(57)【要約】【課題】  増幅効率を最適化する方法と装置を提供する。【解決手段】  クラス−Ｄスイッチング増幅器は、スピーカを駆動するためのパルス変調器を含む。クラス−Ｄスイッチング増幅器は過電流防止回路を含み、過電流防止回路は四つの電力ＭＯＦＥＴにそれぞれ並列に結合した電流モニタリングＭＯＦＥＴを含む。電流モニタリングＭＯＳＦＥＴの一端で得る信号は増幅器入力信号を除去する論理回路に入力される。論理回路は、過電流状態発生時、これを知らせる。電流モニタリングＭＯＳＦＥＴに流れる電流もスピーカを通じて流れるので、増幅器の効率も改善される。【選択図】    図１
2005333636.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングトランジスタの出力端に入力信号を供給するパルス幅変調装置を有するスイッチング増幅器において、
前記出力端内の各スイッチングトランジスタに対して前記出力端内の過電流状態を検出し、前記出力端が動作するときには、前記出力端に連結された負荷に電流を供給するように構成された電流センサと、
前記センサに連結され、過電流状態を知らせる少なくとも一つの出力信号を発生させる第１制御回路と、
前記出力信号に対応して前記過電流状態から前記出力端を保護する第２制御回路と、を含むことを特徴とする過電流防止回路。
【請求項２】
前記第２制御回路は、前記出力信号に応答して前記スイッチング増幅器の動作を中止させることを特徴とする請求項１記載の過電流防止回路。
【請求項３】
それぞれの前記電流センサは、モニタリングトランジスタ及び前記モニタリングトランジスタに直列に連結された抵抗を含むことを特徴とする請求項１記載の過電流防止回路。
【請求項４】
前記第１制御回路は、一対のＸＯＲゲートを含むことを特徴とする請求項１記載の過電流防止回路。
【請求項５】
前記各センサは抵抗を含み、前記各抵抗の一端は前記ＸＯＲゲートのうち、一つの入力と連結されることを特徴とする請求項４記載の過電流防止回路。
【請求項６】
前記第１制御回路はＯＲゲートを更に含み、前記各ＸＯＲゲートの出力が前記ＯＲゲートの入力に連結されることを特徴とする請求項５記載の過電流防止回路。
【請求項７】
前記ＯＲゲートの出力がハイレベルであるとき、前記第２制御回路が前記スイッチングトランジスタを過電流状態から保護することを特徴とする請求項６記載の過電流防止回路。
【請求項８】
前記各センサは、前記抵抗と直列に連結されるモニタリングトランジスタを更に含むことを特徴とする請求項５記載の過電流防止回路。
【請求項９】
前記モニタリングトランジスタはＦＥＴで構成され、前記増幅器はクラス−Ｄ増幅器であることを特徴とする請求項８記載の過電流防止回路。
【請求項１０】
前記第１制御回路は、前記一対のＸＯＲゲートのうち、一つのＸＯＲゲートに対して印加される入力の論理値が互いに異なるときに前記出力信号を生成することを特徴とする請求項９記載の過電流保護回路。
【請求項１１】
負荷が連結されており、前記負荷に電流を供給する複数のブランチ回路と、
前記各ブランチ回路内のスイッチングトランジスタと、
前記各ブランチ回路に並列に連結されたモニタリグブランチ回路と、
前記モニタリングブランチ回路に連結され、前記スイッチングトランジスタのうち、どれが過電流状態であるかを共に指示する複数の信号レベルの入力を受けるデジタル論理回路と、
前記信号レベルが過電流状態であることを示すときには、前記デジタル論理回路から出力を受け、前記過電流状態から前記スイッチングトランジスタを保護する制御回路と、を含むことを特徴とするスイッチング増幅器。
【請求項１２】
前記論理回路は、一対のＸＯＲゲートを含むことを特徴とする請求項１１記載のスイッチング増幅器。
【請求項１３】
それぞれのモニタリングブランチ回路は一つの抵抗を含み、
各抵抗の一端が前記ＸＯＲゲートのいずれか一つの入力と連結されることを特徴とする請求項１２記載のスイッチング増幅器。
【請求項１４】
論理回路はＯＲゲートを更に含み、前記ＸＯＲゲートの各出力が前記ＯＲゲートの入力に連結されることを特徴とする請求項１３記載のスイッチング増幅器。
【請求項１５】
前記ＯＲゲートの出力がハイレベルであるとき、前記制御回路が過電流状態から前記スイッチングトランジスタを保護することを特徴とする請求項１４記載のスイッチング増幅器。
【請求項１６】
各モニタリングブランチ回路は、前記抵抗と直列に連結されるモニタリングトランジスタを更に含むことを特徴とする請求項１３記載のスイッチング増幅器。
【請求項１７】
前記モニタリングトランジスタはＦＥＴで構成され、前記増幅器はグラス−Ｄ増幅器であることを特徴とする請求項１６記載のスイッチング増幅器。
【請求項１８】
前記ＸＯＲゲートのいずれか一つに対して印加される入力の論理レベルが互いに異なるときに増幅器が過電流状態にあることを前記デジタル論理回路が指示することを特徴とする請求項１４記載のスイッチング増幅器。
【請求項１９】
負荷を駆動する四つのスイッチングトランジスタで構成されたスイッチング増幅器の過電流防止方法において、
前記各スイッチングトランジスタから電流の一部分を迂回させる段階と、
前記迂回された電流をモニタリングする段階と、
前記迂回された電流が負荷を介して流れるようにする段階と、
モニタリングされる電流のうち、いずれか一つが所定レベルを超過する場合、過電流防止信号を生成する段階と、
前記過電流防止信号に応答して過電流からスイッチングトランジスタを保護する段階と、を含むことを特徴とするスイッチング増幅器の過電流防止方法。
【請求項２０】
前記スイッチングトランジスタを保護する段階は、前記増幅器の作動を中止させる段階を含むことを特徴とする請求項１９記載の過電流防止方法。
【請求項２１】
前記電流の一部分を迂回させる段階は、抵抗を含むブランチ回路に電流の一部分を迂回させることを特徴とする請求項１９記載の過電流防止方法。
【請求項２２】
迂回された電流をモニタリングする段階は、各抵抗の一端の信号を論理回路に印加する方法を含むことを特徴とする請求項２１記載の過電流防止方法。
【請求項２３】
過電流防止信号は、前記論理回路によって生成されることを特徴とする請求項２１記載の過電流防止方法。
【請求項２４】
第１ＦＥＴのソースと第２ＦＥＴのドレインとの接続点にある第１出力端子と、
前記第１ＦＥＴのドレインと前記第３ＦＥＴのドレインとが互いに連結され、第２ＦＥＴのソースと第４ＦＥＴのソースとが互いに連結された状態で、第３ＦＥＴのソースと第４ＦＥＴのドレインとの接続点にある第２出力端子と、
前記１、２、３及び第４ＦＥＴのそれぞれに並列に連結されたモニタリングＦＥＴと、
それぞれ、一端は対応する前記モニタリングＦＥＴと連結され、他端は前記第１出力端子と連結される第１、２抵抗と、
それぞれ、一端は対応する前記モニタリングＦＥＴと連結され、他端は前記第２出力端子と連結される第３、４抵抗で構成されることを特徴とするスイッチング増幅器。
【請求項２５】
前記抵抗と前記抵抗に相応するモニタリングＦＥＴとの間のそれぞれの接続点に連結された入力端子を有し、前記第１、２、３及び第４ＦＥＴの一つ又は二つに過電流状態の存在可否を指示しる論理回路を更に含むことを特徴とする請求項２４記載のスイッチング増幅器。
【請求項２６】
過電流状態であることを指示する前記論理回路の出力に応答して過電流状態から第１、２、３及び第４ＦＥＴを保護する制御回路を更に含むことを特徴とする請求項２５記載のスイッチング増幅器。
【請求項２７】
前記制御回路は、前記過電流状態指示に応答してスイッチング増幅器の動作を中止させることを特徴とする請求項２６記載のスイッチング増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に過電流状態でスイッチング増幅器を保護する多様な方法と装置に係り、より詳細には増幅効率を最適化する方法と装置に関する。
【背景技術】
【０００２】
クラス−Ｄ増幅器のようなスイッチング増幅器において、入力信号はパルス幅変調方式によって変調される。このように変調された信号が電力ＦＥＴで構成された出力端の入力部分に加えられる。例えば、出力端は外部のスピーカと連結され、変調された信号によってスピーカを駆動する。このような増幅器は、オーディオやテレビのスピーカを駆動するのに用いることができる。
【０００３】
それぞれの電力ＦＥＴは制限された電流容量を有しているので、過度な電流がこれを通して流れると電力ＦＥＴは損傷する可能性がある。このような過電流はショートによって起きたり、或いは電力ＦＥＴ内で過電流を発生しうる意図しない入力によって起きる可能性がある。したがって、過度な電流から電力ＦＥＴを保護する必要がある。
【０００４】
このような保護はいくつかの異なる方式によって招来される過電流に対処すべきである。一番目に、過電流はスピーカやその他負荷が連結される増幅器の出力端子間にショートがあるときに発生しうる。二番目に、出力端子が電力供給装置の端子に連結される場合にも発生しうる。三番目に、意図しない入力信号が増幅器の入力に印加され、これによって過電流を発生しうる。
【０００５】
従来は、過電流状態は電力ＦＥＴに印加される信号のような信号で別途のＦＥＴ及び抵抗を駆動することによってモニタリングされた。抵抗の一端の電圧が所定の水準以上に上がるかを測定する方式であった。そして、そのたびに、過電流防止回路が作動するようにした。
【０００６】
このような従来技術の接近方式は、過電流からある程度の保護は提供したが、測定のためのＦＥＴ及び抵抗に流れる電流が負荷、即ち、スピーカを通じて流れないようになるので、このような方法は増幅器効率を犠牲することで得られていた。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の第１の目的は、スイッチング増幅器の過電流防止回路を提供することにある。
本発明の第２の目的は、過電流防止回路を含むスイッチング増幅器を提供することにある。
本発明の第３の目的は、スイッチング増幅器の過電流を防止する過電流防止方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１の目的を達成するための過電流防止回路は、スイッチングトランジスタの出力端に入力信号を供給するパルス幅変調装置を有するスイッチング増幅器において、前記出力端内の各スイッチングトランジスタに対して前記出力端内の過電流状態を検出し、前記出力端が動作するときには、前記出力端に連結された負荷に電流を供給するように構成された電流センサと、前記センサに連結され、過電流状態を知らせる少なくとも一つの出力信号を発生させる第１制御回路と、前記出力信号に対応して前記過電流状態から前記出力端を保護する第２制御回路とを含む。
【０００９】
また、本発明の第２の目的を達成するための過電流防止回路が含まれたスイッチング増幅器は、負荷が連結されており、前記負荷に電流を供給する複数のブランチ回路と、前記各ブランチ回路内のスイッチングトランジスタと、前記各ブランチ回路に並列に連結されたモニタリグブランチ回路と、前モニタリングブランチ回路に連結され、前記スイッチングトランジスタのうち、どれが過電流状態であるかを共に指示する複数の信号レベルの入力を受けるデジタル論理回路と、前記信号レベルが過電流状態であることを示すときには、前記デジタル論理回路から出力を受け、前記過電流状態から前記スイッチングトランジスタを保護する制御回路とを含む。
【００１０】
本発明の第３の目的を達成するために、負荷を駆動する四つのスイッチングトランジスタで構成されたスイッチング増幅器の過電流防止方法において、前記各スイッチングトランジスタから電流の一部分を迂回させる段階と、前記迂回された電流をモニタリングする段階と、前記迂回された電流が負荷を通じて流れるようにする段階と、モニタリングされる電流のうち、いずれか一つが所定レベルを超過する場合、過電流防止信号を生成する段階と、前記過電流防止信号に応答して過電流からスイッチングトランジスタを保護する段階とを含む。
【発明の効果】
【００１１】
前述した過電流防止方法及び過電流防止回路は、スイッチング増幅器の全ての動作状態に対して過電流可否を検出することができる。また、過電流発生時には、増幅器回路の素子を保護し、正常動作時には増幅器の効率を改善する。
【発明を実施するための最良の形態】
【００１２】
以下、添付した図面を参照して、本発明の望ましい実施例を詳細に説明する。
図１の参照符号１０で示したものは、本発明によって設計された過電流防止回路を有するクラス−Ｄ増幅器である。一般的に、入力信号が論理駆動回路１４の入力端子１２に印加される。
【００１３】
論理駆動回路は、図１に示したように、四つの出力（Ｖａ、Ｖｂ、Ｖａｄ、及びＶｂｃ）を含む。論理駆動回路１４はパルス幅変調装置（ＰＷＭ）を含み、これは入力信号を、その振幅がパルスの平均値になる高周波数の矩形波に変換する装置である。二番目の入力端子１６は、検出論理回路１８によって生成する信号を受ける端子であり、この検出論理回路は本発明の一実施例で論理駆動回路１４の動作を中止させ、後述する方式によって高周波数の矩形波出力の生成を防止する。
【００１４】
スピーカ２０は、回路１０の出力端子（ＶＯＰ、ＶＯＭ）の両端にかけて位置して負荷を構成する。正常的な動作において、端子１２に印加された音声入力信号は回路１４によって変調される。増幅された音声信号はスピーカ２０に印加され、オーディオやテレビなどの音を生成する。
【００１５】
増幅器１０の構造をより詳細に説明すると、電力ＭＯＳＦＥＴ（ＰＭ１２、ＮＭ１２、ＰＭ１４、及びＮＭ１４）は、それぞれブリッジ増幅器の四つの部分を構成し、その出力がスピーカ２０を駆動する端子（ＶＯＰ、ＶＯＭ）に印加される。それぞれの電力ＭＯＳＦＥＴには、以下「電流センサ」と称される回路をそれぞれ並列に含んでいる。例えば、ＭＯＳＦＥＴ（ＰＭ２２）は、抵抗（ＲＰ２２）と直列に連結されており、この直列組み合わせが電力ＭＯＳＦＥＴ（ＰＭ１２）と並列に連結されている。図１で示すように、電力ＭＯＳＦＥＴと電流センサとは共に電源の高電位（Ｖｄｄ）と増幅器の出力（ＶＯＰ）との間に位置している。これと同様に、ＭＯＳＦＥＴ（ＮＭ２２）と抵抗（ＲＮ２２）も共に電力ＭＯＳＦＥＴ（ＮＭ１２）と並列に位置しており、二つの部分は共に低電位（ＶＳＳ）と出力端子（ＶＯＰ）との間に位置している。
【００１６】
同様に、ＭＯＳＦＥＴ（ＰＭ２４）と抵抗（ＲＰ２４）とは共に電力ＭＯＳＦＥＴ（ＰＭ１４）に対して並列に位置しており、この組み合わせが電源の高電位（Ｖｄｄ）と増幅器の残り出力端子（ＶＯＭ）との間に位置している。また、ＭＯＳＦＥＴ（ＮＭ２４）と抵抗（ＲＮ２４）とは電力ＭＯＳＦＥＴ（ＮＭ１４）と並列に、電源の低電位（ＶＳＳ）と出力端子（ＶＣＯＭ）との間に位置している。
【００１７】
検出論理回路１８は、四つの入力端子（ａ、ｂ、ｃ、及びｄ）を有し、それぞれ一つの抵抗及びモニタリングトランジスタの接続点で信号を受ける。即ち、端子（ａ）は、抵抗（ＲＰ２２）とＭＯＳＦＥＴ（ＰＭ２２）との接続点に連結されている。
【００１８】
論理回路１４の端子（Ｖａ、Ｖｂ、Ｖａｄ、及びＶｂｄ）の出力信号はそれぞれ異なる電力ＭＯＳＦＥＴのゲートに連結されている。即ち、端子（Ｖａ）はＭＯＳＦＥＴ（ＰＭ１２）のゲートに連結されている。論理駆動の出力はそれぞれ電力センサＭＯＳＦＥＴのゲートにも連結されている。即ち、ＭＯＳＦＥＴ（ＰＭ２２）は、出力端子（Ｖａ）にも連結されている。
【００１９】
再び、図２を参照すると、検出論理回路１８は四つのバッファ（２２、２４、２６、及び２８）を含み、それぞれの入力端子（ａ、ｂ、ｃ、及びｄ）で構成されている。バッファ（２２、２４）の出力端子はそれぞれ異なるＸＯＲゲート３０の入力に連結されている。同様に、バッファ（２６、２８）の出力端子はそれぞれ異なるＸＯＲゲート３２の入力端子に連結されている。ＸＯＲゲート３０、３２の各出力端子は一つのＯＲゲート３４の入力端子に連結されており、その出力信号（Ｖｓｈｏｒｔ）を発生させる。この信号は、図１の論理駆動回路１４の入力端子１６に連結されている。
【００２０】
また、増幅器１０の正常動作、即ち、どの電力ＭＯＳＦＥＴも過電流が発生しない状態で動作するときを説明する。図９は、正常状態で増幅器１０のそれぞれ異なる、可能な全ての動作状態を示した表である。図９の表において、Ａ群とＢ群の行はそれぞれ図１の増幅器１０の回路の左側と右側部分に示される信号レベルを意味する。
【００２１】
図９の第２列と第３列とは、電流がスピーカ２０を通じて流れるとき、即ち、図１で矢印（Ａ）又は矢印（Ｂ）で示した電流経路に沿って流れるときの動作を示す。残りの列は全てＶａ、Ｖｂ、Ｖａｄ、及びＶｂｄの状態が変わるうちに発生しうる信号の組み合わせを示す。
【００２２】
例えば、図９の表における第１列及び第４列においては、端子（ａ、ｂ）の信号が互いに同じ大きさであり、端子（ｃ、ｄ）の信号も同様である。その結果、検出論理回路１８で出力（Ｖｓｈｏｒｔ）の信号レベルは０であり、増幅された信号は除去されない。図９の表における第１列と第４列のような転移状態では増幅器１０には電流がまったく流れないが、これは上半部ＭＯＳＦＥＴが全てＯＮであり、下半部ＭＯＳＦＥＴが全てＯＦＦであるか、その反対の場合であるためである。図９の第５列から第９列までの残りの列で文字Ｆは該当端子がフローティング状態であることを示す。Ｆ値は知ることができないが、図９の表における各動作状態別に各端子では同じ値を有する。その結果、初めの四つの列の場合と同様に、端子（ａ，ｂ）と端子（ｃ、ｄ）とが同じ大きさであるたびに、またフローティング状態であるときであってもＶｓｈｏｒｔは０値を有するようになる。
【００２３】
例えば、図９の表における第５列で、Ｖａが高いときにはＭＯＳＦＥＴ（ＰＭ１２、ＰＭ２２）は全てＯＦＦ状態である。そして、Ｖａｄが低いときにはＭＯＳＦＥＴ（ＮＭ１２、ＮＭ２２）も全てＯＦＦである。同様に、Ｖｂが高いとＭＯＳＦＥＴ（ＰＭ２４、ＰＭ１４）がＯＦＦであり、Ｖｂｄが低いとＭＯＳＦＥＴ（ＮＭ２４、ＮＭ１４）がＯＦＦである。結果的に、Ａ群及びＢ群の全ての端子はフローティング状態になる。ＸＯＲゲート３０、３２の各入力は全て同一になるので、それぞれ０の出力を出すようになり、ＯＲゲート３４の出力（Ｖｓｈｏｒｔ）も０になる。即ち、図９の表において、全ての動作状態に対してＶｓｈｏｒｔは０であり、増幅器は過電流の影響を受けない。電流がスピーカに沿って流れるか或いは電流の流れそのものがないかの何れかであるためである。
【００２４】
増幅器の効率に対して考慮してみると、前述したように、一般的に電流が流れるとき、電流は図１の矢印（Ａ）又は矢印（Ｂ）で示した経路に沿って流れる。例えば、矢印（Ａ）の経路に沿って電流が流れるとき、増幅器１０の動作状態は図９の表において第２列に示されたようである。電流がこのように流れる場合、ＭＯＳＦＥＴ（ＰＭ１２、ＰＭ２２）と抵抗（ＲＰ２２）とによる総抵抗は数式１のように表現される。
【００２５】
＜数式１＞
RP_TOTAL = RPM12 / (RPM22+RRP22)
スピーカ２０はまた矢印（Ａ）で示される電流経路上の抵抗を示す。
＜数式２＞
RLOAD=  負荷の抵抗（スピーカ）
最後に、抵抗（ＲＮ２４）とＭＯＳＦＥＴ（ＮＭ２４、ＮＭ１４）との組み合わせでは下記のように計算される。
＜数式３＞
RN_TOTAL= RNM14 / (RNM24 + RRN24)
RP_TOTAL の値とRN_TOTALの値とが同じである場合、増幅器の理論上効率（η）は矢印（Ａ）に従う電流経路に示される抵抗を分母として、負荷の抵抗を分子として示すことができる。
＜数式４＞
η = RLOAD/ (RP_TOTAL + RLOAD+RN_TOTAL)
RP_TOTAL + RN_TOTALを２RN_TOTALに代替し、数式４の分母と分子とを同時にRN_TOTAL で割ると下記のように表わされる。
【００２６】
【数１】
2005333636.tif 000003
数式５はまた下記のように示すことができる。
【００２７】
【数２】
2005333636.tif 000004
割合ｋを負荷と矢印３４の電流経路上の残り抵抗間の割合と同一であると定義すると、下記のように表わされる。
【００２８】
＜数式７＞
k= RLOAD/RN_TOTAL
数式７を数式６に代入すると、下記のように表わされる。
＜数式８＞
η =k/(k+2)
【００２９】
図３は、負荷にかかる電圧とｋとの関係を示す。ｋが減少すると、負荷両端に印加される電圧も減少することがわかる。
図４は、理論上効率（η）とｋとの関係を示すグラフである。交差する点線によって示されるように、ｋが１８であるとき、効率（η）は９０％に至る。抵抗の値とｋ値とはその効率が９０％以上又はその以上に維持されるように定義されることが望ましい。
【００３０】
図５を参照すると、図１の回路と比較して、負荷、即ち、スピーカ２０でショートがあることを示すように端子（Ｖｏｐ）及び端子（Ｖｏｍ）両端にかけて連結部分３７が追加されている。矢印（Ａ、Ｂ）は連結部分３７によって表現される負荷ショートがあるときの増幅器１０で発生しうる電流の経路を表示わす。図５で示したように、ショートされたときの増幅器１０の多様な動作状態を図１０の表に示した。「電流経路なし」説明を含む列のそれぞれ動作状態は図９の表におけるそれぞれの「電流経路なし」状態と同じである。即ち、図１０で電流経路がないという状態においては増幅器１０に電流がまったく流れておらず、これは図９の正常動作状態に関連して説明したのと同じ理由からである。その結果、過電流が流れる状態が発生しないため、入力信号を除去する必要もない。
【００３１】
しかし、図１０の第２列と第３列とは、図５のショートされた負荷を流れる電流の経路がその経路上のＭＯＳＦＥＴ内部で過度電流状態を招来する動作状態を示す。例えば、図１０の第２列で、ＭＯＳＦＥＴは電流経路（Ａ）を発生させるようにスイッチングされた状態である。同じ値を有する抵抗（ＲＰ２２、ＲＮ２４）の両端には全体的に電圧Ｖｄｄがかかる。ＭＯＳＦＥＴ（ＰＭ２４、ＰＭ１４）がＯＦＦであるので、短絡された端子（ＶＯＰ、ＶＯＭ）に示される値はどのような値になっても信号（ｃ）で示され、この値は図１０の表における第２列のｃ行にＸで示されている。同じ理由として、信号ｂまたｂ行にＸで示されている。Ｘ値は知ることができないが、論理回路によって１又は０と読むことができる。即ち、図の各列に限って、Ｘはどこにあっても同じ論理値を有するということである。結果的に、少なくとも信号（ａ、ｂ）のうち一つ又は信号（ｃ、ｄ）のうち一つが異なる値を有するなら、Ｖｓｈｏｒｔを１にし、増幅器に入る入力信号を中止させる。
【００３２】
図１０の表における第３列に示すように、Ｖｓｈｏｒｔはまた電流経路（Ｂ）を形成する動作状態が発生するときにも１になり、増幅器の入力信号を除去する。
まとめると、図５における連結部分３７で示したような負荷ショートがあるときには増幅器１０に電流の流れがまったくないようになるので、過電流防止に対する必要がなく、また他の動作状態で経路（Ａ）又は経路（Ｂ）上に電流が高いＶｓｈｏｒｔを招来するようになると、高いＶｓｈｏｒｔが増幅器の入力信号を除去するので過電流から増幅器を保護するようになるのである。
【００３３】
図６を参照すると、図１の回路が示されている。ただし、電源（Ｖｄｄ）と負荷の一端、即ち、端子（ＶＯＰ）がショートされたことを示す連結部分３８が追加されている。矢印（Ａ、Ｂ）は連結部分３８のように表現されるＶｄｄショートが発生したとき、増幅器１０で発生しうる電流の流れを示している。図６で示したように、ショートされたときの増幅器１０の多様な動作状態は図１１の表に示されている。
【００３４】
経路（Ａ）において、電流はショートされた部分３８に沿ってスピーカ２０と抵抗（ＲＮ２４）及びＭＯＳＦＥＴ（ＮＭ２４、ＮＭ１４）を通じて電源（Ｖｓｓ）側に流れる。図１１の表で、増幅器１０が電流経路（Ａ）で表記された動作状態にあるとき、このような動作状態が発生する。この場合では、Ｖｓｈｏｒｔ値が高いので、増幅器の入力信号は除去される。例えば、図１１の表における第２列で、Ｖａｄが低いとＭＯＳＦＥＴ（ＮＭ１２、ＮＭ２２）はＯＦＦである。そして、Ｖｂｃが高いと電流経路（Ａ）は唯一電流が流れる経路になる。信号（ａ、ｂ）が同じ値、即ち、１であり、信号（ｃ、ｄ）が同じである値、即ち、０であるので、出力Ｖｓｈｏｒｔは０であり、増幅器１０は動作を継続する。この動作状態では、スピーカ２０が電流によって十分な負荷を提供するので、増幅器１０をＯＦＦする必要はない。
【００３５】
しかし、図１１の表における第３列に示している電流経路（Ｂ）に対しては、信号（ａ，ｂ）値が互いに異なる。図２の回路に示したように、この場合には、ＸＯＲゲート３０の出力値が１であり、したがって、ＯＲゲート３４の出力（Ｖｓｈｏｒｔ）も１を有するようになる。その結果、入力信号は増幅器１０から除去され、過度電流から増幅器を保護するようになる。このような動作状態が発生するのは、ショートされた連結部分３８とＭＯＳＦＥＴ（ＮＭ１２、ＮＭ２２）及び抵抗（ＲＮ２２）の組み合わせに沿って流れる電流に非常に小さい負荷が与えられ、したがって、ＭＯＳＦＥＴに過電流状態の可能性を招来するためである。ＭＯＳＦＥＴ（ＮＭ２２）と抵抗（ＲＮ２２）との抵抗比によって、信号（ｂ）は論理値０であり、信号（ａ）は論理値１である。その結果、Ｖｓｈｏｒｔは高い値になり、増幅器１０の制御信号は除去される。
【００３６】
図１１にはショートされた連結部分３８の存在にかかわらず、電流経路のない動作状態が示されている。結果的に、Ｖｓｈｏｒｔを１にして増幅器の入力信号を除去する必要がなくなる。例えば、図１１の第１列において、論理駆動回路１４の出力が全て０であるとき、増幅器１０の両部分の上半部にあるＭＯＳＦＥＴは全てＯＮであり、両部分の下半部にあるＭＯＳＦＥＴは全てＯＦＦである。この場合は、電源ＶｄｄとＶＳＳとの電流経路を提供しないので、電流も流れないようになる。その結果、信号（ａ、ｂ、ｃ、及びｄ）は全て高い値を有し、したがって、Ｖｓｈｏｒｔは低い値を維持するようになる。
【００３７】
まとめると、Ｖｄｄにショートが発生したとき、電流がショート連結部分３８と電流経路（Ｂ）とに沿って流れる場合のように、増幅器の入力信号が除去されることによって過度電流状態で保護されるか、電流がショート連結部分３８と電流経路（Ａ）とに沿って流れる場合のように電流が負荷に沿って流れるようにすることによって保護されるか、図１１の「電流経路なし」が示された列の動作状態になるときのように電流が回路にまったく流れないようになることによって保護されるので、全ての動作状態で増幅器１０の素子は保護される。
【００３８】
再び図７を参照すると、ショート連結部分４０のようなＶＳＳのショートにあるとき、即ち、ＶＳＳがスピーカ２０の一方、即ち、端子（ＶＯＭ）と連結されている場合に増幅器１０の動作に対して考慮する。Ｖｄｄショートがあるときと同様に、回路の電流の流れは三つの可能性がある。即ち、電流経路（Ｂ）と連結部分４０とを通過するか、電流経路（Ａ）と連結部分４０とを通過するか、電流の流れがまったくない場合である。このようなそれぞれの可能性によって発生しうる増幅器１０の多様な動作状態は図１２に示されている。例えば、図１２の表における第１列には論理駆動回路１４の全ての出力が０であるので、増幅器１０の上半部ＭＯＳＦＥＴは全てＯＮであり、下半部ＭＯＳＦＥＴは全てＯＦＦである。この結果、信号（ａ、ｂ、及びｃ）は全て高い値になり、ショート連結４０のため信号（ｄ）は低い値になる。前述したように、信号（ａ、ｂ）が異なる値であったり、又は信号（ｃ、ｄ）が異なる値であれば、いつもＶｓｈｏｒｔは高い値になる。経路Ａとショート連結４０とに沿って流れる電流は非常に小さい抵抗に会うようになるので、素子を保護するためには増幅器の動作を止める必要がある。
【００３９】
図１２の第２列の電流経路（Ｂ）を考慮すると、信号（ａ，ｂ）は全て高いが、信号（ｃ、ｄ）は全て低いので、Ｖｓｈｏｒｔは低い水準に留まるようになり、回路の動作は維持される。これは、図６においてＶｄｄがショートされた場合と同様に、電流経路（Ｂ）を流れる電流はスピーカ２０を通じて流れ、したがって、そのような電流に耐えるに十分な負荷があるためである。このような条件では増幅器１０の他の素子は損傷しなし。したがって、増幅器の入力信号を除去する必要がない。
【００４０】
最後に、電流経路がないとき、例えば、図１２の第５列に示した条件の場合に、Ｖｓｈｏｒｔは低く維持される。信号（ａ，ｂ）はフローティング状態、即ち、その値を知ることはできないが、二つの値が同じ値を有する状態にあり、信号（ｃ、ｄ）は同じ値、即ち、０である期間にはＶｓｈｏｒｔは低く維持される。増幅器１０に流れる電流はないため、Ｖｓｈｏｒｔを高くして入力信号を除去する必要はない。
【００４１】
再び図８を参照すると、入力信号（Ｖａ、Ｖｂ、Ｖａｄ、及びＶｂｄ）の誤謬によって発生する電流経路（Ａ、Ｂ）が示されている。間違った入力信号の可能な組み合わせは図１３の表に示した。総１６種類の可能な入力信号の組み合わせのうち、７種類は図１３に示したように間違っている入力であり、過電流状態がまったくない場合まで含むと９種類の場合が許容される入力である。９種類の許容される入力信号の組み合わせは、図９に示されている。図１３の間違っている入力信号は、電流が電流経路（Ａ）や電流経路（Ｂ）に示したように回路の、ある一方にのみ沿って流れる状態や、両経路いずれかを通じて流れるが、スピーカ２０を通じない状態を組成する。その結果、図１３に示しているそれぞれの状態において、高いＶｓｈｏｒｔ信号として入力信号を除去する必要がある。図１３の各列は信号（ａ、ｂ）が互いに異なる値であるか、信号（ｃ、ｄ）が互いに異なる値であるか、或いは両方である場合であって、したがって、図２の論理駆動回路１４で高いＶｓｈｏｒｔ値を有するようにする。
【００４２】
最後に、図１４と図１５は、本発明の二番目実施例である。図１４内の番号は、図１の実施例で付与した番号と対応する。検出論理回路４１は信号（ａ、ｂ、ｃ、及びｄ）に二つの入力信号、即ち、端子（ＶＯＰ）と端子（ＶＯＭ）とに示される信号のために線（４２、４４）を追加して含む。回路４１は、回路１８と非常に類似した方式として機能するが、ただし、端子（ ＶＯＰ、ＶＯＭ）に示す信号に対して追加入力を有する。図１４と図１５との回路に対して多用な動作状態を示す別途の表はないが、これは図９乃至図１３の各表において、一方にＶＯＰ、ａ、ｂをおいて、他の方にＶＯＭ、ｃ、ｄをおいてその値を比較することで推論することができる。図１４の回路では、ある程度付加安定性を得ることができるが、これは信号（ａ、ｂ）がなくなったり、又は信号（ｃ、ｄ）がなくなっても端子（ＶＯＰ、ＶＯＭ）から出る信号がそれぞれ余分の信号を提供することで回路が過電流状態から回路素子を継続保護するようにすることができるためである。
【産業上の利用可能性】
【００４３】
した過電流防止方法及び過電流防止回路はスイッチング増幅器の全ての動作状態に対して増幅器トランジスタ内の過電流可否を検出することができる。
前記過電流防止回路を含むスイッチング増幅器は過電流発生時にはこれを検出して増幅器の入力を遮断したり、電流経路を除去することで増幅器回路の素子を保護し、正常的な動作時には過電流防止回路に流れる電流を負荷に送ることによって増幅器の効率を改善する。
【００４４】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施例による回路の構成図である。
【図２】図１の一部分を具体的に示した概念図である。
【図３】図１及び図２に示した回路の動作特性を示すグラフである。
【図４】図１及び図２に示した回路の動作特性を示すグラフである。
【図５】図１の回路で負荷がショートされたときの電流方向を示す回路図である。
【図６】図１の回路でＶｄｄがショートされたときの電流方向を示す回路図である。
【図７】図１の回路でＶＳＳがショートされたときの電流方向を示す回路図である。
【図８】図１の回路で過度電流が発生したときの電流方向を示す回路図である。
【図９】図１を具現した回路が図１に示した条件で動作するときの信号の大きさを示す表である。
【図１０】図５を具現した回路が図１に示した条件で動作するときの信号の大きさを示す表である。
【図１１】図６を具現した回路が図１に示した条件で動作するときの信号の大きさを示す表である。
【図１２】図７を実現した回路が図１に示した条件で動作するときの信号の大きさを示す表である。
【図１３】図８を実現した回路が図１に示した条件で動作するときの信号の大きさを示す表である。
【図１４】本発明によって実現した他の回路の構成図である。
【図１５】図１４の回路の一部を具体的に示した概念図である。
【符号の説明】
【００４６】
１０    回路
１２、１６    入力端子
１４    論理駆動回路
１８    検出論理回路
２０    スピーカ
２２、２４、２６、２８    バッファ
３０、３２    ＸＯＲゲート
３４    ＯＲゲート
３７、３８、４０    連結部分
４２、４４    線
【図１】
2005333636.tif 000005
【図２】
2005333636.tif 000006
【図３】
2005333636.tif 000007
【図４】
2005333636.tif 000008
【図５】
2005333636.tif 000009
【図６】
2005333636.tif 000010
【図７】
2005333636.tif 000011
【図８】
2005333636.tif 000012
【図９】
2005333636.tif 000013
【図１０】
2005333636.tif 000014
【図１１】
2005333636.tif 000015
【図１２】
2005333636.tif 000016
【図１３】
2005333636.tif 000017
【図１４】
2005333636.tif 000018
【図１５】
2005333636.tif 000019