(57)【要約】【課題】ダイオードの面積を変えることなく、電源電圧の変化に対する発振周波数の安定化を図る。【解決手段】ＣＭＯＳインバータアンプ２の正極側電源入力段は、ダイオード接続されたＰチャンネルＭＯＳトランジスタ１２を介して電源電圧が印加される一方、ＣＭＯＳインバータアンプ２の負極側電源入力段は、ダイオード接続されたＮチャンネルＭＯＳトランジスタ１３を介してアースに接続されて、ＣＭＯＳインバータアンプ２へ印加する電源電圧が制限されて、第１及び第２のコンデンサ６，７に対する第１乃至第４の保護ダイオード８〜１１の寄生容量の影響が低減されて、電源電圧の変動による周波数偏差を小さくすることが可能となっている。【選択図】図１
2005252984.tif 000002
【特許請求の範囲】
【請求項１】
ＣＭＯＳインバータ回路の入力段が第１の保護抵抗器を介して水晶発振子の一端に、前記ＣＭＯＳインバータ回路の出力段が第２の保護抵抗器を介して前記水晶発振子の他端に、それぞれ接続されると共に、当該入力段と出力段は帰還抵抗器を介して接続される一方、
前記ＣＭＯＳインバータ回路の入力段及び出力段は、それぞれコンデンサを介してアースに接続され、前記第１の保護抵抗器と前記水晶発振子の接続点と電源及びアースとの間、並びに、前記第２の保護抵抗器と前記水晶発振子の接続点と電源及びアースとの間には、それぞれ保護ダイオードが設けられてなるコルピッツ型の水晶発振回路であって、
前記ＣＭＯＳインバータ回路の正極側電源入力段は、ダイオード接続されたＰチャンネルＭＯＳトランジスタを介して電源電圧が印加される一方、前記ＣＭＯＳインバータ回路の負極側電源入力段は、ダイオード接続されたＮチャンネルＭＯＳトランジスタを介してアースに接続されるよう構成されてなり、前記ＣＭＯＳインバータ回路へ印加する電源電圧を制限することにより、前記コンデンサに対する前記保護ダイオードの寄生容量の影響を低減させ、電源電圧の変動による周波数偏差を小さくしたことを特徴とする水晶発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶発振回路に係り、特に、電源電圧の変化による周波数偏差を小さくするものに関する。
【背景技術】
【０００２】
従来、この種の回路としては、例えば、ＣＭＯＳインバータ回路を用いたコルピッツ発振回路が公知・周知となっている（例えば、特許文献１参照）。
このような回路において、さらに、静電気放電(Electrostatic discharge)から半導体素子の保護を図るため、例えば、図５に示されたような回路が公知・周知となっている。
以下、同図を参照しつつ、この従来回路について概括的に説明すれば、この発振回路は、ＣＭＯＳインバータアンプＩＮＶ−ＡＭＰを中心に、保護ダイオードＤ１〜Ｄ４及び抵抗器Ｒ２，Ｒ３によるＥＳＤ保護を図ったコルピッツ水晶発振回路を構成するものである。
かかる回路において、コンデンサＣ１，Ｃ２の容量値は、この回路の発振周波数を決定する主要なパラメータであるが、コンデンサＣ１，Ｃ２に対して並列に接続されている保護ダイオードＤ１〜Ｄ４は、寄生容量を有するため、発振周波数の決定に影響を与え、結局、これら水晶振動子ＸＴＡＬの負荷となる容量値の合計が最終的な発振周波数を決定することとなる。
【０００３】
この保護ダイオードＤ１〜Ｄ４は、印加される電圧によってその容量値が変化し、この回路においては、図２に示されたように電源電圧によってその容量値が変化するものとなっており、そのため、上述のようにコンデンサＣ１，Ｃ２による発振周波数の決定に影響を及ぼすこととなる。
そして、かかる構成の回路は、次述するような動作を示すこととなる。
発振動作が開始され、出力端子ＸＴＸにおける出力が安定した振幅となると、この出力は電源電圧フルスイングの正弦波に近いものとなる。その結果、保護ダイオードＤ１〜Ｄ４には、常に、電源電圧ＶＤＤからアース電位ＶＳＳまでのフルスイングの電圧が交流的に印加されることとなる。また、保護ダイオードＤ１〜Ｄ４は、ＶＤＤ側、ＶＳＳ側、それぞれに接続されているため、水晶振動子ＸＴＡＬの負荷としては、ＶＤＤ側ダイオード（保護ダイオードＤ１，Ｄ３）とＶＳＳ側ダイオード（Ｄ２，Ｄ４）の平均容量となる。
【０００４】
さらに、電源電圧が変化した場合の保護ダイオードＤ１〜Ｄ４の容量は、先に述べたように電源電圧が高くなれば低く、電源電圧が高くなれば低くなる傾向にあるため（図２参照）、水晶振動子ＸＴＡＬの負荷容量（ＣＬ）は、図３において符号Ａで示された特性線で表されたように電源電圧によって変わることとなる。
したがって、水晶振動子ＸＴＡＬの負荷となる容量値、すなわち、発振周波数を決定する容量値は、コンデンサＣ１，Ｃ２及び保護ダイオードＤ１〜Ｄ４の寄生容量分で決定される。
【０００５】
【特許文献１】実開平３−９８５１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の従来回路においては、電源電圧が変化するたびに、保護ダイオードＤ１〜Ｄ４の容量が変化し、それに伴い水晶振動子の負荷容量が変化するため、電源電圧に依存して周波数偏差が大きくなるという問題がある。
すなわち、上述の従来回路においては、ＣＭＯＳインバータアンプＩＮＶ−ＡＭＰの出力は、電源電圧フルスイングとなるため、保護ダイオードＤ１〜Ｄ４の容量は、図２のＡ領域で変化することとなり、その電源電圧でとり得る最大の値となる。また、全ての電源電圧において最大値をとるため、コンデンサＣ１，Ｃ２に対する保護ダイオードＤ１〜Ｄ４の容量分の占める割合が大きく、電源の影響を受け易い状態となり、周波数偏差が最も大きくなる。
本発明は、上記実状に鑑みてなされたもので、ダイオードの面積を変えることなく発振周波数を決定するコンデンサに対するダイオードの寄生容量の影響を抑圧し、電源電圧の変化かかわらず安定した発振周波数を得ることのできる水晶発振回路を提供するものである。
【課題を解決するための手段】
【０００７】
上記本発明の目的を達成するため、本発明に係る水晶発振回路は、
ＣＭＯＳインバータ回路の入力段が第１の保護抵抗器を介して水晶発振子の一端に、前記ＣＭＯＳインバータ回路の出力段が第２の保護抵抗器を介して前記水晶発振子の他端に、それぞれ接続されると共に、当該入力段と出力段は帰還抵抗器を介して接続される一方、
前記ＣＭＯＳインバータ回路の入力段及び出力段は、それぞれコンデンサを介してアースに接続され、前記第１の保護抵抗器と前記水晶発振子の接続点と電源及びアースとの間、並びに、前記第２の保護抵抗器と前記水晶発振子の接続点と電源及びアースとの間には、それぞれ保護ダイオードが設けられてなるコルピッツ型の水晶発振回路であって、
前記ＣＭＯＳインバータ回路の正極側電源入力段は、ダイオード接続されたＰチャンネルＭＯＳトランジスタを介して電源電圧が印加される一方、前記ＣＭＯＳインバータ回路の負極側電源入力段は、ダイオード接続されたＮチャンネルＭＯＳトランジスタを介してアースに接続されるよう構成されてなり、前記ＣＭＯＳインバータ回路へ印加する電源電圧を制限することにより、前記コンデンサに対する前記保護ダイオードの寄生容量の影響を低減させ、電源電圧の変動による周波数偏差を小さくしたものである。
【発明の効果】
【０００８】
本発明によれば、インバータ回路の出力振幅を制限することで、保護ダイオードのサイズを変えることなく、インバータ回路の出力信号の振幅に起因する寄生容量の変化を抑えることができるようにしたので、水晶振動子の負荷容量の変動が小さくなり、その結果、電源電圧による周波数偏差が小さくなり、電源電圧の変化にかかわらず発振周波数の安定した水晶発振回路を提供することができるという効果を奏するものである。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について、図１乃至図４を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における水晶発振回路の回路構成について、図１を参照しつつ説明する。
この水晶発振回路は、ＣＭＯＳインバータアンプ２を中心にコルピッツ型発振回路が構成されて、さらに、第１乃至第４の保護ダイオード（図１においては、それぞれ「Ｄ１」、「Ｄ２」、「Ｄ３」、「Ｄ４」と表記）８〜１１及び抵抗器４，５によるＥＳＤ（静電気放電）保護がなされたものとなっている。
すなわち、具体的には、まず、ＣＭＯＳインバータアンプ２の入力段と出力段とは、帰還抵抗器としての第１の抵抗器（図１においては「Ｒ１」と表記）３を介して接続される一方、入力段は、第１のコンデンサ（図１においては「Ｃ１」と表記）６を介して、また、出力段は、第２のコンデンサ（図１においては「Ｃ２」と表記）７を介して、それぞれアースに接続されている。
【００１０】
また、ＣＭＯＳインバータアンプ２の入力段は、第１の保護抵抗器としての第２の抵抗器（図１においては「Ｒ２」と表記）４及び入力側水晶接続端子（図１においては「ＸＴ」と表記）１５を介して水晶振動子１の一端に接続される一方、ＣＭＯＳインバータアンプ２の出力段は、第２の保護抵抗器としての第３の抵抗器（図１においては「Ｒ３」と表記）５及び出力側水晶接続端子（図１においては「ＸＴＸ」と表記）１６を介して水晶振動子１の他端に接続されている。
さらに、第２の抵抗器４と水晶振動子１との接続点と図示されない電源との間には、第１の保護ダイオード８が、そのカソードが電源側となるように接続されて設けられる一方、第２の抵抗器４と水晶振動子１との接続点とアースとの間には、第２の保護ダイオード９が、そのアノードがアース側となるように接続されて設けられている。
【００１１】
またさらに、第３の抵抗器５と水晶振動子１との接続点と図示されない電源との間には、第３の保護ダイオード１０が、電源側にそのカソードが位置するように接続されて設けられる一方、第３の抵抗器５と水晶振動子１との接続点とアースとの間には、第４の保護ダイオード１１が、アース側にそのアノードが位置するように接続されて設けられている。
そして、ＣＭＯＳインバータアンプ２の正極側電源入力段と図示されない電源との間には、ダイオード接続状態とされた第１のＰチャンネルＭＯＳトランジスタ（図１においては「ＭＰ１」と表記）１２が直列接続されて設けられている。すなわち、第１のＰチャンネルＭＯＳトランジスタ（以下、「第１のＰＭＯＳ」と言う）１２のソースとサブストレートとが相互に接続されると共に、電源電圧ＶＤＤが印加されるようになっている一方、ゲートどドレインとが相互に接続されると共にＣＭＯＳインバータアンプ２の正極側電源入力段に接続されている。
【００１２】
一方、ＣＭＯＳインバータアンプ２の負極側電源入力段とアースとの間には、ダイオード接続状態とされた第１のＮチャンネルＭＯＳトランジスタ（図１においては「ＭＮ１」と表記）１３が直列接続されて設けられている。すなわち、第１のＮチャンネルＭＯＳトランジスタ（以下、「第１のＮＭＯＳ」と言う）１３のゲートとドレインとが相互に接続されると共に、ＣＭＯＳインバータアンプ２の負極側電源入力段に接続される一方、ソースとサブストレートとが相互に接続されると共にアースに接続されている。
なお、ＣＭＯＳインバータアンプ２は、必ずしも増幅度１を越えるものである必要はなく、増幅度１の単なるインバータ回路のようなものであっても良い。
【００１３】
次に、かかる構成における回路動作について説明するが、基本的な発振動作については、従来のコルピッツ発振回路のものと異なるところはないので、その詳細な説明は省略し、以下、特に、第１乃至第４の保護ダイオード８〜１１の発振周波数への影響、電源電圧変動による周波数偏差について説明することとする。
まず、電源投入後、第１乃至第４の保護ダイオード８〜１１の寄生容量を含み、回路内の全ての容量成分によって、発振が安定、発振周波数が決定する。
【００１４】
ここで、水晶振動子１の負荷となる容量成分については次のように考えられる。
まず、第１及び第２のコンデンサ６，７は、水晶振動子１の負荷として並列接続されている。
一方、第１乃至第４の保護ダイオード８〜１１は、電源電圧ＶＤＤ側と、アース電位ＶＳＳ側それぞれに接続されており、水晶振動子１の負荷としては、入力側水晶接続端子１５及び出力側水晶接続端子１６のそれぞれからＶＤＤ側、ＶＳＳ側を見た容量成分の並列容量となる。ここで、水晶振動子１の負荷となる全容量値をＣＬ、ＶＤＤ側とＶＳＳ側の第１乃至第４の保護ダイオード８〜１１の平均容量値をＣＡとすると、水晶振動子１の全容量値ＣＬは、下記する式で表されるものとなる。
【００１５】
ＣＬ＝｛（Ｃ１＋Ｃ２）×（Ｃ２＋ＣＡ）｝／（Ｃ１＋Ｃ２＋２ＣＡ）
【００１６】
なお、第１乃至第４の保護ダイオード８〜１１の抵抗は、低い周波数では十分無視できるので、寄生容量のみが水晶振動子１の負荷となると考えて支障はない。
ところで、第１乃至第４の保護ダイオード８〜１１に印加される電圧は、ＣＭＯＳインバータアンプ２の振幅によって決定されるが、従来の回路では、アンプをフルスイングさせていた為に、ダイオード容量は、図２に示されたＡ領域で変化するものとなっていた。
これに対して、本発明の実施の形態における水晶発振回路においては、第１のＰＭＯＳ１２のしきい値Ｖｔｐ、及び、第１のＮＭＯＳ１３のしきい値Ｖｔｎを、ＣＭＯＳインバータアンプ２の電源電圧の制限に用いるようにして、その出力振幅が抑えられるようになっている。そして、第１乃至第４の保護ダイオード８〜１１の容量特性は、図２に示されたように、ダイオードに印加される電圧がＶＤＤ若しくはＶＳＳに近い値になるほどその容量が増大するものとなっているが、上述のように、ＣＭＯＳインバータアンプ２の出力振幅が抑えられることで、従来と異なり、図２のＢ領域で変化するものとなる。
【００１７】
本発明の実施の形態における水晶発振回路においては、ＣＭＯＳインバータアンプ２の出力振幅が制限されるため、第１乃至第４の保護ダイオード８〜１１は、その容量変化が急峻なＶＳＳ近傍やＶＤＤ近傍（図２参照）を除いた範囲、すなわち、電源電圧の変化に対する容量変動の比較的緩慢な部分で動作することとなる（図２参照）。
したがって、電源電圧の変化に対する水晶振動子１の負荷容量の変化は、図３の符号Ｂで示された特性線で表されたように、従来（符号Ａの特性線）に比して、十分に緩慢なものとなる。
【００１８】
ところで、本発明の実施の形態における水晶振動子１は、図４に示されたように、負荷容量によって発振周波数が変化する特性を有するものとなっている。
この図４には、従来回路における負荷容量の変化範囲がＡ領域として、また、本発明の実施の形態における負荷容量の変化範囲がＢ領域として、それぞれ表されているが、Ｂ領域は、Ａ領域に比して小さく、その分、水晶振動子１の周波数変化量が小さいことが確認できる。
それ故、本発明の実施の形態における水晶発振回路の周波数偏差は、従来に比して大幅に減少したものとなる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態における水晶発振回路の回路構成例を示す回路図である。
【図２】ダイオードの電源電圧の変化に対する容量変化の特性を示す特性線図である。
【図３】電源電圧の変化に対する水晶振動子の負荷容量の変化を示す特性線図である。
【図４】水晶振動子の負荷容量変化に対する発振周波数の変化を示す特性線図である。
【図５】従来回路の回路構成例を示す回路図である。
【符号の説明】
【００２０】
１…水晶振動子
２…ＣＭＯＳインバータアンプ
８…第１の保護ダイオード
９…第２の保護ダイオード
１０…第３の保護ダイオード
１１…第４の保護ダイオード
１２…第１のＰＭＯＳ
１３…第１のＮＭＯＳ
【図１】
2005252984.tif 000003
【図２】
2005252984.tif 000004
【図３】
2005252984.tif 000005
【図４】
2005252984.tif 000006
【図５】
2005252984.tif 000007