(57)【要約】【課題】  フラッシュメモリと同様の不揮発性、SRAMと同等の高速アクセスを実現し、DRAMを超える集積化を可能にし、かつ小型電池駆動に耐えうる低電圧、低消費電力の不揮発性メモリを提供すること。【解決手段】  本発明は、金属ポーラス酸化皮膜の微細孔の内側表面に形成された界面準位を、メモリの電荷保持体として利用することを特徴とするショットキー接合型不揮発性メモリ、及び、基板電極と、その基板電極の表面を陽極酸化して形成した金属ポーラス酸化皮膜と、さらにその金属ポーラス酸化皮膜の表面に蒸着またはスパッタリングによりショットキー接合された金属電極により、一対の電極を構成したことを特徴とするショットキー接合型不揮発性メモリである。【選択図】  図２
2005183570.tif 000002
【特許請求の範囲】
【請求項１】
金属ポーラス酸化皮膜の微細孔の内側表面に形成された界面準位を、メモリの電荷保持体として利用することを特徴とするショットキー接合型不揮発性メモリ。
【請求項２】
一対の金属電極の間に、皮膜厚さが０．１〜１０μｍの金属ポーラス酸化皮膜をショットキー接合状態に配置したものである請求項１に記載のショットキー接合型不揮発性メモリ。
【請求項３】
前記金属ポーラス酸化皮膜が、アルミニウムまたはチタンの表面を陽極酸化処理して、直径が１０〜２００ｎｍの微細孔を形成したものである請求項１又は２に記載のショットキー接合型不揮発性メモリ。
【請求項４】
前記金属ポーラス酸化皮膜が、陽極酸化処理による自己組織化により形成された微細孔を、１個又は複数個毎に絶縁された溝で区切ってメモリの１セルとしたものである請求項１〜３のいずれかに記載のショットキー接合型不揮発性メモリ。
【請求項５】
前記一対の金属電極が、金属ポーラス酸化皮膜の表面に金属をショットキー接合させて形成したショットキー電極と、アルミニウムまたはチタンの酸化皮膜の地金からなる基板電極である請求項１〜４のいずれかに記載のショットキー接合型不揮発性メモリ。
【請求項６】
トンネル効果を発生させたり、消去させることによりメモリの電流制御を行う請求項１〜５のいずれかに記載のショットキー接合型不揮発性メモリ。
【請求項７】
基板電極と、その基板電極の表面を陽極酸化して形成した金属ポーラス酸化皮膜と、さらにその金属ポーラス酸化皮膜の表面に蒸着またはスパッタリングによりショットキー接合された金属電極により、一対の電極を構成したことを特徴とするショットキー接合型不揮発性メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキー接合型不揮発性メモリに関する。更に詳しくは、本発明は、金属ポーラス酸化皮膜の微細孔の内側表面に形成された界面準位を、メモリの電荷保持体として利用し、その界面準位に電子をトラップさせたり、トラップ電子を引き抜くことで、トンネル効果を発生させたり消滅させたりして、導通状態と非導通状態をスイッチングするショットキー接合型不揮発性メモリに関する。
【背景技術】
【０００２】
読み書き可能なメモリとして標準的に利用されているのは、SRAM（Static RAM：記憶保持（リフレッシュ）動作が不要な随時読み出し書き込みメモリー）、DRAM（Dynamic RAM：リフレッシュ動作が必要な随時読み出し書き込みメモリー）、フラッシュメモリ（RAMの特長と、電源遮断後のデータが保持できるROMの特長を併せ持つ不揮発性半導体メモリ）である。
SRAMは揮発性であるという欠点に加えて、高集積化が困難なために大容量化ができないが、高速アクセスが可能であるため、キャッシュメモリなどに利用されている。DRAMも揮発性という欠点に加えて、データ破壊読出し型であるために読出し時にリフレッシュ動作が必要であるが、大容量化できるという特性を生かしてパソコンの主メモリに多用されている。
【０００３】
一方、電源を遮断しても記憶が消えない不揮発性メモリとして、フラッシュメモリが汎用されている。フラッシュメモリは、書込み時間が１０００ナノ秒とDRAM の２００倍長くかかるが、集積化と不揮発性の特性を生かして比較的小容量のデータ保存に利用されている。しかし、情報機器がパソコンのみでなくなったユビキタス・コンピューテイング時代、高速処理時代では、従来のメモリでは満足できず、SRAM、DRAM、フラッシュメモリのそれぞれの利点を併せ持つ、いわゆるユニバーサル・メモリの開発が待望されて久しい。
【０００４】
ユニバーサル・メモリの開発を目指して、FeRAM（Ferroelectric RAM：強誘電体メモリ）、MRAM（Magnetic RAM：磁気抵抗効果を示す記憶素子を用いたメモリ）、OUM（Ovonic Unified Memory：記憶素子に相変化膜を利用する半導体メモリ）等の不揮発性メモリの開発が進められている。
FeRAMは、DRAMの欠点である揮発性を強誘電体キャパシタの採用で解決し、書込み時間を５０ナノ秒にして、低電圧化も達成した。しかし、データ破壊読み出し型メモリなので、再書込み動作のために読み出し時間が長くなる。また、２トランジスタ２キャパシタ型のメモリセルが実用化されているが、構造が複雑なために大容量化に限界がある。
【０００５】
MRAMは、高速アクセスに適しているが、磁界の変化を利用しているため製造プロセスが特殊でコスト高となる。また、大容量化のためにはセンスアンプの小型化が必要で、そのためには書込み電流を低減する課題が残っている。
OUMは、新しい記憶媒体であるカルコゲニド合金を用いたもので、６００℃に電流加熱して結晶化すると電気抵抗が低下し、急冷して非結晶化すると高抵抗に戻る現象を利用しており、２極素子の単純構造なのでフラッシュメモリを代替しうる不揮発性メモリとして期待されている。しかし、電流加熱で書き込みを行うために信頼性が懸念されており、書き込み時の電圧印加時間が長いことが高速化の障害になり、実用化の時期は未定である。
このように、従来の不揮発性メモリは３者３様であり、いずれも決定的に優位な技術を提供するものではない。
【０００６】
不揮発性メモリとしては、従来から一般的にフラッシュメモリとして使われているものにMOSFET（Metal-Oxide-Semiconductor Field Effect Transistor：MOS電界効果トランジスタ）型メモリがある。従来のMOSFET型メモリを図１に示す。MOSFET型メモリは、ゲート電極２１とソース電極２９、ドレイン電極２５の３電極を有している。順次積層されたフローテイングゲート２４、酸化膜２３、コントロールゲート２２と、基板２７に設けられたドレイン接合領域２６とソース接合領域２８とは、トンネル酸化膜３０を介して、接続されている。そして、トンネル酸化膜３０を介して、フローテイングゲート２４内に電子を補足したり電子を抽出したりすることで、ゲート電極に電圧を印加した際に、基板２７の上表面部に導通チャンネルを形成したり、導通チャンネルを解消したりして、ドレイン電極２５とソース電極２９の間の導通をオン・オフさせて情報を記憶させている。すなわち、従来のMOSFET型メモリは、２段階制御方式であり、フローテイングゲートに電子を出し入れするためにトンネル効果を利用しているだけで、メモリセルの主回路にトンネル効果を直接利用するものではないため、高速化、低電圧化に限界がある。
【０００７】
最近は低消費電力と高速化を狙ったトンネルメモリが研究開発されている。トンネル型メモリの例では、富士通研究所が「ダイレクトトンネルメモリ」という携帯通信機器用メモリを開発したと発表している。低消費電力と多量のデータ記憶の観点から、ロジックＬＳＩ用極薄ゲート絶縁膜のダイレクトトンネル現象を利用したものである。その用途としては、待機中消費電力がDRAMの１/10000以下の次世代G-bitRAMを目指している。ただし、この素子もコントロールゲートとフローティングゲートの2種類のゲートが必要である。
【０００８】
特許文献には、不揮発性メモリにショットキー障壁やトンネル効果を利用した種々の提案がなされている。例えば、ショットキー障壁を利用した不揮発性メモリとして、シリコン膜とショットキー障壁ダイオードを構成する金属シリサイド膜を設けたもの（特許文献１参照）、トンネル効果を利用した不揮発性メモリとして、量子力学的に電子が直接トンネルすることが可能な絶縁層を設けたもの（特許文献２参照）、さらに、トンネル効果を利用した不揮発性メモリとして、トラップに捕獲された電子が絶縁膜を介してトンネル放出される構成のもの（特許文献３参照）が提案されている。
【０００９】
しかし、特許文献１〜３は、MOSFET型不揮発性メモリのフローティングゲートへ絶縁膜を通して電子を出し入れするためにトンネル効果を利用する技術であり、いずれもメモリ電流の制御については反転チャンネル形成を利用している。すなわち、メモリ電流のオン・オフに直接にトンネル効果を利用するものではないため、電流のオン・オフ比を大幅に改善できず、高速化と低電圧化に限界があった。
【００１０】
【特許文献１】特許第２９１３７５２号公報
【特許文献２】特開２００２−２８９７０９号公報
【特許文献３】特開２００３−６８８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、このような状況下で、SRAMと同等の高速アクセスを実現し、DRAMを超える集積化を可能にし、かつ小型電池駆動ができる低電圧、低消費電力の不揮発性メモリを提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
本発明者らは、前記目的を達成するために鋭意研究した結果、ショットキー接合部の格子欠陥とヒステリシス現象の関係を利用して、メモリセルの主回路にトンネル効果を直接利用することにより、上記課題を解決しうることを見出した。
すなわち、本発明は、トラッピング・トンネル効果RAM（Trapping Tunnel Effect RAM）というべきものであり、
（１）金属ポーラス酸化皮膜の微細孔の内側表面に形成された界面準位を、メモリの電荷保持体として利用することを特徴とするショットキー接合型不揮発性メモリ、
（２）一対の金属電極の間に、皮膜厚さが０．１〜１０μｍの金属ポーラス酸化皮膜をショットキー接合状態に配置したものである前記（１）のショットキー接合型不揮発性メモリ、
（３）前記金属ポーラス酸化皮膜が、アルミニウムまたはチタンの表面を陽極酸化処理して、直径が１０〜２００ｎｍの微細孔を形成したものである前記（１）又は（２）のショットキー接合型不揮発性メモリ、
（４）前記金属ポーラス酸化皮膜が、陽極酸化処理による自己組織化により形成された微細孔を、１個又は複数個毎に絶縁された溝で区切ってメモリの１セルとしたものである前記（１）〜（３）のいずれかのショットキー接合型不揮発性メモリ、
（５）前記一対の金属電極が、金属ポーラス酸化皮膜の表面に金属をショットキー接合させて形成したショットキー電極と、アルミニウムまたはチタンの酸化皮膜の地金からなる基板電極である前記（１）〜（３）のいずれかのショットキー接合型不揮発性メモリ、
（６）トンネル効果を発生させたり、消去させることによりメモリの電流制御を行う前記（１）〜（５）のいずれかのショットキー接合型不揮発性メモリ、
（７）基板電極と、その基板電極の表面を陽極酸化して形成した金属ポーラス酸化皮膜と、さらにその金属ポーラス酸化皮膜の表面に蒸着またはスパッタリングによりショットキー接合された金属電極により、一対の電極を構成したことを特徴とするショットキー接合型不揮発性メモリ、
を提供するものである。
【発明の効果】
【００１３】
本発明の不揮発性メモリは、トンネル効果の有無を利用して情報を記憶するので、電流のオン・オフ比が高い。動作電圧は使用するショットキー電極の金属の種類で変わるが、金を金属膜に使用した場合には、読出し時の印加電圧は０．３Ｖ以下で、書込み時の印加電圧はショットキー障壁以上の３Ｖで十分なので、メモリの小型電池駆動が可能である。
また、本発明では、トンネル効果を制御するために、電子をトラップする界面準位を形成する手段として、金属ポーラス酸化皮膜中の微細孔の内側表面を用いているので、自己組織化により形成された１０18／ｃｍ3以上の格子欠陥を内臓する微細で均一な電荷保持体が低コストで製造できる。
さらに、本発明によればホットエレクトロンによる電子励起を書込み時のトリガとして利用しているので、従来のキャパシタへの電子注入方式に比べて書込み速度が早い。
【発明を実施するための最良の形態】
【００１４】
本発明は、金属ポーラス酸化皮膜の微細孔の内側表面に形成された界面準位を、メモリの電荷保持体として利用することを特徴とするショットキー接合型不揮発性メモリであり、また、基板電極と、その基板電極の表面を陽極酸化して形成した金属ポーラス酸化皮膜と、さらにその金属ポーラス酸化皮膜の表面に蒸着またはスパッタリングによりショットキー接合された金属電極により、一対の電極を構成したことを特徴とするショットキー接合型不揮発性メモリである。
通常のショットキーダイオードは、ショットキー障壁により０．３Ｖ程度の印加電圧では非導通であるが、ショットキー障壁以上の電圧、例えば３Ｖを順方向に印加するとショットキー障壁を超えてサージ電流が流れて導通し、印加電圧が障壁以下に低下すると非導通に戻るのでヒステリシス現象はない。しかし、ショットキー接合部に格子欠陥が存在すると、その部分に形成される界面準位がトラップ準位や再結合中心として作用して正規の電流以外の過剰電流やヒステリシス等の異常現象が現れる。従来、ショットキーダイオードの性能安定化のために、格子欠陥をできるだけ少なくすることに注力してきており、ヒステリシス現象の有効利用については十分な研究がなされていなかった。
【００１５】
本発明は、このヒステリシス現象を有効利用したもので、金属ポーラス酸化皮膜と金属電極をショットキー接合させることで、ポーラスを形成する微細孔の内側表面に好ましくは１０18／ｃｍ3以上の格子欠陥を高密度に含む状態にすることにより、サージ電流で発生したホットエレクトロンによって、酸化アルミニウムの価電子帯から励起された電子を、その格子欠陥部に形成された高密度の界面準位にトラップさせるように構成した。このトラップされた電子が持つ電荷により、ショットキー障壁は、トンネル効果が発生する厚さ以下になり、いわゆるトンネル・リングスポットを通して電流が流れ、導通状態になる。
【００１６】
この導通状態は準安定状態であり、電源を遮断してもトラップ電子はそのまま界面準位に残留し、トンネル効果が維持され、極めて単純な構造の不揮発性メモリとすることができる。一方、ショットキー障壁以下の電圧でかつ、トラップ電子を表面準位から引き抜くのに十分な電界強度に相当する電圧、例えば、１．５Ｖを印加するとトラップ電子が引き抜かれて表面準位は空位の状態に戻り、トンネル効果が消滅して非導通状態になる。
つまり、本発明は、金属ポーラス酸化皮膜中の微細孔の内側表面に形成した高密度の界面準位にトラップ電子を出し入れすることで、トンネル効果を発生させたり消滅させて、導通状態と非導通状態を切り替えて、「０」 と「１」 の情報を記憶保持することを特徴としており、一対の電極間の電子トラッピングに起因するトンネル効果を直接利用することで、ゲートと付属キャパシタを必要としない極めてシンプルな２極素子タイプの不揮発性メモリを実現した。
【００１７】
本発明において、金属ポーラス酸化皮膜の格子欠陥密度は、好ましくは１０18／ｃｍ3以上であり、更に好ましくは、１０20／ｃｍ3以上である。前記格子欠陥の密度が１０18／ｃｍ3未満になると、トラップされる電子が少なくなるために、十分な電荷が保持されないのでメモリとしての機能が不十分である。
金属ポーラス酸化皮膜の厚さは、０．１〜１０μｍの範囲であり、好ましくは    0.5〜５μｍの範囲である。金属ポーラス酸化皮膜の厚みが0.1μｍ未満になると、常時トンネル状態になる恐れがあり、10μｍ以上ではトンネル現象が生じなくなる恐れがあるため、好ましくない。
【００１８】
金属ポーラス酸化皮膜は、アルミニウム、チタン等の表面を陽極酸化処理して得られ、その皮膜中に自己組織化により形成される微細孔の直径は１０〜２００ｎｍのものが好ましく、特にアルミニウム・ポーラス酸化皮膜が好ましい。直径が１０ｎｍ以下になると、電圧印加で非導通状態にするのは容易になるが、３Ｖ程度の低い電圧で導通状態にすることが困難になる。この理由は、微細孔の直径が電子のド・ブロイ波長以下に小さくなると、量子サイズ効果により微細孔が量子井戸として機能して、新たな電荷保持体になる。このため、目的とする微細孔内表面の界面準位にトラップする電子以外に、量子井戸にも電子を供給する必要があるためと考えられる。直径が２００ｎｍ以上になると、３Ｖ程度の低い電圧で導通状態にすることができるが、電圧印加による非導通状態にすることが困難になる。この理由は、微細孔の直径が大きいと、その内表面に形成された界面準位も比例して増加し、そこにトラップされた電子全てを一律の印加電圧で引き抜くことが困難になるためと考えられる。
【００１９】
本発明の不揮発性メモリにおいて、金属ポーラス酸化皮膜の表面に、金、ニッケル、チタン、スズ、タングステン等の金属を、蒸着またはスパッタリングしてショットキー接合させて一方の金属電極とし、アルミニウム、チタン等の地金金属をもう一方の電極とする。ショットキー接合する金属としては、特に金が好ましい。このように構成することにより、動作電圧が安定するという利点がある。
金属ポーラス酸化皮膜は、アルミニウムまたはチタンの表面を陽極酸化処理することによって得られる自己組織化により形成された、直径１０〜２００nmの微細孔の二次元配列を、１個又は複数個毎に絶縁された溝で区切ってメモリの１セルとすることで、微細孔の２次元配列をそのままメモリセル配列として利用することができる。
【００２０】
ここで、本発明のショットキー接合型不揮発性メモリの構造を、図を参照して説明する。図２は、本発明の不揮発性メモリの構造を模式的に示す断面図である。図２は、金属ポーラス酸化皮膜に蜂の巣状に多数存在する微細孔の１つでメモリセル１つを構成した図であり、全体イメージを判り易くするために、メモリセル配列の行方向の３つ分を表わしているが、図の説明は一番左側のセルで行う。図２において、基板電極１４はアルミニウム等からなり、基板電極１４の他面には、基板電極１４を陽極酸化して形成した金属ポーラス酸化皮膜１３があり、その表面に蒸着、スパッタリング等により形成されたショットキー電極１２が設けてあり、ショットキー電極１２にはリード電極１１が接続されている。金属ポーラス酸化皮膜１３とショットキー電極１２との間にはショットキー障壁が存在する。
【００２１】
ショットキー電極に金を使用した場合には、ショットキー電極１２と、基板電極１４の間に低電圧、例えば０．３Ｖの電圧を印加した場合、ショットキー電極１２と金属ポーラス酸化皮膜１３の接合面に形成されたショットキー障壁のために、ショットキー電極１２と基板電極１４との電極間に電流は流れない。しかし、もう少し高い電圧、例えば３Ｖの電圧を印加すると、ショットキー障壁を超えて電流が流れ、その電流によって励起された電子がポーラス内側表面の界面準位にトラップされると、トンネル効果により、ショットキー電極１２と基板電極１４との電極間は導通状態となり、０．３Ｖの電圧で数ｍＡの電流が流れる。この導通状態は準安定状態であり、印加電圧をゼロにしても保持される。
一方、電極金属の仕事函数と酸化皮膜厚及び微細孔の直径で決まる特定電圧、例えば１．５Ｖをショットキー電極１２と基板電極１４との電極間に印加すると、トラップされていた電子が引き抜かれて、トンネル効果がなくなり、ショットキー電極１２と基板電極１４の電極間は元の非導通状態に戻る。
【００２２】
図３は、本発明の不揮発性メモリにおける電子トラップによる電流−電圧特性の変化を示す図である。図３に示すように、ショットキー接合金属として金を使用した場合は、ショットキー電極１２と基板電極１４との電極間に３Ｖを印加することで記憶を書き込み、同じ電極間に１．５Ｖを印加することで記憶を消去する。同じ電極間に０．３Ｖを印加して５mA程度の電流が流れる状態を「０」とし、電流が流れない状態を「１」とすることで記憶内容を読み出すことができる。
このように、本発明は、２つの電極間に直接にトンネル効果を発生させたり、消滅させることで、２つの電極間の導通をオン・オフさせ、情報を記憶させる単純な１段階制御であるので、制御要因が非常に少ない。
また、トンネル効果の有無を直接、読み出し動作に利用しているので、読み出し時の印加電圧を大幅に低下しても電流のオン・オフ比を十分確保できる。つまり、本発明は、原理的に低電圧駆動を可能にするものである。なお、記憶消去時の印加電圧は、金電極を使用した場合は１．５Ｖ程度であるが、この値は使用する電極の仕事函数に対応して変える必要がある。
なお、外部からの特殊なパルス電波によってトラップ電子が発生して誤動作することを防止するためにメモリセル全体を電磁シールドすることが好ましい。
【００２３】
図４は、１つのメモリセルを１つの微細孔で構成した場合の断面模式図、及び電子トラップによるショットキー障壁厚の変化を示す概念図である。以下に、図４と図３を用いて、本発明の動作原理を説明する。
図４（ａ）は、図３のA点におけるメモリ素子の状態を示す。金属ポーラス酸化皮膜４３には、直径１０〜２００ｎｍ、好ましくは３０〜５０ｎｍの微細孔が表面に対してほぼ垂直に配置されている。その結果、電子をトラップする界面準位となる微細孔の内側表面は、電界方向に平行に並び、あたかも金属ポーラス酸化皮膜４３中に微細なキャパシタが電極方向に整列して配置されたのと同様に機能する。
金属ポーラス酸化皮膜４３とショットキー電極４２とは、ショットキー障壁により非導通状態である。金属ポーラス酸化皮膜４３は、基板電極４４のアルミニウム等を陽極酸化して基板電極４４上に形成したもので、厚さ５〜１０ｎｍ、好ましくは７ｎｍ程度のいわゆるトンネル酸化膜を介して接続されているので、金属ポーラス酸化皮膜４３と基板電極４４の間は導通状態である。つまり、電極４２と電極４４の間は、ショットキー電極４２と金属ポーラス酸化皮膜４３との間に存在するショットキー障壁で電気的に遮断されており、図３のA点は、０．３Ｖの印加電圧では電極４２と電極４４間は非導通状態であることを示している。本実施形態では、金属ポーラス酸化皮膜４３は、直径４０ｎｍ程度の微細孔が表面に対してほぼ垂直に形成されているアルミニウムポーラス酸化皮膜であり、トンネル酸化膜は７ｎｍ程度である。この場合のショットキー障壁厚は、図４（ａ）に示すように、微細孔の内側表面から外側に向かって４０ｎｍ程度でほぼ一定であり、トンネル効果が発生する障壁厚１０ｎｍに比べて厚いので非導通状態である。
【００２４】
次に、図３に示すように、電極間の書き込み印加電圧を３Ｖ程度に増加すると、A点はヒステリシス曲線上のB点に移行する。この現象は、３Ｖの印加電圧が、ショットキー電極４２と金属ポーラス酸化皮膜４３の間に存在するショットキー障壁以上の電圧に相当するので、ショットキー障壁を越えてサージ電流が流れることを示す。ショットキー障壁を越えた電子は、余分なエネルギーを持つ、いわゆるホットエレクトロンであり、金属ポーラス酸化皮膜４３の価電子帯電子を励起してそのエネルギーを放出する。予め、金属ポーラス酸化皮膜４３に存在する微細孔の内側表面には高密度の界面準位が形成されているので、励起電子の一部はその界面準位にトラップされる。その状態を図４（ｂ）に模式的に示す。図４（ｂ）のように細孔の内側表面に電子が充満した状態は、この部分に負の電圧が印加された状態と同じである。この負の電圧は、ショットキー接合面に対して平行な局所電界を発生させるので、その必然的な結果として、接合面に対して平行方向のショットキー障壁厚を減少させ、接合面に対して垂直方向にトンネリングが発生する。
【００２５】
つまり、図４（ｂ）のショットキー障壁厚の状態に示すように、細孔内側表面と同心円状の狭い範囲において、ショットキー障壁厚が低下して、その部分でトンネル効果が発生して導通状態（オン状態）になる。このトンネリング部分は、細孔と同心円で、細孔の内表面の外側に形成された幅の狭いドーナツ状のチャンネル・リングである。
図４（ｂ）の状態は準安定であり、印加電圧をゼロにしてもトラップ電子は界面準位に存在し続けるので、トンネル効果は残留する。つまり、図３のヒステリシス曲線の原点とＣ点をつなぐ準安定なライン上を移動する。
【００２６】
図３のＣ点はトラップ電子の存在下で０．３Ｖ印加のオン状態であり、A点とＣ点の電流値の違いでメモリ内容を判定する。Ｃ点では、０．３Ｖ程度で数mA
の検知電流が流れ、０．３V程度の印加電圧ではトラップ電子は引き抜かれることはないので、読み出し動作によってオン状態は変わらない。一方、A点では、検知電流は流れず、０．３V程度の印加電圧ではトラップ電子は発生しないので、読み出し動作によってオフ状態は変わらない。
メモリの消去は、図３のＤ点で行う。Ｄ点の電圧は、ショットキー障壁以下の値で、かつ、トラップ電子を引抜くのに十分な電圧にする。例えば１．５Ｖを印加するとトラップ電子がなくなるので界面順位が空位になり、ショットキー障壁厚が元に戻り、トンネル効果は消滅してオフ状態になる。
【００２７】
上記の簡単な作動原理でメモリに必要な全機能が動作する。一つのメモリセルを複数個の微細孔で構成することも可能である。その場合には、一つのメモリセルに複数のチャンネル・リングが存在し、それらは同時に動作するので、それだけ冗長度が大きくなる。
原理的には、一つのメモリセルは、一つのチャンネル・リングがあれば機能するので、メモリセル寸法は微細孔ピッチ（０．１μｍ）の2倍の寸法があればよく、計算上の最小セル面積は０.０４μｍ2になる。
【００２８】
本発明は、トンネルダイオードのように半導体のＰＮ接合面近くの不純物濃度を高くすることで発生するトンネル効果を利用するのでなく、接合面に直交する細孔内側表面の格子欠陥密度を高くしておき、そこに形成された界面準位に電子をトラップさせることで発生するトンネル効果を利用している。本発明のショットキー接合型不揮発性メモリは、予めトンネル効果がビルドインされたトンネルダイオードとは異なり、トラップ電子を界面準位に出し入れすることで、自在にトンネル効果を発生させたり消滅させたりできるので、ダイナミックなスイッチングデバイスとして利用できる。つまり、ゲート制御なしに、ショットキー障壁への印加電圧を切り替えることで電荷保持体である細孔内側表面のトラップ電子を自在に出し入れして、トンネル効果をダイナミックに利用する新しい電子デバイス技術を実現した。
【実施例】
【００２９】
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこの実施例によってなんら限定されるものではない。
不揮発性メモリの作製
高純度アルミニウム基板（純度９９．９９％、厚さ７０μｍ）の表面を、アセトン洗浄後、３％シュウ酸浴中で試料の片面にカソードを配置し、電流密度４ｍＡ／ｃｍ2で浴液を攪拌しながら２分間、陽極酸化し、蒸留水で洗浄後、乾燥させ、表面を０．５μｍ研磨する。アセトン洗浄以降の処理を２度繰り返した。この処理により直径４０ｎｍの細孔が１００ｎｍの等間隔で２次元配列した０.７μｍ厚のポーラス酸化皮膜が生成した。
アルミニウム基板の酸化皮膜を生成してない片面を、厚さ１ｍｍのシリコン基板に接着、乾燥したのち、１００ｎｍピッチで並んだ細孔の一列おきに、アルミニウム基板の下面が完全に切り離れる深さまで、６０ｎｍ幅のスリット（列方向のスリット）を入れる。
次に、そのスリットに直交する方向に、１００ｎｍピッチで並んだ細孔の一列おきに、酸化皮膜の下面が完全に切り離れる深さまで、６０ｎｍ幅のスリット（行方向のスリット）を入れ、アセトン洗浄したのち、格子状スリット溝にＳｉＯ2を蒸着して絶縁膜を形成する。酸化皮膜の表面を０．１μｍ研磨し、アセトン洗浄したのち、格子状に並んだ１００ｎｍ角のセル中心に、直径８０ｎｍで２μｍ厚さの金を蒸着してセル毎にショットキー電極を形成する。以上の処理により、セルは列方向には基板電極で電気的に接続され、行方向には各々、絶縁されたメモリセルの２次元配列ができる。ボンデイングワイヤでショットキー電極を行方向に接続すると２次元のメモリセル配列が完成する。図２に、上記で作製したメモリセル配列の行方向３セル分の断面図を示す。
アルミニウム・ポーラス酸化皮膜厚さは０．７μｍで、細孔直径は４０ｎｍであった。また、ショットキー電極の厚さは２μｍ、アルミニウム基板の厚さは１００μｍ、セル面積は０．０４μｍ2であった。
なお、アルミニウム・ポーラス酸化皮膜及びショットキー電極の厚さ、細孔の配列ピッチ、細孔の直径、セル面積は全て電子顕微鏡写真により測定した。
【００３０】
図５に示した抵抗値測定回路を用いて、上記で得られたメモリ素子の抵抗値変化を、高速オシロスコープで測定した。その抵抗値変化のデータを図６に示す。図６に示した通り、電極間に３Ｖを印加したときの高抵抗から低抵抗へのシフト時間が２０ｎｓであったことから、タイムラグを考慮しても、書き込み時間は５０ｎｓ以下となることが分る。
【００３１】
図７は、本発明の不揮発性メモリを用いた４×４メモリ基本回路の一例である。
この基本回路は、メモリ素子が２電極型であるので、初期の計算機で使用されたコア・メモリと同じく、メモリアドレスの行と列を選択する２組のアドレス選択信号で、（４＋４）個のトランジスタ・スイッチを作動させる単純な回路になる。
書込み、読出し及び消去は、印加電圧を切替えるだけでよいので、各動作に対応した信号（書込み信号、読出し信号及び消去信号）で、３Ｖ、０．３Ｖ及び１．５Ｖを切替えるためのトランジスタ・スイッチ３個で構成された単純な回路になる。
【００３２】
本発明の不揮発性メモリと従来のメモリ・デバイスとの特性比較を、表１に纏めて示す。表１から、本発明の不揮発性メモリは、ユニバーサルメモリに要求される上記課題を全て解決するものであることが判る。
【００３３】
【表１】
2005183570.tif 000003
【産業上の利用可能性】
【００３４】
本発明においては、メモリ回路にトンネル効果を直接利用するので、高速スイッチングが可能である。また、導通時の電気抵抗を非常に低くできると同時に、非導通時の電力消費をほぼ完全にカットできる。このことは、メモリの消費電力削減に大きく影響する電流のオン・オフ比を非常に高くできることに繋がる。その結果、本発明によれば、高速アクセス、高集積化、小型電池駆動ができ、低電圧、低消費電力のショットキー接合型不揮発性メモリが提供できる。
また、本発明のショットキー接合型不揮発性メモリは、ゲート電極がない単純な３層構造２極素子メモリであるので、超微細化による多くのメリットが享受でき、さらにショットキーダイオードに類似した構造であるので、既存の製造設備を利用できる等の利点がある。
更に、アルミニウムの陽極酸化皮膜に形成された等間隔で規則的に２次元配列した均一径の細孔を、それが配列されたままの状態で、メモリセル配列として利用することができる。このため、本発明のメモリ製造は、複雑なナノテク加工のほとんどの部分を自己組織化という巧妙な自然現象を利用することで、大量かつ安価に行えるという利点があり、ギガビットメモリに対応できる。
加えて、均一なアルミニウム・ポーラス酸化皮膜をつくる技術は、ナノテク分野で既に確立されており、その高付加価値の用途開発が求められている現段階において、次世代不揮発性メモリのコア・テクノロジーとして利用することは、メモリ業界のみならず、ナノテク産業界に多大のメリットをもたらす。
【図面の簡単な説明】
【００３５】
【図１】従来のＭＯＳＦＥＴ型不揮発性メモリの構造を模式的に示す断面図である。
【図２】本発明の不揮発性メモリの構造（行方向３セル分）を模式的に示す断面図である。
【図３】本発明の不揮発性メモリにおける電子トラップによる電流−電圧特性の変化を示す図である。
【図４】本発明の金属ポーラス酸化皮膜に存在する細孔の断面模式図、及び電子トラップによるショットキー障壁厚の変化を示す概念図である。
【図５】本発明の実施例データを測定するためのメモリ素子の抵抗値測定回路である。
【図６】測定した抵抗値変化データを示すグラフである。
【図７】本発明の不揮発性メモリを応用した記憶装置の回路図である。
【符号の説明】
【００３６】
１１、４１  リード電極
１２、４２  ショットキー電極
１３、４３  金属ポーラス酸化皮膜
１４、４４  基板電極
１５、４５  細孔
１６、４６  絶縁膜
２１  ゲート電極
２２  コントロールゲート
２３  酸化膜
２４  フローティングゲート
２５  ドレイン電極
２６  ドレイン接合領域
２７  基板
２８  ソース接合領域
２９  ソース電極
３０  トンネル酸化膜
【図１】
2005183570.tif 000004
【図２】
2005183570.tif 000005
【図３】
2005183570.tif 000006
【図４】
2005183570.tif 000007
【図５】
2005183570.tif 000008
【図６】
2005183570.tif 000009
【図７】
2005183570.tif 000010