(57)【要約】【課題】  抵抗素子の抵抗値のばらつきの影響による出力電流の変動が小さい短絡保護回路付きボルテージレギュレータ回路を提供する。【解決手段】  ＭＯＳトランジスタＭOUTと、この出力端子の電位が負帰還され、基準電圧源から供給される基準電圧とＭＯＳトランジスタＭOUTからの帰還電位とが一致するように、ＭＯＳトランジスタＭOUTの駆動電圧を制御する差動アンプＡＭＰ１とを備えたボルテージレギュレータと、ＭＯＳトランジスタＭOUTとのマッチングがとられたＭＯＳトランジスタＭaと、ＭＯＳトランジスタＭaの第１の出力端子とグランドとを接続する抵抗Ｒa1と、電源とＭＯＳトランジスタＭaの第２の出力端子とを接続する抵抗Ｒa2と、ＭＯＳトランジスタＭaの第１の出力端子の電位と任意のバイアス電圧を比較し、電位差に応動して差動アンプＡＭＰ１の出力電位を制御するアンプＡＭＰ２とを備えた短絡保護回路とを有し、ＭＯＳトランジスタＭOUTの出力電流ＩOUTが、抵抗Ｒa2の抵抗値と、抵抗Ｒa1の抵抗値との比によって定まる。【選択図】  図１
2005251130.tif 000002
【特許請求の範囲】
【請求項１】
ドライバトランジスタと、該ドライバトランジスタの出力端子の電位が負帰還され、基準電圧源から供給される基準電圧と前記ドライバトランジスタからの帰還電位とが一致するように、ドライバトランジスタの入力電圧を制御する第１のアンプとを備えたボルテージレギュレータと、
前記ドライバトランジスタの入力電圧と同じ電圧が供給された保護トランジスタと、該トランジスタの第１の端子とグランドとを接続する第１の抵抗素子と、電源と前記保護トランジスタの第２の端子とを接続する第２の抵抗素子と、前記保護トランジスタの第１の端子の電位と任意のバイアス電圧とを比較し、電位差に応動して前記第１のアンプの出力電位を制御する第２のアンプとを備えた短絡保護回路とを有することを特徴とする短絡保護回路付きボルテージレギュレータ回路。
【請求項２】
前記ドライバトランジスタの出力電流が、前記第２の抵抗素子の抵抗値と、前記第１の抵抗素子の抵抗値との相対比によって定まることを特徴とする請求項１記載の短絡保護回路付きボルテージレギュレータ回路。
【請求項３】
前記第１の抵抗素子と、前記第２の抵抗素子とが、同一の基板上に形成されたことを特徴とする請求項１又は２記載の短絡保護回路付きボルテージレギュレータ回路。
【請求項４】
前記第２のアンプにおける任意のバイアス電圧を、前記第一のアンプの出力電圧の抵抗分割から生成することを特徴とする請求項１から３のいずれか１項記載の短絡保護回路付きボルテージレギュレータ回路。
【請求項５】
前記ドライバトランジスタ及び前記保護トランジスタは、ＭＯＳトランジスタであることを特徴とする請求項１から４のいずれか１項記載の短絡保護回路付きボルテージレギュレータ回路。
【請求項６】
前記第１の抵抗素子の抵抗値をＲ1、前記第２の抵抗素子の抵抗値をＲ2、前記帰還電流の電位をＶ、前記ドライバトランジスタのチャネル幅をＷ1、前記ドライバトランジスタのチャネル長をＬ1、前記保護トランジスタのチャネル幅をＷ2、前記保護トランジスタのチャネル長をＬ2、前記ドライバトランジスタ及び前記保護トランジスタのゲート絶縁膜の固定容量をＣox、前記ドライバトランジスタ及び前記保護トランジスタにおける電子移動度をμとしたとき、下記関係式（ａ）を満たすことを特徴とする請求項５記載の短絡保護回路付きボルテージレギュレータ回路。
【数１】
2005251130.tif 000013
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電流を制限する短絡保護回路を備えたボルテージレギュレータ回路に関する。
【背景技術】
【０００２】
入力電圧に応じて所定電圧で所定電流を出力するボルテージレギュレータ回路は、電子機器一般に広く用いられている。
【０００３】
ボルテージレギュレータ回路は、ドライバの出力電流を電圧に変換して差動アンプへと帰還させ、帰還電圧と基準電圧と比較し、比較結果に基づいてドライバの駆動電圧を調整することにより、出力端子から所定電圧で所定電流を出力する回路である。
【０００４】
このようなボルテージレギュレータ回路においては、何らかの原因（例えば、はんだブリッジ）によってドライバの出力端子がグランドと短絡してしまうと、帰還電圧が０Ｖとなるため、差動アンプはドライバの駆動電圧を上げようと作動し続ける。このようにして差動アンプが差動し続けると、発熱によって回路が破壊されてしまうおそれがある。
【０００５】
このため、一般的に、ボルテージレギュレータ回路は、出力端子が地絡（グランドと短絡）するなどの異常が発生した場合に差動アンプの動作を停止させる「短絡保護回路」を備えている。
短絡保護回路を備えたボルテージレギュレータ回路に関する従来技術としては、特許文献１に開示される「レギュレータ」がある。
【０００６】
図５に、従来技術による短絡保護回路を備えたボルテージレギュレータ回路の構成を示す。このボルテージレギュレータ回路は、基準電圧源ＶＲＥＦ、アンプＡＭＰ１及びＭＯＳトランジスタＭOUTからなるレギュレータ回路と、ＭＯＳトランジスタＭa及びアンプＡＭＰ２からなる短絡保護回路とを有する。
このボルテージレギュレータ回路は、ＭＯＳトランジスタＭOUTからの出力を分圧してアンプＡＭＰ１へ帰還させており、アンプＡＭＰ１は、基準電圧源ＶＲＥＦから供給される基準電圧ＶREFと帰還電圧Ｖbとが一致するようにＭＯＳトランジスタＭOUTのゲート電圧を制御する。
【０００７】
ＭＯＳトランジスタＭaとＭＯＳトランジスタＭOUTとには、アンプＡＭＰ１からの出力がゲート電圧Ｖgでともに入力される。
ＭＯＳトランジスタＭaの出力電流に応じた電流値ＩLは、抵抗Ｒa1によって定まる電圧Ｖaに電圧変換され、アンプＡＭＰ２へ入力される。また、分圧抵抗Ｒb1を介してＡＭＰ１へと帰還する帰還電圧ＶbはＡＭＰ２へも入力される。
【０００８】
上記構成のボルテージレギュレータ回路において、短絡保護回路が作動している場合のＭＯＳトランジスタＭOUTの出力電流ＩOUTは式（１）で表される。なお、式（１）において、μはＭＯＳトランジスタＭOUT及びＭaにおける電子移動度を表し、Ｃoxは、ＭＯＳトランジスタＭOUT及びＭaにおけるゲート絶縁膜の固定容量を表す。
【０００９】
【数２】
2005251130.tif 000003
【００１０】
式（１）からも明らかなように、上記構成のボルテージレギュレータ回路において、ＭＯＳトランジスタＭOUTからの出力電流ＩOUTは、短絡保護回路内の抵抗Ｒa1の抵抗値に反比例する関数となる。
【特許文献１】特開２００３−１７３２１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
半導体装置の製造プロセスにおいて、回路素子の絶対値は大きくばらつく。例えば、パターニングによるばらつきや拡散工程によるばらつきが重畳され設計値通りとすることは困難であり、実際に形成された回路素子は±３０％程度の誤差を伴う。
【００１２】
従来の短絡保護回路付きボルテージレギュレータ回路は、ドライバであるＭＯＳトランジスタＭOUTからの出力電流ＩOUTが抵抗値Ｒa1に反比例する関数として表されるため、抵抗値Ｒa1のばらつきがそのまま出力電流ＩOUTのばらつきとなってしまう。
図６に、従来技術による短絡保護回路付きボルテージレギュレータ回路の出力特性を示す。なお、図中のａは、短絡電流の設計基準値を表す。また、図中のｂは、短絡電流の最小条件を表す。また、図中のｃは、短絡電流が最大条件を表す。
【００１３】
図示するように、従来技術による短絡保護回路付きボルテージレギュレータ回路においては、ドライバの駆動電流が同じであっても、実際にＭＯＳトランジスタＭOUTから出力される出力電流ＩOUTの値には大きなばらつきが生じてしまう。
【００１４】
このようなばらつきを除去するためには、抵抗Ｒa1をトリミングして抵抗値を調整しなければならず、ボルテージレギュレータ回路の製造工程において工数が増加したり、製造コストが増大してしまうという問題があった。
【００１５】
なお、上記特許文献１に開示される発明は、「フの字特性」ではなく、「遮断特性」を有する短絡保護回路であるが、上記同様に抵抗素子の抵抗値のばらつきによって、出力電流が変動してしまう。
【００１６】
このように、従来の短絡保護回路付きボルテージレギュレータ回路は、抵抗素子の抵抗値の製造ばらつきの影響を受けるため、所望の回路特性を得ることが難しいという問題があった。
【００１７】
本発明は、かかる問題に鑑みてなされたものであり、抵抗素子の抵抗値のばらつきの影響による出力電流の変動が小さい短絡保護回路付きボルテージレギュレータ回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、上記目的を達成するために、ドライバトランジスタと、該ドライバトランジスタの出力端子の電位が負帰還され、基準電圧源から供給される基準電圧と前記ドライバトランジスタからの帰還電位とが一致するように、ドライバトランジスタの入力電圧を制御する第１のアンプとを備えたボルテージレギュレータと、前記ドライバトランジスタの入力電圧と同じ電圧が供給された保護トランジスタと、該トランジスタの第１の端子とグランドとを接続する第１の抵抗素子と、電源と保護トランジスタの第２の端子とを接続する第２の抵抗素子と、保護トランジスタの第１の端子の電位と任意のバイアス電圧とを比較し、電位差に応動して第１のアンプの出力電位を制御する第２のアンプとを備えた短絡保護回路とを有することを特徴とする短絡保護回路付きボルテージレギュレータ回路を提供するものである。以上の構成においては、ドライバトランジスタの出力電流が、第２の抵抗素子の抵抗値と、第１の抵抗素子の抵抗値との相対比によって定まることが好ましい。
【００１９】
また、以上の構成においては、第１の抵抗素子と、第２の抵抗素子とが、同一の基板上に形成されることが好ましい。また、第２のアンプにおける任意のバイアスは第一のアンプの出力電圧の、抵抗分割で生成させることが好ましい。
【００２０】
上記のいずれの構成においても、ドライバトランジスタ及び前記保護トランジスタは、ＭＯＳトランジスタであることが好ましく、これに加えて、第１の抵抗素子の抵抗値をＲ1、第２の抵抗素子の抵抗値をＲ2、帰還電流の電位をＶ、ドライバトランジスタのチャネル幅をＷ1、ドライバトランジスタのチャネル長をＬ1、保護トランジスタのチャネル幅をＷ2、保護トランジスタのチャネル長をＬ2、ドライバトランジスタ及び保護トランジスタのゲート絶縁膜膜の固定容量をＣox、ドライバトランジスタ及び保護トランジスタにおける電子移動度をμとしたとき、下記関係式（ａ）を満たすことがより好ましい。
【００２１】
【数３】
2005251130.tif 000004
【００２２】
本発明においては、ドライバトランジスタからの出力電流の値は、短絡保護回路中の抵抗素子の抵抗値そのものではなく、抵抗値の比率によって定まる。本発明にかかる短絡保護回路付きボルテージレギュレータ回路においても、短絡保護回路中の抵抗素子の抵抗値には製造ばらつきがあるが、抵抗値の相対比をとることにより、このばらつきは低減される。よって、短絡保護回路中の抵抗素子の抵抗値の相対比によってドライバトランジスタからの出力電流を定めれば、抵抗素子の抵抗値の製造ばらつきの影響を受けることがなくなり、短絡保護回路が作動している際のボルテージレギュレータの出力特性を安定させることができる。
【発明の効果】
【００２３】
本発明によれば、抵抗素子の抵抗値のばらつきによる出力電流の変動が小さい短絡保護回路付きボルテージレギュレータ回路を提供できる。
【発明を実施するための最良の形態】
【００２４】
本発明の好適な実施の形態について説明する。図１に本実施形態にかかる短絡保護回路付きボルテージレギュレータ回路の構成を示す。
このボルテージレギュレータ回路は、基準電圧源ＶＲＥＦ、差動アンプＡＭＰ１（特許請求の範囲における第１のアンプ）及びＭＯＳトランジスタＭOUT（特許請求の範囲におけるドライバトランジスタ：チャネル幅Ｗ1、チャネル長Ｌ1）を有するレギュレータ回路と、ＭＯＳトランジスタＭa（特許請求の範囲における保護トランジスタ：チャネル幅Ｗ2、チャネル長Ｌ2）及びアンプＡＭＰ２（特許請求の範囲における第２のアンプ）を有する短絡保護回路とを有する。
このボルテージレギュレータ回路は、ドライバであるＭＯＳトランジスタＭOUTからの出力を分圧抵抗Ｒb1及びＲb2のうちのＲb1を介して差動アンプＡＭＰ１へ帰還させており、差動アンプＡＭＰ１は、基準電圧源ＶＲＥＦから供給される基準電圧ＶREFと帰還電圧Ｖbとが一致するようにＭＯＳトランジスタＭOUTのゲート電圧を制御する。
【００２５】
ＭＯＳトランジスタＭaとＭＯＳトランジスタＭOUTとには、差動アンプＡＭＰ１からの出力がゲート電圧Ｖgとして入力される。
ＭＯＳトランジスタＭaに流れる電流値ＩLは、分圧抵抗Ｒa1及びＲa2（特許請求の範囲における第１の抵抗素子及び第２の抵抗素子）の相対比によって定まる電圧Ｖaに電圧変換され、アンプＡＭＰ２へ入力される。また、ＭＯＳトランジスタＭOUTの出力端子から分圧抵抗Ｒb1を介して差動アンプＡＭＰ１へと帰還する帰還電圧Ｖbは同時にＡＭＰ２へも入力される。
【００２６】
図２に、差動アンプＡＭＰ１の構成例を示す。
差動アンプＡＭＰ１は、ＭOUTからの帰還電流の電位と基準電圧とが一致するようにＭＯＳトランジスタＭOUTのゲート電圧Ｖgを変化させるが、この電圧制御は、アンプＡＭＰ２の出力に応じて行われる。アンプＡＭＰ２の出力は、これに入力されるＶaとＶbとの電位差に応じた値であるから、ＭＯＳトランジスタＭOUTのゲート電圧Ｖgは、アンプＡＭＰ２へ入力されるＶa及びＶbの電位差に応じた値に制御されることとなる。
【００２７】
図３に、本実施形態にかかる短絡保護回路付きボルテージレギュレータ回路の要部の構成を示す。
本実施形態において、ＭＯＳトランジスタＭaに流れる電流ＩLとすると、式（２）及び式（３）に示す関係が成り立つ。なお、ＶGS1は、ＭＯＳトランジスタＭOUTのゲート−ソース間の電位差を示し、ＶGS2は、ＭＯＳトランジスタＭaのゲート−ソース間の電位差を示す。
【００２８】
【数４】
2005251130.tif 000005
【００２９】
また、一般に、ＭＯＳトランジスタにおいては、ソース電極の電位を基準とした場合のゲート電極の電位をＶGS、ドレイン電流をＩDで表す時、式（４）に示す関係が成り立つ。なお、式（４）のＶTは、ＭＯＳトランジスタＭOUT及びＭaのゲートしきい値電圧を表す。
【００３０】
【数５】
2005251130.tif 000006
【００３１】
式（４）を本実施形態にかかるボルテージレギュレータ回路に適用すると、ソース電極の電位を基準とした場合のゲート電極の電位と、ドレイン電流との関係は次に示すようになる。
【００３２】
【数６】
2005251130.tif 000007
【００３３】
上記のＶGS1及びＶGS2を式（４）に代入すると、式（５）が得られる。
【００３４】
【数７】
2005251130.tif 000008
【００３５】
式（５）を変形すると、式（６）が得られる。
【００３６】
【数８】
2005251130.tif 000009
【００３７】
式（６）の両辺を二乗すると式（７）が得られる。
【００３８】
【数９】
2005251130.tif 000010
【００３９】
式（７）を変形すると、式（８）が得られる。
【００４０】
【数１０】
2005251130.tif 000011
【００４１】
ここで、ＭOUTのチャネル長とＭaのチャネル長とが同じ（すなわち、Ｌ1＝Ｌ2）ならば、ＡＭＰ２はＶa＝Ｖbとなるように動作する。そして、式（２）を式（８）に代入すると、式（９）が得られる。
【００４２】
【数１１】
2005251130.tif 000012
【００４３】
よって、本実施形態にかかるボルテージレギュレータ回路において、出力電流は式（９）で表される。
【００４４】
式（９）において、右辺第１項（以下、単に第１項と表記する。）は、分子に抵抗値Ｒa2を含み、分母に抵抗値Ｒa1を含む。抵抗Ｒa1及び抵抗Ｒa2は、同一の基板に形成されるため、それぞれの素子の物性値は同様のばらつきが生じている。すなわち、抵抗値Ｒa1が設計値によりも１０％大きいのであれば、抵抗値Ｒa2も設計値よりも１０％大きい値となる。よって、抵抗値のばらつきが分母・分子に共通の因数となる第１項は、抵抗値のばらつきの影響は相殺され変化が低減される。
【００４５】
また、式（９）の右辺第２項（以下、単に第２項と表記する。）の因数のうち、（Ｒa2／Ｒa1）については、第１項と同様にして抵抗値のばらつきがキャンセルされる。また、（（Ｖb・Ｌ2）／（Ｒa1・Ｗ2・ｋ））1/2については、抵抗Ｒa1の抵抗値のばらつきが１／２乗で作用するため影響が軽減される。
【００４６】
式（９）の右辺第３項（以下、単に第３項と表記する。）については、従来の短絡保護回路付きボルテージレギュレータの出力電流を表す式（１）の右辺と同じである。すなわち、第３項は、従来の構成と同様に抵抗Ｒa1の抵抗値のばらつきの影響を受ける。
【００４７】
式（９）の右辺は、第１項及び第２項が０となった場合、式（１）の右辺と一致する。ここで、第１項及び第２項が０となる場合とは、抵抗値Ｒa2の抵抗値が０となる場合である。よって、抵抗Ｒa2が存在することにより、第３項が式（９）の右辺中でしめる割合が減少する。第３項は、抵抗Ｒa1の抵抗値のばらつきを最も大きく受ける項であるから、ＩOUTの成分のうち、第３項によって定まる成分が占める割合が小さくなると、変動が小さくなる。すなわち、抵抗Ｒa2を設けることにより、ＩOUTの変動が小さくなる。
【００４８】
さらに、式（９）において、第３項の占める割合が小さくなる（好ましくは、第３項／（第１項＋第２項＋第３項）≒０）ように、Ｒa1及びＲa2の値を定めると、ＩOUTは抵抗値のばらつきの影響を受けない成分が大部分を占めるようになるため、ＩOUTの変動が小さくなる。実用的には、（第３項／（第１項＋第２項＋第３項））≦０．１とすれば、抵抗Ｒa1の製造ばらつきがＩOUTに及ぼす影響をほぼ無視できる。
【００４９】
ボルテージレギュレータ回路において、出力電流ＩOUTは設計値であるから、上記の式（２）〜式（９）が成立する範囲内で抵抗Ｒa2の抵抗値を決定することによって、抵抗Ｒa1の抵抗値も定まる。
【００５０】
図４に、本実施形態にかかる短絡保護回路付きボルテージレギュレータ回路の出力特性を示す。図中のａは、設計基準値を表す。図中のｂは、短絡電流の最小条件を表す。また、図中のｃは、短絡電流の最大条件を表す。
図示するように、本実施形態においては、抵抗素子の抵抗値にばらつきがあっても、ドライバからの出力電流ＩOUTの変動は小さく、従来の回路構成よりも抵抗素子の抵抗値のばらつきの影響を受けにくいことが確認できる。
【００５１】
このように、本実施形態にかかる短絡保護回路付きボルテージレギュレータ回路において、ドライバの出力電流は、短絡保護回路内の分圧抵抗Ｒa1及びＲa2の抵抗値ではなく、これらの相対比によって定まる。このため、ドライバＭＯＵＴの出力電流は、抵抗素子の抵抗値のばらつきの影響を受けにくい。
【００５２】
なお、上記実施形態は本発明の好適な実施の一例であり、本発明はこれに限定されることはない。
例えば、上記実施形態において図示したアンプＡＭＰ１の構成は、あくまでも一例であり、本発明はこれに限定されることはない。
また、上記実施形態においては、ＭＯＳトランジスタを用いた構成を例に本発明を説明したが、ＭＯＳトランジスタに限定されることはなく、バイポーラトランジスタなどを適用することも可能である。
このように本発明は様々な変形が可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明を好適に実施した短絡保護回路付きボルテージレギュレータ回路の構成を示す図である。
【図２】差動アンプの構成例を示す図である。
【図３】本発明にかかる短絡保護回路付きボルテージレギュレータ回路の要部の構成を示す図である。
【図４】本発明にかかる短絡保護回路付きボルテージレギュレータ回路におけるドライバからの出力電流と差動アンプにおけるゲート電圧との関係を示す図である。
【図５】従来技術による短絡保護回路付きボルテージレギュレータ回路の構成を示す図である。
【図６】従来技術による短絡保護回路付きボルテージレギュレータ回路におけるドライバからの出力電流と差動アンプの駆動電圧との関係を示す図である。
【符号の説明】
【００５４】
ＭOUT    ＭＯＳトランジスタ（ドライバ）
Ｍa    ＭＯＳトランジスタ
Ｒa1、Ｒa2、Ｒb1、Ｒb2    抵抗
ＡＭＰ１    差動アンプ
ＡＭＰ２    アンプ
【図１】
2005251130.tif 000014
【図２】
2005251130.tif 000015
【図３】
2005251130.tif 000016
【図４】
2005251130.tif 000017
【図５】
2005251130.tif 000018
【図６】
2005251130.tif 000019