(57)【要約】【課題】本発明は、リン酸系列の化合物を含む高選択性スラリーを利用して窒化膜を研磨することで、モート(moat)の発生を防止して素子の特性を向上させる半導体素子の素子分離膜製造方法に関する。【解決手段】素子分離用酸化膜を形成する工程段階の後続工程段階において、素子分離用酸化膜を低選択性スラリー、順次高選択性スラリーを用いて研磨し、ライナー窒化膜をＭxＰyＯzを含む高選択性スラリーを用いて研磨する(ただし、Ｍは金属、水素またはＮＨ4+、ｘは０〜３、ｙは１〜３及びｚは２〜５の整数)。【選択図】図８
2005086196.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上部にパッド酸化膜及びパッド窒化膜を順次形成する工程段階と、
前記パッド窒化膜、パッド酸化膜及び半導体基板をエッチングしてトレンチを形成する工程段階と、
トレンチを含む全体表面の上部にライナー窒化膜を形成する工程段階と、
全体表面の上部に前記トレンチを埋め込む素子分離用酸化膜を形成する工程段階と、
低選択性スラリーを用いて前記素子分離用酸化膜を一定の厚さで研磨する工程段階と、
高選択性スラリーを用いて前記ライナー窒化膜が露出するよう前記素子分離用酸化膜を研磨する工程段階と、
ＭxＰyＯzを含む高選択性スラリーを用いて前記パッド窒化膜が露出するよう前記ライナー窒化膜を研磨する工程段階と、
前記パッド窒化膜を除去する工程段階と、
を含むことを特徴とする半導体素子の素子分離膜製造方法(ただし、Ｍは金属、 水素またはこれらの組合せ、または ＮＨ4+、ｘは０〜３、ｙは１〜３及びｚは２〜５の整数)。
【請求項２】
前記トレンチを形成する工程段階は、前記トレンチの表面に酸化膜を形成する工程段階を更に含むことを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項３】
前記ライナー窒化膜を形成する工程段階は、ＤＣＳ及びＮＨ3をソースにするＬＰＣＶＤ工程、またはＳｉＨ4及びＮＨ3をソースにするＰＥＣＶＤ工程を含むことを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項４】
前記ライナー窒化膜を形成する工程段階は、前記ライナー窒化膜の上部にライナー酸化膜を形成する工程段階、及び前記構造物を熱処理する工程段階を更に含むことを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項５】
前記素子分離用酸化膜は、ＨＤＰ酸化膜であることを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項６】
前記ライナー窒化膜を研磨する工程段階は、前記露出したパッド窒化膜をリン酸溶液を用いて除去する工程段階を更に含むことを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項７】
前記ＭxＰyＯzは、Ｈ3ＰＯ4または ＮａＨ2ＰＯ2であることを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項８】
前記Ｍは、アルカリ金属及びアルカリ土金属の中から選択されるいずれか一つであることを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項９】
前記アルカリ金属は、Ｎａ+及びＫ+の中から選択されるいずれか一つであることを特徴とする請求項８に記載の半導体素子の素子分離膜製造方法。
【請求項１０】
前記アルカリ土金属は、Ｍｇ2+及びＣａ2+の中から選択されるいずれか一つであることを特徴とする請求項８に記載の半導体素子の素子分離膜製造方法。
【請求項１１】
前記ＭxＰyＯzを含む高選択性スラリーは、高選択性スラリーを供給するラインとＭxＰyＯzを供給するラインを通じてそれぞれ供給される高選択性スラリー及びＭxＰyＯzを混合して形成することを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項１２】
前記ライナー窒化膜を研磨する工程段階と前記パッド窒化膜を除去する工程段階は、それぞれ別のプラテンで行われることを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項１３】
前記ＭxＰyＯzを含む高選択性スラリーのＭxＰyＯzの割合は、０．１ｗｔ％〜３０ｗｔ％であることを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項１４】
前記ＭxＰyＯzを含む高選択性スラリーは、大きさが５０〜３００ｎｍのシリカ、セリア、ジルコニア、アルミナ及びこれらの組合せの中から選択されるいずれか一つを含むことを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【請求項１５】
前記ＭxＰyＯzを含む高選択性スラリーは、ｐＨ８以下の中性または酸性であることを特徴とする請求項１に記載の半導体素子の素子分離膜製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の素子分離膜製造方法に関し、特にリン酸系列の化合物を含む高選択性スラリーを利用して窒化膜を研磨することで、モート(moat)の発生を防止して素子の特性を向上させることのできる半導体素子の素子分離膜製造方法に関する。
【背景技術】
【０００２】
図９〜図１４は、従来技術による半導体素子の素子分離膜製造方法を示した断面図である。
図９に示すように、半導体基板１０の上部にパッド酸化膜２０及びパッド窒化膜３０を順次形成する。
図１０に示すように、前記パッド窒化膜３０、パッド酸化膜２０及び半導体基板１０をエッチングしてトレンチ４０を形成する。
図１１に示すように、前記トレンチエッチング工程で発生したトレンチ表面の損傷を償うため、トレンチ４０の表面に酸化膜５０を形成した後トレンチ４０を含む全体表面の上部にライナー窒化膜６０を形成する。
【０００３】
図１２に示すように、前記全体表面の上部にトレンチ４０を埋め込む素子分離用酸化膜７０を形成する。
図１３及び図１４に示すように、前記素子分離用酸化膜７０を研磨してライナー窒化膜６０を露出させ、ライナー窒化膜６０及びパッド窒化膜３０を除去して素子分離膜８０を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述した従来技術による半導体素子の素子分離膜製造方法は、ライナー窒化膜及びパッド窒化膜の除去工程と後続の洗浄工程において、図１４のようにモートが生成されてモート内にレジデュが発生し、素子特性が劣化するという問題点がある。
【０００５】
そこで、本発明の課題は、リン酸系列の化合物を含む高選択性スラリーを利用して窒化膜を研磨することで、モートの発生を防止し、素子の特性を向上させる半導体素子の素子分離膜製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前述の問題を解決するために、請求項1に記載の発明においては、半導体基板の上部にパッド酸化膜、及びパッド窒化膜を順次形成する段階と、前記パッド窒化膜、パッド酸化膜及び半導体基板をエッチングしてトレンチを形成する段階と、トレンチを含む全体表面の上部にライナー窒化膜を形成する段階と、全体表面の上部に前記トレンチを埋め込む素子分離用酸化膜を形成する段階と、低選択性スラリーを用いて前記素子分離用酸化膜を一定の厚さで研磨する段階と、高選択性スラリーを用いて前記ライナー窒化膜が露出するよう前記素子分離用酸化膜を研磨する段階と、ＭxＰyＯzを含む高選択性スラリーを用いて前記パッド窒化膜が露出するよう前記ライナー窒化膜を研磨する段階と、前記パッド窒化膜を除去する段階と(ただし、Ｍは金属、水素またはＮＨ4+、ｘは０〜３、ｙは１〜３及びｚは２〜５の整数)を含むことを特徴とする。
【０００７】
このように請求項１に記載の発明によれば、前記素子分離用酸化膜を低選択性スラリー、順次高選択性スラリーを用いて研磨し、前記ライナー窒化膜をＭxＰyＯzを含む高選択性スラリーを用いて研磨することによって、モートの生成を防ぎ、モート内のレジデュの発生を防ぐことができる。
【０００８】
請求項２に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記トレンチを形成する段階は、前記トレンチの表面に酸化膜を形成する段階を更に含むことを特徴とする。
【０００９】
このように請求項２に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、前記トレンチの表面に酸化膜を形成する段階を更に含むことによって、トレンチエッチング工程で発生したトレンチ表面の損傷を償うことができる。
【００１０】
請求項３に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ライナー窒化膜を形成する段階は、ＤＣＳ及びＮＨ3をソースにするＬＰＣＶＤ工程、またはＳｉＨ4及びＮＨ3をソースにするＰＥＣＶＤ工程を含むことを特徴とする。
【００１１】
このように請求項３に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ライナー窒化膜を形成する段階において前記ＬＰＣＶＤ工程またはＰＥＣＶＤ工程を含むことによって、リフラッシュ特性を向上することができる。
【００１２】
請求項４に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ライナー窒化膜を形成する段階は、前記ライナー窒化膜の上部にライナー酸化膜を形成する段階、及び前記構造物を熱処理する段階を更に含むことを特徴とする。
【００１３】
このように請求項４に記載の発明によれば、前記ライナー窒化膜の上部にライナー酸化膜を更に形成して熱処理工程を行うことによって、ライナー窒化膜と後続工程で形成される素子分離用酸化膜のストレスを減少することができる。
【００１４】
請求項５に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記素子分離用酸化膜は、ＨＤＰ酸化膜であることを特徴とする。
【００１５】
このように請求項５に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、前記素子分離用酸化膜をＨＤＰ酸化膜にすることによって、低選択性スラリー、高選択性スラリー、ＭxＰyＯzを含む高選択性スラリーを用いての後続工程の研磨を良好にすることができる。
【００１６】
請求項６に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ライナー窒化膜を研磨する段階は、前記露出したパッド窒化膜をリン酸溶液を用いて除去する段階を更に含むことを特徴とする。
【００１７】
このように請求項６に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、リン酸溶液を用いた化学的反応によって、前期露出したパッド窒化膜の研磨をより良好にすることができる。
【００１８】
請求項７に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ＭxＰyＯzは、Ｈ3ＰＯ4またはＮａＨ2ＰＯ2であることを特徴とする。
【００１９】
このように請求項７に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、高選択性スラリーに含ませる前記ＭxＰyＯzの中で、Ｈ3ＰＯ4またはＮａＨ2ＰＯ2にすることによって、より簡易に効率よく良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができる。
【００２０】
請求項８に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記Ｍは、アルカリ金属及びアルカリ土金属の中から選択されるいずれか一つであることを特徴とする。
【００２１】
このように請求項８に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、高選択性スラリーに含ませる前記ＭxＰyＯzの中で、前記Ｍは、アルカリ金属及びアルカリ土金属の中から選択されるいずれか一つを用いることによって、より簡易に効率よくパッド窒化膜が露出するようにライナー窒化膜を研磨することができる。
【００２２】
請求項９に記載の発明は、請求項８に記載の半導体素子の素子分離膜製造方法において、前記アルカリ金属は、Ｎａ+及びＫ+の中から選択されるいずれか一つであることを特徴とする。
【００２３】
このように請求項９に記載の発明によれば、請求項８に記載の半導体素子の素子分離膜製造方法において、高選択性スラリーに含ませる前記ＭxＰyＯzの前記Ｍのアルカリ金属の中でＮａ+及びＫ+の中から選択されるいずれか一つを用いることによって、より簡易に効率よく良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができる。
【００２４】
請求項１０に記載の発明は、請求項８に記載の半導体素子の素子分離膜製造方法において、前記アルカリ土金属は、Ｍｇ2+及びＣａ2+の中から選択されるいずれか一つであることを特徴とする。
【００２５】
このように請求項１０に記載の発明によれば、請求項８に記載の半導体素子の素子分離膜製造方法において、高選択性スラリーに含ませる前記ＭxＰyＯzの前記Ｍのアルカリ土金属の中でＭｇ2+及びＣａ2+の中から選択されるいずれか一つを用いることによって、より簡易に効率よく良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができる。
【００２６】
請求項１１に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ＭxＰyＯzを含む高選択性スラリーは、高選択性スラリーを供給するラインとＭxＰyＯzを供給するラインを通じてそれぞれ供給される高選択性スラリー及びＭxＰyＯzを混合して形成することを特徴とする。
【００２７】
このように請求項１１に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、高選択性スラリーを供給するラインとＭxＰyＯzを供給するラインを通じてそれぞれ供給される高選択性スラリー及びＭxＰyＯzを混合して形成することによって、混合した前記ＭxＰyＯzを含む高選択性スラリーのラインを用いなくとも、効率よくパッド窒化膜が露出するようにライナー窒化膜を研磨することができる。
【００２８】
請求項１２に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ライナー窒化膜を研磨する段階と前記パッド窒化膜を除去する段階は、それぞれ別のプラテンで行われることを特徴とする。
【００２９】
このように請求項１２に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ライナー窒化膜を研磨する段階と前記パッド窒化膜を除去する段階をそれぞれ別のプラテンで行うことによって、効率よくパッド窒化膜が露出するようにライナー窒化膜を研磨することができる。
【００３０】
請求項１３に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ＭxＰyＯzを含む高選択性スラリーのＭxＰyＯzの割合は、０．１ｗｔ％〜３０ｗｔ％であることを特徴とする。
【００３１】
このように請求項１３に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ＭxＰyＯzを含む高選択性スラリーのＭxＰyＯzの割合を０．１ｗｔ％〜３０ｗｔ％にすることによって、酸化化学反応において不十分や過度を防ぎ、良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができる。
【００３２】
請求項１４に記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ＭxＰyＯzを含む高選択性スラリーは、大きさが５０〜３００ｎｍのシリカ、セリア、ジルコニア、アルミナ及びこれらの組合せの中から選択されるいずれか一つを含むことを特徴とする。
【００３３】
このように請求項１４に記載の発明によれば、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ＭxＰyＯzを含む高選択性スラリーを大きさ５０〜３００ｎｍのシリカ、セリア、ジルコニア、アルミナ及びこれらの組合せの中から選択されるいずれか一つを用いることによって、粒子の微小による研磨速度の不十分による生産性の低下や粒子の超過による分散不十分によるスクラッチの誘発を防ぐことができる。
【００３４】
請求項１５の記載の発明は、請求項１に記載の半導体素子の素子分離膜製造方法において、前記ＭxＰyＯzを含む高選択性スラリーは、ｐＨ８以下の中性または酸性であることを特徴とする。
【００３５】
このように請求項１５に記載の発明によれば、前記スラリーをｐＨ８以下にすることによって、良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができる。
【発明の効果】
【００３６】
請求項１に記載の発明によれば、前記素子分離用酸化膜を低選択性スラリー、順次高選択性スラリーを用いて研磨し、前記ライナー窒化膜をＭxＰyＯzを含む高選択性スラリーを用いて研磨し、モートの生成を防ぐことにより、モート内にレジデュの発生を防ぐことができるので、素子の特性を向上することができるという効果を奏する。
【００３７】
請求項２に記載の発明によれば、前記トレンチの表面に酸化膜を形成する段階を含むことにより、トレンチエッチング工程で発生したトレンチ表面の損傷を償うことができるので、素子の特性を向上することができるという効果を奏する。
【００３８】
請求項３に記載の発明によれば、前記ライナー窒化膜を形成する段階において前記ＬＰＣＶＤ工程またはＰＥＣＶＤ工程を含むことにより、リフラッシュ特性を向上することができるので、素子の特性を向上することができるという効果を奏する。
【００３９】
請求項４に記載の発明によれば、前記ライナー窒化膜の上部にライナー酸化膜を更に形成して熱処理工程を行うことにより、前記ライナー窒化膜と後続工程で形成される素子分離用酸化膜のストレスを減少することができるので、素子の特性を向上することができるという効果を奏する。
【００４０】
請求項５に記載の発明によれば、前記素子分離用酸化膜をＨＤＰ酸化膜にすることにより、低選択性スラリー、高選択性スラリー、ＭxＰyＯzを含む高選択性スラリーを用いての後続工程の研磨を良好にすることができるので、モートの発生を防ぎ、素子の特性を向上することができるという効果を奏する。
【００４１】
請求項６に記載の発明によれば、前記リン酸溶液を用いた化学的反応により、前期露出したパッド窒化膜の研磨をより良好にすることができるので、モートの発生を防ぎ、素子の特性を向上することができるという効果を奏する。
【００４２】
請求項７に記載の発明によれば、前記ＭxＰyＯzの中で、Ｈ3ＰＯ4またはＮａＨ2ＰＯ2にすることにより、より簡易に効率よく良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができるので、モートの発生を防ぎ、素子の特性を向上することができるという効果を奏する。
【００４３】
請求項８に記載の発明によれば、前記Ｍをアルカリ金属及びアルカリ土金属の中から選択されるいずれか一つを用いることにより、効率よくパッド窒化膜が露出するようにライナー窒化膜を研磨することができるので、モートの発生を防ぎ、素子の特性を向上することができるという効果を奏する。
【００４４】
請求項９に記載の発明によれば、前記ＭxＰyＯzの前記Ｍのアルカリ金属の中でＮａ+及びＫ+の中から選択されるいずれか一つを用いることにより、より簡易に効率よく良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができるので、モートの発生を防ぎ、素子の特性を向上することができるという効果を奏する。
【００４５】
請求項１０に記載の発明によれば、前記Ｍのアルカリ土金属の中でＭｇ2+及びＣａ2+の中から選択されるいずれか一つを用いることにより、より簡易に効率よく良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができるので、素子の特性を向上することができるという効果を奏する。
【００４６】
請求項１１に記載の発明によれば、高選択性スラリーを供給するラインとＭxＰyＯzを供給するラインを通じてそれぞれ供給される高選択性スラリー及びＭxＰyＯzを混合して形成することにより、混合した前記ＭxＰyＯzを含む高選択性スラリーのラインを用いなくとも、効率よくパッド窒化膜が露出するようにライナー窒化膜を研磨することができるので、素子の特性を向上することができるという効果を奏する。
【００４７】
請求項１２に記載の発明によれば、前記ライナー窒化膜を研磨する段階と前記パッド窒化膜を除去する段階をそれぞれ別のプラテンで行うことにより、効率よくパッド窒化膜が露出するようにライナー窒化膜を研磨することができるので、素子の特性を向上することができるという効果を奏する。
【００４８】
請求項１３に記載の発明によれば、前記ＭxＰyＯzを含む高選択性スラリーのＭxＰyＯzの割合を０．１ｗｔ％〜３０ｗｔ％にすることにより、酸化による化学反応の不十分や過度を防ぎ、良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができるので、モートの発生を防ぎ、素子の特性を向上することができるという効果を奏する。
【００４９】
請求項１４に記載の発明によれば、前記ＭxＰyＯzを含む高選択性スラリーを大きさ５０〜３００ｎｍのシリカ、セリア、ジルコニア、アルミナ及びこれらの組合せの中から選択されるいずれか一つを用いることにより、粒子の微小による研磨速度の不十分による生産性の低下や粒子の超過による分散不十分によるスクラッチの誘発を防ぐことができるので、モートの発生を防ぎ、素子の特性を向上することができるという効果を奏する。
【００５０】
請求項１５に記載の発明によれば、前記スラリーをｐＨ８以下にすることにより、良好にパッド窒化膜が露出するようにライナー窒化膜を研磨することができるので、素子の特性を向上することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５１】
以下では本発明の実施の形態を図面を参照して詳しく説明する。
図１に示すように、半導体基板１００の上部にパッド酸化膜１１０及びパッド窒化膜１２０を順次形成する。パッド酸化膜１１０は湿式または乾式酸化法を利用して１０〜２００Åの厚さに形成するのが望ましい。
図２に示すように、パッド窒化膜１２０、パッド酸化膜１１０及び半導体基板１００をエッチングしてトレンチ１３０を形成する。トレンチ１３０の深さは１５００〜３０００Åであるのが望ましい。
【００５２】
図３に示すように、トレンチエッチング工程で発生したトレンチ表面の損傷を償うためトレンチ１３０の表面に酸化膜１４０を形成する。酸化膜１４０の厚さは５０〜２００Åであるのが望ましく、酸化膜１４０を形成する工程は省略することもできる。次には、リフラッシュ特性を向上させるためトレンチ１３０を含む全体表面の上部にライナー窒化膜１５０を形成する。ライナー窒化膜１５０は、ＳｉＨ2Ｃｌ2及びＮＨ3をソースとしてＬＰＣＶＤ工程で形成するか、ＳｉＨ4及びＮＨ3をソースとしてＰＥＣＶＤ工程で形成するのが望ましい。また、ライナー窒化膜１５０と後続工程で形成される素子分離用酸化膜のストレスを減少させるため、ライナー窒化膜１５０の上部にライナー酸化膜（図示省略）を更に形成して熱処理工程を行なうこともできる。 前記のライナー酸化膜は湿式または乾式酸化法を利用して１０〜２００Åの厚さに形成するのが望ましい。
【００５３】
図４に示すように、全体表面の上部にトレンチ１３０を埋め込む素子分離用酸化膜１６０を形成する。素子分離用酸化膜１６０は厚さ３０００〜１００００ÅのＨＤＰ(High Density Plasma) 酸化膜で形成するか、ＳｉＨ4及びＨ2Ｏ2をソースとしてＡＰＬ(Advanced Planarization Layer)をＬＰＣＶＤ法で形成するのが望ましい。また、ＳｉＨ4及びＨ2Ｏ2をソースとしてＡＰＬを１００〜１０００Åの厚さで蒸着してその上部にＨＤＰ酸化膜を２０００〜９０００Åの厚さで蒸着して形成することもできる。
【００５４】
図５に示すように、低選択性スラリーを用いて素子分離用酸化膜１６０を一定の厚さで研磨する。
図６に示すように、高選択性スラリーを用いてライナー窒化膜１５０が露出するまで残っている素子分離用酸化膜１６０を研磨する。
【００５５】
図７に示すように、ＭxＰyＯzを含む高選択性スラリーを用いてパッド窒化膜１２０が露出するようにライナー窒化膜１５０を研磨する。ここで、Ｍはアルカリ金属、アルカリ土金属、ハイドロアルカリ金属、ハイドロアルカリ土金属、水素またはＮＨ4+であり、ｘは０〜３、ｙは１〜３及びｚは２〜５の整数である。詳しくは、ＭxＰyＯzはＨ3ＰＯ4とその塩からなる化合物である(ＮＨ4)3ＰＯ4、Ｎａ3ＰＯ4、Ｎａ(Ｈ2)ＰＯ4だけではなく、ＨＰＯ3、Ｈ3ＰＯ2、Ｈ3ＰＯ3などの化合物も含む。
【００５６】
前記ＭxＰyＯzを含む高選択性スラリーは、高選択性スラリーを供給するラインとＭxＰyＯzを供給するラインを通じてそれぞれ供給される高選択性スラリー及びＭxＰyＯzを混合して形成することができる。ここで、前記ＭxＰyＯzを含む高選択性スラリーのＭxＰyＯzの割合は０．１ｗｔ％〜３０ｗｔ％であるのが望ましい。また、前記ＭxＰyＯzを含む高選択性スラリーは大きさが５０〜３００ｎｍのシリカ、セリア、ジルコニア、アルミナ及びこれらの組合せの中から選択される一つを含むのが望ましく、ｐＨ８以下の中性または酸性であるのが望ましい。
【００５７】
図８に示すように、露出したパッド窒化膜１２０を望ましくは、リン酸溶液を用いて除去する。ここで、ライナー窒化膜１５０を研磨する工程とパッド窒化膜１２０を除去する段階はそれぞれ別個のプラテン(platen)で進めることができる。
【図面の簡単な説明】
【００５８】
【図１】本発明による半導体素子の素子分離膜におけるパッド酸化膜及びパッド窒化膜を順次形成する工程段階を示した断面図である。
【図２】本発明による半導体素子の素子分離膜におけるパッド窒化膜、パッド酸化膜、半導体基板をエッチングしてトレンチを形成する工程段階を示した断面図である。
【図３】本発明による半導体素子の素子分離膜におけるライナー窒化膜を形成する工程段階を示した断面図である。
【図４】本発明による半導体素子の素子分離膜における素子分離用酸化膜を形成する工程段階を示した断面図である。
【図５】本発明による半導体素子の素子分離膜における低選択性スラリーを用いて素子分離用酸化膜を研磨する工程段階を示した断面図である。
【図６】本発明による半導体素子の素子分離膜における高選択性スラリーを用いて素子分離用酸化膜を研磨してライナー窒化膜を露出する工程段階を示した断面図である。
【図７】本発明による半導体素子の素子分離膜におけるＭxＰyＯzを含む高選択性スラリーを用いてライナー窒化膜を研磨してパッド窒化膜を露出する工程段階を示した断面図である。
【図８】本発明による半導体素子の素子分離膜におけるパッド窒化膜を研磨する工程段階を示した断面図である。
【図９】従来技術による半導体素子の素子分離膜におけるパッド酸化膜及びパッド窒化膜を順次形成する工程段階を示した断面図である。
【図１０】従来技術による半導体素子の素子分離膜におけるパッド窒化膜、パッド酸化膜、半導体基板をエッチングしてトレンチを形成する工程段階を示した断面図である。
【図１１】従来技術による半導体素子の素子分離膜におけるライナー窒化膜を形成する工程段階を示した断面図である。
【図１２】従来技術による半導体素子の素子分離膜における素子分利用酸化膜を形成する工程段階を示した断面図である。
【図１３】従来技術による半導体素子の素子分離膜における素子分離用酸化膜を研磨してライナー窒化膜を露出する工程段階を示した断面図である。
【図１４】従来技術による半導体素子の素子分離膜におけるライナー窒化膜とパッド窒化膜を除去して阻止分離膜を形成する工程段階を示した断面図である。
【図１】
2005086196.tif 000003
【図２】
2005086196.tif 000004
【図３】
2005086196.tif 000005
【図４】
2005086196.tif 000006
【図５】
2005086196.tif 000007
【図６】
2005086196.tif 000008
【図７】
2005086196.tif 000009
【図８】
2005086196.tif 000010
【図９】
2005086196.tif 000011
【図１０】
2005086196.tif 000012
【図１１】
2005086196.tif 000013
【図１２】
2005086196.tif 000014
【図１３】
2005086196.tif 000015
【図１４】
2005086196.tif 000016