(57)【要約】【課題】複数の垂直走査回路と水平走査回路を有し、走査回路毎に独立した走査条件で読み出すことができ、走査領域を自由に設定でき、異なる複数の走査回路で読み出される各画素信号で構成される各フレーム画像は、蓄積時間や蓄積開始および終了時間、更にはフレームレートなどをそれぞれ独立に変化させることができる固体撮像素子および固体撮像装置を提供できること。【解決手段】複数の垂直走査回路１，２と、複数の水平走査回路１１〜１４と、前記複数の垂直走査回路のいずれか１つと接続されているとともに、前記複数の水平走査回路と接続されている２次元状に配置された光電変換を行う画素Ｐ11〜Ｐ44を有する画素部と、水平方向に配列した複数の前記画素から読み出された光電変換信号を、前記水平走査回路の各々が独立に選択して出力するように制御する選択手段５と、を具備したものである。【選択図】  図１
2005333265.tif 000002
【特許請求の範囲】
【請求項１】
複数の垂直走査回路と、
複数の水平走査回路と、
前記複数の垂直走査回路のいずれか１つと接続されているとともに、前記複数の水平走査回路と接続されている２次元状に配置された光電変換を行う画素を有する画素部と、
水平方向に配列した複数の前記画素から読み出された光電変換信号を、前記水平走査回路の各々が独立に選択して出力するように制御する選択手段と、
を有することを特徴とする固体撮像素子。
【請求項２】
前記２次元状に配置された画素を垂直方向または水平方向の少なくともいずれが一方向に複数選択して画素群を形成し、この画素群内の各画素は、それぞれ異なる垂直走査回路に接続されるとともに、前記画素群内の各画素からの光電変換信号は、前記複数の水平走査回路のうち、それぞれ異なる水平走査回路から出力することを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記複数の垂直走査回路は、それぞれ独立に、前記垂直走査回路と接続された前記画素群内の各画素の蓄積時間を制御する手段を有することを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記複数の垂直走査回路は、それぞれ独立に、前記垂直走査回路と接続された前記画素群内の各画素の蓄積開始タイミングと蓄積終了タイミングを制御する手段を有することを特徴とする請求項２に記載の固体撮像素子。
【請求項５】
請求項１〜５のいずれか１つに記載の固体撮像素子と、
さらに、前記複数の垂直走査回路および水平走査回路および選択手段を制御するための読出し制御手段を有することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の垂直走査回路と水平走査回路を有する固体撮像素子およびこれを用いた固体撮像装置に関する。
【背景技術】
【０００２】
複数の垂直走査回路と水平走査回路を有する固体撮像素子又は固体撮像装置として、次の開示例がある。複数の垂直走査回路と水平走査回路を有することにより、多くの画素を所定時間内で読み出すことができる。従って、一定の画素数を有する撮像素子又は装置であれば、画素の読出しを短時間で行え、フレームレート（単位時間当りの撮影画像枚数）を高くすることができる。
【０００３】
動画像撮像装置などに適応すべく多くの画素を所定時間内で読み出す一例として、複数の信号出力を有する固体撮像素子を用いて、複数の走査回路で読み出す画素を分担し、同時に読み手法がある。
【０００４】
これによれば、短時間で多くの画素を読み出すことができるが、画素部を複数の走査領域に分割してそれぞれの読出し手段によって読み出した場合、読み出し手段の回路特性の違いが光電変換信号特性のばらつきとなり、走査領域依存の固定パターンノイズとなって画質劣化を引き起こす。
そこで、例えば特許文献１においては、各走査領域の境界部に重複画素部を設け、複数の読み出し手段で読み出すようにした該当部画素の光電変換信号に対して平均化処理を施す。これにより、領域境界部に発生する画質劣化を緩和する。
【０００５】
一方、動画撮像装置などに適応すべく多くの画素を所定の時間内で読み出す一例として、画素部を複数領域に分割し、分割領域毎の水平走査回路は同時に走査できるようにし、複数倍のフレームレートで画素信号を読み出す手法がある。
【０００６】
この場合、各水平走査回路は同時に走査できるので、全受光部を同時に読み出しながら高フレームレートを得ることができるが、受光部が水平方向に分割されたりしているので、読み出し後に画素の信号を時系列的に正しい順序に並べ替えなければならず、複雑な処理が要求される。
【０００７】
そこで、例えば特許文献２においては、２ｎ（ｎ≧１の整数)個の隣接する各画素信号を、同一の垂直および水平走査回路の制御により、２ｎ個の複数信号出力から同時並列に読み出す。これにより、後段の信号処理回路などで、分割された領域を大幅に並び替える必要がなく、且つ、２ｎ個の複数信号出力における各信号出力からの映像信号は全受光部から交互に画素を間引いて読み出していることになるため、それぞれの信号出力からの映像を低解像度の全受光部画像として扱うことが可能となる。
【特許文献１】特開２０００−２０９５０３号公報
【特許文献２】特開平８−１１１８２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１では、複数の垂直走査回路と水平走査回路を有する固体撮像素子において、各走査領域の境界部における固定パターンノイズを軽減するべく、同一画素からの光電変換信号を複数の水平走査出力から重複して得ようとした場合、以下のような問題がある。
【０００９】
即ち、走査回路毎に異なる走査領域を設定した場合、重複部画素の読出しがお互いの領域の走査シーケンスの自由度を制限するため、走査手法の自由度が失われると共に、任意の走査領域を設定できなかった。
【００１０】
一方、特許文献２では、複数の信号出力を有する固体撮像素子において、同一の垂直および水平走査回路の制御により、複数個の隣接する各画像信号を同時並列に読み出そうとした場合、以下のような問題がある。
【００１１】
即ち、同時並列に読み出す複数の各画素で構成される、全受光領域を間引き状態で構成する各フレーム画像単位で、例えば、蓄積時間や蓄積開始および終了時間、更にはフレームレートなどを個別に変化させて読み出すことができなかった。
【００１２】
そこで、本発明は、上記の問題に鑑み、複数の垂直走査回路と水平走査回路を有する固体撮像素子および固体撮像装置において、走査回路毎に独立した走査条件で読み出すことができ、走査領域を自由に設定でき、異なる複数の走査回路で読み出される各画素信号で構成される各フレーム画像は、蓄積時間や蓄積開始および終了時間、更にはフレームレートなどをそれぞれ独立に変化させることができる固体撮像素子および固体撮像装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
本発明による固体撮像素子は、複数の垂直走査回路と、複数の水平走査回路と、前記複数の垂直走査回路のいずれか１つと接続されているとともに、前記複数の水平走査回路と接続されている２次元状に配置された光電変換を行う画素を有する画素部と、水平方向に配列した複数の前記画素から読み出された光電変換信号を、前記水平走査回路の各々が独立に選択して出力するように制御する選択手段と、を有するものである。
【００１４】
本発明において、前記２次元状に配置された画素を垂直方向または水平方向の少なくともいずれが一方向に複数選択して画素群を形成し、この画素群内の各画素は、それぞれ異なる垂直走査回路に接続されるとともに、前記画素群内の各画素からの光電変換信号は、前記複数の水平走査回路のうち、それぞれ異なる水平走査回路から出力することを特徴とする。
【００１５】
ここで、前記複数の垂直走査回路は、それぞれ独立に、前記垂直走査回路と接続された前記画素群内の各画素の蓄積時間を制御する手段を有することを特徴とする。
【００１６】
或いは、前記複数の垂直走査回路は、それぞれ独立に、前記垂直走査回路と接続された前記画素群内の各画素の蓄積開始タイミングと蓄積終了タイミングを制御する手段を有することを特徴とする。
【００１７】
そして、本発明による固体撮像装置は、上述の固体撮像素子と、さらに、前記複数の垂直走査回路および水平走査回路および選択手段を制御するための読出し制御手段を有することを特徴とする。
【発明の効果】
【００１８】
本発明の固体撮像素子においては、複数の垂直走査回路および水平走査回路を有し、画素毎に走査を行う垂直走査回路および水平走査回路を割り当てることで、複数有する走査回路のそれぞれの走査シーケンスは他走査回路の走査シーケンスに左右されることなく、走査回路毎に独立した走査条件を設定して読み出すことが可能になる。また、各画素からの光電変換信号は複数の水平走査回路に接続され、画素の選択手段により任意の水平走査回路から出力できるため、複数の水平走査回路からの走査出力それぞれが走査領域を自由に設定できる。
【００１９】
また、異なる複数の走査回路で読み出される各画素信号で構成される各フレーム画像は、蓄積時間や蓄積開始および終了時間、更にはフレームレートなどの走査条件をそれぞれ独立に変化させることができる。
【００２０】
これらによって、該当の固体撮像素子を有する撮像装置に様々なアプリケーション（機能）を付加することを可能とする。
【発明を実施するための最良の形態】
【００２１】
発明の実施の形態について図面を参照して説明する。
【実施例１】
【００２２】
図１は本発明の実施例１に係る固体撮像素子の構成図を示している。本実施例１では、Ｘ-Ｙアドレス型の固体撮像素子を例にとって説明する。
【００２３】
図１の実施例１に示す固体撮像素子は、複数（図では２つ）の垂直走査回路１，２と、複数（図では４つ）の水平走査回路１１，１２，１３，１４と、複数の垂直走査回路１，２のいずれか１つと接続されているとともに、複数（図では４つ）の水平走査回路１１，１２，１３，１４と接続されているマトリクス状に配置された光電変換を行う画素を複数（図では１６個）有する画素部と、水平方向に配列した複数（図では４つ）の前記画素から読み出された光電変換信号を、前記水平走査回路の各々が独立に選択して出力するように制御する画素選択手段５と、を有している。
【００２４】
上記画素部は、マトリクス状に配備された４×４の画素Ｐ11〜Ｐ44で構成されている。垂直走査回路１，２は、画素Ｐ11〜Ｐ44で発生する光電変換信号の読出しを制御するものである。また、水平走査回路１１〜１４はそれぞれ、垂直走査回路１，２の制御により読み出された画素からの光電変換信号を読み込んで順次後段へとシフトして送出するものである。さらに、画素選択手段５は、水平走査回路１１〜１４の各々で後段へとシフトして送出する光電変換信号を画素単位で選択するものである。
【００２５】
各画素には、垂直走査回路１からの垂直選択線Ｖ11〜Ｖ14と垂直走査回路２からの垂直選択線Ｖ21〜24とから成る垂直選択線Ｖ11〜Ｖ24と、水平走査回路１１〜１４のいずれの回路へも、複数（図では４つ）の画素を有する同一の水平ライン上の画素から読み出した複数（４つ）の光電変換信号を読み出すための垂直信号線Ｈ1〜Ｈ4が接続される。各画素における垂直選択線Ｖ11〜Ｖ14と垂直選択線Ｖ21〜Ｖ24はそれぞれ、特定の垂直走査回路１と垂直走査回路２で制御されるように連結される一方、垂直信号線Ｈ1〜Ｈ4は列毎の画素間で共有されて全ての水平走査回路１１〜１４へと連結される。
【００２６】
また、画素選択手段５から各水平走査回路１１〜１４へは、各水平走査回路１１〜１４において順次後段へとシフトして送出する光電変換信号を、それそれ個別に画素単位で選択するための画素選択制御線ＰＳ1〜ＰＳ4が連結される。
【００２７】
次に、図１の固体撮像素子の作用を、図２を参照して説明する。 
図２は図１の固体撮像素子における光電変換信号の読出しシーケンスを示している。 
なお、図１における垂直選択線Ｖ11〜Ｖ24および画素選択制御線ＰＳ1〜ＰＳ4の記号は、図２においてそれぞれ垂直選択パルス名および画素選択制御パルス名として示してある。
【００２８】
図２で用いられている用語を説明すると、画素からの読出しのタイミングを垂直走査回路１，２からの垂直選択パルスＶ11〜Ｖ24が制御しており、その制御によって一旦水平走査回路１１〜１４へ画素からの光電変換信号を転送するが、ここでは水平ブランキング期間中に垂直選択パルスによる読出しタイミング開始から水平走査回路へ光電変換信号を持っていく走査を行っている。水平走査回路へ光電変換信号を転送した後水平有効信号期間に水平走査回路から実際に出力１〜４として取り出す。水平ブランキング期間と水平有効信号期間とで、水平読出し期間（１ライン）を構成している。さらに、全て（図では４つ）の水平読出し期間で、垂直読出し期間（１フレーム）を構成しており、ここでは本来水平と同様に存在する垂直ブランキング期間を省略している。
【００２９】
まず、所定の水平ブランキング期間中に垂直走査回路１，２からの垂直選択パルス（Ｖ11とＶ21，Ｖ12とＶ22，Ｖ13とＶ23，Ｖ14とＶ24のいずれかの一組のパルス）をＨレベルにすることで、各画素内において光電変換信号を垂直信号線Ｈ1〜Ｈ4へと送出するための図示しないスイッチを導通させる。これにより、各画素からの光電変換信号は垂直信号線Ｈ1〜Ｈ4を経て所定の水平走査回路へと送出され、水平走査回路内の図示しないコンテンサ等に信号が一旦蓄積される。その後、この蓄積された光電変換言号は水平有効信号期間に順次出力１〜４として読み出される。
【００３０】
例えば、図１における第１行目の画素Ｐ11，Ｐ13は垂直選択パルスＶ11によって制御され、各画素で蓄積された光電変換信号は、それぞれ垂直信号線Ｈ1，Ｈ3を経て水平走査回路１１，１３へと送出され、水平有効信号期間に順次光電変換信号Ｐ11-n，Ｐ13-n（n≧1の整数：フレーム番号を示す）として出力1，3として読み出される。一方、画素Ｐ12，Ｐ14は垂直選択パルスＶ21によって画素Ｐ11，Ｐ13の読出しタイミングと同時に制御され、各画素内で蓄積された光電変換信号は、それぞれ垂直信号線Ｈ2，Ｈ4を経て水平走査回路１２，１４へと送出され、水平有効信号期間に順次光電変換信号Ｐ12-n，Ｐ14-n（n≧1の整数：フレーム番号を示す）として出力2，4として読み出される。
【００３１】
第２行目以降第４行目までのその他の画素についても同様に走査され、所定の出力1〜4として読み出され、図２に示す出力信号１〜4を得る。
【００３２】
なお、水平走査回路１１〜１４での光電変換信号の順次|読出しの際には、それぞれ画素選択制御パルスＰＳ1〜ＰＳ4が参照され、これがＨレベルの場合には所定の画素に対応する光電変換信号を順次送出し、Ｌレベルの場合には読み飛ばすことを可能にする。図２では全ての画素を読み飛ばしせずに読み出している。
【００３３】
従って、図２では、垂直読出し期間（１フレーム）における全ての水平読出し期間の水平有効信号期間において画素選択制御パルスＰＳ1〜ＰＳ4がＨレベルとされ、その結果、垂直読出し期間（１フレーム）において全ての水平走査回路１１〜１４の出力1〜4に欠落なく光電変換信号Ｐ11-1〜Ｐ44-1が出力された状態となっている。
【００３４】
即ち、図１における画素選択手段５の役割は、垂直走査回路１で制御する垂直選択パルスＶ11〜Ｖ14および垂直走査回路２で制御する垂直選択パルスＶ21〜Ｖ24を、水平ブランキング期間毎に順次Ｈレベルにして全画素を読み出している状態で、全画素の中から適宜に、例えば、１画素おきにピックアップしたり、或いは、全画素で構成する領域から特定のエリアの画素をピックアップしたい（特定のエリアを自由に変えてピックアップしたい）ときなど、ほかの画素を全て省いて必要とする画素で小フレーム画像を構成したいときに威力を発揮するものである。
【００３５】
また、本実施例１では、全ての画素Ｐ11〜Ｐ44は全ての水平走査回路１１〜１４に接続した構成となっているので、垂直走査回路１，２からの垂直選択パルスＶ11，Ｖ21による読出し制御によって、画素Ｐ11〜Ｐ14の光電変換信号（画素信号）を全ての水平走査回路１１〜１４に同時に読み出して蓄積できるが、各水平走査回路に蓄積された画素信号の選択を画素選択手段５で任意に行うことによって任意の撮像画素を各水平走査回路から同時に出力させることができる。例えば、画素Ｐ12の信号を水平走査回路１１〜１４のうちの１つの水平走査回路からのみ出力するのではなく複数の水平走査回路から同時に出力することもできる。この場合、図２の動作例では、画素選択手段５は、各水平走査回路から１画素ずつ選択して同時に出力させている。
【００３６】
このように、実施例１では、各水平走査回路からは、１水平読出し期間には１画素しか読み出さない動作例を説明しているが、１水平読出し期間に複数の画素を読み出す構成及び制御を取り得ることは言うまでもない。
【００３７】
即ち、図１で更に水平方向の画素数が４画素を越えて増えた場合には、４つの水平走査回路の各水平走査回路から１つずつの画素信号を出力することにすると、増えた画素数だけ水平走査回路を増やす必要があるが、水平走査回路数や信号線数が増えるため実現性が少ない。そこで、４つの水平走査回路の各水平走査回路それぞれで水平方向の全画素数分を取り込んで、各水平走査回路から１水平読出し期間に（１つの画素信号だけを選択出力するのではなく）複数の画素信号を同時に選択出力するようにタイミング制御を行うようにする。これにより、水平走査回路の数は４つのままで、かつ信号線数も変更することなく全画素数を４×４以上に増やすことができる。
【００３８】
以上のように、複数の垂直走査回路および水平走査回路と、複数の垂直走査回のいずれか一つと接続されているとともに、前記複数の水平走査回路と接続されている２次元状に配置された光電変換を行う画素を有する画素部と、更には、水平方向に配列した複数の前記画素から読み出された光電変換信号を、前記水平走査回路の各々が独立に選択して出力するように制御する選択手段と、で固体撮像素子を構成することによって、複数有する走査回路のそれぞれの走査シーケンスは他走査回路の走査シーケンスに左右されることなく、走査回路毎に独立した走査条伴(走査領域設定、画素読み飛ばし等)で読み出すことが可能になる。
【００３９】
また、同時に読み出す複数の画素信号で各小フレームを構成して全画素信号を読み出すフレームレートを向上することができ、後段の信号処理回路などで分割された領域を大幅に並び替える必要がな<、且つ、各信号出力からの映像信号は全受光部から画素を間引いて読み出していることになるため、それぞれの信号出力からの映像を低解像度の全受光部画像（小フレーム画像）として扱うことが可能となることは言うまでもない。
【実施例２】
【００４０】
図３は本発明の実施例２に係る固体撮像素子の構成図を示している。本実施例２についても、実施例１と同様にＸ-Ｙアドレス型の固体撮像素子を例にとって説明する。
【００４１】
実施例２における基本構成は、実施例１と同等であるが、垂直走査回路が２つ増えた構成となっており、画素選択手段は図３の基本的（特徴的）な動作を説明するのに煩雑となるため図示を省略してある。
【００４２】
４つの垂直走査回路１Ａ，２Ａ，３Ａ，４Ａのうち、垂直走査回路１Ａからは垂直選択線Ｖ11，Ｖ12が出ており、垂直選択線Ｖ11は画素Ｐ11，Ｐ13に接続し、垂直選択線Ｖ12は画素Ｐ31，Ｐ33に接続している。垂直走査回路２Ａからは垂直選択線Ｖ21，Ｖ22が出ており、垂直選択線Ｖ21は画素Ｐ12，Ｐ14に接続し、垂直選択線Ｖ22は画素Ｐ32，Ｐ34に接続している。
【００４３】
同様に、垂直走査回路３Ａからは垂直選択線Ｖ31，Ｖ32が出ており、垂直選択線Ｖ31は画素Ｐ21，Ｐ23に接続し、垂直選択線Ｖ32は画素Ｐ41，Ｐ43に接続している。垂直走査回路４Ａからは垂直選択線Ｖ41，Ｖ42が出ており、垂直選択線Ｖ41は画素Ｐ22，Ｐ24に接続し、垂直選択線Ｖ42は画素Ｐ42，Ｐ44に接続している。
【００４４】
垂直および水平方向に２×２の隣接する画素単位で画素群を形成し、画素群を構成する４つの画素はそれぞれ異なる垂直走査回路によって光電変換信号の読出しが制御されるように垂直選択線が連結され、後述する図４の読出しシーケンスで光電変換信号を読み出す。
【００４５】
例えば、画素Ｐ11，Ｐ12，Ｐ21，Ｐ22は画素群Ｅを構成している。画素群を構成する４つの画素Ｐ11，Ｐ12，Ｐ21，Ｐ22のうち、画素Ｐ11は垂直走査回路１Ａの垂直選択線Ｖ11によって光電変換信号の読出しが制御され、画素Ｐ12は垂直走査回路２Ａの垂直選択線Ｖ21によって光電変換信号の読出しが制御され、画素Ｐ21は垂直走査回路３Ａの垂直選択線Ｖ31によって光電変換信号の読出しが制御され、画素Ｐ22は垂直走査回路４Ａの垂直選択線Ｖ41によって光電変換信号の読出しが制御されるようになっている。
【００４６】
そして、画素群Ｅ内の各画素Ｐ11，Ｐ12，Ｐ21，Ｐ22からの光電変換信号は、複数（図では４つ）の水平走査回路のうち、それぞれ異なる水平走査回路１１〜１４から出力1〜4として出力されるようになっている。
【００４７】
同様に、画素Ｐ13，Ｐ14，Ｐ23，Ｐ24は画素群Ｆを構成し、画素Ｐ31，Ｐ32，Ｐ41，Ｐ42は画素群Ｇを構成し、画素Ｐ33，Ｐ34，Ｐ43，Ｐ44は画素群Ｈを構成している。  なお、図３の水平走査回路１１〜１４については、図１の水平走査回路とは配置が異なっているが動作は図１と同様であり、各水平走査回路は全ての画素Ｐ11〜Ｐ44に接続している。また、各水平走査回路は水平読出し期間に該当画素から読み出された光電変換信号を読み込み、図示しない画素選択手段から画素選択パルスにて適宜に例えば１画素ずつ選択されて出力1〜４として出力されるようになっている。先ほどの画素群Ｅ内の各画素Ｐ11，Ｐ12，Ｐ21，Ｐ22の例では、水平走査回路１１では読み込まれた光電変換信号のうち画素Ｐ11の光電変換信号が選択され、水平走査回路１２では読み込まれた光電変換信号のうち画素Ｐ12の光電変換信号が選択され、水平走査回路１３では読み込まれた光電変換信号のうち画素Ｐ21の光電変換信号が選択され、水平走査回路１４では読み込まれた光電変換信号のうち画素Ｐ22の光電変換信号が選択されて、各水平走査回路からそれぞれ出力1〜4として出力される。
【００４８】
次に、図３の固体撮像素子の作用を、図４を参照して説明する。 
図４は図３の固体撮像素子における光電変換信号の読出しシーケンスを示している。 
なお、図３における垂直選択線Ｖ11，Ｖ12，Ｖ21，Ｖ22，Ｖ31，Ｖ32，Ｖ41，Ｖ42の記号は、図４においてそれぞれ垂直選択パルス名として示してある。
【００４９】
例えば、図３における画素群Ｅの画素のうち、画素Ｐ11は垂直走査回路１Ａからの垂直選択パルスＶ11によって制御され、画素Ｐ11内で蓄積された光電変換信号は、垂直信号線Ｈ1を経て水平走査回路１１へと送出され、水平有効信号期間に光電変換信号Ｐ11-n（n≧1の整数：フレーム番号を示す）として出力1から読み出される。同様に、画素Ｐ12は垂直走査回路２Ａからの垂直選択パルスＶ21によって制御され、垂直信号線Ｈ2を経て水平走査回路１２へと送出され、水平有効信号期間に光電変換信号Ｐ12-n（ｎ≧1の整数：フレーム番号を示す）として出力2から読み出される。画素Ｐ21は垂直走査回路３Ａからの垂直選択パルスＶ31によって制御され、垂直信号線Ｈ1を経て水平走査回路１３へと送出され、水平有効信号期間に光電変換信号Ｐ21-n(n≧1の整数：フレーム番号を示す)として出力３から読み出される。画素Ｐ22は垂直走査回路４Ａからの垂直選択パルスＶ41によって制御され、画素Ｐ22内で蓄積された光電変換信号は、垂直信号線Ｈ2を経て水平走査回路１４へと送出され、水平有効信号期間に光電変換信号Ｐ22-n（ｎ≧1の整数：フレーム番号を示す）として出力4から読み出される。
【００５０】
その他の画素群Ｆ，Ｇ，Ｈにおける画素についても同様に走査され、所定の出力1〜4として読み出され図４で示す出力信号1〜4を得る。タイミングチャートにおける垂直選択線のＨレベルが所定の画素からの光電変換信号を読み出すタイミングであることは実施例１で述べた通りである。
【００５１】
なお、画素からの光電変換信号を垂直信号線Ｈ1〜Ｈ4へ送出する際、例えば、Ｐ11とＰ21の画素を同一水平ブランキング期間中に読み出す際には、図４のＡ部で示すように、水平ブランキング期間中に垂直選択パルスＶ11，Ｖ31の読出しタイミングをずらして垂直信号線Ｈ1へと光電変換信号を送出すれば、異なる画素からの光電変換信号が同時に垂直信号線Ｈ1内を伝達し、信号がぶつかるような不具合を発生することがなくなる。ここで、異なる水平走査回路に対して同一タイミングで光電変換信号を送出するために、垂直信号線を複数本備えても良いことは言うまでもない。
【００５２】
また、小フレーム画像というのは、実施例１では全画素領域において画素選択手段によって画素が変更可能に選択されるエリアを意味しているが、本実施例２及び以降の実施例で、小フレーム画像というのは、全て(４つ) の水平走査回路によって全画素領域が読み込まれることになるがそれぞれの水平走査回路から出力される出力1〜4のそれぞれを小フレーム画像と呼んでいる。例えば、４つの水平走査回路からの信号出力のうち出力1だけを出力すれば、小フレーム画像を表示することも可能である。即ち、図３を参照すると、垂直読出し期間(１フレーム) において、出力1について画素Ｐ11,Ｐ13,Ｐ31,Ｐ33に基づく光電変換信号は全画素信号から１つおきに間引いた間引き映像になる。従って、これらの間引き画素信号を信号処理した後、ダイレクトに表示手段に表示することもできる。この間引き映像は、１ラインのある部分だけでできているというわけではなくて、縦横間同じ割合で間引いた１／４サイズの画像になっている。
【００５３】
なお、図１では、画素部（１フレーム画素数４×４）から１フレーム分の画素を読み出すのには図２に示すように４ライン分の時間を要するが、図３では、画素部（１フレーム画素数４×４）から１フレーム分の画素を読み出すのには図４に示すように２ライン分の時間で読み出すため、読出し速度即ちフレームレートが速くなる。この高速化の原因は図１，図３ともに、図２及び図４に示すように出力1〜4に対して４画素同時に出力しているが、その４画素が図１の場合は同じタイミングで水平ブランキング期間中に読み出されているのは４画素だけであるのに対して、図３の場合はほぼ同じタイミングで水平ブランキング期間中に８画素がほぼ同時に読み出されているためである。ライン分で述べれば、図１の場合は水平１ライン分が同時に読み出され、図３の場合は水平の２ライン分がほぼ同時に読み出される。
【００５４】
また、図１の場合については、読出しのタイミングは２つの垂直走査回路で制御しているので、出力は４つあるが２種類しか用意できない。例えば画素Ｐ11，Ｐ13は垂直走査回路１の垂直選択線Ｖ11の制御で同時に水平走査回路に送られる。同時に送られて異なる水平走査回路１１，１３から出力されるわけであるが、蓄積時間や蓄積開始及び終了タイミングなどは（垂直走査回路１の読出し制御で決まるので）全く同じになる。従って、図１の場合、異なる例えば蓄積時間やシャッタタイミング（蓄積タイミングと同義）を操作しようとした場合には、２種類、４つある出力のうちのどれか２つずつでしか出力タイミング（シャッタ開始タイミングやシャッタ終了タイミング）や蓄積時間の制御をすることができない。図３の場合、読出しのタイミングは４つの垂直走査回路で制御しているので、４つの出力に対してそれぞれ同時に出力される画素に対して完全に個別の操作が可能である。
【００５５】
以上のように、２次元状に配置された画素を垂直方向または水平方向の少なくともいずれか一方向に複数選択して画素群を形成し、この画素群内の各画素は、それぞれ異なる垂直走査回路に接続されるとともに、画素群内の各画素からの光電変換信号は、前記複数の水平走査回路のうち、それぞれ異なる水平走査回路から出力することにより、各画素は、制御される垂直走査回路および出力される水平走査回路毎に完全に独立して制御することができるため、それぞれの出力は他の出力系に左右されることなく走査条件(走査領域、画素読み飛ばし等)を設定することが可能になる。
【００５６】
ところで、本発明の最上位の概念は、固体撮像素子を構成する各画像が全部の水平走査回路に接続していて、全部の水平走査回路へ同一画素の信号を読み出す構成となっていてもよいが、画素選択手段で各水平走査回路に読み込んだ画素から間引いて信号出力するというものである。例えば画像Ｐ11が水平走査回路１１〜１４全てに読み込まれていて、各水平走査回路の出力1〜4はただ画素選択手段で出力が選択されるだけである。具体的には、画素選択手段（図１参照）の画素選択パルスＰＳ1〜ＰＳ4の制御によって行う。そうすることによって、どの水平走査回路からも、任意の画素を選択できる、というものである。図１及び図２に示す実施例１、図３及び図４に示す実施例２は、水平走査回路１１〜１４での各水平走査回路での画素選択出力1〜4がそれぞれ異なった画素出力となるように予め制御（限定）された場合である、と言うことができる。
【００５７】
さらに、図３のような画素群（各画素は、それぞれ異なる垂直走査回路に接続されると共に、各画素からの光電変換信号は、複数の水平走査回路のうち、それぞれ異なる水平走査回路から出力する画素から成る）の概念の場合には、画素群を構成する複数の画素出力は各画素に接続する垂直走査回路によって個別に走査条件を設定することができる。ここで、走査条件というのは、蓄積時間、蓄積開始／終了タイミング、フレームレートなどである。
【００５８】
次に、実施例３として、画素ごとに蓄積時間を変える実施例を、実施例４として、画素ごとに蓄積開始／終了タイミングを変える実施例を説明する。
【実施例３】
【００５９】
図５は本発明の実施例３に係る固体撮像素子における画素及びその制御手段の構成図を示している。本発明における固体撮像素子の構成図は、図３と変わらないため省賂する。
【００６０】
ここで、画素の構成はどの画素についても同様であるので、例えば、図３における垂直走査回路１Ａによって読出しが制御される画素Ｐ11を例として説明する。画素内の構成は、他の画素についても画素Ｐ11と同様である。画素Ｐ11は、画素Ｐ31と共に、垂直走査回路１Ａによって画素の読出しが制御される。また、垂直走査回路の構成についても、垂直走査回路２Ａ〜４Ａはいずれも垂直走査回路１Ａと同様な構成となっている。
【００６１】
図５は各画素の簡易構造及びその制御手段を示し、それぞれの名称は図の通り(以下、画素の各部及び各信号については略称で説明)である。
【００６２】
図５において、画素Ｐ11は、スイッチ素子としての電界効果型のトランジスタＴｒ1，Ｔｒ2，Ｔｒ3，Ｔｒ４，Ｔｒ5と、受光素子としてのフォトダイオードＰＤと、で構成されている。垂直走査回路１Ａは、画素Ｐ11の読出し制御を行う制御手段１Ａ-1と、画素Ｐ31の読出し制御を行う制御手段１Ａ-2とを有している。
【００６３】
制御手段１Ａ-1によって制御される画素Ｐ11の構成について説明する。制御手段１Ａ-1から画素Ｐ11へは、読出し制御信号として、符号Ｐrst 、Ｇrst、Ｔｒn、Ｌslで示される制御パルスが入力されるようになっている。
【００６４】
Ｔｒ1は、Ｔｒ2のゲート電荷をリセットするためのトランジスタ、Ｔｒ2は信号読出し用のトランジスタ、Ｔｒ3は水平読出しライン選択用のトランジスタ、Ｔｒ4はフォトダイオードＰＤの蓄積電荷を転送するためのトランジスタ、Ｔｒ5はフォトダイオードＰＤの電荷をリセットするためのトランジスタである。ＰrstはＰＤ電荷リセットパルス（図６のシャッタスタートパルスＳＳ1に対応）、ＧrstはＴｒ2ゲート電荷リセットパルス、ＴｒnはＰＤ電荷をＴｒ2のゲートに転送するための転送パルス（図６のシャッタエンドパルスＳＥ1に対応）、Ｌslは読出しラインセレクトパルスである。
【００６５】
Ｔｒ5のドレイン・ソース路の一端は電源ＶDDに接続し、他の一端はフォトダイオードＰＤのカソード・アノードを介して基準電位点に接続し、ゲートにはリセットパルスＰrstが入力可能とされている。Ｔｒ4のドレイン・ソース路の一端はフォトダイオードＰＤのカソードに接続し、他の一端はＴｒ2のゲートに接続し、ゲートには転送パルスＴｒnが入力可能とされている。Ｔｒ1のドレイン・ソース路の一端は電源ＶDDに接続し、他の一端はＴｒ2のゲートに接続し、ゲートにはリセットパルスＧrstが入力可能とされている。Ｔｒ2のドレイン・ソース路の一端は電源ＶDDに接続し、他の一端は水平読出しライン選択用のＴｒ3のドレイン・ソース路の一端に接続している。Ｔｒ3のドレイン・ソース路の他の一端は垂直信号線（垂直読出し線）Ｈ1に接続し、ゲートには読出しラインセレクトパルスＬslが入力可能とされている。なお、電源ＶDDは使用されるトランジスタがＮチャネル型かＰチャネル型かによって正電源であったり、負電源であったりする。
【００６６】
以上の画素Ｐ11の構成と同様に、制御手段１Ａ-2によって制御される画素Ｐ31についても同様な構成となっている。
【００６７】
これらの制御手段１Ａ-1，１Ａ-2はそれぞれ、図示しない蓄積時間制御手段を有し、これにより各画素は制御される垂直走査回路毎に自由に蓄積時間の設定が行われるようになっている。
【００６８】
以下では、簡単のため、垂直走査回路毎にフレーム単位で一括して蓄積制御が可能な、いわゆるグローバルシャッタタイプの固体撮像素子を例にとって説明する。
【００６９】
まず、Ｔｒ1をＧrstでオンすることによってＴｒ2のゲートの電荷を逃がしリセットする。即ち、Ｔｒ2のゲートに対して信号を読み出しても良い状態にＴｒ2をリセットする。その間、ＰＤでは光電荷を蓄積している。Ｔｒ5はＰＤ電荷をリセットする（掃き捨てる）ためのトランジスタであり、これをＰrstでオンすることでＰDに蓄積されていた電荷がクリアされ（蓄積電荷が基板に逃げる）、直後から新たな光電荷蓄積が開始される。
【００７０】
ＰＤで所定期間蓄積された光電荷は、Ｔｒ4をＴｒnでオンすることによってＴｒ2のゲートへと転送され、このタイミングで実質的なＰＤ蓄積が終了し、その後Ｔｒ2で電圧変換される。この光電変換信号はＴｒ3をＬslでオンすることによって垂直信号線Ｈ1へ送出され、水平走査回路へと受け渡される。
【００７１】
本実施例３では、図５で示したＰrstパルス即ちＰＤの電荷蓄積を制御するパルスを、実施例２で示した画素群内の各画素で、異なる垂直走査回路により個別に制御する。
【００７２】
図６は、このときの固体撮像素子（図３参照）における光電変換信号の読出しシーケンスを示している。図３における垂直走査回路１Ａ〜４ＡのＰrstパルスをそれぞれＳＳ1〜ＳＳ4、ＴｒnパルスをそれそれＳＥ1〜ＳＥ4とし、これらパルスによって制御される蓄積時間をそれぞれＡＣ1〜ＡＣ4として示した。ＳＳn（n＝1〜4）がＨレベルのときＰＤ電荷がリセットされて新たな光電荷の蓄積を開始し、ＳＥn（n＝1〜4）がＨレベルになることで蓄積が終了する。
【００７３】
例えば、ＳＳ1がＨレベルの期間にオンした後オフすることで、ＰＤがリセットされて新たな電荷蓄積がスタートし、蓄積された電荷をＳＥ1でＴｒ4をオンすることによって転送すると、シャッタが切られる。これによって、蓄積が事実上終わって読み出される電荷が決まる。ＳＳ1が立ち下がってからＳＥ1が立ち下がるまでが蓄積時間である。
【００７４】
例えは、図３の垂直走査回路１Ａは画素Ｐ11，Ｐ13，Ｐ31，Ｐ33からの光電変換信号を、蓄積時間Ｖ1-n（n≧1の整数）で読み出すように制御する。その他の垂直走査回路においても同様に読出し制御を行うが、垂直走査回路１Ａ，２Ａで制御する蓄積時間Ｖ1-n，Ｖ2-ｎと、垂直走査回路３Ａ，４Ａで制御する蓄積時間Ｖ3-ｎ，Ｖ4-nとで蓄積時間長を変化させ、２種類の異なる蓄積時間の４つの小フレーム画像を同時に出力１〜４として得る。
【００７５】
以上のような構成と制御により、任意の画素群内の隣接する画素単位で、蓄積時間を独立して調整することで、異なる蓄積時間の小フレーム画像を同時に得ることができる。
【実施例４】
【００７６】
本発明の実施例４に係る固体撮像素子の構成図は、図３と変わらないため省賂する。また、本実施例４に係る固体撮像素子における画素及びその制御手段の構成図についても、図５と変わらないため省賂する。ただし、各垂直走査回路における制御手段（例えば図５における１Ａ-1，１Ａ-2）は図示しない蓄積開始／終了制御手段を有し、これにより各画素は制御される垂直走査回路毎に自由に蓄積時間の開始と終了の設定が行われるようになっている。
【００７７】
簡単のため、垂直走査回路毎にフレーム単位で一括して蓄積制御が可能な、いわゆるグローバルシャッタタイプの固体撮像素子を例にとって説明する。
【００７８】
画素構成はおよびその制御動作は実施例３と同様であるため省略する。
【００７９】
本実施例４では、図５で示したＰrstパルス（即ちシャッタスタートパルスＳＳn（n＝1〜4））による蓄積開始タイミングとＴｒnパルス（即ちシャッタエンドパルスＳＥn（n＝1〜4））による蓄積終了タイミングとを、実施例２で示した画素群内の各画素で、異なる垂直走査回路により個別に制御する。
【００８０】
図７は、このときの固体撮像素子（図３参照）における光電変換信号の読出しシーケンスを示している。横軸は時間を示し、Ｔ0(s)が走査開始時刻、Ｔn(s)が走査開始時刻からの経過時刻を示す。図３における垂直走査回路1Ａ〜4ＡのＰrstパルスをそれぞれＳＳ1〜ＳＳ4、ＴｒnパルスをそれぞれＳＥ1〜ＳＥ4とし、これらパルスによって制御される蓄積時間をそれぞれＡＣ1〜ＡＣ4として示した。ＳＳn(n=l〜4)がＨレベルのときＰD電荷がリセットされ新たな光電荷の蓄積を開始し、ＳＥn(n=1〜4)をＨレベルにすることで蓄積が終了する。即ち、蓄積開始をＳＳnパルスが司り、蓄積終了はＳＥnパルスが司り、各垂直走査回路における蓄積開始／終了制御手段は、これら両パルスを独立して自由に設定することを可能にしている。
【００８１】
例えば、図３の垂直走査回路１Ａは画素Ｐ11，Ｐ13，Ｐ31，Ｐ33からの光電変換信号を、蓄積時間Ｖ1-n（ｎ≧１の整数）で読み出すように制御するが、蓄積開始時間を図７の時間Ｔ1(s) に蓄積を開始し、Ｔ2(s)に蓄積を終了する。その他の垂直走査回路においても同様に読出し制御を行うが、垂直走査回路１Ａおよび２Ａで制御する蓄積時間Ｖ1-nおよびＶ2-nと、垂直走査回路３Ａおよび４Ａで制御する蓄積時間Ｖ3-nおよびＶ4-nとで蓄積開始および終了タイミングを変化させ、２種類の蓄積開始および終了時間の異なる同蓄積時間の小フレーム画像を、蓄積時間終了タイミング分ずれた時間差で瞬時に得る。
【００８２】
即ち、出力1からは蓄積開始時刻Ｔ1(s)終了時刻Ｔ2(s)で読み出される画素Ｐ11，Ｐ13，Ｐ31，Ｐ33の光電変換信号Ｐ11-1，Ｐ13-1，Ｐ31-1，Ｐ33-1で構成する小フレーム画像1を、出力2からは蓄積開始時刻Ｔ1(s)終了時刻Ｔ2(s)で読み出される画素Ｐ12，Ｐ14，Ｐ32，Ｐ34の光電変換信号Ｐ12-1，Ｐ14-1，Ｐ32-1，Ｐ34-1で構成する小フレーム画像2を、出力3からは蓄積開始時刻Ｔ3(s)終了時刻Ｔ4(s)で読み出される画素Ｐ21，Ｐ23，Ｐ41，Ｐ43の光電変換信号Ｐ21-1，Ｐ23-1，Ｐ41-1，Ｐ43-1で構成する小フレーム画像3を、出力4からは蓄積開始時刻Ｔ3(s)終了時刻Ｔ4(s)で読み出される画素Ｐ22，Ｐ24，Ｐ42，Ｐ44の光電変換信号Ｐ22-1，Ｐ24-1，Ｐ42-1，Ｐ44-1で構成する小フレーム画像4を、２種類の蓄積終了時間差（Ｔ4−Ｔ2）(s)ずれたタイミングで得る。
【００８３】
ここで、図７における×印について説明する。時間軸上、Ｔ0 (s)は走査開始時刻を示している。出力３，４について見ると、Ｔ0(s) から走査開始しているが、走査ライン毎に蓄積タイミングはずれるので、垂直選択パルスＶ31，Ｖ41による最初の読み込みタイミングの前（Ｔ0〜Ｔ2）にはまだ蓄積タイミングを与える信号ＳＳ3及びＳＥ3、ＳＳ4及びＳＥ4がない。このため、垂直選択パルスＶ31，Ｖ41による最初の読み込みタイミングで画素Ｐ21，Ｐ22，Ｐ23，Ｐ24を読み込んではいるが、これらの画素には蓄積データがないため、露光された画素信号が欠落するという意味で、×印を付けてある。
【００８４】
以上のような構成と制御により、任意の画素群内の隣接する画素単位で、蓄積開始および終了タイミングを独立して調整することで、異なるシャッタタイミングの小フレーム画像を最小限の時間差で得ることかできる。
【００８５】
次に、実施例２の図３で説明した固体撮像素子を用いた撮像装置について説明する。
【実施例５】
【００８６】
図８及び図９は本発明に係る実施例５の撮像装置の構成図を示している。図８は基本構成図、図９は撮像条件設定機能を備えた撮像装置の構成図を示している。
【００８７】
図８に示す撮像装置は、集光用レンズ２１と、これを通過した光を受光し光電変換する図３の固体撮像素子２２と、光電変換された信号を処理（γ特性，ゲイン調整など）し図示しない後段の図示しない記録部や表示部等へ送出する信号処理部２３と、撮像装置の動作を管理するためのクロックを発生するクロック発生部２４と、クロックを受けて固体撮像素子２２からの読出しを制御する読出し制御手段２５とを備えた構成となっている。読出し制御手段２５は図３における垂直走査回路１Ａ〜４Ａを制御することになる。
【００８８】
図９の撮像装置においては、出力1〜4のうち、出力4を撮影条件（例えば蓄積時間や蓄積開始／終了タイミンクなどの調整条件）の検出用に用いるように構成している。すなわち、出力4からの信号を信号処理部２３を経由した後、撮影制御信号処理部２６へと送出し、該当信号から最適な撮影条件を自動検出した結果を読出し制御手段２５へと送出し、これを以って読出し制御手段２５は最適な撮影条件設定を行って図３の固体撮像素子２２の読出しを制御する構成となっている。
【００８９】
上記構成の撮像装置においては、静止画カメラを考えた場合、例えばディジタルスチルカメラでは、ワンショットを素早く撮る必要があるので、早めに撮像情報をフィードバックして、固体撮像素子２２を最適な駆動状態に設定した後、通常状態に出力4の読出し状態を戻して実際にシャッタを切り撮影する。つまり、出力4を完全に制御用に使い、本体撮影の１枚を撮るときには、出力4を元に戻して全画素を読み出させるように制御する。
【００９０】
次に、図９の撮像装置の作用を図１０を参照して説明する。 
図１０は図９の読出し制御手段２５によって図９の固体撮像素子を制御するシーケンスを示している。この制御シーケンスは、シャッタを切る前にシャッタボタン半押し操作などによって実行される撮像条件設定動作に該当する。ここでは、特に出力4を得るための垂直走査回路４Ａの垂直選択パルス（読出し制御バルスと同義である）Ｖ41，Ｖ42と出力信号4について説明する。
【００９１】
垂直走査回路４Ａからの垂直選択パルスＶ41は、図３における画素Ｐ22，ＰP24のみを、図１０中のＢで示す通り、実施例２における水平ブランキング期間毎にＨレベルとし、該当画素からの光電変換信号を読み出すよう制御する（これに対してＶ11，Ｖ12，Ｖ21，Ｖ22，Ｖ31，Ｖ32は２水平ブランキング期間毎にＨレベルとされる）。一方、垂直選択パルスＶ42は常にＬレベルを保持させ、接続された画素からの光電変換信号を読み出さない。この制御により出力4からは図１０で示す信号出力(出力信号4)が得られる。出力1〜3を得るための垂直走査回路１Ａ〜３Ａの垂直選択パルスは実施例２と変わらないため説明を省略する。
【００９２】
これにより、出力4からの小フレーム画像を構成する画素数は、水平読出し期間毎に同じ画素出力Ｐ22-1，Ｐ24-1の組が繰り返し出力され且つＶ42による出力がないので、垂直読出し期間において、他出力1〜3からの小フレーム画像の画素数の１／２即ちライン数が１／２となる結果、出力4からの小フレーム画像のフレームレートは他出力1〜3からの小フレーム画像のフレームレートに比して倍速となる。
【００９３】
以上により、出力毎に構成する画素数の異なる小フレーム画像を、異なるフレームレートで読み出すことが可能となる一方、出力4から高速に得られる小レーム画像信号を用いて、撮影制御信号処理を行い、これを読出し制御にフィードバックして、実施例３，４で示したように蓄積時間や蓄積開始／終了タイミンク設定など、被写体の変化に適応した撮影条件設定をより高速に行うことができる。
【００９４】
このように、垂直選択パルスＶ41を毎ライン読むことで、短い周期（速い速度）で同じ画素の信号出力を繰り返し読むことができるので、撮像条件を早くに設定してフィードバックをかけて固体撮像素子２２の読出し条件を素早く変えてやることができる。その代わり、垂直選択パルスＶ42はＬレベルにされるため、Ｖ42に基づく読出し画素信号はなくなってしまうが、このような制御動作は撮像条件設定動作期間のごく短期間であり、出力4に基づく撮像条件設定がなされた後には、実施例２の図４の走査シーケンスに示されるように通常状態に出力4の読出しを戻して（即ち、出力4も他の出力1〜3と同様に２水平読出し期間に４画素分の信号を出力して）シャッタを切ることになる。
【００９５】
固体撮像装置内に、図３で示した固体撮像素子２２と、この読出しを制御する読出し制御手段２５とを有することで、例えば、固体撮像装置として以下の機能を発揮する。
【００９６】
実施例３を実現することで、各小フレーム画像の空間的位相差は１画素分であるため、例えばこれらの異なる蓄積時間の小フレーム画像を合成処理して、違和感の少ない広ダイナミックレンジの１フレームを合成することが可能になる。また、ワンシャッタで複数の蓄積時間の小フレーム画像を得、その中から最適な露光量の小フレームを１枚選択し、最終的に有効なフレームとすることも可能である。
【００９７】
さらに、実施例４を実現することで、静止画カメラであれば、複数のシャッタタイミングの画像をワンシャッタて取得できるため、被写体である人間が瞬きをした瞬間などを排除して小フレーム画像得るなど、最適タイミングの画像取得を可能とする。
【００９８】
なお、撮影条件設定として例えばＡＦ（オートフォーカス）制御信号を得るためには、撮影制御信号処理部２６は、出力4にて得られる撮像信号から高周波成分を抽出し、抽出した高周波成分に応じた信号をＡＦ制御信号として読出し制御手段２５へ供給する。ただし、ＡＦ調整の場合、読出し制御手段２５は集光用レンズ２１の位置を駆動（前後動）制御して、ＡＦ制御信号として最大の振幅が得られる位置（ピント位置）でレンズ２１を止める制御が必要となる。
【産業上の利用可能性】
【００９９】
画素毎に、読出し画素の選択や、蓄積時間及び蓄積開始／終了タイミングを変えて設定することが可能となるので、非常に多種の撮影条件の設定ができ、撮影画像の生成に関する広汎なアプリケーション手法の開拓ができ、汎用性の高い固体撮像素子および固体撮像装置の実現が可能となる。
【図面の簡単な説明】
【０１００】
【図１】本発明の実施例１に係る固体撮像素子の構成図。
【図２】図１の固体撮像素子における光電変換信号の読出しシーケンスを示す図。
【図３】本発明の実施例２に係る固体撮像素子の構成図。
【図４】図３の固体撮像素子における光電変換信号の読出しシーケンスを示す図。
【図５】本発明の実施例３に係る固体撮像素子における画素及びその制御手段の構成図。
【図６】実施例４における、固体撮像素子における光電変換信号の読出しシーケンスを示す図。
【図７】実施例５における、固体撮像素子における光電変換信号の読出しシーケンスを示す図。
【図８】本発明に係る実施例５の撮像装置の基本構成図。
【図９】本発明に係る実施例５における撮像条件設定機能を備えた撮像装置の構成図。
【図１０】図９の読出し制御手段によって図９の固体撮像素子を制御するシーケンスを示す図。
【符号の説明】
【０１０１】
１，２…垂直走査回路
１Ａ〜４Ａ…垂直走査回路
１１〜１４…水平走査回路
５…画素選択手段（選択手段）
Ｐ11〜Ｐ14，Ｐ21〜Ｐ24，Ｐ31〜Ｐ34，Ｐ41〜Ｐ44…画素
Ｅ，Ｆ，Ｇ，Ｈ…画素群
代理人    弁理士      伊    藤      進 
【図１】
2005333265.tif 000003
【図２】
2005333265.tif 000004
【図３】
2005333265.tif 000005
【図４】
2005333265.tif 000006
【図５】
2005333265.tif 000007
【図６】
2005333265.tif 000008
【図７】
2005333265.tif 000009
【図８】
2005333265.tif 000010
【図９】
2005333265.tif 000011
【図１０】
2005333265.tif 000012