(57)【要約】【課題】高信頼度および高い生産性で、信号をサンプリング可能な位相を決定する。【解決手段】動的位相整合回路は、位相が分布する複数の候補クロック信号の中から、シリアルデータ信号からデータを復旧する目的で該シリアルデータ信号をサンプリングするタイミングの制御に使用するために現在最良な信号1個を選択する。回路は、候補クロック信号の中から、最終選択を行うために、互いに位相が隣接した２個の候補クロック信号を選択する。本回路は、これら２個の最良候補の中から、この２個の最良候補の間を交互に非生産的に切り替えることを避けるように、一般的により良い信号の最終選択を行う。【選択図】図１
2005333649.tif 000002
【特許請求の範囲】
【請求項１】
位相が分布した複数のクロック信号の１個のソースと、
シリアルデータ信号における遷移の両端に現在遷移が発生している互いに位相が隣接した２個のクロック信号を選択し、選択された互いに位相が隣接した２個のクロック信号のそれぞれについて、シリアルデータ信号における遷移の各側での遷移発生の一貫性を監視し、さらにこの一貫性に基づいて選択された２個のクロック信号から１個をさらに選択する回路（以下、選択回路と称する）と
を含む、動的位相整合回路。
【請求項２】
シリアルデータ信号からデータを復旧する目的でシリアルデータ信号のサンプリング時間を選択する基準として使用するために、前記さらに選択された１個のクロック信号を出力する出力回路を
さらに含む請求項１記載の回路。
【請求項３】
選択された２個のクロック信号のうち１個に対する一貫性測定閾値に到達しない限り、前記選択回路はクロック信号選択を変更しない、請求項２記載の回路。
【請求項４】
前記選択回路が、選択された２個のクロック信号のそれぞれに対して異なる一貫性測定閾値を採用する、請求項３記載の回路。
【請求項５】
前記選択回路が、選択された２個のクロック信号からさらに選択された１個のクロック信号に対して、他方の信号に対してよりも、より大きな一貫性測定閾値を採用する、請求項４記載の回路。
【請求項６】
検出回路が、選択された２個のクロック信号における遷移が、シリアルデータ信号における遷移の各側でそれぞれ優勢であることを検出する限り、前記検出回路は、選択された２個のクロック信号のうち他方の信号に対する一貫性測定閾値に到達する前に、さらに選択された１個のクロック信号に対する一貫性測定閾値に到達しない限り、クロック信号選択を変更しない、請求項５記載の回路。
【請求項７】
前記検出回路が、選択された２個のクロック信号における遷移が、シリアルデータ信号における遷移の各側でそれぞれ優勢であることを検出する限り、前記検出回路は、さらに選択された１個のクロック信号に対する一貫性測定閾値に到達する前に、選択された２個のクロック信号のうち他方の信号に対する貫性測定閾値に到達する場合、固定信号を出力する、請求項６記載の回路。
【請求項８】
位相が分布した複数のクロック信号の中から互いに位相が隣接した２個のクロック信号を選択する工程と、
互いに位相が隣接した選択された２個のクロック信号と、シリアルデータ信号の位相とを比較する工程（以下、比較工程と称する）と、
互いに位相が隣接した選択された２個のクロック信号が、シリアルデータ信号の位相の各側でそれぞれ優勢となるまで、互いに位相が隣接した選択されたクロック信号を変化させ、その後これら信号のうち第１の信号が、これら信号のうち第２の信号よりも、シリアルデータ信号の位相の片側でより優勢となる場合のみ、前記互いに位相が隣接した選択されたクロック信号を所定量変化させる工程（以下、変更工程と称する）と
を含む動的位相整合方法。
【請求項９】
互いに位相が隣接した選択されたクロック信号のうち第１の信号を、シリアルデータ信号からデータを復旧する目的でシリアルデータ信号をサンプリングするタイミングを制御する基準として、選択する工程
をさらに含む請求項８記載の方法。
【請求項１０】
前記比較工程が、
第１の選択されたクロック信号の位相が、シリアルデータ信号の位相の第１または第２の側上に存在するたびに、第１または第２の指示をそれぞれ生成する工程と、
第２の選択されたクロック信号の位相が、シリアルデータ信号の位相の第１または第２の側上に存在するたびに、第３または第４の指示をそれぞれ生成する工程と、
をさらに含む請求項８記載の方法。
【請求項１１】
前記比較工程が、
第１および第２の指示の第１の正味カウントを維持する工程と、
第３および第４の指示の第２の正味カウントを維持する工程と
をさらに含む請求項１０記載の方法。
【請求項１２】
前記比較工程が、
第２の指示より第１の指示が多いため、あるいはその逆により、第１の正味カウントが第１の閾値と等しい時はつねに、第５または第６の指示を生成する工程と、
第４の指示より第３の指示が多いため、あるいはその逆により、第２の正味カウントが第２の閾値と等しい時はつねに、第７または第８の指示を生成する工程と、
をさらに含む請求項１１記載の方法。
【請求項１３】
第１および第２の閾値が異なる値を持つ、請求項１２記載の方法。
【請求項１４】
第１の選択されたクロック信号を、シリアルデータ信号からのデータを復旧する目的でシリアルデータ信号をサンプリングするタイミングを制御する基準として選択する工程
をさらに含む請求項１３記載の方法。
【請求項１５】
第１の閾値が第２の閾値よりも大きい、請求項１４記載の方法。
【請求項１６】
前記変更工程が、
第５から第８の指示のうち任意の指示に応答することによって、第５から第８の指示を発生させない正味カウントを検査する工程
をさらに含む、請求項１５記載の方法。
【請求項１７】
前記変更工程が、
第５から第８の指示が、第１または第３の指示のほうが第２または第４の指示よりも多いために発生するのか、またはその逆であるかに、および第５から第８の指示を発生させなかった正味カウントが第２または第４の指示よりも第１または第３の指示を多く示しているか、またはその逆であるかに基づいて、選択された互いに位相が隣接した信号のうち少なくとも１個を変化すべきか否か、およびどのように変化させるかを決定する工程（以下、決定工程と称する）、
をさらに含む請求項１６記載の方法。
【請求項１８】
前記決定工程が、
（１）第７の指示、および第７の指示を発生させなかった正味カウントが、第１の指示よりも多くの第２の指示を示す、または（２）第８の指示、および第８の指示を発生させなかった正味カウントが、第２の指示よりも多くの第１の指示を示す条件下では、互いに位相が隣接した選択されたクロック信号を変更すべきでないと決定する工程を
含む、請求項１７記載の方法。
【請求項１９】
請求項１８に記載の条件下で、固定指示を生成する工程を
さらに含む、請求項１８記載の方法。
【請求項２０】
位相が分布した複数のクロック信号から、互いに位相が隣接した２個の信号を制御可能に選択する回路と、
互いに位相が隣接した選択されたクロック信号の位相と、シリアルデータ信号の位相とを比較する回路（以下、比較回路と称する）と、
互いに位相が隣接した選択された２個のクロック信号が、シリアルデータ信号の位相の各側でそれぞれ優勢となるまで、互いに位相が隣接した選択されたクロック信号を変更し、その後さらに、これら信号のうち第１の信号がこれら信号のうち第２の信号よりもシリアルデータ信号の位相の片側で所定量だけ優勢となる場合のみ、互いに位相が隣接した選択されたクロック信号を選択するために、前記比較する回路に応答して、前記制御可能に選択する回路を制御する回路（以下、制御回路と称する）
を含む、動的位相整合回路。
【請求項２１】
互いに位相が隣接した選択されたクロック信号のうち第１の信号を、シリアルデータ信号からのデータを復旧する目的でシリアルデータ信号をサンプリングするタイミングを制御する基準として選択する回路
をさらに含む、請求項２０記載の回路。
【請求項２２】
前記比較回路が
第１および第２の互いに位相が隣接した選択されたクロック信号の位相と、シリアルデータ信号の位相とをそれぞれ比較する、第１および第２の位相検出器回路
を含む、請求項２０記載の回路。
【請求項２３】
位相検出器回路が、関連付けられた、互いに位相が隣接した選択されたクロック信号の位相が、シリアルデータ信号の位相の第１および第２の側にそれぞれ存在することを検出するたびに、位相検出器回路が第１または第２の信号を出力する、請求項２２記載の回路。
【請求項２４】
前記比較回路が
第１および第２の位相検出器回路から出力された、第１および第２の信号の正味カウントをそれぞれ形成する第１および第２の積分回路
を含む、請求項２３の回路。
【請求項２５】
第１および第２の積分回路が、第１および第２のカウント閾値をそれぞれ有し、
積分回路の正味カウントが、第１の信号の数が積分回路のカウント閾値だけ第２の信号よりも大きいことの結果である時に、第１および第２の積分回路のそれぞれが第１のトリガー信号を生成し、
積分回路の正味カウントが、第２の信号の数が積分回路のカウント閾値だけ第１の信号よりも大きいことの結果である時に、第１および第２の積分回路のそれぞれが第２のトリガー信号を生成する
請求項２４記載の回路。
【請求項２６】
互いに位相が隣接した選択されたクロック信号のうち第１の信号を、シリアルデータ信号からのデータを復旧する目的でシリアルデータのサンプリングのタイミングを決定する基準として選択する回路
をさらに含む、請求項２５記載の回路。
【請求項２７】
第１のカウント閾値が第２のカウント閾値よりも大きい、請求項２６記載の回路。
【請求項２８】
前記制御回路が、第１および第２の積分回路の第１および第２のトリガー信号に応答する、請求項２７記載の回路。
【請求項２９】
前記制御回路が、第１および第２の積分回路の正味カウントに応答する、請求項２８記載の回路。
【請求項３０】
前記制御回路が、トリガー信号のうち１個の受信にのみ応答して、互いに位相が隣接した選択されたクロック信号を変更する、請求項２９記載の回路。
【請求項３１】
前記制御回路が、第１および第２の積分回路のうち１つの積分回路からのトリガー信号のうち１個の信号受信に応答することによって、第１および第２の積分回路のうち他方の積分回路の正味カウントを検査する、請求項３０記載の回路。
【請求項３２】
前記制御回路が、どちらの積分回路がトリガー信号を供給したか、トリガー信号が第１または第２の信号であるか、および他方の積分回路が第２の信号よりも多くの第１の信号を示すかもしくはその逆であるか、に基づいて、互いに位相が隣接した選択されたクロック信号のうち少なくとも１個を変化するか否か、およびどのように変化するかを決定する請求項３１記載の回路。
【請求項３３】
前記制御回路が、（１）第２の積分回路からのトリガー信号が第１のトリガー信号であって、第１の積分回路の正味カウントが第１の信号よりも第２の信号をより多く示すか、あるいは（２）第２の積分回路からのトリガー信号が第２のトリガー信号であって、第２の積分回路の正味カウントが第２の信号よりも第１の信号をより多く示す条件下では、第２の積分回路からのトリガー信号の受信に応答して、互いに位相が隣接した選択されたクロック信号を変化させない、請求項３２記載の回路。
【請求項３４】
前記制御回路が、請求項３３に記載の条件下において固定出力信号を生成する、請求項３３記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信したシリアルデータ信号を処理する方法および装置に関し、より詳細には、信号のデータ内容を復旧するために高い信頼度で信号をサンプリング可能な位相を決定する方法および装置に関する。
【背景技術】
【０００２】
レシーバ回路は、信号中の各データビットのタイミングに関する付属情報のないシリアルデータ信号を受信することがある。このタイミング情報は、信号の位相と呼ばれることがある。レシーバ回路は、受信した信号からデータを復旧しなければならない。これを行うためには、レシーバ回路は受信した信号を信号の各データビット間隔（単位間隔）中にサンプリングして、信号が現在バイナリ１を表しているか、あるいはバイナリ０を表しているかを決定しなければならない。信頼性の高い結果が得られる各単位間隔中のある時点で、信号がサンプリングできるよう、信号の位相に関する情報が必要である。例えば、各単位間隔の中央にできる限り近い信号をサンプリングすることが好まれる場合もある。データ信号の受信時には位相情報が付属していないため、レシーバ回路自体が、受信したデータ信号から必要な位相情報を導出しなければならない。受信したデータの位相を決定する工程は、位相整合と呼ぶことができる。また、受信した信号の位相が経時的に変化するため、つねに結果を最新のものとするため位相整合を動的にする必要が生じる場合もある。
【０００３】
既知の動的位相整合（ＤＰＡ）技術は、（受信したデータ信号に関連した）同一の周波数を有しそれぞれ固有の位相を有する、数個の候補クロック信号を生成することを含んでいる。例えば、候補クロック信号が８個あり、位相は単一の信号周期全体にわたって等間隔であってもよい。位相検出器回路を使用して、受信したデータ信号における遷移の位相と候補クロック信号のうち１個の中の遷移の位相とを比較する。位相検出器は完全な位相整合は検出しないと仮定すると（通常は、ほとんどの場合検出しない）、位相検出器回路は、データ信号のサンプリング時期の設定に使用するために最良の位相を持つ候補信号を求めるために、ある候補信号から次の候補信号へと移動を続ける。
【０００４】
一般に位相検出器回路は、データ信号のサンプリング制御に使用するために最良（そうでなくとも、少なくとも非常に良い）と推定される候補クロック信号を迅速に求める。しかし、位相検出器回路の動作が継続すると、一般には、使用すべき最良の信号を探索し続けるにつれ、回路は異なる候補クロック信号へと切り替えられる。新しい選択は、実際、古い選択よりも幾分良い選択である場合もあり、あるいは幾分悪い選択である場合もある。いずれの場合でも、位相の不整合が依然として存在する限り、最良の信号の探索は継続し、このため位相検出器はすぐに元の選択に戻ってしまう可能性がある。言い換えると、システムがコンバージェンス時には有効であっても、使用すべきより良い候補クロック信号を継続して探索することによって、システムが非生産的に２つの選択の間を交互に跳ね返りを行う可能性がある。その選択のうちいずれか一方のほうが他方よりも良いかもしれないが、いずれの選択であっても許容可能に良好な結果が得られ、使用可能である。上述の特性を有するシステムは非常に良好に動作可能であるが、上述の跳ね返りまたはハンチングが好ましくない場合もある。例えば、これらによってシステム中のノイズが増加することがあり、また他の場合では発生しないデータ信号解釈エラーを発生させる場合もある。
【０００５】
上述した種類の位相検出システムの例は、特許文献１〜１１に開示されている。これら参照文献もまた、（例えば、先行技術の位相検出器回路の代わりに本発明の位相検出器回路を含める等）本発明の原理によって変更可能なシステムの例を示す。
【０００６】
【特許文献１】米国特許出願第０９／８０５，８４３号明細書、Ａｕｎｇ等、２００１年３月１３日出願
【特許文献２】米国特許出願第１０／０５９，０１４号明細書、Ｌｅｅ等、２００２年１月２９日出願
【特許文献３】米国特許第６，６５０，１４０号明細書、Ｌｅｅ等
【特許文献４】米国特許出願第１０／１９５，２２９号明細書、Ｖｅｎｋａｔａ等、２００２年７月１１日出願
【特許文献５】米国特許出願第１０／２７３，８９９号明細書、Ｖｅｎｋａｔａ等、２００２年１０月１６日出願
【特許文献６】米国特許出願第１０／３１７，２６２号明細書、Ｖｅｎｋａｔａ等、２００２年１２月１０日出願
【特許文献７】米国特許出願第１０／４５４，６２６号明細書、Ｌｕｉ等、２００３年６月３日出願
【特許文献８】米国特許出願第１０／３４９，５４１号明細書、Ｖｅｎｋａｔａ等、２００３年１月２１日出願
【特許文献９】米国特許出願第１０／６３７，９８２号明細書、Ｖｅｎｋａｔａ等、２００３年８月８日出願
【特許文献１０】米国特許出願第１０／６６８，９００号明細書、Ａｓａｄｕｚｚａｍａｎ等、２００３年９月２２日出願
【特許文献１１】米国特許出願第１０／６７２，９０１号明細書、Ａｓａｄｕｚｚａｍａｎ等、２００３年９月２６日出願
【発明の概要】
【０００７】
本発明による動的位相検出器回路は、位相が分布した複数の候補クロック信号から互いに位相が隣接した２個のクロック信号を選択する。このような種々の選択が、位相整合が所望されるシリアルデータ信号中の遷移の各側で、この選択された２個のクロック信号がそれぞれ優勢であることがわかるまで、行われることがある。選択された２個のクロック信号のうち１個が、信号からデータを復旧する目的でシリアルデータ信号のサンプリングタイミング制御に使用するために、さらに選択される。この選択された２個の信号のそれぞれに対して、この選択された２個のクロック信号が一貫してシリアルデータ信号中の遷移の各側で遷移を発生し続けるかどうかが監視されている。好適には、２個の信号のそれぞれに対し異なる一貫性測定閾値が使用され、データ信号のサンプリングタイミングの制御に使用するためにさらに選択された１個の信号のほうが、好適にはより大きな閾値を有する。２個の選択した信号の両方が、シリアルデータ信号遷移の各側で優勢な遷移を有している限り、および、選択された２個の信号のうち他方の一貫性測定閾値に到達する前にさらに選択された信号に対する一貫性測定閾値に到達しない限り、いずれのクロック信号選択においても変化はない。さらにこれらの条件において固定出力信号が生成され、動的位相整合が安定していることを示す。
【０００８】
本発明のさらに別の特徴、その特性、および種々の利点は、添付図面および以下の詳細な説明によりさらに明らかになるであろう。
【発明を実施するための最良の形態】
【０００９】
本明細書の背景技術で記載した先行技術のシステムあるいは本発明によるシステムで発生しうる典型的および代表的な信号状態を図１に示す。シリアルデータ信号ＤＡＴＡＩＮはデータの連続するビットを表している。各データビットは、データ信号中の一つの「単位間隔」すなわち「ＵＩ」を占有している。データ信号は各ＵＩの開始および終了時点で必ずしも遷移（レベルの変更）を有してしないが、データ信号レベル中のすべての遷移はＵＩとＵＩとの境界において行われる。図１では、各ＵＩに対するＤＡＴＡＩＮの想定される量レベルを示し、ＵＩとＵＩとの境界は十字点によって表示し、ここで遷移が発生しうることを示している。図１には１個の完全なＵＩのみを示すが、このＵＩの前後には、他の多くのＵＩが存在していることが理解されるであろう。この多くのＵＩは、代表的には一連の長いＵＩであり、各ＵＩは列中において前後のＵＩと直接隣接している。
【００１０】
図１は、この図１に示す代表的なＵＩに対する「最適サンプリング点」も示している。図１に示す特定の例では、最適サンプリング位置は各ＵＩの中心となるべく表示されている。しかし、他のシステムでは最適サンプリング点は各ＵＩの中心よりも幾分早くても、幾分遅くてもよいことが理解されるであろう。本発明では、任意の所望の最適サンプリング点を備えることができる。
【００１１】
図１はまたＤＡＴＡＩＮと同一の横時間軸上にある２個の代表的な候補クロック信号を示す。この２個の候補クロック信号は、それぞれ「位相Ｘ」および「位相Ｘ＋４５°」と呼ばれている。位相Ｘ信号および位相Ｘ＋４５°信号は、８個の候補クロック信号のうち互いに位相が隣接した２個の信号である。これら信号はすべて周波数が等しく、この例ではＤＡＴＡＩＮ信号のビットレートに等しい。８個の候補クロック信号のそれぞれは、これら候補信号のうち他のすべての候補信号とは異なる位相を有している。この８個の異なる位相は、任意の１個の候補クロック信号の１周期全体にわたって均等に分布している。こうしてこの実施例では、互いに位相が隣接した任意の２個の候補クロック信号間の位相差は４５°である。本明細書に図示、記載されている例示的な実施携帯形態では、４５°の位相間隔を有する８個の信号が採用されているが、代わりに所望により、任意の適切な位相間隔を有する任意の数の信号を使用できることが理解されるであろう。
【００１２】
いくつかの先行技術の位相整合システムでは、位相検出器を使用して、ＤＡＴＡＩＮ信号中の遷移の位相を、上述のような候補クロック信号中の遷移の位相と比較し、一度に候補信号を１個取り出す。この目的は、信号からデータ情報を抽出する目的でＤＡＴＡＩＮのサンプリング時期設定に使用するために、最良となる位相を持つ１個の候補クロック信号を求めることである。図１に示す例では、先行技術の検出器回路は、候補クロック信号中の立ち下りエッジの位相と、ＤＡＴＡＩＮ信号中のＵＩ間境界の位相とを比較することもできる。ＵＩ間境界に最も近い立ち下りエッジを有する候補クロック信号は、ＵＩの中心に最も近い立上りエッジを有する。図１に示す特定の場合において、位相Ｘ＋４５°信号は、位相がＤＡＴＡＩＮ中のＵＩ間境界に最も近い立下りエッジを有する。したがって、位相Ｘ＋４５°信号中の立上りエッジはＵＩの中心に最も近いため、こうしてＤＡＴＡＩＮのサンプリング制御に使用するために最良のタイミングを有する。
【００１３】
しかし上述の先行技術の位相検出器回路は、ＤＡＴＡＩＮのサンプリング制御に使用する位相Ｘ＋４５°信号を選択した後、位相Ｘ＋４５°の立上りエッジの時間または位相がＤＡＴＡＩＮ中のＵＩ間境界よりも幾分遅いことを検出し続ける。これによって最終的に、上述の先行技術の位相整合回路は、立上りエッジの時間または位相中が、ＤＡＴＡＩＮ中のＵＩ間境界よりも早い位相が隣接した候補クロック信号へと変換される。これは、ＤＡＴＡＩＮ信号サンプリングのタイミング制御のために選択された信号として、位相Ｘ＋４５°から位相Ｘへと切り替えられたことを意味している。それでも位相Ｘは許容可能な選択であると思われるが、位相Ｘ＋４５°ほどは良い選択ではない。その理由は、位相Ｘにおける正の遷移は、位相Ｘ＋４５°における正の遷移よりも、ＵＩの中心から遠く離れた位置にあるからである。
【００１４】
しばらくの時間位相Ｘで動作した後、位相Ｘ中の負の遷移がＤＡＴＡＩＮ中のＵＩ間境界よりも前方にあるという事実によって、上述の先行技術の位相整合回路は、ＤＡＴＡＩＮのサンプリングを制御する信号として、もう一度位相Ｘ＋４５°信号を使用するよう切り替える。
【００１５】
（依然として、２個の候補クロック信号中の立下りエッジの間に、ＤＡＴＡＩＮ中のＵＩ間境界が存在していると仮定すると）上述の先行技術の位相整合回路は、無制限に位相Ｘ＋４５°と位相Ｘとの間の交互の切り替えを継続する。この交互の切り替えは実用目的には役に立たず、システム中のノイズを増加させる、およびＤＡＴＡＩＮ中のビットの誤解釈リスクを増すなどの問題が生じる場合がある。
【００１６】
本発明による例示的な動的位相整合（ＤＰＡ）回路１０を図２に示す。この回路は２個の位相検出器回路２０、３０を備える。各位相検出器回路２０、３０は入力のうち１個を介してＤＡＴＡＩＮ信号を受信する。位相検出器２０への他方の入力は、ＤＡＴＡＩＮのサンプリングを制御するために現在使用中である候補クロック信号である。この候補クロック信号は、本明細書中では「現位相」信号と呼ばれることがある。位相検出器３０への他方の入力は、（「次位相」信号と呼ばれることがある）候補クロック信号である。この信号は、現位相信号に位相が隣接し、現位相回路（素子２０、２２）がＤＡＴＡＩＮのサンプリング制御に使用するためにはおそらく（必ずしもそうではないが）より良い選択として指示している。（この「指示」が行われる方法は、本明細書中に後述する。）例えば、図１に示す状況において、現位相信号は位相Ｘ＋４５°であり、次位相信号が位相Ｘとなってもよい。
【００１７】
位相検出器２０がＤＡＴＡＩＮ中の遷移が現位相信号中の負の遷移よりも時間的に後に発生することを検出すると、この回路２０は「上向きの」信号パルスをＵＰＡ出力リード上に出力し、現在現位相信号として選択されている候補クロック信号よりもより大きな位相角を有する候補クロック信号を、現位相信号として選択することによって、より良好な位相整合が達成しうることを示す。反対に、位相検出器２０がＤＡＴＡＩＮ中の遷移が現位相信号中の負の遷移よりも時間的に前に発生することを検出すると、この回路２０は「下向きの」信号パルスをＤＮＡ出力リード上に出力し、現在現位相信号として選択されている候補クロック信号よりもより低い位相角を有する候補クロック信号を、現位相信号として選択することによって、より良好な位相整合が達成しうることを示す。
【００１８】
回路２２は、カウンタ回路および分割回路であってもよい。回路２２は、回路２０によって生成される各ＵＰＡパルスに応答して、カウントアップする。回路２２は、各ＤＮＡパルスに応答してカウントダウンする。このように、回路の計数動作中の任意の時点で回路２２によって含められるカウントは、回路が最後にリセットされた後に受信されたＵＰＡおよびＤＮＡの正味のＵＰＡパルスおよびＤＮＡパルスである。回路２２中に含められる正味カウントが２８個のＵＰＡパルスである場合はつねに、回路２２は、Ｆ  ＵＰＡ出力リード上に出力信号を生成する。回路２２中に含められる正味カウントが２８個のＤＮＡパルスである場合はつねに、回路２２は、Ｆ  ＤＮＡ出力リード上に出力信号を生成する。このようなＦ  ＵＰＡ出力信号またはＦ  ＤＮＡ出力信号が生成されるたびに、回路２２中のカウンタを中立開始カウントへとリセットしてもよい。回路２２中のカウンタがリセットされるとつねに（詳細は後述する）回路３２中のカウンタもリセットされる。
【００１９】
素子３０、３２は、上記の記載と同様に構成され、動作する。回路３０は、ＤＡＴＡＩＮ中の遷移が次位相信号中の負の遷移よりも遅かったり、早かったりする場合はつねに、それぞれ、ＵＰＢ出力パルス、ＤＮＢ出力パルスを生成する。回路３２は、ＵＰＢパルスおよびＤＮＢパルスの正味カウントを形成し、回路３２中に含められる正味カウントが各１４個のＵＰＢパルスまたはＤＮＢパルスである場合はつねに、Ｆ  ＵＰＢ信号またはＦ  ＤＮＢ信号をそれぞれ出力する。ここで再び、Ｆ  ＵＰＢ出力信号またはＦ  ＤＮＢ出力信号が生成されるたびに、回路３２中のカウンタを中立開始カウントにリセットしてもよい。回路３２中のカウンタは、例えば回路２２中のカウンタがリセットされる等、他の時点でリセットしてもよい。
【００２０】
素子２２、３２によって実行される統合動作（例：上向きパルスおよび下向きパルスの正味カウントを形成し、その後追加的に出力信号を生成する前に、正味カウントに対し閾値２８または１４に到達することを要求する）によって、システムが、ＤＡＴＡＩＮと素子２０、３０に供給された候補クロック信号との間の位相差に応答しすぎることを防止している。さらに、素子２２、３２中において異なる閾値を使用すること（特に、素子２２（例：２８）中よりも素子３２（例：１４）中で小さい閾値を使用すること）によって、以下に示す２個の位相間で任意に切り替えるよりも１個の位相に固定されやすくなる。このことによって、本発明によるシステムの安定性が向上する。（上述する閾値の差が実際は２８と１４との間の差ほど大きくないこともあることを本明細書で後に説明する。）
【００２１】
制御回路４０は、Ｆ  ＵＰＡ信号、Ｆ  ＤＮＡ信号、Ｆ  ＵＰＢ信号、Ｆ  ＤＮＢ信号のすべてを受信する。これらの信号に基づいて、回路４０はマルチプレクサ回路５０を制御して、リード５２を介してマルチプレクサ回路５０に供給される８個の候補クロック信号の中から、現位相信号および次位相信号を選択する。回路４０が本発明にしたがって実行する例示的な選択制御アルゴリズムを図３、および図４ａ〜図４ｂに示す。
【００２２】
図３中の各横線は、回路２２、３２のうちの一方または他方がＦ  ＵＰＡ信号、Ｆ  ＤＮＡ信号、Ｆ  ＵＰＢ信号、Ｆ  ＤＮＢ信号のうち１個を出力する閾値に到達する時の、回路２２、３２中のカウントの起こりうる異なる状態を示す。回路２２または３２を有し、このように信号の１個を出力するチャネルは、図３の「ウィナー」の見出しの列に特定される。左側２列は、回路２２、３２中の現在の正味カウントの「極性」をそれぞれ示す。右側の列は、最初の３列に示す状態に応答して、回路４０が実行、または指示する現位相処置（もしあれば）を示す。回路４０が実行、または指示する、起こりうる後続する、次位相処置は、図４ａ〜図４ｂに示され、本明細書中に後に詳述する。
【００２３】
まず最初に図３中の第１行を検討すると、回路２２、３２のいずれかがＦ  ＵＰＡ信号またはＦ  ＵＰＢ信号を出力するために閾値（それぞれ２８、１４）に到達する際に、回路２２、３２の両方が正味上向きカウントを登録していると、制御回路４０は、マルチプレクサ５０に、現位相信号に対してより高位相の候補クロック信号を選択させる。例えば、現位相信号が位相Ｘであって、次位相信号が位相Ｘ＋４５°である場合、新しい現位相信号は位相Ｘ＋４５°となるであろう。この論議および以下の議論によって、制御回路の関数を実行するために、制御回路４０は、回路２２、３２のいずれかがいつ、どのような方向で閾値に到達するかを回路４０に伝える信号だけでなく、回路２２、３２のうち他方のカウントの現在の状態が何であるかを示す信号も受信する。例えば、Ｆ  ＵＰＡ信号、Ｆ  ＤＮＡ信号、Ｆ  ＵＰＢ信号、Ｆ  ＤＮＢ信号は関連する回路２２、３２中のカウントが上向きであるか、下向きであるかを示す信号も受信することができる。
【００２４】
図３中の第２行は、第１行に示した状態とは反対と考えられる状態を示す。この状態は、回路２２、３２のいずれかがＦ  ＤＮＡ信号またはＦ  ＤＮＢ信号を出力する閾値に到達すると、回路２２、３２の両方が正味下向きカウントを登録している状態である。この種類の状態が検出されると、制御回路はマルチプレクサ５０に対して、現位相信号に、低い位相を有する候補クロック信号を選択させる。例えば、現位相信号が位相Ｘで、次位相信号が位相Ｘ＋４５°であった場合、現位相信号は位相Ｘ−４５°となるであろう。別の例として、現位相信号、次位相信号がそれぞれ位相Ｘ＋４５°、位相Ｘである場合、新しい現位相信号は位相Ｘとなるであろう。
【００２５】
図３中の第３行は以下の状態を示す。回路３２は、回路２２がＦ  ＵＰＡ信号の出力に必要なカウントに到達する前に、Ｆ  ＤＮＢ信号を出力する。しかし、回路２２中の正味カウントは上向きである。このことは、ＤＡＴＡＩＮの位相が、現位相信号と次位相信号との間にあることを示している。さらに、（回路３２はその閾値カウント１４に到達するには十分に優勢なＤＮＢパルスを受信しているが、回路２２はその閾値カウント２８に同時に到達するために十分に優勢なＵＰＡパルスを受信していないため、）ＤＡＴＡＩＮの位相は、現位相信号にきわめて近く、次位相信号の位相からはより離れていることが示唆される。このことはさらに、ＤＡＴＡＩＮのサンプリングに使用するためには、現位相信号がすでに最良の利用可能な選択であることを示唆している。したがって、制御回路４０は、マルチプレクサ５０によって実施中の信号選択を変化させず、ＤＰＡ回路１０を利用している回路に対して、ＤＰＡ回路が望ましく安定した「固定」状態にあることを示す、出力「固定」信号を生成する場合もある。
【００２６】
図３の第４行は、回路２２が上向き閾値（２８）に到達し、Ｆ  ＵＰＡ信号を回路３２が下向き閾値（１４）に到達する前に出力することを除いて、第３行の状態と幾分類似している。このこともまた、ＤＡＴＡＩＮが現位相信号と次位相信号との間にある信号を有していることを示す。しかし、ＤＡＴＡＩＮの位相が、現位相信号の位相よりも次位相信号の位相により近いことも示唆している。したがって、制御回路４０は、マルチプレクサ５０に対し、現位相信号に対しより高い次位相信号の候補を選択する。例えば、現位相が位相Ｘであり次位相が位相Ｘ＋４５°であった場合、現位相は位相Ｘ＋４５°である。
【００２７】
図３の第５行は、現位相信号が、次位相信号（例：位相Ｘ）よりも大きい位相角（例：位相Ｘ＋４５°）を有することを除いて、第３行の状態と幾分類似している。回路２２が下向き閾値（２８）に到達する前に、回路３２は上向き閾値（１４）に到達しＦ  ＵＰＢ信号を出力する。この状態は、ＤＡＴＡＩＮの位相が現位相信号と次位相信号との間にあることを示す。さらに、この状態はＤＡＴＡＩＮの位相が次位相よりも現位相により近いことを示す傾向がある。したがって、制御回路４０は、現位相信号または次位相信号のいずれにおいても変化を発生させない。また制御回路４０は、図３中の第３行に関連して上述した「固定」信号を出力する場合もある。
【００２８】
図３中の最終行は第４行に対し、第５行の第３行に対する関係と同じ関係を有する。ここでも再び現位相信号は、次位相信号よりも大きな位相角を有する。ＤＡＴＡＩＮの位相は、現位相と次位相との間に存在する。しかし、回路３２が上向き閾値（１４）に到達する前に、回路２２は下向き閾値（２８）に到達しＦ  ＤＮＡ信号を出力する。このことは、次位相信号が現位相よりもＤＡＴＡＩＮの位相により近いことを示している。したがって、制御回路４０は、マルチプレクサ５０に対して、すでに選択済みの現位相信号に対して、位相角が減少した新しい現位相信号を選択させる。
【００２９】
上述の図３に関する議論は、現位相信号中に起こりうる変化のみを扱っている。現位相中に変化がある場合はつねに、新しい次位相信号が回路２２中のカウンタの初期の後続カウントの極性によって決定される。この決定は、図４ａ〜図４ｂに示す方法に実行可能である。例えば、（例えば、現位相中に起きた変化に続いて）回路２２、３２両方のカウンタがリセットされた（ステップ１１２）後、回路３２中のカウンタはリセットされたまま保持され、回路２２中のカウンタのみが開放される（ステップ１１４）。ステップ１２０、１２２、１２４、１３０は、回路２２中のカウンタが＋７または−７に到達するまで、回路３２中のカウンタがリセットされたまま保持されることを示す。＋７に到達すると、次位相が現位相＋４５°となるよう（図２中の素子５０によって）選択される（ステップ１２２）。−７に到達すると、次位相が現位相−４５°として（図２中の素子５０によって）選択される（ステップ１２４）。このように次位相が選択された後、回路３２中のカウンタがリセットから開放される（ステップ１３０）。この次位相の選択中に＋／−７等の閾値を使用することによって、次位相が過剰に切り替えられることが防止される。
【００３０】
ひとたび次位相が選択されると、回路２２、３２のカウンタはそれぞれ２８、１４までカウントされるまで互いに競合する（ステップ１４０）。ステップ１３０と１４０の間に介在するステップ１３２は、回路２２中のカウンタが＋７未満であるが−７を上回るところまで降下する可能性を監視する。これが発生すると、回路３２中のカウンタはリセットされ（ステップ１３４）、ステップ１２０に戻って、次位相選択工程が繰り返される。このように、回路２２と回路３２との間の閾値の差は最初に認められたほど大きくはない。その理由は、回路３２中のカウンタがカウンティングを開始するために開放される前に、回路２２中のカウンタには、つねに有利な開始値７が与えられるためである。したがって、回路２２と回路３２との間の閾値の差は、表面的な見かけの１４ではなく、わずか７である。
【００３１】
回路２２、３２のいずれかにおけるカウンタが閾値を超えると、制御はステップ１４０からステップ１４２へと移る。このステップは、図３にしたがって取るべき処置を決定する。取るべき処置が現位相の変更である場合、処置はステップ１５２で行われその後再びステップ１１２へと戻る。反対に、取るべき処置が「固定」である場合、処置はステップ１５０で行われ、その後制御はステップ１１２へと戻る。
【００３２】
次位相閾値（例：１４）が現位相閾値（例えば、上述の計数を開始するために回路３２中のカウンタが開放される前に、有利な開始値７が回路２２中のカウンタに与えられた後の実質値２１）よりも小さいほうが、システムの安定に寄与するため、望ましいと考えられている。次位相は、現位相よりもＤＡＴＡＩＮの位相から遠くにあることが望ましい。この場合、回路２２が比較的高い閾値に到達する前に回路３２が比較的低い閾値に到達することが望ましく、このような状態では、システムは「固定」される。（すなわち、現位相および次位相の選択を変更しない。）反対に、回路３２が低い閾値（１４）に到達する前に回路２２が高い閾値（実質２１）に到達する場合、現位相信号は、ＤＡＴＡＩＮ信号をサンプリングする時の制御に使用するためには最良の信号でないため、現位相信号および次位相信号の選択を変更する必要性がある。しかし、回路２２、３２が必ずしもこの閾値の差を厳密に保持する必要がないことも理解されるであろう。互いに大きく離れた、あまり大きく離れていない、あるいは等しい閾値の間でも、良好な動作を達成することができる。
【００３３】
図３および図４ａ〜図４ｂは、回路４０の上流にある回路中の種々の状態に応答するための、回路４０の配置方法を単に例示しているにすぎないこともまた理解されるであろう。
【００３４】
本発明による回路のもう一つの好ましい特性は、データ上にジッターがあるとその分解能が向上する傾向があることである。ジッターは最適サンプリング点により近いカウンタ２２／３２を遅らせるため、２個の最良の位相のうちデータ上にジッターのあるより良好な位相に、回路が落ち着く傾向がある。
【００３５】
図５では、次位相のほうが最適サンプリング点に近い。次位相は最適サンプリング点よりも幾分高いため、次位相検出器３０は、ほとんどの場合下向きパルスを出力している。しかし、データ上のノイズを理由に、次位相検出器もまた上向きパルスをいくつか出力する。次位相がサンプリング点により近くなれば、下向きパルスと比較してより多くの上向きパルスが発生する。しかし、ジッターが最適サンプリング点周囲のガウス分布中に分布し、次位相が最適サンプリング点よりも高いと仮定すると、下向きパルスの合計値は上向きパルスよりも大きいことが望ましい。上向きパルスは次位相カウンタ３２を遅らせ、現位相経路２０／２２が最初に閾値に到達し、次位相へと切り替わりやすくしている。現位相のほうがが最適サンプリング点により近い場合、現位相カウンタはジッターによって遅れ、回路はさらに固定されやすくなる。この効果は、回路が、立下りエッジが中心にジッターがあるデータ遷移点により近い位相中に落ち着く傾向があることである。
【００３６】
上記に論じたことは本発明の原理を例示しているのみであって、本発明の範囲および精神から逸脱することなく当業者によって修正を行うことが可能であることが、理解されるであろう。例えば、８個の候補クロック信号５２の使用は例示的にすぎず、所望に応じてより多数あるいはより少数の信号を使用してもよい。候補クロック信号は、ＤＡＴＡＩＮ信号のビットレートと同じ周波数を持たなくてもよい。例えば、候補クロック信号はビットレートの倍数（２、３、または４倍）である周波数を持つ可能性もある。この場合（あるいは他のいかなる場合であっても）、現位相信号が、ＤＡＴＡＩＮ信号のサンプリング制御に直接使用されずに、その替わりＤＡＴＡＩＮ信号のサンプリングに最良の別のクロック信号に対するポインタとして使用される場合もある。例えば、この他のクロック信号は、現位相信号から所定の位相シフトを有する別のクロック信号であってもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の説明に有用な（共通の時間尺度の横軸に沿ってすべてプロットした）例示的な信号波形を示す。
【図２】本発明にしたがって構成された例示的な回路を示す単純化した概略ブロック図である。
【図３】本発明による図２に示す種類の回路の動作の例示的なモードを示す図である。
【図４ａ】本発明による図２に示す種類の回路の動作の、別の例示的な態様を示す単純なフローチャートである。
【図４ｂ】図４ａの分図である。
【図５】本発明の別の態様を説明するために有用な（共通の時間尺度の横軸に沿ってすべてプロットした）例示的な信号波形を示す。
【図１】
2005333649.tif 000003
【図２】
2005333649.tif 000004
【図３】
2005333649.tif 000005
【図４ａ】
2005333649.tif 000006
【図４ｂ】
2005333649.tif 000007
【図５】
2005333649.tif 000008