(57)【要約】【課題】電子部品の基板への固着力を損なうことなく、絶縁基板を挟んで対向する端子とグランドパターンとの対向面積を低減し、寄生容量を低減することができる電子部品の実装基板及び実装基板の製造方法並びに高周波回路及び無線通信機器を提供する。【解決手段】側面３の少なくとも一部に電極４を有する表面実装型電子部品１が実装された実装基板６であって、表面実装型電子部品１を収納する凹部８と、表面実装型電子部品１への導電経路となる導電パターン１０と、凹部８の側壁１３に設けられて、表面実装型電子部品１を実装した状態で表面実装型電子部品１の電極４と導電パターン１０とを接続する電気的連結部１４及び１７と、を備えたことを特徴とする。【選択図】  図１
2005183476.tif 000002
【特許請求の範囲】
【請求項１】
側面の少なくとも一部に電極を有する表面実装型電子部品が実装された実装基板であって、
前記表面実装型電子部品を収納する凹部と、
前記表面実装型電子部品への導電経路となる導電パターンと、
前記凹部の側壁に設けられて、前記表面実装型電子部品を実装した状態で当該表面実装型電子部品の電極と前記導電パターンとを接続する電気的連結部と、を備えたことを特徴とする電子部品の実装基板。
【請求項２】
前記電気的連結部は、ハンダをリフローして形成されていることを特徴とする請求項１に記載の電子部品の実装基板。
【請求項３】
前記凹部の底面の少なくとも一部にリフローハンダ拡散防止用凹部が形成されていることを特徴とする請求項２に記載の電子部品の実装基板。
【請求項４】
前記リフローハンダ拡散防止用凹部は、前記凹部の側壁と底面との連接部に形成された溝であることを特徴とする請求項３に記載の電子部品の実装基板。
【請求項５】
前記リフローハンダ拡散防止用凹部は、前記凹部の側壁と底面との連接部に形成された円筒状の穴であることを特徴とする請求項３に記載の電子部品の実装基板。
【請求項６】
前記表面実装型電子部品は、その表面実装型電子部品の一部が前記凹部に収納されていることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品の実装基板。
【請求項７】
側面の少なくとも一部に電極を有する表面実装型電子部品が実装された実装基板の製造方法であって、
前記実装基板は、
前記表面実装型電子部品を収納する凹部と、
前記表面実装型電子部品への導電経路となる導電パターンと、を備えており、
前記凹部の側壁にハンダを塗布するハンダ塗布工程と、
前記表面実装型電子部品を、前記側壁と前記電極とが対向するように前記凹部内に収納配置する電子部品配置工程と、
前記ハンダをリフローして前記導電パターンと前記電極とを電気的に連結する電気的連結部を形成する電気的連結部形成工程と、を有することを特徴とする実装基板の製造方法。
【請求項８】
請求項１乃至６のいずれか一項に記載の実装基板を含むことを特徴とする高周波回路。
【請求項９】
請求項８に記載の高周波回路を備えることを特徴とする無線通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の実装基板及び実装基板の製造方法並びに高周波回路及び無線通信機器に関し、特に寄生容量を低減することができる実装基板及びその実装基板の製造方法並びに高周波回路及び無線通信機器に関する。
【背景技術】
【０００２】
近年、電子機器の軽薄短小化は、携帯型の電子機器に代表されるように、ますます加速してきている。これにともない、電子機器の機能を司る電子回路においても、構成される電子部品の小型化、実装基板への高密度実装化が進んでいる。
従来から、電子部品の小型化、高密度実装化の代表的なものとして、チップ部品等の表面実装型電子部品がある（例えば、特許文献１参照）。この表面実装型電子部品は、実装基板への実装の自動化を容易にし、電子機器の軽薄短小化とともに低コスト化にも大いに貢献しているものである。
【特許文献１】特開２００３−１６３４９９号公報（第２頁、図５及び図６）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１の実装構造では、チップ部品は、基板面上に設けられた配線パターンの端子（ランド）上にチップ部品の電極がハンダ付けされて実装される。
しかしながら、上記特許文献１の実装構造を無線通信機器などに使用される高周波回路に適用すると、端子（ランド）と基板の裏面に設けられたグランドパターンとが絶縁基板を挟んで対向してキャパシタを構成し、高周波特性を損なう寄生容量を生じるという未解決の課題がある。
【０００４】
本発明は、上記課題を解決するためになされたものであり、電子部品の基板への固着力を損なうことなく、絶縁基板を挟んで対向する端子とグランドパターンとの対向面積を低減し、寄生容量を低減することができる電子部品の実装基板及び実装基板の製造方法並びに高周波回路及び無線通信機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明に係る第１の発明は、側面の少なくとも一部に電極を有する表面実装型電子部品が実装された実装基板であって、前記表面実装型電子部品を収納する凹部と、前記表面実装型電子部品への導電経路となる導電パターンと、前記凹部の側壁に設けられて、前記表面実装型電子部品を実装した状態で当該表面実装型電子部品の電極と前記導電パターンとを接続する電気的連結部と、を備えたことを特徴とする電子部品の実装基板を提供する。
【０００６】
上記の構成によれば、表面実装型電子部品を収納する凹部の側壁に電気的連結部が設けられているため、電気的連結部の凹部底面に投影される面積を小さくすることが可能となる。
上記により、基板を挟むグランドパターンと電気的連結部との対向面積を小さくすることができ、寄生容量を低減することが可能となる。また、電気的連結部の側壁上の面積については、小さくする必要がないため、電気的連結部による表面実装型電子部品の固着力を十分に確保することができるとともに、導電パターンと電極との間の導通を十分に確保することができる。
【０００７】
また、表面実装型電子部品は、実装基板の凹部内に収納されて実装されるため、表面実装型電子部品の厚みを含めた実装基板の厚みを低減することが可能となる。
ここで、寄生容量とは、表面実装型電子部品を実装する基板面上に設けられた導電パターンからの端子（ランド）と基板裏面上に設けられたグランドパターンとが絶縁基板を挟んでキャパシタを構成することにより生じるものであり、高周波回路の高周波特性を損なうものである。
【０００８】
そして、キャパシタの容量が一対の電極同士の対向面積に比例し対向間隔に反比例することは、周知のことである。つまり、キャパシタの容量を低減するには、この対向面積を低減したり、対向間隔を広げたりすればよい。対向間隔を広げるには、絶縁基板の厚みを厚くする手段が考えられるが、軽薄短小の流れに逆行してしまう。このような点から、対向面積を低減することは、寄生容量を低減する手段として好適である。
【０００９】
また、第２の発明は、第１の発明において、前記電気的連結部は、ハンダをリフローして形成されていることを特徴とする電子部品の実装基板を提供する。
上記により、電気的連結部は、ハンダのリフロー技術により形成されるため、従来からあるハンダのリフロー設備を活用することができ、新たな設備投資が不要となる。
また、第３の発明は、第２の発明において、前記凹部の底面の少なくとも一部にリフローハンダ拡散防止用凹部が形成されていることを特徴とする電子部品の実装基板を提供する。
【００１０】
上記の構成によれば、リフローによりハンダが流動性を有した場合、余分なハンダは、リフローハンダ拡散防止用凹部内に引き込まれる。
上記により、ハンダが表面実装型電子部品と凹部底面との間に流れ込むのを抑制することができる。
また、第４の発明は、第３の発明において、前記リフローハンダ拡散防止用凹部は、前記凹部の側壁と底面との連接部に形成された溝であることを特徴とする電子部品の実装基板を提供する。
【００１１】
また、第５の発明は、第３の発明において、前記リフローハンダ拡散防止用凹部は、前記凹部の側壁と底面との連接部に形成された円筒状の穴であることを特徴とする電子部品の実装基板を提供する。
また、第６の発明は、第１乃至第５のいずれか一の発明において、前記表面実装型電子部品は、その表面実装型電子部品の一部が前記凹部に収納されていることを特徴とする電子部品の実装基板を提供する。
【００１２】
上記の構成によれば、表面実装型電子部品の厚みの一部が凹部内に収納される。従って、厚みのすべてが凹部内に収納される場合に比較して、凹部の深さを浅くすることができる。
上記により、表面実装型電子部品の厚みのすべてが凹部内に収納される場合に比較して、対向する凹部の底面と基板裏面との対向間隔を広げることができ、さらなる寄生容量の低減が可能となる。
【００１３】
また、第７の発明は、側面の少なくとも一部に電極を有する表面実装型電子部品が実装された実装基板の製造方法であって、前記実装基板は、前記表面実装型電子部品を収納する凹部と、前記表面実装型電子部品への導電経路となる導電パターンと、を備えており、前記凹部の側壁にハンダを塗布するハンダ塗布工程と、前記表面実装型電子部品を、前記側壁と前記電極とが対向するように前記凹部内に収納配置する電子部品配置工程と、前記ハンダをリフローして前記導電パターンと前記電極とを電気的に連結する電気的連結部を形成する電気的連結部形成工程と、を有することを特徴とする実装基板の製造方法を提供する。
【００１４】
上記により、表面実装型電子部品の実装基板への固着力を十分に確保できるとともに、電気的連結部の寄生容量に寄与する面積を低減することができる電子部品の実装基板を製造することが可能となる。
また、第８の発明は、第１乃至第６のいずれか一つの発明の実装基板を含むことを特徴とする高周波回路を提供する。
【００１５】
上記により、高周波回路の表面実装型電子部品の実装にともなう寄生容量を低減でき、高周波特性の向上を図ることができる。
また、第９の発明は、第８の発明の高周波回路を備えることを特徴とする無線通信機器を提供する。
上記の構成によれば、寄生容量の低減によって、高周波回路の高周波信号の振幅の損失が抑制される。
【００１６】
上記により、振幅の損失を見込んだ電力の付加又は増幅器の付加を回避でき、無線通信機器の低消費電力化、小型化が図られる。
【発明を実施するための最良の形態】
【００１７】
本発明を実施するための最良の形態を図面に基づいて説明する。
本発明の第１の実施形態について図１〜図９を用いて説明する。
第１の実施形態における表面実装型電子部品が実装された実装基板の構成を説明する。
まず、本発明に適用し得る基板表面に実装される表面実装型電子部品１について説明する。
【００１８】
図２は、基板表面に実装される表面実装型電子部品１の一例を示す斜視図である。
この表面実装型電子部品１は、図２に示すように、直方体状の電子部品本体２と、この電子部品本体２の対向する一対の側面３に導電体によって覆われた電極４が設けられた構成を有する。図２において、構成をわかりやすくするため、電極４にハッチングを施して図示している。なお、表面実装型電子部品１としては、チップ抵抗、チップコンデンサ、チップトランジスタ、チップダイオード等種々の電子素子が適用できる。
【００１９】
そして、上記表面実装型電子部品１を実装する実装基板６は、図３に示す構成を有する。
図３は、第１の実施形態における表面実装型電子部品１が実装される実装基板の外観を示す図である。図３（ａ）は、実装基板の平面図であり、図３（ｂ）は、図３（ａ）中のＡ−Ａ断面図であり、図３（ｃ）は、図３（ｂ）中のＢ部拡大図である。
【００２０】
この実装基板６は、図３（ａ）、（ｂ）に示すように、絶縁基板７に、表面実装型電子部品１を収納する凹部８と、基板表面９上に設けられた導電パターン１０と、基板裏面１１上に設けられたグランドパターン１２と、を形成した構成を有する。そして、図３（ｃ）に示すように、凹部８を形成する側壁１３上に導電パターン１０に電気的に接続する端子１４が設けられている。なお、絶縁基板７は、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂などの絶縁性を有する材料を含んで構成されている。また、導電パターン１０、端子１４及びグランドパターン１２は、銅、アルミニウムなどの良導体をプリント配線技術などにより配線して設けられる。
【００２１】
次に、第１の実施形態に係る電子部品の実装基板６に表面実装型電子部品１を実装した構成について説明する。
図１は、第１の実施形態における電子部品の実装基板６に表面実装型電子部品１が実装された構成を説明する模式図である。図１（ａ）は、実装基板６の平面図であり、図１（ｂ）は、図１（ａ）中のＣ−Ｃ断面図であり、図１（ｃ）は、図１（ｂ）中のＤ部拡大図である。なお、図１において、構成をわかりやすくするため、導電パターン１０、グランドパターン１２、端子１４及び導電材料１７の厚みを誇張して図示してある。
【００２２】
表面実装型電子部品１は、図１（ａ）、（ｂ）に示すように、実装基板６の凹部８に収納されて実装されている。具体的には、図１（ｃ）に示すように、表面実装型電子部品１は、その側面３上に設けられた電極４が実装基板６の側壁１３上に設けられた端子１４に対向する方向に配置されている。
そして、電極４と端子１４との間に設けられた導電材料１７は、表面実装型電子部品１の実装基板６への固着力を補助的に強化するとともに、電極４と端子１４との電気的な接続を補助的に確固とするものである。なお、導電材料１７は、ハンダをリフロー技術により電極４及び端子１４に接合して構成してもよく、また、導電性を有するインクをインクジェットプリンタ等の液滴吐出装置によって吐出して電極４及び端子１４に接合して構成してもよい。なお、図１において、端子１４及び導電材料１７が電気的連結部に対応している。
【００２３】
導電材料１７が導電性を有するインクによって構成されると、液滴吐出装置によって微細な部分への吐出が可能であり、表面実装型電子部品１を微細で正確に実装する場合に好適である。つまり、導電材料１７は、導電性を有するインクを液滴吐出装置によって吐出して設けられれば、実装基板６の微細化に寄与することができる。
上記によれば、凹部８の内側面によって構成された側壁１３上に、導電パターン１０からの端子１４が設けられているため、端子１４の凹部８底面に投影される面積を側壁１３上の面積に比較して極めて小さくすることが可能となる。
【００２４】
従って、絶縁基板７を挟むグランドパターン１２と端子１４との対向面積を小さくすることができ、寄生容量を低減することが可能となる。なお、導電材料１７は、前述したように、表面実装型電子部品１の実装基板６への固着力を強化し、電極４と端子１４との電気的な接続を確固とするための補助的な機能を果たすものである。つまり、導電材料１７の厚みは、上記固着力が補強され得る範囲で可能な限り薄く形成される。従って、導電材料１７の凹部８底面に投影される面積が寄生容量へ及ぼす影響は無視できるものである。
【００２５】
そして、端子１４の側壁１３上の面積については、小さくする必要がない。従って、表面実装型電子部品１の固着力が導電材料１７によって補強され、固着力を十分に確保することができるとともに、端子１４と電極４との間の導通を十分に確保することができる。
ここで、図４及び図５を用いて、本発明の実施形態が従来技術における表面実装型電子部品１の実装形態に比較して効率的に寄生容量を低減することができるということについて説明する。
【００２６】
例えば、図２に示す寸法Ｌが０．６ｍｍ、寸法Ｗが０．３ｍｍであるチップサイズ０６０３と称される表面実装型電子部品１が１．５ｍｍの厚みＴを有する絶縁基板７に実装される場合、本発明の実施形態と従来の実装形態との比較を行う。
ここで、寄生容量の容量値Ｃは、式Ｃ＝ε×Ｓ÷Ｄによって算出される。なお、εは、絶縁基板７の誘電率であり、Ｓは、絶縁基板７を挟んでグランドパターン１２に対向する端子１４の面積であり、Ｄは、グランドパターン１２と端子１４との対向間隔である。また、絶縁基板７の誘電率εについては、定数であるため、便宜上その値を１として扱う。
【００２７】
本発明の実施形態について、絶縁基板７を挟んで対向する端子１４とグランドパターン１２との（１）対向面積Ｓ１及び（２）対向間隔Ｄ１を算出し、（３）寄生容量値Ｃ１を算出する。
図４は、本発明の実施形態における端子１４とグランドパターン１２との対向面積及び対向間隔を説明する図である。図４（ａ）は、平面図であり、図４（ｂ）は、図４（ａ）中におけるＥ−Ｅ断面図である。なお、図４（ａ）において、構成をわかりやすくするため、導電パターン１０及び端子１４にハッチングを施して図示してある。
【００２８】
（１）本発明の実施形態における対向面積Ｓ１
本発明の実施形態における対向面積Ｓ１は、端子１４の凹部８底面への投影面積と表面実装型電子部品１の電極４の凹部８底面への投影面積との和となる。端子１４の凹部８底面への投影面積は、図４（ａ）に示すように、端子１４の幅ａ１と厚みｂ１との積によって算出される。端子１４の厚みｂ１は、導電パターン１０の導体の厚みと同等であり、この場合、０．０３５ｍｍである。また、ａ１は、端子１４の幅であり、この場合、０．３ｍｍである。従って、端子１４の凹部８底面への投影面積は、０．０１０５ｍｍ2となる。
【００２９】
そして、表面実装型電子部品１の電極４の凹部８底面への投影面積は、図２に示すように、電極４の長さＨと幅Ｗとの積によって算出される。この場合、Ｈは、０．１５ｍｍであり、Ｗは、０．３ｍｍであり、電極４の凹部８底面への投影面積は、０．０４５ｍｍ2となる。
【００３０】
従って、対向面積Ｓ１は、これらの面積の和であり、０．０５５５ｍｍ2となる。
（２）本発明の実施形態における対向間隔Ｄ１
端子１４とグランドパターン１２との対向間隔は、図４（ｂ）に示すように、絶縁基板７の厚みＴから凹部８の深さを除いたＤ１となり、この場合、１．２ｍｍである。
（３）本発明の実施形態における寄生容量値Ｃ１
上記（１）、（２）より、本発明の実施形態における寄生容量値Ｃ１は、約０．０４×１０-3ファラドとなる。
【００３１】
これに対し、従来の実装形態において、絶縁基板７を挟んで対向する端子１４とグランドパターン１２との（４）対向面積Ｓ２及び（５）対向間隔Ｄ２を算出し、（６）寄生容量値Ｃ２を算出する。
図５は、従来技術の実装形態における実装基板を示す図である。図５（ａ）は、平面図であり、図５（ｂ）は、図５（ａ）中におけるＦ−Ｆ断面図である。なお、図５（ａ）において、導電パターン１０及び端子１４にハッチングを施して図示してある。
【００３２】
（４）従来の実装形態における対向面積Ｓ２
従来の実装形態における対向面積Ｓ２は、図５（ａ）に示すように、式Ｓ２＝ａ２×ｂ２より求められる。この場合、ａ２＝０．４ｍｍであり、ｂ２＝０．３ｍｍである。従って、対向面積Ｓ２は、０．１２ｍｍ2となる。
（５）従来の実装形態における対向間隔Ｄ２
従来の実装形態における対向間隔Ｄ２は、図５（ｂ）に示すように、絶縁基板７の厚みＴとなる。この場合、対向間隔Ｄ２は、１．５ｍｍである。
【００３３】
（６）従来の実装形態における寄生容量値Ｃ２
上記（４）、（５）より、従来の実装形態における寄生容量値Ｃ２は、０．０９×１０-3ファラドとなる。
以上の計算結果より、本発明の実施形態における寄生容量値Ｃ１は、従来の実装形態における寄生容量値Ｃ２の約４４％に低減することができる。すなわち、本発明の実施形態では、表面実装型電子部品１を実装基板６の凹部８に収納することで端子１４とグランドパターンとの対向間隔が減少してしまうのであるが、それ以上に寄生容量の低減効果が勝るのである。
【００３４】
また、第１の実施形態によれば、表面実装型電子部品１は、実装基板６の凹部８に収納配置されるため、表面実装型電子部品１の実装基板６への位置合わせが容易となる。そして、所定の表面実装型電子部品１とは異なる電子部品が誤って実装されそうになっても、その誤実装を容易に防止することが可能となる。つまり、表面実装型電子部品１の底面形状が所定の大きさより大きいと、凹部８に収納することができなかったり、所定の大きさより小さいと、収納することはできても凹部８の一方に片寄ってしまったりするため、誤実装を容易に防止することができる。
【００３５】
また、表面実装型電子部品１は、実装基板６の凹部８内に収納されて実装されるため、表面実装型電子部品１の基板表面９からの突出量を低減することができる。従って、表面実装型電子部品１が実装された実装基板６の薄型化が図られる。
第１の実施形態における表面実装型電子部品１が実装された実装基板６の製造方法について説明する。
【００３６】
図６は、第１の実施形態における実装基板６の製造方法を説明する工程図である。
第１の実施形態における実装基板６の製造方法は、図６に示すように、実装基板６の端子１４上に導電材料１７としてのハンダ２０を塗布するハンダ塗布工程（図６（ａ））と、表面実装型電子部品１を端子１４と電極４とが対向するように実装基板６の凹部８内に収納して配置する配置工程（図６（ｂ））と、リフロー技術によりハンダ２０を溶解し、再固化させて端子１４及び電極４に固着させる固着工程（図６（ｃ））と、を有している。
【００３７】
上記によれば、表面実装型電子部品１の電極４と実装基板６の端子１４との電気的な連結及び表面実装型電子部品１の実装基板６への固定は、従来から広く一般的に多用されているハンダのリフロー技術によりなされる。従って、新規に必要とする設備がなく、従来からの設備を活用することができ、表面実装型電子部品１を実装基板６にコスト高を招くことなく実装することが可能となる。また、端子１４と導電材料１７とが別体であるので、リフローの際にはハンダ２０のみが溶解し、端子１４には何ら影響が及ばない。従って、端子１４と導電パターン１０との電気的な接続が遮断されることがない。なお、図６において、図６（ｂ）の配置工程が電子部品配置工程に対応し、図６（ｃ）の固着工程が電気的連結部形成工程に対応している。
【００３８】
第１の実施形態における実装基板６の他の製造方法について、以下に説明する。
図７は、第１の実施形態における実装基板６の他の製造方法を説明する工程図である。
実装基板６の他の製造方法は、図７に示すように、表面実装型電子部品１を端子１４と電極４とが対向するように実装基板６の凹部８内に収納して配置する配置工程（図７（ａ））と、端子１４と電極４との間に導電性を有するインク２２を液滴吐出装置２３により吐出するインク吐出工程（図７（ｂ））と、導電性を有するインク２２を加熱し、固化させて端子１４及び電極４に固着させる固着工程（図７（ｃ））と、を有している。
【００３９】
上記によれば、実装基板６の他の製造方法は、導電材料１７である導電性を有するインク２２を吐出するインク吐出工程を、表面実装型電子部品１を実装基板６に配置する配置工程の後に有している。つまり、表面実装型電子部品１は、実装基板６に配置される際に、導電材料１７に接触する恐れがない。従って、導電材料１７が表面実装型電子部品１によって引きずられて、凹部８の底面と表面実装型電子部品１との間に流れ込むのを防止することが可能となる。これにより、寄生容量低減の効果をより確実に発揮することができる。
【００４０】
また、液滴吐出装置２３によって導電性を有するインク２２を吐出するため、微細な部位への吐出が可能であり、表面実装型電子部品１及び実装基板６のさらなる小型化、微細化に容易に対応することができる。
なお、上記第１の実施形態においては、凹部８の深さを表面実装型電子部品１の厚みと等しくした場合について説明したが、これに限らず、凹部８の深さを表面実装型電子部品１の厚みより浅くしてもよい。
【００４１】
図８は、凹部８の深さを表面実装型電子部品１の厚みより浅くした場合の構成を示す模式断面図である。なお、図８において、構成をわかりやすくするため、表面実装型電子部品１については、断面図ではなく正面図を用いて図示している。
上記の構成によれば、絶縁基板７を挟んで対向するグランドパターン１２と端子１４との対向間隔を第１の実施形態に比較して広くすることができ、寄生容量をより小さくすることが可能となる。
【００４２】
また、凹部８の深さは、表面実装型電子部品１の厚みより深く形成されてもよい。
図９は、凹部８の深さを表面実装型電子部品１の厚みより深くした場合の構成を示す模式断面図である。なお、図９において、構成をわかりやすくするため、表面実装型電子部品１については、断面図ではなく正面図を用いて図示している。
上記の構成によれば、表面実装型電子部品１を、その種々の厚みに対して基板表面９から突出させないようにすることが可能となる。従って、回路の薄型化を損なうことなく、実装する表面実装型電子部品１の変更にも容易に対応することが可能となる。
【００４３】
本発明の第２の実施形態について図１０及び図１１を用いて説明する。
図１０は、第２の実施形態における実装基板６の構成を示す模式断面図である。図１０（ａ）は、絶縁基板７の断面図であり、図１０（ｂ）は、実装基板６に表面実装型電子部品１が実装された構成を示す模式断面図であり、図１０（ｃ）は、図１０（ｂ）中のＪ部拡大図である。なお、図１０（ｂ）、（ｃ）において、構成をわかりやすくするため、表面実装型電子部品１については、断面図ではなく正面図を用いて図示している。
【００４４】
上記第１の実施形態及び変形例では、絶縁基板７に表面実装型電子部品１を収納する凹部８が形成されている。これに対して第２の実施形態では、図１０（ａ）に示すように、絶縁基板７は、凹部８の底面にリフローハンダ拡散防止用凹部２５をさらに備えている。
上記第１の実施形態及び変形例では、凹部８の底面に表面実装型電子部品１が配置され、導電材料１７により電極４と端子１４とが電気的に連結される。この導電材料１７がハンダ２０である場合、加熱されて溶融したハンダ２０は、流動性を有して表面実装型電子部品１と凹部８の底面との隙間に流れ込み易くなる。また、導電材料１７が導電性を有するインク２２で構成される場合も同様である。
【００４５】
流動性を有するハンダ２０、導電性を有するインク２２等が流れ込んでしまうと、絶縁基板７を挟んで対向する導電材料１７とグランドパターン１２との対向面積の増加により寄生容量の増加につながる。つまり、本発明の効果が十分に発揮されなくなってしまう。
そこで、第２の実施形態におけるリフローハンダ拡散防止用凹部２５がこのハンダ２０、導電性を有するインク２２等の流れ込みを防止する効果を奏する訳である。つまり、リフローハンダ拡散防止用凹部２５が流動性を有するハンダ２０、導電性を有するインク２２等を引き込み、導電材料１７が表面実装型電子部品１と凹部８との間に流れ込むのを防止するのである。
【００４６】
なお、リフローハンダ拡散防止用凹部２５は、側壁１３より内側であればどこに位置していてもよいが、グランドパターン１２と導電材料１７との対向面積をできる限り小さく抑制する点で、側壁１３と凹部８の底面との連接部に沿って形成されるのが好ましい。
図１１は、絶縁基板７に形成されたリフローハンダ拡散防止用凹部２５の種々の形態を示す平面図である。図１１（ａ）は、凹部８の底面と側壁１３との連接部に形成された溝を示し、図１１（ｂ）は、凹部８の底面と側壁１３との連接部に形成された円筒状の穴を示し、図１１（ｃ）は、凹部８の底面と側壁１３との連接部に形成された複数の溝を示す。
【００４７】
リフローハンダ拡散防止用凹部２５は、図１１に示すように、側壁１３と凹部８との連接部に沿って溝状に形成しても、円筒状の穴として形成しても、複数の溝を点在するように形成してもよい。上記いずれの形態においても、導電材料１７が表面実装型電子部品１と凹部８との間に流れ込むのを防止する効果を奏する。
本発明の第３の実施形態について図１２を用いて説明する。
【００４８】
図１２は、第３の実施形態における実装基板６の構成を示す模式断面図である。図１２（ａ）は、実装基板６に表面実装型電子部品１が実装された構成を示す模式断面図であり、図１２（ｂ）は、図１２（ａ）中のＫ部拡大図である。なお、図１２において、構成をわかりやすくするため、表面実装型電子部品１については、断面図ではなく正面図を用いて図示している。
【００４９】
上記第１及び第２の実施形態において、側壁１３を絶縁基板７に形成された凹部８の内側面によって構成する形態としたが、これに限定されるものではない。すなわち、図１２に示すように、基板表面９上に凸部３０を設け、この凸部３０の内側面を凹部８の側壁１３としても寄生容量を低減できるという効果が得られる。すなわち、側壁１３が基板表面９上に設けられた凸部３０の側面にて構成されると、絶縁基板７を挟んで対向する端子１４とグランドパターン１２との対向面積を低減できるとともに、対向間隔を絶縁基板７の厚み範囲内で最大にすることができ、寄生容量をより小さく抑制することが可能となる。
【００５０】
また、上記第１〜第３の実施形態においては、端子１４を形成する場合について説明したが、これに限定されるものではなく、端子１４を省略して導電材料１７のみによって電極４及び導電パターン１０間を電気的に連結するようにしてもよい。
本発明の第４の実施形態について図１３〜図１５を用いて説明する。
第４の実施形態は、本発明の第１の実施形態〜第３の実施形態に示す電子部品の実装基板６を含んだ高周波基板を備えた無線通信機器に関する。
【００５１】
図１３は、第４の実施形態における無線通信機器４０の構成を示すブロック図である。
第４の実施形態における無線通信機器４０は、例えば、２．４ＧＨｚ帯又は５ＧＨｚ帯の周波数帯域の電磁波を媒体として、データの送受信を行う無線ローカルエリアネットワーク（無線ＬＡＮ）を構成するものである。なお、ここでは、データの送受信のうち受信について説明する。
【００５２】
無線通信機器４０は、図１３に示すように、アンテナＡＮＴを介して受信される種々の周波数の電磁波の中から所定の周波数のみを選定して中間周波信号を生成する通信部４３と、中間周波信号から情報を取り出して種々の処理を行う信号処理部４４とを備えている。
そして、通信部４３は、アンテナＡＮＴを介して受信した電磁波のうち所定の周波数の電磁波を信号として取り込んで増幅し、後述するＩＦ回路４２に伝送するＲＦ回路４１と、増幅された信号を低い周波数に変調して中間周波信号を生成し、信号処理部４４に伝送するＩＦ回路４２とを備えている。なお、図１３におけるＲＦ回路４１が高周波回路に対応している。
【００５３】
図１４は、ＲＦ回路４１の構成を示す回路ブロック図である。
ＲＦ回路４１は、図１４に示すように、アンテナＡＮＴを介して受信される種々の周波数の電磁波の中から所定の周波数のみを選別するフィルタ部５０と、フィルタ部５０を通過した信号５０ａを増幅するアンプ部５１と、増幅された信号５１ａの周波数と後述の発振回路部５３からの信号５３ａの周波数とを混合して周波数の変換を行う混合部５２と、混合部５２にて混合される周波数の信号５３ａを生成する発振回路部５３とを備えている。
【００５４】
ここで、第４の実施形態は、アンプ部５１を構成する実装基板に、本発明の電子部品の実装基板６を適用するものである。
図１５は、図１４中のアンプ部５１の回路構成を模式的に示す回路図である。
アンプ部５１は、図１５に示すように、フィルタ部５０を通過した信号５０ａがアンプ６０に入力される信号入力線６１と、アンプ６０に電力を供給する電源線６２と、アンプ６０からグランドＧＮＤに接続するグランド線６３と、増幅された信号５１ａを伝送する伝送線６４とを備えている。電源線６２には、増幅された信号５１ａが電源線６２を介して図示しない電力供給部へ伝送されるのを防ぐバイパスキャパシタ６５が設けられている。また、伝送線６４には、増幅された信号５１ａに含まれるノイズを除去するデカップリングキャパシタ６６が設けられている。なお、デカップリングキャパシタ６６は、表面実装型電子部品１であるチップ型の素子が実装基板に実装されて構成される。そして、６６ａ及び６６ｂは、デカップリングキャパシタ６６が実装基板に実装されることによって生じる寄生容量を表している。
【００５５】
増幅された信号５１ａが寄生容量６６ａ、６６ｂを通じて漏洩し、信号の振幅が損失してしまう。そこで、本発明の電子部品の実装基板６を、第１の実施形態〜第３の実施形態に示す態様で、ＲＦ回路４１のアンプ部５１に適用すれば、寄生容量６６ａ、６６ｂを低減することができる。従って、信号の振幅損失を抑制し、高周波特性の優れた高周波回路を構成することが可能となり、この高周波回路を備えた無線通信機器４０の低消費電力化が図られる。
【図面の簡単な説明】
【００５６】
【図１】第１の実施形態における電子部品の実装基板に表面実装型電子部品が実装された構成を説明する模式図。
【図２】基板表面に実装される表面実装型電子部品の一例を示す斜視図。
【図３】第１の実施形態における表面実装型電子部品が実装される実装基板の外観を示す図。
【図４】本発明の実施形態における端子とグランドパターンとの対向面積及び対向間隔を説明する図。
【図５】従来技術の実装形態における実装基板を示す図。
【図６】第１の実施形態における実装基板の製造方法を説明する工程図。
【図７】第１の実施形態における実装基板の他の製造方法を説明する工程図。
【図８】凹部の深さを表面実装型電子部品の厚みより浅くした場合の構成を示す模式断面図。
【図９】凹部の深さを表面実装型電子部品の厚みより深くした場合の構成を示す模式断面図。
【図１０】第２の実施形態における実装基板の構成を示す模式断面図。
【図１１】絶縁基板に形成されたリフローハンダ拡散防止用凹部の種々の形態を示す平面図。
【図１２】第３の実施形態における実装基板の構成を示す模式断面図。
【図１３】第４の実施形態における無線通信機器の構成を示すブロック図。
【図１４】ＲＦ回路の構成を示す回路ブロック図。
【図１５】図１４中のアンプ部の回路構成を模式的に示す回路図。
【符号の説明】
【００５７】
１…表面実装型電子部品、３…側面、４…電極、６…実装基板、８…凹部、１０…導電パターン、１３…側壁、２０…リフローハンダ拡散防止用凹部、４０…無線通信機器
【図１】
2005183476.tif 000003
【図２】
2005183476.tif 000004
【図３】
2005183476.tif 000005
【図４】
2005183476.tif 000006
【図５】
2005183476.tif 000007
【図６】
2005183476.tif 000008
【図７】
2005183476.tif 000009
【図８】
2005183476.tif 000010
【図９】
2005183476.tif 000011
【図１０】
2005183476.tif 000012
【図１１】
2005183476.tif 000013
【図１２】
2005183476.tif 000014
【図１３】
2005183476.tif 000015
【図１４】
2005183476.tif 000016
【図１５】
2005183476.tif 000017