(57)【要約】【課題】  コンバータ回路から過熱が検出されても、コンバータ回路の出力が急変することを抑えることが可能なパワーセーブ回路を提供することを目的とする。【解決手段】  通常時、検出回路１７〜１９のそれぞれのトランジスタ３１はオンしている。サーミスタ１２の温度が上昇すると、検出回路１７のトランジスタ３１がオフし、ＩＣ制御電圧が所定電圧分高くなる。さらに、サーミスタ１２の温度が上昇すると、検出回路１８のトランジスタ３１がオフし、ＩＣ制御電圧が所定電圧分高くなる。さらに、サーミスタ１２の温度が上昇すると、検出回路１９のトランジスタ３１がオフし、ＩＣ制御電圧が所定電圧分高くなる。そして、サーミスタ１２の温度が元に戻っていくと、検出回路１９のトランジスタ３１、検出回路１８のトランジスタ３１、検出回路１７のトランジスタ３１の順に、各トランジスタ３１がオンしていく。【選択図】      図１
2005312170.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を備えるコンバータ回路のパワーセーブ回路であって、
前記コンバータ回路の近傍に設けられるサーミスタの温度が第１の閾値を超えるか否かに基づいて、前記スイッチング素子への駆動信号のデューティを決定する為の制御電圧を第１の所定電圧分上昇または下降させる第１の制御回路と、
前記サーミスタの温度が前記第１の閾値よりも高い第２の閾値を超えるか否かに基づいて、前記第１の制御回路で制御された前記制御電圧を第２の所定電圧分上昇または下降させる第２の制御回路と、
を備えることを特徴とするパワーセーブ回路。
【請求項２】
請求項１に記載のパワーセーブ回路であって、
前記第１の制御回路は、
前記サーミスタの温度が前記第１の閾値を超えるか否かに基づいて、ハイレベル信号またはローレベル信号を出力する第１のコンパレータと、
前記第１の閾値を超えた状態から超えない状態に移行したときの前記第１のコンパレータの出力信号を第１の所定時間分遅延させる第１の遅延回路と、
前記第１の遅延回路で遅延された前記第１のコンパレータの出力信号に基づいて、前記制御電圧を前記第１の所定電圧分徐々に上昇または下降させる第１の制御電圧制御回路と、
を備え、
前記第２の制御回路は、
前記サーミスタの温度が前記第２の閾値を超えるか否かに基づいて、ハイレベル信号またはローレベル信号を出力する第２のコンパレータと、
前記第２の閾値を超えた状態から超えない状態に移行したときの前記第２のコンパレータの出力信号を第２の所定時間分遅延させる第２の遅延回路と、
前記第２の遅延回路で遅延された前記第２のコンパレータの出力信号に基づいて、前記第１の制御電圧制御回路で制御された前記制御電圧を前記第２の所定電圧分徐々に上昇または下降させる第２の制御電圧制御回路と、
を備えることを特徴とするパワーセーブ回路。
【請求項３】
請求項２に記載のパワーセーブ回路であって、
前記第１の所定時間は、前記第２の所定時間よりも長く設定されていることを特徴とするパワーセーブ回路。
【請求項４】
請求項１に記載のパワーセーブ回路であって、
前記第１の制御回路は、
前記サーミスタの温度が前記第１の閾値を超えるか否かに基づいて、ハイレベル信号またはローレベル信号を出力する第１のコンパレータと、
前記第１の閾値を超えた状態から超えない状態に移行したときの前記第１のコンパレータの出力信号を所定時間分遅延させる第１の遅延回路と、
前記第１の遅延回路で遅延された前記第１のコンパレータの出力信号に基づいて、前記制御電圧を前記第１の所定電圧分徐々に上昇または下降させる第１の制御電圧制御回路と、
を備え、
前記第２の制御回路は、
前記サーミスタの温度が前記第２の閾値を超えるか否かに基づいて、ハイレベル信号またはローレベル信号を出力する第２のコンパレータと、
前記第２のコンパレータの出力信号に基づいて、前記第１の制御電圧制御回路で制御された前記制御電圧を前記第２の所定電圧分上昇または下降させる第２の制御電圧制御回路と、
を備えることを特徴とするパワーセーブ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータなどのコンバータ回路における過熱保護を行うためにコンバータ回路を構成するスイッチング素子の駆動信号のデューティを制御するパワーセーブ回路に関する。
【背景技術】
【０００２】
従来より、ＤＣ−ＤＣコンバータなどのコンバータ回路において、電源投入時に発生するコンバータ回路の出力のオーバーシュートを低減することが行われている。
そして、この電源投入時におけるコンバータ回路の出力のオーバーシュートを低減させるために、例えば、電源投入時において、コンバータ回路を構成するスイッチング素子をソフトスタートさせることが行われている（例えば、特許文献１または特許文献２参照）。
【０００３】
ところで、このようなコンバータ回路を構成する部品を過熱から保護するために、コンバータ回路から過熱が検出されると、コンバータ回路の出力を抑えることが行われている。
すなわち、例えば、コンバータ回路から過熱が検出されると、コンバータ回路を構成するスイッチング素子への駆動信号のデューティを小さくし、コンバータ回路の出力を抑えることが行われている。
【０００４】
このように、コンバータ回路から過熱が検出され、コンバータ回路の出力を抑えることで、コンバータ回路における過熱によりコンバータ回路を構成する部品、例えば、スイッチング素子などが破損することを防止することができる。
【特許文献１】特開２００２−１０１６５２号  （第２〜４頁、第１〜６図）
【特許文献２】特開２００４−２３９４８号    （第３〜８頁、第１〜４図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来におけるコンバータ回路の過熱保護では、コンバータ回路から過熱が検出されるとコンバータ回路から検出される温度が通常の温度（例えば、スイッチング素子が破損しない温度）まで下がるように、コンバータ回路を構成するスイッチング素子への駆動信号のデューティを短期間で一気に小さくしていたため、コンバータ回路から過熱が検出されるとコンバータ回路の出力が急変するおそれがあった。
【０００６】
そこで、本発明では、コンバータ回路から過熱が検出されても、コンバータ回路の出力が急変することを抑えることが可能なパワーセーブ回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のパワーセーブ回路は、スイッチング素子を備えるコンバータ回路のパワーセーブ回路であって、前記コンバータ回路の近傍に設けられるサーミスタの温度が第１の閾値を超えるか否かに基づいて、前記スイッチング素子への駆動信号のデューティを決定する為の制御電圧を第１の所定電圧分上昇または下降させる第１の制御回路と、前記サーミスタの温度が前記第１の閾値よりも高い第２の閾値を超えるか否かに基づいて、前記第１の制御回路で制御された前記制御電圧を第２の所定電圧分上昇または下降させる第２の制御回路とを備えることを特徴とする。
【０００８】
これにより、温度に応じて制御電圧を段階的に制御することができるので、温度に応じて徐々に制御電圧を制御することができる。
また、上記パワーセーブ回路の第１の制御回路は、前記サーミスタの温度が前記第１の閾値を超えるか否かに基づいて、ハイレベル信号またはローレベル信号を出力する第１のコンパレータと、前記第１の閾値を超えた状態から超えない状態に移行したときの前記第１のコンパレータの出力信号を第１の所定時間分遅延させる第１の遅延回路と、前記第１の遅延回路で遅延された前記第１のコンパレータの出力信号に基づいて、前記制御電圧を前記第１の所定電圧分徐々に上昇または下降させる第１の制御電圧制御回路とを備え、前記第２の制御回路は、前記サーミスタの温度が前記第２の閾値を超えるか否かに基づいて、ハイレベル信号またはローレベル信号を出力する第２のコンパレータと、前記第２の閾値を超えた状態から超えない状態に移行したときの前記第２のコンパレータの出力信号を第２の所定時間分遅延させる第２の遅延回路と、前記第２の遅延回路で遅延された前記第２のコンパレータの出力信号に基づいて、前記第１の制御電圧制御回路で制御された前記制御電圧を前記第２の所定電圧分徐々に上昇または下降させる第２の制御電圧制御回路とを備えるように構成してもよい。
【０００９】
また、上記パワーセーブ回路において前記第１の所定時間を前記第２の所定時間よりも長く設定してもよい。
これにより、たとえ、短期間でサーミスタの温度が通常の温度（例えば、スイッチング素子が破損しない温度）に戻っても、制御電圧が第２の所定電圧分元に戻ってから、さらに第１の所定電圧分元に戻るので、制御電圧が急変することがなくなり、コンバータ回路の出力が過出力となることを防止することができる。
【００１０】
また、上記パワーセーブ回路の第１の制御回路は、前記サーミスタの温度が前記第１の閾値を超えるか否かに基づいて、ハイレベル信号またはローレベル信号を出力する第１のコンパレータと、前記第１の閾値を超えた状態から超えない状態に移行したときの前記第１のコンパレータの出力信号を所定時間分遅延させる第１の遅延回路と、前記第１の遅延回路で遅延された前記第１のコンパレータの出力信号に基づいて、前記制御電圧を前記第１の所定電圧分徐々に上昇または下降させる第１の制御電圧制御回路とを備え、前記第２の制御回路は、前記サーミスタの温度が前記第２の閾値を超えるか否かに基づいて、ハイレベル信号またはローレベル信号を出力する第２のコンパレータと、前記第２のコンパレータの出力信号に基づいて、前記第１の制御電圧制御回路で制御された前記制御電圧を前記第２の所定電圧分上昇または下降させる第２の制御電圧制御回路とを備えるように構成してもよい。
【００１１】
これにより、たとえ、短時間でサーミスタの温度が通常の温度に戻っても、制御電圧が第２の所定電圧分元に戻ってから、さらに第１の所定電圧分元に戻るので、制御電圧が急変することがなくなり、コンバータ回路の出力が過出力となることを防止することができる。
【００１２】
また、第２の制御回路に遅延回路を備える必要がないので、その分部品コストを低減することができたり、基板の実装面積を拡大することができる。
【発明の効果】
【００１３】
本発明によれば、コンバータ回路が備えるスイッチング素子への駆動信号のデューティを決定するための制御電圧を温度に応じて徐々に制御することができるので、コンバータ回路から過熱が検出されても、コンバータ回路の出力が急変することを抑えることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面を用いて説明する。
図１（ａ）は、本発明の実施形態のパワーセーブ回路を備えるコンバータ回路を示す図である。
図１（ａ）に示すように、コンバータ回路１は、直流電源２と、スイッチング素子３〜６と、トランス７と、ダイオード８、９と、コイル１０と、コンデンサ１１と、サーミスタ１２と、制御部１３とを備えて構成されている。なお、図１（ａ）に示すサーミスタ１２は、スイッチング素子３〜６の近傍に設けられているが、コンバータ回路１の近傍であればサーミスタ１２の設置場所は特に限定されない。
【００１５】
上記スイッチング素子３〜６は、それぞれ互いにブリッジ接続され、フルブリッジ方式のコンバータを構成している。なお、スイッチング素子３〜６は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）など特に限定されない。
【００１６】
上記制御部１３は、コンバータ回路１の出力に基づいて、スイッチング素子３〜６それぞれに駆動信号を出力することにより、スイッチング素子３及び６とスイッチング素子４及び５とを交互にオン、オフさせ、直流電源２の直流を交流に変換してトランス７の１次側コイルに伝えている。
【００１７】
上記ダイオード８、９は、整流回路を構成し、トランス７の２次側コイルに生じる交流を整流している。
上記コイル１０及びコンデンサ１１は、平滑回路を構成し、上記整流回路の出力を平滑している。
【００１８】
また、上記制御部１３は、入力されるＩＣ制御電圧（制御電圧）と三角基準波との比較結果に基づいてＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御し駆動信号を出力するＩＣ１４と、サーミスタ１２の温度に基づいてＩＣ制御電圧を出力するパワーセーブ回路１５とを備えて構成されている。
【００１９】
図１（ｂ）は、パワーセーブ回路１５の一例を示す図である。
図１（ｂ）に示すように、パワーセーブ回路１５は、抵抗１６と、検出回路１７〜１９と、抵抗２０〜２４とを備えて構成されている。
上記抵抗１６の一方端はサーミスタ１２の一方端に接続され、抵抗１６の他方端はグランドに接続されている。なお、サーミスタ１２の他方端は定電位Ｖ１に接続されている。
【００２０】
また、上記抵抗２０〜２３は、互いに直列に接続されていると共に、抵抗２４と並列に接続され、コンバータ回路１の出力とグランドとの間に設けられている。
また、抵抗２０と抵抗２４との接続点の電位がＩＣ制御電圧としてＩＣ１４に出力されている。
【００２１】
上記各検出回路１７〜１９は、それぞれ、コンパレータ２５と、定電圧源２６と、抵抗２７〜２９と、コンデンサ３０と、トランジスタ３１とを備えて構成されている。また、各検出回路１７〜１９において、コンパレータ２５のマイナスの入力端子はサーミスタ１２と抵抗１６との間に接続され、コンパレータ２５のプラスの入力端子は定電圧源２６のプラス側と接続されている。また、コンパレータ２５の出力端子は一方端が定電位Ｖ２に接続される抵抗２７の他方端に接続されている。また、抵抗２８の一方端はコンパレータ２５の出力端子と抵抗２７との間に接続され、抵抗２８の他方端はコンデンサ３０の一方端に接続されている。また、コンデンサ３０の他方端はグランドに接続されている。また、抵抗２９の一方端は抵抗２８とコンデンサ３０との間に接続され、抵抗２９の他方端はトランジスタ３１のベースに接続されている。また、トランジスタ３１のエミッタはグランドに接続されている。
【００２２】
また、検出回路１７のトランジスタ３１のコレクタは抵抗２０と抵抗２１との間に接続され、検出回路１８のトランジスタ３１のコレクタは抵抗２１と抵抗２２との間に接続され、検出回路１９のトランジスタ３１のコレクタは抵抗２２と抵抗２３との間に接続されている。
【００２３】
なお、検出回路１７〜１９と抵抗２０〜２３とにより特許請求の範囲の第１及び第２の制御回路を構成してもよい。例えば、検出回路１７と抵抗２０とにより特許請求の範囲の第１の制御回路を構成し、検出回路１８と抵抗２０〜２１とにより特許請求の範囲の第２の制御回路を構成してもよい。
【００２４】
また、抵抗２８とコンデンサ３０とにより特許請求の範囲の遅延回路を構成してもよい。
また、抵抗２０〜２３と各トランジスタ３１とにより特許請求の範囲の制御電圧制御回路を構成してもよい。例えば、抵抗２０と検出回路１７のトランジスタ３１とにより特許請求の範囲の第１の制御電圧制御回路を構成し、抵抗２０〜２１と検出回路１８のトランジスタ３１とにより特許請求の範囲の第２の制御電圧制御回路を構成してもよい。
【００２５】
また、検出回路１８のコンパレータ２５のプラスの入力端子に印加される電位（第２の閾値を表す電位）は、検出回路１７のコンパレータ２５のプラスの入力端子に印加される電位（第１の閾値を表す電位）よりも高くなるように設定されてもよい。
また、検出回路１９のコンパレータ２５のプラスの入力端子に入力される電位は、検出回路１８のコンパレータ２５のプラスの入力端子に印加される電位よりも高くなるように設定されてもよい。
【００２６】
次に、パワーセーブ回路１５の動作について説明する。
１）通常時（例えば、スイッチング素子３〜６などが過熱状態ではないとき）では、検出回路１７〜１９のそれぞれのコンパレータ２５の出力端子からハイレベル信号が出力され、検出回路１７〜１９のそれぞれのトランジスタ３１は全てオンしている（以下、この状態を「１段階」という）。この場合、コンバータ回路１の出力電流は抵抗２０を介して検出回路１７のトランジスタ３１に流れると共に抵抗２４に流れる。
【００２７】
２）次に、スイッチング素子３〜６などが過熱し、サーミスタ１２の温度が上昇すると、検出回路１７のコンパレータ２５のマイナスの入力端子に入力される電位がプラスの入力端子に入力される電位よりも高くなり、検出回路１７のコンパレータ２５の出力端子からローレベル信号が出力され検出回路１７のトランジスタ３１がオフする（以下、この状態を「２段階」という）。すると、コンバータ回路１の出力電流は抵抗２０及び抵抗２１を介して検出回路１８のトランジスタ３１に流れると共に抵抗２４に流れる。このように、検出回路１７のトランジスタ３１がオフすると、「１段階」に比べて、抵抗２０と抵抗２４との接続点での電位、すなわち、ＩＣ制御電圧が所定電圧（第１の所定電圧）分高くなる。そして、ＩＣ１４は、ＩＣ制御電圧が高くなる分駆動信号のデューティを小さくし、コンバータ回路１の出力を絞る。
【００２８】
３）さらに、スイッチング素子３〜６などが過熱し、サーミスタ１２の温度がさらに上昇すると、検出回路１８のコンパレータ２５のマイナスの入力端子に入力される電位がプラスの入力端子に入力される電位よりも高くなり、検出回路１８のコンパレータ２５の出力端子からローレベル信号が出力され検出回路１８のトランジスタ３１がオフする（以下、この状態を「３段階」という）。すると、コンバータ回路１の出力電流は、抵抗２０、抵抗２１、及び抵抗２２を介して検出回路１９のトランジスタ３１に流れると共に抵抗２４に流れる。このように、検出回路１７のトランジスタ３１及び検出回路１８のトランジスタ３１が共にオフすると、「２段階」に比べて、ＩＣ制御電圧が所定電圧（第２の所定電圧）分高くなる。そして、ＩＣ１４は、ＩＣ制御電圧が高くなる分駆動信号のデューティをさらに小さくし、コンバータ回路１の出力もさらに絞る。
【００２９】
４）さらに、スイッチング素子３〜６などが過熱し、サーミスタ１２の温度がさらに上昇すると、検出回路１９のコンパレータ２５のマイナスの入力端子に入力される電位がプラスの入力端子に入力される電位よりも高くなり、検出回路１９のコンパレータ２５の出力端子からローレベル信号が出力され検出回路１９のトランジスタ３１がオフする（以下、この状態を「４段階」という）。すると、コンバータ回路１の出力電流は、抵抗２０、抵抗２１、抵抗２２、及び抵抗２３に流れると共に抵抗２４に流れる。このように、検出回路１７のトランジスタ３１、検出回路１８のトランジスタ３１、及び検出回路１９のトランジスタ３１が全てオフすると、「３段階」に比べて、ＩＣ制御電圧が所定電圧分高くなる。そして、ＩＣ１４は、ＩＣ制御電圧が高くなる分駆動信号のデューティをさらに小さくし、コンバータ回路１の出力もさらに絞る。
【００３０】
５）そして、スイッチング素子３〜６などの過熱が徐々に抑えられていき、サーミスタ１２の温度が元に戻っていくと、検出回路１９のトランジスタ３１、検出回路１８のトランジスタ３１、検出回路１７のトランジスタ３１の順にオンしていき、すなわち、パワーセーブ回路１５の状態が「４段階」、「３段階」、「２段階」、「１段階」の順に戻っていき、それに伴って駆動信号のデューティも段階的に大きくなりコンバータ回路１の出力が徐々に復帰していく。
【００３１】
このように、サーミスタ１２の温度に応じてＩＣ制御電圧を段階的に制御することができるので、温度に応じて徐々にＩＣ制御電圧を制御することができる。これにより、コンバータ回路１から過熱が検出されても、コンバータ回路１の出力が急変することを抑えることができる。
【００３２】
ところで、パワーセーブ回路１５の状態が「４段階」から「１段階」に変化していく際、サーミスタ１２の温度が急に下がり、パワーセーブ回路１５の状態が「４段階」から「１段階」に短期間で一気に変化してしまう場合がある。このように、パワーセーブ回路１５の状態が「４段階」から「１段階」に短期間で一気に変化してしまうと、ＩＣ制御電圧が短期間で大幅に変化し、それに伴って駆動信号のデューティも短期間で大きく変換するためコンバータ回路１の出力が過出力となることがある。なお、サーミスタ１２の温度が徐々に元に戻り、ＩＣ制御電圧の変化が小さい場合、すなわち、例えば、パワーセーブ回路１５の状態が「２段階」から「１段階」に戻る場合はＩＣ１４の制御が正常に行われる。
【００３３】
図２は、パワーセーブ回路１５の状態が「４段階」から「１段階」に移っていく際に、コンバータ回路１の出力が過出力となった場合のコンバータ回路１の制御例を示す図である。
図２には、パワーセーブ回路１５から出力されるＩＣ制御電圧と、ＩＣ１４においてＩＣ制御電圧と比較され駆動信号のデューティを決定するための三角基準波と、ＩＣ制御電圧と三角基準波とにより決定された駆動信号のデューティ（Ｄｕｔｙ）と、コンバータ回路１の出力とが示されている。
【００３４】
図２に示す制御例では、ＩＣ制御電圧が高くなると駆動信号のデューティは小さくなり、ＩＣ制御電圧が低くなると駆動信号のデューティは大きくなっている。
また、サーミスタ１２の温度が上昇していき、検出回路１７のトランジスタ３１、検出回路１８のトランジスタ３１、及び検出回路１９のトランジスタ３１が順次オフしていくと、ＩＣ制御電圧が段階的に大きくなっていき、駆動信号のデューティ、及びコンバータ回路１の出力がそれぞれ段階的に小さくなっている。したがって、コンバータ回路１から過熱が検出されても、コンバータ回路の出力が急変することを抑えることができる。
【００３５】
ところで、図２に示す期間Ａにおいて、サーミスタ１２の温度が元に戻り（急冷却され）、検出回路１７〜１９の全てのトランジスタ３１がオンすると、それに伴ってＩＣ制御電圧が急に下がる。このように、ＩＣ制御電圧が急変すると、そのＩＣ制御電圧の変化にＩＣ１４の制御が追いつかず、図２の波線枠に示すように、コンバータ回路１の出力が過出力となるおそれがある。
【００３６】
このように、短期間でサーミスタ１２の温度が元に戻り、コンバータ回路１の出力が過出力となることを抑えるために、図１（ｂ）に示すパワーセーブ回路１５では、抵抗２８とコンデンサ３０とを備えている。これにより、各トランジスタ３１のベース−エミッタ間に印加させる電圧に時定数をもたせ、各トランジスタ３１をそれぞれゆっくりオンさせることができるので、ＩＣ制御電圧が急変することを抑えることができ、ＩＣ１４の制御が追いつかなくなるということを低減することができ、コンバータ回路１の出力が過出力となることを抑えることができる。
【００３７】
また、短期間でサーミスタ１２の温度が元に戻り、コンバータ回路１の出力が過出力となることをさらに抑える構成として、例えば、検出回路１７における抵抗２８とコンデンサ３０とからなる遅延回路（急変防止回路）の時定数（第１の所定時間、所定時間）を検出回路１８における抵抗２８とコンデンサ３０とからなる遅延回路の時定数（第２の所定時間）よりも長く設定することが考えられる。
【００３８】
図３（ａ）は、検出回路１７における抵抗２８とコンデンサ３０とからなる遅延回路の時定数を検出回路１８における抵抗２８とコンデンサ３０とからなる遅延回路の時定数よりも長く設定した際のパワーセーブ回路１５を示す図である。
なお、図１（ｂ）に示すパワーセーブ回路１５と同一の構成については同一の符号をつける。
【００３９】
また、図３（ａ）に示すパワーセーブ回路１５では、検出回路１９において抵抗２８とコンデンサ３０とを設けない構成としている。
また、例えば、検出回路１７と抵抗２０とにより特許請求の範囲の第１の制御回路を構成し、検出回路１８と抵抗２０〜２１とにより特許請求の範囲の第２の制御回路を構成してもよい。この場合、例えば、抵抗２０と検出回路１７のトランジスタ３１とにより特許請求の範囲の第１の制御電圧制御回路を構成し、抵抗２０〜２１と検出回路１８のトランジスタ３１とにより特許請求の範囲の第２の制御電圧制御回路を構成してもよい。
【００４０】
また、例えば、検出回路１８と抵抗２０〜２１とにより特許請求の範囲の第１の制御回路を構成し、検出回路１９と抵抗２０〜２３とにより特許請求の範囲の第２の制御回路を構成してもよい。この場合、例えば、抵抗２０〜２１と検出回路１８のトランジスタ３１とにより特許請求の範囲の第１の制御電圧制御回路を構成し、抵抗２０〜２３と検出回路１９のトランジスタ３１とにより特許請求の範囲の第２の制御電圧制御回路を構成してもよい。
【００４１】
このように、図３（ａ）に示すパワーセーブ回路１５では、検出回路１７における抵抗２８とコンデンサ３０とからなる遅延回路の時定数を検出回路１８における抵抗２８とコンデンサ３０とからなる遅延回路の時定数よりも長く設定しているので、短時間でサーミスタ１２の温度が元に戻り、検出回路１７のコンパレータ２５と検出回路１８のコンパレータ２５とからそれぞれローレベル信号がほぼ同時に出力されても、検出回路１８のトランジスタ３１をオンさせた後に、検出回路１７のトランジスタ３１をオンさせることができる。
【００４２】
そして、図３（ａ）に示すパワーセーブ回路１５では、検出回路１９において抵抗２８とコンデンサ３０とを設けない構成であるので、短時間でサーミスタ１２の温度が元に戻り、各コンパレータ２５からそれぞれローレベル信号がほぼ同時に出力されても、検出回路１９のトランジスタ３１、検出回路１８のトランジスタ３１、検出回路１７のトランジスタ３１の順に各トランジスタ３１をオンさせることができる。
【００４３】
図３（ｂ）は、短期間でサーミスタ１２の温度が元に戻った際の図１（ｂ）に示すパワーセーブ回路１５におけるＩＣ制御電圧の変化（波線）と図３（ａ）に示すパワーセーブ回路１５におけるＩＣ制御電圧の変化（実線）とを示す図である。なお、縦軸はＩＣ制御電圧を示し、横軸は時間を示している。
【００４４】
図３（ｂ）に示すように、図１（ｂ）に示すパワーセーブ回路１５は、ＩＣ制御電圧を徐々に通常時のＩＣ制御電圧に復帰させている。また、図３（ａ）に示すパワーセーブ回路１５は、ＩＣ制御電圧を段階的に変化させながら通常時のＩＣ制御電圧に復帰させている。
【００４５】
このように、図３（ａ）に示すパワーセーブ回路１５では、短期間でサーミスタ１２の温度が元に戻っても、ＩＣ制御電圧が電圧的にも時間的にも小さく変化していくので、ＩＣ１４の制御が追いついていかないということがなくなり、コンバータ回路１の出力が過出力となることを図１（ｂ）に示すパワーセーブ回路１５と比べてさらに抑えることができる。
【００４６】
また、図３（ａ）に示すパワーセーブ回路１５では、検出回路１９に抵抗２８及びコンデンサ３０を備える必要がないので、その分部品コストを低減することができたり、基板の実装面積を拡大することができる。
なお、図３（ａ）に示すパワーセーブ回路１５では、検出回路１９において抵抗２８とコンデンサ３０とが設けられていない構成であるが、検出回路１９において抵抗２８とコンデンサ３０とを備え、且つ、検出回路１７における抵抗２８とコンデンサ３０とからなる遅延回路の時定数を検出回路１８における抵抗２８とコンデンサ３０とからなる遅延回路の時定数よりも長くし、検出回路１８における抵抗２８とコンデンサ３０とからなる遅延回路の時定数を検出回路１９における抵抗２８とコンデンサ３０とからなる遅延回路の時定数よりも長くするように構成してもよい。
【００４７】
また、上記実施形態では、パワーセーブ回路１５が検出回路１７〜１９により構成されているが、パワーセーブ回路１５を構成する検出回路の数は限定されない。すなわち、パワーセーブ回路１５の状態を変化させる段数は限定されない。
また、図３（ａ）に示すパワーセーブ回路１５では、検出回路１９に抵抗２８及びコンデンサ３０を設けない構成であるが、検出回路１８及び１９共に抵抗２８及びコンデンサ３０を設けないように構成してもよい。このような構成の場合において、短時間でサーミスタ１２の温度が元に戻ったときのＩＣ制御電圧の変化量は、検出回路１８のトランジスタ３１と検出回路１９のトランジスタ３１とが共にオンになっても、コンバータ回路１の出力が過出力とならないような値であることが望ましい。
【００４８】
また、サーミスタ１２の温度が上昇するに従ってＩＣ制御電圧が高くなる構成に限らない。たとえば、各検出回路１７〜１９のそれぞれのコンパレータ２５のプラスの入力端子にサーミスタ１２と抵抗１６との接続点の電位が入力され、マイナスの入力端子に定電圧源２６の電位が入力されるものとする。そして、検出回路１８のマイナスの入力端子に入力される電位が検出回路１９のマイナスの入力端子に入力される電位よりも高くなるように構成され、検出回路１７のマイナスの入力端子に入力される電位が検出回路１８のマイナスの入力端子に入力される電位よりも高くなるように構成されるものとする。この場合、サーミスタ１２の温度が上昇するに従ってＩＣ制御電圧が下がるが、三角基準波との比較において駆動信号のデューティが小さくなるようにすればよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態のパワーセーブ回路を示す図である。
【図２】コンバータ回路の出力制御例を示す図である。
【図３】本発明の他の実施形態のパワーセーブ回路を示す図である。
【符号の説明】
【００５０】
１        コンバータ回路
２        直流電源
３〜６    スイッチング素子
７        トランス
８、９    ダイオード
１０        コイル
１１        コンデンサ
１２        サーミスタ
１３        制御部
１４        ＩＣ
１５        パワーセーブ回路
１６        抵抗
１７〜１９  検出回路
２０〜２４  抵抗
２５        コンパレータ
２６        定電圧源
２７〜２９  抵抗
３０        コンデンサ
３１        トランジスタ
【図１】
2005312170.tif 000003
【図２】
2005312170.tif 000004
【図３】
2005312170.tif 000005