(57)【要約】【課題】小型化可能なマイクロ波増幅器およびリニアライザを提供する。【解決手段】リニアライザ３では、可変減衰器２７は、第１の方向性結合器１３の第１の出力１３ｂと第２の方向性結合器１５の第１の入力１５ｂとの間に接続される。可変減衰器１７では、減衰値が可変できる第１の減衰部１７ａおよび減衰値が固定された第２の減衰部１７ｂが直列に接続される。歪み発生器１９および遅延器２８は、第１の方向性結合器１３の第１の出力１３ｂと第２の方向性結合器１５の第１の入力１５ｂとの間に接続される。可変移相器２１は、第１の方向性結合器１３の第２の出力１３ｃと第２の方向性結合器１５の第２の入力１５ｃとの間に接続される。可変移相器２１では、移相値が可変できる第１の移相部２１ａおよび移相値が固定された第２の移相部２１ｂとが直列に接続されている。可変減衰器１７、歪み発生器１９および遅延器２８は直列に接続されている。歪み発生器１９は、バイポーラトランジスタ２３を含む増幅器を有する。【選択図】  図２
2005252879.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受けるリニアライザと、
前記リニアライザからの信号を受けておりＭＯＳトランジスタを有する増幅器と
を備え、
前記リニアライザは、
入力信号を受ける入力、第１の出力および第２の出力を有する第１の方向性結合器と、
第１の入力、第２の入力および出力を有する第２の方向性結合器と、
前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された減衰器と、
前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された歪み発生器と、
前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された遅延器と、
前記第１の方向性結合器の前記第２の出力と前記第２の方向性結合器の前記第２の入力との間に接続された可変移相器と
を備え、
前記減衰器、前記歪み発生器および遅延器は直列に接続されており、
前記歪み発生器は、バイポーラトランジスタを含む増幅器を有する、ことを特徴とするマイクロ波増幅器。
【請求項２】
前記歪み発生器はダーリントン接続された２段の増幅段を含む、ことを特徴とする請求項１に記載されたマイクロ波増幅器。
【請求項３】
前記歪み発生器の前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタである、ことを特徴とする請求項１または請求項２に記載されたマイクロ波増幅器。
【請求項４】
入力信号を受ける入力、第１の出力および第２の出力を有する第１の方向性結合器と、
第１の入力、第２の入力および出力を有する第２の方向性結合器と、
前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された減衰器と、
前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された歪み発生器と、
前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された遅延器と、
前記第１の方向性結合器の前記第２の出力と前記第２の方向性結合器の前記第２の入力との間に接続された可変移相器と
を備え、
前記減衰器、前記歪み発生器および遅延器は直列に接続されており、
前記歪み発生器は、バイポーラトランジスタを含む増幅器を有する、ことを特徴とするリニアライザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波増幅器およびリニアライザに関する。
【背景技術】
【０００２】
文献１(電子通信学会論文誌 1981/12 Vol.1 J64-B,NO.12 P1449)には、プリディストーション（predistortion）回路が記載されている。このプリディストーション回路では、歪発生器と直列に可変位相器と可変減衰器が接続されており、歪発生器、可変位相器および可変減衰器に並列に、これらの群遅延時間と同一の遅延を実現する遅延線を配置している。
【０００３】
文献２（IEEE Transactions on Microwave theory and techniques, vol.48,No.12 December 2000 "Analog Predistortion Linearlizer for High-power RF amplifiers"）には、前置式歪補償回路が記載されている。この前置式歪補償回路は、高出力増幅器のためにＭＯＳ電界効果トランジスタ（Ｓｉ−ＬＤＭＯＳＦＥＴ）を用いた増幅器に前置式歪補償を提供するために、ＧａＡｓ電界効果トランジスタ（ＦＥＴ）を用いる歪補償器を含む。この前置式歪補償回路では、ＭＯＳ電界効果トランジスタの非線形特性がＧａＡｓ電界効果トランジスタの非線形特性と大きく異なるので、相互変調歪の３次成分と５次成分を分けてそれぞれに歪補償を行う前置式歪補償回路に設けている。
【０００４】
文献３（特開平０６−６９７１３１号公報）には、低歪半導体増幅器が記載されている。低歪半導体増幅器では、多段増幅器の入力に前置歪補償回路が接続されている。この前置歪補償回路は、多段増幅器の（入力電力に対する）利得特性および位相特性と逆の特性を有する。前置歪補償回路を用いて多段増幅器の振幅歪および位相歪を補償することにより、増幅器全体の線形性を向上している。この増幅器としては、バイポーラトランジスタを用いる増幅器、ＦＥＴのドレインバイアス電圧を抵抗を介して印加する増幅器、デュアルゲートＦＥＴを用いた増幅器が用いられる。
【０００５】
文献４には、モトローラ社のホームページから得られる。この文献では、プリディストーション（Pre-distortion）方式に関する解説がされている。この解説中に「Ideally, the pre-distortion amplifier is a smaller version of the same device technology as used in the main amplifier」とあり、歪発生器の半導体デバイスには、被補償アンプと同じプロセスで製作された同じ種類のデバイスを用いることが理想的であることが記載されている。
【非特許文献１】電子通信学会論文誌 1981/12 Vol.1 J64-B,NO.12 P1449,“複素べき級数表示による進行波管増幅器入出力非線形特性の解析とひずみ補償法への応用”
【非特許文献２】IEEE Transactions on Microwave theory and techniques, vol.48,No.12 December 2000 "Analog Predistortion Linearlizer for High-power RF amplifiers"
【非特許文献３】モトローラ社のホームページ  http://e-www.motorola.com/webapp/sps/site/application.jsp?nodeId=02VS0lT2RSxdYLxFr9#
【特許文献１】特開平０６−６９７１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
文献１に記載されたプリディストーション回路を作製すると、このサイズは大きい。文献２に記載された前置式歪補償回路では、使用する回路部品の数が多く、結果として回路サイズが大きくなる。文献３に記載された低歪半導体増幅器は、特定の半導体デバイスに提供される非線形特性の組み合わせを利用している。この低歪半導体増幅器は、上記の文献１および文献２に記載された線形化回路と異なっている。文献４に記載されたＬＤＭＯＳトランジスタは、高い動作電圧（２４ボルト〜２８ボルト）を必要とする。ＬＤＭＯＳトランジスタを歪発生器に用いると、歪発生器の消費電力が増加する。また、歪発生器の前に前置増幅器が必要である。
【０００７】
そこで、本発明は、上記の事項を鑑みて為されたものであり、小型化可能なマイクロ波増幅器およびリニアライザを提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一側面によれば、マイクロ波増幅器は、（ａ）入力信号を受けるリニアライザと、（ｂ）前記リニアライザからの信号を受けておりＭＯＳトランジスタを有する増幅器とを備え、前記リニアライザは、（ａ１）入力信号を受ける入力、第１の出力および第２の出力を有する第１の方向性結合器と、（ａ２）第１の入力、第２の入力および出力を有する第２の方向性結合器と、（ａ３）前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された減衰器と、（ａ４）前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された歪み発生器と、（ａ５）前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された遅延器と、（ａ６）前記第１の方向性結合器の前記第２の出力と前記第２の方向性結合器の前記第２の入力との間に接続された可変移相器とを備え、前記減衰器、前記歪み発生器および遅延器は直列に接続されており、前記歪み発生器は、バイポーラトランジスタを含む増幅器を有することを特徴とする。
【０００９】
このリニアライザは、２つの経路を有している。一方の経路には、可変減衰器、歪み発生器および遅延器が設けられている。この経路では、歪み発生器は、該歪み発生器に加えられる電源電圧（電源電流）に応じて歪みを発生する。他方の経路には、可変移相器が設けられており、一方の経路上の信号に生じる位相シフトに合わせて位相シフトされた信号を発生する。両経路からの信号は、第２の方向性結合器によって合成され一つに信号になる。歪み発生器のバイポーラトランジスタを含む増幅器を用いて、ＭＯＳトランジスタを有するメインアンプの応じた歪み成分を発生することができる。遅延器は、他方の経路を信号が伝搬するための生じる信号の遅延を一方の経路上の信号に与える。
【００１０】
本発明のマイクロ波増幅器では、前記歪み発生器はダーリントン接続された２段の増幅段を含むことができる。
【００１１】
このマイクロ波増幅器のダーリントン接続された増幅段を使用すれば、歪み成分を発生するために必要な利得が得られる。
【００１２】
本発明のマイクロ波増幅器では、前記歪み発生器の前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタであることが好適である。
【００１３】
好適な実施例では、歪み発生器はヘテロ接合バイポーラトランジスタを含むことができる。
【００１４】
本発明に係る別の側面によれば、リニアライザは、（ａ）入力信号を受ける入力、第１の出力および第２の出力を有する第１の方向性結合器と、（ｂ）第１の入力、第２の入力および出力を有する第２の方向性結合器と、（ｃ）前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された減衰器と、（ｄ）前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された歪み発生器と、（ｅ）前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された遅延器と、（ｆ）前記第１の方向性結合器の前記第２の出力と前記第２の方向性結合器の前記第２の入力との間に接続された可変移相器とを備え、前記減衰器、前記歪み発生器および遅延器は直列に接続されており、前記歪み発生器は、バイポーラトランジスタを含む増幅器を有する。
【００１５】
このリニアライザは、２つの経路を有している。一方の経路には、可変減衰器および歪み発生器が設けられている。この経路では、歪み発生器は、可変減衰器の調整に応じた歪みを発生する。他方の経路には、可変移相器が設けられており、一方の経路上で生じる位相シフトに合わせて信号の位相を反転する。遅延器は、他方の経路を信号が伝搬するための生じる信号の遅延を一方の経路上の信号に発生する。両経路からの信号は、第２の方向性結合器によって合成され一つに信号になる。バイポーラトランジスタを含む増幅器を含む歪み発生器は、メインバアンプの応じた歪み成分を発生するために使用される。
【００１６】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００１７】
以上説明したように、本発明によれば小型化可能なマイクロ波増幅器およびリニアライザが提供される。
【発明を実施するための最良の形態】
【００１８】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のマイクロ波増幅器およびリニアライザに係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００１９】
図１（Ａ）は、実施の形態に係るマイクロ波増幅器を示すブロック図である。図１（Ｂ）は、ドライバアンプを示す図面である。
【００２０】
マイクロ波増幅器１は、入力信号ＳＩＮを受けるリニアライザ３と、リニアライザ３からの信号を受ける増幅器５とを備える。増幅器５は、ＭＯＳトランジスタ７ａを有するメインアンプ７を含む。増幅器５は、リニアライザ３からの信号を受けておりメインアンプ７に接続されたドライバアンプ９を含む。マイクロ波増幅器１は、リニアライザ３と増幅器９との間に接続された減衰器１１を更に備えることができる。
【００２１】
マイクロ波増幅器１は、次のように動作する。図１（Ａ）に示されるように、リニアライザ３は、複数の信号成分（図１（Ａ）では、近接した信号成分Ｓ１、Ｓ２が示されている）を含む信号ＳＩＮを受ける。信号ＳＩＮは、リニアライザ３、減衰器１１およびドライバアンプ９を通過する。ドライバアンプ９は信号ＳＤＩＳを出力する。信号ＳＤＩＳは、リニアライザ３によって生成された歪み成分Ｄ１およびＤ２を含んでいる。これらの歪み成分は、例えば３次相互変調歪みＩＭ３といった歪み成分である。歪み成分Ｄ１およびＤ２は、メインアンプ７で発生される歪み成分と逆の位相を有する。メインアンプ７は、予め歪まされた信号ＳＤＩＳを受ける。メインアンプ７においても、例えば３次相互変調歪みＩＭ３といった歪み成分が発生するけれども、これらの歪み成分は歪み成分Ｄ１およびＤ２によって部分的に打ち消され、結果として、増幅された信号ＳＯＵＴの歪み成分Ｄ３、Ｄ４は、増幅された信号成分Ｓ３、Ｓ４分に比べて小さい。
【００２２】
図２は、リニアライザを示す図面である。リニアライザ３は、第１の方向性結合器１３と、第２の方向性結合器１５と、可変減衰器１７と、歪み発生器１９と、可変移相器２１とを備える。第１の方向性結合器１３は、入力信号ＳＩＮを受ける入力１３ａ、第１の出力１３ｂおよび第２の出力１３ｃを有する。第２の方向性結合器１５は、出力１５ａ、第１の入力１５ｂおよび第２の入力１５ｃを有する。可変減衰器２７は、第１の方向性結合器１３の第１の出力１３ｂと第２の方向性結合器１５の第１の入力１５ｂとの間に接続されている。可変減衰器１７は、減衰値が可変できる第１の減衰素子１７ａと、第２の減衰素子１７ｂとを有しており、第１の減衰素子１７ａおよび第２の減衰素子１７ｂは直列に接続されている。歪み発生器１９は、第１の方向性結合器１３の第１の出力１３ｂと第２の方向性結合器１５の第１の入力１５ｂとの間に接続されている。可変減衰器２７は、第１の方向性結合器１３の第１の出力１３ｂと第２の方向性結合器１５の第１の入力１５ｂとの間に接続されている。遅延器２８は、第１の方向性結合器１３の第１の出力１３ｂと第２の方向性結合器１５の第１の入力１５ｂとの間に接続される。可変移相器２１は、第１の方向性結合器１３の第２の出力１３ｃと第２の方向性結合器１５の第２の入力１５ｃとの間に接続されている。可変移相器２１は、移相値が可変できる第１の移相素子２１ａと、移相値が可変できる第２の移相素子２１ｂとを有しており、第１の移相素子２１ａおよび第２の移相素子２１ｂは直列に接続されている。可変減衰器１７、歪み発生器１９および遅延器２８は直列に接続されている。歪み発生器１９は、バイポーラトランジスタ２３を含む増幅器を有する。
【００２３】
リニアライザ３は、信号が伝搬する２つの経路２９、３１を有している。リニアライザ３が受けた信号ＳＩＮは、２つの信号成分Ｓ１、Ｓ２を含んでおり、第１の方向性結合器１３によって２つに分岐される。一方の経路２９には、可変減衰器１７、歪み発生器１９および遅延器２８が設けられている。この経路２９では、歪み発生器１９は、該歪み発生器１９に加えられる電源電圧（電源電圧）に応じて歪みを発生する。他方の経路３１には、可変移相器２１が設けられており、一方の経路２９上で生じる位相シフトに合わせて信号の位相をシフトするけれども、歪みの発生はない。第２の方向性結合器１５は、一方の経路２９上を伝搬した信号Ｓｉｇ１と、他方の経路３１上を伝搬した信号Ｓｉｇ２とを受ける。信号Ｓｉｇ１は、信号成分Ｓ１、Ｓ２に加えて、歪み発生器１９によって生成された歪み成分（３次および５次以上の相互変調歪み）Ｄｉｓ１、Ｄｉｓ２を含む。両経路２９、３１からの信号Ｓｉｇ１、Ｓｉｇ２は、第２の方向性結合器１５によって合成され一つに信号ＳＤＯＵＴになる。信号ＳＤＯＵＴは、信号成分Ｓ１、Ｓ２および位相が反転された歪み成分Ｄ１、Ｄ２を含む。他方の経路上では、歪み発生器１９のバイポーラトランジスタ２３を含む増幅器を用いて、ＭＯＳトランジスタ７ａを有するメインアンプ７の応じた歪み成分を発生できる。
【００２４】
リニアライザ３では、必要に応じて、移相器２１の出力と第２の方向性結合器１５の第２の入力１５ｂとの間に、固定アッテネータ２５を設けることができる。第２の方向性結合器１５は、固定アッテネータ２５によって減衰された信号Ｓｉｇ２を受ける。また、必要に応じて、遅延器２８の出力と第２の方向性結合器１５の第１の入力１５ａとの間に、固定アッテネータ２７を設けることができる。固定アッテネータ２７は、例えば抵抗Ｒ７、Ｒ８、Ｒ９を含む。この固定アッテネータによって減衰された信号Ｓｉｇ１が第２の方向性結合器１５に提供される。
【００２５】
図３は、リニアライザモジュールを構成する部品を示す図面である。方向性結合器１３は、１０ｄＢカプラＣＰ１および抵抗素子ＲＣＰ０を含む。カプラＣＰ１は、入力信号ＳＩＮを分配して、可変減衰器１７および可変移相器２１それぞれに分配信号を提供する。可変移相器２１は、第１の移相素子２１ａ、第２の移相素子２１ｂ、抵抗素子ＲＣＰ１〜ＲＣＰ５およびキャパシタＣ５およびＣ７から成る。可変移相器２１の移相シフトは、ＶＰＨ信号によって調整される。この信号ＶＰＨは、抵抗素子を介してカプラＣＰ２およびＣＰ３の入力および出力に加えられる。この経路上で１８０度以上の移相を実現するために、２つの移相器を用いる。第１の移相素子２１ａは、３ｄＢカプラＣＰ２、可変容量ダイオードＶＤｉ１およびＶＤｉ２とを含む。第２の移相素子２１ｂは、３ｄＢカプラＣＰ３と可変容量ダイオードＶＤｉ３およびＶＤｉ４とを含む。固定アテネータ２５は、抵抗Ｒ１、Ｒ２、Ｒ３から成る。固定アテネータ２５は、第２の方向性結合器１５の第２の入力１５ｃと移相器２１との間に接続される。第２の方向性結合器１５は、１０ｄＢカプラＣＰ４および抵抗素子ＲＣＰ１０を含む。
【００２６】
可変減衰器１７は、第１の減衰素子１７ａ、第２の減衰素子１７ｂ、抵抗素子ＲＣＰ６およびＲＣＰ７を含む。可変減衰器１７の減衰量は、ＶＡＴＴ信号によって調整される。この信号ＶＡＴＴは、抵抗素子を介してカプラＣＰ５の入力および出力に加えられる。第１の減衰素子１７ａは、３ｄＢカプラＣＰ５とＰＩＮダイオードＰＤｉ１、ＰＤｉ２からなる。第２の減衰素子１７ｂは、抵抗Ｒ４、Ｒ５、Ｒ６から構成される固定アテネータから成る。歪み発生器１９は、信号を増幅すると共に歪成分を発生する。歪み発生器１９は、バイポーラトランジスタ２３を含み、バイポーラトランジスタ２３の電源電流（電源電圧）値は、ＶＩＭ信号によって調整される。この信号ＶＩＭは、抵抗素子およびインダクタを介してバイポーラトランジスタのコレクタ端子に加えられる。歪み発生器１９の出力は、遅延器２８に接続される。遅延器２８は、１０ｄＢカプラＣＰ６、抵抗素子ＲＣＰ８、ＲＣＰ９を含む。遅延器２８は、第２の方向性結合器１５の第１の入力１５ｂに接続される。
【００２７】
歪みルートからの信号Ｓｉｇ１および無歪みルートからの信号Ｓｉｇ２は、カプラＣＰ４によって結合される。遅延器２８は、信号Ｓｉｇ１（歪みルート）および信号Ｓｉｇ２（無歪みルート）の信号の群遅延時間を合わせるために利用される。歪み発生器２３によって発生された非線形成分を無歪みルート上の移相器（１８０度以上の大きさ）を用いて変化することによって、メインアンプ（図１の参照番号７）の逆特性の歪成分を生成している。
【００２８】
第２の方向性結合器１５の出力１５ａは、減衰器１１に接続される。減衰器１１は、３ｄＢカプラＣＰ７、抵抗素子ＲＣＰ１１、ＲＣＰ１２、ＲＣＰ１３を含む。この減衰器は、歪を補償される増幅器の利得特性が温度により変化したときに、減衰量を調整して歪補償特性を合わせるために使用される。減衰器１１に替えて、或いは減衰器１１と直列に可変減衰器を備えることができる。
【００２９】
図３に示されるように、第１の方向性結合器１３は可変減衰器１７とキャパシタＣ１を介して結合されており、可変減衰器１７は歪み発生器１９とキャパシタＣ２を介して結合されている。第１の方向性結合器１３は可変移相器２１とキャパシタＣ４を介して結合されており、可変移相器２１は固定アッテネータ２５にキャパシタＣ５を介して結合されている。第１の減衰素子１７ａは第２の減衰素子１７ｂとキャパシタＣ６を介して結合されおり、第１の移相素子２１ａは第２の移相素子２１ｂとキャパシタＣ７を介して接続されている。歪み発生器１９は遅延器２８に直接に接続されている。遅延器２８は、固定アッテネータ２７にキャパシタＣ８を介して接続されている。
【００３０】
減衰器１１は、ドライバアンプ９にキャパシタＣＣＰ１およびＣＣＰ２を介して接続されており、キャパシタＣＣＰ１およびＣＣＰ２それぞれの一端には、インダクタが接続されている。ドライバアンプ９は、一又は複数の増幅段を含む。各増幅段は、トランジスタを含んでおり、キャパシタを介して結合される。図１（Ｂ）に示されるように、ドライバアンプ９は、例えば３つの増幅段Ｑ１、Ｑ２、Ｑ３を含む。増幅段Ｑ２および増幅段Ｑ３は並列に接続されており、増幅段Ｑ１からの信号を受ける。ドライバアンプ９は、増幅段Ｑ１の入力に接続されたインピーダンス整合回路３３ａ、増幅段Ｑ２およびＱ３の入力に接続されたインピーダンス整合回路３３ｂ、増幅段Ｑ３の出力に接続されたインピーダンス整合回路３３ｃを含む。ドライバアンプ９は、メインアンプ７に入るために必要な信号入力のレベルにリニアライザ３からの信号を増幅する。図１（Ｃ）は、ドライバアンプの増幅段を示す図面である。増幅段Ｑ１およびＱ２の各々は、例えば、ＧａＡｓパルスドープ電界効果トランジスタＦＥＴを含む増幅回路である。トランジスタＦＥＴのゲートにはバイアス回路ＢＳが接続されている。トランジスタＦＥＴのソースは接地されている。トランジスタＦＥＴのドレインには負荷回路ＬＤが接続されている。トランジスタＦＥＴのゲートとドレインとの間には、帰還回路ＦＢが接続されている。バイアス回路ＢＳには電源ＶＰ１が供給され、負荷回路ＬＤには電源ＶＰ２が供給される。増幅段Ｑ３は、多くの場合、帰還回路ＦＢを含まない回路を用いられる。
【００３１】
図４（Ａ）は、歪み発生器のための回路を示す図面である。図４（Ｂ）は、歪み発生器のための増幅器の回路面である。歪み発生器１９ための回路は、バイポーラトランジスタ２３のベースは、入力信号を受ける。エミッタは、接地されている。コレクタには、インダクタ２３ａの一端が接続されている。インダクタ２３ａの他端およびキャパシタ２３ｂの一端はノードＮ１に接続されており、キャパシタ２３ｂの他端は接地されている。ノードＮ１には、抵抗２３ｃを介して制御電圧ＶＩＭが加えられる。キャパシタ２３ｄが、制御電圧ＶＩＭを受ける端子に接続されている。この回路の利得特性および歪み特性は、制御電圧ＶＩＭに応じて変わる。一実施例では、インダクタ２３ａは、１００ナノヘンリであり、キャパシタ２３ｂは０．１マイクロファラッドである。
【００３２】
バイポーラトランジスタ２３は、図４（Ｂ）に示される増幅器３３に置き換えることができる。増幅器３３は、ダーリントン接続された増幅段を含むことができ、ダーリントン接続の増幅段は、バイポーラトランジスタ３５、３７ａ、３７ｂ、３７ｃを含む。トランジスタ３５、３７ａ、３７ｂ、３７ｃのエミッタには、抵抗が接続されている。また、トランジスタ３５のエミッタとトランジスタ３７ａ、３７ｂ、３７ｃのベースとの間には、それぞれ抵抗が接続されている。好適な実施例の増幅器では、ＧａＡｓ基板上にＩｎＧａＰ半導体で形成されたヘテロ接合バイポーラトランジスタを用いる。この増幅器はダーリントン接続により２段構成としてある。このことにより、０．５〜３ＧＨｚの範囲における利得が１５ｄＢ以上になる。
【００３３】
図５（Ａ）および図５（Ｂ）は、この増幅器に用いられるヘテロ接合バイポーラトランジスタの非線形特性を示す図面である。この特性は、抵抗１５０オームを介してコレクタに電圧が給電されたヘテロ接合バイポーラトランジスタのデータである。電源電流を１０〜９０ミリアンペアまで変化させることにより、Ｐｉｎ−Ｇａｉｎ特性では、以下のような３つの非線形カーブを作り出す事が可能である。（１）利得が入力電力の増大に伴い低下し、飽和出力近傍でさらに減少する。（２）利得は入力電力の増大に伴い平坦であり、飽和出力近傍で低下する。（３）利得は入力電力の増大に伴い上昇し、飽和出力近傍で減少する。位相の変化は、Ｐｉｎ−△Ｐｈａｓｅ特性にあるように、一部の領域を除いて、全体的に遅れる傾向にある。
【００３４】
図６（Ａ）および図６（Ｂ）はＳｉ−ＬＤMＯＳ−ＦＥＴを用いるメインアンプの特性を示す図面である。このメインアンプは２．１ＧＨｚ帯において１ｄＢ飽和出力電力１８０ワットを有する。図６（Ａ）では、横軸が入力電力を示し、縦軸が利得を示す。図６（Ｂ）では、横軸が入力電力を示し、縦軸が位相の変化を示す。その傾きには、ゲートバイアスに応じて３種類に分類される。（１）入力電力の増大に伴い利得は低下し、飽和出力近傍でさらに減少する。（２）入力電力の増大に伴い利得は平坦であり、飽和出力近傍で低下する。（３）入力電力の増大に伴い利得は上昇し飽和出力近傍で減少する。位相は遅れる傾向にある。
【００３５】
ヘテロ接合バイポーラトランジスタの特性とＳｉ−ＬＤMＯＳ−ＦＥＴの特性を比較すると、バイポーラトランジスタの電源電流（電源電圧）を変化させることによって、Ｓｉ−ＬＤMＯＳ−ＦＥＴと似た非線形特性を作り出す事が可能であることが理解される。この非線形特性をリニアライザ３の回路を用いて逆相にして利用すると共に適切な大きさを調整して歪信号を生成すれば、メインアンプ７の非線形特性を改善することができる。
【００３６】
図７（Ａ）および図７（Ｂ）は、それぞれ、本実施の形態に係るリニアライザを使用しないマイクロ波増幅器のＰｉｎ−Ｇａｉｎ特性およびＰｉｎ−△Ｐｈａｓｅ特性を示す図面である。図７（Ｃ）および図７（Ｄ）は、それぞれ、本実施の形態に係るリニアライザを使用するマイクロ波増幅器のＰｉｎ−Ｇａｉｎ特性およびＰｉｎ−△Ｐｈａｓｅ特性を示す図面である。図７（Ａ）〜図７（Ｄ）の横軸は入力パワー（ｄＢｍ）であり、一目盛り２．５ｄＢである。図７（Ａ）および図７（C）において、縦軸は出力の位相（ｄｅｇ）であり、一目盛り２ｄｅｇである。図７（Ｂ）および図７（Ｄ）の縦軸は利得（ｄＢ）であり、一目盛り０．５ｄＢである。図７（Ａ）および図７（Ｂ）に示された特性と図７（Ｃ）および図７（Ｄ）に示された特性との比較によれば、本実施の形態に係るリニアライザとメインアンプとを組み合わせると、線形性が改善されることが理解される。
【００３７】
図８（Ａ）は、本実施のリニアライザを用いていないマイクロ波増幅器の隣接チャネル電力漏洩特性を示す図面である。図８（Ｂ）は、本実施のリニアライザを用いるマイクロ波増幅器の隣接チャネル電力漏洩特性を示す図面である。図９は、隣接チャネル電力漏洩比を示す図面である。
【００３８】
図８（Ａ）の特性と図８（Ｂ）の特性の比較によれば、隣接チャネル漏洩電力が、約１５ｄＢの改善が得られている。隣接チャネル漏洩電力は、増幅器の非線形により発生するもので、線形性がよくなれば漏洩電力は低減する。この特性によれば、例えばW-CDMAのスペクトラムエミッションマスクの仕様を満足することができる。例えば、４０ｄＢｍ以上の出力でスペクトラムエミッションマスクの仕様を満足させるためには、発明者らの経験によれば隣接チャネル漏洩電力が−５２ｄＢｃであることと等価である。前置歪み補償を用いない場合は、３６ｄＢｍで仕様を満たさなくなるけれども、本実施の形態に係る回路を使用すると出力４３ｄＢｍでも仕様を満足できる。
【００３９】
図１０は、本実施の形態に係るリニアライザを搭載した８００MHz帯用リニアライザモジュールを示す図面である。このモジュールは、リニアライザ３、減衰器１１並びにドライバアンプ９から成り、これらがモジュール基板３９上に搭載されている。リニアライザ３は、歪み発生器、可変アッテネータ、カプラおよび移相器を含む。歪み発生器はヘテロ接合バイポーラトランジスタを用いて設計されたＭＭＩＣを用いる。ヘテロ接合バイポーラトランジスタによれば、メインアンプのLDMOSの非線形特性に望ましい歪みを発生できる。リニアライザの損失は約１０ｄＢであり、ドライバアンプの利得は３０ｄＢである。ドライバアンプには、パルスドープ構造のＧａＡｓ−ＭＥＳＦＥＴを使用している。
【００４０】
例示的なサイズを示せば、約２０．６×４２平方ミリメートルの基板３９上において、リニアライザ３は、Ｗ１＝約２０．６ミリメートル、Ｗ２＝約２０ミリメートルのサイズを有する。ドライバアンプ９は、約２０．６×２２平方ミリメートルの領域に搭載されている。基板３９上には、さらに、減衰器１１も搭載されている。
【００４１】
文献１に記載された回路は遅延線を用いているので、本実施の形態に係るリニアライザと比較して、大きなサイズとなる。文献２に記載された回路は、９個のハイブリッドカプラー、５個の可変減衰器、５個の可変移相器、２個の歪発生用半導体デバイス、１個の線形増幅用半導体デバイス、および遅延線を含んでいるので、大きなサイズとなる。文献３に記載された回路は、例えば歪み発生器を増幅器としても利用している点で、本実施の形態に係る回路と異なる。また、利得および位相の特性が本実施の形態と異なっている。文献４では、メインアンプに使用されたＭＯＳトランジスタの特性に合わせ込まれたＭＯＳトランジスタを用いる歪み発生器が記載されている。この歪み発生器は、２６〜２８ボルトの電源電圧が必要としており、１〜５ワットの消費電力、１０〜１２ｄＢの利得（０．５〜２ＧＨｚ）、１ワットの飽和出力といった特性を示す。また、実装面積は本体の大きさだけで、１ｃｍ×１ｃｍ程度のサイズが最小でも必要とされる。一方、本実施の形態に係る歪み発生器のサイズは、例えば０．５ｃｍ×０．５ｃｍ程度である。
【００４２】
既に説明したように、上記の実施の形態では、プレディストーション法を用いるマイクロ波増幅器およびリニアライザを説明している。このマイクロ波増幅器およびリニアライザによれば、低コストで消費電力が低く小型化が可能になる。メインアンプ（被補償アンプ）が発生する非線形歪の逆相成分は、その前段に配置されたリニアライザにより発生される。メインアンプは、最終的に非線形成分が打ち消された信号を生成できる。例えば、W-CDMA信号のような大きなピーク対平均電力比を持つ信号を補償するためには、広い出力範囲で非線形成分を補償しなければ、隣接チャネル漏洩電力（ＡＣＬＲ）値は改善できない。しかしながら、本実施の形態によれば、Si-LDMOSFETを用いる高出カパワーアンプの歪補償が可能なリニアライザモジュールが提供される。
【００４３】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【図面の簡単な説明】
【００４４】
【図１】図１（Ａ）は、実施の形態に係るマイクロ波増幅器を示すブロック図である。図１（Ｂ）は、ドライバアンプを示す図面である。図１（Ｃ）は、ドライバアンプの増幅段を示す図面である。
【図２】図２は、リニアライザを示す図面である。
【図３】図３は、リニアライザモジュールを構成する部品を示す図面である。
【図４】図４（Ａ）は、歪み発生器のための増幅器の回路を示す図面である。図４（Ｂ）は、歪み発生器のための増幅器の回路面である。
【図５】図５（Ａ）および図５（Ｂ）は、この増幅器に用いられるヘテロ接合バイポーラトランジスタの非線形特性を示す図面である。
【図６】図６（Ａ）および図６（Ｂ）は、Ｓｉ−ＬＤMＯＳ−ＦＥＴを用いるメインアンプの特性を示す図面である。
【図７】図７（Ａ）および図７（Ｂ）は、それぞれ、本実施の形態に係る前置歪補償回路を使用しないマイクロ波増幅器のＰｉｎ−Ｇａｉｎ特性およびＰｉｎ−△Ｐｈａｓｅ特性を示す図面である。図７（Ｃ）および図７（Ｄ）は、それぞれ、本実施の形態に係る前置歪補償回路を使用するマイクロ波増幅器のＰｉｎ−Ｇａｉｎ特性およびＰｉｎ−△Ｐｈａｓｅ特性を示す図面である。
【図８】図８（Ａ）は、本実施のリニアライザを用いていないマイクロ波増幅器の隣接チャネル電力漏洩特性を示す図面である。図８（Ｂ）は、本実施のリニアライザを用いるマイクロ波増幅器の隣接チャネル電力漏洩特性を示す図面である。
【図９】図９は、隣接チャネル電力漏洩比を示す図面である。
【図１０】図１０は、本実施の形態に係るリニアライザを搭載した８００MHz帯用リニアライザモジュールを示す図面である。
【符号の説明】
【００４５】
１…マイクロ波増幅器、３…リニアライザ、５…増幅器、７ａ…ＭＯＳトランジスタ、７…メインアンプ、６…増幅器、１１…減衰器、１３…第１の方向性結合器、１５…第２の方向性結合器、１７…可変減衰器、１７ａ…第１の減衰素子、１７ｂ…第２の減衰素子、１９…歪み発生器、２１…可変移相器、２１ａ…第１の移相素子、２１ｂ…第２の移相素子、２３…バイポーラトランジスタ、２５、２７…アッテネータ、２８…遅延器、２９、３１…信号伝搬経路、Ｑ１、Ｑ２、Ｑ３…増幅段、３３…増幅器、３５、３７ａ、３７ｂ、３７ｃ…バイポーラトランジスタ  
【図１】
2005252879.tif 000003
【図２】
2005252879.tif 000004
【図３】
2005252879.tif 000005
【図４】
2005252879.tif 000006
【図５】
2005252879.tif 000007
【図６】
2005252879.tif 000008
【図７】
2005252879.tif 000009
【図８】
2005252879.tif 000010
【図９】
2005252879.tif 000011
【図１０】
2005252879.tif 000012