(57)【要約】【課題】  構成を複雑化することなく、簡略にデジタル無線伝送が行える送信装置及び受信装置を実現する。【解決手段】  本発明の送信装置は、基準クロック１ｃ及び中間周波数信号２ａを生成する基準信号発生器１と、入力されたアナログ信号を上記基準クロック１ｃに同期してデルタシグマ変調１ビットデジタル信号６ａに変換するΔΣ変調１ビットデジタル信号生成回路６と、上記基準クロック１ｃに同期して、該基準クロックより高い周波数の搬送波を生成する搬送波基準発振回路１１と、上記中間周波数信号２ａを上記ΔΣ変調１ビットデジタル信号生成回路６の出力信号６ａに応じてスイッチングするスイッチ３と、上記スイッチ３によってスイッチングされたて上記中間周波数信号２ａと上記搬送波とを混合する混合回路１２と、上記混合回路１２の出力信号を送信可能な電力まで増幅して無線送信する送信出力回路１３とを備えている。【選択図】  図１
2005252487.tif 000002
【特許請求の範囲】
【請求項１】
基準クロック及び中間周波数信号を生成する基準信号生成手段と、
入力されたアナログ信号を上記基準クロックに同期してデルタシグマ変調１ビットデジタル信号に変換するADコンバータと、
上記基準クロックに同期して、該基準クロックより高い周波数の搬送波を生成する搬送波生成手段と、
上記中間周波数信号を上記ADコンバータの出力信号に応じてスイッチングするスイッチング手段と、
上記スイッチング手段によってスイッチングされたて上記中間周波数信号と上記搬送波とを混合する混合手段と、
上記混合手段の出力信号を送信可能な電力まで増幅して無線送信する送信出力手段とを備えた送信装置。
【請求項２】
前記デルタシグマ変調１ビットデジタル信号に基づいて、前記中間周波数信号の電圧降下を行う電圧降下手段を更に備えたことを特徴とする請求項１に記載の送信装置。
【請求項３】
多チャンネルで無線送信するものであり、
上記各チャンネルのデータ形式を識別する識別信号を生成する識別信号生成手段を更に備え、
前記ADコンバータは、前記アナログ信号に上記識別信号を加えたものを前記デルタシグマ変調１ビットデジタル信号に変換し、変換されたデルタシグマ変調１ビットデジタル信号は上記識別信号を可聴帯域外に含むことを特徴とする請求項１に記載の送信装置。
【請求項４】
前記スイッチング手段と前記混合手段との間に送信すべき信号のみを通過させるフィルタ手段を更に設けたことを特徴とする請求項１又は２に記載の送信装置。
【請求項５】
前記基準クロックは、前記搬送波生成手段の生成する搬送波を分周した信号であることを特徴とする請求項１〜４のいずれか１項に記載の送信装置。
【請求項６】
前記基準クロックは、前記搬送波生成手段の生成する搬送波を定倍した信号であることを特徴とする請求項１〜４のいずれか１項に記載の送信装置。
【請求項７】
前記ADコンバータは、変換したデルタシグマ変調１ビットデジタル信号を少なくとも2回以上繰り返して出力することを特徴とする請求項１に記載の送信装置。
【請求項８】
受信信号のうち受信すべき周波数帯域の信号と、局部発振手段によって生成された局部発振信号とを混合し、請求項１又は２に記載の送信装置のスイッチング手段の出力信号である前記中間周波数信号を検出する検出手段と、
上記中間周波数信号と上記局部発振信号とが同期するように上記局部発振信号を制御する制御手段とを備えた受信装置。
【請求項９】
前記送信装置からの搬送波の周波数を検出する周波数検出手段を備え、
前記制御手段は、上記搬送波の周波数に前記局部発振信号の周波数を設定することを特徴とする請求項８に記載の受信装置。
【請求項１０】
受信信号レベルを検出するレベル検出手段を備え、
前記制御手段は、上記受信信号レベルに基づいて前記デルタシグマ変調１ビットデジタル信号を復調することを特徴とする請求項８に記載の受信装置。
【請求項１１】
前記制御手段は、前記送信装置から搬送されるデルタシグマ変調１ビットデジタル信号に含まれる暗号に基づいて受信の可否を制御することを特徴とする請求項８に記載の受信装置。
【請求項１２】
伝送環境に応じて、請求項１に記載の送信装置のデルタシグマ変調１ビットデジタル信号と、請求項２に記載の送信装置のデルタシグマ変調１ビットデジタル信号とを切り替える切替手段を備え、  上記切替手段によって切り替えられたデルタシグマ変調１ビットデジタル信号と、局部発振手段によって生成された局部発振信号とを混合して前記中間周波数信号を検出し、上記中間周波数信号と上記局部発振信号とが同期するように上記局部発振信号を制御する制御手段とを備えた受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デルタシグマ変調１ビットデジタル信号を高品位に無線伝送する送信装置及び受信装置に関するものである。
【背景技術】
【０００２】
デジタル無線伝送については、従来から種々の方式が知られ、マルチビット方式によるフレームやパケット方式の伝送が広く採用されている。
【０００３】
ASK(amplitude shift keying：振幅偏移変調)の方式の無線伝送は、周波数や位相を変調する方式に比べて構成が単純である。この方式は、周波数利用効率が低いため、一般の無線周波数帯ではほとんど用いられていない。
【０００４】
しかしながら、Amplitude Shift Keyingの方式は、周波数や位相を変調する方式に比べて構成が単純であるため、超高速領域における送受信回路の低コスト化に有利である。
【０００５】
上記ASK方式は、搬送波の振幅を入力デジタル信号に対応させて変化させるもので、次式(1)で表される。
【０００６】
SASK(t)＝a(t) cos 2πfct            (1)                                          ここでa(t):振幅項, fc:キャリア周波数で表せられ、最も簡単な２値信号の場合(2ASK)、“1”と“０”に対応してa(t)が“1”と“０”になるので、図１１（ｂ）のように搬送波がon/offされることになる。したがって、ASKは on-off-keying(OOK)とも呼ばれている。なお、図１１（ａ）は入力波形を示し、図１１（ｃ）はPSKの波形を示し、図１１（ｄ）はFSKの波形を示す。
【０００７】
ASK方式は、その振幅に情報が含まれているため、包絡線検波が可能であり、その意味ではAM方式であるとも言える。また一方で、変動の激しいフェージング現象の影響を受けやすく移動通信に適用しにくい。
【０００８】
M符号に応じて多値振幅を割り当てる多値ASKでは、信号振幅の大きさは帯域幅に影響しないので、伝送帯域幅は2値ASKのまま、情報伝送速度を上げ、周波数利用効率を高めることができる。ただし、そのためには大きな送信電力が必要となり、また受信時に包絡線の歪みが起こるので、包絡線検波の際に誤りが多発することが考えられる。
【０００９】
従来のデジタル伝送は、送信側より矩形波を送信し、これを受信し、検波した矩形波の立ち上がりもしくは立下りを検出し、波形整形回路を通して送信時の矩形波を抽出しデジタル信号列にするものである。
【００１０】
従来のデジタル無線伝送の一例としてループバックを行う場合のデータ伝送方式の構成とそれを改善したものが、例えば特開昭５８−３６０６号公報(特許文献１)に開示されている。以下に図１２及び図１３を参照しながら簡単に説明する。
【００１１】
図３に示された伝送系のいて、ループバックを行う場合、まず送信側においてパターン発生器１０７からの特定のパターンを入力する。このパターンはＤ／Ａ変換機１０１においてベースバンド信号に変換され、さらにアナログ信号に変換されて対局へ伝送される。対局においてはアナログ信号入力をベースバンド信号に変換し、さらにＡ／Ｄ変換器１１６によってデジタル信号に変換する。パターン検出器１１８は、送信側におけると同じ特定パターンを検出して、ＡＧＣ固定信号を発生してＡＧＣ増幅器１１２に入力する。ＡＧＣ増幅器１１２は、この信号によってレベル調整を停止して固定利得となる。
【００１２】
次に送信側においては、キャリアパイロット信号のレベルを一定値だけ上げるか又は下げるかして変化させる。対局ではＡＧＣ増幅器１１２の出力に設けられたＤＥＴ１１７Ａによってキャリアパイロットレベルを監視して、レベル変化が検出されたとき、ベースバンド信号出力またはデジタル信号出力を自局送信部に折り返してループバックを行う。
【００１３】
これによれば、デジタル信号を一旦、DAコンバータを介してアナログ信号にした後、キャリアと混合させてアナログ信号として伝送し、それを受信端で受信して検波、及び復調をした後、再度ADコンバータを介してデジタル信号を得る構成が用いられている。
【００１４】
なお、図１３において、Ａはデータ信号のスペクトルを示し、Ｂは通常の状態におけるキャリアパイロット、Ｂ’はループバック状態におけるキャリアパイロットを示す。
【特許文献１】特開昭５８−３６０５３号公報（公開日：１９８３年３月２日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
上記従来のデジタルの無線伝送においては、マルチビット伝送やパケット方式の無線データを送受信しているので、無線伝送時の波形崩等の受信状況悪化に伴うデータの再送や、ジッタズレなどの問題でパケット長、フレーム長での誤り率がオーバーすると、再送が必要となる。また、このように再送しても、再送データに誤りがあると、データ欠落が生じてしまうことになる。
【００１６】
このように従来のデジタルの無線伝送によれば、エラー回復、及び誤り訂正のための回路構成が複雑になり、デジタルデータ無線伝送回路が、非常に高価なものになってしまうばかりか、開発期間も非常に長くなり、効率のよい開発が行えなくなってしまうという問題点を有している。デジタルデータの取扱の簡単化を図りながら、セキュリティの確保も可能な無線伝送が求められている。
【００１７】
最近の動向として、アナログ無線伝送を排除し、デジタル無線伝送のみにする取組が進んできている。デジタル信号の無線伝送方式は、アナログ以上に方式が多くあるので、デジタル無線伝送の簡略化と電波の有効活用とが更に必要となる。
【００１８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、構成を複雑化することなく、簡略にデジタル無線伝送が行える送信装置及び受信装置を提供すると共に、有効に電波を活用できる送信装置及び受信装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明に係る送信装置は、上記課題を解決するために、基準クロック及び中間周波数信号を生成する基準信号生成手段と、入力されたアナログ信号を上記基準クロックに同期してデルタシグマ変調１ビットデジタル信号に変換するADコンバータと、上記基準クロックに同期して、該基準クロックより高い周波数の搬送波を生成する搬送波生成手段と、上記中間周波数信号を上記ADコンバータの出力信号に応じてスイッチングするスイッチング手段と、上記スイッチング手段によってスイッチングされたて上記中間周波数信号と上記搬送波とを混合する混合手段と、上記混合手段の出力信号を送信可能な電力まで増幅して無線送信する送信出力手段とを備えている。
【００２０】
上記構成によれば、入力されたアナログ信号は、基準信号生成手段によって生成された基準信号に同期して、ADコンバータによってデルタシグマ変調１ビットデジタル信号に変換される。また、基準信号生成手段によって生成された中間周波数信号は、スイッチング手段によって、上記ADコンバータの出力信号（デルタシグマ変調１ビットデジタル信号）に応じてスイッチングされる。スイッチング手段のスイッチングにより、デルタシグマ変調１ビットデジタル信号が変調される。このようにスイッチングされた上記中間周波数信号と、上記搬送波とは、混合手段によって混合される。そして、上記混合手段の出力信号は、送信出力手段によって送信可能な電力まで増幅されて外部へ無線送信される。
【００２１】
この際、搬送波生成手段は、上記基準クロックに同期して、該基準クロックより高い周波数の搬送波を生成する。このように、AD変換の基準クロックと、伝送信号を搬送する搬送波とは同期するので、構成を複雑化することなく、しかも、従来の無線伝送のように受信装置において受信後のデジタル信号処理に時間を要することがなくなり、デジタル無線伝送の簡略化が図れ、デルタシグマ変調１ビットデジタル信号の送信能力を確実に改善することができる。それゆえ、ＡＳＫ方式でデルタシグマ変調１ビットデジタル信号送信が可能となり、時間ズレに起因する影響を受信側に与えることを確実に回避でき、多チャンネルのリアルタイム伝送が可能となる。
【００２２】
上記送信装置において、前記デルタシグマ変調１ビットデジタル信号に基づいて、前記中間周波数信号の電圧降下を行う電圧降下手段を更に備えている構成であってもよい。この場合、デルタシグマ変調１ビットデジタル信号に基づいて、中間周波数信号のレベルを電圧降下手段によって電圧降下分だけ小さいレベルを有するようにできるので、変調帯域を確実に狭くすることができ、電波の有効利用が可能となる。
【００２３】
上記送信装置は、多チャンネルで無線送信するものであり、各チャンネルのデータ形式を識別する識別信号を生成する識別信号生成手段を更に備え、前記ADコンバータは、前記アナログ信号に上記識別信号を加えたものを前記デルタシグマ変調１ビットデジタル信号に変換し、変換されたデルタシグマ変調１ビットデジタル信号は上記識別信号を可聴帯域外に含むことが好ましい。
【００２４】
この場合、ADコンバータによって変換されたデルタシグマ変調１ビットデジタル信号は可聴帯域外に識別信号を含むので、可聴帯域内の信号（本来送信すべき信号）は識別信号に影響されることなく(途切れることなく)送信されることになる。したがって、時間軸方向でのロス時間が生ずることが回避されるので、より一層、高品位のデータの送信を行うことが可能となる。しかも、受信装置へ制御信号を送信する時間を確保する必要がなくなる。
【００２５】
前記スイッチング手段と前記混合手段との間に送信すべき信号のみを通過させるフィルタ手段を更に設けることが好ましい。この場合、スイッチング手段からの中間周波数信号のうち送信すべき信号のみがフィルタ手段を介して前記混合手段に供給される。このように、混合回路において余分な信号成分に対して変調が行われることが回避されるので、変調度が深くなることがなくなり、伝送効率が低下することを未然に回避できるという効果を併せて奏する。
【００２６】
前記基準クロックは、前記搬送波生成手段の生成する搬送波を分周した信号であることが好ましい。情報エントロピ量を高めたデルタシグマ変調１ビットデジタル信号を生成するための基準クロックの周波数は、非常に高いものとなるが、上記構成によれば、基準クロックの周波数よりも高い搬送波を分周するだけで上記基準クロックが得られ、これにより、送信装置と受信装置とで同一時間管理が行えると共に、デジタルデータジッタ（時間軸でのゆらぎ）を大幅に改善できる。
【００２７】
前記基準クロックは、前記搬送波生成手段の生成する搬送波を定倍した信号であることが好ましい。この場合、デルタシグマ変調１ビットデジタル信号を生成するための基準クロックを低く設定できるので、情報エントロピ量を高く設定する必要がない情報量の少ないデータを送信する場合に好適である。送信装置と受信装置とで同一時間管理が行えると共に、デジタルデータジッタ（時間軸でのゆらぎ）を大幅に改善できる。
【００２８】
本発明に係る受信装置は、上記課題を解決するために、受信信号のうち受信すべき周波数帯域の信号と、局部発振手段によって生成された局部発振信号とを混合し、前記スイッチング手段の出力信号である前記中間周波数信号を検出する検出手段と、上記中間周波数信号と上記局部発振信号とが同期するように上記局部発振信号を制御する制御手段とを備えていることを特徴としている。
【００２９】
上記構成によれば、送信装置のスイッチング手段の出力信号である前記中間周波数信号が検出手段によって検出される。このように検出された中間周波数信号に基づいて、局部発振手段の局部発振信号が制御手段によって制御される。その結果、上記の中間周波数信号と上記の局部発振信号とが同期するようになる。それゆえ、受信装置において送信装置と同じクロックに基づいて時間管理が行えるので、送信装置で生成されたデルタシグマ変調１ビットデジタル信号と同じものが得られる。
【００３０】
したがって、上記受信装置によれば、構成を複雑化することなく受信の簡略化が図れ、しかも、時間軸方向でのロス時間が生ずることが回避されるので、従来の無線伝送のように受信装置において受信後のデジタル信号処理に時間を要することがなくなり、送信側と同じデルタシグマ変調１ビットデジタル信号に復調することが可能となる。それゆえ、ＡＳＫ方式で送信されてきたデルタシグマ変調１ビットデジタル信号を受信することが可能となり、時間ズレに起因する影響を送信側から受けることを確実に回避でき、多チャンネルのリアルタイム受信が可能となる。
【００３１】
上記受信装置において、前記送信装置からの搬送波の周波数を検出する周波数検出手段を備え、前記制御手段は、上記搬送波の周波数に前記局部発振信号の周波数を設定することが好ましい。この場合、受信装置での時間管理を送信装置と同じクロックで管理することが可能となり、送信装置で生成されるデルタシグマ変調１ビットデジタル信号と同じ信号が確実に得られる。
【００３２】
上記受信装置は、受信信号レベルを検出するレベル検出手段を備え、前記制御手段が、上記受信信号レベルに基づいて前記デルタシグマ変調１ビットデジタル信号を復調する構成でもよい。この場合、無線伝送の変調度を低減させることができ、電波利用効率の向上を図ることが可能となると共に、一波の無線電波で、高品位なデジタル信号、すなわちデルタシグマ変調１ビットデジタル信号を多数チャンネルで受信可能となる。
【００３３】
前記制御手段は、前記送信装置から搬送されるデルタシグマ変調１ビットデジタル信号に含まれる暗号に基づいて受信の可否を制御することが好ましい。このようにデータ管理及び通信管理を行うことによって、伝送内容の守秘性や信頼性等の向上を図ることが可能となる。また、デジタル伝送される信号は、増幅だけに使用されるデジタル信号であるか否かや、違法コピーに係るデジタル信号であるか否かが判別されるので、著作権管理を行うことも可能となるという効果を併せて奏する。
【００３４】
本発明に係る他の受信装置は、以上のように、伝送環境に応じてデルタシグマ変調１ビットデジタル信号を切り替える切替手段を備え、切り替えられたデルタシグマ変調１ビットデジタル信号と局部発振信号とを混合して前記中間周波数信号を検出し、上記中間周波数信号と上記局部発振信号とが同期するように上記局部発振信号を制御する制御手段とを備えている。
【００３５】
上記の発明によれば、伝送環境に応じてデルタシグマ変調１ビットデジタル信号が切り替えられるので、伝送の信頼性を向上させることが可能となる。
【発明の効果】
【００３６】
本発明に係る送信装置は、以上のように、基準クロック及び中間周波数信号を生成する基準信号生成手段と、入力されたアナログ信号を上記基準クロックに同期してデルタシグマ変調１ビットデジタル信号に変換するADコンバータと、上記基準クロックに同期して、搬送波を生成する搬送波生成手段と、上記中間周波数信号を上記ADコンバータの出力信号に応じてスイッチングするスイッチング手段と、上記中間周波数信号と上記搬送波とを混合する混合手段と、上記混合手段の出力信号を送信可能な電力まで増幅して無線送信する送信出力手段とを備えている。
【００３７】
それゆえ、構成を複雑化することなく、デジタル無線伝送の簡略化が図れるという効果を奏する、
上記送信装置において、前記デルタシグマ変調１ビットデジタル信号に基づいて、前記中間周波数信号の電圧降下を行う電圧降下手段を更に備えている構成であってもよい。この場合、変調帯域を確実に狭くすることができ、電波の有効利用が可能となるという効果を併せて奏する。
【００３８】
本発明に係る受信装置は、以上のように、受信信号のうち受信すべき周波数帯域の信号と、局部発振手段によって生成された局部発振信号とを混合し、前記スイッチング手段の出力信号である前記中間周波数信号を検出する検出手段と、上記中間周波数信号と上記局部発振信号とが同期するように上記局部発振信号を制御する制御手段とを備えていることを特徴としている。
【００３９】
それゆえ、構成を複雑化することなく受信の簡略化が図れるという効果を奏する。
【発明を実施するための最良の形態】
【００４０】
本発明の一実施形態について図１、図２、図５、図６、図８、及び図９を参照しながら説明すると以下のとおりである。
【００４１】
図１に本発明の送信装置のブロック図を示す。基準信号発生器１は、基準中間周波数ｆを有する中間周波数信号1ｄを生成し、中間信号増幅回路２へ供給し、ここで中間周波数コントロール信号が生成される。なお、上記基準信号発生器１は、水晶発振子1fの発振する信号に基づいて各種の周波数を有する信号（1a〜1e）を生成する。
【００４２】
上記の中間信号増幅回路２の出力信号2aは、スイッチ３に供給される。変調すべきデルタシグマ変調１ビットデジタル信号（以下、ΔΣ変調１ビットデジタル信号と称す。）に基づいて、スイッチ３がON/OFFされる。
【００４３】
例えば、スイッチ３をΔΣ変調１ビットデジタル信号の"1"でONさせると共に、ΔΣ変調１ビットデジタル信号の“０”でOFFさせた場合、スイッチ３の出力波形は、図５に示すようになる。"１"、"０"の時間軸区間は、搬送波の正弦波信号（出力信号2a）が、０点から始まり０点で終わるような、正弦波の１周期以上の整数周期を必ず取るようにする。こうすることにより、送信帯域を低減できる。
【００４４】
なお、スイッチ３は、前記と逆であってもかまわない。すなわち、スイッチ３は、ΔΣ変調１ビットデジタル信号の"1"でOFFさせると共に、ΔΣ変調１ビットデジタル信号の“０”でONさせてもよい。
【００４５】
スイッチ３のスイッチングによって生成された無線伝送信号3aは、帯域フィルタ４へ供給される。これは、次の理由に基づいている。すなわち、搬送波基準発振回路11から出力される搬送波と、無線伝送信号3aとを混合回路12で混合し、混合結果をそのままアンテナ16まで送ると、余分な信号成分まで送信されることなり、結果として、変調度を深くしてしまい、伝送効率が低下することになる。なお、搬送波基準発振回路11は、基準信号発生器１からの送信周波数Ｆを有する信号１eに基づいて、正弦波の搬送波を生成し、混合回路12へ送出する。
【００４６】
そこで、帯域制限を行うための帯域フィルタ４を設け、ここで帯域制限された本来送信すべき信号４aと、搬送波基準発振回路１１から出力される搬送波とが混合回路12において混合される。このようにして変調された信号は、送信出力回路13へ送られ、ここで、送信可能な電力まで増幅されて帯域フィルタ14へ供給される。帯域フィルタ14において、更なる帯域制限が施された後、無線伝送すべき信号がアンテナ16から送信される。
【００４７】
ところで、２チャンネル以上の１ビットデジタル信号を多チャンネルで送信する場合には、送信すべきアナログ信号をΔΣ変調１ビットデジタル信号生成回路６においてΔΣ変調１ビットデジタル信号６aを生成する。
【００４８】
基準同期信号1cは、基準信号発生器１からΔΣ変調１ビットデジタル信号生成回路６に供給される。この基準同期信号1cは、ΔΣ変調１ビットデジタル信号生成回路６の出力信号（ΔΣ変調１ビットデジタル信号）の"１"、"０"の時間軸区間において、搬送波の正弦波が０点から始まり０点で終わるような、正弦波の１以上の整数周期となるように生成される。
【００４９】
このΔΣ変調１ビットデジタル信号生成回路６は、図示していないが、送信すべきチャンネル数分だけ設けられている。いまΔΣ変調１ビットデジタル信号をnチャンネル送る場合を考える。
【００５０】
その場合、各チャンネルのΔΣ変調１ビットデジタル信号の識別は、識別信号発生器・送信コントロール回路８からの識別信号8cを用いて行われる。たとえば、ある一定間隔で、ΔΣ変調１ビットデジタル信号の可聴帯域外に信号(1)、(2)、(3)、…（図１０参照）のいずれか一つ、もしくは上記可聴帯域外に信号(1)、(2)、(3)、…をマルチビット方式化したものを識別信号として使用し、該識別信号は加算器５を介してΔΣ変調１ビットデジタル信号生成回路６へ供給される。この識別信号８ｃをチャンネル毎に送出する信号とすることにより、各チャンネルのΔΣ変調１ビットデジタル信号の識別を行うことが可能となる。
【００５１】
具体的には、アナログ信号入力と、上記の識別信号8cとは、加算器５によって加算された後、ΔΣ変調１ビットデジタル信号生成回路６へ送られ、ここで、ΔΣ変調１ビットデジタル信号の可聴帯域外にパルス波形の信号（図１０の信号(1)、(2)、(3)参照）を含むΔΣ変調1ビットデジタル信号６aが生成される。
【００５２】
識別信号発生器・送信コントロール回路８が識別信号８ｃを確実に生成しているかどうかは、ΔΣ変調１ビットデジタル信号生成回路６からの信号８eに基づいて判断される。この信号８eは、ΔΣ変調１ビットデジタル信号６aが可聴帯域外に上記一定間隔でパルス波形を含んでいるかどうかを表すものである。
【００５３】
識別信号発生器・送信コントロール回路８は、上記信号８eに基づいて送信コントロール信号8aを生成し、これを信号処理回路１０へ供給する。信号処理回路１０は、送信コントロール信号8aに基づいてデータ１０aを生成する。スイッチ３は、選択されたチャンネルのΔΣ変調１ビットデジタル信号の“１”、“０”に応じてON/OFF動作を行う。
【００５４】
識別信号発生器・送信コントロール回路８は、時間軸情報管理を正確に行うために基準信号発生器１と同期する基準信号１aで管理されている。例えば、２．８ＭＨzのサンプリング周波数を持つΔΣ変調１ビットデジタル信号が、ｎチャンネル生成される場合、その１サンプリング時間０．３７５μsec内でこの信号処理回路１０の1サイクル処理を完結させる。
【００５５】
デジタル信号としては、DVD、CD、衛星放送、MP3、IEC958などのマルチビットデジタル信号が挙げられ、これらについては、図１中のマルチビット to ΔΣ変調１ビットデジタル信号発生回路７を用いてΔΣ変調１ビットデジタル信号７aに変換される。上述と同様に、ΔΣ変調１ビットデジタル信号をｎチャンネル送ることを考える。
【００５６】
この場合、ΔΣ変調１ビットデジタル信号の識別は、識別信号発生器・送信コントロール回路８からの識別信号8dを用いて行われる。たとえば、ある一定間隔で、ΔΣ変調１ビットデジタル信号の可聴帯域外に信号(1)、(2)、(3)、…（図１０参照）のいずれか一つ、もしくは上記可聴帯域外に信号(1)、(2)、(3)、…をマルチビット方式化したものを識別信号として使用し、該識別信号はマルチビット to ΔΣ変調１ビットデジタル信号発生回路７へ供給される。この識別信号8dをチャンネル毎に送出する信号とすることにより、各チャンネルのΔΣ変調１ビットデジタル信号の識別を行うことが可能となる。
【００５７】
識別信号発生器・送信コントロール回路８が識別信号８ｄを確実に生成しているかどうかは、マルチビット to ΔΣ変調１ビットデジタル信号発生回路７からの信号8fに基づいて判断される。この信号8fは、ΔΣ変調１ビットデジタル信号7aが可聴帯域外に上記一定間隔でパルス波形を含んでいるかどうかを表すものである。
【００５８】
識別信号発生器・送信コントロール回路８は、上記信号8fに基づいて送信コントロール信号8aを生成し、これを信号処理回路１０へ供給する。信号処理回路１０は、送信コントロール信号8aに基づいてデータ10aを生成する。スイッチ３は、選択されたチャンネルのΔΣ変調１ビットデジタル信号の“１”、“０”に応じてON/OFF動作を行う。
【００５９】
本来の帯域内（可聴帯域内）の信号に影響されることなく、ΔΣ変調１ビットデジタル信号に識別信号を含めることは、ΔΣ変調１ビットデジタル信号に可聴帯域外の部分で可能となる。このように、可聴帯域外で識別信号をΔΣ変調１ビットデジタル信号に含ませることによって、時間軸方向でのロス時間がなくなり、高品位のデータの送受信を確実に行うことが可能となる。このように、コントロール信号を送信する時間を別途設けることなく高品位のデータの送受信が可能となることが、本発明の大きな特長となる。
【００６０】
従来、マルチビットの場合、ΔΣ変調１ビットデジタル信号とは異なりパケット方式やフレーム方式で識別信号が送られるので、時間軸方向でロス時間が発生し、また、送受信でデータが確実に送受信できない場合には無駄なデータとなり、ロス時間が発生してデータが破棄されるので、本来送信すべきアナログ信号の精度が下がってしまうことになる。本発明では、上述のように。上記従来の問題点を確実に回避することができる。
【００６１】
また、上記説明では、ΔΣ変調１ビットデジタル信号の可聴帯域外に信号(1)、(2)、(3)、…（図１０参照）のいずれか一つ、もしくは上記可聴帯域外に信号(1)、(2)、(3)、…をマルチビット方式化したものが識別信号として含まれているが、本発明はこれに限定されるものではない。
【００６２】
すなわち、たとえば、１ビットアンプ用の増幅だけに使用できるものかどうかを表す信号、あるいは、ΔΣ変調１ビットデジタル信号が著作権管理されているものかどうかを表す信号、あるいは違法コピーされた無線伝送信号等をＤＴＣＰなどにより暗号化した信号等を識別信号発生器・送信コントロール回路８において生成し、このように生成された信号と、上記アナログ信号入力と、上記識別信号8cとを加算器５で加算し、加算結果をΔΣ変調１ビットデジタル信号生成回路６やマルチビットtoΔΣ変調１ビットデジタル信号生成回路７へ供給し、ここで、ΔΣ変調１ビットデジタル信号の可聴帯域外の部分に含ませるようにしてもよい。
【００６３】
この場合、後述する受信装置（図２参照）では、上記可聴帯域外の部分でデータ４３aをコントロールマイクロプロセッサ４４で読み取り、１ビットアンプと接続できる信号のみスイッチ４８をＯＮさせるようにしたり、あるいは、違法コピーのデジタル信号を検出して、使えない信号に変えてしまい、著作権管理が確実に行えるようにしたりする無線伝送送受信システムを構築できる。
【００６４】
また、たとえ違法にデジタル信号をコピーしても、録音側で、独自暗号を含めて記録させることにより、その信号を使って無線伝送させるようにすると、信号がつながらないようにデータを校正することによって、さらに信頼性が向上する。
【００６５】
上記のマルチビット to ΔΣ変調１ビットデジタル信号生成回路７内で生成されたΔΣ変調１ビットデジタル信号と、上記の識別信号８ｄとが図示していないがマルチビットtoΔΣ変調１ビットデジタル信号回路に含まれる加算器で加算され、マルチビット to ΔΣ変調1ビットデジタル信号発生回路７は、可聴帯域外に上記の一定間隔毎に、パルス波形を含んだΔΣ変調1ビットデジタル信号７aを生成する。
【００６６】
識別信号発生器・送信コントロール回路８が識別信号８ｄを確実に生成しているかどうかは、マルチビット to ΔΣ変調１ビットデジタル信号発生回路７からの信号8fに基づいて判断される。この信号8fは、ΔΣ変調１ビットデジタル信号7aが可聴帯域外に上記一定間隔でパルス波形を含んでいるかどうかを表すものである。
【００６７】
識別信号発生器・送信コントロール回路８は、上記信号8fに基づいて送信コントロール信号8aを生成し、これを信号処理回路１０へ供給する。信号処理回路１０は、送信コントロール信号8aに基づいてデータ10aを生成する。スイッチ３は、選択されたチャンネルのΔΣ変調１ビットデジタル信号の“１”、“０”に応じてON/OFF動作を行う。
【００６８】
識別信号発生器、送信コントロール回路８は、時間軸情報管理を正確に行うために基準信号発生器１と同期する基準信号１aで管理されている。例えば、２．８ＭＨzのサンプリング周波数を持つΔΣ変調1ビットデジタル信号が、ｎチャンネル生成される場合、その１サンプリング時間０．３７５μsec内でこの信号処理回路１０の1サイクル処理を完結させる。
【００６９】
なお、ΔΣ変調１ビットデジタル信号生成回路６によって生成されたΔΣ変調１ビットデジタル信号６aと、マルチビット to ΔΣ変調１ビットデジタル信号生成回路７より生成されたΔΣ変調１ビットデジタル信号７aとは、スイッチ９によって切り替られるようにする。
【００７０】
ここで、図２を参照しながら、本発明に係る受信装置について説明する。図２は、本発明の受信装置の構成例を示すブロック図である。前記の送信アンテナ16を介して送信装置から送信された信号を受信装置側のアンテナ３０を介して受信する。
【００７１】
アンテナ３０を介して受信した信号のうち、受信すべき周波数帯域のもののみが帯域フィルタ３１を通過し、高周波増幅回路３２へ導かれ、ここで、高周波増幅が行われる。局部発振回路３４の局部発振信号と高周波増幅回路３２の出力信号とが混合回路３３へ供給され、ここで、中間周波数信号が生成される。
【００７２】
図１の送信装置において前記スイッチ３の出力信号3aをFM変調やAM変調などの変調信号生成回路（図示しない）を通した後に無線伝送させる場合、図２の中間周波増幅回路３７を介して、スイッチ３の出力信号3aを信号検波回路３８より出力させることができるようになる。
【００７３】
波形整形回路43は、信号検波回路３８の出力信号から中間周波数ｆを有する信号43aを検出し、これをコントロールマイクロプロセッサ４４へ供給する。コントロールマイクロプロセッサ４４は、制御信号44gを供給して局部発信回路34を制御し、局部発信回路34の局部発振信号34aを上記信号43aに同期させる。
【００７４】
中間周波数ｆを有する信号43aと局部発信信号34aと同期している場合は、ＡＧＣコントロール信号（検波回路38の出力信号38a）がＡＧＣ検波回路・増幅回路３５及び３６にそれぞれ入力されるようにスイッチ45を切り替える。
【００７５】
以上のように送信装置および受信装置を構成することにより、構成を複雑化させることなく、高品位なデジタル信号を時間軸方向に対してロスなく確実にＡＳＫ変調方式でΔΣ変調１ビットデジタル信号を送受信させることができ、ジッター方向の時間ズレなしに、元の信号のままで受信可能となり、時間ズレの影響を受けない受信装置の構成を構築できる。
【００７６】
つまり、多チャンネルのリアルタイム伝送を確実に行うことができることになる。従来のマルチビットの無線伝送においては、信号処理に要する時間が遅延時間を発生させてしまい、リアルタイム伝送ができなかったが、本発明に係る無線伝送によれば、アナログ無線伝送と同等、もしくは、それ以上の伝送時間を確保した高品位なデジタル無線伝送が可能となるという顕著な効果を奏する。
【００７７】
これに対して、中間周波数ｆを有する信号43aと局部発信信号34aとが同期していない場合（中間周波数と局発信号とが異なる場合）、信号検波回路３８の検波信号に含まれる送信装置側の中間周波信号と同期させるべく、制御信号44gに基づいて、波形整形回路４３の出力信号43aに局部発信回路３４の局部発振信号34aを同期させる。このように同期した信号が局部発信回路34の基準信号となる。
【００７８】
あるいは、ハイパスフィルタ、もしくは帯域フィルタ（いずれも図示していない。）を介して、送信装置側の前記識別信号発生器・送信コントロール回路８において音声通過帯域外に含ませた前記識別信号8c（図１０に示す信号(1)、(2)、及び(3)の各信号）を加算器５でアナログ信号入力と加算してΔΣ変調１ビット信号生成回路６へ供給し、ここでΔΣ変調１ビットデジタル信号が生成された後、受信装置側の波形整形回路43の信号43aとしてコントロールマイクロプロセッサ44へ送信される構成でもよい。
【００７９】
この場合、受信装置側で音声通過帯域外に含ませた上記信号(1)、(2)、及び(3)は、コントロールマイクロプロセッサ44によって検出される。上記信号(1)、(2)、及び(3)は、パイロット信号方式であっても、マルチビット信号であってもよく、いずれの場合でも、送信される信号の種類に従ってΔΣ変調１ビットデジタル信号に含められる。上記信号(1)、(2)、及び(3)に基づいて送信されるべく、ΔΣ変調１ビットデジタル信号の送信形式、及び現在、第何チャンネル目の信号が送信されているかが判別される。
【００８０】
尚、上記信号(1)、(2)、及び(3)は、図１のスイッチ９のポジション（切替位置）に応じて送信装置から受信装置へ送信されてくるデータである。上記信号(1)、(2)、及び(3)に応じて受信装置側のスイッチ48がコントロールされることによって、各チャンネルのΔΣ変調１ビットデジタル信号が得られる。
【００８１】
上記の信号検波回路38の出力信号は、波形整形回路41に供給されるようにスイッチ４０が切り替えられると、中間周波数を取り除くフィルタ（図示しない）を介することによって、送信装置側のスイッチ３の出力信号3aに含まれる矩形波の信号が生成される。この信号を基準として波形整形回路43において高周波部分から分離したデジタル信号43aを生成し、コントロールマイクロプロセッサ４４で処理された信号44aが信号処理回路42へ供給されて各チャンネルのΔΣ変調１ビットデジタル信号が生成される。
【００８２】
スイッチ48は、信号処理回路42から送られてくるΔΣ変調１ビットデジタル信号のチャンネル数分だけ設けられており、コントロールマイクロプロセッサ44からの制御信号44cに応じてそれぞれ切り替えられる。
【００８３】
信号処理回路42で生成される各チャンネルのΔΣ変調１ビットデジタル信号が、中間周波数の搬送クロック毎に送出された場合を図８に示す。この場合、チャンネル毎に時間軸でのズレを生じることになるが、可聴帯域内での誤差は、殆んど問題にならないものである。
【００８４】
Ｎチャンネル分の時間軸を補正し、最後のデータが来る時間に時間軸を合わせ、上記時間が到来するまでの間、すべてのチャンネルの信号を保持させ、すべての信号を揃えて全チャンネルの信号を送出させる方式を図９に示している。この方式を採用することによって、送信装置側の基準クロックに完全に同期したΔΣ変調１ビットデジタル信号が得られる。
【００８５】
上記スイッチ48から出力されるΔΣ変調１ビットデジタル信号は、ローパスフィルタ（図示しない）によって、元のアナログ信号を抽出して復調できる受信装置、及び送受信システムを実現できる。
【００８６】
上記送受信システムにおいて、送信装置側では、ΔΣ変調１ビットデジタル信号を生成するためのＡＤコンバータ（ΔΣ変調１ビットデジタル信号生成回路６）、もしくはマルチビットtoΔΣ変調１ビットデジタル信号変換回路（マルチビットtoΔΣ変調１ビットデジタル信号生成回路７）のΔΣ変調１ビットデジタル信号のみで構築でき、尚且つ、受信装置側では、そのΔΣ変調１ビットデジタル信号が取り出せ、アナログ信号に変換する場合は、可聴帯域内のローパスフィルタを設けることによって簡単にアナログ信号に変換できる。これにより、回路構成を著しく簡素化できると共に、高品位伝送を行うことが可能となる。
【００８７】
又、送信装置側では、ΔΣ変調された１ビットデジタル信号か、もしくはマルチビットtoΔΣ変調１ビットデジタル信号生成回路７によって生成された１ビットデジタル信号がスイッチ９で切り替えられ、受信装置側では、そのまま、１ビットデジタル信号として取り扱えることを図１及び図２は示している。
【００８８】
しかしながら、本発明はこれに限定されるものではない。すなわち、たとえば、図示はしていないが、スイッチ９を介してマルチビット信号をそのまま信号処理回路10に供給することも可能である。その場合、受信装置側でスイッチ48の後段に、図１に示すマルチビットtoΔΣ変調１ビットデジタル信号生成回路７と同様の回路を設けるか、あるいはマルチビット信号処理回路とＤＡコンバータとを設けることによって、アナログ信号を作り出すことも可能である。
【００８９】
図１の構成に基づいて送信する場合、スイッチ３の出力信号3aは、図５に示すように、ΔΣ変調１ビットデジタル信号が、"１"の時に中間周波数がその時間内で発生し、"０"の時に中間周波数が発生しないという、ＡＳＫ変調の信号が生成される。なお、ΔΣ変調１ビットデジタル信号が、"１"の時に中間周波数がその時間内で発生せず、"０"の時に中間周波数が発生してもよい。この場合でも、受信装置側では、その信号により、同じΔΣ変調１ビットデジタル信号が生成されることになる。
【００９０】
図５で示すＡＳＫ変調を行った場合、中間周波数が固定ゆえに変調帯域が広がる。そこで、ΔΣ変調１ビットデジタル信号が、"１"の時に中間周波数がその時間内で発生し、"０"の時に中間周波数が"１"の場合より少しレベルが下がるようにする構成を図３及び図４を参照しながら説明する。なお、図１と同じ機能を有する部材には同一の参照番号を付記し、詳細な説明を省略する。
【００９１】
図３の構成によれば、抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４、及びこれらの抵抗のうち一つを選択するスイッチ１５が前記増幅回路２とスイッチ３との間に設けられている。スイッチ１５の切替は、識別信号発生器・送信コントロール回路８からの制御信号8gに応じてコントロールされ、接続される抵抗に応じて中間周波数のレベル（増幅回路２の出力信号2aのレベル）が下げられるようになっている。
【００９２】
一方、受信装置側では、図４に示すように、波形整形回路４１において上記の中間周波数のレベルを判別させて、ΔΣ変調１ビットデジタル信号の"１"と"０"を判別させる。これにより、送信側の変調幅を小さくすることができるようになる。
【００９３】
図３に示す抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４、並びにスイッチ１５を介して、識別信号発生器・送信コントロール回路８によって中間周波数の信号のレベルをコントロールし、信号処理回路１０で生成される各チャンネルのΔΣ変調１ビットデジタル信号に従い合成した信号10aは、コントロールされた上記中間周波数のレベルごとに同じものが送出されて、送受信時のデータ補正を可能とするコントロール信号を前記可聴帯域外の信号(1)、(2)、及び(3)に含ませて管理すれば、エラー訂正としても使用可能となる。これにより、送信時の帯域幅を大幅に削減することが可能となる。
【００９４】
本発明は上記構成に限定されるものではなく、例えば、送信装置側でスイッチ３を設けずに、抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４で２チャンネルのΔΣ変調１ビットデジタル信号を図７に示す方式で送信させて、受信装置側で復調させるようにすることによって、送受信回路の簡素化が図れると共に、リアルタイム処理も可能となる。しかも、送信時の変調帯域の削減化を図ることも可能となる。又、第１図のスイッチ３の両端、つまり増幅回路２の出力信号2aとスイッチ３の出力3aを図示していないが抵抗Rで接続することにより図６に示す方式で伝送させることで、より無線伝送帯域幅を押さえることができ、より効率の良い無線伝送が可能となる。これにより生成された信号を受信する場合、受信装置側では、波形整形回路４１，４３において、図６のアンテナ出力波形のレベルを検知して“１”、“０”のデジタル信号に変換されることになる。
【００９５】
また、上記説明では、２チャンネルの場合について説明しているが、本発明はこれに限定されるものではなく、ｎチャンネル（ｎ：３以上の整数）の場合にも適用でき、この場合、中間周波数をｎチャンネル分にビット数を上げることで対応可能となる。
【００９６】
ｎチャンネルのΔΣ変調１ビットデジタル信号を送受信させた場合、信号検波回路３８の出力信号がアナログ検波回路５０に接続されるようにスイッチ４０を切り替え、更にローパスフィルタ（図示しない）を通すと、ｎチャンネルの信号が合成されたアナログ信号が生成されることになる。このような構成は、ローコストの機器においては、非常に有効である。前記方式と組み合わせて、簡単なチャンネルなどの伝送にも適用可能となる。
【００９７】
このようにＡＳＫ変調方式に基づいてΔΣ変調１ビットデジタル信号を送受信させた場合、エラー訂正回路を持たなくとも、ΔΣ変調１ビットデジタル信号の特長を生かしたまま伝送が行え、高品位な伝送が可能となり、マルチビット信号伝送より確実な伝送が可能となる。これは、いつも１サンプル前のデータをフィードバックさせてΔΣ変調１ビットデジタル信号が生成されており、伝送した場合にもこの効果が確保できるからである。
【００９８】
又、図４に示すように、受信環境が良く、受信装置側でアンテナ３０を介して受信する信号を帯域フィルタ３１を介して高周波増幅回路３２へ供給し、ここで増幅された信号に基づいて、信号レベル検出器・信号周波数検出器４９が搬送波の周波数を検出できる場合は、その周波数がコントロールマイクロプロセッサ44によって受信装置側の基準発振周波数として設定される構成でもよい。
【００９９】
上記構成によれば、送信装置側と同期するΔΣ変調１ビットデジタル信号が得られるので、受信装置側で送信装置側と同じクロックで時間管理を行うことが可能となり、送信装置側で生成されるΔΣ変調１ビットデジタル信号と同じ信号が確実に得られる。それゆえ、高品位なデジタル無線伝送システムを構築できる。しかも、デジタル信号のデジタルデータジッタ問題（時間軸での揺らぎ）を大幅に改善できることになる。
【０１００】
加えて、識別信号発生器・送信コントロール回路８からの制御信号8aに基づいて信号処理回路１０において、各チャンネルの信号を無線伝送時点で入れ替えてランダムにして送受信させて、受信装置側で本来のチャンネルに戻して出力をさせる（無線伝送時にスクランブルをかける）ことも可能とする信号も生成させ、更なる信頼性を確保させることも可能である。
【０１０１】
なお、コントロールマイクロプロセッサ44への各種制御指令は、コントロールキー51を介して行われる。また、基準電源47からは、参照番号47a, 47b, 47cの基準電源が、信号処理回路42、波形整形回路41、及び波形整形回路43にそれぞれ供給される。
【０１０２】
図３に示すようにΔΣ変調１ビットデジタル信号生成回路６の構成する積分器（図示していない）の入力へ１ビットデジタル信号を入力させる場合、加算器５aを設けることにより入力される１ビットデジタル信号をセイキュアーな形でダイレクト無線伝送までさせることができる。つまり、入力される１ビットデジタル信号については、コンテンツ管理が全くされていない信号が無線伝送されることもあり、それを阻止するために、本考案するコンテンツ管理を施しセイキュアーな無線伝送をさせるために、前記アナログ信号の送信形態で説明の識別信号発生器送信コントロール回路８よりコンテンツ管理信号8cと同じ形式で識別信号発生器送信コントロール回路８よりこの１ビットデジタル信号入力の場合におけるコンテンツ管理信号8iを生成し、加算器5aで入力される１ビットデジタル信号とこのコンテンツ管理信号8iを加算したものをΔΣ変調１ビットデジタル信号生成回路６の構成する積分器（図示していない）の入力に加えることにより、本発明で示す無線伝送を可能とする１ビットデジタル信号６aを生成することができる。そのあとの工程については、前記説明と同様であるので省略する。このようにすることにより、１ビットデジタル信号のセイキュアーな無線伝送が行えることになる。
【０１０３】
以上のように、本発明によれば、アナログ信号をデジタル信号に変換するADコンバーターと、前記ADコンバーターにて使用する基準クロックより高い周波数の搬送波を生成する搬送波生成手段と、前記搬送波基準波にて生成された搬送波を前記ADコンバーターの出力信号に応じてスイッチングするスイッチング手段と、前記スイッチング手段にて出力される前記搬送波を送信する送信手段と、前記送信信号から送信される送信信号を受信する受信手段を有する受信手段とを有し、多チャンネルの高品位なデジタルム無線伝送をリアルタイムで行うことが可能となる。従来のマルチビットデジタル伝送では、受信後のデジタル信号処理に時間を要してしまい、アナログ伝送に頼らざるをえなかったが、マルチチャンネルのホームシアター等で、映像とタイミングを合わせた時間管理もこの無線伝送方式で、遅延時間を大きく改善することができるようになる。
【０１０４】
このように、本発明によれば、送信しようとするデジタル信号のクロックと無線させるためのキャリア周波数を同期させることにより、生成されるΔΣ変調1ビットデジタル信号の送信能力、また受信端でのΔΣ変調1ビットデジタル信号のデジタル信号抽出能力をより改善することが可能となる。
【０１０５】
前記スイッチ手段から出力される前に搬送波を、前記搬送周波数にてフィルタリングするフィルタを設けることが好ましい。この場合、本来オーディオ信号として無線伝送すべき帯域内信号とΔΣ変調1ビットデジタル信号データ形式を帯域外に含めて、オーディオ信号データを途切れなく、効率よく無線伝送させることができるとともに、確実にリアルタイムに受信側と同じΔΣ変調1ビットデジタル信号に戻すことができる。
【０１０６】
デジタル無線伝送を伝送する場合、無線送信信号をアンテナへ接続をするが、アンテナ送信出力信号については、送信しっぱなしであるが、送信フィルタの状況を、ΔΣ変調1ビットデジタル信号に内包させて、受信機側でのΔΣ変調1ビットデジタル信号の受信能力の改善を図ることが可能となる。
【０１０７】
前記ADコンバータの基準クロックは、前記搬送波生成手段の基準クロックを分周して行われるものであることが好ましい。この場合、送信側、受信側で同一時間管理ができるばかりでなく、デジタルデータジッタ問題（時間軸での揺らぎ）を大幅に改善できることになる。
【０１０８】
このように、情報エントロピ量を高めたΔΣ変調1ビットデジタル信号を生成する基準クロックは、非常に高くなるので、その基準信号をうまく利用しΔΣ変調1ビットデジタル信号の無線伝送をさせることが可能となる。
【０１０９】
前記ADコンバータの基準クロックは、前記搬送波生成手段の基準クロックを定倍して行われるものであることが好ましい。この場合、送信側、受信側で同一時間管理ができるばかりでなく、デジタルデータジッタ問題（時間軸での揺らぎ）を大幅に改善できることになる。
【０１１０】
情報量の少ないデジタルデータを伝送させる場合は、情報エントロピー量を高く設定する必要が無いので、ΔΣ変調1ビットデジタル信号を生成する基準クロックは、低く抑える事ができるので、その基準信号をうまく利用しΔΣ変調1ビットデジタル信号の無線伝送を行うことが可能となる。
【０１１１】
前記受信手段は、受信レベルを検知し受信レベルの閾値を設定することが好ましい。この場合、無線伝送の変調度を低減させることができるようになり、電波利用効率のアップを図れるばかりでなく、一波の無線電波で、高品位なデジタル信号、つまりΔΣ変調１ビットデジタル信号を多数チャンネルで送受信することが可能となる。
【０１１２】
ΔΣ変調1ビットデジタル信号を無線伝送させる場合、その信号のみを送受信させても、大容量データのやり取りが可能であるが、無線伝送の環境が良い場合や、近距離での無線伝送の場合は、伝送信号の信号レベルの強弱部分を使い、ΔΣ変調1ビットデジタル信号を得ることが可能となる。
【０１１３】
前記ADコンバータから出力される出力信号は、同じ信号を少なくとも２回以上繰り返して発生することが好ましい。この場合、万一、データ誤りが発生した場合でも、補正が可能な信号となり、無線伝送の悪環境下でもΔΣ変調１ビットデジタル信号の信頼性を向上することが可能となる。
【０１１４】
前記受信手段において、搬送出力が送信されている時に、搬送波を受信側の同期クロックとして設定できることが好ましい。この場合、受信側で時間管理を送信側と同じものでの管理が可能となり、送信側で生成されるΔΣ変調１ビットデジタル信号と同じ信号が確実に得られる。これにより、高品位なデジタル無線伝送システムを構築できる。デジタル信号のデジタルデータジッタ問題（時間軸での揺らぎ）を大幅に改善できることになる。
【０１１５】
無線伝送環境が良くない環境下でΔΣ変調1ビットデジタル信号の無線伝送を行う場合、クロックの同期をとり、ΔΣ変調1ビットデジタル信号の時間精度を改善することが可能となる。
【０１１６】
前記受信手段において、搬送出力を受信する装置において、搬送されるΔΣ変調された信号に内包される暗号を使い、受信側装置において、暗号に従い受信の可否をコントロールすることが好ましい。この場合、デジタル伝送される信号が、増幅だけに使われる信号かどうか、違法コピーのデジタル信号であるかどうかを判別できるようになり、著作権管理も可能なシステムを構成することができる。
【０１１７】
このように、無線の秘話性、信頼性等のデータ管理、通信管理などを行うことが可能となる。
【０１１８】
閾値レベルにより多チャンネル化を図り大容量の伝送を可能にした構成をとることが好ましい。この場合、無線伝送の変調度を低減させることができるようになり、信頼性アップ、電波利用効率のアップを図れるばかりでなく、一波の無線電波で、高品位なデジタル信号つまりΔΣ変調１ビットデジタル信号を多数チャンネルで送受信することが可能となる。このように、ΔΣ変調1ビットデジタル信号の無線伝送方式でチャンネル数を拡大することが可能となる。
【０１１９】
受信側の閾値レベルより得られるΔΣ変調１ビットデジタル信号と、ΔΣ変調１ビットデジタル信号を切り替られるように構成することが好ましい。この場合、無線伝送環境が悪い場合、どちらかの方式で、ΔΣ変調１ビットデジタル信号を確実に伝送することができるようになり、無線伝送の信頼性を著しく向上させることが可能となる。
【０１２０】
このように、ΔΣ変調1ビットデジタル信号の無線伝送方式を使い分け、無線伝送環境下に合わせた送信方式を設定することが可能となる。
【産業上の利用可能性】
【０１２１】
本発明の送信装置及び受信装置は、構成を複雑化することなく、簡略にデジタル無線伝送を行うことができ、マルチビット方式によるフレームやパケット方式の伝送にも適用できる。
【図面の簡単な説明】
【０１２２】
【図１】本発明の送信装置の構成例を示すブロック図である。
【図２】本発明の受信装置の構成例を示すブロック図である。
【図３】本発明の他の送信装置の構成例を示すブロック図である。
【図４】本発明の他の受信装置の構成例を示すブロック図である。
【図５】本発明に係る無線データ伝送波形例を示す波形図である。
【図６】本発明に係る他の無線データ伝送波形例を示す波形図である。
【図７】本発明に係る更に他の無線データ伝送波形例を示す波形図である。
【図８】本発明に係るｎチャンネル無線送信データと受信時における１ビットデジタル波形と時間との関係を示す波形図である。
【図９】本発明に係るｎチャンネル無線送信データと受信時における他の１ビットデジタル波形と時間との関係を示す波形図である。
【図１０】ΔΣ変調1ビットデジタル信号へ無線データ、その他デジタルデータの混合データを注入した場合のΔΣ変調1ビットデジタル信号のスペクトラム分析データを示す説明図である。
【図１１】各種無線方式の２値変調波形を示す波形図である。
【図１２】従来の無線伝送方式の例を示す説明図である。
【図１３】従来の無線伝送時における伝送データのスペクトル波形を示す説明図である。
【符号の説明】
【０１２３】
１ａ    識別信号発生器、送信近コントロール回路基準信号
１ｂ    マルチビットto1ビット信号生成回路用基準信号
１ｃ    ΔΣ変調1ビット信号生成回路基準信号
１ｄ    中間周波基準信号
２      水晶発振子
２ｄ    中間周波変調信号
４ａ    帯域制限された中間周波変調信号
８ｂ    信号処理回路の生成信号確認用信号
８ｇ    スイッチ１５コントロール信号
８ｈ    帯域フィルタコントロール信号
９      デジタル信号種別切替
３４    水晶発振子
３５    ＡＧＣ検波回路・増幅回路
３５ａ  ＡＧＣコントロール信号
３５ｂ  ＡＧＣコントロール信号
３６    ＡＧＣ検波回路・増幅回路
４２    ΔΣ変調1ビットデジタル信号処理回路
４４ａ  ΔΣ変調1ビットデジタル信号処理回路コントロール信号
４４ｂ  アナログ検波回路コントロール信号
４４ｃ  スイッチ４８コントロール信号
４４ｄ  スイッチ４０コントロール信号
４４ｅ  スイッチ４５コントロール信号
４４ｆ  中間周波数より生成されるＡＧＣコントロール信号
４６    表示装置
４７    基準電源
４７ａ  ΔΣ変調1ビットデジタル信号処理回路用基準電源
４７ｂ  波形整形回路４１用基準電源
４７ｃ  波形整形回路４３用基準電源
４８    コントロールキー回路
【図１】
2005252487.tif 000003
【図２】
2005252487.tif 000004
【図３】
2005252487.tif 000005
【図４】
2005252487.tif 000006
【図５】
2005252487.tif 000007
【図６】
2005252487.tif 000008
【図７】
2005252487.tif 000009
【図８】
2005252487.tif 000010
【図９】
2005252487.tif 000011
【図１０】
2005252487.tif 000012
【図１１】
2005252487.tif 000013
【図１２】
2005252487.tif 000014
【図１３】
2005252487.tif 000015