(57)【要約】  【課題】  トリミング回路を用いたザッピングの検査工程において未ザッピング及び誤ザッピングのデバイスの混入を防止することができる半導体のザッピング測定手法を提供する。  【解決手段】  第１の検査工程でツェナーダイオードのリーク不良品を排除した後、第３の検査工程でザッピング後の残留抵抗が大きいものを排除し、第４の検査工程でザッピングしなかったツェナーダイオードの非導通状態を確認するため、第２の検査工程でのザッピング時に配線材料が飛び散って発生する不良品を除去できる。従って、検査後にトリミング回路の出力電流が経時的に変動したり、温度によって変化したりしないトリミング回路の動作保証が確実に行われ、未ザッピング及び誤ザッピングのデバイスの混入を防止することができる。【選択図】  図２
2005183544.tif 000002
【特許請求の範囲】
【請求項１】
共通接続したベースに所定の電圧が与えられ、各エミッタ回路にそれぞれツェナーダイオードを有し、共通接続したコレクタから出力電流を出力する複数のトランジスタからなるトリミング回路のザッピング状態を検査する方法であって、
前記複数のツェナーダイオードの端子間の導通状態を検査し、非導通であれば良品とする第１の検査工程と、
次に、前記複数のツェナーダイオードのうちの所望のツェナーダイオードに電流を印加してザッピングする第２の検査工程と、
次に、前記ザッピングしたツェナーダイオードの導通状態を検査し、実質的に短絡状態であれば良品とする第３の検査工程と、
その後、前記複数のトランジスタに所定のバイアスを与えたときに前記コレクタの出力電流の値が所定規格内に入るものを良品とする第４の検査工程とを含むことを特徴とするトリミング回路の検査方法。
【請求項２】
共通接続したベースに所定の電位が与えられ、各エミッタ回路にそれぞれツェナーダイオードを有し、共通接続したコレクタから出力電流を出力する複数のトランジスタからなるトリミング回路のザッピング状態を検査する方法であって、
前記複数のツェナーダイオードの端子間の導通状態を検査し、非導通であれば良品とする第１の検査工程と、
次に、前記複数のツェナーダイオードのうちの所望のツェナーダイオードに電流を印加してザッピングする第２の検査工程と、
次に、前記ザッピングしたツェナーダイオードの導通状態を検査し、実質的に短絡状態であれば良品とする第３の検査工程と、
ザッピングしていないツェナーダイオードの端子間が非導通状態であるものを良品とする第４の検査工程と、
その後、前記複数のトランジスタに所定のバイアスを与えたときに前記コレクタの出力電流の値が所定規格内に入るものを良品とする第５の検査工程とを含むことを特徴とするトリミング回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トリミング回路のザッピング検査において未ザッピング品及び誤ザッピング品の流出を防ぐためのトリミング回路の検査方法に関するものである。
【背景技術】
【０００２】
近年、セットメーカーの部品点数の削減により無調整かつ高精度な半導体デバイスが求められている。この無調整化技術としてツェナーザップが行われており、半導体の製造工程の一部である検査工程にてトリミングを行い、求める出力特性を得ている。
【０００３】
ツェナーザップとは、降伏電圧以下の逆方向電圧印加状態では開放状態にあるツェナーダイオードに対して外部より逆方向に過電流を印加し、ツェナーダイオードを破壊し、短絡状態にすることで電流の流れていなかった部分に電流を流すようにしたもので、このようなツェナーダイオードをいくつか回路内に配置し、適切な出力特性が得られるように調整することを目的としている。
【０００４】
まず一般的な半導体のザッピング測定手法について説明する。図３は一般的なツェナーザップのトリミング回路の一例であり、１は入力端子、２は出力端子、３，４，５は電源印加用の端子、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５は同一特性のＮＰＮ型トランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５は抵抗、ＺＤ１，ＺＤ２，ＺＤ３はツェナーダイオードである。
【０００５】
入力端子１から入力された電流はＮＰＮ型トランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ２により構成されたカレントミラー回路により決まった電流比となる出力電流を出力端子２から得ることができる。さらにカレントミラー回路にＮＰＮ型トランジスタＱ１，Ｑ２とベースが共通となり、ＮＰＮ型トランジスタＱ２とコレクタが共通となる構成でＮＰＮ型トランジスタＱ３，Ｑ４，Ｑ５を配置しエミッタには個々に抵抗Ｒ３，Ｒ４，Ｒ５とツェナーダイオードＺＤ１，ＺＤ２，ＺＤ３を直列に配置しツェナーダイオードＺＤ１，ＺＤ２，ＺＤ３のアノードは接地、カソードは電源印加用の端子３，４，５に接続されている。
【０００６】
ツェナーダイオードＺＤ１，ＺＤ２，ＺＤ３が短絡（破壊）状態でないとき、出力電流は、抵抗Ｒ３，Ｒ４，Ｒ５の影響を受けないため、ＮＰＮ型トランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ２により構成されたカレントミラー回路により決まる。しかし電源印加用の端子３，４，５に接続した電流源より過電流を印加し、ツェナーダイオードを短絡したとき、出力電流は、短絡したツェナーダイオードに直列に接続された抵抗に影響を受け、ツェナーダイオードの短絡状態によって出力電流を可変することができる。この特性を利用して求める出力特性を得る。
【０００７】
検査工程は、図４のフローチャートに示すように行われ、まず電圧・電流源によりツェナーダイオードを選択的に短絡させ、出力端子２より出力電流を測定し、求める出力電流に調整する。その後、選択され短絡すべきツェナーダイオードにおいて電圧・電流源により過電流を印加してザッピングを行い、トリミングを完了する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の検査工程におけるザッピングの測定手法では、ザッピング前に、短絡する可能性のあるツェナーダイオードのリーク測定をしていないため、ツェナーダイオードの出来映えが悪いと検査後にトリミング回路の出力電流が経時的に変動したり、温度によって変化したりすることがある。
【０００９】
また、既にザッピングされたデバイスが混入した場合、あるツェナーダイオードが既に短絡しているにも拘わらず再び他のツェナーダイオードをザッピングする可能性があり、誤ザッピングをすることがある。
【００１０】
また、ザッピング後に選択され短絡対象となったツェナーダイオードが正確に短絡していることを未確認のため、ザッピングできなかった未ザッピング品やザッピングしたツェナーダイオードの残留抵抗が大きいものを排除できず、検査後にトリミング回路の出力電流が経時的に変動したり、温度によって変化したりすることがある。
【００１１】
また、ザッピング後に最終の出力特性の確認をしていないため、本来求める出力特性が得られていないことがある。
【００１２】
本発明は、このような従来の問題点を解決するものであり、検査工程において未ザッピング及び誤ザッピングのデバイスの混入を防止することができるトリミング回路の検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
請求項１の発明は、共通接続したベースに所定の電圧が与えられ、各エミッタ回路にそれぞれツェナーダイオードを有し、共通接続したコレクタから出力電流を出力する複数のトランジスタからなるトリミング回路のザッピング状態を検査する方法であって、前記複数のツェナーダイオードの端子間の導通状態を検査し、非導通であれば良品とする第１の検査工程と、次に、前記複数のツェナーダイオードのうちの所望のツェナーダイオードに電流を印加してザッピングする第２の検査工程と、次に、前記ザッピングしたツェナーダイオードの導通状態を検査し、実質的に短絡状態であれば良品とする第３の検査工程と、その後、前記複数のトランジスタに所定のバイアスを与えたときに前記コレクタの出力電流の値が所定規格内に入るものを良品とする第４の検査工程とを含むことを特徴とする。このような構成により、第１の検査工程でツェナーダイオードのリーク不良品を排除した後、第３の検査工程でザッピング後の残留抵抗が大きいものを排除するため、検査後にトリミング回路の出力電流が経時的に変動したり、温度によって変化したりしないトリミング回路の動作保証ができる。
【００１４】
請求項２の発明は、共通接続したベースに所定の電位が与えられ、各エミッタ回路にそれぞれツェナーダイオードを有し、共通接続したコレクタから出力電流を出力する複数のトランジスタからなるトリミング回路のザッピング状態を検査する方法であって、前記複数のツェナーダイオードの端子間の導通状態を検査し、非導通であれば良品とする第１の検査工程と、次に、前記複数のツェナーダイオードのうちの所望のツェナーダイオードに電流を印加してザッピングする第２の検査工程と、次に、前記ザッピングしたツェナーダイオードの導通状態を検査し、実質的に短絡状態であれば良品とする第３の検査工程と、ザッピングしていないツェナーダイオードの端子間が非導通状態であるものを良品とする第４の検査工程と、その後、前記複数のトランジスタに所定のバイアスを与えたときに前記コレクタの出力電流の値が所定規格内に入るものを良品とする第５の検査工程とを含むことを特徴とする。このような構成により、第１の検査工程でツェナーダイオードのリーク不良品を排除した後、第３の検査工程でザッピング後の残留抵抗が大きいものを排除し、第４の検査工程でザッピングしなかったツェナーダイオードの非導通状態を確認するため、第２の検査工程でのザッピング時に配線材料が飛び散って発生する不良品を除去できる。従って、検査後にトリミング回路の出力電流が経時的に変動したり、温度によって変化したりしないトリミング回路の動作保証が確実に行われ、上述の発明より高信頼の検査がなされる。
【発明の効果】
【００１５】
本発明によれば、ザッピングの前後においてツェナーダイオードの状態を調べ、ザッピング後に出力特性を調べることから検査工程において未ザッピング及び誤ザッピングのデバイスの混入を防止することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施形態について図面を参照しながら説明する。
【００１７】
図１は本発明の一実施形態におけるツェナーダイオードを用いたトリミング回路を示す回路図であり、１１は入力端子、１２は出力端子、１３，１４，１５は電源印加用の端子、１６，１７，１８は測定用の端子、Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５は同一特性のＮＰＮ型トランジスタ、Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５は抵抗、ＺＤ１１，ＺＤ１２，ＺＤ１３はツェナーダイオードである。
【００１８】
入力端子１１から入力された電流はＮＰＮ型トランジスタＱ１１，Ｑ１２、抵抗Ｒ１１，Ｒ１２により構成されたカレントミラー回路により決まった電流比となる出力電流を出力端子１２から得ることができる。さらにカレントミラー回路にＮＰＮ型トランジスタＱ１１，Ｑ１２とベースが共通となり、ＮＰＮ型トランジスタＱ１２とコレクタが共通となる構成でＮＰＮ型トランジスタＱ１３，Ｑ１４，Ｑ１５を配置し、エミッタには個々に抵抗Ｒ１３，Ｒ１４，Ｒ１５とツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３を直列に配置し、ツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３のアノードは接地、カソードは電源印加用の端子１３，１４，１５、測定用の端子１６，１７，１８に接続されている。
【００１９】
ツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３が短絡状態でないとき、出力電流は、抵抗Ｒ１３，Ｒ１４，Ｒ１５の影響を受けないため、ＮＰＮ型トランジスタＱ１１，Ｑ１２、抵抗Ｒ１１，Ｒ１２により構成されたカレントミラー回路により決まる。
【００２０】
しかし、電源印加用の端子１３，１４，１５に接続した電流源より過電流を印加し、ツェナーダイオードを短絡したとき、出力電流は短絡したツェナーダイオードに直列に接続された抵抗に影響を受け、ツェナーダイオードの短絡状態によって出力電流を可変することができる。この特性を利用して求める出力特性を得る。
【００２１】
以上のように構成されたツェナーダイオードを用いたトリミング回路を例にして本実施形態の検査方法における半導体のザッピング測定手法について、以下に説明する。
【００２２】
図２は本実施形態における検査工程を示すフローチャートである。
【００２３】
まず、ザッピング前にツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３のリーク電流の測定を行う。入力端子１１に電圧を印加し、トリミング回路を動作させ、測定用の端子１６，１７，１８に接続した電圧計より電圧を測定する。ツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３が短絡していれば接地状態となり０Ｖとなる。このようにして、ツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３がリークしていないか、短絡しているのか、短絡していないのかを調べ、リークまたは短絡していれば不良品とする。
【００２４】
次に、電源印加用の端子１３，１４，１５によりツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３を選択的に仮想短絡した状態で出力電流を測定し、所望の出力電流になるようなザッピング状態を求め、短絡すべきツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３の組み合わせを調べる。
【００２５】
その後、前工程で選択された短絡すべきツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３において電源印加用の端子１３，１４，１５に接続した電流源より過電流を印加しザッピングを行う。
【００２６】
さらにザッピング後に選択され短絡対象となったツェナーダイオードが正確に短絡していることを確認するため、電源印加用の端子１３，１４，１５に接続した電流源より電流を流し、測定用の端子１６，１７，１８に接続した電圧計よりツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３の短絡（残留抵抗値）を調べ、ザッピングしたツェナーダイオードの残留抵抗値が所定値以下のものを良品とし、中途半端に導通しているもの及び未ザップ不良を排除する。
【００２７】
また、ザッピングの精度をより高めるためにザッピング後にザッピングしていないツェナーダイオードにおいて再度リーク電流の測定を行い、非導通状態であれば良品とし、リークまたは短絡していれば不良品とする。これにより誤ザップ不良を排除する。
【００２８】
その後、ザッピングにより求めた出力特性が得られているかどうかを電源印加用の端子１３，１４，１５、測定用の端子１６，１７，１８を開放し、出力端子１２に接続した電流計より再度調べ、ザッピング後のトリミング回路の出力電流が所定の範囲内となるものを良品とする。
【００２９】
以上のように本実施形態によれば、ザッピング前にツェナーダイオードＺＤ１１，ＺＤ１２，ＺＤ１３のリーク測定を実施していることから、ツェナーダイオードの出来映えにより検査後にトリミング回路の出力電流が経時的に変動したり、温度によって変化したりすることがなくなる。
【００３０】
また、既にザッピングされたデバイスが混入した場合も、ザッピング前のリーク測定により排除でき、誤ザッピングをすることがなくなる。
【００３１】
また、ザッピング後に選択され短絡対象となったツェナーダイオードが正確に短絡していることを確認しているため、未ザッピング品やザッピングしたツェナーダイオードの残留抵抗が大きいものを排除でき、検査後にトリミング回路の出力電流が経時的に変動したり、温度によって変化したりすることがなくなる。
【００３２】
また、ザッピング後にザッピングしていないツェナーダイオードにおいて再度リーク測定を行っていることから、誤ザップ不良を排除することができる。
【００３３】
また、ザッピング後に最終の出力特性の確認をしているため、ザッピングにより求める出力特性が得られたことが確認できる。
【産業上の利用可能性】
【００３４】
本発明は、半導体デバイスの製造分野において利用可能である。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施形態におけるツェナーザッピングのトリミング回路図
【図２】本発明の一実施形態における検査工程のザッピングフローチャート
【図３】従来のツェナーザッピングのトリミング回路図
【図４】従来の検査工程のザッピングフローチャート
【符号の説明】
【００３６】
１１  入力端子
１２  出力端子
１３，１４，１５  電源印加用の端子
１６，１７，１８  測定用の端子
Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５  ＮＰＮ型トランジスタ
Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５  抵抗
ＺＤ１１，ＺＤ１２，ＺＤ１３  ツェナーダイオード
【図１】
2005183544.tif 000003
【図２】
2005183544.tif 000004
【図３】
2005183544.tif 000005
【図４】
2005183544.tif 000006