(57)【要約】      （修正有）【課題】めっき処理によって形成された導電層を有するウエハレベルチップサイズパッケージ（ＷＣＳＰ）の半導体装置の製造方法において、電気的特性を維持しつつポスト電極を形成するために要する長いめっき処理時間の短縮を図る。【解決手段】第１の導電層である金属薄膜層４０５（再配腺）を形成するためのめっき処理の条件（第１の条件）と、第２の導電層であるポスト電極４０７を形成するためのめっき処理の条件（第２の条件）とを異ならせる。即ち硫酸銅及び硫酸を成分として含むめっき液を使用し、硫酸銅に対する硫酸の比、及びめっき処理におけるめっき電流密度を、第２の条件において第１の条件より各々大きく設定する。【選択図】図３
2005064473.tif 000002
【特許請求の範囲】
【請求項１】
回路素子が形成された主表面を有する半導体基板と、
前記主表面上に形成され、前記回路素子と電気的に接続された電極パッドと、
前記電極パッドの表面の一部を露出する開口部を有し、前記主表面上を覆う絶縁膜と、
前記開口部内の前記電極パッド表面上から前記絶縁膜表面上へ延在する第１の導電層であって、第１の条件に設定された第１のめっき処理によって形成された第１の導電層と、
前記第１の導電層と電気的に接続された第２の導電層であって、前記第１の条件とは異なる第２の条件に設定された第２のめっき処理によって形成された第２の導電層と、
前記第２の導電層の表面の一部を露出するよう前記第１の導電層上及び前記絶縁膜上を覆う封止樹脂と、
前記第２の導電層の表面上に形成された外部端子とを有することを特徴とする半導体装置。
【請求項２】
回路素子が形成された主表面を有する半導体基板と、
前記主表面上に形成され、前記回路素子と電気的に接続された電極パッドと、    
前記主表面上に配置された外部端子と、  
前記外部端子と前記電極パッドとの間を電気的に接続する第１の膜厚を有する第１の導電層と、
前記外部端子と前記電極パッドとの間を電気的に接続する前記第１の膜厚よりも厚い第２の膜厚を有する第２の導電層とを有する半導体装置において、
前記第１の導電層は、第１の条件に設定された第１のめっき処理によって形成され、
前記第２の導電層は、前記第１の条件とは異なる第２の条件に設定された第２のめっき処理によって形成されていることを特徴とする半導体装置。
【請求項３】
回路素子が形成された主表面を有する半導体基板と、
前記主表面上に形成され、前記回路素子と電気的に接続された電極パッドと、    
前記主表面上に配置された外部端子と、  
前記外部端子と前記電極パッドとの間の導電路であって、前記主表面に対して実質的に平行な方向に形成される導電路が定義される第１の導電層と、
前記外部端子と前記電極パッドとの間の導電路であって、前記主表面に対して実質的に垂直な方向に形成される導電路が定義される第２の導電層とを有する半導体装置において、
前記第１の導電層は、第１の条件に設定された第１のめっき処理によって形成され、
前記第２の導電層は、前記第１の条件とは異なる第２の条件に設定された第２のめっき処理によって形成されていることを特徴とする半導体装置。
【請求項４】
回路素子が形成された主表面を有する半導体基板と、
前記主表面上に形成され、前記回路素子と電気的に接続された電極パッドと、
前記電極パッドの表面の一部を露出する開口部を有し、前記主表面上を覆う絶縁膜と、
前記開口部内の前記電極パッド表面上から前記絶縁膜表面上へ延在する第１の導電層であって、第１の条件に設定された第１のめっき処理によって形成された第１の導電層と、
前記第１の導電層と電気的に接続され、封止樹脂と共に研磨された表面を有し、前記第１の条件とは異なる第２の条件に設定された第２のめっき処理によって形成された第２の導電層と、
前記第２の導電層と共に研磨された表面を有し、前記第１の導電層上及び前記絶縁膜上を覆う前記封止樹脂と、
前記第２の導電層の表面上に形成された外部端子とを有することを特徴とする半導体装置。
【請求項５】
前記第１及び第２のめっき処理は、硫酸銅及び硫酸を成分として含むめっき液を使用して実行され、前記第２の条件における前記硫酸銅に対する前記硫酸の比が、前記第１の条件における前記硫酸銅に対する前記硫酸の比よりも大きくなるように設定されていることを特徴とする請求項１乃至４いずれかに記載の半導体装置。
【請求項６】
前記第２のめっき処理におけるめっき電流密度が、前記第１のめっき処理における電流密度よりも高く設定されていることを特徴とする請求項５記載の半導体装置。
【請求項７】
回路素子及び前記回路素子と電気的に接続された電極パッドが形成された主表面を有する半導体基板を準備する工程と、
前記電極パッドの表面の一部を露出する開口部を有する絶縁膜を前記主表面上に形成する工程と、
第１の条件に設定された第１のめっき処理によって、前記開口部内の前記電極パッド表面上から前記絶縁膜表面上へ延在する第１の導電層を形成する工程と、
前記第１の条件とは異なる第２の条件に設定された第２のめっき処理によって、前記第１の導電層と電気的に接続される第２の導電層を形成する工程と、
前記第２の導電層の表面の一部を露出する封止樹脂を前記第１の導電層上及び前記絶縁膜上に形成する工程と、
前記第２の導電層の表面上に外部端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
回路素子及び前記回路素子と電気的に接続された電極パッドが形成された主表面を有する半導体基板を準備する工程と、    
前記主表面上に外部端子を配置する工程と、  
第１の条件に設定された第１のめっき処理によって、前記外部端子と前記電極パッドとの間を電気的に接続する第１の膜厚を有する第１の導電層を形成する工程と、
前記第１の条件とは異なる第２の条件に設定された第２のめっき処理によって、前記外部端子と前記電極パッドとの間を電気的に接続する前記第１の膜厚よりも厚い第２の膜厚を有する第２の導電層を形成する工程とを有することを特徴とする半導体装置の製造方法。  
【請求項９】
回路素子及び前記回路素子と電気的に接続された電極パッドが形成された主表面を有する半導体基板を準備する工程と、    
外部端子を前記主表面上に配置する工程と、  
前記外部端子と前記電極パッドとの間の導電路であって、前記主表面に対して実質的に平行な方向に形成される導電路を定義する第１の導電層を、第１の条件に設定された第１のめっき処理によって形成する工程と、
前記外部端子と前記電極パッドとの間の導電路であって、前記主表面に対して実質的に垂直な方向に形成される導電路を定義する第２の導電層を、前記第１の条件とは異なる第２の条件に設定された第２のめっき処理によって形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
回路素子及び前記回路素子と電気的に接続された電極パッドが形成された主表面を有する半導体基板を準備する工程と、
前記電極パッドの表面の一部を露出する開口部を有する絶縁膜を前記主表面上に形成する工程と、
第１の条件に設定された第１のめっき処理によって、前記開口部内の前記電極パッド表面上から前記絶縁膜表面上へ延在する第１の導電層を形成する工程と、
前記第１の条件とは異なる第２の条件に設定された第２のめっき処理によって、前記第１の導電層と電気的に接続される第２の導電層を形成する工程と、
前記第１及び第２の導電層上及び前記絶縁膜上に封止樹脂を形成する工程と、
前記封止樹脂の表面及び前記第２の導電層の表面を研削する工程と、
研削によって露出した前記第２の導電層の表面上に外部端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１及び第２のめっき処理は、硫酸銅及び硫酸を成分として含むめっき液を使用して実行され、前記第２の条件における前記硫酸銅に対する前記硫酸の比が、前記第１の条件における前記硫酸銅に対する前記硫酸の比よりも大きくなるように設定されていることを特徴とする請求項７乃至１０いずれかに記載の半導体装置の製造方法。
【請求項１２】
前記第２のめっき処理におけるめっき電流密度が、前記第１のめっき処理における電流密度よりも高く設定されていることを特徴とする請求項１１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。特に本発明は、めっき処理によって形成された導電層を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
携帯機器の小型化に伴い、携帯機器に搭載される半導体装置の小型化が要求されている。この要求にこたえるため、半導体チップの外形寸法とほぼ同じ外形寸法を有するチップサイズパッケージ（Chip Size Package）と称される半導体装置が出現している。チップサイズパッケージの一形態としては、ウエハレベルチップサイズパッケージ（Wafer Level Chip Size Package）もしくはウエハレベルチップスケールパッケージ（Wafer Level Chip Scale Package）と称される半導体装置が存在する。このようなウエハレベルチップサイズパッケージ（以下、ＷＣＳＰと称す。）は、回路素子を外部環境から保護するための樹脂封止工程や外部端子形成工程が個片化される前のウエハ状態で一括して実行される。
【０００３】
上記のようなＷＣＳＰの特徴の１つとして挙げられるのが、再配線とポスト電極（柱状電極、突起電極とも称される）を有していることである。再配線は、外部端子をエリア状に配置するためのものであり、ポスト電極は、半導体基板の熱膨張係数と実装基板の熱膨張係数との差に起因する応力を緩和させるものである。再配線及びポスト電極は、いずれもめっき処理によって形成されている。
【０００４】
そして、再配線及びポスト電極を形成するためのめっき液は同一のものを使用するのが一般的であり、再配線を形成するためのめっき処理の条件と、ポスト電極を形成するためのめっき処理の条件は同一に設定されるのが一般的である。
【０００５】
めっき処理によって形成された再配線及びポスト電極を有するＷＣＳＰについては、例えば下記の文献に記載されている。（例えば、特許文献１参照。）
【特許文献１】特開２００３−６０１２０号（図３、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＷＣＳＰでは、応力緩和のために比較的高い高さ（約９０〜１５０マイクロメータ（μｍ）の高さ）を有するポスト電極が必要である。従って、このポスト電極を形成するために要する長いめっき処理時間は、ＷＣＳＰの生産性向上という点で無視できない。
【０００７】
めっき処理時間を短縮させるため、再配線及びポスト電極形成時のめっき処理の条件を、めっき層の析出時間が短くなるような条件に変更することも考えられる。しかしながら、単にめっき条件を変更すると、析出しためっき層に“ヤケ”と呼ばれる現象が生じたり、異常析出が生じることが判明した。さらに、ウエハ面内におけるめっき層の膜厚のばらつきが著しく増加することも判明した。
【０００８】
特に、再配線に関しては、その配線幅及び膜厚がポスト電極よりも微細に加工されているため、上記のような現象が生じると、再配線に流れる電流が設計値から変動する場合があり好ましくない。
【０００９】
従って、電気的特性を維持しつつ生産性の向上を図ることができる半導体装置及びその製造方法が望まれていた。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を克服するために考え出されたものである。本願において開示される発明のうち、代表的な半導体装置の概要は以下の通りである。
すなわち、回路素子が形成された主表面を有する半導体基板と、主表面上に形成され回路素子と電気的に接続された電極パッドと、主表面上に配置された外部端子と、外部端子と電極パッドとの間を電気的に接続する第１の膜厚を有する第１の導電層と、外部端子と電極パッドとの間を電気的に接続する第１の膜厚よりも厚い第２の膜厚を有する第２の導電層とを有する半導体装置において、第１の導電層が第１の条件に設定された第１のめっき処理によって形成されており、第２の導電層が前記第１の条件とは異なる第２の条件に設定された第２のめっき処理によって形成されていることを特徴としている。
【００１１】
また、本願において開示される発明のうち、代表的な半導体装置の製造方法の概要は以下の通りである。
すなわち、回路素子及びこの回路素子と電気的に接続された電極パッドが形成された主表面を有する半導体基板を準備する工程と、主表面上に外部端子を配置する工程と、第１の条件に設定された第１のめっき処理によって、外部端子と電極パッドとの間を電気的に接続する第１の膜厚を有する第１の導電層を形成する工程と、第１の条件とは異なる第２の条件に設定された第２のめっき処理によって、外部端子と電極パッドとの間を電気的に接続する第１の膜厚よりも厚い第２の膜厚を有する第２の導電層を形成する工程とを有することを特徴としている。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的な半導体装置によって得られる効果を簡単に説明すると以下の通りである。すなわち、本発明の半導体装置によれば、第２の導電層を形成するためのめっき処理の条件を第１の導電層を形成するためのめっき処理の条件とを異ならせたので電気的特性を維持しつつ生産性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
なお、説明を容易にするため、同様の構成には同様の符号を付与する。また、重複した構成の説明は省略する。
【００１４】
（実施の形態）
図１は本発明の実施の形態の半導体装置１０１の表面側を示す平面透視図であり、図２は半導体装置１０１の側面図であり、図３は図１の線３−３についての概略断面図である。
【００１５】
図１及び図２に示されている通り、この半導体装置１０１は、半導体チップの外形寸法とほぼ同じ外形寸法を有している。本実施の形態においては、半導体装置１０１は、例えば１辺が約８ｍｍである略四角形状である。
半導体装置１０１は、先に説明した通りのＷＣＳＰである。半導体装置１０１は、半導体基板１０３（半導体チップとも称される。）と、封止樹脂１１１と、複数のポスト電極４０７とを有する。このポスト電極４０７は、柱状電極もしくは突起電極と称されることもある。なおこのポスト電極４０７は、本願明細書では第２の導電層として定義される。
【００１６】
半導体基板１０３は、回路素子が形成された表面１０９（主表面）と、この表面１０９に実質的に対向する裏面１０５を有する。
封止樹脂１１１は、半導体基板１０３の表面１０９上に形成されており、表面１０９に形成された図示しない回路素子を外部環境から保護する機能を有する。
複数の突起電極１１３は、封止樹脂１１１内部に形成されたポスト電極４０７上に形成され、このポスト電極４０７によって半導体基板１０３に形成された回路素子と電気的に接続されている。これらの突起電極１１３は、半導体装置１０１の外部端子として機能する。
【００１７】
図１において、電極パッド３０１、金属配線層３０３及び突起電極１１３が示されている。電極パッド３０１及び金属配線層３０３は、封止樹脂１１１の下層に位置するため、電極パッド３０１及び金属配線層３０３は点線で示されている。
【００１８】
図１に示されているように、半導体基板１０３の表面１０９の周辺領域には、１６個の電極パッド３０１が例えば１００μｍ間隔で設けられている。
半導体基板１０３の表面１０９の中央領域上には、１６個の突起電極１１３が行列状に配置されている。各突起電極１１３は、対応する金属配線層３０３とポスト電極４０７を介して電気的に接続されている。
【００１９】
金属配線層３０３は、外部端子の位置（電極パッド１０３の位置）を半導体基板１０３の周辺部から半導体基板１０３の中央領域にエリア状にシフトさせる機能を果たす。一般的に、このようなシフトは再配置と称され、故にこのようなシフトを行う金属配線層３０３は再配置配線もしくは再配線と称される。このように、外部端子として機能する突起電極１１３を半導体基板１０３の中央領域にエリア状に配置させることにより、半導体装置１０１の外部端子間ピッチひいては実装基板の端子間ピッチを緩和させることが可能となる。
なお、金属配線層３０３は、本願明細書では第１の導電層として定義される。
【００２０】
次に図３を使用して、半導体装置１０１の構成をより詳細に説明する。
シリコンからなる半導体基板１０３の表面１０９（第１の主表面）には図示しない複数の回路素子が形成されており、半導体基板１０３の裏面１０５（第２の主表面）には、段差部１０７が設けられている。各回路素子の上部にはコンタクトホール（図示しない）を有する絶縁層４０２が形成されている。このコンタクトホール内部には図示しない導電層が形成されている。
【００２１】
電極パッド３０１が、絶縁層４０２上に形成されている。電極パッド３０１は、上述のコンタクトホール内部に形成された導電層を介して対応する回路素子に接続されている。電極パッド３０１は、例えば、シリコンを含有するアルミニウムで構成されている。
パッシベーション膜４０１が、絶縁層４０２上部及び電極パッド３０１の周縁部上に形成されている。このパッシベーション膜４０１は、例えば、窒化シリコンで構成されている。
【００２２】
層間絶縁膜４０３が、パッシベーション膜４０１上部に形成されている。層間絶縁膜４０３は、半導体基板１０３に加えられる応力を緩和する機能を有する。層間絶縁膜４０３は、例えば、ポリイミドで構成されている。なお、後述する金属薄膜層４０５直下に位置する層間絶縁膜４０３の表面は変質している。この変質された領域は太線で示されている。この変質された層間絶縁膜４０３が存在することにより、層間絶縁膜４０３と金属薄膜層４０５との密着性が向上する。
【００２３】
金属薄膜層４０５が、層間絶縁膜４０３及び電極パッド３０１上に形成されている。金属薄膜層４０５は、単層でも複合層でも良いが、上層及び下層からなる複合層で構成されることが好ましい。下層膜は、電極パッド３０１との密着度が強く、上層膜を構成する物質が半導体基板１０３側へ拡散することを防止することができる材料であれば良い。この下層膜は、例えばチタンで構成されている。上層膜は、その上層に形成される金属配線層３０３との密着度が強い材料であれば良い。この上層膜は、例えば銅で構成されている。
【００２４】
金属配線層３０３が、金属薄膜層４０５上に形成されている。金属配線層３０３は、例えば、銅で構成されている。
【００２５】
ポスト４０７が、金属配線層３０３の表面上に形成されている。図示の例では、ポスト４０７の形状は、ほぼ円柱状である。ポスト４０７の底面は、金属配線層３０３の表面に接触しており、頂部は突起電極１１３と接触している。このポスト４０７は、金属配線層３０３と同一の材料で構成されており、高さ（金属配線層３０３の表面から封止樹脂１１５の表面に至るまでの距離）は約１００μｍである。
【００２６】
封止樹脂１１５が、ポスト４０７の頂部を除く半導体基板１０３の表面１０９全体が覆われるように、半導体基板１０３の表面１０９上全体に形成されている。すなわち、封止樹脂１１５は、層間絶縁膜４０３、金属薄膜層４０５、金属配線層３０３及びポスト４０７の側面を覆っている。封止樹脂１１５の表面と、ポスト４０７の頂部とは、同一平面に位置している。封止樹脂１１５は、例えば不透明なエポキシ樹脂で構成されている。
【００２７】
突起電極１１３が、ポスト４０７の上部に形成されている。突起電極１１３は、後に、図示しない実装基板の配線と接続される電極である。よって、半導体基板１０３に形成された回路素子は、電極パッド３０１、金属薄膜層４０５、金属配線層３０３、ポスト４０７及び突起電極１１３を介して、外部装置と接続される。このように、突起電極１１３は、半導体装置１０１の外部端子としての機能を有する。突起電極１１３は、例えば、半田で構成されており、半円球状である。
【００２８】
次に、本発明の第１の実施の形態の半導体装置１０１の製造方法を以下に説明する。説明を容易にするため、突起電極１１３が形成されるまでの工程（半導体ウエハをダイシングする前の工程）を第１の工程と称し、それ以降の工程を第２の工程と称し、それぞれ説明する。第１の工程は、図４から図７までに示され、第２の工程は、図８から図９までに示されている。
【００２９】
まず最初に、第１の実施の形態の第１の工程を以下に説明する。
なお、説明を容易にするため、第１の工程は、図１の線３−３に対応する箇所のみを説明する。
【００３０】
まず、半導体ウエハ状態である半導体基板１０３の表面１０９（主表面）に、図示しない複数の回路素子が形成される。次に、各回路素子の上部にはコンタクトホール（図示しない）を有する絶縁層４０２が形成される。このコンタクトホール内部には、図示しない導電層が形成される。続いて、シリコンを含有するアルミニウム膜がスパッタリング法によって絶縁層４０２上に堆積される。その後、このアルミニウムは、所定の形状にエッチングされ、図示したように電極パッド３０１として絶縁層４０２上に残存する。この電極パッド３０１は、上述の絶縁層４０２内部に形成された図示しない導電層と接続されている。（図４（Ａ））
【００３１】
次に、シリコン窒化膜からなるパッシベーション膜４０１が、ＣＶＤ法によって絶縁層４０２及び電極パッド３０１上に形成される。その後、電極パッド３０１の中央領域上に位置するパッシベーション膜４０１が、エッチング除去される。（図４（Ｂ））
次に、ポリイミドからなる層間絶縁膜４０３が、パッシベーション膜４０１及び電極パッド３０１上に形成される。（図４（Ｃ））
【００３２】
次に、電極パッド３０１の中央領域上に位置する層間絶縁膜４０３が、エッチング除去される。（図４（Ｄ））
次に、熱処理を施すことにより、ポリイミドからなる層間絶縁膜４０３が熱硬化される。この熱硬化により、電極パッド３０１上に位置する層間絶縁膜４０３が、図示の通りテーパー形状になる。電極パッド３０１の表面上にポリイミドが残存している場合は、酸素雰囲気中でプラズマエッチングによって、ポリイミドが除去される。（図４（Ｅ））
【００３３】
次に、層間絶縁膜４０３が、アルゴンガス等の不活性ガス雰囲気中でプラズマエッチングにさらされることにより、層間絶縁膜４０３の表面が変質される。変質された表層は太線で示されている。この表層の存在により、次のステップで形成される金属薄膜４０５との密着度が向上する。（図４（Ｆ））
【００３４】
次に、金属薄膜層４０５が、スパッタリング法によって層間絶縁膜４０３及び電極パッド３０１上に形成される。（図４（Ｇ））
【００３５】
次に、レジスト８０１が金属薄膜層４０５上に形成される。レジストの厚さは例えば１０μｍ程度である。続いて、図示された所定の領域に位置するレジスト８０１がエッチング除去される。（図５（Ａ））
【００３６】
次に、金属配線層３０３が、電解メッキによって露出された金属薄膜層４０５上に選択的に形成される。なお、金属配線層３０３の厚さはレジスト８０１の厚さよりも薄く、例えば５μｍである。（図５（Ｂ））
この時のメッキ処理の条件が図１０（Ａ）に示されている。さらに、この時のメッキ電流密度は、２．０Ａ/ｄｍ２である。またメッキ処理時間は約２０分である。
【００３７】
次に、レジスト８０１がアセトン等の剥離剤を使用して除去される。（図５（Ｃ））
次に、約１２０μｍの厚さのレジスト８０３が、金属薄膜層４０５及び金属配線層３０３上に形成される。続いて、ポスト形成領域８０５上に位置するレジスト８０３が除去される。（図５（D））
【００３８】
次に、ポスト電極４０７が電解メッキによってポスト形成領域８０５に形成される。なお、ポスト電極４０７の厚さは、レジスト８０３の厚さよりも薄く、約１００μｍである。また、ポスト電極４０７は、金属配線層３０３と同一の物質で構成されている。
この時のメッキ処理の条件が図１０（B）に示されている。さらに、この時のメッキ電流密度は、１０〜４０Ａ/ｄｍ２である。なおめっき処理時間は約１２分である。（図５（E））
【００３９】
以上のようにポスト電極４０７を形成するめっき処理の条件を、金属薄膜層４０５を形成するめっき処理と異ならせる根拠は、図１１乃至図１３から説明することができる。
【００４０】
すなわち、硫酸銅めっき液は、大きく分けて硫酸銅五水和物と、硫酸と、塩酸と、高分子界面活性剤と、硫黄系飽和有機化合物と有機染料化合物などからなる添加剤に分けられる。残りは水である。
めっき成長速度を速くするために、その濃度が大きく影響するのは、硫酸銅濃度と、硫酸濃度であり、塩酸濃度と添加剤濃度は大きく起因していないことが図１１から得られた。
【００４１】
硫酸銅濃度は高いほうがめっき電流密度を高く設定でき、めっき時間を短くできるが、一般的に硫酸銅の結晶の沈殿を避けるため、１５０ｇ/L程度までで使用している。本発明では、図１２の結果から、液中の硫酸濃度を極端に低下させることにより液の硫酸銅溶解量を上昇させる。図１３の結果から、液温度を上昇させることにより硫酸銅溶解量を上昇させる。この２点により高濃度の硫酸銅を含むめっき液を使用することを可能とした。
【００４２】
以上のように、硫酸銅を含む硫酸性の液中の硫酸銅五水和物濃度を著しく上昇させ、さらに硫酸濃度を必要最小限の濃度に低下させることにより銅の析出速度を著しく高速にすることが可能になる。よって、ポスト電極形成時間を短縮することで生産性を大幅に向上ささせることが可能となる。
【００４３】
次に、レジスト８０５が剥離剤によって除去される。（図６（Ａ））
次に、露出した金属薄膜層４０５が、酸素ガス雰囲気中でプラズマエッチングにさらされることにより、除去される。（図６（Ｂ））
次に、露出された層間絶縁膜４０３の表層が、ウエットエッチングによって除去される。これにより、金属配線層３０３を流れる電流が、表層を介して他の金属配線層３０３にリークするのを防止することができる。（図６（Ｃ））
【００４４】
次に、半導体ウエハ全体が図示しない封止金型に挿入される。続いて、この封止金型内部に封止樹脂が注入されることにより、半導体基板１０３の表面１０９側に封止樹脂１１５が形成される。封止樹脂１１５は、図示の通り、層間絶縁膜４０３、金属薄膜４０５、金属配線層３０３及びポスト４０７の側面を覆う。（図６（Ｄ））
【００４５】
次に、封止樹脂１１５の表面およびポスト電極４０７の表面が研磨される。封止樹脂１１５の表面と、ポスト電極４０７の上部表面とは、略同一の平面内に位置している。
次に、突起電極１１３が、スクリーン印刷法によりポスト電極４０７の上部表面に形成される。突起電極１１３は、半田で構成されており半球状である。（図７）
【００４６】
以上の工程が施された半導体ウエハ１１０１の表面側が、図８に示されている。図１１は、後述する第２の工程において個片化される複数の半導体装置１０１が、半導体ウエハの状態で配置されていることを示している。これら半導体装置１０１は、複数のスクライブ領域１１０３によって互いに離間している。
【００４７】
次に、上述の第１の工程に続く第２の工程を図９を使用して以下に説明する。
図９は、本実施の形態の半導体装置１０１の第２の工程を示す工程図である。なお、説明を容易にするため、構成の一部の図示は省略されている。
【００４８】
まず、図４から図７までの工程を経た状態が図９（A）に示されている。    
図９（Ａ）には、半導体ウエハ１１０１、層間絶縁膜４０３、金属配線層３０３、ポスト電極４０７及び突起電極１１３が示されている。
【００４９】
次に、ウエハリング１２０５とダイシングシート１２０７とを有するウエハ保持具１２０３が準備される。ウエハリング１２０５は、リング形状を有している。ダイシングシート１２０７は、例えば紫外線が照射されることにより接着力が低下する特性を持つUVテープが用いられる。
【００５０】
半導体ウエハ１１０１は、突起電極１１３がこのダイシングシート１２０７に接触するように、ダイシングシート１２０７上に貼り付けられる。（図９（Ｂ））
【００５１】
次に、ウエハ保持具１２０３が、２つのダイヤモンド砥石１２０９を有する図示しないグラインダに搭載される。第１のダイヤモンド砥石は、粗さ＃３２５であり、第２のダイヤモンド砥石１２０９は、粗さ＃２０００である。グラインダに搭載された半導体ウエハ１１０１の裏面は、次のように研磨される。まず最初に、第１のダイヤモンド砥石によって粗く研磨され、続いて第２のダイヤモンド砥石によって細かく研磨される。これらの研磨工程により、最終的に厚さ約３１０μｍの半導体ウエハ１１０１が得られる。
【００５２】
また、この第２のダイヤモンド砥石による研磨により、半導体ウエハの裏面が上述した鏡面状態になる。このような細かな裏面研磨が施されなければ、上述した鏡面状態が生じないかもしれない。しかしながら、次の図９（Ｄ）の工程における、赤外線カメラによるスクライブ領域の検出を行うためには、上述の第２のダイヤモンド砥石による細かな研磨は必要である。なぜなら、半導体基板１０３の裏面の状態が粗いと、赤外線が容易に透過されないからである。（図９（Ｃ））
【００５３】
次に、半導体ウエハ１１０１が、ウエハリング１２０３に搭載された状態で、図示しない赤外線カメラ１２１１付きのダイシング装置に搭載される。
このダイシング装置は、ブレードを有する。
【００５４】
図９（Ｄ）に示されているように、まず、半導体ウエハの表面１０９側に形成された複数の電極パッド３０１もしくは金属配線層３０３のパターン形状が、赤外線カメラ１２１１によって、半導体ウエハ１１０１の裏面から認識される。それによって、半導体ウエハ１１０１の表面１０９上に存在するスクライブ領域が、ダイシング装置によって認識される。
【００５５】
次に、ブレードが、スクライブ領域の中心線上、すなわちスクライブライン上に配置される。その後、半導体ウエハ１１０１の裏面１０５が、ブレードによってスクライブラインに沿って約４００μｍ研削される。（フルカットされる）このブレードによる研削は、半導体ウエハ１１０１の各半導体装置１０１に対応して実行される。その結果、各半導体装置１０１が個片化される。（図９（D））
【００５６】
次に、半導体ウエハ１１０１がダイシングシート１２０７と共にエクスパンドリングに移し替えられる。その後、ダイシングシート１２０７が紫外線にさらされ、その接着力が低下させられる。そして、このダイシングシート１２０７は、半導体ウエハ１１０１の外周方向へ伸ばされ、各半導体装置１０１がコレットによって取り出される。
以上の第２の工程を経て、最終的に図１に示された半導体装置１０１が得られる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態の半導体装置１０１の表面を示す平面透視図である。
【図２】本発明の実施の形態の半導体装置１０１の側面を示す図である。
【図３】図１の線３−３についての概略断面図である。
【図４】本発明の実施の形態の半導体装置１０１の製造方法を示す工程図である。
【図５】本発明の実施の形態の半導体装置１０１の製造方法を示す工程図である。
【図６】本発明の実施の形態の半導体装置１０１の製造方法を示す工程図である。
【図７】本発明の実施の形態の半導体装置１０１の製造方法を示す工程図である。
【図８】本発明の実施の形態の半導体装置１０１の製造方法を示す工程図である。
【図９】本発明の実施の形態の半導体装置１０１の製造方法を示す工程図である。
【図１０】本発明のめっき処理条件を示す表である。
【図１１】本発明のめっき処理条件を決定するための実験データを示すグラフである。
【図１２】本発明のめっき処理条件を決定するための実験データを示すグラフである。
【図１３】本発明のめっき処理条件を決定するための実験データを示すグラフである。
【符号の説明】
【００５８】
１０１・・・半導体装置
１０３・・・半導体基板
１０５・・・裏面
１０９・・・表面
１１３・・・突起電極
１１１・・・封止樹脂
【図１】
2005064473.tif 000003
【図２】
2005064473.tif 000004
【図３】
2005064473.tif 000005
【図４】
2005064473.tif 000006
【図５】
2005064473.tif 000007
【図６】
2005064473.tif 000008
【図７】
2005064473.tif 000009
【図８】
2005064473.tif 000010
【図９】
2005064473.tif 000011
【図１０】
2005064473.tif 000012
【図１１】
2005064473.tif 000013
【図１２】
2005064473.tif 000014
【図１３】
2005064473.tif 000015