(57)【要約】【課題】  半導体装置の積層配線におけるヒロックの発生を抑え、歩留り、特性を向上させることが可能な半導体製造方法を提供する。【解決手段】  半導体基板上にバリアメタル層を形成する工程と、前記バリアメタル層上に、基板温度２５〜１２５℃でＡｌ膜を形成する工程と、前記Ａｌ膜形成後、熱処理を行う工程を備える。【選択図】  図３
2005072342.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にバリアメタル層を形成する工程と、
前記バリアメタル層上に、基板温度２５〜１２５℃でＡｌ膜を形成する工程と、
前記Ａｌ膜形成後、熱処理を行う工程を備えることを特徴とする半導体製造方法。
【請求項２】
前記バリアメタル層を形成後、冷却する工程を備えることを特徴とする請求項１記載の半導体製造方法。
【請求項３】
前記冷却する工程は、クーリングチャンバー中或いは大気中で行われることを特徴とする請求項２記載の半導体製造方法。
【請求項４】
前記バリアメタル層を、基板温度２５〜１２５℃で形成することを特徴とする請求項１記載の半導体製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば積層構造のＡｌ配線層の形成工程を備える半導体製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の微細化に伴い、積層配線が用いられている。一般に、半導体基板上の所定位置に、Ｔｉ／ＴｉＮ膜等のバリアメタル層と、その上に形成されるＡｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ膜等からなるＡｌ配線層、さらにＡｌ配線層上に形成されるＴｉＮ膜等の反射防止層からなる積層配線がパターニングされており、さらにその上層にはパッシベーション膜が形成されている。
【０００３】
このような積層配線構造を備える半導体装置は、以下のように形成される。先ず、素子領域の形成された半導体基板上に、例えば２００〜４００℃でスパッタリングによりバリアメタル層／Ａｌ層／反射防止層を連続して形成する。次いで、これをパターニングし、所定位置に積層配線を形成する。そして、熱処理後、積層配線を含む全面に、パッシベーション膜を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようにして形成される積層配線において、熱処理時にＡｌヒロックが発生し、微細化に伴い狭スペースとなった配線間でショート不良が発生するという問題が発生していた。すなわち、Ａｌ層の上層、下層に、高ストレスの膜（バリアメタル層、反射防止層）が存在することにより、熱処理時にＡｌの結晶成長、粒界拡散が高さ方向より基板面方向で支配的となり、配線の側面からＡｌ結晶が隆起してしまう。バリアメタル層／Ａｌ層／反射防止層を連続してＩｎ−Ｓｉｔｕ形成し、界面の密着性を上げる、或いは、パッシベーション膜を形成した後、熱処理を行う、等により、結晶成長が抑制され、ヒロックの発生もある程度抑えられるが、微細化に対応できる十分なものとはいえなかった。また、パッシベーション膜形成後の熱処理は、パッシベーション膜のクラックの発生要因となり、信頼性を低下させることになる。
【０００５】
積層配線不良の抑制方法としては、例えば、低温でＡｌ膜を形成し、界面反応を抑制することにより、ＥＭ耐性を向上する手法など、種々方法が提案されている（例えば特許文献１参照）。しかしながら、Ａｌヒロックの抑制については、十分な対策に至っていなかった。
【０００６】
そこで、本発明は、従来の問題を取り除き、半導体装置の積層配線におけるヒロックの発生を抑え、歩留り、特性を向上させることが可能な半導体製造方法を提供することを目的とするものである。
【特許文献１】特開２０００−２６０７７１号公報
【課題を解決するための手段】
【０００７】
本発明の一実施態様によれば、半導体基板上にバリアメタル層を形成する工程と、前記バリアメタル層上に、基板温度２５〜１２５℃でＡｌ膜を形成する工程と、前記Ａｌ膜形成後、熱処理を行う工程を備えることを特徴とする半導体製造方法が提供される。  
【発明の効果】
【０００８】
本発明の一実施態様によれば、半導体装置の積層配線におけるヒロックの発生を抑え、歩留り、特性を向上させることが可能な半導体製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下本発明の実施形態について、図を参照して説明する。
【００１０】
図１に本発明の一実施形態の半導体装置の積層配線構造を示す。素子領域（図示せず）の形成された半導体基板１上に、バリアメタル層２としてＴｉ／ＴｉＮ膜２ａ／２ｂ、Ａｌ層３としてＡｌ−Ｓｉ−Ｃｕ膜、反射防止層４としてＴｉＮ膜が順次形成され、積層配線５を構成している。そして、その上層にはパッシベーション膜６が形成されている。
【００１１】
このような半導体装置の積層配線構造は、以下のように形成される。図２に示すようなスパッタリング装置を用いて、素子領域の形成された半導体基板１上に積層配線５を形成する。このスパッタリング装置は、搬入、搬出時に基板がセットされるロードロックチャンバー７、７’、Ｔｉ／ＴｉＮ膜形成チャンバー８、Ａｌ−Ｓｉ−Ｃｕ膜形成チャンバー９、ＴｉＮ膜形成チャンバー１０、基板を冷却するクーリングチャンバー１１と、基板を搬送する搬送ロボット１２を備える基板搬送チャンバー１３から構成されている。そして、各チャンバーは、真空ポンプ（図示せず）により高真空に維持されている。
【００１２】
先ず、このようなスパッタリング装置のロードロックチャンバー７に、半導体基板１をセットする。そして、基板搬送チャンバー１３中に設置された搬送ロボット１２により、Ｔｉ／ＴｉＮ膜形成チャンバー８に搬送される。ここで、低抵抗化及び低ストレス化のために、２００〜３５０℃程度まで基板を加熱しながら、Ｔｉ／ＴｉＮ膜２を合わせて例えば０．１μｍ程度成膜する。
【００１３】
次いで、Ｔｉ／ＴｉＮ膜２の形成された基板を、クーリングチャンバー１１に搬送し、基板温度が１００℃以下になるまで冷却する。そして、冷却された基板をＡｌ−Ｓｉ−Ｃｕ膜形成チャンバー９に搬送し、Ａｌ−Ｓｉ−Ｃｕ膜３を例えば１μｍ程度成膜する。このとき、基板加熱は行わない。
【００１４】
さらに、Ａｌ−Ｓｉ−Ｃｕ膜の形成された基板をＴｉＮ膜形成チャンバー１０に搬送し、ＴｉＮ膜４を例えば３０ｎｍ程度成膜する。そして、ロードロックチャンバー７’に搬送され、搬出される。
【００１５】
次いで、公知の方法により、パターニングされ、所定の配線形状を形成後、例えば３５０〜４５０℃で、１０〜２５ｍｉｎ熱処理が施され、上層にパッシベーション膜６が形成される。
【００１６】
図３に、Ａｌ層形成時の基板温度と、熱処理後の所定面積におけるＡｌヒロック発生数との関係を示す。図に示すように、基板温度が１００℃以下では、ヒロックの発生が殆ど認められないのに対し、１５０℃以上になるとヒロックの発生数が急激に増加することがわかる。
【００１７】
ここで、熱処理後のＡｌ層を、ＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ）により加工し、ＳＩＭ（Ｓｃａｎｎｉｎｇ  Ｉｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）像で比較観察すると、本実施形態のように基板温度を抑えたものの粒径が小さい（粒成長が抑えられている）ことがわかる。また、Ａｌ層表面の粗さをＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）により測定すると、基板温度を抑えたものの表面粗さが小さくなっていることがわかる。
【００１８】
このように、基板温度を抑えてＡｌ膜を成膜することにより、Ａｌ自体の移動エネルギを低下させることから、熱処理時のＡｌ結晶成長、粒界拡散を抑制し、Ａｌヒロックの発生を抑えることができ、半導体装置の歩留り、特性を向上させることが可能となる。
【００１９】
ここで、基板温度は必ずしも１００℃以下である必要はなく、１００℃を少し越えていてもヒロックの抑制効果は得られ、１２５℃程度までは許容される。一方、室温（２５℃）より低くなると、基板に結露が発生するため、半導体装置の歩留りが大きく低下してしまう。より好ましくは３０〜１００℃である。
【００２０】
尚、本実施形態においては、Ｔｉ／ＴｉＮ膜成膜後、クーリングチャンバーを用いて冷却しているが、ロードロックチャンバー７、７’内で、大気に晒して冷却してもよい。
【００２１】
また、バリアメタル層としてＴｉ／ＴｉＮ膜を加熱して形成した後、冷却しているが、Ｔｉ／ＴｉＮ膜成膜時の基板温度を１２５℃迄に抑制することによりクーリングチャンバーによる冷却を行うことなくＡｌ−Ｓｉ−Ｃｕ膜を形成することができる。
【００２２】
バリアメタル層としては、Ｔｉ／ＴｉＮ膜を形成したが、Ｔｉ単層、ＴｉＮ単層、或いはＴｉ／ＴｉＷ、ＴｉＷ単層でもよい。また、Ａｌ層としてＡｌ−Ｓｉ−Ｃｕ膜を形成したが、Ａｌを主成分とする配線材料で、例えば、Ａｌ／Ｓｉ、Ａｌ／Ｃｕ、Ａｌ単体等を用いてもよい。そして、反射防止層としてＴｉＮ膜を形成したが、Ｔｉ／ＴｉＮでもよい。
【００２３】
このようにして形成された積層配線上に、さらに電極等が形成され、バイポーラＩＣ、パワーＭＯＳ−ＦＥＴ、メモリ、ロジック等、積層配線構造を有する半導体装置が形成される。
【００２４】
尚、本発明は、上述した実施形態に限定されるものではなく、その他要旨を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施態様による半導体装置の積層配線構造を示す図。
【図２】本発明の一実施態様におけるスパッタリング装置を示す図。
【図３】Ａｌ層形成時の基板温度とヒロック数との関係を示す図。
【符号の説明】
【００２６】
１  半導体基板
２  バリアメタル層
３  Ａｌ層
４  反射防止層
５  積層配線
６  パッシベーション膜
７、７’  ロードロックチャンバー
８  Ｔｉ／ＴｉＮ膜形成チャンバー
９  Ａｌ−Ｓｉ−Ｃｕ膜形成チャンバー
１０  ＴｉＮ膜形成チャンバー
１１  クーリングチャンバー
１２  搬送ロボット
１３  基板搬送チャンバー
【図１】
2005072342.tif 000003
【図２】
2005072342.tif 000004
【図３】
2005072342.tif 000005