(57)【要約】【課題】解決しようとする問題点は、従来のセラミック材料を用いたインターポーザ基板における高温プロセス時に発生する導体の酸化、セラミック基板との熱膨張差によるクラックなどの製造プロセス上の問題であり、さらにスルーホール内壁に設けていた絶縁膜の絶縁不良である。【解決手段】配線板２の第一の面１０に薄膜回路又は半導体回路からなる回路層３が接している回路基板であって、前記配線板２において、第一の面１０では前記回路層３と電気的接続されており、かつ第二の面で外の回路又は配線と電気的に接続可能である複数の貫通導体１８と、前記貫通導体１８を互いに分離し、かつ第二の面１１から前記回路層３に達するように設けられる絶縁分離層１７とを有することを特徴とする回路基板を提供するものである。【選択図】  図２ 
2005086036.tif 000002
【特許請求の範囲】
【請求項１】
配線板の第一の面に薄膜回路又は半導体回路からなる回路層が接している回路基板であって、
該第一の面では前記回路層と電気的接続されており、かつ該第一の面とは反対の第二の面で外の回路又は配線と電気的に接続可能である複数の貫通導体と、
前記貫通導体を互いに絶縁し、かつ該第二の面から前記回路層に達するように設けられる絶縁分離溝と
を有することを特徴とする回路基板。
【請求項２】
前記貫通導体を互いに分離した絶縁分離溝に囲まれた領域が、
該貫通導体と配線板部材の一部で構成されていることを特徴とした請求項１の配線板。
【請求項３】
配線板として、半導体基板を用いた請求項１〜２記載の配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線板の改良技術、特に貫通穴を有するＳＩＰ（システム・イン・パッケージ）の実装構造の改良に関する。
【背景技術】
【０００２】
電子機器の多機能化に伴い、１チップに高度なシステム機能を凝縮したＳＯＣ（システム・オン・チップ）が汎用されているが、開発の短期化、多機能の１チップ統合化という複雑な開発リスクの低減が必要で、その改良版として、ハイブリッドＩＣ（複数のＬＳＩチップや受動部品を単一のパッケージに封止したＩＣ）やＭＣＭ（マルチ・チップ・モジュール）などのＳＩＰが登場した。
【０００３】
しかし、ハイブリッドＩＣやＭＣＭは、一般にＳＯＣと比べて製造コストの優位性がないので、汎用化のためには、コスト優位を確立する新たな改良が必要になっていた。
【０００４】
最近、ＳＯＣと同等の機能を短時間、低コストで実現できる可能性を秘めるＳＩＰが注目されている。ＳＩＰには、複数の半導体チップを平面的に並べたものや、厚み方向に積層したものがあるが、特に配線基板とＬＳＩチップとの間に挿入されるインターポーザ基板では、基板上にキャパシタを形成することにより、最短距離で接続するため配線長は短くなり、ＬＳＩチップの高速動作に伴う電源電圧のノイズ除去が可能である。
【０００５】
キャパシタを搭載したインターポーザ基板では、上述のような利点がある反面、スルーホール内へ導体を形成した後にキャパシタなどの薄膜回路を形成する時、酸化雰囲気中、少なくとも７００℃程度の高温で、強誘電体あるいは高誘電体よりなるキャパシタ絶縁膜の熱処理が必須である。スルーホール中の導体は酸化しやすいＣｕ（銅）あるいはＷ（タングステン）よりなるため、酸化の結果導体が膨張し、セラミック基板表面に形成されている薄膜回路の破壊を引き起こしてしまうという問題を生じる。
【０００６】
上記問題を解決する手段として、基板材料として従来のセラミックスに代わりＳｉ（シリコン）を使い、半導体プロセスにより、かかるＳｉ基板中に微細で小さなピッチのスルーホールを設け導体を充填し、Ｓｉ基板上に薄膜多層配線や薄膜キャパシタといった薄膜回路を形成可能なインターポーザ基板が検討されている。
例えば、特開２００３−７８０８０号公報にあるように、層間接続が必要な部分のＳｉ基板にスルーホールをドライエッチングプロセスにより形成し、スルーホール内壁を絶縁化処理した後に、導体を埋め込むことで半導体回路、薄膜回路との接続を図る方法である。Ｓｉ基板を用いることで従来よりも高密度実装が可能となる。
このプロセスでは、前記絶縁化処理としては熱酸化処理あるいはＣＶＤ法による絶縁膜を形成するが、絶縁化処理後のスルーホール底の絶縁膜を除去する際のエッチング工程において、該スルーホール内壁はダメージを受けるため内壁の絶縁性が悪くなり、よって歩留まり低下をもたらす。
また、インターポーザ基板上に形成される薄膜回路は、通常スルーホール内に導体を埋め込んだ後に形成するが、その際、従来のセラミック基板を用いたときと同様に高温プロセス時に、導体の酸化、セラミック基板との熱膨張差によるクラックなどの製造プロセス上の問題を生じる。
【特許文献１】特開２００３−７８０８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、従来のセラミック材料を用いたインターポーザ基板における高温プロセス時に発生する導体の酸化、セラミック基板との熱膨張差によるクラックである。さらに配線板部材としてＳｉ（シリコン）など導電性基板を用いる場合、スルーホール内壁に設けていた絶縁膜の絶縁不良が問題となる。
【０００８】
本発明は、従来のセラミック基板を使ったインターポーザ基板よりも高密度な実装が可能である配線板を用い、薄膜回路を搭載した配線板への安価で信頼性の高いスルーホール接続技術を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明では、次に述べる各手段を講じたことを特徴とするものである。
【００１０】
第１の手段は、
配線板の第一の面に薄膜回路又は半導体回路からなる回路層が接している回路基板であって、前記配線板において、第一の面では前記回路層と電気的接続されており、かつ第二の面では外の回路又は配線と電気的に接続可能である複数の貫通導体と、前記貫通導体を互いに分離し、かつ第二の面から前記回路層に達するように設けられる絶縁分離層とを有することを特徴とする回路基板である
本手段によると、第一の面に搭載されている薄膜回路又は半導体回路からなる回路層から第二の面に引き出された貫通導体あるいは貫通導体を含み絶縁分離溝により電気的に分離された領域が個別コンタクトを構成している。従来、スルーホールの内壁に絶縁化処理を施さなければならなかったが、本発明によりその工程は必要なくなり、貫通導体の絶縁が容易に確保することができる利点がある。また、高温熱処理が必須であるキャパシタなどの薄膜回路形成後に個別コンタクトを形成するので、貫通導体の酸化やクラックといった問題がない。
【００１１】
第２の手段は、
前記貫通導体を互いに分離した絶縁分離溝に囲まれた領域が、貫通導体と配線板部材の一部で構成されていることを特徴とした第１の手段の配線板である。
本発明によると、第１の手段における個別コンタクトは、貫通導体と絶縁分離溝に囲まれた配線板部材とともに周囲から電気的に分離している。配線板として半導体基板を用いて貫通導体を設ける場合、スルーホール内壁に絶縁化処理（熱酸化処理あるいは成膜による絶縁膜形成工程）を施す必要があったが、本発明によりその必要がなくなり、また不十分な絶縁化処理により発生していた絶縁不良も問題とならない。本発明の絶縁分離溝は、上記問題を解決し、かつスルーホールの作成と同時に絶縁分離溝を形成し、個別コンタクトを構成するので、製造工程が大幅に短縮され、安価な配線板を得ることができる。
【００１２】
第３の手段は、
第１の手段記載の配線板として、半導体基板を用いた配線板である。
本手段によると、配線板材料として、Ｓｉ（シリコン）、ＧａＡｓ（ガリウム砒素）、ＳｉＣ（炭化シリコン）といった半導体材料を用いた基板を用いることが可能である。これらの半導体基板を用いれば、前記スルーホール及び絶縁分離溝の形成に半導体製造プロセスを応用することが可能であり、本発明を容易に、かつ安価に実施し得ることができる。
【発明の効果】
【００１３】
以上説明したように、本発明による配線板は、従来歩留まりを低下させていたスルーホール内壁の絶縁膜を必要とせず、第一の面に搭載している薄膜回路又は半導体回路からなる回路層から容易に個別コンタクトを取り出すことが可能である。個別コンタクトの形成後に高温熱処理工程がないので、従来問題であった貫通導体の酸化やクラックといった問題はない。さらに製造方法が簡便であるため、安価なインターポーザ基板を作成できる。
【発明を実施するための最良の形態】
【００１４】
本発明を実施するための最良の形態について、以下具体的に説明する。
【実施例１】
【００１５】
図１、図２参照。
【００１６】
図１は、複数のチップを搭載した本発明の配線板２を適用したＳＩＰの実施例図の平面図（ａ）とＡ−Ａ' 断面図（ｂ）である。図において、１はプリント配線板、２は配線板、３は回路層、６はＩＣチップ、７はフラッシュメモリ、８はアナログ回路、９はロジック回路、１０は第一の面、１１は第二の面、１７は絶縁分離溝である。
本発明の配線板２は第二の面１１と対向するようにプリント配線板１の上に設置され、配線板２の第一の面１０には、キャパシタやインダクタなどの薄膜回路又は半導体回路３である回路層３が形成されており、さらにその上にフラッシュメモリ７、アナログ回路８やロジック回路９といったＩＣチップ６が搭載されている。
【００１７】
図２は、図１（ｂ）における本発明の配線板２をプリント配線板１上に設置しＩＣチップ５を搭載した場合の断面図を拡大したものである。図において、１はプリント配線板、２は配線板、３は回路層、５はバンプ、６はＩＣチップ、１０は第一の面、１１は第二の面、１２は半導体基板、１３は層間絶縁層、１４は強誘電体膜、１７は絶縁分離溝、１８は貫通導体、１９はキャパシタ電極、２０は個別コンタクト、３３は絶縁材料である。
本発明の配線板２とプリント配線板１及びＩＣチップ６はバンプ５により接続されている。配線板２の第一の面１０には、キャパシタやインダクタといった薄膜回路又は半導体回路である回路層３が形成されている。本図はキャパシタが形成されている部分の拡大図であり、キャパシタ電極１９を有し、その間に強誘電体膜１４が配置されており、キャパシタは層間絶縁層１３により保護されている。強誘電体膜１４は、スピンコート法により例えばＢａＳｒＴｉＯ３（バリウム−ストロンチウム−チタン−酸化物）をゾル−ゲル法により形成する。その際、酸素雰囲気中８００℃の熱処理を行う。この高温熱処理を貫通導体１８を形成する前に作成することで、貫通導体１８を形成する際には高温熱処理を介さないことになり、従来問題であった酸化やクラックといった問題を回避できる。
前記配線板２は複数の貫通導体１８を有し、第一の面１０で前記回路層３と電気的接続されており、かつ第二の面１１では外の回路又は配線と電気的に接続可能な構成となっている。この貫通導体１８は互いに分離し、かつ第二の面１１から前記回路層３に達するように設けられる絶縁分離層１７によって囲まれている。この溝には絶縁材料３３が充填されており、前記絶縁分離溝１７に囲まれた内部が個別コンタクト２０となっている。以下で説明する本発明の配線板製造方法における配線板２は、半導体基板１２であり、主にＳｉ（シリコン）基板を用いている。
【００１８】
図３参照。
図３は，本発明のスルーホール１６が形成された配線基板の平面図(ａ)とＡ−Ａ'断面図（ｂ）である。図において、２は配線板、３は回路層、４は薄膜多層配線、１０は第一の面、１１は第二の面、１２は半導体基板、１３は層間絶縁層、１５はフォトレジスト、１６はスルーホール、１７は絶縁分離溝である。
スルーホール１６は、第一の面１０に高温熱処理工程を含む回路層３を形成した後に、第二の面１１より形成する。その際、スルーホール１６を囲むように絶縁分離溝１７を同時に形成し、半導体基板１２より電気的に分離させる。図３（ａ）において絶縁分離溝１７はスルーホール１６を囲むように格子状に設けているが、スルーホール１６を囲むように周囲の配線板から電気的に分離されていれば、円状あるいは最密構造となる六角形状の絶縁分離溝形状でもよい。
図３（ｂ）〜（ｄ）を用いてスルーホール１６の形成方法について説明する。スルーホール１６の形成方法としては、ドライエッチング法、ウェットエッチング法、サンドブラスト法、レーザー法およびこれらを組み合わせた方法により加工される。例えばＳｉを材料とした半導体基板を用いる場合、異方性のエッチング特性に優れるドライエッチング法を用いることができる。先ずスピンコート法によりフォトレジスト１５を第二の面１１に塗布し、スルーホール１６及び絶縁分離溝１７に相当する部分を露光、現像することで窓を開ける。次にＩＣＰ（インダクト・カップル・プラズマ）エッチング装置により、例えば反応ガスにＣ4Ｆ8（弗化水素）及びＳＦ6（六弗化硫黄）エッチングガスを交互に供給することにより、反応性ドライエッチングを約１８０分間行い、前記Ｓｉ基板中を第二の面１１から第一の面１０まで延在するスルーホール１６を形成する。本エッチングは、第一の面１０に形成されている回路層３が到達した時点で停止させ、５０μｍ径、１５０μｍ深さのスルーホール１６と、２０μｍ幅、１５０μｍ深さの絶縁分離溝１７を、非常にアスペクト比の高い異方性エッチングが可能である。エッチング後フォトレジスト１５を除去することで、狭いピッチのスルーホール１６と絶縁分離溝１７を形成することができ、高密度実装に適したエッチング形状を得ることができる。
図４、図５参照。
図４は、本発明のスルーホール１６に導体ペースト２４を埋め込んだ時の配線板２の断面図である。図５は、スルーホール１６に導体ペースト２４を埋め込んだ後の配線板２の平面図（ａ）と断面図（ｂ）である。図において、２は配線板、３は回路層、１０は第一の面、１１は第二の面、１２は半導体基板、１６はスルーホール、１７は絶縁分離溝、１８は貫通導体、２０は個別コンタクト、２１はメタルスクリーン、２２は、２３は押圧部材、２４は導体ペースト、２５はスキージ進行方向、２６はマスク孔である。
前記エッチング工程で形成したスルーホール１６に第一の面１０に形成された薄膜回路等３と接続するために、スルーホール１６内に沿って貫通導体１８を第二の面１１に引き出す。貫通導体１８の形成方法としては、スクリーン印刷法、鍍金法、スパッタ法、ＣＶＤ法などで行う。中でもスクリーン印刷法及び鍍金法は、簡便な装置で安価にスルーホール１６に貫通導体１８を埋め込むことができることが知られている。特に真空スクリーン印刷法は、減圧下で印刷を行うことで、孔、溝等の充填、印刷効率が高く、本発明には有効な方法である。本発明はスルーホール１６内壁が絶縁材料ではなく、導電性のある材料（Ｓｉ、ＧａＡｓ、ＳｉＣ）を用いることができるため、スクリーン印刷あるいは鍍金法で成膜した場合、密着性の点で適している。該貫通導体１８は、該スルーホール１６と該スルーホール１６を囲むように形成した該絶縁分離溝１７の内側にのみ形成される。即ち、該絶縁分離溝１７の内側が第一の面１０より引き出された個別コンタクト２０となり、容易に貫通導体１８を引き出すことができる。本発明の構造を採用することで、従来スルーホール１６の内壁に形成していた絶縁層を必要とせずに、絶縁不良などの絶縁性を低下させることがなく歩留まりが向上する。
スクリーン印刷方法は、例えば特開平５−２００９７４号公報にあるような方法を用いればよい。先ず所定のスルーホール１６の位置にマスク孔２６を設けたメタルスクリーン２１を準備する。該メタルスクリーン２１を押圧部材２３でスキージ進行方向２５のメタルスクリーン２１の表面を押圧することで、スキージ２２の進行方向側のメタルスクリーン２１の裏面を該第二の面１１の表面に密接させ、スキージ２２を走行移動してマスク孔２６に導体ペースト２４を充填印刷する。導体ペースト２４は、主にＡｕ（金）、Ａｇ（銀）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｃｕ（銅）あるいはこれらを組み合わせたものが用いられる。該導体ペースト２４が該スルーホール１６内に充填された後、熱処理をすることで個別コンタクト２０を得ることができる。充填印刷後、窒素中２００℃、２０分の熱処理を行う。
図６、図７参照。
図６は、スルーホール１６に貫通導体１８を埋め込む鍍金工程を説明する図、図７は、鍍金成膜後の配線板の断面図である。図において、２は配線板、３は回路層、１０は第一の面、１１は第二の面、１２は半導体基板、１５はフォトレジスト、１６はスルーホール、１７は絶縁分離溝、２０は個別コンタクト、２７はシード層、２８は鍍金浴槽、２９は鍍金液、３１は外部電源、３２は鍍金膜である。
電解鍍金法により貫通導体の形成を行う場合、シード層（鍍金ベース層）２７は、例えば、Ｃｕ（銅）をスパッタ法で第二の面１１に成膜する。配線板材料として導電性基板を用いる場合、スルーホール底まで電気的に導通がとれているので鍍金成膜が可能である。また、スルーホール１６の底までシード層２７を成膜することは通常難しいので、図６に示すように第一の面１０にシード層を成膜し、回路層３と接続をとることで貫通導体１８の鍍金成膜が可能となる。
電解鍍金成膜の場合、所定の鍍金成膜する部分以外はフォトレジスト１５などで保護したのち、鍍金成膜する第二の面１１をアノード電極３０と対向するように鍍金液２９内に浸漬し、外部電源３１と電気的に接続されている前記スルーホール１６に貫通導体１８を所定の膜厚となるよう鍍金成膜する。また、無電解鍍金法による鍍金成膜を行う場合は、鍍金成膜する部分のみ露出させるように、他の部分はフォトレジストなどで保護したのち、鍍金液２９内に浸漬し、所定の膜厚が得られるまで鍍金成膜を行う。鍍金後、シード層２７はイオンミリング法などにより除去される。
【００１９】
図８、図９参照。
【００２０】
図８は、本発明の絶縁材料の成膜方法を説明する配線板断面図で、（ａ）は厚膜絶縁材料を用いた場合の断面図（ａ）、（ｂ）は薄膜絶縁材料を用いた場合の断面図である。図９は、個別コンタクト２０の露出方法を説明する基板の断面図で、（ａ）は厚膜絶縁材料を用いた場合の電極露出後の断面図（ａ）、（ｂ）は薄膜絶縁材料を用いた場合の電極露出後の断面図である。図において、２は配線板、３は回路層、１０は第一の面、１１は第二の面、１２は半導体基板、１７は絶縁分離溝、１８は貫通導体、２０は個別コンタクト、３３は絶縁材料である。
上記で形成した絶縁分離溝１７を絶縁材料３３にて充填する方法について以下で説明する。絶縁材料３３としては、感光性樹脂やポリイミドなどの有機絶縁材料あるいはＡｌ2Ｏ3やＳｉＯ2などの無機絶縁材料を用いる。スルーホール１６に絶縁材料３３を充填することで、個別コンタクト２０および基板全体の強度が向上する。
【００２１】
感光性樹脂やポリイミドなどの有機絶縁材料を絶縁材料３３とする場合は、先ずスピンコート法などにより第二の面１１に塗布する。塗布膜厚は、数μｍと薄くてもよいが、個別コンタクト２０の強度が得られるように、絶縁分離溝１７を完全に埋め、かつ個別コンタクト２０を完全に覆う程度に十分厚く塗布するほうが好ましい。感光性樹脂を塗布する場合、個別コンタクト２０上を感光させ露出させておく方法と、感光させずに熱硬化処理をし、硬化後ＣＭＰ（化学的機械研磨）法により個別コンタクト２０を露出させる方法がある。前者は製造プロセスが容易であり、後者は第二の面１１の平坦性がよい特徴があり、製造者が製品の仕様にあわせて選択し得る。非感光性樹脂を用いる場合は、熱処理による硬化後、同様にＣＭＰ法により個別コンタクト２０を露出させる。
【００２２】
Ａｌ2Ｏ3やＳｉＯ2などの無機絶縁材料を絶縁材料３３とする場合は、凹凸が完全に埋まる程度に厚く成膜する。成膜方法は主にスパッタ法、ＣＶＤ法が用いられるが、高段差部でのカバレッジ性の点から、ＣＶＤ法で成膜することが望ましい。無機絶縁材料を用いた場合、膜厚に関係なく、成膜後ＣＭＰ法あるいはエッチング法により個別コンタクト２０を露出させる。
【００２３】
図１０参照。
【００２４】
図１０に本発明の他の実施例で、図１（ｂ）における本発明の配線板２をプリント配線板１上に設置しＩＣチップ５を搭載した場合の断面図を拡大したものである。図において、１はプリント配線板、２は配線板、３は回路層、５はバンプ、６はＩＣチップ、１０は第一の面、１１は第二の面、１２は半導体基板、１３は層間絶縁層、１４は強誘電体膜、１７は絶縁分離溝、１８は貫通導体、１９はキャパシタ電極、２０は個別コンタクト、３３は絶縁材料である。
【００２５】
図２における個別コンタクト２０は、貫通導体１８と半導体基板１２を含んだものであったが、さらに高密度ピッチで複数の個別コンタクト２０を配置するためには、図に示すように絶縁分離溝１７を貫通導体１８に接するように形成することが好ましい。
【００２６】
図１１参照。
【００２７】
図１１（ａ）〜（ｄ）に本発明の他の実施例の製造方法を説明する配線板２の断面図を示す。図において、２は配線板、３は回路層、１０は第一の面、１１は第二の面、１２は半導体基板、１７は絶縁分離溝、１８は貫通導体、２０は個別コンタクト、３３は絶縁材料である。
以下、本発明の他の実施例として絶縁分離溝１７の形成方法を説明する。スルーホールの形成方法、貫通導体の埋め込み方法は、図３〜図７に示した方法と同様の方法により形成する。ただし、ここでは絶縁分離溝はスルーホールと同時に作成せず、貫通導体１８のみ先ず形成する。図１１（ａ）は、貫通導体１８の埋め込み形成後、平坦化研磨処理を行った後の断面図であり、絶縁分離溝１７は形成されていない。次に図１１（ｂ）に示すようにフォトレジスト１５をスピンコート法で第二の面１１に塗布する。貫通導体を含み、それよりも広い領域に露光により窓を開ける。次に図１１（ｃ）に示すようにＩＣＰ（インダクト・カップル・プラズマ）エッチング装置により、例えば反応ガスにＣ4Ｆ8（弗化水素）及びＳＦ6（六弗化硫黄）エッチングガスを交互に供給することにより、ドライエッチングを約１８０分間行い、前記Ｓｉ基板中を第二の面１１から第一の面１０まで達する絶縁分離溝１７を形成する。本エッチングでは、貫通導体１８もエッチングプラズマに曝されるので、Ｓｉとエッチングレート比が確保できるエッチング条件を確保するか、あるいはＳｉとのエッチングレート比が確保できるＣｕ（銅）などの材料を選択しるか、どちらかの方法を用いて絶縁分離溝１７を形成する。本エッチングは、第一の面１０に形成されている回路層３が露出した時点で停止させる。エッチング後フォトレジスト１５を除去することで、狭いピッチの絶縁分離溝１７を形成することができ、高密度実装に適したエッチング形状を得ることができる。最後に図１１（ｄ）において、絶縁分離溝１７に絶縁材料３３を充填し、貫通導体１８を補強して個別コンタクト２０が完成する。絶縁材料３３の充填方法は、図８〜９において用いた方法と同様の方法で充填する。
（付記１）配線板の第一の面に薄膜回路又は半導体回路からなる回路層が接している回路基板であって、前記配線板において、第一の面では前記回路層と電気的接続されており、かつ第二の面では外の回路又は配線と電気的に接続可能である複数の貫通導体と、
前記貫通導体がスクリーン印刷法あるいは鍍金法により形成された導体ペーストであり、前記貫通導体を互いに分離し、かつ第二の面から前記回路層に達するように設けられる絶縁分離層とを有することを特徴とする回路基板
（付記２）前記絶縁分離溝に絶縁材料が充填された絶縁分離溝である付記１の配線板。
（付記３）前記絶縁分離溝が複数の貫通導体を分離した格子状絶縁分離溝であることを特徴とする付記１〜２の配線板。
（付記４）前記絶縁分離溝が複数の貫通導体を分離した六角形状絶縁分離溝であることを特徴とする付記１〜２の配線板。
（付記５）前記絶縁分離溝の絶縁材料が無機絶縁材料である付記１〜４の配線板。
（付記６）前記絶縁分離溝の絶縁材料が有機絶縁材料である付記１〜４の配線板。
【産業上の利用可能性】
【００２８】
１チップにメモリ、ロジック回路などを搭載した高度なシステム機能を凝縮したＳＯＣ（システム・オン・チップ）にも適用できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の配線板を搭載したＳＩＰ平面図（a）とＡ−Ａ'断面図（ｂ）
【図２】図１におけるＡ−Ａ'断面の拡大断面図
【図３】本発明のスルーホールの形成方法を説明する図（平面図（ａ）とＡ−Ａ'              断面図（ｂ）〜（ｄ））
【図４】スクリーン印刷法による導体ペースト印刷埋め込み時の配線板の断面図
【図５】スルーホールに貫通導体を埋め込んだ後の配線板平面図（ａ）と断面図（              ｂ）
【図６】鍍金法によるスルーホールへの貫通導体形成方法を説明する鍍金浴槽と配              線板の断面図
【図７】スルーホールに鍍金法により鍍金膜を埋め込んだ後の配線板の断面図
【図８】絶縁材料の成膜方法を説明する図（基板の断面図、厚膜絶縁材料を用いた              場合の断面図（ａ）と薄膜絶縁材料を用いた場合の断面図（ｂ））
【図９】引き出し電極の露出方法を説明する図（基板の断面図、厚膜絶縁材料を用              いた場合の電極露出後の断面図（ａ）と薄膜絶縁材料を用いた場合の電極              露出後の断面図（ｂ））
【図１０】絶縁分離溝の形成方法を説明する本発明の他の実施例の配線板断面図
【図１１】本発明の他の実施例の絶縁分離溝形成を説明する配線板の断面図
【符号の説明】
【００３０】
１  プリント配線板
２  配線板
３  回路層
４  薄膜多層配線
５  バンプ
６  ＩＣチップ
７  フラッシュメモリ
８  アナログ回路
９  ロジック回路
１０  第一の面
１１  第二の面
１２  半導体基板
１３  層間絶縁膜
１４  強誘電体膜
１５  フォトレジスト
１６  スルーホール
１７  絶縁分離溝
１８  貫通導体
１９  キャパシタ電極
２０  個別コンタクト
２１  メタルスクリーン
２２  スキージ
２３  押圧部材
２４  導体ペースト
２５  スキージ進行方向
２６  マスク孔
２７  シード層
２８  鍍金浴槽
２９  鍍金液
３０  アノード電極
３１  外部電源
３２  鍍金膜
３３  絶縁材料
【図１】
2005086036.tif 000003
【図２】
2005086036.tif 000004
【図３】
2005086036.tif 000005
【図４】
2005086036.tif 000006
【図５】
2005086036.tif 000007
【図６】
2005086036.tif 000008
【図７】
2005086036.tif 000009
【図８】
2005086036.tif 000010
【図９】
2005086036.tif 000011
【図１０】
2005086036.tif 000012
【図１１】
2005086036.tif 000013