(57)【要約】  【課題】  金型成形法によりセラミック基板の一面のみを樹脂封止する際、クラックや割れが生じることなく、また電極の位置ずれのないセラミック基板を提供する。また、切断時の不具合を無くし、歩留まりの良い半導体装置の製造方法を提供する。  【解決手段】  一主面に複数の半導体素子を実装するための内部電極と、この一主面の裏面に内部電極と接続する外部電極とを備えたセラミック基板において、一主面に実装した複数の半導体素子を樹脂封止する際、封止用金型により挟持されるセラミック基板の少なくとも裏面に、外部電極とほぼ等しい高さであって、予め設定した一定の間隔で分離した金属膜を備えている。【選択図】  図２
2005183504.tif 000002
【特許請求の範囲】
【請求項１】
一主面に複数の半導体素子を実装するための内部電極と、前記一主面の裏面に前記内部電極と接続する外部電極とを備えたセラミック基板において、前記一主面に実装した複数の半導体素子を樹脂封止する際、封止用金型により挟持される前記セラミック基板の少なくとも前記裏面に、前記外部電極と略等しい高さであって、予め設定した一定の間隔で分離した金属膜を備えたことを特徴とするセラミック基板。
【請求項２】
請求項１記載のセラミック基板において、前記金属膜と別の前記金属膜との間隙部が、前記セラミック基板を切断する際の切断領域に配置されていることを特徴とするセラミック基板。
【請求項３】
セラミック基板の一主面に半導体素子を実装し、該一主面を樹脂封止する半導体装置の製造方法において、
前記セラミック基板の一主面に半導体素子を実装するための内部電極と、前記一主面の裏面に前記内部電極と接続する外部電極と、前記一主面に実装した半導体素子を樹脂封止する際、封止用金型により挟持される前記セラミック基板の少なくとも前記裏面に、前記外部電極と略等しい高さであって、予め設定した一定の間隔で分離した金属膜とを形成したセラミック基板を準備する工程と、
前記セラミック基板の一主面に前記複数の半導体素子を実装する工程と、
少なくとも封止用金型の一部が前記金属膜に当接するように前記セラミック基板を挟持し、前記半導体素子が実装された一主面を封止樹脂で封止する工程と、
樹脂封止されたセラミック基板を切断し、個々の半導体装置に個片化する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、前記個片化する工程は、前記金属膜と別の前記金属膜との間隙部を切断して行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子を実装するセラミック基板に関し、特に、樹脂封止工程において生じ易い基板のクラックや割れを防止したセラミック基板に関する。また、このセラミック基板を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
セラミック基板上に半導体素子を実装して構成する半導体装置においては、外部環境やストレスから素子を保護するために、樹脂封止が行なわれる。セラミック基板上の半導体素子の樹脂封止方法としてディスペンス法、印刷法等があるが、封止樹脂の厚さを均一に形成することができる金型成形法が広く用いられている。
【０００３】
図５は金型成形法による従来のセラミック基板を用いた半導体装置の製造方法の説明図である。図５において、１はセラミック基板、２は外部電極、３は半導体素子、７は下金型、８は上金型、９はキャビティ、１０は剥離シート、１１は封止樹脂、１４はクラックである。
【０００４】
セラミック基板１の表面には、フリップチップ接合法により複数の半導体素子３が、図示しない内部電極に接続するように実装されている。樹脂封止するため、セラミック基板１を封止用金型の下金型７及び上金型８でクランプ（挟持）する。セラミック基板１と上金型８との間には樹脂成形後の封止樹脂１１と上金型８との離型性を良くするため、剥離シート１０を配置している。
【０００５】
上金型８に形成されたキャビティ９内に熱硬化性樹脂を注入する。金型は１６０℃程度に加熱しており、キャビティ９内で熱硬化性樹脂は一旦ゲル化した後、縮重合反応によって次第に固化していく。注入された樹脂の漏れを防ぐため、封止樹脂１１が完全に固化するまで、下金型７と上金型８は数１０ｋＮの力でセラミック基板１をクランプし、セラミック基板１はクランプ圧を受けることになる。
【０００６】
一方、熱硬化性樹脂はキャビティ９内に５０〜８０ｋｇ／ｃｍ2の圧力で注入され、セラミック基板１は樹脂圧を受けることになる。この樹脂圧と上述のクランプ圧とが、図５の矢印で示す方向に加わり、外部電極２が形成されていないセラミック基板１の外周部分に、クラック１４や割れを生じさせてしまう。
【０００７】
上記のようなクラックや割れを防止する手段として、セラミック基板の外周部分に補強を目的とした金属膜を設ける方法が提案されている（特許文献１参照）。
【０００８】
図６にこの種のセラミック基板の従来例で、補強用の金属膜（以下、ダミー電極とも呼ぶ）を設けた一例を示している。セラミック基板１の表面には複数の半導体素子が実装され、図６に示すようにセラミック基板１の裏面には、半導体素子が実装した内部電極に接続する多数の外部電極２が形成されていると共に、セラミック基板１を樹脂封止する際、封止用金型でクランプされる外周部分に、枠状のダミー電極６が形成されている。ダミー電極は、リング状に形成する場合もあった。
【特許文献１】特開２００１−１４８３９２公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
金型成形法によりセラミック基板の一方の面のみを樹脂封止する場合、上述のようにセラミック基板には、封止用金型によるクランプ圧と樹脂注入による樹脂圧が加わり、これらの圧力によりセラミック基板にクラックや割れが生じるという問題があった。このような問題を解消するため、セラミック基板の周辺部に枠状又はリング状の補強用の金属膜を設けていた。
【００１０】
通常、セラミック基板に設ける内部電極、外部電極及び補強用の金属膜は、焼結前のグリーンシートに導電体ペーストを印刷し、焼結することにより、グリーンシートの焼結と同時に形成されていた。ここで、グリーンシートは焼結時に大きく収縮する。収縮に伴う電極の位置のずれを少なくするため、セラミック基板の表面と裏面とには、ほぼ同様な電極や金属膜領域を設けて表面と裏面の収縮を均等化することが望ましい。しかし、セラミック基板の表面には組立上必要な位置合わせ用の認識マークなどを形成する必要があるため、枠状又はリング状の補強用の金属膜を形成することが難しい。そこで、セラミック基板の裏面のみに枠状又はリング状の補強用の金属膜を形成していた。その結果、表面と裏面との収縮が不均等となり、電極の位置ずれが大きくなるという問題があった。
【００１１】
具体的には枠状の金属膜の場合、その幅が４ｍｍ程度以上で焼結時にセラミック基板の収縮が不均一となり、電極の位置ずれが大きくなる傾向が見られ、これ以上幅を広げることができなかった。一方、幅が１ｍｍ程度以下ではクラックや割れに対して効果を発揮しないことがわかった。そのため、枠状の金属膜の幅を１〜４ｍｍ程度に設定することで、電極位置ずれとクラック等の発生を防止していた。しかし、封止用金型にクランプされるセラミック基板の外周部分の幅が広く、幅が４ｍｍの枠状の金属膜でセラミック基板周辺部を被覆できない場合には、セラミック基板のクラックや割れを完全に解消することはできなかった。
【００１２】
さらにこのような枠状の金属膜が形成されたセラミック基板を用いて半導体装置を形成する場合、個々の半導体装置に個片化する際、ダイシングソーが枠状の金属膜を切断するため、ダイシングソーの寿命が短くなったり、切断された金属片が半導体装置に付着して半導体装置の歩留まりを低下させるという問題があった。
【００１３】
本発明は、上記実情に鑑みてなされたもので、上記問題点を解消し、金型成形法によりセラミック基板の一面のみを樹脂封止する際、クラックや割れが生じることなく、また電極の位置ずれのないセラミック基板を提供することを目的とする。また、切断時の不具合を無くし、歩留まりの良い半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため本願請求項１に係る発明は、一主面に複数の半導体素子を実装するための内部電極と、前記一主面の裏面に前記内部電極と接続する外部電極とを備えたセラミック基板において、前記一主面に実装した複数の半導体素子を樹脂封止する際、封止用金型により挟持される前記セラミック基板の少なくとも前記裏面に、前記外部電極と略等しい高さであって、予め設定した一定の間隔で分離した金属膜を備えたことを特徴とする。
【００１５】
本願請求項２に係る発明は、請求項１記載のセラミック基板において、前記金属膜と別の前記金属膜との間隙部が、前記セラミック基板を切断する際の切断領域に配置されていることを特徴とする。
【００１６】
本願請求項３に係る発明は、セラミック基板の一主面に半導体素子を実装し、該一主面を樹脂封止する半導体装置の製造方法において、前記セラミック基板の一主面に半導体素子を実装するための内部電極と、前記一主面の裏面に前記内部電極と接続する外部電極と、前記一主面に実装した半導体素子を樹脂封止する際、封止用金型により挟持される前記セラミック基板の少なくとも前記裏面に、前記外部電極と略等しい高さであって、予め設定した一定の間隔で分離した金属膜とを形成したセラミック基板を準備する工程と、前記セラミック基板の一主面に前記複数の半導体素子を実装する工程と、少なくとも封止用金型の一部が前記補強用の金属膜に当接するように前記セラミック基板を挟持し、前記半導体素子が実装された一主面を封止樹脂で封止する工程と、樹脂封止されたセラミック基板を切断し、個々の半導体装置に個片化する工程とを備えたことを特徴とする。
【００１７】
本願請求項４に係る発明は、請求項３記載の半導体装置の製造方法において、前記個片化する工程は、前記金属膜と別の前記金属膜との間隙部を切断して行うことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、樹脂封止の際、セラミック基板に加わる封止用金型のクランプ圧や樹脂注入時の樹脂圧を金属膜によって分散させることが可能となり、セラミック基板のクラックや割れを防止することができる。特に外周部分の幅が広いセラミック基板についても、金属膜を分割することによって、焼結時の収縮による電極に位置ずれが発生しないセラミック基板を得ることができる。
【００１９】
また金属膜が、セラミック基板を切断する際の切断領域を除く領域に形成することにより、セラミック基板をダイシングして個々の半導体装置に個片化する際、金属膜を切断することがないので、ダイシングソーへの金属片の付着や、切断により生じた金属片が半導体装置に付着したりすることがなくなる。またセラミック基板の焼結時に電極の位置ずれを少なくすることができるため、歩留まり良く半導体装置を形成することができる。
【発明を実施するための最良の形態】
【００２０】
本発明のセラミック基板では、上述のようにクランプ圧や樹脂圧を分散させるため、これらの圧力を受ける部分に外部電極とほぼ同じ高さの金属膜を配置することにより、クラックや割れが生じにくいセラミック基板を実現することができる。また金属膜を予め設定した間隔で分離することにより、セラミック基板の焼結時に、金属膜による収縮への影響を少なくし、電極の位置ずれを少なくするように構成している。また本発明のセラミック基板を用いて半導体装置を形成する場合、電極の位置ずれが少ないことに加えて、個片化するためダイシングソーを走行させる部分に金属膜がないので、歩留まりの良い製造方法となる。以下、本発明について詳細に説明する。
【実施例１】
【００２１】
図１は本願第１の発明の一実施例であるセラミック基板の裏面図、図２は図１に示したセラミック基板を用いた半導体装置の製造方法の説明図である。上述の従来例と同様、セラミック基板１の表面には複数の半導体素子が内部電極に接続するように実装され、セラミック基板１の裏面には、半導体素子が実装した内部電極に接続する多数の外部電極２が形成されている。本実施例では、セラミック基板裏面の外部電極２の周辺に、図示のように、外部電極２と同じ大きさ、同じ間隔で、点状ダミー電極４をマトリックス状に配置している。
【００２２】
点状ダミー電極４となる金属膜は、セラミック基板１の製造工程において、半導体装置の外部電極２と同一の工程で形成することができる。例えば、一例として、Ｗ−Ｎｉ−Ａu、Ｃu−Ａｇ等の金属の積層膜を用い、厚さ２０μm程度の厚さのパターンを形成することができる。金属膜の材料、厚さは適宜選択することができる。
【００２３】
上記のように半導体装置の外部電極２と同一工程で形成すると、点状ダミー電極４の高さは、半導体装置の外部電極２の高さとほぼ同一に形成できる。このことは、樹脂封止の際に加わる樹脂圧をセラミック基板全体に分散して吸収するという望ましい効果を発揮する。また、点状ダミー電極４が分離して配置しているため、セラミック基板を製造する工程で、焼結による収縮に影響を与えることがないので、セラミック基板が均等に収縮し、電極の位置ずれの発生が回避できる。また半導体装置の外部電極２と同時に形成することで、製造工程を追加する必要がないので、コスト上のメリットもある。
【００２４】
点状ダミー電極４の配置例は、半導体装置の外部電極２と同じ配置、形状とし、例えば１．０ｍｍピッチでマトリックス状に配置し、直径０．２ｍｍの円形とする。ただし、点状電極とするのは、セラミック基板に加わる圧力を分散させるのが目的であるので、必ずしも外部電極２と同一配置、形状とする必要はなく、配置や大きさは適宜変更可能である。なお電極サイズは、直径０．４ｍｍまで大きくしたものでも、同様に良い結果が確認されている。
【００２５】
図２は、本実施例のセラミック基板１を用いた半導体装置の製造方法における樹脂封止工程の断面図を示している。セラミック基板１の表面には、フリップチップ接合法により図示しない内部電極に接続するように多数の半導体素子３がフェイスダウン姿勢で実装されている。セラミック基板１と上金型８との間には離型性を良くするため剥離シート１０が配置され、点状ダミー電極４が形成されたセラミック基板１の外周部分を下金型７と上金型８とでクランプしている。
【００２６】
上金型８のキャビティ９内に、ゲル化した封止樹脂１１を注入して樹脂封止を行なう。封止樹脂１１の充填により、セラミック基板１には、図２に矢印で示す方向に樹脂圧とクランプ圧が加わる。本発明では、点状ダミー電極４及び半導体素子の外部電極２がその圧力を分散させ、セラミック基板１にクラックや割れが生じることがない。点状ダミー電極４は、半導体装置に個片化する際、切断される領域（ダイシングソーが走行する領域）に間隙が形成されるように分離して配置すると、切断時にダミー電極を構成する金属を切断することがないので、切断による金属片の発生をなくすることができる。
【実施例２】
【００２７】
図３は、本願第１の発明の別の実施例であるセラミック基板の裏面図である。本実施例は、ダミー電極（金属膜）を飛石状に配置している。飛石状ダミー電極５は、半導体装置の外部電極２（一部のみ図示している）が設けられている素子形成エリア１２（図中点線で囲まれたエリア）の周囲の金型クランプエリア１３（図中実線で囲まれ、かつ素子形成エリア１２の外側のエリア）に形成される。実施例１で説明した点状ダミー電極４と同様に、飛石状ダミー電極５も半導体装置の外部電極２と同一の工程で形成できるので、半導体装置の外部電極２と同じ高さに形成できる。飛石状ダミー電極５の大きさは、一辺の長さを１〜４ｍｍ程度の範囲で、半導体装置の大きさに応じて適宜選択すればよい。飛石状ダミー電極５は、半導体装置に個片化する際、切断される領域（ダイシングソーが走行する領域）に間隙が形成されるように一定の間隔で分離して配置すると、切断時にダミー電極を構成する金属を切断することがないので、切断による金属片の発生をなくすることができる。
【００２８】
図４は、図３に示したセラミック基板を用いた半導体装置の製造方法における樹脂封止工程の説明図であるが、点状ダミー電極４が飛石状ダミー電極５となっていることと、中央部分も素子形成エリアとなっていることを除いて、図２と同じである。上述と同様、セラミック基板１と上金型８との間には離型性を良くするため剥離シート１０が配置され、飛石状ダミー電極５が形成されたセラミック基板１の周辺部（金型クランプエリア１３）を下金型７と上金型８とでクランプする。
【００２９】
上金型８のキャビティ９内に、ゲル化した封止樹脂１１を注入して樹脂封止を行なう。封止樹脂１１の充填により、セラミック基板１には、図４に矢印で示す方向に樹脂圧とクランプ圧が加わるが、飛石状ダミー電極５及び半導体装置の外部電極２がその圧力を分散させ、クラックや割れの発生を防止する。
【００３０】
実施例１及び実施例２では、補強用の金属膜としてセラミック基板の焼結と同時に形成する場合について説明したが、補強用の金属膜は、セラミック基板上に十分な接着力を持ち、半導体装置の外部電極２と同等の強度を持つように形成されるものであれば、上述の方法に限らず、他の方法により形成することもできる。
【００３１】
実施例１及び実施例２中に記載したダミー電極の構造及び配列は、上記実施例中では丸形あるいは正方形で示したが、補強効果を発揮し、半導体装置を個片化する際、ダイシングソーが走行する領域に間隙を形成して分離している構造であれば、どのような構造及び配置でもかまわない。またセラミック基板を焼結して形成する際、半導体装置に内部電極及び外部電極とダミー電極とを同時に形成する場合には、焼結時の収縮によって内部電極及び外部電極の位置ずれが生じないように、ダミー電極の大きさ、配置を設定すればよい。
【実施例３】
【００３２】
次に本願第２の発明の半導体装置の製造方法について説明する。ここで用いるセラミック基板は、上述の実施例１において説明した点状ダミー電極を備えたセラミック基板でも、実施例２において説明した飛石状ダミー電極を備えたセラミック基板のいずれでもかまわないし、その他適宜設定した構造、配置の金属膜を備えたセラミック基板とすることもできる。
【００３３】
まず上述の実施例１、実施例２あるいは適宜設定した構造配置のダミー電極を備えたセラミック基板を用意する。半導体素子をセラミック基板上に形成された内部電極に接続するように、フリップチップ接合法等の通常の方法により実装する。
【００３４】
半導体素子３を実装した後、必要に応じて適当なアンダーフィル樹脂を半導体素子３とセラミック基板１の間に充填する。その後、半導体素子３が実装されたセラミック基板１表面に、キャビティから封止樹脂１１を剥離するための剥離シート１０を配置し、樹脂封止用金型の上金型８及び下金型７によってセラミック基板１をクランプする。その後、キャビティ９内に低粘度状態の熱硬化性樹脂を注入する。ここでキャビティ９は１６０℃程度に加熱されており、キャビティ９内で熱硬化性樹脂は一旦ゲル化した後、縮重合反応によって次第に固化する。熱硬化性樹脂の漏れを防ぐため、完全に固化するまで下金型７と上金型８とは、数１０ｋＮの圧力でクランプする（図２及び図４に相当）。
【００３５】
封止樹脂の充填と樹脂漏れのため、セラミック基板１に図２及び図４に矢印で示した方向に圧力が加わるが、点状ダミー電極４あるいは飛石状ダミー電極５及び半導体装置の外部電極２により圧力が分散され、クラックや割れが防止される。
【００３６】
樹脂封止した後、個々の半導体装置に個片化し、半導体装置を完成する。セラミック基板の切断方法として一般的なダイシングソーを用いて個片化する場合、実施例１及び実施例２で説明した本発明のセラミック基板を用いると、分割配置している点状ダミー電極４あるいは飛石状ダミー電極５の間の間隙をダイシングソーが走行する。分割配置したダミー電極間を切断するため、ダミー電極を構成する金属膜を切断することはない。そのためダミー電極から金属片が発生することがなく、半導体装置へ付着するなどの不具合は発生しない。
【００３７】
このように本願第２の発明の半導体装置の製造方法では、セラミック基板を用意する工程で、補強用の金属膜を予め設定した一定の間隔で分割することで、焼結時の収縮の影響を無くすことができ、半導体装置の内部電極及び外部電極の位置ずれを少なくすることができる。また、ダミー電極間の間隙をダイシングソーが走行するように構成できるため、金属膜を切断することがないので、ダイシングソーの寿命を短くすることがなくなる。また不要な金属片の発生がないので、歩留まりを低下させることがない。
【図面の簡単な説明】
【００３８】
【図１】第１の発明の一実施例の説明図である。
【図２】第１の発明の一実施例のセラミック基板を用いた半導体装置の製造方法を説明する図である。
【図３】第１の発明の別の実施例の説明図である。
【図４】第１の発明の別の実施例のセラミック基板を用いた半導体装置製造方法を説明する明図である。
【図５】従来のセラミック基板を用いた半導体装置の製造方法を説明する図である。
【図６】従来のセラミック基板の説明図である。
【符号の説明】
【００３９】
１：セラミック基板、２：外部電極、３：半導体素子、４：点状ダミー電極、５：飛石状ダミー電極、６：枠状ダミー電極、７：下金型、８：上金型、９：キャビティ、１０：剥離シート、１１：封止樹脂、１２：製品エリア、１３：金型クランプエリア、１４：クラック
【図１】
2005183504.tif 000003
【図２】
2005183504.tif 000004
【図３】
2005183504.tif 000005
【図４】
2005183504.tif 000006
【図５】
2005183504.tif 000007
【図６】
2005183504.tif 000008