(57)【要約】【課題】窒素雰囲気でハフニウムシリケート膜が相分離を起こさない温度での高温アニールを行うことで、膜中の水素を離脱させてホウ素（ボロン）の突き抜けの防止を可能とする。【解決手段】原子層蒸着法により、基板１１上にハフニウムシリケート膜１２を形成する工程と、前記ハフニウムシリケート膜１２中の水素が抜ける温度以上、前記ハフニウムシリケート膜１２が相分離を起こさない温度未満の熱処理温度で前記ハフニウムシリケート膜１２の熱処理を行う工程とを備えた薄膜の形成方法であり、この薄膜の形成方法を用いてゲート絶縁膜を形成する半導体装置の製造方法である。【選択図】図１
2005072405.tif 000002
【特許請求の範囲】
【請求項１】
原子層蒸着法により、基板上にハフニウムシリケート膜を形成する工程と、
前記ハフニウムシリケート膜中の水素が抜ける温度以上、前記ハフニウムシリケート膜が相分離を起こさない温度未満の熱処理温度で前記ハフニウムシリケート膜の熱処理を行う工程と
を備えたことを特徴とする薄膜の形成方法。
【請求項２】
前記ハフニウムシリケート膜は窒素を含む
ことを特徴とする請求項１記載の薄膜の形成方法。
【請求項３】
前記ハフニウムシリケート膜を形成した後で前記熱処理を行う前に、
前記ハフニウムシリケート膜に窒素を導入する工程
を備えたことを特徴とする請求項１記載の薄膜の形成方法。
【請求項４】
前記熱処理は窒素雰囲気もしくは不活性ガス雰囲気で行う
ことを特徴とする請求項１記載の薄膜の形成方法。
【請求項５】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側の前記半導体基板にソース・ドレイン領域を形成する工程とを備え、
前記ゲート絶縁膜は、
原子層蒸着法により、前記半導体基板上にハフニウムシリケート膜を形成する工程と、
前記ハフニウムシリケート膜中の水素が抜ける温度以上、前記ハフニウムシリケート膜が相分離を起こさない温度未満の熱処理温度で前記ハフニウムシリケート膜の熱処理を行う工程と
により形成することを特徴とする半導体装置の製造方法。
【請求項６】
前記ハフニウムシリケート膜は窒素を含む
ことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記ハフニウムシリケート膜を形成した後で前記熱処理を行う前に、
前記ハフニウムシリケート膜に窒素を導入する工程
を備えたことを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記熱処理は窒素雰囲気もしくは不活性ガス雰囲気で行う
ことを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高品質なハフニウムシリケート膜を形成するのに優れた薄膜の形成方法およびその薄膜の形成方法をゲート絶縁膜の形成工程に用いた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
絶縁ゲート型電界効果トランジスタの微細化は、既に０．１μｍのゲート長を目前にしている。この微細化により、さらなる素子の高速化、低消費電力化、素子の占有面積の縮小化が図られる。また最近では、同じチップ面積により多くの素子を搭載できることからＬＳＩそのものの多機能化が実現されている。しかしながら、微細化の追求は０．１μｍを境に大きな壁にぶつかることが予想されている。その壁のひとつにゲート絶縁膜の薄膜化の限界がある。従来ゲート絶縁膜は、固定電荷をほとんど含有せず、チャネル部のＳｉとの境界にほとんど界面準位を形成しないという素子動作上不可欠な２つの特性を満足することから酸化シリコン（ＳｉＯ2）が用いられてきた。また酸化シリコン（ＳｉＯ2）は、制御性良く簡単に薄膜を形成することができるので、素子の微細化にも有効であった。
【０００３】
しかしながら、酸化シリコン（ＳｉＯ2）は比誘電率（３．９）が低いため、ゲート長が０．１μｍ以降の世代ではトランジスタの性能を満足するために３ｎｍ以下の膜厚が要求される。この膜厚ではキャリアが膜中を直接トンネリングし、ゲート／基板間のリーク電流が増加する問題が起こることが予測される。
【０００４】
そこで、酸化シリコン（ＳｉＯ2）よりも比誘電率が大きい材料を用いてゲート絶縁膜を厚く形成し、トンネリング現象を防ぐことが研究されている。比誘電率が大きい材料として酸化アルミニウム（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）等の金属酸化膜が検討されている（例えば、特許文献１参照。）。これらの膜は比誘電率が高いために酸化シリコンに比べ同じゲート容量を得るのに膜厚を数倍厚くすることができ、トンネリング現象を押さることができる有望な材料として考えられている。しかし、現行の酸化シリコンゲート絶縁膜に用いられている多結晶シリコン電極を用いた製造工程においては、１０００℃以上の活性化熱処理（アニーリング）が必要である。この熱処理を酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）等の高誘電率膜に適用した場合、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）等の高誘電率（Ｈｉｇｈ−ｋ）膜の熱耐性が低いため、結晶化およびシリコン基板とのシリサイド反応を起こし、それによってリーク電流が増大してしまうという問題を生じる。この問題を解決するためにシリコンおよび窒素を添加したＨｆ（Ｚｒ）ＳｉＯ、Ｈｆ（Ｚｒ）ＳｉＯＮを用いることが開発されている。ゲート絶縁膜にＨｆ（Ｚｒ）ＳｉＯやＨｆ（Ｚｒ）ＳｉＯＮを用いることにより、耐熱性が向上し、リーク電流を低減することができる。
【０００５】
また、リーク電流を抑制するために結晶粒界同士が互いに不連続になるように３層に積層した酸化ハフニウム膜のゲート絶縁膜が開示され、その３層に積層した酸化ハフニウム膜の結合状態または組成を安定化させるために、窒素雰囲気中において９００℃の温度下で高温アニールを行うことが開示されている（例えば、特許文献２参照。）。
【０００６】
【特許文献１】特開２００３−６９０１１号公報
【特許文献２】特開２００３−１７９０５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、従来技術で高誘電体膜（Ｈｉｇｈ−ｋ膜という）を形成した場合、Ｈｉｇｈ−ｋ膜とＳｉ基板および多結晶シリコン（Ｐｏｌｙ−Ｓｉ）電極界面において固定電荷が発生し、Ｖｔｈのシフトおよび移動度劣化が生じるという問題が発生する。また、ＰＭＯＳトランジスタにおいて、ゲート電極にドープしたボロンがその後の熱処理により高誘電体膜を突き抜け基板側へ拡散してしまうという問題がある。ボロンの突き抜けは窒素を添加することにより抑制できるということが知られているが、従来技術のように窒素を添加した場合、基板まで窒素が入り界面準位が増大してしまうという問題が生じる点である。
【課題を解決するための手段】
【０００８】
本発明の薄膜の形成方法は原子層蒸着法により、基板上にハフニウムシリケート膜を形成する工程と、前記ハフニウムシリケート膜中の水素が抜ける温度以上、前記ハフニウムシリケート膜が相分離を起こさない温度未満の熱処理温度で前記ハフニウムシリケート膜の熱処理を行う工程とを備えたことを最も主要な特徴とする。
【０００９】
本発明の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極の両側の前記半導体基板にソース・ドレイン領域を形成する工程とを備え、前記ゲート絶縁膜は、原子層蒸着法により、前記半導体基板上にハフニウムシリケート膜を形成する工程と、前記ハフニウムシリケート膜中の水素が抜ける温度以上、前記ハフニウムシリケート膜が相分離を起こさない温度未満の熱処理温度で前記ハフニウムシリケート膜の熱処理を行う工程とにより形成することを最も主要な特徴とする。
【発明の効果】
【００１０】
本発明の薄膜の形成方法および半導体装置の製造方法は、ハフニウムシリケート膜に対して、ハフニウムシリケート膜中の水素が抜ける温度以上、ハフニウムシリケート膜が相分離を起こさない温度未満の熱処理温度で熱処理を行うため、ハフニウムシリケート膜が相変化を起こさずにハフニウムシリケート膜中の水素を脱離することができるので、ボロンの突き抜けを起こさないハフニウムシリケート膜を形成することができる。このため、半導体装置においては、移動度の向上、信頼性の向上を図ることができるという利点がある。
【発明を実施するための最良の形態】
【００１１】
高誘電体膜、特にはハフニウムシリケート膜をゲート絶縁膜に用いてトランジスタ性能の向上を図るという目的を、ボロンの突き抜けの問題を解決した薄膜の形成方法であり、その薄膜の形成方法を用いた半導体装置の製造方法である。
【実施例１】
【００１２】
本発明の薄膜の形成方法および半導体装置の製造方法に係る一実施例を、図１の概略構成断面図によって説明する。
【００１３】
図１に示すように、有機原料を用いた原子層蒸着（ＡＬＤ（Atomic Layer Deposition））法により、基板１１上にハフニウムシリケート（ＨｆＳｉＯ）膜１２を形成する。上記基板１１には半導体基板としてシリコン基板を用いる。上記ハフニウムシリケート膜１２は、例えば酸化シリコン膜換算で０．５ｎｍ〜２．０ｎｍの厚さに形成する。このハフニウムシリケート膜１２は、有機原料を用いたＡＬＤ法により形成されるため、膜中に水素が残存する。通常、膜中に水素が残存する絶縁膜をゲート絶縁膜に用いた場合、ポリシリコンゲート電極中に含まれているボロン（Ｂ）がゲート絶縁膜を突き抜けてシリコン基板に達するという、いわゆるボロンの突き抜けの問題が生じる。
【００１４】
そこで、図１（２）に示すように、上記ハフニウムシリケート膜１２中の水素が抜ける温度以上、ハフニウムシリケート膜１２が相分離を起こさない温度未満の熱処理温度でハフニウムシリケート膜１２を熱処理する。この熱処理は、一例として、１０００℃の窒素雰囲気にて３０秒間の急速加熱処理（ＲＴＡ（Rapid Thermal Annealing））で行う。その際、基板のシリコンが酸化されない程度の微量（例えば酸素分圧が６．７Ｐａ以下）の酸素が含まれている窒素雰囲気であっても同等の効果が得られる。また、窒素雰囲気の代わりに不活性ガス雰囲気（希ガス雰囲気）としてもよい。その際、希ガスに窒素を含ませてもよい。また、上記熱処理温度は９００℃以上で熱処理の効果が表れることが確認されている。
【００１５】
上記ハフニウムシリケート膜１２は窒素を含む膜であっても同様なる結果が得られる。特に、窒素を導入することにより、ホウ素の突き抜け抑制効果が高められる。
【００１６】
また、上記ハフニウムシリケート膜１２を形成した後で上記熱処理を行う前に、上記ハフニウムシリケート膜１２に窒素を導入する工程を行ってもよい。この窒素を導入する方法としては、例えば、プラズマドーピング技術がある。
【００１７】
次に、上記熱処理の効果を検証する。図２は、ハフニウムシリケート膜(窒素を含むハフニウムシリケート膜も含む)中の深さ方向の水素濃度を示す図面である。図２に示すように、水素濃度は、１０００℃で３０秒間のＲＴＡによる熱処理を行った場合に、最も低い値となっていることがわかった。一方、７００℃、３０秒間のＲＴＡによる熱処理では、熱処理を行わない状態よりも水素濃度の低減効果はあるものの、ホウ素の突き抜けを防止できるほどの効果は得られなかった。一方、本発明のように、ハフニウムシリケート膜１２中の水素が抜ける温度以上、ハフニウムシリケート膜１２が相分離を起こさない温度未満の温度でハフニウムシリケート膜(窒素を含むハフニウムシリケート膜も含む)１２を熱処理することにより、膜中の水素濃度がおよそ１桁程度低減できた。
【００１８】
また図示はしないが、炭素濃度は、１０００℃で３０秒間のＲＴＡによる熱処理を行った場合に、特に、ゲート絶縁膜として用いる膜厚（５ｎｍ以下の膜厚）の範囲内で低い値となっていること確認できた。一方、７００℃、３０秒間のＲＴＡによる熱処理では、熱処理を行わない状態よりも炭素濃度の低減効果はあるもののわずかであった。この結果、本発明のように、ハフニウムシリケート膜１２中の水素が抜ける温度以上、ハフニウムシリケート膜１２が相分離を起こさない温度未満の熱処理温度でハフニウムシリケート膜１２を熱処理することにより、膜中の炭素濃度の低減もできるころがわかった。
【００１９】
図３は、チャージポンピング法によるハフニウムシリケート膜(窒素を含むハフニウムシリケート膜も含む)の界面準位密度と熱処理温度との関係を示す図面である。図３に示すように、熱処理温度が高くなるにしたがい界面準位密度が低減されることがわかった。すなわち、７００℃、３０秒間のＲＴＡによる熱処理と比較して、９００℃、３０秒間のＲＴＡによる熱処理では界面準位密度が低減され、さらに１０００℃、３０秒間のＲＴＡによる熱処理では界面準位密度がさら低減できた。
【実施例２】
【００２０】
次に、本発明の半導体装置の製造方法に係る一実施例を、図４の概略構成断面図によって説明する。
【００２１】
図４（１）に示すように、有機原料を用いた原子層蒸着（ＡＬＤ（Atomic Layer Deposition））法により、基板１１上にハフニウムシリケート（ＨｆＳｉＯ）膜１２を形成する。上記基板１１には半導体基板としてシリコン基板を用いる。また、基板１１には、予め、局所酸化法（例えばＬＯＣＯＳ法）もしくはＳＴＩ（Shallow Trench Isolation）法により素子分離領域２１を形成しておく。上記ハフニウムシリケート膜１２は、例えば酸化シリコン膜換算で０．５ｎｍ〜２．０ｎｍの厚さに形成する。このハフニウムシリケート膜１２は、有機原料を用いたＡＬＤ法により形成されるため、膜中に水素が残存する。通常、膜中に水素が残存する絶縁膜をゲート絶縁膜に用いた場合、ポリシリコンゲート電極中に含まれているボロン（Ｂ）がゲート絶縁膜を突き抜けてシリコン基板に達するという、いわゆるボロンの突き抜けの問題が生じる。
【００２２】
そこで、上記ハフニウムシリケート膜１２中の水素が抜ける温度以上、ハフニウムシリケート膜１２が相分離を起こさない温度未満の熱処理温度でハフニウムシリケート膜１２を熱処理する。この熱処理は、一例として、１０００℃の窒素雰囲気にて３０秒間の急速加熱処理（ＲＴＡ（Rapid Thermal Annealing））で行う。その際、基板のシリコンが酸化されない程度の微量（例えば酸素分圧が６．７Ｐａ以下）の酸素が含まれている窒素雰囲気であっても同等の効果が得られる。また、窒素雰囲気の代わりに不活性ガス雰囲気（希ガス雰囲気）としてもよい。その際、希ガスに窒素を含ませてもよい。また、上記熱処理温度は９００℃以上で熱処理の効果が表れることも確認されている。
【００２３】
上記ハフニウムシリケート膜１２は窒素を含む膜であっても同様なる結果が得られる。特に、窒素を導入することにより、ホウ素の突き抜け抑制効果が高められる。
【００２４】
また、上記ハフニウムシリケート膜１２を形成した後で上記熱処理を行う前に、上記ハフニウムシリケート膜１２に窒素を導入する工程を行ってもよい。この窒素を導入する方法としては、例えば、プラズマドーピング技術がある。
【００２５】
次に、図４（２）に示すように、上記ハフニウムシリケート膜１２上にゲート電極材料層１３０を形成する。上記ゲート電極材料としては例えば多結晶シリコンを用い、その膜厚は例えば１８０ｎｍの厚さに形成する。その後、ゲート電極材料層１３０に不純物をドーピングする。ゲート電極をｐ型とする場合には例えばホウ素をドーピングし、ゲート電極をｎ型とする場合には例えばリン、ヒ素等をドーピングする。ドーピング方法には、例えばイオン注入法を用いることができる。
【００２６】
次に、図４（３）に示すように、通常のリソグラフィー技術およびエッチング技術等を用いて上記ゲート電極材料層１３０をパターニングしてゲート電極１３を形成する。
【００２７】
その後、図４（４）に示すように、、既知の技術用いて、ゲート電極１３の両側の半導体基板１１に不純物をドーピングしてＬＤＤ領域１４、１５を形成する。次いでゲート電極１３の側壁に側壁スペーサ１６、１７を形成する。さらに、側壁スペーサ１６、１７下にＬＤＤ領域１４、１５を残して、ゲート電極１３の両側における半導体基板１１にソース・ドレイン領域１８、１９を形成する。上記ＬＤＤ領域１４、１５、および上記ソース・ドレイン領域１８、１９を形成するドーピング技術としては、通常のイオン注入法を用いることができる。その後、不純物の活性化アニールを行い、ＭＯＳ型電界効果トランジスタ１が形成される。
【００２８】
図５は、熱処理温度をパラメータとした本発明の半導体装置の製造方法により形成されたトランジスタに係わる電子移動度を示す図面である。図５に示すように、熱処理温度が高くなるにしたがい窒素を含むハフニウムシリケート膜の電子移動度が高くなることがわかった。このように、熱処理温度を９００℃、好ましくは１０００℃に高めてＲＴＡ処理を行うことにより、絶縁ゲート型電界効果トランジスタの移動度を高めることができた。特に、１０００℃で熱処理した場合には、ユニバーサル移動度に対して０．７ＭＶ／ｃｍ〜０．９ＭＶ／ｃｍの範囲では約７３％〜７８％程度の移動度を得ることができ、トランジスタ特性として十分であることがわかる。一方、熱処理温度が７００℃程度では、十分な電子移動度を得ることができていないことがわかった。したがって、トランジスタ特性を表す電子移動度からみて、例えば、熱処理時間が３０秒の場合、熱処理温度は９００℃以上のＲＴＡ、好ましくは１０００℃以上のＲＴＡとする。なお、上限はハフニウムシリケート膜の相変化を起こさない熱処理条件（温度と時間）とする必要がある。したがって、熱処理温度は１０００℃を超える場合には熱処理時間を３０秒よりも短くする必要があるが、この場合、ハフニウムシリケート膜が相変化を起こさないことが必要である。
【００２９】
図６は、ハフニウムシリケート膜をゲート絶縁膜に用いた絶縁ゲート型電界効果トランジスタのＣ−Ｖ（容量−電圧）特性を示すものである。図６に示すように、Ｃ−Ｖ特性は、７００℃、３０秒間のＲＴＡによる熱処理を行ったゲート絶縁膜と比較して、９００℃で３０秒間のＲＴＡによる熱処理、さらには１０００℃で３０秒間のＲＴＡによる熱処理を行った場合のほうが、Ｖthの正方向のシフトが抑制されることがわかった。これは、高温の熱処理を行うことにより、ハフニウムシリケート膜中の水素が離脱され、ホウ素の突き抜けが抑制されたためと考えられる。
【００３０】
また、上記ＭＯＳ型電界効果トランジスタ１は、本発明の薄膜の形成方法によりゲート絶縁膜を形成しているので、前記図２および図３によって説明したような効果が得られる。
【産業上の利用可能性】
【００３１】
本発明の薄膜の形成方法は、絶縁ゲート型の電界効果トランジスタのゲート絶縁膜の形成に適用でき、本発明の半導体装置の製造方法は、高誘電体膜のハフニウムシリケート径の膜をゲート絶縁膜に用いた絶縁ゲート型の電界効果トランジスタの製造方法に適用できる。
【図面の簡単な説明】
【００３２】
【図１】本発明の薄膜の形成方法に係る一実施例を示した製造工程断面図である。
【図２】ハフニウムシリケート膜中の深さ方向の水素濃度を示す図面である。
【図３】ハフニウムシリケート膜の界面準位密度と熱処理温度との関係を示す図面図である。
【図４】本発明の半導体装置の製造方法に係る一実施例を示した製造工程断面図である。
【図５】熱処理温度をパラメータとした本発明の半導体装置の製造方法により形成されたトランジスタに係わる電子移動度を示す図面である。
【図６】ハフニウムシリケート膜をゲート絶縁膜に用いた絶縁ゲート型電界効果トランジスタのＣ−Ｖ（容量−電圧）特性を示す図面である。
【符号の説明】
【００３３】
１１…基板、１２…ハフニウムシリケート膜
【図１】
2005072405.tif 000003
【図２】
2005072405.tif 000004
【図３】
2005072405.tif 000005
【図４】
2005072405.tif 000006
【図５】
2005072405.tif 000007
【図６】
2005072405.tif 000008