(57)【要約】【課題】  プローブカードの歩留りを向上させる。【解決手段】  プローブカードをメインボード１８とメインボード１８の主面上に配置されたサブボード１９とから形成し、サブボード１９は、平面で内周パッド領域２２より内側に配置し、リレー２６、２７は、サブボード１９の上面外周に沿って１列で配列し、リレー２６、２７、コンデンサ２８、水晶発振子２９およびＩＣ３０などの電子部品は外形寸法可能な限り小さいもの選択し、サブボード１９上の電子部品とサブボード１９内の配線層とで検査用回路を形成する。【選択図】  図５ 
2005183863.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法：
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）前記複数の第１電極と接触させるための複数の接触端子を有する第１ボードと、前記第１ボード上に搭載され、前記複数の接触端子と電気的に接続する複数の配線層が形成された第２ボードと、前記第２ボードの主面上に搭載され、テスタと電気的に接続する第１回路を形成する複数の電子部品とを有し、前記第１ボードと前記第２ボードとが複数の第１配線を介して電気的に接続されたプローブカードを用意する工程、
（ｃ）前記複数の接触端子の先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
【請求項２】
請求項１において、
前記（ｃ）工程は、前記複数のチップ領域のうち、複数の第１チップ領域に含まれる前記複数の第１電極に前記複数の接触端子の前記先端を接触させて行う半導体集積回路装置の製造方法。
【請求項３】
請求項２において、
前記複数の第１チップ領域は２つの前記チップ領域であり、前記（ｃ）工程中において前記プローブカードが動作する第１方向に沿って隣接して配置されている半導体集積回路装置の製造方法。
【請求項４】
請求項１において、
前記第１ボード内に埋め込むように前記複数の接触端子と電気的に接続する第５配線が形成され、
前記第５配線は、
（ｉ）導電層および絶縁層を有し、
（ｉｉ）前記導電層が前記絶縁層によって被覆されている半導体集積回路装置の製造方法。
【請求項５】
請求項１において、
前記第２ボード内における前記配線層は、各々が所定の第１距離を離間して配置されている半導体集積回路装置の製造方法。
【請求項６】
請求項１において、
前記複数の電子部品は複数のリレーを含み、
前記複数のリレーは、前記第２ボードの前記主面の外周に沿って１列で配列されている半導体集積回路装置の製造方法。
【請求項７】
請求項６において、
前記複数の第１配線は、前記第２ボードの前記主面において前記複数のリレーが配列された第１領域より外周の第２領域に接続されている半導体集積回路装置の製造方法。
【請求項８】
請求項１において、
前記第２ボードの前記主面には、前記第１回路と電気的に接続し、前記複数の電子部品が装着される複数のソケットが配置され、
前記複数のソケットが有する第１端子と前記複数の電子部品が有する第２端子とを接触させることにより、前記複数のソケットと前記複数の電子部品とを電気的に接続する半導体集積回路装置の製造方法。
【請求項９】
請求項１において、
前記第１ボードの主面は、
（ｉ）接地電位と電気的に接続された第３領域と、
（ｉｉ）前記第３領域を取り囲み、前記第１ボードと前記第２ボードとを電気的に接続する複数の第３配線が接続された第４領域と、
（ｉｉｉ）前記第４領域を取り囲み、前記プローブカードと前記テスタとを電気的に接続する接続手段が接続される第５領域とを含み、
前記第２ボードは、平面において前記第３領域内に配置されている半導体集積回路装置の製造方法。
【請求項１０】
請求項１において、
前記複数の配線層は、前記第２ボードの前記主面および内部に形成され、
前記第２ボードの前記主面の前記配線層に含まれる複数の配線のうち、所定の第４配線を切断することによって、前記複数の電子部品が電気的に接続する前記配線層または前記配線を選択する半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の製造技術に関し、特に、プローブカードを含む半導体検査装置を用いて半導体ウエハ上に形成された集積回路を検査する検査工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
たとえば、多層配線基板から構成されたプローブカードにおいて、外周部分の接続領域にはテスタヘッドへの接続が行われる接続手段を配置し、内周部の部品実装領域には検査対象の半導体ウエハ内に形成された半導体デバイスの特性を測定する電子回路を形成できるようにし、前記接続領域からプローブまでを電気的に接続する信号パターンにはそれを取り囲むようにシールドパターンを設け、前記接続手段内に挿入される接続ピンにはシールド部材を設け、そのシールド部材を前記シールドパターンと接続することにより、ノイズの影響を受けることなく高速動作信号や微小信号を正確に測定できるプローブカードを提供する技術がある（たとえば、特許文献１参照）。
【特許文献１】特開平１１−４４７０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、半導体集積回路装置には多機能化および高速化が求められ、それに伴って半導体チップ（以下、単にチップと記す）の主面に配置されるパッドの多ピン化が進んでいる。それに伴って、その半導体チップの良・不良の判定をウエハ状態で検査（以下、プローブ検査と記す）するプローブカードにおいても、搭載する電子部品および配線（回路）の数の増加が進んでいる。本発明者は、プローブカードの開発に従事しており、その中で以下のような課題を見出した。
【０００４】
すなわち、本発明者が検討したプローブカードにおいては、電子部品および配線の増加に伴って、電子部品および配線の密集が進んでいる。そのため、プローブカードの製造中に配線が断線してしまったことを判別し難くなり、プローブカードの動作チェック時に初めて断線に気付くことになる。その結果、１度の動作チェックのみで納品できるプローブカードが減少してしまう不具合が存在する。
【０００５】
また、本発明者が検討したプローブカードにおいては、電子部品および配線を搭載できる領域は限られている。その限られた領域内で電子部品および配線の増加を進めることによって、クロストークおよび反射などに起因するノイズの影響が現れ、テスト信号を正確に測定することが困難になってしまうことになる。
【０００６】
また、プローブカードに搭載した電子部品および配線の増加に伴って、電子部品および配線が密集することにより、たとえばはんだによる取り付け部の酸化によって電子部品および配線がプローブカードから外れてしまった場合、配線が切断してしまった場合、および電子部品の故障時などにおいて、配線の再接続および電子分品の交換などの修理を行うことが困難になってしまうことになる。
【０００７】
また、プローブカードに搭載した電子部品および配線の増加に伴って、電子部品および配線は密集するばかりでなく、上部への積み重ねが進んでいる。その一方で、プローブカードが装着されるプローバにおいては、そのプローブカードの装着のために設けられた領域の広さが限られている。プローブカード上には電子部品および配線が高く積み重ねられていることから、プローブカードの装着のために設けられた領域が小さいプローバにおいては、プローブカードを自動装着することができなくなる不具合が生じる。さらに、そのプローブカードの装着のために設けられた領域の広さが限られていることから、プローブカードに搭載する電子部品および配線を増加することが困難になってしまうことになる。
【０００８】
また、半導体集積回路装置の多機能化に伴い、プローブカードにおいては信号端子が増加し、検査用回路の複雑化も進んでいる。検査用回路の複雑化に伴って、プローブカードに搭載する電子部品および配線はさらに増加および密集することになる。しかしながら、プローブカード内でこれら電子部品および配線を配置できる領域は限られていることから、信号端子増加の要求に対応することが困難になってしまうことになる。
【０００９】
また、プローブカードに搭載した回路（電子部品および配線）の増加に伴って、回路に含まれるリレーの温度が上昇し、そのリレーの動作不良が発生してしまう問題がある。
【００１０】
以上のような理由から、本発明者が検討したプローブカードにおいては、歩留りが低下してしまう課題が存在する。
【００１１】
本発明の目的は、プローブカードの歩留りを向上できる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明による半導体集積回路装置の製造方法は、以下の工程を含む。
（ａ）複数のチップ領域に区画され、前記複数のチップ領域の各々には半導体集積回路が形成され、主面上において前記半導体集積回路と電気的に接続する複数の第１電極が形成された半導体ウエハを用意する工程、
（ｂ）前記複数の第１電極と接触させるための複数の接触端子を有する第１ボードと、前記第１ボード上に搭載され、前記複数の接触端子と電気的に接続する複数の配線層が形成された第２ボードと、前記第２ボードの主面上に搭載され、テスタと電気的に接続する第１回路を形成する複数の電子部品とを有し、前記第１ボードと前記第２ボードとが第１配線を介して電気的に接続されたプローブカードを用意する工程、
（ｃ）前記複数の接触端子の前記先端を前記複数の第１電極に接触させて前記半導体集積回路の電気的検査を行う工程。
【発明の効果】
【００１５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１６】
すなわち、プローブカードの歩留りを向上できる。
【発明を実施するための最良の形態】
【００１７】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１８】
ウエハとは、集積回路の製造に用いる単結晶シリコン基板（一般にほぼ平面円形状）、ＳＯＩ（Silicon On Insulator）基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin Film Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００１９】
デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。
【００２０】
プローブ針または単に針とは、その先端が伝統的なプローブ針状のものの他、先端が細くなった針状の接触端子、先端がピラミッド形状の接触端子、その他の形状のバンプ電極などを含むものとする。
【００２１】
プローブ検査とは、ウエハ工程が完了したウエハに対してプローバを用いて行われる電気的試験であって、チップ領域の主面上に形成された電極に上記プローブ針の先端を当てて半導体集積回路の電気的検査を行うことをいい、所定の機能通りに動作するか否かを確認する機能テストやＤＣ動作特性およびＡＣ動作特性のテストを行って良品／不良品を判別するものである。各チップに分割してから（またはパッケージング完了後）行われる選別テスト（最終テスト）とは区別される。
【００２２】
テスタ（Test System）とは、半導体集積回路を電気的に検査するものであり、所定の電圧および基準となるタイミング等の信号を発生するものをいう。
【００２３】
テストヘッドとは、テスタと電気的に接続し、テスタより送信された電圧および信号を受け、電圧および詳細なタイミング等の信号を半導体集積回路に対して発生し、ポゴピンなどを介して後述するパフォーマンスボードへ信号を送るものをいう。
【００２４】
パフォーマンスボードとは、ポゴピンなどを介してテストヘッドと電気的に接続し、テストヘッドより送信された電圧および信号を後述するコンタクトリングへ送るものをいう。また、後述するＯＳＣ回路、Ｘ’ｔａｌ回路、バイパス回路およびＡＤ／ＤＡ回路等が設けられ、テスタでは発生できない信号を生成し、コンタクトリングへ送る場合もある。
【００２５】
ＯＳＣ（Oscillator System Clock）回路とは、ＣＰＵ（Central Processing Unit）および周辺機能を動作させるための基準クロックを発生するシステムクロック発生回路をいう。デバイスにシステムクロックを入力すると、デバイス内で数１０ビットのカウンターで分周し、分周されたクロックは、内蔵周辺モジュールの内部クロックとなる。
【００２６】
Ｘ’ｔａｌ回路とは、主に時計用タイマーのクロック発生回路をいう。デバイスに時計用タイマークロック（たとえば、３２．７６８ｋＨｚおよび３８．４ｋＨｚ）が入力されると、デバイス内で数ビットのカウンターで分周し、分周されたクロックは、タイマーの時計用タイムベース動作に使用するクロックとなる。
【００２７】
バイパス回路とは、電源ノイズの除去を行う回路をいい、電解コンデンサおよびセラミックコンデンサにより高周波ノイズおよび低周波ノイズの除去を行う。
【００２８】
ＡＤ／ＤＡ回路とは、アナログ信号をデジタル信号に変換し、デジタル信号をアナログ信号に変換する回路をいう。
【００２９】
コンタクトリングとは、ポゴピンなどを介してパフォーマンスボードおよび後述するプローブカードと電気的に接続し、パフォーマンスボードより送られてきた信号を後述するプローブカードへ送るものをいう。
【００３０】
プローブカードとは、ポゴピンなどを介してコンタクトリングと電気的に接続し、検査対象となるウエハと接触するプローブ針および多層配線基板などを有する構造体であり、コンタクトリングより送られてきた信号を対象となるウエハへ送るものをいう。また、ＯＳＣ回路、Ｘ’ｔａｌ回路、バイパス回路およびＡＤ／ＤＡ回路等が設けられ、テスタでは発生できない信号を生成し、その信号を検査対象となるウエハへ送る場合もある。
【００３１】
プローバとは、コンタクトリング、プローブカードおよび検査対象となるウエハを載せるウエハステージを含む試料支持系を有する検査装置をいう。
【００３２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００３３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００３４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００３５】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００３６】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００３７】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。
【００３８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００３９】
図１は、本実施の形態におけるプローブ検査工程で用いるテスタおよび治具の構成と、テスト信号の流れとを示す説明図である。また、図２は、その治具に含まれるパフォーマンスボードの要部平面図である。図１に示すように、その治具は、テストヘッド２、パフォーマンスボード３、コンタクトリング４、プローブカード５およびウエハステージ６などから形成されており、コンタクトリング４の一部、プローブカード５およびウエハステージ６はプローバ７内に収容されている。
【００４０】
テストヘッド２は、テスタ１と電気的に接続している。また、テストヘッド２には、その内部に設けられた回路と電気的に接続する複数のポゴピン８が、その先端をパフォーマンスボード３側に向けて設けられている。これら複数のポゴピン８の先端が、パフォーマンスボード３に設けられたコネクトパッド９と接続することにより、テストヘッド２とパフォーマンスボード３とを電気的に接続することができる。
【００４１】
コンタクトリング４には、その内部に設けられた回路と電気的に接続する複数のポゴピン１０および複数のポゴピン１１が設けられている。また、ポゴピン１０の先端はパフォーマンスボード３側に向けられ、ポゴピン１１の先端はプローバ７内のプローブカード５側に向けられている。複数のポゴピン１０の先端が、パフォーマンスボード３内において相対的にコネクトパッド９より内側に設けられたコネクトパッド１２と接続することにより、コンタクトリング４とパフォーマンスボード３とを電気的に接続することができる。また、複数のポゴピン１１の先端が、プローブカード５に設けられたコネクトパッドと接続することにより、コンタクトリング４とプローブカード５とを電気的に接続することができる。また、コネクトパッド１２は、パフォーマンスボード３内に形成された回路を介してコネクトパッド９と電気的に接続している。
【００４２】
プローブカード５は、後述するメインボードおよびサブボードから形成され、ウエハステージ６上に載置された検査対象となるウエハ１４と対向するように複数のプローブ針（接触端子）１５が設けられている。これら複数のプローブ針１５は、プローブカード５に含まれる所定の回路を介してコンタクトリング４と電気的に接続している。ウエハ１４は、その主面が複数のチップ領域に区画され、各チップ領域には、半導体集積回路およびその半導体集積回路と電気的に接続する複数のパッド（第１電極（図示は省略））が形成されている。複数のプローブ針１５がそれらパッドと接触することにより、テスタ１、テストヘッド２、パフォーマンスボード３、コンタクトリング４、プローブカード５およびウエハ１４内に形成された半導体集積回路が電気的に接続し、その半導体集積回路に検査信号を送ることによってプローブ検査を行うことができる。
【００４３】
図３は、上記プローブカード５をプローバ７内に搬送し、コンタクトリング４に装着するまでの手順を示す説明図である。プローブカード５上には、上記複数のプローブ針１５とコンタクトリング４とを電気的に接続する回路等を形成する電子部品および配線を配置するための平面円形の領域１６が設けられている。本実施の形態において、この領域１６は、直径Ｄと高さＨとで規定されている。直径Ｄは、平面でコンタクトリング４からのポゴピン（接続手段）１１が接続するコネクトパッド１７の配列の内側に配置されるように規定される。高さＨは、プローブカード５をプローバ７内へ搬送する際に、領域１６内に配置した電子部品および配線がプローバ７を形成する部材と衝突してコンタクトリング４への装着位置まで自動搬送できなくならないような寸法で規定される。
【００４４】
図４および図５に示すように、プローブカード５は、メインボード（第１ボード）１８とメインボード１８の主面上に配置されたサブボード（第２ボード）１９とから形成されている。なお、図４は上記プローブカード５の平面図であり、図５は図４中のＡ−Ａ線に沿った断面を示したものである。
【００４５】
また、図４および図５に併せて図６にも示すように、メインボード１８の主面には、外周から上記コネクトパッド１７が配置された外周パッド領域（第５領域）２０、メインボード１８の裏面に取り付けられたプローブ針と電気的に接続するパッド２１が配置された内周パッド領域（第４領域）２２、および接地電位と電気的に接続された接地電位領域（第３領域）２３が設けられている。なお、図６は、メインボード１８の主面を示す平面図である。コネクトパッド１７とパッド２１とは、メインボード１８の内部に設けられた配線を介して所定のもの同士が電気的に接続されている。
【００４６】
サブボード１９は、平面で内周パッド領域２２より内側に配置され、接地電位領域２３に接続する複数の金属製の支柱２４によって裏面から支持されている。支柱２４は、サブボード１９の上面、下面および内部に形成された配線のうち、接地電位となる配線と電気的に接続する。メインボード１８に設けられたパッド２１のうちの所定のものは、ジャンパー線（第１配線）２５を介してサブボード１９の上面に配置されたパッド（図４中および図５中での図示は省略）と電気的に接続されている。
【００４７】
本実施の形態においては、サブボード１９にＯＳＣ回路、Ｘ’ｔａｌ回路、バイパス回路およびＡＤ／ＤＡ回路等の検査用回路（第１回路）が設けられている。これら検査用回路は、サブボード１９の上面（主面）に取り付けられたリレー２６、２７、コンデンサ２８、水晶発振子２９、およびＩＣ３０などの電子部品等から形成されている。本実施の形態において、これらの電子部品は、検査用回路を形成する上で必要な特性を満たすもののうち、外形寸法、特に高さが可能な限り小さいものを選択する。
【００４８】
サブボード１９には、サブボード１９の上面（主面）、下面および内部に形成された配線のうちの所定のものと電気的に接続する複数のソケット３１が取り付けられている。電子部品は、対応するソケット３１に装着し、ソケット３１が有する端子（第１端子）と電子部品のリード端子（第２端子）とを接触させることでサブボード１９に実装することができる。このように、ソケット３１を用いて電子部品をサブボード１９に実装する構成とすることにより、たとえば電子部品の故障時には、新たな電子部品との交換を容易に行うことが可能となる。
【００４９】
リレー２６、２７は、サブボード１９の上面外周に沿って１列で配列されている。また、前述したように、リレー２６、２７としては、検査用回路を形成する上で必要な特性を満たすもののうち外形寸法が可能な限り小さいものが選択されている。それにより、リレー２６、２７の密集を避けることができるようになるので、リレー２６、２７から発生する熱を逃がしやすくすることができる。また、サブボード１９は、メインボード１８上に支柱２４によって支持されていることから、リレー２６、２７から発生した熱は、サブボード１９下の空間から逃がすことができる。このようにリレー２６、２７から発生した熱を逃がしやすくすることにより、リレー２６、２７を動作保証温度（たとえば２０℃〜６０℃程度）で動作させることが可能となる。すなわち、温度上昇によるリレー２６、２７の動作不良を防ぐことが可能となる。また、リレー２６、２７から発生した熱を逃がしやすくできることにより、リレー２６、２７を含む電子部品にかかる熱的負荷を低減できるので、それら電子部品を長寿命化することが可能となる。
【００５０】
ジャンパー線２５は、サブボード１９の上面においてリレー２６、２７が配置された領域より外側の領域に配置されたパッドに接続されている。また、そのジャンパー線２５が接続されるサブボード１９の上面のパッドは、可能な限りジャンパー線２５が接続されたパッド２１から近い位置に配置されたものを選択する。それにより、ジャンパー線２５の長さを可能な限り短くすることができる。その結果、ジャンパー線２５を経由して送信される信号に、たとえば反射等に起因するノイズが混入してしまうことを防止できるようになる。また、前述したように、サブボード１９は平面で内周パッド領域２２より内側に配置されていることから、ジャンパー線２５の取り付けを容易にすることができる。
【００５１】
上記検査用回路がプローブカード５より上部の部材、たとえばパフォーマンスボード３に設けられている場合には、ウエハ１４に形成された半導体集積回路の微細化および回路動作の高速化に伴って以下のような不具合の発生が懸念される。すなわち、ＯＳＣ回路およびＸ’ｔａｌ回路のようなクロック発生器の近くを、たとえばテストヘッド２より送られてきた信号が通過すると、クロストーク等に起因するノイズが発生し、正常なクロック（信号波形）を発生できなくなる。ノイズの混じった信号を受信した検査対象の半導体集積回路については、誤動作を起こすことが懸念され、正確なプローブ検査を行えなくなる不具合が懸念される。このような理由から、上記の検査用回路は検査対象のウエハ１４にできるだけ近い位置、すなわちプローブカード５に設けることが好ましい。
【００５２】
図７は、上記メインボード１８の内部構造を説明する平面図である。図８は、メインボード１８の内部に配置されている配線の断面図である。図９は、メインボード１８の内部において、図８に示した配線同士が交差する領域を示した要部断面図である。
【００５３】
図７に示すように、コネクトパッド１７とパッド２１とは、メインボード１８の内部に埋め込まれた配線（第５配線）３２を介して所定のもの同士が電気的に接続されている。図８に示すように、この配線３２は、径が均一な銅線３３の周囲をポリイミド樹脂膜３４で絶縁被覆し、さらにそのポリイミド樹脂膜３４の周囲に接着剤３５を塗布することで形成されている。このような配線３２が埋め込まれたメインボード１８は、まず、コンピュータ制御された布線機を用い、ガラス布エポキシ樹脂またはポリイミドから形成された基材３６（図９参照）上で複数の配線３２を所定のパターンで布線した後、複数の配線３２が布線された基材３６上を、たとえばガラス布エポキシ樹脂からなるプリプレグ３７で被覆することで形成することができる。このような配線３２を用いて所定のコネクトパッド１７とパッド２１とを電気的に接続する場合、メインボード１８内においては、複数の配線３２を自由に交差させることが可能となるので、その配線３２の長さを短くすることができる。それにより、配線３２にクロストークおよび反射などに起因するノイズを発生し難くすることができる。また、銅線３３は、径が均一であり安定した特性インピーダンスが得られることから、配線３２は、電気特性の理論値と実測値とを一致させやすくなり、正確な検査信号の転送を行うことが可能となる。また、複数の配線３２は、メインボード１８内において自由に交差させることができるので、信号周期のための等長配線とすることが可能となる。それにより、本実施の形態のプローブカード５が検査対象のウエハ１４に形成された複数のチップ領域に対して同時に検査信号を送信する場合には、チップ領域間での検査信号の到達時間の差を低減することができるので、検査信号の到達の遅れに起因して不良チップと判定されてしまうことを防ぐことが可能となる。
【００５４】
図１０は、上記メインボード１８の下面を説明する平面図である。図１０に示すように、本実施の形態のプローブカード５は、たとえば２個のチップ領域に対して同時に複数のプローブ針１５を接触させてプローブ検査を行うものである。各プローブ針１５は、内周パッド領域２２から引き出され、上記パッド２１（図６および図７参照）と電気的に接続している。また、各プローブ針１５の先端は、プローブ検査時に対応するチップ領域に形成されたパッドと対向する位置になるように配置されている。
【００５５】
図１１は、上記サブボード１９の上面を説明する平面図である。また、図１２は、サブボード１９の要部断面図である。
【００５６】
本実施の形態におけるサブボード１９は、絶縁層３９と配線層４０〜４９とを交互に積み上げることによって形成されたビルドアップ配線板である。サブボード１９の上面には、リレー２６、２７（図１１中での図示は省略）が配置された領域（第１領域）より外側の領域（第２領域）にパッド５０が配置されている。このパッド５０には、上記ジャンパー線２５（図１１中での図示は省略）が接続される。サブボード１９の上面内において、パッド５０と、パッド５０が配置された領域より内側の領域に配置されたパッド５１とは、対応するもの同士が最上層の配線層４９を介して電気的に接続されている。また、サブボード１９内にはビアホール５２が設けられ、そのビアホール５２内に埋め込まれた導電性材料を介して各配線層間およびパッド５０、５１と配線層４０〜４９との間が電気的に接続されている。また、本実施の形態において、配線層４４は支柱２４（図５参照）および接地電位領域２３と電気的に接続して接地電位とし、配線層４５はリレー２６、２７に電源電圧を供給するのに用い、配線層４１〜４３および配線層４６〜４８は検査信号の転送に用い、配線層４０、４９はサブボード１９の上面または下面においてパッド間を電気的に接続するのに用いることを例示できる。
【００５７】
本実施の形態においては、サブボード１９の表面に形成された最上層の配線層４９については、予め対応するすべてのパッド５０とパッド５１との間で形成しておき、不要な配線層（第４配線）４９は、たとえばカッターなどで切断することによって、パッド５０が電気的に接続するパッド５１、配線層およびプローブ針１５を選択する。それにより、１種類のサブボード１９で複数種の半導体集積回路のプローブ検査に対応することが可能となる。
【００５８】
上記のような配線層４０〜４９が形成されたサブボード１９を用いてＯＳＣ回路、Ｘ’ｔａｌ回路、バイパス回路およびＡＤ／ＤＡ回路等の検査用回路を含む種々の回路を形成することにより、それら回路を形成する配線（配線層）間を所定の距離（第１距離）だけ離間させることが可能となるので、その配線（配線層）が密集することに起因してクロストークおよび反射などに起因するノイズが配線に発生してしまうことを防ぐことができる。また、接地電位と接続する配線層４４を配線層間に配置することによっても、ノイズを発生し難くすることを可能としている。
【００５９】
ところで、上記の本実施の形態のサブボード１９を用いないでプローブカード５を形成する場合には、上記リレー２６、２７、コンデンサ２８、水晶発振子２９およびＩＣ３０などの電子部品（図４および図５参照）はメインボード１８の上面に取り付け、それら電子部品と接続し上記種々の回路を形成する配線はメインボード１８上に配置することになる。そのため、配線が密集し、かつ平行に延在してしまうことになり、クロストークおよび反射などに起因するノイズが配線に発生してしまう不具合が懸念される。ここで、図１３は、クロストークに起因するノイズの発生箇所を示す説明図であり、図１４および図１５は、クロストークおよび反射に起因するノイズの発生箇所を示す説明図である。配線が密集し平衡に延在している時には、図１３〜図１５に示すように、アドレスバス（信号Ａ〜Ｄ）のいずれかがＨｉｇｈ（５Ｖ）からＬｏｗ（０Ｖ）に変化した時に、Ｈｉｇｈのままで保つデータバス（信号Ｅ）にノイズが発生する。これがクロストークである。このようなクロストークに起因するノイズが発生した場合には、プローブ検査の精度が低下してしまう不具合が懸念される。また、検査信号の周波数が高周波になった場合、たとえば図１４および図１５に示すように、クロックが２０ＭＨｚ（周期５０ｎｓ）から４０ＭＨｚ（周期２５ｎｓ）になった時には、判定ポイントの間隔が半分に狭くなる。判定ポイントのうちＰで示す位置の直後でデータバスが変化するが、この変化する直前に反射によるノイズが発生しやすいことから、そのＰで示す位置では測定のタイミングの余裕がなくなってしまい、プローブ検査の精度が低下してしまう不具合が懸念される。ここで、図１６および図１７は反射に起因するノイズの発生箇所を説明するものであり、図１６は本実施の形態のサブボード１９を用いないで形成したプローブカード５によるプローブ検査の結果を示したものであり、図１７は本実施の形態のプローブカード５によるプローブ検査の結果を示したものである。図１６および図１７に示すように、サブボード１９を用いないで形成したプローブカード５によってプローブ検査を行った場合には、Ｒで示した部分のデータが正確に取得できていない。これが反射に起因するノイズの影響である。また、メインボード１８上において電子部品および配線を配置できる領域は限られていることから、プローブ検査の対象である半導体集積回路装置の多機能化が進んだ場合には、配線が増加し、さらに密集してしまい、ノイズが配線に発生しやすくなることになる。つまり、プローブカード５がプローブ検査の対象である半導体集積回路装置の多機能化に対応できなくなる不具合が懸念される。一方、本実施の形態によれば、前述のように、メインボード１８とサブボード１９とを電気的に接続するジャンパー線２５およびメインボード１８に埋め込まれた配線３２の長さを可能な限り短くすることができ、サブボード１９に含まれる配線層４０〜４９の間を所定の距離だけ離間させることができるので、クロストークおよび反射などに起因するノイズが配線に発生してしまうことを防ぐことができる。また、サブボード１９の内部および表面に形成された配線層４０〜４９によって種々の回路を形成するので、プローブカード５上に配置される配線数を大幅に減らし、その配線が密集してしまうことを防ぐことができる。それにより、クロストークおよび反射などに起因するノイズが配線に発生してしまうことを防ぐことができる。すなわち、プローブ検査の対象である半導体集積回路装置の多機能化が進んだ場合でも、配線数を増やさずに対応することが可能となる。また、本実施の形態によれば、反射に起因するノイズが配線に発生してしまうことを防ぐことができるので、検査信号の周波数が高周波になった場合でもプローブ検査の精度が低下してしまうことを防ぐことができる。
【００６０】
また、本実施の形態のサブボード１９を用いないでプローブカードを形成する場合には、メインボード１８上において電子部品および配線を配置できる領域は限られていることから、それら電子部品および配線が密集して配置されてしまうことになる。また、限られた領域内で電子部品および配線を配置しなければならないことから、その領域内に配置できない電子部品および配線については、上方へと積み重ねて配置することになる。そのため、電子部品および配線から発生した熱を逃がし難くなり、電子部品、特にリレーの温度が上昇し動作不良を起こす不具合が懸念される。また、電子部品および配線から発生した熱を逃がし難くなることから、電子部品の寿命を縮めてしまうことも懸念される。また、電子部品および配線を上方へと積み重ねることにより、プローブカード５の高さが高くなるので、プローブカード５のプローバ７内への自動搬送およびプローバ７外への自動搬送と、プローブカード５のコンタクトリング４への自動脱着とが行えなくなる不具合が懸念される。一方、本実施の形態によれば、前述のように、サブボード１９の内部および表面に形成された配線層４０〜４９によって種々の回路を形成することにより、プローブカード５上に配置される配線数を大幅に減らし、リレー２６、２７（図４参照）をサブボード１９の上面外周に沿って１列で配列している。それにより、電子部品および配線の密集を避けることができるようになるので、電子部品および配線から発生する熱を逃がしやすくすることができる。また、サブボード１９は、メインボード１８上に支柱２４によって支持することにより、電子部品および配線から発生した熱は、サブボード１９下の空間から逃がすことができる。それにより、電子部品の動作不良の防止および長寿命化を実現することが可能となる。また、前述のように、電子部品としては、検査用回路を形成する上で必要な特性を満たすもののうち、外形寸法、特に高さが可能な限り小さいもの選択しているので、プローブカード５の高さが高くなることを防ぐことができる。それにより、プローブカード５のプローバ７内への自動搬送およびプローバ７外への自動搬送と、プローブカード５のコンタクトリング４への自動脱着とを実現することが可能となる。
【００６１】
また、本実施の形態のサブボード１９を用いないでプローブカード５を形成する場合には、メインボード１８上に電子部品および配線が密集して配置されることから、電子部品および配線をメインボード１８に取り付けているはんだの酸化などにより、電子部品および配線がメインボード１８から外れたり切断したりしてしまうと、修理が困難になってしまう不具合が懸念される。また、電子部品および配線が密集していることから、はんだで電子部品を取り付けてある場合には、電子部品の故障時にその電子部品を交換することが困難になってしまう不具合が懸念される。また、メインボード１８上の配線数が多くなることから、配線が間違ったパッド２１に配線が接続されてしまったり、配線が切断していることに気付かないままプローブカードが納品されてしまったりする不具合が懸念される。一方、本実施の形態においては、メインボード１８に埋め込まれた配線３２と、サブボード１９の内部および表面に形成された配線層４０〜４９によって検査用回路を含む種々の回路を形成するので、プローブカード５上に配置される配線数を大幅に減少でき、配線の密集を避けることができる。それにより、電子部品および配線がプローブカード５から外れたり切断したりしてしまった場合でも、修理を容易に行うことが可能となる。また、本実施の形態においては、電子部品はソケットを用いてプローブカード５（サブボード１９）に取り付けているので、電子部品の故障時にはその電子部品を容易に交換することができる。また、本実施の形態によれば、プローブカード５上に配置される配線数を大幅に減少できるので、配線が間違ったパッド２１に配線が接続されてしまったり、配線が切断していることに気付かないままプローブカードが納品されてしまったりすることを防ぐことができる。また、本実施の形態によれば、プローブカード５上に配置される配線数を大幅に減少できるので、プローブカード５の作成時間を短縮することができる。すなわち、プローブカード５の納期を短縮することが可能となる。また、プローブカード５上に配置される配線数を大幅に減少できることにより、本実施の形態のプローブカード５の製造コストを低減することができる。
【００６２】
図１８は、同じウエハ１４（図１参照）に対してプローブ検査を３回実施した場合における、２回目のプローブ検査の歩留りと３回目のプローブ検査の歩留りとの差を示したものであり、本実施の形態のプローブカード５を用いた場合（以下、条件Ａと記す）と、本実施の形態のサブボード１９を用いないで形成されたプローブカード５を用いた場合（以下、条件Ｂと記す）とのそれぞれの場合についての結果を示している。図１８に示すように、条件Ｂでは、サンプルとなった２３４７枚のウエハ１４における２回目のプローブ検査の歩留りと３回目のプローブ検査の歩留りとの差の平均値は約２．６９％であったのに対し、条件Ａでは、サンプルとなった２４９４枚での平均値が約１．４８％と約１．２１％改善されている。すなわち、この平均値の差からも、本実施の形態のプローブカード５を用いることにより、プローブ検査の歩留りを向上できることがわかる。
【００６３】
図１９は、１枚のウエハ１４（図１参照）に対してプローブ検査を実施した場合において、プローブカード５に設けられた配線に生じるノイズ（前述のクロストークまたは反射などに起因するノイズ）が原因となって不良と判断されたチップ領域の発生率を示したものであり、上記条件Ａ、Ｂのそれぞれについての結果を示している。図１９に示すように、条件Ｂでは、サンプルとなった２３４７枚のウエハ１４においては、そのノイズが原因となって不良と判断されたチップ領域の発生率の平均値は約０．７３％であったのに対し、条件Ａでは、サンプルとなった２４９４枚での平均値が約０．４８％と約０．２５％改善されている。すなわち、この平均値の差からも、本実施の形態のプローブカード５を用いることにより、プローブカード５に設けられた配線に生じるノイズを低減できることがわかる。
【００６４】
図２０および図２１は、図１８および図１９で示したプローブ検査の対象であったウエハ１４とは別種の半導体集積回路が形成された複数枚のウエハに対してプローブ検査を実施した場合の結果を示したものであり、上記条件Ａ、Ｂのそれぞれについての結果を示している。図２０に示した結果では、条件Ｂでは、サンプルとなった３２８１枚のウエハにおけるプローブ検査の歩留りの平均値は約９１．９８％であったのに対し、条件Ａでは、サンプルとなった１６５４枚での平均値が約９４．１１％と約２．１３％改善されている。また、図２１に示した結果では、条件Ｂでは、サンプルとなった４１０３枚のウエハにおけるプローブ検査の歩留りの平均値は約９１．２６％であったのに対し、条件Ａでは、サンプルとなった４７６８枚での平均値が約９３．７７％と約２．５１％改善されている。すなわち、この平均値の差から、本実施の形態のプローブカード５を用いることによってプローブ検査の歩留りを向上できることがわかる。
【００６５】
上記プローブカード５においては、図２２に示すように、プローブ針１５（図１参照）の１回の接触によってプローブ検査を実施するチップ領域ＣＨＰがプローブカード５の動作方向（第１方向）に沿って隣接する２個となるようにプローブ針１５を配置する。また、図２３は、検査対象のウエハ１４（図１参照）の主面におけるチップ領域ＣＨＰの配列と、プローブカード５の動作方向と、同時にプローブ検査が行われる２個のチップ領域ＣＨＰの組み合わせとを示しており、その２個のチップ領域ＣＨＰの組み合わせについては、ハッチングを付した組み合わせもしくはハッチングのない組み合わせで示している。このようにチップ領域ＣＨＰを選択することにより、ウエハ１４内で、たとえば２３２個のチップ領域ＣＨＰが区画されている場合には、プローブ針１５をウエハ１４に１１６回接触させることですべてのチップ領域ＣＨＰについてプローブ検査を実施することができる。
【００６６】
ここで、図２２に示すように、プローブ針１５の１回の接触によってプローブ検査を実施する２個のチップ領域ＣＨＰを、対角線の延在する方向で隣接する２個とした場合には、図２５に示すようなウエハ１４の主面におけるチップ領域ＣＨＰの配列と、プローブカード５の動作方向と、同時にプローブ検査が行われる２個のチップ領域ＣＨＰの組み合わせとになる。図２５中においても、その２個のチップ領域ＣＨＰの組み合わせについては、ハッチングを付した組み合わせもしくはハッチングのない組み合わせで示している。このようにチップ領域ＣＨＰを選択した場合には、２個のチップ領域ＣＨＰを選択できずに１個のみのチップ領域ＣＨＰとなってしまう場合もあり、その場合には、実際には存在しないダミーチップ領域ＤＣＨＰと組み合わせてプローブ検査を行うことになる。なお、図２５中において、ダミーチップ領域ＤＣＨＰは、点線で示したチップ領域である。この場合、ウエハ１４内で、たとえば２３２個のチップ領域ＣＨＰが区画されている場合には、プローブ針１５をウエハ１４に１２８回接触させることですべてのチップ領域ＣＨＰについてプローブ検査を実施することになり、図２２および図２３で示した本実施の形態に比べてプローブ針１５をウエハ１４に接触させる回数が増加してしまうことになる。すなわち、本実施の形態によれば、プローブ針１５をウエハ１４に接触させる回数を低減できるので、プローブ検査に要する時間を短縮することが可能となる。
【００６７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６８】
たとえば、前記実施の形態では、メインボード上にサブボードを配置してプローブカードを形成する場合について説明したが、サブボードと同様の構造および機能を有する１枚以上の基板を、サブボードをメインボード上に配置した手段と同様の手段によってサブボード上に配置し、プローブカードを形成してもよい。
【００６９】
また、前記実施の形態では、金属製の支柱によってサブボードをメインボード上に配置してプローブカードを形成する場合について説明したが、たとえばサブボードを円弧型とし、その円弧型の弦の部分がメインボードと接するように１枚以上のサブボードをメインボード上に配置してもよい。
【産業上の利用可能性】
【００７０】
本発明の半導体集積回路装置の製造方法は、ウエハに形成された半導体集積回路のプローブ検査に広く適用することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の一実施の形態である半導体集積回路装置の製造方法におけるプローブ検査工程で用いるテスタおよび治具の構成を示す説明図である。
【図２】図１中に示したパフォーマンスボードの平面図である。
【図３】図１中に示したプローブカードをプローバ内に装着する手順を示す説明図である。
【図４】図１中に示したプローブカードの平面図である。
【図５】図４中のＡ−Ａ線に沿った断面図である。
【図６】図４中に示したメインボードの主面を示す平面図である。
【図７】図４中に示したメインボードの内部を説明する平面図である。
【図８】図７中に示した配線の断面図である。
【図９】図４中に示したメインボードの内部において配線が交差する領域を示した要部断面図である。
【図１０】図４中に示したメインボードの下面を説明する平面図である。
【図１１】図４中に示したサブボードの上面を示す平面図である。
【図１２】図１１に示したサブボードの要部断面図である。
【図１３】クロストークに起因するノイズの発生箇所を示す説明図である。
【図１４】クロストークおよび反射に起因するノイズの発生箇所を示す説明図である。
【図１５】クロストークおよび反射に起因するノイズの発生箇所を示す説明図である。
【図１６】反射に起因するノイズの発生箇所を説明する説明図である。
【図１７】反射に起因するノイズの発生箇所を説明する説明図である。
【図１８】同じウエハに対してプローブ検査を３回実施した場合における、２回目のプローブ検査の歩留りと３回目のプローブ検査の歩留りとの差を示した説明図である。
【図１９】１枚のウエハに対してプローブ検査を実施した場合において、プローブカードに設けられた配線に生じるノイズ原因となって不良と判断されたチップ領域の発生率を示した説明図である。
【図２０】複数枚のウエハに対してプローブ検査を実施した場合の結果を示した説明図である。
【図２１】複数枚のウエハに対してプローブ検査を実施した場合の結果を示した説明図である。
【図２２】プローブ針の１回の接触によってプローブ検査を実施するチップ領域の配列を示す平面図である。
【図２３】検査対象のウエハの主面におけるチップ領域の配列と、プローブカードの動作方向と、同時にプローブ検査が行われる２個のチップ領域の組み合わせとを示す平面図である。
【図２４】プローブ針の１回の接触によってプローブ検査を実施するチップ領域の配列を示す平面図である。
【図２５】検査対象のウエハの主面におけるチップ領域の配列と、プローブカードの動作方向と、同時にプローブ検査が行われる２個のチップ領域の組み合わせとを示す平面図である。
【符号の説明】
【００７２】
１  テスタ
２  テストヘッド
３  パフォーマンスボード
４  コンタクトリング
５  プローブカード
６  ウエハステージ
７  プローバ
８  ポゴピン
９  コネクトパッド
１０  ポゴピン
１１  ポゴピン（接続手段）
１２  コネクトパッド
１４  ウエハ
１５  プローブ針（接触端子）
１６  領域
１７  コネクトパッド
１８  メインボード（第１ボード）
１９  サブボード（第２ボード）
２０  外周パッド領域（第５領域）
２１  パッド
２２  内周パッド領域（第４領域）
２３  接地電位領域（第３領域）
２４  支柱
２５  ジャンパー線（第１配線）
２６、２７  リレー
２８  コンデンサ
２９  水晶発振子
３０  ＩＣ
３１  ソケット
３２  配線（第５配線）
３３  銅線
３４  ポリイミド樹脂膜
３５  接着剤
３６  基材
３７  プリプレグ
３９  絶縁層
４０〜４８
４９  配線層（第４配線）
５０  パッド
５１  パッド
５２  ビアホール
ＣＨＰ  チップ領域
ＤＣＨＰ  ダミーチップ領域
【図１】
2005183863.tif 000003
【図２】
2005183863.tif 000004
【図３】
2005183863.tif 000005
【図４】
2005183863.tif 000006
【図５】
2005183863.tif 000007
【図６】
2005183863.tif 000008
【図７】
2005183863.tif 000009
【図８】
2005183863.tif 000010
【図９】
2005183863.tif 000011
【図１０】
2005183863.tif 000012
【図１１】
2005183863.tif 000013
【図１２】
2005183863.tif 000014
【図１３】
2005183863.tif 000015
【図１４】
2005183863.tif 000016
【図１５】
2005183863.tif 000017
【図１６】
2005183863.tif 000018
【図１７】
2005183863.tif 000019
【図１８】
2005183863.tif 000020
【図１９】
2005183863.tif 000021
【図２０】
2005183863.tif 000022
【図２１】
2005183863.tif 000023
【図２２】
2005183863.tif 000024
【図２３】
2005183863.tif 000025
【図２４】
2005183863.tif 000026
【図２５】
2005183863.tif 000027