(57)【要約】【課題】  駆動回路に低耐圧のスイッチを用いることができるようにする。【解決手段】  第１電極Ｙと第２電極Ｘが形成されたプラズマディスプレイパネルの第１電極に徐々に下降する波形を印加するプラズマディスプレイパネルの駆動装置において，第１電極に維持放電電圧Ｖｓを印加する維持駆動部３２３と，維持駆動部に第１主端子が連結され第１電極に第２主端子が連結される第１トランジスタＹｐｎと，第１電極に第１主端子が連結され第１電圧ＶｓｃＬを供給する第１電源に第２主端子が連結されて下降波形を印加する第２トランジスタＹｆｒと，維持駆動部と第１トランジスタの第１主端子との間に第１主端子が連結され第２電圧を供給する第２電源に第２主端子が連結されて下降波形を印加する第３トランジスタＹｅｒとを含み，第１電極の電圧が第２電圧まで徐々に下降した後，第２電圧から第１電圧まで徐々に下降するように構成した。【選択図】    図８
2005148737.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と第２電極が形成されたプラズマディスプレイパネルの第１電極に徐々に下降する波形を印加するプラズマディスプレイパネルの駆動装置において，
前記第１電極に維持放電電圧を印加する維持駆動部と，
前記維持駆動部に第１主端子が電気的に連結され，前記第１電極に第２主端子が電気的に連結される第１トランジスタと，
前記第１電極に第１主端子が電気的に連結され，第１電圧を供給する第１電源に第２主端子が電気的に連結されて，前記第１電極に下降する波形を印加する第２トランジスタと，
前記維持駆動部と前記第１トランジスタの第１主端子との間に第１主端子が電気的に連結され，第２電圧を供給する第２電源に第２主端子が電気的に連結されて，前記第１電極に下降する波形を印加する第３トランジスタとを含み，
前記第１電極の電圧が，前記第２電圧まで徐々に下降した後，前記第２電圧から前記第１電圧まで徐々に下降すること，
を特徴とするプラズマディスプレイパネルの駆動装置。
【請求項２】
前記維持駆動部に第２主端子が電気的に連結され，前記第１トランジスタの第１主端子に第１主端子が電気的に連結される第４トランジスタを更に含むことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動装置。
【請求項３】
前記第３トランジスタの第１主端子が，前記第１トランジスタと前記第４トランジスタとの間に電気的に連結されることを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動装置。
【請求項４】
前記第１トランジスタはボディーダイオードを含み，
前記第１トランジスタのボディーダイオード及び前記第３トランジスタを経由する経路を通じて，前記第１電極の電圧が，前記維持放電電圧から前記第２電圧まで下降し，
前記第２トランジスタを通じて，前記第１電極の電圧が，前記第２電圧から前記第１電圧まで下降することを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動装置。
【請求項５】
前記第３トランジスタの第１主端子が，前記第４トランジスタと前記維持駆動部との間に電気的に連結されることを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動装置。
【請求項６】
前記第１トランジスタはボディーダイオードを含み，
前記第１トランジスタのボディーダイオード，前記第４トランジスタ，及び前記第３トランジスタを経由する経路を通じて，前記第１電極の電圧が，前記維持放電電圧から前記第２電圧まで下降し，
前記第２トランジスタを通じて，前記第１電極の電圧が，前記第２電圧から前記第１電圧まで下降することを特徴とする請求項４に記載のプラズマディスプレイパネルの駆動装置。
【請求項７】
前記第１電圧は負電圧であることを特徴とする請求項１，３または５のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項８】
第４電圧を印加する第４電源と，
前記第１トランジスタと前記第４トランジスタとの間に電気的に連結されて前記第１電極に上昇する波形を印加する第５トランジスタを更に含み，
前記第５トランジスタがオンとなった時，前記第４トランジスタはオフとなることを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動装置。
【請求項９】
前記第１電極に前記第２電圧から前記第１電圧まで下降する波形が印加される時，前記第１トランジスタの第１主端子と第２主端子との間の電圧は，前記第１電圧の絶対値と同じであることを特徴とする請求項３または５のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１０】
前記第１トランジスタ，第２トランジスタ及び第３トランジスタはｎチャンネル型トランジスタであり，
前記第１主端子はドレーンであり，
前記第２主端子はソースであることを特徴とする請求項１，３または５のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１１】
第１電極と第２電極との間に形成されるパネルキャパシタ，及び前記パネルキャパシタに維持放電電圧を印加する維持駆動部に第１主端子が電気的に連結されて，前記第１電極に第２主端子が電気的に連結される第１トランジスタを含むプラズマディスプレイパネルの駆動方法において，
リセット期間に，
前記第１トランジスタと前記維持駆動部との間に第１主端子が連結された第３トランジスタを通じて前記第１電極の電圧が第３電圧から第２電圧まで下降するようにする第１下降段階，及び
前記第１電極と前記第１トランジスタの間に第１主端子が連結された第２トランジスタを通じて前記第１電極の電圧が前記第２電圧から第１電圧まで下降するようにする第２下降段階を含むこと，
を特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記第２下降段階で，
前記第１トランジスタの耐圧は前記第１電圧の絶対値と大きさが同じであることを特徴とする請求項１１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記第１トランジスタ，第２トランジスタ及び第３トランジスタはｎチャンネル型トランジスタであり，
前記第１主端子はドレーンであり，
前記第２主端子はソースであることを特徴とする請求項１１に記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
第１電極と第２電極が形成されたパネルと，前記パネルを駆動するための波形を印加する駆動部とを含み，
前記駆動部は，
維持期間に前記第１電極に維持放電電圧を供給する第３電源と第１ノードとの間に電気的に連結された第６トランジスタと，
前記第１ノードに第２主端子が電気的に連結されて，第２ノードに第１主端子が電気的に連結された第４トランジスタと，
前記第２ノードに第１主端子が電気的に連結されて，第３ノードに第２主端子が電気的に連結された第１トランジスタと，
前記第１ノードに第１主端子が電気的に連結されて，第２電圧を印加する第２電源に第２主端子が電気的に連結され，前記第１電極の電圧が徐々に下降するように動作する第３トランジスタと，
前記第３ノードに第１主端子が電気的に連結されて，前記第２電圧より低い第１電圧を印加する第１電源に第２主端子が電気的に連結され，前記第１電極の電圧が徐々に下降するように動作する第２トランジスタを含み，
前記第３ノードに前記第１電極が連結されたこと，
を特徴とするプラズマディスプレイパネル。
【請求項１５】
前記駆動部は，
前記第３トランジスタが導通して前記第１電極の電圧が所定電圧まで下降した後に，前記第２トランジスタが導通して前記第１電極の電圧が前記第１電圧まで下降するようにすることを特徴とする請求項１４に記載のプラズマディスプレイパネル。
【請求項１６】
前記第１〜第４トランジスタはｎチャンネル型トランジスタであり，
前記第１主端子はドレーンであり，
前記第２主端子はソースであることを特徴とする請求項１４に記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマディスプレイパネルの駆動装置及び駆動方法並びにプラズマディスプレイパネルに関する。
【背景技術】
【０００２】
最近，平面ディスプレイ装置の中では，プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：ＰＤＰ）が脚光を浴びている。プラズマディスプレイパネルは，他のディスプレイ装置と比較すると，輝度及び発光効率が高くて視野角が広いという長所を有する。
【０００３】
プラズマディスプレイパネルは，気体放電によって生成されたプラズマを用いて文字または映像を表示する平面表示装置である。かかる表示装置には，その大きさによって，数十から数百万個以上の画素がマトリックス状に配列されている。まず，図１及び図２を参照してプラズマディスプレイパネルの構造について説明する。図１は，プラズマディスプレイパネルの構造を示す部分斜視図である。図２は，プラズマディスプレイパネルの電極の配列を示す図である。
【０００４】
図１に示したように，プラズマディスプレイパネルは互いに対向して所定の距離だけ離隔して設けられた二つのガラス基板１，６を含む。ガラス基板１はプラズマディスプレイパネルの表面側すなわち表示面側となり，ガラス基板６は背面側となる。ガラス基板１上には，走査電極４と維持電極５が対になって平行に形成され，走査電極４と維持電極５は誘電体層２及び保護膜３により覆われる。また，ガラス基板６上には，複数のアドレス電極８が形成され，アドレス電極８は絶縁体層７により覆われる。絶縁体層７上には，アドレス電極８とアドレス電極８との間に相当する位置に，アドレス電極と略平行に隔壁９が形成される。そして，絶縁体層７の表面及び隔壁９の両側面には，蛍光体１０が，例えば塗布などの方法によって形成される。ガラス基板１，６は，走査電極４とアドレス電極８及び維持電極５とアドレス電極８が直交するように，放電空間１１を隔てて対向して配置される。アドレス電極８と，対をなす走査電極４及び維持電極５との交差部にある放電空間１１が放電セル１２を形成する。
【０００５】
そして図２に示すように，プラズマディスプレイパネルの電極は，ｎ×ｍのマトリックス構造を有する。具体的には，複数のアドレス電極Ａ１〜Ａｍが縦方向（列方向）に配列され，複数の走査電極Ｙ１〜Ｙｎ及び維持電極Ｘ１〜Ｘｎが対をなして横方向（行方向）に配列される。
【０００６】
一般に，テレビ映像などにおいては，１秒間に複数枚のフィールドを表示させる事により，映像を表示している。そして，プラズマディスプレイパネルでは，１フレームを複数のサブフィールドに分割して駆動する方法が知られている。かかる方法によれば，サブフィールドの組み合わせによって階調を表現することができる。例えば，１フィールドの期間を複数のサブフィールドに時分割し，各サブフィールドは階調の各ビットに対応して放電回数が制御されるようにすることにより，階調を表現することができる。
【０００７】
このとき，各サブフィールドは，一般的に，リセット期間，アドレス期間，及び維持期間からなる。
【０００８】
リセット期間は，以前の維持放電からなる壁電荷を消去して次のアドレス放電を安定的に遂行するために壁電荷をセットアップ（所定の状態に積み上げる）する役割を果たす。すなわち，リセット期間においては，次のアドレス期間でセルをアドレシングするための前準備として，全てのセルに所定の壁電荷が均一に形成されるようにしている。
【０００９】
アドレス期間は，パネル上の点灯させるセルと点灯させないセルを選択して，点灯させるセル（アドレシングされたセル）に壁電荷を積む動作を行う期間である。このとき，セルの点灯／非点灯は，アドレス電極Ａに印加するアドレスパルスと，走査電極Ｙに印加する走査パルスとの組合せによって制御することができる。
【００１０】
維持期間は，アドレシングされたセルに実際に画像を表示するための維持放電を遂行する期間である。すなわち，上記アドレス期間にて選択されたセルを実際に発光させるために，例えば走査電極Ｙと維持電極Ｘに交互に維持パルスを印加すると，上記選択されて壁電荷が積まれたセルの電位が放電が開始される放電開始電圧を上回る。その結果，該当セルでは放電が発生し，このようにして発生した放電は，上記維持パルスが印加されている間は維持される。
【００１１】
ここで，壁電荷とは，電極に蓄積される電荷のことであり，各電極から近い放電セルの壁（例えば，誘電体層）に形成される。このような壁電荷は，実際には電極自体とは接触していないが，ここでは壁電荷が電極に「形成される」，「蓄積される」または「積まれる」などと表現される。また，壁電圧とは，壁電荷によって放電セルの壁に形成される電位差のことを指す。
【００１２】
一方，最近はＰＤＰの効率を向上させるための方法として，ネオンガスやキセノンガスなどからなる放電ガスのうちのキセノン（Ｘｅ）の比率を１０％以上に高める場合が多い。このとき，キセノン（Ｘｅ）の比率が高まるほど，セルの放電開始電圧は高くなる。このようにセルの放電開始電圧が高くても安定的にプラズマディスプレイを駆動させるためには，例えば図３に示すような波形のパルスを維持電極Ｘ，走査電極Ｙ，及びアドレス電極Ａにそれぞれ印加する方法が知られている。
【００１３】
図３の駆動波形を見ると，リセット期間のＹランプ下降期間におけるＹ電極の電圧は負電圧であるＶｓｃＬまで低くなっており，アドレス期間においてＹ電極に印加される走査パルスも負電圧ＶｓｃＬまで低くなっている。リセット期間においてＹ電極に印加される波形には，上昇ランプ波形と下降ランプ波形とが含まれる。上昇ランプ波形とは，電圧が緩やかにランプ（傾斜）して上昇する波形であり，下降ランプとは，電圧が緩やかにランプ（傾斜）して下降する波形である。Ｙ電極に上昇ランプ波形の電圧が印加されると，放電セルには壁電荷が形成される。このとき，各セルに形成される壁電荷は均一ではないので，続いてＹ電極に下降ランプ波形の電圧を印加することにより，余分に蓄積された電荷を消去して，画面の全セルの壁電荷を均一にする。図３では，Ｙ電極には負電圧ＶｓｃＬまで下降する下降ランプ波形が印加される。
【００１４】
図４はＸ，Ｙ電極に図３の駆動波形を印加するための駆動回路である。このような駆動回路は，回路の各部品に個別部品（素子）を用いて構成されることが多い。この回路図の中で，右端近くに在るキャパシターＣｐは，プラズマディスプレイパネルを示す等価素子であって，右端子がＸ電極，左端子がＹ電極を示す。そして，回路図のその他の部分は駆動回路の等価回路である。また，左端のＹｓとＹｇとの接続点から，スイッチＹｐｐ，スイッチＹｐｎ，スイッチＹｓｃを経て，キャパシターＣｐの左端子へと至る回路部分をメインパスと呼ぶ。
【００１５】
図４に示すように，図３のような駆動波形を印加するための駆動回路は，スイッチＹｐｐ，スイッチＹｐｎ，上昇ランプスイッチＹｒｒ，及び下降ランプスイッチＹｆｒを含む。そして，スイッチＹｐｐは，メインパスの電圧として上昇ランプスイッチＹｒｒにより形成された上昇リセット電圧が，図４の左側に位置する維持駆動部に影響を与えないようにする役割りを果たす。また，スイッチＹｐｎは，下降ランプスイッチＹｆｒにより形成された下降リセット電圧が，維持放電電圧Ｖｓの接地電圧より低い電圧，つまり負電圧ＶｓｃＬまで減少した時，この電圧が他の回路に影響を与えないようにする役割りを果たす。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ここで，図３のリセット期間においてＹ電極に下降リセットパルスを印加する前に，Ｙ電極に電圧Ｖｓが印加されるが，このとき，スイッチＹｐｎのドレーン（左側端子）の電圧はＹ電極の電圧と同じ電圧Ｖｓになる。この後，スイッチＹｐｎをオフにして，その状態で下降ランプスイッチＹｆｒをオンにすることにより，Ｙ電極に下降リセットパルスが印加される。すなわち，Ｙ電極には負電圧ＶｓｃＬが印加されるようになる。このとき，スイッチＹｐｎのドレーンの電圧は電圧Ｖｓの状態で，ソース（右側端子）の電圧は負電圧ＶｓｃＬまで下降する。
【００１７】
このように，従来のプラズマディスプレイパネルの駆動装置においては，電極をリセットする駆動回路に設けられるスイッチＹｐｎのドレーンとソースとの間に，電圧Ｖｓ−ＶｓｃＬの高い電圧がかかるようになっている。このような高い電圧に耐えるために，スイッチＹｐｎには耐圧の高いスイッチを使用しなければならない。しかし，スイッチ素子は耐圧が高いほど高コストであるため，このようなスイッチを設けることによりプラズマディスプレイパネルの製造費用が上昇することが問題となっていた。
【００１８】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，駆動回路に低耐圧のスイッチを用いることのできるプラズマディスプレイパネルの駆動装置及び駆動方法並びにプラズマディスプレイパネルを提供することにある。
【課題を解決するための手段】
【００１９】
上記課題を解決するために，本発明のある観点によれば，第１電極（走査電極，Ｙ電極）と第２電極（維持電極，Ｘ電極）が形成されたプラズマディスプレイパネルの第１電極に徐々に下降する波形を印加するプラズマディスプレイパネルの駆動装置において，上記第１電極に維持放電電圧（第３電圧）を印加する維持駆動部と，上記維持駆動部に第１主端子が電気的に連結され，上記第１電極に第２主端子が電気的に連結される第１トランジスタ（スイッチＹｐｎ）と，上記第１電極に第１主端子が電気的に連結され，第１電圧を供給する第１電源に第２主端子が電気的に連結されて，上記第１電極に下降する波形を印加する第２トランジスタ（下降ランプスイッチＹｆｒ）と，上記維持駆動部と上記第１トランジスタの第１主端子との間に第１主端子が電気的に連結され，第２電圧を供給する第２電源に第２主端子が電気的に連結されて，上記第１電極に下降する波形を印加する第３トランジスタ（下降ランプスイッチＹｅｒ）とを含み，上記第１電極の電圧が，上記第２電圧まで徐々に下降した後，上記第２電圧から上記第１電圧まで徐々に下降すること，を特徴とするプラズマディスプレイパネルの駆動装置が提供される。
【００２０】
このような本発明にかかるプラズマディスプレイパネルの駆動装置によれば，プラズマディスプレイパネルの全セルを初期化するリセット期間において第１電極に下降ランプ波形を印加する回路に，２個のランプスイッチとして第２トランジスタ及び第３トランジスタを設けたことにより，上記下降ランプ波形を印加する回路と他の回路とを遮断するスイッチである第１トランジスタに耐圧が低い安価な部品を用いることができるので，プラズマディスプレイパネルの製造コストを抑制することができる。すなわち，第２トランジスタ及び第３トランジスタを設けたことにより，段階的に２個の下降ランプ波形を印加することがでる。その結果，下降ランプ波形が上記第１電極に印加された時に，その経路上に設けられたスイッチ素子である第１トランジスタのドレーンとソースの間にかかる電圧が従来よりも低くなるので，スイッチの耐圧を低くすることができる。
【００２１】
このとき，上記プラズマディスプレイパネルの駆動装置は，上記維持駆動部に第２主端子が電気的に連結され，上記第１トランジスタの第１主端子に第１主端子が電気的に連結される第４トランジスタ（スイッチＹｐｐ）を更に含んでもよい。かかる構成とすることにより，上記プラズマディスプレイパネルの駆動装置の維持駆動部が他の回路部分で発生する電圧の影響を受けるのを防止することができる。
【００２２】
ここで，上記第３トランジスタの第１主端子は，上記第１トランジスタと上記第４トランジスタとの間に電気的に連結されるように設けることができる。このとき，上記第１トランジスタはボディーダイオードを含むのがよい。そして，上記第１電極の電圧が，上記第１トランジスタのボディーダイオード及び上記第３トランジスタを経由する経路を通じて上記維持放電電圧から上記第２電圧まで下降し，更に，上記第２トランジスタを通じて上記第２電圧から上記第１電圧まで下降するように構成されるのがよい。このとき，上記第１電圧は負電圧であるのがよい。
【００２３】
あるいは，上記第３トランジスタの第１主端子は，上記第４トランジスタと上記維持駆動部との間に電気的に連結されるように設けることができる。このとき，上記第１トランジスタはボディーダイオードを含むのがよい。そして，上記第１電極の電圧が，上記第１トランジスタのボディーダイオード，上記第４トランジスタ，及び上記第３トランジスタを経由する経路を通じて上記維持放電電圧から上記第２電圧まで下降し，更に，上記第２トランジスタを通じて上記第２電圧から上記第１電圧まで下降するように構成されるのがよい。このとき，上記第１電圧は負電圧であるのがよい。
【００２４】
また，上記プラズマディスプレイパネルの駆動装置は，第４電圧を印加する第４電源と，上記第１トランジスタと上記第４トランジスタとの間に電気的に連結されて上記第１電極に上昇する波形を印加する第５トランジスタ（上昇ランプスイッチＹｒｒ）を更に含み，上記第５トランジスタがオンとなった時，上記第４トランジスタはオフとなるように構成することができる。かかる構成とすることにより，上記第５トランジスタが上記第１電極に上昇波形を印加して高電圧が発生しても，上記第４トランジスタを遮断することにより上記高電圧が上記プラズマディスプレイパネルの駆動装置の維持駆動部に影響を与えるのを防止することができる。またこのとき，上記第３トランジスタが，その第１端子が上記第４トランジスタと上記維持駆動部との間に電気的に連結されるように配設されている場合であれば，上記第３トランジスタには耐圧の低いトランジスタを用いることができるので，プラズマディスプレイパネルの製造費用を更に抑制することができる。
【００２５】
また，上記第１電極に上記第２電圧から上記第１電圧まで下降する波形が印加される時，上記第１トランジスタの第１主端子と第２主端子との間の電圧は，上記第１電圧の絶対値と同じであるのがよい。
【００２６】
そして，上記第１トランジスタ，第２トランジスタ及び第３トランジスタはｎチャンネル型トランジスタであり，上記第１主端子はドレーンであり，上記第２主端子はソースとなるように構成されるのがよい。
【００２７】
上記課題を解決するために，本発明の別の観点によれば，第１電極と第２電極との間に形成されるパネルキャパシタ，及び上記パネルキャパシタに維持放電電圧を印加する維持駆動部に第１主端子が電気的に連結されて，上記第１電極に第２主端子が電気的に連結される第１トランジスタ（スイッチＹｐｎ）を含むプラズマディスプレイパネルの駆動方法において，リセット期間に，上記第１トランジスタと上記維持駆動部との間に第１主端子が連結された第３トランジスタ（下降ランプスイッチＹｅｒ）を通じて上記第１電極の電圧が第３電圧から第２電圧まで下降するようにする第１下降段階，及び上記第１電極と上記第１トランジスタの間に第１主端子が連結された第２トランジスタ（下降ランプスイッチＹｆｒ）を通じて上記第１電極の電圧が上記第２電圧から第１電圧まで下降するようにする第２下降段階を含むこと，を特徴とするプラズマディスプレイパネルの駆動方法が提供される。
【００２８】
このような本発明にかかるプラズマディスプレイパネルの駆動方法によれば，プラズマディスプレイパネルの全セルを初期化するリセット期間において第１電極に下降ランプ波形を印加する際に，上記第３トランジスタを通じて電圧を下降させる第１下降段階と，上記第２トランジスタを通じて電圧を下降させる第２下降段階との２つの段階に分けて電圧を下降させるようにしたことにより，下降ランプ波形が上記第１電極に印加された時に，その経路上に設けられた第１トランジスタのドレーンとソースの間にかかる電圧を従来よりも低くすることができる。これにより，第１トランジスタの耐圧を低くすることができ，安価な部品を用いることができるようになるので，プラズマディスプレイパネルの製造コストを抑制することができる。
【００２９】
このとき，上記第２下降段階で，上記第１トランジスタの耐圧は上記第１電圧の絶対値と大きさが同じでになるようにするのがよい。
【００３０】
また，上記第１トランジスタ，第２トランジスタ及び第３トランジスタはｎチャンネル型トランジスタであり，上記第１主端子はドレーンであり，上記第２主端子はソースとなるように構成されるのがよい。
【００３１】
上記課題を解決するために，本発明の別の観点によれば，第１電極と第２電極が形成されたパネルと，上記パネルを駆動するための波形を印加する駆動部とを含み，上記駆動部は，維持期間に上記第１電極に維持放電電圧（第３電圧）を供給する第３電源と第１ノードとの間に電気的に連結された第６トランジスタ（スイッチＹｓ）と，上記第１ノードに第２主端子が電気的に連結されて，第２ノードに第１主端子が電気的に連結された第４トランジスタ（スイッチＹｐｐ）と，上記第２ノードに第１主端子が電気的に連結されて，第３ノードに第２主端子が電気的に連結された第１トランジスタ（スイッチＹｐｎ）と，上記第１ノードに第１主端子が電気的に連結されて，第２電圧を印加する第２電源に第２主端子が電気的に連結され，上記第１電極の電圧が徐々に下降するように動作する第３トランジスタ（下降ランプスイッチＹｅｒ）と，上記第３ノードに第１主端子が電気的に連結されて，上記第２電圧より低い第１電圧を印加する第１電源に第２主端子が電気的に連結され，上記第１電極の電圧が徐々に下降するように動作する第２トランジスタ（下降ランプスイッチＹｆｒ）を含み，上記第３ノードに上記第１電極が連結されたこと，を特徴とするプラズマディスプレイパネルが提供される。
【００３２】
このような本発明にかかるプラズマディスプレイパネルによれば，プラズマディスプレイパネルの全セルを初期化するリセット期間において第１電極に下降ランプ波形を印加する回路に設けられるスイッチである第１トランジスタにかかる電圧を従来よりも低くすることができるので，スイッチに耐圧の低い安価な素子を用いることができ，プラズマディスプレイパネルの製造コストを抑制することができる。
このとき，上記駆動部は，上記第３トランジスタが導通して上記第１電極の電圧が所定電圧まで下降した後に，上記第２トランジスタが導通して上記第１電極の電圧が上記第１電圧まで下降するように構成されるのがよい。
また，上記第１〜第４トランジスタはｎチャンネル型トランジスタであり，上記第１主端子はドレーンであり，上記第２主端子はソースとなるように構成されるのがよい。
【発明の効果】
【００３３】
本発明によれば，リセット期間における下降ランプ波形を第１電極に印加する回路に２個のランプスイッチを設けたことにより，上記下降ランプ波形を印加する回路と他の回路とを遮断するスイッチに耐圧の低いスイッチを用いることができ，製造コストを抑制することのできるプラズマディスプレイパネルの駆動装置及び駆動方法並びにプラズマディスプレイパネルを提供できるものである。
【００３４】
すなわち，上記２個のランプスイッチを設けたことにより，２つのランプスイッチを異なるタイミングで使用して，第１下降ランプ波形及び第２下降ランプ波形の２個の下降ランプ波形を段階的に印加することがでる。このようにすると，下降ランプ波形が第１電極に印加された時に，電流のメイン経路上に挿入されて電流の経路を開閉するスイッチ素子のドレーンとソースの間にかかる電圧が従来よりも低くなるので，スイッチの耐圧を低くすることができる。
【発明を実施するための最良の形態】
【００３５】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。また，本発明は多様な形態で実現することができ，以下に説明する実施例に限定されるものではない。また，図面においては，本発明を明確に説明するために説明と関係のない部分は省略した。
【００３６】
（第１の実施の形態）
本発明の第１の実施の形態にかかるプラズマディスプレイパネルについて，図を参照しながら詳細に説明する。図５は，第１の実施の形態にかかるプラズマディスプレイパネルの構成を示す図面である。
【００３７】
第１の実施の形態によるプラズマディスプレイパネルは，パネル１００及びプラズマディスプレイパネルを駆動させる駆動部を含む。上記駆動部は，アドレス駆動部２００，Ｙ電極駆動部３２０，Ｘ電極駆動部３４０及び制御部４００を含む。
【００３８】
パネル１００は，列方向に配列される複数のアドレス電極Ａ１〜Ａｍ（以下，Ａ電極という），行方向に配列される第１電極Ｙ１〜Ｙｎ（以下，Ｙ電極または第１電極という）及び第２電極Ｘ１〜Ｘｎ（以下，Ｘ電極または第２電極という）を含んで構成される。ここで，第１電極は走査電極であり，第２電極は維持電極であるのがよい。また，パネル１００の放電セルは，アドレス電極Ａ１〜Ａｍと，対をなす第１電極Ｙ１〜Ｙｎ及び第２電極Ｘ１〜Ｘｎとが交わる位置に形成されるように構成するのがよい。
【００３９】
アドレス駆動部２００は，制御部４００からアドレス駆動制御信号ＳＡを受信し，表示する放電セルを選択する表示データ信号を各アドレス電極Ａ１〜Ａｍに印加する。Ｙ電極駆動部３２０は，制御部４００からＹ電極駆動信号ＳＹを受信し，Ｙ電極に印加する。また，Ｘ電極駆動部３４０は，制御部４００からＸ電極駆動信号ＳＸを受信してＸ電極に印加する。
【００４０】
制御部４００は，外部から映像信号を受信し，アドレス駆動制御信号ＳＡ，Ｙ電極駆動信号ＳＹ，及びＸ電極駆動信号ＳＸを生成して，各々アドレス駆動部２００，Ｙ電極駆動部３２０，及びＸ電極駆動部３４０に伝達する。
【００４１】
ここで，上記表示データ信号，Ｙ電極駆動信号ＳＹ，及びＸ電極駆動信号ＳＸは，それぞれ，リセット期間，アドレス期間，及び維持期間からなることができる。リセット期間においては，プラズマディスプレイパネルの全セルを初期化する信号が各電極に印加される。アドレス期間においては，パネル上の点灯させるセルを選択して，当該セルに壁電荷を積む信号が印加される。例えば，Ｘ電極に正極性の電極駆動信号ＳＸが印加されている間に，負極性のＹ電極駆動信号ＳＹと正極性の表示データ信号をそれぞれＹ電極とＡ電極とに同期させて印加する。維持期間においては，上記アドレス期間にて壁電荷が積まれたセルに実際に発光が生じるように，Ｙ電極とＸ電極にそれぞれ放電を維持する信号が印加される。例えば，正極性の維持放電電圧ＶｓがＹ電極とＸ電極に交互に入力されるような，Ｙ電極駆動信号ＳＹ及びＸ電極駆動信号ＳＸを印加して，選択された放電セルに対して維持放電を行う。
【００４２】
次に，第１の実施の形態にかかるプラズマディスプレイパネルの駆動装置について説明する。図６は，第１の実施の形態によるプラズマディスプレイパネルの駆動装置のＹ電極駆動部３２０の回路図である。
【００４３】
Ｙ電極駆動部３２０は，リセット駆動部３２１，走査駆動部３２２及び維持駆動部３２３を含む。Ｙ電極駆動部３２０は，回路の各部品に個別部品（素子）を用いて構成される。図６の回路図の中で，右端近くに在るキャパシターＣｐは，プラズマディスプレイパネルを示す等価素子であって，右端子がＸ電極（第２電極），左端子がＹ電極（第１電極）を示す。また，便宜上，パネルキャパシタＣｐのＸ電極を接地線に連結したものとして示したが，実際にはＸ電極駆動部３４０に連結している。そして，回路図のその他の部分は駆動回路の等価回路である。また，左端のＹｓとＹｇとの接続点から，スイッチＹｐｐ，スイッチＹｐｎ，スイッチＹｓｃを経て，キャパシターＣｐの左端子へと至る回路部分をメインパスと呼ぶ。
【００４４】
リセット駆動部３２１は，リセット期間中に上昇するリセット波形を生成する上昇ランプ部３２１ａと，下降するリセット波形を生成する下降ランプ部３２１ｂを含む。
【００４５】
上昇ランプ部３２１ａは，上昇ランプスイッチング素子としての上昇ランプスイッチ（第５トランジスタ）Ｙｒｒと，電源（第４電源）Ｖｓｅｔ−Ｖｓと，フローティング電源として動作するキャパシタＣｓｅｔと，電流の逆流を防止するためにメインパスに形成されるスイッチ（第４トランジスタ）Ｙｐｐとを含む。
【００４６】
上昇ランプスイッチ（第５トランジスタ）Ｙｒｒは，第１主端子が（ドレーン）がダイオードを通じて電源（第４電源）Ｖｓｅｔ−Ｖｓと接続され，第２主端子（ソース）が後述するスイッチ（第１トランジスタ）Ｙｐｎを通じて第１電極（Ｙ電極）と電気的に連結される。電源（第４電源）Ｖｓｅｔ−Ｖｓは，第４電圧Ｖｓｅｔ−Ｖｓを印加する。
【００４７】
スイッチ（第４トランジスタ）Ｙｐｐは，第１主端子（ドレーン）が後述するスイッチ（第１トランジスタ）Ｙｐｎと接続され，第２主端子（ソース）が維持駆動部３２３と電気的に連結される。スイッチ（第４トランジスタ）Ｙｐｐの第１主端子（ドレーン）とスイッチ（第１トランジスタ）Ｙｐｎとの接続点を第２ノードＮ２で表示し，スイッチ（第４トランジスタ）Ｙｐｐの第２主端子（ソース）と維持駆動部３２３との接続点を第１ノードＮ１で表示する。スイッチ（第４トランジスタ）Ｙｐｐは，上昇ランプスイッチ（第５トランジスタ）Ｙｒｒにより形成された上昇リセット電圧がメインパスの電圧として印加された際に，かかる電圧が維持駆動部３２３に影響を与えないように，上昇ランプ部３２１ａと維持駆動部３２３とを遮断する役割りを果たす。一般的には，上昇ランプ部３２１ａは高電圧にて駆動され，維持駆動部３２３は低電圧にて駆動されるので，上昇ランプ部３２１ａの電圧が維持駆動部３２３に影響を与えないようにする必要がある。また，スイッチＹｐｐは，ボディーダイオード（寄生ダイオード）を有する。そして，スイッチ（第４トランジスタ）Ｙｐｐは，上昇ランプスイッチ（第５トランジスタ）Ｙｒｒがオンとなった時，オフになる。
【００４８】
下降ランプ部３２１ｂは，下降ランプスイッチング素子としての下降ランプスイッチ（第２トランジスタ）Ｙｆｒと，電源（第１電源）ＶｓｃＬと，電流の逆流を防止するためにメインパスに形成されるスイッチ（第１トランジスタ）Ｙｐｎとを含む。また，下降ランプ部３２１ｂは，スイッチＹｐｐとスイッチＹｐｎの接続点Ｎ２から接地線ＧＮＤの間に連結される下降ランプスイッチ（第３トランジスタ）Ｙｅｒを更に含む。ここで，第１の実施の形態においては，スイッチＹｐｎ，下降ランプスイッチＹｆｒ，及びスイッチＹｅｒは，Ｎチャンネルモストランジスタである。その他に，スイッチＹｐｎ，下降ランプスイッチＹｆｒ，及びスイッチＹｅｒには，ＰチャンネルモストランジスタまたはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などを使用することができる。
【００４９】
下降ランプスイッチ（第２トランジスタ）Ｙｆｒは，第１主端子が（ドレーン）が第１電極（Ｙ電極）と電気的に連結され，第２主端子（ソース）が電源（第１電源）ＶｓｃＬと接続される。スイッチ（第２トランジスタ）Ｙｆｒの第１主端子（ドレーン）と第１電極（Ｙ電極）との接続点を第３ノードＮ３で表示する。電源（第１電源）ＶｓｃＬは，第１電圧ＶｓｃＬを印加する。このとき，第１電圧ＶｓｃＬは負電圧であるのがよい。
【００５０】
スイッチ（第１トランジスタ）Ｙｐｎは，第１主端子（ドレーン）がスイッチ（第４トランジスタ）Ｙｐｐを介して維持駆動部３２３と電気的に連結され，第２主端子（ソース）が第１電極（Ｙ電極）と電気的に連結される。また，スイッチＹｐｎは，下降ランプスイッチ（第２トランジスタ）Ｙｆｒにより形成された下降リセット電圧が，維持放電電圧Ｖｓの接地電圧より低い電圧，つまり負電圧ＶｓｃＬまで減少した時，この電圧が他の回路に影響を与えないようにする役割りを果たす。また，スイッチＹｐｎは，ボディーダイオード（寄生ダイオード）を有する。そして，スイッチ（第１トランジスタ）Ｙｐｎは，下降ランプスイッチ（第２トランジスタ）Ｙｆｒまたは下降ランプスイッチ（第３トランジスタ）Ｙｅｒがオンとなった時，オフになる。
【００５１】
下降ランプスイッチ（第３トランジスタ）Ｙｅｒは，第１主端子（ドレーン）がスイッチ（第１トランジスタ）Ｙｐｎの第１主端子（ドレーン）と維持駆動部３２３との間に電気的に連結され，第２主端子（ソース）が電源ＧＮＤと接続される。電源（第２電源）ＧＮＤは，第２電圧ＧＮＤを印加する。
【００５２】
走査駆動部３２２は，アドレス期間中に走査パルスを生成するために，電源ＶｓｃＨと，電源（第１電源）ＶｓｃＬと，キャパシタＣｓｃと，スイッチＹｓｃＬとを含む。また，走査駆動部３２２は，図６中に２点鎖線で枠取りされた，スイッチＹｓｃと２個のスイッチとを備えるスキャンＩＣを更に含む。電源（第１電源）ＶｓｃＬは，第１電圧ＶｓｃＬを印加する。このとき，第１電圧ＶｓｃＬは負電圧であるのがよい。走査駆動部３２２は，アドレス期間において，例えば，電源ＶｓｃＨを第１電極（Ｙ電極）に継続的に印加し，アドレス電極Ａに放電セルを選択するパルスが印加されるときには同期をとって第１電圧ＶｓｃＬを第１電極（Ｙ電極）に印加するように動作することができる。
【００５３】
維持駆動部３２３は維持期間中に維持放電パルスを生成するために，電源（第３電源）Ｖｓと接地線（第２電源）ＧＮＤの間に連結されたスイッチ（第６トランジスタ）Ｙｓ，Ｙｇを含む。すなわち，維持駆動部３２３は，Ｙ電極の電圧を維持放電電圧（第３電圧）Ｖｓまたは接地電圧ＧＮＤに維持する役割を果たす。電源（第３電源）Ｖｓは，維持放電電圧（第３電圧）Ｖｓを印加する。また，接地線（第２電源）ＧＮＤは，第２電圧（接地電圧）ＧＮＤを印加する。維持駆動部３２３は，維持期間において，例えば，維持放電電圧Ｖｓ及び接地電圧ＧＮＤのパルス信号を第１電極（Ｙ電極）に印加するように動作することができる。
【００５４】
上記のように構成された第１の実施の形態によるＹ電極駆動部３２０によって，パネルキャパシタＣｐの左端のＹ電極に下降リセットパルスが印加される過程を，図７Ａ及び図７Ｂを参照して説明する。図７Ａ及び図７Ｂは，リセット期間中に，第１電極（Ｙ電極）に相当するパネルキャパシタＣｐの左端に下降リセット波形が印加される時の電流経路を示す図である。
【００５５】
第１の実施の形態においては，パネルキャパシタＣｐの左端に印加される下降リセット波形は，維持放電電圧（第３電圧）Ｖｓから第２電圧ＧＮＤまで下降する第１段階の下降ランプ波形と，第２電圧ＧＮＤから第１電圧ＶｓｃＬまで下降する第２段階の下降ランプ波形との２つの段階に分けて印加される。
【００５６】
すなわち，第１の実施の形態のプラズマディスプレイパネルの駆動方法としては，下降ランプスイッチ（第３トランジスタ）Ｙｅｒを通じて第１電極（Ｙ電極）の電圧が第３電圧（維持放電電圧）Ｖｓから第２電圧ＧＮＤまで下降するようにする第１下降段階と，下降ランプスイッチ（第２トランジスタ）Ｙｆｒを通じて第１電極（Ｙ電極）の電圧が第２電圧ＧＮＤから第１電圧ＶｓｃＬまで下降するようにする第２下降段階とを含む。
【００５７】
スキャンＩＣの下側のスイッチは，アドレス期間を除いて，常にオンの状態である。先ず，Ｙ電極に下降リセット波形が印加される前に，スイッチ（第６トランジスタ）Ｙｓ及びスイッチＹｐｎは導通状態であり，スイッチＹｐｐは遮断状態であるがボディーダイオードを通じて，Ｙ電極に正電圧（第３電圧または維持放電電圧）Ｖｓが印加されている状態を想定する。リセット期間におけるこのような状態は，例えば，上昇ランプ部３２１ａによってＹ電極に上昇ランプ波形の電圧が印加された後の状態である。このとき，プラズマディスプレイパネルの放電セルには壁電荷が形成されているものの，各セルの壁電荷は均一ではないので，これらを均一にするために，パネルキャパシタＣｐに下降リセット波形を印加しなければならない。
【００５８】
上記の状態においては，スイッチＹｓ，スイッチＹｐｐのボディーダイオード，及びスイッチＹｐｎを通じた経路ができているので，スイッチＹｐｎのソース（右側端子）及びドレーン（左側端子）の電圧は，共に正電圧Ｖｓとなる。
【００５９】
次に，スイッチＹｐｎを遮断してスイッチＹｅｒを導通させると，パネルキャパシタＣｐの左端から，スイッチＹｓｃ，スイッチＹｐｎのボディーダイオード，下降ランプスイッチＹｅｒを経て接地線ＧＮＤに至る経路（図７Ａの経路）ができる。すると，パネルキャパシタＣｐの左端（Ｙ電極）の電圧は正電圧（第３電圧または維持放電電圧）Ｖｓから０Ｖ（第２電圧）まで徐々に減少するので，第１段階の下降ランプ波形が印加されたことになる。この時，スイッチＹｐｎのソースとドレーンの電圧も，共に０Ｖとなる。
【００６０】
次に，スイッチＹｐｎは遮断状態を維持し，下降ランプスイッチＹｅｒは遮断し，下降ランプスイッチＹｆｒを導通させると，パネルキャパシタＣｐの左端から，スイッチＹｓｃ，下降ランプスイッチＹｆｒを経て負電源ＶｓｃＬに至る経路（図７Ｂ）ができる。すると，パネルキャパシタＣｐの左端（Ｙ電極）の電圧は０Ｖ（第２電圧）から負電圧（第１電圧）ＶｓｃＬまで徐々に減少するので，第２段階の下降ランプ波形が印加されたことになる。この時，スイッチＹｐｎのソース電圧は電圧ＶｓｃＬとなり，スイッチＹｐｎは遮断状態であるからスイッチＹｐｎのドレーン電圧は継続して０Ｖである。
【００６１】
従って，スイッチＹｐｎのソースとドレーン間の耐圧必要値は，電圧ＶｓｃＬとなる。これにより，従来のソース−ドレーン耐圧必要値である電圧Ｖｓ−ＶｓｃＬと比較すると，スイッチＹｐｎの耐圧必要値が電圧Ｖｓだけ減少したことになる。従って，スイッチＹｐｎとしては低耐圧でコストの安いスイッチを使用することができる。
【００６２】
一方，下降ランプ部３２１ｂで第１段階の下降ランプ波形を生成する下降ランプスイッチＹｅｒは，上昇ランプ波形を生成する上昇ランプスイッチＹｒｒと直列に連結されている。従って，上昇ランプスイッチＹｒｒが導通してパネルキャパシタＣｐの左端に上昇ランプ波形が印加される時の下降ランプスイッチＹｅｒのドレーン電圧は電圧Ｖｓｅｔとなる。このとき，下降ランプスイッチＹｅｒのソースは接地線ＧＮＤに連結されているので，下降ランプスイッチＹｅｒのドレーン−ソース間にかかる電圧は電圧Ｖｓｅｔとなる。
【００６３】
従って，第１の実施の形態によるリセット駆動部３２１の下降ランプ部３２１ｂにおいては，スイッチＹｐｎとしては耐圧が低いスイッチを用いることができるが，下降ランプスイッチＹｅｒには耐圧が非常に高いスイッチを使用しなければならない。
【００６４】
（第２の実施の形態）
このような第１の実施の形態における短所を補完するために，本発明の第２の実施の形態においては，スイッチＹｐｎと下降ランプスイッチＹｅｒの耐圧を共に低くできる下降ランプ部を含むプラズマディスプレイパネルの駆動装置及び駆動方法並びにプラズマディスプレイパネルを提供する。第２の実施の形態によるプラズマディスプレイパネルは，Ｙ電極駆動部３２０以外の構成は，第１の実施の形態と同様である。
【００６５】
第２の実施の形態によるプラズマディスプレイパネルの駆動装置について，図８を参照しながら説明する。図８は，第２の実施の形態によるプラズマディスプレイパネルの駆動装置のＹ電極駆動部３２０の回路図である。
【００６６】
第２の実施の形態によるＹ電極駆動部３２０は，下降ランプ部３２１ｃを含む。下降ランプ部３２１ｃは，第１の実施の形態の下降ランプ部３２１ｂの替わりとなる下降ランプ部であり，下降ランプスイッチ（第３トランジスタ）Ｙｅｒが設けられる位置が第１の実施の形態とは異なる。また，第２の実施の形態の上昇ランプ部３２１ａは，第１の実施の形態と同一である。
【００６７】
第２の実施の形態による下降ランプ部３２１ｃは，下降ランプスイッチング素子としての下降ランプスイッチ（第２トランジスタ）Ｙｆｒと，電源（第１電源）ＶｓｃＬと，電流の逆流を防止するためにメインパスに形成されるスイッチ（第１トランジスタ）Ｙｐｎとを含む。また，下降ランプ部３２１ｂは，上昇ランプ部３２１ａの定電圧キャパシタＣｓｅｔと接地線ＧＮＤとの間に連結される下降ランプスイッチ（第３トランジスタ）Ｙｅｒを更に含む。ここで，第１の実施の形態においては，スイッチＹｐｎ，下降ランプスイッチＹｆｒ，及び下降ランプスイッチＹｅｒは，Ｎチャンネルモストランジスタである。その他に，スイッチＹｐｎ，下降ランプスイッチＹｆｒ，及びスイッチＹｅｒには，ＰチャンネルモストランジスタまたはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などを使用することができる。
【００６８】
下降ランプスイッチ（第２トランジスタ）Ｙｆｒは，第１の実施の形態と同様に，第１主端子が（ドレーン）が第１電極（Ｙ電極）と電気的に連結され，第２主端子（ソース）が電源（第１電源）ＶｓｃＬと接続されて，０Ｖ（第２電圧）から電圧ＶｓｃＬ（第１電圧）まで下降する第２段階の下降ランプ波形を生成する。
【００６９】
スイッチ（第１トランジスタ）Ｙｐｎは，第１の実施の形態と同様に，電流の逆流を防止するためにメインパスに形成されて，第１主端子（ドレーン）がスイッチ（第４トランジスタ）Ｙｐｐを介して維持駆動部３２３と電気的に連結され，第２主端子（ソース）が第１電極（Ｙ電極）と電気的に連結される。また，スイッチＹｐｎは，ボディーダイオード（寄生ダイオード）を有する。
【００７０】
下降ランプスイッチ（第３トランジスタ）Ｙｅｒの第１主端子（ドレーン）は第１ノードＮ１で上昇ランプ部３２１ａの定電圧キャパシタＣｓｅｔと電気的に連結され，第２主端子（ソース）が電源ＧＮＤと接続される。電源（第２電源）ＧＮＤは，第２電圧ＧＮＤを印加する。
【００７１】
上記のように構成された第２の実施の形態による下降ランプ部３２１ｃを含むＹ電極駆動部３２０によって，パネルキャパシタＣｐの左端のＹ電極に下降リセットパルスが印加される過程を，図９Ａ及び図９Ｂを参照して説明する。図９Ａ及び図９Ｂは，リセット期間中に，第１電極（Ｙ電極）に相当するパネルキャパシタＣｐの左端に下降リセット波形が印加される時の電流経路を示す図面である。
【００７２】
第２の実施の形態においても，第１の実施の形態と同様に，パネルキャパシタＣｐの左端に印加される下降リセット波形は，維持放電電圧（第３電圧）Ｖｓから第２電圧ＧＮＤまで下降する第１段階の下降ランプ波形と，第２電圧ＧＮＤから第１電圧ＶｓｃＬまで下降する第２段階の下降ランプ波形との２つの段階に分けて印加される。
【００７３】
すなわち，第２の実施の形態のプラズマディスプレイパネルの駆動方法としては，第１の実施の形態と同様に，下降ランプスイッチ（第３トランジスタ）Ｙｅｒを通じて第１電極（Ｙ電極）の電圧が第３電圧（維持放電電圧）Ｖｓから第２電圧ＧＮＤまで下降するようにする第１下降段階と，下降ランプスイッチ（第２トランジスタ）Ｙｆｒを通じて第１電極（Ｙ電極）の電圧が第２電圧ＧＮＤから第１電圧ＶｓｃＬまで下降するようにする第２下降段階とを含む。
【００７４】
先ず，スキャンＩＣの下側のスイッチは，アドレス期間を除いて，常にオンの状態である。そして，第１の実施の形態と同様に，Ｙ電極に下降リセット波形が印加される前に，スイッチＹｓ及びスイッチＹｐｎは導通状態であり，スイッチＹｐｐは遮断状態であるがボディーダイオードを通じて，Ｙ電極に正電圧（第３電圧または維持放電電圧）Ｖｓが印加されている。このように，スイッチＹｓ，スイッチＹｐｐのボディーダイオード，及びスイッチＹｐｎを通じた経路ができているので，スイッチＹｐｎのソース（右側端子）及びドレーン（左側端子）の電圧は，共に正電圧Ｖｓとなる。
【００７５】
次に，スイッチＹｐｎを遮断してスイッチＹｐｐ及び下降ランプスイッチＹｅｒを導通させると，パネルキャパシタＣｐの左端から，スイッチＹｓｃ，スイッチＹｐｎのボディーダイオード，スイッチＹｐｐ，下降ランプスイッチＹｅｒを経て接地線ＧＮＤに至る経路（図９Ａの経路）ができる。すると，パネルキャパシタＣｐの左端（Ｙ電極）の電圧は正電圧（第３電圧または維持放電電圧）Ｖｓから０Ｖ（第２電圧）まで徐々に減少するので，第１段階の下降ランプ波形が印加されたことになる。この時，スイッチＹｐｎのソースとドレーンの電圧も，共に０Ｖとなる。
【００７６】
次に，スイッチＹｐｎは遮断状態を維持し，スイッチＹｐｐ及び下降ランプスイッチＹｅｒは遮断し，下降ランプスイッチＹｆｒを導通させると，パネルキャパシタＣｐの左端から，スイッチＹｓｃ，下降ランプスイッチＹｆｒを経て負電源ＶｓｃＬに至る経路（図９Ｂの経路）ができる。すると，パネルキャパシタＣｐの左端（Ｙ電極）の電圧は０Ｖ（第２電圧）から負電圧（第１電圧）ＶｓｃＬまで徐々に減少するので，第２段階の下降ランプ波形が印加されたことになる。この時，スイッチＹｐｎのソース電圧は負電圧ＶｓｃＬとなり，スイッチＹｐｎは遮断状態であるからスイッチＹｐｎのドレーン電圧は継続して０Ｖである。
【００７７】
従って，第２の実施の形態においても，スイッチＹｐｎのソースとドレーン間の耐圧としては電圧ＶｓｃＬの絶対値以上が必要であるということになる。よって，スイッチＹｐｎには従来と比較して低耐圧のスイッチを使用することができる。図１０は，第１の実施の形態及び第２の実施の形態によるリセット駆動部３２１において，スイッチＹｐｎのソース及びドレーンにかかる電圧波形を示した図である。
【００７８】
一方，第２の実施の形態による下降ランプ駆動部３２１ｃで第１段階の下降ランプ波形を生成する下降ランプスイッチＹｅｒは，上昇ランプ部３２１ａのキャパシタＣｓｅｔと維持駆動部３２３のスイッチＹｓの接続点Ｎ１に連結されている。従って，上昇ランプスイッチＹｒｒが導通してパネルキャパシタＣｐの左端に上昇ランプ波形が印加される時の下降ランプスイッチＹｅｒのドレーン電圧は電圧Ｖｓとなる。このとき，下降ランプスイッチＹｅｒのソースは接地線ＧＮＤに連結されているので，下降ランプスイッチＹｅｒのドレーン−ソース間にかかる電圧は電圧Ｖｓとなる。
【００７９】
従って，第２の実施の形態においては，下降ランプ駆動部３２１ｃの下降ランプスイッチＹｅｒの耐圧必要値は電圧Ｖｓであり，第１の実施の形態の下降ランプ駆動部３２１ｂの下降ランプスイッチＹｅｒの電圧Ｖｓｅｔと比較すると，耐圧必要値が減少したことになる。従って，第２の実施の形態においては，スイッチＹｐｎだけではなく，下降ランプスイッチＹｅｒにも，低耐圧でコストの安いスイッチを使用することができる。
【００８０】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００８１】
例えば，第１の実施の形態及び第２の実施の形態では，パネルキャパシタＣｐの左端（Ｙ電極）に印加される下降リセット波形を，２段階に分割して印加しているが，Ｎ段階に分割して印加することもできる。
【産業上の利用可能性】
【００８２】
本発明は，プラズマディスプレイテレビなどに設けられるプラズマディスプレイパネル（ＰＤＰ）の駆動装置及び駆動方法並びにプラズマディスプレイパネルに適用可能であり，特に３電極交流面放電型の電極構造を有するプラズマディスプレイパネルの駆動装置及び駆動方法並びにプラズマディスプレイパネルに適用可能である。
【図面の簡単な説明】
【００８３】
【図１】プラズマディスプレイパネルの構造を示す部分斜視図である。
【図２】プラズマディスプレイパネルの電極の配列を示す図である。
【図３】従来のプラズマディスプレイパネルの駆動装置に印加される駆動波形を示す図である。
【図４】図３の駆動波形を印加するための駆動回路を示す図である。
【図５】本発明の第１の実施形態にかかるプラズマディスプレイパネルの構成を示す図である。
【図６】同実施の形態におけるプラズマディスプレイパネルのＹ電極駆動部の回路図である。
【図７Ａ】同実施の形態におけるプラズマディスプレイパネルのＹ電極駆動部に下降リセット波形が印加される際の電流経路を示す図である。
【図７Ｂ】同実施の形態におけるプラズマディスプレイパネルのＹ電極駆動部に下降リセット波形が印加される際の電流経路を示す図である。
【図８】本発明の第２の実施形態にかかるプラズマディスプレイパネルのＹ電極駆動部の回路図である。
【図９Ａ】同実施の形態におけるプラズマディスプレイパネルのＹ電極駆動部に下降リセット波形が印加される際の電流経路を示す図である。
【図９Ｂ】同実施の形態におけるプラズマディスプレイパネルのＹ電極駆動部に下降リセット波形が印加される際の電流経路を示す図である。
【図１０】第１の実施形態及び第２の実施形態におけるＹ電極駆動部のスイッチＹｐｎの第２主端子と第１主端子にかかる電圧波形を示しす図である。
【符号の説明】
【００８４】
１００      パネル
２００      アドレス駆動部
３２０      Ｙ電極駆動部
３２１      リセット駆動部
３２２      走査駆動部
３２３      維持駆動部
３２１ａ    上昇ランプ部
３２１ｂ    下降ランプ部
３４０      Ｘ電極駆動部
４００      制御部
Ｙｐｎ      第１トランジスタ（スイッチ）
Ｙｆｒ      第２トランジスタ（下降ランプスイッチ）
Ｙｅｒ      第３トランジスタ（下降ランプスイッチ）
Ｙｐｐ      第４トランジスタ（スイッチ）
Ｙｒｒ      第５トランジスタ（上昇ランプスイッチ）
ＶｓｃＬ    第１電圧
ＧＮＤ      第２電圧
Ｖｓ        第３電圧
Ｖｓｅｔ−Ｖｓ  第４電圧
【図１】
2005148737.tif 000003
【図２】
2005148737.tif 000004
【図３】
2005148737.tif 000005
【図４】
2005148737.tif 000006
【図５】
2005148737.tif 000007
【図６】
2005148737.tif 000008
【図７Ａ】
2005148737.tif 000009
【図７Ｂ】
2005148737.tif 000010
【図８】
2005148737.tif 000011
【図９Ａ】
2005148737.tif 000012
【図９Ｂ】
2005148737.tif 000013
【図１０】
2005148737.tif 000014