(57)【要約】【課題】ソース−ゲート電極間およびドレイン−ゲート電極間の耐電圧を維持しつつ、閾値電圧および動作電圧を低減した有機半導体装置を提供することを課題とする。【解決手段】ゲート電極が配置された基板と、ゲート電極上に配置されたゲート絶縁体層と、ゲート絶縁体層上に配置されたソース電極およびドレイン電極と、ゲート絶縁体層、ソース電極およびドレイン電極の上に配置された有機半導体層とを備え、ゲート絶縁体層が単層で構成され、ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層が、ソース電極およびドレイン電極と接する領域のゲート絶縁体層に比較して薄い構造を有することを特徴とする有機半導体装置により、上記の課題を解決する。【選択図】  図１
2005072053.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極が配置された基板と、ゲート電極上に配置されたゲート絶縁体層と、ゲート絶縁体層上に配置されたソース電極およびドレイン電極と、ゲート絶縁体層、ソース電極およびドレイン電極の上に配置された有機半導体層とを備え、ゲート絶縁体層が単層で構成され、ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層が、ソース電極およびドレイン電極と接する領域のゲート絶縁体層に比較して薄い構造を有することを特徴とする有機半導体装置。
【請求項２】
アクティブマトリクス液晶表示装置のアクティブ素子として用いられる請求項１に記載の有機半導体装置。
【請求項３】
請求項１または２に記載の有機半導体装置の製造方法であり、
（ａ）基板にゲート電極を形成し、ゲート電極上にゲート絶縁体層を配置する工程と、
（ｂ）ゲート絶縁体層上にソース電極およびドレイン電極を配置する工程と、
（ｃ）ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層を薄膜化する工程と、
（ｄ）ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層上に有機半導体層を配置する工程
を含むことを特徴とする有機半導体装置の製造方法。
【請求項４】
工程（ｃ）をソース電極およびドレイン電極をマスクパターンとする自己整合的なエッチングにより行う請求項３に記載の有機半導体装置の製造方法。
【請求項５】
工程（ｃ）の後であって工程（ｄ）の前に、ウェット洗浄処理を行う請求項３または４に記載の有機半導体装置の製造方法。
【請求項６】
ウェット洗浄処理の後、熱処理をさらに行う請求項５に記載の有機半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、有機半導体装置およびその製造方法に関する。さらに詳しくは、本発明は、ソース−ゲート電極間およびドレイン−ゲート電極間の耐電圧を維持しつつ、閾値電圧および動作電圧を低減した有機半導体装置およびその製造方法に関する。本発明の有機半導体装置は、アクティブマトリクス液晶表示装置のアクティブ素子として好適に用いることができる。
【０００２】
【従来の技術】
ゲート絶縁体層としてＳｉＯ２、有機半導体層としてペンタセンを用いたＴＦＴ（薄膜トランジスタ）が、１ｃｍ２／Ｖｓ程度の電界効果移動度を実現し、注目を集めている（Ｙ．  Ｙ．  Ｌｉｎ，  Ｄ．  Ｊ．  Ｇｕｎｄｌａｃｈ，  Ｓ．  Ｆ．  Ｎｅｌｓｏｎ，  Ｔ．  Ｎ．  Ｊａｃｋｓｏｎ，  ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔ．  Ｖｏｌ．１８  ｐｐ．５０６−５０８  １９９７；非特許文献１）。このペンタセンを用いた有機ＴＦＴの主要な欠点は、高い電界効果移動度と高いオン・オフ比を実現するために、高い動作電圧が必要なことである。例えば、ゲート絶縁体層として膜厚０．４μｍのＳｉＯ２を使用した有機ＴＦＴでは、一般的に約１００Ｖの動作電圧が必要である。
【０００３】
ゲート絶縁体層が単層で構成されている場合、ゲート絶縁体層が厚ければ高い動作電圧が必要になる。これに対して、ゲート絶縁体層が薄ければ（例えば、０．１μｍ程度）動作電圧を低く抑えることができる。しかしながら、ゲート絶縁体層の薄膜化に伴い、耐電圧が低下し、絶縁破壊やリーク電流の増大といった半導体装置としての信頼性の低下が起こリ易くなる。また、ゲート絶縁体層の薄膜化は、半導体装置の製造を困難にする。したがって、単純な単層のゲート絶縁体層を薄膜化して動作電圧を低下させる方法は好ましくない。現行のａ−Ｓｉ（非結晶性Ｓｉ）を半導体層とするＴＦＴにおいてもゲート絶縁体層の厚さは一般的に０．３〜０．４μｍ程度である。
【０００４】
有機ＴＦＴの実用化には、層間リーク電流を低減しつつ、動作電圧を低くすることが必要とされている。
そこで、特開２００１−２４４４６７号公報（特許文献１）には、図６に示すように、ゲート絶縁体層の表面にパターン化された層間絶縁膜を導入することにより、層間リーク電流を低減した有機ＴＦＴ（コプラナー型半導体装置）が開示されている。
【０００５】
【特許文献１】
特開２００１−２４４４６７号公報
【非特許文献１】
Ｙ．  Ｙ．  Ｌｉｎ，  Ｄ．  Ｊ．  Ｇｕｎｄｌａｃｈ，  Ｓ．  Ｆ．  Ｎｅｌｓｏｎ，  Ｔ．  Ｎ．  Ｊａｃｋｓｏｎ，  ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔ．  Ｖｏｌ．１８  ｐｐ．５０６−５０８  １９９７
【０００６】
【発明が解決しようとする課題】
耐電圧を維持しつつ、層間リーク電流を低減した有機ＴＦＴを得るために、特許文献１に記載されているような、ゲート絶縁体層以外に層間絶縁膜を追加する方法では、製造工程が増加し、しかも歩留まりが低下するという問題が発生する。また、使用する装置や部材も増加するので、製造コストの増大を招くことになる。
さらに、ゲート絶縁体層に追加してチャネル部に相当する領域の層間絶縁膜の一部を薄膜化した構造では、最適なゲート絶縁体層に追加してゲート絶縁体層として作用する層間絶縁膜を導入せざるを得ず、最適なゲート絶縁体層のみの有機半導体装置と比較して、性能向上が難しいことが指摘できる。
【０００７】
本発明は、ソース−ゲート電極間およびドレイン−ゲート電極間の耐電圧を維持しつつ、閾値電圧および動作電圧を低減した有機半導体装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明者は、上記の課題を解決するために鋭意検討を重ねた結果、基板、ゲート電極、ゲート絶縁体層、ソース電極、ドレイン電極および有機半導体層からなる有機半導体装置において、ゲート絶縁体層を単層で構成し、ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層を、ソース電極およびドレイン電極と接する領域のゲート絶縁体層に比較して薄い構造にすることにより、ソース−ゲート電極間およびドレイン−ゲート電極間の耐電圧を維持しつつ、閾値電圧および動作電圧を低減した有機半導体装置を提供できることを見出し、本発明を完成するに到った。
【０００９】
かくして、本発明によれば、ゲート電極が配置された基板と、ゲート電極上に配置されたゲート絶縁体層と、ゲート絶縁体層上に配置されたソース電極およびドレイン電極と、ゲート絶縁体層、ソース電極およびドレイン電極の上に配置された有機半導体層とを備え、ゲート絶縁体層が単層で構成され、ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層が、ソース電極およびドレイン電極と接する領域のゲート絶縁体層に比較して薄い構造を有することを特徴とする有機半導体装置が提供される。
【００１０】
また、本発明によれば、上記の有機半導体装置の製造方法であり、
（ａ）基板にゲート電極を形成し、ゲート電極上にゲート絶縁体層を配置する工程と、
（ｂ）ゲート絶縁体層上にソース電極およびドレイン電極を配置する工程と、
（ｃ）ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層を薄膜化する工程と、
（ｄ）ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層上に有機半導体層を配置する工程
を含むことを特徴とする有機半導体装置の製造方法が提供される。
【００１１】
【発明の実施の形態】
本発明の有機半導体装置は、ゲート絶縁体層が単層で構成され、ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層が、ソース電極およびドレイン電極と接する領域のゲート絶縁体層に比較して薄い構造を有することを特徴とする。
このような構造を有する本発明の有機半導体装置は、従来の有機半導体装置と同じゲート電圧を印加した場合、有機半導体／ゲート絶縁体層界面に誘起されるキャリアが多くなり、閾値電圧が低下し、動作電圧も低下する。また、本発明の有機半導体装置は、ゲート絶縁体層が単層で構成されているので、使用する装置や部材を新たに追加する必要がなく、廉価に有機半導体装置を提供することができる。
【００１２】
本発明の有機半導体装置の製造方法は、（ａ）基板にゲート電極を形成し、ゲート電極上にゲート絶縁体層を配置する工程と、（ｂ）ゲート絶縁体層上にソース電極およびドレイン電極を配置する工程と、（ｃ）ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層を薄膜化する工程と、（ｄ）ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層上に有機半導体層を配置する工程を含むことを特徴とする。
【００１３】
工程（ｃ）をソース電極およびドレイン電極をマスクパターンとする自己整合的なエッチングにより行うのが好ましい。これにより、新たなマスクを追加することなく、ゲート絶縁体層を薄膜化することができる。
したがって、本発明の有機半導体装置の製造方法は、使用する装置や部材のコストを抑えることができるので、廉価に有機半導体装置およびアクティブ素子としてそれを用いたアクティブマトリクス液晶表示装置を提供することができる。
【００１４】
エッチングは、ドライ、ウエットのいずれであってもよい。ウエットエッチングでは、エッチングと同時にゲート絶縁体層の表面粗さを改善することができる。すなわち、ゲート絶縁体層の表面欠陥密度を低減でき、素子として機能させる際にキャリアがゲート絶縁体層の表面欠陥に起因する界面準位にトラップされにくくなり、素子特性が向上するので好ましい。
また、エッチングは、ゲート絶縁体層に対して、均一に行っても、必要に応じて不均一に行ってもよい。例えば、強い電界が印加されるソース電極および／またはドレイン電極の近傍のゲート絶縁体層が厚くなるように不均一にエッチングを行うことができる。
【００１５】
例えば、誘導放出プラズマ源（Ｉｎｄｕｃｔｉｖｅ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｓｏｕｒｃｅ：ＩＣＰ）を搭載したエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：ＲＩＥ）装置を用いてゲート絶縁体層をパターン化（薄膜化）する。ＩＣＰを搭載したＲＩＥでは、高密度プラズマを発生させることができ、高い異方性および選択性を有する。また、ＩＣＰは、均一なプラズマを生成できることからエッチング速度を正確に制御できると共に、エッチング後に基板の面内均一性を高めることができる。
【００１６】
工程（ｃ）の後であって工程（ｄ）の前に、ウェット洗浄処理を行うのが好ましく、ウェット洗浄処理の後、熱処理をさらに行うのが好ましい。
真空蒸着法などを用いて、ゲート絶縁体層上に有機半導体層１０７を形成する場合には、ゲート絶縁体層上の残渣などが核となり有機半導体層の薄膜が形成され、核となった残渣が半導体特性に悪影響を与えることがある。したがって、良好な半導体特性を示す有機半導体層を得るためには、ゲート絶縁体層表面の残渣および表面粗さを極力少なくする必要がある。この残渣および表面粗さを緩和するための方法として、ウェット洗浄処理および熱処理（アニール処理）が好ましい。
【００１７】
ウェット洗浄処理としては、上記の目的を達成し、かつ他の材料に悪影響を与えない方法であれば特に限定されず、例えばフッ酸などによる酸処理が挙げられる。具体的な方法は、実施例に記載する。
熱処理としては、上記の目的を達成し、かつ他の材料に悪影響を与えない方法であれば特に限定されず、その条件は、温度２００〜１０００℃程度、時間１０〜３００秒程度である。加熱温度は使用する基板に依存するが、高いほど欠陥が低減する。
【００１８】
図１は、本発明の有機半導体装置の一形態を示す概略断面図（ａ）および概略上面図（ｂ）である。図中、１０１は基板、１０２はゲート電極、１０３はゲート絶縁体層、１０４はソース電極、１０５はドレイン電極、１０７は有機半導体層、１０８は保護層を示す。
【００１９】
本発明の有機半導体装置に用いられる基板としては、絶縁性であれば特に限定されず、処理工程によって寸法変化の少ないものが好ましい。具体的には、合成石英基板、ガラス基板、プラスチック基板、シリコン基板などが挙げられる。また、基板コストを低減させ、かつフレキシビリティを有するデバイスを得るためには、折り曲げ可能な基板が好ましく、例えば、ＰＥＳ（ポリエーテルスルホン）基板、ポリイミド基板、ＰＥＴ（ポリエチレンテレフタレート）基板などが挙げられる。
基板の厚さは、構成材料などにより異なるが、０．５〜１．３ｍｍ程度である。
【００２０】
ゲート電極の構成材料としては、導電性材料であれば特に限定されない。具体的には、導電性有機材料、導電性インク、金属、合金、導電性金属酸化物、ドーピングなどで導電率を向上させた無機半導体および有機半導体が挙げられ、これらの材料は２種以上を併用してもよい。例えば、チタンおよび金の２層金属膜が挙げられる。ゲート絶縁体層がシリコン窒化膜（ＳｉＮｘ）のとき、チタンは金とＳｉＮｘ膜の密着性を向上させる効果があるので好ましい。
【００２１】
ゲート電極は、用いる材料に応じ、公知の方法で形成することができる。
形成プロセスが比較的簡便なことから、ポリアニリン、ポリチオフェンなどの導電性有機材料または導電性インクを用いた塗布法が好ましい。
ゲート電極の膜厚は、２０〜４００ｎｍ程度である。
ゲート電極は必ずしもパターニングされている必要はなく、パターニングされていない場合でも有機半導体素子として動作は可能である。しかしながら、寄生容量やアクティブマトリクス駆動することを考えるとパターニングされているのが好ましい。
【００２２】
ゲート絶縁体層の構成材料としては、例えば、窒化珪素（ＳｉｘＮ）などが挙げられる。
ゲート絶縁体層は、公知の方法、例えば、プラズマＣＶＤ法により形成することができる。
ゲート絶縁体層の膜厚は、ソース電極とドレイン電極に挟まれた領域で１０  〜２００ｎｍ程度、ソース電極およびドレイン電極と接する領域で１００〜４００ｎｍ程度である。ただし、前者の膜厚は後者の膜厚よりも薄い。前者の膜厚を薄くするほど低電圧動作が可能となる。
【００２３】
ソース電極、ドレイン電極の構成材料としては、導電性材料であれば特に限定されない。具体的には、金属、合金、導電性金属酸化物、ドーピングなどで導電率を向上させた無機半導体および有機半導体が挙げられる。これらの材料の中でも、半導体層との接触面において電気抵抗が小さく、半導体層とオーミック接触する材料が好ましい。また、半導体層とショットキー接合になってしまう材料であっても、その障壁が低いものであれば十分使用できる。例えば、チタンおよび金の２層金属膜が挙げられる。ゲート絶縁体層がシリコン窒化膜（ＳｉＮｘ）のとき、チタンは金とＳｉＮｘ膜の密着性を向上させる効果があるので好ましい。
ソース電極、ドレイン電極は、用いる材料に応じ、公知の方法で形成することができる。
【００２４】
有機半導体層の構成材料としては、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機珪素化合物などが好適に用いられるが、これらに限定されない。具体的には、高い電界効果移動度を有するペンタセンが挙げられる。
有機半導体層は、昇華、蒸着、分子線蒸着、電界重合またはこれらの組み合わせからなる方法、スピン塗布、浸漬塗布、溶液からの引き上げ法、自己集合、スタンピング、スクリーニング、溶射、インクジェット印刷、またはこれらの組み合わせからなる溶液ベースの方法により形成することができるが、これらの方法に限定されない。
有機半導体層の膜厚は、２．５〜３００ｎｍ程度である。
【００２５】
本発明の有機半導体装置には、保護膜を設けるのが好ましい。
保護膜は、他の処理に曝されることおよび外部環境から有機半導体装置を保護する。
保護膜の構成材料としては、ポリイミド、パリレン、非ドープ・ポリアニリンなどからなる重合体、ポリビニルアルコールなどの感光体材料、フッ素系ポリマーなどの有機材料、ＳｉＯ２、ＳｉＮｘなどの無機材料などが挙げられるが、これらの材料に限定されない。
保護膜は、用いる材料に応じ、公知の方法で形成することができる。プラズマＣＶＤをベースとする方法により保護膜を形成する場合には、基板温度が有機半導体層に与える影響を考慮する必要があり、溶媒ベースの方法で保護層を形成する場合には、溶媒が有機半導体層に与える影響を考慮しなければならない。
保護膜の膜厚は、１００〜５００ｎｍ程度である。
【００２６】
【実施例】
本発明を実施例によりさらに具体的に説明するが、これらの実施例により本発明が限定されるものではない。
【００２７】
（実施例１）
合成石英基板を用いて、図１に示される有機半導体装置を図２に示される製造工程により作製した。
図１は、本発明の有機半導体装置の一形態を示す概略断面図（ａ）および概略上面図（ｂ）であり、図２は、図１の有機半導体装置の製造工程を示す概略断面図（ａ）〜（ｇ）である。図中、１０１は合成石英基板、１０２はゲート電極、１０３はゲート絶縁体層（ＳｉＮｘ膜）、１０４はソース電極、１０５はドレイン電極、１０６はゲート絶縁体層エッチング領域（ソース電極とドレイン電極に挟まれた領域）、１０７は有機半導体層（ペンタセン蒸着膜）、１０８は保護層を示す。
【００２８】
まず、合成石英基板を洗浄した。
合成石英基板（直径３インチ、厚さ０．６ｍｍ）に対して、１５０℃、ＲＦパワー５０Ｗの条件下でＯ２プラズマによるアッシングを１５分間行い、有機物汚染を除去した。次いで、合成石英基板をバッファードフッ酸に１分間浸漬した後、合成石英基板を超純水に６分浸漬する洗浄処理を２回行った。洗浄後、超純水をＮ２ガスで吹き払った。
【００２９】
次いで、洗浄した合成石英基板１０１上にゲート電極１０２を形成した。
まず、フォトリソグラフ法により、合成石英基板１０１上にゲート電極１０２に対応するパターンを形成した。パターニング後、電子ビーム蒸着装置を用いてチタンおよび金を順次蒸着し（図２（ａ）参照）、リフトオフにより膜厚５０ｎｍのチタンおよび膜厚１００ｎｍの金の２層金属膜からなるゲート電極１０２を得た。蒸着時の基板温度は室温に設定した（図２（ｂ）参照）。
【００３０】
次いで、ゲート絶縁体層１０３としてシリコン窒化膜（ＳｉＮｘ）を形成した。
原料ガスとしてＳｉＨ４＋ＮＨ３＋Ｎ２を用いたプラズマＣＶＤ法により、膜厚４００ｎｍのＳｉＮｘ膜を形成した。形成時の基板温度を２００℃に設定した（図２（ｃ）参照）。ゲート絶縁体層１０３はゲート電極１０２の存在により、ゲート電極と同等の領域が膜厚分、隆起した構造となった。
【００３１】
次いで、ソース電極１０４およびドレイン電極１０５を形成した。
まず、フォトリソグラフ法により、ゲート絶縁体層１０３を形成した合成石英基板１０１上にソース電極１０４およびドレイン電極１０５に対応するパターンを形成した。パターニング後、電子ビーム蒸着装置を用いてチタンおよび金を順次蒸着し、リフトオフにより所望の形状の、膜厚５０ｎｍのチタンおよび膜厚２００ｎｍの金の２層金属膜からなるソース電極１０４およびドレイン電極１０５を得た。蒸着時の基板温度は室温に設定した（図２（ｄ）参照）。
ソース電極１０４およびドレイン電極１０５の大きさを１０００μｍ×５０μｍとし、チャネル幅Ｗを１０００μｍ、チャネル長をソース／ドレイン電極間のギャップに対応して１０μｍとした。
【００３２】
通常の有機半導体装置では、引き続いて有機半導体膜を作製するが、本発明では、ソース電極１０４とドレイン電極１０５に挟まれた領域１０６のゲート絶縁体層を、ソース電極１０４およびドレイン電極１０５と接する領域のゲート絶縁体層と比較して薄膜化することを特徴としている。
具体的には、ソース電極１０４およびドレイン電極１０５をマスクパターンとして自己整合的なエッチングにより、ゲート絶縁体層１０３をエッチングした。
【００３３】
まず、誘導放出プラズマ源（Ｉｎｄｕｃｔｉｖｅ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｓｏｕｒｃｅ：ＩＣＰ）を搭載したエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：ＲＩＥ）装置を用いてゲート絶縁体層１０３をパターン化（薄膜化）した。ＩＣＰを搭載したＲＩＥでは、高密度プラズマを発生させることができ、高い異方性および選択性を有する。また、ＩＣＰは、均一なプラズマを生成できることからエッチング速度を正確に制御できると共に、エッチング後に基板の面内均一性を高めることができる。
その条件は、圧力：１５ｍＴｏｒｒ、ＲＦ：ソース４０００Ｗ／バイアス１５００Ｗ、ガス：ＳＦ６／Ｏ２混合ガスでガス流量２００／４００ｓｃｃｍに設定した。この条件下で、ゲート絶縁体層１０３を５０秒間エッチングすることにより、エッチング前の膜厚４００ｎｍをエッチング後の膜厚１００ｎｍにした（図２（ｅ）参照）。
【００３４】
次いで、有機半導体層１０７を形成した。
まず、ゲート絶縁体層１０３表面の残渣および表面粗さを緩和するために、ウェット洗浄処理および熱処理を行った。
ゲート絶縁体層１０３を薄膜化した後、形成した層を含む合成石英基板１０１を１％フッ酸の緩衝溶液に１０秒間浸漬した。ドライエッチングなどにより生じる表面欠陥の多い領域は、ウェット洗浄処理におけるエッチングスピードが速くなるので、この工程により、有機半導体層１０７／ゲート絶縁体層１０３の界面トラップを低減させることができた。
次いで、２００℃で１２０秒間、熱処理を行った。この工程により、表面欠陥が低減した。
【００３５】
次いで、有機半導体層１０７を形成した。
原料として、市販のペンタセン粉末を昇華法により精製したものを用いた。
形成した層を含む合成石英基板１０１を真空蒸着装置内に設置し、装置内を真空状態にした（到達真空度は１×１０−６Ｔｏｒｒ）。次いで、ペンタセン粉末を蒸着させて、膜厚１００ｎｍ（ソース電極１０４とドレイン電極１０５に挟まれた領域１０６では、膜厚１００ｎｍ）の有機半導体層（ペンタセン蒸着膜）１０７を得た（図２（ｆ）参照）。
電子顕微鏡で観察したところ、ペンタセン蒸着膜の表面状態は、粒径が０．８〜１．６μｍの樹枝状結晶粒が確認された。比較として、ウェット洗浄処理および熱処理を施さないものについても同様にペンタセン蒸着膜を形成したが、その表面状態は、平均粒径が０．６μｍの樹枝状結晶粒であった。
【００３６】
次に、保護膜１０８を形成した。
蒸着法により、形成した層を含む合成石英基板１０１上に、膜厚２００ｎｍのＳｉＯ２層を形成した。蒸着時の基板温度は室温に設定した（図２（ｇ）参照）。
以上により本発明の有機半導体装置（有機ＴＦＴ素子）を得た。
【００３７】
次に、得られた本発明の有機ＴＦＴ素子を評価した。
測定する有機ＴＦＴ素子のゲート絶縁体層１０３の一部を剥離し、ゲート電極１０２をむき出しにし、これに銀ペーストを垂らし、乾燥させた。得られた測定基板を真空チャックで金属製のステージに固定し、ゲート電極１０２、ソース電極１０４およびドレイン電極１０５にプローバーの探針を接触させ、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄを印加して、Ｖｇ−Ｉｄ１／２曲線を測定した。なお、ドレイン電極１０５には、高感度のプローバー探針を接触させた。
【００３８】
図６は、従来の有機半導体装置を示す概略断面図であり、図中、６０１は基板、６０２はゲート電極、６０３はゲート絶縁体層、６０４は層間絶縁膜、６０５はソース電極、６０６はドレイン電極、６０７は有機半導体層（ペンタセン蒸着膜）を示す。
図８は、本発明の有機半導体装置（図１）と従来の有機半導体装置（図６）のＶｇ−Ｉｄ１／２曲線を示す図である。図中、８０１は図６に示す従来の有機半導体装置のＶｇ−Ｉｄ１／２曲線、８０２は図１に示す本発明の有機半導体装置のＶｇ−Ｉｄ１／２曲線である。
【００３９】
図８から、本発明の有機半導体装置は、従来の有機半導体装置に比べて、同じ大きさのチャネル幅（Ｗ）、チャネル長（Ｌ）において閾値電圧の低下（閾値電圧が０Ｖに近づく）が確認できる。閾値電圧はトランジスタのオン−オフが切り替わる電圧を意味し、デバイスとして利用する際には少なくとも閾値電圧以上のゲート電極を印加する必要がある。このことから、本発明の有機半導体装置は、従来の有機半導体装置に比べて、閾値電圧を低下させることができ、また動作電圧を低下させることができることがわかる。
【００４０】
また、本発明の有機半導体装置について、飽和領域から電界効果移動度を算出した。有機半導体層の形成前に、ウェット洗浄処理および熱処理を行ったものは、移動度が０．２７７ｃｍ２／Ｖｓを示したのに対して、前記処理を行わなかったものは、移動度が０．０６０ｃｍ２／Ｖｓであった。このことから、ウェット洗浄処理および熱処理が、エッチングによる残渣や表面粗さの緩和に有効であることがわかる。
【００４１】
図７は、従来の有機半導体装置を示す概略断面図であり、図中、７０１は基板、７０２はソース電極、７０３はドレイン電極、７０４は有機半導体層、７０５はゲート絶縁体層、７０６はゲート電極を示す。
本発明の有機半導体装置の製造工程は、図６および７に示されるような従来の有機半導体装置に比べて、煩雑でなく、歩留りよく、高機能を有する有機半導体装置を提供することができる。
【００４２】
（実施例２）
ソース電極１０４とドレイン電極１０５に挟まれた領域のゲート絶縁体層１０３を薄膜化する工程において、ＩＣＰモードを搭載していないＲＩＥ装置を用いること以外は、実施例１と同様にして、本発明の有機半導体装置（有機ＴＦＴ素子）を得た。
ＩＣＰを搭載していないＲＩＥ装置においても、基板とプラズマ源を接近させることによりＩＣＰと同様、高い異方性および選択性が得られた。また、この方法によれば、エッチング速度が速く、プロセス時間を短縮することができる。
具体的には、条件を圧力：１００ｍＴｏｒｒ、ＲＦ：４０００Ｗ、ガス：ＣＦ４／Ｏ２混合ガスでガス流量３７０／２５０ｓｃｃｍに設定し、この条件下で、ゲート絶縁体層１０３を３０秒間エッチングすることにより、エッチング前の膜厚４００ｎｍをエッチング後の膜厚１００ｎｍにした。
得られた有機半導体装置は、実施例１と同様に、良好な評価結果が得られた。
【００４３】
（実施例３）
ソース電極１０４とドレイン電極１０５に挟まれた領域のゲート絶縁体層１０３を薄膜化する工程をウェットエッチングにより行うこと以外は、実施例１と同様にして、本発明の有機半導体装置（有機ＴＦＴ素子）を得た。
エッチング速度が１００ｎｍ／分であるバッファードフッ酸（ＢＨＦ、フッ酸の緩衝溶液、ＨＦ＋ＮＨ４Ｆ、組成比１：６）溶液に、形成した層を含む合成石英基板１０１を３分間浸漬することにより、ゲート絶縁体層１０３をエッチング前の膜厚４００ｎｍをエッチング後の膜厚１００ｎｍにした。
得られた有機半導体装置は、実施例１と同様に、良好な評価結果が得られた。
【００４４】
（実施例４）
アクティブ素子として本発明の有機半導体装置を用いて、アクティブマトリクス液晶表示装置を作製した。
図３は、本発明の有機半導体装置をアクティブ素子として用いたアクティブマトリクス液晶表示装置の基本構成を示す概略断面図であり、図中、３０１はゲート端子およびゲート信号線、３０２はソース端子およびソース信号線、３０３および３０５はＣｓ端子およびＣｓ信号線、３０４はスイッチング素子領域、４０２はゲート電極およびゲート信号線、４０５はドレイン電極およびドレイン信号線、４１０はコンタクトホール、４１１は画素電極を示す。
【００４５】
図４は、図３におけるＡ−Ｂ線のアクティブマトリクス液晶表示装置の基本構成を示す概略断面図（ａ）およびその製造工程を示す概略断面図（ｂ）〜（ｋ）である。この図では、４画素の画素電極４１１が示されているが、実施例４では画素電極４１１が５０×５０画素備わった液晶表示装置を作製した。図中、４０１は基板、４０１’は対向基板、４０２はゲート電極およびゲート信号線、４０３はゲート絶縁体層、４０４はソース電極およびソース信号線、４０５はドレイン電極およびドレイン信号線、４０６はソース電極とドレイン電極に挟まれた領域、４０７は有機半導体層、４０８は保護層、４０９は感光性樹脂、４１１および４１１’は画素電極、４１２および４１２’は配向膜、４１３はプラスチックビーズ、４１４は液晶、４１５および４１５’は偏光板、４１７は液晶を示し、他の図番は図３に準ずる。
【００４６】
図５は、図３におけるＸ−Ｙ線のアクティブマトリクス液晶表示装置の製造工程を示す概略断面図（ａ）〜（ｃ）である。図中、４１６はゲート端子（入力パッド）を示し、他の図番は図４に準ずる。
【００４７】
まず、基板となる透明ガラス基板４０１（１２７ｍｍ×１２７ｍｍ、厚さ０．７ｍｍ）上に、スパッタリング法により、Ｔｉ／Ａｌ／ＴｉＮをそれぞれ膜厚３０／２００／１５０ｎｍで形成した（図４（ｂ）参照）。
次いで、第一のフォトマスクを用いたフォトリソグラフィー、塩素ガスを主体としたドライエッチング技術により、ゲート電極およびゲート信号線４０２、ゲート端子および信号線３０１、Ｃｓ端子および信号線３０３、３０５を形成した（図３および図４（ｃ）参照）。
【００４８】
次いで、プラズマＣＶＤ法により、ゲート絶縁体層４０３となるシリコン窒化膜を膜厚４００ｎｍで形成した（図４（ｄ）参照）。
次いで、スパッタ法により、Ｔｉ／Ａｌ／ＴｉＮをそれぞれ膜厚３０／１４０／５０ｎｍで形成し、第三のフォトマスクにてソース端子およびソース信号線３０２、ソース電極およびソース信号線４０４、ドレイン電極およびドレイン信号線４０５を形成した（図３および図４（ｅ）参照）。
【００４９】
次いで、実施例１と同様にして、ソース電極４０４とドレイン電極４０５で挟まれた領域４０６のゲート絶縁体層を、ソース電極４０４およびドレイン電極４０５と接する領域のゲート絶縁体層４０３と比較して薄膜化した。薄膜化された領域のゲート絶縁体層４０３は、エッチング前の膜厚４００ｎｍがエッチング後の膜厚１００ｎｍになった（図４（ｆ）参照）。
次いで、ゲート絶縁体層１０３表面のエッチング後の残渣および表面粗さを緩和するために、実施例１と同様にして、ウェット洗浄処理および熱処理を行った。
【００５０】
次いで、形成した層を含む基板４０１を真空蒸着装置内に設置し、装置内を真空状態にした（到達真空度は２〜４×１０−６Ｔｏｒｒ）。暗所にて昇華精製を施したペンタセン１０ｍｇを昇華金属用のタングステンボートに入れ、蒸着基板から５ｃｍ離して設置し、抵抗加熱により基板４０１上にペンタセンを真空蒸着させて、膜厚２００ｎｍ（ソース電極４０４とドレイン電極４０５に挟まれた領域４０６では、膜厚２００ｎｍ）の有機半導体層４０７を形成した。（図４（ｇ）参照）。
次いで、蒸着法により、保護層４０８として膜厚２００ｎｍのＳｉＯ２層を形成した。蒸着時の基板温度は室温に設定した（図４（ｈ）参照）。
【００５１】
次いで、光照射によりパターン形成可能な感光性樹脂４０９をスピンコートし、第四のフォトマスクにて露光、現像することでコンタクトホールを形成するためのパターン形成を行った。感光性樹脂としてポジ型のアクリル系樹脂、現像液としてＴＭＡＨを用いた（図４（ｉ）参照）。
【００５２】
作製する液晶表示装置は透過型であり、画素電極に透明電極を用いる必要があった。そこで、ドレイン電極４０５と透明電極となる画素電極４１１を電気接続するために、ドライエッチングにより、コンタクトホール４１０を形成した（図４（ｊ）参照）。
また、ゲート端子３０１、ソース端子３０２およびＣｓ端子３０３上にも、信号入力あるいは電気的接続を行う必要があるため、開口部（図示せず）を形成した（図３参照）。
【００５３】
次いで、各層が形成された基板４０１を温度８５℃のベーク炉で２００秒、熱処理を行い、感光性樹脂４０９を架橋させた。熱処理後の感光性樹脂４０９の膜厚は２μｍであった。
図５（ａ）は、ゲート電極４０２へのゲート端子（入力パッド）４１６上の図３のＸ−Ｙ断面構造であり、感光性樹脂４０９を塗布、露光し、ベークさせた後の状態を示す。ゲート端子３０１およびＣｓ端子３０３の断面構造は、どちらも図５（ａ）に示した構造のようになっている。
【００５４】
次いで、ゲート端子３０１およびＣｓ端子３０３上のゲート絶縁体層４０３（窒化シリコン膜）および保護膜４０８（シリコン酸化膜）を除去するために、パターン形成した感光性樹脂４０９をマスクパターンとして、以下のような条件でドライエッチング処理を行った（図３参照）。
【００５５】
ドライエッチング処理では、有機半導体層にダメージを与えないような条件を選択した。すなわち、エッチングガスとしてＣＦ４イオン（３３０ｓｃｃｍ）およびＯ２（１７０ｓｃｃｍ）を用い、ＧＡＰ距離１３０ｍｍで、ＲＩＥ（反応性イオンエッチング）モードで、電力２．４ｋＷ、圧力３００ｍＴｏｒｒ、温度６０℃の条件で処理した。その結果、ゲート絶縁体層４０３（窒化シリコン膜）および保護層４０８（シリコン酸化膜）が除去され、信号入力が可能な端子３０１およびＣｓ端子３０３が形成された（図５（ｂ）参照）。
【００５６】
最後に、透明画素電極４１１となる透明導電性金属ＩＴＯをスパッタ法により、膜厚２００ｎｍになるように成膜し、第五のフォトマスクを用いたウェットエッチング法により、透明画素電極４１１を形成した（図４（ｋ）参照）。
図５（ｃ）は、このときの図３におけるＸ−Ｙ断面であり、ゲート電極の入力パッド４１６が形成されている。
以上により本発明の有機半導体装置を有する基板（電界効果型トランジスタを有する有機ＴＦＴ基板）を得た。
【００５７】
次いで、厚さ０．７ｍｍの透明ガラス基板４０１’上に、スパッタリング法により、透明電極４１１’としてＩＴＯを膜厚１００ｎｍになるように形成し、対向基板を得た。また、カーボンペーストを用いて共通電極への電極接続を行った。
次いで、得られた有機ＴＦＴ基板と対向基板の双方に、膜厚２００ｎｍ程度の配向膜４１２および４１２’を形成した。両基板に直径３μｍのプラスチックビーズ４１３を散布し、両基板を貼り合わせ、両基板の間の空隙に液晶（組成物）４１７を注入し、ＵＶ硬化樹脂で封止した。
【００５８】
次いで、有機ＴＦＴ基板と対向基板の表面に偏光板４１５および４１５’を貼付した。
以上により、アクティブ素子として本発明の有機半導体装置（有機ＴＦＴ素子）を用いたアクティブマトリクス液晶表示装置（電界効果型トランジスタを有する有機ＴＦＴ基板）を得た。
【００５９】
実施例１に示したように、本発明の有機半導体装置は、図６に示されるような同一サイズの従来の有機半導体装置に比べて、閾値電圧を低下させることができ、また動作電圧を低下させることができる。
得られたアクティブマトリクス液晶表示装置は、従来のアクティブマトリクス液晶表示装置に比べて、開口率および透過率が高く、コントラストが高く、階調表示に優れていた。
【００６０】
実施例４では、白黒表示のアクティブマトリクス液晶表示装置を作製したが、本実施例のような正方形の画素を３画素に分割し、赤、青、緑の色で区切られたカラーフィルターの対向基板を用いることにより、フルカラー表示が可能となる。
【００６１】
実施例４では、透過型の液晶表示装置を作製したが、本発明の有機半導体装置は、バックライトを必要としない反射型の液晶表示装置にも適用できる。この場合、画素電極としての透明電極の代わりに、Ａｌのような反射材料を用いることができるので、コンタクトホール４１０を加工することなしに、ドレイン電極を画素電極として用いることができる。したがって、製造方法がより簡便になる。また、ゲート絶縁体層の成膜温度を下げることができるので、フレキシブルなプラスチック基板上にも形成することができる。
【００６２】
以上、実施例４では、透過型の液晶表示装置について説明したが、本発明の有機半導体装置は、例えば、集積回路、液晶以外のディスプレイおよびシステムなどの他のデバイスにも応用が期待できる。
【００６３】
【発明の効果】
本発明の有機半導体装置は、ゲート絶縁体層が単層で構成され、ソース電極とドレイン電極に挟まれた領域のゲート絶縁体層が、ソース電極およびドレイン電極と接する領域のゲート絶縁体層に比較して薄い構造を有するので、ソース−ゲート電極間およびドレイン−ゲート電極間の耐電圧を維持しつつ、閾値電圧および動作電圧を低減した有機半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の有機半導体装置の一形態を示す概略断面図（ａ）および概略上面図（ｂ）である。
【図２】図１の有機半導体装置の製造工程を示す概略断面図（ａ）〜（ｇ）である。
【図３】本発明の有機半導体装置をアクティブ素子として用いたアクティブマトリクス液晶表示装置の基本構成を示す概略断面図である。
【図４】図３におけるＡ−Ｂ線のアクティブマトリクス液晶表示装置の基本構成を示す概略断面図（ａ）およびその製造工程を示す概略断面図（ｂ）〜（ｋ）である。
【図５】図３におけるＸ−Ｙ線のアクティブマトリクス液晶表示装置の製造工程を示す概略断面図（ａ）〜（ｃ）である。
【図６】従来の有機半導体装置を示す概略断面図である。
【図７】従来の有機半導体装置を示す概略断面図である。
【図８】本発明の有機半導体装置（図１）と従来の有機半導体装置（図６）のＶｇ−Ｉｄ１／２曲線を示す図である。
【符号の説明】
１０１、４０１、６０１、７０１  基板（合成石英基板）
１０２、４０２、６０２、７０６  ゲート電極
１０３、４０３、６０３、７０５  ゲート絶縁体層（ＳｉＮｘ膜）
１０４、６０５、７０２  ソース電極
１０５、６０６、７０３  ドレイン電極
１０６、４０６  ゲート絶縁体層エッチング領域（ソース電極とドレイン電極に挟まれた領域）
１０７、４０７、６０７、７０４  有機半導体層（ペンタセン蒸着膜）
１０８、４０８  保護層
３０１  ゲート端子およびゲート信号線
３０２  ソース端子およびソース信号線
３０３、３０５  Ｃｓ端子およびＣｓ信号線
３０４  スイッチング素子領域
４０１’  対向基板
４０２  ゲート電極およびゲート信号線
４０４  ソース電極およびソース信号線
４０５  ドレイン電極およびドレイン信号線
４０９  感光性樹脂
４１０  コンタクトホール
４１１  画素電極
４１１’  画素電極（透明電極）
４１２、４１２’  配向膜
４１３  プラスチックビーズ
４１４  液晶
４１５、４１５’  偏光板
４１６  ゲート端子（入力パッド）
６０４  層間絶縁膜
８０１  図６に示す従来の有機半導体装置のＶｇ−Ｉｄ１／２曲線
８０２  図１に示す本発明の有機半導体装置のＶｇ−Ｉｄ１／２曲線
【図１】
2005072053.tif 000003
【図２】
2005072053.tif 000004
【図３】
2005072053.tif 000005
【図４】
2005072053.tif 000006
【図５】
2005072053.tif 000007
【図６】
2005072053.tif 000008
【図７】
2005072053.tif 000009
【図８】
2005072053.tif 000010