(57)【要約】【課題】大判積層体基板に一体化された基板単位を容易に検査、選別できる、ハンドリングに優れコスト低減を可能とする集合積層体基板を提供する。【解決手段】電子回路基板となる基板単位USBi-jを多数一体化した集合積層体基板1において、基板単位USBi-jに設けられたキャビティCVi-jの底面に位置する配線導体層WICLに形成された露出導体要素EPCEと、ハーフダイスが切削する溝領域DGORに位置するメッキダイバー配線PDWをキャスタレーションCSRi-jB、CSRi-jCを使用して導通させ、電解メッキ終了後にこのメッキダイバー配線PDWをハーフダイスで切断分離することにより、基板単位USBi-jを電気的に絶縁分離することで課題を解決する。【選択図】図７
2005243961.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と導体層が交互に積層された構造を有する電子回路基板となるべき基板単位が、該基板単位を分離するための予定分離線により仕切られる形にて面内方向に複数一体化された集合積層体基板において、
個々の前記基板単位は、第１の積層体からなる第１部分の第１主表面上において、該第１主表面を部分的に覆う第２の積層体からなる第２部分とを有し、該第２部分に前記予定分離線が設定され、
前記第１部分の第１主表面の前記第２部分に覆われていない露出領域に露出導体要素が形成され、該露出導体要素は、前記第２部分を経由するメッキダイバー配線により、隣接する前記基板単位の前記露出導体要素と導通してなり、
前記露出導体要素と前記メッキダイバー配線は前記誘電体層と一体焼成される下地メタライズ層を有し、他方前記露出導体要素においては該下地メタライズ層上に形成される電解メッキ層を有し、
さらに前記メッキダイバー配線は、前記第１部分の第１主表面上にて、一端が前記露出導体要素に接続し、他端が前記第２部分による被覆領域内の終端部に至る本体ダイバー部と、
前記第２部分において、該第２部分の第１主表面上又は該第１主表面と、前記第１部分の第１主表面との厚さ方向途中位置に配置される切断用ダイバー部とを有し、
該切断用ダイバー部の各末端と前記本体ダイバー部の終端部とを、前記第２部分の厚さ方向に形成された接続導体部により結合したことを特徴とする集合積層体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、1つの電子回路基板を形成する基板単位を複数一体化した積層体基板において、その積層体基板上にある個々の基板単位の製品検査を容易にする集合積層体基板関するものである。
【背景技術】
【０００２】
情報化社会の進展に伴って携帯電話、衛星通信等の移動体通信網あるいはインターネット、高速データ通信等の固定通信網が普及し、これらの通信機器に使用される無線高周波回路または高速デジタル回路に、機器の軽薄短小、低コス化、高性能化を実現する方法として、誘電体を用いた積層体基板が多用されるようになった。通常、この積層体基板には基板単位としての電子回路基板が複数一体化された大判積層体基板を使用して製品の量産が行われる。
【０００３】
この大判積層体基板に電解メッキを使用して露出表面あるいはビア、スルーホール等に導体層、電極、接続用パッドが形成されている場合には、基板単位の各電子回路基板がメッキダイバーと称される導体層で相互に接続されており、電気的に絶縁分離されていないことが多々有る。このようなときには、特許文献１，２に示されるように、大判積層体基板にダイシング装置等を使用してそれぞれの基板単位を切断分離した後に、各基板単位を個別に製品検査する。例えば、探針、アダプタ等を備えた測定機器使用して電子回路基板の性能や特性を調べ、検査対象の基板単位が仕様に適合しているか検査して、基板単位毎に製品の良否を選別することが行われている。
【特許文献１】特開２００２−１６４４６７号公報
【特許文献２】特開２００２−２０３７３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、多数の基板単位を積層体基板に一体化した大判積層体基板を一旦切断分離してしまうと、形状の小さい基板単位は、検査機器への移動、供給や測定治具への取り付け等のハンドリングに複雑な装置が必要となったり、製品の出荷等に際して特別な包装や梱包が必要になったりして、コストアップを生じ易い。
【０００５】
また基板単位がOEM製品として半完成の電子基板として顧客に出荷され、さらに顧客側で後加工してその電子基板を完成し、各電子基板の製品検査を実施するような場合には、個別状態の基板単位よりも大判積層体基板に一体化された基板単位の方が操作しやすい場合がある。
【０００６】
本発明の課題は、大判積層体基板に一体化された基板単位を容易に検査・選別できる、ハンドリングに優れコスト低減を可能とする集合積層体基板を提供することにある。
【課題を解決するための手段及び発明の効果】
【０００７】
上記課題を解決するために本発明の集合積層体基板は、誘電体層と導体層が交互に積層された構造を有する電子回路基板となるべき基板単位が、基板単位を分離するための予定分離線により仕切られる形にて面内方向に複数一体化された集合積層体基板において、
個々の基板単位は、第１の積層体からなる第１部分の第１主表面上において、第１主表面を部分的に覆う第２の積層体からなる第２部分とを有し、第２部分に予定分離線が設定され、
第１部分の第１主表面の第２部分に覆われていない露出領域に露出導体要素が形成され、露出導体要素は、第２部分を経由するメッキダイバー配線により、隣接する基板単位の露出導体要素と導通してなり、
露出導体要素とメッキダイバー配線は誘電体層と一体焼成される下地メタライズ層を有し、他方露出導体要素においては下地メタライズ層上に形成される電解メッキ層を有し、
さらにメッキダイバー配線は、第１部分の第１主表面上にて、一端が露出導体要素に接続し、他端が第２部分による被覆領域内の終端部に至る本体ダイバー部と、
第２部分において、第２部分の第１主表面上又は第１主表面と、第１部分の第１主表面との厚さ方向途中位置に配置される切断用ダイバー部とを有し、
切断用ダイバー部の各末端と前記本体ダイバー部の終端部とを、第２部分の厚さ方向に形成された接続導体部により結合したことを特徴とする。
【０００８】
このようにすると、積層体の第１部分に積層体の第２部分を重ねた構成の集合積層体基板の第２部分に設けられた、メッキダイバー配線の切断用ダイバー部を予定分離線に沿ってダイシングすることにより、（露出導体要素上にメッキを形成するために使用される）メッキダイバー配線によって相互に接続されている複数の基板単位を、それぞれに電気的に分離絶縁することができる。その結果、複数の基板単位を面状に一体化した集合積層体基板上において、各々の基板単位はその電気的な性能や特性を個々に検査したり、さらには特性を調整したり、それがもつ電気値を適正範囲にトリミングすることが可能になる。
【０００９】
また本発明の集合積層体基板は、基板単位の厚さ方向に貫通し、第１部分の第1主表面と反対側にある第２主表面からダイシングで切削する溝領域におよぶ導体層がその内面に形成されたキャスタレーションと、
基板単位は第２部分の第１主表面側に設けられ、水晶振動子、弾性表面波応用素子および圧電セラミック振動子の少なくともいずれかの振波動利用トランスデューサを収容するキャビティと、
基板単位の厚さ方向において溝領域外に位置するキャビティの底面に、電解メッキ層を形成するための露出導体要素を有する配線導体層と、
基板単位の厚さ方向において溝領域内に位置し、キャスタレーションを介して露出導体要素に導通し、かつ切断用ダイバー部を含むメッキ・ダイバー配線を形成する分岐導体層と、
を備えるように構成することができる。
【００１０】
このようにすると、集合積層体基板の第２部分に設けられた、メッキダイバー配線の切断用ダイバー部を、キャスタレーションのガイドに従って精度良くダイシング、例えばハーフダイスすることができる。そのため、基板単位のキャビティに設置された振波動利用トランスデューサを含むそれぞれの電子回路基板の電気特性を、集合積層体基板の状態において検査、調整もしくはモニタすることができる。
【００１１】
また本発明の集合積層体基板は、基板単位の厚さ方向に貫通し、第１部分の第1主表面と反対側にある第２主表面からダイシングで切削する溝領域外の範囲おいて導体層がその内面に形成されたキャスタレーションと、
基板単位は第２部分の第１主表面側に設けられ、水晶振動子、弾性表面波応用素子および圧電セラミック振動子の少なくともいずれかの振波動利用トランスデューサを収容するキャビティと、
基板単位の厚さ方向において溝領域外に位置するキャビティの底面に、電解メッキ層を形成するための露出導体要素を有する配線導体層と、
第２部分の第１主表面に封止電解メッキ層および切断用ダイバー部を形成する表面下地導体パターンを有する表面導体層と、
露出導体要素と表面下地導体パターンとを接続する複数のビアと、
を備えるように構成してもよい。
【００１２】
このようにすると、キャビティの底面、すなわち第１部分の第１主表面に形成された露出導体要素に導通するメッキダイバー配線と、第２部分の第１主表面にキャビティ封止用に設けられたメッキ層を形成するための、表面下地導体パターンに導通するメッキダイバー配線とを共通にすることができ、集合積層体基板の導体層の構成、配置を簡単にすることができてコスト低減になる。併せて、基板単位のキャビティに設置された振波動利用トランスデューサを含むそれぞれの電子回路基板の電気特性を、集合積層体基板の状態において検査、調整もしくはモニタすることができる。
【００１３】
また本発明の集合積層体基板は、基板単位の４隅に設けられ、配線導体層上の各露出導体要素と、第１部分の第２主表面の裏面導体層に接続メッキ電極を形成するために用意された各電極導体パターンとをそれぞれに導通するキャスタレーションと、
露出導体要素上に形成され、その上に水晶振動子の対応する電極を導伝導接着剤を用いて接続した２つの電解メッキ電極パッドと、
を有する構成にしてもよい。
【００１４】
このようにすると、キャビティに設置された水晶振動子の２つの電極と基板単位の裏面、すなわち第１部分の第２主表面に設けられたメッキ電極をキャスタレーションを介してそれぞれ接続することができる。その結果、メッキダイバー配線の切断用ダイバー部を、キャスタレーションのガイドに従ってダイシングすることにより、各基板単位に設置された水晶振動子の振動周波数他の特性を、集合積層体基板の状態において、検査したり調整したりすることができる。
【００１５】
また本発明の集合積層体基板製造方法は、セラミック誘電体層の原料セラミック粉末に溶剤を配合してシート状に成形されたセラミックグリーンシート上に、金属粉末を使用してスクリーン印刷法により導体層を形成し、該セラミックグリーンシートと該導体層を多層に積層したセラミック積層体を焼成して集合積層体基板を造る積層体基板製作手段と、
予定分離線に沿ってダイシングすることにより、第２部分の第１主表面から、第１主表面と第２部分の第１主表面との厚さ方向の途中位置の範囲に亙る溝を形成し、メッキダイバー配線の切断用ダイバー部を切断して集合積層体基板の各々の基板単位を電気的に絶縁分離する基板単位分離手段と、
分離されたそれぞれの基板単位である電子回路基板の各接続メッキ電極にアダプタもしくはプローブを接触させて、発振周波数、周波数特性、Ｓパラメータ、雑音、高調波および消費電力の少なくともいずれかの電気的特性を測定または調整し、その電気的特性の良否を判定する基板単位検査手段とを備え、
基板単位検査手段の結果に基づいて集合積層体基板上で、それぞれの基板単位の良否を選別することを特徴とする。
【００１６】
このようにすると、個別の電子回路基板である基板単位を多数に一体化した集合積層体基板を製作し、それをダイシング、たとえばハーフダイスして各基板単位を分離絶縁する。このため、それぞれの基板単位の電気的性能や電気的特性を、集合積層体基板状態において精度良くかつスピーディに検査、調整、トリミング等の電気的操作を実現することができる。その結果、基板単位を一体化した集合積層体基板上で個々の基板単位、すなわち各製品の良否を効率的に選別することが可能になる。また、この集合積層体基板が半製品である場合には、顧客に納品した半製品に所要の後加工が施されて完成品もしくは次段階の半製品になったときに、適切な調整、再検査、再選別を効率的に行うことが容易である。さらに、この集合積層体基板は通常数ｃｍ四方のサイズになるので、数mm四方サイズである基板単位に比べて梱包、物流に際して手間等の費用を低減すると共に出荷、入荷等の管理を容易にすることができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付の図面を参照しつつ本発明の集合積層体基板の最良形態を説明する。図１から図４を用いて本発明の集合積層体基板の第１の実施形態について説明する。集合積層体基板1は第１の積層体SLS1である第１部分PT1の上に第２の積層体SLS2である第２部分PT2が形成された構成（詳細後述）になっている。積層体は誘電体層および、誘電体層と一体焼成された下地メタライズ層UMLである各導体層から構成される。図１に第２部分PT2の第１主表面MSS1である表面導体層SCNL上に設けられた表面下地導体パターンSUCPと、その上に電解メッキ法で形成する封止電解メッキ層EPSL並びにメッキダイバー配線PDWを示す。ダミー（製品間取り用スペース）の間に基板単位USB1-1、USB1-2、USB2-1、USB2-2、が配置され、各々の基板単位USBi-j（ｉ：1、2、3、---、j：1、2、3、---）には振波動利用トランスデューサWVTRを収容するキャビティCvi-jのそれぞれに設けられている。それぞれの基板単位USBi-jの4隅にはキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDが設けられこれらの中心をダイシングの予定分離線PSLが通る。
【００１８】
これらのキャスタレーションは集合積層体基板を厚さ方向に貫通するViaまたはPTH：Plated Through Hole の一種で、ハーフダイスで基板単位USBi-jの切断用ダイバー部BPDを切断分離して、それぞれの基板単位USBi-jを電気的に分離絶縁することが可能である。このとき、ダイシングのカッター(刃厚約200um)をこれらの貫通孔でガイドできるように孔径は数百umの大きさを有し、貫通孔の内面は所定範囲に亙って導体層が形成されている。この導体層によって、各基板単位USBi-jの導体パターンをメッキダイバー（配線）を接続することができる。メッキダイバーとはWiring Divergence for Platingのことを意味し、積層体基板の露出部分に電解メッキをかける際に、被メッキ領域を電解槽の負電極又は正電極に通電するために、メッキ通電のための分岐配線を積層体基板に配置することを指す。
【００１９】
図２に第２の積層体SLS2である第２部分PT2の中途位置に設けられた分岐導体層DCL上に形成されたメッキダイバー配線PDW（本体ダイバー部BPD＋切断用ダイバー部BPD）を示す。図１と同様に、それぞれの基板単位USBi-jの4隅にはキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDが設けられ、これらの中心をダイシングの予定分離線PSLが通る。この予定分離線PSLとメッキダイバー配線PDWが交差する部分が、ダイシングにおけるカッターでハーフダイスされて切断される切断用ダイバー部DPDに相当する。図３に第１部分PT2の第１主表面MSF1であり、また振波動利用トランスデューサWVTR、例えば水晶振動子Xtali-jを収容する各キャビティCVi-jの底面でもある配線導体層WICLに形成された露出導体要素EPCEの導体パターンを示す。図１と同様に、それぞれの基板単位USBi-jの4隅にはキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDが設けられ、これらの中心をダイシングの予定分離線PSLが通る。
図４に第１部分PT1の第2主表面MSF2（集合積層体基板1の裏面）である電極導体パターンERCPi-jA、ERCPi-jB、ERCPi-jC、ERCPi-jD並びにその上に形成された接続メッキ電極CPELi-jA、CPELi-jB、CPELi-jC、CPELi-jDを示す。なお、図１と同様に、それぞれの基板単位USBi-jの4隅にはキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDが設けられ、これらの中心をダイシングの予定分離線PSLが通る。図３の露出導体要素EPCEの一部である電解メッキ電極パッドEPERi-jMおよびEPERi-jNはキャスタレーションCSRi-jB、CSRj-jDを介して図４の接続メッキ電極パッドCPELi-jB、CPELi-jDにそれぞれ接続される。これによって各々のキャビティCvi-jに収容された水晶振動子Xtali-j等の振波動利用トランスデューサWVTRの電極は集合積層体基板1の裏面である第１部分PT1の第2主表面MSF2に形成された接続メッキ電極パッド（以後、「裏面電極」ともいう）CPELi-jB、CPELi-jDに導通する。その結果、各基板単位USBi-jの裏面電極にアダプタあるいはプローブを接触させることにより、水晶振動子Xtali-j等の振波動利用トランスデューサWVTRの電気特性の調整、トリミングもしくは検査をすることが可能になる。
【００２０】
次に、前述の図１から図４に説明した基板単位USBi-jの構成並びに構造を、図７の模式構造図を用いて説明する。第１部分PT1の第2主表面MSF2である最下面（集合積層体基板1の裏面）から第２部分PT2の第2主表面MSS2である最上面（集合積層体基板1の表面）に向けて各面の構成と機能を順次に説明する。基板単位USBi-jの4隅には最下層から最上層に貫通するキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDが設けられ、最下層の裏面導体層BSCLには４つの電極導体パターンERCPi-jA、ERCPi-jB、ERCPi-jC、ERCPi-jDが設けられている。その上の層である第１部分PT1の第1主表面MSF1には配線導体層WICLが有り、その面上には露出導体要素EPCEが形成されて，前記の振波動利用トランスデューサWVTRのそれぞれの電極に接続している。
【００２１】
さらに上層の第２部分の途中位置に設けられた分岐導体層DCL上には、メッキダイバー配線PDW（本体ダイバー部BPD＋切断用ダイバー部BPD）が形成され、予定分離線PSLに沿って行われるハーフダイスによってその切断用ダイバー部DPDが切断分離される。これらの裏面導体層BSCLと、配線導体層WICLおよび分岐導体層DCLは４つのキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDの内面に形成された導体層を介してそれぞれに接続されている。最上層、すなわち第２部分PT２の第１主表面MSS１には表面下地導体パターンSUCPが設けられ、キャビティCVi-jに収容された、水晶振動子Xtali-j（共振子、フィルタ）、表面弾性波応用素SAWi-j子（共振子、フィルタ、コンボルバ、コリレータ）、圧電セラミックPEDi-j（共振子、フィルタ）等の振波動利用トランスデューサWVTRを密閉／封止するための封止電解メッキ層EPSLが形成される。
【００２２】
前述の基板単位USBi-jを複数（図示では４つ）一体化した集合積層体基板1の構成を、図８の模式構造図に示す。キャビティCVi-jの底面に形成され、そこに収容された振波動利用トランスデューサWVTRのそれぞれの電極に導通している配線導体層WICLは、キャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDを介してその上層にある分岐導体層DCLに接続される。各々の基板単位USBi-jはこの分岐導体層DCLによって相互に接続されているので、電解メッキを行った際に、露出導体要素EPCEを通じて振波動利用トランスデューサWVTRのそれぞれの電極に対向する電解メッキ電極パッドEPERは電解メッキ槽の負電極に導通して、その表面にメッキ(Au又はCu)が形成される。同様に、振波動利用トランスデューサWVTRを密閉／封止するための封止電解メッキ層EPSLも表面下地導体パターンSUCPで各々の基板単位USBi-jが相互に接続されているので、電解メッキ槽の負電極に導通してその表面にメッキ(Au又はCu)が形成される。
【００２３】
次に、図８の基板単位USB2-1のキャスタレーションCSR2-1Bの中心線を通るＹ軸、そのＹ軸に直交しキャスタレーションCSR2-1Bの底面の中心Ｏを通るＸ、Ｚ軸で表される直交座標ＸＹＺにおいて、ＸＹ平面を通る断面図を図９に示す。模式的断面図９を用いて基板単位USBi-jとキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDの関係と機能をさらに説明する。具体的には、図８のＹ軸は図１の断面ＡＡに相当し、Ｘ軸は図１の断面Ｂ１−Ｂ２−Ｂ３に相当する。この断面Ｂ１−Ｂ２−Ｂ３を詳細に表したのが図９の模式断面図である。集合積層体基板1の基板単位USBi-jの裏面（第１部分ＰＴ１の第２主表面ＭＳＦ２）から表面（第２部分ＰＴ２の第１主表面ＭＳＳ１）に貫通するキャスタレーションCSRi-jB、CSRi-jCが設けられている。第１部分PT1の最下層の裏面導体層BSCLにはそれぞれ電極導体パターンERCPi-jB、ERCPi-jCが設けられており、その表面に接続メッキ電極パターンCPELi-jB、CPELi-jCが形成される。
【００２４】
その上の層である第１部分PT1の第1主表面MSF1には配線導体層WICLが有り、その面上には露出導体要素EPCEが形成されている。この露出導体要素EPCEには電解メッキにより電解メッキ電極パッドEPERが作られ、導伝導接着剤20を使用して水晶振動子Xtali-j等の振波動利用トランスデューサWVTRの接続電極XTELに接続される。このとき、例えば水晶振動子Xtali-jはアルミナバンプ30を梁の支点としてキャビティCVi-jの底面に固定接続される。その上層の第２部分の途中位置に設けられた分岐導体層DCL上には、メッキダイバー配線PDW（本体ダイバー部BPD＋切断用ダイバー部BPD）が形成されて、各基板単位を相互に接続している。これらの裏面導体層BSCLと、配線導体層WICLおよび分岐導体層DCLは４つのキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDの内面に形成された導体層を介してそれぞれに接続されている。
【００２５】
予定分離線PSLに沿ってハーフダイスが行われるとき、表面（第２部分ＰＴ２の第１主表面ＭＳＳ１）からダイシングによってカッター40で切削された溝領域DGORは、分岐導体層DCLに達する（キャビティCVi-jの底面である配線導体層WICLには届かない）ので、メッキダイバー配線PDW上の切断用ダイバー部BPDが切断されて、それぞれの基板単位USBi-jは分離絶縁される。また基板単位USBi-jの表面である最上層、すなわち第２部分PT２の第１主表面MSS１には表面下地導体パターンSUCPが設けられ、キャビティCVi-jに収容された、振波動利用トランスデューサWVTRを密閉／封止するための封止電解メッキ層EPSLが形成される。
【００２６】
キャビティCVi-jの底面にある配線導体層WICLは集合積層体基板1の深い所に位置するので、ハーフダイスのダイシングで直接的に切断分離することができない。また集合積層体基板1の裏面（第１部分ＰＴ１の第２主表面ＭＳＦ２）からは、表面に形成された封止電解メッキ層EPSLのメッキパターンなどの集合積層体基板1の詳細が見えないのでハーフダイスでキャビティCVi-jの底面にある配線導体層WICLを正確に切断分離することは難しい。よって、このように配線導体層WICLに導通するメッキダイバー配線PDWを、キャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDの内面に形成された導体層の働きで表面に近い位置に引き上げて、ハーフダイスが形成する溝領域DGORに、メッキダイバー配線PDWの切断用ダイバー部BPDが来るように設定する。その結果、集合積層体基板1をダイシングで切断して各々の基板単位USBi-jを機械的に分離せずに、ハーフダイスでこの切断用ダイバー部BPDを切断分離することで、それぞれの基板単位USBi-jを電気的に絶縁分離することができる。
【００２７】
ここで発明の集合積層体基板1の具体的構成について、アルミナセラミックスを誘電体材料として使用した無機基板例にとって説明する。各誘電体層は比誘電率εrを有する誘電体材料で形成され、誘電体材料にはアルミナ含有量を９８％以上としたアルミナ質セラミックス、ムライト質セラミックス、窒化アルミニウムセラミックス、窒化珪素セラミックス、炭化珪素セラミックスおよびガラスセラミックス等、高周波領域において誘電損失が小さい材質が適用される。この場合、比誘電率εrはεr＝5〜20に調整される。また、各導体層には配線導体WICL、メッキダイバー配線PDW、信号伝送線路あるいは各種電極等の導体パターンが金属導体で形成され、金属導体の材質としては、例えばセラミック誘電体層の材質としてガラスセラミックスを用いる場合には、Ag、Au、Cuのいずれかを主成分とするものを使用することができる。
【００２８】
次に本発明の集合積層体基板1の製造方法について簡単に説明する。まず、誘電体層となるべきセラミックグリーンシートを用意する。該セラミックグリーンシートは、セラミック誘電体層の原料セラミック粉末（例えば、ガラスセラミック粉末の場合、ホウケイ酸ガラス粉末とアルミナ等のセラミックフィラー粉末との混合粉末）に溶剤（アセトンなど）、結合剤［アクリル系樹脂（例えば、ポリアクリル酸エステル）など］、可塑剤（ブチルベンジルフタレート等）、解膠剤［脂肪酸（グリセリントリオレート等）など］の添加剤を配合して混練し、ドクターブレード法等によりシート状に成形したものである。
【００２９】
そして、このセラミックグリーンシート上に、導体層（配線導体WICL、メッキダイバー配線PDW、信号伝送線路等）である各種導体パターンあるいは電極導体を金属粉末を使用して所定の形状に形成する。この金属粉末形状はCuまたはAgを主成分とする金属粉末のペーストを用いて公知のスクリーン印刷法により形成される。導体層の金属粉末形状を形成したら、その上に別のセラミックグリーンシートを重ね、さらに金属粉末形状印刷／セラミックグリーンシート積層の工程を繰り返し、セラミック積層体基板１０となるべきグリーン積層体を得る。なお、導体層間を接続するViaあるいはPTHを形成する場合は、セラミックグリーンシートのビア形成位置にドリル等を用いて穿孔しておき、ここに金属ペーストを充填するようにする。上記のグリーン積層体は、個々の基板単位USBi-jの導体層金属粉末形状が所定配置・配列にて連続的に複数形成されたものであり、これを焼成することにより、図１〜４および図８に示すような、集積積層体基板1が得られる。
【００３０】
次に本発明の集合積層体基板1の第２の実施形態について説明する。図５に第２部分PT2の第１主表面MSS1である表面導体層SCNL上に設けられた表面下地導体パターンSUCPと、その上に電解メッキ法で形成する封止電解メッキ層EPSL並びにメッキダイバー配線PDWを示す。集合積層体基板1には基板単位USB1-1、USB1-2、USB2-1、USB2-2、が配置され、各々の基板単位USBi-j（ｉ：1、2、3、---、j：1、2、3、---）には振波動利用トランスデューサWVTRを収容するキャビティCvi-jのそれぞれに設けられている。それぞれの基板単位USBi-jの4隅にはキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDが設けられ、これらの中心をダイシングの予定分離線PSLが通る。
【００３１】
図６に第１部分PT2の第１主表面MSF1であり、また振波動利用トランスデューサWVTRを収容する各キャビティCVi-jの底面でもある配線導体層WICLに形成された露出導体要素EPCEの導体パターンを示す。図１と同様に、それぞれの基板単位USBi-jの4隅にはキャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDが設けられ、これらの中心をダイシングの予定分離線PSLが通る。この露出導体要素EPCEにメッキ通電を行えるようにするため、キャスタレーションCSRi-jA、CSRi-jB、CSRi-jC、CSRj-jDの両脇に、第１主表面MSS1の表面導体層SCNL上に設けられた表面下地導体パターンSUCPに導通するビアが設けられている。（詳細は後述）この表面下地導体パターンSUCPが露出導体要素EPCEに対するメッキダイバー配線の役割を果たす。
【００３２】
前述の図８と同様に示される集合積層体基板1が有り、基板単位USB2-1のキャスタレーションCSR2-1Bの中心線を通るＹ軸、そのＹ軸に直交しキャスタレーションCSR2-1Bの底面の中心Ｏを通るＸ、Ｚ軸で表される直交座標ＸＹＺにおいて、ＸＹ平面を通る実施例２の集合積層体基板1の断面図を図10に示す。模式的断面図10を用いて基板単位USBi-jの構成と機能を説明する。具体的には、Ｙ軸は図５の断面ＡＡに相当し、Ｘ軸は図５の断面Ｃ１−Ｃ２−Ｃ３−Ｃ４に相当する。この断面Ｃ１−Ｃ２−Ｃ３−Ｃ４を詳細に表したのが図９の模式断面図である。集合積層体基板1の基板単位USBi-jの裏面（第１部分ＰＴ１の第２主表面ＭＳＦ２）から表面（第２部分ＰＴ２の第１主表面ＭＳＳ１）に貫通するキャスタレーションCSRi-jB、CSRi-jCが設けられている。第１部分PT1の最下層の裏面導体層BSCLにはそれぞれ電極導体パターンERCPi-jB、ERCPi-jCが設けられており、その表面に接続メッキ電極パターンCPELi-jB、CPELi-jCが形成される。
【００３３】
その上の層である第１部分PT1の第1主表面MSF1には配線導体層WICLが有り、その面上には露出導体要素EPCEが形成されている。この露出導体要素EPCEには電解メッキにより電解メッキ電極パッドEPERが作られ、導伝導接着剤20を使用して水晶振動子Xtali-j等の振波動利用トランスデューサWVTRの接続電極XTELに接続される。このとき、例えば水晶振動子Xtali-jはアルミナバンプ30を梁の支点としてキャビティCVi-jの底面に固定接続される。配線導体層WICL上の露出導体要素EPCEはビアViai-j-nに接続されて、集合積層体基板1の基板単位USBi-jの表面である最上層、すなわち第２部分PT２の第１主表面MSS１に形成された表面下地導体パターンSUCPに導通する。この表面下地導体パターンSUCPにはメッキダイバー配線PDW（本体ダイバー部BPD＋切断用ダイバー部BPD）が配置されて、各基板単位を相互に接続している。
【００３４】
予定分離線PSLに沿ってハーフダイスが行われるとき、表面のメッキダイバー配線PDW上の切断用ダイバー部BPDが切断されて、それぞれの基板単位USBi-jは分離絶縁される。また集合積層体基板1の基板単位USBi-jの表面である最上層、すなわち第２部分PT２の第１主表面MSS１には表面下地導体パターンSUCPが設けられ、キャビティCVi-jに収容された、振波動利用トランスデューサWVTRを密閉／封止するための封止電解メッキ層EPSLが形成される。
このように配線導体層WICLに導通するメッキダイバー配線PDWを、ビアViai-j-nの働きで集合積層体基板1の表面に引き上げて、ハーフダイスが形成する溝領域DGORに、メッキダイバー配線PDWの切断用ダイバー部BPDが来るように設定する。その結果、集合積層体基板1をダイシングで切断して各々の基板単位USBi-jを機械的に分離せずに、ハーフダイスでこの切断用ダイバー部BPDを切断分離することで、それぞれの基板単位USBi-jを電気的に絶縁分離することができる。
【００３５】
なお、請求項１に記載された「接続導体部」JCNは模式的構造図９（実施形態１）に示されたキャスタレーションCSRi-jB、CSRi-jC並びに模式的構造図１０（実施形態２）に示されたビアViai-j-nを示す。キャビティCVi-jの底面である配線導体層WICLに形成された露出導体要素EPCEを、この「接続導体部」によってハーフダイスの溝領域DGORに配置された切断用ダイバー部BPDを有するメッキダイバー配線PDW（本体ダイバー部BPD＋切断用ダイバー部BPD）に接続することで、各々の基板単位USBi-jを電気的に分離絶縁することが可能になる。
【００３６】
最後に、各基板単位USBi-jを測定、検査、調整およびトリミングする方法について簡単に説明する。集合積層体基板1の裏面、すなわち底面に設けられている各基板単位USBi-jのそれぞれの接続電極（接続メッキ電極CPEL）に計測装置（例えば、Network Analyzer、Frequency Counter、Spectrum Analyzer、NF Meter、RF Power Meterなど）に設けられた専用アダプタあるいはプローブを接続する。この計測装置を使用して、各基板単位USBi-jの電気的特性（例えば、発振周波数、発振出力の電力、信号対雑音比並びに周波数スペクトラムの分布、入出力のＳパラメータ、増幅器の利得および雑音指数、あるいは出力信号の高調波歪の解析、また直流の消費電力など）を検査、調整ならびにトリミングすることができる。さらには、検査結果に基づいて基板単位USBi-jの良否（仕様に適合しているか否か）を自動選別あるいはマーキングすることも可能である。このとき、各基板単位USBi-jは機構的に一枚の集合積層体基板1になっているので、前述のアダプタ、プローブ等の位置決めが容易であり、且つ集合積層体基板1を機械的に移動させることで、連続的に基板単位USBi-jの検査、調整を行うことが可能であるため、調整、検査の速度を向上させて、基板単位の生産性を向上させることができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の集合積層体基板の第１の実施形態において、表面導体層と各基板単位に設けられたキャビティを説明する図。
【図２】本発明の集合積層体基板の第１の実施形態において、メッキダイバー配を線形成する分岐導体層を説明する図。
【図３】本発明の集合積層体基板の第１の実施形態において、キャビティの底面に位置する配線導体層に形成された露出導体要素の導体パターンを説明する図。
【図４】本発明の集合積層体基板の第１の実施形態において、裏面導体層に設けられた電極導体パターン上に形成された接続メッキ電極を説明する図。
【図５】本発明の集合積層体基板の第２の実施形態において、表面導体層と各基板単位に設けられたキャビティを説明する図。
【図６】本発明の集合積層体基板の第２の実施形態において、キャビティの底面に位置する配線導体層に形成された露出導体要素の導体パターン説明する図。
【図７】本発明の集合積層体基板の第１の実施形態において、基板単位の構成を説明する図。
【図８】本発明の集合積層体基板の第１の実施形態において、集合積層体基板の構成を説明する図。
【図９】本発明の集合積層体基板の第１の実施形態において、図１の断面Ｂ１−Ｂ２−Ｂ３を表す集合積層体基板の模式的構造図。
【図１０】本発明の集合積層体基板の第２の実施形態において、図５の断面Ｃ１−Ｃ２−Ｃ３−Ｃ４を表す集合積層体基板の模式的構造図。
【符号の説明】
【００３８】
1  集合積層体基板
USBi-j  基板単位
CSRi-jA、CSRi-jB、CSRi-jC、CSRj-jD  キャスタレーション
CVi-j  キャビティ
20  導伝導接着剤
30  アルミナバンプ
40  ハーフダイスのカッター
SLS1  第１の積層体
SLS2  第２の積層体
PT1  第１部分
PT2  第２部分
MSF1  第１部分PT1の第1主表面
MSF2  第１部分PT1の第２主表面
MSS1  第２部分PT1の第1主表面
MSS2  第２部分PT1の第２主表面
Viai-j  ビア
DGOR  ハーフダイスが形成する溝領域
SCNL  表面導体層
SUCP  表面導体下地導体パターン
WVTR  振波動利用トランスデューサ
PDW  メッキダイバー配線
BPD  本体ダイバー部
DPD  切断ダイバー部
WICL  配線導体層
EPCE  露出導体要素
UML  下地メタライズ層  
EPER  電解メッキ電極パッド
DCL  分岐導体層
CPEL  裏面導体層
ERCP  電極導体パターン
CPEL  接続メッキ電極
EPL  電解メッキ層
JCN  接続導体部
EPSL  封止メッキ層
【図１】
2005243961.tif 000003
【図２】
2005243961.tif 000004
【図３】
2005243961.tif 000005
【図４】
2005243961.tif 000006
【図５】
2005243961.tif 000007
【図６】
2005243961.tif 000008
【図７】
2005243961.tif 000009
【図８】
2005243961.tif 000010
【図９】
2005243961.tif 000011
【図１０】
2005243961.tif 000012