(57)【要約】【課題】外部からの動作機能を選択する指示信号に基づき書き込みポートの動作制御を行うことによりメモリバスの効率的使用を可能にしたバースト転送モード付データ転送装置を得る。【解決手段】クライアント  インターフェースを構成する書き込みポート１−２は、入力されたデータを順次蓄積するＦＩＦＯ方式のメモリ１−４と、制御レジスタ１−７を含む転送要求発生部１−６とを有し、外部からの指示信号に従って制御レジスタ１−７を制御することによって、蓄積されたデータがバースト転送数を超えると転送要求信号を発行して入力データのバースト転送を自動的に開始させ、又、前記ＦＩＦＯ方式のメモリ１−４に蓄積されたデータに対するクリア機能及びフラッシュ機能を選択制御する。【選択図】      図１
2005025363.tif 000002
【特許請求の範囲】
【請求項１】
クライアントからの入力データを受ける複数のクライアント  インターフェース  ブロックが共通のメモリバスを介してメモリコントローラに接続され、前記メモリコントローラの制御のもとで単一メモリとの間でバースト転送され前記入力データの読み書きを行うバースト転送モード付データ転送装置であって、
前記クライアント  インターフェース  ブロックは、前記単一メモリへの書き込みデータの蓄積及び転送要求制御を行う少なくとも１個の書き込みポートを有し、前記書き込みポートに入力され蓄積されたデータがバースト転送数を超えると転送要求信号を発行して入力データのバースト転送を自動的に開始させるとともに、外部からの指示信号に従って前記書き込みポートに入力され蓄積されたデータに対するクリア機能及びフラッシュ機能を選択制御する転送要求発生部を含むことを特徴とするバースト転送モード付データ転送装置。
【請求項２】
前記書き込みポートは、クライアントから入力されたデータを順次蓄積し、前記メモリコントローラからの出力データイネーブル信号を受けて該データを前記単一メモリへバースト転送するＦＩＦＯ方式のメモリと、
前記ＦＩＦＯ方式のメモリに接続され、転送イネーブルレジスタ、クリアレジスタ、及びフラッシュレジスタを含む制御レジスタを有し、前記ＦＩＦＯ方式のメモリにバースト転送分のデータが蓄積されたことを確認した後、外部からの転送イネーブル信号を受けた前記転送イネーブルレジスタから前記データのバースト転送を行わせる転送要求信号を発行して前記ＦＩＦＯ方式のメモリから前記単一メモリへのバースト転送を実行させ、そのバースト転送終了後、またはバースト転送モード中において前記クリアレジスタが外部からのクリア信号を受けると前記ＦＩＦＯ方式のメモリに蓄積されたデータに対するクリア機能を実行させ、また前記フラッシュレジスタが外部からのフラッシュ信号を受けて前記ＦＩＦＯ方式のメモリに蓄積されたデータを押出すフラッシュ機能を実行させることのできる転送要求発生部と、
前記ＦＩＦＯ方式のメモリに対する入力データイネーブル信号の入力端に接続され、前記転送イネーブル信号を受けて前記入力データイネーブル信号をマスクするデータイネーブルマスク部と、を含むことを特徴とする請求項１記載のバースト転送モード付データ転送装置。
【請求項３】
クライアントから入力されたデータを複数のクライアント  インターフェース  ブロックの夫々が受け、共通のメモリバスを介してメモリコントローラに接続され、前記メモリコントローラの制御のもとで単一メモリとの間で前記データの読み書きを行うため前記データをバースト転送するデータ転送方法であって、
前記クライアント  インターフェース  ブロックは、前記単一メモリへの書き込みデータの蓄積及び転送要求制御を行う少なくとも１個の書き込みポートを有し、
前記書き込みポートに入力され蓄積されたデータがバースト転送数を超えると転送要求信号を発行して前記入力データのバースト転送を自動的に開始させるステップと、
外部からの指示信号に従ってデータに対してクリア機能またはフラッシュ機能を選択し実行するステップとよりなることを特徴とするデータ転送方法。
【請求項４】
前記クライアント  インターフェース  ブロックに含まれる前記書き込みポートは、クライアントから入力されたデータを順次蓄積するＦＩＦＯ方式のメモリと、外部からの転送イネーブル信号を受けてセットされる転送イネーブルレジスタ、クリア信号を受けてセットされるクリアレジスタ及びフラッシュ信号を受けてセットされるフラッシュレジスタを含む転送要求発生部を有し、前記転送要求発生部に総転送データ数及びその他のデータを設定するステップと、
転送イネーブル信号を供給し前記転送イネーブルレジスタをセットするステップと、
前記転送イネーブルレジスタがセットされた状態のとき前記ＦＩＦＯ方式のメモリに入力され蓄積されたデータがバースト転送数を超えたことを確認し前記転送要求発生部からバースト転送要求信号を発行するステップと、
前記メモリコントローラが前記バースト転送要求信号を受け、その転送を受諾すると前記ＦＩＦＯ方式のメモリに出力データイネーブル信号を供給するステップと、
前記ＦＩＦＯ方式のメモリが出力データイネーブル信号を受けるごとに、蓄積されていたデータを前記単一メモリへ書き込みデータとしてバースト転送するステップと、
前記データの１回分のバースト転送の終了後、前記転送イネーブルレジスタがセットされた状態にある限り順次、次回分のバースト転送が継続されるステップと、
前記転送イネーブルレジスタがリセットされた状態で、外部から供給されたクリア信号により前記クリアレジスタがセットされると、バースト転送終了後、またはバースト転送モード中において前記ＦＩＦＯ方式のメモリ中に残されているデータをクリアするステップと、
前記ＦＩＦＯ方式のメモリ中に残されているデータをクリアした後、前記クリアレジスタをリセットするステップと、
前記クリアレジスタがリセット状態のとき、続いて外部から供給されたフラッシュ信号により前記フラッシュレジスタがセットされると、前記ＦＩＦＯ方式のメモリ中に残されているデータに対するバースト転送要求を発行し、前記データを前記単一メモリへの書き込みデータとして転送するステップと、
前記バースト転送が終了すると前記フラッシュレジスタをリセットするステップと、よりなることを特徴とする請求項３記載のデータ転送方法。
【請求項５】
前記クライアント  インターフェース  ブロックに含まれる書き込みポートは、クライアントから入力されたデータを順次蓄積するＦＩＦＯ方式のメモリと、外部からの転送イネーブル信号を受けてセットされる転送イネーブルレジスタ、クリア信号を受けてセットされるクリアレジスタ及びフラッシュ信号を受けてセットされるフラッシュレジスタを含む転送要求発生部を有し、
外部からの転送イネーブル信号を受けた前記転送イネーブルレジスタがセット状態のとき、前記フラッシュ信号を受けてフラッシュレジスタをセットして実行の予約状態にしておくステップと、
クライアントから入力され蓄積された最後のバースト転送数に満たないデータが前記ＦＩＦＯ方式のメモリに転送され、その転送が終了すると前記転送イネーブルレジスタがリセットされ、予約された前記フラッシュレジスタが実行され前記転送要求発生部から転送要求信号を発行するステップと、
前記メモリコントローラが前記転送要求信号を受け、その転送を受諾すると前記ＦＩＦＯ方式のメモリに出力データイネーブル信号を供給するステップと、
前記ＦＩＦＯ方式のメモリが出力データイネーブル信号を受けると、最後のバースト転送数に満たないデータを前記単一のメモリへの書き込みデータとして転送するステップと、
最後のバースト転送数に満たないデータのバースト転送終了後、前記フラッシュレジスタをリセットするステップと、を含むことを特徴とする請求項３記載のデータ転送方法。
【請求項６】
前記クライアント  インターフェース  ブロックに含まれる書き込みポートは、クライアントから入力されたデータを順次蓄積するＦＩＦＯ方式のメモリと、外部からの転送イネーブル信号を受けてセットされる転送イネーブルレジスタ、クリア信号を受けてセットされるクリアレジスタ及びフラッシュ信号を受けてセットされるフラッシュレジスタとを含む転送要求発生部を有し、
外部からの前記転送イネーブル信号を受けて転送イネーブルレジスタをセットするステップと、
前記ＦＩＦＯ方式のメモリへのクライアントからの入力データの転送終了または転送中止を確認するステップと、
前記データの転送終了または転送中止を確認した後、前記ＦＩＦＯ方式のメモリに蓄積されたデータに対するクリア機能、フラッシュ機能及びデータの転送の再開機能のいずれかを選択するステップと、
前記クリア機能が選択された場合、前記転送イネーブルレジスタがリセットされ、外部から供給されたクリア信号により前記クリアレジスタがセットされると、バースト転送終了確認時またはバースト転送の中止時に前記ＦＩＦＯ方式のメモリ中に残されているデータをクリアするステップと、
前記フラッシュ機能が選択された場合、前記転送イネーブルレジスタがリセットされ、外部から供給されたフラッシュ信号により前記フラッシュレジスタがセットされると、前記ＦＩＦＯ方式のメモリ中のバースト転送の終了時又は中止時におけるデータをフラッシュするステップと、
データの転送の再開機能が選択された場合、再び前記転送イネーブルレジスタをセットし、前記ＦＩＦＯ方式のメモリに対する入力データの転送を再開するステップとを含むことを特徴とする請求項３記載のデータ転送方法。
【請求項７】
クライアントから入力されたデータを複数のクライアント  インターフェース  ブロックが夫々受け、共通のメモリバスを介してメモリコントローラに接続され、前記メモリコントローラの制御のもとで単一メモリとの間で前記データの読み書きを行うため前記データをバースト転送するデータ転送プログラムであって、
前記クライアント  インターフェース  ブロックは、前記単一メモリへの書き込みデータの蓄積及び転送要求制御を行う少なくとも１個の書き込みポートを有し、
前記書き込みポートに入力され蓄積されたデータがバースト転送数を超えると転送要求信号を発行して前記入力データのバースト転送を自動的に開始させる手段と、
外部からの指示信号に基づいて入力データのクリア機能またはフラッシュ機能を選択し実行する手段とよりなることを特徴とするデータ転送プログラム。
【請求項８】
前記クライアント  インターフェース  ブロックに含まれる書き込みポートは、入力されたデータを蓄積するＦＩＦＯ方式のメモリと、外部からの転送イネーブル信号を受けてセットされる転送イネーブルレジスタ、クリア信号を受けてセットされるクリアレジスタ及びフラッシュ信号を受けてセットされるフラッシュレジスタを含む転送要求発生部を有し、
前記転送要求発生部に総転送データ数及びその他のデータを設定する手段と、
転送イネーブル信号を供給し前記転送イネーブルレジスタをセットする手段と、
前記転送イネーブルレジスタがセットされた状態のとき前記ＦＩＦＯ方式のメモリに入力され蓄積されたデータがバースト転送数を超えたことを確認し前記転送要求発生部がバースト転送要求信号を発行する手段と、
前記メモリコントローラが前記バースト転送要求信号を受け、その転送を受諾すると前記ＦＩＦＯ方式のメモリに出力データイネーブル信号を供給する手段と、
前記ＦＩＦＯ方式のメモリが出力データイネーブル信号を受けるごとに蓄積されていたデータを前記単一メモリへ書き込みデータとしてバースト転送する手段と、
前記データの１回分のバースト転送の終了後、前記転送イネーブルレジスタがセットされた状態にある限り順次、次回分のバースト転送が継続される手段と、
前記転送イネーブルレジスタがリセットされた状態で、外部から供給されたクリア信号により前記クリアレジスタがセットされると、バースト転送終了後、またはバースト転送モード中において前記ＦＩＦＯ方式のメモリ中に残されているデータをクリアする手順と、
前記ＦＩＦＯ方式のメモリ中に残されているデータをクリアした後、前記クリアレジスタをリセットする手段と、
前記クリアレジスタがリセット状態のとき、続いて外部から供給されたフラッシュ信号により前記フラッシュレジスタがセットされると、前記ＦＩＦＯ方式のメモリ中に残されているデータに対するバースト転送要求を発行し、前記データを前記単一メモリへの書き込みデータとして転送する手段と、
前記バースト転送が終了すると前記フラッシュレジスタをリセットする手段とよりなることを特徴とする請求項７記載のデータ転送プログラム。
【請求項９】
前記クライアント  インターフェース  ブロックに含まれる書き込みポートはクライアントから入力されたデータを順次蓄積するＦＩＦＯ方式のメモリと、外部からの転送イネーブル信号を受けてセットされる転送イネーブルレジスタ、クリア信号を受けてセットされるクリアレジスタ及びフラッシュ信号を受けてセットされるフラッシュレジスタを含む転送要求発生部を有し、
外部からの転送イネーブル信号を受けた前記転送イネーブルレジスタがセット状態のとき、前記フラッシュ信号を受けてフラッシュレジスタをセットして実行の予約状態にしておく手段と、
クライアントから入力され蓄積された最後のバースト転送数に満たないデータが前記ＦＩＦＯ方式のメモリに転送され、その転送が終了すると前記転送イネーブルレジスタがリセットされ、予約された前記フラッシュレジスタが実行され前記転送要求発生部から転送要求信号を発行する手段と、
前記メモリコントローラが前記転送要求信号を受け、その転送を受諾すると前記ＦＩＦＯ方式のメモリに出力データイネーブル信号を供給する手段と、
前記ＦＩＦＯ方式のメモリが出力データイネーブル信号を受けると、最後のバースト転送数に満たないデータを前記単一のメモリへの書き込みデータとして転送する手段と、
最後のバースト転送数に満たないデータのバースト転送終了後、前記フラッシュレジスタをリセットする手段とを含むことを特徴とする請求項７記載のデータ転送プログラム。
【請求項１０】
クライアントから入力されたデータを複数のクライアント  インターフェース  ブロックの夫々が受け、共通のメモリバスを介してメモリコントローラの制御のもとで単一メモリとの間で前記データの読み書きを行うため前記データをバースト転送するデータ転送プログラムであって、
前記クライアント  インターフェース  ブロックに含まれる書き込みポートは入力されたデータを蓄積するＦＩＦＯ方式のメモリと、外部からの転送イネーブル信号を受けてセットされる転送イネーブルレジスタと、クリア信号を受けてセットされるクリアレジスタと、フラッシュ信号を受けてセットされるフラッシュレジスタとを含む転送要求発生部を有し、
外部からの前記転送イネーブル信号を受けて転送イネーブルレジスタをセットする手段と、
前記ＦＩＦＯ方式のメモリへのクライアントからの入力データの転送終了または転送中止を確認する手段と、
前記データの転送終了または転送中止を確認した後、前記ＦＩＦＯ方式のメモリに対するクリア機能、フラッシュ機能及びデータの転送の再開機能のいずれかを選択する手段と、
前記クリア機能が選択された場合、前記転送イネーブルレジスタがリセットされ、外部から供給されたクリア信号により前記クリアレジスタがセットされると、バースト転送終了確認時またはバースト転送の中止時に前記ＦＩＦＯ方式のメモリ中に残されているデータをクリアする手段と、
前記フラッシュ機能が選択された場合、前記転送イネーブルレジスタがリセットされ、外部から供給されたフラッシュ信号により前記フラッシュレジスタがセットされると、前記ＦＩＦＯ方式のメモリ中のバースト転送の終了時又は中止時におけるデータをフラッシュする手段と、
データの転送の再開機能が選択された場合、再び前記転送イネーブルレジスタをセットし、前記ＦＩＦＯ方式のメモリに対する入力データの転送が再開される手段とを含むことを特徴とする請求項７記載のデータ転送プログラム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バースト転送モードでデータの転送を行うデータ転送装置、データ転送方法及びデータ転送プログラムに関する。
【０００２】
【従来の技術】
一般に、バースト転送はデジタル信号による連続したデータを転送する際、アドレス指定などの手順を一部省略することによって、転送速度を上げる手法であり、メモリの読み書きの高速化や、周辺機器とのデータ転送の高速化などの局面で利用されている。
【０００３】
従来のバースト転送に関する技術として、例えば、画像入力装置−メモリ−画像出力装置間のデータ転送を高速に行うための機構が開示されている。（例えば、特許文献１参照。）。
【０００４】
又、従来、複数のクライアント  インターフェース  ブロックが単一のメモリとの間でバースト転送モードでデータの読み書きを行う図５に示すようなシステムが知られている。
【０００５】
図５は、クライアント（図上Ｃｌｉｅｎｔと記す）５０−４〜５０−Ｎとクライアント  インターフェース（図上Ｃｌｉｅｎｔ  ＩＦと記す）５−４〜５−ｎとでなるクライアント  インターフェース  ブロックが複数個で単一のメモリ５−１を共有するシステムを示している。
【０００６】
クライアント５０−４〜５０−Ｎは、夫々がクライアント  インターフェースブロックを構成するクライアント  インターフェース５−４，５−５，・・・５−ｎとメモリバス５−３を介してメモリコントローラ５−２に接続される。単一メモリ５−１は、メモリコントローラ５−２に接続されクライアント  インターフェース  ブロックとの間でデータの読み書きが行われる。
【０００７】
データの書き込みは、クライアント５０−４〜５０−Ｎがメモリコントローラ５−２にデータの転送要求を行い、メモリコントローラ５−２は、各々の転送要求を受け優先順位に従って単一メモリ５−１に対してデータのバースト転送を順次実行する。
【０００８】
図６は、クライアント  インターフェースの概略の内部構成を示す。複数の書き込みポート（図上Ｗｒｉｔｅ  Ｐｏｒｔと記す）６−１，６−２・・・６−Ｎと記す）と、複数の読み出しポート（図上Ｒｅａｄ  Ｐｏｒｔと記す）６０−１，６０−２、・・・６０−Ｎと記す）と、アービタ（図上Ａｒｂｉｔｅｒと記す）６−７とで構成される。１個のクライアント  インターフェースに含まれる書き込みポートの個数と読み出しポートの個数はクライアントの用途によって異なる。
【０００９】
各々の書き込みポート６−１，６−２・・・６−Ｎは、クライアントからの入力データをメモリ５−１への書き込みデータとして入力し、ＦＩＦＯ方式のメモリ（後述する図７に図示）に一旦蓄積した後アービタ６−７を介してメモリコントローラ５−２へ転送し、メモリコントローラ５−２の制御のもとでメモリ５−１にデータの書き込みを行う。
【００１０】
一方、メモリ５−１からの読み出しデータは、メモリコントローラ５−２、クライアント  インターフェースのアービタ６−７を介して読み出しポート６０−１，６０−２・・・６０−ｎに入力され、優先順位に従って読み出される。
【００１１】
図７は、図６に示す各書き込みポート６−１，６−２・・・６−Ｎの内部構成とその周辺構成を示す図である。
図に示す書き込みポート６−Ｎは、ファイフォ（ＦＩＦＯ）（以降ＦＩＦＯ方式のメモリと記す）７−３と出力データカウンタ７−５を含む転送要求発生部７−２とを有し、転送要求発生部７−２にはメモリ５−１への書き込みを行う総データ数が総転送数として設定される。
【００１２】
ＦＩＦＯ方式のメモリ７−３にはクライアント７−１からメモリ５−１に書き込むデータが転送され入力される。このとき、入力データと、その入力データが有効であることを示す入力データイネーブル信号が同時に入力され、この入力データイネーブル信号が“１”であるときのみデータはＦＩＦＯ方式のメモリ７−３に格納される。
【００１３】
転送要求発生部７−２は、ＦＩＦＯ方式のメモリ７−３中に蓄積されたデータ数の監視を行い、１回のバースト転送が行えるだけのデータが存在することを確認するとアービタ７−４へ転送要求信号を送出する。このアービタ７−４からの転送要求信号をメモリコントローラ５−２によってその転送が受諾されるとメモリコントローラ５−２からその制御により１回のバースト転送数分の出力データイネーブル信号がアービタ７−４を介してＦＩＦＯ方式のメモリ７−３へ入力される。
【００１４】
ＦＩＦＯ方式のメモリ７−３は、出力データイネーブル信号を受けると格納されていたデータをアービタ７−４を介してメモリバス５−３に出力し、メモリコントローラ５−２を介してメモリ５−１に転送し１回のバースト転送が終了する。クライアント７−１は、指定した転送数分のデータをＦＩＦＯ方式のメモリ７−３に空きがある限り入力し続け、転送要求発生部７−２は、ＦＩＦＯ方式のメモリ７−３にバースト転送が可能である数のデータが存在する限り転送要求信号を発行する。
【００１５】
しかし、ＦＩＦＯ方式のメモリ７−３からのデータの転送数がバースト転送数の整数倍である場合、出力データイネーブル信号を受けることにより転送は完了するが、整数倍でない場合は転送要求発生部７−２に含まれる出力データカウンタ７−５で転送済みデータ数を監視し、（総転送数（Ａ）−転送済みデータ数（Ｂ））で表される残り転送数がバースト転送数（Ｃ）よりも少なくなった際、（（Ａ）−（Ｂ）＜（Ｃ））で表される場合、残り転送数を１回のバースト転送数としてバースト転送を行うことによりデータ転送を完了する。
【００１６】
図８は、上述したデータ転送プロセスに従った転送要求発生部７−２の内部動作を示すフローチャートである。
先ず、メモリ５−１への書き込み開始アドレスなどの総転送数（Ａ）以外の設定が実行される（ステップ（以降ＳＴと記す）８−１）。次いでメモリ５−１へデータの総転送数（Ａ）を設定する（ＳＴ８−２）。
【００１７】
次に総転送数（Ａ）と転送済みデータ数（Ｂ）が１回分のバースト転送数Ｃとの間でＡ−Ｂ≧Ｃの条件が成立しているか否かを判断する（ＳＴ８−３）。条件が成立している場合はＦＩＦＯ方式のメモリ７−３に蓄積されているデータ数（Ｄ）とバースト転送数（Ｃ）との間でＤ≧Ｃの条件が成立するまで待ち、条件が満たされた場合に転送要求発生部７−２から通常のバースト転送要求が発行される（ＳＴ８−５）。
１回分のデータのバースト転送が終了すると（ＳＴ８−６）、再び続くバースト転送を実行するため（ＳＴ８−３）に戻り上述の動作が繰り返される。
【００１８】
一方、（ＳＴ８−３）において、Ａ−Ｂ≧Ｃの条件が満たされない場合、転送済みデータ数（Ｂ）が総転送数（Ａ）と等しくなれば、即ちＡ−Ｂ＝０（ＳＴ８−７）となるとＦＩＦＯ方式のメモリ７−３から転送される残されたデータはないものとして転送動作は終了する。
【００１９】
（ＳＴ８−７）でＡ−Ｂ＝０の条件が満たされない場合はＦＩＦＯ方式のメモリ７−３に残ったデータ分に対するバースト転送要求が転送要求発生部７−２からを発行される（ＳＴ８−８）。残されたデータのバースト転送の終了を待って（ＳＴ８−９）転送動作は終了する。
【００２０】
【特許文献１】
特開２０００−２１５１５５号公報
【００２１】
【発明が解決しようとする課題】
上述した従来のバースト転送モーモード付データ転送装置においては、総転送数を一旦設定すると書き込みポートに指定した総転送数分のデータが入力され、そのデータがメモリに転送され書き込みが終了するまで途中で転送動作を止めることができなかった。システム上の理由から転送途中で終了が可能である場合でもデータの転送を続けるしかなく、不要にバスを使用してしまいバスの使用効率を低くしていた。
【００２２】
又、やむを得ない理由でデータの転送を途中で終了したい場合は書き込みポートを強制的にリセットする以外に方法はなく、ＦＩＦＯ方式のメモリ７−３に１回のバースト転送分に満たないデータが残っている場合はリセットにより消滅させるので、どこまでのデータが転送されたか判明できなくなる。更に、リセットされた時点で書き込みポートに既に入力されているデータのメモリへの転送も保証されないという難点があった。
【００２３】
本発明は、かかる点に鑑みなされたものであり、外部からの動作機能を選択する指示信号に基づき書き込みポートの動作制御を行うことによりメモリバスの効率的使用を可能にしたバースト転送モード付データ転送装置、データ転送方法及びデータ転送プログラムを提供することを目的とする。
【００２４】
【課題を解決するための手段】
上述したような課題を解決し、上記目的を達成するため、本出願のバースト転送モード付データ転送装置は、クライアントからの入力データを受ける複数のクライアント  インターフェース  ブロックが共通のメモリバスを介してメモリコントローラに接続され、前記メモリコントローラの制御のもとで単一メモリとの間でバースト転送され前記入力データの読み書きを行うバースト転送モード付データ転送装置であって、
前記クライアント  インターフェース  ブロックは、前記単一メモリへの書き込みデータの蓄積及び転送要求制御を行う少なくとも１個の書き込みポートを有し、前記書き込みポートに入力され蓄積されたデータがバースト転送数を超えると転送要求信号を発行して入力データのバースト転送を自動的に開始させるとともに、外部からの指示信号に従って前記書き込みポートに入力され蓄積されたデータに対するクリア機能及びフラッシュ機能を選択制御する転送要求発生部を含むことを特徴としている。
【００２５】
又、本出願のデータ転送方法は、クライアントから入力されたデータを複数のクライアント  インターフェース  ブロックの夫々が受け、共通のメモリバスを介してメモリコントローラに接続され、前記メモリコントローラの制御のもとで単一メモリとの間で前記データの読み書きを行うため前記データをバースト転送するデータ転送方法であって、
前記クライアント  インターフェース  ブロックは、前記単一メモリへの書き込みデータの蓄積及び転送要求制御を行う少なくとも１個の書き込みポートを有し、
前記書き込みポートに入力され蓄積されたデータがバースト転送数を超えると転送要求信号を発行して前記入力データのバースト転送を自動的に開始させるステップと、
外部からの指示信号に従って前記書き込みポートに入力され蓄積されたデータに対してクリア機能またはフラッシュ機能を選択し実行するステップとよりなることを特徴とする。
【００２６】
又、本出願のデータ転送プログラムは、クライアントから入力されたデータを複数のクライアント  インターフェース  ブロックが夫々受け、共通のメモリバスを介してメモリコントローラに接続され、前記メモリコントローラの制御のもとで単一メモリとの間で前記データの読み書きを行うため前記データをバースト転送するデータ転送プログラムであって、
前記クライアント  インターフェース  ブロックは、前記単一メモリへの書き込みデータの蓄積及び転送要求制御を行う少なくとも１個の書き込みポートを有し、
前記書き込みポートに入力され蓄積されたデータがバースト転送数を超えると転送要求信号を発行して前記入力データのバースト転送を自動的に開始させる手段と、
外部からの指示信号に基づいて入力データのクリア機能またはフラッシュ機能を選択し実行する手段とよりなるよりなることを特徴とする。
【００２７】
斯かる本出願のバースト転送モード付データ転送装置、データ転送方法及びデータ転送プログラムによれば、書き込みポート内の転送要求信号を発生する転送要求発生部に対してバースト転送終了後、またはバースト転送モード中において外部からの動作機能を選択する指示信号に基づき書き込みポートの動作制御を行うことによりメモリバスの効率的使用を可能にした。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を添付図面を参照して説明する。図１はクライアント  インターフェースを構成する書き込みポートの内部構造とその周辺の構成を示す図である。図２は図１の転送要求発生部の内部動作を説明するフローチャートを示す。図３はＦＩＦＯ方式のメモリ中のバースト転送数に満たないデータに対するフラッシュ動作を実行するための書き込みポートの制御動作を説明するフローチャートを示す。図４はデータの転送途中で転送を中止する場合の書き込みポートの制御動作を説明するフローチャートを示す。図５は従来の複数個のクライアント  インターフェース  ブロックが単一のメモリを共有するシステムを示す図である。図６は従来のクライアント  インターフェースの内部構成を示す図、図７は従来の書き込みポートの内部構成とその周辺構成を示す図である。図８は図７に示す書き込みポート中の転送要求発生部の動作を示すフローチャートを示す。
【００２９】
以下、図面図１乃至図４を参照して本発明のバースト転送装置、データ転送方法及びデータ転送プログラムの一実施の形態について説明する。
本発明におけるクライアント  インターフェイス  ブロックとそれに関連する周辺のシステム構成例は図５に示した同様であり、その構成の説明は省略する。
図１は、クライアント  インターフェースを構成する書き込みポートの内部構成とその周辺の構成を示す図である。
書き込みポート１−２は、クライアント１−１から入力されるデータを蓄積し、出力データイネーブル信号を受けて単一メモリ（図５に示すメモリ５−１に相当する）への書き込みデータとしてバースト転送するＦＩＦＯ方式のメモリ１−４と、ＦＩＦＯ方式のメモリ１−４に接続され、ＦＩＦＯ方式のメモリ１−４中に蓄積されたデータ数を確認しメモリコントローラへ転送要求信号を発行する転送要求発生部１−６と、クライアント１−１からの入力データイネーブル信号が入力されるＦＩＦＯ方式のメモリ１−４の入力端に接続され、入力データイネーブル信号をマスクするデータイネーブルマスク部１−５とから構成されている。
【００３０】
転送要求発生部１−６は、制御レジスタ１−７として転送イネーブルレジスタ７ａ、クリアレジスタ７ｂ及びフラッシュレジスタ７ｃを含む。転送イネーブルレジスタ７ａは、クライアント１−１からの転送イネーブル信号が入力され“１”がセットされることにより転送可能状態とされる。クリアレジスタ７ｂは、クライアント１−１からのクリア信号が入力されて“１”がセットされ、フラッシュレジスタ７ｃは、同じくフラッシュ信号が入力されて“１”がセットされる。
【００３１】
データイネーブルマスク部１−５は、入力データイネーブル信号が入力される入力端と、転送イネーブル信号の反転信号が入力される入力端とを有する論理ゲート５ａを有する。
【００３２】
クライアント１−１から書き込みポート１−２に転送イネーブル信号が入力され制御レジスタ７ａが“１”にセットされるが、同時にデータイネーブルマスク部１−５に入力された転送イネーブル信号はクライアント１−１からの入力データイネーブル信号をマスクする。
【００３３】
制御レジスタ７ａが“１”にセットされた後、入力データイネーブル信号がデータイネーブルマスク部１−５の論理ゲート５ａを介してＦＩＦＯ方式のメモリ１−４に入力され、クライアント１−１からのメモリへの書き込みデータの入力が開始される。
【００３４】
転送イネーブルレジスタ７ａに“１”がセットされ転送可能な状態にされると、転送要求発生部１−６は、ＦＩＦＯ方式のメモリ１−４に蓄積されたデータの監視を行い、１回分のバースト転送が行えるだけのデータがＦＩＦＯ方式のメモリ１−４中に存在することを確認すると転送要求発生部１−６は、アービタ１−３へ転送要求信号を送出する。
【００３５】
転送要求信号をアービタ１−３を介してメモリコントローラが受け、その転送が受諾されるとメモリコントローラよりバースト転送数分の出力データイネーブル信号がアービタ１−３を介してＦＩＦＯ方式のメモリ１−４及び転送要求発生部１−６に入力される。ＦＩＦＯ方式のメモリ１−４は、その出力データイネーブル信号に従って書き込みデータをアービタ１−３及びメモリバスを介してバースト転送を行い単一メモリへの書き込みを行い１回分のバースト転送データの転送が終了する。
ここで、クライアント１−１からの転送イネーブル信号が“０”とされまでＦＩＦＯ方式のメモリ１−４にバースト数分のデータが存在する限り転送要求発生部１−６は、転送要求信号を繰り返し発行する。
【００３６】
転送要求発生部１−６に含まれる制御レジスタ１−７は、更にクリアレジスタ７ｂ，フラッシュレジスタ７ｃを有し、クリアレジスタ７ｂは、クライアント１−１からのクリア信号によって“１”にセットされ、フラッシュレジスタ７ｃは、フラッシュ信号によって“１”にセットされる。転送イネーブルレジスタ７ａが“０”である時に、クリアレジスタ７ｂとフラッシュレジスタ７ｃが共に“１”にセットされた時、両レジスタはクリアレジスタ７ｂ→フラッシュレジスタ７ｃの優先順位をもって実行される。
【００３７】
クリアレジスタ７ｂは“１”にセットされた時、ＦＩＦＯ方式のメモリ１−４中のデータを全て消去する。フラッシュレジスタ７ｃは、バースト数に満たないＦＩＦＯ方式のメモリ１−４中のデータを単一メモリへ転送するための転送要求信号を発行する。実行終了後、クリアレジスタ７ｂとフラッシュレジスタ７ｃを共に“０”にリセットすることにより動作は終了する。
【００３８】
次に、転送要求発生部１−６の内部動作を図２に示すフローチャートを参照して説明する。
先ず、ステップ（以降ＳＴと記す）２−１で必要な設定が実行される。ここで必要な設定とは、メモリへの書き込みを行う総データ数が総転送数として設定され、他にメモリの書き込み開始アドレス等の総転送数以外の設定が実行される。
【００３９】
その後、転送イネーブル信号により転送イネーブルレジスタ７ａが“１”にセットされる（ＳＴ２−２）と転送イネーブルレジスタ７ａが“１”である状態でＦＩＦＯ方式のメモリ１−４中に蓄積されたデータ数（Ｆ）がバースト転送数（Ｅ）に等しいか大きいという条件Ｆ≧Ｅを満たすか否かの判断をする（ＳＴ２−３）。条件Ｆ≧Ｅを満たすと判断されると転送要求発生部１−６は、通常のバースト転送要求信号を発行する（ＳＴ２−４）。その後、１回分のバースト転送の終了を待ち、終了後に転送イネーブルレジスタ７ａが“１”である限り（ＳＴ２−２）、再び（ＳＴ２−３）に戻りバースト転送を継続する。
【００４０】
バースト転送の途中、もしくは終了後に転送イネーブルレジスタ７ａが“０”と設定されると、クリアレジスタ７ｂが“１”にセットされているか否かチェックされ（ＳＴ２−６）、“１”にセットされている場合はＦＩＦＯ方式のメモリ１−４中に残っているデータのクリアを実行する（ＳＴ２−７）。
【００４１】
一方、クリアレジスタ７ｂが“１”にセットされていない場合には、引き続きフラッシュレジスタ７ｃが“１”にセットされているか否かチェックされ（ＳＴ２−８）、“１”にセットされている場合はＦＩＦＯ方式のメモリ１−４中に残っているデータ数をバースト転送数としてバースト転送要求信号を発行した後（ＳＴ２−９）、バースト転送を実行する。次いで、バースト転送の終了を確認する（ＳＴ２−１０）。クリアレジスタ７ｂ及びフラッシュレジスタ７ｃが共に動作が終了すると、“０”にリセットし（ＳＴ２−１１）、転送動作を終了する。
【００４２】
クリアレジスタ７ｂ及びフラッシュレジスタ７ｃが共に“１”にセットされている場合はクリアレジスタ７ｂの実行が優先され、フラッシュレジスタ７ｃは実行されずに動作は終了する。また、フラッシュレジスタ７ｃが実行されている最中にクリアレジスタ７ｂの実行が指示されても実行されずに動作は終了する。
【００４３】
一方、フラッシュレジスタ７ｃが“１”にセットされていない場合（ＳＴ２−８）は、再び（ＳＴ２−２）に戻り転送イネーブルレジスタ７ａが“１”にセットされているか否かのチェックがされ、“１”にセットされていない場合は、クリアレジスタ７ｂのチェック（ＳＴ２−６）及びフラッシュレジスタ７ｃのチェック（ＳＴ２−８）が繰り返される。転送イネーブルレジスタ７ａが“１”にセットされる（ＳＴ２−２）と新たな設定をすることなく、バースト転送を引き続き再開することができる。
【００４４】
次に、設定された総転送数から転送済みのデータ数を監視し、ＦＩＦＯ方式のメモリ１−４中に残された転送数が１回のバースト転送数よりも少なくなった時にクライアント１−１からの指示に従い、ＦＩＦＯ方式のメモリ１−４中のバースト転送数に満たないデータのフラッシュ動作が実行される書き込みポート１−２の動作を図３のフローチャートを参照して説明する。
【００４５】
図１に示す転送要求発生部１−６に含まれる制御レジスタ１−７の転送レジスタ７ａに対し、クライアント１−１から転送イネーブル信号を供給し“１”にセットする。更に、フラッシュレジスタ７ｂにフラッシュ信号を供給して“１”にセットしておく（ＳＴ３−１）。転送レジスタ７ａが“１”にセットされクライアント１−１からメモリへの書き込みデータがＦＩＦＯ方式のメモリ１−４へ入力される（ＳＴ３−２）。
【００４６】
ＦＩＦＯ方式のメモリ１−４からのデータの転送動作が続行されバースト転送数分の転送の終了が確認される（ＳＴ３−３）と転送イネーブル信号を“０”とする（ＳＴ３−４）。このため、“１”にセットされ予約されていたフラッシュレジスタ７ｂが自動的に実行され、転送要求発生部１−６は転送要求信号を発行し、バースト数に満たないＦＩＦＯ方式のメモリ１−４中に残された半端なデータをアービタ１−３及びメモリコントローラ（図５に示すメモリコントローラ５−２に相当する）を介して単一メモリ宛に書き込みデータとして転送する。
【００４７】
次に、データの転送を開始した後、転送中のデータが必要でなくなり途中で転送を中止したい場合に書き込みポート全体をリセットすることなくクライアント１−１からの指示に基づき書き込みポートを制御するフローチャートを図４を参照して説明する。
【００４８】
図１で示したように、転送イネーブル信号を“１”とし（ＳＴ４−１）、これを転送イネーブルレジスタ７ａで受けた後、書き込みポート１−２への書き込みデータの入力が開始される（ＳＴ４−２）。ＦＩＦＯ方式のメモリ１−４からメモリへの書き込みデータのバースト転送数分の転送が終了したか否かの確認がなされ（ＳＴ４−３）、次いで、転送の途中であれば転送を中止する指示の有無の確認がなされる（ＳＴ４−４）。転送数分の転送が終了しておらず、さらに転送中止の指示がない場合は、再びステップ（ＳＴ４−２）、（ＳＴ４−３）及び（ＳＴ４−４）が繰り返される。
【００４９】
バースト転送数分の転送が終了したり（ＳＴ４−３）、転送の中止が確認される（ＳＴ４−４）と、クライアント１−１は状況に応じてクリア動作、フラッシュ動作又は転送再開の動作のいずれかの動作を選択することができる。クリア動作を選択する場合は、転送イネーブル信号を“０”とし、クリア信号を“１”とする（ＳＴ４−６）。ＦＩＦＯ方式のメモリ１−４に蓄積されているデータに対するクリア動作を実行した後、動作の終了を確認し（ＳＴ４−１０）、転送を終了する。
【００５０】
フラッシュ動作を選択する場合は、転送イネーブル信号を“０”とし、フラッシュ信号を“１”とする（ＳＴ４−８）。ＦＩＦＯ方式のメモリ１−４に蓄積されているデータに対するフラッシュ動作を実行した後、動作の終了を確認し（ＳＴ４−１０）、転送を終了する。
【００５１】
クリア動作、フラッシュ動作の選択をせずに転送再開の動作の選択をする場合は、転送を再度再開するか否かを判断し（ＳＴ４−９）、転送再開する場合は転送イネーブル信号を“１”にするステップ（ＳＴ４−１）に戻り再び転送動作を繰り返す。
【００５２】
【発明の効果】
以上説明したように、本発明の請求項１記載のバースト転送モード付データ転送装置によれば、書き込みポート内の転送要求信号を発生する転送要求発生部に対してバースト転送終了後、またはバースト転送モード中において外部からの指示信号に従って入力データのクリア機能及びフラッシュ機能を選択制御することによりメモリバスの効率的使用を可能にすることができる。
【００５３】
又、本発明の請求項２記載のバースト転送モード付データ転送装置によれば、書き込みポートを構成する制御レジスタとして転送イネーブルレジスタ、クリアレジスタ、及びフラッシュレジスタを有し、これらレジスタをセット／リセット制御する外部からの指示信号により、転送の途中、もしくは終了後にＦＩＦＯ方式のメモリ中に残っているデータに対してクリア機能、フラッシュ機能の選択ができ、結果としてメモリバスの効率的使用が可能となる。
【００５４】
又、本発明の請求項３記載のデータ転送方法によれば、バースト転送終了後、またはバースト転送モード中において外部からの指示信号に従って前記書き込みポートに入力され蓄積されたデータに対してクリア機能及びフラッシュ機能を選択して実行することによりメモリバスの効率的使用を可能にすることができる。
【００５５】
又、本発明の請求項４に記載のデータ転送方法によれば、書き込みポート内の転送要求信号を発生する転送要求信号発生部に対してバースト転送終了後、またはバースト転送モード中において外部からの指示信号に従ってＦＩＦＯ方式のメモリ中に残ったデータをクリアするクリア機能又はＦＩＦＯ方式のメモリ中に残ったデータ分に対するバースト転送要求を実行するフラッシュ機能を選択制御することにより、メモリバスの効率的使用を可能にすることができる。
書き込みポート内の転送要求信号を発生する転送要求信号発生部に対してバースト転送終了後、またはバースト転送モード中において外部からの指示信号に従ってＦＩＦＯ方式のメモリ中に残ったデータをクリアするクリア機能又はＦＩＦＯ方式のメモリ中に残ったデータ分に対するバースト転送要求を実行するフラッシュ機能を選択制御することにより、メモリバスの効率的使用を可能にすることができる。
【００５６】
又、本発明の請求項５に記載のデータ転送方法によれば、転送要求発生部における転送イネーブルレジスタ及びフラッシュレジスタを共にセット状態とし、データの転送が続行された後、転送の終了が確認され、ＦＩＦＯ方式のメモリ中にバースト転送数に満たないデータが蓄積されていることが確認されると転送イネーブルレジスタをリセットすることにより、セットされているフラッシュレジスタを自動的に実行させ、バースト転送数に満たないＦＩＦＯ方式のメモリ中のデータを単一メモリに向け転送することができる。このように外部からの指示信号によって転送要求発生部における制御レジスタを制御することでＦＩＦＯ方式のメモリ中の最後に生じる半端のバースト転送数に満たないデータを転送できる。
【００５７】
又、本発明の請求項６に記載のデータ転送方法によれば、バースト転送の途中でデータが必要でなくなり転送を中止したい場合に、書き込みポート全体をリセットすることなく、状況に応じてクリア機能、フラッシュ機能または、ＦＩＦＯ方式のメモリに対する入力データの転送を再開する機能のいずれかを選択できる。従って、その時点でＦＩＦＯ方式のメモリに残っているバースト転送数に満たない半端なデータが必要でない場合はクリア機能を実行し、フラッシュ機能を選択した場合はＦＩＦＯ方式のメモリに残っているバースト転送数に満たない半端なデータを押出すこともできる。また、データが必要でありデータの転送を再開する場合はそのまま引き続きデータの入力を継続することができる。
【００５８】
又、本発明の請求項７に記載のデータ転送プログラムによれば、バースト転送終了後、またはバースト転送モード中において外部からの指示信号に従って前記書き込みポートに入力され蓄積されたデータに対してクリア機能またはフラッシュ機能を選択して実行することによりメモリバスの効率的使用を可能にすることができる。
【００５９】
又、本発明の請求項８に記載のデータ転送プログラムによれば、書き込みポート内の転送要求信号を発生する転送要求発生部に対してバースト転送終了後、またはバースト転送モード中において外部からの指示信号に従ってＦＩＦＯ方式のメモリ中に残ったデータをクリアするクリア機能又はＦＩＦＯ方式のメモリ中に残ったデータ分に対するバースト転送要求を実行するフラッシュ機能を選択制御することにより、メモリバスの効率的使用を可能にすることができる。
【００６０】
又、本発明の請求項９に記載のデータ転送プログラムによれば、転送要求発生部における転送イネーブルレジスタ及びフラッシュレジスタを共にセット状態とし、データの転送が続行された後、転送の終了が確認され、ＦＩＦＯ方式のメモリ中にバースト転送数に満たないデータが蓄積されていることが確認されると転送イネーブルレジスタをリセットすることにより、セットされているフラッシュレジスタを自動的に実行させ、バースト転送数に満たないＦＩＦＯ方式のメモリ中のデータを単一メモリに向け転送することができる。このように外部からの指示信号によって転送要求発生部におけるフラッシュレジスタを制御することでＦＩＦＯ方式のメモリ中の最後に生じる半端のバースト転送数に満たないデータを転送できる。
【００６１】
又、本発明の請求項１０に記載のデータ転送プログラムによれば、バースト転送の途中でデータが必要でなくなり転送を中止したい場合に、書き込みポート全体をリセットすることなく、状況に応じてクリア機能、フラッシュ機能または、ＦＩＦＯ方式のメモリに対する入力データの転送を再開する機能のいずれかを選択できる。従って、その時点でＦＩＦＯ方式のメモリに残っているバースト転送数に満たない半端なデータが必要でない場合はクリア機能を実行し、フラッシュ機能を選択した場合はＦＩＦＯ方式のメモリに残っているバースト転送数に満たない半端なデータを押出すこともできる。また、データが必要でありデータの転送を再開する場合はそのまま引き続きデータの入力を継続することができる。
【図面の簡単な説明】
【図１】図１は本発明のクライアント  インターフェースを構成する書き込みポートの内部構造とその周辺の構成を示す図である。
【図２】図２は図１に示す転送要求発生部の内部動作を説明するフローチャートを示す。
【図３】図１に示す書き込みポートにおいて、フラッシュ動作の実行を説明するフローチャートを示す。
【図４】図１に示す書き込みポートにおいて、転送の途中で転送を中止したい場合に選択して実行される動作を説明するフローチャートを示す。
【図５】従来の複数個のクライアント  インターフェース  ブロックが単一のメモリを共有するシステムを示す図である。
【図６】図６は従来のクライアント  インターフェースの内部構成を示す図
【図７】図７は従来の書き込みポートの内部構成とその周辺構成を示す図である。
【図８】図８は図７に示す書き込みポート中の転送要求発生部の動作を示すフローチャートを示す。
【符号の説明】
１−１  クライアント、１−２  書き込みポート、１−３  アービタ、１−４ＦＩＦＯ方式のメモリ、１−５  データイネーブルマスク部、１−６  転送要求発生部、１−７  制御レジスタ、７ａ  転送イネーブルレジスタ、７ｂ  クリアレジスタ、７ｃ  フラッシュレジスタ
【図１】
2005025363.tif 000003
【図２】
2005025363.tif 000004
【図３】
2005025363.tif 000005
【図４】
2005025363.tif 000006
【図５】
2005025363.tif 000007
【図６】
2005025363.tif 000008
【図７】
2005025363.tif 000009
【図８】
2005025363.tif 000010