(57)【要約】      （修正有）【課題】広帯域な整合回路をデバイスＦＥＴのデバイス等価出力端子Ｔｅに付加して、電力整合と効率の広帯域化とを得る高周波回路を提供する。【解決手段】ＦＥＴの出力端子Ｔｅに、共振整合回路１０ａを接続するとともに、この共振整合回路１０ａとＴｅとの間に、共振回路１０ｂを接続する。ドレイン・ソース間キャパシタンス成分Ｃｄｓと該ωで共振作用を生じさせてＣｄｓリアクタンス成分Ｘｄｓを打ち消すとともに、前記ωにおける１０ｂのＬ１並列接続キャパシタンスＣｓと直列インピーダンス機能インダクタンスＬ１とのリアクタンス成分の大きさを変えずに、前記ωの負荷抵抗方向ＴｅインピーダンスＺｋを一定としながら、Ｌ１とＣｓとの共振周波数を変化させることによって第３高調波の調整を可能として、ωと第３高調波との整合を独立して制御する。【選択図】図１
2005086366.tif 000002
【特許請求の範囲】
【請求項１】
高出力電界効果トランジスタのドレイン・ソース間キャパシタンス成分Ｃｄｓの影響を考慮したデバイス等価出力端子に、ドレイン・ソース間キャパシタンス成分と共振作用を生じさせるＣｄｓ共振整合回路を接続した高周波電力増幅回路。
【請求項２】
高出力電界効果トランジスタのドレイン・ソース間キャパシタンス成分Ｃｄｓの影響を考慮したデバイス等価出力端子Ｔｅと負荷抵抗Ｒｋとの間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成する第３高調波共振回路１０ｂを接続した高周波電力増幅回路。
【請求項３】
高出力電界効果トランジスタのドレイン・ソース間キャパシタンス成分Ｃｄｓの影響を考慮したデバイス等価出力端子に、ドレイン・ソース間キャパシタンス成分と所望角周波数で共振作用を生じさせるＣｄｓ共振整合回路を接続するとともに、
前記Ｃｄｓ共振整合回路と負荷抵抗との間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスと直列インピーダンス機能インダクタンスに並列接続されたＬ１並列接続キャパシタンスと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスとで形成する第３高調波共振回路を接続した高周波電力増幅回路。
【請求項４】
高出力電界効果トランジスタのドレイン・ソース間キャパシタンス成分Ｃｄｓの影響を考慮したデバイス等価出力端子に、ドレイン・ソース間キャパシタンス成分と所望角周波数で共振作用を生じさせるＣｄｓ共振整合回路を接続するとともに、
前記Ｃｄｓ共振整合回路と負荷抵抗との間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスと直列インピーダンス機能インダクタンスに並列接続されたＬ１並列接続キャパシタンスと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスとで形成して、デバイスＦＥＴの出力に含まれる第３高調波に対して、デバイスＦＥＴから見て非常に高いインピーダンスを生じさせる第３高調波共振回路を接続した高周波電力増幅回路。
【請求項５】
高出力電界効果トランジスタのドレイン・ソース間キャパシタンス成分Ｃｄｓの影響を考慮したデバイス等価出力端子に、ドレイン・ソース間キャパシタンス成分と所望角周波数で共振作用を生じさせてドレイン・ソース間キャパシタンスのＣｄｓリアクタンス成分をキャンセルするＣｄｓ共振整合回路形成インダクタンスにＣｄｓ共振整合回路形成インダクタンスとデバイスＦＥＴに印加されるＤＣ電流を流さないように遮蔽するためのＤＣブロッキングキャパシタンスとで形成するＣｄｓ共振整合回路を接続するとともに、
前記Ｃｄｓ共振整合回路と負荷抵抗との間に、第３高調波における直列インピーダンスとして機能する直列インピーダンス機能インダクタンスと直列インピーダンス機能インダクタンスに並列接続されたＬ１並列接続キャパシタンスと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスとで形成して、所望角周波数におけるＬ１並列接続キャパシタンスと直列インピーダンス機能インダクタンスとのリアクタンス成分（誘導性リアクタンス成分）の大きさを変えずに、所望角周波数の負荷抵抗方向Ｔｅインピーダンスを一定としながら、直列インピーダンス機能インダクタンスとＬ１並列接続キャパシタンスとの共振周波数を変化させることによって第３高調波の調整を可能として、所望角周波数と第３高調波との整合を独立して制御する第３高調波並列共振回路を接続した高周波電力増幅回路。
【請求項６】
高出力電界効果トランジスタのドレイン・ソース間キャパシタンス成分Ｃｄｓの影響を考慮したデバイス等価出力端子と負荷抵抗との間の第３高調波並列共振回路を形成する直列インピーダンス機能インダクタンスとしてマイクロストリップラインを使用して、前記マイクロストリップラインは、直列インピーダンス機能インダクタンスをコの字形のパターンに形成する過程と、
その内部にフローティングパターンを複数形成する過程と、
前記フローティングパターンをコの字形のパターンに接続するとともに、Ｌ１並列接続キャパシタンスの定数を調整する過程とから成り、
所望角周波数における直列インピーダンス機能インダクタンスのリアクタンスとＬ１並列接続キャパシタンスのリアクタンスとから形成されるリアクタンス成分を一定値にしておいて、第３高調波並列共振回路の共振周波数を調整する過程とから成り、第３高調波処理を制御する高周波電力増幅回路の広帯域化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高出力ＭＯＳＦＥＴデバイスのデバイス等価出力端子に付加される整合回路の定Ｋ型ローパスフィル夕を改善した高周波電力増幅回路の電力および効率の広帯域に関するものである。
【背景技術】
【０００２】
高出力電界効果トランジスタ（ＬＤＭＯＳＦＥＴ＝Laterally Diffused Metal-oxide-semiconductor）（以下、デバイスＦＥＴという）のデバイス等価出力端子に付加される整合回路は、従来、設計が簡単な定Ｋ型ローパスフィルタ（以下、Ｌ型ＬＰＦという）が普及している。しかし、最近の電力および効率の広帯域化のニーズに伴って、Ｌ型ＬＰＦによるアプローチでは限界が生じている。このデバイスＦＥＴは、ＶＤＭＯＳとは構造が異なり、高周波特性に優れたＭＯＳＦＥＴであって、後述する本出願でも、ＭＯＳＦＥＴを使用して開発を進めた。
【０００３】
従来から普及しているＬ型ＬＰＦは、例えば、ＱＣ出版株式会社１９９２年１０月２０日初版発行の高周波回路の設計・製作の２０２頁に記載されているように、直列インピーダンスＺ１と並列インピーダンスＺ２と周波数に無関係な数値Ｋとの間で、Ｚ１・Ｚ２＝Ｋの関係式が成り立つフィルタである。本出願の整合回路では、コイルＬを信号経路に対して直列に接続し、コンデンサＣを並列に接続し、低い周波数の信号はコイルＬを通って通過し、高い周波数の信号はコイルＬで阻止され、コンデンサＣでアースされバイパスされて減衰するＬ型ＬＰＦを構成の一部として採用している。
【０００４】
上記Ｌ型ＬＰＦによるアプローチに限界が生じる要因として、Ｌ型ＬＰＦでは、高調波処理による効率の向上と所望角周波数帯域に対する電力整合との両立が達成できないためであると考えられている。所望角周波数帯域とは、本出願においては、増幅回路が増幅すべき目的の周波数帯域のことを意味し、それ以外の周波数成分は不要な周波数（高調波成分などが含まれるスプリアス発射）として扱われる。
【０００５】
他方、近年、デバイスが出力する偶数または奇数または偶数奇数の両方の高調波群に対して理想的に処理をしようとするＦ級増幅動作が開発されている。後述する本発明に係る第３高調波並列共振回路１０ｂにも、デバイスＦＥＴが出力する偶数または奇数または偶数奇数の両方の高調波群に対して理想的に処理をしようとするＦ級増幅動作の原理を採用している。
【０００６】
Ｌ型ＬＰＦによる整合においては、高調波処理による効率の向上と所望角周波数帯域に対する電力整合とがトレードオフ関係になっているために、従来技術では、広帯域化の整合を試みると、ある程度の電力不整合損失を許容しなければならない。そこでやむを得ず、所望角周波数帯域において電力の整合性と高効率化とのいずれか一方が低い特性にならないように、平坦化された整合が妥協点となっている。
【０００７】
［説明の概要］
（１）最初に、図２ないし図６を参照して、従来技術および従来技術の課題を分析した特性について説明をする。
（２）つぎに、図１を参照して本発明の機能要旨を説明する。
（３）その後、図７ないし図１２を参照して、改善した本発明の特性について、従来技術の図２ないし図６に対応させて説明をする。
［用語の定義］
以下の説明で使用する用語を定義する。以下に説明する用語の符号［Ｃｄｓ、Ｃｐ、Ｌ１、Ｌａ、Ｌｂ、Ｐｏｕｔ、Ｒｄｓ、Ｒｋ、Ｔｄ、Ｔｅ、Ｔｋ、Ｚｄ、Ｚｄｓ、Ｚｋ］は、図２および図３に（一部は図７および図８にも）記載されている。
【０００８】
また、用語の符号［１０、１０ａ、１０ｂ、Ｂｎ、Ｃｄｓ、Ｃｐ１、Ｃｐ２、Ｃｓ、Ｌ１、Ｌｐ、Ｐｏｕｔ、Ｒｄｓ、Ｒｋ、Ｔｃ、Ｔｄ、Ｔｅ、Ｔｎ、Ｔｒ、Ｚｄ、Ｚｄｓ、Ｚｋ、Ｚｍ、Ｚｎ］は、図７および図８に（一部は図１または図２および図３にも）記載されている。
【０００９】
その他上記にない符号は、上記以外の図に記載されている。
【００１０】
（後述する）デバイス等価出力端子Ｔｅに接続されてドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせる整合回路（以下、Ｃｄｓ共振整合回路という）１０ａ。
【００１１】
直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１とこの直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能するキャパシタンスＣｐ２とで形成する（本発明に係る）並列共振回路（以下、第３高調波並列共振回路という）１０ｂ。
【００１２】
Ｃｄｓ共振整合回路１０ａと第３高調波並列共振回路１０ｂとから形成される（本発明に係る）異なる特性の共振回路を結合した回路（以下、Ｃｄｓ共振・第３高調波共振結合回路という）１０。
【００１３】
所望角周波数ωにおけるドレイン・ソース間のキャパシタンス成分（以下、ドレイン・ソース間キャパシタンス成分という）Ｃｄｓ。
【００１４】
Ｌ型ＬＰＦの並列インピーダンスとして機能するキャパシタンス（以下、並列インピーダンス機能キャパシタンスという）Ｃｐ。
【００１５】
Ｃｄｓ共振整合回路形成インダクタンスＬｐに直列接続されたキャパシタンスであって、デバイスＦＥＴに印加されるＤＣ電流をキャンセルするためのＣｄｓ共振整合回路形成インダクタンスＬｐに流さないように遮蔽するＤＣブロッキングキャパシタンス（以下、ＤＣブロッキングキャパシタンスという）Ｃｐ１。
【００１６】
第３高調波並列共振回路１０ｂの並列インピーダンスとして機能するキャパシタンス（以下、第３高調波共振回路内キャパシタンスという）Ｃｐ２。
【００１７】
直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１に並列接続されたキャパシタンス（以下、Ｌ１並列接続キャパシタンスという）Ｃｓ。
【００１８】
Ｌ型ＬＰＦまたは第３高調波並列共振回路１０ｂの直列インピーダンスとして機能するインダクタンス（以下、直列インピーダンス機能インダクタンスという）Ｌ１。
【００１９】
直列インピーダンス機能インダクタンスＬ１を分割したデバイス側のインダクタンス（以下、Ｌ１分割デバイス側インダクタンスという）Ｌａ。
【００２０】
直列インピーダンス機能インダクタンスＬ１を分割した負荷抵抗側のインダクタンス（以下、Ｌ１分割負荷抵抗側インダクタンスという）Ｌｂ。
【００２１】
ドレイン・ソース間キャパシタンス成分Ｃｄｓの影響を考慮したデバイスＦＥＴの出力端子（以下、デバイス等価出力端子という）Ｔｅに接続されてドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせるＣｄｓ共振回路１０ａを形成するインダクタンス（以下、Ｃｄｓ共振整合回路形成インダクタンスという）Ｌｐ。
【００２２】
Ｌ１分割負荷抵抗側インダクタンスＬｂと並列インピーダンス機能キャパシタンスＣｐとから形成されるＬ型ＬＰＦ回路の共振曲線の先鋭度（以下、Ｌ型ＬＰＦのＱという）Ｑ１。
【００２３】
Ｃｄｓ共振整合回路１０ａと第３高調波並列共振回路１０ｂとから形成した共振整合・第３高調波並列共振回路１０の共振曲線の先鋭度（以下、Ｃｄｓ共振・第３高調波共振結合回路のＱという）Ｑ２。
【００２４】
図３において、Ｌ型ＬＰＦ負荷接続端子Ｔｋのデバイス方向負荷インピーダンスＺｄｓが、所望角周波数ωにおいて負荷抵抗値Ｒｋとなる純抵抗負荷、または、図８において、第３高調波共振回路負荷接続端子Ｔｃのデバイス方向負荷インピーダンスＺｄｓが、所望角周波数ωにおいて負荷抵抗値Ｒｋとなる純抵抗負荷（以下、負荷抵抗という）Ｒｋ。
【００２５】
第３高調波並列共振回路１０ｂと負荷抵抗Ｒｋとの接続端子（以下、第３高調波共振回路負荷接続端子という）Ｔｃ。
【００２６】
ドレイン・ソース間キャパシタンス成分Ｃｄｓの影響を考慮しないデバイスＦＥＴの出力端子（以下、デバイスＦＥＴ純出力端子という）Ｔｄ。
【００２７】
ドレイン・ソース間キャパシタンス成分Ｃｄｓの影響を考慮したデバイスＦＥＴの出力端子（以下、デバイス等価出力端子という）Ｔｅ。
【００２８】
Ｌ型ＬＰＦ回路と負荷抵抗Ｒｋとの接続端子（以下、Ｌ型ＬＰＦ負荷接続端子という）Ｔｋ。
【００２９】
第３高調波並列共振回路１０ｂとバイアスネットワークＢＮとを結合する端子（以下、高調波回路１０ｂ・ネットワーク結合端子という）Ｔｎ。
【００３０】
Ｃｄｓ共振整合回路１０ａと第３高調波並列共振回路１０ｂとの間の接続端子（以下、回路１０ａ・回路１０ｂ接続端子という）Ｔｒ。
【００３１】
直列インピーダンス機能インダクタンスＬ１をデバイス側と負荷抵抗側とに分割する端子（以下、Ｌ型ＬＰＦ内インダクタンス分割端子という）Ｔｓ。
【００３２】
ドレイン・ソース間キャパシタンス成分Ｃｄｓのリアクタンス成分（以下、Ｃｄｓリアクタンス成分という）Ｘｄｓ。
【００３３】
Ｃｄｓ共振整合回路形成インダクタンスＬｐとＤＣブロッキングキャパシタンスＣｐ１によるリアクタンス成分（以下、共振整合リアクタンス成分または誘導性リアクタンス成分という）Ｘｄｓ１。
【００３４】
共振整合リアクタンス成分Ｘｄｓ１の内で、Ｃｄｓリアクタンス成分Ｘｄｓと共役となるリアクタンス（以下、Ｘｄｓ共役リアクタンスという）Ｘｄｓ１。
【００３５】
デバイス等価出力端子Ｔｅからデバイス方向に見たインピーダンス（以下、デバイス方向Ｔｅインピーダンスという）Ｚｄ。
【００３６】
Ｌ型ＬＰＦ負荷接続端子Ｔｋまたは第３高調波共振回路負荷接続端子ＴｃからデバイスＦＥＴに見たインピーダンス（以下、デバイス方向負荷インピーダンスという）Ｚｄｓ。
【００３７】
デバイス等価出力端子Ｔｅから負荷抵抗Ｒｋの方向に見たインピーダンス（以下、負荷抵抗方向Ｔｅインピーダンスという）Ｚｋ。
【００３８】
負荷抵抗方向ＴｅインピーダンスＺｋの共役インピーダンス（以下、Ｚｋ共役インピーダンスという）Ｚｋ＊。
【００３９】
回路１０ａ・回路１０ｂ接続端子ＴｒからデバイスＦＥＴの方向に見たインピーダンス（以下、デバイス方向Ｔｒインピーダンスという）Ｚｍ。
【００４０】
回路１０ａ・回路１０ｂ接続端子Ｔｒから第３高調波並列共振回路１０ｂ方向に見たインピーダンス（以下、Ｌｐ方向Ｔｒインピーダンスという）Ｚｎ。
【００４１】
Ｌ型ＬＰＦ内インダクタンス分割端子ＴｓからデバイスＦＥＴの方向に見たインピーダンス（以下、デバイス方向Ｔｅインピーダンスという）Ｚｓ。
【００４２】
所望角周波数ωにおいて、ドレイン・ソース間抵抗Ｒｄｓがリアクタンス成分０のデバイス方向負荷インピーダンスＺｄｓにインピーダンス変換されたときの変換比（以下、インピーダンス変換比という）Ｚｄｓ／Ｒｄｓ。
【００４３】
負荷抵抗方向ＴｅインピーダンスＺｋの反射係数を表示する場合の符号（以下、反射係数ガンマ（Load Gammaという））Γｋ。
【００４４】
負荷抵抗方向ＴｅインピーダンスＺｋの反射係数の位相角度（以下、反射係数ガンマの位相角度という）ΓｋＡＮＧ。
【００４５】
特性インピーダンスＺ０を負荷抵抗方向ＴｅインピーダンスＺｋの所望角周波数ωにおけるリアルパート（実数部）で正規化したときの負荷抵抗方向ＴｅインピーダンスのＺｋ反射係数（反射係数ガンマ）（以下、特性インピーダンス反射係数という）Γｋ（＠Ｚｏ＝Ｚｋ｛Ｒｅ｝）。
【００４６】
負荷抵抗方向ＴｅインピーダンスＺｋの反射係数のマグニチュード（以下、反射係数ガンマのマグニチュードという）ΓｋＭＡＧ。
［従来技術のＬ型ＬＰＦの定性］
以下、本発明の創出過程で従来技術を分析し、課題およびその理由を抽出するために、実験、検討した結果について説明する。
【００４７】
［図２の説明］
図２は、デバイスＦＥＴのデバイス等価出力端子ＴｅにＬ型ＬＰＦを付加した従来技術の等価回路のＬ型ＬＰＦ等価回路図である。高周波電力になると、ドレイン・ソース間の抵抗Ｒｄｓの両端子（デバイスＦＥＴ純出力端子Ｔｄ）に、ドレイン・ソース間キャパシタンス成分Ｃｄｓが発生する。このドレイン・ソース間キャパシタンス成分Ｃｄｓも、デバイスＦＥＴに包含させたときのＣｄｓ包含デバイスとＬ型ＬＰＦまたは本発明に係るＣｄｓ共振整合回路１０ａとの接続端子をデバイス等価出力端子Ｔｅとする。
【００４８】
Ｌ型ＬＰＦによる整合を行う前のステップにおいて、デバイスＦＥＴを大信号で動作させて、ロードプル測定方法を使って、上記デバイス等価出力端子Ｔｅから負荷抵抗Ｒｋの方向に見たインピーダンスを測定すると、負荷抵抗方向ＴｅインピーダンスＺｋが得られている。
【００４９】
上記のロードプル（Load-Pull）測定法は、トランジスタのような増幅デバイスの入出力に付加する整合インピーダンスを算出する一般的な方法であって、特に、ローノイズトランジスタ、ハイパワートランジスタの高周波においては必須の評価ツールである。
【００５０】
電力整合において、負荷抵抗方向ＴｅインピーダンスＺｋの共役インピーダンス（Ｚｋ＊）は、デバイス方向ＴｅインピーダンスＺｄと見なすことができるので、デバイス等価出力端子ＴｅにおけるデバイスＦＥＴの出力（以下、デバイス出力電力Ｐｏｕｔという）を極めて簡素化された等価回路として表すと、ドレイン・ソース間抵抗Ｒｄｓとドレイン・ソース間キャパシタンス成分Ｃｄｓとに置換されてデバイス出力電力Ｐｏｕｔに対して電力整合を行う。
【００５１】
所望角周波数ωにおいて、デバイスＦＥＴ純出力端子Ｔｄから負荷抵抗Ｒｋの方向に見たインピーダンスの抵抗値がドレイン・ソース間抵抗Ｒｄｓとなり、デバイス方向負荷インピーダンスＺｄｓが、リアクタンス成分０の実効負荷にインピーダンス変換される。
【００５２】
この実効負荷にＬ型ＬＰＦによって、インピーダンス変換を行うと、ドレイン・ソース間キャパシタンス成分ＣｄｓをＬ型ＬＰＦの一部とし、直列インピーダンス機能インダクタンスＬ１と並列インピーダンス機能キャパシタンスＣｐとで実施することができる。
【００５３】
しかし、広帯域化を得る電力および効率の整合を両立させることは、Ｌ型ＬＰＦでは困難である。つぎに、この両立が困難であることを定性的に検証し明らかにする。
【００５４】
［図３の説明］
図３は、直列インピーダンス機能インダクタンスＬ１を分割した従来技術のＬ１分割Ｌ型ＬＰＦ等価回路図である。同図において、図２のＬ型ＬＰＦ等価回路図のリアクタンス成分を０とするデバイス方向負荷インピーダンスＺｄｓを算出するために、直列インピーダンス機能インダクタンスＬ１をＬ１分割デバイス側インダクタンスＬａとＬ１分割負荷抵抗側インダクタンスＬｂとに分割している。
【００５５】
ドレイン・ソース間キャパシタンス成分ＣｄｓとＬ１分割デバイス側インダクタンスＬａとで形成するＬ型ＬＰＦによって、Ｌ型ＬＰＦ内インダクタンス分割端子Ｔｓにおけるリアクタンス成分０のデバイス方向ＴｅインピーダンスＺｓを［式１］によって算出する。
【００５６】
【数１】
2005086366.tif 000003
【００５７】
つぎに、このデバイス方向ＴｅインピーダンスＺｓを用いてリアクタンス成分０のデバイス方向負荷インピーダンスＺｄｓを［式２］によって算出する。
【００５８】
【数２】
2005086366.tif 000004
【００５９】
また、Ｌ１分割負荷抵抗側インダクタンスＬｂと並列インピーダンス機能キャパシタンスＣｐのＬ型ＬＰＦのＱを［式３］によって算出する。［式３］によって算出するＬ型ＬＰＦのＱをＱ１とする。
【００６０】
【数３】
2005086366.tif 000005
【００６１】
例えば、Ｌ型ＬＰＦのＱがＱ１＝１において、ドレイン・ソース間キャパシタンス成分Ｃｄｓが０［ｐＦ］であるときに限り、リアクタンス成分０のデバイス方向負荷インピーダンスＺｄｓの最大値の２Ｒｄｓ［Ω］が得られる。
【００６２】
しかし、デバイスＦＥＴは、大信号動作においてドレインＮ＋層およびこの層とソース間のＰエピ層とで形成される空乏層の容量が大きく変動し、デバイスＦＥＴが負荷側に大電流を伝達するときに空乏化が縮退するために、特に高周波になるほど、ドレイン・ソース間キャパシタンス成分Ｃｄｓのリアクタンス成分の影響が顕著に現れてくる。
【００６３】
したがって、Ｌ型ＬＰＦでは、所望角周波数ωにおいてリアクタンス成分０のデバイス方向負荷インピーダンスＺｄｓを得るために、高周波になるほどＬ型ＬＰＦ回路のＱのＱ１が大きくなり電力の広帯域化の面で不利となる。
【００６４】
つぎに、図３に示す負荷抵抗方向ＴｅインピーダンスＺｋを［式４］によって算出する。なお、負荷抵抗Ｒｋは、Ｌ型ＬＰＦ負荷接続端子Ｔｋのデバイス方向負荷インピーダンスＺｄｓが、所望角周波数ωにおいて負荷抵抗値Ｒｋとなる純抵抗負荷である。
【００６５】
【数４】
2005086366.tif 000006
【００６６】
［図４の説明］
図４は、Ｌ型ＬＰＦのＱ（横軸）とデバイス方向負荷インピーダンスＺｄｓ、反射係数ガンマの位相角度反射係数ΓｋＡＮＧ、ドレイン・ソース間抵抗Ｒｄｓとドレイン・ソース間キャパシタンス成分Ｃｄｓとに付加するＬ型ＬＰＦの第２高調波および第３高調波のデバイス等価出力端子ＴｅとＬ型ＬＰＦ負荷接続端子Ｔｋとの間の減衰量（以下、Ｔｅ・Ｔｋ間減衰量という）および反射係数ガンマのマグニチュード反射係数ΓｋＭＡＧ（縦軸）との関係を示すＬ型ＬＰＦ単独の負荷インピーダンス反射係数特性図である。
【００６７】
同図は、Ｌ型ＬＰＦ回路（Network Circuit）のＱ（横軸）とデバイス方向負荷インピーダンスＺｄｓ［Ω］（×印記入の細い実線）、反射係数ガンマの位相角度反射係数ΓｋＡＮＧ［deg］（太い実線）、Ｔｅ・Ｔｋ間減衰量［ｄＢ］（×印記入のない細い実線）および反射係数Γｋのマグニチュード反射係数ΓｋＭＡＧ（点線）（縦軸）との関係を示すＬ型ＬＰＦ単独の特性図である。
【００６８】
同図において、反射係数ガンマ（Load Gamma）は、負荷抵抗方向ＴｅインピーダンスＺｋの反射係数を表示する場合の符号であり、反射係数ΓｋＡＮＧ負荷抵抗方向ＴｅインピーダンスＺｋの反射係数の位相角度であり、反射係数ΓｋＭＡＧは負荷抵抗方向ＴｅインピーダンスＺｋの反射係数のマグニチュードを示す。
【００６９】
ここで、デバイス出力電力Ｐｏｕｔに、本発明に係るデバイスＦＥＴ（当社の製品）のデータから抽出したドレイン・ソース間抵抗Ｒｄｓとドレイン・ソース間キャパシタンス成分Ｃｄｓとに付加するＬ型ＬＰＦの第２高調波および第３高調波のＴｅ・Ｔｋ間減衰量をＬ型ＬＰＦのＱが大きくなる方向に対し演算し、その演算したＬ型ＬＰＦ単独の特性結果を図４に示している。
【００７０】
なお、図４において、負荷抵抗方向ＴｅインピーダンスＺｋを、反射係数Γｋ（＠Ｚｏ＝Ｚｋ｛Ｒｅ｝）に変換して表示している。この反射係数Γｋ（＠Ｚｏ＝Ｚｋ｛Ｒｅ｝）は、特性インピーダンスＺ０を負荷抵抗方向ＴｅインピーダンスＺｋの所望角周波数ωにおけるリアルパート（実数部）で正規化したときの負荷抵抗方向ＴｅインピーダンスＺｋの反射係数（特性インピーダンス反射係数）である。
【００７１】
図４の負荷インピーダンス反射係数特性図に示すように、Ｌ型ＬＰＦのＱが大きくなるに従って、高調波の負荷インピーダンス反射係数Γｋのマグニチュード反射係数ΓｋＭＡＧは１に接近し、負荷インピーダンス反射係数Γｋの位相角度反射係数ΓｋＡＮＧは０［ｄｅｇ］に接近する。
【００７２】
したがって、各高調波の負荷抵抗方向ＴｅインピーダンスＺｋは、オープンに近い高インピーダンス特性となる。その結果、Ｌ型ＬＰＦにおいて、第３高調波処理によって高効率化するためには、Ｌ型ＬＰＦのＱを大きくすればよい。
【００７３】
［図５の説明］
図５は、所望角周波数ωをパラメータにして、デバイスＦＥＴからＬ型ＬＰＦのデバイス等価出力端子Ｔｅに出力されるデバイス出力電力Ｐｏｕｔとドレイン効率ηｄおよび利得（Gain）との関係を示す電力整合アプローチ特性図である。
【００７４】
同図は、最適整合された状態を選定するために、所望角周波数ωを４６０［ＭＨｚ］から１０［ＭＨｚ］ごとに５００［ＭＨｚ］まで変化させて、デバイスＦＥＴからデバイス等価出力端子Ｔｅに出力されるデバイス出力電力Ｐｏｕｔ［ｄＢｍ］（横軸）とドレイン効率ηｄ［％］およびゲイン［ｄＢ］（縦軸）との関係を示す電力整合アプローチの特性を示している。
【００７５】
［図６の説明］
図６は、デバイスＦＥＴからＬ型ＬＰＦのデバイス等価出力端子Ｔｅに出力される第３高調波処理したデバイス出力電力Ｐｏｕｔとドレイン効率ηｄおよびゲインとの関係を示す第３高調波処理アプローチ特性図である。
【００７６】
同図は、所望角周波数ωを４６０［ＭＨｚ］から１０［ＭＨｚ］ごとに５００［ＭＨｚ］まで変化させて、デバイスＦＥＴからＬ型ＬＰＦのデバイス等価出力端子Ｔｅに出力される第３高調波処理したデバイス出力（以下、第３高調波処理デバイス出力という）Ｐｏｕｔ［ｄＢｍ］（横軸）とドレイン効率ηｄ［％］およびゲイン［ｄＢ］（縦軸）との関係を示す第３高調波処理アプローチの特性を示している。
【００７７】
［従来技術１］
従来技術１として、特許２５１３１４６号公報（特開平７−９４９７４号公報）（特許文献１参照）に、高出力トランジスタ出力端子のインビーダンス整合条件は、基本波に対して整合しているとき、奇数次高調波に対して開放しているとき、偶数次高調波に対して短絡しているときが高効率化に有効であることが記載されている。
【００７８】
これら整合条件を両立させる手段として、基本波整合に影響を与えない高調波処理を合理的に施す必要があるが、上記従来技術１ではマイクロストリップラインのような伝送線路を用いて、その波長によるインピーダンス特性を活用し、第２高調波処理と第３高調波処理とを基本波整合に影響を与えず行っている。
【００７９】
［従来技術２］
また、この奇数次高調波の処理と偶数次高調波の処理とは、例えば、第７高調波、第８高調波といった非常に高次な高調波まで処理して高効率化を図る回路が、特開２００１−１１３６２号公報（特許文献２参照）に開示されている。
【００８０】
［従来技術３］
また、第２高調波処理に焦点を絞って高効率化を図る回路が、特開２００１−５３５１０号公報（特許文献３参照）に開示されている。
【００８１】
このように、高調波処理をトランジスタの増幅出力が歪む領域、例えば、Ｂ級動作、ＡＢ級動作、Ｃ級動作というような高調波電力が大きくなる動作領域においてトランジスタ出力端子に施す技術は、Ｆ級動作へのアプローチとして従来技術である。
【００８２】
デバイスＦＥＴのように、ドレイン・ソース間キャパシタンス成分Ｃｄｓが大きい場合、周波数が高くなるに従って、そのリアクタンス成分は顕著に現れてくるために、Ｌ型ＬＰＦによる所望周波数の整合は高周波になるほど、トランジスタのインピーダンスが低くなって、トランジスタ出力と負荷とのインピーダンス変換比ＺｄＳ／Ｒｄｓが増大し電力の広帯域化は得難くなる。
【００８３】
特許文献は下記のとおりである。
【特許文献１】特開平７−９４９７４号公報
【特許文献２】特開２００１−１１３６２号公報
【特許文献３】特開２００１−５３５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００８４】
前述した図４の負荷インピーダンス反射係数特性図で説明したＬ型ＬＰＦのＱを大きく選定するだけでは、電力整合の広帯域化を図ることはできない。これを裏付けるために、電力整合アプローチおよび第３高調波処理アプローチについて、非線形デバイスＦＥＴのモデルを用いて検証をした。非線形シミュレーションソフトによって、Ｌ型ＬＰＦの整合を試みた演算結果は、図５の電力整合アプローチ特性図および図６の第３高調波処理アプローチ特性図に示すとおりとなる。
【００８５】
前述した図５の電力整合アプローチ特性図および図６の第３高調波処理アプローチ特性図に示すデバイス出力電力Ｐｏｕｔは、Ｌ型ＬＰＦ負荷接続端子Ｔｋに出力されるＬ型ＬＰＦの出力電力であって、負荷抵抗Ｒｋは一定である。
【００８６】
Ｌ型ＬＰＦは、中心周波数４８０［ＭＨｚ］において、４８［ｄＢｍ］の出力を得るために最適整合された状態である。図５の電力整合アプローチでは、デバイス出力電力Ｐｏｕｔが４８［ｄＢｍ］のときに、既に５［％］の効率偏差が生じている。
【００８７】
さらに、図６の第３高調波処理アプローチになると、効率偏差が１２［％］に劣化し、利得偏差に至っては３［ｄＢ］となり、効率を優先すると、電力の帯域特性が劣化し、効率の帯域特性もこの作用に影響されて劣化する。このように、従来のＬ型ＬＰＦでは、電力整合と高効率との両者を同時に広帯域化することができない。
【００８８】
本発明は、所望角周波数帯域の電力整合に影響を与えない第３高調波処理による高効率整合と、且つ所望角周波数帯域でＬ型ＬＰＦよりも広帯域な電力整合とが得られるＣｄｓ共振・第３高調波共振結合回路をデバイスＦＥＴのデバイス等価出力端子Ｔｅに付加して、従来技術以上の電力整合と効率の広帯域化とを得る高周波回路を提供することを目的とする。
【課題を解決するための手段】
【００８９】
［課題を解決するための手段の共通の手段］
前述した従来技術のインピーダンス変換比ＺｄＳ／Ｒｄｓが増大し電力の広帯域化が得難くなる課題に対して、本発明では、デバイスＦＥＴのようなドレイン・ソース間キャパシタンス成分Ｃｄｓが大きいトランジスタに対して、高周波になるほどインピーダンスが小さくなる状態を回避する手段が取り入れられている。この回避手段として、Ｃｄｓ共振整合回路形成インダクタンスＬｐとＤＣブロッキングキャパシタンスＣｐ１とから成る共振整合リアクタンス成分Ｘｄｓ１が使用される。
【００９０】
他方、本発明は、所望角周波数ωにおけるドレイン・ソース間キャパシタンス成分ＣｄｓによってＣｄｓリアクタンス成分Ｘｄｓが発生する。このＣｄｓリアクタンス成分Ｘｄｓをキャンセルするための誘導リアクタンス成分として、上記共振整合リアクタンス成分Ｘｄｓ１を作用させる。共振整合リアクタンス成分Ｘｄｓ１とＣｄｓリアクタンス成分Ｘｄｓとを共振させて、次段に接続される第３高調波並列共振回路１０ｂのＬｐ方向ＴｒインピーダンスＺｎを高め増大させている。
【００９１】
このように、図２の従来のＬ型ＬＰＦのみの整合よりも、広帯域化を図るために、本発明は、Ｃｄｓ共振整合回路形成インダクタンスＬｐとＤＣブロッキングキャパシタンスＣｐ１とから成る図７に示すようなＣｄｓ共振整合回路１０ａを設けている。
【００９２】
このＣｄｓ共振整合回路１０ａによって、第３高調波並列共振回路１０ｂのインビーダンス変換比を改善している。このインピーダンス変換比ＺｄＳ／Ｒｄｓが改善されていることによって、電力の広帯域化を図るとともに、第３高調波並列共振回路１０ｂの第３高調波に対する調整も容易に微調整することができ、また効率の広帯域化も得やすい。このインピーダンス変換比ＺｄＳ／Ｒｄｓの改善については、第３高調波並列共振回路１０ｂのＱの式８を参照して定性的に説明する。
【００９３】
共振回路のＱが一定で、インピーダンス変換比Ｚｄｓ／Ｒｄｓが大きくなったときに、インピーダンス変換比Ｚｄｓ／Ｒｄｓが改善されたと判断する。例えば、実施例の一方の並列共振回路ＡのＱがＱ＝２であってインピーダンス変換比Ｚｄｓ／Ｒｄｓが２であり、他方の並列共振回路ＢのＱが並列共振回路Ａと同じＱ＝２であって、他方の並列共振回路Ｂのインピーダンス変換比Ｚｄｓ／Ｒｄｓが４になったときは、他方の並列共振回路Ｂのインピーダンス変換比Ｚｄｓ／Ｒｄｓが改善されたことになり、広帯域化を実現することができる。
【００９４】
［図１の説明］
図１は、デバイス等価出力端子ＴｅとグランドＧとの間に、Ｃｄｓ共振整合回路１０ａを接続し、回路１０ａ・回路１０ｂ接続端子Ｔｒと高調波回路１０ｂ・ネットワーク結合端子Ｔｎとの間に第３高調波並列共振回路１０ｂを接続し、高調波回路１０ｂ・ネットワーク結合端子ＴｎとグランドＧとの間に、第３高調波共振回路内キャパシタンスＣｐ２を接続した本発明の機能要旨説明図である。
【００９５】
なお、後述する図７または図８の等価回路図では、バイアスネットワークＢｎを省略しているので、高調波回路１０ｂ・ネットワーク結合端子Ｔｎは第３高調波共振回路負荷接続端子Ｔｃとなっている。
【００９６】
本発明は、図１に示すように、デバイス等価出力端子ＴｅとグランドＧとの間に、Ｃｄｓ共振整合回路形成インダクタンスＬｐとＤＣブロッキングキャパシタンスＣｐ１とで形成するＣｄｓ共振整合回路１０ａを接続して、このデバイス等価出力端子Ｔｅと高調波回路１０ｂ・ネットワーク結合端子Ｔｎとの間に、直列インピーダンス機能インダクタンスＬ１とＬ１並列接続キャパシタンスＣｓとで形成する第３高調波並列共振回路１０ｂを接続し、高調波回路１０ｂ・ネットワーク結合端子ＴｎとグランドＧとの間に、第３高調波共振回路内キャパシタンスＣｐ２を接続する。
【００９７】
上記のバイアスネットワークＢＮとは、デバイスＦＥＴに直流電流ＤＣを供給するための回路であって、ＤＣ電流は高周波電力が伝達される負荷側には通電しないでデバイス側のみに通電し、またＤＣ電流が通過する経路には高周波電流が漏洩しない回路をいう。
【００９８】
上記の構成によって、所望角周波数帯域の電力整合に影響を与えない第３高調波処理による高効率整合と従来のＬ型ＬＰＦによる整合よりも電力の広帯域化を図る電力整合とを両立することのできるＣｄｓ共振・第３高調波共振結合回路を、デバイスＦＥＴのデバイス等価出力端子Ｔｅに付加することによって、Ｌ型ＬＰＦによる従来技術以上の電力整合と高効率の広帯域化とを得ることが可能となる。
【００９９】
［課題を解決するための手段の具体的手段（実施の形態）］
以下に、上記の検討結果をまとめて、上記課題を解決するための手段を変形、拡張した具体例を、図面（主として、図７）および図面の符号を参照して、請求項形式で実施態様として記載する。
【０１００】
実施の形態１（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせるＣｄｓ共振整合回路１０ａを接続した高周波電力増幅回路である。
【０１０１】
実施の形態１（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせるＣｄｓ共振整合回路１０ａを接続して、
所望角周波数ωにおけるドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分Ｘｄｓをキャンセルする高周波電力増幅回路の広帯域化方法である。
【０１０２】
実施の形態２（Ａ）は、高出力電界効果トランジスタＦＥＴのデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせるＣｄｓ共振整合回路１０ａに、ドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分Ｘｄｓと共役となるＸｄｓ共役リアクタンスＸｄｓ１を生じさせて、高出力電界効果トランジスタ（デバイスＦＥＴ）に大信号が入力された状態のときに共振作用を生じさせ、リアクタンス成分Ｘｄｓをキャンセルする高周波電力増幅回路である。
【０１０３】
実施の形態２（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせるＣｄｓ共振整合回路１０ａを接続して、
高出力電界効果トランジスタ（デバイスＦＥＴ）に大信号が入力された状態のときに共振作用を生じさせ、リアクタンス成分Ｘｄｓをキャンセルする高周波電力増幅回路の広帯域化方法である。
【０１０４】
実施の形態３（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、所望角周波数ωにおけるドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分Ｘｄｓをキャンセルする共振整合リアクタンス成分（Ｘｄｓ共役リアクタンス）Ｘｄｓ１を接続した高周波電力増幅回路である。
【０１０５】
実施の形態３（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、所望角周波数ωにおけるドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分Ｘｄｓをキャンセルする共振整合リアクタンス成分（Ｘｄｓ共役リアクタンス）Ｘｄｓ１を接続して所望角周波数ωにおけるＣｄｓリアクタンス成分Ｘｄｓをキャンセルする高周波電力増幅回路の広帯域化方法である。
【０１０６】
実施の形態４（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせるＣｄｓ共振整合回路形成インダクタンスＬｐにＣｄｓ共振整合回路形成インダクタンスＬｐとＭＯＳＦＥＴに印加されるＤＣ電流を流さないように遮蔽するためのＤＣブロッキングキャパシタンスＣｐ１とで形成するＣｄｓ共振整合回路１０ａを接続した高周波電力増幅回路である。
【０１０７】
実施の形態４（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせるＣｄｓ共振整合回路形成インダクタンスＬｐにＣｄｓ共振整合回路形成インダクタンスＬｐとＭＯＳＦＥＴに印加されるＤＣ電流を流さないように遮蔽するためのＤＣブロッキングキャパシタンスＣｐ１とで形成するＣｄｓ共振整合回路１０ａを接続して、所望角周波数ωにおけるドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分Ｘｄｓをキャンセルする高周波電力増幅回路の広帯域化方法である。
【０１０８】
実施の形態５（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせるＣｄｓ共振整合回路形成インダクタンスＬｐにＣｄｓ共振整合回路形成インダクタンスＬｐとデバイスＦＥＴに印加されるＤＣ電流を流さないように遮蔽するためのＤＣブロッキングキャパシタンスＣｐ１とで形成して、所望角周波数ωにおけるドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分ＸｄｓをキャンセルするＣｄｓ共振整合回路１０ａを接続した高周波電力増幅回路である。
【０１０９】
実施の形態５（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせるＣｄｓ共振整合回路形成インダクタンスＬｐにＣｄｓ共振整合回路形成インダクタンスＬｐとデバイスＦＥＴに印加されるＤＣ電流を流さないように遮蔽するためのＤＣブロッキングキャパシタンスＣｐ１とで形成するＣｄｓ共振整合回路１０ａを接続して、所望角周波数ωにおけるドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分Ｘｄｓをキャンセルする高周波電力増幅回路の広帯域化方法である。
【０１１０】
実施の形態６（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅと負荷抵抗Ｒｋとの間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成する第３高調波共振回路１０ｂを接続した高周波電力増幅回路である。
【０１１１】
実施の形態６（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅと負荷抵抗Ｒｋとの間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成する第３高調波共振回路１０ｂを接続して、
共振周波数を変化させて位相角を調整し大信号状態のデバイスＦＥＴに対して第３高調波処理をする高周波電力増幅回路の広帯域化方法である。
【０１１２】
なお、この実施の形態６（Ａ）および実施の形態６（Ｂ）は、デバイスＦＥＴの特性、所望角周波数帯域などによって、所望角周波数ωにおけるドレイン・ソース間キャパシタンス成分Ｃｄｓが小さくて、Ｃｄｓリアクタンス成分ＸｄｓをキャンセルするＣｄｓ共振整合回路１０ａを必要としないような場合に適用することができる。
【０１１３】
実施の形態７（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせるＣｄｓ共振整合回路１０ａを接続するとともに、
このＣｄｓ共振整合回路１０ａと負荷抵抗Ｒｋとの間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成する第３高調波共振回路１０ｂを接続した高周波電力増幅回路である。
【０１１４】
実施の形態７（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせるＣｄｓ共振整合回路１０ａを接続するとともに、
このＣｄｓ共振整合回路１０ａと負荷抵抗Ｒｋとの間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成する第３高調波共振回路１０ｂを接続して、
共振周波数を変化させて位相角を調整し大信号状態のデバイスＦＥＴに対して第３高調波処理をする高周波電力増幅回路の広帯域化方法である。
【０１１５】
実施の形態８（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせるＣｄｓ共振整合回路形成インダクタンスＬｐにＣｄｓ共振整合回路形成インダクタンスＬｐとデバイスＦＥＴに印加されるＤＣ電流を流さないように遮蔽するためのＤＣブロッキングキャパシタンスＣｐ１とで形成するＣｄｓ共振整合回路１０ａを接続するとともに、
このＣｄｓ共振整合回路１０ａと負荷抵抗Ｒｋとの間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列にＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成して、共振周波数を変化させて位相角を調整する第３高調波共振回路１０ｂを接続した第３高調波処理する高周波電力増幅回路である。
【０１１６】
実施の形態８（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせるＣｄｓ共振整合回路形成インダクタンスＬｐにＣｄｓ共振整合回路形成インダクタンスＬｐとデバイスＦＥＴに印加されるＤＣ電流を流さないように遮蔽するためのＤＣブロッキングキャパシタンスＣｐ１とで形成するＣｄｓ共振整合回路１０ａを接続するとともに、
このＣｄｓ共振整合回路１０ａと負荷抵抗Ｒｋとの間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列にＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とを含む第３高調波並列共振回路１０ｂを接続して、
共振周波数を変化させて位相角を調整して第３高調波処理する高周波電力増幅回路の広帯域化方法である。
【０１１７】
実施の形態９（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせるＣｄｓ共振整合回路１０ａを接続するとともに、
このＣｄｓ共振整合回路１０ａと負荷抵抗Ｒｋとの間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成して、デバイスＦＥＴの出力に含まれる第３高調波に対して、デバイスＦＥＴから見て非常に高いインピーダンスを生じさせる第３高調波共振回路１０ｂを接続した高周波電力増幅回路である。
【０１１８】
実施の形態９（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせるＣｄｓ共振整合回路１０ａを接続するとともに、
このＣｄｓ共振整合回路１０ａと負荷抵抗Ｒｋとの間に、直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成する第３高調波共振回路１０ｂを接続して、
デバイスＦＥＴの出力に含まれる第３高調波に対して、デバイスＦＥＴから見て非常に高いインピーダンスを生じさせて、共振周波数を変化させて位相角を調整し、大信号状態のデバイスＦＥＴに対して第３高調波処理によるＦ級動作をさせる高周波電力増幅回路の広帯域化方法である。
【０１１９】
実施の形態１０（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせてドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分ＸｄｓをキャンセルするＣｄｓ共振整合回路形成インダクタンスＬｐにＣｄｓ共振整合回路形成インダクタンスＬｐとデバイスＦＥＴに印加されるＤＣ電流を流さないように遮蔽するためのＤＣブロッキングキャパシタンスＣｐ１とで形成するＣｄｓ共振整合回路１０ａを接続するとともに、
このＣｄｓ共振整合回路１０ａと負荷抵抗Ｒｋとの間に、第３高調波における直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成して、所望角周波数ωにおけるＬ１並列接続キャパシタンスＣｓと直列インピーダンス機能インダクタンスＬ１とのリアクタンス成分（誘導性リアクタンス成分）の大きさを変えずに、所望角周波数ωの負荷抵抗方向ＴｅインピーダンスＺｋを一定としながら、直列インピーダンス機能インダクタンスＬ１とＬ１並列接続キャパシタンスＣｓとの共振周波数を変化させることによって第３高調波の調整を可能として、所望角周波数ωと第３高調波との整合を独立して制御する第３高調波並列共振回路１０ｂを接続した高周波電力増幅回路である。
【０１２０】
実施の形態１０（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせるＣｄｓ共振整合回路形成インダクタンスＬｐにＣｄｓ共振整合回路形成インダクタンスＬｐとデバイスＦＥＴに印加されるＤＣ電流を流さないように遮蔽するためのＤＣブロッキングキャパシタンスＣｐ１とで形成するＣｄｓ共振整合回路１０ａを接続するとともに、
このＣｄｓ共振整合回路１０ａと負荷抵抗Ｒｋとの間に、第３高調波における直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成する第３高調波共振回路１０ｂを接続して、
ドレイン・ソース間キャパシタンス成分Ｃｄｓと所望角周波数ωで共振作用を生じさせてドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分Ｘｄｓをキャンセルするとともに、
所望角周波数ωにおける第３高調波並列共振回路１０ｂのＬ１並列接続キャパシタンスＣｓと直列インピーダンス機能インダクタンスＬ１とのリアクタンス成分（誘導性リアクタンス成分）の大きさを変えずに、所望角周波数ωの負荷抵抗方向ＴｅインピーダンスＺｋを一定としながら、直列インピーダンス機能インダクタンスＬ１とＬ１並列接続キャパシタンスＣｓとの共振周波数を変化させることによって第３高調波の調整を可能として、所望角周波数ωと第３高調波との整合を独立して制御する高周波電力増幅回路の広帯域化方法である。
【０１２１】
実施の形態１１（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅと負荷抵抗Ｒｋとの間の第３高調波並列共振回路１０ｂを形成する直列インピーダンス機能インダクタンスＬ１としてマイクロストリップラインを使用して、このマイクロストリップラインは、直列インピーダンス機能インダクタンスＬ１をコの字形のパターンに形成し、その内部にインダクタンス調整用パターンを複数形成し、この「インダクタンス調整用パターンをコの字形のパターンに接続すること」と「Ｌ１並列接続キャパシタンスＣｓの定数を調整する高周波電力増幅回路である。
【０１２２】
実施の形態１１（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅと負荷抵抗Ｒｋとの間の第３高調波並列共振回路１０ｂを形成する直列インピーダンス機能インダクタンスＬ１としてマイクロストリップラインを使用して、このマイクロストリップラインは、直列インピーダンス機能インダクタンスＬ１をコの字形のパターンに形成し、その内部にインダクタンス調整用パターンを複数形成し、この「インダクタンス調整用パターンをコの字形のパターンに接続すること」と「Ｌ１並列接続キャパシタンスＣｓの定数を調整すること」とによって、第３高調波並列共振回路１０ｂの共振周波数を変化させて第３高調波処理を制御する高周波電力増幅回路の広帯域化方法である。
【０１２３】
実施の形態１２（Ａ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅと負荷抵抗Ｒｋとの間の第３高調波並列共振回路１０ｂを形成する直列インピーダンス機能インダクタンスＬ１としてマイクロストリップラインを使用して、このマイクロストリップラインは、直列インピーダンス機能インダクタンスＬ１をコの字形のパターンに形成し、その内部にインダクタンス調整用パターンを複数形成し、この「インダクタンス調整用パターンをコの字形のパターンに接続すること」と「Ｌ１並列接続キャパシタンスＣｓの定数を調整すること」とによって、所望角周波数ωにおける直列インピーダンス機能インダクタンスＬ１のリアクタンスとＬ１並列接続キャパシタンスＣｓのリアクタンスとから形成される誘導性リアクタンス成分を一定値にしておいて、第３高調波並列共振回路１０ｂの共振周波数を調整する高周波電力増幅回路である。
【０１２４】
実施の形態１２（Ｂ）は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅと負荷抵抗Ｒｋとの間の第３高調波並列共振回路１０ｂを形成する直列インピーダンス機能インダクタンスＬ１としてマイクロストリップラインを使用して、このマイクロストリップラインは、直列インピーダンス機能インダクタンスＬ１をコの字形のパターンに形成する過程と、
その内部にインダクタンス調整用パターンを複数形成する過程と、
このインダクタンス調整用パターンをコの字形のパターンに接続するとともに、Ｌ１並列接続キャパシタンスＣｓの定数を調整する過程とから成り、
所望角周波数ωにおける直列インピーダンス機能インダクタンスＬ１のリアクタンスとＬ１並列接続キャパシタンスＣｓのリアクタンスとから形成される誘導性リアクタンス成分を一定値にしておいて、第３高調波並列共振回路１０ｂの共振周波数を調整する過程とから成り、第３高調波処理を制御する高周波電力増幅回路の広帯域化方法である。
【発明の効果】
【０１２５】
以下に記載する本発明の効果のすべてを同時に有している必要はなく、本発明の一つ以上の効果を有していればよい。
【０１２６】
本発明の第１の効果は、所望角周波数帯域でＬ型ＬＰＦよりも広帯域な電力整合が得られる整合回路（実施例ではＣｄｓ共振整合回路１０ａ）をデバイスＦＥＴのデバイス等価出力端子Ｔｅに付加して、従来技術以上の電力整合と効率の広帯域化とを得ることができる。
【０１２７】
また、本発明の第２の効果は、所望角周波数帯域の電力整合に影響を与えない第３高調波処理による高効率整合（実施例では第３高調波並列共振回路１０ｂ）をデバイスＦＥＴのデバイス等価出力端子Ｔｅと負荷抵抗Ｒｋとの間に付加して、従来技術以上の電力整合と効率の広帯域化とを得ることができる。
【０１２８】
さらに、本発明の第３の効果は、所望角周波数帯域の電力整合に影響を与えない第３高調波処理による高効率整合（実施例では第３高調波並列共振回路１０ｂ）と、所望角周波数帯域でＬ型ＬＰＦよりも広帯域な電力整合が得られる整合回路（実施例ではＣｄｓ共振整合回路１０ａ）とをデバイスＦＥＴのデバイス等価出力端子Ｔｅと負荷抵抗Ｒｋとの間に付加して、従来技術以上の電力整合と効率の広帯域化とを得ることができる。
【０１２９】
本発明の第４の効果は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、所望角周波数ωにおけるドレイン・ソース間キャパシタンス成分Ｃｄｓと共振作用を生じさせるＣｄｓ共振整合回路１０ａが、大信号状態のドレイン・ソース間キャパシタンス成分ＣｄｓのＣｄｓリアクタンス成分Ｘｄｓをキャンセルする。
【０１３０】
本発明の第５の効果は、次段負荷端子（Ｃｄｓ共振整合回路１０ａと第３高調波並列共振回路１０ｂとの回路１０ａ・回路１０ｂ接続端子Ｔｒ）におけるデバイスＦＥＴのデバイス出力電力Ｐｏｕｔのインピーダンス変換をする。
【０１３１】
本発明の第６の効果は、Ｃｄｓ共振整合回路１０ａの合成成分は誘導リアクタンス（共振整合リアクタンス成分）Ｘｄｓ１として機能して、デバイスＦＥＴの出力から生じる第３高調波に対して、Ｃｄｓ共振整合回路１０ａと第３高調波並列共振回路１０ｂとから形成されるＣｄｓ共振・第３高調波共振結合回路１０によって、デバイスＦＥＴから見て非常に高いインピーダンス（高インピーダンス）を生じさせて、後述する第３高調波に対する位相角の調整機能によって共振周波数を変化させて第３高調波に対する位相角を調整する。
【０１３２】
この位相角を調整することによって、大信号状態のデバイスＦＥＴにおいて、適正な第３高調波に対して、Ｆ級増幅動作をさせて理想的に処理することができるので、電力整合と効率の広帯域化とを得ることができる。
【発明を実施するための最良の形態】
【０１３３】
発明を実施するための最良の形態は、高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、第３高調波における直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成する第３高調波共振回路１０ｂを接続して、所望角周波数ωにおけるＣｄｓ共振整合回路１０ａのＣｄｓリアクタンス成分Ｘｄｓと共役となるＸｄｓ共役リアクタンスＸｄｓ１の大きさを変えずに共振周波数のＦ級動作の調整をすることによって、所望角周波数ωと第３高調波との整合を独立して制御する高周波電力増幅回路である。
【実施例】
【０１３４】
前述した図１に示すＣｄｓ共振整合回路形成インダクタンスＬｐと上記直列インピーダンス機能インダクタンスＬ１とはインダクタンスであり、マイクロストリップラインまたは巻線コイル、表面実装チップおよびワイヤボンディングなどで形成することができる。
【０１３５】
ＤＣブロッキングキャパシタンスＣｐ１とＬ１並列接続キャパシタンスＣｓとはキャパシタンスであり、表面実装チップコンデンサ（積層セラミック、ＭＯＳキャパシタンス等）で形成することができる。
【０１３６】
本発明の所望周波数帯域の広帯域化に利用しようとすれば、広帯域化を図る上で、トランジスタ出力端子に付加する出力整合回路に、従来技術３のＦ級動作へのアプローチとして記載されているような第２高調波処理回路を組み入れることになる。
【０１３７】
しかし、従来技術では、所望周波数帯域上側での回路損失が所望周波数帯域上側近傍に出現する第２高調波処理による減衰極、例えば、Ｔｅ・Ｔｃ間減衰量の極（曲線の谷間）の影響を受けて劣化する。したがって、本発明は、従来技術３のＦ級動作よりも劣化が低減される第３高調波処理の原理を応用している。
【０１３８】
また、奇数次高調波に対して開放となる高調波処理は極めて理想状態であり、その実態は、例えば、デバイスＦＥＴと基板による出力整合回路とを付加する場合、トランジスタ真性領域と３倍波処理とを施す回路の間に、寄生リアクタンス成分、例えば、ドレイン・ソース間キャパシタンス成分Ｃｄｓが含まれるので、実際の第３高調波処理回路は第３高調波に対して理想的な開放を実現するのではなく、第３高調波に対して位相角が調整できることがより現実的であり、本発明はその調整機能を有している。
【０１３９】
本発明の調整機能は、従来技術のような伝送線路の電気長に対する固有のインピーダンス特性（開放と短絡）を活用するのではなく、直列インピーダンス機能インダクタンスＬ１とＬ１並列接続キャパシタンスＣｓとの並列接続によってリアクタンス成分を基本波に対する整合で変化させずに、第３高調波近傍で可変させ、デバイス等価出力端子Ｔｅから見た第３高調波の非常に高いインピーダンスの位相角を可変にすることができるようにしている。
【０１４０】
［本発明に係るＣｄｓ共振・第３高調波共振結合回路の定性］
［図７の説明］
図７は、デバイスＦＥＴのデバイス等価出力端子ＴｅにＣｄｓ共振整合回路１０ａと第３高調波並列共振回路１０ｂとからなるＣｄｓ共振・第３高調波共振結合回路１０の等価回路図である。
【０１４１】
同図は、電力整合と高効率の広帯域化とが得られるＣｄｓ共振・第３高調波共振結合回路をデバイスＦＥＴのデバイス等価出力端子Ｔｅに付加した等価回路として示している。
【０１４２】
Ｃｄｓ共振・第３高調波共振結合回路１０は、Ｃｄｓ共振整合回路形成インダクタンスＬｐとこれに直列に接続されるＤＣ成分を遮断するためのＤＣブロッキングキャパシタンスＣｐ１とで形成されるＣｄｓ共振整合回路１０ａを接続するとともに、このＣｄｓ共振整合回路１０ａと負荷抵抗Ｒｋとの間に、直列インピーダンス機能インダクタンスＬ１にＬ１並列接続キャパシタンスＣｓが並列に接続される第３高調波並列共振回路１０ｂとで形成される。
【０１４３】
Ｃｄｓ共振整合回路１０ａは、所望角周波数ωにおいてＣｄｓ共振整合回路形成インダクタンスＬｐとＤＣブロッキングキャパシタンスＣｐ１とによる誘導性リアクタンス成分としての共振整合リアクタンス成分（Ｘｄｓ共役リアクタンス）Ｘｄｓ１が、Ｃｄｓリアクタンス成分Ｘｄｓを打ち消し共振させる。そして、第３高調波並列共振回路１０ｂは、所望角周波数ωにおいてリアクタンス成分０になったドレイン・ソース間抵抗Ｒｄｓに対して、デバイス方向負荷インピーダンスＺｄｓのリアクタンス成分０となる実効負荷にインピーダンス変換する。
【０１４４】
また、Ｌ１並列接続キャパシタンスＣｓと直列インピーダンス機能インダクタンスＬ１とによる共振周波数を調整することによって、第３高調波処理の調整が可能であり、Ｌ１並列接続キャパシタンスＣｓと直列インピーダンス機能インダクタンスＬ１との並列共振周波数が高調波の方向にあるときは、所望角周波数ωでは、Ｌ１並列接続キャパシタンスＣｓと直列インピーダンス機能インダクタンスＬ１とのリアクタンス成分は誘導性となる。
【０１４５】
この誘導性となるリアクタンス成分を一定にしておいて第３高調波処理の調整をすれば、所望角周波数帯域の電力整合に影響を与えない。この第３高調波処理の調整によって、従来のＬ型ＬＰＦで得られなかった広帯域化を図る電力整合と高効率の整合との両立が可能である。この事由をＣｄｓ共振・第３高調波共振結合回路１０を定性的に検証して明らかにする。
【０１４６】
［図８の説明］
図８は、図７のＣｄｓ共振整合回路１０ａと第３高調波並列共振回路１０ｂとから成るＣｄｓ共振・第３高調波共振結合回路１０の等価回路図のリアクタンス成分を０にしたデバイス方向負荷インピーダンスＺｄｓを算出するために、図７を展開したＣｄｓ共振・第３高調波共振結合回路１０の等価回路図である。
【０１４７】
先ず、図８に示すＣｄｓ共振整合回路１０ａにおいてリアクタンス成分０のデバイス方向ＴｒインピーダンスＺｍを［式５］によって算出する。
【０１４８】
【数５】
2005086366.tif 000007
【０１４９】
所望角周波数ωにおいて、Ｃｄｓリアクタンス成分Ｘｄｓが、（Ｃｄｓ共振整合回路形成インダクタンスＬｐとＤＣブロッキングキャパシタンスＣｐ１とによるリアクタンス成分の）共振整合リアクタンス成分Ｘｄｓ１によって打ち消されている場合のデバイス方向ＴｒインピーダンスＺｍを［式６］によって算出する。
【０１５０】
【数６】
2005086366.tif 000008
【０１５１】
この場合、デバイス方向ＴｒインピーダンスＺｍは最高値となる。つぎにデバイス方向ＴｒインピーダンスＺｍ＝Ｒｄｓのときに、リアクタンス成分０のデバイス方向負荷インピーダンスＺｄｓを［式７］によって算出する。
【０１５２】
【数７】
2005086366.tif 000009
【０１５３】
また、このＺｍ＝Ｒｄｓのときの第３高調波並列共振回路１０ｂのＱを［式８］によって算出して、このときに算出したＱをＱ２とする。
【０１５４】
【数８】
2005086366.tif 000010
【０１５５】
そして、第３高調波並列共振回路１０ｂのＱがＱ２＝１のときに、リアクタンス成分が０となるデバイス方向負荷インピーダンスＺｄｓ＝２Ｒｄｓ［Ω］が得られる。Ｑ２＝１において、Ｌ型ＬＰＦが、ドレイン・ソース間キャパシタンス成分Ｃｄｓ＝０［ｐＦ］であって、デバイス方向負荷インピーダンスＺｄｓの最大値のときに限り、デバイス方向負荷インピーダンスＺｄｓ＝２Ｒｄｓ＋ｊ０［Ω］となる。それに対し、本発明に係る整合回路では、常に、Ｑ＝１のデバイス方向負荷インピーダンスＺｄｓ＝２Ｒｄｓ＋ｊ０［Ω］を得ることができる。
【０１５６】
これによって、本発明に係る整合回路では、所望角周波数ωにおいて、リアクタンス成分０のデバイス方向負荷インピーダンスＺｄｓを得るために、Ｌ型ＬＰＦのような高周波になるほどＬ型ＬＰＦのＱが大きくなる問題は無くなり、Ｌ型ＬＰＦよりも電力の広帯域化を図ることができる。つぎに、負荷抵抗方向ＴｅインピーダンスＺｋを［式９］によって算出する。［式９］によって算出した負荷抵抗方向ＴｅインピーダンスＺｋをＺｋのリアルパート（Ｒｅ）とする。
【０１５７】
【数９】
2005086366.tif 000011
【０１５８】
［図８の説明］
図８に示す負荷抵抗方向ＴｅインピーダンスＺｋを［式１０］によって算出する。［式１０］によって算出した負荷抵抗方向ＴｅインピーダンスＺｋのイマジナリパートをＺｋ（Ｉｍ）とする。
【０１５９】
【数１０】
2005086366.tif 000012
【０１６０】
なお、負荷抵抗Ｒｋは、第３高調波共振回路負荷接続端子Ｔｃのデバイス方向負荷インピーダンスＺｄｓが、所望角周波数ωにおいて負荷抵抗値Ｒｋとなる純抵抗負荷である。
【０１６１】
ここで、図８のデバイス出力電力Ｐｏｕｔを負荷抵抗Ｒｄｓとドレイン・ソース間キャパシタンス成分Ｃｄｓとからなるインピーダンスに供給して、例えば所望角周波数ωのデバイス方向負荷インピーダンスＺｄｓが、Ｑ２＝１において、２Ｒｄｓ＋ｊ０［Ω］となるように演算し、所望角周波数ωにおいて、Ｌ１並列接続キャパシタンスＣｓと直列インピーダンス機能インダクタンスＬ１とのリアクタンス成分が一定となる状態で、第３高調波近傍において直列インピーダンス機能インダクタンスＬ１とＬ１並列接続キャパシタンスＣｓの並列共振周波数を前後に変化させる。
【０１６２】
以下、図９ないし図１１を参照して、異なる特性の共振回路を結合した回路（例えば、Ｃｄｓ共振・第３高調波共振結合回路）の特性について説明する。図９ないし図１１において、負荷抵抗方向ＴｅインピーダンスＺｋは、反射係数Γｋ（＠Ｚｏ＝Ｚｋ｛Ｒｅ｝）に変換して表示している。
【０１６３】
［図９の説明］
図９は、所望角周波数ωから第３高調波方向に周波数を変化させたときの周波数と高調波の負荷インピーダンス反射係数Γｋのマグニチュードとの関係を示す周波数・マグニチュード特性図である。
【０１６４】
同図は、所望角周波数ωを中心として周波数を１７５［ＭＨｚ］ないし９００［ＭＨｚ］に変化させたときの高調波の負荷インピーダンス反射係数Γｋのマグニチュード反射係数ΓｋＭＡＧとの関係を示すＣｄｓ共振・第３高調波共振結合回路の特性を示している。
【０１６５】
同図において、周波数の横軸に対して、所望角周波数ωの基本周波数は１７５［ＭＨｚ］であり、また、楕円形の点線で示す第３高調波の周波数３ｆは５００［ＭＨｚ］である。さらに、曲線ＡはＣｓ＝０［ｐＦ］のとき、曲線ＢはＣｓ＝８０［ｐＦ］のとき、曲線ＣはＣｓ＝１９６［ｐＦ］のとき、曲線ＤはＣｓ＝３００［ｐＦ］のときのマグニチュードの特性を示している。
【０１６６】
図９の周波数・マグニチュード特性図においては、Ｌ１並列接続キャパシタンスＣｓを、曲線Ａで示すＣｓ＝０［ｐＦ］から曲線Ｄで示すＣｓ＝３００［ｐＦ］まで大きくなっても、高調波の負荷インピーダンス反射係数Γｋのマグニチュード反射係数ΓｋＭＡＧがほとんど変化していないことを示している。すなわち、反射係数ΓｋのＭＡＧは、所望角周波数ωで変化がなく、第３高調波３ｆ以上の角周波数では１に近い。
【０１６７】
［図１０の説明］
図１０は、所望角周波数ωから第３高調波方向に周波数を変化させたときの周波数と高調波の負荷インピーダンス反射係数Γｋの位相角度との関係を示す周波数・反射係数位相角度特性図である。
【０１６８】
同図は、所望角周波数ωの周波数１７５［ＭＨｚ］から９００［ＭＨｚ］まで変化させたときの周波数と高調波の負荷インピーダンス反射係数Γｋの負荷インピーダンス反射係数Γｋの位相角度反射係数ΓｋＡＮＧ［ｄｅｇ］との関係を示すＣｄｓ共振・第３高調波共振結合回路の特性を示している。
【０１６９】
同図において、周波数の横軸に対して、所望角周波数ωの基本周波数は１７５［ＭＨｚ］であり、また、楕円形の点線で示す第３高調波の周波数３ｆは５００［ＭＨｚ］である。さらに、曲線ＡはＣｓ＝０［ｐＦ］のとき、曲線ＢはＣｓ＝８０［ｐＦ］のとき、曲線ＣはＣｓ＝１９６［ｐＦ］のとき、曲線ＤはＣｓ＝３００［ｐＦ］のときの位相角度反射係数ΓｋＡＮＧ［ｄｅｇ］の特性を示している。
【０１７０】
同図の周波数・反射係数位相角度特性図においては、Ｌ１並列接続キャパシタンスＣｓを、曲線Ａで示すＣｓ＝０［ｐＦ］から曲線Ｄで示すＣｓ＝３００［ｐＦ］まで大きくするに従って、高調波の負荷インピーダンス反射係数Γｋの位相角度（ＡＮＧ）の変化が大きくなっている。
【０１７１】
すなわち、基本周波数の所望角周波数ωのときの位相角度（ＡＮＧ）は８０［ｄｅｇ］で一定となり、他方、基本周波数の第３高調波３ｆの角周波数は反射係数Γｋの位相角度（ＡＮＧ）は０［ｄｅｇ］の横軸に対して上下に変動している。
【０１７２】
上記の上下に変動している特性を利用すると、負荷抵抗方向ＴｅインピーダンスＺｋを変えないで、第３高調波の負荷抵抗方向ＴｅインピーダンスＺｋだけを変えることができる。この負荷抵抗方向ＴｅインピーダンスＺｋは、Ｌ１並列接続キャパシタンスＣｓと直列インピーダンス機能インダクタンスＬ１とによる並列共振周波数を変えて調整することができる。
【０１７３】
反射係数Γｋの位相角度（ＡＮＧ）の振れる範囲自体を上下させることよって、Ｃｄｓ共振・第３高調波共振結合回路１０のＱを、従来技術のＬ型ＬＰＦの回路のＱと同一な状態での所望角周波数ωにおいて、デバイス方向負荷インピーダンスＺｄｓ（リアクタンス成分０）をＬ型ＬＰＦよりも高くすることができる。このデバイス方向負荷インピーダンスＺｄｓを高くする状態を保持しつつ第３高調波処理の調整が可能なので、従来技術のＬ型ＬＰＦよりも電力整合と効率整合の広帯域化とが図れる。
【０１７４】
Ｃｄｓ共振・第３高調波共振結合回路１０に対して、Ｌ型ＬＰＦよりも電力整合と効率整合の広帯域化とが図れることを裏付ける検証をＬ型ＬＰＦのときと同じ非線形デバイスＦＥＴモデルを用いて出力負荷をＬ型ＬＰＦのときと同じとし、中心周波数４８０［ＭＨｚ］において、４８［ｄＢｍ］の出力を得る最適整合と第３高調波処理とによる最適整合を行う。
【０１７５】
［図１１の説明］
図１１は、所望角周波数ωから第３高調波方向に周波数を変化させたときの周波数とドレイン・ソース間抵抗Ｒｄｓおよびドレイン・ソース間キャパシタンス成分Ｃｄｓに付加するＣｄｓ共振・第３高調波共振結合回路１０の第３高調波のデバイス等価出力端子Ｔｅと第３高調波共振回路負荷接続端子Ｔｃとの間の減衰量（以下、Ｔｅ・Ｔｃ間減衰量という）との関係を示す周波数Ｔｅ・Ｔｃ間減衰量特性図である。
【０１７６】
同図は、所望角周波数ωの周波数１７５［ＭＨｚ］から９００［ＭＨｚ］まで変化させたときの周波数と高調波のＴｅ・Ｔｋ間減衰量［ｄＢ］との関係を示すＣｄｓ共振・第３高調波共振結合回路の特性を示している。
【０１７７】
同図において、周波数の横軸に対して、所望角周波数ωの基本周波数は１７５［ＭＨｚ］であり、また、楕円形の点線で示す第３高調波の周波数３ｆは５００［ＭＨｚ］である。さらに、曲線ＡはＣｓ＝０［ｐＦ］のとき、曲線ＢはＣｓ＝８０［ｐＦ］のとき、曲線ＣはＣｓ＝１９６［ｐＦ］のとき、曲線ＤはＣｓ＝３００［ｐＦ］のときの高調波のＴｅ・Ｔｋ間減衰量［ｄＢ］の特性を示している。
【０１７８】
同図において、曲線ＡのＴｅ・Ｔｋ間減衰量の極（減衰量が大きくなる位置）の周波数は１０００［ＭＨｚ］以上であるために図示されていない。つぎに、曲線ＢのＴｅ・Ｔｋ間減衰量の極（図面では山となっている位置）Ｂｍの周波数は７１０［ＭＨｚ］であり、曲線ＣのＴｅ・Ｔｋ間減衰量の極Ｃｍの周波数は５１０［ＭＨｚ］であり、曲線ＤのＴｅ・Ｔｋ間減衰量の極Ｄｍの周波数は３６０［ＭＨｚ］であって、順次に低い周波数方向に移動している。このＴｅ・Ｔｋ間減衰量の極は共振点であって、直列インピーダンス機能インダクタンスＬ１とＬ１並列接続キャパシタンスＣｓとによる並列共振周波数を左右する。
【０１７９】
上述したように、Ｔｅ・Ｔｋ間減衰量の極が共振点であり並列共振周波数を左右して、Ｔｅ・Ｔｋ間減衰量の極が順次に低い周波数の方に移行しており、直列インピーダンス機能インダクタンスＬ１とＬ１並列接続キャパシタンスＣｓとによる並列共振周波数が順次に低い方向に移動している。このように、Ｔｅ・Ｔｋ間減衰量の極を移動させることによって、並列共振周波数を調整することができる。
【０１８０】
［図１２の説明］
図１２は、所望角周波数ωをパラメータにして、デバイスＦＥＴからデバイス等価出力端子Ｔｅに出力されるデバイス出力電力Ｐｏｕｔ［ｄＢｍ］とドレイン効率ηｄ［％］および利得（Gain）［ｄＢ］との関係を示す電力整合アプローチ特性図である。
【０１８１】
同図の電力整合アプローチ特性図に示すデバイス出力電力Ｐｏｕｔは、第３高調波共振回路負荷接続端子Ｔｃに出力されるＣｄｓ共振・第３高調波共振結合回路１０の出力電力であって、負荷抵抗Ｒｋは一定である。
【０１８２】
同図は、所望角周波数ωをパラメータにして、デバイスＦＥＴから第３高調波並列共振回路１０ｂのデバイス等価出力端子Ｔｅに出力されるデバイス出力電力Ｐｏｕｔ［ｄＢｍ］（横軸）とドレイン効率ηｄ［％］および利得（Gain）［ｄＢ］（縦軸）との関係を示す非線形デバイスの特性図である。
【０１８３】
同図は、中心周波数４８０［ＭＨｚ］のデバイス出力電力Ｐｏｕｔを得る最適整合と第３高調波処理による最適整合とを行って、非線形シミュレーションソフトによる演算結果を示している。
【０１８４】
従来技術のＬ型ＬＰＦの第３高調波処理アプローチでは、帯域内効率が６８〜８０［％］（デバイス出力電力Ｐｏｕｔ４８［ｄＢｍ］）、帯域内利得が１９〜２２［ｄＢ］（デバイス出力電力Ｐｏｕｔ４８［ｄＢｍ］）であった。
【０１８５】
それに対して、本発明のＣｄｓ共振・第３高調波共振結合回路１０では、同図に示すように、従来技術の図５に比較して、デバイス出力電力Ｐｏｕｔ４８［ｄＢｍ］において、利得偏差をほとんど崩さずに効率の平坦化を達成している。
【０１８６】
特に、帯域内効率が７３［％］±０（デバイス出力電力Ｐｏｕｔ４８［ｄＢｍ］）、帯域内利得が２１．５〜２２［ｄＢ］を得ている。以上によって、Ｃｄｓ共振整合回路１０ａと第３高調波並列共振回路１０ｂとで形成されたＣｄｓ共振・第３高調波共振結合回路１０は、従来のＬ型ＬＰＦよりも電力整合と効率の広帯域化とを得ることができる。
【０１８７】
今回開示された実施の形態および実施例は、すべての点で例示であって制限的なものではない。本発明の技術的範囲は、上記の説明の範囲に拘束されることなく、特許請求の範囲に基づいて定まり、特許請求の範囲と均等の意味および範囲内でのすべての変更が技術的範囲に含まれる。
【産業上の利用可能性】
【０１８８】
高出力電界効果トランジスタ（デバイスＦＥＴ）のデバイス等価出力端子Ｔｅに、第３高調波における直列インピーダンスとして機能する直列インピーダンス機能インダクタンスＬ１と直列インピーダンス機能インダクタンスＬ１に並列接続されたＬ１並列接続キャパシタンスＣｓと並列インピーダンスとして機能する第３高調波共振回路内キャパシタンスＣｐ２とで形成する第３高調波共振回路１０ｂを接続して、所望角周波数ωにおける第３高調波共振回路１０ｂのＬ１並列接続キャパシタンスＣｓと直列インピーダンス機能インダクタンスＬ１とのリアクタンス成分（誘導性リアクタンス成分）を変えずに共振周波数のＦ級動作の調整をすることによって、所望角周波数ωと第３高調波との整合を独立して制御する高周波電力増幅回路は、既に、出願人が試作品を製作して実用化のためのフィールドテストを開始しており、産業上の利用可能性が極めて高い。
【図面の簡単な説明】
【０１８９】
【図１】デバイス等価出力端子ＴｅとグランドＧとの間に、Ｃｄｓ共振整合回路１０ａを接続し、回路１０ａ・回路１０ｂ接続端子Ｔｒと高調波回路１０ｂ・ネットワーク結合端子Ｔｎとの間に第３高調波並列共振回路１０ｂを接続し、高調波回路１０ｂ・ネットワーク結合端子ＴｎとグランドＧとの間に、第３高調波共振回路内キャパシタンスＣｐ２を接続した本発明の機能要旨説明図である。
【図２】デバイスＦＥＴのデバイス等価出力端子ＴｅにＬ型ＬＰＦを付加した従来技術のＬ型ＬＰＦ等価回路図である。
【図３】直列インピーダンス機能インダクタンスＬ１を分割した従来技術のＬ型ＬＰＦ等価回路図である。
【図４】Ｌ型ＬＰＦ回路のＱ（横軸）とデバイス方向負荷インピーダンスＺｄｓ、反射係数ガンマの位相角度反射係数ΓｋＡＮＧ、Ｔｅ・Ｔｋ間減衰量および反射係数Γｋのマグニチュード反射係数ΓｋＭＡＧ（縦軸）との関係を示す従来技術でのＬ型ＬＰＦ単独の負荷インピーダンス反射係数特性図である。
【図５】所望角周波数ωをパラメータにして、デバイスＦＥＴからＬ型ＬＰＦのデバイス等価出力端子Ｔｅに出力されるデバイス出力電力Ｐｏｕｔとドレイン効率ηｄおよび利得（Gain）との関係を示す従来技術での電力整合アプローチ特性図である。
【図６】デバイスＦＥＴからＬ型ＬＰＦのデバイス等価出力端子Ｔｅに出力される第３高調波処理したデバイス出力電力Ｐｏｕｔとドレイン効率ηｄおよびゲインとの関係を示す従来技術での第３高調波処理アプローチ特性図である。
【図７】デバイスＦＥＴのデバイス等価出力端子ＴｅにＣｄｓ共振整合回路１０ａと第３高調波並列共振回路１０ｂとから成るＣｄｓ共振・第３高調波共振結合回路１０とからなる本発明のＣｄｓ共振・第３高調波共振結合回路等価回路図である。
【図８】図７の等価回路図のリアクタンス成分を０にしたデバイス方向負荷インピーダンスＺｄｓを算出するための本発明のＣｄｓ共振・第３高調波共振結合回路の等価回路図である。
【図９】所望角周波数ωを中心として周波数を変化させたときの高調波の負荷インピーダンス反射係数Γｋのマグニチュードの関係を示す本発明に係る周波数・マグニチュード特性図である。
【図１０】所望角周波数ωを中心として周波数を変化させたときの高調波の負荷インピーダンス反射係数Γｋの位相角度の関係を示す本発明に係る周波数・反射係数位相角度特性図である。
【図１１】所望角周波数ωを中心として周波数を変化させたときの高調波のＴｅ・Ｔｃ間減衰量の関係を示す本発明に係る周波数・Ｔｅ・Ｔｃ間減衰量特性図である。
【図１２】所望角周波数をパラメータにして、デバイスＦＥＴからデバイス等価出力端子Ｔｅに出力されるデバイス出力電力Ｐｏｕｔとドレイン効率ηｄおよび利得（Gain）との関係を示す本発明に係る電力整合アプローチ特性図である。
【符号の説明】
【０１９０】
Ｌ型ＬＰＦ  Ｌ型ＬＰＦ回路
第３高調波共振回路  第３高調波並列共振回路１０ｂ
ＬＤＭＯＳＦＥＴ（デバイスＦＥＴ）  高出力電界効果トランジスタ
１０      Ｃｄｓ共振・第３高調波共振結合回路
１０ａ    Ｃｄｓ共振整合回路
１０ｂ    第３高調波並列共振回路
Ｂｎ      バイアスネットワーク
Ｃｄｓ    ドレイン・ソース間キャパシタンス成分
Ｃｐ      並列インピーダンス機能キャパシタンス
Ｃｐ１    ＤＣブロッキングキャパシタンス
Ｃｐ２    第３高調波共振回路内キャパシタンス
Ｃｓ      Ｌ１並列接続キャパシタンス
Ｌ１      直列インピーダンス機能インダクタンス
Ｌａ      Ｌ１分割デバイス側インダクタンス
Ｌｂ      Ｌ１分割負荷抵抗側インダクタンス
Ｌｐ      Ｃｄｓ共振整合回路形成インダクタンス
Ｐｏｕｔ  デバイス出力電力
Ｑ        共振回路の共振曲線の先鋭度
Ｑ１      Ｌ型ＬＰＦ回路のＱ
Ｑ２      Ｃｄｓ共振・第３高調波共振結合回路のＱ
Ｒｄｓ    ドレイン・ソース間抵抗
Ｒｋ      負荷抵抗
Ｔｃ      第３高調波共振回路負荷接続端子
Ｔｄ      デバイスＦＥＴ純出力端子
Ｔｅ      デバイス等価出力端子
Ｔｋ      Ｌ型ＬＰＦ負荷接続端子
Ｔｎ      高調波回路１０ｂ・ネットワーク結合端子
Ｔｒ      回路１０ａ・回路１０ｂ接続端子
Ｔｓ      Ｌ型ＬＰＦ内インダクタンス分割端子
Ｘｂ      所望角周波数のＬｂリアクタンス（ωＬｂ）
Ｘｄ      所望角周波数のＣｄｓリアクタンス（１／ωＣｄｓ）
Ｘｄｓ    Ｃｄｓリアクタンス成分
Ｘｄｓ１  共振整合リアクタンス成分／誘導性リアクタンス成分／Ｘｄｓ共役リアクタンス
Ｘｅ      任意な角周波数のＣｄｓリアクタンス（１／ωａＣｄｓ）
Ｘｉ      所望角周波数のＬ１リアクタンス（ωＬ１）
Ｘｊ      任意な角周波数のＬ１リアクタンス（ωａＬ１）
Ｘｋ      所望角周波数のＬｐリアクタンス（ωＬｐ）
Ｘｍ      任意な角周波数のＬｐリアクタンス（ωａＬｐ）
Ｘｐ      所望角周波数のＣｐリアクタンス（１／ωＣｐ）
Ｘｐ１    所望角周波数のＣｐ１リアクタンス（１／ωＣｐ１）
Ｘｐ２    所望角周波数のＣｐ２リアクタンス（１／ωＣｐ２）
Ｘｑ      任意な角周波数のＣｐリアクタンス（１／ωａＣｐ）
Ｘｑ１    任意な角周波数のＣｐ１リアクタンス（１／ωａＣｐ１）
Ｘｑ２    任意な角周波数のＣｐ２リアクタンス（１／ωａＣｐ２）
Ｘｓ      所望角周波数のＣｓリアクタンス（１／ωＣｓ）
Ｘｔ      任意な角周波数のＣｓリアクタンス（１／ωａＣｓ）
Ｚｄ      デバイス方向Ｔｅインピーダンス
Ｚｄｓ    デバイス方向負荷インピーダンス
Ｚｋ      負荷抵抗方向Ｔｅインピーダンス（整合インピーダンス）
Ｚｋ＊    Ｚｋ共役インピーダンス
Ｚｍ      デバイス方向Ｔｒインピーダンス
Ｚｎ      Ｌｐ方向Ｔｒインピーダンス
Ｚｓ      デバイス方向Ｔｅインピーダンス
Ｚｄｓ／Ｒｄｓ  インピーダンス変換比
ω        所望角周波数
ωａ      任意な角周波数
Γｋ      負荷インピーダンス反射係数
ΓｋＡＮＧ  反射係数の位相角度
ΓｋＭＡＧ  反射係数のマグニチュード
ηｄ      ドレイン効率。
【図１】
2005086366.tif 000013
【図２】
2005086366.tif 000014
【図３】
2005086366.tif 000015
【図４】
2005086366.tif 000016
【図５】
2005086366.tif 000017
【図６】
2005086366.tif 000018
【図７】
2005086366.tif 000019
【図８】
2005086366.tif 000020
【図９】
2005086366.tif 000021
【図１０】
2005086366.tif 000022
【図１１】
2005086366.tif 000023
【図１２】
2005086366.tif 000024