(57)【要約】【課題】  ＩＩＩ族窒化物半導体表面の荒れを起こさず、構成元素やイオン注入元素の半導体表面からの離脱を防止しつつ良好な電気特性を有する半導体装置の製造方法を提供する。【解決手段】  ＩＩＩ族窒化物半導体基板の表面のうち少なくともソース・ドレイン電極形成領域に被覆層を設ける工程と熱処理工程とを含み、該被覆層は、該熱処理工程における熱処理温度以上の融点を持つ金属またはその窒化物から選択される１種以上を含むことを特徴とする半導体装置の製造方法に関する。【選択図】        図１
2005252075.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ族窒化物半導体基板の表面のうち少なくともソース・ドレイン電極形成領域に被覆層を設ける工程と、
熱処理工程と、
を含み、前記被覆層は、前記熱処理工程における熱処理温度以上の融点を持つ金属またはその窒化物から選択される１種以上を含むことを特徴とする、半導体装置の製造方法。
【請求項２】
前記被覆層が、Ｂｅ，Ｂ，Ｓｉ，Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔまたはこれら金属の窒化物のうち１種以上を含むことを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記被覆層が、Ｂ，Ｓｉ，Ｓｃ，Ｔｉ、Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｙ，Ｚｒ，Ｒｈ，Ｈｆ，Ｔａの窒化物のうち１種以上を含むことを特徴とする、請求項１に記載の半導体装置の製造方法。
【請求項４】
ＩＩＩ族窒化物半導体基板の表面のうち、ソース・ドレイン電極形成領域にＢｅ，Ｂ，Ｓｉ，Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔもしくはこれら金属の窒化物のうち１種以上からなる被覆層を設け、かつ、ソース・ドレイン電極における電極間の領域の少なくとも一部にＢｅ，Ｍｇ，Ｃａ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｓｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔもしくはこれら金属の窒化物あるいは酸化物のうち１種以上からなる被覆層を設けることを特徴とする、半導体装置の製造方法。
【請求項５】
前記被覆層を設ける工程の後に前記ＩＩＩ族窒化物半導体基板に対してイオン注入を行う工程を有することを特徴とする、請求項１〜４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、良好な電気的特性を有する半導体装置の製造方法であって、特にＩＩＩ族窒化物半導体を用いたヘテロ接合電界効果型トランジスタの製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造においては、半導体基板にイオン注入を行った後、熱処理によって注入した元素を活性化する方法が一般的に用いられる。熱処理は、注入した元素の活性化が十分生じる温度で行う必要があるが、この場合半導体表面がたとえば８００℃程度という高温に曝されるため、シート抵抗が増加し、キャリア密度が減少するという電気特性の劣化が生じる場合がある。一方で、前記の熱処理をたとえば１１００℃程度の高温で行った場合にも、注入元素の活性化は不十分であり、かつ注入ダメージが残存する。したがって注入元素の活性化を十分に行い、注入ダメージを残存させないためにはさらに高温での熱処理が必要となる。
【０００３】
しかし半導体表面を保護することなく約１０００℃以上の高温で熱処理を行うと、半導体表面に荒れが生じ、また半導体表面からの半導体構成元素およびイオン注入元素の抜けが生じて所望のキャリア密度を得られず、デバイス特性を劣化させるという問題点がある。イオン注入後の活性化を十分進行させるために必要な１１００℃以上で熱処理を行った場合、表面荒れやデバイス特性の劣化はさらに顕著に発生する。
【０００４】
たとえば非特許文献１には、ＡｌＧａＮ、ＧａＮよりなるＩＩＩ族窒化物半導体基板をキャップせずに８００℃以下で熱処理を行う方法が記載されている。しかし、８００℃の熱処理においてシート抵抗が増加し、移動度も増加していることから、この方法では満足できるレベルの電気特性を得ることは困難である。
【０００５】
また、たとえば非特許文献２には、ＧａＮよりなるＩＩＩ族窒化物半導体基板にＳｉをイオン注入し、ＩＩＩ族窒化物半導体基板をキャップせずに１１００℃で熱処理を行う方法が記載されている。しかし１１００℃での熱処理では注入量１ｅ15ｃｍ-2でもイオン注入した元素の活性化率が低く、また、注入によるダメージが残存しているため、さらに高温の熱処理が必要とされる。
【非特許文献１】Ｐｈｙｓｉｃａ  ｓｔａｔｕｓ  ｓｏｌｉｄｉ  （ｃ）  Ｖｏｌ．０  Ｎｏ．１  ｐ．３９７−４００（２００２）
【非特許文献２】Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ｌｅｔｔｅｒｓ  Ｖｏｌ．７０  Ｎｏ．２０  ｐ．２７２９−２７３１（１９９７）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記の課題を解決し、ＩＩＩ族窒化物半導体表面の荒れを起こさず、構成元素やイオン注入元素の半導体表面からの離脱を防止しつつ、注入元素が十分に活性化され、良好な電気特性が付与された半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、ＩＩＩ族窒化物半導体基板の表面のうち少なくともソース・ドレイン電極形成領域に被覆層を設ける工程と、
熱処理工程と、
を含み、該被覆層が、該熱処理工程における熱処理温度以上の融点を持つ金属またはその窒化物から選択される１種以上を含むことを特徴とする、半導体装置の製造方法に関する。
【０００８】
本発明において少なくともソース・ドレイン電極形成領域に設けられる被覆層は、Ｂｅ，Ｂ，Ｓｉ，Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔもしくはこれら金属の窒化物から選択される１種以上を含むことが好ましい。
【０００９】
さらに、少なくともソース・ドレイン電極形成領域に設けられる被覆層は、Ｂ，Ｓｉ，Ｓｃ，Ｔｉ、Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｙ，Ｚｒ，Ｒｈ，Ｈｆ，Ｔａの窒化物のうち１種以上を含むことが好ましい。
【００１０】
本発明はまた、ＩＩＩ族窒化物半導体基板の表面のうち、ソース・ドレイン電極形成領域にＢｅ，Ｂ，Ｓｉ，Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔもしくはこれら金属の窒化物のうち１種以上からなる被覆層を設け、かつ、ソース・ドレイン電極における電極間の領域の少なくとも一部にＢｅ，Ｍｇ，Ｃａ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｓｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｂａ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔもしくはこれら金属の窒化物あるいは酸化物のうち１種以上からなる被覆層を設けることを特徴とする半導体装置の製造方法に関する。
【発明の効果】
【００１１】
本発明の製造方法によれば、ＩＩＩ族窒化物半導体表面の荒れや、ＩＩＩ族窒化物半導体の構成元素やイオン注入元素の半導体表面からの離脱を防止できるため、電気特性に優れた半導体装置の製造が可能となる。
【発明を実施するための最良の形態】
【００１２】
本発明の製造方法においては、熱処理温度以上の融点を持つ金属またはその窒化物のうち少なくとも１種以上で、ＩＩＩ族窒化物半導体基板の表面のうち少なくともソース・ドレイン電極形成領域を被覆し、熱処理することにより、ＩＩＩ族窒化物半導体基板の表面の荒れ、および構成元素やイオン注入元素の半導体表面からの離脱を防止する。ＩＩＩ族窒化物半導体基板の表面の被覆に用いられる金属またはその窒化物が熱処理温度以上の融点を持つことにより、被覆層が熱処理によってダメージを受ける危険性が少ない。本発明において用いられる窒化物は、熱処理時の半導体表面からの構成元素の離脱を防止する効果に優れ、本発明において好適に使用され得る。
【００１３】
本発明の製造方法においては、ＩＩＩ族窒化物半導体基板の表面に対して被覆層を形成させた後に熱処理工程を設ける。熱処理温度は通常採用される温度に設定すれば良く、たとえばイオン注入を行う場合には、注入された元素を十分活性化するためには５００〜１５００℃の範囲内、特に９００〜１４００℃の範囲内で行われることが好ましい。
【００１４】
本発明に用いられる金属またはその窒化物は熱処理温度以上の融点を持つものであれば良いが、特に融点が１０００℃以上である場合、熱処理が１０００℃以上の高温で行なわれる際にも被覆層が十分熱処理に耐え得る点で好ましい。融点が１０００℃以上の金属としては、たとえばＢｅ，Ｂ，Ｓｉ，Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ等が挙げられる。
【００１５】
本発明の半導体装置の製造においては、熱処理温度以上の融点を持つ金属またはその窒化物を含む被覆層が付与されたソース・ドレイン電極形成領域に、必要に応じてイオン注入を行い、さらに熱処理を行ってｎ型とする。ソース・ドレイン電極としてはオーミック電極が形成される必要があるため、ＩＩＩ族窒化物半導体基板と電極金属との界面に形成される合金層の障壁は小さい方が好ましい。よって本発明で用いられる熱処理温度以上の融点を持つ金属またはその窒化物としてはオーミック電極の形成を妨げないものが好適である。具体的には仕事関数が比較的小さい金属またはその窒化物が好ましく、たとえば仕事関数が４．５ｅＶ以下であるものが好ましい。仕事関数が４．５ｅＶ以下である金属またはその窒化物を用いた場合良好なオーミック電極が得られる傾向にある。仕事関数が４．５ｅＶ以下の金属としては、たとえばＢ，Ｓｉ，Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｙ，Ｚｒ，Ｒｈ，Ｈｆ，Ｔａ等が挙げられる。これらは１種または２種以上の組み合わせで使用され得る。
【００１６】
本発明においては、ソース・ドレイン電極における電極間の領域におけるＩＩＩ族窒化物半導体基板の表面の少なくとも一部を、仕事関数が比較的大きい１種以上の金属で被覆することが好ましい。この場合、ＩＩＩ族窒化物半導体基板の表面の荒れを起こさず、構成元素やイオン注入元素の半導体表面からの離脱を防止することができるだけでなく、ソース・ドレイン電極間のＩＩＩ族窒化物半導体基板の表面の全体または一部に高アクセプタ密度領域を形成できる。これによりゲート電極との界面にエネルギー障壁の高いショットキーバリアが形成できるため、高耐圧化が可能となる。
【００１７】
また、ソース・ドレイン電極における電極間の領域におけるＩＩＩ族窒化物半導体基板の表面の少なくとも一部を、ｐ型不純物として拡散され得る元素を少なくとも含む１種以上の金属で被覆した場合にも、エネルギー障壁の高いショットキーバリアが得られるため好ましい。この場合も、ＩＩＩ族窒化物半導体基板の表面の荒れを起こさず、構成元素やイオン注入元素の半導体表面からの離脱を防止することができるだけでなく、ソース・ドレイン電極間のＩＩＩ族窒化物半導体基板の表面の全体または一部に高アクセプタ密度領域を形成でき、エネルギー障壁の高いショットキーバリアが得られるため、高耐圧化が可能となる。
【００１８】
仕事関数が比較的大きい金属としては、たとえばＢｅ，Ｃｒ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ等が挙げられ、これらを単体もしくは窒化物あるいは酸化物として用いることができる。またｐ型不純物となり得る元素としては、たとえばＭｇ，Ｃａ，Ｓｒ，Ｂａ等が挙げられ、これらを単体もしくは窒化物あるいは酸化物として用いることができる。
【００１９】
本発明においてイオン注入を行なう場合の注入元素としては、ｎ型不純物となり得るものとしてＳｉが好適であるが、この他Ｃ，Ｇｅ，Ｓｎ，Ｐｂ，Ｏ等が用いられても良い。また、ｐ型不純物となり得るものとしてＭｇが好適であるが、この他Ｂｅ，Ｃａ，Ｓｒ，Ｂａ，Ｚｎ，Ｃｄ等が用いられても良い。これらの元素は通常行われるイオン注入装置を用いた電界加速等の方法によりイオン注入されることができる。
【００２０】
一方、本発明においては、熱処理温度以上の融点を持つ金属またはその窒化物を少なくとも１種以上含む被覆層をＩＩＩ族窒化物半導体基板の表面に設けた後、イオン注入を行わずに熱処理し、半導体装置を製造する方法を採用することも好ましい。この場合、イオン注入によるＩＩＩ族窒化物半導体基板への注入ダメージをなくすことができるため、電気特性の向上が可能である。また、イオン注入工程を設けない場合製造工程を少なくすることができるので、半導体装置を簡単かつ低コストで製造することが可能になる。
【００２１】
以下本発明の好ましい実施の形態について、ヘテロ接合電界効果型トランジスタの製造工程を例に説明するが、本発明は以下の実施の形態に限定されるものではない。
【００２２】
＜実施の形態１＞
図１は、本発明の実施の形態１において電極を形成する工程を説明する断面図である。
【００２３】
Ａｌ、Ｇａ、Ｉｎのうち少なくとも１種の元素を含むＩＩＩ族窒化物半導体基板１の表面に、熱処理温度以上の融点を持つ金属としてＴｉからなる被覆層２を形成する。すなわちこの実施の形態１においては、ＴｉをＩＩＩ族窒化物半導体基板１上に形成した場合について説明する。
【００２４】
ＩＩＩ族窒化物半導体基板１の表面に被覆層２を、たとえば電子ビーム蒸着やスパッタ蒸着装置のような金属電極形成装置を用いて蒸着し形成する（図１（Ａ））。
【００２５】
形成した被覆層２の上にレジストパターン３を形成し、写真製版によりソース・ドレイン電極形成領域４を形成する（図１（Ｂ））。その後、イオン注入装置を用い電界加速した注入元素５を照射しイオン注入を行う（図１（Ｃ））。この実施の形態１では、Ｓｉをイオン注入した場合について説明する。この後、レジストパターン３を剥離し、イオン注入した注入元素５の活性化を行うため、熱処理を行う（図１（Ｄ））。ここではたとえば熱処理温度１３００℃の場合について説明する。熱処理後被覆層２を剥離し、再度写真製版によりレジストパターン３を前述のソース・ドレイン電極形成領域４と同じ位置に形成し、金属電極形成装置を用いて電極金属を蒸着する。この実施の形態１では電極金属としてＴｉ（チタン）とＡｌ（アルミニウム）を順次蒸着する場合について説明する。
【００２６】
蒸着後、リフトオフによりソース・ドレイン電極６を形成する（図１（Ｅ））。さらに、ソース・ドレイン電極６における電極金属とＩＩＩ族窒化物半導体基板１との界面における固相反応を促進するため熱処理を行う。この後、素子分離を行い、写真製版を用いたリフトオフによってゲート電極７を形成する（図１（Ｆ））。
【００２７】
図１（Ｄ）における熱処理温度は１３００℃であり、Ｔｉの融点である１６６０℃より低温に設定されている。１６６０℃という温度は、注入したＳｉを１００％活性化するという目的においては十分高温であるが、１３００℃での熱処理でも注入したＳｉは十分活性化される。また１３００℃で熱処理を行うことにより、熱処理温度が高すぎる場合に生じるＴｉ表面の荒れを防止できるとともに、ＩＩＩ族窒化物半導体基板の表面からの構成元素やイオン注入元素の離脱を防止することができる。またＩＩＩ族窒化物半導体基板の表面が荒れる危険性も少ない。
【００２８】
上記実施の形態１では、ＩＩＩ族窒化物半導体基板の表面にＴｉを用いた場合について説明したが、たとえば１０００℃以上の高融点を有する他の金属あるいはこれら金属の窒化物を用いてＩＩＩ族窒化物半導体基板の表面を被覆し、熱処理を１０００℃未満で行う方法を採用しても良く、この場合にも良好な電気特性を持つ半導体装置が得られる。
【００２９】
上記実施の形態１では、ＩＩＩ族窒化物半導体基板の表面にＴｉを用いた場合について説明したが、Ｔｉに替えて、たとえばＢｅ，Ｂ，Ｓｉ，Ｓｃ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔから選択される少なくとも１種を用いてＩＩＩ族窒化物半導体基板の表面を被覆しても良く、この場合にも良好な電気特性を持つ半導体装置が得られる。
【００３０】
また、上記実施の形態１では、１０００℃以上の高融点を有する金属あるいはその窒化物でＩＩＩ族窒化物半導体基板の表面の全面を被覆する場合について説明したが、ＩＩＩ族窒化物半導体基板の表面における少なくともソース・ドレイン電極形成領域を含む一部をこれらの金属あるいは窒化物で被覆してもよく、この場合にも良好な電気特性を持つ半導体装置が得られる。
【００３１】
＜実施の形態２＞
図２は、本発明の実施の形態２において電極を形成する工程を説明する断面図である。図２において、図１と同一の符号を付したものは、同一またはこれに相当するものである。
【００３２】
この実施の形態２では、被覆層２としてＴｉＮをＩＩＩ族窒化物半導体基板１上に形成した場合について説明する。ＩＩＩ族窒化物半導体基板１の表面に被覆層２を、たとえば電子ビーム蒸着装置やスパッタ蒸着装置等の金属電極形成装置を用いて蒸着して形成する。または、実施の形態１と同じくＴｉからなる被覆層２を形成し、その後窒化処理を行うことでＴｉＮ層としても良い（図２（Ａ））。
【００３３】
この被覆層２の上に、前述の図１（Ｂ）において説明した方法と同様の方法で、図２（Ｂ）に示すように写真製版によりソース・ドレイン電極形成領域４を形成するためのレジストパターン３を形成する。その後、図１（Ｃ）〜（Ｅ）と同じ工程にて、注入元素５としてＳｉをイオン注入し（図２（Ｃ））、レジストパターン３を剥離し、熱処理を行う（図２（Ｄ））。熱処理後被覆層２を剥離し、再度写真製版によりレジストパターン３を前述のソース・ドレイン電極形成領域４と同じ位置に形成し、金属電極形成装置を用いてＴｉとＡｌを順次蒸着し電極金属とする。蒸着後、リフトオフによりソース・ドレイン電極６を形成する（図２（Ｅ））。ソース・ドレイン電極６とＩＩＩ族窒化物半導体基板１との界面での固相反応を促進するため熱処理を行う。この後、素子分離を行い、写真製版を用いたリフトオフによってゲート電極７を形成する（図２（Ｆ））。
【００３４】
図２（Ｄ）で示す熱処理を行うと、実施の形態１と同様の理由で被覆層２表面の荒れを防止できるとともに、ＩＩＩ族窒化物半導体基板１の表面からの構成元素やイオン注入元素の離脱を防止することができる。またＩＩＩ族窒化物半導体基板１の表面が荒れる危険性も少ない。さらに、ＩＩＩ族窒化物半導体基板１の表面を窒化物で覆っているため、実施の形態１に比べて、熱処理時におけるＩＩＩ族窒化物半導体基板１の構成元素である窒素の離脱がさらに生じ難くなる。
【００３５】
上記実施の形態２では、ＩＩＩ族窒化物半導体基板１の表面にＴｉＮを用いた場合について説明したが、ＴｉＮに替えて、たとえばＢ、Ｓｉ、Ｓｃ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｙ、Ｚｒ、Ｒｈ、Ｈｆ、Ｔａの窒化物を用いても良く、この場合にも良好な電気特性を持つ半導体装置が得られる。
【００３６】
＜実施の形態３＞
図３は、本発明の実施の形態３において電極を形成する工程を説明する断面図である。図３において、図１、図２と同一の符号を付したものは、同一またはこれに相当するものである。この実施の形態３では、実施の形態２と同じく被覆層２としてＴｉＮをＩＩＩ族窒化物半導体基板１の上に形成し、この被覆層２をソース・ドレイン電極形成領域のみに形成する場合について説明する。
【００３７】
ＩＩＩ族窒化物半導体基板１の表面に前述した図２（Ｂ）に示したのと同様に、写真製版によりソース・ドレイン電極形成領域４を形成するためのレジストパターン３を形成する（図３（Ａ））。実施の形態２の説明と同じ方法で被覆層２を、金属電極形成装置、例えば電子ビーム蒸着やスパッタ蒸着装置を用いて蒸着し、リフトオフによってソース・ドレイン電極形成領域のみに形成する（図３（Ｂ））。再度、写真製版により形成した被覆層２のみに開口部を有するレジストパターン３を形成する（図３（Ｃ））。注入元素５としてＳｉをイオン注入し（図３（Ｄ））、レジストパターン３を剥離し、熱処理を行う（図３（Ｅ））。熱処理後被覆層２を剥離し（図３（Ｆ））、再度写真製版によりレジストパターンの開口部が前述の剥離した被覆層２と同じ位置になるように形成し、金属電極形成装置を用いてＴｉとＡｌを順次蒸着し、リフトオフによってソース・ドレイン電極６を形成する（図３（Ｇ））。この後は、実施の形態１、２と同じ工程で、ソース・ドレイン電極６とＩＩＩ族窒化物半導体基板１との界面における固相反応を促進するため熱処理を行い、素子分離、写真製版、蒸着、リストオフの順でゲート電極７を形成する（図３（Ｈ））。
【００３８】
図３（Ｅ）で示した熱処理では、実施の形態２と同様の理由で被覆層２表面の荒れを防止できるとともに、ＩＩＩ族窒化物半導体基板１の構成元素やイオン注入元素の離脱も防止できる。本実施の形態３では、熱処理時における構成元素やイオン注入元素の離脱による電気特性の劣化の影響を強く受けるソース・ドレイン領域のみに被覆層２を設けているが、この場合にも良好な電気特性を持つ半導体装置が得られる。
【００３９】
図４は、本発明の実施の形態３において被覆層２を剥離しない場合について説明する断面図である。図３に示すのと同じ方法でレジストパターン３の剥離、熱処理までを行い（図４（Ａ）〜（Ｅ））、被覆層２を剥離せずに（図４（Ｆ））、次工程の写真製版によるレジストパターン３を形成し、ＴｉとＡｌを順次蒸着して、リフトオフによってソース・ドレイン電極６を形成（図４（Ｇ））する。この後は、実施の形態１、２と同じ工程で、ソース・ドレイン電極６とＩＩＩ族窒化物半導体基板１の界面における固相反応を促進するため熱処理を行い、素子分離、写真製版、蒸着、リストオフの順でゲート電極７を形成する（図４（Ｈ））。
【００４０】
＜実施の形態４＞
図５は、本発明の実施の形態４において電極を形成する工程を説明する断面図である。上記実施の形態３では、被覆層２をＩＩＩ族窒化物半導体基板１の上のソース・ドレイン電極形成領域４に形成する方法としてリフトオフを用いた場合について説明したが、別の方法として、ＩＩＩ族窒化物半導体基板１の上に実施の形態２と同じ方法でＴｉＮからなる被覆層２を形成し（図５（Ａ））、写真製版によりソース・ドレイン電極形成領域を覆うレジストパターン３を形成する（図５（Ｂ））。このレジストパターン３をエッチングマスクにして被覆層２をエッチングする（図５（Ｃ））。このときのエッチングは、ドライでもウエットでもよい。レジストパターン３を剥離した後は、上記実施の形態３の図３（Ｃ）以降と同じ工程により、イオン注入、熱処理、ソース・ドレイン電極の形成、ソース・ドレイン電極とＩＩＩ族窒化物半導体基板との界面における固相反応を促進するための熱処理、素子分離、ゲート電極形成、の順に行い、ヘテロ接合電界効果型トランジスタを作製する。このような工程で作製しても良好な電気特性を持つ半導体装置が得られる。
【００４１】
＜実施の形態５＞
図６〜９は、本発明の実施の形態５において電極を形成する工程を説明する断面図である。図６〜９において、図１〜５と同一の符号を付したものは、同一またはこれに相当するものである。
【００４２】
この実施の形態５では、ＴｉＮからなる被覆層２をＩＩＩ族窒化物半導体基板１の上のソース・ドレイン電極形成領域４に形成し、ソース電極とドレイン電極との間の領域に被覆層８を形成し、ゲート電極７としてＮｉとＡｕを順次蒸着形成する場合について説明する。
【００４３】
実施の形態３、４と同じ方法によりＩＩＩ族窒化物半導体基板１の上のソース・ドレイン電極形成領域４のみに被覆層２を形成する（図６（Ａ）、図７（Ａ）、図８（Ａ）、図９（Ａ））。次に、ソース・ドレイン電極形成領域４のみに形成した被覆層２上を覆い、少なくともソース電極とドレイン電極との間に開口部を有するレジストパターン３を写真製版により形成する（図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ））。
【００４４】
なおこのレジストパターンの被覆領域としては、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ）のいずれかにおける各左側電極領域のレジスト被覆の形態と、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ）のいずれかにおける各右側電極領域のレジスト被覆の形態との組み合わせとしてもよい。
【００４５】
その後、被覆層８を実施の形態１で説明した被覆層２等と同様に、電子ビーム蒸着やスパッタ蒸着装置を用いて蒸着し形成する。被覆層２を形成した領域以外でかつ少なくともソース電極とドレイン電極との間の領域に、被覆層８をリフトオフにより形成する（図６（Ｃ）、図７（Ｃ）、図８（Ｃ）、図９（Ｃ））。レジストパターン３のソース・ドレイン電極形成領域４が前述の被覆層２と同じ位置になるように写真製版により形成し、イオン注入マスクとする（図６（Ｄ）、図７（Ｄ）、図８（Ｄ）、図９（Ｄ））。この後、実施の形態１〜４と同様に、注入元素５としてＳｉをイオン注入し（図６（Ｅ）、図７（Ｅ）、図８（Ｅ）、図９（Ｅ））、レジストパターン３を剥離した後に熱処理を行う（図６（Ｆ）、図７（Ｆ）、図８（Ｆ）、図９（Ｆ））。熱処理後、被覆層２および被覆層８を剥離する。このとき、被覆層２と被覆層８を共に剥離（図６（Ｇ）、図７（Ｇ）、図８（Ｇ）、図９（Ｇ））してもよく、また実施の形態３の図４（Ｆ）で説明したのと同じように被覆層２を残したままで被覆層８のみを剥離し、次工程のソース・ドレイン電極の形成を行ってもよい。ここでは、被覆層２と被覆層８を共に剥離した場合について説明する。
【００４６】
実施の形態３と同じ方法で、ソース・ドレイン電極形成領域４と同じ位置にＴｉとＡｌを順次蒸着しリフトオフによりソース・ドレイン電極６を形成する（図６（Ｈ）、図７（Ｈ）、図８（Ｈ）、図９（Ｈ））。この後、ソース・ドレイン電極６とＩＩＩ族窒化物半導体基板１との界面での固相反応を促進するための熱処理を行う。この後、素子分離を行い、写真製版によるリフトオフ法により、蒸着したＮｉとＡｕよりなるゲート電極７を形成する（図６（Ｉ）、図７（Ｉ）、図８（Ｉ）、図９（Ｉ））。このゲート電極７は、ソース電極とドレイン電極との間の領域における所定の位置でかつ被覆層８が形成された領域の上に形成する。
【００４７】
図６（Ｆ）、図７（Ｆ）、図８（Ｆ）、図９（Ｆ）で示した熱処理では、実施の形態２等と同様の理由でＩＩＩ族窒化物半導体基板１の表面や被覆層２の表面の荒れを防止でき、またＩＩＩ族窒化物半導体基板１の表面からの構成元素、特に窒素や、イオン注入元素の離脱を防止することができる。
【００４８】
さらに、ＩＩＩ族窒化物半導体基板１の表面において、少なくともソース電極とドレイン電極との間の領域を被覆層８で覆っているため、熱処理により被覆層８がＩＩＩ族窒化物半導体基板１の内部に拡散し、活性化されることによってＩＩＩ族窒化物半導体基板１の表面がｐ型となり、ゲート電極７との界面にエネルギー障壁の高いショットキーバリアが形成できるため、耐圧を向上させることができる。
【００４９】
また上記実施の形態５では、ＩＩＩ族窒化物半導体基板上のソース・ドレイン電極形成領域にＴｉＮを用いた場合について説明したが、ＴｉＮに替えて、たとえばＢｅ、Ｂ、Ｓｉ、Ｓｃ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔあるいはこれらの窒化物を用いても良く、この場合にも良好な電気特性を持つ半導体装置が得られる。
【００５０】
また上記実施の形態５では、ＩＩＩ族窒化物半導体基板上の少なくともソース電極とドレイン電極との間の領域にＭｇを形成する場合について説明したが、Ｍｇに替えて、たとえばＢｅ、Ｃａ、Ｃｒ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｓｒ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｂａ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔもしくはこれらの窒化物あるいは酸化物を用いても良く、この場合にも良好な電気特性を持つ半導体装置が得られる。
【００５１】
＜実施の形態６＞
図１０は、本発明の実施の形態６において電極を形成する工程を説明する断面図である。図１０において、図１〜図９と同一の符号を付したものは、同一またはこれに相当するものである。この実施の形態６では、実施の形態５と同じ方法と構成でイオン注入工程を省いた場合について説明する。
【００５２】
実施の形態５の図６〜９で説明したのと同じ方法で、ＴｉＮからなる被覆層２をＩＩＩ族窒化物半導体基板１の上のソース・ドレイン電極形成領域４に形成し、被覆層８を被覆層２の形成領域以外でかつ少なくともソース電極とドレイン電極との間の領域に形成する（図１０（Ａ））。ここでは、被覆層８の形成領域をたとえば図６（Ａ）に示したもので説明する。実施の形態５で説明したように、被覆層８の形成領域は、レジストパターン３の形態を図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ）に示した通りとしても良く、あるいは、図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ）に示した各左側電極領域のレジスト被覆の形態と図６（Ｂ）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ）に示した各右側電極領域のレジスト被覆の形態の組み合わせを用い、リフトオフにより被覆層８を形成しても良い。
【００５３】
レジスト剥離、および熱処理を行い（図１０（Ｂ））、被覆層２および被覆層８を剥離する（図１０（Ｃ））。実施の形態５でも説明したように、被覆層２と被覆層８とを共に剥離してもよく、また被覆層２を残したままで被覆層８のみを剥離し、次工程のソース・ドレイン電極の形成を行ってもよい。ここでは、被覆層２と被覆層８を共に剥離した場合について説明する。
【００５４】
続いて、実施の形態５と同じ方法で、ソース・ドレイン電極形成領域４と同じ位置にＴｉとＡｌを順次蒸着しリフトオフによりソース・ドレイン電極６を形成する（図１０（Ｄ））。この後、ソース・ドレイン電極６とＩＩＩ族窒化物半導体基板１との界面での固相反応を促進するための熱処理を行う。この後、素子分離を行い、写真製版によるリフトオフ法により、蒸着したＮｉとＡｕよりなるゲート電極７を形成する（図１０（Ｅ））。実施の形態５でも説明したように、このゲート電極７はソース電極とドレイン電極との間の所定の位置でかつ被覆層８が形成された領域の上に形成する。
【００５５】
実施の形態６では、実施の形態５で説明した製造工程におけるイオン注入工程を省いても実施の形態５と同様の効果が得られるだけでなく、イオン注入によるＩＩＩ族窒化物半導体基板への注入ダメージをなくすることができることにより、ヘテロ接合電界効果型トランジスタ特性を向上させることができる。また、イオン注入工程を設けないことにより製造工程を少なくでき、ヘテロ接合電界効果型トランジスタの製造が簡単になるという利点を有する。
【００５６】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００５７】
本発明の製造方法は、特にヘテロ接合電界効果型トランジスタ等の半導体装置に対して好ましく適用され、ＩＩＩ族窒化物半導体表面の荒れやＩＩＩ族窒化物半導体の構成元素やイオン注入元素の半導体表面からの離脱を防止することによって、電気特性に優れた半導体装置の提供が可能となる。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１において電極を形成する工程を説明する断面図である。
【図２】本発明の実施の形態２において電極を形成する工程を説明する断面図である。
【図３】本発明の実施の形態３において電極を形成する工程を説明する断面図である。
【図４】本発明の実施の形態３において被覆層２を剥離しない場合について説明する断面図である。
【図５】本発明の実施の形態４において電極を形成する工程を説明する断面図である。
【図６】本発明の実施の形態５において電極を形成する工程を説明する断面図である。
【図７】本発明の実施の形態５において電極を形成する工程を説明する断面図である。
【図８】本発明の実施の形態５において電極を形成する工程を説明する断面図である。
【図９】本発明の実施の形態５において電極を形成する工程を説明する断面図である。
【図１０】本発明の実施の形態６において電極を形成する工程を説明する断面図である。
【符号の説明】
【００５９】
１  ＩＩＩ族窒化物半導体基板、２，８  被覆層、３  レジストパターン、４  ソース・ドレイン電極形成領域、５  注入元素、６  ソース・ドレイン電極、７  ゲート電極。
【図１】
2005252075.tif 000003
【図２】
2005252075.tif 000004
【図３】
2005252075.tif 000005
【図４】
2005252075.tif 000006
【図５】
2005252075.tif 000007
【図６】
2005252075.tif 000008
【図７】
2005252075.tif 000009
【図８】
2005252075.tif 000010
【図９】
2005252075.tif 000011
【図１０】
2005252075.tif 000012