(57)【要約】【課題】  集積回路の信頼性を向上させることを課題とする。【解決手段】  基板上に形成された半導体膜と、前記半導体膜上に形成されスルーホールを有する第１の絶縁膜と、前記スルーホールを介して前記半導体膜に接続され、前記第１の絶縁膜上に形成された配線と、前記配線上に形成されたパッシべーション膜と、前記パッシべーション膜上に接して形成され、シロキサン構造を含む第２絶縁膜とを有する集積回路によって、上記課題は解決される。【選択図】  図９
2005148728.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された半導体膜と、
前記半導体膜上に形成されスルーホールを有する第１の絶縁膜と、
前記スルーホールを介して前記半導体膜に接続され、前記第１の絶縁膜上に形成された配線と、
前記配線上に形成されたパッシべーション膜と、
前記パッシべーション膜上に接して形成され、シロキサン構造を含む第２絶縁膜とを有することを特徴とする集積回路。
【請求項２】
基板上に形成された半導体膜と、
前記半導体膜上に形成されスルーホールを有する第１の絶縁膜と、
前記スルーホールを介して前記半導体膜に接続され、前記第１の絶縁膜上に接して形成された配線と、
前記配線上に接して形成されたパッシべーション膜と、
前記パッシべーション膜上に接して形成され、シロキサン構造を含む第２の絶縁膜とを有することを特徴とする集積回路。
【請求項３】
基板上に形成された半導体膜と、
前記半導体膜上に形成されスルーホールを有する第１の絶縁膜と、
前記スルーホールを介して前記半導体膜に接続され、前記第１の絶縁膜上に形成された配線と、
前記配線上に形成されたパッシべーション膜と、
前記パッシべーション膜上に接してスピンコート法で形成された第２の絶縁膜とを有することを特徴とする集積回路。
【請求項４】
基板上に形成された半導体膜と、
前記半導体膜上に形成されスルーホールを有する第１の絶縁膜と、
前記スルーホールを介して前記半導体膜に接続され、前記第１の絶縁膜上に接して形成された配線と、
前記配線上に接して形成されたパッシべーション膜と、
前記パッシべーション膜上に接してスピンコート法で形成された第２の絶縁膜とを有することを特徴とする集積回路。
【請求項５】
基板上に形成された半導体膜と、
前記半導体膜上に形成されスルーホールを有する第１の絶縁膜と、
前記スルーホールを介して前記半導体膜に接続され、前記第１の絶縁膜上に形成された配線と、
前記配線上に形成された窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜からなる第２の絶縁膜と、
前記第２の絶縁膜上に接して形成され、シロキサン構造を含む第３の絶縁膜とを有することを特徴とする集積回路。
【請求項６】
基板上に形成された半導体膜と、
前記半導体膜上に形成されスルーホールを有する第１の絶縁膜と、
前記スルーホールを介して前記半導体膜に接続され、前記第１の絶縁膜上に接して形成された配線と、
前記配線上に接して形成された窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜からなる第２の絶縁膜と、
前記第２の絶縁膜上に接して形成され、シロキサン構造を含む第３の絶縁膜とを有することを特徴とする集積回路。
【請求項７】
基板上に形成された半導体膜と、
前記半導体膜上に形成されスルーホールを有する第１の絶縁膜と、
前記スルーホールを介して前記半導体膜に接続され、前記第１の絶縁膜上に形成された配線と、
前記配線上に形成された窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜からなる第２の絶縁膜と、
前記第２の絶縁膜上に接してスピンコート法で形成された第３の絶縁膜とを有することを特徴とする集積回路。
【請求項８】
基板上に形成された半導体膜と、
前記半導体膜上に形成されスルーホールを有する第１の絶縁膜と、
前記スルーホールを介して前記半導体膜に接続され、前記第１の絶縁膜上に接して形成された配線と、
前記配線上に接して形成された窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜からなる第２の絶縁膜と、
前記第２の絶縁膜上に接してスピンコート法で形成された第３の絶縁膜とを有することを特徴とする集積回路。
【請求項９】
請求項１または請求項２において、前記第２の絶縁膜上に形成された、シロキサン構造を含むもう１つの絶縁膜を有することを特徴とする集積回路。
【請求項１０】
請求項３または請求項４において、前記第２の絶縁膜上にスピンコート法で形成されたもう１つの絶縁膜を有することを特徴とする集積回路。
【請求項１１】
請求項５または請求項６において、前記第３の絶縁膜上に形成された、シロキサン構造を含むもう１つの絶縁膜を有することを特徴とする集積回路。
【請求項１２】
請求項７または請求項８において、前記第３の絶縁膜上にスピンコート法で形成されたもう１つの絶縁膜を有することを特徴とする集積回路。
【請求項１３】
請求項３、請求項４または請求項１０において、前記第２の絶縁膜は無機ＳＯＧ材料からなることを特徴とする集積回路。
【請求項１４】
請求項７、請求項８または請求項１２において、前記第３の絶縁膜は無機ＳＯＧ材料からなることを特徴とする集積回路。
【請求項１５】
請求項１乃至４、９、１０及び１３のいずれか一項において、前記第２の絶縁膜の膜厚は０．１μｍ以上１．５μｍ未満であることを特徴とする集積回路。
【請求項１６】
請求項５乃至８、１１、１２及び１４のいずれか一項において、前記第３の絶縁膜の膜厚は０．１μｍ以上１．５μｍ未満であることを特徴とする集積回路。
【請求項１７】
請求項１乃至４、９、１０、１３及び１５のいずれか一項において、前記パッシべーション膜の膜厚は５０〜５００ｎｍであることを特徴とする集積回路。
【請求項１８】
請求項１乃至４、９、１０、１３及び１５のいずれか一項において、前記パッシべーション膜の膜厚は２００〜３００ｎｍであることを特徴とする集積回路。
【請求項１９】
請求項５乃至８、１１、１２、１４及び１６のいずれか一項において、前記第２の絶縁膜の膜厚は５０〜５００ｎｍであることを特徴とする集積回路。
【請求項２０】
請求項５乃至８、１１、１２、１４及び１６のいずれか一項において、前記第２の絶縁膜の膜厚は２００〜３００ｎｍであることを特徴とする集積回路。
【請求項２１】
請求項１乃至２０のいずれか一項において、前記配線は少なくともアルミニウム膜を含む膜であることを特徴とする集積回路。
【請求項２２】
請求項１乃至２０のいずれか一項において、前記配線は第１のチタン膜、アルミニウム膜、第２のチタン膜からなる３層構造の積層膜であることを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（以下、ＴＦＴという）をスイッチング素子として用いた電気光学装置の作製方法に関する。尚、電気光学装置は電気的な信号と光学的な情報との変換を行う装置である。電気光学装置として、液晶表示装置、ＥＬ表示装置、ＦＥＤ（フィールドエミッションディスプレイ）、イメージセンサおよびＩＣ（集積回路）が含まれる。
【背景技術】
【０００２】
アクティブマトリクス型液晶表示装置は、ガラス等の透明基板上に形成されたＴＦＴにより１画素ごとに液晶への電圧印加を制御するため、画像が鮮明であり、ＯＡ機器やＴＶ等に広く用いられている。また、文字や図形をより鮮明に表示するため、１画素のサイズを小さくして、いわゆる精細度を高くすることが要求されている。
【０００３】
この近年の微細化に伴い、配線間の絶縁層としての層間絶縁膜は、高い絶縁性を有し、かつ製造プロセスにおいて配線の形成時に段差や断線等の発生が少なく生産性の優れた材料であることが要求されている。
【０００４】
こうした層間絶縁膜材料の形成方法としては、ＣＶＤや蒸着といった真空系を必要とする成膜方法とスピンコート法との両方が検討されているが、生産性の面や段差被覆性（平坦性）の面からはスピンコート法が有利である。スピンコート法では、各絶縁材料もしくは前記絶縁材料の前駆体を溶媒に溶解させたワニスを基板上に吐出しスピン回転させることによって均一に基板上に塗布する。さらに塗布された基板をオーブンやホットプレート等で焼成することによって絶縁膜を得ている。
【０００５】
このとき膜厚は、スピン回転数、回転時間、ワニスの濃度および粘度によって制御される。またこのとき用いられる材料は、透明性、耐熱性、耐薬品性および熱膨張係数等の物性を考慮した上で、ポリイミド樹脂、アクリル樹脂、シロキサン構造を含む樹脂もしくは無機ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）材料等を選択し用いることができる。低誘電性を重視すると有機材料を用いることが多い。
【０００６】
また、平坦性を追求する場合、形成した絶縁膜に対しＣＭＰ（化学的機械研磨）を用いて完全平坦面を作ることも考えられるが、装置コストをはじめとし、実際には均一性や選択性の問題等、ガラス基板上のＴＦＴには課題が多い。
【０００７】
図２に、従来のアクティブマトリクス基板の断面を示す。ガラス基板１００上に活性層（チャネル領域１０１、ソース領域１０２およびドレイン領域１０３を含む）、ゲート配線１０５、ソース配線１０７、およびドレイン配線１０８等の段差が存在している。前記段差を、第一平坦化膜１０９としてアクリル樹脂を代表とする平坦化樹脂を用いることにより、平坦化する。最後に、第一平坦化膜１０９上に画素電極１１１を形成し、アクティブマトリクス基板が作製される。
【０００８】
次に、図３に示すように前記アクティブマトリクス基板を、液晶１２３を挟んで対向基板１２０を貼り合わせ、液晶表示装置を作製する。しかしながら、従来の平坦化膜の形成法では、平坦性は十分とは言えないため画素電極１１１の断線が危惧される。また画素電極１１１表面には前記段差による凹凸が残っており、前記凹凸部での液晶１２３の配向不良を引き起こしていた。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
配線の多層化に伴い、配線の形成時に段差や断線等の発生が予想される。本発明の第１の課題は、アクティブマトリクス型表示装置において、段差による配線の断線を防止することにある。
【００１０】
また図２に示した従来構造では、基板１００上に金属配線１０５、１０７が集積形成されており、平坦化膜１０９の平坦性が十分でない。このため図３のように画素電極１１１の表面凹凸によって液晶１２３に配向不良が生じ、均一な画像を得ることができなかった。あるいは、前記表面凹凸によって生じる配向不良は、遮光パターンを設けることによって隠すことが可能であるが、遮光パターンを設けることで開口率が犠牲になっていた。本発明の第２の課題は、アクティブマトリクス型表示装置において、開口率を低下させずに液晶の配向制御を容易にし均一な画像表示を得ることにある。
【００１１】
アクティブマトリクス型液晶表示装置の中でも特に反射型液晶表示装置においては、画素電極１１１の表面の反射率が入射光の利用効率に大きく影響するため、反射率が高いほど輝度の高い画像表示が可能になる。即ち、図２、３のように表面の凹凸が大きい場合、入射光を散乱させてしまうため反射率を低下させてしまっていた。本発明の第３の課題は、反射型液晶表示装置において反射率を向上させることにある。
【００１２】
そして、上記第１の課題、第２の課題及び第３の課題を全て解決することにより、配線の信頼性が高く、高開口率でなおかつ均一な画像の表示装置を作製することを課題とする。また、同時に、本発明を用いて表示装置を作製することによって、その表示装置を用いた電気器具の品質および信頼性をも向上することを課題とする。
【課題を解決するための手段】
【００１３】
上記第１の課題を解決するためには、平坦性の優れた絶縁膜を用いることが必要である。特開平５−７８４５３号公報及び特開平５−２２２１９５号公報等ではスピンコート法で形成される平坦性の優れた材料が開示されている。確かに、平坦性を向上させるために、スピンコートに用いる溶液を高濃度化することは効果的であるが、材料自体の溶媒に対する高溶解性および容易に均一な塗布ができる粘度が要求されるため、高濃度化には限界がある。
【００１４】
また前記平坦化率の高い材料を２層以上積層させることでより高い平坦化率を実現ができることは明白である。即ち、平坦化膜を厚く形成すればするほど平坦化率は高くなる。しかしながら、スルーホール形成時における平坦化膜のエッチングプロセスは容易で生産性が高くなければならないため、平坦化膜の膜厚を厚く形成することにも限界がある。
【００１５】
そこで本発明者らは、平坦化膜の膜厚を厚くすることなく平坦化率の高い平坦化膜を積層する方法について研究を進めた結果、平坦化率の向上について有効な結果が得られた。その根拠となる実験結果を図５、６に示す。
【００１６】
まず実験サンプルは図４のように、ガラス基板４００上に厚さ（初期段差Ｈ0）０．１６〜０．７５μｍで幅（Ｌと表記）５〜１００μｍの線状突起パターンの配線４０１を一定間隔（Ｐと表記）１０〜４００μｍで形成した。線状突起パターンは評価しやすいように５本ずつの組でＰとＬの多数の組み合わせを同一基板内に配置した。
【００１７】
次に前記配線４０１上に第一平坦化膜４０２をスピンコート法により形成した。続いて同様に、前記第一平坦化膜４０２上に第二平坦化膜４０３を形成した。平坦性の評価手段として、平坦化率を用いた。この平坦化率は、平坦化膜形成前の初期段差Ｈ0と前記平坦化膜形成後の段差ｈを次の式（１）にあてはめることにより求めた。平坦化率は、１に近づくほどより平坦性が高い。
【００１８】
【数１】
2005148728.tif 000003
【００１９】
また段差の計測には、触針式表面形状検査装置ＤＥＫＴＡＫ3ＳＴ（日本真空技術株式会社製）を使用し、スキャン速度は１０μｍ／ｓｅｃとした。なお、本実験で用いられた平坦化膜はアクリル樹脂（ＳＳ６６９９／０６９９、ＪＳＲ製）である。前記平坦化膜の膜厚は、初期段差Ｈ0＝０のときの基板上に形成される平坦化膜の膜厚とする。
【００２０】
まず、前記膜厚Ｔ1と平坦化率との関係を図５に示す。平坦化膜の膜厚Ｔ1が増加するとともに平坦化率も増加している。前記膜厚Ｔ1の増加に伴う前記平坦化率の増加傾向は、ＰもしくはＬ（図示しない）の値にはよらない。ここで膜厚Ｔ1を積層する場合を考える。平坦化率（Ｒ）は段差によらず一定であるので、膜厚Ｔ1を積層した後の平坦化率について次式（２）が成り立つ。
【００２１】
【数２】
2005148728.tif 000004
【００２２】
ｎは、積層回数とする。例えばＴ1＝０．５μｍでの平坦化率（Ｌ／Ｐ＝２５／４５μｍ）は０．５であり、式（２）によると、２層での平坦化率は０．７５、３層での平坦化率は０．８７５となることが予想される。しかしながら、Ｔ1＝１．０μｍ、Ｔ1＝１．５μｍでの平坦化率はそれぞれ０．６７、０．７６であり、同じ膜厚を形成する場合、単層で形成するより積層した方が明らかに平坦化率が高いことがわかる。即ち、平坦化膜を１度で形成するよりも、複数回に分けて形成する方が平坦化率は向上する。
【００２３】
次に、平坦化率の向上および生産性を考慮し現実的に２回の平坦化膜形成を行う場合を考える。２回の平坦化膜形成について、図４に示す第一平坦化膜４０２の膜厚および第二平坦化膜４０３の膜厚をそれぞれＴ1、Ｔ2とする。ここでＴ1＋Ｔ2＝１．５μｍとしたときのＴ2／Ｔ1と平坦化率との関係を図６に示す。この結果から、Ｔ2／Ｔ1が大きい方が、平坦化率が向上する傾向があることがわかった。即ちＴ1＋Ｔ2が一定である場合、第一平坦化膜４０２の膜厚Ｔ1を第二平坦化膜４０３の膜厚Ｔ2よりも薄く形成することにより、より高い平坦化率を実現できる。
【００２４】
これは、ある範囲のＴ1では、第一平坦化膜４０２によって段差はなだらかな形状とり、通常矩形の段差形状の場合よりも第二平坦化膜４０３の平坦化率が向上するため、平坦化率に差が生じると考えられる。
【００２５】
ただし、１層のみでは平坦化率は低いことからもわかるように、限りなくＴ1を薄くＴ2を厚くする、即ちＴ2／Ｔ1を限りなく大きくしていくと再び平坦化率は低下することが予想される。
【００２６】
しかしながら、膜厚については限りなく薄くしたり厚くしたりすることは容易ではない。現実的には、平坦化膜は塗布むらの発生しない均一性のよい膜厚でなければならないことを考慮すると、スピン塗布によって得られる膜厚には下限があり、０．１μｍ程度である。さらに、形成後にウェットまたはドライエッチングによりスルーホールを無理なく形成できる膜厚の上限としても３．０μｍ程度である。
【００２７】
図６における前記傾向は、Ｔ1が塗布むらの発生しない均一性のよい膜厚である範囲内では成り立つものである。即ち、Ｔ1＋Ｔ2が一定である場合、Ｔ1＋Ｔ2は０．２μｍ以上３．０μｍ以下であり、Ｔ1は０．１μｍ以上１．５μｍ未満、Ｔ2は０．１μｍ以上２．９μｍ以下の範囲で形成される。
【００２８】
前記傾向を利用したアクティブマトリクス基板の平坦化断面を図１に示す。まず、図２の従来例と同様にＴＦＴを形成する。次に、第一平坦化膜１０９を０．５μｍの厚さで形成する。次に前記第一平坦化膜１０９上に１．０μｍの厚さで第二平坦化膜１１０を形成する。
【００２９】
このとき第一平坦化膜もしくは第二平坦化膜としては、ポリイミド樹脂、アクリル樹脂、シロキサン構造を含む樹脂もしくは無機ＳＯＧ材料を用いることができる。ここで無機ＳＯＧ材料とは、無機材料からなり、かつスピンコート可能な材料であって、具体的にはＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）が挙げられる。
【００３０】
こうして１．５μｍの厚さの平坦化膜をＴ1に０．５μｍ、Ｔ2に１．０μｍというように、Ｔ2／Ｔ1が大きくなるように膜厚を配分して分割形成することにより、さらに高い平坦化率を実現できる。
【００３１】
このようにして得られた平坦面では、配線の断線および凹凸による液晶の配向不良は生じにくく、遮光パターンによる開口率の低下させることもない。また、反射型液晶表示装置においては、表面凹凸が小さくなるため反射率は向上する。本発明を用いることで、飛躍的に平坦化率が向上し上記第１の要件〜第３の要件が全て満たされることを見いだした。
【発明の効果】
【００３２】
本発明を用いてアクティブマトリクス基板を作製すると、従来の層間絶縁膜の膜厚を厚くすることなく配線の段差をより平坦化することができる。このため、平坦化膜の上に形成された配線の断線を防止でき、配線の信頼性を向上させることができる。また液晶の配向不良の発生を低減できるため、表示品位を向上できるとともに遮光パターンによって開口率を犠牲にする必要もなくなる。
【００３３】
さらに、本発明を用いた表示装置を作製することによって、前記表示装置を表示部として用いた電気器具の品質および信頼性をも向上させることができる。
【発明を実施するための最良の形態】
【００３４】
本発明による、平坦化膜の構造を実施した液晶表示装置の作製プロセスについて図を用いて説明していく。
【実施例１】
【００３５】
本発明の実施例について図７〜図９を用いて説明する。ここでは、アクティブマトリクス基板の作製方法、特に画素部を作製する方法について説明する。画素部は、画素に設けられたＴＦＴである画素ＴＦＴ領域と、ＴＦＴ領域を含まない表示領域とからなる。
【００３６】
図７（Ａ）において、基板７００には、ガラス基板や石英基板を使用することができる。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。
【００３７】
そして、基板７００のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜からなる下地膜７０１を形成する。本実施例では、下地膜７０１として、２００ｎｍ厚の窒化酸化シリコン膜を形成した。
【００３８】
次に、連続して下地膜７０１の上に２０〜１００ｎｍの厚さの、非晶質半導体膜（本実施例では非晶質シリコン膜（アモルファスシリコン膜））７０２を公知の成膜法で形成する。なお、非晶質半導体膜としては、非晶質シリコン膜以外にも、非晶質シリコンゲルマニウム膜などの非晶質の化合物半導体膜を用いることもできる。
【００３９】
そして、特開平７−１３０６５２号公報（ＵＳＰ５，６４３，８２６号に対応）に記載された技術に従って結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）７０３を形成する。同公報記載の技術は、非晶質シリコン膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数の元素、代表的にはニッケル）を用いる結晶化手段である。
【００４０】
具体的には、非晶質シリコン膜表面に触媒元素を保持させた状態で加熱処理を行い、非晶質シリコン膜を結晶質シリコン膜に変化させるものである。本実施例では同公報の実施例１に記載された技術を用いるが、実施例２に記載された技術を用いてもよい。なお、結晶質シリコン膜にはいわゆる単結晶シリコン膜も多結晶シリコン膜も含まれるが、本実施例で形成される結晶質シリコン膜は結晶粒界を有するシリコン膜である。
【００４１】
非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分に低減させておくことが望ましい。
【００４２】
次に、非晶質シリコン膜７０２に対して公知の技術を使って結晶質シリコン膜（ポリシリコン膜又は多結晶シリコン膜）７０３を形成する（図７（Ｂ））。本実施例では、非晶質シリコン膜７０２に対してレーザーから発する光（レーザー光）を照射して結晶質シリコン膜７０３を形成した。レーザーとしては、パルス発振型または連続発振型のエキシマレーザーを用いれば良いが、連続発振型のアルゴンレーザーでも良い。またはＮｄ：ＹＡＧレーザーもしくはＮｄ：ＹＶＯ4レーザーの第２高調波、第３高調波または第４高調波を用いても良い。さらに、レーザー光のビーム形状は線状（長方形状も含む）であっても矩形状であっても構わない。
【００４３】
また、レーザー光の代わりにランプから発する光（ランプ光）を照射（以下、ランプアニールという）しても良い。ランプ光としては、ハロゲンランプ、赤外ランプ等から発するランプ光を用いることができる。
【００４４】
なお、このようにレーザー光またはランプ光により熱処理（アニール）を施す工程を光アニール工程という。光アニール工程は短時間で高温熱処理が行えるため、ガラス基板等の耐熱性の低い基板を用いる場合にも効果的な熱処理工程を高いスループットで行うことができる。勿論、目的はアニールであるので電熱炉を用いたファーネスアニール（熱アニールともいう）で代用することもできる。
【００４５】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行う。レーザーアニール条件は、励起ガスとしてＸｅＣｌガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を２５０〜５００mJ/cm2（代表的には３５０〜４００mJ/cm2）とする。
【００４６】
上記条件で行われるレーザーアニール工程は、熱結晶化後に残存した非晶質領域を完全に結晶化すると共に、既に結晶化された結晶質領域の欠陥等を低減する効果を有する。そのため、本工程は光アニールにより半導体膜の結晶性を改善する工程、または半導体膜の結晶化を助長する工程と呼ぶこともできる。このような効果はランプアニールの条件を最適化することによっても得ることが可能である。
【００４７】
次に、結晶質シリコン膜７０３上に後の不純物添加時のために保護膜７０４を形成する。保護膜７０４は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いる。この保護膜７０４は不純物添加時に結晶質シリコン膜７０３が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００４８】
続いて、保護膜７０４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には周期表の１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００４９】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域７０５を形成する。なお、本明細書中では少なくとも上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ｂ）と定義する。（図７（Ｃ））
【００５０】
次に、保護膜７０４を除去した後、結晶質シリコン膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）７０５を形成する。（図７（Ｄ））
【００５１】
次に、活性層７０５を覆ってゲート絶縁膜７０６を形成した。ゲート絶縁膜７０６は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれば良い。本実施例では、プラズマＣＶＤ法でＮ2ＯとＳｉＨ4を原料とした窒化酸化シリコン膜を１１５ｎｍの厚さに形成する。（図７（Ｅ））
【００５２】
次に、ゲート配線７０７として、図示しないが厚さ５０ｎｍの窒化タングステン（ＷＮ）と厚さ３５０ｎｍのタンタル（Ｔａ）との２層の積層膜を形成する（図７（Ｆ））。ゲート配線は単層の導電膜で形成してもよいが、必要に応じて２層、３層といった積層膜とすることが好ましい。
【００５３】
また、本実施例では図７（Ｆ）に示すように、ダブルゲートとしている。ゲートのリーク対策としてマルチゲート方式を採用することは有効である。なお、ゲート配線としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。
【００５４】
次に、ゲート配線７０７をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域７０８には前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度（代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｃ）と定義する。（図７（Ｇ））
【００５５】
なお、前述のｐ型不純物領域（ｂ）７０５には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）７０５に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｐ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００５６】
次に、ゲート配線７０７をマスクとして自己整合的にゲート絶縁膜７０６をエッチングする。エッチングはドライエッチング法を用い、エッチングガスとしてはＣＨＦ3ガスを用いる。但し、エッチングガスはこれに限定する必要はない。こうしてゲート配線下にゲート絶縁膜７０９が形成される。（図８（Ａ））
【００５７】
このように活性層を露呈させることによって、次に不純物元素の添加工程を行う際に加速電圧を低くすることができる。そのため、必要なドーズ量が少なくて済むのでスループットが向上する。勿論、ゲート絶縁膜をエッチングしないで残し、スルードーピングによって不純物領域を形成しても良い。
【００５８】
次に、ゲート配線を覆う形でレジストマスク７１０を形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域７１１を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０20atoms/cm3）とする。（図８（Ｂ））
【００５９】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域７１１が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域７１１はｎ型不純物領域（ａ）と言い換えても構わない。
【００６０】
次に、レジストマスク７１０を除去した後、第１層間絶縁膜７１３を形成する。第１層間絶縁膜７１３としては、シリコンを含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は６００ｎｍ〜１．５μｍとすれば良い。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、１μｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いる。
【００６１】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行う。加熱処理は、窒素雰囲気中において３００〜６５０℃、好ましくは４００〜５５０℃、ここでは５５０℃、４時間の熱処理を行う（図８（Ｃ））。
【００６２】
この時、本実施例において非晶質シリコン膜の結晶化に用いた触媒元素（本実施例ではニッケル）が、矢印で示す方向に移動して、前述の図８（Ｂ）の工程で形成された高濃度にリンを含む領域７１１に捕獲（ゲッタリング）される。これはリンによる金属元素のゲッタリング効果に起因する現象であり、この結果、後のチャネル形成領域７１２は前記触媒元素の濃度が１×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）となる。
【００６３】
また逆に触媒元素のゲッタリングサイトとなった領域（図８（Ｂ）の工程で形成された不純物領域７１１）は高濃度に触媒元素が偏析して５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）の濃度で存在するようになる。
【００６４】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６５】
その後、ＴＦＴのソース領域及びドレイン領域に達するスルーホール７１４、７１５を形成し（図８（Ｄ））、ソース配線７１６とドレイン配線７１７を形成する（図８（Ｅ））。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００６６】
次に、パッシベーション膜７１８として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第１層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜７１８の膜質を改善するとともに、第１層間絶縁膜中に添加された水素が下方側に拡散するため、効果的に活性層を水素化することができる。（図９（Ａ））
【００６７】
また、パッシベーション膜７１８を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、ここで後に画素電極とドレイン配線７１７を接続するためのスルーホール７２１を形成する位置において、パッシベーション膜７１８に開口部を形成しておいても良い。
【００６８】
次に、パッシベーション膜７１８上に第２層間絶縁膜として第一平坦化膜７１９をスピンコート法により塗布し、オーブンにて２５０℃１ｈｒの焼成を行い、０．５μmの厚さに形成する。第一平坦化膜７１９としては、ポリイミド樹脂、アクリル樹脂、シロキサン構造を含む樹脂、もしくは無機ＳＯＧ材料を用いることができる。本実施例では、アクリル樹脂を用いる。アクリル樹脂は、低誘電率であり、平坦性に優れ、透明性が高くかつ安価であることから、液晶表示装置によく用いられている。
【００６９】
さらに、第一平坦化膜７１９上に第二平坦化膜７２０として、前記アクリル樹脂をスピンコート法により塗布し、オーブンにて２５０℃１ｈｒの焼成を行い、１．０μmの厚さに形成する。第一平坦化膜７１９が０．５μｍおよび第二平坦化膜７２０が１．０μｍ形成され、第２層間絶縁膜としては１．５μｍの膜厚となる。上記膜厚で２層の平坦化膜を形成することにより、単層で形成するよりも高い平坦性が実現する。
【００７０】
次に、第二平坦化膜７２０、第一平坦化膜７１９及びパッシベーション膜７１８にドレイン配線７１７に達するスルーホール７２１を形成する。スルーホール７２１の形成は、レジストパターンを形成しドライエッチングによって形成すればよく、また感光性の平坦化膜を用いてスルーホール７２１を形成することも可能である。
【００７１】
さらに画素電極７２２を形成する。画素電極７２２は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウムと酸化スズとの化合物からなる酸化物導電膜（ＩＴＯ膜）を１１０ｎｍの厚さにスパッタ法で形成する。
【００７２】
こうして画素部には、ｎチャネル型ＴＦＴでなる画素ＴＦＴ領域７２７および表示領域７２８が形成され、配線による段差が低減された平坦な画素電極表面を得られる。
【実施例２】
【００７３】
本実施例では、実施例１とは異なる構造で画素ＴＦＴを作製する場合について、説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることにする。
【００７４】
まず実施例１の工程に従って、パッシベーション膜７１８までを形成する。そして、第一平坦化膜７１９を０．３μmの厚さに形成する（図９（Ａ））。さらに、第一平坦化膜７１９上に第二平坦化膜７２０を１．２μmの厚さに形成する。第一平坦化膜７１９および第二平坦化膜７２０としては、ポリイミド樹脂、アクリル樹脂、シロキサン構造を含む樹脂、もしくは無機ＳＯＧ材料を用いることができる。本実施例では、アクリル樹脂を用いる。
【００７５】
第一平坦化膜７１９が０．３μｍおよび第二平坦化膜７２０が１．２μｍ形成され、第２層間絶縁膜としては１．５μｍの膜厚となる。上記膜厚で２層の平坦化膜を形成することにより、実施例１で形成されるよりもさらに高い平坦性が実現すると推測される。
【００７６】
この後は、実施例１の工程に従って図９（Ｂ）以降の工程に従えばよい。こうして画素部には、ｎチャネル型ＴＦＴでなる画素ＴＦＴ領域７２７および表示領域７２８が形成され、配線による段差がさらに低減された平坦な画素電極表面を得られる。
【実施例３】
【００７７】
本実例では、実施例１もしくは実施例２で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１０に示すように、図９（Ｃ）の状態の基板に対し、配向膜１００１を形成する。本実施例では配向膜としてポリイミド膜を用いた。また、対向基板１００２には、対向電極１００３と、配向膜１００４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【００７８】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。そして、画素部と、駆動回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶１００５を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図１０に示すアクティブマトリクス型液晶表示装置が完成する。
【００７９】
次に、このアクティブマトリクス型液晶表示装置の構成を、図１１の斜視図を用いて説明する。尚、図１１は、図７〜図９の断面構造図と対応付けるため、共通の符号を用いている。アクティブマトリクス基板は、ガラス基板７００上に形成された、画素部１００６と、ゲート信号駆動回路１００７と、画像（ソース）信号駆動回路１００８で構成される。画素ＴＦＴ領域７２７はｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。ゲート信号駆動回路１００７と、画像信号駆動回路１００８はそれぞれゲート配線７０７とソース配線７１６で画素部１００６に接続されている。また、ＦＰＣ１００９が接続された外部入出力端子１０１０から駆動回路の入出力端子までの接続配線１０１１、１０１２が設けられている。
【実施例４】
【００８０】
本実施例では、本発明を用いてＥＬ（Electro Luminescence；エレクトロルミネセンス）表示装置を作製した例について説明する。ＥＬとは、電場を加えることで発生するルミネッセンスが得られる有機化合物を含む層（ＥＬ素子）を光源とする発光装置である。有機化合物におけるＥＬには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）がある。なお、図１２は本発明のＥＬ表示装置の上面図であり、図１３はその断面図である。
【００８１】
図１２、１３において、４００１は基板、４００２は画素部、４００３はソース側駆動回路、４００４はゲート側駆動回路であり、それぞれの駆動回路は配線４００５を経てＦＰＣ（フレキシブルプリントサーキット）４００６に至り、外部機器へと接続される。
【００８２】
このとき、画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４を囲むようにして第１シール材４１０１、カバー材４１０２、充填材４１０３及び第２シール材４１０４が設けられている。
【００８３】
また、図１３は、図１２をＡ−Ａ’で切断した断面図に相当し、基板４００１の上にソース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示している。）４２０１及び画素部４００２に含まれる画素ＴＦＴ（但し、ここではＥＬ素子への電流を制御するＴＦＴを図示している。）４２０２が形成されている。
【００８４】
本実施例では、本発明の平坦化構造を用いて画素ＴＦＴ４２０２が作製される。すなわち、画素ＴＦＴ４２０２には図９（Ｃ）の画素部と同じ構造のＴＦＴが用いられる。
【００８５】
駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０２の上には本発明による樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成される。画素電極４３０２としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物または酸化インジウムと酸化亜鉛との化合物を用いることができる。
【００８６】
そして、画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されている。この開口部において、画素電極４３０２の上にはＥＬ層４３０４が形成される。ＥＬ層４３０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【００８７】
ＥＬ層４３０４の形成方法は公知の技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【００８８】
ＥＬ層４３０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４３０５が形成される。また、陰極４３０５とＥＬ層４３０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４３０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【００８９】
そして陰極４３０５は４３０６で示される領域において配線４００５に電気的に接続される。配線４００５は陰極４３０５に所定の電圧を与えるための配線であり、導電性材料４３０７を介してＦＰＣ４００６に電気的に接続される。
【００９０】
以上のようにして、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成される。このＥＬ素子は、第１シール材４１０１及び第１シール材４１０１によって基板４００１に貼り合わされたカバー材４１０２で囲まれ、充填材４１０３により封入されている。
【００９１】
カバー材４１０２としては、ガラス板、金属板（代表的にはステンレス板）、セラミックス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ―Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【００９２】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【００９３】
また、充填材４１０３としては紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４１０３の内部に吸湿性物質（好ましくは酸化バリウム）を設けておくとＥＬ素子の劣化を抑制できる。
【００９４】
また、充填材４１０３の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陽極４３０５上に樹脂膜を設けることも有効である。
【００９５】
また、配線４００５は導電性材料４３０７を介してＦＰＣ４００６に電気的に接続される。配線４００５は画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４に送られる信号をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機器と電気的に接続される。
【００９６】
また、本実施例では第１シール材４１０１の露呈部及びＦＰＣ４００６の一部を覆うように第２シール材４１０４を設け、ＥＬ素子を徹底的に外気から遮断する構造となっている。こうして図１３の断面構造を有するＥＬ表示装置となる。なお、本実施例のＥＬ表示装置は実施例１もしくは実施例２の構成と組み合わせて作製しても構わない。
【実施例５】
【００９７】
本発明は、段差を平坦化するプロセス（工程）に対して実施することが可能である。実施例３のような液晶表示装置もしくは実施例４のＥＬ表示装置を作製する場合だけでなく、そのような工程を含む電気光学装置の作製技術に対して実施することが可能である。ここで電気光学装置は、表示装置、イメージセンサもしくはＩＣ（集積回路）を含む。
【００９８】
表示装置として具体的には液晶表示装置をはじめとして、ＥＬ表示装置、ＥＣ（エレクトロクロミクス）表示装置、ＦＥＤ（フィールドエミッションディスプレイ）が挙げられる。
【００９９】
イメージセンサとして具体的には、ＣＣＤ（ｃｈａｒｇｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ）イメージセンサ、ＭＯＳイメージセンサ、ＣＰＤ（ｃｈａｒｇｅ  ｐｒｉｍｉｎｇ  ｄｅｖｉｃｅ）イメージセンサなどが挙げられる。さらにＳＲＡＭ（スタティックＲＡＭ）、ＤＲＡＭ（ダイナミックＲＡＭ）、不揮発性ＭＯＳメモリ等のＩＣを作製する際にも本発明は実施できる。
【実施例６】
【０１００】
本発明を用いて作製した表示装置は電気器具の表示部として用いることができる。そのような電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター、プロジェクションＴＶ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置などが挙げられる。それら電気器具の具体例を図１４に示す。
【０１０１】
図１４（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示部２００４、操作スイッチ２００５、アンテナ２００６で構成される。本発明の電子装置は表示部２００４に用いることができる。
【０１０２】
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明の電子装置は表示部２１０２に用いることができる。
【０１０３】
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５で構成される。本発明の電子装置は表示部２２０５に用いることができる。
【０１０４】
図１４（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３で構成される。本発明の電子装置は表示部２３０２に用いることができる。
【０１０５】
図１４（Ｅ）はリアプロジェクター（プロジェクションＴＶ）であり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に用いることができる。
【０１０６】
図１４（Ｆ）はフロントプロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に用いることができる。
【０１０７】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【０１０８】
【図１】本発明における平坦化構造のＴＦＴ断面図。
【図２】従来の平坦化構造のＴＦＴ断面図。
【図３】従来の平坦化構造を用いた液晶表示装置の断面図。
【図４】実験サンプルの断面構造を示す図。
【図５】膜厚Ｔ1と平坦化率の関係示すグラフ。
【図６】Ｔ2／Ｔ1と平坦化率の関係を示すグラフ。
【図７】実施例１の画素部の作製工程を示す図。
【図８】実施例１の画素部の作製工程を示す図。
【図９】実施例１の画素部の作製工程を示す図。
【図１０】アクティブマトリクス型液晶表示装置の断面図。
【図１１】アクティブマトリクス型液晶表示装置の斜視図。
【図１２】アクティブマトリクス型ＥＬ表示装置の構成を示す上面図。
【図１３】アクティブマトリクス型ＥＬ表示装置の構成を示す断面図。
【図１４】電気器具の一例を示す図。
【図１】
2005148728.tif 000005
【図２】
2005148728.tif 000006
【図３】
2005148728.tif 000007
【図４】
2005148728.tif 000008
【図５】
2005148728.tif 000009
【図６】
2005148728.tif 000010
【図７】
2005148728.tif 000011
【図８】
2005148728.tif 000012
【図９】
2005148728.tif 000013
【図１０】
2005148728.tif 000014
【図１１】
2005148728.tif 000015
【図１２】
2005148728.tif 000016
【図１３】
2005148728.tif 000017
【図１４】
2005148728.tif 000018