(57)【要約】【課題】ＣＤ記録時においてエラー検出、エラー訂正コード生成時のＤＲＡＭアクセス回数の削減を行い、高速データ転送を実現する。【解決手段】エラー検出、エラー訂正コード生成時のＤＲＡＭ５０１からのメインデータの読み出しを一括で行い、メインデータからエラー検出、エラー訂正コード生成に必要なデータのみを分離し（５０２）、転送する。生成されたエラー検出、エラー訂正コード（５０３の出力）のみをＤＲＡＭ５０１に書き戻す。これらのデータ転送方法により、ＤＲＡＭアクセス回数を削減し、データ転送の高速化を図る。【選択図】      図１
2005025825.tif 000002
【特許請求の範囲】
【請求項１】
大容量メモリであるＤＲＡＭから読み出したデータに対し、これを光ディスクに記録するためにエラー検出、及びエラー訂正コード生成を行う際のデータ転送方法において、
上記ＤＲＡＭから読み出したデータから、ＥＤＣ（Ｅｒｒｏｒ  Ｄｅｔｅｃｔｉｎｇ  Ｃｏｄｉｎｇ）演算、ＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｉｎｇ）演算の各々に合わせた転送長でデータを切り出すステップと、
上記ＥＤＣ演算に合わせた転送長で切り出したＥＤＣ演算用データに対し、ＥＤＣ演算を行うステップと、
上記ＥＣＣ演算に合わせた転送長で切り出したデータに、上記ＥＤＣ演算で得た結果を付加して、ＥＣＣ演算用データを作成するステップと、
前記ＥＣＣ演算用データに対して、ＥＣＣ演算を行うステップと、
前記ＥＤＣ演算で得られたＥＤＣ演算結果を前記ＤＲＡＭに転送するステップと、
前記ＥＣＣ演算で得られたＥＣＣ演算結果を前記ＤＲＡＭに転送するステップと、
を含むことを特徴とするデータ転送方法。
【請求項２】
大容量メモリであるＤＲＡＭから読み出したデータに対し、これを光ディスクに記録するためにデータ処理を行うデータ処理回路において、上記ＤＲＡＭから読み出したデータを、ＥＤＣ演算、ＥＣＣ演算の各々に合わせた転送長で切り出すデータ切り出し手段と、
上記ＥＤＣ演算に合わせた転送長で切り出したデータに対して、ＥＤＣ演算を行うＥＤＣ演算回路と、
上記ＥＣＣ演算に合わせた転送長で切り出したデータに、上記ＥＤＣ演算で得た結果を付加して、ＥＣＣ演算用データを作成するＥＣＣ演算用データ作成回路と、
前記作成したＥＣＣ演算用データに対して、ＥＣＣ演算を行うＥＣＣ演算回路と、
前記ＥＤＣ演算で得られた結果を、前記ＤＲＡＭに転送するＥＤＣ演算結果データ転送手段と、
前記ＥＣＣ演算で得られた結果を、前記ＤＲＡＭに転送するＥＣＣ演算結果データ転送手段と、
を備えたことを特徴とするデータ処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ転送方法、およびデータ処理回路に関するものであり、特に、
【０００２】
ＣＤ−ＤＡ（Ｃｏｍｐａｃｔ  Ｄｉｓｋ  Ｄｉｇｉｔａｌ  Ａｕｄｉｏ）、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ等の光ディスク記録装置において、エラー検出、及びエラー訂正コード生成におけるデータ転送方法、および、記録メディアに書き込むデータを処理するデータ処理回路、の改良を図ったものに関するものである。
【０００３】
【従来の技術】
近年、光ディスク記録装置におけるデータ処理は、高倍速に対応するため、処理時間の短縮が図られている。
以下に、従来の光ディスク記録装置におけるデータ処理について説明する。
図８は、従来の光ディスク記録装置１００と、それを制御するＨＯＳＴ  ＰＣ１０１とを示すものである。
【０００４】
図８において、１０１は、ＨＯＳＴ  ＰＣ、１０２は、ＨＯＳＴ  ＰＣ１０１と、光ディスク記録装置１００とを接続するＨＯＳＴ  ＩＦ、１０３は、データ転送を、ＣＰＵを使用せずに高速に行うＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）、１０４は、バスを制御するＢＣＵ（Ｂｕｓ  Ｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ）、１０５は、ＤＲＡＭアクセスを制御するＤＲＡＭＣ（ＤＲＡＭ  Ｃｏｎｔｒｏｌｌｅｒ）、１０６は、大容量メモリであるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、１０７は、エラー検出のコードを生成するＥＤＣ（Ｅｒｒｏｒ  Ｄｅｔｅｃｔｉｎｇ  Ｃｏｄｉｎｇ）演算回路、１０８は、エラー訂正のコードを生成するＥＣＣ（Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｉｎｇ）演算回路、１０９は、シンドローム生成部、１１０は、ＣＤ−ＥＮＣＯＤＥＲ、１１１は、ＣＩＲＣ（Ｃｒｏｓｓ  Ｉｎｔｅｒｌｅａｖｅｄ  Ｒｅｅｄ  Ｓｏｌｏｍｏｎ  Ｃｏｄｅ）エンコード回路、１１２は、ＥＦＭ（Ｅｉｇｈｔ  ｔｏ  Ｆｏｕｒｔｅｅｎ  Ｍｏｄｕｌａｔｉｏｎ）変調回路、１１３は、記録用の波形を生成するライトストラテジ、１１４は、レーザー、１１５は、記録メディアである。
【０００５】
まず、ＣＤ記録装置１００は、ＡＴＡＰＩ（ＡＴＡ  Ａｔｔａｃｈｍｅｎｔ  ｗｉｔｈ  Ｐａｃｋｅｔ  Ｉｎｔｅｒｆａｃｅ）で、ＨＯＳＴ  ＰＣ１０１により制御されている。ＨＯＳＴ  ＰＣ１０１から転送された、記録命令や記録するデータは、ＨＯＳＴ  ＩＦ（ＩｎｔｅｒＦａｃｅ）１０２を介してＣＤ記録装置１００に受け渡される。メインデータや、サブコードデータで構成された記録データは、ＤＭＡ１０３やＢＣＵ１０４を介して、一旦、大容量メモリであるＤＲＡＭ１０６に格納される。ＤＲＡＭ１０６から読み出したデータに対して、エラー検出（ＥＤＣ）コード１０７や、エラー訂正（ＥＣＣ）コード１０８を生成し、データに付加した後、ＤＲＡＭ１０３に書き戻すといったデータ処理を行う。これらのコード生成を行った後、エンコード処理を行うために、ＤＭＡ１０３、ＢＣＵ１０４を介して、ＣＤ−ＥＮＣＯＤＥＲ１１０にデータが転送される。メインデータは、必要に応じてスクランブル処理され、ＣＩＲＣ１１１によりＣＩＲＣエンコード処理される。サブコードデータは、ＥＦＭ変調回路１１２に転送され、ＣＩＲＣエンコード処理されたデータと、ＥＦＭ変調される。ライトストラテジ１１３では、記録メディアであるＣＤ−Ｒや、ＣＤ−ＲＷに適する記録用の波形が生成される。最後に、レーザー１１４で、記録メディアにデータが記録される。
【０００６】
以下に、ＥＤＣ、及びＥＣＣ演算におけるデータ転送について説明する。
前記のようなＣＤ記録において、従来、ＥＤＣや、ＥＣＣは、ＥＤＣ、ＥＣＣコードの生成毎に、各ＥＤＣ，ＥＣＣコード生成回路１０７，１０８にＤＲＡＭ１０６からメインデータを転送し、該各回路でコード生成を行った後、ＤＲＡＭ１０６にコードを付加したデータを転送する。このため、ＤＲＡＭ１０６へのメインデータの読み出し、書き戻しは、各コード生成で２回発生していた（図９のＡないしＤ参照）。
【０００７】
以下に、ＥＤＣ、及びＥＣＣのコード生成に必要なデータについて説明する。図１０は、イエローブック（ＣＤ−ＲＯＭの規格書）で規定されているメインデータのメモリマップを示す。
【０００８】
Ｍｏｄｅは、ＣＤ−ＤＡ、ＣＤ−ＲＯＭ  Ｍｏｄｅ１、Ｍｏｄｅ２、Ｍｏｄｅ２Ｆｏｒｍ１、Ｍｏｄｅ２Ｆｏｒｍ２、があり、Ｍｏｄｅ１、Ｍｏｄｅ２Ｆｏｒｍ１、Ｍｏｄｅ２Ｆｏｒｍ２で、ＥＤＣコード、ＥＣＣコードを生成し、メインデータに付加することで、再生時にＥＤＣ、ＥＣＣを行う。
【０００９】
図１１は、各Ｍｏｄｅにおいて、ＥＤＣ、ＥＣＣコード生成を行う際に必要となるデータを矢印で示している。すなわち、Ｍｏｄｅ１では、Ｓｙｎｃ１２ｂｙｔｅと、Ｈｅａｄｅｒ４ｂｙｔｅと、ＵｓｅｒＤａｔａ２０４８ｂｙｔｅとから、ＥＤＣ４ｂｙｔｅを作成し、Ｈｅａｄｅｒ４ｂｙｔｅと、ＵｓｅｒＤａｔａ２０４８ｂｙｔｅと、ＥＤＣ４ｂｙｔｅと、Ｚｅｒｏ８ｂｙｔｅとから、ＥＣＣ  Ｐｐａｒｉｔｙ１７２ｂｙｔｅを作成し、Ｈｅａｄｅｒ４ｂｙｔｅと、ＵｓｅｒＤａｔａ２０４８ｂｙｔｅと、ＥＤＣ４ｂｙｔｅと、Ｚｅｒｏ８ｂｙｔｅと、ＥＣＣ  Ｐｐａｒｉｔｙ１７２ｂｙｔｅとから、ＥＣＣ  Ｑｐａｒｉｔｙ１０４ｂｙｔｅを作成している。
【００１０】
また、Ｍｏｄｅ２Ｆｏｒｍ１では、ＳｕｂＨｅａｄｅｒ８ｂｙｔｅと、ＵｓｅｒＤａｔａ２０４８ｂｙｔｅとからＥＤＣ４ｂｙｔｅを作成し、Ｈｅａｄｅｒ４ｂｙｔｅ（＝０）と、ＳｕｂＨｅａｄｅｒ８ｂｙｔｅと、ＵｓｅｒＤａｔａ２０４８ｂｙｔｅと、ＥＤＣ４ｂｙｔｅとから、ＥＣＣＰｐａｒｉｔｙ１７２ｂｙｔｅを作成し、Ｈｅａｄｅｒ４ｂｙｔｅ（＝０）と、ＳｕｂＨｅａｄｅｒ８ｂｙｔｅと、ＵｓｅｒＤａｔａ２０４８ｂｙｔｅと、ＥＤＣ４ｂｙｔｅと、ＥＣＣＰｐａｒｉｔｙ１７２ｂｙｔｅとから、ＥＣＣＱｐａｒｉｔｙ１０４ｂｙｔｅを作成している。
【００１１】
また、Ｍｏｄｅ２Ｆｏｒｍ２では、ＳｕｂＨｅａｄｅｒ８ｂｙｔｅと、ＵｓｅｒＤａｔａ２３２４ｂｙｔｅとから、ＥＤＣ４ｂｙｔｅを作成している。
ここで、従来のＥＤＣ、ＥＣＣ演算回路では、光ディスク再生時、及び記録時において、メモリアクセス回数を削減するという課題を有している（例えば、特許文献１参照）。
【００１２】
【特許文献１】
特開平９−９１８８９号公報（第２頁  図６）
【００１３】
【発明が解決しようとする課題】
しかしながら上記従来の構成では、ＥＤＣ、ＥＣＣ毎に、ＤＭＡ等を使用して各演算回路にＤＲＡＭからメインデータを転送し、コード生成後、各演算回路からＤＲＡＭへ演算結果を転送する、といった２回分のデータ転送が発生していたため、データ転送の際のＢＣＵ、ＤＭＡ等への負荷や転送時間、ＤＲＡＭへのアクセスが２回分かかるという欠点を有していた。
【００１４】
本発明は、上記従来の問題点を解決するためになされたもので、ＢＣＵ、ＤＭＡへの負荷や、転送時間、ＤＲＡＭへのアクセスを、２回分から１回分に半減させることができ、高倍速記録に対応した、消費電力を低減することのできるデータ転送方法、および記録メディアに書き込むためのデータ処理回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
この目的を達成するために、本発明にかかるデータ転送方法、およびデータ処理回路は、大容量メモリであるＤＲＡＭと、ＥＤＣ用データ、ＥＣＣ用データを生成、転送するためのデータ切り出し回路（データを切り出すステップ）と、ＥＤＣ演算を行う回路（ステップ）と、ＥＤＣ演算結果を保存するバッファと、ＥＣＣ用に切り出したデータにＥＤＣコードを挿入して、ＥＣＣ演算用データを作成する回路（ステップ）と、ＥＣＣ演算を行う回路（ステップ）と、ＥＤＣ演算結果、ＥＣＣ演算結果を、それぞれＤＲＡＭに転送する回路（ステップ）と、を含む基本構成を有している。
【００１６】
前記構成によって、ＥＤＣ、ＥＣＣのための、ＤＲＡＭ５０１からのメインデータの読み出しを一括で行い、モード判定回路によってメインデータのヘッダ、及びサブヘッダからＭｏｄｅを判別し、該Ｍｏｄｅに合わせて、ＥＤＣ演算、及びＥＣＣ演算を行うために必要なデータをメインデータから生成し、ＥＤＣ演算回路、ＥＣＣ演算回路に、該生成したＥＤＣ用データ、ＥＣＣ用データを各々並列に転送することで、従来ＥＤＣ、ＥＣＣで２回行っていた、ＤＲＡＭからのメインデータの読み出しを１回に減らし、これによって、ＢＣＵ、ＤＭＡ等への負荷、転送時間、ＤＲＡＭへのアクセスを、２回から１回に半減することができる。
【００１７】
【発明の実施の形態】
以下、この発明の実施の形態を、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１による、ＣＤ−ＤＡ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ等の光ディスク記録装置における、記録メディアに書き込むデータを処理するデータ処理回路を示す図である。
【００１８】
図１において、大容量メモリであるＤＲＡＭ５０１と、メインデータから演算に必要なデータを分離しＥＤＣ用データ、ＥＣＣ用データを生成、転送するための回路（データ切り出し手段，データを切り出すステップ）５０２と、ＥＤＣ演算回路（ＥＤＣ演算ステップ）５０３と、ＥＤＣ演算結果保存用バッファ（ＥＤＣ演算結果データ転送手段，ＥＤＣ演算結果データ転送ステップ）５０４と、ＥＣＣ用データへのＥＤＣコード挿入、ＥＣＣ用データ転送のための回路（ＥＣＣ演算用データ作成回路，ＥＣＣ演算用データ作成ステップ）５０５と、ＥＣＣ演算回路（ＥＣＣ演算結果データ転送手段，ＥＣＣ演算ステップ，ＥＣＣ演算結果データ転送ステップ）５０６と、を含む構成を有している。
【００１９】
図２は、本発明の実施の形態１における、ＥＤＣ・ＥＣＣ演算回路を含むデータ処理回路を示すものであり、また、図５はそのタイミングチャート図である。図２において、６０１は大容量メモリであるＤＲＡＭ、６０２はメインデータからＥＤＣ演算に必要なデータを分離するためのカウンタ・セレクタ、６０３はカウンタ・セレクタ６０２からのデータであるＳｙｎｃ１２ｂｙｔｅ＋Ｈｅａｄｅｒ４ｂｙｔｅ＋ＵｓｅｒＤａｔａ２０４８ｂｙｔｅ（ＥＤＣ演算用データ）に対し、ＥＤＣ演算を行うＥＤＣ演算回路、６０４はＥＤＣ演算回路６０３で演算されたＥＤＣコードを保存するＥＤＣコード保存用バッファ、に加えてセレクタを有するＥＤＣコード保存用バッファ・セレクタ、６０５はカウンタ・セレクタ６０２からの、ＥＣＣ演算用データを作成するためのデータであるＨｅａｄｅｒ４ｂｙｔｅ＋ＵｓｅｒＤａｔａ２０４８ｂｙｔｅにＥＤＣコードを挿入してＥＣＣ演算用データを作成するためのカウンタ・セレクタ、６０６は上記ＥＣＣ演算用データに対してＥＣＣ演算を行うＥＣＣ演算回路である。この図２の回路ブロック６０１ないし６０６は、図１の回路ブロック５０１ないし５０６に対応するものである。
【００２０】
以上の構成になるＥＤＣ・ＥＣＣ演算回路を有するデータ処理回路の動作について説明する。
まず、ＤＲＡＭ６０１から、メインデータを読み出す。Ｍｏｄｅ１の場合、ＥＤＣ演算用データとして、Ｈｅａｄｅｒ（ＥＤＣ用データＳｙｎｃ）＋ＵｓｅｒＤａｔａを、カウンタ・セレクタ６０２を用いてメインデータから分離し、同様に、Ｈｅａｄｅｒ（ＥＣＣ用データＳｙｎｃ）＋ＵｓｅｒＤａｔａ＋ＥＤＣ＋Ｚｅｒｏのうち、ＥＣＣ演算用データとしてＥＣＣ用演算回路に入力すべき、Ｈｅａｄｅｒ＋ＵｓｅｒＤａｔａ＋Ｚｅｒｏを、カウンタ・セレクタ６０２を用いてメインデータから分離する。上記の各々分離したデータは、各々ＥＤＣ演算回路６０３、ＥＣＣ演算回路６０６へ、カウンタ・セレクタ６０２、カウンタ・セレクタ６０５の各セレクタを用いて転送する。ＥＤＣ用データは、ＥＤＣ演算回路６０３でＥＤＣ演算を行い、ＥＤＣコードを得る。
【００２１】
該得られたＥＤＣコードは一時バッファ６０４に格納し、これを必要時に読み出し、ＥＣＣ用データＳｙｎｃのあとにＥＣＣ演算用に切り出したデータを付加してなる、Ｈｅａｄｅｒ（ＥＣＣ用データＳｙｎｃ）＋ＵｓｅｒＤａｔａ＋Ｚｅｒｏに対して、上記読み出したＥＤＣデータを付加して、ＥＣＣ演算用データを作成する。すなわち、これにはカウンタ６０５を用いてタイミングを合わせて、ＥＣＣ用データＳｙｎｃの後に、上記切り出したＥＣＣデータであるＨｅａｄｅｒ＋ＵｓｅｒＤａｔａが続き、その後に上記ＥＤＣデータが続く、ＥＣＣ演算用データを作成する。このＥＣＣ演算用データは、ＥＣＣ演算回路６０６に転送して、該データに対してＥＣＣ演算を行う。そして、該各ＥＤＣ演算回路６０３、ＥＣＣ演算回路６０６により作成されたＥＤＣコード、ＥＣＣコードを、それぞれ、ＤＲＡＭ６０１に転送する。また、以上のようにして求めたＥＣＣＰ  ｐａｒｉｔｙの演算結果およびＨｅａｄｅｒ（ＥＣＣ用データＳｙｎｃ），ＵｓｅｒＤａｔａ，Ｚｅｒｏを例えばＥＣＣ演算回路６０６内のバッファに記憶しておくことで、これらをＤＲＡＭから転送することなくＥＣＣＱ  ｐａｒｉｔｙを求める。
【００２２】
以上のような本実施の形態１においては、ＥＤＣ・ＥＣＣ演算のために、ＤＲＡＭ６０１からメインデータの読み出しを一括して行い、カウンタ・セレクタ６０２においてメインデータのヘッダ・サブヘッダからＭｏｄｅを判別し、該Ｍｏｄｅに合わせて、ＥＤＣ演算・ＥＣＣ演算に必要なデータをメインデータから生成し、該生成したＥＤＣ用データ・ＥＣＣ用データを、ＥＤＣ演算回路・ＥＣＣ演算回路に、各々並列に転送するようにした。このため、従来、ＥＤＣ、ＥＣＣで２回行っていたＤＲＡＭからのメインデータの読み出しは、２回から１回に減らすことができる。また、これにより、ＢＣＵ、ＤＭＡ等への負荷、および転送時間を減少させることができる。
【００２３】
（実施の形態２）
以下、本発明の実施の形態２について図面を参照しながら説明する。
図３は、本発明の実施の形態２における、ＥＤＣ・ＥＣＣ演算回路を有するデータ処理回路を示すものである。また、図６はそのタイミングチャートである。
【００２４】
図３において、７０１は大容量メモリであるＤＲＡＭ、７０２はメインデータから演算に必要なデータを分離するためのカウンタ・セレクタ、７０３はＥＤＣ演算を行うＥＤＣ演算回路、７０４はＥＤＣコード保存用バッファ・セレクタ、７０５はＥＣＣ用データにＥＤＣコードを挿入するためのカウンタ・セレクタ、７０６はＥＣＣ演算を行うＥＣＣ演算回路である。この図３の回路ブロック７０１ないし７０６は、図１の回路ブロック５０１ないし５０６に対応するものである。
【００２５】
この図３のデータ処理回路の構成が、図２のデータ処理回路の構成と異なるのは、図３のカウンタ７０２、カウンタ７０５が、図２のカウンタ６０２、カウンタ６０５と異なる点であり、これらのカウンタ７０２、カウンタ７０５は、Ｍｏｄｅ２Ｆｏｒｍ１のメモリマップであっても、これに合わせて、データの分離、挿入を行うことができる点である。
【００２６】
上記のように構成されたＥＤＣ・ＥＣＣ演算回路を有するデータ処理回路について、以下その動作を説明する。
まず、ＤＲＡＭ７０１から、メインデータを読み出す。Ｍｏｄｅ２Ｆｏｒｍ１の場合、メインデータであるＳｙｎｃ＋Ｈｅａｄｅｒ＋ＳｕｂＨｅａｄｅｒ＋ＵｓｅｒＤａｔａから、ＳｕｂＨｅａｄｅｒ＋ＵｓｅｒＤａｔａを、カウンタ・セレクタ７０２を用いて分離し、同様に、ＥＣＣ用演算用データとしてＥＣＣ用演算回路に入力すべき、Ｈｅａｄｅｒ４ｂｙｔｅ（＝０）＋ＳｕｂＨｅａｄｅｒ＋ＵｓｅｒＤａｔａ＋ＥＤＣのうち、ＳｕｂＨｅａｄｅｒ＋ＵｓｅｒＤａｔａを、カウンタ・セレクタ７０２を用いてメインデータから分離する。上記の各々分離したデータは、各々ＥＤＣ演算回路７０３、ＥＣＣ演算回路７０６へ、カウンタ・セレクタ７０２、カウンタ・セレクタ７０５の各セレクタを用いて転送する。ＥＤＣ用データは、ＥＤＣ演算回路７０３でＥＤＣ演算を行い、ＥＤＣコードを得る。
【００２７】
該得られたＥＤＣコードは一時バッファ７０４に格納し、これを必要時に読み出し、ＥＣＣ用データＳｙｎｃであるＨｅａｄｅｒ４ｂｙｔｅ（＝０）のあとにＥＣＣ演算用に切り出したデータを付加してなる、Ｈｅａｄｅｒ４ｂｙｔｅ（＝０）＋ＳｕｂＨｅａｄｅｒ＋ＵｓｅｒＤａｔａに対して、上記読み出したＥＤＣデータを付加して、ＥＣＣ演算用データを作成する。すなわち、これにはカウンタ７０５を用いてタイミングを合わせて、ＥＣＣ用データＳｙｎｃであるＨｅａｄｅｒ４ｂｙｔｅ（＝０）のあとに、上記切り出したデータＥＣＣであるＳｕｂＨｅａｄｅｒ＋ＵｓｅｒＤａｔａが続き、その後に上記ＥＤＣデータが続く、ＥＣＣ演算用データを作成する。そして、このＥＣＣ演算用データは、ＥＣＣ演算回路７０６に転送して、該データに対してＥＣＣ演算を行う。そして、該各ＥＤＣ演算回路７０３、ＥＣＣ演算回路７０６により作成された上記ＥＤＣコード、ＥＣＣコードを、それぞれ、ＤＲＡＭ７０１に転送する。また、以上のようにして求めたＥＣＣＰ  ｐａｒｉｔｙの演算結果およびＨｅａｄｅｒ（ＥＣＣ用データＳｙｎｃ），ＵｓｅｒＤａｔａ，Ｚｅｒｏを例えばＥＣＣ演算回路７０６内のバッファに記憶しておくことで、これらをＤＲＡＭから転送することなくＥＣＣＱ  ｐａｒｉｔｙを求める。
【００２８】
以上のような本実施の形態２においては、ＥＤＣ演算・ＥＣＣ演算のために、ＤＲＡＭ７０１からのメインデータの読み出しを一括で行い、カウンタ・セレクタ７０２において、メインデータのヘッダ・サブヘッダからＭｏｄｅを判別し、該Ｍｏｄｅに合わせて、ＥＤＣ演算・ＥＣＣ演算に必要なデータをメインデータから生成し、該生成したＥＤＣ用データ・ＥＣＣ用データを、ＥＤＣ演算回路・ＥＣＣ演算回路に、各々並列に転送するようにした。したがって、カウンタ・セレクタ７０２、７０５において、Ｍｏｄｅ２Ｆｏｒｍ１のメモリマップに合わせてデータの分離、挿入を行うことができる。このため、従来、ＥＤＣ、ＥＣＣで２回行っていたＤＲＡＭからのメインデータの読み出しは、２回から１回に減らすことができる。また、これにより、ＢＣＵ、ＤＭＡ等への負荷や、転送時間を減少させることができる。
【００２９】
（実施の形態３）
以下、本発明の実施の形態３について、図面を参照しながら説明する。
図４は、本発明の実施の形態３におけるＥＤＣ演算回路を有するデータ処理回路を示すものである。また、図７は、そのタイミングチャートである。
【００３０】
図４において、８０１は大容量メモリであるＤＲＡＭ、８０２はメインデータから演算に必要なデータを分離するためのカウンタ・セレクタ、８０３はＥＤＣ演算を行うＥＤＣ演算回路、８０４はＥＤＣコード保存用バッファである。この図４の回路ブロック８０１ないし８０４は、図１の回路ブロック５０１ないし５０６のうちの５０１ないし５０４に対応するものである。
【００３１】
本図４の構成が、図２の構成と異なるのは、図２のカウンタ６０２に比し、カウンタ８０２では、Ｍｏｄｅ２Ｆｏｒｍ２のメモリマップであっても、これに合わせてデータの分離ができる点である。
【００３２】
上記のように構成されたデータ処理回路について、以下、その動作を説明する。
まず、ＤＲＡＭ８０１からメインデータを読み出す。Ｍｏｄｅ２Ｆｏｒｍ２の場合、カウンタ８０２を用いて、ＥＤＣ用データＳｕｂＨｅａｄｅｒ＋ＵｓｅｒＤａｔａを、メインデータＳｙｎｃ＋Ｈｅａｄｅｒ＋ＳｕｂＨｅａｄｅｒ＋ＵｓｅｒＤａｔａから分離する。分離したデータは、ＥＤＣ演算回路８０３へ、セレクタ８０４を用いて転送する。ＥＤＣ用データは、ＥＤＣ演算回路８０３でＥＤＣ演算を行い、ＥＤＣコードを得る。これは、ＥＤＣコード保存用バッファ８０４に格納する。該ＥＤＣコード保存用バッファ８０４に格納したＥＤＣコードは、ＤＲＡＭ８０１に転送する。
【００３３】
以上のような本実施の形態３によるデータ転送方法、およびデータ処理回路においては、ＥＤＣ演算のために、ＤＲＡＭからのメインデータの読み出しを行うとともに、カウンタ８０２においてメインデータのヘッダ及びサブヘッダからＭｏｄｅを判別し、該Ｍｏｄｅに合わせてＥＤＣ演算を行うために必要なデータをメインデータから生成し、生成したＥＤＣ用データをＥＤＣ演算回路に転送するようにしたので、従来、ＥＤＣに転送していたメインデータをＥＤＣ演算用データのみ転送するように転送するデータを減らし、これによって、ＢＣＵ、ＤＭＡ等への負荷や、転送時間をも減少させることができる効果が得られる。
【００３４】
また、上記実施の形態１に比し、カウンタ８０２で、Ｍｏｄｅ２Ｆｏｒｍ２のメモリマップであっても、それに合わせてデータの分離ができるようにしたので、従来ＥＤＣに転送していたメインデータをＥＤＣ演算用データのみ転送するように転送するデータを減らし、これによって、ＢＣＵ、ＤＭＡ等への負荷や、転送時間をも減少させることができるものである。
【００３５】
なお、上記実施の形態１における図２の６０２、及び６０５、実施の形態２における図７の７０２、及び７０５、実施の形態３における図８の８０２は、カウンタ、及びセレクタとしたが、それと等価な論理回路で構成してもよいことは言うまでもない。
【００３６】
また、上記各実施の形態ではＣＤの記録装置に関してのみ示したが、記録再生装置であってもよく、また、各種ＤＶＤ等の他の光ディスクの記録装置や記録再生装置であってもよく、さらには、メインデータに複数の補助データを生成して付加するものであれば、他の記録メディアの記録装置や記録再生装置に使用するものであってもよい。
【００３７】
さらに、大容量メモリとしてＤＲＡＭを用いたものを示したが、他のメモリを用いてもよい。
【００３８】
【発明の効果】
以上のように、本発明にかかるデータ転送方法、およびデータ処理回路によれば、メインデータから演算に必要なデータを分離するとともに、ＥＣＣ用データにＥＤＣコードを挿入するようにしたので、ＤＲＡＭからＥＤＣ、ＥＣＣのためにメインデータを一括転送することで、ＢＣＵ、ＤＭＡ等への負荷、転送時間を半減させることができ、ＤＲＡＭへのアクセスを削減することができるデータ転送方法、およびデータ処理回路を実現することができる効果が得られる。
【図面の簡単な説明】
【図１】本発明にかかるデータ処理回路の基本構成図
【図２】本発明の実施の形態１によるＥＤＣ演算回路、及びＥＣＣ演算回路を有するデータ処理回路を示す図
【図３】本発明の実施の形態２によるＥＤＣ演算回路、及びＥＣＣ演算回路を有するデータ処理回路を示す図
【図４】本発明の実施の形態３による、ＥＤＣ演算回路、及びＥＣＣ演算回路を有するデータ処理回路を示す図
【図５】本発明の実施の形態１におけるタイミングチャートを示す図
【図６】本発明の実施の形態２におけるタイミングチャートを示す図
【図７】本発明の実施の形態３におけるタイミングチャートを示す図
【図８】従来の光ディスク記録装置とそれを制御するＨＯＳＴ  ＰＣを示す図
【図９】従来の光ディスク記録装置のＥＤＣ及びＥＣＣのデータ転送を示す図
【図１０】メインデータのメモリマップを示す図
【図１１】各ＭｏｄｅにおけるＥＤＣ及びＥＣＣの演算に必要なデータを示す図
【符号の説明】
５０１    ＤＲＡＭ
５０２    メインデータから演算に必要なデータを分離する回路
５０３    ＥＤＣ演算回路
５０４    ＥＤＣコード保存用バッファ
５０５    ＥＣＣ用データにＥＤＣコードを挿入する回路
５０６    ＥＣＣ演算回路
６０１    ＤＲＡＭ
６０２    カウンタ、及びセレクタ
６０３    ＥＤＣ演算回路
６０４    バッファ
６０５    カウンタ、及びセレクタ
６０６    ＥＣＣ演算回路
７０１    ＤＲＡＭ
７０２    カウンタ、及びセレクタ
７０３    ＥＤＣ演算回路
７０４    バッファ
７０５    カウンタ、及びセレクタ
７０６    ＥＣＣ演算回路
８０１    ＤＲＡＭ
８０２    カウンタ、及びセレクタ
８０３    ＥＤＣ演算回路
８０４    バッファ
【図１】
2005025825.tif 000003
【図２】
2005025825.tif 000004
【図３】
2005025825.tif 000005
【図４】
2005025825.tif 000006
【図５】
2005025825.tif 000007
【図６】
2005025825.tif 000008
【図７】
2005025825.tif 000009
【図８】
2005025825.tif 000010
【図９】
2005025825.tif 000011
【図１０】
2005025825.tif 000012
【図１１】
2005025825.tif 000013