(57)【要約】【課題】補正バイアスが供給されるＭＯＳバラクタを用いた電圧制御発振器、並びにこの電圧制御発振器を用いた無線通信装置を提供する。【解決手段】負性抵抗を有する能動回路２２，２２Ｘと、この能動回路の出力に接続され共振器はインダクタ２５，２５Ｘと、キャパシタを構成する第１キャパシタ２３とＭＯＳバラクタ２４とを有し、前記ＭＯＳバラクタにＭＯＳしきい値電圧補償されたバイアス電圧を供給するバイアス回路２９，２１１と、前記ＭＯＳバラクタに発振周波数を可変するための制御電圧を印加する電圧制御端子ＶＣＮＴとを有する。【選択図】      図３
2005333466.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧により周波数を可変する電圧制御発振器であって、前記電圧制御発振器は、
キャパシタとしきい値を有するバラクタを有するキャパシタ部とインダクタとを有する共振回路と、
前記バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路と
を有する電圧制御発振器。
【請求項２】
前記キャパシタ部はキャパシタとバラクタが直列接続された
請求項１記載の電圧制御発振器。
【請求項３】
前記キャパシタ部の直列接続されたキャパシタとバラクタの共通接続端子にしきい値電圧が補償されたバイアス電圧を印加する
請求項２記載の電圧制御発振器。
【請求項４】
前電圧制御発振器は能動回路を有し、該能動回路がトンジスタの差動型増幅器で構成され、各出力が互いの入力に帰還された
請求項１記載の電圧制御発振器。
【請求項５】
前記差動型増幅器の差動出力間に前記キャパシタ部が構成された
請求項４記載の電圧制御発振器。
【請求項６】
前記キャパシタ部の直列接続されたキャパシタとバラクタが、前記差動型増幅器の出力に複数個接続された
請求項４記載の電圧制御発振器。
【請求項７】
前記キャパシタ部の前記複数のバラクタに互いに異なる制御電圧を供給する
請求項６記載の電圧制御発振器。
【請求項８】
前記キャパシタ部の複数のバラクタに供給する互いに異なる制御電圧を等間隔の電位差を設け等価的にバラクタの可変範囲を拡大する
請求項７記載の電圧制御発振器。
【請求項９】
前記バイアス回路は該バイアス回路の出力にＦＥＴダイオードを有し、該ＦＥＴダイオードの出力電圧を前記バラクタにバイアスとして印加する
請求項１記載の電圧制御発振器。
【請求項１０】
制御電圧により周波数を可変する電圧制御発振器であって、前記電圧発振器は、
キャパシタとしきい値を有するバラクタを有するキャパシタ部とインダクタンスを有する共振器と、
前記共振器が出力端子間に接続された能動回路と、
前記バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路と
を有する電圧制御発振器。
【請求項１１】
前記共振器のキャパシタ部は直列接続されたキャパシタとバラクタとを有する
請求項１０記載の電圧制御発振器。
【請求項１２】
前記直列接続されたキャパシタとバラクタの共通接続点にしきい値電圧の補償されたバイアス電圧が印加される
請求項１０記載の電圧制御発振器。
【請求項１３】
前記能動回路がトランジスタの差動型増幅器で構成され、各出力が互いの入力に帰還された
請求項１０記載の電圧制御発振器。
【請求項１４】
前記差動型増幅器の差動出力間に前記キャパシタ部が接続された
請求項１３記載の電圧制御発振器。
【請求項１５】
直列接続されたキャパシタとバラクタの前記キャパシタ部が、前記差動型増幅器の出力に複数個接続された
請求項１４記載の電圧制御発振器。
【請求項１６】
前記複数のバラクタに互いに異なる制御電圧を供給する
請求項１５記載の電圧制御発振器。
【請求項１７】
前記複数のバラクタに供給する互いに異なる制御電圧を等間隔の電位差を設け等価的にバラクタの可変範囲を拡大する
請求項１６記載の電圧制御発振器。
【請求項１８】
前記バイアス回路の出力にＦＥＴダイオードを有し、該ＦＥＴダイオードの出力電圧を前記バラクタにバイアスとして印加する
請求項１０記載の電圧制御発振器。
【請求項１９】
共振器を構成する電圧制御発振器と、
前記電圧制御発振器からの出力信号と基準信号を用いて位相同期検出し、該検出信号を用いて前記負性抵抗のＭＯＳバラクタの制御電圧を供給する位相同期検出部と、
該電圧制御発振器からの発振信号の振幅をモニターし、前記電圧制御発振器出力信号の振幅を制御するモニター回路と、
前記発振信号が供給され、該発振信号の周波数を所定倍した発振信号を出力する逓倍回路と、
前記逓倍回路からの出力された発振信号を用いて変調および、または復調する変復調回路とを有する無線通信装置であって、
前記電圧制御発振器の共振器は、
インダクタンスとキャパシタとしきい値を有するバラクタとを有するキャパシタ部と
を有する
無線通信装置。
【請求項２０】
前記電圧制御発振器は制御電圧により周波数を可変する電圧制御発振器であって、
該電圧制御発振器は、
能動回路と、
該能動回路の出力に接続され共振器を構成するインダクタと、
該共振器のキャパシタ部を構成する第１と第２キャパシタ間に直列接続された第１と第２バラクタと、
前記第１と第２バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路と
を有する
請求項１９記載の無線通信装置。
【請求項２１】
前記キャパシタ部は前記直列接続された前記第１と第２のキャパシタと第１または第２バラクタの共通接続端子にしきい値電圧が補償されたバイアス電圧を印加する
請求項１９記載の無線通信装置。
【請求項２２】
前記能動回路がトランジスタの差動型増幅器で構成され、各出力が互いの入力に帰還された
請求項２０記載の無線通信装置。
【請求項２３】
前記差動型増幅器の差動出力間に前記キャパシタ部が構成されるとともに、前記直列接続された第１と第２のキャパシタと第１と第２バラクタが、前記差動型増幅器の出力に複数個接続された
請求項２２記載の無線通信装置。
【請求項２４】
前記複数の第１と第バラクタに互いに異なる制御電圧を供給する
請求項２３記載の無線通信装置。
【請求項２５】
前記複数のバラクタに供給する互いに異なる制御電圧を等間隔の電位差を設け等価的にバラクタの可変範囲を拡大する
請求項２４記載の無線通信装置。
【請求項２６】
前記バイアス回路の出力にＦＥＴダイオードを有し、該ＦＥＴダイオードの出力電圧を前記バラクタにバイアスとして印加する
請求項１９記載の無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、補正バイアスが供給されるＭＯＳバラクタを用いた負性抵抗発振器、並びにこの負性抵抗発振器を用いた無線装置に関するものである。
【背景技術】
【０００２】
ＭＯＳトランジスタを用いたＭＯＳバラクタはバイアスに対して容量の変化が急峻なため、これを用いたＶＣＯ（電圧制御型発振器）では使用可能な制御電圧の範囲が狭いという問題があった。
この問題を解決するために、図８に可変バラクタ回路とこれを用いたＬＣ共振回路及び電圧制御型発振器（負性抵抗発振器）が特許文献１（特開２００２−４３８４２）に提案されている。まずＶＣＮＴ端子（電圧制御端子）とＭＯＳトランジスタ（ダイオード）４３Ａのゲートとドレインの共通接続点であるアノードが接続され、またこのＭＯＳトランジスタ４３Ａのソースがカソードとして構成され、いわゆるＭＯＳダイオードを構成している。ＭＯＳトランジスタ４３Ａのソース即ちカソードはＭＯＳトランジスタ４３Ｂのゲートとドレインの共通接続点のアノードに接続される。ソースすなわちカソードはＭＯＳトランジスタ４３Ｃのゲートとドレインの共通接続点のアノードに接続され、ソースすなわちカソードは抵抗４５の一方の端子に接続されている。抵抗４５の他方の端子はＧＮＤに接続されている。
【０００３】
ＭＯＳダイオード４３ＡのカソードはＭＯＳバラクタを構成するＭＯＳトランジスタ４４Ａのゲートに接続され、ＭＯＳトランジスタ（バラクタ）４４Ａの共通接続されたドレインとソースは出力端子ＶＯＵＴ４２に接続される。このように、ＭＯＳトランジスタ４４Ａにおいて、ゲートを一方の電極とし、ソースとドレインを共通接続して他方の電極とすることにより、ＭＯＳバラクタ４４Ａを形成している。以下同様に、ＭＯＳトランジスタ４３ＢのソースすなわちカソードはＭＯＳバラクタ４４Ｂのゲートに接続され、このＭＯＳバラクタ４４Ｂの他方の端子は前述の出力端子ＶＯＵＴ４２に接続されている。さらにＭＯＳトランジスタ４３ＣのソースすなわちカソードはＭＯＳバラクタ４４Ｃのゲートに接続され、このＭＯＳバラクタ４４Ｃの他方の端子は前述の出力端子ＶＯＵＴ４２に接続されている。
【０００４】
出力端子ＶＯＵＴ４２は、アクティブ素子などで構成される能動回路を有し、かつこの能動回路の出力端子からみた出力インピーダンスは負性抵抗の特性を示す負性抵抗発振器４６に接続されている。
【０００５】
電圧制御端子ＶＣＮＴ４１からＭＯＳバラクタ制御用の制御電圧が供給されると、ＭＯＳトランジスタで構成される各ＭＯＳダイオード４３Ａ，４３Ｂ，４３Ｃのカソードから制御電圧が分圧されて取り出され、この取り出された各制御電圧はＭＯＳバラクタ４４Ａ，４４Ｂ，４４Ｃにそれぞれ印加される。その結果、負性抵抗発振器４６のＬＣ共振を構成し、共振周波数を決定する容量の値が決定される。また、上述した電圧制御端子ＶＣＮＴ４１の電圧値が変わると、ＭＯＳダイオードで分圧された制御電圧がそれぞれＭＯＳバラクタ４４Ａ，４４Ｂ，４４Ｃに印加され各ＭＯＳダイオード間でしきい値Ｖｔｈだけ電圧ドロップした電圧が発生し、この発生した電圧が各ＭＯＳバラクタに供給される。この供給された電圧に従ってそれぞれのＭＯＳバラクタは容量値が設定される。この設定された容量値が変化するに伴い、発振周波数が変化する。
【０００６】
この特許文献１では、各ＭＯＳバラクタ４４Ａ，４４Ｂ，４４Ｃのバイアス−容量特性はＶＣＮＴから電圧降下させたバイアスを発生させ、そのバイアスを各バラクタ４４Ａ，４４Ｂ，４４Ｃに印加している。
図８に示した可変バラクタを用いた負性抵抗発振器に関する電気的特性を図９（ａ）〜（ｅ）に示す。
図９（ｂ），（ｃ）に、電圧制御端子ＶＣＮＴに印加した制御電圧を増加したとき、しきい値に対するＭＯＳバラクタの容量値とそれに対応する発振周波数の変化を示した。
また９図（ｄ），（ｅ）には、ＭＯＳダイオード（トランジスタ）４３Ａ，４３Ｂ，４３Ｃのしきい値が変動した場合、各端子から分圧された（制御）電圧が供給された場合の容量値（Ａ，Ｂ，Ｃ）とそれらを合計したトータル容量値Ｄを示すとともに、発振周波数の変化も同時に示した。
【０００７】
このため、各ＭＯＳバラクタ４４Ａ，４４Ｂ，４４Ｃのしきい値Ｖｔｈが変動すると、しきい値Ｖｔｈ付近で容量値が急激に変化する。また、ＭＯＳトランジスタのしきい値Ｖｔｈが変動すると、これに印加するバイアス−容量特性はバイアス軸方向にシフトする。その結果、ＶＣＯの制御電圧の使用可能な範囲が変ってしまう。
このように、ＭＯＳダイオードで構成するバイアス供給回路を用いた可変バラクタ回路において、各バイアスの電位差が変化すると、容量の変化に伴いＶＣＯの発振周波数特性の傾きも変化するため、ＰＬＬを構成した場合に特性を悪化させるという問題がある。さらに、電圧制御端子ＶＣＮＴには常に電流が流れるため、ＶＣＮＴ端子４１から印加する制御電圧の使用範囲が電源電圧もしくはＧＮＤ（グランド）付近になると、ＰＬＬのチャージポンプ回路のＵＰ電流とＤＯＷＮ電流のバランスが崩れやすくなり、ＰＬＬの性能であるリファレンスリークや位相誤差を悪化させる。さらに、低電圧で回路を動作させる場合、この影響は顕著となり、回路そのものが動作しないことがある。
【特許文献１】特開２００２−４３８４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ＭＯＳバラクタに供給するバイアス電位をしきい値補償して負性抵抗発振器を動作させ、またこれを用いてＰＬＬを構成した場合、リファレンスリークを無くして安定に動作させる負性抵抗発振器並びにこれを用いた無線通信装置を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は電圧制御発信器は、制御電圧により周波数を可変する電圧制御発振器であって、キャパシタとしきい値を有するバラクタを有するキャパシタ部とインダクタとを有する共振回路と、前記バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路とを有する。
【００１０】
また、本発明の電圧制御発振器は、制御電圧により周波数を可変する電圧制御発振器であって、キャパシタとしきい値を有するバラクタを有するキャパシタ部とインダクタンスを有する共振器と、前記共振器が出力端子間に接続された能動回路と、前記バラクタにしきい値電圧補償されたバイアス電圧を供給するバイアス回路とを有する。
【００１１】
さらに、本発明の無線通信装置は、共振器を構成する電圧制御発振器と、前記電圧制御発振器からの出力信号と基準信号を用いて位相同期検出し、該検出信号を用いて前記負性抵抗のＭＯＳバラクタの制御電圧を供給する位相同期検出部と、該電圧制御発振器からの発振信号の振幅をモニターし、前記電圧制御発振器出力信号の振幅を制御するモニター回路と、前記発振信号が供給され、該発振信号の周波数を所定倍した発振信号を出力する逓倍回路と、前記逓倍回路からの出力された発振信号を用いて変調および、または復調する変復調回路とを有する無線通信装置であって、前記電圧制御発振器の共振器は、インダクタンスとキャパシタとしきい値を有するバラクタとを有するキャパシタ部とを有する。
【発明の効果】
【００１２】
ＭＯＳバラクタなどに供給するバイアスをＭＯＳトランジスタなどのしきい値に依存するようにすることにより、電圧制御発振器の発振周波数特性を安定にすることができ、また電圧制御発振器を制御する制御電圧に電流が流れないため、ＰＬＬを構成する場合、このレファレンスリークを悪化を防止することができる。
【発明を実施するための最良の形態】
【００１３】
図１に本発明の実施形態例を示す。この例において、発振器のＭＯＳバラクタに電圧を供給する回路構成について示している。以後ＭＯＳバラクタの例を示すが、ＭＩＳＦＥＴや他のしきい値を持つ一般的なバラクタ素子であってもよい。電圧制御端子ＶＣＮＴ１１がＭＯＳバラクタ１３を構成する一方の端子（ゲート）に接続され、ソースとドレインが共通接続された他方の端子はキャパシタ１４の一方の端子とバイアス回路１５に接続される。キャパシタ１４の他方の端子は出力端子ＶＯＵＴ１２と発振器を構成する負性抵抗発振器１６に接続される。また負性抵抗発振器について以後説明するが、それ以外の発振器たとえばＣＲ発振器、リング発振器などについても適用できる。
【００１４】
図１は、電圧制御（負性抵抗）発振器１６とその共振回路を構成するキャパシタについて示していて、発振周波数を可変するため、キャパシタの容量値を変化させている。
図１を用いて、容量値を可変する場合の動作について説明する。図１には、キャパシタ１４とＭＯＳバラクタ１３を直列に接続し、この両者の共通接続点にバイアス回路１５を用いてバイアス電圧ＶＢ−Ｖｔｈを印加し、さらに、周波数を可変するための制御電圧をＶＣＮＴ端子から制御電圧ＶＣＮＴを印加している。
【００１５】
ＭＯＳトランジスタの特性の変動がＭＯＳバラクタの電圧−容量値の特性に影響しないように、バイアス回路１５はＭＯＳトランジスタのＶｔｈの変化に伴ったバイアス電圧ＶＢ−Ｖｔｈを固定バイアスとして上述の共通接続点に供給している。この容量値を可変するため、ＶＣＮＴ１１から制御電圧を可変すると容量値は、
〔数１〕
１／Ｃｔ＝１／Ｃ１３＋１／Ｃ１４
Ｃｔ    ；キャパシタの合計値
Ｃ１３  ；ＭＯＳバラクタの容量値
〔数２〕
１／Ｃ１３＝１／Ｃｏ＋１／Ｃｇ
Ｃｏ；ゲート酸化膜容量
Ｃｇ；ゲート電圧依存の空乏層容量
と表される。
したがって、ＶＣＮＴ端子１１から印加される制御電圧ＶＣＮＴを可変すると、ＭＯＳバラクタ１３には、
〔数３〕
ＶＣＮＴ−（ＶＢ−Ｖｔｈ）
の電圧が印加されるから、この差電圧によりＣｇの値が決定され、Ｃ１３が求まる。その結果、Ｃｔすなわち、発振器を構成する（ＬＣ）共振器のキャパシタ合計の容量値が決まる（ただしここでは、能動回路の出力容量と入力容量は簡単化するため考慮しないことにする）。発振器の共振器を構成するコイルの値を一定とするとトータル容量値で共振周波数は求まり、これに対応する発振周波数が決定される。
【００１６】
このように、ＭＯＳバラクタを用いて容量値を可変する場合、負性抵抗発振器と制御電圧との間にＭＯＳバラクタと固定容量値を有するキャパシタの直列接続回路を供え、この両者の共通接続点にＭＯＳバラクタ用制御電圧を供給する。さらに、このＭＯＳバラクタに与える固定バイアス電圧をＭＯＳトランジスタのしきい値Ｖｔｈに依存させることで、しきい値の変動に対する容量値の変化を実質上抑制することができる。
【００１７】
図２に図１で説明した、ＭＯＳバラクタと固定容量値を有するキャパシタを直列接続した構成を複数個並列接続した他の実施形態の構成例を示す。ここでは１例として、図１の例にさらに２個並列に追加接続した場合の回路構成を示す。ＭＯＳバラクタに供給する制御電圧は電圧値が違い、この電圧の違いによるＭＯＳバラクタの容量値が異なるのみで、基本的な考え方は図１と同様である。
図２には直列接続されたＭＯＳバラクタ１３Ａとキャパシタ１４Ａ間の共通接続点にバイアス回路１５からバイアス電圧が印加され、制御電圧ＶＣＮＴから印加される電圧との差をＶＡとする。同様に直列接続されたＭＯＳバラクタ１３Ｂとキャパシタ１４Ｂ間の共通接続点にバイアス回路１５からバイアス電圧が印加され、制御電圧ＶＣＮＴから印加される電圧との差をＶＢとする。さらに、直列接続されたＭＯＳバラクタ１３Ｃとキャパシタ１４Ｃ間の共通接続点にバイアス回路１５からバイアス電圧が印加され、制御電圧ＶＣＮＴから印加される電圧との差をＶＣとする。
【００１８】
直列接続された各容量値は、
〔数４〕
１／ＣｔＡ＝１／ＣＶＡ＋１／Ｃ１４Ａ
〔数５〕
１／ＣｔＢ＝１／ＣＶＢ＋１／Ｃ１４Ｂ
〔数６〕
１／ＣｔＣ＝１／ＣＶＣ＋１／Ｃ１４Ｃ
となり、トータル容量値はこれらの合計で、
〔数７〕
ＣｔＤ＝ＣｔＡ＋ＣｔＢ＋ＣｔＣ
と表される。
【００１９】
したがって、バイアス回路１５から各ＭＯＳバラクタ１３Ａ，１３Ｂ，１３Ｃへ印加する固定バイアスに電位差を与えると、その合計容量は〔数７〕で得られる容量値ＣｔＤであり、しかも電圧差分だけ容量値―電圧特性の電圧軸へシフトした３個の特性を合計した特性となる。これを発振周波数−制御電圧（ＶＣＮＴ）に対応付けた例のグラフを図４（ｄ），（ｅ）に示す。また、バイアス電圧をＭＯＳトランジスタのしきい値に依存しないように発生させているので図１に示した回路と同様、容量値−電圧特性はしきい値Ｖｔｈが変化しても変化は少い（図５（ｂ）に図示）。
【００２０】
［第１実施形態］
図３に図１に示したＭＯＳバラクタとキャパシタで構成した回路を負性抵抗発振器１６（２０）に適用した第１実施形態を示す。
この例では、ｎ型ＭＯＳトランジスタを用いた負性抵抗発振器の例を示すが、ｐ型ＭＯＳトランジスタを用いた回路構成または、バイポーラ素子でｎｐｎバイポーラトランジスタあるいはｐｎｐバーポーラトランジスタを用いた回路構成にも適用できる。
【００２１】
本発明の第１実施形態の負性抵抗発振器の回路構成とその動作について、図３を用いて説明する。
第１ｎＭＯＳトランジスタ２６と第２ｎＭＯＳトランジスタ２６Ｘのソースが共通接続され、この共通接続点とグランド（ＧＮＤ）間に第１定電流源が接続される。第１ｎＭＯＳトランジスタ２６のドレインは第１出力端子ＯＵＴと第２ｎＭＯＳトランジスタ２６Ｘのゲートに接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインは第２出力端子ＸＯＵＴと第１ｎＭＯＳトランジスタ２６のゲートに接続される。
【００２２】
第１ｎＭＯＳトランジスタ２６のドレインは第１キャパシタ２３の一方の端子と第１コイル２５の一方の端子に接続され、第１キャパシタ２３の他方の端子は第１ＭＯＳバラクタ２４の一方の端子（ドレインとソース共通接続点）に接続されている。
第２ｎＭＯＳトランジスタ２６Ｘのドレインは第２キャパシタ２３Ｘの一方の端子と第２コイル２５Ｘの一方の端子に接続され、第２キャパシタ２３Ｘの他方の端子は第２ＭＯＳバラクタ２４Ｘの一方の端子（ドレインとソース共通接続点）と上述した第１キャパシタ２３の他方の端子に接続されている。
ＭＯＳバラクタ２４，２４Ｘの他方の端子（ゲート）は共通接続され、この共通接続点は電圧制御端子（ＶＣＮＴ端子）に接続されている。
第１コイル２５と第２コイル２５Ｘの他方の端子は電源ＶＣＣに接続されている。
【００２３】
定電圧源２１１の出力端子は第３ｎＭＯＳトランジスタ２９のゲートとドレインに接続され、ソースはキャパシタ２３，２３Ｘの他方の端子の共通接続点と接続されるとともに、第２定電流源２１０の一方の端子に接続される。この第２定電流源２１０の他方の端子はグランドに接続される。
【００２４】
次に、負性抵抗発振器２０の動作について図３を用いて説明する。
第１と第２ｎＭＯＳトランジスタのゲートとドレインをお互いクロスカップルして、正帰還して負性抵抗を示す差動型増幅器となっている。この第１と第２ｎＭＯＳトランジスタのドレイン側から見たときの出力インピーダンスは負性抵抗を示していて、この第１，第２出力端子ＯＵＴ，ＸＯＵＴにコイルとキャパシタからなるＬＣ共振回路が並列接続され、出力インピーダンスの虚数部がゼロになった値で発振周波数が決定される。
【００２５】
ＬＣ共振器を構成するキャパシタは第１キャパシタ２３，ＭＯＳバラクタ２４とＭＯＳバラクタ２４Ｘ，第２キャパシタ２３Ｘが直列接続されて構成されている。このキャパシタのトータル容量値（Ｃｄ１）は、第１キャパシタ２３とＭＯＳバラクタ２４の直列接続された合計容量（Ｃｔ１）と、ＭＯＳバラクタ２４Ｘと第２キャパシタ２３Ｘとが直列接続された合計容量（Ｃｔ２）とで求められ以下のようになる。
〔数８〕
１／Ｃｄ１＝１／Ｃｔ１＋１／Ｃｔ２
このトータル容量Ｃｄ１は電圧制御端子（ＶＣＮＴ端子）からＭＯＳバラクタの他方の端子に印加される制御電圧ＶＣＮＴとＭＯＳバラクタの一方の端子に供給される電圧（ＶＢ−Ｖｔｈ）との差に依存する。
【００２６】
上述した、ＭＯＳバラクタの一方の端子に供給される電圧（ＶＢ−Ｖｔｈ）は通常固定されている。定電圧源２１１から一定の電圧ＶＢが出力され、その出力された電圧ＶＢはＭＯＳダイオード（第３ｎＭＯＳトランジスタ２９のゲートとドレイン共通接続点）のアノードに供給される。ソースすなわちカソードからは、しきい値Ｖｔｈだけ電圧ドロップされた電圧が出力されて、ＭＯＳバラクタの一方の端子にそれぞれ供給される。
ＭＯＳバラクタ２４，２４Ｘの一方の端子に供給するバイアス（ＶＢ−Ｖｔｈ）はＭＯＳトランジスタのしきい値Ｖｔｈと連動して変動する。すなわち、定電圧源２１１の出力端子２８から出力される電圧はＶＢであるが、ＭＯＳトランジスタ（ＭＯＳダイオード）２９でしきい値Ｖｔｈだけ電圧ドロップしてＭＯＳバラクタ２４，２４Ｘの他方の端子に供給されている。よって、ＭＯＳ製造プロセスの条件が変わり、それに伴いしきい値Ｖｔｈが変動すると、ＭＯＳバラクタ２４，２４Ｘに供給される固定バイアスはしきい値Ｖｔｈ分の変動分だけ変化する。この結果、Ｖｔｈが変動しても容量―電圧特性に寄与する電圧は等価的に変動しないことになる。
しきい値Ｖｔｈが低い場合（ｌｏｗ）、標準の場合（ｔｙｐ）と高い場合（ｈｉｇｈ）のそれぞれについて、図５（ａ），（ｂ），（ｃ）に示す。この図から、しきい値Ｖｔｈの変動にもかかわらず、制御電圧ＶＣＮＴに対して容量値はほとんど変化していない。またこの容量可変したときの発振周波数の変動もしきい値Ｖｔｈが変動しても変化しない。
【００２７】
固定バイアスはしきい値を補償するよう設定され、この状態でＭＯＳバラクタ２４，２４Ｘの他方の端子に電圧制御端子ＶＣＮＴから制御電圧が印加される。その結果、ＭＯＳバラクタに供給される制御電圧が上述の計算式に基づいて決定される。また、この制御電圧を可変することにより、それに伴いＭＯＳバラクタの容量値が変化する。
ＭＯＳトランジスタのしきい値Ｖｔｈが小さい場合と大きい場合の発振周波数に対する特性の変動を図５（ｄ），（ｅ）に示す。図５（ｄ），（ｅ）からしきい値Ｖｔｈが変動しても、発振周波数と制御電圧ＶＣＮＴとの関係が変動しないことがわかる。
したがって、本発明の負性抵抗発振器２０の回路構成によると、ＭＯＳトランジスタ製造プロセスに起因するしきい値の変動があっても、発振周波数は変動しない効果がある。
【００２８】
［第２実施形態］
次に、図４に示す本発明の第２実施形態である負性抵抗発振器２０Ａの構成と動作について説明する。
図４に図示した負性抵抗発振器２０Ａの回路構成において、図３に示した負性抵抗発振器２０回路構成の素子と同一素子については同じ番号を用いることにする。
第１ｎＭＯＳトランジスタ２６と第２ｎＭＯＳトランジスア２６Ｘのソースが共通接続され、この共通接続点とグランド（ＧＮＤ）間に第１定電流源３７が接続される。第１ｎＭＯＳトランジスタ２６のドレインは第１出力端子ＯＵＴと第２ｎＭＯＳトランジスタ２６Ｘのゲートに接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインは第２出力端子ＸＯＵＴと第１ｎＭＯＳトランジスタ２６のゲートに接続される。
【００２９】
第１ｎＭＯＳトランジスタ２６のドレインは第１コイル２５の一方の端子に接続され、このコイルの他方の端子は電源ＶＣＣに接続されている。
第２ｎＭＯＳトランジスタ２６Ｘのドレインは第２コイル２５Ｘの一方の端子に接続され、このコイルの他方の端子は電源ＶＣＣに接続されている。
【００３０】
上述した第１と第２ｎＭＯＳトランジスタ２６，２６Ｘのドレイン間に図２で用いたキャパシタ回路をミラー構造にして接続している。
すなわち、第１ｎＭＯＳトランジスタのドレインにキャパシタ２３Ａの一端が接続され、この他端がＭＯＳバラクタ２４Ａの一端に接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインがキャパシタ２３ＡＸの一端に接続され、この他端がＭＯＳバラクタ２４ＡＸの一端に接続される。ＭＯＳバラクタ２４Ａ，２４ＡＸの他端同士が共通接続され電圧制御端子ＶＣＮＴに接続される。
以下同様に、第１ｎＭＯＳトランジスタのドレインにキャパシタ２３Ｂの一端が接続され、この他端がＭＯＳバラクタ２４Ｂの一端に接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインがキャパシタ２３ＢＸの一端に接続され、この他端がＭＯＳバラクタ２４ＢＸの一端に接続される。ＭＯＳバラクタ２４Ｂ，２４ＢＸの他端同士が共通接続され電圧制御端子ＶＣＮＴに接続される。
さらに、第１ｎＭＯＳトランジスタのドレインにキャパシタ２３Ｃの一端が接続され、この他端がＭＯＳバラクタ２４Ｃの一端に接続される。また第２ｎＭＯＳトランジスタ２６Ｘのドレインがキャパシタ２３ＣＸの一端に接続され、この他端がＭＯＳバラクタ２４ＣＸの一端に接続される。ＭＯＳバラクタ２４Ｃ，２４ＣＸの他端同士が共通接続され電圧制御端子ＶＣＮＴに接続される。
【００３１】
キャパシタ２３ＡとＭＯＳバラクタ２４Ａの共通接続点、キャパシタ２３ＡＸとＭＯＳバラクタ２４ＡＸの共通接続点にバイアス回路２５から固定バイアスが供給される。この固定バイアスの電圧と制御電圧ＶＣＮＴとの差をＶＡとする。
キャパシタ２３ＢとＭＯＳバラクタ２４Ｂの共通接続点、キャパシタ２３ＢＸとＭＯＳバラクタ２４ＢＸの共通接続点にバイアス回路２５から固定バイアスが供給される。この固定バイアスの電圧と制御電圧ＶＣＮＴとの差をＶＢとする。
キャパシタ２３ＣとＭＯＳバラクタ２４Ｃの共通接続点、キャパシタ２３ＣＸとＭＯＳバラクタ２４ＣＸの共通接続点にバイアス回路２５から固定バイアスが供給される。
固定バイアスは図３で説明したように、ＭＯＳトランジスタのしきい値Ｖｔｈを補正した電圧を出力するようにしている。この固定バイアスの電圧と制御電圧ＶＣＮＴとの差をＶＣとする。
また、バイアス回路２５から、各ＭＯＳバラクタの一方の端子に供給する電圧に差ΔＶを設け、等価的に容量の可変範囲を広げるようにしている。
【００３２】
次に図４を用いて負性抵抗発振器２０Ａの動作について説明する。
第１と第２ｎＭＯＳトランジスタのゲートとドレインをお互いクロスカップルして、正帰還して負性抵抗を示す差動型増幅器となっている。この第１と第２ｎＭＯＳトランジスタのドレイン側から見たときの出力インピーダンスは負性抵抗を示していて、この第１，第２出力端子ＯＵＴ，ＸＯＵＴにコイルとキャパシタからなるＬＣ共振回路が並列接続され、出力インピーダンスの虚数部がゼロになった値で発振周波数が決定される。
【００３３】
ＬＣ共振器を構成するキャパシタは図示するように、同一構成のキャパシタが３個並列に接続されている。しかしながら、この場合各キャパシタを構成するＭＯＳバラクタに供給する固定バイアスにΔＶだけ差を設けている。
第１のトータルキャパシタは、第１キャパシタ２３Ａ，ＭＯＳバラクタ２４ＡとＭＯＳバラクタ２４ＡＸ，第２キャパシタ２３ＡＸが直列接続されて構成されている。このキャパシタのトータル容量値は、第１キャパシタ２３ＡとＭＯＳバラクタ２４Ａの直列接続された合計容量（Ｃｔ１Ａ）と、ＭＯＳバラクタ２４ＡＸと第２キャパシタ２３ＡＸとが直列接続された合計容量（Ｃｔ２Ａ）とで求められ以下のようになる。
〔数９〕
１／Ｃｄ１Ａ＝１／Ｃｔ１Ａ＋１／Ｃｔ２Ａ
このトータル容量Ｃｄ１Ａは電圧制御端子（ＶＣＮＴ端子）からＭＯＳバラクタの他方の端子に印加される制御電圧ＶＣＮＴとＭＯＳバラクタの一方の端子に供給される電圧（ＶＢＡ−Ｖｔｈ）との差に依存する。
第２のトータルキャパシタは、第１キャパシタ２３Ｂ，ＭＯＳバラクタ２４ＢとＭＯＳバラクタ２４ＢＸ，第２キャパシタ２３ＢＸが直列接続されて構成されている。このキャパシタのトータル容量値は、第１キャパシタ２３ＢとＭＯＳバラクタ２４Ｂの直列接続された合計容量（Ｃｔ１Ｂ）と、ＭＯＳバラクタ２４ＢＸと第２キャパシタ２３ＢＸとが直列接続された合計容量（Ｃｔ２Ｂ）とで求められ以下のようになる。
〔数１０〕
１／Ｃｄ１Ｂ＝１／Ｃｔ１Ｂ＋１／Ｃｔ２Ｂ
このトータル容量Ｃｄ１Ａは電圧制御端子（ＶＣＮＴ端子）からＭＯＳバラクタの他方の端子に印加される制御電圧ＶＣＮＴとＭＯＳバラクタの一方の端子に供給される電圧（ＶＢＢ−Ｖｔｈ）との差に依存する。
第３のトータルキャパシタは、第１キャパシタ２３Ｃ，ＭＯＳバラクタ２４ＣとＭＯＳバラクタ２４ＣＸ，第２キャパシタ２３ＣＸが直列接続されて構成されている。このキャパシタのトータル容量値は、第１キャパシタ２３とＭＯＳバラクタ２４の直列接続された合計容量（Ｃｔ１Ｃ）と、ＭＯＳバラクタ２４ＣＸと第２キャパシタ２３ＣＸとが直列接続された合計容量（Ｃｔ２Ｃ）とで求められ以下のようになる。
〔数１１〕
１／Ｃｄ１Ｃ＝１／Ｃｔ１Ｃ＋１／Ｃｔ２Ｃ
トータル容量Ｃｄ１Ａは電圧制御端子（ＶＣＮＴ端子）からＭＯＳバラクタの他方の端子に印加される制御電圧ＶＣＮＴとＭＯＳバラクタの一方の端子に供給される電圧（ＶＢＣ−Ｖｔｈ）との差に依存する。
ここで、ＶＢＡ，ＶＢＢ，ＶＢＣは同じ電圧値でも良いし、あるいは容量の可変範囲を広げるため所定の電圧差を設けても良い。
以上述べた３個のトータルキャパシタＣｄ１Ａ，Ｃｄ１Ｂ，Ｃｄ１Ｃが加算された容量が、最終的な容量値（ＣｄＡＢＣ）となる。
【００３４】
この容量値（ＣｄＡＢＣ）と第１、第２コイル２５，２５Ｘで発振周波数がきまり、制御電圧を可変して周波数を変化させる。
制御電圧ＶＣＮＴと発振周波数の関係を図５（ｄ），（ｅ）に示した。この場合、上述したように、バイアス回路２５からの出力電圧にΔＶだけ差を設けた例が示してある。図５（ｄ），（ｅ）でＡ，Ｂ，Ｃで示す曲線は、たとえばＣｄ１Ａ、Ｃｄ１Ｂ，Ｃｄ１Ｃに相当し、また曲線Ｄはこれらを合計した容量値ＣｄＡＢＣに相当する。
しきい値Ｖｔｈが小さい場合と大きい場合の発振周波数−（制御）電圧ＶＣＮＴの関係を示してあるが、いずれの場合もＶｔｈが変わっても発振周波数のズレは少ない。
したがって、本発明の負性抵抗発振器２０Ａの回路構成においても、ＭＯＳプロセスに起因するしきい値の変動があっても、発振周波数は変動しない効果がある。
【００３５】
［第３実施形態］
次に、本発明の負性抵抗発振器２０（２０Ａ）を用いた無線通信装置１００の例を図６に示す。
図６は本発明に係る無線通信装置のＲＦフロントエンド部（１００）の一実施形態を示構成図である。このＲＦフロントエンド部（１００）は、アンテナ１０１、フィルタを含む整合回路１０２、ＡＮＴ  ＳＷ（アンテナスイッチ）１０３、ＬＮＡ（低雑音増幅器）１０４、局部発振器１０５、ミキサ１０６、ＳＡＷフィルタ１０７、ＲＳＳＩ回路１０８、ＡＳＫ変調回路１０９、およびパワーアンプ（ＰＡ）１１０を有する。
【００３６】
局部発振器１０５はＰＬＬ回路１０５１、ＶＣＯ１０５２、２逓倍回路１０５３、バンドパスフィルタ（ＢＰＦ）１０５４、およびドライバーアンプ（ＤＲＶ  Ａｍｐ）１０５５を有する。このＶＣＯ１０５２にＭＯＳバラクタを用いた負性抵抗発振器を採用することができる。
ＰＬＬ１０５１にたとえば水晶発振器などが使用される基準発振器から基準信号が供給され、周波数と位相の制御が行われた後、ＶＣＯ１０５２の出力からたとえば略２．８ＧＨｚの発振信号が導出される。この発振信号の周波数を２逓倍回路１０５３で２倍にして、略５．８ＧＨｚの周波数の発振信号が得られた後、ＢＰＦ（バンドパス）１０５４で不要な高調波やその他の妨害波を除去する。その後、この発振信号はＤＲＶ  Ａｍｐ１０５５で十分増幅されてミキサ１０６とＡＳＫ  Ｍｏｄ１０９に（局部）発振信号として供給される。
【００３７】
ＡＮＴ１０１からたとえば、５．９ＧＨｚの無線信号が入力された場合、整合回路１０２、ＡＮＴ  ＳＷ１０３、ＬＮＡ１０４を介してＡＮＴから入力された信号はＬＮＡ１０４で増幅され、その後ミキサ１０６に入力される。またこれと同時に上述の、ＤＲＶ  Ａｍｐ１０５５から出力された局部発振信号も印加される。ミキサ１０６で周波数変換され、たとえば４０ＭＨｚにダウンコンバートされた中間周波が取り出され、そしてＳＡＷフィルタ１０７で周波数選択され、ＲＳＳＩ回路１０８で信号処理されて、後段のベースバンド処理回路へ出力される。
【００３８】
つぎに、図６で説明した負性抵抗発振器を有するＶＣＯ回路１０５２とその周辺回路について、さらに詳細な回路構成とその動作について図７を用いて説明する。
ＶＣＯ１０５２に係る負性抵抗発振器について、図３と図４ではＭＯＳトランジスタを用いて構成したが、ここではその変形例としてバイポーラトランジスタとＭＯＳトランジスタを用いた例を示す。基本原理はＭＯＳトランジスタのみを用いた負性抵抗発振器の動作と同じである。
【００３９】
負性抵抗発振器からなるＶＣＯ１０５２は、共振器を構成するコイル（インダクタ）Ｌ１１，Ｌ１２、キャパシタＣ１３，Ｃ１３ＸとＭＯＳバラクタＶＣ１１，ＶＣ１３、ｎｐｎトランジスタＱ１１，Ｑ１２、定電流源として用いられるＭＯＳトランジスタＱ１３、抵抗素子Ｒ１１〜Ｒ１４、さらにＭＯＳバラクタＶＣ１１，ＶＣ１２に制御電圧を印加する電圧制御端子ＶＣ，固定バイアス（ＶＢ）を印加するバイアス回路ＶＢを有している。
インダクタＬ１１，Ｌ１２の一端が電源ＶＣＣに接続され、Ｌ１１の他端がｎｐｎトランジスタＱ１１のコレクタ、ｎｐｎトランジスタＱ１２のベース、並びにキャパシタＣ１３の一端に接続されている。Ｌ１２の他端がｎｐｎトランジスタＱ１２のコレクタ、ｎｐｎトランジスタＱ１１のベース、並びにキャパシタＣ１３Ｘの一端に接続されている。
【００４０】
キャパシタＣ１３の他端がＭＯＳバラクタＶＣ１１の一方の端子（ソース，ドレイン）とバイアス回路ＶＢに接続され、他端子（ゲート）が電圧制御端子ＶＣに接続されている。またキャパシタＣ１３Ｘの他端子はＭＯＳバラクタＶＣ１２の一方の端子（ソース，ドレイン）とバイアス回路ＶＢに接続され、他端子（ゲート）は上述の電圧制御端子に接続されている。ｎｐｎトランジスタＱ１１，Ｑ１２のエミッタ同士が共通接続され、その共通接続点は定電流源を構成するＭＯＳトランジスタＱ１３のドレインに接続される。ゲートにはモニタ回路１２３からの出力電圧がバイアスとして供給され、ソースはグランド（ＧＮＤ）に接続されている。
【００４１】
負性抵抗発振器を構成するｎｐｎトランジスタＱ１１，Ｑ１２のコレクタからの差動の（出力）発振信号はキャパシタＣ１１，Ｃ１２を介して次段のコア回路１２１とモニタ回路１２２へ供給される。コア回路で発振信号が２逓倍されて、インダクタＬ１３とキャパシタＣ１３でインピーダンス調整して略２倍の発振周波数を有する（局部）発振信号が取り出される。
一方ｎｐｎトランジスタＱ１１，Ｑ１２のコレクタからの差動の（出力）発振信号はモニタ回路１２２へ印加され、発振信号のレベルを検出、比較してモニターし、このモニターした信号をカレントミラーＱ６１，Ｑ６２で取り出し、Ｑ６２のドレインからの制御電圧を負性抵抗発振器を構成する定電流源ＭＯＳトランジスタＱ１３のゲートに印加する。
上述したように、ＭＯＳバラクタとこれに印加するバイアスを補償するバイアス回路を設けたことにより、無線通信装置に用いられる本発明の負性抵抗発振器はＭＯＳトランジスタの製造条件でしきい値Ｖｔｈが変動した場合、バイアス回路ＶＢからの出力電圧は、上述したようにしきい値Ｖｔｈに関連して変動するようにし、ＭＯＳバラクタＶＣ１１，ＶＣ１２の一方の端子に供給する電圧は等価的に変動しないことになる。したがって、制御電圧ＶＣを可変しても、ＭＯＳバラクタの電圧−容量特性は電圧軸方向にシフトしないことになる。
すなわちＭＯＳトランジスタまたはＭＯＳバラクタの製造条件とくにしきい値Ｖｔｈの変動に影響しない発振周波数が得られ、制御電圧の使用範囲が変動することが無くなる。また、制御電圧の制御範囲は電源電圧やグランドに近くなることを避けることができ、それに伴うＰＬＬの性能（リファレンスリークや位相誤差）の悪化を防止できる。このことは、特に負性抵抗発振器を低電圧で動作させるときに顕著であり、ＰＬＬなどの性能を向上することができる。
さらに、低電圧電圧駆動する発振器や無線通信装置において、安定した発振動作をさせることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る一実施形態を示す基本構成図である。
【図２】本発明に係る他の実施形態を示す構成図である。
【図３】本実施形態に係る負性抵抗発振器の構成例を示す回路図である。
【図４】本実施形態に係る他の負性抵抗発振器の構成例を示す回路図である。
【図５】本発明の負性抵抗発振器の動作を説明するためのグラフである。
【図６】本発明の負性抵抗発振器を用いた無線通信装置の構成図である。
【図７】図６に示した無線通信装置に用いられる負性抵抗発振器の他の具体回路例の回路図である。
【図８】特許文献１に記載された従来例の可変バラクタ回路とこれを用いた負性抵抗発振器の具体回路例である。
【図９】従来例の負性抵抗発振器の動作を説明するためのグラフである。
【符号の説明】
【００４３】
１３，１３Ａ，１３Ｂ，１３Ｃ，２４Ａ，２４ＡＸ…ＭＯＳバラクタ、１４，１４Ａ，１４Ｂ，１４Ｃ，２３，２３Ｘ，２３Ａ，２３ＡＸ・・・（固定容量）キャパシタ、１５，２５…バイアス回路、１６，２０，２０Ａ…負性抵抗発振器、２５，２５Ｘ…第１，第２コイル（インダクタ），２６…第１ＭＯＳトランジスタ、２６Ｘ…第２ＭＯＳトランジスタ、３７…第１定電流源、１００…無線通信装置、１０４…ＬＮＡ（低雑音増幅器）、１０５…局部発振器、１０６…周波数変換器、１０５２…ＶＣＯ（電圧制御型発振器）
【図１】
2005333466.tif 000003
【図２】
2005333466.tif 000004
【図３】
2005333466.tif 000005
【図４】
2005333466.tif 000006
【図５】
2005333466.tif 000007
【図６】
2005333466.tif 000008
【図７】
2005333466.tif 000009
【図８】
2005333466.tif 000010
【図９】
2005333466.tif 000011