(57)【要約】【課題】符号化処理の対象となる画像データおよび参照画像データを入力画像メモリから読み出す際に符号化処理に必要な画素を連続して取得でき、これによってサブサンプルによるメモリバンド幅削減効果を発揮できる。【解決手段】入力画像格納処理部（ＣＡＰ）２００は、画像入力端２００ａに入力された、符号化処理の対象となる画像をライン毎に水平方向に、偶数番目画素と、奇数番目画素とに分けてバッファし、入力ラインが奇数番目であるとき、入力された２ラインの画素について、同一符号化ブロックの偶数番目画素を１６画素単位に纏めて入力画像用メモリ２１０に格納し、奇数番目画素を１６画素単位に纏めて同一符号化ブロックの偶数番目画素ブロックに対し垂直方向に４ライン下の位置に格納する。【選択図】      図３
2005252791.tif 000002
【特許請求の範囲】
【請求項１】
符号化処理の対象となる画像データを記憶するメモリにアクセスするメモリインタフェースと、
符号化処理の対象となる画像データを入力し、当該画像データを所定画素数で分割した符号化ブロック単位に所定番目毎の画素群に纏め前記メモリに書き込む画像記憶制御手段と、
前記メモリから取得した各符号化ブロックと参照画像内に設定した動き検出範囲内の参照ブロックとの間で差異を評価して動画像の画面間の動きベクトル候補を検出する動きベクトル検出手段と
を具備したことを特徴とする半導体集積回路装置。
【請求項２】
前記画像記憶制御手段は、
前記入力された符号化処理の対象となる画像データを水平方向に偶数番目画素と奇数番目画素に分け、同一符号化ブロックの偶数番目画素と奇数番目画素のそれぞれを前記記憶手段のアクセス単位に相当するｎ画素単位で前記メモリに書き込み、前記メモリに格納することを特徴とする請求項１記載の半導体集積回路装置。
【請求項３】
前記画像記憶制御手段は、
前記同一符号化ブロックの偶数番目画素ブロックと奇数番目画素ブロックを垂直方向に連続させて前記メモリに格納することを特徴とする請求項２記載の半導体集積回路装置。
【請求項４】
前記動きベクトル検出手段は、前記メモリから、偶数フィールド若しくは奇数フィールドの画素データをｎ画素単位で、検出処理に必要な参照ブロックに対して読み出すことを特徴とする請求項２乃至３記載の半導体集積回路装置。
【請求項５】
符号化処理の対象となる画像データを入力し記憶する入力画像記憶手段と、
前記入力画像記憶手段に、前記符号化処理の対象となる画像データを前記符号化ブロック単位に所定番目毎の画素群に纏めて書き込み、前記入力画像記憶手段から前記符号化処理の対象となる画像データを所定画素単位で分割した符号化ブロックと参照ブロックを取得し、当該符号化ブロックおよび参照ブロックを用いた動き検出および動き補償により前記画像データを符号化処理する符号化処理手段と、
前記符号化処理手段で符号化処理した画像データを記憶する大容量記憶装置と
を具備したことを特徴とする画像記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画像を扱うシステムに適用して好適な半導体集積回路装置および画像記録装置に関する。
【背景技術】
【０００２】
動画像圧縮技術の国際標準であるＭＰＥＧ規格に基づく動画像符号化（以下ＭＰＥＧ符号化という）装置においては、動き補償予測のために動画像の画面間の動きを検出して動きベクトルを生成することが必須である。
【０００３】
この動き検出方法として、ブロックマッチング法が知られている。ブロックマッチング法では、符号化対象画像内に設定した符号化ブロックと参照画像内に設定した参照ブロックの間で画素毎に差分をとり、その差分の絶対値または２乗の累積和を差異評価値として用い、この評価値に基づき動きベクトルを検出する。
【０００４】
参照画像内の参照ブロックの設定範囲、即ち動きベクトル候補の設定範囲は、求めたい動きの速さに依存しており、速い動きに追随するためには、その設定範囲を広くする必要があり、参照画面との時間的な距離が大きくなると、その時間的距離の二乗でその設定範囲を拡大する必要があり、その演算量は膨大になる。
【０００５】
その参照画面との時間的な距離による演算量の増加をなくす方法として、１画面前の符号化画面に対して検出した動きベクトルを参照動きベクトルとして、その参照動きベクトルの近傍に複数の動きベクトル候補を設定するテレスコピック探索法が知られている。
【０００６】
また、演算量を更に削減する方法として、入力画像及び参照画像をサブサンプルして最適な動きベクトル候補を検出した後、その動きベクトル候補近傍について１／２画素精度の動きベクトルを検出する方法が知られている。例えば、１／２画素精度の動きベクトルの検出の前段階としての最適な動きベクトル候補の検出を、水平画素数を１／２にサブサンプルして行うと、サブサンプルしないで行う場合に比べ、動きベクトル検出の為のブロックマッチング演算量が約１／２に削減される。
【０００７】
ここで、水平画素数を１／２にサブサンプルして行う最適な動きベクトル候補の検出において、従来では、符号化処理の対象となる画像データを記憶する入力画像用メモリに、符号化ブロックを水平方向に偶数番目の画素と奇数番目の画素に分け、その偶数番目の画素と奇数番目の画素に分けた各画像データを対にして格納していた。例えば動き検出部（サブサンプルして行う最適な動きベクトル候補の検出部）で必要な画素が水平方向に８画素単位（符号化ブロックの水平方向の画素数の１／２に相当）、入力画像メモリのデータアクセス単位が１６ｂｙｔｅ単位（１６画素単位）である場合、動き補償部（サブサンプルしないで行う１／２画素精度動き検出部）では符号化対象画像データの読み出しにおいて余分なデータアクセスを生じないが、動き検出部では必要な画素は水平方向に８画素単位であっても、水平方向に１６画素（偶数番目の８画素と奇数番目の８画素）単位でアクセスすることになり、従って符号化対象画像データおよび参照画像データ共に必要画素数の２倍をアクセスすることになる。このため、サブサンプルによるメモリバンド幅削減効果が発揮できなくなるという問題があった。
【特許文献１】特開２００３−１１１０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように従来では、入力画像メモリのデータアクセス単位が動き補償部のデータアクセス単位と等しいとき、動き補償部では余分なデータアクセスを生じないが、動き検出部では必要画素数の２倍をアクセスすることになり、サブサンプルによるメモリバンド幅削減効果が発揮できないという問題があった。
【０００９】
本発明は、サブサンプルによるメモリバンド幅削減効果を発揮することのできる半導体集積回路装置、画像記録装置および符号化処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明は、請求項１に於いて、符号化処理の対象となる画像データを記憶するメモリにアクセスするメモリインタフェースと、符号化処理の対象となる画像データを入力し、当該画像データを所定画素数で分割した符号化ブロック単位に所定番目毎の画素群に纏め前記メモリに書き込む画像記憶制御手段と、前記メモリから取得した各符号化ブロックと参照画像内に設定した動き検出範囲内の参照ブロックとの間で差異を評価して動画像の画面間の動きベクトル候補を検出する動きベクトル検出手段とを具備した半導体集積回路装置を特徴とする。
【００１１】
また請求項５に於いて、符号化処理の対象となる画像データを入力し記憶する入力画像記憶手段と、前記入力画像記憶手段から前記符号化処理の対象となる画像データを所定画素単位で分割した符号化ブロックと参照ブロックを取得し、当該符号化ブロックおよび参照ブロックを用いた動き検出および動き補償により前記画像データを符号化処理する符号化処理手段と、前記入力画像記憶手段に、前記符号化処理の対象となる画像データを前記符号化ブロック単位に所定番目毎の画素群に纏めて書き込む記憶制御手段と、前記符号化処理手段で符号化処理した画像データを記憶する大容量記憶装置とを具備した画像記録装置を特徴とする。
【発明の効果】
【００１２】
符号化処理の対象となる画像データおよび参照画像データを入力画像メモリから読み出す際に符号化処理に必要な画素を連続して取得でき、これによってサブサンプルによるメモリバンド幅削減効果を発揮できる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら本発明の実施の形態について詳細に説明する。
【００１４】
図１は本発明の一実施形態に係る装置の構成を示すブロック図であり、ここでは、テレビジョン（ＴＶ）放送を含む各種動画像の記録再生機能をもつ画像記録装置を例に示している。画像記録装置１は、入力または受信した動画像の映像情報を所定の記録媒体に記録し、ユーザの再生指示に従い既に記録されている圧縮映像情報を再生する記録再生部１０４、記録再生部１０４への記録、および記録再生部１０４からの再生、および以下に説明する各部の動作を制御するマイクロプロセッサ（ＭＰＵ）により実現される主制御装置１０５を有する。
【００１５】
記録再生部１０４は、例えばＤＶＤ(Digital Versatile Disk)規格に準拠して製造されたディスク（Ｄ）に、情報の記録及び再生が可能なディスクドライブユニット１０４ａ、ディスクドライブユニット１０４ａにセットされたディスク（Ｄ）に記録されるデータあるいはディスク（Ｄ）から再生されたデータの一定量を一時的に保持可能なバッファリングメモリとして機能する一時記録部１０４ｂ、大容量データを記録可能なハードディスクドライブ（ＨＤＤ）１０４ｄ、及びデータプロセッサ１０４ｃを含む。
【００１６】
データプロセッサ１０４ｃは、主制御装置１０５の制御に従って、エンコーダ部１０３から出力された記録データをディスクドライブ１０４ａに供給したり、ディスク（Ｄ）の再生信号をディスクドライブ１０４ａから取り込み、デコーダ部１０６に供給する。又データプロセッサ１０４ｃは、主制御装置１０５の制御に従って、エンコーダ部１０３から出力された記録データをＨＤＤ１０４ａに供給したり、ＨＤＤ１０４ａからの再生データをデコーダ部１０６に供給する。更にデータプロセッサ１０４ｃは、主制御装置１０５の制御に従って、ディスク（Ｄ）あるいはＨＤＤ１０４ａに記録された管理情報を書き替えたり、記録されたデータの削除を行う。
【００１７】
尚、一時記録部１０４ｂは、具体的には、記録途中でディスクの記録容量を使い切ってしまった場合において、ディスク（Ｄ）が記録容量の残っているディスクに交換されるまでの間、記録対象である情報を、一時記憶しておくことに利用できる。ディスク（Ｄ）は、例えば追記録可能なＤＶＤ−Ｒ、書換え可能なＤＶＤ-ＲＡＭ等の記録可能光ディスクとする。
【００１８】
エンコーダ部１０３は入力された映像信号をエンコードして圧縮する。エンコーダ部１０３には、記録対象である映像信号を外部から入力するためのＡＶ入力端子１０１、および例えば放送事業者等に代表される情報配信者から配信される映像及び音声が受信可能なチューナ１０２が接続されている。
【００１９】
このエンコーダ部１０３は、カスタムＬＳＩにより実現され、そのＬＳＩ内部には、ＭＰＥＧ符号化処理に必要とされる、符号化処理の対象となる画像データを記憶する画像メモリ１１２をアクセスして、動き補償予測のための動き検出および補償補償等の処理を行う機能回路が設けられる。さらにこの機能回路には、上述した最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果を得るため、符号化処理の対象となる画像データを所定画素数で分割した符号化ブロック単位で偶数番目の画素群と奇数番目の画素群とに纏め各々アクセス範囲を二分して上記画像メモリ１１１に書き込む画像記憶制御機能をもつ入力画像格納処理部（ＣＡＰ）２００が設けられる。このような機能を備えたエンコーダ部１０３の構成については後述する。
【００２０】
デコーダ部１０６は記録再生部１０４から出力された圧縮映像情報をデコードして伸長する。デコーダ部１０６には、当該デコーダ部１０６によりデコードされた再生情報を、テレビジョンモニタ等の再生装置に供給するためのＡＶ出力端子１０７が接続されている。
【００２１】
主制御装置１０５には又、タイマーマイコン１０９が接続され、タイマーマイコン１０９は、映像記録装置１の時間管理に利用されるタイマー回路（時計ユニット）１０９ａを有している。タイマーマイコン１０９には、ユーザからの操作（指示）を受け付けるユーザ操作入力部１１０が接続されている。また主制御装置１０５には、ユーザ操作入力部１１０及び録画予約情報等を保持可能なメモリ１１１が接続されている。主制御装置１０５は、メモリ１１１に記録されている制御プログラムに従い、ディスク（Ｄ）に対する情報の記録、再生および削除、ユーザ操作入力部１１０を介して入力された録画予約情報に対応する録画動作、表示部１０８を用いた表示動作等を制御する。
【００２２】
タイマーマイコン１０９は、タイマー回路（時計ユニット）１０９ａ及び録画予約情報テーブル１１１ａをモニタしながら録画予約情報を管理し、録画予約開始時刻に達した時点で主制御装置１０５に録画開始指示、及び録画予約終了時刻に達した時点で主制御装置１０５に録画終了指示を出力する。
【００２３】
ユーザ操作入力部１１０によりユーザは、録画、再生、録画予約情報の入力及び録画予約情報の変更等が可能である。この操作入力部１１０は、図示しないリモートコントローラから送信された制御信号を受け入れるデータ受信部１１０ｂ、ユーザからの直接入力を受付け制御信号をタイマーマイコン１０９へ出力可能な操作パネル１１０ａを含む。
【００２４】
画像メモリ１１２は、エンコーダ部１０３の符号化処理に関して、入力画像メモリ（図３の符号２１０参照）と局部再生画像メモリ（図３の符号２９０参照）として使用される。また、画像メモリ１１３は、デコーダ部１０６の復号処理に関して、局部再生画像メモリとして使用される。
【００２５】
図２は、上記エンコーダ部とデコーダ部を一体化した構成図を示している。すなわち、コーデック部１１４は、上記エンコーダ部１０３とデコーダ部１０６を含むものであり、エンコード処理時には、画像メモリ１１５を入力画像メモリ（図３の符号２１０参照）と局部再生画像メモリ（図３の符号２９０参照）として使用され、復号処理時には、画像メモリ１１５を局部再生画像メモリとして使用する。
【００２６】
図３は上記したカスタムＬＳＩにより実現されるエンコーダ部１０３の構成を示している。このエンコーダ部１０３を構成するＬＳＩの内部には、入力画像格納処理部（ＣＡＰ）２００、動き検出部（ＭＥ）２２０、動き補償部（ＭＣ）２３０、ＤＣＴ（離散的コサイン変換）部２４０、量子化部２５０、逆量子化部２６０、ＩＤＣＴ（逆離散的コサイン変換）部２７０、局部再生部２８０、符号化多重部３００等が設けられる。画像メモリ１１２上の記憶領域には、入力画像メモリ２１０、および再生画像メモリ２９０が設けられる。
【００２７】
上記したエンコーダ部１０３を構成するＬＳＩの内部の構成要素に於いて、上記入力画像格納処理部（ＣＡＰ）２００は、上記入力画像メモリ２１０のメモリアクセス機能を有するとともに、上述した最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果を得るため、入力された符号化処理の対象となる画像データを所定画素数で分割した符号化ブロック単位で偶数番目の画素群と奇数番目の画素群とに纏め各々アクセス範囲を二分して上記入力画像メモリ２１０に書き込む画像記憶制御機能を有している。この画像記憶制御のより具体例な構成並びに動作については後に図４乃至図７を参照して後述する。
【００２８】
上記したエンコーダ部１０３を構成するＬＳＩの内部構成要素に於いて、入力画像格納処理部２００は、画像入力端２００ａに入力された、符号化処理の対象となる画像（画像データ）を入力画像メモリ２１０に一時記憶させる。この際の上記した画像記憶制御機能については図４乃至図７を参照して後述する。
【００２９】
動き検出部２２０は、動きベクトル検出順序に従って、入力画像メモリ２１０から読み出した動きベクトル検出対象ブロックに対し、入力画像メモリ２１０から原画参照画素（参照画面）を読み出して、最適な動きベクトル候補（ＭＶ候補）を検出する。
【００３０】
動き補償部２３０は、動き検出部２２０から供給される動きベクトル候補（ＭＶ候補）に基づいて、再生画像メモリ２９０から再生画像の参照画素を読み出し、符号化順序に従って、入力画像メモリ２１０から読み出した符号化対象ブロックに対して最適な１／２画素精度の動きベクトルを検出し、最適な動き補償モードを判断して、その予測信号を局部再生部２８０に供給するとともに、予測誤差信号をＤＣＴ部２４０に供給する。
【００３１】
ＤＣＴ部２４０は、動き補償部２３０から供給される予測誤差信号に対する最適なＤＣＴ  ｔｙｐｅ（ｆｉｅｌｄ  ｔｙｐｅまたはｆｒａｍｅ  ｔｙｐｅ）を判断し、そのＤＣＴ  ｔｙｐｅに基づいて８×８のブロックに分割し、８×８点の２次元ＤＣＴ処理を行う。
【００３２】
量子化部２５０は、ＤＣＴ部２４０から供給されるＤＣＴ係数に対して量子化処理を行い、符号量の調節を行う。  
符号化多重部３００は、量子化部２５０から供給される量子化処理されたＤＣＴ係数のスキャン変換を行い、ＤＣＴ係数を０の連続数（ゼロラン）と非零の値（レベル）の組み合わせで表現し、動き補償部２３０から供給される動き補償モードや動きベクトルと、ＤＣＴ部２４０から供給されるＤＣＴ  ｔｙｐｅ等とともに可変長符号化し、多重化して出力する。
【００３３】
逆量子化部２６０は、量子化部２５０から供給される量子化後のＤＣＴ係数に対して逆量子化処理を行い、ＩＤＣＴ部２７０に供給する。  
ＩＤＣＴ部２７０は、逆量子化部２６０から供給される逆量子化後のＤＣＴ係数に対して、８×８点の２次元ＩＤＣＴ処理を行い、予測誤差信号を再生して局部再生部２８０に供給する。
【００３４】
局部再生部２８０は、符号化画面が参照される画面（Ｉ−ｐｉｃｔｕｒｅまたはＰ−ｐｉｃｔｕｒｅ）の場合に、動き補償部２３０から供給される予測信号を、ＩＤＣＴ部２７０から出力される予測誤差信号に加算して局部再生信号を生成し、再生画像メモリ２９０に記憶する。
【００３５】
尚、上記した各構成要素に於いて、入力画像格納処理部（ＣＡＰ）２００と動き検出部（ＭＥ）２２０を除く各部の動作については本発明に直接関係しないため、その詳細について説明を省略する。
【００３６】
ここで上記入力画像格納処理部２００と動き検出部（ＭＥ）２２０の動作について、さらに図面を参照して説明を行う。ここでは入力画像メモリ２１０のデータアクセス単位が１６バイト、当該入力画像メモリ２１０で扱う画像データの各画素が１バイトの輝度信号である場合を例に採って説明を行う。
【００３７】
上記画像入力端２００ａからは、１ライン毎に画像データが入力されるが、符号化対象画像の輝度信号は、１画面を図５に示す様な１６画素×８ラインのフィールドのブロックに分割されて動き補償されて符号化される。
【００３８】
入力画像メモリ２１０のデータアクセス単位が１６バイト単位（１６画素単位）であるとき、１／２画素精度の動きベクトル検出を行う動き補償部において、図５に示すような奇数フィールド、偶数フィールドの符号化ブロックデータを単純に偶数番目（例えば００，０２，０４，０６，０８，０ａ，０ｃ，０ｅ）と、奇数フィールド（例えば０１，０３，０５，０７，０９，０ｂ，０ｄ，０ｆ）に分け、これを対にして１６画素単位で入力画像メモリ２１０にそのまま書き込んだとき、動き補償部２２０が必要とする符号化対象画像は１６画素単位であることから動き補償部２２０に対しては余分なデータアクセスを生じないが、動き検出部２２０で必要な画素は、水平方向に８画素であっても、水平方向に１６画素単位でアクセスすることになり、従って必要画素数の２倍のメモリアクセスを必要とし、サブサンプルによるメモリバンド幅削減効果が無い結果となる。
【００３９】
そこで、本発明の実施形態に於いては、入力画像格納処理部２００に、図４に示すような入力画像に対する記憶制御処理ルーチンの処理機能をもたせて、図５に示すような入力画像を図６に示すように偶数フィールド同士のペアと奇数フィールド同士のペアをそれぞれに生成し、図６に示すように垂直方向に奇数フィールドのペア群（ｔ０ ０ｅ）と、偶数フィールドのペア群（ｔ０ ０ｏ）とに分けて格納する。
【００４０】
この際の入力画像格納処理部２００の入力画像メモリ２１０への画像格納処理手順を図４に示すフローチャートを参照して説明する。
【００４１】
この処理では、ステップＳ１０１において、入力ライン毎に入力画像を、水平方向に、偶数番目画素と、奇数番目画素とに分けてバッファする。ステップＳ１０２において、入力ラインが奇数番目であるか否かを判断し、奇数番目であれば、次のステップＳ１０３において、入力された２ラインの画素について、同一符号化ブロックの偶数番目画素を１６画素単位に纏めて入力画像用メモリ２１０に格納し、ステップＳ１０４において、同一符号化ブロックの奇数番目画素を１６画素単位に纏めて入力画像用メモリ２１０に格納する。この際、上記奇数番目画素は同一符号化ブロックの偶数番目画素ブロックに対し垂直方向に４ライン下の位置に格納する。この際の入力画像用メモリ２１０への片フィールドで構成される１符号化ブロックのデータ格納形式を図６に示している。図６において、矢印で示す１６画素のデータは、１ライン目の偶数番目画素（８画素）と２ライン目の偶数番目画素（８画素）とを纏めた１メモリアクセス単位のデータ幅をもつ偶数番目の１６画素データである。またｔ０ ０ｅは偶数フィールド、ｔ０ ０ｏは奇数フィールドである。このようにして入力画像メモリ２１０に格納された１画面分の画像格納形式（符号化フレームの輝度信号格納形式）を図７に示している。
【００４２】
このようにして１画面のデータが入力されると、入力画像を水平方向に偶数番目画素と奇数番目画素に分けて、同一符号化ブロックの偶数番目画素および奇数番目画素をそれぞれ１６画素単位で入力画像用メモリ２１０に格納するとともに、同一符号化ブロックの偶数番目画素ブロックと奇数番目画素ブロックを垂直方向に連続させて格納する。
【００４３】
上記した本発明の実施形態によれば、符号化対象画像を複数の符号化ブロックに分割し、符号化ブロックおよび参照ブロックを水平方向について１／２にサブサンプルして、各符号化ブロックと参照画像内に設定した動き検出範囲内の参照ブロックとの間で差異を評価し動画像の画面間の動きベクトル候補を検出する符号化処理手段を備えた装置において、入力画像メモリ２１０に、前記入力画像を水平方向に偶数番目画素と奇数番目画素に二分し、当該二分した同一符号化ブロックの偶数番目画素および奇数番目画素をそれぞれ前記入力画像メモリのアクセス単位に纏めて前記入力画像用メモリに書き込み、前記入力画像メモリに格納する入力画像格納制御手段とを備えたことにより、入力画像メモリ２１０のデータアクセス単位が１６ｂｙｔｅ単位（１６画素単位）の場合、動き補償部２３０と動き検出部２２０のいずれにおいても、必要な画素は水平方向に１６画素単位のアクセスとなり、無効アクセスがなくなることから、サブサンプルによりメモリバンド幅が１／２に削減される。また、前記同一符号化ブロックの偶数番目画素ブロックと奇数番目画素ブロックを垂直方向に連続させることにより、動き補償部２３０では１個の読み出しコマンド発行で、奇数番目画素ブロックと偶数番目画素ブロックのデータを取得可能となり、読み出し制御も簡単となる。
【００４４】
上記したような本発明の実施形態に係る符号化画像データの格納制御により実現された、最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果について、そのメモリアクセス例を図８および図９に示している。
【００４５】
図８は両方向予測画面（Ｂ−ｐｉｃｔｕｒｅ）符号化処理における、入力画像メモリ２１０のアクセス例を、本発明の実施形態による格納手段を適用しない場合と対比して示したもので、図８（ａ）は上記実施形態による格納手段を適用しない場合、図８（ｂ）は上記実施形態による格納手段を適用した場合を示している。図８に於いて、ｃａｐは入力画像の記憶（画像入力端２００ａに入力された符号化処理の対象となる画像を入力画像メモリ２１０へ書き込むライトサイクル）、ＭＥｒは最適動きベクトル候補検出用参照画像読み出し（動き検出部（ＭＥ）２２０が入力画像メモリ２１０から参照画面（８×８画素単位）を読み込むリードサイクル）、ＭＥｃは最適動きベクトル候補検出対象画像読み出し（動き検出部（ＭＥ）２２０が入力画像メモリ２１０から最適動きベクトル候補検出対象画面（８×８画素単位）を読み込むリードサイクル）、ＭＣｒは動き補償用参照画像読み出し（動き補償部（ＭＣ）２３０が再生画像メモリ２９０から動き補償用参照画面（１８×１８画素または１８×２０画素を読み込むリードサイクル）、ＭＣｃは符号化対象画像読み出し（動き検出部（ＭＥ）２２０が入力画像メモリ２１０から符号化対象画面（１６×１６画素単位）を読み込むリードサイクル）である。ＭＥｒに続くｄｕｍｍｙはＭＥｒでの無効アクセス、ＭＥｃに続くｄｕｍｍｙはＭＥｃでの無効アクセスである。上記ＭＥｒに続くｄｕｍｍｙ（無効アクセス）は、探索範囲が広がる程、大きくなる。例えば、上下左右に符号化ブロックサイズと同じ探索範囲を持たせると、前記動き検出部では水平方向および垂直方向にそれぞれ符号化ブロックサイズ３倍、すなわち符号化ブロックサイズの９倍の参照画素数が必要となる。したがって、図８（ａ）の場合、その無効アクセスも動き検出対象ブロックサイズを９倍した程度の無効なアクセス期間が介在することになる。これに対し図８（ｂ）では上記無効アクセスを皆無にすることができ、最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果を得ることができる。
【００４６】
図９は片方向予測画面（Ｐ−ｐｉｃｔｕｒｅ）符号化処理における、入力画像メモリ２１０のアクセス例を、本発明の実施形態による格納手段を適用しない場合と対比して示したもので、図９（ａ）は上記実施形態による格納手段を適用しない場合、図９（ｂ）は上記実施形態による格納手段を適用した場合を示している。図９に於いて、ｃａｐは入力画像の記憶、ＭＥｒは最適動きベクトル候補検出用参照画像読み出し、ＭＥｃは最適動きベクトル候補検出対象画像読み出し、ＭＣｒは動き補償用参照画像読み出し、ＭＣｃは符号化対象画像読み出し、ｄｕｍｍｙは無効アクセスであり、それぞれ上記図７に示したリード／ライトサイクルと同様である。ＭＣｗは次回の参照画面となる局部再生画像の書き込み（局部再生部２８０が再生画像メモリ２９０に次回の参照画面となる局部再生画像を書き込むライトサイクル）である。この場合も図９（ａ）の場合、上記ＭＥｒに続くｄｕｍｍｙ（無効アクセス）は、探索範囲が広がる程、大きくなる。これに対して図９（ｂ）の場合は上記無効アクセスを皆無にすることができ、最適な動きベクトル候補の検出を行う際のサブサンプルによるメモリバンド幅削減効果を得ることができる。
【００４７】
上述したように従来では、最適な動きベクトル候補の検出時に無効アクセスが必要であったため、メモリバンド幅を多く必要としていた。従って、必要なデータ量をアクセスするために多くの時間を要し、高速な演算処理が困難であった。この問題を解消するには、画像メモリとのインタフェースの動作クロックの高速化やデータ幅の増加が必要になり、消費電力や回路規模の増大を招いていた。これに対して上記した本発明の実施形態に於いては、無効アクセスが不要になり、上記図８、図９に示すように必要データを低遅延でアクセスできるため、消費電力や回路規模の増大を招くこと無く高速な演算処理が可能となる。
【００４８】
尚、上記実施形態に示した構成およびフォーマットは、一例に過ぎず、本発明の構成要件をもとに種々の変形、応用が可能である。例えば上述した実施形態では、エンコーダ部の構成するカスタムＬＳＩを例に示したが、デコーダ部を含めた構成、ディスクドライブ部やマイコンなどを含めた構成、さらには画像メモリを含めた構成であってもよい。また、実施例では、２ライン毎に偶数画素と奇数画素とを分けて格納する例を示したが、動き補償の単位がさらに小さくなる場合は、偶数画素と奇数画素とに分けて、４ライン毎や８ライン毎に格納する様にしても良い。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態に係る画像記録装置の構成を示すブロック図。
【図２】本発明の実施形態に係る画像記録装置の他の構成を示すブロック図。
【図３】上記実施形態に係るエンコーダ部（カスタムＬＳＩ）の構成を示を示すブロック図。
【図４】上記実施形態に係る入力画像格納処理部の処理手順を示すフローチャート。
【図５】上記実施形態の動作を説明するための入力画像の符号化対象ブロックの画像データ配列例を示す図。
【図６】上記実施形態に於ける符号化対象ブロックの画像データ格納形式の一例を示す図。
【図７】上記実施形態に於ける符号化対象画面の画像データ格納形式の一例を示す図。
【図８】上記実施形態に於ける両方向予測画面符号化処理におけるメモリアクセス例を示す図。
【図９】上記実施形態に於ける片方向予測画面符号化処理におけるメモリアクセス例を示す図。
【符号の説明】
【００５０】
１…画像記録装置、１０１…映像信号入力端子、１０２…ＴＶチューナ、１０３…エンコーダ部、１０４…記録再生部、１０５…マイクロプロセッサユニット、１０６…デコーダ部、１０７…映像出力端子、１０８…表示部、１０９…タイマーマイコン、１１０…利用者操作入力部、１１１…メモリ、１１２，１１３，１１５…画像メモリ、１１４…コーディック部、２００…入力画像格納処理部（ＣＡＰ）、２１０…入力画像メモリ、２２０…動き検出部（ＭＥ）、２３０…動き補償部（ＭＣ）、２４０…ＤＣＴ（離散的コサイン変換）部、２５０…量子化部、２６０…逆量子化部、２７０…ＩＤＣＴ（逆離散的コサイン変換）部、２８０…局部再生部、２９０…再生画像メモリ、３００…符号化多重部。
【図１】
2005252791.tif 000003
【図２】
2005252791.tif 000004
【図３】
2005252791.tif 000005
【図４】
2005252791.tif 000006
【図５】
2005252791.tif 000007
【図６】
2005252791.tif 000008
【図７】
2005252791.tif 000009
【図８】
2005252791.tif 000010
【図９】
2005252791.tif 000011