(57)【要約】【課題】  撮像システムにおける、撮像素子の消費電力の低減と撮像素子消費電力制御信号供給手段をもつタイミングジェネレータの回路削減とＣＰＵ負荷軽減を目的とする。【解決手段】  露光期間中に水平同期信号のアサート回数をカウントし、撮像素子のバイアス電流制御を行う撮像装置。【選択図】  図３
2005252322.tif 000002
【特許請求の範囲】
【請求項１】
出力アンプのバイアス電流制御手段をもつ撮像素子と、撮像素子へのパルス信号供給手段と出力アンプのバイアス電流制御信号供給手段をもつタイミングジェネレータと、前記タイミングジェネレータへの垂直同期信号供給手段と水平同期信号供給手段とレジスタアクセス手段をもつＣＰＵを有する撮像撮像装置において、
前記タイミングジェネレ−タは、スタンバイ或いは露光開始にて出力アンプのバイアス電流制御信号をネゲートし、露光期間中に水平同期信号アサート回数をカウントしてレジスタ設定値との比較結果から出力アンプのバイアス電流制御信号をアサートすることを特徴とする撮像装置。
【請求項２】
光電変換素子のバイアス電流制御手段をもつ撮像素子と、撮像素子へのパルス信号供給手段と光電変換素子のバイアス電流制御信号供給手段をもつタイミングジェネレータと、前記タイミングジェネレータへの垂直同期信号供給手段と水平同期信号供給手段とレジスタアクセス手段をもつＣＰＵを有する撮像装置において、
前記タイミングジェネレ−タは、スタンバイ或いは露光開始にて光電変換素子のバイアス電流制御信号をネゲートし、露光期間中に水平同期信号アサート回数をカウントしてレジスタ設定値との比較結果から光電変換素子のバイアス電流制御信号をアサートすることを特徴とする撮像装置。
【請求項３】
出力アンプのバイアス電流制御手段と光電変換素子のバイアス電流制御手段をもつ撮像素子と、撮像素子へのパルス信号供給手段と出力アンプのバイアス電流制御信号供給手段と光電変換素子のバイアス電流制御信号供給手段をもつタイミングジェネレータと、タイミングジェネレータへの垂直同期信号供給手段と水平同期信号供給手段とレジスタアクセス手段をもつＣＰＵを有する撮像撮像において、
前記タイミングジェネレ−タは、出力アンプのバイアス電流制御信号のアサートとネゲート、光電変換素子のバイアス電流制御信号のアサートとネゲートをすることを特徴とする撮像装置。
【請求項４】
出力アンプのバイアス電流制御手段と光電変換素子のバイアス電流制御手段をもつ撮像素子と、撮像素子へのパルス信号供給手段と出力アンプのバイアス電流制御信号供給手段と光電変換素子のバイアス電流制御信号供給手段をもつタイミングジェネレータと、前記タイミングジェネレータへの垂直同期信号供給手段と水平同期信号供給手段とレジスタアクセス手段をもつＣＰＵを有する撮像装置において、
前記タイミングジェネレ−タは、出力アンプのバイアス電流制御信号のアサートとネゲート、前記光電変換素子のバイアス電流制御信号のアサートとネゲートを独立で制御することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は露光期間中の撮像素子消費電力を低減するタイミングジェネレータを有する撮像装置に関する。
【背景技術】
【０００２】
撮像システムは、撮像素子と撮像素子を制御するタイミングジェネレータから構成されており、撮像素子が光電変換素子と出力アンプから成る。特に、画像処理手段をもつ撮像システムは高品位な画像を容易に取り込むことができる。
【０００３】
図１は、上述したような撮像システムの主要部の概略構成を示したものである。この撮像システムでは、基準クロック発生器１６の基準クロックとＣＰＵ１７の垂直同期信号と水平同期信号とレジスタアクセスにてタイミングジェネレータ１５が動作し、タイミングジェネレータがパルス信号により撮像素子１１を、ラッチクロックにより画像処理部１４を制御する。撮像素子１１の出力アンプ１３へのバイアス電流制御信号供給はタイミングジェネレータ１５が行い、画像信号読み出し時には光電変換素子１２から出力アンプ１３を介して撮像素子１１が画像信号出力を行う。
【０００４】
図２は、撮像システムのシステム状態とタイミングジェネレータのバイアス電流制御信号のタイミング図であり、垂直同期信号がロウアクティブ、水平同期信号がロウアクティブ、バイアス電流制御信号がハイアクティブの例である。
【０００５】
システム状態は垂直同期信号のアサートに同期して遷移し、遷移状態はＣＰＵからタイミングジェネレータへの通信によって指定する。
【０００６】
バイアス電流制御信号はシステム状態が画像信号読み出しである期間にアサートし、システム状態がスタンバイ或いは露光である期間にネゲートする。よって画像信号読み出しである期間に撮像素子の出力アンプにバイアス電流を供給し、出力アンプがアクティブとなって撮像素子は光電変換素子から出力アンプを介して画像信号出力を行う。
【０００７】
システム状態がスタンバイ或いは露光である期間は撮像素子の出力アンプにバイアス電流を供給せず、出力アンプの消費電力を低減する。
【０００８】
システム状態が画像信号読み出しに遷移する場合に、撮像素子によっては出力アンプがバイアス電流が供給されてからアクティブになるまでの過渡時間が長く、画像信号読み出しにおいて実際に画素信号を出力する期間までにアクティブにならないことがあり、画像信号を読み出せない。
【０００９】
その場合、システム状態が露光である期間中にバイアス電流制御信号をアサートして出力アンプにバイアス電流を供給し、画像信号読み出しにおいて実際に画素信号を出力する期間までには出力アンプをアクティブにする必要がある。
【００１０】
図３は、システム状態が露光である期間中にバイアス電流制御信号をアサートする撮像システムのシステム状態とタイミングジェネレータのバイアス電流制御信号のタイミング図であり、垂直同期信号がロウアクティブ、水平同期信号がロウアクティブ、バイアス電流制御信号がハイアクティブの例である。
【００１１】
システム状態は垂直同期信号のアサートに同期して遷移し、遷移状態はＣＰＵからタイミングジェネレータへの通信によって指定する。
【００１２】
システム状態が露光である期間にタイミングジェネレータは基準クロックカウンタにて基準クロックをカウントし、レジスタ設定値と比較を行い一致した時点でバイアス電流制御信号をアサートし、システム状態がスタンバイである期間と、露光である期間の基準クロックカウンタがレジスタ設定値以下である場合にネゲートする。レジスタ設定値はＣＰＵからタイミングジェネレータへのレジスタアクセスにより設定する。
【００１３】
よって露光である期間の任意のタイミングで撮像素子の出力アンプにバイアス電流を供給し、画像信号読み出しにおいて実際に画素信号を出力する期間までに出力アンプがアクティブとなって撮像素子は光電変換素子から出力アンプを介して画像信号出力を行う。
【００１４】
システム状態がスタンバイである場合或いは露光である期間の基準クロックカウンタがレジスタ設定値以下である場合は撮像素子の出力アンプにバイアス電流を供給せず、出力アンプの消費電力を低減する。
【００１５】
また、同様の手段にて撮像素子の光電変換素子のバイアス電流の供給を制御し、光電変換素子の消費電力を低減する。
【特許文献１】特開平０８−２０５０７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
このように、出力アンプ或いは光電変換素子がバイアス電流が供給されてからアクティブになるまでの過渡時間が長い撮像素子をもつ撮像システムにおいては、タイミングジェネレータに基準クロックをカウントする基準クロックカウンタが必要であった。
【００１７】
撮影条件によっては露光時間は数百ｍｓｅｃになり、システム状態の露光である期間も数百ｍｓｅｃ単位となり、タイミングジェネレータが基準クロックカウンタとレジスタをそれぞれ２０ｂｉｔ以上確保しなければならず、回路規模が増大していた。
【００１８】
また、ＣＰＵも２０ｂｉｔ以上のレジスタアクセスするため、複数回のタイミングジェネレータへの通信が必要となりＣＰＵ負荷が増大していた。
【００１９】
本発明は上記従来の課題に対してなされたものであり、基準クロックカウンタとレジスタを不要としてタイミングジェネレータの回路規模を削減し、ＣＰＵのアクセスをも不要とするためＣＰＵの負荷を軽減することが可能なタイミングジェネレータを有する撮像装置を提供することを目的としている。
【課題を解決するための手段】
【００２０】
上記課題を解決するために、出力アンプのバイアス電流制御手段をもつ撮像素子と、撮像素子へのパルス信号供給手段と出力アンプのバイアス電流制御信号供給手段をもつタイミングジェネレータと、前記タイミングジェネレータへの垂直同期信号供給手段と水平同期信号供給手段とレジスタアクセス手段をもつＣＰＵを有する撮像撮像装置において、前記タイミングジェネレ−タは、スタンバイ或いは露光開始にて出力アンプのバイアス電流制御信号をネゲートし、露光期間中に水平同期信号アサート回数をカウントしてレジスタ設定値との比較結果から出力アンプのバイアス電流制御信号をアサートすることを特徴とする撮像装置を提供する。
【００２１】
また、光電変換素子のバイアス電流制御手段をもつ撮像素子と、撮像素子へのパルス信号供給手段と光電変換素子のバイアス電流制御信号供給手段をもつタイミングジェネレータと、前記タイミングジェネレータへの垂直同期信号供給手段と水平同期信号供給手段とレジスタアクセス手段をもつＣＰＵを有する撮像装置において、
前記タイミングジェネレ−タは、スタンバイ或いは露光開始にて光電変換素子のバイアス電流制御信号をネゲートし、露光期間中に水平同期信号アサート回数をカウントしてレジスタ設定値との比較結果から光電変換素子のバイアス電流制御信号をアサートすることを特徴とする撮像装置を提供する。
【００２２】
また、出力アンプのバイアス電流制御手段と光電変換素子のバイアス電流制御手段をもつ撮像素子と、撮像素子へのパルス信号供給手段と出力アンプのバイアス電流制御信号供給手段と光電変換素子のバイアス電流制御信号供給手段をもつタイミングジェネレータと、タイミングジェネレータへの垂直同期信号供給手段と水平同期信号供給手段とレジスタアクセス手段をもつＣＰＵを有する撮像撮像において、前記タイミングジェネレ−タは、出力アンプのバイアス電流制御信号のアサートとネゲート、光電変換素子のバイアス電流制御信号のアサートとネゲートをすることを特徴とする撮像装置を提供する。
【００２３】
また、出力アンプのバイアス電流制御手段と光電変換素子のバイアス電流制御手段をもつ撮像素子と、撮像素子へのパルス信号供給手段と出力アンプのバイアス電流制御信号供給手段と光電変換素子のバイアス電流制御信号供給手段をもつタイミングジェネレータと、前記タイミングジェネレータへの垂直同期信号供給手段と水平同期信号供給手段とレジスタアクセス手段をもつＣＰＵを有する撮像装置において、前記タイミングジェネレ−タは、出力アンプのバイアス電流制御信号のアサートとネゲート、前記光電変換素子のバイアス電流制御信号のアサートとネゲートを独立で制御することを特徴とする撮像装置を提供する。
【発明の効果】
【００２４】
請求項１の発明では撮像システムのタイミングジェネレータがシステム状態と水平同期信号カウンタとレジスタにて出力アンプのバイアス電流制御信号のアサートとネゲートを制御するので、２０ｂｉｔ以上の基準クロックカウンタとレジスタを不要とし１０ｂｉｔ未満の水平同期信号カウンタとレジスタによって従来例の撮像素子出力アンプの消費電力低減を実現しながらも、タイミングジェネレータの回路規模削減とＣＰＵのアクセスを減らしてＣＰＵの負荷を軽減することが可能である。
【００２５】
また、請求項２の発明では撮像システムのタイミングジェネレータがシステム状態と水平同期信号カウンタとレジスタにて光電変換素子のバイアス電流制御信号のアサートとネゲートを制御するので、２０ｂｉｔ以上の基準クロックカウンタとレジスタを不要とし１０ｂｉｔ未満の水平同期信号カウンタとレジスタによって従来例の撮像素子における光電変換素子の消費電力低減を実現しながらも、タイミングジェネレータの回路規模削減とＣＰＵのアクセスを減らしてＣＰＵの負荷を軽減することが可能である。
【００２６】
請求項３の発明では請求項１と請求項２を併せ持った効果が得られる。
【００２７】
請求項４の発明では撮像素子の光電変換素子と出力アンプのバイアス電流を独立に制御して請求項３よりもさらなる低消費電力低減を実現しながらも請求項３の効果を得ることが可能である。
【発明を実施するための最良の形態】
【００２８】
（実施例１）
以下、本発明の実施の形態を図面で参照して説明する。図１は、本発明である撮像システムの最も簡単な概略構成である。撮像素子１１はＣＣＤでもＣＭＯＳセンサでもよく、ＡＤコンバータが付加されていてもよい。
【００２９】
この撮像システムでは、基準クロック発生器１６の基準クロックとＣＰＵ１７の垂直同期信号と水平同期信号とレジスタアクセスにてタイミングジェネレータ１５が動作し、タイミングジェネレータがパルス信号により撮像素子１１を、ラッチクロックにより画像処理部１４を制御する。撮像素子１１の出力アンプ１３へのバイアス電流制御信号供給はタイミングジェネレータ１５が行い、画像信号読み出し時には光電変換素子１２から出力アンプ１３を介して撮像素子１１が画像信号出力を行う。
【００３０】
図４は、システム状態が露光である期間中に出力アンプのバイアス電流制御信号をアサートする撮像システムのシステム状態とタイミングジェネレータのバイアス電流制御信号のタイミング図であり、垂直同期信号がロウアクティブ、水平同期信号がロウアクティブ、バイアス電流制御信号がハイアクティブの例である。
【００３１】
システム状態は垂直同期信号のアサートに同期して遷移し、遷移状態はＣＰＵからタイミングジェネレータへの通信によって指定する。
【００３２】
システム状態が露光である期間にタイミングジェネレータは水平同期信号カウンタにて水平同期信号のアサート回数をカウントし、レジスタ設定値と比較を行い一致した時点で出力アンプのバイアス電流制御信号をアサートし、システム状態がスタンバイである期間と、露光である期間の水平同期信号カウンタがレジスタ設定値以下である場合にネゲートする。レジスタ設定値はＣＰＵからタイミングジェネレータへのレジスタアクセスにより設定する。
【００３３】
よって露光である期間の任意のタイミングで撮像素子の出力アンプにバイアス電流を供給し、画像信号読み出しにおいて実際に画素信号を出力する期間までに出力アンプがアクティブとなって撮像素子は光電変換素子から出力アンプを介して画像信号出力を行う。
【００３４】
システム状態がスタンバイである場合或いは露光である期間の水平同期信号カウンタがレジスタ設定値以下である場合は撮像素子の出力アンプにバイアス電流を供給せず、出力アンプの消費電力を低減する。
【００３５】
（実施例２）
図５は、本発明である撮像システムの概略構成である。撮像素子５１はＣＣＤでもＣＭＯＳセンサでもよく、ＡＤコンバータが付加されていてもよい。
【００３６】
この撮像システムでは、基準クロック発生器５６の基準クロックとＣＰＵ５７の垂直同期信号と水平同期信号とレジスタアクセスにてタイミングジェネレータ５５が動作し、タイミングジェネレータがパルス信号により撮像素子５１を、ラッチクロックにより画像処理部５４を制御する。撮像素子５１の光電変換素子５２へのバイアス電流制御信号供給はタイミングジェネレータ５５が行い、画像信号読み出し時には光電変換素子５２から出力アンプ５３を介して撮像素子５１が画像信号出力を行う。
【００３７】
図６は、システム状態が露光である期間中に光電変換素子のバイアス電流制御信号をアサートする撮像システムのシステム状態とタイミングジェネレータのバイアス電流制御信号のタイミング図であり、垂直同期信号がロウアクティブ、水平同期信号がロウアクティブ、バイアス電流制御信号がハイアクティブの例である。
【００３８】
システム状態は垂直同期信号のアサートに同期して遷移し、遷移状態はＣＰＵからタイミングジェネレータへの通信によって指定する。
【００３９】
システム状態が露光である期間にタイミングジェネレータは水平同期信号カウンタにて水平同期信号のアサート回数をカウントし、レジスタ設定値と比較を行い一致した時点で光電変換素子のバイアス電流制御信号をアサートし、システム状態がスタンバイである期間と、露光である期間の水平同期信号カウンタがレジスタ設定値以下である場合にネゲートする。レジスタ設定値はＣＰＵからタイミングジェネレータへのレジスタアクセスにより設定する。
【００４０】
よって露光である期間の任意のタイミングで撮像素子の光電変換素子にバイアス電流を供給し、画像信号読み出しにおいて実際に画素信号を出力する期間までに光電変換素子がアクティブとなって撮像素子は光電変換素子から出力アンプを介して画像信号出力を行う。
【００４１】
システム状態がスタンバイの場合或いは露光である期間の水平同期信号カウンタがレジスタ設定値以下である場合は撮像素子の光電変換素子にバイアス電流を供給せず、光電変換素子の消費電力を低減する。
【００４２】
（実施例３）
図７は、本発明である撮像システムの概略構成である。撮像素子７１はＣＣＤでもＣＭＯＳセンサでもよく、ＡＤコンバータが付加されていてもよい。
【００４３】
この撮像システムでは、基準クロック発生器７６の基準クロックとＣＰＵ７７の垂直同期信号と水平同期信号とレジスタアクセスにてタイミングジェネレータ７５が動作し、タイミングジェネレータがパルス信号により撮像素子７１を、ラッチクロックにより画像処理部７４を制御する。撮像素子７１の光電変換素子７２へのバイアス電流制御信号供給と出力アンプ７３へのバイアス電流制御信号供給はタイミングジェネレータ１５が行い、画像信号読み出し時には光電変換素子７２から出力アンプ７３を介して撮像素子７１が画像信号出力を行う。
【００４４】
図８は、システム状態が露光である期間中に光電変換素子のバイアス電流制御信号と出力アンプのバイアス電流制御信号をアサートする撮像システムのシステム状態とタイミングジェネレータのバイアス電流制御信号のタイミング図であり、垂直同期信号がロウアクティブ、水平同期信号がロウアクティブ、バイアス電流制御信号がハイアクティブの例である。
【００４５】
システム状態は垂直同期信号のアサートに同期して遷移し、遷移状態はＣＰＵからタイミングジェネレータへの通信によって指定する。
【００４６】
システム状態が露光である期間にタイミングジェネレータは水平同期信号カウンタにて水平同期信号のアサート回数をカウントし、レジスタ設定値と比較を行い一致した時点で光電変換素子のバイアス電流制御信号と出力アンプのバイアス電流制御信号とをアサートし、システム状態がスタンバイである期間と、露光である期間の水平同期信号カウンタがレジスタ設定値以下である場合にネゲートする。レジスタ設定値はＣＰＵからタイミングジェネレータへのレジスタアクセスにより設定する。
【００４７】
よって露光である期間の任意のタイミングで撮像素子の光電変換素子と出力アンプにバイアス電流を供給し、画像信号読み出しにおいて実際に画素信号を出力する期間までに光電変換素子と出力アンプがアクティブとなって撮像素子は光電変換素子から出力アンプを介して画像信号出力を行う。
【００４８】
システム状態がスタンバイの場合或いは露光である期間の水平同期信号カウンタがレジスタ設定値以下である場合は撮像素子の光電変換素子と出力アンプにバイアス電流を供給せず、光電変換素子と出力アンプの消費電力を低減する。
【００４９】
（実施例４）
図９は、システム状態が露光である期間中に光電変換素子のバイアス電流制御信号と出力アンプのバイアス電流制御信号を独立にアサートする撮像システムのシステム状態とタイミングジェネレータのバイアス電流制御信号のタイミング図であり、垂直同期信号がロウアクティブ、水平同期信号がロウアクティブ、バイアス電流制御信号がハイアクティブの例である。
【００５０】
システム状態は垂直同期信号のアサートに同期して遷移し、遷移状態はＣＰＵからタイミングジェネレータへの通信によって指定する。
【００５１】
システム状態が露光である期間にタイミングジェネレータは水平同期信号カウンタにて水平同期信号のアサート回数をカウントし、光電変換素子用レジスタ設定値と比較を行い一致した時点で光電変換素子のバイアス電流制御信号をアサートし、システム状態がスタンバイである期間と、露光である期間の水平同期信号カウンタがレジスタ設定値以下である場合にネゲートする。光電変換素子用レジスタ設定値はＣＰＵからタイミングジェネレータへのレジスタアクセスにより設定する。
【００５２】
また、別途タイミングジェネレータに出力アンプ用レジスタ設定値を実装して水平同期信号カウンタと比較することにより出力アンプのバイアス電流制御信号をアサートする。
【００５３】
よって露光である期間の任意のタイミングで撮像素子の光電変換素子と出力アンプに独立にバイアス電流を供給し、画像信号読み出しにおいて実際に画素信号を出力する期間までに光電変換素子と出力アンプがアクティブとなって撮像素子は光電変換素子から出力アンプを介して画像信号出力を行う。
【００５４】
システム状態がスタンバイの場合或いは露光である期間の水平同期信号カウンタがレジスタ設定値以下である場合は撮像素子の光電変換素子と出力アンプに独立にバイアス電流を供給せず、光電変換素子と出力アンプの消費電力を低減する。
【００５５】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【図面の簡単な説明】
【００５６】
【図１】撮像システムの基本的な構成を示したブロック図。
【図２】従来技術を説明するためのタイミング図。
【図３】従来技術を説明するためのタイミング図。
【図４】本発明の実施例１を説明するためのタイミング図。
【図５】本発明の実施例２の撮像システムの基本的な構成を示したブロック図。
【図６】本発明の実施例２を説明するためのタイミング図。
【図７】本発明の実施例３と実施例４の撮像システムの基本的な構成を示したブロック図。
【図８】本発明の実施例３を説明するためのタイミング図。
【図９】本発明の実施例４を説明するためのタイミング図。
【符号の説明】
【００５７】
１１  撮像素子
１２  光電変換素子
１３  出力アンプ
１４  画像処理部
１５  タイミングジェネレータ
１６  基準クロック発生器
１７  ＣＰＵ
５１  撮像素子
５２  光電変換素子
５３  出力アンプ
５４  画像処理部
５５  タイミングジェネレータ
５６  基準クロック発生器
５７  ＣＰＵ
７１  撮像素子
７２  光電変換素子
７３  出力アンプ
７４  画像処理部
７５  タイミングジェネレータ
７６  基準クロック発生器
７７  ＣＰＵ
【図１】
2005252322.tif 000003
【図２】
2005252322.tif 000004
【図３】
2005252322.tif 000005
【図４】
2005252322.tif 000006
【図５】
2005252322.tif 000007
【図６】
2005252322.tif 000008
【図７】
2005252322.tif 000009
【図８】
2005252322.tif 000010
【図９】
2005252322.tif 000011