(57)【要約】【課題】ガラス皮膜を有するメサ型半導体装置の素子分割工程におけるチップのクラックやチッピングを防止し、高耐圧かつ高信頼性の半導体装置を提供する。【解決手段】本発明のメサ型半導体装置の製造方法は、素子間を分離するための溝部をガラス膜により被覆する工程と、前記溝中央部をダイシングブレードで切削して各素子を分割する工程を備えたメサ型半導体装置の製造方法であって、前記ダイシングブレードでのダイシング送り速度を切削の初期段階では低速とし、以降徐々に速度を増加させて切削することを特徴とする。【選択図】図２
2005243893.tif 000002
【特許請求の範囲】
【請求項１】
素子間を分離するための溝部をガラス膜により被覆する工程と、
前記溝中央部をダイシングブレードで切削して各素子を分割する工程を備えたメサ型半導体装置の製造方法であって、
前記ダイシングブレードでのダイシング送り速度を切削の初期段階では低速とし、以降徐々に速度を増加させて切削することを特徴とするメサ型半導体装置の製造方法。
【請求項２】
前記素子の分割工程において、前記ブレードの回転数が１００００ｒ．ｐ．ｍ．〜５００００ｒ．ｐ．ｍ．の範囲で、かつ切削送り速度が０．１ｍｍ／秒〜８０ｍｍ／秒の範囲で行われることを特徴とする請求項１記載のメサ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メサ型半導体装置の製造方法に関し、特にガラス被膜の欠け、割れを抑制し、ダイシング時のプリカットを廃止できる製造方法に関する。
【背景技術】
【０００２】
メサ型半導体装置の分離方法について、高歩留化、高信頼性化するための種々の技術が従来から提案されている。
【０００３】
例えば、メサ型半導体装置の高信頼性化に関する技術として、特許文献１に記載された技術が知られている。この従来技術は、メサ溝内壁をガラスで被膜した半導体装置の製造方法において、ガラス被膜を焼成した後、メサ溝中央部のガラスをダイシングによって削除した後、再度ガラス被膜を焼成し、クラックのないガラス被膜が得られるとされている。
【０００４】
さらに、メサ型の半導体装置の高信頼性化に関する他の従来技術として、特許文献２に記載された技術が知られている。この従来技術は、一定の幅内に隣接する２つのメサ溝を設け、２つのメサ溝の中間に凸状の部分を設け、この凸状の部分を半導体基板の表面よりも低くなるようにエッチングにより形成することにより、ダイシング時にガラス内部にクラックが入らないようにして、半導体装置の信頼性の向上と高耐圧化とを図るものである。
【０００５】
また、特許文献３、４に記載されている技術として、ダイシング時のクラック防止として、ダイシング前にダミーウェハにてソーイングブレードのプリカットを行う方法が知られている。
【特許文献１】特開平５−３３５３２２号公報
【特許文献２】特開平７−２２１０４９号公報
【特許文献３】特開平５−３２６７００号公報
【特許文献４】特開平１１−１７６７７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献３や特許文献４に開示されたプリカット方法を実施しても、メサ溝中央部にガラス皮膜を有するメサ型半導体装置の分離を行う際に、ダイシング開始後の１〜５００ライン程度のダイシング時には、クラックやチッピングが発生してしまうという欠点があった。
【０００７】
本発明は、従来の製造方法のクラックやチッピングの問題を解決し、高信頼性化を実現することができ、かつプリカットを廃止してリードタイムを短縮でき低価格化を実現することができるメサ型半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明のメサ型半導体装置の製造方法は、素子間を分離するための溝部をガラス膜により被覆する工程と、前記溝中央部をダイシングブレードで切削して各素子を分割する工程を備えたメサ型半導体装置の製造方法であって、前記ダイシングブレードでのダイシング送り速度を切削の初期段階では低速とし、以降徐々に速度を増加させて切削することを特徴とする。
【０００９】
前記素子の分割工程において、前記ブレードの回転数が１００００ｒ．ｐ．ｍ．〜５００００ｒ．ｐ．ｍ．の範囲で、かつ切削送り速度が０．１ｍｍ／秒〜８０ｍｍ／秒の範囲で行われるのが好ましい。
【発明の効果】
【００１０】
以上説明したように本発明によれば、溝部にガラス被膜を有するメサ型半導体装置においてメサ溝中央部を素子分離する際、ダイシングブレードでのダイシング送り速度を低速から徐々に速度を上げて切削することで  ガラス欠け、ガラスクラックの発生を抑止し、極めて高信頼性化が実現でき、更にブレードのプリカットを削減できリードタイムの短縮と製造コストの低減が可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１２】
図１は本発明の実施の形態におけるメサ型ｎｐｎバイポーラトランジスタの断面図である。
【００１３】
バイポ−ラトランジスタは、コレクタ領域１、２、ベース領域３、エミッタ領域４から構成され、ベース領域３、エミッタ領域４の周辺にｐｎ接合が露出するようメサ溝５を設け、その表面がガラス被膜６で覆われて、ベース電極７、エミッタ電極８、コレクタ電極９で構成されている。
【００１４】
図２は図１に示されたメサ型バイポーラトランジスタの製造工程説明図であり、特にダイシング法による分割工程を説明する断面模式図である。
【００１５】
図２（ａ）に示すように、ガラス皮膜６でメサ溝５を覆い、パターニングした後、熱処理によりガラス皮膜６を緻密化する。
【００１６】
次に、図２（ｂ）に示すように半導体ウエハのメサ部の中央をダイシング法により分離してメサ型半導体装置を得る。
【００１７】
この工程において、プリカットを行っていないダイシングブレードを用いてダイシングブレードの送り速度を徐々に速度を増加させて、切削分離を行う。
【００１８】
例えば最初に切断するダイシングラインから５０ライン目までを０．５ｍｍ／秒、５１〜１００ライン目までを１．０ｍｍ／秒、１０１ラインから１５０ライン目までを１．５ｍｍ／秒、１５１〜２００ライン目までを２．０ｍｍ／秒、２０１〜２５０ライン目までを２．５ｍｍ／秒、２５１〜３００ライン目までを３．０ｍｍ／秒、３０１〜３５０ライン目までを３．５ｍｍ／秒、３５１〜４００ライン目までを４．０ｍｍ／秒、４０１〜４５１ライン目までを４.５ｍｍ／秒、４５１ｍｍ目以降を５ｍｍ／秒という具合に、ダイシングブレードの送り速度を段階的に増加させて、ダイシングを行う。なお、この場合、ブレードの回転数は４５０００ｒ．ｐ．ｍ．でダイシングを行った。
【００１９】
なお、上記工程において、生産性とクラックやチッピングの発生の抑制を両立させるという点から見ると、ブレードの回転数は１００００ｒ．ｐ．ｍ．〜５００００ｒ．ｐ．ｍ．の範囲で、かつ切削送り速度が０．１ｍｍ／秒〜８０ｍｍ／秒の範囲で行われるのが好ましい。
【００２０】
上記のように本実施の形態によれば、プリカットを行わなくても、ブレードの送り速度を最初は低下させてダイシングを行うことで、ウエハとブレードとの間に過剰な摩擦力を生じさせることがないため、クラックやチッピングを大幅に低減できる。また、ダイシングを行うにつれてブレード表面の凹凸も低減され、ウエハとの摩擦も低減されていくが、それに従い、送り速度を段階的に増加させることによりスループットの大幅な低下も防止することができる。
【００２１】
図３はダイシングライン数とチッピング量との関係を示した図であり、（ａ）は従来のダイシング方法で処理した場合、（ｂ）は本発明の方法で処理した場合、（ｃ）はダイシングラインとチッピング量との関係を示した図である。
【００２２】
なお、従来のダイシング方法の条件は、ブレードの送り速度は５ｍｍ／秒で回転数は４５０００ｒｐｍで行った。
【００２３】
図３（ａ）からわかるように、従来の方法では、ダイシング開始後から３００ライン目まではチッピングが大きくなっている。これはウエハとブレードとの過剰な摩擦によるものと推測される。
【００２４】
一方、本発明のダイシング方法によれば、図３（ｂ）に示すように、ダイシング開始からチッピング量は小さく安定していることが確認できた。
【００２５】
図４および図５にダイシング時に発生するチッピングの実際の写真を示す。図４は従来方法でダイシングした時の５０、２００、４００ライン目の外観写真でクラックやチッピングが観察できる。一方、図５は上記の本発明を用いてダイシングを行った時の外観写真であり、クラックやチッピングが極端に減っているのが観察できる。
【００２６】
つまり、本実施の形態のようにダイシングブレードでのダイシング送り速度を低速から徐々に速度を増加させて切削することでガラス欠け、ガラスクラックの発生が大幅に抑止できることが確認できた。
【００２７】
以上のようにして作製された本実施の形態のメサ型半導体装置は、ベース−コレクタ逆方向（ＶＣＥＳ）耐圧として１５００〜２０００Ｖ以上を安定して得ることができ、コレクタ遮断電流（ＩＣＥＳリーク電流）もベース−コレクタ逆方向印加（ＶＣＥＳ）電圧が１６３０Vで１５ｕＡ以下となり、極めて阻止特性が優れていた。ガラス欠けやクラックに起因する漏れ電流の発生が抑制されたためと考えられる。
【００２８】
また、本実施の形態では、ガラス皮膜を有したメサ型ｎｐｎバイポーラトランジスタについて説明したが、それ以外の半導体装置に適用しても、クラック及びチッピングの抑制に対して同様の効果が得られるものである。
【産業上の利用可能性】
【００２９】
本発明に係るメサ型半導体装置の製造方法は、高耐圧のパワー用半導体装置の製造方法として有用である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態におけるメサ型半導体装置の断面図
【図２】本発明の実施の形態におけるメサ型半導体装置の素子分割工程説明図
【図３】ダイシングライン数とチッピング量との関係を示した図であり、（ａ）は従来のダイシング方法で処理した場合の図、（ｂ）は本発明の方法で処理した場合の図、（ｃ）はダイシングラインとチッピング量との関係を示した図
【図４】従来方法でダイシングした時に発生するチッピングの実際の光学顕微鏡写真
【図５】本発明の方法を用いてダイシングした時に発生するチッピングの実際の光学顕微鏡写真
【符号の説明】
【００３１】
１  Ｎ型半導体領域
２  Ｎ+型半導体領域
３  Ｐ型半導体領域
４  Ｐ+型半導体領域
５  メサ溝
６  ガラス被膜
７  ベース電極
８  エミッタ電極
９  コレクタ電極
【図１】
2005243893.tif 000003
【図２】
2005243893.tif 000004
【図３】
2005243893.tif 000005
【図４】
2005243893.tif 000006
【図５】
2005243893.tif 000007