(57)【要約】【課題】逆回復特性が良好で、また、アノード電極上にワイヤがボンディングされる際にもＳｉ基板の上主面内に欠陥が生じないため耐圧が低下しない、ダイオードおよびその製造方法を提供する。【解決手段】ダイオード１００は、カソードＮ＋層１０１およびＮ−層１０２を有するＳｉ基板を備える。Ｎ−層１０２上部でアノードＰ層１０３が形成されていない領域に、シリコンに比べてバリアハイト（障壁の高さ）の低い、白金等の不純物を注入することにより、ショットキー接合領域１０４が形成されている。Ｓｉ基板とアノード電極１０６の間にはバリアメタル１０５が形成されている。【選択図】図１
2005333147.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層の表面に選択的に形成された第２導電型の第２半導体層と、
前記第１半導体層の表面のうち前記第２半導体層が形成されていない領域に形成されたショットキー接合領域と、
前記第２半導体層および前記ショットキー接合領域上に形成されたバリアメタル層と、
前記バリアメタル層上に形成された第１の主電極と、
前記第１半導体層の裏面側に形成された第２の主電極と、
１個の前記ショットキー接合領域の上方において前記バリアメタル層を介し前記第１の主電極上に接合されるボンディングワイヤと
を備え、
前記ショットキー接合領域および前記第２半導体層は白金シリサイド膜を有する半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記バリアメタル層はチタンとタングステンの合金であり前記第１の主電極上に前記ボンディングワイヤが接合されるときに与えられる圧力により前記ショットキー接合領域に欠陥が引き起こされることを防ぐために十分な厚さを有する
半導体装置。
【請求項３】
（ａ）第１導電型の第１半導体層を準備する工程と、
（ｂ）前記第１半導体層の表面に第２導電型の第２半導体層を選択的に形成する工程と、
（ｃ）前記第１半導体層の表面のうち前記第２半導体層が形成されていない領域にショットキー接合領域を形成する工程と、
（ｄ）前記第２半導体層および前記ショットキー接合領域上にバリアメタル層を形成する工程と、
（ｅ）前記バリアメタル層上に第１の主電極を形成する工程と、
（ｆ）前記第１半導体層の裏面側に第２の主電極を形成する工程と、
（ｇ）１個の前記ショットキー接合領域の上方において前記バリアメタル層を介し前記第１の主電極上にボンディングワイヤを接合する工程と
を備え、
前記工程（ｃ）は、前記第２半導体層を含む前記第１半導体層の表面に全面的に白金シリサイド膜を形成する工程を有する
半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法であって、
前記工程（ｄ）は、チタンとタングステンの合金層を前記第１の主電極上に前記ボンディングワイヤが接合されるときに与えられる圧力により前記ショットキー接合領域に欠陥が引き起こされることを防ぐために十分な厚さを有するように形成する工程を有する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ワイヤボンディングされた電極と、半導体基板との間に、バリアメタルを備えた、ショットキーバリアダイオードに関する。
【背景技術】
【０００２】
図８は、従来の整流用ダイオードの断面図である。Ｓｉ基板内で、Ｎ−層２０２の上面にアノードＰ層２０５が形成され、アノードＰ層２０５の上面にアノード電極２０３が形成される。Ｎ−層２０２の裏面にはカソードＮ＋層２０１が形成され、カソードＮ＋層２０１の裏面にはカソード電極２０４が形成される。
【０００３】
図９に、図８のダイオードをオン状態からオフ状態に変えた場合の、即ち逆回復時の、電流の時間変化を示す。定常電流値をＩFと言い、電流の極小値をＩRRと言う。逆電流が流れている時間を、リカバリー時間ＴRRと言う。また、電流がＩRRから０に戻るときの傾斜が緩やかであることをソフトリカバリーであると言う。図示していないが、逆回復時にはダイオードに逆電圧が印加されており、逆電圧と電流の積をリカバリーロスと言う。
【０００４】
一般に整流用ダイオードとしては、オン状態における順電圧と電流との積である定常ロスが小さく、リカバリーロスが小さく、ソフトリカバリーであることが望ましい。
【０００５】
上記の要求に対し、数々のダイオードの構造が提案されている。図１０の構造は、非特許文献１において提案されたものである。この構造のダイオード２００では、Ｎ−層２０２の表面すなわち上主面内にアノードＰ層２０５が選択的に形成され、Ｎ−層２０２上部でアノードＰ層２０５が形成されていない領域に、ショットキー接合領域２０６が形成される。アノードＰ層２０５とショットキー接合領域２０６の上面にアノード電極２０３が形成される。アノードＰ層２０５とアノード電極２０３とは、オーミック接触を行う。Ｎ−層２０２の裏面にはカソードＮ＋層２０１が形成され、カソードＮ＋層２０１の裏面にはカソード電極２０４が形成される。
【０００６】
次に、図１０の構造のダイオード２００の動作を説明する。アノード電極２０３とカソード電極２０４との間に順バイアスのアノード電圧を印加し高くしていき、所定のしきい値を超えると、まずショットキー接合領域２０６がオン状態となる。このときのしきい値電圧は、ショットキー接合の障壁の高さ（バリアハイト）によって異なるが、ｐｎ接合領域がオン状態となるしきい値電圧より低い。また、ショットキー接合領域２０６からＮ−層２０２へ注入されるホールはほとんどない。さらにアノード電圧を大きくしていくと、アノードＰ層２０５からＮ−層２０２へホールの注入が始まりｐｎ接合層もオン状態となる。ダイオード２００では、ショットキー接合領域２０６からＮ−層２０２へ注入されるホールがほとんどない分、ｐｎ接合のみで形成されるダイオードに比べて、アノード近傍に蓄積されるキャリア濃度は低くなる。逆回復時のＩRRはアノード近傍のキャリア濃度で決まる。図１０のダイオード２００では、アノード近傍に蓄積されるキャリア濃度が低くＩRRが小さくなるため、リカバリーロスの低減およびソフトリカバリー化が可能となる。即ち、ダイオードの逆回復特性が向上する。またダイオード２００では、選択的に形成されているアノードＰ層２０５から延びる空乏層がショットキー接合領域２０６にリーチスルーすることにより、ショットキー接合領域２０６にかかる電界を緩和し、逆電圧に対する耐圧を高くすることができる。
【０００７】
特許文献１に示された図１１のダイオードは、図１０のダイオード２００において、ショットキー接合領域２０６ではなく、不純物濃度が低く厚さが薄い、アノードＰ層２０７を形成した構造となっている。このダイオードでは、ショットキー接合領域が形成されないため、ダイオード２００ほどＩRRは小さくならず、従って逆回復特性もあまり向上しない。
【０００８】
特許文献２に示された図１２のダイオードは、図１１のダイオードにおいて、アノードＰ層２０７ではなく、アノードＰ層２０７よりさらに厚さが薄いアノードＰ層２０８を形成した構造となっている。アノードＰ層２０８は、アノード電極２０３に含まれるＰ型不純物を拡散させることにより形成される。このダイオードにおいては、アノードＰ層２０８の上主面内にショットキー接合領域が形成されるため、順方向電圧に対してショットキー特性を示す。
【０００９】
特許文献３に示された図１３のダイオードは、本願発明者により提案されたものであり、Ｓｉ基板とアノード電極２０３との間にＴｉＷ等でバリアメタル２０９を形成することにより、Ｎ−層２０２内の上部でアノードＰ層２０５が形成されていない領域に、ショットキー接合領域２１０を形成させようとするものであるが、その後の研究により、Ｓｉ基板の上面にＴｉＷでバリアメタル２０９を形成するだけでは、Ｎ−層２０２内にショットキー接合領域２１０を形成させることができないことが分かっている。
【００１０】
【特許文献１】特開昭５８−６０５７７
【特許文献２】特許２５９０２８４
【特許文献３】特開平６−１９６７２３
【特許文献４】特開２０００−２６１００４
【非特許文献１】IEEE,International Electron Devices Meeting,1987,p.658-661
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献２の教示によると、図１０のダイオード２００は、パワーデバイスとしてアノード電極２０３上にワイヤがボンディングされる際、圧力によりアノード電極２０３とＳｉ基板との界面に欠陥が生じる。伝導帯の電子がこの欠陥に流れ込むため、逆バイアス電圧が印加された場合に漏れ電流が増加する。そのため、耐圧が低くなってしまうという問題があった。
【００１２】
また図１１のダイオードは、ショットキー接合領域が形成されないため、逆回復特性は図１０のダイオード２００ほど良くはない。
【００１３】
また図１２のダイオードは、ショットキー接合領域は形成されるが、アノードＰ層２０８の厚さが非常に薄いため構造のマージンが小さく、その分、製造が困難となる。
【００１４】
図１３のダイオードは、Ｓｉ基板の上面に形成されるバリアメタル２０９としてＴｉＷを用いた場合には、ショットキー接合領域２１０が形成されないため、逆回復特性はあまり良くならない。ワイヤボンディングの際に発生する欠陥に対するバリアメタル２０９の有効性は、特許文献３では知見されていない。
【００１５】
また特許文献４にも、図１３と同様の構造のダイオードが示されているが、ワイヤボンディングの際に発生する欠陥に対するバリアメタルの有効性については知見されていない。
【００１６】
本発明は、以上の問題点を解決するためになされたものであり、逆回復特性が良好で、また、アノード電極上にワイヤがボンディングされる際にもＳｉ基板の上主面内に欠陥が生じないため耐圧が低下しない、半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
請求項１に記載の発明に係る半導体装置は、第１導電型の第１半導体層と、前記第１半導体層の表面に選択的に形成された第２導電型の第２半導体層と、前記第１半導体層の表面のうち前記第２半導体層が形成されていない領域に形成されたショットキー接合領域と、前記第２半導体層および前記ショットキー接合領域上に形成されたバリアメタル層と、前記バリアメタル層上に形成された第１の主電極と、前記第１半導体層の裏面側に形成された第２の主電極と、１個の前記ショットキー接合領域の上方において前記バリアメタル層を介し前記第１の主電極上に接合されるボンディングワイヤとを備え、前記ショットキー接合領域および前記第２半導体層は白金シリサイド膜を有する。
【００１８】
請求項２に記載の発明に係る半導体装置は、請求項１に記載の半導体装置であって、前記バリアメタル層はチタンとタングステンの合金であり前記第１の主電極上に前記ボンディングワイヤが接合されるときに与えられる圧力により前記ショットキー接合領域に欠陥が引き起こされることを防ぐために十分な厚さを有する。
【００１９】
請求項３に記載の発明に係る半導体装置の製造方法は、（ａ）第１導電型の第１半導体層を準備する工程と、（ｂ）前記第１半導体層の表面に第２導電型の第２半導体層を選択的に形成する工程と、（ｃ）前記第１半導体層の表面のうち前記第２半導体層が形成されていない領域にショットキー接合領域を形成する工程と、（ｄ）前記第２半導体層および前記ショットキー接合領域上にバリアメタル層を形成する工程と、（ｅ）前記バリアメタル層上に第１の主電極を形成する工程と、（ｆ）前記第１半導体層の裏面側に第２の主電極を形成する工程と、（ｇ）１個の前記ショットキー接合領域の上方において前記バリアメタル層を介し前記第１の主電極上にボンディングワイヤを接合する工程とを備え、前記工程（ｃ）は、前記第２半導体層を含む前記第１半導体層の表面に全面的に白金シリサイド膜を形成する工程を有する。
【００２０】
請求項４に記載の発明に係る半導体装置の製造方法は、請求項３に記載の半導体装置の製造方法であって、前記工程（ｄ）は、チタンとタングステンの合金層を前記第１の主電極上に前記ボンディングワイヤが接合されるときに与えられる圧力により前記ショットキー接合領域に欠陥が引き起こされることを防ぐために十分な厚さを有するように形成する工程を有する。
【発明の効果】
【００２１】
請求項１に記載の発明に係る半導体装置は、第１導電型の第１半導体層と、前記第１半導体層の表面に選択的に形成された第２導電型の第２半導体層と、前記第１半導体層の表面のうち前記第２半導体層が形成されていない領域に形成されたショットキー接合領域と、前記第２半導体層および前記ショットキー接合領域上に形成されたバリアメタル層と、前記バリアメタル層上に形成された第１の主電極と、前記第１半導体層の裏面側に形成された第２の主電極と、１個の前記ショットキー接合領域の上方において前記バリアメタル層を介し前記第１の主電極上に接合されるボンディングワイヤとを備え、前記ショットキー接合領域および前記第２半導体層は白金シリサイド膜を有するので、ワイヤボンディングにより前記第１半導体層の表面に圧力が加えられた場合にも前記第１半導体層の表面に欠陥が生じず、従って耐圧を保持することができる。また、前記バリアメタル層がチタンとタングステンの合金である場合にも、前記第１半導体層の表面に、前記ショットキー接合領域を形成することができる。また、前記第２半導体層と前記ショットキー接合領域とのコンタクト抵抗を低減し、安定させることができる。
【００２２】
また、請求項２に記載の発明に係る半導体装置は、請求項１に記載の半導体装置であって、前記バリアメタル層はチタンとタングステンの合金であり前記第１の主電極上に前記ボンディングワイヤが接合されるときに与えられる圧力により前記ショットキー接合領域に欠陥が引き起こされることを防ぐために十分な厚さを有するので、前記第２半導体層と前記バリアメタル層とのコンタクト抵抗を低減し、安定させることができる。
【００２３】
また、請求項３に記載の発明に係る半導体装置の製造方法は、（ａ）第１導電型の第１半導体層を準備する工程と、（ｂ）前記第１半導体層の表面に第２導電型の第２半導体層を選択的に形成する工程と、（ｃ）前記第１半導体層の表面のうち前記第２半導体層が形成されていない領域にショットキー接合領域を形成する工程と、（ｄ）前記第２半導体層および前記ショットキー接合領域上にバリアメタル層を形成する工程と、（ｅ）前記バリアメタル層上に第１の主電極を形成する工程と、（ｆ）前記第１半導体層の裏面側に第２の主電極を形成する工程と、（ｇ）１個の前記ショットキー接合領域の上方において前記バリアメタル層を介し前記第１の主電極上にボンディングワイヤを接合する工程とを備え、前記工程（ｃ）は、前記第２半導体層を含む前記第１半導体層の表面に全面的に白金シリサイド膜を形成する工程を有するので、ワイヤボンディングにより前記第１半導体層の表面に圧力が加えられた場合にも前記第１半導体層の表面に欠陥が生じず、従って耐圧を保持する半導体装置を製造することができる。また、前記バリアメタル層がチタンとタングステンの合金である場合にも、前記第１半導体層の表面に、前記ショットキー接合領域を形成する半導体装置を製造することができる。また、前記第２半導体層と前記ショットキー接合領域とのコンタクト抵抗が低く安定している半導体装置を製造することができる。さらに、ライフタイムキラーとして白金を第１半導体層内に拡散させる場合には、白金を添加する工程を、白金シリサイド膜を形成する工程とで併用することができる。
【００２４】
また、請求項４に記載の発明に係る半導体装置の製造方法は、請求項３に記載の半導体装置の製造方法であって、前記工程（ｄ）は、チタンとタングステンの合金層を前記第１の主電極上に前記ボンディングワイヤが接合されるときに与えられる圧力により前記ショットキー接合領域に欠陥が引き起こされることを防ぐために十分な厚さを有するように形成する工程を有するので、前記第２半導体層と前記バリアメタル層とのコンタクト抵抗が低く安定している半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２５】
＜実施の形態１＞
図１は、本発明の実施の形態１に係るダイオード１００の断面図である。Ｎ−層１０２の表面すなわち上主面内には、アノードＰ層１０３が選択的に形成される。Ｎ−層１０２上部でアノードＰ層１０３が形成されていない領域には、ショットキー接合領域１０４が形成される。このショットキー接合領域１０４は、シリコンに比べてバリアハイト（障壁の高さ）の低い白金等の不純物をＮ−層１０２の表面に添加することにより形成されたシリサイド膜を含む。このシリサイド膜がＮ−層１０２とショットキー接合を形成することにより、ショットキー接合領域１０４が形成されている。
【００２６】
Ｎ−シリコンとシリサイド膜とはショットキー接触を行うが、不純物濃度が高いＰシリコンとシリサイド膜とはショットキー接触を行わないため、アノードＰ層１０３の上部にシリサイド膜を形成したとしても、アノードＰ層１０３の上主面内にはショットキー接合領域１０４は形成されない。従って、アノードＰ層１０３の上部にはシリサイド膜はあってもなくてもどちらでもよい。
【００２７】
アノードＰ層１０３とショットキー接合領域１０４の上面にはＴｉＷ等によりバリアメタル１０５が形成される。
【００２８】
なお、このバリアメタル１０５がＴｉＷにより形成されている場合には、ＴｉＷとＮ−シリコンとはショットキー接触を行わないため、ショットキー接合領域１０４を形成するためにＮ−層１０２の表面にシリサイド膜を形成する必要があったが、バリアメタル１０５が、Ｎ−シリコンとショットキー接触を行う金属により形成されていた場合には、シリサイド膜を形成しなくとも、Ｎ−層１０２の表面にショットキー接合領域１０４が形成される。
【００２９】
バリアメタル１０５の上面にはアノード電極１０６が形成される。Ｎ−層１０２の裏面にはカソードＮ＋層１０１が形成され、カソードＮ＋層１０１の裏面にはカソード電極１０７が形成される。また、アノード電極１０６の上面にはボンディングワイヤ１０８が接合される。
【００３０】
次に、図１の構造のダイオード１００の動作を説明する。アノード電極１０６とカソード電極１０７との間に順バイアスのアノード電圧を印加し高くしていき、所定のしきい値を超えると、まずショットキー接合領域１０４がオン状態となる。このときのしきい値電圧は、ショットキー接合の障壁の高さ（バリアハイト）によって異なるが、ｐｎ接合領域がオン状態となるしきい値電圧より低い。また、ショットキー接合領域１０４からＮ−層１０２へ注入されるホールはほとんどない。さらにアノード電圧を大きくしていくと、アノードＰ層１０３からＮ−層１０２へホールの注入が始まりｐｎ接合領域もオン状態となる。ダイオード１００では、ショットキー接合領域１０４からＮ−層１０２へ注入されるホールがほとんどない分、ｐｎ接合のみで形成されるダイオードに比べて、アノード近傍に蓄積されるキャリア濃度は低くなる。逆回復時のＩRRはアノード近傍のキャリア濃度で決まる。図１のダイオード１００では、アノード近傍に蓄積されるキャリア濃度が低くＩRRが小さくなるため、リカバリーロスの低減およびソフトリカバリー化が可能となる。即ち、ダイオードの逆回復特性が向上する。またダイオード１００では、選択的に形成されているアノードＰ層１０３から延びる空乏層がショットキー接合領域１０４にリーチスルーすることにより、ショットキー接合領域１０４にかかる電界を緩和し、逆電圧に対する耐圧を高くすることができる。
【００３１】
また本構造では、Ｓｉ基板の上面にバリアメタル１０５を形成してショットキー接合領域１０４を保護することにより、パワーデバイスとして用いるためアノード電極１０６にボンディングワイヤ１０８がボンディングされる際にも、加えられる圧力によりショットキー接合領域１０４に欠陥が生じることはない。このことを検証するため、１７ｍｍ×１０ｍｍの本構造のダイオードチップを４３枚準備し、４００φのアルミワイヤを、チップ１枚につき２０本ずつボンディングした。バリアメタル１０５としては、厚さが１５００Å程度のＴｉＷを使用した。ボンディングの前後で逆方向漏れ電流を測定したところ、逆方向漏れ電流が増加しているチップはなかった。これは、バリアメタル１０５が、ワイヤボンディングの際に加えられる圧力からショットキー接合領域１０４を保護したためと考えられる。
【００３２】
また本構造において、不純物として白金を用いたり、バリアメタル１０５としてＴｉＷを用いたりすることにより、シリサイド膜やバリアメタル１０５と、アノードＰ層１０３とのコンタクト抵抗をそれぞれ低くすることができる。この効果を確認するため、コンタクト孔の大きさが１０μｍ×１０μｍであるアノードＰ層１０３と、アノード電極１０６とのコンタクト抵抗を測定した。アノード電極１０６としては、微量のＳｉを含むＡｌを使用した。バリアメタル１０５およびシリサイド膜を形成しない場合には、測定値は３〜７ｋΩとばらつきが大きく、値も大きかった。一方、ＴｉＷのバリアメタル１０５および白金シリサイド膜を形成した場合には、測定値のばらつきは小さく、値も２ｋΩ程度と小さかった。従って、コンタクト抵抗が低く、かつ安定していることが分かる。
【００３３】
＜実施の形態２＞
図２は、本発明の実施の形態２に係るダイオード１１０の断面図である。図１のダイオード１００のＮ−層１０２に、ライフタイムキラーとして白金が拡散された構造となる。拡散方法により、カソードＮ＋層１０１、Ｎ−層１０２、アノードＰ層１０３およびショットキー接合領域１０４を備えたＳｉ基板１０９内全体に白金が拡散される場合があるが、キャリアのライフタイムが問題となるのはＮ−層１０２のみであるため、Ｎ−層１０２以外の領域には、白金は拡散されてもされなくてもどちらでもよい。
【００３４】
ライフタイムキラーとして白金が拡散されているため、Ｎ−層１０２内のキャリアのライフタイムが短くなり、オン状態での定常ロスは高くなるが、リカバリー時間ＴRRは短くなるためリカバリーロスは小さくなる。従って拡散させる白金の量を増減させることで、製品の種類ごとにロスの総量が最も小さくなるように調整することができる。
【００３５】
また、ショットキー接合領域１０４に形成されるシリサイド膜を白金シリサイドで形成した場合には、シリサイド膜の形成とライフタイムキラーの添加を同時に行うことができるため、製造工程における工程数を減らすことができる。
【００３６】
＜実施の形態３＞
次に、実施例１及び実施例２に示されたダイオード１００および１１０の好ましい製造方法について、図３〜図７を用いて説明する。
【００３７】
まず図３に示すように、カソードＮ＋層１０１となるＮ＋シリコン層と、Ｎ−層１０２となるＮ−シリコン層とを備えた、シリコンウェハよりなる基板を準備する。該シリコンウェハは、後工程でアノードＰ層１０３が形成される第１の部分Ｚ１と、アノードＰ層１０３が形成されない第２の部分Ｚ２とに区分される。
【００３８】
次に、図４に示すように、第２の部分Ｚ２の表面をレジスト（図示せず）で覆い、Ｎ−層１０２の上側からＰ型不純物イオンを注入し、その後レジストを除去する。これにより、Ｎ−層１０２の第１の部分Ｚ１の上主面内にアノードＰ層１０３が形成される。
【００３９】
次に、図５に示すように、Ｎ−層１０２の上側から、白金等の不純物をスパッタリングにより添加することにより、Ｎ−層１０２の第２の部分Ｚ２の表面近傍にシリサイド膜を含むショットキー接合領域１０４を形成する。
【００４０】
この場合、第１の部分Ｚ１のアノードＰ層１０３の表面近傍にもシリサイド膜が形成されるが、アノードＰ層１０３内のＰシリコンは、不純物濃度が高くシリサイド膜とショットキー接触を行わないため、アノードＰ層１０３の表面近傍にはショットキー接合領域１０４は形成されない。従って、アノードＰ層１０３内にはシリサイド膜はあってもなくてもどちらでもよい。
【００４１】
また不純物として白金を用いた場合には、添加されたこの白金をＳｉ基板中に拡散させることで、ライフタイムキラーとしても使用することができる（ダイオード１１０の場合）。不純物として白金以外の金属を用いた場合には、別途に白金をスパッタリングにより添加したのちに拡散させることにより、ダイオード１１０におけるライフタイムキラーとして使用することができる。
【００４２】
次に、図６に示すように、Ｓｉ基板上全面にＴｉＷ等によりバリアメタル１０５を形成する。
【００４３】
なお、このバリアメタル１０５がＴｉＷにより形成されている場合には、ＴｉＷとＮ−シリコンとはショットキー接触を行わないため、図５において、ショットキー接合領域１０４を形成するためにＮ−層１０２の表面にシリサイド膜を形成する必要があったが、バリアメタル１０５が、Ｎ−シリコンとショットキー接触を行う金属により形成されていた場合には、シリサイド膜を形成しなくとも、Ｎ−層１０２の表面にショットキー接合領域１０４が形成される。
【００４４】
その後、図７に示すように、バリアメタル１０５の上面にアノード電極１０６を、カソードＮ＋層１０１の裏面にカソード電極１０７を、それぞれ形成する。さらに、アノード電極１０６上にワイヤをボンディングすることにより、ダイオード１００および１１０が完成する。
【図面の簡単な説明】
【００４５】
【図１】実施の形態１に係るダイオードの構成を示す図である。
【図２】実施の形態２に係るダイオードの構成を示す図である。
【図３】実施の形態３に係るダイオードの製造工程を示す図である。
【図４】実施の形態３に係るダイオードの製造工程を示す図である。
【図５】実施の形態３に係るダイオードの製造工程を示す図である。
【図６】実施の形態３に係るダイオードの製造工程を示す図である。
【図７】実施の形態３に係るダイオードの製造工程を示す図である。
【図８】従来のダイオードの構成を示す図である。
【図９】従来のダイオードの電流の時間変化を示す図である。
【図１０】従来のダイオードの構成を示す図である。
【図１１】従来のダイオードの構成を示す図である。
【図１２】従来のダイオードの構成を示す図である。
【図１３】従来のダイオードの構成を示す図である。
【符号の説明】
【００４６】
１００  ダイオード、１０１  カソードＮ＋層、１０２  Ｎ−層、１０３  アノードＰ層、１０４  ショットキー接合領域、１０５  バリアメタル、１０６  アノード電極、１０７  カソード電極、１０８  ボンディングワイヤ、１０９  Ｓｉ基板、１１０  ダイオード、２００  ダイオード、２０１  カソードＮ＋層、２０２  Ｎ−層、２０３  アノード電極、２０４  カソード電極、２０５  アノードＰ層、２０６  ショットキー接合領域、２０７  アノードＰ層、２０８  アノードＰ層、２０９  バリアメタル層、２１０  ショットキー接合領域。
【図１】
2005333147.tif 000003
【図２】
2005333147.tif 000004
【図３】
2005333147.tif 000005
【図４】
2005333147.tif 000006
【図５】
2005333147.tif 000007
【図６】
2005333147.tif 000008
【図７】
2005333147.tif 000009
【図８】
2005333147.tif 000010
【図９】
2005333147.tif 000011
【図１０】
2005333147.tif 000012
【図１１】
2005333147.tif 000013
【図１２】
2005333147.tif 000014
【図１３】
2005333147.tif 000015