(57)【要約】【課題】  マイクロ波からミリ波領域で動作する発振器やパワーアンプに用いるヘテロ接合電界効果トランジスタの製造方法に関し、高い素子耐圧を有し、かつ、動作時の直列抵抗の小さいヘテロ接合電界効果トランジスタの製造方法を提供する。【解決手段】  障壁層とコンタクト層との間に複数の層からなる目空き層を形成し、目空き層の最下層である目空き層下層を残してそれより上の目空き層およびコンタクト層を選択リセスエッチングし、その溝の底部に、該溝の内側壁と間隔を空けてゲート金属を設け、該ゲート金属を熱拡散によって前記目空き層下層に埋め込むことによって下部が目空き層下層に埋め込まれたゲート電極を形成する。このとき、目空き層下層のキャリア濃度に対して、目空き層の他の層のキャリア濃度を１／３倍から３倍の範囲にする。【選択図】  図１
2005252276.tif 000002
【特許請求の範囲】
【請求項１】
下から順に形成された障壁層、最下層の目空き層下層を含む複数の層からなる目空き層、コンタクト層のうち、前記目空き層下層を残してそれより上の目空き層およびコンタクト層を選択リセスエッチングする工程と、
前記選択リセスエッチングによってできた溝の底部に、該溝の内側壁と間隔を空けてゲート金属を設ける工程と、
前記ゲート金属を熱拡散によって前記目空き層下層に埋め込むことによって下部が目空き層下層に埋め込まれたゲート電極を形成する工程と、
を有するヘテロ接合電界効果トランジスタの製造方法であって、
前記目空き層下層のキャリア濃度に対して、前記目空き層の他の層のキャリア濃度を１／３倍から３倍の範囲とすることを特徴とする、ヘテロ接合電界効果トランジスタの製造方法。
【請求項２】
前記目空き層下層のキャリア濃度に対して、目空き層の他の層のキャリア濃度をほぼ同じとすることを特徴とする、請求項１に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項３】
前記複数の層からなる目空き層のそれぞれ層のキャリア濃度を７×１０+17cm-3以上、５×１０+18cm-3以下とすることを特徴とする、請求項１または請求項２に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項４】
前記目空き層下層の直下の障壁層を、ノンドープ層で形成することを特徴とする、請求項１ないし請求項３に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項５】
前記複数の層からなる目空き層を２層で構成し、前記目空き層下層の膜厚を５ｎｍ以上１０ｎｍ以下、かつ他の目空き層の膜厚を２０ｎｍ以上３０ｎｍ以下とすることを特徴とする、請求項１ないし請求項４に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項６】
前記目空き層下層を、ＧａＡｓのバンドギャップより大きいバンドギャップを有するものとすることを特徴とする、請求項１ないし請求項５に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項７】
前記複数の層からなる目空き層を、ＡｌＧａＡｓ層，ＧａＡｓ層の組み合わせからなるものとすることを特徴とする、請求項１ないし請求項６に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項８】
前記ヘテロ接合電界効果トランジスタはドープチャンネルヘテロ接合型電界効果トランジスタであることを特徴とする、請求項１ないし請求項７に記載のヘテロ接合電界効果トランジスタの製造方法。
【請求項９】
前記ヘテロ接合電界効果トランジスタは多段リセス構造を有することを特徴とする、請求項１ないし請求項８に記載のヘテロ接合電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合を有する半導体デバイスの製造方法に関し、特にマイクロ波、ミリ波領域で動作するヘテロ接合電界効果トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
マイクロ波、ミリ波領域で動作する素子として、ヘテロ接合電界効果トランジスタに属する高電子移動度トランジスタやドープチャンネルヘテロ接合電界効果トランジスタが用いられている。高電子移動度トランジスタの断面構造を図４に示す。
【０００３】
この高電子移動度トランジスタは、図４に示すように半絶縁性基板８４の上面に、バッファ層８５、チャンネル層８６、第１障壁層８７、第２障壁層８８、目空き層８９、コンタクト層９０を形成し、さらにゲート電極８１、ソース電極８２、ドレイン電極８３を備えたものである。
【０００４】
ソース電極８２およびドレイン電極８３はコンタクト層９０の上面に形成され、コンタクト層９０を高濃度にドープされたｎ型ＧａＡｓ層で構成することにより、ソース電極８２およびドレイン電極８３はコンタクト層９０とオーミック接合している。
【０００５】
ゲート電極８１は、コンタクト層９０を選択リセスエッチングした後に、目空き層８９に形成されている。ゲート電極８１とリセス加工部分が保護膜９１で保護されている。
【０００６】
ここで、ゲート電極８１とソース電極８２の間、およびゲート電極８１とドレイン電極８３の間は、ヘテロ接合電界効果トランジスタの素子耐圧に大きな影響を与える部分として、目空き領域と呼ばれている。この目空き層領域は、図４に示す破線で囲んだ部分、すなわち、横方向に、ゲート電極８１端部からリセス上端の間、かつ、縦方向に、リセス上端からゲート電極８１下端の間に相当する部分に該当する。そして、目空き領域は、目空き層８９の一部分として構成される第１目空き領域９２と、コンタクト層９０の一部分として構成される第２目空き領域９３とで構成される。
【０００７】
高電子移動度トランジスタにおいては、図４に示すような１段リセス構造以外に、リセス部分が２段構造になっている２段リセス構造が採用される場合がある。図５に一例として２段リセス構造の高電子移動度トランジスタを示す。
【０００８】
図５に示すように、半絶縁性基板１０４の上面に、バッファ層１０５、チャンネル層１０６、第１障壁層１０７、第２障壁層１０８、目空き層１０９、コンタクト層１１０を形成し、さらに、ゲート電極１０１、ソース電極１０２、ドレイン電極１０３を備えたものである。
【０００９】
ソース電極１０２およびドレイン電極１０３はコンタクト層１１０の上面に形成され、コンタクト層１１０を高濃度にドープされたｎ型ＧａＡｓ層で構成することにより、ソース電極１０２およびドレイン電極１０３はコンタクト層１１０とオーミック接合している。
【００１０】
ゲート電極１０１は、コンタクト層１１０を広く選択リセスエッチングし、さらに、露出した目空き層１０９を狭くリセスエッチングした後に、第２障壁層１０８に形成されている。ゲート電極１０１とリセス加工部分が保護膜１１１で保護されている。
【００１１】
ここで、ゲート電極１０１とソース電極１０２の間、およびゲート電極１０１とドレイン電極１０３の間の目空き層１０９の露出している部分は、ヘテロ接合電界効果トランジスタの素子耐圧に大きな影響を与える部分として、目空き領域と呼ばれている。目空き領域は、図５に示す破線で囲んだ部分、すなわち、横方向に、ゲート電極１０１端部からコンタクト層１１０の下端の間、かつ、縦方向に、コンタクト層１１０の下端からゲート電極１０１下端の間に相当する部分に該当する。この目空き領域は、第２障壁層１０８の一部分として構成される第１目空き領域１１２と、目空き層１０９の一部分として構成される第２目空き領域１１３とで構成される。
【００１２】
また、第１目空き領域１１２は、第２障壁層１０８と同じノンドープＡｌＧａＡｓが用いられているため、高耐圧化が図られ、さらに、第２目空き領域１１３は、目空き層１０９と同じ高濃度にドープされたｎ型ＧａＡｓが用いられているため、空乏化が防がれている。
【００１３】
この２段リセス構造は、一般的に低電界でのブレイクダウンを改善する方法として用いられている。すなわち、２段リセス構造では、ゲート電極１０１からソース電極１０２およびゲート電極１０１からドレイン電極１０３に至る経路が２段構造に形成されるため、印加される電界は段ごとに多段ステップ化される。このため、各段に加わる電界は１段リセス構造より小さくなり、素子耐圧が向上する。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、図４に示す１段リセス構造のヘテロ接合電界効果トランジスタでは、第２目空き領域９３が高濃度にドープされたコンタクト層９０の一部分として構成されているため、第２目空き領域９３のキャリア濃度が第１目空き層９２のキャリア濃度に対して５倍程度以上高くなる。そのため低電界で容易に衝突イオン化を起こす。ゲート電極８１とソース電極８２の間またはゲート電極８１とドレイン電極８３の間に電界が印加された場合、電界はキャリア濃度の高い第２目空き領域９３に集中する。第２目空き領域９３では容易に衝突イオン化が起こるため、低電界が印加されたときでもソース・ゲート間、もしくはゲート・ドレイン間でブレイクダウンが発生してしまう欠点があった。
【００１５】
また、図５に示す２段リセス構造のヘテロ接合電界効果トランジスタでは、第１目空き領域１１２と第２目空き領域１１３との濃度差が大きいため、ゲート電極１０１とソース電極１０２(ドレイン電極１０３)との間に電界が印加されたときに、高濃度の目空き領域１１３に電界が集中してしまい低電界でブレイクダウンを起こしてしまう欠点があった。また、第１目空き領域１１２にキャリア濃度が非常に低いノンドープＡｌＧａＡｓが用いられているため、ヘテロ接合電界効果トランジスタの動作時の直列抵抗が高くなる欠点があった。
【００１６】
特に、ヘテロ接合電界効果トランジスタの直列抵抗の増大とヘテロ接合電界効果トランジスタの素子耐圧の低下は、高利得、高出力、高効率な特性が要求されるマイクロ波からミリ波領域で動作する発振器やパワーアンプにおいて、特性を劣化させる最大の要因であった。
【００１７】
本発明の目的は、上述の問題を鑑みてなされたものであり、耐圧を決定する目空き領域を多層濃度構造とし、かつその濃度関係を一定の範囲にとることで、高い素子耐圧を有し、かつ、動作時の直列抵抗が小さいヘテロ接合電界効果トランジスタの製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１８】
上記目的を達成するため本発明のヘテロ接合電界効果トランジスタの製造方法は、下から順に形成された障壁層、最下層の目空き層下層を含む複数の層からなる目空き層、コンタクト層のうち、前記目空き層下層を残してそれより上の目空き層およびコンタクト層を選択リセスエッチングする工程と、前記選択リセスエッチングによってできた溝の底部に、該溝の内側壁と間隔を空けてゲート金属を設ける工程と、前記ゲート金属を熱拡散によって前記目空き層下層に埋め込むことによって下部が目空き層下層に埋め込まれたゲート電極を形成する工程と、を有するヘテロ接合電界効果トランジスタの製造方法であって、前記目空き層下層のキャリア濃度に対して、前記目空き層の他の層のキャリア濃度を１／３倍から３倍の範囲とすることを特徴とする。
【００１９】
これにより、ヘテロ接合電界効果トランジスタの素子耐圧に大きな影響を与える目空き領域が複数の層からなる目空き層で構成され、複数の層からなる目空き層の最下層である目空き層下層のキャリア濃度に対して、目空き層の他の層のキャリア濃度が１／３倍から３倍の範囲にすることで、目空き領域内の電界の集中を緩和し、印加電界によるブレイクダウンの発生を抑えることができる。このため、ヘテロ接合電界効果トランジスタの高耐圧化を実現することができる。
【００２０】
また、目空き層を７×１０+17cm-3以上、５×１０+18cm-3以下のドーピング層から構成することで、目空き領域での表面空乏層の拡大を抑え目空き領域の高抵抗化を防ぎ、ヘテロ接合電界効果トランジスタの直列抵抗の低減を実現している。
【００２１】
なお、目空き領域部分を多段リセス構造または目空き層下層をバンドギャップの大きいＡｌＧａＡｓ層とすることで、本発明の多層ドーピング構造の耐圧向上効果をより大きく引き出すことができる。また、チャンネルにドープされたドープチャンネル構造を用いることで、目空き層からチャンネル層へのキャリア遷移を抑制することができ、より直列抵抗を低くすることができる。
【発明の効果】
【００２２】
以上のように、本発明によれば、ヘテロ接合電界効果トランジスタにおいて、目空き領域を複数の目空き層で構成し、目空き層の最下層を形成する目空き層下層のキャリア濃度に対して、目空き層の他の層のキャリア濃度を１／３倍から３倍の範囲にすることにより、ヘテロ接合電界効果トランジスタの高耐圧化をはかることができる。また、目空き領域を構成する全ての目空き層のキャリア濃度を７×１０+17cm-3以上、５×１０+18cm-3以下に保つことで、目空き領域における表面空乏層の拡大を防ぐことができるため、ヘテロ接合電界効果トランジスタの直列抵抗の増大を抑制することができる。
【００２３】
これにより、高い素子耐圧を有し、かつ、動作時の直列抵抗が小さいヘテロ接合電界効果トランジスタを提供することが可能となり、マイクロ波からミリ波領域で動作する発振器やパワーアンプにおいて、高利得、高出力、高効率な特性と高い信頼性を実現することができる。
【発明を実施するための最良の形態】
【００２４】
［第1実施例、図1］
以下、本発明の第１実施例であるヘテロ接合電界効果トランジスタの製造方法およびその方法によって製造したヘテロ接合電界効果トランジスタについて、図１に基づいて説明する。
【００２５】
図１に示す１段リセス構造のヘテロ接合電界効果トランジスタは、半絶縁性基板４の上面に、バッファ層５、チャンネル層６、第１障壁層７、第２障壁層８、目空き層下層９、目空き層上層１０、コンタクト層１１を形成し、さらにゲート電極１、ソース電極２、ドレイン電極３を備えたものである。
【００２６】
ソース電極２およびドレイン電極３はコンタクト層１１の上面に形成され、コンタクト層１１を高濃度にドープされたｎ型ＧａＡｓ層で構成することにより、ソース電極２およびドレイン電極３はコンタクト層１１とオーミック接合している。
【００２７】
ゲート電極１は、コンタクト層１１および目空き層上層１０を選択リセスエッチングした後の目空き層下層９上に形成される。ゲート金属下層には、Ｐｔ，ＷＳｉ等を用い、蒸着および熱拡散あるいはスパッタ等によりゲート電極１の下部が目空き層下層９に埋め込まれるように形成されている。ゲート電極１とリセス加工部分が保護膜１２で保護されている。これらの半導体層は、ＭＢＥ法，ＭＯＣＶＤ法などを用いたエピタキシャル成長法で形成されている。
【００２８】
つぎに、ヘテロ接合電界効果トランジスタの各層の構成材料について説明する。半絶縁性基板４は、ＧａＡｓ基板またはＩｎＰ基板を使用している。バッファ層５の材料は、ＧａＡｓを用いているが，ＡｌＧａＡｓ，ＩｎＡｌＡｓを用いてもよい。また、これらの材料を組み合わせた層や超格子構造の一般的な層構造を用いてもよい。チャンネル層６は、ｎ型ＩｎＧａＡｓを用いているがｎ型ドープ層、ノンドープ層もしくはそれらの組み合わせまたはＧａＡｓ層でもよい。なお、チャンネルドープ層の方が、目空き層からチャンネル層へのキャリア遷移が抑制されるため、より本構造において直列抵抗低減および高耐圧化の効果を得やすい。第１障壁層７の材料は、ＡｌＧａＡｓを用いているが、ＩｎＧａＰ，ＩｎＡｌＡｓなどの材料を用いてもよい。また、第１障壁層７の伝導型は、ｎ型を用いているが、ノンドープもしくはそれらの組み合わせでもよい。第２障壁層８の材料は、ノンドープＡｌＧａＡｓを用いている。目空き層下層９は、膜厚１０ｎｍで、ｎ型ＡｌＧａＡｓを用いてキャリア濃度が1.5×１０+18cm-3になるように形成している。また、目空き層上層１０は、膜厚２５０ｎｍで、ｎ型ＧａＡｓを用いてキャリア濃度が７×１０+17cm-3になるように形成している。その他、例えば目空き層下層９のキャリア濃度が2.0×１０+18cm-3、目空き層上層１０のキャリア濃度が3.0×１０+18cm-3の組み合わせなどでも良い。コンタクト層１１は、オーミック接合を形成するために、高濃度にドープされたｎ型ＧａＡｓ層で形成されている。
【００２９】
ここで、横方向に、ゲート電極１端部からリセス上端の間、かつ、縦方向に、リセス上端からゲート電極１下端の間に相当する部分の目空き領域は、第１目空き領域１４がｎ型ＡｌＧａＡｓで形成されたキャリア濃度＝1.5×１０+18cm-3の目空き層下層９の一部として構成され、第２目空き領域１５がｎ型ＧａＡｓで形成されたキャリア濃度＝７×１０+17cm-3の目空き層上層１０の一部として構成されている。また、目空き領域内のコンタクト層１６部分は、目空き領域内の極めて小さい領域であるため、目空き領域内の電界集中に関してほとんど影響を与えない。これにより、目空き領域内における層間のキャリア濃度の差が小さいため、電界の集中が緩和され、印加電界によるブレイクダウンの発生を抑えることができる。
【００３０】
また、目空き層下層９を形成しているｎ型ＡｌＧａＡｓのバンドギャップは、目空き層上層１０を形成しているｎ型ＧａＡｓのバンドギャップより大きいため、目空き層下層９と目空き層上層１０との接合面でのバンドギャップの差分がエネルギー段差として発生し、空乏層が形成される。そのため、印加電界が分散され、ゲート・ドレイン（ソース）間の素子耐圧が向上する。
【００３１】
また、電界の集中するゲート電極１の角部１３を、バンドギャップが大きく、衝突イオン化率の小さいｎ型ＡｌＧａＡｓで形成した目空き層下層９で包み込むことにより、ゲート電極１の角部１３への電界の集中を防ぐことができ、素子耐圧をさらに向上させることができる。
【００３２】
なお、目空き層下層９は、ＡｌＧａＡｓ以外のバンドギャップの大きい材料でもよく、例えば、ＩｎＧａＰ，ＩｎＧａＡｌＰ，ＩｎＧａＡｌＡｓなどを用いてもよい。目空き層上層１０は、ＧａＡｓと同程度のバンドギャップの材料を用いてもよい。
【００３３】
つぎに、本実施例のヘテロ接合電界効果トランジスタの目空き層下層９のキャリア濃度と目空き層上層１０のキャリア濃度との関係について図２に基づいて説明する。
【００３４】
図２には、目空き層下層９のキャリア濃度と目空き層上層１０のキャリア濃度との濃度比の変化に対して、ヘテロ接合電界効果トランジスタがブレイクダウンするブレイクダウンの耐圧が示されている。すなわち、図２に示す黒点のデータは目空き層上層１０のキャリア濃度を７×１０+17cm-3に固定し、目空き層下層９のキャリア濃度を変化させたときの濃度比（目空き層下層／目空き層上層）とブレイクダウンの耐圧の関係を示している。同様に、図２に示す白点のデータは目空き層下層９のキャリア濃度を1.5×１０+18cm-3に固定し、目空き層上層１０のキャリア濃度を変化させたときの濃度比（目空き層上層／目空き層下層）とブレイクダウンの耐圧の関係を示している。図２に示された関係から、黒点の濃度比（目空き層下層／目空き層上層）と白点の濃度比（目空き層上層／目空き層下層）とが１．０から３．０の間は、ブレイクダウンの耐圧が高く保たれているが、濃度比が３．０を超えると急激にブレイクダウンの耐圧が低くなっている。また、濃度比を目空き層下層を基準にするために、黒点の濃度比（目空き層下層／目空き層上層）の逆数を取り、黒点の濃度比の逆数（目空き層上層／目空き層下層）の範囲は１から１／３となる。このことから、ブレイクダウンの耐圧を高くするためには目空き層下層９のキャリア濃度に対して、目空き層上層１０のキャリア濃度を１／３倍から３倍の範囲に保つことが必要であることがわかる。
【００３５】
また、目空き領域の表面空乏層を抑制し、高い素子耐圧を保つためには、目空き領域のキャリア濃度を７×１０+17cm-3以上５×１０+18cm-3以下にすることが好ましい。このため目空き層下層９のキャリア濃度と目空き層上層のキャリア濃度は、７×１０+17cm-3以上５×１０+18cm-3以下に保ちつつ、目空き層下層９のキャリア濃度に対して目空き層上層のキャリア濃度が１／３倍から３倍の範囲になるようにすることが望ましい。
【００３６】
［第２実施例、図３］以下、本発明の第２実施例であるヘテロ接合電界効果トランジスタの製造方法およびその方法によって製造したヘテロ接合電界効果トランジスタについて、図３に基づいて説明する。
【００３７】
図３に示す２段リセス構造のヘテロ接合電界効果トランジスタは、半絶縁性基板２４の上面に、バッファ層２５、チャンネル層２６、第１障壁層２７、第２障壁層２８、目空き層下層２９、目空き層上層３０、コンタクト層３１を形成し、さらに、さらにゲート電極２１、ソース電極２２、ドレイン電極２３を備えたものである。
【００３８】
ソース電極２２およびドレイン電極２３はコンタクト層３１の上面に形成され、コンタクト層３１を高濃度にドープされたｎ型ＧａＡｓ層で構成することにより、ソース電極２２およびドレイン電極２３はコンタクト層３１とオーミック接合している。
【００３９】
ゲート電極２１は、コンタクト層３１を広く選択リセスエッチングし、さらに、露出した目空き層上層２９を狭くリセスエッチングした後に、ゲート電極２１の下部が目空き層下層２８に埋め込まれるように形成されている。埋め込み方法は実施例１と同様である。これにより、ゲート・ドレイン（ソース）間に多段リセス溝が形成されることになる。ゲート電極２１とリセス加工部分は保護膜３２で保護されている。これらの層は、ＭＢＥ法，ＭＯＣＶＤ法などを用いたエピタキシャル成長法で形成されている。ここで、第２実施例のヘテロ接合電界効果トランジスタの各層の構成材料は、第１実施例の各層を構成している材料と同じ材料を用いている。
【００４０】
この２段リセス構造のヘテロ接合電界効果トランジスタは、ゲート電極２１とソース電極２２の間およびゲート電極２１とドレイン電極２３の間に至る経路が２段構造に形成されることで、印加される電界が段ごとに多段ステップ化されるので、１段に加わる電界は１段リセス構造より小さくなり、第１実施例の１段リセス構造に比較して、素子耐圧が向上している。
【００４１】
また、図３に示す横方向に、ゲート電極２１端からコンタクト層１１０の下端の間、かつ、縦方向に、コンタクト層３１の下端からゲート電極２１下端の間に相当する部分の目空き領域は、第１目空き領域３３がｎ型ＡｌＧａＡｓで形成されたキャリア濃度＝２×１０+18cm-3の目空き層下層２９の一部として構成され、第２目空き領域３４がｎ型ＧａＡｓで形成されたキャリア濃度＝２×１０+18cm-3の目空き層３０の一部として構成されている。これにより、目空き領域内における層間のキャリア濃度の濃度比を同等にしているため、第１実施例に比較して、さらに、電界の集中を緩和し、印加電界によるブレイクダウンの発生を抑えることができている。
【００４２】
また、目空き層下層２９の膜厚が５ｎｍ以上１０ｎｍ以下、かつ目空き層３０の膜厚が２０ｎｍ以上３０ｎｍ以下にすることが好ましい。これにより目空き領域の全体が空乏化しないようにすることが可能となる。
【００４３】
なお、第１実施例と第２実施例において、コンタクト層と障壁層の間に形成する複数の層からなる目空き層は２層の場合しか示さなかったが、３層以上の複数の層からなる目空き層を形成しても良い。また、第１実施例と第２実施例において、障壁層が１層構造でかつノンドープ層で形成したドープチャンネルヘテロ接合電界効果トランジスタで構成してもよい。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施例の製造方法によって製造されたヘテロ接合電界効果トランジスタ。
【図２】目空き層の層間の濃度比とブレイクダウンの耐圧の関係。
【図３】本発明の第２実施例の製造方法によって製造されたヘテロ接合電界効果トランジスタ。
【図４】従来の１段リセス構造のヘテロ接合電界効果トランジスタ。
【図５】従来の２段リセス構造のヘテロ接合電界効果トランジスタ。
【符号の説明】
【００４５】
１，２１，８１，１０１…ゲート電極
２，２２，８２，１０２…ソース電極
３，２３，８３，１０３…ドレイン電極
４，２４，８４，１０４…半絶縁性基板
５，２５，８５，１０５…バッファ層
６，２６，８６，１０６…チャンネル層
７，８，２７，２８，８７，８８，１０７，１０８…障壁層
１１，３１，５１，９０，１１０…コンタクト層
８９，１０９…目空き層
９，２９，９２…目空き層下層
１０，３０，９３…目空き層上層
１４，３３，９２，１１２…第１目空き領域
１５，３４，９３，１１３…第２目空き領域
１２，３２，９１，１１１…保護膜
【図１】
2005252276.tif 000003
【図２】
2005252276.tif 000004
【図３】
2005252276.tif 000005
【図４】
2005252276.tif 000006
【図５】
2005252276.tif 000007