(57)【要約】【課題】  異常発振を防止する、部品点数の少ない小型の高周波増幅器を提供する。【解決手段】  ＦＥＴ２とＦＥＴ３とが段間整合回路４により２段接続した回路が形成されたＩＣチップ１０を回路基板に搭載する。ＦＥＴ２のゲートに接続する高周波信号入力電極は回路基板上の高周波信号入力用電極に導電性ワイヤ１１で接続されており、この回路基板上の高周波信号入力用電極と入力整合回路１とが接続されている。この接続点と接地との間にはキャパシタ１２が接続されている。このキャパシタ１２のキャパシタンスＣと導電性ワイヤ１１のインダクタンスＬとで、高周波増幅器の安定係数Ｋが１未満となる周波数帯域を共振周波数とする共振回路を構成することで、安定係数Ｋを１以上に改善して異常発振を防止する。【選択図】  図１
2005064747.tif 000002
【特許請求の範囲】
【請求項１】
単一の半導体増幅素子、または複数段接続された半導体増幅素子を用いた高周波増幅器において、
前記半導体増幅素子はＩＣチップに形成されており、
前記単一の半導体増幅素子の高周波信号入力電極または前記複数段接続された半導体増幅素子の初段の半導体増幅素子の高周波信号入力電極と、前記ＩＣチップを搭載する回路基板の基板側高周波信号入力用電極とを導電性ワイヤで接続し、
自身のキャパシタンスと前記導電性ワイヤのインダクタンスとの共振により、高周波増幅器の安定係数Ｋが１未満となる周波数帯域での利得を抑制させるキャパシタを前記高周波信号入力電極または前記基板側高周波信号入力用電極と接地との間の前記電極近傍に接続することを特徴とする高周波増幅器。
【請求項２】
前記高周波信号入力電極または前記基板側高周波信号入力用電極に抵抗器を接続した請求項１に記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波増幅器、特にＩＣチップに設けられた半導体増幅素子を用いた高周波増幅器に関するものである。
【背景技術】
【０００２】
従来、高周波増幅器の半導体増幅素子として、バイポーラトランジスタ（以下、単に「トランジスタ」という。）や、電界効果トランジスタ（以下、単に「ＦＥＴ」という。）が使用されており、このトランジスタやＦＥＴを単一で、または複数段接続して使用している。特に、パワーアンプに用いられるトランジスタおよびＦＥＴは、増幅率を大きくとるため、エミッタ（ソース）接地で使用されている。
【０００３】
また、このような高周波増幅器では、使用周波数帯域での発振を防止するため、単一のトランジスタ（ＦＥＴ）であればこのトランジスタ（ＦＥＴ）の入力端子に入力整合回路が接続されている。また、複数段接続されたトランジスタ（ＦＥＴ）であれば、初段のトランジスタ（ＦＥＴ）の入力端子に入力整合回路を接続している。この入力整合回路は、トランジスタ（ＦＥＴ）の使用周波数帯域での安定係数Ｋが１以上なるように設定されており、このような入力整合回路を用いることで、トランジスタ（ＦＥＴ）を含む高周波増幅器は安定して高周波信号を増幅する。
【０００４】
しかしながら、入力整合回路は、トランジスタ（ＦＥＴ）の使用周波数帯域での安定係数Ｋを１以上にするものであり、使用周波数帯域以外の周波数において、安定係数Ｋが１未満になる可能性がある。
【０００５】
図３は、トランジスタ（ＦＥＴ）の入力端子に入力整合回路のみを接続した場合の高周波増幅器の安定係数ＫおよびＳ21（利得）の周波数特性を示した一例である。図３に示すように、前述の回路構成では、所定周波数（図３では２ＧＨｚ）でのＳ21が局所的に増加するとともに、安定係数Ｋが１未満となる。このような場合、この周波数において、トランジスタ（ＦＥＴ）が異常発振する可能性がある。
【０００６】
このような異常発振を防止する方法として、トランジスタ（ＦＥＴ）のベース（ゲート）と接地との間に、前記異常発振周波数での利得を抑制してこの周波数での安定係数を１以上にするＬＣＲ共振回路を備えた高周波増幅器が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開平６−１８８６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、特許文献１に開示された高周波増幅器では、ＬＣＲ回路をそれぞれ個別のインダクタ、コンデンサ、抵抗器で構成しており、部品点数が増加するとともに、該部品群を実装するスペースが必要となるため小型化に適さない。
【０００８】
この発明の目的は、使用周波数帯域以外の周波数での異常発振を防止する、部品点数の少ない小型の高周波増幅器を提供することにある。
【課題を解決するための手段】
【０００９】
この発明は、単一の半導体増幅素子、または複数段接続された半導体増幅素子を用いた高周波増幅器において、半導体素子がＩＣチップに形成されており、単一の半導体増幅素子の高周波信号入力電極または複数段接続された半導体増幅素子の初段の半導体増幅素子の高周波信号入力電極とＩＣチップを搭載する回路基板の基板側高周波信号入力用電極とを導電性ワイヤーで接続し、該導電性ワイヤーのインダクタンスと自身のキャパシタンスとの共振により高周波増幅器の安定係数Ｋが１未満となる周波数帯域での利得を抑制させるキャパシタをＩＣチップの高周波信号入力電極または回路基板の基板側高周波信号入力用電極と接地との間の電極近傍に接続することを特徴としている。
【００１０】
この構成では、トランジスタ（ＦＥＴ）がＩＣチップに形成されており、このＩＣチップのトランジスタ（ＦＥＴ）の高周波信号入力電極と、このＩＣチップを搭載する回路基板の基板側高周波信号入力用電極が導電性ワイヤで接続されていることを利用し、この導電性ワイヤのインダクタンスを異常発振を防止する共振に利用する。
【００１１】
すなわち、回路基板に形成された高周波信号入力用電極と接地との間に、または、ＩＣチップに形成された高周波信号入力電極と接地用電極との間にキャパシタを接続し、このキャパシタのキャパシタンス成分と導電性ワイヤのインダクタンス成分とで等価的に共振回路を形成する。この共振回路を設けることで、高周波増幅器の安定係数Ｋが１未満の異常発振し得る周波数での利得を抑制して、安定係数Ｋを１以上にする。この際、導電性ワイヤのインダクタンス成分は、このワイヤの材質および形状で予め決定されるので、この導電性ワイヤのインダクタンス成分に基づいて異常発振する周波数帯域に共振周波数が一致するように、キャパシタのキャパシタンス成分を決定する。
【００１２】
また、この発明は、ＩＣチップの高周波信号入力電極または回路基板の基板側高周波信号入力用電極に抵抗器を接続したことを特徴としている。
【００１３】
この構成では抵抗器を直列に挿入することでさらに安定係数Ｋが改善される。
【発明の効果】
【００１４】
この発明によれば、ＦＥＴを備えるＩＣチップと回路基板とを接続する導電性ワイヤのインダクタンス成分を利用し、ＩＣチップ以外にキャパシタを設けるだけで、異常発振を防止する高周波増幅器を構成することができる。すなわち、異常発振を防止する高周波増幅器を簡素な構造で実現することができる。
【００１５】
また、この発明によれば、前述の回路の初段のＦＥＴのゲートに安定化抵抗を接続することで、異常発振をさらに確実に防止する高周波増幅器を実現することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態に係る高周波増幅器について、図１、図２を参照して説明する。なお、本実施形態では、ＦＥＴを２段接続してなる高周波増幅器について説明する。
図１は、本実施形態に係る高周波増幅器の等価回路図である。
図１において、１は入力整合回路、２は初段のＦＥＴ、３は最終段（２段目）のＦＥＴ、４は段間整合回路、５は出力整合回路、１０はＦＥＴ２、ＦＥＴ３、段間整合回路４を備えたＩＣチップ、１１は導電性ワイヤ、１２はキャパシタ、１３，１４は抵抗器、１５，１６はインダクタ、１０１は入力端子、１０２は出力端子である。また、ＶDD1 ，VDD2はドレイン電圧供給端子、ＶGG1 ，ＶGG2 はゲート電圧供給端子である。
【００１７】
ＩＣチップ１０には、ＦＥＴ２、ＦＥＴ３、およびキャパシタからなる段間整合回路４とが形成されており、ＦＥＴ２のドレインＤが段間整合回路４のキャパシタを介してＦＥＴ３のゲートＧに接続されている。なお、段間整合回路は、キャパシタで構成されるものには限定されず、例えば、さらにインダクタを直列に接続する構成等もあり得る。
【００１８】
ＩＣチップ１０は、入力整合回路１や出力整合回路２が形成または実装された回路基板の表面に実装（搭載）されており、ＦＥＴ２のゲートＧ、ドレインＤ、およびソースＳと、ＦＥＴ３のゲートＧ、ドレインＤ、およびソースＳは所定の接続方法で回路基板表面に形成された電極に接続している。例えば、ＦＥＴ２のゲートＧに接続する入力電極は導電性ワイヤ１１により回路基板上の高周波信号入力用電極（ランド）に接続している。
【００１９】
ＦＥＴ２のゲートＧは導電性ワイヤ１１および高周波信号入力用電極（ランド）を介して、同じく回路基板に形成された入力整合回路１に接続するとともに、回路基板に実装された抵抗器１３を介してゲート電圧供給端子ＶGG1 に接続している。また、導電性ワイヤ１１と入力整合回路１との接続点は、所定のキャパシタンスＣを有するキャパシタ１２を介して接地している。このキャパシタ１２は、回路基板の厚み方向に所定面積で対向する電極対で形成してもよく、回路基板上に実装するチップコンデンサを用いてもよい。なお、キャパシタ１２は、入力整合回路１と導電性ワイヤ１１との間で、可能な限り導電性ワイヤ１１に近接する位置、すなわち、回路基板上の高周波信号入力用電極（ランド）に近接する位置に形成または実装する。
【００２０】
また、ＦＥＴ２のドレインＤは段間整合回路４に接続するとともに、回路基板上のＩＣチップ用電極、および回路基板上に実装または形成されたインダクタ１５を介してドレイン電圧供給端子ＶDD1 に接続している。
【００２１】
ＦＥＴ３のゲートＧは段間整合回路４に接続するとともに、回路基板上のＩＣチップ用電極、および回路基板上に実装された抵抗器１４を介してゲート電圧供給端子ＶGG2 に接続している。
【００２２】
また、ＦＥＴ３のドレインＤは、回路基板上のＩＣチップ用電極を介して、回路基板に形成された出力整合回路５に接続するとともに、回路基板に実装または形成されたインダクタ１６を介してドレイン電圧供給端子ＶDD2 に接続している。
【００２３】
また、ＦＥＴ２、ＦＥＴ３のソースＳは接地している。具体的には、ＦＥＴ２，３のソースＳは、それぞれ回路基板上のＩＣチップ用電極を介して、回路基板に形成されている接地電極に接続するか、ＩＣチップ内に形成されている接地用電極を介して、回路基板に形成されている接地電極に接続している。
【００２４】
このような構成の高周波増幅器では、入力端子１０１に入力された高周波信号がＦＥＴ２に入力されて増幅される。この際、入力端子１０１とＦＥＴ２との間に入力整合回路１が挿入されていることにより、入力端子１０１に接続する外部回路とＦＥＴ２とのインピーダンス整合がされるので、高周波信号が低損失にＦＥＴ２へ入力される。ＦＥＴ２は、ゲート電圧供給端子ＶGG1 から供給されるゲート電圧と、ドレイン電圧供給端子ＶDD1 から供給されるドレイン電圧とに基づいて作動し、入力された高周波信号を増幅して、ＦＥＴ３に出力する。ＦＥＴ２とＦＥＴ３とは段間整合回路４により整合されるので、増幅された高周波信号が低損失にＦＥＴ３へ伝送される。ＦＥＴ３は、ゲート電圧供給端子ＶGG2 から供給されるゲート電圧と、ドレイン電圧供給端子ＶDD2 から供給されるドレイン電圧とに基づいて作動し、入力された高周波信号を増幅して、出力整合回路５を介して出力端子１０２に出力する。出力整合回路５は、ＦＥＴ３のドレインＤと出力端子１０２に接続する外部回路とのインピーダンス整合を行い、ＦＥＴ３で増幅した高周波信号を低損失に出力端子１０２に出力する。
【００２５】
このような構成において、導電性ワイヤ１１は所定のインダクタンスＬを有するので、入力整合回路１と導電性ワイヤ１１との接続点と接地との間に接続されたキャパシタ１２と、前記導電性ワイヤ１１とで等価的に共振回路（トラップ回路）を形成することができる。
【００２６】
ここで、導電性ワイヤ１１のインダクタンスＬに基づいて、高周波増幅器の安定係数Ｋが１未満となる周波数（異常発振し得る周波数）が共振周波数となるように、キャパシタ１２のキャパシタンスＣを設定する。このような共振回路を設けることで、この共振周波数での利得が抑制され、安定係数Ｋが１以上に改善される。
【００２７】
図２は、前述のようにキャパシタンスＣを設定した本実施形態の構成の高周波増幅器のＳ12（利得）および安定係数Ｋの周波数特性を示した図である。
図２に示すように、所定キャパシタンスに設定したキャパシタを用いることにより、安定係数Ｋを全周波数帯域に亘り１以上にすることができる。これにより、高周波増幅器が異常発振することを防止できる。
【００２８】
以上のように、ＦＥＴを備えるＩＣチップとこのＩＣチップを搭載する回路基板とを接続する導電性ワイヤのインダクタンス成分を利用し、別途キャパシタを設けるだけで、異常発振を防止する高周波増幅器を構成することができる。すなわち、異常発振を防止する高周波増幅器を簡素な構造で実現することができる。
【００２９】
なお、前述の実施形態ではＦＥＴについて説明したが、バイポーラトランジスタを用いた高周波増幅器にも前述の構成は適用できる。
【００３０】
また、前述の実施形態では、２段接続したＦＥＴについて説明したが、単一のＦＥＴによる高周波増幅器や、３段以上に接続したＦＥＴからなる高周波増幅器についても前述の構成は適用できる。
【００３１】
また、前述の実施形態では、ＩＣチップ外部にキャパシタを形成（実装）した構成を示したが、ＩＣチップ内部の初段のＦＥＴのゲートに接続する高周波信号入力電極と接地用電極との間にキャパシタを形成してもよい。
【００３２】
また、前述の説明では、初段のＦＥＴのゲートに直接接続する高周波信号入力電極を回路基板上の高周波信号入力用電極に導電性ワイヤで接続する構成を示したが、ゲートと高周波信号入力電極との間に安定化抵抗（抵抗器）を接続する構造を用いてもよい。このように安定化抵抗を初段のＦＥＴのゲートに接続することで、高周波増幅器の利得が抑制されて、さらに安定係数Ｋが改善される。これにより、さらに異常発振を生じにくい高周波増幅器を形成することができる。なお、安定化抵抗は、回路基板上に形成された高周波信号入力用電極と入力整合回路との接続点と、ゲート電圧供給端子との間に、その一端を前記接続点に接続して設ける、すなわち、ＩＣチップ外部に接続して設けても良く、さらには、導電性ワイヤの抵抗成分を利用してもよい。
【図面の簡単な説明】
【００３３】
【図１】本発明の高周波増幅器の等価回路図
【図２】本発明の高周波増幅器の安定係数およびＳ21（利得）の周波数特性を示した図
【図３】トランジスタ（ＦＥＴ）の入力端子に入力整合回路のみを接続した場合の高周波増幅器の安定係数およびＳ21（利得）の周波数特性を示した図
【符号の説明】
【００３４】
１−入力整合回路
２，３−ＦＥＴ
４−段間整合回路
５−出力整合回路
１０−ＩＣチップ
１１−導電性ワイヤ
１２−キャパシタ
１３，１４−抵抗器
１５，１６−インダクタ
１０１−入力端子
１０２−出力端子
【図１】
2005064747.tif 000003
【図２】
2005064747.tif 000004
【図３】
2005064747.tif 000005