(57)【要約】【課題】  半導体装置の不揮発性キャパシタ、それを含む半導体メモリ素子およびその動作方法を提供する。【解決手段】  下部電極と、誘電体層と、上部電極とが順次に積層された構成を有し、前記誘電体層が、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜を含む半導体装置のキャパシタ、そのキャパシタを含む半導体メモリ素子、および前記半導体メモリ素子の動作方法を提供する。【選択図】  図１
2005183979.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と、
誘電体層と、
上部電極とが順次に積層された構成を有し、
前記誘電体層が、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜を含むことを特徴とする半導体装置のキャパシタ。
【請求項２】
前記誘電体層は、
前記下部電極の上に積層された第１絶縁膜と、
前記第１絶縁膜の上に積層された前記相転移膜と、
前記相転移膜の上に積層された第２絶縁膜と、を含むことを特徴とする請求項１に記載の半導体装置のキャパシタ。
【請求項３】
前記第１絶縁膜は、前記相転移膜より誘電定数の大きい誘電膜であることを特徴とする請求項２に記載の半導体装置のキャパシタ。
【請求項４】
前記誘電膜は、シリコン酸化膜、タンタル酸化膜およびアルミニウム酸化膜のうちのいずれか１つであることを特徴とする請求項３に記載の半導体装置のキャパシタ。
【請求項５】
前記第２絶縁膜は、前記相転移膜より誘電定数の大きい誘電膜であることを特徴とする請求項２に記載の半導体装置のキャパシタ。
【請求項６】
前記誘電膜は、シリコン酸化膜、タンタル酸化膜およびアルミニウム酸化膜のうちのいずれか１つであることを特徴とする請求項５に記載の半導体装置のキャパシタ。
【請求項７】
前記相転移膜は、注入された電子により前記相転移膜の少なくとも一成分が分離して印加電圧の範囲に応じて顕著に異なる２つの抵抗特性を示す誘電膜であることを特徴とする請求項１に記載の半導体装置のキャパシタ。
【請求項８】
前記誘電膜は、Ｎｂ2Ｏ5膜であることを特徴とする請求項７に記載の半導体装置のキャパシタ。
【請求項９】
前記第１絶縁膜、前記相転移膜および前記第２絶縁膜の厚さの比が５：６：５であることを特徴とする請求項２に記載の半導体装置のキャパシタ。
【請求項１０】
トランジスタとキャパシタとを含む半導体メモリ素子において、
前記キャパシタは、
下部電極と、誘電体層と、上部電極とが順次に積層された構成を有し、
前記誘電体層が、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜を含むことを特徴とする半導体メモリ素子。
【請求項１１】
前記誘電体層は、
前記下部電極の上に積層された第１絶縁膜と、
前記第１絶縁膜の上に積層された前記相転移膜と、
前記相転移膜の上に積層された第２絶縁膜と、を含むことを特徴とする請求項１０に記載の半導体メモリ素子。
【請求項１２】
前記第１絶縁膜は、前記相転移膜より誘電定数の大きい誘電膜であることを特徴とする請求項１１に記載の半導体メモリ素子。
【請求項１３】
前記誘電膜は、シリコン酸化膜、タンタル酸化膜およびアルミニウム酸化膜のうちのいずれか１つであることを特徴とする請求項１２に記載の半導体メモリ素子。
【請求項１４】
前記第２絶縁膜は、前記相転移膜より誘電定数の大きい誘電膜であることを特徴とする請求項１１に記載の半導体メモリ素子。
【請求項１５】
前記誘電膜は、シリコン酸化膜、タンタル酸化膜およびアルミニウム酸化膜のうちのいずれか１つであることを特徴とする請求項１４に記載の半導体メモリ素子。
【請求項１６】
前記相転移膜は、注入された電子により前記相転移膜の少なくとも一成分が分離して印加電圧の範囲に応じて顕著に異なる２つの抵抗特性を示す誘電膜であることを特徴とする請求項１０に記載の半導体メモリ素子。
【請求項１７】
前記相転移膜は、注入された電子により前記相転移膜の少なくとも一成分が分離して印加電圧の範囲に応じて顕著に異なる２つの抵抗特性を示す誘電膜であることを特徴とする請求項１１に記載の半導体メモリ素子。
【請求項１８】
前記誘電膜は、Ｎｂ2Ｏ5膜であることを特徴とする請求項１６に記載の半導体メモリ素子。
【請求項１９】
前記第１絶縁膜、前記相転移膜および前記第２絶縁膜の厚さの比が５：６：５であることを特徴とする請求項１１に記載の半導体メモリ素子。
【請求項２０】
トランジスタとキャパシタとを含み、前記キャパシタが、下部電極と、誘電体層と、上部電極とが順次に積層された構成を有し、前記誘電体層が、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜を含む半導体メモリ素子の動作方法において、
前記相転移膜の絶縁性を変化させる段階と、
前記トランジスタをオン状態にし、前記キャパシタに書込み電圧を印加する段階と、を含むことを特徴とする半導体メモリ素子の動作方法。
【請求項２１】
前記相転移膜の絶縁性は、前記相転移膜に電子を注入させて変化させることを特徴とする請求項２０に記載の半導体メモリ素子の動作方法。
【請求項２２】
前記キャパシタに電圧を印加して、前記相転移膜に電子を注入することを特徴とする請求項２１に記載の半導体メモリ素子の動作方法。
【請求項２３】
トランジスタとキャパシタとを含み、前記キャパシタが、下部電極と、誘電体層と、上部電極とが順次に積層された構成を有し、前記誘電体層が、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜を含む半導体メモリ素子の動作方法において、
前記トランジスタをオン状態にし、前記キャパシタに読込み電圧を印加して電流を測定する段階と、
前記測定された電流を基準値と比較する段階と、を含むことを特徴とする半導体メモリ素子の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子とそれを含む半導体メモリ素子に係り、特に、半導体装置の不揮発性キャパシタ、その不揮発性キャパシタを含む半導体メモリ素子およびその半導体メモリ素子の動作方法に関する。
【背景技術】
【０００２】
半導体メモリ素子は、基本的にトランジスタとキャパシタとを含む。最近、キャパシタを代替するための多様な貯蔵媒体が開発されている。それらの中でも、磁気メモリ素子に含まれる磁気トンネル接合（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌｉｎｇ  Ｊｕｎｃｔｉｏｎ：ＭＴＪ）セルが代表的である。
【０００３】
半導体メモリ素子としては、できるだけ集積度の高いものが良く、動作速度が速く、かつ電源がオフになった後にも、保存されたデータが消去されない不揮発特性に優れたものが良い。
【０００４】
現在、広く使われている半導体メモリ素子の中で、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、集積度が高く、動作速度の速い利点を有しているが、不揮発性特性を有していない。したがって、ＤＲＡＭの場合、電源がオフになった後は、保存されたデータは全て消失されてしまう。
【０００５】
フラッシュメモリ素子の場合、ＤＲＡＭと違って不揮発性特性を有しているが、ＤＲＡＭに比べて集積度が低く、かつ動作速度が遅い。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする第１の技術的課題は、前記問題点を改善するためのものであって、不揮発性を有する半導体装置のキャパシタを提供するところにある。
【０００７】
本発明が解決しようとする第２の技術的課題は、前記キャパシタを含み、ＤＲＡＭのように動作速度が速く、フラッシュメモリ素子のように不揮発性を有する半導体メモリ素子を提供するところにある。
【０００８】
本発明が解決しようとする第３の技術的課題は、このような半導体メモリ素子の動作方法を提供するところにある。
【課題を解決するための手段】
【０００９】
前記第１の技術的課題を解決するために、本発明は、下部電極と、誘電体層と、上部電極とが順次に積層された構成を有し、前記誘電体層が、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜を含むことを特徴とする半導体装置のキャパシタを提供する。
本発明において、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜とは、電子、光等の注入による相変化によって絶縁特性が変化して、印加される電圧に応じて明確に異なる低い電気抵抗値と高い電気抵抗値のいずれかを示す特性を有する膜を言う。
【００１０】
前記誘電体層は、前記下部電極の上に積層された第１絶縁膜と、前記第１絶縁膜の上に積層された前記相転移膜と、前記相転移膜の上に積層された第２絶縁膜とを含むことができる。前記第１絶縁膜および第２絶縁膜は、前記相転移膜より誘電定数の大きい誘電膜であってもよい。この際、前記誘電膜は、シリコン酸化膜、タンタル酸化膜およびアルミニウム酸化膜のうちのいずれか１つであってもよい。
【００１１】
前記相転移膜は、注入された電子により前記相転移膜の少なくとも一成分が分離して印加電圧の範囲に応じて顕著に異なる２つの抵抗特性を示す誘電膜であってもよい。この誘電膜としてＮｂ2Ｏ5膜を用いることができる。
前記第１絶縁膜、前記相転移膜および前記第２絶縁膜の厚さの比は５：６：５であることが好ましい。
【００１２】
前記第２の技術的課題を解決するために、本発明は、トランジスタとキャパシタとを含む半導体メモリ素子において、前記キャパシタは、下部電極と、誘電体層と、上部電極とが順次に積層された構成を有し、前記誘電体層が、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜を含むことを特徴とする半導体メモリ素子を提供する。
【００１３】
ここで、前記誘電体層は、前記第１の技術的課題を解決するために提供された前記キャパシタであってもよい。
【００１４】
前記第３の技術的課題を解決するために、本発明は、トランジスタとキャパシタとを含み、前記キャパシタが、下部電極と、誘電体層と、上部電極とが順次に積層された構成を有し、前記誘電体層が、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜を含む半導体メモリ素子の動作方法において、前記相転移膜の絶縁性を変化させる段階と、前記トランジスタをオン状態にし、前記キャパシタに書込み電圧を印加する段階とを含むことを特徴とする半導体メモリ素子の動作方法を提供する。
【００１５】
前記相転移膜の絶縁性は、前記相転移膜に電子を注入させて変化させ、前記電子は前記キャパシタに電圧を印加して前記相転移膜に注入することができる。
【００１６】
本発明は、また、前記第３の技術的課題を解決するために、トランジスタとキャパシタとを含み、前記キャパシタが、下部電極と、誘電体層と、上部電極とが順次に積層された構成を有し、前記誘電体層が、絶縁性が変化した後に顕著に異なる２つの抵抗特性を示す相転移膜を含む半導体メモリ素子の動作方法において、前記トランジスタをオン状態にし、前記キャパシタに読込み電圧を印加して電流を測定する段階と、前記測定された電流を基準値と比較する段階と、を含むことを特徴とする半導体メモリ素子の動作方法を提供する。
【発明の効果】
【００１７】
このような本発明の半導体メモリ素子を用いれば、データ処理速度はＤＲＡＭのように速く、かつフラッシュメモリ素子のように電源がオフになった後にも保存されたデータが揮発されない、ＤＲＡＭの利点とフラッシュメモリ素子の利点をいずれも有する半導体メモリ素子を具現できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態による半導体装置の不揮発性キャパシタ、それを含む半導体メモリ素子およびその動作方法について、添付図面を参照して詳細に説明する。この説明において、図面に示された層や領域の厚さは明細書の明確性のために誇張して示した。
【００１９】
図１に示すとおり、本発明の実施形態による半導体装置の不揮発性キャパシタ（以下、本発明のキャパシタという）Ｃは、下部電極４０、誘電体層４２および上部電極４４を含む。ここで、下部電極４０としては、例えば、白金（Ｐｔ）よりなる電極が例示される。上部電極４４としては、例えば、ルテニウム（Ｒｕ）よりなる電極が例示される。下部電極４０および上部電極４４は、相互に異なる物質よりなる電極であるが、この下部電極４０および上部電極４４を形成する材料は、通常、誘電体層４２の種類に応じて決定される。誘電体層４２は、順次に積層された第１絶縁膜４２ａ、相転移膜４２ｂおよび第２絶縁膜４２ｃを含む。下部電極４０と第１絶縁膜４２ａとの間に異なる物質膜がさらに設けられていてもよく、第２絶縁膜４２ｃと上部電極４４との間にも異なる物質膜がさらに設けられていてもよい。第１絶縁膜４２ａとしては、所定の厚さと誘電定数とを有する誘電膜、例えば、シリコン酸化膜（ＳｉＯ2）、タンタル酸化膜（Ｔａ2Ｏ5）またはアルミニウム酸化膜（Ａｌ2Ｏ3）などが挙げられる。第２絶縁膜４２ｃは、第１絶縁膜４２ａと同じものが望ましいが、第１絶縁膜４２ａと異なる誘電膜であってもよい。
【００２０】
図１に示したキャパシタＣにおいて、相転移膜４２ｂに印加される電圧（以下、第３電圧という）は、第１絶縁膜４２ａに印加される電圧（以下、第１電圧という）または第２絶縁膜４２ｃに印加される電圧（以下、第２電圧という）と同じか、それらより大きいことが望ましい。
【００２１】
キャパシタＣの各構成要素に印加される電圧は、各構成要素のキャパシタンスに反比例するところ、前記第３電圧が前記第１電圧および第２電圧と同じか、それらより大きくなるためには、第１絶縁膜４２ａおよび第２絶縁膜４２ｃのキャパシタンスは相転移膜４２ｂのキャパシタンスと同じか、相転移膜４２ｂのキャパシタンスより大きくなければならない。
【００２２】
これにより、第１絶縁膜４２ａ、第２絶縁膜４２ｃおよび相転移膜４２ｂの厚さと対向する面積が同じ場合、相転移膜４２ｂは、第１絶縁膜４２ａおよび第２絶縁膜４２ｃより誘電定数の小さい誘電膜であることが望ましい。この相転移膜４２ｂとして、例えば、所定厚さのニオビウム酸化膜（Ｎｂ2Ｏ5）を用いることができる。
【００２３】
相転移膜４２ｂが、図５に示すように、酸素比率によって多様な相が存在するＮｂ2Ｏ5である場合、相転移膜４２ｂに電子が注入されると、Ｎｂ2Ｏ5の少なくとも１つの酸素原子（Ｏ）が分離されて相転移膜４２ｂの絶縁特性が変化する。第１絶縁膜４２ａおよび第２絶縁膜４２ｃは、前記分離された酸素原子が相転移膜４２ｂの外へ漏出することを防止する。
【００２４】
図２は、下部電極４０として白金電極、上部電極４４としてルテニウム電極、第１絶縁膜４２ａとして５０Åのタンタル酸化膜、相転移膜４２ｂとして６０Åのニオビウム酸化膜、第２絶縁膜４２ｃとして５０Åのタンタル酸化膜をそれぞれ備えるキャパシタ（以下、実験用キャパシタと称する）の抵抗特性を示す。
図２において、参照符号△と◇は、絶縁破壊された相転移膜４２ｂを備える前記実験用キャパシタに電圧を印加した時に現れる電流の変化、すなわち前記実験用キャパシタの抵抗変化を示す。
【００２５】
図２において、参照符号△と◇とで表したグラフから、相転移膜４２ｂの絶縁性が破壊された前記実験用キャパシタに電圧が印加された場合、測定される電流は１０-2Ａ程度であることが分かる。しかし、前記実験用キャパシタに印加された電圧が所定値を超えると、例えば、２Ｖを超えると、前記実験用キャパシタにおける電流は１０-11Ａ程度に大きく落ちることが分かる。これは、抵抗の急増を意味する。また、前記実験用キャパシタの電流が１０-11Ａ程度に落ちた後には、電圧を上げても前記実験用キャパシタの電流は大きく増加しないということが分かる。
【００２６】
以下、相転移膜４２ｂの絶縁性が破壊された前記実験用キャパシタを第１状態キャパシタと称し、前記第１状態キャパシタで相対的に高い電流が測定される電圧を第１電圧と称し、前記第１電圧で測定された電流より顕著に低い電流が測定される電圧を第２電圧と称する。
【００２７】
図２における参照符号▽および○は、前記第１状態キャパシタに前記第２電圧を印加して前記第１状態キャパシタの電流を顕著に低下させた後、前記第１状態キャパシタに前記第１電圧を印加した時に現れる前記第１状態キャパシタの電流変化を示す。
【００２８】
図２に示す参照符号▽と○とで表したグラフから、前記第１状態キャパシタに前記第２電圧が印加されて前記第１状態キャパシタの電流が大きく低下した後には、前記第１状態キャパシタに前記第１電圧を再び印加しても、前記第１状態キャパシタの電流は増加しないということが分かる。これは、前記第１状態キャパシタに前記第２電圧が印加されることによって前記第１状態キャパシタの抵抗が高くなった後には、前記第１状態キャパシタに如何なる電圧を印加しても前記第１状態キャパシタの高い抵抗状態は保持され続けるということを意味する。
【００２９】
前記第１状態キャパシタのこのような電流特性（抵抗特性）を利用して、キャパシタＣに不揮発性状態でデータを保存することができる。例えば、前記第１状態キャパシタの電流が高い状態、すなわち、抵抗が低い状態をキャパシタＣに任意のデータ、例えばビットデータ１が記録されたものと見なすことができる。そして、前記第１状態キャパシタの抵抗が高い状態をキャパシタＣに任意のデータ、例えば、ビットデータ０が記録されたものと見なすことができる。
【００３０】
後者の場合、前述したように、前記第１状態キャパシタの抵抗が低くなった後には、印加電圧の有無に関係なく前記低くなった抵抗状態が保持され続けるので、キャパシタＣに保存されたビットデータ０は、印加電圧の有無に関係なく揮発されず、失われない。
【００３１】
次いで、本発明者は、前記実験用キャパシタの耐久性について試験した。前記耐久性試験において、前記実験用キャパシタを前記第１状態キャパシタにした後、前記第１状態キャパシタを抵抗の高い状態または抵抗の低い状態にし、前記第１状態キャパシタの電流を測定する過程を反復して行った。
【００３２】
図３は、前記耐久性試験の結果を示す。図３において、参照符号□は、前記第１状態キャパシタが抵抗の低い状態である時に測定された電流（以下、第１電流という）を示し、参照符号○は、前記第１状態キャパシタが抵抗の高い状態である時に測定された電流（以下、第２電流という）を示す。
【００３３】
図３に示すとおり、前記耐久性試験では、測定の度に前記第１電流および第２電流が異なったが、前記第２電流は前記第１電流より常に１０倍以上であった。
【００３４】
このような結果は、本発明のキャパシタの耐久性が優秀であることを意味する。そして、前記耐久性試験の結果から、前記第２電流が前記第１電流より１０倍以上大きいので、前記実験用キャパシタより測定される電流が前記第１電流であるか、前記第２電流であるかを明確に区別することができる。これは、本発明のキャパシタに保存されたデータは、長時間経過後でも正確に判読できるということを意味する。
【００３５】
次いで、図４を参照して、図１に示したキャパシタＣを含む半導体メモリ素子（Ｍ）について説明する。
【００３６】
図４に示すとおり、基板５０の所定領域上にフィールド酸化膜５２が形成され、フィールド酸化膜５２の間の基板５０にトランジスタが形成される。すなわち、フィールド酸化膜５２の間の基板５０上にゲート５４が形成され、ゲート５４とフィールド酸化膜５２との間の基板５０に導電性不純物が注入されたソース領域Ｓとドレイン領域Ｄとが形成されている。基板５０上に、フィールド酸化膜５２と前記トランジスタを覆う層間絶縁層５６、例えば、ボロンリンドープ酸化物（ｂｏｒｏｎ−ｐｈｏｓｐｈｏｒｏｕｓ−ｓｉｌｉｃａｔｅ  ｇｌａｓｓ：ＢＰＳＧ）層が形成されており、層間絶縁層５６にコンタクトホールｈが形成されている。コンタクトホールｈを通じてドレイン領域Ｄが露出される。コンタクトホールｈは、導電性プラグ５８で充填されている。層間絶縁層５６上に、導電性プラグ５８を覆う拡散防止膜６０が形成されている。拡散防止膜６０上に、キャパシタＣが形成されている。キャパシタＣは、図１に示されたように、下部電極４０、誘電体層４２および上部電極４４よりなることが望ましい。
【００３７】
一方、下部電極４０と誘電体層４２とを適切に選択するか、または下部電極４０自体がキャパシタＣから導電性プラグ５８に拡散されるキャリアを遮断できる場合には、拡散防止膜６０は必ずしも必要なものではない。
【００３８】
キャパシタＣは、表面積ができるだけ広いことが望ましい。したがって、キャパシタＣは単純な積層型でも、シリンダー型のように構造的により複雑な立体的な形状であってもよい。
【００３９】
前記半導体メモリ素子の製造方法は、基板５０に通常の方法で前記トランジスタを形成する過程と、基板５０上に前記トランジスタを覆う層間絶縁層５６を形成する過程と、層間絶縁層５６に前記トランジスタのドレイン領域Ｄが露出されるコンタクトホールｈを形成する過程と、コンタクトホールｈを導電性プラグ５８で充填する過程と、層間絶縁層５６上に導電性プラグ５８と接触するキャパシタＣを形成する過程と、を含むことができる。このとき、導電性プラグ５８とキャパシタＣとの間に拡散防止膜６０を形成してもよい。そして、キャパシタＣは、図１に示すように、下部電極４０上に、第１絶縁膜４２ａ、相転移膜４２ｂおよび第２絶縁膜４２ｃを含む誘電体層４２を形成し、その誘電体層４２上に上部電極４４を順次に積層して形成することができる。
【００４０】
第１絶縁膜４２ａは、第１厚さの誘電膜、例えば、ＳｉＯ2膜、Ｔａ2Ｏ5膜またはＡｌ2Ｏ3膜で形成することができる。第２絶縁膜４２ｃは、第２厚さの誘電膜、例えば、ＳｉＯ2膜、Ｔａ2Ｏ5膜またはＡｌ2Ｏ3膜で形成することができる。
【００４１】
相転移膜４２ｂは、相転移膜４２ｂに注入される電子により相転移膜４２ｂの絶縁性が破壊された後、相異なる印加電圧の範囲で相異なる抵抗特性を示す第３厚さの絶縁膜であって、例えば、周期律表のＶ族系列の元素の酸化膜で形成することができる。前記Ｖ族系列の元素の酸化膜としてＮｄ2Ｏ5膜を使用することが望ましいが、異なる酸化膜を使用しても良い。
【００４２】
前記第１厚さ、第２厚さおよび第３厚さは、同一であってもよいが、第１厚さ：第３厚さ：第２厚さ＝５：６：５の比を保持することが望ましい。例えば、下部電極４２および上部電極４４が何れも５０Åの厚さに形成された場合、相転移膜４２は約６０Å程度に形成することができる。
【００４３】
相転移膜４２ｂの相転移に用いられる、すなわち、相転移膜４２ｂが異なる印加電圧範囲で異なる抵抗特性を示すために、相転移膜４２ｂに注入される電子は、キャパシタＣに所定の電圧を印加することによって、相転移膜４２ｂに注入することができる。この際、前記キャパシタＣに印加される前記所定電圧は、相転移膜４２ｂの絶縁性が変化する、すなわち、絶縁性が破壊される電圧（絶縁破壊電圧）である。この過程で、相転移膜４２ｂに印加される電圧は、第１絶縁膜４２ａおよび第２絶縁膜４２ｃに印加される電圧と同じか、または第１絶縁膜４２ａおよび第２絶縁膜４２ｃに印加される電圧よりも大きいことが望ましいので、相転移膜４２ｂは第１絶縁膜４２ａおよび第２絶縁膜４２ｃとして使われる誘電膜の誘電定数より小さい誘電定数を有する絶縁膜で形成することが望ましい。
【００４４】
一方、相転移膜４２ｂの絶縁性の破壊に用いられる前記電子は、キャパシタＣに電圧を印加して注入する代わりに、上部電極４４を透過して相転移膜４２ｂに到達できる程度のエネルギーを有する電子を外部からキャパシタＣに照射して相転移膜４２ｂに注入することができる。また、前記電子と同様に、相転移膜４２ｂをなす構成要素の一部を分離できる、例えば、相転移膜４２ｂがＮｂ2Ｏ5である場合、少なくとも１つ以上の酸素（Ｏ）を分離できるエネルギーを有する光、望ましくは、紫外線をキャパシタＣに照射して相転移膜４２ｂの絶縁性を破壊することもできる。第１絶縁膜４２ａおよび第２絶縁膜４２ｃは、この過程で分離された酸素が相転移膜４２ｂの外部へ漏れることを防止する。
【００４５】
次に、図４に示す本発明の実施形態による半導体メモリ素子の動作方法について説明する。
【００４６】
＜書込み＞
まず、キャパシタＣの誘電体層の絶縁を破壊できる絶縁破壊電圧をキャパシタＣに印加して前記誘電体層の絶縁性を破壊する。前記誘電体層の絶縁性が破壊されると、キャパシタＣは、図２に示したような抵抗特性を有する第１状態キャパシタとなる。
前記第１状態キャパシタに前記第１電圧が印加されれば、前記第１状態キャパシタの抵抗は低い状態となり、前記第２電圧が印加されれば、前記第１状態キャパシタの抵抗は高い状態となる。
【００４７】
したがって、前記誘電体層の絶縁性を破壊した後、前記トランジスタをオン状態にし、前記第１状態キャパシタに前記第１電圧を印加してビットデータ１を記録するか、前記第２電圧を印加してビットデータ０を記録することができる。ここで、記録されるビットデータ値は逆であってもよい。
【００４８】
＜読込み＞
図４に示した半導体メモリ素子Ｍに任意のビットデータが記録された場合、記録されたビットデータによって相転移膜４２の抵抗が異なる。したがって、前記トランジスタをオン状態にし、前記キャパシタに所定の読込み電圧を印加して前記キャパシタにおける電流を測定する。この際、測定された電流値が基準値以上であれば、前記半導体メモリ素子Ｍからビットデータ１を読込んだと見なし、前記測定された電流値が基準値以下であれば、前記半導体メモリ素子からビットデータ０を読込んだと見なす。測定された電流値によるビットデータは反対であってもよい。すなわち、前記ビットデータ１は前記ビットデータ０になり、前記ビットデータ０は前記ビットデータ１になる。
【００４９】
前述したように、本発明によるキャパシタの誘電体層は、相転移膜を含み、この相転移膜は、注入された電子により絶縁性が変化した後、例えば、絶縁性が破壊された後、印加電圧の範囲によって抵抗特性が異なる２相のいずれかに相転移する特性を有し、このような特性が印加電圧の有無に関係なく保持するものである。このようなキャパシタは、既存の半導体製造工程を用いて容易に製造でき、別途の工程を付加する必要はない。したがって、本発明のキャパシタをＤＲＡＭと共に既存の揮発性半導体メモリ素子に適用する場合、本来の高速動作特性はそのまま保持しつつ不揮発性を有する半導体メモリ素子を実現できる。すなわち、本発明のキャパシタを含む半導体メモリ素子は、ＤＲＡＭの利点とフラッシュメモリ素子の利点とをいずれも有する半導体メモリ素子を実現することができる。
【００５０】
前記実施形態に関する説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するよりは、望ましい実施形態の例示として解釈されねばならない。例えば、本発明が属する技術分野の当業者であれば、前記トランジスタを薄膜トランジスタに代替し、また、誘電体層４２を構成する膜中の一部を他の強誘電体膜に代替することも容易に想到できるであろう。また、図４と異なる半導体メモリ素子に、図１に示したキャパシタを設けることも容易に想到できるであろう。従って、本発明の技術的範囲は、前記の実施形態に限定されず、特許請求の範囲に記載された技術的思想によってのみ定められるべきである。
【産業上の利用可能性】
【００５１】
本発明は、不揮発性メモリ素子を用いる電子装置、例えば、携帯電話、ＰＤＡ、ＧＰＳ機器、ＭＰ３用機器、デジタルカメラ、カムコーダ、各種コンピュータなどに好適に適用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態による半導体装置の不揮発性キャパシタの断面図である。
【図２】図１に示すキャパシタの動作特性を示すグラフである。
【図３】図１に示すキャパシタの耐久性実験結果を示すグラフである。
【図４】図１に示すキャパシタを備える、本発明の実施形態による半導体メモリ素子の断面図である。
【図５】酸素比率によるＮｂ2Ｏ5の多様な相を示す図である。
【符号の説明】
【００５３】
４０        下部電極
４２        誘電体層
４２ａ      第１絶縁膜
４２ｂ      相転移膜
４２ｃ      第２絶縁膜
４４        上部電極
【図１】
2005183979.tif 000003
【図２】
2005183979.tif 000004
【図３】
2005183979.tif 000005
【図４】
2005183979.tif 000006
【図５】
2005183979.tif 000007