(57)【要約】【課題】  複数の解像度の２値画像データに対して、個々の解像度で最適なジャギー補正の処理対応を可能とする。【解決手段】  本発明の画像データ処理装置は、一時記憶手段３１、複数の画像処理手段３２、セレクタ３３を備える。そして、各画像処理手段はそれぞれウインドウ４０、パターン認識部４１、メモリブロック４２、ビドオデータ出力部４３を備える。【選択図】  図４
2005094061.tif 000002
【特許請求の範囲】
【請求項１】
ビットマップ状に展開された任意の解像度Ａの２値画像データをＮライン分記憶可能な記憶手段と、前記記憶手段に記憶されたビットマップ状に展開された画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するための主走査Ｍ画素×副走査Ｎライン（Ｍ，Ｎは共に整数）の第１ウインドウ手段と、主走査Ｐ画素×副走査Ｑライン（Ｐ，Ｑは共に整数、Ｑ≠Ｎで且つＱ＜Ｎ）の第２ウインドウ手段と、前記第１ウインドウ手段を通して抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識して、前記画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成する第１パターン認識手段と、前記第２ウインドウ手段を通して抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識して、前記画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成する第２パターン認識手段と、少なくとも前記パターンコード情報の一部を利用して前記画像データの対象とする画素が、斜線もしくは円弧を構成する画素として補正が必要な画素か否かを判別する判別手段と、前記判別手段によって補正が必要と判別された画素に対して、前記パターン認識手段によって生成されたパターンコード情報をアドレスとして、予め記憶されている補正データを読み出して出力するメモリブロック手段とを備えたことを特徴とする画像データ処理装置。
【請求項２】
請求項１の画像データ処理装置において、ビットマップ状に展開された任意の解像度Ａ以下の２値画像データを処理する場合は、前記第１ウインドウ手段と第１パターン認識手段を用いて画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成し、ビットマップ状に展開された任意の解像度Ｂ（ＢはＡの２倍の解像度以下）の２値画像データを処理する場合は、前記第２ウインドウ手段と第２パターン認識手段を用いて画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成することを特徴とする画像データ処理装置。
【請求項３】
請求項２の画像データ処理装置において、前記ビットマップ状に展開された任意の解像度Ｂ（ＢはＡの２倍の解像度以下）の２値画像データを処理する場合は、前記第２ウインドウ手段の副走査ライン数Ｑが、Ｎ／２＋１ライン以下であることを特徴とする画像データ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザプリンタ等の光プリンタ・デジタル複写機・普通紙ファックス装置等のデジタル画像データを利用する電子写真方式の画像データ処理装置に関するものである。
【背景技術】
【０００２】
例えば、特許文献１や特許文献２では、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るために、予めメモリに記憶させておくことが必要なデータを極力低減し、画像データのうちの補正が必要な画素の判別と補正が必要な画素に対する補正データの決定を、マイクロプロセッサ等による簡単な判定及び演算によって極めて短時間で行えるようにすることを以下に記す方法により達成している。
すなわち、前記内容の達成のための画像データ処理方法では、ビットマップ状に展開された画像データの黒画素領域の白画素領域との境界部分の線分形状を認識して、所要の各画素に対して認識した線分形状の特徴を複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要な画素か否かを判別し、補正が必要と判別した画素に対しては前記コード情報に応じた補正を行う。
一方、この画像データ処理方法による画像データ処理装置は、ビットマップ状に展開された画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するためのウインドウと、該ウインドウを通して抽出される画像データによって、該画像データの黒画素領域の白画素領域との境界部分の線分形状を認識して、前記対象とする画素に対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくともそのコード情報の一部を利用して補正が必要な画素か否かを判別する判別手段と、該手段によって補正が必要と判別された画素に対して、前記パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力する補正データメモリとを備えたものであった。
【０００３】
ここで、前記パターン認識手段は、所定の各画素に対して認識した線分形状の特徴を表すコード情報として、パターン認識対象とする画素が黒画素或いは白画素のいずれであったかを示すコードと、線分の傾斜方向を示すコードと、傾きの度合いを示すコードと、対象とする画素の水平或いは垂直方向に連続する線分の端部の画素からの位置を示すコードを含むコード情報を生成するものであった。
そして、以上説明した画像データ処理方法及びその装置によれば、ビットマップ状に展開された画像データの黒画素領域の白画素領域との境界部分（文字等の輪郭線）の線分形状を認識して、所要の各画素に対して複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要な画素か否かを判別し、補正が必要な画素に対しては前記コード情報に応じた補正を行うので、予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要な画素の判別と補正が必要な画素に対する補正データの決定を前記コード情報を用いて簡単に短時間で行うことが可能であった。
また、特許文献３では、画像データに対し、Ｍ×Ｎ画素のサイズ変更可能なウインドウ手段により抽出されるデータによって、該画像データの黒画素領域の白画素領域との境界部分の線分形状を認識して、画像データの補正を行うことを可能としていた。
【特許文献１】特開平５−２０７２８２号公報
【特許文献２】特開２０００−２３６４４６公報
【特許文献３】特開平１０−２１５３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述のごとく、従来技術においては、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るために、予めメモリに記憶させておくことが必要なデータを極力低減し、且つ、処理時間の短縮を可能としていた。また、画像補正を行うためのパターン認識用のウインドウサイズを可変可能としていた。
本発明においては、従来技術の機能に加え、複数解像度の画像データを扱うことを想定し、その場合の各解像度に対しての画像処理による効果を最小限の処理で達成し、且つ、低コストな装置構成にて対応可能とすることを課題とする。
具体的には、各請求項に対して以下の目的がある。
請求項１では、複数の解像度の２値画像データに対して、個々の解像度で最適なジャギー補正の処理対応を可能とすることを目的とする。
請求項２では、より安価な装置の構成にて、高解像度の画像データに対しても斜線もしくは円弧を構成する画素へのジャギー補正を可能とすることを目的とする。
請求項３では、ビットマップ状に展開された任意の解像度Ａの２値画像データをＮライン分記憶可能な記憶手段を用いて、ビットマップ状に展開された解像度Ｂ（ＢはＡの２倍の解像度以下）の２値画像データを処理を可能とすることにより、前記記憶手段に必要なメモリ容量の効率化を図ることを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、請求項１記載の発明は、ビットマップ状に展開された任意の解像度Ａの２値画像データをＮライン分記憶可能な記憶手段と、前記記憶手段に記憶されたビットマップ状に展開された画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するための主走査Ｍ画素×副走査Ｎライン（Ｍ，Ｎは共に整数）の第１ウインドウ手段と、主走査Ｐ画素×副走査Ｑライン（Ｐ，Ｑは共に整数、Ｑ≠Ｎで且つＱ＜Ｎ）の第２ウインドウ手段と、前記第１ウインドウ手段を通して抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識して、前記画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成する第１パターン認識手段と、前記第２ウインドウ手段を通して抽出された画像データの黒画素領域の白画素との境界部分の線分形状を認識して、前記画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成する第２パターン認識手段と、少なくとも前記パターンコード情報の一部を利用して前記画像データの対象とする画素が、斜線もしくは円弧を構成する画素として補正が必要な画素か否かを判別する判別手段と、前記判別手段によって補正が必要と判別された画素に対して、前記パターン認識手段によって生成されたパターンコード情報をアドレスとして、予め記憶されている補正データを読み出して出力するメモリブロック手段とを備えた画像データ処理装置を最も主要な特徴とする。
【０００６】
請求項２記載の発明では、請求項１の画像データ処理装置において、ビットマップ状に展開された任意の解像度Ａ以下の２値画像データを処理する場合は、前記第１ウインドウ手段と第１パターン認識手段を用いて画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成し、ビットマップ状に展開された任意の解像度Ｂ（ＢはＡの２倍の解像度以下）の２値画像データを処理する場合は、前記第２ウインドウ手段と第２パターン認識手段を用いて画像データの対象とする画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成する画像データ処理装置を主要な特徴とする。
請求項３記載の発明では、請求項２の画像データ処理装置において、前記ビットマップ状に展開された任意の解像度Ｂ（ＢはＡの２倍の解像度以下）の２値画像データを処理する場合は、前記第２ウインドウ手段の副走査ライン数Ｑが、Ｎ／２＋１ライン以下である画像データ処理装置を主要な特徴とする。
【発明の効果】
【０００７】
請求項１の発明によれば、請求項１によれば、複数の解像度の２値画像データに対して、個々の解像度で最適なジャギー補正の処理対応を可能となる。
請求項２によれば、より安価な装置の構成にて、高解像度の画像データに対しても斜線もしくは円弧を構成する画素へのジャギー補正を可能となる。
請求項３によれば、ビットマップ状に展開された任意の解像度Ａの２値画像データをＮライン分記憶可能な記憶手段を用いて、ビットマップ状に展開された解像度Ｂ（ＢはＡの２倍の解像度以下）の２値画像データを処理を可能とすることにより、前記記憶手段に必要なメモリ容量の効率化を図れる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態に係る画像データ処理装置を添付図面を参照にして詳細に説明する。図１は、本発明に係る画像データ処理装置の一実施形態である印刷制御部が適用されたデジタル複写機を示す構成図、図２は、図１の印刷制御部１８を詳しく示すブロック図である。
図１に示すデジタル複写機１は、１ビーム方式を示し、概略的に原稿（図示せず）を読み取る画像読み取り部２と、この画像読み取り部２により読み取られた画像データに対して各種の処理を行う信号処理部３と、信号処理部３により処理された画像データに基づいて画像を公知の電子写真方式で印刷用紙（図示せず）上に印刷する画像印刷部４により構成されている。
より詳しくは、画像読み取り部２では、コンタクトガラス５上に載置された原稿が主走査方向に細長い光源６により照明され、その反射光が第１ミラー７、第２ミラー９、第３ミラー１０により順次反射され、次いで結像光学系１２により結像されてＣＣＤ（Charge Coupled Device）センサ１３により光電変換される。
この場合、光源６と第１ミラー７が第１走査ユニット８を構成し、第２ミラー９と第３ミラー１０が第２走査ユニット１１を構成して、第１走査ユニット８と第２走査ユニット１１が２対１の速度比で移動することにより原稿が副主走査方向に走査される。
信号処理部３では、ＣＣＤセンサ１３により光電変換されたアナログ画像信号がアンプ１４により増幅され、次いでＡ／Ｄ変換器（ＡＤＣ）１５によりデジタル画像信号に変換される。次いでデジタル画像信号が画像処理部１６により明度補正処理や、変倍処理や編集処理等の画像処理を施され、次いでこの画像処理部１６により画像処理されたラスタ画像データが印刷制御部１８によりスムージング処理されると共に、１ビーム（１ライン）用の画像データに変換される。
ＬＤ変調部１９は１ライン分の画像データに基づいて、ＬＤユニット２０の１つの半導体レーザのビームを変調する。尚、印刷制御部１８とＬＤ変調部１９の間に、画像範囲を制限したり、パターン合成などを行う回路が設けられることもある。
画像印刷部４では、ＬＤユニット２０から出射された１つのビームがシリンダレンズ２２により収束され、次いでポリゴンミラー２３により等角速度偏向された１つのビームは、ｆθレンズ２４により等速度偏向に補正されて感光体ドラム２６上に照射されて１ライン分の潜像が形成されると共に、光検知器２７により検知される。光検知器２７は主走査方向の有効書き込み領域の前に配置され、ビームを受光して同期検知パルス信号ＸＤＥＴＰを印刷制御部１８にフィードバックする。
尚、ここでは、１本のレーザビームを発生する半導体レーザを用いた場合について説明しているが、ビーム数は１本に限定されずまた、複数ビームの半導体レーザアレイを用いてもよい。
【０００９】
ここで、印刷制御部１８ではまた、画像読み取り部２から入力する画像データの入力速度と、画像印刷部４に対して画像データを出力する出力速度の調停も合わせて行う。すなわち、画像読み取り部２では、コンタクトガラス５上の原稿を第１、第２走査ユニット８、１１により副走査方向に走査してＣＣＤセンサ１３により読み取るので、ＣＣＤセンサ１３は副走査方向に連続する複数の主走査ラインのドットマトリクスの画像データを１ラインずつ信号制御部３に出力する。
また、このときＣＣＤセンサ１３が１ライン分の画像データをライン同期信号ＬＳＹＮＣによりアドレスをリセットされた後、画素クロック毎に主走査方向に１画素ずつ出力するので、信号処理部３（印刷制御部１８）に対しては第１、第２走査ユニット８、１１の走査速度やＣＣＤセンサ１３の読み取り周期などに基づく所定のライン周期で１ラインずつ出力される。
また、画像印刷部４では、ポリゴンミラー２３により走査されたレーザビームが感光体ドラム２６の直前に入射すると、光検知器２７が同期検知パルス信号ＸＤＥＴＰを出力し、印刷制御部１８がこの同期検知パルス信号ＸＤＥＴＰに基づいて印刷タイミングを制御する。
また、印刷制御部１８ではスムージング処理を行う。ここで、スムージングに必要なパターン認識用マトリクスは、注目画素の前後の４ラインずつを含む計９ラインと注目画素の前後の２ラインずつを含む計５ラインの２つのマトリクスとする。
【００１０】
図２に示すように、先ず、画像処理部１６からのドットマトリクス状の９ライン分もしくは５ライン分の画像データが、第１の画素クロックに同期して１画素毎に順次第１の一時記憶手段３１に記憶される。
尚、本発明は、前段からの画像データが１クロック当たり複数のデータを複数の信号線を介して入力するパラレルデータの場合にも適用することができ、この場合にはパラレル→シリアル変換して９ライン分もしくは５ライン分の画像データを第１の一時記憶手段３１に記憶する。
第１の一時記憶手段３１に記憶された９ライン分もしくは５ライン分の画像データは、１ライン分の画像データが入力する間に、第２の画素クロックに同期して９ライン分もしくは５ライン分同時に読み出される。ここで、第２の画素クロックは、第１の一時記憶手段３１から９ラインもしくは５ラインについて各ライン毎に、１画素単位で画像データを読み出す場合を実施例としてあげる。
【００１１】
図３は、この第１の一時記憶手段３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を示すタイミングチャートである。第１の一時記憶手段３１から読み出された９ライン分の画像データは、詳細な構成を後述する図５に示すウインドウ４０−１を用いる画像処理手段３２−１に９ラインが同時に出力され、第１の一時記憶手段３１から読み出された５ライン分の画像データは、図５に示すウインドウ４０−２を用いる画像処理手段３２−２に５ラインが同時に出力される。
画像処理手段３２−１では、画像のエッジ部の斜め線や円弧のギザギザを軽減するために、主走査１３画素・副走査９ラインのデータによりマトリクスを生成して注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出し、注目画素の値を決定し、画像処理手段３２−２では、主走査５画素・副走査５ラインのデータによりマトリクスを生成して注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出し、注目画素の値を決定する。
また、画像処理手段３２ではこのスムージング処理を第２の画素クロック毎に行うことにより、全ての画素に対して、１画素当たり複数ビットの多値データに変換する。２つの画像処理手段３２−１、３２−２から出力された前記１画素毎の多値データは、セレクタ３３により、いずれか一方の画像処理手段３２からの出力画像データが選択出力される。
【００１２】
図４（ａ）は、図２における画像処理手段３２−１の概略構成を示すブロック図であり、図４（ｂ）は、画像処理手段３２−２の概略構成を示すブロック図である。また、図５（ａ）は画像処理手段３２−１の要部であるウインドウ４０−１の構成を示す図であり、図５（ｂ）は画像処理手段３２−２のウインドウ４０−２の構成を示す図である。
図４（ａ）、（ｂ）に示すように画像処理手段３２−１、３２−２は、各々ウインドウ４０と、パターン認識部４１と、メモリブロック４２と、ビデオデータ出力部４３と、これらを同期制御するタイミング制御部４４とによって構成されている。
画像処理手段３２−１に対するウインドウ４０−１は、図２の第１の一時記憶手段３１から出力される９ライン分の画像データに対して、各々主走査方向に１３画素分のシフトレジスタ４０−１ａ〜４０−１ｉがシリアルに接続されており、パターン検出用のウインドウを構成し、画像処理手段３２−２に対するウインドウ４０−２は、図２の第１の一時記憶手段３１から出力される５ライン分の画像データに対して、各々主走査方向に５画素分のシフトレジスタ４０−２ｃ〜４０−２ｇがシリアルに接続されており、パターン検出用のウインドウを構成している。
但し、前述したように、第１の一時記憶手段３１から読み出された画像データは、９ライン分が画像処理手段３２−１に出力され、５ライン分が画像処理手段３２−２に出力される。
画像処理手段３２−１を構成するウインドウ４０−１に関しては、図５（ａ）に示すようなシフトレジスタ４０−１ｅの左端より７画素目の画素位置（図５（ａ）に（１）印で示している）がターゲットとなる注目画素の格納位置となり、画像処理手段３２−２を構成するウインドウ４０−２に関しては、図５（ｂ）に示すようなシフトレジスタ４０−２ｅの左端より３画素目の画素位置（図５（ｂ）に(2)印で示している）がターゲットとなる注目画素の格納位置となる。
次いで、画像処理手段３２−１では、ウインドウ４０−１を構成するシフトレジスタ４０−１ａ〜４０−１ｉ内を画像データが順次１画素ずつシフトされることによって、注目画素が画像処理手段３２−１に対して順次変化し、その注目画素を中心とするウインドウ４０−１の画像データを連続的に抽出することが可能となる。
また画像処理手段３２−２では、ウインドウ４０−２を構成するシフトレジスタ４０−２ｃ〜４０−２ｇ内を画像データが順次１画素ずつシフトされることによって、注目画素が画像処理手段３２−２に対して順次変化し、その注目画素を中心とするウインドウ４０−２の画像データを連続的に抽出することが可能となる。
【００１３】
図６は、前述の画像処理手段３２−１に対し配置されるウインドウ４０−１を構成するシフトレジスタ４０−１ａ〜４０−１ｉ内を画像データが順次１画素ずつシフトする様子を示したものである。
図６の左側の図は、図２の画像処理部１６から入力される画像データに対する第２の画素クロックのある任意の立ち上がりエッジ時（図中のＴ１時）の図５（ａ）に示したウインドウ４０−１を構成するシフトレジスタ４０−１ａ〜４０−１ｉ内の画像データを示す。
次に、図６内の右側の図は、前記第２の画素クロックのある任意の立ち上がりエッジの次にくる第２の画素クロックの立ち上がりエッジ時（図中のＴ２時）の図５（ａ）に示したウインドウ４０−１を構成するシフトレジスタ４０−１ａ〜４０−１ｉ内の画像データを示す。
第２の画素クロック毎にウインドウ４０−１を構成するシフトレジスタ４０−１ａ〜４０−１ｉ内の画像データを順次１画素ずつシフトすることによって、画像処理手段３２−１は各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することになる。
【００１４】
ここでは図示しないが、画像処理手段３２−２に対し配置されるウインドウ４０−２を構成するシフトレジスタ４０−２ｃ〜４０−２ｇ内を画像データが順次１画素ずつシフトする動作に関しても、前述のウインドウ４０−１に対する動作と同様の動作となる。
パターン認識部４１−１、４１−２は、各々ウインドウ４０−１、４０−２の注目画素に対して抽出したドット情報を元に、ターゲットとなっている画素（注目画素）及びその周囲の情報、特に画像データの黒画素と白画素の境界の線分形状の特徴を認識し、その認識結果を定められたフォーマットのコード情報にして出力するブロックである。
尚、パターン認識部４１−１から出力されるコード情報がメモリブロック４２−１の画像処理時（スムージング時）のメモリ用のリードアドレスとなり、パターン認識部４１−２から出力されるコード情報がメモリブロック４２−２の画像処理時（スムージング時）のメモリ用のリードアドレスとなる。
【００１５】
図７は、パターン認識部４１−１の内部構成及びウインドウ４０−１との関係を示すブロック図である。サンプル窓であるウインドウ４０−１は、中央の３×３ビットのコア領域（Ｃｏｒｅ）４０Ｃと、その上領域（Ｌｏｗｅｒ）４０Ｄと、左領域（Ｌｅｆｔ）４０Ｌ及び右領域（Ｒｉｇｈｔ）４０Ｒに区分される。但し、その詳細は、本件出願人の先願である特願平３−３１４９２８号や特願平４−３０１３９５号にて記載の内容と同じであるため、ここでは省略する。
更に、パターン認識部４１−１は、コア領域認識部４１１、周辺領域認識部４１２、マルチプレクサ４１３・４１４、傾き（Ｇｒａｄｉｅｎｔ）計算部４１５、位置（Ｐｏｓｉｔｉｏｎ）計算部４１６、判別部４１７及びゲート４１８によって構成されており、周辺領域認識部４１２は更に、上領域認識部４１２Ｕ、右領域認識部４１２Ｒ、下領域認識部４１２Ｄ及び左領域認識部４１２Ｌによって構成されている。これらの各部の作用についても、本件出願人の先願である特願平３−３１４９２８号や特願平４−３０１３９５号にて記載の内容と同じであるため、ここでは省略する。
また、パターン認識部４１−２の内部構成及びウインドウ４０−２との関係に関しては、図示しないが前述の３×３ビットのコア領域（Ｃｏｒｅ）４０Ｃを５×５のコア領域のみの構成として対応するなどの方式がある。
【００１６】
図８は、メモリブロック４２の構成例を示す図である。メモリブロック４２について、具体的な構成例及びその動作を図８において説明する。図８は、本件出願人の先願である特願平３−３１４９２８や特願平４−３０１３９５にて記載の内容と同じであり、メモリブロック４２はパターンメモリ４２１のみで構成され、パターン認識部４１から出力されるコード情報（１２ビット）をアドレスとして、予め記憶された補正データ（１０ビット）を読み出して、レーザ駆動用の画像データを出力し、これが補正されたドットパターンとなる。
また、従来技術では図７に示す判別部４１７により斜線もしくは円弧を構成する画素として補正が不必要な画素と判別された水平線分黒画素の１画素ラインもしくは２画素以上の垂直方向に幅を持つラインの上端黒画素或いは下端黒画素（すなわち、ビットマップ状に展開された画像データのうち、黒画素領域と白画素領域との境界であるが、ジャギーを伴う斜線線分を構成する画素ではない黒画素）に対する線分形状の特徴を表す複数ビットのコード情報の一部のビットを固有の値に置き換える。
また、画像処理手段３２のメモリブロック４２に予め記憶されるスムージング用の補正データは、画像処理（スムージング）を画像データに施す以前に、メモリブロック４２にパターン認識部４１からのコード情報に対応したデータが設定されている必要がある。尚、前記補正データ設定Ｉ／Ｆとしては、ＣＰＵによる本画像形成装置システム内に配置されている内蔵メモリに記憶されているデータの書き込みによる対応などが可能である。
図８に示したメモリブロック４２の実施例により、補正データ出力は、入力画像データの１画素毎にレーザ発光時間を主走査１画素幅に対して複数に分割した情報（この場合は２値ＰＷＭ信号出力）もしくは多値情報として出力されるが、この時点においても、前記各補正データ出力は、第２の画素クロック毎に１画素分ずつ出力されることになる。
第２の画素クロック毎に１画素分ずつ出力される補正データ出力は、最終的には、画像データ変換手段に入力され、１画素分の画像データフォーマットに変換された出力として前述したようにＬＤ変調部１９に出力され、ＬＤ変調部１９のＬＤのＯＮ／ＯＦＦ及びパワー制御により感光体ドラム２６上に画像データを書き込む。以上が、請求項１記載の発明の実施例である。
【００１７】
次に、前記請求項１記載の実施例による装置の機能仕様の説明を記す。
ウインドウ４０のサイズが大きいほど、注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報の数は多くなり、前記第２の一時記憶手段３３を構成するメモリに格納しておくべきデータ数も大きくなる。また、前記パターンコード情報の数が多いほど、パターン個別の画像データの処理が可能な注目画素が多くなり、スムージング処理による効果がより期待できる。しかし、高解像度の画像データはスムージング処理の効果を期待する以前に、画像自体に視認可能なジャギーが、低解像度の画像データと比較して少なく、低解像度の画像データの場合の方が視認可能なジャギーを多く含むため、スムージング処理の効果が期待されることになる。
本発明によれば、低解像度の画像データに対しては、サイズの大きなウインドウ４０−１を用いることにより、個別の画素パターンに対するスムージング処理が可能となり、高解像度の画像データに対しては、サイズの小さなウインドウ４０−２を用いることにより、より少ないメモリ格納の画像補正データを用いてジャギーの発生箇所に対して的確なスムージング処理が可能となる。具体的には、ビットマップ状に展開された６００ｄｐｉ以下の画像データを処理する場合には、図２の画像処理手段３２−１を用い、ビットマップ状に展開された１２００ｄｐｉの画像データを処理する場合には、図２の画像処理手段３２−２を用いることにより、入力の画像データの高画質化の処理を最小限の補正データにて的確に処理することが可能となる。
これが、請求項２記載の実施例である。
【００１８】
更に、前述の第１の一時記憶手段３１に対しては、図９に示すように、ビットマップ状に展開された任意の解像度Ａ以下の場合は、画像処理手段３２−１によるパターン認識が可能となるように、任意の解像度Ａの主走査１ライン分の画像データの全てを格納可能なメモリ容量（図９では、転写紙サイズＡ３タテの６００ｄｐｉ以下の解像度を想定）を持つラインメモリを９ライン分にて構成し、図１０のビットマップ状に展開された任意の解像度Ｂ（ＢはＡの２倍の解像度以下で且つ、Ａ以上の解像度であり、転写紙サイズＡ３タテの１２００ｄｐｉ）の場合は、画像処理手段３２−２によるパターン認識が可能となるように、画像処理手段３２−１を用いる場合に使用した解像度Ａの主走査１ライン分の画像データの全てを格納可能なメモリ容量を持つラインメモリを１本追加し、解像度Ａの１０ライン分のラインメモリにて解像度Ｂの５ライン分のラインメモリを構成することにより、最小限のメモリ追加による解像度Ａの画像処理手段３２−１によるスムージング処理を可能とすると同時に、解像度Ｂの画像処理手段３２−２によるスムージング処理を可能とすることができる。
これが、請求項３記載の実施例である。
【００１９】
図４の追加説明を以下に記す。タイミング制御部４４は、画像データの１ページ分の副走査方向の書き込み期間を規定するＦＧＡＴＥ信号・主走査１ライン分の書き込み期間を規定するＬＧＡＴＥ信号・各ラインの書き込み開始及び終了タイミングを示すＬＳＹＮＣ信号・１ドット毎の読み出し及び書き込み周期を取る画像クロックＷＣＬＫ及びＲＥＳＥＴ信号を入力し、図３の各部ブロック４０〜４２に対してその動作の同期を取るために必要なクロック信号等を発生する。
尚、メモリブロック４２の補正データは、画像形成装置システム内のＭＰＵあるいはＣＰＵによりＲＯＭ等の記憶手段から選択的にロードされたり、ホストコンピュータ１からダウンロードすることも可能であり、こうすることにより画像データの被補正パターンに対する補正データを容易に変更することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る画像データ処理装置の一実施形態である印刷制御部が適用されたデジタル複写機を示す構成図である。
【図２】図１の印刷制御部１８を詳しく示すブロック図である。
【図３】第１の一時記憶手段３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を示すタイミングチャートである。
【図４】（ａ）は図２における画像処理手段３２−１の概略構成を示すブロック図であり、（ｂ）は画像処理手段３２−２の概略構成を示すブロック図である。
【図５】（ａ）は画像処理手段３２−１の要部であるウインドウ４０−１の構成を示す図であり、（ｂ）は画像処理手段３２−２のウインドウ４０−２の構成を示す図である。
【図６】画像処理手段３２−１に対し配置されるウインドウ４０−１を構成するシフトレジスタ４０−１ａ〜４０−１ｉ内を画像データが順次１画素ずつシフトする様子を示す説明図である。
【図７】パターン認識部４１−１の内部構成及びウインドウ４０−１との関係を示すブロック図である。
【図８】メモリブロック４２の構成例を示す図である。
【図９】ビットマップ状に展開された任意の解像度Ａ以下の場合を示す説明図である。
【図１０】ビットマップ状に展開された任意の解像度Ｂ以下で且つ、Ａ以上の解像度の場合を示す説明図である。
【符号の説明】
【００２１】
３２−１  画像処理手段
３２−２  画像処理手段
４０  ウインドウ
４１  パターン認識部
４２  メモリブロック
４３  ビデオデータ出力部
４４  タイミング制御部
【図１】
2005094061.tif 000003
【図２】
2005094061.tif 000004
【図３】
2005094061.tif 000005
【図４】
2005094061.tif 000006
【図５】
2005094061.tif 000007
【図６】
2005094061.tif 000008
【図７】
2005094061.tif 000009
【図８】
2005094061.tif 000010
【図９】
2005094061.tif 000011
【図１０】
2005094061.tif 000012