(57)【要約】【課題】ＣＭＯＳイメージセンサーの提供。【解決手段】ＣＭＯＳイメージセンサーのリセット動作時に発生するリセット雑音、検出回路の特性差により発生する固定パターン雑音、及び以前の映像信号の強度が出力信号に影響を与えるイメージラグなどをリセット電圧を制御することによって減少させ、高い信号対雑音比を得ることができる。【選択図】図３
2005094762.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にＣＭＯＳ工程により形成されるフォトダイオードと、フォトダイオードに蓄積された光電荷を除去するためのリセットスイッチと、フォトダイオードに蓄積された光電荷による出力電圧を検出する増幅端と、増幅端で検出された電圧を出力するための選択スイッチと、を含めてなるＣＭＯＳイメージセンサーであって、
フォトダイオードノードの電圧を一定に減少させるための電流源と、
前記増幅端の出力を参照電圧と比較し、前記電流源を制御して前記フォトダイオードをリセットさせる比較器と、
前記参照電圧のデジタル値を格納するメモリと、
をさらに含めてなることを特徴とするＣＭＯＳイメージセンサー。
【請求項２】
順次的にデジタル値を出力するカウンタと、
該カウンタから出力されるデジタル値を、基準電圧を持つアナログ値に変換するデジタル／アナログ変換器と、
をさらに含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
【請求項３】
前記カウンタの出力値は、前記参照電圧のデジタル値として前記メモリに入力されることを特徴とする請求項２に記載のＣＭＯＳイメージセンサー。
【請求項４】
前記電流源は、
一定のゲート電圧が印加されたバッファートランジスタと、
該バッファートランジスタのソースに一方が連結されたキャパシタと、
該キャパシタの他方に連結されて、一定に変化する電圧を印加する電圧ソースと、
前記バッファートランジスタのソースに連結されて、前記比較器の出力値に基づいてバッファートランジスタを制御する電流断続スイッチと、
を含めてなることを特徴とする請求項１に記載のＣＭＯＳイメージセンサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサーに関し、より詳細には、ＣＭＯＳイメージセンサーのリセット動作時に発生するリセット雑音、検出回路の特性差により発生する固定パターン雑音、及び、以前の映像信号の強度が出力信号に影響を与えるイメージラグなどをリセット電圧を制御することによって減少させ、高い信号対雑音比が得られるようにしたＣＭＯＳイメージセンサーに関する。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサー技術は、ＣＭＯＳ工程において得られるＰ−Ｎ接合フォトダイオードを用いて入射光量を電気信号に変換するものであって、ＣＭＯＳイメージセンサーの技術で肝心とされるのは、入射された光量に対して可能なかぎり高い感度を持つようにすることである。
【０００３】
周知の如く、通常のＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサーは、ＣＭＯＳイメージセンサーと違い、トランジスタによるスイッチング方式でなく電荷結合によって信号を検出する。そして、画素に該当し、光感知の役割を担うフォトダイオードは、光電流を直ぐに抽出するのではなく、一定時間累積させた後に抽出し、よって、信号電圧を累積時間だけ大きくすることができるので、光感度がよく、ノイズを減らすことができる、というメリットがある。
【０００４】
図１は、一般のＣＭＯＳイメージセンサーの単位画素を示す回路構成図である。
【０００５】
ＣＭＯＳイメージセンサーのリセット動作は、フォトダイオードに蓄積された光電荷を、リセットスイッチ１０をターンオンさせることによって除去する動作である。
【０００６】
このリセット動作の後には、入射される光量によって新しい光電荷を一定時間の間に蓄積し、蓄積された光電荷に基づいて決定される電圧は、選択スイッチ１２がターンオンされることによって増幅端１１を通じて検出される。
【０００７】
このようなイメージセンサーの動作時に起こり得る主な雑音類型には、１）リセットトランジスタのターンオンによって光電荷が完全に除去されずに不確実に残ることによって初期電圧が不安定または不確実になるリセット雑音、２）リセット動作時に残る光電荷の量が、リセット動作時点の前に蓄積された光電荷の量に影響を受け、以前の映像が残ってしまうイメージラグ現象、３）蓄積された光電荷を増幅端を通じて検出するときに、しきい電圧などで代表される増幅端を構成するトランジスタの特性差によって、それぞれの画素の出力電圧に違いが発生する固定パターン雑音がある。
【０００８】
一方、アナログ電圧で表される画素の出力をデジタル値に変換する処理は、一般的に構成される映像装置に適用される処理である。
【０００９】
図２は、一般のＣＭＯＳイメージセンサーにおいて、各列に対して一つのアナログ／デジタル変換器がそれぞれ適用された状態を示す回路構成図である。
【００１０】
図２に示すように、フォトダイオードと増幅端とからなる単位画素８を配列し、行方向制御器２により選択された行に該当する各単位画素８のアナログ電圧出力をデジタルに変換するために各行に一つずつのアナログ／デジタル変換器６が設置され、列方向制御器４により選択された単位画素８の値が出力されることによって、センシングされたイメージがデジタル映像として出力される。
【００１１】
このような構造を持つＣＭＯＳイメージセンサーは、全体の単位画素８に対して単一のアナログ／デジタル変換器６をもって信号を変換するものと比べて、アナログ／デジタル変換器６の設計が容易で、高速の変換が可能である、というメリットがある。
【００１２】
しかしながら、それぞれのアナログ／デジタル変換器６の特性差によって各行別に出力値において差が生じ、したがって、これを補償するための補償方法の適用が望まれる。
【００１３】
かかる従来の補償方法の一つとしては、ピンダイオードを使ってリセットノイズを減少させるＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）技法が周知されているが、この技法は、ピンダイオードを形成するための追加的な工程と設計が要求され、高い動作電圧が必要とされる、という点に問題があった。
【００１４】
もう一つの補償技法には、通常的なフォトダイオード構造を適用した画素において回路技法を用いてリセット電圧を制御することによって、リセットノイズを減少させる方法がある。例えば、Ｆｏｗｌｅｒ等が提案した米国特許第６，４２４，３７５号の“ａｃｔｉｖｅ  ｒｅｓｅｔ  ｒｅａｄｏｕｔ”では、リセット電圧を画素内部のフィードバック増幅を用いて制御することによって、リセットノイズを減少させる方法が開示された。
【００１５】
また、Ｂ．Ｐａｉｎ等がＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ（２００２年）で発表した“Ｒｅｓｅｔ  Ｎｏｉｓｅ  Ｓｕｐｐｒｅｓｓｉｏｎ  ｉｎ  Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ  ＣＭＯＳ  Ｐｈｏｔｏ−ｄｉｏｄｅ  Ｐｉｘｅｌｓ  ｔｈｒｏｕｇｈ  Ｃｏｌｕｍｎ−Ｂａｓｅｄ  Ｆｅｅｄｂａｃｋ  Ｒｅｓｅｔ”の論文で提案した方法も、雑音電圧の減殺のためのフィードバック動作を利用している。
【００１６】
上述したこれらの方法によれば、リセットノイズとイメージラグなどを減殺させる効果が得られる。すなわち、アナログ／デジタル変換がなされた後における補償はなされていないため、リセットノイズやイメージラグのような雑音要素は減少されるものの、通常のリセット電圧と比べて、最終リセット電圧にしきい電圧以上の降下が少なくとも要求されることから出力信号の範囲が縮まり、次のアナログ／デジタル変換器などで生じる固定パターン雑音などを同時に解決することは不可能になる、という問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、上記事情に鑑みて、ＣＭＯＳイメージセンサーのリセット動作時に発生するリセット雑音、検出回路の特性差による固定パターン雑音、及び以前の映像信号の強度が出力信号に影響を与えるイメージラグなどを、リセット電圧を制御することによっ減少させ、高い信号対雑音比が得られるようにしたＣＭＯＳイメージセンサーを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記の目的を達成すべく、本発明は、半導体基板上にＣＭＯＳ工程により形成されるフォトダイオードと、フォトダイオードに蓄積された光電荷を除去するためのリセットスイッチと、フォトダイオードに蓄積された光電荷による出力電圧を検出する増幅端と、増幅端で検出された電圧を出力するための選択スイッチと、を含めてなるＣＭＯＳイメージセンサーであって、フォトダイオードノードの電圧を一定に減少させるための電流源と、前記増幅端の出力を参照電圧と比較し、前記電流源を制御して前記フォトダイオードをリセットさせる比較器と、前記参照電圧のデジタル値を格納するメモリと、をさらに含めてなることを特徴とする。
【００１９】
また、本発明のＣＭＯＳイメージセンサーは、順次的にデジタル値を出力するカウンタと、該カウンタから出力されるデジタル値を、基準電圧を持つアナログ値に変換するデジタル／アナログ変換器と、をさらに含むことを特徴とする。
【００２０】
また、前記カウンタの出力値は、前記参照電圧のデジタル値として前記メモリに入力されることを特徴とする。
【００２１】
また、前記電流源は、一定のゲート電圧が印加されたバッファートランジスタと、該バッファートランジスタのソースに一方が連結されたキャパシタと、該キャパシタの他方に連結されて、一定に変化する電圧を印加する電圧ソースと、前記バッファートランジスタのソースに連結されて、前記比較器の出力値に基づいてバッファートランジスタを制御する電流断続スイッチと、を含めてなることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、フォトダイオードノードの電圧を一定に減少させうる電流源を、画素の出力電圧と参照電圧とを比較した比較器での結果に基づいて断続することによって、リセット電圧を所望の参照電圧に達するように調節し、メモリに格納された参照電圧のデジタル値によってデジタル映像信号を得るため、リセット動作時に発生する雑音と検出回路の特性差により発生する固定パターン雑音を抑えることが可能になる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好ましい実施の形態について、添付図面を参照しつつ詳細に説明する。後述する具体的な実施の形態は、本発明の一例に過ぎず、この実施の形態に本発明の権利範囲が限定されるのではない。なお、従来の構成と同一の部分には同一の参照符号を付け、同じ名称を共通使用するものとする。
【００２４】
図３は、本発明によるＣＭＯＳイメージセンサーの単位画素と検出回路を概略的に示す回路構成図である。
【００２５】
図３に示すように、本発明によるＣＭＯＳイメージセンサーの単位画素８は、入射された光量によって光電荷を収集するフォトダイオードと、収集された光電荷を除去してリセットさせるためのリセットスイッチ１０と、フォトダイオードの電圧を出力するための増幅端１１と、多数個の単位画素８の配列において該当の単位画素８を選択するための選択スイッチ１２と、から構成される。
【００２６】
さらに、フォトダイオードノードの電圧を一定に減少させるための電流源２０として、一定の電流を供給しうる電流源１３と、これを断続するための電流断続スイッチ１４がフォトダイオードノードに接続される。
【００２７】
そして、増幅端１１を通したフォトダイオードの画素電圧は、参照電圧（Ｖｒｅｆ）と共に比較器１５に入力されて、それらの電圧差を検出し、電流源２０を制御してフォトダイオードをリセットさせる。
【００２８】
また、比較器１５に入力される参照電圧（Ｖｒｅｆ）は、カウンタ１７により順次的に出力されるデジタル値を、デジタル−アナログ変換器１８により変換させて生成し、比較器１５の出力は、カウンタ１７から出力されるデジタル値をメモリ１６に格納するように構成して、デジタル映像信号がデジタル値として出力されるようにする。
【００２９】
このように構成された本発明のＣＭＯＳイメージセンサーの作動を、下記に示す。
【００３０】
まず、リセットスイッチ１０をオンにすると、フォトダイオードノードの電圧は、一定水準の初期電圧を持つようになる。このときに発生する雑音電圧は、通常のイメージセンサーが持つリセット電圧に現れる雑音電圧と同様であり、リセット電圧に含まれる。
【００３１】
続いて、初期参照電圧（Ｖｒｅｆ）が比較器１５に印加される。このときに、加えられる参照電圧（Ｖｒｅｆ）は、比較器１５の出力がハイ（ｈｉｇｈ）状態になるように、予想される画素の出力電圧よりもやや低く設定する。
【００３２】
この状態で、リセットスイッチ１０をターンオフすると、フォトダイオードノードの電圧は、電流源２０である電流源１３により一定に減少する。その後、画素の出力が印加された参照電圧（Ｖｒｅｆ）よりも小さくなる瞬間に、比較器１５の出力はロー（ｌｏｗ）状態に変わり、電流断続スイッチ１４により電流源２０がフォトダイオードから分離されることによって、それ以上の画素出力電圧は変化しなくなる。
【００３３】
その後に、単位画素の画素出力を断続するための選択スイッチ１２をターンオフして入射光による光電荷を蓄積した後に、再び動作時点になると、選択スイッチ１２をオンにし、フォトダイオードの電圧を増幅端１１を通じて検出する。
【００３４】
このときに、図２に示した行方向制御器２は、選択スイッチ１２を該当する単位画素８にターンオンすることによって単位画素の配列から単位画素８を選択するようになる。
【００３５】
本発明によるＣＭＯＳイメージセンサーは、比較器１５、デジタル／アナログ変換器１８、カウンタ１７及びメモリ１６から構成され、増幅端１１を通して画素の電圧が比較器１５に印加され、デジタル／アナログ変換器１８から出力される参照電圧（Ｖｒｅｆ）がカウンタ１７を通過しつつ順次的に変化される。このとき、比較器１５の出力が変化される瞬間のカウンタ１７の値をメモリ１６に格納し読み出すことによってアナログ／デジタル変換が遂行される。
【００３６】
つまり、メモリ１６は、比較器１５の出力がハイ（ｈｉｇｈ）である場合には、カウンタ１７の出力値で更新し、ロー（ｌｏｗ）である場合には、更新しないように構成することによって、画素電圧であるアナログ値がデジタル値に変換される。
【００３７】
このようにアナログ／デジタル変換器を使用しないアナログ／デジタル変換方式によれば、下記の長所が得られる。
【００３８】
まず、初期リセット電圧を電流源２０を通して一定に減少させつつアナログ／デジタル変換に使用するのと同じ比較器１５を用いて出力電圧を制御することによって、リセット時に発生するリセットノイズとイメージラグ現象を減少させることができる。
【００３９】
また、比較器１５や増幅端１１の特性差にかかわらず同じ参照電圧が印加されたときに、比較器１５の状態が変化する時点でリセット電圧が決定されるので、一つのイメージセンサー内において異なる増幅端１１と比較器１５を経る画素間の出力電圧の差が発生せず、固定パターン雑音が減少されるようになる。
【００４０】
図４は、本発明によるＣＭＯＳイメージセンサーに適用しうる制御可能電流源を含む画素の例を示す回路構成図である。
【００４１】
図４に示すように、前記画素は、フォトダイオードに収集された光電荷を除去するためのリセットスイッチ１０と、一定のゲート電圧が印加され、フォトダイオードノードの電圧を一定に減少させるための電流源として使用されるバッファートランジスタ２１と、バッファートランジスタ２１のソースに一方が連結されたキャパシタ２２と、キャパシタ２２の他方に連結されて一定に変化する電圧を印加する電圧ソース（ＶＣ）と、バッファートランジスタ２１のソースに連結されて比較器１５の出力値に基づいてバッファートランジスタ２１を制御する電流断続スイッチ１４と、から構成される。
【００４２】
したがって、リセット動作が始まると、リセットスイッチ１０と電流断続スイッチ１４が導通され、電圧ソース（ＶＣ）と基準電圧（ＶＲ）にそれぞれ電圧ＶＤＤ及びＧＮＤが印加される。そして、バッファートランジスタ２１には電流源として動作しうるように適宜のゲート電圧が印加される。
【００４３】
このとき、バッファートランジスタ２１が一定の電流を供給するための電流源２０として動作するためには、ゲートとソースとの間に一定の電圧を印加すべきである。このために、電流断続スイッチ１４をオフさせ、基準電圧（ＶＲ）をＶＤＤに変更する。その後に、電圧ソース（ＶＣ）を一定に減少させると、バッファートランジスタ２１のソース電圧は、バッファートランジスタ２１に流れる電流が電圧ソース（ＶＣ）が減少する速度とキャパシタ２２の容量との積で決定されて流れるように、固定される。
【００４４】
このとき、リセットスイッチ１０をオフにすると、バッファートランジスタ２１を通じて流れる一定の電流によってフォトダイオードノードの電圧が次第に減少するようになる。
【００４５】
したがって、比較器１５で、フォトダイオード電圧が定められた初期電圧に到達したものが検出されると、電流断続スイッチ１４が導通され、バッファートランジスタ２１のソース電圧が上昇することから、一定に流れていた電流が減少し、その結果それ以上流れなくなる。このとき、フォトダイオードノードの電圧は、バッファートランジスタ２１のゲート電圧が固定されているため、バッファートランジスタ２１の寄生キャパシタなどによる変化は生じなくなる。
【００４６】
一般に電流源として使用されるトランジスタの電流は１／ｆノイズと呼ばれる低周波雑音と周波数全帯域で現れる白色雑音の要素を持っている。
【００４７】
しかしながら、上記のリセット動作時にバッファートランジスタ２１の電流はフォトダイオードノードのキャパシタンスに連結されているので、雑音電圧は高周波領域へ行くにつれて次第に減少する形となる。
【００４８】
したがって、フォトダイオードノードの電圧を検出する増幅端１１と比較器１５の雑音水準と帯域幅が十分に大きいならば、画素は、通常の画素が持つリセットノイズよりも低い水準のリセットノイズを持つことができる。
【００４９】
図５は、本発明によるＣＭＯＳイメージセンサーの全体構造を概略的に示す回路構成図である。
【００５０】
図５に示すように、ＣＭＯＳイメージセンサーは、制御可能な電流源２０を含む各単位画素８の配列から構成される。
【００５１】
また、比較器１５及びメモリ１６が各列に一つずつ設置され、比較器１５に参照電圧（Ｖｒｅｆ）を提供するデジタル／アナログ変換器１８とカウンタ１７を構成して、アナログ／デジタル変換を遂行する。
【００５２】
本発明によれば、ＣＭＯＳイメージセンサーのリセット動作時に発生するリセット雑音、検出回路の特性差により発生する固定パターン雑音、及び、以前の映像信号の強度が出力信号に影響を与えるイメージラグなどをリセット電圧を制御することによって減少させるため、高い信号対雑音比を得ることが可能になる。
【図面の簡単な説明】
【００５３】
【図１】一般のＣＭＯＳイメージセンサーの単位画素を示す回路構成図である。
【図２】一般のＣＭＯＳイメージセンサーにおいて、それぞれの行に一つずつのアナログ／デジタル変換器が適用された状態を示す回路構成図である。
【図３】本発明によるＣＭＯＳイメージセンサーの単位画素と検出回路を概略的に示す回路構成図である。
【図４】本発明によるＣＭＯＳイメージセンサーにおいて、制御可能電流源が適用された例を示す回路構成図である。
【図５】本発明によるＣＭＯＳイメージセンサーの全体構造を概略的に示す回路構成図である。
【符号の説明】
【００５４】
１０  リセットスイッチ
１１  増幅端
１２  選択スイッチ
１３  電流源
１４  電流断続スイッチ
１５  比較器
１６  メモリ
１７  カウンタ
１８  デジタル／アナログ変換器
２０  電流源
２１  バッファートランジスタ
２２  キャパシタ
ＰＤ  フォトダイオード
【図１】
2005094762.tif 000003
【図２】
2005094762.tif 000004
【図３】
2005094762.tif 000005
【図４】
2005094762.tif 000006
【図５】
2005094762.tif 000007