(57)【要約】【課題】  従来、マイクロコンピュータの動作クロックを停止して静止電源電流のみを消費するモード（以降、ＳＴＯＰモード）を設定する場合、モード移行要求信号により自動転送回路またはＣＰＵにより順次、動作制御レジスタを設定するため、ＳＴＯＰモードに移行するのに時間がかかる。【解決手段】  動作制御レジスタ３〜５と機能ブロック６〜８の間に制御信号固定論理回路１０３〜１０５を設け、ＣＰＵ２が外部端子１から入力されたモード移行要求信号１ａにより通常モードからＳＴＯＰモードへの移行要求を受けると同時にモード移行要求信号１ｂが制御信号固定論理回路１０３〜１０５に入力されると、制御信号固定論理回路１０３〜１０５は動作制御信号３ａ〜５ａとして固定信号（予め設定されている所望値）を出力し機能ブロック６〜８を予め決められた特定の状態に設定する。【選択図】  図１
2005234737.tif 000002
【特許請求の範囲】
【請求項１】
動作モードとして少なくとも命令を実行する第１のモードと、動作クロックを停止して静止電源電流のみを消費する第２のモードとを有し、前記第１のモードから第２のモードに移行するためのモード移行要求信号を入力するモード移行要求信号入手手段と、複数の機能ブロックと、それぞれ対応する前記機能ブロックを制御するための動作制御信号を出力する複数の動作制御レジスタとを備えたマイクロコンピュータであって、
それぞれ前記各動作制御レジスタに対応して設けられ前記モード移行要求信号入手手段を介して入力される前記モード移行要求信号に応答して前記動作制御レジスタの出力値を予め決められた所望の値に固定する複数の信号固定手段を備え、
前記モード移行要求信号に基づいて動作モードを前記第１のモードから第２のモードに移行させることを特徴とするマイクロコンピュータ。
【請求項２】
動作モードとして少なくとも命令を実行する第１のモードと、動作クロックを停止して静止電源電流のみを消費する第２のモードとを有し、前記第１のモードから第２のモードに移行するためのモード移行要求信号を入力するモード移行要求信号入手手段と、複数の機能ブロックと、それぞれ対応する前記機能ブロックを制御するための動作制御信号を出力する複数の動作制御レジスタとを備えたマイクロコンピュータであって、
前記各動作制御レジスタは前記モード移行要求信号入手手段を介して入力される前記モード移行要求信号に応答して出力値を予め決められた所望の値に設定するレジスタ値設定手段を有し、
前記モード移行要求信号に基づいて動作モードを前記第１のモードから第２のモードに移行させることを特徴とするマイクロコンピュータ。
【請求項３】
それぞれ前記各信号固定手段に対応して設けられ前記モード移行要求信号入手手段を介して入力される前記モード移行要求信号を前記信号固定手段へ送信するか否かを示す値を格納する複数の信号設定レジスタと、
それぞれ前記信号設定レジスタと対応し、かつ前記各信号固定手段と前記モード移行要求信号入手手段との間に挿入され、前記モード移行要求信号入手手段を介して入力される前記モード移行要求信号を前記信号固定手段へ送信するか否かを対応する前記信号設定レジスタの値に応じて決定する複数の要求信号制御手段とを設けた請求項１に記載のマイクロコンピュータ。
【請求項４】
それぞれ前記各動作制御レジスタに対応して設けられ前記モード移行要求信号入手手段を介して入力される前記モード移行要求信号を前記動作制御レジスタのレジスタ値設定手段へ送信するか否かを示す値を格納する複数の信号設定レジスタと、
それぞれ前記信号設定レジスタと対応し、かつ前記各動作制御レジスタと前記モード移行要求信号入手手段との間に挿入され、前記モード移行要求信号入手手段を介して入力される前記モード移行要求信号を前記動作制御レジスタのレジスタ値設定手段へ送信するか否かを対応する前記信号設定レジスタの値に応じて決定する複数の要求信号制御手段とを設けた請求項２に記載のマイクロコンピュータ。
【請求項５】
動作モードとして少なくとも命令を実行する第１のモードと、動作クロックを停止して静止電源電流のみを消費する第２のモードとを有し、前記第１のモードから第２のモードに移行するためのモード移行要求信号を入力するモード移行要求信号入手手段と、複数の機能ブロックと、それぞれ対応する前記機能ブロックを制御するための動作制御信号を出力する複数の動作制御レジスタとを備えたマイクロコンピュータであって、
所望の値が格納されたデータレジスタと、
それぞれ前記各動作制御レジスタに対応して設けられ前記モード移行要求信号入手手段を介して前記モード移行要求信号を入力したときに前記動作制御レジスタの出力値を前記データレジスタに格納されている所望の値に固定する複数の信号固定手段とを備え、
前記モード移行要求信号に基づいて動作モードを前記第１のモードから第２のモードに移行させることを特徴とするマイクロコンピュータ。
【請求項６】
前記モード移行要求信号入手手段は、前記モード移行要求信号を入力する外部信号入力端子であることを特徴とする請求項１から請求項５のいずれかに記載のマイクロコンピュータ。
【請求項７】
前記モード移行要求信号入手手段は、前記モード移行要求信号を入力する外部信号入力端子と、前記外部信号入力端子からのモード移行要求信号を受理し前記モード移行要求信号を出力するＣＰＵとからなることを特徴とする請求項１から請求項５のいずれかに記載のマイクロコンピュータ。
【請求項８】
前記モード移行要求信号入手手段は、制御フラグと、前記モード移行要求信号を入力する外部信号入力端子と、前記外部信号入力端子からのモード移行要求信号を受理し前記モード移行要求信号を前記制御フラグに設定するＣＰＵとからなることを特徴とする請求項１から請求項５のいずれかに記載のマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動作クロックを停止して静止電源電流のみを消費するモード（このモードを以降、ＳＴＯＰモードと記す）を有するマイクロコンピュータに関するものである。
【背景技術】
【０００２】
従来のＳＴＯＰモードを有するマイクロコンピュータは、例えば特許文献１に記載されている。この例では、ＳＴＯＰモードに移行するためのモード移行要求信号によって起動され、自動転送先アドレスと自動転送データを格納したメモリにしたがって転送動作を行う自動転送回路が設けられ、この自動転送回路の転送動作により順次、内部レジスタ（機能ブロックの動作を制御するための動作制御レジスタ）の値が設定される。このようにして動作制御レジスタの値が設定された後（転送終了後）、ＳＴＯＰモードに移行する（動作クロックを停止させる）。
【特許文献１】特開２０００−２０１８４号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら上記従来の構成では、自動転送回路により順次、動作制御レジスタを設定しているため、ＳＴＯＰモードに移行するのに時間がかかる。したがって製品の検査時においては検査時間が長くなり、また、ユーザーが製品使用時においてもＳＴＯＰモードに移行する時間が長くなることになる。また、ＳＴＯＰモードから通常モードに復帰する時、固定した動作制御レジスタ値を再設定する必要がある。
【０００４】
その他の例では、ＣＰＵの命令にて順次、内部レジスタを設定する方法があり、この場合、メモリ、自動転送ブロックが不要になるが、プログラムが繁雑になりやすい。また、ＣＰＵで動作制御レジスタを設定するためさらにＳＴＯＰモードに移行する時間が長くなる。また、この場合もＳＴＯＰモードから通常モードに復帰する時、固定した動作制御レジスタ値を再設定する必要がある。
【０００５】
本発明は、上記従来の問題点を解決するもので、同時に一括して動作制御レジスタの出力値を固定し通常モードからＳＴＯＰモードへの移行時間を短縮できるマイクロコンピュータを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１のマイクロコンピュータは、動作モードとして少なくとも命令を実行する第１のモードと、動作クロックを停止して静止電源電流のみを消費する第２のモードとを有し、第１のモードから第２のモードに移行するためのモード移行要求信号を入力するモード移行要求信号入手手段と、複数の機能ブロックと、それぞれ対応する機能ブロックを制御するための動作制御信号を出力する複数の動作制御レジスタとを備えたマイクロコンピュータであって、それぞれ各動作制御レジスタに対応して設けられモード移行要求信号入手手段を介して入力されるモード移行要求信号に応答して動作制御レジスタの出力値を予め決められた所望の値に固定する複数の信号固定手段を備え、モード移行要求信号に基づいて動作モードを第１のモードから第２のモードに移行させることを特徴とする。
【０００７】
この構成によれば、モード移行要求信号に応答して複数の動作制御レジスタの出力値を同時に予め決められた所望の値に固定することができ、第１のモード（通常モード）から第２のモード（ＳＴＯＰモード）に移行する時間を短縮できる。
【０００８】
本発明の第２のマイクロコンピュータは、動作モードとして少なくとも命令を実行する第１のモードと、動作クロックを停止して静止電源電流のみを消費する第２のモードとを有し、第１のモードから第２のモードに移行するためのモード移行要求信号を入力するモード移行要求信号入手手段と、複数の機能ブロックと、それぞれ対応する機能ブロックを制御するための動作制御信号を出力する複数の動作制御レジスタとを備えたマイクロコンピュータであって、各動作制御レジスタはモード移行要求信号入手手段を介して入力されるモード移行要求信号に応答して出力値を予め決められた所望の値に設定するレジスタ値設定手段を有し、モード移行要求信号に基づいて動作モードを第１のモードから第２のモードに移行させることを特徴とする。
【０００９】
この構成によれば、モード移行要求信号に応答して複数の動作制御レジスタの出力値を同時に予め決められた所望の値に設定することができ、第１のモード（通常モード）から第２のモード（ＳＴＯＰモード）に移行する時間を短縮できる。
【００１０】
本発明の第３のマイクロコンピュータは、第１のマイクロコンピュータにおいて、それぞれ各信号固定手段に対応して設けられモード移行要求信号入手手段を介して入力されるモード移行要求信号を信号固定手段へ送信するか否かを示す値を格納する複数の信号設定レジスタと、それぞれ信号設定レジスタと対応し、かつ各信号固定手段とモード移行要求信号入手手段との間に挿入され、モード移行要求信号入手手段を介して入力されるモード移行要求信号を信号固定手段へ送信するか否かを対応する信号設定レジスタの値に応じて決定する複数の要求信号制御手段とを設けている。
【００１１】
この構成によれば、第２のモード（ＳＴＯＰモード）のときに出力値が所望の値に固定される動作制御レジスタを信号設定レジスタの値により選択でき、モード移行要求信号に応答して、信号設定レジスタの値により選択される動作制御レジスタの出力値を同時に予め決められた所望の値に固定することができ、第１のモード（通常モード）から第２のモード（ＳＴＯＰモード）に移行する時間を短縮できる。
【００１２】
本発明の第４のマイクロコンピュータは、本発明の第２のマイクロコンピュータにおいて、それぞれ各動作制御レジスタに対応して設けられモード移行要求信号入手手段を介して入力されるモード移行要求信号を動作制御レジスタのレジスタ値設定手段へ送信するか否かを示す値を格納する複数の信号設定レジスタと、それぞれ信号設定レジスタと対応し、かつ各動作制御レジスタとモード移行要求信号入手手段との間に挿入され、モード移行要求信号入手手段を介して入力されるモード移行要求信号を動作制御レジスタのレジスタ値設定手段へ送信するか否かを対応する信号設定レジスタの値に応じて決定する複数の要求信号制御手段とを設けている。
【００１３】
この構成によれば、第２のモード（ＳＴＯＰモード）のときに出力値が所望の値に設定される動作制御レジスタを信号設定レジスタの値により選択でき、モード移行要求信号に応答して、信号設定レジスタの値により選択される動作制御レジスタの出力値を同時に予め決められた所望の値に設定することができ、第１のモード（通常モード）から第２のモード（ＳＴＯＰモード）に移行する時間を短縮できる。
【００１４】
本発明の第５のマイクロコンピュータは、動作モードとして少なくとも命令を実行する第１のモードと、動作クロックを停止して静止電源電流のみを消費する第２のモードとを有し、第１のモードから第２のモードに移行するためのモード移行要求信号を入力するモード移行要求信号入手手段と、複数の機能ブロックと、それぞれ対応する機能ブロックを制御するための動作制御信号を出力する複数の動作制御レジスタとを備えたマイクロコンピュータであって、所望の値が格納されたデータレジスタと、それぞれ各動作制御レジスタに対応して設けられモード移行要求信号入手手段を介してモード移行要求信号を入力したときに動作制御レジスタの出力値をデータレジスタに格納されている所望の値に固定する複数の信号固定手段とを備え、モード移行要求信号に基づいて動作モードを第１のモードから第２のモードに移行させることを特徴とする。
【００１５】
この構成によれば、第２のモード（ＳＴＯＰモード）のときの複数の動作制御レジスタの値をデータレジスタの値により設定でき、モード移行要求信号に応答して、複数の動作制御レジスタの出力値を同時にデータレジスタの値に固定することができ、第１のモード（通常モード）から第２のモード（ＳＴＯＰモード）に移行する時間を短縮できる。データレジスタの値を変えることで、ＳＴＯＰモード時の静止電源電流検査でレジスタ値の組み合わせの検査を容易に実施することができる。
【００１６】
また、本発明の第１〜第５のマイクロコンピュータにおいて、モード移行要求信号入手手段が、モード移行要求信号を入力する外部信号入力端子であることにより、モード移行要求信号をＣＰＵが受理すると同時に動作制御レジスタを所望の値に固定（設定）することができる。
【００１７】
また、本発明の第１〜第５のマイクロコンピュータにおいて、モード移行要求信号入手手段が、モード移行要求信号を入力する外部信号入力端子と、外部信号入力端子からのモード移行要求信号を受理しモード移行要求信号を出力するＣＰＵとからなることにより、モード移行要求信号をＣＰＵが受理し内部処理が行われた後、動作制御レジスタを所望の値に固定（設定）することができる。
【００１８】
また、本発明の第１〜第５のマイクロコンピュータにおいて、モード移行要求信号入手手段が、制御フラグと、モード移行要求信号を入力する外部信号入力端子と、外部信号入力端子からのモード移行要求信号を受理しモード移行要求信号を制御フラグに設定するＣＰＵとからなることにより、モード移行要求信号をＣＰＵが受理し命令実行後、動作制御レジスタを所望の値に固定（設定）したい場合、モード移行要求信号をＣＰＵが受理し命令実行により制御フラグを立て、動作制御レジスタを所望の値に固定（設定）することができる。
【発明の効果】
【００１９】
本発明によれば、モード移行要求信号により、一括して動作制御レジスタの出力を決定することで、プログラムの簡略化、検査時間の短縮、通常モード復帰時のレジスタ値の再設定の不要、レジスタ値の組み合わせ検査の簡略化を実現する。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００２１】
（第１の実施の形態）
図１は本発明の第１の実施形態における内部レジスタ固定回路を内蔵したマイクロコンピュータの要部の構成を示すブロック図である。図１において、１は外部端子、２はＣＰＵ、３は動作制御レジスタ［１］、４は動作制御レジスタ［２］、５は動作制御レジスタ［Ｎ］、６は機能ブロック［１］、７は機能ブロック［２］、８は機能ブロック［Ｎ］、１０３は制御信号固定論理回路［１］、１０４は制御信号固定論理回路［２］、１０５は制御信号固定論理回路［Ｎ］である。通常モードのとき、動作制御レジスタ［１］３、動作制御レジスタ［２］４、動作制御レジスタ［Ｎ］５はその値によって、それぞれ対応する機能ブロック［１］６、機能ブロック［２］７、機能ブロック［Ｎ］８の動作を制御するものである。制御信号固定論理回路［１］１０３〜制御信号固定論理回路［Ｎ］１０５は、入力がモード移行要求信号１ｂとレジスタ出力［１］１０３ａ〜［Ｎ］１０５ａであり、出力が動作制御信号［１］３ａ〜［Ｎ］５ａとなる論理回路（ＡＮＤ，ＯＲ，ＮＡＮＤ，ＮＯＲ等）で構成される。なお、ＣＰＵ２へ入力されるモード移行要求信号を１ａとし、制御信号固定論理回路［１］１０３〜制御信号固定論理回路［Ｎ］１０５へ入力されるモード移行要求信号を１ｂとしているが、図１では両者は同一の信号である。モード移行要求信号１ａ、１ｂは、例えば通常モードのときにＬ（ロー）レベル、ＳＴＯＰモードのときにＨ（ハイ）レベルとなる信号である。
【００２２】
モード移行要求信号１ｂが例えばＬレベルで通常モードを示す場合、制御信号固定論理回路［１］１０３〜制御信号固定論理回路［Ｎ］１０５はそれぞれ入力と出力は同じ、すなわち、レジスタ出力［１］１０３ａ＝動作制御信号［１］３ａ、レジスタ出力［２］１０４ａ＝動作制御信号［２］４ａ、レジスタ出力［Ｎ］１０５ａ＝動作制御信号［Ｎ］５ａである。
【００２３】
ＳＴＯＰモードを設定する場合、ＣＰＵ２が外部端子１から入力された例えばＨレベルのモード移行要求信号１ａにより通常モードからＳＴＯＰモードへの移行要求を受けると同時にモード移行要求信号１ｂは制御信号固定論理回路［１］１０３に入力され、制御信号固定論理回路［１］１０３では動作制御レジスタ［１］３からのレジスタ出力［１］１０３ａの値にかかわらず動作制御信号［１］３ａとして固定信号（予め設定されている所望値）を出力し機能ブロック［１］６を予め決められた特定の状態に設定する。同様にモード移行要求信号１ｂは制御信号固定論理回路［２］１０４に入力され、制御信号固定論理回路［２］１０４では動作制御レジスタ［２］４からのレジスタ出力［２］１０４ａの値にかかわらず動作制御信号［２］４ａとして固定信号（予め設定されている所望値）を出力し機能ブロック［２］７を予め決められた特定の状態に設定する。同様にモード移行要求信号１ｂは制御信号固定論理回路［Ｎ］１０５に入力され、制御信号固定論理回路［Ｎ］１０５では動作制御レジスタ［Ｎ］５からのレジスタ出力［Ｎ］１０５ａの値にかかわらず動作制御信号［Ｎ］５ａとして固定信号（予め設定されている所望値）を出力し機能ブロック［Ｎ］８を予め決められた特定の状態に設定する。
【００２４】
さらに外部端子１から入力されたモード移行要求信号１ａ、１ｂがＨレベルからＬレベルとなりＳＴＯＰモードから通常モードへ移行すると、制御信号固定論理回路［１］１０３〜［Ｎ］１０５による動作制御信号［１］〜動作制御信号［Ｎ］５ａの固定は解除される。
【００２５】
なお、ＳＴＯＰモード移行時の内部動作クロックの停止、通常モード移行時の内部動作クロックの停止解除は、ＣＰＵ２で実施する。例えばＳＴＯＰモードへ移行するモード移行要求信号１ａがＣＰＵ２に入ると同時、または予め設定してあるWAIT  TIME（所定の待ち時間）後に停止する。あるいは、あるフラグを検知して停止する場合もある。
【００２６】
本実施形態によれば、ＳＴＯＰモードへ移行するモード移行要求信号の検知と同時に機能ブロックを所望の状態（予め決められた特定の状態）に設定することができ、ＳＴＯＰモードから通常モードへ復帰する場合にレジスタ値の再設定を必要としない。
【００２７】
（第２の実施形態）
図２は本発明の第２の実施形態における内部レジスタ固定回路を内蔵したマイクロコンピュータの要部の構成を示すブロック図である。図２において、図１と対応するものには同一符号を付し説明を省略する。図２では、図１の制御信号固定論理回路［１］１０３〜制御信号固定論理回路［Ｎ］１０５を設けず、モード移行要求信号１ｂを動作制御レジスタ［１］３〜動作制御レジスタ［Ｎ］５へ入力するようにしている。
【００２８】
ＳＴＯＰモードを設定する場合、ＣＰＵ２が外部端子１から入力されたモード移行要求信号１ａにより通常モードからＳＴＯＰモードへの移行要求を受けると同時にモード移行要求信号１ｂは、動作制御レジスタ［１］３の値を初期化して、動作制御信号［１］３ａを固定して機能ブロック［１］６を予め決められた特定の状態に設定する。同様にモード移行要求信号１ｂは、動作制御レジスタ［２］４の値を初期化して、動作制御信号［２］４ａを固定して機能ブロック［２］７を予め決められた特定の状態に設定する。同様にモード移行要求信号１ｂは、動作制御レジスタ［Ｎ］５の値を初期化して、動作制御信号［Ｎ］５ａを固定して機能ブロック［Ｎ］８を予め決められた特定の状態に設定する。ここで、動作制御レジスタ［１］３〜［Ｎ］５は、ＳＴＯＰモードへ移行するモード移行要求信号１ｂを受けると、機能ブロック［１］６〜［Ｎ］８が予め決められた特定の状態になるように初期化される。また、通常モードに移行する場合はＣＰＵ２にて各動作制御レジスタ［１］３〜［Ｎ］５を再設定する。通常モード復帰時に動作制御レジスタの再設定が不要なマイコンに適している。
【００２９】
なお、ＳＴＯＰモード移行時の内部動作クロックの停止、通常モード移行時の内部動作クロックの停止解除は、ＣＰＵ２で実施する。例えばＳＴＯＰモードへ移行するモード移行要求信号１ａがＣＰＵ２に入ると同時、または予め設定してあるWAIT  TIME（所定の待ち時間）後に停止する。あるいは、あるフラグを検知して停止する場合もある。
【００３０】
本実施形態によれば、大きな回路を追加することなく、ＳＴＯＰモードへ移行するモード移行要求信号が入ると同時に機能ブロックを所望の状態（予め決められた特定の状態）に設定することができる。
【００３１】
（第３の実施形態）
図３は本発明の第３の実施形態における内部レジスタ固定回路を内蔵したマイクロコンピュータの要部の構成を示すブロック図である。図３において、３０１はモードセットレジスタ、３０３はモードセットレジスタ３０１からのset１信号３０１ａの値によりモード移行要求信号１ｂを出力するか否かの選択を行い選択信号［１］３０３ａを出力するモードセット論理回路［１］、３０４はモードセットレジスタ３０１からのset２信号３０１ｂの値によりモード移行要求信号１ｂを出力するか否かの選択を行い選択信号［２］３０４ａを出力するモードセット論理回路［２］、３０５はモードセットレジスタ３０１からのsetＮ信号３０１ｃの値によりモード移行要求信号１ｂを出力するか否かの選択を行い選択信号［Ｎ］３０５ａを出力するモードセット論理回路［Ｎ］である。他の図１と対応するものには同一符号を付し説明を省略する。
【００３２】
モードセット論理回路［１］３０３〜モードセット論理回路［Ｎ］３０５はそれぞれ例えばＡＮＤ回路で構成されている。例えば、モードセット論理回路［１］３０３がＡＮＤ回路で構成されている場合を例に説明すると、モードセットレジスタ３０１のset１に「１」が設定されている場合はモード移行要求信号１ｂがそのまま選択信号［１］３０３ａとして出力されるので、モード移行要求信号１ｂが例えばＨレベルでＳＴＯＰモードを示すときは制御信号固定論理回路［１］１０３は動作制御信号［１］３ａとして固定信号（予め設定されている所望値）を出力し、モード移行要求信号１ｂが例えばＬレベルで通常モードを示すときは制御信号固定論理回路［１］１０３は動作制御信号［１］３ａとしてレジスタ出力［１］１０３ａをそのまま出力する。また、モードセットレジスタ３０１のset１に「０」が設定されている場合はモード移行要求信号１ｂの値にかかわらず、すなわちＳＴＯＰモードであっても通常モードであっても、選択信号［１］３０３ａとしてＬレベルの信号が出力されるので、制御信号固定論理回路［１］１０３は動作制御信号［１］３ａとしてレジスタ出力［１］１０３ａをそのまま出力する。モードセットレジスタ３０１の値はＣＰＵ２により設定される。
【００３３】
ＳＴＯＰモードを設定する場合、ＣＰＵ２が外部端子１から入力された例えばＨレベルのモード移行要求信号１ａにより通常モードからＳＴＯＰモードへの移行要求を受けると同時にモード移行要求信号１ｂはモードセット論理回路［１］３０３に入力され、モードセット論理回路［１］３０３ではset１信号３０１ａの値に応じて出力の選択が行われ選択信号［１］３０３ａを出力する。set１信号３０１ａが例えば「１」の場合、選択信号［１］３０３ａとしてモード移行要求信号１ｂが制御信号固定論理回路［１］１０３に入力され、制御信号固定論理回路［１］１０３では動作制御レジスタ［１］３からのレジスタ出力［１］１０３ａの値にかかわらず動作制御信号［１］３ａとして固定信号（予め設定されている所望値）を出力し機能ブロック［１］６を予め決められた特定の状態に設定する。set１信号３０１ａが例えば「０」の場合、選択信号［１］３０３ａとしてＬレベルの信号が制御信号固定論理回路［１］１０３に入力され、その出力は固定されずにレジスタ出力［１］１０３ａ＝動作制御信号［１］３ａとなる。同様にモード移行要求信号１ｂはモードセット論理回路［２］３０４に入力され、set2信号３０１ｂの値に応じて出力の選択が行われ選択信号［２］３０４ａを出力する。set2信号３０１ｂが例えば「１」の場合、選択信号［２］３０４ａとしてモード移行要求信号１ｂが制御信号固定論理回路［２］１０４に入力され、制御信号固定論理回路［２］１０４では動作制御レジスタ［２］４からのレジスタ出力［２］１０４ａの値にかかわらず動作制御信号［２］４ａとして固定信号（予め設定されている所望値）を出力し機能ブロック［２］７を予め決められた特定の状態に設定する。set2信号３０１ｂが例えば「０」の場合、選択信号［２］３０４ａとしてＬレベルの信号が制御信号固定論理回路［２］１０４に入力され、その出力は固定されずにレジスタ出力［２］１０４ａ＝動作制御信号［２］４ａとなる。同様にモード移行要求信号１ｂはモードセット論理回路［Ｎ］３０５に入力され、setＮ信号３０１ｃの値に応じて出力の選択が行われ選択信号［Ｎ］３０５ａを出力する。setＮ信号３０１ｃが例えば「１」の場合、選択信号［Ｎ］３０５ａとしてモード移行要求信号１ｂが制御信号固定論理回路［Ｎ］１０５に入力され、制御信号固定論理回路［Ｎ］１０５では動作制御レジスタ［Ｎ］５からのレジスタ出力［Ｎ］１０５ａの値にかかわらず動作制御信号［Ｎ］５ａとして固定信号（予め設定されている所望値）を出力し機能ブロック［Ｎ］８を予め決められた特定の状態に設定する。setＮ信号３０１ｃが例えば「０」の場合、選択信号［Ｎ］３０５ａとしてＬレベルの信号が制御信号固定論理回路［Ｎ］１０５に入力され、その出力は固定されずにレジスタ出力［Ｎ］１０５ａ＝動作制御信号［Ｎ］５ａとなる。
【００３４】
以上のように本実施形態によれば、予めＣＰＵ２によりモードセットレジスタ３０１の値を設定しておくことで、各機能ブロックに入力される動作制御信号のうちＳＴＯＰモード時に固定したい動作制御信号を選択することができ、ＳＴＯＰモードへ移行と同時に固定したい動作制御信号のみを一括して固定することができる。
【００３５】
（第４の実施形態）
図４は本発明の第４の実施形態における内部レジスタ固定回路を内蔵したマイクロコンピュータの要部の構成を示すブロック図である。図４において、図２と対応するものには同一符号を付し説明を省略する。また、モードセットレジスタ３０１、モードセット論理回路［１］３０３、モードセット論理回路［２］３０４、モードセット論理回路［Ｎ］３０５は図３のものと同じである。
【００３６】
ＳＴＯＰモードを設定する場合、ＣＰＵ２が外部端子１から入力された例えばＨレベルのモード移行要求信号１ａにより通常モードからＳＴＯＰモードへの移行要求を受けると同時にモード移行要求信号１ｂはモードセット論理回路［１］３０３に入力され、set１信号３０１ａの値に応じて出力の選択が行われ選択信号［１］３０３ａを出力する。set１信号３０１ａが例えば「１」の場合、選択信号［１］３０３ａとしてモード移行要求信号１ｂが動作制御レジスタ［１］３に入力され、動作制御レジスタ［１］３ではそのレジスタ値を初期化し、出力である動作制御信号［１］３ａとして出力し機能ブロック［１］６を予め決められた特定の状態に設定する。set１信号３０１ａが例えば「０」の場合、選択信号［１］３０３ａとしてＬレベルの信号が動作制御レジスタ［１］３に入力され、動作制御レジスタ［１］３のレジスタ値の初期化はされない。同様にモード移行要求信号１ｂはモードセット論理回路［２］３０４に入力され、set２信号３０１ｂの値に応じて出力の選択が行われ選択信号［２］３０４ａを出力する。set２信号３０１ｂが例えば「１」の場合、選択信号［２］３０４ａとしてモード移行要求信号１ｂが動作制御レジスタ［２］４に入力され、動作制御レジスタ［２］４ではそのレジスタ値を初期化し、出力である動作制御信号［２］４ａとして出力し機能ブロック［２］７を予め決められた特定の状態に設定する。set２信号３０１ｂが例えば「０」の場合、選択信号［２］３０４ａとしてＬレベルの信号が動作制御レジスタ［２］４に入力され、動作制御レジスタ［２］４のレジスタ値の初期化はされない。同様にモード移行要求信号１ｂはモードセット論理回路［Ｎ］３０５に入力され、setＮ信号３０１ｃの値に応じて出力の選択が行われ選択信号［Ｎ］３０５ａを出力する。setＮ信号３０１ｃが例えば「１」の場合、選択信号［Ｎ］３０５ａとしてモード移行要求信号１ｂが動作制御レジスタ［Ｎ］５に入力され、動作制御レジスタ［Ｎ］５ではそのレジスタ値を初期化し、出力である動作制御信号［Ｎ］５ａとして出力し機能ブロック［Ｎ］８を予め決められた特定の状態に設定する。setＮ信号３０１ｃが例えば「０」の場合、選択信号［Ｎ］３０５ａとしてＬレベルの信号が動作制御レジスタ［Ｎ］５に入力され、動作制御レジスタ［Ｎ］５のレジスタ値の初期化はされない。
【００３７】
以上のように本実施形態によれば、予めＣＰＵ２によりモードセットレジスタ３０１の値を設定しておくことで、各機能ブロックに入力される動作制御信号のうちＳＴＯＰモード時に固定したい動作制御信号を選択することができ、ＳＴＯＰモードへ移行と同時に固定したい動作制御信号のみを一括して固定することができる。
【００３８】
（第５の実施形態）
図５は本発明の第５の実施形態における内部レジスタ固定回路を内蔵したマイクロコンピュータの要部の構成を示すブロック図である。図５において、５０１はデータレジスタ、５０３はモード移行要求信号１ｂをセレクト信号としてデータレジスタ５０１からｎ bitで出力される固定データ信号５０１ａもしくはレジスタ出力［１］１０３ａを動作制御信号［１］３ａとして出力する制御信号選択論理回路［１］、５０４はモード移行要求信号１ｂをセレクト信号としてデータレジスタ５０１からｎ bitで出力される固定データ信号５０１ａもしくはレジスタ出力［２］１０４ａを動作制御信号［２］４ａとして出力する制御信号選択論理回路［２］、５０５はモード移行要求信号１ｂをセレクト信号としてデータレジスタ５０１からｎ bitで出力される固定データ信号５０１ａもしくはレジスタ出力［Ｎ］１０５ａを動作制御信号［Ｎ］５ａとして出力する制御信号選択論理回路［Ｎ］である。他の図１と対応するものには同一符号を付し説明を省略する。
【００３９】
モード移行要求信号１ａ、１ｂが、例えば通常モードのときにＬレベル、ＳＴＯＰモードのときにＨレベルとなる信号であるとすると、制御信号選択論理回路［１］５０３、［２］５０４、［Ｎ］５０５は、モード移行要求信号１ｂが通常モードを示すＬレベルのときにそれぞれ動作制御信号［１］３ａ、［２］４ａ、［Ｎ］５ａとしてレジスタ出力［１］１０３ａ、［２］１０４ａ、［Ｎ］１０５ａを選択し、モード移行要求信号１ｂがＳＴＯＰモードを示すＨレベルのときに動作制御信号［１］３ａ、［２］４ａ、［Ｎ］５ａとして固定データ信号５０１ａを選択する。データレジスタ５０１の値はＣＰＵ２により設定される。
【００４０】
ＳＴＯＰモードを設定する場合、ＣＰＵ２が外部端子１から入力された例えばＨレベルのモード移行要求信号１ａにより通常モードからＳＴＯＰモードへの移行要求を受けると同時にモード移行要求信号１ｂは制御信号選択論理回路［１］５０３へセレクト信号として入力され、制御信号選択論理回路［１］５０３の出力となる動作制御信号［１］３ａはレジスタ出力［１］１０３ａから固定データ信号５０１ａに切り替わる。同様にモード移行要求信号１ｂは制御信号選択論理回路［２］５０４へセレクト信号として入力され、制御信号選択論理回路［２］５０４の出力となる動作制御信号［２］４ａはレジスタ出力［２］１０４ａから固定データ信号５０１ａに切り替わる。同様にモード移行要求信号１ｂは制御信号選択論理回路［Ｎ］５０５へセレクト信号として入力され、制御信号選択論理回路［Ｎ］５０５の出力となる動作制御信号［Ｎ］５ａはレジスタ出力［Ｎ］１０５ａから固定データ信号５０１ａに切り替わる。
【００４１】
以上のように本実施形態によれば、ＳＴＯＰモードのときの複数の各機能ブロックに入力される動作制御信号の値をデータレジスタ５０１の値により設定でき、モード移行要求信号１ｂに応答して、複数の動作制御信号の値を同時にデータレジスタ５０１の値に固定することができ、ＳＴＯＰモードに移行する時間を短縮できる。ＣＰＵ２によりデータレジスタ５０１の値を変更することで、ＳＴＯＰモード時の機能ブロック［１］６、機能ブロック［２］７、機能ブロック［Ｎ］８の状態を変更することが可能となり、静止電源電流検査を実施する際、機能ブロック［１］６、機能ブロック［２］７、機能ブロック［Ｎ］８の状態の組合わせ検査が容易になる。
【００４２】
図６は上記第１〜第５の実施形態における機能ブロックを固定するためのモード移行要求信号検出部を示している。ＳＴＯＰモードを設定する場合、ＣＰＵ２が外部端子１から入力されたモード移行要求信号１ａにより通常モードからＳＴＯＰモードへの移行要求を受けると同時にモード移行要求信号１ｂは機能ブロックを固定する。図９のタイミングチャートが示すとおり、時間T0にてモード移行要求信号１ａとモード移行要求信号１ｂは同じタイミングで切り替わるため、通常モードからＳＴＯＰモードへの移行と機能ブロック［１］、機能ブロック［２］、機能ブロック［Ｎ］の固定は同時に行われる。
【００４３】
図７は上記第１〜第５の実施形態において、機能ブロックを固定するためのモード移行要求信号検出部の他の例を示している。７０１ａはＣＰＵ２が外部端子１から入力されたモード移行要求信号１ａを受理すると生成するＣＰＵ２から出力されるモード移行要求信号である。モード移行要求信号７０１ａは、図１〜図５のモード移行要求信号１ｂに接続され、ＣＰＵ２が機能ブロック［１］、機能ブロック［２］、機能ブロック［Ｎ］を固定する前に、内部処理が必要な場合の例を示している。タイミングは図９に示すとおり、時間T0にて切り替わるモード移行要求信号１ａと時間T１にて切り替わるモード移行要求信号７０１ａの時間差である期間Ａの間にＣＰＵ２の内部処理が行われるものとする。
【００４４】
図８は上記第１〜第５の実施形態において、機能ブロックを固定するためのモード移行要求信号検出部の他の例を示している。８０１ａはＣＰＵ２が外部端子１から入力されたモード移行要求信号１ａを内部で処理した後に内部バスを介して、フラグレジスタ８０１の値を書き換えることにより出力されるモード移行要求信号である。モード移行要求信号８０１ａは、図１〜図５のモード移行要求信号１ｂに接続され、ＣＰＵ２が機能ブロック［１］、機能ブロック［２］、機能ブロック［Ｎ］を固定する前に、プログラム処理が必要な場合の実施例を示している。タイミングは図９に示すとおり、時間T0にて切り替わるモード移行要求信号１ａと時間T２にて切り替わるモード移行要求信号８０１ａの時間差である期間Ｂの間にＣＰＵ２の内部処理、プログラム処理が行われるものとする。
【産業上の利用可能性】
【００４５】
本発明におけるマイクロコンピュータは、モード移行要求信号によりＳＴＯＰモード移行と同時に内部レジスタの固定が可能であるため、ＳＴＯＰモード時の静止電源電流検査に有効である。また、ＳＴＯＰモードを有するすべてのマイクロコンピュータに応用できる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態のマイクロコンピュータの構成ブロック図である。
【図２】本発明の第２の実施形態のマイクロコンピュータの構成ブロック図である。
【図３】本発明の第３の実施形態のマイクロコンピュータの構成ブロック図である。
【図４】本発明の第４の実施形態のマイクロコンピュータの構成ブロック図である。
【図５】本発明の第５の実施形態のマイクロコンピュータの構成ブロック図である。
【図６】本発明の図１〜５の機能ブロックを固定するためのモード移行要求信号検出部の例１である。
【図７】本発明の図１〜５の機能ブロックを固定するためのモード移行要求信号検出部の例２である。
【図８】本発明の図１〜５の機能ブロックを固定するためのモード移行要求信号検出部の例３である。
【図９】図６〜図８のタイミングを示す図である。
【符号の説明】
【００４７】
１  外部端子
２  ＣＰＵ
３  動作制御レジスタ［１］
４  動作制御レジスタ［２］
５  動作制御レジスタ［Ｎ］
６  機能ブロック［１］
７  機能ブロック［２］
８  機能ブロック［Ｎ］
１０３  制御信号固定論理回路［１］
１０４  制御信号固定論理回路［２］
１０５  制御信号固定論理回路［Ｎ］
３０１  モードセットレジスタ
３０３  モードセット論理回路［１］
３０４  モードセット論理回路［２］
３０５  モードセット論理回路［Ｎ］
５０１  データレジスタ
５０３  制御信号選択論理回路［１］
５０４  制御信号選択論理回路［２］
５０５  制御信号選択論理回路［Ｎ］
８０１  フラグレジスタ
１ａ  モード移行要求信号
１ｂ  モード移行要求信号
２ａ  内部バス
３ａ  動作制御信号［１］
４ａ  動作制御信号［２］
５ａ  動作制御信号［Ｎ］
【図１】
2005234737.tif 000003
【図２】
2005234737.tif 000004
【図３】
2005234737.tif 000005
【図４】
2005234737.tif 000006
【図５】
2005234737.tif 000007
【図６】
2005234737.tif 000008
【図７】
2005234737.tif 000009
【図８】
2005234737.tif 000010
【図９】
2005234737.tif 000011