(57)【要約】【課題】無機材料のみで形成された酸化シリコンを主成分とする多孔質体を層間絶縁層として用いることで、耐薬品性及び微細加工性にすぐれた層間絶縁層を有した半導体装置を提供する。【解決手段】半導体装置は、半導体基板１上に形成される多層化された層間絶縁層３と、層間絶縁層３中に形成される配線４とを有する。層間絶縁層３は、柱状形状の細孔と該細孔を取り囲むシリコンの酸化物を主成分とする母材領域を有する多孔質体で構成される。配線４は、アルミニウムを含み構成される柱状物質がシリコンを含み構成される部材中に分散している構造体、又は多孔質体の一部に電気伝導材料を導入した領域で構成される。多孔質体の細孔の平均孔径は、１ｎｍ以上１０ｎｍ以下で、該細孔の平均間隔は、３ｎｍ以上１５ｎｍであり、半導体基板１上に、膜面に対して垂直又は略垂直に形成される。【選択図】  図１
2005064138.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成される層間絶縁層と、該層間絶縁層中に形成される配線とを有する半導体装置において、
該層間絶縁層は、柱状形状の細孔と該細孔を取り囲むシリコンの酸化物を主成分とする母材領域を有する多孔質体で構成され、
該配線は、アルミニウムを含み構成される柱状物質がシリコンを含み構成される部材中に分散している構造体で構成されることを特徴とする半導体装置。
【請求項２】
基板上に形成される層間絶縁層と、該層間絶縁層中に形成される配線とを有する半導体装置において、
該層間絶縁層は、柱状形状の細孔と該細孔を取り囲むシリコンの酸化物を主成分とする母材領域を有する多孔質体で構成され、
該配線は、該多孔質体の一部に電気伝導材料を導入した領域で構成されることを特徴とする半導体装置。
【請求項３】
前記細孔の平均孔径が１ｎｍ以上１５ｎｍ以下で、かつ、該細孔の平均間隔が３ｎｍ以上２０ｎｍ以下であることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記細孔は、前記基板表面に対し垂直又は略垂直に形成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記電気伝導材料がＣｕであることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記母材中にアルミニウムの酸化物を含むことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に分散している構造体を用意する工程と、
該柱状物質の一部を除去する除去工程と、
該除去工程後の該構造体を該除去工程と同時あるいは後に酸化処理する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に分散している構造体を用意する工程と、
該柱状物質を除去する除去工程と、
該除去工程後の該構造体を該除去工程と同時あるいは後に酸化処理する工程と、
該除去工程により得られる柱状の細孔を有する多孔質体の該細孔内の一部の領域に電気伝導材料を導入する導入工程とを有することを特徴とする半導体装置の製造方法。
【請求項９】
アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に分散している構造体を用意する工程と、
該柱状物質を除去する第一の除去工程と、
該第一の除去工程後の該構造体を第一の除去工程と同時あるいは後に酸化処理する工程と、
該第一の除去工程により得られる柱状の細孔を有する多孔質体の一部を除去する第二の除去工程と、
該第二の除去工程により得られる多孔質体除去部に電気伝導材料を導入する導入工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
前記構造体を用意する工程は、前記柱状物質が前記部材中に、膜面に対して垂直又は略垂直に分散している構造体を用意するものであることを特徴とする請求項７乃至９のいずれか１項に記載の半導体製造装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、新規な構成を有する半導体装置及びその製造方法に関するものであり、特に、新規な構造の低誘電率膜を用いることにより配線容量が低減された多層配線を有する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置が微細化するにつれて配線容量が増加し、配線における信号の遅延が顕著になっている。配線容量の低減のためには、金属配線の抵抗を小さくすること、及び層間絶縁膜として比誘電率の小さな材料を用いることが挙げられる。一般的に、金属配線の抵抗を低減させる方法としては、配線金属をアルミニウムからより抵抗率の低い銅へ変更することが挙げられる。
【０００３】
一方、層間絶縁層の比誘電率を低減するために、従来のＳｉＯ2（比誘電率ε＝４．３）に代わって、例えば比誘電率が低いフッ素をドーピングしたＳｉＯＦやＨＳＱ（ハイドロゲンシルセスキオキサン）のようなＳｉ-Ｏベースの無機材料、ポリイミド系樹脂のような有機材料、及び有機及び無機材料の混合物などが検討されている。
【０００４】
また、層間絶縁層の比誘電率をよりさげる方法として、上記の物質等を多孔質（ポーラス）化することも検討されている。特許文献１には、シリコンアルコキシドと有機化合物との混合ガスを用いたプラズマＣＶＤ法で有機無機複合膜からなる多孔質膜が開示されている。また、特許文献２には、ポリアルキルシラザンとポリアクリエル酸等からなる多孔質シリカ質膜が開示されている。
【０００５】
これらの公報によれば、多孔質化することにより低誘電率の材料を形成できるとしている。
【特許文献１】特開２０００-２１６１５３号公報
【特許文献２】特開２００２-７５９８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、有機材料や有機材料と無機材料の混合物の多孔質体では、従来の半導体装置において層間絶縁膜材料として用いられている酸化シリコン膜等とは膜質が大きく異なってため、様々な新しいプロセスを必要とし、半導体装置のコスト増大にもつながる。また、有機溶剤による膜質劣化など半導体プロセス耐性や長期の安定性に対して、従来の酸化シリコン等に劣る材料が多い。さらに、従来の酸化シリコンに比べて、エッチングによる微細加工が困難な材料も多い。従って、有機材料や有機材料と無機材料の混合物の多孔質体では、従来の酸化シリコンに比べて、信頼性の高い低コストで作製できる半導体装置を作製することは困難である。
【０００７】
そこで、本発明は、無機材料のみで形成された酸化シリコンを主成分とする多孔質体を層間絶縁層として用いることで、耐薬品性及び微細加工性にすぐれた層間絶縁層を有した半導体装置を提供するものである。
【０００８】
また、本発明は前記の半導体装置を低コストで作製する製造方法を提供するものである。
【課題を解決するための手段】
【０００９】
本発明にかかる半導体装置は、第一の側面として、基板上に形成される層間絶縁層と、該層間絶縁層中に形成される配線とを有する半導体装置において、該層間絶縁層は、柱状形状の細孔と該細孔を取り囲むシリコンの酸化物を主成分とする母材領域を有する多孔質体で構成され、該配線は、アルミニウムを含み構成される柱状物質がシリコンを含み構成される部材中に分散している構造体で構成されることを特徴とする。
【００１０】
また、本発明にかかる半導体装置は、第二の側面として、基板上に形成される層間絶縁層と、該層間絶縁層中に形成される配線とを有する半導体装置において、該層間絶縁層は、柱状形状の細孔と該細孔を取り囲むシリコンの酸化物を主成分とする母材領域を有する多孔質体で構成され、該配線は、該多孔質体の一部に電気伝導材料を導入した領域で構成される。
【００１１】
前記細孔の平均孔径は、１ｎｍ以上１５ｎｍ以下で、該細孔の平均間隔は、３ｎｍ以上２０ｎｍであることが好ましい。このように、細孔密度が高く、細孔径が小さいほうが多孔質体の機械的強度が高く、デバイスの信頼性を上げることができ、多孔質体の細孔部が大きいほど、誘電率が低くなり、デバイスのスピードを増加させることができるためである。
【００１２】
前記細孔は、基板上に、膜面に対して垂直又は略垂直に形成されていることが好ましい。これは、膜面に対して斜めに形成されると、細孔内に金属材料を入れて配線とする場合、配線も斜めになり不都合があるためである。なお、細孔は、膜面に対して実質的に垂直であればよく、完全に垂直である必要はない。
【００１３】
このように従来用いられてきた酸化シリコンを主成分とすることで、耐薬品性等を有機材料に比べて高めることができる。また、その酸化シリコンを多孔質化することで比誘電率を低下できる。
【００１４】
本発明にかかる半導体装置は、層間絶縁層として使用する多孔質体内に、アルミニウムの酸化物を含んでも良い。
【００１５】
本発明にかかる半導体装置の製造方法は、第一の側面として、アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に分散している構造体を用意する工程と、該柱状物質を除去する工程とを有する。。
【００１６】
また、本発明にかかる半導体装置の製造方法は、第二の側面として、アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に分散している構造体を用意する工程と、該柱状物質を除去する除去工程と、該除去工程により得られる柱状の細孔を有する多孔質体の該細孔内の一部の領域に電気伝導材料を導入する導入工程とを有する。
【００１７】
さらに、本発明にかかる半導体装置の製造方法は、第三の側面として、アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に分散している構造体を用意する工程と、該柱状物質を除去する第一の除去工程と、該第一の除去工程により得られる柱状の細孔を有する多孔質体の一部を除去する第二の除去工程と、該第二の除去工程により得られる多孔質体除去部に電気伝導材料を導入する導入工程とを有する。
【００１８】
前記構造体を用意する工程は、前記柱状物質が前記部材中に、膜面に対して垂直又は略垂直に分散している構造体を用意するものであることが好ましい。
【００１９】
このような半導体装置の製造方法では、場合によっては、これまでの配線埋め込み法である、層間絶縁層の除去、配線金属の埋め込み、平坦化といったプロセスを省くことができ、低コストで簡便に多層配線を用いた半導体装置を製造できる。
【００２０】
本発明を成すに至った経緯について説明すると、本発明者らは、アルミニウムを用いた微細構造体に関して研究を進めていたところ、たまたま下記のような知見に至った。
【００２１】
即ち、スパッタリング法などの非平行状態で材料を形成する成膜方法により、基板上にアルミニウムの膜を形成する際に、シリコンを添加したところ所定条件下では自己形成的に柱状構造のアルミニウムがシリコンのマトリックス内に基板にほぼ垂直に形成される場合があることを見出したのである。また、その柱状構造のアルミニウムが形成された膜をシリコンよりも、アルミニウムを優先的に溶かす溶液に浸し、かつ酸化すことで、無機物である酸化シリコンを主成分とする孔径数ｎｍ程度の細孔が高密度に形成された多孔質体（酸化シリコン多孔質体）が形成できることが分かった。
【００２２】
また、このように作製された酸化シリコン多孔質体の比誘電率を測定した所、従来の多孔質化されていない酸化シリコンよりも比誘電率が低下することが分かった。
【００２３】
また、このような酸化シリコンを主成分とする多孔質体（酸化シリコン多孔質体）に、電着法あるいはＶＬＳ（Vapor Liquid Solid）法などにより、金属材料（カーボンナノチューブを含む）を導入することが可能であった。
【００２４】
また、このように作製された酸化シリコン多孔質体は、従来の酸化シリコンとほぼ同等の耐薬品性を示すことが分かった。
【００２５】
そこで、本発明者らは上記知見に基づき鋭意研究を進め、本発明を成すに至ったものである。
【発明の効果】
【００２６】
以上説明したように、アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に、膜面に対してほぼ垂直に分散している構造体から、アルミニウムを主成分とする柱状物質を除去し、さらに、シリコンを主成分とする部材を酸化する事で、ほぼ酸化シリコンからなる基板にほぼ垂直な細孔を有した多孔質体を形成でき、それを半導体層装置の層間絶縁層と用いることで、配線容量が低減された半導体装置を形成できる。
【００２７】
また、本発明は、上記の半導体装置を容易に製造することができる製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明にかかる半導体装置及びその製造方法の実施の形態を詳細に説明する。
＜半導体装置の構成＞
図１は、本発明の半導体装置の一例を示す概略図である。この例では、数〜数十ナノメートルサイズの細孔をもった多孔質膜を層間絶縁層として利用し、多層配線した半導体装置の例を示している。
【００２９】
図１において、１が半導体基板であり、２が保護絶縁層、３が層間絶縁層、４が配線である。本発明の半導体装置は、半導体基板１上に形成された多層化された層間絶縁層３と配線（金属配線）４から主に構成される。なお、図１において、配線金属スパイク防止のためのバリア層や各種保護層が省略されているが、半導体装置の動作に問題があれば使用してもよい。なお、半導体基板1には、ＭＯＳＦＥＴなどの半導体素子（図示せず）が形成されている。本発明の半導体装置は、複数の層間絶縁層３と配線４とで構成される多層配線型の半導体装置であることが望ましい。
【００３０】
図２は、本発明の半導体装置に用いられた多孔質体（層間絶縁層）の一例を示したものである。図２（ａ）は、膜表面から見た概略図であり、図２（ｂ）は、多孔質体を断面からみた概略図である。なお、図２（ｂ）は、同図（ａ）において、ＡＡ‘線に沿って切断した場所の断面の概略図を示している。図２において、１０が層間絶縁層３を構成する多孔質体、１１が細孔、１２が酸化シリコン、１３が半導体基板を示している。
【００３１】
層間絶縁層３は、図２（ａ）及び（ｂ）に示すように、半導体基板１３にほぼ垂直な細孔１１を有する酸化シリコン１２を主成分とする多孔質体１０を用いて構成されることを特徴とする。
【００３２】
細孔１１は、図２（ａ）及び（ｂ）に示すように、多孔質体を構成する部材により、お互いに分離されており、また、基板１３に対して垂直又はほぼ垂直に形成されている。この細孔１１は、図２に示されているように柱状形状である。また、細孔１１の直径（膜面から見た細孔の平均直径を示す）は、1ナノメートル以上１５ナノメートル以下である。さらに、細孔１１の間隔（膜面から見た細孔の平均中心間距離を示す）は、３ナノメートル以上２０ナノメートル以下である。ここで示した細孔１１の直径とは、図２（ｂ）においての２ｒを示し、細孔の間隔とは図２（ｂ）においての２Ｒを示している。
【００３３】
多孔質体１０は、主に酸化シリコンから構成され、かつ、その組成は、酸素を除くすべての元素に対して、アルミニウムを０.１atomic％以上３０atomic％以下であり、シリコンを７０atomic％以上９９.９atomic％以下含むことが望ましい。多孔質体１０の部材は、酸化シリコンを主成分とすることが望ましいが、アルゴン（Ａｒ）、窒素（Ｎ）、水素（Ｈ）などの各種の元素を少量含有してもよい。また、多孔質体１０の部材は、非晶質であることが望ましいが、結晶質の部材を含んでいてもよい。
【００３４】
層間絶縁層３は、少なくとも一部が酸化シリコンを主成分とする多孔質体１０で構成されてれば良く、一部の層間絶縁層３をこれまで使われてきた低誘電率材料で構成されていても良い。
【００３５】
配線４は、アルミニウムを含み構成される柱状物質がシリコンを含み構成される部材中に分散している構造体からなること、あるいは、層間絶縁層３内の複数の細孔内に埋め込まれた金属材料からなること、あるいは層間絶縁層３を一部除去し、その除去部に埋め込まれた金属材料からなることを特徴とする。配線４を構成する金属材料は、抵抗率の小さくコストの安いＡｌあるいはＣｕであることが望ましいが、Ａｇ、Ａｕ、Ｍｏ、Ｗなどの単元素金属、あるいは１つ以上の金属をまぜあわせた合金でもかまわない。また、ＣＮＴ（カーボンナノチューブ）でもかまわない。
【００３６】
保護絶縁層２は、ＳｉＮなどの絶縁体で構成されることが望ましいが、半導体装置の動作に特に問題がなければ使用しないこともありうる。
＜半導体装置の製造方法＞
以下、本発明にかかる半導体装置の製造方法について詳細に説明する。
【００３７】
図３は、本発明の半導体装置の製造方法の一実施態様を示す工程図である。図３において、本発明の半導体装置の製造方法は、下記の第一工程、第二工程、第三工程を有することを特徴とする。
【００３８】
図６は、本発明の半導体装置における多孔質体の製造方法の一例を示す概略図である。
【００３９】
ここでは、垂直配線であるビアを層間絶縁層内に形成する場合を例にする。
【００４０】
（第一工程）
本工程は、アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に、膜面に対してほぼ垂直に分散している構造体を用意する工程である。
【００４１】
例えば、アルミニウムとシリコンを用意し、スパッタリング法などの非平衡状態の物質を形成できる方法により、図３（ａ）に示すように、半導体基板２１上にアルミニウム柱状構造体２３がシリコン２２のマトリックス中に分散しているアルミニウムシリコン混合体（アルミニウムシリコン混合膜）２０からなる構造体を形成する。
【００４２】
このような方法でアルミニウムシリコン混合膜２０を形成すると、図３（ａ）に示すように、アルミニウムとシリコンが準安定状態の共晶型組織となり、アルミニウムがシリコン２２のマトリックス内に数ｎｍレベルのナノ構造体（柱状構造体）を形成し、自己組織的に分離する。そのときのアルミニウム柱状構造体２３は、図６（ａ）に示すような構造を有する。図６（ａ）において、半導体基板６１上にアルミニウムシリコン混合体６４が形成され、このアルミニウムシリコン混合体６４は、アルミニウム柱状構造体６３がシリコン６２のマトリックス中に分散している構造をもつ。
【００４３】
すなわち、図３（ａ）に示すアルミニウム柱状構造体２３は、膜面にほぼ垂直な円柱状形状に形成され、その孔径は、1ナノメートル以上１５ナノメートル以下であり、その間隔は、３ナノメートル以上２０ナノメートル以下である。この孔径及び間隔は成膜条件やアルミニウムとシリコンの組成を調整することで変化させることができる。
【００４４】
なお、アルミニウムとシリコンの混合膜において、形成される膜中のシリコンの量は、アルミニウムとシリコンの全量に対して２０〜７０atomic％であり、好ましくは２５〜６５atomic％、さらに好ましくは３０〜６０atomic％である。シリコン量が斯かる範囲内であれば、シリコン２２の領域内にアルミニウム柱状構造体２３が分散したアルミニウムシリコン混合膜２０が得られる。
【００４５】
上記のアルミニウムとシリコンの割合を示すatomic％とは、シリコンとアルミニウムの原子の数の割合を示し、atom％あるいはat％とも記載され、例えば誘導結合型プラズマ発光分析法（ＩＣＰ法）でアルミニウムシリコン混合膜中のシリコンとアルミニウムの量を定量分析したときの値である。
【００４６】
（第二及び第三工程）
本工程は、上記第一工程後に、アルミニウムシリコン混合膜２０（構造体）からアルミニウム柱状構造体２３（柱状物質）を除去する工程と、該除去工程後の構造体をその除去工程と同時あるいは後に酸化処理する工程とからなる。
【００４７】
例えば、図３（ｂ）に示すように、上記アルミニウムシリコン混合体２０上に、レジスト２４を塗布した後に、フォトリソグラフィーを用いて、レジスト２４をパターニングする。その後、図３（ｃ）に示すように、レジストが２４形成されていないアルミニウムシリコン混合膜２９の表面から、柱状物質を成すアルミニウム柱状構造体２３のアルミニウムをリン酸でエッチングし、かつ同時にシリコンを酸化することで、酸化シリコン２２ａを主成分とするマトリックス内に細孔２５を形成する。これにより酸化シリコン多孔質体２０ａとＡｌの配線領域（ビア）２６が形成される。なお、上記の多孔質体中の細孔２５は、間隔が３ナノメートル以上２０ナノメートル以下、孔径が１ナノメートル以上１５ナノメートル以下である。
【００４８】
さらに、図３（ｄ）に示すように、レジスト２４をリムーバーで除去することにより、酸化シリコン多孔質体２０ａに埋め込まれた配線２６が完成する。なお、上記第一工程及び第二工程を複数回繰り返すことにより、図１に示した多層配線をした半導体装置を作製する。
【００４９】
なお、アルミニウム柱状構造体２３のエッチングに用いる溶液は、例えばアルミニウムを溶かしシリコンをほとんど溶解しない、りん酸、硫酸、塩酸、クロム酸溶液などの酸が挙げられるが、エッチングによる細孔形成に不都合がなければ水酸化ナトリウムなどのアルカリを用いることができ、特に酸の種類やアルカリの種類に限定されるものではない。また、数種類の酸溶液やあるいは数種類のアルカリ溶液を混合したものを用いてもかまわない。またエッチング条件は、例えば、溶液温度、濃度、時間などは、作製する多孔質体に応じて、適宜設定することができる。
【００５０】
図４は、本発明のの製造方法の他の実施態様を示す工程図である。図４において、本発明の半導体装置の製造方法は、下記の第一工程〜第四工程を有することを特徴とする。なお、ここでは、垂直配線であるビアを層間絶縁層内に形成する場合を例にする。
【００５１】
（第一工程）
本工程は、アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に、膜面に対してほぼ垂直に分散している構造体を用意する工程である。
【００５２】
例えば、アルミニウムとシリコンを用意し、スパッタリング法などの非平衡状態の物質を形成できる方法により、図４（ａ）に示すように、半導体基板３１上にアルミニウム柱状構造体３３がシリコン３２のマトリックス中に分散している構造体、すなわちアルミニウムシリコン混合膜３０を形成する。
【００５３】
（第二及び第三工程）
本工程は、Ａｌを主成分とする柱状構造体を除去する除去工程と、該除去工程後の構造体をその除去工程と同時あるいは後に酸化処理する工程とからなる。
【００５４】
例えば、図４（ｂ）のように、上記で作製されたアルミニウムシリコン混合体３０をリン酸溶液に浸して、アルミニウムを選択的にエッチングし、同時にシリコンを酸化させ、柱状形状の細孔３４及びそれを取り囲む酸化シリコン３２ａからなる酸化シリコン多孔質体３０ａを形成する。酸化シリコン多孔質体３０ａは、図６（ｂ）に示すような構造を有する。図６（ｂ）において、半導体基板６１上に酸化シリコン多孔質体６６が形成され、この酸化シリコン多孔質体６６は、細孔６５とこれを取り囲む酸化シリコン６２ａとから構成される。
【００５５】
すなわち、図４（ｂ）に示す酸化シリコン多孔質体３０ａは、膜面にほぼ垂直な細孔３４を有し、その細孔３４が酸化シリコン３２ａを主成分とする部材で囲まれている構造をしている。
【００５６】
（第四工程）
本工程は、上記除去工程により得られる柱状の細孔３４を有する多孔質体３０ａの該細孔３４内の一部の領域に電気伝導材料を導入する導入工程である。
【００５７】
例えば、図４（ｃ）に示したように、金属を充填させたくない領域にレジスト３５を形成した後、図４（ｄ）のように、電着によりＣｕ等の配線材料（金属材料、電気伝導材料）３６を細孔３４に充填する。ここで、充填する金属材料は、典型的に抵抗率が低いＣｕ、Ａｌなどの金属材料などであるが、これに限定されるわけではなく、ＣＮＴ（カーボンナノチューブ）などの様々な材料を用いることが可能である。さらに、細孔３４内に材料を充填する方法としては、電着が好ましいが触媒反応法、さらにはＶＬＳ法などでも可能である。
【００５８】
なお、ここではレジスト３５でマスクした領域以外に選択的に電気伝導材料３６を電着する方法を示したが、図７のように、電着する場所（配線領域）の下地材料を変化させて、特定の下地材料のみに電着させる選択電着法で電気伝導材料を多孔質体３０ａ内へ導入する方法もある。
【００５９】
また、図４（ｅ）のようにリムーバーでレジスト３５を除去した後に、図４（ｆ）のように、例えば、ＣＭＰ（化学機械研磨）により多孔質体３０ａの膜表面を平坦化し、多孔質体３０ａ内に配線領域（ビア）３７を形成する。
【００６０】
なお、上記第一工程及び第三工程を繰り返すことにより、図１に示した多層配線をした半導体装置を作製する。
【００６１】
図５は、本発明の製造方法の他の実施態様を示す工程図である。図５において、本発明の半導体装置の製造方法は、下記の第一工程〜第五工程を有することを特徴とする。
【００６２】
（第一工程）
本工程は、アルミニウムを主成分とする柱状物質が、少なくともアルミニウムを含みかつシリコンを主成分とする部材中に、膜面に対してほぼ垂直に分散している構造体を用意する工程である。
【００６３】
例えば、アルミニウムとシリコンを用意し、スパッタリング法などの非平衡状態の物質を形成できる方法により、図５（ａ）に示すように、半導体基板４１上にアルミニウム柱状構造体４３がシリコン４２のマトリックス中に分散している構造体、すなわちアルミニウムシリコン混合膜４０を形成する。
【００６４】
（第二及び第三工程）
本工程は、Ａｌを主成分とする柱状構造体を除去する第一の除去工程と、該第一の除去工程後の該構造体を第一の除去工程と同時あるいは後に酸化処理する工程とからなる。
【００６５】
例えば、図４（ｂ）のように、上記で作製されたアルミニウムシリコン混合体４０をリン酸溶液に浸して、アルミニウムを選択的にエッチングし、同時にシリコンを酸化させ、半導体基板４１上に細孔４４を取り囲む酸化シリコン４２からなる酸化シリコン多孔質体４０ａを形成する。
【００６６】
（第四工程）
本工程は、上記第一の除去工程により得られる柱状の細孔４４を有する多孔質体４０ａの一部を除去する第二の除去工程である。
【００６７】
例えば、図５（ｃ）のように、多孔質体４０ａを除去しない領域にレジスト４５を形成した後に、ＲＩＥなどのドライエッチングプロセスあるいはウエットエッチングプロセスを用いてレジスト４５が表面に形成されていない場所の多孔質体４０ａを除去する。
【００６８】
（第五工程）
本工程は、上記第二の除去工程により得られる多孔質体除去領域４６に電気伝導材料を導入する導入工程である。
【００６９】
例えば、図５（ｄ）に示すように、多孔質体４０ａを除去した領域４６に、電着によりＣｕ等の配線材料（金属材料）４７を充填する。さらに、図５（ｅ）に示すように、リムーバーでレジスト４５を除去した後に、図５（ｆ）に示すように、例えば、ＣＭＰ（化学機械研磨）により多孔質膜４０ａの表面を平坦化し、多孔質体４０ａ内に配線領域（ビア）４８を形成する。なお、上記第一工程及び第四工程を繰り返すことにより、図１に示した多層配線をした半導体装置を作製する。
【００７０】
なお、図３に示す第一〜第三工程、図４に示す第一〜第四工程、図５に示す第一工程〜第五工程を各々組み合わせた複数の工程を含んで、図１に示すような多層配線化した半導体装置を作製することも可能である。
【００７１】
以下に実施例を挙げて本発明を具体的に説明する。
【実施例１】
【００７２】
本実施例は、酸化シリコンを主成分とする基板に垂直な細孔を有する多孔質膜を層間絶縁層とし、その多孔質膜内の細孔にアルミニウムを埋め込んだ配線を形成した半導体装置の例を示す。なお、ここでは、垂直配線であるビアを層間絶縁層内に形成する場合を例にする。
【００７３】
図３は、前述した通り、層間絶縁層とそれに配線金属を形成するための製造工程を模式的に表したものである。この図３に沿って、以下にその製造方法を説明する。
【００７４】
まず、ＭＯＳＦＥＴなどの半導体素子、配線層及び素子分離領域（図示せず）を形成した半導体基板上に、マグネトロンスパッタ法を用いて、図３（ａ）のようなアルミニウムをアルミニウムとシリコンの全量に対して６０atomic％含んだアルミニウムシリコン混合体（混合膜）２０を形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のシリコンの粉末とアルミニウムの粉末を６０atomic％:４０atomic％の割合で混合したアルミニウムシリコン混合ターゲットを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１５０Ｗとした。また、基板温度は１００℃とした。
【００７５】
なお、ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、アルミニウムシリコン混合体２０を観察した。基板斜め上方向から見た表面の形状は、前述の図６（ａ）に示すように、シリコン領域に囲まれた円形のアルミニウム柱状構造体が二次元的に配列していた。アルミニウム柱状構造体の部分の孔径は５ｎｍであり、その平均中心間間隔は８ｎｍであった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれのアルミニウム柱状構造体はお互いに独立していた。
【００７６】
次に、このように作製したアルミニウムシリコン混合体２０上に図３（ｂ）に示すようにレジスト２４を形成する。レジスト２４は、金属配線（ビア形成部分）を行う部分以外が開口されている。レジスト２４の開口は通常のフォトリソグラフィーを用いた。
【００７７】
次に、レジスト２４を形成したアルミニウムシリコン混合体２０をりん酸５ｗｔ％溶液中にて４時間浸し、アルミニウム柱状構造体２３の部分を除去し、かつ、シリコン２２の領域を酸化し、図３（ｃ）に示すような細孔２５を形成した。その後、金属配線上に形成されたレジスト２４をリムーバーを用いて、除去した。この結果、図３（ｄ）に示すように金属配線（ビア）領域２６以外に、酸化シリコン２５を主成分とした部材で構成された多孔質体２０ａが作製された。
【００７８】
なお、このような金属配線（ビア）２６の形成方法では、レジスト２４の開口部分のみに基板にほぼ垂直な直径５ｎｍ程度までの細孔２５が形成され、かつ、レジストを形成した領域には、金属配線（ビア）２６が半導体基板２１に対して垂直に形成される。従って、レジスト２６の開口部さえ形成できれば、直径５ｎｍ程度までの金属配線（ビア）２６を形成できる。つまり、層間絶縁層の微細加工等による金属配線（ビア）部形成制限がなくなるため、従来の方法よりもより微細な金属配線（ビア）を形成できるようになる。
【００７９】
次に、ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、りん酸エッチングしたアルミニウムシリコン混合膜（酸化シリコンを主成分とした部材で構成された多孔質体）２０ａを観察した。金属配線（ビア）２６領域以外の多孔質体２０ａ領域は、基板斜め上方向から見た表面の形状は、図６（ｂ）の酸化シリコン多孔質体に示すように、酸化シリコンを主成分とする部材に囲まれた細孔が二次元的に配列していた。細孔の孔径は５ｎｍであり、その平均間隔は約８ｎｍであった。一方、金属配線（ビア）領域には、図６（ａ）に示すように、アルミニウム柱状構造体の部分が残っていた。また、ＡＦＭにて層間絶縁層表面を観測したところ、非常に平滑な表面形状を有していた。
【００８０】
なお、作製された多孔質体２０ａは、通常の酸化シリコンと比較して、多孔質化されているため、比誘電率が低下する。この結果、通常の酸化シリコンを使用した半導体装置と比較して、配線遅延を低減できる。また、耐薬品性に関しては、ほぼＳｉ−Ｏからなる無機材料から構成されているため、有機材料や無機材料と有機材料の混合物から形成された多孔質膜よりも向上する。
【００８１】
次に、このような工程を繰り返すことにより、図１のような多層配線化した半導体装置を形成できる。
【００８２】
このように作製された半導体装置の層間絶縁層は、酸化シリコンを主成分とする多孔質体であるため、比誘電率が低く、配線容量を低減することができる。
【００８３】
また、このような製造方法では、従来使われてきた層間絶縁層のエッチング、金属材料のめっき、ＣＭＰによる表面研磨といった配線金属埋め込みプロセス（ダマシンプロセス）を行わないで、層間絶縁層内に金属材料を埋め込むことができ、かつ平滑な表面形状を有した層間絶縁層を形成できる。従って、プロセス工程が低減する為、半導体装置のコストを低減できる。
【実施例２】
【００８４】
本実施例は、酸化シリコンを主成分とする基板に垂直な細孔を有する多孔質膜を層間絶縁層とし、その細孔内に金属配線（ビア）としてＣｕを埋め込んだ半導体装置の例を示す。なお、ここでは、垂直配線であるビアを層間絶縁層内に形成する場合を例にする。
【００８５】
図４は、前述した通り、層間絶縁層とそれに配線金属を形成するための製造工程を模式的に表したものである。この図４に沿って、以下にその製造方法を説明する。
【００８６】
まず、ＭＯＳＦＥＴなどの半導体素子、配線層及び素子分離領域（図示せず）を形成した半導体基板３１上に、マグネトロンスパッタ法を用いて、アルミニウムをアルミニウムとシリコンの全量に対して６０atomic％含んだ図４（ａ）に示すようなアルミニウムシリコン混合体（混合膜）３０を形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のシリコンの粉末とアルミニウムの粉末を６０atomic％: ４０atomic％の割合で混合したアルミニウムシリコン混合ターゲットを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１５０Ｗとした。また、基板温度は１００℃とした。
【００８７】
なお、ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、アルミニウムシリコン混合体３０を観察した。基板斜め上方向から見た表面の形状は、図６（ａ）のように、シリコン６２領域に囲まれた円形のアルミニウム柱状構造体６３が二次元的に配列していた。アルミニウム柱状構造体部分の孔径は５ｎｍであり、その平均中心間間隔は８ｎｍであった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれのアルミニウム柱状構造体は互いに独立していた。
【００８８】
次に、りん酸５ｗｔ％溶液中にて４時間浸し、アルミニウム柱状構造体３３の部分を除去し、シリコン３２領域を酸化し、細孔３４ａを形成した。この結果、図４（ｂ）のような膜全面に酸化シリコン３２ａを主成分とした部材で構成された多孔質体３０ａが作製された。さらに、多孔質体３０ａ中の水分を除去する為に、２００℃でアニールした。
【００８９】
次に、ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、りん酸エッチングしたアルミニウムシリコン混合膜（酸化シリコンを主成分とした部材で構成された多孔質体）３０ａを観察した。基板斜め上方向から見た表面の形状は、図６（ｂ）に示すように、酸化シリコン及び酸化アルミニウムを主成分とする部材に囲まれた細孔が二次元的に配列していた。図４（ｂ）に示す細孔３４の孔径は５ｎｍであり、その平均間隔は約８ｎｍであった。また、ＡＦＭにて層間絶縁層表面を観測したところ、非常に平滑な表面径状を有していた。
【００９０】
なお、作製された多孔質体３０ａは、通常の酸化シリコンと比較して、多孔質化されているため、比誘電率が低下する。この結果、通常の酸化シリコンを使用した半導体装置と比較して、配線遅延を低減できる。また、耐薬品性に関しては、ほぼＳｉ−Ｏからなる無機材料から構成されているため、有機材料や無機材料と有機材料の混合物から形成された多孔質膜よりも向上する。
【００９１】
次に、このようにして作製された多孔質体（層間絶縁層）３０ａの金属配線（ビア）部分以外の領域に、図４（ｃ）のようにレジスト３５を形成した。ここでは、通常のフォトリソグラフィープロセスを用いて、レジスト３５のパターンニングを行った。
【００９２】
次に、レジスト３５を形成されていない金属配線（ビア）部分の細孔３４内に選択的にＣｕを電気メッキ（電着プロセス）で形成した。その結果、図４（ｄ）に示すように、多孔質体３０ａ内の一部に配線材料３６を埋め込んだ構造が形成された。さらに、図４（ｅ）のように、レジスト３５を除去した後に、ＣＭＰ法により、配線材料３６を埋め込んだ多孔質体３０ａからなる層間絶縁層を平坦化した。その結果、図４（ｆ）のように、一部の細孔３４内に金属配線領域（ビア）３７としてＣｕを埋め込んだ多孔質体３０ａからなる層間絶縁層を形成できた。
【００９３】
なお、このような工程を複数回繰り返すことにより、図１のような多層配線構造の半導体装置を形成できる。
【００９４】
このように作製された半導体装置の層間絶縁層は、酸化シリコンを主成分とする多孔質体で構成されるため、比誘電率が低く、ＲＣ遅延を抑制することができる。
【００９５】
また、このような製造方法では、層間絶縁層の細孔内に直接、金属配線を埋め込む為、層間絶縁層のエッチングプロセスを省くことができる。従って、プロセス工程が低減する為、半導体装置のコストを低減できる。
【００９６】
さらに、このような金属配線（ビア）の形成方法では、レジストの開口部分のみに基板に垂直な金属配線（ビア）が形成される。従って、層間絶縁層の微細加工等による金属配線（ビア）部形成制限がなくなるため、従来の方法よりもより微細な金属配線（ビア）を形成できるようになる。
【実施例３】
【００９７】
本実施例は、酸化シリコンを主成分とする基板に垂直な細孔を有する多孔質膜を層間絶縁層とし、その多孔質膜の一部を除去した領域に金属配線としてＣｕを埋め込んだ半導体装置の例を示す。
【００９８】
図５は、前述した通り、層間絶縁層とそれに配線金属を形成するための製造工程を模式的に表したものである。この図５に沿って、以下にその製造方法を説明する。
【００９９】
まず、ＭＯＳＦＥＴなどの半導体素子、配線層及び素子分離領域（図示せず）を形成した半導体基板上に、マグネトロンスパッタ法を用いて、アルミニウムをアルミニウムとシリコンの全量に対して６０atomic％含んだ図５（ａ）のようなアルミニウムシリコン混合体（混合膜）４０を形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のシリコンの粉末とアルミニウムの粉末を６０atomic％: ４０atomic％の割合で混合したアルミニウムシリコン混合ターゲットを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１５０Ｗとした。また、基板温度は１００℃とした。
【０１００】
なお、ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、アルミニウムシリコン混合体４０を観察した。基板斜め上方向から見た表面の形状は、図６（ａ）のように、シリコン領域に囲まれた円形のアルミニウム柱状構造体が二次元的に配列していた。アルミニウム柱状構造体部分の孔径は５ｎｍであり、その平均中心間間隔は８ｎｍであった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれのアルミニウム柱状構造体は互いに独立していた。
【０１０１】
次に、りん酸５ｗｔ％溶液中にて４時間浸し、アルミニウム柱状構造体の部分を除去し、シリコン４２領域の酸化を行い、細孔４４を形成した。この結果、図５（ｂ）に示すように、膜全面に酸化シリコン４２ａを主成分とした部材で構成された多孔質体４０ａが作製された。さらに、多孔質体４０ａ中の水分を除去する為に、２００℃でアニールした。
【０１０２】
次に、ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、りん酸エッチングしたアルミニウムシリコン混合膜（酸化シリコンを主成分とした部材で構成された多孔質体）４０ａを観察した。基板斜め上方向から見た表面の形状は、図６（ｂ）に示すように、酸化シリコンを主成分とする部材に囲まれた細孔が二次元的に配列していた。細孔の孔径は５ｎｍであり、その平均間隔は約８ｎｍであった。また、ＡＦＭにて層間絶縁層表面を観測したところ、非常に平滑な表面径状を有していた。また、ここで保護層としてＳｉＮなどの絶縁膜を多孔質体上に形成しても良いが本実施例では使用しない場合を示した。
【０１０３】
なお、作製された多孔質体４０ａは、通常の酸化シリコンと比較して、多孔質化されているため、比誘電率が低下する。この結果、通常の酸化シリコンを使用した半導体装置と比較して、配線遅延を低減できる。また、耐薬品性に関しては、ほぼＳｉ−Ｏからなる無機材料から構成されているため、有機材料や無機材料と有機材料の混合物から形成された多孔質膜よりも向上する。
【０１０４】
次に、このようにして作製された多孔質体（層間絶縁層）４０ａの金属配線部分以外の領域にレジスト４５を形成した。ここでは、通中のフォトリソグラフィーを用いて、レジスト４５をパターニングした。さらに、ドライエッチングを用いて、層間絶縁層をエッチングして、配線埋め込み領域を形成する。その結果、図５（ｃ）に示すように、多孔質体４０ａ内の一部に配線埋め込み領域として多孔質体除去領域４６が形成された構造が得られた。なお、作製された多孔質体４０ａは、無機の酸化シリコンを主成分として構成されているため、通常の酸化シリコンとほぼ同じエッチング条件でエッチングできる。この結果、通常の酸化シリコンと同程度の微細加工が可能となる。
【０１０５】
次に、配線埋め込み領域である多孔質体除去領域４６に、配線材料（金属材料）４７として、選択的にＣｕをメッキで形成し、図５（ｄ）に示すように、多孔質体除去領域４６内の配線材料４７を埋め込んだ構造が形成された。さらに、図５（ｅ）に示すように、レジスト４５を除去した後に、ＣＭＰ法により、配線材料４７を埋め込んだ多孔質体４０ａからなる層間絶縁層を平坦化した。その結果、図５（ｆ）に示すように層間絶縁層を成す多孔質体４０ａ内に配線領域（ビア）４８として配線金属であるＣｕを埋め込んだ構造が形成された。
【０１０６】
このような工程を複数回繰り返すことにより、図１のような多層配線構造の半導体装置を形成できる。
【０１０７】
このように作製された半導体装置の層間絶縁層は、酸化シリコンを主成分とする多孔質体で構成されるため、比誘電率が低く、ＲＣ遅延を抑制することができる。
【０１０８】
なお、各実施例で得られた金属配線が埋め込まれた層間絶縁層を複数用いて、図１のような多層配線構造の半導体装置を形成することも可能である。それにより、半導体デバイス内で必要に応じて、様々な配線構造を形成できる。
【実施例４】
【０１０９】
本実施例は、酸化シリコンを主成分とする基板に垂直な細孔を有する多孔質膜を層間絶縁層とし、その細孔内に金属配線（ビア）としてＣｕを埋め込んだ半導体装置の例を示す。なお、ここでは、垂直配線であるビアを層間絶縁層内に形成する場合を例にする。
【０１１０】
図７は、層間絶縁層とそれに配線金属（ビア）を形成するための製造工程を模式的に表したものである。この図７に沿って、以下にその製造方法を説明する。
【０１１１】
まず、図７（ａ）に示すように、ＭＯＳＦＥＴなどの半導体素子、配線層及び素子分離領域（図示せず）を形成した半導体基板７１上の配線（ビア）を形成する領域に、配線領域下地層７４として、選択的に電気伝導材料を電着するためのＰｄを、スパッタリングにより、３０ｎｍ形成した。Ｐｄのパターンニングには、通常のフォトリソグラフィーを用いた。
【０１１２】
次に、こうして配線領域下地層７４が作製された半導体基板７１上に、マグネトロンスパッタ法を用いて、図７（ｂ）に示すように、アルミニウムをアルミニウムとシリコンの全量に対して６０atomic％含んだアルミニウムシリコン混合体７０を形成した。ターゲットには、直径が４インチ（１０１．６ｍｍ）の円形のシリコンの粉末とアルミニウムの粉末を６０atomic％: ４０atomic％の割合で混合したアルミニウムシリコン混合ターゲットを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１５０Ｗとした。また、基板温度は１００℃とした。
【０１１３】
なお、ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、アルミニウムシリコン混合膜７０を観察した。基板斜め上方向から見た表面の形状は、図６（ａ）のように、シリコン領域に囲まれた円形のアルミニウム柱状構造体が二次元的に配列していた。アルミニウム柱状構造体部分の孔径は５ｎｍであり、その平均中心間間隔は８ｎｍであった。また、断面をＦＥ−ＳＥＭにて観察した所、それぞれのアルミニウム柱状構造体は互いに独立していた。
【０１１４】
次に、りん酸５ｗｔ％溶液中にて４時間浸し、アルミニウム柱状構造体７３の部分を除去し、シリコン７２領域を酸化し、細孔７５を形成した。この結果、図７（ｃ）に示すように、膜全面に酸化シリコン７２ａを主成分とした部材で構成された多孔質体７０ａが作製された。さらに、多孔質体７０ａ中の水分を除去する為に、２００℃でアニールした。
【０１１５】
次に、ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、りん酸エッチングしたアルミニウムシリコン混合膜（酸化シリコンを主成分とした部材で構成された多孔質体）７０ａを観察した。基板斜め上方向から見た表面の形状は、図６（ｂ）のように、酸化シリコン及び酸化アルミニウムを主成分とする部材に囲まれた細孔が二次元的に配列していた。細孔の孔径は５ｎｍであり、その平均間隔は約８ｎｍであった。また、ＡＦＭにて層間絶縁層表面を観測したところ、非常に平滑な表面径状を有していた。
【０１１６】
なお、作製された多孔質体７０ａは、通常の酸化シリコンと比較して、多孔質化されているため、比誘電率が低下する。この結果、通常の酸化シリコンを使用した半導体装置と比較して、配線遅延を低減できる。また、耐薬品性に関しては、ほぼＳｉ−Ｏからなる無機材料から構成されているため、有機材料や無機材料と有機材料の混合物から形成された多孔質膜よりも向上する。
【０１１７】
次に、Ｐｄが形成された細孔内に無電解メッキを用いて、配線材料（金属材料）７６として、選択的にＣｕをメッキで形成した。その結果、図７（ｄ）に示すように、多孔質体７０ａの一部に配線材料７６を埋め込んだ構造が形成された。さらに、ＣＭＰ法により、配線材料７６を埋め込んだ層間絶縁層である多孔質体７０ａの表面を平坦化した。その結果、図７（ｅ）に示すように、一部の細孔７５内に金属配線領域（ビア）７７としてＣｕが埋め込まれた多孔質体７０ａからなる層間絶縁層を形成できた。
【０１１８】
なお、このような工程を複数回繰り返すことにより、図１のような多層配線構造の半導体装置を形成できる。
【０１１９】
このように作製された半導体装置の層間絶縁層は、酸化シリコンを主成分とする多孔質体で構成されるため、比誘電率が低く、ＲＣ遅延を抑制することができる。
【０１２０】
また、このような製造方法では、層間絶縁層の細孔内に直接、金属配線を埋め込む為、層間絶縁層のエッチングプロセスを省くことができる。従って、プロセス工程が低減する為、半導体装置のコストを低減できる。
【０１２１】
さらに、このような金属配線（ビア）形成方法では、レジストの開口部分のみに基板に垂直な金属配線（ビア）が形成される。従って、層間絶縁層の微細加工等による金属配線（ビア）部形成制限がなくなるため、従来の方法よりもより微細な金属配線（ビア）を形成できるようになる。
【０１２２】
なお、各実施例で得られた金属配線が埋め込まれた層間絶縁層を複数用いて、図１のような多層配線構造の半導体装置を形成することも可能である。それにより、半導体デバイス内で必要に応じて、様々な配線構造を形成できる。
【０１２３】
次に、本発明で用いるアルミニウムシリコン混合体２０、３０、４０、６４、７０からなる構造体に関する予備実験について説明する。この構造体は、第１の材料としてＡｌ、第２の材料としてＳｉを主成分とするマトリックス部を含む。
（実験例１：第１の材料Ａｌ、第２の材料Ｓｉ）
Ｓｉに周囲を囲まれたＡｌ構造体部分が円柱状構造であり、その径２ｒが３ｎｍであり、間隔２Ｒが７ｎｍ、長さＬが２００ｎｍであるＡｌ細線（図２のアルミニウム柱状部２１参照）について説明する。
【０１２４】
まず、Ａｌ細線の作製方法を説明する。
【０１２５】
ガラス基板上に、ＲＦマグネトロンスパッタリング法を用いて、ＳｉをＡｌとＳｉの全量に対して５５atomic％含んだＡｌＳｉ混合膜を約２００ｎｍ形成する。ターゲットには、４インチのＡｌターゲット上に１５ｍｍ角のＳｉチップ１３を８枚おいたものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１ｋＷとした。また、基板温度は室温とした。
【０１２６】
なお、ここではターゲットとして、Ａｌターゲット上にＳｉチップを８枚置いたものを用いたが、Ｓｉチップの枚数はこれに限定されるものではなく、スパッタ条件により変化し、ＡｌＳｉ混合膜の組成が約５５atomic％近辺になれば良い。また、ターゲットはＡｌターゲット上にＳｉチップを置いたものに限定したものではなく、Ｓｉターゲット上にＡｌチップを置いたものでも良いし、ＳｉとＡｌの粉末を焼結したターゲットを用いても良い。
【０１２７】
次に、このようにして得られたＡｌＳｉ混合膜をＩＣＰ（誘導結合型プラズマ発光分析）にて、ＳｉのＡｌとＳｉの全量に対する分量（atomic％）を分析した。その結果、ＳｉのＡｌとＳｉの全量に対する分量は約５５atomic％であった。なお、ここでは測定の都合上、基板として、カーボン基板上に堆積したＡｌＳｉ混合膜を用いた。
【０１２８】
ＦＥ−ＳＥＭにて、ＡｌＳｉ混合膜を観察した。基板真上方向から見た表面の形状は、Ｓｉに囲まれた円形のＡｌナノ構造体が二次元的に配列していた。Ａｌナノ構造体部分の孔径は３ｎｍであり、その平均中心間間隔は７ｎｍであった。また、断面をＦＥ−ＳＥＭにて観察した所、高さは２００ｎｍであり、それぞれのＡｌナノ構造体部分はお互いに独立していた。
【０１２９】
また、Ｘ線回折法でこの試料を観察した所、結晶性を示すＳｉのピークは確認できず、Ｓｉは非晶質であった。
【０１３０】
従って、Ｓｉに周囲を囲まれた間隔２Ｒが７ｎｍ、径２ｒが３ｎｍ、高さＬが２００ｎｍのＡｌ細線を含んだＡｌＳｉナノ構造体を作製することができた。
【０１３１】
（比較例）
また、比較試料Ａとして、ガラス基板上に、スパッタ法を用いて、ＳｉをＡｌとＳｉの全量に対して１５atomic％含んだＡｌＳｉ混合膜を約２００ｎｍ形成した。ターゲットには、４インチのＡｌターゲット上に１５ｍｍ角のＳｉチップ１３を２枚おいたものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１ｋＷとした。また、基板温度は室温とした。
【０１３２】
ＦＥ−ＳＥＭにて、比較試料Ａを観察した。基板真上方向から見た表面の形状は、Ａｌ部分は円形状にはなっておらず、縄状になっていた。即ち、Ａｌの柱状構造体がＳｉ領域内に均質に分散した微細構造体となっていなかった。さらに、その大きさは１０ｎｍを遥かに超えていた。また、断面をＦＥ−ＳＥＭにて観察した所、Ａｌ部分の幅は１５ｎｍを超えていた。なお、このようにして得られたＡｌＳｉ混合膜をＩＣＰ（誘導結合型プラズマ発光分析）にて、ＳｉのＡｌとＳｉの全量に対する分量（atomic％）を分析した。その結果、ＳｉのＡｌとＳｉの全量に対する分量は約１５atomic％であった。
【０１３３】
さらに、比較試料Ｂとして、ガラス基板上に、スパッタ法を用いて、ＳｉをＡｌとＳｉの全量に対して７５atomic％含んだＡｌＳｉ混合膜を約２００ｎｍ形成した。ターゲットには、４インチのＡｌターゲット上に１５ｍｍ角のＳｉチップ１３を１４枚おいたものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１ｋＷとした。また、基板温度は室温とした。
【０１３４】
ＦＥ−ＳＥＭにて、比較試料Ｂを観察した。基板真上方向から見た試料表面には、Ａｌ部分を観察することができなかった。また、断面をＦＥ−ＳＥＭにて観察しても、明確にＡｌ部分を観察することができなかった。なお、このようにして得られたＡｌＳｉ混合膜をＩＣＰ（誘導結合型プラズマ発光分析）にて、ＳｉのＡｌとＳｉの全量に対する分量（atomic％）を分析した。その結果、ＳｉのＡｌとＳｉの全量に対する分量は約７５atomic％であった。
【０１３５】
また、比較試料Ａを作製した場合と、Ｓｉチップの枚数の条件のみを変え、ＡｌＳｉ混合体の全量に対するＳｉの割合が、２０atomic％、３５atomic％、５０atomic％、６０atomic％、７０atomic％である試料を作製した。Ａｌの柱状構造体がＳｉ領域内に均質に分散した微細構造体となっている場合を○、なっていない場合を×としたものを以下に示す。
【０１３６】
【表１】
2005064138.tif 000003
このように、ＡｌとＳｉの全量に対するＳｉ含有量を、２０atomic％以上７０atomic％以下に調整することで、作製されたＡｌナノ構造体の孔径の制御が可能であり、また、直線性に優れたＡｌ細線の作製が可能になる。なお、構造の確認には、ＳＥＭの他にもＴＥＭ（透過型電子顕微鏡）等を利用するのがよい。  さらに、比較試料Ｃとして、ガラス基板上に、スパッタ法を用いて、ＳｉをＡｌとＳｉの全量に対して５５atomic％含んだＡｌＳｉ混合膜を約２００ｎｍ形成した。ターゲットには、４インチのＡｌターゲット上に１５ｍｍ角のＳｉチップ１３を８枚おいたものを用いた。スパッタ条件は、ＲＦ電源を用いて、Ａｒ流量：５０ｓｃｃｍ、放電圧力：０．７Ｐａ、投入電力：１ｋＷとした。また、基板温度は２５０℃とした。
【０１３７】
ＦＥ−ＳＥＭ（電界放出走査型電子顕微鏡）にて、比較試料Ｃを観察した。基板真上方向から見た試料表面には、ＡｌとＳｉの明瞭な境界を確認することができなかった。つまり、Ａｌナノ構造体を確認することができなかった。即ち、基板温度が高すぎると、より安定な状態に変化してしまうため、このようなＡｌナノ構造体を形成する膜成長ができていないと思われる。
【０１３８】
なお、柱状の部材が分散した構造体を得るために、ターゲットの組成をＡｌ：Ｓｉ＝５５：４５などに設定することも好ましい形態である。
【産業上の利用可能性】
【０１３９】
以上のように、本発明は、新規な構造の低誘電率膜を用いることにより配線容量が低減された多層配線を有する半導体装置とその製造方法の用途に適用できる。
【図面の簡単な説明】
【０１４０】
【図１】本発明の半導体装置の一例を示す概略図である。
【図２】本発明の層間絶縁層である多孔質体の一例を示す概略図である。
【図３】本発明の半導体装置の製造方法の他の実施態様を示す工程図である（実施例１）。
【図４】本発明の半導体装置の製造方法の他の実施態様を示す工程図である（実施例２）。
【図５】本発明の半導体装置の製造方法の他の実施態様を示す工程図である（実施列３）。
【図６】本発明の多孔質体の製造方法の一例を示す概略図である。
【図７】本発明の半導体装置の製造方法の他の実施態様を示す工程図である（実施例４）。
【符号の説明】
【０１４１】
１、１３、２１、３１、４１、６１、７１  半導体基板
２  保護絶縁膜
３  層間絶縁層（酸化シリコン多孔質体）
４  配線金属
１０  多孔質体（層間絶縁層）
１１、２５、３４、４４、６５、７５  細孔
１２、２２ａ、３２ａ、４２ａ、６２ａ、７２ａ  酸化シリコン
２０、３０、４０、６４、７０  アルミニウムシリコン混合体（構造体）
２０ａ、３０ａ、４０ａ、６６、７０ａ  酸化シリコン多孔質体
２２、３２、４２、６２、７２  シリコン
２３、３３、４３、６３、７３  アルミニウム柱状構造体
２４、３５、４５  レジスト
２６、３７、４８、７７  配線領域（ビア）
３６、４７、７６  配線材料
４６  多孔質体除去領域
７４  配線領域下地層
【図１】
2005064138.tif 000004
【図２】
2005064138.tif 000005
【図３】
2005064138.tif 000006
【図４】
2005064138.tif 000007
【図５】
2005064138.tif 000008
【図６】
2005064138.tif 000009
【図７】
2005064138.tif 000010