(57)【要約】【課題】  プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置を提供する。【解決手段】  上昇ランプ期間ＰＲ２を有するリセット期間ＰＲ、アドレス期間ＰＡ、及び維持放電期間ＰＳを有し、前記リセット期間ＰＲ中の上昇ランプ期間ＰＲ２で、走査電極に印加される上昇ランプの頂点電圧が維持されるフラット期間を全ての放電セルで前記走査電極の壁電荷状態の変化が終了するまでの期間以上維持させることを特徴とするプラズマディスプレイパネルの駆動方法である。【選択図】            図７
2005122149.tif 000002
【特許請求の範囲】
【請求項１】
上昇ランプ期間を有するリセット期間、アドレス期間、及び維持放電期間を有するプラズマディスプレイパネルの駆動方法において、
前記リセット期間中の上昇ランプ期間で、走査電極に印加される上昇ランプの頂点電圧の維持されるフラット期間が、全ての放電セルで前記走査電極の壁電荷状態の変化が終了するまでの期間以上維持させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記フラット期間の終了時点での前記走査電極の壁電圧が前記フラット期間の開始時点での前記走査電極の壁電圧より高いことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記上昇ランプ期間の頂点電圧が放電開始電圧より高いことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
上昇ランプ期間及び下降ランプ期間を有するリセット期間、アドレス期間、及び維持放電期間を有するディスプレイパネルの駆動方法において、
前記リセット期間中の下降ランプ期間で、走査電極に印加される下降ランプの低点電圧が維持されるフラット期間を、前記走査電極の壁電荷状態が全ての放電セルで均一になるまでの期間以上維持させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
前記下降ランプの傾斜度が−１０Ｖ／μｓ以下である条件で、
前記フラット期間が１５μｓ以上維持されることを特徴とする請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記フラット期間が前記期間以上維持されることによってアドレス電圧マージンが減少する分だけ、前記アドレス期間で走査電極のスキャンパルスのローレベル電位をさらに落として補償することを特徴とする請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
第１基板上にそれぞれ並んで形成される複数の第１及び第２電極、そして前記第１及び第２電極に交差し、第２基板上に形成される複数のアドレス電極を含むプラズマディスプレイパネルと、
前記第１電極、第２電極及び第３電極に駆動信号を印加する駆動回路と、を含み、
前記駆動回路は、リセット期間の第１期間中に第１及び第２電極に印加される電圧差を第１電圧から第２電圧まで漸進的に上昇させ、第２期間中に前記印加される電圧差を前記第２電圧に維持し、前記第２期間は前記放電セルで前記壁電圧が一定である期間を含むプラズマディスプレイ装置。
【請求項８】
前記壁電圧は、前記第１及び第２電極に印加される電圧によって形成され、
前記壁電圧と前記印加される電圧間の電圧差が放電開始電圧より高い時に放電が起こることを特徴とする請求項７に記載のプラズマディスプレイ装置。
【請求項９】
第１及び第２期間は上昇ランプ期間であることを特徴とする請求項７に記載のプラズマディスプレイ装置。
【請求項１０】
前記第２電圧は放電開始電圧より高い電圧であることを特徴とする請求項７に記載のプラズマディスプレイ装置。
【請求項１１】
前記第１電極は走査電極であり、第２電極は維持電極であることを特徴とする請求項７に記載のプラズマディスプレイ装置。
【請求項１２】
請求項１ないし６のうち何れか一項に記載の方法をコンピュータで実行させるためのプログラムを記録したコンピュータ可読記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  ＰＡｎｅｌ：ＰＤＰ）の駆動方法及びプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
最近、平面ディスプレイ装置のうち、ＰＤＰは他のディスプレイ装置に比べて輝度及び発光効率が高く、視野角が広いという長所により、平面ディスプレイ装置として脚光を浴びている。
【０００３】
ＰＤＰは、気体放電によって生成されたプラズマを利用して文字または映像を表示する平面ディスプレイ装置であって、そのサイズによって数十から数百万の画素がマトリックス状に配列されている。
【０００４】
まず、図１及び図２を参照して、一般的なＰＤＰの構造について説明する。
【０００５】
図１は、ＰＤＰの一部斜視図である。
【０００６】
図１に示されたように、第１基板１上には誘電体層２及び保護膜３で覆われている走査電極４と維持電極５とが対を成して平行に設置される。第２基板６上には絶縁体層７で覆われている複数のアドレス電極８が設置される。アドレス電極８間にある絶縁体層７上にはアドレス電極８と平行に隔壁９が形成されている。また、絶縁体層７の表面及び隔壁９の両側面に蛍光体１０が形成されている。第１基板１と第２基板６とは、走査電極４とアドレス電極８及び維持電極５とアドレス電極８が直交するように放電空間１１を介して対向して配置されている。アドレス電極８と対を成している走査電極４と維持電極５との交差部にある放電空間が放電セル１２を形成する。
【０００７】
図２は、ＰＤＰの電極配列図を表す。
【０００８】
図２に示されたように、ＰＤＰ電極はｎ×ｍのマトリックス構成を有しており、具体的に、列方向にはアドレス電極Ａ１〜Ａｍが配列されており、行方向にはｎ行の走査電極Ｙ１〜Ｙｎ及び維持電極Ｘ１〜Ｘｎがジグザグ状に配列されている。図２に示された放電セル１２は、図１に示された放電セル１２に対応する。
【０００９】
一般的に、このようなＰＤＰの駆動方法は１フィールドを複数のサブフィールドに分けて階調を表現する。一つのサブフィールドは時間的な動作変化で表現すれば、リセット期間、アドレス期間、維持（サステイン）期間よりなる。
【００１０】
リセット期間は、以前サブフィールドの維持放電によって形成された壁電荷状態を消去し、次のアドレシング動作を円滑に行うために各放電セルの状態を初期化させる期間である。
【００１１】
アドレス期間は、パネルで表示される放電セルと表示されていない放電セルとを選択して表示される放電セル（アドレシングされたセル）に壁電荷を蓄積する動作を行う期間である。
【００１２】
維持期間は、選択された放電セルに実際に画像を表示するための維持放電を行う期間であって、維持期間になれば、維持電極Ｘと走査電極Ｙとに維持パルスが交互に印加されて維持放電が行われて画像が表示される。
【００１３】
特に、リセット期間は続くアドレス期間の安定的なアドレシング動作のために最適の壁電荷状態を作らなければならない。特に、低い電圧でアドレス放電を形成させるためには、リセット期間で形成させる壁電荷状態が非常に重要に作用する。
【００１４】
図３に示されたように、リセット期間は、消去期間ＰＲ１、上昇ランプ期間ＰＲ２及び下降ランプ期間ＰＲ３よりなる。
【００１５】
リセット期間ＰＲの消去期間ＰＲ１は、以前サブフィールドの維持期間ＰＳで維持放電によって形成された電荷を消去するための期間である。上昇ランプ期間ＰＲ２は、走査電極Ｙ、維持電極Ｘ及びアドレス電極Ａに壁電荷を形成する期間であり、下降ランプ期間ＰＲ３は、上昇ランプ期間ＰＲ２で形成された壁電荷を一部消去してアドレス放電に容易にする期間である。
【００１６】
上昇ランプ期間ＰＲ２では、アドレス電極Ａ及び維持電極Ｘに０Ｖ電圧が印加された状態で走査電極ＹにＶｓ電圧から放電開始電圧より高いＶｓｅｔ電圧まで緩慢に上昇するランプ電圧が印加される。これにより、ランプ電圧が上昇する間に走査電極Ｙからアドレス電極Ａ及び維持電極Ｘにそれぞれ微弱なリセット放電が起こる。その結果、走査電極Ｙに（−）壁電荷が蓄積され、それと同時にアドレス電極Ａ及び維持電極Ｘには（＋）壁電荷が蓄積される。
【００１７】
次いで、下降ランプ期間ＰＲ３では、維持電極ＸをＶｅ電圧に維持した状態でＶｓ電圧からＶｎ電圧まで下降するランプ電圧が走査電極Ｙに印加される。このランプ電圧が下降する間に再び全ての放電セルでは２回目の微弱なリセット放電が起こる。その結果、走査電極Ｙの（−）壁電荷が減少し、維持電極Ｘ及びアドレス電極Ａの（＋）壁電荷が減少する。
【００１８】
しかし、リセット期間ＰＲにおいて走査電極で上昇するランプ電圧を印加した後、ランプ頂点でＶｓ＋Ｖｓｅｔ電圧が維持されるフラット期間を十分に確保せずに、直ちに下降ランプ期間ＰＲ３に進入すれば、上昇ランプ期間ＰＲ２で要求されるだけの十分な放電がなされないため、所望するだけの十分な壁電荷状態が形成されない。
【００１９】
また、下降ランプ期間ＰＲ３でも下降ランプの低点でＶｎ電圧が維持されるフラット期間を十分に確保せず、直ちにアドレス区間ＰＡに進入すれば、全ての放電セル内で均一な壁電荷状態が形成される前にリセット区間ＰＲが終了する。したがって、壁電荷状態が不均一な状態でアドレス区間ＰＡに進入する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明が解決しようとする技術的課題は、リセット期間の上昇ランプ期間で放電セルの壁電荷を十分に形成するＰＤＰの駆動方法及びプラズマディスプレイ装置を提供することである。
【００２１】
本発明が解決しようとする他の技術的課題は、リセット期間の下降ランプ期間で放電セルの壁電荷状態を均一に形成するディスプレイパネルの駆動方法を提供することである。
【課題を解決するための手段】
【００２２】
前記課題を達成するための本発明の一側面によるＰＤＰの駆動方法は、上昇ランプ期間を有するリセット期間、アドレス期間、及び維持放電期間を有し、前記リセット期間中の上昇ランプ期間から、走査電極に印加される上昇ランプの頂点電圧が維持されるフラット期間が全ての放電セルで前記走査電極の壁電荷状態の変化が終了するまでの期間以上維持させることを特徴とする。
【００２３】
前記駆動方法において、前記フラット期間の終了時点での前記走査電極の壁電圧が前記フラット期間の開始時点での前記走査電極の壁電圧より高い。
【００２４】
前記駆動方法において、前記上昇ランプ期間の頂点電圧が放電開始電圧より高い。
【００２５】
前記課題を達成するための本発明の一側面によるＰＤＰの駆動方法は、上昇ランプ期間及び下降ランプ期間を有するリセット期間、アドレス期間、及び維持放電期間を有し、前記リセット期間中の下降ランプ期間から、走査電極に印加される下降ランプの低点電圧が維持されるフラット期間を、前記走査電極の壁電荷状態が全ての放電セルで均一になるまでの期間以上維持させることを特徴とする。
【００２６】
前記駆動方法において、前記下降ランプの傾斜度が−１０Ｖ／μｓ以下である条件で、前記フラット期間が１５μｓ以上維持されうる。
【００２７】
前記駆動方法において、前記フラット期間が前記期間以上維持されることによってアドレス電圧マージンが減少する分だけ、前記アドレス期間で走査電極のスキャンパルスのローレベル電位をさらに落として補償できる。
【００２８】
前記課題を達成するための本発明によるプラズマディスプレイ装置は、第１基板上にそれぞれ並んで形成される複数の第１及び第２電極、そして前記第１及び第２電極に交差し、第２基板上に形成される復讐のアドレス電極を含むＰＤＰ、そして前記第１電極、第２電極及び第３電極に駆動信号を印加する駆動回路を含み、前記駆動回路は、リセット期間の第１期間中に第１及び第２電極に印加される電圧差を第１電圧から第２電圧まで漸進的に上昇させ、第２期間中に前記印加される電圧差を前記第２電圧に維持し、前記第２期間は前記放電セルで前記壁電圧が一定である期間を含む。
【００２９】
前記装置において、前記壁電圧は前記第１及び第２電極に印加される電圧によって形成され、前記壁電圧と前記印加される電圧間の電圧差が放電開始電圧より高い時に放電が起こる。
【００３０】
前記装置において、第１及び第２期間は上昇ランプ期間である。
【００３１】
前記装置において、前記第２電圧は放電開始電圧より高い電圧である。
【００３２】
前記装置において、前記第１電極は走査電極であり、第２電極は維持電極である。
【発明の効果】
【００３３】
本発明によれば、次のような効果がある。
【００３４】
第一に、リセット期間の上昇ランプ期間で、走査電極に印加される上昇ランプの頂点電圧が維持されるフラット期間を十分に確保することによって、上昇ランプ期間で要求されるだけの十分な放電がなされ、所望するだけの十分な壁電荷状態を形成する。
【００３５】
第二に、リセット期間の下降ランプ期間で、走査電極に印加される下降ランプの低点電圧が維持されるフラット期間を十分に確保することによって、全ての放電セルで均一な壁電荷状態を形成する。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の望ましい実施例によるＰＤＰの駆動方法及びプラズマディスプレイ装置の構成及び動作を添付した図面を参照して詳細に説明する。
【００３７】
図４は、本発明の実施例によるＰＤＰを表す図面である。
【００３８】
図４に示されたように、本発明の実施例によるＰＤＰは、プラズマパネル１００、制御部２００、アドレス駆動部３００、Ｘ電極（維持電極）駆動部４００及びＹ電極（走査電極）駆動部５００を含む。
【００３９】
プラズマパネル１００は、列方向に配列されている多数のアドレス電極Ａ１〜Ａｍ、行方向にジグザグ状に配列されている多数の維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎを含む。
【００４０】
制御部２００は、外部から映像信号を受信してアドレス駆動制御信号、Ｘ電極駆動制御信号及びＹ電極駆動制御信号を出力する。
【００４１】
アドレス駆動部３００は、制御部２００からアドレス駆動制御信号を受信して表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。
【００４２】
Ｘ電極駆動部４００は、制御部２００からＸ電極駆動制御信号を受信してＸ電極に駆動電圧を印加する。
【００４３】
Ｙ電極駆動部５００は、制御部２００からＹ電極駆動制御信号を受信してＹ電極に駆動電圧を印加する。
【００４４】
本発明の実施例によれば、リセット期間の上昇ランプ期間で、Ｙ電極駆動部５００は後述するように、走査電極Ｙに放電開始電圧より小さなＶｓ電圧から放電開始電圧より高いＶｓｅｔ電圧まで緩慢に上昇するランプ電圧を印加した後、壁電荷の変化量がなくなるまで走査電極ＹにＶｓｅｔ電圧を維持させる。
【００４５】
図５は、本発明の第１実施例によるＰＤＰの駆動波形図である。図６は、図５の駆動波形による壁電荷の分布を表す図面である。
【００４６】
本発明の第１実施例による駆動波形で、各サブフィールドは、リセット期間ＰＲ、アドレス期間ＰＡ及び維持期間ＰＳを含む。そして、リセット期間ＰＲは、消去期間ＰＲ１、上昇ランプ期間ＰＲ２及び下降ランプ期間ＰＲ３よりなる。
【００４７】
図５で、リセット期間ＰＲの消去期間ＰＲ１は、以前サブフィールドの維持期間ＰＳで維持放電によって形成された電荷を消去するための期間である。上昇ランプ期間ＰＲ２は、走査電極Ｙ、維持電極Ｘ及びアドレス電極Ａに壁電荷を形成する期間であり、下降ランプ期間ＰＲ３は、上昇ランプ期間ＰＲ２で形成された壁電荷を一部消去してアドレス放電に容易にする期間である。
【００４８】
アドレス期間ＰＡは、複数の放電セルのうち維持期間で維持放電を起こす放電セルを選択する期間である。維持期間ＰＳは、走査電極Ｙと維持電極Ｘとに順次に維持パルスを印加してアドレス期間ＰＡで選択された放電セルを維持放電させる期間である。
【００４９】
そして、ＰＤＰには各期間ＰＲ，ＰＡ，ＰＳで走査電極Ｙ及び維持電極Ｙに駆動電圧を印加する走査／維持駆動回路、アドレス電極Ａに駆動電圧を印加するアドレス駆動回路が連結されて一つのディスプレイ装置を形成する。
【００５０】
図５を参照すれば、本発明の第１実施例による駆動波形で上昇ランプ期間ＰＲ２の初期に当る第１期間ＰＲ２１では、アドレス電極Ａ及び維持電極Ｘを基準電圧０Ｖに維持した状態でＶｓ電圧からＶｓｅｔ電圧に向けて緩慢に上昇するランプ電圧が走査電極Ｙに印加される。この電圧が上昇する間に全ての放電セルでは走査電極Ｙからアドレス電極Ａ及び維持電極Ｘにそれぞれ１回目の微弱なリセット放電が起こる。その結果、走査電極Ｙに（−）壁電荷が蓄積され、それと同時にアドレス電極Ａ及び維持電極Ｘには（＋）壁電荷が蓄積される。
【００５１】
ここで、壁電荷とは、各電極に近く放電セルの壁（例えば、誘電体層）に形成されて電極に蓄積される電荷である。このような壁電荷は、実際に電極自体に接触しないが、ここでは壁電荷が電極に“形成される”、“蓄積される”または“積まれる”のように説明される。また、壁電圧とは、壁電荷によって放電セルの壁に形成される電位差である。
【００５２】
上昇ランプ期間ＰＲ２では、維持電極Ｘとアドレス電極Ａとに０Ｖ電圧が印加された状態で走査電極ＹにＶｓ電圧で放電開始電圧より高いＶｓｅｔ電圧まで緩慢に上昇するランプ電圧が印加される。これにより、ランプ電圧が上昇する間に走査電極Ｙからアドレス電極Ａ及び維持電極Ｘにそれぞれ微弱なリセット放電が起こる。その結果、走査電極Ｙに（−）壁電荷が蓄積され、同時にアドレス電極Ａ及び維持電極Ｘには（＋）壁電荷が蓄積される。
【００５３】
この時、アドレス電極Ａの電位は、走査電極Ｙと維持電極Ｘの中間電位を維持しようとする特性があるので、上昇ランプ期間ＰＲ２の終了部分で壁電荷状態は図６のようになる。すなわち、走査電極Ｙに印加された電圧Ｖｓｅｔ及び走査電極Ｙに形成された壁電荷による電位と維持電極Ｘに印加された電圧０Ｖ及び維持電極Ｘに形成された壁電荷による電位の中間電位に当る壁電荷がアドレス電極Ａに形成される。
【００５４】
次いで、上昇ランプ期間ＰＲ２の後期に当る第２期間ＰＲ２２では、アドレス電極Ａ及び維持電極Ｘを基準電圧０Ｖに維持した状態で第１期間ＰＲ２１に印加された最終電圧Ｖｓｅｔ電圧を所定時間維持してフラット期間を十分に確保する。上昇ランプ期間ＰＲ２の第１期間ＰＲ２１では、放電開始電圧を超える瞬間から放電が起こるので、少しの時間差をおいて放電が起こるが、第２期間ＰＲ２２でＶｓｅｔ電圧を所定時間一定に維持することによって、維持電極Ｘ及び走査電極Ｙに当る放電セルに壁電荷がさらに積まれる。したがって、低いＶｓｅｔ電圧を印加しても所望の壁電荷状態を作ることができる。
【００５５】
次いで、下降ランプ期間ＰＲ３で維持電極ＸにＶｅ電圧が印加された状態でＶｓ電圧からＶｎ電圧まで下降するランプ電圧が走査電極Ｙに印加される。このような下降ランプ電圧は、一定の傾斜度を有しつつ下降する電圧であることもあり、傾斜度が変更されつつ下降する電圧であることもある。
【００５６】
次いで、アドレス期間ＰＡでは、他の走査電極ＹをＶｓｃ電圧に維持した状態で走査電極Ｙに順次にＶｎ電圧を印加して走査電極Ｙを選択する。そして、Ｖｎ電圧が印加された走査電極Ｙによって形成される放電セルのうち選択しようとする放電セルを形成するアドレス電極Ａにアドレス電圧Ｖａが印加される。これにより、アドレス電極Ａに印加された電圧Ｖａと走査電極Ｙに印加された電圧Ｖｎとの差及びアドレス電極Ａ及び走査電極Ｙに形成された壁電荷による壁電圧によってアドレス放電がなされる。
【００５７】
そして、維持期間ＰＳでは、走査電極Ｙと維持電極Ｘとに順次にサステインパルスが印加される。サステインパルスは、走査電極Ｙと維持電極Ｘとの電圧差が交互にＶｓ電圧及び−Ｖｓ電圧にするパルスである。Ｖｓ電圧は、走査電極Ｙと維持電極Ｘとの間の放電開始電圧より低い電圧である。アドレス期間ＰＡでアドレス放電によって走査電極Ｙと維持電極Ｘ間に壁電圧が形成されておれば、壁電圧とＶｓ電圧とによって走査電極Ｙと維持電極Ｘとで放電が起こる。
【００５８】
次いで、本発明の第１実施例による駆動波形での壁電荷状態を図７を参照して説明する。
【００５９】
図７は、図５の駆動波形による壁電圧及び印加電圧の状態を示す図面である。
【００６０】
まず、図５に示された駆動波形の上昇ランプ期間ＰＲ２の第１期間ＰＲ２１でのように、アドレス電極Ａ及び維持電極Ｘに０Ｖ電圧が印加された状態で走査電極ＹにＶｓｅｔ電圧まで緩慢に上昇するランプ電圧が印加され、上昇ランプ期間ＰＲ２の第２期間ＰＲ２１でのように、走査電極Ｙに印加されたＶｓｅｔ電圧を所定時間維持した後、下降ランプ期間ＰＲ３のように維持電極ＸにＶｅ電圧が印加された状態でＶｓ電圧からＶｎ電圧まで下降するランプ電圧が走査電極Ｙに印加される場合に、内部壁電圧は図７の通りである。
【００６１】
図７に示されたように、外部から印加される電圧による走査電極Ｙと維持電極Ｘとの電圧差（以下、“印加電圧”という）は、上昇ランプ期間ＰＲ２での第１期間ＰＲ２１ではＶｓからＶｓｅｔ電圧まで緩慢に上昇し、上昇ランプ期間ＰＲ２での第２期間ＰＲ２２ではＶｓｅｔ電圧で一定の状態に維持していて、上昇ランプ期間ＰＲ２の最後の時点ではＶｓ−Ｖｅ電圧でＶｎ−Ｖｅ電圧まで緩慢に下降する。このように緩慢に上昇／下降するランプ電圧が印加されて放電が起こる場合には、放電セルの内部の壁電圧も印加電圧Ｖｉｎと同じ速度に減少する。
【００６２】
そして、図５の上昇ランプ期間ＰＲ２の最後の時点で走査電極Ｙと維持電極Ｘ間の壁電圧ＶｗをＶｗ０とすれば、Ｖｗ０電圧と印加電圧Ｖｉｎ間の電圧差が放電開始電圧Ｖｆより大きくなる場合に放電が始まる。そして、緩慢に上昇／下降するランプ電圧が印加されて放電が起こる場合には、放電セルの内部の壁電圧も印加電圧Ｖｉｎと同じ速度に減少する。このような原理については、米国特許第５，７４５，０８６号公報に詳細に記載されているので、これに関する詳細な説明は省略する。
【００６３】
本発明の実施例では、上昇ランプ期間ＰＲ２での第１期間ＰＲ２１ではＶｓからＶｓｅｔ電圧まで緩慢に上昇し、上昇ランプ期間ＰＲ２での第２期間ＰＲ２２ではＶｓｅｔ電圧に維持する。そして、下降ランプ期間ＰＲ３では維持電極ＸにＶｅ電圧が印加される。
【００６４】
したがって、図７に示されたように、上昇ランプ期間ＰＲ２の第１期間ＰＲ２１では印加電圧ＶｉｎがＶｓ電圧からＶｓｅｔ電圧まで緩慢に上昇し、第２期間ＰＲ２２ではＶｓｅｔ電圧に維持される。そして、下降ランプ期間ＰＲ３では印加電圧ＶｉｎがＶｓ−Ｖｅ電圧からＶｎ−Ｖｅ電圧まで緩慢に下降する。この時、壁電圧Ｖｗの初期値Ｖｗ０と印加電圧Ｖｉｎとの差が放電開始電圧Ｖｆ以上になれば、微弱な放電が開始されつつ、壁電圧Ｖｗが印加電圧Ｖｉｎと同じ速度に増加または減少する。
【００６５】
この時、本発明の第１実施例による駆動波形の上昇ランプ期間ＰＲ２での第２期間ＰＲ２２では、上昇ランプ期間ＰＲ２での第１期間ＰＲ２１で放電開始後の経過時間を基準とする時、放電開始電圧を超える瞬間、所定の時間差をおいて放電が起こる。そして、第２期間ＰＲ２２を十分に確保することによって、放電がさらに起こる。したがって、壁電荷がさらに積まれ、Ｖｓｅｔ電圧に利得になる。上昇ランプ期間ＰＲ２での第２期間ＰＲ２２は、第１期間以後から壁電荷の変化量がなくなるまでである。
【００６６】
すなわち、上昇ランプの頂点フラット期間ＰＲ２２を所定期間Δｔ２以上維持することによって、共通電極及び走査電極に壁電荷がさらに積まれる。図７は、図５の駆動波形による壁電圧Ｖｗと走査電極に印加される電圧との関係を表す図面であって、頂点フラット期間ＰＲ２２を維持する所定期間Δｔ２以内では走査電極によって積まれる壁電荷によって、壁電圧がさらに上昇することが分かる。
【００６７】
米国特許第５，７４５，０８６号公報には、上昇ランプ電圧及び下降ランプ電圧印加によるリセット区間について詳細に開示されている。前記特許公報によれば、印加電圧の上昇傾斜度が非常に緩慢な場合に、放電ガスを通じた電流が相対的に一定のレベルに維持され、放電中に放電ガスにかかった電圧が一定に維持される。したがって、印加電圧の上昇傾斜度と壁電圧の傾斜度とが同じになれば、頂点のフラット期間には壁電圧が一定に維持される。
【００６８】
しかし、実際には印加電圧の上昇傾斜度と壁電圧の傾斜度とが同じにならず、各放電セル間の電気的かつ構造的な偏差がある点に起因して、頂点フラット期間ＰＲ２２で壁電圧がさらに上昇する。したがって、頂点フラット期間ＰＲ２２がΔｔ２より短い期間しか維持されない場合、直ちにランプ下降期間ＰＲ３に移行すれば、壁電荷が十分に積まれていない状態で上昇区間が終了する結果になる。
【００６９】
本発明のＰＤＰの駆動方法の第１特徴は、上昇ランプ期間ＰＲ２の頂点フラット期間ＰＲ２２を前記所定期間Δｔ２より長く維持して壁電荷の変化が終了され、壁電圧をＶｗ０に一定に維持させた後、下降ランプ期間ＰＲ３に移行することである。
【００７０】
次いで、下降ランプ期間ＰＲ３１では共通電極をＶｅ電圧に維持した状態で、走査電極にＶＳ電圧からＶｎまで下降するランプ電圧が印加される。下降ランプ電圧は、一定の傾斜度を有しつつ下降する電圧であり、または所定区間別に可変しつつ下降する電圧でありうる。ランプ電圧が下降する間に、再び全ての放電セルでは２回目の微弱なリセット放電が起こる。その結果、走査電極の（−）壁電荷が減少し、共通電極とアドレス電極との（＋）電荷が減少する。
【００７１】
図７を参照すれば、下降ランプ期間ＰＲ３の低点フラット期間ＰＲ３２でも、壁電荷の変化が終了されず、所定期間Δｔ３続く。したがって、下降ランプの低点フラット期間ＰＲ３２がないか、または短ければ、放電セル間の電気的かつ構造的な偏差に起因して、走査電極の周辺の（−）電荷が十分に均一でない状態でリセット期間が終了する。リセット期間後のこのような均一ではない壁電荷状態は、アドレス動作時に誤放電を起こす要因となる。したがって、本発明のＰＤＰの駆動方法の第２特徴は、下降ランプの低点フラット期間ＰＲ３２を所定期間Δｔ３以上に十分に付与して、全ての放電セルで均一な壁電荷状態を形成することである。
【００７２】
前述したように、下降ランプの低点フラット期間ＰＲ３２を十分に確保すれば、壁電荷が全てのセルで十分に消去される。したがって、全てのセルで壁電荷状態が均一になる代りに、走査電極の周辺の（−）電荷が従来より減少する。これは、アドレス期間でアドレス電圧マージンと関連する。リセット期間ＰＲで、走査電極のランプ下降の低点フラット期間が延びるにつれて、走査電極の周囲に（−）電荷が減少するほど、アドレス電圧マージンが減少する。
【００７３】
以下では、下降ランプの低点フラット期間ＰＲ３２の長さについて説明する。
【００７４】
本発明では、リセット周期内でリセットパルスがローレベルに降下する傾斜度が−１０Ｖ／μｓ以下である条件で光波型を測定した実験結果、フラット期間が１５μｓ以上維持されれば、発光する可視光の強度が０と判定できた。したがって、降下傾斜度が−１０Ｖ／μｓ以下である条件で、フラット期間が１５μｓ以上維持されれば、壁電荷が均一な状態になったと言える。
【００７５】
図８は、下降ランプの傾斜度が−１０Ｖ／μｓ以下である条件で、下降ランプの低点フラット期間の長さによるアドレス電圧マージンの変化の実験例を表すグラフである。
【００７６】
フラット期間が１０μｓであり、アドレス電圧Ｖａマージンが約１２Ｖほどであり、２０μｓで約９Ｖに落ちる。以後、フラット期間が長くなるにつれて、アドレス電圧マージンは減少し、フラット期間が７０μｓであれば、アドレス電圧マージンは４Ｖに落ちる。図８に表された例では、フラット期間が１５μｓでアドレス電圧マージンが約１０Ｖほどとなる。
【００７７】
しかし、このようにアドレス電圧マージンが過度に減少すれば、円滑なアドレス動作に障害となる。したがって、走査電極Ｙｎの壁電荷の減少によるアドレス電圧マージンの減少を補償することが望ましい。
【００７８】
図９は、本発明の望ましい一実施例によるパネル駆動方法の駆動波形図である。図９を参照すれば、リセット期間ＰＲで均一な走査電極Ｙｎの壁電荷の分布をなすために、１５μｓのフラット期間をおいている。アドレス期間ＰＡで、走査電極Ｙｎには接地電圧Ｖｇより所定電圧ΔＶｓｃａｎがさらに低い走査パルスが印加される。このように、均一な走査電極の壁電圧の形成のためにフラット期間を延ばすことによって、アドレス電圧マージンがトレードオフされたことを、所定電圧ΔＶｓｃａｎがさらに低い走査パルスを印加することによって補償できる。
【００７９】
本発明はまた、コンピュータ可読記録媒体にコンピュータ可読コードとして具現できる。コンピュータ可読記録媒体は、コンピュータシステムによって読出されるプログラムやデータが保存される全ての種類の記録装置を含む。コンピュータ可読記録媒体の例としては、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、磁気テープ、ハードディスク、フレキシブルディスク、フラッシュメモリ、光データ保存装置などがある。ここで、記録媒体に保存されるプログラムとは、特定の結果を得るためにコンピュータなどの情報処理能力を有する装置内で直接または間接的に使われる一連の指示命令で表現されたものである。したがって、コンピュータという用語も、実際に使われる名称の有無に関係なく、メモリ、入出力装置、演算装置を備えてプログラムによって特定の機能を行うための情報処理能力を有する全ての装置を総括する意味として使われる。パネルを駆動した装置の場合にも、その用途がパネル駆動という特定分野に限定されたものであり、その実体においては一種のコンピュータでありうる。
【００８０】
特に、本発明によるパネル駆動方法は、コンピュータ上でスケマチックまたは超高速集積回路ハードウェア技術言語（ＶＨＤＬ）によって作成され、コンピュータに連結されてプログラム可能な集積回路、例えば、ＦＰＧＡ（Ｆｉｅｌｄ  ＰＲｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）によって具現されうる。前記記録媒体は、このようなプログラム可能な集積回路を含む。
【００８１】
以上、図面及び明細書で最適の実施例が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施例が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。
【産業上の利用可能性】
【００８２】
本発明は、ＰＤＰなどの平面ディスプレイ装置に適用されうる。
【図面の簡単な説明】
【００８３】
【図１】一般的なＰＤＰの一部斜視図である。
【図２】一般的なＰＤＰの電極配列図である。
【図３】従来の技術によるＰＤＰの駆動波形図である。
【図４】本発明の実施例によるＰＤＰを示す図面である。
【図５】本発明の第１実施例によるＰＤＰの駆動波形図である。
【図６】図５の駆動波形による壁電荷の分布を示す図面である。
【図７】図５の駆動波形による壁電圧及び印加電圧の状態を示す図面である。
【図８】下降ランプの傾斜度が−１０Ｖ／μｓ以下である条件で、下降ランプの低点フラット期間の長さによるアドレス電圧マージンの変化の実験例を表すグラフである。
【図９】本発明の望ましい一実施例によるパネル駆動方法の駆動波形図である。
【符号の説明】
【００８４】
１００…プラズマパネル、
２００…制御部、
３００…アドレス駆動部、
４００…Ｘ電極（維持電極）駆動部、
５００…Ｙ電極（走査電極）駆動部、
ＰＲ…リセット期間、
ＰＲ２（ＰＲ２１）…上昇ランプ期間、
ＰＲ２２…頂点フラット期間、
ＰＲ３（ＰＲ３１）…下降ランプ期間、
ＰＲ３２…低点フラット期間、
ＰＡ…アドレス期間、
ＰＳ…維持期間、
Ｖｆ…放電開始電圧、
Ｖｓ，Ｖｓｅｔ…電圧、
Ｖｉｎ…印加電圧、
Ｖｗ…壁電圧、
Ｖｗｏ…ＹとＸ間の壁電圧、
Δｔ１，Δｔ２，Δｔ３…所定期間。
【図１】
2005122149.tif 000003
【図２】
2005122149.tif 000004
【図３】
2005122149.tif 000005
【図４】
2005122149.tif 000006
【図５】
2005122149.tif 000007
【図６】
2005122149.tif 000008
【図７】
2005122149.tif 000009
【図８】
2005122149.tif 000010
【図９】
2005122149.tif 000011