(57)【要約】【課題】  電界放出型表示装置のスペーサの帯電を防止して表示画質を良好とする。【解決手段】  第１の基板と、前記第１の基板上に形成された電子放出素子と、第２の基板と、前記第２の基板上に、前記電子放出素子と対向するように設けられたアノード電極と、前記アノード電極上に形成された蛍光体と、前記第１の基板と前記第２の基板を支持する中間構造体を備えた電界放出型表示装置であって、前記中間構造体は、前記電子放出素子から放出された電子が通過する通過孔を備え、導電性を持たせたスペーサを有することを特徴とする電界放出型表示装置を用いた。【選択図】  図２
2005183019.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、
前記第１の基板上に形成された電子放出素子と、
第２の基板と、
前記第２の基板上に、前記電子放出素子と対向するように設けられたアノード電極と
前記アノード電極上に形成された蛍光体と、
前記第１の基板と前記第２の基板の間に挿入され、前記電子放出素子から放出された電子が通過する通過孔を有する中間構造体と、を備えた電界放出型表示装置であって、
前記中間構造体は、スペーサと、当該スペーサの帯電を除去する導電層とからなり、当該中間構造体が前記第１の基板と前記第２の基板を支持する構造であることを特徴とする電界放出型表示装置。
【請求項２】
前記中間構造体は、複数の前記スペーサと、複数の前記導電層とを有することを特徴とする請求項１記載の電界放出型表示装置。
【請求項３】
前記導電層は、前記スペーサに積層されてなることを特徴とすることを特徴とする請求項１または２記載の電界放出型表示装置。
【請求項４】
前記導電層には、電圧が印加され、前記導電層を、前記電子放出素子と前記アノード電極間に形成される電界に影響を与えない電位とすることを特徴とする請求項１〜３のうち、いずれか１項記載の電界放出型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特には電界放出型表示装置に関する。
【背景技術】
【０００２】
近年、従来用いられてきたＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）に換わって、薄型にすることが可能な表示装置の実用化が進んでいる。例えば、このような薄型の表示装置としては、液晶表示装置やプラズマディスプレイパネルなどがあるが、さらに、薄型であってＣＲＴと同様に電子線励起による発光方式を用いて輝度や色再現性に優れたＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ、以下文中ＦＥＤと表記する）が、次世代の表示装置として注目されている。
【０００３】
図１には、従来の電界放出型の表示装置の一部を模式的に示した断面図を示す。図１を参照するに、図１に示した表示装置１００では、厚さが３ｍｍ程度のガラスからなる背面基板１０４と前面基板１０１が対向するように構成されている。
【０００４】
前記背面基板１０４上には、電子が放出される電子放出素子１０４Ａがマトリクス状(格子状)に複数形成されている。前記電子放出素子１０４Ａは、以下のように構成されている。
【０００５】
前記背面基板１０４上には帯状にカソード電極１０５が形成され、当該カソード電極１０５上に形成されたゲート絶縁膜１０７上には、当該カソード電極１０５と略直交するように帯状のゲート電極１０８が形成されている。前記カソード電極１０５とゲート電極１０８が交わる部分では、前記ゲート電極１０８および前記ゲート絶縁膜１０７に、エミッタを配置するための穴部が形成され、当該穴部には、例えばスピント型のエミッタ１０６が、前記カソード電極１０５に電気的に接続するように設置されて前記電子放出素子１０４Ａを構成している。
【０００６】
一方、前記前面基板１０１の、前記電子放出素子１０４Ａに対向する側にはアノード電極１０２が形成され、当該アノード電極１０２上には蛍光体１０３が形成されている。
【０００７】
このような、電子放出素子１０４Ａと、蛍光体１０３の組み合わせが、表示装置の画素１００Ａを形成し、さらに画素１００Ａが複数形成されることで、表示装置の表示を可能としている。
【０００８】
前記画素１００Ａにおいては、外部回路からの制御に従い、前記ゲート電極１０８に、電子の引き出し電圧が印加されることで、前記エミッタ１０６より電子が放出され、放出された電子が前記アノード電極１０２に印加された電圧により加速されて前記蛍光体１０３を励起し、画素１００Ａが発光して表示装置の画像を形成する。
【０００９】
このような表示装置１００では、電子が放出される空間、すなわち前記前面基板１０１と背面基板１０４の間は減圧状態であるため、外部からの圧力に耐える構造にする必要が有り、さらに基板の自重に耐えて前記前面基板１０１と前記背面基板１０４の距離を維持するため、基板を支える支持部が必要となる。
【００１０】
このため、前記表示装置１００の場合、前記前面基板１０１と背面基板１０４の間には、例えば絶縁体からなる円柱状のスペーサ１０９が複数挿入され、前記前面基板１０１と背面基板１０４の距離が表示装置の面内で均一となるような構造となっている。（非特許文献１参照。）
また、スペーサの形状を円柱状とせず、パネル状として形成した例もある。（非特許文献２参照。）
【特許文献１】特開２００３−７７４０９号公報
【非特許文献１】伊藤茂生「フィールドエミッションディスプレイ（ＦＥＤ）の開発の現状」：文部科学省科学研究費補助金  特定領域研究「高輝度電子源アレイと真空マイクロエレクトロニクスへの展開」平成１４年度公開シンポジウム  予稿集ｐｐ６３−６８（２００３）
【非特許文献２】C.J.Curtin and Y.Iguchi, "Scaling of FED Display Technology toLarge Area Displays", SID '00 Technical digest,pp.1263-1265(2000)
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、表示装置を高精細化しようとした場合、電子放出素子から蛍光体までの電子軌道とスペーサが接近することとなり、絶縁体からなるスペーサが電子軌道に影響を与え、その結果表示装置の表示品質に影響を与える問題があった。例えば電子放出素子から放出された電子がスペーサに衝突することにより、当該スペーサが負に帯電して、電子軌道に影響を与え、特にスペーサに近接した位置に形成された画素の表示に影響を与える問題が生じていた。
【００１２】
また、スペーサの帯電を避けるために、当該スペーサの電気抵抗値を下げて導電性を持たせた場合には、当該スペーサを介して電流が流れてしまうために消費電力が増大する問題があった。（特許文献１参照。）
そこで、本発明では上記の問題を解決した、新規で有用な電界放出型表示装置を提供することを目的としている。
【００１３】
本発明の具体的な課題は、電界放出型表示装置において、消費電力を増大させることなく基板間隔を維持するスペーサが帯電することを防止して表示装置の表示品質を良好とし、さらに表示装置を高精細化することを可能とすることである。
【課題を解決するための手段】
【００１４】
本発明では上記の課題を、第１の基板と、前記第１の基板上に形成された電子放出素子と、第２の基板と、前記第２の基板上に、前記電子放出素子と対向するように設けられたアノード電極と前記アノード電極上に形成された蛍光体と、前記第１の基板と前記第２の基板の間に挿入され、前記電子放出素子から放出された電子が通過する通過孔を有する中間構造体と、を備えた電界放出型表示装置であって、前記中間構造体は、スペーサと、当該スペーサの帯電を除去する導電層とからなり、当該中間構造体が前記第１の基板と前記第２の基板を支持する構造であることを特徴とする電界放出型表示装置により、解決する。
【００１５】
本発明によれば、スペーサと、当該スペーサの帯電を除去する導電体層からなる中間構造体によって第１の基板と第２の基板を支持する構造としたことで、表示装置の消費電力を増大させずにスペーサが帯電することを防止して、電子放出素子から放出される電子の軌道にスペーサが影響を与えることを防止する効果を奏する。そのため、表示装置の表示品質を良好とし、さらに表示装置を高精細化することが可能である。
【００１６】
また、前記中間構造体は、複数の前記スペーサと、複数の前記導電層とを有するようにすると、当該スペーサを薄くすることが可能となるために、当該スペーサの帯電を効果的に除去することが可能となり、好適である。
【００１７】
前記導電層は、前記スペーサに積層されてなるようにうすると、当該スペーサと当該導電層の接触する面積が大きくなり、効果的に当該スペーサの帯電を防止することが可能となり、好適である。
【００１８】
また、前記導電層には、電圧が印加され、前記導電層を、前記電子放出素子と前記アノード電極間に形成される電界に影響を与えない電位とすると、前記導電層が電子軌道に与える影響を最小化することが可能となり、好適である。
【発明の効果】
【００１９】
本発明によれば、電界放出型表示装置において、消費電力を増大させることなく基板間隔を維持するスペーサが帯電することを防止して表示装置の表示品質を良好とし、さらに表示装置を高精細化することが可能となる。
【発明を実施するための最良の形態】
【００２０】
次に本発明の実施の形態に関して図面に基づき、説明する。
【実施例１】
【００２１】
図２は、本発明の実施例１による電界放出型の表示装置１０の一部の断面図を模式的に示したものである。
【００２２】
図２を参照するに、図２に示した表示装置１０では、厚さが３ｍｍ程度のガラスからなる背面基板１４と前面基板１１が対向するように構成されている。
【００２３】
前記背面基板１４上には、電子が放出される電子放出素子１４Ａがマトリクス状(格子状)に複数形成されている。前記電子放出素子１４Ａは、以下のように構成されている。
【００２４】
前記背面基板１４上には帯状にカソード電極１５が形成され、当該カソード電極１５上に形成されたゲート絶縁膜１７上には、当該カソード電極１５と略直交するように帯状のゲート電極１８が形成されている。前記カソード電極１５とゲート電極１８が交わる部分では、前記ゲート電極１８および前記ゲート絶縁膜１７に、エミッタを配置するための穴部が形成され、当該穴部には、例えばスピント型のエミッタ１６が、前記カソード電極１５に電気的に接続するように設置され、前記電子放出素子１４Ａを構成している。
【００２５】
また、エミッタ１６はスピント型に限定されず、例えばカーボンナノチューブなどを用いることも可能である。
【００２６】
一方、前記前面基板１１の、前記電子放出素子１４Ａに対向する側にはアノード電極１２が形成され、当該アノード電極１２上には、例えば略円盤状の蛍光体１３が形成されている。
【００２７】
このような、電子放出素子１４Ａと、蛍光体１３の組み合わせが、後述する電子の通過孔２０Ｈと共に表示装置の画素１０Ａを形成し、さらに画素１０Ａが複数形成されることで、表示装置の表示を可能としている。
【００２８】
前記画素１０Ａにおいては、外部回路からの制御に従い、前記ゲート電極１８に、電子の引き出し電圧が印加されることで、前記エミッタ１６より電子が放出され、放出された電子が前記アノード電極１２に印加された電圧により加速されて前記蛍光体１３を励起し、画素１０Ａが発光して表示装置の画像を形成する。
【００２９】
このような表示装置１０では、電子が放出される空間、すなわち前記前面基板１１と背面基板１４の間は減圧状態であるため、外部からの圧力に耐える構造にする必要が有り、さらに基板の自重に耐えて前記前面基板１１と前記背面基板１４の距離を維持するため、基板を支える支持部が必要となる。
【００３０】
従来の表示装置では、当該支持部として、例えば絶縁体からなる円柱状のスペーサを用いていたが、本実施例では、以下に説明する、パネル状の中間構造体２０が形成されている。前記中間構造体２０は、絶縁体（例えば板ガラスのように抵抗率の高い材料）からなる複数のスペーサ２１と、当該スペーサ２１の帯電を防止する導電体からなる複数の導電層２２が積層された構造になっている。
【００３１】
前記中間構造体２０は、前記前面基板１１および前記背面基板１４と略平行に、また前記前面基板１１および前記背面基板１４の間に挿入されるように形成されている。前記中間構造体２０は、前記前面基板１１と背面基板１４の距離が表示装置の面内で均一となるよう前記前面基板１１と背面基板１４を支持している。
【００３２】
隣接する複数の画素１０Ａは、画素の間に連続的に形成された前記中間構造体２０によって分離されるように構成されている。前記中間構造体２０には、画素１０Ａにおいて前記電子放出素子１４Ａから放出される電子に対応した、例えば略円筒状の電子の通過孔２０Ｈが形成されており、当該通過孔２０Ｈが、前記電子放出素子１４Ａと、前記蛍光体１３と共に画素１０Ａを構成している。
【００３３】
従来は、電子放出素子から放出される電子によって、例えば絶縁体からなるスペーサが帯電し、電子軌道に影響を与える問題があり、特に高精細化のために画素を集積すると電子軌道とスペーサの距離が短くなり、さらにこの影響が顕著になる問題があった。
【００３４】
例えば、このような帯電の問題を解決するため、ガラスなどの従来の材料の表面に導電性を持たせてなるスペーサを用いて、導電性表面を有するスペーサによって前記第１の基板と第２の基板を支持するようにした場合、当該スペーサの帯電を防止することができるが、当該スペーサを介してアノードからゲートに電流が流れることになり、消費電力が増大する問題がある。
【００３５】
さらに、画素を高集積化した場合や大画面化を行った場合にはスペーサの数を増加させる必要が有るために、さらに消費電力が増える問題があった。
【００３６】
一方、本実施例の場合には、例えばガラスなどの絶縁体（抵抗率の高い材料）に、例えばＣｒなどの導電体を積層して用いることで、前記アノード電極１２とゲート電極１８の間の抵抗値を高く維持して、前記アノード電極１２から前記ゲート電極１８の間に流れる電流を抑制し、そのために消費電力を抑制しながら、かつ当該絶縁体の帯電を防止することを可能としている。
【００３７】
本実施例の場合には、ガラスなどの抵抗率の高い材料からなる、前記スペーサ２１を薄くすることが可能となるため、当該スペーサ２１の抵抗率が高い場合でも、当該スペーサ２１に積層するように設けられた前記導電層２２によって、当該スペーサ２１の帯電が緩和されるようになっている。
【００３８】
すなわち、前記電子放出素子１４Ａから放出される電子が前記スペーサ２１に衝突し帯電しても、前記スペーサ２１が薄いために、当該スペーサ２１の抵抗率が高いにも関わらず、当該スペーサ２１に衝突した電子は容易に前記導電層２２を介して移動し、当該スペーサ２１が帯電することが防止される。
【００３９】
前記導電層２２は複数の画素に共通して形成されているので、導電層間は低抵抗であり、ここに移動した電子はただちにアノードに移動できる。
【００４０】
一方、前記スペーサ２１の抵抗率が高いため、前記アノード電極１２と前記ゲート電極１８の間の１画素あたりの抵抗値は高い値を維持して、当該アノード電極１２と当該ゲート電極１８の間に流れる電流の量を抑制し、消費電力を抑制することができる。
【００４１】
例えば、本実施例のように、前記スペーサ２１を４層用いて、前記導電層２２を当該スペーサ２１に積層させる構造とした場合には、前記アノード電極１２から前記ゲート電極１８までの間で同一の材料からなるスペーサを用いて、本実施例と同様に帯電を抑制しようとする場合と比較して、以下の理由で消費電力は１６分の１に抑制することができる。
【００４２】
すなわち、帯電した電子を逃がすためにスペーサ２１の表面が必要な抵抗値は同じ値であるが、前記スペーサ２１の一層の厚さは、前記アノード電極１２から前記ゲート電極１８までを同一の材料で形成した場合の４分の１であるため、抵抗率は４倍にすることができる。この場合、さらに前記スペーサを４層用いているため、前記アノード電極１２から前記ゲート電極１８までの抵抗値は４倍となり、消費電力は１６分の１となる。但しこの場合、前記導電層２２が薄膜層であるために厚さを無視して概算している。
【００４３】
例えば本実施例の場合、前記スペーサ２１として、厚さが２５０μｍで、表面抵抗率が１０13〜１０14Ω／□の感光性ガラスを用い、前記導電層として厚さが１００ｎｍのＣｒの薄膜を用いている。
【００４４】
また、前記中間構造体２０が前記通過孔２０Ｈを有し、画素を分離するように、すなわち隣接する複数の画素の間に連続的に形成されていることで、前記導電層２２の面積を大きく形成することが可能となるため、帯電を防止する効果が良好となる効果を奏する。また、前記導電層２２が前記スペーサ２１と接触する面積も大きくなるため、電子が移動しやすく、帯電を防止する効果が良好となる。
【００４５】
また、例えば円柱状であって個別に設置される従来のスペーサと比較した場合、本実施例による中間構造体は、隣接する複数の画素の間に連続的に形成されていることで、当該中間構造体による表示のムラに対する影響が最小限に抑制されるために、表示装置の表示品質を良好にし、またクロストークを抑制する効果を奏する。
【００４６】
また、前記スペーサ２１の厚さｔは、前記スペーサ２１の前記画素１０Ａに面した表面の帯電状態が適切に緩和される程度に形成されることが好ましいが、製造が困難な場合には、適当な導電性を付与して用いることも可能である。
【００４７】
例えば、前記画素１０Ａでは、表示装置の表示データに基づいて一定間隔で前記電子放出素子１４Ａから電子が放出されるが、この場合に前記スペーサ２１の帯電が、前記導電層２２を介して緩和され、表示装置の表示品質に影響を与えない程度に、前記スペーサ２１の厚さｔが決定されることが好ましい。また、前記導電層２２は、アノード電極１２と電子放出素子１４Ａ間の電圧により電子の通過孔２０Ｈ内に形成される電界に影響を与えないために、薄くすることが望ましい。
【００４８】
そのため、前記中間構造体２０で必要となる前記スペーサ２１の層数は、前記導電層２２が薄膜層であるために厚さを無視して概算すると、前記電子放出素子１４Ａから前記アノード電極１２までの距離を、前記厚さｔで割った値となる。
【００４９】
また、前記中間構造体２０を形成する方法の一例として、例えば複数のスペーサ２１を積層するようにして形成し、その場合、必要に応じて予め前記スペーサ２１の片面に導電層２２を形成しておく方法がある。
【００５０】
このように、前記スペーサ２１の片面に導電層２２を形成した、中間構造体部品２０Ａの構造を、図３（Ａ），（Ｂ）に示す。ただし図中、先に説明した部分には同一の参照符号を付し、一部詳細な説明を省略する。図３（Ａ）は、中間構造体部品２０Ａを示した平面図であり、図３（Ｂ）はそのＡ−Ａ’断面図である。前記中間構造体２０は、例えばこのような中間構造体部品が複数積層されることによって構成される。
【００５１】
図３（Ａ）を参照するに、前記中間構造体部品２０Ａは、電子が通過する通過孔２０Ｈを構成するための穴部２０ｈが形成されている。このように、前記穴部２０ｈが積層されて、前記通過孔２０Ｈを形成し、画素を構成する。
【００５２】
このように、前記スペーサ２１の片面に導電層２２を形成した中間構造体部品を積層して、中間構造体２０を形成する。また、必要に応じて、導電層２２を両面に形成したり、また導電層２２を形成しないスペーサ２１を組み合わせて、中間構造体２０を構成してもよい。
【００５３】
前記中間構造体部品２０Ａは、例えば以下の方法で製造する。
【００５４】
まず、例えば厚さｔが２５０μｍの感光性ガラス（誘電率６．５４）をエッチングして孔径が７０μｍ〜１００μｍの穴部２０ｈを形成する。
【００５５】
次に、当該穴部２０ｈをレジストで塞ぎ、例えばスパッタリングでＣｒを１００ｎｍの厚さに形成して、前記中間構造体部品２０Ａを形成する。
【００５６】
このようにして形成した中間構造体部品を用いて、中間構造体を形成する場合、例えば当該中間構造体部品２０Ａを３層用いて、さらに導電層が形成されないスペーサ２１を１層加えることで、図２に示す中間構造体２０を形成することができる。
【００５７】
この場合、感光性ガラスからなるスペーサの層数が４層、当該スペーサ厚さｔが２５０μｍ（合計でスペーサの厚さが１ｍｍ）、Ｃｒからなる導電層の層数が３層、当該導電層の厚さが１００ｎｍ、前記通過孔２０Ｈの孔径が７０〜１００μｍとなる中間構造体２０を構成することが可能となり、消費電力を増大させること無く、中間構造体の帯電を防止して中間構造体が電子軌道に影響を与えることを防止し、表示装置の表示品質を良好とすることが可能となる。
【００５８】
また、当該表示装置の画素ピッチは例えば、１５０μｍ程度であり、当該画素ピッチが小さくなるほど、すなわち画素が高集積化されて表示が高精細化されるほど、従来の場合に比べて本実施例の効果、すなわち消費電力を増大させること無く、中間構造体の帯電を防止して中間構造体が電子軌道に影響を与えることを防止し、表示品質を良好とする効果が著しくなる。
【００５９】
また、前記スペーサ２１の帯電を防止するためには、例えば前記通過孔２０Ｈの表面、すなわち当該通過孔２０Ｈの内壁面に導電性を持たせる（当該内壁面の抵抗値を下げる）ようにしてもよい。この場合、例えば塗布法により、または蒸着などの方法で抵抗率を適切に調整した膜を前記通過孔２０Ｈの表面に形成する。
【００６０】
この場合においても、当該スペーサ２０の帯電を防止することが可能であり、例えば前記中間構造体２０全体を抵抗値の低い材料で形成して帯電を防止する場合に比べて、消費電力を抑制することが可能となる。
【実施例２】
【００６１】
また、実施例１の表示装置１０は、次に図４〜図５（Ａ），（Ｂ）に示すように変形して用いることも可能であり、実施例１に記載した場合と同様の効果を奏する。
【００６２】
図４は、本発明の実施例２による電界放出型の表示装置２０の一部の断面図を模式的に示したものである。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００６３】
図４を参照するに、本実施例では、中間構造体２０ａを構成するスペーサ２１ａの穴部が、テーパー形状になっており、穴部は前記電子放出素子１４Ａから前記蛍光体１３の方向に向かって広がるようなテーパー形状を有しており、導電層２２ａは、当該スペーサ２１ａの穴部が小さい側の面に形成されている。
【００６４】
前記表示装置２０の場合、実施例１に記載した効果に加えて、前記スペーサ２１ａの穴部が、テーパー形状を有していることで、前記電子放出素子１４Ａから放出される電子が、当該スペーサ２１ａに衝突する確率が小さくなり、当該スペーサ２１ａの帯電の程度が小さくなる効果を奏する。
【００６５】
また、前記スペーサ２１ａの片面に導電層２２ａを形成した、中間構造体部品２０ａの構造を、図５（Ａ），（Ｂ）に示す。ただし図中、先に説明した部分には同一の参照符号を付し、一部詳細な説明を省略する。図５（Ａ）は、中間構造体部品２０ａを示した平面図であり、図３（Ｂ）はそのＢ−Ｂ’断面図である。前記中間構造体２０ａは、例えばこのような中間構造体部品が複数積層されることによって構成される。
【００６６】
本実施例の場合、テーパー状の穴部２０ｈ’を形成する場合には、スペーサの片側からエッチングを行うことで、テーパー形状を形成することができ、加工が容易である。
【実施例３】
【００６７】
また、実施例１の表示装置１０は、次に図６に示すように変形して用いることも可能である。
【００６８】
図６は、本発明の実施例３による電界放出型の表示装置３０の一部の断面図を模式的に示したものである。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００６９】
本実施例の場合には、複数の前記導電層２２に、電圧印加手段５０が接続されて、前記導電層２２に電圧が印加される構造になっている。当該導電層２２への電圧の印加は以下のように行うことが好ましい。
【００７０】
まず、前記中間構造体２０が無いと仮定した場合に、前記電子放出素子１４Ａと前記アノード電極１２間の電圧によって、当該電子放出素子１４Ａと当該アノード電極１２間に生じる電界を考えた場合、等電位面は前記前面基板１１および前記背面基板１４に略平行になる。
【００７１】
ここで、前記導電層２２が設置される位置での電位と、当該導電層２２の電位が略同一となるように、当該導電層２２に、前記電圧印加手段５０によって電圧を印加する。このように電圧を印加すると、実施例１の効果に加えてさらに当該導電層２２が、前記電子放出素子１４Ａと前記アノード電極１２間に生じる電界に与える影響をさらに小さくすることが可能となり、電子軌道に対して前記中間構造体２０が与える影響がさらに小さくなり、表示品質が良好となる効果を奏する。
【００７２】
具体的には、例えば図６に示す表示装置３０の場合、図に示すように前記アノード電極１２へ与える電位ＶＡと、前記電子放出素子１４Ａから電子放出させるときに前記ゲート電極１８へ印加するゲート電位ＶＧを用いて、抵抗分割により、すなわち図に示すように抵抗Ｒ１〜Ｒ４を挿入することにより、複数の導電層の電位を、当該導電層が電子軌道に影響を与えない電位、例えば電位Ｖ１〜Ｖ３とすることが可能になる。
【００７３】
この場合、接続する抵抗Ｒ１〜Ｒ４の値を、表示装置の表示動作が行われる場合、すなわちアノードとゲートの間に電圧が印加される場合に、前記スペーサ２１の帯電を緩和する程度の最適な電流となる程度の抵抗値に設定することで、アノードからゲートへ流れる電流を抑制して表示装置の消費電力が増大することを抑制することが可能になる。
【００７４】
例えば、従来のようにスペーサが個別に形成され、さらに当該スペーサの抵抗値を下げて導電性を有するようにした場合には、当該スペーサに常に電流が流れることになる。この場合、大画面化を行って画素数が増大した場合、すなわちスペーサの数が増大した場合には、スペーサの数に比例して消費電力が増大する問題が生じる。
【００７５】
本実施例の場合には、外部回路で、すなわち電圧印加手段５０によって中間構造体の帯電を緩和するため、例えば表示装置が大画面化された場合にも消費電力の増大を抑制することが可能となる効果を奏する。
【産業上の利用可能性】
【００７６】
本発明によれば、電界放出型表示装置において、消費電力を増大させることなく基板間隔を維持するスペーサが帯電することを防止して表示装置の表示品質を良好とし、さらに表示装置を高精細化することが可能となる。
【図面の簡単な説明】
【００７７】
【図１】従来の電界放出型の表示装置の一部を模式的に示した断面図である。
【図２】実施例１による電界放出型の表示装置の一部を模式的に示した断面図である。
【図３】（Ａ）は図２の表示装置に用いられる中間構造体部品の平面図であり、（Ｂ）はその断面図である。
【図４】実施例２による電界放出型の表示装置の一部を模式的に示した断面図である。
【図５】（Ａ）は図４の表示装置に用いられる中間構造体部品の平面図であり、（Ｂ）はその断面図である。
【図６】実施例３による電界放出型の表示装置の一部を模式的に示した断面図である。
【符号の説明】
【００７８】
１０，２０，３０，１００  電界放出型表示装置
１１，１０１  前面基板
１２，１０２  アノード電極
１３，１０３  蛍光体
１４，１０４  背面基板
１４Ａ，１０４Ａ  電子放出素子
１５，１０５  カソード電極
１６，１０６  エミッタ
１７，１０７  ゲート絶縁膜
１８，１０８  ゲート電極
１０９  スペーサ
１０Ａ，１００Ａ  画素
２０，２０ａ  中間構造体
２０Ｈ，２０Ｈ’  通過孔
２０ｈ，２０ｈ’  穴部
２０Ａ，２０ａ  中間構造体部品
２１，２１ａ  スペーサ
２２，２２ａ  導電層
５０  電圧印加手段
【図１】
2005183019.tif 000003
【図２】
2005183019.tif 000004
【図３】
2005183019.tif 000005
【図４】
2005183019.tif 000006
【図５】
2005183019.tif 000007
【図６】
2005183019.tif 000008