(57)【要約】【課題】電流プログラム方式を用いた画素回路において、Ｖthに依存した駆動電流のばらつきを抑制する。【解決手段】可変電流源４ａとトランジスタＴ3とが電気的に分離されている状態において、ダイオード接続されたトランジスタＴ3のゲート電圧を、自己のしきい値電圧Ｖthに応じたオフセット電圧（Ｖdd−Ｖth）に設定する。つぎに、可変電流源４ａとトランジスタＴ3とが電気的に接続されている状態において、オフセット電圧を基準とし、かつ、データ電流Ｉdataとその供給時間との積に応じたデータを、トランジスタＴ3のゲートに接続されたキャパシタＣ1に書き込む。そして、トランジスタＴ3によって、キャパシタＣ1に保持されたデータに応じた駆動電流を生成することにより、有機ＥＬ素子OLEDの輝度を設定する。【選択図】図２
2005148134.tif 000002
【特許請求の範囲】
【請求項１】
画素回路の駆動方法において、
データ電流を可変に生成する可変電流源と第１のトランジスタとが電気的に分離されている状態において、ダイオード接続された前記第１のトランジスタのゲート電圧を、前記第１のトランジスタのしきい値電圧に応じたオフセット電圧に設定する第１のステップと、
前記可変電流源と前記第１のトランジスタとが電気的に接続されている状態において、前記オフセット電圧を基準に設定されるデータであって、かつ、前記可変電流源よりデータ線を介して供給された前記データ電流と当該データ電流の供給時間との積に応じたデータを、前記ダイオード接続された前記第１のトランジスタのゲートに接続されたキャパシタに書き込む第２のステップと、
前記キャパシタに自己のゲートが接続された第２のトランジスタによって、前記キャパシタに保持された前記データに応じた駆動電流を生成することにより、電気光学素子の輝度を設定する第３のステップと
を有することを特徴とする画素回路の駆動方法。
【請求項２】
前記第１のトランジスタは、前記第２のトランジスタと同一のトランジスタであることを特徴とする請求項１に記載された画素回路の駆動方法。
【請求項３】
前記第１のトランジスタおよび前記第２のトランジスタは、カレントミラー回路を構成する一対の異なるトランジスタであることを特徴とする請求項１に記載された画素回路の駆動方法。
【請求項４】
前記第１のステップは、前記可変電流源と前記データ線との間に設けられたスイッチング素子をオフするステップを含み、
前記第２のステップは、前記スイッチング素子をオンするステップを含むことを特徴とする請求項１から３のいずれかに記載された画素回路の駆動方法。
【請求項５】
前記データ線と容量結合した端子の電圧を可変に制御することにより、前記第１のステップにおいて設定された前記オフセット電圧を調整する第４のステップをさらに有することを特徴とする請求項１から３のいずれかに記載された画素回路の駆動方法。
【請求項６】
前記第４のステップにおける前記オフセット電圧の変化量が、表示すべき階調に応じて、設定されることを特徴とする請求項５に記載された画素回路の駆動方法。
【請求項７】
前記第１のステップにおける前記オフセット電圧の設定に先立ち、前記第１のトランジスタをオンさせる電圧レベルを有する所定の電圧を前記データ線に供給する第５のステップをさらに有することを特徴とする請求項１から３のいずれかに記載された画素回路の駆動方法。
【請求項８】
画素回路において、
定常的、または、スイッチングトランジスタの導通制御によって選択的にダイオード接続されるとともに、データ線を介して可変電流源より供給されたデータ電流に応じて、データを生成する第１のトランジスタと、
前記第１のトランジスタのゲートに接続されているとともに、前記第１のトランジスタによって生成された前記データが書き込まれるキャパシタと、
前記キャパシタに自己のゲートが接続されているとともに、前記キャパシタに保持された前記データに応じて、駆動電流を生成する第２のトランジスタと、
前記第２のトランジスタによって生成された前記駆動電流に応じて、輝度が設定される電気光学素子とを有し、
前記第１のトランジスタは、
前記可変電流源から電気的に分離されている状態において、自己のゲート電圧を自己のしきい値電圧に応じたオフセット電圧に設定するとともに、
前記可変電流源に電気的に接続されている状態において、前記オフセット電圧を基準に設定されるデータであって、かつ、前記可変電流源よりデータ線を介して供給された前記データ電流と当該データ電流の供給時間との積に応じたデータを、前記キャパシタに書き込むことを特徴とする画素回路。
【請求項９】
前記第１のトランジスタは、前記第２のトランジスタと同一のトランジスタであることを特徴とする請求項８に記載された画素回路。
【請求項１０】
前記第１のトランジスタおよび前記第２のトランジスタは、カレントミラー回路を構成する一対の異なるトランジスタであることを特徴とする請求項９に記載された画素回路。
【請求項１１】
前記ゲート電圧を前記オフセット電圧に設定する期間において、前記可変電流源と前記データ線との間を電気的に分離するとともに、前記キャパシタにデータを書き込む期間において、前記可変電流源と前記データ線との間を電気的に接続するスイッチング回路をさらに有することを特徴とする請求項８から１０のいずれかに記載された画素回路。
【請求項１２】
前記データ線と容量結合した端子の電圧を可変に制御することにより、前記オフセット電圧を調整するプリチャージ調整回路をさらに有することを特徴とする請求項８から１０のいずれかに記載された画素回路。
【請求項１３】
前記プリチャージ調整回路は、表示すべき階調に応じて、前記オフセット電圧の変化量を制御することを特徴とする請求項１２に記載された画素回路。
【請求項１４】
前記ゲート電圧を前記オフセット電圧に設定する期間に先立ち、前記第１のトランジスタをオンさせる電圧レベルを有する所定の電圧を前記データ線に供給するプリチャージ促進回路をさらに有することを特徴とする請求項８から１０のいずれかに記載された画素回路。
【請求項１５】
請求項８から１４に記載された画素回路によって構成された電気光学装置を実装したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路の駆動方法、画素回路および電子機器に係り、特に、電流プログラム方式におけるＶth補償に関する。
【背景技術】
【０００２】
近年、有機ＥＬ（Electronic Luminescence）素子を用いたディスプレイが注目されている。有機ＥＬ素子は、自己を流れる駆動電流に応じて輝度が設定される電流駆動型素子の一つである。有機ＥＬ素子を用いた画素へのデータ供給方法には、データ線に対するデータの供給を電圧ベースで行う電圧プログラム方式と、データ線に対するデータの供給を電流ベースで行う電流プログラム方式とがある。電圧プログラム方式の問題の一つとして、駆動トランジスタのしきい値電圧（以下「Ｖth」という）に依存した駆動電流のばらつきが挙げられるが、これに対する対策も従来より提案されている。
【０００３】
図１７は、従来の電圧プログラム方式の画素回路図である。この画素回路は、有機ＥＬ素子OLED、キャパシタＣ1および３つのｎチャネル型のトランジスタＴ1〜Ｔ3を有し、トランジスタＴ3のゲートとソースとの間にキャパシタＣ1が設けられた構成になっている。この画素回路は、対向電極の電圧Ｖcaを振ることによって、次のようなプロセスで動作する。まず、トランジスタＴ1をオフ、トランジスタＴ2をオンさせて、有機ＥＬ素子OLEDの陰極電圧をＶca＝−１８Ｖに設定する。これにより、トランジスタＴ3がオンとなるため、有機ＥＬ素子OLEDの陽極側は−Ｖth（ＶthはトランジスタＴ3のしきい値電圧）よりも低い電圧になり、キャパシタＣ1にはＶth以上の電圧が蓄積される。つぎに、トランジスタＴ2をオフさせてトランジスタＴ3のゲートをフローティング状態とした後、陰極電圧をＶca＝１０Ｖに設定して、有機ＥＬ素子OLEDに逆バイアスを印加する。これにより、トランジスタＴ3がオフするとともに、陰極電圧Ｖcaの電圧変化を受けて、トランジスタＴ3のゲート電圧がＶth以上になって、トランジスタＴ3が再びオンするため、有機ＥＬ素子OLEDの陽極側がほぼ０Ｖになる。この状態で、トランジスタＴ2をオンさせるとともに、陰極電圧をＶca＝０Ｖに戻すと、有機ＥＬ素子OLEDの陽極側は、容量結合によって十分に低い電圧になった後に−Ｖthに落ち着いて、ＶthがキャパシタＣ1に保持される。その後、トランジスタＴ1をオン、トランジスタＴ2をオフさせて、画素の階調を規定するデータ電圧を画素回路に供給する。有機ＥＬ素子OLEDの自己容量をキャパシタＣ1のそれよりも十分に大きく設定しておけば、陰極電圧がＶca＝０Ｖの場合、有機ＥＬ素子OLEDの陽極側は、ほぼ−Ｖthに維持され、キャパシタＣ1にはＶth＋Ｖdataが保持される。そして、トランジスタＴ1，Ｔ2を共にオフさせて、陰極電圧をＶca＝−１８Ｖに設定する。キャパシタＣ1にはＶth＋Ｖdataが保持されているので、これに比例したチャネル電流（駆動電流）がトランジスタＴ3のチャネルを流れて、有機ＥＬ素子OLEDが発光する。このように、キャパシタＣ1にＶthを予め保持させた上で、Ｖthを基準としたデータの書き込みを行うことにより、トランジスタＴ3のＶthのばらつきが補償され、Ｖthに依存しない駆動電流を生成できる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、一般に、電流プログラム方式では、電圧プログラム方式とは異なり、駆動トランジスタのＶthに依存することなく均一な駆動電流を生成でき、これが電流プログラム方式を採用する利点の一つとなっている。ただし、その前提として、電流ベースで供給されたデータ（電流データ）の書き込みを、所定のデータ書込期間内に完全に終了することが条件となっている。そのため、この期間内にデータの書き込みが完全に終了しないケース、すなわち、データの書き込み不足が生じるケースでは、同一階調を表示する際、Ｖthのばらつきに依存して、本来同一となるべき駆動電流が駆動トランジスタ毎に異なってしまう。このようなケースとしては、例えば、大型ディスプレイのように、データ線の寄生容量が非常に大きい場合、高解像度ディスプレイのように、走査線の数が多く、データ書込期間を十分に確保できない場合、或いは、画素にプログラムすべき電流が非常に小さい場合（有機ＥＬ素子の高効率化、燐光材料の使用時）等が挙げられる。また、これらのケース以外にも、コントラスト比の確保を優先する場合には、設計仕様として、低階調領域における書き込み不足をある程度容認した上で、プログラムすべき電流の範囲を広く設定することもある。
【０００５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、電流プログラム方式を用いた画素回路において、Ｖthに依存した駆動電流のばらつきを抑制することである。
【課題を解決するための手段】
【０００６】
かかる課題を解決するために、第１の発明は、画素回路の駆動方法を提供する。この駆動方法は、データ電流を可変に生成する可変電流源と第１のトランジスタとが電気的に分離されている状態において、ダイオード接続された第１のトランジスタのゲート電圧を、第１のトランジスタのしきい値電圧に応じたオフセット電圧に設定する第１のステップと、可変電流源と第１のトランジスタとが電気的に接続されている状態において、オフセット電圧を基準に設定されるデータであって、かつ、可変電流源よりデータ線を介して供給されたデータ電流とその供給時間との積に応じたデータを、ダイオード接続された第１のトランジスタのゲートに接続されたキャパシタに書き込む第２のステップと、キャパシタに自己のゲートが接続された第２のトランジスタによって、キャパシタに保持されたデータに応じた駆動電流を生成することにより、電気光学素子の輝度を設定する第３のステップとを有する。
【０００７】
第１の発明において、第１のトランジスタは、第２のトランジスタと同一のトランジスタであってもよい。また、第１のトランジスタおよび第２のトランジスタは、カレントミラー回路を構成する一対の異なるトランジスタであってもよい。
【０００８】
第１の発明において、第１のステップは、可変電流源とデータ線との間に設けられたスイッチング素子をオフするステップを含み、第２のステップは、スイッチング素子をオンするステップを含むことが好ましい。また、第１の発明において、データ線と容量結合した端子の電圧を可変に制御することにより、第１のステップにおいて設定されたオフセット電圧を調整する第４のステップをさらに設けてもよい。この場合、第４のステップにおけるオフセット電圧の変化量が、表示すべき階調に応じて設定されることが好ましい。また、第１のステップにおけるオフセット電圧の設定に先立ち、第１のトランジスタをオンさせる電圧レベルを有する所定の電圧をデータ線に供給する第５のステップをさらに設けてもよい。
【０００９】
第２の発明は、定常的、または、スイッチングトランジスタの導通制御によって選択的にダイオード接続されるとともに、データ線を介して可変電流源より供給されたデータ電流に応じて、データを生成する第１のトランジスタと、第１のトランジスタのゲートに接続されているとともに、第１のトランジスタによって生成されたデータが書き込まれるキャパシタと、キャパシタに自己のゲートが接続されているとともに、キャパシタに保持されたデータに応じて、駆動電流を生成する第２のトランジスタと、第２のトランジスタによって生成された駆動電流に応じて、輝度が設定される電気光学素子とを有する画素回路を提供する。ここで、第１のトランジスタは、可変電流源から電気的に分離されている状態において、自己のゲート電圧を自己のしきい値電圧に応じたオフセット電圧に設定する。それとともに、第１のトランジスタは、可変電流源に電気的に接続されている状態において、オフセット電圧を基準に設定されるデータであって、かつ、可変電流源よりデータ線を介して供給されたデータ電流とその供給時間との積に応じたデータを、キャパシタに書き込む。
【００１０】
第２の発明において、第１のトランジスタは、第２のトランジスタと同一のトランジスタであってもよいし、第１のトランジスタおよび第２のトランジスタが、カレントミラー回路を構成する一対の異なるトランジスタであってもよい。
【００１１】
第２の発明において、ゲート電圧をオフセット電圧に設定する期間において、可変電流源とデータ線との間を電気的に分離するとともに、キャパシタにデータを書き込む期間において、可変電流源とデータ線との間を電気的に接続するスイッチング回路を追加してもよい。また、データ線と容量結合した端子の電圧を可変に制御することにより、オフセット電圧を調整するプリチャージ調整回路を追加してもよい。この場合、プリチャージ調整回路は、表示すべき階調に応じ、記オフセット電圧の変化量を制御することが好ましい。さらに、ゲート電圧をオフセット電圧に設定する期間に先立ち、第１のトランジスタをオンさせる電圧レベルを有する所定の電圧をデータ線に供給するプリチャージ促進回路を追加してもよい。
【００１２】
第３の発明は、上述した第２の発明にかかる画素回路によって構成された電気光学装置を実装した電子機器を提供する。
【発明の効果】
【００１３】
本発明では、第１のトランジスタのゲート電圧をオフセット電圧に予め設定した上で、キャパシタへのデータ書き込みが電流プログラム方式によって行われる。書き込まれるデータは、先に設定されたオフセット電圧を基準とし、かつ、データ電流とその供給時間との積に応じて設定される。これにより、キャパシタに保持されたデータに基づき駆動電流を生成する際、駆動電流のＶth依存性を低減できる。その結果、データの書き込み不足が生じるケースであっても、均一な駆動電流を生成でき、電気光学素子を所望の輝度に設定することが可能になる。
【発明を実施するための最良の形態】
【００１４】
（第１の実施形態）
図１は、本実施形態にかかる電気光学装置のブロック構成図である。表示部１は、例えばＴＦＴ（Thin Film Transistor）によって電気光学素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素群がマトリクス状（二次元平面的）に並んでいる。表示部１には、それぞれが水平方向に延在している走査線群Ｙ1〜Ｙnと、それぞれが垂直方向に延在しているデータ線群Ｘ1〜Ｘmとが設けられており、これらの交差に対応して画素２が配置されている。なお、モノクロパネルでは、１つの画素２が後述する１つの画素回路に対応するが、カラーパネルのように、１つの画素２がＲＧＢの３つのサブ画素で構成されている場合には、１つのサブ画素が１つの画素回路に対応する。また、後述する画素回路の構成との関係で、図１に示した１つの走査線Ｙが１本の走査線を指す場合（図１１）と、複数本の走査線のセットを指す場合（図２、図５、図７、図９、図１４）とがある。
【００１５】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈs、ドットクロック信号ＤＣＬＫおよび階調データＤ等に基づいて、走査線駆動回路３、データ線駆動回路４およびスイッチング回路６を同期制御する。この同期制御の下、これらの回路３，４，６は互いに協働して、表示部１の表示制御を行う。
【００１６】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、走査線Ｙ1〜Ｙnに走査信号ＳＥＬを出力することによって、走査線Ｙ1〜Ｙnの線順次走査を行う。走査信号ＳＥＬは、高電位レベル（以下「Ｈレベル」という）または低電位レベル（以下「Ｌレベル」という）の２値的な信号レベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。走査線駆動回路３は、１フレームの画像を表示する期間（１Ｆ）毎に、所定の選択順序で（一般的には最上から最下に向かって）、それぞれの走査線Ｙを順番に選択する線順次走査を行う。一方、データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。本実施形態では電流プログラム方式を採用しているため、データ線駆動回路４は、画素２の表示階調を規定する階調データに基づいて、データ電流Ｉdataを可変に生成する可変電流源（図２の４ａ）を含む。データ線駆動回路４は、１本の走査線Ｙを選択する期間に相当する１水平走査期間（１Ｈ）において、今回データを書き込む画素行に対するデータ電流Ｉdataの一斉出力と、次の１Ｈで書き込みを行う画素行に関するデータの点順次的なラッチとを同時に行う。ある１Ｈにおいて、データ線Ｘの本数に相当するｍ個のデータが順次ラッチされる。そして、次の１Ｈにおいて、ラッチされたｍ個のデータは、可変電流源において電流データＩdataに変換された上で、対応するデータ線Ｘ1〜Ｘmに一斉に出力される。また、スイッチング回路６は、個々のデータ線Ｘ1〜Ｘmに対応したｍ個のスイッチング素子、具体的には、ｍ個のスイッチングトランジスタＴ6で構成されている。データ線単位で設けられたこれらのトランジスタＴ6は、一例としてｎチャネル型のトランジスタであり、制御回路５から出力された単一のスイッチング信号ＳＷＳによって、共通に導通制御される。この導通制御は、走査線駆動回路３による線順次走査と同期して行われる。
【００１７】
図２は、本実施形態にかかる電流プログラム方式の画素回路図である。１つの画素２は、有機ＥＬ素子OLED、能動素子である４つのトランジスタＴ1〜Ｔ4、および、データを保持するキャパシタＣ1で構成されている。ダイオードとして表記された有機ＥＬ素子OLEDは、自己を流れる駆動電流Ｉoledによって輝度が設定される典型的な電流駆動型素子である。この構成例では、ｎチャネル型のトランジスタＴ1，Ｔ2，Ｔ4とｐチャネル型のトランジスタＴ3とが用いられているが、これは一例にすぎず、これとは異なる組み合わせでチャネル型を設定してもよい。また、画素２に接続されたデータ線Ｘと、データ線駆動回路４の一部を構成する可変電流源４ａとの間には、データ線単位で設けられた単一のスイッチングトランジスタＴ6が接続されている。本明細書では、ソース、ドレインおよびゲートを備える三端子型素子であるトランジスタに関して、ソースまたはドレインの一方を「一方の端子」と呼び、他方を「他方の端子」と呼ぶ。
【００１８】
スイッチングトランジスタＴ1のゲートは、第１の走査信号ＳＥＬ1が供給される１本の走査線に接続され、その一方の端子は、データ電流Ｉdataが供給される１本のデータ線Ｘに接続されている。このスイッチングトランジスタＴ1の他方の端子は、スイッチングトランジスタＴ2の一方の端子、駆動トランジスタＴ3の一方の端子およびスイッチングトランジスタＴ4の一方の端子に共通接続されている。スイッチングトランジスタＴ2のゲートは、スイッチングトランジスタＴ1と同様に、第１の走査信号ＳＥＬ1が供給される走査線に接続されている。このスイッチングトランジスタＴ2の他方の端子は、キャパシタＣ1の一方の電極および駆動トランジスタＴ3のゲートが共通接続されたノードＮgに接続されている。キャパシタＣ1の他方の電極と駆動トランジスタＴ3の他方の端子とには、電源電圧Ｖddが常時供給されたＶdd端子が接続されている。第２の走査信号ＳＥＬ2がゲートに供給されるスイッチングトランジスタＴ4は、駆動トランジスタＴ3の一方の端子と有機ＥＬ素子OLEDのアノード（陽極）との間に設けられている。この有機ＥＬ素子OLEDのカソード（陰極）には、電源電圧Ｖddよりも低い基準電圧Ｖssが常時供給されたＶss端子に接続されている。なお、この構成例において、駆動トランジスタＴ3は、駆動電流Ｉoledを生成する駆動素子としての本来の機能のみならず、データ電流Ｉdataに応じたデータをキャパシタＣ1に書き込むプログラミング素子としての機能も兼ね備えている。
【００１９】
図３は、図２に示した画素回路の動作タイミングチャートである。上述した１Ｆに相当する期間ｔ0〜ｔ3における一連の動作プロセスは、最初の期間ｔ0〜ｔ1におけるプリチャージプロセス、これに続く期間ｔ1〜ｔ2におけるデータ書込プロセス、および最後の期間ｔ2〜ｔ3における駆動プロセスとに大別される。
【００２０】
まず、プリチャージ期間ｔ0〜ｔ1では、画素２の内部で完結するプリチャージが行われ、このプリチャージによって、駆動トランジスタＴ3のＶth補償が行われる。具体的には、第１の走査信号ＳＥＬ1がＨレベルになって、スイッチングトランジスタＴ1，Ｔ2が共にオンする。これにより、データ線Ｘと駆動トランジスタＴ3の一方の端子（ドレイン）とが電気的に接続されるとともに、駆動トランジスタＴ3は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。この期間ｔ0〜ｔ1では、スイッチング信号ＳＷＳがＬレベルで、スイッチングトランジスタＴ6がオフしているため、画素２内のノードＮgと可変電流源４ａとは、未だ電気的に分離されたままになっている。また、第２の走査信号ＳＥＬ2がＬレベルになって、スイッチングトランジスタＴ4がオフする。これにより、図４（ａ）に示すように、ノードＮgと可変電流源４ａとが電気的に分離されている状態において、Ｖdd端子の電源電圧Ｖddによって、キャパシタＣ1とデータ線Ｘとのプリチャージが行われる。このプリチャージによって、ノードＮgの電圧、すなわち、駆動トランジスタＴ3のゲート電圧Ｖgはオフセット電圧（Ｖdd−Ｖth）に設定され、その電圧レベルは、駆動トランジスタＴ3のしきい値電圧Ｖthによって一義的に決定される。このように、データの書き込みに先立ち、ノードＮgの電圧Ｖgを、先の１Ｆの駆動プロセスで書き込まれたデータに依存した電圧レベルから、プリチャージレベルに相当するオフセット電圧（Ｖdd−Ｖth）に強制的にオフセットさせる（Ｖth補償）。なお、この期間ｔ0〜ｔ1では、スイッチングトランジスタＴ4がオフしているため、有機ＥＬ素子OLEDは発光しない。
【００２１】
つぎに、データ書込期間ｔ1〜ｔ2では、先のプリチャージ期間ｔ0〜ｔ1にて設定されたオフセット電圧（Ｖdd−Ｖth）を基準に、キャパシタＣ1に対するデータの書き込みが行われる。この期間ｔ1〜ｔ2における走査信号ＳＥＬ1，ＳＥＬ2のレベルは、プリチャージ期間ｔ0〜ｔ1の場合と同様であるから、スイッチングトランジスタＴ1，Ｔ2はオン、スイッチングトランジスタＴ4はオフのままである。また、タイミングｔ1において、スイッチング信号ＳＷＳがＨレベルに立ち上がり、オフしていたスイッチングトランジスタＴ6がオンに切り替わる。これにより、図４（ｂ）に示すように、ノードＮgと可変電流源４ａとが電気的に接続される。その結果、データ電流Ｉdataの経路が形成され、この経路は、Ｖdd端子、駆動トランジスタＴ3のチャネル、可変電流源４ａの順序になる（正確には、スイッチングトランジスタＴ1，Ｔ6のチャネルも含まれる）。ノードＮgの電圧Ｖgは、数式１に基づいて算出される。
（数式１）
Ｖg＝Ｖdd−Ｖth−ΔＶ
ΔＶ＝（Ｉdata・Δｔ）／Ｃ
【００２２】
ここで、Ｉdataは、可変電流源４ａによって生成されたデータ電流Ｉdataの電流レベルであり、Δｔは、データ書込期間ｔ1〜ｔ2における時間、すなわち、データ電流Ｉdataの供給時間である。また、係数Ｃは、データ線Ｘの配線容量とキャパシタＣ1の容量とを含む、データ電流Ｉdataの駆動経路に関する総容量である。同数式から分かるように、電圧Ｖgは、オフセット電圧（Ｖdd−Ｖth）を基準としてΔＶだけ変動し、このΔＶは、データ電流Ｉdataと、その供給時間Δｔとの積に応じて一義的に特定される。そして、キャパシタＣ1には、この電圧Ｖgに相当する電荷がデータとして書き込まれる。なお、この期間ｔ1〜ｔ2では、先のプリチャージ期間ｔ0〜ｔ1と同様に、スイッチングトランジスタＴ4がオフのままであるから、有機ＥＬ素子OLEDは発光しない。
【００２３】
そして、駆動期間ｔ2〜ｔ3では、駆動トランジスタＴ3のチャネル電流に相当する駆動電流Ｉoledが有機ＥＬ素子OLEDに供給され、有機ＥＬ素子OLEDが発光する。具体的には、第１の走査信号ＳＥＬ1およびスイッチング信号ＳＷＳがＬレベルに立ち下がり、スイッチングトランジスタＴ1，Ｔ2，Ｔ6が共にオフする。これにより、ノードＮgは可変電流源４ａから電気的に分離されるが、この分離後も、駆動トランジスタＴ3のゲートには、キャパシタＣ1に保持されたデータに応じた電圧が印加され続ける。そして、第１の走査信号ＳＥＬ1の立ち下がりと「同期」して、第２の走査信号ＳＥＬ2がＨレベルに立ち上がる。本明細書では、「同期」という用語を、同一タイミングである場合のみならず、設計上のマージン等の理由で時間的なオフセットを許容する意味で用いている。これにより、図４（ｃ）に示すように、Ｖdd端子、駆動トランジスタＴ3のチャネル、有機ＥＬ素子OLED、Ｖss端子の順の経路で、駆動電流Ｉoledが流れる。駆動トランジスタＴ3が飽和領域で動作することを前提として、有機ＥＬ素子OLEDを流れる駆動電流Ｉoled（駆動トランジスタＴ3のチャネル電流Ｉsd）は、数式２に基づいて算出される。同数式において、Ｖsgは、駆動トランジスタＴ3のゲート−ソース間電圧である。また、利得係数βは、駆動トランジスタＴ3のキャリアの移動度μ、ゲート容量Ａ、チャネル幅Ｗ、チャネル長Ｌより一義的に特定される係数である（β＝μＡＷ／Ｌ）。
（数式２）
Ｉoled＝Ｉsd
＝1/2β（Ｖsg−Ｖth）2
【００２４】
ここで、駆動トランジスタＴ3のゲート電圧として数式１で算出されたＶgを代入すると、数式２は数式３のように変形できる。
（数式３）
Ｉoled＝1/2β（Ｖs−Ｖg−Ｖth）2
＝1/2β｛Ｖdd−(Ｖdd−Ｖth−ΔＶ)−Ｖth｝2
＝1/2β・ΔＶ2
＝β/2（Ｉdata・Δｔ／Ｃ）2
【００２５】
数式３において留意すべきは、数式の変形過程でＶthが相殺される点であり、これは、駆動トランジスタＴ3によって生成される駆動電流ＩoledがＶthに依存しないことを意味する。有機ＥＬ素子OLEDの発光輝度は、データ電流Ｉdataとその供給時間Δｔとの積に応じた駆動電流Ｉoledにより一義的に決定され、これによって、画素２の階調が設定される。
【００２６】
このように、本実施形態では、データの書き込みに先立つプリチャージにおいて、ノードＮgをオフセット電圧（Ｖdd−Ｖth）に設定した上で、データ電流Ｉdataと供給時間Δｔとの積に応じたデータをキャパシタＣ1に書き込む。一般に、Ｖthのばらつきは、ΔｔやＣのそれよりも大きいので、Ｖth補償を行うことにより、表示部１における個々の駆動トランジスタＴ3の特性がばらついていても、それぞれの画素２内におけるプリチャージのかかり度合いが同等になる。その結果、上述したようなデータの書き込み不足が生じるケースであっても、Ｖthに依存した駆動電流のばらつきを抑制でき、表示品質の一層の向上を図ることが可能になる。
【００２７】
また、本実施形態によれば、プリチャージ用の特別な回路を画素２の外部に追加することなく、画素２の内部で完結するプリチャージを行うことが可能である。これは、回路構成の簡略化または低消費電力化を図る上で有利である。
【００２８】
（第２の実施形態）
本実施形態は、上述した第１の実施形態の基本構成をベースとして、表示すべき階調に応じて、プリチャージレベルに相当するオフセット電圧（Ｖdd−Ｖth）を調整する手法に関する。図５は、本実施形態にかかる画素回路図である。この画素回路の特徴は、図２に示した画素回路にプリチャージ調整回路７を追加した点にあり、それ以外の点については図２の構成と同様であるので、ここでの説明を省略する。プリチャージ調整回路７は、キャパシタＣ2と、出力電圧Ｖpを可変に設定する電圧変更回路７ａとで構成されている。キャパシタＣ2の一方の電極には、スイッチング回路６の一部を構成するスイッチングトランジスタＴ6の一方の端子と可変電流源４ａとの接続端が接続されている。また、キャパシタＣ2の他方の電極には、電圧変更回路７ａの出力端子が接続されており、この出力端子の電圧Ｖpは、階調に応じて電圧レベルが可変に制御される。
【００２９】
図６は、図５に示した画素回路の動作タイミングチャートである。１Ｆに相当する期間ｔ0〜ｔ3は、プリチャージ期間ｔ0〜ｔ1、プリチャージ調整期間ｔ1〜ｔ1'、データ書込期間ｔ1'〜ｔ2および駆動期間ｔ2〜ｔ3に大別される。第１の実施形態との相違は、プリチャージ期間ｔ0〜ｔ1とデータ書込期間ｔ1'〜ｔ2との間に、プリチャージ調整期間ｔ1〜ｔ1'を設けた点であり、それ以外の点については、基本的に第１の実施形態と同様である。可変電流源４ａは、データ書込期間ｔ1'〜ｔ2においてデータ電流Ｉdataをデータ線Ｘに出力し、それ以外の期間（同図において斜線でハッチングされた期間）では、ハイインピーダンス状態、すなわち、画素２から電気的に分離された状態に設定される。
【００３０】
まず、プリチャージ期間ｔ0〜ｔ1では、第１の走査信号ＳＥＬ1がＨレベルになって、駆動トランジスタＴ3がダイオード接続されるとともに、データ線ＸとノードＮgとが電気的に接続される。また、この期間ｔ0〜ｔ1では、スイッチング信号ＳＷＳがＬレベルで、スイッチングトランジスタＴ6がオフしているため、データ線Ｘは可変電流源４ａおよびプリチャージ調整回路７から電気的に分離されている。これにより、キャパシタＣ1およびデータ線Ｘがプリチャージされ、ノードＮgの電圧Ｖgおよびデータ線Ｘの電圧Ｖxは、プリチャージレベルとしてオフセット電圧（Ｖdd−Ｖth）に設定される。
【００３１】
次のプリチャージ調整期間ｔ1〜ｔ1'では、第１の走査信号ＳＥＬ1が一時的にＬレベルになって、スイッチングトランジスタＴ1，Ｔ2が共にオフするとともに、スイッチング信号ＳＷＳがＨレベルになって、スイッチングトランジスタＴ6がオンする。この期間ｔ1'〜ｔ1では、可変電流源４ａをハイインピーダンス状態に維持した上で、プリチャージ調整回路７によって、先に設定されたプリチャージレベル（Ｖdd−Ｖth）の調整が行われる。具体的には、この期間ｔ1〜ｔ1'内のあるタイミングにおいて、プリチャージ調整回路７の一部である電圧変更回路７ａは、出力電圧Ｖpを現在の電圧レベルからステップ的にΔＶpだけ低下させる。これにより、キャパシタＣ2と比較してデータ線Ｘの配線容量が十分に大きいことを前提に、キャパシタＣ2を介して容量結合したデータ線Ｘの電圧Ｖxは、先に設定されたオフセット電圧（Ｖdd−Ｖth）を基準にΔＶpだけ低下する（Ｖx＝Ｖdd−Ｖth−ΔＶp）。ここで、プリチャージレベルの調整量に相当するΔＶpは、今回表示すべき画素２の階調に応じて可変に設定される。すなわち、データ電流Ｉdataが比較的低電流になる低階調時には、ΔＶpを小さくして、データ線Ｘの電圧Ｖx（プリチャージレベル）を高く設定する。これにより、続くデータの書き込みプロセスにおいて、データ線ＸおよびキャパシタＣ1をチャージするのに要する負担を軽減し、データの書き込み不足の抑制を図る。一方、データ電流Ｉdataが比較的大電流になる高階調時には、低階調時よりもΔＶpを大きくして、プリチャージレベルを低く設定する。
【００３２】
続くデータ書込期間ｔ1'〜ｔ2では、第１の走査信号ＳＥＬ1が再び立ち上がり、ノードＮgと可変電流源４ａとが電気的に接続されて、オフセット電圧（Ｖdd−Ｖth）を基準としたデータの書き込みが行われる。これにより、データ線Ｘの電圧Ｖxは、先に設定された電圧（Ｖdd−Ｖth−ΔＶp）を基準として、データ電流Ｉdataに依存した電圧値ΔＶだけ上昇または下降する（Ｖx＝Ｖdd−Ｖth−ΔＶp＋ΔＶ）。そして、駆動期間ｔ2〜ｔ3では、駆動トランジスタＴ3によって生成された駆動電流Ｉoledが有機ＥＬ素子OLEDを流れて、有機ＥＬ素子OLEDが発光する。第１の実施形態と同様に、駆動電流Ｉoledは、データ電流Ｉdataとその供給時間Δｔとの積に応じて一義的に特定され、駆動トランジスタＴ3のＶthには依存しない。
【００３３】
このように、本実施形態によれば、第１の実施形態と同様に、駆動トランジスタＴ3のＶthに依存した駆動電流Ｉoledのばらつきを抑制できる。また、本実施形態では、表示すべき画素２の階調に応じて、プリチャージレベルを調整している。これにより、データの書き込み不足を招くことなく、全ての階調領域に亘って、データの書き込みを効率的に行えるという効果もある。なお、本実施形態において、プリチャージレベルの調整を表示すべき画素２の階調に関係なく設定する、すなわち、単にオフセット電圧の値を変化させるよう機能させてもよい。その場合、プリチャージ調整回路７が簡略化される。
【００３４】
なお、本実施形態において説明したプリチャージの調整手法は、後述する第５および第６の実施形態にかかる画素回路に対しても同様に適用可能である。
【００３５】
（第３の実施形態）
本実施形態は、上述した第１の実施形態の基本構成をベースとして、プリチャージを促進する手法に関する。図７は、本実施形態にかかる画素回路図である。この画素回路の特徴は２つある。第１に、図２に示した画素回路にプリチャージ促進回路８を追加した点にある。このプリチャージ促進回路８は、所定の電圧Ｖbを出力する回路である。この出力電圧Ｖbは、上述したオフセット電圧（Ｖdd−Ｖth）の近傍が好ましいが、駆動トランジスタＴ3をオンさせる電圧、すなわち、（Ｖdd−Ｖth）以下であればよい。第２に、スイッチング回路６を２つのスイッチングトランジスタ群Ｔ6，Ｔ7で構成した点である。一方のスイッチングトランジスタＴ6は、データ線Ｘと可変電流源４ａとの間に設けられており、第１のスイッチング信号ＳＷＳ1によって導通制御される。また、他方のスイッチングトランジスタＴ7は、データ線Ｘとプリチャージ促進回路８との間に設けられており、第２のスイッチング信号ＳＷＳ2によって導通制御される。
【００３６】
図８は、図７に示した画素回路の動作タイミングチャートである。１Ｆに相当する期間ｔ0〜ｔ3は、プリチャージ促進期間ｔ0〜ｔ0'、プリチャージ期間ｔ0'〜ｔ1、データ書込期間ｔ1〜ｔ2および駆動期間ｔ2〜ｔ3に大別される。第１の実施形態との相違は、プリチャージ期間ｔ0'〜ｔ1に先立ち、プリチャージ促進期間ｔ0〜ｔ0'を設けた点であり、それ以外の点は、基本的に第１の実施形態と同様である。
【００３７】
まず、プリチャージ促進期間ｔ0〜ｔ0'では、第１の走査信号ＳＥＬ1および第１のスイッチング信号ＳＷＳ1がＬレベルであり、スイッチングトランジスタＴ1，Ｔ2，Ｔ6が共にオフする。したがって、データ線Ｘは、ノードＮgおよび可変電流源４ａから電気的に分離される。この状態で、第２のスイッチング信号ＳＷＳ2がＨレベルになり、スイッチングトランジスタＴ7がオンする。これにより、プリチャージ促進回路８からの出力電圧Ｖbがデータ線Ｘに供給され、データ線Ｘがプリチャージされる。プリチャージの促進プロセスを設けない場合、プリチャージ期間ｔ0〜ｔ1におけるプリチャージ動作は、駆動トランジスタＴ3のオフ電流に近い電流値で行われ、プリチャージにある程度の時間を必要とする。そこで、本実施形態では、プリチャージに先立ち駆動トランジスタＴ3をオンさせるべく、出力電圧Ｖbをデータ線Ｘに供給する。これにより、駆動トランジスタＴ3のドレイン電圧がオフセット電圧（Ｖdd−Ｖth）に近い値に設定され、続くプリチャージ期間ｔ0'〜ｔ1におけるプリチャージ動作を補助・促進できる。
【００３８】
それ以降の動作は、第１の実施形態と同様であるので、ここでは概略的な説明に留める。プリチャージ期間ｔ0'〜ｔ1では、ダイオード接続された駆動トランジスタＴ3によるプリチャージが行われ、ノードＮgの電圧Ｖgがオフセット電圧（Ｖdd−Ｖth）に設定される。データ書込期間ｔ1〜ｔ2では、先のプリチャージ期間ｔ0〜ｔ1にて設定されたオフセット電圧（Ｖdd−Ｖth）を基準に、データ電流Ｉdataとその供給時間Δｔとの積に応じたデータの書き込みが行われる。そして、駆動期間ｔ2〜ｔ3では、駆動トランジスタＴ3のＶthに依存しない駆動電流Ｉoledが有機ＥＬ素子OLEDを流れて、有機ＥＬ素子OLEDが発光する。
【００３９】
このように、本実施形態によれば、上述した各実施形態と同様に、駆動トランジスタＴ3のＶthに依存した駆動電流Ｉoledのばらつきを抑制できる。また、本実施形態では、プリチャージに先立ち、駆動トランジスタＴ3をオンさせるプロセスを追加している。これにより、続くプリチャージを比較的短時間で完了できるので、一連の動作プロセスにおける時間的制約の緩和を図ることができる。
【００４０】
なお、本実施形態において説明したプリチャージの促進手法は、後述する第５および第６の実施形態にかかる画素回路に対しても同様に適用可能である。ただし、第６の実施形態に適用する場合、プリチャージ促進回路８の出力電圧Ｖbをオフセット電圧（Ｖ1＋Ｖth）近傍に設定することが好ましい。
【００４１】
（第４の実施形態）
本実施形態は、図１に示したスイッチング回路６を設けることなく、第１の実施形態と同様の動作を実現するものである。図９は、本実施形態にかかる画素回路図である。この構成例は、図２に示したスイッチングトランジスタＴ6をなくし、その代わりに、画素２内のスイッチングトランジスタＴ1，Ｔ2を別個の走査信号ＳＥＬ1a，ＳＥＬ1bで制御する点に特徴がある。なお、これ以外の点については、第１の実施形態と同様であるから、ここでの説明を省略する。
【００４２】
図１０は、図９に示した画素回路の動作タイミングチャートである。１Ｆに相当する期間ｔ0〜ｔ3は、プリチャージ期間ｔ0〜ｔ1、データ書込期間ｔ1〜ｔ2および駆動期間ｔ2〜ｔ3に大別される。第１の実施形態と相違する点は、プリチャージの終了タイミングｔ1（換言すれば、データ書き込みの開始タイミング）が、走査信号ＳＥＬ1bの立ち上がりによって規定される点である。
【００４３】
まず、プリチャージ期間ｔ0〜ｔ1では、走査信号ＳＥＬ1aがＨレベルで、スイッチングトランジスタＴ2がオンするため、駆動トランジスタＴ3がダイオード接続される。しかしながら、この期間ｔ0〜ｔ1では、走査信号ＳＥＬ1bがＬレベルで、スイッチングトランジスタＴ1がオフであるから、ノードＮgは可変電流源４ａから電気的に分離されたままである。その結果、ノードＮgがオフセット電圧（Ｖdd−Ｖth）になるまで、キャパシタＣ1のプリチャージが行われる。続くデータ書込期間ｔ1〜ｔ2では、走査信号ＳＥＬ1bがＨレベルに立ち上がり、ノードＮgと可変電流源４ａとが電気的に接続されて、オフセット電圧（Ｖdd−Ｖth）を基準としたデータの書き込みが行われる。そして、駆動期間ｔ2〜ｔ3では、駆動トランジスタＴ3において生成された駆動電流Ｉoledが有機ＥＬ素子OLEDを流れ、有機ＥＬ素子OLEDが発光する。第１の実施形態と同様に、駆動電流Ｉoledは、データ電流Ｉdataとその供給時間Δｔとの積に応じて決定され、駆動トランジスタＴ3のＶthには依存しない。
【００４４】
本実施形態によれば、画素２の外部にスイッチング回路６を設けなくても、Ｖth補償付のプリチャージが可能となる。これにより、Ｖthに依存した駆動電流Ｉoledのばらつきを抑制できるほか、電気光学装置の全体的な構成を簡略化できる。
【００４５】
（第５の実施形態）
上述した各実施形態は、図２に示した画素回路に限定されるものではなく、以下に述べるカレントミラー型の構成例を含めて、電流プログラム方式の画素回路に対して広く適用可能である。図１１は、本実施形態にかかる画素回路図である。１つの画素２は、有機ＥＬ素子OLED、４つのトランジスタＴ1〜Ｔ4およびキャパシタＣ1で構成されている。なお、この構成例において、駆動トランジスタＴ3は駆動素子としての機能のみを有し、プログラミング素子としての機能は、これとは異なるプログラミングトランジスタＴ4によって実現される。また、この構成例では、ｎチャネル型のトランジスタＴ1，Ｔ2と、ｐチャネル型のトランジスタＴ3，Ｔ4とが用いられているが、これは一例にすぎず、これとは異なる組み合わせでチャネル型を設定してもよい。
【００４６】
スイッチングトランジスタＴ1のゲートは、走査信号ＳＥＬが供給される走査線に接続され、その一方の端子はデータ電流Ｉdataが供給されるデータ線Ｘに接続されている。また、このスイッチングトランジスタＴ1の他方の端子は、スイッチングトランジスタＴ2の一方の端子と、プログラミングトランジスタＴ4の一方の端子とに共通接続されている。スイッチングトランジスタＴ2のゲートは、走査信号ＳＥＬが供給される走査線に接続され、その他方の端子はノードＮgに接続されている。このノードＮgには、カレントミラー回路を構成する一対のトランジスタＴ3，Ｔ4のゲートおよびキャパシタＣ1の一方の電極にも共通接続されている。駆動トランジスタＴ3の一方の端子、プログラミングトランジスタＴ4の他方の端子およびキャパシタＣ1の他方の電極には、電源電圧Ｖddが常時供給されたＶdd端子に接続されている。駆動トランジスタＴ3の他方の端子には、有機ＥＬ素子OLEDのアノードが接続されており、この有機ＥＬ素子OLEDのカソードには、基準電圧Ｖssが常時供給されたＶss端子に接続されている。トランジスタＴ3，Ｔ4は、両者のゲートが互いに接続されたカレントミラー回路を構成している。したがって、プログラミングトランジスタＴ4のチャネルを流れるデータ電流Ｉdataの電流レベルと、駆動トランジスタＴ3のチャネルを流れる駆動電流Ｉoledの電流レベルとは、比例関係になる。
【００４７】
図１２は、図１１に示した画素回路の動作タイミングチャートである。１Ｆに相当する期間ｔ0〜ｔ3は、プリチャージ期間ｔ0〜ｔ1、データ書込期間ｔ1〜ｔ2および駆動期間ｔ2〜ｔ3に大別される。
【００４８】
まず、プリチャージ期間ｔ0〜ｔ1では、Ｖth補償付のプリチャージが行われる。具体的には、走査信号ＳＥＬがＨレベルになって、スイッチングトランジスタＴ1，Ｔ2が共にオンする。これにより、データ線ＸとプログラミングトランジスタＴ4の一方の端子（ドレイン）とが電気的に接続されるとともに、プログラミングトランジスタＴ4は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。この期間ｔ0〜ｔ1では、スイッチング信号ＳＷＳがＬレベルで、スイッチングトランジスタＴ6がオフしているため、画素２内のノードＮgと可変電流源４ａとは、未だ電気的に分離されたままになっている。これにより、図１３（ａ）に示すように、Ｖdd端子の電源電圧Ｖddによって、キャパシタＣ1とデータ線Ｘとのプリチャージが行われる。このプリチャージによって、ノードＮgの電圧、すなわち、プログラミングトランジスタＴ4のゲート電圧Ｖgは、プログラミングトランジスタＴ4のしきい値電圧Ｖth4に依存したオフセット電圧（Ｖdd−Ｖth4）になる。
【００４９】
なお、ノードＮgと可変電流源４ａとの電気的な分離は、可変電流源４ａをハイインピーダンス状態に設定することによって実現してもよいし、スイッチングトランジスタＴ1，Ｔ2を別個に導通制御することによって実現してもよい。これらの分離手法を採用する場合、スイッチング回路６を構成するスイッチングトランジスタＴ6が不要になる。この点は、後述する第６の実施形態についても同様である。
【００５０】
つぎに、データ書込期間ｔ1〜ｔ2では、先のプリチャージ期間ｔ0〜ｔ1にて設定されたオフセット電圧（Ｖdd−Ｖth4）を基準に、キャパシタＣ1に対するデータの書き込みが行われる。この期間ｔ1〜ｔ2における走査信号ＳＥＬのレベルは、プリチャージ期間ｔ0〜ｔ1の場合と同様であるから、スイッチングトランジスタＴ1，Ｔ2はオンのままである。また、タイミングｔ1において、スイッチング信号ＳＷＳがＨレベルに立ち上がり、オフしていたスイッチングトランジスタＴ6がオンに切り替わる。これにより、図１３（ｂ）に示すように、ノードＮgと可変電流源４ａとが電気的に接続される。その結果、データ電流Ｉdataの経路が形成され、この経路は、Ｖdd端子、プログラミングトランジスタＴ4のチャネル、可変電流源４ａの順序になる。数式４に示すように、ノードＮgの電圧Ｖgは、先に設定されたオフセット電圧（Ｖdd−Ｖth4）を基準として、データ電流Ｉdataと、その供給時間Δｔとの積に応じて変動する。キャパシタＣ1には、この電圧Ｖgに相当する電荷がデータとして書き込まれる。なお、この期間ｔ1〜ｔ2では、Ｖdd端子、駆動トランジスタＴ3、有機ＥＬ素子OLED、Ｖssの順の経路が形成され、駆動電流Ｉoledが有機ＥＬ素子OLEDを流れるため、有機ＥＬ素子OLEDが発光し始める。
（数式４）
Ｖg＝Ｖdd−Ｖth4−ΔＶ
ΔＶ＝（Ｉdata・Δｔ）／Ｃ
【００５１】
続く駆動期間ｔ2〜ｔ3では、駆動トランジスタＴ3のチャネル電流Ｉsdに相当する駆動電流Ｉoledが有機ＥＬ素子OLEDに供給され、これにより、画素２の階調が規定される。具体的には、走査信号ＳＥＬおよびスイッチング信号ＳＷＳがＬレベルに立ち下がり、スイッチングトランジスタＴ1，Ｔ2，Ｔ6が共にオフする。これにより、ノードＮgは、可変電流源４ａから電気的に分離されるが、この分離後も、駆動トランジスタＴ3のゲートには、キャパシタＣ1に保持されたデータに応じた電圧が印加され続ける。その結果、図１３（ｃ）に示すような経路で、駆動電流Ｉoledが流れる。駆動トランジスタＴ3が飽和領域で動作することを前提として、有機ＥＬ素子OLEDを流れる駆動電流Ｉoled（駆動トランジスタＴ3のチャネル電流Ｉds）は、駆動トランジスタＴ3のしきい値電圧をＶth3とすると、数式５に基づいて算出される。
（数式５）
Ｉoled＝Ｉsd
＝1/2β（Ｖsg−Ｖth3）2
【００５２】
ここで、駆動トランジスタＴ3のゲート電圧として数式４で算出されたＶgを代入すると、数式５は数式６のように変形できる。なお、この数式変形は、駆動トランジスタＴ3のしきい値電圧Ｖth3と、プログラミングトランジスタＴ4のしきい値電圧Ｖth4とが等しい（Ｖth3＝Ｖth4＝Ｖth）ことを前提としている。同一プロセスにて製造され、表示部１上において極めて近接して配置されたトランジスタＴ3，Ｔ4に関しては、実際の製品においても、これらの電気的特性をほぼ同一に設定することが可能である。
（数式６）
Ｉoled＝1/2β（Ｖs−Ｖg−Ｖth3）2
＝1/2β｛Ｖdd−(Ｖdd−Ｖth4−ΔＶ)−Ｖth3｝2
＝1/2β・ΔＶ2
＝β/2（Ｉdata・Δｔ／Ｃ）2
【００５３】
数式６において留意すべきは、数式の変形過程でＶth3とＶth4とが相殺される点であり、これは、駆動トランジスタＴ3によって生成される駆動電流ＩoledがＶth3，Ｖth4に依存しないことを意味する。有機ＥＬ素子OLEDの発光輝度は、データ電流Ｉdataとその供給時間Δｔとの積に応じた駆動電流Ｉoledにより一義的に決定され、これによって、画素２の階調が設定される。
【００５４】
本実施形態によれば、上述した各実施形態と同様に、Ｖth3，Ｖth4に依存しない駆動電流Ｉoledを生成できるので、そのばらつきを抑制できるほか、プリチャージ用の特別な回路を画素２の外部に設けなくても、画素２内で完結するプリチャージを行うことが可能となる。
【００５５】
（第６の実施形態）
図１４は、本実施形態にかかる画素回路図である。１つの画素回路は、有機ＥＬ素子OLED、４つのｎチャネル型のトランジスタＴ1〜Ｔ4およびキャパシタＣで構成されている。本実施形態では、例えば、アモルファスシリコンによってＴＦＴが形成されることを想定しているため、そのチャネル型をｎ型としている。また、この構成例において、駆動トランジスタＴ3は、駆動素子としての本来の機能のみならず、プログラミング素子としての機能も兼ね備えている。
【００５６】
スイッチングトランジスタＴ1のゲートは、第１の走査信号ＳＥＬ1が供給される走査線に接続され、その一方の端子は、データ電流Ｉdataが供給される１本のデータ線Ｘに接続されている。また、このスイッチングトランジスタＴ1の他方の端子は、スイッチングトランジスタＴ2の一方の端子と、駆動トランジスタＴ3の一方の端子と、スイッチングトランジスタＴ4の一方の端子とに共通接続されている。スイッチングトランジスタＴ2のゲートは、第１の走査信号ＳＥＬ1が供給される走査線に接続され、その他方の端子はノードＮgに接続されている。このノードＮgは、キャパシタＣ1の一方の電極と、駆動トランジスタＴ3のゲートとに共通接続されている。このキャパシタＣ1の他方の電極はノードＮsに接続されており、このノードＮsには、駆動トランジスタＴ3の他方の端子と有機ＥＬ素子OLEDのアノードとが共通接続されている。有機ＥＬ素子OLEDのカソードは、基準電圧Ｖssが常時供給されたＶss端子に接続されている。また、スイッチングトランジスタＴ4のゲートは、第２の走査信号ＳＥＬ2が供給される走査線に接続され、その他方の端子は、電源電圧Ｖddが常時供給されたＶdd端子に接続されている。
【００５７】
図１５は、図１４に示した画素回路の動作タイミングチャートである。１Ｆに相当する期間ｔ0〜ｔ3は、プリチャージ期間ｔ0〜ｔ1、データ書込期間ｔ1〜ｔ2および駆動期間ｔ2〜ｔ3に大別される。
【００５８】
まず、プリチャージ期間ｔ0〜ｔ1では、Ｖth補償付のプリチャージが行われる。具体的には、第１の走査信号ＳＥＬ1がＨレベルになって、スイッチングトランジスタＴ1，Ｔ2が共にオンする。これにより、データ線ＸとノードＮgとが電気的に接続されるとともに、駆動トランジスタＴ3は、自己のゲートと自己のドレインとが電気的に接続されたダイオード接続となる。この期間ｔ0〜ｔ1では、スイッチング信号ＳＷＳがＬレベルで、スイッチングトランジスタＴ6がオフしているため、画素２内のノードＮgと可変電流源４ａとは、未だ電気的に分離されたままになっている。また、第２の走査信号ＳＥＬ2がもＬレベルで、スイッチングトランジスタＴ4がオフしているため、駆動トランジスタＴ3の一方の端子とＶdd端子との間も電気的に分離されている。これにより、図１６（ａ）に示すように、キャパシタＣ1とデータ線Ｘとのプリチャージが行われる。このプリチャージによって、ノードＮsの電圧ＶsはＶ1になるとともに、ノードＮgの電圧Ｖgは、駆動トランジスタＴ3のＶthに依存したオフセット電圧（Ｖ1＋Ｖth）になる。なお、Ｖ1の具体値は、有機ＥＬ素子OLEDのリーク電流に依存している。
【００５９】
つぎに、データ書込期間ｔ1〜ｔ2では、先のプリチャージ期間ｔ0〜ｔ1にて設定されたオフセット電圧（Ｖ1＋Ｖth）を基準に、キャパシタＣ1に対するデータの書き込みが行われる。この期間ｔ1〜ｔ2における走査信号ＳＥＬ1，ＳＥＬ2のレベルは、プリチャージ期間ｔ0〜ｔ1の場合と同様であるから、スイッチングトランジスタＴ1，Ｔ2はオンのままであり、スイッチングトランジスタＴ4はオフのままである。また、タイミングｔ1において、スイッチング信号ＳＷＳがＨレベルに立ち上がり、オフしていたスイッチングトランジスタＴ6がオンに切り替わる。これにより、図１６（ｂ）に示すように、ノードＮgと可変電流源４ａとが電気的に接続される。その結果、データ電流Ｉdataの経路が形成され、この経路は、可変電流源４ａ、駆動トランジスタＴ3のチャネル、有機ＥＬ素子OLED、Ｖss端子の順序になる。数式７に示すように、ノードＮgの電圧Ｖgは、先に設定されたオフセット電圧（Ｖ1＋Ｖth）を基準として、データ電流Ｉdataと、その供給時間Δｔとの積に応じて変動する。
（数式７）
Ｖg＝Ｖ1＋Ｖth1＋ΔＶ
ΔＶ＝（Ｉdata・Δｔ）／Ｃ
【００６０】
また、ノードＮsの電圧Ｖsは、数式８に示すように、先に設定された電圧Ｖ1を基準として、ΔＶ'だけ変動する。このΔＶ'は、有機ＥＬ素子OLEDの特性（Ｖ−Ｉ特性およびＩdata特性）に依存した電圧である。
（数式８）
Ｖs＝Ｖ1＋ΔＶ'
【００６１】
続く駆動期間ｔ2〜ｔ3では、駆動トランジスタＴ3のチャネル電流Ｉdsに相当する駆動電流Ｉoledが有機ＥＬ素子OLEDに供給され、有機ＥＬ素子OLEDが発光する。具体的には、第１の走査信号ＳＥＬ1およびスイッチング信号ＳＷＳがＬレベルに立ち下がり、スイッチングトランジスタＴ1，Ｔ2，Ｔ6が共にオフする。これにより、ノードＮgは、可変電流源４ａから電気的に分離される。しかしながら、この分離後も、駆動トランジスタＴ3のゲートには、キャパシタＣ1に保持されているデータに応じた電圧が印加され続ける。また、第１の走査信号ＳＥＬ1の立ち下がりと同期して、第２の走査信号ＳＥＬ2がＨレベルに立ち上がって、スイッチングトランジスタＴ4がオンする。これにより、駆動トランジスタＴ3の一方の端子には、Ｖdd端子を介して電源電圧Ｖddが供給される。これにより、図１６（ｃ）に示すような経路で、駆動電流Ｉoledが流れる。駆動トランジスタＴ3が飽和領域で動作することを前提として、有機ＥＬ素子OLEDを流れる駆動電流Ｉoled（駆動トランジスタＴ3のチャネル電流Ｉds）は、数式９に基づいて算出される。
（数式９）
Ｉoled＝Ｉds
＝1/2β（Ｖgs−Ｖth）2
【００６２】
ここで、駆動トランジスタＴ3のゲート電圧として数式７で算出されたＶgと数式８で算出されたＶsとを代入すると、数式９は数式１０のように変形できる。
（数式１０）
Ｉoled＝1/2β（Ｖg−Ｖs−Ｖth）2
＝1/2β｛（Ｖ1＋Ｖth＋ΔＶ）−（Ｖ1＋ΔＶ'）−Ｖth｝2
＝1/2β（ΔＶ−ΔＶ'）2
＝β/2（Ｉdata・Δｔ／Ｃ−ΔＶ'）2
【００６３】
数式１０において留意すべきは、数式の変形過程でＶthが相殺される点であり、これは、駆動トランジスタＴ3によって生成される駆動電流ＩoledがＶthに依存しないことを意味する。有機ＥＬ素子OLEDの発光輝度は、データ電流Ｉdataとその供給時間Δｔとの積に応じた駆動電流Ｉoledにより一義的に決定され、これによって、画素２の階調が設定される。
【００６４】
本実施形態によれば、上述した各実施形態と同様に、Ｖth3に依存しない駆動電流Ｉoledを生成できるので、そのばらつきを抑制できる。それとともに、プリチャージ用の特別な回路を画素２の外部に設けなくても、画素２内で完結するプリチャージを行うことが可能となる。
【００６５】
なお、上述した各実施形態では、スイッチングトランジスタの導通制御によって、プログラミング素子として機能するトランジスタが選択的にダイオード接続される画素回路の構成例について説明した。しかしながら、プログラミング素子として機能するトランジスタが定常的にダイオード接続されている画素回路であっても、本発明を適用することが可能であるのは当然である。
【００６６】
また、上述した各実施形態では、電気光学素子として有機ＥＬ素子OLEDを用いた例について説明した。しかしながら、本発明はこれに限定されるものではなく、駆動電流に応じて輝度が設定される電気光学素子（無機ＬＥＤ表示装置、フィールド・エミッション表示装置等）、或いは、駆動電流に応じた透過率・反射率を呈する電気光学装置（エレクトロクロミック表示装置、電気泳動表示装置等）に対しても広く適用可能である。
【００６７】
さらに、上述した各実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【図面の簡単な説明】
【００６８】
【図１】電気光学装置のブロック構成図
【図２】第１の実施形態にかかる画素回路図
【図３】第１の実施形態にかかる動作タイミングチャート
【図４】第１の実施形態にかかる動作説明図
【図５】第２の実施形態にかかる画素回路図
【図６】第２の実施形態にかかる動作タイミングチャート
【図７】第３の実施形態にかかる画素回路図
【図８】第３の実施形態にかかる動作タイミングチャート
【図９】第４の実施形態にかかる画素回路図
【図１０】第４の実施形態にかかる動作タイミングチャート
【図１１】第５の実施形態にかかる画素回路図
【図１２】第５の実施形態にかかる動作タイミングチャート
【図１３】第５の実施形態にかかる動作説明図
【図１４】第６の実施形態にかかる画素回路図
【図１５】第６の実施形態にかかる動作タイミングチャート
【図１６】第６の実施形態にかかる動作説明図
【図１７】従来の画素回路図
【符号の説明】
【００６９】
１  表示部
２  画素
３  走査線駆動回路
４  データ線駆動回路
４ａ  可変電流源
５  制御回路
６  スイッチング回路
７  プリチャージ調整回路
７ａ  電圧変更回路
８  プリチャージ促進回路
Ｔ1〜Ｔ7  トランジスタ
Ｃ1〜Ｃ2  キャパシタ
OLED  有機ＥＬ素子
【図１】
2005148134.tif 000003
【図２】
2005148134.tif 000004
【図３】
2005148134.tif 000005
【図４】
2005148134.tif 000006
【図５】
2005148134.tif 000007
【図６】
2005148134.tif 000008
【図７】
2005148134.tif 000009
【図８】
2005148134.tif 000010
【図９】
2005148134.tif 000011
【図１０】
2005148134.tif 000012
【図１１】
2005148134.tif 000013
【図１２】
2005148134.tif 000014
【図１３】
2005148134.tif 000015
【図１４】
2005148134.tif 000016
【図１５】
2005148134.tif 000017
【図１６】
2005148134.tif 000018
【図１７】
2005148134.tif 000019