(57)【要約】【課題】従来のシステムと同じ量の基板上のスペースを必要とせずに、バスと基板の接続またはバスからの基板の分離を選択的に実施することのできるバス・インターフェイス制御装置を提供する。【解決手段】コンピュータ・データ・バス・インターフェイス制御装置４１８は、選択的に、コンピュータ・データ・バス２０２を回路基板４００の機能コンポーネント４０４に接続するか、または、バス２０２を機能コンポーネント４０４から分離する。バス・インターフェイス制御装置４１８はまた、必要に応じて、プルアップ電圧をバス２０２に選択的に供給する（７０４）。接続選択（７０６、７１０）、およびプルアップ電圧選択（７０４、７０８）は、たとえば、基板がバス２０２のシステム・スロットまたは周辺機器用スロットに取り付けられるかどうかに基づいて、行うことができる。【選択図】図４
2005122741.tif 000002
【特許請求の範囲】
【請求項１】
バスの信号線に選択的にプルアップ電圧を供給するバス・インターフェイス制御装置であって、
それぞれ、前記信号線の１つに接続され、他のプルアップ回路から分離されて、前記信号線の１つからの信号が前記プルアップ回路を通過して、前記信号線の別の１つに達するのを阻止するようになっている、複数のプルアップ回路と、
第１の電力モードでは、前記複数のプルアップ回路に電力供給し、第２の電力モードでは、前記複数のプルアップ回路に電力供給しないマルチモード電源と、
を備えている、バス・インターフェイス制御装置。
【請求項２】
前記各プルアップ回路が、他のプルアップ回路からダイオードによって分離されている、請求項１に記載のバス・インターフェイス制御装置。
【請求項３】
前記電力モードが前記バスのイネーブル信号に応答する、請求項１に記載のバス・インターフェイス制御装置。
【請求項４】
前記マルチモード電源が、電圧調整器イネーブル信号によって選択的にイネーブルされることが可能な電圧調整器を備えている、請求項３に記載のバス・インターフェイス制御装置。
【請求項５】
前記マルチモード電源が、電源と前記複数のプルアップ回路との間にスイッチ回路を備えている、請求項３に記載のバス・インターフェイス制御装置。
【請求項６】
少なくとも２つのブリッジ・モードで動作することが可能であり、第１のブリッジ・モードでは、前記信号線の少なくともいくつかを第２のバスに接続し、第２のブリッジ・モードでは、前記信号線の少なくともいくつかを前記第２のバスに接続しない切り替え可能バス・ブリッジをさらに備えている、請求項１に記載のバス・インターフェイス制御装置。
【請求項７】
前記ブリッジ・モードが、前記バスのイネーブル信号に応答する、請求項６に記載のバス・インターフェイス制御装置。
【請求項８】
複数の信号線を有するバスに対するインターフェイスを制御する方法であって、
電力モードの１つでは、前記信号線のそれぞれにプルアップ電圧を供給し、別の電力モードでは、前記プルアップ電圧を供給しないステップと、
前記複数の信号線のそれぞれを他の信号線から分離して、どの信号線からの信号も別の信号線に伝わらないようにするステップと、
を含む、方法。
【請求項９】
前記分離するステップが、ダイオードで信号を阻止するステップを含む、請求項８に記載の方法。
【請求項１０】
前記バスのイネーブル信号に基づいて、前記電力モードを決定するステップをさらに含む、請求項８に記載の方法。
【請求項１１】
前記プルアップ電圧を供給するステップが、前記バスの前記複数の信号線に接続されたマルチモード電源をイネーブルするステップを含む、請求項８に記載の方法。
【請求項１２】
第１のブリッジ・モードでは、前記複数の信号線の少なくともいくつかを第２のバスにブリッジ接続し、別のブリッジ・モードでは、前記信号線の前記少なくともいくつかを前記第２のバスにブリッジ接続しないステップをさらに含む、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、コンピュータ・データ・バスに関するものであり、とりわけ、コンピュータ・データ・バス・インターフェイス制御装置に関するものである。
【背景技術】
【０００２】
コンパクトＰＣＩ（「ｃＰＣＩ」）バスのようなコンピュータ・バスは、コンポーネントまたはサブシステム間における信号の配送に利用されている。状況によっては、Ｉ／Ｏ装置、メモリ、または、プロセッサのようなコンポーネントが、共通回路基板に実装され、バスによって、コンポーネントが相互接続される場合もある。他の状況では、サーバ、スイッチ、または、ルータのようなサブシステム全体を含む回路基板が、基板を相互接続するバックプレーン・バスのソケット（「スロット」と呼ばれる場合もある）に差し込まれる場合もある。例えば、ｃＰＣＩバスは、一般に、交換可能な回路基板（一般に、「ブレード」と呼ばれる）を「ブレード・システム」に相互接続するバックプレーン・バスとして利用される。
【０００３】
バスは、２つの回路基板またはコンポーネント間における「２点間」通信に利用することもできるし、あるいは、３つ以上の回路基板またはコンポーネントが単一バスを共用する状況において利用することが可能である。バスによっては、そのバス及び残りの回路基板が動作を続けている間に、回路基板の「ホット・スワップ」（取り付けまたは取り外し）を実施することが可能なものもある。簡略化のため、「基板」または「回路基板」は、今後、バスに接続される、または、接続することが可能な、コンポーネントも表わすものとする。「スロット」は、今後は、接続が取り外し可能なものか、永久的なものかに関係なく、基板とバスの間の電気的接続を表わすものとする。
【０００４】
バスには、一般に、複数の信号線が含まれている。信号線によって伝送されるディジタル信号は、一般に、論理高（「１」）信号及び論理低（「０」）信号を表わす２つの電圧の一方によって表わされる。とりわけ、信号線によって送られる信号がない場合に、信号線に対する電気ノイズの影響を最小限に抑えるため、各信号線は、一般に、抵抗器を介して正のＤＣ電圧源に接続される。この「プルアップ」回路によって、信号線は、回路基板が信号線における論理低信号をアサートするまで、論理高レベルに保持される。
【０００５】
ｃＰＣＩバスには、一般に、「システム」・スロット及び「周辺機器用（peripheral ）」スロットと呼ばれる、２種類のスロットが含まれている。システム・スロット（「ホスト」・スロットと呼ばれる場合もある）は、例えば、バス・アービトレーション、クロック信号、及び、リセット信号を供給することによって、取り付けられた回路基板がバスを制御できるようにする。システム・スロットに取り付けられた回路基板は、ｃＰＣＩバスの信号線による通信を許可され、信号線のいくつかにプルアップ電圧を供給するように要求される。一方、コンパクトＰＣＩ規格によれば、周辺機器用スロットに取り付けられた回路基板は、一般に、こうしたプルアップ電圧の供給が禁じられる。
【０００６】
回路基板の製造において、規模の経済性を利用し、顧客にこれらの回路基板を利用する上での柔軟性をもたらすため、多くの供給業者は、取り付けられるスロットに応じて、システム基板または周辺機器用基板として機能することが可能な回路基板を製造している。これらの回路基板は、今後、「デュアル・モード基板」と呼ぶことにする。各ｃＰＣＩバスには、システム・スロットにおいて論理低としてアサートされ、周辺機器用スロットにおいて論理高としてアサートされる信号線（「ＳＹＳＥＮ＃」と表示される）が含まれている。従って、デュアル・モード基板は、ＳＹＳＥＮ＃信号線を検知することによって、取り付けられたスロットの種類を確認することが可能である。
【０００７】
デュアル・モード基板は、周辺機器用スロットに取り付けられると、基板が、それ自体をｃＰＣＩバスから分離し、イーサネット（登録商標）またはファイバチャネルのような他のインターフェイスを利用して、他の基板との通信を行う、一般に、「ドローン（drone）・モード」または「アイソレーション・モード」として知られるモードに入る。こうした基板は、一般に、バス・スイッチ、または、バスの各信号線に電界効果トランジスタ（ＦＥＴ）を含んでいる他の回路を用いて、選択的に、基板をバスに接続するか、または、バスから基板を分離する。これらのＦＥＴをオンにして、回路基板をバスに接続するか、または、オフにして、バスから基板を分離することが可能である。
【０００８】
コンパクトＰＣＩ基板は、比較的小さく（１００ｍｍ×１６０ｍｍまたは２３３．３５ｍｍ×１６０ｍｍ）、従って、これら基板上の領域（「リアル・エステート」）は、とりわけ、ｃＰＣＩベースのサーバ基板の場合、極めて制限される。あいにく、バスと基板の接続またはバスからの基板の分離を選択的に行うのに必要なＦＥＴは、基板上にかなりの量のスペース（「リアル・エステート」）を必要とし、従って、他の機能回路に利用可能なリアル・エステートの量が制限されることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明の目的は、従来のシステムと同じ量の基板のリアル・エステートを必要とせずに、バスと基板の接続またはバスからの基板の分離を選択的に実施できるバス・インターフェイス制御装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の態様の１つでは、バスの信号線にプルアップ電圧を選択的に供給するためのバス・インターフェイス制御装置が開示される。このバス・インターフェイス制御装置には、複数のプルアップ回路が含まれている。それぞれは、信号線の１つに接続されており、信号線の１つからの信号がプルアップ回路を介して信号線の別の１つに伝わらないようにするため、他のプルアップ回路から分離されている。このバス・インターフェイス制御装置には、マルチモード電源も含まれている。第１の電力モードにおいて、マルチモード電源は、複数のプルアップ回路に電力を供給する。第２の電力モードにおいて、マルチモード電源は、複数のプルアップ回路に対する電力供給を行わない。
【００１１】
本発明のもう１つの態様では、第１のバスの信号線を第２のバスに選択的に接続するためのバス・インターフェイス制御装置が開示される。このバス・インターフェイス制御装置には、複数のプルアップ回路が含まれている。各プルアップ回路は、第１のバスの信号線の１つに接続されており、第１のバスの信号線の１つからの信号がプルアップ回路を介して第１のバスの信号線の別の１つに伝わらないようにするため、ダイオードによって他のプルアップ回路から分離されている。このバス・インターフェイス制御装置には、電圧調整器イネーブル信号によって選択的にイネーブルすることが可能な電圧調整器も含まれている。第１の電力モードにおいて、電圧調整器は、複数のプルアップ回路に電力を供給する。第２の電力モードにおいて、電圧調整器は、複数のプルアップ回路に対する電力供給を行わない。電力モードは、第１のバスのイネーブル信号に応答する。このバス・インターフェイス制御装置には、少なくとも２つのブリッジ・モードで動作することが可能な切り替え可能バス・ブリッジが含まれている。第１のブリッジ・モードにおいて、切り替え可能バス・ブリッジは、第１のバスの信号線の少なくともいくつかを第２のバスに接続するが、第２のブリッジ・モードにおいて、切り替え可能バス・ブリッジは、こうした接続を実施しない。ブリッジ・モードも、第１のバスのイネーブル信号に応答する。
【００１２】
本発明のもう１つの態様では、第１のバスの信号線を第２のバスに選択的に接続するためのバス・インターフェイス制御装置が開示される。このバス・インターフェイス制御装置には、複数のプルアップ回路が含まれている。各プルアップ回路は、第１のバスの信号線の１つに接続されている。各プルアップ回路は、第１のバスの信号線の１つからの信号がプルアップ回路を介して第１のバスの信号線の別の１つに伝わらないようにするため、ダイオードによって他のプルアップ回路から分離されている。このバス・インターフェイス制御装置には、電源と複数のプルアップ回路の間に操作可能に挿入されたスイッチ回路も含まれている。第１の電力モードにおいて、スイッチ回路は、複数のプルアップ回路に電力を供給する。第２の電力モードにおいて、スイッチ回路は、複数のプルアップ回路に対する電力供給を実施しない。電力モードは、第１のバスのイネーブル信号に応答する。このバス・インターフェイス制御装置には、さらに、少なくとも２つのブリッジ・モードで動作することが可能な切り替え可能バス・ブリッジが含まれている。第１のブリッジ・モードにおいて、切り替え可能バス・ブリッジは、第１のバスの信号線の少なくともいくつかを第２のバスに接続する。第２のブリッジ・モードにおいて、切り替え可能バス・ブリッジは、第２のバスに対する第１のバスの信号線の少なくともいくつかの接続を実施しない。ブリッジ・モードは、第１のバスのイネーブル信号に応答する。
【００１３】
本発明のさらにもう１つの態様では、複数の信号線を備えるバスに対するインターフェイスを制御するためのバス・インターフェイス制御装置が開示される。このバス・インターフェイス制御装置には、バスの信号線のそれぞれをバスの他の信号線から分離するための分離手段が含まれている。このバス・インターフェイス制御装置には、バスの信号線のそれぞれにプルアップ電圧を選択的に供給するためのプルアップ手段も含まれている。
【００１４】
本発明のもう１つの態様では、複数の信号線を備えるバスに対するインターフェイスを制御するための方法が開示される。この方法には、電力モードの１つにおいて、信号線のそれぞれにプルアップ電圧を供給するステップと、別の電力モードにおいて、プルアップ電圧を供給しないステップが含まれている。この方法には、どの信号線からの信号も別の信号線に伝わらないようにするため、複数の信号線のそれぞれを他の信号線から分離するステップも含まれている。
【００１５】
本発明のさらにもう１つの態様では、バスの信号線にプルアップ電圧を選択的に供給するためのバス・インターフェイス制御装置が開示される。このバス・インターフェイス制御装置には、少なくとも２つの電力モードで動作することが可能なマルチモード電源が含まれている。このバス・インターフェイス制御装置には、それぞれ、信号線の１つとマルチモード電源との間に接続された、複数のプルアップ回路も含まれている。このバス・インターフェイス制御装置には、それぞれ、複数のプルアップ回路の１つと直列に接続され、信号線の１つとマルチモード電源との間に接続されていて、これにより、複数のプルアップ回路の１つを介して、ある方向に電流が流れないようにする、複数のダイオードも含まれている。第１の電力モードにおいて、マルチモード電源は、複数のプルアップ回路に電力を供給するが、第２の電力モードでは、複数のプルアップ回路への電力供給を実施しない。
【発明を実施するための最良の形態】
【００１６】
本発明は、基板の機能コンポーネントに／からバスを選択的に接続／切断（分離）する。本発明は、また、必要に応じて、バスに対してプルアップ電圧を選択的に供給する。バス接続の選択及びプルアップ電圧供給の選択は、例えば、基板がバスのシステム・スロットと周辺機器用スロットのいずれに取り付けられるかに基づいて、実施することが可能である。あるいはまた、これらの選択は、例えば、基板が取り付けられるスロットの種類に関係なく、基板上のプロセッサによって実施することも可能である。
【００１７】
図１は、本発明の実施態様を実施することが可能な、典型的なブレード・システム１００を例示した図である。シャーシ１０２には、ブレード１０４ａ〜ｇ、及び、電源及び冷却ファン（隠れている）のようなブレード・システム１００の他のコンポーネントが収容されている。ブレード１０４ａ〜ｇは、スライドしてシャーシ１０２に納まり、バックプレーン・バス・スロット（隠れている）に差し込まれている。各ブレード１０４ａ〜ｇには、スロットの１つに対するブレードの接続を可能にするコネクタ（隠れている）が含まれている。このコネクタは、エッジ・コネクタ、または、マルチピン・ヘッダ、プラグ、または、ソケットとすることが可能である。各ブレード１０４ａ〜ｇには、ブレードの意図する機能に応じて、プロセッサ、メモリ、ネットワーク・インターフェイス、ディスク・ドライブ等のような、典型的なコンポーネント１０８、１１０、及び、１１２が含まれている。
【００１８】
図２には、ブレード・システム１００のブロック図が含まれている。バックプレーン・バス２０２は、ブレード・システム１００のコンポーネントを相互接続する。典型的なブレード・システム１００において、バックプレーン・バスは、コンパクトＰＣＩ（ｃＰＣＩ）バスであるが、他のバス・アーキテクチャを利用することも可能である。ブレード１０４ａ〜ｇは、バックプレーン・バス２０２のスロット２０４ａ〜ｇに差し込まれる。（一貫性を保つため、ブレードは今後「基板」と呼ぶことにする。）
【００１９】
従来のシステムでは、基板１０４ａのような基板がデュアル・モード基板であって、周辺機器用スロットに差し込まれた場合、基板はドローン・モードに入ることになった。ドローン・モードの場合、基板１０４ａは、それ自体をバックプレーン・バス２０２のいくつかのバス信号線から分離することになる。そうではなく、基板１０４ａがシステム・スロットに差し込まれた場合には、基板はドローン・モードに入らず、それ自体をこれらのバス信号線に接続することになった。
【００２０】
図３は、基板１０４ａの一部、すなわち、選択的に、バックプレーン・バス２０２のバス信号線から基板を分離するか、または、基板をこれらの信号線に接続する部分に関する単純化された概略配線図３００である。信号線３０２ａ〜ｃが、ｃＰＣＩコネクタ３０４からそれぞれの電界効果トランジスタ（ＦＥＴ）３０６ａ〜ｃまで延びている。ＦＥＴ３０６ａ〜ｃをオンまたはオフに切り替えることによって、信号線３０２ａ〜ｃを基板１０４ａの残りの部分に接続するか、または、基板の残りの部分から信号線を分離することが可能である。
【００２１】
バスがｃＰＣＩバスであるこの典型的な応用例において、バス信号（ＳＹＳＥＮ＃で表示）３０８は、システム・スロットでは低になり、周辺機器用スロットでは高になる。この信号３０８によって、インバータ３１０が駆動され、さらに、ＦＥＴ３０６ａ〜ｃのゲートを駆動する駆動信号３１２が発生する。従って基板１０４ａがシステム・スロットに接続されると、ＳＹＳＥＮ＃信号３０８は低になり、これによって、駆動信号３１２が高になり、その結果、ＦＥＴ３０６ａ〜ｃがオンに切り替えられる。逆に、基板１０４ａが周辺機器用スロットに接続されると、ＳＹＳＥＮ＃信号３０８は高になり、これによって、駆動信号３１２が低になり、その結果、ＦＥＴ３０６ａ〜ｃがオフに切り替えられる。従って、ＦＥＴ３０６ａ〜ｃにより、信号線３０２ａ〜ｃは、常にｃＰＣＩコネクタ３０４に接続されている部分３１４と、基板１０４ａがシステム・スロットに接続された場合にのみ、ＰＣＩコネクタに接続される部分３１６と、に分割される。前述のように、ＦＥＴ３０６ａ〜ｃは、基板１０４ａ上においてかなりの量のリアル・エステートを占める。特に、ＦＥＴを納める集積回路パッケージには、やはり、基板１０４ａ上において比較的多量のリアル・エステートを占めることになる多数のピンが必要になる。
【００２２】
ｃＰＣＩバスのシステム・スロットに接続される基板は、バスの信号線にプルアップ電圧を供給することが必要とされる。従来のデュアル・モード基板の場合、正のＤＣ電圧源（ＶＩＯ）３２０と、基板１０４ａがシステム・スロットに接続された場合に限ってＰＣＩコネクタに接続される、信号線路３０２ａ〜ｃの部分３１６と、の間に、プルアップ抵抗器３１８ａ〜ｃが接続される。ＰＣＩ間ブリッジ（PCI-to-PCI bridge）３２２によって、信号線３０２ａ〜ｃがローカルＰＣＩバスまたは基板１０４ａの他の回路要素３２４に接続される。
【００２３】
図４は、本発明の態様による典型的なデュアル・モード基板４００のブロック図である。本発明の説明は、ｃＰＣＩバスに接続するこの典型的なデュアル・モード基板４００を利用して行うことにするが、本発明は、他のバス・アーキテクチャによって実施することも可能である。基板４００には、ｃＰＣＩバックプレーン・バス２０２のスロットに、基板を差し込むことができるようにする、ｃＰＣＩコネクタ４０２が含まれている。基板４００には、当該技術において周知のように、基板の機能要件に従って、ローカルＰＣＩバス４０６、ファイバ・チャネル・プロセッサ４０８、ローカルＰＣＩ間ブリッジ４１０、メザニン・コネクタ４１２、ホストＰＣＩバス４１４、及び、ホスト・プロセッサ基板４１６のような機能コンポーネント４０４が含まれる。
【００２４】
本発明の実施態様の１つでは、基板４００に、バス・インターフェイス制御装置４１８が含まれている。バス・インターフェイス制御装置４１８は、選択的に、ｃＰＣＩコネクタ４０２を基板４００の機能コンポーネント４０４に接続するか、または、ｃＰＣＩコネクタ４０２をこれらの機能コンポーネントから切断する。バス・インターフェイス制御装置４１８は、また、必要に応じて、プルアップ電圧をｃＰＣＩコネクタ４０２に選択的に供給する。さらに、バス・インターフェイス制御装置４１８は、ｃＰＣＩコネクタ４０２の信号線を互いに分離（絶縁）する。
【００２５】
図５は、バス・インターフェイス制御装置４１８の実施態様の１つに関する単純化された概略配線図５００である。信号線５０２ａ〜ｃ（今後は、「信号線５０２」と総称する）が、ｃＰＣＩコネクタ４０２からＰＣＩ間ブリッジ５０４の第１の側に延びている。ＰＣＩ間ブリッジ５０４の第２の側は、例えば、ローカルＰＣＩバス４０６（図４）を介して、基板４００の機能コンポーネント４０４に接続されている。あるいはまた、ＰＣＩ間ブリッジ５０４の第２の側は、ＰＣＩバス４０６を介して機能コンポーネント４０４に接続することも可能である。
【００２６】
ＰＣＩ間ブリッジ５０４には、ブリッジを制御可能にする、すなわち、ブリッジを開いて、信号線５０２を機能コンポーネント４０４に接続するか、ブリッジを閉じて、信号線を機能コンポーネントから切断できるようにする、ＥＮＡＢＬＥ＃入力が含まれている。従って、ＰＣＩ間ブリッジ５０４は、切り替え可能であり、少なくとも２つのモードのいずれかで動作する。適合するＰＣＩ間ブリッジは、カリフォルニア州サンタクララのインテル社から、部品番号２１１５０で市販されている。
【００２７】
バックプレーン・バス２０２のＳＹＳＥＮ＃信号５０８は、ＰＣＩ間ブリッジ５０４のＥＮＡＢＬＥ＃入力を駆動するために用いられる。従って、基板４００がシステム・スロットに接続された場合、基板は、低ＳＹＳＥＮ＃信号５０８を検出する。この結果、ＰＣＩ間ブリッジ５０４が開き、機能コンポーネント４０４は、ＰＣＩコネクタ４０２を介して、ｃＰＣＩバックプレーン・バス２０２との通信が可能になる。逆に、基板４００が周辺機器用スロットに接続された場合、基板は、高ＳＹＳＥＮ＃信号５０８を検出する。この場合、ＰＣＩ間ブリッジ５０４は閉じたままであり、機能コンポーネント４０４は、ｃＰＣＩバックプレーン・バス２０２に接続されない。ＰＣＩ間ブリッジ５０４がその閉状態にある場合、ブリッジの第１の側の入力／出力線は、当該技術において周知のように、高インピーダンス（一般に、「トライステート」または「高Ｚ」と呼ばれる）状態にセットされる。この高Ｚ状態において、ＰＣＩ間ブリッジ５０４は、信号線５０２における論理高信号も、論理低信号もアサートせず、従って、ｃＰＣＩバックプレーン・バス２０２による通信に影響を及ぼすことはない。
【００２８】
前述のように、バス・インターフェイス制御装置４１８は、必要に応じて、ｃＰＣＩコネクタ４０２にプルアップ電圧を供給する。図５に示す実施態様の場合、プルアップ抵抗器５１０ａ〜ｃ（今後は「プルアップ抵抗器５１０」と総称する）が、ダイオード（ショットキ・ダイオードが望ましい）５１２ａ〜ｃを介して、電圧調整器５１４に接続されている。電圧調整器５１４は、＋１２ボルト電圧源５１６のような電圧源に接続されている。電圧調整器５１４は、ＶＩＯ５１８のような基準電圧源に接続されたＲＥＦ入力５１５を備えている。ＲＥＦ入力５１５は、電圧降下特性がダイオード５１２と同様のショットキ・ダイオード５２０のようなコンポーネントを介して、基準電圧源に接続されるのが望ましい。バイアス／電流制限抵抗器５２２によって、後述するように、ショットキ・ダイオード５２０に順バイアスがかけられる。電圧調整器５１４には、電圧調整器をオンまたはオフにすることが可能なＥＮＡＢＬＥ＃入力５２４が含まれている。このＥＮＡＢＬＥ＃入力５２４は、バックプレーン・バス２０２のＳＹＳＥＮ＃信号線５０８に接続されているので、電圧調整器は、基板４００がシステム・スロットに接続されている場合には、プルアップ抵抗器５１０に電圧を供給し、基板が周辺機器用スロットに接続されている場合には、プルアップ抵抗器に電圧を供給しない。
【００２９】
電圧調整器５１４は、従って、１つのモードにおいて、プルアップ抵抗器５１０に電力を供給し、もう１つのモードでは、プルアップ抵抗器に電力を供給しない、マルチモード電源である。適合する電圧調整器は、カリフォルニア州サンタクララのＮａｔｉｏｎａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｃｏｒｐｏｒａｔｉｏｎから部品番号ＬＭ７２３で市販されている。この実施態様では、集積化電圧調整器が用いられているが、電圧調整器は、少なくとも２つのモードで動作するように制御可能である限りにおいて、ディスクリート回路または集積回路で実施することが可能である。
【００３０】
ショットキ・ダイオード５１２は、信号線５０２のそれぞれを他の信号線から分離する。本発明に関連して、分離は、例えば、信号線５０２ａのような信号線の１つからのデータ信号が、例えば、プルアップ抵抗器５１０ａ及び５１０ｃといったプルアップ抵抗器を通過し、例えば、信号線５０２ｃといった、信号線の別の１つに入り込まないようにすることを表わしている。分離は、ショットキ・ダイオード５１２ａ、トランジスタ、または、他の適合する半導体（今後は、「ダイオード」と総称する）によって、各信号線５０２毎に施される。
【００３１】
ｃＰＣＩバス２０２のプルアップ電圧は、ＶＩＯになるように指定されるが、順バイアスをかけられると、各ショットキ・ダイオード５１２は、その両端間でＶの電圧降下（ショットキ）を生じる。この電圧降下を補償するため、電圧調整器５１４は、ＶＩＯ＋Ｖ（ショットキ）のＶＯＵＴ電圧を生じるのが望ましい。ショットキ・ダイオード５２０及びバイアス／電流制限抵抗器５２２は、ショットキ・ダイオード５１２のそれぞれの両端間における電圧降下と同様の電圧降下をショットキ・ダイオード５２０の両端間で生じさせるように選択するのが望ましい。ショットキ・ダイオード５２０の両端間における電圧が、ＶＩＯ５１８の電圧に加えられるので、そのＲＥＦ入力５１５において電圧調整器５１４に供給される基準電圧は、ＶＩＯ＋Ｖ（ショットキ）になる。従って、電圧調整器は、ＶＩＯ＋Ｖ（ショットキ）のプルアップ電圧を供給する。従って、抵抗器５１０に印加される電圧は、ＶＩＯになる。
【００３２】
オプションにより、十分に高い基準電圧源が得られる場合には、ＲＥＦ入力５１５は、ショットキ・ダイオード５２０を用いずに、この基準電圧源に接続することが可能である。この場合、基準電圧源は、ショットキ・ダイオード５１２の両端に生じる電圧降下にもかかわらず、電圧調整器５１４からのＶＯＵＴ電圧が、ｃＰＣＩバスのプルアップ電圧要件を満たすことになるほど十分に高いことが望ましい。
【００３３】
ショットキ・ダイオードの端子間における電圧降下は、多少温度に影響されやすい。従って、ショットキ・ダイオード５２０をもう一方のショットキ・ダイオード５１２の近くに配置して、全てのショットキ・ダイオード５２０及び５１２が同様の温度で動作するように、従って、全てのこれらのダイオードの端子間に、同様の電圧が生じるようにするのが望ましい。例えば、温度変化によって、ショットキ・ダイオード５１２の端子間に電圧降下が生じると、ショットキ・ダイオード５２０の端子間にも、同様の量の電圧変化が生じることになる。従って、電圧調整器５１４に供給されるＲＥＦ電圧５１５が、同様の量だけ変化し、電圧調整器５１４によって供給されるＶＯＵＴ電圧も、同様の量だけ変化する。従って、これによって、抵抗器５１０に印加される電圧がある動作条件の範囲にわたってＶＩＯになるという保証が得られる。
【００３４】
図６は、バス・インターフェイス制御装置４１８（図４）のもう１つの実施態様に関する単純化された概略配線図６００である。簡略化のため、この実施態様と図５に示す実施態様との相違点についてのみ解説することにする。プルアップ抵抗器５１０は、電界効果トランジスタ（ＦＥＴ）６０４を介して電圧調整器６０２に接続されている。このＦＥＴ６０４が、スイッチの働きをすることによって、電圧調整器６０２とプルアップ抵抗器５１０の間にスイッチ回路が形成される。ＦＥＴ６０４の代わりに、プルアップ抵抗器５１０に対する電力をスイッチすることが可能なリレー、半導体、または、他の適合するデバイスを利用することも可能である。
【００３５】
ＦＥＴ６０４がオンになると、電圧調整器６０２は、プルアップ抵抗器５１０にプルアップ電圧を供給し、ＦＥＴがオフになると、電圧調整器は、プルアップ抵抗器に対する電圧供給を行わない。オープン・コレクタ・インバータ６０６に対する入力は、ＳＹＳＥＮ＃信号線５０８に接続されている。オープン・コレクタ・インバータ６０６からの出力は、電流制限抵抗器６０８を介して、＋１２ボルト電圧源５１６のような電圧源に接続されている。オープン・コレクタ・インバータ６０６からの出力は、ＦＥＴを制御するため、ＦＥＴ６０４のゲートにも接続されている。従って、基板４００がシステム・スロットに接続されると、電圧調整器は、ＦＥＴ６０４を介して、プルアップ抵抗器５１０に電圧を供給するが、基板が周辺機器用スロットに接続されると、電圧調整器は、プルアップ抵抗器に対する電圧供給を行わない。従って、電圧調整器５１４、ＦＥＴ６０４、及び、関連コンポーネントは、全体として、マルチモード電源６１０を形成している。オープン・コレクタ・インバータ６０６の出力からの信号は、ＦＥＴ６０４、または、電圧調整器６０２とＦＥＴ６０４の組み合わせに対するイネーブル信号とみなすことが可能である。適合する電圧調整器は、カリフォルニア州サンタクララのＮａｔｉｏｎａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｃｏｒｐｏｒａｔｉｏｎから部品番号ＬＭ７２３で入手可能である。
【００３６】
図７には、基板及びバスに関連した、本発明の実施態様の動作を例示する典型的なフローチャート７００が含まれている。７０２における決定で、基板がシステム・スロットに接続されると、制御は７０４に移行する、基板が周辺機器用スロットに接続されると、制御は７０８に移行する。７０４において、例えば、電圧調整器をイネーブルするか、または、ＦＥＴをオンにすることによって、プルアップ電圧が、プルアップ抵抗器に供給される。７０６では、例えば、ブリッジにＥＮＡＢＬＥ＃信号を供給することによって、ＰＣＩ間ブリッジが開く。７０８では、例えば、電圧調整器をディスエーブルするか、または、ＦＥＴをオフにすることによって、プルアップ抵抗器に対する電圧供給は行われない。７１０では、例えば、ＥＮＡＢＬＥ＃信号をアサート停止（de-assert）することによって、ＰＣＩ間ブリッジが閉じる。７１２では、例えば、プルアップ抵抗器と電圧調整器の間にショットキ・ダイオードを設けることによって、バスの信号線のそれぞれが、バスの他の信号線から分離される。あるいはまた、点線７１４によって示されるように、プルアップ電圧が供給される場合には、分離を実施する必要はない。
【００３７】
ショットキ・ダイオードは小さく、順電圧降下が比較的わずかで、スイッチング特性が比較的速いので、上述の実施態様では、ショットキ・ダイオードを利用するのが望ましい。しかし、代わりに、バスの信号線間に分離を施す他のダイオード、トランジスタ、または、他のコンポーネントを利用することも可能である。ショットキ・ダイオードあるいは他の適当なコンポーネントはＦＥＴよりも小型で低コストである。さらに、複数ダイオードを含むパッケージは、複数ＦＥＴを含むスイッチング回路よりもピンが少ない。従って、本発明の実施態様は、従来のシステムよりも低コストで実施可能であり、これらの実施態様が基板上において占めるリアル・エステートが減少するので、本発明によれば、従来のシステムよりも有利になる。
【００３８】
上述の実施態様によれば、ｃＰＣＩバスのＳＹＳＥＮ＃信号線から電圧調整器、ＦＥＴ、及び、ＰＣＩバス間ブリッジのイネーブル信号が得られるが、電圧調整器、ＦＥＴ、及び、ＰＣＩバス間ブリッジをイネーブルする信号は、組み合わせ論理回路、プロセッサ、フィールド・プログラマブル論理アレイ（ＦＰＬＡ）、または、特定用途向け集積回路（ＡＳＩＣ）のような他の回路によって発生させることが可能である。さらに、これらのイネーブル信号は、ＳＹＳＥＮ＃信号に関連している必要はない。例えば、基板上のプロセッサは、ＳＹＳＥＮ＃信号の状況に関係なく、これらのイネーブル信号を発生することが可能である。
【００３９】
さらに、非ｃＰＣＩバスのような、ＳＹＳＥＮ＃信号線を含まないバスに接続する基板上において、本発明の他の実施態様を利用することも可能である。従って、実施態様の説明は、ｃＰＩＣバスに接続する基板に関連して行われたが、他のバス・アーキテクチャに他の実施態様を利用することも可能である。もちろん、解説の実施態様に関して、図示のＰＣＩバス間ブリッジの代わりに、適合するブリッジを利用することも可能である。前述のように、他の回路及び方法を利用して、電圧調整器、ＦＥＴ、及び、ＰＣＩ間ブリッジのイネーブル信号を発生することも可能である。さらに、バス・ブリッジを開くのと同時に、プルアップ電圧を供給する必要がない。例えば、バス・アーキテクチャの要求に応じて、バス・ブリッジを閉じる時に、プルアップ電圧を供給し、バス・ブリッジを開く時に、プルアップ電圧の供給を停止することが可能である。
【００４０】
本発明の解説は、プルアップ抵抗器５１０に関連して行われた。電流の流れが制限され、信号線５０２に適切なバイアス電圧が印加される限りにおいて、プルアップ抵抗器５１０の代わりに、トランジスタのような他のコンポーネントまたはコンポーネントの組合せを利用して、プルアップ回路を形成することも可能である。オプションにより、プルアップ回路にトランジスタが利用される場合、トランジスタをオンまたはオフにして、選択的にプルアップ電圧を加えることが可能である。このオプションを利用する場合、電圧調整器は、ＥＮＡＢＬＥ＃入力による制御が可能である必要はない。
【００４１】
本発明のバス・インターフェイス制御装置及び他の態様は、ハードウェアで実施するのが望ましい。例えば、バス・インターフェイス制御装置は、単一集積回路によって、または、集積回路及び／またはディスクリート回路の組み合わせによって実施可能である。バス・インターフェイス制御装置の全てまたは部分は、組み合わせ論理回路、特定用途向け集積回路（ＡＳＩＣ）、または、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）として実施することが可能である。
【００４２】
あるいはまた、本発明のバス・インターフェイス制御装置及び他の態様は、メモリに記憶して、別のシステムに組み込まれたマイクロプロセッサである制御プロセッサ、または、パーソナル・コンピュータのようなコンピュータの動作を制御することが可能な、ソフトウェアまたはファームウェアによって実施することも可能である。メモリは、必要というわけではないが、制御プロセッサまたはマイクロプロセッサを含む集積回路の一部をなすことが可能である。ソフトウェアまたはファームウェアは、ＣＤ−ＲＯＭ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＷ、ＺＩＰディスク、ハードディスク、または、フロッピ・ディスクのような取り外し可能コンピュータ可読媒体または固定コンピュータ可読媒体に記憶することが可能である。さらに、このソフトウェアまたはファームウェアは、コンピュータまたは電話ネットワークのような無線または有線通信リンクによって伝送可能である。
【００４３】
本明細書において用いられる用語及び表現は、制限のための用語としてではなく、解説用語として用いられている。従って、これらの用語及び表現の利用には、図示または解説された特徴またはその一部の同等物を除外する意図はない。当業者には、上述の実施態様に基づく本発明のさらなる特徴及び利点が明らかになるであろうし、また、本発明の請求範囲内において、他の変形実施態様が可能であることも明らかになるであろう。従って、本発明は、付属の請求項による指示がある場合を除いて、詳細に示され、解説された内容によって制限を受けることはない。本明細書において引用された全ての刊行物及び参考文献は、明らかに、参考までに、本明細書においてそっくりそのまま援用されている。
【図面の簡単な説明】
【００４４】
【図１】本発明の態様を実施することが可能な、典型的なブレード・システムの斜視図である。
【図２】図１のブレード・システムのブロック図である。
【図３】図１及び図２の（基板）の従来のバス・インターフェイス制御部分に関する単純化された概略配線図である。
【図４】本発明の実施態様の１つによる典型的なブレード（基板）のブロック図である。
【図５】図４のバス・インターフェイス制御装置の実施態様の１つに関する単純化された概略配線図である。
【図６】図４のバス・インターフェイス制御装置のもう１つの実施態様に関する単純化された概略配線図である。
【図７】本発明の実施態様の動作を例示した典型的なフローチャートである。
【符号の説明】
【００４５】
４００：デュアル・モード基板
４０２：ｃＰＣＩコネクタ
４０４：機能コンポーネント
４０６：ローカルＰＣＩバス
４１８：バス・インターフェイス制御装置
５０４：ＰＣＩ間ブリッジ
５１０ａ、５１０ｂ、５１０ｃ：プルアップ抵抗器
５１４：電圧調整器
【図１】
2005122741.tif 000003
【図２】
2005122741.tif 000004
【図３】
2005122741.tif 000005
【図４】
2005122741.tif 000006
【図５】
2005122741.tif 000007
【図６】
2005122741.tif 000008
【図７】
2005122741.tif 000009