(57)【要約】【課題】  本発明は、ＤＡコンバータに関し、調整作業を省略して簡易な構成により高精度の出力電圧を得ることができるようにする。【解決手段】  本発明は、入力データのビットに対応した電圧発生手段で発生する電圧が、該ビットよりも下位の全てのビットに対応した電圧発生手段で発生可能な電圧に微小電圧を加算した電圧値以下になるように設定し、入力データによる目標電圧と該目標電圧に対する実際の出力電圧との誤差を、入力データの下位のビットに対応した電圧発生手段を用いて補正するようにする。【選択図】        図１
2005094302.tif 000002
【特許請求の範囲】
【請求項１】
目標電圧を表す入力データをアナログの電圧に変換するＤＡコンバータであって、
前記入力データの各ビットに対応して設けられ、前記入力データの上位ビットに対応して最も大きな電圧を発生すると共に下位ビットにかけて順次低い電圧を発生する複数の電圧発生手段と、
前記各電圧発生手段の出力電圧を加算する加算手段と、
前記入力データと実際の出力電圧との対応に関する情報を記憶した記憶手段と、
前記入力データ及び前記記憶手段に記憶された情報に基づいて、前記電圧発生手段を選択する制御手段とを備え、
前記各ビットとも、当該ビットに対応した電圧発生手段で発生する電圧が、該ビットよりも下位の全てのビットに対応した電圧発生手段で発生可能な電圧に微小電圧を加算した電圧値以下になるように設定され、
前記入力データによる目標電圧と該目標電圧に対する実際の出力電圧との誤差を、前記入力データの下位のビットに対応した電圧発生手段を用いて補正するようにしたことを特徴とするＤＡコンバータ。
【請求項２】
前記記憶手段に記憶された情報は、
前記入力データによる目標電圧と実際の出力電圧との誤差を表す誤差情報であり、
前記制御手段は、
前記入力データに対応した実際の出力電圧の誤差情報を前記記憶手段から読み出し、該読み出された誤差情報に基づいて、前記目標電圧と前記実際の出力電圧との誤差を、前記入力データの下位のビットに対応した電圧発生手段を用いて補正する
ことを特徴とする請求項１に記載のＤＡコンバータ。
【請求項３】
前記各電圧発生手段は、
各ビットとも夫々の精度によりその出力電圧が夫々最大電圧値及び最小電圧値の範囲内でばらつくことにより、各ビットとも、当該ビットに対応した電圧発生手段で発生する最大電圧値が、該ビットよりも下位の全てのビットに対応した電圧発生手段がそれぞれ最小値側に最大の誤差を有している場合の該下位ビットの合計の発生電圧値に最小分解能である微小電圧値を加算した電圧値以下になるように設定する
ことを特徴とする請求項１に記載のＤＡコンバータ。
【請求項４】
前記記憶手段に記憶された前記入力データと実際の出力電圧との対応に関する情報は、
前記入力データによる目標電圧に対応した実際の出力電圧の誤差を下位ビットに対応した電圧発生手段を用いて補正するように選択される該電圧発生手段と、前記入力データとの対応を示す情報である
ことを特徴とする請求項１に記載のＤＡコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＡコンバータに関し、例えば半導体試験装置に適用することができる。本発明は、入力データによる目標電圧と該目標電圧に対する実際の出力電圧との誤差を、下位のビットに対応した電圧発生手段を用いて補正するようにしたことにより、調整作業を省略して簡易な構成により高精度の出力電圧を得ることができる。
【背景技術】
【０００２】
従来、例えば半導体製造工程においては、半導体試験装置により種々の特性を測定して出荷するようになされており、この半導体試験装置に設けられる測定ユニットの１つにＤＡ（ディジタルアナログ）コンバータによる電圧発生回路が設けられるようになされている。
【０００３】
このようなＤＡコンバータにおいては、例えば加算回路構成の演算増幅回路により構成され、この加算回路に係る入力抵抗の切り換えにより出力電圧を切り換えるようになされている。すなわちこの種のＤＡコンバータにおいては、所定の基準電圧に一端を接続してなる複数の入力抵抗がそれぞれスイッチ回路を介して演算増幅回路の反転入力端に接続され、上位のコントローラから出力される入力データに応じてこれら複数のスイッチ回路をオンオフ制御することにより、入力データにより指示された出力電圧を出力するようになされている。
【０００４】
このようにして構成される演算増幅回路構成のＤＡコンバータにおいては、帰還抵抗と入力抵抗との比により出力電圧が決まり、これによりこれら抵抗における抵抗値のばらつきが出力電圧のばらつきとなり、入力データの上位ビット側に対応する入力抵抗程、ばらつきの小さな高い精度が必要となる。即ち例えば入力ビット数が１６ビットのＤＡコンバータの場合に、微分非直線性誤差を±１ＬＳＢ（ＬＳＢは最小ビット）以内にするためには、ＭＳＢ（最上位ビット）に対応する出力電圧と、それ以外のビットに対応する出力電圧を全て加算した電圧値との間の相対誤差は０．００３〔％〕以内に収めなければならない。因みに、微分非直線性誤差とは、ＤＡＣに入力されるコード（入力データ）を、ある値から１ビット分遷移させた時に生ずる実際の出力電圧の変化分から、１ビット相当の定格電圧値を差し引いたものを、１ビット相当の定格電圧値の単位で表した値で、一般的に、ＭＳＢを除く全ビットが立った状態からＭＳＢだけが立った状態に遷移する時に最も大きな誤差になる。微分非直線性が上記の値以内であれば、あるコードから１ビット上のコードに遷移した時の出力電圧の変化は、０〜２ＬＳＢの範囲内に収まるから、単調増加性が確保されることになる。因みに単調増加性とは全ての入力コードにおいて、あるコードから其れより１ビット上のコードに遷移した時に出力電圧が低下することなく単調に増加することを意味する。以上の説明から分かるように、ＭＳＢに使用される抵抗と、それ以外のビットに使用される抵抗との間における抵抗値間の相対誤差も、上記の値以内に収める必要がある。また、ＭＳＢより１つ下のビットの抵抗または其れ以下の抵抗についても、ビットが下位になるほど要求される誤差は緩和されるが、上位数ビットでは依然として厳しい値である。これに対して一般に高精密抵抗にあっては、通常その誤差は０．１〔％〕程度で、超高精密抵抗と称されるものでも０．０１〔％〕程度である。また複数の抵抗を１つのパッケージに収容し、それらの抵抗値間の相対誤差が小さくなるようにしたいわゆる複合抵抗と称されるものもあるが、この場合でも相対誤差はほぼ同程度である。
【０００５】
これにより半導体試験装置に適用されるＤＡコンバータにおいては、上位ビット側の入力抵抗を微調整して出力電圧の誤差を調整するようになされていた。またこのような入力抵抗の微調整に代えて、別途、補正用のＤＡコンバータにより補正用電圧を生成し、この補正用電圧によりＤＡコンバータの出力電圧を補正するようになされていた。
【０００６】
また実開平７−１６４３６号公報には、複数のＤＡコンバータの入力段にそれぞれ加算器を設け、入力データと所定のオフセット値とを加算した結果を各ＤＡコンバータに出力することにより、リニヤリティ誤差を少なくする方法が提案されるようになされている。
【０００７】
しかしながらこれらの方法により出力電圧の誤差を小さくする場合にあっては、構成が煩雑になり、さらには調整作業が煩雑になる問題がある。
【特許文献１】実開平７−１６４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は以上の点を考慮してなされたもので、調整作業を省略して簡易な構成により高精度の出力電圧を得ることができるＤＡコンバータを提案しようとするものである。
【課題を解決するための手段】
【０００９】
係る課題を解決するため請求項１の発明においては、目標電圧を表す入力データをアナログの電圧に変換するＤＡコンバータであって、入力データの各ビットに対応して設けられ、入力データの上位ビットに対応して最も大きな電圧を発生すると共に下位ビットにかけて順次低い電圧を発生する複数の電圧発生手段と、各電圧発生手段の出力電圧を加算する加算手段と、入力データと実際の出力電圧との対応に関する情報を記憶した記憶手段と、入力データ及び記憶手段に記憶された情報に基づいて、電圧発生手段を選択する制御手段とを備え、各ビットとも、当該ビットに対応した電圧発生手段で発生する電圧が、該ビットよりも下位の全てのビットに対応した電圧発生手段で発生可能な電圧に微小電圧を加算した電圧値以下になるように設定され、入力データによる目標電圧と該目標電圧に対する実際の出力電圧との誤差を、入力データの下位のビットに対応した電圧発生手段を用いて補正するようにする。
【００１０】
また請求項２の発明においては、請求項１の構成において、記憶手段に記憶された情報は、入力データによる目標電圧と実際の出力電圧との誤差を表す誤差情報であり、制御手段は、入力データに対応した実際の出力電圧の誤差情報を記憶手段から読み出し、該読み出された誤差情報に基づいて、目標電圧と実際の出力電圧との誤差を、入力データの下位のビットに対応した電圧発生手段を用いて補正するようにする。
【００１１】
また請求項３の発明においては、請求項１の構成において、各電圧発生手段は、各ビットとも夫々の精度によりその出力電圧が夫々最大電圧値及び最小電圧値の範囲内でばらつくことにより、各ビットとも、当該ビットに対応した電圧発生手段で発生する最大電圧値が、該ビットよりも下位の全てのビットに対応した電圧発生手段がそれぞれ最小値側に最大の誤差を有している場合の該下位ビットの合計の発生電圧値に最小分解能である微小電圧値を加算した電圧値以下になるように設定するようにする。
【００１２】
また請求項４の発明においては、請求項１の構成において、記憶手段に記憶された入力データと実際の出力電圧との対応に関する情報は、入力データによる目標電圧に対応した実際の出力電圧の誤差を下位ビットに対応した電圧発生手段を用いて補正するように選択される該電圧発生手段と、入力データとの対応を示す情報であるようにする。
【００１３】
請求項１の構成によれば、入力データの上位ビットに対応して最も大きな電圧を発生すると共に、下位ビットにかけて順次低い電圧値を発生する複数の電圧発生手段のなかから入力データに応じた電圧発生手段を選択するにつき、入力データによる目標電圧と該目標電圧に対する実際の出力電圧との誤差を、入力データの下位のビットに対応した電圧発生手段を用いて補正するようにしたことにより、調整作業を省略して簡易な構成により一段と高精度の出力電圧を得ることができる。
【００１４】
また請求項２の構成によれば、実際の出力電圧値の目標電圧に対する誤差を記憶手段に記憶しておき、この誤差を下位ビットに対応した電圧発生手段を選択することにより補正するようにしたことにより、調整作業を省略して簡易な構成により高精度の出力電圧を得ることができる。
【００１５】
また請求項３の構成によれば、入力データの特定ビットに対応した電圧発生手段の発生電圧が、該ビットよりも下位の全てのビットに対応した電圧発生手段がそれぞれ最小電圧値側に最大の誤差を有している場合の該下位ビットの合計の発生電圧に基づいて設定するようにしたことにより、上位ビットの誤差分を下位ビットにより補正するにつき、出力電圧の単調増加性を確保することができる。
【００１６】
また請求項４の構成によれば、入力データとこれに対応して選択すべき電圧発生手段との関係を予め記憶手段に記憶するようにしたことにより、入力データに対応した出力電圧を簡単かつ高精度で得ることができる。
【発明の効果】
【００１７】
本発明によれば、入力データによる目標電圧と該目標電圧に対する実際の出力電圧との誤差を、下位のビットに対応した電圧発生手段を用いて補正するようにしたことにより、調整作業を省略して簡易な構成により高精度の出力電圧を得ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００１９】
図２は、本発明の実施例に係るＤＡコンバータを示すブロック図である。なおこの実施例においては、説明を簡単にするため８ビットのＤＡコンバータについて例示するが、実際には１２ビット程度以上の高分解能のＤＡコンバータに本発明を適用して好適である。このＤＡコンバータ１は、例えば半導体試験装置の測定ユニットに設けられ、上位のコントローラから出力される目標出力電圧を指示する８ビットの入力データＶsetにより対応する出力電圧Ｖoutを出力する。このＤＡコンバータ１に係る半導体試験装置では、例えばこの出力電圧Ｖoutを測定対象に印加してこの測定対象の特性を評価するようになされている。
【００２０】
このＤＡコンバータ１においては、加算回路構成による演算増幅回路４により出力電圧Ｖoutを出力する。すなわちこのＤＡコンバータ１において、基準電源２は、精度の高い一定電圧の基準電圧−Ｖrefを生成して出力する。入力抵抗Ｒ１〜Ｒ８は、それぞれ入力データＶsetの各ビットに対応する入力抵抗であり、一端が基準電源２に接続され、他端がそれぞれスイッチ回路ＳＷ１〜ＳＷ８に接続される。スイッチ回路ＳＷ１〜ＳＷ８は、例えば電界効果型トランジスタにより構成され、入力データＶsetに応じた制御回路３の制御によりオンオフ動作してそれぞれ対応する入力抵抗Ｒ１〜Ｒ８を演算増幅回路４の反転入力端に接続する。演算増幅回路４においては、これらスイッチ回路ＳＷ１〜ＳＷ８が反転入力端に接続され、また出力端と反転入力端との間に帰還抵抗Ｒｆｂが設けられ、非反転入力端が接地されるようになされている。
【００２１】
これらにより演算増幅回路４においては、次式により示すように、反転入力端に接続される入力抵抗Ｒ１〜Ｒ８による抵抗値Ｒiと帰還抵抗Ｒfbとの比により基準電圧−Ｖrefに対応する出力電圧Ｖoutを出力するようになされ、制御回路３によるスイッチ回路ＳＷ１〜ＳＷ８のオンオフ制御により出力電圧Ｖoutを切り換えるようになされている。
【００２２】
【数１】
2005094302.tif 000003
このようにして構成されるＤＡコンバータ１において、入力抵抗Ｒ１〜Ｒ８においては、入力抵抗Ｒ１が入力データＶsetの最下位ビットに割り当てられ、入力抵抗Ｒ８側が上位ビット側に割り当てられる。これによりこれら入力抵抗Ｒ１〜Ｒ８は、入力抵抗Ｒ１の抵抗値が最も大きくなるように設定され、この入力抵抗Ｒ１から入力抵抗Ｒ８側の抵抗にあっては、順次、抵抗値が概ね１／２に設定されるようになされている。
【００２３】
このような入力抵抗Ｒ１〜Ｒ８においては、演算増幅回路４に接続された際に出力される出力電圧Ｖoutが、対応する入力データによる目標出力電圧より低くなるように夫々の抵抗値が決定される。このＤＡコンバータ１では、各入力抵抗Ｒ２〜Ｒ８の下位側の入力抵抗のセレクトにより、この目標出力電圧より低くなった出力電圧Ｖoutを補正する。またこの補正を、実際に測定した出力電圧Ｖoutを基準にして実行し、これにより入力抵抗に要求される抵抗値の精度を低減し、調整作業を省略して簡易な構成により高精度の出力電圧Ｖoutを出力する。
【００２４】
また上記各入力抵抗Ｒ１〜Ｒ８の抵抗値は、抵抗値の誤差によって生ずる各ビット毎の出力電圧のばらつきを考慮して、上記出力電圧Ｖoutの補正によって単調増加性が保証されるように決定される。
【００２５】
具体的に、入力抵抗の精度によりこの特定ビットの入力抵抗による出力電圧が最大電圧及び最小電圧の範囲でばらつく場合に、この最大電圧より微小電圧Ｖｓを減算した電圧値が、この特定ビットより下位ビットの全ての入力抵抗が最小電圧側に最大にばらついて得られる出力電圧（いわゆるワーストケースによる出力電圧）以下になるように設定する。ここでこの微小電圧Ｖsは、最小分解能の電圧であり、最下位ビットの入力抵抗Ｒ１による出力電圧の出力目標値（論理値）である。
【００２６】
すなわち各ビットに対応した各入力抵抗Ｒ１〜Ｒ８の値は、最下位ビット（ＬＳＢ）から順次以下のようにして設定される。なお以下において、プラス側に最大の誤差を持っている場合の出力電圧値をそのビットの最大電圧値とし、これとは逆にマイナス側に最大の誤差を持っている場合の出力電圧値をそのビットの最小電圧値と呼ぶ。
【００２７】
まず最下位ビット（以下これをビット１と呼ぶ）において、最大電圧値をＶ1(MAX)、最小電圧値をＶ1(MIN)としたとき、次式、
【００２８】
【数２】
2005094302.tif 000004
となるようにビット１の出力電圧値Ｖ1を定める。この場合、ビット１に対応した抵抗Ｒ１の抵抗値がマイナス側に最大の誤差を持っていたとした場合の抵抗値（以下これを最小抵抗値と呼ぶ）をＲ1(MIN)とすると、次式、
【００２９】
【数３】
2005094302.tif 000005
を満足するように抵抗Ｒ１の最小抵抗値Ｒ1(MIN)を定める。但し、Ｖ1(MAX)は抵抗Ｒ１の抵抗値が最小抵抗値Ｒ1(MIN)のときのビット１の出力電圧値である。これにより（２）式の関係が満足される。
【００３０】
またビット１に対応する抵抗Ｒ１の定格値をＲ1、プラス側に最大の誤差を持っていたとした場合の抵抗値（以下これを最大抵抗値と呼ぶ）をＲ1(MAX)、最大誤差を±ΔＲ1とすると、次式、
【００３１】
【数４】
2005094302.tif 000006
【００３２】
【数５】
2005094302.tif 000007
となる。
【００３３】
次に、ビット１の１つ上位側のビット（以下これをビット２と呼ぶ）において、最大電圧値をＶ2(MAX)としたとき、次式、
【００３４】
【数６】
2005094302.tif 000008
を満足するようにビット２の出力電圧値Ｖ2を定める。この場合、ビット２に対応する抵抗Ｒ２の最小抵抗値をＲ2(MIN)とすると、次式、
【００３５】
【数７】
2005094302.tif 000009
を満足するようにビット２に対応する抵抗Ｒ２の抵抗値を定める。これにより（６）式の関係が満足される。
【００３６】
またビットｉにおいて、これより下位のビットの出力電圧値が全て最小電圧であるとし、これらが全て選択された場合に出力される電圧値を、ΣＶi-1(MIN)とすると、次式、
【００３７】
【数８】
2005094302.tif 000010
を満足するようにｉ番目のビットの出力電圧Ｖiを定める。この場合ビットｉにおいて、次式、
【００３８】
【数９】
2005094302.tif 000011
を満足するように抵抗Ｒiの最小抵抗値Ｒi(MIN)を定める。これにより（８）式の関係が満足される。
【００３９】
なおビットｉの定格出力電圧Ｖi(NOM)は、誤差電圧の最大値をＶeiとすると、次式、
【００４０】
【数１０】
2005094302.tif 000012
によって表すことができる。
【００４１】
これらによりこのＤＡコンバータ１では、調整作業を省略して簡易な構成により高精度の出力電圧Ｖoutを出力して、単調増加性を確保し、さらには所望する分解能を確保できるようになされている。
【００４２】
すなわちこのように入力抵抗Ｒ１〜Ｒ８を設定すると、ビット１（最下位ビット）において、出力電圧の最大誤差をＶe1、ビット１の定格出力電圧（設計中心値）をＶ1(NOM)とすると、ビット１の最大電圧Ｖ1(MAX)について、次式、
【００４３】
【数１１】
2005094302.tif 000013
の関係が成り立つ。
【００４４】
またビット１の最小電圧Ｖ1(MIN)については、次式、
【００４５】
【数１２】
2005094302.tif 000014
の関係が成り立つ。
【００４６】
次にビット２において、最大電圧をＶ2(MAX)、最小電圧をＶ2(MIN)とすると、次式、
【００４７】
【数１３】
2005094302.tif 000015
となることにより、（６）式、（１１）式及び（１２）式より、次式、
【００４８】
【数１４】
2005094302.tif 000016
となり、さらに（１３）式より、次式、
【００４９】
【数１５】
2005094302.tif 000017
となる。従ってビット２及びビット１が最小値でありこれらが全て選択された場合の出力電圧ΣＶ2(MIN)は、次式、
【００５０】
【数１６】
2005094302.tif 000018
によって表される。
【００５１】
さらにビット３について、最大電圧をＶ3(MAX)、最小電圧をＶ3(MIN)とすると、次式、
【００５２】
【数１７】
2005094302.tif 000019
となることより、同様にして次式、
【００５３】
【数１８】
2005094302.tif 000020
となる。従ってビット３、ビット２及びビット１が最小値でありこれらが全て選択された場合の出力電圧ΣＶ3(MIN)は、次式、
【００５４】
【数１９】
2005094302.tif 000021
によって表される。
【００５５】
以下、同様にして順次上位ビットについて求めると、最上位ビット（ビットｍ）の最大値Ｖm(MAX)は、次式、
【００５６】
【数２０】
2005094302.tif 000022
となり、また最小値Ｖm(MIN)は、次式、
【００５７】
【数２１】
2005094302.tif 000023
となる。
【００５８】
かくして最上位ビット（ビットｍ）を含めて全てのビットが最小値でありこれらが全て選択された場合の出力電圧ΣＶm(MIN)は、次式、
【００５９】
【数２２】
2005094302.tif 000024
によって表される。
【００６０】
ここでビット数がｍであるＤＡコンバータの最大出力電圧（理論値）ΣＶmは、最小分解能に相当する電圧の理論値ＶLSBを用いて、次式、
【００６１】
【数２３】
2005094302.tif 000025
によって表されることにより、この最大出力電圧ΣＶmと、全てのビットが最小値でありこれらが全て選択された場合（ワーストケース）の出力電圧ΣＶm(MIN)との差ΔＶDACは、（２２）式及び（２３）式より、次式、
【００６２】
【数２４】
2005094302.tif 000026
となる。
【００６３】
ここで微小電圧Ｖsを、Ｖs＝ＶLSBとなるように選んだ場合は、ΔＶDACは、次式、
【００６４】
【数２５】
2005094302.tif 000027
となる。
【００６５】
このように本実施例のＤＡコンバータ１において、全てのビットが選択された際の最大出力電圧は、各ビットで生ずる誤差電圧によって、（２３）式で示した論理値ΣＶmよりも（２５）式で表される電圧ΔＶDACだけ少なくなる。しかしながらその電圧ΔＶDACは、大きな係数が掛かる下位ビットの誤差電圧においてその絶対値が小さいことにより、ＤＡコンバータ１の出力電圧全体としては僅かな値としかならない。従ってＤＡコンバータ１において、各ビットに対応する抵抗Ｒ１〜Ｒ８として比較的誤差が大きなもの（例えば０．１％程度の誤差）を用いても、最大出力電圧の僅かな低下が生じるだけとなる。
【００６６】
また微小電圧Ｖsを最小分解能に相当する電圧の理論値ＶLSBより僅かに大きくすることにより、微分非直線性誤差（単調増加性誤差）の僅かな劣化を伴うのみで最大出力電圧の低下を補うことができる。
【００６７】
しかしてこれら出力電圧Ｖoutの出力に係る加算回路構成の演算増幅回路においては、入力データの各ビットに対応する複数の電圧発生手段として、基準電圧−Ｖrefと共に入力抵抗Ｒ１〜Ｒ８が入力データの各ビットに対応して設けられていて、これら複数の電圧発生手段による出力を演算増幅回路４、帰還抵抗Ｒfbによって加算して出力する加算手段とを構成するようになされている。またスイッチ回路ＳＷ１〜ＳＷ８は、入力データに応じてこれら複数の電圧発生手段による電圧を加算手段に供給するスイッチ回路を構成するようになされている。
【００６８】
記憶回路５は、不揮発性のメモリ素子ＮＶＲＡＭ（nonvolatile Random Access Memory）などで構成され、入力データＶsetと実際の出力電圧Ｖoutとの対応が記録される。このＤＡコンバータ１では、この対応として、スイッチ回路ＳＷ１〜ＳＷ８の中の特定の１つだけをオン状態に設定した時に得られる実際の出力電圧Ｖoutを目標出力電圧から差し引いた電圧が、そのビットに対応する誤差データとしてビット毎に記憶されるようになされている。なおこの記憶回路５の記録においては、このＤＡコンバータ１の最終調整において、実際に出力電圧Ｖoutを測定して記録される。
【００６９】
制御回路３は、コンピュータにより構成され、所定のプログラムの実行により、記憶回路５に記憶されている各抵抗Ｒ１〜Ｒ８がセレクトされた時に得られる実際の出力電圧値を基準にして、Ｖsetとして入力された目標出力電圧を出力するように制御信号Ｇ１〜Ｇ８によりスイッチ回路ＳＷ１〜ＳＷ８をオンオフ制御する。
【００７０】
この制御において、制御回路３は、目標電圧を表す８ビットの入力データＶsetの各ビットのうち、「１」が立てられたビットに対応する入力抵抗による校正値を記憶回路５から読み出して入力データＶsetに加算することにより、さらにこの加算した入力データにより同様の処理を繰り返すことにより、入力データＶsetの論理設定のままでスイッチ回路ＳＷ１〜ＳＷ８をオンオフ制御した場合に不足する出力電圧を補うように入力データを補正し、この補正した入力データによりスイッチ回路ＳＷ１〜ＳＷ８をオンオフ制御する。また不足する電圧がこのＤＡコンバータ１で許容される一定の範囲以下となるまで、この入力データの補正に係る処理を繰り返し、これにより元の入力データＶsetによる目標電圧に対して一定精度を確保してなる出力電圧Ｖoutを出力する。
【００７１】
図１はこのような制御回路３のスイッチ回路ＳＷ１〜ＳＷ８の制御に係る処理手順を示すフローチャートである。制御回路３は、上位のコントローラからの入力データＶsetの入力により電圧の出力が指示されると、この処理手順を開始し、ステップＳＰ１からステップＳＰ２に移り、入力データを補正する処理の処理回数を示すカウンタの値Ｎを値０にクリアする。
【００７２】
続いて制御回路３は、ステップＳＰ３において、目標電圧値を表す入力データＶset（以下これを目標電圧値Ｒと呼ぶ）をＤＡＣ設定データＤとして読み込む。
【００７３】
続いて制御回路３は、ステップＳＰ４に移り、ＤＡＣ設定データＤのうち、「１」が立てられている夫々のビットに対応する校正値（出力電圧の誤差値）を記憶回路５から読み出して加算する。この値をＣとする。ここで、ＣはＤＡＣ設定データＤによってＳＷ１〜ＳＷ８をオンオフ制御した時に不足する電圧値に相当する。
【００７４】
続いて制御回路３は、ステップＳＰ５に移り、前記目標電圧値Ｒと、ＤＡＣ設定データＤからステップＳＰ５で求めた校正値Ｃを差し引いて得た値との差、即ち、目標電圧値Ｒを出力するのに必要な補正電圧値Ｓを求める。
【００７５】
続いて制御回路３は、ステップＳＰ６に移り、上記補正電圧値Ｓが一定値以下（この実施例では、Ｖ1／２）であるか否か判断し、ここで否定結果が得られるとステップＳＰ８に移り、ＤＡＣ設定データＤを、其れまでのＤＡＣ設定データＤに上記補正値Ｓを加算したものに入れ替える。さらに続くステップＳＰ９に移り、カウンタの値をインクリメントする。また続くステップＳＰ１０において、カウンタの値Ｎより入力データの補正に係る処理が所定回数となったか否か判断し、ここで否定結果が得られると、制御回路３は、ステップＳＰ４に戻り、変更されたＤＡＣ設定データＤに基づき、新たな校正値Ｃの読み出しが行われ、続いてステップＳＰ５以下上記の処理が実行されてＤＡＣ設定データＤの補正処理が続行される。
【００７６】
また、ステップＳＰ１０において肯定結果が得られると、この場合何らかの異常が考えられることにより、ステップＳＰ１１においてアラームを送出し、ステップＳＰ１２に移り処理を終了する。なお、ステップＳＰ１０におけるＮの数（この実施例では３）は、ＤＡＣに使用する入力抵抗の許容誤差と、ＤＡＣのビット数によって定まる、ワーストケースにおいて必要となる演算処理回数である。
【００７７】
また、制御回路３は、ステップＳＰ６において肯定結果が得られるとステップＳＰ７に移り、その時点で得られているＤＡＣ設定データＤを校正済み設定値としてＤＡＣに送出し、このデータによりスイッチ回路ＳＷ１〜ＳＷ８をオンオフ制御した後、ステップＳＰ１２に移ってこの処理手順を終了する。
【００７８】
このようにして記憶回路５に記録した入力データと実際の出力電圧Ｖoutとの対応関係により入力データを補正して所望する精度により出力電圧を出力するにつき、このＤＡコンバータ１においては、各入力抵抗Ｒ１〜Ｒ８に係る実際の出力電圧Ｖoutを目標電圧から減算した誤差電圧を、目標電圧に設定してなる入力データの値によりこの対応関係を記録したことにより、これら図１に示す処理手順のように、実際の電圧の補正に供する演算処理においては、入力データに対応する８ビットによる演算処理により実行することができ、その分、処理を簡略化することができる。また記憶回路５においては、小さな容量によりこれら対応関係を記録することができる。
【００７９】
また入力データを補正して不足する電圧による入力データの値を繰り返し検出することにより、入力データを補正する際に桁上がり等があった場合でも、この桁上がりに対応して適切に入力データを補正して目標電圧により出力電圧を出力することができる。
【００８０】
以上の構成によれば、入力データの目標電圧と該目標電圧に対する実際の出力電圧との誤差を、入力データの下位のビットに対応した電圧発生手段により補正するようにしたことにより、調整作業を省略して簡易な構成により高精度の出力電圧を得ることができる。
【実施例２】
【００８１】
なお上述の実施例においては、目標電圧に対する各入力抵抗Ｒ１〜Ｒ８による実際の出力電圧の誤差を校正値として記憶回路５に記憶しておく場合について述べたが、本発明はこれに限らず、各入力抵抗Ｒ１〜Ｒ８による実際の出力電圧を記憶しておくようにしてもよい。この場合、制御回路３は入力データＶsetによる目標電圧と記憶回路５に記憶されている実際の出力電圧との差分を算出した後、この差分を補正する処理を実行するようにすればよい。
【００８２】
また上述の実施例においては、目標電圧に対する各抵抗Ｒ１〜Ｒ８の実際の出力電圧の誤差を記憶回路５に記憶しておき、この実際の出力電圧と目標電圧との差分を下位ビットにより補正する場合について述べたが、本発明はこれに限らず、記憶回路１５に記憶される各電圧発生手段による実際の出力電圧に関する情報として、入力データＶsetにより指定された目標電圧を得るために選択すべき入力抵抗Ｒ１〜Ｒ８を各目標電圧毎にテーブル化しておき、この記憶された情報に基づいて入力抵抗を選択するようにしてもよい。
【００８３】
また上述の実施例においては、８ビットのＤＡコンバータ１に本発明を適用する場合について述べたが、本発明はこれに限らず、１６ビット等他の種々のビット数のＤＡコンバータにおいても本発明を適用することができる。
【００８４】
また上述の実施例においては、半導体試験装置の測定ユニットに用いられるＤＡコンバータに本発明を適用する場合について述べたが、本発明はこれに限らず、他の種々の電子機器に用いられるＤＡコンバータに広く適用することができる。
【産業上の利用可能性】
【００８５】
本発明は、ＤＡコンバータに関し、例えば半導体試験装置の測定ユニットに用いられるＤＡコンバータに適用することができる。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施例１に係るＤＡコンバータの制御回路によるスイッチ回路の制御に係る処理手順を示すフローチャートである。
【図２】図１の処理手順を実現するためのＤＡコンバータを示すブロック図である。
【符号の説明】
【００８７】
１……ＤＡコンバータ、２……基準電源、３……制御回路、４……演算増幅回路、５……記憶回路、Ｒ１〜Ｒ８……入力抵抗、ＳＷ１〜ＳＷ８……スイッチ回路
【図１】
2005094302.tif 000028
【図２】
2005094302.tif 000029