(57)【要約】【課題】エミッタ領域４の底面及び側面がベ−ス領域３で包囲されている半導体装置において低飽和電圧ＶＣＥ（ｓａｔ）および大きい電流容量を実現する半導体装置を提供する。【解決手段】ベース領域３とエミッタ領域４の接合部１３を方形波状にすることにより、エミッタ周辺長の増加を図り、低飽和電圧ＶＣＥ（ｓａｔ）および大きい電流容量を実現するとともに、従来技術と比較して同一特性を得るためのチップ面積を小さくすることが可能となり、低価格化が実現できる。【選択図】図２
2005072119.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内にベ−ス領域とエミッタ領域とコレクタ領域とが設けられ、上記半導体基板の一方の面において上記ベ−ス領域にベ−ス電極が接続され且つ上記エミッタ領域にエミッタ電極が接続され、上記半導体基板の他方の主面に設けられたコレクタ電極に対して上記コレクタ領域が接続され、上記エミッタ領域の底面及び側面が上記ベ−ス領域で包囲されている半導体装置において、平面的に見て、上記ベース領域と上記エミッタ領域の接合部を方形波状とすることを特徴とする半導体装置。
【請求項２】
半導体基板内にベ−ス領域とエミッタ領域とコレクタ領域とが設けられ、上記半導体基板の一方の面において上記ベ−ス領域にベ−ス電極が接続され且つ上記エミッタ領域にエミッタ電極が接続され、上記半導体基板の他方の主面に設けられたコレクタ電極に対して上記コレクタ領域が接続され、上記エミッタ領域の底面及び側面が上記ベ−ス領域で包囲されている半導体装置において、平面的に見て、上記ベース領域と上記エミッタ領域の接合部を三角波状とすることを特徴とする半導体装置。
【請求項３】
半導体基板内にベ−ス領域とエミッタ領域とコレクタ領域とが設けられ、上記半導体基板の一方の面において上記ベ−ス領域にベ−ス電極が接続され且つ上記エミッタ領域にエミッタ電極が接続され、上記半導体基板の他方の主面に設けられたコレクタ電極に対して上記コレクタ領域が接続され、上記エミッタ領域の底面及び側面が上記ベ−ス領域で包囲されている半導体装置において、平面的に見て、上記ベース領域と上記エミッタ領域の接合部を正弦波状とすることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に低飽和電圧（VCE(sat)）および高い電流増幅率ｈＦＥを有する電力用トランジスタに関する。
【背景技術】
【０００２】
電力用トランジスタの低飽和電圧（VCE(sat)）および高い電流容量を図る技術として種々の技術が従来から提案されている。
【０００３】
電力用トランジスタは大きな電流を流せるように、エミッタ−ベース間の接合面積を大きくしている。ベース電流はエミッタ−ベース間の接合面を沿って流れるので、大電流領域では、ベース電流による電圧効果が大きくなり、エミッタのバイアスが有効にかかるのはエミッタ周辺部に集中する。その結果、エミッタ電流はエミッタ周辺に集中する。これを周辺効果という。この周辺効果のため、エミッタ周辺の数μｍの幅の部分だけしかトランジスタ作用に寄与しない。そこで、ベース領域に包囲されるエミッタ領域をメッシュ状またはくし状構造としエミッタ周辺長を長くし、有効に働くエミッタ面積を増やし、低飽和電圧（VCE(sat)）および高い電流容量を図るという技術は一般的に良く知られている。
【０００４】
また、ベース電極およびエミッタ電極を多層配線にする技術も公知である。この技術はベース電極およびエミッタ電極を多層配線とすることで、ベースボンディングパッドおよびエミッタボンディングパッド下部の半導体領域に活性化領域を形成することで活性領域を増し、低飽和電圧（VCE(sat)）および高い電流容量を図るとされている。単層電極の場合は、ベース電極のベースボンディングパッドの下には通常ベース領域を配置し、エミッタ電極のエミッタボンディングパッドの下には通常エミッタ領域を配置するので、ボンディングパッド下部はトランジスタの活性領域として利用することは出来ない。
【０００５】
さらに、特許文献１に記載された技術が知られている。この従来技術は、格子状エミッタ領域を有するトランジスタにおいて、ベース電極パッド下部およびエミッタ電極パッド下部の半導体領域に、それぞれエミッタ領域およびベース領域を形成することで、活性化領域を増やし高い電流増幅率ｈＦＥを図るとされている。
【特許文献１】特開２００２−２６２７３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来技術では、ベース領域とエミッタ領域の接合部の形状について考慮されているものは無い。
【０００７】
本発明は、ベース領域とエミッタ領域の接合部の形状について言及し、従来技術には無い、新しい構造の半導体装置を提供することを目的とする。
【０００８】
本発明の目的を具体的に言えば、低飽和電圧（VCE(sat)）および高い電流容量を図り、かつ低価格化の実現が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため本発明は、半導体基板内にベ−ス領域とエミッタ領域とコレクタ領域とが設けられ、上記半導体基板の一方の面において上記ベ−ス領域にベ−ス電極が接続され且つ上記エミッタ領域にエミッタ電極が接続され、上記半導体基板の他方の主面に設けられたコレクタ電極に対して上記コレクタ領域が接続され、上記エミッタ領域の底面及び側面が上記ベ−ス領域で包囲されている半導体装置において、平面的に見て、上記ベース領域と上記エミッタ領域の接合部を方形波状とするか、あるいは三角波状とするか、あるいは正弦波状としたものである。
【００１０】
本発明の半導体装置は、上記接合部を方形波状とするか、あるいは三角波状とするか、あるいは正弦波状とすることで、エミッタ周辺長を増加させ、低飽和電圧（VCE(sat)）および高い電流容量を実現している。
【発明の効果】
【００１１】
以上説明したように本発明の半導体装置を用いることで、エミッタ周辺長を長くすることが可能となり、低飽和電圧（VCE(sat)）および高い電流容量を実現できる。また、従来技術と比較して同一特性を得るためのチップ面積を小さくすることが可能となり、低価格化が実現できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１３】
（第１の実施の形態）
図１に本発明の第１の実施の形態を適用したメサ型ｎｐｎバイポーラトランジスタの断面図を、図２に上記メサ型ｎｐｎバイポーラトランジスタの平面図を示す。
【００１４】
コレクタ領域１、２、ベース領域３、エミッタ領域４から構成され、ベース領域３、エミッタ領域４の周辺にｐｎ接合が露出するようメサ溝６を設け、その表面がガラス被膜７で覆われている。図５は上記図１、上記図２を製造するための主な工程を説明する工程毎の断面図であり、以下、この図５を参照にして説明する。
【００１５】
まず、比抵抗６０Ωｃｍ、厚さ３０５μｍのｎ型シリコン基板１の片側よりリンを拡散して拡散深さ１８０μｍ、表面濃度２．０×１０20ｃｍ-3のコレクタ領域２を形成する。その後、上記コレクタ領域２と反対側よりボロン、アルミニウムを拡散させて拡散深さ５５μｍ、表面濃度５．０×１０17ｃｍ-3のベース領域３を形成する（図５（ａ））。次いで、選択的にリンを注入し、その後熱処理を行い、深さ１３μｍ、表面濃度４．０×１０19ｃｍ-3のエミッタ領域４を形成する。
【００１６】
図２は、上記エミッタ領域４と上記ベース領域３の接合部１３の平面図である。平面的に見て上記接合部１３は本発明の特徴である方形波状となっている。比較のため上記接合部１３の従来技術の構造を点線の四角で示した。その後、上記ベース領域３とエミッタ拡散領域４の上には二酸化珪素膜５を形成する（図５（ｂ））。
【００１７】
しかるのち、メサ溝形成領域の二酸化珪素膜を除去し、弗酸：硝酸：酢酸＝３：６：２（容量比）の７℃±２℃に冷却された混合液中で、揺動幅８ｃｍ、揺動速度２往復／秒の水平揺動を１３分３０秒処理して、深さ１８５μｍ、幅４００μｍのメサ溝６を形成する（図５（ｃ））。
【００１８】
その後、ｎ型シリコン基板１上にスピンコーティング法（回転遠心塗布法）により、アルミナ：二酸化珪素：酸化鉛からなるガラス粉末（６４重量％）と感光性物質（３６重量％）の混合液を厚み１００±１０μｍに塗布する。その後、露光と現像によりパターン化し電極形成部の上記塗布膜を除去し、メサ溝部のみに塗布膜を残す。しかるのち、まず温度：４００℃、時間：３０分の酸化雰囲気で感光性物質を燃焼することで、上記メサ溝６部にガラス粉末を残す。次いで、酸素、窒素雰囲気中で、９３０℃、１５分間ガラス焼成用の熱処理を行いガラス被膜７を形成する（図５（ｄ））。
【００１９】
最終的には、ｎ型半導体基板にベース電極１０、エミッタ電極１１とコレクタ電極１２を形成する（図５（ｅ））。
【００２０】
しかるのち、メサ溝６中央をダイシングブレード回転数４５０００ｒｐｍ、ダイシング送りスピード５ｍｍ／秒でダイシングして素子分離し、低飽和電圧（VCE(sat)）および高い電流容量を有するトランジスタを得る（図５（ｆ））。
【００２１】
（第２の実施の形態）
図３に本発明の第２の実施の形態を適用したメサ型ｎｐｎバイポーラトランジスタの平面図を示す。
【００２２】
本発明の第２の実施例のメサ型ｎｐｎバイポーラトランジスタは、上記接合部１３の形状を除き、基本的には上記第１の実施の形態と同一構造であり、製造方法も同一であるため、上記接合部１３の形状のみ説明する。上記第１の実施の形態と異なり、上記接合部１３は平面的に見て、本発明の特徴である三角波状となっている。比較のため上記接合部１３の従来技術の構造を点線の四角で示した。
【００２３】
（第３の実施の形態）
図４に本発明の第３の実施の形態を適用したメサ型ｎｐｎバイポーラトランジスタの平面図を示す。
【００２４】
本発明の第３の実施の形態のメサ型ｎｐｎバイポーラトランジスタは、上記接合部１３の形状を除き、基本的には上記第１、上記第２の実施の形態と同一構造であり、製造方法も同一のため、上記接合部１３の形状のみ説明する。上記第１、上記第２の実施の形態と異なり、平面的に見て上記接合部１３は、本発明の特徴である正弦波状となっている。比較のため上記接合部１３の従来技術の構造を点線の四角で示した。
【００２５】
次に、本発明の特徴である、上記エミッタ領域４と上記ベース領域３の接合部１３を、平面的に見て上記方形波状、上記三角波状、上記正弦波状にすることがメサ型ｎｐｎバイポーラトランジスタの性能に及ぼす動作について述べる。
【００２６】
従来技術では上記エミッタ領域４と上記ベース領域３の接合部１３はコーナー部を除いて直線状に形成される。上記第１の実施の形態の上記接合部１３は、平面的に見て中心線を対称として（この場合中心性は従来技術の接合面と一致する）、凸形状と凹形状の繰返しとなっている。振幅幅は中心線を０μｍとした場合２.５μｍ、一周期は１０μｍとした。上記中心線は従来技術の接合面と一致するので、上記第１の実施の形態のメサ型ｎｐｎバイポーラトランジスタのエミッタ周辺長は、従来技術と比較すると２倍となる。
【００２７】
同様に上記第２の実施の形態の上記接合部１３は、平面的に見て中心線を対称として上方向に凸な三角形状と、下方向に凸な三角形状の繰返しとなっており、振幅幅は中心線を０μｍとした場合２.５μｍ、一周期は１０μｍとした。上記同様、中心線は従来技術の接合面と一致するので、上記第１の実施の形態のメサ型ｎｐｎバイポーラトランジスタのエミッタ周辺長は、従来技術と比較すると１．４１倍となる。
【００２８】
同様に上記第３の実施の形態の上記接合部１３は、平面的に見て中心線を対称として上方向に凸な半円形状と、下方向に凸な半円形状の繰返しとなっており、振幅幅は中心線を０μｍとした場合２.５μｍ、一周期は１０μｍとした。上記同様、中心線は従来技術の接合面と一致するので、上記第１の実施の形態のメサ型ｎｐｎバイポーラトランジスタのエミッタ周辺長は、従来技術と比較すると１．５７倍となる。
【００２９】
図６は飽和電圧（ＶＣＥ（ｓａｔ））−コレクタ電流（ＩＣ）特性を示したものである。図中の（ａ）は上記第１の実施の形態を適用した場合の特性  （ｂ）は上記第２の実施の形態を適用した場合の特性  （ｃ）は上記第３の実施の形態を適用した場合の特性を示しており、上記第１，第２，第３の実施の形態のいずれを適用した場合も、従来例より飽和電圧ＶＣＥ（ｓａｔ）が低くなっていることがわかる。コレクタ電流ＩＣ＝１５Ａ，ベース電流ＩＢ＝４．２５Ａとした場合の飽和電圧ＶＣＥ（ｓａｔ）は従来技術を用いた場合１２９９ｍＶであるのに対し、上記第１の実施の形態を適用した場合３９９ｍＶ、上記第２の実施の形態を適用した場合５３３ｍＶ、上記第３の実施の形態を適用した場合４６９ｍＶとなっており、エミッタ周辺長の長さに反比例して、飽和電圧ＶＣＥ（ｓａｔ）が低くなることがわかる。
【００３０】
また、図７は電流増幅率（ｈＦＥ）−コレクタ電流（ＩＣ）特性を示したものである。図中の（ａ）は上記第１の実施の形態を適用した場合の特性  （ｂ）は上記第２の実施の形態を適用した場合の特性  （ｃ）は上記第３の実施の形態を適用した場合の特性を示しており、上記第１，第２，第３の実施の形態のいずれを適用した場合も、従来例より電流増幅率（ｈＦＥ）−コレクタ電流（ＩＣ）特性の直線性が向上しており、電流容量ＩＣは（電流容量ＩＣは、ｈＦＥが最大値の１／３となる時のコレクタ電流ＩＣ値で決定される）、従来技術を用いた場合８．６Ａであるのに対し、上記第１の実施の形態を適用した場合１１．５Ａ、上記第２の実施の形態を適用した場合９．９Ａ、上記第３の実施の形態を適用した場合１０．４Ａとなっており、エミッタ周辺長の長さに反比例して、電流容量ＩＣが高くなっていることがわかる。
【００３１】
つまり、本発明の半導体装置を用いることで、低飽和電圧（ＶＣＥ（ｓａｔ））および高い電流容量を実現している。
【００３２】
また、本発明の実施の形態についてはメサ型ｎｐｎバイポーラトランジスタについて説明したが、プレーナー型トランジスタおよびｎｐｎ型トランジスタ等についても、エミッタ領域の底面及び側面がベ−ス領域包囲されている半導体装置においては同様の効果が得られる。
【産業上の利用可能性】
【００３３】
本発明にかかる半導体装置は、低飽和電圧（VCE(sat)）および高い電流容量の確保に有用である。また、チップ面積を小さくすることに有用である。
【図面の簡単な説明】
【００３４】
【図１】本発明による第１，第２，第３の実施の形態を適用したトランジスタの断面図
【図２】本発明による第１の実施の形態を適用したトランジスタの平面図
【図３】本発明による第２の実施の形態を適用したトランジスタの平面図
【図４】本発明による第３の実施の形態を適用したトランジスタの平面図
【図５】本発明による第１，第２，第３の実施の形態を適用したトランジスタを製造するための工程毎の断面図
【図６】本発明を適用した半導体装置の飽和電圧（ＶＣＥ（ｓａｔ））−コレクタ電流（ＩＣ）特性図
【図７】本発明を適用した半導体装置の電流増幅率（ｈＦＥ）−コレクタ電流（ＩＣ）特性図
【符号の説明】
【００３５】
１  高濃度コレクタ領域
２  低濃度コレクタ領域
３  ベース領域
４  エミッタ領域
５  二酸化珪素膜
６  メサ溝
７  ガラス被膜
８  ベースコンタクト領域
９  エミッタコンタクト領域
１０  ベース電極
１１  エミッタ電極
１２  コレクタ電極
１３  ベース領域とエミッタ領域の接合部
【図１】
2005072119.tif 000003
【図２】
2005072119.tif 000004
【図３】
2005072119.tif 000005
【図４】
2005072119.tif 000006
【図５】
2005072119.tif 000007
【図６】
2005072119.tif 000008
【図７】
2005072119.tif 000009