(57)【要約】【課題】表示画面の輝度が変化した場合でも、画面のホワイトバランスを適切に維持することが可能なディスプレイ装置を提供する。【解決手段】互いに発光色の異なる画素信号をその信号レベルに応じて表示する複数の表示セルがマトリクス状に配列されたディスプレイパネル上に映像信号に応じた画像を表示するディスプレイ装置で、表示画像の発光輝度を算定して該発光輝度のレベルを示す輝度レベル信号を生成する輝度レベル算定手段と、この輝度レベル信号に応じて映像信号に含まれる画素信号の信号レベルを各々の画素信号の発光色毎に補正する発光レベル補正手段とを設ける。【選択図】  図２
2005025058.tif 000002
【特許請求の範囲】
【請求項１】
互いに発光色の異なる画素信号の信号レベルに応じた画素を表示する複数の表示セルがマトリクス状に配列されたディスプレイパネル上に映像信号に応じた画像を表示するディスプレイ装置であって、
前記画像の発光輝度を算定して該発光輝度のレベルを示す輝度レベル信号を生成する輝度レベル算定手段と、
前記輝度レベル信号に応じて前記映像信号に含まれる画素信号の信号レベルを各々の画素信号の発光色毎に補正する発光レベル補正手段と、を含むことを特徴とするディスプレイ装置。
【請求項２】
前記発光レベル補正手段は、前記映像信号に含まれる画素信号の信号レベルを補正値テーブルに予め記憶された補正値に基づいて発光色毎に補正する第１補正手段を含むことを特徴とする請求項１に記載のディスプレイ装置。
【請求項３】
前記輝度レベル算定手段は、前記第１補正手段に入力される映像信号に基づいて前記輝度レベル信号を生成し、
前記第１補正手段は、該輝度レベル信号に基づいて前記補正値テーブルに予め記憶された補正値を調整することを特徴とする請求項２に記載のディスプレイ装置。
【請求項４】
前記発光レベル補正手段は、前記映像信号に含まれる画素信号の信号レベルに対して利得値の乗積及びオフセット値の重畳を施して、前記画素信号の信号レベルを発光色毎に補正する第２補正手段を含むことを特徴とする請求項１乃至請求項３の何れか１項に記載のディスプレイ装置。
【請求項５】
前記輝度レベル算定手段は、前記第１補正手段から出力される映像信号に基づいて前記輝度レベル信号を生成し、
前記第２補正手段は、該輝度レベル信号に基づいて前記利得値及び前記オフセット値の少なくとも一方を調整することを特徴とする請求項４に記載のディスプレイ装置。
【請求項６】
前記複数の表示セルは、赤色発光を担う赤色表示セル、緑色発光を担う緑色表示セル、及び青色発光を担う青色表示セルからなり、該表示セルの各々は、前記映像信号に含まれる画素信号の信号レベルに応じた画素を発光色毎に表示することを特徴とする請求項１乃至請求項５の何れか１項に記載のディスプレイ装置。
【請求項７】
互いに発光色の異なる画素信号の信号レベルに応じた画素を表示する複数の表示セルがマトリクス状に配列されたディスプレイパネルを用いて、１フィールドの表示期間を複数のサブフィールドで構成し、前記サブフィールドの各々に対して所定のサスティンパルス数を設定し、映像信号に基づいて点灯するサブフィールドを組み合わせて前記映像信号に応じた画像を表示するディスプレイ装置の駆動方法であって、
前記サブフィールドの各々において繰り返し印加されるサスティンパルスの総数又は該サスティンパルスの周期に応じて、前記映像信号に含まれる画素信号の信号レベルを各々の画素信号の発光色毎に補正することを特徴とするディスプレイ装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（以下、『ＰＤＰ』と称する）や、エレクトロルミネセンス（以下、『ＥＬ』と称する）パネル等の自発光型平面表示パネルを利用したディスプレイ装置等に関する。
【０００２】
【従来の技術】
近年、いわゆる壁掛型テレビとして、ＰＤＰ、ＥＬ等の自発光型平面表示パネルを用いたディスプレイ装置が広く製品化されており、例えば、ＰＤＰを用いたディスプレイ装置として特許文献１に示すような技術が開示されている。このようなディスプレイ装置では、例えば、表示画像の１フィールド期間等の予め定められた期間内において、ＰＤＰに印加される発光維持パルス（以下、『サスティンパルス』と称する）の数を変化させることにより表示画像の発光輝度を制御・制限する方式が採用されている。
【０００３】
このような発光輝度の制御・制限方式においては、外部映像ソースから供給される映像信号の平均輝度レベル（以下、『ＡＰＬ』（Ａｖｅｒａｇｅ  Ｐｕｌｓｅ  Ｌｅｖｅｌ）と称する）が所定の閾値以上のときに、当該映像信号に対応する画像をＰＤＰ上で表示する際の発光輝度を制限するいわゆるＡＢＬ（Ａｕｔｏｍａｔｉｃａｌｌｙ  Ｂｒｉｇｈｔｎｅｓｓ  Ｌｉｍｉｔ）処理が行われる。なお、ＡＢＬ処理の主な目的は、ＰＤＰ上における、いわゆる焼き付き防止や、消費電力の低減を図るものである。
【０００４】
かかるＡＢＬ処理を含めて、ＰＤＰにおける具体的な発光輝度の制限・制御方法を説明すれば以下の通りである。
先ず、ＡＰＬが所定の閾値以上の範囲では、１フィールド期間内にＰＤＰに印加されるサスティンパルスの総数、即ち、１フィールド期間を分割した各サブフィールド期間内に印加されるサスティンパルスの合計数（以下、『総ＳＵＳ数』と称する）をＡＰＬの上昇に従って徐々に減少させる。一方、ＡＰＬが上記閾値未満のときは、総ＳＵＳ数を予め定めた一定値に保つ。つまり、ＡＰＬが上記の閾値以上の輝度においては、ＡＰＬの上昇に伴って総ＳＵＳ数を減少させて消費電力の削減を図る。なお、総ＳＵＳ数の減少に伴ってＰＤＰ上に配列された表示セルに含まれる蛍光体の発光回数も減少する。
【０００５】
ところで、ＰＤＰ上の表示セルに用いられる蛍光体は、主に、赤色、緑色、及び青色（以下、これらの各色を単に、Ｒ、Ｇ、Ｂの各符号で示す）の３種類であり、かかる３つの異なる蛍光体から成る表示セルの組み合わせをもってディスプレイ画面上の１画素が構成される。そして、映像信号に含まれる各色毎の画素信号の信号レベルに応じて対応する色の表示セルを発光させ、ディスプレイ上にカラー画面を表示させるのである。
【０００６】
しかしながら、これらの蛍光体の残光特性は、各色の蛍光体毎にそれぞれ異なっている。つまり、Ｒ、Ｇ、Ｂ各々の蛍光体は、その発光回数が異なると発光時における輝度比が一定とはならない。それ故、所定の発光回数において、各蛍光体の輝度によるホワイトバランスの補正、即ち、各色毎の表示セルの発光輝度を補正してＲ、Ｇ、Ｂ全ての表示セルが発光したときに白色発光とする補正を行っても、各蛍光体の発光回数が変化するとホワイトバランスが崩れてしまう。
【０００７】
これを具体的に説明すれば次のようになる。例えば、Ｇ蛍光体の残光特性は、一般に、他の蛍光体のそれに較べて大きな値となる。それ故、ＡＰＬが上昇して総ＳＵＳ数が減少する程、つまりサスティンパルスの単位時間当たりのパルス密度が低下する程、Ｇ成分の発光輝度が相対的に増加してＰＤＰ上の表示画面が緑っぽい色彩となる。従って、予めＡＰＬの中間値におけるパルス密度を基準としてホワイトバランスの補正を行うと、画面全白時などのＡＰＬが上昇してパルス密度が低下した場合に画面全体が緑色の色調を帯びてしまう。逆に、画面上の白ウィンドの面積が縮小されてＡＰＬが低下し、パルス密度が上昇した場合には画面全体が赤味を帯びてしまう。
【０００８】
また、ＡＰＬの変化に伴うパルス密度の変動によってサスティンパルス駆動回路の駆動電流も変化する。そして、かかる駆動電流の変化は、サスティンパルス駆動回路のスイッチング抵抗や駆動インピーダンスの影響によって、ＰＤＰに供給されるパルス波形の変形を生じさせる。これによって、表示セルの発光輝度が変化して、上述した各蛍光体毎の残光特性による差異に加えて、さらに、ホワイトバランスの崩れを増大させることになる。
【０００９】
【特許文献１】
特開２００３−２９６９８号公報
【００１０】
【発明が解決しようとする課題】
本発明が解決しようとする課題には、例えば、表示画像の輝度が変化した場合でもホワイトバランスを維持することが可能なディスプレイ装置を提供することが一例として挙げられる。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、互いに発光色の異なる画素信号の信号レベルに応じた画素を表示する複数の表示セルがマトリクス状に配列されたディスプレイパネル上に、映像信号に応じた画像を表示するディスプレイ装置であって、前記画像の発光輝度を算定して該発光輝度のレベルを示す輝度レベル信号を生成する輝度レベル算定手段と、前記輝度レベル信号に応じて前記映像信号に含まれる画素信号の信号レベルを各々の画素信号の発光色毎に補正する発光レベル補正手段とを含むことを特徴とする。
【００１２】
また、請求項７に記載の発明は、互いに発光色の異なる画素信号の信号レベルに応じた画素を表示する複数の表示セルがマトリクス状に配列されたディスプレイパネルを用いて、１フィールドの表示期間を複数のサブフィールドで構成し、前記サブフィールドの各々に対して所定のサスティンパルス数を設定し、映像信号に基づいて点灯するサブフィールドを組み合わせて前記映像信号に応じた画像を表示するディスプレイ装置の駆動方法であって、
前記サブフィールドの各々において繰り返し印加されるサスティンパルスの総数又は該サスティンパルスの周期に応じて、前記映像信号に含まれる画素信号の信号レベルを各々の画素信号の発光色毎に補正することを特徴とする。
【００１３】
【発明の実施の形態】
図１に示される本発明の第１の実施例であるディスプレイ装置は、主に、アナログ／デジタル変換器１１（以下、『ＡＤ変換器１１』と称する）、同期検出部１２、表示データ生成部２０、画像メモリ部３０、ドライバ制御部４０、ＰＤＰ５０、及びアドレスドライバ６０、Ｘサスティンドライバ７０、Ｙサスティンドライバ８０の各ドライバ回路から構成されている。なお、表示データ生成部２０が、主に、特許請求の範囲に記載された輝度レベル算定手段、及び発光レベル補正手段に相当する。
【００１４】
図１において、ＡＤ変換器１１は、デジタル放送受信機やビデオディスクプレーヤ等の映像ソース（図示せず）から供給される映像信号を、所定のサンプリングレートで所定ビット長のデジタル画素信号に変換する回路である。また、同期検出部１２は、上記映像信号に含まれる水平及び垂直同期信号を検出して、かかる同期タイミングを表示データ生成部２０や、ドライバ制御部４０等の各部に通知する回路である。
【００１５】
表示データ生成部２０は、ＡＤ変換器１１から供給されるデジタル画素信号に所定の処理を施して、ディスプレイ画面に表示する表示用画素信号を生成する回路である。本実施例における表示データ生成部２０の構成を示せば図２のようになる。
同図に示される如く、表示データ生成部２０は、主に、ホワイトバランス第１補正回路２１（以下、『第１補正回路２１』と称する）、ＡＰＬ算定回路２２、制御回路２３、及びホワイトバランス第２補正回路２４（以下、『第２補正回路２４』と称する）から構成されている。なお、ＡＰＬ算定回路２２と制御回路２３が、主に、特許請求の範囲における輝度レベル算定手段に相当し、第１補正回路２１、第２補正回路２４、及び制御回路２３が、主に、特許請求の範囲の発光レベル補正手段に相当する。また、第１補正回路２１が第１補正手段に、第２補正回路２４が第２補正手段の各々にそれぞれ相当する。
【００１６】
図２において、第１補正回路２１は、デジタル画素信号の信号レベルを各々の発光色毎に、補正値テーブルに予め記憶された補正値を用いて補正して表示画面のホワイトバランスを修正する回路である。ＡＰＬ算定回路２２は、例えば、表示画像の発光輝度を算定し、その輝度レベルを示す輝度レベル信号を生成してこれを制御回路２３に供給する回路である。制御回路２３は、主に、マイクロコンピュータやＲＡＭ・ＲＯＭ等のメモリ回路、及びこれらの周辺回路を含み（何れも図示せず）、表示データ生成部２０全体を統括・制御する回路である。第２補正回路２４は、デジタル画素信号の信号レベルに所定の演算処理を加えて、各々の発光色毎にその値を補正して表示画面のホワイトバランスを調整する回路である。なお、表示データ生成部２０にはこれらの回路以外にも、例えば、多階調化処理回路やディザ処理回路等の表示用画像データの作成に必要とされる各種の回路も含まれるが、図２のブロック図には、本発明の実施の形態に関係する部分のみを記載する。
【００１７】
画像メモリ部３０は、表示データ生成部２０から供給される表示用の画素信号を、例えば、１フィールド乃至数フィールド分に亘り一旦蓄積する画像メモリ回路である。画像メモリ部３０に蓄積された表示用画素信号は、ドライバ制御部４０から供給される所定のタイミング信号に基づいてアドレスドライバ６０に供給される。
【００１８】
ドライバ制御部４０は、映像信号に含まれる同期タイミングに基づいて、アドレス及びＸ・Ｙサスティンの各ドライバを駆動する制御信号を生成して、これを各々のドライバに供給する回路である。
ＰＤＰ５０は、画像を表示するディスプレイ画面であり、Ｘ電極及びＹ電極の１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｘ１〜Ｘｎ、及び行電極Ｙ１〜Ｙｎを備えている。更に、ＰＤＰ５０は、上記行電極対に直交し、かつ図示せぬ誘電体層及び放電空間層を挟んで１画面の各列（第１列〜第ｍ列）に対応した列電極Ｚ１〜Ｚｍが形成されている。なお、１対の行電極対（Ｘｉ，Ｙｉ）と１つの列電極Ｚｊとの交差部には１つの表示セルＣ（ｉ，ｊ）が形成されている。
【００１９】
ＰＤＰ５０の各々の電極は、アドレスドライバ６０、Ｘサスティンドライバ７０、及びＹサスティンドライバ８０に接続されており、これらのドライバ回路は、ドライバ制御部４０からの指令によって駆動制御される。
Ｙサスティンドライバ８０は、リセットパルスやサスティンパルス等の種々の駆動パルスを生成して、これらのパルスを所定のタイミングで行電極Ｙ１〜Ｙｎの各々に印加する。同様に、Ｘサスティンドライバ７０も種々の駆動パルスを生成して、これらのパルスを所定のタイミングで行電極Ｘ１〜Ｘｎの各々に印加する。また、アドレスドライバ６０は、ドライバ制御部４０からのタイミング信号に基づいて、画像メモリ部３０から供給される表示用の画素信号から表示画面の第１行〜第ｎ行の各々に対応した画素信号パルスを生成し、これらのパルスを順次列電極Ｚ１〜Ｚｍに印加する。
【００２０】
そして、Ｘサスティンドライバ７０、Ｙサスティンドライバ８０、及びアドレスドライバ６０の各々の内部には、各種の駆動パルスを生成する為のパルス生成回路（図示せず）が、ＰＤＰ５０の各行及び各列の電極毎に設けられている。
ここで、ＰＤＰ５０と各々のドライバ回路の概略動作を説明すれば次のようになる。
【００２１】
先ず、Ｙサスティンドライバ８０は、図３のタイミング図に示される正電圧のリセットパルスＲＰｙを発生させて、これを行電極Ｙ１〜Ｙｎの各々に同時に印加する。これと同時に、Ｘサスティンドライバ７０は、負電圧のリセットパルスＲＰｘを発生してこれを全ての行電極Ｘ１〜Ｘｎに同時に印加する。
これらのリセットパルスＲＰｘ及びＲＰｙの同時印加により、ＰＤＰ５０の全ての表示セルが放電励起され荷電粒子が発生する。この放電の終息後、全表示セルの誘電体層には一様に、所定量の壁電荷が形成されることになる。なお、かかる処理行程をリセット行程と称する。
【００２２】
リセット行程の終了後、アドレスドライバ６０は、画面の第１行〜第ｎ行の各々に対応した画素信号に応じた画素信号パルスＤＰ１〜ＤＰｎを生成する。そして、これらの画素信号パルスを図３に示されるが如く順次列電極Ｚ１〜Ｚｍに印加して行く。一方、Ｙサスティンドライバ８０は、画素信号パルスＤＰ１〜ＤＰｎ各々の印加タイミングに応じて負電圧の走査パルスＳＰを生成する。そして、これを図２に示されるタイミングで、順次行電極Ｙ１〜Ｙｎへと印加して行く。
【００２３】
上記の走査パルスＳＰが印加された行電極に属する表示セルの内、更に、正電圧の画素信号パルスＤＰが同時に印加された表示セルにおいて放電が生じ、その壁電荷の大半が失われる。一方、走査パルスＳＰが印加されたものの正電圧の画素信号パルスＤＰが印加されなかった表示セルでは放電が生じないので、上記壁電荷が残留したままとなる。このとき、壁電荷が残留したままとなった表示セルは発光放電セル、壁電荷が消滅してしまった表示セルは非発光放電セルとなる。なお、かかる処理行程をアドレス行程と称する。
【００２４】
アドレス行程が終了すると、Ｙサスティンドライバ８０は、図３に示されるが如く、正電圧のサスティンパルスＩＰＹを連続して行電極Ｙ１〜Ｙｎ  の各々に印加する。これと共に、Ｘサスティンドライバ７０は、かかるサスティンパルスＩＰＹの印加タイミングとずれたタイミングで、正電圧のサスティンパルスＩＰＸを連続して行電極Ｘ１〜Ｘｎの各々に印加する。そして、サスティンパルスＩＰＸ及びＩＰＹが交互に印加されている期間に亘り、上記壁電荷が残留したままとなっている発光放電セルでは、放電発光が繰り返されてその発光状態が維持される。なお、かかる処理行程をサスティン行程と称する。
【００２５】
図１に示されるディスプレイ装置においては、以上に説明した一連の処理行程が、表示映像のサブフィルード若しくは１フィールド毎に繰り返される。
次に、本実施例によるディスプレイ装置の動作について、主に、表示データ生成部２０における処理を中心として説明を行う。
かかる処理を規定したプログラムの概要を図４のフローチャートに示す。同プログラムは、制御回路２３内のＲＯＭに予め記憶されており、同じく制御回路２３内のマイクロコンピュータが内蔵されるクロック信号に同期してこのプログラムを１ステップずつ実行する。なお、図４に示されるプログラムは、例えば、同期検出部１２からの垂直同期信号の検出タイミングに同期して一画面毎に起動されるようにしても良いし、或いは、予め定めたタイミングに従って起動されるようにしても良い。
【００２６】
先ず、図４に示されるプログラムが起動されると、制御回路２３のマイクロコンピュータ（以下、単に『マイクロコンピュータ』と称する）は、ステップＳ１１において、ＡＰＬ算定回路２２に所定の指令を通知して第１補正回路２１から出力される画像データのＡＰＬを算定させる。なお、第１補正回路２１から出力される画像データは、同回路に内蔵される補正値テーブルによってホワイトバランスの第１回目の補正が為されている。
【００２７】
因みに、補正値テーブルによるホワイトバランスの補正とは以下に示す手順で行われる。先ず、ディスプレイパネルの発光特性を基に予め設定された補正値が格納された補正値テーブルから、第１補正回路２１に入力されるＲ、Ｇ、Ｂの各画素信号値をアドレスとして該当アドレスに格納されている補正値が抽出される。次に、抽出された補正値を用いて、各色毎の画素信号の信号レベルに所定の重み付けを行うことにより補正が施される。
【００２８】
マイクロコンピュータは、ＡＰＬ算定回路２２から画像データのＡＰＬを取得すると次のステップＳ１２に移り、取得したＡＰＬを用いてこれに対応する総ＳＵＳ数、及びサスティン行程におけるサスティンパルスのパルス密度を決定する。
その後、次のステップＳ１３に移り、第２補正回路２４における各補正値の決定処理を実行する。即ち、ステップＳ１２において決定された総ＳＵＳ数、及びパルス密度に基づいて、Ｒ、Ｇ、Ｂの各画素信号毎に乗積される利得値、及び重畳されるオフセット値を算定する。かかる算定は、例えば、予め定めた数値テーブルから、所定の総ＳＵＳ数、及びパルス密度に対応する上記の諸値を求めるようにしても良い。或いは、所定の総ＳＵＳ数、及びパルス密度と上記諸値との間に所定の関数を定めておき、かかる関数を用いて算定するようにしても良い。
【００２９】
マイクロコンピュータは、ステップＳ１３の各補正値の決定処理を終了させると、次のステップＳ１４に進み、算定された補正値を第２補正回路２４に転送する。第２補正回路２４は、制御回路２３から補正値の転送を受けると、これを用いて各色毎の画素信号に対する第２回目のホワイトバランスの修正を行う。
第２補正回路２４におけるホワイトバランスの修正の原理を図５に示す。例えば、同図のＡに示される如く、制御回路２３から転送された利得値を入力画素信号に乗積することによって出力画素信号の信号レベルを調整するようにしても良い。或いは、同図のＢに示される如く、転送されたオフセット値を入力画素信号に重畳して出力画素信号の信号レベルを調整するようにしても良い。なお、かかる補正処理は、Ｒ、Ｇ、Ｂの各画素毎に行われることは言うまでもない。
【００３０】
本実施例においては、以上に説明した処理が表示画面毎に為されるので、表示画面の輝度が変化した場合でも、各々の輝度に対応した適切なホワイトバランスの補正が為されることになる。
次に、本発明による第２の実施例について説明を行う。なお、本実施例が第１の実施例と異なる部分は、表示データ生成部２０の構成のみであるので、かかる相違部分について説明を行う。
【００３１】
図６に示される如く、本実施例における表示データ生成部２０は、主に、ホワイトバランス第１補正回路２１’（以下、『第１補正回路２１’』と称する）、ＡＰＬ算定回路２２’、制御回路２３’、及びホワイトバランス第２補正回路２４’（以下、『第２補正回路２４’』と称する）から構成されている。なお、ＡＰＬ算定回路２２’と制御回路２３’が、主に、特許請求の範囲における輝度レベル算定手段に相当し、第１補正回路２１’、第２補正回路２４’、及び制御回路２３’が、主に、特許請求の範囲の発光レベル補正手段に相当する。また、第１補正回路２１’が第１補正手段に、第２補正回路２４’が第２補正手段の各々にそれぞれ相当する。
【００３２】
図６において、第１補正回路２１’は、デジタル画素信号の信号レベルを各々の発光色毎に、補正値テーブルに予め記憶された補正値を用いて補正して表示画面のホワイトバランスを修正する回路である。ＡＰＬ算定回路２２’は、例えば、表示画像の発光輝度を算定し、その輝度レベルを示す輝度レベル信号を生成してこれを制御回路２３’に供給する回路である。制御回路２３’は、主に、マイクロコンピュータやＲＡＭ・ＲＯＭ等のメモリ回路、及びこれらの周辺回路を含み（何れも図示せず）、表示データ生成部２０全体を統括・制御する回路である。第２補正回路２４’は、デジタル画素信号の信号レベルに所定の演算処理を加えて、各々の発光色毎にその値を補正して表示画面のホワイトバランスを修正する回路である。なお、表示データ生成部２０に含まれる表示用画像データ生成用の他の回路についてはその記載を割愛する。
【００３３】
次に、本実施例によるディスプレイ装置の動作について、主に、表示データ生成部２０における処理を中心に説明を行う。
先ず、かかる処理を規定したプログラムの概要を図７のフローチャートに示す。同プログラムは、制御回路２３’内のＲＯＭに予め記憶されており、同じく制御回路２３’内のマイクロコンピュータが内蔵されるクロック信号に同期してこのプログラムを１ステップずつ実行する。なお、図７に示されるプログラムは、例えば、同期検出部１２からの垂直同期信号の検出タイミングに同期して一画面毎に起動されるようにしても良いし、或いは、予め定めたタイミングに従って起動されるようにしても良い。
【００３４】
先ず、図７に示されるプログラムが起動されると、制御回路２３’のマイクロコンピュータ（以下、単に『マイクロコンピュータ』と称する）は、ステップＳ２１において、ＡＰＬ算定回路２２’に所定の指令を通知して第１補正回路２１’に入力される画像データのＡＰＬを算定させる。
マイクロコンピュータは、ＡＰＬ算定回路２２’から画像データのＡＰＬを取得すると次のステップＳ２２に移り、取得したＡＰＬを用いてこれに対応する総ＳＵＳ数、及びサスティン行程におけるサスティンパルスのパルス密度を決定する。
【００３５】
その後、マイクロコンピュータは、次のステップＳ２３に移り第１補正回路２１’の補正値に対する補正調整値決定処理を実行する。即ち、ステップＳ２２において決定された総ＳＵＳ数、及びパルス密度に基づいて、第１補正回路２１’に内蔵された補正値テーブルに予め記憶されている補正値を調整する補正調整値を算定する。
【００３６】
前述の如く、補正値テーブルには、ディスプレイパネルの発光特性を基に予め設定された補正値が格納されている。本実施例においては、かかる補正値について、更に表示画面の輝度変化に応じた調整を加えることによって、第１補正回路２１’におけるホワイトバランス修正の効果を高めるものである。
なお、補正調整値の算定は、例えば、予め定めた数値テーブルから、所定の総ＳＵＳ数、及びパルス密度に対応する調整値を求めるようにしても良い。或いは、所定の総ＳＵＳ数、及びパルス密度と調整値との間に所定の関数を定めておき、かかる関数を用いて算定するようにしても良い。
【００３７】
マイクロコンピュータは、ステップＳ２３の補正調整値決定処理を終了させると、次のステップＳ２４に進み、算定された補正調整値を第１補正回路２１’に転送する。第１補正回路２１’は、制御回路２３’から補正調整値の転送を受けるとこれによって補正値テーブルに格納された補正値の調整を行い、調整後の補正値を用いて各色毎の画素信号に対するホワイトバランスの修正を行う。
【００３８】
なお、本実施例では、第２補正回路２４’におけるホワイトバランスの修正の際に使用される利得値及びオフセット値は、予め定められた固定値が用いられることは言うまでもない。なお、第１補正回路２１’及び第２補正回路２４’におけるホワイトバランスの修正処理に関しては、第１の実施例と同様であるのでその説明は省略する。
【００３９】
本実施例においては、以上に説明した処理が表示画面毎に為されるので、表示画面の輝度が変化した場合でも、画面輝度に対応した適切なホワイトバランスの補正が為されることになる。
次に、本発明による第３の実施例について説明を行う。なお、本実施例が第１、及び第２の実施例と異なる部分は、表示データ生成部２０の構成のみであるのでかかる相違部分について説明を行う。
【００４０】
図８に示される如く、本実施例における表示データ生成部２０は、主に、ホワイトバランス第１補正回路２１”（以下、『第１補正回路２１”』と称する）、ＡＰＬ算定回路２２”、制御回路２３”、ホワイトバランス第２補正回路２４”（以下、『第２補正回路２４”』と称する）、及び切換制御回路２５から構成されている。なお、ＡＰＬ算定回路２２”と制御回路２３”が、主に、特許請求の範囲における輝度レベル算定手段に相当し、第１補正回路２１”、第２補正回路２４”、及び制御回路２３”が、主に、特許請求の範囲の発光レベル補正手段に相当する。また、切換制御回路２５が動作切換手段に、第１補正回路２１”が第１補正手段に、第２補正回路２４”が第２補正手段にそれぞれ相当する。
【００４１】
図８において、第１補正回路２１”は、デジタル画素信号の信号レベルを各々の発光色毎に、補正値テーブルに予め記憶された補正値を用いて補正して表示画面のホワイトバランスを修正する回路である。ＡＰＬ算定回路２２”は、例えば、表示画面の発光輝度を算定し、その輝度レベルを示す輝度レベル信号を生成してこれを制御回路２３”に供給する回路である。制御回路２３”は、主に、マイクロコンピュータやＲＡＭ・ＲＯＭ等のメモリ回路、及びこれらの周辺回路を含み（何れも図示せず）、表示データ生成部２０全体を統括・制御する回路である。第２補正回路２４”は、デジタル画素信号の信号レベルに所定の演算処理を加えて、各々の発光色毎にその値を補正して表示画面のホワイトバランスを修正する回路である。切換制御回路２５は、所定の切換入力指令に応じて表示データ生成部２０の処理動作を切り換える回路である。
【００４２】
次に、本実施例における表示データ生成部２０の動作を説明する。本実施例は、例えば、ディスプレイ装置の操作パネル（図示せず）からユーザによって、切換制御回路２５に入力される動作切換指令によって、表示データ生成部２０の動作が切り換わることを特徴とする。
すなわち、動作切換指令によって第１の実施例の動作が選択されると、切換制御回路２５は、第１補正回路２１”への入力信号をＡＰＬ算定回路２２”に接続し、制御回路２３”からの転送信号を第２補正回路２４”に接続する。これによって、第１の実施例において説明した処理動作が為されることになる。
【００４３】
一方、動作切換指令によって第２の実施例の動作が選択されると、切換制御回路２５は、第１補正回路２１”からの出力信号をＡＰＬ算定回路２２”に接続し、制御回路２３”からの転送信号を第１補正回路２１”に接続する。これによって、第２の実施例において説明した処理動作が為されることになる。
本実施例においては、何れの処理動作が選択された場合であっても、表示画面の輝度変化に対応した適切なホワイトバランスの補正が為されることになる。
【００４４】
なお、以上に説明した各実施例において、第１補正回路と第２補正回路の２つを常に含む必要はなく、何れか１つの補正回路のみをもって表示データ生成部２０を構成するようにしても良い。
上述の各実施例においては、映像信号の１フィールド期間における平均輝度に応じて１フィールド期間における総ＳＵＳ数、及びサスティンパルスの密度を決定し、それに応じてＲ、Ｇ、Ｂの各信号を補正する構成を示した。しかしながら、本発明は、かかる構成に限定されるものではない。要するに、サスティンパルスの密度、即ち、各サブフィールドのサスティン行程において繰り返し印加されるサスティンパルスの周期が変更された場合、それに応じてＲ、Ｇ、Ｂの各信号を補正して表示画像のホワイトバランスを調整する構成を備えたものであれば良い。
【００４５】
例えば、入力映像信号における垂直同期信号の周波数に応じて総ＳＵＳ数、及びサスティンパルス密度を変更する場合においても、それに応じてＲ、Ｇ、Ｂの各信号を補正して表示画像のホワイトバランスを調整する構成としても良い。
【図面の簡単な説明】
【図１】図１は、本発明によるディスプレイ装置の概要構成を示すブロック図である。
【図２】図２は、図１の装置における表示データ生成部２０の第１の実施例を示すブロック図である。
【図３】図３は、図１の装置におけるＰＤＰ５０の駆動時のシーケンスを示すタイミング図である。
【図４】図４は、図２の表示データ生成部２０における動作を説明するフローチャートである。
【図５】図５は、図２の第２補正回路２４における動作を説明する説明図である。
【図６】図６は、表示データ生成部２０の第２の実施例を示すブロック図である。
【図７】図７は、図６の表示データ生成部２０における動作を説明するフローチャートである。
【図８】図８は、表示データ生成部２０の第３の実施例を示すブロック図である。
【符号の説明】
１１  アナログ／デジタル変換器
１２  同期検出部
２０  表示データ生成部
２１，２１’，２１”  ホワイトバランス第１補正回路
２２，２２’，２２”  ＡＰＬ算定回路
２３，２３’，２３”  制御回路
２４，２４”，２４”  ホワイトバランス第２補正回路
２５  切換制御回路
３０  画像メモリ部
４０  ドライバ制御部
５０  プラズマディスプレイパネル（ＰＤＰ）
６０  アドレスドライバ
７０  Ｘサスティンドライバ
８０  Ｙサスティンドライバ
【図１】
2005025058.tif 000003
【図２】
2005025058.tif 000004
【図３】
2005025058.tif 000005
【図４】
2005025058.tif 000006
【図５】
2005025058.tif 000007
【図６】
2005025058.tif 000008
【図７】
2005025058.tif 000009
【図８】
2005025058.tif 000010