(57)【要約】【課題】本発明は、簡単な構成により、電子機器の小型化、高密度実装と、機器への悪影響を排除した性能向上と耐久性向上の相反する仕様を同時に実現する電子部品を供給することを目的とする。【解決手段】本発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と、端子部に接続される一対のリード端子と、素子と前記リード端子の一部を覆う外装材を有する電子部品であって、リード端子に前記素子を受ける素子受け部が設けられている構成とする。【選択図】図１
2005183434.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子と、
前記複数の素子のそれぞれに設けられた一対の端子部と、
前記端子部に接続される一対のリード端子と、
前記素子と前記リード端子の一部を覆う外装材を有する電子部品であって、
前記リード端子に前記素子を受ける素子受け部が設けられていることを特徴とする電子部品。
【請求項２】
前記素子受け部が前記素子を固定する部材であることを特徴とする請求項１に記載の電子部品。
【請求項３】
前記素子受け部が、前記素子の底面の一部を載せる底受け部と、前記素子の底面に設けられた位置決め部を有することを特徴とする請求項１乃至２のいずれかに記載の電子部品。
【請求項４】
前記底受け部が、前記リード端子の先端に設けられた段落ち部であることを特徴とする請求項３に記載の電子部品。
【請求項５】
前記位置決め部が、前記底受け部と対になる前記素子部の底面に設けられた嵌合部であることを特徴とする請求項３に記載の電子部品。
【請求項６】
前記リード端子に形成された前記素子受け部が、前記素子の側面の少なくとも一部を受けるガイド片を有することを特徴とする請求項１〜５いずれか１記載の電子部品。
【請求項７】
前記リード端子に形成された前記素子受け部が、前記素子の底面と側面のそれぞれの少なくとも一部を受けるガイド片を有することを特徴とする１〜５いずれか１記載の電子部品。
【請求項８】
前記リード端子に形成された前記素子受け部が、前記素子の底面と側面と端面のそれぞれの少なくとも一部を受けるガイド片を有することを特徴とする請求項１〜５いずれか１記載の電子部品。
【請求項９】
前記素子受け部が、前記端子部の全体にわたって設けられていることを特徴とする請求項８に記載の電子部品。
【請求項１０】
前記素子の側面を受けるガイド片の幅が、前記素子の底面を受けるガイド片の幅よりも小さいことを特徴とする請求項７乃至８いずれか１に記載の電子部品。
【請求項１１】
前記複数の素子間に、素子もしくは前記リード端子もしくは両方の位置を決定する位置決め部材が設けられていることを特徴とする請求項１〜１０いずれか１記載の電子部品。
【請求項１２】
前記位置決め部材が、前記素子間隔を確保する非導電部材で形成されていることを特徴とする請求項１１に記載の電子部品。
【請求項１３】
前記素子が、内部電極が埋設された誘電体基体と、前記誘電体基体に設けられた一対の端子部を有する積層型コンデンサであることを特徴とする請求項１〜１２のいずれか１に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モデム、電源回路、液晶用電源、ＤＣ−ＤＣコンバーター、電力線通信機器などの電子機器などに好適に用いられる電子部品に関するものである。
【背景技術】
【０００２】
モデムや電源回路などの電子機器においては、多数の電子部品が搭載される。例えば、ノイズ除去や直流成分のカットなどのためにコンデンサが用いられることも多い。
【０００３】
ここで、電子機器には小型化、低コスト化が求められ、これに伴い電子部品についても大幅な小型化、低コスト化が求められている。更に、自動実装による実装コストの削減、実装面積の削減のために、面実装電子部品が求められることが多い。一方、小型化と合わせて高性能化や特性ばらつきの低減、さらには耐久性の向上など相反する仕様が要求されることも多くなっている。
【０００４】
さらには、ＬＳＩなどの多ピン化や信号線路のビット数の増加に伴い、非常に線路間隔の狭い場所において複数の電子部品を実装する高密度実装の必要が生じている。
【０００５】
特に、モデムなどはデータ入力とデータ出力の２線路がセットであることが多く、線路上に必ず２つの電子部品を実装する必要がある。
【０００６】
これらを満たすために、種々の工夫を凝らした電子部品が提案されている（例えば特許文献１、特許文献２参照）。
【特許文献１】特開２００１−１１０６９１号公報
【特許文献２】特開２００２−４３１７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、小型化と高性能化のそれぞれの目的を達成しようとすると、相互に相反する目的であるため、他方の目的を満たすことができない問題があった。
【０００８】
例えば、性能や特性ばらつきの低減、あるいは耐久性の向上に対応するために、電子部品を樹脂などによる外装材でモールドした電子部品が提案されているが、これを複数実装しようとした場合には、電子部品がモールドされているために大型化する問題があった。また、線路間隔の狭い基板に対応できず、信号線路の線路間隔を広く取るための線路の引き回しなどによる基板の大型化や、線路輻射の問題、あるいは引き回しによる信号遅延による性能劣化などの問題があった。
【０００９】
逆に、小型化や高密度実装を実現するためにモールドされていないベアの電子部品を近接させて実装した場合には、電子部品間での電界結合の発生などによる短絡や信号のクロストークなどの問題が生じていた。また、これに伴う電子機器の故障などの問題も生じていた。
【００１０】
これらを解決するために、複数の素子をモールドした場合には、その小型化を実現するために素子間隔が狭くなるため、素子間耐圧を確保するために、それぞれの素子とリード端子の接続位置を慎重に位置決めして半田付けする必要がある。従来は、これを行うために半田付け冶具を用いていた。例えば、半田付け冶具にスリットを設けて、このスリットにリード端子と素子を載せた上で半田付けにより接続を行っていた。しかし、半田付け後
にリード端子や素子が冶具にくっつくなどの問題があり、作業効率が非常に悪いものがあった。また、接続精度も悪く、複数の素子間隔が十分でない状態で接続されたり、あるいは素子が斜めに接続されたりして、素子間耐圧が不十分となる問題があった。また、冶具に半田が流れ出して、十分な半田量が確保できずに、リード端子と素子の接続部での抵抗値が高くなってしまい、電子部品の性能ばらつきや耐久性の劣化などの問題が生じていた。
【００１１】
本発明は、簡単な構成により製造効率と精度を向上させて、部品そのものと実装面機の小型化、および性能向上の両面を実現した電子部品を供給することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と、端子部に接続される一対のリード端子と、素子とリード端子の一部を覆う外装材を有する電子部品であって、リード端子に素子を受ける素子受け部が設けられている構成とする。
【発明の効果】
【００１３】
本発明は、複数の素子、特に積層型コンデンサを一つの外装材にてモールドして端子を外部に出した構成により、複数の電子部品を一度に実装することができ、実装手順の削減、ならびに実装コストの低減を実現できる。このとき、複数の素子をモールドすることによる、素子間隔の確保を確実に行うことができるため、電子部品を形成する際の余分なマージンが不要となり、小型化が極限まで実現されるものである。
【００１４】
また、一つの外装材に複数の素子が封じられていることで、個別の電子部品を実装する場合よりも実装面積を低減させ、電子機器の小型化を実現できる。また、実装基板上での線路間隔を狭くすることができ、線路の余分な引き回しによる実装基板の大型化を回避し、線路輻射などの性能劣化も排除することが可能となる。
【００１５】
更に、狭い間隔で個別に複数の素子を実装する場合に生じる素子間の電界結合や耐圧不備による性能劣化や、耐久性の劣化も解消することができる。また、外装材でモールドされていることにより、周囲環境の変化に対する耐久性も高まり、耐衝撃性なども向上して電子機器の長寿命化を実現することができる。
【００１６】
また、外装材にモールドされる複数の素子とリード端子の接続時において、余分な半田付け冶具を使用する必要がないので、作業効率が向上し、コスト低下が可能となる。また、リード端子に素子受け部が設けられたことで、冶具を使わず素子の位置きめと、確実な素子とリード端子の接続が可能となり、素子間隔が不十分となったり、素子が斜めに接続されて素子間隔が不均一になったりすることが無くなり、素子間耐圧を確保した電子部品を実現できる。更に、素子とリード端子接続部分の抵抗増加を防止することができ、素子の性能ばらつきや劣化を防止することができるものである。
【００１７】
以上の効果により、電子機器の小型化、高寿命化を実現することが可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明の請求項１に記載の発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と、端子部に接続される一対のリード端子と、素子とリード端子の一部を覆う外装材を有する電子部品であって、リード端子に素子を受ける素子受け部が設けられていることを特徴とする電子部品であって、リード端子と素子との半田接続を、余分な冶具を用いることなく実行できて作業効率が向上し、素子の位置ずれなども防止することができる。
【００１９】
本発明の請求項２に記載の発明は、素子受け部が素子を固定する部材であることを特徴とする請求項１に記載の電子部品であって、リード端子に素子を半田接続する際に、素子の位置ずれを防止することができる。
【００２０】
本発明の請求項３に記載の発明は、素子受け部が、素子の底面の一部を載せる底受け部と、素子の底面に設けられた位置決め部を有することを特徴とする請求項１乃至２のいずれかに記載の電子部品であって、リード端子に素子を半田接続する際に、素子の位置を確実に固定して決定でき、素子の位置ずれを防止することができる。
【００２１】
本発明の請求項４に記載の発明は、底受け部が、リード端子の先端に設けられた段落ち部であることを特徴とする請求項３に記載の電子部品であって、素子の位置固定を行う底受け部を簡単な構成で実現することができる。
【００２２】
本発明の請求項５に記載の発明は、位置決め部が、底受け部と対になる素子部の底面に設けられた嵌合部であることを特徴とする請求項３に記載の電子部品であって、素子の位置固定を行う位置決め部を、簡単な構成で実現することができる。
【００２３】
本発明の請求項６に記載の発明は、リード端子に形成された素子受け部が、素子の側面の少なくとも一部を受けるガイド片を有することを特徴とする請求項１〜５いずれか１記載の電子部品であって、リード端子に半田接続する素子の位置を確実に固定して、余分な冶具を用いることなく作業効率を向上し、半田接続後の素子の位置ずれを防止することができる。
【００２４】
本発明の請求項７に記載の発明は、リード端子に形成された素子受け部が、素子の底面と側面のそれぞれの少なくとも一部を受けるガイド片を有することを特徴とする１〜５いずれか１記載の電子部品であって、素子の固定を更に確実なものとできる。
【００２５】
本発明の請求項８に記載の発明は、リード端子に形成された素子受け部が、素子の底面と側面と端面のそれぞれの少なくとも一部を受けるガイド片を有することを特徴とする請求項１〜５いずれか１記載の電子部品であって、素子の固定をより確実にすることができる。
【００２６】
本発明の請求項９に記載の発明は、素子受け部が、端子部の全体にわたって設けられていることを特徴とする請求項８に記載の電子部品であって、素子固定を確実にすると共に、リード端子と素子との接合面積を増加させて、低抵抗化を実現することができる。
【００２７】
本発明の請求項１０に記載の発明は、素子の側面を受けるガイド片の幅が、素子の底面を受けるガイド片の幅よりも小さいことを特徴とする請求項７乃至８いずれか１に記載の電子部品であって、リード端子の形成から素子のモールドまでを含む工程を全自動化した場合に素子間間隔を狭いものとすることができる。
【００２８】
本発明の請求項１１に記載の発明は、複数の素子間に、素子もしくはリード端子もしくは両方の位置を決定する位置決め部材が設けられていることを特徴とする請求項１〜１０いずれか１記載の電子部品であって、素子間の間隔を確実の所要のものとすることができ、素子間の平行が損なわれることを防止できるものである。
【００２９】
本発明の請求項１２に記載の発明は、位置決め部材が、素子間隔を確保する非導電部材で形成されていることを特徴とする請求項１１に記載の電子部品であって、素子間の間隔を確実の所要のものとすることができ、素子間の平行が損なわれることを防止できるものである。
【００３０】
本発明の請求項１３に記載の発明は、素子が、内部電極が埋設された誘電体基体と、誘電体基体に設けられた一対の端子部を有する積層型コンデンサであることを特徴とする請求項１〜１２のいずれか１に記載の電子部品であって、素子間の位置ずれなどを発生させること無く、複数の積層型コンデンサをモールドした非常に小型の電子部品を構成することができる。
【００３１】
なお、本明細書においては積層型コンデンサを素子の例として説明しているが、これに限られるものではなく、積層型ではない通常のコンデンサ、抵抗、インダクタンス、フィルタなど種々の素子であっても同様である。
【００３２】
以下、図面を用いて説明する。
【００３３】
図１は本発明の実施の形態における積層型コンデンサの側面図、図２は本発明の実施の形態における積層型コンデンサの接続構成図、図３（ａ）は本発明の実施の形態における電子部品の斜視図、図３（ｂ）は本発明の実施の形態における電子部品の正面図、図３（ｃ）は本発明の実施の形態における電子部品の側面図、図４は従来の形態における積層型コンデンサの接続構成図、図５は従来の形態における積層型コンデンサの接続上面図、図６は従来の形態における電子部品の側断面図、図７、図８、図９、図１０、図１１は本発明の実施の形態における積層型コンデンサの接続斜視図、図１２は本発明の実施の形態における電子部品の正面図、図１３は本発明の実施の形態におけるリード端子の斜視図、図１４は本発明の実施の形態におけるリード端子部材の斜視図、図１５（ａ）は従来の電子部品の実装図、図１５（ｂ）は本発明の実施の形態における電子部品の実装図である。
【００３４】
１は積層型コンデンサ、２は誘電体基体、３は内部電極、４は端子部、５、６はリード端子、５ａ、６ａは実装部、７は電子部品、８は外装材、９は素子受け部、１０は段落ち部、１１は側面ガイド片、１２は底面ガイド片、１３は端面ガイド片、１４は底受け部、１５は嵌合部、１６は位置決め部材、１７は幅広部、１８は実装基板、１９、２０は線路、２１は共通部材面、３０は冶具、３１は固定部である。
【００３５】
ここで、積層型コンデンサ１は素子の一例であり、これ以外に積層型でないコンデンサ、抵抗、インダクタ、フィルタなどの種々のものであっても良く、いわゆる幅広く様々な種類を含む素子である。
【００３６】
また、一つの外装材８の中にインダクタとコンデンサなどの異なる種類の素子を混在させた複合部品としてもよいものである。また積層型コンデンサと通常のコンデンサを混在させても良く、容量値の異なるコンデンサを混在させてもよいものである。
【００３７】
図１〜図３から明らかな通り、二つの積層型コンデンサ１にそれぞれリード端子５、６が接続され、二つの積層型コンデンサ１とリード端子５、６の一部が外装材８によりモールドされて、外部に引き出されたリード端子５、６の一部である実装部５ａ、６ａが実装基板などへの実装に用いられる。
【００３８】
これにより電子部品は４端子の電子部品となって、２ラインの線路に一度に実装することが可能となって、小型化を可能とするものである。また、一度の実装で済むため、実装処理が短縮化され、実装コストが削減され、実装面積も削減される。更に、電子機器への悪影響を回避できるものである。
【００３９】
以下、各部の詳細について説明する。
【００４０】
まず、図１を用いて積層型コンデンサ１について説明する。
【００４１】
誘電体基体２は、誘電体で構成された基体で、例えば酸化チタンやチタン酸バリウムなどの誘電体材料が好適に用いられる。あるいはアルミナなども用いられる。このような材料を用いて適宜、必要な形状、大きさに形成されるものである。
【００４２】
内部電極３は、誘電体基体２内部に埋設された電極であって、内部電極３の構成材料としては、Ｎｉ、Ａｇ、Ｐｄ、Ｃｕ、Ａｕなどの少なくとも一つを含む金属材料が挙げられる。特に、Ｎｉ単体あるいはＮｉ合金を用いることでコスト面において有利となる。また、これらの合金や、表面にめっき処理が施されたものであってもよいものである。勿論、合金などであっても良い。また、内部電極３の厚みは１〜５μｍで構成される。また、隣接する内部電極３同士の間隔は１５μｍ以上とすることが好ましい。
【００４３】
内部電極３は端子部４と電気的に接続されており、端子部４の一方のみに接続する内部電極３と、端子部４の他方のみに接続する内部電極３が対向しており、この対向する内部電極３間において主な容量が発生する。
【００４４】
端子部４は内部電極３と接続されており、誘電体基体に一対に設けられ、通常はその両端に設けられることが多いが、両端以外に設けられてもよいものである。例えば、誘電体基体２の上下に形成されて、この上下に形成された端子部４と後に述べるリード端子５、６が接続されてもよいものである。また端子部４は、Ｃｕ、Ｚｎ、Ｎｉ、Ａｇ、Ａｕなどの少なくとも一つを含む材料で構成され、その表面は単層もしくは多層のめっき処理が施されていてもよい。
【００４５】
また、端子部４は金属キャップを誘電体基体２に接続して構成されてもよい。更に、端子部４の最外部（最表部）は融点が２００度以上の導電性材料で構成されることが好ましく、この構成によって、電子部品にリフローなどで高温がかけられたとしても、端子部４に熱的なダメージが加わることは無く、安定したリフロー特性を得ることができる。
【００４６】
積層型コンデンサ１の具体的な製造方法の一例としては、一方の面に内部電極３を塗布した誘電体シートを複数用意して、これらの誘電体シートを電極が直接接触しないように積層し、この積層体の両端に端子部４を形成することで作成される。
【００４７】
このとき、積層型コンデンサ１の大きさは、その長さをＬ１、高さをＬ２、幅をＬ３としたときに、
３．０ｍｍ≦Ｌ１≦５．５ｍｍ
０．５ｍｍ≦Ｌ２≦２．５ｍｍ
１．５ｍｍ≦Ｌ３≦３．５ｍｍ
となるように構成した。勿論、これよりも大きいサイズで形成してもよいものである。
【００４８】
Ｌ１〜Ｌ３を上記下限値より小さくすると、内部電極３の形成面積が不十分となったり、内部電極３相互の間隔が必然的に狭くなって、内部電極３の枚数を減らさなければならなくなって大きな容量値を得ることが困難となり、幅広い容量を有する電子部品を得ることが困難となる。
【００４９】
なお、複数の積層型コンデンサ１はそれぞれ容量値が異なってもよいものであり、例えば、モデムや電灯線通信モジュールなどの出力線路と入力線路のペア線路に実装される際に、それぞれの線路で要求される容量値が異なる場合に好適である。また、図１などでは、素子たる積層型コンデンサ１が二つの場合が示されているが、３以上であっても同様である。またモールドされる素子は、積層型コンデンサと、通常のコンデンサが混在しても
良く、あるいはコンデンサとインダクタが混在するなどであってもよいものである。
【００５０】
次にリード端子５、６について説明する。
【００５１】
リード端子５、６は図２、図３からも明らかな通り、積層型コンデンサ１の端子部４に接続されて、外部への引出が可能な状態となっている。これにより、あとに述べる外装材８にモールドされても、この外装材８の外部に電気接続可能なリード端子を引き出すことができて、実装基板へ実装し、内部にモールドされた積層型コンデンサ１をはじめとする素子との電気的接続が可能となる。
【００５２】
リード端子５、６の面たる構成材料としては、Ｆｅ、Ｃｕ、Ｎｉの少なくとも一つから選ばれる金属材料が好適に選択され、これらの材料を用いることによって電気的特性や加工性の面で有利である。また、これらの金属の合金であっても良く、表面に単層もしくは多層のめっき処理が施されていてもよいものである。
【００５３】
リード端子５、６の一般的構造としては、端子部４と接続部をもって接続され、外装材８の外報に向かって伸びた延伸部と、これを更に折り曲げて実装基板への実装を可能とした実装部５ａ、６ａを有するものである。また、図３（ｃ）に示されるように実装部５ａ、６ａを互いに向かい合う方向に折り曲げてもよいが、互いに異なる方向に折り曲げるいわゆるガルウイング型としてもよい。また、端子部４とリード端子５、６を接続する接続部は融点が２００度以上の接続材で構成されることが望ましく、この場合には電子部品の実装におけるリフローなどの熱的影響を受けることなく、特性劣化を生じさせることを防止できるものである。
【００５４】
また、端子部４が誘電体基体２の両端ではなく上下に設けられている場合には、これに合わせて上下に互い違いに接続して、その上で、外装材８の外に引き出しても良い。
【００５５】
また、リード端子５、６はそれぞれ外装材８の互いに対抗する面からそれぞれ引き出すことで、リード端子５とリード端子６の間隔を広げることができ、実装後のバランスもよくなるメリットがある。
【００５６】
また、図２にあるように、本実施の形態では二つの積層型コンデンサ１を一つにモールドするために、それぞれの積層型コンデンサ１に対して個別にリード端子５、６を接続する。図２には２つの積層型コンデンサ１にリード端子５、６が接続されているが、３以上の積層型コンデンサ１であってもよく、勿論、積層型コンデンサ以外の素子であってもよい。
【００５７】
更に、リード端子５、６間で発生する寄生容量は０．１ｐＦ〜５．０ｐＦに収めることが好ましい。寄生容量が５．０ｐＦより大きいと、電子部品を構成した際に容量ばらつきが非常に大きくなり、０．１ｐＦより小さくするには製造上の困難性を伴う不具合があるからである。また、必要に応じてリード端子５、６をトリミングして面積調整して、その寄生容量を事後的に調整することも好適である。
【００５８】
また、リード端子５、６は互いに略同一形状とすることで、部品点数の削減を行うことができ、生産性が向上すると共に、リード端子５、６を外装材８においてほぼ同じ高さから引き出すことができ、ほぼ同じ長さ分を引き出すことができるので、対象性の良い電子部品を製造することができる。
【００５９】
次に外装材８について説明する。
【００６０】
外装材８は図３に表されるとおり、二つの積層型コンデンサ１を一緒にモールドしている。積層型コンデンサ１とリード端子５、６の一部がモールドされている。外装材８によりモールドされることで、最終的な電子部品７となり、外形としては直方体に近い形状であるが、各辺や角部に面取りをつけることで耐衝撃性を向上させることが好適である。また、リード端子５、６の引出により、電子部品７の基板への実装が可能となっている。
【００６１】
外装材８としては、オプトクレゾールノボラック系、ビフェニール系、ペンタジエン系などのエポキシ樹脂が好適に用いられる。
【００６２】
また外装材８の表面と積層型コンデンサ１の表面の間隔の最小値（外装材８のもっとも肉厚が薄い部分）は０．１ｍｍ以上とすることで、外皮耐圧を向上させることができる。
【００６３】
また、外装材８のリード端子５、６が引き出される部分を他の部分よりも突出させることで、リード端子５、６の引出部の根元を強化することができる。これによりリード端子５、６の折れ曲がりなどを防止し、外部からの水分の混入などを防止しやすくなる。
【００６４】
ここで、電子部品７の製造方法の一例を説明する。
【００６５】
まず、積層型コンデンサ１にリード端子５、６が接続された素子体を二つ並べて、モールド成形機等を用いて、積層型コンデンサ１とリード端子５、６の一部を覆う。次に外装材８より引き出されたリード端子５、６の部分を図３（ｃ）のように折り曲げて電子部品が完成する。
【００６６】
次に、従来の形態との比較により、素子受け部９について説明する。
【００６７】
図４〜図６には従来の形態での積層型コンデンサ１とリード端子５、６の接続状態が表されている。
【００６８】
ここで、図４から明らかな通り、従来の形態ではリード端子５、６には素子受け部９が形成されていない。リード端子５、６に設けられた段落ち部１０の上に積層型コンデンサ１を搭載して、この段落ち部１０と端子部４とが半田付けにより接続される。このとき、リード端子５、６間に定められた位置決めされた状態で積層型コンデンサ１が接続される必要があるため、専用の冶具を用いて行う必要がある。例えば、リード端子５、６と積層型コンデンサ１を固定する冶具３０に一旦搭載して、それから半田を流し込んで半田付けが実行される。
【００６９】
冶具３０では、リード端子５、６がそれぞれ固定され、この固定されたリード端子５、６の上にさらに積層型コンデンサ１が搭載されて、固定部３１でリード端子５、６の上で固定される。このように積層型コンデンサ１とリード端子５、６が固定された状態で半田付けがなされる。
【００７０】
しかしながら、このとき半田が冶具３０に残るために、冶具３０からリード端子５、６が接続された積層型コンデンサ１が取り出されるときに、この半田に引きずられて積層型コンデンサ１がずれたりする。あるいは冶具３０に残った半田により次の積層型コンデンサ１とリード端子５、６の半田付け時に正確な位置決めができなくなることも生じる。
【００７１】
また、このような冶具３０を使う場合には、半田付けするたびに冶具３０を洗浄する必要があり、ライン処理を連続化できないなどの弊害が大きい。更に、冶具３０を用いて半田付けする必要があるために、作業効率が非常に悪く、製造コストの増加に跳ね返る。
【００７２】
図５には積層型コンデンサ１が斜めになって接続された状態が表されている。このように積層型コンデンサ１が斜めになってしまうと、積層型コンデンサ１間の距離が不均一となって、距離の近い部分が生じてしまうため素子間耐圧が不十分になってしまう。
【００７３】
あるいは、図６に示されるように、冶具３０に半田が吸われてしまい、段落ち部１０の半田量が不十分になるなどして、接続部の抵抗値が増加するなど、性能面への悪影響が生じる場合がある。これにより、素子の性能ばらつきが発生して、歩留まりの低下などによるコスト増が発生する。
【００７４】
これに対して、素子受け部９は、リード端子５、６の先端であって、積層型コンデンサ１の端子部４と接続される位置において形成されている。素子受け部９は積層型コンデンサ１などの素子をリード端子５、６と接続する際の位置を確実に決定するものであり、素子受け部９の存在により、リード端子５、６乗で積層型コンデンサ１が斜めに接続されたり、接続面積が低下したり、半田量が不十分となったりするのが防止される。
【００７５】
素子受け部９は、側面ガイド片１１、底面ガイド片１２、端面ガイド片１３から構成されている。それぞれのガイド片はリード端子５、６を折り曲げたりして形成される。また、これらのガイド片は積層型コンデンサ１の端子部４に半田付けされて、導電状態とされるため、リード端子５、６と同じ材料で構成されることが好適であり、半田実装が容易となるように、表面にめっき加工が施されていても良い。
【００７６】
端面ガイド片１３は、リード端子５、６の先端に設けられた段落ちであり、段落ちにより積層型コンデンサ１がリード端子５、６の長手方向に沿って位置ずれしないように固定することができる。
【００７７】
また側面ガイド片１１は、その側面ガイド片１１同士の間隔が積層型コンデンサ１の幅に合わされている事で、積層型コンデンサ１がリード端子５、６に対して横方向に位置ずれしないように固定される。
【００７８】
更に、底面ガイド片１２は、積層型コンデンサ１を受けることができるため、積層型コンデンサ１が上下にずれることがなく、簡単にリード端子５、６の先端に、積層型コンデンサ１を搭載することができるものである。
【００７９】
これらのガイド片から構成される素子受け部に、積層型コンデンサ１の端子部４が存在する端部が両端において隙間なく嵌合して、積層型コンデンサ１が確実に固定されるものである。
【００８０】
この素子受け部９が設けられたことにより、素子固定に必要となる余分な冶具を用いることなく、半田付けを行うことができ、作業効率が非常に高くなる。また、積層型コンデンサ１が確実に両端から固定されるため、図５に表されるようにリード端子５、６に接続された積層型コンデンサ１が斜めにずれることも無くなり、素子間耐圧の問題を生じさせない。更に、冶具に半田が漏れるなどによる、接続部の半田量不足も生じにくく、接続部での抵抗増大を防止することも可能である。
【００８１】
なお、素子受け部９を構成する側面ガイド片１１、底面ガイド片１２、端面ガイド片１３の全てではなく、これらのうちのいずれかだけ、もしくは２つの組み合わせからなる素子受け部９であっても、積層型コンデンサ１を固定することができるものである。
【００８２】
また、図８に表されるように素子受け部９における底面ガイド１２を側面ガイド１１ではなく端面ガイド１３と主に接続する形状にしてもよいものである。これにより、側面ガ
イド片１１の面積が増加して、積層型コンデンサ１の横方向への位置ずれ防止をより確実にすることが可能となり、最も大きな問題である素子間距離の不均一の発生による、素子間耐圧の低下を防止することができる。
【００８３】
また、図９に示されるように、素子受け部９を端子部４の全面を覆う形状としても良い。この場合には固定が更に確実となり、積層型コンデンサ１の端子部４と素子受け部９との接続面積が広がり、接続抵抗を低くすることができる。これにより電流損失を防止できるメリットがある。
【００８４】
次に、図１０を用いて、素子受け部９が底受け部や嵌合部などから構成される場合について説明する。
【００８５】
素子受け部９には底受け部１４が設けられ、積層型コンデンサ１の底面には位置決め部である嵌合部１５が設けられている。嵌合部１５は底受け部１４の幅や厚みと同じ大きさを持ち、適合にはめあわされることができる形状と大きさを有しているものである。
【００８６】
嵌合部１５に底受け部１４が嵌められる事で、リード端子５、６に対して積層型コンデンサ１が縦方向や横方向にずれることがなく固定される。また、接続時には予め底受け部１４か嵌合部１５のいずれかに半田を形成した上で、嵌合して圧着することで半田付け実装が実現される。これにより余分な冶具を用いて固定、接続させる必要がないため作業効率が向上する。また、積層型コンデンサ１とリード端子５、６が固定されていることで図５に示されるように斜めにずれて接続されることがなく、素子間隔が不均一になることも無い。勿論、冶具が不要であるので、冶具に半田が漏れ出すことでの実装精度の低下も生じない。
【００８７】
また、素子受け部を側面ガイド片１１などで構成する場合に比べて、底受け部１４や嵌合部１５により構成する場合には、素子受け部９の形成が容易であるというメリットがある。
【００８８】
次に、素子間に位置決め部材１６が設けられた場合について説明する。
【００８９】
位置決め部材１６は積層型コンデンサ１の間に配置され、積層型コンデンサ１の間隔を確保し積層型コンデンサ１の位置を決定するために用いられる部材である。素子間での電界結合するのを防止するために、位置決め部材１６は非導電材から形成されることが好ましい。例えば樹脂などで形成され、これを基準としてリード端子５、６と積層型コンデンサ１を配置してそれぞれを半田接続する。
【００９０】
このとき、例えば位置決め部材１６の側面にあわせてリード端子５、６を位置決めし、これに合わせて積層型コンデンサ１をリード端子５、６に配置して接続する。これにより、素子間隔の確保が実現される。また、リード端子５、６に底受け部１４を形成し、積層型コンデンサ１に嵌合部１５を形成して、リード端子５、６と積層型コンデンサ１との固定の確保と、素子間隔の確保の両方のメリットを実現することが可能となる。
【００９１】
また、外装材８の外部に引き出されたリード端子の先端に幅広部１７を形成することで、リード端子と実装基板との半田接続面積を増加させることができ、実装強度を向上させることができる。図１２にこの形態が表されている。幅広部は、リード端子５、６の実装位置の面積を拡大することで実現される。
【００９２】
幅広部１７は、リード端子５、６において電子部品７の底面側に折り曲げられた部分に渡って幅広とすることで、半田実装面積を確実に増加させることが可能となる。
【００９３】
また、図１３に示されるように、素子の側面を受ける側面ガイド片１１の幅が、底面ガイド片１２の幅よりも小さくされることも好適である。この場合には、まず材料の低減と素子固定のバランスが図られているというメリットがある。また、図１４に示されるように、このような素子受け部９をもつリード端子５、６は、隣接するリード端子に形成される側面ガイド片１１を共通部材面２１を分割して形成することで実現される。自動製造ラインを用いてリード端子の形成から積層型コンデンサの実装までを自動で行う場合には、リード端子は金属板の型抜きにより形成され、これがそのままの位置でライン上を流れて積層型コンデンサ１が実装されるため、側面ガイド片１１を共通部材面２１を分割して形成した場合には、リード端子間を狭いままで実装することができる。このため、リード端子の形成から、最終モールドまでの全てを自動ラインにて行う場合には、このように側面ガイド片１１を共通部材面２１の分割により形成し、結果として底面ガイド片１２よりも幅が狭い形状とすることも好適である。
【００９４】
最後に、図１５を用いて、電子部品および実装面積の小型化が実現されることを説明する。
【００９５】
図１５（ａ）には比較例としての一つの素子をモールドした電子部品を二つ実装した場合が表されており、図１５（ｂ）には本発明での、二つの素子をモールドした電子部品を一つ実装した場合が表されている。モデムや電灯線通信モジュールのように、出力データと入力データの２線式のラインのそれぞれにノイズカットなどの目的で積層型コンデンサ１やコンデンサをモールドした電子部品が実装される。
【００９６】
図１５（ａ）から明らかな通り、従来のような単一の素子をモールドした電子部品７では、実装するための処理手順が２回必要であり、更に、それぞれの電子部品７の有する大きさが大きいために、必要とする実装面積が大きくなる。また、二つの電子部品７のそれぞれのリード端子５、６の隣り合う間隔にあわせて、線路１９の間隔を広く取る必要があり、当然ながら実装面積の大型化、ならびに線路の引き回しが必要となる。
【００９７】
これに対して、図１５（ｂ）から明らかな通り、２つの素子をモールドした電子部品７であれば実装面積が小型化される。更に、リード端子５、６の隣り合う間隔も狭くなるために、線路２０の間隔も狭くすることができ、当然ながら実装面積の小型化が更に促進される。また、線路の引き回しも不要となる。このため線路引き回しにより発生する線路輻射や、他の実装部品への悪影響を回避できるメリットもある。勿論、実装時には一回の処理手順で線路上に実装することが可能であり、実装コストを低減できるものである。
【００９８】
これらは、一つの電子部品７に３以上の素子をモールドした場合であっても同様の効果を有するものである。
【００９９】
以上のように、リード端子５、６に素子受け部９を形成することで、余分な冶具を用いることなく素子とリード端子を確実に固定して接続することができるので、素子が斜めにずれて接続されることがなく、小型化を実現するために非常に素子間隔が狭くなる状態の中で、素子間耐圧を確保できる素子間距離を実現できる。
【０１００】
また、冶具を用いた半田接続が可能なことで、作業効率が大幅に向上し、製造コストの低減も図れるものである。
【０１０１】
また、以上に説明した構成とその効果は、高い耐圧が要求される高耐圧電子部品において、特に有用なものである。
【産業上の利用可能性】
【０１０２】
本発明は、本発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と、端子部に接続される一対のリード端子と、素子とリード端子の一部を覆う外装材を有する電子部品であって、リード端子に素子を受ける素子受け部が設けられている構成により、素子とリード端子の接続時において、余分な半田付け冶具を使用する必要がないので、作業効率の向上と、コスト低下が必要な用途にも適用できる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の実施の形態における積層型コンデンサの側面図
【図２】発明の実施の形態における積層型コンデンサの接続構成図
【図３】（ａ）本発明の実施の形態における電子部品の斜視図、（ｂ）本発明の実施の形態における電子部品の正面図、（ｃ）本発明の実施の形態における電子部品の側面図
【図４】従来の形態における積層型コンデンサの接続構成図
【図５】従来の形態における積層型コンデンサの接続上面図
【図６】従来の形態における電子部品の側断面図
【図７】本発明の実施の形態における積層型コンデンサの接続斜視図
【図８】本発明の実施の形態における積層型コンデンサの接続斜視図
【図９】本発明の実施の形態における積層型コンデンサの接続斜視図
【図１０】本発明の実施の形態における積層型コンデンサの接続斜視図
【図１１】本発明の実施の形態における積層型コンデンサの接続斜視図
【図１２】本発明の実施の形態における電子部品の正面図
【図１３】本発明の実施の形態におけるリード端子の斜視図
【図１４】本発明の実施の形態におけるリード端子部材の斜視図
【図１５】（ａ）従来の電子部品の実装図、（ｂ）本発明の実施の形態における電子部品の実装図
【符号の説明】
【０１０４】
１    積層型コンデンサ
２    誘電体基体
３    内部電極
４    端子部
５、６    リード端子
７    電子部品
８    外装材
９    素子受け部
１０    段落ち部
１１    側面ガイド片
１２    底面ガイド片
１３    端面ガイド片
１４    底受け部
１５    嵌合部
１６    位置決め部材
１７    幅広部
１８    実装基板
１９、２０    線路
２１    共通部材面
３０    冶具
３１    固定部
【図１】
2005183434.tif 000003
【図２】
2005183434.tif 000004
【図３】
2005183434.tif 000005
【図４】
2005183434.tif 000006
【図５】
2005183434.tif 000007
【図６】
2005183434.tif 000008
【図７】
2005183434.tif 000009
【図８】
2005183434.tif 000010
【図９】
2005183434.tif 000011
【図１０】
2005183434.tif 000012
【図１１】
2005183434.tif 000013
【図１２】
2005183434.tif 000014
【図１３】
2005183434.tif 000015
【図１４】
2005183434.tif 000016
【図１５】
2005183434.tif 000017