(57)【要約】      （修正有）【課題】高周波ノイズを抑圧する。【解決手段】ＰＮＰ型バイポーラトランジスタＱ１及びＱ２を有するミラー回路と、エミッタに電源電圧が印加されるＰＮＰ型バイポーラトランジスタＱ３と、ＰＮＰ型バイポーラトランジスタＱ１のコレクタに対してコレクタが接続されたＮＰＮ型バイポーラトランジスタＱ４と、ＰＮＰ型バイポーラトランジスタＱ２のコレクタに対してコレクタが接続されたＮＰＮ型バイポーラトランジスタＱ５とを備え、ＰＮＰ型バイポーラトランジスタＱ２のコレクタと、ＮＰＮ型バイポーラトランジスタＱ５のコレクタとの接続点に、ＰＮＰ型バイポーラトランジスタＱ３のベースが接続されており、ＮＰＮ型バイポーラトランジスタＱ４のベースと、ＮＰＮ型バイポーラトランジスタＱ５のベースと、ＰＮＰ型バイポーラトランジスタＱ３のコレクタとが接続されており、当該ベースの電圧を基準電圧として出力する基準電圧回路である。【選択図】図１
2005234769.tif 000002
【特許請求の範囲】
【請求項１】
それぞれエミッタに電圧が印加される第１のＰＮＰ型バイポーラトランジスタ及び第２のＰＮＰ型バイポーラトランジスタを有するミラー回路と、
エミッタに前記電圧が印加される第３のＰＮＰ型バイポーラトランジスタと、
前記第１のＰＮＰ型バイポーラトランジスタのコレクタに対してコレクタが接続された第４のＮＰＮ型バイポーラトランジスタと、
前記第２のＰＮＰ型バイポーラトランジスタのコレクタに対してコレクタが接続された第５のＮＰＮ型バイポーラトランジスタと、
を備え、
前記第２のＰＮＰ型バイポーラトランジスタの前記コレクタと、第５のＮＰＮ型バイポーラトランジスタの前記コレクタとの接続点に、前記第３のＰＮＰ型バイポーラトランジスタのベースが接続されており、
前記第４のＮＰＮ型バイポーラトランジスタのベースと、前記第５のＮＰＮ型バイポーラトランジスタのベースと、前記第３のＰＮＰ型バイポーラトランジスタのコレクタとが接続されており、当該接続された当該ベースの電圧を基準電圧として出力する、
基準電圧回路であって、
前記第１のＰＮＰ型バイポーラトランジスタ及び前記第２のＰＮＰ型バイポーラトランジスタのエミッタ接合実効面積が前記第３のＰＮＰ型バイポーラトランジスタのエミッタ接合実効面積より大きい、
ことを特徴とする基準電圧回路。
【請求項２】
前記第４のＰＮＰ型バイポーラトランジスタのエミッタ、及び前記第５のＰＮＰ型バイポーラトランジスタのエミッタには、所定の抵抗値を有する抵抗手段が接続されていることを特徴とする請求項１に記載の基準電圧回路。
【請求項３】
前記抵抗手段は、少なくとも二つの抵抗の直列回路で構成され、一方の前記抵抗と他方の前記抵抗との接続点には、前記第４のＮＰＮ型バイポーラトランジスタのエミッタが接続されていることを特徴とする請求項２に記載の基準電圧回路。
【請求項４】
それぞれエミッタに電圧が印加される第１のＰＮＰ型バイポーラトランジスタ及び第２のＰＮＰ型バイポーラトランジスタを有するミラー回路と、
前記第１のＰＮＰ型バイポーラトランジスタのコレクタに対してコレクタが接続された第４のＮＰＮ型バイポーラトランジスタと、
前記第２のＰＮＰ型バイポーラトランジスタのコレクタに対してコレクタが接続された第５のＮＰＮ型バイポーラトランジスタと、
を備え、
前記第４のＰＮＰ型バイポーラトランジスタのエミッタ、及び前記第５のＰＮＰ型バイポーラトランジスタのエミッタには、所定の抵抗値を有する抵抗手段が接続され、
前記第４のＮＰＮ型バイポーラトランジスタのベースと、前記第５のＮＰＮ型バイポーラトランジスタのベースとが接続されており、当該接続された当該ベースの電圧を基準電圧として出力する、
基準電圧回路であって、
前記第１のＰＮＰ型バイポーラトランジスタの前記コレクタの抵抗値、及び前記第２のＰＮＰ型バイポーラトランジスタの前記コレクタの抵抗値より、前記抵抗手段の前記抵抗値が小さい、
ことを特徴とする基準電圧回路。
【請求項５】
前記抵抗手段は、少なくとも二つの抵抗の直列回路で構成され、一方の前記抵抗と他方の前記抵抗との接続点には、前記第４のＮＰＮ型バイポーラトランジスタのエミッタが接続されていることを特徴とする請求項４に記載の基準電圧回路。
【請求項６】
さらに、エミッタに前記電圧が印加される第３のＰＮＰ型バイポーラトランジスタを備え、
前記第２のＰＮＰ型バイポーラトランジスタの前記コレクタと、第５のＮＰＮ型バイポーラトランジスタの前記コレクタとの接続点に、前記第３のＰＮＰ型バイポーラトランジスタのベースが接続されていることを特徴とする請求項５に記載の基準電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、耐ノイズ特性を向上できる基準電圧回路に関する。
【背景技術】
【０００２】
図３のブロック図に示すように、リニアレギュレータは、起動回路１００、基準電圧回路２００、誤差増幅回路３００、駆動回路４００、ＰＮＰ型の出力用バイポーラトランジスタＱout及び分割抵抗Ｒａ，Ｒｂで構成される。このような構成のリニアレギュレータは、よく知られており、出力負荷が変動しても出力電圧Ｖoutが一定となるように動作する。
【０００３】
このようなリニアレギュレータ等の電源回路に用いられる基準電圧回路２００として特例えば特開２００２−９１５８９号公報に記載の回路（例えば図２）がある。この公報に開示された基準電圧回路は、温度補償のためのバンドギャップ回路である。
【特許文献１】特開２００２−９１５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述の特開２００２−９１５８９号公報に記載のような基準電圧回路を採用した電源装置（例えば前述した図３のリニアレギュレータや高速スイッチングレギュレータ等）において、電源リップルリジェクション特性の測定をした場合、図２の一点鎖線に示すようなグラフが得られる。
【０００５】
なお、電源リップルリジェクション特性とは、例えば特開２００２−９１５８９号公報の図２に記載の基準電圧回路を用いた図３の電源装置において、電源電圧Vccに代えて１００ヘルツ〜１００キロ・ヘルツの高周波（リップル入力）信号を供給し、得られた出力電圧Voutをリーク成分の減衰率（出力リップル減衰率）として得られる特性である。図２の一点鎖線のグラフによれば、１００ヘルツ〜１００キロ・ヘルツの領域において、出力リップル減衰率が、１２０ヘルツで−６１デシベル、１キロ・ヘルツで−４３デシベル、１０キロ・ヘルツで−２３デシベルであって、十分な減衰率とは言えない。  
このような電源リップルリジェクション特性では、高周波ノイズ環境で電源装置を使用できないといった問題があった。
【０００６】
そこで、本発明の目的は、高周波ノイズを抑圧し、電源リップルリジェクション特性を改善できる基準電圧回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る基準電圧回路では、それぞれエミッタに電圧が印加される第１のＰＮＰ型バイポーラトランジスタ及び第２のＰＮＰ型バイポーラトランジスタを有するミラー回路と、エミッタに前記電圧が印加される第３のＰＮＰ型バイポーラトランジスタと、前記第１のＰＮＰ型バイポーラトランジスタのコレクタに対してコレクタが接続された第４のＮＰＮ型バイポーラトランジスタと、前記第２のＰＮＰ型バイポーラトランジスタのコレクタに対してコレクタが接続された第５のＮＰＮ型バイポーラトランジスタとを備え、前記第２のＰＮＰ型バイポーラトランジスタの前記コレクタと、第５のＮＰＮ型バイポーラトランジスタの前記コレクタとの接続点に、前記第３のＰＮＰ型バイポーラトランジスタのベースが接続されており、前記第４のＮＰＮ型バイポーラトランジスタのベースと、前記第５のＮＰＮ型バイポーラトランジスタのベースと、前記第３のＰＮＰ型バイポーラトランジスタのコレクタとが接続されており、当該接続された当該ベースの電圧を基準電圧として出力する基準電圧回路であって、前記第１のＰＮＰ型バイポーラトランジスタ及び前記第２のＰＮＰ型バイポーラトランジスタのエミッタ接合実効面積が前記第３のＰＮＰ型バイポーラトランジスタのエミッタ接合実効面積より大きい。
【０００８】
この基準電圧回路では、エミッタ接合実効面積に関し、第１及び第２の各ＰＮＰ型バイポーラトランジスタが前記第３のＰＮＰ型バイポーラトランジスタより大きい。すなわち、第３のＰＮＰ型バイポーラトランジスタを基準として、第１及び第２の各ＰＮＰ型バイポーラトランジスタの方がエミッタ接合実効面積が大きいため、そのエミッタ電流が大きくなる結果、エミッタ抵抗値が小さくなる。  
よって、第１及び第２の各ＰＮＰ型バイポーラトランジスタの電流増幅率を大きくできる。このため、第１及び第２の各ＰＮＰ型バイポーラトランジスタでもって、電源電圧等の電圧に重畳されるノイズを低減できる。
【０００９】
また、前記第４のＰＮＰ型バイポーラトランジスタのエミッタ、及び前記第５のＰＮＰ型バイポーラトランジスタのエミッタには、所定の抵抗値を有する抵抗手段が接続されていてもよい。
【００１０】
さらに、前記抵抗手段は、少なくとも二つの抵抗の直列回路で構成され、一方の前記抵抗と他方の前記抵抗との接続点には、前記第４のＮＰＮ型バイポーラトランジスタのエミッタが接続されていてもよい。
【００１１】
また、本発明に係る別の基準電圧回路では、それぞれエミッタに電圧が印加される第１のＰＮＰ型バイポーラトランジスタ及び第２のＰＮＰ型バイポーラトランジスタを有するミラー回路と、前記第１のＰＮＰ型バイポーラトランジスタのコレクタに対してコレクタが接続された第４のＮＰＮ型バイポーラトランジスタと、前記第２のＰＮＰ型バイポーラトランジスタのコレクタに対してコレクタが接続された第５のＮＰＮ型バイポーラトランジスタとを備え、前記第４のＰＮＰ型バイポーラトランジスタのエミッタ、及び前記第５のＰＮＰ型バイポーラトランジスタのエミッタには、所定の抵抗値を有する抵抗手段が接続され、前記第４のＮＰＮ型バイポーラトランジスタのベースと、前記第５のＮＰＮ型バイポーラトランジスタのベースとが接続されており、当該接続された当該ベースの電圧を基準電圧として出力する基準電圧回路であって、前記第１のＰＮＰ型バイポーラトランジスタの前記コレクタの抵抗値、及び前記第２のＰＮＰ型バイポーラトランジスタの前記コレクタの抵抗値より、前記抵抗手段の前記抵抗値が小さい。
【００１２】
第１及び第２のＰＮＰ型バイポーラトランジスタのコレクタの抵抗値より、抵抗手段の抵抗値が小さい。すなわち、第１及び第２のＰＮＰ型バイポーラトランジスタのコレクタの抵抗値を基準として、抵抗手段の抵抗値を小さくする結果、第４及び第５のＮＰＮ型バイポーラトランジスタにとって、そのエミッタ抵抗値を小さくする効果が得られる。よって、第４及び第５のＮＰＮ型バイポーラトランジスタの電流増幅率を大きくできる。したがって、これら第４及び第５のＮＰＮ型バイポーラトランジスタによって、電源電圧等の電圧に重畳されるノイズを低減できる。
【００１３】
また、前記抵抗手段は、少なくとも二つの抵抗の直列回路で構成され、一方の前記抵抗と他方の前記抵抗との接続点には、前記第４のＮＰＮ型バイポーラトランジスタのエミッタが接続されていてもよい。
【００１４】
さらに、エミッタに前記電圧が印加される第３のＰＮＰ型バイポーラトランジスタを備え、前記第２のＰＮＰ型バイポーラトランジスタの前記コレクタと、第５のＮＰＮ型バイポーラトランジスタの前記コレクタとの接続点に、前記第３のＰＮＰ型バイポーラトランジスタのベースが接続されていてもよい。
【発明の効果】
【００１５】
本発明に係る基準電圧回路では、特に高周波ノイズを抑圧し、電源リップルリジェクション特性を改善できる。よって、この基準電圧回路を用いた電源装置は、低周波はもとより高周波のノイズ環境でも使用可能となる。
【発明を実施するための最良の形態】
【００１６】
本実施の形態に係る基準電圧回路について、図１を参照して説明する。同図に示す基準電圧回路２００は、温度補償のためのバンドギャップ回路で構成される。この基準電圧回路２００は、ＰＮＰ型のバイポーラトランジスタ（以後、単に、「トランジスタ」と称する。）Ｑ１，Ｑ２，Ｑ３、ＮＰＮ型のバイポーラトランジスタ（以後、単に、「トランジスタ」と称する。）Ｑ４，Ｑ５、及び抵抗Ｒ１，Ｒ２，Ｒ３を備える。なお、トランジスタＱ１（第１のＰＮＰ型バイポーラトランジスタ）は負荷としての機能を果たす。抵抗Ｒ３は、その一端が電源電圧（電圧）Ｖccに接続されているとともに、その他端がトランジスタＱ１，Ｑ２，Ｑ３のエミッタに共通接続されている。トランジスタＱ１，Ｑ２は、各エミッタ同士及び各ベース同士が接続されているとともに、トランジスタＱ１のベースとコレクタが接続されている。よって、トランジスタＱ１，Ｑ２はミラー回路を構成する。
【００１７】
このような接続関係のトランジスタＱ１，Ｑ２でもって、定電流回路が構成される。このトランジスタＱ１のコレクタがトランジスタＱ４（第４のＮＰＮ型バイポーラトランジスタ）のコレクタに接続されているとともに、トランジスタＱ２（第２のＰＮＰ型バイポーラトランジスタ）のコレクタがトランジスタＱ５（第５のＮＰＮ型バイポーラトランジスタ）のコレクタに接続されている。これらトランジスタＱ２，Ｑ５のコレクタ同士の接続点に、トランジスタＱ３（第３のＰＮＰ型バイポーラトランジスタ）のベースが接続されている。トランジスタＱ４，Ｑ５のベース同士は互いに接続されており、これらベースに対し、トランジスタＱ３のコレクタが接続されている。トランジスタＱ５のエミッタには、抵抗Ｒ１，Ｒ２（抵抗手段）の直列回路が接続され、抵抗Ｒ１と抵抗Ｒ２との接続点には、トランジスタＱ４のエミッタが接続されている。なお、抵抗Ｒ２の一端は、図示の通り、接地されている。そして、このトランジスタＱ４，Ｑ５のベース電圧が基準電圧Vrefとして、図３の誤差増幅回路３００に供給される。
【００１８】
ここで、基準電圧回路２００によるバンドギャップ回路としての基本原理に関して説明する。両トランジスタＱ４，Ｑ５のベース・エミッタ接合部（ｐｎ接合面）の有効面積（エミッタ接合実効面積）の比率を例えば１：８に設定にする。すると、両トランジスタＱ４，Ｑ５のベース・エミッタ接合部の電流密度の比率は８：１となり、両トランジスタＱ４，Ｑ５に発生する順方向電圧の差でもって、絶対温度に対して正の温度特性を奏することができる。この正の温度特性でもって、ベース・エミッタ接合部がもともと有する負の温度特性を相殺することができる。この結果、温度特性がゼロの基準電圧回路２００が実現される。なお、基準電圧回路２００に実装する各トランジスタＱ１，Ｑ２，Ｑ３は、同一のものを用いる。すなわち、各トランジスタＱ１，Ｑ２，Ｑ３のエミッタ接合実効面積は同じとなる。
【００１９】
また、電源電圧Ｖccの変動に対し、基準電圧回路２００が基準電圧Vrefを一定に維持する動作に関して説明する。例えば、電源電圧Ｖccが上昇した結果、基準電圧Vref（トランジスタＱ４，Ｑ５のベース電圧）も上昇した場合を想定する。すなわち、トランジスタＱ４のコレクタ電流が増加する結果、トランジスタＱ１のコレクタ電流も増加する。よって、このトランジスタＱ１を含むミラー回路におけるトランジスタＱ２のコレクタ電流も増加する。この際、前述した通り、トランジスタＱ５は、そのベース・エミッタ接合部の電流密度がトランジスタＱ４より小さい。このため、コレクタ電流の増加は、トランジスタＱ４よりトランジスタＱ５の方が小さくなる。その結果、トランジスタＱ３は、そのベース電流が減少する結果、コレクタ電流が減少する。よって、上昇したトランジスタＱ４，Ｑ５のベース電圧、すなわち基準電圧Vrefは低下してほぼ一定に維持される。
【００２０】
＝＝＝実施例１＝＝＝
前述した基準電圧回路２００に関し、耐ノイズ特性を改善すべく改良した一実施例につき、図１を参照して説明する。本実施例では、エミッタ接合実効面積に関し、各トランジスタＱ１，Ｑ２をトランジスタＱ３より大きくする。例えば、トランジスタＱ３に対し、各トランジスタＱ１，Ｑ２のエミッタ接合実効面積の比率を１：４に設定する。すなわち、トランジスタＱ３を基準として、各トランジスタＱ１，Ｑ２のエミッタ接合実効面積が大きい。このことにより、各トランジスタＱ１，Ｑ２のエミッタ電流が大きくなる結果、エミッタ抵抗値が小さくなる。  
よって、各トランジスタＱ１，Ｑ２の電流増幅率を大きくできる。したがって、これらトランジスタＱ１，Ｑ２によって、基準電圧回路２００への電源電圧Vccに重畳されるノイズがより低減される。
【００２１】
なお、本実施例に係る発明では、様々な設計変更が可能であり、例えば、図１の抵抗Ｒ１，Ｒ２の直列回路の無い形態も可能である。
【００２２】
＝＝＝実施例２＝＝＝
前述した基準電圧回路２００に関し、耐ノイズ特性を改善すべく改良した別の一実施例につき、図１を参照して説明する。本実施例では、各トランジスタＱ１，Ｑ２のコレクタ抵抗値に比し、抵抗Ｒ１及び抵抗Ｒ２の各抵抗値を小さくする。例えば、本発明者は、抵抗Ｒ１及び抵抗Ｒ２の抵抗値をそれぞれ８．７ｋΩ及び４６ｋΩとしていた。これに対し、図１の本実施例の基準電圧回路２００では、抵抗Ｒ１の抵抗値を８４０Ω（所定の抵抗値，８．７ｋΩの１／１０以下）に設定するとともに、抵抗Ｒ２の抵抗値を６ｋΩ（所定の抵抗値，４６ｋΩの約１／８）に設定する。すなわち、各トランジスタＱ１，Ｑ２のコレクタ抵抗値を基準として、抵抗Ｒ１及び抵抗Ｒ２の各抵抗値を小さくする結果、各トランジスタＱ４，Ｑ５にとって、そのエミッタ抵抗値を小さくする効果が得られる。  
よって、各トランジスタＱ４，Ｑ５の電流増幅率を大きくできる。したがって、これらトランジスタＱ４，Ｑ５によって、基準電圧回路２００への電源電圧Vccに重畳されるノイズがより低減される。
【００２３】
なお、本実施例に係る発明では、様々な設計変更が可能であり、例えば、図１のトランジスタＱ３の無い形態も可能である。
【００２４】
＝＝＝電源リップルリジェクション特性の改善効果＝＝＝
発明が解決しようとする課題の項において図２を参照して説明した電源リップルリジェクション特性に関し、前述した実施例１，２を組み合わせた基準電圧回路２００の測定をした場合、図２の太線（本実施例）に示すようなグラフが得られた。すなわち、前述した背景技術における基準電圧回路の場合を示す一点鎖線のグラフに比し、本実施例の太線のグラフでは、出力リップル減衰率が、１２０ヘルツで−７７デシベル、１キロ・ヘルツで−６５デシベル、１０キロ・ヘルツで−４５デシベルとなり、高周波ノイズを２０デシベル以上に減衰する改善効果が得られることが確認された。
【００２５】
なお、実施例１，２を組み合わせた基準電圧回路２００（本実施例）とは、トランジスタＱ３に対し、各トランジスタＱ１，Ｑ２のエミッタ接合実効面積の比率を１：４に設定し、且つ、抵抗Ｒ１の抵抗値を８４０Ωに設定するとともに、抵抗Ｒ２の抵抗値を６ｋΩに設定したものをいう。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施の形態に係る基準電圧回路を示す回路図である。
【図２】背景技術及び本発明の一実施の形態に係る基準電圧回路それぞれの電源リップルリジェクション特性を示すグラフである。
【図３】背景技術及び本発明の一実施の形態に係る基準電圧回路を採用する電源回路の一例を示すブロック回路図である。
【符号の説明】
【００２７】
１００    起動回路
２００    基準電圧回路
２００    基準電圧回路
３００    誤差増幅回路
４００    駆動回路
Ｑout     ＰＮＰ型の出力用バイポーラトランジスタ
Ｑ１，Ｑ２，Ｑ３    ＰＮＰ型のバイポーラトランジスタ
Ｑ４，Ｑ５    ＮＰＮ型のバイポーラトランジスタ
Ｒａ，Ｒｂ    分割抵抗
Ｒ１，Ｒ２，Ｒ３    抵抗
【図１】
2005234769.tif 000003
【図２】
2005234769.tif 000004
【図３】
2005234769.tif 000005