(57)【要約】【課題】高速で、安価で、消費電力の小さい磁気メモリの提供。【解決手段】磁気メモリ内の導体を結合するための方法と装置。メモリ素子(104)は、第１の磁気メモリ素子(222)と、第１の磁気メモリ素子(222)に磁気的に結合された第１のグループの導体(229,230)と、第２の磁気メモリ素子(223)と、第２の磁気メモリ素子(223)に磁気的に結合された第２のグループの導体(230,231)とを含み、第２の磁気メモリ素子(223)は第１の磁気メモリ素子(222)に対して実質的に垂直方向に位置し、第１および第２のグループの導体は、少なくとも１つの導体(230)を共通に有する。【選択図】図６
2005072605.tif 000002
【特許請求の範囲】
【請求項１】
メモリ（１０４）であって、
第１の磁気メモリ素子（２２２）と、
前記第１の磁気メモリ素子（２２２）に磁気的に結合される第１のグループの導体（２２９、２３０）と、
第２の磁気メモリ素子（２２３）と、および
前記第２の磁気メモリ素子（２２３）に磁気的に結合される第２のグループの導体（２３０、２３１）とを備え、
前記第２のメモリ素子（２２３）が前記第１のメモリ素子（２２２）に対して実質的に垂直方向に位置し、前記第１のグループおよび前記第２のグループの導体が少なくとも１つの導体（２３０）を共通に有する、メモリ（１０４）。
【請求項２】
前記磁気メモリ素子（２２２、２２３）が、前記共通の導体（２３０）によって調整される磁気的な向きを有することができ、前記磁気メモリ素子（２２２、２２３）の磁気的な向きを調整するために必要とされる電力が、導体の数に依存し、前記メモリ素子（２２２、２２３）にデータを書き込むために用いられる導体の数が、３つまたはそれ未満である、請求項１に記載のメモリ。
【請求項３】
前記磁気メモリ素子（２２２、２２３）の磁気的な向きが、別個に調整される、請求項２に記載のメモリ。
【請求項４】
読出し動作および書込み動作が同時に実行される、請求項１に記載のメモリ。
【請求項５】
複数のメモリ素子（２２２、２２３）をモニタするステップであって、前記メモリ素子（２２２、２２３）が実質的に垂直方向に位置する、ステップと、
少なくとも２つのメモリ素子（２２２、２２３）に磁気的に結合される導体（２３０）を用いて前記メモリ素子（２２２、２２３）に磁界を与えるステップと、および
前記磁界を切り換えながら、前記メモリ素子（２２２、２２３）をモニタすることによりデジタル状態を判定するステップとを含む、方法。
【請求項６】
前記モニタすることが、前記メモリ素子（２２２、２２３）の抵抗を測定することを含む、請求項５に記載の方法。
【請求項７】
前記モニタすることが、前記メモリ素子（２２２、２２３）の抵抗の変化率を測定することを含む、請求項５に記載の方法。
【請求項８】
コンピュータ（１００）であって、
プロセッサ（１０２）と、
前記プロセッサ（１０２）に結合されたブリッジ論理デバイス（１０６）と、
前記プロセッサ（１０２）に結合されたメモリ（１０４）とを備え、そのメモリが、
別個の面上に存在する複数の磁気メモリ素子（２２２、２２３）と、および
別個の面上にある、前記メモリ素子に磁気的に結合される共通の導体（２３０）とを含む、コンピュータ。
【請求項９】
前記メモリ素子（２２２、２２３）がデジタル状態をさらに含み、前記共通の導体（２３０）が、前記複数の磁気メモリ素子（２２２、２２３）の前記デジタル状態を変更するために使用される、請求項２または８に記載のメモリ。
【請求項１０】
複数のメモリ素子（２２２、２２３）に対して共通の導体（２３０）を設けるステップであって、その共通の導体（２３０）が前記複数のメモリ素子（２２２、２２３）に磁気的に結合される、ステップと、
前記共通の導体（２３０）に電流を流すことにより磁界を誘導するステップと、および
前記誘導された磁界を用いて前記メモリ素子（２２２、２２３）のデジタル状態を変更するステップとを含み、
前記複数のメモリ素子（２２２、２２３）が同じ面の一部ではない、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリに関し、特に磁気メモリ内の導体を結合する方法および装置に関する。
【背景技術】
【０００２】
メモリデバイスは、コンピュータおよび電子回路を含む多くの分野で使用されている。場合によっては、メモリは、電荷を格納することができる記憶素子で実現されてきた。他の場合では、メモリは、磁気的な向きを格納することができる記憶素子で実現されている。固体磁気メモリアレイは、半導体処理技術を用いて構築される個々の記憶素子を含むことができる。
【０００３】
磁気メモリアレイの個々の磁気素子は、磁気特性が変化し、絶縁層によって分離される材料を含む。分離された材料の磁化は、同じ方向に（「平行」と呼ばれる）に向けられることができるか、またはそれらの向きは対向する方向に（「反平行」と呼ばれる）することができる。磁気素子の電気抵抗は、磁化の平行な向きまたは反平行な向きに応じて変化することができる。このようにして、平行状態および反平行状態に関連する電気抵抗にデジタル値（たとえば、１および０）を関連付けることにより、デジタル情報が格納され、取り出され得る。
【０００４】
メモリ素子の磁気的な向き（すなわち、平行または反平行）、および結果としてそのデジタル値は、メモリ素子内に磁界を誘導することによって設定され得る。メモリ素子に隣接して位置することができる導体に電流を流すことができ、結果として、その電流が、その隣接するメモリ素子内に磁界を誘導することができる。そして、誘導された磁界がメモリ素子の磁気的な向きを変更することができる。
【特許文献１】米国特許出願第１０／４６５，７１４号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
メモリは大衆消費電子製品に使用されることが多いことから、高速で、低コストで、低電力のメモリが望ましい。メモリチップの消費電力、速度、およびコストは、全チップ面積（すなわち、メモリ素子のアレイおよび付属回路の面積）に直接的に関係し、チップが大きければ大きいほど、製造するためのコストが多くかかる。結果として、１つのメモリアレイ内にメモリ素子を高密度に実装することにより、低コストのメモリを形成することができる。しかしながら、メモリ素子を構成する際に使用される導体によって、メモリ素子の密度が不都合に制限される場合があり、その導体がチップのサイズを大きくする可能性がある。
【０００６】
したがって、速度を高め、電力を減少させるための技術は、多くの場合にコストの増加をまねき、その逆もまた同様であるので、高速で、安価で、消費電力の小さいメモリを設計することは困難である可能性がある。
【課題を解決するための手段】
【０００７】
磁気メモリ内の導体を結合するための方法および装置が開示される。いくつかの実施形態において、メモリ素子は、第１の磁気メモリ素子と、第１の磁気メモリ素子に磁気的に結合された第１のグループの導体と、第２の磁気メモリ素子と、第２の磁気メモリ素子に磁気的に結合された第２のグループの導体とを含むことができ、第２の磁気メモリ素子は第１の磁気メモリ素子に対して実質的に垂直方向に位置し、第１および第２のグループの導体は、少なくとも１つの導体を共通に有することができる。
【発明の効果】
【０００８】
本発明によれば、複数のメモリ素子が、３つの導体を用いて所望のデジタル状態に選択的に書き込まれることが可能となり、その結果として、全体的な電力を節約することが可能になると共に、メモリデバイスを製造するのに必要な処理ステップを少なくすることが可能になる。また、複数のメモリ素子を同時に読み出すことも可能になるので、メモリ読出し時間を削減することも可能になる。
【発明を実施するための最良の形態】
【０００９】
ここで、本発明の種々の実施形態を詳細に説明するために、添付図面を参照する。
【００１０】
表記および用語
特定のシステム構成要素を参照するために、以下の説明および特許請求の範囲の全体にわたって、ある特定の用語が使用される。ある構成要素が企業によって異なる名称で呼ばれ得ることは、当業者には理解されよう。本明細書において、名称は異なるが、機能は異ならない構成要素を区別するつもりはない。以下の説明および特許請求の範囲では、用語「〜を含む」および「〜を備える」は広く解釈できるように用いられており、そのため、「以下に限定されないが、〜を含む」を意味するように解釈されるべきである。また、用語「〜を結合する」は、間接的または直接的な電気接続または機械的接続を意味することを意図している。したがって、第１のデバイスが第２のデバイスに結合される場合には、その接続は、直接的な接続によるか、または他のデバイスおよび接続を介した間接的な接続による。「磁気的に結合される」という言い回しは、第１の材料から発する磁界が第２の材料中に誘導される状態を表すことを意図している。たとえば、電流を伝送する導体が磁界を放出し、その磁界が磁気材料内に結合され得る。また、用語「磁化容易軸」電流は、磁気メモリ素子の磁化容易軸に沿って磁界を生成する電流のことを指す。同様に、用語「磁化困難軸」電流は、磁気メモリ素子の磁化困難軸に沿って磁界を生成する電流のことを指す。
【００１１】
図面および以下の説明は、本発明の種々の実施形態を対象にしている。これらの実施形態のうちの１つまたは複数の実施形態が好ましいかもしれないが、開示される実施形態は、開示の範囲を制限するものと解釈されたり、または別の方法で使用されたりすべきではない。さらに、以下の説明が幅広い応用形態を有しており、任意の実施形態の説明がその実施形態の例示的なものを意味しているにすぎないこと、および開示の範囲がその実施形態に限定されることを暗示するつもりはないことは、当業者には理解されよう。
【００１２】
本明細書に開示されるメモリ、およびメモリ消費電力を低減するための方法は、コンピュータシステムにおいて使用され得る。図１は、例示的なコンピュータシステム１００を示す。図１のコンピュータシステムは、ＣＰＵバスを介してブリッジ論理デバイス１０６に電気的に結合され得るＣＰＵ１０２を含む。そのブリッジ論理デバイス１０６は「ノースブリッジ」と呼ばれる場合もある。ノースブリッジ１０６は、メモリバスによって、メインメモリアレイ１０４に電気的に結合され、さらに、アドバンスドグラフィックスプロセッサ（ＡＧＰ）バスを介して、グラフィックスコントローラ１０８にも電気的に結合される。ノースブリッジ１０６は、ＣＰＵ１０２、メモリ１０４およびグラフィックスコントローラ１０８を、たとえばＰＣＩバスまたはＥＩＳＡバスのような一次拡張バス（バスＡ）を介して、システム内の他の周辺装置に結合することができる。オーディオ装置１１４およびネットワークインタフェースカード（ＮＩＣ）１１８のような、バスＡのバスプロトコルを用いて動作する種々の構成要素は、このバス上に存在することができる。これらの構成要素は、マザーボード上に集積されることができるか、またはバスＡに結合される拡張スロット１１０にプラグ接続され得る。
【００１３】
メインメモリアレイ１０４は半導体処理技術を用いて製造され得る。図２Ａは、ウェーハの形態の半導体基板２１０を示す。基板２１０は、シリコン、ゲルマニウム、ガリウムヒ素、または半導体特性を有する他の元素を含むことができる。回路およびメモリ素子は基板の面２１０Ａ上に集積されることができ、反対側の面２１０Ｂは実質的に空いたままにすることができる。図２Ｂは、基板２１０上に集積された回路２１２およびメモリ素子２１４を含む基板２１０の簡略化された断面を示す。回路２１２は、相補形金属酸化膜半導体（ＣＭＯＳ）タイプのトランジスタを含むことができる。他の技術（すなわち、バイポーラ、ＪＦＥＴ）を代わりに用いることもできる。回路２１２は、磁気メモリ２１４にデジタル情報を書き込み、かつその磁気メモリ２１４からデジタル情報を読み出すための回路を実現することができる。異なる材料および技術を使用することができるので、回路２１２およびメモリ２１４は別個に製造され得る。たとえば、図２Ｂでは、回路２１２内のトランジスタは、メモリ２１４のメモリ素子を集積する前に、集積回路上に集積され得る。
【００１４】
磁気メモリ２１４はメモリ素子を含むことができ、この場合、メモリ素子の磁気状態を変更することにより、メモリ素子に情報が格納され得る。図３は、メモリ素子２１５、およびメモリ素子に書込みを行うために使用され得る関連する導体２１６および２１７の具現化態様を示す。メモリ素子２１５は、いくつかの実施形態において固定された向きを備える（片側の破線矢印によって示される）磁化を有する基準層２１５Ａを含むことができる。これらの実施形態では、その固定された向きのために、層２１５Ａは「ピン留め」層とも呼ばれる場合がある。また、メモリ素子２１５は、層２１５Ａの上に集積される別の層２１５Ｂも含むことができ、層２１５Ａと２１５Ｂとの間には絶縁層２１５Ｃが配置される。このようにして、層２１５Ａおよび２１５Ｂは、層２１５Ｃの周囲にサンドイッチ状の構造を形成することができる。いくつかの実施形態では、層２１５Ｂは、変更可能な向きを備える磁化を有することができる（両側の破線矢印によって示される）。磁性層２１５を、ある特定の方向の磁界に曝露することにより、磁性層２１５Ｂ内の磁化の向きを変更することができる。したがって、層２１５Ｂは、固定された向きを有することができる層２１５Ａに対して、メモリ素子２１５の向きを格納することができるので、「データ」層と呼ばれる場合もある。
【００１５】
メモリ素子２１５の磁性層２１５Ａおよび２１５Ｂは、磁化の向きを定めるために、ある特定の軸に有利に働くように予め構成され得る。有利に働く磁化の向きは「磁化容易軸」と呼ばれる場合もある。たとえば、磁性層２１５Ｂの磁化容易軸は、図３においてＥＡと表記される。同様に、有利に働かない磁化の向きは、「磁化困難軸」と呼ばれる場合もある。層２１５Ｂの磁化困難軸は、図３においてＨＡと表記されており、磁化容易軸に対して直交することができる。メモリ素子２１５は、磁性層の磁気的な向きを変更するために必要とされる磁界が、磁化困難軸に沿ってよりも、磁化容易軸に沿ったほうが少なくなることができるように構成され得る。
【００１６】
図４Ａは、磁性層の磁気的な向きを変更することに関連するような、磁化容易軸に沿った磁界（ＢＥ）の絶対値と磁化困難軸に沿った磁界（ＢＨ）の絶対値との間の例示的な関係を示す。図４Ａに示される曲線は、磁性層（たとえば、図３の層２１５Ｂ）の磁化の向きが切り替わることができる磁気的な閾値を表すことができる。磁性層は、磁化容易軸方向の成分ＢＥと、磁化困難軸方向の成分ＢＨとを含む正味の磁界をかけられることができる。磁性層が、磁化閾値（図４Ａに示される）を上回る正味の磁界を受けるとき、その磁性層の磁気的な向きは変更され得る。さらに、磁化閾値よりも低い値では、磁性層に正味の磁界がかけられても、磁性層の向きが変更されるには不十分であろう。
【００１７】
たとえば、図４Ａに示される磁化閾値は、図３に示される層２１５Ｂの磁化特性に対応することができる。導体２１６の電流は、磁化困難軸に揃えられる磁界（図４ＡにＢＨ１として示される）を誘導することができ、導体２１７の電流は、磁化容易軸に揃えられる磁界（ＢＥ１として示される）を誘導することができる。図４Ａの破線は、磁界成分ＢＥ１およびＢＨ１が合わさって、点Ａにおける正味の磁界をもたらすことができることを示す。点Ａにおける正味の磁界は磁化閾値よりも小さいので、その正味の磁界は、磁性層の磁気的な向きが変更されるには不十分であるかもしれない。しかしながら、磁化困難軸成分がＢＨ２まで増やされ（破線によって示される）、一方、磁化容易軸磁界がＢＥ１で一定に保持される場合には、点Ｂにおける正味の磁界は、磁性層の向きが変更されるのに十分な大きさになることができる。図４Ａに示される関係は例示にすぎず、他の実行可能な関係があるかもしれない。たとえば、磁性層は、図４Ｂに示されるように、磁化困難軸か、または磁化容易軸かのいずれかの磁化閾値において固有の変化を有するように製造され得る。
【００１８】
図４Ｂを参照すると、磁化閾値が磁化困難軸ＢＨの方向において変更され得る。磁化困難軸を変更することは、導体２１６および２１７に対して磁気メモリ素子２１５を回転させることなどの種々の方法で実現できる。これらの実施形態では、磁性層の磁気的な向きが変更されるようにするには、磁化容易軸に沿って磁界を誘導することだけで十分であるかもしれない。たとえば、図４Ｂに示されるように、点Ｃにおける磁化容易軸磁界ＢＥ２は、単独で磁気的な閾値を越え、磁性層の磁気的な向きを変更するのに十分であろう。
【００１９】
再び図３を参照すると、層２１５Ｂの磁化の向きは、層２１５Ａの磁化に対して平行（すなわち、同じ方向を向く矢印）になるように、または層２１５Ａの磁化に対して反平行（すなわち、反対の方向を向く矢印）になるように調整され得る。層２１５Ａおよび２１５Ｂの相対的な磁気的な向き（平行または反平行）を変更することにより、層２１５Ｃの電気抵抗を変更することができる。層２１５Ｃの種々の電気抵抗をデジタル値に関連付けることにより、デジタル値が格納され得る。したがって、メモリ素子２１５は、時として磁気抵抗トンネル接合（ＭＴＪ）と呼ばれる。たとえば、メモリ素子２１５の両端に電位をかけることができ、それにより電流キャリアが層２１５Ｃを「突き抜ける」ことができる。電流の流れに対する電気抵抗が特徴付けられ、デジタル値に関連付けられることができ、たとえば、１ＭΩが測定されて、デジタル０に関連付けられることができ、１．１ＭΩが測定されて、デジタル１に関連付けられることができる。
【００２０】
メモリ素子２１５にデータ値を格納するために、書込み線２１６および２１７を用いることができる。図３に示される書込み線２１６、２１７とメモリ素子２１５との間の離隔距離は、明瞭化のために誇張されており、本発明の実施形態によれば、実際の離隔距離は概ね数百オングストローム以下にすることができる。別の実施形態は、メモリ素子２１５と物理的に直に接触する線２１６および２１７を含むことができ、線２１６または２１７のいずれかからメモリ素子２１５を分離する誘電体は用いられない。回路（図３には示されない）が書込み線２１６および２１７に電気的に結合され、電流Ｉ１およびＩ２を供給することができる。書込み線２１６の電流Ｉ１は磁界Ｂ１を生成することができ、同様に、書込み線２１７の電流Ｉ２は磁界Ｂ２を生成することができる。その際、磁界Ｂ１およびＢ２は合わさって、メモリ素子２１５内に誘導される磁界に寄与することができ、それらの磁界Ｂ１およびＢ２は、電流Ｉ１およびＩ２の強さと方向を調整することにより調整され得る。たとえば、電流Ｉ１およびＩ２の方向を逆にすることにより、磁界Ｂ１およびＢ２の向きが逆になる。したがって、層２１５Ａおよび２１５Ｂの磁化の向きは、平行または反平行に調整され得る。前述したように、磁気メモリ素子２１５は固有の磁化を有するように調整することができ、それにより、図４Ｂに示されるように、メモリ素子の切換え特性を変更することができる。
【００２１】
図５は、読出し線２１８および２１９を含む図３のメモリ素子２１５をさらに詳細に示す。メモリ素子からデータを読み出すために、図５に示されるように、読出し線２１８および２１９がメモリ素子に電気的に結合され得る。層間誘電体（ＩＬＤ）２２０が、書込み線２１６を読出し線２１８から電気的に分離する。同様に、ＩＬＤ２２１が、書込み線２１７を読出し線２１９から電気的に分離する。図３Ｂには読出し線および書込み線を分離するＩＬＤ２２０および２２１が示されるが、後の図面では明瞭化のために、読出し線および書込み線を分離するためのＩＬＤが示されない場合もある。ＩＬＤは、電気的分離のために、任意の読出しおよび書込み導体の対の間に含まれ得ることは理解されたい。さらに、読出し線２１８および書込み線２１６は同じ方向に延在するように示されるが、この実施形態は必須ではなく、読出し線２１８および書込み線２１６は互いに対して任意の方向に向けられることができる。同様に、読出し線２１９および書込み線２１７も互いに対して任意の方向に向けられることができる。回路（図５には示されない）が、メモリ素子２１５の読出しを容易にするために、読出し線２１８および２１９に電気的に結合され得る。
【００２２】
本発明の実施形態によれば、高密度のメモリアレイが互いに隣接して基板上に集積され得る。図６は、互いに対して実質的に垂直方向に位置する磁気メモリ素子２２２および２２３を示す。図６はメモリ素子２２３の真下にあるメモリ素子２２２を示すが、メモリ素子２２２と２２３との間に横方向のオフセットが存在してもよい。メモリ素子２２２は、読出し導体２２５および２２６に電気的に結合され得る。読出し導体２２５および２２６を用いて、メモリ素子２２２のデジタル状態を判定することができる。同様に、読出し導体２２７および２２８が磁気メモリ素子２２３に結合され、読出し導体２２７および２２８を用いて、メモリ素子２２３のデジタル状態を判定することができる。
【００２３】
メモリ素子２２２は、書込み導体２２９および２３０に磁気的に結合され得る。書込み導体２２９および２３０を用いて、メモリ素子２２２の磁気的な向きを調整することができる。同様に、書込み導体２３０および２３１がメモリ素子２２３に磁気的に結合されることができ、書込み導体２３０および２３１を用いて、メモリ素子２２３の磁気的な向きを調整することができる。メモリ素子２２２および２２３を互いの上に集積することにより、メモリ素子２２２および２２３の間で、共通の書込み導体が共有され得る。たとえば、書込み導体２３０は、メモリ素子２２２およびメモリ素子２２３の両方に磁気的に結合され得る。このようにして、１つまたは複数の導体をなくし、メモリデバイスを製造するのに必要な処理ステップを少なくすることができる。さらに、磁気メモリ素子に関連する種々の導体に電流を誘導することは、電力を消費するので、メモリ動作を実行するために使用される導体の数を減らすことにより、消費される電力量を結果として減らすこともできる。
【００２４】
メモリ素子２２２および２２３の磁化容易軸はＹ方向に構成されることができ、磁化困難軸はＸ方向に構成されることができる。ただし、Ｘ、Ｙ、Ｚ方向は図６に示されている。この構成では、書込み導体２２９および２３１に流れる電流は、磁化容易軸磁界に寄与することができ、共通の書込み導体２３０に流れる電流は、磁化困難軸磁界に寄与することができる。したがって、メモリ素子２２２および２２３の磁気的な向きを変化させる際に、磁化困難軸電流が導体２３０に流れることができる。磁化困難軸電流だけでは、メモリ素子２２２またはメモリ素子２２３の磁気的な向きを変化させるには不十分である。この状況は図４Ａの点Ａに関して示されている。メモリ素子の磁気的な向きを変更するために、メモリ素子の磁化容易軸書込み導体に磁化容易軸電流が必要とされる。たとえば、メモリ素子２２２の磁化の磁気的な向きは、磁化困難軸電流が導体２３０に流れている状態で、導体２２９に磁化容易軸電流を誘導することにより変更され得る。また、メモリ素子２２３の磁化の向きは、磁化困難軸電流が導体２３０に流れている状態で、導体２３１に磁化容易軸電流を誘導することにより変更され得る。したがって、メモリ素子２２２および２２３は、それらの磁気的な向きを、および結果としてそれらのデジタル状態を、別個に変更することができる。メモリ素子２２２および２２３は導体２３０、２２９および２３１に電流を印加することにより、同時に書き込まれ得る。したがって、２つのメモリ素子が３つの電流を用いて書き込まれることができるので、用いられるエネルギーの量を削減することができる。
【００２５】
代案として、メモリ素子２２２および２２３の磁化容易軸がＸ方向に延在する場合には、共通の書込み導体２３０の電流が磁化容易軸磁界を生成する。メモリ素子２２２および２２３は、たとえば、共通の書込み導体２３０ならびに導体２２９および２３１に電流を誘導することにより、同時に書き込まれ得る。
【００２６】
さらに、磁化容易軸または磁化困難軸は、磁化容易軸電流のみ、または磁化困難軸電流のみを印加することにより、メモリ素子に書込みが行われ得るように変更され得る。たとえば、図４Ｂに示された切換え閾値が当てはまるような変更を、メモリ素子に加えることができる。これらの実施形態では、メモリ素子の磁気的な向きは、磁化容易軸磁界のみ（たとえば、図４Ｂの点Ｃ）をかけることにより変更され得る。したがって、図６に戻って参照すると、メモリ素子２２２が変更された磁化閾値特性を含む場合には、書込み導体２２９の電流のみによって、メモリ素子２２２の磁気的な向きが変更されることが可能になる。同様に、メモリ素子２２３が変更された磁化閾値特性を含む場合には、メモリ素子２２３の磁気的な向きを変更するのに、書込み導体２３１の電流だけで十分であろう。
【００２７】
共通の書込み導体２３０を用いて、メモリ素子２２２および２２３にデータを選択的に書き込むことができる。たとえば、図６に示される構造は、多くのメモリ素子が書込み導体２３０に結合される、メモリ素子のアレイで実現され得る。したがって、導体２３０が磁化容易軸電流に相当する場合には、書込み導体２３０に磁気的に結合されるアレイ内の全てのメモリ素子は、共通の書込み導体２３０に十分な量の電流を誘導することにより同時に変更され得る。たとえば、書込み導体２３０に磁気的に結合される全てのメモリ素子は、１に書き込まれ得る。その後、共通の書込み導体２３０の電流（磁化容易軸電流）を減らすとともに、書込み導体２２９および／または２３１に適切な電流（磁化困難軸電流）を誘導することにより、所望のメモリ素子が逆のデジタル状態に書き込まれ得る。このようにして、メモリ素子２２２および／または２２３が、３つの導体を用いて所望のデジタル状態に選択的に書き込まれることができ、その結果として、全体的な電力を節約することができる。
【００２８】
「Retrieving Data Stored in a Magnetic Integrated Memory」と題する特許文献１に開示された非破壊読出し技術は、本明細書に開示される種々の実施形態において実施され得る。たとえば、図６を参照すると、読出し回路（図６には示されない）が、読出し導体２２５および２２６を介して、メモリ素子２２２の抵抗をモニタすることができる。同時に、共通の書込み導体２３０に電流を流すことができ、この例では、それによりメモリ素子２２２の磁化困難軸に沿って磁界を誘導することができる。磁化困難軸に沿って誘導された磁界は、メモリ素子２２２の磁気的な向きを変更するには不十分である。しかしながら、磁化困難軸磁界は、その磁界がオンおよびオフに切り換えられる際に、メモリ素子の抵抗に一時的に摂動を起こさせるのに十分であるかもしれない。電流が切り換えられる際のメモリ素子２２２の抵抗の変化率をモニタすることにより、メモリ素子２２２の磁化の向きを判定することができる。さらに、導体２３０はメモリ素子２２２およびメモリ素子２２３の両方に磁気的に結合することができるので、導体２３０を用いて、メモリ素子２２２およびメモリ素子２２３の磁気的な向きを同時に判定することができる。したがって、複数のメモリ素子が同時に読み出されることができるので、メモリ読出し時間を削減することができる。
【００２９】
上記の説明は、本発明の原理および種々の実施形態を例示することを意図している。ひとたび、上記の開示が十分に理解されたなら、いくつかの変形および修正が当業者には明らかになるであろう。たとえば、本発明の実施形態のうちのいくつかに関連して、磁気抵抗メモリ素子が開示されたが、本開示の範囲から逸脱することなく、抵抗が変化する他のメモリデバイスも実現され得る。
【００３０】
さらに、図６は互いに対して概ね垂直方向に位置する２つのメモリ素子を示すが、さらに積み重ねることも可能である。たとえば、磁気メモリ素子間に磁性導体が挟まれて、複数のメモリ素子が互いに対して概ね垂直に積重され得る。このようにして、挟まれた導体を用いて、積重された磁気メモリ素子の磁気的な状態を調整することができる。さらに、磁化容易軸および磁化困難軸は、任意の方向に構成されることができ、本明細書に記載されたような磁化容易軸および磁化困難軸の役割は、入れ換えられてもよい。さらに、互いに対して垂直方向に隣接するメモリ素子は、共通の導体を用いて、逆のデジタル状態に書き込まれ得る。たとえば、下側のメモリ素子がローに書き込まれ、上側のメモリ素子がハイに書き込まれ得る。このようにして、上側および下側の両方のメモリ素子で、差動センシング技術が実行されることができ、それにより読出し動作の精度を高めることができる。添付の特許請求の範囲は、全てのそのような変形および修正を含むように解釈されることが意図されている。
【図面の簡単な説明】
【００３１】
【図１】本発明の種々の実施形態による例示的なコンピュータシステムを示す図である。
【図２Ａ】本発明の種々の実施形態によるウェーハの形態の基板を示す図である。
【図２Ｂ】本発明の種々の実施形態による磁気メモリを含む集積回路の簡略化された断面図である。
【図３】本発明の実施形態による磁気メモリ素子の例示的な具現化態様を示す図である。
【図４Ａ】本発明の実施形態による例示的なメモリ素子の磁気的な向きの軸間の例示的な関係を示す図である。
【図４Ｂ】本発明の実施形態による、磁化困難軸が変更された場合の、例示的なメモリ素子の磁気的な向きの軸間の例示的な関係を示す図である。
【図５】本発明の実施形態による読出しおよび書込み導体を含む磁気メモリ素子の例示的な具現化態様を示す図である。
【図６】本発明の実施形態による垂直に配置された磁気メモリ素子の例示的な実施形態を示す図である。
【符号の説明】
【００３２】
100  コンピュータシステム
102  ＣＰＵ（プロセッサ）
104  メインメモリアレイ
106  ブリッジ論理デバイス
210  半導体基板
222、223  磁気メモリ素子
225、226、227、228  読出し導体
229、231  書込み導体
230  共通の書込み導体
【図１】
2005072605.tif 000003
【図２Ａ】
2005072605.tif 000004
【図２Ｂ】
2005072605.tif 000005
【図３】
2005072605.tif 000006
【図４Ａ】
2005072605.tif 000007
【図４Ｂ】
2005072605.tif 000008
【図５】
2005072605.tif 000009
【図６】
2005072605.tif 000010