(57)【要約】【課題】  ＨＡＲＱによる再送処理において、必要となるメモリ容量を削減すると共に、再送回数が多くなっても容易に変更設計を可能とする。【解決手段】  再送情報合成装置は、無線通信を介して受信した情報を、自動再送要求により再送された再送情報と合成して自動再送要求の誤り検出の前にデコーダ１９により誤り訂正復号して再生可能に出力する再送情報合成装置において、受信した情報及び再送情報を記憶するデータバッファ１８と、カウンタ１１からの再送回数毎に更新される制御値に基づいて、受信した情報を更新される制御値と順次ビットシフタ１６により演算すると共にデータバッファ１８に記憶された再送情報を更新される制御値と順次ビットシフタ１５により演算して両者を加算器１７で合成する。【選択図】        図２
2005094231.tif 000002
【特許請求の範囲】
【請求項１】
無線通信を介して受信した情報を、自動再送要求により再送された再送情報と合成して自動再送要求の誤り検出の前に誤り訂正復号して再生可能に出力する再送情報合成装置において、
上記受信した情報及び上記再送情報を記憶する記憶手段と、
上記再送回数毎に更新される制御値に基づいて、上記受信した情報を上記更新される制御値と順次演算すると共に上記記憶手段に記憶された上記再送情報を上記更新される制御値と順次演算して両者を合成する演算処理手段と
を備えたことを特徴とする再送情報合成装置。
【請求項２】
請求項１記載の再送情報合成装置において、
上記制御値は、上記再送回数毎にビット数を増加させて更新され、上記演算処理手段は、上記受信した情報を上記ビット数に対応して順次ビットシフト演算すると共に上記記憶手段に記憶された上記再送情報を上記ビット数に対応して順次ビットシフト演算して両者を合成することを特徴とする再送情報合成装置。
【請求項３】
無線通信を介して受信した情報を、自動再送要求により再送された再送情報と合成して自動再送要求の誤り検出の前に誤り訂正復号して再生可能に出力する再送情報合成処理を行う通信端末装置において、
上記受信した情報及び上記再送情報を記憶する記憶手段と、
上記再送回数毎に更新される制御値に基づいて、上記受信した情報を上記更新される制御値と順次演算すると共に上記記憶手段に記憶された上記再送情報を上記更新される制御値と順次演算して両者を合成する演算処理手段と
を備えたことを特徴とする通信端末装置。
【請求項４】
請求項３記載の通信端末装置において、
上記制御値は、上記再送回数毎にビット数を増加させて更新され、上記演算処理手段は、上記受信した情報を上記ビット数に対応して順次ビットシフト演算すると共に上記記憶手段に記憶された上記再送情報を上記ビット数に対応して順次ビットシフト演算して両者を合成することを特徴とする通信端末装置。
【請求項５】
無線通信を介して受信した情報を、自動再送要求により再送された再送情報と合成して自動再送要求の誤り検出の前に誤り訂正復号して再生可能に出力する再送情報合成方法において、
上記受信した情報及び上記再送情報を記憶手段に記憶するステップと、
上記再送回数毎に更新される制御値に基づいて、上記受信した情報を上記更新される制御値と順次演算すると共に上記記憶手段に記憶された上記再送情報を上記更新される制御値と順次演算して両者を演算処理手段により合成するステップと
を備えたことを特徴とする再送情報合成方法。
【請求項６】
請求項５記載の再送情報合成方法において、
上記制御値は、上記再送回数毎にビット数を増加させて更新され、上記演算処理手段は、上記受信した情報を上記ビット数に対応して順次ビットシフト演算すると共に上記記憶手段に記憶された上記再送情報を上記ビット数に対応して順次ビットシフト演算して両者を合成することを特徴とする再送情報合成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、再送情報の処理を行う再送情報合成装置、通信端末装置および再送情報合成方法に関する。
【背景技術】
【０００２】
従来、携帯通信端末装置における誤り訂正にはチャネル符号化（誤り訂正符号化）と自動再送要求（ＡＲＱ:Automatic  Repeat  Request）があった。これに対して伝搬路の状態に応じて最適な変調方式、符号化方式を選択してスループットの向上を図る適応型変調復調・誤り訂正の適用に際して、測定誤差、制御遅延等に起因したパケット誤りが避けられないため、非特許文献１に示すように、誤り訂正機能を組み込んだＨＡＲＱ（ハブリッド（Hybrid）ＡＲＱ）という技術が採用されていた。
【０００３】
このＨＡＲＱとは、従来からある無線プロトコルなどの上位レイヤで提供されていたＡＲＱによる再送技術を物理層で実施し、さらに誤り訂正機能と組み合わせて行う再送方法である。これにより、物理層から上位レイヤに供給されるデータの信頼性を向上させることができる。上位レイヤの再送技術であるＡＲＱでは、受信に失敗したデータは棄却され、再送されてくるデータを待つという動作が一般的であるが、ＨＡＲＱでは受信に失敗したデータを誤り訂正器の復号前データとして保持し、再送データと合成して復号する。受信に失敗したデータと再送データとを合成することにより、データの信頼性を示す尤度を向上させることができ、復号に成功する可能性を高くすることができる。
【０００４】
【非特許文献１】立川  敬二著、「Ｗ−ＣＤＭＡ移動通信方式」丸善出版、平成１３年６月２５日、ｐ．４８−５０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した理由からデータ受信側では、誤り訂正復号前の受信データを保持するためのメモリが必要になる。特に、高速通信などでは扱うデータ量が多くなるため、メモリ容量は非常に大きくなるという不都合があった。
【０００６】
また、図８に示す従来方法の処理テーブルのように、受信に失敗してバッファ８３で示すメモリに保持するデータと各入力データ８１に示す再送データとを処理８２で示すように合成するため、合成を行う回数が多いと、バッファ８３で示すメモリに保持するデータのビット数が増加するいわゆる桁上がりなどが生じる可能性がある。そのため、合成によりデータのビット数がメモリ容量を超えてメモリが飽和しないように設計する必要があるという不都合があった。
【０００７】
そこで、本発明は、ＨＡＲＱによる再送処理において、必要となるメモリ容量を削減すると共に、再送回数が多くなっても容易に変更設計を可能とする再送情報合成装置、通信端末装置および再送情報合成方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決し、本発明の目的を達成するため、本発明の再送情報合成装置は、無線通信を介して受信した情報を、自動再送要求により再送された再送情報と合成して自動再送要求の誤り検出の前に誤り訂正復号して再生可能に出力する再送情報合成装置において、受信した情報及び再送情報を記憶する記憶手段と、再送回数毎に更新される制御値に基づいて、受信した情報を更新される制御値と順次演算すると共に記憶手段に記憶された再送情報を更新される制御値と順次演算して両者を合成する演算処理手段とを備えたものである。
【０００９】
本発明の再送情報合成装置によれば、以下の作用を奏する。記憶手段は受信した情報および再送情報を記憶する。再送回数が増えると記憶手段の記憶量が増加する。そこで、演算処理手段は、再送回数毎に更新される制御値に基づいて、受信した情報を更新される制御値と順次演算すると共に記憶手段に記憶された再送情報を更新される制御値と順次演算して両者を合成する。これにより、演算処理手段は、この再送回数毎に更新される制御値を用いて記憶手段に記憶される再送情報の増加を抑制する。また、再送回数が増えても記憶手段の容量を増やすことなく制御値のみを拡張することにより設計変更可能とする。
【００１０】
また、本発明の通信端末装置は、無線通信を介して受信した情報を、自動再送要求により再送された再送情報と合成して自動再送要求の誤り検出の前に誤り訂正復号して再生可能に出力する再送情報合成処理を行う携帯通信端末装置において、受信した情報及び再送情報を記憶する記憶手段と、再送回数毎に更新される制御値に基づいて、受信した情報を更新される制御値と順次演算すると共に記憶手段に記憶された再送情報を更新される制御値と順次演算して両者を合成する演算処理手段とを備えたものである。
【００１１】
本発明の通信端末装置によれば、以下の作用を奏する。記憶手段は受信した情報および再送情報を記憶する。再送回数が増えると記憶手段の記憶量が増加する。そこで、演算処理手段は、再送回数毎に更新される制御値に基づいて、受信した情報を更新される制御値と順次演算すると共に記憶手段に記憶された再送情報を更新される制御値と順次演算して両者を合成する。これにより、演算処理手段は、この再送回数毎に更新される制御値を用いて記憶手段に記憶される再送情報の増加を抑制する。また、再送回数が増えても記憶手段の容量を増やすことなく制御値のみを拡張することにより設計変更可能とする。
【００１２】
また、本発明の再送情報合成方法は、無線通信を介して受信した情報を、自動再送要求により再送された再送情報と合成して自動再送要求の誤り検出の前に誤り訂正復号して再生可能に出力する再送情報合成方法において、受信した情報及び再送情報を記憶手段に記憶するステップと、再送回数毎に更新される制御値に基づいて、受信した情報を更新される制御値と順次演算すると共に記憶手段に記憶された再送情報を更新される制御値と順次演算して両者を演算処理手段により合成するステップとを備えたものである。
【００１３】
本発明の再送情報合成方法によれば、以下の作用を奏する。記憶のステップでは、記憶手段は受信した情報および再送情報を記憶する。再送回数が増えると記憶手段の記憶量が増加する。そこで、処理ステップでは、演算処理手段は、再送回数毎に更新される制御値に基づいて、受信した情報を更新される制御値と順次演算すると共に記憶手段に記憶された再送情報を更新される制御値と順次演算して両者を合成する。これにより、演算処理手段は、この再送回数毎に更新される制御値を用いて記憶手段に記憶される再送情報の増加を抑制する処理をする。また、再送回数が増えても記憶手段の容量を増やすことなく制御値のみを拡張することにより設計変更可能とする。
【発明の効果】
【００１４】
本発明の再送情報合成装置によれば、再送回数毎に更新される制御値を用いて記憶手段に記憶される再送情報の増加を抑制して、記憶手段の記憶容量を削減した再送情報合成装置を提供することができる。また、再送回数が増えても記憶手段の容量を増やすことなく制御値のみを拡張することにより容易に設計変更することで、再送情報合成装置における設計の自由度を向上させることができる。
【００１５】
また、本発明の通信端末装置によれば、再送回数毎に更新される制御値を用いて記憶手段に記憶される再送情報の増加を抑制して、記憶手段の記憶容量を削減した通信端末装置を提供することができる。また、再送回数が増えても記憶手段の容量を増やすことなく制御値のみを拡張することにより容易に設計変更することで、通信端末装置における設計の自由度を向上させることができる。
【００１６】
本発明の再送情報合成方法によれば、再送回数毎に更新される制御値を用いて記憶手段に記憶される再送情報の増加を抑制する処理をして、記憶手段の記憶容量を削減する処理をした再送情報合成方法を提供することができる。また、再送回数が増えても記憶手段の容量を増やすことなく制御値のみを拡張する処理をすることにより容易に設計変更することで、再送情報合成方法における設計の自由度を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の実施の形態の再送情報合成装置が適用される携帯端末装置の構成を示すブロック図である。この携帯端末装置は、例えば、Ｗ−ＣＤＭＡ（Wideband-Code Division Multiple Access）方式に適用可能な構成を想定している。
【００１８】
図１において、携帯端末装置にアンテナ１を介して無線通信により入力した受信信号は、ＲＦ処理部２において低雑音増幅器で増幅され、高周波数から中間周波数に周波数変換された後、自動利得制御増幅器で線形増幅される。
【００１９】
また、通信処理部３において、増幅後の信号は直交検波されて、同相及び直交成分を生じる。この同相及び直交成分のアナログ信号は、Ａ／Ｄ変換器でディジタル信号に変換される。さらにディジタル値変換された同相及び直交成分はルートナイキストフィルタで帯域制限後、拡散された受信信号の拡散符号と同一の拡散符号で、逆拡散することにより、伝搬遅延時間の異なる複数のマルチパス成分に時間分離される。
【００２０】
時間分離されたパスはコヒーレントレイク合成され、レイク合成後のデータ系列は、デインターリーブ及びチャネル復号による誤り訂正復号の後、２値のデータ判定が行われ、送信データ系列が再生される。再生データ系列から各トランスポートチャネルへの分離およびブロック誤りの検出が行われ、再生データが出力される。
【００２１】
出力された再生データは制御部４の上位レイヤのアプリケーションソフトウエア処理部に転送される。ユーザーがキー入力部５にキー入力することにより、制御部４の上位レイヤのアプリケーションソフトウエア処理部は表示部６に再生データおよび再生状態の表示を行う。
【００２２】
上述した携帯端末装置の通信処理部３の誤り訂正復号処理において、本発明の実施の形態の再送情報合成装置が適用される。以下、この再送情報合成装置について説明する。
【００２３】
図２は、再送情報合成装置の構成を示すブロック図である。この再送情報合成装置は、ＨＡＲＱ合成を行うために必要となるメモリを効率的に利用することができると共に設計することができる構成を想定している。
【００２４】
まず、再送情報合成装置の概要を説明する。誤り訂正処理のために再送情報合成装置のデコーダに対する入力データがＮビット／１ワードで量子化されているものとする。また、デコーダの符号化長をＬワードとする。このとき、ＨＡＲＱによる再送回数を最大Ｍ回として必要となるメモリの記憶データ量のビット数を求めると、桁上がりを考慮して、数１式として、あらわすことができる。
【００２５】
【数１】
2005094231.tif 000003
【００２６】
一般的には、ＨＡＲＱの再送回数の最大値は上位パラメタにより指定できるようになっていることが多い。具体的には、８回、１６回といった値が採用されていることが多い。このため、最大の再送回数が大きくなるにしたがって、設計上、必要となるメモリ数は数２式に示す分だけ、多く必要になる。
【００２７】
【数２】
2005094231.tif 000004
【００２８】
このため、図５に示す数学的平均の処理テーブルのように、受信に失敗してバッファ５３で示すメモリに保持するデータと各入力データ５１に示す再送データとを処理５２で示すように合成する際に、前回の受信に失敗してバッファ５３で示すメモリに保持するデータに対して、順次・・２／３、３／４、４／５・・・などの値を乗算して平均処理をすることにより、メモリ数を抑制することができる。しかし、分数の乗算は回路構成が複雑となる。
【００２９】
そこで、本発明の実施の形態の再送情報合成装置では、図６に示すメモリ制御値を用いた処理テーブルのように、メモリとなるデータバッファの容量を再送回数によらずに、一定にするために、受信に失敗してバッファ６３で示すメモリに保持するデータと各入力データ６１に示す再送データとを処理６２で示すように合成する際に、１／２、１／４、１／８、・・・などの２の累乗分の１で表されるメモリ制御値６４という値を用いて、再送回数をカウントするカウンタを設け、カウンタ値に対応して更新されるメモリ制御値によりデータバッファ内のデータ量を制御するようにしたものである。ここで、１／２、１／４、１／８、・・・などの２の累乗分の１の乗算は、ビットシフト演算に相当するため、簡単に構成することができる。
【００３０】
次に、各部の説明をする。
図２において、入力データは、図４に示すデータ４２（Ｄ１、Ｄ２）のように構成される。また、データインジケータは、図４に示す制御情報４１（Ｃ１、Ｃ２）に含まれる情報であって、受信データが初回送信であるか再送データであるかを示す情報である。ここでは、データインジケータの値「０」が初回送信を示し、値「１」が再送を示す。
【００３１】
このデータインジケータの情報は、カウンタ１１に供給される。カウンタ１１は、データインジケータの値「０」のとき初期化されてカウント値Ｔ＝１となり、それ以外の場合はインクリメントしてカウント値Ｔ＋＝１となる。
カウンタ１１のカウント値ＴはＭＳＢデテクタ１２に供給される。ＭＳＢデテクタ１２は、メモリ制御値Ｓの更新をする。ＭＳＢデテクタ１２は、カウント値Ｔに対して数３式に示す処理を実行してメモリ制御値Ｓｎｅｗを生成する。
【００３２】
【数３】
2005094231.tif 000005
【００３３】
図７は、ＭＳＢデテクタの処理を示す図である。図７は、具体的なハードウエアによる処理を示すものである。
図７において、カウンタ値７１がＴ＝１のとき、４ビットの２進カウンタのカウント値［０００１］のインデックス値７２が「０」に対応する１ビット目が「１」となるので、ＭＳＢデテクタ出力７３は「０」となる。カウンタ値７１がＴ＝２のとき、４ビットの２進カウンタのカウント値［００１０］のインデックス値７２が「１」に対応する２ビット目が「１」となるので、ＭＳＢデテクタ出力７３は「１」となる。カウンタ値７１がＴ＝３のとき、４ビットの２進カウンタのカウント値［００１１］のインデックス値７２が「１」および「０」に対応する２ビット目および１ビット目が「１」となるので、ＭＳＢデテクタ出力７３は「１」となる。
【００３４】
カウンタ値７１がＴ＝４のとき、４ビットの２進カウンタのカウント値［０１００］のインデックス値７２が「２」に対応する３ビット目が「１」となるので、ＭＳＢデテクタ出力７３は「２」となる。カウンタ値７１がＴ＝５のとき、４ビットの２進カウンタのカウント値［０１０１］のインデックス値７２が［２］及び「０」に対応する３ビット目及び１ビット目が「１」となるので、ＭＳＢデテクタ出力７３は「２」となる。カウンタ値７１がＴ＝６のとき、４ビットの２進カウンタのカウント値［０１１０］のインデックス値７２が［２］及び［１］に対応する３ビット目及び２ビット目が「１」となるので、ＭＳＢデテクタ出力７３は「２」となる。
【００３５】
カウンタ値７１がＴ＝７のとき、４ビットの２進カウンタのカウント値［０１１１］のインデックス値７２が「２」、［１］及び「０」に対応する３ビット目、２ビット目及び１ビット目が「１」となるので、ＭＳＢデテクタ出力７３は「２」となる。カウンタ値７１がＴ＝８のとき、４ビットの２進カウンタのカウント値［１０００］のインデックス値７２が「３」に対応する４ビット目が「１」となるので、ＭＳＢデテクタ出力７３は「３」となる。
【００３６】
図２に戻って、上述したデータインジケータの情報およびＭＳＢデテクタ出力７３は、遅延素子１３に供給される。遅延素子１３は、データバッファ１８を制御するメモリ制御値Ｓを導出するために用いられる。遅延素子１３は、メモリ制御値Ｓｎｅｗおよびカウント値Ｔに対して数４式に示す処理を実行してメモリ制御値Ｓｏｌｄを生成する。
【００３７】
【数４】
2005094231.tif 000006
【００３８】
入力データ及びＭＳＢデテクタ出力７３は、ビットシフタ１６に供給される。ビットシフタ１６は、入力データに対してＭＳＢデテクタ出力７３であるメモリ制御値Ｓｎｅｗのビット分だけ右ビットシフト演算を実行する。この右ビットシフト演算は割り算に相当する。
【００３９】
ＭＳＢデテクタ出力７３及び遅延素子１３の出力は、減算器１４に供給される。減算器１４は、ＭＳＢデテクタ出力７３であるメモリ制御値Ｓｎｅｗから遅延素子１３の出力であるメモリ制御値Ｓｏｌｄを減算する。減算器１４の出力及び受信に失敗してデータバッファ１８に記憶されているデータは、ビットシフタ１５に供給される。ビットシフタ１５は、データバッファ１８から読み出したデータに対して減算器１４の出力であるメモリ制御値Ｓｎｅｗ−メモリ制御値Ｓｏｌｄのビット分だけ右ビットシフト演算を実行する。この右ビットシフト演算は割り算に相当する。
【００４０】
ビットシフタ１６の出力及びビットシフタ１５の出力は、加算器１７に供給される。加算器１７は、再送時にビットシフタ１６の出力である入力データをメモリ制御値Ｓｎｅｗのビット分だけ右ビットシフトしたデータと、ビットシフタ１5の出力であるバッファ１８から読み出した前回のデータをメモリ制御値Ｓｎｅｗ−メモリ制御値Ｓｏｌｄのビット分だけ右ビットシフトしたデータとを加算する。
【００４１】
加算器１７の出力及びカウンタ１１のカウント値Ｔはデータバッファ１８に供給されて記憶される。データバッファ１８は、このようにして受信に失敗したデータをメモリ制御値でビットシフトしてデータ量を抑制した後に蓄える。データバッファ１８は、カウンタ１１のカウント値Ｔによって出力が制御される。データバッファ１８は、カウント値Ｔ＝１としてカウンタを初期化するとき、ビットシフタ１５への出力を行わない。データバッファ１８は、カウント値Ｔ＝１以外のとき、蓄えられているデータをデコーダ１９に出力し、加算器１７の出力を上書きして記録する。デコーダ１９は、供給されたデータに対してターボ復号などの誤り訂正を実行する。
【００４２】
図３は、再送情報合成装置の動作を示すフローチャートである。
図３において、まず、初回の処理を説明する。
ステップＳ１で、制御情報を受信する。ステップＳ２で、再送であるか否かを判断する。初回の送信か否かは上述したデータインジケータなどにより報知される。
【００４３】
ここでは、初回の送信処理であるため、ステップＳ３へ進み、カウンタ値Ｔ＝１としてカウンタを初期化する。ステップＳ４で、メモリ制御値Ｓ＝０としてメモリ制御値Ｓを初期化する。このとき、２の０乗分の１をデータに乗算する処理をする。
【００４４】
ステップＳ５で、データをバッファへ上書きして格納する。ステップＳ１１で、復号する。復号の成否はＣＲＣ（Ｃｙｃｒｉｃ  Ｒｅｄｕｎｄａｎｃｙ  Ｃｈｅｃｋ）などによって判断される。
【００４５】
ステップＳ１２でＣＲＣの結果が正しいか否かを判断する。チェック結果が正しく受信に成功したときは、初回の送信処理に戻る。チェック結果が正しくなく受信に失敗したときは、ステップＳ１３で再送要求を行う。
【００４６】
次に、再送時の処理を説明する。ステップＳ１〜Ｓ２は初回と同様であるため説明を省略する。
ここでは、再送の処理であるため、ステップＳ６へ進み、カウンタ値Ｔ＋＝１としてカウンタをインクリメントして更新する。ステップＳ７で、上述した数２式で示したメモリ制御値Ｓｎｅｗとしてメモリ制御値Ｓを更新する。このとき、以下の処理により１／２、１／４、１／８、・・・などの２の累乗分の１をデータに乗算すると等価の処理をする。
【００４７】
ここで、ＨＡＲＱの合成を実施する。具体的には、以下のステップＳ８〜Ｓ１０の手順で合成を行う。ステップＳ８で、バッファ内データをメモリ制御値Ｓｎｅｗ−メモリ制御値Ｓｏｌｄで示されるビット数だけ右ビットシフトする。ステップＳ９で、受信データをメモリ制御値Ｓｎｅｗで示されるビット数だけ右ビットシフトする。ステップＳ１０で、ビットシフトされた入力データとビットシフトされたバッファ内のデータとをデータ合成して、合成されたデータをバッファへ上書きして格納する。ステップＳ１１〜Ｓ１３は初回と同様であるため説明を省略する。
【００４８】
なお、上述したステップＳ８のメモリ制御値Ｓｏｌｄは、上述した数３式より求めることができるので、メモリ制御値はメモリ制御値Ｓｎｅｗのみが必要である。また、ステップＳ８〜Ｓ９のビットシフト演算はそれぞれデータに２のメモリ制御値Ｓ乗分の１を乗算することと等価である。
【００４９】
上述した処理により、メモリ内の１ワード当たりのビット数は入力データのビット数Ｎを超えることはない。したがって、ＨＡＲＱを実施するために必要となるメモリの記録容量は、以下の数５式で表すことができる。
【００５０】
【数５】
2005094231.tif 000007
【００５１】
なお、数４式中の第２項はメモリ制御値Ｓを表現するのに必要なビット数である。具体的な例として、デコーダの符号化長Ｌ＝４８０、メモリ制御値Ｍ＝８、入力データのビット数Ｎ＝６とした場合、従来方法で必要となるメモリの記憶容量のビット数は、数１式より、４３２０ビットであるが、本発明の実施の形態では必要となるメモリの記憶容量のビット数は、数４式より、２８８３ビットである。
【００５２】
このように、必要となるメモリの記憶容量が削減されていることが分かる。この差分は、ＨＡＲＱの最大送信回数が大きくなるにしたがってさらに大きくなる。
【産業上の利用可能性】
【００５３】
本発明の再送情報合成装置は、携帯端末装置の通信処理部の誤り訂正復号処理において、適用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態の再送情報合成装置が適用される携帯端末装置の構成を示すブロック図である。
【図２】再送情報合成装置の構成を示すブロック図である。
【図３】再送情報合成装置の動作を示すフローチャートである。
【図４】制御情報とデータを示す図である。
【図５】数学的平均の処理テーブルを示す図である。
【図６】メモリ制御値を用いた処理テーブルを示す図である。
【図７】ＭＳＢデテクタの処理を示す図である。
【図８】従来方法の処理テーブルを示す図である。
【符号の説明】
【００５５】
１…アンテナ、２…ＲＦ処理部、３…通信処理部、４…制御部、５…キー入力部、６…表示部、１１…カウンタ、１２…ＭＳＢデテクタ、１３…遅延素子、１４…減算器、１５…ビットシフタ、１６…ビットシフタ、１７…加算器、１８…データバッファ、１９…デコーダ、Ｔ…カウンタ値、Ｓ…メモリ制御値、４１…制御情報、４２…データ、５１…入力データ、５２…処理、５３…バッファ、６１…入力データ、６２…処理、６３…バッファ、６４…メモリ制御値、７１…カウンタ値、７２…インデックス値、７３…ＭＳＢデテクタ出力
【図１】
2005094231.tif 000008
【図２】
2005094231.tif 000009
【図３】
2005094231.tif 000010
【図４】
2005094231.tif 000011
【図５】
2005094231.tif 000012
【図６】
2005094231.tif 000013
【図７】
2005094231.tif 000014
【図８】
2005094231.tif 000015