(57)【要約】【課題】  無駄な消費電力を低減した容量性負荷駆動回路及びそれを使用した低消費電力のＰＤＰ装置の実現。【解決手段】  容量性負荷Cpの両方の端子を高電位と低電位の間でそれぞれ変化させる第１及び第２の駆動回路とを備え、第１及び第２の駆動回路は、接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路SW1,SW3と、記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路SW2,SW4と、第１又は第２のスイッチ回路と並列に設けられたダイオードD1-D4とをそれぞれ備える容量性負荷駆動回路の駆動方法であって、ダイオードD1-D4が導通してから、接続される端子の電位が変化するまでの間に、ダイオードに並列に接続されるスイッチ回路SW1,SW2が導通状態になる期間を備える。【選択図】      図９
2005234305.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷の端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとを備え、容量性負荷の端子の電位を高電位と低電位の間で変化させる容量性負荷駆動回路の駆動方法であって、
前記ダイオードが導通してから、当該ダイオードが接続される端子の電位が変化するまでの間に、当該ダイオードに並列に接続されるスイッチ回路が導通状態になる期間を備えることを特徴とする容量性負荷駆動回路の駆動方法。
【請求項２】
容量性負荷の一方の端子を、高電位と低電位の間で変化させる第１の駆動回路と、
容量性負荷の他方の端子を、高電位と低電位の間で変化させる第２の駆動回路とを備え、
前記第１及び第２の駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路の駆動方法であって、
前記ダイオードが導通してから、当該ダイオードが接続される端子の電位が変化するまでの間に、当該ダイオードに並列に接続されるスイッチ回路が導通状態になる期間を備えることを特徴とする容量性負荷駆動回路の駆動方法。
【請求項３】
隣接して配置された複数の第１及び第２の電極と、該第１及び第２の電極の伸びる方向と直交する方向に伸びる複数のアドレス電極とを有し、隣接する前記第１と第２の電極の間でサステイン放電を行うプラズマディスプレイパネルと、
前記複数の第１の電極を駆動する第１電極駆動回路と、
前記複数の第２の電極を駆動する第２電極駆動回路とを備え、
前記第１及び第２電極駆動回路は、
接続される電極と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される電極と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備えるプラズマディスプレイ装置であって、
前記サステイン放電中に、前記ダイオードが導通してから、当該ダイオードが接続される電極の電位が変化するまでの間に、当該ダイオードに並列に接続されるスイッチ回路が導通状態になる期間を備えることを特徴とするプラズマディスプレイ装置。
【請求項４】
容量性負荷の端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとを備える容量性負荷駆動回路であって、
出力部にインダクタンス素子を備えることを特徴とする容量性負荷駆動回路。
【請求項５】
容量性負荷の一方の端子を、高電位と低電位の間で変化させる第１の駆動回路と、
容量性負荷の他方の端子を、高電位と低電位の間で変化させる第２の駆動回路とを備え、
前記第１及び第２の駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路であって、
前記第１の駆動回路と前記一方の端子の間及び前記第２の駆動回路と前記他方の端子の間の少なくとも一方に設けられたインダクタンス素子を備えることを特徴とする容量性負荷駆動回路。
【請求項６】
容量性負荷の端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとを備える容量性負荷駆動回路であって、
前記低電位より高く且つ前記高電位より低い電位を発生する電圧源と、
前記端子と前記電圧源との接続を切り換える中間相殺スイッチとを備えることを特徴とする容量性負荷駆動回路。
【請求項７】
容量性負荷の一方の端子を、高電位と低電位の間で変化させる第１の駆動回路と、
容量性負荷の他方の端子を、高電位と低電位の間で変化させる第２の駆動回路とを備え、
前記第１及び第２の駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路であって、
前記第１及び第２の駆動回路の少なくとも一方は、
前記低電位より高く且つ前記高電位より低い電位を発生する電圧源と、
前記接続される端子と前記電圧源との接続を切り換える中間相殺スイッチとを備えることを特徴とする容量性負荷駆動回路。
【請求項８】
容量性負荷の端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路であって、
前記第１のスイッチ回路の前記高電位側の端子と前記高電位側電源の接続を切り換える高電源スイッチと、
前記高電位に対して所定量高い電位を発生する電圧源と、
前記第１のスイッチ回路の前記高電位側の端子と前記電圧源との接続を切り換える高電位相殺スイッチを備えることを特徴とする容量性負荷駆動回路。
【請求項９】
容量性負荷の一方の端子を、高電位と低電位の間で変化させる第１の駆動回路と、
容量性負荷の他方の端子を、高電位と低電位の間で変化させる第２の駆動回路とを備え、
前記第１及び第２の駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路であって、
前記第１及び第２の駆動回路の少なくとも一方は、
前記第１のスイッチ回路の前記高電位側の端子と前記高電位側電源の接続を切り換える高電源スイッチと、
前記高電位に対して所定量高い電位を発生する電圧源と、
前記第１のスイッチ回路の前記高電位側の端子と前記電圧源との接続を切り換える高電位相殺スイッチを備えることを特徴とする容量性負荷駆動回路。
【請求項１０】
隣接して交互に配置された第１の電極及び第２の電極と、該第１の電極及び第２の電極の伸びる方向と直交する方向に伸びるアドレス電極とを有し、前記第２の電極の一方に隣接する前記第１の電極とで第１の表示ラインを形成し、前記第２の電極の他方に隣接する前記第１の電極とで第２の表示ラインを形成するプラズマディスプレイパネルと、
奇数番目の前記第１の電極を駆動する奇数第１電極駆動回路と、
偶数番目の前記第１の電極を駆動する偶数第１電極駆動回路と、
奇数番目の前記第２の電極を駆動する奇数第２電極駆動回路と、
偶数番目の前記第２の電極を駆動する偶数第２電極駆動回路とを備え、
各電極駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備え、
奇数フィールドのサステイン期間においては、前記奇数第１電極駆動回路と前記偶数第２電極駆動回路、及び前記奇数第２電極駆動回路と前記偶数第１電極駆動回路がそれぞれ同相のサステインパルスを供給して、前記第１の表示ラインで表示を行い、
偶数フィールドのサステイン期間においては、前記奇数第１電極駆動回路と前記奇数第２電極駆動回路、及び前記偶数第１電極駆動回路と前記偶数第２電極駆動回路がそれぞれ同相のサステインパルスを供給して、前記第２の表示ラインで表示を行うプラズマディスプレイ装置において、
奇数フィールドのサステイン期間においては、前記偶数第２電極駆動回路は前記奇数第１電極駆動回路より少量遅延したサステインパルスを供給し、前記奇数第２電極駆動回路は前記偶数第１電極駆動回路より少量遅延したサステインパルスを供給し、
偶数フィールドのサステイン期間においては、前記奇数第２電極駆動回路は前記奇数第１電極駆動回路より少量遅延したサステインパルスを供給し、前記偶数第２電極駆動回路は前記偶数第１電極駆動回路より少量遅延したサステインパルスを供給することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置（ＰＤＰ装置）や液晶表示装置などの各電極の電位を変化させる容量性負荷駆動回路，その駆動方法及びプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置（ＰＤＰ装置）や液晶表示装置は、隣接又は対向して配置された多数の電極を有し、各電極を高電位と低電位の間で変化させる。各電極は隣接又は対向して配置された電極との間で容量性負荷を形成し、各電極を高電位と低電位の間で変化させる駆動回路は、容量性性負荷の端子の電位を変化させることになる。このような駆動回路を容量性負荷駆動回路と呼んでおり、ＰＤＰ装置や液晶表示装置に限らず、広く使用されている。特に、ＰＤＰ装置は高電位と低電位の差（駆動電圧）が大きいため耐電圧の大きな駆動素子を使用する必要がある上、変化させる周期（駆動周期）も短いため、発熱などの問題があり、使用する容量性負荷駆動回路の一層の改良が求められている。ここでは、ＰＤＰ装置に使用する容量性負荷駆動回路を例として説明を行うが、これに限定されず、他の装置に使用される容量性負荷駆動回路にも適用可能である。
【０００３】
ＰＤＰ装置及びそこで使用されている容量性負荷駆動回路については、特許文献１から３などに記載されており、広く知られているのでここでは詳しい説明を省略し、発明に直接関係する点についてのみ簡単に説明する。
【０００４】
ＰＤＰ装置では、一方の基板上に第１の方向に伸びる複数の第１の電極（Ｘ電極）と第２の電極（Ｙ電極）を交互に配置し、対向する基板上に第１の方向に対して垂直な第２の方向に伸びる複数のアドレス電極を配置し、隣接するＸ電極とＹ電極の組みとアドレス電極の交点部分に表示セルが形成される。基板間には放電ガスが封入されており、各電極間に電圧を印加して放電を発生させ、放電により発生した紫外線が対向基板上に設けられた蛍光体を励起して発光する。各電極間に容量が形成されるが、特にＸ電極とＹ電極は隣接して平行に配置されるので、Ｘ電極とＹ電極間には大きな容量が形成される。
【０００５】
現在実用化されているＰＤＰ装置は、表示するセルを選択する期間（アドレス期間）と表示点灯のための放電を行う表示期間（サステイン期間）とを分離したアドレス・表示分離方式のＡＣ型ＰＤＰ装置である。図１は、アドレス・表示分離方式のＡＣ型ＰＤＰ装置の１サブフィールドの駆動波形を示す図である。図示のように、１サブフィールドは、全表示セルを同じ状態にするリセット期間（Ｒ）と、点灯する表示セルを選択するアドレス期間（Ａ）と、選択した表示セルで繰り返し放電を発生させて発光させるサステイン期間（Ｓ）とで構成される。サステイン期間における繰り返し放電の回数で各サブフィールドの輝度が決定される。ＰＤＰ装置は、点灯と非点灯のみが選択できるだけなので、１表示画面を複数の輝度の異なるサブフィールドで構成し、表示セル毎に点灯するサブフィールドを組み合わせて階調表示を行う。
【０００６】
ＰＤＰ装置は、Ｘ電極、Ｙ電極及びアドレス電極の電位を図１の駆動波形に従って変化させる第１（Ｘ）電極駆動回路、第２（Ｙ）電極駆動回路及びアドレス電極駆動回路を有する。複数のＸ電極は共通に接続されており、Ｘ電極駆動回路はすべてのＸ電極の電位を共通に変化させる。Ｙ電極駆動回路は、アドレス期間にはＹ電極に順に走査パルスを印加すると共に、サステイン期間にはすべてのＹ電極の電位を共通に変化させる。また、アドレス電極駆動回路は、アドレス期間において、点灯する表示セルのアドレス電極にアドレスパルスを印加する。
【０００７】
図示のように、サステイン期間にはすべてのＸ電極とＹ電極に交互にサステインパルスが印加され、更にＸ電極とＹ電極間の容量が大きいため、Ｘ電極駆動回路及びＹ電極駆動回路での動作において大きな電力を消費するのがサステインパルスの印加である。以下、Ｘ電極駆動回路及びＹ電極駆動回路のサステインパルス印加動作の問題を主として説明する。
【０００８】
図２の（Ａ）は、ＰＤＰ装置におけるＸ電極駆動回路及びＹ電極駆動回路の基本構成、すなわち容量性負荷駆動回路の基本構成を示す図である。図２の（Ａ）において、ＣｐがＸ電極とＹ電極間に形成される容量を示し、容量Ｃｐの左側の部分がＸ電極駆動回路であり、右側の部分がＹ電極駆動回路である。前述のようにＸ電極は共通に接続されており、図示のように、Ｘ電極駆動回路は容量性負荷Ｃｐの一方の端子（Ｘ電極）と高電位電源との接続を切り換えるスイッチＳＷ１と、Ｘ電極と低電位電源との接続を切り換えるスイッチＳＷ２と、スイッチＳＷ１と並列に設けられたダイオードＤ１と、スイッチＳＷ２と並列に設けられたダイオードＤ２とを有する。ダイオードＤ１及びＤ２は、後述するようにＹ電極の電位を変化させる時の電流経路を形成すると共に、図１に示したサステイン期間以外でＸ電極の電位を変化させるために設けられる。
【０００９】
前述のように、Ｙ電極駆動回路は、アドレス期間にはＹ電極に順に走査パルスを印加する必要があり、各Ｙ電極毎に個別第２（Ｙ）電極駆動回路を設ける。各個別Ｙ電極駆動回路は、図示のように、容量性負荷Ｃｐの他方の端子（Ｙ電極）と高電位電源との接続を切り換えるスイッチＳＷ３と、Ｙ電極と低電位電源との接続を切り換えるスイッチＳＷ４と、スイッチＳＷ３と並列に設けられたダイオードＤ３と、スイッチＳＷ４と並列に設けられたダイオードＤ４とを有する。ダイオードＤ３及びＤ４は、ダイオードＤ１及びＤ２と同じ目的で設けられている。なお、サステイン期間では、全個別Ｙ電極駆動回路は同じ動作を行うので、以下の説明では、図２の（Ａ）の右側に示したＹ電極駆動回路が全個別Ｙ電極駆動回路に相当するとして説明する。
【００１０】
図２の（Ａ）では、ＰＤＰ装置において容量性負荷を形成するＸ電極とＹ電極の電位をそれぞれ変化させる場合の容量性負荷駆動回路の基本構成を示すが、容量性負荷の一方の端子の電位が固定され、他方の端子の電位のみを変化させる容量性負荷駆動回路もある。その場合の容量性負荷駆動回路は図２の（Ｂ）に示すような基本構成を有する。本発明は、図２の（Ｂ）に示すような基本構成にも適用可能である。
【００１１】
図３は、スイッチＳＷ１−ＳＷ４として使用されるスイッチ素子の例を示す図である。ＰＤＰ装置では、Ｘ電極とＹ電極間に約１８０Ｖの電圧を印加しており、高耐電圧の素子を使用する必要がある。図３の（Ａ）はバイポーラトランジスタを、（Ｂ）はＭＯＳＦＥＴを、（Ｃ）はＩＧＢＴを示す。ＭＯＳＦＥＴは、並列に寄生ダイオードが形成されている。従って、図２のスイッチＳＷ１−ＳＷ４としてＭＯＳＦＥＴを使用すると、ダイオードＤ１−Ｄ４が形成されることになり、このようにして形成されたダイオードＤ１−Ｄ４のみを使用する場合も、更に別に個別のダイオードを付加する場合もある。いずれにしろ、このような寄生ダイオードもダイオードＤ１−Ｄ４として扱う。バイポーラトランジスタ及びＩＧＢＴは、寄生ダイオードを有さない場合もあるので、バイポーラトランジスタ及びＩＧＢＴでスイッチＳＷ１−ＳＷ４を構成する場合には、別に個別のダイオードを付加する。
【００１２】
また、ＭＯＳＦＥＴは両方向に電流を流すことが可能であるが、バイポーラトランジスタ及びＩＧＢＴは、一方向にのみ電流を流すだけである。更に、バイポーラトランジスタ及びＩＧＢＴは、オン状態になって電流を流した後、残留キャリアが素子内に多数存在し、その状態がある程度長時間維持される。これに対して、ＭＯＳＦＥＴは、オン状態になって電流を流した後、残留キャリアは急激に減少する。但し、ＭＯＳＦＥＴの寄生ダイオードに電流が流れると、残留キャリアが素子内に多数存在し、その状態がある程度長時間維持される。また、個別のダイオードも、電流が流れると、残留キャリアが素子内に多数存在し、その状態がある程度長時間維持される。
【００１３】
図４は、図２の（Ａ）の容量性負荷駆動回路におけるスイッチタイミングと容量性負荷の電位変化を示す図であり、図５はその場合の電流経路を説明する図である。なお、以下の図において、矢印は電流経路を示し、破線の矢印は残留キャリアによる電流を示す。この図は、Ｘ電極とＹ電極の電位が、同時に低電位（Ｌ）になるが、同時に高電位（Ｈ）にはならない駆動方法の場合の例を示す。Ｘ電極の電位を低電位から高電位に変化させる時には、ＳＷ２とＳＷ３をオフ状態（遮断状態）にし、ＳＷ４をオン状態（導通状態）にした上で、ＳＷ１をオン状態にする。これにより、図５の（Ａ）に示すように、ＣｐのＸ電極がＳＷ１を介してＸ電極駆動回路の高電位電源に接続され、Ｘ電極が低電位から高電位に変化する。Ｃｐのこのような充電を行うには電流経路が形成される必要があり、この場合は、高電位電源、ＳＷ１、Ｃｐ、ＳＷ４及びＹ電極駆動回路の低電位電源に至る電流経路が形成される。Ｘ電極が高電位に変化した後、ＳＷ１とＳＷ４はオフ状態にされる。
【００１４】
Ｘ電極の電位を高電位から低電位に変化させる時には、ＳＷ１、ＳＷ３及びＳＷ４をオフ状態（遮断状態）にし、ＳＷ２をオン状態にする。これにより、図５の（Ｂ）に示すように、ＣｐのＸ電極がＳＷ２を介してＸ電極駆動回路の低電位電源に接続され、Ｘ電極が高電位から低電位に変化する。この場合、Ｙ電極駆動回路の低電位電源、Ｄ４、Ｃｐ、ＳＷ２及びＸ電極駆動回路の低電位電源に至る電流経路が形成される。図４において、Ｄ４はダイオードＤ４を流れる電流を示す。このように、電流経路を形成するのにＤ４が使用される。ＳＷ４をバイポーラトランジスタ又はＩＧＢＴで構成すると、この経路の方向に電流を流すことはできないので、Ｄ４はかならず必要である。また、ＳＷ４をＭＯＳＦＥＴで構成すると、この経路の方向に電流を流すことができるが、ＭＯＳＦＥＴには寄生ダイオードが存在するので、Ｄ４が存在する。
【００１５】
Ｙ電極の電位を低電位から高電位に変化させる時には、ＳＷ１とＳＷ４をオフ状態にし、ＳＷ２をオン状態に維持した上で、ＳＷ３をオン状態にする。これにより、図５の（Ｃ）に示すように、ＣｐのＸ電極がＳＷ３を介してＹ電極駆動回路の高電位電源に接続され、Ｙ電極が低電位から高電位に変化する。この場合、Ｙ電極駆動回路の高電位電源、ＳＷ３、Ｃｐ、ＳＷ２及びＸ電極駆動回路の低電位電源に至る電流経路が形成される。Ｘ電極が高電位に変化した後、ＳＷ２とＳＷ３はオフ状態にされる。
【００１６】
Ｙ電極の電位を高電位から低電位に変化させる時には、ＳＷ１、ＳＷ２及びＳＷ３をオフ状態にし、ＳＷ４をオン状態にする。これにより、図５の（Ｄ）に示すように、ＣｐのＸ電極がＳＷ４を介してＹ電極駆動回路の低電位電源に接続され、Ｙ電極が高電位から低電位に変化する。この場合、Ｘ電極駆動回路の低電位電源、Ｄ２、Ｃｐ、ＳＷ４及びＹ電極駆動回路の低電位電源に至る電流経路が形成される。図４において、Ｄ２はダイオードＤ２を流れる電流を示す。このように、Ｄ２はかならず存在する必要がある。
【００１７】
図４及び図５は、図２の（Ａ）の容量性負荷駆動回路において、Ｘ電極とＹ電極の電位が、同時に低電位になるが、同時に高電位にはならない駆動方法の場合の例を示すが、Ｘ電極とＹ電極の電位が、同時に高電位になるが、同時に低電位にはならない駆動方法もある。図６は、Ｘ電極とＹ電極の電位が、同時に高電位になるが、同時に低電位にはならない駆動方法の場合のスイッチタイミングと容量性負荷の電位変化を示す図であり、図７はその場合の電流経路を説明する図であり、それぞれ図４及び図５に対応する。
【００１８】
図６及び図７の動作は、図４及び図５の動作に類似しているので説明は省略するが、図６及び図７の動作では、電流経路を形成するのにＤ１とＤ３が使用される。
【００１９】
以上のように、図４及び図５の動作では電流経路を形成するのにＤ２とＤ４が使用され、Ｄ１とＤ３は使用されず、図６及び図７の動作では電流経路を形成するのにＤ２とＤ４が使用され、Ｄ２とＤ４は使用されない。しかし、前述のように、Ｄ１−Ｄ４は、Ｘ電極及びＹ電極の電位を、リセット期間及びアドレス期間で変化させるのに使用され、実際のＰＤＰ装置のＸ電極及びＹ電極駆動回路には設けられるので、ここではＤ１−Ｄ４を設けた例を説明するが、これに限られない。
【００２０】
【特許文献１】特許第３２０１６０３号公報
【特許文献２】特開２００１−１３９１７号公報
【特許文献３】特許第２８０１８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
前述のように、バイポーラトランジスタ及びＩＧＢＴは、オン状態になって電流を流した後、残留キャリアが素子内に多数存在し、その状態がある程度長時間維持される。また、ＭＯＳＦＥＴの寄生ダイオード及び個別のダイオードも、電流が流れると、残留キャリアが素子内に多数存在し、その状態がある程度長時間維持される。
【００２２】
ＰＤＰ装置において、サステインパルスの個数は表示の輝度に関係しており、輝度向上のために１表示フレーム内のサステインパルスの個数を増加することが求められている。そのため、サステインパルスの周期はできるだけ短くすることが求められており、例えば１μｓ程度にすることが望まれている。サステインパルスの周期を短くすると、バイポーラトランジスタ、ＩＧＢＴ及びダイオードが導通することにより発生した残留キャリアが低減しないうちに、容量性負荷の端子（Ｘ電極、Ｙ電極）の電位が変化して、残留キャリアが負荷として作用するという問題がある。以下、図５を参照してこの問題を説明する。なお、スイッチはすべてＩＧＢＴで構成され、各ＩＧＢＴに並列に個別ダイオードが接続されているとして説明を行う。
【００２３】
図５の（Ａ）に示すように、Ｘ電極が低電位から高電位に変化する時には、ＳＷ１とＳＷ４が導通するため、ＳＷ１とＳＷ４に残留キャリアが形成される。図５の（Ｂ）に示すように、Ｘ電極が高電位から低電位に変化する時には、ＳＷ２とＤ４が導通して、Ｃｐに蓄積された電荷がＸ電極からＸ電極駆動回路の低電位電源に電流が流れる。この時、ＳＷ１の残留キャリアもＳＷ２を介して流れる。そのため、Ｃｐに蓄積された電荷とＳＷ１の残留キャリアの合計に相当する電流が、ＳＷ２を介してＸ電極駆動回路の低電位電源に流れることになる。また、Ｄ４が導通するため、Ｄ４に残留キャリアが形成される。
【００２４】
同様に、図５の（Ｃ）に示すように、Ｙ電極が低電位から高電位に変化する時には、ＣｐのＹ電極を充電する電荷とＤ４の残留電荷の合計に相当する電流がＳＷ３を介して流れる。図５の（Ａ）でＳＷ４が導通した時の残留キャリアは、Ｄ４に形成された残留キャリアより形成されてからの時間が長いため低減しやすいが、残留している場合には、ＳＷ３を介して流れる電流にＳＷ４の残留キャリアの分が加えられる。同様に、図５の（Ｄ）の場合には、ＳＷ４を流れる電流にＳＷ３の残留キャリアに相当する電流が付加され、図５の（Ａ）の場合には、ＳＷ１を流れる電流にＤ２とＳＷ２の残留キャリアに相当する電流が付加される。
【００２５】
図７の動作においても、同様に残留キャリアに相当する電流が付加された電流が流れる。
【００２６】
このような容量性負荷駆動回路で、残留キャリアにより消費される電力Ｐは、駆動電流を増加させる残留キャリアの電荷量をＱｃ、高電位と低電位の電位差（電圧）をＶｓ、サステイン周波数をｆとすると、Ｐ＝Ｑｃ×Ｖｓ×ｆである。
【００２７】
前述のように、ＰＤＰ装置では、容量性負荷（Ｘ電極とＹ電極間）に印加される電圧は約１８０Ｖと非常に高い上、サステイン周波数ｆも大きくなっているため、駆動電流を増加させる残留キャリアによる消費電力の増加、及びそれに伴う駆動素子の発熱が大きな問題である。
【００２８】
本発明は、容量性負荷駆動回路及びそれを使用するＰＤＰ装置において、残留キャリアによる消費電力を低減することを目的とする。
【課題を解決するための手段】
【００２９】
上記目的を実現するため、本発明によれば、残留キャリアを容量性負荷（Ｘ電極とＹ電極間）に印加される駆動電圧で駆動せず、駆動電圧より十分に小さい電圧で駆動して低減させる。残留キャリアを低減させる電圧が小さいので、駆動電圧で残留キャリアを低減させる場合に比べて、消費電力を大幅に低減できる。
【００３０】
本発明の第１の態様は、容量性負荷駆動回路のスイッチ回路と並列に設けられたダイオードが導通した時に形成された残留キャリアによる消費電力を低減するもので、ダイオードが導通してから、ダイオードが接続される端子の電位が変化するまでの間に、ダイオードに並列に接続されるスイッチ回路を導通状態（オン状態）にする。並列に接続されるスイッチ回路を導通状態にすることにより、ダイオードとスイッチ回路で閉回路が形成され、ダイオードに形成された残留キャリアが低減する。この閉回路は、電圧がほぼ０Ｖであり、残留キャリアによる電流が閉回路を流れても、消費電力は非常に小さい。
【００３１】
本発明の第１の態様は、図２の（Ａ）と（Ｂ）の基本構成を有する容量性負荷駆動回路を駆動する場合に適用可能であり、ＰＤＰ装置の第１（Ｘ）電極駆動回路及び第２（Ｙ）電極駆動回路にも適用可能である。
【００３２】
本発明の第２の態様は、容量性負荷駆動回路の出力部にインダクタンス素子を備える。容量性負荷の放電（充電）が終了してダイオードに流れる電流が停止すると、インダクタンス素子の逆起電力により逆方向の電圧が発生してダイオードに形成された残留キャリアを少なくする方向に電流が流れる。インダクタンス素子のインダクタンス値は、ダイオードに形成された残留キャリアを低減できる最低限の値に設定する。
【００３３】
第２の態様は、図２の（Ａ）と（Ｂ）の基本構成を有する容量性負荷駆動回路に適用可能であり、ＰＤＰ装置の第１（Ｘ）電極駆動回路及び第２（Ｙ）電極駆動回路にも適用可能である。なお、図２の（Ａ）の基本構成で、インダクタンス素子を左側と右側の駆動回路の一方に設ければ、他方の側の駆動回路のダイオードに形成された残留キャリアを低減できる。他方の側のダイオードに電流が流れる時には、一方の側のインダクタンス素子にも容量性負荷を介して電流が流れるので、この電流が停止する時にインダクタンス素子に逆起電力による電圧が発生し、容量性負荷を介して他方の側のダイオードの残留キャリアを低減させる。
【００３４】
本発明の第３の態様は、低電位より高く且つ高電位より低い電位を発生する電圧源と、容量性負荷の端子と電圧源との接続を切り換える中間相殺スイッチとを備え、容量性負荷の端子が低電位の時に、中間相殺スイッチを一時的にオン状態にして導通させる。これにより、容量性負荷の端子と低電位電源との間に接続されるスイッチ回路及びダイオードの残留キャリアを低減できる。これにより、容量性負荷の端子の電位が電圧源の電圧分だけ変動することになるが、電圧源の電圧が小さければ問題ない。例えば、駆動電圧が１８０Ｖで、電圧源の電圧が５Ｖであれば、残留キャリアによる消費電力を１／３６に低減できる。
【００３５】
第３の態様は、図２の（Ａ）と（Ｂ）の基本構成を有する容量性負荷駆動回路に適用可能であり、ＰＤＰ装置の第１（Ｘ）電極駆動回路及び第２（Ｙ）電極駆動回路にも適用可能である。なお、図２の（Ａ）の基本構成で、低電位より高く且つ高電位より低い電位を発生する電圧源と、容量性負荷の端子と電圧源との接続を切り換える中間相殺スイッチとを、左側と右側の駆動回路の一方に設ければ、他方の側の駆動回路のダイオードに形成された残留キャリアを低減できる。容量性負荷の他方の側の端子が低電位である時に、中間相殺スイッチをオン状態にすると、容量性負荷を介して、他方の側の低電位電源に接続されるスイッチ回路又はダイオードに電流が流れ、残留キャリアを低減させる。
【００３６】
本発明の第４の態様は、第１のスイッチ回路の高電位側の端子と高電位側電源の接続を切り換える高電源スイッチと、高電位に対して所定量高い電位を発生する電圧源と、第１のスイッチ回路の高電位側の端子と電圧源との接続を切り換える高電位相殺スイッチを備え、容量性負荷の端子が高電位の時に、高電位相殺スイッチを一時的にオン状態にして導通させる。これにより、容量性負荷の端子と高電位電源との間に接続されるスイッチ回路及びダイオードの残留キャリアを低減できる。これにより、容量性負荷の端子の電位が電圧源の電圧分だけ変動することになるが、電圧源の電圧が小さければ問題ない。例えば、駆動電圧が１８０Ｖで、電圧源の電圧が５Ｖであれば、残留キャリアによる消費電力を１／３６に低減できる。
【００３７】
第４の態様は、図２の（Ａ）と（Ｂ）の基本構成を有する容量性負荷駆動回路に適用可能であり、ＰＤＰ装置の第１（Ｘ）電極駆動回路及び第２（Ｙ）電極駆動回路にも適用可能である。なお、図２の（Ａ）の基本構成で、左側と右側の両方の駆動回路で高電位電源との間に接続されるスイッチ回路及びダイオードの残留キャリアを低減するには、高電源スイッチと、高電位に対して所定量高い電位を発生する電圧源と、高電位相殺スイッチとを、両方の駆動回路に設ける必要がある。
【００３８】
本発明の第５の態様は、特許文献３に記載されたＡＬＩＳ方式のＰＤＰ装置に適用される。ＡＬＩＳ方式のＰＤＰ装置では、第１の電極（Ｘ電極）と第２の電極（Ｙ電極）が隣接して交互に配置され、Ｙ電極の一方に隣接するＸ電極とで第１の表示ラインを形成し、Ｙ電極の他方に隣接するＸ電極とで第２の表示ラインを形成し、第１の表示ラインで表示を行う奇数フィールドでは、サステイン期間に奇数番目のＸ電極と偶数番目のＹ電極に同相のサステインパルスが印加され、偶数番目のＸ電極と奇数番目のＹ電極に同相のサステインパルスが印加され、第２の表示ラインで表示を行う偶数フィールドでは、サステイン期間に奇数番目のＸ電極と奇数番目のＹ電極に同相のサステインパルスが印加され、偶数番目のＸ電極と偶数番目のＹ電極に同相のサステインパルスが印加される。また、Ｘ電極とＹ電極は、両側に隣接する電極とそれぞれ同じ容量性負荷を形成する。駆動回路は、奇数番目のＸ電極を駆動する奇数Ｘ電極駆動回路と、偶数番目のＸ電極を駆動する偶数Ｘ電極駆動回路と、奇数番目のＹ電極を駆動する奇数Ｙ電極駆動回路と、偶数番目のＹ電極を駆動する偶数Ｙ電極駆動回路とが設けられる。
【００３９】
本発明の第５の態様によれば、奇数フィールドのサステイン期間においては、偶数Ｙ電極駆動回路は奇数Ｘ電極駆動回路より少量遅延したサステインパルスを供給し、奇数Ｙ電極駆動回路は偶数Ｘ電極駆動回路より少量遅延したサステインパルスを供給し、偶数フィールドのサステイン期間においては、奇数Ｙ電極駆動回路は奇数Ｘ電極駆動回路より少量遅延したサステインパルスを供給し、偶数Ｙ電極駆動回路は偶数Ｘ電極駆動回路より少量遅延したサステインパルスを供給する。ここでの小量は、スイッチを切り換えてＸ電極又はＹ電極の電位を変化させた場合に電位の変化に要する時間に比べて十分に短い時間であることを意味する。
【００４０】
従来のＡＬＩＳ型ＰＤＰ装置では、同相のサステインパルスが印加されるＸ電極とＹ電極がある。ここでは、これを同相Ｘ及びＹ電極と称することにする。本発明の第５の態様によれば、同相Ｙ電極に印加されるサステインパルスを同相Ｘ電極に印加されるサステインパルスより微小量遅延させる。このため、同相Ｘ電極の電位が同相Ｙ電極より先に少量変化し、この変化が同相Ｘ及びＹ電極の間の容量を介してＹ電極に伝わり、Ｙ電極駆動回路を構成するスイッチの残留キャリアを低減させる。遅延量は少量であるので、同相Ｘ及びＹ電極の電位が変化する時に生じる電極間の電位差（電圧）は小さく、残留キャリアはこの電圧で駆動されるため、残留キャリアによる消費電力を大幅に低減できる。
【００４１】
従来のＡＬＩＳ型ＰＤＰ装置では、同相Ｘ及びＹ電極には同相のサステインパルスが印加されるため、同相Ｘ及びＹ電極間の容量は、駆動回路の負荷として作用しない。これに対して、本発明の第５の態様によれば、同相Ｘ及びＹ電極間に電位差が生じるため、この容量は駆動回路の負荷になるが、同相Ｘ及びＹ電極間に電位差が小さければ、この負荷による駆動電力の増加より、残留キャリアによる消費電力の低減効果の方が大きい。
【００４２】
また、奇数フィールドのサステイン期間においては、偶数Ｙ電極駆動回路は奇数Ｘ電極駆動回路よりサステインパルス立ち下がりが少量遅延したサステインパルスを供給し、奇数Ｙ電極駆動回路は偶数Ｘ電極駆動回路よりサステインパルス立ち下がりが少量遅延したサステインパルスを供給し、偶数フィールドのサステイン期間においては、奇数Ｙ電極駆動回路は奇数Ｘ電極駆動回路よりサステインパルス立ち下がりが少量遅延したサステインパルスを供給し、偶数Ｙ電極駆動回路は偶数Ｘ電極駆動回路よりサステインパルス立ち下がりが少量遅延したサステインパルスを供給することによっても、残留キャリアによる消費電力を低減することが可能である。
【００４３】
また、第５の態様により低減できるのは、Ｙ電極駆動回路のスイッチ回路を構成する素子に形成された残留キャリアによる消費電力だけであり、Ｘ電極駆動回路のスイッチ回路を構成する素子に形成された残留キャリアによる消費電力は低減できない。そのため、Ｘ及びＹ電極駆動回路のスイッチ回路をバイポーラトランジスタ又はＩＧＢＴで構成した場合には、残留キャリアによる消費電力を最大でも半減できるだけである。
【００４４】
Ｙ電極駆動回路はＹ電極の本数分の個別Ｙ電極駆動回路を集積化する必要がある。この個別Ｙ電極駆動回路をIGBTで構成した場合、残留キャリアが課題となる。これに第５の態様を適用すれば、Ｙ電極駆動回路のスイッチ回路を構成するＩＧＢＴに形成された残留キャリアによる消費電力は低減でき、Ｘ電極駆動回路のスイッチ回路を構成するＭＯＳＦＥＴの残留キャリアは少ないので、消費電力を小さくできる。
【００４５】
奇数及び偶数Ｘ電極駆動回路のスイッチ回路をＭＯＳＦＥＴで構成した場合には、ＭＯＳＦＥＴに並列に寄生ダイオードが存在するので、それを利用しても、更に別の個別ダイオードを接続してもよい。
【発明の効果】
【００４６】
本発明によれば、容量性負荷駆動回路を構成するダイオード及びＩＧＢＴなどが導通した時に形成される残留キャリアによる消費電力が大幅に低減できるので、回路の消費電力を低減できると共に、電力消費に伴う発熱を低減できる。駆動回路を集積化した場合には、特に集積化した回路の発熱が非常に大きな問題であり、駆動周波数が制限されていたが、本発明によれば発熱が低減できるので、駆動周波数を向上できる。特に、ＰＤＰ装置の表示輝度は、駆動周波数（サステイン周波数）により制限されるので、本発明により、ＰＤＰ装置の表示輝度の一層の向上が図れる。
【発明を実施するための最良の形態】
【００４７】
図８は、本発明の第１実施例のＰＤＰ装置の概略構成を示す図である。図８に示すように、プラズマディスプレイパネル１は、複数のＸ電極と複数のＹ電極が交互に隣接して配置され、Ｘ電極とＹ電極に直交するように複数のアドレス電極Ａが配置されている。隣接するＸ電極とＹ電極の組みとアドレス電極の交差部分に表示セルが形成される。１組の隣接するＸ電極とＹ電極の間に容量性負荷Ｃｐが形成される。
【００４８】
複数のアドレス電極Ａは、アドレスドライバ２により個別に駆動される。複数のＸ電極は、一方の端で共通に接続され、Ｘ電極駆動回路３により共通に駆動される。Ｙ電極駆動回路は、Ｙ電極の本数に等しい個数の個別Ｙ電極駆動回路４−１、４−２、…で構成され、各個別Ｙ電極駆動回路が対応するＹ電極を駆動する。
【００４９】
以上の構成は、従来のＰＤＰ装置と同じであり、特許文献１から３などに詳細が記載されているので、ここではこれ以上の説明を省略する。
【００５０】
図８に示すように、Ｘ電極駆動回路３及び各個別Ｙ電極駆動回路４−１、４−２、…は、図２の（Ａ）に示した容量性負荷駆動回路と同じ構成を有する。サステイン期間においては、複数の個別Ｙ電極駆動回路４−１、４−２、…は同じ動作を行うので、以下の説明では、複数の個別Ｙ電極駆動回路４−１、４−２、…全体をまとめてＹ電極駆動回路４として表し、Ｙ電極駆動回路４が図２の（Ａ）に示すような構成を有するとする。
【００５１】
第１実施例のＰＤＰ装置では、Ｘ電極駆動回路３のスイッチＳＷ１とＳＷ２はＭＯＳＦＥＴで構成し、ダイオードＤ１とＤ２は、ＳＷ１とＳＷ２を構成するＭＯＳＦＥＴの寄生ダイオードと、ＭＯＳＦＥＴに並列に接続された個別ダイオードで構成されるとする。複数の個別Ｙ電極駆動回路４−１、４−２、…のスイッチＳＷ３とＳＷ４はＩＧＢＴで構成し、ダイオードＤ３とＤ４は、ＳＷ３とＳＷ４を構成するＩＧＢＴに並列に接続された個別ダイオードで構成され、複数の個別Ｙ電極駆動回路４−１、４−２、…はＩＣチップに集積化されている。このような構成にする理由は、ＩＧＢＴの方がＭＯＳＦＥＴに比べて集積化に適しているからである。
【００５２】
図９は、第１実施例のＰＤＰ装置のサステイン期間における、Ｘ電極駆動回路３及びＹ電極駆動回路駆動４の各スイッチ回路のスイッチタイミング、Ｘ及びＹ電極の電位変化、及びダイオードＤ２とＤ４を流れる電流を示す図であり、図４に対応する図である。なお、Ｄ１とＤ３は、第１実施例のサステイン期間では使用されないが、リセット期間やアドレス期間でＸ及びＹ電極の電位を変化させるために使用されるので設けられている。
【００５３】
図９と図４を比較して明らかなように、第１実施例においては、ＳＷ２がオン状態（導通状態）である期間が、ＳＷ４がオン状態に変化してからＴ１経過するまで延長され、ＳＷ４がオン状態（導通状態）である期間がＳＷ２がオン状態に変化してからＴ１経過するまで延長されている点が、従来例と異なる。Ｔ１は、ＳＷ２又はＳＷ４がオン状態に変化してＤ４またはＤ２に電流が流れる期間である。
【００５４】
図１０は、第１実施例において、ＳＷ２及びＳＷ４のオン状態を延長することによる動作を説明する図である。図４の（Ｂ）で説明したように、Ｘ電極の電位をＨからＬに変化させる場合、ＳＷ２をオン状態にして、Ｙ電極駆動回路の低電位電源から、Ｄ４、Ｃｐ、ＳＷ２を介してＸ電極駆動回路の低電位電源に至る電流経路を形成してＸ電極の電位をＬに変化させる。このようにＤ４がオン状態になり電流が流れるために、Ｘ電極の電位がＬに変化して電流が停止するとＤ４に残留キャリアが形成される。このＤ４の残留キャリアが、次にＹ電極をＬからＨに変化させる場合の消費電力を増加させる。そこで、第１実施例では、ＳＷ４のオン状態をＤ４に電流が流れている時まで延長することにより、図１０の（Ｂ）に示すようなＳＷ４とＤ４の閉回路（ループ）を形成して、Ｄ４の残留キャリアを低減させている。同様に、ＳＷ２のオン状態をＤ２に電流が流れている時まで延長することにより、図１０の（Ａ）に示すようなＳＷ２とＤ２の閉回路（ループ）を形成して、Ｄ２の残留キャリアを低減させる。この閉回路の駆動電圧は非常に小さいので、残留キャリアが低減する時の消費電力も非常に小さい。
【００５５】
なお、ＳＷ４は、図９に示すように連続してオン状態である必要はなく、図１０の（Ｃ）においてＳＷ４’で示すように、Ｄ４に電流が流れる期間のみオン状態に変化してもよい。また、図５で説明したように、Ｄ４の残留キャリアは、Ｙ電極をＬからＨに変化させるためにＳＷ３がオン状態に変化する時である。そのため、図１０の（Ｃ）においてＳＷ４’’で示すように、Ｄ４の残留キャリアを低減させるためにＳＷ４がオン状態になるのは、ＳＷ２がオン状態に変化するｔ２から、ＳＷ３がオン状態に変化するｔ３までの間であればどこでもよい。また、残留キャリアを低減させるためであるので、ＳＷ４がオン状態になる期間は非常に短くてよい。更に、図１０の（Ｃ）においてＳＷ４’’’で示すように、ＳＷ４がオン状態である期間を、Ｄ４の電流が停止した後まで延長することも可能である。ただし、ＳＷ３がオン状態に変化するまでには、ＳＷ４を確実にオフ状態に変化させる必要がある。
【００５６】
図１１は、本発明の第２実施例のＰＤＰ装置のサステイン期間における、Ｘ電極駆動回路３及びＹ電極駆動回路駆動４の各スイッチ回路のスイッチタイミング、Ｘ及びＹ電極の電位変化、及びダイオードＤ１とＤ３を流れる電流を示す図であり、図６に対応する図である。第２実施例のＰＤＰ装置は、第１実施例のＰＤＰ装置と同じ構成を有する。第１実施例のＰＤＰ装置では、サステイン期間において、Ｘ電極とＹ電極の両方の電位が低電位になる場合があり、両方の電位が高電位になる場合はなかったが、第２実施例においては、サステイン期間において、Ｘ電極とＹ電極の両方の電位が高電位になる場合があり、両方の電位が低電位になる場合はない。図６及び図７で説明したように、この構成では、Ｄ１とＤ３に電流が流れて残留キャリアが形成される。そこで、第２実施例においては、Ｄ１に並列に設けられるＳＷ１のオン状態を、ＳＷ３がオン状態になってからＴ１経過するまで延長し、Ｄ３に並列に設けられるＳＷ３のオン状態を、ＳＷ１がオン状態になってからＴ１経過するまで延長する。動作原理は第１実施例と同じであり、第１実施例と同様の変形が可能である。これ以上の説明は省略する。
【００５７】
図１２は、本発明の第３実施例のＰＤＰ装置のＸ電極駆動回路及びＹ電極駆動回路の構成を示す図である。第３実施例のＰＤＰ装置の他の構成は、第１実施例のＰＤＰ装置と同じである。図１２に示すように、第３実施例では、図２の従来例の駆動回路において、Ｘ電極駆動回路のＸ電極に接続される出力部にインダクタンス素子Ｌを設けた。
【００５８】
サステイン期間において、Ｙ電極の電位をＨからＬに変化させるために、ＳＷ１−ＳＷ３をオフ状態（遮断状態）にして、ＳＷ４をオン状態（導通状態）にすると、図１２の（Ａ）に示すように、Ｘ電極駆動回路の低電位電源から、Ｄ２、インダクタンス素子Ｌ、Ｃｐ、ＳＷ４を介して、Ｙ電極駆動回路の低電位電源に至る電流経路が形成される。Ｙ電極の電位がＬに変化して電流が停止すると、図１２の（Ｂ）に示すように、インダクタンス素子Ｌの逆起電力により逆方向の電圧ＶＡが発生する。この時、Ｄ２には残留キャリアが形成されているが、この逆方向の電圧ＶＡにより低減する。
【００５９】
インダクタンス素子Ｌのインダクタンス値は、放電時にインダクタンス素子Ｌに流れる電流を考慮して、ダイオードに形成された残留キャリアを低減できる最低限の電圧ＶＡを発生させるように設定する。
【００６０】
Ｘ電極駆動回路の出力部に設けたインダクタンス素子Ｌで、Ｙ電極駆動回路のＤ４の残留キャリアも低減させることができる。この動作原理を図１３を参照して説明する。サステイン期間において、Ｘ電極の電位をＨからＬに変化させるために、ＳＷ１、ＳＷ３、ＳＷ４をオフ状態（遮断状態）にして、ＳＷ２をオン状態（導通状態）にすると、図１３の（Ａ）に示すように、Ｙ電極駆動回路の低電位電源から、Ｄ４、Ｃｐ、インダクタンス素子Ｌ、ＳＷ２を介して、Ｘ電極駆動回路の低電位電源に至る電流経路が形成される。Ｘ電極の電位がＬに変化して電流が停止すると、図１３の（Ｂ）に示すように、インダクタンス素子Ｌの逆起電力により逆方向の電圧が発生する。この電圧は、Ｃｐを介してＹ電極駆動回路のＤ４に印加され、その残留キャリアを低減させる。
【００６１】
なお、第３実施例では、Ｘ電極駆動回路の出力部にインダクタンス素子Ｌを設けたが、Ｙ電極駆動回路の出力部にインダクタンス素子を設けることも可能である。
【００６２】
図１４は、本発明の第４実施例のＰＤＰ装置のＸ電極駆動回路及びＹ電極駆動回路の構成を示す図である。第４実施例のＰＤＰ装置の他の構成は、第１実施例のＰＤＰ装置と同じである。図１４に示すように、第４実施例では、図２の従来の駆動回路において、低電位よりＶｘだけ高く且つ高電位より低い電位を発生する電圧源ＶＸと、容量性負荷の端子と電圧源との接続を切り換える中間相殺スイッチＳＷ１１とを設けた。
【００６３】
図１５は、第４実施例のＰＤＰ装置のサステイン期間における、Ｘ電極駆動回路３及びＹ電極駆動回路駆動４の各スイッチ回路のスイッチタイミング、Ｘ及びＹ電極の電位変化、及びダイオードＤ２とＤ４を流れる電流を示す図である。第４実施例のＰＤＰ装置では、サステイン期間において、Ｘ電極とＹ電極の両方の電位が低電位になる場合があり、両方の電位が高電位になる場合はない。
【００６４】
図５で説明したように、Ｙ電極の電位がＨからＬに変化した後には、Ｄ２とＳＷ２に残留キャリアが形成されており、Ｘ電極をＬからＨに変化させるためにＳＷ１をオン状態にすると、Ｄ２とＳＷ２の残留キャリアが消費電力を増加させる。そこで、図１５に示すように、Ｙ電極の電位がＨからＬに変化した後Ｘ電極がＬからＨに変化するまでの間に、ＳＷ１１をオン状態（導通状態）にすると、電圧源ＶＸ、ＳＷ１１、ＳＷ２又はＤ２で構成される閉回路（ループ）が形成され、Ｘ電極の電位が低電位よりＶｘだけ高い電位になり、Ｄ２とＳＷ２の残留キャリアが低減する。
【００６５】
また、Ｘ電極の電位がＨからＬに変化した後には、Ｄ４とＳＷ４に残留キャリアが形成されているが、図１５に示すように、Ｘ電極の電位がＨからＬに変化した後Ｙ電極がＬからＨに変化するまでの間に、ＳＷ１１をオン状態（導通状態）にすると、電圧源ＶＸ、ＳＷ１１、Ｃｐ、ＳＷ４又はＤ４、低電位電源の経路で構成される閉回路（ループ）が形成され、Ｘ電極の電位が低電位よりＶｘだけ高い電位になり、Ｃｐを介してＤ２とＳＷ２の残留キャリアが低減する。
【００６６】
電圧源ＶＸの電圧Ｖｘは、残留キャリアを低減できる電圧であればよく、非常に小さくできる。例えば、駆動電圧が１８０Ｖで、Ｖｘが５Ｖであれば、残留キャリアによる消費電力を１／３６に低減できる。
【００６７】
なお、ＳＷ１１をオン状態にすると、Ｘ電極の電位が低電位からＶｘだけ増加するが、増加分が小さければ問題ない。
【００６８】
第４実施例のＰＤＰ装置では、サステイン期間において、Ｘ電極とＹ電極の両方の電位が低電位になる場合があり、両方の電位が高電位になる場合はないが、第４実施例の構成は、第２実施例のように、Ｘ電極とＹ電極の両方の電位が高電位になる場合があり、両方の電位が低電位にならない場合にも適用可能である。ただし、Ｘ電極が低電位である時にはＹ電極は高電位であるので、Ｙ電極駆動回路のＳＷ４とＤ４の残留キャリアを低減させることはできない。そのため、Ｘ電極駆動回路とＹ電極駆動回路の両方に、電圧源ＶＸとＳＷ１１を設ける必要がある。
【００６９】
図１６は、本発明の第５実施例のＰＤＰ装置のＸ電極駆動回路及びＹ電極駆動回路の構成を示す図である。第５実施例のＰＤＰ装置の他の構成は、第１実施例のＰＤＰ装置と同じである。図１６に示すように、第５実施例では、図２の従来の駆動回路において、第１のスイッチ回路ＳＷ１の高電位側の端子と高電位側電源の接続を切り換える高電源スイッチＳＷ１３と、Ｘ電極の電位に対して所定量Ｖｙだけ高い電位を発生する電圧源ＶＹ１と、第１のスイッチ回路ＳＷ１の高電位側の端子と電圧源ＶＹ１との接続を切り換える高電位相殺スイッチＳＷ１４とを設ける。同様に、第３のスイッチ回路ＳＷ３の高電位側の端子と高電位側電源の接続を切り換える高電源スイッチＳＷ１５と、Ｙ電極の電位に対して所定量Ｖｙだけ高い電位を発生する電圧源ＶＹ２と、第１のスイッチ回路ＳＷ３の高電位側の端子と電圧源ＶＹ２との接続を切り換える高電位相殺スイッチＳＷ１６とを設ける。
【００７０】
図１７は、第５実施例のＰＤＰ装置のサステイン期間における、Ｘ電極駆動回路３及びＹ電極駆動回路駆動４の各スイッチ回路のスイッチタイミング、Ｘ及びＹ電極の電位変化、及びダイオードＤ２とＤ４を流れる電流を示す図である。図１７は、サステイン期間において、Ｘ電極とＹ電極の両方の電位が低電位になる場合があり、両方の電位が高電位にならない場合の例を示す。
【００７１】
図５で説明したように、Ｘ電極の電位がＬからＨに変化した後には、ＳＷ１に残留キャリアが形成されており、Ｘ電極をＨからＬに変化させるためにＳＷ２をオン状態にすると、ＳＷ１の残留キャリアが消費電力を増加させる。そこで、図１７に示すように、Ｘ電極の電位がＬからＨに変化した後Ｘ電極がＨからＬに変化するまでの間に、ＳＷ１３をオフ状態にして、ＳＷ１４をオン状態にする。これにより、電圧源ＶＹ１、ＳＷ１４、ＳＷ１で構成される閉回路（ループ）が形成される。この時、Ｘ電極の電位は高電位であるから、ＳＷ１４の端子の電位は高電位より高く、ＳＷ１の残留キャリアが低減する。
【００７２】
同様に、Ｙ電極の電位がＬからＨに変化した後には、ＳＷ３に残留キャリアが形成されているので、図１７に示すように、Ｙ電極の電位がＬからＨに変化した後Ｙ電極がＨからＬに変化するまでの間に、ＳＷ１５をオフ状態にして、ＳＷ１６をオン状態にする。これにより、電圧源ＶＹ２、ＳＷ１６、ＳＷ３で構成される閉回路（ループ）が形成される。この時、Ｙ電極の電位は高電位であるから、ＳＷ１６の端子の電位は高電位より高く、ＳＷ３の残留キャリアが低減する。
【００７３】
なお、第２実施例のように、サステイン期間において、Ｘ電極とＹ電極の両方の電位が高電位になる場合があり、両方の電位が低電位にならない場合には、図７で説明したように、Ｄ１とＤ３に残留キャリアが形成される。図１６の（Ｂ）に示すように、ＳＷ１３をオフ状態にしてＳＷ１４をオン状態にすることにより、ＳＷ１とＤ１の残留キャリアを低減でき、ＳＷ１５をオフ状態にしてＳＷ１６をオン状態にすることにより、ＳＷ３とＤ３の残留キャリアを低減できる。
【００７４】
電圧源ＶＹ１及びＶＹ２の電圧Ｖｙは、残留キャリアを低減できる電圧であればよく、非常に小さくできる。例えば、駆動電圧が１８０Ｖで、Ｖｙが５Ｖであれば、残留キャリアによる消費電力を１／３６に低減できる。
【００７５】
図１８は、第４実施例及び第５実施例を合わせた変形例の構成を示す図である。図示のように、Ｘ電極駆動回路とＹ電極駆動回路の両方に、第４実施例の電圧源ＶＸと中間相殺スイッチＳＷ１１に相当するＶＸ１及びＶＸ２と、ＳＷ１１とＳＷ１２を設け、第５実施例のＶＹ１とＶＹ２を共通化して高電位電源に対してＶｙだけ高い電位を発生する電源ＶＹとした点が特徴である。この変形例の動作原理は、第４実施例と第５実施例を合わせたもので、第４及び第５実施例のように、Ｘ電極とＹ電極の両方の電位が低電位になる場合があり、両方の電位が高電位にならない場合と共に、第２実施例のように、Ｘ電極とＹ電極の両方の電位が高電位になる場合があり、両方の電位が低電位にならない場合にも適用可能である。
【００７６】
なお、Ｘ電極駆動回路のスイッチをＭＯＳＦＥＴで構成し、Ｙ電極駆動回路のスイッチをＩＧＢＴで構成し、Ｘ電極とＹ電極の両方の電位が低電位になる場合があり、両方の電位が高電位にならないような電位変化を行う場合には、ＳＷ１の残留キャリアは少なく、サステイン期間においてＤ１は使用されないので、ＳＷ１３とＳＷ１４は設けなくてもよい。
【００７７】
次に、本発明の第５実施例のＰＤＰ装置を説明する。第５実施例のＰＤＰ装置は、特許文献３に記載されたＡＬＩＳ方式のＰＤＰ装置である。ＡＬＩＳ方式のＰＤＰ装置については、特許文献３などに詳しく記載されているので、ここでは詳細な説明は省略し、関係する部分についてのみ説明する。
【００７８】
図１９は、第５実施例のＡＬＩＳ方式のＰＤＰ装置の概略構成を示す図である。図示のように、このＰＤＰ装置は、プラズマディスプレイパネル１１と、アドレスドライバ１２と、奇数Ｘ電極駆動回路１３Ｏと、偶数Ｘ電極駆動回路１３Ｅと、奇数Ｙ電極駆動回路と、偶数Ｙ電極駆動回路とを有する。奇数Ｙ電極駆動回路は、Ｙ電極の本数の半分に等しい個数の個別奇数Ｙ電極駆動回路１４Ｏ−１、１４Ｏ−２、…で構成され、各個別奇数Ｙ電極駆動回路が対応する奇数番目のＹ電極を駆動する。偶数Ｙ電極駆動回路は、Ｙ電極の本数の半分に等しい個数の個別偶数Ｙ電極駆動回路１４Ｅ−１、１４Ｅ−２、…で構成され、各個別偶数Ｙ電極駆動回路が対応する偶数番目のＹ電極を駆動する。以下、第１実施例と同様に、個別奇数Ｙ電極駆動回路をまとめて奇数Ｙ電極駆動回路として示し、個別偶数Ｙ電極駆動回路をまとめて偶数Ｙ電極駆動回路として示す。
【００７９】
プラズマディスプレイパネル１１において、Ｘ電極とＹ電極がほぼ等間隔で交互に配置されているため、各Ｘ電極は両側に隣接しているＹ電極と容量性負荷を形成し、各Ｙ電極は両側に隣接しているＸ電極と容量性負荷を形成する。ここでは、奇数番目のＸ電極と奇数番目のＹ電極の間に形成される容量性負荷をＣｐ１１で、奇数番目のＸ電極と偶数番目のＹ電極の間に形成される容量性負荷をＣｐ１２で、偶数番目のＸ電極と奇数番目のＹ電極の間に形成される容量性負荷をＣｐ２１で、偶数番目のＸ電極と偶数番目のＹ電極の間に形成される容量性負荷をＣｐ２２で表す。また、奇数番目のＸ電極をＸ１で、偶数番目のＸ電極をＸ２で、奇数番目のＹ電極をＹ１で、偶数番目のＹ電極をＹ２で表す。
【００８０】
更に、Ｙ電極の一方に隣接するＸ電極とで第１の表示ラインを形成し、Ｙ電極の他方に隣接するＸ電極とで第２の表示ラインが形成される。例えば、Ｘ１電極とＹ１電極及びＸ２電極とＹ２電極で第１の表示ラインが形成され、Ｙ１電極とＸ２電極及びＹ２電極とＸ１電極で第２の表示ラインが形成される。ＡＬＩＳ方式のＰＤＰ装置では、インターレース表示が行われ、奇数フィールドでは第１の表示ラインが表示され、偶数フィールドでは第２の表示ラインが表示される。第１の表示ラインを表示する時（奇数フィールド）には、サステイン期間にＸ１電極とＹ２電極に同相のサステインパルスが印加され、Ｘ２電極とＹ１電極に同相のサステインパルスが印加される。第２の表示ラインを表示する時（偶数フィールド）には、サステイン期間にＸ１電極とＹ１電極に同相のサステインパルスが印加され、Ｘ２電極とＹ２電極に同相のサステインパルスが印加される。
【００８１】
第６実施例のＰＤＰ装置でも、奇数Ｘ電極駆動回路１３ＯのスイッチＳＷ１とＳＷ２及び偶数Ｘ電極駆動回路１３ＥのスイッチＳＷ５とＳＷ６はＭＯＳＦＥＴで構成し、複数の個別奇数Ｙ電極駆動回路１４Ｏ−１、１４Ｏ−２、…のスイッチＳＷ３とＳＷ４及び複数の個別偶数Ｙ電極駆動回路１４Ｅ−１、１４Ｅ−２、…のスイッチＳＷ７とＳＷ８はＩＧＢＴで構成する。個別奇数Ｙ電極駆動回路１４Ｏ−１、１４Ｏ−２、…と個別偶数Ｙ電極駆動回路１４Ｅ−１、１４Ｅ−２、…は、それぞれＩＣチップに集積化されている。ダイオードＤ１−Ｄ８は、個別ダイオードが使用される。
【００８２】
図２０は、第６実施例の奇数Ｘ電極駆動回路１３Ｏ、偶数Ｘ電極駆動回路１３Ｅ、奇数Ｙ電極駆動回路、及び偶数Ｙ電極駆動回路の構成を示す図である。図示のように、Ｘ１電極とＹ１電極の間に容量性負荷Ｃｐ１１が、Ｘ１電極とＹ２電極の間に容量性負荷Ｃｐ１２が、Ｘ２電極とＹ１電極の間に容量性負荷Ｃｐ２１が、Ｘ２１電極とＹ２電極の間に容量性負荷Ｃｐ２２が存在する。他の構成は、従来例や第１実施例と同じである。
【００８３】
図２１は、第６実施例の奇数フィールドにおける駆動波形を示す図である。サステイン期間において、Ｘ１電極とＹ２電極に同相のサステインパルスが印加され、Ｘ２電極とＹ１電極に同相のサステインパルスが印加される。詳しい説明は省略する。
【００８４】
図２２は、第６実施例の奇数フィールドのサステイン期間における、各スイッチ回路のスイッチタイミング、Ｘ１電極、Ｙ１電極、Ｘ２電極及びＹ２電極の電位変化を示す図であり、図２３は一部を拡大して示した図であり、図２４は第６実施例における電流経路を説明する図である。
【００８５】
従来例の奇数フィールドのサステイン期間においては、Ｘ１電極とＹ２電極の電位及びＸ２電極とＹ１電極の電位同相で変化していたが、図２２に示すように、第６実施例の奇数フィールドのサステイン期間においては、Ｙ２電極の電位がＸ１電極の電位より少量遅れて変化し、Ｙ１電極の電位がＸ２電極の電位より少量遅れて変化する。このような変化を実現するため、ＳＷ７はＳＷ１より少量遅れてオン状態になり、ＳＷ８はＳＷ２より少量遅れてオン状態になり、ＳＷ３はＳＷ５より少量遅れてオン状態になり、ＳＷ４はＳＷ６より少量遅れてオン状態になる。ここで、小量は、スイッチを切り換えてＸ電極又はＹ電極の電位を変化させた場合に電位の変化に要する時間に比べて十分に短い時間であることを意味する。Ｘ電極又はＹ電極の電位は、スイッチがオン状態に切り換わると、容量性負荷の容量と供給される電流量の関係で決定される時定数に従って、図２２及び２３に示すように変化する。
【００８６】
例えば、図２３に示すように、ＳＷ１とＳＷ７がオン状態に変化して、Ｘ１電極とＹ２電極が高電位に変化したとする。この時、Ｙ１電極とＸ２電極は低電位である。ＳＷ１とＳＷ７がオフ状態に変化すると、ＳＷ７に残留キャリアが形成される。ここではＳＷ１はＭＯＳＦＥＴで構成されているので、残留キャリアは少ないので無視する。
【００８７】
次に、Ｘ１電極とＹ２電極を低電位に変化させるためにＳＷ２とＳＷ８がオン状態に変化する。この時、従来例と同様にＳＷ２とＳＷ８が同時にオン状態になると、ＳＷ７の残留キャリアがＳＷ８を介して流れ、大きな消費電力になる。これに対して、第６実施例では、ＳＷ２が先にオン状態になるので、Ｙ２電極駆動回路の高電位電源から、ＳＷ７、Ｃｐ１２、ＳＷ２を介してＸ１電極駆動回路の低電位電源に至る電流経路が形成され、ＳＷ７の残留キャリアが低減する。ここで、ＳＷ２がオン状態になってからｔｄ後にＳＷ８がオン状態に変化し、その時のＸ１電極の電位が高電位からＶｄだけ低下し、Ｘ１電極とＹ２電極の出に変化の間この電位差Ｖｄが維持されるとすると、ＳＷ７の残留キャリアはこの電位差Ｖｄで駆動されて低減することになる。そのため、例えば、駆動電圧が１８０Ｖで、この電位差が５Ｖであるとすると、ＳＷ７の残留キャリアによる消費電力は１／３６に低下する。
【００８８】
図２５は第６実施例の偶数フィールドの駆動波形を示し、図２６は第６実施例の偶数フィールドのサステイン期間における、各スイッチ回路のスイッチタイミング、Ｘ１電極、Ｙ１電極、Ｘ２電極及びＹ２電極の電位変化を示す。奇数フィールドの場合と同様に、同相のＹ電極の電位変化がＸ電極の電位変化に対して遅延している。これ以上の説明は省略する。
【００８９】
以上、ＳＷ２に対してＳＷ８が遅延してオン状態になる場合を例として説明したが、他の場合も同様であり、ＳＷ３、ＳＷ４、ＳＷ７及びＳＷ８を構成するＩＧＢＴの残留キャリアによる消費電力を低減することができる。なお、ＳＷ１、ＳＷ２、ＳＷ５及びＳＷ６はＭＯＳＦＥＴで構成するので、残留キャリアが少ないので問題ない。
【００９０】
なお、従来のＡＬＩＳ型ＰＤＰ装置では、Ｘ１電極とＹ２電極、及びＸ２電極とＹ１電極にはそれぞれ同相のサステインパルスが印加されるため、Ｃｐ１２及びＣｐ２１は駆動回路の負荷にならなかったが、第６実施例では電位変化に遅延があるため、Ｃｐ１２及びＣｐ２１駆動回路の負荷になる。しかし、上記の電位差Ｖｄが小さければ、Ｃｐ１２及びＣｐ２１による駆動電力の増加より、残留キャリアによる消費電力の低減効果の方が大きい。
【００９１】
なお、第６実施例では、奇数及び偶数Ｘ電極駆動回路のスイッチＳＷ１、ＳＷ２、ＳＷ５及びＳＷ６をＭＯＳＦＥＴで構成したが、これらをＩＧＢＴで構成することも可能である。ただし、ＳＷ１、ＳＷ２、ＳＷ５及びＳＷ６の残留キャリアは低減できないので、それによる消費電力は低減できない。それでも、奇数及び偶数Ｙ電極駆動回路のＳＷ３、ＳＷ４、ＳＷ７及びＳＷ８の残留キャリアによる消費電力を低減できるので、効果がある。
【００９２】
以上、本発明の実施例を説明したが、各種の実施例の構成は他の実施例と組み合わせて行うことが可能であり、どのように組み合わせるかについては、駆動回路を構成する素子や駆動波形を勘案して適宜決められる。
（付記１）
容量性負荷の端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとを備え、容量性負荷の端子の電位を高電位と低電位の間で変化させる容量性負荷駆動回路の駆動方法であって、
前記ダイオードが導通してから、当該ダイオードが接続される端子の電位が変化するまでの間に、当該ダイオードに並列に接続されるスイッチ回路が導通状態になる期間を備えることを特徴とする容量性負荷駆動回路の駆動方法。
（付記２）
容量性負荷の一方の端子を、高電位と低電位の間で変化させる第１の駆動回路と、
容量性負荷の他方の端子を、高電位と低電位の間で変化させる第２の駆動回路とを備え、
前記第１及び第２の駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路の駆動方法であって、
前記ダイオードが導通してから、当該ダイオードが接続される端子の電位が変化するまでの間に、当該ダイオードに並列に接続されるスイッチ回路が導通状態になる期間を備えることを特徴とする容量性負荷駆動回路の駆動方法。
（付記３）
隣接して配置された複数の第１及び第２の電極と、該第１及び第２の電極の伸びる方向と直交する方向に伸びる複数のアドレス電極とを有し、隣接する前記第１と第２の電極の間でサステイン放電を行うプラズマディスプレイパネルと、
前記複数の第１の電極を駆動する第１電極駆動回路と、
前記複数の第２の電極を駆動する第２電極駆動回路とを備え、
前記第１及び第２電極駆動回路は、
接続される電極と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される電極と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備えるプラズマディスプレイ装置であって、
前記サステイン放電中に、前記ダイオードが導通してから、当該ダイオードが接続される電極の電位が変化するまでの間に、当該ダイオードに並列に接続されるスイッチ回路が導通状態になる期間を備えることを特徴とするプラズマディスプレイ装置。
（付記４）
容量性負荷の端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとを備える容量性負荷駆動回路であって、
出力部にインダクタンス素子を備えることを特徴とする容量性負荷駆動回路。
（付記５）
容量性負荷の一方の端子を、高電位と低電位の間で変化させる第１の駆動回路と、
容量性負荷の他方の端子を、高電位と低電位の間で変化させる第２の駆動回路とを備え、
前記第１及び第２の駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路であって、
前記第１の駆動回路と前記一方の端子の間及び前記第２の駆動回路と前記他方の端子の間の少なくとも一方に設けられたインダクタンス素子を備えることを特徴とする容量性負荷駆動回路。
（付記６）
容量性負荷の端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとを備える容量性負荷駆動回路であって、
前記低電位より高く且つ前記高電位より低い電位を発生する電圧源と、
前記端子と前記電圧源との接続を切り換える中間相殺スイッチとを備えることを特徴とする容量性負荷駆動回路。
（付記７）
付記６に記載の容量性負荷駆動回路の駆動方法であって、
前記端子が前記低電位の時に、前記中間相殺スイッチを一時的にオン状態にして導通させる容量性負荷駆動回路の駆動方法。
（付記８）
容量性負荷の一方の端子を、高電位と低電位の間で変化させる第１の駆動回路と、
容量性負荷の他方の端子を、高電位と低電位の間で変化させる第２の駆動回路とを備え、
前記第１及び第２の駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路であって、
前記第１及び第２の駆動回路の少なくとも一方は、
前記低電位より高く且つ前記高電位より低い電位を発生する電圧源と、
前記接続される端子と前記電圧源との接続を切り換える中間相殺スイッチとを備えることを特徴とする容量性負荷駆動回路。
（付記９）
付記８に記載の容量性負荷駆動回路の駆動方法であって、
前記容量性負荷の両方の端子が前記低電位の時に、前記中間相殺スイッチを一時的にオン状態にして導通させる容量性負荷駆動回路の駆動方法。
（付記１０）
隣接して配置された複数の第１及び第２の電極と、該第１及び第２の電極の伸びる方向と直交する方向に伸びる複数のアドレス電極とを有し、隣接する前記第１と第２の電極の間でサステイン放電を行うプラズマディスプレイパネルと、
前記複数の第１の電極を駆動する第１電極駆動回路と、
前記複数の第２の電極を駆動する第２電極駆動回路とを備え、
前記第１及び第２電極駆動回路は、
接続される電極と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される電極と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備えるプラズマディスプレイ装置であって、
前記第１及び第２電極駆動回路の少なくとも一方は、
前記低電位より高く且つ前記高電位より低い電位を発生する電圧源と、
前記接続される端子と前記電圧源との接続を切り換える中間相殺スイッチとを備え、
前記サステイン期間中に、前記容量性負荷の両方の端子が前記低電位の時に、前記中間相殺スイッチをオン状態にして導通させる期間を備えることを特徴とするプラズマディスプレイ装置。
（付記１１）
容量性負荷の端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路であって、
前記第１のスイッチ回路の前記高電位側の端子と前記高電位側電源の接続を切り換える高電源スイッチと、
前記高電位に対して所定量高い電位を発生する電圧源と、
前記第１のスイッチ回路の前記高電位側の端子と前記電圧源との接続を切り換える高電位相殺スイッチを備えることを特徴とする容量性負荷駆動回路。
（付記１２）
付記１１に記載の容量性負荷駆動回路の駆動方法であって、
前記端子が前記高電位の時に、前記高電位相殺スイッチを一時的にオン状態にして導通させる容量性負荷駆動回路の駆動方法。
（付記１３）
容量性負荷の一方の端子を、高電位と低電位の間で変化させる第１の駆動回路と、
容量性負荷の他方の端子を、高電位と低電位の間で変化させる第２の駆動回路とを備え、
前記第１及び第２の駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備える容量性負荷駆動回路であって、
前記第１及び第２の駆動回路の少なくとも一方は、
前記第１のスイッチ回路の前記高電位側の端子と前記高電位側電源の接続を切り換える高電源スイッチと、
前記高電位に対して所定量高い電位を発生する電圧源と、
前記第１のスイッチ回路の前記高電位側の端子と前記電圧源との接続を切り換える高電位相殺スイッチを備えることを特徴とする容量性負荷駆動回路。
（付記１４）
付記１３に記載の容量性負荷駆動回路の駆動方法であって、
前記高電位相殺スイッチを備える前記駆動回路で駆動される前記端子が前記高電位の時に、前記高相殺スイッチを一時的にオン状態にして導通させる容量性負荷駆動回路の駆動方法。
（付記１５）
隣接して配置された複数の第１及び第２の電極と、該第１及び第２の電極の伸びる方向と直交する方向に伸びる複数のアドレス電極とを有し、隣接する前記第１と第２の電極の間でサステイン放電を行うプラズマディスプレイパネルと、
前記複数の第１の電極を駆動する第１電極駆動回路と、
前記複数の第２の電極を駆動する第２電極駆動回路とを備え、
前記第１及び第２電極駆動回路は、
接続される電極と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される電極と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備えるプラズマディスプレイ装置であって、
前記第１及び第２電極駆動回路の少なくとも一方は、
前記第１のスイッチ回路の前記高電位側の端子と前記高電位側電源の接続を切り換える高電源スイッチと、
前記高電位に対して所定量高い電位を発生する電圧源と、
前記第１のスイッチ回路の前記高電位側の端子と前記電圧源との接続を切り換える高電位相殺スイッチを備え、
前記サステイン期間中に、前記高電位相殺スイッチを備える前記駆動回路で駆動される前記端子が前記高電位の時に、前記高電位相殺スイッチを一時的にオン状態にして導通させる期間を備えることを特徴とするプラズマディスプレイ装置。
（付記１６）
隣接して交互に配置された第１の電極及び第２の電極と、該第１の電極及び第２の電極の伸びる方向と直交する方向に伸びるアドレス電極とを有し、前記第２の電極の一方に隣接する前記第１の電極とで第１の表示ラインを形成し、前記第２の電極の他方に隣接する前記第１の電極とで第２の表示ラインを形成するプラズマディスプレイパネルと、
奇数番目の前記第１の電極を駆動する奇数第１電極駆動回路と、
偶数番目の前記第１の電極を駆動する偶数第１電極駆動回路と、
奇数番目の前記第２の電極を駆動する奇数第２電極駆動回路と、
偶数番目の前記第２の電極を駆動する偶数第２電極駆動回路とを備え、
各電極駆動回路は、
接続される端子と高電位側電源の接続を切り換える第１のスイッチ回路と、
前記接続される端子と低電位側電源の接続を切り換える第２のスイッチ回路と、
前記第１のスイッチ回路又は前記第２のスイッチ回路と並列に設けられたダイオードとをそれぞれ備え、
奇数フィールドのサステイン期間においては、前記奇数第１電極駆動回路と前記偶数第２電極駆動回路、及び前記奇数第２電極駆動回路と前記偶数第１電極駆動回路がそれぞれ同相のサステインパルスを供給して、前記第１の表示ラインで表示を行い、
偶数フィールドのサステイン期間においては、前記奇数第１電極駆動回路と前記奇数第２電極駆動回路、及び前記偶数第１電極駆動回路と前記偶数第２電極駆動回路がそれぞれ同相のサステインパルスを供給して、前記第２の表示ラインで表示を行うプラズマディスプレイ装置において、
奇数フィールドのサステイン期間においては、前記偶数第２電極駆動回路は前記奇数第１電極駆動回路より少量遅延したサステインパルスを供給し、前記奇数第２電極駆動回路は前記偶数第１電極駆動回路より少量遅延したサステインパルスを供給し、
偶数フィールドのサステイン期間においては、前記奇数第２電極駆動回路は前記奇数第１電極駆動回路より少量遅延したサステインパルスを供給し、前記偶数第２電極駆動回路は前記偶数第１電極駆動回路より少量遅延したサステインパルスを供給することを特徴とするプラズマディスプレイ装置。
（付記１７）
前記奇数第１電極駆動回路は、奇数番目の前記第１の電極を共通に駆動し、
前記偶数第１電極駆動回路は、偶数番目の前記第１の電極を共通に駆動し、
前記奇数第２電極駆動回路は、アドレス期間には奇数番目の前記第２の電極に順に走査パルスを印加し、サステイン期間には奇数番目の前記第２の電極を共通に駆動し、
前記偶数第２電極駆動回路は、前記アドレス期間には偶数番目の前記第２の電極に順に走査パルスを印加し、前記サステイン期間には偶数番目の前記第２の電極を共通に駆動し、
前記奇数及び偶数第２電極駆動回路は、各第２電極を駆動する複数の個別第２電極駆動回路を備え、
各個別第２電極駆動回路が、前記第１のスイッチ回路と、前記第２のスイッチ回路と、前記ダイオードとをそれぞれ備える付記１６に記載のプラズマディスプレイ装置。
（付記１８）
前記複数の個別第２電極駆動回路は、少なくとも前記奇数及び偶数第２電極駆動回路毎に集積化されている付記１７に記載のプラズマディスプレイ装置。
（付記１９）
前記複数の個別第２電極駆動回路の前記第１のスイッチ回路及び前記第２のスイッチ回路は、ＩＧＢＴで構成されている付記１７に記載のプラズマディスプレイ装置。
（付記２０）
前記奇数及び偶数第１電極駆動回路の前記第１のスイッチ回路及び前記第２のスイッチ回路は、ＭＯＳＦＥＴで構成されている付記１７に記載のプラズマディスプレイ装置。
【産業上の利用可能性】
【００９３】
以上説明したように、本発明によれば、駆動シーケンスを変更するか、簡単な回路を付加するだけで、消費電力のうちの大きな割合を占める残留キャリアによる無駄な消費電力を低減できるので、コストの増加を最小限にした上で、消費電力を大幅に低減できる。
【００９４】
また、ＰＤＰ装置で本発明を行うことにより、消費電力を低減できるので、駆動素子の発熱を低減でき、ＰＤＰ装置の表示輝度を向上して、より一層明るい表示が行える平面表示装置が実現できる。
【図面の簡単な説明】
【００９５】
【図１】ＰＤＰ装置の駆動波形の例を示す図である。
【図２】容量性負荷駆動回路の基本構成を示す図である。
【図３】スイッチ素子の例を示す図である。
【図４】従来例におけるスイッチタイミングと容量性負荷の電位変化を示す図である。
【図５】容量性負荷の充放電時の電流経路を説明する図である。
【図６】スイッチタイミングと容量性負荷の電位変化の他の従来例を示す図である。
【図７】他の従来例における充放電時の電流経路を説明する図である。
【図８】本発明の第１実施例のＰＤＰ装置の概略構成を示す図である。
【図９】第１実施例のスイッチタイミングと電極の電位変化を示す図である。
【図１０】第１実施例の動作を説明する図である。
【図１１】第２実施例のスイッチタイミングと電極の電位変化を示す図である。
【図１２】本発明の第３実施例の駆動回路の構成を示す図である。
【図１３】第３実施例の他の動作を説明する図である。
【図１４】本発明の第４実施例の駆動回路の構成を示す図である。
【図１５】第４実施例のスイッチタイミングと電極の電位変化を示す図である。
【図１６】本発明の第５実施例の駆動回路の構成を示す図である。
【図１７】第５実施例のスイッチタイミングと電極の電位変化を示す図である。
【図１８】第５実施例の変形例の構成を示す図である。
【図１９】本発明の第６実施例のＡＬＩＳ方式のＰＤＰ装置の概略構成を示す図である。
【図２０】第６実施例の駆動回路の構成を示す図である。
【図２１】第６実施例のＰＤＰ装置の奇数フィールドの駆動波形を示す図である。
【図２２】第６実施例の奇数フィールドのスイッチタイミングと電極の電位変化を示す図である。
【図２３】第６実施例のスイッチタイミングと電極の電位変化の詳細を示す図である。
【図２４】第６実施例の電流経路を説明する図である。
【図２５】第６実施例のＰＤＰ装置の偶数フィールドの駆動波形を示す図である。
【図２６】第６実施例の偶数フィールドのスイッチタイミングと電極の電位変化を示す図である。
【符号の説明】
【００９６】
１、１１…プラズマディスプレイパネル
２、１２…アドレスドライバ
３…Ｘ電極駆動回路
１３Ｏ…奇数Ｘ電極駆動回路
１３Ｅ…偶数Ｘ電極駆動回路
４−１、４−２、４−３…個別Ｙ電極駆動回路
１４Ｏ−１、１４Ｏ−２、１４Ｏ−３…個別奇数Ｙ電極駆動回路
１４Ｅ−１、１４Ｅ−２、１４Ｅ−３…個別偶数Ｙ電極駆動回路
ＳＷ１…第１スイッチ回路
ＳＷ２…第２スイッチ回路
ＳＷ３…第３スイッチ回路
ＳＷ４…第４スイッチ回路
Ｄ１、Ｄ２、Ｄ３、Ｄ４…ダイオード
【図１】
2005234305.tif 000003
【図２】
2005234305.tif 000004
【図３】
2005234305.tif 000005
【図４】
2005234305.tif 000006
【図５】
2005234305.tif 000007
【図６】
2005234305.tif 000008
【図７】
2005234305.tif 000009
【図８】
2005234305.tif 000010
【図９】
2005234305.tif 000011
【図１０】
2005234305.tif 000012
【図１１】
2005234305.tif 000013
【図１２】
2005234305.tif 000014
【図１３】
2005234305.tif 000015
【図１４】
2005234305.tif 000016
【図１５】
2005234305.tif 000017
【図１６】
2005234305.tif 000018
【図１７】
2005234305.tif 000019
【図１８】
2005234305.tif 000020
【図１９】
2005234305.tif 000021
【図２０】
2005234305.tif 000022
【図２１】
2005234305.tif 000023
【図２２】
2005234305.tif 000024
【図２３】
2005234305.tif 000025
【図２４】
2005234305.tif 000026
【図２５】
2005234305.tif 000027
【図２６】
2005234305.tif 000028