(57)【要約】【課題】  特別な電圧・電流変換回路を用いることなく電流を出力し、デジタル入力コードが変化する時に大きなグリッチの発生をなくし、負側の電源を使用しないデジタル・アナログ変換器を提供する。【解決手段】  Ｒ−２Ｒデジタル・アナログ変換器の２Ｒ側共通電位端子を第１の定電位とオペアンプの正転入力端子に接続し、Ｒ−２Ｒデジタル・アナログ変換器の電流出力端子をオペアンプの反転入力端子と電流増幅部のミラー型電流増幅器の１次側の入力端子に接続し、オペアンプの出力端子を電流増幅部のミラー型電流増幅器の１次側接地端子に接続する。また電流増幅部のミラー型電流増幅器の１次側入力端子と２次側入力端子の間に第１のサンプル・ホールド回路を挿入し、電流増幅部のミラー型電流増幅器の１次側接地端子と２次側接地端子の間に第２のサンプル・ホールド回路を挿入する。【選択図】  図７
2005086679.tif 000002
【特許請求の範囲】
【請求項１】
第１の等電流源型Ｒ−２Ｒデジタル・アナログ変換器に第１の電流増幅部を接続したデジタル・アナログ変換器。
【請求項２】
請求項１記載のデジタル・アナログ変換器においてミラー型電流増幅器からなる前記第１の電流増幅部を持つことを特徴とするデジタル・アナログ変換器。
【請求項３】
請求項２記載のデジタル・アナログ変換器において前記第１の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の２Ｒ側共通電位端子と前記第１の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の出力端子を等電位に印加することを特徴とする第１のバイアス回路からなることを特徴とするデジタル・アナログ変換器。
【請求項４】
請求項３記載のデジタル・アナログ変換器の前記第１のバイアス回路において正転入力端子が前記第１の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の２Ｒ側共通電位端子と第１の定電位に接続され反転入力端子が前記第１の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の出力端子と前記第１の電流増幅部の入力端子に接続され出力端子が前記第１の電流増幅部のミラー型電流増幅器の第１の共通接地端子に接続されたオペアンプからなることを特徴とするデジタル・アナログ変換器。
【請求項５】
請求項２記載のデジタル・アナログ変換器のミラー型電流増幅器に電流サンプル・ホールド回路を挿入されていることを特徴とするデジタル・アナログ変換器。
【請求項６】
請求項２および４記載のデジタル・アナログ変換器の前記第１の電流増幅部のミラー型電流増幅器の１次側の第１の接地端子と２次側の第２の接地端子間に第１のサンプル・ホールド回路が、前記第１の電流増幅部のミラー型電流増幅器の１次側の入力端子と２次側の入力端子間に第２のサンプル・ホールド回路が挿入されていることを特徴とする前記第１の電流増幅部からなることを特徴とするデジタル・アナログ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流出力型デジタル・アナログ変換器に関するものである。特にグリッチの発生しない電流出力型の等電流源型Ｒ−２Ｒデジタル・アナログ変換器に関する。
【背景技術】
【０００２】
図８に従来の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の一例の回路図を示す。デジタル入力コードによって開閉するスイッチによって定電流がＲ−２Ｒ抵抗網で分流されてデジタル入力コードに対応した電流がオペアンプの帰還抵抗を流れて電圧出力される（例えば、非特許文献１）。
【非特許文献１】トランジスタ技術SPECIALNo16、CQ出版社、1991年2月第2版、P.19
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら上記従来の構成では以下に説明するような問題が発生する。例えばレーザダイオードを駆動するような目的の場合は電流出力が一般的である。よってデジタル入力コードに対応した電圧出力を電流に変化する必要がある。そこで一度電圧・電流変換回路を通して電流に変換することが必要になる。仮にデジタル・アナログ変換器の出力電圧のリニアリティが理想的であってもこの電圧・電流変換回路のリニアリティ特性が悪いと最終の出力電流のリニアリティ特性が悪化してしまうという課題がある。
【０００４】
また入力デジタルコードが変化するときに変化のタイミングの違いによって変化の前後のデジタル入力コードとは全く違うコードが一瞬発生することがある。例えば８ビットデジタル・アナログ変換器の場合（０１１１１１１１）から（１０００００００）に変化する時にオーバラップして（１１１１１１１１）が発生することがある。この場合はプラス側に大きなグリッチが発生する。また逆にオーバラップしない場合は（００００００００）が発生し、マイナス側に大きなグリッチが発生する。このグリッチによる大きな変換精度の劣化という課題がある。
【０００５】
更にまた図８の構成では電源電圧として正負２電源が必要になりこのデジタル・アナログ変換器を使用した機器の回路が複雑になりひいてはその機器のコストアップにつながるという課題がある。
【課題を解決するための手段】
【０００６】
本発明の等電流源型デジタル・アナログ変換器においてＲ−２Ｒデジタル・アナログ変換器の２Ｒ側共通電位端子を第１の定電位とオペアンプの正転入力端子に接続し、Ｒ−２Ｒデジタル・アナログ変換器の電流出力端子をオペアンプの反転入力端子と電流増幅部のミラー型電流増幅器の１次側の入力端子に接続し、オペアンプの出力端子を電流増幅部のミラー型電流増幅器の１次側接地端子に接続することで等電流源型デジタル・アナログ変換器の出力電流を特別な電圧・電流変換回路を用いることがないのでそれによるリニアリティ特性の劣化なく電流出力が可能となる。
【０００７】
また電流増幅部のミラー型電流増幅器の１次側入力端子と２次側入力端子の間に第１のサンプル・ホールド回路を挿入し、電流増幅部のミラー型電流増幅器の１次側接地端子と２次側接地端子の間に第２のサンプル・ホールド回路を挿入することによりデジタル入力コードが変化する時にホールド動作させることで大きなグリッチの発生をなくすことが可能となる。
【０００８】
また負側の電源を使用していないためこのデジタル・アナログ変換器を使用する機器の回路は複雑にならずよって機器のコストアップにもつながらない。
【発明の効果】
【０００９】
本発明による等電流源型デジタル・アナログ変換器は特別な電圧・電流変換回路を用いることがないのでそれによるリニアリティ特性の劣化なく電流出力が可能となり、またデジタル入力コードが変化する時に大きなグリッチの発生をなくすことが可能となり、また負側の電源をしないことが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、図１から図７を参照して本発明の実施の形態を詳細に説明する。
【００１１】
（第１の実施形態）
図２は、等電流源型Ｒ−２Ｒデジタル・アナログ変換器の出力電流を電流増幅部に入力することで電流出力を得る構成である。図３は、等電流源型Ｒ−２Ｒデジタル・アナログ変換器の出力電流を電流増幅部のミラー型電流増幅器の電流増幅部に入力することで電流出力を得るものである。この構成により等電流源型Ｒ−２Ｒデジタル・アナログ変換器の出力電流を電圧・電流変換回路を使用することなく任意の増幅率で電流出力を得ることが可能となる。
【００１２】
（第２の実施形態）
図３の構成では等電流源型Ｒ−２Ｒデジタル・アナログ変換器の２Ｒ側共通電位端子が接地に接続されており、出力端子は電流増幅部のミラー型電流増幅器の１次側入力端子に接続されている。そのため等電流源型Ｒ−２Ｒデジタル・アナログ変換器の出力端子の電圧は接地電位より高くなる。よって本来の出力電流よりも減少することになり、出力電流が増加するほどリニアリティが悪化することになる。
【００１３】
図４では等電流源型Ｒ−２Ｒデジタル・アナログ変換器の２Ｒ側共通電位端子を接地ではなくし、Ｒ−２ＲＤＡＣ出力端子等電圧印加回路により２Ｒ側共通電位端子電圧と等電流源型Ｒ−２Ｒデジタル・アナログ変換器の出力端子電位を等電位にしている。この構成により出力電流が変化しても等電位になっているためにリニアリティの劣化は発生しない。
【００１４】
図５ではＲ−２ＲＤＡＣ出力端子等電圧印加回路として第１の低電位にＲ−２Ｒデジタル・アナログ変換器の２Ｒ側共通電位端子とオペアンプの正転入力端子を接続し、Ｒ−２Ｒデジタル・アナログ変換器の出力端子にオペアンプの反転入力端子と電流増幅部のミラー型電流増幅器の１次側入力端子を接続し、オペアンプの出力端子を電流増幅部のミラー型電流増幅器の共通接地端子に接続している。この構成により等電流源型Ｒ−２Ｒデジタル・アナログ変換器の２Ｒ側共通電位端子とＲ−２Ｒデジタル・アナログ変換器の出力端子はオペアンプの仮想接地により等電位になるためリニアリティの劣化は発生しない。出力電流が増加した時に電流増幅部のミラー型電流増幅器の１次側入力端子電圧増加分はミラー型電流増幅器の共通接地端子電圧が減少することで保存されていることになる。
【００１５】
（第３の実施形態）
一般にデジタル・アナログ変換器では入力デジタルコードが変化するときに変化のタイミングの違いによって変化の前後のデジタル入力コードとは全く違うコードが一瞬発生することになりグリッチが発生する。図９にグリッチの発生するタイミングの例を示してある。Ｄ１（０１１１１１１１）からＤ２（１０００００００）に遷移する時にデータのオーバラップにより一瞬（１１１１１１１１）が発生する場合があり上向きにグリッチが発生する。Ｄ２（１０００００００）からＤ３（０１１１１１１１）へ遷移する場合、データのオーバラップにより一瞬（００００００００）が発生する場合があり下向きにグリッチが発生する。
【００１６】
図６の実施例では入力端子の間に第１のサンプル・ホールド回路を接続し、電流増幅部のミラー型電流増幅器の共通接地端子の１次側と２次側の間に第２のサンプル・ホールド回路を接続している。これらのサンプル・ホールド回路は図１０に示してあるようにデータが遷移する期間はホールド動作をし、それ以外の期間ではサンプル動作をする。この構成によればデータ遷移時はホールド動作のためグリッチが発生しないデジタル・アナログ変換が可能となる。
【００１７】
図７にスイッチと接地端子に接続されたホールド容量からなる第１のサンプル・ホールド回路と、スイッチと接地端子に接続されたホールド容量と入力端子がホールド容量に接続され出力端子が電流増幅部のミラー型電流増幅器の２次側接地端子に接続されたバッファからなる第２のサンプル・ホールド回路からなるミラー型電流増幅器を示す。
【００１８】
図７と図１１で動作を説明する。クロックφによりスイッチが閉の場合、これらのサンプル・ホールド回路はサンプル動作をするのでデジタル入力コードに対応した出力電流が出力される。デジタル入力データが遷移する時にクロックφによってスイッチが開となるとこれらサンプル・ホールド回路はホールド動作になるため直前の電流値を出力し続ける。よってグリッチは発生しない。また電流増幅部のミラー型電流増幅器の２次側接地端子にはバッファの出力端子が接続されているため第２のホールド容量の電位が減少することなく出力電流を出力し続けることが可能となる。
【産業上の利用可能性】
【００１９】
以上説明したように本発明によれば等電流源型デジタル・アナログ変換器は特別な電圧・電流変換回路を用いることがないのでそれによるリニアリティ特性の劣化なく電流出力が可能となり、またデジタル入力コードが変化する時に大きなグリッチの発生をなくすことが可能となり、また負側の電源をしないことが可能となる。
【図面の簡単な説明】
【００２０】
【図１】等電流源型Ｒ−２Ｒ  Ｄ／Ａコンバータの出力電流を任意の電流増幅率で増幅して電流出力する電流出力型の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の回構成図
【図２】流出型等電流源とＲ−２Ｒ抵抗網とスイッチから構成される等電流源型Ｒ−２Ｒ  Ｄ／Ａコンバータと電流増幅部からなる電流出力型の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の回路図
【図３】流出型等電流源とＲ−２Ｒ抵抗網とスイッチから構成される等電流源型Ｒ−２Ｒ  Ｄ／Ａコンバータとミラー型電流増幅器から構成される電流増幅部から構成される電流出力型の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の回路図
【図４】流出型等電流源とＲ−２Ｒ抵抗網とスイッチから構成される等電流源型Ｒ−２Ｒ  Ｄ／Ａコンバータとミラー型電流増幅器から構成される電流増幅部とＲ−２ＲＤＡＣ出力端子等電圧印加回路から構成される電流出力型の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の構成図
【図５】流出型等電流源とＲ−２Ｒ抵抗網とスイッチから構成される等電流源型Ｒ−２Ｒ  Ｄ／Ａコンバータとミラー型電流増幅器から構成される電流増幅部と定電位とオペアンプから構成されるＲ−２ＲＤＡＣ出力端子等電圧印加回路から構成される電流出力型の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の回路図
【図６】流出型等電流源とＲ−２Ｒ抵抗網とスイッチから構成される等電流源型Ｒ−２Ｒ  Ｄ／Ａコンバータと定電位とオペアンプから構成されるＲ−２ＲＤＡＣ出力端子等電圧印加回路とサンプル・ホールド回路とミラー型電流増幅器から構成される電流増幅部とから構成される電流出力型の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の構成図
【図７】流出型等電流源とＲ−２Ｒ抵抗網とスイッチから構成される等電流源型Ｒ−２Ｒ  Ｄ／Ａコンバータと定電位とオペアンプから構成されるＲ−２ＲＤＡＣ出力端子等電圧印加回路とスイッチとホールド容量とバッファから構成されるサンプル・ホールド回路とミラー型電流増幅器から構成される電流増幅部とから構成される電流出力型の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の回路図
【図８】従来の等電流源型Ｒ−２Ｒデジタル・アナログ変換器の回路図
【図９】グリッチが発生するタイミングの例を示す図
【図１０】図６に示す等電流源型Ｒ−２Ｒデジタル・アナログ変換器の動作を説明するための図
【図１１】図７に示す等電流源型Ｒ−２Ｒデジタル・アナログ変換器の動作を説明するための図
【符号の説明】
【００２１】
１  デジタル入力端子
２  アナログ電流出力端子
１００  等電流源型Ｒ−２Ｒ  Ｄ／Ａコンバータ
１０１〜１０５  等電流源
１１１〜１１５  スイッチ
１２１〜１２９  Ｒ−２Ｒ網抵抗
１３０  帰還抵抗
１４０  オペアンプ
１４１  低電位
２００  電流増幅部
２０１〜２０２  トランジスタ
２０２〜２０３  サンプル・ホールド回路
２０４〜２０５  スイッチ
２０６〜２０７  ホールド容量
２０８  バッファ
３００  Ｒ−２ＲＤＡＣ出力端子等電圧印加回路
３０１  低電位
３０２  オペアンプ
【図１】
2005086679.tif 000003
【図２】
2005086679.tif 000004
【図３】
2005086679.tif 000005
【図４】
2005086679.tif 000006
【図５】
2005086679.tif 000007
【図６】
2005086679.tif 000008
【図７】
2005086679.tif 000009
【図８】
2005086679.tif 000010
【図９】
2005086679.tif 000011
【図１０】
2005086679.tif 000012
【図１１】
2005086679.tif 000013