(57)【要約】【課題】  高アスペクト比（特に、アスペクト比５以上）のトレンチ内に形成するシリコン薄膜の不純物濃度を、低濃度においても均一にする。【解決手段】  シリコンのみからなる第１の層をトレンチ内に形成する第１の工程（時刻ｔ０〜ｔ１）と、不純物のみの、もしくは不純物が高濃度に注入された第２の層を形成する第２の工程（時刻ｔ３〜ｔ４）とを有し、第２の工程時における反応炉内の圧力を第１の工程時の圧力より下げることで、ドーピングガス（図１ではフォスフィンガス：ＰＨ３）が、高アスペクト比のトレンチ内部という微細な空間に入りやすくなり、均一な不純物濃度となるような、不純物のみの、もしくは不純物が高濃度に注入された第２の層を形成することができる。さらに、第１及び第２の工程を交互に所定回数繰り返した後に第３の工程として熱処理を行うので、第２の層の不純物を第１の層内に拡散され、不純物濃度の均一なシリコン薄膜が形成される。【選択図】  図１
2005072476.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された溝内に、不純物を注入したシリコン薄膜を埋め込むように形成する半導体装置の製造方法において、
反応性ガスを反応炉に供給してシリコンのみからなる第１の層を前記溝内に形成する第１の工程と、
不純物注入用ガスのみまたは前記不純物注入用ガスと前記反応性ガスを同時に前記反応炉に供給して、前記反応炉内の圧力が前記第１の工程時より低い状態を保ちつつ不純物のみの、もしくは前記不純物が高濃度に注入された第２の層を形成する第２の工程と、
前記第１及び第２の工程を交互に所定回数繰り返した後に熱処理を行い、前記第２の層の前記不純物を前記第１の層内に拡散させる第３の工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の工程の後では前記反応性ガスの流量が実質的に零になるか低流量で安定化するまでは、前記第２の工程を開始せず、
前記第２の工程の後では前記不純物注入用ガスの流量が実質的に零となるまでは前記第１の工程を開始しないようにすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
不純物濃度が１×１０１９ｃｍ−３以下の前記シリコン薄膜を形成する場合、前記第１の工程時における前記圧力を２００Ｐａ乃至５０Ｐａとし、前記第２の工程時における前記圧力を１０Ｐａ以下にすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記溝のアスペクト比は５以上であることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項５】
前記反応性ガスはモノシランであり、前記不純物注入用ガスはフォスフィンであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項６】
前記反応性ガスはジシランであり、前記不純物注入用ガスはフォスフィンであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項７】
前記反応性ガスはモノシランであり、前記不純物注入用ガスはジボランであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項８】
前記反応性ガスはジシランであり、前記不純物注入用ガスはジボランであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項９】
前記反応性ガスはモノシランであり、前記不純物注入用ガスはアルシンであることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項１０】
前記反応性ガスはジシランであり、前記不純物注入用ガスはアルシンであることを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に半導体基板上に形成された溝内に、不純物を注入したシリコン薄膜を埋め込むように形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体デバイスやディスプレイデバイスにおいて不純物を注入（以下ドープと呼ぶ）されたシリコン薄膜、特にポリシリコン（多結晶シリコン）薄膜は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲート電極や配線、コンデンサ電極などとともに、最近では、溝（以下トレンチと呼ぶ）構造内への埋め込みやトレンチ構造側壁への不純物拡散の拡散源としても適用されることが多い。
【０００３】
シリコン薄膜の形成は、１枚ずつ半導体基板（以下ウェハと呼ぶ）を処理する枚葉式の成膜装置を用いて行う場合もあるが、生産性をあげるため通常５０枚から２００枚程度のウェハを同時に１回で処理（バッチ処理）する、バッチ式の成膜装置を用いて行われる。
【０００４】
成膜装置は、例えば、ＣＶＤ（Chemical Vapor Deposition）装置であり、詳細な構成は後述するが、反応炉内に、ウェハを多数枚順次平行に配置しており、以下のようなスケジュールで、各種ガスを反応炉内に導入して成膜する。
【０００５】
図８は、従来行われている半導体装置の製造方法におけるシラン系の反応性ガス（以下シラン系ガスと呼ぶ）と不純物注入用ガス（以下ドーピングガスと呼ぶ）の流量の時間推移を示す図である。
【０００６】
成膜の際、シラン系ガス、ドーピングガスからなる混合ガス（濃度調整などのためのキャリアガスを含む）を、図８に示すように一定の流量で注入して、ウェハにシリコン薄膜を形成する。
【０００７】
例えば、不純物濃度が３×１０２０ｃｍ−３のｎ型ポリシリコン薄膜をウェハ上に形成する場合、炉内温度５５０℃、圧力１００Ｐａの雰囲気中に、反応ガスとしてモノシランガス（１００％ＳｉＨ４）を１０００ＳＣＣＭ、ドーピングガスとしてキャリアガスによって０．８％に希釈されたフォスフィンガス（０．８％ＰＨ３／Ｎ２）を１００ＳＣＣＭ、キャリアガスとして窒素ガス（Ｎ２）を２００ＳＣＣＭの一定流量で同時に注入すると、約０．４Å／秒の速度で成膜される。
【０００８】
また、従来、形成されるシリコン薄膜の膜厚の均一性を図る目的で、シラン系のガスを被処理雰囲気中に供給してポリシリコン層を形成する工程と、ドーピングガスを被処理雰囲気中に供給して不純物層を形成する工程と、を分けて交互に繰り返し、最後に熱処理により不純物層の不純物をポリシリコン層内に拡散させる成膜方法があった（特許文献１参照）。
【０００９】
また、トレンチ構造に、ＣＶＤなどによってポリシリコン層と、不純物が添加されたガラス層を交互に形成し、埋め込みを行うことにより、シート抵抗を下げる技術も開示されている（特許文献２参照）。
【特許文献１】特許第３１５８２５９号公報（段落番号〔００２２〕〜〔００２６〕，第２図，第３図）
【特許文献２】特開平８−２３６６１４号公報（段落番号〔００１８〕〜〔００２１〕，第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上記従来技術による半導体装置の製造方法では、シラン系ガス及びドーピングガスが、高アスペクト比のトレンチ内部という微細な空間に拡散しながらトレンチ側面と底面に供給され薄膜の堆積が進行するために、トレンチ側面及び底面に成長した不純物がドープされたシリコン薄膜において、不純物濃度の均一性が十分とれない。すなわち、トレンチの底面に近づくにしたがって不純物濃度が低下するという問題が発生している。
【００１１】
図９は、シリコン薄膜の形成時におけるトレンチ内部の様子を示す図である。
図のように、シラン系ガス４０ａと、ドーピングガス４０ｂがウェハ１上に形成されたトレンチ３０内部に拡散する。
【００１２】
シリコン薄膜への不純物ドーピングは、シラン系ガス４０ａの付着確率と濃度の積に比例する速度で薄膜が堆積するのと同時に、ドーピングガス４０ｂが有する付着確率と濃度の積に比例する速度でドーピングガス４０ｂが薄膜内に取り込まれてゆくことにより進行する。したがって、図９からもわかるようにシラン系ガス４０ａ、ドーピングガス４０ｂがそれぞれトレンチ３０の開口部から底部に向かって侵入するため、トレンチ３０の開口部３０では濃度が高く、底部に拡散するにしたがって、ドーピングガス４０ｂが消費され濃度が逓減することにより、シリコン薄膜に取り込まれる不純物の濃度も底部に進むに従って減少する。
【００１３】
図１０は、ＣＶＤ装置に導入されるモノシランガス濃度とフォスフィンガス濃度との比に対して、形成されたリンドープトポリシリコン薄膜に取り込まれたリン濃度とシリコン量との比を求めた実験結果の図である。
【００１４】
横軸はモノシランガス濃度とフォスフィンガス濃度の比、縦軸はリン濃度とシリコン量の比である。
ドーピングガスとしてのフォスフィンの付着確率は、図１０の実験結果から容易に導出できるように、反応性ガスであるモノシランの付着確率（２×１０−６）に対して、１桁程度大きい（２×１０−５）ために、不純物分布の不均一性は大きくなる。
【００１５】
図１１は、ポリシリコン薄膜のリン濃度と電気抵抗率の関係を示す図である。
横軸はリン濃度であり、縦軸は電気抵抗率（Ωｃｍ）である。
この図のように、ポリシリコン薄膜においては、多結晶であり結晶粒界が存在するため、不純物濃度（リン濃度）と電気抵抗率との相関は非線形な関係を示す。そのため、実際のデバイスで重要なパラメータである電気抵抗率（もしくは、電気導電率）は不純物濃度の場合より、いっそう大きな不均一性を示すことになる。
【００１６】
図１２は、ウェハ上に形成されたアスペクト比１７のトレンチに埋め込まれたポリシリコン薄膜のトレンチ底部の電気導電率に対する相対導電率の分布をリン濃度をパラメータとして測定したときの実験結果を示す図である。
【００１７】
横軸はトレンチ底を０、トレンチ開口部を１としたトレンチ底からの相対距離、縦軸は相対導電率であり、トレンチ底の導電率を１としている。
この図は、前述したような条件である炉内温度５５０℃、圧力１００Ｐａの雰囲気中に、モノシランガス及びフォスフィンガスを、それぞれ所望のリン濃度に応じた流量を設定して同時に注入したとき形成されるポリシリコン薄膜について測定した結果を示している。
【００１８】
図のように、電気抵抗率の逆数である電気導電率は、トレンチ底からの相対距離が短いほど、つまりトレンチ底に近づくにしたがって小さくなる。底部と開口部の分布幅は不純物濃度が３×１０２０ｃｍ−３の場合は５％に満たないが、不純物濃度が下がるにしたがって大きく増大していることが分かる。具体的には、１×１０１９ｃｍ−３以下になると、電気導電率の分布幅は５％以上と急激に増大し、１×１０１７ｃｍ−３では３０％近くに達し、不純物濃度が１×１０１９ｃｍ−３以下では実用上の問題がある。
【００１９】
一方、最近では、アスペクト比が大きいトレンチが各種の半導体デバイスで要求されてきているが、上記の問題はトレンチのアスペクト比が増大するにしたがって、より大きく顕在化してきている。
【００２０】
図１３は、アスペクト比が１から２０までのトレンチ内に埋め込まれた不純物をドープされたポリシリコン薄膜内のリン濃度分布をトレンチの深さ方向に見た分布図である。
横軸はトレンチ底を０、トレンチ開口部を１としたトレンチ底からの相対距離、縦軸は相対導電率である。
【００２１】
なお、この図は、ウェハ基板表面のトレンチ内部に埋め込まれたリン濃度５×１０１９ｃｍ−３のポリシリコン薄膜について、トレンチのアスペクト比依存性を示している。
図１３のように、トレンチのアスペクト比が５以上になると、１％以上のばらつきが生じてしまうことが分かる。
【００２２】
従来、トレンチの側壁に低濃度の不純物を拡散する方法には、イオン注入法やＰＯＣｌ３（オキシ塩化リン）適用の高温ガス拡散法などの方法があるが、イオン注入法ではトレンチの開口部が微小なためアスペクト比が増大するにしたがって斜めからの注入で精度よく導入することがますます困難となってきているし、またＰＯＣｌ３適用の高温ガス拡散法では低濃度での均一性を達成することが極めて困難であることも分かっている。
【００２３】
では、ウェハ表面に形成されたトレンチへ埋め込まれたポリシリコン薄膜の不純物濃度のばらつき（分布幅）が大きくなる場合に、半導体デバイスとしてどのような不都合が発生するのかを以下に説明する。
【００２４】
図１４は、従来の方法によりウェハ上に形成されたトレンチ内のポリシリコン薄膜を示す断面図である。
トレンチ５０の側壁に不純物がドープされたポリシリコン薄膜６０ａを被着し、その膜を不純物の拡散源としてウェハ１の中に拡散してトレンチ５０を囲むようにして不純物拡散層６０ｂを形成する場合について示してある。
【００２５】
ここで、トレンチ５０内にドーピングガスの濃度勾配があると、トレンチ５０内に形成されたポリシリコン薄膜６０ａに濃度勾配ができ、それがウェハ１の中に形成された不純物拡散層６０ｂにも反映し、拡散濃度、拡散深さが異なった拡散層、具体的にはトレンチ５０の開口部から底部に進むにしたがって濃度・深さともに減少する不純物拡散層６０ｂが形成されて、デバイスの耐圧低減などの不具合を生じるという問題があった。
【００２６】
また一方、特許文献１または特許文献２の技術では、不純物が注入されていないポリシリコン層と、不純物層の形成を交互に行うので、実質的に高濃度で不純物をドープしていることになり、図１２からもわかるようにトレンチ内でのシリコン薄膜の不純物濃度のばらつきをある程度防止することができる。しかし、不純物層形成時の反応炉内の圧力に対する考察がなされておらず、十分に不純物濃度のばらつきを抑制することができないという問題があった。
【００２７】
本発明は、上記の点に鑑みてなされたものであり、高アスペクト比（特に、アスペクト比５以上）のトレンチ内に形成するシリコン薄膜の不純物濃度を、低濃度においても均一にすることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２８】
本発明では上記問題を解決するために、半導体基板上に形成されたトレンチ内に、不純物を注入したシリコン薄膜を埋め込むように形成する半導体装置の製造方法において、シラン系ガスを反応炉に供給してシリコンのみからなる第１の層を前記トレンチ内に形成する第１の工程と、不純物注入用ガスのみまたは前記不純物注入用ガスと前記シラン系ガスを同時に前記反応炉に供給して、前記反応炉内の圧力が前記第１の工程時より低い状態を保ちつつ不純物のみの、もしくは前記不純物が高濃度に注入された第２の層を形成する第２の工程と、前記第１及び第２の工程を交互に所定回数繰り返した後に熱処理を行い、前記第２の層の前記不純物を前記第１の層内に拡散させる第３の工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００２９】
このような方法によれば、第２の工程時の反応炉内の圧力を第１の工程時の反応炉内の圧力より下げることで、不純物注入用ガスが、トレンチ内に入りやすくなり、均一に不純物のみの、もしくは不純物が高濃度に注入された第２の層を形成する。また、第１の工程及び第２の工程を交互に所定回数繰り返した後に第３の工程として熱処理を行うので、第２の層の不純物が第１の層内に拡散され、不純物濃度の均一なシリコン薄膜がトレンチ内に形成される。
【発明の効果】
【００３０】
本発明の半導体装置の製造方法では、シリコンのみからなる第１の層を形成する第１の工程と、不純物のみの、もしくは不純物が高濃度に注入された第２の層を形成する第２の工程とを有し、第２の工程時の反応炉内の圧力を第１の工程時の反応炉内の圧力より下げることで、不純物注入用ガスがトレンチ内に入りやすくなり、均一に不純物のみの、もしくは不純物が高濃度に注入された第２の層を形成することができる。さらに、第１の工程及び第２の工程を交互に所定回数繰り返した後に第３の工程として熱処理を行うので、第２の層の不純物が第１の層内に拡散され、不純物濃度の均一なシリコン薄膜をトレンチ内に埋め込むことができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は、本発明の実施の形態の半導体装置の製造方法においてのＣＶＤ装置に流すガス流量の時間推移図である。
【００３２】
また、図２は、ＣＶＤ装置の断面構成図である。
また、図３は、ウェハをセットした支持冶具の斜視図である。
まず、図１を説明する前に図２、図３で示すＣＶＤ装置について説明する。
【００３３】
ＣＶＤ装置１０は、一端（上部）が閉じている外部容器管１１と、この外部容器管１１内に設置され、各種ガスを排気可能な開口部を有し内部が反応炉１２ａとなる内部容器管１２と、この内部容器管１２に収納されるウェハ１を支持する支持冶具１３と、外部容器管１１の開口部（下部）を閉じるための蓋１４と、外部容器管１１を収納し、支持冶具１３にセットされたウェハ１を加熱するヒータ１５ａを有する電気炉１５などから構成されている。また、内部容器管１２（反応炉１２ａ）にシラン系ガス、ドーピングガス及びキャリアガスを導入するためのガス流入口１６と、外部容器管１１と内部容器管１２の壁面で挟まれた隙間を通して各種ガスを排気するためのガス排気口１７を有する。なお、ガス排気口１７には図示しない真空ポンプが接続されている。
【００３４】
支持冶具１３は、図３のように支持台１３ａと、この支持台１３ａにウェハ１を矢印Ａ方向からセットできるように配置された複数本の支柱１３ｂとこれらの支柱１３ｂを途中で支える支え板１３ｃで構成される。ウェハ間の間隔は４ｍｍ程度である。
【００３５】
このようなＣＶＤ装置１０において、支持冶具１３にウェハ１を多数枚（例えば、５０枚から２００枚）列状に配置し、この支持冶具１３を内部容器管１２に挿入し、外部容器管１１の開口部（下部）に蓋１４をして密封し、外部容器管１１内を減圧雰囲気にする。その後、図１に示すようなスケジュールで各種ガスをガス流入口１６から反応炉１２ａに導入しつつ、反応炉１２ａの上部に流れてきたこれらのガス流を内部容器管１２の壁面と、外部容器管１１の壁面とで挟まれた隙間を通して、ガス排気口１７から図示しない真空ポンプで吸引して排気する。
【００３６】
図１で示すガス流量の時間推移図において、時刻ｔ０からｔ１までは、シラン系ガス、例えばモノシランガス（ＳｉＨ４）をガス流入口１６から反応炉１２ａに導入して、第１の層であるポリシリコン薄膜をウェハ１上に形成されたトレンチ内に形成する（第１の工程）。
【００３７】
図４は、第１の工程により形成された半導体装置の断面図である。
図のようにウェハ１上に形成されたトレンチ１８内に、ポリシリコン薄膜１９ａが形成される。トレンチ１８のアスペクト比は、例えば５以上の高アスペクト比である。第１の工程では、例えば、不純物がドープされない（ノンドープの）ポリシリコンを３０Å／分以上の速度で成膜するために、炉内の温度を５５０℃、圧力を１００Ｐａで行う。
【００３８】
次に、時刻ｔ１からｔ２までの間で、シラン系ガスの流量を実質的に零になるか低流量になるまで下げる。図１では低流量（例えば、８０ＳＣＣＭ）に下げる場合について示している。その後、シラン系ガスの流量が安定化する時刻ｔ２からｔ３までの時間（例えば、１〜２秒）だけ待機する。
【００３９】
時刻ｔ３になると、ガス流入口１６から、低流量のシラン系ガスのほか、ドーピングガスとして、例えば、フォスフィンガスを反応炉１２ａに導入する。これによって、高い不純物濃度の第２の層（不純物層）を形成する（第２の工程）。
【００４０】
図５は、第２の工程により形成された半導体装置の断面図である。
図のようにウェハ１上に形成されたトレンチ１８内に形成されたポリシリコン薄膜１９ａ上に、フォスフィンガスによって高濃度の不純物層１９ｂが形成される。
【００４１】
この第２の工程では、炉内の圧力を第１の工程の圧力より低くすることで、フォスフィンの平均自由行程が伸び、ウェハ１上に形成された高アスペクト比のトレンチ１８内にドーピングガスを導入しやすくなり、均一の濃度分布を持つ不純物層１９ｂを形成することができる。
【００４２】
なお、通常量産工程で用いられているＣＶＤ装置１０では、可能な減圧状態からドーピングガスが反応炉１２ａ内に充満するのに約１秒程度しかかからない。
不純物濃度は、各ガスを流す時間または流量で制御する。
【００４３】
具体例として不純物濃度が１×１０１７ｃｍ−３のポリシリコン薄膜を形成する場合の製造条件をあげると、モノシランガス（１００％ＳｉＨ４）を第１の工程では１０００ＳＣＣＭの流量で４０分間、反応炉１２ａに導入し、第２の工程ではキャリアガスのＮ２で０．８％に希釈したフォスフィンガス（０．８％ＰＨ３／Ｎ２）を１００ＳＣＣＭ、モノシランガスを８０ＳＣＣＭの流量でそれぞれ３分間、反応炉１２ａに導入する。これによって、１２００Å程度のノンドープのポリシリコン薄膜が形成され、数Å程度の高濃度の不純物層が形成される。
【００４４】
ここで、不純物濃度が１×１０１９ｃｍ−３以下の場合のポリシリコン薄膜を形成する際の、第２の工程における圧力の設定について説明する。
標準的な条件として５５０℃、１００Ｐａに設定された反応炉１２ａについて説明する。
【００４５】
なお、実際は、反応炉１２ａの本質的でない形状の差異を補正して、バッチ処理する複数のウェハ１において膜厚分布を１０％以下に抑えるために、温度は５３０℃〜５９０℃に振れる。また、温度の変化に伴って最適反応炉内圧力は２００Ｐａから５０Ｐａに変更することになる。
【００４６】
さて、ドーピングガスのウェハ間への拡散現象を解析すると、その濃度の分布幅は容易に以下の式であらわされることが分かる。
分布幅∝（ｋ／Ｄｗ）１／２                                          ……（１）
ここで、ｋは反応速度定数、Ｄは拡散定数であり、ｗはトレンチ幅である。反応温度が定まっていると、反応速度ｋは一定であるから、不純物濃度を均一にする（分布幅を小さくする）には拡散定数Ｄかトレンチ幅ｗを大きくする必要がある。成膜の生産性を保つためにトレンチ幅ｗは大きくすることはできないことから、結局、拡散定数Ｄを大きくせざるを得ない。拡散定数Ｄは反応炉１２ａ内の圧力に反比例することが分かっているので、第２の工程時の圧力を低下させてフォスフィンの平均自由行程を長くすればよいことが分かる。
【００４７】
ここで、デバイス特性から要求されるポリシリコン薄膜の電気導電率の分布幅を検討する。圧力１００Ｐａの雰囲気中で、シラン系ガスとドーピングガスを同時に一定量供給して成膜する場合、ポリシリコン薄膜ではそこに含まれる不純物濃度が１×１０１９ｃｍ−３以下になると、図１２で示したような実験結果から、電気導電率の分布幅は１０％以上と急激に増大し、３×１０１８ｃｍ−３では３０％近くに達する。電気導電率で１０％以上の差が発生すると、例えば、ＭＯＳＦＥＴの最も基本的なパラメータである閾値電圧が約１％も異なってしまうことになる。したがって、電気導電率の分布幅は最大でも１０％に抑えなければならない。電気導電率と不純物濃度の分布幅はほぼ同一の相関関係となることから、（１）式から拡散定数Ｄを１０倍以上にすればよいことが分かる。つまり第２の工程時の反応炉１２ａ内の圧力を、第１の工程の圧力の１／１０以下にすることにより達成できる。すなわち、１００Ｐａ×１／１０＝１０Ｐａ以下の圧力で成膜すればよい。
【００４８】
第２の工程を行った後、時刻ｔ４からｔ５まではシラン系ガスの濃度が実質的に零で一定となるように、待機した後に、時刻ｔ５からシラン系ガスの流量を上げ始め、時刻ｔ６から再び前述した製造条件で第１の層を形成する。
【００４９】
以上のような製造条件で、第１の工程及び第２の行程を形成する膜厚に応じて所定回数繰り返す。
図６は、第１及び第２の工程を繰り返すことによって形成した多層薄膜の断面図である。
【００５０】
図のように、トレンチ１８内に、第１の工程により形成した不純物がドープされていないポリシリコン薄膜１９ａで第２の工程により形成した高濃度の不純物層１９ｂをサンドイッチ状に積層した構成となっている。
【００５１】
次に、図６のようにして形成した薄膜に対して、例えば、９００℃、１時間の熱処理を行い、高い不純物濃度の層１８ｂを熱拡散させることで（第３の工程）、均一な不純物濃度を有したポリシリコン薄膜を形成することができる。
【００５２】
図７は、ウェハ上に形成されたアスペクト比１７のトレンチに埋め込まれたポリシリコン薄膜のトレンチ底部の電気導電率に対する相対導電率の分布を、リン濃度をパラメータとして測定したときの実験結果を示す図である。
【００５３】
横軸はトレンチ底を０、トレンチ開口部を１としたトレンチ底からの相対距離、縦軸は相対導電率であり、トレンチ底の導電率を１としている。
図７からわかるように、アスペクト比が１７と大きいトレンチにおいても、不純物濃度が１×１０１９ｃｍ−３のポリシリコン薄膜では、電気導電率をトレンチの底部と開口部とで、分布幅を２％以下にすることができ、３×１０１８ｃｍ−３では４％以下、１×１０１７ｃｍ−３の低い不純物濃度でも分布幅を１０％以下に抑えることができていることが分かる。
【００５４】
上記のようにして形成した低い不純物濃度を有するポリシリコン薄膜は、例えば、拡散源としてウェハ１である例えばシリコン基板中に拡散して、トレンチを囲むようにして、低濃度でなお且つ濃度の分布が均一の不純物拡散層を形成することができる。
【００５５】
そのような低濃度でなお且つ濃度の分布が均一の不純物拡散層をトレンチの周囲に形成できることで、例えば、パワーＩＣなどに使用される横型高耐圧ＭＯＳＦＥＴの耐圧を向上することができる。なお、横型高耐圧ＭＯＳＦＥＴの例は、特開２００３−３７２６７号公報などに開示されている（第１図など）。
【００５６】
なお、上記では、ｎ型の不純物としてリンをあげたがこれに限定されず、同じくｎ型のヒ素（Ａｓ）、もしくはｐ型のボロン（Ｂ）を用いてもよい。
例えば、ヒ素を導入する場合は、ドーピングガスとしてアルシンを用い、ボロンを導入する場合には、ドーピングガスとしてジボランを用いる。
【００５７】
また、シラン系ガスもモノシランガスに限定されず、ジシランを用いるようにしてもよい。
【産業上の利用可能性】
【００５８】
トレンチ構造を有する横型高耐圧ＭＯＳＦＥＴの耐圧を上げるために用いられる低い不純物濃度のポリシリコン薄膜を形成する際などに適用できる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態の半導体装置の製造方法においてのＣＶＤ装置に流すガス流量の時間推移図である。
【図２】ＣＶＤ装置の断面構成図である。
【図３】ウェハをセットした支持冶具の斜視図である。
【図４】第１の工程により形成された半導体装置の断面図である。
【図５】第２の工程により形成された半導体装置の断面図である。
【図６】第１及び第２の工程を繰り返すことによって形成した多層薄膜の断面図である。
【図７】ウェハ上に形成されたアスペクト比１７のトレンチに埋め込まれたポリシリコン薄膜のトレンチ底部の電気導電率に対する相対導電率の分布を、リン濃度をパラメータとして測定したときの実験結果を示す図である。
【図８】従来行われている半導体装置の製造方法におけるシラン系の反応性ガスと不純物注入用ガスの流量の時間推移を示す図である。
【図９】シリコン薄膜の形成時におけるトレンチ内部の様子を示す図である。
【図１０】ＣＶＤ装置に導入されるモノシランガス濃度とフォスフィンガス濃度との比に対して、形成されたリンドープトポリシリコン薄膜に取り込まれたリン濃度とシリコン量との比を求めた実験結果の図である。
【図１１】ポリシリコン薄膜のリン濃度と電気抵抗率の関係を示す図である。
【図１２】ウェハ上に形成されたアスペクト比１７のトレンチに埋め込まれたポリシリコン薄膜のトレンチ底部の電気導電率に対する相対導電率の分布をリン濃度をパラメータとして測定したときの実験結果を示す図である。
【図１３】アスペクト比が１から２０までのトレンチ内に埋め込まれた不純物をドープされたポリシリコン薄膜内のリン濃度分布をトレンチの深さ方向に見た分布図である。
【図１４】従来の方法によりウェハ上に形成されたトレンチ内のポリシリコン薄膜を示す断面図である。
【符号の説明】
【００６０】
１  ウェハ
１０  ＣＶＤ装置
１１  外部容器管
１２  内部容器管
１２ａ  反応炉
１３  支持冶具
１４  蓋
１５  電気炉
１５ａ  ヒータ
１６  ガス流入口
１７  ガス排気口
【図１】
2005072476.tif 000003
【図２】
2005072476.tif 000004
【図３】
2005072476.tif 000005
【図４】
2005072476.tif 000006
【図５】
2005072476.tif 000007
【図６】
2005072476.tif 000008
【図７】
2005072476.tif 000009
【図８】
2005072476.tif 000010
【図９】
2005072476.tif 000011
【図１０】
2005072476.tif 000012
【図１１】
2005072476.tif 000013
【図１２】
2005072476.tif 000014
【図１３】
2005072476.tif 000015
【図１４】
2005072476.tif 000016