(57)【要約】【課題】小型化であり歪み補償の微調整が可能なマイクロ波増幅器を提供する。【解決手段】マイクロ波増幅器１は、歪み補償器１０５を用いて、入力信号の歪み補償を行う。また、歪み抽出器１０７を用いて、入力信号の歪みを発生して該歪みを抽出する。抽出した歪みを用いて歪み補償器の出力の残存歪みを補償することができる。歪み補償器１０７は、２つの経路を有している。一方の経路には、可変減衰器１７および歪み発生器１９が設けられている。他方の経路には、可変移相器２１が設けられている。両経路からの信号は、第４の方向性結合器１５によって合成され一つに信号になる。歪み抽出器１０７は、歪み発生器２０および移相器２２を含む。歪み発生器１９および２０は、バイポーラトランジスタを含む増幅器を用いて、ＭＯＳトランジスタを有するドライバアンプの応じた歪み成分を発生する。【選択図】  図１
2005252883.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を受ける入力、第１の出力および第２の出力を有する第１の方向性結合器と、
出力、第１の入力および第２の入力を有する第２の方向性結合器と、
前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された歪み補償器と、
前記第１の方向性結合器の前記第２の出力と前記第２の方向性結合器の前記第２の入力との間に接続された歪み抽出器と、
前記第２の方向性結合器の前記出力からの信号を受けておりＭＯＳトランジスタを有する増幅器と
を備え、
前記歪み補償器は、
前記第１の方向性結合器の前記第１の出力からの信号を受ける入力、第１の出力および第２の出力を有する第３の方向性結合器と、
前記第２の方向性結合器の前記第１の入力に接続された出力、第１の入力および第２の入力を有する第４の方向性結合器と、
バイポーラトランジスタを含む増幅器を有しており前記第３の方向性結合器の前記第１の出力と前記第４の方向性結合器の前記第１の入力との間に接続された第１の歪み発生器と、
前記第３の方向性結合器の前記第１の出力と前記第４の方向性結合器の前記第１の入力との間において前記第１の歪み発生器に直列に接続された可変減衰器と、
前記第３の方向性結合器の前記第２の出力と前記第４の方向性結合器の前記第２の入力との間に接続された第１の可変移相器と
を含み、
前記歪み抽出器は、
前記第１の方向性結合器の前記第２の出力からの信号を受ける入力、第１の出力および第２の出力を有する第５の方向性結合器と、
前記第２の方向性結合器の前記第２の入力に信号を提供する出力、第１の入力および第２の入力を有する第６の方向性結合器と、
前記第５の方向性結合器の前記第１の出力と前記第６の方向性結合器の前記第１の入力との間に接続された第２の可変移相器と、
バイポーラトランジスタを含む増幅器を有しており前記第５の方向性結合器の前記第２の出力と前記第６の方向性結合器の前記第２の入力との間に接続された第２の歪み発生器と、
前記第６の方向性結合器の前記出力と前記第２の方向性結合器の前記第２の入力との間に接続された第３の可変移相器と
を含む、ことを特徴とするマイクロ波増幅器。
【請求項２】
前記第１の歪み発生器の前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタである、ことを特徴とする請求項１に記載されたマイクロ波増幅器。
【請求項３】
前記第１の歪み発生器はダーリントン接続された２段の増幅段を含む、ことを特徴とする請求項１または請求項２に記載されたマイクロ波増幅器。
【請求項４】
前記第２の歪み発生器の前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタである、ことを特徴とする請求項１から請求項３のいずれか一項に記載されたマイクロ波増幅器。
【請求項５】
前記歪み補償器は、前記第４の方向性結合器の前記出力からの信号を受ける第１のドライバアンプを更に含んでおり、
前記歪み抽出器は、前記第６の方向性結合器の前記出力からの信号を受ける第２のドライバアンプを更に含む、ことを特徴とする請求項１から請求項４のいずれか一項に記載されたマイクロ波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波増幅器に関する。
【背景技術】
【０００２】
文献１(電子通信学会論文誌 1981/12 Vol.1 J64-B,NO.12 P1449)には、プリディストーション（predistortion）回路が記載されている。このプリディストーション回路では、歪発生器と直列に可変位相器と可変減衰器が接続されており、歪発生器、可変位相器および可変減衰器に並列に、これらの群遅延時間と同一の遅延を実現する遅延線を配置している。
【０００３】
文献２（IEEE Transactions on Microwave theory and techniques, vol.48,No.12 December 2000 "Analog Predistortion Linearlizer for High-power RF amplifiers"）には、前置式歪補償回路が記載されている。この前置式歪補償回路は、高出力増幅器のためにＭＯＳ電界効果トランジスタ（Ｓｉ−ＬＤＭＯＳＦＥＴ）を用いた増幅器に前置式歪補償を提供するために、ＧａＡｓ電界効果トランジスタ（ＦＥＴ）を用いる歪補償器を含む。この前置式歪補償回路では、ＭＯＳ電界効果トランジスタの非線形特性がＧａＡｓ電界効果トランジスタの非線形特性と大きく異なるので、相互変調歪の３次成分と５次成分を分けてそれぞれに歪補償を行う前置式歪補償回路に設けている。
【０００４】
文献３（特開平０６−６９７１３１号公報）には、低歪半導体増幅器が記載されている。低歪半導体増幅器では、多段増幅器の入力に前置歪補償回路が接続されている。この前置歪補償回路は、多段増幅器の（入力電力に対する）利得特性および位相特性と逆の特性を有する。前置歪補償回路を用いて多段増幅器の振幅歪および位相歪を補償することにより、増幅器全体の線形性を向上している。この増幅器としては、バイポーラトランジスタを用いる増幅器、ＦＥＴのドレインバイアス電圧を抵抗を介して印加する増幅器、デュアルゲートＦＥＴを用いた増幅器が用いられる。この低歪半導体装置の前置歪補償回路は、上記の文献１および文献２に記載された線形化回路と異なる。
【０００５】
文献４は、モトローラ社のホームページから得られる。この文献では、Pre-distortion方式に関する解説がされている。この解説中に「Ideally, the pre-distortion amplifier is a smaller version of the same device technology as used in the main amplifier」とあり、歪発生器の半導体デバイスには、被補償アンプと同じプロセスで製作された同じ種類のデバイスを用いることが理想的であることが記載されている。
【非特許文献１】電子通信学会論文誌 1981/12 Vol.1.J64-B,NO.12, P1449,“複素べき級数表示による進行波管増幅器入出力非線形特性の解析とひずみ補償法への応用”
【非特許文献２】IEEE Transactions on Microwave theory and techniques, vol.48,No.12 December 2000 "Analog Predistortion Linearlizer for High-power RF amplifiers"
【非特許文献３】モトローラ社のホームページ  http://e-www.motorola.com/webapp/sps/site/application.jsp?nodeId=02VS0lT2RSxdYLxFr9#
【特許文献１】特開平０６−６９７１３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
文献１に記載されたプリデイストーション回路を作製すると、このサイズは大きい。文献２に記載された前置式歪補償回路は、使用する回路部品の数が多く、結果として回路サイズが大きくなる。文献３に記載された低歪半導体増幅器は、特定の半導体デバイスに提供される非線形特性の組み合わせを利用している。この低歪半導体増幅器は、上記の文献１および文献２に記載された線形化回路と異なっている。文献４に記載されたＬＤＭＯＳトランジスタは、高い動作電圧（２４ボルト〜２８ボルト）を必要とする。一般に、LDMOSトランジスタの最小飽和出力は１ワット（W）程度、利得は２．１GHｚで１０〜１５ｄB程度であるので、ＬＤＭＯＳトランジスタを歪発生器に用いると、歪発生器の消費電力が増加する。また、メインアンプの歪み補償を行うためには、ある一定の歪み出力が必要となる。しかし、微少な入力信号（０〜−２０ｄＢｍ）から、歪みが発生すような飽和出力に近い領域まで出力を上げるためには、歪発生器の前にドライバアンプが必要となる。
【０００７】
そこで、本発明は、上記の事項を鑑みて為されたものであり、小型化可能であり歪み補償の微調整が可能なマイクロ波増幅器を提供することとしている。
【課題を解決するための手段】
【０００８】
本発明の一側面によれば、マイクロ波増幅器は、（ａ）入力信号を受ける入力、第１の出力および第２の出力を有する第１の方向性結合器と、（ｂ）出力、第１の入力および第２の入力を有する第２の方向性結合器と、（ｃ）前記第１の方向性結合器の前記第１の出力と前記第２の方向性結合器の前記第１の入力との間に接続された歪み補償器と、（ｄ）前記第１の方向性結合器の前記第２の出力と前記第２の方向性結合器の前記第２の入力との間に接続された歪み抽出器と、（ｅ）前記第２の方向性結合器の前記出力からの信号を受けておりＭＯＳトランジスタを有する増幅器とを備え、前記歪み補償器は、（ｃ１）前記第１の方向性結合器の前記第１の出力からの信号を受ける入力、第１の出力および第２の出力を有する第３の方向性結合器と、（ｃ２）前記第２の方向性結合器の前記第１の入力に接続された出力、第１の入力および第２の入力を有する第４の方向性結合器と、（ｃ３）バイポーラトランジスタを含む増幅器を有しており前記第３の方向性結合器の前記第１の出力と前記第４の方向性結合器の前記第１の入力との間に接続された第１の歪み発生器と、（ｃ４）前記第３の方向性結合器の前記第１の出力と前記第４の方向性結合器の前記第１の入力との間において前記第１の歪み発生器に直列に接続された減衰器と、（ｃ５）前記第３の方向性結合器の前記第２の出力と前記第４の方向性結合器の前記第２の入力との間に接続された第１の可変移相器とを含み、前記歪み抽出器は、（ｄ１）前記第１の方向性結合器の前記第２の出力からの信号を受ける入力、第１の出力および第２の出力を有する第５の方向性結合器と、（ｄ２）前記第２の方向性結合器の前記第２の入力に信号を提供する出力、第１の入力および第２の入力を有する第６の方向性結合器と、（ｄ３）前記第５の方向性結合器の前記第１の出力と前記第６の方向性結合器の前記第１の入力との間に接続された第１の移相器と、（ｄ４）バイポーラトランジスタを含む増幅器を有しており前記第５の方向性結合器の前記第２の出力と前記第６の方向性結合器の前記第２の入力との間に接続された第２の歪み発生器と、（ｄ５）前記第６の方向性結合器の前記出力と前記第２の方向性結合器の前記第２の入力との間に接続された第２の移相器とを含む。
【０００９】
このマイクロ波増幅器では、歪み補償器を用いて、入力信号の歪み補償を行うことができる。また、歪み抽出器を用いて、入力信号の歪みを発生して該歪みを抽出することができる。抽出した歪みを用いて歪み補償器の出力の残存歪みを補償することができる。歪み抽出器を用いて、入力信号から歪みを発生させ歪みを抽出可能である。この抽出した歪みを用いて、歪み補償器だけでは補償しきれなかったメインアンプの残存歪みを補償することができる。
【００１０】
歪み補償器は、２つの経路を有している。一方の経路には、可変減衰器および歪み発生器が設けられている。この経路では、歪み発生器は、該歪み発生器に加えられる電源電圧（電源電流）に応じて歪みを発生する。他方の経路には、可変移相器が設けられており、一方の経路上で生じる位相シフトに合わせて信号の位相をシフトする。両経路からの信号は、第４の方向性結合器によって合成され一つに信号になる。バイポーラトランジスタを含む増幅器を用いて、ＭＯＳトランジスタを有するメインアンプの応じた歪み成分を発生できる。
【００１１】
歪み抽出器は、２つの経路を有している。一方の経路には、歪み発生器が設けられている。この経路では、歪み発生器は、該歪み発生器に加えられる電源電圧（電源電流）に応じて歪みを発生する。他方の経路には、可変移相器が設けられており、一方の経路上で生じる位相シフトに合わせて信号の位相をシフトする。また、固定アッテネータにより、基本波成分をキャンセルするように振幅の大きさを両経路で調整する。両経路からの信号は、第６の方向性結合器によって合成され歪み成分が抽出された一つに信号になる。歪み抽出器内の線形増幅器を用いて、ＭＯＳトランジスタを有するメインアンプの応じた歪み成分を発生できる。好適には、線形増幅器はバイポーラトランジスタから構成できる。
【００１２】
本発明に係るマイクロ波増幅器では、前記第２の歪み発生器の前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタであるようにできる。
【００１３】
好適な実施例では、歪み発生器はヘテロ接合バイポーラトランジスタを含むことができる。
【００１４】
本発明に係るマイクロ波増幅器では、前記第２の歪み発生器はダーリントン接続された２段の増幅段を含むようにできる。
【００１５】
このマイクロ波増幅器のダーリントン接続された増幅段によれば、必要な利得が得られる。
【００１６】
本発明に係るマイクロ波増幅器では、前記第１の歪み発生器の前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタであるようにできる。
【００１７】
好適な実施例では、歪み抽出器はヘテロ接合バイポーラトランジスタを含むことができる。
【００１８】
本発明に係るマイクロ波増幅器では、前記歪み補償器は、前記第４の方向性結合器の前記出力からの信号を受ける第１のドライバアンプを更に含んでおり、前記歪み抽出器は、前記第６の方向性結合器の前記出力からの信号を受ける第２のドライバアンプを更に含むことが好適である。
【００１９】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００２０】
以上説明したように、本発明によれば、小型化可能であり歪み補償の微調整が可能なマイクロ波増幅器が提供される。
【発明を実施するための最良の形態】
【００２１】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のマイクロ波増幅器に係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２２】
図１は、実施の形態に係るマイクロ波増幅器を示すブロック図である。
【００２３】
マイクロ波増幅器１は、第１の方向性結合器１０１と、第２の方向性結合器１０３と、歪み補償器１０５と、歪み抽出器１０７と、増幅器１０９とを備える。第１の方向性結合器１０１は、入力信号を受ける入力１０１ａ、第１の出力１０１ｂおよび第２の出力１０１ｃを有する。第２の方向性結合器１０３は、出力１０３ａ、第１の入力１０３ｂおよび第２の入力１０３ｃを有する。歪み補償器１０５は、第１の方向性結合器１０１の第１の出力１０１ｂと第２の方向性結合器１０３の第１の入力１０３ｂとの間に接続されている。歪み抽出器１０７は、第１の方向性結合器１０１の第１の出力１０１ｃと第２の方向性結合器１０３の第１の入力１０３ｃとの間に接続されている。メインアンプ１０９は、第２の方向性結合器１０３の出力１０３ｃからの信号を受けておりＭＯＳトランジスタ１０９ａを用いる一または複数の増幅段を有する。
【００２４】
歪み補償器１０５を用いて、入力信号ＳＩＮ１の歪み補償を行うことができる。また、歪み抽出器１０７を用いて、入力信号ＳＩＮ２からの歪みを発生して該歪みＳＤＩＳ２を抽出できる。抽出した歪みを用いて歪み補償器の出力ＳＤＩＳ１の残存歪みを補償できる。
【００２５】
マイクロ波増幅器１は、次のように動作する。図１に示されるように、第１の方向性結合器１０１は、複数の信号成分（図１では、近接した複数の信号成分Ｓ１、Ｓ２が示されている）を含む信号ＳＩＮを受ける。
【００２６】
歪み補償器１０５は、複数の信号成分を含む信号ＳＩＮ１を受ける。信号ＳＩＮ１は、リニアライザ３およびドライバアンプ９を通過する。ドライバアンプ９は信号ＳＤＩＳ１を出力する。信号ＳＤＩＳ１は、リニアライザ３によって生成された歪み成分Ｄ１およびＤ２を含んでいる。これらの歪み成分は、例えば３次相互変調歪みＩＭ３といった歪み成分である。歪み成分Ｄ１およびＤ２は、メインアンプ１０９で発生される歪み成分と基本的には逆の位相を有する。
【００２７】
歪み抽出器１０７は、複数の信号成分を含む信号ＳＩＮ２を受ける。歪み抽出器１０７は、この信号ＳＩＮ２から歪み成分を発生すると共に、発生した歪み成分を抽出する。ドライバアンプ１０は、実質的に信号成分Ｓ１およびＳ２を含まず歪み成分Ｄ５およびＤ６を含む信号ＳＤＩＳ２を出力する。信号ＳＤＩＳ２は、歪み抽出器１０７によって生成された歪み成分Ｄ５およびＤ６を含んでいる。これらの歪み成分は、例えば３次相互変調歪みＩＭ３といった歪み成分である。歪み成分Ｄ５およびＤ６は、メインアンプ１０９で発生される歪み成分と基本的には逆の位相を有する。
【００２８】
メインアンプ１０９は予め歪まされた信号ＳＤＩＳ０を受ける。メインアンプ１０９においても、例えば３次相互変調歪みＩＭ３や５次相互変調歪みＩＭ５といった歪み成分（α１、α２）が発生する。しかし、これらの成分（α１、α２）は、それぞれ、歪み成分Ｄ１とＤ５の総和、歪み成分Ｄ２とＤ６の総和によって打ち消されて、結果として打ち消されて生じる成分Ｄ３、Ｄ４は、メインアンプ固有の歪み成分（α１、α２）よりも小さくなる。
【００２９】
図１を参照すると、歪み補償器１０５は、入力信号ＳＩＮを受けるリニアライザ３と、リニアライザ３からの信号を受けるドライバアンプ９とを備える。増幅器５は、リニアライザ３からの信号を受けておりメインアンプ７に接続されたドライバアンプ９を含む。歪み補償器１０５は、リニアライザ３とドライバアンプ９との間に接続された可変減衰器１１を更に備えることができる。可変減衰器１１を用いてドライバアンプ９の利得等を変更して、メインアンプ１０９の入力パワーを調整することができる。
【００３０】
図２は、歪み補償器のためのリニアライザを示す図面である。リニアライザ３は、第３の方向性結合器１３と、第４の方向性結合器１５と、可変減衰器１７と、歪み発生器１９と、可変移相器２１とを備える。第３の方向性結合器１３は、入力信号ＳＩＮを受ける入力１３ａ、第１の出力１３ｂおよび第２の出力１３ｃを有する。第４の方向性結合器１５は、出力１５ａ、第１の入力１５ｂおよび第２の入力１５ｃを有する。可変減衰器１７は、第３の方向性結合器１３の第１の出力１３ｂと第４の方向性結合器１５の第１の入力１５ｂとの間に接続されている。可変減衰器１７は、減衰値が可変できる第１の減衰素子１７ａと、第２の減衰素子１７ｂとを有しており、第１の減衰素子１７ａおよび第２の減衰素子１７ｂは直列に接続されている。歪み発生器１９は、第３の方向性結合器１３の第１の出力１３ｂと第４の方向性結合器１５の第１の入力１５ｂとの間に接続されている。可変減衰器１７および歪み発生器１９は直列に接続されている。歪み発生器１９は、バイポーラトランジスタ２３を含む増幅器を有す。可変移相器２１は、第３の方向性結合器１３の第２の出力１３ｃと第４の方向性結合器１５の第２の入力１５ｃとの間に接続されている。可変移相器２１は、移相値を可変できる第１の移相素子２１ａと、移相値を可変できる第２の移相素子２１ｂとを有しており、第１の移相素子２１ａおよび第２の移相素子２１ｂは直列に接続されている。
【００３１】
リニアライザ３は、信号が伝搬する２つの経路２９、３１を有している。リニアライザ３が受けた信号ＳＩＮは、２つの信号成分Ｓ１、Ｓ２を含んでおり、第３の方向性結合器１３によって２つに分岐される。一方の経路２９には、可変減衰器１７および歪み発生器１９が設けられている。この経路２９では、歪み発生器１９は、該歪み発生器１９に加えられる電源電圧（電源電流）に応じて歪みを発生する。他方の経路３１には、可変移相器２１が設けられており、可変移相器２１は、一方の経路２９上で生じる位相シフトに合わせて信号の位相をシフトするけれども、この経路３１上では歪みの発生はない。第４の方向性結合器１５は、一方の経路２９上を伝搬した信号Ｓｉｇ１と、他方の経路３１上を伝搬した信号Ｓｉｇ２とを受ける。信号Ｓｉｇ１は、信号成分Ｓ１、Ｓ２に加えて、歪み発生器１９によって生成された歪み成分（３次および５次以上の相互変調歪み）Ｄｉｓ１、Ｄｉｓ２を含む。両経路２９、３１からの信号Ｓｉｇ１、Ｓｉｇ２は、第４の方向性結合器１５によって合成され一つに信号ＳＤＩＳ１になる。信号ＳＤＩＳ１は、信号成分Ｓ１、Ｓ２および位相が逆の歪み特性を有する歪み成分Ｄ１、Ｄ２を含む。他方の経路上の歪み発生器１９のバイポーラトランジスタ２３を含む増幅器を用いて、ＭＯＳトランジスタ１０９ａを有するメインアンプ１０９の応じた歪み成分を発生できる。
【００３２】
リニアライザ３では、必要に応じて、移相器２１の出力と第４の方向性結合器１５の第２の入力１５ｂとの間に、固定アッテネータ２５を設けることができる。第４の方向性結合器１５は、固定アッテネータ２５によって減衰された信号Ｓｉｇ２を受ける。また、必要に応じて、歪み発生器１９の出力と第４の方向性結合器１５の第１の入力１５ａとの間に、固定アッテネータ２７を設けることができる。第４の方向性結合器１５は、固定アッテネータ２７によって減衰された信号Ｓｉｇ１を受ける。
【００３３】
図３は、リニアライザモジュールを構成する部品を示す図面である。方向性結合器１５は、１０ｄＢカプラＣＰ１および抵抗素子ＲＣＰ０を含む。カプラＣＰ１は、入力信号ＳＩＮを分配して、可変減衰器１７および可変移相器２１それぞれに分配信号を提供する。可変移相器２１は、第１の移相素子２１ａ、第２の移相素子２１ｂ、抵抗素子ＲＣＰ１〜ＲＣＰ５およびキャパシタＣ５およびＣ７から成る。可変移相器２１の移相シフトは、ＶＰＨ信号によって調整される。この信号ＶＰＨは、抵抗素子を介して３ｄBカプラＣＰ２およびＣＰ３の入力および出力に加えられる。この経路上で１８０度以上の移相を実現するために、２つの移相器を用いる。第１の移相素子２１ａは、３ｄＢカプラＣＰ２と、可変容量ダイオードＶＤｉ１およびＶＤｉ２とを含む。第２の移相素子２１ｂは、３ｄＢカプラＣＰ３と可変容量ダイオードＶＤｉ３およびＶＤｉ４とを含む。固定アテネータ２５は、抵抗Ｒ１、Ｒ２、Ｒ３からから構成される固定アッテネータである。固定アテネータ２５は、第４の方向性結合器１５の第２の入力１５ｃに接続される。第４の方向性結合器１５は、１０ｄＢカプラＣＰ４および抵抗素子ＲＣＰ８を含む。
【００３４】
可変減衰器１７は、第１の減衰素子１７ａ、第２の減衰素子１７ｂ、抵抗素子ＲＣＰ６およびＲＣＰ７を含む。可変減衰器１７の減衰量は、信号ＶＡＴＴによって調整される。この信号ＶＡＴＴは、抵抗素子を介してカプラＣＰ５の入力および出力に加えられる。第１の減衰素子１７ａは、３ｄＢカプラＣＰ５とＰＩＮダイオードＰＤｉ１およびＰＤｉ２とを含む。第２の減衰素子１７ｂは、抵抗Ｒ４、Ｒ５、Ｒ６から構成される抵抗アテネータから成る。歪み発生器１９は、信号を増幅すると共に歪成分を発生する。歪み発生器１９は、バイポーラトランジスタを含み、歪み発生器１９の電源電流（電源電圧）値はＶＩＭ信号によって調整される。この信号ＶＩＭは、抵抗素子およびインダクタを介してコレクタ端子に加えられる。歪み発生器１９の出力は、固定アッテネータ２７を介して第４の方向性結合器１５の第１の入力１５ｂに接続される。固定アッテネータ２７は、例えば抵抗Ｒ７、Ｒ８、Ｒ９を含む固定アッテネータである。
【００３５】
歪み発生器１９によって発生された非線形成分と、無歪みルート上において移相器（１８０度以上の大きさ）を用いて位相が変更された信号成分とによって、メインアンプ（図１の参照番号１０９）と逆特性の歪成分を生成している。歪みルートからの信号Ｓｉｇ１および無歪みルートからの信号Ｓｉｇ２は、１０ｄBカプラーＣＰ４によって結合される。上記の構成部品は、信号Ｓｉｇ１（歪みルート）および信号Ｓｉｇ２（無歪みルート）の信号の群遅延時間を合わせるように配置される。或いは、歪みルート上に配置された遅延器を用いて、信号Ｓｉｇ１（歪みルート）および信号Ｓｉｇ２（無歪みルート）の信号の群遅延時間を合わせることができる。
【００３６】
図３に示されるように、第３の方向性結合器１３は可変減衰器１７とキャパシタＣ１を介して接続されており、可変減衰器１７は歪み発生器１９とキャパシタＣ２を介して接続されており、歪み発生器１９は固定アッテネータ２７とキャパシタＣ３を介して接続されている。第３の方向性結合器１３は可変移相器２１とキャパシタＣ４を介して接続されており、可変移相器２１は固定アッテネータ２５にキャパシタＣ５を介して接続されている。第１の減衰素子１７ａは第２の減衰素子１７ｂとキャパシタＣ６を介して接続されおり、第１の移相素子２１ａは第２の移相素子２１ｂとキャパシタＣ７を介して接続されている。
【００３７】
図４は、歪み抽出器の主要部を示すブロック図である。歪み抽出器１０７は、第５の方向性結合器１４と、第６の方向性結合器１６と、歪み発生器２０と、可変移相器２２と、移相器２８とを備える。第５の方向性結合器１４は、減衰器１８を介して入力信号ＳＩＮ２を受ける入力１４ａ、第１の出力１４ｂおよび第２の出力１４ｃを有する。第６の方向性結合器１６は、出力１６ａ、第１の入力１６ｂおよび第２の入力１６ｃを有する。可変移相器２２は、第５の方向性結合器１４の第１の出力１４ｂと第６の方向性結合器１６の第１の入力１６ｂとの間に接続されている。可変移相器２２は、移相値が可変できる第１の移相素子２２ａと、移相値が可変できる第２の移相素子２２ｂとを有しており、第１の移相素子２２ａおよび第２の移相素子２２ｂは直列に接続されている。歪み発生器２０は、第５の方向性結合器１４の第２の出力１４ｃと第６の方向性結合器１６の第２の入力１６ｃとの間に接続されている。固定移相器２８ａおよび固定減衰器２８ｂは、第５の方向性結合器１４の第２の出力１ｃと第６の方向性結合器１６の第３の入力１６ｃとの間に接続されている。固定移相器２８ａ、固定減衰器２８ｂおよび歪み発生器２０は直列に接続されている。歪み発生器２０は、バイポーラトランジスタ２４を含む増幅器を有す。
【００３８】
歪み抽出器１０７は、信号が伝搬する２つの経路３０、３２を有している。第５の方向性結合器１４が受けた信号ＳＩＮ２は、２つの信号成分Ｓ１、Ｓ２を含んでおり、第５の方向性結合器１４によって２つに分岐される。一方の経路３２には、歪み発生器２０が設けられている。この経路３２では、歪み発生器２０は、該歪み発生器２０に加えられる電源電圧（電源電流）に応じて歪みを発生する。他方の経路３０には、可変移相器２２が設けられており、可変移相器２２は、一方の経路３２上で生じる位相シフトに合わせて信号の位相をシフトするけれども、この経路３０上では歪みの発生はない。第６の方向性結合器１６は、一方の経路３２上を伝搬した信号Ｓｉｇ４と、他方の経路３０上を伝搬した信号Ｓｉｇ３とを受ける。信号Ｓｉｇ４は、信号成分Ｓ１、Ｓ２に加えて、歪み発生器１９によって生成された歪み成分（３次および５次以上の相互変調歪み）Ｄ５、Ｄ６を含む。両経路３０、３２からの信号Ｓｉｇ３、Ｓｉｇ４は、第６の方向性結合器１６によって合成され一つに信号ＳＤＩＳ２になる。信号ＳＤＩＳ２は、信号成分Ｓ１、Ｓ２を実質的に含むこと無く逆の歪み特性を有する歪み成分Ｄ５、Ｄ６を含む。歪み発生器２０のバイポーラトランジスタ２４を含む増幅器を用いて、ＭＯＳトランジスタ７ａを有するメインアンプ１０９の応じた歪み成分を発生できる。
【００３９】
歪み抽出器１０７は、必要に応じて、第５の方向性結合器１４の第２の出力１４ｂと第６の方向性結合器１６の第３の入力１６ｃとの間に接続された固定アッテネータ２６を含むことができる。固定アッテネータ２６は、可変移相器２２に直列に接続されている。第６の方向性結合器１６は、固定アッテネータ２６によって減衰された信号Ｓｉｇ３を受ける。また、歪み発生器２０は、減衰器２８によって減衰された信号を受ける。
【００４０】
歪み抽出器１０７は、可変移相器３４および可変減衰器３６を含むことができる。可変移相器３４は、可変減衰器３６に直列に接続されている。本実施例では、可変移相器３４の入力は第６の方向性結合器１６の出力１６ａに接続されており、可変減衰器３６の入力は、可変移相器３４の出力に接続されている。可変減衰器３６の出力は、ドライバアンプ１０に接続される。
【００４１】
図５および図６は、歪み抽出器１０７を構成する部品を示す図面である。図５を参照すると、可変減衰器１８は、３ｄＢカプラＣＰ１０および抵抗素子ＲＣＰ１１およびＲＣＰ１２、キャパシタＣＣＰ１０並びにＰＩＮダイオードＰＤｉ１１およびＰＤｉ１２を含む。可変減衰器１８は、第１の方向性結合器１０１の第２の出力１０１ｃに接続される入力１８ａと、第５の方向性結合器１４の第１の入力１４ａに接続された出力１４ａとを含む。方向性結合器１４は、３ｄＢカプラＣＰ１１および抵抗素子ＲＣＰ１３を含む。方向性結合器１４は、可変減衰器１８からの入力信号を分配して、歪み発生器２０および可変移相器２２にそれぞれ分配信号を提供する。可変移相器２２は、第１の移相素子２２ａ、第２の移相素子２２ｂ、抵抗素子ＲＣＰ１４〜ＲＣＰ１５を含む。可変移相器２２の移相シフトは、ＶＰＨ１信号によって調整される。この信号ＶＰＨ１は、抵抗素子およびキャパシタを介して３ｄBカプラＣＰ１２の入力および出力に加えられる。第１の移相素子２２ａは、３ｄＢカプラＣＰ１２と、可変容量ダイオードＶＤｉ１１およびＶＤｉ１２と、抵抗素子ＲＣＰ１６およびＲＣＰ１７とを含む。第２の移相素子２１ｂは、３ｄＢカプラＣＰ１３と抵抗素子ＲＣＰ１８およびＲＣＰ１９とを含む。可変移相器２２の出力は、固定アッテネータ２６ａを介して第６の方向性結合器１６の第１の入力１６ｂに接続されている。固定アッテネータ２６ａは、抵抗素子Ｒ１０、Ｒ１１、Ｒ１２とから構成される固定アッテネータである。
【００４２】
減衰器２８は、移相器２８ａおよび減衰素子２８ｂを含む。移相器２８ａは、減衰素子２８ｂに直列に接続されている。移相器２８ａは、３ｄＢカプラＣＰ１４とキャパシタＣＣＰ１１およびＣＣＰ１２とを含む。減衰素子２８ｂは、抵抗Ｒ１３、Ｒ１４、Ｒ１５から構成される固定アテネータから成る。歪み発生器２０は、信号を増幅すると共に歪成分を発生する。歪み発生器２０は、バイポーラトランジスタ２４を含み、歪み発生器２０の電源電流（電源電圧）値はＶＩＭ２信号によって調整される。この信号ＶＩＭ２は、抵抗素子およびインダクタを介してバイポーラトランジスタ２４のコレクタ端子に加えられる。歪み発生器２０の出力は、固定アッテネータ２６ｂを介して第６の方向性結合器１６の第２の入力１６ｃに接続される。固定アッテネータ２６ｂは、例えば抵抗Ｒ１７、Ｒ１８、Ｒ１９を含む固定アッテネータである。方向性結合器１６は、１０ｄＢカプラＣＰ１５および抵抗素子ＲＣＰ１８を含む。
【００４３】
図６を参照すると、方向性結合器１６の出力１６ａは、固定アッテネータ３４を介して可変移相器３６に接続されている。固定アッテネータ３４は、例えば抵抗Ｒ１９、Ｒ２０、Ｒ２１を含む固定アッテネータである。可変移相器３６の位相シフトは、信号ＶＰＨ２に応じて変更される。可変移相器３６は、第１から第４の移相素子３６ａ、３６ｂ、３６ｃ、３６ｄを含む。これらの移相素子３６ａ、３６ｂ、３６ｃ、３６ｄは直列に接続されている。第１の移相素子３６ａは、３ｄＢカプラＣＰ１６と、可変容量ダイオードＶＤｉ１３およびＶＤｉ１４と、抵抗素子ＲＣＰ１９およびＲＣＰ２０とを含む。第２の移相素子３６ｂは、３ｄＢカプラＣＰ１７と、可変容量ダイオードＶＤｉ１５およびＶＤｉ１６と、抵抗素子ＲＣＰ２１およびＲＣＰ２２とを含む。第３の移相素子３６ｃは、３ｄＢカプラＣＰ１８と、可変容量ダイオードＶＤｉ１７およびＶＤｉ１８と、抵抗素子ＲＣＰ２３およびＲＣＰ２４とを含む。第４の移相素子３６ｄは、３ｄＢカプラＣＰ１９と、可変容量ダイオードＶＤｉ１９およびＶＤｉ２０と、抵抗素子ＲＣＰ２５およびＲＣＰ２６とを含む。
【００４４】
歪み発生器２０によって発生された非線形成分と、無歪みルート上において移相器（１８０度以上の大きさ）を用いて位相が変更された信号成分とによって、メインアンプ（図１の参照番号１０９）と逆特性の歪成分が抽出される。歪みルートからの信号Ｓｉｇ４および無歪みルートからの信号Ｓｉｇ３は方向性結合器１６によって結合されて、実施的に歪み成分Ｄ５およびＤ６から成る歪み信号が可変移相器３６から提供される。
【００４５】
図５および図６に示されるように、可変減衰器１８は、方向性結合器１４の入力１４ａにキャパシタＣ１０を介して結合される。方向性結合器１４の第１の出力１４ｂは、可変移相器２２とキャパシタＣ１１を介して結合される。方向性結合器１４の第２の出力１４ｃは、移相器２８とキャパシタＣ１２を介して結合される。移相器２８は、歪み発生器２０にキャパシタＣ１３を介して結合されている。第１の移相素子２２ａは、第２の移相素子２２ｂにキャパシタＣ１４を介して結合されている。歪み発生器２０は、アッテネータ２６ｂにキャパシタＣ１５を介して結合されている。
【００４６】
図６を参照すると、固定アッテネータ３４は、可変移相器３６にキャパシタＣ１６を介して結合されている。第１の移相素子３６ａは、第２の移相素子３６ｂにキャパシタＣ１７を介して結合されている。第２の移相素子３６ｂは、第３の移相素子３６ｃにキャパシタＣ１８を介して結合されている。第３の移相素子３６ｃは、第４の移相素子３６ｄにキャパシタＣ１９を介して結合されている。
【００４７】
図７（Ａ）は、歪み補償器のためのドライバアンプを示す図面である。図７（Ｂ）は、歪み抽出器のためのドライバアンプを示す図面である。図７（Ｃ）は、ドライバアンプのための増幅段を示す図面である。図７（Ａ）に示されるように、ドライバアンプ９は、例えば３つの増幅段Ｑ１、Ｑ２、Ｑ３を含む。増幅段Ｑ２および増幅段Ｑ３は並列に接続されており、増幅段Ｑ１からの信号を受ける。ドライバアンプ９は、増幅段Ｑ１の入力に接続されたインピーダンス整合回路３３ａ、増幅段Ｑ２およびＱ３の入力に接続されたインピーダンス整合回路３３ｂ、増幅段Ｑ３の出力に接続されたインピーダンス整合回路３３ｃを含む。ドライバアンプ９は、メインアンプ１０９に入るために必要な信号入力のレベルにリニアライザ３からの信号を増幅する。
【００４８】
図７（Ｂ）に示されるように、ドライバアンプ１０は、例えば２つの増幅段Ｑ４、Ｑ５を含む。増幅段Ｑ４は増幅段Ｑ５に直列に接続されている。ドライバアンプ１０は、増幅段Ｑ４の入力に接続されたインピーダンス整合回路３３ｄ、増幅段Ｑ５の入力に接続されたインピーダンス整合回路３３ｅ、増幅段Ｑ５の出力に接続されたインピーダンス整合回路３３ｆを含む。
【００４９】
図７（Ｃ）は、ドライバアンプの増幅段を示す図面である。各増幅段は、例えば、ＧａＡｓパルスドープ電界効果トランジスタＦＥＴを含む増幅回路である。トランジスタＦＥＴのゲートにはバイアス回路ＢＳが接続されている。トランジスタＦＥＴのソースは接地されている。トランジスタＦＥＴのドレインには負荷回路ＬＤが接続されている。トランジスタＦＥＴのゲートとドレインとの間には、帰還回路ＦＢが接続されている。バイアス回路ＢＳには電源ＶＰ１が供給され、負荷回路ＬＤには電源ＶＰ２が供給される。
【００５０】
図８（Ａ）は、歪み発生器のための回路を示す図面である。図８（Ｂ）は、歪み発生器のための増幅器の回路面である。歪み発生器１９ための回路では、バイポーラトランジスタ２３のベースＢａｓｅは、入力信号を受ける。エミッタＥｍｉｔｔｅｒは、接地されている。コレクタＣｏｌｌｅｃｔｏｒには、インダクタ２３ａの一端が接続されている。増幅器の出力は、コレクタから得られる。インダクタ２３ａの他端およびキャパシタ２３ｂの一端はノードＮ１に接続されており、キャパシタ２３ｂの他端は接地されている。ノードＮ１には、抵抗２３ｃを介して制御電圧ＶＩＭが加えられる。キャパシタ２３ｄが、制御電圧ＶＩＭを受ける端子に接続されている。この回路の利得特性および歪み特性は、制御電圧ＶＩＭに応じて変わる。一実施例では、インダクタ２３ａは、１００ナノヘンリであり、キャパシタ２３ｂは、０．１マイクロファラッドである。
【００５１】
バイポーラトランジスタ２３は、図８（Ｂ）に示される増幅器３３に置き換えることができる。増幅器３３は、ダーリントン接続された増幅段を含むことができ、ダーリントン接続の増幅段は、バイポーラトランジスタ３５、３７ａ、３７ｂ、３７ｃを含む。トランジスタ３５、３７ａ、３７ｂ、３７ｃのエミッタには、抵抗ＲＥ１〜ＲＥ４が接続されている。また、トランジスタ３５のエミッタとトランジスタ３７ａ、３７ｂ、３７ｃのベースとの間には、それぞれ抵抗ＲＢ１、ＲＢ２、ＲＢ３が接続されている。好適な実施例の増幅器では、ＧａＡｓ基板上にＩｎＧａＰ半導体で形成されたヘテロ接合バイポーラトランジスタを用いる。この増幅器はダーリントン接続により２段構成である。この回路により、０．５〜３ＧＨｚの範囲における利得が１５ｄＢ以上になる。
【００５２】
図９（Ａ）および図９（Ｂ）は、この増幅器に用いられるヘテロ接合バイポーラトランジスタの非線形特性を示す図面である。この特性は、抵抗１５オームを介してコレクタに電圧が給電されたヘテロ接合バイポーラトランジスタのデータである。電源電流を１０〜９０ミリアンペアまで変化させることにより、AM−AM特性では、以下のような３つの非線形カーブを作り出す事が可能である。（１）利得が入力電力の増大に伴い低下し、飽和出力近傍でさらに減少する。（２）利得は入力電力の増大に伴い平坦であり、飽和出力近傍で低下する。（３）利得は入力電力の増大に伴い上昇し、飽和出力近傍で減少する。位相の変化は、一部の領域を除いて、全体的に遅れる傾向にある。
【００５３】
図１０（Ａ）および図１０（Ｂ）は、Ｓｉ−ＬＤMＯＳ−ＦＥＴを用いるメインアンプの特性を示す図面である。このメインアンプは、２．１ＧＨｚ帯において１ｄＢ飽和出力電力１８０ワットの増幅段とを有することができ、必要な場合には、２．１ＧＨｚ帯において１ｄＢ飽和出力電力４５ワットの増幅段を更に含むことができる。図７（Ａ）では、横軸が入力電力を示し、縦軸が利得を示す。図７（Ｂ）では、横軸が入力電力を示し、縦軸が位相の変化を示す。その傾きには、ゲートバイアスに応じて３種類に分類される。（１）入力電力の増大に伴い利得は低下し、飽和出力近傍でさらに減少する。（２）入力電力の増大に伴い利得は平坦であり、飽和出力近傍で低下する。（３）入力電力の増大に伴い利得は上昇し飽和出力近傍で減少する。位相は、遅れる傾向にある。
【００５４】
ヘテロ接合バイポーラトランジスタの特性とＳｉ−ＬＤMＯＳ−ＦＥＴの特性とを比較すると、バイポーラトランジスタの電源電流を変化させることによって、Ｓｉ−ＬＤMＯＳ−ＦＥＴと似た非線形特性を作り出す事が可能であることが理解される。この非線形特性をリニアライザ３の回路を用いて逆相にして利用すると共に適切な大きさを調整して歪信号を生成すれば、メインアンプ７の非線形特性を改善することができる。
【００５５】
図１１（Ａ）および図１１（Ｂ）は、それぞれ、本実施の形態に係る前置歪補償回路を使用しないマイクロ波増幅器のＰｉｎ−Ｇａｉｎ特性およびＰｉｎ−△Ｐｈａｓｅ特性を示す図面である。図１１（Ｃ）および図１１（Ｄ）は、それぞれ、本実施の形態に係る前置歪補償回路を使用するマイクロ波増幅器のＰｉｎ−Ｇａｉｎ特性およびＰｉｎ−△Ｐｈａｓｅ特性を示す図面である。図１１（Ａ）〜図１１（Ｄ）において、横軸は、入力パワー（ｄＢｍ）であり、一目盛り２．５ｄＢｍである。図１１（Ａ）および図１１（C）において、縦軸は出力の位相（ｄｅｇ）であり、一目盛り２ｄｅｇである。図１１（Ｂ）および図１１（C）において、縦軸は利得（ｄＢ）であり、一目盛り０．５ｄＢである。図１１（Ａ）および図１１（Ｂ）に示された特性と図１１（Ｃ）および図１１（Ｄ）に示された特性とを比較によれば、本実施の形態に係るリニアライザとメインアンプとを組み合わせると、線形性が改善されることが示される。
【００５６】
図１２は、隣接チャネル電力漏洩特性および隣接チャネル電力漏洩特性を示す図面である。シンボルＡＣＬＲ１は、本実施のリニアライザを用いていないマイクロ波増幅器の隣接チャネル電力漏洩特性を示しており、シンボルＡＣＬＲ２は、本実施のリニアライザを用いるマイクロ波増幅器の隣接チャネル電力漏洩特性を示す。図１３は、シンボルＢおよびＣによって示される隣接チャネル電力漏洩比を示す図面である。
【００５７】
特性ＡＣＬＲ１およびＡＣＬＲ２の比較によれば、隣接チャネル漏洩電力が、約１５ｄＢの改善が得られている。隣接チャネル漏洩電力は、増幅器の非線形により発生するもので、線形性がよくなれば漏洩電力は低減する。この特性によれば、例えばW-CDMAのスペクトラムエミッションマスクの仕様を満足することができる。例えば、４０ｄＢｍ以上の出力でスペクトラムエミッションマスクの仕様を満足させるためには、発明者らの経験によれば隣接チャネル漏洩電力が−５２ｄＢｃであることと等価である。前置歪み補償を用いない場合は、３６ｄＢｍで仕様を満たさなくなるけれども、本実施の形態に係る回路を使用すると出力４３ｄＢｍでも仕様を満足できる。
【００５８】
図１４（Ａ）は、本実施の形態に係る歪み発生器を搭載した８００MHz帯用モジュールを示す図面である。このモジュール５１は、リニアライザ３並びにドライバアンプ９から成り、これらがモジュール基板５３上に搭載されている。例示的なサイズを示せば、Ｗ１＝１９．８ミリメートル、Ｗ２＝２１．９ミリメートル、Ｗ３＝２６．７ミリメートルである。図１４（Ｂ）は、本実施の形態に係る歪み抽出器を搭載した８００MHz帯用モジュールを示す図面である。このモジュール５５は、ドライバアンプ１０を含む歪み抽出器から成り、これらがモジュール基板５７上に搭載されている。例示的なサイズを示せば、Ｗ４＝４８．６ミリメートル、Ｗ５＝１９．８ミリメートル、Ｗ６＝２７．５ミリメートルである。以上説明したように、歪み発生器１９、２０は、ヘテロ接合バイポーラトランジスタを用いて設計されたＭＭＩＣを用いる。ヘテロ接合バイポーラトランジスタによれば、メインアンプのLDMOSの非線形特性に望ましい歪みを発生させることができる。リニアライザの損失は約１０ｄＢであり、ドライバアンプの利得は３０ｄＢである。ドライバアンプには、パルスドープ構造ＧａＡｓ−ＭＥＳＦＥＴを使用している。
【００５９】
文献１に記載された回路は遅延線を用いているので、本実施の形態に係るリニアライザと比較して、大きなサイズとなる。文献２に記載された回路は、９個のハイブリッドカプラー、５個の可変減衰器、５個の可変移相器、２個の歪発生用半導体デバイス、１個の線形増幅用半導体デバイス、および遅延線を含んでいるので、大きなサイズとなる。文献３に記載された回路は、例えば歪発生器を増幅器としても利用している点で、本実施の形態に係る回路と異なる。また、利得および位相の特性が互いに異なっている。文献４では、メインアンプに使用されたＭＯＳトランジスタを特性が合わせ込まれたＭＯＳトランジスタを用いる歪み発生器が記載されている。この歪み発生器は、２６〜２８ボルトの電源電圧が必要としており、１〜５ワットの消費電力、１０〜１２ｄＢの利得（０．５〜２ＧＨｚ）、１ワットの飽和出力といった特性を示す。１ｃｍ×１ｃｍ程度のサイズが必要とされる。一方、本実施の形態に係る歪み発生器のサイズは、例えば０．５ｃｍ×０．５ｃｍ程度である。
【００６０】
既に説明したように、上記の実施の形態では、プレディストーション法を用いるマイクロ波増幅器およびリニアライザを説明している。このマイクロ波増幅器およびリニアライザによれば、低コストで消費電力が低く小型化が可能になる。メインアンプ（被補償アンプ）が発生する非線形歪の逆相成分は、その前段に配置されたリニアライザにより発生される。メインアンプは、最終的に非線形成分が打ち消された信号を生成できる。例えば、W-CDMA信号のような大きなピーク対平均電力比を持つ信号を補償するためには、広い出力範囲で非線形成分を補償しなければ、隣接チャネル漏洩電力（ＡＣＬＲ）値は改善できない。しかしながら、本実施の形態によれば、Si-LDMOSFETを用いる高出カパワーアンプの歪補償が可能なリニアライザモジュールが提供される。
【００６１】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【図面の簡単な説明】
【００６２】
【図１】図１は、実施の形態に係るマイクロ波増幅器を示すブロック図である。
【図２】図２は、歪み発生器を示すブロック図である。
【図３】図３は、リニアライザモジュールを構成する部品を示す図面である。
【図４】図４は、歪み抽出器を示すブロック図である。
【図５】図５は、歪み抽出器を構成する部品を示す図面である。
【図６】図６は、歪み抽出器を構成する部品を示す図面である。
【図７】図７（Ａ）は、歪み補償器のためのドライバアンプを示す図面である。図７（Ｂ）は、歪み抽出器のためのドライバアンプを示す図面である。図７（Ｃ）は、ドライバアンプのための増幅段を示す図面である。
【図８】図８（Ａ）は、歪み発生器のための増幅器の回路を示す図面である。図８（Ｂ）は、歪み発生器のための増幅器の回路面である。
【図９】図９（Ａ）および図９（Ｂ）は、この増幅器に用いられるヘテロ接合バイポーラトランジスタの非線形特性を示す図面である。
【図１０】図１０（Ａ）および図１０（Ｂ）は、Ｓｉ−ＬＤMＯＳ−ＦＥＴを用いるメインアンプの特性を示す図面である。
【図１１】図１１（Ａ）および図１１（Ｂ）は、それぞれ、本実施の形態に係る前置歪補償回路を使用しないマイクロ波増幅器のＰｉｎ−Ｇａｉｎ特性およびＰｉｎ−△Ｐｈａｓｅ特性を示す図面である。図１１（Ｃ）および図１１（Ｄ）は、それぞれ、本実施の形態に係る前置歪補償回路を使用するマイクロ波増幅器のＰｉｎ−Ｇａｉｎ特性およびＰｉｎ−△Ｐｈａｓｅ特性を示す図面である。
【図１２】図１２（Ａ）は、本実施のリニアライザを用いていないマイクロ波増幅器の隣接チャネル電力漏洩特性を示す図面である。図１２（Ｂ）は、本実施のリニアライザを用いるマイクロ波増幅器の隣接チャネル電力漏洩特性を示す図面である。
【図１３】図１３は、隣接チャネル電力漏洩比を示す図面である。
【図１４】図１４（Ａ）および図１４（Ｂ）は、本実施の形態に係るリニアライザを搭載した８００MHz帯用リニアライザモジュールを示す図面である。
【符号の説明】
【００６３】
１…マイクロ波増幅器、３…リニアライザ、５…増幅器、７ａ…ＭＯＳトランジスタ、７…メインアンプ、６…増幅器、９、１０…ドライバアンプ、１１…可変電源、１３…第３の方向性結合器、１５…第４の方向性結合器、１７…可変減衰器、１７ａ…第１の減衰素子、１７ｂ…第２の減衰素子、１９、２０…歪み発生器、２１、２２…可変移相器、２１ａ…第１の移相素子、２１ｂ…第２の移相素子、２３…バイポーラトランジスタ、２５、２７…アッテネータ、２９、３０、３１、３２…信号伝搬経路、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５…増幅段、３３…増幅器、３５、３７ａ、３７ｂ、３７ｃ…バイポーラトランジスタ、１０５…歪み補償器、１０７…歪み抽出器、
【図１】
2005252883.tif 000003
【図２】
2005252883.tif 000004
【図３】
2005252883.tif 000005
【図４】
2005252883.tif 000006
【図５】
2005252883.tif 000007
【図６】
2005252883.tif 000008
【図７】
2005252883.tif 000009
【図８】
2005252883.tif 000010
【図９】
2005252883.tif 000011
【図１０】
2005252883.tif 000012
【図１１】
2005252883.tif 000013
【図１２】
2005252883.tif 000014
【図１３】
2005252883.tif 000015
【図１４】
2005252883.tif 000016