(57)【要約】【課題】  壁電荷を精密に制御することができるプラズマディスプレイパネルの駆動方法と駆動装置を提供する。【解決手段】  プラズマディスプレイパネルのリセット期間において、走査電極の電圧を一定の電圧ほど下降させて放電を起こした後、直ちに走査電極をフローティングさせる。そうするとフローティングによって放電が抑制され、壁電荷が微細に制御される。この時、放電を抑制させるために、放電が抑制される方向に走査電極に電圧を印加することができる。走査電極に放電抑制電圧を印加した後、走査電極を一定の期間フローティングさせて放電を安定化させることができる。そして、このような動作を繰り返してリセット期間において壁電荷を安定的に制御することができる。【選択図】    図６
2005122152.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも二つの電極によって放電空間が形成されるプラズマディスプレイパネルを駆動する方法であって、
リセット期間において、
前記第１電極の電圧を第１電圧ほど変更して前記放電空間を放電させる第１段階、
前記第１電極を前記第１電圧ほど変更した後、前記第１電極を第１期間の間フローティングさせる第２段階、
前記第１期間の後、前記第１電極の電圧を前記第１電圧と反対方向に第２電圧ほど変更させる第３段階、及び
前記第１電極を前記第２電圧ほど変更した後、前記第１電極を第２期間の間フローティングさせる第４段階を含むプラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１段階、第２段階、第３段階、及び第４段階が所定の回数反復される、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第１電圧の絶対値が前記第２電圧の絶対値より大きい、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１段階で、前記第１電極の電圧は前記第１電圧ほど増加し、前記第３段階で、前記第１電極の電圧は前記第２電圧ほど減少する、請求項１乃至３のうちのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第１段階で、前記第１電極の電圧は前記第１電圧ほど減少し、前記第３段階で、前記第１電極の電圧は前記第２電圧ほど増加する、請求項１乃至３のうちのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
少なくとも二つの電極によって放電空間が形成されるプラズマディスプレイパネルを駆動する方法であって、
前記放電空間を形成する電極のうちの第１電極の電圧を第１電圧ほど変更させる第１段階、
前記第１電極をフローティングさせる第２段階、及び
前記第１電極の電圧を第２電圧ほど変更させる第３段階
を含むプラズマディスプレイ駆動方法。
【請求項７】
前記第１電圧の絶対値が前記第２電圧の絶対値より大きい、請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記第１段階、第２段階、及び第３段階が所定の回数反復される、請求項７に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記第１電極の電圧を前記第２電圧ほど変更させた後、前記第１電極をフローティングさせる第４段階をさらに含む、請求項７に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記第１段階、第２段階、第３段階、及び第４段階が所定の回数反復される、請求項９に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記第１電極は走査電極である、請求項６乃至１０のうちのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記放電空間を形成する残りの電極は一定の電圧にバイアスされる、請求項６乃至１０のうちのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記第１電圧は正の電圧であり、前記第２電圧は負の電圧である、請求項６乃至１０のうちのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記第１電圧は負の電圧であり、前記第２電圧は正の電圧である、請求項６乃至１０のうちのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
前記第１電圧は一定の電圧である、請求項６乃至１０のうちのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項１６】
前記第１電圧は時間によって可変な電圧である、請求項６乃至１０のうちのいずれか一つに記載のプラズマディスプレイパネルの駆動方法。
【請求項１７】
少なくとも二つの電極によって放電空間が形成され、前記放電空間が容量性負荷として作用するプラズマディスプレイパネルを駆動する装置であって、
前記容量性負荷を形成する電極のうちの第１電極の電圧を第１電圧ほど下降させ、前記第１電極をフローティングさせる第１駆動回路、及び
前記第１電極の電圧を第２電圧ほど上昇させ、前記第１電極をフローティングさせる第２駆動回路を含み、
前記第１駆動回路と前記第２駆動回路とが交互に動作するプラズマディスプレイパネルの駆動装置。
【請求項１８】
前記第１電圧の絶対値が前記第２電圧の絶対値より大きい、請求項１７に記載のプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記第２電圧の絶対値が前記第１電圧の絶対値より大きい、請求項１７に記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
前記第１駆動回路は、前記第１電極に第１端子が電気的に連結され、第３電圧を供給する第１電源に第２端子が電気的に連結される第１トランジスタを含み、
前記第２駆動回路は、前記第３電圧より高い第４電圧を供給する第２電源に第１端子が電気的に連結され、前記第１電極に第２端子が電気的に連結される第２トランジスタを含み、
前記第１電極の電圧が、前記第３電圧と前記第４電圧との間の電圧を有する期間が存在する、請求項１８又は１９に記載のプラズマディスプレイパネルの駆動装置。
【請求項２１】
前記第２トランジスタがターンオフされた状態で前記第１トランジスタがターンオンされて、前記第１電極の電圧が前記第１電圧ほど減少した後に前記第１トランジスタがターンオフされる第１期間、及び
前記第１トランジスタがターンオフされた状態で前記第２トランジスタがターンオンされて、前記第１電極の電圧が前記第２電圧ほど増加した後に前記第２トランジスタがターンオフされる第２期間が反復される、請求項２０に記載のプラズマディスプレイパネルの駆動装置。
【請求項２２】
前記第１トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、
前記第１駆動回路は、
前記第１トランジスタの第２端子と前記第１電源との間に電気的に連結されて、前記第１トランジスタのターンオン時に前記第１電極から電荷を受信するキャパシタ、及び
前記制御信号の第２レベルに応答して、前記キャパシタに蓄積された電荷のうちの少なくとも一部を放電させる放電経路をさらに含み、
前記第１電極の電圧が前記第１電圧ほど下降して前記キャパシタに所定量の電荷が蓄積された場合に前記第１トランジスタがターンオフされる、請求項２１に記載のプラズマディスプレイパネルの駆動装置。
【請求項２３】
前記第２トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、
前記第２駆動回路は、
前記第２トランジスタの第２端子と前記第１電極との間に電気的に連結されて、前記第２トランジスタのターンオン時に前記第２電源から電荷を受信するキャパシタ、及び
前記制御信号の第２レベルに応答して、前記キャパシタに蓄積された電荷のうちの少なくとも一部を放電させる放電経路をさらに含み、
前記第１電極の電圧が前記第２電圧ほど上昇して前記キャパシタに所定量の電荷が蓄積された場合に前記第２トランジスタがターンオフされる、請求項２１に記載のプラズマディスプレイパネルの駆動装置。
【請求項２４】
前記第１トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、
前記第１駆動回路は、
制御信号が入力される入力端と前記第１トランジスタの制御端子との間に電気的に連結されるキャパシタ、
前記入力端、前記キャパシタ、及び前記第１トランジスタの制御端子によって形成される経路に形成された抵抗、及び
前記制御信号の第２レベルに応答して前記キャパシタに充電された電圧を放電させる放電経路をさらに含み、
前記第１レベルの制御信号によって前記キャパシタに所定の電圧が充電される場合に前記第１トランジスタがターンオフされる、請求項２１に記載のプラズマディスプレイパネルの駆動装置。
【請求項２５】
前記第２トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、
前記第２駆動回路は、
制御信号が入力される入力端と前記第２トランジスタの制御端子との間に電気的に連結されるキャパシタ、
前記入力端、前記キャパシタ、及び前記第２トランジスタの制御端子によって形成される経路に形成された抵抗、及び
前記制御信号の第２レベルに応答して前記キャパシタに充電された電圧を放電させる放電経路をさらに含み、
前記第１レベルの制御信号によって前記キャパシタに所定の電圧が充電される場合に前記第２トランジスタがターンオフされる、請求項２１に記載のプラズマディスプレイパネルの駆動装置。
【請求項２６】
前記第１トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、
前記第１駆動回路は、
制御信号が入力される入力端と前記第１トランジスタの制御端子との間に電気的に連結されるキャパシタ、及び
前記入力端、前記キャパシタ、及び前記第１トランジスタの制御端子によって形成される経路に形成された抵抗またはインダクターをさらに含み、
前記第１レベルの制御信号によって前記キャパシタに所定の電圧が充電される場合に前記第１トランジスタがターンオフされる、請求項２１に記載のプラズマディスプレイパネルの駆動装置。
【請求項２７】
前記第２トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、
前記第２駆動回路は、
制御信号が入力される入力端と前記第２トランジスタの制御端子との間に電気的に連結されるキャパシタ、及び
前記入力端、前記キャパシタ、及び前記第２トランジスタの制御端子によって形成される経路に形成された抵抗またはインダクターをさらに含み、
前記第１レベルの制御信号によって前記キャパシタに所定の電圧が充電される場合に前記第２トランジスタがターンオフされる、請求項２１に記載のプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（ＰＤＰ）の駆動装置及び駆動方法とプラズマ表示装置に関するものである。
【背景技術】
【０００２】
プラズマディスプレイパネルは、気体の放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって、その大きさによって数十から数百万個以上のピクセルがマトリックス形態に配列されている。このようなＰＤＰは、印加される駆動電圧波の形態と放電セルの構造とによって直流型（ＤＣ型）と交流型（ＡＣ型）とに区分される。
【０００３】
一般的に、交流型プラズマディスプレイパネルの駆動方法を時間的な動作変化に表現すれば、リセット期間、アドレシング期間、及び維持期間からなる。
【０００４】
リセット期間は、以前の維持放電によって形成された壁電荷状態を消去し、次のアドレシング動作が円滑に行われるようにするために各セルの状態を初期化させる期間である。アドレシング期間は、パネルで点灯されるセルと点灯されないセルを選択して、点灯されるセル（アドレシングされたセル）に壁電荷を蓄積する動作を行う期間である。維持期間は、アドレシングされたセルに実際に画像を表示するための放電を行う期間であって、維持期間になると、走査電極と維持電極とに維持パルスが交互に印加され、維持放電が行われて映像が表示される。
【０００５】
従来は、リセット期間において壁電荷を設定するために、米国特許５,７４５,０８６号（特許文献１）に記載されたようにランプ波形を走査電極に印加した。つまり、走査電極に緩やかに上昇する上昇ランプ波形を印加した後に、緩やかに下降する下降ランプ波形を印加した。このようなランプ波形を印加する場合には壁電荷の制御精密度がランプの傾斜に大きく依存するため、決められた時間内では壁電荷が精密に制御できないという問題点があった。
【特許文献１】米国特許５,７４５,０８６号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が目的とする技術的課題は、壁電荷を精密に制御することができるプラズマディスプレイパネルの駆動方法と駆動装置を提供することにある。
【課題を解決するための手段】
【０００７】
このような課題を解決するために、本発明は、電極の電圧を下降させた後に電極をフローティングさせる動作を繰り返す。
【０００８】
本発明の一つの特徴によれば、少なくとも二つの電極によって放電空間が形成されるプラズマディスプレイパネルを駆動する方法が提供される。
【０００９】
リセット期間において、この駆動方法は、第１電極の電圧を第１電圧ほど変更して放電空間を放電させる第１段階、第１電極を第１電圧ほど変更した後、第１電極を第１期間の間フローティングさせる第２段階、第１期間の後、第１電極の電圧を第１電圧と反対方向に第２電圧ほど変更させる第３段階、及び第１電極を第２電圧ほど変更した後、第１電極を第２期間の間フローティングさせる第４段階を含む。
【００１０】
本発明の一つの実施例によれば、第１段階、第２段階、第３段階、及び第４段階が所定の回数ほど反復されることができる。
【００１１】
本発明の他の実施例によれば、第１電圧の絶対値が第２電圧の絶対値より大きいことができる。
【００１２】
本発明のまた他の実施例によれば、第１段階で第１電極の電圧は第１電圧ほど増加し、第３段階で第１電極の電圧は第２電圧ほど減少することができる。
【００１３】
本発明の他の実施例によれば、第１段階で、第１電極の電圧は第１電圧ほど減少し、第３段階で、第１電極の電圧は第２電圧ほど増加することができる。
【００１４】
本発明の他の特徴によれば、少なくとも二つの電極によって放電空間が形成されるプラズマディスプレイパネルを駆動する方法が提供される。この駆動方法は、放電空間を形成する電極のうちの第１電極の電圧を第１電圧ほど変更させる第１段階、第１電極をフローティングさせる第２段階、及び第１電極の電圧を第２電圧ほど変更させる第３段階を含む。
【００１５】
本発明の一つの実施例によれば、第１段階、第２段階、及び第３段階が所定の回数反復されることができる。
【００１６】
本発明の他の実施例によれば、本発明の駆動方法は、第１電極の電圧を第２電圧ほど変更させた後、第１電極をフローティングさせる第４段階をさらに含むことができる。
【００１７】
本発明の他の実施例によれば、放電空間を形成する残りの電極は一定の電圧にバイアスされることができる。
【００１８】
本発明のまた他の実施例によれば、第１電圧は正の電圧であり、第２電圧は負の電圧であることができる。
【００１９】
本発明の他の実施例によれば、第１電圧は負の電圧であり、第２電圧は正の電圧であることができる。
【００２０】
本発明の他の実施例によれば、第１電圧は一定の電圧であるか、または時間によって可変な電圧であることができる。
【００２１】
本発明の他の特徴によれば、少なくとも二つの電極によって放電空間が形成され、放電空間が容量性負荷として作用するプラズマディスプレイパネルを駆動する装置が提供される。この駆動装置は、容量性負荷を形成する電極のうちの第１電極の電圧を第１電圧ほど下降させ、第１電極をフローティングさせる第１駆動回路、及び第１電極の電圧を第２電圧ほど上昇させ、第１電極をフローティングさせる第２駆動回路を含み、第１駆動回路と第２駆動回路とが交互に動作する。
【００２２】
本発明の一つの実施例によれば、第１駆動回路は、第１電極に第１端子が電気的に連結され、第３電圧を供給する第１電源に第２端子が電気的に連結される第１トランジスタを含み、第２駆動回路は、第３電圧より高い第４電圧を供給する第２電源に第１端子が電気的に連結され、第１電極に第２端子が電気的に連結される第２トランジスタを含み、第１電極の電圧が第３電圧と第４電圧との間の電圧を有する期間が存在することができる。
【００２３】
本発明の他の実施例によれば、第２トランジスタがターンオフされた状態で第１トランジスタがターンオンされ、第１電極の電圧が第１電圧ほど減少した後に第１トランジスタがターンオフされる第１期間、及び第１トランジスタがターンオフされた状態で第２トランジスタがターンオンされ、第１電極の電圧が第２電圧ほど増加した後に第２トランジスタがターンオフされる第２期間が反復されることができる。
【００２４】
本発明の他の実施例によれば、第１トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、第１駆動回路は、第１トランジスタの第２端子と第１電源との間に電気的に連結され、第１トランジスタのターンオン時に第１電極から電荷を受信するキャパシタ、及び制御信号の第２レベルに応答してキャパシタに蓄積された電荷のうちの少なくとも一部を放電させる放電経路をさらに含むことができる。この時、第１電極の電圧が第１電圧ほど下降してキャパシタに所定量の電荷が蓄積された場合、第１トランジスタがターンオフされる。
【００２５】
本発明の他の実施例によれば、第２トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、第２駆動回路は、第２トランジスタの第２端子と第１電極との間に電気的に連結され、第２トランジスタのターンオン時に第２電源から電荷を受信するキャパシタ、及び制御信号の第２レベルに応答してキャパシタに蓄積された電荷のうちの少なくとも一部を放電させる放電経路をさらに含むことができる。この時、第１電極の電圧が第２電圧ほど上昇してキャパシタに所定量の電荷が蓄積される場合、第２トランジスタがターンオフされる。
【００２６】
本発明の他の実施例によれば、第１トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、第１駆動回路は、制御信号が入力される入力端と第１トランジスタの制御端子との間に電気的に連結されるキャパシタ、入力端、キャパシタ、そして第１トランジスタの制御端子によって形成される経路に形成された抵抗、及び制御信号の第２レベルに応答してキャパシタに充電された電圧を放電させる放電経路をさらに含むことができる。この時、第１レベルの制御信号によってキャパシタに所定の電圧が充電される場合、第１トランジスタがターンオフされる。
【００２７】
本発明の他の実施例によれば、第２トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、第２駆動回路は、制御信号が入力される入力端と第２トランジスタの制御端子との間に電気的に連結されるキャパシタ、入力端、キャパシタ、そして第２トランジスタの制御端子によって形成される経路に形成された抵抗、及び制御信号の第２レベルに応答してキャパシタに充電された電圧を放電させる放電経路をさらに含むことができる。この時、第１レベルの制御信号によってキャパシタに所定の電圧が充電される場合、第２トランジスタがターンオフされる。
【００２８】
本発明の他の実施例によれば、第１トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、第１駆動回路は、制御信号が入力される入力端と第１トランジスタの制御端子との間に電気的に連結されるキャパシタ、入力端、キャパシタ及び第１トランジスタの制御端子によって形成される経路に形成された抵抗またはインダクターをさらに含むことができる。この時、第１レベルの制御信号によってキャパシタに所定の電圧が充電される場合、第１トランジスタがターンオフされる。
【００２９】
本発明の他の実施例によれば、第２トランジスタは、第１レベルと第２レベルとを交互に有する制御信号の第１レベルに応答してターンオンされ、第２駆動回路は、制御信号が入力される入力端と第２トランジスタの制御端子との間に電気的に連結されるキャパシタ、入力端、キャパシタ及び第２トランジスタの制御端子によって形成される経路に形成された抵抗またはインダクターをさらに含むことができる。この時、第１レベルの制御信号によってキャパシタに所定の電圧が充電される場合、第２トランジスタがターンオフされる。
【発明の効果】
【００３０】
本発明によれば、放電の後で電極をフローティングさせる動作を繰り返すことにより、放電セルに形成される壁電荷を微細に制御することができる。
【発明を実施するための最良の形態】
【００３１】
以下では、添付した図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相違した形態で実現することができ、ここで説明する実施例に限定されない。
【００３２】
図面においては、本発明を明確に説明するために、説明と関係のない部分は省略した。明細書全体を通じて類似した部分については同一な図面符号を付けた。ある部分が他の部分に連結されているとする時、それは直接的に連結されている場合のみだけでなく、その中間に他の素子を隔てて連結されている場合も含む。
【００３３】
それでは、本発明の実施例によるプラズマディスプレイパネルの駆動装置及び駆動方法とプラズマ表示装置について、図面を参照して詳細に説明する。
【００３４】
図１は、本発明の実施例によるプラズマディスプレイパネルの概略的な図である。
図１に示したように、本発明の実施例によるプラズマディスプレイパネルは、プラズマパネル１００、制御部２００、アドレス駆動部３００、維持電極駆動部（以下、‘Ｘ電極駆動部’とする）４００、及び走査電極駆動部（以下、‘Ｙ電極駆動部’とする）５００を含む。
【００３５】
プラズマパネル１００は、列方向に配列されている複数のアドレス電極（Ａ１−Ａｍ）、行方向に配列されている複数の維持電極（以下、‘Ｘ電極’とする）（Ｘ１−Ｘｎ）、及び走査電極（以下、‘Ｙ電極’とする）（Ｙ１−Ｙｎ）を含む。Ｘ電極（Ｘ１−Ｘｎ）は各Ｙ電極（Ｙ１−Ｙｎ）に対応して形成され、一般的にその一端が互いに共通で連結されている。そして、プラズマパネル１００は、Ｘ電極及びＹ電極（Ｘ１−Ｘｎ、Ｙ１−Ｙｎ）が配列されたガラス基板（図示せず）と、アドレス電極（Ａ１−Ａｍ）が配列されたガラス基板（図示せず）とからなる。二つのガラス基板は、Ｙ電極（Ｙ１−Ｙｎ）とアドレス電極（Ａ１−Ａｍ）、及びＸ電極（Ｘ１−Ｘｎ）とアドレス電極（Ａ１−Ａｍ）が各々直交するように放電空間を隔てて対向して配置される。この時、アドレス電極（Ａ１−Ａｍ）とＸ電極及びＹ電極（Ｘ１−Ｘｎ、Ｙ１−Ｙｎ）の交差部にある放電空間が放電セルを形成する。
【００３６】
制御部２００は、外部から映像信号を受信して、アドレス駆動制御信号、Ｘ電極駆動制御信号、及びＹ電極駆動制御信号を出力する。そして、制御部２００は、一つのフレームを複数のサブフィールドに分割して駆動し、各サブフィールドは、時間的な動作変化で表現すれば、リセット期間、アドレシング期間、維持期間からなる。
【００３７】
アドレス駆動部３００は、制御部２００からアドレス駆動制御信号を受信して、表示しようとする放電セルを選択するための表示データ信号を各アドレス電極（Ａ１−Ａｍ）に印加する。Ｘ電極駆動部４００は、制御部２００からＸ電極駆動制御信号を受信してＸ電極（Ｘ１−Ｘｎ）に駆動電圧を印加し、Ｙ電極駆動部５００は、制御部２００からＹ電極駆動制御信号を受信してＹ電極（Ｙ１−Ｙｎ）に駆動電圧を印加する。
【００３８】
以下では、図２及び図３を参照して、各サブフィールドからアドレス電極（Ａ１−Ａｍ）、Ｘ電極（Ｘ１−Ｘｎ）、及びＹ電極（Ｙ１−Ｙｎ）に印加される駆動波形について説明する。この時、一つのアドレス電極、Ｘ電極、及びＹ電極によって形成される放電セルを基準に説明する。
【００３９】
図２は、本発明の第１実施例によるプラズマディスプレイパネルの駆動波形図であり、図３は、本発明の第１実施例による駆動波形による電極の電圧及び放電電流を示す図である。
【００４０】
図２によれば、一つのサブフィールドは、リセット期間（Ｐｒ）、アドレス期間（Ｐａ）、及び維持期間（Ｐｓ）からなり、リセット期間（Ｐｒ）は上昇期間（Ｐｒ１）及び下降期間（Ｐｒ２）を含む。
【００４１】
リセット期間（Ｐｒ）の上昇期間（Ｐｒ１）では、Ｘ電極を０Ｖに維持した状態で、Ｙ電極にＶｓ電圧からＶｓｅｔ電圧まで増加する上昇波形を印加する。そうすると、Ｙ電極からアドレス電極及びＸ電極に各々弱いセット放電が起こって、Ｙ電極に（−）電荷が蓄積され、アドレス電極及びＸ電極に（＋）電荷が蓄積される。
【００４２】
そして図２及び図３に示したように、リセット期間（Ｐｒ）の下降期間（Ｐｒ２）では、Ｘ電極をＶｅ電圧に維持させた状態で、Ｙ電極にＶｓ電圧からＶｎ電圧まで一定の電圧ほど減少しながらフローティング（floating）状態が反復される下降/フローティング電圧を印加する。つまり、Ｙ電極に印加される電圧を一定量ほど迅速に減少させた後、Ｔｆ期間の間にＹ電極に供給される電圧を遮断してＹ電極をフローティングさせ、この動作を繰り返す。
【００４３】
この動作を繰り返すうちに、Ｘ電極の電圧（Ｖｘ）とＹ電極の電圧（Ｖｙ）との間の電圧差が放電開始電圧（Ｖｆ）以上になると、Ｘ電極とＹ電極との間では放電が起こる。つまり、放電空間に放電電流が流れるようになる。Ｘ電極とＹ電極との間で放電が開始された後でＹ電極がフローティング状態になると、Ｘ電極及びＹ電極に形成されていた壁電荷が減りながら放電空間内部の電圧が急激に減少して、放電空間内部に強い放電消滅（quenching）が発生する。その後、再びＹ電極に下降電圧を印加して放電を形成させた後でフローティング状態にすると、前述と同様に、壁電荷が減ると同時に放電空間内部に強い放電消滅が発生する。そして、このような下降電圧印加及びフローティング状態が所定の回数ほど繰り返されれば、Ｘ電極及びＹ電極に所望量の壁電荷が形成される。
【００４４】
以下、フローティングによる強い放電消滅について、図４ａ乃至図４ｅを参照して詳細に説明する。この時、Ｘ電極とＹ電極との間で放電が起こるので、放電セルにおけるＸ電極とＹ電極を基準に説明する。
【００４５】
図４ａは、Ｘ電極とＹ電極によって形成される放電セルをモデリングした図であり、図４ｂは、図４ａの等価回路図である。図４ｃは、図４ａの放電セルで放電が起こらなかった場合を示す図である。図４ｄは、図４ａの放電セルで放電が起こった場合の電圧印加の状態を示す図であり、図４ｅは、図４ａの放電セルで放電起こった場合のフローティング状態を示す図である。図４ａでは説明の便宜のために、初期にＹ電極１０とＸ電極２０に各々−σｗ及び＋σｗの電荷が形成されていることとする。なお、電荷は電極の誘電体層上に形成されるが、以下では説明の便宜上、電極に形成されることとして説明をする。
【００４６】
図４ａに示したように、Ｙ電極１０は、スイッチ（ＳＷ）を通じて電流源（Ｉｉｎ）に電気的に連結されており、Ｘ電極２０はＶｅ電圧に電気的に連結されている。Ｙ電極１０及びＸ電極２０の内側には各々誘電体層３０、４０が形成されている。誘電体層３０、４０の間には放電ガス（図示せず）が注入されており、この誘電体層３０、４０の間の領域が放電空間５０を形成する。
【００４７】
この時、Ｙ電極及びＸ電極１０、２０、誘電体層３０、４０及び放電空間５０は容量性負荷を形成するので、図４ｂに示したように等価的にパネルキャパシタ（Ｃｐ）に示すこともできる。そして、二つの誘電体層３０、４０の誘電常数（dielectric  constant）はεｒとし、放電空間５０の間にかかる電圧はＶｇとする。また、二つの誘電体層３０、４０の厚さは同一（ｄ１）であるとし、二つの誘電体層３０、４０の間の距離（放電空間の距離）はｄ２とする。
【００４８】
スイッチ（ＳＷ）がターンオンされれば、パネルキャパシタ（Ｃｐ）のＹ電極１０に印加される電圧（Ｖｙ）は、数式１のようにスイッチ（ＳＷ）がターンオンされる時間に比例して減少する。つまり、スイッチ（ＳＷ）がターンオンされれば、Ｙ電極１０には下降電圧が印加される。図４ａでは、電流源（Ｉｉｎ）を通じてＹ電極１０に下降電圧を印加したが、Ｙ電極１０の電圧を直接減少させることもできる。
【００４９】
【数１】
2005122152.tif 000003
【００５０】
ここで、Ｖｙ（０）は、スイッチ（ＳＷ）がオンされる時のＹ電極電圧（Ｖｙ）であり、Ｃｐは、パネルキャパシタ（Ｃｐ）のキャパシタンスである。
【００５１】
図４ｃを参照して、スイッチ（ＳＷ）がターンオンされた状態で、放電が起こらない場合に放電空間５０に印加される電圧（Ｖｇ）を計算する。そして、図４ｃの状態で、Ｙ電極１０に印加された電圧はＶｉｎと仮定する。
【００５２】
このようにＹ電極１０にＶｉｎ電圧が印加されれば、Ｙ電極１０には−σｔほどの電荷が印加され、Ｘ電極２０には＋σｔほどの電荷が印加される。この時、ガウス法則（Gaussian  theorem）を適用すると、誘電体３０、４０内部の電界（Ｅ１）と放電空間５０内部の電界（Ｅ２）は、各々数式２及び３の通りとなる。
【００５３】
【数２】
2005122152.tif 000004
【００５４】
ここで、σｔは、Ｙ電極とＸ電極に印加される電荷量を示し、ε０は、放電空間内部における誘電率である。
【００５５】
【数３】
2005122152.tif 000005
【００５６】
そして、外部に印加される電圧（Ｖｅ−Ｖｙ）は、電界と距離の関係によって数式４の通りとなり、同様に放電空間５０の電圧（Ｖｇ）は数式５の通りとなる。
【００５７】
【数４】
2005122152.tif 000006
【００５８】
【数５】
2005122152.tif 000007
【００５９】
数式２乃至数式５より、Ｙ電極またはＸ電極１０、２０に印加される電荷量（σｔ）と放電空間５０内部の電圧（Ｖｇ）は各々数式６及び７の通りとなる。
【００６０】
【数６】
2005122152.tif 000008
【００６１】
ここで、Ｖｗは、放電空間５０において壁電荷（σｗ）によって形成される電圧である。
【００６２】
【数７】
2005122152.tif 000009
【００６３】
実際に、放電空間５０内部の長さ（ｄ２）は誘電体３０、４０の厚さ（ｄ１）に比して非常に大きい値であるため、αはほとんど１に近い。つまり、数式７より、外部から印加される電圧（Ｖｅ−Ｖｉｎ）が放電空間５０にそのまま印加されることが分かる。
【００６４】
次に、図４ｄを参照して、外部から印加される電圧（Ｖｅ−Ｖｉｎ）によって放電が起こり、Ｙ電極１０とＸ電極２０に形成された壁電荷がσｗ’の分だけ消滅される時の放電空間５０内部の電圧（Ｖｇ１）を計算する。図４ｄでは、壁電荷形成時に電極の電位を維持するために電源（Ｖｉｎ）から電荷が供給されるため、Ｙ電極１０及びＸ電極２０に印加される電荷量はσｔ’に増加する。
【００６５】
図４ｄにおいてガウス法則を適用すれば、誘電体３０、４０内部の電界（Ｅ１）及び放電空間５０内部の電界（Ｅ２）は各々数式８及び９の通りとなる。
【００６６】
【数８】
2005122152.tif 000010
【００６７】
【数９】
2005122152.tif 000011
【００６８】
数式８及び数式９より、Ｙ電極１０とＸ電極２０に印加される電荷量（σｔ’）と放電空間内部の電圧（Ｖｇ１）は各々数式１０及び数式１１の通りとなる。
【００６９】
【数１０】
2005122152.tif 000012
【００７０】
【数１１】
2005122152.tif 000013
【００７１】
数式１１においてαはほとんど１であるため、外部から電圧（Ｖｉｎ）が印加される場合、放電が起こった時には放電空間５０内部で非常に小さい電圧降下のみが発生する。したがって、放電によって消滅される壁電荷の量（σｗ’）が非常に大きいこそ、放電空間５０内部電圧（Ｖｇ１）が減って放電が消滅される。
【００７２】
次に、図４ｅを参照して、外部から印加される電圧（Ｖｉｎ）によって放電が起こり、Ｙ電極１０とＸ電極２０に形成された壁電荷がσｗ’の分だけ消滅された後、スイッチ（ＳＷ）をターンオフ（放電空間５０をフローティング）させた時の放電空間５０内部の電圧（Ｖｇ２）を計算する。この時、外部から流入する電荷はないので、Ｙ電極１０及びＸ電極２０に印加されてある電荷量は図４ｃの場合と同一になる。同様にガウス法則を適用すれば、誘電体３０、４０内部の電界（Ｅ１）と放電空間５０内部の電界（Ｅ２）は各々数式２及び数式１２の通りとなる。
【００７３】
【数１２】
2005122152.tif 000014
【００７４】
数式１２及び数式６より、放電空間５０の電圧（Ｖｇ２）は数式１３の通りとなる。
【００７５】
【数１３】
2005122152.tif 000015
【００７６】
数式１３から分かるように、スイッチ（ＳＷ）がターンオフされた状態（フローティング状態）では、消滅される壁電荷によって大きい電圧降下が起こることが分かる。つまり、数式１２及び数式１３によれば、電極のフローティング状態が、電圧印加状態より壁電荷による電圧降下の大きさが１/（１−α）倍大きくなることが分かる。結局、フローティング状態では、壁電荷が少しだけ消滅されても放電空間５０内部の電圧が急激に減少するため、電極間の電圧が放電開始電圧以下となって放電が急激に消滅する。つまり、放電開始の後で電極をフローティング状態にするのは、放電の急激な消滅メカニズム（quenching  mechanism）により作用することが分かる。そして、放電空間５０内部の電圧が減少する場合には、Ｘ電極はＶｅ電圧に固定されているので、フローティングされてあるＹ電極の電圧（Ｖｙ）が図３に示したように一定の電圧の分だけ増加する。
【００７７】
再び図３を見れば、Ｙ電極電圧が下降して放電が発生する場合にＹ電極がフローティングされると、前述した放電消滅メカニズムにより、Ｙ電極及びＸ電極に形成された壁電荷が少々消滅された状態で放電が消滅する。このような動作を継続して繰り返せば、Ｙ電極及びＸ電極に形成された壁電荷を少しずつ消去しながら、壁電荷を所望の状態まで制御することができる。つまり、リセット期間（Ｐｒ）の下降期間（Ｐｒ２）において所望の壁電荷状態まで正確に制御することができる。
【００７８】
本発明の第１実施例ではリセット期間（Ｐｒ）の下降期間（Ｐｒ２）についてのみ説明したが、本発明はこれに限定されず、下降ランプを用いて壁電荷を制御する全ての場合に適用することができる。また、電極の電圧が下降しフローティングされる波形について説明したが、電極の電圧が上昇しフローティングされる波形にも、前述した放電の急激な消滅メカニズムを適用することもできる。つまり、リセット期間の上昇期間（Ｐｒ１）においてＹ電極に上昇ランプ電圧を印加する代わりに、電極の電圧を上昇させた後にフローティングさせる動作を繰り返すこともできる。
【００７９】
そして、本発明の第１実施例では、Ｙ電極のフローティングを通じて放電空間５０内部の電圧を減少、つまりＹ電極の電圧を増加させることによって放電を抑制した。しかしこの時、フローティングだけでは放電がよく抑制できない恐れがあるので、放電を抑制する方向に電圧を印加することができ、以下では、図５を参照してこのような実施例について詳細に説明する。
【００８０】
図５は、本発明の第２実施例によるプラズマディスプレイパネルの下降波形を示す図である。図５には便宜上、フローティングによってＹ電極の電圧が上昇するのは示していない。
【００８１】
図５に示したように、本発明の第２実施例による下降波形では、Ｙ電極の電圧を一定量（ΔＶ１）減少させた後、Ｔｆ１期間の間Ｙ電極に供給される電圧を遮断してＹ電極をフローティングさせ、Ｙ電極のフローティングの後でＹ電極の電圧を一定量（ΔＶ２）増加させて、このような動作を継続して繰り返す。この時、ΔＶ１がΔＶ２より大きい。
【００８２】
このようにすれば、Ｙ電極の電圧がΔＶ１だけ減少しながら放電が起こった後、Ｙ電極のフローティングに繋がるＹ電極電圧のΔＶ２だけの上昇により、放電が急激に抑制される。したがって、Ｙ電極電圧のΔＶ２だけの上昇により、第１実施例に比して放電をさらに抑制することができるので、Ｙ電極電圧の下降幅（ΔＶ１）をさらに大きくしてもよい。また、Ｙ電極電圧をΔＶ２だけ上昇させることによって放電を確実に抑制できるので、第１実施例に比してリセット動作を安定的に行うことができる。
【００８３】
図５では、Ｙ電極の電圧をΔＶ２だけ上昇させた後、Ｙ電極の電圧を一定の期間の間維持したが、反対に、Ｙ電極の電圧を上昇させた後でＹ電極をフローティングさせることもできる。以下では、このような実施例について図６を参照して詳細に説明する。
【００８４】
図６は、本発明の第３実施例によるプラズマディスプレイパネルの下降波形を示す図である。図６では、便宜上、フローティングによってＹ電極の電圧が上昇することは示していない。
【００８５】
図６に示したように、本発明の第３実施例による下降波形は、第２実施例とは違って、Ｙ電極の電圧をΔＶ２だけ上昇させた後でＹ電極をＴｆ２期間の間フローティングさせる。このようにＹ電極の電圧をΔＶ２だけ上昇させた後でＹ電極をフローティングさせることにより、第２実施例に比して放電をさらに安定的に抑制することができる。つまり、Ｙ電極の電圧が上昇した後、一定の期間その電圧に維持されることによって発生し得る強い放電を、フローティングによって防止することができる。
【００８６】
図５及び図６では図４と同様に下降波形についてのみ説明したが、上昇波形についてもこのような原理を適用することができる。図７は、本発明の第４実施例によるプラズマディスプレイパネルの上昇波形を示す図である。図７に示したように、Ｙ電極の電圧を一定量（ΔＶ３）だけ増加させた後、Ｔｆ３期間の間Ｙ電極に供給される電圧を遮断してＹ電極をフローティングさせ、Ｙ電極がフローティングされた後でＹ電極の電圧を一定量（ΔＶ４）だけ減少させて、Ｔｆ４期間の間Ｙ電極をフローティングさせ、このような動作を継続して繰り返す。この時、ΔＶ３がΔＶ４より大きい。そうすると、前述の下降波形と同一に放電を起こした後で放電を急激に抑制することにより、壁電荷を精密に制御することができる。
【００８７】
以下では、前述した駆動波形を生成することができる駆動回路について、図８乃至図１５を参照して詳細に説明する。このような駆動回路はＹ電極駆動部５００に形成されることができる。
【００８８】
まず、図３に示した下降波形を生成することができる駆動回路について、図８及び図９を参照して詳細に説明する。
【００８９】
図８は、本発明の第５実施例による駆動回路の概略的な回路図であり、図９は、図８の駆動回路を駆動するための駆動波形図である。図８のパネルキャパシタ（Ｃｐ）は、図４ａで説明したようにＹ電極とＸ電極によって形成される容量性負荷であって、パネルキャパシタ（Ｃｐ）の第２端のＸ電極には接地電圧が印加されているとし、パネルキャパシタ（Ｃｐ）は一定量の電荷で充電されていると仮定する。
【００９０】
図８に示したように、本発明の第１実施例による駆動回路は、トランジスタ（ＳＷ１）、キャパシタ（Ｃｄ１）、抵抗（Ｒ１１）、ダイオード（Ｄ１１、Ｄ２１）、及び制御信号供給源（Ｖｇ１）を含む。トランジスタ（ＳＷ１）のドレーンはパネルキャパシタ（Ｃｐ）の第１端（Ｙ電極）に連結され、ソースがキャパシタ（Ｃｄ１）の第１端に連結されている。キャパシタ（Ｃｄ１）の第２端は接地端（０）に連結されている。制御信号供給源（Ｖｇ１）はトランジスタ（ＳＷ１）のゲートと接地端（０）との間に連結されて、トランジスタ（ＳＷ１）に制御信号（Ｓｇ）を供給する。
【００９１】
そしてダイオード（Ｄ１１）と抵抗（Ｒ１１）は、キャパシタ（Ｃｄ１）の第１端と制御信号供給源（Ｖｇ１）との間に連結されて、キャパシタ（Ｃｄ１）が放電できるように放電経路を形成する。ダイオード（Ｄ２）は、接地端（０）とトランジスタ（ＳＷ１）のゲートとの間に連結されて、トランジスタ（ＳＷ１）のゲート電圧をクランピングする。また、図示していないが、制御信号供給源（Ｖｇ１）とトランジスタ（ＳＷ１）との間には抵抗がさらに含まれることができ、トランジスタ（ＳＷ１）のゲートと接地端（０）との間にも抵抗がさらに含まれることができる。
【００９２】
次に、図９を参照して、図８の駆動回路の動作について詳細に説明する。
図９に示したように、制御信号供給源（Ｖｇ１）から供給される制御信号（Ｓｇ）は、トランジスタ（ＳＷ１）をターンオンさせるためのハイレバル電圧（Ｖｃｃ）とトランジスタ（ＳＷ１）をターンオフさせるためのローレベル電圧（Ｖｓｓ）とを交互に有する。
【００９３】
まず、ハイレバルの制御信号（Ｓｇ）によりトランジスタ（ＳＷ１）がターンオンされれば、パネルキャパシタ（Ｃｐ）に蓄積されている電荷がキャパシタ（Ｃｄ１）に移動する。キャパシタ（Ｃｄ１）に電荷が蓄積されるとキャパシタ（Ｃｄ１）の第１端電圧が上昇し、トランジスタ（ＳＷ１）のソース電圧が上昇するようになる。ところが、キャパシタ（Ｃｄ１）の第２端を基準にすると、トランジスタ（ＳＷ１）のゲート電圧はトランジスタ（ＳＷ１）をターンオンした時の電圧に維持される反面、キャパシタ（Ｃｄ１）の第１端電圧が上昇するため、トランジスタ（ＳＷ１）のソース電圧が相対的に増加するようになる。この時、トランジスタ（ＳＷ１）のソース電圧が一定の電圧まで上昇すれば、トランジスタ（ＳＷ１）のゲート−ソース電圧がトランジスタ（ＳＷ１）の敷居電圧（Ｖｔ）より小さくなり、トランジスタ（ＳＷ１）はターンオフされる。
【００９４】
つまり、制御信号のハイレバル電圧とトランジスタ（ＳＷ１）のソース電圧との差がトランジスタ（ＳＷ１）の敷居電圧（Ｖｔ）より小さくなる場合にトランジスタ（ＳＷ１）がターンオフされる。このようにトランジスタ（ＳＷ１）がターンオフされればパネルキャパシタ（Ｃｐ）に供給される電圧が遮断されるので、パネルキャパシタ（Ｃｐ）はフローティング状態となる。そして、トランジスタ（Ｍ１）がターンオフされる時にキャパシタ（Ｃｄ）に蓄積される電荷量（ΔＱｉ）は、数式１４の通りとなる。この時、パネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ）への電荷の移動はトランジスタ（ＳＷ１）のターンオンと同時に行われるので、パネルキャパシタ（Ｃｐ）の電圧を直ちに所望の分だけ下降させた後、パネルキャパシタ（Ｃｐ）をフローティングさせることができる。そして、制御信号（Ｓｇ）がローレベルになる場合にも、トランジスタ（ＳＷ１）は継続してターンオフされている。
【００９５】
【数１４】
2005122152.tif 000016
【００９６】
ここで、Ｖｔはトランジスタ（ＳＷ１）の敷居電圧であり、Ｃｄはキャパシタ（Ｃｄ１）のキャパシタンスである。
【００９７】
そして、キャパシタ（Ｃｄ１）に蓄積された電荷量（ΔＱｉ）だけの電荷がパネルキャパシタ（Ｃｐ）から供給されたので、パネルキャパシタ（Ｃｐ）の電圧減少量（ΔＶｐｉ）は数式１５の通りとなる。
【００９８】
【数１５】
2005122152.tif 000017
ここで、Ｃｐは、パネルキャパシタ（Ｃｐ）のキャパシタンスである。
【００９９】
次に、制御信号がローレベルになると、キャパシタ（Ｃｄ１）の第１端電圧がゲート電圧源（Ｖｇ１）電圧よりさらに高いため、キャパシタ（Ｃｄ１）、ダイオード（Ｄ１１）、抵抗（Ｒ１１）、及びゲート電圧源（Ｖｇ１）の経路を通じてキャパシタ（Ｃｄ１）は放電するようになる。この時、キャパシタ（Ｃｄ１）は、（Ｖｃｃ−Ｖｔ）の電圧が充電された状態で放電するので、放電によってキャパシタ（Ｃｄ１）の電圧が減少する量（ΔＶｄ）は、数式１６の通りとなる。
【０１００】
【数１６】
2005122152.tif 000018
ここで、Ｒ１は、抵抗（Ｒ１１）の抵抗値である。
【０１０１】
そして、キャパシタ（Ｃｄ１）から放電される電荷量（ΔＱｄ）は、制御信号がローレベルに維持される時間（Ｔｏｆｆ）によって数式１７の通りとなり、キャパシタ（Ｃｄ１）に残っている電荷量（Ｑｄ）は数式１８の通りとなる。
【０１０２】
【数１７】
2005122152.tif 000019
【０１０３】
【数１８】
2005122152.tif 000020
【０１０４】
次に、制御信号が再びハイレバルになると、トランジスタ（ＳＷ１）がターンオンされてパネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ１）に電荷が移動する。前述したように、キャパシタ（Ｃｄ１）にΔＱｉの分だけの電荷が蓄積されていればトランジスタ（ＳＷ１）がターンオフされるので、ΔＱｄの分だけの電荷がパネルキャパシタ（Ｃｐ）から再びキャパシタ（Ｃｄ１）に移動すればトランジスタ（ＳＷ１）はターンオフされる。したがって、パネルキャパシタ（Ｃｐ）で減少する電圧（ΔＶｐ）は、数式１９の通りとなる。
【０１０５】
【数１９】
2005122152.tif 000021
【０１０６】
前述したように、パネルキャパシタ（Ｃｐ）でΔＶｐの分だけの電圧が減少すればキャパシタ（Ｃｄ１）の電圧が増加して、トランジスタ（ＳＷ１）はターンオフされる。そして、制御信号（Ｓｇ）がローレベルになると、トランジスタ（ＳＷ１）がターンオフされた状態でキャパシタ（Ｃｄ１）は放電する。つまり、制御信号（Ｓｇ）のハイレバルに応答してパネルキャパシタ（Ｃｐ）の電圧が下降し、キャパシタ（Ｃｄ１）の電圧上昇により、パネルキャパシタ（Ｃｐ）がフローティングされる動作が継続して反復されるようになる。したがって、電圧下降とフローティングとが反復される下降ランプ電圧を電極に印加することができる。
【０１０７】
そして、本発明の第５実施例とは違って、放電経路は制御信号供給源（Ｖｇ）に連結されず、他の経路に形成されることができる。例えば、キャパシタ（Ｃｐ）の第１端と接地端との間にスイッチを連結して放電経路として用いることができる。このようにすれば、キャパシタ（Ｃｐ）を放電させる期間（Ｔｏｆｆ）にスイッチをターンオンすればよい。
【０１０８】
数式１９によれば、パネルキャパシタ（Ｃｐ）で減少する電圧は、抵抗（Ｒ１１）と制御信号（Ｓｇ）のローレベル期間（Ｔｏｆｆ）によって決定されるので、制御信号（Ｓｇ）のデューティを調節することによってパネルキャパシタ（Ｃｐ）の電圧減少量を調節することができる。または、抵抗（Ｒ１１）を可変抵抗としてパネルキャパシタ（Ｃｐ）の電圧減少量を調節することもできる。
【０１０９】
また、パネルキャパシタ（Ｃｐ）から放電される電流の大きさを制限するために、パネルキャパシタ（Ｃｐ）とトランジスタ（ＳＷ１）との間に抵抗やインダクターなどを連結することができる。
【０１１０】
図８及び図９では、図３の下降波形を生成するためにパネルキャパシタ（Ｃｐ）に充電された電圧を放電させる方法について説明したが、これに限定されず、パネルキャパシタ（Ｃｐ）に電圧を充電して上昇波形を生成する方法にも適用することができる。以下では、このような実施例について図１０を参照して説明する。
【０１１１】
図１０は、本発明の第６実施例による駆動回路の概略的な回路図である。
図１０に示したように、本発明の第６実施例による駆動回路では図５とは違って、トランジスタ（ＳＷ２）のドレーンが、高い電圧（Ｖｓｅｔ）を供給する電源に連結され、トランジスタ（ＳＷ２）のソースとパネルキャパシタ（Ｃｐ）の第１端との間にキャパシタ（Ｃｄ２）が連結されている。制御信号電圧源（Ｖｇ２）のハイレバルの制御信号（Ｓｇ）によってトランジスタ（ＳＷ２）がターンオンされれば、Ｖｓｅｔ電圧によってキャパシタ（Ｃｄ２）とパネルキャパシタ（Ｃｐ）が充電される。この時、キャパシタ（Ｃｄ２）とパネルキャパシタ（Ｃｐ）とが直列連結されているため、キャパシタ（Ｃｄ２）とパネルキャパシタ（Ｃｐ）に充電される電圧は、キャパシタ（Ｃｄ２）とパネルキャパシタ（Ｃｐ）の大きさによって決定される。そして前述したように、キャパシタ（Ｃｄ２）とパネルキャパシタ（Ｃｐ）に充電される電圧は、キャパシタ（Ｃｄ２）に充電された電圧によりトランジスタ（ＳＷ２）がターンオフできる程度の電圧である。次に、ローレベルの制御信号（Ｓｇ）によりキャパシタ（Ｃｄ２）が放電される。そして、制御信号（Ｓｇ）がハイレバルになればこのような動作が再び繰り返されて、電圧上昇とフローティングとが反復される上昇波形をＹ電極に供給することができる。図１０の回路の詳細な動作は、図８及び図９の説明より容易に分かるので省略する。
【０１１２】
図８乃至図１０ではキャパシタ（Ｃｄ１、Ｃｄ２）を利用してフローティングが反復される波形を生成したが、これとは違って、トランジスタ（ＳＷ１、ＳＷ２）の制御端子に供給される電流を制限することもできる。以下、このような実施例について図１１乃至図１３を参照して詳細に説明する。
【０１１３】
図１１は、本発明の第７実施例による駆動回路の概略的な回路図である。図１２は、図１１の回路における制御信号とキャパシタの電圧との間の関係を示す図である。
図１１に示したように、本発明の第７実施例による駆動回路は、トランジスタ（ＳＷ１）、キャパシタ（Ｃ１１）、抵抗（Ｒ１１）、ダイオード（Ｄ１１）、及び制御信号供給源（Ｖｇ１）を含む。トランジスタ（ＳＷ１）はバイポーラトランジスタであって、一つの主端子であるコレクターがパネルキャパシタ（Ｃｐ）の第１端（Ｙ電極）に連結されており、他の主端子であるエミッターが基準電圧に連結されている。図１１での基準電圧は接地電圧と仮定した。そして、パネルキャパシタ（Ｃｐ）の第２端も基準電圧に連結されている。トランジスタ（ＳＷ１）の制御端子であるベースはキャパシタ（Ｃ１１）の第１端に連結されており、キャパシタ（Ｃ１１）の第２端は抵抗（Ｒ１１）に連結されており、キャパシタ（Ｃ１１）と抵抗（Ｒ１１）の位置は変わることができる。制御信号供給源（Ｖｇ）は、抵抗（Ｒ１１）と基準電圧との間に連結されてトランジスタ（ＳＷ１）に制御信号（Ｓｇ）を供給する。そして、ダイオード（Ｄ１１）が基準電圧とトランジスタ（ＳＷ１）のベースとの間に連結されて、キャパシタ（Ｃ１１）が放電できるように放電経路を形成する。ダイオード（Ｄ１１）が形成される経路に抵抗（Ｒ２１）が追加的に形成されることもできる。
【０１１４】
次に、図１２を参照して、図１１の駆動回路の動作について詳細に説明する。そして説明の便宜上、図１１の波形では放電が起こらないと仮定して説明する。仮に、放電が起こるとすれば、図１１の波形は図３に示した波形と同様に、フローティング期間において電圧が増加する形態に与えられる。
【０１１５】
図１２に示したように、制御信号供給源（Ｖｇ１）から供給される制御信号（Ｓｇ）は、トランジスタ（ＳＷ１）をターンオンさせるためのハイレバル電圧（Ｖｃｃ）と、トランジスタ（ＳＷ１）をターンオフさせるためのローレベル電圧（Ｖｓｓ）とを交互に有する。
【０１１６】
まず、制御信号供給源（Ｖｇ１）からハイレバルの制御信号（Ｓｇ）が供給されれば、トランジスタ（ＳＷ１）のベースに電流が供給されてトランジスタ（ＳＷ１）がターンオンされる。そうなると、トランジスタ（ＳＷ１）のベースに供給される電流に対応する電流が、パネルキャパシタ（Ｃｐ）からトランジスタ（ＳＷ１）を経て接地電圧として放電され、パネルキャパシタ（Ｃｐ）の電圧が減少するようになる。そして図１２に示したように、ハイレバルの制御信号（Ｓｇ）によりキャパシタ（Ｃ１１）が充電され、キャパシタ（Ｃ１１）に充電された電圧（Ｖ１）が制御信号（Ｓｇ）のハイレバル電圧（Ｖｃｃ）と実質的に同一になれば、トランジスタ（ＳＷ１）のベースに伝達される電流がほとんどないためにトランジスタ（ＳＷ１）がターンオフされる。この時、キャパシタ（Ｃ１１）に充電された電圧がＶｃｃ電圧と同一になるに所要される時間は、抵抗（Ｒ１１）とキャパシタ（Ｃ１１）の大きさによって決定される。このようにトランジスタ（ＳＷ１）がターンオフされれば、パネルキャパシタ（Ｃｐ）の第２端であるＹ電極はフローティング状態となる。
【０１１７】
そして、キャパシタ（Ｃ１１）のキャパシタンス及び/または抵抗（Ｒ１１）の大きさを適切に設定すれば、パネルキャパシタ（Ｃｐ）の電圧が下降する期間（Ｔｒ）を制御信号（Ｓｇ）がハイレバルに維持される期間（Ｔｏｎ）より短くすることができる。つまり、制御信号（Ｓｇ）がローレベルになる前にトランジスタ（ＳＷ１）をターンオフして、パネルキャパシタ（Ｃｐ）をフローティングさせることができる。また、制御信号（Ｓｇ）がハイレバルである期間の間には、キャパシタ（Ｃ１１）の電圧は継続してハイレバル電圧（Ｖｃｃ）に維持される。そして、制御信号（Ｓｇ）がローレベルになれば、キャパシタ（Ｃ１１）に充電された電圧は、ダイオード（Ｄ１１）によって形成される放電経路を通じて放電され、図１２に示したように、キャパシタ（Ｃ１１）の電圧（Ｖ１）が減少する。キャパシタ（Ｃ１１）の電圧（Ｖ１）が放電される期間にもトランジスタ（ＳＷ１）のベースには電流が供給されないので、トランジスタ（ＳＷ１）は継続してターンオフの状態を維持する。
【０１１８】
次に、制御信号（Ｓｇ）が再びハイレバルになれば、トランジスタ（ＳＷ１）がターンオンされてパネルキャパシタ（Ｃｐ）は放電し、キャパシタ（Ｃ１１）が制御信号（Ｓｇ）のハイレバル電圧（Ｖｃｃ）まで充電されると、トランジスタ（ＳＷ１）はターンオフされてパネルキャパシタ（Ｃｐ）がフローティングされる。そして、制御信号（Ｓｇ）がローレベルになると、トランジスタ（ＳＷ１）がターンオフされた状態でキャパシタ（Ｃ１１）が放電する。このように、制御信号（Ｓｇ）がハイレバルとローレベルとの間を転換することにより、パネルキャパシタ（Ｃｐ）は電圧下降とフローティング状態を繰り返すようになる。
【０１１９】
つまり、本発明の第７実施例による駆動回路では、制御信号（Ｓｇ）のハイレバルに応答してパネルキャパシタ（Ｃｐ）の電圧が減少し、キャパシタ（Ｃ１１）の充電電圧に応答してパネルキャパシタ（Ｃｐ）がフローティングされ、制御信号（Ｓｇ）のローレベルに応答してキャパシタ（Ｃ１１）が放電して、図３の波形を生成することができる。
【０１２０】
そして、本発明の第７実施例では、制御信号（Ｓｇ）がハイレバルである間にトランジスタ（ＳＷ１）がターンオフされ、トランジスタ（ＳＷ１）がターンオンされる期間は抵抗（Ｒ１１）とキャパシタ（Ｃ１１）の大きさによって決定されるので、制御信号（Ｓｇ）の周波数に関係なくフローティング期間を調節することができる。また、制御信号（Ｓｇ）がローレベルに維持される期間（Ｔｏｆｆ）を調節することによってキャパシタ（Ｃ１１）から放電される量を調節することができ、これにより、キャパシタ（Ｃ１１）がＶｃｃ電圧まで充電される時間、つまりトランジスタ（ＳＷ１）がターンオンされる時間を調節することができる。また、ダイオード（Ｄ１１）によって形成される放電経路上の抵抗（Ｒ２１）の大きさを調節することによって、キャパシタ（Ｃ１１）が放電される量を調節することもできる。
【０１２１】
また、本発明の第７実施例において、放電経路は制御信号供給源（Ｖｇ１）の負極側に連結されず、他の経路に形成されることができる。
本発明の第７実施例ではパネルキャパシタ（Ｃｐ）の電圧が下降する形態について説明したが、パネルキャパシタ（Ｃｐ）の電圧が上昇する形態にも図１１の駆動回路を適用することができる。このような実施例について、図１３を参照して説明する。
【０１２２】
図１３は、本発明の第８実施例による駆動回路の概略的な回路図である。
図１３に示したように、本発明の第８実施例による駆動回路は、トランジスタ（ＳＷ２）の連結状態を除けば図１１と同一な構造を有する。詳しくは、トランジスタ（ＳＷ２）のコレクターはＶｓｅｔ電圧に連結されており、トランジスタ（ＳＷ２）のエミッターがパネルキャパシタ（Ｃｐ）の第１端に連結されている。
【０１２３】
制御信号供給源（Ｖｇ２）の制御信号（Ｓｇ）がハイレバルになってトランジスタ（ＳＷ２）がターンオンされれば、Ｖｓｅｔ電圧によってパネルキャパシタ（Ｃｐ）が充電されてパネルキャパシタ（Ｃｐ）の電圧が増加し、キャパシタ（Ｃ１２）の電圧（Ｖ１）がハイレバル電圧（Ｖ１）に近づけば、トランジスタ（ＳＷ２）がターンオフされてパネルキャパシタ（Ｃｐ）がフローティングされる。そして、制御信号（Ｓｇ）がローレベルになればキャパシタ（Ｃ１２）の電圧が放電され、制御信号（Ｓｇ）が再びハイレバルになれば、トランジスタ（ＳＷ２）がターンオンされて前述の動作が反復される。
【０１２４】
このように、図１３の駆動回路によれば、電極の電圧を上昇させた後にフローティングさせる波形を生成することができる。図１３の駆動回路の詳細な動作及び駆動波形図は、図１１及び図１２に対する説明より容易に分かることができるので説明を省略する。
【０１２５】
また、図１１及び図１３では、トランジスタ（ＳＷ１、ＳＷ２）をｎｐｎ型バイポーラトランジスタに示したが、トランジスタ（ＳＷ１、ＳＷ２）としてｐｎｐ型バイポーラトランジスタを用いることもでき、この時の回路の構成は当業者であれば容易に分かることができるので詳細な説明は省略する。また、バイポーラトランジスタの制御端子に入力される電流によってターンオン/ターンオフの有無が決定される他のスイッチング素子を用いることもできる。
【０１２６】
そして、図１１乃至図１３では、トランジスタの制御端子に供給される電流をキャパシタ（Ｃ１）で制御してフローティングが反復される波形を生成したが、これとは違って、トランジスタ（ＳＷ１）のゲート電圧を制御することもできる。以下、このような実施例について図１２、図１４、及び図１５を参照して説明する。
【０１２７】
図１４は、本発明の第９実施例による駆動回路の概略的な回路図である。
図１４に示したように、本発明の第９実施例による駆動回路は、トランジスタ（ＳＷ１）、キャパシタ（Ｃ１１）、抵抗（Ｒ１１）、及び制御信号供給源（Ｖｇ１）を含む。制御信号供給源（Ｖｇ１）は、トランジスタ（ＳＷ１）のゲートとトランジスタ（ＳＷ１）のソースとの間に連結され、トランジスタ（ＳＷ１）に制御信号（Ｓｇ）を供給する。トランジスタ（ＳＷ１）のドレーンはパネルキャパシタ（Ｃｐ）の第１端に連結され、ソースが接地端（０）に連結されており、寄生キャパシタンス成分（Ｃｇ）が形成されている。トランジスタ（ＳＷ１）のゲートと制御信号供給源（Ｖｇ１）との間にはキャパシタ（Ｃ１１）が連結されており、キャパシタ（Ｃ１１）とトランジスタ（ＳＷ１）のソースとの間には抵抗（Ｒ１１）が連結されている。キャパシタ（Ｃ１１）と抵抗（Ｒ１１）はＲＣ回路を形成し、トランジスタ（ＳＷ１）のゲート電圧を制御するゲート電圧調節回路として作用する。
【０１２８】
そして、キャパシタ（Ｃ１１）とトランジスタ（ＳＷ１）との間には抵抗（Ｒ２１）が追加的に形成されることができる。トランジスタ（ＳＷ１）のソースとゲートとの間にダイオード（Ｄ１１）が形成されて、トランジスタ（ＳＷ１）のゲート電圧が制御信号供給源（Ｖｇ１）の基準電圧以下に落ちないようにクランピングすることができる。また、キャパシタ（Ｃ１１）にダイオード（Ｄ２）１が並列に形成されて、トランジスタ（ＳＷ１）のゲート電圧が制御信号供給源（Ｖｇ１）の電圧より高くならないようにクランピングすることができる。
【０１２９】
次に、図１２を参照して、図１５の駆動回路の動作について詳細に説明する。図１５の回路において、抵抗（Ｒ２１）とダイオード（Ｄ１１、Ｄ２１）は省略して説明する。
図１２に示したように、ゲート電圧源（Ｖｇ）から供給される制御信号（Ｓｇ）は、トランジスタ（ＳＷ１）をターンオンさせるためのハイレバル電圧（Ｖｃｃ）とトランジスタ（ＳＷ１）をターンオフさせるためのローレベル電圧（Ｖｓｓ）とを交互に有する。
【０１３０】
まず、トランジスタ（ＳＷ１）をターンオンさせるために制御信号（Ｓｇ）をレベル電圧（Ｖｃｃ）とした場合、キャパシタ（Ｃ１１）、抵抗（Ｒ１１）、トランジスタ（ＳＷ１）のキャパシタンス成分（Ｃｇ）、及びトランジスタ（ＳＷ１）のゲート電圧（Ｖ２（ｔ））の間には次のような数式２０が成立する。
【０１３１】
【数２０】
2005122152.tif 000022
ここで、Ｃ１及びＣｇは、各々キャパシタ（Ｃ１１）及びキャパシタンス成分（Ｃｇ）のキャパシタンスであり、Ｒ１は抵抗（Ｒ１１）の抵抗値である。
【０１３２】
この時、制御信号（Ｓｇ）がハイレバルになる瞬間、つまり、ｔ＝０である時はトランジスタ（ＳＷ１）のゲート電圧（Ｖ２（０））はＶｃｃと同一であるので、数式２０でのゲート電圧（Ｖ２（ｔ））は数式２１の通りとなる。
【０１３３】
【数２１】
2005122152.tif 000023
【０１３４】
トランジスタ（ＳＷ１）は、ゲート−ソース電圧がトランジスタ（ＳＷ１）の敷居電圧（Ｖｔ）より大きい時にターンオンされ、トランジスタ（ＳＷ１）のソースが接地端に連結されているので、トランジスタ（ＳＷ１）のゲート−ソース電圧はゲート電圧（Ｖ２（ｔ））と同一である。したがって、トランジスタ（ＳＷ１）のゲート電圧（Ｖ２（ｔ））と敷居電圧（Ｖｔ）との間には数式２２が成立するので、トランジスタ（ＳＷ１）がターンオンされる期間（Ｔｒ）は数式２３の通りとなる。
【０１３５】
【数２２】
2005122152.tif 000024
【０１３６】
【数２３】
2005122152.tif 000025
【０１３７】
この時、トランジスタ（ＳＷ１）がターンオンされる期間（Ｔｒ）の間、パネルキャパシタ（Ｃｐ）では電荷が放電されてパネルキャパシタ（Ｃｐ）の電圧が減少する。つまり、パネルキャパシタ（Ｃｐ）の電圧下降期間がトランジスタ（ＳＷ１）のターンオン期間（Ｔｒ）と同一である。そして、パネルキャパシタ（Ｃｐ）の電圧が減少する量（ΔＶｐ）はトランジスタ（ＳＷ１）がターンオンされる期間（Ｔｒ）によって決定されるが、壁電荷の量を精密に制御するためには電圧下降期間（Ｔｒ）が短いのが好ましい。本発明の第９実施例によれば、トランジスタ（ＳＷ１）がターンオンされる期間（Ｔｒ）を制御信号（Ｓｇ）のハイレバル期間（Ｔｏｎ）より短くすることができる。
【０１３８】
そして、Ｔｒ時間が経過すればトランジスタ（ＳＷ１）のゲート電圧（Ｖ２（ｔ））が敷居電圧（Ｖｔ）より小さくなって、制御信号（Ｓｇ）がハイレバル電圧（Ｖｃｃ）であってもトランジスタ（ＳＷ１）はターンオフされる。また、制御信号（Ｓｇ）がローレベル電圧（Ｖｓｓ）になると、トランジスタ（ＳＷ１）はターンオフの状態を維持する。このようにトランジスタ（ＳＷ１）がターンオフされれば、パネルキャパシタ（Ｃｐ）の第１端はフローティング状態となる。つまり、トランジスタ（ＳＷ１）のゲート電圧（Ｖ２（ｔ））が敷居電圧（Ｖｔ）より小さくなった以降から制御信号（Ｓｇ）がローレベル電圧（Ｖｓｓ）に維持される期間（Ｔｏｆｆ）までがフローティング期間（Ｔｆ）になる。
【０１３９】
次に、制御信号（Ｓｇ）が再びハイレバル電圧（Ｖｃｃ）になればトランジスタ（ＳＷ１）はターンオンされ、パネルキャパシタ（Ｃｐ）の電圧は下降する。トランジスタ（ＳＷ１）のゲート電圧が数式２１のように下降してトランジスタ（ＳＷ１）の敷居電圧より小さくなれば、トランジスタ（ＳＷ１）はターンオフされる。そして、制御信号（Ｓｇ）がローレベル電圧（Ｖｓｓ）になれば、トランジスタ（ＳＷ１）はターンオフの状態に維持される。このように、制御信号（Ｓｇ）のハイレバル電圧（Ｖｃｃ）に応答してパネルキャパシタ（Ｃｐ）の電圧が下降する期間（Ｔｒ）及びトランジスタ（ＳＷ１）のゲート電圧（Ｖ２）が減少することにより、パネルキャパシタ（Ｃｐ）がフローティングされる期間（Ｔｆ）が継続して反復されるようになる。したがって、電圧下降とフローティングとが反復される下降ランプ電圧を電極に印加することができる。
【０１４０】
そして、数式２３によれば、トランジスタ（ＳＷ１）がターンオンされる期間（Ｔｒ）は抵抗（Ｒ１１）とキャパシタ（Ｃ１１）の大きさによって決定されるので、抵抗（Ｒ１１）とキャパシタ（Ｃ１１）によってターンオン期間（Ｔｒ）を調節することができる。特に、抵抗（Ｒ１１）を可変抵抗として状況に合わせてターンオン期間（Ｔｒ）を設定することができる。例えば、抵抗（Ｒ１１）を大きくするとトランジスタ（ＳＷ１）のターンオン期間（Ｔｒ）が長くなり、パネルキャパシタ（Ｃｐ）の電圧が減少する量（ΔＶｐ）が大きくなる。そして、抵抗（Ｒ１１）の代りにインダクターを用いてトランジスタ（ＳＷ１）のゲート電圧を調節することもできる。また、トランジスタ（ＳＷ１）のドレーンとパネルキャパシタ（Ｃｐ）との間に抵抗やインダクターを形成して、パネルキャパシタ（Ｃｐ）から放電される電流を制限することもできる。
【０１４１】
このように本発明の第９実施例では、電圧下降とフローティングとが反復される下降ランプ電圧を生成する駆動回路について説明した。一方、電圧上昇とフローティングとが反復される上昇ランプ電圧を生成する駆動回路について、図１５を参照して詳細に説明する。
【０１４２】
図１５は、本発明の第１０実施例による駆動回路の概略的な回路図である。
図１５に示したように、本発明の第１０実施例による駆動回路は、トランジスタ（ＳＷ２）とパネルキャパシタの連結状態において第９実施例とは異なる。つまり、トランジスタ（ＳＷ２）のソースにパネルキャパシタ（Ｃｐ）の第１端が連結されており、パネルキャパシタ（Ｃｐ）の第２端は接地端（０）に連結されている。そして、トランジスタ（ＳＷ２）のドレーンは、パネルキャパシタ（Ｃｐ）の第１端より高い電圧（Ｖｓｅｔ）を供給する電源に連結されている。その他は第９実施例と同一に連結されている。
【０１４３】
第９実施例で説明したように、制御信号供給源（Ｖｇ２）の制御信号（Ｓｇ）がハイレバル電圧（Ｖｃｃ）になってトランジスタ（ＳＷ）がターンオンされる期間（Ｔｒ）では、Ｖｓｅｔ電圧によってパネルキャパシタ（Ｃｐ）は充電される。この時、充電によってパネルキャパシタ（Ｃｐ）の電圧が増加する量（ΔＶｐ）はトランジスタ（ＳＷ）のターンオン期間（Ｔｒ）に比例する。そして、キャパシタ（Ｃ１２）と抵抗（Ｒ１２）によって形成されるＲＣ回路によってトランジスタ（ＳＷ２）のゲート電圧（Ｖ２（ｔ））が減少し、トランジスタ（ＳＷ２）のゲート−ソース電圧がトランジスタ（ＳＷ２）の敷居電圧（Ｖｔ）より小さくなれば、トランジスタ（ＳＷ２）はターンオフされる。次に、制御信号（Ｓｇ）がローレベル電圧（Ｖｓｓ）になれば、トランジスタ（ＳＷ２）はターンオフの状態を維持する。
【０１４４】
このように、図８乃至図１５では、図３の波形及び図３のような形態に上昇する波形を生成する駆動回路について説明した。前述した下降波形を生成する回路は、電圧を一定の電圧だけ下降させた後でフローティング動作を繰り返すことができ、上昇波形を生成する回路は、電圧を一定の電圧だけ上昇させた後でフローティング動作を繰り返すことができるので、二つの回路を利用すれば図６及び図７の波形を生成することができる。以下では、このような実施例について図１６を参照して詳細に説明する。
【０１４５】
図１６は、本発明の第１１実施例による駆動回路の概略的な回路図である。
図１６に示したように、本発明の第１１実施例による駆動回路は下降波形生成回路５１０と上昇波形生成回路５２０を含む。そして、図１６では、下降波形生成回路５１０として図８の回路を示しており、上昇波形生成回路５２０として図１０の回路を示した。
【０１４６】
図１６によれば、パネルキャパシタ（Ｃｐ）の第１端に、下降波形生成回路５１０のトランジスタ（ＳＷ１）のドレーンと上昇波形生成回路５２０のキャパシタ（Ｃｄ２）の第２端とが連結されている。残りの連結関係は図８及び図１０の回路と同一な構造を有するので、これに対する詳細な説明は省略する。
【０１４７】
以下では、図１６の回路を利用して、図６及び図７の波形を生成する方法について説明する。
トランジスタ（ＳＷ２）がターンオフされた状態で、制御信号電圧源（Ｖｇ１）としてトランジスタ（ＳＷ１）をターンオンさせる。そうすると、パネルキャパシタ（Ｃｐ）の電圧が下降しながらキャパシタ（Ｃｄ１）に電圧が充電され、キャパシタ（Ｃｄ１）に一定の電圧が充電されればトランジスタ（ＳＷ１）がターンオフされて、パネルキャパシタ（Ｃｐ）がフローティングされる。つまり、電圧下降とフローティングが行われる。
【０１４８】
次に、制御信号電圧源（Ｖｇ２）としてトランジスタ（ＳＷ２）をターンオンさせる。そうすると、Ｖｓｅｔ電圧によってパネルキャパシタ（Ｃｐ）の電圧が上昇しながらキャパシタ（Ｃｄ２）に電圧が充電され、キャパシタ（Ｃｄ２）に一定の電圧が充電されればトランジスタ（ＳＷ２）がターンオフされて、パネルキャパシタ（Ｃｐ）がフローティングされる。つまり、電圧上昇とフローティングが行われる。
【０１４９】
このように、トランジスタ（ＳＷ１）がターンオンされた後からトランジスタ（ＳＷ２）がターンオンされる前までの期間の間に電圧下降とフローティングが行われ、トランジスタ（ＳＷ２）がターンオンされた後からトランジスタ（ＳＷ１）がターンオンされる前までの期間の間に電圧上昇とフローティングが行われる。そして、このような動作が繰り返されれば図６と図７の波形を生成することができる。
【０１５０】
この時、キャパシタ（Ｃｄ１）とキャパシタ（Ｃｄ２）の大きさを調節してパネルキャパシタ（Ｃｐ）の電圧下降の幅を電圧上昇の幅より大きくすれば、図６の下降波形が生成され、パネルキャパシタ（Ｃｐ）の電圧下降の幅を電圧上昇の幅より小さくすれば、図７の上昇波形が生成される。
【０１５１】
このように、下降波形生成回路５１０と上昇波形生成回路５２０の動作を反復させることによって図６及び図７の波形を生成することができる。そして、図１６では、図８及び図１０の回路を例に挙げて説明したが、前述した他の回路またはこれと類似した機能をする他の回路を用いて図１６の回路を実現することもできる。
【０１５２】
本発明の実施例では走査電極をフローティングさせる方法を中心に説明したが、本発明は、走査電極、維持電極、及びアドレス電極からなる放電セルのうちのいずれか一つの電極をフローティングさせる全ての方法に適用することができる。
【０１５３】
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、本発明の請求範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。
【図面の簡単な説明】
【０１５４】
【図１】本発明の実施例によるプラズマディスプレイパネルの概略的な図である。
【図２】本発明の第１実施例によるプラズマディスプレイパネルの駆動波形図である。
【図３】本発明の第１実施例による駆動波形及び放電電流を示す図である。
【図４ａ】維持電極と走査電極によって形成される放電セルをモデリングした図である。
【図４ｂ】図４ａの等価回路図である。
【図４ｃ】図４ａの放電セルで放電が起こらなかった場合を示す図である。
【図４ｄ】図４ａの放電セルで放電が起こった場合の電圧が印加された状態を示す図である。
【図４ｅ】図４ａの放電セルで放電が起こった場合のフローティングされた状態を示す図である。
【図５】本発明の第２実施例によるプラズマディスプレイパネルの下降波形を示す図である。
【図６】本発明の第３実施例によるプラズマディスプレイパネルの下降波形を示す図である。
【図７】本発明の第４実施例によるプラズマディスプレイパネルの上昇波形を示す図である。
【図８】本発明の実施例による駆動回路の概略的な回路図である。
【図９】図８の駆動回路を駆動するための駆動波形図である。
【図１０】本発明の他の実施例による駆動回路の概略的な回路図である。
【図１１】本発明の他の実施例による駆動回路の概略的な回路図である。
【図１２】図１１の回路において、制御信号とキャパシタの電圧との間の関係を示す図である。
【図１３】本発明の他の実施例による駆動回路の概略的な回路図である。
【図１４】本発明の他の実施例による駆動回路の概略的な回路図である。
【図１５】本発明の他の実施例による駆動回路の概略的な回路図である。
【図１６】本発明の他の実施例による駆動回路の概略的な回路図である。
【符号の説明】
【０１５５】
１０  Ｙ電極
２０  Ｘ電極
３０、４０  誘電体層
５０  放電空間
１００  プラズマパネル
２００  制御部
３００  アドレス駆動部
４００  維持電極駆動部
５００  走査電極駆動部
【図１】
2005122152.tif 000026
【図２】
2005122152.tif 000027
【図３】
2005122152.tif 000028
【図４ａ】
2005122152.tif 000029
【図４ｂ】
2005122152.tif 000030
【図４ｃ】
2005122152.tif 000031
【図４ｄ】
2005122152.tif 000032
【図４ｅ】
2005122152.tif 000033
【図５】
2005122152.tif 000034
【図６】
2005122152.tif 000035
【図７】
2005122152.tif 000036
【図８】
2005122152.tif 000037
【図９】
2005122152.tif 000038
【図１０】
2005122152.tif 000039
【図１１】
2005122152.tif 000040
【図１２】
2005122152.tif 000041
【図１３】
2005122152.tif 000042
【図１４】
2005122152.tif 000043
【図１５】
2005122152.tif 000044
【図１６】
2005122152.tif 000045