(57)【要約】【課題】  温度係数が小さく、かつ、抵抗値のばらつきの小さな半導体抵抗素子（拡散抵抗）を提供する。【解決手段】    ｎ型半導体基板１５の上にイオン注入によってｐ型の拡散層１２を形成し、拡散層１２の表面層にイオン注入によってｎ型の抵抗素子領域１３を形成する。ここで、拡散層１２の表面不純物濃度は１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下となっている。また、抵抗素子領域１３の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下となっている。【選択図】      図３
2005333093.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体領域の表面部分に第２導電型半導体からなる抵抗素子領域を形成された半導体抵抗素子において、
前記第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下であり、前記抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下であることを特徴とする半導体抵抗素子。
【請求項２】
第１導電型の半導体領域を第２導電型の半導体領域の上に形成し、前記第１導電型の半導体領域の表面部分に第２導電型半導体からなる抵抗素子領域を形成された半導体抵抗素子において、
前記第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下であり、前記抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下であることを特徴とする半導体抵抗素子。
【請求項３】
前記第１導電型の半導体領域及び前記抵抗素子領域は、いずれも不純物拡散層であることを特徴とする、請求項１又は２に記載の半導体抵抗素子。
【請求項４】
不純物拡散プロセスにより、表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下の第１導電型の半導体領域を形成する工程と、
前記第１導電型の半導体領域の表面部分に、不純物拡散プロセスにより、表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下の第２導電型半導体からなる抵抗素子領域を形成する工程と、
からなる半導体抵抗素子の製造方法。
【請求項５】
不純物拡散プロセスにより、表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下の第１導電型の半導体領域を、第２導電型の半導体領域の上に形成する工程と、
前記第１導電型の半導体領域の表面部分に、不純物拡散プロセスにより、表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下の第２導電型半導体からなる抵抗素子領域を形成する工程と、
からなる半導体抵抗素子の製造方法。
【請求項６】
請求項１又は２に記載の半導体抵抗素子を備えた半導体装置。
【請求項７】
測定対象となる物理量の変化に応じて変位する可動部材と、静止部材と、前記可動部材を前記静止部材に支持させるための弾性支持部と、前記弾性支持部材の変形量を計測するための計測手段とを備えた半導体センサにおいて、
前記計測手段を請求項１又は２に記載の半導体抵抗素子により形成した半導体センサ。
【請求項８】
半導体基板の表面に、請求項１又は２に記載の半導体抵抗素子を埋め込まれた半導体回路。
【請求項９】
不純物拡散プロセスによって形成された第１導電型の半導体領域の表面部分に、不純物拡散プロセスによって第２導電型の半導体からなる抵抗素子領域を形成された半導体抵抗素子において、
前記第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３よりも小さく、前記抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下であることを特徴とする半導体抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体抵抗素子及びその製造方法並びに半導体抵抗素子を用いた半導体センサや半導体回路、半導体アクチュエータ等の半導体装置に関する。
【背景技術】
【０００２】
半導体基板上に回路を形成する際の抵抗成分として、あるいは応力計測用のピエゾ抵抗などとして、拡散抵抗が用いられることがある。しかし、拡散抵抗は、抵抗値の温度係数が正で、しかも、その温度係数の大きいことが知られている。すなわち、従来一般的に作製されている拡散抵抗は、温度が上昇すると抵抗値が増加し、逆に温度が低下すると抵抗値が減少し、しかも、その増減の変化が大きかった。
【０００３】
図１は従来の拡散抵抗における温度特性評価結果を示す図であって、横軸が拡散抵抗の温度Ｔ（℃）を表し、縦軸が拡散抵抗の抵抗値変化率ΔＲ（Ｔ）／Ｒ（２５）を表している。ここで、Ｒ（２５）は拡散抵抗の温度Ｔが２５℃のときの抵抗値、
ΔＲ（Ｔ）＝Ｒ（Ｔ）−Ｒ（２５）
であって、Ｒ（Ｔ）は温度がＴ（℃）のときの抵抗値である。図１によれば、拡散抵抗の温度が室温（２５℃）から８５℃に昇温した場合には、拡散抵抗の抵抗値は約１５％増加し、また、拡散抵抗の温度が室温（２５℃）から−３０℃に降温した場合には、拡散抵抗の抵抗値は約１０％減少している。また、図１からは、拡散抵抗が正の温度係数を持っていることが分かる。
【０００４】
このような拡散抵抗では上記のように抵抗値の温度係数が大きいので、半導体回路、半導体センサ、半導体アクチュエータに代表される半導体装置に拡散抵抗を用いた場合、発熱や周囲温度の変化によって拡散抵抗の抵抗値が変化し、回路の正常な動作が妨げられたり、センサの計測値が変動したりするという問題があった。また、温度変化による動作不良等の現象を回避するために、複雑な補正回路を設ける必要があった。
【０００５】
一方、温度変化による動作不良等の現象を回避するための方法としては、正の温度係数を持つ拡散抵抗と、負の温度係数を持つポリシリコン抵抗とを組み合わせることによって、両抵抗素子の温度係数を相殺させ、温度が変化しても抵抗値がほとんど変化しないようにする方法がある（特許文献１）。しかし、このような方法では、半導体基板に集積化された回路の場合、異なる種類の抵抗素子を異なるプロセスによって半導体基板に作り込まなければならないので、抵抗素子の製造工程や構成が複雑になり、製造コストがかさんだり、抵抗素子の特性のばらつきが大きくなったりするという問題があった。さらに、年々厳しくなる半導体装置チップの寸法制限のため、このような複数の抵抗体を搭載できない場合も少なくない。
【０００６】
また、複数個の抵抗素子でフルブリッジ回路を構成することにより、互いの温度特性を相殺させる方法も知られている（例えば、特許文献２）。このようなフルブリッジ回路で互いの温度特性を相殺させ、そのブリッジ出力が温度によって変化しないようにするためには、理論的には、全ての抵抗素子の温度係数が完全に等しくなければならない。しかしながら、実際には、各素子間には多かれ少なかれ温度係数のばらつきが存在しており、各素子の温度係数を完全に等しくすることは困難である。そのため、複数個の抵抗素子を用いてフルブリッジ回路を組んだとしても、各抵抗素子どうしで温度特性が完全に相殺されず、特に、抵抗素子の温度係数が大きいと、フルブリッジ回路のブリッジ出力も温度によって大きく変化する問題があった。従って、このようなフルブリッジ回路を用いる場合でも、できるだけ温度係数が小さい抵抗素子を用いることが望まれる。
【０００７】
また、抵抗素子は、他の回路用素子と同様、電子回路や各種センサに用いられたときに所望の特性や計測精度を得るためには、できるだけ抵抗値のばらつきが小さいことが要求される。
【０００８】
【特許文献１】特開２００１−２６８９４４号公報
【特許文献２】特開２００２−２９６２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記のような技術的課題に鑑みてなされたものであり、その第１の目的とするところは、温度係数が小さく、かつ、抵抗値のばらつきの小さな半導体抵抗素子を提供することにある。また、本発明の第２の目的とするところは、負の温度係数を有する半導体抵抗素子を提供することにある。
【課題を解決するための手段】
【００１０】
本発明にかかる第１の半導体抵抗素子は、第１導電型の半導体領域の表面部分に第２導電型半導体からなる抵抗素子領域を形成された半導体抵抗素子において、前記第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下であり、前記抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下であることを特徴としている。
【００１１】
本発明にかかる第２の半導体抵抗素子は、第１導電型の半導体領域を第２導電型の半導体領域の上に形成し、前記第１導電型の半導体領域の表面部分に第２導電型半導体からなる抵抗素子領域を形成された半導体抵抗素子において、前記第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下であり、前記抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下であることを特徴としている。
【００１２】
本発明にかかる第１及び第２の半導体抵抗素子によれば、温度係数が小さく、かつ、抵抗値のばらつきの小さな半導体抵抗素子を得ることができた。ここで、第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下に限定されている理由は、第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３よりも小さい場合には、温度係数が負で、かつ、大きくなるためである。また、第１導電型の半導体領域の表面不純物濃度が８.０×１０１８atoms/cm３よりも大きい場合には、抵抗値のばらつきが大きくなるためである。抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下に限定されている理由は、抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３よりも小さい場合には、抵抗値のばらつきが大きくなるためである。また、抵抗素子領域の表面不純物濃度が５.０×１０１９atoms/cm３よりも大きい場合には、結晶ダメージを多く作ってしまい、リーク電流が増大し易いためである。
【００１３】
本発明の第１及び第２の半導体抵抗素子の実施態様では、前記第１導電型の半導体領域及び前記抵抗素子領域がいずれも不純物拡散層である。不純物拡散層は、イオン注入や熱拡散によって不純物をドーピングし、必要に応じてその後拡散アニールを行うことにより得ることができる。この実施態様では、抵抗素子層は不純物拡散による拡散抵抗となっており、拡散抵抗の抵抗値のばらつきを小さくすると共に温度係数を小さくすることができる。
【００１４】
本発明にかかる第１の半導体抵抗素子の製造方法は、不純物拡散プロセスにより、表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下の第１導電型の半導体領域を形成する工程と、前記第１導電型の半導体領域の表面部分に、不純物拡散プロセスにより、表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下の第２導電型半導体からなる抵抗素子領域を形成する工程とからなることを特徴としている。
【００１５】
また、本発明の第２の半導体抵抗素子の製造方法は、不純物拡散プロセスにより、表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下の第１導電型の半導体領域を、第２導電型の半導体領域の上に形成する工程と、前記第１導電型の半導体領域の表面部分に、不純物拡散プロセスにより、表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下の第２導電型半導体からなる抵抗素子領域を形成する工程とからなることを特徴としている。
【００１６】
本発明の第１及び第２の半導体抵抗素子の製造方法によれば、温度係数が小さく、かつ、抵抗値のばらつきの小さな拡散抵抗（抵抗素子領域）を得ることができた。ここで、第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３以上８.０×１０１８atoms/cm３以下に限定されている理由は、第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３よりも小さい場合には、温度係数が負で、かつ、大きくなるためである。また、第１導電型の半導体領域の表面不純物濃度が８.０×１０１８atoms/cm３よりも大きい場合には、抵抗値のばらつきが大きくなるためである。抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下に限定されている理由は、抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３よりも小さい場合には、抵抗値のばらつきが大きくなるためである。また、抵抗素子領域の表面不純物濃度が５.０×１０１９atoms/cm３よりも大きい場合には、結晶ダメージを多く作ってしまい、リーク電流が増大し易いためである。なお、不純物拡散プロセスは、イオン注入や熱拡散によって不純物をドーピングし、必要に応じてその後拡散アニールを行うことにより行うことができる。
【００１７】
本発明の半導体抵抗素子は、半導体センサ、半導体回路、半導体アクチュエータ等の半導体装置に用いることができ、それによってそこで用いられている回路等の温度特性を安定させることができ、あるいは、センサ等の計測値の信頼性を向上させることができる。また、温度補正用の素子や回路を追加で設ける必要がないため、小型で低コストな半導体装置を得ることができる。
【００１８】
本発明の第３の半導体抵抗素子は、不純物拡散プロセスにより形成された第１導電型の半導体領域の表面部分に、不純物拡散プロセスによって第２導電型の半導体からなる抵抗素子領域を形成された半導体抵抗素子において、前記第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３よりも小さく、前記抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下であることを特徴としている。
【００１９】
本発明の第３の半導体素子によれば、負の温度係数を有する拡散抵抗を得ることができた。ここで、第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３よりも小さい範囲に限定されている理由は、第１導電型の半導体領域の表面不純物濃度が１.０×１０１８atoms/cm３以上であると、温度係数が正となるからである。抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３以上５.０×１０１９atoms/cm３以下に限定されている理由は、抵抗素子領域の表面不純物濃度が１.０×１０１９atoms/cm３よりも小さい場合には、抵抗値のばらつきが大きくなるためである。また、抵抗素子領域の表面不純物濃度が５.０×１０１９atoms/cm３よりも大きい場合には、結晶ダメージを多く作ってしまい、リーク電流が増大し易いためである。
【００２０】
なお、本発明の以上説明した構成要素は、可能な限り任意に組み合わせることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施例を図面に従って詳細に説明する。ただし、本発明は、以下の実施例に限定されるものでないことは勿論である。
【実施例１】
【００２２】
図２は本発明の一実施例における第１のタイプの半導体抵抗素子１１を示す概略断面図である。この半導体抵抗素子１１は、基板（半導体基板に限らない。；図示せず）の上に形成された第１の導電型の拡散層１２と、拡散層１２の表面部分に形成された第２の導電型の抵抗素子領域１３とから構成されている。拡散層１２は、不純物拡散プロセスによって形成されている。すなわち、基板の上に形成された半導体層に、イオン注入によって第１の導電型の不純物を打ち込み、ついで拡散アニールを行って結晶ダメージを除去する。あるいは、熱拡散法によってもよい。抵抗素子領域１３も不純物拡散プロセスにより形成されている。すなわち、マスクの開口を通して拡散層１２の所定領域にイオン注入で第２の導電型の不純物を打ち込み、ついで拡散アニールを行って結晶ダメージを除去する。あるいは、熱拡散法によってもよい。
【００２３】
図３は本発明の一実施例における第２のタイプの半導体抵抗素子１４を示す概略断面図である。この半導体抵抗素子１４は、第２導電型の半導体基板（ウエハ）１５の上面に形成された第１の導電型の拡散層１２と、拡散層１２の表面部分に形成された第２の導電型の抵抗素子領域１３とから構成されている。拡散層１２は、不純物拡散プロセスによって形成されている。すなわち、半導体基板１５の表面部分にイオン注入によって第１の導電型の不純物を打ち込み、ついで拡散アニールを行って結晶ダメージを除去する。抵抗素子領域１３も不純物拡散プロセスにより形成されている。すなわち、マスクの開口を通して拡散層１２の所定領域にイオン注入で第２の導電型の不純物を打ち込み、ついで拡散アニールを行って結晶ダメージを除去する。あるいは、拡散層１２と抵抗素子領域１３のいずれも、熱拡散法によってもよい。
【００２４】
上記第２のタイプの半導体抵抗素子１４の場合について製造工程を具体的に説明する。まず、ｐ型シリコン基板等のｐ型の半導体基板（ウエハ）１５を用意し、このシリコン基板１５にＰ（リン）等のｎ型不純物をイオン注入する。このイオン注入プロセスにおいては、原料ガスとしてＰＨ３を用い、１０〜２００ｋｅＶのエネルギーでＰを打ち込んだ。このときエネルギーが１０ｋｅＶ以下ではビーム量がとれず、２００ｋｅＶ以上では、打ち込み深さが深くなり過ぎて表面における不純物濃度が低下し結晶欠陥ができ易いので、１０〜２００ｋｅＶとした。
【００２５】
ついで、半導体基板１５を電気炉に入れ、Ｎ２、Ｏ２、Ｈ２、ＨＣｌ、希ガス又はこれらの混合ガス中において５００〜１３００℃のアニール温度で拡散アニールを行った。アニール温度は５００℃以下では、十分に拡散アニールを行えず、１３００℃以上ではシリコン基板１５に熱ダメージを与えるので、アニール温度は５００〜１３００℃の範囲とした。
【００２６】
こうしてシリコン基板１５の上面にｎ型の拡散層１２が形成されたら、拡散層１２の上面をマスクで覆って所定領域でマスクを開口させる。ついで、マスクの開口を通して拡散層１２の表面にＢ（ボロン）等のｐ型不純物をイオン注入する。このイオン注入プロセスにおいては、原料ガスとしてＢ２Ｈ３やＢＦ３を用い、１０〜２００ｋｅＶのエネルギーでＢを打ち込んだ。
【００２７】
再び半導体基板１５を電気炉に入れ、Ｎ２、Ｏ２、Ｈ２、ＨＣｌ、希ガス又はこれらの混合ガス中において５００〜１３００℃のアニール温度で拡散アニールを行った。この後、拡散層１２からマスクを除去すると、拡散層１２の所定領域にｐ型の抵抗素子領域１３が形成され、半導体抵抗素子１４が作製された。
【００２８】
図４は上記のようにして製造された半導体抵抗素子の抵抗値変化率を示す図であって、横軸が温度Ｔを示し、縦軸が抵抗値変化率ΔＲ（Ｔ）／Ｒ（２５）を示している。ここでは、ｐ型半導体領域である抵抗素子領域１３の表面不純物濃度を３.０×１０１９atoms/cm３に固定し、ｎ型半導体領域である拡散層１２の表面不純物濃度を１.０×１０１８atoms/cm３（カーブＡ１）、２.３×１０１８atoms/cm３（カーブＡ２）、４.０×１０１８atoms/cm３（カーブＡ３）、８.０×１０１８atoms/cm３（カーブＡ４）と変化させた。
【００２９】
図４から分かるように、拡散層１２の表面不純物濃度を１.０×１０１８atoms/cm３（カーブＡ１）から増加させていくに従って、抵抗値変化率を表すカーブの傾きが次第に小さくなってゆき、表面不純物濃度が８.０×１０１８atoms/cm３（カーブＡ４）になると負の温度特性を示す。しかし、拡散層１２の表面不純物濃度が１.０×１０１８atoms/cm３〜８.０×１０１８atoms/cm３の範囲では、いずれも−３０℃〜８５℃の温度範囲で５％以下という小さな温度変化率を示す。特に、拡散層１２の表面不純物濃度が４.０×１０１８atoms/cm３の近辺では、温度係数は極めて小さくなっている。
【００３０】
また、図５も半導体抵抗素子の抵抗値変化率を示す図であって、横軸が温度Ｔを示し、縦軸が抵抗値変化率ΔＲ（Ｔ）／Ｒ（２５）を示している。ここでは、ｎ型半導体領域である拡散層１２の表面不純物濃度を２.３×１０１８atoms/cm３に固定し、ｐ型半導体領域である抵抗素子領域１３の表面不純物濃度を１.０×１０１９atoms/cm３（カーブＢ１）、２.４×１０１９atoms/cm３（カーブＢ２）、３.０×１０１９atoms/cm３（カーブＢ３）、３.４×１０１９atoms/cm３（カーブＢ４）、５.０×１０１９atoms/cm３（カーブＢ５）と変化させた。
【００３１】
図５から分かるように、抵抗素子領域１３の表面不純物濃度を５.０×１０１９atoms/cm３（カーブＢ５）から減少させていくに従って、抵抗値変化率を表すカーブの傾きが次第に小さくなってゆき、表面不純物濃度が１.０×１０１９atoms/cm３（カーブＢ１）になると負の温度特性を示す。しかし、抵抗素子領域１３の表面不純物濃度が１.０×１０１９atoms/cm３〜５.０×１０１９atoms/cm３の範囲では、いずれも−３０℃〜８５℃の温度範囲で１０％以下という小さな温度係数を示し、特に２５℃よりも高温側では、５％以下に納まっている。
【００３２】
図６は拡散層１２の表面不純物濃度を変化させながら、抵抗値のばらつきを計測した結果を示す図である。ここで、抵抗素子領域１３の表面不純物濃度は、３.０×１０１９atoms/cm３とし、拡散層１２の表面不純物濃度を０.１×１０１９atoms/cm３〜１.０×１０１９atoms/cm３の範囲で変化させた。図６から分かるように、拡散層１２の表面不純物濃度が８.０×１０１８atoms/cm３を超えると、抵抗素子領域１３の抵抗値のばらつきは急激に大きくなる。これは拡散層１２の表面不純物濃度と抵抗素子領域１３の表面不純物濃度との差が小さくなるため、抵抗の形成具合が不安定（抵抗素子領域１３と不純物濃度が反転しないぎりぎりの濃度差）になり、抵抗値のばらつきが大きくなるためであると考えられる。
【００３３】
また、図７は抵抗素子領域１３の表面不純物濃度を変化させながら、抵抗値のばらつきを計測した結果を示す図である。ここで、拡散層１２の表面不純物濃度は、２.３×１０１８atoms/cm３とし、抵抗素子領域１３の表面不純物濃度を５.０×１０１９atoms/cm３以下の範囲で変化させた。図７から分かるように、抵抗素子領域１３の表面不純物濃度が１.０×１０１９atoms/cm３よりも小さくなると、抵抗素子領域１３の抵抗値のばらつきは急激に大きくなる。これは抵抗素子領域１３の表面不純物濃度と拡散層１２の表面不純物濃度との差が小さくなるため、抵抗の形成具合が不安定（拡散層１２と不純物濃度が反転しないぎりぎりの濃度差）になり、抵抗値のばらつきが大きくなるためであると考えられる。
【００３４】
また、図８は拡散層１２の表面不純物濃度を１０１７atoms/cm３のオーダーとした場合の抵抗値変化率を示す図である。ここに示したように、拡散層１２の表面不純物濃度が１.０×１０１８atoms/cm３よりも小さくなると、抵抗素子領域１３の抵抗値は負の温度係数となり、しかも、その抵抗値変化率が大きくなる。
【００３５】
以上より、本実施例の半導体抵抗素子においては、抵抗素子領域１３における抵抗値の温度係数を小さくし、かつ、拡散層１２や抵抗素子領域１３における不純物濃度のばらつきによる抵抗値のばらつきも小さくするためには、拡散層１２（第１導電型の半導体領域）の表面不純物濃度を、１.０×１０１８atoms/cm３〜８.０×１０１８atoms/cm３とし、かつ、抵抗素子領域１３の表面不純物濃度を１.０×１０１９atoms/cm３〜５.０×１０１９atoms/cm３とすればよいことが分かる。
【００３６】
すなわち、拡散層１２の表面不純物濃度が１.０×１０１８atoms/cm３よりも小さい場合には、図８から分かるように、抵抗素子領域１３の温度係数は負となり、かつ、その抵抗値変化率が大きくなる。また、拡散層１２の表面不純物濃度が８.０×１０１８atoms/cm３よりも大きくなると、図６から分かるように、抵抗素子領域１３の抵抗値のばらつきが大きくなる。また、抵抗素子領域１３の表面不純物濃度が１.０×１０１９atoms/cm３よりも小さくなると、図７から分かるように、抵抗素子領域１３の抵抗値のばらつきが大きくなる。また、抵抗素子領域１３の表面不純物濃度が５.０×１０１９atoms/cm３よりも大きくなると、結晶ダメージを多く作ってしまい、リーク電流が増大し易くなると共に、不純物の注入量が多くなる分注入時間が長くなり、製品のコストアップにつながるという不都合がある。
【００３７】
よって、本実施例の半導体抵抗素子においては、拡散層１２の表面不純物濃度を、１.０×１０１８atoms/cm３〜８.０×１０１８atoms/cm３とし、かつ、抵抗素子領域１３の表面不純物濃度を１.０×１０１９atoms/cm３〜５.０×１０１９atoms/cm３とすることにより、温度変化に対する安定性の高い拡散抵抗を実現することができる。
【００３８】
次に、拡散層１２の（第１導電型の半導体領域）の表面不純物濃度を、１.０×１０１８atoms/cm３よりも小さくした場合には、図８に示したように、負の温度係数を示す拡散抵抗が得られた。しかも、拡散層１２の表面不純物濃度を８.０×１０１８atoms/cm３よりも大きくして負の温度係数を得た場合のように抵抗値のばらつきが大きくなることもない。よって、このような負の温度係数を有する拡散抵抗（半導体抵抗素子）を正の温度抵抗を有する拡散抵抗と組み合わせることにより、同一プロセスによって正負の温度特性を有する拡散抵抗を作製することが可能になり、温度補償回路などの作製も容易に行える。
【実施例２】
【００３９】
次に、上記のような半導体抵抗素子を用いた加速度センサの実施例を説明する。図９は加速度センサ２１の平面図、図１０は加速度センサ２１の断面図である。加速度センサ２１においては、フレーム２２（静止部材）の中央部に可動部材２３が位置しており、フレーム２２と可動部材２３とは可撓性を有する４本のビーム（梁）２４Ａ、２４Ｂ、２４Ｃ、２４Ｄによってつながれてている。可動部材２３は、ビーム２４Ａ〜２４Ｄによってフレーム２２に支持されており、その下面には重り２５が設けられている。加速度センサ２１は、ガラス基板２６とシリコン基板２７との２層構造となっている。フレーム２２はガラス基板２６及びシリコン基板２７の２層によって構成され、可動部材２３及びビーム２４Ａ〜２４Ｄはシリコン基板２７によって形成され、重り２５はガラス基板２６の一部をフレーム部分から分離させることによって形成されている。
【００４０】
４本のビーム２４Ａ〜２４Ｄは可動部材２３の上面と平行な平面内で十字状に配置されており、一対のビーム２４Ａ、２４Ｃに平行な方向をＸ軸方向といい、他の一対のビーム２４Ｂ、２４Ｄに平行な方向をＹ方向といい、これらのビーム２４Ａ〜２４Ｄに垂直な方向をＺ軸方向というものとする。Ｘ軸方向に延びた一方のビーム２４Ａの上面には、本発明にかかる半導体抵抗素子からなるピエゾ抵抗Ｒｘ１、Ｒｘ２、Ｒｚ１、Ｒｚ２が埋め込まれている。ここで、ピエゾ抵抗Ｒｘ１とＲｚ１はビーム２４Ａのフレーム側の端部において並列に配置されており、ピエゾ抵抗Ｒｘ２とＲｚ２はビーム２４Ａの可動部材側の端部において並列に配置されている。同様に、Ｘ軸方向に延びた他方のビーム２４Ｃの上面には、本発明にかかる半導体素子からなるピエゾ抵抗Ｒｘ３、Ｒｘ４、Ｒｚ３、Ｒｚ４が埋め込まれている。ピエゾ抵抗Ｒｘ３とＲｚ３はビーム２４Ｃの可動部材側の端部において並列に配置されており、ピエゾ抵抗Ｒｘ４とＲｚ４はビーム２４Ｃのフレーム側の端部において並列に配置されている。また、Ｙ軸方向に延びた一方のビーム２４Ｂの上面には、本発明にかかる半導体抵抗素子からなるピエゾ抵抗Ｒｙ１、Ｒｙ２が埋め込まれており、ピエゾ抵抗Ｒｙ１はビーム２４Ｂのフレーム側の端部に配置されており、ピエゾ抵抗Ｒｙ２はビーム２４Ｂの可動部材側の端部に配置されている。同様に、Ｙ軸方向に延びた他方のビーム２４Ｄの上面には、本発明にかかる半導体抵抗素子からなるピエゾ抵抗Ｒｙ３、Ｒｙ４が埋め込まれており、ピエゾ抵抗Ｒｙ３はビーム２４Ｄのフレーム側の端部に配置されており、ピエゾ抵抗Ｒｙ４はビーム２４Ｄの可動部材側の端部に配置されている。
【００４１】
また、シリコン基板２７の上面は周囲を残して浅くエッチングすることによって凹部２８が設けられており、凹部２８の外周部分には複数の電極パッド２９が設けられている。フレーム２２、可動部材２３及びビーム２４Ａ〜２４Ｄの上面は絶縁膜３０によって覆われており、各ピエゾ抵抗Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４及び電極パッド２９は絶縁膜３０の上に形成されたＡｌ配線３１によって図９に示すように接続されている。
【００４２】
図１１はＸ軸方向の加速度を検出するためのＸ軸方向加速度検出回路を示しており、ビーム２４Ａ及び２４Ｃの上に形成されたピエゾ抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４は、図１１に示すようにしてフルブリッジ回路を構成されている。すなわち、ピエゾ抵抗Ｒｘ１及びＲｘ４が直列に接続された枝とピエゾ抵抗Ｒｘ２及びＲｘ３が直列に接続された枝とが並列に接続されてフルブリッジ回路が構成されており、フルブリッジ回路の両端には電源３２から電圧が印加されるようになっている。従って、電位差計３３Ｘによって計測されるピエゾ抵抗Ｒｘ１及びＲｘ４の中点の電位とピエゾ抵抗Ｒｘ２及びＲｘ３の中点の電位との差Ｖｘは、次の数式（１）で表わされる。ただし、Ｖoは電源３２の出力電圧であり、各ピエゾ抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４の抵抗値は、同じ記号を用いて表わしている（以下、同様）。
【数１】
2005333093.tif 000003
【００４３】
同様に、図１２はＹ軸方向の加速度を検出するためのＹ軸方向加速度検出回路を示しており、ビーム２４Ｂ及び２４Ｄの上に形成されたピエゾ抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、Ｒｙ４は、図１２に示すようにしてフルブリッジ回路を構成されている。よって、この回路でも、電位差計３３Ｙによって計測されるピエゾ抵抗Ｒｙ１及びＲｙ４の中点の電位とピエゾ抵抗Ｒｙ２及びＲｙ３の中点の電位との差Ｖｙは、次の数式（２）で表わされる。
【数２】
2005333093.tif 000004
【００４４】
また、図１３はＺ軸方向の加速度を検出するためのＺ軸方向加速度検出回路を示しており、ビーム２４Ａ及び２４Ｃの上に形成されたピエゾ抵抗Ｒｚ１、Ｒｚ２、Ｒｚ３、Ｒｚ４は、図１３に示すようにしてフルブリッジ回路を構成されている。すなわち、ピエゾ抵抗Ｒｚ１及びＲｚ３が直列に接続された枝とピエゾ抵抗Ｒｚ２及びＲｚ４が直列に接続された枝とが並列に接続されてフルブリッジ回路が構成されており、フルブリッジ回路の両端には電源３２から電圧が印加されるようになっている。従って、電位差計３３Ｚによって計測されるピエゾ抵抗Ｒｚ１及びＲｚ３の中点の電位とピエゾ抵抗Ｒｚ２及びＲｚ４の中点の電位との差Ｖｚは、次の数式（３）で表わされる。
【数３】
2005333093.tif 000005
【００４５】
図１４は加速度センサ２１にＸ軸方向の加速度が働いている場合を表わしており、図１５はそのビーム２４Ａ、２４Ｃの部分を拡大して表わしている。このように、加速度センサ２１にＸ方向の加速度が働いたとすると、重り２５は慣性力によって−Ｘ方向に引かれる。よって、ビーム２４Ａ、２４Ｃはいずれも図１４に示すようにＳ字状に湾曲する。このとき、図１５に表わしているように、ピエゾ抵抗Ｒｘ１、Ｒｘ３が延びて引張応力を受け、その抵抗値が増加する。また、ピエゾ抵抗Ｒｘ２、Ｒｘ４が縮んで圧縮応力を受け、その抵抗値が減少する。よって、Ｘ軸方向加速度検出回路においては、ビーム２４Ａ、２４Ｃの曲がりの大きさに応じてピエゾ抵抗Ｒｘ１及びＲｘ４間の電位が下がり、ピエゾ抵抗Ｒｘ２及びＲｘ３間の電位が上がり、図１１又は数式（１）から分かるように、電位差計３３Ｘで加速度の大きさに応じた電位差が計測される。
【００４６】
また、Ｘ方向に加速度が働いている場合には、図１５に表わしているように、ピエゾ抵抗Ｒｚ１、Ｒｚ３が引張応力を受けて抵抗値が増加し、ピエゾ抵抗Ｒｚ２、Ｒｚ４が圧縮応力を受けて抵抗値が減少する。よって、Ｚ軸方向加速度検出回路においては、ビーム２４Ａ、２４Ｃが変形してもピエゾ抵抗Ｒｚ１とＲｚ３は同じように抵抗値が増加するので両者の間の電位は変化せず、ピエゾ抵抗Ｒｚ２及びＲｚ４は同じように抵抗値が減少するので両者の間の電位は変化せず、従って、図１３又は数式（３）から分かるように、電位差計３３Ｚでは電位差は検出されない。よって、Ｘ方向の加速度は、Ｚ軸方向加速度検出回路によっては検知されない。さらに、Ｙ軸方向のビーム２４Ｂ、２４Ｄは捻れるだけであるから、そのピエゾ抵抗Ｒｙ１〜Ｒｙ４は同じように抵抗値が変化するに過ぎず、図１２又は数式（１２）から分かるように、Ｙ軸方向加速度検出回路ではＸ方向の加速度は検出されない。
【００４７】
加速度センサ２１にＹ軸方向の加速度が働いた場合も、上記の場合と同様にしてＹ軸方向加速度検出回路によってＹ方向の加速度が検出される。一方、Ｙ方向の加速度が働いてもビーム２４Ａ、２４Ｃは捻れるだけであるので、Ｘ軸方向加速度検出回路でもＺ軸方向加速度検出回路でもＹ方向の加速度は検出されない。
【００４８】
次に、図１６に示すように、Ｚ方向に加速度が働いている場合を考えると、重り２５は−Ｚ方向に変位する。このとき、各ビーム２４Ａ〜２４Ｄは図１６に示すように変形するので、ピエゾ抵抗Ｒｘ１、Ｒｘ４、Ｒｙ１、Ｒｙ４、Ｒｚ１、Ｒｚ４が圧縮応力を受けて抵抗値が下がり、ピエゾ抵抗Ｒｘ２、Ｒｘ３、Ｒｙ２、Ｒｙ３、Ｒｚ２、Ｒｚ３が引張応力を受けて抵抗値が上がる。よって、Ｚ軸方向加速度検出回路においては、ピエゾ抵抗Ｒｚ１及びＲｚ３間の電位が上がり、ピエゾ抵抗Ｒｚ２及びＲｚ４間の電位が下がり、図１３又は数式（３）から分かるように、電位差計３３ＺによりＺ方向の加速度の大きさに応じた電位差が検出される。また、Ｚ軸方向の加速度が働いている場合には、Ｘ方向加速度検出回路では、ピエゾ抵抗Ｒｘ１及びＲｘ４間の電位が変化せず、ピエゾ抵抗Ｒｘ２及びＲｘ３間の電位も変化しないので、Ｚ方向の加速度はＸ軸方向加速度検出回路では検出されない。同様に、Ｙ方向加速度検出回路では、ピエゾ抵抗Ｒｙ１及びＲｙ４間の電位が変化せず、ピエゾ抵抗Ｒｙ２及びＲｙ３間の電位も変化しないので、Ｚ方向の加速度はＹ軸方向加速度検出回路では検出されない。
【００４９】
以上説明したように、かかる加速度センサ２１によれば、Ｘ軸方向の加速度、Ｙ軸方向の加速度及びＺ軸方向の加速度をそれぞれＸ軸方向加速度検出回路、Ｙ軸方向加速度検出回路、Ｚ軸方向加速度検出回路によってそれぞれ独立して計測することができる。しかも、各ピエゾ抵抗として本発明にかかる半導体抵抗素子を用いているので、各ピエゾ抵抗の抵抗値の温度変化が小さく、しかも、抵抗値やその温度係数のばらつきも小さく、高い計測精度と信頼性を実現することができる。
【００５０】
図１７、図１８、図１９及び図２０は上記加速度センサ２１の製造工程を説明する概略図である。以下、図１７〜図２０に従って、加速度センサ２１の製造工程を説明する。まず、ｎ型シリコン基板（ウエハ）２７の上面を浅くエッチングして凹部２８を形成する（図１７（ａ））。ついで、シリコン基板２７の上面のうちフレーム２２、可動部材２３及び２４Ａ〜２４Ｄとなる領域にＢ等のｐ型不純物をイオン注入し、拡散アニールを施してシリコン基板２７の表面層にｐ型の拡散層１２を形成する（図１７（ｂ））。この拡散層１２の拡散深さは、ビーム２４Ａ〜２４Ｄの厚みと等しくなるように制御される。
【００５１】
このシリコン基板２７の裏面に酸化膜や窒化膜等の被覆３４を形成した後、拡散層１２の表面層にＰ等のｎ型不純物をイオン注入してピエゾ抵抗Ｒｘ１〜Ｒｘ２、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４となるｎ型の抵抗素子領域１３を形成する。さらに、拡散層１２の上に絶縁膜３０を形成し、抵抗素子領域１３の両端に対向する位置で絶縁膜３０に開口をあけ、リフトオフ法等によって絶縁膜３０の上にＡｌ配線３１を形成すると共に図９のようにＡｌ配線３１をパターニングする。こうして形成されたＡｌ配線３１は各抵抗素子領域１３の両端と各電極パッド２９に接続されている（図１８（ａ））。
【００５２】
ついで、シリコン基板２７を裏面研磨してシリコン基板２７の厚みを薄くした後、シリコン基板２７の裏面に窒化膜からなるマスク３５を形成する。マスク３５は、フレーム２２のシリコン基板部分になる領域と可動部材２３の下面になる領域を覆うように形成される（図１８（ｂ））。また、フレーム２２、可動部材２３及びビーム２４Ａ〜２４Ｄ以外の領域においては、上面の絶縁膜３０をエッチング除去してシリコン基板２７を露出させておく。
【００５３】
この後、拡散層１２とシリコン基板２７の下面との間に逆バイアスとなるように電圧を印加した状態でシリコン基板２７の下面にエッチング液を接触させ、マスク３５の開口を通してシリコン基板２７を下面側からエッチングする。このとき拡散層１２はエッチングストップ層として働き、エッチングはシリコン基板２７と拡散層１２の間のｐｎ接合面で停止させられるので、エッチング深さひいてはビーム２４Ａ〜２４Ｄの厚みを精度よく制御することができる。この技法は、ＥＣＥ（Electro Chemical Etchstop）として知られているものである。この場合に、ビーム２４Ａ〜２４Ｄとなる領域ではｐｎ接合面でエッチングが停止するが、ビーム２４Ａ〜２４Ｄ以外の領域ではシリコン基板２７を上下に貫通して開口される。また、シリコン基板２７のエッチング異方性により、可動部材２３の側面及びフレーム２２の内周面には傾斜が施される（図１９（ａ））。
【００５４】
シリコン基板２７の下面のマスク３５を除いた後、このシリコン基板２７をガラス基板２６の上に重ね、３００〜４００℃の温度に保った状態でシリコン基板２７とガラス基板２６との間に５００〜１０００ボルトの電圧を印加し、陽極接合によってシリコン基板２７とガラス基板２６を一体に貼り合わせる（図１９（ｂ））。最後に、ガラス基板２６をフレーム部分と重り２５とに切り離すと共に、シリコン基板（ウエハ）２７上に複数個作製された加速度センサ２１をダイシングによって１つずつ切り離す（図２０）。
【００５５】
図２１は本発明にかかる半導体抵抗素子１１を用いて図１１〜図１３のようなフルブリッジ回路を組み、そのブリッジ出力の温度特性を評価した結果を示す図である。図２１では横軸にフルブリッジ回路の温度をとり、縦軸にブリッジ出力ΔOffsetＸを示している。図２１によれば、このフルブリッジ回路では、−３０℃〜８５℃の温度範囲において、０.０５ｍＶ／Ｖ以下しか温度変動がないことがわかる。このように本発明の半導体抵抗素子を用いてフルブリッジ回路を組めば、温度変化に対して安定して信号検出をできることから、複雑な回路を付加することなく、温度特性にすぐれた加速度センサを製作することができる。
【００５６】
一方、図２２は従来の拡散抵抗を用いたフルブリッジ回路におけるブリッジ出力ΔOffsetＸの温度特性を評価した結果を示す図である。従来例においては、図２２から見てとれるように、−３０℃〜８５℃の温度範囲で０.５ｍＶ／Ｖを超える出力変動があり、本発明実施例の場合と比較して１０倍の出力変動があることがわかる。なお、本実施例ではブリッジ回路の出力変動についてのみ示したが、抵抗素子の温度係数が小さくできるために、周波数特性などの特性も一定に保つことができる。
【実施例３】
【００５７】
図２３はＭＭＩＣ等の半導体回路に組み込まれた抵抗素子を示す概略平面図及び断面図である。この抵抗素子４１は、ＧａＡｓ等の化合物半導体基板４２の表面にｐ型イオンの注入等によってｐ型の拡散層１２を形成し、拡散層１２の内部にｎ型イオンの注入等によってｎ型の抵抗素子領域１３を設けたものである。この実施例によれば、半導体集積回路内に拡散法によって温度係数が小さく、ばらつきの小さな抵抗素子を作り込むことが可能になる。
【００５８】
なお、上記実施例においては、加速度センサと半導体回路の場合について述べたが、本発明にかかる半導体抵抗素子は加速度センサや半導体回路以外にも、圧力、角速度、温度等を検出するための半導体センサや、モーター、ミラー、リレー、スイッチ等の半導体アクチュエータに代表される半導体装置を作製する場合にも用いることができる。
【図面の簡単な説明】
【００５９】
【図１】従来の拡散抵抗における温度特性評価結果を示す図である。
【図２】本発明の実施例１における第１のタイプの半導体抵抗素子を示す概略断面図である。
【図３】本発明の実施例１における第２のタイプの半導体抵抗素子を示す概略断面図である。
【図４】本発明の実施例１にかかる半導体抵抗素子の抵抗値変化率を示す図である。
【図５】本発明の実施例１にかかる半導体抵抗素子の抵抗値変化率を示す図である。
【図６】本発明の実施例１において、拡散層の表面不純物濃度を変化させながら抵抗値のばらつきを計測した結果を示す図である。
【図７】本発明の実施例１において、抵抗素子領域の表面不純物濃度を変化させながら抵抗値のばらつきを計測した結果を示す図である。
【図８】本発明の実施例１において、拡散層の表面不純物濃度を１０１７atoms/cm３のオーダーとした場合の抵抗値変化率を示す図である。
【図９】本発明の実施例２にかかる加速度センサの平面図である。
【図１０】同上の加速度センサの断面図である。
【図１１】Ｘ軸方向の加速度を検出するためのＸ軸方向加速度検出回路を示す回路図である。
【図１２】Ｙ軸方向の加速度を検出するためのＹ軸方向加速度検出回路を示す回路図である。
【図１３】Ｚ軸方向の加速度を検出するためのＺ軸方向加速度検出回路を示す回路図である。
【図１４】加速度センサにＸ軸方向の加速度が働いている状態を示す概略図である。
【図１５】図１４の一部を拡大して示す概略図である。
【図１６】加速度センサにＺ方向の加速度が働いている状態を示す概略図である。
【図１７】（ａ）（ｂ）は本発明にかかる加速度センサの製造工程を説明する概略図である。
【図１８】（ａ）（ｂ）は図１７に示した工程の後の工程を説明する概略図である。
【図１９】（ａ）（ｂ）は図１８に示した工程の後の工程を説明する概略図である。
【図２０】図１９に示した工程の後の工程を説明する概略図である。
【図２１】本発明にかかる半導体抵抗素子を用いて構成したフルブリッジ回路における、フルブリッジ出力の温度特性を評価した結果を示す図である。
【図２２】従来の拡散抵抗を用いたフルブリッジ回路における、フルブリッジ出力の温度特性を評価した結果を示す図である。
【図２３】半導体回路に組み込まれた抵抗素子を示す概略平面図及び断面図である。
【符号の説明】
【００６０】
１１  半導体抵抗素子
１２  拡散層
１３  抵抗素子領域
１４  半導体抵抗素子
１５  半導体基板
２１  加速度センサ
２２  フレーム
２３  可動部材
２４Ａ、２４Ｂ、２４Ｃ、２４Ｄ  ビーム
２５  重り
２６  ガラス基板
２７  シリコン基板
２９  電極パッド
３１  Ａｌ配線
【図１】
2005333093.tif 000006
【図２】
2005333093.tif 000007
【図３】
2005333093.tif 000008
【図４】
2005333093.tif 000009
【図５】
2005333093.tif 000010
【図６】
2005333093.tif 000011
【図７】
2005333093.tif 000012
【図８】
2005333093.tif 000013
【図９】
2005333093.tif 000014
【図１０】
2005333093.tif 000015
【図１１】
2005333093.tif 000016
【図１２】
2005333093.tif 000017
【図１３】
2005333093.tif 000018
【図１４】
2005333093.tif 000019
【図１５】
2005333093.tif 000020
【図１６】
2005333093.tif 000021
【図１７】
2005333093.tif 000022
【図１８】
2005333093.tif 000023
【図１９】
2005333093.tif 000024
【図２０】
2005333093.tif 000025
【図２１】
2005333093.tif 000026
【図２２】
2005333093.tif 000027
【図２３】
2005333093.tif 000028