(57)【要約】【課題】 本発明はパラレル処理(parallel processing)を遂行するデュオバイナリーエンコーダ及びこれを利用した光デュオバイナリー伝送装置を提供する。【解決手段】  本発明のデュオバイナリーエンコーダはＮ個チャネルのデータ入力信号の“０”の個数が偶数であるか奇数であるかを判別する判別部と、“０”の個数が偶数である場合、判別部の出力信号をトグルするトグル部と、Ｎ個のチャネルの中、所定のチャネルを基準にデータ入力信号に応じて残りのチャネルを位相変換(phase shift)するか否かを決定する中間信号生成部と、中間信号生成部の出力信号とデータ入力信号に応じて移相させないデータグループと移相が必要なデータグループに分離して出力する位相分離部と、を含んで構成されることを特徴とする。【選択図】  図８
2005086823.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個のチャネルのデータ入力信号の“０”の個数が偶数であるか奇数であるかを判別する判別部と、
前記“０”の個数が偶数である場合、前記判別部の出力信号をトグルするトグル部と、
前記Ｎ個のチャネルの中の、所定のチャネルのデータ入力信号に基づいて他のチャネルを移相(phase shift)するか否かを決定する中間信号生成部と、
前記中間信号生成部の出力信号と前記データ入力信号とに基づいて、移相をさせないデータグループと移相が必要なデータグループに分離して出力する位相分離部と、を含んで構成されることを特徴とするデュオバイナリーエンコーダ。
【請求項２】
前記判別部は、前記Ｎ個のチャネルのデータ入力信号の“０”の総個数が偶数個である場合に、‘０’または‘１’を出力するように、ピラミッド型に配置され互いに接続した複数の排他的論理和(ＸＯＲ:Exclusive OR)ゲートで構成される請求項１記載のデュオバイナリーエンコーダ。
【請求項３】
前記トグル部は、
前記判別部の出力信号とクロック信号とをＡＮＤ演算するＡＮＤゲートと、
前記ＡＮＤゲートの出力信号の立ち上がりエッジ(rising edge)ごとに前記ＡＮＤゲートの出力信号をトグルさせるＴ-フリップフロップ(Ｔ−ＦＦ)と、を含んで構成される請求項２記載のデュオバイナリーエンコーダ。
【請求項４】
前記中間信号生成部は、
前記トグル部の出力信号を反転させ、該反転されたトグル部の出力信号と前記データ入力信号とをＸＯＲ演算し、
前記ＸＯＲ演算された信号と前記データ入力信号とを再びＸＯＲ演算するように構成される請求項３記載のデュオバイナリーエンコーダ。
【請求項５】
前記位相分離部は、前記中間信号生成部で生成されたＮ個の中間信号と前記Ｎ個のデータ入力信号とをＡＮＤ演算するように、２Ｎ個のＡＮＤゲートで構成される請求項４記載のデュオバイナリーエンコーダ。
【請求項６】
ａＮｎ+１からａＮｎ+Ｎまでのデータ信号をそれぞれ受信するＮ個のＸＯＲゲートと、
前記それぞれのＸＯＲゲートの出力端に接続したＮ個のインバータと、
前記ａＮｎ+１からａＮｎ+Ｎまでのデータ信号と前記Ｎ個のＸＯＲゲートの出力信号とをそれぞれＡＮＤ演算するＮ個の第１のＡＮＤゲートと、
前記ａＮｎ+１からａＮｎ+Ｎまでのデータ信号と前記Ｎ個のインバータの出力信号とをそれぞれＡＮＤ演算するＮ個の第２のＡＮＤゲートと、
前記Ｎ個のインバータの中のＮ番目のインバータの出力端に接続した遅延器と、を含み、
前記遅延器の出力信号が、前記ａＮｎ+１のデータ信号が入力する前記ＸＯＲゲートにフィードバックされるように構成されることを特徴とするデュオバイナリーエンコーダ。
【請求項７】
前記Ｎ個の第１のＡＮＤゲートと前記Ｎ個の第２のＡＮＤゲートとは、前記ａＮｎ+１からａＮｎ+Ｎまでのデータ信号を、移相をさせないグループと移相が必要なグループとにそれぞれ分離する構成である請求項６記載のデュオバイナリーエンコーダ。
【請求項８】
前記Ｎは、４である請求項６記載のデュオバイナリーエンコーダ。
【請求項９】
Ｎ個のデータ入力信号をパラレル処理(parallel processing)により移相をさせないデータグループと移相が必要なデータグループとに分離して出力するエンコーダと、
前記移相をさせないデータグループと前記移相が必要なデータグループとをそれぞれ多重化する第１及び第２の多重化器と、
前記第１及び第２の多重化器により、それぞれ多重化された信号を結合して３-レベル信号を出力する結合器と、
光搬送波を生成し出力する光源と、
前記３-レベル信号により前記光搬送波を光デュオバイナリー信号に変調させ出力する光変調器と、を含んで構成されることを特徴とする光デュオバイナリー伝送装置。
【請求項１０】
前記エンコーダは、
前記Ｎ個のデータ入力信号の“０”の個数が、偶数であるか奇数であるかを判別する判別部と、
前記“０”の個数が偶数である場合に、前記判別部の出力信号をトグルするトグル部と、
前記Ｎ個のデータ入力信号の中の、所定のデータ入力信号に基づいて他のデータ入力信号を移相(phase shift)をするか否かを決定する中間信号生成部と、
前記中間信号生成部の出力信号と前記データ入力信号に基づいて、移相をさせないデータグループと移相が必要なデータグループとに分離して出力する位相分離部と、を含んで構成される請求項９記載の光デュオバイナリー伝送装置。
【請求項１１】
前記光デュオバイナリー伝送装置は、前記３-レベル信号を増幅して前記光変調器の駆動信号として供給する駆動増幅器をさらに含んで構成される請求項９記載の光デュオバイナリー伝送装置。
【請求項１２】
(ａ)  判別部により、Ｎ個のチャネルのデータ入力信号の“０”の個数が偶数であるか奇数であるかを判別する過程と、
(ｂ)  前記“０”の個数が偶数である場合に、前記判別部の出力信号をトグルする過程と、
(ｃ)  中間信号生成部により、前記Ｎ個のチャネルの中の、所定のチャネルのデータ入力信号に基づいて、他のチャネルを移相(phase shift)するか否かを決定する過程と、
(ｄ)  位相分離部により、前記中間信号生成部の出力信号と前記データ入力信号とに基づいて、移相をさせないデータグループと移相が必要なデータグループとに分離して出力する過程と、を含んで構成されることを特徴とするデュオバイナリーエンコーディング方法。
【請求項１３】
前記(ｃ)過程において、前記中間信号生成部は、
前記トグル部の出力信号を反転させ、該反転されたトグル部の出力信号と前記データ入力信号とをＸＯＲ演算し、
前記ＸＯＲ演算された信号と前記データ入力信号とを再びＸＯＲ演算することを特徴とする請求項１２記載のデュオバイナリーエンコーディング方法。
【請求項１４】
前記(ａ)過程において、前記判別部は、
前記Ｎ個のチャネルのデータ入力信号の“０”の総個数が偶数個である場合に、‘０’または‘１’を出力するように、ピラミッド型に配置され互いに接続した複数の排他的論理和(ＸＯＲ:Exclusive OR)ゲートで構成される請求項１２記載のデュオバイナリーエンコーディング方法。
【請求項１５】
前記(ｄ)過程において、前記位相分離部は、
前記中間信号生成部で生成されたＮ個の中間信号と前記Ｎ個のデータ入力信号とをＡＮＤ演算するように、２Ｎ個のＡＮＤゲートで構成される請求項１２記載のデュオバイナリーエンコーディング方法。
【請求項１６】
(ａ)  エンコーダを通じてＮ個のデータ入力信号をパラレル処理(parallel processing)により、移相をさせないデータグループと移相が必要なデータグループとに分離して出力する過程と、
(ｂ)  第１及び第２の多重化器により、前記移相をさせないデータグループと移相が必要なデータグループをそれぞれ多重化する過程と、
(ｃ)  結合器により、前記第１及び第２の多重化器によりそれぞれ多重化された信号を結合して、３-レベル信号を出力する過程と、
(ｄ)  光搬送波を生成し出力する過程と、
(ｅ)  前記３-レベル信号により、前記光搬送波を光デュオバイナリー信号に変調させ出力する過程と、を含んで構成されることを特徴とする光デュオバイナリー伝送方法。
【請求項１７】
光変調器を駆動するための駆動信号を供給するように前記３-レベル信号を増幅する過程をさらに含む請求項１６記載の光デュオバイナリー伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光(optical)デュオバイナリー(duobinary)送信技法を利用した光デュオバイナリー伝送装置に関し、特にパラレル処理(parallel processing)を遂行するデュオバイナリーエンコーダ及びこれを利用した光デュオバイナリー伝送装置に関する。
【背景技術】
【０００２】
高密度波長分割多重方式(Dense Wavelength Division Multiplexing:以下、ＤＷＤＭとする)の光伝送システムは、一つの光ファイバ内に相異なる波長を有する複数のチャネルで構成された光信号を伝送することにより伝送効率を高めることができ、かつ伝送速度に無関係に光信号を伝送することができるので、最近のように伝送量が増加している超高速インターネットネットワークに有用に使用されるシステムである。
【０００３】
現在、ＤＷＤＭを利用して１００個以上のチャネルを一つの光ファイバを通じて伝送するシステムが常用化されており、一つの光ファイバを通じて２００個以上の４０Gbpsチャネルを同時に伝送して、１０Tbps以上の伝送速度を有するシステムに対する研究も活発に進行されている。
【０００４】
しかし、急激なデータトラフィックの増加と４０Gbps以上の高速データ伝送の要求により、既存のＮＲＺ(Non Return to Zero:以下、ＮＲＺ)を利用して光強度を変調するとき、チャネル間隔が、５０GHz以下では急激なチャネル間干渉と歪曲のために伝送容量の拡張に限界がある。また、既存のバイナリ(binary)ＮＲＺ伝送信号のＤＣ周波数成分と、変調のときに拡散された高周波成分は、光ファイバ媒質内での伝播のときに、非線形と分散を引き起こして１０Gbps以上の高速伝送においては伝送距離に限界を有する。
【０００５】
最近、光デュオバイナリー技術が、色分散(chromatic dispersion)による伝送距離制限を克服することができる光伝送技術として注目を浴びている。デュオバイナリー伝送の主な利点は、伝送スペクトラムが一般的なバイナリ伝送に比べて減少するということである。
【０００６】
また、分散制限システムにおいて、伝達距離は、伝送スペクトラム帯域幅の２乗に反比例する。これは、伝送スペクトラムが１/２に低減されると、伝達距離は４倍になることを意味する。さらに、搬送波周波数が、デュオバイナリー伝送スペクトラム内で抑圧されるので、光ファイバ内で励起されたブリュアン散乱(Brillouin Scattering)による出力光電力に対する制限を緩和させることができる。
【０００７】
図１は、従来の光デュオバイナリー伝送装置の一構成例を示した図であり、これを参照して従来の光デュオバイナリー伝送装置に対して説明すると、次のようである。
【０００８】
図１で、従来の光デュオバイナリー伝送装置は、Ｎ個チャネルのデータ入力信号を多重化して出力する多重化器１０と、多重化された信号を符号化するプリコーダ２０と、プリコーダ２０で出力される２-レベルのＮＲＺ電気信号を３-レベルの電気信号に変化させ、信号の帯域幅を減少させるローパスフィルター（ＬＰＦ）３０と、３-レベル電気信号を増幅して光変調器駆動信号を出力する変調器を駆動する駆動増幅器４０と、搬送波を出力するレーザー光源(laser source)５０と、マッハツェンダタイプの光強度変調器(Mach-Zehnder  interferometer type optical intensity modulator)６０で構成される。
【０００９】
Ｎ個のチャネルの入力信号は、多重化器１０で多重化された後、プリコーダ２０で符号化される。プリコーダ２０で出力された２-レベルのバイナリ信号は、ローパスフィルター３０にそれぞれ入力され、ローパスフィルター３０は、２-レベルバイナリ信号のクロック周波数(clock frequency)の約１/４に該当する帯域幅を有する。このような帯域幅の過度の制限によりコード間の干渉が発生し、コード間の干渉により２-レベルバイナリ信号は３-レベルのデュオバイナリー信号(3-level Duo-binary signal)に変換される。
【００１０】
また、３-レベルデュオバイナリー信号は、変調器駆動増幅器４０により増幅された後、マッハツェンダタイプの光強度変調器６０の駆動信号として利用され、レーザー光源５０から出力された搬送波は、マッハツェンダタイプの光強度変調器６０の駆動信号に応じて位相及び光強度が変調され、２-レベルの光デュオバイナリー信号に出力される。
【００１１】
図２は、図１の光デュオバイナリー伝送装置を利用して１１０１０１１１１０１０１０の信号を伝送した場合、出力光信号のパターンの例と移相（phase shift）を示した図である。図２で、データ入力信号が‘０’になるごとに、位相が‘π’だけ変わることが分かる。
【００１２】
しかしながら、前記従来技術は、電気的ローパスフィルターを利用して３-レベルデータ信号を生成するとき、擬似ランダムビットシーケンス(ＰＲＢＳ:Pseudo-Random bit sequence)の影響を大きく受けるようになり、擬似ランダムビットシーケンス(ＰＲＢＳ)の長さが長くなるにつれて、伝送特性の低下が激しくなってシステムの実現に困難が生じることとなる。
【００１３】
また、前記従来技術は、入力データを多重化した後、プリコーダを通じてコーディングする。したがって、データの伝送速度の増加に応じてプリコーダの速度も同時に増加しなければならない。しかしながら、一般的にプリコーダの場合は、排他的論理和(ＸＯＲ:Exclusive OR)ゲート(以下、ＸＯＲゲートとする)と、ＸＯＲゲートの出力信号を１データビットだけ時間遅延させ、遅延信号をフィードバック(feedback)する時間遅延ユニットを使用することとなるが、高速のデータ信号の場合、ＸＯＲゲート自体の速度の限界と時間遅延により高速のプリコーダを実現することは困難である。
【００１４】
図３は、従来の光デュオバイナリー伝送装置の他の構成例を示した図であり、図４は図３のＡ、Ｂ、Ｃ、Ｄ、Ｅ各地点での出力信号を示したものである。
【００１５】
図３で、従来の光デュオバイナリー伝送装置は、Ｎ個のチャネルのデータ入力信号を多重化して出力する多重化器１０と、多重化された信号を位相情報を含むように符号化するエンコーダ７０と、符号化された信号を３-レベルの電気信号に変換する結合器(または加算器)８０と、３-レベル電気信号を増幅して光変調器駆動信号を出力する変調器駆動増幅器４０と、搬送波を出力するレーザー光源(laser source)５０と、マッハツェンダタイプの光強度変調器(Mach-Zehnder interferometer type optical intensity modulator)６０で構成される。
【００１６】
この従来技術の場合、ローパスフィルターだけではなくプリコーダも必要としない。その代わりに、光デュオバイナリー信号の重要な特性である移相を有するようにするために、エンコーダ７０は、多重化され出力されるデータ信号Ａのうちで、移相をさせないデータ信号Ｂと移相が必要なデータ信号Ｃをそれぞれ出力するようになる。
【００１７】
エンコーダ７０の出力信号Ｂ、Ｃは、結合器(または加算器)８０により３-レベル信号Ｄになり、光強度変調器６０を経て、移相を有する光デュオバイナリー信号Ｅとして出力される。
【００１８】
しかしながら、図３の光デュオバイナリー伝送装置も図１の装置と同様に、Ｎ個のチャネルの入力信号を多重化した後、エンコーディングするため、高速のエンコーダを必要とし、エンコーダを構成する電気素子が有する速度の限界のため高速のエンコーダを実現することは困難である。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
従って、本発明の目的は、既存の低速の電気素子を使用しながらも高速のデュオバイナリーエンコーダを具現することができるデュオバイナリーエンコーダ及びこれを利用した光デュオバイナリー伝送装置を提供することにある。
【００２０】
また、本発明の目的は、擬似ランダムビットシーケンス(ＰＲＢＳ)に対する伝送特性の影響を受けない光デュオバイナリー伝送装置を提供することにある。
【００２１】
本発明の他の目的は、既存のフィードバック形態のプリコーダと電気的ローパスフィルターを使用せず、波長分散に強い特性を有する光デュオバイナリー伝送装置を提供することにある。
【課題を解決するための手段】
【００２２】
上記の目的を達成するために本発明に従うデュオバイナリーエンコーダは、Ｎ個チャネルのデータ入力信号の“０”の個数が偶数であるか奇数であるかを判別する判別部と、前記“０”の個数が偶数である場合、前記判別部の出力信号をトグルするトグル部と、前記Ｎ個のチャネルの中、所定のチャネルを基準にデータ入力信号に応じて残りのチャネルを位相変換(phase shift)するか否かを決定する中間信号生成部と、前記中間信号生成部の出力信号と前記データ入力信号に応じて移相させないデータグループと移相が必要なデータグループに分離して出力する位相分離部と、を含んで構成されることを特徴とする。
【００２３】
また、本発明の光デュオバイナリー伝送装置は、Ｎ個のデータ入力信号をパラレル処理(parallel processing)により移相させないデータグループと移相が必要なデータグループに分離して出力するエンコーダと、前記移相させないデータグループと移相が必要なデータグループをそれぞれ多重化する第１及び第２の多重化器と、前記第１及び第２の多重化器によりそれぞれ多重化された信号を結合して３-レベル信号を出力する結合器と、光搬送波を生成出力する光源と、前記３-レベル信号により前記光搬送波を光デュオバイナリー信号に変調させ出力する光変調器と、を含んで構成されることを特徴とする。
【発明の効果】
【００２４】
本発明に従うデュオバイナリーエンコーダは、時間多重化する前にパラレル処理を通じてコーディングすることにより、高速のデータによるボトルネック現象を、既存の低速の電気素子を使用しながらも防止することができる。
【００２５】
また、既存のフィードバック形態のエンコーダを使用しないことにより入力信号の個数に制限を受けない。
【００２６】
従って、本発明によるデュオバイナリーエンコーダを利用して光デュオバイナリー伝送装置を具現する場合、高速のプリコーダを使用しなくてもよい。また、電気的ローパスフィルターを使用せずデュオバイナリー信号が有する交差される位相特性を有するようにすることにより、擬似ランダムビットシーケンス(ＰＲＢＳ)に対する影響をなくすことができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に従う好適な一実施形態について、添付図を参照しつつ詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。
【００２８】
図５は、本発明の実施形態に従う光デュオバイナリー伝送装置の構成を示した図である。図５で、本発明の光デュオバイナリー伝送装置は、Ｎ個のデータ入力信号を符号化するエンコーダ１００と、符号化された信号を多重化する第１及び第２の多重化器２００、３００と、第１及び第２の多重化器の出力信号を結合する結合器(または加算器)４００と、前記結合器の出力信号を増幅する駆動増幅器５００と、搬送波を出力する光源(light source)６００と、マッハツェンダタイプの光強度変調器(Mach-Zehnder interferometer type optical intensity modulator)７００と、を含んで構成される。
【００２９】
エンコーダ１００は、Ｎ個のチャネルの入力信号をパラレル処理(parallel processing)により符号化する役割を遂行する。
【００３０】
図６は、本発明の第１の実施形態に従うパラレル処理を遂行するデュオバイナリーエンコーダ８００の構成を示した図であり、多重化する入力信号のチャネル数が４である場合を示す。参考に、図６には、図５の構成でエンコーダ１００の出力信号が入力される第１及び第２の多重化器２００、３００も共に示した。
【００３１】
図６を参照すると、入力信号がａ４ｎ+１、ａ４ｎ+２、ａ４ｎ+３、ａ４ｎ+４である場合は、ｂ４ｎ+１信号は、ａ４ｎ+１信号とｂ４ｎ+４信号が１データビットだけ、遅延器（DELAY）により時間遅延された信号とをＸＯＲした後、インバータを使用して反転させることにより得ることができ、ｂ４ｎ+２信号は、ｂ４ｎ+１信号とａ４ｎ+４信号をＸＯＲした後、インバータを使用して反転させることにより得ることができる。ｂ４ｎ+３、ｂ４ｎ+４信号も同様な方法に得ることができる。即ち、次のようなロジックを遂行するようになる。
【００３２】
【数１】
2005086823.tif 000003
ここで、ｂｎ信号は、入力信号が‘０’になるごとにトグル（反転）するためのものである。ｂｎ信号は、入力信号(ａｎ)を光デュオバイナリー信号に変換するとき、移相（phase shift）させない部分と１８０°移相させる部分を分けるためのものである。即ち、ｂｎ信号と入力信号(ａｎ)を論理積(ＡＮＤ)させることにより、最終的なｃｎ信号とｄｎ信号を得ることができる。
【００３３】
図６で、１データビットだけ時間遅延するためにＤ-フリップフロップ(Ｄ-ＦＦ)を使用することができ、ＸＯＲゲートでの時間遅延を補償するためにＸＯＲゲートが使用されない経路に他のＸＯＲゲートを挿入することができる。この場合、ＸＯＲゲートの一つの入力に‘０’レベル信号を入力すると、信号の変化なし時間遅延のみを補償することができる。
【００３４】
さらに、図５及び図６を参照すると、パラレル処理を通じて得たｃｎ信号とｄｎ信号を第１及び第２の多重化器２００、３００を利用してそれぞれ時間多重化すると、図４の信号Ｂ、Ｃのように移相させないデータ(０°)と１８０°移相が必要なデータにそれぞれ分離される。
【００３５】
位相分離された信号Ｂ、Ｃは、結合器(または加算器)４００により、３レベル信号Ｄになり、３レベル信号Ｄは、駆動増幅器５００により増幅されマッハツェンダタイプ光強度変調器(Mach-Zehnder interferometer type optical intensity modulator)７００の駆動信号として作用する。
【００３６】
さらに、図５を参照すると、レーザー光源６００から出力された搬送波は、マッハツェンダタイプの光強度変調器７００の駆動信号に応じて位相及び光強度変調され、２-レベルの光デュオバイナリー信号Ｅに出力される。
【００３７】
図７は、入力信号が‘１１０１０１１１１００１０１００’である場合、図６の入出力信号を示したものである。同図で、ａ４ｎ+１乃至ａ４ｎ+４までの入力信号を時間多重化させると、図４の入力信号と同一であることが分かる。また、パラレル処理を通じて得たｃｎ信号とｄｎ信号をそれぞれ時間多重化するようになると、図４の二つの出力信号(Ｂ及びＣ)と同一になることが分かる。即ち、図６により既存と同一の方法にコーディングが遂行されることを確認することができる。
【００３８】
上記第１の実施形態のデュオバイナリーエンコーダ８００は、簡単に実現することができる利点があるが、入力信号の個数ｎが増加することによってＸＯＲゲートで発生する時間遅延が累積され、１データビットよりさらに長い時間遅延が発生することがある。従って、第１の実施形態は入力信号の個数が小さい場合により効果的である。
【００３９】
このような入力信号の個数の制限は、最後のＸＯＲゲートからフィードバックが存在するからであり、フィードバックが存在しないと、入力信号の個数に制限がなくなり、多くの数の入力を同時に処理することにより低速の素子を使用しながらも所定の信号を生成することができる。
【００４０】
図８は、本発明に従うパラレル処理を遂行するデュオバイナリーエンコーダの第２の実施形態の構成を示したものであり、図９は、図８の入出力信号の例を示したものである。本実施形態は、フィードフォワード(feed-forward)方式を使用することにより入力信号の個数の制限をなくした場合として、入力信号の個数(Ｎ)が４である場合を例に示したものである。
【００４１】
図８を参照すると、デュオバイナリーエンコーダ９００は、判別部９１０、トグル部９２０、中間信号生成部９３０、位相分離部９４０、クロック信号(ＣＬＫ)を含んで構成される。
【００４２】
図８及び図９を参照すると、判別部９１０は、Ｎ個の入力信号中で、“０”が偶数個存在するか奇数個存在するかを判別する。例えば、入力信号の個数Ｎが偶数である場合、Ｎ個の入力信号中に‘０’の総個数が偶数であるか奇数であるかによってそれぞれ‘０’または‘１’を出力する。これに対する例として、図９に信号を示した。判別部９１０は、ＸＯＲゲートがピラミッド型に配置され、接続した構成であり、入力信号の個数が増加すると、ＸＯＲゲートの個数も増加する。入力信号Ｎが４である場合、判別部９１０は３個のＸＯＲゲート(ＸＯＲ１、ＸＯＲ２、ＸＯＲ３)で構成される。
【００４３】
トグル部９２０は、判別部９１０の出力信号が‘０’である場合、即ち、入力信号の“０”の個数が偶数である場合には、判別部９１０の出力信号をトグルさせる。トグル部９２０は、ＡＮＤゲート(ＡＮＤ１)とＴ-フリップフロップ(Toggle Flip-Flop:以下、Ｔ−ＦＦ)で構成され、判別部９１０の出力信号とクロック(ＣＬＫ)信号をＡＮＤ演算した後にＴ−ＦＦを経て、ｎ番目の出力信号ｂ４ｎ+４を生成する。判別部９１０の出力信号とクロック信号のＡＮＤ演算を通じて得た信号がＴ−ＦＦに入力され、信号の立ち上がりエッジ(rising edge:図９に矢印で図示)ごとにＴ−ＦＦで信号のトグルが発生する。
【００４４】
中間信号生成部９３０は、Ｎ個のチャネルの中からのｎ番目の出力信号ｂ４ｎ+４に基づき入力信号ａｎに従って、他のチャネルの位相を決定する部分であり、複数個のＸＯＲゲート(ＸＯＲ４、ＸＯＲ５、ＸＯＲ６)とインバータで構成される。
【００４５】
位相分離部９４０は、中間信号生成部９３０で生成された中間信号(ｂ４ｎ+１、ｂ４ｎ+２、ｂ４ｎ+３、ｂ４ｎ+４)と入力信号を光デュオバイナリー信号に変換するとき、移相させない部分と１８０°移相させる部分に分ける。位相分離部９４０は、複数のＡＮＤゲート(ＡＮＤ２乃至ＡＮＤ９)により実現することができる。
【００４６】
上記過程を通じて得られる出力信号(ｃｎ及びｄｎ)を多重化器２００、３００によりそれぞれ時間多重化するとき、図９に示したような出力信号(多重化器２００出力と多重化器３００出力)を得ることができる。さらに、この出力信号は、図４の出力信号(データ信号Ｂ、データ信号Ｃ)と、同一であることが分かる。
【００４７】
本実施形態のデュオバイナリーエンコーダも前記第１の実施形態と同様に、信号がＸＯＲゲートを通過することにより発生する時間遅延を補償するために、一つの入力に‘０’が印加される他のＸＯＲゲートを挿入することができる。また、ＡＮＤゲートでの時間遅延を補償するために、一つの入力に‘１’が印加される他のＡＮＤゲートを挿入することができ、さらに、Ｔ−ＦＦによる時間遅延を補償するためにＤ-ＦＦを使用して時間遅延を補償することができる。
【００４８】
上述した本発明の詳細な説明では、具体的な実施形態について説明したが、本発明の範囲を外れない限り、多様な変形が可能なことはもちろんである。したがって、本発明の範囲は説明した実施形態に限定して定められるものではなく、特許請求の範囲だけでなくこの特許請求の範囲と均等なものにより定められなければならない。
【図面の簡単な説明】
【００４９】
【図１】従来の光デュオバイナリー伝送装置の一構成例を示した図である。
【図２】図１の光デュオバイナリー伝送装置を利用した出力信号の例を示した図である。
【図３】従来の光デュオバイナリー伝送装置の他の構成例を示した図である。
【図４】図３のＡ、Ｂ、Ｃ、Ｄ、Ｅ各地点での出力信号を示した図である。
【図５】本発明の一実施形態に従う光デュオバイナリー伝送装置の構成を示した図である。
【図６】本発明に従うパラレル処理を遂行するデュオバイナリーエンコーダの第１の実施形態の構成を示した図である。
【図７】図６の入出力信号の例を示した図である。
【図８】本発明に従うパラレル処理を遂行するデュオバイナリーエンコーダの第２の実施形態の構成を示した図である。
【図９】図８の入出力信号の例を示した図である。
【符号の説明】
【００５０】
１００：エンコーダ
２００：多重化器
３００：多重化器
９００：デュオバイナリーエンコーダ
９１０：判別部
９２０：トグル部
９３０：中間信号生成部
９４０：位相分離部
【図１】
2005086823.tif 000004
【図２】
2005086823.tif 000005
【図３】
2005086823.tif 000006
【図４】
2005086823.tif 000007
【図５】
2005086823.tif 000008
【図６】
2005086823.tif 000009
【図７】
2005086823.tif 000010
【図８】
2005086823.tif 000011
【図９】
2005086823.tif 000012