(57)【要約】【課題】  修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った、タイミング悪化や配線混雑の抑制された回路の回路情報に修正することが自動的に且つ短期間で可能となる半導体集積回路の設計方法を提供する。【解決手段】  半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加される論理のセル（追加セル）を含む修正回路の回路情報と、マスクレイアウト設計上の各セルの配置座標の情報と、追加セルと予備セルの固有名の情報が入力されると、その追加セルに付与された仮の固有名を、その追加セルに接続されるセル群の重心座標から最近傍であって、その追加セルと同一論理の予備セルの固有名に置換する。【選択図】    図１
2005122225.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加された追加セルを含む修正回路の回路情報を入力する修正回路情報入力工程と、
前記マスクレイアウト設計上のセルおよび予備セルの配置座標の情報を入力するセル配置座標情報入力工程と、
前記追加セルに付与された固有名の情報を入力する追加セル固有名情報入力工程と、
前記予備セルの固有名の情報を入力する予備セル固有名情報入力工程と、
前記修正回路情報入力工程で入力された前記修正回路の回路情報のうちのセルの固有名の情報と前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報より、前記追加セルに接続するセルを探索し、そのセルの配置座標を前記セル配置座標情報入力工程で入力されたセルの配置座標の情報から探索するセル探索工程と、
前記セル探索工程で探索されたセルの配置座標を基に、その重心座標を算出する重心座標計算工程と、
前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報と、前記予備セル固有名情報入力工程で入力された前記予備セルの固有名の情報と、前記セル配置座標情報入力工程で入力された前記予備セルの配置座標の情報と、前記重心座標計算工程で算出された前記重心座標の情報を基に、前記追加セルと同一論理であって前記重心座標から最近傍の予備セルを探索する予備セル探索工程と、
前記修正回路情報入力工程で入力された前記修正回路の回路情報において、前記追加セルの固有名を前記予備セル探索工程で探索した予備セルの固有名に置換する予備セル置換工程と、
前記予備セル置換工程で得た回路情報を出力する回路情報出力工程と
を備えることを特徴とする半導体集積回路の設計方法。
【請求項２】
半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加された追加セルを含む修正回路の回路情報を入力する修正回路情報入力工程と、
前記マスクレイアウト設計上の予備セルおよび配線の配置座標の情報を入力する予備セル・配線配置座標情報入力工程と、
前記追加セルに付与された固有名の情報を入力する追加セル固有名情報入力工程と、
前記予備セルの固有名の情報を入力する予備セル固有名情報入力工程と、
前記修正回路情報入力工程で入力された前記修正回路の回路情報のうちのセルの固有名の情報と前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報より、前記追加セルに接続するセルを探索し、そのセル間の元の配線の配置座標を前記予備セル・配線配置座標情報入力工程で入力された配線の配置座標の情報から探索する配線探索工程と、
前記配線探索工程で探索された配線の配置座標を基に、その重心座標を算出する重心座標計算工程と、
前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報と、前記予備セル固有名情報入力工程で入力された前記予備セルの固有名の情報と、前記予備セル・配線配置座標情報入力工程で入力された前記予備セルの配置座標の情報と、前記重心座標計算工程で算出された前記重心座標の情報を基に、前記追加セルと同一論理であって前記重心座標から最近傍の予備セルを探索する予備セル探索工程と、
前記修正回路情報入力工程で入力された前記修正回路の回路情報において、前記追加セルの固有名を前記予備セル探索工程で探索した予備セルの固有名に置換する予備セル置換工程と、
前記予備セル置換工程で得た回路情報を出力する回路情報出力工程と
を備えることを特徴とする半導体集積回路の設計方法。
【請求項３】
半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加された追加セルを含む修正回路の回路情報を入力する修正回路情報入力工程と、
前記マスクレイアウト設計上のセル、予備セル、および配線の配置座標の情報を入力するセル・配線配置座標情報入力工程と、
前記追加セルに付与された固有名の情報を入力する追加セル固有名情報入力工程と、
前記予備セルの固有名の情報を入力する予備セル固有名情報入力工程と、
前記修正回路情報入力工程で入力された前記修正回路の回路情報のうちのセルの固有名の情報と前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報より、前記追加セルに接続するセルを探索し、そのセルの配置座標およびそのセル間の元の配線の配置座標を前記セル・配線配置座標情報入力工程で入力されたセルと配線の配置座標の情報から探索するセル・配線探索工程と、
前記セル・配線探索工程で探索されたセルと配線の配置座標を基に、その重心座標を算出する重心座標計算工程と、
前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報と、前記予備セル固有名情報入力工程で入力された前記予備セルの固有名の情報と、前記セル・配線配置座標情報入力工程で入力された前記予備セルの配置座標の情報と、前記重心座標計算工程で算出された前記重心座標の情報を基に、前記追加セルと同一論理であって前記重心座標から最近傍の予備セルを探索する予備セル探索工程と、
前記修正回路情報入力工程で入力された前記修正回路の回路情報において、前記追加セルの固有名を前記予備セル探索工程で探索した予備セルの固有名に置換する予備セル置換工程と、
前記予備セル置換工程で得た回路情報を出力する回路情報出力工程と
を備えることを特徴とする半導体集積回路の設計方法。
【請求項４】
請求項１乃至３のいずれかに記載の半導体集積回路の設計方法における前記予備セル探索工程において、前記追加セルと同一論理の予備セルとして、前記追加セルと同一機能・同一駆動力の予備セルもしくは前記追加セルと同一機能で駆動力の異なる予備セルを探索することを特徴とする半導体集積回路の設計方法。
【請求項５】
請求項１乃至４のいずれかに記載の半導体集積回路の設計方法において、指定距離の情報を入力する工程を備えさせ、前記予備セル探索工程にて、前記追加セルと同一論理であって前記重心座標との距離が前記指定距離以上離れている予備セルを探索するようにしたことを特徴とする半導体集積回路の設計方法。
【請求項６】
マスクレイアウト設計後の後工程にて追加する配線パターンが存在する場合に、該配線パターンの配線層と配置座標の情報を出力する配線層・配置座標情報出力工程と、
前記配線層・配置座標情報出力工程で出力された該配線パターンの配線層と配置座標の情報を基に配線除外領域を作成し、この配線除外領域とマスクレイアウト設計上の元の配線除外領域の情報を基に新たな配線除外領域を作成する配線除外領域作成工程と、
前記配線除外領域作成工程で作成された新たな配線除外領域を基に、マスクレイアウト設計の配線を変更する配線変更工程と
を備えることを特徴とする半導体集積回路のマスクレイアウト設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体集積回路のマスクレイアウト設計が完了した後に発生する論理変更に伴う回路修正のための半導体集積回路の設計方法、および半導体集積回路のマスクレイアウト設計方法に関する。
【背景技術】
【０００２】
近年の半導体集積回路の高速化・大規模化により、チップ上に集積される回路はますます高機能化、複雑化しており、一度の設計で仕様通りのシステムを実現することが困難になってきている。そのため、マスクレイアウト設計以降に仕様が変更される事例が多くなってきている。
【０００３】
そこで、マスクレイアウト設計後に論理変更が発生した場合でもある程度の規模までの変更であれば対応可能なように、予め回路中に予備のセルを挿入しておく事例が多い（例えば、特許文献１参照。）。このようにすれば、マスクレイアウト設計後に論理変更が発生した場合に、予め回路中に挿入・配置された予備セルを使用した回路修正を実施することで、比較的小さな回路修正の場合であれば配線層マスクのみの修正で対応できる。
【０００４】
しかしながら、従来の予備セルを利用した半導体集積回路の設計方法では、修正に必要な予備セルを人手で探索しなければならず、回路修正に時間がかかるという問題があった。
【特許文献１】特開２０００−５６４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記問題点に鑑み、半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加される論理のセル（追加セル）を含む修正回路の回路情報が入力されると、その追加セルに付与された仮の固有名を、その追加セルに接続されるセル群の重心座標、もしくはそれらのセル間の元の配線群の重心座標、もしくはセル群および配線群の重心座標から最近傍であって、その追加セルと同一論理の予備セルの固有名に置換することにより、修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った、タイミング悪化や配線混雑の抑制された回路の回路情報に修正することが自動的に且つ短期間で可能となる半導体集積回路の設計方法を提供することを目的とする。
【０００６】
また、追加セルと同一の機能・特性の予備セルを探索するだけではなく、同一機能で駆動能力の異なる予備セルも含めて探索することにより、タイミング悪化や配線混雑をより抑制することが可能となる半導体集積回路の設計方法を提供することを目的とする。
【０００７】
また、論理変更に伴い追加されたセルに接続されるセル群の重心座標、もしくはそれらのセル間の元の配線群の重心座標、もしくはセル群および配線群の重心座標から指定距離以上であって、追加セルと同一論理の予備セルを探索することにより、修正回路の回路情報を一定以上の遅延値を持つ回路の回路情報に修正することが自動的に且つ短期間で可能となり、ホールドタイミングエラー修正等に対応できる半導体集積回路の設計方法を提供することを目的とする。
【０００８】
一方、マスクレイアウト設計上の空き領域にダミーパターンを予め配置した場合、マスクレイアウト設計後の後工程にて論理変更に伴い追加された配線がダミーパターンと重複し、配線がショートするおそれがある。
【０００９】
そこで、本発明は、上記問題点に鑑み、マスクレイアウト設計後の後工程にて追加する配線の配線層と配置座標の情報およびマスクレイアウト設計上の元の配線除外領域の情報より新たな配線除外領域を作成して、マスクレイアウト設計の配線を自動的に変更することにより、マスクレイアウト設計後に追加された配線と元から配置されているダミーパターンが重複し、配線がショートすることを予防できる半導体集積回路のマスクレイアウト設計方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の請求項１記載の半導体集積回路の設計方法は、半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加された追加セルを含む修正回路の回路情報を入力する修正回路情報入力工程と、前記マスクレイアウト設計上のセルおよび予備セルの配置座標の情報を入力するセル配置座標情報入力工程と、前記追加セルに付与された固有名の情報を入力する追加セル固有名情報入力工程と、前記予備セルの固有名の情報を入力する予備セル固有名情報入力工程と、前記修正回路情報入力工程で入力された前記修正回路の回路情報のうちのセルの固有名の情報と前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報より、前記追加セルに接続するセルを探索し、そのセルの配置座標を前記セル配置座標情報入力工程で入力されたセルの配置座標の情報から探索するセル探索工程と、前記セル探索工程で探索されたセルの配置座標を基に、その重心座標を算出する重心座標計算工程と、前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報と、前記予備セル固有名情報入力工程で入力された前記予備セルの固有名の情報と、前記セル配置座標情報入力工程で入力された前記予備セルの配置座標の情報と、前記重心座標計算工程で算出された前記重心座標の情報を基に、前記追加セルと同一論理であって前記重心座標から最近傍の予備セルを探索する予備セル探索工程と、前記修正回路情報入力工程で入力された前記修正回路の回路情報において、前記追加セルの固有名を前記予備セル探索工程で探索した予備セルの固有名に置換する予備セル置換工程と、前記予備セル置換工程で得た回路情報を出力する回路情報出力工程とを備えることを特徴とする。
【００１１】
本発明の請求項２記載の半導体集積回路の設計方法は、半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加された追加セルを含む修正回路の回路情報を入力する修正回路情報入力工程と、前記マスクレイアウト設計上の予備セルおよび配線の配置座標の情報を入力する予備セル・配線配置座標情報入力工程と、前記追加セルに付与された固有名の情報を入力する追加セル固有名情報入力工程と、前記予備セルの固有名の情報を入力する予備セル固有名情報入力工程と、前記修正回路情報入力工程で入力された前記修正回路の回路情報のうちのセルの固有名の情報と前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報より、前記追加セルに接続するセルを探索し、そのセル間の元の配線の配置座標を前記予備セル・配線配置座標情報入力工程で入力された配線の配置座標の情報から探索する配線探索工程と、前記配線探索工程で探索された配線の配置座標を基に、その重心座標を算出する重心座標計算工程と、前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報と、前記予備セル固有名情報入力工程で入力された前記予備セルの固有名の情報と、前記予備セル・配線配置座標情報入力工程で入力された前記予備セルの配置座標の情報と、前記重心座標計算工程で算出された前記重心座標の情報を基に、前記追加セルと同一論理であって前記重心座標から最近傍の予備セルを探索する予備セル探索工程と、前記修正回路情報入力工程で入力された前記修正回路の回路情報において、前記追加セルの固有名を前記予備セル探索工程で探索した予備セルの固有名に置換する予備セル置換工程と、前記予備セル置換工程で得た回路情報を出力する回路情報出力工程とを備えることを特徴とする。
【００１２】
本発明の請求項３記載の半導体集積回路の設計方法は、半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加された追加セルを含む修正回路の回路情報を入力する修正回路情報入力工程と、前記マスクレイアウト設計上のセル、予備セル、および配線の配置座標の情報を入力するセル・配線配置座標情報入力工程と、前記追加セルに付与された固有名の情報を入力する追加セル固有名情報入力工程と、前記予備セルの固有名の情報を入力する予備セル固有名情報入力工程と、前記修正回路情報入力工程で入力された前記修正回路の回路情報のうちのセルの固有名の情報と前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報より、前記追加セルに接続するセルを探索し、そのセルの配置座標およびそのセル間の元の配線の配置座標を前記セル・配線配置座標情報入力工程で入力されたセルと配線の配置座標の情報から探索するセル・配線探索工程と、前記セル・配線探索工程で探索されたセルと配線の配置座標を基に、その重心座標を算出する重心座標計算工程と、前記追加セル固有名情報入力工程で入力された前記追加セルに付与された固有名の情報と、前記予備セル固有名情報入力工程で入力された前記予備セルの固有名の情報と、前記セル・配線配置座標情報入力工程で入力された前記予備セルの配置座標の情報と、前記重心座標計算工程で算出された前記重心座標の情報を基に、前記追加セルと同一論理であって前記重心座標から最近傍の予備セルを探索する予備セル探索工程と、前記修正回路情報入力工程で入力された前記修正回路の回路情報において、前記追加セルの固有名を前記予備セル探索工程で探索した予備セルの固有名に置換する予備セル置換工程と、前記予備セル置換工程で得た回路情報を出力する回路情報出力工程とを備えることを特徴とする。
【００１３】
本発明の請求項４記載の半導体集積回路の設計方法は、請求項１乃至３のいずれかに記載の半導体集積回路の設計方法における前記予備セル探索工程において、前記追加セルと同一論理の予備セルとして、前記追加セルと同一機能・同一駆動力の予備セルもしくは前記追加セルと同一機能で駆動力の異なる予備セルを探索することを特徴とする。
【００１４】
本発明の請求項５記載の半導体集積回路の設計方法は、請求項１乃至４のいずれかに記載の半導体集積回路の設計方法において、指定距離の情報を入力する工程を備えさせ、前記予備セル探索工程にて、前記追加セルと同一論理であって前記重心座標との距離が前記指定距離以上離れている予備セルを探索するようにしたことを特徴とする。
【００１５】
本発明の請求項６記載の半導体集積回路のマスクレイアウト設計方法は、マスクレイアウト設計後の後工程にて追加する配線パターンが存在する場合に、該配線パターンの配線層と配置座標の情報を出力する配線層・配置座標情報出力工程と、前記配線層・配置座標情報出力工程で出力された該配線パターンの配線層と配置座標の情報を基に配線除外領域を作成し、この配線除外領域とマスクレイアウト設計上の元の配線除外領域の情報を基に新たな配線除外領域を作成する配線除外領域作成工程と、前記配線除外領域作成工程で作成された新たな配線除外領域を基に、マスクレイアウト設計の配線を変更する配線変更工程とを備えることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加される論理のセル（追加セル）を含む修正回路の回路情報が入力されると、その追加セルに付与された仮の固有名を、その追加セルに接続されるセル群の重心座標、もしくはそれらのセル間の元の配線群の重心座標、もしくはセル群および配線群の重心座標から最近傍であって、その追加セルと同一論理の予備セルの固有名に置換するので、修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った、タイミング悪化や配線混雑の抑制された回路の回路情報に修正することが自動的に且つ短期間で実現できるようになる。
【００１７】
また、追加セルと同一の機能・特性の予備セルを探索するだけではなく、同一機能で駆動能力の異なる予備セルも含めて探索するので、タイミング悪化や配線混雑をより抑制することが可能となる。
【００１８】
また、論理変更に伴い追加されたセルに接続されるセル群の重心座標、もしくはそれらのセル間の元の配線群の重心座標、もしくはセル群および配線群の重心座標から指定距離以上であって、追加セルと同一論理の予備セルを探索するので、修正回路の回路情報を一定以上の遅延値を持つ回路の回路情報に修正することが自動的に且つ短期間で実現できるようになり、ホールドタイミングエラー修正等に対応できる。
【００１９】
また、マスクレイアウト設計後の後工程にて追加する配線の配線層と配置座標の情報およびマスクレイアウト設計上の元の配線除外領域の情報より新たな配線除外領域を作成して、マスクレイアウト設計の配線を自動的に変更するので、マスクレイアウト設計後に追加された配線と元から配置されているダミーパターンが重複し、配線がショートすることのない配線変更を自動的に且つ短期間で実現できるようになる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について、図面を交えて説明する。
（実施の形態１）
図１は、本実施の形態１における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図である。また、本装置１０の内部には、本実施の形態１における半導体集積回路の設計方法の手順を表すフローチャートを示す。
【００２１】
本装置は、半導体集積回路のマスクレイアウト設計完了後に発生する論理変更に伴い追加される論理のセルを含む修正回路の回路情報が入力されると、マスクレイアウト設計上には存在しないその追加されたセルの固有名をマスクレイアウト設計上に予め配置されている予備セルの固有名に自動的に置換する点に特徴がある。
【００２２】
図１において、修正回路情報入力工程１では、マスクレイアウト設計完了後に発生する論理変更に伴い追加される論理のセルを含む修正回路の回路情報（各セルの固有名やネットリストなど）が入力される。
【００２３】
セル配置座標情報入力工程２では、マスクレイアウト設計上の各セル（予備セルを含む）の配置座標の情報が、各セルの固有名などを含めて入力される。
追加セル固有名情報入力工程３では、論理変更に伴い回路上に追加されたセルに付与された固有名の情報が入力される。
【００２４】
予備セル固有名情報入力工程４では、予備セルの固有名の情報が入力される。
セル探索工程５では、修正回路情報入力工程１で入力された各セルの固有名の情報と追加セル固有名情報入力工程３で入力された追加セルの固有名の情報より、修正回路上で追加セルに接続されるセルを探索し、そのセルの固有名の情報とセル配置座標情報入力工程２で入力されたセルの配置座標の情報を基に、追加セルに接続されるセルのマスクレイアウト設計上での配置座標を探索する。
【００２５】
セル重心座標計算工程６では、セル探索工程５で探索された各セルの配置座標を基に、そのセル群の重心座標を算出する。
予備セル探索工程７では、追加セル固有名情報入力工程３で入力された追加セルの固有名の情報と、予備セル固有名情報入力工程４で入力された予備セルの固有名の情報と、セル配置座標情報入力工程２で入力されたマスクレイアウト設計上の予備セルの配置座標の情報と、セル重心座標計算工程６で算出されたマスクレイアウト設計上での重心座標の情報を基に、追加セルと同一の機能・特性であってその重心座標から最近傍の予備セルを探索する。
【００２６】
例えば、セルの固有名とその機能・特性が結び付けられて記憶されている記憶部から追加セルと予備セルそれぞれの機能・特性を得て、追加セルと同一の機能・特性の予備セルを探索し、その中から重心座標に最も近いものを探索するようにしてもよいし、また、重心座標に近い順に予備セルを探索していき、その予備セルの機能・特性と追加セルの機能・特性を比較していくようにしてもよい。
【００２７】
予備セル置換工程８では、修正回路情報入力工程１で入力された修正回路の回路情報において、追加セルの固有名を予備セル探索工程７で探索した予備セルの固有名に置換する。
【００２８】
回路情報出力工程９では、予備セル置換工程８の処理により得た回路情報を出力する。
続いて、図２を用いて上記フローチャートを具体的に説明する。図２は、上記フローチャートに沿って作成されたマスクレイアウト設計を示す。図２において、２２は追加セルを示す。但し、実際は、追加セルは修正回路上にのみ存在しマスクレイアウト設計上には存在しない。
【００２９】
また、２１、２３は追加セル２２に接続されるセル、２４は予備セル、２５はセル２１、２３の重心座標を示す。このセル２１、２３、予備セル２４は、実際にマスクレイアウト設計上に存在する。
【００３０】
まず、修正回路情報入力工程１において、修正回路の回路情報が入力される。ここでは、セル２１、セル２３の順に接続されていた回路を、論理の変更に伴い追加セル２２を追加してセル２１、追加セル２２、セル２３の順に接続されるように修正している。
【００３１】
次に、セル配置座標情報入力工程２において、マスクレイアウト設計上の各セルの配置座標の情報が、各セルの固有名などを含めて入力される。
次に、追加セル固有名情報入力工程３において、追加セル２２に付与された固有名の情報が入力される。
【００３２】
次に、予備セル固有名情報入力工程４において、予備セルの固有名の情報が入力される。
次に、セル探索工程５において、修正回路情報入力工程１で入力された各セルの固有名の情報と追加セル固有名情報入力工程３で入力された追加セル２４の固有名の情報より追加セル２４に接続されるセル２１、２３を探索し、そのセル２１、２３の固有名の情報とセル配置座標情報入力工程２で入力されたセルの配置座標の情報を基に、セル２１、２３のマスクレイアウト設計上での配置座標を探索する。
【００３３】
次に、セル重心座標計算工程６において、セル２１、２３の配置座標の重心座標を算出する。ここでは、セル２１、２３の配置座標の中心が重心座標２５になる。
次に、予備セル探索工程７において、追加セル固有名情報入力工程３で入力された追加セル２２の固有名の情報と、予備セル固有名情報入力工程４で入力された予備セルの固有名の情報と、セル配置座標情報入力工程２で入力されたマスクレイアウト設計上の予備セルの配置座標の情報と、セル重心座標計算工程６で算出されたマスクレイアウト設計上での重心座標２５の情報を基に、追加セル２２と同一の機能・特性であって重心座標２５から最近傍の予備セル２４を探索する。
【００３４】
次に、予備セル置換工程８では、修正回路情報入力工程１で入力された修正回路の回路情報において、追加セル２２の固有名を予備セル２４の固有名に置換する。
次に、回路情報出力工程９において、予備セル置換工程８の処理により得た回路情報を出力する。
【００３５】
本実施の形態１によれば、論理変更に伴い追加されるセルに仮の固有名を付与した回路情報と、マスクレイアウト設計上のセルの配置座標の情報と、追加セル・予備セルの固有名の情報を入力するのみで、論理変更に伴いセルが追加された修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った回路情報に自動的に変更するので、回路情報の修正にかかる時間を大幅に短縮することができる。また、追加セルに接続されるセル群から最近傍の予備セルを探索するので、タイミング悪化や配線混雑を抑制した回路修正が可能となる。
【００３６】
なお、追加セルと同一論理の予備セルに置換すればよいので、予備セル探索工程７において、追加セルと同一の機能・特性の予備セルを探索するだけではなく、同一機能で駆動能力の異なる予備セルも含めて探索するようにしてもよい。このようにすれば、タイミング悪化や配線混雑をより抑制した回路修正が可能となる。
【００３７】
（実施の形態２）
以下、本実施の形態２における半導体集積回路の設計方法について、図３、４を用いて説明する。図３は、本実施の形態２における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図である。また、本装置１０の内部には、本実施の形態２における半導体集積回路の設計方法の手順を表すフローチャートを示す。なお、前述した実施の形態１で説明した工程と同じ工程には同一の符号を付して、説明を省略する。実施の形態１と異なるのは、追加セルを、該追加セルに接続されるセル間の元の配線群の重心座標から最近傍の予備セルに置換する点である。
【００３８】
図３において、修正回路情報入力工程１では、修正回路の回路情報が入力される。
予備セル・配線配置座標情報入力工程３１では、マスクレイアウト設計上の各予備セルおよび各配線の配置座標の情報が、各セルの固有名と、各配線に接続するセルの端子名などを含めて入力される。
【００３９】
追加セル固有名情報入力工程３および予備セル固有名情報入力工程４では、追加セルに付与された固有名の情報と予備セルの固有名の情報が入力される。
配線探索工程３２では、まず実施の形態１で説明したセル探索工程５と同様に、修正回路上で追加セルに接続されるセルを探索し、そのセルの固有名の情報と予備セル・配線配置座標情報入力工程３１で入力された配線の配置座標の情報を基に、追加セルに接続されるセル間の元の配線のマスクレイアウト設計上での配置座標を探索する。
【００４０】
配線重心座標計算工程３３では、配線探索工程３２で探索された各配線の配置座標を基に、その配線群の重心座標を算出する。
予備セル探索工程７では、追加セルと同一の機能・特性であって、配線重心座標計算工程３３で算出された重心座標から最近傍の予備セルを探索する。
【００４１】
予備セル置換工程８および回路情報出力工程９では、追加セルの固有名を予備セル探索工程７で探索した予備セルの固有名に置換した回路情報を出力する。
続いて、図４を用いて上記フローチャートを具体的に説明する。図４は、上記フローチャートに沿って作成されたマスクレイアウト設計を示す。但し、前述した実施の形態１で説明した部材に対応する部材には同一の符号を付して、説明を省略する。
【００４２】
図４において、４１はセル２１、２３間の元の配線、４２は修正回路上のセル２１、追加セル２２間の配線、４３は修正回路上の追加セル２２、セル２３間の配線、４４は追加セル２２に接続されるセル２１、２３間の元の配線４１の配置座標の重心座標を示す。
【００４３】
まず、修正回路情報入力工程１において、修正回路の回路情報が入力される。
次に、予備セル・配線配置座標情報入力工程３１において、マスクレイアウト設計上の各予備セルおよび各配線の配置座標の情報が、各セルの固有名と、各配線に接続するセルの端子名などを含めて入力される。なお、配線の配置座標としては、図２に示す配線４１を例にすると、座標Ａ、Ｂ、Ｃが入力されることになる。但し、マスクレイアウト設計上の配線には幅があるが、この座標はその中心の座標となる。
【００４４】
次に、追加セル固有名情報入力工程３および予備セル固有名情報入力工程４において、追加セル２２に付与された固有名の情報と予備セルの固有名の情報が入力される。
次に、配線探索工程３２において、修正回路上で追加セル２２に接続されるセル２１、２３を探索し、このセル２１、２３の固有名の情報と予備セル・配線配置座標情報入力工程３１で入力された配線の配置座標の情報を基に、セル２１、２３間の元の配線４１のマスクレイアウト設計上での配置座標を探索する。
【００４５】
次に、配線重心座標計算工程３３において、配線４１の配置座標の重心座標を算出する。ここでは、座標Ａ、Ｂ間の中心と、座標Ｂ、Ｃ間の中心を結んだ点が重心座標４４となる。
【００４６】
次に、予備セル探索工程７において、追加セル２２と同一の機能・特性であって重心座標４４から最近傍の予備セル２４を探索する。
次に、予備セル置換工程８および回路情報出力工程９において、追加セル２２の固有名を予備セル２４の固有名に置換した回路情報を出力する。
【００４７】
本実施の形態２によれば、論理変更に伴い追加されるセルに仮の固有名を付与した回路情報と、マスクレイアウト設計上の配線の配置座標の情報と、追加セル・予備セルの固有名の情報を入力するのみで、論理変更に伴いセルが追加された修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った回路情報に自動的に変更するので、回路情報の修正にかかる時間を大幅に短縮することができる。また、追加セルに接続されるセル間の元の配線群から最近傍の予備セルを探索するので、タイミング悪化や配線混雑を抑制した回路修正が可能となる。
【００４８】
なお、追加セルと同一論理の予備セルに置換すればよいので、予備セル探索工程７において、追加セルと同一の機能・特性の予備セルを探索するだけではなく、同一機能で駆動能力の異なる予備セルも含めて探索するようにしてもよい。このようにすれば、タイミング悪化や配線混雑をより抑制した回路修正が可能となる。
【００４９】
（実施の形態３）
以下、本実施の形態３における半導体集積回路の設計方法について、図５、６を用いて説明する。図５は本実施の形態３における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図である。また、本装置１０の内部には、本実施の形態３における半導体集積回路の設計方法の手順を表すフローチャートを示す。なお、前述した実施の形態１、２で説明した工程と同じ工程には同一の符号を付して、説明を省略する。実施の形態１、２と異なるのは、追加セルを、該追加セルに接続されるセル群およびそのセル間の元の配線群の重心座標から最近傍の予備セルに置換する点である。
【００５０】
図５において、修正回路情報入力工程１では、修正回路の回路情報が入力される。
セル・配線配置座標情報入力工程５１では、マスクレイアウト設計上の各セル（予備セルを含む）および各配線の配置座標の情報が、各セルの固有名と、各配線に接続するセルの端子名などを含めて入力される。
【００５１】
追加セル固有名情報入力工程３および予備セル固有名情報入力工程４では、追加セルに付与された固有名の情報と予備セルの固有名の情報が入力される。
セル・配線探索工程５２では、まず実施の形態１で説明したセル探索工程５と同様に、修正回路上で追加セルに接続されるセルを探索し、そのセルの固有名の情報とセル・配線配置座標情報入力工程５１で入力されたセルおよび配線の配置座標の情報を基に、追加セルに接続されるセルの配置座標、およびそのセル間の元の配線の配置座標を探索する。
【００５２】
重心座標計算工程５３では、セル・配線探索工程５２で探索された各セルと各配線の配置座標を基に、そのセル群および配線群の重心座標を算出する。
予備セル探索工程７では、追加セルと同一の機能・特性であって、重心座標計算工程５３で算出された重心座標から最近傍の予備セルを探索する。
【００５３】
予備セル置換工程８および回路情報出力工程９では、追加セルの固有名を予備セル探索工程７で探索した予備セルの固有名に置換した回路情報を出力する。
続いて、図６を用いて上記フローチャートを具体的に説明する。図６は、上記フローチャートに沿って作成されたマスクレイアウト設計を示す。但し、前述した実施の形態１、２で説明した部材に対応する部材には同一の符号を付して、説明を省略する。この図６は図４と比較して重心座標６１の座標のみが異なる。
【００５４】
図６では、重心座標６１は、追加セル２２に接続されるセル２１、２３の配置座標およびセル２１、２３間の元の配線４１の配置座標を基に算出される。なお、実施の形態２と同様に、配線４１の配置座標は、座標Ａ、Ｂ、Ｃで表される。
【００５５】
本実施の形態３によれば、論理変更に伴い追加されるセルに仮の固有名を付与した回路情報と、マスクレイアウト設計上のセルと配線の配置座標の情報と、追加セル・予備セルの固有名の情報を入力するのみで、論理変更に伴いセルが追加された修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った回路情報に自動的に変更するので、回路情報の修正にかかる時間を大幅に短縮することができる。また、追加セルに接続されるセル群とそれらのセル間の元の配線群から最近傍の予備セルを探索するので、タイミング悪化や配線混雑を抑制した回路修正が可能となる。
【００５６】
なお、追加セルと同一論理の予備セルに置換すればよいので、予備セル探索工程７において、追加セルと同一の機能・特性の予備セルを探索するだけではなく、同一機能で駆動能力の異なる予備セルも含めて探索するようにしてもよい。このようにすれば、タイミング悪化や配線混雑をより抑制した回路修正が可能となる。
【００５７】
（実施の形態４）
以下、本実施の形態４における半導体集積回路の設計方法について、図７を用いて説明する。図７は、本実施の形態４における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図である。また、本装置１０の内部には、本実施の形態４における半導体集積回路の設計方法の手順を表すフローチャートを示す。なお、前述した実施の形態１で説明した工程と同じ工程には同一の符号を付して、説明を省略する。実施の形態１と異なるのは、追加セルを、該追加セルに接続されるセル群の重心座標から指定距離以上離れた予備セルに置換する点である。
【００５８】
図７において、修正回路情報入力工程１では修正回路の回路情報が入力され、セル配置座標情報入力工程２では、マスクレイアウト設計上の各セル（予備セルを含む）の配置座標の情報が入力される。
【００５９】
追加セル固有名情報および指定距離情報入力工程７１では、追加セルに付与された固有名の情報と、指定距離の情報が入力される。
予備セル固有名情報入力工程４では、予備セルの固有名の情報が入力される。また、セル探索工程５では、追加セルに接続されるセルの配置座標を探索し、セル重心座標計算工程６では、追加セルに接続されるセル群の重心座標を算出する。
【００６０】
予備セル探索工程７２では、実施の形態１における予備セル探索工程７とほぼ同様に、追加セルと同一の機能・特性の予備セルであって、セル重心座標計算工程６で算出された重心座標から追加セル固有名情報および指定距離情報入力工程７１で入力された指定距離以上離れた予備セルのうちの最近傍の予備セルを探索する。
【００６１】
予備セル置換工程８および回路情報出力工程９では、追加セルの固有名を予備セル探索工程７２で探索した予備セルの固有名に置換した回路情報を出力する。
本実施の形態４によれば、論理変更に伴い追加されるセルに仮の固有名を付与した回路情報と、マスクレイアウト設計上のセルの配置座標の情報と、追加セル・予備セルの固有名の情報と、指定距離の情報を入力するのみで、論理変更に伴いセルが追加された修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った回路情報に自動的に変更するので、回路情報の修正にかかる時間を大幅に短縮することができる。
【００６２】
また、論理変更に伴い追加されたセルに接続されるセル群の重心座標から指定距離以上離れた予備セルを探索し、追加セルの固有名をその予備セルの固有名に置換した回路情報を作成するので、一定以上の遅延値を持つ回路修正が可能となり、ホールドタイミングエラー修正等の回路修正に対応可能となる。
【００６３】
なお、本実施の形態４では、指定距離の情報を追加セルの固有名情報入力時に入力するように構成したが、無論、これに限るものではない。
また、無論、追加セルと同一の機能・特性の予備セルを探索するだけではなく、同一機能で駆動能力の異なる予備セルも含めて探索するようにしてもよい。
【００６４】
（実施の形態５）
以下、本実施の形態５における半導体集積回路の設計方法について、図８を用いて説明する。図８は、本実施の形態５における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図である。また、本装置１０の内部には、本実施の形態５における半導体集積回路の設計方法の手順を表すフローチャートを示す。なお、前述した実施の形態２、４で説明した工程と同じ工程には同一の符号を付して、説明を省略する。実施の形態２、４と異なるのは、追加セルを、該追加セルに接続されるセル間の元の配線群の重心座標から指定距離以上離れた予備セルに置換する点である。
【００６５】
図８において、修正回路情報入力工程１では、修正回路の回路情報が入力され、予備セル・配線配置座標情報入力工程３１では、マスクレイアウト設計上の各予備セルおよび各配線の配置座標の情報が入力される。
【００６６】
追加セル固有名情報および指定距離情報入力工程７１では、追加セルに付与された固有名の情報と指定距離の情報が入力され、予備セル固有名情報入力工程４では、予備セルの固有名の情報が入力される。
【００６７】
配線探索工程３２では、追加セルに接続されるセル間の元の配線の配置座標を探索し、配線重心座標計算工程３３では、追加セルに接続されるセル間の元の配線群の重心座標を算出する。
【００６８】
予備セル探索工程７２では、追加セルと同一の機能・特性の予備セルであって、配線重心座標計算工程３３で算出された重心座標から追加セル固有名情報および指定距離情報入力工程７１で入力された指定距離以上離れた予備セルのうちの最近傍の予備セルを探索する。
【００６９】
予備セル置換工程８および回路情報出力工程９では、追加セルの固有名を予備セル探索工程７２で探索した予備セルの固有名に置換した回路情報を出力する。
本実施の形態５によれば、論理変更に伴い追加されるセルに仮の固有名を付与した回路情報と、マスクレイアウト設計上の配線の配置座標の情報と、追加セル・予備セルの固有名の情報と、指定距離の情報を入力するのみで、論理変更に伴いセルが追加された修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った回路情報に自動的に変更するので、回路情報の修正にかかる時間を大幅に短縮することができる。
【００７０】
また、論理変更に伴い追加されたセルに接続されるセル間の元の配線群の重心座標から指定距離以上離れた予備セルを探索し、追加セルの固有名をその予備セル固有名に置換した回路情報を作成するので、一定以上の遅延値を持つ回路修正が可能となり、ホールドタイミングエラー修正等の回路修正に対応可能となる。
【００７１】
なお、本実施の形態５では、指定距離の情報を追加セルの固有名情報入力時に入力するように構成したが、無論、これに限るものではない。
また、無論、追加セルと同一の機能・特性の予備セルを探索するだけではなく、同一機能で駆動能力の異なる予備セルも含めて探索するようにしてもよい。
【００７２】
（実施の形態６）
以下、本実施の形態６における半導体集積回路の設計方法について、図９を用いて説明する。図９は、本実施の形態６における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図である。また、本装置１０の内部には、本実施の形態６における半導体集積回路の設計方法の手順を表すフローチャートを示す。なお、前述した実施の形態３、４、５で説明した工程と同じ工程には同一の符号を付して、説明を省略する。実施の形態３、４、５と異なるのは、追加セルを、該追加セルに接続されるセル群およびそのセル間の元の配線群の重心座標から指定距離以上の予備セルに置換する点である。
【００７３】
図９において、修正回路情報入力工程１では、修正回路の回路情報が入力され、セル・配線配置座標情報入力工程５１では、マスクレイアウト設計上の各セル（予備セルを含む）および各配線の配置座標の情報が入力される。
【００７４】
追加セル固有名情報および指定距離情報入力工程７１では、追加セルに付与された固有名の情報と指定距離の情報が入力され、予備セル固有名情報入力工程４では、予備セルの固有名の情報が入力される。
【００７５】
セル・配線探索工程５２では、追加セルに接続されるセルの配置座標、およびそのセル間の元の配線の配置座標を探索し、重心座標計算工程５３では、セル・配線探索工程５２で探索されたセル群および配線群の重心座標を算出する。
【００７６】
予備セル探索工程７２では、追加セルと同一の機能・特性の予備セルであって、重心座標計算工程５３で算出された重心座標から追加セル固有名情報および指定距離情報入力工程７１で入力された指定距離以上離れた予備セルのうちの最近傍の予備セルを探索する。
【００７７】
予備セル置換工程８および回路情報出力工程９では、追加セルの固有名を予備セル探索工程７２で探索した予備セルの固有名に置換した回路情報を出力する。
本実施の形態６によれば、論理変更に伴い追加されるセルに仮の固有名を付与した回路情報と、マスクレイアウト設計上のセルと配線の配置座標の情報と、追加セル・予備セルの固有名の情報と、指定距離の情報を入力するのみで、論理変更に伴いセルが追加された修正回路の回路情報をマスクレイアウト設計のセル・レイアウトに沿った回路情報に自動的に変更するので、回路情報の修正にかかる時間を大幅に短縮することができる。
【００７８】
また、論理変更に伴い追加されたセルに接続されるセル群、およびそれらのセル間の元の配線群の重心座標から指定距離以上離れた予備セルを探索し、追加セルの固有名をその予備セルの固有名に置換した回路情報を作成するので、一定以上の遅延値を持つ回路修正が可能となり、ホールドタイミングエラー修正等の回路修正に対応可能となる。
【００７９】
なお、本実施の形態６では、指定距離の情報を追加セルの固有名情報入力時に入力するように構成したが、無論、これに限るものではない。
また、無論、追加セルと同一の機能・特性の予備セルを探索するだけではなく、同一機能で駆動能力の異なる予備セルも含めて探索するようにしてもよい。
【００８０】
（実施の形態７）
以下、本実施の形態７における半導体集積回路のマスクレイアウト設計方法について、図１０を用いて説明する。図１０は、本実施の形態７における半導体集積回路のマスクレイアウト設計方法の実現を図るためのマスクレイアウト設計装置を表す図である。また、本装置１００の内部には、本実施の形態７における半導体集積回路のマスクレイアウト設計方法の手順を表すフローチャートを示す。本装置は、マスクレイアウト設計後の後工程にて追加する配線を考慮してマスクレイアウト設計上の配線を自動的に変更する点に特徴がある。
【００８１】
図１０において、配線層・配置座標情報出力工程１０１では、マスクレイアウト設計工程後の後工程にて追加する配線パターンが存在する場合に、該配線パターンの配線層情報および該配線パターンの配置座標情報を出力する。
【００８２】
配線層・配置座標情報入力工程１０２では、配線層・配置座標情報出力工程１０１で出力された該配線パターンの配線層情報および該配線パターンの配置座標情報をマスクレイアウト設計情報に入力する。
【００８３】
配線除外領域作成工程１０３では、配線層・配置座標情報入力工程１０２で入力された該配線パターンの配線層情報および該配線パターンの配置座標情報を基に配線除外領域を作成し、この配線除外領域とマスクレイアウト設計上の元の配線除外領域の情報を基に新たな配線除外領域を作成する。
【００８４】
配線変更工程１０４では、配線除外領域作成工程１０３で作成された配線除外領域を基に、マスクレイアウト設計の配線を変更する。
本実施の形態７によれば、マスクレイアウト設計後の後工程にて追加する配線の配線層と配線座標の情報およびマスクレイアウト設計上の元の配線領域の情報より新たな配線除外領域を作成して、マスクレイアウト設計情報の配線を自動的に変更するので、マスクレイアウト設計後に追加された配線と元から配置されているダミーパターンが重複し、配線がショートすることを予防でき、マスクレイアウト設計を効率的に修正することが可能となる。
【産業上の利用可能性】
【００８５】
半導体集積回路のマスクレイアウト設計が完了した後に発生する論理変更に伴い論理のセルを追加して行う回路修正に適用できる。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施の形態１における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図
【図２】同半導体集積回路の設計方法に沿って作成されたマスクレイアウト設計を示す図
【図３】本発明の実施の形態２における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図
【図４】同半導体集積回路の設計方法に沿って作成されたマスクレイアウト設計を示す図
【図５】本発明の実施の形態３における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図
【図６】同半導体集積回路の設計方法に沿って作成されたマスクレイアウト設計を示す図
【図７】本発明の実施の形態４における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図
【図８】本発明の実施の形態５における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図
【図９】本発明の実施の形態６における半導体集積回路の設計方法の実現を図るための半導体集積回路設計装置を表す図
【図１０】本発明の実施の形態７における半導体集積回路のマスクレイアウト設計方法の実現を図るためのマスクレイアウト設計装置を表す図
【符号の説明】
【００８７】
２１，２３    セル
２２          追加セル
２４          予備セル
２５，４４，６１    重心座標
４１〜４３    配線
【図１】
2005122225.tif 000003
【図２】
2005122225.tif 000004
【図３】
2005122225.tif 000005
【図４】
2005122225.tif 000006
【図５】
2005122225.tif 000007
【図６】
2005122225.tif 000008
【図７】
2005122225.tif 000009
【図８】
2005122225.tif 000010
【図９】
2005122225.tif 000011
【図１０】
2005122225.tif 000012