(57)【要約】【課題】  半導体装置の製造過程で加工基板に貼り合わされて使用される支持基板について、搬送の安定化に適したものを提供する。【解決手段】  支持基板５０は、半導体装置の製造過程で加工基板１０に貼り合わされて使用される。支持基板５０における加工基板１０に貼り合わされる側とは反対側の面５０ａに、光検出用の膜を形成する。【選択図】  図１
2005183689.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造過程で加工基板に貼り合わされて使用される支持基板であって、
前記加工基板に貼り合わされる側とは反対側の面に、光検出用の膜が形成されていることを特徴とする支持基板。
【請求項２】
前記膜は、導体膜または半導体膜であることを特徴とする請求項１に記載の支持基板。
【請求項３】
前記膜は、前記面における全面または周縁部に形成されていることを特徴とする請求項１または請求項２に記載の支持基板。
【請求項４】
半導体装置の製造過程で加工基板に貼り合わされて使用される支持基板であって、
静電吸着可能となる処理が施されていることを特徴とする支持基板。
【請求項５】
前記加工基板に貼り合わされる面の反対面に、導体膜または半導体膜が形成されていることを特徴とする請求項４に記載の支持基板。
【請求項６】
不純物を含有するガラスからなることを特徴とする請求項４に記載の支持基板。
【請求項７】
半導体装置の製造過程で加工基板に貼り合わされて使用される支持基板であって、
前記加工基板に貼り合わされる面とは反対側の面に、光検出かつ静電吸着用の膜が形成されていることを特徴とする支持基板。
【請求項８】
前記膜は、導体膜または半導体膜であることを特徴とする請求項７に記載の支持基板。
【請求項９】
前記膜は、前記面における全面または周縁部に形成されていることを特徴とする請求項７または請求項８に記載の支持基板。
【請求項１０】
半導体装置の製造過程で使用される加工基板と、請求項１から請求項９のいずれかに記載の搬送支持体と、前記加工基板と前記搬送支持体とを貼り合わせるための樹脂層と、を有してなることを特徴とする搬送体。
【請求項１１】
前記樹脂層は、耐ドライエッチング性の高い材料からなることを特徴とする請求項１０に記載の搬送体。
【請求項１２】
前記樹脂層は、熱伝導性の高い材料からなることを特徴とする請求項１０または請求項１１に記載の搬送体。
【請求項１３】
請求項１０から請求項１２のいずれかに記載の搬送体を用いて、加工基板に対して所定の処理を行う工程を有することを特徴とする半導体製造装置の製造方法。
【請求項１４】
前記所定の処理は、前記加工基板の一面を機械的に研磨する処理と、前記加工基板の一面をドライエッチングする処理との少なくとも一方を含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
集積回路が形成された半導体基板と、前記半導体基板を貫通する電極とを有する半導体装置を製造することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
請求項１３から請求項１５のいずれかに記載の半導体装置の製造方法を使用して製造されたことを特徴とする半導体装置。
【請求項１７】
請求項１６に記載の半導体装置が実装されていることを特徴とする回路基板。
【請求項１８】
請求項１６に記載の半導体装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器に関する。
【背景技術】
【０００２】
携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal Data Assistance）などの携帯型の電子機器には、小型化及び軽量化が要求されている。これにともなって、上述した電子機器における半導体チップの実装スペースも制限され、半導体チップの高密度実装が課題となっている。そこで、半導体チップ同士を積層し、各半導体チップ間を配線接続することで、半導体チップの高密度実装を図る三次元実装技術が提案されている（例えば、特許文献１参照）。
【０００３】
例えば、上記した三次元実装技術に適用される半導体チップの製造過程において、加工基板の補強のために、加工基板に対して別の基板（支持基板）を一時的に装着する技術がある。この補強用の支持基板を装着する技術としては、例えば、加工基板と支持基板とを接合材を介して貼り合わせる技術がある（例えば、特許文献２参照）。
【特許文献１】特開２００２−２５９４８号公報
【特許文献２】特開２００２−３７３８７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
加工基板と支持基板とを接合材を介して貼り合わせる技術では、接合材を光照射することを目的として、支持基板が、光を透過するガラスからなる場合が多い。なお、上述した接合材に対する光照射は、例えば、加工基板から支持基板を剥離する際に、接合材に対して剥離を促すエネルギーを付与するために用いられる。
【０００５】
ところが、ガラス部材は、基板搬送用のシステムで汎用的に用いられている光検出センサでは検出が不安定である。そのため、ガラスからなる支持基板を装着した加工基板を搬送すると、加工基板の位置が正確に検出できず、搬送不具合を招くおそれがある。
【０００６】
また、近年、半導体装置の製造過程に用いられる搬送システムでは、静電気力を利用した吸着技術が多く用いられている。ところが、絶縁体であるガラスは静電吸着されにくく、ガラスからなる支持基板を装着した加工基板を、静電吸着技術を利用した搬送システムにおいて安定して搬送するのが難しいという課題があった。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、搬送の安定化に適した支持基板及びこの支持基板を備えた搬送体を提供することを目的とする。
また、本発明は、上記支持基板を使用した半導体装置の製造方法、及びこの製造方法を使用して製造される半導体装置、回路基板及び電子機器の提供を目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の第１の支持基板は、半導体装置の製造過程で加工基板に貼り合わされて使用される支持基板であって、前記加工基板に貼り合わされる側とは反対側の面に、光検出用の膜が形成されていることを特徴とする。
上記の支持基板において、前記膜としては、例えば、導体膜または半導体膜が挙げられる。
この場合、前記膜は、前記面における全面または周縁部に形成されているのが望ましい。
【０００９】
本発明の第２の支持基板は、半導体装置の製造過程で加工基板に貼り合わされて使用される支持基板であって、静電吸着可能となる処理が施されていることを特徴とする。
上記の支持基板において、前記加工基板に貼り合わされる面の反対面に、導体膜または半導体膜が形成されているとよい。
あるいは、上記の支持基板が、不純物を含有するガラスからなるとよい。
【００１０】
本発明の第３の支持基板は、半導体装置の製造過程で加工基板に貼り合わされて使用される支持基板であって、前記加工基板に貼り合わされる面とは反対側の面に、光検出かつ静電吸着用の膜が形成されていることを特徴とする。
上記の支持基板において、前記膜としては、例えば、導体膜または半導体膜が挙げられる。
この場合、前記膜は、前記面における全面または周縁部に形成されているのが望ましい。
【００１１】
本発明の搬送体は、半導体装置の製造過程で使用される加工基板と、上述した搬送支持体と、前記加工基板と前記搬送支持体とを貼り合わせるための樹脂層と、を有してなることを特徴とする。
この場合、前記樹脂層は、耐ドライエッチング性の高い材料からなるのが望ましい。
あるいは、前記樹脂層は、熱伝導性の高い材料からなるのが望ましい。
【００１２】
本発明の半導体製造装置の製造方法は、上述した搬送体を用いて、加工基板に対して所定の処理を行う工程を有することを特徴とする。
前記所定の処理としては、例えば、前記加工基板の一面を機械的に研磨する処理と、前記加工基板の一面をドライエッチングする処理との少なくとも一方を含む。
これらの処理工程を含む製造方法は、例えば、集積回路が形成された半導体基板と、前記半導体基板を貫通する電極とを有する半導体装置の製造に適用される。
【００１３】
本発明の半導体装置は、上述した半導体装置の製造方法を使用して製造されたことを特徴とする。
また、本発明の回路基板は、上述した半導体装置が実装されていることを特徴とする。
また、本発明の電子機器は、上述した半導体装置を備えたことを特徴とする。
【００１４】
ここで、前述したように、半導体装置の製造過程で加工基板に貼り合わされて使用される支持基板は、透過体でありかつ絶縁体であるガラスからなる場合が多い。
支持基板がガラスなどの透過体であっても、加工基板と貼り合わされる側とは反対側の面に、光検出用の膜が形成されていることにより、その支持基板の位置を光検出することが可能となる。その結果、加工基板と支持基板とを貼り合わせた搬送体の位置を高い精度で検出し、その検出結果に基づいて、その搬送体を安定して搬送させることが可能となる。
【００１５】
この技術は、加工基板に比べて支持基板のサイズが同程度か大きく、検出センサに対して、加工基板が隠れる場合にも好ましく適用される。すなわち、加工基板に比べて支持基板のサイズが同程度か大きい場合にあっても、上記光検出用の膜を検出することで、加工基板の位置を良好に検出することが可能である。なお、加工基板に比べて支持基板のサイズが大きいことにより、加工基板の縁部が支持基板からはみ出すことが確実に防止され、加工基板が他の物体に接触して割れなどの不具合が発生するのが防止される。
【００１６】
上記の支持基板において、例えば、前記膜が、Ａｌ等からなる導体膜、またはポリシリコン（Poly-Ｓｉ）等からなる半導体膜であることにより、良好な光検出が可能となる。
【００１７】
この場合、前記膜が、例えば、前記面における全面または周縁部に形成されることにより、支持基板の縁部（エッジ）の位置検出が可能となる結果、支持基板（及び搬送体）の位置を良好に検出することが可能となる。
【００１８】
一方、支持基板がガラスなどの絶縁体からなる場合にあっても、その支持基板に静電吸着可能となる処理が施されていることにより、静電吸着技術を用いた搬送が可能となる。静電吸着技術は、搬送の安定化、加工基板の大サイズ化、パーティクルの低減化などを図りやすいという利点を有する。
【００１９】
例えば、前記加工基板に貼り合わされる面の反対面に、Ａｌ等からなる導体膜またはポリシリコン（Poly-Ｓｉ）等からなる半導体膜が形成されていることにより、その支持基板が静電吸着可能となる。
あるいは、不純物を含有するガラスからなることにより、その支持基板が静電吸着可能となる。
【００２０】
ここで、支持基板に、Ａｌ等からなる導体膜またはポリシリコン（Poly-Ｓｉ）等からなる半導体膜を形成する技術は、光検出と静電吸着との双方を実現可能とするものである。
すなわち、支持基板がガラスなどの透過体でありかつ絶縁体である場合にあっても、加工基板に貼り合わされる面とは反対側の面に、導体膜または半導体膜が形成されていることにより、その支持基板の位置検出と静電吸着とがともに可能となる。その結果、この支持基板では、上記光検出による利点と上記静電吸着による利点との双方を得ることが可能となる。
【００２１】
また、上記支持基板は、例えば、樹脂層を介して加工基板と貼り合わされた搬送体として使用される。
【００２２】
上記の搬送体においては、樹脂層が耐ドライエッチング性の高い材料からなることにより、ドライエッチング処理の工程において、樹脂層の破壊が抑制され、搬送不具合の発生が防止される。
【００２３】
また、上記の搬送体において、樹脂層が熱伝導性の高い材料からなることにより、搬送体全体の熱伝導性が向上し、加工基板に対する熱を伴う処理の効率の向上が図られる。例えば、ドライエッチング処理の工程において、搬送体全体の熱伝導性が向上することにより、安定したエッチング特性を得ることが可能となる。
【００２４】
また、上記の搬送体を使用する半導体製造装置の製造方法は、搬送体を安定して搬送させることが可能であることから、処理の安定化が図られる。
【００２５】
搬送体を使用する処理としては、例えば、前記加工基板の一面を機械的に研磨する処理や、前記加工基板の一面をドライエッチングする処理などが挙げられ、これらの処理工程を含む製造過程を経ることで、例えば、集積回路が形成された半導体基板と、前記半導体基板を貫通する電極とを有する半導体装置を製造することができる。
【００２６】
上記半導体装置の製造方法を使用して製造された半導体装置は、安定した品質を得ることが可能である。
また、上記半導体装置が実装されている回路基板も同様に、安定した品質を得ることができる。
また、上記半導体装置を備えた電子機器も同様に、安定した品質を得ることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態例について図面を参照して説明する。
ここで、図１は、本発明に係る支持基板及び搬送体を模式的に示す斜視図、図２は、図１の搬送体を裏面側から見た平面図、図３は、静電吸着技術を用いた基板保持装置を示す図、図４は、支持基板及び搬送体の他の形態例を示しかつ図１の搬送体を裏面側から見た平面図、図５は、半導体チップの電極部分の側面断面図、図６から図１０は半導体チップの製造方法の説明図、図１１は、半導体装置の積層状態の説明図、図１２及び図１３は、再配線の説明図、図１４は、回路基板の説明図、図１５は、電子機器の一例である携帯電話の斜視図である。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
【００２８】
（搬送支持体及び搬送体）
まず、本発明に係る支持基板及び搬送体の実施形態について、図１から図４を参照して説明する。
支持基板５０は、後述する半導体装置の製造方法における所定の処理工程（後述する研磨工程及びドライエッチング処理工程）において、半導体基板１０の補強あるいは保護等を目的として、加工基板としての半導体基板１０に貼り合わされ、搬送体５５の形態で使用されるものである。
【００２９】
搬送体５５は、上記支持基板５０と半導体基板１０とを、樹脂層５２及び剥離層５３を介して一体的に接合した構成からなる。なお、樹脂層５２は、半導体基板１０表面の凹凸を吸収しかつ半導体基板１０と支持基板５０とを接合するために用いられ、剥離層５３は、上記所定の処理工程の後、半導体基板１０から支持基板５０を剥離させるために用いられるものである。
【００３０】
支持基板５０の形成材料として、本例では、光を透過する透過部材であるガラスが用いられている。透過部材であるガラスを用いるのは、半導体基板１０から支持基板５０を剥離する際に、支持基板５０の裏面５０ａに照射される剥離エネルギーを有する光を、剥離層５３に確実に到達させるためである。
【００３１】
支持基板５０の平面形状は、半導体基板１０に応じて定められている。本例では、半導体基板１０及び支持基板５０の各平面形状ががともに同じ略円形であり、また、半導体基板１０に比べて、支持基板５０の外径が大きい。支持基板５０の外径が半導体基板１０に比べて大きいのは、半導体基板１０と支持基板５０との貼り合わせ時において、両者の中心位置がわずかにずれた場合でも、支持基板５０から半導体基板１０の縁部がはみ出ないようにするためである。このように、本例では、半導体基板１０の縁部のはみ出しが防止されることで、搬送体５５の搬送時あるいは半導体基板１０に対する所定の処理時において、例えば半導体基板１０の縁が他の物体と接触して破損するなどの不具合の発生が防止される。
【００３２】
また、図２の平面図に示すように、支持基板５０の裏面５０ａには、搬送装置や処理装置で使用される検出センサで光検出可能な膜５６が形成されている。本例では、支持基板５０の裏面５０ａの周縁部に上記膜５６が形成されている。
より具体的には、支持基板５０の裏面５０ａにおいて、支持基板５０の外縁から半導体基板１０の外縁に至る環状領域に、上記膜５６が形成されている。上記膜５６の形成領域をこのような形態にしているのは、支持基板５０の縁部（エッジ）の位置検出を可能とするとともに、剥離エネルギーを有する光を、剥離層５３の全域に確実に到達させるためである。なお、支持基板５０の縁部（エッジ）の位置検出が可能となることにより、支持基板５０（及び搬送体５５）の位置を良好に検出することが可能となる。
【００３３】
ここで、上記光検出用の膜５６としては、支持基板５０の裏面５０ａに比べて、反射率や光透過率などの光学特性が大きく異なるものが好ましく、一例として、透過率が低く反射率の高い、Ａｌ膜等の導体膜が挙げられる。導体膜は、例えば、真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Phisical Vapor Deposition）法や、ＣＶＤ法、ＩＭＰ（イオンメタルプラズマ）法、無電解メッキ法などを用いて形成することができる。なお、上記光検出用の膜５６として、ポリシリコン（Poly-Ｓｉ）等からなる半導体膜を用いてもよい。光が透過する膜であっても、支持基板５０との間の光学特性の差に基づいて光検出可能であればよい。また、上記光検出用の膜５６を形成するタイミングは、半導体基板１０と支持基板５０とを貼り合わせる前でもよく、貼り合わせた後でもよい。
【００３４】
さらに、本例の支持基板５０は、上記光検出用の膜５６が形成されることで静電吸着可能となっている。図３は、静電吸着技術を用いた基板保持装置（静電チャック）５７を示している。この図３に示すように、支持基板５０が絶縁体であっても、支持基板５０の裏面５０ａに形成された上記膜５６が帯電することにより、静電気力を利用して、支持基板５０（及び搬送体５５）を静電吸着することが可能になる。上述したＡｌ等の導体膜や、ポリシリコン（Poly-Ｓｉ）等からなる半導体膜は、こうした静電吸着技術に好ましく適用可能である。静電吸着技術は、搬送の安定化、加工基板の大サイズ化、パーティクルの低減化などを図りやすいという利点を有する。
【００３５】
ここで、上記光検出用の膜５６の形態は、先の図２に示したものに限らない。
例えば、図４に示すように、支持基板５０の裏面５０ａの全面に、上記光検出用の膜５６を形成してもよい。この形態例においても、支持基板５０の縁部（エッジ）の位置検出が可能となることから、支持基板５０（及び搬送体５５）の位置を良好に検出することができる。また、この形態例では、膜５６の形成領域が広く、静電吸着しやすいという利点を有する。なお、この場合、膜５６の光の透過率が低いと、剥離用の光がこの膜５６によって遮られる可能性があることから、光検出用の膜５６として、ポリシリコン（Poly-Ｓｉ）等からなる半導体膜など、光をある程度透過する膜を用いるとよい。
【００３６】
図１に戻り、樹脂層５２は、例えば、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤が用いられる。また、樹脂層５２としては、耐ドライエッチング性の高い材料からなるのが望ましい。これは、後述するドライエッチング処理の工程において、樹脂層５２の破壊を抑制し、それに伴う搬送不具合の発生を防止することを目的としている。さらに、樹脂層５２として、熱伝導性の高い材料からなるのが望ましい。これは、後述するドライエッチング処理の工程において、搬送体５５全体の熱伝導性を向上させ、エッチング特性を安定させることを目的としている。
【００３７】
樹脂層５２の配置方法としては、各種印刷法の他に、インクジェット法、粉末ジェット法、スキージング法、スピンコート法、スプレーコート法、ロールコート法等の塗布法の種々の公知技術が用いられる。なお、樹脂層５２は、半導体基板１０から支持基板５０が剥離された後、溶剤等により溶解されて除去される。
【００３８】
剥離層５３は、レーザ光等の照射光により当該層内や界面において剥離（「層内剥離」又は「界面剥離」ともいう）が生じる材料からなる。即ち、一定の強度の光を照射することにより、構成物質を構成する原子又は分子における原子間又は分子間の結合力が消失し又は減少し、アブレーション（ablation）等を生じ、剥離を起こすものである。また、照射光の照射により、剥離層５３に含有されていた成分が気体となって放出され分離に至る場合と、剥離層５３が光を吸収して気体になり、その蒸気が放出されて分離に至る場合とがある。
【００３９】
剥離層５３の組成としては、例えば、非晶質シリコン（ａ−Ｓｉ）が採用され、また、当該非晶質シリコン中に水素（Ｈ）が含有されていてもよい。水素が含有されていると、光の照射により、水素が放出されることにより剥離層５３に内圧が発生し、これが剥離を促進するので好ましい。この場合の水素の含有量は、２ａｔ％程度以上であることが好ましく、２〜２０％ａｔ％であることが更に好ましい。水素の含有量は、成膜条件、例えば、ＣＶＤ法を用いる場合には、そのガス組成、ガス圧力、ガス雰囲気、ガス流量、ガス温度、基板温度、投入するパワー等の条件を適宜設定することによって調整する。この他の剥離層材料としては、酸化ケイ素もしくはケイ酸化合物、窒化ケイ素、窒化アルミ、窒化チタン等の窒化セラミックス、有機高分子材料（光の照射によりこれらの原子間結合が切断されるもの）、金属、例えば、Ａｌ、Ｌｉ、Ｔｉ、Ｍｎ、Ｉｎ、Ｓｎ、Ｙ、Ｌａ、Ｃｅ、Ｎｄ、Ｐｒ、ＧｄもしくはＳｍ、又はこれらのうち少なくとも一種を含む合金が挙げられる。
【００４０】
剥離層５３の形成方法は、均一な厚みで剥離層５３を形成可能な方法であればよく、剥離層５３の組成や厚み等の諸条件に応じて適宜選択することが可能である。例えば、ＣＶＤ（ＭＯＣＣＶＤ、低圧ＣＶＤ、ＥＣＲ−ＣＶＤ含む）法、蒸着、分子線蒸着（ＭＢ）、スパッタリング法、イオンドーピング法、ＰＶＤ法等の各種気相成膜法、電気めっき、浸漬めっき（ディッピング）、無電解めっき法等の各種めっき法、ラングミュア・プロジェット（ＬＢ）法、スピンコート法、スプレーコート法、ロールコート法等の塗布法、各種印刷法、転写法、インクジェット法、粉末ジェット法等に適用できる。これらのうち２種以上の方法を組み合わせてもよい。
【００４１】
特に剥離層５３の組成が非晶質シリコン（ａ−Ｓｉ）の場合には、ＣＶＤ法、特に低圧ＣＶＤやプラズマＣＶＤにより成膜するのが好ましい。また、剥離層５３をゾル−ゲル（sol-gel）法によりセラミックを用いて成膜する場合や有機高分子材料で構成する場合には、塗布法、特にスピンコートにより成膜するのが好ましい。
【００４２】
以上説明したように、上記構成の搬送体５５によれば、支持基板５０の裏面５０ａに光検出かつ静電吸着用の膜５６が形成されていること等により、搬送や処理の安定化が図られている。
【００４３】
なお、上述した搬送体５５では、樹脂層５２と剥離層５３とを別々の層としているが、これらを１つの層にまとめてもよい。すなわち、半導体基板１０と支持基板５０とを接合する層として、接着力を有しかつ光や熱エネルギー等によって剥離を引き起こす作用を有するものを用いてもよい。この場合、上述した特開２００２−３７３８７１号公報に記載の技術を適用するとよい。
【００４４】
また、支持基板５０の形成材料としてソーダガラスを使用してもよい。ソーダガラスは、Ａｌ、Ｆｅなどの不純物を多く含有することから、導体膜や半導体膜を形成することなく静電吸着可能である。
【００４５】
（半導体装置）
次に、本発明に係る半導体装置の実施形態である半導体チップについて、図５を参照して説明する。
図５は本実施形態に係る半導体チップの電極部分の側面断面図である。本実施形態に係る半導体チップ２は、集積回路が形成された半導体基板１０と、半導体基板１０の能動面１０ａから半導体基板１０の裏面１０ｂにかけて形成された貫通孔Ｈ４の内部に、第１の絶縁層である絶縁膜２２を介して形成された電極３４とを有するものである。
【００４６】
図５に示す半導体チップ２では、Ｓｉ（ケイ素）等からなる半導体基板１０の表面１０ａに、トランジスタ、メモリ素子、その他の電子素子からなる集積回路（図示省略）が形成されている。その半導体基板１０の能動面１０ａには、ＳｉＯ2（酸化ケイ素）等からなる絶縁膜１２が形成されている。さらに、その絶縁膜１２の表面には、硼燐珪酸ガラス（以下、ＢＰＳＧという）等からなる層間絶縁膜１４が形成されている。
【００４７】
その層間絶縁膜１４の表面の所定部分には、電極パッド１６が形成されている。この電極パッド１６は、Ｔｉ（チタン）等からなる第１層１６ａ、ＴｉＮ（窒化チタン）等からなる第２層１６ｂ、ＡｌＣｕ（アルミニウム／銅）等からなる第３層１６ｃ、およびＴｉＮ等からなる第４層（キャップ層）１６ｄを、順に積層して形成されている。なお、電極パッド１６の構成材料は、電極パッド１６に必要とされる電気的特性、物理的特性、および化学的特性に応じて適宜変更してもよい。すなわち、集積回路の電極として一般に用いられるＡｌのみを用いて電極パッド１６を形成してもよく、電気抵抗の低いＣｕのみを用いて電極パッド１６を形成してもよい。
【００４８】
この電極パッド１６は、平面視において半導体チップ２の周辺部に並んで形成されている。なお、電極パッド１６は、半導体チップ２の周辺部に並んで形成される場合と、中央部に並んで形成される場合とがある。周辺部に形成される場合には、半導体チップ２の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んで形成される。そして、各電極パッド１６は、上述した集積回路と、図示しない箇所で電気的に接続されている。なお、電極パッド１６の下方には集積回路が形成されていない。
【００４９】
その電極パッド１６を覆うように、層間絶縁膜１４の表面にパッシベーション膜１８が形成されている。パッシベーション膜１８は、ＳｉＯ2（酸化ケイ素）やＳｉＮ（窒化ケイ素）、ポリイミド樹脂等からなり、例えば１μｍ程度の厚さに形成されている。
【００５０】
そして、電極パッド１６の中央部には、パッシベーション膜１８の開口部Ｈ１および電極パッド１６の開口部Ｈ２が形成されている。なお、開口部Ｈ２の直径は、開口部Ｈ１の径よりも小さく、例えば６０μｍ程度に設定されている。また、電極パッド１６における第４層１６ｄは、開口部Ｈ１と同径に開口されている。一方、パッシベーション膜１８の表面ならびに開口部Ｈ１および開口部Ｈ２の内面には、ＳｉＯ2（酸化ケイ素）等からなる絶縁膜２０が形成されている。
【００５１】
そして、電極パッド１６の中央部に、絶縁膜２０、層間絶縁膜１４、絶縁膜１２および半導体基板１０を貫通する孔部Ｈ３が形成されている。孔部Ｈ３の直径は、開口部Ｈ２の直径より小さく、例えば３０μｍ程度に形成されている。なお、孔部Ｈ３は、平面視円形に限られず、平面視矩形に形成してもよい。そして、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３により、半導体基板の能動面から裏面に貫通する貫通孔Ｈ４が形成される。
【００５２】
その貫通孔Ｈ４の内面および絶縁膜２０の表面に、第１の絶縁層である絶縁膜２２が形成されている。この絶縁膜２２は、電流リークの発生、酸素および水分等による浸食等を防止するものであり、１μｍ程度の厚さに形成されている。また、絶縁膜２２は、半導体基板１０の裏面１０ｂから突出形成されている。一方、電極パッド１６の第３層１６ｃの表面に形成された絶縁膜２０および絶縁膜２２は、開口部Ｈ２の周縁に沿って一部除去されている。
【００５３】
これによって露出した電極パッド１６の第３層１６ｃの表面と、残された絶縁膜２２の表面には、下地膜２４が形成されている。この下地膜２４は、絶縁膜２２等の表面に形成されたバリヤ層（バリヤメタル）と、バリア層の表面に形成されたシード層（シード電極）とによって構成されている。バリヤ層は、後述する電極３４の構成材料が基板１０に拡散するのを防止するものであり、ＴｉＷ（チタンタングステン）やＴｉＮ（チタンナイトライド）、ＴａＮ（タンタルナイトライド）等からなる。一方、シード層は、後述する電極３４をメッキ処理によって形成する際の電極になるものであり、ＣｕやＡｕ、Ａｇ等からなる。
【００５４】
そして、この下地膜２４の内側に、電極３４が形成されている。この電極３４は、ＣｕやＷ等の電気抵抗の低い導電材料からなる。なお、ｐｏｌｙ−Ｓｉ（ポリシリコン）にＢやＰ等の不純物をドープした導電材料により電極３４を形成すれば、基板１０への拡散を防止する必要がなくなるので、上述したバリヤ層が不要となる。そして、貫通孔Ｈ４に電極３４を形成することにより、電極３４のプラグ部３６が形成される。なお、プラグ部３６と電極パッド１６とは、図５中のＰ部において下地膜２４を介して電気的に接続されている。また、プラグ部３６の下端面は外部に露出している。一方、パッシベーション膜１８の上方であって開口部Ｈ１の周縁部にも電極３４を延設することにより、電極３４のポスト部３５が形成される。このポスト部３５は、平面視円形に限られず、平面視矩形に形成してもよい。
【００５５】
なお本実施形態では、基板１０の裏側における電極３４のプラグ部３６の先端面が、半導体基板１０の裏面１０ｂから突出形成されている。プラグ部３６の突出高さは、たとえば１０μｍ〜２０μｍ程度とされている。これにより、複数の半導体チップを積層する際に、半導体チップ相互の間隔を確保できるので、各半導体チップの隙間にアンダーフィル等を容易に充填することができる。なお、プラグ部３６の突出高さを調整することにより、積層された半導体チップ相互の間隔を調整することができる。また、積層後にアンダーフィル等を充填する代わりに、積層前に半導体チップ２の裏面１０ｂに熱硬化性樹脂等を塗布する場合でも、突出したプラグ部３６を避けて熱硬化性樹脂等を塗布することができるので、半導体チップの配線接続を確実に行うことができる。
【００５６】
一方、電極３４のポスト部３５の上面には、ハンダ層４０が形成されている。このハンダ層４０は、一般的なＰｂＳｎ合金等で形成してもよいが、ＡｇＳｎ合金等の鉛フリーのハンダ材料で形成するのが環境面等から好ましい。なお、軟蝋材であるハンダ層４０の代わりに、ＳｎＡｇ合金等からなる硬蝋材（溶融金属）層や、Ａｇペースト等からなる金属ペースト層を形成してもよい。この硬蝋材層や金属ペースト層も、鉛フリーの材料で形成するのが環境面等から好ましい。本実施形態に係る半導体チップ２は、以上のように構成されている。
【００５７】
（半導体装置の製造方法）
次に、本実施形態に係る半導体チップの製造方法につき、図６〜図１０を用いて説明する。図６〜図１０は、本実施形態に係る半導体チップの製造方法の説明図である。なお以下には、半導体基板における多数の半導体チップ形成領域に対して同時に処理を行う場合を例にして説明するが、個々の半導体チップに対して以下に示す処理を行ってもよい。
【００５８】
まず、図６（ａ）に示すように、半導体基板１０の表面に、絶縁膜１２および層間絶縁膜１４を形成する。そして、層間絶縁膜１４の表面に電極パッド１６を形成する。具体的には、まず層間絶縁膜１４上の全面に、電極パッド１６の第１層から第４層の被膜を順次形成する。なお、各被膜の形成はスパッタリング等によって行う。次に、その表面にレジスト等を塗布する。さらに、フォトリソグラフィ技術により、レジストに電極パッド１６の最終形状をパターニングする。そして、パターニングされたレジストをマスクとしてエッチングを行い、電極パッドを所定形状（例えば、矩形形状）に形成する。その後、電極パッド１６の表面にパッシベーション膜１８を形成する。
【００５９】
次に、パッシベーション膜１８に対して開口部Ｈ１を形成する。その具体的な手順は、まずパッシベーション膜の全面にレジスト等を塗布する。レジストは、フォトレジストや電子線レジスト、Ｘ線レジスト等の何れであってもよく、ポジ型またはネガ型の何れであってもよい。また、レジストの塗布は、スピンコート法、ディッピング法、スプレーコート法等によって行う。なお、レジストを塗布した後にプリベークを行う。そして、開口部Ｈ１のパターンが形成されたマスクを用いてレジストに露光処理を行い、さらに現像処理を行うことによってレジストに開口部Ｈ１の形状をパターニングする。なお、レジストのパターニング後にポストベークを行う。
【００６０】
そして、パターニングされたレジストをマスクとして、パッシベーション膜１８をエッチングする。なお本実施形態では、パッシベーション膜１８とともに電極パッド１６の第４層もエッチングする。エッチングには、ウェットエッチングを採用することもできるが、ドライエッチングを採用することが好ましい。ドライエッチングは、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）であってもよい。なお、パッシベーション膜１８に開口部Ｈ１を形成した後で、パッシベーション膜１８上のレジストを剥離液によって剥離する。以上により、図６（ａ）に示すように、パッシベーション膜１８に開口部Ｈ１が形成されて、電極パッド１６が露出する。
【００６１】
次に、図６（ｂ）に示すように、電極パッド１６に対して開口部Ｈ２を形成する。その具体的な手順は、まず露出した電極パッド１６およびパッシベーション膜１８の全面にレジスト等を塗布して、開口部Ｈ２の形状をパターニングする。次に、パターニングされたレジストをマスクとして、電極パッド１６をドライエッチングする。なお、ドライエッチングにはＲＩＥを用いることができる。その後、レジストを剥離すれば、図６（ｂ）に示すように、電極パッド１６に開口部Ｈ２が形成される。
【００６２】
次に、図６（ｃ）に示すように、基板１０の上方の全面に絶縁膜２０を形成する。この絶縁膜２０は、ドライエッチングにより基板１０に孔部Ｈ３を穿孔する際に、マスクとして機能するものである。なお、絶縁膜２０の膜厚は、基板１０に穿孔する孔部Ｈ３の深さにより、例えば２μｍ程度に設定する。本実施形態では、絶縁膜２０としてＳｉＯ2を用いたが、Ｓｉとの選択比が取れればフォトレジストを用いてもよい。また、絶縁膜２０には、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ2Ｈ5）4：以下、ＴＥＯＳという）すなわちＰＥ−ＴＥＯＳ、またはオゾンを用いた熱ＣＶＤであるＯ3−ＴＥＯＳ、またはＣＶＤを用いて形成した酸化シリコンなどを用いることができる。
【００６３】
次に、絶縁膜２０に孔部Ｈ３の形状をパターニングする。その具体的な手順は、まず絶縁膜２０の全面にレジスト等を塗布して、孔部Ｈ３の形状をパターニングする。次に、パターニングされたレジストをマスクとして、絶縁膜２０、層間絶縁膜１４および絶縁膜１２をドライエッチングする。その後、レジストを剥離すれば、絶縁膜２０等に孔部Ｈ３の形状がパターニングされて、基板１０が露出する。
【００６４】
次に、高速ドライエッチングにより、基板１０に孔部Ｈ３を穿孔する。なお、ドライエッチングとしてＲＩＥやＩＣＰ（Inductively Coupled Plasma）を用いることができる。その際、上述したように絶縁膜２０（ＳｉＯ2）をマスクとして用いるが、絶縁膜２０の代わりにレジストをマスクとして用いてもよい。なお、孔部Ｈ３の深さは、最終的に形成する半導体チップの厚みに応じて適宜設定される。すなわち、半導体チップを最終的な厚さまでエッチングした後に、孔部Ｈ３の内部に形成した電極の先端部が基板１０の裏面に露出し得るように、孔部Ｈ３の深さを設定する。以上により、図６（ｃ）に示すように、基板１０に孔部Ｈ３が形成される。そして、開口部Ｈ１、開口部Ｈ２および孔部Ｈ３により、基板１０の能動面から内部にかけて凹部Ｈ０が形成される。
【００６５】
次に、図７（ａ）に示すように、凹部Ｈ０の内面および絶縁膜２０の表面に、第１の絶縁層である絶縁膜２２を形成する。この絶縁膜２２は、例えばＰＥ−ＴＥＯＳ又はＯ３−ＴＥＯＳなどからなり、例えばプラズマＴＥＯＳなどにより、表面膜厚が１μｍ程度となるように形成する。
【００６６】
次に、絶縁膜２２および絶縁膜２０に異方性エッチングを施して、電極パッド１６の一部を露出させる。なお本実施形態では、開口部Ｈ２の周辺に沿って電極パッド１６の表面の一部を露出させる。その具体的な手順は、まず絶縁膜２２の全面にレジスト等を塗布して、露出させる部分をパターニングする。次に、パターニングされたレジストをマスクとして、絶縁膜２２および絶縁膜２０を異方性エッチングする。この異方性エッチングには、ＲＩＥ等のドライエッチングを用いることが好適である。以上により、図７（ａ）に示す状態となる。
【００６７】
次に、図７（ｂ）に示すように、露出させた電極パッド１６の表面と、残された絶縁膜２２の表面に、下地膜２４を形成する。下地膜２４として、まずバリヤ層を形成し、その上にシード層を形成する。バリヤ層およびシード層は、例えば真空蒸着、スパッタリング、イオンプレーティング等のＰＶＤ（Phisical Vapor Deposition）法や、ＣＶＤ法、ＩＭＰ（イオンメタルプラズマ）法、無電解メッキ法などを用いて形成する。
【００６８】
次に、図８（ａ）に示すように、電極３４を形成する。その具体的な手順は、まず基板１０の上方の全面にレジスト３２を塗布する。レジスト３２として、メッキ用液体レジストまたはドライフィルムなどを採用することができる。なお、半導体装置で一般的に設けられるＡｌ電極をエッチングする際に用いられるレジストまたは絶縁性を有する樹脂レジストを用いることもできるが、後述の工程で用いるメッキ液およびエッチング液に対して耐性を持つことが前提である。
【００６９】
レジスト３２の塗布は、スピンコート法やディッピング法、スプレーコート法などによって行う。ここで、レジスト３２の厚さは、形成すべき電極３４のポスト部３５の高さにハンダ層４０の厚さを加えたものと同程度に設定する。なお、レジスト３２を塗布した後にプリベークを行う。
【００７０】
次に、形成すべき電極３４のポスト部３５の平面形状に応じてレジスト３２をパターニングする。具体的には、所定のパターンが形成されたマスクを用いて露光処理および現像処理を行うことにより、レジスト３２をパターニングする。ここで、ポスト部３５の平面形状が矩形であれば、レジスト３２に矩形形状の開口部をパターニングする。開口部の大きさは、半導体チップにおける電極３４のピッチなどに応じて設定するが、例えば１２０μｍ四方または８０μｍ四方の大きさに形成する。また、パターニング後にレジスト３２の倒れが生じないように、開口部の大きさを設定する。
【００７１】
なお、以上には、電極３４のポスト部３５を取り囲むようにレジスト３２を形成する方法について説明した。しかしながら、必ずしもポスト部３５の全周を取り囲むようにレジスト３２を形成しなければならないという訳ではない。例えば、図８（ａ）の紙面の左右方向にのみ隣接して電極３４が形成される場合には、同紙面の奥行き方向にはレジスト３２を形成しなくてもよい。このように、レジスト３２はポスト部３５の外形形状の少なくとも一部に沿って形成される。
【００７２】
また、以上には、フォトリソグラフィ技術を用いてレジスト３２を形成する方法について説明した。しかしながら、この方法でレジスト３２を形成すると、レジストを全面に塗布する際にその一部が孔部Ｈ３内に入り込んで、現像処理を行っても孔部Ｈ３内に残渣として残るおそれがある。そこで、例えばドライフィルムを用いることにより、またスクリーン印刷等の印刷法を用いることにより、パターニングされた状態でレジスト３２を形成するのが好ましい。また、インクジェット装置等の液滴吐出装置を用いて、レジストの液滴をレジスト３２の形成位置のみに吐出することにより、パターニングされた状態でレジスト３２を形成してもよい。これにより、孔部Ｈ３内にレジストが入り込むことなく、レジスト３２を形成することができる。
【００７３】
次に、このレジスト３２をマスクとして電極材料を凹部Ｈ０に充填し、電極３４を形成する。電極材料の充填は、メッキ処理やＣＶＤ法等によって行う。メッキ処理には、例えば電気化学プレーティング（ＥＣＰ）法を用いる。なお、メッキ処理における電極として、下地膜２４を構成するシード層を用いる。また、メッキ装置としてカップ式メッキ装置を用いる。カップ式メッキ装置は、カップ形状の容器からメッキ液を噴出させてメッキすることを特徴とする装置である。これにより、凹部Ｈ０の内部に電極材料が充填されて、プラグ部３６が形成される。また、レジスト３２に形成された開口部にも電極材料が充填されて、ポスト部３５が形成される。
【００７４】
次に、電極３４の上面にハンダ層４０を形成する。ハンダ層４０の形成は、ハンダメッキ法やスクリーン印刷等の印刷法などによって行う。なお、ハンダメッキの電極として、下地膜２４を構成するシード層を用いることができる。また、メッキ装置として、カップ式メッキ装置を用いることができる。一方、ハンダ層４０の代わりに、ＳｎＡｇなどからなる硬蝋材層を形成してもよい。硬蝋材層も、メッキ法や印刷法などによって形成することができる。以上により、図８（ａ）に示す状態となる。
【００７５】
次に、図８（ｂ）に示すように、剥離液等を用いてレジスト３２を剥離（除去）する。なお、剥離液にはオゾン水等を用いることができる。続けて、基板１０の上方に露出している下地膜２４を除去する。その具体的な手順は、まず基板１０の上方の全面にレジスト等を塗布し、電極３４のポスト部３５の形状をパターニングする。次に、パターニングされたレジストをマスクとして、下地膜２４をドライエッチングする。なお、ハンダ層４０の代わりに硬蝋材層を形成した場合には、その硬蝋材層をマスクとして下地膜２４をエッチングすることができる。この場合、フォトリソグラフィが不要となるので、製造工程を簡略化することができる。
【００７６】
次に、図９（ａ）に示すように、基板１０を上下反転させた上で、基板１０の下方に前述した支持基板５０を装着する。すなわち、支持基板５０に、予め前述した剥離層５３を形成しておき、前述した樹脂層５２を介して基板１０に接合する。すなわち、樹脂層５２より、基板１０の能動面１０ａにおける凹凸を吸収しつつ、基板１０と支持基板５０とを強固に接合する。基板１０に支持基板５０を装着した搬送体５５の形態にすることにより、基板１０の搬送時や、基板１０の裏面１０ｂの加工時に、他の物体と接触して基板１０に割れ等が発生するのを防止することができる。
【００７７】
次に、図９（ｂ）に示すように、基板１０の裏面１０ｂを機械的に研磨処理し、基板１０の厚みを薄くする。その後、基板１０の裏面１０ｂの全面をエッチングして、絶縁膜２２の先端部を露出させ、基板１０の裏面１０ｂより外側に電極３４の先端部を配置する。このエッチングには、ウエットエッチングまたはドライエッチングのいずれを用いてもよいが、本例ではドライエッチング処理を用いる。
【００７８】
ここで、ドライエッチング処理の工程においては、基板１０に支持基板５０が接合されていることで、冷却速度が低下しやすく、その結果、エッチングレートなどのエッチング特性が不安定になるおそれがあるものの、本例では、樹脂層５２が熱伝導性の高い材料からなることにより、搬送体５５全体の熱伝導性が向上し、安定したエッチング特性を得ることが可能となる。また、樹脂層５２が耐ドライエッチング性の高い材料からなることにより、樹脂層５２のエッチングによる破壊が抑制され、搬送不具合の発生が防止される。なお、基板１０のエッチングと同時に、絶縁膜２２および下地膜２４をエッチングして除去してもよい。
【００７９】
次に、図１０に示すように、電極３４の先端部を露出させる。具体的には、電極３４の先端部を覆っている絶縁膜２２および下地膜２４を除去して、電極３４の先端部を露出させる。絶縁膜２２および下地膜２４の除去は、ＣＭＰ（Chemical and Mechanical Polishing）研磨等によって行う。ＣＭＰは、基板に対する研磨布による機械的研磨と、そこに供給される研磨液による化学作用との兼ね合いによって、基板の研磨を行うものである。なお、絶縁膜２２および下地膜２４を研磨により除去する際に、電極３４の先端部を研磨してもよい。この場合、下地膜２４が完全に除去されるので、半導体チップの積層時における電極間の導通不良を防止することができる。
【００８０】
その後、基板１０の裏面１０ｂから剥離用の光を照射し、基板１０と支持基板５０とを分離する。さらに、溶剤等を用いた溶解により、基板１０から樹脂層５２除去する。次に、基板１０の裏面１０ｂにダイシングテープ（図示省略）を貼り付けた上で、基板１０をダイシングすることにより、半導体チップの個片に分離する。なお、ＣＯ２レーザやＹＡＧレーザを照射して基板１０を切断してもよい。以上により、図５に示す状態となり、本実施形態に係る半導体チップ２が完成する。
【００８１】
（積層構造）
以上のように形成した半導体チップ２を積層して、３次元実装された半導体装置を形成する。図１１は、本実施形態に係る半導体チップを積層した状態の側面断面図である。各半導体チップ２ａ，２ｂは、下層の半導体チップ２ｂにおける電極３４のポスト部の上面に、上層の半導体チップ２ａにおける電極３４のプラグ部の下端面が位置するように配置する。そして、ハンダ層４０を介することにより、各半導体チップ２ａ，２ｂにおける電極３４を相互に接合する。具体的には、リフローによりハンダ層４０を溶解させつつ、各半導体チップ２ａ，２ｂを相互に加圧する。これにより、ハンダ層４０と電極３４との接合部にハンダ合金が形成されて、両者が機械的および電気的に接合される。以上により、各半導体チップ２ａ，２ｂが配線接続される。なお、必要に応じて、積層した各半導体チップ相互の隙間にアンダーフィルを充填する。
【００８２】
（再配置配線）
以上のように積層形成された半導体装置を回路基板に実装するため、再配線を行うのが望ましい。まず、再配線について簡単に説明する。図１２は、半導体チップの再配線の説明図である。図１２（ａ）に示す半導体チップ６１の表面には、その対辺に沿って複数の電極６２が形成されているので、隣接する電極相互のピッチが狭くなっている。このような半導体チップ６１を回路基板に実装すると、隣接する電極相互が短絡するおそれがある。そこで、電極相互のピッチを広げるため、半導体チップ６１の対辺に沿って形成された複数の電極６２を中央部に引き出す再配線が行われている。
【００８３】
図１２（ｂ）は、再配線を行った半導体チップの平面図である。半導体チップ６１の表面中央部には、円形状の複数の電極パッド６３がマトリクス上に配列形成されている。各電極パッド６３は、再配線６４により１個または複数個の電極６２に接続されている。これにより、狭ピッチの電極６２が中央部に引き出されて、広ピッチ化されている。
【００８４】
図１３は、図１２（ｂ）のＡ−Ａ線における側面断面図である。上記のように積層形成された半導体装置を上下反転して、最下層となる半導体チップ６１の底面中央部には、ソルダーレジスト６５が形成されている。そして、電極６２のポスト部からソルダーレジスト６５の表面にかけて、再配線６４が形成されている。再配線６４のソルダーレジスト６５側の端部には電極パッド６３が形成され、その電極パッドの表面にバンプ７８が形成されている。バンプ７８は、たとえばハンダバンプであり、印刷法等によって形成する。なお、半導体チップ６１の底面全体には、補強用の樹脂６６等が成型されている。
【００８５】
（回路基板）
図１４は、回路基板の斜視図である。図１４では、半導体チップを積層して形成した半導体装置１が、回路基板１０００に実装されている。具体的には、半導体装置１における最下層の半導体チップに形成されたバンプが、回路基板１０００の表面に形成された電極パッドに対して、リフローやＦＣＢ（Flip Chip Bonding）等を行うことにより実装されている。なお、回路基板との間に異方導電性フィルム等を挟み込んで、半導体装置１を実装してもよい。
【００８６】
（電子機器）
次に、上述した半導体装置を備えた電子機器の例について、図１５を用いて説明する。図１５は、携帯電話の斜視図である。上述した半導体装置は、携帯電話３００の筐体内部に配置されている。
【００８７】
なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
【００８８】
なお、上述した実施形態の「半導体チップ」を「電子素子」に置き換えて、電子部品を製造することもできる。このような電子素子を使用して製造される電子部品として、例えば、光素子、抵抗器、コンデンサ、コイル、発振器、フィルタ、温度センサ、サーミスタ、バリスタ、ボリュームおよびヒューズなどを挙げることができる。
【００８９】
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明に係る支持基板及び搬送体を模式的に示す斜視図。
【図２】図１の搬送体を裏面側から見た平面図。
【図３】静電吸着技術を用いた基板保持装置を示す図。
【図４】支持基板及び搬送体の他の形態例を示しかつ図１の搬送体を裏面側から見た平面図。
【図５】半導体チップの電極部分の側面断面図。
【図６】半導体チップの製造方法の説明図。
【図７】半導体チップの製造方法の説明図。
【図８】半導体チップの製造方法の説明図。
【図９】半導体チップの製造方法の説明図。
【図１０】半導体チップの製造方法の説明図。
【図１１】半導体装置の積層状態の説明図。
【図１２】再配線の説明図。
【図１３】再配線の説明図。
【図１４】回路基板の説明図。
【図１５】電子機器の一例である携帯電話の斜視図。
【符号の説明】
【００９１】
２…半導体チップ、１０…半導体基板（加工基板）、３４…電極、５０…支持基板、５０ａ…裏面（面）、５２…樹脂層、５３…剥離層、５５…搬送体、５６…膜。
【図１】
2005183689.tif 000003
【図２】
2005183689.tif 000004
【図３】
2005183689.tif 000005
【図４】
2005183689.tif 000006
【図５】
2005183689.tif 000007
【図６】
2005183689.tif 000008
【図７】
2005183689.tif 000009
【図８】
2005183689.tif 000010
【図９】
2005183689.tif 000011
【図１０】
2005183689.tif 000012
【図１１】
2005183689.tif 000013
【図１２】
2005183689.tif 000014
【図１３】
2005183689.tif 000015
【図１４】
2005183689.tif 000016
【図１５】
2005183689.tif 000017