(57)【要約】【課題】コンパレータの出力特性として、ローレベルからハイレベル、ハイレベルからローレベルへと出力の状態変化が起こる際には必ず遅延時間が生じる。その遅延時間が長いと、出力されるデータ精度が低下し、レベル比較器としての信頼性を損なってしまう問題点があった。【解決手段】２つの入力信号が排他的に接続されたコンパレータ１及びコンパレータ２の出力において、出力データの状態変化の際に生じる遅延時間を比較し、遅延時間が短い方を常に選択できるような適当な制御回路３を持ち、状態変化からの遅延時間が短く、状態変化から次の状態変化が起こるまでの時間のバラツキを小さくし、出力されるデータの精度を上げ、信頼性を向上させる。【選択図】図１
2005094099.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が一方の端子に印加され、基準電圧が他方の端子に印加される第１コンパレータと、前記入力信号が他方の端子に印加され、前記基準電圧が一方の端子に印加される第２コンパレータと、前記第１コンパレータの出力信号と、前記第２コンパレータの出力信号を入力とし、いずれか一方の状態変化が早いコンパレータ出力を選択して出力する制御回路とを備え、前記基準電圧と前記入力信号のレベルを比較するレベル比較器。
【請求項２】
入力信号が非反転入力端子に印加され、基準電圧が反転入力端子に印加される第１コンパレータと、前記入力信号が反転入力端子に印加され、前記基準電圧が非反転入力端子に印加される第２コンパレータと、前記第１コンパレータの出力信号と、前記第２コンパレータの出力信号を入力とし、いずれか一方の状態変化が早いコンパレータ出力を選択して出力する制御回路とを備え、
前記制御回路は、前記入力信号が立ち上がり時は前記第２コンパレータの出力を選択し、前記入力信号が立下り時は前記第１コンパレータの出力信号を選択することを特徴とするレベル比較器。
【請求項３】
入力信号が反転入力端子に印加され、基準電圧が非反転入力端子に印加される第１コンパレータと、前記入力信号が非反転入力端子に印加され、前記基準電圧が反転入力端子に印加される第２コンパレータと、前記第１コンパレータの出力信号と、前記第２コンパレータの出力信号を入力とし、いずれか一方の状態変化が早いコンパレータ出力を選択して出力する制御回路とを備え、
前記制御回路は、前記入力信号が立ち上がり時は前記第１コンパレータの出力を選択し、前記入力信号が立下り時は前記第２コンパレータの出力信号を選択することを特徴とするレベル比較器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヨーロッパ地域のＴＶ放送にて以前よりＶＴＲの自動録画調整、放送局の認識等を可能とする、ＶＰＳ（Ｖｉｄｅｏ  Ｐｒｏｇｒａｍ  Ｓｙｓｔｅｍ）、ＰＤＣ（Ｐｒｏｇｒａｍ  Ｄｅｌｉｖｅｒｙ  Ｃｏｎｔｒｏｌ）等のデータが垂直帰線期間に重畳された入力信号を基準電圧とレベル比較するものであり、特に垂直帰線期間に重畳された放送信号の中から、ＶＰＳ、ＰＤＣといったデータ信号を抜き取る際に使用するレベル比較器に関する。
【背景技術】
【０００２】
映像信号中の帰線期間中に重畳された各種規格のデータを、一つのコンパレータを使用し、基準電圧によりコンパレートするだけのレベル比較器はすでに周知されている（例えば、特許文献１参照）。
図５は従来のレベル比較器を示しており、図６は図５の動作波形図である。
【０００３】
図５において、コンパレータ（１０１）は、映像信号を＋端子への入力、基準電圧を−端子への入力として、映像信号と基準電圧を比較する。即ち、コンパレータ（１０１）は、基準電圧に対する映像信号のレベルを比較するものである。
【０００４】
今、図６にあるような映像信号が入力された場合について考える。先ず、入力される映像信号が基準電圧より低い間は、コンパレータ（１０１）の出力はローレベルとなる。そして時間経過に伴い映像信号が上がりはじめ、基準電圧と同レベルに至ったとき、即ちこの時点をＴ１とすると、Ｔ１時点を経過後は、映像信号が基準電圧より高くなる。このとき、コンパレータ（１０１）の出力はローレベルからハイレベルへと状態変化をする。但し、コンパレータ（１０１）の出力がローレベルからハイレベルへと出力データの状態変化が起こる際、遅延時間ＴｄＬＨが生じる。従って、映像信号が上昇し、基準電圧と同レベルになるＴ１時点を起点とすると、実際にコンパレータ（１０１）の出力がローレベルからハイレベルへと状態変化を起こすタイミングは、Ｔ１時点からＴｄＬＨの遅延時間が経過した後になる。
同様に、時間経過に伴い映像信号が下がりはじめ、再び基準電圧と同レベルに至ったとき、即ちこの時点をＴ２とすると、Ｔ２時点を経過後は、また映像信号が基準電圧より低くなる。このとき、コンパレータ（１０１）の出力はハイレベルからローレベルへと状態変化をする。但し、コンパレータ（１０１）の出力がハイレベルからローレベルへと出力データの状態変化が起こる際、遅延時間ＴｄＨＬが生じる。従って、映像信号が下降し、基準電圧と同レベルになるＴ２時点を起点とすると、実際にコンパレータ（１０１）の出力がハイレベルからローレベルへと状態変化を起こすタイミングは、Ｔ２時点からＴｄＨＬの遅延時間が経過した後になる。
【０００５】
上記動作を繰り返すことで、映像信号と基準電圧とのレベル比較を行い、コンパレータ（１０１）からの出力（Ｃ）を得る。
【特許文献１】特開平７−２４０８５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
コンパレータの出力特性として、ローレベルからハイレベル、ハイレベルからローレベルへと出力データの状態変化が起こる際には、遅延時間ＴｄＬＨ、ＴｄＨＬが必ず生じてしまう。また、ここでの遅延時間ＴｄＬＨ及びＴｄＨＬの大小関係は、コンパレータへの入力信号波形の振幅及び入力電圧といった動作環境、またコンパレータの回路構成の違いなどから変わってしまう。従って、遅延時間ＴｄＬＨ、ＴｄＨＬの大小関係は予知することができず、レベル比較器の感度は、出力データの遅延時間の長さにより大きな影響を受けてしまう。その為、入力信号が基準電圧とレベル比較された結果得られる出力データにおいて、状態変化が起こるまでの遅延時間が長くなったり、遅延時間にバラツキが生じる等の理由により、出力データの精度やレベル比較器としての信頼性を損なってしまう問題点があった。
【課題を解決するための手段】
【０００７】
本発明は、前記問題点を解決する為に創作されたものであり、入力信号が一方の端子に印加され、基準電圧が他方の端子に印加される第１コンパレータと、入力信号が他方の端子に印加され、基準電圧が一方の端子に印加される第２コンパレータと、前記第１コンパレータの出力信号と、前記第２コンパレータの出力信号を入力とし、いずれか一方の状態変化が早いコンパレータ出力を選択して出力する制御回路とを備え、前記基準電圧と前記入力信号のレベルを比較するレベル比較器とする。
【０００８】
また、入力信号が＋の端子に印加され、基準電圧が−の端子に印加される第１コンパレータと、入力信号が−の端子に印加され、基準電圧が＋の端子に印加される第２コンパレータと、前記第１コンパレータの出力信号と、前記第２コンパレータの出力信号を入力とし、いずれか一方の状態変化が早いコンパレータ出力を選択して出力する制御回路とを備え、前記第１コンパレータ及び、前記第２コンパレータは、入力信号の立下り変化が立ち上がり変化と比較して、より早く応答する特性とする前記基準電圧と前記入力信号のレベルを比較するレベル比較器とする。また、入力信号が−の端子に印加され、基準電圧が＋の端子に印加される第１コンパレータと、入力信号が＋の端子に印加され、基準電圧が−の端子に印加される第２コンパレータと、前記第１コンパレータの出力信号と、前記第２コンパレータの出力信号を入力とし、いずれか一方の状態変化が早いコンパレータ出力を選択して出力する制御回路とを備え、前記第１コンパレータ及び、前記第２コンパレータは、入力信号の立ち上がり変化が立下り変化と比較して、より早く応答する特性とする前記基準電圧と前記入力信号のレベルを比較するレベル比較器とする。
【発明の効果】
【０００９】
本発明によれば、基準電圧に対する入力信号とのレベルを比較し出力する場合に、状態変化時の短い方を常に選択することで、状態変化を短くし、状態変化から次の状態変化が起こるまでの時間のバラツキを小さくすることが出来、レベル比較器としての信頼性を向上できるといった利点があげられる。
【発明を実施するための最良の形態】
【００１０】
本発明の詳細を図面に従って具体的に説明する。図１は本発明のレベル比較器を示すブロック図である。
【００１１】
図１において、（１）は第１コンパレータであり、映像信号を＋端子への印加とし、基準電圧を−端子への印加とする比較器である。第１コンパレータは、映像信号のレベルが基準電圧より高ければハイレベルを出力し、映像信号のレベルが基準電圧より低ければローレベルを出力する。（２）は第２コンパレータであり、映像信号を−端子への印加とし、基準電圧を＋端子への印加とする比較器である。第２コンパレータは、映像信号のレベルが基準電圧より高ければローレベルを出力し、映像信号のレベルが基準電圧より低ければハイレベルを出力する。（３）は制御回路であり、第１コンパレータ（１）の出力信号及び第２コンパレータ（２）の出力信号において、状態変化の際に生じる遅延時間の長さを比較し、遅延時間が短い、即ち状態変化が早く起こるコンパレータ出力からの状態変化を選択し、制御回路（３）からの出力を状態変化させるものである。
【００１２】
今、図３のような映像信号（ａ）と基準電圧（ｂ）が与えられている場合について考える。映像信号と基準電圧が同レベルである第１の時点をＸ１、第２の時点をＸ２とする。（ｃ）は第１コンパレータ（１）の出力、（ｄ）は第２コンパレータ（２）の出力となり、（ｅ）が本発明による制御回路（３）からの出力となる。制御回路（３）からの出力（ｅ）は、第１コンパレータ（１）の出力（ｃ）及び第２コンパレータ（２）の出力（ｄ）の状態変化の際に生じる遅延時間が短いコンパレータ出力を選択し、選択されたコンパレータ出力の状態変化が起こるタイミングで、制御回路（３）の出力を状態変化させていることが分かる。即ち、第１の状態変化時では、Ｘ１時点から状態変化が起こるまでの遅延時間が短い第２コンパレータ（２）の出力が選択され、制御回路（３）からの出力を状態変化させる。また第２の状態変化時では、Ｘ２時点から状態変化が起こるまでの遅延時間が短い第１コンパレータ（３）の出力が選択され、制御回路（３）からの出力を状態変化させる。
【００１３】
また、図１と逆に、映像信号を−端子への印加とし、基準電圧を＋端子への印加とする比較器とした場合には、図７に示す様に、制御回路（３）からの出力を状態変化させることも可能である。
【００１４】
図２は、図１における制御回路（３）の実施例を示す回路である。
【００１５】
図２において、（１１）は第１Ｄ型フリップフロップであり、第１コンパレータからの出力を入力とし、クロックにより正規化して、反転出力及び非反転出力するものである。また（１２）は第２Ｄ型フリップフロップであり、第２コンパレータからの出力を入力とし、クロックにより正規化して、反転出力及び非反転出力するものである。（１３）は第３Ｄ型フリップフロップであり、（１７）のノアゲート出力を入力とし、クロックにより正規化して非反転出力する。この出力が制御回路（３）の出力となる。（１４）は第１Ｄ型フリップフロップ（１１）の非反転出力及び第２Ｄ型フリップフロップ（１２）の反転出力を入力とするノアゲートであり、（１５）は第１Ｄ型フリップフロップ（１１）の反転出力及び第２Ｄ型フリップフロップ（１２）の非反転出力を入力とするノアゲートである。（１６）はノアゲート（１４）の出力信号及びノアゲート（１５）の出力信号を入力とするノアゲートである。（１８）のイクスクルーシブノアゲートは第３Ｄ型フリップフロップ（１３）の出力をフィードバックした信号を一方の入力とし、（１６）のノアゲートの出力信号を他方の入力とする。（１９）はアンドゲートであり、（１８）のイクスクルーシブノアゲート出力信号及び（１６）のノアゲート出力信号を入力とする。（１７）は（１９）のアンドゲート出力信号及び（１４）のノアゲート出力信号を入力とするノアゲートであり、その出力信号は第３Ｄ型フリップフロップ（１３）に入力される。
【００１６】
図４の波形図を用いて、図２の制御回路（３）の動作について詳しく説明する。
【００１７】
今、映像信号（ａ）と基準電圧（ｂ）が与えられた場合について考える。第１コンパレータ（１）の出力（ｃ）及び第２コンパレータ（２）の出力（ｄ）より、本発明による出力は（ｅ）のようになる。ここで、本発明により得られる出力（ｅ）の第１の状態変化が起こる時点をＹ１、第２の状態変化が起こる時点をＹ２とする。（ｆ）は（１１）、（１２）、（１３）のＤ型フリップフロップに共通に入るクロックを示す。（ｇ）はクロック（ｆ）により正規化された第１Ｄ型フリップフロップ（１１）からの非反転出力であり、（ｈ）はクロック（ｆ）により正規化された第２Ｄ型フリップフロップ（１２）からの非反転出力である。このとき、第１Ｄ型フリップフロップ（１１）の非反転出力における第１の状態変化が起こる時点をｔ１、第２の状態変化が起こる時点をｔ２とする。同様にして、第２Ｄ型フリップフロップの非反転出力における第１の状態変化が起こる時点をｔ３、第２の状態変化が起こる時点をｔ４とする。（１４）のノアゲートは、第１Ｄ型フリップフロップ（１１）の非反転出力がローレベル、第２Ｄ型フリップフロップ（１２）の非反転出力がハイレベルのとき、出力がハイレベルとなる。即ち（１４）のノアゲート出力信号の波形は、ｔ３時点以前及びｔ４時点以後に出力がハイレベルとなり、（ｉ）のようになる。また（１６）のノアゲートは、第１Ｄ型フリップフロップ（１１）の非反転出力及び第２Ｄ型フリップフロップ（１２）の非反転出力が同一レベルの時、即ち第１Ｄ型フリップフロップ（１１）の非反転出力及び第２Ｄ型フリップフロップ（１２）の非反転出力が共にハイレベル出力又はローレベル出力する時だけハイレベルを出力する。つまり（１６）のノアゲート出力信号の波形は、ｔ３〜ｔ１時間及びｔ２〜ｔ４時間の区間のみハイレベルとなり、（ｊ）のようになる。（１６）のノアゲート出力は、（１８）のイクスクルーシブノアゲートの一方の入力及び（１９）のアンドゲートの一方の入力に印加されており、（１６）のノアゲート出力がハイレベルになると、その立ち上がりのタイミングで第３Ｄ型フリップフロップ（１３）の出力を反転する。即ち、ｔ３時点及びｔ２時点において第３Ｄ型フリップフロップ（１３）の出力は状態変化し、その結果得られる波形は（ｋ）のようになる。第３Ｄ型フリップフロップの出力は制御回路（３）の出力であるので、制御回路の出力は（ｋ）のようになる。こうして得られる制御回路（３）の出力は（ｋ）は、第１の状態変化時ではＹ１時点からの遅延時間が短いｔ３（＜ｔ１）時点、第２の状態変化時ではＹ２時点からの遅延時間が短いｔ２（＜ｔ４）時点での状態変化が起こるタイミングを選択し、制御回路（３）出力の状態変化をしている。ここで波形（ｋ）と波形（ｅ）を比較すると、第１の状態変化Ｙ１時点からの遅延時間も短く、第２の状態変化Ｙ２時点からの遅延時間も短い。また、第１の状態変化が起こってから第２の状態変化が起こるまでの時間も近い。即ち、制御回路（３）出力の遅延時間は、第１の状態変化時が[Ｙ１＋ｔ３]，第２の状態変化時が[Ｙ２＋ｔ２]となる。これは、実施例の制御回路（３）において、第１コンパレータ（１）の出力及び第２コンパレータ（２）の出力に対して、クロック��よる正規化を行っているために生じた遅延時間である。
【００１８】
第１コンパレータ（１）の出力をクロックにより正規化した出力、即ち第１Ｄ型フリップフロップ（１１）の出力（ｇ）において、第１の状態変化時の遅延時間は[Ｙ１＋ｔ２（ｔ１＜ｔ２）]、第２の状態変化時の遅延時間は[Ｙ２＋ｔ３]となる。従って、第１コンパレータ（１）の正規化出力の波形では、第２の状態変化時のＹ２時点からの遅延時間は等しいが、第１の状態変化時の遅延時間[ｔ２−ｔ１]分だけ、Ｙ１時点からの遅延時間が長い。また、第２コンパレータ（２）の出力をクロックにより正規化した出力、即ち第２Ｄ型フリップフロップ（１２）の出力（ｈ）において、第１の状態変化時の遅延時間は[Ｙ１＋ｔ１]、第２の状態変化時の遅延時間は[Ｙ２＋ｔ４（ｔ３＜ｔ４）]となる。従って、第２コンパレータ（２）の正規化出力の波形では、第１の状態変化時のＹ１時点からの遅延時間は等しいが、第２の状態変化時の遅延時間[ｔ４−ｔ３]分だけ、Ｙ２時点からの遅延時間が長い。さらに、波形（ｅ）において、第１の状態変化から第２の状態変化が起こるまでの時間[Ｙ１〜Ｙ２]に注目すると、制御回路出力の波形（ｋ）ではほぼ同じ長さの時間であるのに対し、第１コンパレータ（１）の正規化出力の波形（ｇ）では短すぎるし、第２コンパレータの正規化出力の波形（ｈ）では長すぎるなど、状態変化時の遅延時間の影響により、第１の状態変化から第２の状態変化の起こるまでの時間に大きなバラツキが生じている。
【００１９】
以上より、本発明は、映像信号と基準電圧を排他的に入力端子に印加された２つのコンパレータと、第１コンパレータ出力及び第２コンパレータ出力をＤ型フリップフロップで正規化し、第１の状態変化及び第２の状態変化が起こる際の遅延時間が短い方を選択し、遅延時間が短い状態変化のタイミングにて制御回路出力の状態変化をさせる制御回路を持つ。そうすることで、映像信号と基準電圧のレベル比較を行う際の状態変化の遅延時間を短くし、状態変化から次の状態変化が起こるまでの時間のバラツキを小さくすることができる。よって、制御回路から出力されるデータの精度を上げ、レベル比較器としての信頼性を向上させることができる。なお上述した本発明の実施例では、映像信号と基準電圧が同一レベルの時点Ｘ１、Ｘ２からの２つのコンパレータ出力における状態変化の遅延時間において、立ち上がり時の遅延が立ち下がり時の遅延より長い場合について考えた。しかし、本発明はこのような例に限定されず、２つのコンパレータ出力における状態変化において、立ち上がり時の遅延時間と立ち下がり時の遅延時間の大小に関係なく適応できる。
【図面の簡単な説明】
【００２０】
【図１】本発明によるレベル比較器である。
【図２】図１に示される制御回路の一実施例を示す回路図である。
【図３】図１の動作を表す波形図である。
【図４】図２の動作を表す波形図である。
【図５】従来のレベル比較器を示す。
【図６】図５の動作を説明する波形図である。
【図７】本発明の他の実施例に係る動作を表す波形図である。
【符号の説明】
【００２１】
１  第１コンパレータ、２  第２コンパレータ、３  制御回路部、１８  イクスクルーシブノアゲート、１９  アンドゲート。
【図１】
2005094099.tif 000003
【図２】
2005094099.tif 000004
【図３】
2005094099.tif 000005
【図４】
2005094099.tif 000006
【図５】
2005094099.tif 000007
【図６】
2005094099.tif 000008
【図７】
2005094099.tif 000009