(57)【要約】【課題】一括封止品の反りを低減すると同時に、半導体装置の低コスト化に貢献することができる半導体装置の製造方法を提供する。【解決手段】複数の半導体素子１をインターポーザ２に搭載する工程と、前記半導体素子１の電極端子と前記インターポーザ２の端子を電気的にワイヤ４で結線する工程と、前記複数の半導体素子１と前記ワイヤ４を包含する領域を絶縁材料５により一括封止する工程と、前記インターポーザ２に金属端子７を付設する工程と、半導体装置を個片に分割する工程で構成されており、前記一括封止品の絶縁材料５に溝６を形成する。【選択図】図１
2005333044.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子を１枚のインターポーザの上面に導電性材料を介して搭載する工程と、前記半導体素子と前記インターポーザをワイヤにて電気的に結線するワイヤボンド工程と、複数の前記半導体素子と前記ワイヤを包含する領域を絶縁材料で一括に封止する封止工程と、前記インターポーザの下面に金属端子を付設する工程と、前記半導体素子毎に分離して個片にするパッケージダイシング工程から構成されており、前記封止工程において、前記絶縁材料に溝を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記封止工程において、前記絶縁材料に前記溝を等間隔に形成することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記封止工程において、前記溝における前記絶縁材料を、前記溝以外の箇所より厚さを薄くして残すことを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記封止工程において、前記溝の底部がインターポーザに達するように形成することを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項５】
前記封止工程において、前記溝の底部を平坦で、かつ該底部の幅をダイシングに用いるブレード幅と同一寸法以上にすることを特徴とする請求項１〜４いずれか１項記載の半導体装置の製造方法。
【請求項６】
前記封止工程において、前記絶縁材料に前記溝を形成する際に封止金型を用いることを特徴とする請求項１〜５いずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子，インターポーザ，ワイヤ，絶縁材料および金属端子から構成される半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年になり電子機器、特に携帯機器においては多機能化，高機能化，省スペース化および低コスト化の要望が高まっている。その動向に対応するために、チップサイズをシュリンクし、狭ピッチで配置された多ピンの構成の半導体素子が主流となってきた。そのためパッケージとして前記のような特徴を有する半導体素子をパッケージングし、セットの要望を満たしたパッケージを開発することが急務になってきている。
【０００３】
パッケージとしては、当初、ＱＦＰ（Quad Flat Package）の多ピン化により端子ピッチを狭ピッチ化することによって省スペース化にも貢献してきた。しかしながら、更なる省スペース化の要望に応えるため、端子配列をエリアアレイ化したＢＧＡ（Ball Grid Array）が開発され、ＢＧＡの需要が増大してきた。
【０００４】
一方、ＢＧＡの需要が増大するに従い、低コスト化の要求は益々強まってきた。そこで低コスト化を図るための製造方法が主流となった。
【０００５】
具体的には、一枚のインターポーザに複数の半導体素子を搭載し、半導体素子の電極端子とインターポーザの端子を電気的に結線した後、複数の半導体素子を搭載したインターポーザの片面を絶縁材料で一括封止し、該一括封止品に、絶縁材料で封止されたインターポーザの反対面に金属端子を付設し、最後にダイシングにより一括封止品を分割して個片化する。
【０００６】
前記のように複数の半導体素子を同時に一括封止するモールド工法と、個片化する方法としてダイシングを用いることは、従来のようにパッケージサイズ毎の封止金型、個片化するために必要な金型などの費用が削減可能であるため、従来と比較して低コスト化を図ることが可能となる。
【特許文献１】特開２００１−４４２２６号公報
【特許文献２】特開２００３−１３３５００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の技術では下記のような課題がある。すなわち、一枚のインターポーザに複数の半導体素子を搭載し一括封止をすることは、絶縁材料で封止する領域が広くなる。その結果、インターポーザと絶縁材料との線膨張係数の違いにより、一括封止品には反りが発生する。具体的には封止後にインターポーザよりも絶縁材料のほうが収縮率が大きく、絶縁材料の面積が広いほど、または厚みが厚いほど絶縁材料の収縮応力は増大する。その結果、インターポーザと絶縁材料との収縮率の差は大きくなり、一括封止品の反りは顕著になる。
【０００８】
そこで従来は、複数の半導体素子を搭載して一括封止する領域を一枚のインターポーザ内で数カ所に分割し、一括封止を行った領域間のインターポーザにスリットを設けることにより応力緩和を図る対策をとっている。具体的には、一括封止をする領域を分割することにより、絶縁材料で封止する面積を縮小化して絶縁材料自体の収縮応力を低減するようにし、かつインターポーザにスリットを設けることにより、絶縁材料の収縮にインターポーザの収縮が追随できるようにすることで反りを低減している。しかし、インターポーザにスリットを設けることによってインターポーザに占める封止有効面積が減り、パッケージ取れ数に大きく影響する。その結果、低コスト化の妨げになる。
【０００９】
また、一括封止を行う場合に、封止金型を用いて絶縁材料にＶ溝を形成することにより、絶縁材料の小面積化およびＶ溝部分の薄膜化を図り、封止後の反りを低減する方法がある。しかし、形成したＶ溝にダイシングすると、ブレード側面がＶ溝の側面に接触することにより、ブレード側面が大きく磨耗し、ブレード交換時期の早期化およびコスト増を招く。
【００１０】
本発明は、前記従来技術の課題を解決し、一括封止による反りを低減すると同時に、半導体装置の低コスト化に貢献することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記目的を解決するため、本発明の半導体装置の製造方法は、インターポーザに複数の半導体素子を搭載する工程と、半導体素子の電極端子とインターポーザの端子を電気的にワイヤで結線する工程と、複数の半導体素子とワイヤの領域を絶縁材料により一括封止する工程と、絶縁材料で封止されたインターポーザの反対面に金属端子を付設する工程と、パッケージ毎に分割して個片化する工程から構成され、前記一括封止にする工程において絶縁材料に溝を形成する製造方法である。
【００１２】
このように絶縁材料に溝を形成することにより、溝以外の部分よりも溝の部分は絶縁材料の厚みは薄くなり、溝部分の絶縁材料による収縮応力が大きく低減する。また一括封止の後に複数の異なる箇所に溝を形成することにより、絶縁材料が見かけ上では分割され、その結果、封止領域が縮小したようになり、絶縁材料の収縮応力の低減が図れ、一括封止品の反りを抑えることができる。
【００１３】
また、一括封止後に溝を等間隔に形成することにより、見かけ上、封止領域は均等に分割され、一括封止品内で均一な反りに抑えることが可能となり、後工程のダイシングに必要な一括封止品のシート貼り付けが容易になる。
【００１４】
また、一括封止の後に形成する溝には、溝以外の部分よりも樹脂厚を薄く絶縁材料を残す。このように溝に絶縁材料を残しておくことにより、絶縁材料に含まれているフィラーがダイシング工程のブレードをドレッシングする効果があり、ブレードの目づまりを防ぎ、切れ味を維持することができる。
【００１５】
また、一括封止品の平坦度を重視して極限まで一括封止品の反りを抑えたい場合は、一括封止の後に形成する溝の底部をインターポーザまで到達させ、局所的に絶縁材料を取り去ることが効果的である。
【００１６】
更に一括封止後に形成する溝の底部は、平坦で、かつ溝の底部幅は後工程のダイシングに用いるブレード幅と同一寸法以上にする。このように溝の底部を平坦にすることにより、ブレードの偏り、あるいはブレを低減することができる。
【００１７】
また、溝底部の幅をブレード幅と同一寸法以上にすることにより、ブレード側面が溝側面に接触し磨耗することを防ぐ効果がある。
【００１８】
一括封止後の溝を封止金型で形成することにより、溝部を形成する工程を追加する必要がないため工程数増加の抑制と、従来のようなスリットを入れる場合よりも封止領域を広くすることができるメリットがある。
【発明の効果】
【００１９】
本発明の半導体装置の製造方法によれば、絶縁材料に溝を形成することにより一括封止後の反りを低減すると同時に、インターポーザ内の封止有効面積を拡大することによってパッケージ取れ数の増大と低コスト化に貢献することができる。
【００２０】
また、封止後の絶縁材料に形成する溝がインターポーザまで達することにより、溝による反り低減効果は向上する。一方、封止後の絶縁材料に形成する溝に絶縁材料を残すことにより、残した絶縁材料のフィラーによりダイシングで用いるブレードのドレッシング効果が期待できる。
【００２１】
また、封止後の絶縁材料に形成する溝の底部を、平坦にかつ底部の幅をブレード幅と同一寸法以上にすることにより、絶縁材料がブレード側面に接触し、ブレード側面が大きく磨耗することを防ぐ効果がある。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２３】
図１（ａ）〜（ｆ）は本発明の実施形態１を説明するための半導体装置の製造方法の工程を示す説明図であって、複数の半導体素子１を接着剤３を用いてインターポーザ２に搭載する工程（図１（ａ））と、半導体素子１とインターポーザ２を電気的にワイヤ４で結線する工程（図１（ｂ））と、複数の半導体素子１とワイヤ４を包含する領域を絶縁材料５によって一括封止する工程（図１（ｃ））と、絶縁材料５で封止されたインターポーザ２の反対面に金属端子７を付設する工程（図１（ｄ））と、ダイシングブレード８を用いパッケージ毎に分割し（図１（ｅ））、個片化する工程（図１（ｆ））とから構成されている。
【００２４】
実施形態１では、図１（ｃ）に示すように、一括封止の後に、絶縁材料５に溝６を形成することによって反りの低減化を図る。絶縁材料５に溝６を形成することにより絶縁材料５の収縮応力が低減され一括封止品の反りが抑えられる。
【００２５】
また、絶縁材料５に等間隔で溝６を形成することにより、絶縁材料５は見かけ上で均等に分割され、一括封止品内で均一な反りに抑えることが可能となり、後工程のダイシングに必要な一括封止品のシート貼り付けが容易になる。
【００２６】
さらに、一括封止の後に形成する溝６に、溝６以外の部分よりも樹脂厚を薄く絶縁材料５を残す。溝６に絶縁材料５を残しておくことにより、絶縁材料５に含まれているフィラーが後工程のダイシングブレード８をドレッシングする効果があり、ダイシングブレード８の目づまりを防ぎ、切れ味を維持することができる。
【００２７】
また、一括封止品の平坦度を重視して極限まで反りを抑えたい場合は、図２に示す本発明の実施形態２のように、一括封止の後に形成する溝６の底部９を、インターポーザ２まで到達させ局所的に絶縁材料５を取り去ることが効果的である。
【００２８】
一括封止後に形成する溝６の底部９は、平坦でかつ後工程のダイシングに用いるブレード幅と同一寸法以上にする。溝６の底部９を平坦にすることにより、ダイシングブレード８の偏り、あるいはブレを低減することができる。また、溝６の底部９の幅をダイシングブレード８と同一寸法以上にすることにより、ダイシングブレード８の側面が溝６の側面に接触して磨耗することを防ぐ効果がある。
【００２９】
一括封止後の溝を封止金型で形成することにより、溝部を形成する工程を追加する必要がないため工程数増加の抑制と、従来のようなスリットを入れる場合よりも封止領域を広くすることができるメリットがある。
【産業上の利用可能性】
【００３０】
本発明の半導体装置の製造方法は、大面積を封止するときの反りを低減することが可能なことから、封止１回におけるパッケージ取れ数を増加させることができるため、多ピンで低コストな携帯電子機器向けの半導体素子を搭載する半導体装置に有用である。
【図面の簡単な説明】
【００３１】
【図１】（ａ）〜（ｆ）は本発明の実施形態１を説明するための半導体装置の製造方法の工程を示す説明図
【図２】本発明の実施形態２を説明するための半導体装置の製造方法の一工程を示す説明図
【符号の説明】
【００３２】
１  半導体素子
２  インターポーザ
３  接着剤
４  ワイヤ
５  絶縁材料
６  溝
７  金属端子
８  ダイシングブレード
９  溝の底部
【図１】
2005333044.tif 000003
【図２】
2005333044.tif 000004