(57)【要約】【課題】レーザダイオードの動作中にＣＰＵなどの演算手段に障害が発生した場合、他の機器や他のチャネルに影響を与えないようにレーザダイオードの発光を安全に消灯すること。【解決手段】ＬＤ３の動作制御を指示するレーザ制御値を演算するＣＰＵ１を有し、ＣＰＵ１によって逐次演算されたレーザ制御値を用いてＬＤ３を制御するレーザ制御装置であって、現在の前記レーザ制御値を記憶するメモリ６ｂと、ＣＰＵ１に異常が発生した場合にメモリ６ｂに記憶されたレーザ制御値を更新させない処理を行う異常処理部５とを備える。【選択図】        図１
2005094248.tif 000002
【特許請求の範囲】
【請求項１】
レーザダイオードの動作制御を指示するレーザ制御値を演算する演算手段を有し、該演算手段によって逐次演算されたレーザ制御値を用いて前記レーザダイオードを制御するレーザ制御装置であって、
現在の前記レーザ制御値を記憶するメモリと、
前記演算手段に異常が発生した場合に前記メモリに記憶されたレーザ制御値を更新させない処理を行う異常処理手段と、
を備えたことを特徴とするレーザ制御装置。
【請求項２】
レーザダイオードの動作制御を指示するレーザ制御値を演算する演算手段を有し、該演算手段によって逐次演算されたレーザ制御値を用いて前記レーザダイオードを制御するレーザ制御装置であって、
現在の前記レーザ制御値を記憶するメモリと、
前記現在のレーザ制御値以前のレーザ制御値を退避用のレーザ制御値として記憶する退避用メモリと、
前記演算手段に異常が発生した場合に前記退避用メモリに記憶されたレーザ制御値を用いる処理を行わせる異常処理手段と、
を備えたことを特徴とするレーザ制御装置。
【請求項３】
レーザダイオードの動作制御を指示するレーザ制御値を演算する演算手段を有し、該演算手段によって逐次演算されたレーザ制御値を用いて前記レーザダイオードを制御するレーザ制御装置であって、
現在の前記レーザ制御値を記憶するメモリと、
前記現在のレーザ制御値以前のレーザ制御値を退避用のレーザ制御値として記憶する退避用メモリと、
前記メモリに記憶されたレーザ制御値と前記退避用メモリに記憶されたレーザ制御値がほぼ同じであるか否かを比較し、ほぼ同じでない場合に、前記退避用メモリに格納されたレーザ制御値を前記レーザダイオードに出力する制御手段と、
を備えたことを特徴とするレーザ制御装置。
【請求項４】
前記異常処理手段は、前記演算手段の異常発生を監視し、異常発生を検知した場合、各レーザダイオードを含むシステムを統制するマスタ装置に異常発生を通知し、該マスタ装置から前記レーザダイオードの消灯指示を受けた場合に前記レーザダイオードをオフさせることを特徴とする請求項１〜３のいずれか一つに記載のレーザ制御装置。
【請求項５】
前記異常処理手段は、前記演算手段内に設けられることを特徴とする請求項１、２または４のいずれか一つに記載のレーザ制御装置。
【請求項６】
前記異常処理手段は、各レーザダイオードを含むシステムを統制するマスタ装置内に設けられることを特徴とする請求項１、２または４のいずれか一つに記載のレーザ制御装置。
【請求項７】
前記制御手段は、前記演算手段から出力されたデジタル値のレーザ制御値をアナログ値に変換するデジタルアナログ変換器内に設けたことを特徴とする請求項３または４に記載のレーザ制御装置。
【請求項８】
前記メモリおよび／または前記退避メモリを有するとともに外部とのアクセスを許容する予備入出力ポートを有したメモリユニットを備え、
前記メモリユニットは、前記予備入出力ポートを介して前記マスタ装置に直接接続され、
前記予備入出力ポートは、前記マスタ装置内の異常処理手段による異常発生の検知から異常発生の解除までの間、有効となることを特徴とする請求項６に記載のレーザ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、レーザダイオードの動作中にＣＰＵなどの演算手段に障害が発生した場合、他の機器に影響を与えないようにレーザダイオードの発光を安全に消灯することができるレーザ制御装置に関するものである。
【背景技術】
【０００２】
従来から、一般的な通信用のレーザダイオードは、温度や出力をモニタすることによるフィードバック制御が行われている。一方、近年におけるレーザの適用範囲の特殊化や細分化に伴い、このフィードバック制御に対する精度を高くすることが要求されるようになっている。この精度を高くするために、アナログ演算に代えてデジタル演算を行って制御することが多くなっている。
【０００３】
【特許文献１】特開２０００−２７７８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、通信用に用いられるレーザダイオードは数十年の使用に耐えることが必要であるが、デジタル演算を行うデジタル部品は、アナログ部品に比べて一般に誤動作が生じやすく、故障率も大きいという問題を有する。しかし、デジタル部品の故障は一時的な場合が多く、遠隔操作などによるリセットによって復旧可能な場合が多く、このリセットによる一時停止を除けば、デジタル部品を用いて高精度のレーザ制御を行うことができる。
【０００５】
しかし、近年における高速化、大容量化の要求によってＷＤＭ通信方式は多重化が進み、隣接波長間隔は短くなっており、この多重化が進んだＷＤＭ通信方式に用いられた送信器のレーザダイオードにこのリセットが行われると、他の発振波長のチャネルに影響を及ぼすという問題点があった。
【０００６】
例えば従来の１００ＧＨｚ間隔の波長システムにおいて、フィルタ帯域幅は約１１０ｐｍである。送信時のレーザの波長ドリフトは、経年劣化を含めても少なくとも±４０ｐｍ以下に抑えることが望まれている。さらに近年、波長間隔が、５０ＧＨｚ、２５ＧＨｚ間隔に狭まる傾向があり、送信時の波長ドリフトもそれに応じて小さい範囲に抑えることが望まれている。したがって、図１０に示すような、立ち上げあるいは消灯時における出力の波長依存性を有するレーザダイオードである場合、１３ｄＢｍから０ｄＢｍに出力を落とす場合、３００ｐｍ程度の波長シフトが生じ、４０ｐｍ間隔で並んで発振している他の波長に干渉しつつ消灯することになり、他のチャネル間で干渉が生じてしまうという問題点があった。また、たとえ温度制御を行っていても、温度制御の制御間隔以内でレーザダイオードの立ち上げあるいは消灯処理が終了してしまうため、立ち上げ時および消灯時のチャネル干渉は避けられない。
【０００７】
なお、リセットによる消灯とは、たとえば、ＣＰＵがラッチし、無限ループに入った場合に、ウォッチドッグタイマがオーバーフローし、ＣＰＵは初期化ルーチンに入り、レーザダイオードに対する出力などの目標値を０に設定し、この設定の指示がレーザダイオード側に出力されて、その結果としてレーザダイオードは消灯する。
【０００８】
また、上述したリセットは、目標値の設定、指示によって最終的なレーザダイオードの消灯に至るまでに、一定の時間がかかり、この一定の時間内にたとえば温度などが不安定な状態でレーザダイオードが発光を行い、意図しない波長出力を行う場合があるという問題点があった。
【０００９】
この発明は、上記に鑑みてなされたものであって、レーザダイオードの動作中にＣＰＵなどの演算手段に障害が発生した場合、他の機器や他のチャネルに影響を与えないようにレーザダイオードの発光を安全に消灯することができるレーザ制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、この発明は、レーザダイオードの動作制御を指示するレーザ制御値を演算する演算手段を有し、該演算手段によって逐次演算されたレーザ制御値を用いて前記レーザダイオードを制御するレーザ制御装置であって、現在の前記レーザ制御値を記憶するメモリと、前記演算手段に異常が発生した場合に前記メモリに記憶されたレーザ制御値を更新させない処理を行う異常処理手段と、を備えたことを特徴とする。
【００１１】
また、この発明は、レーザダイオードの動作制御を指示するレーザ制御値を演算する演算手段を有し、該演算手段によって逐次演算されたレーザ制御値を用いて前記レーザダイオードを制御するレーザ制御装置であって、現在の前記レーザ制御値を記憶するメモリと、前記現在のレーザ制御値以前のレーザ制御値を退避用のレーザ制御値として記憶する退避用メモリと、前記演算手段に異常が発生した場合に前記退避用メモリに記憶されたレーザ制御値を用いる処理を行わせる異常処理手段と、を備えたことを特徴とする。
【００１２】
また、この発明は、レーザダイオードの動作制御を指示するレーザ制御値を演算する演算手段を有し、該演算手段によって逐次演算されたレーザ制御値を用いて前記レーザダイオードを制御するレーザ制御装置であって、現在の前記レーザ制御値を記憶するメモリと、前記現在のレーザ制御値以前のレーザ制御値を退避用のレーザ制御値として記憶する退避用メモリと、前記メモリに記憶されたレーザ制御値と前記退避用メモリに記憶されたレーザ制御値がほぼ同じであるか否かを比較し、ほぼ同じでない場合に、前記退避用メモリに格納されたレーザ制御値を前記レーザダイオードに出力する制御手段と、を備えたことを特徴とする。
【００１３】
また、この発明は、上記の発明において、前記異常処理手段は、前記演算手段の異常発生を監視し、異常発生を検知した場合、各レーザダイオードを含むシステムを統制するマスタ装置に異常発生を通知し、該マスタ装置から前記レーザダイオードの消灯指示を受けた場合に前記レーザダイオードをオフさせることを特徴とする。
【００１４】
また、この発明は、上記の発明において、前記異常処理手段は、前記演算手段内に設けられることを特徴とする。
【００１５】
また、この発明は、上記の発明において、前記異常処理手段は、各レーザダイオードを含むシステムを統制するマスタ装置内に設けられることを特徴とする。
【００１６】
また、この発明は、上記の発明において、前記制御手段は、前記演算手段から出力されたデジタル値のレーザ制御値をアナログ値に変換するデジタルアナログ変換器内に設けたことを特徴とする。
【００１７】
また、この発明は、上記の発明において、前記メモリおよび／または前記退避メモリを有するとともに外部とのアクセスを許容する予備入出力ポートを有したメモリユニットを備え、前記メモリユニットは、前記予備入出力ポートを介して前記マスタ装置に直接接続され、前記予備入出力ポートは、前記マスタ装置内の異常処理手段による異常発生の検知から異常発生の解除までの間、有効となることを特徴とする。
【発明の効果】
【００１８】
この発明によれば、レーザダイオードを止めることなく信頼できる発光を続行し、かつレーザダイオードの発光を安全に消灯させることができるため、他のチャネルに影響を与えないとともに、障害発生に伴うレーザダイオードの停止時間を短くすることができ、可能な限り通信の維持を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下に、図面を参照して、この発明にかかるレーザ制御装置の実施の形態について説明する。
【００２０】
（実施の形態１）
図１は、この発明の実施の形態１であるレーザ制御装置を含むレーザシステムの一部構成を示す図である。図１において、このレーザシステムは、ＷＤＭ通信システムの送信器内に設けられ、複数のＬＤモジュール１１とこれを統括するマスタ装置２１とを有する。レーザシステムのマスタ装置２１が統括する他の装置は、たとえばＬＤモジュール１１から出力された所定波長（チャネル波長）の光を変調する変調装置があり、この変調装置は、各チャネル波長毎に設けられる。なお、このＷＤＭ通信システムにおける波長フィルタの帯域は１１０ｐｍであり、高密度の多重化が行われている。
【００２１】
ＬＤモジュールは、モジュール１１内の制御を司るＣＰＵ１とレーザダイオード（ＬＤ）３とを有するとともに、ＣＰＵ１から出力されたデジタル信号をアナログ信号に変換してＬＤ３に変換出力するデジタルアナログ変換器（ＤＡＣ）２とＬＤ３からのアナログ信号をデジタル信号に変換してＣＰＵ１に出力するアナログデジタル変換器（ＡＤＣ）４とを有する。ＣＰＵ１は、たとえばＣＰＵ１自体に障害が発生した場合にこれを回復するための処理を行う異常処理部５を有する。また、ＤＡＣ２は、メモリ６ｂとこのメモリ６ｂに対する書込と読込とを制御するメモリ制御部６ａとを有する。
【００２２】
ＣＰＵ１は、主としてＡＤＣ４を介して入力されるＬＤ３からの状態情報、たとえば温度情報やパワー情報をもとにＤＡＣに制御温度や制御パワーなどの目標値を出力し、ＬＤ３の波長制御を行う。ＬＤ３には、図示しない温度制御を行うペルチェクーラや注入電流を制御する電気回路を有する。すなわち、ＣＰＵは、温度情報やパワー情報を取得して所望波長を発振させるべく、制御温度や制御パワーを演算し、その演算結果を目標値としてＤＡＣ２に出力する。また、ＣＰＵ１は、マスタ装置２１からの指示を受けてその制御を行うとともに、ＬＤモジュール１１の状態などをマスタ装置２１に通知する。ＤＡＣ２は、上述した目標値をメモリ６ｂに格納し、メモリ制御部６ａを介して目標値のデジタル信号を読み込み、アナログ信号に変換してＬＤ３に出力する。
【００２３】
ここで、図２に示すフローチャートを参照して、ＣＰＵ１に異常が発生した場合の異常処理手順について説明する。まず、ＣＰＵ１は、自ＣＰＵ１内に異常が発生したか否かを判断する（ステップＳ１０１）。この異常の発生有無は、たとえば、ＣＰＵ１内のウォッチドッグタイマがリセットされた場合に異常が発生したものと判断する。この異常は、ＣＰＵ１にハード的な破壊が発生したものではなく、リセットによって復旧するものである。異常が発生しない場合（ステップＳ１０１，ＮＯ）には、上述した異常発生の有無判断を繰り返す。
【００２４】
一方、異常が発生した場合（ステップＳ１０１，ＹＥＳ）には、メモリ６ｂの目標値復帰処理を行う（ステップＳ１０２）。この目標値復帰処理とは、たとえば、ＣＰＵ１の異常処理部５は、異常発生時にすでにメモリ６ｂに保持されている目標値を続けてＬＤに出力させる指示を行う。すなわち、異常処理部５は、ＣＰＵ１が異常発生以後に演算された目標値がＤＡＣ２側に出力されても、この目標値をメモリ６ｂに記憶させない指示、すなわち更新させない指示をメモリ制御部６ａに対して行う。その結果、ＤＡＣ２は、所定タイミング毎に、メモリ６ｂに格納されている前回の目標値を読み込み、この目標値をアナログ信号としてＬＤに出力する。これによって、異常状態のＣＰＵ１が演算した目標値がＬＤ３に出力されないため、意図しない出力がＬＤ３から出力されることはない。
【００２５】
ここで、この異常が発生した場合、ＣＰＵ１は、ウォッチドッグタイマのリセットが行われるため、このリセットによって目標値は初期値に設定される。たとえば、目標値が０に設定されるため、リセット後に生成される目標値を用いると、制御される波長が大幅にシフトすることになる。この結果、ＬＤから出力される波長が正常動作出力している他のＬＤモジュールから出力される波長に干渉してしまう。しかし、この実施の形態１では、正常時における前回の目標値を用いるため、他の出力波長に影響を及ぼすことがない。これは、ＬＤ３を制御する目標値が通常大きく変動することがないという事実に基づいている。
【００２６】
その後、異常処理部５は、マスタ装置２１に異常が発生した旨を通知する（ステップＳ１０３）。したがって、異常発生からこの時点までの間、異常発生前の目標値６ｂが固定的に用いられてＬＤ３が発光動作を維持することになる。
【００２７】
その後、異常処理部５は、マスタ装置２１から消灯コマンドまたは復帰コマンドのいずれかのコマンドを受信したか否かを判断する（ステップＳ１０４）。これらのコマンドを受信した場合（ステップＳ１０４，ＹＥＳ）には、さらにこの受信したコマンドがＬＤ３に対する消灯コマンドであるか否かを判断する（ステップＳ１０５）。消灯コマンドである場合（ステップＳ１０５，ＹＥＳ）、異常処理部５は、ＬＤ３をオフにする終了処理を行う（ステップＳ１０６）。これによって、はじめてＬＤ３は、発光が停止され、消灯される。ここで、マスタ装置２１から消灯コマンド２１が送信されるということは、たとえばＬＤモジュール１１から出力されたレーザ光を変調する変調装置をオフにし、他の隣接波長に影響を及ぼさないようにした前処理が終わっていることを意味する。マスタ装置２１は、他のＬＤモジュールや変調装置などを統括的に制御しているからである。
【００２８】
一方、復帰コマンドである場合（ステップＳ１０５，ＮＯ）には、ステップＳ１０６におけるＬＤをオフにする終了処理を行わずに、ステップＳ１０８に移行し、初期化処理を実行する。これは、変調装置が既にオフになっているため、ＬＤ３から意図しない発光が行われても、他の隣接チャネルに影響を及ぼさないからである。この消灯コマンドか復帰コマンドかの判断は、マスタ装置２１によってなされ、この判断は、異常処理部５から通知された異常の内容や他のＬＤモジュールや変調装置の状態によって選択される。
【００２９】
その後、ＣＰＵ１が復帰したか否か、すなわち障害がなくなったか否かを判断し（ステップＳ１０７）、復帰した場合（ステップＳ１０７，，ＹＥＳ）、ＬＤ３に対する初期化処理を実行し（ステップＳ１０８）、その後、メモリ６ｂに対する目標値格納を含むメイン処理を開始し（ステップＳ１０９）、本処理を終了する。
【００３０】
なお、上述した処理では、初期化処理Ｓ１０８を行うようにしていたが、これに限らず、初期化処理を削除してもよい。この場合、ＣＰＵ１は、メモリ６ｂに格納されている目標値を吸い上げ、この目標値を用いて目標値演算制御をただちに実行させるようにする。これによれば、ＬＤ３が目標値に達するまでの時間が短縮され、迅速なＬＤ３の立ち上がり制御を行うことができる。
【００３１】
また、上述した実施の形態１では、異常処理部５が異常の発生を検知した場合、メモリ６ｂの目標値更新をさせない指示を行うものとしたが、これに限らず、ＣＰＵ１がメモリ６ｂに格納されている目標値を読み取り、さらにこの目標値をＤＡＣ２に出力するようにしてもよい。すなわち、ＤＡＣ２が更新抑制する処理を行うのではなく、ＣＰＵ１が同一目標値を繰り返し再利用するものである。
【００３２】
さらに、図３に示すＤＡＣ２の構成に示すように、さらにメモリ６ｃを設け、メモリ制御部６ａは、ＣＰＵ１が新たに演算した目標値をメモリ６ｃに記憶し、正常状態において読出制御部１２ａは通常、新しい目標値が格納されたメモリ６ｃから読み出してその内容をメモリ６ｂにシフトして格納させるが、異常が発生した場合に、メモリ６ｂからのみの目標値を読み出して、シフト処理を行わないようにしてもよい。
【００３３】
また、上述した実施の形態では、ＣＰＵ１からの指示のもとに前回の目標値を用いるようにしていたが、ＤＡＣ２自体が、自律的に異常の発生を検知して更新を抑制するようにしてもよい。この場合、異常処理部５は、異常の発生をマスタ装置２１に通知するのみでよい。たとえば、図４に示すように比較部１６ａを設け、この比較部１６ａは、メモリ６ｂに記憶された現在の目標値とメモリ６ｃに記憶された新たな目標値とが一致するか否かを比較し、メモリ制御部６ａは、この比較結果が一致する場合に、メモリ６ｃに記憶された新たな目標値をメモリ６ｂに記憶させる更新制御を行い、一致しない場合に、メモリ６ｃに記憶された新たな目標値をメモリ６ｂに記憶させない更新制御を行い、メモリ６ｂに記憶された前回の目標値を用いるようにする。なお、この一致か否かはほぼ同一であるか否かであってもよい。
【００３４】
さらに、メモリ制御部６ａによる更新制御に限らず、図５に示すように、読出制御部１２ａ内に比較部２ｂを設け、読出制御部１２ａは、ＣＰＵ１が新たに演算した目標値をメモリ６ｃに記憶し、メモリ６ｂ，６ｃの目標値が一致する場合、新しい目標値が格納されたメモリ６ｃから読み出し、メモリ制御部６ａがその内容をメモリ６ｂにシフトして格納させ、目標値が一致しない場合、読出制御部１２ａは、メモリ６ｂからのみの目標値を読み出して、メモリ制御部６ａは、シフト処理を行わないようにする。
【００３５】
なお、上述した実施の形態では、異常が発生した場合に、前回の目標値を用いるようにしたが、これに限らず、異常発生前の目標値であって正常状態における目標値であればよく、たとえば異常発生の２回前に用いた目標値を用いるようにしてもよい。
【００３６】
また、上述した実施の形態では、メモリ６ｂ、６ｃをＤＡＣ２内に設けたがこれに限らず、ＣＰＵ１やマスタ装置２１内に分散して設けるようにしてもよい。
【００３７】
（実施の形態２）
つぎに、この発明の実施の形態２について説明する。上述した実施の形態１では、異常処理部５がＣＰＵ１内に設けられていたが、この実施の形態２では、異常処理部がマスタ装置に設けられ、マスタ装置側からＬＤの消灯処理などの異常処理を実行させるようにしている。
【００３８】
図６は、この発明の実施の形態２であるレーザ制御装置を含むレーザシステムの一部構成を示す図である。図６において、ＣＰＵ１内には実施の形態１で示した異常処理部５の構成が削除され、マスタ装置２１に対応するマスタ装置２２に異常処理部７が設けられている。その他の構成は実施の形態１と同じであり、同一構成部分には同一符号を付している。
【００３９】
実施の形態１では、ＣＰＵ１の障害をＣＰＵ１自体が検知するようにしていたが、この実施の形態２では、マスタ装置２２の異常処理７が異常を監視し、この監視結果をもとに実施の形態１と同様な異常処理を行うようにしている。ここで、マスタ装置２２は、ＣＰＵ１と定期的に通信しており、ＣＰＵ１からの情報を受け取ることができなかった場合に、ＣＰＵ１に障害が発生したものと判断するようにしている。
【００４０】
ここで、図７に示すフローチャートを参照して、異常処理部７による異常処理手順について説明する。図７において、異常処理部７は、ＣＰＵ１からの通信状態によってＣＰＵ１に異常が発生したか否かを判断する（ステップＳ２０１）。異常が発生したと判断した場合（ステップＳ２０１，ＹＥＳ）には、実施の形態１と同様に、メモリ６ｂの目標値復帰処理を行う（ステップＳ２０２）。これによって、ＬＤは、障害が発生する直前の状態を維持することなる。ただし、この目標値復帰処理は、ＣＰＵ１を介して行うことになる。
【００４１】
その後、ＬＤ３の消灯処理を実行するか否かを判断する（ステップＳ２０３）。消灯処理を行う指示である場合（ステップＳ２０３，ＹＥＳ）、ＬＤ３をオフにする終了処理を行う（ステップＳ２０４）。消灯処理の指示でない場合（ステップＳ２０３，ＮＯ）には、ステップＳ２０５に移行する。その後、ＣＰＵ１によるＬＤ制御を復帰させるか否かを判断する（ステップＳ２０５）。復帰しない場合には、ステップＳ２０３に移行して上述した処理を繰り返す。
【００４２】
一方、復帰の指示である場合（ステップＳ２０５，ＹＥＳ）には、ＬＤ制御の初期化処理を実行させ（ステップＳ２０６）、その後メモリ６ｂに対する目標値格納を含むメイン処理を開始し（ステップＳ２０７）、本処理を終了する。
【００４３】
この実施の形態２では、マスタ装置２２側が各ＬＤモジュール１２の障害状態をＬＤモジュール１２との通信状態を監視することによって検知し、障害が発生した場合、異常処理部７がメモリ６ｂの格納内容を障害発生前の目標値に強制的に設定させる目標値復帰処理を行い、さらにはＬＤの消灯処理を安全な状態で実行させるようにしている。この場合、マスタ装置２２自体は各ＬＤモジュール１２のみならず図示しない変調装置などのレーザシステム全体を統制しているため、異常処理部７による処理が迅速かつ確実に行うことができる。
【００４４】
（実施の形態３）
つぎに、この発明の実施の形態３について説明する。上述した実施の形態１，２ではいずれも障害が発生したＣＰＵ１を用いるようにしていたが、この実施の形態３では、外部アクセス信号線を用いて直接、メモリ６ｂの目標値復帰処理を行うようにしている。
【００４５】
図８は、この発明の実施の形態３であるレーザ制御装置を含むレーザシステムの一部構成を示す図である。図８において、ＤＡＣ２とマスタ装置２３との間は、外部アクセス信号線Ｌ１によって物理的に接続されている。ＤＡＣ２と外部装置とを接続する配線をたとえばスイッチ１３を利用して２つに分岐し、一方をＣＰＵ１に接続し、他方を外部アクセス信号線Ｌ１に接続しておく。なお、異常処理部９はスイッチ制御部１４を制御し、スイッチ制御部１４はスイッチ１３を制御し、マスタ装置２３は異常処理部９およびスイッチ制御部１４を介してスイッチ１３を制御している。なお、スイッチ制御部１４は、異常処理部８によっても制御される。ただし、スイッチ制御部１４は、異常処理部９からの指示を、異常処理部８からの指示に優先して処理する。
【００４６】
ＣＰＵ１は、実施の形態２と同様にＣＰＵ１の異常を検知すると、スイッチ１３を切替えて、Ｌ１を選択するとともに、異常の発生をマスタ装置２３に通知する。マスタ装置２３の異常処理部９は、異常処理部８からの異常発生を受けると、ＣＰＵ１ではなく、外部アクセス信号線Ｌ１を介してメモリ６ｂの目標値復帰処理を行い、その後ＬＤの安全な消灯処理などを実行させる。
【００４７】
ここで、異常処理部９の異常処理手順は、図７に示した処理手順とほぼ同じであり、異常の発生の通知を異常発生部８から通知によって検知することと、メモリの目標値復帰処理前に、スイッチ１３が外部アクセス信号線Ｌ１に電気的に接続され、復帰指示後に外部アクセス信号線Ｌ１が開放される点が異なる。したがって、異常処理部９は、外部アクセス信号線の接続後に、メモリの目標値復帰処理、さらにはＬＤを安全にオフする終了処理を実行する。すなわち、異常処理に関する処理は、全て外部アクセス信号線Ｌ１を介して行われ、異常発生から復帰までの間のみ、外部アクセス信号線Ｌ１はスイッチ１３を介してＤＡＣ２に接続されることになる。
【００４８】
なお、この実施の形態では、ＣＰＵ１内の異常処理部８がＣＰＵ１の障害を検知するようにしていたが、異常処理部８を設けずに、図９に示すように、マスタ装置２４の異常処理部１０のみで異常処理を行うようにしてもよい。この場合、異常処理部１０は、ＣＰＵ１からの通信が途絶えたときに、ＣＰＵ１に異常が発生したものと判断し、異常処理を開始する。その際、異常処理部１０は、スイッチ制御部１４を制御し、上述したように外部アクセス信号線Ｌ１を用い、スイッチ１３を介してＤＡＣ２を制御するようにしている。
【００４９】
この実施の形態３によれば、障害が発生した場合に、マスタ装置２４が外部アクセス信号線Ｌ１を用いてＤＡＣ２を直接に制御するようにしているので、ＣＰＵ１がリセットによっても復帰できない場合などのように完全に壊れた場合であっても、メモリの目標値復帰処理を確実に行い、ＬＤの安全な消灯も確実に行うことができ、確実に他のチャネル波長に影響を及ぼさないようにしている。
【産業上の利用可能性】
【００５０】
以上のように、この発明にかかるレーザ制御装置では、光波長多重化されたＷＤＭ通信システムの送信器に好適である。
【図面の簡単な説明】
【００５１】
【図１】この発明の実施の形態１であるレーザ制御装置を含むレーザシステムの一部構成を示す図である。
【図２】ＣＰＵ内の異常処理部による異常処理手順を示すフローチャートである。
【図３】図１に示したＤＡＣの第１変形例を示す図である。
【図４】図１に示したＤＡＣの第２変形例を示す図である。
【図５】図１に示したＤＡＣの第３変形例を示す図である。
【図６】この発明の実施の形態２であるレーザ制御装置を含むレーザシステムの一部構成を示す図である。
【図７】図６に示したマスタ装置内の異常処理部による異常処理手順を示すフローチャートである。
【図８】この発明の実施の形態３であるレーザ制御装置を含むレーザシステムの一部構成を示す図である。
【図９】この発明の実施の形態３の変形例であるレーザ制御装置を含むレーザシステムの一部構成を示す図である。
【図１０】ＬＤの立ち上がり時における出力の波長依存性を示す図である。
【符号の説明】
【００５２】
１  ＣＰＵ
２  ＤＡＣ
２ｂ，１６ａ  比較部
３  ＬＤ
４  ＡＤＣ
５，７〜１０  異常処理部
６ａ  メモリ制御部
６ｂ，６ｃ  メモリ
１１  ＬＤモジュール
１２，２２，２３，２４  マスタ装置
１２ａ  読出制御部
１３  スイッチ
１４  スイッチ制御部
Ｌ１  外部アクセス信号線
【図１】
2005094248.tif 000003
【図２】
2005094248.tif 000004
【図３】
2005094248.tif 000005
【図４】
2005094248.tif 000006
【図５】
2005094248.tif 000007
【図６】
2005094248.tif 000008
【図７】
2005094248.tif 000009
【図８】
2005094248.tif 000010
【図９】
2005094248.tif 000011
【図１０】
2005094248.tif 000012