(57)【要約】【課題】  簡単な構成で高性能、高機能及び負荷回路の低電圧動作に適合した高性能のスイッチング電源装置とそれに用いられる半導体集積回路を提供する。【解決手段】  負荷回路に負荷電流を供給するインダクタに対して並列形態に抵抗素子と容量素子とからなる直列回路を設け、第１と第２のしきい値電圧を持つ電圧比較回路によって、上記直列回路の相互接続点から得られる電圧を弁別して上記インダクタに電流を供給するスイッチ素子を制御して、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させるスイッチング電源回路に上記負荷回路の負荷電流を分担するシリーズ電源回路を組み合わせる。【選択図】  図１
2005086931.tif 000002
【特許請求の範囲】
【請求項１】
インダクタと、上記インダクタに流す電流を制御するスイッチ素子と、上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子と、上記インダクタに対して並列形態に設けられ、抵抗素子と容量素子とからなる直列回路とを含み、上記スイッチ素子の電流供給側には入力電圧が供給され、上記インダクタを通して負荷回路に負荷電流が供給され、上記抵抗素子と容量素子とからなる直列回路の接続点から得られる電圧に基づいて上記スイッチ素子を制御して、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させるスイッチング電源回路と、
上記負荷回路の負荷電流を分担するシリーズ電源回路とを備えてなることを特徴とするスイッチング電源装置。
【請求項２】
請求項１において、
上記シリーズ電源回路は、上記負荷回路がスタンバイ状態のときに流れる電流に対応した電流供給能力を持つようにされてなることを特徴とするスイッチング電源装置。
【請求項３】
請求項１において、
上記シリーズ電源回路は、出力電流を形成する出力素子が上記スイッチ素子と並列形態にされ、所定の参照電圧と上記直列回路の相互接続点の電圧とが一致するよう上記出力素子を制御するものであることを特徴とするスイッチング電源装置。
【請求項４】
請求項１において、
上記スイッチング電源回路は、第１と第２のしきい値電圧を持つ電圧比較回路とを含み、上記相互接続点から得られる電圧を上記電圧比較回路の第１のしきい値と第２のしきい値で弁別してに基づいて上記スイッチ素子を制御して、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させることを特徴とするスイッチング電源装置。
【請求項５】
請求項４において、
上記負荷回路は、大きな電流を流す第１動作モードと、上記第１動作モードよりも小さな電流を流す第２動作モードと、上記スタンバイモードとを備え、
上記スイッチング電源回路は、第１動作モードではＰＷＭ制御による動作を行い、上記第２動作モードではＰＦＭ制御による動作を行い、上記スタンバイモードでは上記スイッチ素子がオフ状態にされるよう上記電圧比較回路の上記第１と第２のしきい値電圧との関係において上記直列回路の抵抗素子と容量素子の時定数が選ばれることを特徴とするスイッチング電源装置。
【請求項６】
請求項５において、
上記スイッチング電源回路のスイッチ素子は第１ＭＯＳＦＥＴにより構成され、上記シリーズ電源回路の出力素子は、第２ＭＯＳＦＥＴにより構成され、
上記第１ＭＯＳＦＥＴは、第２ＭＯＳＦＥＴに比べてＷ／Ｌの比が大きく形成されてなることを特徴とするスイッチング電源装置。
【請求項７】
請求項１において、
上記負荷回路に供給される電圧を分圧する分圧回路と、
上記分圧電圧と、所定の基準電圧との差分に対応した出力電圧を形成するエラーアンプとを更に備え、
上記エラーアンプの出力電圧と上記直列回路の相互接続点の電圧とをヒステリシスコンパレータにより弁別して上記スイッチ素子を制御して、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させてなることを特徴とするスイッチング電源装置。
【請求項８】
請求項１において、
上記シリーズ電源回路は、上記スイッチ素子とクランプ素子とが共にオフ状態のときにのみ出力電流を流すようにされてなることを特徴とするスイッチング電源装置。
【請求項９】
請求項１において、
上記シリーズ電源回路は、スイッチング電源回路のスイッチ動作に関係なく常時動作していることを特徴とするスイッチング電源装置。
【請求項１０】
請求項１において、
上記シリーズ電源回路は、クランプ素子のスイッチ動作と相補的に動作状態にされてなることを特徴とするスイッチング電源装置。
【請求項１１】
請求項１において、
可聴周波数以上の周波数パルスが入力される入力回路と、
かかる入力回路を通した周波数パルスにより上記スイッチ素子を強制的にオン状態にさせる外部同期制御回路を更に備えてなることを特徴とするスイッチング電源装置。
【請求項１２】
請求項１において、
上記ヒステリシスコンパレータは、上記直列回路の相互接続点の電圧を一方の入力端子に受ける第１と第２のコンパレータからなり、
上記第１のコンパレータは、上記エラーエンプの出力電圧を他方の入力に受けて、上記スイッチ素子をオン状態にさせためのタイミング信号を形成し、
上記第２のコンパレータは、上記エラーエンプの出力電圧の分圧電圧を他方の入力に受けて、上記スイッチ素子をオフ状態にさせるためのタイミング信号を形成するものであることを特徴とするスイッチング電源装置。
【請求項１３】
請求項７において、
上記エラーエンプの出力電圧が上記直列回路の相互接続点の電圧よりも大きくなることに応じて、上記スイッチ素子をオフ状態に維持してなることを特徴とするスイッチング電源装置。
【請求項１４】
インダクタと、
上記インダクタに流す電流を制御するスイッチ素子と、
上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子と、
上記インダクタに対して並列形態に設けられ、抵抗素子と容量素子とからなる直列回路と、第１と第２のしきい値電圧を持つ電圧比較回路とを含み、
上記スイッチ素子の電流供給側には入力電圧が供給され、上記インダクタを通して負荷回路に負荷電流が供給され、上記抵抗素子と容量素子とからなる直列回路の接続点から得られる電圧を上記電圧比較回路の第１のしきい値と第２のしきい値で弁別して上記スイッチ素子を制御して、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させるスイッチング電源装置であって、
上記電圧比較回路の弁別動作の周波数が所定周波数以下のときに上記スイッチ素子を周期的にオン状態にさせる同期信号を入力する同期端子を有する外部同期入力制御回路を設けてなることを特徴とするスイッチング電源装置。
【請求項１５】
請求項１４において、
上記所定周波数は可聴周波数よりも高い周波数であることを特徴とするスイッチング電源装置。
【請求項１６】
請求項１４において、
上記スイッチ素子とインダクタとの接続点の電圧を取り出す第１端子を設けてなることを特徴とするスイッチング電源装置。
【請求項１７】
請求項１４において、
複数のスイッチング電源装置を備え、
上記スイッチ素子とインダクタとの接続点の電圧を取り出す第１端子を設けて、
上記複数のスイッチング電源装置の入力電圧を共通とし、
上記負荷回路にそれぞれの負荷電流を供給し、
上記複数のスイッチング電源装置のうちの一つにおいては上記第１端子を上記複数のスイッチング電源装置のうちの他のものにおいては上記同期端子を遅延回路を通して互いに接続してなることを特徴とするスイッチング電源装置。
【請求項１８】
請求項１７において、
上記遅延回路は、上記第１と第２のスイッチング電源装置のスイッチ動作の位相が互いに異なるような遅延信号を形成してなることを特徴とするスイッチング電源装置。
【請求項１９】
請求項１７において、
上記負荷回路に供給される電圧を分圧する分圧回路と、
上記分圧電圧と、所定の基準電圧との差分に対応した出力電圧を形成するエラーアンプとを更に備え、
上記複数のスイッチング電源装置において上記負荷回路に負荷電流を供給する出力点と、上記第１と第２のスイッチング電源装置を駆動するための電圧を供給する入力点と、上記負荷回路の出力電圧を測定するための出力電圧を分圧した接続点とをそれぞれ結線し、第１と第２のエラーアンプの出力点を結線してなることを特徴とするスイッチング電源装置。
【請求項２０】
インダクタと、
上記インダクタに流す電流を制御するスイッチ素子と、
上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子と、
上記インダクタに対して並列形態に設けられ、抵抗素子と容量素子とからなる直列回路と、第１と第２のしきい値電圧を持つ電圧比較回路とを含み、
上記スイッチ素子の電流供給側には入力電圧が供給され、上記インダクタを通して負荷回路に負荷電流が供給され、上記抵抗素子と容量素子とからなる直列回路の接続点から得られる電圧を上記電圧比較回路の第１のしきい値と第２のしきい値で弁別して上記スイッチ素子を制御して、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させるスイッチング電源装置であって、
上記負荷回路に供給される電圧を分圧する分圧回路と、
上記分圧電圧と、所定の基準電圧との差分に対応した出力電圧を形成するエラーアンプとを更に備え、
上記第１と第２のスイッチング電源装置の入力電圧及び出力電圧を共通とし、さらに第１と第２のエラーアンプの出力点を結線してなることを特徴とするスイッチング電源装置。
【請求項２１】
インダクタと、上記インダクタに流す電流を制御する第１のスイッチ素子とを有し、上記第１のスイッチ素子を制御して、上記インダクタを通して負荷回路に負荷電流が供給され、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させるスイッチング電源回路と、
上記負荷回路の負荷電流を分担するシリーズ電源回路とを有し、
上記第１のスイッチ素子がオフデューティにおいて、シリーズ電源回路が負荷電流を供給することを特徴とするスイッチング電源装置。
【請求項２２】
インダクタと、上記インダクタに流す電流を制御する第１のスイッチ素子と、上記第１のスイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子とを有し、上記第１のスイッチ素子を制御して、上記インダクタを通して負荷回路に負荷電流が供給され、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させるスイッチング電源回路と、
上記負荷回路の負荷電流を分担するシリーズ電源回路とを有し、
上記クランプ素子は第２のスイッチ素子であり、上記第１及び第２のスイッチ素子がオフデューティの時に上記シリーズ電源回路が負荷電流を供給することを特徴とするスイッチング電源装置。
【請求項２３】
インダクタと、上記インダクタに流す電流を制御するスイッチ素子と、上記スイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプするクランプ素子と、上記インダクタに対して並列形態に設けられ、抵抗素子と容量素子とからなる直列回路とを含み、上記スイッチ素子の電流供給側には入力電圧が供給され、上記インダクタを通して負荷回路に負荷電流を供給するスイッチング電源回路と、上記負荷回路の負荷電流を分担するシリーズ電源回路とを制御するための制御回路で、
上記抵抗素子と容量素子とからなる直列回路の接続点から得られる電圧に基づいて上記スイッチ素子を制御して、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させる上記制御回路を有することを特徴とする半導体集積回路。
【請求項２４】
インダクタと、上記インダクタに流す電流を制御する第１のスイッチ素子とを有し、上記第１のスイッチ素子を制御して、上記インダクタを通して負荷回路に負荷電流を供給するスイッチング電源回路と、上記負荷回路の負荷電流を分担するシリーズ電源回路とを制御するための制御回路で、
上記負荷電流の変動に応じて上記インダクタに流す電流を変化させ、上記第１のスイッチ素子がオフデューティにおいてシリーズ電源回路が負荷電流を供給するように制御する上記制御回路を有することを特徴とする半導体集積回路。
【請求項２５】
インダクタと、上記インダクタに流す電流を制御する第１のスイッチ素子と、上記第１のスイッチ素子がオフ状態のときに上記インダクタに発生する逆起電圧を所定電位にクランプする第２のスイッチ素子とを有し、上記第１のスイッチ素子を制御して、上記インダクタを通して負荷回路に負荷電流を供給するスイッチング電源回路と、上記負荷回路の負荷電流を分担するシリーズ電源回路とを制御するための制御回路で、
上記負荷電流の変動に応じて上記インダクタに流す電流を変化させ、上記第１及び第２のスイッチ素子がオフデューティの時に上記シリーズ電源回路が負荷電流を供給するように制御する上記制御回路を有することを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置とそれに用いられる半導体集積回路に関し、例えば電池駆動される小型携帯電子端末に搭載されるスイッチング電源装置とそれに用いられる半導体集積回路に利用して有効な技術に関するものである。
【背景技術】
【０００２】
近年、電子機器にはシステム制御装置としてマイクロプロセッサが搭載されるものが多くなっている。また、マイクロプロセッサ（以下、ＣＰＵと称する）の動作周波数はますます高くなる傾向があり、動作周波数の増加に伴って最大動作電流も増大している。ところで、ＣＰＵ内蔵した携帯電子機器等においては、バッテリ電圧をスイッチングレギュレータで昇圧または降圧してＣＰＵに動作電流を供給する方式が採用されることが多いが、バッテリの消耗を減らすためＣＰＵの動作が必要でないときはＣＰＵ全体もしくはＣＰＵ内の一部の回路を停止させることが行なわれる。そのため、ＣＰＵの消費電流の変化幅はＣＰＵの最大動作電流の増大に伴って増加する傾向にある。そこで、ＣＰＵに動作電流を供給する電源装置として、出力電流変化に対する過渡応答特性に優れているものが要求されるようになって来ている。
【０００３】
従来、過渡応答特性に優れているスイッチングレギュレータとして、ヒステリシス・カレントモード制御方式と呼ばれるものが知られている（例えば米国特許第５，８２５，１６５）。従来提案されているヒステリシス・カレントモード制御方式のスイッチングレギュレータは、コイルと直列に接続されコイルに流れる電流を検出するためのカレント・センス抵抗と、出力電圧を抵抗分割回路で分圧した電圧（フィードバック電圧）と基準電圧との誤差電圧に比例した電流を出力するエラーアンプとを有し、コイルとセンス抵抗との接続ノードとエラーアンプの出力端子との間に接続された抵抗の値とエラーアンプの出力電流との積で表わされるエラー電圧を、ヒステリシスを有するコンパレータで出力電圧と比較し、センス抵抗での電圧降下が「エラー電圧＋ヒステリシス電圧」を上回ったらコイルに電流を流す主スイッチをオンからオフに切り替えると共に主スイッチに同期してコイルへ流す電流を減らすように作用する同期スイッチをオフからオンへ切り替える。また、センス抵抗での電圧降下がエラー電圧を下回ったら主スイッチをオフからオンへ切り替えると共に同期スイッチをオンからオフへ切り替えることによって出力電圧が一定になるように制御するものである。
【０００４】
かかるヒステリシス・カレントモード制御方式のスイッチングレギュレータは、出力電流が増加すると主スイッチのオン時間を長くし、出力電流が減少すると主スイッチのオン時間を短くして同期スイッチのオン時間を長くするようにフィードバックがかかることによって出力電流の変化に素早く応答して出力電圧を一定にすることができる。
【特許文献１】米国特許第５，８２５，１６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のヒステリシス・カレントモード制御方式のスイッチング・レギュレータには、以下のような課題があることが判明した。第１に、コイルと直列に接続されたセンス抵抗を有するため、センス抵抗で無駄に消費される電力が多い。しかも、この電力損失はＣＰＵの最大動作電流が大きくなるほど多くなるので、今後ますます電力効率を低下させる原因となる。また、この電力損失を減らすためセンス抵抗の値を小さくすることが考えられるが、センス抵抗の値を小さくしすぎるとモニタ電圧がコンパレータのヒステリシス電圧を越えられなくなるため、スイッチング周波数が定まらず出力電圧のリップルが大きくなるという不具合がある。
【０００６】
第２に、出力電流の変化にエラーアンプの出力が追従しなければならないため、出力電流の変動に対する応答特性はエラーアンプが介在する分だけ遅くなってしまう。また、一般に、エラーアンプは発振を防止するための位相補償回路を必要とするので、位相補償回路を設ける分、回路規模が大きくなる。
【０００７】
第３に、センス抵抗の抵抗値をＲcsとおくと、レギュレータのスイッチング周波数ｆswは、次の（式１）で表される。
【０００８】
ｆsw＝Ｖout（Ｖin−Ｖout）・Ｒcs／Ｖin・Ｖhys・Ｌ    …（式１）
かかる（式１）より、スイッチング周波数ｆswはコイルのインダクタンスＬに依存することが分かる。そのため、コイルの製造ばらつきや温度変動、直流電流重畳特性によってスイッチング周波数が変化し、通信機能やオーディオ再生機能を有する電子機器では電磁干渉によって可聴帯域にビートノイズを発生させるおそれがある。なお、直流電流重畳特性はコイルに流れる直流電流の大きさによってコイルのインダクタンスが変化する現象を意味する。
【０００９】
第４に、コイルに流れる電流Ｉl が少ない場合にはエラーアンプの出力電流Ｉerrが無視できなくなり、上記（式１）が成立する条件である（Ｉｌ−Ｉerr)・Ｒcs≒ＩｌＲcsが成り立たなくなってスイッチング周波数が変化してしまうとともに、モニタ電圧がコンパレータのヒステリシス電圧を越えられないためスイッチング周波数が定まらなくなって出力電圧のリップルが大きくなるという課題がある。
【００１０】
そこで、本願出願人においては、ヒステリシス・カレントモード制御方式のスイッチングレギュレータにおいて、コイルと直列に接続され出力電流の変化を検出するセンス抵抗をなくし、代わりに出力電圧の変化を検出する手段を設け、検出された電圧をヒステリシス特性を有する比較回路に入力して基準電圧と比較し、この比較回路によって、主スイッチと同期スイッチをオン・オフ制御するスイッチング制御回路へのフィードバック信号を生成させるように構成したスイッチング電源装置を開発した。上記出力電圧の変化を検出する手段としては、コイルと並列に接続された直列形態の抵抗と容量を用い、これらの抵抗と容量の接続ノードの電位を比較回路に入力させる。
【００１１】
かかるスイッチング電源装置では、コイルと直列に接続されコイルに流れる電流が流されるセンス抵抗がないため電力損失を減らすことができる。また、エラーアンプが不要になるため、入力電圧の変化や出力電圧の変化に対する応答特性が向上するとともに位相補償回路を設ける必要がなくなりその分回路規模を小さくすることができる。さらに、スイッチング周波数がコイルのインダクタンスの製造バラツキや温度変動、コイルに流れる電流の大きさ等に依存しなくなって、出力電圧のリップルを小さくすることができる。
【００１２】
しかしながら、近年電子機器は前記のように高機能、高速動作によりＬＳＩ（大規模集積回路装置）が消費する電流が増加する一方、携帯機器等のバッテリを電源とする電子機器はバッテリの長寿命化が求められている。その為、これまで用いられてきたシリーズレギュレータから電力変換効率の高いスイッチングレギュレータの要求が益々高まり、さらに負荷電流の大きな時だけではなくＬＳＩが待機（スタンバイ）状態にあるような軽負荷時においても電力変換効率の高いレギュレータが求められている。さらには、ＬＳＩの微細化が進むにつれて、ＬＳＩの動作電圧は低下する傾向にある。そのため、軽負荷時にスイッチングレギュレータのスイッチングで発生するリップル電圧が出力電圧に占める割合も大きくなる傾向にあり、その結果出力電圧がＬＳＩの最低動作電圧を下回った場合にはＬＳＩの誤動作を招く可能性があるため、軽負荷時における低リップル電圧化も求められている。そこで、本願出願人において先に開発されたスイッチング電源装置を基本として、更なる性能の向上と機能の改良を図るべく本願発明がなされるに至った。
【００１３】
この発明の目的は、簡単な構成で高性能、高機能のスイッチング電源装置とそれに用いられる半導体集積回路を提供することにある。この発明の他の目的は、負荷回路の低電圧動作に適合した高性能のスイッチング電源装置とそれに用いられる半導体集積回路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、負荷回路に負荷電流を供給するインダクタに対して並列形態に抵抗素子と容量素子とからなる直列回路を設け、第１と第２のしきい値電圧を持つ電圧比較回路によって、上記直列回路の相互接続点から得られる電圧を弁別して上記インダクタに電流を供給するスイッチ素子を制御して、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させるスイッチング電源回路に上記負荷回路の負荷電流を分担するシリーズ電源回路を組み合わせる。
【００１５】
本願において開示される発明のうち他の代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、負荷回路に負荷電流を供給するインダクタに対して並列形態に抵抗素子と容量素子とからなる直列回路を設け、第１と第２のしきい値電圧を持つ電圧比較回路によって、上記直列回路の相互接続点から得られる電圧を弁別して上記インダクタに電流を供給するスイッチ素子を制御して、上記負荷電流の変動に応じて上記インダクタに流す電流を変化させるスイッチング電源回路に上記電圧比較回路の弁別動作の周波数が所定周波数以下ときに上記スイッチ素子を周期的にオン状態にさせる同期信号を入力する同期端子を有する外部同期入力制御回路を設ける。この外部同期入力制御回路を利用して１つのスイッチング電源装置のスイッチ素子の動作に同期して他のスイッチング電源装置を同期動作させて並列動作を行わせる。
【発明の効果】
【００１６】
格別な切り替え制御回路を設けることなく、軽負荷時にシリーズレギュレータのみが自動的に動作するようになり、軽負荷時のリップル電圧が小さく電力変換効率を向上させることができる。そして、その切り替え時にはスイッチング電源回路が負荷電流に応じて駆動周波数が連続的に変化するので、スイッチングレギュレータのスイッチングの動作と停止の切り替え時における出力電圧変化を小さくできる。
【００１７】
又は外部同期入力制御回路を用いて外部同期クロック周波数を可聴周波数以上に設定することで、可聴周波数以下に駆動周波数が低下するのを防止できるので、軽負荷から重負荷まで広い範囲で高効率及び低リップル電圧を維持しながら可聴周波数帯域に入らない様にすることが出来る。又は負荷分担を行うための複雑な回路を必要とせずに並列冗長運転を行うことが出来る。また、フェーズシフトを行うことで入出力電圧の低リップル化も合わせて行うことが出来る。
【発明を実施するための最良の形態】
【００１８】
図１には、本発明に係るスイッチング電源装置の一実施例の概略ブロック図が示されている。この実施例のスイッチング電源装置は、スイッチング電源回路とシリーズ電源回路の組み合わせから構成される。スイッチング電源回路は、特に制限されないが、図示しない電池などの直流電源から供給される直流電圧Ｖinと接地点（ＧＮＤ）との間に直列に接続されたスイッチ素子としてのＰチャネルのＭＯＳＦＥＴＭ２及びコイルＬで発生する逆起電圧の電圧クランプ素子としてのダイオードＤ１と、該ＭＯＳＦＥＴＭ２と該ダイオードＤ１の中間ノードｎ１と出力端子ＯＵＴとの間に接続されたインダクタとしてのコイルＬと、出力端子ＯＵＴと接地点との間に接続された平滑容量Ｃ０と、上記コイルＬと並列に接続された直列形態の抵抗Ｒf および容量Ｃf と、該直列形態の抵抗Ｒf および容量Ｃf の接続ノードｎ２の電位Ｖcbf と基準電圧源Ｖref2からの基準電圧（Ｖref2＿H,Ｖref2＿L)とを比較するヒステリシスコンパレータＨＣＭＰとを備え、該コンパレータＨＣＭＰの出力を上記ＭＯＳＦＥＴＭ２のゲートに印加してオン、オフ制御するように構成されている。
【００１９】
図１において、出力端子ＯＵＴには、図示しないけれども、本実施例のスイッチング電源装置からの電圧Ｖout の供給を受けて動作するＣＰＵのような負荷としての半導体集積回路装置（ＬＳＩ）が設けられる。上記スイッチ素子としてのＭＯＳＦＥＴＭ２をオン、オフ動作させることにより、オン・オフ制御パルスのデューティ比に応じた電流がコイルＬ１より出力される。ここで、ヒステリシスコンパレータＨＣＭＰは、非反転入力端子（＋）に入力されている電圧Ｖcfb が反転入力端子（−）に印加されている基準電圧よりも高い時はしきい値が低く（Ｖref2＿L)見え、非反転入力端子（＋）に入力されている電圧Ｖcfb が反転入力端子（−）に印加されている基準電圧よりも低くなるとしきい値が所定の電位だけ高く（Ｖref2＿H)なるように見えるコンパレータのことである。このような特性を有するコンパレータ回路は公知であるので、ここでは具体的な回路の例示と説明は省略するが、ここで用いるコンパレータはＭＯＳＦＥＴで構成された入力インピーダンスの高い回路を使用するのが望ましい。
【００２０】
図１において、一点鎖線で囲まれた部分は単結晶シリコンのような１個の半導体チップ上に半導体集積回路ＩＣとして構成される。つまり、平滑容量Ｃ０、コイルＬや容量Ｃf 、抵抗Ｒf は外付け素子として接続されている。ただし、このような構成に限定されるものでなく、より精度の高いレギュレータを実現するために、上記ＭＯＳＦＥＴＭ２やダイオードＤも外付け素子としてもよい。また、上記ダイオードＤ１は、スイッチ素子としてのＭＯＳＦＥＴＭ２と相補的にオン、オフ動作するようなＮチャネルのＭＯＳＦＥＴＭ３に置き換えてもよい。この場合、ＭＯＳＦＥＴＭ３は、ＩＣに内蔵させるもの、あるいは外付け素子で構成するものとしてもよい。
【００２１】
上記ダイオードＤ１に代えてＭＯＳＦＥＴＭ３を用いる場合、ＭＯＳＦＥＴＭ２とＭ３とが同時オンとなって入力電圧Ｖinと接地点ＧＮＤとの間に大電流が流れないように、後述するスイッチング制御回路を設け、そこに設けられる遅延回路等によりデッドバンドを設ける必要がある。ＭＯＳＦＥＴＭ２とＭ３が相補的に動作して、貫通電流が流れないような構成とするために、特に制限されないが、上記スイッチング制御回路に設けられる遅延回路は、入ってきた入力パルスがＬ→Ｈに変化したときには出力は遅れるが、入ってきた入力パルスがＨ→Ｌに変化するときには出力は遅れないような遅延回路を利用することにより切り替わり時にＭＯＳＦＥＴＭ２とＭ３とが共にオフになる期間（デッドバンド）を設けるようにすることができる。
【００２２】
上記ＭＯＳＦＥＴＭ２とＭ３（もしくはダイオードＤ１）をＩＣチップ内部に取り込んだり、コイルＬ１と並列の容量Ｃf 、抵抗Ｒf をＩＣチップ内部に取り込んだりしても良く、これらの素子をＩＣチップ内部に取り込むことにより電源装置の部品点数を減らし小型化を図ることができる。スイッチ素子Ｍ２、Ｍ３（もしくはダイオードＤ１）は出力電流が大きいシステムに使用される電源装置では比較的大きな電流を流す必要があるため前記のように外付け素子で構成することが望ましいが、出力電流が小さいシステムに使用される電源装置ではチップ上に形成された素子を使用することができる。
【００２３】
上記スイッチング電源回路の具体的な動作を、図１９のタイミングチャートを用いて説明する。図１の実施例のスイッチング電源回路は、抵抗Ｒf と容量Ｃf との接続ノードｎ２の電位Ｖcfb がヒステリシスコンパレータＨＣＭＰに入力されている基準電圧Ｖref2より下がるとコンパレータの出力が反転する。すると、コイルＬに電流を流し込むスイッチ素子Ｍ２がオフ状態からオン状態に切り替えられ、これに同期してコイルＬに流す電流を減らすように作用するダイオードＤ１（Ｍ３）がオン状態からオフ状態に切り替えられる。これにより、スイッチ素子Ｍ２を介して入力電圧ＶinからコイルＬへ電流が流し込まれるようになる。このとき、容量Ｃf は抵抗Ｒf を介して充電され、接続ノードｎ２の電位Ｖcbf が次第に高くなる。
【００２４】
また、ヒステリシスコンパレータＨＣＭＰは、そのヒステリシス電圧幅をＶhysとおくと、接続ノードｎ２の電位Ｖcfb がＶref2＋Ｖhys(Ｖref2＿H)より高くなると出力が反転する。すると、ヒステリシスコンパレータＨＣＭは、出力信号をハイレベルに変化させるのでスイッチ素子であるＰチャネルＭＯＳＦＥＴＭ２がオン状態からオフ状態に切り替えられる。このとき、コイルＬには逆起電圧が発生してノードｎ１の電位を負電圧にするが、ダイオードＤ１がオン状態となりノードｎ２の電位をＧＮＤ−Ｖｆ（ＶｆはダイオードＤ１の順方向電圧）にクランプする。前記のようにＭＯＳＦＥＴＭ３を用いた場合には、かかるＭＯＳＦＥＴＭ３のオン状態によりＧＮＤにクランプされて上記コイルＬに流れる電流Ｉl が形成される。このように、ダイオードＤ１又はＭＯＳＦＥＴＭ２のオン状態によりコイルＬに流れる電流が減らされるようになる。このとき、容量Ｃf は抵抗Ｒf を介して放電され、接続ノードｎ２の電位Ｖcfb は次第に低くなる。
【００２５】
上記のような動作を繰り返すことにより、コイルＬに流れるコイル電流Ｉlは、図１９（Ａ）のように三角波状に変化する。コイル電流Ｉlの増加する期間、減少する期間においてのそれぞれの時間的な変化量は、コイルＬのインダクタンスをＬとすると、増加する期間では（Ｖin−Ｖout）／Ｌであり、減少する期間ではＶout／Ｌである。それに対して抵抗Ｒf の抵抗値をＲとすると、Ｃf の電荷を充放電するために流れる電流をＩｃとすると増加する期間ではＩｃ＝（Ｖin−Ｖout）／Ｒであり、減少する期間ではＩｃ＝Ｖout／Ｒである。よって抵抗Ｒf はコイル電流Ｉlの変化量をリニアにノードｎ２に伝えるために用いられる。
【００２６】
これにより、出力電流Ｉoutが一定である定常状態（図１９のＴ１，Ｔ３，Ｔ５の期間）では、コイルＬにはほぼ安定した電流Ｉl が流される。このときレギュレータの出力電圧Ｖoutは、スイッチ素子であるＭＯＳＦＥＴＭ２をオン・オフ制御する信号のデューティ比ｔon／（ｔon＋ｔoff）をＮとすると、Ｖout＝Ｎ・Ｖinで表わされる。ここで、ｔonはスイッチのオン期間、ｔoffはオフ期間である。なお、上記スイッチ素子であるＭＯＳＦＥＴＭ２と電圧クランプ素子であるＭＯＳＦＥＴＭ３（ダイオードＤ１のときには上記逆起電圧に対応してオン状態となる）を切り替える際には、図１９（Ｄ），（Ｅ）のようにそれぞれ所定のデッドバンドを設けて２つのスイッチが同時にオン状態にされて貫通電流が流れるのを回避するような制御が行なわれる。
【００２７】
出力電流Ｉoutが増加する遷移状態（Ｔ２）においては、出力電圧Ｖoutが急に下がるのに応じてその電位変化が容量Ｃf を介して接続ノードｎ２に伝わり、その電位Ｖcfb が図１９（Ｂ）のように急激に下がることによって、スイッチ素子であるＭＯＳＦＥＴＭ２をオンさせる時間（Ｍ３のオフ時間）を図１９（Ｄ）のように延長させる。また、出力電流Ｉoutが減少する遷移状態（Ｔ４）においては、出力電圧Ｖoutが急に上がるのに応じて接続ノードｎ２の電位Ｖcfb が上がることによって、図１９（Ｄ）のようにスイッチ素子としてのＭＯＳＦＥＴＭ２をオフさせる時間を延長させるように動作する。図１９には示されていないが、コイルの電流Ｉlが減少しているときに出力電流Ｉoutが増加する遷移状態（Ｔ２）に入ると、スイッチ素子としてのＭＯＳＦＥＴＭ２をオフさせる時間（Ｍ３のオン時間）を短縮させ、コイルの電流Ｉlが増加しているときに出力電流Ｉoutが減少する遷移状態（Ｔ４）に入るとスイッチ素子としてのＭＯＳＦＥＴＭ２をオンさせる時間を延長させるように動作する。
【００２８】
前記特許文献１のような従来のヒステリシス・カレントモード制御方式のスイッチングレギュレータは、エラーアンプを介して出力電圧の変化がヒステリシスコンパレータにフィードバックされていたが、本実施例においては、上記のように出力電圧の変化が容量Ｃf を介してヒステリシスコンパレータＨＣＭＰに直ちに伝わるため、出力電流Ｉoutの変化に対する応答特性が向上される。しかも、容量Ｃf を介して入力インピーダンスの高いコンパレータＨＣＭＰに出力の変化を伝える構成であるため、出力電圧Ｖout に対する影響も少ない。また、入力電圧Ｖinの変化も抵抗Ｒf を介して接続ノードｎ２に伝わり、ヒステリシスコンパレータＨＣＭＰにフィードバックされるため、入力電圧Ｖinの変化に対するレギュレータの応答も速くなる。
【００２９】
本実施例のスイッチング電源回路のスイッチング周波数ｆswは、次の（式２）で表される。
【００３０】
ｆsw＝Ｖout（Ｖin−Ｖout）／Ｖin・Ｖhys・Ｒf ・Ｃf     …（式２）。
【００３１】
この（式２）より、本実施例のスイッチング周波数ｆswは抵抗Ｒf と容量Ｃf の値に依存するが、コイルＬのインダクタンスに依存しないことが分かる。抵抗素子はコイルに比べて製造バラツキの小さなものが手に入り易い上、容量素子は製造バラツキがコイルと同程度であるが温度特性の小さなものがコイルに比べて安価に手に入る。また、スイッチング周波数を表わす上記（式２）内にコイルのインダクタンス値がないため、流れる電流によってインダクタンス値が変化する直流電流重畳特性というコイル特有の問題を考慮する必要がない。そのため、従来のヒステリシス・カレントモード制御方式のスイッチングレギュレータに比べてスイッチング周波数ｆswの変動を少なくすることができる。
【００３２】
さらに、本実施例のスイッチング電源回路は、コイルＬと直列に接続されるセンス抵抗が不要である。本実施例においても抵抗を使用しているが容量と直列に接続されており、直流電流のパスがない。そのため、従来のヒステリシス・カレントモード制御方式のスイッチングレギュレータに比べて電力損失を減らすことができる。また、エラーアンプが不要になるため、応答特性が向上するとともに位相補償回路を設ける必要がなくなりその分回路規模を小さくすることができる。
【００３３】
前記のように、この実施例のスイッチング電源回路は制御方式にＣＲフィードバック・ヒステリシス制御を用いている。このＣＲフィードバック・ヒステリシス制御回路は、１つ以上の抵抗と１つ以上の容量を互いに直列接続し、それをコイルに並列接続し、抵抗と容量の間あるいは容量と容量の間からコイルに流れる電流に比例した電圧に出力端子ＯＵＴの電圧Ｖout を加算した電圧をＣＲフィードバック電圧Ｖcfb として検出する。そして基準電圧Ｖref2とＣＲフィードバック電圧Ｖcfb を比較することによりヒステリシス動作を行いスイッチングする。
【００３４】
このようなスイッチング電源回路での軽負荷電流時での安定性等の改善のために、シリーズレギュレータが組み合わされる。このシリーズレギュレータの出力段ＭＯＳＦＥＴＭ１のドレインは、ＰチャネルＭＯＳＦＥＴからなり、前記スイッチング電源回路の出力段ハイサイドＭＯＳＦＥＴＭ２と出力段ダイオードＤ１の接続点ｎ１に接続され、スイッチング電源回路に対してシリーズレギュレータを並列に接続している。このシリーズレギュレータの出力電圧は、平滑コイルＬを通して出力端子ＯＵＴへ出力される。また、スイッチング電源回路の出力段ＭＯＳＦＥＴＭ２とダイオードＤ１との接続点ｎ１の電圧Ｖlxと出力電圧Ｖout の関係は、電圧Ｖlx＝Ｖout であることから、スイッチングレギュレータのＣＲフィードバック電圧Ｖcfb はＶcfb ＝Ｖout となるのでシリーズレギュレータのフィードバック電圧とすることが出来る。シリーズレギュレータは、ＣＲフィードバック電圧Ｖcfb と基準電圧Ｖref1を比較し、ＣＲフィードバック電圧Ｖcfb が基準電圧Ｖref1に等しくなるように制御している。
【００３５】
図２には、この発明に係るスイッチング電源装置の動作の一例を説明するための波形図が示されている。出力電流Ｉout の電流値が大きな連続モード時には、ＣＲフィードバック電圧Ｖcfb が上側基準電圧Ｖref ＿H を上回ったら出力段ＭＯＳＦＥＴＭ２をオフ状態し、ＣＲフィードバック電圧Ｖcfb が下側基準電圧Ｖref ＿L を下回ったら出力段ＭＯＳＦＥＴＭ２をオン状態にすることで、駆動周波数が一定で入力電圧Ｖinと出力電圧Ｖout の比によってデューティ(Duty)を可変する前記のようなＰＷＭ制御を行う。
【００３６】
出力電流Ｉout の電流値が小さな不連続モード時の中で、シリーズレギュレータのみでは出力電流を供給できない範囲（中負荷時）においては、スイッチング電源回路がＰＦＭ制御でシリーズレギュレータと共に動作する。この中負荷時では、スイッチングにより単位時間当たりに平滑コイルＬにチャージされるエネルギーの方が負荷回路で消費されるエネルギーよりも大きく、コイルに流れる電流の向きが出力端子ＯＵＴからノードｎ１の方向へ逆転しようとするが、ダイオードＤ１によりコイルに流れる電流の逆流が防止される。そのため、下側の基準電圧Ｖref ＿L にＣＲフィードバック電圧Ｖcfb がなかなか到達せず、負荷電流（Ｉout)の大きさによってスイッチングのオフ期間が変化するＰＦＭ制御となる。
【００３７】
そして、さらに負荷電流Ｉl が小さくなり、シリーズレギュレータのみで出力電流を供給できる軽負荷の範囲では、スイッチング電源回路はスイッチングを停止しシリーズレギュレータのみで出力電流を供給する。シリーズレギュレータのみで動作する負荷電流領域においても、スイッチングレギュレータは常時動作しており、言い換えるならば、負荷電流の増大により応答して実質的な動作が可能な状態であるが、みかけ上は上記ＭＯＳＦＥＴＭ２とダイオードＤ１（ＭＯＳＦＥＴＭ３）のスイッチング動作が停止している。この状態は、ＣＲフィードバック電圧Ｖcfb が下側基準電圧Ｖref ＿L を下回らないのでスイッチングのオフ期間が無限大となる領域である。
【００３８】
シリーズレギュレータは、常時動作しても良いし、後述するようにスイッチングレギュレータの出力段ＭＯＳＦＥＴＭ２に同期して、出力段ＭＯＳＦＥＴＭ２がオフ状態の時に動作しても良い。このように、本発明に係るシリーズレギュレータ内蔵型スイッチング電源装置は、ＣＲフィードバック・ヒステリシス制御のスイッチング電源回路にシリーズレギュレータを並列接続することで、負荷電流を検出する為の回路を用いることなく負荷電流に応じて制御方式が自動的に切り替わる。そのため、負荷電流に応じてシリーズレギュレータとスイッチング電源回路を切り替える為の負荷検出信号を必要とせず、切り替える為の回路を新たに付加する必要がなく素子数を少なくできるので小型化と低消費電流化が可能となる。
【００３９】
図３には、本願発明に係るスイッチング電源装置の動作の一例を説明するための特性図が示されている。本願の前記実施例では、中負荷時にスイッチング電源回路は、オン期間は一定でオフ期間が負荷によって変化するＰＦＭ制御を行うことで、電力変換効率が高くなっており、軽負荷から重負荷まで広い範囲で高効率を維持できる。前記実施例のシリーズレギュレータ内蔵型スイッチング電源装置は、負荷電流が小さくなりスイッチング電源回路のスイッチングが停止する直前はＰＦＭ制御の領域にあるため負荷電流が小さくなるにつれて駆動周波数が徐々に下がって行き、駆動周波数０Ｈｚの時にスイッチングを停止するのでシリーズレギュレータとスイッチングレギュレータの切り替え時の出力電圧変化が小さく軽負荷から重負荷まで安定した出力電圧を供給することができる。
【００４０】
上記シリーズレギュレータは、軽負荷時の効率がよいという特徴の他に、ＭＯＳＦＥＴＭ１のオン抵抗が直線的に変化する領域を用いて出力電圧を制御しているのでリップル電圧が極端に小さいという特徴がある。スイッチングレギュレータを用いて軽負荷時の電力変換効率を高くしようとすると、スイッチング周波数を下げる必要があり、それに伴って出力電圧のリップル電圧が増加する傾向となる。また、リップル電圧を小さくする為には出力コンデンサの容量を大きくする必要があり、その結果、実装面積とコストが増加する。一方、軽負荷時にシリーズレギュレータを動作させた場合には大きな容量の出力コンデンサを用いることなく、出力電圧のリップルを小さくすることが可能となる。
【００４１】
ちなみに、図２０にシリーズレギュレータと従来のスイッチングレギュレータとを組み合わせた電源装置のブロック図が示されている。この発明に先立って検討された係る電源装置は、シリーズレギュレータの出力段ＭＯＳＦＥＴＭ１のドレインは、スイッチングレギュレータ用の平滑用コイルＬと出力コンデンサＣｏの接続点に接続され、負荷が接続される出力端子に対して、スイッチングレギュレータとシリーズレギュレータが並列に接続されている。シリーズレギュレータとスイッチングレギュレータの動作・停止の切り替えには、負荷電流の大小によりシリーズレギュレータとスイッチングレギュレータの自動判別切替回路ＳＲＣＴＬ及びＳＷＲＣＴＬと同期非同期切替回路ＳＹＮＣＣＴＬを設けて、負荷電流が大きい場合にはスイッチングレギュレータをＰＷＭ制御で動作し、シリーズレギュレータを停止させる。一方、負荷電流が小さい場合にはスイッチングレギュレータを停止し、シリーズレギュレータのみを動作させる。
【００４２】
シリーズレギュレータとスイッチングレギュレータの切り替え点では、同期非同期切替回路ＳＹＮＣＣＴＬを用いてスイッチングレギュレータのロウ側ＭＯＳＦＥＴＭ３をオフ状態にしてダイオードＤ１から電流を供給することで、シリーズレギュレータからスイッチングレギュレータのロウ側ＭＯＳＦＥＴＭ３への貫通電流を防止し、切り替え時の出力電圧変動を低減している。このように、軽負荷時にシリーズレギュレータを動作することで、軽負荷時において高い電力変換効率を維持しながら、リップル電圧の少ない出力電圧を出力することが出来る。効率面では、特に携帯機器などバッテリを電源とする電子機器において、ＬＳＩが待機状態にあるような軽負荷時においても高い電力変換効率を維持することで、バッテリの長寿命化を図れる為有用である。リップル電圧においては、ＬＳＩの最低動作電圧を下回った場合にはＬＳＩの誤動作を招く可能性があるため、軽負荷時における低リップル電圧化が図れることは有用である。
【００４３】
しかしながら、この電源装置では、シリーズレギュレータとスイッチングレギュレータの切り替えを行う瞬間に出力電圧の変動が生ずるという問題のあることが判明した。この出力電圧の変動がＬＳＩの最低動作電圧を下回った場合にはＬＳＩの誤動作を招く可能性があるため切り替えの瞬間に出力電圧が変動するのは問題である。切り替え検出に関しては、負荷電流を検出して幾つかの切替回路を用いてシリーズレギュレータとスイッチングレギュレータの切り替えを行うものであり、負荷検出を行う為に、例えば負荷検出抵抗を用いた場合、僅かな抵抗値でも、重負荷時に検出抵抗で消費する電力は無視できない値となり電力変換効率の低下を招くため問題である。
【００４４】
また、負荷電流を検出信号とした切替回路を複数用いることは、装置の面積増大につながる為問題である。更に、切替回路を複数用いることは、レギュレータ自身の消費電流の増大につながり電力変換効率が低下する。特に軽負荷時においては出力電流の中で消費電流が占める割合が大きくなるため、レギュレータ自身の消費電流が大きいのは問題である。
【００４５】
図２１には、図２０に示した電源装置の動作の一例を説明するための特性図が示されている。図２０の電源装置では、負荷電流を検出してシリーズレギュレータとスイッチングレギュレータの切り替えを行っており、軽負荷時にはシリーズレギュレータのみで動作し、重負荷時にはＰＷＭ制御を用いたスイッチングレギュレータのみで動作することで各負荷に対して高効率を維持している。しかし、スイッチングレギュレータからシリーズレギュレータに切り替わる直前（中負荷時）までスイッチングレギュレータはＰＷＭ制御を行っている為、この切り替えの境界（中負荷時）で効率が低下してしまう。
【００４６】
シリーズレギュレータとスイッチングレギュレータの切り替え時にシリーズレギュレータとスイッチングレギュレータを同時動作させることにより切り替え時の出力電圧変動を低減している。しかし、スイッチングレギュレータはＰＷＭ制御で常に動作しており、そのため境界付近で負荷電流が少しでも大きくなるとスイッチングレギュレータが突然数百ＫＨｚ程度でスイッチングすることになり、この瞬間に出力電圧が変動してしまう。また、負荷電流が小さくなりスイッチングレギュレータが停止する直前でも、ＰＷＭ制御で動作している状態から突然停止する為、出力電圧が変動してしまう。特に、出力電圧が降下しＬＳＩの最低動作電圧を下回った場合には、ＬＳＩが誤動作を引き起こす可能性があるため、前記のような低電圧で動作するＬＳＩの電源装置としては問題となるものである。      
【００４７】
図４には、この発明に係るスイッチング電源装置の他の一実施例のブロック図が示されている。この実施例では、基準電圧Ｖref2と出力電圧Ｖout を分圧した電圧ＶfbをエラーアンプＥＡに入力し、基準電圧Ｖref2と出力電圧を分圧したフィードバック電圧Ｖfbの差電圧をエラー電圧Ｖeao としてヒステリシスコンパレータＨＣＰＭに入力し、ＣＲフィードバック電圧Ｖcfb とエラー電圧Ｖeao を比較するスイッチング制御回路を介してＭＯＳＦＥＴＭ２とＭ３のスイッチングを行う。スイッチング制御回路は、ヒステリシスコンパレータＨＣＰＭの出力信号を受ける前記のような遅延回路からなり、その切り替わりにおいてＭＯＳＦＥＴＭ２とＭ３とが共にオフ状態のデッドバンドを持たせるものである。
【００４８】
この実施例回路において、軽負荷時（約１ｍＡ）には、シリーズレギュレータのＭＯＳＦＥＴ１は常時動作状態であり、スイッチング電源回路のＭＯＳＦＥＴＭ２とＭ３はオフ状態となる。中負荷時（約５０ｍＡ）には、シリーズレギュレータのＭＯＳＦＥＴ１は常時動作状態であり、スイッチング電源回路のＭＯＳＦＥＴＭ２とＭ３は出力電流に対応してオン・オフのスイッチング動作を行う。そして、重負荷時（約５００ｍＡ）には、シリーズレギュレータのＭＯＳＦＥＴ１は常時動作状態であり、スイッチング電源回路のＭＯＳＦＥＴＭ２とＭ３は出力電流に対応してオン／オフのスイッチング動作を行う。上記のようにシリーズレギュレータのＭＯＳＦＥＴＭ１の負荷電流に無関係に常時動作状態（オン状態）である。スイッチング電源回路のＭＯＳＦＥＴＭ２とＭ３のスイッチング動作は、ＭＯＳＦＥＴＭ３がオフの時ＭＯＳＦＥＴＭ２がオン、ＭＯＳＦＥＴＭ３がオンの時Ｍ２がオフである。
【００４９】
図５には、この発明に係るスイッチング電源装置の他の一実施例のブロック図が示されている。この実施例では、シリーズレギュレータをスイッチング電源回路の出力段ＭＯＳＦＥＴＭ２、Ｍ３に同期して間欠動作させるようにするものである。スイッチング電源回路のハイサイド出力段ＭＯＳＦＥＴＭ２のゲート電圧及びローサイド出力段ＭＯＳＦＥＴＭ３のゲート電圧をアンド（ＡＮＤ）の入力とし、アンドの出力をシリーズレギュレータのオン／オフ信号とする。つまり、ハイサイド出力段ＭＯＳＦＥＴＭ２がＰチャネルＭＯＳＦＥＴであり、ローサイド出力段ＭＯＳＦＥＴＭ３がＮチャネルＭＯＳＦＥＴであることから、上記ＭＯＳＦＥＴＭ３のゲートに供給される制御信号をインバータ回路ＩＶ１により判定し、アンドゲート回路Ｇ１の一方の入力に供給する。このゲート回路Ｇ１の他方の入力には、ＰチャネルＭＯＳＦＥＴＭ２の制御信号が供給される。
【００５０】
図６には、図５の実施例回路の動作を説明するためのタイミング図が示されている。図５のシリーズレギュレータは、スイッチング電源回路のハイサイド出力段ＭＯＳＦＥＴＭ２とローサイド出力段ＭＯＳＦＥＴＭ３がオフの時に動作する。つまり、ＭＯＳＦＥＴＭ２のゲートに供給される制御信号がハイレベル（論理１）で、ＭＯＳＦＥＴＭ３のゲートに供給される制御信号がロウレベル（論理０）のとき、インバータ回路ＩＶ１の出力信号がハイレベル（論理１）となり、動作制御信号ＳＣをハイレベルとしてシリーズレギュレータを動作状態にする。この実施例では、不連続モードでは、逆電流防止の為にＭＯＳＦＥＴＭ２とＭ３の接続点の電圧Ｖlxが０Ｖ以上になるとローサイド出力電圧Ｍ３をオフにすることでＰＦＭ制御となり、負荷電流が小さくなるにつれて出力段ＭＯＳＦＥＴＭ２、Ｍ３のオフ期間が延びていき、軽負荷では出力段ＭＯＳＦＥＴＭ２、Ｍ３が常時オフとなるのでシリーズレギュレータのみで動作することになる。
【００５１】
この実施例回路において、前記のように軽負荷時（約１ｍＡ）には、シリーズレギュレータのＭＯＳＦＥＴ１は常時動作状態であり、スイッチング電源回路のＭＯＳＦＥＴＭ２とＭ３はオフ状態となる。中負荷時（約５０ｍＡ）には、シリーズレギュレータのＭＯＳＦＥＴ１は、ＭＯＳＦＥＴＭ２とＭ３が共にオフ時に動作状態であり、スイッチング電源回路のＭＯＳＦＥＴＭ２とＭ３は出力電流に対応してオン・オフのスイッチング動作を行う。そして、重負荷時（約５００ｍＡ）には、シリーズレギュレータのＭＯＳＦＥＴ１は、ＭＯＳＦＥＴＭ２とＭ３が共にオフ時に動作状態となり、イッチング電源回路のＭＯＳＦＥＴＭ２とＭ３は出力電流に対応してオン／オフのスイッチング動作を行う。
【００５２】
図７には、この発明に係るスイッチング電源装置の更に他の一実施例のブロック図が示されている。この実施例では、シリーズレギュレータをスイッチング電源回路の出力段ＭＯＳＦＥＴＭ３に同期して間欠動作させるようにするものである。ローサイド出力段ＭＯＳＦＥＴＭ３のゲート電圧をインバータ回路ＩＶ１で反転させてシリーズレギュレータのオン／オフ信号とするものである。つまり、ＭＯＳＦＥＴＭ３のゲート電圧がロウレベルのときにインバータ回路ＩＶ１の出力信号ＳＣがハイレベルとなってシリーズレギュレータを動作状態にするものである。
【００５３】
図８には、図７の実施例回路の動作を説明するためのタイミング図が示されている。図７のシリーズレギュレータは、ＭＯＳＦＥＴＭ３のオン／オフと相補的に非動作状態／動作状態とされる。つまり、シリーズレギュレータは、ローサイド出力段ＭＯＳＦＥＴＭ３がオフ状態の時に動作する。不連続モードでは、スイッチング電源回路が前記のようにＰＦＭ制御となり、負荷電流が小さくなるにつれて出力段ＭＯＳＦＥＴＭ３のオフ期間期間が延びていき、軽負荷では出力段ＭＯＳＦＥＴＭ３が常時オフとなるのでシリーズレギュレータのみで動作することとなる。
【００５４】
前記図４、図５及び図７の各実施例回路において、軽負荷時（１ｍＡ）は、すべての実施例回路において、前記のようにスイッチング電源回路が自動的に動作を停止し、シリーズレギュレータのみが動作しているので効率は約５３％と同じである。このときのリップル電圧は１ｍＶ以下である。
【００５５】
中負荷時（５０ｍＡ）は、各実施例回路においてリップル電圧は約２０ｍＶと同じであるが、シリーズレギュレータが常時動作している図４の実施例が９１％と最も効率が悪く、最も良いのは図５の間欠動作においてハイサイドＭＯＳＦＥＴＭ２及びローサイドＭＯＳＦＥＴＭ３がオフ状態の時のみ動作する実施例回路であり、９５％となる。図７の実施例回路の効率は、その中間の９３％である。このことから、図５の実施例回路は図４の実施例回路と比較して４％改善される。
【００５６】
重負荷時（５００ｍＡ）は、各実施例回路においてリップル電圧は１３ｍＶと同じである。かかる重負荷時にはシリーズレギュレータの動作状態による影響が小さく、図４の実施例回路では効率が８８％、図５と図７の実施例回路では同じく効率８９％であり、図５及び図７の実施例回路の間欠動作の方が図４の常時動作の場合に比べて効率が１％改善された。以上より、図４の実施例回路は、常時動作は中負荷時の効率は劣るが回路構成がシンプルである。図５の実施例回路は、回路構成は少し複雑であるが最も効率が高い。図７の実施例かいは図４の実施例回路と図５の実施例回路の中間であることがわかった。
【００５７】
図９には、この発明に係るスイッチング電源装置の更に他の一実施例のブロック図が示されている。この実施例では、外部同期が可能なシリーズレギュレータ内蔵型スイッチング電源装置に向けられている。この実施例のスイッチング電源装置は、２つのコンパレータＣＭＰ１，ＣＭＰ２を用いてＣＲフィードバック電圧Ｖcfb と基準電圧Ｖref2を比較することによりヒステリシス動作を実現している。２つのコンパレータＣＭＰ１，ＣＭＰ２の内、片側のコンパレータＣＭＰ２の出力はナンド（ＮＡＮＤ）ゲート回路Ｇ３を介してラッチＦＦのセット入力（Ｓ）となっている。
【００５８】
外部同期を行うための外部同期用入力端子ＳＹＮＣの信号は、ナンドゲート回路Ｇ２の一方の入力に供給されている。このナンドゲート回路Ｇ２の他方の入力には、もう片側のコンパレータＣＭＰ１の出力がインバータ回路ＩＶ２を介して供給される。このように外部同期用入力端子ＳＹＮＣの信号を二つのナンドゲート回路Ｇ２，Ｇ３を介してラッチのセットＳに入力し、スイッチング周波数を決定するようにしている。そして、ＣＲフィードバック電圧Ｖcfb と基準電圧Ｖref2をコンパレータＣＭＰ１で比較し、その出力をリセット信号Ｒとすることで、スイッチングのオン時間、オフ時間を決定するＰＷＭ制御を行っている。また、外部同期用入力端子ＳＹＮＣを、ＧＮＤに接続すると通常のヒステリシス動作を行うことが出来る。
【００５９】
コンパレータＣＭＰ１の反転入力（−）には、前記図７の実施例回路と同様なエラーアンプＥＡの出力信号が供給され、コンパレータＣＭＰ２の反転入力（−）には、上記エラーアンプＥＡの出力信号を抵抗Ｒref1とＲref2で分圧した電圧が供給される。このような分圧抵抗Ｒref1とＲref2により、上記外部同期用入力端子ＳＹＮＣを、定常的にＧＮＤに接続するとゲート回路Ｇ２はインバータ回路として動作するので、ゲート回路Ｇ３にはコンパレータＣＭＰ１の出力信号が伝えられ、上記２つのコンパレータＣＭＰ１，ＣＭＰ２でヒステリシス動作を行わせることができる。
【００６０】
図１０には、図９のスイッチング電源装置の動作を説明するための特性図が示されている。同図には、外部同期型スイッチング電源装置の負荷電流Ｉout に対するスイッチングレギュレータの駆動周波数の関係が示されている。同図のように重負荷時はＰＷＭ制御で動作し、外部同期を行うのはＰＦＭ制御の中で駆動周波数が外部クロック周波数以下の領域である。さらに負荷電流が小さくなりシリーズレギュレータのみで出力電流を供給できるようになると、外部同期を無効にし、シリーズレギュレータのみで動作する。
【００６１】
上記のようにＰＦＭ制御では、負荷電流Ｉout の低下によってスイッチング電源回路のスイッチング周波数が可聴域（２０〜２０ＫＨｚ）まで下がることになる。このような周波数で動作する場合、使用する電子機器によってはノイズとして耳に伝わることがある。特にオーディオ機器などでは、スイッチング周波数が可聴域まで下がることは問題である。そこで、ＰＦＭ制御時の駆動周波数が可聴域（２０〜２０ＫＨｚ）以下に下がらない様にするために上記外部同期入力端子ＳＹＮＣを利用することができる。つまり、この外部同期入力端子ＳＹＮＣから可聴域（２０〜２０ＫＨｚ）以上の例えば４０ＫＨｚのパルスを入力しておけば、ＰＦＭ制御時の駆動周波数が４０ＫＨｚ以下になると、外部端子ＳＹＮＣから入力された４０ＫＨｚのパルスに同期してＰＦＭ動作を行うこととなる。
【００６２】
図１１には、図９のスイッチング電源装置の動作を説明するためのタイミング図が示されている。前記のように外部同期のクロック周波数を可聴域よりも高い４０ＫＨｚに設定したとする。この時、重負荷時では、コンパレータＣＭＰ１の出力信号でリセット後、コンパレータＣＭＰ２の出力信号の方が外部クロック信号よりも早くセットに入るのでコンパレータＣＭＰ２に同期した周波数で動作するＰＷＭ制御を行う。そして、負荷電流が小さくなり不連続モードに入るとＰＦＭ制御になる。
【００６３】
ＰＦＭ制御の範囲において、駆動周波数が４０ＫＨｚよりも大きい時には、コンパレータＣＭＰ２の出力信号の方が外部クロック信号よりも早くセット信号に入るのでコンパレータＣＭＰ２の出力信号に同期した周波数でスイッチングする。しかし、負荷電流がさらに小さくなり外部クロック周波数４０ＫＨｚ以下になろうとすると、今度は外部クロック信号の方がコンパレータＣＭＰ２の出力信号よりも早くセットに入るので外部クロック周波数に同期した周波数でスイッチングする。
【００６４】
そしてさらに負荷電流が小さくなりシリーズレギュレータのみで電流を供給できるまで小さくなると、スイッチング電源回路が外部に同期した周波数でスイッチングを行っている場合、負荷電流よりもスイッチングレギュレータによる供給電流の方が大きくなるので、出力電圧Ｖout が僅かに上がり、ＣＲフィードバック電圧Ｖcfb も上昇する。そのため、コンパレータＣＭＰ１の出力電圧はハイレベルとなりゲート回路Ｇ２の出力であるノードＮ１もハイレベルとなるので、セットにはロウレベルが入力され続ける。その結果スイッチングレギュレータはスイッチングを停止しシリーズレギュレータのみで動作する。このように外部同期信号を入力することで可聴域の周波数でスイッチングしようとする場合のみスイッチング周波数を外部クロック周波数に固定し、ノイズを低減しながら広範囲で高効率を維持でき、軽負荷時はシリーズレギュレータのみで動作するので低リップル電圧も維持できる。
【００６５】
図１２には、この発明に係るスイッチング電源装置の更に他の一実施例のブロック図が示されている。この実施例のスイッチング電源装置は、基本的には前記図９の実施例回路からシリーズレギュレータを削除したものである。この実施例では、ＰＦＭ制御において、図１３の特性図に示すように、駆動周波数を前記のように約４０ＫＨｚに設定することにより、負荷電流Ｉout の低下によってスイッチング電源回路のスイッチング周波数が可聴域（２０〜２０ＫＨｚ）まで下がることを防止するという機能を実現できる。このような機能を設けることにより、使用する電子機器によってはノイズとして耳に伝わることを防止でき、特にオーディオ機器において有益なものとなる。
【００６６】
更に新たな機能を実現するためにＭＯＳＦＥＴＭ２とＭ３の相互接続点のノードが外部端子ＬＸに接続される。また、特に制限されないが、エラーアンプＥＡの出力ノードも外部端子ＥＡ０に接続される。つまり、スイッチング電源装置ＰＳとしては、上記以外に出力端子ＯＵＴ、入力端子ＶＤＤ、接地端子ＧＮＤ及び外部同期入力端子ＳＹＮＣが設けられる。入力端子ＶＤＤは、前記バッテリ等から供給される入力電圧Ｖinが供給され、出力端子ＯＵＴからは負荷回路に供給される出力電圧Ｖout が形成される。そして、端子ＶＦＢには、上記出力電圧Ｖout を分圧した帰還電圧が供給される。
【００６７】
図１４には、この発明に係るスイッチング電源装置の他の一実施例のブロック図が示されている。一つのスイッチング電源回路で供給できる電流には限界がある。しかし、図１２に示したＣＲフィードバック・ヒステリシス制御を用いたスイッチング電源回路は、この実施例のように複数個並列接続することで、負荷分担を行う為の複雑な回路を用いずに、大きな出力電流を供給することが可能となる。つまり、同図に示すように、図１２に示した電源装置ＰＳを２個用いて遅延回路を追加するだけで並列冗長運転を行うことができる。並列冗長運転を行う為には、出力電圧Ｖout を抵抗Ｒ１, Ｒ２を用いて分割することで得られる分圧電圧Ｖfbが電源装置ＰＳ＿ａ、ＰＳ＿ｂのフィードバック端子ＶＦＢを介してそれぞれの電源装置ＰＳ＿ａ、ＰＳ＿ｂの図示しないエラーアンプＥＡａ、ＥＡｂに共通に入力される。そして、出力電圧のフィードバック電圧Ｖfbと基準電圧Ｖref2a 、Ｖref2b をエラーアンプＥＡａ、ＥＡｂに入力した時の出力電圧をエラー電圧Ｖeaoa、Ｖeaobとして出力し、電源装置ＰＳ＿ａ、ＰＳ＿ｂの外部でそれぞれの電源装置ＰＳ＿ａ、ＰＳ＿ｂのエラー電圧ＶeaoaとＶeaobを端子ＥＡ０で互いに接続することにより負荷分担が可能となる。
【００６８】
図１４中のＣＲフィードバック電圧Ｖcfb とエラーアンプ電圧Ｖeaoa, Ｖeaobの関係は次の（式３）、（式４）で表される。
【００６９】
Ｖcfba＝Ｖout ＋ＤＣＲａ×Ｉoa≒Ｖeaoa  …（式３）
Ｖcfbb＝Ｖout ＋ＤＣＲｂ×Ｉob≒Ｖeaob  …（式４）
ここで、電源装置ＰＳ＿ａ、ＰＳ＿ｂに接続されている平滑コイルのインダクタンス値は同じであるとすると、一般にコイルの内部抵抗の誤差は１０％程度であるので、Ｖcfb ≒Ｖcfbb、Ｖeaoa≒Ｖeaob、ＤＣＲａ≒ＤＣＲｂ（ＰＳ＿ａ、ＰＳ＿ｂのインダクタLの寄生抵抗値がＤＣＲａ、ＤＣＲｂ）となる。よって（式３）、（式４）から電源装置ＰＳ＿ａ、ＰＳ＿ｂの出力電流Ｉoa、Ｉobは、Ｉoa≒Ｉobとなり負荷分担される。このように、出力電圧Ｖout を分圧したフィードバック電圧Ｖfbを共通にし、エラーアンプの出力電圧Ｖeaoa、Ｖeaobを互いに接続することで、電源装置ＰＳの複雑な回路を必要とせずに各電源装置ＰＳへの負荷分担を行うことが可能となる。
【００７０】
図１５には、この発明に係るスイッチング電源装置の他の一実施例のブロック図が示されている。この実施例では、電源装置ＰＳ＿ａ、ＰＳ＿ｂのＬＸ端子とＳＹＮＣ端子とを遅延回路を介して接続し、遅延回路での遅延時間の調節を行い、電源装置ＰＳ＿ａとＰＳ＿ｂの出力段スイッチングの位相を１８０°ずらすことで出力コンデンサＣｏの容量を大きくすることなく出力電圧のリップル電圧を小さくするようにするものである。
【００７１】
図１６には、図１４のスイッチング電源装置に用いられる遅延回路の一実施例の回路図が示されている。フリップフロップ（ラッチ）回路の出力に抵抗ＲｄとキャパシタＣｄの積分回路（時定数回路）を設け、フリップフロップ回路のセット入力Ｓに電源装置ＰＳ＿ａの端子ＬＸ＿ａを接続し、リセット入力Ｒに電源装置ＰＳ＿ｂの端子ＬＸ＿ｂを接続する。そして、遅延回路の出力端子ＳＹＮＣを電源装置ＰＳ＿ｂの同期入力端子ＳＹＮＣに接続する。
【００７２】
図１７には、図１６の遅延回路の動作を説明するためのタイミング図が示されている。電源装置ＰＳ＿ａのＭＯＳＦＥＴＭ２のゲート電圧がハイレベルにされると、それに対応して遅延回路の入力信号ＬＸ＿ａ（Ｓ）がハイレベルとなり、フリップフロップ回路の出力信号Ｑがハイレベルに変化し、出力信号ＳＹＮＣが抵抗ＲｄとキャパシタＣｄにより積分されて立ち上がる。この積分出力が電源装置ＰＳ＿ｂのＭＯＳＦＥＴＭ２のしきい値電圧Ｖthに到達すると、電源装置ＰＳ＿ｂのフリップフロップ回路ＦＦがセットされてＭＯＳＦＥＴＭ２がオン状態となる。このタイミングを電源装置ＰＳ＿ａのスイッチング周期Ｔの１／２（Ｔ／２）に設定することにより、電源装置ＰＳ＿ａのスイッチ周期に対してＰＳ＿ｂの出力段スイッチングの位相を１８０°ずらすことができる。
【００７３】
図１８には、電源装置ＰＳ＿ａ、ＰＳ＿ｂの出力段スイッチングの位相を１８０°ずらした場合の動作波形図が示されている。このように２つの電源装置ＰＳ＿ａ、ＰＳ＿ｂの出力段スイッチングの位相を１８０°ずらすことにより、出力電圧Ｖout のリップルを大幅に低減させることができる。さらにスイッチングレギュレータを２個以上の複数個並列接続し、出力段スイッチの位相をずらして動作（フェーズシフト）することで、さらに大きな出力電流を小さなリップル電圧で供給できる。また、位相をずらすことで出力電流だけでなく入力電流も平均化されるため主電源のノイズ低減になる。
【００７４】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、図１等の抵抗ＲｆとキャパシタＣｆの相互接続点であるノードｎ２と回路の接地電位ＧＮＤとの間に抵抗ＲとキャパシタＣの並列回路を設けるものとしてもよい。この構成では、抵抗ＲｆとＲの比で出力電圧Ｖoutを調整することができるという利点がある。つまり、出力電圧Ｖoutは、Ｖout＝Ｒ／（Ｒｆ＋Ｒ）・Ｖref2で与えられる。従って、抵抗ＲｆとＲの比を調整することにより、基準電圧Ｖref2を変えずに出力電圧Ｖoutを任意に設定することができる。容量Ｃを設けているのは、抵抗Ｒを設けたことに伴い位相遅れや位相の進みが生じて過渡応答特性が劣化するのを防止するためである。Ｒｆ・Ｃｆ＝Ｒ・Ｃとなるように、抵抗値および容量値を設定することによって、位相遅れや位相の進みを小さくすることができる。
【００７５】
ヒステリシスコンパレータＨＣＭＰやエラーアンプＥＡの具体的構成は、種々の実施形態を採ることができる。スイッチ素子やシリーズレギュレータの出力素子は、ＭＯＳＦＥＴの他にバイポーラトランジスタに置き換えることができる。また、コンパレータＣＭＰ１，ＣＭＰ２やシリーズレギュレータに用いられる差動増幅回路あるいは演算増幅回路の具体的構成も、種々の実施例形態を採ることができる。更に、スイッチング電源回路を複数個並列接続するために用いられる遅延回路の具体的構成も種々の実施形態を採ることができるものである。この発明は、スイッチング電源装置とそれに用いられる半導体集積回路として広く利用できる。
【図面の簡単な説明】
【００７６】
【図１】この発明に係るスイッチング電源装置の一実施例を示す概略ブロック図である。
【図２】この発明に係るスイッチング電源装置の動作の一例を説明するための波形図である。
【図３】この願発明に係るスイッチング電源装置の動作の一例を説明するための特性図である。
【図４】この発明に係るスイッチング電源装置の他の一実施例を示すブロック図である。
【図５】この発明に係るスイッチング電源装置の他の一実施例を示すブロック図である。
【図６】図５の実施例回路の動作を説明するためのタイミング図である。
【図７】この発明に係るスイッチング電源装置の更に他の一実施例を示すブロック図である。
【図８】図７の実施例回路の動作を説明するためのタイミング図である。
【図９】この発明に係るスイッチング電源装置の更に他の一実施例を示すブロック図である。
【図１０】図９のスイッチング電源装置の動作を説明するための特性図である。
【図１１】図９のスイッチング電源装置の動作を説明するためのタイミング図である。
【図１２】この発明に係るスイッチング電源装置の更に他の一実施例を示すブロック図である。
【図１３】図１２のスイッチング電源装置の動作を説明するための特性図である。
【図１４】この発明に係るスイッチング電源装置の他の一実施例を示すブロック図である。
【図１５】この発明に係るスイッチング電源装置の他の一実施例を示すブロック図である。
【図１６】図１４のスイッチング電源装置に用いられる遅延回路の一実施例を示す回路図である。
【図１７】図１６の遅延回路の動作を説明するためのタイミング図である。
【図１８】図１５のスイッチング電源装置のスイッチング動作の位相を１８０°ずらした場合の動作波形図である。
【図１９】図１のスイッチング電源回路の具体的な動作を説明するためのタイミングチャート図である。
【図２０】この発明に先立って検討された電源装置のブロック図である。
【図２１】図２０に示した電源装置の動作の一例を説明するための特性図である。
【符号の説明】
【００７７】
ＩＣ…半導体集積回路装置、Ｍ１〜Ｍ３…ＭＯＳＦＥＴ、Ｄ２…ダイオード、Ｒｆ，Ｒ，Ｒ１，Ｒ２…抵抗、Ｃｆ，Ｃｏ，Ｃ…容量、Ｌ…コイル、ＨＣＭＰ…ヒステリシスコンパレータ、ＳＲ１…シリーズレギュレータ、ＥＡ…エラーアンプ、Ｇ１〜Ｇ４…ゲート回路、ＩＶ１，ＩＶ３…インバータ回路、ＦＦ…フリップフロップ回路、ＣＭＰ１，ＣＭＰ２…コンパレータ、ＰＳ，ＰＳ＿ａ，ＰＳ＿ｂ…電源装置。
【図１】
2005086931.tif 000003
【図２】
2005086931.tif 000004
【図３】
2005086931.tif 000005
【図４】
2005086931.tif 000006
【図５】
2005086931.tif 000007
【図６】
2005086931.tif 000008
【図７】
2005086931.tif 000009
【図８】
2005086931.tif 000010
【図９】
2005086931.tif 000011
【図１０】
2005086931.tif 000012
【図１１】
2005086931.tif 000013
【図１２】
2005086931.tif 000014
【図１３】
2005086931.tif 000015
【図１４】
2005086931.tif 000016
【図１５】
2005086931.tif 000017
【図１６】
2005086931.tif 000018
【図１７】
2005086931.tif 000019
【図１８】
2005086931.tif 000020
【図１９】
2005086931.tif 000021
【図２０】
2005086931.tif 000022
【図２１】
2005086931.tif 000023