(57)【要約】  【課題】  ＦｅドープＩｎＰ層を用いた電流閉じ込め構造は、従来のｐ／ｎ／ｐ電流閉じ込め構造に対して、寄生容量を低減する効果には優れているものの、電流のブロッキング特性に劣るという問題が生じることがあった。  【解決手段】  ＤＦＢレーザ１の積層構造のうち、上部クラッド層１６、回折格子１４、上部ＳＣＨ層１３、ＭＱＷ活性層１２、下部ＳＣＨ層１０、及び下部クラッド層８の上部は、メサストライプを形成している。メサストライプは、順次成長させた、高抵抗のＦｅドープＩｎＰ層２８、及びｎ型ＩｎＰ層２９で埋め込まれ、横方向の電流閉じ込め構造が形成されている。また、より寄生容量を減らすことを目的として、高抵抗のＦｅドープＩｎＰ層２８、及びｎ型ＩｎＰ層２９により形成された電流ブロック層にはトレンチが形成されている。  【選択図】  図１
2005064080.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型を有するIII−Ｖ族化合物半導体基板上に、活性層を含むメサストライプを有し、該メサストライプの側面にＦｅまたはＲｕがドープされた高抵抗半導体により形成される第１層と第１の導電型を有する半導体により形成される第２層を含む埋め込み層を有し、前記メサストライプと前記埋め込み層上には、第２の導電型を有する半導体層が設けられている半導体素子であって、第２埋め込み層は少なくともその一部が前記メサストライプから０．３μｍ以内の距離にあることを特徴とする半導体素子。
【請求項２】
前記メサストライプは、前記半導体基板の（１００）面上に、［０１１］面方向に延びる活性層を含むことを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記第１層は（１１１）Ｂ面の半導体層と（１１Ｘ）Ｂ面（Ｘ≧２）の半導体層を含むことを特徴とする請求項１または２のいずれか１項に記載の半導体素子。
【請求項４】
前記埋め込み層は、前記第２層上にアンドープ層を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子。
【請求項５】
前記メサストライプと前記埋め込み層との間の少なくとも一部に拡散防止層を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体素子。
【請求項６】
前記拡散防止層は、膜厚が０．００５〜０．３μｍであることを特徴とする請求項５に記載の半導体素子。
【請求項７】
前記各層を構成する半導体層はＩｎＰ系半導体層であり、かつ第１の導電型はｎ型、第２の導電型はｐ型であって、前記拡散防止層は、少なくともＦｅドープＩｎＰ層またはＲｕドープＩｎＰ層、ｎ型ＩｎＰ層及びアンドープＩｎＰ層のうちの一層を含むことを特徴とする請求項６に記載の半導体素子を含む前記半導体素子。
【請求項８】
前記拡散防止層を構成するｎ型ＩｎＰ層は活性層の側面には存在しないことを特徴とする請求項７に記載の半導体素子。
【請求項９】
前記拡散防止層を構成するｎ型ＩｎＰ層のドーピング濃度は１×１０１６ｃｍ−３〜５×１０１８ｃｍ−３であることを特徴とする請求項７に記載の半導体素子。
【請求項１０】
前記拡散防止層を構成するＦｅドープＩｎＰ層またはＲｕドープＩｎＰ層のＦｅまたはＲｕドーピング濃度は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３であることを特徴とする請求項７に記載の半導体素子。
【請求項１１】
前記半導体素子はＴｌとＧａ、Ｉｎ、Ａｌ、Ａｓ、Ｐからなる群のうち少なくとも一つを同時に含む半導体材料からなる多重量子井戸層を有することを特徴とする請求項１乃至１０のいずれか１項に記載の半導体素子。
【請求項１２】
第１の導電型を有するIII−Ｖ族化合物半導体基板の（１００）面上に、［０１１］面方向に延びる活性層を含むメサストライプを有し、該メサストライプの側面にＦｅまたはＲｕがドープされた高抵抗半導体により形成される第１層と第１の導電型を有する第２層を含む埋め込み層を有し、前記メサストライプと前記埋め込み層上には、第２の導電型を有する半導体層が設けられている半導体素子の製造方法において、前記第１埋め込み層のメサストライプ側面最上部近傍から延びる面の面方位が（１１１）Ｂ面であるうちは成長を抑制し、面方位が（１１Ｘ）Ｂ面（Ｘ≧２）となった後に成長の抑制を中止することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその成長方法に関するものである。
【背景技術】
【０００２】
伝送容量の大容量化の要求に伴い、光ファイバ通信網における波長分割多重（Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ；以下ＷＤＭという）システムが導入されている。波長分割多重システムにおける送信用信号光源は、半導体レーザ素子と半導体レーザ素子から発振された光を変調する変調手段によって構成される。半導体レーザ素子としては、その用途から単一波長発振可能であることが好ましく、分布帰還型半導体レーザ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｆｅｅｄｂａｃｋ  Ｌａｓｅｒ；以下ＤＦＢレーザという）などが用いられる。
【０００３】
ここで図７を参照して、ＤＦＢレーザの構成を説明する。
ＤＦＢレーザ２１４は、ｎ型ＩｎＰからなる半導体基板２１２上に、ｎ型ＩｎＰからなる下部クラッド層２１８、下部分離光閉込め層（Ｓｅｐａｒａｔｅ  Ｃｏｎｆｉｎｅｍｅｎｔ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ；以下ＳＣＨ層という）２２０、多重量子井戸（Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ；以下ＭＱＷという）活性層２２２、上部ＳＣＨ層２２３、回折格子２２４、ｐ型ＩｎＰからなる上部クラッド層２２６、ｐ型ＩｎＰからなる再成長クラッド層２２７、及びコンタクト層２２８からなる積層構造を備えており、前記コンタクト層２２８上にはｐ側電極２３５を、前記半導体基板２１２の前記積層構造が形成されている側の裏面にはｎ側電極２３６を有している。
【０００４】
ＤＦＢレーザ２１４の積層構造のうち、上部クラッド層２２６、回折格子２２４、上部ＳＣＨ層２２３、ＭＱＷ活性層２２２、下部ＳＣＨ層２２０、及び下部クラッド層２１８の上部は、メサストライプを形成している。前記メサストライプは、順次成長させた、高抵抗のＦｅドープＩｎＰ層２３８、及びｎ型ＩｎＰ層２３９で埋め込まれている。ＦｅドープＩｎＰ層２３８及びｎ型ＩｎＰ層２３９は横方向の電流閉じ込め構造を形成している。高抵抗のＦｅドープＩｎＰ層２３８は、電子トラップ層として働かせると同時に、寄生容量を低減するために設けられている。なお、前記ＦｅドープＩｎＰ層２３８は単層で形成されていても良いし、複数層で形成されていても良い。また、ｎ型ＩｎＰ層２３９はホールストップ層として働かせるために設けている（例えば、特許文献１）。
【０００５】
【特許文献１】特開２００１−２９８２４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＦｅドープＩｎＰ層を用いた電流閉じ込め構造は、従来のｐ／ｎ／ｐ電流閉じ込め構造に対して、寄生容量を低減する効果には優れているものの、電流のブロッキング特性に劣るという問題が生じることがあった。
【０００７】
そこで、発明者らがこの問題について検討したところ、以下の点を見いだした。すなわち、前記ＤＦＢレーザ２１４においては、前記ＦｅドープＩｎＰ層２３８及びｎ型ＩｎＰ層２３９での埋め込みが行い易いという理由のために、ｎ型ＩｎＰ基板の（１００）面上に、［０１１］面方向に延びる活性層を含むメサストライプを形成している。このような構造においては、ＦｅドープＩｎＰ層が該メサストライプの上端近傍において（１１１）Ｂ面方向へ成長し易いため、ＦｅドープＩｎＰ層上のｎ型ＩｎＰ層はメサストライプから離れた位置から成長を始めてしまうことが分かった。
【０００８】
つまり、
（１）ｎ型ＩｎＰ層がメサストライプから離れていると、ＦｅドープＩｎＰ層とｐ型ＩｎＰからなる再成長クラッド層との接触面積が大きくなって、Ｆｅとｐ型ドーパントである、例えばＺｎとが相互拡散してしまう。
（２）ＦｅドープＩｎＰ層とｐ型ＩｎＰからなる再成長クラッド層の間にホールのブロッキング層であるｎ型ＩｎＰ層が介在しなくなる。
このような原因により、電流ブロッキング特性が劣化することを見いだした。
【０００９】
また、前述したＦｅドープＩｎＰ層が該メサストライプの上端近傍において（１１１）Ｂ面方向へ成長は、寄生容量をより低減させようとしてＦｅドープＩｎＰ層を厚くすればするほど顕著に現れる傾向がある。
【００１０】
そこで、本発明の目的は、寄生容量を低減させつつ、ブロッキング特性が良好である半導体素子及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成する第１の発明にかかる半導体素子は、第１の導電型を有するIII−Ｖ族化合物半導体基板上に、活性層を含むメサストライプを有し、該メサストライプの側面にＦｅまたはＲｕがドープされた高抵抗半導体により形成される第１層と第１の導電型を有する第２層を含む埋め込み層を有し、前記メサストライプと前記埋め込み層上には、第２の導電型を有する半導体層が設けられている半導体素子であって、第２埋め込み層は少なくともその一部が前記メサストライプから０．３μｍ以内の距離にあることを特徴としている。
【００１２】
また、上記目的を達成する第２の発明にかかる半導体素子の製造方法は、第１の導電型を有するIII−Ｖ族化合物半導体基板の（１００）面上に、［０１１］面方向に延びる活性層を含むメサストライプを有し、該メサストライプの側面にＦｅまたはＲｕがドープされた高抵抗半導体により形成される第１層と第１の導電型を有する第２層を含む埋め込み層を有し、前記メサストライプと前記埋め込み層上には、第２の導電型を有する半導体層が設けられている半導体素子の製造方法において、前記第１埋め込み層のメサストライプ側面最上部近傍から延びる面の面方位が（１１１）Ｂ面であるうちは成長を抑制し、面方位が（１１Ｘ）Ｂ面（Ｘ≧２）となった後に成長の抑制を中止することを特徴としている。
【発明の効果】
【００１３】
第１の発明にかかる半導体素子によれば、第２埋め込み層は少なくともその一部が前記メサストライプから０．３μｍ以内の距離にあるので、ＦｅまたはＲｕとメサストライプ上に存在する第２の導電型を有する半導体層中に含まれるドーパント、例えば第２の導電型がｎ型であればＳｅ、Ｓ、Ｓｉなどや第２の導電型がｐ型であればＺｎ、Ｍｇ、Ｂｅなどとの相互拡散が抑制される。また、ホールのブロッキング特性は従来と同程度に確保される。すなわち、寄生容量の低減とブロッキング特性を同時に満足する半導体素子を得ることができる。
【発明を実施するための最良の形態】
【００１４】
第１の発明に係る半導体素子には、半導体レーザ素子、半導体受光素子、変調器など、第１の導電型を有するIII−Ｖ族化合物半導体基板上に、活性層を含むメサストライプを有し、該メサストライプの側面にＦｅまたはＲｕがドープされた高抵抗半導体により形成される第１層と第１の導電型を有する第２層を含む埋め込み層を有し、前記メサストライプと前記埋め込み層上には、第２の導電型を有する半導体層が設けられていれば該当する。なお、前記メサストライプは、前記半導体基板の（１００）面上に、［０１１］面方向に延びる活性層を含むことが好ましい。また、本願発明は寄生容量の低減が重要課題となる直接変調型のレーザ、変調器付レーザ等にはより有効である。
なお、ここで高抵抗とは、抵抗率が１×１０６Ωｃｍ以上であることをいう。
【００１５】
また、上記半導体素子を同一基板上に集積させた半導体集積素子にも適用できる。具体的には、複数の半導体レーザ素子を集積させた半導体アレイ型素子、半導体レーザ素子と変調器を同一基板上に集積させた、例えば電界吸収型変調器付き分布帰還型半導体レーザ素子（ＥＡ−ＤＦＢレーザ素子）等にも有効である。
【００１６】
また、本発明は、前記第１層が（１１１）Ｂ面の半導体層と（１１Ｘ）Ｂ面（Ｘ≧２）の半導体層を含むことによって良好な上記効果を得ることができる。
【００１７】
さらに、本発明は、前記埋め込み層が前記第２層上にアンドープ層を有することによって良好な上記効果を得ることができる。
なお、ここでアンドープ層とは、意図的にドーピングを行わない層であって、具体的にはその不純物濃度は５×１０１４〜１×１０１６ｃｍ−３程度であるものをいう。
【００１８】
本発明の好適な実施態様では、前記メサストライプと前記埋め込み層との間の少なくとも一部に拡散防止層を有することによって高抵抗半導体層にドープされたＦｅまたはＲｕとメサを形成する半導体層のドーパント、特にｐ型ドーパントとの相互拡散を防止するという効果を得ることができる。
また、本発明は、前記拡散防止層の膜厚が０．００５〜０．３μｍであることによって良好な上記効果を得ることができる。
【００１９】
さらに、本発明の好適な実施例では、前記各層を構成する半導体層がＩｎＰ系半導体層であり、かつ第１の導電型はｎ型、第２の導電型はｐ型であって、前記拡散防止層は、少なくともＦｅドープＩｎＰ層またはＲｕドープＩｎＰ層、ｎ型ＩｎＰ層及びアンドープＩｎＰ層のうちの一層を含むことによって、より好適な上記効果を得ることができる。
【００２０】
また、前記拡散防止層を構成するｎ型ＩｎＰ層は活性層の側面には存在しないことが好適である。また、そのドーピング濃度は１×１０１６ｃｍ−３〜５×１０１８ｃｍ−３であることによって、より好適な上記効果を得ることができる。
【００２１】
また、前記拡散防止層を構成するＦｅドープＩｎＰ層またはＲｕドープＩｎＰ層のＦｅまたはＲｕドーピング濃度は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３であることによって、より好適な上記効果を得ることができる。
【００２２】
本発明は、Ｔｌ及びＧａ、Ｉｎ、Ａｌ、Ａｓ、Ｐからなる群のうち少なくとも一つ同時に含む多重量子井戸層を有することによって、上記効果に加えて温度依存性を小さくすることができるという効果を得ることができる。
【００２３】
第２の発明にかかる半導体素子の製造方法によれば、第１埋め込み層のメサストライプ側面最上部近傍から延びる面の面方位が（１１１）Ｂ面であるうちは成長を抑制し、面方位が（１１Ｘ）Ｂ面（Ｘ≧２）となった後に成長の抑制を中止するので、第２埋め込み層とメサストライプの距離を容易に制御することができ、故に、容易に寄生容量の低減とブロッキング特性を同時に満足する半導体素子を製造する製造方法を得ることができる。
【実施例１】
【００２４】
以下に、図１〜３を参照し、本発明の実施例を具体的かつ説明する。
【００２５】
図１は実施例１のＤＦＢレーザ１の構造を示す部分破断斜視図である。ＤＦＢレーザ１は、ｎ型ＩｎＰからなる半導体基板２上に、ｎ型ＩｎＰからなる下部クラッド層８、
ＩｎＧａＡｓＰからなる下部分離光閉込め層（Ｓｅｐａｒａｔｅ  Ｃｏｎｆｉｎｅｍｅｎｔ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ；以下ＳＣＨ層という）１０、ＩｎＧａＡｓＰからなる井戸層とＩｎＧａＡｓＰからなる障壁層により構成される多重量子井戸（Ｍｕｌｔｉｐｌｅ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ；以下ＭＱＷという）活性層１２、ＩｎＧａＡｓＰからなる上部ＳＣＨ層１３、ＩｎＧａＡｓＰからなる回折格子１４、ｐ型ＩｎＰからなる上部クラッド層１６、ｐ型ＩｎＰからなる再成長クラッド層１７、及びコンタクト層１８を有する積層構造を備えており、前記コンタクト層１８上にはｐ側電極２５を、前記半導体基板２の前記積層構造が形成されている側の裏面にはｎ側電極２６を有している。
【００２６】
ＤＦＢレーザ１の積層構造のうち、上部クラッド層１６、回折格子１４、上部ＳＣＨ層１３、ＭＱＷ活性層１２、下部ＳＣＨ層１０、及び下部クラッド層８の上部は、メサストライプを形成している。メサストライプは、順次成長させた、高抵抗のＦｅドープＩｎＰ層２８、及びｎ型ＩｎＰ層２９で埋め込まれ、横方向の電流閉じ込め構造が形成されている。また、より寄生容量を減らすことを目的として、高抵抗のＦｅドープＩｎＰ層２８、及びｎ型ＩｎＰ層２９により形成された電流ブロック層にはトレンチが形成されている。
【００２７】
図２は、図１のＡの部分を拡大して模式化したものである。ここで、実施例１のＤＦＢレーザはｎ型ＩｎＰ層２９の上部とメサストライプの上部との距離ｔは０．２μｍと０．３μｍの２種類である。
【００２８】
実施例１に記載したＤＦＢレーザ１について電流−光出力特性の測定を行った。その結果を図３に実線で示す。
【００２９】
また、比較例として実施例１と同じ構造のＤＦＢレーザを実施例１と同じ方法で製造する。但し、実施例１で０．２μｍ及び０．３μｍであった、ｎ型ＩｎＰ層２９の上部とメサストライプの上部との距離ｔは０．４μｍとした。次いで、製造したＤＦＢレーザについて実施例１のＤＦＢレーザと同様な条件で電流−光出力特性の測定を行った。その結果を図３に破線で示す。
【００３０】
図３より明らかなように、実施例１のＤＦＢレーザは、いずれもしきい値電流が１０ｍＡ程度と低く、かつ最大光出力は３５ｍＷ程度であるのに比べ、比較例のＤＦＢレーザではしきい値電流は４０ｍＡ程度と高く、かつ最大光出力は５ｍＷであった。よって、実施例１のＤＦＢレーザのように、ｎ型ＩｎＰ層２９の上部とメサストライプの上部との距離ｔは０．３μｍ以下とすることが好ましい。
【実施例２】
【００３１】
図４は実施例２に係る変調器付きＤＦＢレーザ４０の構造を示す部分破断斜視図である。なお、実施例２のＤＦＢレーザ１’は以下に述べるように埋め込み構造が異なる以外は実施例１のＤＦＢレーザ１と同じであるため、対応する箇所に同じ符号を付し、詳細な説明は省略する。
【００３２】
実施例２では、前記ＤＦＢレーザ１’と集積させる変調器としては電界吸収型光変調器（Ｅｌｅｃｔｒｏ  Ａｂｓｏｒｐｔｉｏｎ  Ｍｏｄｕｌａｔｏｒ；以下ＥＡ変調器という）５０を用いた。ＥＡ変調器５０は、前記ＤＦＢレーザ１’と共通のｎ型ＩｎＰ基板２上に、ｎ型ＩｎＰ下部クラッド層５３、ＡｌＧａＩｎＡｓからなる下部ＳＣＨ層５４、ＴｌＧａＩｎＡｓからなる井戸層とＡｌＧａＩｎＡｓからなる障壁層により形成されるとＭＱＷ吸収層５５、ＡｌＧａＩｎＡｓからなる上部ＳＣＨ層５６、ｐ型ＩｎＰ上部クラッド層５７からなる積層構造を備えている。
【００３３】
ＥＡ変調器５０の積層構造のうち、前記ｐ型ＩｎＰ上部クラッド層５７、上部ＳＣＨ層５６、ＭＱＷ吸収層５５、下部ＳＣＨ層５４、ｎ型ＩｎＰ下部クラッド層５３の上部は、メサストライプを形成している。ＤＦＢレーザ１’のメサストライプとＥＡ変調器５０のメサストライプは、厚さが０．１μｍのアンドープＩｎＰ層からなる拡散防止層３０を介して、高抵抗のＦｅドープＩｎＰ層２８、ｎ型ＩｎＰ層２９、及びアンドープＩｎＰ層３１で埋め込まれ、横方向の電流閉じ込め構造が形成されている。また、容量低減のために、メサストライプに沿って積層構造をエッチングして、トレンチ３２が形成されている。なお、図示の関係上、トレンチ３２はメサストライプの片側だけに記載しているが、実際には両側に形成されている。
【００３４】
前記メサストライプ及びアンドープＩｎＰ層３１上には、ＥＡ変調器１’と共通のｐ型ＩｎＰ再成長クラッド層１７、及びコンタクト層１８（１８’）が形成され、更にｐ側電極２５（２５’）を設けている。また、ｐ側電極２９とＥＡ変調器１’のｐ側電極９との間には、ＥＡ変調器１’とＤＦＢレーザ２１の電流制御を独立に行うために、再成長クラッド層１７の一部にまで達する分離溝３３が形成されている。そしてｎ型ＩｎＰ半導体基板２の前記積層構造形成面とは他方の面にはｎ側電極２６が設けてある。
【００３５】
なお、アンドープとは、１×１０１７ｃｍ−３未満のｎ型のキャリア濃度を有し、Ｓｉ、Ｓｅ、Ｓ、Ｃ、Ｓｎ、Ｔｅ等の残留不純物を有するもの、又は１×１０１７ｃｍ−３未満のｐ型のキャリア濃度を有し、Ｃｄ、Ｚｎ、Ｂｅ、Ｍｇ等の残留不純物を有するものをいう。
【００３６】
このように製造したＥＡ変調器付きＤＦＢレーザ４０は、実施例１と同様に低しきい値電流、高光出力を達成することができた。さらに、ＥＡ変調器５０の井戸層をＴｌを含む
ＴｌＧａＩｎＡｓにより形成したので、ＥＡ変調器５０の温度依存を０．０４ｎｍ／℃にまで小さくすることができ、よって変調特性もよって、これまで温度変化にともない、ＥＡ活性層の波長が変化していたのに対し、温度依存がなくなることで、デチューニング量を一定に保つことができ、アンクールデバイスを容易に作製できるようになった。
【実施例３】
【００３７】
以下に、図５及び図６を参照し、本発明の実施例を具体的かつ説明する。
【００３８】
図５（ａ）〜（ｄ）、図６（ｅ）〜（ｈ）は実施例３のＤＦＢレーザの製造方法についての概略説明図である。なお、実施例３において製造するＤＦＢレーザ１の構造は、実施例１のＤＦＢレーザ素子１と同じであるため、対応する箇所に同じ符号を付し、詳細な説明は省略する。
【００３９】
実施例３においては、まず図５（ａ）に示すように、ｎ型ＩｎＰ基板２に上部ＩｎＰクラッド層１６の一部までの積層構造を通常行われている製造方法で形成した。次いで、回折格子形成層１４’（厚さ２０ｎｍの１．５Ｑ層）を積層した（図５（ｂ））。ここで、ＤＦＢレーザ１上に発振波長が所望の波長になるよう決定した回折格子パターンを電子描画装置で描画させた後、回折格子形成層１４’にドライエッチングを施し回折格子１４を形成させ、回折格子１４を埋め込むように所定の高さまで上部ＩｎＰクラッド層１６を積層させて回折格子領域を形成した（図５（ｃ））。なお、前記図５（ｃ）、及び以下に説明で用いる図５（ｄ）は概略図なので図示された回折格子１４のピッチとデューティー比は実際に形成されたものとは異なる。
【００４０】
その後、上部ＩｎＰクラッド層１６上に図示しないＳｉＮ膜などの誘電体膜を施し、該誘電体膜をマスクとして通常行われているエッチング方法により、１．５μｍ程度の幅のメサストライプを形成した（図５（ｄ））。次いでメサストライプの側面を高抵抗のＦｅドープＩｎＰ層２８で埋め込んだ（図６（ｅ））。この際、高抵抗のＦｅドープＩｎＰ層２８のメサストライプ側面最上部近傍から延びる面の面方位が（１１１）Ｂ面であるうちはＶ／ＩＩＩ比を下げる、または成長温度を上げる、成長レートを下げるという条件で成長させることによって（１１１）Ｂ面方向へのＦｅドープＩｎＰ層２８の成長を抑制し、面方位が（１１３）Ｂ面となった後に成長の抑制を中止して、Ｖ／ＩＩＩ比を上げる、または成長温度を下げる、成長レートを上げるとしてＦｅドープＩｎＰ層２８を成長させた。なお、本実施例３においては、成長抑制時の成長速度を２．０μｍ／ｈｏｕｒ以下、成長抑制中止時の成長速度を２．５μｍ／ｈｏｕｒとした。
【００４１】
次いで、ＦｅドープＩｎＰ層２８層上にｎ型ＩｎＰ層２９を積層させ、横方向の電流閉じ込め構造を形成した（図６（ｆ））。その後、ｐ型ＩｎＰ再成長クラッド層１７及びコンタクト層１８を順次積層した（図６（ｇ））後、容量を低減させるためにメサストライプに沿って積層構造をエッチングしてトレンチ３２を形成した。更にコンタクト層１８上にｐ側電極２５を形成した後、ｎ型ＩｎＰ基板２の裏面を研磨してｎ側電極２６を形成した（図６（ｈ））。なお、図６（ｈ）には図示していないが、トレンチ３２の表面にはＳｉＮからなる誘電体膜を施した。
【００４２】
以上のように実施例３で製造したＤＦＢレーザ１は、ｎ型ＩｎＰ層２９の上部とメサストライプの上部との距離ｔは０．３μｍ以下であり、実施例１のＤＦＢレーザ１と同様、しきい値電流が１０ｍＡ程度と低く、かつ最大光出力が３５ｍＷ程度であった。
【産業上の利用可能性】
【００４３】
本発明にかかる半導体素子及びその製造方法は、第２埋め込み層が少なくともその一部を前記メサストライプから０．３μｍ以内の距離にあるようにしたことによって、寄生容量を低減させつつ、ブロッキング特性が良好であることを求められる半導体素子及びその製造方法に適用できる。
【図面の簡単な説明】
【００４４】
【図１】図１は、実施例１のＤＦＢレーザ１の構造を示す部分破断斜視図である
【図２】図２は、図１のＡの部分を拡大して模式化したものである。
【図３】図３は、実施例１及び比較例の電流−光出力特性を示す図である。
【図４】図４は、実施例２に係る変調器付きＤＦＢレーザ４０の構造を示す部分破断斜視図である。
【図５】図５（ａ）〜（ｄ）は、実施例３のＤＦＢレーザの製造方法についての概略説明図である。
【図６】図６（ｅ）〜（ｈ）は  、実施例３のＤＦＢレーザの製造方法についての概略説明図である。
【図７】図７、は従来のＤＦＢレーザの構成を概略図である。
【符号の説明】
【００４５】
１、１’…ＤＦＢレーザ
２…半導体基板
８、５３…下部クラッド層
１０、５４…下部ＳＣＨ層
１２…活性層
１３、５６…上部ＳＣＨ層
１４…回折格子
１４’…回折格子形成層
１６、５７…上部クラッド層
１７…再成長クラッド層
１８…コンタクト層
２５…ｐ側電極
２６…ｎ側電極
２８…ＦｅドープＩｎＰ層
２９…ｎ型ＩｎＰ層
３０…拡散防止層
３１…アンドープＩｎＰ層
３２…トレンチ
３３…分離溝
４０…変調器付きＤＦＢレーザ
５０…ＥＡ変調器
５５…吸収層
【図１】
2005064080.tif 000003
【図２】
2005064080.tif 000004
【図３】
2005064080.tif 000005
【図４】
2005064080.tif 000006
【図５】
2005064080.tif 000007
【図６】
2005064080.tif 000008
【図７】
2005064080.tif 000009