(57)【要約】【課題】  単純な回路構成で固定パターンノイズを解消する。【解決手段】  各画素Ｑｉを、フォトダイオードＰＤと、ゲートＧ１，Ｇ２が相互接続された一対のＰ型ＭＯＳトランジスタＭ１，Ｍ２と、スイッチＳＷとにより構成する。各画素を初期化する初期化電流Ｉresを流すための定電流源１０と、各画素に設けられたスイッチＳＷを制御する制御回路２０を設ける。制御回路２０がスイッチＳＷをＯＮにすると、トランジスタＭ１に初期化電流Ｉresを流すために必要な初期化ゲート電圧Ｖresが得られるように、フォトダイオードＰＤに所定量の電荷蓄積が行われる。制御回路２０がスイッチＳＷをＯＦＦにすると、蓄積電荷のうち、受光量に応じた量の電荷が放電してゲート電圧Ｖｇを変動させる。電圧Ｖｇの変動量は、信号電流Ｉsigの変動量として、信号処理回路で検出される。【選択図】  図２
2005086232.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた電気信号を出力する機能をもった画素を、多数配列することにより構成される固体撮像装置であって、
個々の画素が、フォトダイオードと、Ｐ型の第１のＭＯＳトランジスタと、Ｐ型の第２のＭＯＳトランジスタと、を有し、前記第１のＭＯＳトランジスタのゲートと前記第２のＭＯＳトランジスタのゲートとは互いに接続されており、かつ、前記第１のＭＯＳトランジスタと前記第２のＭＯＳトランジスタとは互いに電気的特性が同一になるように設計されており、
前記フォトダイオードの逆方向端は接地され、順方向端は前記第１のＭＯＳトランジスタのゲートおよび前記第２のＭＯＳトランジスタのゲートに接続されており、
前記第１のＭＯＳトランジスタのソースおよび前記第２のＭＯＳトランジスタのソースには所定の電源電圧が供給されており、前記第１のＭＯＳトランジスタのゲート／ドレイン間にはスイッチが設けられており、
更に、各画素を初期化するための初期化電流Ｉresを流すための定電流源と、各画素に設けられた前記スイッチをＯＮ／ＯＦＦ制御する制御回路と、を備え、
前記第１のＭＯＳトランジスタのドレインには、前記定電流源が接続されており、前記第２のＭＯＳトランジスタのドレインからは、各画素の受光量を示す信号電流Ｉsigが出力されるように構成され、
前記制御回路は、前記スイッチをＯＮ状態にすることにより、前記第１のＭＯＳトランジスタのソース／ドレイン間に前記初期化電流Ｉresを流すために必要な初期化ゲート電圧Ｖresが得られるように、前記フォトダイオードに所定量の電荷を蓄積する充電処理と、前記スイッチをＯＦＦ状態にすることにより、前記フォトダイオードに蓄積されていた電荷のうち、受光量に応じた量の電荷を放電させてゲート電圧Ｖｇを変動させる放電処理とを交互に実行する機能を有することを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
制御回路が、各画素内のスイッチのＯＮ／ＯＦＦ制御と連動させて、当該画素に対する定電流源の機能のＯＮ／ＯＦＦ制御を行うことを特徴とする固体撮像装置。
【請求項３】
請求項１または２に記載の固体撮像装置において、
個々の画素内に設けられるスイッチを、ＭＯＳトランジスタにより構成したことを特徴とする固体撮像装置。
【請求項４】
請求項１〜３のいずれかに記載の固体撮像装置において、
半導体基板上に形成されたＣＭＯＳトランジスタ群の一部を利用して、個々の画素内のＭＯＳトランジスタを構成することを特徴とする固体撮像装置。
【請求項５】
請求項１〜４のいずれかに記載の固体撮像装置において、
充電処理の際にフォトダイオードＰＤに「正常動作に必要な十分な電荷量」の蓄積が行われるように、初期化電流Ｉresの値を設定したことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、各画素ごとにフォトダイオードとＭＯＳトランジスタを設けたＭＯＳイメージセンサに関する。
【背景技術】
【０００２】
固体撮像装置は、画像入力処理を行う基本素子として、様々な分野で広く利用されている。現在、一般に利用されている固体撮像装置は、ＣＣＤイメージセンサとＭＯＳイメージセンサに大別される。ＭＯＳイメージセンサの原理は、個々の画素ごとに受光素子として機能するフォトダイオードを設け、このフォトダイオードの出力をＭＯＳトランジスタで増幅して取り出すものであり、特に、ＣＭＯＳ回路を採用したＣＭＯＳイメージセンサは、低消費電力で駆動する小型の固体撮像素子として有望視されている。たとえば、下記の特許文献１および２には、ＭＯＳイメージセンサ用の動作回路が開示されている。
【特許文献１】特開平１０−３２２１４０号公報
【特許文献２】特開２００１−２６８４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
固体撮像装置を小型化する上では、多数の画素をできるだけ高密度で実装することが要求される。したがって、ＭＯＳイメージセンサの場合、多数のＭＯＳトランジスタが高密度で半導体基板上に集積されることになる。このように、１枚の半導体基板上に多数のＭＯＳトランジスタを集積すると、本来はすべてのトランジスタが同一の電気的特性をもつトランジスタとして設計されていたとしても、個々のトランジスタごとに個体差が生じることは避けられず、その電気的特性にはバラツキが生じてしまう。このように、個々の画素に組み込まれているＭＯＳトランジスタに特性のバラツキが生じていると、画素ごとの光検出感度に差が生じてしまうことになる。すなわち、同一強度の光を受光しているにもかかわらず、各画素から出力される信号強度に差が生じることになる。このような画素ごとの光検出感度のバラツキは、撮像された画像データ上に、いわゆる固定パターンノイズを生じさせる要因となる。
【０００４】
このような固定パターンノイズを解消するために、差分回路などを設けて補正を行う方法も提案されているが、差分回路を別個に設けて接続する必要があり、全体の回路面積が増加し、製造コストも向上するという問題がある。
【０００５】
そこで本発明は、単純な回路構成で固定パターンノイズを解消することが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
(1)   本発明の第１の態様は、受光量に応じた電気信号を出力する機能をもった画素を、多数配列することにより構成される固体撮像装置において、
個々の画素を、フォトダイオードと、Ｐ型の第１のＭＯＳトランジスタと、Ｐ型の第２のＭＯＳトランジスタと、によって構成し、第１のＭＯＳトランジスタのゲートと第２のＭＯＳトランジスタのゲートとを互いに接続するようにし、かつ、第１のＭＯＳトランジスタと第２のＭＯＳトランジスタとは互いに電気的特性が同一になるように設計するようにし、
フォトダイオードの逆方向端を接地し、順方向端を両ＭＯＳトランジスタのゲートに接続し、
両ＭＯＳトランジスタのソースには所定の電源電圧を供給し、第１のＭＯＳトランジスタのゲート／ドレイン間にはスイッチを設け、
更に、各画素を初期化するための初期化電流Ｉresを流すための定電流源と、各画素に設けられたスイッチをＯＮ／ＯＦＦ制御する制御回路と、を設け、
第１のＭＯＳトランジスタのドレインには、初期化用の定電流源を接続し、第２のＭＯＳトランジスタのドレインからは、各画素の受光量を示す信号電流Ｉsigが出力されるように構成し、
制御回路に、画素内のスイッチをＯＮ状態にすることにより、第１のＭＯＳトランジスタのソース／ドレイン間に初期化電流Ｉresを流すために必要な初期化ゲート電圧Ｖresが得られるように、フォトダイオードに所定量の電荷を蓄積する充電処理と、スイッチをＯＦＦ状態にすることにより、フォトダイオードに蓄積されていた電荷のうち、受光量に応じた量の電荷を放電させてゲート電圧Ｖｇを変動させる放電処理とを交互に実行する機能をもたせるようにしたものである。
【０００７】
(2)   本発明の第２の態様は、上述の第１の態様に係る固体撮像装置において、
制御回路が、各画素内のスイッチのＯＮ／ＯＦＦ制御と連動させて、当該画素に対する定電流源の機能のＯＮ／ＯＦＦ制御を行うようにしたものである。
【０００８】
(3)   本発明の第３の態様は、上述の第１または第２の態様に係る固体撮像装置において、
個々の画素内に設けられるスイッチを、ＭＯＳトランジスタにより構成するようにしたものである。
【０００９】
(4)   本発明の第４の態様は、上述の第１〜第３の態様に係る固体撮像装置において、
半導体基板上に形成されたＣＭＯＳトランジスタ群の一部を利用して、個々の画素内のＭＯＳトランジスタを構成するようにしたものである。
【００１０】
(5)   本発明の第５の態様は、上述の第１〜第４の態様に係る固体撮像装置において、
充電処理の際にフォトダイオードＰＤに「正常動作に必要な十分な電荷量」の蓄積が行われるように、初期化電流Ｉresの値を設定するようにしたものである。
【発明の効果】
【００１１】
本発明に係る固体撮像装置によれば、フォトダイオードと一対のＭＯＳトランジスタとを有する画素に、スイッチを付加し、初期化のための電流源を接続するだけの単純な回路構成で、固定パターンノイズを解消することが可能になる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を図示する実施形態に基づいて説明する。はじめに、説明の便宜上、従来の一般的なＭＯＳイメージセンサで利用されている１画素分の回路およびその動作を、図１の回路図に基づいて説明する。
【００１３】
図示のとおり、従来の一般的なＭＯＳイメージセンサの１画素分の回路は、フォトダイオードＰＤと、一対のＮ型ＭＯＳトランジスタＭ１，Ｍ２と、を有している。第１のＭＯＳトランジスタＭ１は、この画素を初期化する動作を行うためのものであり、第２のＭＯＳトランジスタＭ２は、この画素の受光量に見合った信号電流Ｉsigを取り出す動作を行うためのものである。信号電流Ｉsigは、第２のＭＯＳトランジスタＭ２のソースＳ２から取り出され、所定の信号処理回路で処理されることになる。もちろん、この図１に示す回路は１画素分の回路であり、実際の信号処理回路には、多数の画素からの信号電流Ｉsigが与えられることになる。
【００１４】
図示の回路では、両トランジスタＭ１，Ｍ２のドレインＤ１，Ｄ２に、ノードＮ１，Ｎ２を介して電源電圧ＶＤＤが供給されている。また、第１のＭＯＳトランジスタＭ１のソースＳ１と、第２のＭＯＳトランジスタＭ２のゲートＧ２と、フォトダイオードＰＤの順方向端（図の上方端）とは、ノードＮ３において互いに接続されており、フォトダイオードＰＤの逆方向端（図の下方端）は接地されている。なお、各トランジスタＭ１，Ｍ２の回路記号上、矢印で示す部分は、ＭＯＳトランジスタの基板部分を示しており、それぞれ接地されている。これは、ＭＯＳトランジスタの基板のバックゲート電圧が接地電位となっていることを示している。
【００１５】
この画素の初期化段階は、次のようにして行われる。まず、第１のＭＯＳトランジスタＭ１のゲートＧ１に、初期化電圧Ｖres（たとえば、電源電圧ＶＤＤ）を与える（Ｖresのresはリセットの意）。これにより、第１のＭＯＳトランジスタＭ１がＯＮ状態となり、ノードＮ３の電位は、電源電圧ＶＤＤに近くなる。このとき、フォトダイオードＰＤには、逆バイアスが加わることになり、ノードＮ３の電位に応じた電荷が蓄積される。このように、フォトダイオードＰＤに所定の電荷を蓄積することが、初期化段階の目的である。このような蓄積電荷により、第２のＭＯＳトランジスタＭ２のゲート電圧Ｖｇは、電源電圧ＶＤＤに近い値になる。
【００１６】
こうして初期化段階が完了すると、続いて、受光量の検出段階が行われる。すなわち、第１のＭＯＳトランジスタＭ１のゲートＧ１への初期化電圧Ｖresの供給を停止し（たとえば、ゲートＧ１を接地レベルに落とす）、トランジスタＭ１をＯＦＦ状態にする。すると、フォトダイオードＰＤに蓄積されていた電荷の放電が開始する。このとき、放電する電荷量は、照射された光量に依存する。すなわち、フォトダイオードＰＤの受光量が大きければ大きいほど、多量の電荷が放電することになり、蓄積されていた電荷は減少する。フォトダイオードＰＤ内の蓄積電荷が減少すると、第２のＭＯＳトランジスタＭ２のゲート電圧Ｖｇが低下することになる。このとき、第２のＭＯＳトランジスタＭ２のドレインＤ２／ソースＳ２間を流れる電流は、信号電流Ｉsigとして、信号処理回路において検出される（Ｉsigのsigは、signalの意）。
【００１７】
信号電流Ｉsigの大きさは、ゲート電圧Ｖｇに依存し、ゲード電圧Ｖｇは、上述したように、フォトダイオードＰＤの受光量に依存するので、信号処理回路において、信号電流Ｉsigの大きさを測定することにより、フォトダイオードＰＤの受光量を検出することが可能になる。たとえば、受光量が少なければ、放電電荷量も少なくなり、ゲート電圧Ｖｇの電圧低下も少なくなる。よって、ゲート電圧Ｖｇは比較的高い値を維持したままになり、信号電流Ｉsigは比較的大きな値として測定される。これに対して、受光量が多ければ、放電電荷量も多くなり、ゲート電圧Ｖｇの電圧低下も多くなる。よって、ゲート電圧Ｖｇは比較的低い値になり、信号電流Ｉsigは比較的小さな値として測定される。このように、受光量が少なければ、信号電流Ｉsigは大きくなり、受光量が多ければ、信号電流Ｉsigは小さくなるという関係が得られるので、各画素ごとの信号電流Ｉsigを測定することにより、各画素ごとの受光量を検出することができるようになる。
【００１８】
上述した初期化段階と検出段階は、所定周期で交互に実行される。たとえば、一般的な動画撮影用の固体撮像装置の場合、１／３０秒周期で、初期化段階と検出段階とが繰り返され、１秒間に３０枚の画像が撮影されることになる。
【００１９】
以上、１画素の構成回路の動作を説明したが、実際には、固体撮像装置内には、このような画素が多数配列されており、個々の画素について、それぞれ上述した動作が行われることになる。ここで、各画素内のＭＯＳトランジスタは、本来、すべて同一の電気的特性を有しているべきであるが、実際には、半導体基板上に多数のＭＯＳトランジスタを形成すると、個々のトランジスタの特性にはバラツキが生じることになり、いわゆる固定パターンノイズを生じさせる要因になることは、既に述べたとおりである。たとえば、図１に示す回路において、第２のＭＯＳトランジスタＭ２の特性が個々の画素ごとに全く同一であると仮定すれば、同じゲート電圧Ｖｇを与えたときに、各画素から出力される信号電流Ｉsigは、すべて同じ値になるはずである。ところが、実際には、このような仮定どおりにはならず、すべてのＭＯＳトランジスタの特性は完全には同一にならない。このため、受光量が同一であるにもかかわらず、画素ごとに出力される信号電流Ｉsigにバラツキが生じる結果となり、固定パターンノイズが生じることになる。
【００２０】
本発明は、このような問題を解決するために、個々の画素についての新たな回路構成を提案するものである。以下、本発明に係る新たな回路構成を、図２の回路図に基づいて説明する。図２に一点鎖線で囲って示す部分Ｑｉは、本発明に係る固体撮像装置の第ｉ番目の画素の構成回路である。実際の固体撮像装置は、このような画素を多数配列することにより構成されることになる。なお、図２にブロック図として示されている定電流源１０および制御回路２０は、多数の画素に対して共通して利用される構成要素であり、固体撮像装置内に少なくとも１つずつあれば足りる。
【００２１】
図示のとおり、本発明に係る固体撮像装置を構成する１つの画素Ｑｉは、フォトダイオードＰＤと、一対のＭＯＳトランジスタＭ１，Ｍ２と、スイッチＳＷと、を有しており、受光量に応じた電気信号を出力する機能をもっている。フォトダイオードＰＤは、図１に示す従来装置で用いられていたものと同じものであり、逆方向端（図の下方端）は接地されている。
【００２２】
一方、図２に示す一対のＭＯＳトランジスタＭ１，Ｍ２は、説明の便宜上、図１に示す一対のＭＯＳトランジスタと同じ符号Ｍ１，Ｍ２を用いて示してあるが、図１に示すＭＯＳトランジスタＭ１，Ｍ２がＮ型のＭＯＳトランジスタであるのに対し、図２に示すＭＯＳトランジスタＭ１，Ｍ２はＰ型のＭＯＳトランジスタとなっている（図１に示すＮ型のＭＯＳトランジスタとは、回路記号上の矢印の向きが逆になっており、ソース／ドレインの関係も逆になっている）。
【００２３】
また、図２の回路では、第１のＭＯＳトランジスタＭ１のゲートＧ１と第２のＭＯＳトランジスタＭ２のゲートＧ２とが、ノードＮ３，Ｎ４を介して互いに接続されており、ノードＮ４には、フォトダイオードＰＤの順方向端（図の上方端）が接続されている。結局、フォトダイオードＰＤの順方向端は、第１のＭＯＳトランジスタＭ１のゲートＧ１および第２のＭＯＳトランジスタＭ２のゲートＧ２に接続されていることになる。また、第１のＭＯＳトランジスタＭ１のソースＳ１と第２のＭＯＳトランジスタＭ２のソースＳ２には、それぞれノードＮ１，Ｎ２を介して、電源電圧ＶＤＤが供給されており、第１のＭＯＳトランジスタＭ１のドレインＤ１からは、定電流源１０の作用により、初期化電流Ｉresが流れ、第２のＭＯＳトランジスタＭ２のドレインＤ２からは、ゲート電圧Ｖｇに応じた信号電流Ｉsigが流れるようになっている。
【００２４】
なお、各トランジスタＭ１，Ｍ２の回路記号上、矢印で示す部分は、ＭＯＳトランジスタの基板部分を示しており、それぞれノードＮ１，Ｎ２に接続されている。これは、ＭＯＳトランジスタの基板に、電源電圧ＶＤＤが、バックゲート電圧として印加されていることを示している。
【００２５】
ここで、第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２とは、互いに電気的特性が同一になるように設計されている。このように、同一の電気的特性をもった一対のＭＯＳトランジスタのゲート同士を接続し、図示のような配線を行った回路は、一般にカレントミラー回路と呼ばれており、第１のＭＯＳトランジスタＭ１側を流れる電流値と、第２のＭＯＳトランジスタＭ２側を流れる電流値とが、常に等しくなるような特性をもっている。図示の例の場合、初期化電流Ｉresと信号電流Ｉsigとは等しくなる。
【００２６】
スイッチＳＷは、本発明に係る回路に特有の構成要素であり、図におけるノードＮ３とノードＮ５との間に接続されている。別言すれば、スイッチＳＷは、第１のＭＯＳトランジスタＭ１のゲートＧ１／ドレインＤ１間に接続されたスイッチということになる。このスイッチＳＷのＯＮ／ＯＦＦ制御は、制御回路２０によって行われる。スイッチＳＷとしては、制御回路２０により電気的に制御可能なスイッチであれば、どのようなスイッチを用いてもかまわないが、実用上は、ＭＯＳトランジスタからなるスイッチにより構成するのが好ましい。現在、ＭＯＳイメージセンサとしては、低消費電力で駆動するＣＭＯＳイメージセンサが主流であり、スイッチＳＷをＭＯＳトランジスタからなるスイッチにより構成すれば、半導体基板上に形成されたＣＭＯＳトランジスタ群の一部を利用して、個々の画素内のＭＯＳトランジスタＭ１，Ｍ２およびスイッチＳＷを構成することが可能になり、非常に効率的である。
【００２７】
上述したとおり、定電流源１０および制御回路２０は、多数の画素について共通して利用される構成要素であり、定電流源１０は、各画素を初期化するための初期化電流Ｉresを流すための機能を果たし、制御回路２０は、各画素に設けられたスイッチＳＷをＯＮ／ＯＦＦ制御する機能を果たす。これらの動作については後に詳述する。なお、実用上は、定電流源１０を画素配列の各列ごとに設けるようにし、１つの定電流源が１列分の画素に初期化電流Ｉresを流す役割を果たすようにするのが好ましい。
【００２８】
続いて、この図２に示す回路構成からなる画素をもった固体撮像装置の動作を説明する。既に述べたとおり、一般的なＭＯＳイメージセンサは、初期化段階と検出段階とを交互に繰り返すことにより動作する。初期化段階は、フォトダイオードＰＤに電荷を蓄積させる充電処理を行う段階であり、検出段階は、受光量に応じた量の蓄積電荷を放電させる放電処理を行う段階であり、放電した電荷量が信号電流Ｉsigとして検出されることになる。
【００２９】
この充電処理を行う初期化段階と、放電処理を行う検出段階との切り替えは、制御回路２０によって行われる。すなわち、制御回路２０によって、スイッチＳＷがＯＮ状態にされると、充電処理を行う初期化段階が実行され、スイッチＳＷがＯＦＦ状態にされると、放電処理を行う検出段階が実行される。制御回路２０は、所定のタイミング（たとえば、１／３０秒周期）で、スイッチＳＷのＯＮ／ＯＦＦ制御を行うことになる。このＯＮ／ＯＦＦ制御は、固体撮像装置内の全画素について同期させて行うこともできるし、マトリックス状に配列された多数の画素の中の列単位あるいは行単位で同期させて行うこともできる。もちろん、必要があれば、１つ１つの画素ごとにそれぞれ独立したタイミングで制御を行ってもかまわない。
【００３０】
図３は、図２に示す画素Ｑｉの構成回路について、充電処理を行う初期化段階の動作を説明するための回路図である。この初期化段階では、上述したように、制御回路２０によって、スイッチＳＷがＯＮ状態にされる。そうすると、図示のとおり、第１のＭＯＳトランジスタＭ１のゲートＧ１がドレインＤ１に接続された状態になる。しかも定電流源１０の作用により、ソースＳ１／ドレインＤ１間には、初期化電流Ｉresを強制的に流そうとする力が働くことになる。第１のＭＯＳトランジスタＭ１が、このような環境下に置かれると、若干の過渡応答を経て、ゲートＧ１の電位Ｖｇは、自然に所定の初期化電圧Ｖresに維持されるようになる。別言すれば、この過渡応答の時間内に、フォトダイオードＰＤに対して逆バイアス電圧が加わり、充電が行われることになり、ゲート電圧Ｖｇが、第１のＭＯＳトランジスタＭ１のソースＳ１／ドレインＤ２間に初期化電流Ｉresを流すために必要な初期化電圧Ｖresに等しくなるように、フォトダイオードＰＤに所定量の電荷が蓄積されることになる。一般に、ＭＯＳトランジスタのソース／ドレイン間電流は、ゲート電圧によって支配されるので、このときの初期化電圧Ｖresは、ソースＳ１／ドレインＤ１間に、所定の初期化電流Ｉresを流すのに見合った所定の電圧値ということになる。
【００３１】
実用上は、定電流源１０によって強制的に流される初期化電流Ｉresは、比較的微弱な電流になるように設定しておくのが好ましい。Ｐ型のＭＯＳトランジスタは、ゲート電圧Ｖｇが高ければ高いほど、ソース／ドレイン間電流は小さくなり、逆に、ゲート電圧Ｖｇが低ければ低いほど、ソース／ドレイン間電流は大きくなる。したがって、初期化電流Ｉresをできるだけ小さい電流値に設定しておくようにすると、このときのゲート電圧Ｖｇ、すなわち、初期化電圧Ｖresは、比較的高い値（具体的には、電源電圧ＶＤＤより若干低い値）になる。この初期化電圧Ｖresは、フォトダイオードＰＤに対する逆バイアスであり、フォトダイオードＰＤを充電する役割を果たす。したがって、初期化電流Ｉresを比較的小さい電流値に設定しておき、初期化電圧Ｖresが比較的高い値になるようにしておけば、フォトダイオードＰＤに十分な電荷量の蓄積を行うことができるようになる。要するに、この充電処理の際に、フォトダイオードＰＤに「正常動作に必要な十分な電荷量」の蓄積が行われるように、初期化電流Ｉresの値をできるだけ小さな値に設定すればよい。
【００３２】
上述したように、図３に示す一対のＭＯＳトランジスタＭ１，Ｍ２は、カレントミラー回路を構成しており、第１のＭＯＳトランジスタＭ１側を流れる電流値と、第２のＭＯＳトランジスタＭ２側を流れる電流値とは、常に等しくなるような特性をもっている。したがって、このとき、第２のＭＯＳトランジスタＭ２のソースＳ２／ドレインＤ２間を流れる信号電流Ｉsigは、定電流源１０による初期化電流Ｉresに等しくなる。
【００３３】
一方、図４は、図２に示す画素Ｑｉの構成回路について、放電処理を行う検出段階の動作を説明するための回路図である。この検出段階では、上述したように、制御回路２０によって、スイッチＳＷがＯＦＦ状態にされる。そうすると、図示のとおり、第１のＭＯＳトランジスタＭ１のゲートＧ１とドレインＤ１とが絶縁された状態になり、ノードＮ３，Ｎ４は電気的にフローティング状態になる。その結果、フォトダイオードＰＤに蓄積されていた電荷は、接地電位へと放電を開始する。このとき、放電される電荷の量は、フォトダイオードＰＤの受光量に依存し、受光量が多いほど、より多くの電荷が放電することになる。
【００３４】
こうして、蓄積電荷の放電が生じると、ゲート電圧Ｖｇは、当初の初期化電圧Ｖresよりも低下し、Ｖｇ＜Ｖresとなる。ここで、ゲート電圧Ｖｇの低下の程度は、フォトダイオードＰＤの受光量に依存することになる。こうして生じるゲート電圧Ｖｇの変動により、第２のトランジスタＭ２を流れる信号電流Ｉsigの値にも変動が生じることになる。すなわち、ゲート電圧Ｖｇが低くなればなるほど、信号電流Ｉsigの値は大きくなる。図３のように、ゲート電圧Ｖｇ＝初期化電圧Ｖresに維持されていた時点では、信号電流Ｉsigは初期化電流Ｉresに等しくなるが、図４のように、ゲート電圧Ｖｇが低下すればするほど、信号電流Ｉsigは、この初期化電流Ｉresよりも大きくなることになる。結局、フォトダイオードＰＤの受光量が多くなればなるほど、信号処理回路で測定される信号電流Ｉsigの値は大きくなり、各画素から出力された信号電流Ｉsigを測定することにより、当該画素についての受光量を認識することができる。
【００３５】
以上のように、フォトダイオードＰＤに対する充電処理を行う初期化段階と、フォトダイオードＰＤに対する放電処理を行う検出段階とを、たとえば、１／３０秒周期で繰り返し実行すれば、１秒間に３０フレームの画像を撮像することが可能になる。なお、定電流源１０は、常に動作させておいてもよいが、実用上は、消費電力を低減させるため、充電処理を行う初期化段階においてのみ機能させ、放電処理を行う検出段階では機能させないようにするのが好ましい。そこで、図２に示す実施形態では、制御回路２０が、各画素内のスイッチのＯＮ／ＯＦＦ制御と連動させて、当該画素に対する定電流源１０の機能のＯＮ／ＯＦＦ制御を行うようにしている。これにより、スイッチＳＷがＯＮになっているときに限り、当該画素に対して定電流源１０が機能することになる。図３の回路図に定電流源１０の記号が描かれているのに、図４の回路図にはこれが描かれていないのは、制御回路２０によるこのような制御を意図したものである。
【００３６】
以上、図３および図４の回路図に基づく説明により、図２に示す本発明に係る固体撮像装置の動作原理は理解できたであろう。そこで、最後に、図２に示す本発明に係る固体撮像装置では、図１に示す従来の固体撮像装置で見られた問題点が解決される理由を説明する。
【００３７】
上述したとおり、図１に示す従来の固体撮像装置では、個々のＭＯＳトランジスタの特性にバラツキが生じるため、受光量が同一であるにもかかわらず、画素ごとに出力される信号電流Ｉsigにバラツキが生じる結果となり、固定パターンノイズが生じるという問題があった。ここで、バラツキが生じるＭＯＳトランジスタの特性とは、主として、ゲート電圧とソース／ドレイン間電流との関係を示す特性である。固定パターンノイズが生じるという問題が生じる原因は、個々のＭＯＳトランジスタごとにそれぞれ上記特性のバラツキがあるにもかかわらず、すべての画素に対して、同一の電源電圧ＶＤＤを用いた画一的な充電を行っている点にある。すなわち、図１に示すフォトダイオードＰＤへの充電は、ノードＮ３に電源電圧ＶＤＤを供給することにより行われるので、すべての画素について同一の電荷量の蓄積が行われることになる。その結果、初期化段階が完了した時点におけるゲート電圧Ｖｇは、全画素で共通の値（ほぼ、電源電圧ＶＤＤ）になる。ところが、第２のＭＯＳトランジスタＭ２の特性にバラツキが生じていると、同じゲート電圧Ｖｇを与えたとしても、出力される信号電流Ｉsigにもそれぞれバラツキが生じてしまう。これが固定パターンノイズを生む原因である。
【００３８】
これに対して、本発明に係る固体撮像装置の場合の留意点は、個々の画素ごとに、フォトダイオードＰＤに蓄積される電荷量は異なり、初期化電圧Ｖresの値も個々の画素ごとに異なる、という点である。図３に示す回路図からわかるとおり、フォトダイオードＰＤに対する充電は、ノードＮ４に直接電源電圧ＶＤＤを供給するという形ではなく、ノードＮ４に、初期化電圧Ｖresを供給するという形で行っている。ここで、初期化電圧Ｖresは、第１のＭＯＳトランジスタＭ１の電気的特性に応じて決定される電圧値であり、個々の画素ごとにそれぞれ異なる値になる。すなわち、初期化電圧Ｖresは、第１のＭＯＳトランジスタＭ１のソースＳ１／ドレインＤ１間に、初期化電流Ｉresを流すために必要なゲート電圧として定まる電圧であるから、初期化電流Ｉresの値が全画素について共通であったとしても、第１のＭＯＳトランジスタＭ１の特性が個々の画素ごとに異なれば、初期化電圧Ｖresも個々の画素ごとにそれぞれ異なった値になる。かくして、フォトダイオードＰＤへの蓄積電荷量も、個々の画素ごとに異なることになる。
【００３９】
ここで、もうひとつ留意すべき点は、同一画素内の一対のＭＯＳトランジスタＭ１，Ｍ２に関しては、その電気的特性がほぼ等しくなる、という点である。既に述べたとおり、同一の電気的特性をもつように設計された多数のＭＯＳトランジスタであっても、実際に半導体基板上に形成されると、相互に特性のバラツキが生じる。したがって、厳密に言えば、図３に示す第１のＭＯＳトランジスタＭ１の特性と第２のＭＯＳトランジスタＭ２の特性との間には、差が生じていることになる。しかしながら、半導体基板上で近接配置されたＭＯＳトランジスタに関しては、その電気的特性はほとんど近似することが知られている。
【００４０】
すなわち、半導体基板上に、ある程度の距離をおいて、画素Ａの構成回路と、画素Ｂの構成回路とが形成されていた場合、画素Ａ内のＭＯＳトランジスタの特性と、画素Ｂ内のＭＯＳトランジスタの特性とを互いに比べると、両者の間には有意な差がみられ、固定パターンノイズが生じる要因になる。このように、半導体基板上に配列された多数の画素間での相互比較を行うと、個々の画素に含まれているＭＯＳトランジスタの特性には有意なバラツキが生じていることになる。ところが、同一画素の構成回路に含まれる一対のＭＯＳトランジスタについては、半導体基板上で近接配置されているため、その電気的特性にはほとんど有意差はみられない。本発明は、このような特徴を利用して、画素間でのＭＯＳトランジスタの特性のバラツキを、キャンセルしようとするものである。
【００４１】
この特徴によれば、たとえば、図３に示す同一画素内の一対のＭＯＳトランジスタＭ１，Ｍ２については、その電気的特性が全く同一であると考えてよい。したがって、この一対のＭＯＳトランジスタについては、ゲートＧ１，Ｇ２に同一の初期化電圧Ｖresを与えると、ドレインＤ１，Ｄ２には同一の初期化電流Ｉresが流れることになり、逆に、ドレインＤ１，Ｄ２に同一の初期化電流Ｉresが流れていれば、ゲートＧ１，Ｇ２には同一の初期化電圧Ｖresが加わっている、という関係が得られることになる。これは正に、カレントミラー回路としての特徴である。
【００４２】
結局、図３に示す回路において、定電流源１０により、第１のＭＯＳトランジスタＭ１のドレインに初期化電流Ｉresを流したとすると、ノードＮ３，Ｎ４には、この初期化電流Ｉresに見合った画素固有の初期化電圧Ｖresがゲート電圧Ｖｇとして発生し、フォトダイオードＰＤには、この初期化電圧Ｖresに応じた量の電荷が蓄積されることになる。ところが、この第１のＭＯＳトランジスタＭ１と全く同じ特性をもった第２のＭＯＳトランジスタＭ２のゲートＧ２に、画素固有の初期化電圧Ｖresをゲート電圧Ｖｇとして与えると、ドレインＤ２を流れる信号電流Ｉsigは、初期化電流Ｉresと等しくなり、個々のＭＯＳトランジスタ固有の特性の影響を受けない値になる。たとえば、検出段階において、全画素内のフォトダイオードＰＤからの放電電荷量が０であった場合、いずれの画素についての信号電流Ｉsigも、すべて初期化電流Ｉresに等しい値になり、画素ごとのバラツキは解消される。
【００４３】
このように、本発明に係る固体撮像装置を構成する画素では、互いに電気的特性が等しい第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２とが用意されている。そして、初期化段階では、第１のＭＯＳトランジスタＭ１の固有の特性に依存した充電処理が実行され、当該画素に固有の初期化電圧Ｖresに等しいゲート電圧Ｖｇが設定される。ところが、検出段階では、放電処理によって生じるゲート電圧Ｖｇの低下を、第２のＭＯＳトランジスタＭ２の固有の特性（第１のＭＯＳトランジスタＭ１の固有の特性と同一）に依存した信号電流Ｉsigという形で検出することになるので、結果的に、ＭＯＳトランジスタ固有の特性に関与するファクターがキャンセルされ、各画素から出力される信号電流Ｉsigには、バラツキの要因が排除されることになる。これが、本発明に係る固体撮像装置の特徴であり、固定パターンノイズが解消する理由である。
【００４４】
このように、本発明に係る固体撮像装置では、非常に単純な回路で、固定パターンノイズの解消が可能になるので、半導体基板上の占有面積を低減させることができ、装置の小型化およびコストダウンを図ることができる。
【図面の簡単な説明】
【００４５】
【図１】従来の一般的な固体撮像装置（ＭＯＳイメージセンサ）で利用されている１画素分の回路を示す回路図である。
【図２】本発明の一実施形態に係る固体撮像装置（ＭＯＳイメージセンサ）の構成を示す回路図およびブロック図である。
【図３】図２に示す画素Ｑｉの構成回路について、充電処理を行う初期化段階の動作を説明するための回路図である。
【図４】図２に示す画素Ｑｉの構成回路について、放電処理を行う検出段階の動作を説明するための回路図である。
【符号の説明】
【００４６】
１０…定電流源
２０…制御回路
Ｄ１，Ｄ２…ＭＯＳトランジスタのドレイン
Ｇ１，Ｇ２…ＭＯＳトランジスタのゲート
Ｉres…初期化電流
Ｉsig…信号電流
Ｍ１…第１のＭＯＳトランジスタ
Ｍ２…第２のＭＯＳトランジスタ
Ｎ１〜Ｎ５…ノード
ＰＤ…フォトダイオード
Ｑｉ…第ｉ番目の画素
Ｓ１，Ｓ２…ＭＯＳトランジスタのソース
ＳＷ…スイッチ（ＭＯＳトランジスタ）
ＶＤＤ…電源電圧
Ｖｇ…ゲート電圧
Ｖres…初期化電圧
【図１】
2005086232.tif 000003
【図２】
2005086232.tif 000004
【図３】
2005086232.tif 000005
【図４】
2005086232.tif 000006