(57)【要約】  【課題】ＬＳＩの論理シミュレーションとハードウェアエミュレーションを一貫して行うときに、エミュレーションデータの作成を効率的に行い、エミュレーション実行までの時間を短縮化し、エミュレーションデータの修正を容易にする。  【解決手段】論理シミュレータでは実行可能でハードウェアエミュレータでは実行不可能のエミュレーション未対応の記述をもつ第１のライブラリ３５０と、テストベンチ情報１１０および回路情報１２０のうちの少なくとも１つを含む論理シミュレータ１６０に入力したシミュレーションデータに対してライブラリ３５０の記述に基づいた検索を行って未対応のテストベンチ情報３６０、回路情報３７０を抽出する回路検索手段３４０と、未対応のテストベンチ情報、回路情報を第２のライブラリ３９０の変換ルールに基づいて変換してエミュレータで実行可能なテストベンチ情報２１０、回路情報２２０を生成する回路生成手段３８０とを備える。【選択図】  図１
2005251216.tif 000002
【特許請求の範囲】
【請求項１】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
論理シミュレータでは実行可能でハードウェアエミュレータでは実行不可能のエミュレーション未対応の記述をもつライブラリと、
テストベンチ情報および回路情報のうちの少なくとも１つを含む前記論理シミュレータに入力したシミュレーションデータに対して前記ライブラリの記述に基づいた検索を行ってエミュレーション未対応のテストベンチ情報または回路情報を抽出する回路検索手段と、
前記ライブラリを第１のライブラリとして備え、
その第１のライブラリの記述と同じ機能をもっていて前記エミュレーション未対応の情報を前記ハードウェアエミュレータで実行可能な情報に変換する変換ルールをもつ第２のライブラリと、
前記ハードウェアエミュレータでは未対応のテストベンチ情報および回路情報のそれぞれを前記第２のライブラリの変換ルールに基づいて変換して前記ハードウェアエミュレータで実行可能なテストベンチ情報および回路情報を生成する回路生成手段とを備えていることを特徴とするエミュレーション回路生成装置。
【請求項２】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータにおけるテストベンチ情報を検索して期待値出力情報を抽出する期待値出力情報検索手段と、
論理シミュレータ用の期待値生成記述と同じ機能の期待値生成回路生成ルールをもつライブラリと、
前記ライブラリの生成ルールを用いて前記抽出された期待値出力情報からエミュレーション用の期待値生成回路情報を生成する期待値生成回路生成手段とを備えていることを特徴とするエミュレーション回路生成装置。
【請求項３】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータからメモリパターン情報を検索して抽出するメモリパターン情報検索手段と、
前記抽出されたシミュレーション用のメモリパターン情報をエミュレーション用のメモリパターン情報に変換する変換ルールをもつライブラリと、
前記抽出されたメモリパターン情報を前記ライブラリの変換ルールに基づいて変換してエミュレーション用のメモリパターン情報を生成するメモリパターン生成手段とを備えていることを特徴とするエミュレーション回路生成装置。
【請求項４】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータからメモリモデル情報を検索して抽出するメモリモデル情報検索手段と、
論理シミュレータ用メモリモデルと同じ機能をもつエミュレータ用のメモリモデルをもつライブラリと、
前記ライブラリのメモリモデルを用いて前記抽出されたメモリモデル情報からエミュレーション用のメモリモデル情報を生成するメモリモデル生成手段とを備えていることを特徴とするエミュレーション回路生成装置。
【請求項５】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータから外部デバイス制御情報を検索して抽出する外部デバイス制御情報検索手段と、
前記抽出された外部デバイス制御情報をエミュレーション用の外部デバイス制御情報に変換する変換ルールをもつライブラリと、
前記抽出された外部デバイス制御情報を前記ライブラリの変換ルールに基づいて変換してエミュレーション用の外部デバイス制御を生成する外部デバイス制御情報生成手段とを備えていることを特徴とするエミュレーション回路生成装置。
【請求項６】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータから外部デバイス初期化情報を検索して抽出する外部デバイス初期化情報検索手段と、
前記抽出されたシミュレーション用の外部デバイス初期化情報を前記ライブラリの変換ルールに基づいて変換してエミュレーション用の外部デバイス初期化情報を生成する外部デバイス初期化情報生成手段とを備えていることを特徴とするエミュレーション回路生成装置。
【請求項７】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
テストベンチ情報および回路情報のうちの少なくとも１つを含むデータであって論理シミュレータに入力したシミュレーションデータに対して、前記論理シミュレータでは実行可能でハードウェアエミュレータでは実行不可能のエミュレーション未対応の記述をもつライブラリを用いて、このライブラリの前記記述に基づいた検索を行うステップと、
前記ライブラリの記述に該当する情報があるときに、そのエミュレーション未対応のテストベンチ情報または回路情報を出力するステップと、
前記ライブラリを第１のライブラリとなし、
さらに、前記ハードウェアエミュレータで未対応のテストベンチ情報および回路情報のそれぞれに対して、前記第１のライブラリの記述と同じ機能をもっていて前記エミュレーション未対応の情報を前記ハードウェアエミュレータで実行可能な情報に変換する変換ルールをもつ第２のライブラリを用いて、この第２のライブラリの前記変換ルールに基づいて変換して前記ハードウェアエミュレータで実行可能なテストベンチ情報および回路情報を生成するステップとを含むことを特徴とするエミュレーション回路生成方法。
【請求項８】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータにおけるテストベンチ情報を検索して期待値出力情報を抽出するステップと、
論理シミュレータ用の期待値生成記述と同じ機能の期待値生成回路生成ルールをもつライブラリの前記生成ルールを用いて、前記抽出された期待値出力情報からエミュレーション用の期待値生成回路情報を生成するステップとを含むことを特徴とするエミュレーション回路生成方法。
【請求項９】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータからメモリパターン情報を検索して抽出するステップと、
前記抽出されたメモリパターン情報に対して、前記抽出されたシミュレーション用のメモリパターン情報をエミュレーション用のメモリパターン情報に変換する変換ルールをもつライブラリを用いて、このライブラリの前記変換ルールに基づいて変換してエミュレーション用のメモリパターン情報を生成するステップとを含むことを特徴とするエミュレーション回路生成方法。
【請求項１０】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータからメモリモデル情報を検索して抽出するステップと、
論理シミュレータ用メモリモデルと同じ機能をもつエミュレータ用のメモリモデルをもつライブラリのメモリモデルを用いて、前記抽出されたメモリモデル情報からエミュレーション用のメモリモデル情報を生成するステップとを含むことを特徴とするエミュレーション回路生成方法。
【請求項１１】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータから外部デバイス制御情報を検索して抽出するステップと、
前記抽出された外部デバイス制御情報に対して、前記抽出された外部デバイス制御情報をエミュレーション用の外部デバイス制御情報に変換する変換ルールをもつライブラリを用いて、そのライブラリの前記変換ルールに基づいて変換してエミュレーション用の外部デバイス制御情報を生成するステップとを含むことを特徴とするエミュレーション回路生成方法。
【請求項１２】
ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータから外部デバイス初期化情報を検索して抽出するステップと、
前記抽出された外部デバイス初期化情報に対して、前記抽出されたシミュレーション用の外部デバイス初期化情報をエミュレーション用の外部デバイス初期化情報に変換する変換ルールをもつライブラリを用いて、そのライブラリの前記変換ルールに基づいて変換してエミュレーション用の外部デバイス初期化情報を生成するステップとを含むことを特徴とするエミュレーション回路生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成するためのエミュレーション回路生成装置およびエミュレーション回路生成方法に関する。より詳しくは、特にハードウェア記述言語によって設計されるディジタルＬＳＩ回路の論理シミュレーションとハードウェアエミュレーションを行う場合に、論理シミュレーションとの間で機能的に整合性のあるエミュレーションデータを生成し、エミュレーション回路の生成および期待値の照合を容易化する技術に関する。
【背景技術】
【０００２】
計算機を用いたディジタルＬＳＩ回路設計のＤＡ（Design Automation）システムにおいて、ＶｅｒｉｌｏｇＨＤＬやＶＨＤＬ（ここで、ＶはVHSIC（超高速集積回路）のこと。ＨＤＬはHardware Description Language（論理回路記述言語）のこと）などのハードウェア記述言語による回路設計が行われている。ハードウェア記述言語で設計された回路は、ソフトウェア論理シミュレータで回路機能を検証する。ソフトウェア論理シミュレータは、回路動作をソフトウェアシミュレーションとして動作させるシミュレータであって、動作速度は遅いが、信号線の観測性などの面でデバッグ性が良く、回路設計の初期段階で有効な検証手段である。
【０００３】
論理シミュレーションを実行する場合、図１５に示すように、シミュレーション用のテストベンチ情報１１０、回路情報１２０、メモリパターン情報１３０、メモリモデル情報１４０、外部デバイス情報１５０からなるシミュレーションデータ１００をソフトウェア論理シミュレータ１６０に入力し、シミュレーション結果１７０を得る。
【０００４】
別の回路機能検証手段として、ハードウェアエミュレータがある。ハードウェアエミュレータは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）や専用のプロセッサチップなどをもち、設計された回路をそこにマッピングすることにより、実際のディジタルＬＳＩ回路チップと機能的に同じ動作をエミュレーションする。ハードウェアエミュレータは、専用のデータ入力をもち、内部信号の観測にも専用回路が必要であってデバッグ性が悪いが、ソフトウェア論理シミュレータより高速に動作するとともに、大規模メモリチップやＣＰＵといった外部デバイスと接続してのシステム検証が可能であるという特徴がある。
【０００５】
エミュレーションを実行する場合、図１５に示すように、エミュレーション用のテストベンチ情報２１０、回路情報２２０、メモリパターン情報２３０、メモリモデル情報２４０、外部デバイス情報２５０からなるエミュレーションデータ２００をシミュレーションデータ１００とは別に用意し、ハードウェアエミュレータ２６０に入力し、エミュレーション結果２７０を得る。
【０００６】
このように、ディジタルＬＳＩ回路設計においては、まずソフトウェア論理シミュレーションにより回路の機能をデバッグし、その後、ハードウェアエミュレータで、高速な検証や外部デバイスと接続してのシステム検証を実行する。
【特許文献１】特開平０７−２１９９８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ソフトウェア論理シミュレータとハードウェアエミュレータは、テストベンチ情報、回路情報、メモリパターン情報、メモリモデル情報、外部デバイス情報において、エミュレータ側情報の制限の多さから互換性がなく、共通の検証環境で回路検証できないため、エミュレーションデータの作成に時間がかかるという問題があった。また、ソフトウェアとして処理する論理シミュレータと比べ、ハードウェアエミュレータは入力される回路容量がエミュレータ資源に依存し、また容量の拡張も困難で、回路規模の制限が大きいという問題もあった。
【０００８】
本発明は、上記課題を解決するもので、
（１）シミュレーションデータとシミュレーション結果を基に、エミュレーションデータを生成する機能を実現し、
（２）シミュレーションデータ内のエミュレータで未対応の回路データを検出し、エミュレータへ入力可能な回路へ変更する機能を実現し、
（３）シミュレーションの期待値出力コマンドに対応する期待値出力回路をエミュレータに入力し、シミュレーションとの期待値照合を行う機能を実現し、
（４）シミュレーション用のメモリパターンからエミュレータ用のメモリパターンを生成する機能を実現し、
（５）シミュレーションデータ内のメモリモデル情報よりエミュレータ用のメモリモデル情報を生成する機能を実現し、
（６）シミュレーションデータよりエミュレータ用の外部デバイスの制御情報を生成する機能を実現し、
（７）エミュレータ用の外部デバイスの初期化情報を生成する機能を実現するということを目的としている。
【課題を解決するための手段】
【０００９】
エミュレーション回路生成装置およびエミュレーション回路生成方法についての本発明は、次のような構成により、上記の課題を解決するようにしている。
【００１０】
本願第１の発明のエミュレーション回路生成装置は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
論理シミュレータでは実行可能でハードウェアエミュレータでは実行不可能のエミュレーション未対応の記述をもつライブラリと、
テストベンチ情報および回路情報のうちの少なくとも１つを含む前記論理シミュレータに入力したシミュレーションデータに対して前記ライブラリの記述に基づいた検索を行ってエミュレーション未対応のテストベンチ情報または回路情報を抽出する回路検索手段と、
前記ライブラリを第１のライブラリとして備え、
その第１のライブラリの記述と同じ機能をもっていて前記エミュレーション未対応の情報を前記ハードウェアエミュレータで実行可能な情報に変換する変換ルールをもつ第２のライブラリと、
前記ハードウェアエミュレータでは未対応のテストベンチ情報および回路情報のそれぞれを前記第２のライブラリの変換ルールに基づいて変換して前記ハードウェアエミュレータで実行可能なテストベンチ情報および回路情報を生成する回路生成手段とを備えていることを特徴としている。
【００１１】
この第１の発明による作用は次のとおりである。回路検索手段は、シミュレーション用のテストベンチ情報、回路情報を入力し、エミュレーション未対応のライブラリを参照して、前記の入力したテストベンチ情報、回路情報が未対応か否かを判断し、未対応であれば、それを未対応のテストベンチ情報、回路情報として出力する。このようにシミュレーションデータのうち未対応の記述を事前に調査するので、エミュレーションデータの修正が容易になる。
【００１２】
本願第２の発明のエミュレーション回路生成装置は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータにおけるテストベンチ情報を検索して期待値出力情報を抽出する期待値出力情報検索手段と、
論理シミュレータ用の期待値生成記述と同じ機能の期待値生成回路生成ルールをもつライブラリと、
前記ライブラリの生成ルールを用いて前記抽出された期待値出力情報からエミュレーション用の期待値生成回路情報を生成する期待値生成回路生成手段とを備えていることを特徴としている。
【００１３】
この第２の発明による作用は次のとおりである。期待値出力情報検索手段は、入力したシミュレーション用のテストベンチ情報を検索して期待値出力情報を抽出する。そして、期待値生成回路生成手段は、シミュレーションで期待値をプローブし出力するシステムタスクと同等の機能をもつ回路を生成する期待値生成回路生成ルールをもつライブラリの前記の生成ルールを用いて、前記の期待値出力情報からエミュレーション用の期待値生成回路情報を生成する。したがって、期待値出力を情報として組み込む必要のあるエミュレータにおいて、エミュレーションデータとしての期待値生成回路情報を生成できるため、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００１４】
本願第３の発明のエミュレーション回路生成装置は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータからメモリパターン情報を検索して抽出するメモリパターン情報検索手段と、
前記抽出されたシミュレーション用のメモリパターン情報をエミュレーション用のメモリパターン情報に変換する変換ルールをもつライブラリと、
前記抽出されたメモリパターン情報を前記ライブラリの変換ルールに基づいて変換してエミュレーション用のメモリパターン情報を生成するメモリパターン生成手段とを備えていることを特徴としている。
【００１５】
この第３の発明による作用は次のとおりである。メモリパターン情報検索手段は、入力したシミュレーションデータからメモリパターン情報を検索して抽出する。そして、メモリパターン生成手段は、抽出されたメモリパターン情報をライブラリの変換ルールに基づいて変換することにより、エミュレーション用のメモリパターン情報を生成する。したがって、専用のメモリパターン情報が必要なハードウェアエミュレータにおいて、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００１６】
本願第４の発明のエミュレーション回路生成装置は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータからメモリモデル情報を検索して抽出するメモリモデル情報検索手段と、
論理シミュレータ用メモリモデルと同じ機能をもつエミュレータ用のメモリモデルをもつライブラリと、
前記ライブラリのメモリモデルを用いて前記抽出されたメモリモデル情報からエミュレーション用のメモリモデル情報を生成するメモリモデル生成手段とを備えていることを特徴としている。
【００１７】
この第４の発明による作用は次のとおりである。メモリモデル情報検索手段は、入力したシミュレーションデータからメモリモデル情報を検索して抽出する。そして、メモリモデル生成手段は、ライブラリのメモリモデルを用いて前記の抽出したメモリモデル情報からエミュレーション用のメモリモデル情報を生成する。したがって、専用のメモリモデル情報が必要なエミュレータにおいて、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００１８】
本願第５の発明のエミュレーション回路生成装置は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータから外部デバイス制御情報を検索して抽出する外部デバイス制御情報検索手段と、
前記抽出された外部デバイス制御情報をエミュレーション用の外部デバイス制御情報に変換する変換ルールをもつライブラリと、
前記抽出された外部デバイス制御情報を前記ライブラリの変換ルールに基づいて変換してエミュレーション用の外部デバイス制御を生成する外部デバイス制御情報生成手段とを備えていることを特徴としている。
【００１９】
この第５の発明による作用は次のとおりである。外部デバイス制御情報検索手段は、入力したシミュレーションデータから外部デバイス制御情報を検索して抽出する。そして、外部デバイス制御情報生成手段は、前記の抽出した外部デバイス制御情報をライブラリの変換ルールに基づいて変換してエミュレーション用の外部デバイス制御情報を生成する。したがって、外部デバイスを接続したエミュレータあるいは外部デバイスモデルを内蔵したエミュレータにおいて、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００２０】
本願第６の発明のエミュレーション回路生成装置は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する装置であって、
入力したシミュレーションデータから外部デバイス初期化情報を検索して抽出する外部デバイス初期化情報検索手段と、
前記抽出されたシミュレーション用の外部デバイス初期化情報を前記ライブラリの変換ルールに基づいて変換してエミュレーション用の外部デバイス初期化情報を生成する外部デバイス初期化情報生成手段とを備えていることを特徴としている。
【００２１】
この第６の発明による作用は次のとおりである。外部デバイス初期化情報検索手段は、入力したシミュレーションデータを検索して外部デバイス初期化情報を抽出する。また、外部デバイス初期化情報生成手段は、前記の抽出した外部デバイス初期化情報をライブラリの変換ルールに基づいて変換してエミュレーション用の外部デバイス初期化情報を生成する。したがって、外部デバイスを接続したエミュレータあるいは外部デバイスモデルを内蔵したエミュレータにおいて、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００２２】
本願第７以下の発明は、エミュレーション回路生成方法についてのものである。
【００２３】
本願第７のエミュレーション回路生成方法は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
テストベンチ情報および回路情報のうちの少なくとも１つを含むデータであって論理シミュレータに入力したシミュレーションデータに対して、前記論理シミュレータでは実行可能でハードウェアエミュレータでは実行不可能のエミュレーション未対応の記述をもつライブラリを用いて、このライブラリの前記記述に基づいた検索を行うステップと、
前記ライブラリの記述に該当する情報があるときに、そのエミュレーション未対応のテストベンチ情報または回路情報を出力するステップと、
前記ライブラリを第１のライブラリとなし、
さらに、前記ハードウェアエミュレータで未対応のテストベンチ情報および回路情報のそれぞれに対して、前記第１のライブラリの記述と同じ機能をもっていて前記エミュレーション未対応の情報を前記ハードウェアエミュレータで実行可能な情報に変換する変換ルールをもつ第２のライブラリを用いて、この第２のライブラリの前記変換ルールに基づいて変換して前記ハードウェアエミュレータで実行可能なテストベンチ情報および回路情報を生成するステップとを含むことを特徴としている。これによって、シミュレーションデータのうち未対応の記述を事前に調査するので、エミュレーションデータの修正が容易になる。また、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００２４】
本願第８の発明のエミュレーション回路生成方法は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータにおけるテストベンチ情報を検索して期待値出力情報を抽出するステップと、
論理シミュレータ用の期待値生成記述と同じ機能の期待値生成回路生成ルールをもつライブラリの前記生成ルールを用いて、前記抽出された期待値出力情報からエミュレーション用の期待値生成回路情報を生成するステップとを含むことを特徴としている。これによって、期待値出力を情報として組み込む必要のあるエミュレータにおいて、エミュレーションデータとしての期待値生成回路情報を生成できるため、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００２５】
本願第９の発明のエミュレーション回路生成方法は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータからメモリパターン情報を検索して抽出するステップと、
前記抽出されたメモリパターン情報に対して、前記抽出されたシミュレーション用のメモリパターン情報をエミュレーション用のメモリパターン情報に変換する変換ルールをもつライブラリを用いて、このライブラリの前記変換ルールに基づいて変換してエミュレーション用のメモリパターン情報を生成するステップとを含むことを特徴としている。これによって、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００２６】
本願第１０の発明のエミュレーション回路生成方法は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータからメモリモデル情報を検索して抽出するステップと、
論理シミュレータ用メモリモデルと同じ機能をもつエミュレータ用のメモリモデルをもつライブラリのメモリモデルを用いて、前記抽出されたメモリモデル情報からエミュレーション用のメモリモデル情報を生成するステップとを含むことを特徴としている。これによって、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００２７】
本願第１１の発明のエミュレーション回路生成方法は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータから外部デバイス制御情報を検索して抽出するステップと、
前記抽出された外部デバイス制御情報に対して、前記抽出された外部デバイス制御情報をエミュレーション用の外部デバイス制御情報に変換する変換ルールをもつライブラリを用いて、そのライブラリの前記変換ルールに基づいて変換してエミュレーション用の外部デバイス制御情報を生成するステップとを含むことを特徴としている。これによって、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００２８】
本願第１２の発明のエミュレーション回路生成方法は、ディジタルＬＳＩ回路のシミュレーションデータを基にエミュレーションを実行するデータを生成する方法であって、
入力したシミュレーションデータから外部デバイス初期化情報を検索して抽出するステップと、
前記抽出された外部デバイス初期化情報に対して、前記抽出されたシミュレーション用の外部デバイス初期化情報をエミュレーション用の外部デバイス初期化情報に変換する変換ルールをもつライブラリを用いて、そのライブラリの前記変換ルールに基づいて変換してエミュレーション用の外部デバイス初期化情報を生成するステップとを含むことを特徴としている。これによって、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【発明の効果】
【００２９】
以上のように、本発明によれば、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。また、シミュレーションデータのうち未対応の記述を事前に調査するので、エミュレーションデータの修正が容易になる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明にかかわるエミュレーション回路生成装置および方法の実施の形態を図面に基づいて詳細に説明する。
【００３１】
（実施の形態１）
本実施の形態１のエミュレーション回路生成装置は、ＶｅｒｉｌｏｇＨＤＬで記述されたシミュレーション用のテストベンチ情報および回路情報を入力し、ハードウェアエミュレーションで未対応のテストベンチ情報および回路情報を生成するものとして構成されている。
【００３２】
図１は本発明の実施の形態１におけるエミュレーション回路生成装置の構成図であり、図２はその動作を示すフローチャートである。
【００３３】
図１に示すように、本実施の形態１のエミュレーション回路生成装置は、回路検索手段３４０とエミュレーション未対応回路ライブラリ３５０とを備えたものとして構成されている。
【００３４】
エミュレーション未対応回路ライブラリ３５０は、論理シミュレータ１６０で実行可能ではあるが、ハードウェアエミュレータでは実行不可能な未対応の記述をデータベース化してライブラリとして有するものである。回路検索手段３４０は、論理シミュレータ１６０に入力したシミュレーション用のテストベンチ情報１１０および回路情報１２０を入力して、エミュレーション未対応回路ライブラリ３５０に該当する記述を検索し、ハードウェアエミュレータで未対応のテストベンチ情報３６０および回路情報３７０を出力するものとして構成されている。
【００３５】
次に、上記のように構成された実施の形態１のエミュレーション回路生成装置の動作を説明する。図２に示すように、回路検索手段３４０は、ディジタルＬＳＩ回路のシミュレーション用のテストベンチ情報１１０および回路情報１２０を入力し、エミュレーション未対応回路ライブラリ３５０を参照して、前記の入力したテストベンチ情報１１０、回路情報１２０が未対応の記述に該当するか否かを判断し（図２のステップ７１１）、未対応でなければエミュレーション実行へと進むが、未対応であれば、それをエミュレーション未対応のテストベンチ情報３６０や回路情報３７０として出力し（図２のステップ７１２）、エミュレーションデータ作成へと進む。
【００３６】
本実施の形態１によれば、エミュレーション実行前に、シミュレーションデータ１００のテストベンチ情報１１０および回路情報１２０のうちエミュレーション未対応の記述を事前に調査することができるため、エミュレーションデータの修正が容易になる。
【００３７】
（実施の形態２）
本実施の形態２のエミュレーション回路生成装置は、ＶｅｒｉｌｏｇＨＤＬで記述されたシミュレーション用のテストベンチ情報および回路情報を入力し、ハードウェアエミュレーション用のテストベンチ情報および回路情報を生成するものとして構成されている。
【００３８】
図３は本発明の実施の形態２におけるエミュレーション回路生成装置の構成図であり、図４はその動作を示すフローチャートである。
【００３９】
図３に示すように、本実施の形態２のエミュレーション回路生成装置は、実施の形態１の場合と同様に、回路検索手段３４０とエミュレーション未対応回路ライブラリ３５０（第１のライブラリに相当）とを備えているとともに、回路生成手段３８０とエミュレーション未対応回路変換ルールライブラリ３９０（第２のライブラリに相当）とを備えたものとして構成されている。
【００４０】
エミュレーション未対応回路変換ルールライブラリ３９０は、エミュレーション未対応回路記述と対に同等機能のエミュレーション対応回路記述へ変換するルールをデータベース化したものであって、エミュレーション未対応回路ライブラリ３５０と同等の機能をもち、エミュレーション未対応のテストベンチ情報３６０および回路情報３７０のそれぞれをハードウェアエミュレータで実行可能なエミュレーション用のテストベンチ情報２１０および回路情報２２０に変換する変換ルールをもつものとして構成されている。回路生成手段３８０は、回路検索手段３４０で抽出されたエミュレーション未対応のテストベンチ情報３６０および回路情報３７０を入力し、エミュレーション未対応回路変換ルールライブラリ３９０の変換ルールに基づいてハードウェアエミュレータで実行可能なエミュレーション用のテストベンチ情報２１０および回路情報２２０を生成するものとして構成されている。
【００４１】
次に、上記のように構成された実施の形態２のエミュレーション回路生成装置の動作を説明する。図４に示すように、回路検索手段３４０は、ディジタルＬＳＩ回路のシミュレーション用のテストベンチ情報１１０および回路情報１２０を入力し、エミュレーション未対応回路ライブラリ３５０を参照して、前記の入力したテストベンチ情報１１０、回路情報１２０が未対応の記述に該当するか否かを判断し（図４のステップ７１１）、未対応でなければエミュレーション実行へと進むが、未対応であれば、それをエミュレーション未対応のテストベンチ情報３６０や回路情報３７０として出力する（図４のステップ７１２）。
【００４２】
次に、抽出したエミュレーション未対応のテストベンチ情報３６０および回路情報３７０と、シミュレーション用のテストベンチ情報１１０および回路情報１２０とを回路生成手段３８０へ入力する。回路生成手段３８０は、エミュレーション未対応回路変換ルールライブラリ３９０の変換ルールに基づいてエミュレーション未対応のテストベンチ情報３６０および回路情報３７０における該当の記述をエミュレーション対応回路記述に変換し、シミュレーション用のテストベンチ情報１１０および回路情報１２０の該当記述と置換することで、エミュレーション用のテストベンチ情報２１０および回路情報２２０を生成し（図４のステップ７１３）、エミュレーション実行へと進む。
【００４３】
本実施の形態２によれば、回路生成手段３８０は、シミュレーション用のテストベンチ情報１１０、回路情報１２０を入力するとともに、回路検索手段３４０が抽出したエミュレーション未対応のテストベンチ情報３６０、回路情報３７０を入力し、第２のライブラリであるエミュレーション未対応回路変換ルールライブラリ３９０の変換ルールに基づいてエミュレーション未対応のテストベンチ情報３６０または回路情報３７０のそれぞれを変換してエミュレーション対応のテストベンチ情報２１０または回路情報２２０を生成するので、そのエミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００４４】
（実施の形態３）
本実施の形態３のエミュレーション回路生成装置は、ＶｅｒｉｌｏｇＨＤＬで記述されたシミュレーション用のテストベンチ情報を入力し、ハードウェアエミュレーション用の期待値生成回路情報を生成するものとして構成されている。
【００４５】
図５は本発明の実施の形態３におけるエミュレーション回路生成装置の構成図であり、図６はその動作を示すフローチャートである。
【００４６】
図５に示すように、本実施の形態３のエミュレーション回路生成装置は、期待値出力情報検索手段４６０と期待値生成回路生成手段４８０と期待値生成回路生成ルールライブラリ４９０とを備えたものとして構成されている。
【００４７】
ここで、ディジタルＬＳＩ回路のシミュレーション用のテストベンチ情報１１０は、ＶｅｒｉｌｏｇＨＤＬの期待値出力システムタスク記述をもつものとなっている。期待値出力情報検索手段４６０は、入力したテストベンチ情報１１０の期待値出力システムタスク記述情報を検索して、期待値出力情報４７０として出力するように構成されている。期待値生成回路生成ルールライブラリ４９０は、ＶｅｒｉｌｏｇＨＤＬの期待値出力システムタスク記述に対応する期待値生成回路生成ルールをデータベース化したものとして構成されている。期待値生成回路生成手段４８０は、期待値出力情報４７０を入力し、期待値生成回路生成ルールライブラリ４９０の生成ルールを参照して、ＶｅｒｉｌｏｇＨＤＬの期待値出力システムタスク記述に対応するエミュレーション用の期待値生成回路情報５００を生成するものとして構成されている。
【００４８】
次に、上記のように構成された実施の形態３のエミュレーション回路生成装置の動作を説明する。図６に示すように、期待値出力情報検索手段４６０は、シミュレーション用のテストベンチ情報１１０を入力し、期待値出力システムタスク記述情報を検索し（図６のステップ７３１）、期待値出力情報４７０として出力する（図６のステップ７３２）。
【００４９】
次に、期待値生成回路生成手段４８０は、期待値出力情報４７０を入力し、期待値生成回路生成ルールライブラリ４９０の生成ルールを参照して、ＶｅｒｉｌｏｇＨＤＬの期待値出力システムタスク記述に対応するエミュレーション用の期待値生成回路情報５００を生成し、出力する（図６のステップ７３３）。
【００５０】
本実施の形態３によれば、期待値出力情報検索手段４６０が入力したシミュレーション用のテストベンチ情報１１０を検索して期待値出力情報４７０を抽出し、期待値生成回路生成手段４８０が、シミュレーションで期待値をプローブし出力するシステムタスクと同等の機能をもつ回路を生成するルールをもつ期待値生成回路生成ルールライブラリ４９０の前記生成ルールを用いて、前記の期待値出力情報４７０からエミュレーション用の期待値生成回路情報５００を生成するので、期待値出力を情報として組み込む必要のあるエミュレータにおいて、エミュレーションデータとしての期待値生成回路情報５００を生成できるため、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００５１】
（実施の形態４）
本実施の形態４のエミュレーション回路生成装置は、ＶｅｒｉｌｏｇＨＤＬで記述されたディジタルＬＳＩ回路のシミュレーション用のテストベンチ情報およびメモリパターン情報を入力し、ハードウェアエミュレーション用のメモリパターン情報を生成するものとして構成されている。
【００５２】
図７は本発明の実施の形態４におけるエミュレーション回路生成装置の構成図であり、図８はその動作を示すフローチャートである。
【００５３】
図７に示すように、本実施の形態４のエミュレーション回路生成装置は、メモリパターン情報検索手段５１０とメモリパターン生成手段５３０とメモリパターン変換ルールライブラリ５３５とを備えたものとして構成されている。
【００５４】
メモリパターン情報検索手段５１０は、シミュレーション用のテストベンチ情報１１０と、アドレスとデータ値とが対として記述されているメモリパターン情報１３０を入力し、テストベンチ情報１１０からメモリパターンを適用するメモリインスタンスを検索し、メモリパターン情報５２０を生成するものとして構成されている。
【００５５】
メモリパターン変換ルールライブラリ５３５は、抽出されたシミュレーション用のメモリパターン情報をエミュレーション用のメモリパターン情報へ変換する変換ルールを備えたものとして構成されている。メモリパターン生成手段５３０は、抽出されたメモリパターン情報５２０をメモリパターン変換ルールライブラリ５３５の変換ルールに基づいて変換してエミュレーション用のメモリパターン情報２３０を生成するものとして構成されている。
【００５６】
次に、上記のように構成された実施の形態４のエミュレーション回路生成装置の動作を説明する。図８に示すように、メモリパターン情報検索手段５１０は、シミュレーション用のテストベンチ情報１１０と、アドレスとデータ値とが対として記述されているメモリパターン情報１３０を入力し、テストベンチ情報１１０からメモリパターンを適用するメモリインスタンスを検索し（図８のステップ７４１）、シミュレーション用のメモリパターン情報１３０と対にして、メモリパターン情報５２０を生成する（図８のステップ７４２）。
【００５７】
次に、メモリパターン生成手段５３０は、前記の生成されたシミュレーション用のメモリパターン情報５２０を入力し、メモリパターン変換ルールライブラリ５３５の変換ルールに基づいてメモリインスタンスとメモリパターン情報を基に変換してエミュレーション用のメモリパターン情報２３０を生成し（図８のステップ７４３）、エミュレーション実行へと進む。
【００５８】
本実施の形態４によれば、メモリパターン情報検索手段５１０が入力したシミュレーション用のメモリパターン情報１１０およびメモリパターン情報１３０を検索してメモリパターン情報５２０を抽出し、メモリパターン生成手段５３０が抽出されたメモリパターン情報５２０をメモリパターン変換ルールライブラリ５３５の変換ルールに基づいて変換することにより、エミュレーション用のメモリパターン情報２３０を生成するので、専用のメモリパターン情報が必要なハードウェアエミュレータにおいて、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００５９】
（実施の形態５）
本実施の形態５のエミュレーション回路生成装置は、ＶｅｒｉｌｏｇＨＤＬで記述されたディジタルＬＳＩ回路のシミュレーション用のメモリモデル情報を入力し、ハードウェアエミュレーション用のメモリモデル情報を生成するものとして構成されている。
【００６０】
図９は本発明の実施の形態５におけるエミュレーション回路生成装置の構成図であり、図１０はその動作を示すフローチャートである。
【００６１】
図９に示すように、本実施の形態５のエミュレーション回路生成装置は、メモリモデル情報検索手段５４０とメモリモデル生成手段５６０とメモリモデルライブラリ５７０とを備えたものとして構成されている。
【００６２】
メモリモデル情報検索手段５４０は、入力したシミュレーション用のメモリモデル情報１４０からメモリモデルの名称と信号ビット幅を検索してメモリモデル情報５５０を抽出するものとして構成されている。メモリモデルライブラリ５７０は、ソフトウェア論理シミュレータのメモリモデルと同じ機能をもち、エミュレーション用メモリのビット幅をパラメタライズしてデータベース化したものとして構成されている。メモリモデル生成手段５６０は、メモリモデルライブラリ５７０のエミュレーション用メモリのメモリモデル名称と信号ビット幅を用いて、前記の抽出されたメモリモデル情報５５０からエミュレーション用のメモリモデル情報２４０を生成するものとして構成されている。
【００６３】
次に、上記のように構成された実施の形態５のエミュレーション回路生成装置の動作を説明する。図１０に示すように、メモリモデル情報検索手段５４０は、入力したシミュレーション用のメモリモデル情報１４０からメモリモデルの名称と信号ビット幅を検索し（図１０のステップ７５１）、メモリモデル情報５５０を抽出する（図１０のステップ７５２）。
【００６４】
次に、メモリモデル生成手段５６０は、メモリモデルライブラリ５７０のエミュレーション用メモリのメモリモデル名称と信号ビット幅を用いて、前記の抽出されたメモリモデル情報５５０からエミュレーション用のメモリモデル情報２４０を生成する（図１０のステップ７５３）。そして、エミュレーション実行へと進む。
【００６５】
本実施の形態５によれば、メモリモデル情報検索手段５４０が入力したシミュレーション用のメモリモデル情報１４０を検索してエミュレーション用を生成するためのメモリモデル情報５５０を抽出し、メモリモデル生成手段５６０がメモリモデルライブラリ５７０のメモリモデルを用いて前記の抽出したメモリモデル情報５５０からエミュレーション用のメモリモデル情報２４０を生成するので、専用のメモリモデル情報が必要なエミュレータにおいて、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００６６】
（実施の形態６）
本実施の形態６のエミュレーション回路生成装置は、ＶｅｒｉｌｏｇＨＤＬで記述されたシミュレーション用のテストベンチ情報および外部デバイス情報を入力し、ハードウェアエミュレーション用の外部デバイス制御情報を生成するものとして構成されている。
【００６７】
図１１は本発明の実施の形態６におけるエミュレーション回路生成装置の構成図であり、図１２はその動作を示すフローチャートである。
【００６８】
図１１に示すように、本実施の形態６のエミュレーション回路生成装置は、外部デバイス制御情報検索手段６１０と外部デバイス制御情報生成手段６３０と外部デバイス制御情報変換ルールライブラリ６３５とを備えたものとして構成されている。
【００６９】
外部デバイス制御情報検索手段６１０は、シミュレーション用のテストベンチ情報１１０と外部デバイス情報１５０を入力して、テストベンチ情報１１０から外部デバイス情報１５０に該当する外部デバイスの制御情報を検索し、外部デバイス制御情報６２０を出力するものとして構成されている。外部デバイス制御情報変換ルールライブラリ６３５は、抽出されたシミュレーション用の外部デバイス制御情報６２０をエミュレーション用の外部デバイス制御情報に変換する変換ルールをもつものとして構成されている。外部デバイス制御情報生成手段６３０は、抽出されたシミュレーション用の外部デバイス制御情報６２０を、外部デバイス制御情報変換ルールライブラリ６３５の変換ルールに基づいて変換して、エミュレーション用の外部デバイス制御情報６４０として出力するように構成されている。
【００７０】
次に、上記のように構成された実施の形態６のエミュレーション回路生成装置の動作を説明する。外部デバイス制御情報検索手段６１０は、外部デバイスの制御情報が記述されたシミュレーション用のテストベンチ情報１１０と外部デバイス情報１５０を入力し、テストベンチ情報１１０から外部デバイス情報１５０に該当する外部デバイスの制御情報を検索し（図１２のステップ７７１）、外部デバイス制御情報６２０を出力する（図１２のステップ７７２）。
【００７１】
次に、外部デバイス制御情報生成手段６３０は、外部デバイス制御情報６２０を入力し、外部デバイス制御情報変換ルールライブラリ６３５の変換ルールに基づいて変換を行って、エミュレーション用の外部デバイス制御情報６４０を生成し、出力する（図１２のステップ７７３）。そして、エミュレーション実行へと進む。
【００７２】
本実施の形態６によれば、外部デバイス制御情報検索手段６１０が入力したシミュレーション用のテストベンチ情報１１０および回路情報１２０から外部デバイス制御情報６２０を検索して抽出し、外部デバイス制御情報生成手段６３０が前記の抽出した外部デバイス制御情報６２０を外部デバイス制御情報変換ルールライブラリ６３５の変換ルールに基づいて変換してエミュレーション用の外部デバイス制御情報６６０を生成するので、外部デバイスを接続したエミュレータあるいは外部デバイスモデルを内蔵したエミュレータにおいて、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【００７３】
（実施の形態７）
本実施の形態７のエミュレーション回路生成装置は、ＶｅｒｉｌｏｇＨＤＬで記述されたディジタルＬＳＩ回路のシミュレーション用のテストベンチ情報および外部デバイス情報を入力し、ハードウェアエミュレーション用の外部デバイス初期化情報を生成するものとして構成されている。
【００７４】
図１３は本発明の実施の形態７におけるエミュレーション回路生成装置の構成図であり、図１４はその動作を示すフローチャートである。
【００７５】
図１３に示すように、本実施の形態７のエミュレーション回路生成装置は、外部デバイス初期化情報検索手段６５０と外部デバイス初期化情報生成手段６７０と外部デバイス初期化情報変換ルールライブラリ６８０とを備えたものとして構成されている。
【００７６】
外部デバイス初期化情報検索手段６５０は、外部デバイスの初期化情報が記述されたシミュレーション用のテストベンチ情報１１０および外部デバイス情報１５０を入力し、テストベンチ情報１１０と外部デバイス情報１５０内の外部デバイス名称から該当する外部デバイスの初期化シーケンスを検索し、外部デバイス初期化情報６６０を抽出するものとして構成されている。
【００７７】
外部デバイス初期化情報変換ルールライブラリ６８０は、ＣＰＵや大規模メモリなど外部デバイスのエミュレーションでの初期化シーケンスやシミュレーション用初期化シーケンスをエミュレータ用に変換する変換ルールを有するものとして構成されている。
【００７８】
外部デバイス初期化情報生成手段６７０は、前記の抽出された外部デバイス初期化情報６６０を入力し、外部デバイス初期化情報変換ルールライブラリ６８０の変換ルールに基づいて変換して、エミュレーション用の外部デバイス初期化情報６９０を生成するものとして構成されている。
【００７９】
次に、上記のように構成された実施の形態７のエミュレーション回路生成装置の動作を説明する。外部デバイス初期化情報検索手段６５０は、シミュレーション用のテストベンチ情報１１０および外部デバイス情報１５０を入力し、テストベンチ情報１１０と外部デバイス情報１５０内の外部デバイス名称から該当する外部デバイスの初期化シーケンスを検索し（図１４のステップ７８１）、外部デバイス初期化情報６６０を出力する（図１４のステップ７８２）。
【００８０】
次に、外部デバイス初期化情報生成手段６７０は、外部デバイス初期化情報６６０を入力し、外部デバイス初期化情報変換ルールライブラリ６８０の変換ルールに基づいて変換を行って、エミュレーション用の外部デバイス初期化情報６９０を生成して出力する（図１４のステップ７８３）。そして、エミュレーション実行へと進む。
【００８１】
本実施の形態７によれば、外部デバイス初期化情報検索手段６５０が入力したシミュレーション用のテストベンチ情報１１０および外部デバイス情報１５０を検索して外部デバイス初期化情報６６０を抽出し、外部デバイス初期化情報生成手段６７０が前記の抽出した外部デバイス初期化情報６６０を外部デバイス初期化情報変換ルールライブラリ６８０の変換ルールに基づいて変換してエミュレーション用の外部デバイス初期化情報６９０を生成するので、外部デバイスを接続したエミュレータあるいは外部デバイスモデルを内蔵したエミュレータにおいて、エミュレーションデータの作成を効率的に行うことができ、エミュレーション実行までの時間を短縮化することができる。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施の形態１におけるエミュレーション回路生成装置の構成図
【図２】本発明の実施の形態１におけるエミュレーション回路生成装置の動作を示すフローチャート
【図３】本発明の実施の形態２におけるエミュレーション回路生成装置の構成図
【図４】本発明の実施の形態２におけるエミュレーション回路生成装置の動作を示すフローチャート
【図５】本発明の実施の形態３におけるエミュレーション回路生成装置の構成図
【図６】本発明の実施の形態３におけるエミュレーション回路生成装置の動作を示すフローチャート
【図７】本発明の実施の形態４におけるエミュレーション回路生成装置の構成図
【図８】本発明の実施の形態４におけるエミュレーション回路生成装置の動作を示すフローチャート
【図９】本発明の実施の形態５におけるエミュレーション回路生成装置の構成図
【図１０】本発明の実施の形態５におけるエミュレーション回路生成装置の動作を示すフローチャート
【図１１】本発明の実施の形態６におけるエミュレーション回路生成装置の構成図
【図１２】本発明の実施の形態６におけるエミュレーション回路生成装置の動作を示すフローチャート
【図１３】本発明の実施の形態７におけるエミュレーション回路生成装置の構成図
【図１４】本発明の実施の形態７におけるエミュレーション回路生成装置の動作を示すフローチャート
【図１５】従来の技術における論理シミュレーションとハードウェアエミュレーションの構成図
【符号の説明】
【００８３】
１００  シミュレーションデータ
１１０  シミュレーション用のテストベンチ情報
１２０  シミュレーション用の回路情報
１３０  シミュレーション用のメモリパターン情報
１４０  シミュレーション用のメモリモデル情報
１５０  シミュレーション用の外部デバイス情報
１６０  ソフトウェア論理シミュレータ
１７０  シミュレーション結果
２００  エミュレーションデータ
２１０  エミュレーション用のテストベンチ情報
２２０  エミュレーション用の回路情報
２３０  エミュレーション用のメモリパターン情報
２４０  エミュレーション用のメモリモデル情報
２５０  エミュレーション用の外部デバイス情報
２６０  ハードウェアエミュレータ
２７０  エミュレーション結果
３４０  回路検索手段
３５０  エミュレーション未対応回路ライブラリ
３６０  エミュレーション未対応のテストベンチ情報
３７０  エミュレーション未対応の回路情報
３８０  回路生成手段
３９０  エミュレーション未対応回路変換ルールライブラリ
４６０  期待値出力情報検索手段
４７０  期待値出力情報
４８０  期待値生成回路生成手段
４９０  期待値生成回路生成ルールライブラリ
５００  エミュレーション用の期待値生成回路情報
５１０  メモリパターン情報検索手段
５２０  メモリパターン情報
５３０  メモリパターン生成手段
５３５  メモリパターン変換ルールライブラリ
５４０  メモリモデル情報検索手段
５５０  メモリモデル情報
５６０  メモリモデル生成手段
５７０  メモリモデルライブラリ
６１０  外部デバイス制御情報検索手段
６２０  外部デバイス制御情報
６３０  外部デバイス制御情報生成手段
６３５  外部デバイス制御情報変換ルールライブラリ
６４０  エミュレーション用の外部デバイス制御情報
６５０  外部デバイス初期化情報検索手段
６６０  外部デバイス初期化情報
６７０  外部デバイス初期化情報生成手段
６８０  外部デバイス初期化情報変換ルールライブラリ
６９０  エミュレーション用の外部デバイス初期化情報
７１１  エミュレーション未対応回路検索ステップ
７１２  エミュレーション未対応回路情報出力ステップ
７１３  エミュレーション未対応回路変換ステップ
７３１  期待値出力情報を検索するステップ
７３２  期待値出力情報を出力するステップ
７３３  期待値生成回路を生成するステップ
７４１  メモリパターン情報を検索するステップ
７４２  メモリパターン情報を出力するステップ
７４３  メモリパターンを変換するステップ
７５１  メモリモデル情報を検索するステップ
７５２  メモリモデル情報を出力するステップ
７５３  メモリモデルを生成するステップ
７７１  外部デバイス制御情報を検索するステップ
７７２  外部デバイス制御情報を出力するステップ
７７３  エミュレーション用の外部デバイス制御情報を生成するステップ
７８１  外部デバイス初期化情報を検索するステップ
７８２  外部デバイス初期化情報を出力するステップ
７８３  エミュレーション用の外部デバイス初期化情報を生成するステップ
【図１】
2005251216.tif 000003
【図２】
2005251216.tif 000004
【図３】
2005251216.tif 000005
【図４】
2005251216.tif 000006
【図５】
2005251216.tif 000007
【図６】
2005251216.tif 000008
【図７】
2005251216.tif 000009
【図８】
2005251216.tif 000010
【図９】
2005251216.tif 000011
【図１０】
2005251216.tif 000012
【図１１】
2005251216.tif 000013
【図１２】
2005251216.tif 000014
【図１３】
2005251216.tif 000015
【図１４】
2005251216.tif 000016
【図１５】
2005251216.tif 000017