(57)【要約】【課題】  トレンチ分離溝の側壁に絶縁のための酸化膜を成長する時に、ＬＯＣＯＳ酸化膜の形状変化による応力が原因となる結晶欠陥の発生を抑制し、デバイス特性の悪化を防止することのできるトレンチ分離形成方法を提供するものである。【解決手段】  ＳＯＩ基板のシリコン層１にトレンチ分離溝７を形成するためのエッチングマスクとなるＣＶＤシリコン酸化膜５およびＬＯＣＯＳ酸化膜２の側壁にシリコン窒化膜から成るサイドウォール６を形成することにより、トレンチ分離溝７の側壁に絶縁のためのシリコン酸化を形成する時にＬＯＣＯＳ酸化膜２の側壁がシリコン窒化膜から成るサイドウォール６で覆われているため、ＬＯＣＯＳ酸化膜２の側壁からの酸素侵入が阻止され、ＬＯＣＯＳ酸化膜２の形状変化による応力が原因となる結晶欠陥の発生が抑制されて、デバイス特性の悪化を防止することができる。【選択図】図１
2005183608.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板にＬＯＣＯＳ酸化膜形成後、ウエーハ全面にＣＶＤシリコン酸化膜を成長し、その後所定の領域にレジストパターンを形成する工程と、
前記レジストパターンをエッチングマスクに前記ＣＶＤシリコン酸化膜および前記ＬＯＣＯＳ酸化膜をエッチングする工程と、
前記レジストパターンを除去後、ウエーハ全面にＣＶＤシリコン窒化膜を成長する工程と、
前記ＣＶＤシリコン窒化膜をエッチングして前記ＬＯＣＯＳ酸化膜の側壁にサイドウォールを形成する工程と、
前記ＣＶＤシリコン酸化膜および前記ＬＯＣＯＳ酸化膜をエッチングマスクにシリコン基板をエッチングしてトレンチ分離溝を形成する工程と、
前記トレンチ分離溝の側壁に絶縁のためのシリコン酸化膜を成長する工程と、
前記ＣＶＤシリコン酸化膜および前記サイドウォールを除去する工程と、
前記トレンチ分離溝内部をＣＶＤ絶縁膜で埋め込む工程を有することを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板にＬＯＣＯＳ酸化膜形成後、ウエーハ全面にＣＶＤシリコン酸化膜を成長し、その後所定の領域にレジストパターンを形成する工程と、
前記レジストパターンをエッチングマスクに前記ＣＶＤシリコン酸化膜および前記ＬＯＣＯＳ酸化膜をエッチングする工程と、
前記レジストパターンを除去後、ウエーハ全面にＣＶＤシリコン窒化膜を成長する工程と、
前記ＣＶＤシリコン窒化膜をエッチングして前記ＬＯＣＯＳ酸化膜の側壁にサイドウォールを形成する工程と、
前記ＣＶＤシリコン酸化膜および前記ＬＯＣＯＳ酸化膜をエッチングマスクにシリコン基板をエッチングしてトレンチ分離溝を形成する工程と、
前記トレンチ分離溝の側壁に絶縁のためのシリコン酸化膜を成長した後、ＣＶＤシリコン酸化膜およびサイドウォールを除去せず残した状態で前記トレンチ分離溝内部をＣＶＤ絶縁膜で埋め込む工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものであり、特に、シリコン基板上に形成する半導体デバイス間を分離するために使用するトレンチ溝分離技術に関するものである。
【背景技術】
【０００２】
近年、機器の小型化などにより、半導体装置のデザインルール縮小による微細化が進んでいる。チップサイズの縮小化やデバイスの高速化、低消費電力化を実現すべくＳＯＩ技術が盛んに開発されている。
【０００３】
ＳＯＩ基板はシリコン基板上に絶縁膜を形成し、さらにその上にシリコン基板を貼り合わせて形成する多層構造になっており、デバイスは上層のシリコン基板に形成する。
【０００４】
また、デバイス間はトレンチ分離技術を利用し、上層のシリコン基板に分離溝を設け、分離溝を絶縁物で埋め込み、デバイス間を分離する。これらの技術によりデバイスは絶縁物に囲まれた形態になり、従来のシリコン基板に形成することによって課題となっていたラッチアップ現象が抑制できるほか、寄生容量も低減でき、素子の微細化や高速化に適している。
【０００５】
図３に代表的なトレンチ分離形成の断面フロー図を示す。ＳＯＩ基板のシリコン層１上にＬＯＣＯＳ酸化膜２を形成した後、ウエーハ全面にＣＶＤシリコン酸化膜３を成長し、その上のトレンチ分離溝形成領域にレジスト４でパターンを形成する。その後、レジスト４をエッチングマスクとして、ＣＶＤシリコン酸化膜３およびＬＯＣＯＳ酸化膜２をエッチングする。次いで、レジスト４を除去した後、ＣＶＤシリコン酸化膜３およびＬＯＣＯＳ酸化膜２をエッチングマスクにＳＯＩ基板のシリコン層１をエッチングしてトレンチ分離溝７を形成し、トレンチ分離溝７の側壁に絶縁のためのシリコン酸化膜８を形成する。さらに、ウエーハ全面にＣＶＤ絶縁膜９を成長した後、エッチバックによってトレンチ分離溝７の内部をＣＶＤ絶縁膜９で埋め込む工程を備えている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記従来の技術で示したようにトレンチ分離溝はＬＯＣＯＳ酸化膜の上に形成するが、トレンチ分離溝の側壁に絶縁のためのシリコン酸化膜を形成する時に、シリコン層のエッチングマスクであるＣＶＤシリコン酸化膜およびＬＯＣＯＳ酸化膜の側壁から酸素が侵入することによって、ＬＯＣＯＳ酸化膜の端面側で酸化が進行し、ＬＯＣＯＳ酸化膜の体積が増加する。このようにＬＯＣＯＳ酸化膜の体積が増加すると、形状変化に伴う大きな応力が原因でトレンチ分離に囲まれたシリコン層内に結晶欠陥が発生し、シリコン層に形成したデバイスの電気特性が悪化する。
【０００７】
本発明は、このような問題点に鑑み、トレンチ分離溝の側壁に絶縁のための酸化膜を成長する時に、トレンチ分離溝上部のＬＯＣＯＳ酸化膜の側壁から酸素が侵入するのを阻止して、ＬＯＣＯＳ酸化膜の形状変化による応力が原因となる結晶欠陥の発生を抑制し、デバイス特性の悪化を防止することのできる半導体装置の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明の半導体装置の製造方法は、ＳＯＩ基板のシリコン層にトレンチ分離溝を形成するためのエッチングマスクとなるＣＶＤシリコン酸化膜およびＬＯＣＯＳ酸化膜の側壁にシリコン窒化膜から成るサイドウォールを形成することにより、トレンチ分離溝の側壁に絶縁のためのシリコン酸化を形成する時にＬＯＣＯＳ酸化膜の側壁がシリコン窒化膜から成るサイドウォールで覆われているため、ＬＯＣＯＳ酸化膜の側壁からの酸素侵入が阻止され、ＬＯＣＯＳ酸化膜の形状変化による応力が原因となる結晶欠陥の発生が抑制されて、デバイス特性の悪化を防止することができる。
【発明の効果】
【０００９】
本発明は、ＳＯＩ基板のシリコン層にデバイス間を分離するためのトレンチ分離の形成方法において、トレンチ分離溝を形成する時にシリコン層のエッチングマスクとなるＣＶＤ酸化膜およびＬＯＣＯＳ酸化膜の側壁にＣＶＤ窒化膜からなるサイドウォールを備えることにより、トレンチ分離溝の側壁に絶縁のための酸化膜を形成する時に、ＬＯＣＯＳ酸化膜の形状が変化することによる応力が原因でシリコン層内部に結晶欠陥が発生するのを防止し、デバイスのＰＮ接合におけるリーク電流の増加等、電気特性の悪化を防止することが可能になる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００１１】
図１は本発明の第１の実施形態におけるトレンチ分離の形成方法の断面フロー図である。図１において、ＳＯＩ基板のシリコン層１上にＬＯＣＯＳ酸化膜２を形成した後、ウエーハ全面にＣＶＤシリコン酸化膜３を成長し、その上のトレンチ分離溝形成領域にレジスト４でパターンを形成する。その後、レジスト４をエッチングマスクとして、ＣＶＤシリコン酸化膜３およびＬＯＣＯＳ酸化膜２をエッチングする。次いで、レジスト４を除去した後、ウエーハ全面にＣＶＤシリコン窒化膜５を成長し、等方エッチングによりエッチバックを行うことにより、ＣＶＤシリコン酸化膜３およびＬＯＣＯＳ酸化膜２の側壁のＣＶＤシリコン窒化膜はエッチングされず、サイドウォール６が形成される。この状態で、シリコン層１をエッチングしてトレンチ分離溝７を形成した後、トレンチ分離溝７の側壁に絶縁のためのシリコン酸化膜８を形成する。その後、ＣＶＤシリコン酸化膜３およびサイドウォール６を除去し、次いでウエーハ全面にＣＶＤ絶縁膜９を成長した後、エッチバックによってトレンチ分離溝７の内部をＣＶＤ絶縁膜９で埋め込んで、トレンチ分離を形成する。
【００１２】
このように構成された第１の実施形態では、シリコン層１をエッチングする時のエッチングマスクとなるＣＶＤシリコン酸化膜３およびＬＯＣＯＳ酸化膜２をエッチングした後に、ＣＶＤシリコン窒化膜５をウエーハ全面に成長し、ＣＶＤシリコン酸化膜３およびＬＯＣＯＳ酸化膜２の側壁にシリコン窒化膜から成るサイドウォール６を形成しているため、ＳＯＩ基板のシリコン層１をエッチングした後に絶縁のためにトレンチ分離溝７の側壁にシリコン酸化膜８を形成する時に、ＬＯＣＯＳ酸化膜２の側壁がシリコン窒化膜から成るサイドウォール６で覆われているため、ＬＯＣＯＳ酸化膜２の側壁からの酸素侵入が阻止されるため、ＬＯＣＯＳ酸化膜２の膜厚が増加することは無く、ＬＯＣＯＳ酸化膜２の形状変化による応力からシリコン層１の内部に結晶欠陥が発生するのを抑制することができ、トレンチ分離で囲まれたシリコン層１に形成するデバイスのＰＮ接合におけるリーク電流の増加等、電気特性の悪化を防止することができる。
【００１３】
図２は本発明の第２の実施形態におけるトレンチ分離の形成方法の断面フロー図である。図２において、レジスト４をエッチングマスクとしてＣＶＤシリコン酸化膜３およびＬＯＣＯＳ酸化膜２をエッチングした後に、ＣＶＤシリコン酸化膜３およびＬＯＣＯＳ酸化膜２の側壁にシリコン窒化膜から成るサイドウォール６を形成後、シリコン層１をエッチングしてトレンチ分離溝７を形成し、トレンチ分離溝７の側壁に絶縁のためのシリコン酸化膜８を形成するまでは前述した第１の実施形態と同一であるが、その後ＣＶＤシリコン酸化膜３およびサイドウォール６は除去でせずに残したままの状態で、ウエーハ全面にＣＶＤ絶縁膜９を成長した後、エッチバックによってトレンチ分離溝７の内部をＣＶＤ絶縁膜９で埋め込んで、トレンチ分離を形成する。
【００１４】
このように構成された第２の実施形態においても、第１の実施形態と同様にＬＯＣＯＳ酸化膜２の形状変化による応力からシリコン層１の内部に結晶欠陥が発生するのを抑制することができ、トレンチ分離で囲まれたシリコン層１に形成するデバイスのＰＮ接合におけるリーク電流の増加等、電気特性の悪化を防止することができる。
【００１５】
また、上記第１の実施形態および第２の実施形態では、ＳＯＩ基板のシリコン層にトレンチ分離を形成するフローについて説明したが、ＳＯＩ基板をシリコン基板としても良い。また、トレンチ分離溝を埋め込むのにＣＶＤ絶縁膜としたが、ＣＶＤによるポリシリコン膜やアモルファスシリコン膜としても良い。さらに、ＬＯＣＯＳ酸化膜をシリコン酸化膜としても良い。
【産業上の利用可能性】
【００１６】
本発明は、トレンチ分離溝の側壁に絶縁のための酸化膜を形成する時に、ＬＯＣＯＳ酸化膜の形状が変化することによる応力が原因でシリコン層内部に結晶欠陥が発生するのを防止し、デバイスのＰＮ接合におけるリーク電流の増加等、電気特性の悪化を防止することが可能になるという作用効果を有するものであり、携帯型の電子機器等に利用可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態におけるトレンチ分離形成方法の断面フロー図
【図２】本発明の第２の実施形態におけるトレンチ分離形成方法の断面フロー図
【図３】従来のトレンチ分離形成方法の断面フロー図
【符号の説明】
【００１８】
１  シリコン層
２  ＬＯＣＯＳ酸化膜
３  ＣＶＤシリコン酸化膜
４  レジスト
５  ＣＶＤシリコン窒化膜
６  サイドウォール
７  トレンチ分離溝
８  シリコン酸化膜
９  ＣＶＤ絶縁膜
【図１】
2005183608.tif 000003
【図２】
2005183608.tif 000004
【図３】
2005183608.tif 000005