(57)【要約】      （修正有）【課題】暗状態のリーク電流および光リーク電流の小さいＴＦＴを提供する。【解決手段】半導体層１３と、第１および第２ゲート電極１８ａ、１８ｂとを備えたＴＦＴであって、半導体層は、第１導電型の第１および第２高濃度不純物領域２１、２２と、第２導電型の第１および第２チャネル領域３０、３１、第１導電型の第１低濃度不純物領域２４、第１導電型の第３低濃度不純物領域２６、第１導電型の第２低濃度不純物領域２５、第１導電型の第４低濃度不純物領域２７、第１導電型の第３高濃度不純物領域２３、第１導電型の第５低濃度不純物領域２８ａ、２８ｂとを有する。第３、第４および第５低濃度領域の不純物濃度は、第１および第２低濃度不純物領域よりも高く、第３、第４および第５低濃度領域のキャリア濃度は、第１および第２低濃度不純物領域よりも低くなっている。【選択図】図２
2005064123.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、半導体層上に形成された少なくとも第１および第２ゲート電極とを備えた薄膜トランジスタであって、前記半導体層は、
間隔を開けて設けられ、ソース／ドレイン領域として機能する第１導電型の第１および第２高濃度不純物領域と、
前記第１高濃度不純物領域と前記第２高濃度不純物領域との間に位置し、前記第１および第２ゲート電極のそれぞれと対向するように設けられた第２導電型の第１および第２チャネル領域であって、前記１および第２チャネル領域はそれぞれ他方よりも前記第１および第２の高濃度不純物領域に近接している、第１および第２チャネル領域と、
前記第１チャネル領域と前記第１高濃度不純物領域との間に位置する第１導電型の第１低濃度不純物領域と、
前記第１低濃度不純物領域と前記第１チャネル領域との間に位置する第１導電型の第３低濃度不純物領域と、
前記第２チャネル領域と前記第２高濃度不純物領域との間に位置する第１導電型の第２低濃度不純物領域と、
前記第２低濃度不純物領域と第２チャネル領域との間に位置する第１導電型の第４低濃度不純物領域と、
前記第１および第２チャネル領域間に設けられた第１導電型の第３高濃度不純物領域と、
前記第１チャネル領域と前記第３高濃度不純物領域および前記第２チャネル領域と前記第３高濃度不純物領域間にそれぞれ位置する第１導電型の第５低濃度不純物領域と、
を有し、
前記第３、第４および第５低濃度領域の不純物濃度は、前記第１および第２低濃度不純物領域よりも高く、前記第３、第４および第５低濃度領域のキャリア濃度は、前記第１および第２低濃度不純物領域よりも低くなっている薄膜トランジスタ。
【請求項２】
各領域のキャリア濃度が、実質的に以下のように設定される請求項１に記載の薄膜トランジスタ。
第１高濃度不純物領域＝第２高濃度不純物領域＞第３高濃度不純物領域＞第１低濃度不純物領域＝第２低濃度不純物領域＞第３低濃度不純物領域＝第４低濃度不純物領域＝第５低濃度不純物領域
【請求項３】
前記第１および第２チャネル領域、前記第３高濃度不純物領域、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第５低濃度不純物領域は、およそ同じ濃度で前記第２導電型の不純物が選択的にドープされている請求項１に記載の薄膜トランジスタ。
【請求項４】
前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第５低濃度不純物領域には、前記第２導電型の不純物がドープされており、かつ、前記第１低濃度不純物領域および第２低濃度不純物領域にドープされた不純物と同一の導電型の不純物がドープされている請求項３に記載の薄膜トランジスタ。
【請求項５】
前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第５低濃度不純物領域のキャリア濃度と前記第１低濃度不純物領域および第２低濃度不純物領域のキャリア濃度の差は、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第５低濃度不純物領域にドープされた第２導電型の不純物によって生じる請求項４に記載の薄膜トランジスタ。
【請求項６】
半導体層と、半導体層上に形成された少なくとも第１および第２ゲート電極とを備えた薄膜トランジスタであって、前記半導体層は、
間隔を開けて設けられ、ソース／ドレイン領域として機能する第１導電型の第１および第２高濃度不純物領域と、
前記第１高濃度不純物領域と前記第２高濃度不純物領域との間に位置し、前記第１および第２ゲート電極のそれぞれと対向するように設けられた第２導電型の第１および第２チャネル領域であって、前記１および第２チャネル領域はそれぞれ他方よりも前記第１および第２の高濃度不純物領域に近接している、第１および第２チャネル領域と、
前記第１チャネル領域と前記第１高濃度不純物領域との間に位置する第１導電型の第１低濃度不純物領域と、
前記第１低濃度不純物領域と前記第１チャネル領域との間に位置する第１導電型の第３低濃度不純物領域と、
前記第２チャネル領域と前記第２高濃度不純物領域との間に位置する第１導電型の第２低濃度不純物領域と、
前記第２低濃度不純物領域と第２チャネル領域との間に位置する第１導電型の第４低濃度不純物領域と、
前記第１および第２チャネル領域間に設けられた第１導電型の第３高濃度不純物領域と、
前記第１チャネル領域と前記第３高濃度不純物領域および前記第２チャネル領域と前記第３高濃度不純物領域間にそれぞれ位置する第１導電型の第６低濃度不純物領域と、
前記第１チャネル領域と前記第６低濃度不純物領域および前記第２チャネル領域と前記第６低濃度不純物領域間にそれぞれ位置する第１導電型の第７低濃度不純物領域と、
を有し、
前記第３、第４および第７低濃度領域の不純物濃度は、前記第１、第２および第６低濃度不純物領域よりも高く、前記第３、第４および第７低濃度領域のキャリア濃度は、前記第１、第２および第６低濃度不純物領域よりも低くなっている薄膜トランジスタ。
【請求項７】
各領域のキャリア濃度が、実質的に以下のように設定される請求項６に記載の薄膜トランジスタ。
第１高濃度不純物領域＝第２高濃度不純物領域＝第３高濃度不純物領域＞第１低濃度不純物領域＝第２低濃度不純物領域＝第６低濃度不純物領域＞第３低濃度不純物領域＝第４低濃度不純物領域＝第７低濃度不純物領域
【請求項８】
前記第１および第２チャネル領域、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第７低濃度不純物領域には、おおよそ同じ濃度を有する第２導電型の不純物が選択的にドープされている請求項６または７に記載の薄膜トランジスタ。
【請求項９】
前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第７低濃度不純物領域には、前記第２導電型の不純物がドープされており、かつ、前記第１２低濃度不純物領域、前記第２低濃度不純物領域および前記第６低濃度不純物領域にドープされた不純物と同一の導電型の不純物がドープされている請求項８に記載の薄膜トランジスタ。
【請求項１０】
前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第７低濃度不純物領域のキャリア濃度と前記第１低濃度不純物領域、前記第２低濃度不純物領域および前記第６低濃度不純物領域のキャリア濃度の差は、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第７低濃度不純物領域にドープされた第２導電型の不純物によって生じる請求項９に記載の薄膜トランジスタ。
【請求項１１】
請求項１から１０のいずれかに規定される薄膜トランジスタ、前記薄膜トランジスタの第１高濃度不純物領域と電気的に接続される信号配線、前記ゲート電極に電気的に接続されるゲート配線、および前記薄膜トランジスタの第２高濃度不純物領域と電気的に接続される画素電極が形成された基板と、
前記画素電極の電位に応じて光学状態を変化させる液晶層と、
を備えるアクティブマトリクス型液晶表示装置。
【請求項１２】
請求項１に規定される薄膜トランジスタの製造方法であって、
基板上に前記半導体層を形成する工程と、
前記第１、第２高濃度不純物領域および前記第１、第２低濃度不純物領域を覆う第１マスクを前記半導体層上に形成する工程と、
前記第１マスクを用い、前記第２導電型の不純物を前記半導体層へ導入する工程と、
前記第１、第２チャネル領域を覆う前記第１、第２ゲート電極を形成する工程と、
前記第１、第２ゲート電極をマスクとして、前記第１導電型の不純物を前記半導体層へ注入する工程と、
前記第１、第２チャネル領域および前記第１、第２、第３、第４、第５低濃度不純物領域を覆う第２のマスクを前記半導体層上に形成する工程と、
前記第２のマスクを用い、前記第１導電型の不純物を前記半導体層へ注入する工程と、
を包含する薄膜トランジスタの製造方法。
【請求項１３】
請求項６に規定される薄膜トランジスタの製造方法であって、
基板上に前記半導体層を形成する工程と、
前記第１、第２、第３高濃度不純物領域および前記第１、第２、第６低濃度不純物領域を覆う第１マスクを前記半導体層上に形成する工程と、
前記第１マスクを用い、前記第２導電型の不純物を前記半導体層へ導入する工程と、
前記第１、第２チャネル領域を覆う前記第１、第２ゲート電極を形成する工程と、
前記第１、第２ゲート電極をマスクとして、前記第１導電型の不純物を前記半導体層へ注入する工程と、
前記第１、第２チャネル領域および前記第１、第２、第３、第４、第６、第７低濃度不純物領域を覆う第２のマスクを前記半導体層上に形成する工程と、
前記第２のマスクを用い、前記第１導電型の不純物を前記半導体層へ注入する工程と、
を包含する薄膜トランジスタの製造方法。
【請求項１４】
高濃度不純物領域とチャネル領域とを有する薄膜トランジスタにおいて、前記高濃度不純物領域とチャネル領域との間に、第１導電型の不純物および第２導電型の不純物が導入された半導体層を設けることにより、トランジスタのオフ状態における暗状態のリーク電流および光リーク電流を同時に低減する、薄膜トランジスタのリーク電流低減方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス表示装置や密着型イメージセンサーなどに用いられる薄膜トランジスタに関する。
【背景技術】
【０００２】
アクティブマトリクス表示装置では、マトリクス状に配置される画素のそれぞれに薄膜トランジスタ（以下ＴＦＴと略す）が設けられており、ＴＦＴによって画素が制御される。
【０００３】
ＴＦＴのゲートに走査信号が印加され、ＴＦＴがオン状態となっている時、ＴＦＴのドレインに接続された画素電極には、ＴＦＴのソースに接続された信号配線から所定の信号電圧が印加される。アクティブマトリクス液晶表示装置の場合、画素電極に印加された信号電圧の大きさに応じて液晶の配向状態が変化し、これによって画像の表示が行われる。
【０００４】
画素電極に所定の信号電圧を印加した後、この画素電極に新たな信号電圧を印加するまでの間（１フレーム期間）、ＴＦＴのゲート電極には走査信号が印加されず、ＴＦＴはオフ状態となる。この期間において、画素電極の電位を一定に保ち、所定の表示状態を維持するためである。ＴＦＴがオフ状態の間、ＴＦＴを流れる電流（リーク電流またはオフ電流）は出きる限り小さいことが望ましい。オフ電流が大きい場合、画素電極の電位が大きく低下することによって、液晶の配向状態が変化し、表示品位が低下するからである。
【０００５】
ＴＦＴの半導体層に、高精細化や周辺回路の内蔵に適している多結晶シリコンを用いる場合、オフ状態（ゲートが負バイアスの状態）でのリーク電流が特に問題となる。この理由を以下に説明する。
【０００６】
図２１は、ｎ型ＴＦＴのゲート電極に大きな負電圧が印加された場合におけるＴＦＴの構造およびチャネル／ドレイン界面近傍のエネルギーバンドを示している。ゲートに負電圧が印加されることによって、チャネルの表面近傍にホールが誘起され、ｐ型反転層が形成される。このとき、チャネルとドレインとの界面では逆バイアスされたｐｎ接合を形成する。半導体層が単結晶シリコンからなる場合、逆バイアスされたｐｎ接合を流れるリーク電流は極わずかである。
【０００７】
しかし、半導体層が多結晶シリコンからなる場合、結晶粒界に結晶欠陥等に起因する多くのトラップが存在し、このトラップをキャリアが伝わることによってドレイン側の電子とチャネル側のホールが再結合する。その結果、再結合電流が生じ、比較的大きなリーク電流が流れる。
このリーク電流Ｉleakは非特許文献１によれば以下の式（１）で示される。
【０００８】
【数１】
2005064123.tif 000003
ただし
ｎh：チャネル部の正孔密度
Ｅt：接合部近傍におけるトラップへ電子が注入される障壁の高さ
ＥD:接合部にかかる電圧
【０００９】
式（１）から明らかなように、リーク電流減少させるには、接合部にかかる電圧ＥDを減少させればよい。電圧ＥDは以下の式（２）で示される。
【００１０】
【数２】
2005064123.tif 000004
ただし
Ｅip:チャネルのフェルミレベルと真性フェルミレベルの差
Ｅin:ドレインのフェルミレベルと真性フェルミレベルの差
ＶA:外部から接合に印加された電圧
【００１１】
式（２）より、電圧ＥDを下げるためには以下の方法が考えられる。
（１）マルチゲート構造を採用し、接合の数を増やして外部から接合に印加された電圧を分割し各接合におけるＶAを小さくする。
（２）ＬＤＤ（Lightly Doped Drain）構造を採用し、接合のドレイン側に低不純物濃度領域を儲けＥinを小さくすることによってＥBを下げる。
【００１２】
特許文献１には上記２つの方法を採用したＴＦＴが開示されている。図２２に示すように特許文献１のＴＦＴは２つのゲート電極４を備えており、ゲート電極４の下方の半導体層中には２つのチャネル領域１０３が形成されている。各チャネル領域１０３の両側には低濃度不純物領域１０２が設けられ、さらにその外側に高濃度不純物領域１０１が設けられている。
【００１３】
このようなリーク電流は光の照射に起因するものではないため、暗状態のリーク電流と呼ばれる。これに対して、半導体層に光が入射することによってもリーク電流が生じる。具体的には、逆バイアスされたｐｎ接合に光が入射すると、光励起により電子−正孔対が生成し、これらのキャリアがドリフトすることによって光リーク電流が生じる。このリーク電流は光リーク電流と呼ばれる。
【００１４】
アクティブマトリクス表示装置が透過型であり、その半導体層が多結晶シリコンからなる場合、これら２つのリーク電流を低減する必要がある。一般に半導体層の不純物濃度が低いほど、光リーク電流の原因となるキャリアの寿命は長くなる。このため、上述したＬＤＤ構造を採用し、低不純物濃度領域をチャネルとドレインとの接合部分にもうけた場合、暗状態のリーク電流を低減させることはできるが、光リーク電流は増大してしまう。つまり、暗状態のリーク電流の低減と光リーク電流の低減は従来の技術ではトレードオフの関係にあり、同時にこれらを解決することは困難であった。
【特許文献１】特開平６−２６５９４０号公報
【非特許文献１】両角伸治「ＴＦＴを用いたカラー液晶表示デバイスの開発とその事業化」高知工科大学大学院工学研究科基盤工学専攻  平成１４年度春季終了博士学位論文
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は上記課題を解決するためになされたものであって、暗状態のリーク電流および光リーク電流の小さいＴＦＴを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の薄膜トランジスタは、半導体層と、半導体層上に形成された少なくとも第１および第２ゲート電極とを備え、前記半導体層は、間隔を開けて設けられ、ソース／ドレイン領域として機能する第１導電型の第１および第２高濃度不純物領域と、前記第１高濃度不純物領域と前記第２高濃度不純物領域との間に位置し、前記第１および第２ゲート電極のそれぞれと対向するように設けられた第２導電型の第１および第２チャネル領域であって、前記１および第２チャネル領域はそれぞれ他方よりも前記第１および第２の高濃度不純物領域に近接している、第１および第２チャネル領域と、前記第１チャネル領域と前記第１高濃度不純物領域との間に位置する第１導電型の第１低濃度不純物領域と、前記第１低濃度不純物領域と前記第１チャネル領域との間に位置する第１導電型の第３低濃度不純物領域と、前記第２チャネル領域と前記第２高濃度不純物領域との間に位置する第１導電型の第２低濃度不純物領域と、前記第２低濃度不純物領域と第２チャネル領域との間に位置する第１導電型の第４低濃度不純物領域と、前記第１および第２チャネル領域間に設けられた第１導電型の第３高濃度不純物領域と、前記第１チャネル領域と前記第３高濃度不純物領域および前記第２チャネル領域と前記第３高濃度不純物領域間にそれぞれ位置する第１導電型の第５低濃度不純物領域とを有する。前記第３、第４および第５低濃度領域の不純物濃度は、前記第１および第２低濃度不純物領域よりも高く、前記第３、第４および第５低濃度領域のキャリア濃度は、前記第１および第２低濃度不純物領域よりも低くなっている。
【００１７】
ある好ましい実施形態において、各領域のキャリア濃度は、
第１高濃度不純物領域＝第２高濃度不純物領域＞第３高濃度不純物領域＞第１低濃度不純物領域＝第２低濃度不純物領域＞第３低濃度不純物領域＝第４低濃度不純物領域＝第５低濃度不純物領域
の関係を満たしている。
【００１８】
ある好ましい実施形態において、前記第１および第２チャネル領域、前記第３高濃度不純物領域、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第５低濃度不純物領域は、およそ同じ濃度で前記第２導電型の不純物が選択的にドープされている。
【００１９】
ある好ましい実施形態において、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第５低濃度不純物領域には、前記第２導電型の不純物がドープされており、かつ、前記第１低濃度不純物領域および第２低濃度不純物領域にドープされた不純物と同一の導電型の不純物がドープされている。
【００２０】
ある好ましい実施形態において、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第５低濃度不純物領域のキャリア濃度と前記第１低濃度不純物領域および第２低濃度不純物領域のキャリア濃度の差は、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第５低濃度不純物領域にドープされた第２導電型の不純物によって生じる。
【００２１】
また、本発明の薄膜トランジスタは、半導体層と、半導体層上に形成された少なくとも第１および第２ゲート電極とを備え、前記半導体層は、間隔を開けて設けられ、ソース／ドレイン領域として機能する第１導電型の第１および第２高濃度不純物領域と、前記第１高濃度不純物領域と前記第２高濃度不純物領域との間に位置し、前記第１および第２ゲート電極のそれぞれと対向するように設けられた第２導電型の第１および第２チャネル領域であって、前記１および第２チャネル領域はそれぞれ他方よりも前記第１および第２の高濃度不純物領域に近接している、第１および第２チャネル領域と、前記第１チャネル領域と前記第１高濃度不純物領域との間に位置する第１導電型の第１低濃度不純物領域と、前記第１低濃度不純物領域と前記第１チャネル領域との間に位置する第１導電型の第３低濃度不純物領域と、前記第２チャネル領域と前記第２高濃度不純物領域との間に位置する第１導電型の第２低濃度不純物領域と、前記第２低濃度不純物領域と第２チャネル領域との間に位置する第１導電型の第４低濃度不純物領域と、前記第１および第２チャネル領域間に設けられた第１導電型の第３高濃度不純物領域と、前記第１チャネル領域と前記第３高濃度不純物領域および前記第２チャネル領域と前記第３高濃度不純物領域間にそれぞれ位置する第１導電型の第６低濃度不純物領域と、前記第１チャネル領域と前記第６低濃度不純物領域および前記第２チャネル領域と前記第６低濃度不純物領域間にそれぞれ位置する第１導電型の第７低濃度不純物領域とを有する。前記第３、第４および第７低濃度領域の不純物濃度は、前記第１、第２および第６低濃度不純物領域よりも高く、前記第３、第４および第７低濃度領域のキャリア濃度は、前記第１、第２および第６低濃度不純物領域よりも低くなっている。
【００２２】
ある好ましい実施形態において、各領域のキャリア濃度は、
第１高濃度不純物領域＝第２高濃度不純物領域＝第３高濃度不純物領域＞第１低濃度不純物領域＝第２低濃度不純物領域＝第６低濃度不純物領域＞第３低濃度不純物領域＝第４低濃度不純物領域＝第７低濃度不純物領域
の関係を実質的に満たしている。
【００２３】
ある好ましい実施形態において、前記第１および第２チャネル領域、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第７低濃度不純物領域には、おおよそ同じ濃度を有する第２導電型の不純物が選択的にドープされている。
【００２４】
ある好ましい実施形態において、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第７低濃度不純物領域には、前記第２導電型の不純物がドープされており、かつ、前記第１２低濃度不純物領域、前記第２低濃度不純物領域および前記第６低濃度不純物領域にドープされた不純物と同一の導電型の不純物がドープされている。
【００２５】
ある好ましい実施形態において、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第７低濃度不純物領域のキャリア濃度と前記第１低濃度不純物領域、前記第２低濃度不純物領域および前記第６低濃度不純物領域のキャリア濃度の差は、前記第３低濃度不純物領域、前記第４低濃度不純物領域および前記第７低濃度不純物領域にドープされた第２導電型の不純物によって生じる。
【００２６】
本発明のアクティブマトリクス型液晶表示装置は、上記いずれかに規定される薄膜トランジスタ、前記薄膜トランジスタの第１高濃度不純物領域と電気的に接続される信号配線、前記ゲート電極に電気的に接続されるゲート配線、および前記薄膜トランジスタの第２高濃度不純物領域と電気的に接続される画素電極が形成された基板と、前記画素電極の電位に応じて光学状態を変化させる液晶層とを備える。
【００２７】
本発明の薄膜トランジスタの製造方法は、上記いずれかに規定される薄膜トランジスタの製造方法であって、基板上に前記半導体層を形成する工程と、前記第１、第２高濃度不純物領域および前記第１、第２低濃度不純物領域を覆う第１マスクを前記半導体層上に形成する工程と、前記第１マスクを用い、前記第２導電型の不純物を前記半導体層へ導入する工程と、前記第１、第２チャネル領域を覆う前記第１、第２ゲート電極を形成する工程と、前記第１、第２ゲート電極をマスクとして、前記第１導電型の不純物を前記半導体層へ注入する工程と、前記第１、第２チャネル領域および前記第１、第２、第３、第４、第５低濃度不純物領域を覆う第２のマスクを前記半導体層上に形成する工程と、前記第２のマスクを用い、前記第１導電型の不純物を前記半導体層へ注入する工程とを包含する。
【００２８】
また、本発明の薄膜トランジスタの製造方法は、上記いずれかに規定される薄膜トランジスタの製造方法であって、基板上に前記半導体層を形成する工程と、前記第１、第２、第３高濃度不純物領域および前記第１、第２、第６低濃度不純物領域を覆う第１マスクを前記半導体層上に形成する工程と、前記第１マスクを用い、前記第２導電型の不純物を前記半導体層へ導入する工程と、前記第１、第２チャネル領域を覆う前記第１、第２ゲート電極を形成する工程と、前記第１、第２ゲート電極をマスクとして、前記第１導電型の不純物を前記半導体層へ注入する工程と、前記第１、第２チャネル領域および前記第１、第２、第３、第４、第６、第７低濃度不純物領域を覆う第２のマスクを前記半導体層上に形成する工程と、前記第２のマスクを用い、前記第１導電型の不純物を前記半導体層へ注入する工程とを包含する。
【００２９】
本発明の薄膜トランジスタのリーク電流低減方法は、高濃度不純物領域とチャネル領域とを有する薄膜トランジスタにおいて、前記高濃度不純物領域とチャネル領域との間に、第１導電型の不純物および第２導電型の不純物が導入された半導体層を設けることにより、トランジスタのオフ状態における暗状態のリーク電流および光リーク電流を同時に低減する。
【発明の効果】
【００３０】
本発明の薄膜トランジスタは、チャネル領域と高濃度不純物領域との間にキャリア濃度は相対的に低いが、不純物濃度は相対的に高い半導体領域を備えている。このため、チャネル領域と高濃度不純物領域との間の接合界面において、接合電位が低下することによって暗状態のリーク電流が低減する。また、相対的に不純物濃度を高くすることにより、光によって生成したキャリアの寿命を短くし、光リーク電流を低減させる。このため、本発明によれば、暗状態のリーク電流および光リーク電流の小さいＴＦＴが実現できる。
【発明を実施するための最良の形態】
【００３１】
（第１の実施形態）
図１は、本発明のＴＦＴの第１の実施形態が適用されたアクティブマトリクス型液晶表示装置用のＴＦＴ基板（アクティブマトリクス基板）の１画素領域に対応する部分を示している。画素領域は、画素電極６に信号電圧を供給するための信号配線２と、ゲート電極１８に走査信号を供給するためのゲート配線４とによって囲まれている。
【００３２】
信号配線２とゲート配線４との交差部の近傍には、画素駆動用のスイッチング素子として形成されたマルチゲート型のＴＦＴ１０が設けられている。ＴＦＴ１０のソースは、信号配線２と電気的に接続されている。また、ＴＦＴ１０を構成している一対のゲート電極１８ａおよび１８ｂは、ゲート配線４から延びている。ＴＦＴ１０のドレインは、画素電極６と電気的に接続されている。
【００３３】
図１に示す形態では、ＴＦＴ１０のドレインに接続されたドレイン電極８と、このドレイン電極８に対向するように形成された電極部を有する補助容量配線９とを用いて、図１において斜線で示す領域に補助容量ＣSが形成されている。補助容量は別の形態で形成されていてもよい。また、図１に示す形態では、ＴＦＴ１０のドレインは、ドレイン電極８を介して画素電極６に電気的に接続されているが、ＴＦＴ１０のドレインと画素電極６とが直接接続されていてもよい。
【００３４】
以下、図２を参照しながら、ＴＦＴ１０を説明する。なお、本実施形態においてＴＦＴ１０はｎチャネル型（ｎ型）であるが、本発明はこれに限られず、ｐチャネル型（ｐ型）であってもよい。また、半導体の第１の導電型および第２の導電型をｎ型およびｐ型として説明するが、第１の導電型および第２の導電型は、ｐ型およびｎ型であってもよい。
【００３５】
図２に示すように、ＴＦＴ１０は、石英基板などの絶縁性基板１２上に形成されており、多結晶シリコンなどから形成される半導体層１３と、半導体層１３上にゲート絶縁膜１４を介して形成された第１ゲート電極１８ａおよび第２ゲート電極１８ｂとを備えている。また、半導体層１３は、第１チャネル領域３０、第２チャネル領域３１、第１高濃度不純物領域２１、第２高濃度不純物領域２２および第３高濃度不純物領域２３を含む。
【００３６】
第１チャネル領域３０および第２チャネル領域３１は第１ゲート電極１８ａおよび第２ゲート電極１８ｂに対して自己整合的に半導体層１３内に形成される。このため、第１チャネル領域３０および第２チャネル領域３１は第１ゲート電極１８ａおよび第２ゲート電極１８ｂの下方であって、これらと対向するよう位置している。第１チャネル領域３０および第２チャネル領域３１にはＢなどｐ型不純物がドープされている。
【００３７】
第１高濃度不純物領域２１および第２高濃度不純物領域２２は、第１チャネル領域３０および第２チャネル領域３１を挟むように間隔を開けて設けられおり、第１チャネル領域３０および第２チャネル領域３１はそれぞれ他方よりも第１高濃度不純物領域２１および第２高濃度不純物領域２２に近接している。第１高濃度不純物領域２１および第２高濃度不純物領域２２はそれぞれソース領域およびドレイン領域として機能する。第３高濃度不純物領域２３は第１チャネル領域３０と第２チャネル領域３１との間に設けられている。第１高濃度不純物領域２１、第２高濃度不純物領域２２および第３高濃度不純物領域２３は、それぞれｎ型不純物を高濃度で含んでいるため、ｎ型のキャリア濃度が高くなっている。第１高濃度不純物領域２１および第２高濃度不純物領域２２はＴＦＴのソース領域およびドレイン領域として機能する。
【００３８】
第１チャネル領域３０と第１高濃度不純物領域２１との間および第２チャネル領域３１と第２高濃度不純物領域２２との間にはｎ型の第１低濃度不純物領域２４および第２低濃度不純物領域２５がそれぞれ設けられている。また、第１チャネル領域３０と第１低濃度不純物領域２４との間および第２チャネル領域３１と第２低濃度不純物領域２５との間にはｎ型の第３低濃度不純物領域２６および第４低濃度不純物領域２７がそれぞれ設けられている。
【００３９】
第１低濃度不純物領域２４および第２低濃度不純物領域２５は第１高濃度不純物領域２１および第２高濃度不純物領域２２に比べて低い濃度でｎ型不純物を含んでいるため、ｎ型のキャリア濃度が低くなっている。また、第１高濃度不純物領域２１および第２高濃度不純物領域２２に比べて低い濃度でｎ型不純物を含んでいるため、ｎ型のキャリア濃度が低くなっている。このように高濃度不純物領域は低濃度不純物領域に比べて、不純物濃度およびキャリア濃度が高くなっている。好ましくは、高濃度不純物領域の不純物濃度およびキャリア濃度は低濃度不純物領域の不純物濃度およびキャリア濃度の１００倍程度になっている。
【００４０】
以下において詳述するように、第３低濃度不純物領域２６および第４低濃度不純物領域２７にはｐ型不純物もカウンタードープされている。つまり、第３低濃度不純物領域２６および第４低濃度不純物領域２７はｎ型不純物およびｐ型不純物を含んでいる。このため、第３低濃度不純物領域２６および第４低濃度不純物領域２７のキャリア濃度は、第１低濃度不純物領域２４および第３低濃度不純物領域２６よりも低いが、ｎ型不純物とｐ型不純物とをあわせた不純物濃度は第１低濃度不純物領域２４および第３低濃度不純物領域２６よりも高い。これらの第１低濃度不純物領域２４および第３低濃度不純物領域２６ならびに第２低濃度不純物領域２５および第４低濃度不純物領域２７はそれぞれＬＤＤ構造を形成している。
【００４１】
なお、液晶表示装置におけるＴＦＴでは信号線に印加される電圧の符号はフレームごとに反転されるので、ドレインおよびソースはフレームごとに入れ替わる。このため、第１高濃度不純物領域２１側および第２高濃度不純物領域２２側の両方にＬＤＤ構造を設ける。
【００４２】
第１チャネル領域３０と第３高濃度不純物領域２３および第２チャネル領域３１と第３高濃度不純物領域２３との間にはｎ型の第５低濃度不純物領域２８ａ、２８ｂがそれぞれ設けられている。第５低濃度不純物領域２８ａ、２８ｂもｎ型不純物およびｐ型不純物を含んでいる。このため、第５低濃度不純物領域２８ａ、２８ｂのキャリア濃度は、第１低濃度不純物領域２４および第３低濃度不純物領域２６よりも低いが、第５低濃度不純物領域２８ａ、２８ｂの不純物濃度は第１低濃度不純物領域２４および第３低濃度不純物領域２６よりも高い。
【００４３】
図２に示すように、半導体層１３上にはゲート絶縁膜１４が形成され、さらに層間絶縁膜１４がＴＦＴ１０を覆っている。層間絶縁膜１５にはコンタクトホール１７ａが設けられ、信号配線２が第１高濃度不純物領域２１に接続されている。さらに信号配線２およびＴＦＴ１０を覆うように層間絶縁膜１６が設けられ、層間絶縁膜１５および１６に設けられたコンタクトホール１７ｂを介してドレイン電極８が第２の高濃度不純物領域２２に接続されている。
【００４４】
図３は、半導体層１３の各領域の不純物濃度を示している。図３（ａ）は半導体層１３の断面を示しており、図３（ｂ）〜（ｅ）は、各不純物の濃度を示している。図３（ｂ）および（ｃ）は各領域のｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAを示している。図に示すように、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第５低濃度不純物領域２８ａ、２８ｂと第３高濃度不純物２３とには、ｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAの両方がドーピングされている。つまり、これらの領域において、カウンタードーピングが行われている。
【００４５】
図３（ｄ）はｎ型不純物濃度ＮDとｐ型不純物濃度ＮAとの差を絶対値で示しており、各領域のキャリア濃度をおおよそ示している。図に示すように、各領域のキャリア濃度は好ましくは以下の不等式で示す関係を満たしている。
第１高濃度不純物領域＝第２高濃度不純物領域＞第３高濃度不純物領域＞
第１低濃度不純物領域＝第２低濃度不純物領域＞第３低濃度不純物領域＝
第４低濃度不純物領域＝第５低濃度不純物領域
【００４６】
上述したように、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第５低濃度不純物領域２８ａ、２８ｂと第３高濃度不純物２３とには、ｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAの両方がドーピングされているため、これらの領域においてｎ型不純物によって生じたキャリアの一部がｐ型不純物によって生じたキャリアによって消滅し、おおよそＮD−ＮAの絶対値で表されるキャリア濃度になっている。このため、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第５低濃度不純物領域２８ａ、２８ｂのキャリア濃度は、第１低濃度不純物領域および第２低濃度不純物領域のキャリア濃度よりも低くなっている。また、第３高濃度不純物２３のキャリア濃度は、第１高濃度不純物領域２１および第２高濃度不純物領域２２のキャリア濃度よりも低くなっている。
【００４７】
図３（ｅ）はｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAの和を示しており、各領域の合計の不純物濃度をおおよそ示している。図に示すように、各領域の不純物濃度は好ましくは以下の不等式で示す関係を満たしている。
第１高濃度不純物領域＝第２高濃度不純物領域＞第３高濃度不純物領域＞
第１低濃度不純物領域＝第２低濃度不純物領域＞第３低濃度不純物領域＝
第４低濃度不純物領域＝第５低濃度不純物領域
【００４８】
第３低濃度不純物領域２６、第４低濃度不純物領域２７および第５低濃度不純物領域２８ａ、２８ｂと第３高濃度不純物２３とには、ｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAの両方がドーピングされているため、不純物濃度はこれらの和となる。このため、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第５低濃度不純物領域２８ａ、２８ｂの不純物濃度は、第１低濃度不純物領域２４および第２低濃度不純物領域２５の不純物濃度よりも高くなっている。また、第３高濃度不純物２３の不純物濃度は、第１高濃度不純物領域および第２高濃度不純物領域の不純物濃度よりも高くなっている。
【００４９】
このようなキャリア濃度プロファイルおよび不純物濃度プロファイルは、ｐ型不純物であるＢ+、ＢＦ2+などをドーズ量ｄaで注入を行う注入Ａ、ｎ型不純物であるＰ+、Ａｓ+などをドーズ量ｄbで注入を行う注入Ｂ、およびｎ型不純物であるＰ+、Ａｓ+などをドーズ量ｄcで注入を行う注入Ｃとし、ｄc＞ｄb＞ｄaを満たすように各領域に対して以下の表１に示すイオン注入を行うことによって実現できる。
【００５０】
【表１】
2005064123.tif 000005
【００５１】
ＴＦＴ１０において、第１チャネル領域３０および第２チャネル領域３１に隣接する第３低濃度不純物領域２６、第４低濃度不純物領域２７および第５低濃度不純物領域２８ａ、２８ｂのキャリア濃度は、第１高濃度不純物領域２１および第２高濃度不純物領域２２より低い。このため、第１チャネル領域３０および第２チャネル領域３１とこれらに隣接する半導体層との接合界面における電圧（式２におけるＥin）を低下させ、暗状態のリーク電流を低減することができる。
【００５２】
また、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第５低濃度不純物領域２８ａ、２８ｂのキャリア濃度はカウンタードーピングにより実現されているので、これらの領域はそれぞれのキャリア濃度よりも高い濃度で不純物を含んでいる。このため、光の照射によって生成したキャリアが不純物と遭遇して消滅しやすくなり、キャリアのライフタイムが短くなる。その結果、光リーク電流を低減することもできる。
【００５３】
詳細な検討によれば、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第５低濃度不純物領域２８ａ、２８ｂのキャリア濃度をＣcｃｍ-3とし、不純物濃度をＣiｃｍ-3としてとき、ＣcおよびＣiはＣc/Ｃi≦０．８を満たすことが好ましく、０．２≦Ｃc/Ｃi≦０．６を満たすことがより好ましい。これにより、上述した２つのリーク電流を同時にかつより効率的に低減することができる。
【００５４】
また、ＴＦＴ１０では、第１高濃度不純物領域２１と第１チャネル領域３０との間に、異なるキャリア濃度を有する第１低濃度不純物領域２４および第３低濃度不純物領域２６が設けられている。これらの領域のキャリア濃度は、
第１高濃度不純物領域＞第１低濃度不純物領域＞第３低濃度不純物領域
を満たすため、第１チャネル領域３０と第１高濃度不純物領域２１との間において、よりゆるやかなキャリア濃度分布が実現される。これにより、第１高濃度不純物領域２１端での電界集中が小さくなり、リーク電流を低減することができる。第２高濃度不純物領域２２端でも同様の効果が得られる。
【００５５】
以下、ＴＦＴ１０を有するアクティブマトリクス型液晶表示装置用ＴＦＴ基板の製造工程の実施例を説明する。
【００５６】
まず、図４に示すように、石英などを用いて形成される絶縁性基板１２上に、ＬＰＣＶＤ法（減圧ＣＶＤ法）でａ−Ｓｉ（非晶質シリコン）薄膜を約４５ｎｍの厚さで形成する。ａ−Ｓｉ薄膜を形成するための原料ガスとしては、例えば、Ｓｉ2Ｈ6を用いることができる。なお、ａ−Ｓｉ薄膜は、プラズマＣＶＤ法を用いて１５０〜２５０℃程度の温度で形成してもよい。
【００５７】
形成されたａ−Ｓｉ薄膜を、窒素雰囲気中で、６００℃程度の温度で２４時間程度アニールすることによって、大粒径化された多結晶シリコン（Ｐｏｌｙ−Ｓｉ）薄膜を形成する。
【００５８】
なお、上述のような方法とは異なり、基板１２上に、ＬＰＣＶＤ法を用いてＰｏｌｙ−Ｓｉ薄膜を成膜してもよい。この場合、必要に応じて、さらにＳｉイオンをイオン注入していったん非晶質化させ、次に６００℃程度の炉アニールでＰｏｌｙ−Ｓｉ薄膜を大粒径化してもよい。また、このようにして形成されたＰｏｌｙ−Ｓｉ薄膜に対して、さらにレーザーアニールを行ない、結晶性を改善させてもよい。次に、Ｐｏｌｙ−Ｓｉ薄膜をパターニングし、各画素に対応して設けられる素子形成領域に選択的に残す。これによってＴＦＴの半導体層１３が形成される。なお、半導体層１３を形成する材料はＰｏｌｙ−Ｓｉに限られない。
【００５９】
次に、図５に示すように、半導体層１３の端部寄りの領域を選択的に覆うように形成されたフォトレジスト４２をマスクとして、Ｂ+イオンを１×１０12〜１×１０13ｃｍ-2程度のドーズ量で半導体層１３の領域Ｒ１に注入する（イオン注入Ａ）。フォトレジスト４２に覆われた領域は、後に第１および第２高濃度不純物領域２１、２２および第１および第２低濃度不純物領域２４、２５となる。このように、本実施形態では、半導体層１３において、ＴＦＴの第１および第２チャネル領域を含むように選択された所定の領域のみにｐ型不純物をドープする。なお、Ｂ+イオンに代えてＢＦ2+イオンを用いても良い。
【００６０】
次に、図６に示すように、ＬＰＣＶＤ法により、半導体層１３の全体を覆うように、ＨＴＯ（High Temperature Oxide）を約８０ｎｍの厚みで堆積し、ゲート絶縁膜１４を形成する。なお、半導体層１３の表面部を酸化することによってゲート絶縁膜１４を形成してもよい。
【００６１】
次に、図７に示すように、上記Ｂ+イオンを注入した領域Ｒ１の上方に、互いに間隔を開けて設けられた一対の第１ゲート電極１８ａおよび第２ゲート電極１８ｂを形成する。第１ゲート電極１８ａおよび第２ゲート電極１８ｂのそれぞれは、ｐ型不純物がドープされた領域Ｒ１を覆うように形成される。ゲート電極１８ａおよび１８ｂは、図において紙面と略垂直な方向に延びており、好適には、半導体層１３を横切っている。
【００６２】
この第１ゲート電極１８ａおよび第２ゲート電極１８ｂは、たとえば、ゲート酸化膜１６上にＬＰＣＶＤ法でＰｏｌｙ−Ｓｉ薄膜を４００ｎｍの厚みで成膜した後、ＰＯＣｌ3ガスからリンをドーピングすることによって低抵抗Ｐｏｌｙ−Ｓｉ薄膜を形成し、このよう形成した導電膜をパターニングすることによって形成される。なお、この導電膜をパターニングする工程において、図１に示したゲート配線および補助容量配線も、第１ゲート電極１８ａおよび第２ゲート電極１８ｂと同時に形成されてよい。
【００６３】
ｐ型不純物がドープされた領域のうち、第１ゲート電極１８ａおよび第２ゲート電極１８ｂによって覆われる領域がＴＦＴ１０の第１および第２チャネル領域となる。各チャネル領域におけるチャネル長Ｌは、各ゲート電極のサイズによって決まる。チャネル長Ｌは、たとえば約１．５μｍに設定される。なお、チャネル幅Ｗは、たとえば約１μｍに設定される。
【００６４】
次に、図８に示すように、第１ゲート電極１８ａおよび第２ゲート電極１８ｂをマスクとしてＰ+イオンを５×１０13〜５×１０13ｃｍ-2程度のドーズ量で注入する（イオン注入Ｂ）。Ｐ+イオンに代えてＡｓ+イオンをドープしてもよい。半導体層１３には、第１ゲート電極１８ａおよび第２ゲート電極１８ｂの下方の領域を除き、ｎ型不純物がドープされた領域が第１ゲート電極１８ａおよび第２ゲート電極１８ｂに対して自己整合的に形成される。
【００６５】
次に、図９に示すように、第１ゲート電極１８ａ、第２ゲート電極１８ｂ、第１および第２チャネル領域および第１〜第５低濃度不純物領域２４，２５，２６，２７，２８ａ。２８ｂを覆うレジスト４４を形成する。このレジスト４４をマスクとして、Ｐ+イオンを５×１０14〜５×１０15ｃｍ-2のドーズ量で注入し（イオン注入Ｃ）、第１〜第３高濃度不純物領域２１、２２、２３を形成する。Ｐ+イオンに代えてＡｓ+イオンをドープしてもよい。
【００６６】
レジスト４４を剥離した後、図２に示すように、常圧ＣＶＤ法により、厚さ１００ｎｍのＮＳＧおよび厚さ６００ｎｍのＢＰＳＧを堆積する。これらは図２に示す層間絶縁膜１５となる。窒素雰囲気中９５０℃の温度で３０分程度保持し熱処理を行い、注入した不純物の活性化を行う。コンタクトホール１７ａを形成し、厚さ６００ｎｍ程度のＡｌＳｉなどの導電性膜を形成する。この導電性膜をパターニングし、信号配線２を形成する。
【００６７】
さらにプラズマＣＶＤ法などにより、厚さ７００ｎｍ程度のＳｉＯ膜を堆積し、層間絶縁膜１６とする。コンタクトホール１７ｂを形成し、厚さ６００ｎｍ程度のＡｌＳｉなどの導電性膜を形成する。この導電性膜をパターニングし、ドレイン電極８を形成する。その後、ドレイン電極８に接続されたＩＴＯからなる画素電極を形成する。
【００６８】
本実施形態では、ｎチャネル型ＴＦＴを説明したが、本発明のＴＦＴは、ｐチャネル型ＴＦＴであってもよい。ｐチャネル型ＴＦＴの場合は、注入Ａにおいて注入するイオンをＰ+またはＡｓ+にし、注入Ｂおよび注入Ｃにおいて注入するイオンをＢ+またはＢＦ2+にすればよい。
【００６９】
また、本実施形態では、２つのゲート電極を備えたＴＦＴを説明したが、ＴＦＴは、３つ以上のゲート電極を備えていてもよい。図１１は、３つのゲート電極を備えたＴＦＴ１０’の断面構造を模式的に示している。図１１において、図２のＴＦＴ１０と同じ構成要素には同じ参照番号を付している。ＴＦＴ１０’は、第１ゲート電極１８ａおよび第２ゲート電極１８ｂに加えて、第３ゲート電極１８ｃを備える。
【００７０】
半導体層１３において、第３ゲート電極１８ｃの下方には第３チャネル領域５１が設けられている。また、第３チャネル領域５１の両側には第５低濃度不純物領域２８ｃ、２８ｄが設けられている。第５低濃度不純物領域２８ａと第５低濃度不純物領域２８ｃとの間および第５低濃度不純物領域２８ｂと第５低濃度不純物領域２８ｄとの間には第３高濃度不純物領域２３、２３’が設けられている。第５低濃度不純物領域２８および第５低濃度不純物領域２８ｄは、第５低濃度不純物領域２８ａと同様、ｎ型不純物およびｐ型不純物を含んでおり、第５低濃度不純物領域２８ａと同じキャリア濃度および不純物濃度を有している。つまり、キャリア濃度は低いが、不純物濃度が高くなっている。
【００７１】
図１１に示すように、ＴＦＴ１０’においても第１チャネル領域３０は第３低濃度不純物領域２６および第５低濃度不純物領域２８ａに接している。また、第２チャネル領域３１は第４低濃度不純物領域２７および第５低濃度不純物領域２８ｂに接している。したがって上述のＴＦＴ１０と同様の効果が得られる。また、第３チャネル領域５１は第５低濃度不純物領域２８ｃおよび第５低濃度不純物領域２８ｃと接している。このため、暗状態のリーク電流および光リーク電流を効果的に低減することができる。
【００７２】
図１０は、上記ＴＦＴ１０を備えるＴＦＴ基板１００ａを用いて構成されたアクティブマトリクス型液晶表示装置（ＬＣＤ）１００を示す。ＴＦＴ１０をアクティブマトリクス型液晶表示装置に用いることにより、液晶表示装置の表示品位を向上させることが可能となる。ＬＣＤ１００は、ＴＦＴ基板１００ａと、対向基板１００ｂと、ＴＦＴ基板１００ａと対向基板１００ｂとの間に挟持された液晶層１００ｃとを有している。なお、対向基板１００ｂは、絶縁基板と、絶縁基板上に形成された対向電極（共通電極）とを有している。特にＬＣＤ１００が透過型である場合に、暗状態のリーク電流および光リーク電流を効果的に低減し、優れた効果を発揮する。
【００７３】
一般的なＴＮモードの液晶表示装置の場合、ＴＦＴ基板１００ａおよび対向基板１００ｂの液晶層１００ｃ側の表面に配向膜（不図示）が設けられ、ＴＦＴ基板１００ａおよび対向基板１００ｂのそれぞれの外側に偏光板（不図示）が設けられる。表示モードによっては、配向膜や偏光板を省略することができる。また、カラー表示を行なうために、対向基板１００ｂにカラーフィルタ（不図示）が設けられていてもよい。
【００７４】
（第２の実施形態）
図１２は、第２の実施形態によるＴＦＴ２０の断面構造を模式的に示している。
図１２において第１の実施形態と同じ構成要素には同じ参照符号を付している。第１の実施形態と同様、ＴＦＴ２０は２つのゲート電極を有するマルチゲート構造を備えており、ＴＦＴ２０の半導体層１３が、第３高濃度不純物領域２３の両側に第６および第７低濃度不純物領域を有している点で第１の実施形態とは異なっている。
【００７５】
具体的には、ＴＦＴ２０の半導体層１３には第１高濃度不純物領域２１、第２高濃度不純物領域２２および第３高濃度不純物領域２３ならびに第１チャネル領域３０および第２位チャネル領域３１を含む。また、第１高濃度不純物領域２１と第１チャネル領域３０との間に第１低濃度不純物領域２４および第３低濃度不純物領域２６が形成されている。同様に、第２高濃度不純物領域２２と第２チャネル領域３１との間に第２低濃度不純物領域２５および第４低濃度不純物領域２７が形成されている。これらの構造は第１の実施形態とおなじである。
【００７６】
図１２に示すように、第１チャネル領域３０と第３高濃度不純物領域２３との間および第２チャネル領域３１と第３高濃度不純物領域２３との間にはそれぞれ第１導電型の第６低濃度不純物領域６２ａ、６２ｂがそれぞれ設けられている。また、第１チャネル領域３０と第６低濃度不純物領域６２ａとの間および第２チャネル領域３１と第６低濃度不純物領域６２ｂとの間にはそれぞれ第１導電型の第７低濃度不純物領域６１ａ、６１ｂが設けられている。
【００７７】
第６低濃度不純物領域６２ａ、６２ｂは第１低濃度不純物領域２４および第２低濃度不純物領域２５と実質的に等しいキャリア濃度および不純物濃度を有している。また、第７低濃度不純物領域６３ａ、６３ｂは、第３低濃度不純物領域２６および第４低濃度不純物領域２７と実質的に等しいキャリア濃度および不純物濃度を有している。具体的には第７低濃度不純物領域６３ａ、６３ｂはｎ型不純物およびｐ型不純物を含んでおり、カウンタードープのために、第７低濃度不純物領域６３ａ、６３ｂにドーピングされた不純物濃度に比べてキャリア濃度が低くなっている。
【００７８】
このため、ＴＦＴ２０の半導体層１３において、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６３ａ、６３ｂのキャリア濃度は、第１低濃度不純物領域２４、第３低濃度不純物領域２６および第６低濃度不純物領域６２ａ、６２ｂよりも低いが、ｎ型不純物とｐ型不純物とをあわせた不純物濃度は、第１低濃度不純物領域２４、第３低濃度不純物領域２６および第６低濃度不純物領域６２ａ、６２ｂよりも高くなっている。第６低濃度不純物領域６２ａおよび第７低濃度不純物領域６３ａならびに第６低濃度不純物領域６２ｂおよび第７低濃度不純物領域６３ｂはそれぞれＬＤＤ構造を形成している。
【００７９】
図１３は、半導体層１３の各領域の不純物濃度を示している。図１３（ａ）は半導体層１３の断面を示しており、図１３（ｂ）〜（ｅ）は、各不純物の濃度を示している。図１３（ｂ）および（ｃ）は各領域のｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAを示している。図に示すように、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６１ａ、６１ｂには、ｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAの両方がドーピングされている。
【００８０】
図１３（ｄ）はｎ型不純物濃度ＮDとｐ型不純物濃度ＮAとの差を絶対値で示しており、各領域のキャリア濃度をおおよそ示している。図に示すように、各領域のキャリア濃度は好ましくは以下の不等式で示す関係を満たしている。
第１高濃度不純物領域＝第２高濃度不純物領域＝第３高濃度不純物領域＞
第１低濃度不純物領域＝第２低濃度不純物領域＝第６低濃度不純物領域＞
第３低濃度不純物領域＝第４低濃度不純物領域＝第７低濃度不純物領域
【００８１】
上述したように、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６１ａ、６１ｂには、ｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAの両方がドーピングされているため、これらの領域においてｎ型不純物によって生じたキャリアの一部がｐ型不純物によって生じたキャリアによって消滅し、おおよそＮD−ＮAで表されるキャリア濃度になっている。このため、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６１ａ、６１ｂのキャリア濃度は、第１低濃度不純物領域２４、第２低濃度不純物領域２５および第６低濃度不純物領域６２ａ、６２ｂのキャリア濃度よりも低くなっている。
【００８２】
図１３（ｅ）はｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAの和を示しており、各領域の合計の不純物濃度をおおよそ示している。図に示すように、各領域の不純物濃度は好ましくは以下の不等式で示す関係を満たしている。
第１高濃度不純物領域＝第２高濃度不純物領域＝第３高濃度不純物領域＞
第３低濃度不純物領域＝第４低濃度不純物領域＝第７低濃度不純物領域＞
第１低濃度不純物領域＝第２低濃度不純物領域＝第６低濃度不純物領域
【００８３】
第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６１ａ、６２ｂには、ｎ型不純物濃度ＮDおよびｐ型不純物濃度ＮAの両方がドーピングされているため、不純物濃度はこれらの和となる。このため、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６１ａ、６２ｂの不純物濃度は、第１低濃度不純物領域２４、第２低濃度不純物領域２５およびだい６低濃度不純物領域６２ａ、６２ｂの不純物濃度よりも高くなっている。
【００８４】
このようなキャリア濃度プロファイルおよび不純物濃度プロファイルは、ｐ型不純物であるＢ+、ＢＦ2+などをドーズ量ｄaで注入を行う注入Ａ、ｎ型不純物であるＰ+、Ａｓ+などをドーズ量ｄbで注入を行う注入Ｂ、およびｎ型不純物であるＰ+、Ａｓ+などをドーズ量ｄcで注入を行う注入Ｃとし、ｄc＞ｄb＞ｄaを満たすように各領域に対して以下の表２に示すイオン注入を行うことによって実現できる。
【００８５】
【表２】
2005064123.tif 000006
【００８６】
ＴＦＴ２０において、第１チャネル領域３０および第２チャネル領域３１に隣接する第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６１ａ、６１ｂのキャリア濃度は、第１高濃度不純物領域２１および第２高濃度不純物領域２２より低い。このため、第１チャネル領域３０および第２チャネル領域３１との接合界面における電圧（式２におけるＥin）を低下させ、暗状態のリーク電流を低減することができる。
【００８７】
また、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６１ａ、６１ｂのキャリア濃度はカウンタードーピングにより実現されているので、これらの領域はそれぞれのキャリア濃度よりも高い濃度で不純物を含んでいる。このため、光の照射によって生じたキャリアが不純物と遭遇して消滅しやすくなり、キャリアのライフタイムが短くなる。その結果、光リーク電流を低減することもできる。
【００８８】
第１の実施形態と同様、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６１ａ、６１ｂのキャリア濃度をＣcとし、不純物濃度をＣiとしてとき、ＣcおよびＣiはＣc/Ｃi≦０．８を満たすことが好ましく、０．２≦Ｃc/Ｃi≦０．６を満たすことがより好ましい。これにより、上述した２つのリーク電流を同時にかつより効率的に低減することができる。
【００８９】
また、ＴＦＴ２０では、第１高濃度不純物領域２１と第１チャネル領域３０との間ならびに第３高濃度不純物領域２３と第１チャネル領域３０との間に、異なるキャリア濃度を有する第１低濃度不純物領域２４および第３低濃度不純物領域２６ならびに第６低濃度不純物領域６２ａおよび第７低濃度不純物領域６１ａが設けられている。これらの領域のキャリア濃度は
第１高濃度不純物領域＞第１低濃度不純物領域＞第３低濃度不純物領域
第３高濃度不純物領域＞第６低濃度不純物領域＞第７低濃度不純物領域
を満たしている。このため、第１チャネル領域３０を挟む両側の高濃度不純物領域に対してゆるやかなキャリア濃度分布が実現され、第１高濃度不純物領域がドレインとなる場合および第３高濃度不純物領域がドレインとなる場合のいずれであってもこれらの領域端での電界集中が小さくなり、リーク電流を低減することができる。第２高濃度不純物領域２２端でも同様の効果が得られる。
【００９０】
ＴＦＴ２０は、第１の実施形態で用いたＴＦＴ１０の製造方法において、不純物を注入する注入Ａおよび注入Ｃに用いるフォトレジストのパターンを変更することによって、第１の実施形態と同様の手順で作製することができる。以下、ＴＦＴ１０を有するアクティブマトリクス型液晶表示装置用ＴＦＴ基板の製造工程の実施例を説明する。以下の説明において示していない詳細な条件等は第１の実施形態で用いた条件と同じである。
【００９１】
まず、図１４に示すように、絶縁性基板１２上に、ＬＰＣＶＤ法でａ−Ｓｉ薄膜を約４５ｎｍの厚さで形成する。形成されたａ−Ｓｉ薄膜を窒素雰囲気中、６００℃程度の温度で２４時間程度アニールすることによって、大粒径化されたＰｏｌｙ−Ｓｉ薄膜を形成する。その後、Ｐｏｌｙ−Ｓｉ薄膜をパターニングし、各画素に対応して設けられる素子形成領域に選択的に残す。これによってＴＦＴの半導体層１３が形成される。
【００９２】
次に、図１５に示すように、半導体層１３の端部寄りの領域および中央部分を選択的に覆うように形成されたフォトレジスト４２をマスクとして、Ｂ+イオンを１×１０12〜１×１０13ｃｍ-2程度のドーズ量で半導体層１３の領域Ｒ１’に注入する（イオン注入Ａ）。フォトレジスト４２に覆われた領域は、後に第１、第２、第３高濃度不純物領域２１、２２、２３および第１、第２、第６低濃度不純物領域２４、２５，６２ａ、６２ｂとなる。
【００９３】
次に、図１６に示すように、ＬＰＣＶＤ法により、半導体層１３の全体を覆うように、ＨＴＯ（High Temperature Oxide）を約８０ｎｍの厚みで堆積し、ゲート絶縁膜１４を形成する。なお、半導体層１３の表面部を酸化することによってゲート絶縁膜１４を形成してもよい。
【００９４】
次に、図１７に示すように、上記Ｂ+イオンを注入した領域Ｒ１’の上方に、互いに間隔を開けて設けられた一対の第１ゲート電極１８ａおよび第２ゲート電極１８ｂを形成する。第１ゲート電極１８ａおよび第２ゲート電極１８ｂのそれぞれは、ｐ型不純物がドープされた領域Ｒ１の一部を覆うように形成される。ｐ型不純物がドープされた領域のうち、第１ゲート電極１８ａおよび第２ゲート電極１８ｂによって覆われる領域がＴＦＴ２０の第１および第２チャネル領域となる。
【００９５】
次に、図１８に示すように、第１ゲート電極１８ａおよび第２ゲート電極１８ｂをマスクとしてＰ+イオンを５×１０13〜５×１０13ｃｍ-2程度のドーズ量で注入する（イオン注入Ｂ）。半導体層１３には、第１ゲート電極１８ａおよび第２ゲート電極１８ｂの下方の領域を除き、ｎ型不純物がドープされた領域が第１ゲート電極１８ａおよび第２ゲート電極１８ｂに対して自己整合的に形成される。これにより、第３低濃度不純物領域２６、第４低濃度不純物領域２７および第７低濃度不純物領域６１ａ、６１ｂが形成される。
【００９６】
次に、図１９に示すように、第１ゲート電極１８ａ、第２ゲート電極１８ｂ、第１および第２チャネル領域および第１、第２、第３、第４、第６および第７低濃度不純物領域２４、２５、２６、２７、６１ａ、６１ｂ、６２ａ、６２ｂを覆うレジスト４４を形成する。このレジスト４４をマスクとして、Ｐ+イオンを５×１０14〜５×１０15ｃｍ-2のドーズ量で注入し（イオン注入Ｃ）、第１〜第３高濃度不純物領域２１、２２、２３を形成する。
【００９７】
レジスト４４’を剥離した後、常圧ＣＶＤ法により、厚さ１００ｎｍのＮＳＧおよび厚さ６００ｎｍのＢＰＳＧを堆積する。これらは図１２に示す層間絶縁膜１５となる。窒素雰囲気中９５０℃の温度で３０分程度保持し熱処理を行い注入した不純物の活性化を行う。コンタクトホール１７ａを形成し、厚さ６００ｎｍ程度のＡｌＳｉなどの導電性膜を形成する。この導電性膜をパターニングし、信号配線２を形成する。
【００９８】
さらにプラズマＣＶＤ法などにより、厚さ７００ｎｍ程度のＳｉＯ膜を堆積し、層間絶縁膜１６とする。コンタクトホール１７ｂを形成し、厚さ６００ｎｍ程度のＡｌＳｉなどの導電性膜を形成する。この導電性膜をパターニングし、ドレイン電極８を形成する。その後、ドレイン電極８に接続されたＩＴＯからなる画素電極を形成する。
【００９９】
本実施形態では、ｎチャネル型ＴＦＴを説明したが、本発明のＴＦＴは、ｐチャネル型ＴＦＴであってもよい。ｐチャネル型ＴＦＴの場合は、注入Ａにおいて注入するイオンをＰ+またはＡｓ+にし、注入Ｂおよび注入Ｃにおいて注入するイオンをＢ+またはＢＦ2+にすればよい。
【０１００】
また、本実施形態では、２つのゲート電極を備えたＴＦＴを説明したが、ＴＦＴは、３つ以上のゲート電極を備えていてもよい。図２０は、３つのゲート電極を備えたＴＦＴ２０’の断面構造を模式的に示している。図２０において、図１２のＴＦＴ２０と同じ構成要素には同じ参照番号を付している。ＴＦＴ２０’は、第１ゲート電極１８ａおよび第２ゲート電極１８ｂに加えて、第３ゲート電極１８ｃを備える。
【０１０１】
半導体層１３において、第３ゲート電極１８ｃの下方には第３チャネル領域５１が設けられている。また、第１チャネル領域３０と第３チャネル領域５１との間および第２チャネル領域３１と第３チャネル領域５１との間にはそれぞれ第３高濃度不純物領域２３、２３’が設けられている。
【０１０２】
第１チャネル領域３０と第３高濃度不純物領域２３との間および第３チャネル領域３０と第３高濃度不純物領域２３’との間にはそれぞれ第１導電型の第７低濃度不純物領域６１ｃ、６１ｄそれぞれ設けられている。また、第１チャネル領域３０と第７低濃度不純物領域６１ｃとの間および第１チャネル領域３０と第７低濃度不純物領域６１ｄとの間にはそれぞれ第１導電型の第６低濃度不純物領域６２ｃ、６２ｄが設けられている。
【０１０３】
第６低濃度不純物領域６２ｃ、６２ｄおよび第７低濃度不純物領域６１ｃ、６１ｄのキャリア濃度および不純物濃度は、第６低濃度不純物領域６２ａ、６２ｂおよび第７低濃度不純物領域６１ａ、６１ｂのキャリア濃度および不純物濃度とおなじである。このため、ＴＦＴ２０’において、第３チャネル領域３０と第７低濃度不純物領域６１ｃ、６１ｄとの接合界面における暗状態のリーク電流および光リーク電流を低減することができる。
【０１０４】
なお上記実施形態では、液晶表示装置を例示したが、液晶表示装置以外の、有機ＥＬあるいは無機ＥＬ表示装置などにも本発明のＴＦＴを好適に採用することができる。
【産業上の利用可能性】
【０１０５】
本発明によれば、暗状態のリーク電流および光リーク電流の小さいＴＦＴが実現できる。このため、表示品位の高いアクティブマトリクス表示装置や高精細な密着型イメージセンサーが実現する。特に半導体層に多結晶シリコンを用いたアクティブマトリクス表示装置や駆動回路が絶縁基板上に形成されたアクティブマトリクス表示装置に好適に用いることができる。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１の実施形態によるＴＦＴが設けられたアクティブマトリクス基板を示す模式的平面図である。
【図２】第１の実施形態によるＴＦＴの模式的断面図である。
【図３】図２に示すＴＦＴの半導体層のキャリア濃度および不純物濃度を説明するための図であって、（ａ）は半導体層の断面を示し、（ｂ）および（ｃ）はｎ型不純物およびｐ型不純物の濃度プロファイルを示している。（ｄ）および（ｅ）は近似的にキャリア濃度プロファイルおよび不純物濃度プロファイルを示している。
【図４】図２に示すＴＦＴの製造工程を説明する断面図である。
【図５】図２に示すＴＦＴの製造工程を説明する他の断面図である。
【図６】図２に示すＴＦＴの製造工程を説明する他の断面図である。
【図７】図２に示すＴＦＴの製造工程を説明する他の断面図である。
【図８】図２に示すＴＦＴの製造工程を説明する他の断面図である。
【図９】図２に示すＴＦＴの製造工程を説明する他の断面図である。
【図１０】本発明によるアクティブマトリクス型液晶表示装置を模式的に示す断面図である。
【図１１】第１の実施形態によるＴＦＴの変形例を示す模式的断面図である。
【図１２】第２の実施形態によるＴＦＴの模式的断面図である。
【図１３】図１２に示すＴＦＴの半導体層のキャリア濃度および不純物濃度を説明するための図であって、（ａ）は半導体層の断面を示し、（ｂ）および（ｃ）はｎ型不純物およびｐ型不純物の濃度プロファイルを示している。（ｄ）および（ｅ）は近似的にキャリア濃度プロファイルおよび不純物濃度プロファイルを示している。
【図１４】図１２に示すＴＦＴの製造工程を説明する断面図である。
【図１５】図１２に示すＴＦＴの製造工程を説明する他の断面図である。
【図１６】図１２に示すＴＦＴの製造工程を説明する他の断面図である。
【図１７】図１２に示すＴＦＴの製造工程を説明する他の断面図である。
【図１８】図１２に示すＴＦＴの製造工程を説明する他の断面図である。
【図１９】図１２に示すＴＦＴの製造工程を説明する他の断面図である。
【図２０】第２の実施形態によるＴＦＴの変形例を示す模式的断面図である。
【図２１】ドレイン／チャネル界面で生じるリーク電流を説明する模式図である。
【図２２】従来のＬＤＤ構造を有するマルチゲートＴＦＴの構造を示す模式図である。
【符号の説明】
【０１０７】
１０、１０’、２０、２０’  ＴＦＴ
１２  絶縁性基板
１３  半導体層
１４  ゲート絶縁膜
１８ａ  第１ゲート電極
１８ｂ  第２ゲート電極
１８ｃ  第３ゲート電極
２１  第１高濃度不純物領域
２２  第２高濃度不純物領域
２３、２３’  第３高濃度不純物領域
２４  第１低濃度不純物領域
２５  第２低濃度不純物領域
２６  第３低濃度不純物領域
２７  第４低濃度不純物領域
２８ａ、２８ｂ  第５低濃度不純物領域
６１ａ、６１ｂ、６１ｃ、６１ｄ  第７低濃度不純物領域
６２ａ、６２ｂ、６２ｃ、６２ｄ  第６低濃度不純物領域
【図１】
2005064123.tif 000007
【図２】
2005064123.tif 000008
【図３】
2005064123.tif 000009
【図４】
2005064123.tif 000010
【図５】
2005064123.tif 000011
【図６】
2005064123.tif 000012
【図７】
2005064123.tif 000013
【図８】
2005064123.tif 000014
【図９】
2005064123.tif 000015
【図１０】
2005064123.tif 000016
【図１１】
2005064123.tif 000017
【図１２】
2005064123.tif 000018
【図１３】
2005064123.tif 000019
【図１４】
2005064123.tif 000020
【図１５】
2005064123.tif 000021
【図１６】
2005064123.tif 000022
【図１７】
2005064123.tif 000023
【図１８】
2005064123.tif 000024
【図１９】
2005064123.tif 000025
【図２０】
2005064123.tif 000026
【図２１】
2005064123.tif 000027
【図２２】
2005064123.tif 000028