(57)【要約】      （修正有）【課題】半導体装置の長期実装信頼性向上を図る。【解決手段】互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の電極パッド７ｂ（８ｂ、９ｂ）と、前記裏面に設けられた絶縁膜１１とを有する配線基板２と、前記配線基板２の主面に実装された半導体チップ１５とを有する半導体装置１であって、前記複数の電極パッド７ｂ（８ｂ、９ｂ）は、前記絶縁膜１１に設けられた第１の開口部１１ａから露出し、かつ前記第１の開口部１１ａよりも外形サイズが小さい第１の電極パッド８ｂと、前記絶縁膜１１に設けられた第２の開口部１１ｂから露出し、かつ周縁が前記絶縁膜１１で覆われた第２の電極パッド７ｂ（９ｂ）とを含み、前記第２の電極パッド７ｂ（９ｂ）は、少なくとも前記半導体チップ１５から最も遠い位置に配置されている。【選択図】図４
2005252074.tif 000002
【特許請求の範囲】
【請求項１】
互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の電極パッドと、前記裏面に設けられた絶縁膜とを有する配線基板と、
前記配線基板の主面に実装された半導体チップとを有し、
前記複数の電極パッドは、前記絶縁膜に設けられた第１の開口部から露出し、かつ前記第１の開口部よりも外形サイズが小さい第１の電極パッドと、前記絶縁膜に設けられた第２の開口部から露出し、かつ周縁が前記絶縁膜で覆われた第２の電極パッドとを含み、
前記配線基板は、平面が方形状で形成され、
前記配線基板上において、前記複数の電極パッドは行列状に配置され、
前記複数の電極パッドにおいて、前記第２の電極パッドは、最外周列の一部に配置されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２の電極パッドは、前記配線基板の角部に配置されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記第２の電極パッドは、前記半導体チップから最も遠い位置に配置されていることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記配線基板は、一端部側が前記絶縁膜で覆われ、前記一端部側と反対側の他端部側が前記第１の開口部から露出する配線部分、及び前記配線部分の他端部側に連なり、前記配線部分よりも幅が広い前記第１の電極パッドを含む第１の配線と、
前記絶縁膜で覆われた配線部分、及び前記配線部分に連なり、前記配線部分よりも幅が広い前記第２の電極パッドを含む第２の配線とを有し、
前記第１の電極パッドは、前記配線基板の平面方向に突出して一部が前記絶縁膜で覆われた突起部を有することを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記第１の開口部は、前記第１の電極パッドの周縁を前記絶縁膜で部分的に覆う形状になっていることを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記第２の開口部は、前記第１の電極パッドよりも外形サイズが大きいことを特徴とする半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記複数の電極パッドの各々には、半田バンプが接続されていることを特徴とする半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記複数の電極パッドの各々には、鉛フリー半田バンプが接続されていることを特徴とする半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
前記半導体チップは、その主面に複数の電極パッドを有し、
前記配線基板は、その主面に複数の電極パッドを有し、
前記半導体チップの複数の電極パッドは、複数のボンディングワイヤによって前記配線基板の複数の電極パッドに夫々電気的に接続されていることを特徴とする半導体装置。
【請求項１０】
請求項１に記載の半導体装置において、
前記半導体チップは、前記配線基板の主面上に形成された樹脂封止体によって封止されていることを特徴とする半導体装置。
【請求項１１】
実装基板の主面に実装された半導体装置を有する電子装置であって、
前記半導体装置は、互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の電極パッドと、前記裏面に設けられた絶縁膜とを有する配線基板と、前記配線基板の主面に実装された半導体チップとを有し、
前記半導体装置の複数の電極パッドは、前記絶縁膜に設けられた第１の開口部から露出し、かつ前記第１の開口部よりも外形サイズが小さい第１の電極パッドと、前記絶縁膜に設けられた第２の開口部から露出し、かつ周縁が前記絶縁膜で覆われた第２の電極パッドとを含み、
前記配線基板は、平面が方形状で形成され、
前記配線基板上において、前記複数の電極パッドは行列状に配置され、
前記複数の電極パッドにおいて、前記半導体装置の第２の電極パッドは、前記半導体チップから最も遠い位置に配置され、
前記実装基板は、その主面に前記半導体装置の複数の電極パッドに対応して配置された複数の電極パッド、及び絶縁膜を有し、
前記実装基板の複数の電極パッドの各々は、前記複数の電極パッドに対応して前記絶縁膜に設けられた複数の開口部から露出し、かつ前記複数の開口部よりも小さい外形サイズで形成され、
前記半導体装置の複数の電極パッドの各々は、半田材を介在して前記実装基板の複数の電極パッドに接続されていることを特徴とする電子装置。
【請求項１２】
請求項１１に記載の電子装置において、
前記半導体装置の半導体チップは、その主面に複数の電極パッドを有し、
前記半導体装置の配線基板は、その主面に複数の電極パッドを有し、
前記半導体チップの複数の電極パッドは、複数のボンディングワイヤによって前記配線基板の複数の電極パッドに夫々電気的に接続されていることを特徴とする電子装置。
【請求項１３】
請求項１１に記載の電子装置において、
前記半導体装置の半導体チップは、前記半導体装置の配線基板の主面上に形成された樹脂封止体によって封止されていることを特徴とする電子装置。
【請求項１４】
実装基板の主面に実装された半導体装置を有する電子装置であって、
前記半導体装置は、互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の電極パッドと、前記裏面に設けられた絶縁膜とを有する配線基板と、前記配線基板の主面に実装された半導体チップとを有し、
前記半導体装置の複数の電極パッドは、前記絶縁膜に設けられた第１の開口部から露出し、かつ前記第１の開口部よりも外形サイズが小さい第１の電極パッドと、前記絶縁膜に設けられた第２の開口部から露出し、かつ周縁が前記絶縁膜で覆われた第２の電極パッドとを含み、
前記配線基板は、平面が方形状で形成され、
前記配線基板上において、前記複数の電極パッドは行列状に配置され、
前記複数の電極パッドにおいて、前記半導体装置の第２の電極パッドは、前記半導体チップから最も遠い位置に配置され、
前記実装基板は、その主面に配置された複数の電極パッド、及び絶縁膜を有し、
前記実装基板の複数の電極パッドは、前記絶縁膜に設けられた第１の開口部から露出し、かつ前記第１の開口部よりも外形サイズが小さい第１の電極パッドと、前記絶縁膜に設けられた第２の開口部から露出し、かつ周縁が前記絶縁膜で覆われた第２の電極パッドとを含み、
前記実装基板の第１の電極パッドは、前記半導体装置の第１の電極パッドに対応して配置され、
前記実装基板の第２の電極パッドは、前記半導体装置の第２の電極パッドに対応して配置され、
前記半導体装置の複数の電極パッドの各々は、半田材を介在して前記実装基板の複数の電極パッドに接続されていることを特徴とする電子装置。
【請求項１５】
請求項１４に記載の電子装置において、
前記半導体装置の配線基板は、平面が方形状で形成され、
前記半導体装置の複数の電極パッドは行列状に配置され、
前記半導体装置の第２の電極パッドは、前記半導体装置の配線基板の角部に配置されていることを特徴とする電子装置。
【請求項１６】
請求項１４記載の電子装置において、
前記半導体装置の配線基板は、平面が方形状で形成され、
前記半導体装置の複数の電極パッドは、行列状に配置され、
前記半導体装置の第２の電極パッドは、前記半導体装置の複数の電極パッドの最外周列に配置されていることを特徴とする電子装置。
【請求項１７】
請求項１４に記載の半導体装置において、
前記半導体装置の第１の電極パッドは、前記半導体チップと平面的に重なる領域に配置されていることを特徴とする電子装置。
【請求項１８】
請求項１４に記載の電子装置において、
前記半導体装置の半導体チップは、その主面に複数の電極パッドを有し、
前記半導体装置の配線基板は、その主面に複数の電極パッドを有し、
前記半導体チップの複数の電極パッドは、複数のボンディングワイヤによって前記配線基板の複数の電極パッドに夫々電気的に接続されていることを特徴とする電子装置。
【請求項１９】
請求項１４に記載の電子装置において、
前記半導体装置の半導体チップは、前記半導体装置の配線基板の主面上に形成された樹脂封止体によって封止されていることを特徴とする電子装置。
【請求項２０】
互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の配線と、前記裏面に設けられた絶縁膜とを有し、平面が方形状で形成された配線基板と、
前記配線基板の主面に実装された半導体チップとを有し、
前記複数の配線の各々は、一端側が前記絶縁膜で覆われ、前記一端側と反対側の他端側が前記絶縁膜に設けられた開口部から露出する配線部分と、前記配線部分の他端側に連なり、前記配線部分よりも広い幅で形成され、前記開口部から露出し、前記開口部よりも小さい外形サイズで形成された電極パッドとを有し、
前記複数の配線のうち、前記配線基板の角部に配置された配線は、その配線部分がその電極パッドよりも外側に配置されていることを特徴とする半導体装置。
【請求項２１】
請求項２０に記載の半導体装置において、
前記複数の配線の各々の電極パッドには、半田バンプが接続されていることを特徴とする半導体装置。
【請求項２２】
請求項２０に記載の半導体装置において、
前記半導体チップは、前記配線基板の主面上に形成された樹脂封止体によって封止されていることを特徴とする半導体装置。
【請求項２３】
互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の配線と、前記裏面に設けられた絶縁膜とを有し、平面が方形状で形成された配線基板と、
前記配線基板の主面に実装された半導体チップとを有し、
前記複数の配線の各々は、一端側が前記絶縁膜で覆われ、前記一端側と反対側の他端側が前記絶縁膜に設けられた開口部から露出する配線部分と、前記配線部分の他端側に連なり、前記配線部分よりも広い幅で形成され、前記開口部から露出し、前記開口部よりも小さい外形サイズで形成された電極パッドとを有し、
前記複数の配線のうち、前記半導体チップと平面的に重なる領域に配置された配線は、その配線部分がその電極パッドよりも前記配線基板の中心側に配置されていることを特徴とする半導体装置。
【請求項２４】
請求項２３に記載の半導体装置において、
前記複数の配線の各々の電極パッドには、半田バンプが接続されていることを特徴とする半導体装置。
【請求項２５】
請求項２３に記載の半導体装置において、
前記半導体チップは、前記配線基板の主面上に形成された樹脂封止体によって封止されていることを特徴とする半導体装置。
【請求項２６】
互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の電極パッドと、前記裏面に設けられた絶縁膜とを有し、平面が方形状で形成された配線基板と、
前記配線基板の主面に実装された半導体チップと、
前記複数の電極パッドに夫々設けられた複数の半田バンプとを有し、
前記複数の電極パッドの各々は、前記複数の電極パッドに対応して前記絶縁膜に設けられた複数の開口部から露出し、かつ前記複数の開口部よりも小さい外形サイズで形成され、
前記複数の電極パッドのうち、前記配線基板の角部に配置された電極パッドは、他の電極パッドよりも大きい外形サイズで形成され、
前記複数の半田バンプのうち、前記配線基板の角部に配置された半田バンプは、他の半田バンプよりも大きい形状で形成されていることを特徴とする半導体装置。
【請求項２７】
互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の電極パッドと、前記裏面に設けられた絶縁膜とを有する配線基板と、
前記配線基板の主面に実装された半導体チップとを有し、
前記複数の電極パッドは、前記絶縁膜に設けられた第１の開口部から露出し、かつ前記第１の開口部よりも外形サイズが小さい第１の電極パッドと、前記絶縁膜に設けられた第２の開口部から露出し、かつ周縁が前記絶縁膜で覆われた第２の電極パッドとを含み、
前記第１の電極パッドは、前記半導体チップが搭載された領域の下部に配置され、
前記第２の電極パッドは、前記第１の電極パッドよりも前記半導体チップから離れた領域に配置されていることを特徴とする半導体装置。
【請求項２８】
請求項２７に記載の半導体装置において、
前記半導体チップは、四角形状を有し、前記第１の電極パッドの一部は、前記半導体チップの４辺に沿って配置されていることを特徴とする半導体装置。
【請求項２９】
請求項２７に記載の半導体装置において、
前記複数の電極パッドは、行列状に配置され、前記第２の電極パッドは、前記行列状に配置された複数の電極パッドの最外周列に配置されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び電子装置に関し、特に、ＢＧＡ（Ｂall Ｇrid Ａrray）型半導体装置及びそれを搭載した電子装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置として、例えばＢＧＡ（Ｂall Ｇrid Ａrray）型と呼称される半導体装置が知られている。このＢＧＡ型半導体装置は、インターポーザと呼ばれる配線基板の主面側に半導体チップを搭載し、配線基板の主面と反対側の裏面側に突起状電極としてボール状の半田バンプを複数個配置したパッケージ構造になっている。半田バンプは、配線基板の裏面に配置された電極パッドに接合されており、実装基板にＢＧＡ型半導体装置を実装する時の接合材として使用される。
【０００３】
ＢＧＡ型半導体装置については、例えば特開２００１−６８５９４号公報（特許文献１）に開示されている。また、同公報には、配線基板の角部における半田バンプを他の半田バンプよりも大きくし、実装基板にＢＧＡ型半導体装置を実装した後の半田接合部（ＢＧＡ型半導体装置の電極パッドと実装基板の電極パッドとを半田材によって接合した部分）における破損を防止する技術が開示されている。
【０００４】
【特許文献１】特開２００１−６８５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者は、ＢＧＡ型半導体装置について検討した結果、以下の問題点を見出した。
ＧＡ型半導体装置は、実装基板に実装され、様々な環境下で使用される。ＢＧＡ型半導体装置の実装は、例えば半田バンプを溶融してＢＧＡ型半導体装置の電極パッド（配線基板の裏面に配置された電極パッド）と実装基板の電極パッドとを電気的にかつ機械的に接合することによって行われる。
【０００６】
実装基板にＢＧＡ型半導体装置を実装した実装構造体においては、半田接合部（ＢＧＡ型半導体装置の電極パッドと実装基板の電極パッドとを半田材によって接合した部分）に応力が集中し易いため、半田接合部の長寿命化（信頼性向上）が要求されている。
【０００７】
半田接合部に集中する応力としては、落下衝撃等の外力に起因して生じる応力（外力ストレス）や、環境下での温度変化に起因して生じる応力（温度サイクルストレス）がある。
【０００８】
外力による応力は、配線基板の周縁部で高く、特に配線基板の角部では最も高くなるため、前述の特許文献１のように、配線基板の角部の半田バンプを他の半田バンプよりも大きくすることにより、半田接合部の信頼性向上を図ることができる。しかしながら、この場合、半田バンプの高さが異なってしまうため、実装性が低下する。また、半田バンプの形成においては、一般的にボール供給法やスクリーン印刷法が使用されているが、ボール供給法の場合は、大きさの異なる半田ボールを供給する必要があるため、ＢＧＡ型半導体装置の製造が複雑になる。
【０００９】
温度変化による応力は、本発明者の検討によれば、半導体チップと配線基板との線膨張係数の違いにより、半導体チップと平面的に重なる領域の周縁で高くなることが分かった。この応力は、自動車等の温度変化が激しい環境下では顕著に発生するため、対策が必要である。
そこで、本発明者は、異なる場所で応力が高い２種類の応力（外力による応力,温度変化による応力）を考慮し、本発明をなした。
【００１０】
本発明の目的は、半導体装置の長期実装信頼性の向上を図ることが可能な技術を提供することにある。
本発明の他の目的は、電子装置の信頼性向上を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１２】
ＢＧＡ型半導体装置では、配線基板の裏面（実装面）に配線を保護するための絶縁膜（例えばソルダーレジスト膜）が設けられており、この絶縁膜には電極パッドを露出するためのボンディング開口（開口部）が形成されている。この電極パッド及びボンディング開口を含むパッド構造（ランド構造）としては２種類の構造がある。
【００１３】
一つ目は、電極パッドがボンディング開口よりも大きく、電極パッドの周縁が絶縁膜で覆われた構造であり、この構造はＳＭＤ（Ｓoldermask Ｄefined）と呼ばれている。二つ目は、電極パッドがボンディング開口よりも小さく、電極パッドの周縁が絶縁膜で覆われていない構造であり、この構造はＮＳＭＤ（Ｎon-Ｓoldermask Ｄefined）と呼ばれている。
【００１４】
ＮＳＭＤ構造は、電極パッドの周縁が絶縁膜で覆われていないため、実装した後の外力による応力（外力ストレス）に対してＳＭＤ構造よりも強度が低く、電極パッドが剥がれるといった不具合が起こり易い。しかしながら、ＮＳＭＤ構造の場合、電極パッドの側面を覆うようにして半田バンプ（半田材）が電極パッドに接合されるため、実装した後の温度変化による応力（温度サイクルストレス）に対してＳＭＤ構造よりも強度が高く、電極パッドから半田バンプが剥がれるといった不具合が起こり難い。
【００１５】
そこで、実装後の温度変化による応力の影響を受ける部分には、ＮＳＭＤ構造を採用し、実装後の外力による応力の影響を受ける部分には、ＳＭＤ構造を採用する。例えば以下のようにする。
（１）互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の電極パッドと、前記裏面に設けられた絶縁膜とを有する配線基板と、
前記配線基板の主面に実装された半導体チップとを有する半導体装置であって、
前記複数の電極パッドは、前記絶縁膜に設けられた第１の開口部から露出し、かつ前記第１の開口部よりも外形サイズが小さい第１の電極パッドと、前記絶縁膜に設けられた第２の開口部から露出し、かつ周縁が前記絶縁膜で覆われた第２の電極パッドとを含み、
前記配線基板は、平面が方形状で形成され、
前記配線基板上において、前記複数の電極パッドは行列状に配置され、
前記複数の電極パッドにおいて前記第２の電極パッドは、前記半導体チップから最も遠い位置に配置されている。
（２）前記手段（１）の半導体装置において、
前記第２の電極パッドは、前記配線基板の角部に配置されている。
（３）前記手段（１）の半導体装置において、
前記第２の電極パッドは、前記複数の電極パッドの最外周列に配置されている。
（４）前記手段（１）の半導体装置において、
前記第１の電極パッドは、前記半導体チップと平面的に重なる領域に配置されている。
【００１６】
（５）実装基板の主面に実装された半導体装置を有する電子装置であって、
前記半導体装置は、互いに反対側に位置する主面及び裏面と、前記裏面に配置された複数の電極パッドと、前記裏面に設けられた絶縁膜とを有する配線基板と、前記配線基板の主面に実装された半導体チップとを有し、
前記半導体装置の複数の電極パッドは、前記絶縁膜に設けられた第１の開口部から露出し、かつ前記第１の開口部よりも外形サイズが小さい第１の電極パッドと、前記絶縁膜に設けられた第２の開口部から露出し、かつ周縁が前記絶縁膜で覆われた第２の電極パッドとを含み、
前記配線基板は、平面が方形状で形成され、
前記配線基板上において、前記複数の電極パッドは行列状に配置され、
前記複数の電極パッドにおいて前記半導体装置の第２の電極パッドは、前記半導体チップから最も遠い位置に配置され、
前記実装基板は、その主面に配置された複数の電極パッド、及び絶縁膜を有し、
前記実装基板の複数の電極パッドは、前記絶縁膜に設けられた第１の開口部から露出し、かつ前記第１の開口部よりも外形サイズが小さい第１の電極パッドと、前記絶縁膜に設けられた第２の開口部から露出し、かつ周縁が前記絶縁膜で覆われた第２の電極パッドとを含み、
前記実装基板の第１の電極パッドは、前記半導体装置の第１の電極パッドに対応して配置され、
前記実装基板の第２の電極パッドは、前記半導体装置の第２の電極パッドに対応して配置され、
前記半導体装置の複数の電極パッドの各々は、半田材を介在して前記実装基板の複数の電極パッドに接続されている。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体装置の長期実装信頼性の向上を図ることができる。
本発明によれば、電子装置の信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１９】
（実施形態１）
本実施形態１では、ＢＧＡ型半導体装置に本発明を適用した例について説明する。
図１乃至図１０は、本発明の実施形態１であるＢＧＡ型半導体装置に係わる図であり、
図１は、半導体装置の外観構造を示す模式的平面図（上面図）、
図２は、半導体装置の外観構造を示す模式的底面図（下面図）、
図３は、半導体装置の内部構造を示す図（樹脂封止体を除去した状態の模式的平面図）、
図４は、半導体装置の内部構造を示す図（（ａ）は図３のａ−ａ線に沿う模式的断面図，（ｂ）は（ａ）の一部を拡大した模式的断面図）、
図５は、図４（ｂ）の一部を拡大した模式的断面図、
図６は、図３の配線基板の裏面側の電極パッドを示す図、
図７は、図６の一部（角部）を拡大した図、
図８は、図６の一部（中央部）を拡大した図、
図９は、図３の配線基板の配線を示す図（（ａ）は主面側の配線を示す図，（ｂ）は裏面側の配線を示す図）、
図１０は、図３の配線基板の配線を示す図（（ａ）は主面側の配線を示す模式的平面図，（ｂ）は裏面側の配線を示す模式的平面図）、
図１乃至図３及び図４（（ａ），（ｂ））に示すように、本実施形態１のＢＧＡ型半導体装置１は、インターポーザと呼ばれる配線基板２の主面２ｘに半導体チップ１５を実装し、配線基板２の主面２ｘと反対側の裏面２ｙに突起状電極としてボール状の半田バンプ１９を複数配置したパッケージ構造になっている。
【００２０】
半導体チップ１５は、図３に示すように、厚さ方向と交差する平面形状が方形状になっており、本実施形態１では例えば１０ｍｍ×１０ｍｍの正方形になっている。
半導体チップ１５は、これに限定されないが、例えば、半導体基板と、この半導体基板の主面に形成された複数のトランジスタ素子と、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層（薄膜積層体）と、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）とを有する構成になっている。半導体基板としては、例えば単結晶シリコン基板が用いられている。絶縁層としては、例えば酸化シリコン膜が用いられている。配線層としては、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜が用いられている。表面保護膜としては、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜が用いられている。シリコンからなる半導体基板を主体とする半導体チップ１５は、例えば３×１０−６／Ｋ程度の線膨張係数を有する。
【００２１】
半導体チップ１５は、互いに反対側に位置する主面（回路形成面，素子形成面）及び裏面を有し、半導体チップ１５の主面側には集積回路として例えば制御回路が形成されている。この制御回路は、主に、半導体基板の主面に形成されたトランジスタ素子及び多層配線層に形成された配線によって構成されている。半導体チップ１５は、その裏面と配線基板２の主面２ｘとの間に接着材１４を介在した状態で配線基板２の主面２ｘに接着固定されている。
【００２２】
半導体チップ１５の主面には、半導体チップ１５の各辺に沿って複数のボンディングパッド（電極パッド）１６が配置されている。複数のボンディングパッド１６の各々は、半導体チップ１５の多層配線層の中の最上層の配線層に形成され、半導体チップ１５の表面保護膜に各々のボンディングパッド１６に対応して形成されたボンディング開口（開口部）によって露出されている。
【００２３】
配線基板２は、図３に示すように、その厚さ方向と交差する平面形状が方形状になっており、本実施形態１では例えば２０ｍｍ×２０ｍｍの正方形になっている。配線基板２は、これに限定されないが、図４（（ａ），（ｂ））に示すように、主に、コア材（基板）３と、このコア材３の主面を覆うようにして形成された絶縁膜１０と、コア材１０の主面と反対側の裏面を覆うようにして形成された絶縁膜１１とを有する構成になっている。コア材１０としては、例えば、ガラス繊維にエポキシ系若しくはポリイミド系の樹脂を含浸させた樹脂基板が用いられている。詳細に図示していないが、コア材３の主面（配線基板２の主面２ｘ）には複数の配線４が配置され、コア材３の裏面（配線基板２の裏面２ｙ）には複数の配線７が配置されている。これらの配線（４，７）は、例えばＣｕを主成分とする金属膜で形成されている。
【００２４】
絶縁膜１０は、主に、コア材３の主面の配線４を保護する目的で設けられ、絶縁膜１１は、主に、コア材３の裏面の配線７を保護する目的で設けられている。絶縁膜１０及び１１としては、例えば、二液性アルカリ現像液型ソルダーレジストインキ、若しくは熱硬化型一液性ソルダーレジストインキからなる絶縁膜が用いられている。樹脂基板からなるコア材３を主体とする配線基板２は、例えば１５×１０−６／Ｋ程度の線膨張係数を有する。
【００２５】
複数の配線４の各々は、図９（ａ）及び図１０（ａ）に示すように、コア材３（配線基板２）に設けられたスルーホール配線６に一端部側が連なる配線部分（引き回し部分）４ａと、この配線部分４ａの一端部側と反対側の他端部側に連なり、かつ配線部分４ａよりも幅が広い電極パッド（接続部，ランド）４ｂとを有する構成になっている。複数の配線７は、図９（ｂ）に示す配線８を複数含み、更に図１０（ｂ）に示す配線９を複数含んでいる。配線８は、図９（ｂ）に示すように、コア材３（配線基板２）に設けられたスルーホール配線６に一端部側が連なる配線分部８ａと、この配線部分８ａの一端部側と反対側の他端部側に連なり、かつ配線部分８ａよりも幅が広い電極パッド（接続部、ランド）８ｂとを有する構成になっている。配線９は、図１０（ｂ）に示すように、コア材３（配線基板２）に設けられたスルーホール配線６に一端部側が連なる配線部分（引き回し部分）９ａと、この配線部分９ａの一端部側と反対側の他端部側に連なり、かつ配線部分９ａよりも幅が広い電極パッド（接続部、ランド）９ｂとを有する構成になっている。本実施形態１において、各配線の配線部分と電極パッドは、一体的に形成されている。
【００２６】
配線４において、配線部分４ａは、例えば０．１ｍｍ程度の幅で形成され、電極パッド４ｂは、例えば０．１ｍｍ×０．３ｍｍの長方形状で形成されている。
配線８において、配線部分８ａは、例えば０．２ｍｍ程度の幅で形成され、電極パッド８ｂは、例えば直径Φが０．５ｍｍ程度の円形状で形成されている。
配線９において、配線部分９ａは、例えば０．２ｍｍ程度の幅で形成され、電極パッド９ｂは、例えば直径Φが０．２ｍｍ程度の円形状で形成されている。
【００２７】
スルーホール配線６は、図４（ｂ）に示すように、コア材３に設けられたスルーホール５の内壁面を覆うようにして形成され、コア材３の主面から裏面に亘って延びている。配線基板２の主面に配置された複数の配線４は、各々のスルーホール配線６を介して、配線基板２の裏面に配置された複数の配線７（８，９）と夫々電気的に接続されている。
【００２８】
なお、各配線４の配線部分４ａは、スルーホール５の位置に応じて長さが異なっている。また、各配線７（８，９）の配線部分（８ａ，９ａ）は、スルーホール５や電極パッド（８ｂ，９ｂ）の位置に応じて長さが異なっている。
【００２９】
複数の配線４の各々の電極パッド４ｂは、図３に示すように、半導体チップ１５の外側において、半導体チップ１５の各辺に沿って配置されている。半導体チップ１５の複数のボンディングパッド１６は、図３及び図４（（ａ），（ｂ））に示すように、半導体チップ１５の周囲に配置された複数の電極パッド４ｂに複数のボンディングワイヤ１８によって夫々電気的に接続されている。即ち、本実施形態１の半導体装置１は、配線基板２の主面２ｘと半導体チップ１５の裏面とが向かい合う状態で配線基板２に半導体チップ１５を実装したフェイスアップ構造になっている。
【００３０】
図６に示すように、配線基板２の裏面２ｙには、複数の配線８の各々の電極パッド８ｂ、及び複数の配線９の各々の電極パッド９ｂを含む複数の電極パッド７ｂが配置されている。本実施形態１において、複数の電極パッド７ｂ（８ｂ，９ｂ）は、行列状に配置されている。
【００３１】
複数の電極パッド７ｂの各々には、図４（（ａ），（ｂ））に示すように、半田バンプ１９が電気的にかつ機械的に接合（固着）されている。半田バンプ１９としては、主にＰｂ（鉛）−Ｓｎ（錫）組成の半田材からなる半田バンプが用いられてきたが、近年、環境保護の関係からＰｂの使用が規制され、半導体製品においてもＰｂフリー半田への切り替えが進められている。本実施形態１では、例えば、Ｐｂフリー半田の主流になっているＳｎ−Ａｇ（銀）−Ｃｕ（銅）組成の半田材からなる半田バンプを用いている。このＳｎ−Ａｇ（銀）−Ｃｕ（銅）組成の半田材は、Ｐｂ−Ｓｎ共晶組成の半田材よりも融点が高く、また、硬くて脆い。
【００３２】
図６に示すように、半導体チップ１５は、その中心と配線基板２の中心Ｒとが平面的に重なるように配置されている。ここで、配線基板２の中心とは、四角形の配線基板２の２つ対角線が交差する部分であり、半導体チップ１５の中心とは、四角形の半導体チップ１５の２つの対角線が交差する部分である。また、配線基板２の中心は、ＢＧＡ型半導体装置１の中心でもある。
【００３３】
半導体チップ１５及び複数のボンディングワイヤ１７等は、図４（（ａ），（ｂ））に示すように、配線基板２の主面２ｘ上に形成された樹脂封止体１８によって樹脂封止されている。
【００３４】
樹脂封止体１８は、図１に示すように、厚さ方向と交差する平面形状が方形状になっており、本実施形態１では例えば配線基板２と同一形状の正方形になっている。樹脂封止体１８は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体１８の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法とは、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
【００３５】
ＢＧＡ型半導体装置の製造においては、複数の製品形成領域（デバイス形成領域，製品取得領域）を有する多数個取り配線基板を使用し、各製品形成領域に搭載された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファ・モールディング法や、複数の製品形成領域を有する多数個取り配線基板を使用し、各製品形成領域に搭載された半導体チップを一括して樹脂封止する一括方式のトランスファ・モールディング法が採用されている。本実施形態１では、例えば一括方式のトランスファ・モールディング法を採用している。
【００３６】
一括方式のトランスファ・モールディング法の場合、樹脂封止体を形成した後、多数個取り配線基板及び樹脂封止体は、例えばダイシングによって複数の個片に分割される。従って、本実施形態１の樹脂封止体１８と配線基板２は、外形サイズがほぼ同一になっている。
【００３７】
図７（（ａ），（ｂ））に示すように、電極パッド９ｂは、絶縁膜１１に設けられたボンディング開口（開口部）１１ｂから露出し、外形サイズがボンディング開口１１ｂよりも大きく、かつ周縁が絶縁膜１１で覆われている。即ち、電極パッド９ｂ及びボンディング開口１１ｂを含むパッド部分においては、電極パッド９ｂの周縁が絶縁膜１１で覆われたＳＭＤ（Ｓldermask Ｄefined）構造になっている。以下、ＳＭＤ構造を電極パッド９ｂの構造として呼ぶ。電極パッド８ｂは、絶縁膜１１に設けられたボンディング開口（開口部）１１ａから露出し、外形サイズがボンディング開口１１ａよりも小さくなっている。即ち、電極パッド８ｂ及びボンディング開口１１ａを含む部分においては、電極パッド１１ａの周縁が絶縁膜１１で覆われていないＮＳＭＤ（Ｎon-Ｓoldermask Ｄefined）構造になっている。以下、ＮＳＭＤ構造を電極パッド８ｂの構造として呼ぶ。
【００３８】
電極パッド９ｂは、上記したように例えば直径Φが０．７ｍｍ程度の円形状で形成され、ボンディング開口１１ｂは、例えば直径Φが０．６ｍｍ程度の円形状で形成されている。電極パッド８ｂは、上記したように例えば直径Φが０．５ｍｍ程度の円形状で形成され、ボンディング開口１１ａは、例えば直径Φが０．６ｍｍ程度の円形状で形成されている。
【００３９】
複数の電極パッド７において、図６及び図７（（ａ）（ｂ）に示すように、配線基板２の周縁から数えて１番目及び２番目に位置するパッド列はＳＭＤ構造の電極パッド９ｂで構成されている。即ち、半導体チップ１５から最も遠い配線基板２の４つの角部２ｓの各々には、ＳＭＤ構造の電極パッド９ｂが配置されている。
【００４０】
複数の電極パッド７において、図６及び図８に示すように、配線基板２の周縁から数えて３番目、４番目及び５番目に位置するパッド列は、ＮＳＭＤ構造の電極パッド８ｂで構成されている。５番目のパッド列の電極パッド８ｂは、半導体チップ１５と平面的に重なるチップ重畳領域（チップ下領域，チップ対向領域）２Ｍの中に配置され、４番目のパッド列の電極パッド８ｂは、半導体チップ１５と平面的に重なるチップ重畳領域２Ｍの周縁上に（チップ重畳領域２Ｍとその外側に跨って）配置され、３番目のパッド列の電極パッド８ｂは、半導体チップ１５と平面的に重なるチップ重畳領域２Ｍの外側に配置されている。即ち、チップ重畳領域２Ｍの中、チップ重畳領域２Ｍの周縁上、並びにチップ重畳領域２Ｍの近傍には、ＮＳＭＤ構造の電極パッド８ｂが配置されている。
【００４１】
図１１は、本実施形態１のＢＧＡ型半導体装置１を搭載した電子装置の概略構成を示す模式的断面図、
図１２は、図１１の電子装置において、半導体装置と実装基板とを離間して示す模式的断面図、
図１３は、図１１の実装基板の主面側の電極パッドを示す模式的平面図（下面図）である。
【００４２】
図１１に示すように、電子装置は、実装基板２０の主面に実装されたＢＧＡ型半導体装置１を有する構成になっている。実装基板２０は、これに限定されないが、図１１及び図１２に示すように、主に、コア材（基板）２１と、このコア材２１の主面を覆うようにして形成された絶縁膜２４と、コア材２１の主面と反対側の裏面を覆うようにして形成された絶縁膜２５とを有する構成になっている。コア材２１としては、例えば、ガラス繊維にエポキシ系若しくはポリイミド系の樹脂を含浸させた樹脂基板が用いられている。図示していないが、コア材２１の主面（実装基板２０の主面）には複数の配線が配置され、コア材２１の裏面（実装基板２０の裏面）には複数の配線が配置されている。これらの配線は、例えばＣｕを主成分とする金属膜で形成されている。
【００４３】
絶縁膜２４は、主に、コア材２１の主面の配線を保護する目的で設けられ、絶縁膜２５は、主に、コア材２１の裏面の配線を保護する目的で設けられている。絶縁膜２４及び２５としては、例えば、二液性アルカリ現像液型ソルダーレジストインキ、若しくは熱硬化型一液性ソルダーレジストインキからなる絶縁膜が用いられている。
【００４４】
図１３に示すように、実装基板２０の主面には、装置搭載領域２０ａが設けられており、この装置搭載領域２０ａには、ＢＧＡ型半導体装置１の複数の電極パッド７ｂに対応して複数の電極パッド２２が設けられている。複数の電極パッド２２は、実装基板２０の主面に配置された複数の配線の各々の一部で形成されている。
【００４５】
複数の電極パッド２２の各々は、図１２及び図１３に示すように、各々の電極パッド２２に対応して絶縁膜２４に設けられたボンディング開口（開口部）２４ａから露出し、外形サイズがボンディング開口２４ａよりも小さく、周縁が絶縁膜２４で覆われていないＮＳＭＤ構造になっている。
【００４６】
ＢＧＡ型半導体装置１の複数の電極パッド７ｂ（８ｂ，９ｂ）は、夫々の半田バンプ１９を介在して実装基板２０の複数の電極パッド２２に夫々電気的にかつ機械的に接合されている。ＢＧＡ型半導体装置１の実装は、図１２に示すように、実装基板２０の主面の装置搭載領域２０ａにＢＧＡ型半導体装置１を位置決めして配置し、その後、半田バンプを溶融し、その後、凝固することによって行われる。
【００４７】
ここで、図１１に示すように、実装基板２０にＢＧＡ型半導体装置１を実装した実装構造体においては、半田接合部（ＢＧＡ型半導体装置１の電極パッド７ｂと実装基板２０の電極パッド２２とを半田材（半田バンプ１９）によって接合した部分）に応力が集中し易いため、半田接合部の長寿命化（信頼性向上）が要求されている。
【００４８】
半田接合部に集中する応力としては、落下衝撃等の外力に起因して生じる応力（外力ストレス）や、環境下での温度変化に起因して生じる応力（温度サイクルストレス）がある。
外力による応力は、配線基板２の周縁部で高く、特に配線基板２の角部２ｓ（図６参照）では最も高くなる。温度変化による応力は、本発明者の検討によれば、半導体チップ１５と配線基板との線膨張係数の違いにより、半導体チップ１５と平面的に重なる領域２Ｍ（図６参照）の周縁で高くなる。
【００４９】
本実施形態１のＢＧＡ型半導体装置１は、図６乃至図８に示すように、行列状に配置された複数の電極パッド７ｂの最外周列、即ち配線基板２の角部２ｓを含む周縁部にＳＭＤ構造の電極パッド９ｂが配置され、半導体チップ２と平面的に重なるチップ重畳領域２Ｍの中、チップ重畳領域２Ｍの周縁上、並びにチップ重畳領域２Ｍの近傍にＮＳＭＤ構造の電極パッド８ｂが配置されている。即ち、実装後の温度変化による応力の影響を受ける部分には、ＮＳＭＤ構造の電極パッド８ｂが配置され、実装後の外力による応力の影響を受ける部分には、ＳＭＤ構造の電極パッド９ｂが配置されている。
【００５０】
ＮＳＭＤ構造は、電極パッド８ｂの周縁が絶縁膜で覆われていないため、実装した後の外力による応力（外力ストレス）に対してＳＭＤ構造よりも強度が低く、電極パッド８ｂが剥がれるといった不具合が起こり易い。しかしながら、ＮＳＭＤ構造の場合、図１１に示すように、電極パッド８ｂの側面を覆うようにして半田バンプ（半田材）１９が電極パッド８ｂに接合されるため、実装した後の温度変化による応力（温度サイクルストレス）に対してＳＭＤ構造よりも強度が高く、電極パッド８ｂから半田バンプ１９が剥がれるといった不具合が起こり難い。
【００５１】
このように、実装後の温度変化による応力の影響を受ける部分には、ＮＳＭＤ構造を採用し、実装後の外力による応力の影響を受ける部分には、ＳＭＤ構造を採用することにより、実装した後の外力による応力（外力ストレス）、及び実装した後の温度変化による応力（温度サイクルストレス）に対して半田接合部の強度が高くなるため、ＢＧＡ型半導体装置１の長期実装信頼性の向上を図ることができる。また、このＢＧＡ型半導体装置１を搭載する電子装置の信頼性向上を図ることができる。
【００５２】
本実施形態１では、半田バンプ１９として、例えば、Ｐｂフリー半田の主流にからなっているＳｎ−Ａｇ−Ｃｕ組成の半田材からなる半田バンプを用いている。このＳｎ−Ａｇ−Ｃｕ組成の半田材は、Ｐｂ−Ｓｎ共晶組成の半田材よりも融点が高く、また、硬くて脆いため、外力ストレスや温度サイクルストレスの影響を受けやすい。従って、本発明は、Ｐｂフリー半田材からなる半田バンプを用いる場合に有効である。
【００５３】
図５に示すように、ボンディング開口１１ｂの外形サイズｄ２は、電極パッド８ｂの外形サイズｄ１よりも大きくなっている。ＮＳＭＤ構造では、電極パッド８ｂの側面を覆う形状で半田バンプ１９が形成されるが、ＳＭＤ構造では、電極パッド９ｂの側面を覆わない形状で半田バンプ１９が形成される。半田バンプの形成においては、一般的にボール供給法やスクリーン印刷法が使用されているが、電極パッド８ｂ及び９ｂに同じ量の半田を供給して高さが均等の半田バンプ１９を形成するためには、ｄ２＞ｄ１とする必要がある。このように、ｄ２＞ｄ１とすることにより、例えばボール供給法で半田バンプ１９を形成する際、一種類の大きさの半田ボールで、電極パッド８ｂ及び９ｂに高さが均等の半田バンプ１９を形成することができる。
【００５４】
図１４は、実施形態１の変形例である電子装置のＢＧＡ型半導体装置と実装基板とを離間して示す模式的断面図であり、
図１５は、図１４の実装基板の主面側の電極パッドを示す模式的平面図（上面図）である。
【００５５】
図１４及び図１５に示すように、実装基板２０は、その主面の装置搭載領域２０ａに複数の電極パッド２２及び複数の電極パッド２３を有する構成になっている。複数の電極パッド２３の各々は、各々の電極パッド２３に対応して絶縁膜２４に設けられたボンディング開口（開口部）２４ｂから露出し、外形サイズがボンディング開口２４ｂよりも大きく、周縁が絶縁膜２４で覆われたＳＭＤ構造になっている。
【００５６】
複数の電極パッド２２は、ＢＧＡ型半導体装置１の複数の電極パッド８ｂに対応して配置され、複数の電極パッド２３は、ＢＧＡ型半導体装置の複数の電極パッド９ｂに対応して配置されている（図６及び図１５参照）。前述の実施形態１では、実装後の温度変化による応力を考慮して実装基板２０の主面の装置搭載領域２０ａにＮＳＭＤ構造の電極パッド２２のみ配置したが、本変形例では、ＢＧＡ型半導体装置１と同様に、実装後の温度変化による応力、及び実装後の外力による応力を考慮して、ＮＳＭＤ構造の電極パッド２２及びＳＭＤ構造の電極パッド２３を配置している。
【００５７】
このように、実装基板２０においても、実装後の温度変化による応力の影響を受ける部分には、ＮＳＭＤ構造を採用し、実装後の外力による応力の影響を受ける部分には、ＳＭＤ構造を採用することにより、電子装置の信頼性の向上を更に図ることができる。
【００５８】
（実施形態２）
図１６は、本発明の実施形態２である半導体装置において、配線基板の裏面側の電極パッドを示す図（（ａ）は配線基板の裏面全体を示す模式的平面図（下面図），（ｂ）は（ａ）の一部（角部）を拡大した模式的平面図（下面図））である。
【００５９】
前述の実施形態１では、図６乃至図８に示すように、配線基板２の周縁から数えて１番目及び２番目に位置するパッド列をＳＭＤ構造の電極パッド９ｂで構成し、配線基板２の周縁から数えて３番目、４番目及び５番目に位置するパッド列をＮＳＭＤ構造の電極パッド８ｂで構成した例について説明したが、本実施形態２の配線基板２は、図１６（（ａ），（ｂ））に示すように、半導体チップ１５から最も遠い配線基板２の角部２ｓに位置する電極パッド７ｂがＳＭＤ構造（９ｂ）で構成され、その他の電極パッド７ｂがＮＳＭＤ構造（８ｂ）で構成されている。
【００６０】
ＢＧＡ型半導体装置を実装した後の外力による応力は、配線基板２の周縁部で高く、特に配線基板２の角部２ｓ（図６参照）では最も高くなる。従って、少なくとも配線基板２の角部２ｓにＳＭＤ構造の電極パッド９ｂを配置した場合でも、ＢＧＡ型半導体装置の長期実装信頼性の向上を図ることができる。
【００６１】
（実施形態３）
図１７は、本発明の実施形態３である半導体装置において、配線基板の裏面側の電極パッドを示す図（（ａ）は配線基板の裏面全体を示す模式的平面図（下面図），（ｂ）は（ａ）の一部（角部）を拡大した模式的平面図（下面図））である。
図１７に示すように、本実施形態３の配線基板２は、裏面２ｙに配置された複数の電極パッドの全てがＮＳＭＤ構造（８ｂ）になっている。
【００６２】
図１７（ｂ）に示すように、配線８は、一端側が絶縁膜１１で覆われ、一端側と反対側の他端側がボンディング開口１１ａから露出する配線部分８ａと、配線部分８ａの他端側に連なり、配線部分８ａよりも幅が広い電極パッド８ｂとを有する構成になっている。配線部分８ａは、ボンディング開口１１ａの内外に亘って引き回されており、ボンディング開口１１ａの中に位置する配線部分８ａにも半田バンプ１９が接合されるため、ＮＳＭＤ構造であっても、配線部分８ａによって局所的にＳＭＤ構造となる。この部分では、実装した後の温度変化による応力（温度サイクルストレス）に対して強度が低くなるため、クラック等の不具合が発生し易くなる。これを抑制するためには、半田バンプ１９内で発生応力が高い所からの引き出しを避け、発生応力が小さい所から引き出されるように配線部分８ａを配置することが有効である。本発明者の検討によれば、配線基板２の角部２ｓに配置された電極パッド８ｂでは、半田バンプ１９内の発生応力は、配線基板２の中心Ｒ側（内側）が高くなるため、配線基板２の中心Ｒと反対側（外側）に配線部分８ａを引き出すことが有効である。更には、配線基板２の中心Ｒから配線基板２の対角線上に沿って角部に向かって配線部分８aを引き出すことが応力（温度サイクルストレス）に対して特に有効である。このように、配線基板２の角部２ｓに配置された電極パッド８ｂにおいて、配線基板２の中心Ｒと反対側（外側）に電極パッド８ｂから配線部分８ａを引き出すことにより、実装した後の温度変化による応力（温度サイクルストレス）に対して半田接合部の信頼性を高めることができる。
【００６３】
（実施形態４）
図１８は、本発明の実施形態４である半導体装置において、配線基板の裏面側の電極パッドを示す模式的平面図（下面図）であり、
図１９は、図１８の一部（中央部）を示す模式的平面図である。
【００６４】
前述の実施形態３では、配線基板の角部に配置された電極パッドについて説明したが、本実施形態４では、半導体チップと重なる重畳領域に配置された電極パッドについて説明する。
【００６５】
図１８及び図１９に示すように、半導体チップ１５と平面的に重なる重畳領域２Ｍに配置された複数の電極パッド８ｂにおいて、電極パッド８ｂに連なる配線部分８ａは、配線基板２の中心Ｒ側に引き出されている。本発明者の検討によれば、半導体チップ１５と平面的に重なる重畳領域２Ｍに配置された電極パッド８ｂでは、半田バンプ１９内の発生応力は、半導体チップ１５と配線基板２の線膨張係数差により配線基板２の中心Ｒと反対側（外側）が高くなる。
【００６６】
このように、配線基板２のチップ重畳領域２Ｍに配置された電極パッド８ｂにおいて、配線基板２の中心Ｒ側（内側）に電極パッド８ｂから配線部分８ａを引き出すことにより、実装した後の温度変化による応力（温度サイクルストレス）に対して半田接合部の信頼性を高めることができる。
【００６７】
（実施形態５）
図２０は、本発明の実施形態５である半導体装置の外観構造を示す模式的底面図（下面図）であり、
図２１は、図２０の半導体装置において、配線基板の裏面側の電極パッドを示す模式的平面図（下面図）である。
【００６８】
図２０に示すように、配線基板２の角部２ｓには、半田バンプ１９よりも大きい半田バンプ２６が配置されている。図２１に示すように、配線基板２の角部２ｓには、電極パッド８ｂよりも大きい電極パッド２５ｂが配置されている。この電極パッド２５ｂは、絶縁膜１１に設けられたボンディング開口（開口部）１１ｃから露出し、外形サイズがボンディング開口１１ｃよりも小さく、周縁が絶縁膜１１で覆われたＮＳＭＤ構造になっている。ボンディング開口１１ｃは、ボンディング開口１１ａよりも大きく形成され、半田バンプ２６は、ボンディング開口１１ｃを通して電極パッド２５ｂに電気的にかつ機械的に接合されている。
【００６９】
前述の実施形態１では、実装後の外力による応力の影響が最も高い配線基板２の角部２ｓにＳＭＤ構造の電極パッド９ｂを配置して、外力による応力の影響を緩和しているが、本実施形態５では、配線基板２の角部２ｓに他の半田バンプ１９よりも大きい半田バンプ２６を配置して、外力による応力の影響を緩和している。
【００７０】
このように、実装後の温度変化による応力の影響を受ける部分には、ＮＳＭＤ構造を採用し、実装後の外力による応力の影響が最も高い配線基板２の角部２ｓには、他の半田バンプ１９よりも大きい半田バンプ２６を採用する組み合わせにおいても、ＢＧＡ型半導体装置の長期実装信頼性の向上を図ることができる。ただし、半田バンプの形成において実施形態１と同様に、ボール供給法やスクリーン印刷法により電極パッド８ｂ及び２５ｂに同じ量の半田を供給すると、高さが均等の半田バンプが形成されない。このため、一種類の大きさの半田ボールで、電極パッド８ｂ及び２５ｂに高さが均等の半田バンプを形成できないため、実施形態１に比べ、製造工程が増えてしまう。
【００７１】
（実施形態６）
図２２は、本発明の実施形態６である半導体装置において、配線基板の裏面側の電極パッドを示す図（（ａ）は模式的底面図（下面図），（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図，（ｃ）は（ａ）のｂ−ｂ線に沿う模式的断面図である。
本実施形態６の電極パッド８ｂは、図２２（（ａ），（ｂ），（ｃ））に示すように、配線基板２の平面方向に突出して一部が絶縁膜１１で覆われた突起部８ｂ１を有する構造になっている。このような構成にすることにより、実装した後の外力による応力（外力ストレス）に対して電極パッド８ｂの強度を高めることができる。この結果、実施形態１よりもＢＧＡ型半導体装置の外力ストレスに対する長期実装信頼性の向上を図ることができる。
【００７２】
（実施形態７）
図２３は、本発明の実施形態７である半導体装置において、配線基板の裏面側の電極パッドを示す図（（ａ）は模式的底面図（下面図），（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図，（ｃ）は（ａ）のｂ−ｂ線に沿う模式的断面図である。
本実施形態７のボンディング開口１１ａは、図２３（（ａ），（ｂ），（ｃ））に示すように、電極パッド８ｂの周縁を絶縁膜１１で部分的に覆う形状になっている。このような構成にすることにより、実装した後の外力による応力（外力ストレス）に対して強度を高めることができるので、ＢＧＡ型半導体装置の長期実装信頼性の向上を更に図ることができる。
【００７３】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００７４】
例えば、本発明は、配線基板の主面と半導体チップの主面とが向かい合う状態で配線基板に半導体チップを実装したフェイスダウン構造のＢＧＡ型半導体装置に適用することができる。
また、本発明は、半田バンプ等の突起状電極を省略したＬＧＡ（Ｌand Ｇrid Ａrray）型と呼称される半導体装置に適用することができる。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施形態１である半導体装置の外観構造を示す模式的平面図（上面図）である。
【図２】本発明の実施形態１である半導体装置の外観構造を示す模式的底面図（下面図）である。
【図３】本発明の実施形態１である半導体装置の内部構造を示す図（樹脂封止体を除去した状態の模式的平面図）である。
【図４】本発明の実施形態１である半導体装置の内部構造を示す図（（ａ）は図３のａ−ａ線に沿う模式的断面図，（ｂ）は（ａ）の一部を拡大した模式的断面図）である。
【図５】図４（ｂ）の一部を拡大した模式的断面図である。
【図６】図３の配線基板の裏面側の電極パッドを示す図である。
【図７】図６の一部（角部）を拡大した図である。
【図８】図６の一部（中央部）を拡大した図である。
【図９】図３の配線基板の配線を示す図（（ａ）は主面側の配線を示す図，（ｂ）は裏面側の配線を示す図）である。
【図１０】図３の配線基板の配線を示す図（（ａ）は主面側の配線を示す模式的平面図，（ｂ）は裏面側の配線を示す模式的平面図）である。
【図１１】本発明の実施形態１である半導体装置を搭載した電子装置の概略構成を示す模式的断面図である。
【図１２】図１１の電子装置において、半導体装置と実装基板とを離間して示す模式的断面図である。
【図１３】図１１の実装基板の主面側の電極パッドを示す模式的平面図（下面図）である。
【図１４】本発明の実施形態１の変形例である電子装置において、半導体装置と実装基板とを離間して示す模式的底面図である。
【図１５】図１４の実装基板の主面側の電極パッドを示す模式的平面図（上面図）である。
【図１６】本発明の実施形態２である半導体装置において、配線基板の裏面側の電極パッドを示す図（（ａ）は配線基板の裏面全体を示す模式的平面図（下面図），（ｂ）は（ａ）の一部（角部）を拡大した模式的平面図（下面図））である。
【図１７】本発明の実施形態３である半導体装置において、配線基板の裏面側の電極パッドを示す図（（ａ）は配線基板の裏面全体を示す模式的平面図（下面図），（ｂ）は（ａ）の一部（角部）を拡大した模式的平面図（下面図））である。
【図１８】本発明の実施形態４である半導体装置において、配線基板の裏面側の電極パッドを示す模式的平面図（下面図）である。
【図１９】図１８の一部（中央部）を示す模式的平面図である。
【図２０】本発明の実施形態５である半導体装置の外観構造を示す模式的底面図（下面図）である。
【図２１】図２０の半導体装置において、配線基板の裏面側の電極パッドを示す模式的平面図（下面図）である。
【図２２】本発明の実施形態６である半導体装置において、配線基板の裏面側の電極パッドを示す図（（ａ）は模式的底面図（下面図），（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図，（ｃ）は（ａ）のｂ−ｂ線に沿う模式的断面図である。
【図２３】本発明の実施形態７である半導体装置において、配線基板の裏面側の電極パッドを示す図（（ａ）は模式的底面図（下面図），（ｂ）は（ａ）のａ−ａ線に沿う模式的断面図，（ｃ）は（ａ）のｂ−ｂ線に沿う模式的断面図である。
【符号の説明】
【００７６】
１…半導体装置、２…配線基板、３…コア材、４…配線、４ａ…配線部分、４ｂ…電極パッド、５…スルーホール、６…スルーホール配線、７，８，９…配線、８ａ，９ａ…配線部分、７ａ，８ｂ，９ｂ…電極パッド、８ｂ１…突起部、１０，１１…絶縁膜、１０ａ，１１ａ，１１ｂ，１１ｃ…ボンディング開口（開口部）、１１ａ１…開口部、
１５…半導体チップ、１６…ボンディングパッド（電極）、１７…ボンディングワイヤ、１８…樹脂封止体、１９…半田バンプ、
２０…実装基板、２０ａ…装置搭載領域、２１…コア材、２２，２３…電極パッド、２４，２５…絶縁膜、２４ａ，２４ｂ…ボンディング開口（開口部）、
２５…電極パッド、２６…半田バンプ。
【図１】
2005252074.tif 000003
【図２】
2005252074.tif 000004
【図３】
2005252074.tif 000005
【図４】
2005252074.tif 000006
【図５】
2005252074.tif 000007
【図６】
2005252074.tif 000008
【図７】
2005252074.tif 000009
【図８】
2005252074.tif 000010
【図９】
2005252074.tif 000011
【図１０】
2005252074.tif 000012
【図１１】
2005252074.tif 000013
【図１２】
2005252074.tif 000014
【図１３】
2005252074.tif 000015
【図１４】
2005252074.tif 000016
【図１５】
2005252074.tif 000017
【図１６】
2005252074.tif 000018
【図１７】
2005252074.tif 000019
【図１８】
2005252074.tif 000020
【図１９】
2005252074.tif 000021
【図２０】
2005252074.tif 000022
【図２１】
2005252074.tif 000023
【図２２】
2005252074.tif 000024
【図２３】
2005252074.tif 000025