(57)【要約】  【課題】  電子部品を近接して配置しても電子部品が熱の影響を受けず、電子回路装置を小型高密度化できる半導体素子収納用パッケージとすること。  【解決手段】  半導体素子収納用パッケージＢは、上側主面に半導体素子４が載置される載置部１ａが形成された四角平板状の金属製の基体１と、この基体１の上側主面の外周部に載置部１ａを囲繞するように取着され、側部に下側を切り欠いて形成された入出力端子３の取付部２ａを有するとともに下面に全周にわたって設けられた凸部２ｂを有し熱伝導率が基体１の１／10以下の材料から成る四角形状の枠体２と、取付部２ａに嵌着され線路導体３ａを有するセラミックスから成る入出力端子３とを具備しており、基体１は、上側主面に入出力端子３の枠体の内側および外側の少なくとも一方の端面に当接する突起１ｃが形成されるとともに凸部２ｂが嵌入されてロウ付けされる溝１ｂが形成されている。【選択図】  図１
2005072394.tif 000002
【特許請求の範囲】
【請求項１】
上側主面に半導体素子が載置される載置部が形成された四角平板状の基体と、該基体の前記上側主面の外周部に前記載置部を囲繞するように取着され、側部に下側を切り欠いて形成された入出力端子の取付部を有するとともに該取付部を除く下面に全周にわたって設けられた凸部を有し熱伝導率が前記基体の１／10以下の材料から成る四角形状の枠体と、前記取付部に嵌着されて前記枠体の内外を電気的に導通する線路導体を有するセラミックスから成る入出力端子とを具備しており、前記基体は、前記上側主面に前記入出力端子の前記枠体の内側および外側の少なくとも一方の端面に当接する突起が形成されるとともに前記凸部が嵌入されてロウ付けされる溝が形成されていることを特徴とする半導体素子収納用パッケージ。
【請求項２】
請求項１記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように接合された蓋体とを具備していることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関し、気密信頼性に優れるとともに熱放散性に優れた半導体素子収納用パッケージおよび半導体装置に関する。
【背景技術】
【０００２】
従来の半導体素子を収納するための半導体素子収納用パッケージ（以下、単にパッケージともいう）を図３、図４に示す。図３はパッケージの平面図、図４は図３のパッケージのＹ−Ｙ’線における断面図である。これらの図において、21は基体、22は枠体、23は入出力端子、23ａは線路導体を示し、これら基体21，枠体22，入出力端子23で内部空間に半導体素子24を収容するパッケージＡが基本的に構成される。
【０００３】
基体21は、銅（Ｃｕ）−タングステン（Ｗ）合金等の金属から成り、その上側主面の外周部には、載置部21ａを囲繞するようにして取着された枠体22が立設されている。この枠体22は、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等の金属から成り、基体21に銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材によってロウ付けされる。
【０００４】
枠体22は、一つの側部とそれに対向する他の側部とにそれぞれ下側を切り欠いて形成された入出力端子23の取付部22ａが形成されている。そして、枠体22の内外を電気的に導通する線路導体23ａを有するアルミナ（Ａｌ２Ｏ３）質焼結体等のセラミックスから成る入出力端子23が取付部22ａ、および基体21にＡｇ−Ｃｕロウ等のロウ材によってロウ付けされる（例えば、下記の特許文献１参照）。
【０００５】
このようなパッケージＡは、以下の製造方法により作製される。基体21の上側主面に枠体22の下面と同じ形状のロウ材のプリフォームを枠体22で挟むようにして敷設し、ロウ付け炉でロウ材のプリフォームを溶融させることによって、基体21と枠体22とがロウ付けされる。同時に、取付部22ａと入出力端子23との隙間および基体21と入出力端子23の下面との隙間に毛細管現象でロウ材が流れ込み、入出力端子23が枠体22および基体21にロウ付けされる。
【０００６】
そして、パッケージＡの載置部21ａに半導体素子24を載置し、ボンディングワイヤ等で半導体素子24の電極と入出力端子23に被着形成されている線路導体23ａとを電気的に接続した後、枠体22の上面に蓋体25をロウ付け法やシームウエルド法等の溶接法によって枠体22の内側を塞ぐように接合することによって、基体21、枠体22および入出力端子23で構成されるパッケージA内部に半導体素子24を収容して気密に封止した製品としての半導体装置が得られる。
【特許文献１】特開2001−244355号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の構成においては、放熱部材としての役割を兼ね備えた基体21の上側主面に枠体22をロウ材によってロウ付けしているために、半導体素子24が発する熱が基体21の下方（厚み方向）に伝達されるとともに横方向にも大量に伝達されることとなり、コンデンサやフィルターなどの電子部品がパッケージＡに近接して配置されると、これら電子部品がパッケージＡから放熱される熱によって影響されるので、電子部品とパッケージＡとの間に十分な距離を設ける必要があり、これらパッケージＡや電子部品などが組み合わされた電子回路装置を小型化、高密度化できないという問題点を有していた。
【０００８】
また、入出力端子23を枠体22の取付部22ａにロウ材によってロウ付けするに際し、入出力端子23が線路方向に平行な方向にずれてしまうことがあり、これにより半導体素子24の電極と入出力端子23上の線路導体23ａとの距離が変化するので、これらを電気的に接続するボンディングワイヤの長さがばらついてインピーダンスのバラツキを誘発し、これによって高周波信号の伝送損失にバラツキが発生するという不具合が発生することがあった。
【０００９】
さらに、パッケージＡを製造するに際して基体21と枠体22と入出力端子23の互いの位置合わせのために複雑な構造の位置合わせ治具を組み合わせて用いる必要があり、これによりコストの増大を招くとともに、位置合わせのために多大の時間と労力を要していた。
【００１０】
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、電子部品を近接して配置することが可能で、電子回路装置を小型化、高密度化できるとともに、高周波信号の伝送損失のバラツキが小さく、また製造に際して組立てが容易で製造コストを削減できるパッケージおよび半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された四角平板状の基体と、この基体の前記上側主面の外周部に前記載置部を囲繞するように取着され、側部に下側を切り欠いて形成された入出力端子の取付部を有するとともにこの取付部を除く下面に全周にわたって設けられた凸部を有し熱伝導率が前記基体の１／10以下の材料から成る四角形状の枠体と、前記取付部に嵌着されて前記枠体の内外を電気的に導通する線路導体を有するセラミックスから成る入出力端子とを具備しており、前記基体は、前記上側主面に前記入出力端子の前記枠体の内側および外側の少なくとも一方の端面に当接する突起が形成されるとともに前記凸部が嵌入されてロウ付けされる溝が形成されていることを特徴とするものである。
【００１２】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に前記枠体の内側を塞ぐように接合された蓋体とを具備していることを特徴とするものである。
【発明の効果】
【００１３】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子が載置される載置部が形成された四角平板状の基体と、この基体の上側主面の外周部に載置部を囲繞するように取着され、側部に下側を切り欠いて形成された入出力端子の取付部を有するとともにこの取付部を除く下面に全周にわたって設けられた凸部を有し熱伝導率が基体の１／10以下の材料から成る四角形状の枠体と、取付部に嵌着されて枠体の内外を電気的に導通する線路導体を有するセラミックスから成る入出力端子とを具備しており、基体は、上側主面に入出力端子の枠体の内側および外側の少なくとも一方の端面に当接する突起が形成されるとともに凸部が嵌入されてロウ付けされる溝が形成されていることより、半導体素子が発する熱が基体の横方向へ伝達されるのを、基体に嵌入され、熱伝導率が基体の１／10以下の材料から成る枠体の下面に全周にわたって設けられた凸部によって抑制することができる。よって、パッケージの周囲に例えばコンデンサやフィルターなどを近接させて配置することが可能となり、電子回路装置を小型化、高密度化することができる。
【００１４】
また、基体の厚み方向への熱伝達に供される部分は凸部によって囲まれた内側の部分に限定することができ、基体の下面に取着されるアルミニウムなどからなる放熱フィンをこの部分に対応させて小さくすることが可能となるので、放熱フィンを含めた電子回路装置の体積を小さくすることができる。
【００１５】
また、基体の上側主面に入出力端子の枠体の内側および外側の少なくとも一方の端面に当接する突起が形成されていることより、従来のパッケージにおいて入出力端子のロウ付け時に生じていた大きな位置ずれを解消することができ、これにより半導体素子の電極と入出力端子上の線路導体とを電気的に接続するボンディングワイヤの長さをほぼ一定とすることができ、その結果、インピーダンスのバラツキを解消してパッケージにおける高周波信号の伝送損失のバラツキを小さくすることができる。
【００１６】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に枠体の内側を塞ぐように接合された蓋体とを具備していることより、半導体素子を気密に収容できるとともにパッケージに近接して電子部品を配置できるので、電子回路装置を小型化、高密度化することができ、また高周波信号の伝送損失のバラツキを小さくすることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明のパッケージの実施の形態の一例を示す平面図、図２は図１のパッケージのX−X’線における断面図である。これらの図において、１は基体、１ａは載置部、１ｂは溝、１ｃは突起、２は枠体、２ａは取付部、２ｂは凸部、３は入出力端子、３ａは線路導体を示し、これら基体１，枠体２，入出力端子３で内部空間に半導体素子４を収容するパッケージBが基本的に構成される。
【００１８】
本発明のパッケージBは、図１、図２に示すように、上側主面に半導体素子４が載置される載置部１ａが形成され、溝１ｂが、枠体２の下面に全周にわたって設けられた凸部２ｂが嵌入可能なように形成され、さらに入出力端子３の枠体２の内側および外側の少なくとも一方の端面に当接する突起１ｃが形成された四角平板状の例えば銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る基体１と、この基体１の上側主面の外周部に載置部１ａを囲繞するように取着され、側部に下側を切り欠いて形成された入出力端子３の取付部２ａおよび取付部２ａを除く下面に全周にわたって設けられた凸部２ｂを有する四角形状の金属製の枠体２と、取付部２ａに嵌着されて枠体２の内外を電気的に導通する線路導体３ａを有するセラミックスから成る入出力端子３とを具備している。
【００１９】
基体１は、Ｃｕ，Ｃｕ−Ｗ等の熱伝導率が大きい金属から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、切削加工等を施すことによって、突起１ｃや溝１ｂを有する形状に形成される。
【００２０】
なお、溝１ｂは突起１ｃの位置を基準として形成するとよい。これにより、枠体２と入出力端子３との相対的位置関係がずれることがなく、さらに溝１ｂに凸部２ｂを嵌入することで位置決めされた枠体２や入出力端子３上の線路導体３ａの位置を基準として半導体素子４が画像認識装置等により載置されるので、載置部１ａに載置される半導体素子４と枠体２および入出力端子３との相互の位置関係を正確なものとすることができ、これにより半導体素子４の電極と入出力端子３の線路導体３ａとを接続するボンディングワイヤの長さバラツキを小さくできることにより高周波信号に対するインピーダンスのバラツキを小さくすることができる。
【００２１】
また、基体１の表面には、酸化腐食の防止や半導体素子４のロウ付け等による接合を良好にするために、厚さ0.5〜９μｍのニッケル（Ｎｉ）層や厚さ0.5〜５μｍの金（Ａｕ）層から成る金属層をめっき法等により被着させておくとよい。
【００２２】
基体１の上側主面の外周部には、載置部１ａを囲繞するようにして取着され、外径寸法が基体１よりも小さい四角形状の枠体２が凸部２ｂを基体１の溝１ｂに嵌入させてＡｇ−Ｃｕロウ等のロウ材によってロウ付けされる。枠体２は基体１とともにその内側に半導体素子４を収容する空所を形成する。
【００２３】
枠体２は、基体１を成す材料に対して熱伝導率が１／10以下の例えばＦｅ（鉄）−Ｎｉ（ニッケル）−Ｃｏ（コバルト）合金から成り、この合金のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施したり、切削加工等を施すことによって下面に凸部２ｂを有し、側部に下側を切り欠いて形成された入出力端子３の取付部２ａを有する四角枠状に製作される。また、枠体２の表面には、酸化腐食の防止や取付部２ａに入出力端子３がロウ付けによって嵌着されるのを良好にするために、厚さ0.5〜９μｍのＮｉ層や厚さ0.5〜５μｍのＡｕ層から成る金属層をめっき法等により被着させておくとよい。
【００２４】
なお、枠体２に形成される取付部２ａは、図１に示されるように１つの側部とそれに対向する他の側部とにそれぞれ形成してもよいし、枠体２のそれぞれの辺の側部にそれぞれ形成してもよい。枠体２の複数の側部に複数の取付部２ａを形成することにより、入出力端子３を多く設けることができ、枠体２の内外を電気的に導通する線路導体３ａを多く設けることができるので、多くの電気信号を入出力可能なパッケージＢとすることができる。
【００２５】
入出力端子３は、上面に一辺から対向する他辺にかけて形成された枠体２の内外を導通する線路導体３ａを有する四角平板状の平板部およびこの平板部の上面に線路導体３ａの一部を間に挟んで接合された直方体状の立壁部とで構成され、枠体２の側部に設けられた取付部２ａにＡｇ−Ｃｕロウ等のロウ材によって枠体２がロウ付けされるときに同時にロウ付けされる。
【００２６】
入出力端子３を構成する上記の平板部および立壁部は、アルミナ（Ａｌ２Ｏ３）質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体等のセラミックスから成り、従来周知の方法によって得られたセラミックグリーンシートを所定形状に打ち抜き加工し、これらのセラミックグリーンシートを積層し焼成することによって形成される。
【００２７】
入出力端子３の平板部の上面に設けられたメタライズ層から成る線路導体３ａは、Ｗ，モリブデン（Ｍｏ），マンガン（Ｍｎ）等の金属粉末を主成分とする導体ペーストを焼成することにより形成される。なお、枠体２外側の線路導体３には、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成るリード端子がＡｇ−Ｃｕロウ等のロウ材を介して電気的に接続されていてもよい。また、入出力端子３の基体１および取付部２ａにロウ付けされる側部および底面にも導体ペーストを焼成することによりメタライズ層が形成される。これらメタライズ層の露出している表面には、酸化腐食の防止やロウ付けによる接合を良好にするために、厚さ0.5〜９μｍのニッケル層や厚さ0.5〜５μｍの金層から成る金属層をめっき法等により被着させておくとよい。
【００２８】
そして、上記のようにして得られた基体１，枠体２，入出力端子３を用いて、入出力端子３を取付部２ａに嵌着させ、入出力端子３の枠体２の内側および外側の少なくとも一方の端面を突起１ｃに当接させて枠体２の凸部を溝１ｂに嵌入させ、そして基体１と枠体２と入出力端子３とをロウ付けすることにより本発明のパッケージＢが得られる。
【００２９】
基体１の上側主面に入出力端子３の枠体２の内側および外側の少なくとも一方の端面に当接する突起１ｃが形成されているので、従来のパッケージＡにおいて入出力端子23のロウ付け時に生じていた大きな位置ずれを解消することができ、これにより半導体素子４の電極と入出力端子３の線路導体３ａの枠体２内側の部位とを電気的に接続するボンディングワイヤの長さをほぼ一定とすることができ、その結果、インピーダンスのバラツキを解消してパッケージＢにおける高周波信号の伝送損失のバラツキを小さくすることができる。
【００３０】
本発明のパッケージＢによれば、半導体素子４が発する熱が基体１の横方向へ伝達されるのを、基体１に嵌入され、熱伝導率が基体の１／10以下の材料から成る枠体２の下面に取付部２ａの形成部を除く全周にわたって設けられた凸部２ｂによって抑制することができる。よって、パッケージＢの周囲に例えばコンデンサやフィルターなどを近接させて配置することが可能となり、電子回路装置を小型化、高密度化することができるパッケージＢとなる。
【００３１】
また、基体１の厚み方向への熱伝達に供される部分は凸部２ｂによって囲まれた内側の部分に略限定することができ、基体１の下面に取着されるアルミニウムなどからなる放熱フィンをこの部分に対応させて小さくすることが可能となるので、放熱フィンを含めた電子回路装置の体積を小さくすることができる。
【００３２】
このような基体１および枠体２の材料としては、例えば、枠体２を熱伝導率が17Ｗ／ｍＫ程度の鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金とし、基体１を熱伝導率が200〜300Ｗ／ｍＫ程度の銅（Ｃｕ）−タングステン（Ｗ）合金とすればよい。
【００３３】
凸部２ｂの厚さおよび高さは半導体素子４が発する熱量によって調整される。近年の高出力トランジスタであれば、半導体素子４が発する熱で半導体素子４は120℃以上に上昇する場合がある。このときパッケージＢの周囲温度を外部の電子部品が正常に作動する85℃以下とするための凸部２ｂの厚さおよび高さは、枠体２の熱伝導率が基体１の熱伝導率の１／10以下のとき、少なくとも厚さが0.5ｍｍで、かつ基体１の厚さの２／３を超える程度の高さとすれば、パッケージＢの周囲温度が85℃を超えて上昇しないようにすることができる。その結果、コンデンサやフィルターなどの各種電子部品をパッケージＢに近接させて配置することができ、また放熱フィンを小さくすることができる。
【００３４】
これに対して、枠体２の熱伝導率を基体１の熱伝導率の１／10倍を超える大きさとすると、横方向への熱伝達の抑制が困難となり、パッケージＢの周囲に配置されているコンデンサやフィルターなどの電子部品の温度が85℃を超えてしまう。そして、この状態でこれらの電子部品を長時間使用すると誤作動や故障を誘発してしまう。
【００３５】
そして、上記構成のパッケージＢの載置部１ａに半導体素子４を載置した後、半導体素子４の電極と入出力端子３の線路導体３ａの枠体２の内側の部位とをボンディングワイヤで電気的に接続し、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体５をシーム溶接法等の溶接法やロウ付け法等により枠体２の内側を塞ぐように接合し、半導体素子４を気密に封止することにより、製品としての本発明の半導体装置となる。
【００３６】
なお、半導体素子４の熱を効率よく外部へ放熱させるために、半導体素子４がペルチェ素子等の熱電冷却素子（図示せず）に搭載された状態で載置部１ａに載置されてもよい。
【００３７】
本発明の半導体装置によれば、半導体素子４を気密に収容できるとともにパッケージＢに近接して電子部品を配置できるので、電子回路装置を小型化、高密度化することができ、また高周波信号の伝送損失のバラツキを小さくすることができる。
【実施例１】
【００３８】
本発明の半導体素子収納用パッケージＢの実施例を以下に説明する。  
まず、基体１として、Ｃｕ−Ｗ合金から成り熱伝導率が200Ｗ／ｍＫで外形寸法が縦20ｍｍ×横20ｍｍ×厚さ1.5ｍｍの金属板を50枚用意し、入出力端子３の枠体２の外側の端面に当接する縦0.2ｍｍ×横0.5ｍｍ×高さが0.05ｍｍの矩形の突起１ｃを、突起１ｃの周囲を切削することにより形成し、次いで突起１ｃの位置を基準として基体１の上側主面の所定の部位に周知のフライス加工法を採用して幅が0.75ｍｍの溝１ｂを形成した。
【００３９】
枠体２の材料として、熱伝導率が10Ｗ／ｍＫのモリブデン（Ｍｏ）、熱伝導率が15Ｗ／ｍＫおよび20Ｗ／ｍＫのＦｅ−Ｎｉ−Ｃｏ合金、熱伝導率が30Ｗ／ｍＫおよび40Ｗ／ｍＫのＣｕ−Ｎｉ−錫（Ｓｎ）合金を、各素材の成分含有率を調整することにより所望の熱伝導率となるようにして用いた。これら金属材のインゴットを切削加工することにより、縦16ｍｍ×横16ｍｍ×高さ５ｍｍ×厚さ２ｍｍの四角枠状とし、次いで側部に取付部２ａおよび下面に厚さが0.7ｍｍ、高さが基体１の厚さ1.5ｍｍの60％に相当する0.9ｍｍの凸部２ｂを切削により形成した枠体２を、熱伝導率が10，15，20，30，40Ｗ／ｍＫである５種類の金属材それぞれについて各10個ずつ計50個（熱伝導率５種類×各10個）を準備した。
【００４０】
また、アルミナ質焼結体からなる縦１ｍｍ×横３ｍｍ×厚さ１ｍｍの平板部に縦１ｍｍ×横１ｍｍ×高さ１ｍｍの立壁部を積層し、線路導体３ａの形成方向に平行な方向の断面が凸字状である入出力端子３を上述の方法により100個作製し、これを上記の基体１に枠体２の外側となる端面を突起１ｃに当接させて計２個ずつ配置し、また溝１ｂの底面に溝１ｂと同一形状の銀（Ａｇ）−Ｃｕ合金ロウ（ＪＩＳ  Ｚ  3261：ＢＡｇ−８）から成るロウ材のプリフォームを配置した上に枠体２の凸部２ｂを嵌入させた状態で組み立てたものを、最高温度を780℃としたロウ付け炉に入れてロウ付けし、パッケージＢを作製した。
【００４１】
なお、比較例として熱伝導率が15Ｗ／ｍＫのＦｅ−Ｎｉ−Ｃｏ合金から成る凸部２ｂが設けられていない枠体２と溝１ｂが形成されていない基体１との組み合わせのパッケージを10個作製した。
【００４２】
さらに、これらパッケージＢおよび比較例のパッケージの枠体２の外形に合わせて作製したアルミニウムから成る放熱フィンを基体１の下面に接合し、送風により強制的に空冷できるようにした。
【００４３】
次いで、半導体素子４として電界効果型トランジスタ（ＦＥＴ：Field Effect Transistor）をそれぞれの載置部１ａに載置し、パッケージＢおよび比較例のパッケージにほとんど接するようにしてコンデンサを取り付けた後に、半導体素子４の温度が100℃程度で安定するように放熱フィンに送風しながら半導体素子４を作動させた。そして半導体素子４の作動後１時間が経過してからコンデンサの表面温度を熱電対を用いた接触式の温度計（キーエンス（株）製 Thermometer TF3-10V）により測定した。その結果を表１に示す。なお、表１に示すコンデンサの表面温度は各10個のサンプルの平均値である。
【表１】
2005072394.tif 000003
【００４４】
表１に示す結果より本発明のパッケージＢ（枠体２の熱伝導率が10〜20Ｗ／ｍＫのもの）を用いることによりパッケージＢに近接して配置されているコンデンサなどの電子部品の表面温度を従来のパッケージ（比較例のパッケージ）よりも10〜20℃下げることができ、本発明のパッケージＢによる冷却効果を確認することができた。
【実施例２】
【００４５】
次に実施例１で評価したパッケージＢと凸部２ｂの高さ寸法以外は全て同様の形状とし、枠体２の熱伝導率が20W／ｍKであるサンプルを、凸部２ｂの高さが基体１の厚さの20，30，40，55，60，65，70％であるそれぞれの高さについて10個ずつ計70個を作製し、実施例１と同様の条件で半導体素子４を作動させ、近接して配置されたコンデンサの表面温度を測定した。測定結果を表２に示す。各欄の数値は10個のサンプルの平均値を示す。
【表２】
2005072394.tif 000004
【００４６】
表２に示す結果より、凸部２ｂの高さが基体１の厚さの60％以上になるとコンデンサの表面温度が70℃未満となり、ＪＩＳ Ｃ 5101−８の2.1.1に記載の推奨耐候性カテゴリにおける上限温度のミニマム値（70℃）を超えない温度とすることができることから有効であることが判明した。枠体２の熱伝導率が20Ｗ／ｍＫ未満では表２に示す結果よりさらに良い結果が得られることが実験により明らかになっていることから、凸部２ｂの高さを調整することにより横方向への熱伝達の大きさを調整できることが明らかになった。
【実施例３】
【００４７】
次に、基体１の上面に形成された突起１ｃによる入出力端子３の位置ずれ防止効果を確認するために、溝１ｂが形成されて突起１ｃが形成されていない基体１を用意し、実施例１に示した入出力端子３と、熱伝導率が15W／ｍKのＦｅ−Ｎｉ−Ｃｏ合金で作製した下面に凸部２ｂを有する枠体２とを用いて実施例１と同様の方法により基体１と枠体２と入出力端子３とを互いにロウ付けしたサンプルを10個作製した。そして、入出力端子３のロウ付け前後の位置ずれの大きさを計測した。比較対象として実施例１で用いた枠体２の熱伝導率が15W／ｍKのＦｅ−Ｎｉ−Ｃｏ合金である10個のサンプルを採用し、同じように位置ずれの大きさを計測した。
【００４８】
その結果、本発明の10個のパッケージＢにおいては最大の位置ずれを生じたサンプルでも位置ずれの大きさが0.08ｍｍであったのに対し、従来のパッケージにおいては最大の位置ずれを生じたサンプルの位置ずれの大きさは0.32ｍｍであり、本発明のパッケージＢの位置ずれの大きさは最大値で１／４に小さくなっていることが判明した。
【００４９】
なお、本発明は以上の発明を実施するための最良の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。例えば、枠体２の下面に設けられる凸部２ｂは、必ずしも図２に示されるように下面の中央部に設けられる必要はなく、枠体２の側部外側または内側によせて設けてもよい。また、本実施例では、半導体素子４がFETであるものを例としたが、半導体素子４が光半導体素子であってもよく、この場合には光半導体素子に入出力される光信号を伝送する光ファイバが枠体２の側部に取り付けられた構造とすればよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の半導体素子収納用パッケージの実施の形態の例を示す平面図である。
【図２】図１の半導体素子収納用パッケージのＸ−Ｘ’線における断面図である。
【図３】従来の半導体素子収納用パッケージの例を示す平面図である。
【図４】図３の半導体素子収納用パッケージのＹ−Ｙ’線における断面図である。
【符号の説明】
【００５１】
１：基体
１ａ：載置部
１ｂ：溝
１ｃ：突起
２：枠体
２ａ：取付部
２ｂ：凸部
３：入出力端子
３ａ：線路導体
４：半導体素子
５：蓋体
Ｂ：パッケージ
【図１】
2005072394.tif 000005
【図２】
2005072394.tif 000006
【図３】
2005072394.tif 000007
【図４】
2005072394.tif 000008