(57)【要約】【課題】  プリンタが待機状態にある場合に、短時間で印刷動作が再開可能な状態に復帰することができる印刷ヘッド駆動回路を提供する。【解決手段】  ＡＳＩＣからの駆動指令信号がＤＡＣ、バイアス電圧制御回路４１、充電制御回路６７に印加される。5Vの直流電源からバイアス電圧制御回路４１、抵抗３５を通じてコンデンサ３７に充電される。充電制御回路６７は半導体スイッチング素子６９をオンにし、42Vの直流電源から電流増幅器２３、急速充電用線路７１を通じてコンデンサ３７に充電される。急速充電用線路７１を通じた充電停止は、ＡＳＩＣから充電制御回路６７に印加される充電停止指令信号に従い、充電制御回路６７から半導体スイッチング素子６９に充電停止制御信号が印加されることで行われる。【選択図】        図２
2005313611.tif 000002
【特許請求の範囲】
【請求項１】
印刷ヘッドに設けられた、インクを吐出するためのノズルを駆動するノズル駆動手段と、
前記ノズル駆動手段に所定のバイアス電圧を出力するバイアス電圧出力手段と、
前記各ノズル駆動手段を駆動するための電圧を生成して出力する駆動電圧生成出力手段と、
前記駆動電圧生成出力手段へ駆動指令信号が出力されたとき、該駆動指令信号の出力に同期して前記バイアス電圧出力手段に第１の電圧で充電する第１の充電手段と、
前記駆動電圧生成出力手段へ駆動指令信号が出力されたとき、該駆動指令信号の出力に同期して前記バイアス電圧出力手段に前記第１の電圧よりも高い第２の電圧で充電する第２の充電手段と、
を備える印刷ヘッド駆動回路。
【請求項２】
請求項１記載の印刷ヘッド駆動回路において、
前記第２の電圧が、前記駆動電圧生成出力手段からの出力電圧である印刷ヘッド駆動回路。
【請求項３】
請求項１記載の印刷ヘッド駆動回路において、
前記駆動指令信号が、前記印刷ヘッドが待機状態から印刷動作を再開するに際して出力されるものである印刷ヘッド駆動回路。
【請求項４】
請求項１記載の印刷ヘッド駆動回路において、
前記第２の充電手段が、前記第１の充電手段による充電時間よりも短い充電時間で前記バイアス電圧出力手段に充電する印刷ヘッド駆動回路。
【請求項５】
請求項１記載の印刷ヘッド駆動回路において、
前記駆動電圧生成出力手段へ駆動停止信号が出力されたとき、該駆動停止信号の出力に同期して前記バイアス電圧出力手段による前記ノズル駆動手段へのバイアス電圧の出力を遮断する遮断手段、を更に備える印刷ヘッド駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷ヘッドの各部を駆動するための駆動回路に関する。
【背景技術】
【０００２】
従来、駆動すべき圧力発生素子（ピエゾ素子）の数が変動しても、ノズル開口からインクを安定的に吐出することができるようにすることを目的とした印刷ヘッドの駆動回路が提案されている。この印刷ヘッド駆動回路では、駆動信号出力回路においてダーリントン接続されたトランジスタのうち、後段のトランジスタのベースに対して、第１及び第２のスイッチング速度補正回路から補正電位印加用端子を介して所定の電位（補正電位）を印加して、後段のトランジスタのベースに対する電荷の補助的な注入或いは該ベースからの電荷の補助的な流出を行うことが可能である。その結果、補正電位印加用端子に印加した電位によって後段のトランジスタのスイッチング速度を任意に補正することが可能になる（例えば特許文献１参照）。
【特許文献１】特開2000-211126号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１は、従来の印刷ヘッド駆動回路の回路構成を示す。図１に記載の印刷ヘッド駆動回路では、各ノズル毎に備えられる複数個のピエゾ素子９（図１では、図示と説明の都合上、符号９で示した１個のピエゾ素子のみを記載）の容量よりも、各ピエゾ素子９にバイアス電圧を印加するための（電解）コンデンサ１５の容量の方がはるかに大きい。これは、各ピエゾ素子９には、例えば1μＦ以下の小容量のピエゾ素子が用いられているのに対して、（電解）コンデンサ１５には、例えば4000μＦ程度の大容量の（電解）コンデンサが用いられていることに由る。
【０００４】
このように、ピエゾ素子９の容量に比較して、はるかに大きい容量の（電解）コンデンサを、（電解）コンデンサ１５として使用する理由は、（例えば5Vの）直流電源から（例えば400μΩの）抵抗１３を通じて（電解）コンデンサ１５に充電される電圧が、（電解）コンデンサ１５からバイアス電圧として各ピエゾ素子９に印加されるためである。換言すれば、（電解）コンデンサ１５が蓄電池としての機能を果たしているために、大きな容量の（電解）コンデンサを（電解）コンデンサ１５として使用する必要があるからである。よって、（電解）コンデンサ１５の容量（4000μＦ）と、抵抗１３の抵抗値（400μΩ）との積によって決まる（ＣＲ）時定数が大きいので、（電解）コンデンサ１５からの出力電圧が、上記電源電圧（例えば5V）に達するまで充電するのに（例えば数秒程度を要し）時間がかかる。
図１に記載の印刷ヘッド駆動回路は、一旦駆動電源をオフにしてプリンタの印字動作を停止させた後、再び駆動電源をオンにしてプリンタに印字動作を再開させる場合には、上記直流電源から上記（電解）コンデンサ１５への充電に時間がかかったとしてもさほど問題ではない。プリンタは、通常、駆動電源が投入されてから印字動作が可能になるまで或る程度の時間を必要とするからである。しかし、プリンタが印字動作を継続している最中に、省電力などのため、一時的に5Vの直流電源から（電解）コンデンサ１５への給電を停止させてプリンタをスタンバイ状態（待機状態）にしたい場合がある。そのような場合、上記のように、（電解）コンデンサ１５の充電に時間がかかると、プリンタがスタンバイ状態から印字動作可能な状態に復帰するのに時間がかかるという問題点が生じる。
【０００５】
従って本発明の目的は、プリンタが待機状態にある場合に、短時間で印刷動作が再開可能な状態に復帰することができる印刷ヘッド駆動回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に従う印刷ヘッド駆動回路は、印刷ヘッドに設けられた、インクを吐出するためのノズルを駆動するノズル駆動手段と、上記ノズル駆動手段に所定のバイアス電圧を出力するバイアス電圧出力手段と、上記各ノズル駆動手段を駆動するための電圧を生成して出力する駆動電圧生成出力手段と、上記駆動電圧生成出力手段へ駆動指令信号が出力されたとき、その駆動指令信号の出力に同期して上記バイアス電圧出力手段に第１の電圧で充電する第１の充電手段と、上記駆動電圧生成出力手段へ駆動指令信号が出力されたとき、その駆動指令信号の出力に同期して上記バイアス電圧出力手段に上記第１の電圧よりも高い第２の電圧で充電する第２の充電手段と、を備える。
【０００７】
本発明に係る好適な実施形態では、上記第２の電圧が、上記駆動電圧生成出力手段からの出力電圧である。
【０００８】
上記とは別の実施形態では、上記駆動指令信号が、上記印刷ヘッドが待機状態から印刷動作を再開するに際して出力されるものである。
【０００９】
また、上記とは別の実施形態では、上記第２の充電手段が、上記第１の充電手段による充電時間よりも短い充電時間で上記バイアス電圧出力手段に充電する。
【００１０】
更に、上記とは別の実施形態では、上記駆動電圧生成出力手段へ駆動停止信号が出力されたとき、その駆動停止信号の出力に同期して上記バイアス電圧出力手段による上記ノズル駆動手段へのバイアス電圧の出力を遮断する遮断手段、を更に備える。
【発明の効果】
【００１１】
本発明によれば、プリンタが待機状態にある場合に、短時間で印刷動作が再開可能な状態に復帰することができる印刷ヘッド駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を、図面により詳細に説明する。
【００１３】
図２は、本発明の一実施形態に係る印刷ヘッド駆動回路の回路構成図である。
【００１４】
図２において、符号２１で示すＤ／Ａコンバータ（以下、「ＤＡＣ」と表記する）や前置増幅器と共に台形波電圧生成回路２５を構成する電力増幅器２３は、駆動電圧伝達線路２７を通じて印刷ヘッド２９側のアナログスイッチ３１やピエゾ素子３３に接続されている。電力増幅器２３は、ＮＰＮパワートランジスタ２３１と、ＰＮＰパワートランジスタ２３２とがプッシュ・プル接続されて構成されており、電力増幅器２３には、42Vの直流電源からの出力電圧が印加される。
【００１５】
台形波電圧生成回路２５は、ＡＳＩＣ（Application Specific Integrated Circuit）（図示しない）から上記ＤＡＣへ出力される駆動指令信号に従って台形波電圧を生成し、駆動電圧伝達線路２７を通じて該台形波電圧を印刷ヘッド２９へ出力する。台形波電圧生成回路２５は、ＡＳＩＣ（図示しない）から上記ＤＡＣへパワ−セーブ信号として論理レベル"Ｌ"の電圧信号が出力されると、上記台形波電圧の生成を停止する。
【００１６】
一方、ピエゾ素子３３には、抵抗３５及び（電解）コンデンサ３７から成るバイアス電圧供給回路３９が接続されている。このバイアス電圧供給回路３９には、ＡＳＩＣ（図示しない）からの指令信号（上述した駆動指令信号、又はパワーセーブ信号）に基づいて、5Vの直流電源から抵抗３５を通じた（電解）コンデンサ３７への充電、及び（電解）コンデンサ３７から抵抗３５を通じたアースへの放電を制御するための第１の充電手段、即ち、バイアス電圧制御回路４１（以下同じ）が接続されている。バイアス電圧制御回路４１は、抵抗４３、抵抗４５、ＮＰＮトランジスタ（以下、「ＴＲ」と略記する）４７、抵抗４９、抵抗５１、抵抗５３、ＰＮＰトランジスタ（以下、「ＴＲ」と略記する）５５、及びＴＲ５７を備える。抵抗４３、抵抗４５、ＴＲ４７、及び抵抗４９により第１のスイッチング回路を、抵抗５１、抵抗５３、ＴＲ５５、及びＴＲ５７により第２のスイッチング回路を、夫々構成する。
【００１７】
第１のスイッチング回路において、抵抗４３は、例えばＡＳＩＣ（図示しない）に接続されている制御信号伝送線路５９とＴＲ４７のベースとの間に、抵抗４５は、ＴＲ４７のベースとエミッタとの間に、抵抗４９は、5V電源とＴＲ４７のコレクタとの間に、夫々接続されている。ＴＲ４７は、そのベースに、抵抗４３を通じて制御信号伝送線路５９から上述した駆動指令信号として論理レベル"Ｈ"の電圧信号が印加されることによって、導通状態になる（ターンオンする）。
【００１８】
第２のスイッチング回路において、ＴＲ５５は、エミッタ側が5Vの直流電源に、コレクタ側がＴＲ５７のコレクタと（バイアス電圧供給回路３９の）抵抗３５に、ベースが抵抗５１に、夫々接続されている。また、ＴＲ５７は、コレクタ側がＴＲ５５のコレクタと（バイアス電圧供給回路３９の）抵抗３５に、ベース側が抵抗５３に、エミッタ側がアースに、夫々接続されている。抵抗５１は、（第１のスイッチング回路の）ＴＲ４７のコレクタと、ＴＲ５５のベースとの間に、抵抗５３は、（第１のスイッチング回路の）ＴＲ４７のコレクタと、ＴＲ５７のベースとの間に、夫々接続されている。ＴＲ５５は、上述した（第１のスイッチング回路の）ＴＲ４７の導通によって導通し、ＴＲ４７が非導通になることによって非導通になる。一方、ＴＲ５７は、ＴＲ４７が非導通になることによって導通し、ＴＲ４７が導通することによって非導通になる。
【００１９】
上記印刷ヘッド駆動回路は、上述した各部に加えて更に、制御信号伝送線路６５と、第２の充電手段、即ち、充電制御回路６７（以下同じ）と、半導体スイッチング素子６９と、急速充電用線路７１とを備える。
【００２０】
急速充電用線路７１は、電力増幅器２３の出力側と（電解）コンデンサ３７とを接続するもので、急速充電用線路７１には、半導体スイッチング素子６９が接続されている。半導体スイッチング素子６９は、充電制御回路６７から印加される充電制御信号によりオン／オフ動作する。半導体スイッチング素子６９がオン動作することによって、電力増幅器２３を通じて出力される台形波電圧が、急速充電用線路７１を通じて（電解）コンデンサ３７に供給される。なお、制御信号伝送線路６５は、制御信号伝送線路５９とは独立してＡＳＩＣ（図示しない）と充電制御回路６７との間を接続している。充電制御回路６７は、ＡＳＩＣ（図示しない）から制御信号伝送線路６５を通じて伝送される指令信号に従って、半導体スイッチング素子６９に充電制御信号を出力する。
【００２１】
上記構成において、印刷ヘッド２９による印字動作を実行させるために、ＡＳＩＣ（図示しない）から（台形波電圧生成回路２５の）ＤＡＣに対し、駆動指令信号が出力されると、これにより台形波電圧生成回路２５での台形波電圧の生成が開始され、印刷ヘッド２９が印字動作を開始する。その結果、駆動電圧伝達線路２７の電位、即ち、COM電位は中間電位（例えば略20V）を中心として上／下に変動する。一方、上記駆動指令信号は、上記ＤＡＣへの印加と同期してバイアス電圧制御回路４１にも印加される。抵抗４３を通じてＴＲ４７のベースに上記駆動指令信号が印加されると、ＴＲ４７が導通してＴＲ４７のコレクタ電位が略0Vになり、5V電源から抵抗４９、及びＴＲ４７を通じてアースに至る閉回路が形成される。
【００２２】
これによりＴＲ５５のベース電位が略0Vよりも抵抗５１の電圧降下分だけ高い電圧値にまで低下するので、ＴＲ５５が導通し、5V直流電源からＴＲ５５、及び抵抗３５を通じて（電解）コンデンサ３７に対して充電が行われる。ここでは、ＴＲ４７のコレクタ電位が略0Vになっているから、ＴＲ５７は非導通状態を維持する。
【００２３】
上記とは逆に、印刷ヘッド２９による印字動作を一時停止させるために、ＡＳＩＣ（図示しない）から（台形波電圧生成回路２５の）ＤＡＣに対し、パワーセーブ信号（つまり、論理レベル"Ｌ"の電圧信号）が出力されると、これにより台形波電圧生成回路２５での台形波電圧の生成が停止され、印刷ヘッド２９も印字動作を停止する。その結果、上記COM電位は略0Vになる。上記パワーセーブ信号は、上記ＤＡＣへの印加と同期してバイアス電圧制御回路４１にも印加される。抵抗４３を通じてＴＲ４７のベースに上記パワーセーブ信号が印加されると、ＴＲ４７が導通から非導通に切り替わり、ＴＲ４７のコレクタ電位が略0Vから5V直流電源の出力電圧（5V）より抵抗４９の電圧降下分を差し引いた値にまで上昇する。これにより、ＴＲ５５は導通から非導通に切り替わる。他方、ＴＲ５７のベース電位は、略0Vから5Vの直流電源の出力電圧（5V）より抵抗４９の電圧降下分と、抵抗５３の電圧降下分とを差し引いた値にまで上昇する。これにより、ＴＲ５７は、非導通から導通に切り替わり、（電解）コンデンサ３７から抵抗３５、及びＴＲ５７を通じてアースに至る閉回路が形成され、（電解）コンデンサ３７から、抵抗３５、及びＴＲ５７を通じてアースに対し、（電解）コンデンサ３７に蓄積されていた電荷が放電される。その結果、バイアス電位も、略0Vになる。
【００２４】
ここで、省電力などのため、5Vの直流電源から（電解）コンデンサ３７への給電を一時的に停止させてスタンバイ状態（待機状態）にしていたプリンタを、印字動作可能な状態に復帰させる場合には、ＡＳＩＣ（図示しない）から駆動指令信号（論理レベル"Ｈ"の電圧信号）が制御信号線路５９を通じてＤＡＣ、及びバイアス電圧制御回路４１に、また、制御信号線路６５を通じて充電制御回路６７に夫々印加される。これにより、5Vの直流電源からバイアス電圧制御回路４１、及び抵抗３５を通じて（電解）コンデンサ３７に充電が行われると共に、充電制御回路６７からの充電制御信号により半導体スイッチング素子６９がオン動作することで、42Vの直流電源から電流増幅器２３、及び急速充電用線路７１を通じてコンデンサ３７に充電が行われる。
【００２５】
コンデンサ３７に対する急速充電用線路７１を通じた充電の停止は、ＡＳＩＣ（図示しない）から制御信号伝送線路５９を通じて台形波電圧生成回路側にパワーセーブ信号（論理レベル"Ｌ"の電圧信号）が出力されるのとは別に行われる。即ち、急速充電用線路７１を通じた充電の停止は、ＡＳＩＣ（図示しない）から制御信号伝送線路６５を通じて充電制御回路６７に印加される充電停止指令信号に従い、充電制御回路６７から半導体スイッチング素子６９に充電停止制御信号が印加されることにより半導体スイッチング素子６９がオフ動作することで、停止する。
【００２６】
図３は、図２に記載の印刷ヘッド駆動回路の各部の動作を示すタイミングチャートである。
【００２７】
図３において、時間Ｔ１でＡＳＩＣ（図示しない）から台形波電圧生成回路、及びバイアス電圧制御回路４１に駆動指令信号８１が出力されると共に、ＡＳＩＣ（図示しない）から充電制御回路６７に充電制御信号８５が出力（オン）されると、COM電位８３は、0Vから一定の傾きをもって所定電位まで立ち上げる。一方、（電解）コンデンサ３７の充電電圧８７は、バイアス電圧制御回路４１を通じた5Vの直流電源からの充電と、電力増幅器２３、及び急速充電用線路７１を通じたＤＡＣからの台形波波形充電とにより予めプログラムされた所定の時間Ｔ２で一旦5Ｖを超えた後、時間Ｔ３で所定の立ち上がりである5Vになる。
【００２８】
時間Ｔ３では、充電制御信号８５がオフ（論理レベルが"Ｌ"）になる。時間Ｔ３以降は、充電制御信号８５が再びオンになることはない。次に、時間Ｔ４、Ｔ５、Ｔ６、及びＴ７では、COM電位は、台形波電圧生成回路から出力される台形波電圧の値に応じて上下に変動する。そして、時間Ｔ８で、ＡＳＩＣ（図示しない）から台形波電圧生成回路、及びバイアス電圧制御回路４１に、パワーセーブ信号（論理レベル"Ｌ"）が出力されると、COM電位は直ちに0Vになり、（電解）コンデンサ３７の充電電圧の方は、時間Ｔ８から所定時間経過後の時間Ｔ９で0Vになる。
【００２９】
以上、本発明の好適な実施形態を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施形態にのみ限定する趣旨ではない。本発明は、他の種々の形態でも実施することが可能である。
【図面の簡単な説明】
【００３０】
【図１】従来の印刷ヘッド駆動回路の回路構成図。
【図２】本発明の一実施形態に係る印刷ヘッド駆動回路の回路構成図。
【図３】図２に記載の印刷ヘッド駆動回路の各部の動作を示すタイミングチャート。
【符号の説明】
【００３１】
２１  Ｄ／Ａコンバータ（ＤＡＣ）、前置増幅器
２３  電力増幅器
２３１  ＮＰＮパワートランジスタ
２３２  ＰＮＰパワートランジスタ
２５  台形波電圧生成回路
２７  駆動電圧伝達線路
２９  印刷ヘッド
３１  アナログスイッチ
３３  ピエゾ素子
３５  抵抗
３７  （電解）コンデンサ
３９  バイアス電圧供給回路
４１  バイアス電圧制御回路
４３、４５、４９、５１、５３  抵抗
４７、５７  ＮＰＮトランジスタ（ＴＲ）
５５  ＰＮＰトランジスタ（ＴＲ）
５９，６５  制御信号伝送線路
６７  充電制御回路６７
６９  半導体スイッチング素子
７１  急速充電用線路
【図１】
2005313611.tif 000003
【図２】
2005313611.tif 000004
【図３】
2005313611.tif 000005