(57)【要約】【課題】  表示データを記憶する記憶素子を備えた第１の表示部と、当該第１の表示部と階調特性の異なる第２の表示部とを備える液晶表示装置を提供する。【解決手段】    液晶表示装置１は、透過型表示部１１と、ＳＲＡＭを内蔵した反射型表示部１２とを備える表示パネル２と、１フレーム周期内において、透過型表示部１１と反射型表示部１２へ走査信号を出力するゲートドライバー５と、１走査周期内で透過型表示部１１と反射型表示部１２へ表示信号を連続して出力する信号線ドライバー６と、ＳＲＡＭ極性制御信号に基づいて、ＳＲＡＭの極性を制御する制御信号を反射型表示部１２のＳＲＡＭに供給するＳＲＡＭ極性反転回路７と、Ｖｃｏｍ・Ｖｃｓ制御信号に基づいて、対向電極電位Vcomと、蓄積容量線電位Vcsを制御するＶｃｏｍ・Ｖｃｓ駆動回路８とを備える。【選択図】  図１
2005148453.tif 000002
【特許請求の範囲】
【請求項１】
光透過方式で画像を表示する第１の表示部と、
表示信号を記憶する記憶素子が付設され、光反射方式で画像を表示する第２の表示部と、
を備えることを特徴とする液晶表示装置。
【請求項２】
前記第１の表示部と前記第２の表示部は互いに交差する複数の信号線と複数の走査線の各交点付近に画素電極がマトリクス状に配置され、
１フレーム周期内において、前記第１の表示部と、前記第２の表示部とへ走査信号を出力する走査信号制御手段と、
前記第１の表示部と、前記第２の表示部とへ表示信号を出力する表示信号制御手段と、
前記記憶素子からの表示信号で画像を表示する際に、当該記憶素子の極性を反転させる極性反転信号を出力する記憶素子極性制御手段と、
前記記憶素子へ電力を供給する電源制御手段と、
を備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記電源制御手段から前記記憶素子への電源配線は、その配線長が最短となるよう前記第２の表示部の一辺から敷設することを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記記憶素子極性制御手段から前記記憶素子への極性制御配線は、前記信号線、または前記走査線との間で寄生容量が発生するよう敷設することを特徴とする請求項２乃至請求項３に記載の液晶表示装置。
【請求項５】
前記走査信号制御手段は、１フレーム周期内において、前記第１の表示部へ供給する走査信号と、前記第２の表示部へ供給する走査信号とのいずれか一方を選択して出力または両方を出力し、
前記表示信号制御手段は、前記第１の表示部に供給する表示信号と、前記第の表示部に供給する表示信号を１走査周期内で連続して出力することを特徴とする請求項２乃至請求項４に記載の液晶表示装置。
【請求項６】
前記表示信号制御手段は、前記走査信号制御手段が前記第１の表示部へ供給する走査信号と、前記第２の表示部へ供給する走査信号とのいずれか一方を選択して出力する場合は、選択されなかった表示部への表示信号をオフに固定することを特徴とする請求項５に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタを用いた液晶表示装置に関する。
【背景技術】
【０００２】
昨今のＩＴ技術の飛躍的な発展に伴い、携帯電話等の情報端末でも高精細なカラー画像を表示でき、小型、軽量、薄型かつ低消費電力の液晶表示装置を備えるようになっている。
【０００３】
例えば、日本の折りたたみ式の携帯電話では、メインディスプレイとサブディスプレイの２つの液晶パネルを備えている。このような２つの液晶パネルを備えるものには、メインディスプレイとサブディスプレイで同じ特性の液晶パネルを使用している場合は、駆動用のドライバー回路を１つ備え、メインディスプレイとサブディスプレイで異なる特性の液晶パネルを使用している場合には駆動用のドライバー回路を２つ備えている。
【０００４】
このうちメインディスプレイとサブディスプレイ、異なる特性を持つ２つの液晶表示パネルを１つのドライバーで駆動すること、１つのドライバーで２つの液晶表示パネルに連続して信号の書き込みを行うことは非常に難しい。
【０００５】
例えば、反射型と透過型というような組み合わせになると、液晶のγ特性（階調の特性）が異なってくるので、そのためγ補正用の電源を切り替える必要があり、メインディスプレイとサブディスプレイを同時に駆動することは非常に困難であった。
【０００６】
ところで、海外では表示パネルを１つ備えたスティック型の携帯電話が主流であり、その液晶パネルは通常の表示を行い、待ち受け状態として低消費電力でアンテナ表示や時計の表示を行っている。
【０００７】
例えば、特許文献１のように、１つの液晶パネルを反射型表示部分と透過型表示部分とで構成し、通常の表示を行う場合は、透過型表示部分に表示し、待ち受け状態の場合には、反射型表示部分に表示し、バックライトを必要とせず良好な視認性の確保と低消費電力を実現している。
【０００８】
一方、さらなる省電力化を目的として、特許文献２のように、表示パネルの全面または一部（サブディスプレイ）にＳＲＡＭを内蔵して、待ち受け状態の場合には、このＳＲＡＭに記憶されたデータで表示を行う液晶表示装置もある。用途としては、例えば、表示パネルの一部にカレンダーや時計の表示を行うなど、頻繁に表示を切り替える必要が無いものが多い。
【０００９】
また、サブディスプレイがＳＲＡＭ駆動で白黒２階調表示を行うものであれば、その性質上、階調を補正する必要が無く、メインディスプレイとサブディスプレイで特性が異なっていてもγ補正用の電源を切り替える必要がないという利点がある。
【００１０】
ところが、従来は通常表示からＳＲＡＭ表示に切り替える場合に、一旦白または黒といった特定の画面表示するデータをメインディスプレイに供給し、次のフレーム周期でＳＲＡＭへの２値データを供給しており、非常に複雑な制御を行っていた。また、ＳＲＡＭを内蔵する分、配線が複雑になるために、ＳＲＡＭへの電源配線にノイズが発生し誤動作の原因となっていた。
【００１１】
また、近年、特に液晶表示装置のさらなる小型化、省電力化が要望される中で、特性の異なる２つの表示部を備え、さらにＳＲＡＭを内蔵し、上記の様々な問題点を解決した液晶表示装置は無かった。
【特許文献１】特開２００２−３０３８６３公報
【特許文献２】特開２００２−１６９１３６公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上記事情に鑑みてなされたものであり、表示データを記憶する記憶素子を備えた第２の表示部と、当該第２の表示部と階調特性の異なる第１の表示部とを備える液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の目的を達成するために、請求項１に記載の発明である液晶表示装置は、光透過方式で画像を表示する第１の表示部と、表示信号を記憶する記憶素子が付設され、光反射方式で画像を表示する第２の表示部と、を備えることを特徴とする。なお、本願における光透過方式は半透過方式を含むものとする。
【００１４】
また、請求項２に記載の発明である液晶表示装置は、前記第１の表示部と前記第２の表示部は互いに交差する複数の信号線と複数の走査線の各交点付近に画素電極がマトリクス状に配置され、１フレーム周期内において、前記第１の表示部と、前記第２の表示部とへ走査信号を出力する走査信号制御手段と、前記第１の表示部と、前記第２の表示部とへ表示信号を出力する表示信号制御手段と、前記記憶素子からの表示信号で画像を表示する際に、当該記憶素子の極性を反転させる極性反転信号を出力する記憶素子極性制御手段と、前記記憶素子へ電力を供給する電源制御手段とを備えることを特徴とする。
【００１５】
また、請求項３に記載の発明である液晶表示装置は、請求項２に記載の液晶表示装置であって、前記電源制御手段から前記記憶素子への電源配線は、その配線長が最短となるよう前記第２の表示部の一辺から敷設することを特徴とする。
【００１６】
また、請求項４に記載の発明である液晶表示装置は、請求項２乃至請求項３に記載の液晶表示装置であって、前記記憶素子極性制御手段から前記記憶素子への極性制御配線は、前記信号線、または前記走査線との間で寄生容量が発生するよう敷設することを特徴とする。
【００１７】
また、請求項５に記載の発明である液晶表示装置は、請求項２乃至請求項４に記載の液晶表示装置であって、前記走査信号制御手段は、１フレーム周期内において、前記第１の表示部へ供給する走査信号と、前記第２の表示部へ供給する走査信号とのいずれか一方を選択して出力または両方を出力し、前記表示信号制御手段は、前記第１の表示部に供給する表示信号と、前記第の表示部に供給する表示信号を１走査周期内で連続して出力することを特徴とする。
【００１８】
また、請求項６に記載の発明である液晶表示装置は、請求項５に記載の液晶表示装置であって、前記表示信号制御手段は、前記走査信号制御手段が前記第１の表示部へ供給する走査信号と、前記第２の表示部へ供給する走査信号とのいずれか一方を選択して出力する場合は、選択されなかった表示部への表示信号をオフに固定することを特徴とする。
【発明の効果】
【００１９】
記憶素子を備えた第１の表示部と、当該第１の表示部と階調特性の異なる第２の表示部とを備え、待ち受け状態のように画像を頻繁に表示する必要の無い時は、記憶素子に記憶された表示信号で表示を行うことで、さらなる省電力化を図ることができる。
【００２０】
また、電源配線は配線長が最短となるよう第２の表示部の一辺から敷設することで、配線抵抗値を低くすることが可能になり、記憶素子の極性反転時に生じる電源電圧変動を抑制することが可能となる。
【００２１】
極性制御配線は、信号線、または走査線との間で寄生容量が発生するよう敷設することで、極性反転信号の変化が緩やかになり、発生するノイズを小さく抑制することが可能となる。
【００２２】
また、第１の表示部へ供給する走査信号と、第２の表示部へ供給する走査信号とのいずれか一方または両方を出力可能にすることで、複雑であった画像表示の制御を簡略化することが可能となり、また、制御が簡素になるため省電力化を図ることも可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態について、図１〜図１０を用いて説明する。
【００２４】
本実施形態における液晶表示装置１は、図１に示すように、アクティブマトリックス型の液晶表示パネル２、表示コントローラー３、ＤＣ／ＤＣコンバーター４、ゲートドライバー５、信号線ドライバー６、ＳＲＡＭ極性反転回路７、およびＶｃｏｍ・Ｖｃｓ駆動回路８を備える。
【００２５】
液晶表示パネル２は、バックライトを利用し、裏側から光を透過させて表示を行う透過型表示部１１と、外光を反射させて表示を行う反射型表示部１２とから構成される。この表示パネル２は、主にガラス等の光透過性基板と、光透過性基板上で互いに平行に及び等間隔に配列した信号線と、それら信号線に直交して配列した走査線と、それぞれ信号線と走査線との交点近傍に配置された画素ＴＦＴ、画素電極とで構成される。
【００２６】
例えば、ディスプレイの主要表示部分を透過型表示部１１、ディスプレイの下部または上部の一部を反射型表示部１２として１つの液晶表示パネル２を構成しても良いし、また、本発明を携帯電話のような２画面を有する機器に適用する場合においては、メインディスプレイを透過型表示部１１、サブディスプレイ（背面側）を反射型表示部１２として２つの表示部を有する液晶表示パネル２を構成しても良い。
【００２７】
なお、図１は、反射型表示部１２が信号線ドライバー６の対向する側に設けられている液晶表示装置１Ａであり、図２は、反射型表示部１２が信号線ドライバー６と同じ側に設けられている液晶表示装置１Ｂである。一般的には、諸々の配線を表示パネル２の一方から敷設する方が望ましい。
【００２８】
表示コントローラー３は、表示信号、Ｘドライバー制御信号、およびクロック信号を信号線ドライバー６に供給する機能、Ｙドライバー制御信号、およびクロック信号をゲートドライバー５に供給する機能、ＤＣＤＣ制御信号をＤＣ／ＤＣコンバーター４に供給する機能、ＳＲＡＭ極性制御信号をＳＲＡＭ極性反転回路７に供給する機能、Ｖｃｏｍ・Ｖｃｓ制御信号をＶｃｏｍ・Ｖｃｓ駆動回路８に供給する機能を有する。
【００２９】
また、ＤＣ／ＤＣコンバーター４は、表示コントローラー３から供給されるＤＣＤＣ制御信号に基づいて、各部が必要とする電源電圧を印加する機能を有する。
【００３０】
ゲートドライバー５は、各ゲート回路線（走査線）に接続され、表示コントローラー３から供給されるクロック信号とＹドライバー制御信号に基づいて、画素ＴＦＴのゲート回路電極にアドレス信号を供給し、画素ＴＦＴのオン／オフを制御する機能を有する（詳細については後述）。
【００３１】
信号線ドライバー６は、各信号線に接続され、表示コントローラー３から供給されるクロック信号とＸドライバー制御信号に基づいて、画素ＴＦＴのソース電極に表示信号を供給する機能を有する。
【００３２】
ＳＲＡＭ極性反転回路７は、表示コントローラー３から供給されるＳＲＡＭ極性制御信号に基づいて、ＳＲＡＭの極性を制御する制御信号（SPOL1、SPOL2）を反射型表示部１２のＳＲＡＭに供給する機能を有する。
【００３３】
Ｖｃｏｍ・Ｖｃｓ駆動回路８は、表示コントローラー３から供給されるＶｃｏｍ・Ｖｃｓ制御信号に基づいて、対向電極電位Vcomと、蓄積容量線電位Vcsを制御する機能を有する。
【００３４】
また、液晶表示パネル２の反射型表示部１２は、図３に示すように、１つの画素は、画素ＴＦＴ（Qsig）、液晶層（LC）、蓄積容量（Csig）の他にＳＲＡＭが付設される。ＳＲＡＭは、スイッチング素子Ｑ１〜Ｑ７から構成され、スイッチング素子Ｑ２およびＱ５、スイッチング素子Ｑ１およびＱ４はそれぞれインバータＡおよびインバータＢを構成し、２値データ（HighまたはLow）を保持する。
【００３５】
また、スイッチング素子Ｑ３はゲート回路線に接続され、信号線に供給される表示信号のＳＲＡＭへの保持の制御を行う。また、スイッチング素子Ｑ６のゲート電極には、制御信号SPOL1が供給され、スイッチング素子Ｑ７のゲート電極には、制御信号SPOL2が供給される。ＳＲＡＭに保持されている表示信号で画像を表示する時（ＳＲＡＭ駆動時）には、スイッチング素子Ｑ６、Ｑ７を１フレーム毎に交互にオン／オフすることによって、ＳＲＡＭに保持されている表示信号を液晶層（LC）に供給する。
【００３６】
具体的には、次のような動作となる。まず、ＳＲＡＭへの２値データの書き込み時においては、スイッチング素子Ｑ６をオン、スイッチング素子Ｑ７をオフし、画素ＴＦＴ（Qsig）とスイッチング素子Ｑ３を所定の周期でオン／オフすると、ＳＲＡＭに２値データが保持される。
【００３７】
また、ＳＲＡＭ駆動時においては、画素ＴＦＴ（Qsig）をオフ、スイッチング素子Ｑ３をオンに固定する。また、スイッチング素子Ｑ６とスイッチング素子Ｑ７を１フレーム毎に交互にオン／オフして、２値データを出力する。例えば、スイッチング素子Ｑ６がオン、スイッチング素子Ｑ７がオフとなるフレームでは、インバータＢで極性反転された２値データがノードａから出力され、スイッチング素子Ｑ６がオフ、スイッチング素子Ｑ７がオンとなるフレームでは、インバータＡで極性反転された２値データがノードｂから出力される。このようにＳＲＡＭを駆動することで、交流駆動で白／黒の２値表示を行うことができる。
【００３８】
ＳＲＡＭへ制御信号SPOL1、SPOL2を供給する配線、および電源配線は、その配線を長く引き回すと、電気抵抗が高くなり、また、ノイズの影響を受けやすくなる。図４に、ＳＲＡＭ駆動時のタイミングチャートを示す。各画素を駆動するための配線は相互に交差することになるが、交差している配線間に寄生する寄生容量によって電位の変動が起こってしまう。ＳＲＡＭ駆動時には、図４に示すように、制御信号SPOL1、SPOL2がHighからLow、LowからHighに変化する時に、ＳＲＡＭの電源電圧ＳＶＤＤにノイズ（図４中、（１）と（２）の実線部）が発生する。
【００３９】
これは誤動作の原因となるため、電源電圧ＳＶＤＤを供給する電源配線は、液晶表示パネル２のＳＲＡＭを内蔵している側から可能な限り短くなるように敷設することが望ましい。また、制御信号SPOL1、SPOL2は急峻にHighからLow、LowからHighに変化すると（図４中、（３）と（４）の実線部）、電源電圧ＳＶＤＤに大きなノイズが発生するが、制御信号SPOL1、SPOL2の変化が緩やか（図４中、（３）と（４）の破線部）であれば発生するノイズも小さくなる（図４中、（１）と（２）の破線部）。従って、制御信号の変化を緩やかにするために、制御信号線は、寄生容量が発生するよう液晶表示パネル２内を長く敷設することが望ましい。
【００４０】
このように、１つのゲートドライバー５で、透過型表示部１１と反射型表示部１２との駆動を行う場合には、透過型表示部１１と反射型表示部１２の両者を駆動するアドレス信号を個別に出力して、両者に対応した表示信号がそれぞれの画素ＴＦＴに供給されるようにしなければならない。そのため、ゲートドライバー５は、図５に示すように、シフトレジスタ２１、イネーブル回路２３ａ、イネーブル回路２３ｂ、およびレベルシフト部２２とから構成される。
【００４１】
シフトレジスタ２１は、スタート信号（YST）とクロック信号（YCK）に基づいて、レジスタをシフト動作させ、ゲート線に供給するアドレス信号を順次出力する機能を有する。
【００４２】
また、レベルシフト部２２は、アドレス信号を、画素ＴＦＴを駆動可能な電圧レベルにレベルシフトする機能を有する。
【００４３】
また、イネーブル回路２３ａおよびイネーブル回路２３ｂは、図６に示すように、ＡＮＤゲート回路A1〜A4、ＯＲゲート回路O1〜O2、およびＮＯＴゲート回路N1によって構成される。これらイネーブル回路２３ａおよびイネーブル回路２３ｂは、出力開放信号（OE）、同期信号（GON）、およびＳＲＡＭ書き込み制御信号に基づいて、アドレス信号の出力制御を行う機能を有する。なお、図６に示す論理回路の構成は、単なる一例であって、同様の出力制御を行うことができるものであれば、特にその回路構成は限定しない。
【００４４】
図６に示す回路構成において、出力遮断信号（OE）はＡＮＤゲート回路A1、A2にそれぞれ供給され、強制出力信号（GON）はＯＲゲート回路O1、O2にそれぞれ供給される。また、ＳＲＡＭ書き込み制御信号はＡＮＤゲート回路A3、A4にそれぞれ供給されるが、ＡＮＤゲート回路A3へ供給されるＳＲＡＭ書き込み制御信号は、ＮＯＴゲート回路N1によって反転される。
【００４５】
以下の説明は、図２に示す液晶表示装置Bにおいて、反射型表示部１２から透過型表示部１１の方向に向かって走査する場合について、図６に示すゲートドライバーの動作の説明である。
【００４６】
ＳＲＡＭへの書き込み時におけるＳＲＡＭ書き込み制御信号がHighである場合は、イネーブル回路２３ｂの出力はＡＮＤゲート回路A4によって遮断され、透過型表示部１１へのアドレス信号は供給されない。また、ＳＲＡＭ書き込み制御信号がLowである場合は、イネーブル回路２３ａの出力はＡＮＤゲート回路A3によって遮断され、反射型表示部１２へのアドレス信号は供給されないことになる。
【００４７】
従って、図６に示すようなゲートドライバー５を有する液晶表示装置１では、透過型表示部１１に表示信号を供給する場合は、ＳＲＡＭ書き込み制御信号をLowにすると共に、図７に示すように、ＳＲＡＭ用のデータを“０”（ノーマリホワイトの表示パネルの印加電圧０V状態の白を表示）に固定し、透過型表示部１１用のデータのみを表示信号に乗せ出力する。また、反射型表示部１２に表示信号を供給する場合（例えば、透過型表示部１１はオフ状態）は、ＳＲＡＭ書き込み制御信号をHighにすると共に、図８に示すように、透過型表示部１１用のデータを“０”（白を表示）に固定し、ＳＲＡＭ用のデータのみを表示信号に乗せ出力する。
【００４８】
このように反射型表示部１２と透過型表示部１１への表示信号を別々のタイミングで供給することで、１つのゲートドライバー５で反射型表示部１２と透過型表示部１１とを１フレーム周期内で個別に駆動することが可能となる。
【００４９】
また、１つのゲートドライバー５で反射型表示部１２と透過型表示部１１とを同時に駆動する場合には、イネーブル回路２４ａおよびイネーブル回路２４ｂは、図９に示すように、ＡＮＤゲート回路A1〜A4、ＯＲゲート回路O1〜O4、およびＮＯＴゲート回路N1によって構成される。これらイネーブル回路２４ａおよびイネーブル回路２４ｂは、出力遮断信号（OE）、強制出力信号（GON）、ＳＲＡＭ書き込み制御信号、およびＳＲＡＭ・通常連続書き込み制御信号に基づいて、アドレス信号の出力制御を行う機能を有する。なお、図９に示す論理回路の構成は、単なる一例であって、同様の出力制御を行うことができるものであれば、特にその回路構成は限定しない。また、ＳＲＡＭ・通常連続書き込み制御信号とは、反射型表示部１２と透過型表示部１１とに連続して表示信号を供給する場合に出力される制御信号である。
【００５０】
図９に示す回路構成において、出力遮断信号（OE）はＡＮＤゲート回路A1、A2にそれぞれ供給され、強制出力信号（GON）はＯＲゲート回路O1、O2にそれぞれ供給される。また、ＳＲＡＭ書き込み制御信号とＳＲＡＭ・通常連続書き込み制御信号とはＯＲゲート回路O3、O4にそれぞれ供給されるが、ＯＲゲート回路O3へ供給されるＳＲＡＭ書き込み制御信号は、ＮＯＴゲート回路N1によって反転される。
【００５１】
反射型表示部１２と透過型表示部１１とを同時に駆動する場合におけるＳＲＡＭ・通常連続書き込み制御信号がHighであるとすると、ＳＲＡＭ書き込み制御信号がHighまたはLowのいずれであっても、ＯＲゲート回路O3およびＯＲゲート回路O4の出力は両方ともHighになり、反射型表示部１２と透過型表示部１１の両方へアドレス信号が供給される。
【００５２】
また、ＳＲＡＭ・通常連続書き込み制御信号がLowである場合は、図６に示すイネーブル回路２３ａおよびイネーブル回路２３ｂと等価になるので、ＳＲＡＭ書き込み制御信号がHighである場合は、イネーブル回路２４ｂの出力はＡＮＤゲート回路A4によって遮断され、透過型表示部１１へのアドレス信号は供給されない。また、ＳＲＡＭ書き込み制御信号がLowである場合は、イネーブル回路２４ａの出力はＡＮＤゲート回路A3によって遮断され、反射型表示部１２へのアドレス信号は供給されないことになる。
【００５３】
従って、図９に示すようなゲートドライバー５を有する液晶表示装置１では、透過型表示部１１と反射型表示部１２に表示信号を供給する場合は、ＳＲＡＭ・通常連続書き込み制御信号をHighにすると共に、図１０に示すように、反射型表示部１２用のデータと透過型表示部１１用のデータを表示信号に乗せ出力する。
【００５４】
このように反射型表示部１２と透過型表示部１１への表示信号をあわせて供給することで、１つのゲートドライバー５で反射型表示部１２と透過型表示部１１とを１フレーム周期内で同時に駆動することが可能となる。
【００５５】
なお、本実施形態においては、各画素に付設される記憶素子としてＳＲＡＭを示しているが、これに限定されるものではなく、ＤＲＡＭ等であっても良い。
【図面の簡単な説明】
【００５６】
【図１】液晶表示装置Ａの機能構成図である。
【図２】液晶表示装置Ｂの機能構成図である。
【図３】反射型表示部の１画素の回路構成を示す図である。
【図４】ＳＲＡＭ駆動時の制御信号SPOL1、SPOL2と電源電圧ＳＶＤＤのタイミングチャートである。
【図５】ゲート回路ドライバーの機能構成図である。
【図６】イネーブル回路ａ、ｂの論理回路の構成図である。
【図７】ＳＲＡＭ用表示信号と透過型表示部用表示信号の関係を示すタイミングチャートである。
【図８】ＳＲＡＭ用表示信号と透過型表示部用表示信号の関係を示すタイミングチャートである。
【図９】イネーブル回路ａ、ｂの論理回路の構成図である。
【図１０】ＳＲＡＭ用表示信号と透過型表示部用表示信号の関係を示すタイミングチャートである。
【符号の説明】
【００５７】
１Ａ、Ｂ  液晶表示装置
２  表示パネル
３  表示コントローラー
４  ＤＣ／ＤＣコンバーター
５  ゲート回路ドライバー
６  信号線ドライバー
７  ＳＲＡＭ極性反転回路
８  Ｖｃｏｍ・Ｖｃｓ駆動回路
１１  透過型表示部
１２  反射型表示部
２１  シフトレジスタ
２２  レベルシフト部
２３ａ、ｂ  イネーブル回路
２４ａ、ｂ  イネーブル回路
A1〜A4  ＡＮＤゲート回路
O1〜O4  ＯＲゲート回路
N1  ＮＯＴゲート回路
【図１】
2005148453.tif 000003
【図２】
2005148453.tif 000004
【図３】
2005148453.tif 000005
【図４】
2005148453.tif 000006
【図５】
2005148453.tif 000007
【図６】
2005148453.tif 000008
【図７】
2005148453.tif 000009
【図８】
2005148453.tif 000010
【図９】
2005148453.tif 000011
【図１０】
2005148453.tif 000012