(57)【要約】【課題】モータを速度制御と位相制御を合成して確実に回転制御するようにし、起動特性を改善することができる、優れた速度制御回路を提供することを目的とする。【解決手段】回転数ロック信号ＬＤが出力されていない間は、位相制御回路の出力を、ファースト信号が出力されている間は、最大位相進み信号Ａｄを出力し、スロー信号が出力されている間は、最大位相遅れ信号Ｄｅを出力し、それぞれ重み付けして合成し、合成回路の出力によって、モータの回転を制御することを特徴とする速度位相制御回路としたものである。本構成によって、起動時の制御不足を無くすことが出来、そして高速回転から減速する場合の減速不足を無くすことが出来る、更に回転数ロックする瞬間においても、制御の不安定性を無くすことが出来る。【選択図】図１
2005333694.tif 000002
【特許請求の範囲】
【請求項１】
モータの回転に応じた回転検知信号から基準クロックに同期したトリガパルスを発生するトリガパルス発生回路と、前記基準クロックをカウントし、カウント値が設定値に達した時にカウント終了信号を出力するカウンタと、前記トリガパルス及び前記カウント終了信号に基づいて、前記モータが設定回転数より速く回転したことを示すファースト信号又は前記モータが設定回転数より遅く回転したことを示すスロー信号を出力する速度制御回路と、前記ファースト信号及びスロー信号が一定範囲内にある時に回転数ロック信号を出力する回転数ロック検出回路と、前記モータが設定回転数で回転することを示す回転位相基準信号と前記回転検知信号との位相差に基づいて、前記モータの位相が進んだことを示す位相進み信号又は前記モータの位相が遅れたことを示す位相遅れ信号を出力する位相制御回路と、前記速度制御回路の出力と前記位相制御回路の出力とを合成する合成回路とを備え、前記合成回路は、前記回転数ロック信号が出力されている間は、速度制御回路の出力と前記位相制御回路の出力を、それぞれ重み付けして合成し、前記回転数ロック信号が出力されていない間は、前記速度制御回路のファースト信号、スロー信号に応じて、前記位相制御回路の出力をファースト信号が出力されている間は、最大位相進み信号を出力し、スロー信号が出力されている間は、最大位相遅れ信号を出力し、それぞれ重み付けして合成し、前記合成回路の出力によって、前記モータの回転を制御することを特徴とする速度位相制御回路。
【請求項２】
前記回転検知信号が入力されて、回転位相基準信号が入力されない場合には、位相進み信号が出力され、前記回転位相基準信号が入力され、回転検知信号が入力されない場合は、位相遅れ信号が出力される位相比較器である請求項１記載の速度位相制御回路。
【請求項３】
前記回転数ロック信号が出力されてから、前記基準クロックを前記トリガパルス発生回路より発生するトリガパルスを基準として分周をスタートする分周器と前記分周器の出力を回転位相基準信号とし、前記位相進み信号、位相遅れ信号を出力する位相制御回路である請求項１記載の速度位相制御回路。
【請求項４】
前記カウンタがカウント数を可変できるプログラマブルカウンタであり、前記分周器が分周数を可変できるプログラマブル分周器である請求１記載の速度位相制御回路。
【請求項５】
外部から入力される回転基準信号を前記基準クロックにてカウントする基準検出カウンタのカウント数にて、前記プログラマブルカウンタのカウント数を設定するカウンタであり、プログラマブル分周器の分周数を設定する分周器である請求項４記載の速度位相制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はモータ制御回路において、モータの回転速度及び回転位相を制御する速度位相制御回路に関するものである。
【背景技術】
【０００２】
従来のモータ制御回路をブロック図を参照して説明する。
【０００３】
図６に示す速度位相制御回路は、モータの回転に応じた回転検知信号から基準クロックに同期したトリガパルスを発生するトリガパルス発生回路２と、前記基準クロックをカウントし、カウント値が設定値に達した時にカウント終了信号を出力するカウンタ１６、１７と、前記トリガパルス及び前記カウント終了信号に基づいて、前記モータが設定回転数より速く回転したことを示すファースト信号又は前記モータが設定回転数より遅く回転したことを示すスロー信号を出力する速度制御回路１５と、前記モータが設定回転数で回転することを示す位相基準信号と前記回転検知信号との位相差に基づいて、前記モータの位相が進んだことを示す進み信号又は前記モータの位相が遅れたことを示す遅れ信号を出力する位相制御回路１８と、前記速度制御回路１５の出力と前記位相制御回路１８の出力を常に合成する合成回路２１とを備え、前記モータの回転を制御するモータ制御回路としている（例えば特許文献１参照）。
【０００４】
また、図７において、前記ファースト信号及びスロー信号が一定範囲内にある時に回転数ロック信号を出力する回転数ロック検出回路３１を備え、位相制御回路１８が回転数ロック信号を出力しない間は位相制御回路１８から出力される位相進み信号及び位相遅れ信号を出力しない合成回路２１を備え、前記モータの回転を制御するモータ制御回路としている（例えば特許文献２参照）。
【０００５】
また、図８において、起動時において基準回転速度に達するまでの間は、速度誤差信号を駆動制御信号とし、基準回転速度に達した後は、前記速度誤差信号と位相誤差信号とを合成して駆動制御信号とするように構成されたモータ制御回路であって、基準回転速度に達した後前記位相制御回路１１２が前記モータの回転位相の制御を開始する際に、前記回転位相の最初の位相基準を、前記モータの回転位相制御を開始する直後に到来すべきＦＧ信号のエッジの時刻に設定する位相基準設定回路１２０を備えて、前記モータの回転を制御するモータ制御回路としている（例えば特許文献３参照）。
【特許文献１】特許第２７３５９０４号公報（第８頁、図１）
【特許文献２】特開平０７−２１３０８６号公報（第５頁、図１）
【特許文献３】特許第３３６１４２０号公報（第６頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の構成では、図３の位相制御出力カーブの破線に示す、ノコギリ状の出力を示す為、起動時及び高速回転から減速する場合に、回転数ロック範囲から外れた範囲において、位相制御出力が大きく変化し、制御が不安定となる。
【０００７】
また、回転数ロックするまでの間、位相制御出力がない状態から、回転数ロック信号により、位相制御出力を合成して制御を行う為、起動時の加速不足及び高速回転から減速する場合の減速不足と、回転数ロック信号が出力されると共に合成される時の位相制御回路の位相制御出力を合成する場合、低速回転から回転数ロック範囲に入る場合は、最大位相遅れ信号から合成され、高速回転から回転数ロック範囲に入る場合は、最大位相進み信号
から合成される為、その瞬間に制御が不安定となる課題があった。
【０００８】
本発明は、このような従来の課題を解決するものであり、回転数ロックするまでの間、位相制御回路からの位相制御出力を速度制御回路から出力される、スロー信号及びファースト信号に応じて、前記位相制御回路の位相制御出力をスロー信号が出力されている間は、位相遅れ信号を出力することにより、起動時の制御不足を無くすことが出来る。そしてファースト信号が出力されている間は、位相進み信号を出力することにより、高速回転から減速する場合の減速不足を無くすことが出来る。
【０００９】
更に回転数ロックする瞬間においては、起動時であれば最大位相遅れ信号から徐々に合成され、逆に高速回転から減速する場合であれば、位相進み信号から徐々に合成され、よって位相制御回路の位相制御出力を合成する瞬間による、制御の不安定性を無くすことが出来る速度位相制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために本発明は、回転数ロック信号が出力されていない間は、速度制御回路のファースト信号、スロー信号に応じて、前記位相制御回路の出力を、ファースト信号が出力されている間は、最大位相進み信号を出力し、スロー信号が出力されている間は、最大位相遅れ信号を出力し、それぞれ重み付けして合成し、合成回路の出力によって、モータの回転を制御することを特徴とする速度位相制御回路としたものである。
【００１１】
本構成によって、回転数ロックする瞬間において、起動時であれば最大位相遅れ信号から徐々に合成され、逆に高速回転から減速する場合であれば、最大位相進み信号から徐々に合成される。
【００１２】
さらに、本発明の速度位相制御回路は、回転位相基準信号として、前記回転数ロック信号が出力されてから、前記基準クロックを前記トリガパルス発生回路より発生するトリガパルスを基準として分周をスタートする分周器の出力とする。
【００１３】
本構成によって、回転数ロック信号が出力されてから、回転位相基準信号をトリガパルス発生回路より作成されるため、位相制御回路の出力は、最大位相進み信号及び最大位相遅れ信号の位相偏差が小さく抑えられた状態にて合成される。
【００１４】
また、前記分周器及び前記カウンタを可変できるプログラマブル分周器及びプログラマブルカウンタとする。
【００１５】
本構成によって、カウント数を可変することによりモータの基準回転数設定を可変することが出来る。
【００１６】
また、外部から入力される回転基準信号を前記基準クロックにてカウントする基準検出カウンタのカウント数にて、前記プログラマブル分周器の分周数及び前記プログラマブルカウンタのカウント数を設定する構成とする。
【００１７】
本構成によって、外部から入力される回転基準信号によりモータの基準回転数設定を可変することが出来る。
【発明の効果】
【００１８】
請求項１及び請求項２記載の本発明の速度位相制御回路は、起動時の制御不足を無くすことが出来、そして高速回転から減速する場合の減速不足を無くすことが出来る、更に回転数ロックする瞬間においても、制御の不安定性を無くすことが出来るという有利な効果
が得られる。
【００１９】
さらに、請求項３記載の発明によれば、合成する瞬間による、制御の不安定性を更によくすることが出来る。
【００２０】
また、請求項４記載の発明によれば、カウント数及び分周数を変えることにより、モータの回転数を容易に変えることが出来る。
【００２１】
また、請求項５記載の発明によれば、外部から入力される回転基準信号を可変することによりモータの回転数を容易に変えることが出来るという効果を奏するものである。
【発明を実施するための最良の形態】
【００２２】
本発明の請求項１及び請求項２に記載の発明は、モータの回転に応じた回転検知信号から基準クロックに同期したトリガパルスを発生するトリガパルス発生回路と、前記基準クロックをカウントし、カウント値が設定値に達した時にカウント終了信号を出力するカウンタと、前記トリガパルス及び前記カウント終了信号に基づいて、前記モータが設定回転数より速く回転したことを示すファースト信号又は前記モータが設定回転数より遅く回転したことを示すスロー信号を出力する速度制御回路と、前記ファースト信号及びスロー信号が一定範囲内にある時に回転数ロック信号を出力する回転数ロック検出回路と、前記モータが設定回転数で回転することを示す回転位相基準信号と前記回転検知信号との位相差に基づいて、前記モータの位相が進んだことを示す位相進み信号又は前記モータの位相が遅れたことを示す位相遅れ信号を出力する位相制御回路と、前記速度制御回路の出力と前記位相制御回路の出力とを合成する合成回路とを備え、前記合成回路は、前記回転数ロック信号が出力されている間は、速度制御回路の出力と前記位相制御回路の出力を、それぞれ重み付けして合成し、前記回転数ロック信号が出力されていない間は、前記速度制御回路のファースト信号、スロー信号に応じて、前記位相制御回路の出力を、ファースト信号が出力されている間は、最大位相進み信号を出力し、スロー信号が出力されている間は、最大位相遅れ信号を出力し、それぞれ重み付けして合成し、前記合成回路の出力によって、前記モータの回転を制御することを特徴とする速度位相制御回路としたものであり、回転数ロックする瞬間において、起動時であれば最大位相遅れ信号から徐々に合成され、逆に高速回転から減速する場合であれば、最大位相進み信号から徐々に合成されるという作用を有する。
【００２３】
請求項３に記載の発明は、前記回転数ロック信号が出力されてから、前記基準クロックを前記トリガパルス発生回路より発生するトリガパルスを基準として分周をスタートする分周器と前記分周器の出力を回転位相基準信号とし、前記位相進み信号、位相遅れ信号を出力する位相制御回路である請求項１記載の速度位相制御回路としたものであり、回転数ロック信号が出力されてから、回転位相基準信号をトリガパルス発生回路より作成されるため、位相制御回路の出力は、最大位相進み信号及び最大位相遅れ信号の位相偏差が小さく抑えられた状態にて合成されるという作用を有する。
【００２４】
請求項４に記載の発明は、前記カウンタがカウント数を可変できるプログラマブルカウンタであり、前記分周器が分周数を可変できるプログラマブル分周器である請求項１記載の速度位相制御回路としたものであり、カウント数を可変することによりモータの基準回転数設定を可変することが出来るという作用を有する。
【００２５】
請求項５に記載の発明は、外部から入力される回転基準信号を前記基準クロックにてカウントする基準検出カウンタのカウント数にて、前記プログラマブルカウンタのカウント数を設定するカウンタであり、プログラマブル分周器の分周数を設定する分周器である請求項４記載の速度位相制御回路としたものであり、外部から入力される回転基準信号によ
りモータの基準回転数設定を可変することが出来るという作用を有する。
【実施例１】
【００２６】
以下本発明のより具体的な実施の形態について、図面を参照して説明する。
【００２７】
図１において、速度制御回路２１５の詳細は、特許文献１記載内容と同等であり、モータ（図示せず）の回転に応じて発生するＦＧパルスおよび基準クロックＣＫ１が印加され、前記モータが設定回転数より早く回転したことを示すファースト信号Ｆおよび前記モータが設定回転数より遅く回転したことを示すスロー信号Ｓが出力される。
【００２８】
回転数ロック検出回路２３１は、速度制御回路２１５の出力（ファースト信号Ｆ、スロー信号Ｓ）の幅を検出することにより、モータが設定回転数に達したかどうかを検出し回転数ロック信号ＬＤを出力する。すなわち回転数ロック検出回路２３１より出力される回転数ロック信号ＬＤが設定回転数に達していれば「０」を出力する。
【００２９】
ＲＳ−ＦＦ回路２４４は、前記速度制御回路２１５のファースト信号Ｆにてセット出力Ｆ１を出力し、スロー信号Ｓにてリセット出力Ｓ１を出力する。
【００３０】
ＡＮＤゲート２３２は、前記回転数ロック検出回路２３１の回転数ロック信号ＬＤが設定回転数に達していなければ「１」を出力することによってセット出力Ｆ１をＡＮＤゲート２３２よりＦ２として出力する。
【００３１】
また、回転数ロック信号ＬＤが設定回転数に達していれば「０」を出力することによってセット出力Ｆ１に関係なくＡＮＤゲート２３２よりＦ２出力として「０」を出力する。
【００３２】
ＡＮＤゲート２３３は、前記回転数ロック検出回路２３１の回転数ロック信号ＬＤが設定回転数に達していなければ「１」を出力することによってリセット出力Ｓ１をＡＮＤゲート２３３よりＳ２として出力する。
【００３３】
また、回転数ロック信号ＬＤが設定回転数に達していれば「０」を出力することによってリセット出力Ｓ１に関係なくＡＮＤゲート２３３よりＳ２出力として「０」を出力する。
【００３４】
ＯＲゲート２４２は、ＦＧ信号と前記ＡＮＤゲート２３３の出力Ｓ２信号が接続され、ＦＧ１が出力される。
【００３５】
ＯＲゲート２４３は、分周器２１９の出力（回転位相基準信号Ｆｂ）と前記ＡＮＤゲート２３２の出力Ｆ２信号が接続されＦｂ１が出力される。
【００３６】
位相制御回路２１８は、分周器２１９および前記ＯＲゲート２４２、２４３と位相比較器２２０よりなる位相制御回路であり、前記基準クロックＣＫ１が前記分周器２１９に印加され、前記分周器２１９の出力（回転位相基準信号Ｆｂ）をＯＲゲート２４３を通して出力Ｆｂ１信号が前記位相比較器２２０に印加され、かつＦＧ信号が前記ＯＲゲート２４３を通して出力ＦＧ１信号が前記位相比較器２２０に印加されることによって、前記モータの位相が進んだことを示す進み信号Ａｄまたは前記モータの位相が遅れたことを示す遅れ信号Ｄｅが前記位相比較器２２０から出力される。
【００３７】
合成回路２２１は、前記速度制御回路２１５の出力（ファースト信号Ｆ、スロー信号Ｓ）および前記位相制御回路２１８の出力（進み信号Ａｄ、遅れ信号Ｄｅ）が合成され合成信号ＧＳが出力される。そして、前記モータは前記合成信号ＧＳによって速度制御と位相
制御される。
【００３８】
以上のごとく構成された図１の回路の各部波形は、図２に示す通りである。
【００３９】
具体的には、速度制御回路２１５の出力（ファースト信号Ｆ、スロー信号Ｓ）は従来回路と同様である。
【００４０】
位相制御回路２１８の出力は、回転数ロック信号ＬＤが設定回転数に達していなければ「１」を出力することによって、位相比較器２２０の入力信号は、ファースト信号Ｆが出力されていれば、ＯＲゲート２４２の入力信号Ｓ２は「０」でありＦＧ１信号はＦＧ信号がそのまま入力される、もう一方のＯＲゲート２４３の入力信号Ｆ２は「１」であり入力信号Ｆｂ１は「１」に固定される、またスロー信号Ｓが出力されていれば、ＯＲゲート２４２の入力信号Ｓ２は「１」でありＦＧ１信号は「１」に固定され、もう一方のＯＲゲート２４３の入力信号Ｆ２は「０」であり入力信号Ｆｂ１はＦｂ信号がそのまま入力される。
【００４１】
また、回転数ロック信号ＬＤが設定回転数に達していれば「０」を出力することによって、ＯＲゲート２４２、２４３の入力信号Ｓ２及びＦ２は［０］であり位相比較器２２０の入力信号ＦＧ１、Ｆｂ１はそれぞれＦＧ信号、Ｆｂ信号がそのまま入力される。
【００４２】
位相比較器２２０は、ＦＧ１が入力されて、Ｆｂ１が「１」に固定されると進み信号Ａｄのみ出力され、かつ「０」に固定される。
【００４３】
ＦＧ１が「１」に固定され、Ｆｂ１が入力されると遅れ信号Ｄｅのみ出力され、かつ「０」に固定される。
【００４４】
よって、回転数ロック信号ＬＤが設定回転数に達していなければ「１」を出力することによってファースト信号Ｆが出力されていれば、ＦＧ１信号はＦＧ信号がそのまま入力される、もう一方の入力信号Ｆｂ１は「１」に固定されるため、進み信号Ａｄのみ出力され、かつ「０」に固定される。
【００４５】
スロー信号Ｓが出力されていれば、ＦＧ１信号は「１」に固定され、もう一方の入力信号Ｆｂ１はＦｂ信号がそのまま入力され、遅れ信号Ｄｅのみ出力され、かつ「０」に固定される。
【００４６】
回転数ロック信号ＬＤが設定回転数に達していれば「０」を出力することによって、位相比較器２２０の入力信号ＦＧ１、Ｆｂ１はそれぞれＦＧ信号、Ｆｂ信号がそのまま入力され、前記ＦＧ１とＦｂ１の信号の位相比較にて、位相進み信号Ａｄ、位相遅れ信号Ｄｅを出力する。
【００４７】
合成回路２１の入力として位相制御出力（進み信号Ａｄ、遅れ信号Ｄｅ）は、回転数ロック検出回路２３１より出力される回転数ロック信号ＬＤが設定回転数に達していれば、速度制御回路２１５の出力に応じて、ファースト信号Ｆが出力されていれば、進み信号Ａｄのみ出力され、かつ「０」に固定される、またスロー信号Ｓが出力されていれば、遅れ信号Ｄｅのみ出力され、かつ「０」に固定されて、速度制御出力（ファースト信号Ｆ、スロー信号Ｓ）がそれぞれ重み付けして合成される。
【００４８】
また、回転数ロック検出回路２３１より出力される回転数ロック信号ＬＤが設定回転数に達していれば、位相制御出力（進み信号Ａｄ、遅れ信号Ｄｅ）と速度制御出力（ファースト信号Ｆ、スロー信号Ｓ）がそれぞれ重み付けして合成される。
【００４９】
本構成によれば、回転数ロックする瞬間において、起動時であれば最大位相遅れ信号から徐々に合成され、逆に高速回転から減速する場合であれば、最大位相進み信号から徐々に合成されることにより、起動時の制御不足を無くすことが出来、そして高速回転から減速する場合の減速不足を無くすことが出来る、更に回転数ロックする瞬間においても、制御性の不安定性を無くすことが出来るという有利な効果が得られる。
【実施例２】
【００５０】
図４において基準検出カウンタ３５１は、回転基準信号ＥＸＣの周期を基準クロックＣＫ１にてカウントして、カウント数をｂｉｔ出力する基準検出カウンタ、速度制御回路３１５は、前記ｂｉｔ出力に応じてカウント数を可変されるプログラマブルカウンタ３１７とし、位相制御回路３１８のプログラマブル分周器３１９は、回転数ロック信号ＬＤが設定回転数達して、最初のトリガパルス発生回路２０２の出力Ｔ２にてリセット信号を出力する位相基準設定回路３５２のリセット信号にて分周を初期化するプログラマブル分周器であり、前期ｂｉｔ出力に応じて分周数を可変されるプログラマブル分周器３１９から構成されている。
【００５１】
以上のごとく構成された図４の回路の各部波形は、図５に示すとおりである。
【００５２】
そしてこの実施例によれば、回転数ロック信号ＬＤが出力されてから、回転位相基準信号Ｆｂをトリガパルス発生回路２０２より作成されるため、位相制御回路３１８の出力は、最大位相進み信号Ａｄ及び最大位相遅れ信号Ｄｅの位相偏差が小さく抑えられた状態にて合成される。
【００５３】
また、分周数及びカウンタ数を可変できるプログラマブル分周器３１９及びプログラマブルカウンタ３１７とすることによりモータの基準回転数設定を可変することが出来る。
【００５４】
また、外部から入力される回転基準信号ＥＸＣによりモータの基準回転数設定を可変することが出来る。
【産業上の利用可能性】
【００５５】
本発明の速度位相制御回路は、速度制御回路と位相制御回路の出力を合成してモータ回転数制御として有用である。
（その他の例１）
本発明に係る速度位相制御回路は、起動時の制御不足を無くすことが出来、そして高速回転から減速する場合の減速不足を無くすことが出来る、更に回転数ロックする瞬間においても、制御の不安定性を無くすことが出来るという有利な効果を有し、さらに、合成する瞬間による、制御の不安定性を更によくすることが出来る。
【００５６】
また、カウント数及び分周数を変えることにより、モータの回転数を容易に変えることが出来る。また、外部から入力される回転基準信号を可変することによりモータの回転数を容易に変えることが出来るという効果を奏するものであり、速度制御回路と位相制御回路の出力を合成してモータ回転数制御として有用である。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施例１による速度位相制御回路を示すブロック図
【図２】本発明の実施例１における速度位相制御回路の動作説明のためのタイミングチャート
【図３】本発明の実施例１による速度位相制御回路を示す動作説明図
【図４】本発明の実施例２における速度位相制御回路を示すブロック図
【図５】本発明の実施例２における速度位相制御回路の動作説明のためのタイミングチャート
【図６】従来のモータ制御回路のブロック図
【図７】従来のモータ制御回路のブロック図
【図８】従来のモータ制御回路のブロック図
【符号の説明】
【００５８】
１、２０１  １／２分周器
２、２０２  トリガパルス発生回路
３、７、２０３、２０７、２４４  ＲＳ−ＦＦ回路
４、５、８、９、１２、１３、２０４、２０５、２０８、２０９、２１２、２１３、２３２、２３３、２４０、２４１  ＡＮＤゲート
１１、２１１  回転誤差出力回路
１４、２１４  ＮＯＴゲート
１５、１１０、２１５、３１５  速度制御回路
１６、１７、２１６、２１７  カウンタ
１８、１１２、２１８、３１８  位相制御回路
１９、２１９  分周器
２０、２２０  位相比較器
２１、２２１  合成回路
３１、２３１  回転数ロック検出回路
１０１  モータ
１０２  駆動回路
１０４  ＦＧ信号発生器
１０５  回転速度制御回路
１０９  制御信号調整回路
１１１  比較器
１２０、３５２  位相基準設定回路
２４２、２４３  ＯＲゲート
３１７  プログラマブルカウンタ
３１９  プログラマブル分周器
３５１  基準検出カウンタ
ＣＫ１  基準クロック
Ｆ  ファースト信号
Ｓ  スロー信号
Ｔ  出力
ＬＤ  回転数ロック信号
Ａｄ  進み信号
Ｄｅ  遅れ信号
ＧＳ  合成信号
ＥＸＣ  回転基準信号
【図１】
2005333694.tif 000003
【図２】
2005333694.tif 000004
【図３】
2005333694.tif 000005
【図４】
2005333694.tif 000006
【図５】
2005333694.tif 000007
【図６】
2005333694.tif 000008
【図７】
2005333694.tif 000009
【図８】
2005333694.tif 000010