(57)【要約】【課題】  電源装置の起動時等で、２次側の別電源の電圧が確立していない場合でも、確実な整流動作が可能であり、クロスカレントが発生しない同期整流式スイッチング電源装置を提供する。【解決手段】  トランスＴの１次巻線Ｎ１に主スイッチング素子ＴＲ１が接続され、トランスＴの２次巻線Ｎ２と同期整流素子ＴＲ２が直列に接続されている。主スイッチング素子ＴＲ１のオン・オフによりトランスＴの２次側に発生する電圧により充電される別電源１６を備える。同期整流素子ＴＲ２が、主スイッチング素子ＴＲ１と相補的にオン・オフするように、同期整流素子ＴＲ２の駆動タイミングを制御する。起動時などで別電源１６の出力電圧が所定値以下の場合に、同期整流素子ＴＲ２をオフさせる作動阻止回路２２を設ける。別電源１６の出力電圧が所定値以下の場合は、同期整流素子ＴＲ２をオフさせて、整流用ダイオードＤ１でトランスＴの２次側の出力を整流する。【選択図】図１
2005312122.tif 000002
【特許請求の範囲】
【請求項１】
入力端子間にトランスの１次巻線と主スイッチング素子が直列に接続され、前記トランスの２次巻線と２次側の同期整流素子が出力端子間に直列に接続され、主スイッチング素子のオン・オフにより前記トランスの２次側の巻線に発生する電圧により充電される別電源を備え、前記同期整流素子を前記主スイッチング素子と相補的にオン・オフさせる駆動手段により、２次側の同期整流素子の駆動タイミングを制御する同期整流式スイッチング電源装置において、
前記別電源の出力電圧が所定値以下の場合に前記同期整流素子をオフさせる作動阻止回路を設け、前記別電源の出力電圧が所定値以下の場合は、前記同期整流素子をオフさせて、前記同期整流素子と並列に接続されたダイオードにより前記トランスの２次側の出力を整流することを特徴とする同期整流式スイッチング電源装置。
【請求項２】
前記駆動手段は、前記トランスの２次側に設けられた補助巻線と、前記主スイッチング素子がオフした後オンするまでの期間よりも僅かに短い期間のタイミングを計るタイミングコンデンサと、このタイミングコンデンサが所定の電圧に達したときに前記同期整流素子をオフさせるトランジスタからなることを特徴とする請求項１記載の同期整流式スイッチング電源装置。
【請求項３】
前記作動阻止回路は、前記同期整流素子のゲート端子が抵抗を介してベース端子に接続された第１のＮＰＮトランジスタと、前記主スイッチング素子がオフしたときに前記補助巻線により前記第１のＮＰＮトランジスタがオンし、前記同期整流素子がオンしないように、前記第１のＮＰＮトランジスタのコレクタ端子が前記同期整流素子のゲートに直接または間接的に接続され、前記第１のＮＰＮトランジスタのベース端子には、第２のＮＰＮトランジスタのコレクタ端子が接続され、前記第２のＮＰＮトランジスタのベース端子は、前記別電源と前記第２のＮＰＮトランジスタのエミッタ端子との間に接続された抵抗の直列回路間に接続され、前記第２のＮＰＮトランジスタのエミッタ端子は、前記第１のトランジスタのエミッタ端子に接続され、前記別電源の電圧が所定の電圧より低いときには、前記補助巻線により前記第１のＮＰＮトランジスタをオンし、前記同期整流素子をオンさせないようにしたことを特徴とする請求項２記載の同期整流式スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直流入力電圧を所望の電圧に変換し、電子機器に供給するスイッチング電源装置であって、特にフライバック式の同期整流式スイッチング電源装置に関する。
【背景技術】
【０００２】
従来の同期整流型の整流回路を備えたフライバック式のスイッチング電源装置１０として、例えば図２に示すような電源装置があった。このスイッチング電源装置１０は、直流電源の入力端子１１，１２と並列に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端に、トランスＴの１次巻線Ｎ１と主スイッチング素子ＴＲ１より成る直列回路が接続されている。トランスＴの１次巻線Ｎ１はドットのある方が入力端子１１に接続され、ドットの無い方が主スイッチング素子ＴＲ１に接続されている。主スイッチング素子ＴＲ１はＭＯＳ−ＦＥＴ等の半導体スイッチ素子からなる。トランスＴの２次巻線Ｎ２は、ドットのない方の端子が出力端子１３に接続され、ドットのある方の端子には、ＭＯＳ−ＦＥＴ等の同期整流素子ＴＲ２が直列に設けられて基準電位側の出力端子１４に接続されている。さらに、出力端子１３，１４間には、平滑用の出力コンデンサＣ２が設けられている。
【０００３】
同期整流素子ＴＲ２のドレイン−ソース間には、２次側に設けられた別電源１６が設けられている。別電源１６は、同期整流素子ＴＲ２のドレインに一端が接続されたコンデンサＣ４を備え、コンデンサＣ４の他端がツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードが基準電位に接続されている。さらに、コンデンサＣ４の他端はダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードがコンデンサＣ３を介して基準電位に接続されている。ダイオードＤ２のカソードとコンデンサＣ３の中点が、この別電源１６の出力となっている。
【０００４】
さらに、トランスＴの２次側には、同期整流素子ＴＲ２の駆動手段としての補助巻線Ｎ３が設けられ、この補助巻線Ｎ３のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサＣ５、抵抗Ｒ１を介して同期整流素子ＴＲ２のゲートに接続されている。補助巻線３のドットのない側の端子は、抵抗Ｒ２を介してダイオードＤ４のカソードに接続され、ダイオードＤ４のアノードがタイミングコンデンサＣ６を経て基準電位に接続されているとともに、抵抗Ｒ３を介して別電源１６の出力であるダイオードＤ２のカソードとコンデンサＣ３の中点に接続されている。また、コンデンサＣ５と抵抗Ｒ１との中点にはダイオードＤ３のカソードが接続され、ダイオードＤ３のアノードが基準電位に接続されている。
【０００５】
同期整流素子ＴＲ２のゲートは、ＰＮＰ型のトランジスタＴＲ３のエミッタに接続され、トランジスタＴＲ３のコレクタが基準電位に接続されている。トランジスタＴＲ３のベースには、ＮＰＮ型のトランジスタＴＲ４のコレクタが接続され、トランジスタＴＲ４のベースにダイオードＤ４のアノードが接続され、トランジスタＴＲ４のエミッタが基準電位に接続されている。
【０００６】
このスイッチング電源装置１０の動作は、ＭＯＳ−ＦＥＴの主スイッチング素子ＴＲ１を、図示しない制御回路によりオン・オフしＰＷＭ（Pulse Width Modulation）制御する。主スイッチング素子ＴＲ１のオン期間には、同期整流素子ＴＲ２はオフしており電流は流れず、別電源１６のコンデンサＣ３がコンデンサＣ４を介して充電される。充電電圧は、ツェナーダイオードＺＤ１により設定される電圧である。また、主スイッチング素子ＴＲ１のオン期間に、補助巻線Ｎ３によりコンデンサＣ５が、ダイオードＤ３を介して、ダイオードＤ３のカソード側がプラスに充電される。
【０００７】
次に、主スイッチング素子ＴＲ１がオフすると、同期整流素子ＴＲ２のゲートには、補助巻線Ｎ３のドットのない側の端子の電圧にコンデンサＣ５の充電電圧が加えられて充電され、同期整流素子ＴＲ２がオンする。同時に、２次巻線Ｎ２に発生するフライバック電圧により、２次巻線Ｎ２に蓄えられたエネルギーが出力コンデンサＣ２に充電され出力される。
【０００８】
また、主スイッチング素子ＴＲ１がオフすると同時に、別電源１６によりタイミングコンデンサＣ６の充電が抵抗Ｒ３を介して開始される。そして、タイミングコンデンサＣ６の電位が次第に上昇し、トランジスタＴＲ４がオンする電位に達すると、トランジスタＴＲ４がオンし増幅用のトランジスタＴＲ３がオンして、同期整流素子ＴＲ２のゲートの電荷を放電して、同期整流素子ＴＲ２をオフする。
【０００９】
トランジスタＴＲ４がオンするタイミングは、主スイッチング素子ＴＲ１がオンする前のタイミングに設定される。そして主スイッチング素子ＴＲ１がオンすると、再び別電源１６のコンデンサＣ３の充電が開始するとともに、タイミングコンデンサＣ６がダイオードＤ４、抵抗Ｒ２を介して放電する。
【００１０】
以上の動作を繰り返して、このスイッチング電源装置１０は、主スイッチング素子ＴＲ１と同期整流素子ＴＲ２が同時にオンすることなく、同期整流動作を行い、出力側に電力を供給する。
【００１１】
この回路構成は、２次側に発生する電圧を用いて２次側に別電源１６を構成し、その電圧と２次側の巻線に発生する電圧とにより、２次側の同期整流素子ＴＲの駆動タイミングを設定できるため、安価に高効率な回路を構成できるメリットがあった。
【特許文献１】特開２０００−１１６１２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記従来の技術の場合、通常運転時で２次側の別電源１６の電圧が確立している状態では、２次側の同期整流素子ＴＲ２のオフタイミングを制御するタイミングコンデンサＣ６の充電が可能であるので、確実に１次側の主スイッチング素子ＴＲ１がオンする前に、２次側の同期整流素子ＴＲ２をオフさせることができる。しかし、起動時など、２次側の別電源１６のコンデンサＣ３の電位が確立していない状態では、タイミングコンデンサＣ６の充電が適切に成されず、２次側の同期整流素子ＴＲ２のオフタイミングを制御できない場合があった。２次側の同期整流素子ＴＲ２のオフタイミングを制御できない場合、１次側の主スイッチング素子ＴＲ１がオン時にも、２次側の同期整流素子ＴＲ２がオンしているためクロスカレントが発生し、１次側の主スイッチング素子ＴＲ１や２次側の同期整流素子ＴＲ２に過大な電流が流れ、場合によっては破壊してしまうという問題があった。
【００１３】
この発明は、前記の従来の技術の問題点に鑑みてなされたもので、電源装置の起動時等で、２次側の別電源の電圧が確立していない場合でも、確実な整流動作が可能であり、クロスカレントが発生しない同期整流式スイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
この発明は、入力端子間にトランスの１次巻線と主スイッチング素子が直列に接続され、前記トランスの２次巻線と２次側の同期整流素子が出力端子間に直列に接続され、主スイッチング素子のオン・オフにより前記トランスの２次側の巻線に発生する電圧により充電される別電源を備え、前記同期整流素子を前記主スイッチング素子と相補的にオン・オフさせる駆動手段により、２次側の同期整流素子の駆動タイミングを制御する同期整流式スイッチング電源装置であって、電源装置の起動時などで前記別電源の出力電圧が所定値以下の場合に前記同期整流素子をオフさせる作動阻止回路を設け、前記別電源の出力電圧が所定値以下の場合は、前記同期整流素子をオフさせて、前記同期整流素子のボディーダイオード、または同期整流素子と並列に接続した整流用ダイオードで前記トランスの２次側の出力を整流することを特徴とする同期整流式スイッチング電源装置。
【００１５】
前記駆動手段は、前記トランスの２次側に設けられた補助巻線と、前記主スイッチング素子がオフした後オンするまでの期間よりも僅かに短い期間のタイミングを計るタイミングコンデンサと、このタイミングコンデンサが所定の電圧に達したときに前記同期整流素子をオフさせるトランジスタからなる。
【００１６】
また、前記作動阻止回路は、前記同期整流素子のゲート端子が抵抗を介してベース端子に接続された第１のＮＰＮトランジスタと、前記主スイッチング素子がオフしたときに前記補助巻線により前記第１のＮＰＮトランジスタがオンし、前記同期整流素子がオンしないように、前記第１のＮＰＮトランジスタのコレクタ端子が前記同期整流素子のゲートに直接または間接的に接続され、前記第１のＮＰＮトランジスタのベース端子には、第２のＮＰＮトランジスタのコレクタ端子が接続され、前記第２のＮＰＮトランジスタのベース端子は、前記別電源と前記第２のＮＰＮトランジスタのエミッタ端子との間に接続された抵抗の直列回路間に接続され、前記第２のＮＰＮトランジスタのエミッタ端子は、前記第１のトランジスタのエミッタ端子に接続され、前記別電源の電圧が所定の電圧より低いときには、前記補助巻線により前記第１のＮＰＮトランジスタをオンし、前記同期整流素子をオンさせないようにしたものである。
【発明の効果】
【００１７】
この発明の同期整流式スイッチング電源装置は、起動時など、２次側別電源の電圧が確立していない場合でもクロスカレントが発生せず、主スイッチング素子や２次側の同期整流素子の小型化が可能となり、スイッチング電源装置の小型化と低コスト化に寄与するものである。
【発明を実施するための最良の形態】
【００１８】
以下、この発明の実施の形態について図面に基づいて説明する。図１は、この発明の一実施形態のフライバック式の同期整流式スイッチング電源装置２０の回路を示すもので、図２に示す回路と同様の構成は同一の符号を付す。この同期整流式スイッチング電源装置２０は、直流電源の入力端子１１，１２と並列に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端に、トランスＴの１次巻線Ｎ１と主スイッチング素子ＴＲ１より成る直列回路が接続されている。トランスＴの１次巻線Ｎ１はドットのある方が入力端子１１に接続され、ドットの無い方が主スイッチング素子ＴＲ１に接続されている。主スイッチング素子ＴＲ１はＭＯＳ−ＦＥＴ等の半導体スイッチ素子からなる。トランスＴの２次巻線Ｎ２は、ドットのない方の端子が出力端子１３に接続され、ドットのある方の端子には、ＭＯＳ−ＦＥＴ等の同期整流素子ＴＲ２が直列に設けられ、同期整流素子ＴＲ２のドレインが２次巻線側に接続され、ソースが基準電位側の出力端子１４に接続されている。さらに、出力端子１３，１４間には、平滑用の出力コンデンサＣ２が設けられている。
【００１９】
同期整流素子ＴＲ２には、ボディーダイオードまたは外付けのダイオードＤ１が設けられ、同期整流素子ＴＲ２のドレインがダイオードＤ１のカソードに接続され、ソースがアノードに接続されている。さらに、同期整流素子ＴＲ２のドレイン−ソース間には、２次側に設けられた別電源１６が設けられている。別電源１６は、同期整流素子ＴＲ２のドレインに一端が接続されたコンデンサＣ４を備え、コンデンサＣ４の他端がツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードが基準電位に接続されている。さらに、コンデンサＣ４の他端はダイオードＤ２のアノードに接続され、ダイオードＤ２のカソードがコンデンサＣ３を介して基準電位に接続されている。ダイオードＤ２のカソードとコンデンサＣ３の中点が、この別電源１６の出力となっている。
【００２０】
さらに、トランスＴの２次側には、同期整流素子ＴＲ２の駆動手段としての補助巻線Ｎ３が設けられ、この補助巻線Ｎ３のドットを付した側の端子が基準電位に接続され、ドットのない側の端子は、スピードアップ用のコンデンサＣ５、抵抗Ｒ１を介して同期整流素子ＴＲ２のゲートに接続されている。補助巻線３のドットのない側の端子は、抵抗Ｒ２を介してダイオードＤ４のカソードに接続され、ダイオードＤ４のアノードが、同期整流素子ＴＲ２の駆動手段としてのタイミングコンデンサＣ６を経て基準電位に接続されているとともに、抵抗Ｒ３を介して別電源１６の出力であるダイオードＤ２のカソードとコンデンサＣ３の中点に接続されている。
【００２１】
同期整流素子ＴＲ２のゲートは、ＰＮＰ型のトランジスタＴＲ３のエミッタに接続され、トランジスタＴＲ３のコレクタが基準電位に接続されている。トランジスタＴＲ３のベースには、同期整流素子ＴＲ２の駆動手段としてのＮＰＮ型のトランジスタＴＲ４のコレクタが接続され、トランジスタＴＲ４のベースにダイオードＤ４のアノードが接続され、トランジスタＴＲ４のエミッタが基準電位に接続されている。
【００２２】
また、トランジスタＴＲ３のベースには、同期整流素子ＴＲ２をオフさせる作動阻止回路２２を構成するＮＰＮ型のトランジスタＴＲ５のコレクタが接続され、トランジスタＴＲ５のベースが抵抗Ｒ４を介して、コンデンサＣ５と抵抗Ｒ１との中点に接続されている。さらに、トランジスタＴＲ５のベースは、作動阻止回路２２を構成するＮＰＮ型のトランジスタＴＲ６のコレクタに接続されている。トランジスタＴＲ６のベースは、抵抗Ｒ５，Ｒ６の直列回路の中点に接続され、抵抗Ｒ５の他端は別電源１６の出力であるコンデンサＣ３に接続され、抵抗Ｒ６の他端が基準電位に接続されている。
【００２３】
このスイッチング電源装置２０の動作は、ＭＯＳ−ＦＥＴ等の主スイッチング素子ＴＲ１を、図示しない制御回路によりオン・オフしＰＷＭ制御するもので、通常運転時は、主スイッチング素子ＴＲ１のオン期間には、同期整流素子ＴＲ２はオフしており電流は流れず、別電源１６のコンデンサＣ３がコンデンサＣ４を介して充電される。この充電電圧は、ツェナーダイオードＺＤ１により設定される電圧である。また、主スイッチング素子ＴＲ１のオン期間に、補助巻線Ｎ３によりコンデンサＣ５が、ダイオードＤ３を介して、ダイオードＤ３のカソード側がプラスに充電される。
【００２４】
次に、主スイッチング素子ＴＲ１がオフすると、同期整流素子ＴＲ２のゲートには、補助巻線Ｎ３のドットのない側の端子の電圧にコンデンサＣ５の充電電圧が加えられて充電され、同期整流素子ＴＲ２がオンする。同時に、２次巻線Ｎ２に発生するフライバック電圧により、２次巻線Ｎ２に蓄えられたエネルギーが出力コンデンサＣ２に充電され出力される。
【００２５】
また、主スイッチング素子ＴＲ１がオフすると同時に、別電源１６によりタイミングコンデンサＣ６の充電が抵抗Ｒ３を介して開始される。そして、タイミングコンデンサＣ６の電位が次第に上昇し、トランジスタＴＲ４がオンする電位に達すると、トランジスタＴＲ４がオンし増幅用のトランジスタＴＲ３がオンして、同期整流素子ＴＲ２のゲートの電荷を放電して、同期整流素子ＴＲ２をオフする。
【００２６】
トランジスタＴＲ４がオンするタイミングは、主スイッチング素子ＴＲ１がオンする前のタイミングに設定される。そして主スイッチング素子ＴＲ１がオンすると、再び別電源１６のコンデンサＣ３の充電が開始するとともに、タイミングコンデンサＣ６がダイオードＤ４、抵抗Ｒ２を介して放電する。以上の動作を繰り返して、このスイッチング電源装置２０は、主スイッチング素子ＴＲ１と同期整流素子ＴＲ２が同時にオンすることなく、同期整流動作を行い、出力側に電力を供給する。
【００２７】
このとき、別電源１６の出力により、トランジスタＴＲ６がオンしており、トランジスタＴＲ５はオフしているため、トランジスタＴＲ３，ＴＲ４の動作は図２の回路と同様である。
【００２８】
一方、起動時等で別電源１６のコンデンサＣ３の電位が低く、タイミングコンデンサＣ６を、前記の所定期間で充電できないと、トランジスタＴＲ３，ＴＲ４を所定タイミングでオンできない。この場合、同期整流素子ＴＲ２のゲートの電荷が放電しきらないうちに主スイッチング素子ＴＲ１がオンすると、前述のように主スイッチング素子ＴＲ１や同期整流素子ＴＲ２に過大な電流が流れてしまう。そこで、この実施形態では、作動阻止回路２２により、コンデンサＣ３の電位が一定値以下の場合は同期整流素子ＴＲ２がオンしないようにしている。
【００２９】
この作動阻止回路２２の動作は、コンデンサＣ３の電位が所定値以下の場合、トランジスタＴＲ６がオンせず、トランジスタＴＲ５が、主スイッチング素子ＴＲ１のオフにより補助巻線Ｎ３のドットのない側の端子に発生する電圧によりオンする。このとき、ＭＯＳ−ＦＥＴの同期整流素子ＴＲ２がオンするための閾値が２Ｖ程度であるのに対して、トランジスタＴＲ５は０．７Ｖ程度でオンするため、トランジスタＴＲ５がオンする前に同期整流素子ＴＲ２がオンすることはない。そして、トランジスタＴＲ３がオンし、同期整流素子ＴＲ２のゲートには、主スイッチング素子ＴＲ１のオフによる補助巻き線Ｎ３の電位が掛からず、同期整流素子ＴＲ２はオフ状態を維持する。このとき、同期整流素子ＴＲ２はオンしないが、ダイオードＤ１のよる整流動作が行われるため、２次巻線Ｎ２に発生するフライバック電圧により、２次巻線Ｎ２に蓄えられたエネルギーが出力コンデンサＣ２に充電される。
【００３０】
そして、制御装置による主スイッチング素子ＴＲ１のオン・オフが繰り返され、コンデンサＣ３の電位が徐々に上昇し、トランジスタＴＲ６がオンする電位に達すると、トランジスタＴＲ６がオンし、トランジスタＴＲ５がオフする。これにより、タイミングコンデンサＣ６による所定タイミングで、同期整流素子ＴＲ２をオフさせる通常運転時の動作が行われるようになる。
【００３１】
この実施形態のスイッチング電源装置２０によれば、起動時など、２次側の別電源１６のコンデンサＣ３の電圧が低い場合でも、回路に流れるクロスカレントを確実に防止し、主スイッチング素子ＴＲ１や２次側の同期整流素子ＴＲ２の電流定格を上げる必要がなく、素子の小型化が可能となり、スイッチング電源装置の小型化と低コスト化にも寄与する。
【００３２】
なお、この発明のフライバック式の同期整流式スイッチング電源装置は前記実施形態に限定されるものではなく、２次側別電源の構成は適宜設計可能なものである。また、トランジスタＴＲ５、ＴＲ６はｎチャンネルのＭＯＳ−ＦＥＴでもよい。さらに、増幅器であるトランジスタＴＲ３は、省略しても良く、その場合はトランジスタＴＲ４、ＴＲ５のコレクタを直接２次側の整流素子ＴＲ２のゲートに接続すればよい。
【図面の簡単な説明】
【００３３】
【図１】この発明の第一実施形態の同期整流式スイッチング電源装置の概略回路図である。
【図２】従来の同期整流式スイッチング電源装置の概略回路図である。
【符号の説明】
【００３４】
１０，２０  スイッチング電源装置
１１，１２  入力端子
１３，１４  出力端子
１６  別電源
２２  作動阻止回路
Ｎ１  １次巻線
Ｎ２  ２次巻線
Ｎ３  補助巻線
Ｔ  トランス
ＴＲ１  主スイッチング素子
ＴＲ２  同期整流素子
【図１】
2005312122.tif 000003
【図２】
2005312122.tif 000004