(57)【要約】【課題】  簡便・小形・低コストの好適なスイッチング電源を提供する。【解決手段】  スイッチング素子のオンオフにより、入力電圧を出力電圧に変換するスイッチング電源において、磁気結合する第１巻線と第２巻線とを有する磁気素子と、前記入力電圧と前記第１巻線と前記スイッチング素子との直列接続で形成する磁気素子励磁回路と、前記入力電圧と整流器と前記第２巻線とコンデンサと前記スイッチング素子との直列接続で形成するコンデンサ充電回路と、前記入力電圧と前記第１巻線と前記コンデンサと出力整流器と前記出力電圧との直列接続で形成するコンデンサ放電回路とを備えることを特徴とするスイッチング電源。【選択図】                    図１
2005086957.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子のオンオフにより、入力電圧を出力電圧に変換するスイッチング電源において、
磁気結合する第１巻線と第２巻線とを有する磁気素子と、
前記入力電圧と前記第１巻線と前記スイッチング素子との直列接続で形成する磁気素子励磁回路と、
前記入力電圧と整流器と前記第２巻線とコンデンサと前記スイッチング素子との直列接続で形成するコンデンサ充電回路と、
前記入力電圧と前記第１巻線と前記コンデンサと出力整流器と前記出力電圧との直列接続で形成するコンデンサ放電回路と
を備えることを特徴とするスイッチング電源。
【請求項２】
前記コンデンサは、前記スイッチング素子がオンのときに前記第１巻線と実質的に並列に接続され、前記スイッチング素子がオフのときに前記第１巻線と実質的に直列に接続されることを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記磁気結合は、疎結合であることを特徴とする請求項１記載のスイッチング電源。
【請求項４】
前記スイッチング素子と前記出力電圧との間に接続するダイオードを備えることを特徴とする請求項１記載のスイッチング電源。
【請求項５】
前記コンデンサの値は、前記スイッチング素子のターンオンのときに、前記コンデンサ充電回路の電流がほぼゼロとなる値とすることを特徴とする請求項１記載のスイッチング電源。
【請求項６】
前記磁気素子は、前記第１巻線の一端と前記第２巻線の一端との接続点に対する端子と、前記第１巻線の他端に対する端子と、前記第２巻線の他端に対する端子とを備えることを特徴とする請求項１記載のスイッチング電源。
【請求項７】
入力電圧をオンオフし、高周波交流電圧を生成するスイッチング素子と、
前記高周波交流電圧を整流し出力電圧を生成する出力整流器と
を備えるスイッチング電源において、
前記スイッチング素子がオンのときに前記入力電圧が印加される第１巻線と、前記第１巻線に磁気結合する第２巻線とを有する磁気素子と、
前記スイッチング素子がオフのときに前記第１巻線と前記出力整流器とを介して放電するコンデンサと、
前記スイッチング素子がオンのときに、前記第２巻線を介して前記コンデンサを充電する電流を流す整流器と
を備えることを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子のオンオフにより、入力電圧を出力電圧に変換するスイッチング電源に関し、特に、小形・低損失の昇圧形のスイッチング電源に関する。
【背景技術】
【０００２】
従来の昇圧形のスイッチング電源は、部品点数が多かった（例えば、特許文献１参照。）。その詳細について、図１１を用いて説明する。図１１は、従来のスイッチング電源を示す構成図である。
【０００３】
同図において、共通電位ＣＯＭをスイッチング電源の共通電位とする。また、入力電圧Ｖｉｎは、インダクタＬ２とインダクタＬ１とを介して、スイッチング素子ＳＷ１に接続する。
【０００４】
さらに、コンデンサＣ２の負極はインダクタＬ１とスイッチング素子ＳＷ１との接続点に接続する。さらにまた、コンデンサＣ２の正極は整流器Ｄ５のカソード及び出力整流器Ｄ６のアノードに接続する。
【０００５】
また、整流器Ｄ５のアノードはインダクタＬ２とインダクタＬ１との接続点に接続する。さらに、出力整流器Ｄ６のカソードは、出力平滑コンデンサＣｏｕｔ及び出力電圧Ｖｏに接続する。
【０００６】
このような図１１の従来例の動作を説明する。
スイッチング素子ＳＷ１のオンオフにより、入力電圧ＶｉｎはインダクタンスＬ２及びインダクタンスＬ１に印加される。また、スイッチング素子ＳＷ１は、出力電圧Ｖｏ及び入力電圧Ｖｉｎに基づき、オンとオフとの時間の割合（デューティ）を変化させる。
【０００７】
そして、コンデンサＣ２の正極と整流器Ｄ５のカソードと出力整流器Ｄ６のアノードとの接続点に高周波交流電圧Ｖｆを生成する。即ち、スイッチング素子ＳＷ１は、入力電圧Ｖｉｎをオンオフし、高周波交流電圧Ｖｆを生成する。
【０００８】
また、出力整流器Ｄ６は、高周波交流電圧Ｖｆを整流し、出力電圧Ｖｏを生成する。さらに、出力平滑コンデンサＣｏｕｔは、出力整流器Ｄ６の出力を平滑する。
【０００９】
このようにして、図１１の従来例は入力電圧Ｖｉｎを出力電圧Ｖｏに変換する。
【００１０】
【特許文献１】米国特許第６４６５９９０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図１１の従来例は、インダクタＬ１とインダクタＬ２という複数の磁気素子が必要であり、小型化が困難という課題がある。また、図１１の従来例は、高価という課題がある。
【００１２】
本発明の目的は、以上説明した課題を解決するものであり、簡便・小形・低コストの好適なスイッチング電源を提供することにある。
【課題を解決するための手段】
【００１３】
このような目的を達成する本発明は、次の通りである。
（１）スイッチング素子のオンオフにより、入力電圧を出力電圧に変換するスイッチング電源において、磁気結合する第１巻線と第２巻線とを有する磁気素子と、前記入力電圧と前記第１巻線と前記スイッチング素子との直列接続で形成する磁気素子励磁回路と、前記入力電圧と整流器と前記第２巻線とコンデンサと前記スイッチング素子との直列接続で形成するコンデンサ充電回路と、前記入力電圧と前記第１巻線と前記コンデンサと出力整流器と前記出力電圧との直列接続で形成するコンデンサ放電回路とを備えることを特徴とするスイッチング電源。
【００１４】
（２）前記コンデンサは、前記スイッチング素子がオンのときに前記第１巻線と実質的に並列に接続され、前記スイッチング素子がオフのときに前記第１巻線と実質的に直列に接続されることを特徴とする（１）記載のスイッチング電源。
【００１５】
（３）前記磁気結合は、疎結合であることを特徴とする（１）記載のスイッチング電源。
【００１６】
（４）前記スイッチング素子と前記出力電圧との間に接続するダイオードを備えることを特徴とする（１）記載のスイッチング電源。
【００１７】
（５）前記コンデンサの値は、前記スイッチング素子のターンオンのときに、前記コンデンサ充電回路の電流がほぼゼロとなる値とすることを特徴とする（１）記載のスイッチング電源。
【００１８】
（６）前記磁気素子は、前記第１巻線の一端と前記第２巻線の一端との接続点に対する端子と、前記第１巻線の他端に対する端子と、前記第２巻線の他端に対する端子とを備えることを特徴とする（１）記載のスイッチング電源。
【００１９】
（７）入力電圧をオンオフし、高周波交流電圧を生成するスイッチング素子と、前記高周波交流電圧を整流し出力電圧を生成する出力整流器とを備えるスイッチング電源において、前記スイッチング素子がオンのときに前記入力電圧が印加される第１巻線と、前記第１巻線に磁気結合する第２巻線とを有する磁気素子と、前記スイッチング素子がオフのときに前記第１巻線と前記出力整流器とを介して放電するコンデンサと、前記スイッチング素子がオンのときに、前記第２巻線を介して前記コンデンサを充電する電流を流す整流器と
を備えることを特徴とするスイッチング電源。
【発明の効果】
【００２０】
本発明によれば次のような効果がある。
本発明は、簡便・小形・低コストの好適なスイッチング電源を提供できる。
【００２１】
また、本発明のスイッチング電源において、磁気素子は低損失・小形となる。さらにまた、スイッチング素子の耐圧を抑制できると共に、高信頼のスイッチング電源を提供する。
【００２２】
さらに、入力電流のリップルが小さくなる。そして、入力電圧に付加するフィルタ（図示せず）が小さくなる。
【００２３】
また、磁気素子の磁気結合を疎結合とすると、更に、小形・低損失の好適なスイッチング電源を提供できる。
【発明を実施するための最良の形態】
【００２４】
以下に、図１に基づいて本発明を詳細に説明する。図１は本発明に係るスイッチング電源の一実施例を示す構成図である。なお、図１１の従来例と同一の要素には同一符号を付し、説明を省略する。
【００２５】
図１の実施例の特徴は、磁気素子Ｔ１とコンデンサＣ１と整流器Ｄ２との構成にある。
【００２６】
同図において、磁気素子Ｔ１は、磁気結合する第１巻線Ｎ１と第２巻線Ｎ２とを有する。
【００２７】
また、図１の実施例は、入力電圧Ｖｉｎと第１巻線Ｎ１とスイッチング素子ＳＷ１との直列接続で形成する磁気素子励磁回路を備える。そして、第１巻線Ｎ１とスイッチング素子ＳＷ１とからなる直列回路は昇圧部１１を形成する。
【００２８】
さらに、図１の実施例は、入力電圧Ｖｉｎと整流器Ｄ２とインダクタＬ３と第２巻線Ｎ２とコンデンサＣ１とスイッチング素子ＳＷ１との直列接続で形成するコンデンサ充電回路を備える。そして、整流器Ｄ２とインダクタＬ３と第２巻線Ｎ２とコンデンサＣ１とからなる直列回路はコンデンサ部１２を形成する。
【００２９】
また、図１の実施例は、入力電圧Ｖｉｎと第１巻線Ｎ１とコンデンサＣ１と出力整流器Ｄ１と出力電圧Ｖｏ（出力平滑コンデンサＣｏｕｔ）との直列接続で形成するコンデンサ放電回路を備える。
【００３０】
さらに、図１の実施例の構成を詳細に説明する。
共通電位ＣＯＭは、入力電圧Ｖｉｎの負極とスイッチング素子ＳＷ１の一端（ソース）と出力平滑コンデンサＣｏｕｔの負極とに接続する。さらにまた、入力電圧Ｖｉｎの正極は整流器Ｄ２のアノードと第１巻線Ｎ１の一端とに接続する。
【００３１】
また、第１巻線Ｎ１の他端は、スイッチング素子ＳＷ１の他端（ドレイン）とコンデンサＣ１の負極とに接続する。さらにまた、コンデンサＣ１の正極は、第２巻線Ｎ２の一端と出力整流器Ｄ１のアノードとに接続する。
【００３２】
さらに、整流器Ｄ２のカソードは、インダクタＬ３を介して、第２巻線Ｎ２の他端に接続する。また、出力整流器Ｄ１のカソードは、出力平滑コンデンサＣｏｕｔの正極と出力電圧とに接続する。
【００３３】
また、磁気素子Ｔ１において、第１巻線Ｎ１に係る入力電圧Ｖｉｎの正極からスイッチング素子ＳＷ１の他端（ドレイン）への極性と、第２巻線Ｎ２に係るコンデンサＣ１の正極から整流器Ｄ２のカソードへの極性とは一致する。
【００３４】
さらに、インダクタＬ３は、磁気素子Ｔ１の等価的な漏れインダクタンスであってもよい。また、インダクタンスＬ３は外付けの素子であってもよい。実質的に同等となる。
【００３５】
そして、上述の例とは別に、磁気素子Ｔ１の磁気結合を疎結合とすると、外付けのインダクタＬ３の素子を省略できる（図示せず）。即ち、磁気素子Ｔ１とインダクタＬ３とを一体に形成できる。このようにすると、一層、小形・低損失の好適なスイッチング電源が提供できる。
【００３６】
具体的には、磁気素子Ｔ１をＵＵコアまたはＵＩコアのそれぞれの脚に第１巻線と第２巻線とをそれぞれ分離して形成する。また、例えば、第１巻線または第２巻線の一方にのみ鎖交する磁気回路（コア）を形成する。
【００３７】
また、制御回路部１３は、出力電圧Ｖｏとスイッチング素子の制御端子との間に接続する。そして、制御回路部１３は、出力電圧Ｖｏに基づき、駆動信号Ｖｇを生成し、スイッチング素子ＳＷ１をオンオフする。さらに、制御回路部１３は、出力電圧Ｖｏが所定の値よりも小さいときは、オンとオフとの割合（デューティ）を大きくし、出力電圧Ｖｏが所定の値よりも大きいときは、オンとオフとの割合（デューティ）を小さくする。
【００３８】
このような、図１の実施例の動作について図２を用いて説明する。図２は、図１の実施例における各部の動作波形である。また、図１の実施例の動作と図１１の従来例の動作とが同様となる説明は省略する。
【００３９】
図２（ａ）はスイッチング素子ＳＷ１の電圧Ｖｓｗ１であり、図２（ｂ）はスイッチング素子ＳＷ１の電流Ｉｓｗ１であり、図２（ｃ）は出力整流器Ｄ１の電流ＩＤ１であり、図２（ｄ）は第１巻線Ｎ１の電圧（Ｖｉｎ−Ｖｓｗ１）であり、図２（ｅ）は第１巻線Ｎ１の電流ＩＮ１であり、図２（ｆ）は第２巻線Ｎ２の電圧（Ｖｂ−Ｖｃ）であり、図２（ｇ）は第２巻線Ｎ２の電流ＩＮ２であり、図２（ｈ）はコンデンサＣ１の電圧（Ｖｃ−Ｖｓｗ１）であり、図２（ｉ）はコンデンサＣ１の電流ＩＣ１であり、図２（ｊ）は入力電流Ｉｉｎである。
【００４０】
また、同図において、時刻ｔ０から時刻ｔ１まではスイッチング素子ＳＷ１がオンの期間であり、時刻ｔ１から時刻ｔ２まではスイッチング素子ＳＷ１がオフの期間である。
【００４１】
そして、図１の実施例は、スイッチング素子がオンの期間とスイッチング素子がオフの期間とを繰り返し、コンデンサＣ１の正極と第２巻線Ｎ２の一端と出力整流器Ｄ１のアノードとの接続点に、高周波交流電圧Ｖｃを生成する。
【００４２】
そしてまた、出力整流器Ｄ１は、高周波交流電圧Ｖｃを整流し、出力電圧Ｖｏを生成する。さらに、出力平滑コンデンサＣｏｕｔは、出力整流器Ｄ１の出力を平滑する。
【００４３】
まず、スイッチング素子ＳＷ１がオンのときの動作を詳しく説明する。このとき、整流器Ｄ２はオンとなり、出力整流器Ｄ１はオフとなる。
【００４４】
さらに、このとき、第１巻線Ｎ１とコンデンサＣ１とは実質的に並列に接続される。詳しくは、コンデンサＣ１は、第２巻線Ｎ２とインダクタＬ３と整流器Ｄ２とを介して、第１巻線Ｎ１に並列に接続される。
【００４５】
また、第１巻線Ｎ１に入力電圧Ｖｉｎが印加される。即ち、入力電圧Ｖｉｎと第１巻線Ｎ１とスイッチング素子ＳＷ１とからなる磁気素子励磁回路に電流が流れる。
【００４６】
さらに、整流器Ｄ２には、入力電圧ＶｉｎとインダクタＬ３と第２巻線Ｎ２とスイッチング素子ＳＷ１とを介して、コンデンサＣ１を充電する電流が流れる。即ち、入力電圧Ｖｉｎと整流器Ｄ２とインダクタＬ３と第２巻線Ｎ２とコンデンサＣ１とスイッチング素子ＳＷ１とからなるコンデンサ充電回路に電流が流れ、コンデンサＣ１は充電される。
【００４７】
そして、電流ＩＮ２及び電流ＩＣ１は、インダクタＬ３とコンデンサＣ１とに基づく共振の波形となる。また、図２の場合は、時刻ｔ１において電流ＩＮ２及び電流ＩＣ１はゼロとなる最も好適な動作である。
【００４８】
詳しくは、インダクタＬ３のインダクタンスが小さすぎると、電流ＩＮ２及び電流ＩＣ１のピークが大きくなり、コンデンサ充電回路のストレスが増加する。
【００４９】
さらにまた、第２巻線Ｎ２の電圧（Ｖｂ−Ｖｃ）は、コンデンサＣ１の電圧（Ｖｃ−Ｖｓｗ１）を増加させる。このため、コンデンサＣ１は効率良く充放電する。
【００５０】
詳しくは、第１巻線Ｎ１の巻数Ｎ１、第２巻線Ｎ２の巻数Ｎ２、入力電圧Ｖｉｎとすると、スイッチング素子ＳＷ１がオンのとき、第２巻線Ｎ２は（Ｎ２／Ｎ１）・Ｖｉｎの振幅の電圧を誘起する。そして、コンデンサＣ１の充電を促進させる。
【００５１】
次に、スイッチング素子ＳＷ１がオフのときの動作を詳しく説明する。このとき、整流器Ｄ２はオフとなり、出力整流器Ｄ１はオンとなる。また、このとき、第１巻線Ｎ１とコンデンサＣ１とは実質的に直列に接続される。
【００５２】
また、コンデンサＣ１は、入力電圧Ｖｉｎと第１巻線Ｎ１と出力整流器Ｄ１とを介して、出力電圧Ｖｏに放電する。即ち、入力電圧Ｖｉｎと第１巻線Ｎ１とコンデンサＣ１と出力整流器Ｄ１と出力電圧Ｖｏとからなるコンデンサ放電回路に電流が流れる。
【００５３】
このようにして、図１の実施例は入力電圧Ｖｉｎを出力電圧Ｖｏに変換する。
【００５４】
そして、図１の実施例は、コンデンサＣ１は効率良く充放電するため、第１巻線Ｎ１のストレスが減少し、磁気素子Ｔ１は低損失・小形となる。また、図１の実施例は、部品点数が少なく、小形となる。
【００５５】
具体的には、図１の実施例における第１巻線が負担する電力は１７３Ｗ、磁気素子Ｔ１の損失５．７Ｗ、磁気素子Ｔ１のサイズ７ｃｃに対し、図１１の従来例におけるインダクタＬ１が負担する電力は２１７Ｗ、インダクタンスＬ１及びインダクタンスＬ２の損失６．５Ｗ、インダクタンスＬ１及びインダクタンスＬ２のサイズ１１ｃｃである。
【００５６】
ただし、入力電圧Ｖｉｎ１２０Ｖｄｃ、出力電圧３６０Ｖ、出力電力（出力電圧Ｖｏ×負過電流Ｉｏ）３００Ｗ、第１巻線Ｎ１の巻数４０Ｔ、第２巻線Ｎ２の巻数１０Ｔ、第１巻線Ｎ１のインダクタンス３２０μＨ、インダクタＬ３のインダクタンス１０μＨ、コンデンサＣ１の容量０．５６μＦに相当する条件の場合の一例である。
【００５７】
このように、前述の条件に類似する構成で、好適なスイッチング電源を提供できる。
【００５８】
さらに、スイッチング素子ＳＷ１の電圧ストレスは、出力電圧ＶｏとコンデンサＣ１の電圧（Ｖｃ−Ｖｓｗ１）との差、即ち電圧（Ｖｏ−Ｖｃ＋Ｖｓｗ１）よりも大きくならない。よって、図１の実施例は、スイッチング素子ＳＷ１に発生する電圧サージ、特に、スイッチング素子ＳＷ１のターンオフのときに発生する電圧サージをクランプする。
【００５９】
したがって、図１の実施例は、スイッチング素子ＳＷ１の耐圧を抑制できると共に、高信頼のスイッチング電源を提供する。
【００６０】
さらに、上述の例とは別に、図１の実施例において、整流器Ｄ２とインダクタＬ３と第２巻線Ｎ２との直列接続の接続順を、整流器Ｄ２、インダクタＬ３、第２巻線Ｎ２の順から、第２巻線Ｎ２、インダクタＬ３、整流器Ｄ２の順に変形しても実質的に同等である（図示せず）。そして、このように変形する構成では、磁気素子Ｔ１は３端子で形成可能となる。
【００６１】
また、図３は、本発明の第２の実施例を示す構成図である。なお、図１の実施例と同等の要素には同等の符号を付し、説明を省略する。
【００６２】
図３の実施例の特徴は、磁気素子Ｔ１１の第２巻線Ｎ２１の構成にある。また、図３の実施例の磁気素子Ｔ１１は、図１の実施例の磁気素子Ｔ１に対応している。
【００６３】
詳しくは、磁気素子Ｔ１１において、第１巻線Ｎ１１に係る入力電圧Ｖｉｎの正極からスイッチング素子ＳＷ１の他端（ドレイン）への極性と、第２巻線Ｎ２１に係る整流器Ｄ２のカソードからコンデンサＣ１の正極への極性は一致する。
【００６４】
即ち、図３の実施例における第２巻線Ｎ２１の極性と図１の実施例における第２巻線Ｎ２の極性とは反対の関係にある。
【００６５】
このような、図３の実施例の動作について説明する。図４は、図３の実施例における各部の動作波形である。また、図４の動作波形は図２の動作波形に対応する。図２の動作波形と同一の要素には同一の符号を付し、説明を省略する。
【００６６】
図４の動作波形と図２の動作波形との比較により、図３の実施例の動作は、図１の実施例の動作と実質的に同等になる。そしてまた、図３の実施例は、図１の実施例と同様に、部品点数が少なく小形となる。さらに、スイッチング素子ＳＷ１の耐圧を抑制できると共に、高信頼のスイッチング電源を提供する。
【００６７】
また、図３の実施例は、図４（ｊ）に示す通り、入力電流Ｉｉｎのリップルが小さくなる。そして、入力電圧Ｖｉｎに付加するフィルタ（図示せず）が小さくなる。さらに、図３の実施例における第２巻線Ｎ２の電圧（Ｖｂ−Ｖｃ）は、図１の実施例における第２巻線Ｎ２の電圧（Ｖｂ−Ｖｃ）とは反対に、コンデンサＣ１の電圧（Ｖｃ−Ｖｓｗ１）を減少させる。
【００６８】
さらにまた、図４において、スイッチング素子がオンの期間は、時刻ｔ０から時刻ｔａまでの期間と時刻ｔａから時刻ｔ１までの期間との和となる。そして、電流ＩＮ２及び電流ＩＣ１は、時刻ｔａにおいて電流ＩＮ２及び電流ＩＣ１はゼロとなる。
【００６９】
さらに、図５は、本発明の第３の実施例を示す構成図である。なお、図１の実施例と同等の要素には同等の符号を付し、説明を省略する。
【００７０】
図５の実施例の特徴は、交流電圧Ｖａｃ及び整流回路ＤＢ１と出力整流器Ｄ３とダイオードＤ４との構成にある。
【００７１】
同図において、交流電圧Ｖａｃは整流回路ＤＢ１の入力に接続する。また、整流回路ＤＢ１の出力は共通電位ＣＯＭと整流器Ｄ２のアノード及び第１巻線Ｎ１の一端とに接続する。そして、交流電圧Ｖａｃは、整流回路ＤＢ１で整流され、入力電圧Ｖｉとなる。
【００７２】
このように、入力電圧Ｖｉは、振幅を有していてもよい。同様の動作となり、同様の効果がある。さらにまた、上述の例とは別に、図１の実施例、図３の実施例等における入力電圧Ｖｉｎを交流電圧Ｖａｃ及び整流回路ＤＢ１等に置き換えても同等となる。
【００７３】
また、図５の実施例は、入力電圧Ｖｉと第１巻線Ｎ１とコンデンサＣ１と第２巻線Ｎ２とインダクタＬ３と出力整流器Ｄ３と出力電圧Ｖｏ（出力平滑コンデンサＣｏｕｔ）との直列接続で形成するコンデンサ放電回路を備える。
【００７４】
詳しくは、出力整流器Ｄ３のアノードは、整流器Ｄ２のカソードとインダクタＬ３との接続点に接続する。そして、出力整流器Ｄ３のカソードは、出力電圧Ｖｏに接続する。
【００７５】
さらに、図５の実施例は、スイッチング素子ＳＷ１と第１巻線Ｎ１とコンデンサＣ１の負極との接続点と出力電圧Ｖｏとの間に接続するダイオードＤ４を備える。
【００７６】
詳しくは、ダイオードＤ４のアノードは、スイッチング素子ＳＷ１と第１巻線Ｎ１とコンデンサＣ１の負極との接続点に接続する。そして、ダイオードＤ４のカソードは、出力電圧Ｖｏに接続する。
【００７７】
このような、図５の実施例の動作を説明する。
スイッチング素子ＳＷ１のオンオフにより、整流器Ｄ２のカソードとインダクタＬ３との接続点に高周波交流電圧Ｖｅが生成される。そして、出力整流器Ｄ３は高周波交流電圧Ｖｅを整流し出力電圧Ｖｏを生成する。
【００７８】
したがって、図５の実施例の動作は図１の実施例の動作と実質的に同等である。そして、図５の実施例は、図１の実施例と同様に、部品点数が少なく小形となる。また、磁気素子Ｔ１は低損失・小形となる。
【００７９】
さらに、ダイオードＤ４は、スイッチング素子ＳＷ１と第１巻線Ｎ１とコンデンサＣ１の負極との接続点の電圧Ｖｄが出力電圧Ｖｏよりも大きくなるとオンする。そして、電圧Ｖｄに発生する電圧サージは出力電圧Ｖｏにクランプされる。特に、図５の実施例は、スイッチング素子ＳＷ１のターンオフのときに発生する電圧サージをクランプする。
【００８０】
よって、図５の実施例は、スイッチング素子ＳＷ１の耐圧を抑制できると共に、高信頼のスイッチング電源を提供する。
【００８１】
また、図５の実施例は、入力電流Ｉｉの導通角を広げ、高調波電流を抑制できるため、高力率・小型の好適なスイッチング電源を供給できる。
【００８２】
また、図６は、本発明の第４の実施例を示す構成図である。なお、図５の実施例と同等の要素には同等の符号を付し、説明を省略する。
【００８３】
図６の実施例の特徴は、図３の実施例と同様に、磁気素子Ｔ１１の第２巻線Ｎ２１の構成にある。即ち、図６の実施例における第２巻線Ｎ２１の極性と図５の実施例における第２巻線Ｎ２の極性とは反対の関係となる。
【００８４】
したがって、図６の実施例の動作は、図３の実施例の動作と実質的に同等になる。そして、図６の実施例は、図３の実施例と同様に、部品点数が少なく小形となる。また、図６の実施例は、入力電流Ｉｉｎのリップルが小さくなる。
【００８５】
また、図６の実施例におけるコンデンサＣ１とインダクタンスＬ３と第２巻線Ｎ２１との直列接続と、図５の実施例におけるインダクタンスＬ３と第２巻線Ｎ２とコンデンサＣ１との直列接続とは、接続の順序が異なるが、実質的に同等である。
【００８６】
さらにまた、図６の実施例の磁気素子Ｔ１１は３端子で形成可能に対し、図５の実施例の磁気素子Ｔ１は４端子で形成可能である。したがって、図６の実施例の磁気素子Ｔ１１は、端子数が少なく、簡便・小形・低コストとなる。
【００８７】
詳しくは、図６の実施例の磁気素子Ｔ１１は、第１巻線Ｎ１１の一端と第２巻線Ｎ２１の一端との接続点に対する端子を備えると共に、この端子は電圧Ｖｄ（スイッチング素子ＳＷ１とダイオードＤ４との接続点）に接続する。
【００８８】
また、図６の実施例の磁気素子Ｔ１１は、第１巻線Ｎ１１の他端に対する端子を備えると共に、この端子は入力電圧Ｖｉに接続する。
【００８９】
さらにまた、図６の実施例の磁気素子Ｔ１１は、第２巻線Ｎ２１の他端に対する端子を備えると共に、この端子はインダクタＬ３及びコンデンサＣ１を介して、高周波交流電圧Ｖｅ（整流器Ｄ２のカソードと出力整流器Ｄ３のアノードとコンデンサＣ１との接続点）に接続する。
【００９０】
さらに、図７は、本発明の第５の実施例を示す構成図である。なお、図１の実施例と同等の要素には同等の符号を付し、説明を省略する。
【００９１】
図７の実施例は、図１の実施例において出力整流器Ｄ３を付加したものに相当する。
【００９２】
そして、図７の実施例における出力整流器Ｄ３の構成及び作用は、図５の実施例における出力整流器Ｄ３の構成及び作用と実質的に同等である。
【００９３】
したがって、図７の実施例の動作は図１の実施例の動作と実質的に同等である。そして、図７の実施例は、図１の実施例と同様に、部品点数が少なく小形となる。また、磁気素子Ｔ１は低損失・小形となる。さらに、スイッチング素子ＳＷ１の耐圧を抑制できると共に、高信頼のスイッチング電源を提供する。
【００９４】
また、図８は、本発明の第６の実施例を示す構成図である。なお、図７の実施例と同等の要素には同等の符号を付し、説明を省略する。
【００９５】
図８の実施例は、図３の実施例において出力整流器Ｄ３を付加したものに相当する。
【００９６】
そして、図８の実施例における出力整流器Ｄ３の構成及び作用は、図５の実施例における出力整流器Ｄ３の構成及び作用と実質的に同等である。
【００９７】
したがって、図８の実施例の動作は、図３の実施例の動作と実質的に同等になる。そして、図８の実施例は、図３の実施例と同様に、部品点数が少なく小形となる。また、図８の実施例は、入力電流Ｉｉｎのリップルが小さくなる。さらに、スイッチング素子ＳＷ１の耐圧を抑制できると共に、高信頼のスイッチング電源を提供する。
【００９８】
また、図９は、本発明の第７の実施例を示す構成図である。なお、図１の実施例と同等の要素には同等の符号を付し、説明を省略する。
【００９９】
図９の実施例の特徴は、磁気素子Ｔ１２とコンデンサＣ２と整流器Ｄ５との構成にある。
【０１００】
同図において、磁気素子Ｔ１２は、磁気結合する第１巻線Ｎ１２と第２巻線Ｎ２２とを有する。
【０１０１】
また、図９の実施例は、入力電圧ＶｉｎとインダクタＬ４と第２巻線Ｎ２２と第１巻線Ｎ１２とスイッチング素子ＳＷ１との直列接続で形成する磁気素子励磁回路を備える。
【０１０２】
さらに、図９の実施例は、入力電圧ＶｉｎとインダクタＬ４と第２巻線Ｎ２２と整流器Ｄ５とコンデンサＣ２とスイッチング素子ＳＷ１との直列接続で形成するコンデンサ充電回路を備える。
【０１０３】
また、図９の実施例は、入力電圧ＶｉｎとインダクタＬ４と第２巻線Ｎ２２と第１巻線Ｎ１２とコンデンサＣ２と出力整流器Ｄ６と出力電圧Ｖｏ（出力平滑コンデンサＣｏｕｔ）との直列接続で形成するコンデンサ放電回路を備える。
【０１０４】
さらに、図９の実施例の構成を詳細に説明する。
共通電位ＣＯＭは、入力電圧Ｖｉｎの負極とスイッチング素子ＳＷ１の一端（ソース）と出力平滑コンデンサＣｏｕｔの負極とに接続する。また、入力電圧Ｖｉｎの正極は、インダクタＬ４及び第２巻線Ｎ２２を介して、整流器Ｄ５のアノードと第１巻線Ｎ１２の一端とに接続する。
【０１０５】
また、第２巻線Ｎ２２の一端は第１巻線Ｎ１２の一端に接続する。さらに、第２巻線Ｎ２２の他端はインダクタＬ４に接続する。
【０１０６】
さらに、第１巻線Ｎ１２の他端は、スイッチング素子ＳＷ１の他端（ドレイン）とコンデンサＣ２の負極とに接続する。さらにまた、コンデンサＣ２の正極は、整流器Ｄ５のカソードと出力整流器Ｄ６のアノードとに接続する。
【０１０７】
また、整流器Ｄ５のアノードは、第１巻線Ｎ１２の一端と第２巻線Ｎ２２の一端との接続点に接続する。また、出力整流器Ｄ６のカソードは、出力平滑コンデンサＣｏｕｔの正極と出力電圧Ｖｏとに接続する。
【０１０８】
さらに、磁気素子Ｔ１２において、第１巻線Ｎ１２に係る入力電圧Ｖｉｎの正極からスイッチング素子ＳＷ１の他端（ドレイン）への極性と、第２巻線Ｎ２に係る整流器Ｄ５のアノードから入力電圧Ｖｉｎの正極への極性は一致する。
【０１０９】
このような図９の実施例の構成は、図１の実施例の構成と実質的に同等となる。そして、図９の実施例の動作は以下のようになる。
【０１１０】
まず、スイッチング素子ＳＷ１がオンのときの動作を詳しく説明する。このとき、整流器Ｄ５はオンとなり、出力整流器Ｄ６はオフとなる。また、このとき、第１巻線Ｎ１２とコンデンサＣ２とは実質的に並列に接続される。
【０１１１】
また、入力電圧ＶｉｎとインダクタＬ４と第２巻線Ｎ２２と第１巻線Ｎ１２とスイッチング素子ＳＷ１とからなる磁気素子励磁回路に電流が流れる。
【０１１２】
さらに、入力電圧ＶｉｎとインダクタＬ４と第２巻線Ｎ２２と整流器Ｄ５とコンデンサＣ２とスイッチング素子ＳＷ１とからなるコンデンサ充電回路に電流が流れ、コンデンサＣ２は充電される。
【０１１３】
また、このとき、第２巻線Ｎ２２に生ずる電圧は、コンデンサＣ２の電圧を増加させる。このため、コンデンサＣ２は効率良く充放電する。
【０１１４】
次に、スイッチング素子ＳＷ１がオフのときの動作を詳しく説明する。このとき、整流器Ｄ５はオフとなり、出力整流器Ｄ６はオンとなる。また、このとき、第１巻線Ｎ１とコンデンサＣ１とは実質的に直列に接続される。
【０１１５】
さらに、入力電圧ＶｉｎとインダクタＬ４と第２巻線Ｎ２２と第１巻線Ｎ１２とコンデンサＣ２と出力整流器Ｄ６と出力電圧Ｖｏ（出力平滑コンデンサＣｏｕｔ）とからなるコンデンサ放電回路に電流が流れる。
【０１１６】
また、スイッチング素子ＳＷ１のオンオフにより、コンデンサＣ２の正極と整流器Ｄ５のカソードと出力整流器Ｄ６のアノードとの接続点に高周波交流電圧Ｖｆが生成される。そして、出力整流器Ｄ６は、高周波交流電圧Ｖｆを整流し、出力電圧Ｖｏを生成する。
【０１１７】
このようにして、図９の実施例は、図１の実施例と同様に、入力電圧Ｖｉｎを出力電圧Ｖｏに変換する。
【０１１８】
そして、図９の実施例は、図１の実施例と同様に、部品点数が少なく小形となる。また、磁気素子Ｔ１２は低損失・小形となる。
【０１１９】
また、図１０は、本発明の第８の実施例を示す構成図である。なお、図９の実施例と同等の要素には同等の符号を付し、説明を省略する。
【０１２０】
図１０の実施例の特徴は、図３の実施例と同様に、磁気素子Ｔ１３の第２巻線Ｎ２３の構成にある。即ち、図１０の実施例における第２巻線Ｎ２３の極性と図９の実施例における第２巻線Ｎ２２の極性とは反対の関係となる。
【０１２１】
したがって、図１０の実施例の動作は、図３の実施例の動作と実質的に同等になる。そして、図１０の実施例は、図３の実施例と同様に、部品点数が少なく小形となる。また、図１０の実施例は、入力電流Ｉｉｎのリップルが小さくなる。
【０１２２】
以上のように、本発明は、前述の実施例に限定されることなく、その本質を逸脱しない範囲で更に多くの変更及び変形を含むものである。
【図面の簡単な説明】
【０１２３】
【図１】本発明の一実施例を示す構成図である。
【図２】図１の実施例における各部の動作波形である。
【図３】本発明の第２の実施例を示す構成図である。
【図４】図３の実施例における各部の動作波形である。
【図５】本発明の第３の実施例を示す構成図である。
【図６】本発明の第４の実施例を示す構成図である。
【図７】本発明の第５の実施例を示す構成図である。
【図８】本発明の第６の実施例を示す構成図である。
【図９】本発明の第７の実施例を示す構成図である。
【図１０】本発明の第８の実施例を示す構成図である。
【図１１】従来のスイッチング電源を示す構成図である。
【符号の説明】
【０１２４】
Ｃ１，Ｃ２  コンデンサ
Ｄ１，Ｄ３，Ｄ６  出力整流器
Ｄ２，Ｄ５  整流器
Ｄ４  ダイオード
ＳＷ１  スイッチング素子
Ｔ１，Ｔ１１，Ｔ１２，Ｔ１３  磁気素子
Ｎ１，Ｎ１１，Ｎ１２，Ｎ１３  第１巻線
Ｎ２，Ｎ２１，Ｎ２２，Ｎ２３  第２巻線
Ｖｉｎ，Ｖｉ  入力電圧
Ｖｃ，Ｖｅ，Ｖｆ  高周波交流電圧
Ｖｏ  出力電圧
ＣＯＭ  共通電位
【図１】
2005086957.tif 000003
【図２】
2005086957.tif 000004
【図３】
2005086957.tif 000005
【図４】
2005086957.tif 000006
【図５】
2005086957.tif 000007
【図６】
2005086957.tif 000008
【図７】
2005086957.tif 000009
【図８】
2005086957.tif 000010
【図９】
2005086957.tif 000011
【図１０】
2005086957.tif 000012
【図１１】
2005086957.tif 000013