(57)【要約】【課題】ＰＬＬ回路において、ロックアップ時間の高速化をはかる。【解決手段】基準信号と分周器の信号の位相を比較する位相比較器と、前記位相比較器の出力を平滑化するためのローパスフィルタ（ＬＰＦ）と、前記ＬＰＦの出力電圧に応じた周波数を出力する電圧制御発振器（ＶＣＯ）と、前記ＶＣＯの出力を分周する分周器からなるＰＬＬループと、前記ＶＣＯと同じ周波数ｖｓ電圧特性を持ったＦ／Ｖ変換器と、前記Ｆ／Ｖ変換器の出力と前記ＶＣＯの制御電圧を比較する比較器と、ＰＬＬのループを開閉する第一のスイッチと、前記Ｆ／Ｖ変換器から前記ＶＣＯを充電させる第二のスイッチと、前記位相比較器の出力に基づいて基準信号との同期をはかる位相同期回路と、前記位相同期回路を動作させる第三のスイッチと、前記第一のスイッチと前記第二のスイッチと前記第三のスイッチの動作を制御するモード選択回路を備えた高速応答のＰＬＬ回路である。【選択図】図１
2005252934.tif 000002
【特許請求の範囲】
【請求項１】
基準信号と分周器の信号の位相を比較する位相比較器と、前記位相比較器の出力を平滑化するためのローパスフィルタ（ＬＰＦ）と、前記ＬＰＦの出力電圧に応じた周波数を出力する電圧制御発振器（ＶＣＯ）と、前記ＶＣＯの出力を分周する分周器からなるＰＬＬループと、前記ＶＣＯと同じ周波数ｖｓ電圧特性を持ったＦ／Ｖ変換器と、前記Ｆ／Ｖ変換器の出力と前記ＶＣＯの制御電圧を比較する比較器と、ＰＬＬのループを開閉する第一のスイッチと、前記Ｆ／Ｖ変換器から前記ＶＣＯを充電させる第二のスイッチと、前記位相比較器の出力に基づいて基準信号との同期をはかる位相同期回路と、前記位相同期回路を動作させる第三のスイッチと、前記第一のスイッチと前記第二のスイッチと前記第三のスイッチの動作を制御するモード選択回路を備えた高速応答のＰＬＬ回路。
【請求項２】
基準信号と分周器の信号の位相を比較する位相比較器と、前記位相比較器の出力を平滑化するためのローパスフィルタ（ＬＰＦ）と、前記ＬＰＦの出力電圧に応じた周波数を出力する電圧制御発振器（ＶＣＯ）と、前記ＶＣＯの出力を分周する分周器からなるＰＬＬループと、ＰＬＬのループを開閉する第一のスイッチと、周波数変換器から前記ＶＣＯの制御電圧を充電する第二のスイッチと、前記位相比較器の出力に基づいて基準信号との同期をはかる位相同期回路と、前記位相同期回路を動作させる第三のスイッチと、前記第一のスイッチと前記第二のスイッチと前記第三のスイッチの動作を制御するモード選択回路と、基準信号と前記分周器の出力を入力とする前記周波数変換器を備えた高速応答のＰＬＬ回路。
【請求項３】
請求項１乃至は請求項２記載のＰＬＬ回路において、位相同期回路の代わりに基準信号の立ち上がり乃至はたち下がりに同期するような調整機能を備えたリセット付分周器を備えたＰＬＬ回路。
【請求項４】
請求項１記載のＰＬＬ回路において、前記ＶＣＯの制御電圧と前記Ｆ／Ｖ変換器の出力電圧を比較して、誤差が大きいときはロックが外れたものとして再度周波数ならびに位相を調整するロックアウト検出機能付比較器を備えたＰＬＬ回路。
【請求項５】
請求項４記載のＰＬＬ回路において、前記比較器でロックアウトの範囲を制御する機能を備えたＰＬＬ回路。
【請求項６】
請求項１、３、４、５記載のＰＬＬ回路において、前記Ｆ／Ｖ変換器の出力電圧をＶＣＯと同じ周波数ｖｓ電圧特性と同じになるように変換するデータを保存したメモリを備えたＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器および半導体集積回路に使用するＰＬＬ（Phase Locked Loop）回路に関するものである。
【背景技術】
【０００２】
従来、電子機器および半導体集積回路に使用するＰＬＬ回路については文献にＰＬＬ回路として開示されている（非特許文献１参照）。
【０００３】
図５は従来のＰＬＬ回路図である。図５において、１は基準信号、２はこの基準信号と分周器の信号の位相を比較する位相比較器、３はこの位相比較器の出力を平滑化するためのローパスフィルタ（Low Pass Filter：ＬＰＦ）、４はＬＰＦの出力電圧に応じた周波数を出力する電圧制御発振器（Voltage controlled Oscillator：ＶＣＯ）、５はＶＣＯの出力を分周する分周器である。
【０００４】
基準信号１と分周器５の出力信号を位相比較器２で位相を比較し、この位相比較器の出力をＬＰＦ３で平滑化する。この出力を電圧制御発振器４で位相を変化させ、基準信号１の信号と同じになるように動作する。
【非特許文献１】Design of Analog CMOS Integrated Circuit P572 出版社 Mc Graw Hill 著者 Behzad Razavi
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、電子機器および半導体集積回路に使用するＰＬＬ回路において、ロックアップ時間の高速化が課題であった。
【０００６】
本発明は上記従来の課題を解決するものであり、高速にロックアップ動作することのできるＰＬＬ回路を提供することを目的とする。
【０００７】
従来のＰＬＬ回路では、ロックアップ時間はＰＬＬの閉ループ特性に影響され、ロックアップ時間の高速化と安定化はトレードオフの関係にある。そのため、ロックアップ時間を速くすると回路が不安定になるという問題があり、高速動作されるのに限界がある。それゆえ、基準信号とＶＣＯの出力信号が周波数の差が大きければ大きいほどロックアップするまでに時間がかかる。
【課題を解決するための手段】
【０００８】
請求項１の発明では、基準信号と分周器の信号の位相を比較する位相比較器と、前記位相比較器の出力を平滑化するためのローパスフィルタ（ＬＰＦ）と、前記ＬＰＦの出力電圧に応じた周波数を出力する電圧制御発振器（ＶＣＯ）と、前記ＶＣＯの出力を分周する分周器からなるＰＬＬループと、前記ＶＣＯと同じ周波数ｖｓ電圧特性を持ったＦ／Ｖ変換器と、前記Ｆ／Ｖ変換器の出力と前記ＶＣＯの制御電圧を比較する比較器と、ＰＬＬのループを開閉する第一のスイッチと、前記Ｆ／Ｖ変換器から前記ＶＣＯを充電させる第二のスイッチと、前記位相比較器の出力に基づいて基準信号との同期をはかる位相同期回路と、前記位相同期回路を動作させる第三のスイッチと、前記第一のスイッチと前記第二のスイッチと前記第三のスイッチの動作を制御するモード選択回路を備えロックアップ時間を高速にしている。
【０００９】
請求項２の発明では、基準信号と分周器の信号の位相を比較する位相比較器と、前記位相比較器の出力を平滑化するためのローパスフィルタ（ＬＰＦ）と、前記ＬＰＦの出力電圧に応じた周波数を出力する電圧制御発振器（ＶＣＯ）と、前記ＶＣＯの出力を分周する分周器からなるＰＬＬループと、ＰＬＬのループを開閉する第一のスイッチと、周波数変換器から前記ＶＣＯの制御電圧を充電する第二のスイッチと、前記位相比較器の出力に基づいて基準信号との同期をはかる位相同期回路と、前記位相同期回路を動作させる第三のスイッチと、前記第一のスイッチと前記第二のスイッチと前記第三のスイッチの動作を制御するモード選択回路と、基準信号と前記分周器の出力を入力とする周波数変換器を備えロックアップ時間を高速にしている。
【００１０】
請求項３の発明では、請求項１乃至は請求項２記載のＰＬＬ回路において、位相同期回路の代わりに基準信号の立ち上がり乃至はたち下がりに同期するような調整機能を備えたリセット付分周器を備えることにより、高速に位相を同期させる。
【００１１】
請求項４の発明では、請求項１記載のＰＬＬ回路において、前記ＶＣＯの制御電圧と前記Ｆ／Ｖ変換器の出力電圧を比較して、誤差が大きいときはロックが外れたものとして再度周波数ならびに位相を調整するロックアウト検出機能付比較器を備え、ロックアウトからの復帰を速くする。
【００１２】
請求項５の発明では、請求項４記載のＰＬＬ回路において、前記比較器でロックアウトの範囲を制御する機能を備えたものである。
【００１３】
請求項６の発明では、請求項１、３、４、５記載のＰＬＬ回路において、前記Ｆ／Ｖ変換器の出力電圧をＶＣＯと同じ周波数ｖｓ電圧特性と同じになるように変換するデータを保存したメモリを備えた、高速応答のＰＬＬ回路である。
【発明の効果】
【００１４】
以下に示すように本発明は、高速応答を実現できるものである。
【発明を実施するための最良の形態】
【００１５】
図１は第１の実施形態におけるＰＬＬの回路図を示すものである。
【００１６】
１は基準信号、２は位相比較器、３はＬＰＦ、４はＶＣＯ、５は分周器、６はＦ／Ｖ変換器、７は加算器、８はモード選択回路、９はＰＬＬのループをオープンにするスイッチ、１０はＦ／Ｖ変換器からＶＣＯの制御電圧を充放電するスイッチ、１１は位相同期回路を動作させるスイッチ、１４は比較器である。
【００１７】
基準信号１と分周器５の信号の位相を比較する位相比較器２と、位相比較器２の出力を平滑化するためのローパスフィルタ（ＬＰＦ）３と、ＬＰＦ３の出力電圧に応じた周波数を出力する電圧制御発振器（ＶＣＯ）４と、ＶＣＯ４の出力を分周する分周器５からなるＰＬＬと、ＰＬＬのループを開閉するスイッチ９と、Ｆ／Ｖ変換器６からＶＣＯ４の制御電圧を充放電するスイッチ１０と、位相比較器２の出力に基づいて基準信号１との同期をはかる位相同期回路１２と、位相同期回路１２を動作させるスイッチ１１と、スイッチ９とスイッチ１０とスイッチ１１の動作を制御するモード選択回路８と、ＶＣＯ４と同じ周波数ｖｓ電圧特性を持ったＦ／Ｖ変換器６と、Ｆ／Ｖ変換器６の出力とＶＣＯ４の制御電圧を比較する比較器１４とを備えている。電源立ち上げ時、モード選択回路８はスイッチ９を開いて、ＰＬＬのループをオープンにする。Ｆ／Ｖ変換器６は基準信号の１周期で目標とするＶＣＯ４の制御電圧に電圧を設定され、その後スイッチ１０を閉じて、ＶＣＯ４の制御電圧を急速に充電する。また、制御電圧の充電後、スイッチ１０を開き、今度は位相を同期させるためスイッチ１１を閉じて、位相同期回路１２により位相を合わせ込む。その後、スイッチ１１を開き、スイッチ９を閉じて、ＰＬＬのループを閉じる。この動作については図３のタイムチャートを参照。ＰＬＬをオープンにすることにより、ループの安定性に関係なく急速に充電できるため、高速応答にすることができる。
【００１８】
図２は第２の実施形態におけるＰＬＬの回路図を示すものである。
【００１９】
１は基準信号、２は位相比較器、３はＬＰＦ、４はＶＣＯ、５は分周器、１３は周波数比較器、７は加算器、８はモード選択回路、９はＰＬＬのループをオープンにするスイッチ、１０は周波数比較器からＶＣＯの制御電圧を充放電するスイッチ、１１は位相同期回路を動作させるスイッチである。
【００２０】
基準信号１と分周器５の信号の位相を比較する位相比較器２と、位相比較器２の出力を平滑化するためのＬＰＦ（ローパスフィルタ）３と、ＬＰＦ３の出力電圧に応じた周波数を出力するＶＣＯ（電圧制御発振器）４と、ＶＣＯ４の出力を分周する分周器５からなるＰＬＬと、ＰＬＬのループを開閉するスイッチ９と、位相比較器２の出力に基づいて基準信号１との同期をはかる位相同期回路１２と、位相同期回路１２を動作させるスイッチ１１と、スイッチ９とスイッチ１０とスイッチ１１の動作を制御するモード選択回路８と、基準信号１と分周器５の出力を入力とする周波数比較器１３を備えている。電源立ち上げ時、モード選択回路８はスイッチ９を開いて、ＰＬＬのループをオープンにする。その後スイッチ１０を閉じて、周波数比較器１３は基準信号１とＶＣＯ４の周波数差に応じてＶＣＯ４の制御電圧を充放電しながら周波数を合わせ込んでいく。また、周波数を合わせ込んだ後、スイッチ１０を開き、今度は位相を同期させるためスイッチ１１を閉じて、位相同期回路１２により位相を合わせ込む。その後、スイッチ１１を開き、スイッチ９を閉じて、ＰＬＬのループを閉じる。ＰＬＬをオープンにすることにより、ループの安定性に関係なく急速に充電できるため、高速応答にすることができる。
【００２１】
図３はＰＬＬのタイムチャートである。ｔ１において、電源がＯＮなる。そのとき、スイッチ９、スイッチ１０、スイッチ１１はＯＦＦでＰＬＬのループは開いている。電源がＯＮしてから、最初の立ち上がり（ｔ２）から１周期（ｔ３）の間で、Ｆ／Ｖ変換器において目標とするＶＣＯの制御電圧を決定する。そして、スイッチ１１をＯＮにしてＶＣＯの制御電圧を急速に充電する。充電完了後（ｔ４）、スイッチ１１はＯＦＦ、スイッチ１０がＯＮになり位相の合わせ込みを開始する。期間ｔ５、ｔ６、ｔ７、ｔ８は基準信号と分周器の出力信号のずれにより位相同期回路により位相の合わせ込みの様子を表している。位相の合わせ込み終了後（ｔ９）、スイッチ１０はＯＦＦ、スイッチ９がＯＮになりＰＬＬのループを閉じ、従来のＰＬＬと同じように動作する。
【００２２】
図４はＦ／Ｖ変換器の実施の形態である。定電流源ＣＳ１は基準信号の１周期Ｔの間、定電流Ｉで容量Ｃ１を充電する。そのときの電圧値はＶ１＝Ｉ＊Ｔ／Ｃ１である。この電圧値Ｖ１とオペアンプＯ１の出力である電圧値Ｖ２を乗算器Ｍ１に入力する。この乗算器の出力はＶ１＊Ｖ２である。この出力Ｖ１＊Ｖ２をオペアンプＯ１のプラス端子に入力し、マイナス端子に電圧ａを入力する。オペアンプＯ１のゲインをＡとすると、オペアンプＯ１の出力電圧はＶ２＝Ａ＊（Ｖ１＊Ｖ２−ａ）となり、この式をＶ２でまとめると
Ｖ２＝−ａ＊Ａ／（１−Ａ＊Ｖ１）になる。Ａ＊Ｖ１＞＞１のとき、Ｖ２＝ａ／Ｖ１になり、Ｖ１にＶ１＝Ｉ＊Ｔ／Ｃを代入すると、Ｖ２＝ａ＊Ｃ／（Ｉ＊Ｔ）で、Ｔ＝１／ｆであるので、Ｖ２＝（ａ＊Ｃ／Ｉ）＊ｆになる。ｆの係数をＶＣＯの特性と同じになるように構成する。
【産業上の利用可能性】
【００２３】
ＰＬＬ回路において、ロックアップ時間の高速化をはかる上で有用である。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施形態におけるＰＬＬの回路図
【図２】本発明の第２の実施形態におけるＰＬＬの回路図
【図３】ＰＬＬ回路のタイムチャート
【図４】Ｆ／Ｖ変換器の実施形態における回路図
【図５】従来のＰＬＬの回路図
【符号の説明】
【００２５】
１  基準信号
２  位相比較器
３  ＬＰＦ
４  ＶＣＯ
５  分周器
６  Ｆ／Ｖ変換器
７  加算器
８  モード選択回路
９  スイッチ
１０  スイッチ
１１  スイッチ
１２  位相同期回路
１３  周波数比較器
１４  比較器
ＣＳ１  定電流源
Ｃ１  容量
Ｍ１  乗算器
Ｏ１  オペアンプ
【図１】
2005252934.tif 000003
【図２】
2005252934.tif 000004
【図３】
2005252934.tif 000005
【図４】
2005252934.tif 000006
【図５】
2005252934.tif 000007