(57)【要約】【課題】  受信機用のＩＣにおいて、ＡＧＣと、マニュアル操作による高周波利得の制御とができるようにする。【解決手段】  受信信号の振幅を変更する可変利得回路１２と、ミキサ回路１３Ａ、１３Ｂの出力信号のピーク値を検出するピーク値検出回路３３Ａ、３３Ｂとを設ける。ピーク値検出回路３３Ａ、３３Ｂの検出出力が供給されるボルテージフォロワ３３２と、ボルテージフォロワ３３２の出力端に接続された抵抗器Ｒ32と、充放電用のコンデンサＣ32が接続される外部端子Ｔ32とを設ける。ボルテージフォロワ３３２を通じてコンデンサＣ32を充電した電圧を、可変利得回路１２に制御信号として供給して受信信号に対してＡＧＣを行うとともに、コンデンサＣ32の電圧を外部から制御するとき、受信信号の振幅を制御する。【選択図】  図１
2005252912.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を局部発振信号により中間周波信号に周波数変換するミキサ回路と、
上記受信信号の振幅を変更する可変利得回路と、
上記ミキサ回路の出力信号のピーク値を検出するピーク値検出回路と、
このピーク値検出回路の検出出力が供給されるボルテージフォロワと、
このボルテージフォロワの出力端に接続された抵抗器と、
上記ボルテージフォロワの出力端に接続されるとともに、充放電用のコンデンサが接続される外部端子と
が一体にＩＣ化され、
上記ボルテージフォロワを通じて上記コンデンサを充電した電圧が上記可変利得回路に制御信号として供給されて上記受信信号に対してＡＧＣが行われるとともに、
上記コンデンサの電圧を外部から制御するとき、上記受信信号の振幅が制御される
ようにした受信機用ＩＣ。
【請求項２】
請求項１に記載の受信機用ＩＣにおいて、
上記ボルテージフォロワが、
上記ピーク値検出回路の検出出力が供給されるオペアンプと、
このオペアンプの出力が供給されるエミッタフォロワのトランジスタと
を有し、
上記抵抗器が上記トランジスタのエミッタ負荷とされるとともに、
上記トランジスタの出力が上記オペアンプに負帰還されている
ようにした受信機用ＩＣ。
【請求項３】
請求項１または請求項２に記載の受信機用ＩＣ回路において、
上記ボルテージフォロワの動作を制御するための第１の外部端子と、
上記ピーク値検出回路の検出出力を取り出すための第２の外部端子と
を有し、
上記外部端子に上記充放電用のコンデンサを接続するとともに、
上記第１の外部端子を所定の一方のレベルとした場合には、上記ボルテージフォロワの動作を許可し、
上記ボルテージフォロワを通じて上記コンデンサを充電した電圧が上記可変利得回路に制御信号として供給されて上記受信信号に対してＡＧＣが行われるとともに、
上記コンデンサの電圧を外部から制御するとき、上記受信信号の振幅が制御され、
上記外部端子への上記充放電用のコンデンサを無接続するとともに、
上記第１の外部端子を所定の他方のレベルとした場合には、上記ボルテージフォロワの動作を禁止し、
上記第２の外部端子に出力される電圧に基づいて形成された制御電圧を上記外部端子に供給するとき、その制御電圧により上記受信信号に対してＡＧＣが行われる
ようにした受信機用ＩＣ。
【請求項４】
受信信号を局部発振信号により中間周波信号に周波数変換するミキサ回路と、
上記受信信号の振幅を変更する可変利得回路と、
上記ミキサ回路の出力信号のピーク値を検出するピーク値検出回路と、
このピーク値検出回路の検出出力が供給されるボルテージフォロワと、
このボルテージフォロワの出力端に接続された抵抗器およびコンデンサと
を有し、
上記ボルテージフォロワを通じて上記コンデンサを充電した電圧が上記可変利得回路に制御信号として供給されて上記受信信号に対してＡＧＣが行われるとともに、
上記コンデンサの電圧を外部から制御するとき、上記受信信号の振幅が制御される
ようにしたＡＧＣ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、受信機用ＩＣおよびＡＧＣ回路に関する。
【背景技術】
【０００２】
スーパーヘテロダイン方式の受信機として、局部発振周波数を受信周波数に近づけることにより、中間周波数を受信周波数に比べてかなり低くした、いわゆるローＩＦ方式のものがある。また、局部発振周波数を受信周波数に等しくすることにより、中間周波数をゼロとした、いわゆるダイレクトコンバージョン方式のものもある。これらの受信機は、受信信号を互いに直交する１対の中間周波信号に周波数変換するとともに、位相処理によりイメージ特性を改善している。
【０００３】
図５は、ローＩＦ方式の受信機の一例を示す。すなわち、電子同調方式のアンテナ同調回路１１から目的とする受信周波数の受信信号ＳRXが取り出され、この受信信号ＳRXが高周波アンプ１２を通じて１対のミキサ回路１３Ａ、１３Ｂに供給される。
【０００４】
また、局部発振回路３１がＰＬＬにより構成され、受信信号ＳRXの周波数に近い周波数（例えば、中波放送の受信時には、55ｋHzだけ高い周波数）で、位相が互いに90°異なる２つの信号ＳLOA、ＳLOBが形成され、この信号ＳLOA、ＳLOBがミキサ回路１３Ａ、１３Ｂに局部発振信号として供給される。
【０００５】
こうして、ミキサ回路１３Ａ、１３Ｂにおいて、受信信号ＳRXは、局部発振信号ＳLOA、ＳLOBにより１対の中間周波信号ＳIFA、ＳIFBに周波数変換される。この場合、中間周波信号ＳIFA、ＳIFBには、目的とする受信周波数の信号成分（本来の信号成分）と、イメージ周波数の信号成分とが含まれるが、以後の説明においては、簡単のため、目的とする受信周波数の信号成分を中間周波信号ＳIFA、ＳIFBと呼び、イメージ周波数の信号成分をイメージ成分と呼ぶことにする。
【０００６】
そして、局部発振信号ＳLOA、ＳLOBは互いに90°の位相差を有しているので、中間周波信号ＳIFA、ＳIFBは90°の位相差となって直交し、イメージ成分は、中間周波信号ＳIFA、ＳIFBとは逆の関係で90°の位相差となって直交する。
【０００７】
また、局部発振回路３１を構成するＰＬＬから、そのＰＬＬのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１１に同調電圧として供給され、受信信号ＳRXに対する同調が実現される。
【０００８】
そして、ミキサ回路１３Ａ、１３Ｂからの中間周波信号ＳIFA、ＳIFBが、振幅位相補正回路１４に供給されて中間周波信号ＳIFA、ＳIFBの相対的な振幅誤差および位相誤差が補正され、この誤差の補正された中間周波信号ＳIFA、ＳIFBがバンドパスフィルタ１５Ａ、１５Ｂを通じて移相回路１６Ａ、１６Ｂに供給され、例えば、中間周波信号ＳIFA、ＳIFBが同相となり、かつ、イメージ成分が逆相となるように移相される。そして、この移相後の中間周波信号ＳIFA、ＳIFBが演算回路１７に供給されて加算され、演算回路１７からは、イメージ成分が相殺された中間周波信号ＳIFが取り出される。
【０００９】
続いて、この中間周波信号ＳIFが、中間周波用のアンプ１８およびバンドパスフィルタ１９を通じてデジタル処理回路２０に供給され、Ａ／Ｄ変換されるとともに、受信信号ＳRXのフォーマットに対応した所定のデジタル処理が実行され、オーディオ信号Ｌ、Ｒが取り出される。
【００１０】
また、アンプ１２、１８が可変利得アンプとされるとともに、バンドパスフィルタ１９から中間周波信号ＳIFの一部がＡＧＣ電圧形成回路３２に供給されてＡＧＣ電圧ＶAGCが形成され、このＡＧＣ電圧ＶAGCがアンプ１８に利得の制御信号として供給され、中間周波段についてＡＧＣが行われる。さらに、ＡＧＣ電圧ＶAGCが加算回路３４を通じて高周波アンプ１２にその利得の制御信号として供給され、高周波段についてＡＧＣが行われる。
【００１１】
また、ミキサ回路１３Ａ、１３Ｂから出力される中間周波信号ＳIFA、ＳIFBが過入力用のＡＧＣ電圧形成回路３３に供給され、妨害波などにより受信レベルが規定値以上になったときにＡＧＣ電圧ＶOLが形成され、このＡＧＣ電圧ＶOLが加算回路３４を通じて高周波アンプ１２に利得の制御信号として供給され、高周波段について遅延ＡＧＣが行われる。
【００１２】
なお、以上の受信回路は、同調回路１１およびＰＬＬ３１の共振回路を除いて１チップＩＣにＩＣ化される。
【００１３】
さらに、システム制御回路としてマイクロコンピュータ４０が設けられ、このマイクロコンピュータ４０には、選局スイッチなどの操作スイッチ４１が接続される。そして、スイッチ４１を操作すると、マイクロコンピュータ４０から局部発振回路３１に所定の制御信号が供給されて局部発振信号ＳLOA、ＳLOBの発振周波数が変更され、受信周波数が変更される。
【００１４】
また、例えば電源の投入時、マイクロコンピュータ４０から補正回路１４に補正制御信号が供給され、上述のように演算回路１７において中間周波信号ＳIFA、ＳIFBに含まれるイメージ成分が逆相同振幅となって相殺されるように、振幅位相補正回路１４が制御される。
【００１５】
以上が、ローＩＦ方式の受信機の一例である。そして、これはＡＧＣをアナログ処理により行った場合である。
【００１６】
図６は、ＡＧＣをデジタル処理により行う場合の一例を示す。すなわち、この例においても、受信系は図５と同様に構成される。そして、デジタル処理回路２０において、これに供給された中間周波信号ＳIFからＡＧＣ電圧ＶAGCが形成されるとともに、ＡＧＣ電圧形成回路３３の出力電圧がデジタル処理回路２０に供給される。こうして、デジタル処理回路２０において、ＡＧＣ電圧ＶAGC、ＶOLがデジタル処理により形成され、これらＡＧＣ電圧ＶAGC、ＶOLがアンプ１８、１２に利得の制御信号として供給される。
【００１７】
なお、先行技術文献として例えば以下のものがある。
【特許文献１】特開２００１−３６３６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
図５に示す受信機においては、デジタル処理回路２０に供給される中間周波信号ＳIFの振幅が一定となるように、ＡＧＣ電圧ＶAGCによりアンプ１２、１８の利得が制御される。また、規定値以上の妨害波を受信したとき、ＡＧＣ電圧ＶOLによりアンプ１２の利得が制御されて妨害波の信号成分が抑圧される。
【００１９】
しかし、受信状況によっては上記のＡＧＣ動作に関係なくユーザのマニュアル操作で高周波段（高周波アンプ１２）の利得を小さくしたい場合がある。このような場合には、マニュアル操作により変化する制御電圧をＡＧＣ電圧ＶOLに重畳して高周波アンプ１２の利得を小さくしたり、高周波アンプ１２の前段に可変アッテネータ回路を設けるとともに、その可変アッテネータ回路を外部から制御して高周波段の利得を小さくしたりしている。
【００２０】
ところが、外部からの制御電圧をＡＧＣ電圧ＶOLに重畳する方法は、高周波アンプ１２として、制御電圧（ＡＧＣ電圧ＶOL）と利得との関係が既知のものが必要となり、最初からこの目的のために設計された高周波アンプでないかぎり、制御電圧に対する利得の変化を希望する特性にできない。
【００２１】
また、高周波アンプ１２の前段に可変アッテネータ回路を設ける方法は、必要な特性を得ることはできるが、その可変アッテネータ回路をＰＩＮダイオードなどにより構成して追加する必要があり、コストやＩＣ化などにとって好ましくない。
【００２２】
この発明は、以上のような問題点を解決しようとするものである。
【課題を解決するための手段】
【００２３】
この発明においては、
受信信号を局部発振信号により中間周波信号に周波数変換するミキサ回路と、
上記受信信号の振幅を変更する可変利得回路と、
上記ミキサ回路の出力信号のピーク値を検出するピーク値検出回路と、
このピーク値検出回路の検出出力が供給されるボルテージフォロワと、
このボルテージフォロワの出力端に接続された抵抗器と、
上記ボルテージフォロワの出力端に接続されるとともに、充放電用のコンデンサが接続される外部端子と
が一体にＩＣ化され、
上記ボルテージフォロワを通じて上記コンデンサを充電した電圧が上記可変利得回路に制御信号として供給されて上記受信信号に対してＡＧＣが行われるとともに、
上記コンデンサの電圧を外部から制御するとき、上記受信信号の振幅が制御される
ようにしたＡＧＣ回路
とするものである。
【発明の効果】
【００２４】
この発明によれば、受信機にとって重要なＡＧＣの動作を多様に選択することでき、受信性能が向上する。また、より広い制御形態を採ることができ、さまざまな受信状況に対応しやすい。さらに、外部からマニュアル操作で利得を制御できる。
【発明を実施するための最良の形態】
【００２５】
図１は、この発明によるＡＧＣ回路の一形態を示し、鎖線で囲った部分が１チップＩＣにＩＣされるものである。なお、受信系は、図５により説明したように構成される。
【００２６】
このＩＣにおいては、ＡＧＣ電圧形成回路３３が、１対のピーク値検出回路３３Ａ、３３Ｂと、ローパスフィルタ３３１と、ボルテージフォロワ３３２とから構成される。すなわち、ミキサ回路１３Ａ、１３Ｂから出力される中間周波信号ＳIFA、ＳIFBがピーク値検出回路３３Ａ、３３Ｂに供給されるとともに、基準電圧ＶREFが検出回路３３Ａ、３３Ｂに供給され、検出回路３３Ａ、３３Ｂからは、中間周波信号ＳIFA、ＳIFBのうち、基準電圧ＶREFを越える波形部分について、そのピーク値を示す電圧ＶOLA、ＶOLBがピーク値検出電圧として取り出される。
【００２７】
そして、検出電圧ＶOLA、ＶOLBが、ローパスフィルタ３３１に供給されて加算されるとともに中間周波数成分が除去され、その出力電圧Ｖ31がオペアンプＱ31の非反転入力端に供給される。このオペアンプＱ31は、エミッタフォロワのトランジスタＱ32とともにボルテージフォロワ３３２を構成しているものである。
【００２８】
すなわち、オペアンプＱ31の出力端がトランジスタＱ32のベースに接続され、このトランジスタＱ32のコレクタが電源端子Ｔ31に接続され、そのエミッタが抵抗器Ｒ32を通じて接地端子Ｔ33に接続されるとともに、オペアンプＱ31の反転入力端に接続される。また、トランジスタＱ32のエミッタに得られる電圧が、アンプ３３３を通じ、さらに、加算回路３４を通じて高周波アンプ１２にその利得の制御信号として供給される。
【００２９】
さらに、トランジスタＱ32のエミッタが外部端子Ｔ32に接続され、この端子Ｔ32と端子Ｔ33との間に、コンデンサＣ32が外付けされる。また、端子Ｔ31と端子Ｔ32との間にトランジスタＱ33のコレクタ・エミッタ間が接続されるとともに、そのベースに可変の制御電圧ＶCTLが供給される。この制御電圧ＶCTLは、高周波アンプ１２の利得をマニュアルで制御するための電圧であり、ユーザの操作により変更される。また、端子Ｔ31には、所定の電源電圧ＶCCが供給される。
【００３０】
なお、この例においては、高周波アンプ１２は、図２に示すように、制御電圧（ＡＧＣ電圧）が大きくなるほど利得が小さくなる可変利得アンプであるとする。
【００３１】
このような構成において、簡単のため、まず、トランジスタＱ33がオフであるとする。そして、端子Ｔ32の電圧を値Ｖ32とすると、この電圧Ｖ32はオペアンプＱ31の反転入力端の入力電圧でもある。
【００３２】
したがって、Ｖ31＞Ｖ32のときには、トランジスタＱ32がオンとなるので、コンデンサＣ32には、実線Ａにより示すように、トランジスタＱ32を通じて充電電流が流れる。この充電は、オンとなったトランジスタＱ32を通じて行われるので、急速に行われることになり、その充電時定数は短い。
【００３３】
また、逆にＶ31≦Ｖ32のときには、トランジスタＱ32がオフとなるので、コンデンサＣ32の電荷は、破線Ｂにより示すように、抵抗器Ｒ32を通じて放電する。この放電時定数は、抵抗器Ｒ32（およびコンデンサＣ32）により決めることができ、上記の充電時定数よりも長くされる。
【００３４】
こうして、端子Ｔ32の電圧Ｖ32は、ローパスフィルタ３３１の出力電圧Ｖ31に追従して変化するとともに、その変化のアタックタイムは短く、リリースタイムは長くなる。また、このとき、電圧Ｖ31は、中間周波信号ＳIFA、ＳIFBが基準電圧ＶREFよりも大きくなったときに出力される。
【００３５】
したがって、この電圧Ｖ32はＡＧＣ電圧ＶOLにほかならず、アンプおよび加算回路３４を通じて高周波アンプ１２に供給されると、高周波アンプ１２において遅延ＡＧＣが行われることなる。つまり、妨害波などにより受信レベルが規定値以上になったときにＡＧＣが行われる。
【００３６】
そして、図１のＡＧＣ回路においては、端子Ｔ32には、トランジスタＱ33が接続されているとともに、そのベースには制御電圧ＶCTLが供給されている。したがって、ＶCTL＞Ｖ32のときには、トランジスタＱ33がオンとなって電圧ＶCTLによりコンデンサＣ32は充電され、Ｖ32＝ＶCTLとなる。しかし、ＶCTL≦Ｖ32のときには、トランジスタＱ33はオフとなるので、電圧ＶCTLは電圧Ｖ32に作用しない。
【００３７】
したがって、ユーザがマニュアル操作により制御電圧ＶCTLを大きくすれば（ＶCTL＞Ｖ32とすれば）、妨害波の有無にかかわらず高周波アンプ１２の利得を小さくすることができる。なお、このとき、トランジスタＱ32から出力されて高周波アンプ１２の利得を制御する電圧と、トランジスタＱ33を通じて高周波アンプ１２の利得を制御する電圧とでは、より利得を下げる電圧が優先される制御となる。
【００３８】
こうして、図１のＡＧＣ回路によれば、高周波アンプ１２に対してＡＧＣを行うことができるとともに、マニュアル操作により高周波アンプ１２の利得を小さくすることができる。
【００３９】
そして、図１のＩＣは、利得のマニュアル操作を必要としない受信機と、マニュアル操作を可能とする受信機とのどちらにも使用することができ、また、マニュアル操作を可能とする受信機では、トランジスタＱ33および制御電圧ＶCTLを追加するだけでよい。しかも、端子Ｔ32は、ＡＧＣの時定数用のコンデンサＣ32を接続するために、もともと必要な端子であるから、利得のマニュアル操作のためにＩＣに外部端子を追加する必要がない。
【００４０】
また、ＡＧＣによる利得制御と、マニュアル操作による利得制御とは、より利得を下げる制御が優先されるので、妨害波などに対して効果的に利得を下げることができる。例えば、最大の利得を制限しておき、その利得以下でＡＧＣを行うことができる。
【００４１】
図３に示すＡＧＣ回路においては、マニュアル操作による制御電圧ＶCTLを利得が１倍のアンプＱ34を通じて端子Ｔ32に供給するようにした場合である。したがって、この場合には、常にマニュアル操作による利得制御が優先することになる。つまり、図１のＩＣはアンプＱ34を外付けすると、マニュアル操作により高周波段の利得を制御できる。
【００４２】
図４は、図５に示すようなアナログ処理のＡＧＣと、図６に示すようなデジタル処理のＡＧＣとのどちらにでも対応できるようにした場合である。すなわち、オペアンプＱ31とＩＣの接地ラインとの間にＦＥＴ（Ｑ35）のドレイン・ソース間が接続され、ＦＥＴ（Ｑ35）がオンのときには、オペアンプＱ31は有効に動作するが、ＦＥＴ（Ｑ35）がオフのときには、オペアンプＱ31の動作が停止するようにされる。
【００４３】
また、モード切り換え電圧ＶMDがＩＣの外部端子Ｔ35に供給される。このモード切り換え電圧ＶMDは、アナログ処理のＡＧＣを行うときには“Ｈ”となり、デジタル処理のＡＧＣを行うときには“Ｌ”となるものである。このモード切り換え電圧ＶMDは、端子Ｔ35を通じてＦＥＴ（Ｑ35）のゲートに供給されるとともに、さらに、インバータＱ36を通じてアンド回路Ｑ37に供給される。また、ローパスフィルタ３３１の出力電圧Ｖ31もアンド回路Ｑ37に供給され、アンド回路Ｑ37の出力電圧Ｖ37が外部端子Ｔ34に取り出される。
【００４４】
そして、アナログ処理のＡＧＣを行う場合には、破線で示すように、端子Ｔ32、Ｔ33にコンデンサＣ32を接続する。また、端子Ｔ32にアンプＱ34を通じて制御電圧ＶCTLを供給する。さらに、モード切り換え電圧ＶMDを“Ｈ”にする。なお、端子Ｔ34の出力電圧Ｖ37は使用しない。
【００４５】
すると、ＶMD＝“Ｈ”なので、ＦＥＴ（Ｑ35）はオンとなり、オペアンプＱ31は有効に動作する。したがって、このＡＧＣ回路は、図１のＡＧＣ回路と等しくなるので、上述のようにＡＧＣが行われるとともに、制御電圧ＶCTLにより高周波アンプ１２の利得を抑制することができる。
【００４６】
一方、デジタル処理のＡＧＣを行う場合には、マイクロコンピュータ４０において、等価的に制御電圧ＶCTLおよびアンプＱ３４を実現するとともに、端子Ｔ34の出力電圧Ｖ37をマイクロコンピュータ４０に制御電圧ＶCTLの制御信号として供給する。さらに、モード切り換え電圧ＶMDを“Ｌ”にする。なお、このとき、コンデンサＣ32は接続しない。
【００４７】
すると、ＦＥＴ（Ｑ35）がオフになるので、オペアンプＱ31が非動作状態となり、ローパスフィルタ３３１の出力電圧Ｖ31はトランジスタＱ32からは取り出されなくなる。したがって、アナログ処理のＡＧＣは行われなくなる。
【００４８】
そして、この場合、ローパスフィルタ３３１の出力電圧Ｖ31は、中間周波信号ＳIFA、ＳIFBの振幅が基準電圧ＶREFよりも大きいときに得られるのであるから、出力電圧Ｖ31は、妨害波が基準電圧ＶREFに対応する規定値よりも大きいか小さいかを示していることになる。そして、このとき、ＶMD＝“Ｌ”なので、その出力電圧Ｖ31はアンド回路Ｑ37を通じてマイクロコンピュータ４０に供給されることになる。
【００４９】
すると、マイクロコンピュータ４０は、Ｖ37（＝Ｖ31）＝“Ｈ”のときには、制御電圧ＶCTLを大きくしてＡＧＣ電圧ＶOLを大きくし、その結果、高周波アンプ１２の利得を小さくする。そして、高周波アンプ１２の利得が小さくなると、電圧Ｖ31が小さくなるが、これによりＶ37＝“Ｌ”になると、マイクロコンピュータ４０は、このときの制御電圧ＶCTLの大きさで、その値をホールドする。
【００５０】
したがって、妨害波は基準電圧ＶREFに対応したレベルまで振幅が小さくなったことになり、妨害波による受信妨害が回避される。
【００５１】
なお、このときの応答の速度は、マイクロコンピュータ４０のソフトウェア処理により任意にに設定することができ、妨害の変化速度に対応した最適な速度とすることができる。
【００５２】
こうして、図４のＡＧＣ電圧形成回路３３は、アナログ処理によるＡＧＣにもデジタル処理によるＡＧＣにも適用することができる。
【００５３】
〔略語の一覧〕
ＡＧＣ    ：Automatic Gain Control
ＦＥＴ    ：Field Effect Transistor
ＩＣ      ：Integrated Circuit
ＩＦ      ：Intermediate Frequency
ＰＩＮ    ：Positive-Intrinsic-Negative
ＰＬＬ    ：Phase Locked Loop
ＶＣＯ    ：Voltage Controlled Oscillator
オペアンプ：Operational Amplifier
【図面の簡単な説明】
【００５４】
【図１】この発明の一形態を示す接続図である。
【図２】この発明を説明するための特性図である。
【図３】この発明の他の形態を示す接続図である。
【図４】この発明の他の形態を示す接続図である。
【図５】この受信機の一例を示す系統図である。
【図６】この受信機の他の例を示す系統図である。
【符号の説明】
【００５５】
１２…高周波アンプ、１３Ａおよび１３Ｂ…ミキサ回路、１４…振幅位相補正回路、１６Ａおよび１６Ｂ…移相回路、３１…局部発振回路、３２および３３…ＡＧＣ電圧形成回路、３３Ａおよび３３Ｂ…ピーク値検出回路、４０…マイクロコンピュータ、４１…操作スイッチ
【図１】
2005252912.tif 000003
【図２】
2005252912.tif 000004
【図３】
2005252912.tif 000005
【図４】
2005252912.tif 000006
【図５】
2005252912.tif 000007
【図６】
2005252912.tif 000008