(57)【要約】【課題】  ＭＩＭ構造キャパシタの下部電極を分離した後に、接続孔に埋め込まれた保護膜を容易に除去する。【解決手段】  キャパシタ用の接続孔１５の内面を含むシリコン酸化膜１４上に下部電極材料膜１６を形成する。下部電極材料膜１６上に、アンモニア過水に対して可溶なＴｉＮ膜１７を形成し、その上に保護膜１８を形成する。エッチバック法又はＣＭＰ法を用いてシリコン酸化膜１４上の不要な保護膜１８、ＴｉＮ膜１７および下部電極材料膜１６を除去することにより、下部電極材料膜１６を分離する。アンモニア過水を用いてＴｉＮ膜１７を除去するとともに、ＴｉＮ膜１７上に形成された保護膜１８およびその上層に形成された変質層１８ａを除去する。【選択図】        図１
2005064175.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタを有する半導体装置の製造方法であって、
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜上に、過水溶液に対して可溶な第１の金属含有膜を形成する工程と、
前記第１の金属含有膜を形成した後、前記接続孔を保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜、前記第１の金属含有膜および前記下部電極材料膜を除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記第１の金属含有膜とともに前記保護膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の製造方法において、
前記層間膜は、前記基板上に形成された絶縁膜と、該絶縁膜上に形成され、前記過水溶液に対して可溶な第２の金属含有膜とを含み、
前記過水溶液を用いて前記第２の金属含有膜を更に除去することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の製造方法において、
前記過水溶液がアンモニア過水溶液であり、前記第１及び第２の金属含有膜が窒化チタン膜であることを特徴とする半導体装置の製造方法。
【請求項４】
キャパシタを有する半導体装置の製造方法であって、
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜を形成した後、前記接続孔を過水溶液に対して可溶な保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜および前記下部電極をエッチバック法又はＣＭＰ法を用いて除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記保護膜を除去する工程と、
を含み、
前記保護膜は、前記下部電極を分離する際に用いられるエッチングガス又はスラリーと反応しない材料からなることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の製造方法において、
前記層間膜は、前記基板上に形成された絶縁膜と、該絶縁膜上に形成され、前記過水溶液に対して可溶な金属含有膜とを含み、
前記過水溶液を用いて前記金属含有膜を更に除去することを特徴とする半導体装置の製造方法。
【請求項６】
請求項４又は５に記載の製造方法において、
前記過水溶液がアンモニア過水溶液であり、前記保護膜及び前記金属含有膜が窒化チタン膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＩＭ（metal/insulator/metal）構造のキャパシタを有する半導体装置の製造方法に係り、特にMetalストレージノードの形成方法に関するものである。
【背景技術】
【０００２】
近年、ストレージノードの微細化に伴い、より容量を大きく取れる高誘電体膜を容量絶縁膜として用いたＭＩＭ構造のキャパシタが提案されている（例えば、特許文献１参照）。
【０００３】
図５は、従来の半導体装置の製造方法を説明するための工程断面図である。以下、図５を参照して、従来のストレージノードの形成方法を中心に説明する。
図５（ａ）に示すように、絶縁膜９，１１内にプラグ１２を形成する。そして、プラグ１２及び絶縁膜１１上にエッチストッパ膜としてのシリコン窒化膜１３を形成し、該シリコン窒化膜１３上にシリコン酸化膜１４を形成する。続いて、該シリコン酸化膜１４とシリコン窒化膜１３を順次エッチングすることにより、プラグ１２上面に達するキャパシタ形成用の接続孔１５を形成する。
次に、図５（ｂ）に示すように、接続孔１５内を含むシリコン酸化膜１４上に、下部電極（ストレージノード）材料膜１６としてのＲｕ膜又はＡｕ膜を形成する。
そして、図５（ｃ）に示すように、下部電極材料膜１６上に、保護膜１８としてのレジスト膜又はＳＯＧ（spin on glass）膜を形成する。この保護膜１８は、接続孔１５内を十分に埋め込むことができる膜厚で形成される。
次に、図５（ｄ）に示すように、シリコン酸化膜１４上に形成された不要な下部電極材料膜１６及び保護膜１８を、エッチバック法又はＣＭＰ法により除去する。これにより、下部電極材料膜１６が分離され、下部電極１６ａとしてのストレージノードが形成される。
【０００４】
【特許文献１】特開２００２−７６３０２号公報  （第４−５頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＭＩＭ構造キャパシタの下部電極材料膜１６は金属で構成される。このため、下部電極材料膜１６をエッチバック法又はＣＭＰ法により分離する際、使用するエッチングガス若しくはスラリーにより、接続孔１５内に埋め込まれた保護膜１８の上層部に変質層１８ａが形成されてしまうという問題があった。この変質層１８ａがポリマー化している場合、下部電極材料膜１６分離後に保護膜１８を除去する際に除去されずに残存してしまう。
残存する変質層１８ａは、異物となり、デバイス不良を起こす可能性がある。また、変質層１８ａが残存した状態では、後工程の容量絶縁膜や上部電極の埋め込みが不十分になってしまう。このため、変質層１８ａを確実に除去する必要がある。
この変質層１８ａを除去するには、再度、保護膜１８の除去とは別の溶液を用いて除去する必要がある。しかし、変質層１８ａを完全に除去しようとすると、半導体デバイスの別箇所に悪影響（例えば、染み込み等）を及ぼす可能性があった。
【０００６】
本発明は、上記従来の課題を解決するためになされたもので、ＭＩＭ構造キャパシタの下部電極材料膜を分離した後に、接続孔に埋め込まれた保護膜を容易に除去することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る半導体装置の製造方法は、キャパシタを有する半導体装置の製造方法であって、
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜上に、過水溶液に対して可溶な第１の金属含有膜を形成する工程と、
前記第１の金属含有膜を形成した後、前記接続孔を保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜、前記第１の金属含有膜および前記下部電極材料膜を除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記第１の金属含有膜とともに前記保護膜を除去する工程と、
を含むことを特徴とするものである。
【０００８】
この発明に係る半導体装置の製造方法は、キャパシタを有する半導体装置の製造方法であって、
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜を形成した後、前記接続孔を過水溶液に対して可溶な保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜および前記下部電極材料膜をエッチバック法又はＣＭＰ法を用いて除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記保護膜を除去する工程と、
を含み、
前記保護膜は、前記下部電極材料膜を分離する際に用いられるエッチングガス又はスラリーと反応しない材料からなることを特徴とするものである。
【発明の効果】
【０００９】
本発明によれば、ＭＩＭ構造キャパシタの下部電極を分離した後に、接続孔に埋め込まれた保護膜を容易に除去することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である。
先ず、図１（ａ）に示すように、基板１としてのシリコン基板上にゲート絶縁膜２を介してゲート電極を形成する。ゲート電極構造の一例として、例えば、ポリシリコン膜３と金属シリサイド４とからなる積層構造を挙げることができるが、これ以外の構造を有していてもよい。そして、このゲート電極をマスクとして不純物を注入することにより、シリコン基板１の上層に不純物拡散層６としてのソース／ドレイン領域を形成する。
【００１２】
次いで、ゲート電極を覆うようにシリコン基板１全面にシリコン窒化膜５を形成し、その上にシリコン酸化膜７を形成する。そして、ＳＡＣ法を用いて、ソース／ドレイン領域６に接続するプラグ８を形成する。プラグ８の材料としては、例えば、タングステンやポリシリコンを用いることができる。
次に、シリコン酸化膜７及びプラグ８上にシリコン酸化膜９を形成し、このシリコン酸化膜９内に、所定のプラグ８に接続するビット線１０を形成する。そして、シリコン酸化膜９及びビット線１０上にシリコン酸化膜１１を形成し、シリコン酸化膜１１及びシリコン酸化膜９内にプラグ８に接続するプラグ１２を形成する。プラグ１２の材料としては、例えば、タングステンやポリシリコンを用いることができる。
【００１３】
次に、シリコン酸化膜１１及びプラグ１２上に、エッチストッパ膜としてのシリコン窒化膜１３を形成する。次いで、シリコン窒化膜１３上に、アンモニア過水に対して耐性を有するシリコン酸化膜１４としてのＴＥＯＳ膜又はＢＰ−ＴＥＯＳ膜を、例えば、１０００ｎｍ程度の膜厚で形成する。そして、写真製版及びドライエッチングにより、シリコン酸化膜１４及びシリコン窒化膜１３内に、プラグ１２に接続するキャパシタ用の接続孔１５を形成する。
以下参照する図では、本発明の特徴部分であるキャパシタ部分を中心に図示することとする。
【００１４】
次に、図１（ｂ）に示すように、接続孔１５内部およびシリコン酸化膜１４上に、下部電極材料膜１６を、例えば、２ｎｍ〜１０ｎｍ程度の膜厚で形成する。下部電極材料膜１６としては、アンモニア過水に対して耐性を有する金属膜、例えば、Ｒｕ膜やＡｕ膜を用いることができる。
【００１５】
次に、図１（ｃ）に示すように、下部電極材料膜１６上に、アンモニア過水に対して可溶な金属含有膜としてＴｉＮ膜１７を、例えば、２ｎｍ〜１０ｎｍ程度の膜厚で形成する。
そして、図１（ｄ）に示すように、ＴｉＮ膜１７上に保護膜１８としてのレジスト膜又はＳＯＧ膜を形成する。ここで、保護膜１８は、接続孔１５が完全に埋め込まれるような膜厚、例えば、５００ｎｍ以上の膜厚で形成する。
【００１６】
次に、図１（ｅ）に示すように、シリコン酸化膜１４上に形成された不要な保護膜１８、ＴｉＮ膜１７および下部電極材料膜１６をエッチバック法又はＣＭＰ法により除去する。これにより、下部電極材料膜１６が分離され、下部電極１６ａとしてのストレージノードが形成される。このとき、接続孔１５に埋め込まれた保護膜１８の上層部分が、本分離工程で使用するエッチングガス又はスラリーと反応することにより、変質層１８ａが形成される。
【００１７】
次に、図１（ｆ）に示すように、アンモニア過水を用いてＴｉＮ膜１７を除去する。このとき、ＴｉＮ膜１７とともに、該ＴｉＮ膜１７上に形成された保護膜１８と上記形成された変質層１８ａとが同時に除去される。すなわち、従来除去が難しかった変質層１８ａがＴｉＮ膜１７とともに容易にリフトオフされる。また、シリコン窒化膜１３及び層間膜としてのシリコン酸化膜１４は、アンモニア過水に対して耐性を有するため、ＴｉＮ膜１７等を除去する際に影響を受けない。
そして、図１（ｇ）に示すように、下部電極１６ａおよびシリコン酸化膜１４上に、容量絶縁膜１９として高誘電体膜、例えば、ＴａＯ膜を形成する。さらに、ＴａＯ膜１９上に、上部電極２０としてのＲｕ膜又はＡｕ膜を形成する。
【００１８】
以上説明したように、本実施の形態１では、キャパシタ用の接続孔１５内に下部電極材料膜１６を形成し、その上にアンモニア過水に対して可溶なＴｉＮ膜１７を形成した後、保護膜１８を形成して接続孔１５を埋め込んだ。そして、エッチバック法又はＣＭＰ法を用いて下部電極材料膜１６を分離した後、アンモニア過水を用いて、ＴｉＮ膜１７を除去した。このとき、ＴｉＮ膜１７とともに、保護膜１８と、下部電極材料膜１６分離時に生じた変質層１８ａとが除去される。
従って、下部電極材料膜１６を分離した後に、保護膜１８と変質層１８ａとを容易に且つ確実に除去することができる。よって、別の溶液を用いて変質層１８ａのみを除去する工程を行う必要がないため、製造工程数を減らすことができ、製造コストを低減することができる。さらに、容量絶縁膜１９及び上部電極２０の埋め込みを精度良く行うことができる。
【００１９】
なお、本実施の形態１では、ＴｉＮ膜１７の除去にアンモニア過水を用いたが、その他の過水溶液として、例えば、硫酸過水を用いることができる。
【００２０】
実施の形態２．
図２は、本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
先ず、実施の形態１の図１（ａ）〜（ｂ）に示した工程を行うことにより、接続孔１５内部及びシリコン酸化膜１４上に、下部電極材料膜１６を、例えば、２ｎｍ〜１０ｎｍ程度の膜厚で形成する工程まで行う。
【００２１】
次に、図２（ａ）に示すように、下部電極材料膜１６上に、アンモニア過水に対して可溶な金属含有膜としてＴｉＮ膜２１を、例えば、５００ｎｍ以上の膜厚で形成する。これにより、層間膜に形成された接続孔１５が、保護膜としてのＴｉＮ膜２１により完全に埋め込まれる。
【００２２】
次に、図２（ｂ）に示すように、シリコン酸化膜１４上に形成された不要なＴｉＮ膜２１および下部電極材料膜１６をエッチバック法又はＣＭＰ法により除去する。これにより、下部電極材料膜１６が分離され、下部電極１６ａが形成される。このとき、実施の形態１とは異なり、保護膜としてのＴｉＮ膜２１は使用するエッチングガス又はスラリーと反応しないため、ＴｉＮ膜２１上層に変質層が形成されない。
【００２３】
次に、図２（ｃ）に示すように、アンモニア過水を用いてＴｉＮ膜２１を除去する。
【００２４】
以上説明したように、本実施の形態２では、下部電極材料膜１６を形成した後、接続孔１５内に保護膜として、下部電極材料膜の分離に用いるエッチングガスやスラリーと反応せず変質しないＴｉＮ膜２１を形成した。よって、エッチバック法又はＣＭＰ法により下部電極材料膜１６を分離する際に、保護膜２１の変質層形成を防止することができる。従って、従来の製造方法と比較して工程を増やすことなく、保護膜の変質層発生を防止することができ、保護膜を容易に除去することができる。
【００２５】
実施の形態３．
図３は、本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である。
本実施の形態３は、実施の形態２においてシリコン酸化膜１４で構成した層間膜を、シリコン酸化膜１４と、過水溶液に対して可溶な金属含有膜２２との積層構造にしたことを特徴とする。
【００２６】
先ず、実施の形態１の図１（ａ）に示すように、シリコン酸化膜１４としてＴＥＯＳ膜又はＢＰ−ＴＥＯＳ膜を形成する工程まで行う。ここで、第１層間膜としてのシリコン酸化膜１４の膜厚は、実施の形態１よりも薄い膜厚、例えば、５００ｎｍ程度とする。このシリコン酸化膜１４の膜厚は、詳細は後述するが、下部電極１６ａを露出させる量に応じて決定する。
次に、図３（ａ）に示すように、シリコン酸化膜１４上に、第２層間膜として、アンモニア過水に対して可溶な金属含有膜としてＴｉＮ膜２２を形成する。さらに、写真製版及びドライエッチングにより、ＴｉＮ膜２２、シリコン酸化膜１４及びシリコン窒化膜１３内に、プラグ１２に接続するキャパシタ用の接続孔１５を形成する。
【００２７】
次に、図３（ｂ）に示すように、接続孔１５内部およびＴｉＮ膜２２上に、下部電極材料膜１６を、例えば、２ｎｍ〜１０ｎｍ程度の膜厚で形成する。下部電極材料膜１６としては、アンモニア過水に対して耐性を有する金属膜、例えば、Ｒｕ膜やＡｕ膜を用いることができる。そして、下部電極材料膜１６上に、アンモニア過水に対して可溶な金属含有膜としてＴｉＮ膜２３を、例えば、５００ｎｍ以上の膜厚で形成する。これにより、接続孔１５がＴｉＮ膜２３で完全に埋め込まれる。すなわち、ＴｉＮ膜２３は保護膜としての機能を有する。
【００２８】
次に、図３（ｃ）に示すように、ＴｉＮ膜２２上に形成された不要なＴｉＮ膜２３および下部電極材料膜１６をエッチバック法又はＣＭＰ法により除去する。これにより、下部電極材料膜１６が分離され、下部電極１６ａが形成される。このとき、実施の形態１とは異なり、保護膜としてのＴｉＮ膜２３は使用するエッチングガス又はスラリーと反応しないため、変質層が形成されない。
【００２９】
次に、図３（ｄ）に示すように、アンモニア過水を用いて保護膜としてのＴｉＮ膜２３を除去する。このとき、第２層間膜としてのＴｉＮ膜２２もアンモニア過水により除去される。これにより、下部電極１６ａの上部が、シリコン酸化膜１４上に露出する。
【００３０】
以上説明したように、本実施の形態３では、実施の形態２と同様に、下部電極材料膜１６を形成した後、接続孔１５内に保護膜として、下部電極材料膜の分離に用いるエッチングガスやスラリーと反応せず変質しないＴｉＮ膜２３を形成した。よって、エッチバック法又はＣＭＰ法により下部電極材料膜１６を分離する際に、保護膜２３の変質層形成を防止することができる。従って、従来の製造方法と比較して工程を増やすことなく、保護膜２３の変質層発生を防止することができ、保護膜２３を容易に除去することができる。
また、本実施の形態３では、層間膜を２層で構成し、上層をＴｉＮ膜２２とした。そして、保護膜であるＴｉＮ膜２３を除去するとともに、上層の層間膜であるＴｉＮ膜２２を除去するようにした。これにより、下部電極１６ａをＴｉＮ膜２２の膜厚分だけシリコン酸化膜１４上に露出させることができ、下部電極１６ａと上部電極との接触面積を大きくすることができるため、キャパシタ容量を増大させることができる。
【００３１】
実施の形態４．
図４は、本発明の実施の形態４による半導体装置の製造方法を説明するための工程断面図である。
本実施の形態４では、実施の形態１においてシリコン酸化膜１４で構成した層間膜を、シリコン酸化膜１４と、過水溶液に対して可溶な金属含有膜２２との積層構造にしたことを特徴とする。すなわち、本実施の形態４は、実施の形態１に実施の形態３の層間膜を適用したものである。
【００３２】
先ず、実施の形態３の図３（ａ）に示した工程を行う。次に、図４（ａ）に示すように、層間膜１４，２２内に形成された接続孔１５内及びＴｉＮ膜２２上に、下部電極材料膜１６を、例えば、２ｎｍ〜１０ｎｍ程度の膜厚で形成する。下部電極材料膜１６としては、アンモニア過水に対して耐性を有する金属膜、例えば、Ｒｕ膜やＡｕ膜を用いることができる。そして、下部電極材料膜１６上に、アンモニア過水に対して可溶な金属含有膜としてＴｉＮ膜１７を、例えば、２ｎｍ〜１０ｎｍ程度の膜厚で形成する。さらに、ＴｉＮ膜１７上に保護膜１８としてのレジスト膜又はＳＯＧ膜を形成する。ここで、保護膜１８は、接続孔１５が完全に埋め込まれるような膜厚、例えば、５００ｎｍ以上の膜厚で形成する。
【００３３】
次に、図４（ｂ）に示すように、ＴｉＮ膜２２上に形成された不要な保護膜１８、ＴｉＮ膜１７および下部電極材料膜１６をエッチバック法又はＣＭＰ法により除去する。これにより、下部電極材料膜１６が分離され、下部電極１６ａが形成される。このとき、接続孔１５に埋め込まれた保護膜１８の上層部分が、本分離工程で使用するエッチングガス又はスラリーと反応することにより、変質層１８ａが形成される。
【００３４】
次に、図４（ｃ）に示すように、アンモニア過水を用いてＴｉＮ膜１７を除去する。このとき、ＴｉＮ膜１７とともに、該ＴｉＮ膜１７上に形成された保護膜１８と上記形成された変質層１８ａ、および第２層間膜としてのＴｉＮ膜２２が同時に除去される。
【００３５】
以上説明したように、本実施の形態４では、実施の形態１と同様に、キャパシタ用の接続孔１５内に下部電極材料膜１６を形成し、その上にアンモニア過水に対して可溶なＴｉＮ膜１７を形成した後、保護膜１８を形成して接続孔１５を埋め込んだ。そして、エッチバック法又はＣＭＰ法を用いて下部電極材料膜１６を分離した後、アンモニア過水を用いて、ＴｉＮ膜１７を除去した。このとき、ＴｉＮ膜１７とともに、保護膜１８と、下部電極材料膜１６の分離時に生じた変質層１８ａとが除去される。従って、実施の形態１と同様の効果が得られる。
また、本実施の形態４では、実施の形態３と同様に、層間膜を２層で構成し、上層をＴｉＮ膜２２とした。そして、ＴｉＮ膜１７等を除去するとともに、上層の層間膜であるＴｉＮ膜２２を除去するようにした。従って、下部電極１６ａをＴｉＮ膜２２の膜厚分だけシリコン酸化膜１４上に露出させることができ、下部電極１６ａと上部電極との接触面積を大きくすることができるため、キャパシタ容量を増大させることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１による半導体装置の製造方法を説明するための工程断面図である。
【図２】本発明の実施の形態２による半導体装置の製造方法を説明するための工程断面図である。
【図３】本発明の実施の形態３による半導体装置の製造方法を説明するための工程断面図である。
【図４】本発明の実施の形態４による半導体装置の製造方法を説明するための工程断面図である。
【図５】従来の半導体装置の製造方法を説明するための工程断面図である。
【符号の説明】
【００３７】
１  基板（シリコン基板）、  ２  ゲート絶縁膜、  ３  ポリシリコン膜、  ４  金属シリサイド膜、  ５  シリコン窒化膜、  ６  不純物拡散層（ソース／ドレイン領域）、  ７  シリコン酸化膜、  ８  プラグ、  ９  シリコン酸化膜、  １０  ビット線、  １１  シリコン酸化膜、  １２  プラグ、  １３  シリコン窒化膜、  １４  層間膜（シリコン酸化膜）、  １５  接続孔、  １６  下部電極材料膜（Ｒｕ膜、Ａｕ膜）、  １６ａ  下部電極、  １７  ＴｉＮ膜、  １８  保護膜（レジスト膜、ＳＯＧ膜）、  １８ａ  変質層、  １９  容量絶縁膜（高誘電体膜）、  ２０  上部電極、  ２１  保護膜（ＴｉＮ膜）、  ２２  層間膜（ＴｉＮ膜）、  ２３  保護膜（ＴｉＮ膜）。
【図１】
2005064175.tif 000003
【図２】
2005064175.tif 000004
【図３】
2005064175.tif 000005
【図４】
2005064175.tif 000006
【図５】
2005064175.tif 000007