(57)【要約】【課題】  増幅器の特性である出力と入力の間の電圧オフセットを正確に制御する。【解決手段】  オフセット制御増幅器は、２つのトランジスタを含む入力段から成る。この２つのトランジスタは、それぞれ異なるスレショルド電圧インプラントを有する。増幅器は、入力段から信号を受け取ってその信号に関連する出力信号を与える増幅段を含む。【選択図】          図１
2005086810.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）２つのトランジスタを含み、該２つのトランジスタがそれぞれ異なるスレショルド電圧インプラントを有する入力段と、
（ｂ）前記入力段から信号を受け取って前記信号に関連する出力信号を与える増幅段と、から成るオフセット制御増幅器。
【請求項２】
前記２つのトランジスタの一方は、スレショルド電圧インプラントを有していない請求項１記載の増幅器。
【請求項３】
前記入力段は、ソース接続された２つのトランジスタから成る請求項２記載の増幅器。
【請求項４】
前記トランジスタは、ＰチャンネルＭＯＳトランジスタである請求項１記載の増幅器。
【請求項５】
前記トランジスタは、ＰチャンネルＭＯＳトランジスタである請求項２記載の増幅器。
【請求項６】
（ａ）増幅段を形成する段階と、
（ｂ）２つの入力トランジスタから成る入力段を形成する段階と、そして
（ｃ）前記入力トランジスタの一方のみにスレショルド電圧インプラントを加える段階とから成る、オフセット制御増幅器を製造する方法。
【請求項７】
前記トランジスタは、ＰチャンネルＭＯＳトランジスタである請求項６記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関し、特に、入力と出力の間のオフセットが制御される増幅器に関する。
【背景技術】
【０００２】
増幅器は、ほとんどすべての集積回路に使用されている。増幅器は、入力信号の所定レベルの増幅を反転又は非反転のいずれかの形態で正確に制御するために使用される。増幅器は、２つの入力信号の差を増幅するためにも使用される。別の例として、増幅器は、入力信号を微分したり積分したりするために使用される。更に他の用途では、増幅器は、出力信号を入力信号と同じにするか又は入力信号から所定量だけオフセットするバッファ又はドライバとして単に使用される。
【０００３】
一つの用途では、増幅器は、冷陰極蛍光ランプ（ＣＣＦＬ）のような放電ランプを駆動するためのインバータに使用される。インバータは、ＤＣ信号をＡＣ信号に変換し、ＡＣ信号をフィルタリングしてその電圧をＣＣＦＬに必要な更に高い電圧に変換する。このようなインバータの例が、米国特許第６１１４６１４号明細書に記載されている。また、モノリシックパワーシステムインコーポレテッド（Monolithic Power Systems, Inc.）から市販の製品、ＭＰ１０１１、ＭＰ１０１２、ＭＰ１０２２は、ＣＣＦＬを駆動するために使用される型式のインバータの例である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このインバータの用途及び他の用途において、増幅器の特性である出力と入力の間の電圧オフセットを正確に制御することが望ましい。
【課題を解決するための手段】
【０００５】
開示するものは、複数の増幅器及び／又は比較器が差動入力の一方の側と他方の側との間で等しくレベルシフトできるようにする回路及び処理技術である。言い換えれば、増幅器は、入力信号のレベルを所定量だけシフトできなければならない。その効果は、入力又は出力のいずれ一方が共通のレール（例えば地面）を基準として使用し、他方の側をその基準よりも上または下に駆動しなければならない際の利点となる。
【０００６】
レベルシフトは、従来技術において、単に、ソースフォロワ構造の整合したトランジスタ群を使用して一組の入力をバッファすることによって達成できる。ＭＯＳソースフォロワ又はバイポーラエミッタフォロワのような大抵のフォロワは、入力から出力への予測可能なオフセットを有する。例えば、ＰＭＯＳソースフォロワ出力は、入力信号よりも正確にＶgsだけ高い。
【０００７】
ＣＣＦＬ用のインバータのような高電圧装置に使用されるトランジスタ構造の場合には、ＰＭＯＳソースフォロワのＶgsは、そのフォロワがどのようにバイアスされるかに応じて約１．５ないし２ボルトとなる。この技術の一つの欠点は、一組の増幅器又は比較器をバッファするソースフォロワがすべて相互に整合していなければならないということである。いくつかのデバイス全体にわたって良好な整合を達成することは、困難であり、そのレイアウトを極めて複雑にする。ソースフォロワ群を使用する場合の別の欠点は、それらをバイアスするのに必要な供給電流の増加である。
【発明を実施するための最良の形態】
【０００８】
本発明の上記特徴及びそれに伴う多くの利点は、添付図面と共に以下の詳細な説明を参照することによってさらに理解されるであろう。
【０００９】
図１は、本発明の一実施例に従って形成された増幅器１０１を示す。増幅器１０１は、入力トランジスタ１０３ａ及び１０３ｂ、電流源１０５、負荷抵抗１０７ａ及び１０７ｂ、並びに増幅段１０９を含む。入力トランジスタ１０３ａ及び１０３ｂのゲートは、２つの入力Ｖi1及びＶi2に接続されている。一つの実施例では、トランジスタは、エンハンスメントモードのＰチャンネルＭＯＳトランジスタである。入力トランジスタ１０３ａ及び１０３ｂは、同じ寸法を有し且つできるだけほとんど同じになる（後述する例外を除く）ように物理的に整合している。これによって、ダイをパッケージに組み立てる際のプロセスの変動及びシリコンの歪による入力電圧のランダムなオフセットが約５ミリボルトよりも小さいことが確保される。
【００１０】
入力トランジスタ１０３ａ及び１０３ｂのソースは、電流源１０５に接続されている。一つの実施例では、電流源１０５は、高電圧レールＶddに接続された負荷トランジスタである。入力トランジスタ１０３ａ及び１０３ｂのドレインは、増幅段１０９の入力である。入力トランジスタ１０３ａ及び１０３ｂのドレインは、一つの実施例では、抵抗１０７ａ及び１０７ｂを介して低電圧レールＶssに接続されている。また、抵抗１０７ａ及び１０７ｂは負荷トランジスタと置き換えられてもよい。
【００１１】
従来技術の増幅器の入力段で使用されるトランジスタを含めてほとんどすべてのトランジスタは、そのスレショルト電圧（ターンオンのための）を約０．７ボルトの標準の低い値（ＰチャンネルトランジスタのＶtp）に調節するためにインプラント工程を利用している。本発明の１つの実施例によれば、入力トランジスタ１０３ａ及び１０３ｂの一方は、スレショルド電圧インプラントを有しない。図１において、トランジスタ１０３ａがスレショルド電圧インプラントを有さないものとして（クロスハッチングで）示されている。
【００１２】
この結果、オフセット制御の入力段が得られる。電圧スレショルドインプラントは、入力トランジスタ１０３ａ及び１０３ｂの一方によって阻止されるが、他方の入力トランジスタによっては阻止されない。差動対のオフセット制御電圧が、その後、スレショルド調節（約５ミリボルトのランダムな変動を無視する）に等しくなる。従って、増幅器における制御されたオフセットの量は、スレショルド電圧インプラントにより決定され、使用されるプロセスによって制御される。従って、入力トランジスタ１０３ａ及び１０３ｂの対は、その一方に非常に均一なスレショルド調節が施され他方に施されないことを除いて、十分に整合するように設計されるので、そのオフセットは、十分に制御される。
【００１３】
さらに、増幅器又は比較器の入力のオフセット制御は、十分に制御され、集積回路のダイ全体にわたって反復可能である。さらに、オフセット制御の入力段は、通常の整合した対の入力段に比べて付加的なダイ領域又はバイアス電流を何ら必要としない。
【００１４】
以上、本発明の好ましい実施例を図示し且つ説明したが、特許請求の範囲から逸脱せずに様々な変更が可能であることを理解されたい。例えば、本発明のオフセット制御増幅器は、比較器として使用することもできる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施例に従って形成された増幅器の概略図である。
【符号の説明】
【００１６】
１０３ａ、１０３ｂ  入力トランジスタ
１０５  電流源
１０７ａ、１０７ｂ  負荷抵抗
１０９  増幅段
Ｖi1、Ｖi2  入力
Ｖdd  高電圧レール
Ｖss  低電圧レール
【図１】
2005086810.tif 000003