(57)【要約】【課題】  読み出しエラーが可及的に少なくかつ大きな再生信号を得ることを可能にする。【解決手段】  同一の書き込みパルスで二値の抵抗値の間を変化するメモリセルを有する磁気ランダムアクセルメモリの駆動方法であって、選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第１の抵抗値とするステップと、書き込みパルスを用いて選択したメモリセルに対して第１の書き込み動作を行うステップと、選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第２の抵抗値とするステップと、第２の抵抗値を前記第１の抵抗値と比較し、この比較結果に基づいて選択されたメモリセルに元々記憶されていたデータを判断するステップと、書き込みパルスを用いて選択したメモリセルに対して第２の書き込み動作を行うステップと、を備えている。【選択図】  図１
2005251336.tif 000002
【特許請求の範囲】
【請求項１】
同一の書き込みパルスで二値の抵抗値の間を変化するメモリセルを有する磁気ランダムアクセルメモリの駆動方法であって、
選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第１の抵抗値とするステップと、
前記書き込みパルスを用いて前記選択したメモリセルに対して第１の書き込み動作を行うステップと、
前記選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第２の抵抗値とするステップと、
前記第２の抵抗値を前記第１の抵抗値と比較し、この比較結果に基づいて前記選択されたメモリセルに元々記憶されていたデータを判断するステップと、
前記書き込みパルスを用いて前記選択したメモリセルに対して第２の書き込み動作を行うステップと、
を備えていることを特徴とする磁気抵抗ランダムアクセスメモリの駆動方法。
【請求項２】
同一の書き込みパルスで二値の抵抗値の間を変化するメモリセルを有する磁気ランダムアクセルメモリの駆動方法であって、
選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第１の抵抗値とするステップと、
前記書き込みパルスを用いて前記選択したメモリセルに対して第１の書き込み動作を行うステップと、
前記選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第２の抵抗値とするステップと、
前記第２の抵抗値を前記第１の抵抗値と比較し、この比較結果に基づいて前記選択されたメモリセルに元々記憶されていたデータを判断するステップと、
前記選択されたメモリセルに元々記憶されていたデータと、これから書き込むべきデータが同じか否かを判断し、同じである場合に前記書き込みパルスを用いて前記選択したメモリセルに対して第２の書き込み動作を行うステップと、
を備えていることを特徴とする磁気抵抗ランダムアクセスメモリの駆動方法。
【請求項３】
前記第１および第２の書き込み動作は、前記選択したメモリセルを含む少なくとも一つのメモリセルブロックまたは全てのメモリセルに対して行うことを特徴とする請求項１記載の磁気抵抗ランダムアクセスメモリの駆動方法。
【請求項４】
前記磁気抵抗ランダムアクセスメモリの前記メモリセルは、
磁化の向きが固着された磁化固着層と、複数の強磁性層が非磁性層を介して積層され前記複数の強磁性層の相互作用が反強磁性的である構造を有し磁化の向きが反転可能な記録層と、前記磁化固着層と前記記録層との間に設けられたトンネルバリア層とを備えた磁気抵抗効果素子を含むことを特徴とする請求項１乃至３のいずれかに記載の磁気抵抗ランダムアクセスメモリの駆動方法。
【請求項５】
同一の書き込みパルスで二値の抵抗値の間を変化するメモリセルを有する磁気ランダムアクセルメモリであって、
選択したメモリセルの抵抗値を読み出す読み出し部と、
前記読み出し部によって読み出された抵抗値を第１の抵抗値とし記憶する記憶部と、
前記書き込みパルスを用いて第１の書き込みを行う書き込み部と、
前記第１の書き込みが行われた前記選択したメモリセルの前記読み出し部によって読み出された抵抗値を第２の抵抗値として、前記第２の抵抗値と前記第１の抵抗値とを比較する比較部と、
前記比較部の比較結果に基づいて前記選択されたメモリセルに元々記憶されていたデータを判断する判断部とを備え、
前記書き込み部は、前記第２の抵抗値が読み出された前記メモリセルに対して、前記書き込みパルスを用いて第２の書き込み動作を行うことを特徴とする磁気抵抗ランダムアクセスメモリ。
【請求項６】
同一の書き込みパルスで二値の抵抗値の間を変化するメモリセルを有する磁気ランダムアクセルメモリであって、
選択したメモリセルの抵抗値を読み出す読み出し部と、
前記読み出し部によって読み出された抵抗値を第１の抵抗値として記憶する記憶部と、
前記書き込みパルスを用いて第１の書き込みを行う書き込み部と、
前記第１の書き込みが行われた前記選択したメモリセルの前記読み出し部によって読み出された抵抗値を第２の抵抗値として、前記第２の抵抗値を前記第１の抵抗値とを比較する比較部と、
前記比較部の比較結果に基づいて前記選択されたメモリセルに元々記憶されていたデータを判断する第１の判断部と、
前記選択されたメモリセルに元々記憶されていたデータと、これから書き込むべきデータが同じか否かを判断する第２の判断部と、
を備え、
前記書き込み部は、前記選択されたメモリセルに元々記憶されていたデータとこれから書き込むべきデータとが同じである場合に前記書き込みパルスを用いて第２の書き込み動作を行うことを特徴とする磁気抵抗ランダムアクセスメモリ。
【請求項７】
前記磁気抵抗ランダムアクセスメモリの前記メモリセルは、
磁化の向きが固着された磁化固着層と、複数の強磁性層が非磁性層を介して積層され前記複数の強磁性層の相互作用が反強磁性的である構造を有し磁化の向きが反転可能な記録層と、前記磁化固着層と前記記録層との間に設けられたトンネルバリア層とを備えた磁気抵抗効果素子を含むことを特徴とする請求項５または６記載の磁気抵抗ランダムアクセスメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗ランダムアクセスメモリ（MRAM(Magnetoresistance Random Access Memory)）およびその駆動方法に関する。
【背景技術】
【０００２】
磁気抵抗ランダムアクセスメモリ（以下、MRAMとも云う）とは、情報を記憶するセル部に磁気抵抗効果を持つ磁気素子を用いたメモリ装置で、高速動作、大容量、不揮発性を特徴とする次世代メモリ装置として注目されている。磁気抵抗効果とは、強磁性体に磁界を印加すると強磁性体の磁化の向きに応じて電気抵抗が変化する現象である。こうした強磁性体の磁化の向きを情報の記録に用い、それに対応する電気抵抗の大小で情報を読み出すことによりメモリ装置として動作させることができる。近年、２つの強磁性層の間に絶縁層（トンネルバリア層）を挿入したサンドイッチ構造を含む強磁性トンネル接合において、トンネル磁気抵抗効果（TMR効果）により２０％以上の磁気抵抗変化率（MR比）が室温で得られるようになったことをきっかけとして、強磁性トンネル接合（Magnetic Tunnel Junction（以下、MTJとも云う））を有する磁気抵抗効果素子（以下、TMR素子とも云う）を用いたMRAMが期待と注目を集めている。
【０００３】
MRAMのセル部の磁気素子としてTMR素子を用いる場合、トンネルバリア層を挟む二つの強磁性層のうち、一方に磁化の向きを固着した磁化固着層を用いて磁化基準層とし、もう一方に磁化の向きを反転可能にした磁化自由層を用いて記録層とする。磁化固着層の磁化の向きを固着するために、強磁性層に接するように反強磁性層を設けて交換結合力により磁化反転を起こりにくくするという方法が用いられている。磁化固着層と記録層の磁化の向きが平行な状態と反平行な状態を２進情報の“０”と“１”に対応付けることで情報を記憶することができる。
【０００４】
記録情報の書き込みは、TMR素子近傍に設けられた書き込み配線に電流を流して発生する誘導磁界により記憶層の磁化の向きを反転させることにより行う。記憶層の磁化反転に必要な磁界すなわちスイッチング磁界は、熱擾乱耐性を確保できる範囲内で小さいほうが好ましい。また、誤書き込みを減らすにはスイッチング磁界のビット毎のバラツキが小さいことが望ましい。記録情報の読み出しは、TMR効果による抵抗変化分を検出することにより行う。従ってMRAMに使うTMR素子は、TMR効果による抵抗変化率（MR比）が大きいほうが好ましい。読み出しを正確に行うには、抵抗バラツキが小さいことが望ましい。
【０００５】
記録層の磁化の向きが固定層と平行な場合にTMR素子の抵抗が低く、この状態を例えば“０”とする。記録層の磁化の向きが固定層と反平行な場合にTMR素子の抵抗が高く、この状態を例えば“１”とする。TMR素子に電流を流してその際に発生する電圧を測ることによって、低抵抗状態であるか高抵抗状態であるかを判定して、“０”であるか“１”であるかを読み出す。
【０００６】
次に、従来の読み出し方法を説明する。まず、外部参照方式と呼ばれる方法を説明する。この方法は、”０”状態と”１”状態の中間の状態の抵抗値を有する参照抵抗をMRAMのメモリセルの外部に設け、読み出しを行うメモリセルの抵抗値が上記参照抵抗の抵抗値よりも小さいか大きいかで、”０”であるか”１”であるかを判断する。この場合、参照抵抗の抵抗値と”０”状態の抵抗値との間の抵抗差、および参照抵抗の抵抗値と”１”状態の抵抗値との間の差が、MRAMのメモリセルを構成するTMR素子の抵抗値のバラツキよりも十分大きいことが必要である。すなわち、読み出しエラーを少なくするにはTMR素子のMR比が大きくかつTMR素子の抵抗値のバラツキが小さいことが望ましい。
【０００７】
ビットコストを安くし汎用性のあるメモリにするには、大容量かつ高密度なMRAMとする必要があるが、チップ内においてビット数が増えるとそれだけ抵抗値が平均値からはずれたビットが増えてくる。このように、大容量かつ高密度化したときにTMR素子のMR比が小さくかつ抵抗バラツキが大きい場合は、”０”状態の抵抗分布の平均値と”１”状態の抵抗分布の平均値との差が小さくなるとともに、”０”状態または”１”状態の抵抗分布の裾が参照抵抗の抵抗値に懸かるようになってくるため、読み出しエラーが増加する。すなわち、データ”１”を記憶させたはずのメモリセルが、参照抵抗値よりも抵抗値が低くデータ”０”と読みだされてしまう確率が増えてくる。このような場合に外部参照抵抗値を使う外部参照方式の読み出し方法は使えない。
【０００８】
これに対して、自己参照方式と呼ばれる読み出し方法が提案されている（例えば、特許文献１参照）。この自己参照方式は、ある着目したビットの抵抗値が書き込み動作によってどのように変化するかを測定し、元々の記憶データを知る方法である。比較する際の抵抗値の差は”０”状態の抵抗値と”１”状態の抵抗値の差ΔＲであるため、外部参照方式に比べて２倍の信号量が得られる。逆に言えば抵抗値のバラツキに対して２倍強い。この自己参照方式の読み出し手順を以下に説明する。
【０００９】
（ｉ） まず、第１読み出しを行う。すなわち、読んで抵抗値（実際に読み出される値は電流または電圧）を記憶する。回路構成的には、例えば、読み出し回路内の設けられた第１キャパシタンスにその電圧を蓄えておく。
【００１０】
（ｉｉ）次に、試行データ例えば”０”を書く。
【００１１】
（ｉｉｉ）次に、第２読み出しを行う。すなわち試行データの抵抗値が読み出され、記憶される。回路構成的には、例えば、読み出し回路内に設けられた第２キャパシタンスにその電圧を蓄えておく。
【００１２】
（ｉｖ）続いて、第１読み出しと第２読み出しの結果を比較して判定する。差が無いならば、元々の記憶データは試行データと同じデータ”０”であり、差があれば、元々の記憶データは試行データとは逆のデータ”１”となる。
【００１３】
（ｖ）次に、ステップ（ｉｖ）の判定結果に基づいて、元々の記憶データが試行データとは逆であったビットだけに、元々の記憶データ”１”を再書き込みする。
【００１４】
上記読み出し手順は、試行データが”０”の場合を書いたが、試行データが”１”であっても構わない。この読み出し方法は、すべてのビットに対して１回の書き込み動作で同じ試行データを書き込める場合に有効である。
【００１５】
一方、同一の書き込みパルスで二値の抵抗値の間を交互に変化する状態を有するTMR素子を用いたMRAMの読み出し方式が知られている（例えば、特許文献２参照）。この特許文献２に記載されたMRAMを構成するTMR素子は、記録層が複数の強磁性体層から構成されるシンセティク反強磁性（Synthetic Antiferro (SAF)）記録層となっている。これらの強磁性体層の間には非磁性金属層があり、この非磁性金属層を挟む強磁性層同士が上記非磁性金属層を介して反強磁性結合をしている。このMRAM の読み出し方式では、書き込み時にビット線に流す電流とワード線に流す電流は常に符号が同じ、すなわち常に向きが同じである。所定のタイミングで書き込みパルスを与えると、書き込みパルスを与えるたびに”１”状態と”０”状態の間を交互に変化する。従って、初期状態が”０”か”１”が分からないビットに対して、１回の書き込み動作で同じ試行データ例えばデータ“０”に揃えることができない。元々の記憶データが”０”であれば１度書き込み動作をすると”１”になってしまうし、元々の記憶データが”１”であれば、１度書き込み動作をすると”０”になってしまう。このため、上記特許文献２においては、外部参照方式の読み出し方法を用いている。
【００１６】
このような、同一の書き込みパルスで二値の抵抗値の間を交互に変化するメモリセルのアレイからなるMRAMの場合には、上述の従来の自己参照方式は使えなかった。上述の(ii)の動作が不可能だからである。
【特許文献１】米国特許第６，１３４，１３８号明細書
【特許文献２】米国特許第６，５４５，９０６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述したように、同一の書き込みパルスで二値の抵抗値の間を交互に変化するメモリセルのアレイからなるMRAMの場合には、書くたびにデータが反転していくため、従来の自己参照方式の読み出し方法は使えず、外部参照方式の読み出し方法が用いられている。このため、読み出しエラーの発生を少なくすることができないとともに大きな再生信号を得ることができないという問題がある。
【００１８】
本発明は、上記事情を考慮してなされたものであって、読み出しエラーが可及的に少なくかつ大きな再生信号を得ることが可能な、同一の書き込みパルスで二値の抵抗値の間を交互に変化するメモリセルのアレイからなる磁気抵抗ランダムアクセスメモリおよびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明の第１の態様による磁気抵抗ランダムアクセスメモリの駆動方法は、同一の書き込みパルスで二値の抵抗値の間を変化するメモリセルを有する磁気ランダムアクセルメモリの駆動方法であって、選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第１の抵抗値とするステップと、前記書き込みパルスを用いて前記選択したメモリセルに対して第１の書き込み動作を行うステップと、前記選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第２の抵抗値とするステップと、前記第２の抵抗値を前記第１の抵抗値と比較し、この比較結果に基づいて前記選択されたメモリセルに元々記憶されていたデータを判断するステップと、前記書き込みパルスを用いて前記選択したメモリセルに対して第２の書き込み動作を行うステップと、を備えていることを特徴とする。
【００２０】
なお、前記第１および第２の書き込み動作は、前記選択したメモリセルを含む少なくとも一つのメモリセルブロックまたは全てのメモリセルに対して行ってもよい。
【００２１】
また、本発明の第２の態様による磁気抵抗ランダムアクセスメモリの駆動方法は、同一の書き込みパルスで二値の抵抗値の間を変化するメモリセルを有する磁気ランダムアクセルメモリの駆動方法であって、選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第１の抵抗値とするステップと、前記書き込みパルスを用いて前記選択したメモリセルに対して第１の書き込み動作を行うステップと、前記選択したメモリセルの抵抗値を読み出し、読み出した抵抗値を第２の抵抗値とするステップと、前記第２の抵抗値を前記第１の抵抗値と比較し、この比較結果に基づいて前記選択されたメモリセルに元々記憶されていたデータを判断するステップと、前記選択されたメモリセルに元々記憶されていたデータと、これから書き込むべきデータが同じか否かを判断し、同じである場合に前記書き込みパルスを用いて前記選択したメモリセルに対して第２の書き込み動作を行うステップと、を備えていることを特徴とする。
【００２２】
なお、前記磁気抵抗ランダムアクセスメモリの前記メモリセルは、
磁化の向きが固着された磁化固着層と、複数の強磁性層が非磁性層を介して積層され前記複数の強磁性層の相互作用が反強磁性的である構造を有し磁化の向きが反転可能な記録層と、前記磁化固着層と前記記録層との間に設けられたトンネルバリア層とを備えた磁気抵抗効果素子を含むように構成してもよい。
【００２３】
また、本発明の第３の態様による磁気抵抗ランダムアクセスメモリは、同一の書き込みパルスで二値の抵抗値の間を変化するメモリセルを有する磁気ランダムアクセルメモリであって、選択したメモリセルの抵抗値を読み出す読み出し部と、前記読み出し部によって読み出された抵抗値を第１の抵抗値とし記憶する記憶部と、前記書き込みパルスを用いて第１の書き込みを行う書き込み部と、前記第１の書き込みが行われた前記選択したメモリセルの前記読み出し部によって読み出された抵抗値を第２の抵抗値として、前記第２の抵抗値と前記第１の抵抗値とを比較する比較部と、前記比較部の比較結果に基づいて前記選択されたメモリセルに元々記憶されていたデータを判断する判断部とを備え、前記書き込み部は、前記第２の抵抗値が読み出された前記メモリセルに対して、前記書き込みパルスを用いて第２の書き込み動作を行うことを特徴とする。
【００２４】
また、本発明の第４の態様による磁気抵抗ランダムアクセスメモリは、同一の書き込みパルスで二値の抵抗値の間を変化するメモリセルを有する磁気ランダムアクセルメモリであって、選択したメモリセルの抵抗値を読み出す読み出し部と、前記読み出し部によって読み出された抵抗値を第１の抵抗値として記憶する記憶部と、前記書き込みパルスを用いて第１の書き込みを行う書き込み部と、前記第１の書き込みが行われた前記選択したメモリセルの前記読み出し部によって読み出された抵抗値を第２の抵抗値として、前記第２の抵抗値を前記第１の抵抗値とを比較する比較部と、前記比較部の比較結果に基づいて前記選択されたメモリセルに元々記憶されていたデータを判断する第１の判断部と、前記選択されたメモリセルに元々記憶されていたデータと、これから書き込むべきデータが同じか否かを判断する第２の判断部と、を備え、前記書き込み部は、前記選択されたメモリセルに元々記憶されていたデータとこれから書き込むべきデータとが同じである場合に前記書き込みパルスを用いて第２の書き込み動作を行うことを特徴とする。
【発明の効果】
【００２５】
本発明によれば、読み出しエラーが可及的に少なくかつ大きな再生信号を得ることができる。
【発明を実施するための最良の形態】
【００２６】
本発明の一実施形態による磁気抵抗ランダムアクセスメモリ（以下、MRAMという）の駆動方法を以下に図面を参照して説明する。
【００２７】
まず、本実施形態に用いられるMRAMの構成を図４乃至図８を参照して説明する。図４に示すように、MRAMはCMOS回路が形成されたシリコン基板上に、複数のワード線１０が形成され、これらのワード線１０と略直交するように複数のビット線１２が形成され、各ワード線１０と各ビット線１２との交差領域にメモリセルが設けられ、各メモリセルにはトンネル磁気抵抗効果素子（以下TMR素子とも云う）２が設けられている。なお、上記COMS回路は、MRAMの駆動回路を構成するトランジスタを含むとともに、ビット線およびワード線を選択するためのトランジスタや、各メモリセルの読み出し選択トランジスタを含む。
【００２８】
TMR素子２は、図５に示すように、記録層２ａと、トンネルバリア層２ｂと、強磁性体からなる磁化固着層２ｃと、反強磁性層２ｄとを備えている。トンネルバリア層２ｂは記録層２ａと磁化固着層２ｃとの間に設けられる。また反強磁性層２は磁化固着層２ｃのトンネルバリア層２ｂとは反対側の面に設けられ、交換結合により磁化固着層２ｃの磁化の向きを固着する。記録層２ａは、シンセティクな反強磁性結合の記録層であって、トンネルバリア層２ｂ側に設けられた強磁性体からなる第１記録層２ａ１と、この第１記録層２ａ１のトンネルバリア層２ｂとは反対側の面に設けられた強磁性体からなる第２記録層２ａ２と、第１記録層２ａ１と第２記録層２ａ２との間に形成された非磁性層２ａ３とを備えている。第１記録層２ａ１と第２記録層２ａ２が非磁性層２ａ３を介して反強磁性結合をしている。なお、TMR素子２は、図示しないが電極層、下地層等を備えている。TMR素子２を構成する各層は、例えばスパッタリングにより成膜される。TMR素子２の磁化容易軸方向は、直交するワード線とビット線に対してそれぞれ略４５度傾いた方向に設定される。
【００２９】
本実施形態においては、TMR素子２の記録層２ａの磁化の向きは、ワード線とビット線にそれぞれ電流を流し、これらの電流による誘導磁界の合成磁界により反転させる。このため、書き込み配線となるワード線およびビット線を軟磁性材料で被覆することにより、記録層２ａの磁化の向きを小さな書き込み電流で効率よく反転させることが可能となる。
【００３０】
本実施形態に用いられる、書き込み電流のパルス波形を図６（ａ）、（ｂ）に示す。図６（ａ）はワード線に流れる書き込みパルス２０の波形を示す図であり、図６（ｂ）はビット線に流す書き込みパルス２２の波形を示す図である。書き込み時には、図６（ａ）、（ｂ）から分かるように、まず、ワード線に書き込みパルス２０を流し、書き込みパルス２０が”Ｈ”レベルとなった後に（必ずしも図６（ａ）、（ｂ）に示すように”Ｈ”レベル期間の半分である必要はない）、ビット線に”Ｈ”レベルとなる書き込みパルス２２を流す。そして、書き込みパルス２０が”Ｌ”レベルとなるタイミングでは、書き込みパルス２２は”Ｈ”レベルとなっている（必ずしも図６（ａ）、（ｂ）に示すように”Ｈ”レベル期間の半分である必要はない）。典型的には、書き込みパルス２０と書き込みパルス２２は”Ｈ”レベルである期間は同じであり、書き込みパルス２２は書き込みパルス２０が”Ｈ”レベルとなったときから、”Ｈ”レベルである期間の半分だけ遅れて”Ｈ”レベルとなる。しかしながら、必ずしも期間の半分であることに制約されるわけではない。そして、図６（ａ）、（ｂ）からわかるように、書き込み時にビット線に流す電流パルスと、ワード線に流す電流パルスは常に符号が同じである、すなわち、同一の書き込みパルスとなっている。
【００３１】
図６（ａ）、（ｂ）に示す書き込みパルスをワード線、ビット線に流すと、TMR素子２の第１記録層２ａ１と第２記録層２ａ２の磁化の向きは反転する。これを図７（ａ）、（ｂ）を参照して説明する。図７（ａ）、（ｂ）は、本実施形態に用いられるMRAMのメモリセルを構成するTMR素子の磁化反転動作を説明する図であって、横軸は、スイッチング磁界の特性曲線がビット線から誘導される磁界を示すHbit軸であり、縦軸はワード線から誘導される磁界を示すHword軸である。例えば、図７（ａ）に示すように、第１記録層２ａ１の磁化の向き３１が磁化固着層２ｃの磁化の向き３４と逆で、第２記録層２ａ２の磁化の向き３２が磁化固着層２ｃの磁化の向き３４と同じである場合、すなわち記録層２に記録されているデータが”１”である場合に、図６（ａ）、（ｂ）に示す書き込みパルスをワード線、ビット線に流すと、第１記録層２ａ１と第２記録層２ａ２の磁化の向きは反転し、図７（ｂ）に示すデータ”０”の状態になる。同様に、図７（ｂ）に示すデータ”０”の状態において、図６（ａ）、（ｂ）に示す書き込みパルスをワード線、ビット線に流すと、第１記録層２ａ１と第２記録層２ａ２の磁化の向きは反転し、図７（ａ）に示すデータ”１”の状態となる。図７（ａ），（ｂ）においては、第１および第２記録層の磁化の方向が、ビット線から誘導される磁界を示すHbit軸およびワード線から誘導される磁界を示すHword軸とほぼ４５度の方向に位置しているのは、TMR素子２の磁化容易軸方向が、直交するワード線とビット線に対してそれぞれ略４５度傾いた方向に設定されているためである。なお、図６（ａ）、（ｂ）に示す書き込みパルスをワード線、ビット線に流した場合に第１記録層２ａ１と第２記録層２ａ２の磁化の向きが反転する詳細な理由は特許文献２（米国特許第６，５４５，９０６号明細書）に記載されている。
【００３２】
本実施形態に用いられるMRAMでは、ビット線電流による磁界とワード線電流による磁界との合成磁界で記憶層の磁化を反転させる。したがって、選択したビット線と選択したワード線の交点にあるTMR素子だけが選択されて書き込みが行われる。その結果、あるメモリセルに記録する際は、同じビット線上のメモリセルのTMR素子と同じワード線上のメモリセルのTMR素子がhalf selectionの状態になる。
【００３３】
記録層がシンセティック構造でない従来のMRAMにおいては、half selectionの状態にあるメモリセルに誤書込みが起きないためには、メモリセル毎のスイッチング磁界のばらつきを非常に抑制することが必要である。この理由を、図９（ａ），（ｂ）を参照して説明する。図９（ａ）には理想的なスイッチング磁界のしきい値のアステロイド曲線を示してある。このアステロイド曲線の内側にある合成磁界ではTMR素子の記録層の磁化の向きは変化せず、このアステロイド曲線の外側にある合成磁界をかけるとその方向にTMR 素子の記録層の磁化が変化する。MRAMを構成するメモリセルのスイッチング磁界にバラツキがない場合は、図９（ａ）に示すように、書き込みメモリセルの選択が正常に行われ、half selectionの状態のメモリセルに書き込みは起こらない。広い書き込みマージンがある。しかしMRAMの製造上、多数のメモリセルに渡ってスイッチング磁界のバラツキを抑制することは困難であった。スイッチング磁界にバラツキがある場合を図９（ｂ）に示した。多数のセルのスイッチング磁界のしきい値の特性曲線を重ねて描くと、図９（ｂ）に示すように、あるバラツキの幅を持つことになる。この場合は、セルによっては選択されているにも拘わらず記録が起きない、またはhalf selectionの状態で大きさがH1或いはH2の磁界がかかっただけで書き込まれてしまう、という誤書き込みが生ずる。
【００３４】
これに対して本実施形態に用いられるMRAMの書き込みマージンを図８（ａ）、（ｂ）に示す。図８（ａ）はスイッチング磁界のバラツキが無い理想的な場合を示す特性図である。なお、図８（ａ）において、横軸および縦軸にも平行でない特性曲線４０は、この特性曲線上の合成磁界より大きな磁界をTMR素子に印加すると、第１記録層と第２記録層が磁化の向きが同じになることを示す限界曲線である。すなわち、この特性曲線は、第１記録層と第２記録層の間の交換結合エネルギーＪと、異方性磁界Ｈｋによって規定される。本実施形態に用いられるMRAMでは、スイッチング磁界の特性曲線がビット線から誘導される磁界を示すHbit軸やワード線から誘導される磁界を示すHword軸と交差しない。したがって、図８（ｂ）に示すように、たとえ記録層の異方性磁界や第１記録層と第２記録層の間の交換結合エネルギーＪがばらついても、原理的にhalf selectionの状態にあるメモリセルに誤って書き込まれる現象が起きにくい。図８（ｂ）に示すように、たとえ異方性磁界や交換結合エネルギーがばらついても、交換結合エネルギーを多少大きくすることで、十分な書き込みマージンを確保することができる。すなわち本実施形態においては、スイッチング磁界のメモリセル毎のバラツキに非常に強いMRAM、すなわち誤書込みの起きにくいMRAMとなっている。このことは、図９（ｂ）に示すように、従来のMRAMではスイッチング磁界のしきい値の特性曲線が多少ばらつくと書き込みマージンがほとんど無くなってしまったことと対照的である。
【００３５】
本実施形態においては、第１記録層と第２記録層の間の交換結合エネルギーＪを大きくすると書き込み磁界は大きくなる。一般的に書き込み磁界は小さいほうが望ましい。そこで、TMR素子のサイズが例えば２４０×４８０ｎｍ２程度の場合には、異方性磁界のバラツキを、σを標準偏差としたときにσが５％以下となるように抑えるととともに交換結合エネルギーＪをＪ＝０．０１〜０．０２ｅｒｇ／ｃｍ２程度にすることで、誤書き込みが起きる確率が実用上十分な程度に小さく、かつ書き込み電流を小さくすることができる。
【００３６】
（読み出し方法）
次に、本実施形態の駆動方法を説明する。まず、読み出し方法を、図１を参照して説明する。図１は、本実施形態による駆動方法の読み出し手順を示すフローチャートである。本実施形態に用いられるMRAMは、図６に示す同一の書き込みパルスで二値の抵抗値の間を交互に変化するメモリセルのアレイから成っているので、２度書き込み動作をすると、元々記録されていたデータに戻る。この特徴をうまく利用して、本発明者達は自己参照方式の読み出しを発明した。
【００３７】
まず、図１のステップＳ１に示すように、第１の読み出し動作を行う。すなわち、選択したメモリセルのTMR素子の抵抗値を読み出し、第１の抵抗値として電流または電圧の形で記憶する。回路構成的には、例えば読み出し回路内の第１キャパシタにその電圧を蓄えておく。
【００３８】
続いて、図１のステップＳ２に示すように、書き込み動作を行う。この書き込み動作は、上記選択したメモリセルに対してのみ行ってもよいし、後述する図１に示すステップＳ５で再度書き込み動作を行うのでMRAMの全てのメモリセルに対して行ってもよい。また、当該書き込み動作は選択したメモリセルを含むメモリセルブロック（一つまたは複数）に対して行ってもよい。メモリセルブロックの単位としては、例えば４ｋビット、８ｋビット、１６ｋビット、３２ｋビット、６４ｋビットごとにブロックを設けることができる。このようにメモリセルブロックに対して書き込み動作を行うことにより、書き込み時の消費電力を低く抑えることが可能である。
【００３９】
次に、図１のステップＳ３に示すように、第２の読み出し動作を行う。すなわち、上記選択したメモリセルのTMR素子の抵抗値を読み出し、第２の抵抗値として記憶する。回路構成的には、例えば読み出し回路内に設けられた第２キャパシタにその電圧を蓄えておく。
【００４０】
次に、図１のステップＳ４に示すように、第２の抵抗値を第１の抵抗値と比較し、この比較結果に基づいて、上記選択したメモリセルに元々記録されていたデータを判断する。この判断は、第２の抵抗値が第１の抵抗値よりも大きくなった場合は元々記憶されていたデータは”０”であったと判断し、小さくなった場合は元々記憶されていたデータが”１”であったと判断する。
【００４１】
次に、図１のステップＳ５に示すように、書き込み動作を行う。
【００４２】
この一連の動作が終了すると、TMR素子の状態は元々の記憶状態に戻る。
【００４３】
上述の読み出し手順を、TMR 素子の記憶データの初期状態が”０”である場合に適用した場合のTMR素子の状態を図２（ａ）に示し、TMR 素子の記憶データの初期状態が”１”である場合に適用した場合のTMR素子の状態を図２（ｂ）に示す。
【００４４】
本実施形態では、図１のステップＳ４の手順において、抵抗は常に変化し、その変化量の絶対値は、図１０に示すように”０”と”１”の抵抗差ΔＲとなる。したがって、外部参照方式の場合の信号量（ΔＲ／２）の２倍の信号量が得られる。このため、本実施形態による読み出し方式では、”０”および”１”の抵抗分布の裾がお互いにかかるような場合であっても、外部参照方式に比べて読み出しエラーを低減できる。なお、図１０は、本実施形態に用いられるMRAMを構成する全てのメモリセルの”０”状態および”１”状態の抵抗値の分布を示すグラフである。
【００４５】
記録層がシンセティク構造でない従来のMRAMの自己参照方式の読み出しにおいては、従来技術で説明した（ｉｖ）のステップで得られる抵抗差は０または−ΔＲである。これに対して本実施形態の自己参照方式の読み出しにおいては、図１に示すステップＳ４で得られる抵抗差は＋ΔＲまたは−ΔＲであり、従来の場合よりもさらに大きな信号量が得られる。
【００４６】
以上説明したように、本実施形態による読み出し方法においては、従来に場合に比べて大きな再生信号を得ることができる。また、本実施形態に用いられるMRAMは記録層がシンセティック構造を備えているので、十分な書き込みマージンを得ることが可能となり、読み出しエラーが起こるのを可及的に防止することができる。
【００４７】
（書き込み方法）
次に、書き込み方法を、図３を参照して説明する。図３は、本実施形態による駆動方法の書き込み手順を示すフローチャートである。本実施形態に用いられるMRAMは、同一の書き込みパルスで二値の抵抗値の間を交互に変化するメモリセルのアレイから成っているので、情報を書き換える場合、元々記録されていた情報を読み、それを元に記録動作をしなければならない。本実施形態による自己参照方式ではその手順を簡略化することができる。以下に書き込み手順を説明する。
【００４８】
まず、図３のステップＳ１１に示すように、第１の読み出し動作を行う。すなわち、選択したメモリセルのTMR素子の抵抗値を読み出し、第１の抵抗値として電流または電圧の形で記憶する。回路構成的には、例えば読み出し回路内の第１キャパシタにその電圧を蓄えておく。
【００４９】
続いて、図３のステップＳ１２に示すように、上記選択したメモリセルに対して書き込み動作を行う。
【００５０】
次に、図３のステップＳ１３に示すように、第２の読み出し動作を行う。すなわち、上記選択したメモリセルのTMR素子の抵抗値を読み出し、第２の抵抗値として記憶する。回路構成的には、例えば読み出し回路内に設けられた第２キャパシタにその電圧を蓄えておく。
【００５１】
次に、図３のステップＳ１４に示すように、第２の抵抗値を第１の抵抗値と比較し、この比較結果に基づいて、上記選択したメモリセルに元々記録されていたデータを判断する。この判断は、第２の抵抗値が第１の抵抗値よりも大きくなった場合は元々記憶されていたデータは”０”であったと判断し、小さくなった場合は元々記憶されていたデータが”１”であったと判断する。
【００５２】
次に、図３のステップＳ１５に示すように、元々記憶されていたデータと、書き込むべきデータが同じか否かを判定し、同じでない場合は書き込み動作を終了する。同じ場合は図３のステップＳ１６に進み、選択したメモリセルに書き込み動作を行う。
【００５３】
以上により、図３に示すステップＳ１６の最終書き込み動作が、そのまま新たなデータの書き込み動作になり、効率良く短時間で書き込み動作が終了する。
【００５４】
本実施形態による読み出し方法および書き込み方法は、メモリセル毎に選択トランジスタがついたMRAMにおいても、クロスポイント型と呼ばれるMRAMにおいても、どちらにも効果的である。
【００５５】
以上説明したように、本実施形態に用いられMRAMにおいて、MR比が低くともまた抵抗バラツキが大きくとも、十分大きな再生信号が得られる。読み出し後、再書き込みの手順が、判定結果に基づく必要が無いため、単純で速い。
【００５６】
さらに、本実施形態においては、読み出しの際に抵抗変化の絶対値は”０”と”１”の抵抗差ΔＲである。したがって、外部参照方式の信号量（ΔＲ／２）の２倍の信号量が得られる。
【００５７】
また本実施形態では、”０”および”１”の抵抗分布の裾がお互いにかかるような場合に、外部参照方式よりも読み出しエラーを低減できる。
【００５８】
従来型MRAMの自己参照方式の読み出し方法においては、抵抗差は０または−ΔＲである。これに対して本実施形態の自己参照方式の読み出し方法においては、抵抗差は＋ΔＲまたは−ΔＲであり、従来型よりもさらに大きな信号量が得られる。
【００５９】
なお、本実施形態による読み出し方法および書き込み方法は、記録層が図５に示すシンセティク構造を有する磁気抵抗効果素子を備えたMRAMを例にとって説明したが、同一の書き込みパルスで二値の抵抗値の間を交互に変化するメモリセルのアレイからなるMRAMであれば、適用可能である。したがって、例えば、三層以上の強磁性層が非磁性層を介して積層され、これらの強磁性層が反強磁性結合した構造の記録層を有する磁気抵抗効果素子を備えたMRAMにも用いることができる。
【００６０】
また、外部参照抵抗値を使う通常の外部参照方式による読み出し方法の場合、アレイ内のTMR素子を使うと外部参照抵抗が作りやすいため、通常は外部参照方式が用いられる。この外部参照方式では、例えば、記憶セル６４ビットあたり４ビットを外部参照抵抗に用いる。この場合、記憶に用いられるメモリセルセル数が減少することになり、チップ面積に対する記憶に用いられるセルの占有率が低下するという問題がある。これに対して本実施形態による自己参照方式の読み出し方法では、外部参照抵抗が不要なので、チップ面積に対する記憶に用いられるセルの占有率を大きくできる利点がある。
【００６１】
次に、本実施形態による読み出し方法および書き込み方法を実現する駆動回路の構成を、図１１乃至図１３を参照して説明する。
【００６２】
図１１は、本実施形態に用いられるMRAMの主要部の構成の一例を示す、ブロック図である。メモリセルアレイ１は、アレイ状に配置されたメモリセルを有し、各メモリセルはTMR 素子２と、メモリ選択トランジスタ６を有している。そして第ｉ（ｉ＝１，・・・）列のTMR素子２に沿って、書き込みワード線ＷＬｉと、読み出しワード線ＲＷＬｉが配置される。書き込みワード線ＷＬｉは一端が、ロウ選択トランジスタ５１を介して書き込み回路５８に接続され、他端がロウ選択トランジスタ５６を介して電流シンカーに接続される。ロウ選択トランジスタ５１のゲートは、ロウデコーダを含むワード線駆動回路５０に接続され、ロウ選択トランジスタ５６のゲートは、ロウデコーダを含むワード線駆動回路５５に接続される。電流シンカーとは、書き込み回路５８内に含まれる電流発生回路（図示せず）で発生した電流を吸収する回路のことである。一方、読み出しワード線ＲＷＬｉは、一端がロウ選択トランジスタ５２を介して電源Ｖｍｔに接続される。
【００６３】
また、メモリセルアレイ１の第ｊ（ｊ＝１，・・・）行のTMR素子２に沿って、ビット線ＢＬｊが設けられている。ビット線ＢＬｊは、一端がカラム選択トランジスタ６１を介して書き込み回路５８に接続され、他端がカラム選択トランジスタ６３および読み出し選択トランジスタ６５を介して読み出し回路７０に接続されている。また、カラム選択トランジスタ６３を介して電流シンカーにも接続されている。カラム選択トランジスタ６１、６３のゲートがビット線駆動回路６０に接続されている。読み出し回路７０は、選択されたメモリセルのTMR素子２のビット線側の端部の電圧を検出する。書き込み回路５８内の電流発生回路は、書き込み時には、ロウ選択トランジスタ５１を介して書き込みワード線、およびカラム選択トランジスタ６１を介してビット線に所定の電流パルス（例えば、図６（ａ）、（ｂ）に示す電流パルス）を与え、読み出し時にはカラム選択トランジスタ６１を介してビット線に読み出し電流を与える。また、読み出し選択トランジスタ６５は、読み出し時のみＯＮする。
【００６４】
第ｉ列で第ｊ行のメモリセルにデータを書き込む時には、ビット線ＢＬｊに接続されたカラム選択トランジスタ６１、６３をビット線駆動回路６０によってＯＮするとともに、書き込みワード線ＷＬｉに接続されたロウ選択トランジスタ５１、５６をワード線駆動回路５０、５５によってそれぞれＯＮする。このとき、例えば図６（ａ）、（ｂ）に示す電流パルスＩword、Ｉbitを上記電流発生回路から第ｉ列の書き込みワード線ＷＬｉと第ｊ行のビット線ＢＬｊにそれぞれ流すことにより、書き込み動作が行われる。
【００６５】
第ｉ列で第ｊ行のメモリセルからデータを読み出す時には、ビット線ＢＬｊに接続されたカラム選択トランジスタ６１、６３をビット線駆動回路６０によってＯＮするとともに、読み出しワード線ＲＷＬｉに接続されたロウ選択トランジスタ５２をワード線駆動回路５０によってそれぞれＯＮする。これにより、メモリ選択トランジスタ６はＯＮする。また、このとき、読み出し選択トランジスタ６５もＯＮさせる。すると、電流がビット線ＢＬｉを介して選択されたメモリセルのTMR素子２に流れ、TMR素子２のビット線に接続された側の電位がTMR素子２の抵抗値に応じた値となる。なお、書き込み回路５８は、図３に示すステップＳ１５の判断ステップを行う判断部を備えている。また、読み出し回路７０は、図１に示すステップＳ４および図３に示すステップＳ１４の判断ステップを行う判断部を備えている。
【００６６】
次に、読み出し回路７０の具体的な回路構成の一例を図１２に示す。
【００６７】
TMR素子２は、一端が読み出し選択トランジスタ６を介して接地され、他端がカラム選択スイッチ（図１１のカラム選択トランジスタ６３に対応する。）としてのＮチャネルＭＯＳトランジスタＮ７（ＳＷ）を経由して、ノードｎ１に接続される。ノードｎ１の電位は、クランプ回路によりクランプ電位Ｖｃｌａｍｐに設定される。クランプ回路は、オペアンプＯＰ１とＮチャネルＭＯＳトランジスタＮ８とから構成される。ＮチャネルＭＯＳトランジスタＮ８は、ノードｎ１とカレントミラー回路Ｍ１との間に配置される。オペアンプＯＰ１は、例えば、ノードｎ１の電位がクランプ電位Ｖｃｌａｍｐに等しくなるように、ＮチャネルＭＯＳトランジスタＮ８のゲート電位を制御する。
【００６８】
クランプ回路の役割は、TMR素子２の両端の間の電圧を調整することにある。即ち、例えば、TMR素子２の一端に接地電位が与えられている場合に、TMR素子２の他端の電位が大きくなり過ぎると、TMR素子２のＭＲ比が小さくなる。TMR素子２のＭＲ比が小さいということは、“１”状態のTMR素子の抵抗値と、“０”状態のTMR素子の抵抗値との差が小さいことを意味する。つまり、読み出し時のデータ“１”、“０”の判定のためのマージンが小さくなる。これを防ぐため、本例では、クランプ回路を用いて、TMR素子２の他端の電位、即ち、TMR素子２の両端間の電圧を調整し、TMR素子２のＭＲ比が小さくならないようにする。
【００６９】
カレントミラー回路Ｍ１は、TMR素子２に流れる読み出し電流に等しい電流を、ＮチャネルＭＯＳトランジスタＮ９に流す役割を果たす。この時のノードｎ２の電位（例えば、イニシャルデータ）は、トランスファゲート回路ＴＧ１を介して記憶回路７２に記憶される。
【００７０】
トランスファゲート回路ＴＧ１のオン／オフは、制御信号ＲＥＡＤ１Ｓ，ｂＲＥＡＤ１Ｓにより制御される。制御信号ＲＥＡＤ１Ｓは、１回目の読み出し動作時（イニシャルデータの読み出し時）に“Ｈ”となる信号である。なお、制御信号ｂＲＥＡＤ１Ｓは、制御信号ＲＥＡＤ１Ｓの値と逆の値を有する反転信号である。
【００７１】
制御信号ＲＥＡＤ１Ｓが“Ｈ”の時（１回目の読み出し動作時）、ノードｎ２の電位は、トランスファゲート回路ＴＧ１を経由して、インバータ回路７４に入力される。インバータ回路７４の出力信号は、オペアンプＯＰ２のマイナス側入力端子に入力される。オペアンプＯＰ２の出力信号は、インバータ回路７６に入力され、インバータ回路７６の出力信号は、オペアンプＯＰ２のプラス側入力端子に入力される。オペアンプＯＰ２は、そのマイナス側入力端子に入力される入力電位とそのプラス側入力端子に入力される入力電位とが互いに等しくなるように、例えば、インバータ回路７６内のＮチャネルＭＯＳトランジスタのゲート電位を制御する。従って、結果として、オペアンプＯＰ２の出力信号を受けるインバータ回路７６に流れる電流が、イニシャルデータ（セルデータ）となる。
【００７２】
トランスファゲート回路ＴＧ２は、オペアンプＯＰ２の出力端子とインバータ回路７４の入力端子との間に接続される。１回目の読み出し動作が終わると、制御信号ＲＥＡＤ１Ｓは、“Ｌ”となり、制御信号ｂＲＥＡＤ１Ｓは、“Ｈ”となる。その結果、イニシャルデータは、記憶回路７２内にラッチされる。
【００７３】
センスアンプＳＡのプラス側入力端子は、ノードｎ２に接続され、そのマイナス側入力端子は、オペアンプＯＰ２の出力端子ｎ３に接続される。選択されたＴＭＲ素子のデータを判定するとき、センスアンプＳＡは、ノードｎ２の電位とオペアンプＯＰ２の出力端子ｎ３の電位とを比較する。
【００７４】
即ち、ノードｎ１の電位は、２回目の読み出し結果（比較データ）を表し、オペアンプＯＰ２の出力端子ｎ３の電位は、１回目読み出し結果（イニシャルデータ）を表している。センスアンプＳＡの出力ＳＡＯＵＴ等は書き込み回路５８（図１１参照）に転送されて、書き込み動作が行われる。なお、書き込み回路５８は、ワード線駆動回路５０、５５およびビット線駆動回路６０を書き込み回路５８の動作と同期するように駆動する。
【００７５】
次に、読み出し回路７０の具体的な回路構成の他の例を図１３に示す。この図１３に示す読み出し回路は、図１２に示す読み出し回路の変形例であり、図１２に示す読み出し回路において、記憶回路７２の代わりに記憶回路８０を設けた構成となっている。記憶回路８０は、図１２に示す記憶回路７２において、トランスファゲートＴＧ２、インバータ回路７４，７６、およびオペアンプＯＰ２を削除して代わりにキャパシタＣ１を設けた構成となっている。
【００７６】
この図１３に示す読み出し回路においては、例えば、ノードｎ２の電位（イニシャルデータ）をキャパシタＣ１にダイナミックに記憶する。このため、例えば、１回目の読み出しから２回目の読み出しまでの期間を、キャパシタＣ１がデータを保持し続ける期間よりも短くする必要がある。
【００７７】
キャパシタＣ１がデータを保持し続ける期間は、DRAM（ダイナミックランダムアクセスメモリ）の分野で十分に研究されているように、例えば、数ｍ秒である。従って、１回目の読み出しから２回目の読み出しまでの期間を数ｍ秒よりも短くすれば、記憶回路８０にキャパシタＣ１を使用することもできる。
【００７８】
なお、図１２や図１３では、読み出し回路７０の内に記憶回路や比較回路（センスアンプ等）等を設けているが、読み出し回路７０の外、例えば読み出し回路７０の周辺、またはワード線駆動回路５０、５５の周辺やビット線駆動回路６０の周辺等に設けてもよい。
【００７９】
その他、本発明は上記実施形態そのままに限定されるものではなく、実施段階でその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種種の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００８０】
【図１】本発明の一実施形態による読み出し方法の読み出し手順を示すフローチャート。
【図２】図１に示す読み出し方法で読み出したときのTMR素子の記憶状態を示す図。
【図３】本発明の一実施形態による書き込み方法の書き込み手順を示すフローチャート。
【図４】本発明の一実施形態に用いられるMRAMの概略の構成を示す斜視図。
【図５】本発明の一実施形態に用いられるMRAMのメモリセルを構成するTMR素子の概略の構成を示す断面図。
【図６】本発明の一実施形態に用いられる書き込みパルスの一例を示す波形図。
【図７】本発明の一実施形態に用いられるMRAMのメモリセルを構成するTMR素子の磁化反転動作を説明する図。
【図８】本発明の一実施形態に用いられるMRAMのメモリセルを構成するTMR素子のスイッチング磁界の特性を示す図。
【図９】従来のMRAMのスイッチング磁界の特性を示す図。
【図１０】本発明一実施形態による自己参照読み出し方法の特徴を説明する図
【図１１】本発明の一実施形態に用いられるMRAMの概略の構成を示すブロック図。
【図１２】本発明の一実施形態に用いられる読み出し回路の一具体例を示す回路図。
【図１３】本発明の一実施形態に用いられる読み出し回路の他の具体例を示す回路図。
【符号の説明】
【００８１】
２  TMR素子
２ａ  記録層
２ａ１  第１記録層
２ａ２  第２記録層
２ａ３  非磁性層
２ｂ  トンネルバリア層
２ｃ  磁化固着層
２ｄ  反強磁性層
６  読み出し選択トランジスタ
【図１】
2005251336.tif 000003
【図２】
2005251336.tif 000004
【図３】
2005251336.tif 000005
【図４】
2005251336.tif 000006
【図５】
2005251336.tif 000007
【図６】
2005251336.tif 000008
【図７】
2005251336.tif 000009
【図８】
2005251336.tif 000010
【図９】
2005251336.tif 000011
【図１０】
2005251336.tif 000012
【図１１】
2005251336.tif 000013
【図１２】
2005251336.tif 000014
【図１３】
2005251336.tif 000015