(57)【要約】【課題】  高誘電率絶縁膜をゲート絶縁膜に用いる半導体装置において、ゲート電極を再現性良く形成する。【解決手段】  高誘電率絶縁膜のエッチング終了後、半導体基板１をエッチング装置のチャンバー１５から取り出し、三塩化ホウ素（ＢＣｌ３）ガスをチャンバー１５内に導入し、上部電極１０に印加する高周波電力を、下部電極１１に印加する高周波電力よりも大きくし、下部電極１１に印加する高周波電力を０．１３Ｗ／ｃｍ２以上０．３３Ｗ／ｃｍ２以下の条件でチャンバー１５内部のプラズマ処理を行うことにより、チャンバー１５内部に堆積した反応生成物の除去を行う。【選択図】      図８
2005086080.tif 000002
【特許請求の範囲】
【請求項１】
エッチング装置内で、複数の半導体基板のエッチング工程を有する半導体装置の製造方法であって、一枚目の半導体基板のエッチング工程が終了後、前記エッチング装置のチャンバー内部を、三塩化ホウ素ガスによりプラズマ処理を行い、その後に、二枚目の半導体基板のエッチングを行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板のエッチング工程は、前記半導体基板に形成された高誘電率絶縁膜を介して形成された金属膜又は半導体膜のエッチング、或いは前記高誘電率絶縁膜の選択エッチングであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記金属膜或いは半導体膜はゲート電極であり、前記高誘電率絶縁膜はゲート絶縁膜であって、ゲート絶縁型トランジスタが構成されていることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記プラズマ処理を、前記半導体基板を載置する下部電極および前記下部電極と対向する上部電極とを備えた装置により行い、前記上部電極に印加する高周波電力を、前記下部電極に印加する高周波電力よりも大きくし、且つ、前記下部電極に印加する単位面積あたりの高周波電力を０.１３Ｗ／ｃｍ２以上０.３３Ｗ／ｃｍ２以下の範囲で行うことを特徴とする請求項１〜３に記載の半導体装置の製造方法。
【請求項５】
前記プラズマ処理を、前記高誘電率絶縁膜の膜厚の１．５倍以上に相当する膜厚をエッチングする時間で行うことを特徴とする請求項１〜４に記載の半導体装置の製造方法。
【請求項６】
前記高誘電率絶縁膜を選択的にエッチングする工程を、三塩化ホウ素ガスおよびアルゴンガスの混合ガスにより行い、前記三塩化ホウ素ガスと前記アルゴンガスの合計流量に占める前記三塩化ホウ素ガスの流量の割合が５％以上１０％以下で、且つ、前記半導体基板にかかる単位面積あたりの電力を０．１３Ｗ／ｃｍ２以上０.２２Ｗ／ｃｍ２以下の範囲で行うことを特徴とする請求項１〜３に記載の半導体装置の製造方法。
【請求項７】
前記プラズマ処理を、前記高誘電率絶縁膜の膜厚の１倍以上に相当する膜厚をエッチングする時間で行うことを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものであり、特にゲート絶縁膜のエッチング方法に関する。
【背景技術】
【０００２】
ＬＳＩの高集積化はデバイスの微細化により進められてきた。しかし、微細化の進行に伴い、従来のデバイスに用いられている材料では技術的に限界が見えてきている。例えばゲート長が１３０ｎｍのデバイスで要求されるゲート絶縁膜の電気的膜厚（膜の種類に関わらず電気特性を比較できるように、実際の膜厚である物理的膜厚から、膜の比誘電率を考慮して換算した膜厚）は、シリコン酸化膜換算で２ｎｍである。
ゲート絶縁膜にシリコン酸化膜（ＳｉＯ２膜）を用いた場合、この膜厚はトンネル電流が流れ始める領域であり、ゲート絶縁膜を介してゲート電極と基板間を流れるリーク電流が増加するため、消費電力増加は避けられない。
【０００３】
この対策として、ゲート絶縁膜にＳｉＯ２膜よりも誘電率が高い材料を用いることにより、物理的膜厚を厚くしてゲート絶縁膜を介したリーク電流を抑えつつ、電気的膜厚を薄膜化する技術が不可欠となってきており、ＳｉＯ２膜よりも誘電率の高い高誘電率絶縁膜の研究が盛んに行われている。高誘電体ゲート絶縁膜の候補としてＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３などの検討が行われていたが、Ｓｉ上の安定性で優れていることからＨｆＯ２、ＨｆＡｌＯｘ、ＨｆＳｉＯｘ膜が注目されてきている。
【０００４】
図１０〜図１５は、ＨｆＯ２膜をゲート絶縁膜に用いた従来の半導体装置の製造方法を、半導体装置の断面図により順を追って説明する工程説明図である。
【０００５】
まず、図１０に示すように、半導体基板１の主面にシリコン酸化膜２を１ｎｍ程度形成する。次に、シリコン酸化膜２の上に、ＨｆＯ２膜３を２〜３ｎｍ程度形成する。
【０００６】
次に、図１１に示すように、ＨｆＯ２膜３の上に、ゲート電極となる多結晶シリコン膜４を１００〜２００ｎｍ程度形成し、さらに、多結晶シリコン膜４のエッチングのマスク材となるシリコン酸化膜５を５０ｎｍ程度形成する。
【０００７】
次に、図１２に示すように、ゲート寸法の均一性を向上させるため、反射防止膜６を形成し、さらに、リソグラフィによりレジストパターン７を形成する。
【０００８】
次に、図１２に示すレジストパターン７をマスクとして反射防止膜６およびシリコン酸化膜５をエッチングし、図１３に示すように反射防止膜６ａおよびシリコン酸化膜５ａを形成する。この後、図示しないが、レジストパターン７および反射防止膜６ａを除去する。
【０００９】
次に、図１４に示すように、酸化膜５ａをマスクとして、図１３に示す多結晶シリコン膜４、ＨｆＯ２膜３、およびシリコン酸化膜２をエッチングし、ゲート電極膜４ａ、ＨｆＯ２膜３ａ、およびシリコン酸化膜２ａを形成する。
この後、図示しないが、イオン注入および熱処理により拡散層を形成し、さらに半導体基板１および酸化膜５ａの上に層間絶縁膜を形成する。
【００１０】
ここで、ＨｆＯ２膜など、一般に高誘電率絶縁膜と呼ばれる材料を公知の技術であるフッ素（Ｆ）、臭素（Ｂｒ）等を含むガスにてエッチングすると、エッチングによる反応生成物（被エッチング膜がＨｆＯ２膜の場合、ＨｆＯ２と、塩素、酸素、フッ素などの結合物）が揮発せずにエッチングチャンバー内部に堆積する。このチャンバー内に別の半導体基板を導入し、ゲートエッチングを行うと、チャンバー内部に堆積した反応生成物の影響により、ゲート電極膜４ａのエッチング後の形状は図１５に示すようなテーパー形状となり、加工したゲート寸法のばらつきが大きくなるため、再現性良くゲート形成を行うことが困難になるという問題があった。
【００１１】
上記問題を解決する方法として、多結晶シリコン膜などのゲート電極膜、高誘電率絶縁膜それぞれのエッチング工程を異なる装置、または異なるチャンバーで処理する方法、チャンバー内の反応生成物が堆積する部位を高温化する方法、反応生成物をバイアス印加などにより除去するシステムを搭載する方法等が挙げられる。しかし、これらの製造方法では、エッチング装置の大型化や、製造コストの増加を招いてしまう（例えば、特許文献１、２参照）。
【００１２】
【特許文献１】特開平１１-２１９９３８号公報
【特許文献２】特開２００３−１７９０３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したように、従来の半導体装置の製造方法においては、高誘電率絶縁膜等をフッ素等を含むガスにてエッチングすると、エッチングによる反応生成物がエッチングチャンバー内部に堆積するため、このチャンバー内に次に別の半導体基板を導入しゲートエッチングを行うと、チャンバー内部に堆積した反応生成物の影響により、再現性良くゲート形成を行うことが困難であった。
【００１４】
本発明は、上記課題を解決するためになされたもので、高誘電率絶縁膜をゲート絶縁膜に用いる半導体装置の製造方法において、ゲート電極を再現性良く形成できるようにした製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る半導体装置の製造方法は、エッチング装置内で、複数の半導体基板のエッチング工程を有する半導体装置の製造方法であって、一枚目の半導体基板のエッチング工程が終了後、前記エッチング装置のチャンバー内部を、三塩化ホウ素ガスによりプラズマ処理を行い、その後に、二枚目の半導体基板のエッチングを行うことを特徴とするものである。
本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【００１６】
本発明によれば、高誘電率絶縁膜をゲート絶縁膜に用いる半導体装置の製造方法において、ゲート電極を再現性良く形成できる製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１７】
実施の形態１
図１〜７は、本発明の実施の形態１による半導体装置の製造方法を、ゲート絶縁型トランジスタを例としてその断面により、順を追って説明する工程説明図である。
【００１８】
まず、図１に示すように、半導体基板１の主面に、縦型拡散炉によりシリコン酸化膜２を１ｎｍ程度の膜厚で形成する。さらに、シリコン酸化膜２の上に、原子化学気相成長法により、高誘電率絶縁膜として、ＨｆＯ２膜３を２〜３ｎｍの膜厚で形成する。
【００１９】
次に、図２に示すように、ＨｆＯ２膜３の上に、多結晶シリコン膜４をＬＰＣＶＤにより１００〜２００ｎｍ程度の膜厚で形成する。さらに、多結晶シリコン膜４の上に、後の工程で行う多結晶シリコン膜４のエッチングのマスク材として、シリコン酸化膜５を常圧ＣＶＤにより５０ｎｍ程度の膜厚で形成する。
【００２０】
次に、図３に示すように、ゲート電極の寸法均一性を向上させるため、シリコン酸化膜５の上に、反射防止膜６を形成する。さらに、反射防止膜６の上に、リソグラフィによりレジストパターン７を形成する。
【００２１】
次に、図３に示す反射防止膜６およびシリコン酸化膜５を、レジストパターン７をマスクとしてエッチングし、図４に示すように、反射防止膜６ａおよびシリコン酸化膜５ａを形成する。この後、図示しないが、レジストパターン７および反射防止膜６ａを除去する。
【００２２】
次に、図４に示す多結晶シリコン膜４およびＨｆＯ２膜３を、シリコン酸化膜５ａをマスクとしてエッチングし、図５に示すように、ゲート電極膜４ａおよびＨｆＯ２膜３ａを形成する。
このとき、多結晶シリコン膜４のエッチングは、例えばＣｌ２、ＨＢｒ、Ｏ２の混合ガスを用いて行い、ＨｆＯ２膜３のエッチングは、例えばＣＦ４、もしくはＣｌ２、ＨＢｒ、Ｏ２の混合ガスを用いてエッチングを行う。
【００２３】
ＨｆＯ２膜３をエッチング後、図５に示すように、ゲート電極４ａにはサイドエッチは発生せず、半導体基板１の主面に対して垂直な、良好な形状となっている。
なお、本実施の形態では、高誘電率絶縁膜としてＨｆＯ２膜をゲート絶縁膜に高誘電率絶縁膜としてＨｆＯ２膜を用いたが、高誘電率絶縁膜として、ＨｆＡｌＯｘ、ＨｆＳｉＯｘ膜を用いてもゲート電極４ａにはサイドエッチは発生せず、半導体基板１の主面に対して垂直な、良好な形状となるので、高誘電率絶縁膜としてＨｆＡｌＯｘ、ＨｆＳｉＯｘ膜を用いても良い。
【００２４】
ここで、図８に多結晶シリコン膜４およびＨｆＯ２膜３のエッチングに用いるエッチング装置の模式図を示す。
このエッチング装置は、上部電極１０と、上部電極１０に対向し、半導体基板１を載置する下部電極１１と、上部電極１０に接続した高周波（Radio Frequency：以下、ＲＦと称する）電源１２と、下部電極１１に接続したＲＦ電源１３を有し、上部電極１０側からガス噴出板１４を介してチャンバー１５内にガスを供給する機構を備えている。
このエッチング装置においては、ＲＦ電源１２から上部電極１０にＲＦ電力を印加してプラズマを生成し、ＲＦ電源１３から下部電極１１にＲＦ電力を印加して半導体基板１に与えるイオンエネルギーを制御してエッチングを行う。
【００２５】
前述したＨｆＯ２膜３のエッチングの処理により、図８に示すチャンバー１５の内部には、反応生成物が堆積する。従来の技術のように、この状態のままチャンバー１５内に別の半導体基板を導入し、多結晶シリコン膜４のエッチングを行うと、チャンバー内部に堆積した反応生成物の影響により、図１５に示すように、ゲート電極膜４ａのエッチング後の形状はテーパー形状となり、加工したゲート寸法のばらつきが大きくなるため、再現性良くゲート形成を行うことが困難になる。
【００２６】
そこで、ゲート形成を再現性良く行うため、多結晶シリコン膜４およびＨｆＯ２膜３のエッチング終了後、半導体基板１をチャンバー１５から取り出し、三塩化ホウ素（ＢＣｌ３）ガスをチャンバー１５内に導入し、チャンバー１５内部のプラズマ処理を行い、チャンバー１５内部に堆積した反応生成物の除去を行う。
【００２７】
前述の反応生成物を効果的に除去するためには、図８に示す上部電極１０に接続したＲＦ電源１２のＲＦ電力を、下部電極１１に接続したＲＦ電源１３のＲＦ電力よりも高く設定することが望ましい。
この理由は、ＨｆＯ２膜３のエッチングを行うとき、上部電極１０にＲＦ電力を印加してプラズマ密度を制御するため、図８に示すチャンバー１５内部の上部電極１０付近（上部電極１０近傍のチャンバー１５の内壁表面や、上部リング１６の表面）の方が、下部電極１１付近（下部電極１１近傍のチャンバー１５の内壁表面や、下部リング１７の表面）と比較して反応生成物が付着しやすいので、これをより効果的に除去するためである。
【００２８】
また、下部電極１１に接続したＲＦ電源１３の単位面積あたりのＲＦ電力は、０．１３〜０．３３Ｗ／ｃｍ２の範囲で行うことが望ましい。
この理由は、ＲＦ電源０．１３Ｗ／ｃｍ２よりも小さい値で行った場合は、反応生成物の除去効果が小さくなるためであり、０．３３Ｗ／ｃｍ２よりも大きい場合は、装置へのダメージが大きくなってしまうためである。
【００２９】
また、エッチングしたＨｆＯ２膜３の膜厚の１．５倍以上、望ましくは１．５倍〜２倍に相当する膜厚をエッチングする時間で処理を行うことが好ましい。
この理由は、ＨｆＯ２膜３の膜厚の１．５倍よりも薄い膜厚をエッチングする時間で行った場合は、除去時間不足によりチャンバー１５内部に反応生成物が残留する恐れがあるためであり、２倍よりも厚い膜厚をエッチングする時間で行った場合は、処理時間増大によりスループットが低下し、また装置へのダメージが懸念されるからである。
【００３０】
上述のように、一枚目の半導体基板についてエッチング処理を行ない、これをチャンバーから取り出し、チャンバー１５内部のプラズマ処理を終了後、次に処理する二枚目の別の半導体基板をチャンバー１５内に導入し、多結晶シリコン膜４およびＨｆＯ２膜３のエッチングを行う。このようにすれば、一枚目の半導体基板の処理でチャンバー内部に堆積した反応生成物を除去した後に、次の二枚目の別の半導体基板の処理をするので、ゲート電極が従来のようなテーパー状に形成されるということがなく、ゲート電極の形状を再現性よく形成することができる。
この後、再びチャンバー１５内部のプラズマ処理を前述の方法により行うというサイクルを繰り返す。
【００３１】
なお、チャンバー１５内部のプラズマ処理を行う際に、下部電極１１がプラズマに曝されることを避けるため、シリコン酸化膜を成長した半導体基板を下部電極１１に載置してプラズマ処理を行うようにしても良い。
【００３２】
また、前述したように、図８に示すエッチング装置においては、ＲＦ電源１２から上部電極１０にＲＦ電力を印加してプラズマを生成し、ＲＦ電源１３から下部電極１１にＲＦ電力を印加して半導体基板１に与えるイオンエネルギーを制御している。
このように、プラズマ生成と、半導体基板に与えるイオンエネルギー制御を独立に行うことができるエッチング装置であれば、図８に示すエッチング装置以外でも、同様の性能を実現することが可能である。
【００３３】
このように、多結晶シリコン膜４およびＨｆＯ２膜３をエッチングした後、三塩化ホウ素（ＢＣｌ３）ガスをチャンバー１５内に導入してチャンバー１５内部のプラズマ処理を行い、チャンバー１５内部に堆積した反応生成物を除去することにより、次に処理を行う別の半導体基板の多結晶シリコン膜４のエッチングにおいて、反応生成物による影響が無くなるので、図５に示すように、半導体基板１主面に対して側面が垂直な、良好なゲート電極を再現性良く形成することができる。
【００３４】
次に、図５に示すシリコン酸化膜２を希弗酸水溶液によりエッチングし、図６に示すように、シリコン酸化膜２ａを形成する。
【００３５】
次に、図７に示すように、シリコン酸化膜５ａ、ゲート電極４ａ、ＨｆＯ２膜３ａ、およびシリコン酸化膜２ａをマスクとして、イオン注入および熱処理により拡散層８を形成する。さらに、拡散層８およびシリコン酸化膜５ａの上に、すなわち全面に層間絶縁膜９を形成する。
【００３６】
この後、図示しないが、コンタクトおよび配線を形成する。これらの工程は、この分野で既知の工程であるので、詳細な説明は省略する。
【００３７】
以上述べたように、本実施の形態では、多結晶シリコン膜４およびＨｆＯ２膜３のエッチング後、半導体基板１をエッチング装置のチャンバー１５から取り出し、三塩化ホウ素（ＢＣｌ３）ガスをチャンバー１５内に導入し、上部電極１０に接続したＲＦ電源１２のＲＦ電力を下部電極１１に接続したＲＦ電源１３のＲＦ電力よりも高く設定し、かつ、ＲＦ電源１３の単位面積あたりのＲＦ電力を０．１３〜０．３３Ｗ／ｃｍ２の範囲でチャンバー内部のプラズマ処理を行い、チャンバー１５内部に堆積した反応生成物を除去するようにした。
また、エッチングしたＨｆＯ２膜３の膜厚の１.５〜２倍に相当する膜厚をエッチングする時間でプラズマ処理を行うようにした。
その後、次の半導体基板の多結晶シリコン膜４およびＨｆＯ２膜３をエッチングし、再びチャンバー内部のプラズマ処理を行うというサイクルを繰り返すようにした。
【００３８】
以上のように本実施の形態では、一枚目の半導体基板のエッチング工程が終了後、エッチング装置のチャンバー内部を、三塩化ホウ素ガスによりプラズマ処理を行い、その後に、２枚目の半導体基板のエッチング処理によりゲート形成を行なう。
【００３９】
このようにゲートの形成を行うことにより、多結晶シリコン膜のエッチングにおいて、直前に処理した半導体基板のエッチングによる反応生成物による影響が無くなるので、半導体基板主面に対して垂直な、良好なゲート電極を既存の装置にて再現性良く形成することができる。
【００４０】
実施の形態２
本発明の実施の形態２による半導体装置の製造方法について、実施の形態１の説明で用いた図１〜図８を援用して説明する。
【００４１】
本実施の形態においては、半導体基板１の主面にシリコン酸化膜２を形成する工程から、レジストパターン７および反射防止膜６ａを除去するまでの工程（図１〜図４の工程）を、実施の形態１で示した工程と同一の方法により形成する。
【００４２】
その後、図４に示す多結晶シリコン膜４を、図９に示すようにシリコン酸化膜５ａをマスクとしてエッチングし、ゲート電極４ａを形成する。
このとき、多結晶シリコン膜４のエッチングは、例えばＣｌ２、ＨＢｒ、Ｏ２の混合ガスを用いて行う。
【００４３】
次に、図９に示すシリコン酸化膜５ａをマスクとして、ＨｆＯ２膜３をエッチングし、図５に示すように、ＨｆＯ２膜３ａを形成する。
【００４４】
ＨｆＯ２膜３をエッチング後、図５に示すように、ゲート電極４ａにはサイドエッチは発生せず、半導体基板１の主面に対して垂直な、良好な形状となっている。
なお、本実施の形態では、高誘電率絶縁膜としてＨｆＯ２膜をゲート絶縁膜に高誘電率絶縁膜としてＨｆＯ２膜を用いたが、高誘電率絶縁膜として、ＨｆＡｌＯｘ、ＨｆＳｉＯｘ膜を用いてもゲート電極４ａにはサイドエッチは発生せず、半導体基板１の主面に対して垂直な、良好な形状となるので、高誘電率絶縁膜としてＨｆＡｌＯｘ、ＨｆＳｉＯｘ膜を用いても良い。
【００４５】
本実施の形態においても、多結晶シリコン膜４、ＨｆＯ２膜３のエッチングに用いるエッチング装置は、実施の形態１の説明で用いた図８に示すエッチング装置と同一の構成のものを用いる。
【００４６】
ＨｆＯ２膜３のエッチングは、三塩化ホウ素（ＢＣｌ３）ガス、アルゴン（Ａｒ）ガスをチャンバー１５に導入し、ＲＦ電源１２に接続した上部電極１０、ＲＦ電源１３に接続した下部電極１１により放電することにより行う。
エッチング条件は、三塩化ホウ素（ＢＣｌ３）、アルゴン（Ａｒ）のトータル流量中に占める三塩化ホウ素の割合を５〜１０％、半導体基板１にかかる単位面積あたりの電力を０．１３〜０.２２Ｗ／ｃｍ２の範囲で行うことが好ましい。
【００４７】
この理由は、三塩化ホウ素の割合が５％よりも小さい場合は、エッチングレートが小さすぎるためにスループットが低下し、１０％よりも大きい場合は、ＨｆＯ２膜３の下層膜である、シリコン酸化膜２との選択比が低下してしまうためである。
また、半導体基板１にかかる単位面積あたりの電力量が０．１３Ｗ／ｃｍ２よりも小さい場合は、エッチングレートが小さくなるためスループットが低下し、０．２２Ｗ／ｃｍ２よりも大きい場合は装置へのダメージが懸念されるからである。
【００４８】
このとき、ＨｆＯ２膜３のエッチングを上記のように三塩化ホウ素（ＢＣｌ３）ガスを用いて前述の条件で行うことにより、半導体基板１に対して選択性が高いエッチングをすることが可能となる。
【００４９】
ＨｆＯ２膜３のエッチング終了後、半導体基板１をチャンバー１５から取り出した後、三塩化ホウ素（ＢＣｌ３）ガスをチャンバー１５内に導入し、チャンバー１５内部のプラズマ処理を行い、チャンバー１５内部に堆積した反応生成物の除去を行う。
【００５０】
前述の反応生成物を効果的に除去するためには、図８に示す上部電極１０に接続したＲＦ電源１２のＲＦ電力を、下部電極１１に接続したＲＦ電源１３のＲＦ電力よりも高く設定することが望ましい。
この理由は、ＨｆＯ２膜３のエッチングを行うとき、上部電極１０にＲＦ電力を印加してプラズマ密度を制御するため、図８に示すチャンバー１５内部の上部電極１０付近（上部電極１０近傍のチャンバー１５の内壁表面や、上部リング１６の表面）の方が、下部電極１１付近（下部電極１１近傍のチャンバー１５の内壁表面や、下部リング１７の表面）と比較して反応生成物が付着しやすいので、これをより効果的に除去するためである。
【００５１】
また、下部電極１１に接続したＲＦ電源１３の単位面積あたりのＲＦ電力は、０．１３〜０．３３Ｗ／ｃｍ２の範囲で行うことが望ましい。
この理由は、ＲＦ電源０．１３Ｗ／ｃｍ２よりも小さい値で行った場合は、反応生成物の除去効果が小さくなるためであり、０．３３Ｗ／ｃｍ２よりも大きい場合は、装置へのダメージが大きくなってしまうためである。
【００５２】
また、エッチングしたＨｆＯ２膜３の膜厚の１．０〜１．５倍に相当する膜厚をエッチングする時間で処理を行うことが好ましい。
この理由は、ＨｆＯ２膜３の膜厚の１．０倍よりも薄い膜厚をエッチングする時間で行った場合は、除去時間不足によりチャンバー１５内部に反応生成物が残留する恐れがあるためであり、１．５倍よりも厚い膜厚をエッチングする時間で行った場合は、処理時間増大によるスループットが低下し、また装置へのダメージが懸念されるからである。
【００５３】
実施の形態１においては、ＨｆＯ２膜３のエッチング後に行ったプラズマ処理を、エッチングしたＨｆＯ２膜３の１．５〜２．０倍に相当する膜厚をエッチングする時間で行ったが、本実施の形態においては、ＨｆＯ２膜３のエッチングを前述の条件で行うことにより、エッチングしたＨｆＯ２膜３の膜厚の１．０〜１．５倍に相当する膜厚をエッチングする時間に短縮することができ、実施の形態１の場合と比較して、スループットを向上させることができる。
【００５４】
チャンバー１５内部のプラズマ処理終了後、次に処理する別の半導体基板をチャンバー１５内に導入し、多結晶シリコン膜４およびＨｆＯ２膜３のエッチングを行う。その後、チャンバー１５内部のプラズマ処理を行うというサイクルを繰り返す。
【００５５】
なお、チャンバー１５内部のプラズマ処理を行う際に、下部電極１１がプラズマに曝されることを避けるため、シリコン酸化膜を成長した半導体基板を下部電極１１に載置してプラズマ処理を行うようにしても良い。
【００５６】
また、前述したように、図８に示すエッチング装置においては、ＲＦ電源１２から上部電極１０にＲＦ電力を印加してプラズマを生成し、ＲＦ電源１３から下部電極１１にＲＦ電力を印加して半導体基板１に与えるイオンエネルギーを制御している。
このように、プラズマ生成と、半導体基板に与えるイオンエネルギー制御を独立に行うことができるエッチング装置であれば、図８に示すエッチング装置以外でも、同様の性能を実現することが可能である。
【００５７】
このように、多結晶シリコン膜４およびＨｆＯ２膜３をエッチングした後、三塩化ホウ素（ＢＣｌ３）ガスをチャンバー１５内に導入してチャンバー１５内部のプラズマ処理を行い、チャンバー１５内部に堆積した反応生成物を除去することにより、次に処理を行う別の半導体基板の多結晶シリコン膜４のエッチングにおいて、反応生成物による影響が無くなるので、図５に示すように、半導体基板１主面に対して垂直な、良好なゲート電極を再現性良く形成することができる。
【００５８】
次に、図５に示すシリコン酸化膜２を希弗酸水溶液によりエッチングし、図６に示すように、シリコン酸化膜２ａを形成する。
【００５９】
次に、図７に示すように、シリコン酸化膜５ａ、ゲート電極４ａ、ＨｆＯ２膜３ａ、およびシリコン酸化膜２ａをマスクとして、イオン注入および熱処理により拡散層８を形成する。さらに、拡散層８およびシリコン酸化膜５ａの上に、すなわち全面に層間絶縁膜９を形成する。
【００６０】
この後、図示しないが、コンタクトおよび配線を形成する。これらの工程は、この分野で既知の工程であるので、詳細な説明は省略する。
【００６１】
以上述べたように、本実施の形態では、ＨｆＯ２膜のエッチングにおいて、三塩化ホウ素（ＢＣｌ３）ガスとアルゴン（Ａｒ）ガスを用いて、三塩化ホウ素とアルゴンのトータル流量中に占める三塩化ホウ素の割合を５〜１０％、基板にかかる単位面積あたりの電力を０．１３〜０.２２Ｗ／ｃｍ２で行うようにした。
【００６２】
ＨｆＯ２膜のエッチングを上記の条件で行うことにより、半導体基板１に対して選択性が高いエッチングをすることが可能となる。
【００６３】
さらに、ＨｆＯ２膜をエッチング後、半導体基板１をエッチング装置のチャンバー１５から取り出し、三塩化ホウ素（ＢＣｌ３）ガスをチャンバー１５内に導入し、上部電極１０に接続したＲＦ電源１２のＲＦ電力を下部電極１１に接続したＲＦ電源１３のＲＦ電力よりも高く設定し、かつ、ＲＦ電源１３の単位面積あたりのＲＦ電力を０．１３〜０．３３Ｗ／ｃｍ２の範囲でチャンバー内部のプラズマ処理を行い、チャンバー内部に堆積した反応生成物の除去を行うようにした。
また、エッチングしたＨｆＯ２膜３の膜厚の１.０〜１．５倍に相当する膜厚をエッチングする時間でプラズマ処理を行うようにした。
その後、次の半導体基板の多結晶シリコン膜４およびＨｆＯ２膜３をエッチングし、再びチャンバー内部のプラズマ処理を行うというサイクルを繰り返すようにした。
【００６４】
このようにゲートの形成を行うことにより、多結晶シリコン膜のエッチングにおいて、直前に処理した半導体基板のエッチングによる反応生成物による影響が無くなるので、半導体基板主面に対して垂直な、良好なゲート電極を製造コストを増加させることなく再現性良く形成することができる。
また、実施の形態１と比較して、多結晶シリコン膜およびＨｆＯ２膜のエッチング後に行うチャンバー内部のプラズマ処理の時間を短縮することができる。
【００６５】
以上の実施の形態１および２について説明したように、本発明では、一枚目の半導体基板のエッチング工程が終了後、エッチング装置のチャンバー内部を、三塩化ホウ素ガスによりプラズマ処理を行い、その後に、二枚目の半導体基板のエッチングを行う。ここで一枚目及び二枚目の半導体基板というのは、一番目、二番目と言いかえてもよい。また、先行する段階の半導体基板、及び次に後続する段階の半導体基板と言いかえてもよい。
【００６６】
また、前記の半導体基板のエッチング工程は、半導体基板の上に形成された高誘電率絶縁膜のエッチングであって、このエッチングの後に、チャンバー内部を三塩化ホウ素ガスによりプラズマ処理を行う。さらには、前記の半導体基板のエッチング工程は、半導体基板の上に高誘電率絶縁膜を介して形成された金属膜又は半導体膜のエッチングであってもよい。このエッチングによりチャンバー内部に堆積した反応生成物を、次の半導体基板をチャンバーに導入する前に、三塩化ホウ素ガスによりプラズマ処理を行って除去するようにしてもよい。
【００６７】
また、この製造方法は、例えばゲート絶縁型トランジスタの製造方法に適用されるものであって、前記の金属膜或いは半導体膜はゲート電極となり、前記の高誘電率絶縁膜はゲート絶縁膜となるものである。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図２】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図３】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図４】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図５】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図６】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図７】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図８】本発明の実施の形態１、２の半導体装置の製造装置を示す断面図。
【図９】本発明の実施の形態２の半導体装置の製造方法を示す断面図。
【図１０】従来の半導体装置の製造方法を示す断面図。
【図１１】従来の半導体装置の製造方法を示す断面図。
【図１２】従来の半導体装置の製造方法を示す断面図。
【図１３】従来の半導体装置の製造方法を示す断面図。
【図１４】従来の半導体装置の製造方法を示す断面図。
【図１５】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
【００６９】
１  半導体基板、２  シリコン酸化膜、３  ＨｆＯ２膜、４  多結晶シリコン膜、５  シリコン酸化膜、１０  上部電極、１１  下部電極、１２  ＲＦ電源、１３  ＲＦ電源、１４  ガス噴出板、１５  チャンバー、１６  上部リング、１７  下部リング。
【図１】
2005086080.tif 000003
【図２】
2005086080.tif 000004
【図３】
2005086080.tif 000005
【図４】
2005086080.tif 000006
【図５】
2005086080.tif 000007
【図６】
2005086080.tif 000008
【図７】
2005086080.tif 000009
【図８】
2005086080.tif 000010
【図９】
2005086080.tif 000011
【図１０】
2005086080.tif 000012
【図１１】
2005086080.tif 000013
【図１２】
2005086080.tif 000014
【図１３】
2005086080.tif 000015
【図１４】
2005086080.tif 000016
【図１５】
2005086080.tif 000017