(57)【要約】【課題】  配線の信頼性を高め、かつ、低誘電率絶縁膜による配線間の寄生容量を低減化し、高速性を確保した半導体装置の製造方法を提供する。【解決手段】  ステンシルマスクを用いてエネルギービームを、有機基を有する低誘電率の絶縁膜へ照射することにより、照射された領域を選択的に低密度シリコン酸化膜に改質する。改質された低密度シリコン酸化膜は弗酸等により選択的に除去されるため、この方法を用いることにより、配線の信頼性を高め、かつ、低誘電率絶縁膜による配線間の寄生容量の低減化ができ、高速性を確保した半導体装置の製造方法が提供可能になる。【選択図】  図２
2005243695.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に有機基を有する絶縁膜を形成する工程と、
前記有機基を有する絶縁膜の一部へ選択的にエネルギービームを照射し、前記エネルギービームが照射された前記有機基を有する絶縁膜を改質する工程と、
前記改質された絶縁膜を選択的に除去する工程とを
有することを特徴とする半導体装置の製造方法。
【請求項２】
前記有機基を有する絶縁膜を形成する工程の前に、前記半導体基板上に電極パッド部を形成する工程を有し、
前記選択的にエネルギービームを照射する際に、エネルギービームが照射される前記有機基を有する絶縁膜の領域が、前記電極パッド部上の前記有機基を有する絶縁膜であることを特徴とする半導体装置の製造方法。
【請求項３】
前記選択的にエネルギービームを照射する際に、エネルギービームが照射される領域が前記半導体基板の周辺領域であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記選択的にエネルギービームを照射する際に、ステンシルマスクを用い、前記ステンシルマスクの開口部を通して前記有機基を有する絶縁膜へ選択的にエネルギービームを照射することを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記選択的にエネルギービームを照射する際に、工程において、前記半導体基板の一主面の中心における前記一主面に対する垂直方向の軸を中心として前記半導体基板を回転し、かつ、スリットを用い、前記スリットの開口部を通して前記半導体基板の周辺領域の一部へ選択的にエネルギービームを照射することを特徴とする請求項１又は請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
集積回路等の半導体装置においては、絶縁ゲートトランジスタ等の素子部を形成した後に、アルミニウム等により配線やパッド電極を形成する。近年、配線構造は多層化され、配線間及び配線層間に絶縁膜を埋め込む方法が用いられている。また、素子が微細化されると共に、配線の寄生容量を抑制するため、配線間の絶縁膜の一部として、通常用いられるシリコン酸化膜より低誘電率のシリコン酸化膜が使用されるようになってきている。
【０００３】
一方、このようなシリコン酸化膜は機械的強度が比較的弱く、また、大気中の水分を取り込み易いため、半導体装置の信頼性を低くする可能性をもつ。このため、低誘電率絶縁膜を集積回路に適用する場合、多層配線構造及びその製造工程の手順等に工夫を必要とする。例えば、配線間隔の狭い箇所に比較的低い誘電率をもつ絶縁膜を形成し、配線間隔の広い箇所には通常のシリコン酸化膜を形成する（例えば、特許文献１参照）。
【０００４】
また、最上層の配線層となるパッド電極を含む配線層においても、例えば塗布法により、比較的誘電率の低いシリコン酸化膜を埋め込む方法が用いられている。
【０００５】
しかし、先に述べたように、一般的に低誘電率絶縁膜は、機械的強度が比較的弱く、また、大気中の水分を取り込み易いため、半導体装置としてシリコン窒化膜等の透水性の低いパシベーション膜で被覆した場合においても、パッド電極の開口部側壁或いはダイシングした側壁に露出した箇所から低誘電率絶縁膜が吸湿を引き起こし、配線やトランジスタの劣化を引き起こすという問題があった。
【０００６】
更に、半導体装置が形成される工程の途中において、半導体基板の周辺領域に形成された低誘電率絶縁膜において、剥離或いは機械的な損傷等に起因する微粒子等の発生をもたらすという問題もあった。
【特許文献１】特開平１０−１８９７１６号公報  （第８ページ、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記問題を解決するためになされたもので、配線構造の信頼性を高め、かつ、低誘電率絶縁膜による高速性を確保した半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明の態様は、半導体装置の製造方法として、半導体基板上に有機基を有する絶縁膜を形成する工程と、前記有機基を有する絶縁膜の一部へ選択的にエネルギービームを照射し、前記エネルギービームが照射された前記有機基を有する絶縁膜を改質する工程と、前記改質された絶縁膜を選択的に除去する工程とを有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、配線構造の信頼性を高め、かつ、低誘電率絶縁膜による高速性を確保した半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明の実施例を説明する。
【実施例１】
【００１１】
図１（ａ）乃至（ｃ）は本発明による半導体装置の製造方法の第１の実施例における半導体装置の素子部を工程順に示す断面図である。この第１の実施例は、素子部としてＣＭＯＳ構造の絶縁ゲート型電界効果トランジスタを有し、更にその素子部の上層に多層配線層を有する半導体装置に本発明を適用した例である。
【００１２】
先ず、図１（ａ）に示すように、半導体基板としてＰ型のシリコン基板１０を用意し、その表面領域に、ＳＴＩ法（浅いトレンチ分離法）若しくはＬＯＣＯＳ法（選択酸化法）により、酸化膜を選択的に形成して、素子分離領域１３を形成する。次に、シリコン基板１０の素子分離領域１３によって選択的に分離された領域のうち、ＰチャネルＭＩＳＦＥＴ形成領域にはイオン注入法を用いてＮ型不純物として燐を導入し、Ｎ型ウェル領域１１を形成する。一方、ＮチャネルＭＩＳＦＥＴ形成領域にはイオン注入法を用いてＰ型不純物としてボロンを導入し、Ｐ型ウェル領域１２を形成する。この時のドーズ量はそれぞれ１Ｅ１２ｃｍ−２〜１Ｅ１３ｃｍ−２程度である。その後、例えば、９００℃、１０秒の急速加熱を施し、導入した不純物を活性化する。
【００１３】
引き続き、図１（ｂ）に示すように、シリコン基板１０の表面を、酸素雰囲気中、９００℃で熱酸化することにより、膜厚６ｎｍ程度の熱酸化膜を形成する。続いて、多結晶シリコン膜をＣＶＤ法で例えば１００ｎｍ程度形成する。続いて、リソグラフィ法、ドライエッチング法等を用いてこれらの膜のパターニングを行い、多結晶シリコン膜からなるゲート電極膜１５及び熱酸化膜からなるゲート絶縁膜１４を形成する。
【００１４】
更にパターニングされたゲート電極膜１５をマスクとしてイオン注入法によりエクステンション領域１６ａ、１６ｂを形成する。即ち、Ｎ型ウェル領域１１にはＰ型不純物であるボロンを、Ｐ型ウェル領域１２にはＮ型不純物である砒素を、イオン注入法を用いて選択的に導入する。この時のドーズ量はそれぞれ１Ｅ１３ｃｍ−２〜１Ｅ１５ｃｍ−２程度である。その後、例えば、９００℃、１０秒の急速加熱を施し、導入したＰ型不純物及びＮ型不純物を活性化する。
【００１５】
なお、熱酸化膜をパターニングせずに、イオン注入法によりエクステンション領域１６ａ、１６ｂを形成し、その後、熱酸化膜をパターニングしてゲート絶縁膜１４を形成する方法を用いても良い。また、熱酸化膜をパターニングせずにゲート絶縁膜１４として用いても良い。
【００１６】
次に、ＣＶＤ法によってシリコン窒化膜を２０〜４０ｎｍ、シリコン基板１０の全面に形成した後、ＲＩＥ法によって異方性エッチングを行い、シリコン窒化膜をゲート電極膜１５に接して、その周囲に選択的に残存させ、図１（ｃ）に示すように、側壁絶縁膜１７とする。
【００１７】
続いて、パターニングされたゲート電極膜１５及びその周囲の側壁絶縁膜１７をマスクとしてイオン注入法によりソース及びドレイン領域１８ａ、１８ｂを形成する。即ち、Ｎ型ウェル領域１１にはＰ型不純物であるボロンを、Ｐ型ウェル領域１２にはＮ型不純物である砒素を、イオン注入法を用いて選択的に導入する。この時のドーズ量はそれぞれ１Ｅ１５ｃｍ−２〜１Ｅ１６ｃｍ−２程度である。その後、例えば、９００℃、１０秒の急速加熱を施し、導入した不純物を活性化する。
【００１８】
以上に例として示した工程等を用いることにより、ＣＭＯＳ構造の絶縁ゲート型電界効果トランジスタを有する素子部が形成される。
【００１９】
その後、図示しないシリコン酸化膜等の絶縁膜をシリコン基板１０の全面に堆積した後、熱処理、ＣＭＰ法等により表面の平坦化処理を行う。この絶縁膜にコンタクト孔を開口し、ＮチャネルＭＩＳＦＥＴのゲート電極、ソース及びドレイン領域、ＰチャネルＭＩＳＦＥＴのゲート電極、ソース及びドレイン領域の接続部も含めて、金属配線である例えばバリヤ金属配線及びＡｌ配線を形成する。さらに、必要に応じて層間絶縁膜の堆積と、金属配線の形成を繰り返して多層配線を形成する。
【００２０】
次に、パッド部の製造工程について、図２を用いて説明する。
【００２１】
図２（ａ）に示すように、上述の素子部及び多層配線部が形成されたシリコン基板２０（素子部及び多層配線部は図示せず）の上に層間絶縁膜２１をプラズマＣＶＤ法により３００〜５００ｎｍ程度形成する。次に、最上層の配線となるＡｌをスパッタ法により１００〜３００ｎｍ程度形成する。その後、リソグラフィ法及びドライエッチング法等を用い、パッド部２２を含む配線層を形成する。
【００２２】
更に、キャップ絶縁膜２３として、プラズマＣＶＤ法により５０〜１００ｎｍ程度のシリコン酸化膜を形成する。続いて、キャップ絶縁膜２３の上に有機基を有する絶縁膜として、ポリメチルシロキサンを主成分とするシリコン酸化膜を回転塗布法により形成する。この回転塗布法においては、ポリメチルシロキサン分子を溶媒に溶解させた溶液をシリコン基板２０の上に滴下し、そのシリコン基板２０を回転させることにより、遠心力を発生させ、その溶液をシリコン基板２０の上に均一に塗布する。
【００２３】
次に、例えば窒素雰囲気中においてシリコン基板２０を４００℃程度で熱処理する。この比較的低温の熱処理によってポリメチルシロキサンを主成分とするシリコン酸化膜は架橋反応を生じ、化学的に安定した低誘電率シリコン酸化膜２４となる。比誘電率としては、例えば３．３〜２．５程度である。
【００２４】
更に、図２（ｂ）に示すように、ステンシルマスク２５を用い、パッド部２２の上の周辺領域を残し、その内側の領域にエネルギービームとして電子ビーム２６を選択的に照射する。電子ビーム２６の照射は、例えば加速電圧２０ｋＶ，ドーズ量０．３Ｃ／ｃｍ２の条件において室温で行う。ステンシルマスク２５及び電子ビーム照射装置については後述する。電子ビーム２６が照射された領域の低誘電率シリコン酸化膜２４は、照射による反応でメチル基が除去され、低密度シリコン酸化膜２４ａに改質される。
【００２５】
改質された低密度シリコン酸化膜２４ａは、例えば弗酸溶液等によって容易にエッチングされる。従って、シリコン基板２０を例えば弗酸溶液に浸す、或いはスプレー噴射方式によって弗酸溶液をシリコン基板２０に吹き付ける、等の方法を用いて、図２（ｃ）に示されるように低密度シリコン酸化膜２４ａを選択的に除去する。
【００２６】
続いて図３（ｄ）に示すように、シリコン基板２０の全面を表面保護のためのパシベーション膜２７で覆い、更に図３（ｅ）に示すように、パッド部を開口して本実施例の製造方法による半導体装置を完成させる。
【００２７】
ここで前述したステンシルマスク及び電子ビーム照射について詳しく説明する。半導体装置の製造工程において、所定のパターンを有するステンシルマスクを用い、そのパターン開口部を通して、半導体基板に粒子ビームを照射する方法がある。ステンシルマスクは、半導体基板上に一定の距離を置いて設置される。粒子ビームとしては、電子やイオンなどの荷電粒子ビーム、原子や分子，中性子などの中性粒子ビーム、光やＸ線などの電磁波ビームがある。
【００２８】
図４にステンシルマスク３０の主要部の断面図を示す。半導体基板（図示せず）の所定の電子ビーム照射領域の上にステンシルマスク３０のパターン開口部３７が配置される。すなわち、パターン開口部３７を通して電子ビーム３６が半導体基板へ照射され、半導体基板の非照射領域では、ステンシルマスク３０の非開口領域によって、電子ビーム３６が遮蔽される。
【００２９】
ステンシルマスク３０は、例えばシリコン薄膜３１から作られた薄膜部３２と、シリコン酸化膜３３及びシリコン支持基板３４から作られた支持部３５によって形成されている。ステンシルマスク３０に照射される粒子ビームの照射領域はステンシルマスク３０のパターン開口部３７を覆うように調整される。
【００３０】
図５に電子ビームを半導体基板に照射する電子ビーム照射装置４０の一例を概略図として示す。図５に示すように、電子ビーム源４１から電子ビームを照射する。次にスキャナ４２を用いて、電子ビーム照射領域の調整を行う。更にコリメータ４３を用いて電子ビームの方向を揃える。最終的にステンシルマスク４４に電子ビームを照射する。所定のパターンを有したステンシルマスクは、例えばシリコン基板４５の上に一定の距離を置いて設置されている。ステンシルマスクのパターン開口部を通して電子ビームがシリコン基板４５に照射される。
【００３１】
なお、エネルギービームとして、例えば紫外線を照射しても良い。例えば紫外線照射は波長１７２ｎｍ、照射量５Ｊ／ｃｍ２の条件を用い、室温中において行う。紫外線照射装置は電子ビーム照射装置と比較し、構成等を簡易にすることが可能であり、半導体装置における製造コストを比較的安価にできる可能性がある。
【００３２】
本実施例によれば、ステンシルマスクを用い、エネルギービームを有機基を有する低誘電率のシリコン酸化膜へ照射することにより、照射された領域を選択的に低密度シリコン酸化膜に改質することが可能である。改質された低密度シリコン酸化膜は弗酸等により選択的に除去されるため、この方法を用いることにより、低誘電率シリコン酸化膜を露出することなくパッド開口部を形成できる。従って、配線の信頼性を高め、かつ、低誘電率シリコン酸化膜による寄生容量の低減化により、高速性を確保した半導体装置の製造方法を提供できる。
【００３３】
また、リソグラフィ工程及びエッチング工程による開口部のパターン形成を省くことができるため、製造コストの低減或いは製造歩留りの向上を図ることが可能になる。
【実施例２】
【００３４】
図６（ａ）乃至（ｃ）は本発明による半導体装置の製造方法の第２の実施例における半導体装置の素子部を工程順に示す断面図である。この第２の実施例は、本発明を半導体装置の製造工程における層間絶縁膜形成工程に適用した例である。
【００３５】
先ず、図６（ａ）に示すように、半導体基板としてＰ型のシリコン基板５０を用意し、その表面領域に、ＳＴＩ法（浅いトレンチ分離法）若しくはＬＯＣＯＳ法（選択酸化法）により、酸化膜を選択的に形成して、素子分離領域５３を形成する。次に、シリコン基板５０の素子分離領域５３によって選択的に分離された領域のうち、ＰチャネルＭＩＳＦＥＴ形成領域にはイオン注入法を用い、Ｎ型不純物として燐を導入し、Ｎ型ウェル領域５１を形成する。一方、ＮチャネルＭＩＳＦＥＴ形成領域にはイオン注入法を用い、Ｐ型不純物としてボロンを導入し、Ｐ型ウェル領域５２を形成する。この時のドーズ量はそれぞれ１Ｅ１２ｃｍ−２〜１Ｅ１３ｃｍ−２程度である。その後、例えば、９００℃、１０秒の急速加熱を施し、導入したＮ型不純物及びＰ型不純物を活性化する。
【００３６】
引き続き、図６（ｂ）に示すように、シリコン基板５０の表面を、酸素雰囲気中、９００℃で熱酸化することにより、膜厚６ｎｍ程度の熱酸化膜を形成する。続いて、多結晶シリコン膜をＣＶＤ法で例えば１００ｎｍ程度形成する。続いて、リソグラフィ法、ドライエッチング法等を用いてこれらの膜のパターニングを行い、多結晶シリコン膜からなるゲート電極膜５５及び熱酸化膜からなるゲート絶縁膜５４を形成する。
【００３７】
更にパターニングされたゲート電極膜５５をマスクとしてイオン注入法によりエクステンション領域５６ａ、５６ｂを形成する。即ち、Ｎ型ウェル領域５１にはＰ型不純物であるボロンを、Ｐ型ウェル領域５２にはＮ型不純物である砒素を、イオン注入法を用いて選択的に導入する。この時のドーズ量はそれぞれ１Ｅ１３ｃｍ−２〜１Ｅ１５ｃｍ−２程度である。その後、例えば、９００℃、１０秒の急速加熱を施し、導入したＰ型不純物及びＮ型不純物を活性化する。
【００３８】
なお、熱酸化膜をパターニングせずに、イオン注入法によりエクステンション領域５６ａ、５６ｂを形成し、その後、熱酸化膜をパターニングしてゲート絶縁膜５４を形成する方法を用いても良い。また、熱酸化膜をパターニングせずにゲート絶縁膜５４として用いても良い。
【００３９】
次に、ＣＶＤ法によってシリコン窒化膜を２０〜４０ｎｍ、シリコン基板５０の全面に形成した後、ＲＩＥ法によって異方性エッチングを行い、シリコン窒化膜をゲート電極膜５５に接して、その周囲に選択的に残存し、図６（ｃ）に示すように、側壁絶縁膜５７とする。
【００４０】
続いて、パターニングされたゲート電極膜５５及びその周囲の側壁絶縁膜５７をマスクとしてイオン注入法によりソース及びドレイン領域５８ａ、５８ｂを形成する。即ち、Ｎ型ウェル領域５１にはＰ型不純物であるボロンを、Ｐ型ウェル領域５２にはＮ型不純物である砒素を、イオン注入法を用いて選択的に導入する。この時のドーズ量はそれぞれ１Ｅ１５ｃｍ−２〜１Ｅ１６ｃｍ−２程度である。その後、例えば、９００℃、１０秒の急速加熱を施し、導入したＰ型不純物及びＮ型不純物を活性化する。
【００４１】
以上に例として示した工程等を用いることにより、ＣＭＯＳ構造の絶縁ゲート型電界効果トランジスタを有する素子部が形成される。
【００４２】
次に、層間絶縁膜として、ＣＶＤ法により有機基を有する絶縁膜として、例えばＳｉＯＣ膜５９を形成した後、図７（ａ）に示すようにＣＭＰ法或いはエッチバック法等を用いシリコン基板５０の表面を平坦化する。ＳｉＯＣ膜５９の誘電率は３．３〜２．５程度であり、比較的比誘電率の低い膜として、配線間の寄生容量を低くするために用いる。次に、図７（ｂ）に示すように更に表面の平坦化を進め、例えばゲート電極膜５５の表面を露出させる。
【００４３】
上述の工程が終了したシリコン基板について、更に図８（ａ）に示すように、素子部が形成されたシリコン基板６０の周辺領域のＳｉＯＣ膜（図示せず）を除去する。即ち、シリコン基板６０にスリット６４を通してエネルギービームである電子ビーム６３を照射する。この時、電子ビーム照射装置（図示せず）にシリコン基板６０を設置し、そのシリコン基板６０を基板平面に垂直な軸を中心軸として回転させる。この方法を用いることにより、シリコン基板６０の周辺領域だけに照射部６２を形成する。
【００４４】
電子ビーム６３の照射は、例えば加速電圧２０ｋＶ，ドーズ量０．２Ｃ／ｃｍ２の条件において室温で行う。シリコン基板６０の照射部６２においては、ＳｉＯＣ膜中に存在するカーボンが除去され、低密度シリコン酸化膜に改質される。一方、非照射部６１はＳｉＯＣ膜の状態を保つ。
【００４５】
改質された照射部６２における低密度シリコン酸化膜は、例えば弗酸溶液等によって容易にエッチングされる。従って、シリコン基板６０を例えば弗酸溶液に浸す、或いはスプレー噴射方式によってシリコン基板６０に弗酸溶液を吹き付ける等の方法を用いて、図８（ｂ）に示されるように照射部６２における低密度シリコン酸化膜を選択的に除去することができる。
【００４６】
更に、図示しないシリコン酸化膜等の絶縁膜をシリコン基板６０の全面に堆積した後、熱処理、ＣＭＰ法等により表面の平坦化処理を行う。この層間絶縁膜にコンタクト孔を開口し、ＮチャネルＭＩＳＦＥＴのゲート電極、ソース及びドレイン領域、ＰチャネルＭＩＳＦＥＴのゲート電極、ソース及びドレイン領域の接続部も含めて、金属配線である例えばバリヤ金属配線及びＡｌ配線を形成する。更に、必要に応じて層間絶縁膜の堆積と、金属配線の形成を繰り返して多層配線を形成する。続いてシリコン基板６０の全面を表面保護のためのパシベーション膜で覆い、更にパッド部を開口して本実施例の製造方法による半導体装置を完成させる。
【００４７】
本実施例によれば、スリットを用いてエネルギービームを、有機基を有する低誘電率のＳｉＯＣ膜へ照射することにより、照射された領域を選択的に低密度シリコン酸化膜に改質することが可能である。改質された低密度シリコン酸化膜は弗酸等により選択的に除去されるため、この方法を用いることにより、低誘電率絶縁膜が形成された半導体基板の周辺部を除去できる。従って、周辺部からの剥離或いは微粒子発生等を抑制し、かつ、低誘電率絶縁膜による高速性を確保した半導体装置の製造方法を提供可能である。
【００４８】
また、リソグラフィ工程及びエッチング工程による半導体基板の周辺部除去工程を省くことができるため、製造コストの低減或いは製造歩留りの向上を図ることが可能になる。
【００４９】
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することができる。
【００５０】
例えば、エネルギービームとしては電子ビーム及び紫外線に限らず、レーザービーム、イオンビーム、中性子ビーム等であっても良い。また、エネルギービーム装置、ステンシルマスク等も他の構成或いは材料が用いられても良い。
【００５１】
また、有機基を有するシリコン酸化膜として有機ポリシラザン、メチルシルセスキオキサン等種々の低誘電率絶縁膜を用いることができる。
【００５２】
更に、エネルギービームの照射領域としては、パッド部上及びシリコン基板の周辺部に限らず、シリコン基板のダイシングライン上とすることもできる。
【００５３】
また、上記実施例から本発明の主旨に沿って、以下の付記に記載されるような構成の発明も導出される。
【００５４】
付記１として、有機基を有する絶縁膜がシリコン酸化膜であることを特徴とする半導体装置の製造方法。
【００５５】
付記２として、有機基を有する絶縁膜の比誘電率が３．３以下であることを特徴とする半導体装置の製造方法。
【００５６】
付記３として、エネルギービームとして電子ビームを用いることを特徴とする半導体装置の製造方法。
【００５７】
付記４として、エネルギービームとして紫外線を用いることを特徴とする半導体装置の製造方法。
【００５８】
付記５として、改質され、選択的に除去される絶縁膜がパッド上或いはダイシングライン上に形成されていることを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００５９】
【図１】本発明による半導体装置の製造方法の第１の実施例における半導体装置の素子部の断面模式図。
【図２】本発明による半導体装置の製造方法の第１の実施例における半導体装置のパッド部の断面模式図。
【図３】本発明による半導体装置の製造方法の第１の実施例における半導体装置のパッド部の断面模式図。
【図４】本発明による半導体装置の製造方法の第１の実施例に用いられるステンシルマスクの断面模式図。
【図５】本発明による半導体装置の製造方法の第１の実施例に用いられる電子ビーム照射装置の断面模式図。
【図６】本発明による半導体装置の製造方法の第２の実施例における半導体装置の素子部の断面模式図。
【図７】本発明による半導体装置の製造方法の第２の実施例における半導体装置の素子部の断面模式図。
【図８】本発明による半導体装置の製造方法の第２の実施例における半導体基板の平面模式図。
【符号の説明】
【００６０】
１０、２０、４５、５０  シリコン基板
１１、５１  Ｎ型ウェル領域
１２、５２  Ｐ型ウェル領域
１３、５３  素子分離領域
１４、５４  ゲート絶縁膜
１５、５５  ゲート電極膜
１６ａ、１６ｂ、５６ａ、５６ｂ  エクステンション領域
１７、５７  側壁絶縁膜
１８ａ、１８ｂ、５８ａ、５８ｂ  ソース及びドレイン領域
２１  層間絶縁膜
２２  パッド電極
２３  キャップ絶縁膜
２４  低誘電率シリコン酸化膜
２４ａ  低密度シリコン酸化膜
２５、３０、４４  ステンシルマスク
２６、３６、６３  電子ビーム
２７  パシベーション膜
３１  シリコン薄膜
３２  薄膜部
３３  シリコン酸化膜
３４  シリコン支持基板
３５  支持部
３７  パターン開口部
４０  電子ビーム照射装置
４１  電子ビーム源
４２  スキャナ
４３  コリメータ
５９  ＳｉＯＣ膜
６０  素子部が形成されたシリコン基板
６１  非照射部
６２  照射部
６４  スリット
【図１】
2005243695.tif 000003
【図２】
2005243695.tif 000004
【図３】
2005243695.tif 000005
【図４】
2005243695.tif 000006
【図５】
2005243695.tif 000007
【図６】
2005243695.tif 000008
【図７】
2005243695.tif 000009
【図８】
2005243695.tif 000010