(57)【要約】【課題】ビット幅の大きい、膨大なパラメータデータを単純に選択加工した場合、大量のパラメータをアクセスし、さらにビット量の大きい設定データとカウントデータとを比較すると、データ確定までの遷移時間が長くなるため、比較動作周波数の低下を招く。【解決手段】時系列に変化する駆動パルスを生成するタイミングジェネレータ１６において、カウンタ２８のカウント値が順次インクリメント変化する性質を利用し、当該カウンタ２８のカウント値とパラメータ値との比較を同じコンパレータ２４で下位データおよび上位データに分けて２段階で行うようにすることで、コンパレータ２４で比較するビット数を半分して回路ゲート数の抑制および比較動作周波数の向上を図る。【選択図】図１
2005064768.tif 000002
【特許請求の範囲】
【請求項１】
時系列に変化する駆動信号を生成するタイミング信号生成回路を具備する固体撮像素子であって、
前記タイミング信号生成回路は、
前記固体撮像素子の駆動モードの切替え時に、種々の駆動モードに対応したパラメータデータの集合からなるパラメータ群の中から、設定する駆動モードに対応したパラメータデータを選択する第１選択手段と、
一定周期のクロック信号に同期してカウント動作を行う計数手段と、
前記第１選択手段によって選択されたパラメータデータと前記計数手段のカウントデータとの比較を複数段階に分けて時分割にて行う比較手段と、
前記比較手段の各段階毎の比較結果に基づいて前記駆動信号を生成する生成手段とを備えた
ことを特徴とする固体撮像素子。
【請求項２】
前記比較手段は、
前記第１選択手段によって選択されたパラメータデータを複数のデータに分けて順に選択する第２選択手段と、
前記計数手段のカウントデータを複数のデータに分けて順に選択する第３選択手段とを有し、
前記第２、第３選択手段で選択されたデータを順に比較する
ことを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記第２選択手段は、前記第１選択手段によって選択されたパラメータデータを下位側から順に選択し、
前記第３選択手段は、前記計数手段のカウントデータを下位側から順に選択する
ことを特徴とする請求項２記載の固体撮像素子。
【請求項４】
前記比較手段の各段階毎の比較結果を格納する格納手段をさらに備え、
前記生成手段は、前記格納手段の格納内容に基づいて前記駆動信号を生成する
ことを特徴とする請求項１記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関し、特に時系列に変化する駆動信号を生成するタイミング信号生成回路を具備する固体撮像素子に関する。
【背景技術】
【０００２】
近年、ＣＣＤ(Charge Coupled Device)イメージセンサ等の固体撮像素子を撮像デバイスとして用いたデジタルスチルカメラ、ビデオカメラなどのカメラモジュールにおいて、その開発期間が短くなり、かつ低価格化が進む一方で、固体撮像素子の高画素化、高性能かへの取り組みが進行している。固体撮像素子の改良が図られた場合には、駆動タイミングの互換性は確保されないのが一般的である。従来、固体撮像素子の駆動タイミングを決めるタイミングジェネレータ（タイミング信号生成回路）として次のようなものが知られている。
【０００３】
先ず、タイミングパルスをマイクロコンピュータによりプログラマブルに設定できるように、立ち上がりパルスをデコードするためのデコーダと、立ち下がりパルスをデコードするためのデコーダとを備えたタイミングジェネレータが知られている（例えば、特許文献１参照）。
【０００４】
また、メモリ容量の削減を目的として、水平方向に繰り返すタイミングパルスと垂直方向に繰り返すタイミングパルスとを各々個別のメモリから得るようにしたタイミングジェネレータが知られている（例えば、特許文献２参照）。
【０００５】
さらに、固体撮像素子の駆動に用いられるタイミングパルスを生成するためのメモリ内蔵型タイミングジェネレータに格納すべきデータの量を低減し、かつ当該タイミングジェネレータの柔軟な機能を実現するようにしたものが知られている（例えば、特許文献３参照）。
【０００６】
【特許文献１】特開平１０−２５７３９８号公報
【特許文献２】特開平０９−２０５５９１号公報
【特許文献３】特開２００２−５１２７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
固体撮像素子の駆動に用いられるタイミングパルスは、その数が多く、かつその波形が複雑である。したがって、上記特許文献１に係る従来技術では、プログラミングするデータ量が大きく、しかもデータ設定が煩雑であるという課題があった。また、上記特許文献２，３に係る従来技術では、データを格納するメモリが不可欠であるためチップサイズの増大、コストアップにつながるという課題があった。また、マイコンからの外部設定によってタイミングデータを変更する場合において、動作遷移切り替え時、大量のデータをセレクトするためバス切り替え遷移時間が増大するという課題があった。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明による固体撮像素子は、時系列に変化する駆動信号を生成するタイミング信号生成回路を具備する固体撮像素子であって、前記タイミング信号生成回路が、前記固体撮像素子の駆動モードの切替え時に、種々の駆動モードに対応したパラメータデータの集合からなるパラメータ群の中から、設定する駆動モードに対応したパラメータデータを選択する選択手段と、一定周期のクロック信号に同期してカウント動作を行う計数手段と、前記選択手段によって選択されたパラメータデータと前記計数手段のカウントデータとの比較を複数段階に分けて時分割にて行う比較手段と、前記比較手段の各段階毎の比較結果に基づいて前記駆動信号を生成する生成手段とを備えた構成となっている。
【０００９】
上記構成のタイミング信号生成回路において、計数手段のカウント値が順次インクリメント変化する性質を利用し、当該計数手段のカウントデータと、設定する駆動モードに対応して選択したパラメータデータとの比較を同じ比較手段で複数段階に分けて行うことにより、比較手段で比較するビット数を１／段階数分に削減できる。
【発明の効果】
【００１０】
本発明によれば、計数手段のカウントデータと、設定する駆動モードに対応して選択したパラメータデータとを比較する際に、比較するビット数を１／段階数分に削減できるためその分だけ回路ゲート数を抑制でき、しかもデータ確定までの遷移時間を短縮できるため比較動作周波数を向上できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１２】
図１は、本発明が適用される固体撮像素子、例えばＣＣＤイメージセンサの全体構成の概略を示す構成図である。図１において、撮像部１１は、行列状に二次元配置され、受光した光をその光量に応じた電荷量の信号電荷に光電変換する例えばフォトダイオードからなる受光部（画素）１２と、これら受光部１２の画素配列に対して垂直画素列ごとに配され、受光部１２から読み出される信号電荷を垂直方向に転送するＣＣＤからなる垂直転送部１３とを有する構成となっている。
【００１３】
垂直転送部１３の各々によって転送される信号電荷は、撮像部１１から水平転送部１４に行単位（ライン単位）で転送される。水平転送部１４はＣＣＤからなり、撮像部１１から転送される１行分の信号電荷を水平方向に転送し、転送先側の端部に設けられた電荷検出部１５に順次供給する。電荷検出部１５は、例えばフローティングディフュージョンアンプによって構成され、水平転送部１４によって順次転送されてくる信号電荷を検出し、信号電圧に変換して出力する。
【００１４】
タイミングジェネレータ１６は、垂直同期信号ＶＤ、水平同期信号ＨＤおよびＣＣＤイメージセンサの動作の基準となる一定周期のクロック信号ＣＫに基づいて、垂直転送部１３を駆動する例えば４相の垂直転送パルスＸＶ１〜ＸＶ４、水平転送部１４を駆動する例えば２相の水平転送パルスＸＨ１，ＸＨ２、電荷検出部１５をリセットするリセットゲートパルスＸＲＧ等の各種の駆動パルス（タイミングパルス）を生成するためのタイミング信号生成回路であり、多種多様化する固体撮像素子の駆動パルスをパラメトリック、プログラマブルに制御する。このタイミングジェネレータ１６の具体的な構成および動作については後で詳細に説明する。
【００１５】
図２は、垂直同期信号ＶＤ、水平同期信号ＨＤおよび垂直転送パルスＸＶ１〜ＸＶ４のタイミング関係の一例を示すタイミングチャートである。ここでは、本ＣＣＤイメージセンサを例えばカメラの撮像デバイスとして用いた場合を例に挙げている。したがって、図２のタイミングチャートには、カメラの電子ズーム機能、オートフォーカス機能、モニタリング機能などを実現するために、１垂直走査期間内に通常転送、高速掃き出し転送、電荷読み出し転送、フレームシフト転送の各制御タイミングが混在している。
【００１６】
垂直転送パルスＸＶ１〜ＸＶ４は、時系列に波形パターンが変化しているが、ＣＣＤイメージセンサの駆動モードや駆動のタイミングにより、波形パターンの変化タイミングの様々な組み合わせを採ることができる。また、垂直転送パルスＸＶ１〜ＸＶ４の波形パターンの切替えは、タイミングジェネレータ１６において、水平同期信号ＨＤの変化をトリガにして行われる。以下、タイミングジェネレータ１６の具体的な構成および動作について説明する。
【００１７】
図３は、タイミングジェネレータ１６の具体的な構成の一例を示すブロック図である。図３において、ＣＣＤイメージセンサの種々の駆動モード（動作モード）や駆動のタイミングによって異なる例えば１６ビットのパラメータデータの集合からなるパラメータ群が用意されている。そして、本例に係るタイミングジェネレータ１６は、様々なタイミングパラメータを駆動モードに合わせてパラメータデータを選択し、その選択したパラメータ値を設定値と比較し、その比較結果に基づいてパルスを生成する処理を行うように構成されている。
【００１８】
図４は、波形パターンが切り替わるＨＤ付近のタイミング関係を拡大して示したタイミングチャートである。水平同期信号ＨＤの変化により、選択パラメータが切り替わり、モードが遷移する。ここで、ビット幅の大きい、膨大なパラメータデータを単純に選択加工した場合、大量のパラメータをアクセスし、さらにビット量の大きい設定データとカウントデータとを比較器にて比較すると、データ確定までの遷移時間が長くなるため、比較動作周波数の低下を招く。また、パラメータ毎に比較すると、比較器のゲート数が大きくなり、チップサイズの増大を招く。
【００１９】
そこで、本例に係るタイミングジェネレータ１６では、様々なタイミングパラメータの駆動モードに合わせたデータ選択、設定値との比較、パルス生成を、レジスタ群やメモリを使用することなく実現できるようにした構成を採っている。以下に、その構成について具体的に説明する。
【００２０】
ＣＣＤイメージセンサの駆動モードの切替えにおいて、パラメータ群の中から設定する駆動モードに対応したパラメータを、水平同期信号ＨＤの変化のタイミングに合わせて第１セレクタ２１で選択する。第１セレクタ２１は、水平ライン数を計数するカウンタを持ち、当該カウンタの計数値を基にパラメータの選択を行う。この第１セレクタ２１で選択された選択パラメータは、第２セレクタ２２に与えられる。
【００２１】
第２セレクタ２２は、第１セレクタ２１で選択されたパラメータを複数のデータに分けて、例えば上位データと下位データとに分けて順に選択する。ここで、下位データは毎クロック変化しているのに対し、上位データは変化周波数が低い。そのため、第２セレクタ２２での選択に当たり、カウント変化周波数が高い下位側、本例では下位データから順に選択させるように、状態遷移回路３１により制御する構成を採っている。ただし、上位データから選択することも可能である。
【００２２】
一方、カウンタ２８は、ＣＣＤイメージセンサの動作の基準となるクロック信号ＣＫをカウントする。このカウンタ２８のカウントデータも、パラメータに対応した１６ビットのデータである。カウンタ２８のカウントデータは、第３セレクタ２９に与えられる。第３セレクタ２９は、第２セレクタ２２に対応してカウンタ２８のカウントデータを複数に分けて、本例では上位データと下位データとに分けて順に選択する。このカウンタ２８についても、第２セレクタ２２と同様に、下位側から、即ち下位ビット、上位ビットの順に分けて読み出しを行うように、状態遷移回路３１により制御する構成を採っている。
【００２３】
第１セレクタ２１で選択されたパラメータ上位／下位データは、コンパレータ２４にその一方の入力として与えられる。第３セレクタ２９で選択されたカウンタ上位／下位データは、インクリメント回路３０を経由した後、コンパレータ２４にその他方の入力として与えられる。コンパレータ２４は先ず、先に与えられるパラメータ下位データとカウンタ下位データとを比較する。コンパレータ２４の比較結果は、フリップフロップ(Ｆ／Ｆ)２５に格納される。フリップフロップ２５は、コンパレータ２４の一致結果（一致信号）をトリガにして状態が遷移し、バス権を上位バスに移行する。フリップフロップ２５の出力は、次段のフリップフロップ２６、第２条件式回路２７および状態遷移回路３１にそれぞれ与えられる。
【００２４】
次ステートにて、コンパレータ２４は、パラメータ上位データとカウンタ上位データとを比較する。この比較結果は、フリップフロップ２５に格納される。その結果、先のステートにて比較実施した下位データの比較結果は、フリップフロップ２５からフリップフロップ２６にシフトされて当該フリップフロップ２６に格納される。これにより、下位データ、上位データ共に一致したときにフリップフロップ２５，２６の各出力が“Ｈ”レベル（論理１）の状態になる。第２条件式回路（生成手段）２７は、共に“Ｈ”レベルのフリップフロップ２５，２５の各出力を受けて駆動パルスを生成する。
【００２５】
このように、パラメータおよびカウントデータを上位・下位に分けて読み出し、同じコンパレータ２４で時分割にて比較処理を行うことにより、コンパレータ２４で比較するビット数が１／２になるため、コンパレータ２４のゲートサイズを抑制することができるとともに、データ確定までの遷移時間を短縮できる。また、コンパレータ２４の比較結果のみをフリップフロップ２５，２６に格納する構成を採っているため、読み出した下位データ・上位データを内部レジスタあるいはメモリに保持するのに比べて、ゲート数の増加を抑制することができる。
【００２６】
比較対象であるカウンタ２８のカウントデータについては、インクリメント回路３０にて１サイクル毎にインクリメントしている。これに対して、コンパレータ２４は１サイクルで下位データを比較し、２サイクル目で上位データを比較し、計２サイクルの処理でパラメータデータとカウントデータとの比較処理を実施している。それにより、カウンタ上位データが切り替わる不整合については、第１条件式回路２３で下位データの桁上がりを予想し、比較対象のカウンタ２８のカウント値をインクリメントして比較を行うことで不整合がないようにしている。
【００２７】
ここで、第１条件式回路２３の作用についてより具体的に説明する。カウンタ２８は１６ビットカウンタであり、００００〜ＦＦＦＦまで毎クロックカウントする。例えば、……，１１ＦＣ，１１ＦＤ，１１ＦＥ，１１ＦＦ，１２００，……という具合にカウントする。１１ＦＥとカウント比較したい場合、先ずＦＥとカウント下位データとを比較する。次サイクル（カウント値は１１ＦＦになっている）で上位ビットと１１とを比較する。上位カウント値は、変化していないため問題なく比較できるが、１１ＦＦと比較する場合、次サイクルで１２００になっているため、１１と上位データ１２とが一致しない。これを防止するために、下位ＦＦと一致した場合（第一条件式）のみ、上位データの比較時は、＋１カウントさせて比較するようにする。
【００２８】
また、駆動モードの切替えタイミングからのタイミングがクリティカルなパルス生成については、上位データが限られていることから上位データを第２条件式回路２７で先読みし、第２条件式に満たす場合は、２サイクル目での上位データの比較結果を採用せず、下位データの比較のみに基づいて波形を生成することを可能にしている。すなわち、第２条件式回路２７は、フリップフロップ２５，２６がアクティブ（出力が共に論理１）になったという条件と、特定モードでかつ任意の８ビットが一致したときに上位データの比較結果を待たずにアクティブにさせる。この条件（第２条件式）は、特定のデータのみ早読みさせたい場合に有効になる。
【００２９】
上述したように、時系列に変化する駆動パルスを生成するタイミングジェネレータ１６において、カウンタ２８のカウント値が順次インクリメント変化する性質を利用し、当該カウンタ２８のカウント値とパラメータ値との比較を同じコンパレータ２４で複数段階、本例では２段階に分けて行うことにより、比較するビット数を半分にできるためその分だけ回路ゲート数を抑制でき、しかもデータ確定までの遷移時間を短縮できるため比較動作周波数を向上できる。また、２段階に分けて一連の動作を行う際に、パラメータデータを格納せずに、比較結果のみを格納する構成を採っていることにより、パラメータデータを格納するためのレジスタ群やメモリを使用しなくて済むため、パラメータデータを格納する場合に比べてゲート規模が増大するのを抑制できる。
【００３０】
また、従来技術の説明で述べたように、駆動用タイミングの互換性を保つために、外部のマイクロコンピュータによってプログラマブルに設定し、任意に波形生成する手法があるが、当該手法を採用した際には、データ退避のためのレジスタやメモリ（ＲＯＭ）を使用することによるゲート数の増加、それに伴うチップサイズの増大が懸念される。これに対して、本実施形態では、パラメータ値を固定値とし、パラメータ群の中から駆動モードに対応したパラメータを選択して読み出す構成を採っていることにより、レジスタやメモリを用いなくて済むため、ゲート数の増加や回路構成の複雑化を防止できる。
【００３１】
また、駆動モードの切り替わり時の動作周波数については、選択したパラメータデータを数回に分けて読み出して比較させる構成を採っていることにより、内部回路の共有化、バス幅の削減、単純処理機能の最適化を図ることができるため、コンパクトで、動作周波数の高い演算回路を実現できる。また、スピードネックになるパラメータについては、データを先読みさせることにより、従来技術において問題のあったプログラマブル・パラメータ化によるゲート規模の増大化や、切り替わり時のスピードネックといった問題を解決できる。
【００３２】
なお、上記実施形態では、ＣＣＤイメージセンサに適用した場合を例に挙げて説明したが、この適用例に限られるものではなく、本発明は、ＣＣＤイメージセンサ以外の電荷転送型固体撮像素子、さらにはＣＭＯＳイメージセンサに代表されるＸ−Ｙアドレス型固体撮像素子など、時系列に変化する駆動パルスを生成するタイミング信号生成回路を備えた固体撮像素子全般に適用可能である。
【産業上の利用可能性】
【００３３】
以上説明した本実施形態に係る固体撮像装置は、デジタルスチルカメラ、ビデオカメラなどのカメラモジュールや、携帯電話に代表される撮像機能を搭載した携帯端末装置において、その撮像デバイスとして用いて好適なものである。
【図面の簡単な説明】
【００３４】
【図１】本発明が適用されるＣＣＤイメージセンサの全体構成の概略を示す構成図である。
【図２】垂直同期信号ＶＤ、水平同期信号ＨＤおよび垂直転送パルスＸＶ１〜ＸＶ４のタイミング関係の一例を示すタイミングチャートである。
【図３】タイミングジェネレータの具体的な構成の一例を示すブロック図である。
【図４】波形パターンが切り替わるＨＤ付近のタイミング関係を拡大して示すタイミングチャートである。
【符号の説明】
【００３５】
１１…撮像部、１２…受光部、１３…垂直転送部、１４…水平転送部、１５…電荷転送部、１６…タイミングジェネレータ、２１…第１セレクタ、２２…第２セレクタ、２３…第１条件式回路、２４…コンパレータ、２５，２６…フリップフロップ（Ｆ／Ｆ）、２７…第２条件式回路、２８…カウンタ、２９…第３セレクタ、３０…インクリメント回路、３１…状態遷移回路
【図１】
2005064768.tif 000003
【図２】
2005064768.tif 000004
【図３】
2005064768.tif 000005
【図４】
2005064768.tif 000006