(57)【要約】      （修正有）【課題】  ＬＥＤアレイと駆動回路とを小さい幅面積の基板上に搭載して、プリントヘッドを画像形成装置の感光体ドラム周長周りの小さなスペースに配置する。【解決手段】  感光体を露光するＬＥＤ回路基板と、基板から照射される光を感光体上に結像させるレンズアレイとを備え、この基板上に複数のＬＥＤと、この複数のＬＥＤに対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、ＬＥＤを各々点灯可能状態とする複数のサイリスタとを含むＬＥＤアレイチップと、さらにＬＥＤアレイチップの配列方向の延長線上に配置され、サイリスタを順次オンさせるための駆動信号とＬＥＤを発光させるための点灯信号とを発生してＬＥＤアレイチップへ出力するドライバチップとを有する。【選択図】  図２
2005041091.tif 000002
【特許請求の範囲】
【請求項１】
感光体を露光する露光手段と、
前記露光手段から照射される光を前記感光体上に結像させる光学手段とを備え、
前記露光手段は、
基板と、
複数の発光素子と、当該複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とする複数のスイッチ素子とを含む複数の発光素子アレイと、
前記複数の発光素子アレイの配列方向の延長線上に配置され、前記スイッチ素子を順次オンさせるための駆動信号と当該発光素子を発光させるための点灯信号とを発生して前記発光素子アレイへ出力する駆動信号発生部とを有することを特徴とするプリントヘッド。
【請求項２】
前記駆動信号発生部は、配線が接続されない少なくとも１辺を有することを特徴とする請求項１記載のプリントヘッド。
【請求項３】
前記駆動信号発生部は、配線が接続されない前記１辺が前記基板の長尺辺に沿うように配置されたことを特徴とする請求項２記載のプリントヘッド。
【請求項４】
前記駆動信号発生部は、前記基板の長尺方向に長い長方形に形成されたことを特徴とする請求項１記載のプリントヘッド。
【請求項５】
感光体を露光する露光手段と、
前記露光手段から照射される光を前記感光体上に結像させる光学手段とを備え、
前記露光手段は、
基板と、
複数の発光素子と、当該複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、
前記発光素子アレイを駆動するための信号を入出力する配線が接続される辺と当該配線が接続されない少なくとも１辺とを有する駆動信号発生部とを有することを特徴とするプリントヘッド。
【請求項６】
前記駆動信号発生部は、前記複数の発光素子アレイの配列方向の延長線上に配置されたことを特徴とする請求項５記載のプリントヘッド。
【請求項７】
前記駆動信号発生部は、配線が接続されない前記１辺が前記基板の長尺辺に沿うように配置されたことを特徴とする請求項５記載のプリントヘッド。
【請求項８】
前記発光素子アレイは、前記スイッチ素子が前記複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とすることを特徴とする請求項５記載のプリントヘッド。
【請求項９】
前記複数の発光素子アレイに対応して抵抗をさらに備え、当該複数の発光素子アレイと前記駆動信号発生部とは、前記基板の第１の主面に配置し、当該抵抗は当該基板の第２の主面に配置したことを特徴とする請求項５記載のプリントヘッド。
【請求項１０】
前記複数の発光素子アレイは、前記基板の第１の主面の中央部に配置し、前記抵抗は当該基板の第２の主面の側部に配置したことを特徴とする請求項９記載のプリントヘッド。
【請求項１１】
基板と、
複数の発光素子と、当該複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、
前記複数の発光素子アレイの配列方向の延長線上に配置され、当該発光素子アレイを駆動するための信号を入出力する配線が接続される辺と当該配線が接続されない少なくとも１辺とを有する駆動信号発生部と
を備えたことを特徴とする発光素子回路基板。
【請求項１２】
前記発光素子アレイは、前記スイッチ素子が前記複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を当該出力端から出力させるための制御信号を入力する制御端を有し、当該制御端に制御信号が入力されることによりオン状態を保持し、前記発光素子を各々点灯可能状態とすることを特徴とする請求項１１記載の発光素子回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複写機、プリンタ等の画像形成装置に搭載されるＬＥＤアレイを用いたプリントヘッド等に関する。
【背景技術】
【０００２】
カラー複写機、カラープリンタ等のカラー画像形成装置においては、図９に示したように、４個の感光体ドラム１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄを中間転写ベルト１０７の周囲に配置して構成されている。それぞれの感光体ドラム１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄでは、例えば感光体ドラム１０１Ａの周囲においては帯電器１０２Ａ、プリントヘッド１０３Ａ、現像器１０４Ａ、クリーナ１０５Ａ、除電器１０６Ａが配置され、感光体ドラム１０１Ａ上にイエロー（Ｙ）の現像剤でトナー像が形成される。同様に、感光体ドラム１０１Ｂ、１０１Ｃ、１０１Ｄ上には、それぞれマゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像が形成される。このトナー像をレジセンサ１０８で位置合わせをしながら中間転写ベルト１０７に転写して合成し、これを記録用紙１０９に一括して転写する。そして用紙搬送ベルト１１０によって定着器１１１に搬送し、トナー像を記録用紙１０９に定着させてカラー画像を形成する。このようなカラー画像形成装置はタンデム方式と呼ばれ、高速化が可能であることからカラー画像形成装置の主流となっている。
【０００３】
かかるタンデム方式のカラー画像形成装置では、Ｙ、Ｍ、Ｃ、Ｋ各色のトナー像を形成する画像形成ユニットが独立して配置されるため、各ユニットの小型化を図る必要がある。そのため、プリントヘッド１０３Ａにおいては可能な限り小型化したものが求められる。その点で、ＬＥＤを多数配列したＬＥＤアレイを用いたＬＥＤプリントヘッド（ＬＰＨ）は、機械的な駆動機構を必要とせず、また液晶素子のようにバックライトを必要としないことから、画像形成装置に用いられるプリントヘッドの小型化には最も適しているものの一つである。さらに、応答スピードも高いことから、画像形成装置の高速化にも適しているという利点も有している。
【０００４】
かかるＬＰＨに関する従来技術として、配線パターン（導電パターン）が形成された回路基板上に、複数のＬＥＤが列状に配列されたＬＥＤアレイチップと、各ＬＥＤアレイチップに対応してＬＥＤアレイチップの駆動に用いられるドライバチップとが配設され、そして、ドライバチップはＬＥＤアレイチップの片側または両側において、ＬＥＤアレイチップの配列方向に沿って並列に配置され、ＬＥＤアレイチップとドライバチップとはボンディングワイヤによって接続された構成を有したものが知られている（例えば、特許文献１参照）。
【０００５】
また、ＬＥＤアレイチップを列状に回路基板上の第１の主面に配置し、ＬＥＤアレイチップの列の両側に第１の基板配線と第２の基板配線とを設け、第１の基板配線と第２の基板配線の少なくとも一方は、ＬＥＤアレイチップ２個毎に分断して、これらをスルーホールの列で回路基板の第２の主面を介して相互に接続し、各ＬＥＤアレイチップ裏面に設けた共通電極に接続した配線を、スルーホールを設けた側の基板配線相互の隙間から引き出した構成を有するものも提案されている（例えば、特許文献２参照）。
【０００６】
【特許文献１】特開２０００−１８３４０３号公報(第４-６頁)
【特許文献２】特開平６−３２８７８３号公報(第３-４頁)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上述した特許文献１に記載された技術では、ＬＥＤアレイチップとドライバチップとは並列して配置されるため、ＬＰＨの短辺の長さは、少なくともＬＥＤアレイチップとドライバチップの双方を配置するスペース分だけ必要となる。そのため、ＬＰＨのさらなる小型化を図る上では、かかる構成は障害となる。
また、上述した特許文献２に記載された技術では、ＬＥＤアレイチップが配列された方向の両端部にドライバチップが配置され、ＬＥＤアレイチップとドライバチップとが直列に配置された構成ではあるが、ＬＥＤアレイチップの両側には多数の基板配線を配置する必要があるため、やはりＬＰＨのさらなる小型化を図るには限界があった。
そこで解決しようとする課題は、ＬＥＤアレイと駆動回路とを小さい幅面積の基板に搭載して、画像形成装置の感光体ドラム周長周りの小さなスペースにＬＰＨを配置することができるように構成することにある。
【課題を解決するための手段】
【０００８】
本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備えており、露光手段は、基板と、この基板上に、複数の発光素子と、この複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とする複数のスイッチ素子とを含む複数の発光素子アレイと、さらに複数の発光素子アレイの配列方向の延長線上に配置され、スイッチ素子を順次オンさせるための駆動信号と発光素子を発光させるための点灯信号とを発生して発光素子アレイへ出力する駆動信号発生部とを有することを特徴としている。
【０００９】
ここで、駆動信号発生部は、配線が接続されない少なくとも１辺を有することを特徴とすることができる。特に、駆動信号発生部は、配線が接続されない１辺が基板の長尺辺に沿うように配置されたことを特徴とすることもできる。また、駆動信号発生部は、基板の長尺方向に長い長方形に形成されたことを特徴とすることもできる。
【００１０】
さらに、本発明のプリントヘッドは、感光体を露光する露光手段と、露光手段から照射される光を感光体上に結像させる光学手段とを備えており、露光手段は、基板と、この基板上に、複数の発光素子と、この複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、発光素子アレイを駆動するための信号を入出力する配線が接続される辺とこの配線が接続されない少なくとも１辺とを有する駆動信号発生部とを有することを特徴としている。
【００１１】
ここで、駆動信号発生部は、複数の発光素子アレイの配列方向の延長線上に配置されたことを特徴とすることもできる。特に、駆動信号発生部は、配線が接続されない１辺が基板の長尺辺に沿うように配置することができる。
また、発光素子アレイは、スイッチ素子が複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とすることを特徴とすることができる。
さらに、複数の発光素子アレイに対応して抵抗をさらに備え、複数の発光素子アレイと駆動信号発生部とは、基板の第１の主面に配置し、抵抗は基板の第２の主面に配置することができる。特に、複数の発光素子アレイは、基板の第１の主面の中央部に配置し、抵抗は基板の第２の主面の側部に配置することもできる。
【００１２】
本発明を発光素子回路基板として捉え、本発明の発光素子回路基板は、基板と、この基板上に、複数の発光素子と、複数の発光素子に対応して設けられた複数のスイッチ素子とを含む複数の発光素子アレイと、さらに複数の発光素子アレイの配列方向の延長線上に配置され、発光素子アレイを駆動するための信号を入出力する配線が接続される辺と配線が接続されない少なくとも１辺とを有する駆動信号発生部とを備えたことを特徴としている。ここで、発光素子アレイは、スイッチ素子が複数の発光素子に対応して設けられ、電源からの電力を入力する入力端、入力した電力を出力する出力端、及び入力した電力を出力端から出力させるための制御信号を入力する制御端を有し、制御端に制御信号が入力されることによりオン状態を保持し、発光素子を各々点灯可能状態とすることを特徴とすることができる。
【発明の効果】
【００１３】
本発明の効果として、ＬＥＤアレイと駆動回路とを小さい幅面積の基板上に搭載して、プリントヘッド（ＬＰＨ）を画像形成装置の感光体ドラム周長周りの小さなスペースに配置することが可能となった。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。本発明のプリントヘッドは発光素子（ＬＥＤ）を搭載したＬＥＤ回路基板を備え、このＬＥＤ回路基板では、基板上に複数のＬＥＤアレイチップとドライバチップとが一列に配列して構成されるとともに、ドライバチップは基板の長辺方向と平行な辺のうちの少なくとも一方の側に配線が配設されずに構成されていることを特徴としている。
【００１５】
本発明に係るプリントヘッドの実施の形態について説明する。図１は本実施の形態のＬＥＤを多数配列した発光素子アレイ（ＬＥＤアレイ）を用いたＬＥＤプリントヘッド（ＬＰＨ）の構成を説明する断面図である。図１において、ＬＰＨ１は、支持体としてのハウジング６１、ＬＥＤアレイ６３とＬＥＤアレイ６３を駆動する駆動回路(駆動信号発生部)とを搭載する露光手段の一例としてのＬＥＤ回路基板(発光素子回路基板)６２、ＬＥＤアレイ６３からの光を感光体ドラム１０１表面に結像させる光学手段の一例としてのセルフォックレンズアレイ（ＳＬＡ）６４、ＳＬＡ６４を支持するとともにＬＥＤアレイ６３を外部から遮蔽するＳＬＡホルダー６５、ハウジング６１をＳＬＡ６４方向に付勢する板バネ６６を備えている。
【００１６】
ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、ＬＥＤ回路基板６２を支持している。またＳＬＡホルダー６５は、ハウジング６１およびＳＬＡ６４を支持し、ＬＥＤアレイ６３の発光点とＳＬＡ６４の焦点とが一致するように設定している。さらにＳＬＡホルダー６５はＬＥＤアレイ６３を密閉するように構成されている。そのため、ＬＥＤアレイ６３に外部からゴミが付着することを防ぐことができる。一方、板バネ６６は、ＬＥＤアレイ６３およびＳＬＡ６４の位置関係を保持するように、ハウジング６１を介してＬＥＤ回路基板６２をＳＬＡ６４方向に付勢している。
このように構成されたＬＰＨ１は、調整ネジ（図示せず）によってＳＬＡ６４の光軸方向に移動可能に構成され、ＳＬＡ６４の結像位置(焦点)が感光体ドラム１０１表面上に位置するように調整される。
【００１７】
ＬＥＤ回路基板６２では、複数個のＬＥＤアレイ６３が感光体ドラム１０１の軸線方向と平行に精度よく列状に配置されている。またＳＬＡ６４も同様であって、自己集束性のロッドレンズが感光体ドラム１０１の軸線方向と平行に精度よく列状に配置されている。そして画像信号に基づいてＬＥＤアレイ６３から光が照射され、ＳＬＡ６４によって感光体ドラム１０１表面上に結像されて、静電潜像を形成する。
【００１８】
次に、ＬＥＤ回路基板６２の構成について述べる。図２は、ＬＥＤ回路基板６２の平面図である。図２に示すように、ＬＥＤ回路基板６２は、基板１０の第１の主面上に、一列となって配列されたＬＥＤアレイ６３としての５８個のＬＥＤアレイチップＣｈｉｐ１、Ｃｈｉｐ２、…、Ｃｈｉｐ５８、ＬＥＤアレイチップＣｈｉｐ１、Ｃｈｉｐ２、…、Ｃｈｉｐ５８に配置された発光ダイオード（ＬＥＤ）を選択的に駆動する駆動回路が実装されたドライバチップ(駆動信号発生部)２０、ＬＰＨ１が搭載される画像形成装置から駆動電力や画像信号等を受けてドライバチップ２０に伝送するコネクタ３０が配設されている。さらに電極３１、配線３２、また基板１０の第２の主面上に設けられた配線と電気的な接続を行うスルーホール３３が必要に応じて設けられている。
なお、本実施の形態のＬＰＨ１は、Ａ３サイズの記録用紙に６００ｄｐｉ（dot per inch）で記録することができる構成であって、全部で７４２４ｄｏｔのＬＥＤ素子が配置された構成である。したがって、本実施の形態のＬＰＨ１は、１２８個のＬＥＤを組み込んだＬＥＤアレイチップを５８チップ（Ｃｈｉｐ１〜Ｃｈｉｐ５８）搭載している。
【００１９】
ここで、ＬＥＤアレイチップＣｈｉｐ１、Ｃｈｉｐ２、…、Ｃｈｉｐ５８の構成を説明する。図３は一例としてＬＥＤアレイチップＣｈｉｐ１の構成を示した回路図である。図３に示したように、ＬＥＤアレイチップＣｈｉｐ１は、１２８個のサイリスタＳ１〜Ｓ１２８、１２８個のＬＥＤ Ｌ１〜Ｌ１２８、１２７個のダイオードＣＲ１〜ＣＲ１２７、１２８個の抵抗Ｒ１〜Ｒ１２８、さらには信号線に過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａで構成されている。なお、ＬＥＤアレイチップＣｈｉｐ２、Ｃｈｉｐ３、…、Ｃｈｉｐ５８も同様に構成されている。
【００２０】
各サイリスタＳ１〜Ｓ１２８のアノード端子（入力端）Ａ１〜Ａ１２８は電源ライン１２に接続されている。この電源ライン１２には電源電圧ＶＤＤ（ＶＤＤ＝５Ｖ）が供給される。
奇数番目サイリスタＳ１、Ｓ３、…、Ｓ１２７のカソード端子（出力端）Ｋ１、Ｋ３、…、Ｋ１２７には、転送電流制限抵抗Ｒ１Ａを介してドライバチップ２０から転送信号ＣＫ１が送信される。
また、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ１２８のカソード端子（出力端）Ｋ２、Ｋ４、…、Ｋ１２８には、転送電流制限抵抗Ｒ２Ａを介してドライバチップ２０から転送信号ＣＫ２が送信される。
【００２１】
一方、各サイリスタＳ１〜Ｓ１２８のゲート端子（制御端）Ｇ１〜Ｇ１２８には、各サイリスタに対応して設けられた抵抗Ｒ１〜Ｒ１２８を介して電源ライン１６に各々接続されている。なお、電源ライン１６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８と、各サイリスタＳ１〜Ｓ１２８に対応して設けられたＬＥＤ Ｌ１〜Ｌ１２８のゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＣＲ１〜ＣＲ１２７のアノード端子が接続されている。ダイオードＣＲ１〜ＣＲ１２７のカソード端子は、次段のサイリスタのゲート端子に各々接続されている。すなわち、各ダイオードＣＲ１〜ＣＲ１２７は直列接続されている。
【００２２】
ダイオードＣＲ１のアノード端子は転送電流制限抵抗Ｒ３Ａを介してドライバチップ２０に接続され、転送信号ΦＳを受信する。また、ＬＥＤ Ｌ１〜Ｌ１２８のカソード端子は、ドライバチップ２０に接続されて、点灯信号ΦＩ１を受信する。
【００２３】
次に、このようなＬＥＤアレイチップＣｈｉｐ１の動作について図４に示すタイミングチャートを参照して説明する。
まず、ＬＥＤアレイチップＣｈｉｐ１の動作の開始を指示する場合、ドライバチップ２０から図４（Ａ）に示すように転送信号ΦＳがハイレベルになる。すなわち、サイリスタＳ１のゲート端子Ｇ１にハイレベルが入力される。このように、転送信号ΦＳがハイレベルの時に、図４（Ｂ）に示すようにドライバチップ２０から出力された転送信号ＣＫ１がローレベルになると、サイリスタＳ１がターンオンする。
【００２４】
すなわち、転送信号ΦＳがハイレベルになると、転送信号ＣＫ１が供給される奇数番目のサイリスタＳ１、Ｓ３、…のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるサイリスタＳ１がターンオンする。また、このとき図４（Ｃ）に示すように転送信号ＣＫ２はハイレベルなので、偶数番目のサイリスタＳ２、Ｓ４、…のカソード端子Ｋ２、Ｋ４、…の電位は高いままとなり、サイリスタＳ２、Ｓ４、…はオフの状態が維持される。さらに、点灯信号ΦＩ１は図４（Ｄ）に示すようにハイレベルなのでＬＥＤ Ｌ１〜Ｌ１２８のカソード端子の電位が高くＬＥＤ Ｌ１〜Ｌ１２８は点灯しない。
そして、点灯信号ΦＩ１が図４（Ｄ）に示すようにハイレベルからローレベルになると、ＬＥＤ Ｌ１のカソード端子の電位が低くなり、ＬＥＤ Ｌ１が点灯する。
【００２５】
次に、サイリスタＳ１がオンの時に、図４（Ｃ）に示すように転送信号ＣＫ２がローレベルになり、点灯信号ΦＩ１がハイレベルになると、転送信号ＣＫ２が供給される偶数番目のサイリスタＳ２、Ｓ４、…のうち、ゲート端子の電位が最も高い、すなわちサイリスタの閾値電圧以上のゲート電圧となるＳ２がターンオンするとともに、ＬＥＤ Ｌ１が非点灯になる。
そして、図４（Ｂ）に示すように転送信号ＣＫ１がハイレベルになると、サイリスタＳ１はターンオフし、ゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下するとともに、ゲート端子Ｇ２の電位は上昇する。また、これに伴ってゲート端子Ｇ３、Ｇ４の電位も上昇する。
【００２６】
次に、点灯信号ΦＩ１が図４（Ｄ）に示すようにハイレベルからローレベルになると、ＬＥＤ Ｌ２が点灯する。
同様に、サイリスタＳ２がオンの時に、図４（Ｂ）に示すように転送信号ＣＫ１が再びローレベルになり、点灯信号ΦＩ１がハイレベルになると、サイリスタＳ３がターンオンするとともに、ＬＥＤ Ｌ２が非点灯になる。
そして、図４（Ｃ）に示すように転送信号ＣＫ２がハイレベルになると、サイリスタＳ２はターンオフする。
【００２７】
このように、ＬＥＤアレイチップＣｈｉｐ１では、転送信号ＣＫ１、ＣＫ２が共にローレベルになる重なり期間（図４に示すＴａの期間）を設けつつ交互にハイレベル、ローレベルを切り替えることにより、サイリスタＳ１〜Ｓ１２８を順次オンさせるとともに、これに同期して点灯信号ΦＩ１を順次ローレベルにすることにより、ＬＥＤ Ｌ１〜Ｌ１２８を順次点灯させることができる。したがって、ＬＥＤアレイチップＣｈｉｐ１に接続する信号線としては、転送信号ΦＳ、ＣＫ１、ＣＫ２のための３本、点灯信号ΦＩ１のための１本、そして２本の電源線（そのうち１本は接地）の合計６本の信号線だけで駆動することが可能である。
なお、ＬＥＤアレイチップＣｈｉｐ２、Ｃｈｉｐ３、…、Ｃｈｉｐ５８に関しても同様であり、転送信号ΦＳ、ＣＫ１、ＣＫ２、そしてそれぞれ点灯信号ΦＩ２〜ΦＩ５８によってＬＥＤが順次点灯される。
【００２８】
次に、ドライバチップ２０について説明する。図５は、ＬＥＤ回路基板６２における配線図である。図５に示したように、ＬＥＤ回路基板６２のドライバチップ２０（駆動信号発生部）には６個の駆動部が配設されている。そして、６個の駆動部のそれぞれから転送信号ＣＫ１、ＣＫ２、ΦＳおよび点灯信号ΦＩが出力され、１つの駆動部から出力される転送信号ＣＫ１、ＣＫ２、ΦＳは、９〜１０チップのＬＥＤアレイチップを駆動する。また、点灯信号ΦＩはそれぞれのＬＥＤアレイチップに対して１つ出力され、６個の駆動部から全部で５８の点灯信号（ΦＩ１〜ΦＩ５８）を出力する。
【００２９】
本実施の形態におけるＬＥＤ回路基板６２では、上述したようにＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８はサイリスタを用いて構成され、サイリスタＳ１〜Ｓ１２８におけるサイリスタスイッチのオン状態を遷移することができるため、ＬＥＤ Ｌ１〜Ｌ１２８を時分割で点灯／非点灯を選択的に制御することができる。したがって１つの駆動部によって９〜１０チップのＬＥＤアレイチップを駆動することができる。このため、５８個のＬＥＤアレイチップを駆動するためには、駆動部を６個程度配設すれば充分であり、６個程度の駆動部は１つのドライバチップ２０に搭載することが可能である。その結果、ＬＥＤ回路基板６２においては１つのドライバチップ２０を配置することによって、全てのＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８を駆動することが可能となる。
しかも、ドライバチップ２０と各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８との間では、転送信号ＣＫ１、ＣＫ２、ΦＳの信号線がそれぞれ６本の合計１８本、点灯信号（ΦＩ１〜ΦＩ５８）の信号線が５８本配線されるだけなので、２本の電源線を加えても、配線の数は極めて少なく構成できる。
このように、ドライバチップ２０は１個で構成でき、しかもドライバチップ２０と各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８との間の配線の数は極めて少なく構成できるので、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とを一列に配列することが可能となる。すなわち、ドライバチップ２０はＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８が配列される配列方向の延長線上に配置することができる。
【００３０】
ところで、ＬＥＤ回路基板６２に配置するドライバチップ２０においては、各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８に対しては、上述したように転送信号ＣＫ１、ＣＫ２、ΦＳの信号線が合計１８本、点灯信号（ΦＩ１〜ΦＩ５８）の信号線が５８本配線されるだけであるが、さらに、ドライバチップ２０へはコネクタ３０から画像データの入力のための信号線や、ドライバチップ２０の駆動部に電力を供給する電源からの電源線や接地のための電源線等が配線されるので、配線の数は極めて少なく構成できるとはいえ、全体として約１４０本の配線を接続する必要がある。
そこで、ドライバチップ２０を構成するＡＳＩＣ（Application Specific Integrated Circuit）には、約１４０本のＩＯセルとワイヤボンドのためのパッド（ＰＡＤ）が必要となる。
【００３１】
一方、ドライバチップ２０は、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８を駆動するだけでなく、ＬＰＨ１において特有に生じる光量ムラ等を補正するため、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８に配置されたＬＥＤの光量を１ｄｏｔ単位で補正する機能を有している。そのため、ドライバチップ２０には、ＬＥＤの光量を補正するためのメモリ回路や補正回路等が配設され、ドライバチップ２０を構成するＡＳＩＣのコアの面積は大きくならざるを得ない。したがって、ドライバチップ２０を構成するＡＳＩＣにおいて、ゲート長デザインルールとして例えば０．２５μｍ程度の高集積ＩＣを使用したとしても、コア部の面積は４５ｃｍ２程度が必要となる。
【００３２】
そこで、本実施の形態のドライバチップ２０では、図６に示したように、ドライバチップ２０の外周部を構成する４辺のうち、基板１０の長尺と平行な辺のうちの一方の辺２０ａに配線のためのＩＯセル７２とパッド７３とを配設せず、他の３辺２０ｂ、２０ｃ、２０ｄにのみＩＯセル７２とパッド７３とを配設して構成している。そして、配線が配設されないドライバチップ２０の１辺２０ａを基板１０の長尺の辺と一致するように位置させて配置している（図２参照）。
すなわち、図７に示したように、ＡＳＩＣ７０では、一般的には、回路部が配置されるコア７１と、コア７１の周囲に配置されたＩＯセル７２とワイヤボンドのためのパッド７３とから構成されている。ＡＳＩＣ７０の外縁部であるＩＯセル７２とパッド７３とが配置される領域の幅はＷｒｉｎｇと呼ばれ、Ｗｒｉｎｇは０．５〜１．０ｍｍ程度必要となる。
したがって、本実施の形態のＬＰＨ１に搭載するＬＥＤ回路基板６２では、図６に示したように、ドライバチップ２０の外周部を構成する４辺のうち、基板１０の長尺と平行な辺のうちの一方の辺２０ａに配線を配設せず、この配線が配設されないドライバチップ２０の１辺２０ａを基板１０の長尺の辺と一致するように位置させて配置することにより、１辺のＷｒｉｎｇ分だけ基板１０の短辺幅を小さく構成することができる。
さらに、ドライバチップ２０のコア７１の面積は４５ｃｍ２程度だけ必要となるが、コア７１の形状を基板１０の長尺方向に長い長方形で形成することによって、４５ｃｍ２程度の面積を確保しつつドライバチップ２０の短辺方向を短く形成することができる。
このように、ドライバチップ２０では、基板１０の長尺と平行な辺のうちの一方の辺２０ａに配線を配設せず、さらにコア７１の形状を基板１０の長尺方向に長い長方形で形成することによって、コア７１の面積を確保しつつ、短辺幅を小さく構成することが可能となる。
【００３３】
以上のように、本発明に係るＬＰＨ１では、ＬＥＤ回路基板６２に配設したＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８において、サイリスタＳ１〜Ｓ１２８を用いてスイッチングを行ってＬＥＤ Ｌ１〜Ｌ１２８の点灯を選択的に制御する構成としたので、ドライバチップ２０を１個で構成でき、しかもドライバチップ２０と各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８との間の配線の数は極めて少なく構成できるので、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とを一列に配列することが可能となる。また、基板１０上での配線のための面積は小さく構成することができる。さらに、ドライバチップ２０の外周部を構成する４辺のうち、基板１０の長尺と平行な辺のうちの一方の辺２０ａに配線を配設せず、この配線が配設されないドライバチップ２０の１辺２０ａを基板１０の長尺の辺と一致するように位置させて配置するとともに、ドライバチップ２０のコア７１の形状を基板１０の長尺方向に長い長方形で形成したので、コア７１の面積を確保しつつドライバチップ２０の短辺方向を短く形成することができる。
ＬＥＤ回路基板６２をこのように構成することによって、ＬＥＤ回路基板６２が搭載されるＬＰＨ１は幅面積を小さく構成することが可能となる。
【００３４】
ところで、図３に示したように、ＬＥＤアレイチップＣｈｉｐ１のＬＥＤ Ｌ１〜Ｌ１２８のカソードに送信される点灯信号ΦＩ１は、ＬＥＤアレイチップＣｈｉｐ１に対して抵抗ＲＬ１を介して送信される。この抵抗ＲＬ１は、ＬＥＤ Ｌ１〜Ｌ１２８の光量を調整するために設けられた抵抗であって、各ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８に対し抵抗ＲＬ１〜ＲＬ５８がそれぞれ外付けで配置されている。
この抵抗ＲＬ１〜ＲＬ５８はＬＥＤ Ｌ１〜Ｌ１２８の光量を調整するために必要であるが、電流が流れるために発熱源となる。そのため、抵抗ＲＬ１〜ＲＬ５８をＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８やドライバチップ２０の内部に一体的に配置すると、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８やドライバチップ２０が高温となり、それぞれの動作不良を招く原因となる。そこで、抵抗ＲＬ１〜ＲＬ５８は、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とドライバチップ２０との間に外付けで配置される。
【００３５】
本実施の形態のＬＰＨ１では、ＬＥＤ回路基板６２においては、上述したようにドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とを一列に配列することができ、これに加えて、基板１０上での配線のための面積は小さく構成することができる。そのため、基板１０上において、基板１０の面積を増やすことなく、抵抗ＲＬ１〜ＲＬ５８を配置するスペースを確保することが可能となる。
また、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とは一列に配列されているため、基板１０上で、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８とが重なり合って配置されることがない。
図８は、（ａ）がＬＥＤ回路基板６２の表面図であり、（ｂ）がＬＥＤ回路基板６２の裏面図である。図８に示すように、ＬＥＤ回路基板６２の表面にはドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とが一列に配列され、ＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８は基板１０の中央部に配置されている(図８（ａ）)。また、裏面には抵抗ＲＬ１〜ＲＬ５８が２列に分けて直線状に配列され、基板１０の端部に配置されている(図８（ｂ）)。このように、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８とは離隔されており、またＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８とは基板の表裏に配置され、しかも中央部と端部に振り分けて配置されているので、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８とはそれぞれが分散されて配置することができる。なお、図８においては、電極、配線、スルーホールを省略して記載している。
【００３６】
このように、本実施の形態のＬＰＨ１に搭載するＬＥＤ回路基板６２では、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８とをそれぞれ分散させて配置することが可能であるため、ドライバチップ２０とＬＥＤアレイチップＣｈｉｐ１〜Ｃｈｉｐ５８と抵抗ＲＬ１〜ＲＬ５８からの発熱を効率よく発散させることができる。そのため、ＬＥＤ回路基板６２の温度が局所的に高くなり、熱膨張が発生してＬＥＤ回路基板６２が歪むのを抑えることができる。その結果、ＬＰＨ１が搭載された画像形成装置において、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）それぞれの色画像相互間に画像ずれ（色ずれ）が発生するのを抑制することも可能となる。
【産業上の利用可能性】
【００３７】
本発明の活用例としては、電子写真方式を用いた複写機、プリンタ等の画像形成装置において、例えば感光体ドラムを露光して静電潜像を形成するプリントヘッドに適用することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明のＬＥＤプリントヘッド（ＬＰＨ）の構成を説明する断面図である。
【図２】ＬＥＤ回路基板の平面図である。
【図３】ＬＥＤアレイチップＣｈｉｐ１の構成を示した回路図である。
【図４】ＬＥＤアレイチップＣｈｉｐ１の動作を示すタイミングチャートである。
【図５】ＬＥＤ回路基板における配線図である。。
【図６】ドライバチップの構成を示す平面図である。
【図７】一般的なＡＳＩＣの構成を示す平面図である。
【図８】（ａ）がＬＥＤ回路基板の表面図であり、（ｂ）がＬＥＤ回路基板の裏面図である。
【図９】従来のカラー画像形成装置の構成を示す概略断面図である。
【符号の説明】
【００３９】
１…プリントヘッド（ＬＰＨ）、１０…基板、２０…ドライバチップ(駆動信号発生部)、３０…コネクタ、３１…電極、３２…配線、３３…スルーホール、６１…ハウジング、６２…ＬＥＤ回路基板(発光素子回路基板)、６３…ＬＥＤアレイ、６４…セルフォックレンズアレイ（ＳＬＡ）、６５…ＳＬＡホルダー、６６…板バネ、７０…ＡＳＩＣ、７１…コア、７２…ＩＯセル、７３…パッド（ＰＡＤ）、Ｃｈｉｐ１〜Ｃｈｉｐ５８…ＬＥＤアレイチップ、Ｓ１〜Ｓ１２８…サイリスタ、Ｌ１〜Ｌ１２８…発光ダイオード（ＬＥＤ）、ＲＬ１〜ＲＬ５８…抵抗
【図１】
2005041091.tif 000003
【図２】
2005041091.tif 000004
【図３】
2005041091.tif 000005
【図４】
2005041091.tif 000006
【図５】
2005041091.tif 000007
【図６】
2005041091.tif 000008
【図７】
2005041091.tif 000009
【図８】
2005041091.tif 000010
【図９】
2005041091.tif 000011