(57)【要約】      （修正有）【課題】パワートランジスタを備えており、外部電極が格子状に配置されているＢＧＡ型の半導体装置において、パワートランジスタへの配線抵抗を小さくすることによって、損失を低減し、パワートランジスタの制御特性を向上する。【解決手段】パワートランジスタを含んでいるＩＣチップ本体１０と、絶縁基材の多数の貫通孔を一面側から他面側に個々に貫通して他面側に突出しており、格子状に配置されている多数の外部電極を有するＢＧＡタイプの基板２０とを備え、ＩＣチップ本体１０のＩＣ側パッドのうちのパワー用パッド１５は、配線長が短くなるように、基板の外部電極のうちの最外周の外部電極に接続されている基板側パッド２１と接合されている。【選択図】図２
2005086121.tif 000002
【特許請求の範囲】
【請求項１】
パワー素子を含んで、一面の外縁部に信号用パッド及び前記パワー素子が接続されているパワー用パッドを有する多数のＩＣ側パッドが配列されているＩＣチップ本体と、
絶縁基材と、該絶縁基材の多数の貫通孔を一面側から他面側に個々に貫通して前記他面側に突出しており、格子状に配置されている多数の外部電極と、前記絶縁基材の前記一面側に、前記ＩＣ側パッドにそれぞれ対応して電気的に接続されており、前記多数の外部電極を取り囲むように配置されている多数の基板側パッドと、前記多数の基板側パッドと前記多数の外部電極とをそれぞれ接続する多数の配線とを有する基板とを備え、
前記ＩＣ側パッドのうちの前記パワー用パッドは、前記配線の長さが短くなるように、前記外部電極のうちの最外周の外部電極に接続されている前記基板側パッドと接合されていることを特徴とする、半導体装置。
【請求項２】
前記パワー用パッドと接合される前記基板側パッドは、基板側パッドの内の隅部を除く基板側パッドであることを特徴とする、請求項１記載の半導体装置。
【請求項３】
前記パワー素子は、パワートランジスタであることを特徴とする、請求項１記載の半導体装置。
【請求項４】
前記パワートランジスタは、電源電圧を所定の出力電圧に調整するためのレギュレータ用トランジスタであることを特徴とする、請求項３記載の半導体装置。
【請求項５】
前記レギュレータ用トランジスタの出力端が接続される前記ＩＣ側パッドにおける電圧に応じた検出電圧をレギュレータ用トランジスタの制御回路に帰還することを特徴とする、請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワートランジスタなどの大電力パワー素子を備えている半導体装置に関する。
【背景技術】
【０００２】
現在、半導体集積回路（ＩＣ）等のチップをパッケージングした半導体装置が製造されており、各種の電子機器に利用されている。この半導体装置は、半導体チップ本体の端子（パッド）を、外部の回路と接続するための外部端子を持つようにパッケージされている。
【０００３】
この半導体チップ本体には多数の接続用パッドが設けられており、これらパッドをそれぞれ外部端子に接続する。この外部端子への接続方法として、以前からのリード端子を用いた方法もあるが、ボールグリッドアレイ（ＢＧＡ）構造の接続方法が採用されることが多くなってきている。
【０００４】
このＢＧＡ構造の接続方法を用いて、半導体チップ本体とほぼ同様の外形寸法のチップサイズパッケージ（ＣＳＰ）が実現されている。このＣＳＰでは、基板の片面に半導体チップ本体の各パッドと対向するパッドを設け、その基板の他面に格子状（グリッド状）に二次元に配置されたボール状の形状をした外部電極を設けている。その基板において、各パッドと各外部電極とが個々に接続されている。
【０００５】
このＣＳＰでは、外部電極が球状のはんだバンプにより形成され、半導体装置下面の略全域に二次元状に配置されている。したがって、チップサイズに近い小型かつ薄型に形成することができ、またプリント配線基板へ表面実装を行うことができる。
【０００６】
また、キャリアテープを利用したＴ−ＢＧＡ構造の半導体装置が用いられている（特許文献１参照）。このＴ−ＢＧＡ構造の半導体装置では、矩形のキャリアテープに銅箔による導電層と導電塗料による導電層とを設け、そのキャリアテープの中央部にＩＣチップ本体を載置し導電接続している。その導電接続によって、信号バンプが下面の略全域に２次元状に配列されているとともに、接地バンプが外縁部に配置されている。
【特許文献１】特許第３１４７１６５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来のＢＧＡ構造の接続方法を用いたＣＳＰでは、多数の外部電極が格子状に配置されるから、その中心に近い外部電極はＩＣチップ本体のパッドまでの配線の距離が長くなる。したがって、その配線に余分な配線抵抗が付加されることになるから、パワー素子用の大電流が流れる外部電極では損失が増加したり、パワー素子の制御特性を悪化させる原因となる。
【０００８】
また、特許文献１のＴ−ＢＧＡ構造の半導体装置では、キャリアテープに２つの導電層を設ける必要があるからコスト増を招いてしまう。また、低抵抗に形成できるのは接地電路（もしくは電源電路）のみであるから、パワー素子の出力回路の低抵抗化には適用することができない。
【０００９】
そこで、本発明は、パワートランジスタなどのパワー素子を備えており、外部電極が格子状に配置されている半導体装置において、パワー素子への配線抵抗を小さくすることによって、損失を低減し、パワー素子の制御特性を向上することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１の半導体装置は、パワー素子を含んで、一面の外縁部に信号用パッド及び前記パワー素子が接続されているパワー用パッドを有する多数のＩＣ側パッドが矩形状に配列されているＩＣチップ本体と、
絶縁基材と、該絶縁基材の多数の貫通孔を一面側から他面側に個々に貫通して前記他面側に突出しており、格子状に配置されている多数の外部電極と、前記絶縁基材の前記一面側に、前記ＩＣ側パッドにそれぞれ対応して電気的に接続されており、前記多数の外部電極を取り囲むように配置されている多数の基板側パッドと、前記多数の基板側パッドと前記多数の外部電極とをそれぞれ接続する多数の配線とを有する基板とを備え、
前記ＩＣ側パッドのうちの前記パワー用パッドは、前記配線の長さが短くなるように、前記外部電極のうちの最外周の外部電極に接続されている前記基板側パッドと接合されていることを特徴とする。
【００１１】
請求項２の半導体装置は、請求項１記載の半導体装置において、前記パワー用パッドと接合される前記基板側パッドは、基板側パッドの内の隅部を除く基板側パッドであることを特徴とする。
【００１２】
請求項３の半導体装置は、請求項１記載の半導体装置において、前記パワー素子は、パワートランジスタであることを特徴とする。
【００１３】
請求項４の半導体装置は、請求項３記載の半導体装置において、前記パワートランジスタは、電源電圧を所定の出力電圧に調整するためのレギュレータ用トランジスタであることを特徴とする。
【００１４】
請求項５の半導体装置は、請求項４記載の半導体装置において、前記レギュレータ用トランジスタの出力端が接続される前記ＩＣ側パッドにおける電圧に応じた検出電圧をレギュレータ用制御回路に帰還することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ＩＣチップ本体のパワー素子から外部電極までの配線長が短くなるので、配線抵抗が小さくなる。これにより、損失を低減できる。
【００１６】
また、大電流に伴う配線での電圧降下が少なくなるから、レギュレータの制御特性を向上できる。また、その電圧降下が少なくなることにより、ＩＣチップ本体のパワー用パッドをセンス用パッドとして共用可能となる。依って、センス用パッドを省略しパッド数を削減できる。
【００１７】
また、本発明の半導体装置をプリント回路基板に実装する際に、同じく実装されるディスクリート部品（例、コンデンサ、コイル、トランジスタなど）への配線も、最外周の外部電極から引き出すから、プリント回路基板上での配線長も短くできる。
【００１８】
また、隅部の基板側パッドはパワー素子用には使用しないから、プリント回路基板への取り付け後に熱応力などにより絶縁基板が撓んだとしても、接触不良や剥離などの影響を小さくできる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の半導体装置の実施の形態について、図を参照して説明する。
図１-Ａ、図１-Ｂは、本発明の実施例に係る半導体装置の構成を示す図であり、図１-Ａは、本発明の半導体装置の半導体集積回路本体（以下、ＩＣチップ本体）１０の構成を示す図であり、図１-Ｂは、ＩＣチップ本体１０とともに用いられる基板２０の構成を示す図である。このＩＣチップ本体１０と基板２０とにより本発明の半導体装置が構成される。
【００２０】
図１-ＡのＩＣチップ本体１０において、その内部にパワー素子１１やそれを制御するための制御回路１２や、その他図示は省略するが多くの信号処理回路、入出力回路等が作り込まれている。ここでは、パワー素子１１は１つだけ示しているが、任意の複数のパワー素子を設けることができる。また、以下、パワー素子として、パワートランジスタを例にして説明する。パワートランジスタ以外にも、大きな電流を取り扱う他のパワー素子にも同様に、適用することができる。
【００２１】
ＩＣチップ本体１０の外縁部には、多数のＩＣ側パッド１５が配置されている。これら多数のＩＣ側パッド１５とパワートランジスタ１１、制御回路１２、その他の信号処理回路、入出力回路等との間が内部配線にて接続されている。
【００２２】
このうち、パワートランジスタ１１とＩＣパッド１５との接続について説明する。パワートランジスタは配線による抵抗を少なくするために、矩形状にＩＣチップ本体１０の外縁部に設けられている１辺のＩＣ側パッド１５に近接して設けられる。この１辺のＩＣ側パッド１５に説明のために上側から順番に記号Ｐｉ〜Ｐixを付している。この図では、理解をし易くするために１辺のＩＣ側パッドは９個としているが、他の任意数でよい。
【００２３】
パワートランジスタ１１は制御回路１２から信号線１３を介して制御信号によって制御される。パワートランジスタ１１からのパワー配線１４−１，１４−２は、離れた位置にあるＩＣ側パッドＰiiiとＩＣ側パッドＰvとに接続される。通常は、パワートランジスタ１１からのパワー配線は、隣り合うＩＣ側パッドに接続されるが、本発明では基板２０での基板側パッドと外部電極との接続に合わせて、パワートランジスタ１１に関する配線長ができるだけ短くなるようにするために、図１-Ａのように接続されている。
【００２４】
図１-Ｂの基板２０には、プリント基板、フィルム基板、キャリアテープなどの基板基材が用いられる。この基板２０は、基板側パッド２１が設けられている一面側と、外部電極が設けられている他面側とを持っている。その一面側の基板側パッド２１は、ＩＣチップ本体１０のＩＣ側パッド１５とそれぞれ対応するように配置されており、各基板側パッド２１は各ＩＣ側パッド１５にバンプなどによって接合されている。
【００２５】
基板側パッド２１は、この例ではＩＣ側パッド１５と同じく１辺当たり９個であり、合計３６個が外縁部に設けられている。外縁部の基板側パッド２１に囲まれた領域に多数の外部電極２４が格子状（グリッド状）に配置されている。この外部電極２４は基板側パッド２１と対応しており、この例では３６個（＝６×６）である。
【００２６】
各外部電極２４は、格子状の各々の位置において絶縁基材に空けられている貫通孔に一面側から他面側に向けて貫通し他面側において外部への接続ができるように電極が設けられている。この電極としては、ボール状電極が良い。ボール状電極の場合には、格子状の外部電極はボールグリッドアレイ（ＢＧＡ）となる。勿論、ボール状電極以外のバンプ電極など他の外部電極でもよい。
【００２７】
この各外部電極２４と各基板側パッド２１は、それぞれ配線２２によって一面側において相互に接続される。各配線２２は、図１-Ｂに示すように、外部電極２４に接触しないように、また配線が容易になるように、外側の外部電極間を通ってより内側の外部電極へ接続される。したがって、各配線２２は、その配線が信号用であるか、パワー用であるかなどに関わりなく、配線しやすいルートを経由するように、設けられる。
【００２８】
図２は、図１-Ａ，図１-Ｂの半導体装置の構成を説明するための模式的な断面図である。図２において、ＩＣチップ本体１０の内部に図１-Ａに示したパワートランジスタ１１，制御回路１２等の各構成要素が作り込まれている。そのＩＣチップ本体１０表面にＩＣ側パッド１５が形成され、そのＩＣ側パッド１５にバンプ１６が電気的に接触するように設けられている。そして、基板２０のパッド２１がバンプ１６によりＩＣチップ本体１０のＩＣ側パッド１５と接続されている。この各バンプ２１と各外部電極２４とが配線２２にて互いに接続される。外部電極２４は、一面側から他面側に貫通孔（ビアホール）２３を通って貫通している。
【００２９】
基板２０では、前述のように、各配線２２は、格子状に配置された外部電極２４に配線しやすいルートを経由するように設けられるから、個々の基板側パッド２１が接続される外部電極２４が格子状のどの位置にあるものになるかは、通常は自由には選択できない。即ち、図１-Ｂの例を参照すると、パッドＰ１，Ｐ３，Ｐ５・・・等は格子状に配置された外部電極２４のうちの最外周の外部電極に接続される一方、パッドＰ２，Ｐ４，Ｐ６・・・等は格子状に配置された外部電極２４のうちのより内側の外部電極に接続される。
【００３０】
パワートランジスタ用の配線が、格子状に配置された外部電極２４のうちのより内側の外部電極に接続される場合には、その間の配線抵抗が大きくなる。このことにより、損失が大きくなり、また電圧降下も大きくなる。
【００３１】
本発明では、パワートランジスタ１１の外部電極２４までの配線距離が短くなるように種々の考慮を払っている。
【００３２】
まず、（１）ＩＣチップ本体において、パワートランジスタ１１をＩＣ側パッド１５に近接するように配置する。これにより、パワー配線１４−１，１４−２の配線長を短くする。
【００３３】
（２）パワー配線１４−１，１４−２を基板側での配線長が短くなるＩＣ側パッド１５を選んで、そのＩＣ側パッドに接続する。従来は、パワートランジスタ１１からのパワー配線は、隣り合うＩＣ側パッドに接続されることが通常であったが、本発明では基板側の配線状況を考慮してパワー配線を接続するＩＣ側パッドを選択する。
【００３４】
（３）基板側では、パワートランジスタ１１に接続される基板側パッド２１は、外部電極２４までの配線長が短くなる格子状の外部配線のうち最外周の基板側パッド２１とされている。
【００３５】
このように、本発明では、ＩＣ側パッド１５のうちのパワー用パッドＰiii，Ｐvは、配線の長さが短くなるように、基板２０の外部電極２１のうちの最外周の外部電極に接続されている基板側パッドＰ３，Ｐ５と接合されている。
【００３６】
したがって、本発明によれば、ＩＣチップ本体のパワー素子から外部電極までの配線長が短くなるので、配線抵抗が小さくなる。これにより、損失を低減できる。
【００３７】
また、本発明の半導体装置では、ＩＣ側パッドのうちのパワー用パッドと接合される基板側パッドは、矩形状の全体の基板側パッドのうちの隅部の基板側パッド以外の基板側パッドを用いる。言い換えれば、４辺形に配置された基板側パッド２１の各辺の中央部分にあり、かつ配線距離の短い最外周のパッドＰ３，Ｐ５をパワー配線用に用いる。
【００３８】
本発明の半導体装置は、プリント回路基板などに実装されて使用されることが多い。この場合に、リフロー処理などのために熱処理が施されるが、熱応力により基板２０が撓むなどの変形するような影響を受けることがある。この変形は、特に基板２０の隅部においてその中央部より大きくなる。
【００３９】
本発明では、隅部の基板側パッド以外の基板側パッドをパワー用に使用するから、熱応力により基板２０が撓んだとしても、プリント配線基板と基板２０の外部電極との間の接続不良や剥離、あるいは基板２０の基板側パッド２１とＩＣチップ本体１０のＩＣ側チップ１５との間の接続不良や剥離の発生する確率が少なくなる。したがって、接続不良による抵抗値の増大による影響も少なくできる。
【００４０】
また、本発明の半導体装置をプリント回路基板に実装する際に、同じくプリント回路基板に実装されるディスクリート部品（例、コンデンサ、コイル、トランジスタなど）への配線も、最外周の外部電極から引き出すようにすれば、プリント回路基板上での配線長も短くできる。
【００４１】
図３は、本発明のパワートランジスタ１１をレギュレータ用の制御トランジスタとして用いる場合に、従来のものを示す図４と比較して示すための、構成図である。
【００４２】
図３において、パワートランジスタ１１はＰ型ＭＯＳトランジスタであり、制御回路１２は基準電圧Ｖｒｅｆと出力電圧Ｖｏに応じた検出電圧Ｖｄｅｔとを比較して、出力電圧Ｖｏが基準電圧Ｖｒｅｆに応じた所定値になるようにパワートランジスタ１１を制御する。
【００４３】
パワートランジスタ１１は、一端がＩＣ側パッド１５ａ（例えば、図１-ＡのＰiiiに対応する）に接続され、配線Ｗａ（図１-Ａの配線１４−１及び図１-Ｂの所定の配線２２に対応する）を介して外部電極２４ａに接続される。この外部電極２４ａには電源電圧Ｖｃｃが供給される。パワートランジスタ１１の他端は、ＩＣ側パッド１５ｂ（例えば、図１-ＡのＰvに対応する）に接続され、配線Ｗｂ（図１-Ａの配線１４−２及び図１-Ｂの所定の配線２２に対応する）を介して外部電極２４ｂに接続される。この外部電極２４ｂは、負荷３０に接続され、出力電圧Ｖｏ及び負荷電流Ｉｏを供給する。なお、この外部電極２４ａ、２４ｂに接がるプリント配線基板上の配線は、例えば外部電極の大きさ以上に、太い配線のみを介して電源電圧Ｖｃｃや負荷３０に接続される。
【００４４】
本発明では、外部電極２４ａ、２４ｂは最外周の外部電極であるので、配線Ｗａ，Ｗｂの配線長が短く、その抵抗値Ｒｗが小さい値になっている。この配線Ｗａ，Ｗｂによる電圧降下は無視できるほど小さいから、出力電圧Ｖｏを制御回路１２へ帰還するための検出電圧Ｖｄｅｔは、ＩＣ側パッド１５ｂから採ることができる。
【００４５】
一方、従来のパワートランジスタ１１をレギュレータ用の制御トランジスタとして用いる場合を図４に示している。図４では、本発明の図３におけると同じものには同じ符号を付している。また、対応するが一部機能や構造で異なるものには同じ符号に「′」を付している。
【００４６】
この従来の図４のものでは、パワートランジスタ１１は、一端がＩＣ側パッド１５ａ′に接続され、配線Ｗａ′を介して外部電極２４ａ′に接続される。パワートランジスタ１１の他端は、ＩＣ側パッド１５ｂ′に接続され、配線Ｗｂ′を介して外部電極２４ｂ′に接続される。配線Ｗａ′，Ｗｂ′の配線長が長く、その抵抗値Ｒｗ′が比較的大きい値になることが多い。この配線Ｗａ′，Ｗｂ′による電圧降下は無視できないほどに大きくなってくる。したがって、その抵抗値Ｒｗ′による電力損失が大きくなるので、図３の場合と同様に検出電圧ＶｄｅｔをＩＣ側パッド１５ｂ′から採ると、配線の電圧降下分低い電圧が負荷に印加されることになるので、電圧制御特性が悪化する。
【００４７】
この電圧制御特性の悪化を抑制するためは、電圧検出用のＩＣ側パッド１５ｃを別に設けて、外部端子２４ｂ′の電圧をＩＣ側パッド１５ｃを介して制御回路１２に検出電圧Ｖｄｅｔとして帰還するように構成する必要がある。
【００４８】
このように、本発明では、レギュレータを構成する場合には、大電流に伴う配線での電圧降下が少なくなるから、電圧制御特性を向上できる。また、その電圧降下が少なくなることにより、ＩＣチップ本体のパワー用パッド１５ｂをセンス用パッドとして共用可能となる。依って、センス用パッドを省略しパッド数を削減できる。
【図面の簡単な説明】
【００４９】
【図１−Ａ】本発明の半導体装置のＩＣチップ本体の構成を示す図
【図１−Ｂ】ＩＣチップ本体とともに用いられる基板２０の構成を示す図
【図２】図１-Ａ，図１-Ｂからなる半導体装置の構成を説明するための模式的な断面図
【図３】本発明のパワートランジスタをレギュレータ用として用いる場合の構成図
【図４】対比のために示す、従来のレギュレータ用として用いる場合の構成図
【符号の説明】
【００５０】
１０  ＩＣチップ本体
１１  パワートランジスタ（パワー素子）
１２  制御回路
１３  制御線
１４−１，１４−２  パワー配線
１５  ＩＣ側パッド
１６  バンプ
２０  基板
２１  基板側パッド
２２  配線
２３  貫通孔
２４  外部電極
Ｒｗ  配線抵抗
【図１−Ａ】
2005086121.tif 000003
【図１−Ｂ】
2005086121.tif 000004
【図２】
2005086121.tif 000005
【図３】
2005086121.tif 000006
【図４】
2005086121.tif 000007