(57)【要約】【課題】  長時間の熱処理を行うことなく膜厚を厚く形成することができる半導体基板の成膜方法及び同方法を用いて製造した半導体装置を提供すること。【解決手段】  本発明では、半導体基板の表面のレジスト膜を除去した後に、半導体基板の表面に形成する膜の成長を促進させるための表面処理を所定温度の下で行い、その後、所定温度より高い温度の下で半導体基板の表面に成膜することとした。【選択図】  図１
2005072434.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面のレジスト膜を除去した後に、前記半導体基板の表面に形成する膜の成長を促進させるための表面処理を所定温度の下で行い、その後、前記所定温度より高い温度の下で前記半導体基板の表面に成膜することを特徴とする半導体基板の成膜方法。
【請求項２】
前記表面処理は、表面処理時間を変更することによって成膜する膜厚を変更することを特徴とする請求項１に記載の半導体基板の成膜方法。
【請求項３】
前記表面処理は、表面処理時間を20分以上とすることを特徴とする請求項１又は２に記載の半導体基板の成膜方法。
【請求項４】
前記半導体基板の表面にプラズマを照射することによって、前記レジスト膜の除去と前記表面処理とを行うことを特徴とする請求項１から請求項３のいずれかに記載の半導体基板の成膜方法。
【請求項５】
半導体基板の表面のレジスト膜を除去した後に、前記半導体基板の表面に形成する膜の成長を促進させるための表面処理を所定温度の下で行い、その後、前記所定温度より高い温度の下で前記半導体基板の表面に成膜することによって製造したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の成膜方法及び同方法を用いて製造した半導体装置に関するものである。
【背景技術】
【０００２】
従来より、半導体装置では、半導体基板の表面に保護膜や絶縁膜として酸化膜を形成している。
【０００３】
この酸化膜は、ドライエッチング工程やリソグラフィー工程に用いたレジスト膜を所定の温度の下でアッシングにより除去し、その後、所定の温度から上昇させた温度の下で半導体基板の表面を熱酸化させて形成していた（たとえば、特許文献１参照。）。
【０００４】
その方法としては、まず、半導体基板の表面に残されたレジスト膜に対して、アッシング装置内で約200℃の温度の下で酸素（O）ラジカルを衝突させることによってレジスト膜を除去する。その後、酸化炉内温度を約1000℃に上昇させて半導体基板の表面を熱酸化することにより酸化膜を形成していた。
【０００５】
このようにして形成した酸化膜は、半導体装置の絶縁及び保護を目的として形成するものであるため、その膜厚は、所定の厚さ以上になるように形成する必要があった。
【特許文献１】特開平11-102906号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、上記した従来の成膜方法では、半導体基板の表面を長時間熱酸化しなければ、酸化膜の膜厚を厚く形成することができなかった。そのため、半導体基板は、長時間高温の下にさらされることによって歪みを生じてしまい、製品の歩留まりが低下していた。
【０００７】
しかも、長時間かけて熱酸化した場合には、レジスト膜を除去した際に発生した不純物が酸化膜の内部に混入して酸化膜を汚染してしまうため、半導体基板と酸化膜との界面特性が不安定となり、酸化膜の絶縁特性を劣化させていた。
【課題を解決するための手段】
【０００８】
そこで、請求項１に係る本発明では、半導体基板の表面のレジスト膜を除去した後に、半導体基板の表面に形成する膜の成長を促進させるための表面処理を所定温度の下で行い、その後、所定温度より高い温度の下で半導体基板の表面に成膜することとした。
【０００９】
また、請求項２に係る本発明では、表面処理は、表面処理時間を変更することによって成膜する膜厚を変更することとした。
【００１０】
また、請求項３に係る本発明では、表面処理は、表面処理時間を20分以上とすることとした。
【００１１】
また、請求項４に係る本発明では、半導体基板の表面にプラズマを照射することによって、レジスト膜の除去と表面処理とを行うこととした。
【００１２】
また、請求項５に係る本発明では、半導体基板の表面のレジスト膜を除去した後に、半導体基板の表面に形成する膜の成長を促進させるための表面処理を所定温度の下で行い、その後、所定温度より高い温度の下で半導体基板の表面に成膜することによって製造することとした。
【発明の効果】
【００１３】
請求項１に係る本発明では、半導体基板の表面のレジスト膜を除去した後に、半導体基板の表面に形成する膜の成長を促進させるための表面処理を所定温度の下で行い、その後、所定温度より高い温度の下で半導体基板の表面に成膜することとしたため、長時間の熱処理を行うことなく膜厚を厚く形成することができるので、半導体基板に歪みが発生することを防止できるとともに、膜の絶縁特性が劣化することを防止することができる。
【００１４】
また、請求項２に係る本発明では、表面処理は、表面処理時間を変更することによって成膜する膜厚を変更することとしたため、表面処理の処理時間を変更するだけで、所望の厚さの膜を容易に形成することができる。
【００１５】
また、請求項３に係る本発明では、表面処理は、表面処理時間を20分以上とすることとしたため、この表面処理によって半導体基板の表面に形成する膜の成長を確実に促進させることができる。
【００１６】
また、請求項４に係る本発明では、半導体基板の表面にプラズマを照射することによって、レジスト膜の除去と表面処理とを行うこととしたため、レジスト膜の除去に用いるアッシング装置をそのまま利用して表面処理を行うことができるので、表面処理を行うために新たに設備投資を行う必要がなく、半導体装置の製造コストの増大を未然に防止することができる。
【００１７】
また、請求項５に係る本発明では、半導体基板の表面のレジスト膜を除去した後に、半導体基板の表面に形成する膜の成長を促進させるための表面処理を所定温度の下で行い、その後、所定温度より高い温度の下で半導体基板の表面に成膜することによって製造することとしたため、長時間の熱処理による半導体基板の変形を防止できるため、不良品の発生率が低い半導体装置とすることができ、製品の歩留まりを向上させることができる。また、長時間の熱処理による悪影響を受けていない絶縁特性に優れた膜を有する半導体装置とすることができる。
【発明を実施するための最良の形態】
【００１８】
本発明に係る半導体装置は、次のようにして製造する。
【００１９】
まず、半導体基板の表面に形成されているレジスト膜に対して、アッシング装置を用いてプラズマを照射することによってレジスト膜を除去し、半導体基板の表面を露出させる。
【００２０】
その後、レジスト膜の除去を行った際と略同一のプロセス条件の下で、半導体基板の表面に形成する膜の成長を促進させるための表面処理を行う。
【００２１】
この表面処理は、レジスト膜の除去を行ったアッシング装置をそのまま用いて、半導体基板をアッシング装置から取り出すことなく半導体基板の露出面に対してプラズマを所定時間照射する。なお、この表面処理は、次の成膜処理での温度よりも低い温度の下で行う。
【００２２】
このプラズマ照射によって半導体基板の表面の原子にプラズマを衝突させることで、半導体基板の表面付近の原子が成膜時に所定のプロセスガス中の原子と結合しやすい活性状態になると考えられる。
【００２３】
その後、例えば1000℃の温度で半導体基板の表面付近の原子と所定のプロセスガス中の原子とを反応させることにより、半導体基板の表面に膜を形成する。
【００２４】
上記したように、この半導体装置に設けている膜は、膜厚を厚く形成するために長時間の熱処理を必要としないため、成膜時に半導体基板が変形するおそれがなく、不良品の発生率が低い半導体装置とすることができる。
【００２５】
さらに、レジスト膜を除去した際に発生した不純物が成膜時に膜内部に混入することがないため、半導体基板と膜との間の界面特性が安定し、絶縁特性に優れた半導体装置とすることができる。
【００２６】
また、表面処理は、従来のレジスト膜除去用のアッシング装置を用いてレジスト膜を除去した後、同一の装置を用いて連続して半導体基板の表面にプラズマを照射することによって表面処理を行うこととしているため、表面処理を行うために新たに設備投資を行う必要がないので、半導体装置の製造コストが増大することを未然に防止することができる。
【００２７】
以下に、本発明に係る半導体基板の成膜方法について、図面を参照しながら具体的に説明する。なお、以下の説明では、半導体基板の表面に酸化膜を形成する方法について説明を行うが、本発明は、これに限られず、半導体基板の表面に他の膜、たとえば、窒化膜を形成する場合にも適用できる。
【００２８】
まず、図１（a）に示すように、表面にレジスト膜２を形成した半導体（Si）基板１をアッシング装置の内部に載置する。
【００２９】
その後、アッシング装置の内部に流入させた酸素（O２）をアッシング装置の内部でプラズマ化して酸素ラジカル３を生成する。
【００３０】
次に、アッシング装置内の温度を約200℃として、図１（b）に示すように、酸素ラジカル３とレジスト膜２とを約20分間反応させる。レジスト膜２は、通常、酸素（O）と炭素（C）と水素（H）とからなる固体であり、上記した酸素ラジカル３と反応させることによってCO２とO２とH２Oとからなる気体となって除去される。
【００３１】
こうして、図１（c）に示すように、レジスト膜２をすべて除去して，Si基板１の表面を露出させた状態とする。
【００３２】
次に、アッシング装置内のプロセス条件はそのままにして、Si基板１の表面を活性状態とすることによってSi基板１の表面に形成する膜の成長を促進させるための表面処理を約40分間行う。この表面処理は、図１（d）に示すように、露出させたSi基板１の表面に酸素ラジカル３を照射することによって行う。
【００３３】
こうすることによって、図１（e）に示すように、Sｉ基板１の表面付近には表面活性領域４が形成される。
【００３４】
このとき、表面活性領域４のSi原子は、熱酸化時にO原子と結合しやすい活性状態となっている。
【００３５】
このように、表面処理は、レジスト膜２の除去を行うためのアッシング装置を用いて連続的に行っている。
【００３６】
次に、Si基板１を酸化炉へ移し、このSi基板１を酸素（O２）雰囲気中で約1000℃まで加熱し所定時間熱酸化することによって、図１（f）に示すように、Si基板１の表面に酸化膜（SiO２膜）５を形成する。
【００３７】
このとき、上記したように、Si基板１の表面付近のSi原子は活性状態であるため、O２雰囲気中のO原子と速やかに結合する。そのため、従来と同様の時間熱酸化を行っても従来よりも厚い酸化膜５を形成することができる。
【００３８】
この熱酸化により成膜する酸化膜５の厚さと表面処理の処理時間との関係を図２に示す。
【００３９】
図２からわかるように、表面処理を行わずに所定時間熱酸化を行った場合（表面処理時間が0分の場合。）は、約9.7nmの厚さの酸化膜５が形成されているのに対し、表面処理を約40分間行った後に同じ所定時間熱酸化を行った場合は、約10.9nmの厚さの酸化膜５が形成されている。
【００４０】
このように、表面処理を行った場合には、表面処理を行わなかった場合と比較して、同じ時間の熱酸化を行っているにもかかわらず、膜厚を約12％も厚く形成することができる。
【００４１】
言い換えれば、同じ膜厚の酸化膜５を形成する場合には、表面処理を行うことによってSi基板１の熱酸化の処理時間を短縮することができる。
【００４２】
そのため、長時間の熱酸化によるSi基板１の変形を防止することができ、不良品の発生率が低下して、製品の歩留まりを向上させることができる。
【００４３】
さらに、レジスト膜２を除去した際に発生した不純物が酸化膜５の内部に混入することがなく、Si基板１と酸化膜５との間の界面特性が安定することによって、絶縁特性に優れた酸化膜５を形成することができる。
【００４４】
また、従来の成膜方法では、成膜する酸化膜５の膜厚の変化は、熱酸化を行う時間にのみ依存していたのに対し、本発明では成膜する酸化膜５の膜厚の変化は、図２に示すように、表面処理を行う時間にも依存している。
【００４５】
そのため、酸化膜５を厚く形成する際には、表面処理の処理時間を延ばすことによって膜厚を厚く形成することができ、長時間の熱酸化によるSi基板１の変形や酸化膜５の膜質劣化を考慮することなく所望の厚さを有する酸化膜５を容易に形成することができる。
【００４６】
ここで、図２に示すように、表面処理を行う場合、20分間以下の表面処理ではSi基板１の表面は活性状態となりにくく、表面処理時間に対応した酸化膜５の膜厚の変化が小さいため、少なくとも20分間以上の表面処理を行うことが好ましい。
【００４７】
特に、30分間以上の表面処理を行った場合には、図２に示すように、表面処理時間に対応した酸化膜５の膜厚の変化がより顕著に現れるため、30分間以上の表面処理を行うことがより好ましい。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る半導体基板の成膜方法を示す説明図である。
【図２】表面処理時間と酸化膜厚の関係を示すグラフである。
【符号の説明】
【００４９】
１  半導体基板
２  レジスト膜
３  酸素ラジカル
４  表面活性領域
５  酸化膜
【図１】
2005072434.tif 000003
【図２】
2005072434.tif 000004