(57)【要約】【課題】  優先送信制御をハードウェアで処理することによりスループットを向上させると共に、優先制御に使用するバッファ容量を抑制して低コスト化を図る。【解決手段】  外部ハードウェア１３のＵＴＯＰＩＡレベル２スレーブ制御部８は、優先クラス別送信キュー１１，１２に空きが生じたとき、ネットワークプロセッサ６のＵＴＯＰＩＡレベル２マスタ制御部５へ共有バッファ３に蓄積されているイーサフレームをＡＴＭセル化制御部４によりＡＴＭセルへ変換して優先クラス別送信キュー１１，１２へ送るように指示する。【選択図】        図２
2005064724.tif 000002
【特許請求の範囲】
【請求項１】
ＬＡＮから送信されたデータをバッファに蓄積させ、当該データに設定された優先クラスに基づいてＷＡＮへ送出する優先制御装置において、
前記バッファを制御するマスタ制御手段を有するネットワークプロセッサと、
前記マスタ制御手段との通信を行うスレーブ制御手段と前記バッファに蓄積させたデータをキューイングする優先クラス別送信キューと当該優先クラス別送信キューから前記ＷＡＮへデータを送出する優先送信制御手段とを有する外部ハードウェアとを備え、
前記外部ハードウェアのスレーブ制御手段は、前記優先クラス別送信キューに空きが生じたとき前記ネットワークプロセッサのマスタ制御手段へ前記バッファに蓄積されているデータを前記優先クラス別送信キューへ送るように指示することを特徴とする優先制御装置。
【請求項２】
マスタ制御手段とスレーブ制御手段とはＵＴＯＰＩＡレベル２インタフェースに則って通信を行い、
前記マスタ制御手段は、前記スレーブ制御手段へ優先クラス別送信キューの空き状況をポーリングすることを特徴とする請求項１記載の優先制御装置。
【請求項３】
マスタ制御手段は、所望の優先クラスをポーリングし、
スレーブ制御手段は、前記マスタ制御手段からポーリングされた優先クラス別送信キューに空きがあるとき、前記マスタ制御手段へ通知することを特徴とする請求項２記載の優先制御装置。
【請求項４】
ネットワークプロセッサのマスタ制御手段は、イーサネット（登録商標）から入力したイーサフレームを当該イーサフレームに付与されている優先クラスに基づいてバッファへ蓄積しておき、スレーブ制御手段の指示に基づいて前記バッファに蓄積されていたイーサフレームをＡＴＭセル化手段によりＡＴＭセルに変換して当該ＡＴＭセルの優先クラスに該当する外部ハードウェアの優先クラス別送信キューへ送ることを特徴とする請求項１記載の優先制御装置。
【請求項５】
ＬＡＮから送信されたデータをバッファに蓄積させ、当該データに設定された優先クラスに基づいてＷＡＮへ送出する優先制御装置において、
前記バッファを制御するマスタ制御手段を有するネットワークプロセッサと、
前記マスタ制御手段との通信を行うスレーブ制御手段と前記ネットワークプロセッサのバッファに蓄積されたデータの送信を優先クラスに基づいて制御する優先送信制御手段とを有する外部ハードウェアとを備え、
前記優先送信制御手段は、所定の条件から次に前記ＷＡＮへ送出するデータを決定し、前記スレーブ制御手段に前記データの送信許可を前記ネットワークプロセッサのマスタ制御手段へ通知するように指示することを特徴とする優先制御装置。
【請求項６】
ネットワークプロセッサのマスタ制御手段は、イーサネット（登録商標）から入力したイーサフレームを当該イーサフレームに付与されている優先クラスに基づいてバッファへ蓄積しておき、スレーブ制御手段の指示に基づいて前記バッファに蓄積されていたイーサフレームをＡＴＭセル化手段によりＡＴＭセルに変換し、
外部ハードウェアは、前記ＡＴＭセル化手段から送られたＡＴＭセルをタイミング調整用バッファにより送出するタイミングを調整することを特徴とする請求項５記載の優先制御装置。
【請求項７】
ＬＡＮから送信されたデータをバッファに蓄積させ、当該データに設定された優先クラスに基づいてＷＡＮへ送出する優先制御装置において、
前記バッファを制御するスレーブ制御手段を有するネットワークプロセッサと、
前記スレーブ制御手段との通信を行うマスタ制御手段と前記ネットワークプロセッサのバッファに蓄積させたデータの送信を優先クラスに基づいて制御する優先送信制御手段とを有する外部ハードウェアとを備え、
前記優先送信制御手段は、所定の条件から次に前記ＷＡＮへ送出するデータを決定し、前記マスタ制御手段に前記データの送信許可を通知し、前記ネットワークプロセッサのスレーブ制御手段からデータを送信させることを特徴とする優先制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＬＡＮ−ＷＡＮ間通信に使用されるルータやブリッジにおいてＬＡＮからＷＡＮ側へ送信するときに使用される優先制御装置に関するものである。
【背景技術】
【０００２】
イーサフレームをＡＴＭセルへ変換する機能を有し、小規模ネットワークに使用されるルータやブリッジは、コストを抑えるためパケットフィルタリング、ルーティング、バッファ管理、ＡＴＭ送信優先制御など物理レイヤ以外の処理をネットワークプロセッサ及びソフトウェアで行い、ＡＴＭセルを送信するとき物理レイヤの処理はＵｎｉｖｅｒｓａｌ  Ｔｅｓｔ  ａｎｄ  Ｏｐｅｒａｔｉｏｎｓ  ＰＨＹ  Ｉｎｔｅｒｆａｃｅ  ｆｏｒ  ＡＴＭ（以下、ＵＴＯＰＩＡと記載する）レベル１インタフェースなどに則ってＡＴＭ−ＰＨＹへ、即ちＡＴＭ専用線の物理層へ送信している。
【０００３】
また、ＡＴＭ−ＬＡＮノード間の制御方法として、次に説明するようなものがある。各ノードに備えられた入力バッファに、収容するセル数のしきい値を設定しておく。上流のノードからセルが多数送信され、下流のノードの入力バッファに蓄積されたセル数がしきい値を越えると、下流のノードに備えられたフロー制御モジュールは、上流のノードに対して送信停止セルを送信する。上流のノードは、送信停止セルに従って送信を停止する。
【０００４】
下流のノードの入力バッファに蓄積されていたセルが通信処理されて減少し、セル数がしきい値より少なくなると、下流のノードのフロー制御モジュールは、アラームリリースセルを上流のノードへ送信する。上流のノードは、アラームリリースセルを受信すると停止させていたセルの送信を再開する。このようにして、セルの廃棄を発生させることなく通信している（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開平７−２８３８１７号公報（第３頁，第４頁、第１図〜第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の小規模ネットワーク用のルータやブリッジは以上のように構成されているので、ソフトウェアで物理レイヤ以外の処理を行っていることからパケット長が短いトラフィック下などではスループットの低下が顕著となる課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、第１の目的は、比較的低コストの回路で処理可能な優先送信制御をハードウェアで処理することによりスループットを向上させると共に、送信キューの優先制御に用いるバッファ容量を抑制し、当該優先制御装置の低コスト化を図るものである。
【課題を解決するための手段】
【０００８】
この発明に係る優先制御装置は、バッファを制御するマスタ制御手段を有するネットワークプロセッサと、マスタ制御手段との通信を行うスレーブ制御手段とバッファに蓄積させたデータをキューイングする優先クラス別送信キューと当該優先クラス別送信キューからＷＡＮへデータを送出する優先送信制御手段とを有する外部ハードウェアとを備え、外部ハードウェアのスレーブ制御手段が優先クラス別送信キューに空きが生じたときネットワークプロセッサのマスタ制御手段へバッファに蓄積されているデータを優先クラス別送信キューへ送るように指示するものである。
【０００９】
この発明に係る優先制御装置は、バッファを制御するマスタ制御手段を有するネットワークプロセッサと、マスタ制御手段との通信を行うスレーブ制御手段とネットワークプロセッサのバッファに蓄積されたデータの送信を優先クラスに基づいて制御する優先送信制御手段とを有する外部ハードウェアとを備え、優先送信制御手段が所定の条件から次にＷＡＮへ送出するデータを決定し、スレーブ制御手段にデータの送信許可をネットワークプロセッサのマスタ制御手段へ通知するように指示するものである。
【００１０】
この発明に係る優先制御装置は、バッファを制御するスレーブ制御手段を有するネットワークプロセッサと、スレーブ制御手段との通信を行うマスタ制御手段とネットワークプロセッサのバッファに蓄積させたデータの送信を優先クラスに基づいて制御する優先送信制御手段とを有する外部ハードウェアとを備え、優先送信制御手段が所定の条件から次にＷＡＮへ送出するデータを決定し、マスタ制御手段にデータの送信許可を通知し、ネットワークプロセッサのスレーブ制御手段からデータを送信させるものである。
【発明の効果】
【００１１】
この発明は、バッファを制御するマスタ制御手段を有するネットワークプロセッサと、マスタ制御手段との通信を行うスレーブ制御手段とバッファに蓄積させたデータをキューイングする優先クラス別送信キューと当該優先クラス別送信キューからＷＡＮへデータを送出する優先送信制御手段とを有する外部ハードウェアとを備え、外部ハードウェアのスレーブ制御手段が優先クラス別送信キューに空きが生じたときネットワークプロセッサのマスタ制御手段へバッファに蓄積されているデータを優先クラス別送信キューへ送るように指示するようにしたので、送信キューに用いるバッファ容量を抑制すると共にスループットの向上を低コストで図れるという効果がある。
【００１２】
この発明は、バッファを制御するマスタ制御手段を有するネットワークプロセッサと、マスタ制御手段との通信を行うスレーブ制御手段とネットワークプロセッサのバッファに蓄積されたデータの送信を優先クラスに基づいて制御する優先送信制御手段とを有する外部ハードウェアとを備え、優先送信制御手段が所定の条件から次にＷＡＮへ送出するデータを決定し、スレーブ制御手段にデータの送信許可をネットワークプロセッサのマスタ制御手段へ通知するように指示するようにしたので、バッファ容量を抑制すると共にスループットの向上を低コストで図れるという効果がある。
【００１３】
この発明は、バッファを制御するスレーブ制御手段を有するネットワークプロセッサと、スレーブ制御手段との通信を行うマスタ制御手段とネットワークプロセッサのバッファに蓄積させたデータの送信を優先クラスに基づいて制御する優先送信制御手段とを有する外部ハードウェアとを備え、優先送信制御手段が所定の条件から次にＷＡＮへ送出するデータを決定し、マスタ制御手段にデータの送信許可を通知し、ネットワークプロセッサのスレーブ制御手段からデータを送信させるようにしたので、送信処理のスループットの低下を防ぐことができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、この発明の実施の一形態を説明する。
図１は、優先制御装置を用いたルータやブリッジによって構成された通信網を示す説明図である。図示した通信網は“ＰＣ”と図示したパソコン等の端末やプリンタなどをイーサネット（登録商標）により接続させたＬＡＮをブリッジまたはルータ等を介して同様に構成された他のＬＡＮと接続させたものである。図示した各ＬＡＮは、例えばブリッジまたはルータ等を用いてデータ変換を行い、ＡＴＭ専用線などのＷＡＮを介して接続させたものである。このようにルータやブリッジは、ＷＡＮを経由して離れた拠点に在るＬＡＮとの通信を行う際に各ＬＡＮとＷＡＮとを接続する装置で、イーサネット（登録商標）とＡＴＭ専用線の物理インタフェースの終端処理、パケットフィルタリング、ルータであればルーティング、送信優先制御、データフレームのＡＴＭセル化などの処理機能を有する。
【００１５】
実施の形態１．
図２は、この発明の実施の形態１による優先制御装置の構成を示すブロック図である。図示したように構成された優先制御装置は、前述のようにブリッジやルータに備えられ、ＣＰＵやメモリ等を備え当該ＣＰＵなどがソフトウェアに基づいて所定の処理を遂行するネットワークプロセッサ６と外部ハードウェア（以下、外部Ｈ／Ｗと記載する）１３によって構成される。ネットワークプロセッサ６は、図１に示したＬＡＮを成すイーサネット（登録商標）から送られてきたイーサフレームを入力するパケットフィルタリング制御部１と、イーサフレームに付与されているルーティング情報に基づいて当該イーサフレームを優先クラス別に選別するルーティング制御部２と、優先クラス別にキューイングしてイーサフレームを格納する共有バッファ３と、共有バッファ３の格納・送出制御を行うＵＴＯＰＩＡレベル２マスタ制御部（マスタ制御手段）５と、共有バッファ３から送出されたイーサフレームをセル化するＡＴＭセル化制御部（ＡＴＭセル化手段）４とを備える。なお、ここで説明するネットワークプロセッサ６は、ＡＴＭインタフェースにＵｎｉｖｅｒｓａｌ  Ｔｅｓｔ  ａｎｄ  Ｏｐｅｒａｔｉｏｎｓ  ＰＨＹ  Ｉｎｔｅｒｆａｃｅ  ｆｏｒ  ＡＴＭ（以下、ＵＴＯＰＩＡと記載する）レベル２マスタモードをサポートしているものである。
【００１６】
外部Ｈ／Ｗ１３は、優先クラス別送信キュー１１，１２の状況を監視・管理するキュー管理部７と、ＵＴＯＰＩＡレベル２インタフェースに基づいてネットワークプロセッサ６のＵＴＯＰＩＡレベル２マスタ制御部５と通信を行うＵＴＯＰＩＡレベル２スレーブ制御部（スレーブ制御手段）８を備える。また、ＡＴＭセル化制御部４によって生成されたＡＴＭセルをキューイングして蓄積する、例えば所定のＰＨＹアドレス毎に設けられた優先クラス別送信キュー１１，１２を備える。また、各優先クラス別送信キュー１１，１２から優先クラスを考慮しながら送信順序を整理してＡＴＭセルを多重化部１０へ出力する優先送信制御部（優先送信制御手段）９と、当該優先送信制御部９から取得したＡＴＭセルを多重化して、例えば図示したようにＡＴＭ−ＰＨＹへ出力する多重化部１０とを備えている。
【００１７】
次に、動作について説明する。
例えば、イーサネット（登録商標）により構築された第一のＬＡＮからイーサフレームを他の第二のＬＡＮへＷＡＮを介して送信するとき、優先制御装置のネットワークプロセッサ６は、送信対象のイーサフレームを第一のＬＡＮから入力して、パケットフィルタリング制御部１が当該イーサフレームに示されている送信許可をチェックしてルーティング制御部２へ転送する。ルーティング制御部２は、転送されてきたイーサフレームが有するルーティング情報に基づいて、当該イーサフレームを優先クラス別に分別する。分別された各イーサフレームは、ＵＴＯＰＩＡレベル２マスタ制御部５によって各優先クラス別にキューイングされて共有バッファ３へ格納される。この共有バッファ３の動作処理、及び、格納されているイーサフレームなどのデータ管理は、前述のようにＵＴＯＰＩＡレベル２マスタ制御部５によって行われる。
【００１８】
外部Ｈ／Ｗ１３に備えられた優先クラス別キュー１１，１２は、各キュー毎にＰＨＹアドレスが付与される。ＵＴＯＰＩＡレベル２マスタ制御部５は、外部Ｈ／Ｗ１３に備えられたＵＴＯＰＩＡレベル２スレーブ制御部８に対して各キューに付与されたＰＨＹアドレスをＴＸＡＤＲ信号により送信し、当該ＰＨＹアドレスと対応している優先クラス別送信キュー１１または優先クラス別送信キュー１２の空き状態をポーリングする。このように、ネットワークプロセッサ６では、優先クラス毎にキューイングするイーサフレームなどのデータ管理・制御などを行い、その他のＡＴＭ専用線への送信処理などを後述するように外部Ｈ／Ｗ１３で行って、優先制御装置全体としてソフトウェアの処理負荷を低減させている。
【００１９】
外部Ｈ／Ｗ１３のキュー管理部７は、各優先クラス別送信キュー１１，１２の使用状況を監視して管理するものである。ＵＴＯＰＩＡレベル２スレーブ制御部８は、ネットワークプロセッサ６のＵＴＯＰＩＡレベル２マスタ制御部５からポーリングされたＴＸＡＤＲ信号を受信し、このＴＸＡＤＲ信号に示されたＰＨＹアドレスに該当する優先クラス別送信キューの空き状況を、即ち図２に示した優先クラス別送信キュー１１または優先クラス別送信キュー１２の空き状況をキュー管理部７に問い合わせ、ＵＴＯＰＩＡレベル２マスタ制御部５が所望する送信キューの処理が可能であれば信号ＴＸＣＬＡＶによって送信許可をＵＴＯＰＩＡレベル２マスタ制御部５へ通知する。
【００２０】
ネットワークプロセッサ６のＵＴＯＰＩＡレベル２マスタ制御部５は、ＵＴＯＰＩＡレベル２スレーブ制御部８から送信許可の通知を受けると、共有バッファ３に格納されている中から送信が許可された送信キューに該当するイーサフレームが格納されていれば、この送信キューのイーサフレームを共有バッファ３から読み出し、ＡＴＭセル化制御部４へ入力してＡＴＭセルに変換させ、このＡＴＭセルの優先クラスに対応するＰＨＹアドレスをＴＸＡＤＲ信号を用いて指定し、外部Ｈ／Ｗ１３のＵＴＯＰＩＡレベル２スレーブ制御部８へ通知すると共に、当該ＡＴＭセルを前述のＰＨＹアドレスの指定に基づいて優先クラス別送信キュー１１，１２のいずれかへ送る。
【００２１】
このように、外部Ｈ／Ｗ１３の優先クラス別送信キュー１１，１２に空きが生じて送信処理が可能な状態になると、当該外部Ｈ／Ｗ１３のＵＴＯＰＩＡレベル２スレーブ制御部８は、ネットワークプロセッサ６からのポーリングに応じてＡＴＭセルの転送許可を発し、ネットワークプロセッサ６から送られてくるＡＴＭセルをＰＨＹアドレスに基づいて優先クラス別送信キュー１１または優先クラス別送信キュー１２へ格納する。なお、ここでは説明を簡単にするため、優先クラスが二つのもので、優先クラス別送信キュー１１に格納するＡＴＭセルはＰＨＹアドレスが＃１のもの、また優先クラス別送信キュー１２に格納するＡＴＭセルはＰＨＹアドレスが＃２のものを図２に例示したが、優先クラスの数が二つに限定されるものでもなく、またＰＨＹアドレスも２種類に限定されるものでもない。
【００２２】
外部Ｈ／Ｗ１３の優先送信制御部９は、重み付きのラウンドロビン回路等により、優先クラス別送信キュー１１，１２に格納されている各ＡＴＭセルの送信順序を決定し、各優先クラス別送信キュー１１，１２から対応するＡＴＭセルを読み出して多重化部１０へ転送する。
【００２３】
図３は、実施の形態１による優先制御装置に備えられる優先送信制御部の構成を示すブロック図である。図示したものは優先送信制御部９の一構成例で、優先クラス「１」の送信キューである、例えば図２に示した優先クラス別送信キュー１１に格納されていたＡＴＭセルを整え、転送速度などを調整するシェーピング回路２０と、優先クラス「２」の送信キューである例えば優先クラス別送信キュー１２に格納されていたＡＴＭセルを整え、転送速度などを調整するシェーピング回路２１と、例えば優先クラス別送信キュー１１に蓄積されているＡＴＭセルの数をカウントするカウンタ２２と、例えば優先クラス別送信キュー１２に蓄積されているＡＴＭセル数をカウントするカウンタ２３と、これらの各シェーピング回路２０，２１やカウンタ２２，２３の出力に基づいて各ＡＴＭセルに重みを付ける重み付きラウンドロビン回路等から成る送信競合回路２４によって構成され、各優先クラス別送信キュー１１，１２から送出される各ＡＴＭセルの優先順位を決定して送信順序を制御する。
【００２４】
多重化部１０は、優先送信制御部９の制御により、当該優先送信制御部９から送られてくる各ＡＴＭセルを多重化してＡＴＭ専用線へ送出する。また、必要であれば優先クラス別送信キュー１１，１２から優先送信制御部９が読み出したＡＴＭセルのＡＴＭヘッダを変換し、同一ＶＰやＶＣに多重してＷＡＮへ、例えば図示したようにＡＴＭ−ＰＨＹへ送信するようにしてもよい。
【００２５】
以上のように、実施の形態１によれば、ネットワークプロセッサ６と外部Ｈ／Ｗ１３に分離して構成し、ネットワークプロセッサ６では送信データの優先処理を抑制し、外部Ｈ／Ｗ１３で各送信データの優先処理を所定の回路によって行うようにしたので、各優先クラス別送信キュー１１，１２のオーバフローを防ぐことができ、また優先制御に使用する優先クラス別送信キュー１１，１２のバッファ容量を抑制することができるという効果がある。
【００２６】
また、外部Ｈ／Ｗ１３よって優先送信制御を行うことにより、送信データのスループットの向上を低コストで図れるという効果がある。
【００２７】
実施の形態２．
図４は、この発明の実施の形態２による優先制御装置の構成を示すブロック図である。図２に示したものと同一あるいは相当する部分に同じ符号を使用し、その説明を省略する。図４に示した外部Ｈ／Ｗ１３は、図２に示した優先クラス別送信キュー１１，１２に代えてタイミング調整用バッファ１４を備えたものである。このタイミング調整用バッファ１４の動作状況はキュー管理部７によって監視・管理がなされる。
【００２８】
また、外部Ｈ／Ｗ１３の優先送信制御部９は、図２に示したものと異なり、ＵＴＯＰＩＡレベル２スレーブ制御部８を制御してネットワークプロセッサ６と通信を行い、所望のＡＴＭセルの送信処理を行わせる。なお、図４に示した優先送信制御部９は、図３に示したものから優先クラス別送信キューに格納されるＡＴＭセルをカウントするカウンタ２２，２３を除いて構成されたもので、例えば、シェーピング回路２０，２１の出力から各優先クラスのＡＴＭセルの転送速度などを認識して送信競合回路２４が、どの優先クラスのＡＴＭセルを次に送信させるかを決定する。
【００２９】
次に、動作について説明する。
図４に示した優先制御装置は、ネットワークプロセッサ６がＬＡＮからイーサフレームを入力してパケットフィルタリング制御部１、ルーティング制御部２による処理を行い、共有バッファ３に優先クラス別にイーサフレームを格納するまでの動作処理は、実施の形態１で説明したものと同様で、ここでは、その説明を省略する。ネットワークプロセッサ６の共有バッファ３に、それぞれ優先クラス別にイーサフレームが格納されているとき、外部Ｈ／Ｗ１３の優先送信制御部９は、適宜、優先クラスの送信許可をＵＴＯＰＩＡレベル２スレーブ制御部８へ送る。
【００３０】
ＵＴＯＰＩＡレベル２スレーブ制御部８は、キュー管理部７にタイミング調整用バッファ１４が正常に動作処理していることを確認した後、ネットワークプロセッサ６のＵＴＯＰＩＡレベル２マスタ制御部５へ、優先送信制御部９により送信を許可された優先クラスに割り振られたＰＨＹアドレスに対して、ＴＸＣＬＡＶ信号をアサートし、ＵＴＯＰＩＡレベル２マスタ制御部５へ送信許可を伝える。
【００３１】
ネットワークプロセッサ６のＵＴＯＰＩＡレベル２マスタ制御部５は、受信したＴＸＣＬＡＶ信号に示されたＰＨＹアドレスに該当する優先クラスのイーサフレームを共有バッファ３から読み出し、ＡＴＭセル化制御部４へ入力させてＡＴＭセルに変換させる。このＡＴＭセルは、外部Ｈ／Ｗ１３へ送られてタイミング調整用バッファ１４へ格納される。タイミング調整用バッファ１４は、適宜、多重化部１０の処理に障害が生じないようにタイミングを調整しながら、前述のようにＴＸＣＬＡＶ信号にてアサートされたＰＨＹアドレスのＡＴＭセルを多重化部１０へ出力する。多重化部１０は、ＡＴＭ−ＰＨＹへ送出するタイミングを計ってタイミング調整用バッファ１４からＡＴＭセルを読み出す。このとき、必要に応じてＡＴＭヘッダを変換し、同一ＶＰやＶＣに多重させて送信するようにしてもよい。このように、外部Ｈ／Ｗ１３の優先送信制御部９が、送信を許可する優先クラスのＰＨＹアドレスを指定し、当該指定されたＰＨＹアドレスに対応するＡＴＭセルを生成させて、このＡＴＭセルの出力タイミングをタイミング調整用バッファ１４が調整することから、外部Ｈ／Ｗ１３は、タイミング調整用バッファ１４を一つ備えるだけでも前述のように動作することができる。
【００３２】
以上のように、実施の形態２によれば、外部Ｈ／Ｗ１３にタイミング調整用バッファ１４を備え、ＵＴＯＰＩＡレベル２スレーブ制御部８が優先送信制御部９から送信許可を取得したときＰＨＹアドレスを指定したＴＸＣＬＡＶ信号をネットワークプロセッサ６のＵＴＯＰＩＡレベル２マスタ制御部５へ送るようにしたので、外部Ｈ／Ｗ１３に優先クラス毎の送信キューを備える必要がなくなり、優先制御装置に備えるバッファ総量をさらに削減することできるという効果がある。
【００３３】
実施の形態３．
図５は、この発明の実施の形態３による優先制御装置の構成を示すブロック図である。図２または図４に示したものと同一あるいは相当する部分に同じ符号を使用し、その説明を省略する。図５に示した優先制御装置は、外部Ｈ／Ｗ１３にＵＴＯＰＩＡレベル２マスタ制御部（マスタ制御手段）１５を備え、またネットワークプロセッサ６にＵＴＯＰＩＡレベル２スレーブ制御部（スレーブ制御手段）１６を備えたもので、その他は図４に示したものと同様に構成される。
【００３４】
次に、動作について説明する。
図４に示した優先制御回路は、優先送信制御部９に共有バッファ３のバッファリング状態が報知されないことから、送信を許可した優先クラスのイーサフレームが共有バッファ３に格納されていない場合が生じ、スループットの低下を招くことが考えられる。そこで、図５に示す実施の形態３による優先制御装置は、外部Ｈ／Ｗ１３でマスタ制御を行い、またネットワークプロセッサ６でスレーブ制御を行うように構成し、マスタ制御においてネットワークプロセッサ６のバッファリング状態が検出できるようにしている。即ち、このネットワークプロセッサ６は、ＵＴＯＰＩＡレベル２スレーブ制御をサポートするものである。ネットワークプロセッサ６がＬＡＮからイーサフレームを入力してパケットフィルタリング制御部１、ルーティング制御部２による処理を行い、共有バッファ３へ優先クラス別にイーサフレームを格納する動作処理は、実施の形態１で説明したものと同様で、ここでは、その詳細な動作説明を省略する。
【００３５】
ネットワークプロセッサ６のＵＴＯＰＩＡレベル２スレーブ制御部１６は、ルーティング制御部２から出力されたイーサフレームを優先クラス別に共有バッファ３へ格納させ、バッファリング状態を監視する。このようにＵＴＯＰＩＡレベル２スレーブ制御部１６が共有バッファ３のバッファリング状態を監視しているとき、外部Ｈ／Ｗ１３のＵＴＯＰＩＡレベル２マスタ制御部１５は、各優先クラス毎に割り振られるＰＨＹアドレスをアサートさせたＴＸＡＤＲ信号をＵＴＯＰＩＡレベル２スレーブ制御部１６へ送信する。
【００３６】
ＵＴＯＰＩＡレベル２スレーブ制御部１６は、ＰＨＹアドレスがアサートされたＴＸＡＤＲ信号を受信して、バッファリング状態の監視結果から当該ＰＨＹアドレスが割り振られる優先クラスのイーサフレームのバッファリング状態、即ち、該当するイーサフレームの有無を検出し、ＴＸＣＬＡＶ信号を用いてＵＴＯＰＩＡレベル２マスタ制御部１５へ伝える。
【００３７】
ＵＴＯＰＩＡレベル２マスタ制御部１５は、このようにして所望のＰＨＹアドレスに対応するイーサフレームのバッファリング状態をＴＸＣＬＡＶ信号のポーリングによって検出する。また、このように動作することにより、ＴＸＡＤＲ信号によって指示するＰＨＹアドレスを適宜変更することにより、全ての優先クラスについて、対応するイーサフレームのバッファリング状態を検出することができる。
【００３８】
優先送信制御部９は、ＵＴＯＰＩＡレベル２マスタ制御部５から優先クラス毎のバッファリング状態を取得し、このバッファリング状態を送信許可条件に加味して次に送信を許可する優先クラスを決定する。その後、決定した優先クラスの送信許可をＵＴＯＰＩＡレベル２マスタ制御部５へ指示する。
【００３９】
ＵＴＯＰＩＡレベル２マスタ制御部１５は、キュー管理部７にタイミング調整用バッファ１４が正常に動作処理していることを確認した後、ＴＸＡＤＲ信号をアサートして優先送信制御部９によって送信が許可された優先クラスに割り振られたＰＨＹアドレスを指定し、ＴＸＥＮＢ信号をアサートしてＵＴＯＰＩＡレベル２スレーブ制御部１６へ送信許可を伝える。
【００４０】
ＵＴＯＰＩＡレベル２スレーブ制御部１６は、ＴＸＥＮＢ信号を受信するとＴＸＡＤＲ信号が示すＰＨＹアドレスに対応する優先クラスのイーサフレームを共有バッファ３から読み出して、ＡＴＭセル化制御部４へ入力させてＡＴＭセルを生成させる。このＡＴＭセルは、実施の形態２で説明したようにタイミング調整用バッファ１４へ入力され、多重化部１０がＡＴＭ−ＰＨＹへ送出するタイミングを計ってタイミング調整用バッファ１４から読み出される。このとき、必要に応じてＡＴＭヘッダを変換し、同一ＶＰやＶＣに多重させてＷＡＮへ送信するようにしてもよい。
【００４１】
以上のように、実施の形態３によれば、外部Ｈ／Ｗ１３にＵＴＯＰＩＡレベル２マスタ制御部１５を備え、ネットワークプロセッサ６にＵＴＯＰＩＡレベル２スレーブ制御部１６を備え、ＵＴＯＰＩＡレベル２マスタ制御部１５がネットワークプロセッサ６の共有バッファ３のバッファリング状態を検出し、優先送信制御部９が送信許可条件にバッファリング状態を加味して送信許可を決定するようにしたので、送信処理が確実に行われるようになり、送信処理のスループットの低下を防ぐことができるという効果がある。
【図面の簡単な説明】
【００４２】
【図１】優先制御装置を用いたルータやブリッジによって構成された通信網を示す説明図である。
【図２】この発明の実施の形態１による優先制御装置の構成を示すブロック図である。
【図３】実施の形態１による優先制御装置に備えられる優先送信制御部の構成を示すブロック図である。
【図４】この発明の実施の形態２による優先制御装置の構成を示すブロック図である。
【図５】この発明の実施の形態３による優先制御装置の構成を示すブロック図である。
【符号の説明】
【００４３】
１  パケットフィルタリング制御部、２  ルーティング制御部、３  共有バッファ、４  ＡＴＭセル化制御部（ＡＴＭセル化手段）、５  ＵＴＯＰＩＡレベル２マスタ制御部（マスタ制御手段）、６  ネットワークプロセッサ、７  キュー管理部、８  ＵＴＯＰＩＡレベル２スレーブ制御部（スレーブ制御手段）、９  優先送信制御部（優先送信制御手段）、１０  多重化部、１１，１２  優先クラス別送信キュー、１３  外部Ｈ／Ｗ（外部ハードウェア）、１４  タイミング調整用バッファ、１５  ＵＴＯＰＩＡレベル２マスタ制御部（マスタ制御手段）、１６  ＵＴＯＰＩＡレベル２スレーブ制御部（スレーブ制御手段）、２０，２１  シェーピング回路、２２，２３  カウンタ、２４  送信競合回路。
【図１】
2005064724.tif 000003
【図２】
2005064724.tif 000004
【図３】
2005064724.tif 000005
【図４】
2005064724.tif 000006
【図５】
2005064724.tif 000007