(57)【要約】【課題】大きなインピーダンス変成比を得るために回路段数を増加した場合においても、可変キャパシタの取るべき値を容易に求めることができ、かつ広帯域にわたり動作周波数を変化させた場合でも、インピーダンス変成比を常に一定に保つことのできる周波数可変インピーダンス整合回路を得る。【解決手段】固定長の伝送線路の両端に同一特性を有する一対の可変キャパシタを接続した回路、あるいは固定長の伝送線路の中間点に一個の可変キャパシタを接続した回路を単位回路とし、それぞれの伝送線路の固定長を同一とした単位回路を偶数個縦続接続する。これにより、大きなインピーダンス変成比を得るために縦続接続する単位回路の段数を増加した場合においても可変キャパシタの取るべき値を容易に求めることができ、かつ広帯域にわたり動作周波数を変化させた場合でもインピーダンス変成比を常に一定に保つことができる。【選択図】図１
2005333616.tif 000002
【特許請求の範囲】
【請求項１】
同一特性を有する一対の容量可変キャパシタンス素子のそれぞれを、固定長を有する伝送線路の両端と地導体との間に接続してなる単位回路を偶数個備え、
前記単位回路のそれぞれの伝送線路の固定長を同一とし、前記伝送線路を直流阻止用のキャパシタを介して縦続接続したことを特徴とする周波数可変インピーダンス整合回路。
【請求項２】
一個の可変キャパシタンス素子を、固定長を有する伝送線路の中心点と地導体との間に接続してなる単位回路を偶数個備え、
前記単位回路のそれぞれの伝送線路の固定長を同一とし、前記伝送線路を直流阻止用のキャパシタを介して縦続接続したことを特徴とする周波数可変インピーダンス整合回路。
【請求項３】
請求項１または２に記載の周波数可変インピーダンス整合回路において、
前記可変容量キャパシタンス素子に固定容量インダクタンス素子を並列に接続したことを特徴とする周波数可変インピーダンス整合回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンテナや増幅器などの各種受動、能動回路に適用可能であり、動作周波数を変化させることのできるインピーダンス整合回路に関するものである。
【背景技術】
【０００２】
従来の周波数可変インピーダンス整合回路は、容量固定インダクタンス素子（以下、固定インダクタと呼ぶ）の両端に２つの異なる容量可変キャパシタンス素子（以下、可変キャパシタと呼ぶ）が接続されたπ形回路が用いられていた（例えば、特許文献１参照）。固定インダクタのインダクタンスをＬ、それぞれの可変キャパシタをＣ１、Ｃ２、そして負荷側および信号源側のインピーダンスをそれぞれ実数値ＺＬ、Ｚ０とすると、動作周波数ωにおける整合条件として、可変キャパシタＣ１、Ｃ２の設定値は、下式（１）、（２）で与えられる。
【０００３】
【数１】
2005333616.tif 000003
【０００４】
したがって、上式（１）、（２）に基づいて可変キャパシタの値を設定することで、周波数可変インピーダンス整合回路を得ることができる。
【０００５】
【特許文献１】特開平９−３０７３３１号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来技術には次のような課題があった。インピーダンス整合回路は、一般に、その段数を増加させることにより整合損を劣化させることなくインピーダンス変成比を大きくすることができる。したがって、π形整合回路により所望のインピーダンス変成比が得られない場合は、さらにそのπ形整合回路の段数を増加させることになる。しかし、その場合、可変キャパシタが取るべき値を上式（１）、（２）で示したような閉じた形で与えることが困難となる。これにより、キャパシタの制御回路の構成法が不明となるかあるいは極めて複雑化してしまうという問題があった。
【０００７】
本発明は上述のような課題を解決するためになされたもので、大きなインピーダンス変成比を得るために回路段数を増加した場合においても、可変キャパシタの取るべき値を容易に求めることができ、かつ広帯域にわたり動作周波数を変化させた場合でも、インピーダンス変成比を常に一定に保つことのできる周波数可変インピーダンス整合回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る周波数可変インピーダンス整合回路は、同一特性を有する一対の容量可変キャパシタンス素子のそれぞれを、固定長を有する伝送線路の両端と地導体との間に接続してなる単位回路を偶数個備え、単位回路のそれぞれの伝送線路の固定長を同一とし、伝送線路を直流阻止用のキャパシタを介して縦続接続したものである。
【０００９】
また、本発明に係る周波数可変インピーダンス整合回路は、一個の可変キャパシタンス素子を、固定長を有する伝送線路の中心点と地導体との間に接続してなる単位回路を偶数個備え、単位回路のそれぞれの伝送線路の固定長を同一とし、伝送線路を直流阻止用のキャパシタを介して縦続接続したものである。
【発明の効果】
【００１０】
本発明の周波数可変インピーダンス整合回路によれば、固定長の伝送線路の両端に同一特性を有する一対の可変キャパシタを接続した回路、あるいは固定長の伝送線路の中間点に一個の可変キャパシタを接続した回路を単位回路とし、それぞれの伝送線路の固定長を同一とした単位回路を偶数個縦続接続することにより、大きなインピーダンス変成比を得るために縦続接続する単位回路の段数を増加した場合においても、可変キャパシタの取るべき値を容易に求めることができ、かつ広帯域にわたり動作周波数を変化させた場合でも、インピーダンス変成比を常に一定に保つことのできる周波数可変インピーダンス整合回路を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の周波数可変インピーダンス整合回路の好適な実施の形態につき図面を用いて説明する。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１における周波数可変インピーダンス整合回路の構成図である。誘電体基板１０の上に、特性インピーダンスの異なるマイクロストリップ線路１１ａ、１１ｂが構成されている。マイクロストリップ線路１１ａの両端には、それぞれ同一の特性を有するバラクタダイオード１２ａが接続されている。同様に、マイクロストリップ線路１１ｂの両端には、それぞれ同一の特性を有するバラクタダイオード１２ｂが接続されている。
【００１３】
さらに、マイクロストリップ線路１１ａとマイクロストリップ線路１１ｂは、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタ１３を介して従属接続されている。このＭＩＭキャパシタ１３は、バラクタダイオード１２ａ及びバラクタダイオード１２ｂのそれぞれの制御用バイアス電圧を分離するための直流阻止用キャパシタである。
【００１４】
次に、図１のような構成を有する周波数可変インピーダンス整合回路の動作について説明する。図２は、本発明の実施の形態１における周波数可変インピーダンス整合回路の等価回路図である。マイクロストリップ線路１１ａ側の等価回路は、特性インピーダンスＺ１を有する伝送線路と、その両端に接続された可変キャパシタＣ１を有する２つの可変容量素子として表すことができる。同様に、マイクロストリップ線路１１ｂ側の等価回路は、特性インピーダンスＺ２を有する伝送線路と、その両端に接続された可変キャパシタＣ２を有する２つの可変容量素子として表すことができる。
【００１５】
それぞれの伝送線路の電気長θが互いに同一であり、そのときの線路の遅延時間をτとすると、動作周波数ωにおける電気長θは、下式（３）で表される。
【００１６】
【数２】
2005333616.tif 000004
【００１７】
ここで、それぞれの可変キャパシタＣ１、Ｃ２について下式（４）が成立するものとする。
【００１８】
【数３】
2005333616.tif 000005
【００１９】
上式（４）の関係を有するときは、伝送線路とその両端のキャパシタからなる回路の四端子行列Ｆｉは、下式（５）となる。
【００２０】
【数４】
2005333616.tif 000006
【００２１】
また、インピーダンス変成器として知られているＫインバータ回路の四端子行列ＦＫは、下式（６）となる。
【００２２】
【数５】
2005333616.tif 000007
【００２３】
ここで、式（５）と式（６）とを比較すると、下式（７）の関係のもとで、両式は同一となる。
【００２４】
【数６】
2005333616.tif 000008
【００２５】
図３は、本発明の実施の形態１におけるＫインバータによる等価回路図であり、図２に示した等価回路は、式（７）の関係から、図３に示すような２つの周波数可変ＫインバータＫ１，Ｋ２の縦続接続と等価となる。
【００２６】
一般に、Ｋインバータは、単独でインピーダンス整合回路として用いることができる。しかし、本実施の形態１のＫインバータを単独で用いる場合には、式（７）からわかるように、Ｋｉの値が動作周波数ωによって変化するため、周波数によらずほぼ一定値の負荷インピーダンスＺＬとなる負荷に対しては、整合回路として適用できない。
【００２７】
これに対して、図３に示すように、本実施の形態１のＫインバータを縦続接続して用いる場合には、この整合回路に負荷インピーダンスＺＬが接続された場合の入力インピーダンスＺｉｎは式（７）の関係から、下式（８）となる。
【００２８】
【数７】
2005333616.tif 000009
【００２９】
したがって、式（８）においては動作周波数ωが含まれておらず、負荷インピーダンスＺＬと入力インピーダンスＺｉｎとの関係に周波数依存性が無いことがわかる。したがって本実施の形態１は、比較的単純な式（４）に基づき各可変キャパシタＣ１、Ｃ２の値を設定することで、任意の動作周波数ωにおいて常に一定のインピーダンス変成比（Ｚ１／Ｚ２）２を得ることができる。
【００３０】
また、多段化したときの例として、図２に示した縦続接続段数が２段の回路を４段とし、特性インピーダンスＺ１〜Ｚ４の伝送線路を用いた場合の入力インピーダンスを考える。２段の回路に対する式（８）と同様にして、４段の回路に対する負荷インピーダンスＺＬと入力インピーダンスＺｉｎとの関係は、下式（９）で表すことができる。
【００３１】
【数８】
2005333616.tif 000010
【００３２】
したがって、例えば、Ｚ１＝Ｚ３、Ｚ２＝Ｚ４の場合を考えると、式（８）の２段の回路の場合に比べてその２乗分だけインピーダンス変成比を大きくすることができる。この場合にも、Ｚ３、Ｚ４の線路に装荷すべきキャパシタンス値は、式（４）により容易に求めることができる。一般に、偶数段のＫインバータを縦続接続する場合に限り、変成比の周波数依存性が無くなることが式（８）または（９）から容易に類推できる。
【００３３】
実施の形態１によれば、固定長の伝送線路の両端に同一特性を有する一対の可変キャパシタを接続した回路を単位回路とし、それぞれの伝送線路の固定長を同一とした単位回路を偶数個縦続接続することにより、大きなインピーダンス変成比を得るために縦続接続する単位回路の段数を増加した場合にも、可変キャパシタの取るべき値を容易に設定することができ、かつ周波数変化時のインピーダンス変成比を常に一定に保つ周波数可変インピーダンス整合回路を実現することができる。
【００３４】
実施の形態２．
図４は、本発明の実施の形態２における周波数可変インピーダンス整合回路の構成図である。誘電体基板３０の上に、特性インピーダンスの異なるマイクロストリップ線路３１ａ、３１ｂが構成されている。マイクロストリップ線路３１ａの中間点には、バラクタダイオード３２ａが接続されている。同様に、マイクロストリップ線路３１ｂの中間点にはバラクタダイオード３２ｂが接続されている。
【００３５】
さらに、マイクロストリップ線路３１ａとマイクロストリップ線路３１ｂは、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタ３３を介して従属接続されている。このＭＩＭキャパシタ３３は、バラクタダイオード３２ａ及びバラクタダイオード３２ｂのそれぞれの制御用バイアス電圧を分離するための直流阻止用キャパシタである。
【００３６】
本構成は、実施の形態１にて示した固定長の伝送線路およびその両端に接続された一対の可変キャパシタからなる回路に代えて、固定長の伝送線路およびその中間点に接続された一個の可変キャパシタからなる回路を用いたものである。
【００３７】
次に、図４のような構成を有する周波数可変インピーダンス整合回路の動作について説明する。図５は、本発明の実施の形態２における周波数可変インピーダンス整合回路の等価回路図である。マイクロストリップ線路３１ａ側の等価回路は、特性インピーダンスＺ１および動作周波数ωにおける電気長θを有する伝送線路と、その中間点に接続された可変キャパシタＣ１１を有する一個の可変容量素子として表すことができる。同様に、マイクロストリップ線路３１ｂ側の等価回路は、特性インピーダンスＺ２および動作周波数ωにおける電気長θを有する伝送線路と、その中間点に接続された可変キャパシタＣ２２を有する一個の可変容量素子として表すことができる。
【００３８】
図５の等価回路に対して、図２に対して行った式（３）〜式（６）と同様の操作を行うことができる。この結果、図５における伝送線路と一個の可変容量素子からなる回路は、下式（１０）のような可変キャパシタＣｉｉ（ｉ＝１、２）を与えることにより、下式（１１）のようなＫ値を有するＫインバータとして動作することがわかる。
【００３９】
【数９】
2005333616.tif 000011
【００４０】
図６は、本発明の実施の形態２におけるＫインバータによる等価回路であり、同回路に負荷インピーダンスＺＬが接続された場合の入力インピーダンスＺｉｎは、実施の形態１における式（８）と全く同一の関係から、下式（１２）により与えられる。
【００４１】
【数１０】
2005333616.tif 000012
【００４２】
したがって、式（１２）においては動作周波数ωが含まれておらず、負荷インピーダンスＺＬと入力インピーダンスＺｉｎとの関係に周波数依存性が無いことがわかる。したがって本実施の形態２は、比較的単純な式（１０）に基づき各可変キャパシタＣ１１、Ｃ２２の値を設定することで、任意の動作周波数ωにおいて常に一定のインピーダンス変成比（Ｚ１／Ｚ２）２を得ることができる。そして、本実施の形態２によれば、実施の形態１と全く等価な周波数可変インピーダンス整合回路を、より少ない個数の可変容量素子により実現することができる。
【００４３】
実施の形態２によれば、固定長の伝送線路の中間点に一個の可変キャパシタを接続した回路を単位回路とし、それぞれの伝送線路の固定長を同一とした単位回路を偶数個縦続接続することにより、大きなインピーダンス変成比を得るために縦続接続する単位回路の段数を増加した場合にも、可変キャパシタの取るべき値を容易に設定することができ、かつ周波数変化時のインピーダンス変成比を常に一定に保つ周波数可変インピーダンス整合回路を実現することができる。
【００４４】
さらに、実施の形態１と全く等価な周波数可変インピーダンス整合回路を、より少ない個数の可変容量素子により実現することができる。
【００４５】
実施の形態３．
実施の形態１および２は、伝送線路と可変キャパシタからなるＫインバータ回路を従属接続した周波数可変インピーダンス整合回路について説明した。実施の形態３は、伝送線路と可変キャパシタからなるＫインバータ回路に、さらに固定インダクタを付加したときの周波数可変インピーダンス整合回路について説明する。
【００４６】
図７は、本発明の実施の形態３における周波数可変インピーダンス整合回路の構成図である。誘電体基板２０の上に、特性インピーダンスの異なるマイクロストリップ線路２１ａ、２１ｂが構成されている。マイクロストリップ線路２１ａの両端には、それぞれ同一の特性を有するバラクタダイオード２２ａが接続されている。同様に、マイクロストリップ線路２１ｂの両端には、それぞれ同一の特性を有するバラクタダイオード２２ｂが接続されている。
【００４７】
さらに、マイクロストリップ線路２１ａとマイクロストリップ線路２１ｂは、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタ２３を介して従属接続されている。このＭＩＭキャパシタ２３は、バラクタダイオード２２ａ及びバラクタダイオード２２ｂのそれぞれの制御用バイアス電圧を分離するための直流阻止用キャパシタである。
【００４８】
さらに、マイクロストリップ線路２１ａの両端には、それぞれ、直流阻止用のＭＩＭキャパシタ２４、マイクロストリップ線路２５、そして電気的短絡用のバイアホール２６が接続されており、これらは先端短絡スタブを構成し、インダクタとして機能する。
【００４９】
次に、図７のような構成を有する周波数可変インピーダンス整合回路の動作について説明する。可変キャパシタの容量値をＣ１、付加するインダクタンスをＬとすると、それらを合わせた回路のアドミタンスは、下式（１３）となる。
【００５０】
【数１１】
2005333616.tif 000013
【００５１】
したがって、容量値Ｃ‘１＝（Ｃ１−１／ω２Ｌ）のキャパシタと見なすことができる。このＣ‘１の値を、式（４）を満たすように設定することにより、実施の形態１と同様の動作を呈することとなる。さらに、インダクタは、低域阻止特性を有する素子となるため、本実施の形態３の回路の通過特性は、低域の通過量を減少させることが可能となり、急峻な周波数選択性を実現することが可能となる。
【００５２】
図８は、本発明における周波数可変インピーダンス整合回路の通過特性を表した図である。破線で示したものがインダクタがない場合であり、実施の形態１の周波数可変インピーダンス整合回路に相当する。これに対して、実線で示したものがインダクタがある場合であり、実施の形態３の周波数可変インピーダンス整合回路に相当する。
【００５３】
同じ動作周波数ωに対して、実線で示されたインダクタありの通過特性が、破線で示されたインダクタなしの通過特性よりも急峻な周波数選択性を有している。
【００５４】
実施の形態３によれば、固定長の伝送線路の両端に同一値の可変キャパシタを接続した回路を単位回路とし、それぞれの伝送線路の固定長を同一とした単位回路を偶数個縦続接続するとともに、可変キャパシタに固定インダクタを付加することにより、大きなインピーダンス変成比を得るために縦続接続する単位回路の段数を増加した場合にも、可変キャパシタの取るべき値を容易に設定することができ、かつ周波数変化時のインピーダンス変成比を常に一定に保ちつつ広帯域にわたり整合周波数を変化でき、さらに周波数選択性に優れた周波数可変インピーダンス整合回路を実現することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１における周波数可変インピーダンス整合回路の構成図である。
【図２】本発明の実施の形態１における周波数可変インピーダンス整合回路の等価回路図である。
【図３】本発明の実施の形態１におけるＫインバータによる等価回路図である。
【図４】本発明の実施の形態２における周波数可変インピーダンス整合回路の構成図である。
【図５】本発明の実施の形態２における周波数可変インピーダンス整合回路の等価回路図である。
【図６】本発明の実施の形態２におけるＫインバータによる等価回路図である。
【図７】本発明の実施の形態３における周波数可変インピーダンス整合回路の構成図である。
【図８】本発明における周波数可変インピーダンス整合回路の通過特性を表した図である。
【符号の説明】
【００５６】
１０  誘電体基板、１１ａ、１１ｂ  マイクロストリップ線路、１２ａ、１２ｂ  バラクタダイオード、１３  ＭＩＭキャパシタ、２０  誘電体基板、２１ａ、２１ｂ  マイクロストリップ線路、２２ａ、２２ｂ  バラクタダイオード、２３、２４  ＭＩＭキャパシタ、２５  マイクロストリップ線路、２６  バイアホール、３０  誘電体基板、３１ａ、３１ｂ  マイクロストリップ線路、３２ａ、３２ｂ  バラクタダイオード、３３  ＭＩＭキャパシタ。
【図１】
2005333616.tif 000014
【図２】
2005333616.tif 000015
【図３】
2005333616.tif 000016
【図４】
2005333616.tif 000017
【図５】
2005333616.tif 000018
【図６】
2005333616.tif 000019
【図７】
2005333616.tif 000020
【図８】
2005333616.tif 000021