(57)【要約】【課題】  本発明は小型化が可能で製造工程の簡素化により費用節減が図れるウェーハレベルパッケージのFBAR素子及びその製造方法を提供する。【解決手段】  本発明による素子は、所定の大きさの基板；前記基板の中央部に所定のエアギャップを置いて形成され外部から印加される電気信号に対応して共振機能を行う素子機能部;前記基板の上面上にその縁とほぼ接して形成され前記素子機能部と電気的に連結される多数の外部電極；及び、前記多数の外部電極を除いた全領域をカバーすべく前記基板の上部に接合されカバーとして機能するキャップから成る。【選択図】図2
2005094728.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハレベルパッケージ工程によりパッケージングされたFBAR素子において、
所定の大きさの基板；
前記基板の中央部に所定のエアギャップを置いて形成され外部から印加される電気信号に対応して共振機能を行う素子機能部；
前記基板の上面上にその縁とほぼ接して形成され前記素子機能部と電気的に連結される複数の外部電極；及び
前記複数の外部電極を除く全領域をカバーするよう前記基板の上部に接合されカバーとして機能するキャップ；
を備えることを特徴とするウェーハレベルパッケージのFBAR素子。
【請求項２】
前記素子機能部は、エアギャップを通して基板と接する圧電層と、入出力及び接地用に夫々機能するよう前記圧電層と接して形成される複数の内部電極とを含むことを特徴とする請求項1に記載のウェーハレベルパッケージのFBAR素子。
【請求項３】
前記キャップと基板とは絶縁性中間媒介物を中間に介在させて接合することを特徴とする請求項1に記載のウェーハレベルパッケージのFBAR素子。
【請求項４】
前記キャップは、
前記複数の素子機能部が内部に位置するようになる所定の大きさのキャビティが下部に形成され、縁部分には前記複数の外部電極が外部に露出するよう凹部が形成されることを特徴とする請求項1に記載のウェーハレベルパッケージのFBAR素子。
【請求項５】
前記複数の外部電極は前記素子機能部の複数の内部電極と夫々一対一で電気的に連結されることを特徴とする請求項2に記載のウェーハレベルパッケージのFBAR素子。
【請求項６】
前記複数の外部電極は夫々対応する複数の内部電極と一体に形成されることを特徴とする請求項2に記載のウェーハレベルパッケージのFBAR素子。
【請求項７】
第1ウェーハの上部に所定の間隔を置いて複数の素子機能部を形成する段階；
前記第1ウェーハ上部の複数の素子機能部同士の間の中央を基準に夫々左右に所定の長さ離して隣接した素子機能部と電気的に連結される複数の外部電極を形成する段階；
第2ウェーハの下部に前記第1ウェーハの素子機能部と夫々対応するよう所定の間隔で複数のキャビティを形成する段階；
前記第2ウェーハに前記複数キャビティの中央を基準に左右に所定の長さ離して、複数の貫通部を形成する段階；
前記複数の素子機能部と複数のキャビティ、複数の外部電極と複数の貫通部が夫々垂直に配置されるよう前記形成された第1ウェーハの上面と第2ウェーハの下面とを接合する段階；及び、
前記接合された第1ウェーハと第2ウェーハを前記貫通部の中心を基準に切断する段階、
を備え複数の外部電極が基板上に形成されることを特徴とするウェーハレベルパッケージのFBAR素子の製造方法。
【請求項８】
前記複数の素子機能部の形成段階は、
所定の大きさの第1ウェーハを1つ以上の行と列とに分け、分かれた各区域別に音響学的反射領域を得るべく所定の面積の犠牲層を同時に形成する段階；
前記犠牲層の上に伝導性材料を塗布して複数の下部電極を形成する段階；
前記第1ウェーハ及び前記下部電極の上に圧電材料を塗布して複数の圧電層を形成する段階；
前記複数の圧電層の位置に伝導性材料を塗布して複数の上部電極を形成する段階；及び、
前記犠牲層を除去して音響学的反射が行われるエアギャップを形成する段階を備えることを特徴とする請求項7に記載のウェーハレベルパッケージのFBAR素子の製造方法。
【請求項９】
前記形成段階は、
絶縁性接合物質、ガラスフリットを含む絶縁性中間媒介物を用いて第1ウェーハと第2ウェーハとを接合させることを特徴とする請求項7に記載のウェーハレベルパッケージのFBAR素子の製造方法。
【請求項１０】
上部電極及び前記下部電極の形成時、対応する外部電極の形成は同時に行われることを特徴とする請求項8に記載のウェーハレベルパッケージのFBAR素子の製造方法。
【請求項１１】
上部電極及び前記下部電極と対応する外部電極は一体に形成されることを特徴とする請求項8に記載のウェーハレベルパッケージのFBAR素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜型体積弾性共振器(Film Bulk Acoustic Resonator、以下FBARという)に関するもので、より詳しくは小型化が可能で製造工程の簡素化により費用節減が図れるウェーハレベルパッケージのFBAR素子の製造方法に関するものである。
【背景技術】
【０００２】
最近通信産業の発達により無線通信用製品は漸次小型化、高品質化及び多機能化しており、こうした傾向に伴い無線通信製品の部品に対して小型化及び高品質化が切実に要求されており、これに応じてチップ形態の部品が常用化されている。
【０００３】
とりわけ、無線通信用製品には電圧制御発振器(VCO)、フィルター、デュープレクサなどが必需的に用いられるが、こうした素子の基本構成部品である共振器の場合、圧電特性により共振を誘発させるもので薄膜形態から成り集積化が有利で特性に優れたFBARの開発が進んでいる。
【０００４】
前記FBARは普通ウェーハ上に圧電層を蒸着などにより形成し、前記圧電層の上下部には圧電層に電気を与え振動させるための上下部電極を形成し、さらに前記圧電層における共振特性を向上させるべく圧電層の下部には所定のエアギャップを形成し、前記形成された圧電層及び上下部電極を保護すべくパッケージングする工程を通して製造される。この際、パッケージ工程は工程を単純化させ量産を容易にし、小型化を図るためにウェーハレベルパッケージ(Wafer level package、以下WLPという)技術を利用しもする。前記WLP技術は上部パッケージの役目を果たすキャップウェーハ(cap wafer)と下部パッケージ及び素子の機能を果たす基板ウェーハ(substrate wafer)とを接合し素子の製造及びパッケージングを一度で済ませる技術である。こうしたWLP技術により製造されたFBAR素子は多機能化により外部端子の数あるいは機能が多様化するのに比してパッケージの大きさは縮減する為、外部に形成される外部端子の形態と大きさ及び位置に対する設計が最大の問題となる。
【０００５】
図1A及び図1BはWLP技術により製造された従来のFBARの構造を示した上面図及び側断面図である。
【０００６】
図1Aに示したFBARは、エアギャップ(11a)、下部電極(11b)、圧電層(11c)、及び上部電極(11d)が形成されている基板(11)の上部に、回路部が位置する部分に空洞(12a)が形成されており上下部電極(11d、11b)に対応する位置に貫通孔が形成されたウェーハから成るキャップ(12)を接合し、前記キャップ(12)の外部面に外部電極(13)をプリンティング技法により印刷しながら、前記貫通孔をプリンティングメタルで充填し、基板(11)上の上下部電極(11d、11b)と外部電極(13)とを電気的に連結して構成する。
【０００７】
この場合、外部電極(13)を形成するためには外部端子用金属電極をプリンティングする工程が必要で、さらにキャップ(12)上に前記基板(11)上の上下部電極(11d、11b)を外部電極(13)と連結すべく貫通孔を加工しなければならないので、キャップ用ウェーハの設計時かなりの制約を受けるようになる。
【０００８】
次いで、図1Bに示したFBARは、エアギャップ(11a)、下部電極(11b)、圧電層(11c)、及び上部電極(11d)が形成されている基板(11)の上部に、回路部が位置する部分に空洞(15a)が形成されており上下部電極(11d、11b)に対応する位置に貫通孔(16a)が形成されたウェーハから成るキャップ(15)を接合し、フォトレジスター(PR)あるいは金属、ガラス材質のマスクで端子が形成された部分を除く残りの部分を覆った後、金属蒸着工程を行い、前記貫通孔(16a)の内部面とそれに連結されたキャップ(15)の上部の所定領域に金属膜により前記基板(11)の上下部電極(11d、11b)と外部電極(16)とを電気的に連結して構成する。
【０００９】
この場合、先述したように、外部電極を形成するための貫通孔を形成する工程と金属蒸着工程が必要で、前記貫通孔によりキャップウェーハの設計時にかなり制約を受けることになる。
【００１０】
以上、従来のFBAR構造は小型化に最も有効な方法として用いられているが、説明したように、プリンティングや金属蒸着及び貫通孔の加工により工程が複雑で、設計上の制約が多いので、量産においてマージンが確保し難く、高費用を招くとの問題があった。
【００１１】
さらに、商用化した製品において外部端子数を増加させる技術的必要が生じる場合、フォトリソグラフィー(photolithography)技術を適用しなければならず、相応の費用負担が増加するとの問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は上述した従来の問題点を解決すべく案出されたもので、その目的は小型化が可能で製造工程の簡素化により費用節減が図れるウェーハレベルパッケージのFBAR素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上述した目的を成し遂げるための手段として、本発明はウェーハレベルパッケージ工程によりパッケージングされたFBAR素子において、所定の大きさの基板；前記基板の中央部に所定のエアギャップを置いて形成され外部から印加される電気信号に対応して共振機能を行う素子機能部；前記基板の上面にその縁とほぼ接するよう形成され前記素子機能部と電気的に連結される多数の外部電極；及び、前記多数の外部電極を除く全領域をカバーすべく前記基板の上部に接合されカバーとして機能するキャップから成ることを特徴とする。
【００１４】
本発明において、前記素子機能部は、エアギャップを通して基板と接する圧電層と、入出力及び接地用に夫々機能するよう前記圧電層と接して形成される多数の内部電極とを含んで成ることができる。
【００１５】
また、本発明において、前記キャップと基板は絶縁性接合物質、ガラスフリットを含む絶縁性中間媒介物を介在させ接合されることが好ましい。
【００１６】
また、本発明によるFBAR素子において、前記キャップは、前記多数の素子機能部が内部に位置するようになる所定の大きさのキャビティが下部に形成され、その縁部分には前記多数の外部電極が外部に露出するよう凹部が形成されることを特徴とする。
【００１７】
また、本発明によるFBAR素子において、前記多数の外部電極は前記素子機能部の多数の内部電極と夫々一対一で電気的に連結され、より好ましくは前記多数の外部電極は夫々対応する多数の内部電極と一体に形成されることを特徴とする。
【００１８】
さらに、本発明は第1ウェーハの上部に所定の間隔を置いて多数の素子機能部を形成する段階；前記第1ウェーハ上部の多数素子機能部同士の間の中央を基準に夫々左右に所定の長さ離して隣接した素子機能部と電気的に連結される多数の外部電極を形成する段階；第2ウェーハの下部に前記第1ウェーハの素子機能部と夫々対応するよう所定の間隔で多数のキャビティを形成する段階；前記第2ウェーハに前記多数のキャビティの中央を基準に左右に所定長さを設定し、多数の貫通部を形成する段階；前記多数の素子機能部と多数のキャビティ、多数の外部電極と多数の貫通部が夫々垂直に配置されるよう形成された第1ウェーハの上面と第2ウェーハの下面とを接合する段階；及び、前記接合された第1ウェーハと第2ウェーハを前記貫通部の中心を基準に切断する段階から成り多数の外部電極が基板上に形成されることを特徴とするウェーハレベルパッケージのFBAR素子の製造方法を提供する。
【００１９】
前記の本発明によるFBAR素子の製造方法において、前記多数の素子機能部の形成段階は所定の大きさの第1ウェーハを1つ以上の行と列とに分け、分けられた区域別に音響学的反射領域を得るための所定面積の犠牲層を同時に形成する段階；前記犠牲層の上に伝導性材料を塗布して多数の下部電極を形成する段階；前記第1ウェーハ及び前記下部電極の上に圧電材料を塗布して多数の圧電層を形成する段階；前記多数の圧電層の位置に伝導性材料を塗布して多数の上部電極を形成する段階；及び、前記犠牲層を除去して音響学的反射が行われるエアギャップを形成する段階から成ることができる。
【００２０】
そして、本発明によるFBAR素子の製造方法において、前記形成段階は好ましくは絶縁性接合物質、ガラスフリットを含む絶縁性中間媒介物を用いて第1ウェーハと第2ウェーハとが接合されることを特徴とする。
【００２１】
また、本発明によるFABR素子の製造方法において、前記上下部電極の形成時、対応する外部電極の形成は同時に行うことができ、より好ましくは前記上下部電極と対応する外部電極は一体に形成されることを特徴とする。
【発明の効果】
【００２２】
上述したように、本発明はWLP技術でパッケージされたFBAR素子の製造時、外部端子を別途に加工せず基板上に位置した内部電極パターンをそのまま用いることにより、量産にあたっての投資費及び生産原価を減らし競争力を確保でき、さらに、従来の外部端子形成のためのプリンティング工程、金属蒸着工程などを省くことにより、こうした工程から発生しかねない粉塵による、または充填時の短絡不良を根本的に除去することができ、またワイヤボンディングされる位置がキャップウェーハの表面から基板ウェーハの表面に下がることによりセットに装着する際数十〜数百?の厚さ減少効果を得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、添付の図面を参照しながら本発明によるFBAR素子の製造方法及びその構造を説明する。
【００２４】
図2は本発明によるFBAR素子の構造を示した上面図及び側断面図であり、図示したように本発明のFBAR素子は、基板(21)と、前記基板(21)の上部に形成され共振機能を行うエアギャップ(21a)、下部電極(21b)、圧電層(21c)、及び上部電極(21d)から成る素子機能部と、前記基板(21)の上部面においてその縁部分に近接して形成され電気信号の入出力及び接地機能を夫々行うよう前記素子機能部の下部電極(21b)及び上部電極(21d)らに夫々電気的に連結される多数の外部電極(23、23a、23b)と、前記基板(21)の上部に接合物質(24)を介して接合され、前記多数の外部電極(23、23a、23b)を除く素子機能部、即ちエアギャップ(21a)、下部電極(21b)、圧電層(21c)、上部電極(21d)らを密封して保護するキャップ(22)とで成る。
【００２５】
前記において素子機能部は、例えば、基板(21)の上部に犠牲層(図示せず)を形成し、その上部に順次に下部電極(21b)、圧電層(21c)、上部電極(21d)を形成した後、前記犠牲層を除去して音響学的反射層として機能するエアギャップ(21a)を形成することにより形成されることができ、また前記のような工程の他に周知の如何なる工程でも行え、その構造も変形可能である。
【００２６】
そして、前記外部電極(23、23a、23b)は前記基板(21)上の前記下部電極(21b)及び上部電極(21d)と同一面上に形成され、夫々対応する下部電極(21b)及び上部電極(21d)と電気的に連結されるが、この際、前記外部電極(23、23a、23b)と対応する素子機能部の電極らは一体に形成されるのが好ましい。
【００２７】
そして、前記キャップ(22)はMEMS加工工程により形成されるものとして、エッチング(etching)またはサンディング(sanding)工程により下部面に所定の大きさのキャビティが形成され、側面には前記外部電極(23、23a、23b)に対応する夫々の位置に凹部が形成され前記外部電極(23、23a、23b)を除く残りの領域をカバーすることになる。
【００２８】
図2に示した実施例には6個の外部電極(23)が形成されているが、その数は必要に応じて増減することができる。
【００２９】
前記キャップ(22)と基板(21)とは接合物質により接合されるが、この際、接合される部分の一部が電気信号が入出力される電極パターン(外部電極及び内部電極)と重なり兼ねないので、正常的な素子の駆動のために絶縁性物質、例えばエポキシ(Epoxy)、LCP(Liquid crystal polymer)、ガラスフリットなどの絶縁性物質を介して接合することが好ましい。
【００３０】
前記のような構造の本発明によるFBAR素子の製造方法は次のとおりである。
図3は前記に示した本発明によるFBAR素子の製造方法を示したフローチャートで、図4Aないし図4Dは本発明によるFBAR素子の製造方法の各段階別工程図であり、以下これらを参照しながら説明する。
【００３１】
先ず、第1ウェーハに共振機能を果たす素子機能部、即ち、エアギャップ、下部電極、圧電層、上部電極などを形成する(310)。具体的に説明すれば、第1ウェーハを多数の行と列とに分け、前記行と列に分かれた夫々の区域別に犠牲層を形成する(311)。次いで、前記犠牲層及び第1ウェーハの上に下部電極を形成するが、この際、前記下部電極を前記分かれた区域の境界まで繋がるよう延長することにより、下部電極とボンディング用外部電極を同時に形成する(312)。そして、前記下部電極の上部、犠牲層の上に位置するよう圧電層を形成し(313)、次いで前記圧電層の上部に上部電極を形成するが、この際、上部電極のパターンを前記各区域別境界線まで延長することにより、ボンディングのための外部電極を一体に同時に形成する(314)。次いで、前記犠牲層まで微細孔を貫き、前記孔を通して蝕刻液あるいは蝕刻ガスを注入することにより前記犠牲層を除去し、エアギャップを形成する(315)。以上の工程を通して外部から印加された電気信号により振動して共振する素子機能部ができあがる。
【００３２】
以上に説明した基板に素子機能部を形成する過程は必ずしもこれに限定されるわけではなく、周知の他工程や構造により形成されることができる。但し、この際、前記素子機能部の多数の電極らと夫々対応する外部電極を基板の上面において、対応する素子機能部の電極と同一面上に一体にあるいは電気的に連結されるよう同時に形成し、前記外部電極は多数の行と列に分かれた前記第1ウェーハの各区域別境界線上に位置するようになる。前記境界線は以降切断工程において切断される位置として、個別素子の縁となる。
【００３３】
前記基板に用いられる第1ウェーハの加工工程(310)は以後説明するキャップに用いられる第2ウェーハの加工工程前に行うこともでき、同時に行うこともできるが、但し次に説明する接合工程の遂行前に前記第1ウェーハの加工工程(310)と以降説明する第2ウェーハの加工工程(320)とを済ませなければならない。
【００３４】
次に、上部キャップに用いられる第2ウェーハの加工工程(320)は次のように行われる。先ず、図4Aに示したように、所定厚さを有する第2ウェーハ(42)の下部に所定の間隔で多数のキャビティ(44)を形成する(321)。即ち、前記第2ウェーハ(42)を多数の行と列とに分け、分かれた各区域別にその中央部を除く残りの部分にマスクパターン(43)を形成して保護した後、エッチング(etching)またはサンドィング(sanding)工程によりその中央部に所定の大きさ及び深さでキャビティ(44)を形成するのである。前記において、第2ウェーハ(42)を区分する多数の区域は前記第1ウェーハの各素子に対応する多数の区域と対応する。
【００３５】
次に、図4Bに示したように、前記第2ウェーハ(42)の多数キャビティ(44)同士の間の中央を基準に左右所定の長さをその上部から下部まで除去することにより、所定の大きさの貫通部(46)を多数個形成する(322)。この際、前記貫通部(46)らは各個別素子の区域を区分する切断線上に位置するようになる。
【００３６】
前記貫通部(46)の形成も先述したように、第2ウェーハ(42)の上部面(または下部面)において貫通孔を形成する部位のみ残し、その他の表面にマスクパターン(45)を形成してから、下部面(または上部面)までエッチング工程またはサンディング工程を行って形成した後、前記マスクパターン(45)を除去することにより行われる。
【００３７】
前記において、貫通部(46)の断面形状は四角形でもよく、円形でもよいが、但しその面積がボンディング可能な大きさでなければならない。
【００３８】
前記のように加工を完了すると、前記加工された基板ウェーハとキャップウェーハとを絶縁物質から成る接合材を用いて接合させる(330)。図4Cは前記工程(330)により接合された基板ウェーハ(41')とキャップウェーハ(42')の側断面図で、図示のように、前記キャップウェーハ(42')のキャビティ(44)は基板ウェーハ(41')の素子機能部(即ち、圧電層、エアギャップ、電極の形成部分)(48)と、前記キャップウェーハ(42')の貫通部(46)は基板ウェーハ(41')上の外部電極（49）と夫々対応するよう接合され、したがって、前記キャビティ(44)は基板ウェーハ(41')の素子機能部をカバーできるほどの面積を有するようになる。
【００３９】
次いで、前記接合された基板ウェーハとキャップウェーハをダイシング工程により切断線に沿って切断し個別素子を完成する(340)。ここで、切断位置は前記段階322において形成された多数の貫通部(46)の中央線に沿って繋がった延長線と一致する。
【００４０】
このような工程により製造された素子の断面は図4Dに示したとおりである。
即ち、キャップウェーハ(42')の多数の貫通部(46)の延長線と対応する切断線に沿って切断されることにより、ダイシング工程後の各素子(50)は外部電極(49)が基板の縁に近接して形成され、前記外部電極(49)の形成部分と対応するキャップ(42'')の側面に凹部が形成されており、前記外部電極(49)らが外部に露出する。
【００４１】
したがって、本発明によるFBAR素子の場合、別途の外部電極形成のための金属蒸着やプリンティング工程が不要となる。
【００４２】
前記のような工程から製造されたFBAR素子をボード(board)に実装する場合、図5に示したように、ボード(51)上に素子(50)をダイボンディング(die-bonding)により実装し、前記素子(50)の基板表面に形成されキャップにカバーされず露出した外部電極(49)をワイヤボンディングする。前記ワイヤボンディングされる外部電極(49)は素子機能部(48)に位置する電極と同じ高さとなる。
【００４３】
あるいは、前記外部電極(49)に相当する大きさのバンプボール(bump ball)を形成した後、チップの駆動部が位置する箇所をボードと向き合うようフリップボンディング(Flip bonding)で実装することができる。
【００４４】
図1A及び図1Bに示した従来のFBAR素子と比較すれば、従来のFBAR素子はワイヤボンディング位置が上部パッケージの表面と高くなるが、本発明によるFBAR素子はワイヤボンディング位置が基板ウェーハの上部面となるので、ワイヤボンディング位置が従来に比してかなり低くなる。そして、これはFBAR素子の厚さ減少の効果を奏することにもなる。
【図面の簡単な説明】
【００４５】
【図１Ａ】従来のウェーハレベルパッケージのFBAR素子の上面図及び側断面図である。
【図１Ｂ】従来のウェーハレベルパッケージのFBAR素子の上面図及び側断面図である。
【図２】本発明によるウェーハレベルパッケージのFBAR素子の上面図及び側断面図である。
【図３】本発明によるウェーハレベルパッケージのFBAR素子の製造方法を示したフローチャートである。
【図４Ａ】本発明によるウェーハレベルパッケージのFBAR素子の製造工程を示した図面である。
【図４Ｂ】本発明によるウェーハレベルパッケージのFBAR素子の製造工程を示した図面である。
【図４Ｃ】本発明によるウェーハレベルパッケージのFBAR素子の製造工程を示した図面である。
【図４Ｄ】本発明によるウェーハレベルパッケージのFBAR素子の製造工程を示した図面である。
【図５】本発明によるウェーハレベルパッケージのFBAR素子をボード(board)に実装した状態を示した図面である。
【符号の説明】
【００４６】
21  基板
21a  エアギャップ
21b、21d  電極
21c  圧電層
22  キャップ
23、23a、23b  外部電極
【図１Ａ】
2005094728.tif 000003
【図１Ｂ】
2005094728.tif 000004
【図２】
2005094728.tif 000005
【図３】
2005094728.tif 000006
【図４Ａ】
2005094728.tif 000007
【図４Ｂ】
2005094728.tif 000008
【図４Ｃ】
2005094728.tif 000009
【図４Ｄ】
2005094728.tif 000010
【図５】
2005094728.tif 000011