(57)【要約】【課題】インダクタンスを用いた容量性負荷駆動回路を多段化した場合の回路全体の大型化を抑制し、この結果、インクジェットヘッドの駆動回路およびインクジェットプリンタの小型化を可能にする容量性負荷駆動回路を提供する。【解決手段】複数の容量性負荷Ｃｈ（Ｎ）に対して、インダクタンス成分を含む回路素子Ｌ０を介して電荷の充放電を行なわせる容量性負荷駆動回路であって、上記インダクタンス成分を含む回路素子Ｌ０は、各容量性負荷Ｃｈ（Ｎ）とエネルギ蓄積用コンデンサＣ０との間で形成される充放電経路に共通の経路上に挿入されている。【選択図】  図１
2005041076.tif 000002
【特許請求の範囲】
【請求項１】
複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路において、
上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴とする容量性負荷駆動回路。
【請求項２】
上記インダクタンス成分を含む回路素子の容量性負荷とは反対側に接続され電荷を蓄えるコンデンサと、
該コンデンサから上記インダクタンス成分を含む回路素子を介して容量性負荷への電荷を供給するための充電経路の接続状態を切り替える第１のスイッチング手段と、
容量性負荷から上記インダクタンス成分を含む回路素子を介して該コンデンサに電荷を回収するための放電経路の接続状態を切り替える第２のスイッチング手段と、
電源と容量性負荷の接続状態を切り替える第３のスイッチング手段と、
グランドと容量性負荷の接続状態を切り替える第４のスイッチング手段とを有し、
少なくとも上記第１のスイッチング手段、第２のスイッチング手段、第３のスイッチング手段および第４のスイッチング手段は各容量性負荷に対して個別に設けられていることを特徴とする請求項１に記載の容量性負荷駆動回路。
【請求項３】
容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された任意の容量性負荷を同時に駆動する場合、
各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループ間の駆動波形同士が部分的に重なるように、上記各グループ間の駆動タイミングを切り替える切替手段が設けられていることを特徴とする請求項１または請求項２に記載の容量性負荷駆動回路。
【請求項４】
上記インダクタンス成分を含む回路素子は、グループ毎に設けられていることを特徴とする請求項３記載の容量性負荷駆動回路。
【請求項５】
上記インダクタンス成分を含む回路素子は、上記各グループに共通の充放電経路上に挿入されていることを特徴とする請求項３記載の容量性負荷駆動回路。
【請求項６】
上記インダクタンス成分を含む回路素子の容量性負荷とは反対側に接続され電荷を蓄えるコンデンサの電圧がグループの各容量性負荷に印加される電圧の１／２であることを特徴とする請求項２に記載の容量性負荷駆動回路。
【請求項７】
上記インダクタンス成分を有する回路素子を介した充電経路もしくは上記インダクタンス成分を有する回路素子を介した放電経路の１チャンネル当りの抵抗成分をＲ（Ω）、上記インダクタンス成分を有する回路素子のインダクタンス成分をＬ（Ｈ）、上記容量性負荷の１チャンネル当りのキャパシタンス成分をＣ（Ｆ）、１グループ内の容量性負荷の数をｍ、上記第１のスイッチング手段をＯＮ状態にした後、上記第３のスイッチング手段をＯＮ状態にするまでの時間差、または、上記第２のスイッチング手段をＯＮ状態にした後、上記第４のスイッチング手段をＯＮ状態にするまでの時間差をＴｓ（ｓ）とした時、
上記の時間差Ｔｓが、
π｛（ｍ／５）・Ｌ・Ｃ｝０．５≦Ｔｓ
を満たしていることを特徴とする請求項２に記載の容量性負荷駆動回路。
【請求項８】
上記インダクタンス成分を有する回路素子を介した充電経路もしくは上記インダクタンス成分を有する回路素子を介した放電経路の１チャンネル当りの抵抗成分をＲ（Ω）、上記インダクタンス成分を有する回路素子のインダクタンス成分をＬ（Ｈ）、上記容量性負荷の１チャンネル当りのキャパシタンス成分をＣ（Ｆ）、１グループ内の容量性負荷の数をｍ、上記第１のスイッチング手段をＯＮ状態にした後、上記第３のスイッチング手段をＯＮ状態にするまでの時間差、または、上記第２のスイッチング手段をＯＮ状態にした後、上記第４のスイッチング手段をＯＮ状態にするまでの時間差をＴｓ（ｓ）とした時、
上記の時間差Ｔｓが、
｛Ｔｓ／（２π・Ｌ／ｍ）｝２≧１／｛４・Ｌ／（ｍ・Ｃ）−（Ｒ／ｍ）２｝≧０
を満たしていることを特徴とする請求項２に記載の容量性負荷駆動回路。
【請求項９】
インク吐出手段として複数の容量性負荷を備え、該複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせて、インクを吐出させるようにインクジェットヘッドを駆動させるインクジェットヘッドの駆動回路において、
上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴とするインクジェットヘッドの駆動回路。
【請求項１０】
請求項９に記載のインクジェットヘッドの駆動回路を備えたことを特徴とするインクジェットプリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧電体やキャパシタンス素子等の容量性負荷に対して電荷の充放電を行なわせる容量性負荷駆動回路および容量性負荷をインク吐出手段として備えたインクジェットヘッドの駆動回路ならびにインクジェットプリンタに関するものである。
【０００２】
【従来の技術】
従来、インクを吐出させる手段として、圧電体（圧電素子）やキャパシタンス素子等の容量性負荷を有するインクジェットヘッドを備えたインクジェットプリンタが提案されている。
【０００３】
例えば、容量性負荷として圧電体を有するインクジェットヘッドを備えたインクジェットプリンタでは、圧電体に対して電荷の供給／放電を繰り返すことにより、圧電体を変形させ、これによって生じる吐出圧力によって、インクを吐出して、印字するようになっている。
【０００４】
近年では、上記のような容量性負荷を有するインクジェットヘッドにおいて、消費される電力を低減するための技術が種々提案されている。
【０００５】
例えば、特許文献１には、容量性負荷としての圧電素子から放電される電荷をキャパシタに蓄えておき、この蓄えた電荷を、該圧電素子の充電時に使用することで、消費電力を低減する技術が開示されている。
【０００６】
また、特許文献２には、容量性負荷としてのキャパシタンス素子から放電される電荷をインダクタンスに蓄えておき、この蓄えた電荷を、該キャパシタンス素子の充電時に使用することで、消費電力を低減する技術が開示されている。
【０００７】
ところで、上記特許文献２のインダクタを用いた構成では、例えば図４に示すようなＬＣ共振型電力回収基本回路とほぼ等価な回路構成となっており、容量性負荷とエネルギ蓄積用コンデンサとの間で充放電に必要な電荷の授受を繰返し行うことによって、省電力化を実現している。なお、上記ＬＣ共振型電力回収基本回路は、図５に示すタイミングで駆動される。
【０００８】
すなわち、充電時には先ずＳＷ１のみがＯＮ状態となり、エネルギ蓄積用コンデンサから容量性負荷に電荷が供給される。この時、インダクタンス素子のＬ（インダクタンス）成分と容量性負荷のＣ（キャパシタンス）成分によるＬＣ共振作用によって、エネルギ蓄積用コンデンサの充電電圧以上の電圧に容量性負荷が充電される。その後、ＳＷ３がＯＮ状態となり、所定の電圧：Ｖ（電源電圧）まで容量性負荷が充電され、充電動作を完了する。
【０００９】
逆に、放電時には先ずＳＷ２のみがＯＮ状態となり、容量性負荷からエネルギ蓄積用コンデンサに電荷が回収される。この時も、インダクタンス素子のＬ成分と容量性負荷のＣ成分によるＬＣ共振作用によって、エネルギ蓄積用コンデンサの充電電圧以下の電圧に容量性負荷が放電される。その後、ＳＷ４がＯＮ状態となり、容量性負荷に残った電荷をグランドに逃がして（０Ｖとなり）、放電動作を完了する。
【００１０】
この充電動作と放電動作の繰り返しにおいて、エネルギ蓄積用コンデンサの容量性負荷に対する電荷の供給量と回収量は等しく、この電荷を繰り返し利用することで、安定した省電力駆動を実現している。
【００１１】
また、容量性負荷を所定の電圧：Ｖに充電するのに要する全電荷量：Ｑ＝ＣＬ×Ｖ（ＣＬは容量性負荷の静電容量）に対するエネルギ蓄積用コンデンサから供給される電荷量の割合（＝エネルギ蓄積用コンデンサに回収される電荷量の割合）を電力回収率と呼ぶ。
【００１２】
また、一般的にエネルギ蓄積用コンデンサのＣ成分は容量性負荷のＣ成分に対して充分大きく、電荷の授受があっても充電電圧は殆ど変化しない。
【００１３】
【特許文献１】
特開平１１−１７０５２９号公報（平成１１年６月２９日公開）
【００１４】
【特許文献２】
特開２０００−２１８７８２号公報（平成１２年８月８日公開）
【００１５】
【発明が解決しようとする課題】
ところで、図４に示すように、ＬＣ共振型電力回収回路には、エネルギ蓄積用コンデンサと容量性負荷との間に形成される充放電経路中にインダクタンス素子Ｌを必要とする。
【００１６】
しかしながら、インダクタンス素子は、一般に、他の回路素子（例えば、スイッチング素子等）と共に集積化（ＩＣ化）を行なうことが困難であるので、複数の容量性負荷を駆動するために、上記のようなＬＣ共振型電力回収基本回路を複数並列配置して、多チャンネルの容量性負荷駆動回路を形成する場合には、インダクタンス素子の配置面積によって回路全体が大型化するという問題が生じる。
【００１７】
この結果、多チャンネル化をすすめた場合、容量性負荷駆動回路を使用するインクジェットヘッドの駆動回路、そして、このインクジェットヘッドの駆動回路を備えたインクジェットプリンタ自体も大型化してしまうという問題が生じる。
【００１８】
また、単純にインダクタンス素子を共通化しただけでは、同時に駆動する容量性負荷の負荷容量が大きくなると駆動電圧の立上り／立下り速度が低下し、圧電体によって生じさせるインク吐出の圧力が低下するという問題を生じる。つまり、ＬＣ共振作用による電圧の立上りまたは立下りに要する時間：ｔは、近似的に式（１）によって表される。
【００１９】
ｔ＝√（Ｌ×Ｃ）                …式（１）
ここで、Ｌはインダクタンス素子のインダクタンス成分、Ｃは同時に駆動される容量性負荷の総負荷容量である。
【００２０】
一方、一般的に駆動電圧の立上り／立下り速度が低下すると圧電体によって生じさせるインク吐出の圧力が低下する傾向があり、このため、１つのインダクタンス素子で多くのチャネル（大きな負荷容量）を駆動しようとする際、インクの吐出速度の低下や不吐出を招く虞がある。
【００２１】
仮に、駆動電圧の立上り／立下り速度を維持するため、式（１）においてＬを小さくするとＬＣ共振作用が弱まり、電力回収率が低下するという問題を生じる。つまり、電力回収率：ηとＬとＣには、式（２）に示す関係があり、
η∝ｅｘｐ（−√（Ｃ／Ｌ））
このため、Ｌの値を無闇に小さくすることは、電力回収という本来の機能を犠牲にすることになる。
【００２２】
本発明は、上記の各問題点に鑑みなされたものであって、その目的は、インダクタンスを用いた容量性負荷駆動回路を多チャンネル化した場合の回路全体の大型化を抑制するとともに、外部からの制御信号に基づいて選択されたチャンネルを駆動する場合の負荷容量の変動（駆動すべき容量性負荷の数の変動）に対して常に所定値以上の駆動電圧の立上り／立下り速度を維持し、良好な省電力化駆動が可能となる多チャンネル容量性負荷駆動回路を提供することにある。
【００２３】
更なる目的として、上記多チャンネル容量性負荷駆動回路を備えたインクジェットヘッドの駆動回路および小型化を可能にするインクジェットプリンタを提供することにある。
【００２４】
【課題を解決するための手段】
本発明の容量性負荷駆動回路は、上記の課題を解決するために、複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴としている。
【００２５】
上記の構成によれば、インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることで、各容量性負荷に対して共通化して使用されることになる。
【００２６】
従って、インダクタンス成分を含む回路素子の数を削減するとともに、容量性負荷駆動回路に含まれる、集積化が困難なインダクタンス成分を含む回路素子以外の回路素子を集積化（ＩＣ化）することによって、容量性負荷駆動回路全体の小型化を図ることができる。
【００２７】
また、インダクタンス素子は、他の回路素子に比べて高価であるので、上記のようにインダクタンス素子を共通化して使用することで、容量性負荷駆動回路のコストダウンを図ることができる。
【００２８】
なお、上記容量性負荷としては、圧電体素子やキャパシタンス素子等を用いることができる。
【００２９】
また、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動し、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように時分割駆動することを特徴としている。
【００３０】
この場合、全容量性負荷が同時に駆動される場合に比べて、同時駆動の容量性負荷が少なくなり、駆動波形の立上り／立下り速度の大幅な低下を抑えることが出来る。また、容量性負荷の充放電時に流れる電流を時間的に分散させ、ピーク電流を低減できるので、駆動回路自身への電気的な負荷が軽減される。
【００３１】
更に、各グループ間の容量性負荷の駆動波形同士が部分的に重なることのない独立した時分割駆動の場合に比べて、一通りの容量性負荷を駆動するのに必要な時間（駆動周期）を短縮することができる。
【００３２】
上記インダクタンス成分を含む回路素子は、グループ毎に設けてもよいし、上記各グループに共通の充放電経路上に挿入してもよい。
【００３３】
上記インダクタンス成分を含む回路素子を上記各グループに共通の充放電経路上に設けた場合は、上記インダクタンス成分を含む回路素子の数を少なくすることが可能である。このとき、グループ間で充電過渡期や放電過渡期が重なるとＬＣ共振作用が阻害されるため、本来の電力回収率が得られないことがあるので、各グループ間の駆動タイミングの調整を適切に行うことで、グループ間で充電過渡期や放電過渡期が重なることを未然に防止する必要がある。
【００３４】
上記インダクタンス成分を含む回路素子を上記グループ毎に設けた場合は、上記インダクタンス成分を含む回路素子の数は多くなるが、上記グループ間で充電過渡期や放電過渡期が重なることによるＬＣ共振作用の阻害という問題は気にせずともよくなる。
【００３５】
また、上記インダクタンス成分を含む回路素子の容量性負荷とは反対側に接続され、電荷を蓄えるコンデンサの電圧が各グループの容量性負荷に印加される電圧の約１／２に予め充電されていることが好ましい。
【００３６】
例えば、図４に示すＬＣ共振型電力回収基本回路において、図５のＳＷ１〜４の状態に示す切替状態で繰り返し駆動する場合、エネルギ蓄積用コンデンサの初期の充電電位が如何なる値であっても、必然的に容量性負荷に印加される電圧（電源電圧）の約１／２収束する。しかし、電源投入時などには、通常エネルギ蓄積用コンデンサは充電されておらず、充電電位は０Ｖであって、繰り返し駆動することによって容量性負荷に印加される電圧の約１／２に収束する過程で、容量性負荷に印加される電圧波形が変化していくため、容量性負荷の動作状態が不安定になる可能性がある。
【００３７】
しかし、予め該コンデンサを容量性負荷に印加される電圧（電源電圧）の約１／２に充電しておくことで、容量性負荷に印加される電圧波形の変化を抑え、容量性負荷の動作状態をより安定化することができる。
【００３８】
さらに、上記インダクタンス成分を有する回路素子を介した充電経路もしくは上記インダクタンス成分を有する回路素子を介した放電経路の１チャンネル当りの抵抗成分をＲ（Ω）、上記インダクタンス成分を有する回路素子のインダクタンスをＬ（Ｈ）、上記容量性負荷の１チャンネル当りのキャパシタンスをＣ（Ｆ）、１グループ内の容量性負荷の数をｍ、上記第１のスイッチング手段をＯＮ状態にした後、上記第３のスイッチング手段をＯＮ状態にするまでの時間差、または、上記第２のスイッチング手段をＯＮ状態にした後、上記第４のスイッチング手段をＯＮ状態にするまでの時間差をＴｓ（ｓ）とした時、
上記時間差Ｔｓが、
π｛（ｍ／５）・Ｌ・Ｃ｝０．５≦Ｔｓ
を満たしていてもよい。
【００３９】
上記の式を満たすタイミングによって切替手段がＯＮされれば、少なくとも５０％の電力回収率を得ることができる。
【００４０】
この電力回収率を上げるには、上記タイミングＴｓが、π｛（ｍ／４）・Ｌ・Ｃ｝０．５≦Ｔｓを満たすことが望ましく、さらに、π｛（ｍ／３）・Ｌ・Ｃ｝０．５≦Ｔｓを満たすことが望ましい。
【００４１】
また、上記電源端子の抵抗成分をＲ（Ω）、上記インダクタンスを有する回路素子のインダクタンス成分をＬ（ｎＨ）、上記キャパシタのキャパシタンス成分をＣ（Ｆ）、１グループ内の容量性負荷の数をｍ、上記切替手段がＯＮするタイミングをＴｓ（ｓ）とした時、
上記時間差Ｔｓが、
｛Ｔｓ／（２π・Ｌ／ｍ）｝２≧１／｛４・Ｌ／（ｍ・Ｃ）−（Ｒ／ｍ）２｝≧０
を満たしていてもよい。
【００４２】
上記の式を満たすタイミングによって切替手段がＯＮされれば、少なくとも５０％の電力回収率を得ることができる。
【００４３】
また、上記容量性負荷駆動回路は、インクジェットヘッドの駆動回路に適用してもよい。
【００４４】
すなわち、本発明のインクジェットヘッドの駆動回路は、インク吐出手段として複数の容量性負荷を備え、該複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせて、インクを吐出させるようにインクジェットヘッドを駆動させるインクジェットヘッドの駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴としている。
【００４５】
これにより、インクジェットヘッドの駆動回路の小型化を図ることが可能となる。
【００４６】
また、上記構成のインクジェットヘッドの駆動回路を備えたインクジェットプリンタでは、インクジェットヘッドの駆動回路の小型化が可能であるので、装置全体の小型化を図ることが可能となる。
【００４７】
また、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動し、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように時分割駆動することを特徴としている。
【００４８】
この場合、全容量性負荷が同時に駆動される場合に比べて、同時駆動の容量性負荷が少なくなり、駆動波形の立上り／立下り速度の大幅な低下を抑えることが出来る。また、容量性負荷の充放電時に流れる電流を時間的に分散させ、ピーク電流を低減できるので、駆動回路自身への電気的な負荷が軽減される。
【００４９】
更に、各グループ間の容量性負荷の駆動波形同士が部分的に重なることのない独立した時分割駆動の場合に比べて、一通りの容量性負荷を駆動するのに必要な時間（駆動周期）を短縮することができる。
【００５０】
【発明の実施の形態】
本発明の実施の一形態について説明すれば、以下の通りである。
【００５１】
なお、本実施の形態では、本発明の容量性負荷駆動回路をインク吐出手段として容量性負荷を用いたインクジェットヘッドを備えたインクジェットプリンタの概略構成について説明し、その後で該インクジェットプリンタに備えられているインクジェットヘッドの駆動回路として用いられている容量性負荷駆動回路について詳細に説明する。
【００５２】
図３は、本実施の形態に係るインクジェットプリンタの概略斜視図である。
【００５３】
上記インクジェットプリンタ１０は、図３に示すように、給紙部（給紙装置）１、分離部（図示せず）、搬送部２、印刷部３、および排出部４から構成される。
【００５４】
給紙部１は、印刷を行なう際に記録用紙Ｓを供給するものであり、給紙トレイ１１およびピックアップローラ１２を備えている。印刷を行なわない際には、記録用紙Ｓを保管する機能を果たす。
【００５５】
分離部は、上記給紙部１より供給される記録用紙Ｓを、印刷部３へ１枚づつ供給するためのものであり、給紙ローラおよび分離装置を備えている。この分離装置では、パッド部（記録用紙Ｓとの接触部分）と記録用紙Ｓとの摩擦が、記録用紙Ｓ間の摩擦より大きくなるように設定されている。また、給紙ローラでは、給紙ローラと記録用紙Ｓとの摩擦が、パッドと記録用紙Ｓとの摩擦や、記録用紙Ｓ間の摩擦よりも大きくなるように設定されている。そのため、２枚の記録用紙Ｓが上記分離部まで送られてきたとしても、給紙ローラによって、この記録用紙Ｓを分離し、上側の記録用紙Ｓのみを搬送部に送ることができる。
【００５６】
搬送部２は、分離部より１枚ずつ供給される記録用紙Ｓを、印刷部３へと搬送するためのものであり、ガイド板（図示せず）およびローラ対（搬送押えローラ１４・搬送ローラ１５）よりなる。このローラ対は、記録用紙Ｓを印字ヘッド（インクジェットヘッド）１３とプラテン１６の間に送り込む際に、印字ヘッド１３からのインクが記録用紙Ｓの適切な位置に吹き付けられるように、記録用紙Ｓの搬送を調整する部材である。
【００５７】
印刷部３は、搬送部２のローラ対より供給される記録用紙Ｓヘの印刷を行なうためのものであり、印字ヘッド１３、この印字ヘッド１３を搭載したキャリッジ２０、キャリッジ２０を案内するための部材であるガイドシャフト（キャリッジ保持シャフト）２１、印字ヘッド１３にインクを供給するためのインクカートリッジ２２、および印刷時に記録用紙Ｓの台となるプラテン１６を備えている。また、インクカートリッジ２２と、キャリッジ２０内に設けられたサブインクタンク（図示せず）とは、インク供給経路（チューブ）２３により、互いに接続されている。なお、サブインクタンクは、メインとなるインクカートリッジ２２のインクを、安定して印字ヘッド１３に供給するために設けられたインクタンクである。
【００５８】
排出部４は、印刷が行われた記録用紙Ｓをインクジェットプリンタ１０の外へ排出するためのものであり、排出ローラ（排出ローラ１８ａ・１８ｂ）および排出トレイ２５を備えている。
【００５９】
上記の構成において、インクジェットプリンタ１０は、次のような動作によって印刷を行なう。
【００６０】
まず、図示しないコンピュータ等から、画像情報に基づく印刷要求が、インクジェットプリンタ１０に対して送信される。印刷要求を受信したインクジェットプリンタ１０は、給紙トレイ１１上の記録用紙Ｓを、ピックアップローラ１２によって給紙部１より搬出する。
【００６１】
次に、搬出された記録用紙Ｓは、給紙ローラによって分離部を通過し、搬送部２へと送られる。搬送部２では、ローラ対（搬送押えローラ１４・搬送ローラ１５）によって、記録用紙Ｓを印字ヘッド１３とプラテン１６の間へと搬送する。
【００６２】
そして、印刷部３では、印字ヘッド１３の吐出し、ノズルによりプラテン１６上の記録用紙Ｓへ、画像情報に対応してインクが吹き付けられる。このとき、記録用紙Ｓはプラテン１６上で一旦停止されている。インクを吹き付けつつ、キャリッジ２０は、ガイドシャフト２１に案内されて、主走査方向に渡って一ライン分走査される。それが終了すると、記録用紙Ｓは、プラテン１６上で副走査方向に一定の幅だけ移動させられる。印刷部３において、上記処理が画像情報に対応し継続して実施されることにより、記録用紙Ｓ全面に印刷がなされる。
【００６３】
印刷が行われた記録用紙Ｓは、図示しないインク乾燥部を経て、排出部４の排出ローラ１８ａ・１８ｂによって排出トレイ２５に排出される。その後、記録用紙Ｓは印刷物としてユーザに提供される。
【００６４】
上記インクジェットプリンタ１０は、以上のような構成、動作により、記録用紙に対して画像データに対応した印刷を行なうことができるようになっている。このインクジェットプリンタ１０に使用される印字ヘッド１３は、インクを吐出するためのインク吐出手段としての圧電体素子（容量性負荷）を複数個備えており、この圧電体素子に印加する駆動電圧を制御することでインク吐出量を制御することが可能なインクジェットヘッドである。
【００６５】
図１は、インクジェットヘッドの駆動回路（容量性負荷駆動回路）、すなわち、印字ヘッド１３の駆動回路を示す図である。ここで、チャンネル数はＮ個とする。
【００６６】
上記インクジェットヘッドの駆動回路は、図１に示すように、複数個（Ｎ個）のインク吐出手段となる圧電体素子（容量性負荷）（Ｃｈ１〜Ｃｈ（Ｎ））と、これら各圧電体素子に対する電荷の充放電を行なわせるエネルギ蓄積用のコンデンサＣ０と、該圧電体素子に電荷を供給するための電源とを備えた構成となっている。
【００６７】
すなわち、上記構成のインクジェットヘッドの駆動回路は、複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路であって、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されている構成となっている。
【００６８】
上記インクジェットヘッドの駆動回路は、上記電源と各圧電体素子との間で形成される充電経路（電源から各圧電体素子への電荷の供給経路）上に設けられたスイッチング素子（切替手段）ＳＣＨ１〜ＳＣＨ（Ｎ）と、コンデンサＣ０と各圧電体素子との間で形成される充電経路（コンデンサＣ０から各圧電体素子への電荷の供給経路）上に設けられたスイッチング素子ＳＬＨ１〜ＳＬＨ（Ｎ）と、コンデンサＣ０と各圧電体素子との間で形成される放電経路（各圧電体素子からコンデンサＣ０への電荷の供給経路）上に設けられたおよびスイッチング素子ＳＨ１〜ＳＨＬ（Ｎ）と、各圧電体素子とグランドとの間で形成される放電経路（各圧電体素子からグランドへの電荷の放電経路）上に設けられたスイッチング素子ＳＣＬ１〜ＳＣＬ（Ｎ）とを有し、各スイッチング素子のＯＮ／ＯＦＦを制御することで圧電体素子の電荷の充放電を行なうようになっている。
【００６９】
なお、本実施の形態では、上記のインクジェットヘッドの駆動回路における各圧電体素子を３つのグループに分けて駆動させるようになっている。
【００７０】
なお、上記容量性負荷としては、圧電体素子やキャパシタンス素子等を用いることができる。
【００７１】
ここで、上記構成のインクジェットヘッドの駆動回路の動作について説明する。なお、以下の説明では、インクジェットヘッドの駆動回路の動作を、より一般的な容量性負荷駆動回路の動作として説明する。
【００７２】
図２は、図１に示す容量性負荷駆動回路（インクジェットヘッドの駆動回路）を時分割駆動する際のタイミングチャートを示している。ここでは、圧電体素子を３つのグループに分類し、各グループ（第１グループ、第２グループ、第３グループ）における出力波形のハイレベルの領域が少しずつ重なるように、各スイッチング素子のＯＮ／ＯＦＦが制御されている。
【００７３】
すなわち、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動する場合、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように、上記各グループの駆動タイミングを制御する手段が設けられていることになる。
【００７４】
上記第１グループは、チャンネルＣｈ１，Ｃｈ４，Ｃｈ７，…からなり、上記第２グループは、チャンネルＣｈ２，Ｃｈ５，Ｃｈ８，…からなり、上記第３グループは、チャンネルＣｈ３，Ｃｈ６，Ｃｈ９，…からなる。これら各グループ内に含まれるチャンネルは同時に駆動するように制御されている。すなわち、図２に示すように、各グループのスイッチング素子のＯＮ／ＯＦＦの切替タイミングが制御されている。なお、同時駆動するチャンネル数についての説明は後述する。
【００７５】
図１に示す各チャンネルの駆動について、図２に示すタイミングチャートを参照しながら説明すれば、以下のようになる。
【００７６】
例えば、第１グループに含まれるチャンネルＣｈ１，Ｃｈ４，Ｃｈ７，…を駆動するには、まず、エネルギ蓄積用のコンデンサＣ０とチャンネルＣｈ１，Ｃｈ４，Ｃｈ７，…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子ＳＬＨ１，ＳＬＨ４，ＳＬＨ７，…がＯＮ状態にされ、所定時間経過後に、不足分の電荷を供給するために、電源端子ＶＨとチャンネルＣｈ１，Ｃｈ４，Ｃｈ７，…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子ＳＣＨ１，ＳＣＨ４，ＳＣＨ７，…がＯＮ状態にされる。このとき、放電経路上にあるスイッチング素子ＳＨＬ１，ＳＨＬ４，ＳＨＬ７，…、スイッチング素子ＳＣＬ１，ＳＣＬ４，ＳＣＬ７，…はＯＦＦ状態にされている。
【００７７】
第２グループ、第３グループにおいても第１グループと同じように各スイッチング素子がＯＮ／ＯＦＦ制御されるが、各グループにおける出力波形が一部重なるように時間差を設けて制御される。
【００７８】
ここで、上記容量性負荷駆動回路の基本回路となる共振型電力回収基本回路とその基本動作について、図４および図５を参照しながら以下に説明する。
【００７９】
上記共振型電力回収基本回路（以下、基本回路と称する）は、図４に示すように、容量性負荷を充電または放電させる一般的なＬＣ共振回路である。この基本回路は、図５に示すタイミングチャートに基づいて動作するようになっている。
【００８０】
すなわち、まず、容量性負荷に充電する場合には、スイッチング素子ＳＷ１をＯＮ状態、スイッチング素子ＳＷ２〜ＳＷ４をＯＦＦ状態にし、エネルギ蓄積用コンデンサに蓄積された電荷をスイッチング素子ＳＷ１を経由して容量性負荷に供給する。なお、このコンデンサは、容量性負荷の駆動電圧であるＶの約１／２の電位に充電されているとともに、容量性負荷に対して電荷の授受を行っても電位が殆ど変化しないよう、充分に大きなキャパシタンスを有している。スイッチング素子ＳＷ１のＯＮによって、エネルギ蓄積用コンデンサから容量性負荷への充電経路が形成されると、インダクタンス素子のインダクタンス成分と容量性負荷のキャパシタンス成分によるＬＣ共振の過渡現象を経て、エネルギ蓄積用コンデンサの電位（Ｖ／２）より高い電圧に容量性負荷が充電される。
【００８１】
次に、スイッチング素子ＳＷ１はＯＮ状態、スイッチング素子ＳＷ２、ＳＷ４はＯＦＦ状態のままで、スイッチング素子ＳＷ３をＯＮ状態にすることで、電源Ｖから残りの電荷が容量性負荷に供給され容量性負荷がＶの電位にまで充電される。
【００８２】
次に、容量性負荷を放電する場合には、スイッチング素子ＳＷ１、ＳＷ３をＯＮ状態からＯＦＦ状態に切り替えると同時にスイッチング素子ＳＷ２をＯＦＦ状態からＯＮ状態に切り替える。この状態では、容量性負荷の電荷は、スイッチング素子ＳＷ２を経由してエネルギ蓄積用コンデンサに回収される。スイッチング素子ＳＷ２のＯＮによって、容量性負荷からエネルギ蓄積用コンデンサへの放電経路が形成されると、インダクタンス素子のインダクタンス成分と容量性負荷のキャパシタンス成分によるＬＣ共振の過渡現象を経て、エネルギ蓄積用コンデンサの電位（Ｖ／２）より低い電圧にまで容量性負荷が放電される。そして、スイッチング素子ＳＷ２がＯＮ状態を維持したまま、所定時間経過後に、スイッチング素子ＳＷ１、ＳＷ３はＯＦＦ状態のまま、スイッチング素子ＳＷ４をＯＮ状態に切り替える。これにより、容量性負荷の残留電荷がスイッチング素子ＳＷ４を経由してグランドに完全に放電される。
【００８３】
このように、ＬＣ共振作用により、充電時はエネルギ蓄積用コンデンサの電位より高い電位に充電し、放電時はエネルギ蓄積用コンデンサの電位より低い電位に放電することによって、電力回収率を５０％より大きく出来ている。なお、充電時にエネルギ蓄積用コンデンサから供給される電荷量と放電時にエネルギ蓄積用コンデンサに回収される電荷量は等しく、よって、安定した充放電の繰返し動作が行える。
【００８４】
ここで、図５に示すように、スイッチング素子ＳＷ１、ＳＷ２を経由した充電電流と放電電流の出力電流波形は、なだらかな傾斜となっている。これは、スイッチング素子ＳＷ１、ＳＷ２と容量性負荷との間に形成されたインダクタンス素子Ｌの作用によるものである。これに対して、スイッチング素子ＳＷ３、ＳＷ４を経由した充電電流と放電電流の出力電流波形は、立ち上がりが非常に急峻となっている。これは、スイッチング素子ＳＷ３、ＳＷ４と容量性負荷との間にインダクタンス素子Ｌが設けられていないためである。
【００８５】
上記基本回路を元に、容量性負荷を複数並列配置して複数のチャンネルを有する容量性負荷駆動回路を形成することが考えられる。この場合、単純に上記構成の基本回路を複数並列配置することで、複数のチャンネルを有する容量性負荷駆動回路を実現することができる。
【００８６】
しかしながら、単純に図４に示す基本回路を多段にするだけでは、各段にインダクタンス素子が含まれた状態となっている。このインダクタンス素子は、他の回路素子との集積化が困難であるので、容量性負荷駆動回路の集積化を実現することができないという問題が生じる。
【００８７】
そこで、図１に示すように、インダクタンス素子を各基本回路において共通化させた容量性負荷駆動回路を実現することで、該容量性負荷駆動回路のインダクタンス素子を除く回路の集積化を可能にしている。図１において、点線で囲った領域が集積化対象領域である。
【００８８】
これにより、容量性負荷駆動回路の小型化、すなわちインクジェットヘッドの駆動回路の小型化が可能となり、この結果、インクジェットプリンタの小型化も可能となる。
【００８９】
ところで、図１に示すような容量性負荷駆動回路を用いる利点は、上述のように、集積化を可能にし回路全体を小型化する点の他に、容量性負荷に一度蓄積された電荷を再度回収して使用することによる省電力化を挙げることができる。
【００９０】
しかしながら、容量性負荷からエネルギ蓄積用コンデンサに戻された電荷量に対する容量性負荷に供給した電荷量の割合を示す電力回収率は、同時駆動するチャンネル数によって異なる。つまり、図１に示す容量性負荷駆動回路の場合では、各グループに含まれるチャンネルは、同時に駆動されるので、各グループに含まれるチャンネル数によって電力回収率が異なることになる。
【００９１】
この電力回収率の最も高い同時駆動チャンネル数は、上記の容量性負荷駆動回路の基本回路における回路定数、駆動条件によって決まる。
【００９２】
ここで、図１に示す容量性負荷駆動回路において、電力回収率の最も高い同時駆動チャンネル数の検討を行なう。但し、図４に示す基本回路における回路定数は、以下の表１に、駆動条件は、以下の表２に示す。なお、表１に示す回路定数は、１０チャンネル（Ｃｈ）同時駆動時にＬＣ共振による駆動パルスの立ち上がり／立ち下がり時間＝２００ｎｓｅｃになるように設定されている。また、表２に示す駆動条件は、スイッチング素子ＳＷ３、４（クランプ用スイッチ）が昇降圧開始後２００ｎｓｅｃでＯＮ状態になるように設定されている。
【００９３】
【表１】
2005041076.tif 000003
【００９４】
【表２】
2005041076.tif 000004
【００９５】
上記の回路定数、駆動条件の元、同時駆動チャンネル（Ｃｎ）数を変えた場合の電力回収率と、コイル（インダクタンス素子）を通じた電荷のやり取りの量と、電源から供給される電荷量との対応を示した結果を以下の表３に示し、この表３のグラフを図６に示す。
【００９６】
【表３】
2005041076.tif 000005
【００９７】
前述のように、表３および図６に示す結果は、前提条件として、
▲１▼１０チャンネル同時駆動時にＬＣ共振による駆動パルスの立ち上がり／立ち下がり時間＝２００ｎｓｅｃとなるように仮設定し、
▲２▼ＬＣ共振による駆動パルスの立ち上がり／立ち下がり開始の２００ｎｓｅｃ後に、ＳＷ３／ＳＷ４をＯＮして、残りの充電／放電を行う。
【００９８】
このことから、１０チャンネル以下の同時駆動時では、スイッチング素子ＳＷ１を介したエネルギ蓄積コンデンサからのＬＣ共振による充電（スイッチング素子ＳＷ２を介したエネルギ蓄積コンデンサへのＬＣ共振による放電）が完全に終了してから、スイッチング素子ＳＷ３を介して電源から残りの充電（スイッチング素子ＳＷ４を介してＧＮＤへ残りの放電）を行なうことになる。
【００９９】
この場合、単純に『ＬＣＲ直列回路の過渡現象』におけるＬＣ共振による到達電圧となり、それに対応した電力回収率が得られる。
【０１００】
なお、表３および図６からは、同時駆動チャンネル数１〜１５では同時駆動チャンネル数が多いほど到達電圧は高くなる傾向（＝電力回収率が向上する傾向）があることが分かる。
【０１０１】
そこで、１０チャンネル超の同時駆動時では、ＬＣ共振による充電（放電）期間がスイッチング素子ＳＷ３を介した電源からの充電期間（スイッチング素子ＳＷ４を介したＧＮＤへの放電期間）と重なりをもつようになる。この重なりの程度が１０チャンネルを超える同時駆動時の電力回収率に影響を与える。
【０１０２】
一般に、インダクタンスは急激な電流変化を妨げる作用がある。つまり、スイッチング素子ＳＷ３がＯＮされたからといってスイッチング素子ＳＷ１を介した電流経路の電流が突然遮断されるのではなく、ある程度充電電流を持続するようになる。なお、インダクタンスがなかったとしたら、スイッチング素子ＳＷ１は瞬時に遮断（ＯＦＦ状態）されてしまう。
【０１０３】
これにより、１０チャンネル超えの同時駆動時では、ＬＣ共振による充電（放電）とスイッチング素子ＳＷ３を介した電源からの充電（スイッチング素子ＳＷ４を介したＧＮＤへの放電）とが同時進行する期間（上述した”重なり”）が存在することになる。
【０１０４】
さらに、上述したように駆動チャンネル数が多いほど電力回収率が向上する傾向があるので、表３および図６に示すように、１０チャンネルの同時駆動時よりも１５チャンネル同時駆動時の方が電力回収率が向上している。結果的に、トータルの充放電期間（＝ＬＣ共振による充放電期間＋電源／ＧＮＤとの充放電期間）を伸ばさずに、仮設定した１０チャンネルの同時駆動よりも多くのチャンネル数である１５チャンネル同時駆動を、より良い電力回収率で駆動させることが可能であることが分かる。
【０１０５】
しかしながら、このような好ましい状況が限りない多チャンネル同時駆動に当てはまるわけではなく、あるチャンネル数（今回のケースでは１５チャンネル）以上で電力回収率が低下傾向に転じる。この理由を単純に言えば、ＬＣ共振による充放電が完了する前に電源／ＧＮＤ接続による充放電により充放電そのものが完了してしまうためであり、エネルギ蓄積用コンデンサと容量性負荷の電荷の遣り取り（回収／再生）の割合が減少するためである。
【０１０６】
ここで、上記の回路定数、駆動条件において容量性負荷駆動回路における同時駆動Ｃｈ数毎の充放電の出力電圧波形を、図７（ａ）（ｂ）〜図１１（ａ）（ｂ）に示す。
【０１０７】
図７（ａ）（ｂ）は、１ｃｈ同時駆動時の出力電圧波形を示し、図８（ａ）（ｂ）は、５ｃｈ同時駆動時の出力電圧波形を示し、図９（ａ）（ｂ）は、１０ｃｈ同時駆動時の出力電圧波形を示し、図１０（ａ）（ｂ）は、１５ｃｈ同時駆動時の出力電圧波形を示し、図１１（ａ）（ｂ）は、３０ｃｈ同時駆動時の出力電圧波形を示す。なお、各図の（ａ）は出力電圧波形の全体図を示し、（ｂ）は出力電圧波形の充電部分の拡大図を示している。
【０１０８】
図７（ｂ）〜図１１（ｂ）から、チャンネル数が多くなると、ＬＣ共振の充電期間が長くなって、ある程度以上電源からの充電時期に重なりが大きくなると、ＬＣ共振による充電自身が抑制され（本来正弦波であるＬＣ共振の充電電流カーブが歪む）、その分電源から充電されるかたちになる。このため、チャンネル数がある値を超えると、電力回収率が低下する。
【０１０９】
この電力回収率が増加傾向から減少傾向に転じる変極点（同時駆動チャンネル数）は、シミュレーションや実験によって経験的に求める。
【０１１０】
逆に、同時駆動チャンネル数の設定を行なう場合に、上記のシミュレーションや実験によって求めた変極点に基づいて、現在グループ化されているものを、再グループ化することで、最適な電力回収率となる容量性負荷のグループ化を行なうことができる。
【０１１１】
同時駆動チャンネル数ｎ＝１０ｃｈの時に立上り時間Ｔｓ＝２００ｎｓに設定された図６において、約５０％の電力回収効率を確保する同時駆動チャンネル数ｍ≦５０ｃｈであることから、約５０％の電力回収効率を得る条件  ｍ／ｎ≦５  が得られる。
【０１１２】
また、約６０％以上の効率を確保する同時駆動チャンネル数  ｍ’≦３０ｃｈであり、約６０％の電力回収効率を得る条件は  ｍ’／ｎ≦３  となる。
【０１１３】
ここで、図１に示す容量性負荷駆動回路において、１０ｃｈ相当の容量性負荷（＝８ｎＦ）を１グループ化し駆動すると仮定した場合、インダクタンス素子Ｌとグループ内の回路抵抗Ｒの値によって到達時間、到達電位（＝電力回収率）にどのような影響を受けるのか、あるいは、インダクタンス素子Ｌと回路抵抗Ｒの値をいくらに設定すれば効果的なのかについて以下に述べる。
【０１１４】
図１に示す容量性負荷駆動回路における電力回収率について、図１２（ａ）（ｂ）を参照しながら以下に説明する。
【０１１５】
図１２（ａ）は、図１に示す容量性負荷駆動回路の等価回路であるＬＣＲ直列回路を示す。図１２（ｂ）は、図１２（ａ）で示したＬＣＲ直列回路での電力回収率とインダクタンス素子Ｌの値と各スイッチング素子等のＬＣＲ回路上の抵抗Ｒの値との関係を示すグラフである。ここで、Ｖ０＝１０［ｖ］、Ｃ０＝８．０Ｅ−０９［Ｆ］とし、電力回収率ηを、図１２（ａ）中の式で求める。なお、図１２（ｂ）のグラフの具体的な値は、以下の表４に示す。
【０１１６】
【表４】
2005041076.tif 000006
【０１１７】
図１に示す容量性負荷駆動回路における最高到達電位について、図１３（ａ）（ｂ）を参照しながら以下に説明する。
【０１１８】
図１３（ａ）は、図１に示す容量性負荷駆動回路の等価回路であるＬＣＲ直列回路を示す。図１３（ｂ）は、図１３（ａ）で示したＬＣＲ直列回路での最高到達電位とインダクタンス素子Ｌの値と各スイッチング素子等のＬＣＲ回路上の抵抗Ｒの値との関係を示すグラフである。ここで、Ｖ０＝１０［ｖ］、Ｃ０＝８．０Ｅ−０９［Ｆ］とし、最高到達電位Ｖｍａｘを、図１３（ａ）中の式で求める。なお、図１３（ｂ）のグラフの具体的な値は、以下の表５に示す。
【０１１９】
【表５】
2005041076.tif 000007
【０１２０】
図１に示す容量性負荷駆動回路における最高電位到達時間について、図１４（ａ）（ｂ）を参照しながら以下に説明する。
【０１２１】
図１４（ａ）は、図１に示す容量性負荷駆動回路の等価回路であるＬＣＲ直列回路を示す。図１４（ｂ）は、図１４（ａ）で示したＬＣＲ直列回路での最高電位到達時間とインダクタンス素子Ｌの値と各スイッチング素子等のＬＣＲ回路上の抵抗Ｒの値との関係を示すグラフである。ここで、Ｖ０＝１０［ｖ］、Ｃ０＝８．０Ｅ−０９［Ｆ］とし、最高電位到達時間ｔを、図１４（ａ）中の式で求める。なお、図１４（ｂ）のグラフの具体的な値は、以下の表６に示す。
【０１２２】
【表６】
2005041076.tif 000008
【０１２３】
以上の結果から、まず、駆動波形の立上り時間の内ＬＣ共振による立上りに許される時間を２００ｎｓｅｃとした場合、図１４（ｂ）に示すように、Ｒの値には殆ど関係なく、Ｌの値は５００ｎＨ以下でなければならないことが分かる。
【０１２４】
次に、Ｌ≦５００ｎＨにした場合（Ｌ＞５００ｎＨも図示されているが）、Ｒの値によって到達電圧（あるいは電力回収率）がどのように変化するのかを示した図１２（ｂ）および図１３（ｂ）に示すグラフから、Ｒの値をいくらにすれば効果的なのかが分かる。ここで、「効果的」と表現したのは、もし到達電位（あるいは電力回収率）を大きくすることだけを考えれば、Ｒ値は小さければ小さいほど良いのであるが、Ｒの主たる要因である半導体スイッチの面積が大きくなってコストが増大してしまうという問題があるので、適当な値（現実味のある値）を選ぶ必要がある。ここでは、Ｒ＝２Ω（＝ｃｈ当り２０Ωが１０並列）を選択した。
【０１２５】
上記のように抵抗Ｒを適当な値に選定した時、図１４（ｂ）で示すよう到達時間ｔ≒π・（Ｌ・Ｃ）０．５で近似でき、前述、図６で求まった回収効率５０％得る同時駆動チャンネル数の条件  ｍ／ｎ≦５から回収効率５０％得るためのＳＷ３がＯＮ状態にするまでの時間Ｔｓの条件は
π｛（１／５）Ｌ・Ｃ｝０．５≦Ｔｓ
となる。
【０１２６】
また、図１２に示す回収効率η
η≒Ｖｍａｘ／（２Ｖｏ）
および、図１３で示す到達電位Ｖｍａｘは同時駆動チャンネル数ｍを考慮すると
Ｖｍａｘ＝Ｖｏ［１＋ｅｘｐ〔−π（Ｒ／ｍ）／｛４・Ｌ／（ｍ・Ｃ）−（Ｒ／ｍ）２｝０．５〕］
上記、ηおよびＶｍａｘの式から
Ｌｎ（２η−１）＝−π（Ｒ／ｍ）／｛４・Ｌ／（ｍ・Ｃ）−（Ｒ／ｍ）２｝０．５
となり、同時駆動チャンネル数ｍで回収効率ηを５０％以上とする条件は
４・Ｌ／（ｍ・Ｃ）−（Ｒ／ｍ）２  ≧  ０
また、図１４で示す到達時間ｔは同時駆動チャンネル数ｍを考慮すると
ｔ＝（２π・Ｌ／ｍ）／｛４・Ｌ／（ｍ・Ｃ）−（Ｒ／ｍ）２｝０．５
ここでＯＮ状態にするまでの時間Ｔｓ≧ｔが要求されるので
｛Ｔｓ／（２π・Ｌ／ｍ）｝２≧１／｛４・Ｌ／（ｍ・Ｃ）−（Ｒ／ｍ）２｝≧０
が効率５０％を得る条件となる。
【０１２７】
本実施の形態では、インクジェットヘッドの駆動回路として、図１に示した容量性負荷駆動回路を使用した例について説明したが、これに限定されるものではなく、インクジェットヘッドの駆動方式によっては、図１に示す容量性負荷駆動回路の他に、例えば、図１５に示すような容量性負荷駆動回路をインクジェットヘッドの駆動回路として使用することも考えられる。
【０１２８】
図１５に示す容量性負荷駆動回路において、図１に示す容量性負荷駆動回路と大きく異なる点は、容量性負荷である圧電体素子の一端がグランドではなく、隣接する圧電体素子に接続されている点である。つまり、圧電体素子が直列に複数個、すなわちＮ＋１個接続されている。この場合、図１に示す場合とは異なり、直列接続された圧電体素子のうち、両端にダミーチャンネル（ｄｕｍｍｙ１、ｄｕｍｍｙ２）が形成されているので、チャンネル数は図１の場合と同様、Ｎ個となり、各圧電体素子のグループ化も図１の場合と同じにすれば、駆動方法は同じでよい。
【０１２９】
図１６は、図１５に示す容量性負荷駆動回路（インクジェットヘッドの駆動回路）を時分割駆動する際のタイミングチャートを示している。ここでは、圧電体素子をＡ相、Ｂ相、Ｃ相の３相に分け、各相を３つのグループに分類し、各グループ（第１グループ、第２グループ、第３グループ）における出力波形のハイレベルの領域が少しずつ重なるように、各スイッチング素子のＯＮ／ＯＦＦが制御されている。なお、ある相の出力波形がＯＮ状態のときは、他の２相の出力波形はＯＦＦ状態となるように各スイッチング素子のＯＮ／ＯＦＦが制御される。
【０１３０】
Ａ相は、チャンネルＣｈ１，Ｃｈ４，Ｃｈ７，…からなり、Ｂ相は、チャンネルＣｈ２，Ｃｈ５，Ｃｈ８，…からなり、Ｃ相は、チャンネルＣｈ３，Ｃｈ６，Ｃｈ９，…からなる。これら各相は、さらに、３つのグループに分けられている。
【０１３１】
すなわち、Ａ相の第１グループは、チャンネルＣｈ１，Ｃｈ１０，Ｃｈ１９，…からなり、Ａ相の第２グループは、チャンネルＣｈ４，Ｃｈ１３，Ｃｈ２２，…からなり、Ａ相の第３グループは、チャンネルＣｈ７，Ｃｈ１６，Ｃｈ２５１９，…からなっている。各グループに含まれるチャンネルは同時に駆動するように制御されている。すなわち、図１５に示すように、各グループのスイッチング素子のＯＮ／ＯＦＦの切替タイミングが制御されている。
【０１３２】
図１５に示す各チャンネルの駆動について、図１６に示すタイミングチャートを参照しながら説明すれば、以下のようになる。
【０１３３】
例えば、Ａ相の第１グループに含まれるチャンネルＣｈ１，Ｃｈ１０，Ｃｈ１９，…を駆動するには、まず、エネルギ蓄積用のコンデンサＣ０とチャンネルＣｈ１，Ｃｈ１０，Ｃｈ１９，…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子ＳＬＨ１，ＳＬＨ４，ＳＬＨ７，…がＯＮ状態にされ、所定時間経過後に、不足分の電荷を供給するために、電源端子ＶＨとチャンネルＣｈ１，Ｃｈ１０，Ｃｈ１９，…に対応する圧電体素子との間に形成される充電経路上のスイッチング素子ＳＣＨ１，ＳＣＨ１０，ＳＣＨ１９，…がＯＮ状態にされる。このとき、放電経路上にあるスイッチング素子ＳＨＬ１，ＳＨＬ１０，ＳＨＬ１９，…、スイッチング素子ＳＣＬ１，ＳＣＬ１０，ＳＣＬ１９，…はＯＦＦ状態にされている。
【０１３４】
Ａ相の第２グループ、第３グループにおいても第１グループと同じように各スイッチング素子がＯＮ／ＯＦＦ制御されるが、各グループにおける出力波形が一部重なるように時間差を設けて制御される。
【０１３５】
また、Ｂ相、Ｃ相においても、Ａ相と同様に制御される。
【０１３６】
図１および図１５に示す容量性負荷駆動回路においては、一つのインダクタンス素子が全ての圧電体素子に対して共通であるために、あるグループの充電期間と別のグループの放電期間とが重なることができないが、以下の図１７および図１８に示す容量性負荷駆動回路においては、グループ間の充放電期間を重ねることができる。
【０１３７】
すなち、図１７および図１８に示す容量性負荷駆動回路では、図１および図１５に示す容量性負荷駆動回路とは異なり、インダクタンス素子を、充電経路に一つ、放電経路に一つ設けてもよい。
【０１３８】
これにより、充電と放電とを独立して行なわせることができるので、あるグループの充電期間と別のグループの放電期間とを重ねることができる。
【０１３９】
なお、上記インダクタンス成分を含む回路素子は、グループ毎に設けでもよいし、上記各グループに共通の充放電経路上に挿入してもよい。何れの場合においても、上記の切替手段による各グループの駆動タイミングの切替制御を適切に行なうことで実現することができる。
【０１４０】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１４１】
【発明の効果】
本発明の容量性負荷駆動回路は、以上のように、複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせる容量性負荷駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されている構成である。
【０１４２】
それゆえ、インダクタンス成分を含む回路素子の数を削減するとともに、容量性負荷駆動回路に含まれる、集積化が困難なインダクタンス成分を含む回路素子以外の回路素子を集積化（ＩＣ化）することによって、容量性負荷駆動回路全体の小型化を図ることができる。
【０１４３】
また、インダクタンス素子は、他の回路素子に比べて高価であるので、上記のようにインダクタンス素子を共通化して使用することで、容量性負荷駆動回路のコストダウンを図ることができるという効果を奏する。
【０１４４】
また、容量性負荷を所定数毎にグループ化し、該グループ毎にグループ内の選択された容量性負荷を同時に駆動し、各グループ間の容量性負荷の駆動タイミングに時間差を設けて、各グループの駆動波形同士が部分的に重なるように時分割駆動するようにしてもよい。
【０１４５】
この場合、全容量性負荷が同時に駆動される場合に比べて、同時駆動の容量性負荷が少なくなり、駆動波形の立上り／立下り速度の大幅な低下を抑えることが出来る。また、容量性負荷の充放電時に流れる電流を時間的に分散させ、ピーク電流を低減できるので、駆動回路自身への電気的な負荷が軽減される。
【０１４６】
更に、各グループ間の容量性負荷の駆動波形同士が部分的に重なることのない独立した時分割駆動の場合に比べて、一通りの容量性負荷を駆動するのに必要な時間（駆動周期）を短縮することができるという効果を奏する。
【０１４７】
上記インダクタンス成分を含む回路素子は、グループ毎に設けられていてもよいし、上記各グループに共通の充放電経路上に挿入してもよい。何れの場合においても、上記の切替手段による各グループの駆動タイミングの切替制御を適切に行なうことで実現することができる。
【０１４８】
また、上記インダクタンス成分を含む回路素子の電源端子側に、電荷の充放電を行なうコンデンサが接続され、該コンデンサの電圧がグループに印加される電圧の１／２であってもよい。
【０１４９】
この場合、電源電圧を超えた過電圧がグループ２印加することが防止でき、かつ効率よく動作できるという効果を奏する。
【０１５０】
さらに、上記電源端子の抵抗成分をＲ（Ω）、上記インダクタンスを有する回路素子のインダクタンス成分をＬ（Ｈ）、上記キャパシタのキャパシタンス成分をＣ（Ｆ）、１グループ内の容量性負荷の数をｍ、上記切替手段がＯＮするタイミングをＴｓ（ｓ）とした時、
上記タイミングＴｓが、
π｛（ｍ／５）・Ｌ・Ｃ｝０．５≦Ｔｓ
を満たしていてもよい。
【０１５１】
上記の式を満たすタイミングによって切替手段がＯＮされれば、少なくとも５０％の電力回収率を得ることができるという効果を奏する。
【０１５２】
また、上記電源端子の抵抗成分をＲ（Ω）、上記インダクタンスを有する回路素子のインダクタンス成分をＬ（Ｈ）、上記キャパシタのキャパシタンス成分をＣ（Ｆ）、１グループ内の容量性負荷の数をｍ、上記切替手段がＯＮするタイミングをＴｓ（ｓ）とした時、
上記タイミングＴｓが、
｛Ｔｓ／（２π・Ｌ／ｍ）｝２≧１／｛４・Ｌ／（ｍ・Ｃ）−（Ｒ／ｍ）２｝≧０
を満たしていてもよい。
【０１５３】
上記の式を満たすタイミングによって切替手段がＯＮされれば、少なくとも５０％の電力回収率を得ることができるという効果を奏する。
【０１５４】
また、上記容量性負荷駆動回路は、インクジェットヘッドの駆動回路に適用してもよい。
【０１５５】
すなわち、本発明のインクジェットヘッドの駆動回路は、インク吐出手段として複数の容量性負荷を備え、該複数の容量性負荷に対して、インダクタンス成分を含む回路素子を介して電荷の充放電を行なわせて、インクを吐出させるようにインクジェットヘッドを駆動させるインクジェットヘッドの駆動回路において、上記インダクタンス成分を含む回路素子は、各容量性負荷の電荷の充放電経路に共通の経路上に挿入されていることを特徴としている。
【０１５６】
これにより、インクジェットヘッドの駆動回路の小型化を図ることが可能となる。
【０１５７】
また、上記構成のインクジェットヘッドの駆動回路を備えたインクジェットプリンタでは、インクジェットヘッドの駆動回路の小型化が可能であるので、装置全体の小型化を図ることが可能となる。
【０１５８】
しかも、他の回路素子に比べて高価なインダクタンス素子を必要最小限の個数で済むので、装置の低価格化を図ることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態にかかる容量性負荷駆動回路を示す概略回路図である。
【図２】図１に示す容量性負荷駆動回路の駆動状態を示す図である。
【図３】図１に示す容量性負荷駆動回路を適用したインクジェットヘッドを備えたインクジェットプリンタの概略構成斜視図である。
【図４】共振型電力回収回路の基本回路を示す図である。
【図５】図４に示す基本回路の動作状態を示す図である。
【図６】共振型電力回収回路における同時駆動チャンネル数と電力回収率との関係を示すグラフである。
【図７】共振型電力回収回路における１チャンネル同時駆動時の負荷変動を示すグラフであり、（ａ）は容量性負荷における充放電の波形図を示し、（ｂ）は（ａ）の波形図において充電部分を拡大した拡大波形図を示す。
【図８】共振型電力回収回路における５チャンネル同時駆動時の負荷変動を示すグラフであり、（ａ）は容量性負荷における充放電の波形図を示し、（ｂ）は（ａ）の波形図において充電部分を拡大した拡大波形図を示す。
【図９】共振型電力回収回路における１０チャンネル同時駆動時の負荷変動を示すグラフであり、（ａ）は容量性負荷における充放電の波形図を示し、（ｂ）は（ａ）の波形図において充電部分を拡大した拡大波形図を示す。
【図１０】共振型電力回収回路における１５チャンネル同時駆動時の負荷変動を示すグラフであり、（ａ）は容量性負荷における充放電の波形図を示し、（ｂ）は（ａ）の波形図において充電部分を拡大した拡大波形図を示す。
【図１１】共振型電力回収回路における３０チャンネル同時駆動時の負荷変動を示すグラフであり、（ａ）は容量性負荷における充放電の波形図を示し、（ｂ）は（ａ）の波形図において充電部分を拡大した拡大波形図を示す。
【図１２】図１に示す容量性負荷駆動回路における電力回収率を説明する図であり、（ａ）は、図１に示す容量性負荷駆動回路の等価回路を示し、（ｂ）は、電力回収率とインダクタンスの値と回路抵抗との関係を示すグラフである。
【図１３】図１に示す容量性負荷駆動回路における容量性負荷の到達電位を説明する図であり、（ａ）は、図１に示す容量性負荷駆動回路の等価回路を示し、（ｂ）は、到達電位とインダクタンスの値と回路抵抗との関係を示すグラフである。
【図１４】図１に示す容量性負荷駆動回路における容量性負荷の最大到達電位に到達する時間（到達時間）を説明する図であり、（ａ）は、図１に示す容量性負荷駆動回路の等価回路を示し、（ｂ）は、到達時間とインダクタンスの値と回路抵抗との関係を示すグラフである。
【図１５】図１に示す容量性負荷駆動回路の他の例を示す回路図である。
【図１６】図１５に示す容量性負荷駆動回路の駆動状態を示す図である。
【図１７】図１に示す容量性負荷駆動回路のさらに他の例を示す回路図である。
【図１８】図１５に示す容量性負荷駆動回路の他の例を示す回路図である。
【符号の説明】
１  給紙部
２  搬送部
３  印刷部
４  排出部
１０  インクジェットプリンタ
１１  給紙トレイ
１２  ピックアップローラ
１３  印字ヘッド
１６  プラテン
１８ａ・１８ｂ  排出ローラ
２０  キャリッジ
２１  ガイドシャフト
２２  インクカートリッジ
２３  インク供給経路
２５  排出トレイ
Ｃ    コンデンサ
Ｌ    インダクタンス素子（インダクタスを含む回路素子）
Ｒ    抵抗
Ｓ    記録用紙
ＳＷ１  スイッチング素子（切替手段）
ＳＷ２  スイッチング素子（切替手段）
ＳＷ３  スイッチング素子（切替手段）
ＳＷ４  スイッチング素子（切替手段）
Ｖ  電源
ＶＨ  電源端子
【図１】
2005041076.tif 000009
【図２】
2005041076.tif 000010
【図３】
2005041076.tif 000011
【図４】
2005041076.tif 000012
【図５】
2005041076.tif 000013
【図６】
2005041076.tif 000014
【図７】
2005041076.tif 000015
【図８】
2005041076.tif 000016
【図９】
2005041076.tif 000017
【図１０】
2005041076.tif 000018
【図１１】
2005041076.tif 000019
【図１２】
2005041076.tif 000020
【図１３】
2005041076.tif 000021
【図１４】
2005041076.tif 000022
【図１５】
2005041076.tif 000023
【図１６】
2005041076.tif 000024
【図１７】
2005041076.tif 000025
【図１８】
2005041076.tif 000026