(57)【要約】【課題】    超高周波ノッチフィルタ【解決手段】  本発明による超高周波ノッチフィルタ（１００）は、自身の本体（１０３）の上に導体トレース（１０６）を定義し、自身の端子（１０４）間を延びるコンデンサ（１０２）を有する。導体トレースは、コンデンサのキャパシタンスCと一体となって並列LC回路を形成するインダクタンスLを有する。プリント回路基板（１２０）上に信号ライン（１２４）の２つのセグメントを接続するように搭載された場合、このノッチフィルタとプリント回路基板（PCB）のアース平面（１２２）が一体となって仮想導体ループが形成され、この仮想導体ループは、あるインダクタンスとキャパシタンスを有し、これらの積はこのノッチフィルタのノッチの中心周波数と等しい。このノッチの中心周波数は導体トレースの幅を変化させることで調節される。【選択図】    図１
2005094730.tif 000002
【特許請求の範囲】
【請求項１】
本体と該本体に取り付けられた対の端子とを有するコンデンサと、
該本体上に定義され、該端子を接続するための導体とを備え、
該導体が該コンデンサのキャパシタンス（C）と一体となって並列LC回路を定義するインダクタンス（L）を有することを特徴とする装置。
【請求項２】
あるノッチ中心周波数を有するノッチフィルタを形成する装置であって、
該コンデンサが該ノッチ中心周波数以上の共振周波数を有する請求項1記載の装置。
【請求項３】
プリント回路基板によって定義される信号導体の２つの別個のセグメント間を接続するための装置であって、
該プリント回路基板がアース平面も定義し、
該ノッチフィルタと該アース平面によって形成される仮想導体ループのキャパシタンスとインダクタンスの積が該ノッチ中心周波数に等しい請求項２記載の装置。
【請求項４】
更に、
プリント回路基板（PCB）と、
該PCBによって定義される対の別個の導体セグメントを備える信号導体と、
該PCBによって定義されるアース平面とを備え、
該対の端子が該コンデンサを該対のセグメント間に接続し、
該導体が該コンデンサと一体となって該信号導体に対するノッチフィルタを形成し、該ノッチフィルタと該アース平面によって形成される仮想導体ループのキャパシタンスとインダクタンスの積が該ノッチフィルタのノッチの中心周波数に等しい請求項1記載の装置。
【請求項５】
該コンデンサが該ノッチフィルタの該中心周波数以上の共振周波数を有する請求項1から４のいずれかに記載の装置。
【請求項６】
該導体が該本体の上にメッキされる請求項１から４のいずれかに記載の装置。
【請求項７】
該導体が該本体の上にプリントされる請求項１から４のいずれかに記載の装置。
【請求項８】
該コンデンサが表面搭載コンデンサから成る請求項１から４のいずれかに記載の装置。
【請求項９】
該導体が該導体のインダクタンスを定義する幅を有し、該ノッチフィルタが該導体の幅を変化させることで調節される請求項１から４のいずれかに記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電磁干渉（electromaganetic interference, EMI）の抑圧に係る。
【背景技術】
【０００２】
ローカルエリア網（LAN）を実現するために高帯域幅（high-bandwidth）伝送ラインを用いることはますます一般的になりつつある。この一例にギガビットイサーネット（Gigabit Ethernet(登録商標)）LANがある。このような伝送ラインによって実現される高周波（high-frequency）伝送では、これらから放出される放出物（radiated emissions）の抑圧は、これら放出物及びこれらに起因する他の信号線への漏話（crosstalk）は伝送周波数が増加するほど増加するために、重大な挑戦となる。
【０００３】
ノッチフィルタ（notch filter）は、ある帯域（バンド）の周波数は除去するが、他の全ての周波数は通過させるように設計される。EMIを除去するためにノッチフィルタを用いることは知られている（例えば、合衆国特許第6,539,253号参照）が、EMIを抑止するためのノッチフィルタの開発における技術的課題として、フィルタの意図される性能に重大な影響を与えかねない寄生インダクタンスとキャパシタンスをいかに効果的に扱うかがある。超高周波伝送においては、たとえ小さな寄生効果であっても重大な問題を引き起こす恐れがあり、このためノッチフィルタの設計に当ってはこれに対する十分な配慮が要求される。
【特許文献１】合衆国特許第6,539,253号
【特許文献２】合衆国特許出願第10/292,670号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は従来技術のこれら及びその他の問題並びに短所を解決することに向けられる。本発明の一面によると、この装置は、本体と、この本体に取り付けられた対の端子とを有するコンデンサと、この本体上に定義され、これら対の端子を接続するための導体とを備え、この導体は、コンデンサのキャパシタンスCと一体となって並列LC回路を定義するインダクタンスLを有する。このLC回路は導体トレースの幅を変化させることで調節される。この装置は一例としてノッチフィルタとして用いられる。本発明のもう一面によると、あるノッチ中心周波数を有するノッチフィルタは、本体と、この本体に取り付けられた対の端子とを有するコンデンサを有し、このコンデンサは、ノッチの中心周波数以上の共振周波数を有する。このノッチフィルタは、更に、あるインダクタンスを有し、該コンデンサの本体に沿って延び、該対の端子を接続する導体トレースを備える。一例として、プリント回路基板（printed circuit board, PCB）上に、アース平面に近接して信号ライン内に搭載される場合、このノッチフィルタとこのアース平面によって仮想導体ループが形成され、この仮想導体ループのインダクタンスとキャパシタンスの積によってノッチの中心周波数が定義される。本発明のもう一面によると、プリント回路基板（PCB）は、このPCBによって定義される対の別個の導体セグメントを有する信号導体と、このPCBによって定義されるアース平面と、本体とこの本体上に設けられた対の端子とを有するコンデンサ（この対の端子によってこのコンデンサはこれら導体セグメントの間に接続される）と、この本体上に定義され、これら対の端子を接続する導体とを備える。この導体はあるインダクタンスを有し、該コンデンサと一体となってこの信号導体に対するノッチフィルタを形成し、このノッチフィルタとアース平面によって形成される仮想導体ループのキャパシタンスとインダクタンスの積はこのノッチフィルタのノッチの中心周波数と等しい。
【０００５】
本発明の長所としては、このノッチフィルタは、超高周波に対して有効であること、製造が容易であること、調節可能（チューナブル）であること、製造において用いられるパーツの数を削減できること、コンパクトであり、プリント回路基板の面積をあまり占拠しないこと、及び表面搭載回路組み立て技術（surface-mount circuit-assembly techniques）とコンパチブルであること等が含まれる。
【０００６】
本発明のこれら及びその他の特徴及び長所が、本発明の実施例の以下の詳細な説明を図面を参照しながら考慮することでより一層明らかになるものである。
【発明を実施するための最良の形態】
【０００７】
図１はプリント回路基板（PCB）１２０上に搭載されたノッチフィルタ１００の実施例を示す。このノッチフィルタ１００は、EMIを除去されるべき信号を運ぶプリント回路導体（printed-circuit conductor）１２４の２つのセグメント１２４ａと１２４ｂとの間を延びる。この導体１２４の各セグメントは半田パッド（solder pad）１２６に終端する。ノッチフィルタ１１０はこの半田パッド１２６に、例えばコンポーネント表面搭載過程（component surface-mounting process）によって電気的に接続される。
【０００８】
ノッチフィルタ１００は、コンデンサ１０２（好ましくは表面搭載コンデンサ）、及びコンデンサ１０２の本体１０３によって定義され、この本体の長さに渡って延びる（例えばこの上にメッキ或いはプリントされた）幅ｗと長さｌを有する導体トレース１０６とから成る。コンデンサ１０２は半田パッド１２６に、コンデンサ１０２の本体１０３の両端から延びる導体端子１０２によって電気的に接続される。導体トレース１０６はこれら導体端子１０４に電気的に接続され、これらの間のインダクタ（inductor）として働く。コンデンサ１０２と導体トレース１０６は、一体となって導体１２４のセグメント間に一つの並列な誘導性・容量性（parallel inductive-capacitive, LC）回路を形成する。プリント回路基板（PCB）１２０は、その複数の一つの層としてアース平面（ground plane）１２２を有するが、これはこれら導体１２４によって導かれる信号に対する帰路（return path）として働く。アース平面１２２、コンデンサ１０２及びトレース１０６は、一体となって、仮想導体ループ（virtual conductive loop）１３０を形成し、これによってこれらによって形成される構造の共振周波数が定まる。この仮想ループ１３０は、導体トレース１０６とアース平面１２２間の距離で決まる高さｈｌを有する。この高さｈｌは、コンデンサの高さｈｃと、PCB１２０内に埋め込まれたアース平面１２２の深さｈｇとから成る。PCB１２０の標準的な厚さは６２ミル（mils）であり、このため、アース平面の深さｈｇは通常は１ミルから６１ミルの間となる。仮想ループ１３０のキャパシタンス（Ｃ）とインダクタンス（Ｌ）の積によってノッチフィルタ１００によって実現される（導体１２４上の信号から除去されるべき）ノッチの中心（搬送）周波数（center frequency）ｆｎが決まる。
【０００９】
周知のように、コンデンサは（それより下では容量的に振る舞い、それより上では誘導的に振る舞う）個々の共振周波数（resonant frequency）ｆｃを有する。典型的には、コンデンサのキャパシタンスが小さくなるほど、その物理パッケージは小さくなり、その共振周波数ｆｃは高くなる。設計の容易さのためには、コンデンサ１０２の共振周波数ｆｃがノッチの中心周波数ｆｎ以上となることが望ましい。この共振周波数ｆｃにおいては、仮想ループ１３０のキャパシタンスＣは結果的にコンデンサ１０２のキャパシタンスとなる。このため、仮想ループ１２０の所望のインダクタンスＬはＬ＝１/(4π2fn2C)となる。インダクタンスＬは仮想ループ１３０によって提供される。インダクタンスＬは、このループの高さｈｌとＬ＝5(10-3)In(4hl/d）lなる関係を有する。ここで、インダクタンスＬはμＨにて表され、hlはミル（mils）にて表され、ｌはトレース１０６の長さをインチ（inches）にて示し、ｄはトレース１０６の幅ｗと厚さｔの和の二倍に等しい円周πdを有する等価の円形断面（equivalent circular cross-section）の直径をミルにて示す。インダクタンスＬは導体トレース１０６の幅ｗを変化させることで調節（tuned）される。トレース１０６の厚さｔについては、標準のもので、約１ミル（約０．７から約１．４ミル）の変動のない銅、アルミニウム、或いは他の導体から成るもの、つまり、プリント回路トレースの標準的な厚さを有するものと想定される。従来の寸法の表面搭載コンデンサ（surface-mountable capacitors）が用いられるものと想定すると、トレース１０６の幅ｗを変化させることで無理無く達成できるＬの値は、約０．２ｎＨから約１．５ｎＨの間となる。
【００１０】
この実施例においては、導体１２４は、ギガビットイサーネット（Gigabit Ethernet（登録商標））からの、つまり、ｆn＝１ＧＨｚのEMI或いは漏話（crosstalk）の影響を受けるものと想定される。こうしてｆｎと無理なく達成できるＬの値が与えられると、（これに基づいて）利用可能な適当なコンデンサ１０２が選択される。この実施例においては、一例としての市販のコンデンサとして、２７ｐＦの表面搭載可能な０６０３タイプ（surface-mountable 0603-type）（長さ６０ミル、幅及び高さ３０ミル）のコンデンサが選択される。コンデンサ１０２の選択によって、仮想ループ１３０の高さhlと、トレース１０６の長さｌは決まる（アース平面の深さhgはPCB１２０によって固定される）。従って、ノッチの中心周波数fnの所望の値を得るためには、仮想導体ループ１３０のインダクタンスＬを導体トレース１０６の幅を変化させることで調節することが必要となる。
【００１１】
導体トレース１０６の適切な幅ｗは以下の式から決定される：
【数１】
2005094730.tif 000003
ここで、
Ｌは仮想導体ループ１３０のインダクタンスを（μＨにて）表し、
hgはコンデンサ１０２の底面から帰路参照（アース）面１２２までの垂直距離を（ミルにて）表し、
hlはコンデンサ１０２の高さを（ミルにて）表し、
ｗはトレース１０６の幅を（ミルにて）表し、
ｔはトレース１０６の厚さ（高さ）を（ミルにて）表し、
ｌはトレース１０６の長さを（ミルにて）表す。
【数２】
2005094730.tif 000004
ここで、
fnはノッチフィルタの中心（搬送）周波数を表し、
Ｃは仮想導体ループ１３０のキャパシタンスを（ファラッドfarads）にて表す。
【００１２】
ｔ、ｌ、及びＣの値が固定されている場合に、ｗ及びhgを決定するための手順
（１）fn(hg,w,t,l,C)を、１≦hg≦hpcb（PCB１２０の厚さ全体をミルにて表した値）なる条件に対して、ミルにて面プロット（surface plot）として、hgをｘ軸とし、ｗをｙ軸としてプロットする。すると、垂直のｚ軸は、ある与えられた（hg,w）対に対する共振周波数を与える。
（２）“参照（reference ）”面プロットを、所望の共振周波数fnを表すステップ（１）から得られた面プロットの上に重ね合わせる。この参照面プロットは、必ず平坦な面（planar surface）であり、かつ、ステップ（１）に記述される値の全(hg,w）レンジをカバーすることを要求される。
（３）ステップ（１）から得られる面プロットとステップ（２）から得られる平坦な面プロットの交点は、所望の共振周波数を与える(hg,w）対の全レンジを表す。この交点の軌跡（intersecting contour）は、ライン（線）となり、負荷ライン（load line）と呼ばれる。次に、この解（solution）を、長さｌ（ミル）と幅ｗ（ミル）の電気メッキされた銅のトレース（electroplated copper trace）１０６を作成することで実現する。
（４）ステップ（３）の結果として交点が得られない場合は、キャパシタンスＣの値を、これら２つの面プロットから交点の軌跡が得られるようになるまで変化させる。ここで、キャパシタンスＣは、そのコンデンサが所望の共振周波数を少し超える所でも容量的に振る舞うように、選択されるべきである。換言すれば、選択されたコンデンサは、ノッチフィルタの所望の共振（中心）周波数fnを超える共振周波数fcを有するべきである。
（５）変数hg（アース平面の高さ）が事前に知られている場合は、ステップ（３）から決定される負荷ラインの上に来る(hg,w）対を選択する。次に、この解を長さｌと幅ｗを有するトレース１０６を作成することで実現する。通常は、hgは、プリント回路基板１２０の層の積層構造（stackup）はノッチフィルタを設計する前から知られているために、事前に知られている。
【００１３】
図２は、fn＝1GHzのノッチフィルタを実現するために用いられる、２７ pF 0603タイプのコンデンサに対する、ｗの値を、hgの関数として定義する負荷ライン２０４を示す。上述のように、負荷ライン２０４は２つの面プロットを重ね合わせることで得られ、これらの交点によってある与えられたノッチフィルタの中心周波数fnに対する負荷ラインが表される。これら２つの面プロットの一方は、達成可能な共振周波数を導体トレース１０６の幅ｗと参照帰路（アース平面）の深さhgの関数としてプロットする。この面プロットは、この実施例においては、ある与えられた27 pFなる固定されたキャパシタンスに対するものである。更に、この実施例においては、hlも、（30＋hg）ミルとして固定される。次に、参照平面がこの第一の面プロット上に重ね合わせられる。この参照平面は、この実施例においては１GHzなるノッチフィルタの所望の共振周波数fnを表す。これら２つの面の交点として、導体トレース１０６の要求される幅を、プリント回路基板１２０内のアース平面１２２の深さhgの関数として与える負荷ライン２０４が得られる。この27 pF 0603タイプのコンデンサは、現時点においては、従来の62ミル厚のプリント回路基板１２０に形成されるアース平面１２２が、いかなる深さにされた場合でも、１GHzのノッチフィルタを得ることができる唯一のコンデンサであるものと信じられる。１GHzのノッチフィルタを得ることができる他のコンデンサ値も存在するが、ただし、これら他の値のコンデンサの場合は、アース平面１２２の深さhgを、PCB１２０の６２ミルなる厚さの全範囲から選択することはできなくなる。つまり、このような場合は、アース平面１２２の深さhgをある最小の深さより大きくすることが必要となる。つまり、上述の関係は、PCB１２０の６２ミルの全厚さの内の、あるサブセット内でのみ有効となる。これら制約のために、0603タイプの27 pF コンデンサ以外のコンデンサを用いることは可能ではあるが、限定的であり、実際的でない。
【００１４】
コンピュータシミュレーションは、上述のように製造されたノッチフィルタ１００は、1 GHz EMIに対して、７dBより優れた減衰を達成することを示す。
【００１５】
一つのコンデンサ１０２及び導体トレース１０６を用いてノッチフィルタ１００を実現する代りに、複数のコンデンサを並列に接続することでコンデンサ１０２を形成し、これらコンデンサの一つ或いは複数が、並列に一体となって導体トレース１０６を形成する複数のトレースを備えるようにすることもできる。少し異なる値の複数のコンデンサを並列に用いた場合、結果として、複数の少し異なる値のノッチフィルタ、或いは、等価的に、より幅の広いノッチを有する一つのノッチフィルタが得られることとなり、EMI減衰の改善がもたらせられる。説明の方法にて製造されるノッチフィルタの長所の一つは、これによって占拠されるPCBの面積の量が非常に小さくなることである。複数のコンデンサから構成されるノッチフィルタの場合についてもこの長所を保存するためには、これらコンデンサが、2000年11月12日付けで出願され、本出願と同一の譲受人に譲渡された合衆国特許出願第10/292,670号において開示されているように垂直に積層される。1 GHzなるノッチフィルタのこの実施例においては、23 pF 0603タイプのコンデンサが27 pFのコンデンサと並列に用いられる。23 pFと27 pFのコンデンサを並列に組合わせた場合の負荷ラインが図２に負荷ライン２０２として示される。
【００１６】
勿論、本発明は１GHz以外の、他の周波数のノッチフィルタを実現するために用いることもできる。一例として、図３は、4.8 GHzのノッチフィルタを実現するために用いられる1.7 pFの表面搭載可能な0402タイプのコンデンサ（長さ40ミル、幅及び高さ20ミル）に対する負荷ライン３０４を示す。図２の実施例と対応するように、一つの好ましい実施例においては、4.8GHzのノッチフィルタを実現するために、1.7 pFのコンデンサが1.508 pFの0402タイプのコンデンサと並列に用いられる。これら２つのコンデンサを並列に組合わせた場合の負荷ラインが図３に負荷ライン３０２として示される。更に、図４は、一例として、6.1 GHzのノッチフィルタを実現するために用いられる、1.023pFの表面搭載可能な0402タイプのコンデンサに対する負荷ライン４０４を示す。ここでも、一つの好ましい実施例においては、6.1GHzのノッチフィルタを実現するために、このコンデンサが0.9pFの0402タイプのコンデンサと並列に用いられる。これら２つのコンデンサを並列に組合わせた場合の負荷ラインが図４に負荷ライン４０２として示される。
【００１７】
勿論、当業者においては上に説明された実施例に対する様々な変更及び修正が可能である。これら変更及び修正は、本発明の精神及び範囲から逸脱することも、本発明の長所を低減することもなく、行うことができるものである。従って、これら変更物及び修正物も、従来の技術に属さないことを条件に、クレームによってカバーされることを意図するものである。
【図面の簡単な説明】
【００１８】
【図１】本発明の一例としての実施例を含むプリント回路基板に搭載されたノッチフィルタの斜視図である。
【図２】１ＧＨｚノッチフィルタを実現するために用いられるコンデンサの負荷ラインのグラフである。
【図３】４．８ＧＨｚノッチフィルタを実現するために用いられるコンデンサの負荷ラインのグラフである。
【図４】６．２５ＧＨｚノッチフィルタを実現するために用いられるコンデンサの負荷ラインのグラフである。
【符号の説明】
【００１９】
１００：ノッチフィルタ
１０２：コンデンサ
１０３：コンデンサの本体
１０６：導体トレース
１２０：プリント回路基板（PCB）
１２２：アース平面
１２４：プリント回路導体
１２６：半田パッド
１３０：仮想導体ループ
【図１】
2005094730.tif 000005
【図２】
2005094730.tif 000006
【図３】
2005094730.tif 000007
【図４】
2005094730.tif 000008