(57)【要約】  【課題】  バイアス信号を安定して可変容量素子に印加でき、小型化が図れて取り扱いが容易で、波形歪みや相互変調歪み等が小さく、耐電力性にも優れた、作製が容易な可変コンデンサを提供する。  【解決手段】  支持基板１上に、直列に接続されたＮ個（Ｎ＝２ｎ＋１）の可変容量素子Ｃ１〜Ｃ５と、１個目の可変容量素子Ｃ１の第１電極に接続された第１信号端子およびＮ個目の可変容量素子Ｃ５の第２電極に接続された第２信号端子と、１個目の可変容量素子Ｃ１の第１電極および（２ｉ＋１）個目の可変容量素子Ｃ３，Ｃ５の第１電極にそれぞれ一端が接続された第１個別バイアスラインと、Ｎ個目の可変容量素子Ｃ５の第２電極および（２ｉ−１）個目の可変容量素子Ｃ３，Ｃ１の第２電極にそれぞれ一端が接続された第２個別バイアスラインとが形成されている可変コンデンサである。【選択図】  図９
2005064437.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に、第１信号端子が接続された第１電極および第２信号端子が接続された第２電極を備えた可変容量素子と、前記第１電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１バイアスラインと、前記第２電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２バイアスラインとが形成されていることを特徴とする可変コンデンサ。
【請求項２】
支持基板上に、直列に接続されたＮ個（ただし、Ｎ＝２ｎ＋１、ｎは自然数）の可変容量素子と、１個目の可変容量素子の第１電極に接続された第１信号端子およびＮ個目の可変容量素子の第２電極に接続された第２信号端子と、１個目の可変容量素子の前記第１電極および（２ｉ＋１）個目（ただし、ｉはｎ以下の自然数）の可変容量素子の第１電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスラインと、Ｎ個目の可変容量素子の前記第２電極および（２ｉ−１）個目の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスラインとが形成されていることを特徴とする可変コンデンサ。
【請求項３】
前記第１個別バイアスラインの他端が第１共通バイアスラインに接続され、前記第２個別バイアスラインの他端が第２共通バイアスラインに接続されていることを特徴とする請求項２記載の可変コンデンサ。
【請求項４】
前記第１共通バイアスラインおよび前記第２共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むことを特徴とする請求項３記載の可変コンデンサ。
【請求項５】
支持基板上に、直列に接続されたＭ個（ただし、Ｍ＝２ｎ、ｎは自然数）の可変容量素子と、１個目の可変容量素子の第１電極に接続された第１信号端子およびＭ個目の可変容量素子の第２電極に接続された第２信号端子と、１個目の可変容量素子の前記第１電極および２ｉ個目（ただし、ｉはｎ以下の自然数）の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスラインと、（２ｉ−１）個目の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスラインとが形成されていることを特徴とする可変コンデンサ。
【請求項６】
前記第１個別バイアスラインの他端が第１共通バイアスラインに接続され、前記第２個別バイアスラインの他端が第２共通バイアスラインに接続されていることを特徴とする請求項５記載の可変コンデンサ。
【請求項７】
前記第１共通バイアスラインおよび前記第２共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むことを特徴とする請求項６記載の可変コンデンサ。
【請求項８】
前記可変容量素子は、（Ｂａｘ，Ｓｒ１−ｘ）ｙＴｉ１−ｙＯ３−ｚから成る薄膜誘電体層を備えていることを特徴とする請求項１，請求項２または請求項５記載の可変コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波領域においても誘電損失が小さく良好に動作することができる可変コンデンサに関するものであり、特に外部制御電圧（バイアス信号）の印加により誘電率が変化する薄膜誘電体層を有する可変コンデンサに関するものである。
【背景技術】
【０００２】
常誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ3）薄膜や、強誘電体であるチタン酸ストロンチウムバリウム（（Ｂａ，Ｓｒ）ＴｉＯ3）薄膜は、ＩＣ用誘電体薄膜キャパシタとして従来より使われているＳｉＯ２薄膜，Ｓｉ３Ｎ４薄膜，Ｔａ２Ｏ５薄膜に比べ誘電率が高く、ＩＣ用誘電体薄膜キャパシタの小面積化に好適な誘電体材料として期待されている。
【０００３】
そして、これらチタン酸ストロンチウムやチタン酸ストロンチウムバリウム等のペロブスカイト構造を有する強誘電体酸化物薄膜を誘電体層として用いた薄膜コンデンサが提案されている（例えば、特許文献１参照。）。
【０００４】
特許文献１に記載の薄膜コンデンサでは、図18に断面図で示すように、支持基板201上に、第１電極層202と、薄膜誘電体層203と、第２電極層204とを順次被着形成していた。具体的には、支持基板201上の略全面に第１電極層202となる導体層を被着形成した後、第１電極202の電極形状にパターン加工を行ない、所定形状の第１電極層202を形成する。次に、第１電極層202上に薄膜誘電体層203を形成する。この薄膜誘電体層203は、所定位置にマスクを載置して薄膜形成法により形成したり、あるいは、スピンコート法により形成し、その後、所定形状にパターニングしたりすることによって形成する。なお、必要に応じて薄膜誘電体層203について加熱硬化を行なう。次に、第２電極層204は、薄膜誘電体層203上の略全面に導体層を形成した後、第２電極204の電極形状にパターン加工を施して形成されていた。なお、ここで、薄膜誘電体層203のうち、実際に第１電極層202と第２の電極層204とで挟持される対向領域が容量発生領域となる。
【０００５】
このような薄膜コンデンサ200においては、実際の使用時においては、薄膜誘電体層203に所定のバイアス信号（バイアス電圧）を印加することにより、薄膜誘電体層203の誘電率を所望の値に制御することができ、もって容量特性を制御することができ、可変コンデンサとして機能するものとなる。具体的には、バイアス信号によって制御された所定の容量成分を発生する第１電極層202および第２電極層204は、そのままバイアス信号を供給する電極として兼用されていた。
【特許文献１】特開平11−260667号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、この可変コンデンサ200においては、図19（ａ）に等価回路図を示すように、バイアス信号は、薄膜コンデンサ200が実装される配線基板に形成した外部回路（バイアス供給回路）Ｇで供給されていた。すなわち、特許文献１に記載の薄膜コンデンサを利用する際には、この薄膜コンデンサ200以外に、配線基板上に、薄膜コンデンサ200の構造および特性に応じたバイアス供給回路Ｇを用意しなくてはならなかった。
【０００７】
このように、薄膜誘電体層を用いた従来の可変コンデンサ200においては、配線基板に実装される薄膜コンデンサ200に対応したバイアス供給回路Ｇを用意する必要があり、薄膜コンデンサ200の構造は簡素的な構造であっても、実装される薄膜コンデンサ200を考慮して、バイアス供給回路Ｇを設計する必要があり、その調整に非常に複雑な手間が必要となるという問題点があった。さらに、薄膜コンデンサ200とバイアス供給回路Ｇとが別々に構成されるため、全体として大型化してしまうという問題点もあった。
【０００８】
ところで、バイアス供給回路Ｇとしては、例えば図19（ａ）および図19（ｂ）に示す等価回路図において点線部分で示したような回路構成が考えられる。
【０００９】
図19（ａ）では、薄膜コンデンサ200とバイアス供給回路Ｇとの接続点Ａと、バイアス端子Vとの間に、インダクタンス成分としてのチョークコイル205が配置されている。
【００１０】
また、図19（ｂ）では、バイアス供給回路Ｇに、薄膜コンデンサ200で動作させる高周波信号の波長λに対してλ／４線路長のストリップ線路206を形成している。そして、そのストリップ線路206のバイアス端子Ｖ側の一端は接地されており、さらに、ストリップ線路206のバイアス端子Ｖ側の一端と接地との間に直流制限容量素子208を形成していた。
【００１１】
これらのようなバイアス供給回路Ｇは、チョークコイル205やストリップ線路206により十分に高いインピーダンスになっており、薄膜コンデンサ200で動作させる高周波信号の高周波帯のインピーダンスに悪影響を与えることはない。なお、図19（ｂ）に示すようにストリップ線路206を用いる場合は、直流制限容量素子208により、十分低いインピーダンスとなっており、高周波的には先端短絡スタブとなっている。
【００１２】
以上のように、従来の薄膜コンデンサ（可変コンデンサ）200において、高周波信号端子とバイアス端子Ｖとは、共通で使用されているため、外部回路にてチョークコイル205等を用いて、高周波成分（高周波信号の信号成分）と直流成分（バイアス信号）とを切り分ける必要があった。
【００１３】
また、バイアス信号の印加により誘電率が変化する誘電体層203を有し、容量が大きく変化する薄膜コンデンサ200においては、誘電体層203の層厚を薄くする必要がある。しかし、容量Ｃは、Ｃ＝ε０εｒ×（Ｓ／ｄ）の式からも分かるように、低容量値を実現するために層厚ｄを薄くすると、容量発生部の第１電極層202および第２電極層204の電極面積Ｓが小さくなりすぎ、作製が困難になるという問題点があった。
【００１４】
また、上述のような薄膜コンデンサ200を高周波用電子部品として用いる場合は、薄膜コンデンサ200には容量可変用のバイアス信号（直流バイアス電圧）と、高周波信号の電圧（高周波電圧）とが同時に印加されることになる。このとき、高周波電圧が高い場合は、高周波電圧によっても薄膜コンデンサ200の容量が変化するようになる。このような薄膜コンデンサ200を高周波用電子部品等に用いると、高周波電圧によるコンデンサの容量変化の発生のため、波形歪みや相互変調歪み等が生じるようになる。これら波形歪みや相互変調歪み等を小さくするためには、高周波電界強度を下げ、高周波電圧による容量変化を小さくする必要があり、そのためには、誘電体層203の層厚を厚くすることが有効であるが、誘電体層200の層厚を厚くすると直流電界強度も小さくなるため、容量変化率も下がってしまうという問題点がある。
【００１５】
また、高周波領域ではコンデンサには電流が流れやすくなるため、コンデンサを高周波領域で使用中にはコンデンサの損失抵抗によりコンデンサが発熱し、破壊してしまうという問題がある。このような耐電力の問題に対しても、誘電体層203の層厚を厚くし、単位体積当たりの発熱量を小さくすることが有効であるが、前述のように単純に誘電体層203の厚みを厚くすると、直流電界強度も小さくなるため、直流バイアスによる容量変化率も下がってしまうという問題点がある。
【００１６】
本発明は、以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、薄膜コンデンサを実装する配線基板上への外部のバイアス供給回路の形成を不要とし、取り扱いが容易な可変コンデンサを提供することにある。
【００１７】
また、本発明の別の目的は、可変コンデンサに対する要求特性が低容量の場合であっても作製しやすく、電圧印加により容量を大きく変化させることが可能な可変コンデンサを提供することにある。
【００１８】
本発明のさらに別の目的は、高周波信号による容量変化が小さく、相互変調歪みが小さく、耐電力に優れ、かつ直流バイアスにより容量を大きく変化させることが可能な可変コンデンサを提供することにある。
【課題を解決するための手段】
【００１９】
本発明の第１の可変コンデンサは、支持基板上に、第１信号端子が接続された第１電極および第２信号端子が接続された第２電極を備えた可変容量素子と、前記第１電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１バイアスラインと、前記第２電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２バイアスラインとが形成されていることを特徴とするものである。
【００２０】
また、本発明の第２の可変コンデンサは、支持基板上に、直列に接続されたＮ個（ただし、Ｎ＝２ｎ＋１、ｎは自然数）の可変容量素子と、１個目の可変容量素子の第１電極に接続された第１信号端子およびＮ個目の可変容量素子の第２電極に接続された第２信号端子と、１個目の可変容量素子の前記第１電極および（２ｉ＋１）個目（ただし、ｉはｎ以下の自然数）の可変容量素子の第１電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスラインと、Ｎ個目の可変容量素子の前記第２電極および（２ｉ−１）個目の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスラインとが形成されていることを特徴とするものである。
【００２１】
また、本発明の第２の可変コンデンサは、上記構成において、前記第１個別バイアスラインの他端が第１共通バイアスラインに接続され、前記第２個別バイアスラインの他端が第２共通バイアスラインに接続されていることを特徴とするものである。
【００２２】
また、本発明の第２の可変コンデンサは、上記構成において、前記第１共通バイアスラインおよび前記第２共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むことを特徴とするものである。
【００２３】
また本発明の第３の可変コンデンサは、支持基板上に、直列に接続されたＭ個（ただし、Ｍ＝２ｎ、ｎは自然数）の可変容量素子と、１個目の可変容量素子の第１電極に接続された第１信号端子およびＭ個目の可変容量素子の第２電極に接続された第２信号端子と、１個目の可変容量素子の前記第１電極および２ｉ個目（ただし、ｉはｎ以下の自然数）の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスラインと、（２ｉ−１）個目の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスラインとが形成されていることを特徴とするものである。
【００２４】
また、本発明の第３の可変コンデンサは、上記構成において、前記第１個別バイアスラインの他端が第１共通バイアスラインに接続され、前記第２個別バイアスラインの他端が第２共通バイアスラインに接続されていることを特徴とするものである。
【００２５】
また、本発明の第３の可変コンデンサは、上記構成において、前記第１共通バイアスラインおよび前記第２共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むことを特徴とするものである。
【００２６】
また、本発明の第１乃至第３の可変コンデンサは、上記各構成において、前記可変容量素子は、（Ｂａｘ，Ｓｒ１−ｘ）ｙＴｉ１−ｙＯ３−ｚから成る薄膜誘電体層を備えていることを特徴とするものである。
【００２７】
本発明の第１の可変コンデンサにおいては、支持基板上に、第１信号端子が接続された第１電極および第２信号端子が接続された第２電極を備えた可変容量素子と、前記第１電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１バイアスラインと、前記第２電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２バイアスラインとが形成されている。
【００２８】
例えば、支持基板上に形成された単独の可変容量素子については、第１のバイアスラインから供給されるバイアス信号は、第１のバイアスラインを介して可変容量素子に印加され、その後、第２のバイアスラインを介して、例えば接地側に抜けることになる。また、複数の可変容量素子が形成され、並列的および／または直列的に接続されて構成されている場合も同様である。
【００２９】
すなわち、直流的には、可変容量素子に電圧が印加される。また、高周波的には、第１および第２バイアスラインは抵抗成分およびインダクタ成分の少なくとも一方を含むことから十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子の高周波信号は、これら第１および第２バイアスラインを介して漏れることがない。これによって、本発明の第１の可変コンデンサによれば、バイアス信号を安定して可変容量素子に印加することができるので、可変容量素子を誘電体薄膜を用いて形成したときにもその誘電率を所定値に変化させることができて、所望の容量成分を得ることができる。
【００３０】
また、本発明の第１の可変コンデンサによれば、このような可変容量素子ならびに第１および第２バイアスラインが１つの支持基板上に一体的に配置されているため、従来のように外部の配線基板に実装していたバイアス供給回路が不要となり、可変容量素子の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化が図れるとともに、可変コンデンサの取り扱いが非常に容易となる。
【００３１】
本発明の第２の可変コンデンサにおいては、支持基板上に、直列に接続されたＮ個（ただし、Ｎ＝２ｎ＋１、ｎは自然数）の可変容量素子と、１個目の可変容量素子の第１電極に接続された第１信号端子およびＮ個目の可変容量素子の第２電極に接続された第２信号端子と、１個目の可変容量素子の前記第１電極および（２ｉ＋１）個目（ただし、ｉはｎ以下の自然数）の可変容量素子の第１電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスラインと、Ｎ個目の可変容量素子の前記第２電極および（２ｉ−１）個目の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスラインとが形成されている。
【００３２】
例えば、支持基板上に形成された可変容量素子については、第２個別バイアスラインから供給されるバイアス信号は、第２個別バイアスラインを介して可変容量素子に印加され、その後、第１個別バイアスラインを介して、例えば接地側に抜けることになる。
【００３３】
このとき、直列に接続されたＮ個の可変容量素子は、直流的には並列接続された可変容量素子と見ることができ、各々に所定のバイアス信号が印加される。また、高周波的には、第１および第２個別バイアスラインは抵抗成分およびインダクタ成分の少なくとも一方を含むことから十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子の高周波信号は、これら第１および第２個別バイアスラインを介して漏れることがない。これによって、本発明の第２の可変コンデンサによれば、バイアス信号を安定して可変容量素子に独立に印加することができる。これにより、バイアス信号による各々の可変容量素子の容量変化率を最大限に利用することができる。
【００３４】
また、直列に接続されたＮ個の可変容量素子は、高周波的には、直列接続された可変容量素子と見ることができる。従って、直列接続された可変容量素子に印加される高周波電圧が各々の可変容量素子に分圧されるので、個々の可変容量素子に印加される高周波電圧は減少することとなる。このことから、本発明の第２の可変コンデンサによれば、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
【００３５】
また、本発明の第２の可変コンデンサによれば、可変容量素子を直列接続したことにより、高周波的には、容量素子の誘電体層の層厚を厚くしたと同じ効果があり、可変コンデンサの損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力を向上することができる。また、可変容量素子を直列接続したことにより、低容量値を実現する際に、容量形成部の面積を大きくすることができ、作製が容易となる。
【００３６】
また、本発明の第２の可変コンデンサによれば、このような可変容量素子ならびに第１および第２個別バイアスラインが１つの支持基板上に一体的に配置されているため、従来のように外部の配線基板に実装していたバイアス供給回路が不要となり、可変容量素子の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化が図れるとともに、可変コンデンサの取り扱いが非常に容易となる。
【００３７】
本発明の第３の可変コンデンサにおいては、支持基板上に、直列に接続されたＭ個（ただし、Ｍ＝２ｎ、ｎは自然数）の可変容量素子と、１個目の可変容量素子の第１電極に接続された第１信号端子およびＭ個目の可変容量素子の第２電極に接続された第２信号端子と、１個目の可変容量素子の前記第１電極および２ｉ個目（ただし、ｉはｎ以下の自然数）の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスラインと、（２ｉ−１）個目の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスラインとが形成されている。
【００３８】
従って、本発明の第３の可変コンデンサによれば、直列に接続されたＭ個の可変容量素子によって、本発明の第２の可変コンデンサにおける直列に接続されたＮ個の可変容量素子の場合と同様の効果を得ることができる。
【００３９】
また、本発明の第２および第３の可変コンデンサによれば、第１個別バイアスラインの他端が第１共通バイアスラインに接続され、第２個別バイアスラインの他端が第２共通バイアスラインに接続されているときには、バイアス信号を共通に印加することができ、バイアス端子の数を削減することができる。
【００４０】
また、本発明の第２および第３の可変コンデンサによれば、第１共通バイアスラインおよび第２共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むときには、同じ大きさのバイアスラインの抵抗成分および／またはインダクタ成分を、個別バイアスラインのみだけで構成するよりも、共通バイアスラインを含む構成にした方がそれら抵抗成分およびインダクタンス成分の素子形状を小さくすることができるため、個別バイアスラインの抵抗成分および／またはインダクタ成分の大きさを素子形状等に対する制約のため大きくできない場合でも、それを補うことができる。
【００４１】
また、本発明の第２および第３の可変コンデンサによれば、可変容量素子は、（Ｂａｘ，Ｓｒ１−ｘ）ｙＴｉ１−ｙＯ３−ｚから成る薄膜誘電体層を備えているものとしたときには、可変容量素子の容量変化率が大きく、しかも損失が小さい可変容量素子を作製することができる。
【発明の効果】
【００４２】
本発明の第１の可変コンデンサによれば、支持基板上に、第１信号端子が接続された第１電極および第２信号端子が接続された第２電極を備えた可変容量素子と、前記第１電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１バイアスラインと、前記第２電極に接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２バイアスラインとが形成されていることから、支持基板上に形成した可変容量素子に、第１および第２バイアスラインによりバイアス信号を安定して印加することができるため、バイアス信号によって可変容量素子の誘電体層の誘電率を所定値に変化させることができて、所望の容量成分を得ることができる。また、この可変コンデンサが実装される配線基板に外部のバイアス供給回路を形成する必要がないので、回路の小型化が図れるとともに、取り扱いが容易な可変コンデンサとなる。
【００４３】
また、本発明の第２の可変コンデンサによれば、支持基板上に、直列に接続されたＮ個（ただし、Ｎ＝２ｎ＋１、ｎは自然数）の可変容量素子と、１個目の可変容量素子の第１電極に接続された第１信号端子およびＮ個目の可変容量素子の第２電極に接続された第２信号端子と、１個目の可変容量素子の前記第１電極および（２ｉ＋１）個目（ただし、ｉはｎ以下の自然数）の可変容量素子の第１電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスラインと、Ｎ個目の可変容量素子の前記第２電極および（２ｉ−１）個目の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスラインとが形成されていることから、直列に接続されたＮ個の可変容量素子は、直流的には並列接続された可変容量素子と見ることができ、各々に所定のバイアス信号が印加される。また、高周波的には、第１および第２個別バイアスラインは抵抗成分およびインダクタ成分の少なくとも一方を含むことから十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子の高周波信号は、これら第１および第２個別バイアスラインを介して漏れることがない。これによって、本発明の第２の可変コンデンサによれば、バイアス信号を安定して可変容量素子に独立に印加することができ、バイアス信号による各々の可変容量素子の容量変化率を最大限に利用することができる。
【００４４】
また、本発明の第２の可変コンデンサによれば、直列に接続されたＮ個の可変容量素子は、高周波的には直列接続された可変容量素子と見ることができ、従って、直列接続された可変容量素子に印加される高周波電圧が各々の可変容量素子に分圧されるので、個々の可変容量素子に印加される高周波電圧は減少することとなり、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
【００４５】
また、本発明の第２の可変コンデンサによれば、可変容量素子を直列接続したことにより、高周波的には、誘電体の膜厚を厚くしたと同じ効果があり、可変コンデンサの損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力を向上することができる。また、可変容量素子を直列接続することにより、低容量値を実現する際に、容量形成部の面積を大きくすることができ、作製が容易となる。
【００４６】
また、本発明の第２の可変コンデンサによれば、このような可変容量素子ならびに第１および第２個別バイアスラインが１つの支持基板上に一体的に配置されているため、従来のように外部の配線基板に実装していたバイアス供給回路が不要となり、可変容量素子の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化が図れるとともに、可変コンデンサの取り扱いが非常に容易となる。
【００４７】
本発明の第３の可変コンデンサによれば、支持基板上に、直列に接続されたＭ個（ただし、Ｍ＝２ｎ、ｎは自然数）の可変容量素子と、１個目の可変容量素子の第１電極に接続された第１信号端子およびＭ個目の可変容量素子の第２電極に接続された第２信号端子と、１個目の可変容量素子の前記第１電極および２ｉ個目（ただし、ｉはｎ以下の自然数）の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスラインと、（２ｉ−１）個目の可変容量素子の第２電極にそれぞれ一端が接続された、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスラインとが形成されていることから、直列に接続されたＭ個の可変容量素子によって、本発明の第２の可変コンデンサにおける直列に接続されたＮ個の可変容量素子の場合と同様の効果を得ることができる。
【００４８】
また、本発明の第２および第３の可変コンデンサによれば、前記第１個別バイアスラインの他端が第１共通バイアスラインに接続され、前記第２個別バイアスラインの他端が第２共通バイアスラインに接続されているときには、バイアス信号を共通に印加することができ、バイアス端子を削減することができる。
【００４９】
また、本発明の第２および第３の可変コンデンサによれば、前記第１共通バイアスラインおよび前記第２共通バイアスラインは、それぞれ抵抗成分およびインダクタ成分の少なくとも一方を含むときには、同じ大きさのバイアスラインの抵抗成分または／およびインダクタ成分を、個別バイアスラインのみだけで構成するよりも、共通バイアスラインを含む構成にした方がそれら抵抗成分およびインダクタンス成分の素子形状を小さくすることができるため、個別バイアスラインの抵抗成分または／およびインダクタ成分の大きさを素子形状等の制約のため大きくできない場合でも、それを補うことができる。
【００５０】
また、本発明の第２および第３の可変コンデンサによれば、前記可変容量素子は、（Ｂａｘ，Ｓｒ１−ｘ）ｙＴｉ１−ｙＯ３−ｚから成る薄膜誘電体層を備えているものとしたときには、可変容量素子の容量変化率が大きく、しかも損失が小さい可変容量素子を作製することができる。
【００５１】
以上により、本発明によれば、薄膜コンデンサを実装する配線基板上への外部のバイアス供給回路の形成を不要とし、取り扱いが容易な可変コンデンサを提供することができた。また、可変コンデンサに対する要求特性が低容量の場合であっても作製しやすく、電圧印加により容量を大きく変化させることが可能な可変コンデンサを提供することができた。さらに、高周波信号による容量変化が小さく、相互変調歪みが小さく、耐電力に優れ、かつ直流バイアスにより容量を大きく変化させることが可能な可変コンデンサを提供することができた。
【発明を実施するための最良の形態】
【００５２】
以下、本発明の可変コンデンサについて図面を参照しつつ詳細に説明する。
【００５３】
図１〜図６は、１つの可変容量素子を有する場合の本発明の第１の可変コンデンサの実施の形態の一例を示すものであり、図１は透視状態の平面図、図２は作製途中の状態を示す平面図、図３は図１のＡ−Ａ’線断面図、図４は図１のＢ−Ｂ’線断面図、図５は図１のＣ−Ｃ’線断面図であり、図６は等価回路図である。
【００５４】
図６の等価回路図において、符号Ｃ１は可変容量素子であり、Ｂ１は抵抗成分およびインダクタ成分の少なくとも一方を含む第１バイアスライン（図６では、抵抗成分Ｒ１を含んでいる。）であり、Ｂ２は抵抗成分およびインダクタ成分の少なくとも一方を含む第２バイアスライン（図６では、抵抗成分Ｒ２を含んでいる。）であり、Ｃ11，Ｃ12は直流制限容量素子である。また、符号Ｉ，Ｏは、例えば高周波信号の第１および第２信号端子であり、Ｖ１は第１バイアス端子、すなわちバイアス信号が供給される側の端子であり、Ｖ２は第２バイアス端子、すなわち可変容量素子Ｃ１に印加されたバイアス信号が接地側に落ちるための端子である。
【００５５】
第１および第２信号端子Ｉ，Ｏの間には、高周波信号が可変容量素子Ｃ１を介して流れることになる。このとき、第１および第２バイアスラインＢ１，Ｂ２の抵抗成分Ｒ１，Ｒ２は、可変容量素子Ｃ１の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており、高周波帯のインピーダンスに悪影響を与えない。また、高周波信号が第１バイアス端子Ｖ１および第２バイアス端子Ｖ２に漏れることはない。
【００５６】
可変容量素子Ｃ１の容量成分を制御するバイアス信号は、第１バイアス端子Ｖ１から供給され、可変容量素子Ｃ１を介して第２バイアス端子Ｖ２に流れる。この可変容量素子Ｃ１に印加される電圧によって、可変容量素子Ｃ１はそれに応じた誘電率となり、その結果、所望の容量成分を得ることができるものになる。
【００５７】
すなわち、可変容量素子Ｃ１の容量を所望の値に制御するバイアス信号を安定して可変容量素子Ｃ１のみに供給することができ、バイアス信号の印加によって可変容量素子Ｃ１の薄膜誘電体層における誘電率が所望通りに変動し、よって容量成分の制御が容易な可変コンデンサとなる。
【００５８】
また、可変容量素子Ｃ１と第１および第２信号端子Ｉ，Ｏとの間には、それぞれ直流制限容量素子Ｃ11，Ｃ12が配置されているため、バイアス信号が第１および第２信号端子Ｉ，Ｏ側に漏れることがない。なお、可変コンデンサに接続される外部回路に直流制限素子がある場合等には、これら直流制限容量素子Ｃ11，Ｃ12は、本発明の可変コンデンサには無くても構わない。
【００５９】
このような等価回路図で示される本発明の第１の可変コンデンサは、１つの支持基板上に形成されることになる。このため、この可変コンデンサを実装する配線基板には、従来のような外部のバイアス供給回路Ｇを形成する必要がなく、小型化でき、非常に取り扱いが容易なものとなる。
【００６０】
図１〜図５において、１は支持基板であり、２は下部電極層であり、31，32，33は導体ラインであり、４は薄膜誘電体層であり、５は上部電極層であり、61，62は薄膜抵抗であり、７は絶縁層であり、８は引き出し電極層であり、９は保護層であり、10は半田拡散防止層であり、111，112は半田端子部であり、113，114も半田端子部である。なお、この半田拡散防止層10と半田端子部111および112とで、第１信号端子Ｉおよび第２信号端子Ｏを構成している。また、半田拡散防止層10と半田端子部113および114とで、第１バイアス端子Ｖ１および第２バイアス端子Ｖ２を構成している。
【００６１】
支持基板１は、アルミナセラミックス等のセラミック基板や、サファイア等の単結晶基板等である。そして、支持基板１の上に下部電極層２，薄膜誘電体層４および上部電極層５を順次、支持基板１のほぼ全面に成膜する。これら各層の成膜終了後、上部電極層５，薄膜誘電体層４および下部電極層２を順次所定の形状にエッチングする。
【００６２】
下部電極層２は、薄膜誘電体層４の形成に高温スパッタが必要となるため、高融点であることが必要である。具体的には、Ｐｔ，Ｐｄ等の金属材料から成るものである。さらに、下部電極層２の高温スパッタによる形成後、薄膜誘電体層４のスパッタ温度である700〜900℃へ加熱され、薄膜誘電体層４のスパッタ開始まで一定時間保持することにより、平坦な膜となる。
【００６３】
下部電極層２の厚みは、抵抗成分と下部電極層２との連続性を考慮した場合、厚いほうが望ましいが、支持基板１との密着性を考慮した場合は、相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0.1μｍ〜10μｍである。下部電極層２の厚みが0.1μｍよりも薄くなると、電極自身の抵抗が大きくなるほか、電極の連続性が確保できなくなる可能性がある。一方、10μｍより厚くすると、支持基板１との密着性が低下したり、支持基板１の反りを生じたりするおそれがある。
【００６４】
薄膜誘電体層４は、少なくともＢａ，Ｓｒ，Ｔｉを含有するペロブスカイト型酸化物結晶粒子から成る高誘電率の誘電体層であることが好ましい。この薄膜誘電体層４は、上述の下部電極層２の表面に形成されている。例えば、ペロブスカイト型酸化物結晶粒子が得られる誘電体材料をターゲットとして、スパッタリング法による成膜を所望の厚みになるまで行なう。このとき、基板温度を高く、例えば800℃としてスパッタリングを行なうことにより、スパッタ後の熱処理を行なうことなく、高誘電率で容量変化率の大きい、低損失の薄膜誘電体層４が得られる。
【００６５】
上部電極層５の材料としては、電極の抵抗を下げるため、抵抗率の小さなＡｕが望ましいが、薄膜誘電体層４との密着性向上のために、Ｐｔ等を密着層として用いることが望ましい。この上部電極層５の厚みは0.1μｍ〜10μｍとなっている。この厚みの下限については、下部電極層２と同様に、電極自身の抵抗を考慮して設定される。また厚みの上限については、薄膜誘電体層４との密着性を考慮して設定される。
【００６６】
第１バイアスラインＢ１は、導体ライン31と薄膜抵抗61とから構成されており、可変容量素子Ｃ１の第１電極（信号入力端子となる第１信号端子側の電極）に接続されている。また、第１信号端子（半田端子部111と半田拡散防止層10とで構成される）は、直流制限容量素子Ｃ11を介して、可変容量素子Ｃ１の第１電極に接続されている。同様に、第２バイアスラインＢ２は、導体ライン32，33と薄膜抵抗62とから構成され、可変容量素子Ｃ１の第２電極（信号出力端子となる第２信号端子側の電極）に接続されている。また、第２信号端子（半田端子部112と半田拡散防止層10とで構成される）は、直流制限容量素子Ｃ12を介して、可変容量素子Ｃ１の第２電極に接続されている。
【００６７】
この導体ライン31，32，33は、上述の下部電極層２，薄膜誘電体層４および上部電極層５を形成した後、新たに成膜することによって形成することができる。その際には、既に形成した下部電極層２，薄膜誘電体層４および上部電極層５を保護するために、リフトオフ法を用いることが望ましい。また、これら導体ライン31，32，33は、下部電極層２のパターニングの際に同時にこれら導体ライン31，32，33も形成するようにパターニングを行なうことによっても形成することができる。
【００６８】
この導体ライン31，32，33の材料としては、第１および第２バイアスラインの抵抗値のばらつきを抑制するために、低抵抗であるＡｕが望ましいが、薄膜抵抗61，62の抵抗が十分に高いので、Ｐｔ等を用いて、下部電極層２と同じ材料および同じ工程で形成してもよい。
【００６９】
次に、第１および第２バイアスラインＢ１，Ｂ２を構成する薄膜抵抗61，62の材料としては、タンタル（Ｔａ）を含有し、かつその比抵抗は１ｍΩ・ｃｍ以上であるものが望ましい。具体的な材料としては、窒化タンタルやＴａＳｉＮ，Ｔａ−Ｓｉ−Ｏを例示することができる。例えば、窒化タンタルの場合であれば、Ｔａをターゲットとして、窒素を加えてスパッタリングを行なう、リアクティブスパッタ法により、所望の組成比および抵抗率の薄膜抵抗61，62を成膜することができる。
【００７０】
このスパッタリングの条件を適宜選択することにより、膜厚が40ｎｍ以上で、比抵抗が１ｍΩ・ｃｍ以上の薄膜抵抗61，62を形成することができる。さらに、スパッタリングの終了後、レジストを塗布して所定の形状に加工した後、反応性イオンエッチング（ＲＩＥ）等のエッチングプロセスを行なうことにより、簡便にパターニングすることができる。
【００７１】
また、本発明の第１の可変コンデンサを周波数２ＧＨｚで使用し、可変容量素子Ｃ１の容量を７ｐＦとした場合には、この周波数の１／10（200ＭＨｚ）からインピーダンスに悪影響を与えないように薄膜抵抗61，62を可変容量素子Ｃ１のインピーダンスの10倍以上の抵抗値に設定するものとすると、必要な第１および第２バイアスラインＢ１，Ｂ２の抵抗値は、約2.1ｋΩ以上であればよい。本発明の第１の可変コンデンサにおける薄膜抵抗61，62の比抵抗率は１ｍΩ・ｃｍ以上が望ましいため、例えば第１および第２バイアスラインＢ１，Ｂ２の抵抗値として10ｋΩを得る場合であれば、薄膜抵抗61，62のアスペクト比（長さ／幅）は、膜厚を50ｎｍとしたとき、50以下とできるため、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗61，62となる。
【００７２】
これら薄膜抵抗61，62を含む第１および第２バイアスラインＢ１，Ｂ２は、支持基板１上に直接形成されていることが望ましい。これにより、可変容量素子Ｃ１上に形成する際に必要となる、下部電極層２，上部電極層４および引き出し電極層８との絶縁を確保するための絶縁層が不要となり、可変容量素子Ｃ１を構成する層の数を低減することが可能となる。さらに、高抵抗の薄膜抵抗61，62を用いることにより、形状を大きくすることなく、可変容量素子Ｃ１を作製することができる。
【００７３】
次に、絶縁層７は、この上に形成する引き出し電極層８と下部電極層２との絶縁を確保するために必要である。さらに、この絶縁層７は、第１および第２バイアスラインＢ１，Ｂ２を被覆しており、薄膜抵抗61，62が酸化されるのを防止できるため、第１および第２バイアスラインＢ１，Ｂ２の抵抗値を経時的に一定とすることができ、これにより信頼性を向上させることができる。絶縁層７の材料は、耐湿性を向上させるために、窒化ケイ素および酸化ケイ素の少なくとも１種類よりなるものとするとよい。これらは、被覆性を考慮して、化学気相堆積（ＣＶＤ）法等により、成膜することが望ましい。
【００７４】
また、絶縁層７は、通常のレジストを用いるドライエッチング法等により、所望の形状に加工することができる。そして、絶縁層７には、薄膜抵抗62と引き出し電極層８との接続を確保するために導体ライン33の一部を露出させるために、導体ライン33上の絶縁層７に導体ライン33に到達する貫通孔を設けている。その他でこの絶縁層７から露出させる部位としては、上部電極層４および半田端子部111，112，113，114のみとしておくことが、耐湿性向上の観点から好ましい。
【００７５】
次に、引き出し電極層８は、直流制限容量素子Ｃ11の上部電極層５と第１信号端子形成部111とを接続するとともに、上部電極層５同士を連結させることで、直流制限容量素子Ｃ11と可変容量素子Ｃ１と直流制限容量素子Ｃ12とを直列接続するものである。さらに、可変容量素子Ｃ１と直流制限容量素子Ｃ12とにまたがる引き出し電極層８は、絶縁層７の貫通孔を通って導体ライン33と接続している。この引き出し電極層８の材料としては、Ａｕ，Ｃｕ等の低抵抗な金属を用いることが望ましい。また、引き出し電極層８に対して、絶縁層７との密着性を考慮して、Ｔｉ，Ｎｉ等の密着層を使用してもよい。
【００７６】
次に、半田端子部111，112，113，114を露出させて全体を被覆するように、保護層９を形成する。保護層９は、可変容量素子Ｃ１を始めとする可変コンデンサの構成部材を機械的に保護するほか、薬品等による汚染から保護するためのものである。ただし、この保護層９の形成時には、半田端子部111，112，113，114を露出するようにする。保護層９の材料としては、耐熱性が高く、段差に対する被覆性が優れたものが良く、具体的には、ポリイミド樹脂やＢＣＢ（ベンゾシクロブテン）樹脂等を用いる。これらは、樹脂原料を塗布した後、所定の温度で硬化させることにより形成される。
【００７７】
半田拡散防止層10は、半田端子部111，112，113，114形成の際のリフローや実装の際に、半田端子部111，112，113，114の半田の下部電極層２への拡散を防止するために形成する。この半田拡散防止層10の材料としては、Ｎｉが好適である。また、半田拡散防止層10の表面には、半田濡れ性を向上させるために、半田濡れ性の高いＡｕ，Ｃｕ等を0.1μｍ程度形成する場合もある。
【００７８】
最後に、半田端子部111，112，113，114を形成する。これは、可変コンデンサの外部の配線基板への実装を容易にするために形成する。これら半田端子部111，112，113，114は、半田端子部111，112，113，114に所定のマスクを用いて半田ペーストを印刷後、リフローを行なうことにより形成するのが一般的である。
【００７９】
以上述べた本発明の第１の可変コンデンサによれば、支持基板１上に、可変容量素子Ｃ１と、第１バイアスラインＢ１と、第２バイアスラインＢ２と、直流制限容量素子Ｃ11，Ｃ12と、外部の配線基板と接続するための半田端子部111，112，113，114とが形成されているだけであり、従来のように外部の配線基板に用意していたバイアス供給回路が不要となり、可変容量素子Ｃ１の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化および可変コンデンサの取り扱いが非常に容易となるだけでなく、可変容量素子Ｃ１の安定した誘電率の変化特性が得られるものとなる。
【００８０】
また、本発明の第１の可変コンデンサによれば、第１および第２バイアスラインＢ１，Ｂ２もしくはその一部に、窒化タンタルを含有し、かつ比抵抗が１ｍΩ・ｃｍ以上の薄膜抵抗61，62を用いることにより、薄膜抵抗61，62のアスペクト比を低減して可変コンデンサの小型化を実現している。さらには、第１および第２バイアスラインＢ１，Ｂ２を支持基板１上に直接形成することにより、可変容量素子Ｃ１等の各素子を構成する層の数が低減されている。また、各素子を構成する各導体層や誘電体層等の形成工程を共通化できるため、構造が比較的複雑であるにもかかわらず、非常に簡単に形成することができる。
【００８１】
上述の実施の形態の例では、可変コンデンサに１つの可変容量素子Ｃ１を用いているが、可変容量素子は、図７の等価回路図に示すように２つの可変容量素子Ｃ２，Ｃ３を並列に接続して構成しても構わない。また、可変容量素子は、図８の等価回路図に示すように２つの可変容量素子Ｃ２，Ｃ３を直列に接続して構成しても構わない。
【００８２】
次に、図９〜図12は、可変容量素子をＮ＝５個（Ｎ＝２ｎ＋１、ｎは自然数で、この場合は２）直列に接続し、個別バイアスラインおよび共通バイアスラインを有する、本発明の第２の可変コンデンサの実施の形態の一例を示すものであり、図９は透視状態の平面図、図10は作製途中の状態を示す平面図、図11は図９のＡ−Ａ’線断面であり、図12は等価回路図である。なお、これらの図において、図１〜図６と同様の箇所には同じ符号を付してあり、それらについて重複する説明は省略する。
【００８３】
図12の等価回路図において、符号Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５は、いずれも可変容量素子であり、Ｂ11，Ｂ12，Ｂ13は、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスライン（同図では、抵抗成分Ｒ11，Ｒ12，Ｒ13を示す。）であり、Ｂ21，Ｂ22，Ｂ23は、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスライン（同図では、抵抗成分Ｒ21，Ｒ22，Ｒ23を示す。）であり、ＢＯは、抵抗成分およびインダクタ成分の少なくとも一方を含む第１共通バイアスライン（図では、抵抗成分ＲＯを示す。）であり、ＢＩは、抵抗成分およびインダクタ成分の少なくとも一方を含む第２共通バイアスライン（図では、抵抗成分ＲＩを示す。）であり、Ｃ11，Ｃ12は、直流制限容量素子である。また、符号ＩおよびＯは、例えば高周波信号の第１および第２信号端子であり、Ｖ２は第２バイアス端子、すなわちバイアス信号が供給される側の端子であり、Ｖ１は第１バイアス端子、すなわち可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５に印加されたバイアス信号が接地側に落ちるための端子である。
【００８４】
この本発明の第２の可変コンデンサの例においては、第１個別バイアスラインＢ11は１個目の可変容量素子Ｃ１の、第１個別バイアスラインＢ12は３個目の可変容量素子Ｃ３の、第１個別バイアスラインＢ13は５個目の可変容量素子Ｃ５の、それぞれ第１電極（第１信号端子Ｉ側の電極）に一端が接続されており、第２個別バイアスラインＢ23は５個目の可変容量素子Ｃ５の、第２個別バイアスラインＢ22は３個目の可変容量素子Ｃ３の、第２個別バイアスラインＢ21は１個目の可変容量素子Ｃ１の、それぞれ第２電極（第２信号端子Ｏ側の電極）に一端が接続されている。
【００８５】
このような構成の本発明の第２の可変コンデンサにおいては、第１および第２信号端子Ｉ，Ｏの間には、高周波信号が、直列接続された可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を介して流れることになる。このとき、第１個別バイアスラインＢ11，Ｂ12，Ｂ13および第２個別バイアスラインＢ21，Ｂ22，Ｂ23の抵抗成分Ｒ11，Ｒ12，Ｒ13およびＲ21，Ｒ22，Ｒ23は、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており、高周波帯のインピーダンスに悪影響を与えない。また、高周波信号が第２バイアス端子Ｖ２や第１バイアス端子Ｖ１に漏れることもない。
【００８６】
また、可変容量素子Ｃ１の容量成分を制御するバイアス信号は、第２バイアス端子Ｖ２から供給され、可変容量素子Ｃ１を介して第１バイアス端子Ｖ１に流れる。この可変容量素子Ｃ１に印加される電圧に応じて、可変容量素子Ｃ１は所定の誘電率となり、その結果、所望の容量成分が得られることになる。可変容量素子Ｃ２，Ｃ３，Ｃ４，Ｃ５についても、同様である。
【００８７】
その結果、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の容量を所望の値に制御するためのバイアス信号を、安定してそれぞれ別々に可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５に供給することができ、バイアス信号の印加による可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の薄膜誘電体層における誘電率を所望通りに変動させることができ、よって容量成分の制御が容易な可変コンデンサとなる。
【００８８】
この例においては、可変容量素子Ｃ１およびＣ５と第１および第２信号端子ＩおよびＯとの間には、それぞれ直流制限容量素子Ｃ11およびＣ12が配置されているため、バイアス信号が第１および第２端子Ｉ，Ｏ側に漏れることがない。なお、可変コンデンサに接続される外部回路に直流制限素子がある場合等には、これら直流制限容量素子Ｃ11，Ｃ12は、本発明の可変コンデンサには無くても構わない。
【００８９】
本発明の第２の可変コンデンサにおいては、Ｎ個、ここでは５個（ｎ＝２の場合）の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５は、直流的には並列接続された可変容量素子と見ることができ、各々に概略のバイアス信号が印加される。また、高周波的には、第１個別バイアスラインＢ11，Ｂ12，Ｂ13および第２個別バイアスラインＢ21，Ｂ22，Ｂ23は、十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の高周波信号は、第１個別バイアスラインＢ11，Ｂ12，Ｂ13および第２個別バイアスラインＢ21，Ｂ22，Ｂ23を介して漏れることがない。これによって、バイアス信号が安定して可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５に独立に印加され、その結果、バイアス信号による各々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の容量変化率を最大限に利用することができるものとなる。
【００９０】
また、本発明の第２の可変コンデンサにおいては、Ｎ個、ここでは５個の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５は、高周波的には、直列接続された可変容量素子と見ることができる。
【００９１】
従って、直列接続された可変容量素子に印加される高周波電圧が各々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５に分圧されるので、個々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
【００９２】
また、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を直列接続したことにより、高周波的には、誘電体層の層厚を厚くしたのと同じ効果があり、可変コンデンサの損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力を向上することができる。
【００９３】
また、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を直列接続したことにより、低容量値を実現する際に、容量形成部の面積を大きくすることができるので、作製が容易な可変コンデンサとなる。
【００９４】
このような等価回路図で示される本発明の第２の可変コンデンサは、１つの支持基板１上に形成されることになる。このため、この可変コンデンサを実装する配線基板には、従来のような外部のバイアス供給回路Ｇを形成する必要がないので、小型化でき、非常に取り扱いが容易なものとなる。
【００９５】
図９〜図11において、１は支持基板であり、２は下部電極層であり、31，32，33，34，35は導体ラインであり、４は薄膜誘電体層であり、５は上部電極層であり、61，62，63，64，65，66，67，68は薄膜抵抗であり、７は絶縁層であり、８は引き出し電極層であり、９は保護層であり、10は半田拡散防止層であり、111，112は半田端子部であり、113，114も半田端子部である。なお、この半田拡散防止層10と半田端子部111および112とで、それぞれ第１信号端子Ｉおよび第２信号端子Ｏを構成している。また、半田拡散防止層10と半田端子部113および114とで、それぞれ第１バイアス端子Ｖ１および第２バイアス端子Ｖ２を構成している。
【００９６】
ここで、下部電極層２の厚みは、第２信号端子（半田端子部112および半田拡散防止層10）Ｏから直流制限容量素子Ｃ12までの抵抗成分や、直流制限容量素子Ｃ11から第１の可変容量素子Ｃ１，第２の可変容量素子Ｃ２から第３の可変容量素子Ｃ３，第４の可変容量素子Ｃ４から第５の可変容量素子Ｃ５までの抵抗成分と、下部電極層２との連続性を考慮した場合、厚いほうが望ましいが、支持基板１との密着性を考慮した場合は、相対的に薄い方が望ましく、両方を考慮して決定される。具体的には、0.1μｍ〜10μｍである。
【００９７】
第１個別バイアスラインＢ11，Ｂ12，Ｂ13は、導体ライン31と薄膜抵抗66，67，68とから構成され、第１バイアス端子Ｖ１から第４の可変容量素子Ｃ４と第５の可変容量素子Ｃ５との接続点との間、第２の可変容量素子Ｃ２と第３の可変容量素子Ｃ３との接続点との間、および第１の可変容量素子Ｃ１と直流制限容量素子Ｃ11との接続点との間にそれぞれ設けられている。
【００９８】
そして、これら第１個別バイアスラインＢ11，Ｂ12，Ｂ13と第１バイアス端子Ｖ１との間には、共用する第１共通バイアスラインＢＯが設けられている。この例の第１共通バイアスラインＢＯは、導体ライン31と薄膜抵抗61とで構成されている。
【００９９】
同様に、第２個別バイアスラインＢ21，Ｂ22，Ｂ23は、導体ライン32，33，34，35と薄膜抵抗63，64，65とから構成され、第２バイアス端子Ｖ２から第１の可変容量素子Ｃ１と第２の可変容量素子Ｃ２との接続点、すなわち第１の可変容量素子Ｃ１の上部電極層５と第２の可変容量素子Ｃ２の上部電極層５とを接続する引き出し電極層８との間、第３の可変容量素子Ｃ３と第４の可変容量素子Ｃ４との接続点、すなわち第３の可変容量素子Ｃ３の上部電極層５と第４の可変容量素子Ｃ４の上部電極層５とを接続する引き出し電極層８との間、第５の可変容量素子Ｃ５と直流制限容量素子Ｃ12との接続点、すなわち第５の可変容量素子Ｃ５の上部電極層５と直流制限容量素子Ｃ12の上部電極層５とを接続する引き出し電極層８との間にそれぞれ設けられている。
【０１００】
そして、これら第２個別バイアスラインＢ21，Ｂ22，Ｂ23と第２バイアス端子Ｖ２との間には、共用する第２共通バイアスラインＢＩが設けられている。この例の第２共通バイアスラインＢＩは、導体ライン32と薄膜抵抗62とで構成されている。
【０１０１】
本発明の第２の可変コンデンサを周波数２ＧＨｚで使用し、可変容量素子Ｃ１〜Ｃ５の容量を５ｐＦとした場合には、この周波数の１／10（200ＭＨｚ）からインピーダンスに悪影響を与えないように薄膜抵抗63〜68を可変容量素子Ｃ１〜Ｃ５のインピーダンスの10倍以上の抵抗値に設定するものとすると、必要な第１および第２個別バイアスラインＢ21，Ｂ22，Ｂ23，Ｂ21，Ｂ22，Ｂ23の抵抗値は、約3.2ｋΩ以上であればよい。本発明の第２の可変コンデンサにおける薄膜抵抗63〜68の比抵抗率は１ｍΩ・ｃｍ以上が望ましいため、例えば第１および第２個別バイアスラインＢ21，Ｂ22，Ｂ23，Ｂ21，Ｂ22，Ｂ23の抵抗値として10ｋΩを得る場合であれば、薄膜抵抗63〜68のアスペクト比（長さ／幅）は、膜厚を50ｎｍとしたとき、50以下とできるため、素子形状を大きくすることなく実現可能なアスペクト比を有する薄膜抵抗63〜68となる。
【０１０２】
これら薄膜抵抗63〜68を含む第１および第２個別バイアスラインＢ21，Ｂ22，Ｂ23，Ｂ21，Ｂ22，Ｂ23は、支持基板１上に直接形成されている。これにより、可変容量素子Ｃ１〜Ｃ５上に形成する際に必要となる、下部電極層２，上部電極層４および引き出し電極層８との絶縁を確保するための絶縁層が不要となり、可変容量素子Ｃ１〜Ｃ５を構成する層の数を低減することが可能となる。さらに、高抵抗の薄膜抵抗63〜68を用いることにより、形状を大きくすることなく、可変容量素子Ｃ１〜Ｃ５を作製することができる。
【０１０３】
なお、このような薄膜抵抗63〜68に関することは、第１および第２共通バイアスラインＢＩ，ＢＯを構成する薄膜抵抗61，62に関しても同様である。
【０１０４】
絶縁層７には、薄膜抵抗63〜65と引き出し電極層８との接続を確保するために導体ライン33〜35の一部を露出させるために導体ライン33〜35上の絶縁層７に導体ライン33〜35に到達する貫通孔を設けている。
【０１０５】
次に、引き出し電極層８は、直流制限容量素子Ｃ11の上部電極層５と一方の端子形成部111とを、または上部電極層５同士を連結させて、直流制限容量素子Ｃ11を端子形成部111に接続するとともに、第１の可変容量素子Ｃ１と第２の可変容量素子Ｃ２と、第３の可変容量素子Ｃ３と第４の可変容量素子Ｃ４と、第５の可変容量素子Ｃ５と直流制限容量素子Ｃ12との各々を直列接続するものである。さらに、可変容量素子Ｃ１とＣ２と、Ｃ３とＣ４と、Ｃ５とＣ12との各々にまたがる引き出し電極層８は、絶縁層７の貫通孔を通ってそれぞれ導体ライン33，34，35と接続している。
【０１０６】
以上述べた本発明の第２の可変コンデンサによれば、支持基板１上に、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５と、第１個別バイアスラインＢ11，Ｂ12、Ｂ13と、第２個別バイアスラインＢ21，Ｂ22，Ｂ23と、第１共通バイアスラインＢＯと、第２共通バイアスラインＢＩと、直流制限容量素子Ｃ11，Ｃ12と、外部の配線基板と接続するための半田端子部111，112，113，114とが形成されているだけであり、従来のように外部の配線基板に用意していたバイアス供給回路が不要となり、可変容量素子Ｃ１〜Ｃ５の特性に応じた最適なバイアス供給回路を一体化させることができ、これにより、回路の小型化および可変コンデンサの取り扱いが非常に容易となるだけでなく、可変容量素子Ｃ１〜Ｃ５の安定した誘電率の変化特性が得られるものとなる。
【０１０７】
また、可変容量素子Ｃ１〜Ｃ５が、高周波的には直列接続され、しかも各可変容量素子Ｃ１〜Ｃ５は、主として薄膜抵抗61〜68で設定される抵抗値を有する各バイアスラインで接続されることにより、直流的には並列接続されている。
【０１０８】
従って、バイアス信号が安定して、可変容量素子Ｃ１〜Ｃ５に独立に印加されることにより、バイアス信号による各々の可変容量素子Ｃ１〜Ｃ５の容量変化率を最大限に利用することができるものとなる。
【０１０９】
また、直列接続された可変容量素子Ｃ１〜Ｃ５に印加される高周波電圧が各々の可変容量素子Ｃ１〜Ｃ５に分圧されるので、個々の可変容量素子Ｃ１〜Ｃ５に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
【０１１０】
なお、本発明の第２の可変コンデンサにおいては、第１個別バイアスラインＢ11，Ｂ12，Ｂ13および第２個別バイアスラインＢ21，Ｂ22，Ｂ23を、図13の等価回路図に示すように個別に第１バイアス端子Ｖ11，Ｖ12，Ｖ13および第２バイアス端子Ｖ21，Ｖ22，Ｖ23に接続して、可変容量素子Ｃ１とＣ２、Ｃ３とＣ４、Ｃ５のバイアス信号を別々に供給しても構わない。
【０１１１】
また、上述の実施の形態の例では、第１共通バイアスラインＢＯおよび第２共通バイアスラインＢＩに薄膜抵抗61および62を用いているが、必要なバイアスラインのインピーダンスが第１個別バイアスラインＢ11，Ｂ12，Ｂ13および第２個別バイアスラインＢ21，Ｂ22，Ｂ23で満足できれば、図12の等価回路図において、ＲＩ＝０Ω，ＲＯ＝０Ωとしても構わない。すなわち、図10において薄膜抵抗61，62を導体ラインとしても構わない。
【０１１２】
また、本発明の第３の可変コンデンサによれば、可変容量素子をＭ＝４個（Ｍ＝２ｎ、ｎは自然数であり、この場合はｎ＝２）直列に接続する場合は、図14および図15に示す等価回路図の構成にすれば、上述のＮ個の可変容量素子を直列に接続したものと同様の効果を得ることができる。なお、これらの図において、図12および図13と同様の箇所には同じ符号を付してある。
【０１１３】
図14および図15の等価回路図において、符号Ｃ１，Ｃ２，Ｃ３，Ｃ４は、いずれも可変容量素子であり、Ｂ11，Ｂ12，Ｂ13は、抵抗成分およびインダクタ成分の少なくとも一方を含む第１個別バイアスライン（同図では、抵抗成分Ｒ11，Ｒ12，Ｒ13を示す。）であり、Ｂ21，Ｂ22は、抵抗成分およびインダクタ成分の少なくとも一方を含む第２個別バイアスライン（同図では、抵抗成分Ｒ21，Ｒ22を示す。）であり、ＢＯは、抵抗成分およびインダクタ成分の少なくとも一方を含む第１共通バイアスライン（図では、抵抗成分ＲＯを示す。）であり、ＢＩは、抵抗成分およびインダクタ成分の少なくとも一方を含む第２共通バイアスライン（図では、抵抗成分ＲＩを示す。）であり、Ｃ11，Ｃ12は、直流制限容量素子である。また、符号ＩおよびＯは、例えば高周波信号の第１および第２信号端子であり、Ｖ２，Ｖ21，Ｖ22は第２バイアス端子、すなわちバイアス信号が供給される側の端子であり、Ｖ１，Ｖ11，Ｖ12，Ｖ13は第１バイアス端子、すなわち可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に印加されたバイアス信号が接地側に落ちるための端子である。
【０１１４】
この本発明の第３の可変コンデンサの例においては、第１個別バイアスラインＢ11は１個目の可変容量素子Ｃ１の第１電極（第１信号端子Ｉ側の電極）に、また第１個別バイアスラインＢ12は２個目の可変容量素子Ｃ２の、第１個別バイアスラインＢ13は４個目の可変容量素子Ｃ４の、それぞれ第２電極（第２信号端子Ｏ側の電極）に一端が接続されており、第２個別バイアスラインＢ21は１個目の可変容量素子Ｃ１の、第２個別バイアスラインＢ22は３個目の可変容量素子Ｃ３の、それぞれ第２電極（第２信号端子Ｏ側の電極）に一端が接続されている。
【０１１５】
このような構成の本発明の第３の可変コンデンサにおいては、第１および第２信号端子Ｉ，Ｏの間には、高周波信号が、直列接続された可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４を介して流れることになる。このとき、第１個別バイアスラインＢ11，Ｂ12，Ｂ13および第２個別バイアスラインＢ21，Ｂ22の抵抗成分Ｒ11，Ｒ12，Ｒ13およびＲ21，Ｒ22は、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の高周波信号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており、高周波帯のインピーダンスに悪影響を与えない。また、高周波信号が第２バイアス端子Ｖ２，Ｖ21，Ｖ22や第１バイアス端子Ｖ１，Ｖ11，Ｖ12，Ｖ13に漏れることもない。
【０１１６】
また、可変容量素子Ｃ１の容量成分を制御するバイアス信号は、第２バイアス端子Ｖ２，Ｖ21から供給され、可変容量素子Ｃ１を介して第１バイアス端子Ｖ１，Ｖ11に流れる。この可変容量素子Ｃ１に印加される電圧に応じて、可変容量素子Ｃ１は所定の誘電率となり、その結果、所望の容量成分が得られることになる。可変容量素子Ｃ２，Ｃ３，Ｃ４，Ｃ５についても、同様である。
【０１１７】
その結果、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の容量を所望の値に制御するためのバイアス信号を、安定してそれぞれ別々に可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５に供給することができ、バイアス信号の印加による可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の薄膜誘電体層における誘電率を所望通りに変動させることができ、よって容量成分の制御が容易な可変コンデンサとなる。
【０１１８】
これらの例においても、可変容量素子Ｃ１およびＣ５と第１および第２信号端子ＩおよびＯとの間には、それぞれ直流制限容量素子Ｃ11およびＣ12が配置されているため、バイアス信号が第１および第２端子Ｉ，Ｏ側に漏れることがない。なお、可変コンデンサに接続される外部回路に直流制限素子がある場合等には、これら直流制限容量素子Ｃ11，Ｃ12は、本発明の可変コンデンサには無くても構わない。
【０１１９】
本発明の第３の可変コンデンサにおいては、Ｍ個、ここでは４個（ｎ＝２の場合）の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４は、直流的には並列接続された可変容量素子と見ることができ、各々に概略のバイアス信号が印加される。また、高周波的には、第１個別バイアスラインＢ11，Ｂ12，Ｂ13および第２個別バイアスラインＢ21，Ｂ22は、十分に高いインピーダンスになっており、高周波帯のインピーダンスに悪影響を与えない。また、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の高周波信号は、第１個別バイアスラインＢ11，Ｂ12，Ｂ13および第２個別バイアスラインＢ21，Ｂ22を介して漏れることがない。これによって、バイアス信号が安定して可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に独立に印加され、その結果、バイアス信号による各々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４の容量変化率を最大限に利用することができるものとなる。
【０１２０】
また、本発明の第３の可変コンデンサにおいては、Ｍ個、ここでは４個の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４は、高周波的には、直列接続された可変容量素子と見ることができる。
【０１２１】
従って、直列接続された可変容量素子に印加される高周波電圧が各々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に分圧されるので、個々の可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する容量変動は小さく抑えることができ、波形歪みや相互変調歪み等を抑制することができる。
【０１２２】
また、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４を直列接続したことにより、高周波的には、誘電体層の層厚を厚くしたのと同じ効果があり、可変コンデンサの損失抵抗による単位体積当りの発熱量を小さくすることができ、耐電力を向上することができる。
【０１２３】
また、可変容量素子Ｃ１，Ｃ２，Ｃ３，Ｃ４を直列接続したことにより、低容量値を実現する際に、容量形成部の面積を大きくすることができるので、作製が容易な可変コンデンサとなる。
【０１２４】
このような等価回路図で示される本発明の第３の可変コンデンサも、１つの支持基板上に形成されることになる。このため、この可変コンデンサを実装する配線基板には、従来のような外部のバイアス供給回路Ｇを形成する必要がないので、小型化でき、非常に取り扱いが容易なものとなる。
【実施例】
【０１２５】
次に、本発明の第２の可変コンデンサを例にとって、その実施例を説明する。
【０１２６】
バイアス信号の無印加時に容量値が７ｐＦで、バイアス信号をＤＣ３Ｖで印加時に容量変化率が約25％の可変容量素子を７個直列に接続し、第１および第２個別バイアスラインならびに第１および第２共通バイアスラインを有する本発明の第２の可変コンデンサを以下のようにして作製した。
【０１２７】
支持基板１としてサファイアＲ基板上に、下部電極層２としてＰｔを、基板温度500℃でスパッタ法にて成膜した。次いで、薄膜誘電体層４を、（Ｂａ０．５Ｓｒ０．５）ＴｉＯ３からなるターゲットを用い、基板温度は800℃、成膜時間は15分として、同一バッチでスパッタ法にて成膜した。なお、この成膜開始前に、Ｐｔから成る下部電極層２の平坦化のためのアニールとして、800℃で15分間保持した。次に、薄膜誘電体層４の上に上部電極層５としてＰｔを同一バッチでスパッタ法にて成膜した。
【０１２８】
次に、レジストを塗布し、フォトリソグラフィによりそのレジストを所定の形状に加工した後、ＥＣＲ装置により上部電極層５をその所定の形状にエッチングした。その後、同様に薄膜誘電体層４および下部電極層２をエッチングした。このとき、下部電極層２の形状は、導体ライン31〜35を含むものとした。
【０１２９】
次に、薄膜抵抗61〜68として、窒化タンタルをスパッタ法にて100℃で成膜した。このスパッタ後、レジストをフォトリソグラフィにより所定の形状にした後、ＲＩＥ装置を用いてエッチングを行ない、レジスト層を除去して、各薄膜抵抗61〜68を形成した。これら薄膜抵抗61〜68のアスペクト比は、全て20とした。
【０１３０】
次に、絶縁層７として、ＳｉＯ２膜をＴＥＯＳガスを原料とするＣＶＤ装置により成膜した。次いで、レジストを加工した後、ＲＩＥ装置により所定の形状にエッチングを行なった。
【０１３１】
次に、引出し電極層８として、ＰｔおよびＡｕをスパッタ法にて成膜し、所定の形状に加工した。
【０１３２】
最後に、保護層９と、半田拡散防止層10と、半田端子部111，112，113，114とを順次形成した。保護層９にはＢＣＢ（ベンゾシクロブテン）樹脂を、半田拡散防止層10にはＮｉを用いた。
【０１３３】
なお、薄膜抵抗61〜68の膜厚は46ｎｍであり、シート抵抗値を別途測定したところ、450ｋΩ／□であった。その結果、薄膜抵抗61〜68の比抵抗は2070ｍΩ・ｃｍであり、抵抗値は９ＭΩとなり、１ｍΩ・ｃｍ以上の比抵抗であることが確認された。
【０１３４】
以上のようにして得られた本発明の第２の可変コンデンサについて、電気特性をインピーダンスアナライザにより測定した結果を図16に線図で示す。図16において、横軸は周波数（Frequency、単位：Ｈｚ）、縦軸は左側がインピーダンス（Ｚ、単位：Ω）を、右側が位相（Phase、単位：ｄｅｇ）を表わし、特性曲線はそれぞれインピーダンスおよび位相の周波数特性を示している。図16に示す結果によれば、測定周波数領域において正常なインピーダンス特性を有する可変コンデンサとなっていることが確認できた。
【０１３５】
また、この例における容量の周波数依存性を図17に線図で示す。図17において、横軸は周波数（Frequency、単位：Ｈｚ）、縦軸は容量（Capacitance、単位：ｐＦ）をを表わし、特性曲線は容量の周波数特性を示している。図17に示す結果によれば、測定周波数領域において容量はほぼ１ｐＦで一定である。このことから、この本発明の第２の可変コンデンサの例においては、可変容量素子の７素子が、高周波的には直列に接続されていることが確認できた。また、容量変化率は、バイアス信号をＤＣ３Ｖで印加時に約25％であった。このことから、可変容量素子の７素子が、直流的には並列に接続されていることが確認できた。
【０１３６】
また、本発明の第１および第３の可変コンデンサについても同様に試料を作製して特性を確認したところ、いずれも同様の良好な特性を有していることが確認できた。
【０１３７】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更を加えることは何ら差し支えない。例えば、可変容量素子を複数領域にて形成したり、バイアスラインをインダクタや伝送線路で形成したりしてもよい。
【図面の簡単な説明】
【０１３８】
【図１】本発明の第１の可変コンデンサの実施の形態の一例を示す透視状態の平面図である。
【図２】本発明の第１の可変コンデンサの実施の形態の一例の作製途中の状態を示す平面図である。
【図３】図１のＡ−Ａ’線断面図である。
【図４】図１のＢ−Ｂ’線断面図である。
【図５】図１のＣ−Ｃ’線断面図である。
【図６】図１に示す本発明の第１の可変コンデンサの等価回路図である。
【図７】可変容量素子が並列接続された本発明の第１の可変コンデンサの等価回路図である。
【図８】可変容量素子が直列接続された本発明の第１の可変コンデンサの等価回路図である。
【図９】可変容量素子が５個直列接続され共通バイアスラインを有する、本発明の第２の可変コンデンサの実施の形態の一例を示す透視状態の平面図である。
【図１０】可変容量素子が５個直列接続され共通バイアスラインを有する、本発明の第２の可変コンデンサの実施の形態の一例の作製途中の状態を示す平面図である。
【図１１】図９のＡ−Ａ’線断面図である。
【図１２】図９に示す本発明の第２の可変コンデンサの等価回路図である。
【図１３】可変容量素子が５個直列接続された、本発明の第２の可変コンデンサの実施の形態の他の例を示す等価回路図である。
【図１４】可変容量素子が４個直列接続され共通バイアスラインを有する、本発明の第３の可変コンデンサの実施の形態の一例を示す等価回路図である。
【図１５】可変容量素子が４個直列接続された、本発明の第３の可変コンデンサの実施の形態の他の例を示す等価回路図である。
【図１６】本発明の第２の可変コンデンサにおけるインピーダンスならびに位相の周波数特性の例を示す線図である。
【図１７】本発明の第２の可変コンデンサにおける容量の周波数特性の例を示す線図である。
【図１８】従来の薄膜コンデンサの例を示す断面図である。
【図１９】（ａ）および（ｂ）は、それぞれ従来の可変コンデンサの等価回路図である。
【符号の説明】
【０１３９】
１・・・支持基板
２・・・下部電極層
31、32、33、34、35・・・導体ライン
４・・・薄膜誘電体層
５・・・上部電極層
61、62、63、64、65、66、67、68・・・薄膜抵抗
７・・・絶縁層
８・・・引出し電極層
９・・・保護層
10・・・半田拡散防止層
111、112、113、114・・・半田端子部
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５・・・可変容量素子
Ｃ11、Ｃ12・・・直流制限容量素子
Ｂ１・・・第１バイアスライン
Ｂ２・・・第２バイアスライン
Ｂ11、Ｂ12、Ｂ13・・・第１個別バイアスライン
Ｂ21、Ｂ22、Ｂ23・・・第２個別バイアスライン
ＢＩ・・・第１共通バイアスライン
ＢＯ・・・第２共通バイアスライン
Ｒ１、Ｒ２、Ｒ11、Ｒ12、Ｒ13、Ｒ21、Ｒ22、Ｒ23、ＲＯ、ＲＩ・・・抵抗成分
Ｉ・・・第１信号端子
Ｏ・・・第２信号端子
Ｖ１、Ｖ11、Ｖ12、Ｖ13・・・第１バイアス端子
Ｖ２、Ｖ21、Ｖ22、Ｖ23・・・第２バイアス端子
【図１】
2005064437.tif 000003
【図２】
2005064437.tif 000004
【図３】
2005064437.tif 000005
【図４】
2005064437.tif 000006
【図５】
2005064437.tif 000007
【図６】
2005064437.tif 000008
【図７】
2005064437.tif 000009
【図８】
2005064437.tif 000010
【図９】
2005064437.tif 000011
【図１０】
2005064437.tif 000012
【図１１】
2005064437.tif 000013
【図１２】
2005064437.tif 000014
【図１３】
2005064437.tif 000015
【図１４】
2005064437.tif 000016
【図１５】
2005064437.tif 000017
【図１６】
2005064437.tif 000018
【図１７】
2005064437.tif 000019
【図１８】
2005064437.tif 000020
【図１９】
2005064437.tif 000021