(57)【要約】【課題】高電圧スイッチ回路内に別途のディスチャージトランジスタを設け、パストランジスタのゲートに連結されたキャパシタを迅速にディスチャージすることが可能な半導体素子の高電圧スイッチ回路を提供する。【解決手段】制御電圧が生成される制御ノードと、前記制御電圧に応じて第１高電圧を伝送する第１トランジスタと、スイッチ制御信号に応じて所定のプリチャージ電圧を前記制御ノードに伝送する入力部と、前記制御電圧と第２高電圧に応じて前記第２高電圧を前記制御ノードに伝送するポジティブフィードバックループ部と、クロック信号に応じてそれぞれ前記制御ノードの電圧及び前記ポジティブフィードバックループ部内の前記第２高電圧をブーストする第１及び第２キャパシタと、前記制御ノードに接続され、前記スイッチ制御信号に応じて前記制御電圧のディスチャージを行う第２トランジスタとを含む。【選択図】図１
2005243215.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧が生成される制御ノードと、
前記制御電圧に応じて第１高電圧を伝送する第１トランジスタと、
スイッチ制御信号に応じて所定のプリチャージ電圧を前記制御ノードに伝送する入力部と、
前記制御電圧と第２高電圧に応じて前記第２高電圧を前記制御ノードに伝送するポジティブフィードバックループ部と、
クロック信号に応じてそれぞれ前記制御ノードの電圧及び前記ポジティブフィードバックループ部内の前記第２高電圧をブーストする第１及び第２キャパシタと、
前記制御ノードに接続され、前記スイッチ制御信号に応じて前記制御電圧のディスチャージを行う第２トランジスタとを含むことを特徴とする半導体素子の高電圧スイッチ回路。
【請求項２】
前記入力部は、前記スイッチ制御信号入力端と前記制御ノードとの間に直列接続された第１インバータと第３トランジスタを含むが、前記第３トランジスタは電源電圧に応じて駆動することを特徴とする請求項１記載の半導体素子の高電圧スイッチ回路。
【請求項３】
前記ポジティブフィードバックループ部は、
前記第２高電圧入力端と前記制御ノードとの間に順次直列接続され、それぞれ前記制御電圧と、前記第２キャパシタによってブーストされた前記第２高電圧に応じて駆動する第４及び第５トランジスタと、
前記制御ノードと前記第２高電圧入力端子との間に接続され、前記制御電圧の電圧レベルを制御するための第１及び第２ダイオードとを含むことを特徴とする請求項１記載の半導体素子の高電圧スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の高電圧スイッチ回路に係り、特に、高電圧のディスチャージ時に高電圧を速くディスチャージすることが可能な高電圧スイッチ回路に関する。
【背景技術】
【０００２】
半導体素子は入力電源電圧より高いポンピングされた電圧を必要とし、このような電圧を通過させるためには高電圧伝達スイッチが必要である。従来のＮＡＮＤフラッシュメモリは、セルプログラム及び読み出しの際にワードラインに目標のポンピングバイアスを伝達させるために、パストランジスタのゲートバイアスをフロートさせた後、ある瞬間パストランジスタのジャクションにバイアスを加えて、フロートされたゲートバイアスをジャクションのカップリングだけさらに上げ、ワードラインに印加される電圧が損失することなくセルのワードラインに加わるようにする方式を採用している。
【０００３】
ところが、目標とする電圧を伝送した後、これをディスチャージするためには、パストランジスタのゲート電圧を徐々に降下させなければならない。これにより、伝送される電圧のレベルがロジックローになると、内部で生成された（パストランジスタに印加された）高電圧まで電圧が降下するという問題点が発生する。また、素子の動作が高速化することにより、このようなディスチャージングタイムが増加し、素子の動作に悪影響を及ぼす。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明は、かかる問題点を解決するためのもので、その目的は、高電圧スイッチ回路内に別途のディスチャージトランジスタを設け、パストランジスタのゲートに連結されたキャパシタを迅速にディスチャージすることが可能な半導体素子の高電圧スイッチ回路を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するための本発明は、制御電圧が生成される制御ノードと、前記制御電圧に応じて第１高電圧を伝送する第１トランジスタと、スイッチ制御信号に応じて所定のプリチャージ電圧を前記制御ノードに伝送する入力部と、前記制御電圧と第２高電圧に応じて前記第２高電圧を前記制御ノードに伝送するポジティブフィードバックループ部と、クロック信号に応じてそれぞれ前記制御ノードの電圧及び前記ポジティブフィードバックループ部内の前記第２高電圧をブーストする第１及び第２キャパシタと、前記制御ノードに接続され、前記スイッチ制御信号に応じて前記制御電圧のディスチャージを行う第２トランジスタとを含む、半導体素子の高電圧スイッチ回路を提供する。
【０００６】
好ましくは、前記入力部は、前記スイッチ制御信号入力端と前記制御ノードとの間に直列接続された第１インバータと第３トランジスタを含むが、前記第３トランジスタは電源電圧に応じて駆動することができる。
【０００７】
好ましくは、前記ポジティブフィードバックループ部は、前記第２高電圧入力端と前記制御ノードとの間に順次直列接続され、それぞれ前記制御電圧と、前記第２キャパシタによってブーストされた前記第２高電圧に応じて駆動する第４及び第５トランジスタと、前記制御ノードと前記第２高電圧入力端子との間に接続され、前記制御電圧の電圧レベルを制御するための第１及び第２ダイオードとを含むことができる。
【発明の効果】
【０００８】
本発明は、ポジティブフィードバックループを設けてパストランジスタのゲート電圧に十分な制御電圧を印加し、内部で生成された高電圧を電圧降下なしで伝送することができる。
【０００９】
また、本発明は、別途のディスチャージトランジスタを設け、スイッチのディスエーブル時にパストランジスタのゲート電圧を速くディスチャージすることができるため、ポンピング電圧が低くなる現象を防止することができる。
【発明を実施するための最良の形態】
【００１０】
以下、添付図面を参照して本発明の実施例をより詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、互いに異なる様々な形で実現できる。これらの実施例は、本発明の開示を完全にするためのもので、通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。図面上において、同一符号は同一の要素を示す。
【００１１】
図１は本発明に係る半導体素子の高電圧スイッチ回路図である。図１を参照すると、制御電圧Ｖｇが生成される制御ノードＱ１と、制御電圧Ｖｇに応じて第１高電圧Ｖｉｎを伝送する第１トランジスタＴ１と、スイッチ制御信号ＥＮｂに応じて所定のプリチャージ電圧Ｖｃｃｐを制御ノードＱ１に伝送する入力部１０と、制御電圧Ｖｇと第２高電圧Ｖｐｐに応じて第２高電圧Ｖｐｐを制御ノードＱ１に伝送するポジティブフィードバックループ部２０と、クロック信号ＣＬＫに応じてそれぞれ制御ノードＱ１の電圧及びポジティブフィードバックループ部２０内の第２高電圧Ｖｐｐをブーストする第１及び第２キャパシタＣ１及びＣ２と、制御ノードＱ１に接続され、スイッチ制御信号ＥＮｂに応じて前記制御電圧Ｖｇのディスチャージを行う第２トランジスタＴ２とを含む。
【００１２】
入力部１０は、スイッチ制御信号ＥＮｂ入力端と制御ノードＱ１との間に直列接続された第１インバータＩ１と第３トランジスタＴ３を含むが、第３トランジスタＴ３は電源電圧Ｖｃｃに応じて駆動する。
【００１３】
ポジティブフィードバックループ部２０は、第２高電圧Ｖｐｐ入力端と制御ノードＱ１との間に順次直列接続され、それぞれ前記制御電圧Ｖｇと、第２キャパシタＣ２によってブーストされた第２高電圧Ｖｐｐに応じて駆動する第４及び第５トランジスタＴ４及びＴ５を含む。また、ポジティブフィードバックループ部２０は、制御ノードＱ１と第２高電圧Ｖｐｐ入力端子との間に接続され、制御電圧Ｖｇの電圧レベルを制御するための第１及び第２ダイオードＤ１及びＤ２をさらに含む。
【００１４】
また、クロック信号ＣＬＫ入力端と第１キャパシタＣ１との間に接続され、クロック信号ＣＬＫを反転する第１インバータＩ２と、前記第２インバータＩ２の出力端と第２キャパシタＣ２との間に接続され、反転されたクロック信号をもう一度反転する第３インバータＩ３とをさらに含むこともできる。
【００１５】
第２トランジスタＴ２は、制御ノードＱ１の制御電圧Ｖｇのディスチャージを速くドライブすることができるよう、高電圧ＮＭＯＳトランジスタを使用することが好ましい。上述した第１高電圧Ｖｉｎ及び第２高電圧Ｖｐｐとして同一のレベルの電圧を使用することもできる。
【００１６】
次に、上述した構成を有する本発明の高電圧スイッチの動作を説明する。
【００１７】
高電圧スイッチが動作するためには、ロジックローの高電圧スイッチ制御信号ＥＮｂと、第１及び第２高電圧Ｖｉｎ及びＶｐｐが高電圧スイッチに印加される。
【００１８】
これにより、第１インバータＩ１及び第３トランジスタＴ３によって電源電圧レベルのプリチャージ電圧Ｖｃｃｐが制御ノードＱ１に印加される。制御ノードＱ１に印加されたプリチャージ電圧Ｖｃｃｐによって第４トランジスタＴ４がターンオンされ、第５トランジスタＴ５のゲート端子とドレイン端子に第２高電圧Ｖｐｐを印加する。第４トランジスタＴ４のしきい値電圧だけ所定の電圧降下が発生する可能性がある。第５トランジスタＴ５のゲート端子に印加された第２高電圧Ｖｐｐは、第２キャパシタＣ２によってポンピングされる。したがって、ポンピングされた第２高電圧Ｖｐｐの印加をゲート端子に受けた第５トランジスタＴ５は、電圧降下なしで第４トランジスタＴ４から伝送を受けた第２高電圧Ｖｐｐを制御ノードＱ１に印加する。制御ノードＱ１に印加された第２高電圧Ｖｐｐをプリチャージ電圧Ｖｃｃｐと合わせて第１キャパシタＣ１によってポンピングする。この際、ポンピングされた電圧は第４トランジスタＴ４のゲート端子に印加される。これにより、第４トランジスタＴ４のゲート端子の電圧が上昇して第２高電圧Ｖｐｐの伝送時に電圧降下の発生が減少する。第４トランジスタＴ４は電圧降下の減った第２高電圧Ｖｐｐを第５トランジスタＴ５に伝送し、第５トランジスタＴ５は制御ノードＱ１に伝送して継続的なループを形成する。この際、第１及び第２キャパシタＣ１及びＣ２は、クロックに応じて所定のブースティング動作を行い、制御ノードＱ１の電圧及び第５トランジスタＴ５のゲート端子に印加される電圧を所定のレベル上昇させる。上述したようなフィードバックループとブースティング動作によって制御ノードＱ１の制御電圧Ｖｇが順次増加してＶｐｐ＋Ｖｔまで上昇する。本発明のポジティブフィードバックループ部２０では、第１及び第２ダイオードＤ１及びＤ２を設け、制御ノードＱ１の制御電圧ＶｇがＶｐｐ＋２Ｖｔまで上昇する現象を防止することができる。
【００１９】
一方、制御ノードＱ１の制御電圧Ｖｇに応じて駆動する第１トランジスタＴ１は、制御電圧Ｖｇが上昇する間、漸次第１高電圧Ｖｉｎをスイッチングした後、制御電圧ＶｇがＶｐｐ＋Ｖｔになる時点で第１高電圧Ｖｉｎを電圧降下なしで伝送する。
【００２０】
上述したように、高電圧を伝送した後、高電圧スイッチの動作を中止させるためには、高電圧スイッチにロジックハイの高電圧スイッチ制御信号ＥＮｂを印加する。
【００２１】
これにより、ポジティブフィードバックループの動作は停止し、第２トランジスタＴ２はターンオンされる。ターンオンされた第２トランジスタＴ２によって制御ノードＱ１にチャージングされていた制御電圧Ｖｇは迅速にディスチャージされる。この際、入力部１０の第３トランジスタＴ３及び第１インバータＩ１によって所定のディスチャージ現象が発生する可能性もある。
【００２２】
これにより、第１トランジスタＴ１によって伝送された第１高電圧Ｖｉｎが接地されたとき（Ｖｏｕｔ＝‘ＧＮＤ’）にも、内部でポンピングされた第１高電圧Ｖｉｎが電圧降下する現象を防止することができる。第１高電圧Ｖｉｎの電圧降下現象は、第１及び第２キャパシタＣ１及びＣ２として比較的大きいキャップのキャパシタを使用するが、これに対し、第３トランジスタＴ３及び第２インバータＩ１を素子の特性上十分大きくすることができないために発生する。ところが、本発明は、別途のディスチャージトランジスタを設け、高電圧スイッチのディスエーブルの際にパストランジスタのゲート電圧を速くディスチャージすることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明に係る半導体素子の高電圧スイッチ回路図である。
【符号の説明】
【００２４】
１０    入力部
２０    ポジティブフィードバックループ部
【図１】
2005243215.tif 000003