(57)【要約】  【課題】  不要な高電圧が発生してもＩＣを破壊から守ることができ、かつ信頼性の高いＩＣを提供する。  【解決手段】  ＩＣに集積するドライバー出力数に応じてＳＩ信号１をＣＬＫ信号３に同期してパラレルデータ信号に変換するシフトレジスタ回路２０と、前記パラレルデータ信号をＬＡＴ信号４で一時記憶制御できるラッチ回路２１と、前記ラッチ回路２１の出力をＯＣ１信号５とＯＣ２信号６を用いて出力方法を制御できる制御回路２２と、前記制御回路２２の出力を用いて高電圧にレベルシフトし、ＯＵＴ１〜ＯＵＴｎ８としてＩＣ外部に出力する高電圧ドライバー回路２３とで構成される従来のドライバーＩＣに、前記高電圧ドライバー回路２３と同じ電源ＶＤＤＨ９に接続する過電圧保護回路ａ２４を加えＩＣチップ内に集積する。【選択図】  図１
2005072494.tif 000002
【特許請求の範囲】
【請求項１】
低電圧で動作する制御回路と、前記制御回路出力を用いて高電圧にレベルシフトし出力する高電圧ドライバー回路とを同一半導体チップ内に集積したドライバーＩＣにおいて、前記半導体チップ内に前記高電圧ドライバー回路と同じ高電圧電源に接続する過電圧保護回路を集積することを特徴とする過電圧保護回路内蔵ドライバーＩＣ。
【請求項２】
請求項１記載の過電圧保護内蔵ドライバーＩＣにおいて、前記過電圧保護回路が、前記高電圧電源以上の予め設定した電圧が印加された時点で動作し、前記高電圧電源の印加をＯＦＦさせることを特徴とする過電圧保護回路内蔵ドライバーＩＣ。
【請求項３】
請求項２記載の過電圧保護回路内蔵ドライバーＩＣにおいて、
前記過電圧保護回路が、少なくともトランジスターと電圧を検出するツェナーダイオードで構成されることを特徴とする過電圧保護回路内蔵ドライバーＩＣ。
【請求項４】
請求項１記載の過電圧保護回路内蔵ドライバーＩＣにおいて、前記過電圧保護回路のＧＮＤ端子を他の回路と分け単独で持つ構成を特徴とする過電圧保護回路内蔵ドライバーＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル及びアナログ集積回路で構成されており、プラズマディスプレイパネル等のフラットディスプレイパネルに使用される過電圧保護回路内蔵ドライバーＩＣに関するものである。
【背景技術】
【０００２】
近年、フラットディスプレイパネルはブラウン管に代わる映像表示装置として普及しているが、パネルを駆動するドライバーＩＣを複数個必要とするため、低コスト化が要望されている。その中で、急成長しているプラズマディスプレイパネルにおいては、パネル性能を最大限に引き出すため、ドライバーＩＣを駆動する電圧が現状数百ボルトの高電圧を必要とし、低コストで信頼性の高い高耐圧ドライバーＩＣが強く要望されている。例えば特許文献１がドライバーＩＣの例である。
【０００３】
以下に従来のドライバーＩＣについて説明する。
【０００４】
図４は従来のドライバーＩＣの構成図を示すものである。図４において、１はシリアルデータ入力（以下ＳＩ信号）、２はシリアルデータ出力（以下ＳＯ信号）、３はクロック入力（以下ＣＬＫ信号）、４はラッチ入力（以下ＬＡＴ信号）、５は出力コントロール信号１入力（以下ＯＣ１信号）、６は出力コントロール信号２入力（以下ＯＣ２信号）、７は低電圧ＣＭＯＳ電源入力（以下ＶＤＤ）、８は複数の高電圧ドライバー出力（以下ＯＵＴ１〜ＯＵＴｎ）、９は高電圧電源入力（以下ＶＤＤＨ）、１０はグランド入力（以下ＧＮＤ）、２０はシフトレジスタ回路、２１はラッチ回路、２２は制御回路、２３は高電圧ドライバー回路、２８は従来のドライバーＩＣである。
【０００５】
従来のドライバーＩＣ２８は、ＩＣに集積するドライバー出力数に応じてＳＩ信号１をＣＬＫ信号３に同期してパラレルデータ信号に変換し、その内最上位ビット出力はＳＯ信号２としてＩＣ外部に出力するシフトレジスタ回路２０と、前記シフトレジスタ回路２０で変換したパラレルデータ信号をＬＡＴ信号４で一時記憶（以下ラッチ）の制御できるラッチ回路２１と、前記ラッチ回路２１の出力をＯＣ１信号５とＯＣ２信号６を用いて出力方法を制御できる制御回路２２と、前記制御回路２２の出力を用いて高電圧にレベルシフトし、ＯＵＴ１〜ＯＵＴｎ８としてＩＣ外部に出力する高電圧ドライバー回路２３とから構成されている。
【０００６】
以上のように構成されたドライバーＩＣについて、以下その動作について説明する。
【０００７】
まず、前記シフトレジスタ回路２０は、ＩＣに集積するドライバー出力数に応じてＨｉｇｈ／Ｌｏｗ２ビットの前記ＳＩ信号１をＨｉｇｈ／Ｌｏｗ２ビットの前記ＣＬＫ信号３に同期してＨｉｇｈ／Ｌｏｗ２ビットのパラレルデータ信号に変換する。その内、最上位ビット出力をＳＯ信号２としてＩＣ外部に出力することで前記ドライバーＩＣ２８をシリアル接続して使用できる。次に前記ラッチ回路２１では前記シフトレジスタ回路２０で変換したパラレルデータ信号を入力し、Ｈｉｇｈ／Ｌｏｗ２ビットの前記ＬＡＴ信号４を用いて入力される信号の状態をラッチ制御でき、ラッチしない場合は、入力された信号をそのまま出力する。そして、前記制御回路２２で各々Ｈｉｇｈ／Ｌｏｗ２ビットの前記ＯＣ１信号５とＯＣ２信号６を用いて、前記高電圧ドライバー回路２３の出力前記ＯＵＴ１〜ＯＵＴｎ８の状態を制御する。前記ＯＣ１信号５とＯＣ２信号６の２信号を用いると、前記ラッチ回路２１の出力をそのまま出力、全ドライバー出力Ｈｉｇｈ、全ドライバー出力Ａｌｌ−Ｌｏｗ及び全ドライバー出力Ｈｉ−Ｚの４通りの状態を制御できる。最後に前記高電圧ドライバー回路２３では、前記制御回路２２の出力を高電圧にレベルシフトし、前記ＯＵＴ１〜ＯＵＴｎ８としてＩＣ外部に出力する。ここで前記シフトレジスタ回路２０、前記ラッチ回路２１及び前記制御回路２２には前記ＶＤＤ７から７Ｖ以下の低電圧を供給し、前記高電圧ドライバー回路２３には前記ＶＤＤＨ９から２０Ｖ〜２００Ｖの高電圧を供給し動作させる。
【０００８】
例えばプラズマディスプレイパネルでこの前記従来のドライバーＩＣ２８を使用すると、前記ＯＵＴ１〜ＯＵＴｎ８をパネル上で発光させる画素の位置決めパルスとして用いられ、パネルの走査線数分の出力が必要になる。前記従来のドライバーＩＣ２８に６４個の高電圧ドライバー出力を内蔵した場合、一般的に前記従来のドライバーＩＣ２８をシリーズ接続し、８個ｏｒ１２個使用する。そして、パネル上の各画素をどのような色で発光させ、輝度を決定するためにも前記従来のドライバーＩＣ２８のような高耐圧ドライバーＩＣを多数用いられており、その出力と前記従来のドライバーＩＣ２８の前記ＯＵＴ１〜ＯＵＴｎ８とは容量結合の関係にある。このようにプラズマディスプレイパネルでは、パネルを表示するために、Ｈｉｇｈ／Ｌｏｗ２ビットの多数の高電圧ドライバー出力がいろいろなタイミングで動作しているため、動作時のエッジが他の高電圧ドライバー出力や電源ライン影響を与え、各ＩＣに与えている電圧以上の不要な高電圧が発生しやすくなっている。
【特許文献１】特開平１１−２０１８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら上記従来の構成では、前記のようにセットでの使用時、与える電圧に加え、不要な高電圧を十分に考慮した耐圧を持ったＩＣが必要になり、耐圧が上がるとコストｕｐに繋がる。そして、十分な耐圧マージンを見たとしても不要な高電圧は一定でなく、絶対にＩＣの耐圧以上の不要な高電圧が発生しないとは言いきれず、耐圧以上の電圧がＩＣに与えられるとＩＣが破壊するため、セットの信頼性に不安が付きまとう。また、このような不要な高電圧は常に現象が再現しないため、ＩＣが破壊すると何が問題でそうなったのか原因追求も困難になる。
【００１０】
本発明は従来の問題点を解決するもので、不要な高電圧が発生してもＩＣの耐圧以上にならないようにＩＣを破壊から守ることができ、耐圧マージンを小さく見積もることができる過電圧保護回路内蔵ドライバーＩＣを提供することを目的とする。
【課題を解決するための手段】
【００１１】
この目的を達成するために本発明の過電圧保護回路内蔵ドライバーＩＣは、低電圧で動作する制御回路と、前記制御回路出力を用いて高電圧にレベルシフトし出力する高電圧ドライバー回路とを同一半導体チップ内に集積したドライバーＩＣにおいて、前記半導体チップ内に前記高電圧ドライバー回路と同じ高電圧電源に接続する過電圧保護回路を集積する構成とする。前記過電圧保護回路が、前記高電圧電源以上の予め設定した電圧が印加された時点で動作し、前記高電圧電源の印加をＯＦＦさせるとよい。前記過電圧保護回路は、少なくともトランジスターと電圧を検出するツェナーダイオードで構成する。この構成によって、不要な高電圧が発生してもＩＣ耐圧以内で高電圧を検出することができ、検出時前記高電圧電源の印加をＯＦＦさせることでＩＣを破壊から守ることが可能で、耐圧マージンも小さく見積もることができる。
【００１２】
そして、前記過電圧保護回路内蔵ドライバーＩＣの前記過電圧保護回路のＧＮＤ端子を他の回路と分け単独に持つ構成とする。この構成によって、前記過電圧保護回路が前記従来のドライバーＩＣの保護回路として予め設定した電圧で正常に動作するかをＩＣ検査時に単独確認することができ、不良ＩＣの解析時にも前記過電圧保護回路を除いた状態で解析できるためより信頼性の高い過電圧保護回路内蔵ドライバーＩＣを提供することができる。
【発明の効果】
【００１３】
本発明は、従来のドライバーＩＣに過電圧保護回路を内蔵する過電圧保護回路内蔵ドライバーＩＣにすることで、不要な高電圧が発生してもＩＣ耐圧以内で高電圧を検出することができ、検出時前記高電圧電源の印加をＯＦＦさせることでＩＣを破壊から守ることが可能で、耐圧マージンも小さく見積もることができる優れた過電圧保護回路内蔵ドライバーＩＣを実現できるものである。
【００１４】
そして、前記過電圧保護回路内蔵ドライバーＩＣの前記過電圧保護回路のＧＮＤ端子を他の回路と分け単独に持つ構成とすることで、前記過電圧保護回路が前記従来のドライバーＩＣの保護回路として予め設定した電圧で正常に動作するかをＩＣ検査時に単独確認することができ、不良ＩＣの解析時にも前記過電圧保護回路を除いた状態で解析できるためより信頼性の高い優れた過電圧保護回路内蔵ドライバーＩＣを提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施の形態について図面を参照しながら説明する。
【００１６】
図１は本発明の第１の実施形態における過電圧保護回路内蔵ドライバーＩＣの構成図を示すものである。図１において、１はシリアルデータ入力（以下ＳＩ信号）、２はシリアルデータ出力（以下ＳＯ信号）、３はクロック入力（以下ＣＬＫ信号）、４はラッチ入力（以下ＬＡＴ信号）、５は出力コントロール信号１入力（以下ＯＣ１信号）、６は出力コントロール信号２入力（以下ＯＣ２信号）、７は低電圧ＣＭＯＳ電源入力（以下ＶＤＤ）、８は複数の高電圧ドライバー出力（以下ＯＵＴ１〜ＯＵＴｎ）、９は高電圧電源入力（以下ＶＤＤＨ）、１０はグランド入力（以下ＧＮＤ）、２０はシフトレジスタ回路、２１はラッチ回路、２２は制御回路、２３は高電圧ドライバー回路、２４は過電圧保護回路ａ、２５は本発明の過電圧保護回路内蔵ドライバーＩＣａである。
【００１７】
本実施形態の過電圧保護回路内蔵ドライバーＩＣ１ａ２５は、従来のドライバーＩＣ２８を構成するシフトレジスタ回路２０と、ラッチ回路２１と、制御回路２２と、高電圧ドライバー回路２３に、さらに前記高電圧ドライバー回路２３と同じ電源の前記ＶＤＤＨ９に接続する過電圧保護回路ａ２４を加え構成されている。
【００１８】
以上のように構成された過電圧保護回路内蔵ドライバーＩＣａ２５について、以下その動作について説明する。
【００１９】
従来のドライバーＩＣ２８にさらに加えた前記高電圧ドライバー回路２３と同じ電源の前記ＶＤＤＨ９に接続する前記過電圧保護回路ａ２４は、前記ＶＤＤＨ９以上の予め設定した電圧が印加された時点で動作し、前記ＶＤＤＨ９の印加をＯＦＦさせることができる。
図２は本発明の第２の実施形態における過電圧保護回路内蔵ドライバーＩＣａ２５の過電圧保護回路を示すものである。図２において、９はＶＤＤＨ、１０はＧＮＤ、１１はツェナ−ダイオード、１２は抵抗、１３はＮｃｈＭＯＳトランジスター、２４は過電圧保護回路ａである。
【００２０】
本実施形態の過電圧保護回路内蔵ドライバーＩＣａ２５の過電圧保護回路ａ２４は、ドレイン側を前記ＶＤＤＨ９に接続しソース側を前記ＧＮＤ１０に接続するＮｃｈＭＯＳトランジスター１３と、前記ＮｃｈＭＯＳトランジスター１３のゲートと前記ＧＮＤ１０に接続する抵抗１２と、カソード側を前記ＶＤＤＨ９とアノード側を前記ＮｃｈＭＯＳトランジスター１３と前記抵抗１２に接続するツェナ−ダイオード１１とから構成されている。
【００２１】
以上のように構成された過電圧保護回路内蔵ドライバーＩＣａ２５の過電圧保護回路ａ２４について、以下その動作について説明する。
【００２２】
まず、前記ツェナ−ダイオード１１は、前記ＶＤＤＨ９以上の電圧がカソード側に加えられた時に動作する。次に、前記抵抗１２は、前記ツェナ−ダイオード１１が動作して流れる電流を検出して電圧に変換する。そして、前記ＮｃｈＭＯＳトランジスター１３は、前記ツェナ−ダイオード１１が動作し前記抵抗１２で発生した電圧をゲートでうけ、ある電圧以上になると動作し、前記ＶＤＤＨ９の印加をＯＦＦさせる。
【００２３】
図３は本発明の第３の実施形態における過電圧保護回路内蔵ドライバーＩＣの構成図を示すものである。図３において、１はシリアルデータ入力（以下ＳＩ信号）、２はシリアルデータ出力（以下ＳＯ信号）、３はクロック入力（以下ＣＬＫ信号）、４はラッチ入力（以下ＬＡＴ信号）、５は出力コントロール信号１入力（以下ＯＣ１信号）、６は出力コントロール信号２入力（以下ＯＣ２信号）、７は低電圧ＣＭＯＳ電源入力（以下ＶＤＤ）、８は複数の高電圧ドライバー出力（以下ＯＵＴ１〜ＯＵＴｎ）、９は高電圧電源入力（以下ＶＤＤＨ）、１０はグランド入力（以下ＧＮＤ）、１４は過電圧保護回路用グランド入力（以下ＧＮＤＨ）、２０はシフトレジスタ回路、２１はラッチ回路、２２は制御回路、２３は高電圧ドライバー回路、２６は過電圧保護回路ｂ、２７は本発明の過電圧保護回路内蔵ドライバーＩＣｂである。
【００２４】
本実施形態の過電圧保護回路内蔵ドライバーＩＣｂ２７は、本発明の第１の実施形態における過電圧保護回路内蔵ドライバーＩＣａ２５を構成するシフトレジスタ回路２０と、ラッチ回路２１と、制御回路２２と、高電圧ドライバー回路２３と、過電圧保護回路ａ２４の前記ＧＮＤ１０を他の回路と分け前記ＧＮＤＨ１４とし単独にＧＮＤ端子を持つ過電圧保護回路ｂ２６とで構成されている。
【００２５】
以上のように構成された過電圧保護回路内蔵ドライバーＩＣｂ２７について、以下その動作について説明する。
【００２６】
本発明の第１の実施形態における前記過電圧保護回路内蔵ドライバーＩＣａ２５の前記過電圧保護回路ａ２４を変更した過電圧保護回路ｂ２６は、前記ＧＮＤ１０を他の回路と分け前記ＧＮＤＨ１４とすることで、他の回路と分けて動作確認をすることができる。
【産業上の利用可能性】
【００２７】
本発明によれば、不要な高電圧が発生してもＩＣの耐圧以上にならないようにＩＣを破壊から守ることができ、耐圧マージンを小さく見積もることができる過電圧保護回路内蔵ドライバーＩＣを提供することができ、プラズマディスプレイパネル等のフラットディスプレイパネルに有用である。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施形態における過電圧保護回路内蔵ドライバーＩＣの構成図
【図２】本発明の第２の実施形態における過電圧保護回路内蔵ドライバーＩＣの過電圧保護回路
【図３】本発明の第３の実施形態における過電圧保護回路内蔵ドライバーＩＣの構成図
【図４】従来のドライバーＩＣの構成図
【符号の説明】
【００２９】
１  シリアルデータ入力（ＳＩ信号）
２  シリアルデータ出力（ＳＯ信号）
３  クロック入力（ＣＬＫ信号）
４  ラッチ入力（ＬＡＴ信号）
５  出力コントロール信号１入力（ＯＣ１信号）
６  出力コントロール信号２入力（ＯＣ２信号）
７  低電圧ＣＭＯＳ電源入力（ＶＤＤ）
８  複数の高電圧ドライバー出力（ＯＵＴ１〜ＯＵＴｎ）
９  高電圧電源入力（ＶＤＤＨ）
１０  グランド入力（ＧＮＤ）
１１  ツェナ−ダイオード
１２  抵抗
１３  ＮｃｈＭＯＳトランジスター
１４  過電圧保護回路用グランド入力（以下ＧＮＤＨ）
２０  シフトレジスタ回路
２１  ラッチ回路
２２  制御回路
２３  高電圧ドライバー回路
２４  過電圧保護回路ａ
２５  過電圧保護回路内蔵ドライバーＩＣａ
２６  過電圧保護回路ｂ
２７  過電圧保護回路内蔵ドライバーＩＣｂ
２８  従来のドライバーＩＣ
【図１】
2005072494.tif 000003
【図２】
2005072494.tif 000004
【図３】
2005072494.tif 000005
【図４】
2005072494.tif 000006