(57)【要約】【課題】  ＩＣパッケージ６０は、ＩＣチップ３０とＩＣパッケージ６０との間に中継基板１０を備え、中継基板１０を介した配線のＩＣチップ３０への電気の供給を安定的なものにすること。【解決手段】  ＩＣパッケージ６０は、ＩＣチップ３０を装着するパッケージ５０と、該パッケージ５０と上記半導体素子とを電気的に接続する第１の配線を有する中継基板１０とを備えている。中継基板１０は、極板間に誘電体を有するコンデンサを備えている。積層セラミックコンデンサ１２の側方には、空気層を隔てて配置され、ＩＣチップ３０に接続するための柱状電極２２（第２の配線）が配置されている。【選択図】        図２
2005064169.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を装着するパッケージと、該パッケージと上記半導体素子とを電気的に接続する第１の配線を有する中継基板と、を備えた中継基板付きパッケージであって、
上記中継基板は、極板間に誘電体を有するコンデンサを備え、
上記パッケージは、上記コンデンサから空気層を隔てて配置され、上記半導体素子に接続するための第２の配線を備えていること、
を特徴とする中継基板付きパッケージ。
【請求項２】
請求項１に記載の中継基板付きパッケージにおいて、
上記コンデンサは、該コンデンサ内を貫通し、該コンデンサの正極および負極となる上記極板の一方に接続されたビア電極を備え、
該ビア電極の少なくとも一部を、上記第１の配線のうち上記半導体素子への電源線およびグランド線とし、
上記第２の配線は、上記半導体素子への信号線とした
中継基板付きパッケージ。
【請求項３】
請求項１または請求項２に記載の中継基板付きパッケージにおいて、
上記第２の配線は、上記コンデンサを取り囲むように配置されている中継基板付きパッケージ。
【請求項４】
請求項１または請求項２に記載の中継基板付きパッケージにおいて、
上記中継基板は、上記コンデンサと一体に形成され、上記誘電体よりも低い比誘電率を有する物質で形成された低誘電率部を備え、
上記低誘電率部は、上記空気層を形成する貫通孔を有する中継基板付きパッケージ。
【請求項５】
請求項１ないし請求項４のいずれかに記載の中継基板付きパッケージにおいて、
上記第２の配線は、上記パッケージに立設されたピンである中継基板付きパッケージ。
【請求項６】
半導体素子と、該半導体素子が装着されるパッケージとの間に介装され上記半導体素子と上記パッケージとを電気的に接続する第１の配線を有する中継基板とからなる半導体素子付き中継基板であって、
上記中継基板は、極板間に誘電体を有するコンデンサを備え、
上記半導体素子は、上記コンデンサから空気層を隔てて配置され、上記パッケージに接続するための第２の配線を備えていること、
を特徴とする半導体素子付き中継基板。
【請求項７】
半導体素子と、該半導体素子を装着するパッケージと、該パッケージと上記半導体素子とを電気的に接続する第１の配線を有する中継基板と、を備えた構造体において、
上記中継基板は、極板間に誘電体を有するコンデンサを備え、
上記半導体素子と上記パッケージとは、上記コンデンサから空気層を隔てて配置された第２の配線で接続してなることを特徴とする構造体。
【請求項８】
請求項７に記載の構造体において、
上記コンデンサは、該コンデンサ内を貫通し、該コンデンサの正極および負極となる上記極板の一方に接続されたビア電極を備え、
該ビア電極の少なくとも一部を、上記第１の配線のうち上記半導体素子への電源線およびグランド線とし、
上記第２の配線は、上記半導体素子への信号線とした
構造体。
【請求項９】
半導体素子を装着するパッケージと、該パッケージと上記半導体素子とを電気的に接続する第１の配線を有する中継基板と、を備えた中継基板付きパッケージを製造する方法であって、
極板間に誘電体を有するコンデンサを有する中継基板を製造する工程と、
上記パッケージ上に、上記中継基板を実装するとともに、上記コンデンサから空気層を隔てて上記半導体素子に接続するための第２の配線を形成する工程と、
を備えたことを特徴とする中継基板付きパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と該半導体素子が収納されるパッケージとの間に介装され、半導体素子とパッケージを電気的に接続する配線を有する中継基板に関するものである。
【背景技術】
【０００２】
半導体素子では、トランジスタや抵抗等の回路素子が、微少なシリコンチップ上に作り込まれている（このようなチップのことを、以下、ＩＣチップという）。近年の集積回路技術の進歩により、半導体素子は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）、ＶＬＳＩ（Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）、ＵＬＳＩ（Ｕｌｔｒａ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）と次第に高集積化してきており、ＩＣチップの動作もますます高速化している。
【０００３】
ＩＣチップは、電源供給のための電源線やグランド線、データの送受信やフロー制御を行なうための各種信号線等の配線が引かれた配線基板に実装される。ＩＣチップが実装された配線基板（以下、実装基板という）は、マザーボード等のプリント基板に接続される。ＩＣチップは、プリント基板に設けられた電源端子からの電源の供給を上記の電源線を介して受けることによって動作する。上記の実装基板の一形態として、近年では、上記の配線を備えたパッケージ（以下、ＩＣパッケージという）にＩＣチップを封入する形態が採用されている。このＩＣパッケージは、通常は、プラスチックで形成されている。こうしたＩＣパッケージの採用により、ＩＣチップを外部環境から適切に保護すると共に、ＩＣチップの実装、取扱が容易となり、更に、ＩＣチップの動作によって発生した熱を効果的に放熱することができる。
【０００４】
一方、上記のＩＣパッケージ等の実装基板とプリント基板との接続手法に関しては、従来、実装基板とプリント基板とをインターポーザと呼ばれる中継用の基板を介して接続する手法が提案されている（例えば、特許文献１を参照）。
【特許文献１】特開２０００−２０８６６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＩＣチップとＩＣパッケージ等の配線基板との間に中継用の基板を介在させる構造については、従来において何ら提案されていなかった。
【０００６】
そこで本発明は、ＩＣチップとＩＣパッケージとの中継用の基板を、ＩＣパッケージが備える各配線の役割の相違に着目して構成し、各配線を通じたＩＣチップへの電気の供給を安定的なものにすることを目的として、以下の構成を採った。
【課題を解決するための手段】
【０００７】
本発明の中継基板付きパッケージは、
半導体素子を装着するパッケージと、該パッケージと上記半導体素子とを電気的に接続する第１の配線を有する中継基板と、を備えた中継基板付きパッケージであって、
上記中継基板は、極板間に誘電体を有するコンデンサを備え、
上記パッケージは、上記コンデンサから空気層を隔てて配置され、上記半導体素子に接続するための第２の配線を備えていること、
を特徴とする。
【０００８】
本発明の中継基板付きパッケージでは、第２の配線が極板間に誘電体を有するコンデンサと空気層を隔てて配設されているので、第２の配線が信号線である場合に、信号線同士の間の容量結合を防止することができる。したがって、半導体素子とパッケージとの間における誤った信号のやり取りを防止することが可能となり、信号を通じた半導体素子とパッケージとの間の電気的な伝幡を安定的なものにすることができる。
【０００９】
また、本実施例の中継基板では、コンデンサ内を貫通し、該コンデンサの正極および負極となる上記極板の一方に接続されたビア電極を備え、該ビア電極の少なくとも一部を、第１の配線のうち上記半導体素子への電源線およびグランド線とすることも好適である。こうすれば、ビア電極が半導体素子への電源線、グランド線として半導体素子に直接接続されるので、従来よりもインピーダンスが小さくなり、半導体素子に電力を供給する場合の応答性が向上する。これにより、半導体素子がその高速動作によって急激に電力を消費した場合であっても、消費に見合う電力がコンデンサによって即座に供給される。したがって、半導体素子に供給される電源の電圧を、半導体素子の動作状態に拘らず、安定的に維持することが可能となり、電力不足による半導体素子の異常動作を防止することができる。例えば、半導体素子が封入されたパッケージの電源端子、グランド端子にコンデンサを接続した場合には、半導体素子の動作によって生じた急激な電流変化が、コンデンサに到達する前段階で、パッケージ側の端子や半導体素子までの第１の配線が有するインピーダンス成分によって妨げられることにより、半導体素子に供給される電源の電圧が降下する（半導体素子に十分な電流が流れなくなる）といった事態が生じることがあるが、本実施例の中継基板によれば、こうした事態の発生を抑制することができる。
【００１０】
第２の配線は、上記コンデンサを取り囲むように配置することも好適である。半導体素子やパッケージでは、内側領域に電源線やグランド線が設けられ、外側領域に信号線が設けられることが多い。したがって、半導体素子やパッケージの配線形態に適した中継基板を提供することが可能となり、中継基板の汎用性を高めることができる。
【００１１】
また、中継基板付きパッケージの好適な態様として、コンデンサと一体に形成され、上記誘電体よりも低い比誘電率を有する物質で形成された低誘電率部を備え、低誘電率部に、上記空気層を形成する貫通孔を形成することができる。このような低誘電率部に第２の配線を貫通させることにより、上述の効果に加えて、第２の配線を外力から保護する機能を加えることができる。
【００１２】
第２の配線の好適な態様としては、パッケージに立設されたピンや、半田により構成することができる。
【００１３】
上記中継基板に予め半導体素子やパッケージを装着しておく形態をとることもできる。こうした形態としては、上記中継基板の第１の配線に、半導体素子が接続された半導体素子付き中継基板、さらに半導体素子、中継基板およびパッケージを接続してなる構造体などを考えることができる。
【００１４】
本発明の中継基板の製造方法は、
半導体素子を装着するパッケージと、該パッケージと上記半導体素子とを電気的に接続する第１の配線を有する中継基板と、を備えた中継基板付きパッケージを製造する方法であって、
極板間に誘電体を有するコンデンサを有する中継基板を製造する工程と、
上記パッケージ上に、上記中継基板を実装するとともに、上記コンデンサから空気層を隔てて上記半導体素子に接続するための第２の配線を形成する工程と、
を備えたことを特徴とする。
【００１５】
ここで、第２の配線を形成するための工程として、パッケージにピンを立設し、または半田などの接合部材を予め載置する手法をとることができる。
【発明を実施するための最良の形態】
【００１６】
以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を、以下の順序で説明する。
Ａ．第１実施例：
Ａ−１．中継基板１０などの構成：
図１は本発明の実施例である中継基板１０を用いたＩＣパッケージ６０の接続構造を示す説明図である。図１に示すように、ＩＣパッケージ６０は、ＩＣチップ３０とパッケージ５０とを中継基板１０を介して接続することによって構成されている。
【００１７】
図２は図１における２−２線に沿った縦断面の矢視形状を示す説明図、図３はＩＣチップ３０が装着される前の、パッケージ５０に中継基板１０が装着された状態を示す説明図である。ＩＣチップ３０は、１枚のシリコン基板（ウェハ）上に、トランジスタや抵抗等の多数の回路素子が形成された細片である。形成された回路素子間は多数のアルミ配線で接続されている。回路素子に接続されたアルミ配線は、ＩＣチップ３０の下側表面に引き出され、パンプ状のパッド３２に接続されている。パッド３２は、アルミ配線の引き出し位置に対応するＩＣチップ３０の下側表面に、格子状に多数個配列されている。
【００１８】
パッケージ５０は、ＩＣチップ３０付の中継基板１０を装着する容器であり、中継基板１０が配置される絶縁層として下部層５４を備える。本実施例では、下部層５４をエポキシ樹脂を用いて形成している。勿論、他の絶縁材（例えば、エポキシ樹脂以外の樹脂材料やセラミック）で下部層５４を形成することも可能である。なお、こうした下部層５４に加えて、下部層５４に配置されたＩＣチップ３０および中継基板１０を被覆する絶縁層として上部層５２を設ける構成をとってもよい（図１および図２における２点鎖線を参照）。こうすれば、ＩＣチップ３０および中継基板１０が絶縁層内に封入されるので、ＩＣチップ３０および中継基板１０を外部から有効に保護することができる。
【００１９】
下部層５４は、矩形形状を有するエポキシ樹脂製の板状体を、多数積層することによって形成されている。下部層５４の各層間は、銅めっき層や銅箔によって形成されたリード５６によって導通されている。リード５６は、下部層５４の上面（図２における上方向の面）に露出した第１端子５７と、下部層５４の下面（図２における下方向の面）に露出した第２端子５８とを備える。第１端子５７は、下部層５４の上面に格子状に多数個配列されている。また、第２端子５８は、組み立て後のＩＣパッケージ６０をマザーボード等のプリント基板（図示せず）に装着する際、プリント基板側の端子に、半田を用いて接続される。
【００２０】
中継基板１０の基板本体は、コンデンサ部１１と低誘電率部２０とから構成されている。コンデンサ部１１は、積層セラミックコンデンサ１２が配設される領域であり、コンデンサ部１１の上面、下面には、積層セラミックコンデンサ１２の上面１２ａ，下面１２ｂが直接露出している。
【００２１】
積層セラミックコンデンサ１２は、極板として機能する内部電極１３間に誘電体としてのセラミック層１４を備え、このセラミック層１４と内部電極１３とが交互に多数積層された構造（以下、多層構造という）を有する。このため、各セラミック層１４は２つの内部電極１３の間に挟まれた状態とされている。なお、本実施例では、セラミック層１４の形成材料として、比誘電率が比較的高い（２０００以上）材料であるチタン酸バリウム（ＢａＴｉＯ３）を用いている。
【００２２】
各内部電極１３は、一層おきに、外部の電源や回路等に接続されるビア電極１５に導通されている。ビア電極１５は、積層セラミックコンデンサ１２の上面１２ａから下面１２ｂまでを貫通する形状を有し、所定の間隔で多数個形成されている。
【００２３】
このように誘電体中に内部電極１３が互い違いに積層され、内部電極１３がビア電極１５に接続されることにより、積層セラミックコンデンサ１２が形成される。このような多層構造の積層セラミックコンデンサ１２では、電荷が蓄積される部位が階層的に多数形成されるので、小型で大きな静電容量を実現することができる。
【００２４】
積層セラミックコンデンサ１２の上面１２ａには、ＩＣチップ３０のパッド３２とほぼ同形の格子状にビア電極１５の上端が配列されており、各ビア電極１５の上端には、半田製のバンプ１６が、上面１２ａよりも略半球状に隆起した形状で形成されている。また、下面１２ｂには、パッケージ５０の第１端子５７とほぼ同形の格子状にビア電極１５の下端が配列され、このビア電極１５の下端は、半田製のバンプ１７が、下面１２ｂよりも略半球状に隆起した形状で形成されている。
【００２５】
図３に示すように、低誘電率部２０は、コンデンサ部１１の側部外周を全周にわたって取り囲む範囲に、より具体的には、コンデンサ部１１の側部外周を構成する積層セラミックコンデンサ１２の４つの側面１２ｃ〜ｆを取り囲む範囲に形成されている。低誘電率部２０の上面２０ａ，下面２０ｂ（図２）とコンデンサ部１１の上面および下面（すなわち、積層セラミックコンデンサ１２の上面１２ａ，下面１２ｂ）とは、ほぼ同じ平面に位置する。低誘電率部２０は、セラミック層１４の形成材料（チタン酸バリウム）よりも比誘電率が低い材料であるアルミナで形成されている。
【００２６】
図４は図２の要部を拡大して示す断面図である。図４において、低誘電率部２０内には、その上面２０ａから下面２０ｂまでを貫通する貫通孔２１が所定の間隙で多数個形成されており、各貫通孔２１に柱状電極２２がギャップＧｐ（空気層）を隔てて配置されている。柱状電極２２は、第１端子５７に接続された下部接続端２２ａと、下部接続端２２ａから突設された接続柱２２ｂと、接続柱２２ｂの先端に形成された上部接続端２２ｃとを一体形成したピンである。下部接続端２２ａが接合材５７ａにより第１端子５７に接続されるとともに、上部接続端２２ｃがバンプ２３，３２を介してＩＣチップ３０に接続されることにより、柱状電極２２は、下部層５４のリード５６とＩＣチップ３０とを接続している。柱状電極２２は、図３に示すように、各貫通孔２１内に低誘電率部２０に積層セラミックコンデンサ１２の外周を取り囲むように１列に配置されている。
【００２７】
本実施例では、ビア電極１５が「第１の配線」に、柱状電極２２が、特許請求の範囲における「第２の配線」に相当する。
【００２８】
本実施例では、コンデンサ部１１に設けられた多数のビア電極１５を、ＩＣチップ３０に駆動電源（電圧）を供給するための配線として用いている。すなわち、ビア電極１５のうち、正極となる内部電極１３に接続されたビア電極１５はＩＣチップ３０への電源線として用いられ、負極となる内部電極１３に接続されたビア電極１５はＩＣチップ３０へのグランド線として用いられる。このように電源が供給されたＩＣチップ３０では、各種の処理ＤＭ（例えば、データの送受信やフロー制御）が実行される。低誘電率部２０を貫通している多数の柱状電極２２は、上記の処理ＤＭの内容を表わす電気信号を伝送する信号線として用いられる。
【００２９】
Ａ−２．中継基板１０の製造工程：
上記構成の中継基板１０は、図５に示す製造工程により、ステップＳ１００〜Ｓ１９５の各工程を経て製造される。各工程の内容につき、以下、工程順に説明する。なお、以下の説明においては、中継基板１０が製造されていく様子を示す図６を適宜参照しつつ説明する。
【００３０】
まず、アルミナ製のベースシート８９を用意し、ベースシート８９上の周縁部にアルミナによる低誘電層８０ａを形成する（図５のステップＳ１００、図６（Ａ））。次に、ベースシート８９上の低誘電層８０ａが形成されていない範囲に、比誘電率が２０００以上のチタン酸バリウムによる高誘電層７４ａを形成し、高誘電層７４ａ上に配線パターン７３ａを印刷する（図５のステップＳ１１０、Ｓ１２０、図６（Ｂ））。
【００３１】
次に、低誘電層８０ａ上に重ねて低誘電層８０ｂを形成し（ステップＳ１３０）、配線パターン７３ａが印刷された高誘電層７４ａ上に重ねて高誘電層７４ｂを形成し、高誘電層７４ｂ上に配線パターン７３ｂを印刷する（図５のステップＳ１４０、ステップＳ１５０）。このような工程を、所定回数繰り返すことにより、図６（Ｃ）に示すように、ベースシート８９の周縁領域に低誘電層８０ａ〜ｅが積層され、ベースシート８９の周縁よりも内側の領域には、高誘電層７４ａ、配線パターン７３ａ、高誘電層７４ｂ、配線パターン７３ｂ、高誘電層７４ｃ、配線パターン７３ａ、高誘電層７４ｄ、配線パターン７３ｂ、高誘電層７４ｅが、この順に積層される（このように高誘電層と配線パターンが交互に積層されたものを、以下、積層体ＣＳという）。なお、各低誘電層８０ａ〜ｅや各高誘電層７４ａ〜ｅの厚みは、後述する焼成工程の後に形成される中継基板１０において、低誘電率部２０の上面２０ａ，下面２０ｂとコンデンサ部１１の上面，下面（すなわち、積層セラミックコンデンサ１２の上面１２ａ，下面１２ｂ）とがほぼ同じ平面に位置するような厚みとされている。
【００３２】
次に、積層された低誘電層８０ａ〜ｅにスルーホール８２を形成すると共に、積層体ＣＳに貫通孔７５を形成する（図５のステップＳ１６０、Ｓ１７０、図６（Ｄ））。スルーホール８２、貫通孔７５は、ＩＣチップ３０に配列された各パッド３２の位置に応じた位置に形成される。こうしたスルーホール８２、貫通孔７５の形成はレーザ照射等によって実現することができる。
【００３３】
次に、各貫通孔７５に導電材料ＱＭ（本実施例ではニッケル）を充填する（図５のステップＳ１８０、図６（Ｅ））。これにより、ビア電極１５が形成される。また、配線パターン７３ａ，７３ｂは、各貫通孔７５内において、高誘電層７４ａ〜ｅの１層おきにビア電極１５に導通される。こうした配線パターン７３ａ，７３ｂ、高誘電層７４ａ〜ｅは、それぞれ、既述した内部電極１３、セラミック層１４として機能する。
【００３４】
続いて、ベースシート８９を低誘電層８０ａ〜ｅおよび積層体ＣＳから剥離した後（図５のステップＳ１８５）、低誘電層８０ａ〜ｅおよび積層体ＣＳを高温・高圧プレスによって圧着し、圧着後の低誘電層８０ａ〜ｅおよび積層体ＣＳを脱脂した後に焼成する（図５のステップＳ１９０）。これにより、低誘電層８０ａ〜ｅおよび積層体ＣＳは、低誘電層８０ａ〜ｅと積層体ＣＳとが互いに密接され、かつ、上下の高誘電層７４ａ〜ｅが互いに密接された状態で焼成される。
【００３５】
次に、焼成によって形成されたビア電極１５の上下端部に、半田ペーストを表装印刷することによって、バンプ１６，１７を形成する（図５のステップＳ１９５）。これにより、図２に示したようなコンデンサ部１１の周りに低誘電率部２０を備えた中継基板１０が形成される。
【００３６】
なお、上記の製造工程では、低誘電層８０ａ〜ｅに対するスルーホール８２の形成を、低誘電層８０ａ〜ｅの積層後に行なうこととしたが、各低誘電層８０ａ〜ｅについて１層ずつスルーホールの形成を行ない、この後に各低誘電層８０ａ〜ｅを積層することとしてもよい。また、上記の製造工程Ａでは、ベースシート８９を剥離した後に焼成を行なうこととしたが、ベースシート８９が付いたままで焼成を行ない、焼成後にベースシート８９を削り取ることとしてもよい。
【００３７】
Ａ−３．  中継基板１０の実装工程
図７は中継基板１０を下部層５４に実装する前の状態を説明する説明図である。図７において、下部層５４に中継基板１０を実装する前に、柱状電極２２を下部層５４に立設した状態にて第１端子５７に接続する。すなわち、銅などから形成したピンの両端を鍛造等の加工により下部接続端２２ａおよび上部接続端２２ｃを有する柱状電極２２を準備する。柱状電極２２の下部接続端２２ａを下部層５４の第１端子５７に半田から形成した接合材５７ａで接合する。続いて、柱状電極２２の上部接続端２２ｃ上にバンプ２３を形成する。ここで接合材５７ａは、バンプ２３より高融点の半田を用いることにより、再溶融による柱状電極２２の離脱を防止することができる。
【００３８】
続いて、柱状電極２２を中継基板１０の貫通孔２１に貫通させて、中継基板１０を下部層５４上に載置する。その後、半田リフローを行なって第１端子５７に中継基板１０のバンプ１７を接続することにより、中継基板１０がパッケージ５０に実装される。そして、中継基板１０のバンプ１６および柱状電極２２上のバンプ２３とＩＣチップ３０のパッド３２とを半田リフローすることによりＩＣチップ３０を中継基板１０上に実装する。
【００３９】
Ａ−４．作用効果：
以上説明したように、本実施例の中継基板１０では、内部電極１３間に誘電体としてチタン酸バリウムを用いたセラミック層１４を有する積層セラミックコンデンサ１２が配設されたコンデンサ部１１と、チタン酸バリウムよりも低い比誘電率を有する材料（アルミナ）で形成された低誘電率部２０とから構成される。低誘電率部２０は、ＩＣチップ３０とパッケージ５０との間の信号線として用いられる多数の柱状電極２２を低誘電率部２０内の貫通孔２１を貫通する形態で備える。これにより、柱状電極２２の全周が低誘電率部２０によって覆われる。このため、信号線としての柱状電極２２が誘電体としてのセラミック層１４に接触することがなく、柱状電極２２同士の容量結合を防止することができる。
しかも、柱状電極２２は、低誘電率部２０の貫通孔２１内に空気層を介して配置されることで、柱状電極２２の全周がセラミック層１４よりも比誘電率の低い物質である空気によって覆われ、柱状電極２２の回りに空気層（低誘電層）が設けられる。このため、信号線としての柱状電極２２が誘電体としてのセラミック層１４に接触することがなく、柱状電極２２に伝わる電気信号が積層セラミックコンデンサ１２による充放電の影響を受けにくくなる。
したがって、本実施例の中継基板１０によれば、ＩＣチップ３０とパッケージ５０との間における誤った信号のやり取り防止することが可能となり、信号線を通じてＩＣチップ３０とパッケージ５０との間の電気的な伝幡を安定的なものにすることができる。
【００４０】
また、本実施例の中継基板１０では、コンデンサ部１１に配設された積層セラミックコンデンサ１２は、内部電極１３に導通された多数のビア電極１５を、ＩＣチップ３０への電源線、グランド線として、積層セラミックコンデンサ１２内を貫通する形状で備えており、この正極および負極となる内部電極１３に接続されたビア電極１５が、それぞれ、ＩＣチップ３０への電源線、グランド線としてＩＣチップ３０に直接接続されるので、従来よりもインピーダンスが小さくなり、ＩＣチップ３０に電力を供給する場合の応答性が向上する。よって、ＩＣチップ３０がその高速動作によって急激に電力を消費した場合であっても、消費に見合う電力が積層セラミックコンデンサ１２によって即座に供給される。したがって、ＩＣチップ３０に供給される電源の電圧を、ＩＣチップ３０の動作状態に拘らず、安定的に維持することが可能となり、電力不足によるＩＣチップ３０の異常動作を防止することができる。例えば、ＩＣチップが封入されたＩＣパッケージの電源端子、グランド端子にコンデンサを接続した場合には、ＩＣチップの動作によって生じた急激な電流変化が、コンデンサに到達する前段階で、パッケージ側の端子やＩＣチップまでのリード線が有するインピーダンス成分によって妨げられ、これにより、ＩＣチップに供給される電源の電圧が降下する（ＩＣチップに十分な電流が流れなくなる）といった事態が生じることがあるが、本実施例の中継基板１０によれば、こうした事態の発生を抑制することができる。
【００４１】
また、本実施例の中継基板１０では、低誘電率部２０を、コンデンサ部１１を取り囲む範囲に形成するので、ＩＣチップ３０やパッケージ５０の配線形態に適した中継基板１０を提供することが可能となり、中継基板１０の汎用性を高めることができる。ＩＣチップやそのパッケージでは、内側領域に電源線やグランド線が設けられ、外側領域に信号線が設けられることが多いからである。
【００４２】
さらに、上記の中継基板１０を製造工程（図５）によって製造した場合には、積層セラミックコンデンサ１２が低誘電率部２０と一体として成形され、これにより、コンデンサ部１１に積層セラミックコンデンサ１２が設けられる。このため、製造された複数の中継基板１０において、コンデンサ部１１に設けられる電源線およびグランド線（ビア電極１５）と低誘電率部２０に設けられる信号線（柱状電極２２）との位置関係をほぼ一定に保ち易くなり、ＩＣチップ３０やパッケージ５０との接続の確実性を高めることができる。
【００４３】
Ｂ．他の実施例：
なお、この発明は上記実施例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００４４】
Ｂ−１  図８は他の実施例にかかるＩＣパッケージ６０を示す断面図である。本実施例は、柱状電極２２Ｂが中継基板１０Ｂの側方を全周にわたって取り囲みかつ所定間隔の空気層を隔てて配置された構成を備えている。この構成によれば、中継基板１０Ｂに貫通孔を形成しない汎用のものを用いることができる。
【００４５】
Ｂ−２  図９はさらに他の実施例にかかる中継基板１０Ｃの側部の付近を示す説明図である。本実施例は、柱状電極２２Ｃに、半田バンプを縦長に形成した構成に特徴を有している。パッケージ５０Ｃの第１端子５７Ｃには、縦長の半田バンプから形成された柱状電極２２Ｃが立設されている。柱状電極２２Ｃは、金、銀などの展延性に優れた材料を用いてワイヤボンディングにより形成することができる。このような柱状電極２２Ｃは、約１ｍｍを越えなければ半田バンプにより容易に形成することができ、また、ワイヤボンディングにより形成すれば、生産性にも優れている。
【００４６】
Ｂ−３  図１０は他の実施例にかかる中継基板を用いたＩＣパッケージの接続構造を示す説明図である。図１０に示すように、中継基板１０Ｄは、柱状電極２２Ｄを配置する領域をコンデンサ部１１Ｄと一体に形成するとともに、その全体の材料をチタン酸バリウムなどの高誘電率材料で形成した構成に特徴を有する。この実施例によれば、全体を単一の材料で構成するので、中継基板１０Ｄをより容易に製造することができる。この場合において、貫通孔２１Ｄの内壁に電気的にシールドする金属製のシールド層を積層形成してもよく、このようなシールド層は、高誘電率材料内を柱状電極２２Ｄが空気層を貫通する構成に特に有効である。
【００４７】
Ｂ−４  他の実施例として、中継基板の側壁には、電気的にシールドする金属製のシールド層を積層形成してもよい。シールド層は、柱状電極との間の空気層に配置されているので、柱状電極内を流れる信号の電磁的な影響を一層低減することができる。この場合において、図８に示す全体を高誘電率材料で形成する場合に特に有効である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施例である中継基板を用いたＩＣパッケージの接続構造を示す説明図である。
【図２】図１における２−２線に沿った縦断面の矢視形状を示す説明図である。
【図３】ＩＣチップが装着される前の、パッケージに中継基板が装着された状態を示す説明図である。
【図４】図２の要部を拡大して示す断面図である。
【図５】中継基板の製造工程を説明する工程図である。
【図６】中継基板の製造工程を説明する説明図である。
【図７】中継基板を下部層に実装する前の状態を説明する説明図である。
【図８】他の実施例にかかるＩＣパッケージを説明する説明図である。
【図９】さらに他の実施例にかかる中継基板の側部の付近を示す説明図である。
【図１０】別の実施例にかかる中継基板を用いたＩＣパッケージの接続構造を示す説明図である。
【符号の説明】
【００４９】
１０...中継基板
１０Ｂ...中継基板
１０Ｃ...中継基板
１１...コンデンサ部
１２...積層セラミックコンデンサ
１２ａ...上面
１２ｂ...下面
１２ｃ...側面
１３...内部電極
１４...セラミック層
１５...ビア電極
１６，１７...バンプ
２０...低誘電率部
２０ａ...上面
２０ｂ...下面
２１...貫通孔
２２...柱状電極
２２Ｂ...柱状電極
２２Ｃ...柱状電極
２２ａ...下部接続端
２２ｂ...接続柱
２２ｃ...上部接続端
２３...バンプ
３２...パッド
５０...パッケージ
５０Ｃ...パッケージ
５２...上部層
５４...下部層
５４Ｃ...下部層
５６...リード
５７...第１端子
５７ａ...接合材
５８...第２端子
７３ａ，７３ｂ...配線パターン
７４ａ，７４ｂ，７４ｃ，７４ｄ，７４ｅ...高誘電層
７５...貫通孔
８０ａ，８０ｂ...低誘電層
８２...スルーホール
８９...ベースシート
ＣＳ...積層体
Ｇｐ...ギャップ
【図１】
2005064169.tif 000003
【図２】
2005064169.tif 000004
【図３】
2005064169.tif 000005
【図４】
2005064169.tif 000006
【図５】
2005064169.tif 000007
【図６】
2005064169.tif 000008
【図７】
2005064169.tif 000009
【図８】
2005064169.tif 000010
【図９】
2005064169.tif 000011
【図１０】
2005064169.tif 000012