(57)【要約】      （修正有）【課題】出力ドライバと伝送線間で、インピーダンス整合をとるための低コストのシステム及び方法の提供。【解決手段】出力ドライバ（１４０）を動的に調節するシステムとその方法で、第１の信号（１１１）を受信して第１の調節要素（１２０）に印加し、基準信号（１２９）を生成する。第２の信号（１４１）を受信して第１の調節要素（１２０）と同様構成の第２の調節要素（１５０）に印加し、テスト信号（１４９）を生成する。基準信号をサンプリングして時間サンプリング基準信号（１３５）を生成し、テスト信号（１４９）をサンプリングして時間サンプリングテスト信号（１６５）を生成する。時間サンプリング基準信号（１３５）及び時間サンプリングテスト信号（１６５）を積分して誤差信号（１７７）を生成、使用し出力ドライバ（１４０）を調節する。【選択図】図１
2005312031.tif 000002
【特許請求の範囲】
【請求項１】
出力ドライバ(140)を調節する方法であって、
第１の信号を受信するステップ(702)と、
前記第１の信号を第１の調節要素(120)に印加して基準信号を生成するステップ(704)と、
第２の信号を受信するステップ(706)と、
前記第２の信号を前記第１の調節要素(120)と同様に構成された第２の調節要素(150)に印加してテスト信号を生成するステップ(708)と、
前記基準信号をサンプリングして時間サンプリング基準信号を生成するステップ(710)と、
前記テスト信号をサンプリングして時間サンプリングテスト信号を生成するステップ(712)と、
前記時間サンプリング基準信号および前記時間サンプリングテスト信号を積分して誤差信号を生成するステップ(714)と、
前記誤差信号を用いて出力ドライバを調節するステップ(716)と、
からなる方法。
【請求項２】
前記第１の信号を第１の調節要素に印加するステップ(704)は、前記第１の信号(111)を該第１の信号(111)の発信源の方に反射させることを含む、請求項１に記載の方法。
【請求項３】
前記第２の信号を受信するステップ(706)は、前記第２の信号(141)の信号遷移によって生成され、前記第２の調節要素(150)によって反射された反射が、前記第２の信号(141)の次の信号遷移の前に完全に減衰されるようにすることを含む、請求項１に記載の方法。
【請求項４】
第１の調節要素(120)に接続された基準ドライバ(110)であって、該基準ドライバ(110)および該第１の調節要素(120)が、第１の入力信号(111)を受信し、主基準成分(117)および反射基準成分(127)を含む基準信号(129)を生成するように構成される、基準ドライバ(110)と、
第２の調節要素(150)に接続されたテストドライバ(140)であって、該テストドライバ(140)および該第２の調節要素(150)が、第２の入力信号(141)を受信し、主テスト成分(147)および反射テスト成分(157)を含むテスト信号(149)を生成するように構成される、テストドライバ(140)と、
前記基準信号(129)および前記テスト信号(149)を受信し、誤差信号(77)を生成するように構成された積分器(170)と、
からなるシステム(100)。
【請求項５】
前記第１の調節要素(120)は第１の伝送線(122)を含む、請求項４に記載のシステム(100)。
【請求項６】
前記第１の調節要素(120)は、前記基準ドライバ(110)の出力に接続された入力端(124)を有するプリント回路基板トレースであって前記反射基準成分(127)を生成する長さを有するプリント回路基板トレースを含み、前記反射基準成分(127)は、前記主基準成分(117)と同期した状態で前記基準ドライバ(110)の出力に到達する、請求項４に記載のシステム(100)。
【請求項７】
前記第１の調節要素(120)および前記第２の調節要素(150)は、電気的に開放されている、請求項４に記載のシステム(100)。
【請求項８】
前記第２の調節要素(150)は、第２の伝送線(152)を含む、請求項４に記載のシステム(100)。
【請求項９】
前記第２の伝送線(152)は、前記テストドライバ(140)の出力に接続された入力端(154)を有し、前記第１の伝送線(122)の長さと実質的に同じ長さを有する、請求項８に記載のシステム(100)。
【請求項１０】
前記第２の入力信号(141)を受信して制御信号を生成するように構成された遅延要素(180)と、
前記基準ドライバ(110)と前記積分器(170)の間に接続され、前記制御信号に応じて時間サンプリング基準信号(135)を生成するように構成された第１のサンプルホールド回路(130)と、
前記テストドライバ(140)と前記積分器(170)の間に接続され、前記制御信号に応じて時間サンプリングテスト信号(165)を生成するように構成された第２のサンプルホールド回路(160)と、
をさらに含む、請求項４に記載のシステム(100)。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は出力ドライバ較正装置に関し、詳しくは、出力ドライバのインピーダンスを伝送線の特性インピーダンスに一致させる装置に関する。
【背景技術】
【０００２】
マイクロプロセッサやメモリなどの集積回路では、伝送線を用いて、信号が比較的長い距離伝送される場合がある。伝送線には、バス、プリント回路基板トレース、信号を伝送するその他の導体などがある。プリント回路基板トレースは一般に５０〜７５オームの特性インピーダンスを有する。相補型金属酸化物半導体（ＣＭＯＳ）回路の場合、ＣＭＯＳトランジスタのゲートの入力インピーダンスは通常、非常に大きい。伝送線の受信端、すなわち遠端は通常、論理回路の入力部に接続され、入力部における入力インピーダンスは、伝送線の特性インピーダンスよりも高くなっている。伝送線の遠端に接続されたインピーダンスが伝送線のインピーダンスと異なる場合は、信号が送信端に反射される。送信端インピーダンスによっては、信号が、論理状態に対応する設計上の定常電圧をオーバーシュートまたはアンダーシュートすることがある。信号は近端と遠端の間で何度も反射され、両端に信号の発振作用が発生することがある。信号のオーバーシュートやアンダーシュートの繰り返しは一般に「リンギング」と呼ばれ、雑音排除性を低下させ、遠端における信号が安定状態になりその状態に維持されるまでに要する時間を増加させる。インピーダンス整合とは、ドライバおよび／または負荷のインピーダンスを伝送線の特性インピーダンスに一致させることにより、リンギングを低減し、信号の最も効率的な伝送を可能にする作業である。
【０００３】
従って、マイクロプロセッサやメモリシステムのような集積回路の入出力経路において、出力ドライバは重要な構成要素である。出力ドライバは、集積回路と外部システムとの間で伝送線を介してデータ伝送を行うときの一次インタフェースである。デジタルシステムにおいて、出力ドライバは、チップ内部の論理レベルおよびノイズマージンをチップ外部の回路の入力を駆動するのに必要とされる論理レベルおよびノイズマージンに変換する。
【０００４】
バス速度が１００ＭＨｚを超えると、クロック周波数の増大によってタイミングマージンが減少するため、インピーダンス不整合が大きな問題になる。電子データシステムにおけるインピーダンス不整合を考慮するために、多数の様々な手法が使用されている。そのような手法を幾つか挙げれば、受動的外部素子（抵抗器、インダクタなど）の追加、出力ドライバの駆動強度の調節、信号伝送線の能動終端（アクティブ・ターミネーション）などがある。
【０００５】
受動的外部素子の追加は、プリント基板アセンブリ領域を必要とし、電力消費を増大させる上に、電源電圧や温度の変動、老化などよるインピーダンス変動を考慮していない。
【０００６】
駆動強度を調節する解決策は通常、限られた数の離散的な設定値、すなわち駆動強度レベルしか持たない。そのような離散的な設定値では、出力ドライバのインピーダンスを信号の伝送に使用される伝送線の特性インピーダンスに常に一致させることが、必ずしも出来るとは限らない。また、この種の解決策の多くは、別途、外部抵抗器を基準として使用する。外部抵抗器の抵抗値は、動作周波数において伝送線の特性インピーダンスに必ずしも一致するとは限らない。技術者は、抵抗器を別途、種々の組み合わせで追加したり、回路網を追加したりすることにより、基準抵抗値を調節することもできるが、そのような解決策も同様に、電源電圧、温度、老化などの変動によるインピーダンス変動を考慮していない。
【０００７】
他のオンチップ解決策には、適当なインピーダンス整合を判定するために、独立したテスト入出力（Ｉ／Ｏ）パッドを使用しなければならないものがある。例えば、外部テストパッドを用いて適当なプルアップ回路のインピーダンスを判定する一方で、追加のテストパッドを用いて出力バッファのプルダウン回路に対する適当なインピーダンス整合を判定する場合がある。テストパッドや外部抵抗の追加使用は、基板密度、信頼性、コストなどに影響を与えることがある。
【０００８】
伝送線を能動終端する解決策は、外部受動要素を使用する解決策や、出力駆動強度を調節する解決策の欠点の多くを共有する。すなわち、能動終端は、チップ外要素の追加を必要とし、電力消費を増大させるので、プロセス、電圧および温度の変動の影響を受け易い。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、動的インピーダンス整合のための低コストのシステムおよび方法を導入することが望まれている。
【課題を解決するための手段】
【００１０】
本システムの一実施形態は、第１の調節要素に接続された基準ドライバであって、前記基準ドライバおよび前記第１の調節要素が第１の入力信号を受信して主基準成分および反射基準成分を含む基準信号を生成するように構成された基準ドライバと、第２の調節要素に接続されたテストドライバであって、前記テストドライバおよび前記第２の調節要素が第２の入力信号を受信して主テスト成分および反射テスト成分を含むテスト信号を生成するように構成されたテストドライバと、前記基準信号および前記テスト信号を受信して誤差信号を生成するように構成された積分器とを含む。
【発明を実施するための最良の形態】
【００１１】
特許請求の範囲に規定されているような、出力ドライバを調節する本発明のシステムおよび方法は、図面を参照すると良く理解することができる。図面中の構成要素は、必ずしも一定の縮尺で拡大縮小されているとは限らない。むしろ、本発明のシステムおよび方法の原理を分かりやすく示すために強調されている場合がある。
【００１２】
本発明による出力ドライバを調節するシステムおよび方法は、例えば伝送線の特性インピーダンスを測定し、所望周波数における特性インピーダンスに応じて、補正信号を１以上の出力ドライバに印加する。本発明による出力ドライバを調節するシステムおよび方法は、実際の動的回路条件を測定し、それに応じて、プロセス、電圧および温度の変動によって起こり得る条件範囲にわたって、信号処理システムにおけるインピーダンス整合を改善する。出力ドライバの較正は、システム起動時に実施してもよいし、必要に応じて別の時に実施してもよいし、あるいはそれら両方の時に実施してもよい。インピーダンス整合の改善により、信号タイミングマージンとデータの保全性が確保される。
【００１３】
伝送線の特性インピーダンスは、所望周波数の入力信号を基準ドライバの入力部に入力することにより、基準ドライバの出力に接続された電気的に開放された調節要素を用いて測定される。基準ドライバは基準信号の主成分を生成する。調節要素は基準信号の反射成分を生成する。一実施形態において、調節要素はプリント回路基板トレースである。調節要素は、所望周波数における入力信号の遷移によって生じる入力信号の反射が、入力信号と同期した状態で基準ドライバの出力に戻るような長さを有する。
【００１４】
基準信号はテスト信号と共にフィードバックループ内の積分器に印加され、出力ドライバを較正する。積分器は誤差信号を生成し、誤差信号を出力ドライバに印加することによって、出力ドライバのインピーダンスをデータ処理システム内の伝送線の特定インピーダンスに自動的に一致させることができる。テスト信号は、基準信号と同じように調節要素に印加される。一実施形態において、調節要素は、電気的に開放された伝送線である。テスト調節要素は、基準調節要素の長さにきわめて近い長さを有する。一実施形態において、テスト信号は、低デューティサイクルの方形波である。低デューティサイクルのテスト信号のオン時間は短い（オフ時間に比べて）ので、出力ドライバの出力インピーダンスが開放伝送線の特性インピーダンスに一致しない場合は、インピーダンスの不整合によって生じる信号反射が観測されることがある。調節式出力ドライバのインピーダンスが伝送線の特性インピーダンスに一致している場合は、テスト信号と同じ大きさの単一のパルスが出力ドライバに反射される。
【００１５】
次に、出力ドライバを調節するシステムおよび方法の様々な実施形態を示す図面に移る。図１は、出力ドライバ較正システム１００の一実施形態を示す、回路図と機能ブロック図を組み合わせた図である。出力ドライバを調節する本システムの実施形態は、データを伝送するように構成されたシステムであれば、いかなるシステムで実施してもよい。従って、出力ドライバを調節するシステムは、多数の異なるレベルの装置またはシステムで実施することができ、例えば、マイクロプロセッサ、メモリデバイス、特定用途向け集積回路（ＡＳＩＣ）、および、それらの構成要素を利用してデータを伝送する装置のホスト（例えば、コンピュータ、試験装置、ＡＶ機器、携帯装置など）において実施することができる。ただし、それらに限定はしない。
【００１６】
適当な誤差信号が識別された後、その誤差信号は、調節式出力ドライバに印加される。適当な誤差信号の判定は、出力ドライバの動作周波数に比べて速くする必要はない。ホストシステム内の伝送線路のインピーダンスが、時間、温度、電圧などによって大きく変化しない限り、出力ドライバの動作周波数において誤差信号を調節する必要はない。ホストシステム内の伝送線路のインピーダンスが変化した場合、新しい誤差信号を判定し、それを調節式出力ドライバに印加することができる。出力ドライバはＧＨｚレンジで動作させる場合もあるが、出力ドライバ較正システム１００によって行なわれる伝送線インピーダンスフィードバックは、比較的低い周波数で動作させることができる。
【００１７】
図１に示すように、出力ドライバ較正システム１００は、入力信号１１１と入力信号１４１の２つの入力信号を受信し、ＶERRORで示す１つの誤差信号１７７を生成する。ＶERRORは、閉ループフィードバック制御を行なうために較正システム１００に返される。５０％のデューティサイクルを有する方形波として描かれている入力信号１１１は、導体１１２に沿って基準ドライバ１１０に印加される。入力信号１１１のデューティサイクルよりも低いデューティサイクルを有する方形波として描かれている入力信号１４１は、導体１４２に沿ってテストドライバ１４０に印加される。
【００１８】
基準ドライバ１１０は、入力信号１１１を増幅またはバッファし、主基準成分１１７を生成し、主基準成分１１７を導体１１５に沿って第１の調節要素１２０に印加する。第１の調節要素１２０は、導体１１５に電気的に接続された第１の端部１２４と、電気的に開放された端部１２６とを有する長さ調節された伝送線１２２を含む。電気的開放端１２６は、主基準成分１１７の信号遷移を、導体１１５に沿って基準ドライバ１１０の方に反射させる。長さ調節された伝送線１２２は、開放された長さ調節された伝送線１２２によって反射された主基準成分１１７の立ち上がり遷移によって生じる信号反射が、主基準成分１１７の次の立ち上がり遷移と実質的に同時にノード１２５に到達するような長さを有する。例えば、入力信号１１１が、２０ナノ秒（ｎＳ）の周期のクロック信号である場合、長さ調節された伝送線１２２の長さは、信号反射がノード１２５に１０ナノ秒で到達するような長さである。
【００１９】
長さ調節された伝送線１２２の長さは、基礎とする伝送線の様々な物理特性と、データ伝送を管理する所望のクロック周波数の関数である。例えば、伝送線がプリント回路基板上の信号トレースである場合、長さ調節された伝送線１２２の長さは、所望のクロック周波数の他に、少なくともその信号トレースの材料、幅および厚さの関数となる。伝送線がＡＳＩＣ内の信号トレースである場合、長さ調節された伝送線１２２の長さは、少なくともその信号トレースの材料、幅、および厚さ、並びに、そのＡＳＩＣの所望の信号層全体にわたる物理特性に影響を与えるプロセス変数の関数である。
【００２０】
電気的に開放された長さ調節された伝送線１２２によって生成される信号反射は、反射基準成分１２７を生成する。主基準成分１１７と反射基準成分１２７の組み合わせによって、ＶREFで示す基準信号１２９が生成される。基準信号１２９は、導体１３２を介してサンプルホールド回路１３０に送られる。
【００２１】
テストドライバ１４０は、入力信号１４１を増幅またはバッファし、主テスト成分１４７を生成し、主テスト成分１４７を導体１４５を介して第２の調節要素１５０に印加する。第２の調節要素１５０は、導体１４５に電気的に接続された第１の端部１５４と、電気的に開放された端部１５６とを有する長さ調節された伝送線１５２を含む。電気的に開放された端部１５６は、主テスト成分１４７の信号遷移を導体１４５に沿って基準ドライバ１４０の方に反射させる。長さ調節された伝送線１５２は、長さ調節された伝送線１２２の長さと実質的に同じ長さを有する。電気的に開放された長さ調節された伝送線１５２によって生成された信号反射は、反射テスト成分１５７を生成する。主テスト成分１４７と反射テスト成分１５７の組み合わせによって、ＶTESTで示すテスト信号１４９が生成される。テスト信号１４９は、導体１６２を介してサンプルホールド回路１６０に送られる。
【００２２】
遅延要素１８０は、導体１４２を介して入力信号１４１を受信する。遅延要素１８０は、入力信号１４１に応じて制御信号を導体１８５に沿って生成し、その制御信号を、サンプルホールド回路１３０、１６０に制御入力として印加する。サンプルホールド回路１３０は、制御信号に従って基準信号１２９をサンプリングし、時間サンプリング基準信号１３５を導体１３４を介して積分器１７０に印加する。同様に、サンプルホールド回路１６０は、制御信号に従ってテスト信号１４９をサンプリングし、時間サンプリングテスト信号１６５を導体１６４を介して積分器１７０に印加する。
【００２３】
図１に示すように、積分器１７０は演算増幅器１７１を含む。演算増幅器１７１は、正の入力端子と、負の入力端子と、１つの出力端子とを有する。正の入力端子は、導体１３４を介してサンプルホールド回路１３０に接続される。負の入力端子は、導体１６４および直列抵抗器１７２を介してサンプルホールド回路１６０に接続される。出力端子と負の入力端子は、コンデンサ１７４を介して互いに接続される。動作に関し、積分器１７０は、時間サンプリング基準信号１３５と時間サンプリングテスト信号１６５を受信し、誤差信号１７７を生成する。図１にさらに示すように、誤差信号１７７は、導体１７５を介してテストドライバ１４０に返され、テストドライバ１４０の駆動強度を調節する。
【００２４】
基準ドライバ１１０、テストドライバ１４０、サンプルホールド回路１３０，１６０、積分器１７０、および遅延要素１８０などの出力ドライバを調節するシステムの構成要素は、すべて当該技術分野で周知の次のような技術のいずれかまたは組み合わせによって実現することができる。すなわち、データ信号に対して論理機能を実施する論理ゲートを有する個別論理回路、適当な組み合わせの論理ゲートを有するＡＳＩＣ（図示の実施形態に示したようなもの）、プログラマブル・ゲート・アレイ（ＰＧＡ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などである。
【００２５】
図２〜図６に示すグラフは、図１の出力ドライバ較正システム１００で生成される可能性がある様々な電圧の具体例を時間の経過と共に示すグラフである。それらのグラフは、出力ドライバ構成システムをオフ状態、すなわち非活動状態からオン状態にしたときの出力ドライバ較正システムに関する様々な電圧を示している。図２は、図１の出力ドライバ較正システム１００の内部で生成されるような基準信号１２９の具体例を時間の経過と共に示すグラフ２００である。横軸は、経過時間をナノ秒（ｎＳ）で示す。縦軸は、基準信号振幅をボルト（Ｖ）で示す。
【００２６】
基準ドライバ１１０と長さ調節された伝送線１２２との間のインピーダンス不整合が原因で、第１の応答信号ピーク２１０は、約０．９６ボルトに達する。その後、応答信号電圧ピークは、定常ピーク電圧２２０に達するまで振幅が増大していく。定常ピーク電圧は基準ドライバ１１０の出力によって決まり、図２に示す例の場合、定常ビーク電圧は１．２５ボルトである。図示のように、基準信号１２９は、約４０ナノ秒後に定常ピーク電圧に達する。図２に示す信号トレースは、出力ドライバの出力インピーダンスが８０オームで、伝送線の特性インピーダンスが５０オームの場合に相当する。
【００２７】
図３は、図１の出力ドライバ較正システム１００の内部で生成されるようなテスト信号の具体例を時間の経過と共に示すグラフである。具体的には、図３は、誤差信号を使用する前（すなわち、調節前）のテストドライバ出力信号１４９の例を示すグラフ３００である。横軸は、経過時間をナノ秒で示す。縦軸は、テスト信号振幅をボルトで示す。
【００２８】
図３に示す具体例におけるテストドライバ出力電圧は、入力信号１４１中の１つの正のパルスから得られた結果である。入力信号１４１には、入力信号１１１の振幅にきわめて近い振幅の信号を選択する。ただし、入力信号１４１は、入力信号１１１の「オフ」時間（すなわち、入力信号が論理閾値を越えない時間）に比べてかなり長い「オフ」時間を有する。入力信号１１１は、約５０％のデューティサイクルを有し、２０ナノ秒ごとに１サイクルを完了する。入力信号１４１は、約１０％のデューティサイクルを有し、１００ナノ秒ごとに１サイクルを完了する。入力信号１４１は、信号遷移による反射が、次の信号遷移までに減衰するように構成される。入力信号１４１の最初の正のパルスの間は、テストドライバの出力段と長さ調節された伝送線１５２の特性インピーダンスとの間のインピーダンス不整合が有効となる。最初の正のパルスの後は（すなわち、入力信号１４１がオフになると）、反射によってテスト電圧波形に歪みが生じる。
【００２９】
グラフ３００に示すように、テストドライバ出力電圧１４９は、入力信号１４１の単一の正のピークにより、バッファリングされたテスト信号（すなわち、主テスト成分）の振幅をオーバーシュートする第１の正のパルス３１０を生成する。長さ調節された伝送線１５２の端部が電気的に開放されていることにより、第１の反射テスト信号パルス３２０が生成される。第１の正のパルス３１０が完了した後、さらに後続の反射信号パルス３３０および３４０も、最初の３０ナノ秒以内に観測される。後続の各反射信号パルスは、そのピーク電圧の大きさが、反射信号パルスが検出できなくなるまで、直前の信号パルスよりも小さいことを特徴とする。入力信号１４１のデューティサイクルが比較的低いので、反射信号パルスは、入力信号１４１中の次に続く信号パルスの前に減衰する（すなわち、検出できなくなる）。
【００３０】
動作に関し、図１のサンプルホールド回路１３０，１６０を遅延要素１８０を用いて調節することにより、基準信号１２９およびテスト信号１４９を適当な頻度（例えば、５ナノ秒ごと）でサンプリングすることができれば、積分器１７０を用いて誤差信号１７７を生成し、誤差信号１７７を用いてテストドライバ１４０や、同様の構成の伝送線を駆動するように指定された他の同様の構成の出力ドライバなどの出力駆動強度を修正または調節することができる。
【００３１】
図３のグラフ３００に破線で示す信号トレース３５０は、所望の出力ドライバ出力電圧（すなわち、長さ調節された伝送線１５２の特性インピーダンスに一致するテストドライバの出力インピーダンス）を表している。
【００３２】
図４は、図１の出力ドライバ較正システム１００によって生成されるような誤差信号１７７の具体例を時間の経過と共に示すグラフである。具体的には、図４は、図１の出力ドライバ較正システム１００においてテストドライバ１４０の調節に使用される誤差信号１７７の例を示すグラフ４００である。横軸は、出力ドライバ較正システム１００が起動されてからの経過時間をマイクロ秒（μＳ）で示す。縦軸は、誤差信号の振幅をボルトで示す。出力ドライバ較正システム１００は、時間０の付近では、システムの最初の起動により役に立たない（すなわち、不正確な）誤差信号１７７を生成する。誤差信号１７７は、約２．０マイクロ秒で定常補正値４１０に達した。定常補正値４１０は、出力ドライバ較正システム１００に戻され、大抵は同様に配置された他の出力ドライバにも戻され、駆動強度を調節してシステム内の伝送線の特性インピーダンスを整合させる。誤差信号１７７は、積分器１７０（図１）内の抵抗器１７２の抵抗値とコンデンサ１７４の静電容量の関数である時定数に従って定常補正値４１０に集束する。
【００３３】
図５は、図１の出力ドライバ較正システム１００によって生成されるような補正後のテスト信号の具体例を時間の経過と共に示すグラフである。具体的には、図５は、図１の出力ドライバ較正システム１００によって生成された誤差信号１７７を用いてテストドライバ１４０を調節した後の、テスト信号１４９の例を示すグラフ５００である。横軸は、出力ドライバ較正システム１００が起動されてからの経過時間をマイクロ秒で示す。縦軸は、テスト信号振幅をボルトで示す。
【００３４】
図５は、誤差信号１７７による補正を行なった場合の、複数サイクルのテスト信号１４９を示す。グラフ５００に示すように、入力信号１４１の正の遷移に関連する正のピーク電圧は、正のエンベロープ５１０に示すように、時間の経過と共に減少していく。また、インピーダンス不整合による反射に関連する負の反射も、負のエンベロープ５２０に示すように、時間の経過と共に除去される。約３マイクロ秒後にテストドライバ１４０の出力強度は適切に補正され、インピーダンス不整合による電圧のオーバーシュートおよびアンダーシュートが実質的に除去される。
【００３５】
図６は、図５の補正後のテスト信号１４９を短い期間にわたって示すグラフである。具体的には、図６は、図１の出力ドライバ較正システム１００によって生成された誤差信号１７７を使用してテストドライバ１４０を調節した後の、テスト信号１４９の例を示すグラフ６００である。横軸は、出力ドライバ較正システム１００が起動されてからの経過時間をマイクロ秒で示す。縦軸は、テスト信号振幅をボルトで示す。
【００３６】
図６に示すように、第２の入力信号遷移（および、誤差信号１７７の適用）に対応するテスト信号パルス６１０の大きさは、１．２５ボルトである。較正（すなわち、誤差信号１７７の適用）後は、各テスト信号パルスに対応する第１の反射パルス６１５の振幅が等しくなり、テスト信号パルス６１０によるそれ以上の反射は起こらなくなる。
【００３７】
図７〜図９に示すフロー図における各プロセスの説明すなわち各ブロックはすべて、そのプロセスに関連する各ステップに相当するものとして解釈して欲しい。代替実施形態も、出力ドライバを調節する本発明の方法の範囲に含まれる。例えば、各機能は、図示説明する順序とは異なる順序で実施することもでき、必要とされる機能に応じて、例えば実質的に同時に実施してもよいし、あるいは逆の順序で実施してもよい。
【００３８】
図７は、出力ドライバを調節する方法の一実施形態７００を示すフロー図である。図７に示すように、方法７００は入出力ブロック７０２で始まり、そこで第１の信号を受信する。第１の信号を受信した後、ブロック７０４に示すようにその第１の信号を第１の調節要素に印加し、基準信号を生成する。
【００３９】
次に、入出力ブロック７０６に示すように、第２の信号を受信する。そしてブロック７０８に示すように、その第２の信号を第２の調節要素に印加し、テスト信号を生成する。ブロック７０６および７０８に記載した機能はブロック７０２および７０４に記載された機能の後に図示されているが、ブロック７０６および７０８に関連する機能は、ブロック７０２および７０４に関する機能より前に実施することも後に実施することもでき、あるいは実質的に同時に実施することもできるものとして解釈しなければならない。
【００４０】
ブロック７０４および７０８に示すような基準信号およびテスト信号を生成した後、それらの基準信号およびテスト信号をサンプリングし、ブロック７１０に示すように時間サンプリング基準信号を生成し、ブロック７１２に示すように時間サンプリングテスト信号を生成する。ブロック７１２に記載したサンプリング機能はブロック７１０に関するサンプリング機能の後に図示されているが、ブロック７１０および７１２に関する機能は、逆の順序で実施することもでき、あるいは実質的に同時に実施することもできるものとして解釈しなければならない。
【００４１】
次に、ブロック７１４に示すように、ブロック７１０および７１２でそれぞれ生成された時間サンプリング基準信号および時間サンプリングテスト信号を積分することにより、ブロック７１０で生成された時間サンプリング基準信号およびブロック７１２で生成された時間サンプリングテスト信号に応じて、誤差信号を生成する。そしてブロック７１６に示すように、ブロック７１４で生成された誤差信号を出力ドライバに印加し、出力ドライバを調節する。
【００４２】
図８は、出力ドライバを調節する方法の代替実施形態８００を示すフロー図である。図８に示すように、方法８００は入出力ブロック８０２で始まり、そこで第１の信号を受信する。第１の信号は、所望のデータ処理速度に近い周波数を有し、時間と共に変化する信号である。第１の信号を受信した後、ブロック８０４に示すように、その第１の信号を第１の調節要素に印加し、基準信号を生成する。ブロック８０４にさらに示すように、この基準信号は、伝送線の特性インピーダンスに応じて生成される。基準信号は、主成分および反射成分を有する複合信号である。
【００４３】
次に、入出力ブロック８０６に示すように、第２の信号を受信する。第２の信号は、その信号遷移の（時間的）間隔が適当に調節され、次の信号遷移が起きる前に反射を減衰させることができるように構成される。次に、ブロック８０８に示すように、第２の信号を第２の調節要素に印加し、テスト信号を生成する。このテスト信号は、伝送線の特性インピーダンスに応じて生成される。テスト信号は、主成分および反射成分を有する複合信号である。ブロック８０６および８０８に記載した機能はブロック８０２および８０４よりも後に記載されているが、ブロック８０６および８０８に関する機能は、ブロック８０２および８０４に関連する機能よりも前に実施することも後に実施することもでき、あるいは実質的に同時に実施することもできるものとして解釈しなければならない。
【００４４】
ブロック８０４および８０８に示すような基準信号およびテスト信号を生成した後、それらの基準信号およびテスト信号をサンプリングし、ブロック８１０に示すように時間サンプリング基準信号を生成し、ブロック８１２に示すように時間サンプリングテスト信号を生成する。ブロック８１２に記載したサンプリング機能はブロック８１０に関するサンプリング機能の後に図示されているが、ブロック８１０および８１２に関する機能は、逆の順序で実施することもでき、あるいは実質的に同時に実施することもできるものとして解釈しなければならない。
【００４５】
次に、ブロック８１４に示すように、ブロック８１０で生成された時間サンプリング基準信号およびブロック８１２で生成された時間サンプリングテスト信号に応じて、誤差信号を生成する。そしてブロック８１６に示すように、ブロック８１４で生成された誤差信号を出力ドライバに印加し、出力ドライバの駆動強度を調節する。
【００４６】
図９は、誤差信号を生成する方法の一実施形態９００を示すフロー図である。図９に示すように、方法９００はブロック９０２で始まり、そこで第１の入力信号に応じて基準信号を生成する。基準信号は、データ転送システム内の伝送線の特性インピーダンスによる信号反射をエミュレートする。次に、ブロック９０４で、第２の入力信号に応じてテスト信号を生成する。テスト信号は、第２の入力信号の遷移とシステム内の伝送線の特性インピーダンスに応じて発生する信号反射を、第２の入力信号の次の遷移が起きる前に減衰させることができるようにする。前述のように基準信号およびテスト信号が生成された後、ブロック９０６に示すように、基準信号およびテスト信号を用いて誤差信号を生成する。
【００４７】
上記の実施形態は、出力ドライバを調節するシステムおよび方法の実施形態の単なる例に過ぎない。上記の実施形態に対して多数の変形および修正を施すこともできる。そのような修正や変形もすべて、本明細書の開示範囲に含まれるものとし、特許請求の範囲によって保護することを意図している。
【図面の簡単な説明】
【００４８】
【図１】出力ドライバ較正システムの一実施形態を示す、回路図と機能ブロック図を組み合わせた図である。
【図２】図１の出力ドライバ較正システムに印加されるような基準信号の具体例を時間の経過と共に示すグラフである。
【図３】図１の出力ドライバ較正システムに印加されるようなテスト信号の具体例を時間の経過と共に示すグラフである。
【図４】図１の出力ドライバ較正システムによって生成されるような誤差信号の具体例を時間の経過と共に示すグラフである。
【図５】図１の出力ドライバ較正システムによって生成されるような補正テスト信号の具体例を時間の経過と共に示すグラフである。
【図６】図５の補正テスト信号を短い時間範囲で示すグラフである。
【図７】出力ドライバを調節する方法の一実施形態を示すフロー図である。
【図８】出力ドライバを調節する方法の代替実施形態を示すフロー図である。
【図９】誤差信号を生成する方法の一実施形態を示すフロー図である。
【符号の説明】
【００４９】
１００  出力ドライバ較正システム
１１０  基準ドライバ
１１１、１４１  入力信号
１２０、１５０  調節要素
１１７  主基準成分
１２７  反射基準成分
１２９  基準信号
１４０  出力ドライバ
１４９  テスト信号
１４７  主テスト成分
１５７  反射テスト成分
１７７  誤差信号
１３０、１６０  サンプルホールド回路
１７０  積分器
１８０  遅延要素
【図１】
2005312031.tif 000003
【図２】
2005312031.tif 000004
【図３】
2005312031.tif 000005
【図４】
2005312031.tif 000006
【図５】
2005312031.tif 000007
【図６】
2005312031.tif 000008
【図７】
2005312031.tif 000009
【図８】
2005312031.tif 000010
【図９】
2005312031.tif 000011