(57)【要約】【課題】  マルチＣＰＵシステムにおいて、ＣＰＵ間で高速なデータ転送を行えるシステムを提供する。【解決手段】  ＣＰＵ１１、２１と、メモリ１２、２２と、内部バス１３、２３と、システムバス調停回路１５、２５をそれぞれ有するマスタメインフレーム１とスレーブメインフレーム２が、システムバス３で接続されたマルチＣＰＵシステムにおいて、前記マスタメインフレーム１とスレーブメインフレーム２のそれぞれに、前記メモリ１２、２２にリードライトされる前記内部バス１３、２３上のデータのサム値を計算するバスサム処理回路１４、２４を備える。【選択図】    図１
2005122557.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵ、メモリ、内部バスおよびシステムバス調停回路をそれぞれ有するマスタメインフレームとスレーブメインフレームが、システムバスで接続されたマルチＣＰＵシステムにおいて、
前記マスタメインフレームと前記スレーブメインフレームのそれぞれに、前記メモリにリードライトされる前記内部バス上のデータのサム値を計算するバスサム処理回路を備えたことを特徴とするマルチＣＰＵシステム
【請求項２】
前記バスサム処理回路がバスのデータサム値を加算する加算ブロックと、
該加算ブロックで算出されたデータサム値を格納するバスサムレジスタを備えることを特徴とする請求項１に記載のマルチＣＰＵシステム。
【請求項３】
ＣＰＵ、メモリ、内部バスおよびシステムバス調停回路をそれぞれ有するマスタメインフレームとスレーブメインフレームが、システムバスで接続されたマルチＣＰＵシステムであって、前記マスタメインフレームから前記スレーブメインフレームへの転送データを比較するマルチＣＰＵシステムの転送データ比較方法において、
システムバス調停を行うステップと、
バスサム処理回路を起動するステップと、
データを転送するステップと、
データ転送完了後、前記マスタメインフレームと前記スレーブメインフレーム各々にあるバスサム処理回路のバスサムレジスタのサム値を比較するステップと、
サム値を比較し、一致していればシステムバス調停を解除するステップと、
バスサム処理回路を停止するステップを備えることを特徴とするマルチＣＰＵシステムの転送データ比較方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のメインフレーム（以下、ＭＦという）がシステムバスで接続されたマルチＣＰＵシステムに関し、特にマスタＭＦとスレーブＭＦ間のデータ転送時の転送データの比較方法に関する。
【背景技術】
【０００２】
図４は従来のマルチＣＰＵシステムの構成を示すブロック図である。１はマスタＭＦ、２はスレーブＭＦであり、マスタＭＦ１に同期して動作を行う。また、３はマスタＭＦ１とスレーブＭＦ２を接続するシステムバスである。１１はマスタＭＦ１のＣＰＵであり、１２はメモリである。１３はマスタＭＦ１内部のバスであり、システムバス３とＣＰＵ１１及びメモリ１２を接続する。また、２１はスレーブＭＦ２のＣＰＵであり、２２はメモリである。２３はスレーブＭＦ２内部のバスであり、システムバス３とＣＰＵ２１及びメモリ２２を接続する。
【０００３】
１５、２５はマルチＣＰＵシステムにおけるシステムバス３の調停回路である。１５はマスタＭＦ１側の調停回路で、１６はスレーブＭＦ２がシステムバス３経由でマスタＭＦ１へアクセスした時にＣＰＵ１１に対してシステムバス３の開放を要求するバスＲＥＱ信号で、１７はＣＰＵ１１がシステムバスの開放可能時に調停回路にシステムバス開放を指令するバスＡＣＫ信号である。システムバス調停回路１５は、バスＡＣＫ信号１７が入力されるとマスタＭＦ１の内部バス１３とシステムバス３を接続することでシステムバス３と内部バス１３をスレーブＭＦ２に開放し、スレーブＭＦ２がマスタＭＦ１のメモリ１２にアクセス可能となる。スレーブＭＦ２は、システムバス３の調停解除までシステムバス３のアクセス権を持ち続ける。
【０００４】
２５はスレーブＭＦ２側の調停回路で、２６はマスタＭＦ１がシステムバス３経由でスレーブＭＦ２へアクセスした時にＣＰＵ２１に対してシステムバスの開放を要求するバスＲＥＱ信号で、２７はＣＰＵ２１がシステムバス３の開放可能時に調停回路にシステムバス開放を指令するバスＡＣＫ信号である。システムバス調停回路２５は、バスＡＣＫ信号２７が入力されるとスレーブＭＦ２の内部バス２３とシステムバス３を接続することでシステムバス３と内部バス２３をマスタＭＦ１に開放し、マスタＭＦ１がスレーブＭＦ２のメモリ２２にアクセス可能となる。マスタＭＦ１は、システムバス３の調停解除までシステムバス３のアクセス権を持ち続ける。
【０００５】
本マルチＣＰＵシステムでは、マスタＭＦ１とスレーブＭＦ２間のデータ転送時に転送データの信頼性確保のため転送データのサムチェックを行っている。以下に、データ転送時のサムチェックの方法の詳細を説明する。図５は、マスタＭＦ１からスレーブＭＦ２へデータ転送時の処理フローであり、マスタＭＦ１からスレーブＭＦ２へのデータ転送は、以下の手順で行われる。
【０００６】
まず、マスタＭＦ１からスレーブＭＦ２へシステムバス調停要求を出し（ステップＳＴ２１）、スレーブＭＦ２はシステムバス調停回路２５においてシステムバス調停を行う（ステップＳＴ３１）。これにより、システムバス３とスレーブＭＦ２の内部バス２３を接続し、マスタＭＦ１がスレーブＭＦ２のメモリ２２へのアクセスが可能となる。次にマスタＭＦ１のＣＰＵ１１がメモリ１２のデータをリードし（ステップＳＴ２２）、ＣＰＵ１１内部のソフトウェア処理でデータサム値を算出し（ステップＳＴ２３）、システムバス３を経由して転送データをスレーブＭＦ２のメモリ２２にライトする（ステップＳＴ２４）。これを繰り返して行うことにより、マスタＭＦ１からスレーブＭＦ２へデータ転送を行う。データの転送がすべて完了すると（ステップＳＴ２５）、マスタＭＦ１はスレーブＭＦ２に対し、メモリリード要求を出す（ステップＳＴ２６）。それを受け、スレーブＭＦ２のＣＰＵ２１はメモリ２２に転送されたデータをリードして（ステップＳＴ３２）、ＣＰＵ２１内部のソフトウェアの処理で転送後のデータサム値を算出する（ステップＳＴ３３）。その後、マスタＭＦ１のＣＰＵ１１はマスタＭＦ１とスレーブＭＦ２間の転送データのサム値を比較し（ステップＳＴＰ２７）、サム値が一致していれば正常にデータ転送が行われたと判断し（ステップＳＴＰ２８）、システムバス調停解除を行い（ステップＳＴ２９、ＳＴ３４）、システムバス３のアクセス権を放棄しデータ転送処理を完了する。なお、この例ではマスタＭＦ１からスレーブＭＦ２へのデータ転送の例を示したが、スレーブＭＦ２からマスタＭＦ１へデータを転送する場合も同様の手順で行うことができる。
【０００７】
【特許文献１】特開平８−１６１２８０号公報（第４―５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の技術では、マスタＭＦ１はＣＰＵ１１でメモリ１２からリードしたデータをスレーブＭＦ２に転送するという動作で、ＣＰＵ１１でサム値計算処理をデータ転送が完了するまで、データをリードする度に行っている。またスレーブＭＦ２はメモリ２２に転送されたデータをＣＰＵ２１でリードした後にＣＰＵ２１でサム値計算処理を行っている。このため、ＣＰＵ１１及びＣＰＵ２１の内部処理の負荷が大きく、高速なデータ転送が出来ずシステム処理能力向上の妨げになっている。
本発明はこのような問題点に鑑みてなされたものであり、ＣＰＵ間で高速にデータ転送を行うシステムと方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記問題を解決するため、本発明は、ＣＰＵ、メモリ、内部バスおよびシステムバス調停回路をそれぞれ有するマスタメインフレームとスレーブメインフレームが、システムバスで接続されたマルチＣＰＵシステムにおいて、前記マスタメインフレームと前記スレーブメインフレームのそれぞれに、前記メモリにリードライトされる前記内部バス上のデータのサム値を計算するバスサム処理回路を備えたことを特徴としている。
【００１０】
また、前記バスサム処理回路がバスのデータサム値を加算する加算ブロックと、該加算ブロックで算出されたデータサム値を格納するバスサムレジスタを備えることを特徴としている。
【００１１】
また、ＣＰＵ、メモリ、内部バスおよびシステムバス調停回路をそれぞれ有するマスタメインフレームとスレーブメインフレームが、システムバスで接続されたマルチＣＰＵシステムであって、前記マスタメインフレームから前記スレーブメインフレームへの転送データを比較するマルチＣＰＵシステムの転送データ比較方法において、システムバス調停を行うステップと、バスサム処理回路を起動するステップと、データを転送するステップと、データ転送完了後、前記マスタメインフレームと前記スレーブメインフレーム各々にあるバスサム処理回路のバスサムレジスタのサム値を比較するステップと、サム値を比較し、一致していればシステムバス調停を解除するステップと、バスサム処理回路を停止するステップを備えることを特徴としている。
【発明の効果】
【００１２】
本発明によれば、マルチＣＰＵシステムにおいて、マスタＭＦとスレーブＭＦの内部バス上にそれぞれバスサム処理回路を設けることにより、データ転送時の転送データサム値算出をハードウェアで行うことができ、マスタＭＦ側のＣＰＵによるデータ転送時のデータサム値の計算処理と、スレーブＭＦ側のＣＰＵによるメモリリード及びデータサム値の計算処理を行う必要がなくなることから各ＣＰＵの負荷を軽減し、高速なデータ転送を実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の具体的実施例について、図に基づいて説明する。
【実施例１】
【００１４】
図１は、本発明のマルチＣＰＵシステムの構成を示すブロック図である。本発明が従来技術と異なる点は、マスタＭＦ１、スレーブＭＦ２共にバスサム処理回路１４、２４を備えた点である。以下にバスサム処理回路１４、２４について詳細の説明をするが、１４と２４は構成が同一であるので、１４についてのみ説明する。
【００１５】
１４はマスタＭＦ１側の内部バス上に設けた転送データのバスサム処理回路である。１８はバスサム処理回路１４の起動／停止信号であり、バスサム処理回路はこの信号により、システムバス調停動作後ＣＰＵ１１から起動され、システムバス調停終了後ＣＰＵ１１から停止される。
【００１６】
図２はバスサム処理回路１４の内部ブロック図である。４はバスのデータサム値を算出する加算ブロックであり、５は加算ブロック４において算出されたデータサム値を格納するバスサムレジスタである。バスサム処理回路起動／停止信号１８による起動時のレジスタの初期値は０である。４の加算ブロックは、マスタＭＦ１の内部バス１３上のデータとバスサムレジスタ５に格納されたデータのサム値を算出する。
【００１７】
図３は、本発明によるマスタＭＦ１からスレーブＭＦ２へのデータ転送時の処理フローである。マスタＭＦ１からスレーブＭＦ２へのデータ転送は、以下の手順で行われる。
【００１８】
まず、マスタＭＦ１からスレーブＭＦ２へシステムバス調停要求を出し（ステップＳＴ１）、スレーブＭＦ２はシステムバス調停回路２５においてシステムバス調停を行う（ステップＳＴ１１）。これにより、システムバス３とスレーブＭＦ２の内部バス２３を接続し、マスタＭＦ１がスレーブＭＦ２のメモリ２２へのアクセスが可能となる。次にマスタＭＦ１とスレーブＭＦ２はバスサム処理回路１４、２４を起動する（ステップＳＴ２、ＳＴ１２）。その後、マスタＭＦ１のＣＰＵ１１がメモリ１２のデータをリードし（ステップＳＴ３）、システムバス３を経由して転送データをスレーブＭＦ２のメモリ２２にライトする（ステップＳＴ４）。マスタＭＦ１側のバスサム処理回路１４は、マスタＭＦ１のＣＰＵ１１がライト動作時に出力する転送データのサム値算出を行う。バスサム処理回路１４起動後のバスサムレジスタ５の値は初期値（＝０）であり、加算ブロック４は、内部バス１３上の転送データと０のサム値算出を行う。次にその算出したサムデータをバスサムレジスタ５に格納する。２回目のライト以降も同様に、その時のライト動作でＣＰＵ１１から出力される転送データと前回格納したバスサムレジスタ５の値とのサム値の算出を行い、そのデータをバスサムレジスタ５に上書きする。この動作をデータ転送が完了するまで繰り返す。また、スレーブＭＦ２側のバスサム処理回路２４は、マスタＭＦ１からのメモリ２２にライトするためにシステムバス３から入力される内部バス２３上の転送データのサム値算出をバスサム処理回路１４と同様の方法で行う。全てのデータ転送完了時にマスタＭＦ１側のＣＰＵ１１はマスタＭＦ１及びスレーブＭＦ２それぞれのバスサムレジスタ５に格納されたデータサム値を比較し（ステップＳＴ６）、サム値が一致していれば正常にデータ転送が行われたと判断し（ステップＳＴ７）、システムバス調停解除を行い（ステップＳＴ８、ＳＴ１３）、システムバス３のアクセス権を放棄する。その後、バスサム処理回路を停止させ（ステップＳＴ９、ＳＴ１４）データ転送処理を完了する。
【００１９】
このように、本発明によれば、マルチＣＰＵシステムにおいて、マスタＭＦとスレーブＭＦの内部バス上にそれぞれバスサム処理回路を設けることにより、データ転送時の転送データサム値算出をハードウェアで行うことができ、マスタＭＦ側のＣＰＵによる毎データ転送時のデータサム値の計算処理と、スレーブＭＦ側のＣＰＵによるメモリリード及びデータサム値の計算処理を行う必要がなくなることから各ＣＰＵの負荷を軽減し、高速なデータ転送を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明によるマルチＣＰＵシステムの構成を示すブロック図
【図２】本発明によるバスサム処理回路の内部ブロック図
【図３】本発明によるマスタＭＦ１からスレーブＭＦ２へのデータ転送の処理フロー
【図４】従来のマルチＣＰＵシステムの構成を示すブロック図
【図５】従来のマスタＭＦ１からスレーブＭＦ２へデータ転送の処理フロー
【符号の説明】
【００２１】
１  マスタＭＦ
２  スレーブＭＦ
３  システムバス
４  加算ブロック
５  バスサムレジスタ
１１、２１  ＣＰＵ
１２、２２  メモリ
１３、２３  内部バス
１４、２４  バスサム処理回路
１５、２５  システムバス調停回路
１６、２６  バスＲＥＱ信号
１７、２７  バスＡＣＫ信号
１８、２８  バスサム処理回路起動／停止信号
【図１】
2005122557.tif 000003
【図２】
2005122557.tif 000004
【図３】
2005122557.tif 000005
【図４】
2005122557.tif 000006
【図５】
2005122557.tif 000007