(57)【要約】【課題】  シリアル出力データでデータ間の区切りの判別を容易にする。【解決手段】  複数の画素を有するエリアイメージセンサ１１と、エリアイメージセンサの各画素から出力されるアナログ信号をデジタルデータに変換するためのアナログ−デジタル変換器１７と、を有し、アナログ−デジタル変換後の各画素出力データをシリアルデータとして出力する固体撮像装置において、シリアルデータの１データ期間を識別するための識別パルスを生成し出力する識別パルス発生回路１８手段を有する。イメージセンサ、アナログ−デジタル変換器及び識別パルス発生手段は、同一半導体基板上に形成されている。【選択図】      図２
2005072775.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有するイメージセンサと、前記イメージセンサの各画素から出力されるアナログ信号をデジタルデータに変換するためのアナログ−デジタル変換器と、を有し、アナログ−デジタル変換後の各画素出力データをシリアルデータとして出力する固体撮像装置において、
前記シリアルデータの１データ期間を識別するための識別パルスを生成し出力する識別パルス発生手段を有することを特徴とする固体撮像装置。
【請求項２】
前記エリアイメージセンサ、前記アナログ−デジタル変換器及び前記識別パルス発生手段を駆動するためのタイミングパルスを生成するタイミングジェネレータを有することを特徴とする固体撮像装置。
【請求項３】
前記イメージセンサ、前記アナログ−デジタル変換器及び前記識別パルス発生手段は、同一半導体基板上に形成されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記イメージセンサ、前記アナログ−デジタル変換器、前記識別パルス発生手段及び前記タイミングジェネレータは、同一半導体基板上に形成されていることを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記イメージセンサは、エリアイメージセンサであることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記イメージセンサは、ラインイメージセンサであることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項７】
前記シリアルデータの１データ期間を識別するための識別パルスの幅を所定の画素出力データにおいて変えたことを特徴とする請求項１〜６のいずれかの請求項に記載の固体撮像装置。
【請求項８】
前記シリアルデータの１データ期間を識別するためのパルスの幅がフレームの先頭画素出力データ出力時と、各水平出力の先頭画素出力データ出力時と、その他の画素出力データ出力時とで異なることを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記シリアルデータの１データ期間を識別するためのパルスの幅が先頭画素出力データ出力時と、その他の画素出力データ出力時とで異なることを特徴とする請求項７に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に関し、特にアナログ−デジタル変換器（以下、A/D変換器と記載する）を有する固体撮像装置に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラ、デジタルビデオカメラ、イメージスキャナ、さらにはデジタルカメラ付きの携帯電話の普及に伴い、これらデジタルイメージング機器に用いられる固体撮像装置の重要性はますます増加している。
【０００３】
多くの場合、これらのデジタルイメージング機器は固体撮像装置より得られるアナログ信号を別に設置されたA/D変換器によってデジタル信号に変換し画像処理等を行ってきた。
【０００４】
しかしながら、これらデジタルイメージング機器の小型化、低コスト化が進む中で固体撮像装置内にA/D変換器を設けることが求められてきている。
【０００５】
ところで従来、A/D変換器を有する固体撮像装置は、例えば特許文献１に記載されているように、デジタル変換後のデータをパラレル出力することが主であり、この場合、データのビット数分の出力端子が必要であった。例えば、８ビットのA/D変換器を有する固体撮像装置の場合は８端子、１２ビットのA/D変換器を有する固体撮像装置の場合は１２端子となる。
【０００６】
このため、比較的撮像エリアの面積が小規模の固体撮像装置においてトータルのチップサイズに比べて出力端子の面積が占める割合が相対的に大きくなり、チップコストを押し上げる要因となっていた。また、固体撮像装置を封入するパッケージにおいても出力端子数の増加はパッケージサイズの増加となって現れ、パッケージコストを押し上げる要因となっていた。
【０００７】
上記の傾向は、イメージセンサとA/D変換器、更にはタイミングジェネレータを同一半導体基板上に形成する場合一層顕著となる。
【０００８】
さらには、近年、電子機器の発生する放射ノイズが、人体あるいは他の電子機器に与える影響に関して問題視されているが、これらの放射ノイズは、電圧が高レベルから低レベルへ、または、低レベルから高レベルへ変化する際に配線等に瞬間的に流れる電流によって発生する。パラレル出力の場合、各ビットのデータが同一タイミングで変化する可能性があることから、A/D変換器のビット数が増加するほど、すなわち、出力端子数が増加するほど放射ノイズのピーク値が増大することとなる。
【０００９】
このため、デジタル変換後のデータをシリアル出力することによって、デジタルデータの出力端子数を減らすことが試みられている。
【００１０】
図１０は、従来のシリアルデータ出力型のA/D変換器内蔵固体撮像装置が出力するシリアルデータの処理を説明するための図である。同図において、５１０はシリアルデータ出力型のA/D変換器内蔵固体撮像装置、５００は固体撮像装置５１０の動作開始を規定するためのスタートパルス、５０１は各画素より出力されたアナログ信号をデジタル変換した８ビットのシリアル出力データ、５０３はクロックパルス、５２１はスタートパルス５００が入力されてから有効なデータが出力されるまでの期間、５２３は１データの出力期間、５０５は画像処理用マイクロプロセッサ（ＭＰＵ）である。同図によれば、マイクロプロセッサ５０５が固体撮像装置５１０の出力するシリアルデータ間の区切りを判別するためには、はじめにスタートパルス５００を検出し、あらかじめ決められた期間５２１のクロック数をカウントすることによって、有効なデータの先頭ビットを認識する。その後、１データの出力期間５２３内にある８周期分のクロックをカウントし次のデータの先頭ビットを認識する。これらの処理を繰り返し行うことによって、シリアルデータ間の区切りを判別していく。このように、シリアルデータ間の区切りを判別するためには、常にクロック数をカウントすることが必要となる。
【特許文献１】特開平９−９０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記のように、シリアル出力の場合、１つの端子から連続してデジタルデータが出力されることから、パラレル出力データの場合とは異なり、データ間の区切りを判別するための処理として、常にクロック数をカウントすることが必要となる。このため、後段の画像処理用マイクロプロセッサにかかる負荷が、パラレル出力データを処理する場合に比べて重くなっていた。
【００１２】
本発明の目的はクロック数を常にカウントすることなしに、データ間の区切りが容易に判別可能な、シリアルデータ出力型のA/D変換器内蔵固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を達成するため、本発明はシリアルデータに加えて、データ間の区切りを識別するためのパルス出力を付加することを特徴とする。
【００１４】
すなわち、複数の画素を有するイメージセンサと、前記イメージセンサの各画素から出力されるアナログ信号をデジタルデータに変換するためのアナログ−デジタル変換器と、を有し、アナログ−デジタル変換後の各画素出力データをシリアルデータとして出力する固体撮像装置において、
前記シリアルデータの１データ期間を識別するための識別パルスを生成し出力する識別パルス発生手段を有することを特徴とする。
【発明の効果】
【００１５】
以上説明したように、本発明による固体撮像装置によれば、シリアル出力データの場合でもデータ間の区切りを判別することが容易であることから、後段の画像処理用マイクロプロセッサにかかる負荷が軽くなる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１７】
（第１の実施形態）
図１は、本発明の第１の実施形態の構成を示す図である。同図において、１はエリアイメージセンサ型の撮像部を持つA/D変換器内蔵固体撮像装置、１０１は各画素より出力されたアナログ信号をデジタル変換した８ビットのシリアル出力データ、１０２はデータ識別用の出力パルス、１０３はクロックパルス、１１３は１データの出力期間、１０５は画像処理用マイクロプロセッサ（ＭＰＵ）である。本実施形態では、A/D変換器内蔵固体撮像装置１からのシリアル出力の先頭ビット出力時からデータ識別用パルス１０２をクロックパルス１０３の１周期の期間出力する。これにより、後段の画像処理用マイクロプロセッサ１０５は、データ識別用パルス１０２が高レベルの期間に出力されるシリアル出力データ１０１が１データの出力期間１１３の先頭ビットであることを判定し、１データ期間を容易に識別することが可能となる。
【００１８】
図２は上記A/D変換器内蔵固体撮像装置の構成を具体的に示す図である。A/D変換器内蔵固体撮像装置１は、エリアイメージセンサ１１、エリアイメージセンサ１１の蓄積動作、読み出し動作等を制御する垂直シフトレジスタ１２、エリアイメージセンサ１１からの信号を出力するための出力部１３、出力部１３を順次走査してシリアルデータとして出力するための水平シフトレジスタ１４、出力部１３からの出力信号の増幅するＰＧＡ（プログロマブルゲインアンプ）１６、ＰＧＡ１６からの出力をＡ／Ｄ変換するＡ／Ｄ変換器１７、ＭＰＵ１０５へデータ識別用パルスを送る識別パルス発生回路１８、垂直シフトレジスタ１２，水平シフトレジスタ１４，Ａ／Ｄ変換器１７，識別パルス発生回路１８へ同期信号を送るタイミングジェネレータ１５を備えている。
【００１９】
Ａ／Ｄ変換器１７からはＭＰＵ１０５へシリアル出力データ１０１が出力され、識別パルス発生回路１８からはＭＰＵ１０５へデータ識別用の出力パルス１０２が出力され、クロックジェネレータ２０からはエリアイメージセンサ１１、ＭＰＵ１０５へクロック１０３が出力される。
【００２０】
図３は識別パルス発生回路の構成を示す回路構成図であり、３ビットカウンタ３０へクロック１０３と同期信号が入力され、８ビット分のクロックが入力されると３ビット比較器３１の一方の端子にクロックパルスの一周期期間“０００”が出力される。３ビット比較器３１の他方の端子には“０００”が入力されており、一方の端子に“０００”が入力されるとクロックパルスの一周期分のデータ識別用の出力パルス１０２が出力される。こうして８クロックごとに１データの先頭を示すパルス１０２が出力される。
【００２１】
上記実施形態ではイメージセンサは複数の画素が２次元状に配列されたエリアイメージセンサとして説明したが、複数の画素が一次元状に配列されたラインイメージセンサにも適用できる。
【００２２】
（第２の実施形態）
図４は、本発明による第２の実施形態を示す図である。同図において、２はエリアイメージセンサ型の撮像部を持つA/D変換器内蔵固体撮像装置、２０２はデータ識別用の出力パルス、２１１は１フレーム出力の先頭画素出力データの１データ期間、２１２は１水平出力の先頭画素出力データの１データ期間、２１３はその他の通常画素出力データの１データ期間である。図１と同一の構成及びパルス（データ）については同一符号を付し、詳細な説明を省略する。本実施形態では、１フレーム出力の先頭の１データを出力する際には、先頭ビット出力時からデータ識別用パルス２０２をクロックパルス１０３の３周期の期間出力し、１水平出力の先頭の１データを出力する際には、先頭ビット出力時からデータ識別用パルス２０２をクロックパルス１０３の２周期の期間出力し、その他の出力の１データを出力する際には、先頭ビット出力時からデータ識別用パルス２０２をクロックパルス１０３の１周期の期間出力する。これにより、後段の画像処理用マイクロプロセッサ１０５ータ識別用パルス２０２が高レベルとなった直後の期間に出力されるシリアル出力データ１０１が１データの出力期間２１１、２１２、２１３の先頭ビットであることを判定し、１データ期間を容易に識別することが可能となるとともに、データ識別用パルス２０２がクロックパルス１０３の３周期の期間出力されている場合には１フレーム出力の先頭の１データであることを、データ識別用パルス２０２がクロックパルス１０３の２周期の期間出力されている場合には１水平出力の先頭の１データであることを、データ識別用パルス２０２がクロックパルス１０３の１周期の期間出力されている場合にはその他の出力の１データであることを容易に識別することが可能となる。
A/D変換器内蔵固体撮像装置２の構成は図２に示した構成と同じであるが、図２の識別パルス発生回路１８の構成は図５に示す回路構成となっている。図５は実施形態２における識別パルス発生回路の構成を示す回路構成図、図６はその動作を説明するためのタイミングチャートである。なお、図５の回路構成は、６４データごとに１水平出力の先頭データが出力され、６４水平期間ごとに１フレーム出力の先頭データが出力される場合の一例である。３ビットカウンタ４０、９ビットカウンタ４２、１５ビットカウンタ４４へクロック１０３と同期信号が入力される。
【００２３】
３ビットカウンタ４０に８ビット分のクロックが入力されると３ビット比較器４１の一方の端子にクロックパルスの一周期期間“０００”が出力される。３ビット比較器４１の他方の端子には“０００”が入力されており、一方の端子に“０００”が入力されるとクロックパルスの一周期分のパルス２１０が出力される。
【００２４】
９ビットカウンタ４２に８×６４ビット分のクロックが入力されると９ビット比較器４３の一方の端子にクロックパルスの一周期期間“００００００００１”が出力される。９ビット比較器４３の他方の端子には“００００００００１”が入力されており、一方の端子に“００００００００１”が入力されるとクロックパルスの一周期分のパルス２１１が出力される。
【００２５】
１５ビットカウンタ４４に８×６４×６４ビット分のクロックが入力されると１５ビット比較器４５の一方の端子にクロックパルスの一周期期間“０００００００００００００１０”が出力される。１５ビット比較器４５の他方の端子には“０００００００００００００１０”が入力されており、一方の端子に“０００００００００００００１０”が入力されるとクロックパルスの一周期分のパルス２１２が出力される。
【００２６】
３ビット比較器４１、９ビット比較器４３、１５ビット比較器４５の出力はＯＲ回路４６に入力され、データ識別用の出力パルス２０２が出力される。そして、３ビット比較器４１の出力のみがＯＲ回路４６に入力されるときはクロックパルス１０３の１周期分パルス、３ビット比較器４１の出力と９ビット比較器４３の出力がＯＲ回路４６に入力されるときはクロックパルス１０３の２周期分パルス、３ビット比較器４１の出力と９ビット比較器４３の出力と１５ビット比較器４５の出力がＯＲ回路４６に入力されるときはクロックパルス１０３の３周期分パルスが出力される。
【００２７】
こうして８クロックごとに１データの先頭を示すクロックパルス１０３の１周期分パルス、６４データごとに１水平出力の先頭を示すクロックパルス１０３の２周期分パルス、６４水平期間ごとに１フレーム出力の先頭を示すクロックパルス１０３の２周期分パルスが出力される。
【００２８】
（第３の実施形態）
図７は、本発明による第３の実施形態を示す図である。同図において、３はラインイメージセンサ型の撮像部を持つA/D変換器内蔵固体撮像装置、３０２はデータ識別用の出力パルス、３１１は先頭画素出力データの１データ期間、３１３はその他の通常画素出力データの１データ期間である。図１と同一の構成及びパルス（データ）については同一符号を付し、詳細な説明を省略する。本実施形態では、先頭の１データを出力する際には、先頭ビット出力時からデータ識別用パルス３０２をクロックパルス１０３の２周期の期間出力し、その他の出力の１データを出力する際には、先頭ビット出力時からデータ識別用パルス３０２をクロックパルス１０３の１周期の期間出力する。これにより、後段の画像処理用マイクロプロセッサは、データ識別用パルス３０２が高レベルとなった直後の期間に出力されるシリアル出力データ１０１が１データの出力期間３１１、３１３の先頭ビットであることを判定し、１データ期間を容易に識別することが可能となるとともに、データ識別用パルス３０２がクロックパルス１０３の２周期の期間出力されている場合には先頭の１データであることを、データ識別用パルス３０２がクロックパルス１０３の１周期の期間出力されている場合にはその他の出力の１データであることを容易に識別することが可能となる。
A/D変換器内蔵固体撮像装置２の基本構成は図２に示した構成と同じであるが、エリアイメージセンサはラインイメージセンサに置き換えられ、垂直シフトレジスタ１２は不要で、図２の識別パルス発生回路１８の構成は図８に示す回路構成となっている。図８は実施形態２における識別パルス発生回路の構成を示す回路構成図、図９はその動作を説明するためのタイミングチャートである。なお、図８の回路構成は、６４データごとに１水平出力の先頭データが出力される場合の一例である。
【００２９】
３ビットカウンタ５０、９ビットカウンタ５２へクロック１０３と同期信号が入力される。
【００３０】
３ビットカウンタ５０に８ビット分のクロックが入力されると３ビット比較器５１の一方の端子にクロックパルスの一周期期間“０００”が出力される。３ビット比較器５１の他方の端子には“０００”が入力されており、一方の端子に“０００”が入力されるとクロックパルスの一周期分のパルス３１０が出力される。
【００３１】
９ビットカウンタ５２に８×６４ビット分のクロックが入力されると９ビット比較器５３の一方の端子にクロックパルスの一周期期間“００００００００１”が出力される。９ビット比較器５３の他方の端子には“００００００００１”が入力されており、一方の端子に“００００００００１”が入力されるとクロックパルスの一周期分のパルス３１１が出力される。
【００３２】
３ビット比較器５１、９ビット比較器５３の出力はＯＲ回路５４に入力され、データ識別用の出力パルス３０２が出力される。そして、３ビット比較器５１の出力のみがＯＲ回路５４に入力されるときはクロックパルス１０３の１周期分パルス、３ビット比較器５１の出力と９ビット比較器５３の出力がＯＲ回路５４に入力されるときはクロックパルス１０３の２周期分パルスが出力される。
【００３３】
こうして８クロックごとに１データの先頭を示すクロックパルス１０３の１周期分パルス、６４データごとに１水平出力の先頭を示すクロックパルス１０３の２周期分パルスの２周期分パルスが出力される。
【００３４】
エリアイメージセンサ（又はラインイメージセンサ）、Ａ／Ｄ変換器、識別パルス発生回路、タイミングジェネレータ等は同一半導体基板（同一チップ）上に形成することが実装上好ましいが、必ずしもすべての構成部材を同一半導体基板上に設ける必要がなく、識別パルス発生回路等を半導体基板外に設けてもよい。
【産業上の利用可能性】
【００３５】
本発明はシリアルデータ出力型のA/D変換器を有する固体撮像装置に関するもので、特に同一基板上にイメージセンサとA/D変換器とを設けた固体撮像装置に好適に用いられるものであり、本発明による固体撮像装置は、デジタルスチルカメラ、デジタルビデオカメラ、イメージスキャナ、さらにはデジタルカメラ付きの携帯電話等のデジタルイメージング機器において好適に用いられるものである。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施形態に係る固体撮像装置の動作の説明図である。
【図２】本発明の第１の実施形態に係る固体撮像装置の構成を具体的に示す図である。
【図３】本発明の第１の実施形態に係る固体撮像装置における識別パルス発生回路の構成を示す回路構成図である。
【図４】本発明の第２の実施形態に係る固体撮像装置の動作の説明図である。
【図５】本発明の第２の実施形態に係る固体撮像装置における識別パルス発生回路の構成を示す回路構成図である。
【図６】本発明の第２の実施形態に係る固体撮像装置における識別パルス発生回路の動作を示すタイミングチャートである。
【図７】本発明の第３の実施形態に係る固体撮像装置の動作の説明図である。
【図８】本発明の第３の実施形態に係る固体撮像装置における識別パルス発生回路の構成を示す回路構成図である。
【図９】本発明の第３の実施形態に係る固体撮像装置における識別パルス発生回路の動作を示すタイミングチャートである。
【図１０】従来例に係る固体撮像装置の動作の説明図である。
【符号の説明】
【００３７】
１  A/D変換器内蔵固体撮像装置
２  エリアイメージセンサ型の撮像部を持つA/D変換器内蔵固体撮像装置
３  ラインイメージセンサ型の撮像部を持つA/D変換器内蔵固体撮像装置
１０１、５０１  ８ビットのシリアル出力データ
１０２、２０２、３０２  データ識別用の出力パルス
１０３、５０３  クロックパルス
１０５、５０５  画像処理用マイクロプロセッサ
１１３、５２３  １データの出力期間
２１１  エリアセンサにおける１フレーム出力の先頭画素出力データの１データ期間
２１２  エリアセンサにおける１水平出力の先頭画素出力データの１データ期間
２１３  エリアセンサにおける通常画素出力データの１データ期間
３１１  ラインセンサにおける先頭画素出力データの１データ期間
３１３  ラインセンサにおける通常画素出力データの１データ期間
５００  スタートパルス
５１０  A/D変換器内蔵固体撮像装置
５２１  スタートパルスが入力されてから有効なデータが出力されるまでの期間
【図１】
2005072775.tif 000003
【図２】
2005072775.tif 000004
【図３】
2005072775.tif 000005
【図４】
2005072775.tif 000006
【図５】
2005072775.tif 000007
【図６】
2005072775.tif 000008
【図７】
2005072775.tif 000009
【図８】
2005072775.tif 000010
【図９】
2005072775.tif 000011
【図１０】
2005072775.tif 000012