(57)【要約】      （修正有）【課題】面積の効率的利用を可能とする有機発光ダイオードを有したアクテティブディスプレイ用のピクセルを提供する。【解決手段】有機発光ダイオード（ＯＬＥＤ）（１９‐２３）と、発光ダイオード（１９‐２３）を駆動させるドライバートランジスタおよびコンデンサーを有する駆動回路とを含んでなり、ドライバートランジスタの通電路が、発光ダイオード（１９‐２３）と直列に、かつ動作電圧源の２極間で少くとも間接的に接続されている、アクティブマトリックスディスプレイ用のピクセル。発光ダイオード（１９‐２３）の輸送層（２０）はドープされて、輸送層（２０）の導電率増加をもたらし、ドライバートランジスタのドレイン接点（１５）へ電気的に接続されている。【選択図】  図１
2005251730.tif 000002
【特許請求の範囲】
【請求項１】
有機発光ダイオード（ＯＬＥＤ）（１９‐２３；３９‐４５；５９‐６５）と、発光ダイオード（１９‐２３；３９‐４５；５９‐６５）を駆動させるドライバートランジスタおよびコンデンサーを有する駆動回路を含んでなり、ドライバートランジスタの通電路が、発光ダイオード（１９‐２３；３９‐４５；５９‐６５）と直列に、かつ動作電圧源の２極間で少くとも間接的に接続されている、アクティブマトリックスディスプレイ用のピクセルであって、
発光ダイオード（１９‐２３；３９‐４５；５９‐６５）の輸送層（２０；４０；６０）がドープされて、輸送層（２０；４０；６０）の導電率増加をもたらし、ドライバートランジスタのドレイン接点（１５；３６；５６）へ電気的に接続されている、ピクセル。
【請求項２】
輸送層（２０；４０；６０）が、平面電極（１９；３９；５９）を介してドライバートランジスタのドレイン接点（１５；３５；５５）へ接続されている、請求項１に記載のピクセル。
【請求項３】
輸送層（２０；４０；６０）が、ドライバートランジスタのドレイン接点（１５；３５；５５）へ直接接続されている、請求項１に記載のピクセル。
【請求項４】
駆動回路が、駆動トランジスタとして形成された別のトランジスタを含んでなる、請求項１〜３のいずれか一項に記載のピクセル。
【請求項５】
発光ダイオード（１９‐２３；３９‐４５；５９‐６５）の別な輸送層（２２；４４；６４）がドープされて、別な輸送層（２２；４４；６４）の導電率増加をもたらしている、請求項１〜４のいずれか一項に記載のピクセル。
【請求項６】
発光ダイオード（１９‐２３；３９‐４５；５９‐６５）の輸送層（２０；４０）または別な輸送層（６４）がｎ‐タイプドーパントでｎ‐ドープされている、請求項１〜５のいずれか一項に記載のピクセル。
【請求項７】
ｎ‐タイプドーパントが、約２００ｇ／ｍｏｌ以上の分子質量を有する分子ドーパントである、請求項６に記載のピクセル。
【請求項８】
ｎ‐タイプドーパントが、ピロニンＢ、ロイコクリスタルバイオレットまたは異なるカチオン色素のロイコベースである、請求項６または７に記載のピクセル。
【請求項９】
ｎ‐ドープ輸送層（２０；４０）または別のｎ‐ドープ輸送層（６４）が、リチウムドープされた４，７‐ジフェニル‐１，１０‐フェナントロリンから形成されており、４，７‐ジフェニル‐１，１０‐フェナントロリン（Bphen）：リチウム（Ｌｉ）の分子混合比が約１０：１〜約１：３である、請求項６に記載のピクセル。
【請求項１０】
ｎ‐ドープ輸送層（２０；４０）または別のｎ‐ドープ輸送層（６４）が、リチウムドープされた４，７‐ジフェニル‐１，１０‐フェナントロリンから形成されており、４，７‐ジフェニル‐１，１０‐フェナントロリン（Bphen）：リチウム（Ｌｉ）の分子混合比が約５：１〜約１：２である、請求項６に記載のピクセル。
【請求項１１】
ｎ‐ドープ輸送層（２０；４０）または別のｎ‐ドープ輸送層（６４）が、リチウムドープされた４，７‐ジフェニル‐１，１０‐フェナントロリンから形成されており、４，７‐ジフェニル‐１，１０‐フェナントロリン（Bphen）：リチウム（Ｌｉ）の分子混合比が約１：１である、請求項６に記載のピクセル。
【請求項１２】
発光ダイオード（１９‐２３；３９‐４５；５９‐６５）の輸送層（６０）または別の輸送層（２２；４４）が、有機アクセプター物質でｐ‐ドープされている、請求項１〜１１のいずれか一項に記載のピクセル。
【請求項１３】
ｐ‐ドープ輸送層（６０）または別のｐ‐ドープ輸送層（２２；４４）が、starburst  ４，４，４‐トリス（３‐メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ‐ＭＴＤＡＴＡ）から作製されており、約８０℃まで熱的に安定な２，３，５，６‐テトラフルオロ‐７，７，８，８‐テトラシアノ‐ｐ‐キノジメタン（Ｆ４‐ＴＣＮＱ）ドーパント、または１，６‐ジアミノピレン（ＤＡＰ）‐Ｆ４‐ＴＣＮＱドーパントでｐ‐ドープされている、請求項１２に記載のピクセル。
【請求項１４】
ｐ‐ドープ輸送層（６０）または別のｐ‐ドープ輸送層（２２；４４）が、starburst  ４，４，４‐トリス（３‐メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ‐ＭＴＤＡＴＡ）から作製されており、約１０００：１〜約１０：１範囲の混合比で、約８０℃まで熱的に安定な２，３，５，６‐テトラフルオロ‐７，７，８，８‐テトラシアノ‐ｐ‐キノジメタン（Ｆ４‐ＴＣＮＱ）ドーパント、または１，６‐ジアミノピレン（ＤＡＰ）‐Ｆ４‐ＴＣＮＱドーパントでｐ‐ドープされている、請求項１２に記載のピクセル。
【請求項１５】
ｐ‐ドープ輸送層（６０）または別のｐ‐ドープ輸送層（２２；４４）が、starburst  ４，４，４‐トリス（３‐メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ‐ＭＴＤＡＴＡ）から作製されており、約１００：１〜約２０：１範囲の混合比で、約８０℃まで熱的に安定な２，３，５，６‐テトラフルオロ‐７，７，８，８‐テトラシアノ‐ｐ‐キノジメタン（Ｆ４‐ＴＣＮＱ）ドーパント、または１，６‐ジアミノピレン（ＤＡＰ）‐Ｆ４‐ＴＣＮＱドーパントでｐ‐ドープされている、請求項１２に記載のピクセル。
【請求項１６】
ドライバートランジスタがｎ‐チャネルトランジスタであり、発光ダイオード（１９‐２３；３９‐４５）が、ドライバートランジスタのドレイン接点（１５；３６）と動作電圧源の陽極との間に接続され、ドライバートランジスタが発光ダイオード（１９‐２３；３９‐４５）のカソード（１９；３９）と面する側に配置され、コンデンサーがドライバートランジスタのゲート接点（１７；３２）およびソース接点（１５；３７）へ接続されている、請求項１〜１５のいずれか一項に記載のピクセル。
【請求項１７】
ドライバートランジスタがｐ‐チャネルトランジスタであり、発光ダイオード（５９‐６５）が、ドライバートランジスタのドレイン接点（５６）と動作電圧源の陰極との間に接続され、ドライバートランジスタが発光ダイオード（５９‐６５）のアノード（５９）と面する側に配置され、コンデンサーがドライバートランジスタのゲート接点（５２）およびソース接点（５７）へ接続されている、請求項１〜１５のいずれか一項に記載のピクセル。
【請求項１８】
駆動回路が３個のトランジスタを有し、閾値電圧補償式に組み立てられている、請求項１〜１７のいずれか一項に記載のピクセル。
【請求項１９】
駆動回路がカレントミラー配置で４個のトランジスタを有し、ドライバートランジスタがカレントミラー配置の一部として形成されている、請求項１〜１７のいずれか一項に記載のピクセル。
【請求項２０】
駆動回路のトランジスタが薄膜トランジスタとして形成されている、請求項１〜１９のいずれか一項に記載のピクセル。
【請求項２１】
発光ダイオード（１９‐２３；３９‐４５；５９‐６５）が透明有機発光ダイオード（ＴＯＬＥＤ）である、請求項１〜２０のいずれか一項に記載のピクセル。
【請求項２２】
駆動回路および発光ダイオード（１９‐２３；３９‐４５；５９‐６５）が共通基板（１１；３１；５１）上に形成され、駆動回路が発光ダイオード（１９‐２３；３９‐４５；５９‐６５）と共通基板（１１；３１；５１）との間に配置されており、発光ダイオード（１９‐２３；３９‐４５；５９‐６５）がトップエミッターＯＬＥＤとして形成されて、発光方向が共通基板（１１；３１；５１）から離れる方向である、請求項１〜２１のいずれか一項に記載のピクセル。
【請求項２３】
ドライバートランジスタのドレイン接点（１５；３６；５６）が、有機金属複合層により接点接続されている、請求項１〜２２のいずれか一項に記載のピクセル。
【請求項２４】
複合層が、１物質以上の混合により電気的にドープされている、請求項２３に記載のピクセル。
【請求項２５】
少くとも１つの反射増加層が、駆動回路と発光ダイオードとの間に配置されている、請求項１〜２４のいずれか一項に記載のピクセル。
【請求項２６】
少くとも１つの反射増加層が１種以上の金属から作製されている、請求項２５に記載のピクセル。
【請求項２７】
少くとも１つの反射増加層が１種以上の誘電物質から作製されている、請求項２５に記載のピクセル。
【請求項２８】
少くとも１つの反射減少層が、駆動回路と発光ダイオードとの間に配置されている、請求項１〜２４のいずれか一項に記載のピクセル。
【請求項２９】
少くとも１つの反射減少層が有機金属複合層である、請求項２８に記載のピクセル。
【請求項３０】
少くとも１つの反射減少層が１種以上の誘電物質から作製されている、請求項２８に記載のピクセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（ＯＬＥＤ）と、発光ダイオードを駆動させて、その通電路により発光ダイオードと直列にかつ動作電圧源の２極間で少くとも間接的に接続されたドライバートランジスタ、およびコンデンサーを有する駆動回路とを含んでなる、アクティブマトリックスディスプレイ用のピクセルに関する。
【従来技術】
【０００２】
１９８７年のTang et al（C.W.Tang et al.,Appl.Phys.Lett.51(12),913(1987)）による効率的部品の証明以来、ＯＬＥＤは大型ディスプレイの生産用に有望な候補となっている。ＯＬＥＤは有機物質製の薄層の連続からなる。各層は典型的には１ｎｍ〜１μｍの範囲の厚さを有している。各層は通常真空で蒸着によりまたは溶液から、例えばスピンコーティングまたはプリントにより形成される。
【０００３】
有機発光ダイオードは、中間に配置された有機層中への、片側から電子の形および他の側からいわゆるホールの形で電荷キャリアの注入後に、光を発する。電荷キャリア注入は、外部電圧がかけられたときに行われ、これに続いて励起子の形成、即ちアクティブゾーンで電子‐ホール対の形成と、該励起子の輻射再結合とが生じる。アノード（ホール注入接点）およびカソード（電子注入接点）への有機層の接点接続は、典型的には、少くとも１個の透明電極により、主に例えばインジウムスズ酸化物(ＩＴＯ）のような透明酸化物の形、および金属接触で行われる。
【０００４】
有機発光ダイオード（ＯＬＥＤ）をベースにした平面ディスプレイは、パッシブマトリックスおよびアクティブマトリックスとして双方ともに実現しうる。パッシブマトリックスディスプレイの場合には、例えばラインが連続的に選択されて、コラムで選択された画像情報が表示されることにより、画像が作成される。しかしながら、このようなディスプレイは技術的な構築理由から約１００ラインのサイズに制限されている。
【０００５】
高い情報内容を有するディスプレイはピクセルのアクティブな駆動を要する。この目的のため、各ピクセルはトランジスタを有する回路、即ち駆動回路により駆動されている。トランジスタは薄膜トランジスタ（ＴＦＴ）として通常デザインされている。
【０００６】
このタイプのディスプレイは、ＬＣ‐ＴＦＴディスプレイとして、液晶セルで既に知られている(ＬＣ‐“液晶”)。この場合、外部光源の反射または透過は、ＬＣＤにより制御されている。ＬＣＤ自体は発光せず、むしろ光制御のみを行い、これは光の電圧依存性偏光回転により通常行われることから、ＬＣＤは電圧制御され、即ちほとんど電力なしに駆動回路の助けで駆動される。これらの理由から、１個のトランジスタおよび１個のコンデンサーを有する回路で通常足りるのである。
【０００７】
電流により駆動される有機発光ダイオードを有したディスプレイの場合には、状況が異なる。電力制御がこの場合には行われねばならないため、少くとも２個のトランジスタ、即ち駆動トランジスタおよびドライバートランジスタと、１個のコンデンサーとを有する回路が必要である。ＯＬＥＤに所定の輝度をもたらす電荷をコンデンサーに与えるために、トランジスタは入力データシグナルによりスイッチが入れられる。次いで、コンデンサーがドライバートランジスタのゲート電位を定め、それが最終的に有機発光ダイオードへ流れる電流を定めることになる。
【０００８】
従来技術では、例えばSanyo-Kodakにより生産されているような、フルカラーディスプレイについて開示している。この場合には、各ピクセルに各々の駆動回路を組み込んだポリシリコン製のアクティブマトリックスが、ＯＬＥＤディスプレイに用いられている。多結晶シリコン製のマトリックスにおけるトランジスタは、通常ＯＬＥＤのアノードへ接続されたｐ‐チャネルトランジスタである。ＯＬＥＤの層構築はガラス基板上に配置されたアノードから始まり、カソードで終わる；ＯＬＥＤはドライバートランジスタの側面に置かれ、ガラス基板を介して発光する。
【０００９】
多結晶シリコン製マトリックスの利点は、この物質における電荷キャリアの比較的高い移動度にあり、ＯＬＥＤを駆動させる上で高電流をもたらす。しかしながら、J.L.Sanford and F.R.Liebsch,2003,SID 03 Digest,page 10 et seqで既に示されているように、多結晶シリコンで典型的な比較的大きい不均質性のせいで、４個以上のトランジスタを有する複雑な駆動回路が必要となる。多結晶シリコン製マトリックスの使用に際する別な欠点は、再結晶化ステップが通常必要であることから複雑な製作、（ディスプレイの費用効率的製造にとり非常に重要な）比較的大きな基板の製作費と、電気的パラメーターの比較的大きな不均質性とにある。
【００１０】
非結晶シリコン（ａ‐Ｓｉ）製マトリックスの使用で、多結晶シリコン製マトリックスの欠点を避けられる：非結晶シリコン製のマトリックスは、一方で相当簡単に作製され、他方で比較的大きな基板で容易に実現される。最後に、非結晶シリコン製のマトリックスは、多結晶シリコンと比較して、電気的パラメーターで相当に良い空間均質性を有している。通常、非結晶シリコンをベースにしたアクティブマトリックスはｎ‐チャネルトランジスタにより実現される。ｐ‐チャネルトランジスタも原則として用いうるが、未ドープのチャネルで非常に低いホール移動度のために、ＯＬＥＤ駆動には適さない。
【００１１】
J.-J.Lih et al.,SID 03 Digest,page 14 et seq.2003およびT.Tsujimura,SID 03 Digest,page 6 et seq.2003は双方とも、非結晶シリコン製のマトリックスを有する第一ＯＬＥＤディスプレイについて記載している。非結晶シリコン製の既知マトリックスはｎ‐チャネルトランジスタで作動している。双方の場合において、有機発光ダイオードのアノードはＴＦＴ回路のアウトプットに接続されている。
【００１２】
非結晶シリコン製アクティブマトリックスの使用は記載された利点を有しているが、明確な欠点もそれに付随している：一方では、非結晶シリコンで通常有意に低い移動度のために電流の制限が生じるため、高効率ＯＬＥＤを必要とする；他方では、非結晶シリコンが荷重下で劣化し、そのためバーンイン（burn-in）効果、ひいては不均質性が生じる。この場合における重要な影響は、エージングによるトランジスタの閾値電圧Ｖｔｈのシフトである。
【００１３】
非結晶シリコン製のマトリックスを有するＯＬＥＤディスプレイで配置用の簡単な典型的回路は、２個のｎ‐チャネルトランジスタを通常組み込んでいる。第一のトランジスタ、いわゆる駆動トランジスタは、データシグナルラインおよび行セレクトラインにより作動され、ドライバートランジスタとして機能する第二のトランジスタを制御するコンデンサーを充電する。効率的に実現しうるこのように非常に簡単な２トランジスタ回路がＯＬＥＤのアノードへ接続されたとき、更に精査してみると、これは明確な欠点を伴うことがわかる：ドライバートランジスタを飽和領域で作動させるつもりならば、ドライバートランジスタのゲートの駆動には非常に高いスイッチングポテンシャル（“電圧振幅”）を要求する。後者は、通例のＣＭＯＳシリコン技術を用いて回路を駆動させても行えない。加えて、この回路の場合には、ＯＬＥＤのエージングおよびそれに付随する電圧変化がドライバートランジスタのゲート電位に影響を与える。ＯＬＥＤの電圧が作動に際してどうしてもドライバートランジスタの制御電圧に影響を与えてしまうため、このタイプの駆動は結局難しくなる。記載された欠点を有する対応の回路は、J.-J.Lih et al.,SID 03 Digest,page 14,2003で挙げられている。
【００１４】
２個のｎ‐チャネルトランジスタの使用とアノードへのドライバートランジスタの接続に伴う前記の欠点は、より多数のトランジスタを有する相当複雑な回路の助けで避けられる。J.L.Sanford and F.R.Liebsch,SID 03 Digest,page 10,2003は、回路と、その回路に配置された発光ユニットとを有するピクセルについて開示しており、ｎ‐チャネルトランジスタがドライバートランジスタとして用いられ、有機発光ダイオードのアノードがそのトランジスタへ接続されて、回路は不均質性の補償のために４〜６個のトランジスタを有している。様々な複雑さの回路が、多くのトランジスタでパラメーター変動と発光ユニットのエージングを補償するためにある。多くのトランジスタがピクセルに用いられるが、しかしながら生産量がそれに応じて減るため、その生産はより費用集約的になる。更に、ドライバートランジスタに利用しうる面積が減るため、エージングの問題を増大させてしまう。
【００１５】
ｐ‐チャネルトランジスタがｎ‐チャネルトランジスタの代わりに用いられると、記載された面積の問題が対称的に当てはまることも指摘される。この場合に、カソードへドライバートランジスタを直接接続すると、ＯＬＥＤ電圧が作動に際して制御電圧と同時に考慮されねばならない、という結果を招く。
【００１６】
効率的ＯＬＥＤディスプレイの実現で別の重要な面は、ＯＬＥＤの面積の最適化である。ほとんどのＯＬＥＤディスプレイで、ＯＬＥＤはガラス基板を介して発光する（“ボトム‐エミッター”）。この場合に、駆動に必要なピクセルのエレクトロニクスはＯＬＥＤの側面に配置されている。結果的に、ピクセルの面積の半分以下がピクセルの実際の発光ユニット用に、即ちＯＬＥＤ用に残るにすぎない。発光ユニットがピクセルと比較して小さくなるほど、ＯＬＥＤが作動される電流密度は高くなる。高い電流密度ほど、寿命に不利な作用を有する。
【００１７】
基板の反対方向に発光する有機発光ダイオード（“トップ‐エミッター”）の方が適切であり、その理由は、これが駆動回路上に構築でき、その結果として、ピクセル面がほぼその全体で発光ユニットとして用いうるからである。T.Tsujimura et al.,SID 03,page 6,2003は、非結晶シリコン製のマトリックスを有するディスプレイとして、このような配置を記載している。この場合には、ＯＬＥＤアノードがドライバートランジスタと接点接続している。光は透明カソードを介して発される。この配置は、ＯＬＥＤ電圧が制御電圧に影響を与え、ドライバートランジスタの飽和動作の利点が生かされない、という既に記載された欠点を有している。したがって、ドライバートランジスタにより生じるＯＬＥＤ駆動電流は、閾値電圧（Ｖｔｈ）のシフトおよび有機発光ダイオードの変化に対して敏感に反応してしまうのである。トランジスタおよびＯＬＥＤが古くなるにつれて、このようなシフトは不可避的になる。
【発明の具体的説明】
【００１８】
面積の効率的利用を可能化する有機発光ダイオードを有したアクティブマトリックスディスプレイ用のピクセルを提供することが、本発明の目的である。更に、本発明は費用効率的方法の使用の助けでピクセルの生産を可能化することである。
【００１９】
本発明によると、この目的は、発光ダイオードの輸送層がドライバートランジスタのドレイン接点へ電気的に接続されて、輸送層がドーピングで導電性にされている、という事実のおかげで、請求項１の記載によるピクセルについて達成されている。
【００２０】
駆動回路の適切なデザインと合わせてこのように達成されたことは、ドライバートランジスタが飽和状態で作動でき、そのためエージングプロセスに比較的無感応性なことである。
【００２１】
駆動回路は、ドープ輸送層を介して有機発光ダイオードへ接続されている。これは、接触金属が未ドープ有機層へ接続されていることから、高インピーダンス接触が生じることを防いでいる。提示されたドープ輸送層は、ピクセルで発光ダイオードを下層と適合させられ、その結果として、生産プロセスは適切なドーピング物質の選択により費用効率的にでき、こうして可能となった適合化のおかげで、（発光ダイオードのカソードへの接続に伴い）ｎ‐チャネルドライバートランジスタおよび（発光ダイオードのアノードへの接続に伴い）ｐ‐チャネルドライバートランジスタ双方の使用を可能化している。
【００２２】
ドーピングの助けで、通常の動作温度域における有機発光ダイオードの導電輸送層の導電率はその程度に応じて増加する。
【００２３】
ドライバートランジスタのドレイン接点へのドープ輸送層の接続は、ドライバートランジスタのゲート‐ソース電圧が有機発光ダイオードの電圧により影響されることを更に防いでいる。この結果として、次のこと、即ち発光ダイオードの電圧の変動をもたらしてドライバートランジスタの飽和に悪影響を与えるエージング現象または有機発光ダイオードのパラメーターの変動が避けられ、そのため発光ダイオードを通る電流の流れ、ひいてはその輝度が安定に保たれる。
【００２４】
従属項は本発明の有利な細部面に関する。
【００２５】
例として、用いられるｎ‐ドーパントは約２００ｇ／ｍｏｌ以上の分子質量を有する分子ドーパントである。好ましい例はｎ‐ドーパント  ピロニンＤまたはロイコクリスタルバイオレットである（A.Werner et al.,Appl.Phys.Lett.82,4495(2003)）。別の例として、ｎ‐ドープ輸送層は、リチウムドープされた４，７‐ジフェニル‐１，１０‐フェナントロリンである。４，７‐ジフェニル‐１，１０‐フェナントロリン（Bphen）：リチウム（Ｌｉ）の分子混合比は約１０：１〜約１：１、好ましくは約５：１〜約１：１であり、特に好ましくは約１：１である。他のｎ型ドーピング種も同様に用いてよい。電子輸送層は約２０〜約１００ｎｍの範囲、好ましくは約４０ｎｍの厚さを有している。
【００２６】
ｐ‐ドープ輸送層（ホール輸送層）は好ましくはstarburst  ４，４，４‐トリス（３‐メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ‐ＭＴＤＡＴＡ）から作製され、約８０℃まで熱的に安定な２，３，５，６‐テトラフルオロ‐７，７，８，８‐テトラシアノ‐ｐ‐キノジメタン（Ｆ４‐ＴＣＮＱ）ドーパントまたは１，６‐ジアミノピレン（ＤＡＰ）‐Ｆ４‐ＴＣＮＱドーパントでｐ‐ドープされている。他のｐ型ドーピング種も利用しうる。混合比は約１０００：１〜約１０：１、好ましくは約１００：１〜約２０：１である。ホール輸送層は約３０〜約３００ｎｍの範囲、好ましくは約１００ｎｍの厚さを有している。
【００２７】
本発明の一細部面によると、平面電極を介してドライバートランジスタのドレイン接点へドープ輸送層を接続させている。電極はドレイン接点への接点接続に役立ち、これは一般的な金属被覆手段により行える。
【００２８】
本発明の一開発によると、ドライバートランジスタのドレイン接点へ導電輸送層を直接接続させている。これはドーピングによる輸送層の適合化のおかげで可能化され、金属被覆の省略により生産プロセスの簡素化を図れる。
【００２９】
本発明の別な細部面によると、適切であればドープされた、少くとも１種の有機物質と、金属成分から構成される複合層により、ドライバートランジスタのドレイン接点の接点接続を行える。このような複合層は高い導電率を有し、例として、ＣＯ蒸発により作製しうる。
【００３０】
本発明の一態様によると、ドライバートランジスタへ接続される電極（アノード／カソード）は、それがＯＬＥＤのアクティブ層により発された電磁線をできるだけ効率的に反射するようにデザインされている。これは、例えば銀のような高反射物質により行える。高反射金属は多くの場合に高い仕事関数を有し、そのため特に導電有機層と良い接触を行えないことから、本発明はこの接続で特別な利点を発揮する。
【００３１】
本発明の別な細部面によると、ドライバートランジスタへ接続される電極は、それが多層配置に基づきＯＬＥＤのアクティブ層により発された電磁線を効率的に反射するようにデザインされている。これは、例えば誘電性多層により行える。例として、反射層を介するスルー接続がドープ有機層の助けで可能となることから、これは特に効率面で本発明と関連している。
【００３２】
本発明の一開発によると、ドライバートランジスタへ接続される電極は、それが多層配置に基づきＯＬＥＤのアクティブ層により発された電磁線を効率的に反射するようにデザインされている。これは、例えば誘電性多層の助けにより行える。例として、反射層を介するスルー接続がドープ有機層の助けで可能となることから、これは本発明に関して特に効率的である。
【００３３】
本発明の好ましい態様によると、ドライバートランジスタへ接続される電極は、それが入射光をできるだけ少なく反射するようにデザインされている（反射減少）。これは、例えば適切な誘電層または有機金属複合層により行える。有機発光ダイオードの効率はこの結果として通常低下するが、達成されることは、外部入射光が反射されず、その結果、例えばコントラストを増すための偏光フィルターのような別な手段を用いなくとも、ＯＬＥＤディスプレイのコントラストが高まることである。
【００３４】
ここで提案された配置は、２個以上のトランジスタを有する駆動回路へも普遍化しうる。安定性に関して非常に信頼しうる本発明の細部面では、駆動回路にカレントミラー配置で４個のトランジスタをもたせており、その場合にドライバートランジスタはカレントミラー配置の一部として形成されている。カレントミラー配置により、ミラー電流がドライバートランジスタに流れる；該ミラー電流は、上記の手段に加えて、ピクセルの部品の製造許容性、特に発光ダイオードの製造許容性およびエージング現象と全く無縁である。
【００３５】
カレントミラー配置は４個のトランジスタおよび１個のコンデンサーにより形成されている。回路配置およびトランジスタタイプは原則的に知られており、例えばJ.L.Sanford,F.R.Libsch,SID 2003,page 10 et seqで記載されている。他のいかなるカレントミラー回路も代わりに用いうる。カレントミラー配置により達成されることは、トランジスタおよび／または有機発光ダイオードのエージングによる閾値電圧のシフトの場合でも、飽和領域で非常に信頼しながらドライバートランジスタが作動させられることであり、結果的に、エージングは発光ダイオードの輝度、ひいては部品の発光の変動を生じず、またはせいぜい小さな程度で生じるにすぎない。
【００３６】
本発明は、発光ダイオードが透明有機発光ダイオードとしてデザインされているという事実のおかげでも、有利に開発されている。十分に透明な（＞７０％透過）有機発光ダイオードは高い光効率を有している。透明被覆接点部へのダメージに対する、全有機層、特に発光層の防御が、同時に確保されている。このような透明ＯＬＥＤの場合において、ホール輸送層は有機アクセプター物質でｐ‐ドープされ、電子輸送層はドナー物質でｎ‐ドープされ、ドーパントは＞２００ｇ／ｍｏｌの質量を有している。例として、特許出願ＤＥ１０２  １５  ２１０で記載された透明ＯＬＥＤを用いることが可能である。
【００３７】
最後に、駆動回路および発光ダイオードが共通基板上に形成され、駆動回路が発光ダイオードと共通基板との間に配置され、発光ダイオードがトップエミッターＯＬＥＤとして形成され、発光方向が共通基板から離れる方向となるように、駆動回路および発光ダイオードを共通基板上に適用することが特に得策である。
【００３８】
その結果、駆動回路は有機発光ダイオードの下に置かれる。結果的に、電流の流れを増すことなく、ピクセルの面積を最大化し、ひいては明度を増すことが可能である。こうして構成されるピクセルは、基板ベース、その上に配置された駆動回路、およびその上に形成された有機発光ダイオードからなる層構造を有している。基板の反対方向に発光するＯＬＥＤ（トップエミッター）が駆動回路上に構築されるため、ピクセル面はほぼその全体で発光ユニットとして用いられる。光はトップに置かれた透明電極を介して発される。このような層構造は、基板への駆動回路の適用がより過酷な条件下で、例えば有機発光ダイオードの適用の場合よりも高い温度で行われるかぎり、生産工学上有利である。結果的に、発光ダイオードは、それ自体の適用にかかる場合を除き、別な生産プロセスの別な処理に付されないのである。トップエミッターとして、発光ダイオードは本質的にピクセルの基本面の全体に広がる。この態様は、飽和状態で作動される２トランジスタ回路の場合に、特に好都合で可能である。
【例示的態様】
【００３９】
本発明は、最初に、好ましくは非結晶シリコンに基づき実現されるようなｎ‐チャネルトランジスタを有する回路を有したアクティブマトリックスディスプレイ用のピクセルの‐特に実際上関連している‐例示的態様に基づき、図１を参考にしながら以下で説明されている。
【００４０】
図１は第一の例示的態様によるピクセルの回路配置の簡単な電気回路図を示しており、その回路は２個のトランジスタを含んでいる。駆動トランジスタ１と称される第一トランジスタは、データシグナルライン２の電位を蓄えるように働き、そのトランジスタは行セレクトライン３により作動され、コンデンサー４がデータシグナルライン２の電位で充電される。コンデンサー４は第二トランジスタ、ドライバートランジスタ５を制御している。有機発光ダイオード（ＯＬＥＤ）６のカソードはドライバートランジスタ５のドレイン接点へ接続されており、供給ライン７から動作電流を受け取り、そこへ動作電圧Ｖｄｄが加えられる。
【００４１】
ＯＬＥＤのカソードとドライバートランジスタ５のドレイン接点との直接接続が形成されている、図１による回路配置の助けで実現されることは、ドライバートランジスタ５が飽和領域で作動されることであり、結果的に、ドライバートランジスタ５またはＯＬＥＤ６のエージングのせいで閾値電圧に生じうるシフトは、ピクセルの場合で輝度の変化を起こさず、またはせいぜい小さな程度で起こすにすぎない。ＯＬＥＤ６のカソードはドライバートランジスタ５のドレイン接点へ接続され、供給ライン７から動作電流を受け取る。このような配置は、外部駆動回路の電圧振幅が大きくなりすぎることなく、ドライバートランジスタ５が飽和領域で作動されるという効果を有している。これは下記計算に基づき示される：
飽和条件：
ＶｔＴ２＜ＶＧＳ２＜ＶｔＴ２＋ＶＤＳ２
ＶＤＡＴＡ＝ＶＤＳ１＋ＶＧＳ２≒ＶＧＳ２（ＶＤＳ１≒０）
ＶＤＤ＝ＶＤＳ２＋ＶＦ
ＶｔＴ２＜ＶＤＡＴＡ＜ＶｔＴ２＋ＶＤＳ２
ＩＯＬＥＤ＝０．５ｋ（ＶＤＡＴＡ−ＶｔＴ２）２
【００４２】
上記の考えに基づくと、ドライバートランジスタ５のエージングによる閾値電圧のシフトは、輝度の変化を起こさず、または小さな程度で輝度の変化を起こすにすぎない。
【００４３】
逆に、ドライバートランジスタ５のドレイン接点をＯＬＥＤのアノードへ接点接続させると、過度の電圧振幅に至り、特定の条件下でディスプレイ供給電圧を越えることがある：
飽和条件：
ＶｔＴ２＜ＶＧＳ２＜ＶｔＴ２＋ＶＤＳ２
ＶＤＡＴＡ＝ＶＤＳ１＋ＶＦ＋ＶＧＳ２≒ＶＦ＋ＶＧＳ２（ＶＤＳ１≒０）
ＶＤＤ＝ＶＤＳ２＋ＶＦ
ＶｔＴ２＋ＶＦ＜ＶＧＳ２＋ＶＦ＜ＶｔＴ２＋ＶＤＳ２＋ＶＦ
ＶｔＴ２＋ＶＦ＜ＶＤＡＴＡ＜ＶｔＴ２＋ＶＤＤ
ＩＯＬＥＤ＝０．５ｋ（ＶＤＡＴＡ−ＶｔＴ２−ＶＦ（ＩＯＬＥＤ））２
【００４４】
図２は、ゲートがトップに置かれた（“トップゲート”）、図１で第一の例示的態様によるピクセルの断面図を示している。示された構造は、基板の反対方向に発光する有機発光ダイオード（“トップエミッター”）について、図１で示された回路の１つの可能な技術的デザインである。
【００４５】
非結晶シリコン製の回路が、ガラス製のキャリア（基板）１１上に形成されている。有機発光ダイオードは回路上に配置されている。ＳｉＮｘ製の絶縁層１２が、キャリア１１上に更に形成されている。作動時にｎ‐導電性になる、トランジスタのチャネル１３として真性非結晶シリコン製の薄層が、上記絶縁層上に配置されている。ソース接点１４がチャネル１３の片側に、ドレイン接点１５がその反対側に置かれている。ソース／ドレイン接点１４、１５はｎ‐ドープシリコン製の薄層であり、各場合に両者間に置かれたチャネル１３を接点接続させている。
【００４６】
ゲート接点１７が、ゲート絶縁体１６のＳｉＮｘ製の別な形成層上に、“トップゲート”として形成されている。ゲート１７はチタン‐白金合金（ＴｉＰｔ）製の層である。ゲート１７を有するゲート単位は、不動態層１８で被覆されている。
【００４７】
次いで、１つまたは複数の有機層を有する有機発光ダイオード（ＯＬＥＤ）がその上に形成されている。アルミニウム製のカソード１９が不動態層１８の上に配置され、ドープ電子輸送層２０が該カソードに形成されている。電子輸送層２０はｎ‐ドープされている。それは好ましくは約４０ｎｍの厚さを有し、約１：１の分子混合比で４，７‐ジフェニル‐１，１０‐フェナントロリン（Bphen）：リチウム（Ｌｉ）からなる、リチウムドープされた４，７‐ジフェニル‐１，１０‐フェナントロリンから作製されている。他のドーピング種も同様に可能である。
【００４８】
複数の層からなる有機発光ダイオードのエミッター層構造２１が、電子輸送層２０の上に配置されている。エミッター層構造２１は、約１０ｎｍの厚さを有するBphen製の電子側ブロック層、その上に、光発生の内部量子効率を増すためにエミッタードーパント、特にキナクリドン類と混合されたトリス（８‐ヒドロキシキノリン）アルミニウム（Ａｌｑ３）製の約２０ｎｍ厚電圧発光層、更に約５ｎｍの厚さを有するＮ，Ｎ‐ジフェニル‐Ｎ，Ｎ‐ビス（３‐メチルフェニル）‐（１，１‐ビフェニル）‐４，４‐ジアミン（ＴＰＤ）製のホール側ブロック層からなる。
【００４９】
約１００ｎｍの厚さを有するホール輸送層２２がエミッター層構造２１の上に置かれ、ホール輸送層２２はこの例示的態様の場合でｐ‐ドープされている。ホール輸送層２２はstarburst  ４，４，４‐トリス（３‐メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ‐ＭＴＤＡＴＡ）製であり、約８０℃まで熱的に安定な２，３，５，６‐テトラフルオロ‐７，７，８，８‐テトラシアノ‐ｐ‐キノジメタン（Ｆ４ＴＣＮＱ）ドーパントまたは１，６‐ジアミノピレン（ＤＡＰ）‐Ｆ４‐ＴＣＮＱドーパントでｐ‐ドープされている。
【００５０】
インジウムスズ酸化物(ＩＴＯ）製の半透明アノード２３がトップ側で最後に形成されており、結果的に発光は有機層構造から該アノードを経て生じる。アノード２３は、別なアプリケーション、即ち絶縁層（図示せず）により、有機発光ダイオードのカソード１９との側面接触から保護されている。
【００５１】
生産に際して、（ドープ層の場合には）同時蒸発による真空蒸着プロセスの適用で、有機層が形成される。しかしながら、原則として、従来技術から公知の他の方法の助けで、例えば相互的な物質の蒸着、次いで、場合により、真空で行える相互的な物質の温度制御拡散または既に混合された物質のスピニングにより、該層は形成してもよい。特に２つのブロック層、電子側ブロック層およびホール側ブロック層は真空下で蒸着されるが、代わりにスピンコーティングにより形成してもよい。
【００５２】
ピクセルの駆動回路は、有機発光ダイオードのカソード１９へ直接的に、メッキスルーホール２４を介してドレイン接点１５により接続されている。この場合、メッキスルーホール２４は、不動態層１８とゲート絶縁体１６を通り抜けて、１箇所で通じている。
【００５３】
メッキスルーホール２４およびドレイン接点１５を介するカソード１９とｎ‐チャネル１３との直接的な接点接続のために、ドライバートランジスタは飽和状態で作動でき、そのため閾値電圧のシフトに無感応性であることが、この配置の利点である。更に、トランジスタのアウトプットとカソード１９との直接的な接点接続により、非常に簡単な技術的組立てを行える。
【００５４】
実現のための先行条件は、基板の反対方向に発光する発光ダイオードとして、有機発光ダイオードの形成である。この場合には、基板を介して発光する有機発光ダイオードよりこのようなＯＬＥＤの方が通常有意に低効率である、という基本的な問題がある。この問題は、特に特許出願ＤＥ１０１  ３５  ５１３で記載されているように、輸送層をドープすることにより解決される。代わりに、特に特許出願ＤＥ１０２  １５  ２１０で開示されているように、十分に透明な有機発光ダイオードを用いることも可能である。
【００５５】
図３は、ゲートがボトムに置かれた、第二の例示的態様によるピクセルの断面図を示している。
【００５６】
ゲート接点３２が、キャリア（基板）３１上に直接“ボトムゲート”として形成されている。キャリア３１は典型的にはガラス製である。ゲート接点３２はチタン‐白金合金（ＴｉＰｔ）製である。ＳｉＮｘ製の絶縁層３３がその上に置かれ、次いでゲート絶縁体３４がＳｉＮｘ製の層として形成されている。
【００５７】
作動時にｎ‐導電性となる、トランジスタのチャネル３５として真性非結晶シリコン製の薄層が、その上に配置されている。ドレイン接点３６がチャネル３５の片側に、ソース接点３７がその反対側に置かれている。ソース／ドレイン接点３６、３７はアルミニウム製の薄層であり、各場合に両者間に置かれたチャネル３５を接点接続させている。ソース／ドレイン接点３６、３７に隣接するソース／ドレイン領域はｎ‐ドープシリコン製である。
【００５８】
１つまたは複数の有機層を有する有機発光ダイオード（ＯＬＥＤ）が、これもＳｉＮｘ製である絶縁層３８上に形成されている。ＯＬＥＤの最下層はアルミニウム製のカソード３９であり、これにドープ電子輸送層４０が形成されている。電子輸送層２０はｎ‐ドープされている。それは約４０ｎｍの厚さを有し、約１：１の分子混合比で４，７‐ジフェニル‐１，１０‐フェナントロリン（Bphen）：リチウム（Ｌｉ）からなる、リチウムドープされた４，７‐ジフェニル‐１，１０‐フェナントロリンから作製されている。
【００５９】
複数の層からなるエミッター層構造が、電子輸送層４０の上に配置されている。エミッター層構造は、約１０ｎｍの厚さを有するBphen製の電子側ブロック層４１、その上に、光発生の内部量子効率を増すためにエミッタードーパントと混合されたトリス（８‐ヒドロキシキノリン）アルミニウム（Ａｌｑ３）製の約２０ｎｍ厚電圧発光層４２、更に約５ｎｍの厚さを有するＮ，Ｎ‐ジフェニル‐Ｎ，Ｎ‐ビス（３‐メチルフェニル）‐（１，１‐ビフェニル）‐４，４‐ジアミン（ＴＰＤ）製のホール側ブロック層４３からなる。
【００６０】
約１００ｎｍの厚さを有するホール輸送層４４がエミッター層構造の上に置かれ、ホール輸送層４４はこの例示的態様の場合でｐ‐ドープされている。ホール輸送層４４はstarburst  ４，４，４‐トリス（３‐メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ‐ＭＴＤＡＴＡ）製であり、約８０℃まで熱的に安定な２，３，５，６‐テトラフルオロ‐７，７，８，８‐テトラシアノ‐ｐ‐キノジメタン（Ｆ４ＴＣＮＱ）ドーパントまたは１，６‐ジアミノピレン（ＤＡＰ）‐Ｆ４‐ＴＣＮＱドーパントでｐ‐ドープされている。
【００６１】
インジウムスズ酸化物(ＩＴＯ）製の半透明アノード４５がトップ側で最後に形成されており、結果的に発光はＯＬＥＤの有機層構造から該アノードを経て生じる。
【００６２】
図４は、ピクセル用の駆動回路の簡単な電気回路図を示している。駆動回路は、４個のｎ‐チャネルトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４とコンデンサーＣを有するカレントミラー配置からなる。トランジスタＴ１およびＴ３は、行ラインＳＣＡＮ１により作動される。Ｔ１と一緒に、トランジスタＴ３を介して、コンデンサーＣがデータラインにより充電される。該コンデンサーが充電された後、電流がデータラインからＴ２へと流れる。トランジスタＴ４がＳＣＡＮ２により作動され、その一方でＳＣＡＮ１が切られる。次いで、キャパシタンス（コンデンサーＣ）による電圧の制御下で、トランジスタＴ２がＯＬＥＤへの同（ミラー）電流を定めている。
【００６３】
カレントミラーによるこのタイプの駆動回路の配置も同様に、ドライバートランジスタ‐即ちそのゲート接点によりコンデンサーへ接続されたトランジスタ‐が飽和領域で作動し、こうしてドライバートランジスタおよび／または発光ダイオードのエージングにより閾値電圧で生じうるシフトが輝度の変化を起こさず、またはせいぜい小さな程度で起こすにすぎない、という効果を有する。この場合、ドライバートランジスタＴ２は動作電圧源の陽極ＶＤＤ、即ち供給ラインへ間接的に接続されており、トランジスタＴ４が陽極ＶＤＤとドライバートランジスタＴ２との間に置かれることで、動作電圧源の両極間で間接的に接続される。それにもかかわらず、ＯＬＥＤ（図３のＯＬＥＤ１）はドライバートランジスタＴ２の通電路と直列に接続されている。
【００６４】
図５は、唯一の走査線を用いた、カレントミラー配置の別な態様について示している。トランジスタＴ３およびＴ４のパラメーターの正確な知識がここでの先行条件であり、この場合、定められる電流はＯＬＥＤのドライバートランジスタＴ２へ流れず、むしろそのトランジスタ２個の比率により決まるからである。
【００６５】
図６はｐ‐チャネルトランジスタを有する２‐ＴＦＴ回路の回路態様について示しており、ＯＬＥＤのアノードのｐ‐ドープ輸送層がドライバートランジスタのドレイン接点へ接続されている。
【００６６】
図７は、ゲート接点がボトムに置かれたｐ‐チャネルトランジスタと、アノードがドライバートランジスタへ接続されたＯＬＥＤとを有する、ピクセルの断面図について示している。
【００６７】
ゲート接点５２が、キャリア（基板）５１上に直接“ボトムゲート”として形成されている。キャリア５１は典型的にはガラス製であり、ゲート２はチタン‐白金合金（ＴｉＰｔ）製である。ＳｉＮｘ製の絶縁層５３がその上に置かれ、次いでゲート絶縁体５４がＳｉＮｘ製の層として形成されている。
【００６８】
作動時にｐ‐導電性となる、トランジスタのチャネル５５として真性シリコン製の薄層が、その上に配置されている。ドレイン接点５６がチャネル５５の片側に、ソース接点５７がその反対側に置かれている。ソース／ドレイン接点５６、５７はアルミニウム製の薄層であり、各場合に両者間に置かれたチャネル５５を接点接続させている。ソース／ドレイン接点５６、５７に隣接するソース／ドレイン領域はｐ‐ドープシリコン製である。
【００６９】
１つまたは複数の有機層を有する有機発光ダイオード（ＯＬＥＤ）が、これもＳｉＮｘ製である絶縁層５８上に形成されている。ＯＬＥＤの最下層はアルミニウム製のカソード５９であり、これにドープホール輸送層６０が形成されている。ホール輸送層６０はｐ‐ドープされている。それは約１００ｎｍの厚さを有し、starburst  ４，４，４‐トリス（３‐メチルフェニルフェニルアミノ）トリフェニルアミン（ｍ‐ＭＴＤＡＴＡ）製であり、約８０℃まで熱的に安定な２，３，５，６‐テトラフルオロ‐７，７，８，８‐テトラシアノ‐ｐ‐キノジメタン（Ｆ４ＴＣＮＱ）ドーパントまたは１，６‐ジアミノピレン（ＤＡＰ）‐Ｆ４‐ＴＣＮＱドーパントでｐ‐ドープされている。
【００７０】
複数の層からなるエミッター層構造が、ホール輸送層６０の上に配置されている。エミッター層構造は、約５ｎｍの厚さを有するＮ，Ｎ‐ジフェニル‐Ｎ，Ｎ‐ビス（３‐メチルフェニル）‐（１，１‐ビフェニル）‐４，４‐ジアミン（ＴＰＤ）製のホール側ブロック層６１からなる。次いで、光発生の内部量子効率を増すためにエミッタードーパントと混合されたトリス（８‐ヒドロキシキノリン）アルミニウム（Ａｌｑ３）製の約２０ｎｍ厚電圧発光層６２がある。次いで、約１０ｎｍの厚さを有するBphen製の電子側ブロック層６３が、その上に配置されている。
【００７１】
約４０ｎｍの厚さを有する電子輸送層６４がエミッター層構造の上に置かれ、電子輸送層６４はこの例示的態様の場合でｎ‐ドープされている。電子輸送層６４は、約１：１の分子混合比で４，７‐ジフェニル‐１，１０‐フェナントロリン（Bphen）：リチウム（Ｌｉ）からなる、リチウムドープされた４，７‐ジフェニル‐１，１０‐フェナントロリンから作製されている。
【００７２】
インジウムスズ酸化物(ＩＴＯ）製の半透明カソード６５がＯＬＥＤのトップ側に最終層として形成されており、結果的に発光はＯＬＥＤの有機層構造から該カソードを経て該カ生じる。
【００７３】
図８は、ドライバートランジスタの閾値電圧補償が行われる、回路配置について示している。ディスプレイに新たな画像を表わす上で、ＯＬＥＤ  Ｖｃａの共通カソード端子は、逆方向に駆動してＯＬＥＤを完全に放電させるために短時間で、ＧＮＤに対して高い正電位にしなければならない。次いで、図８でＡＺで示されるトランジスタＴ２のゲート端子が正電位にされ、同時に電圧Ｖｃａがやや負の値にされる。この結果は、蓄電コンデンサーＣｌの電圧がドライバートランジスタのほぼ閾値電圧に定められることである。トランジスタＴ１を介して後者がデータラインへ接続されると、この電圧もそこに存在するため、実際のＶｄａｔａ電圧のみが加えられねばならない。新たな値がすべてのピクセルに書き込まれると、電圧Ｖｃａは正常動作電位に再び定められ、ＯＬＥＤが定電圧Ｖｄａｔａに比例して発光する。
【００７４】
前述の記載、請求項および図面で開示された本発明の特徴は、その様々な態様において、個別的に、および本発明の実施上いかなる望ましい組合せのときも重要である。
【図面の簡単な説明】
【００７５】
本発明は、図面を参考にして、例示的態様に基づき、以下で更に詳細に説明されている：
【図１】第一の例示的態様によるピクセルの回路配置を示している。
【図２】ゲートがトップに置かれた、図１の第一例示的態様によるピクセルの断面図を示している。
【図３】ゲートがボトムに置かれた、第二の例示的態様によるピクセルの断面図を示している。
【図４】カレントミラー配置を有するピクセルの回路配置を示している。
【図５】カレントミラー配置と１本の走査線のみを有するピクセルの回路配置を示している。
【図６】２個のｐ‐チャネルＴＦＴを有するピクセルの回路配置を示している。
【図７】ｐ‐ドープ輸送層がｐ‐チャネルドライバートランジスタのドレイン接点へ接続された、ピクセルの断面図を示している。
【図８】ディスプレイに表れる画像の良い均質性のためにドライバートランジスタの閾値電圧補正を含めた、３個のｎ‐チャネルＴＦＴを有する回路配置を示している。
【符号の説明】
【００７６】
１  駆動トランジスタ
２  データシグナルライン
３  行セレクトライン
４  コンデンサー
５  ドライバートランジスタ
６  有機発光ダイオード（ＯＬＥＤ）
７  供給ライン
１１，３１，５１  キャリア（基板）
１２，３８，５８  絶縁層
１３，３５，５５  駆動回路のチャネル
１４，３７，５７  ソース
１５，３６，５６  ドレイン
１６，３４，５４  ゲート絶縁体
１７，３２，５２  ゲート
１８  不動態層
１９，３９  カソード
２０，４０，６４  ドープ電子輸送層
２１，４２，６２  エミッター層
２２，４４，６０  ドープホール輸送層
２３，４５  半透明アノード
２４  メッキスルーホール
４１，６３  電子側ブロック層
４２，６１  ホール側ブロック層
５９  アノード
６５  半透明カソード
【図１】
2005251730.tif 000003
【図２】
2005251730.tif 000004
【図３】
2005251730.tif 000005
【図４】
2005251730.tif 000006
【図５】
2005251730.tif 000007
【図６】
2005251730.tif 000008
【図７】
2005251730.tif 000009
【図８】
2005251730.tif 000010
【外国語明細書】
2005251730000001.pdf