(57)【要約】【課題】デッドスペースのないパターン配置を実現することにより、ドライバ出力端子の増加を図りながら、面積の増大を抑制できる。その結果集積効率が高まり、コストダウンが図れる。また安定した実装品質も実現できる。【解決手段】信号配線とドライバトランジスタの配置に特徴のある感熱記録ヘッド駆動用ＩＣ。入力端子領域１２は半導体チップ長辺の一方に配置する。ドライバトランジスタ１３、１４及びドライバ出力端子０１〜０１４４は入力端子領域が配置される長辺の両端とチップの他の３辺に配置する。またシフトレジスタの１ビット分のフリップフロップ回路、１ビット分のラッチ回路及び１ビット分のストローブ回路から構成されるブロックを１４４個横１列に配置する。このときフリップフロップ回路のデータを接続する配線は、隣接するブロック間を接続するものと、隣接ブロックを飛び越し隣接以外のブロック間を接続するものがある。【選択図】      図１
2005186627.tif 000002
【特許請求の範囲】
【請求項１】
シリアルデータをクロック信号に同期して順次シフトする複数のフリップフロップ回路からなるシフトレジスタと、
前記シリアルデータをパラレルデータに変換し保持する複数のラッチ回路からなるラッチ手段と、
前記パラレルデータをストローブ信号により出力制御する複数のストローブ回路からなるストローブ手段と、
前記ストローブ回路の出力信号に基づき駆動する複数のドライバトランジスタからなるドライバ手段と、
前記ドライバトランジスタの出力信号を発熱抵抗体に出力するための複数の出力端子と、
を含む感熱記録ヘッド駆動用ＩＣであって、
前記シフトレジスタと前記ラッチ手段と前記ストローブ手段とは、１ビット分のデータを扱う前記フリップフロップ回路と前記ラッチ回路と前記ストローブ回路とを単位ブロックとする複数のブロックから構成され、
前記複数のブロックは矩形状の前記ＩＣ内で長辺方向に沿って横１列に配列されており、
前記出力端子は前記矩形状のＩＣの４辺全てに沿って配置され、
前記ドライバトランジスタのうちの少なくとも一部は、前記長辺に沿って配置された前記出力端子と同列となるように配置されていること、を特徴とする感熱記録ヘッド駆動用ＩＣ。
【請求項２】
請求項１記載の感熱記録ヘッド駆動用ＩＣを横に複数配置した事を特徴とする、感熱記録ヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として感熱記録ヘッド駆動用ＩＣの信号配線とドライバトランジスタの配置に関する。
【背景技術】
【０００２】
従来の感熱記録ヘッド駆動用ＩＣは、特開60-172554第3図にあるようにチップ長辺の２辺に沿ってドライバトランジスタを配置する方法、あるいは特開 平1-29060第3図にあるように、チップの１辺に沿ってドライバトランジスタを配置する方法または、エレクトロルミネッセンス用ドライバの例として1981 IEEE International Solid-State Circuits Conference 47ページFIGURE 6の様に３辺に配置するものであった。
【特許文献１】特開昭６３−１０４８５２
【特許文献２】特開平０４−２７６６３６
【特許文献３】特開昭６１−２４２１５９
【発明の開示】
【発明が解決しようとする課題】
【０００３】
電極数を増やしていくと、必然的に電極のピッチが狭くなり、ボンディングが困難になる、したがってＩＣの電極ピッチを小さくするには限界がある。現状では７０ｕｍピッチが限界である。しかし出力の電極を１辺に並べてしまうと出力数と電極ピッチでチップ形状が決定してしまう。従来ＩＣの横方向寸法は電極数と電極のピッチで決まるが、縦方向の寸法を決定付ける主な要因としては次の様なものがある。１．シフトレジスタ及びラッチ回路及びストローブ回路ブロックの縦方向寸法、２．ドライバピッチと出力端子ピッチが異なる場合の引き回し配線領域部、これはエレクトロルミネッセンス用ドライバの例として1981 IEEE International Solid-State Circuits Conference 47ページFIGURE 6をみるとよくわかる。３．入出力信号端子及び制御信号発生回路、４．ドライバトランジスタである。
【０００４】
ドライバ出力を半導体チップ長辺の１辺に配置する場合、出力数が増加すると入出力信号端子及び制御信号発生回路が配置される長辺にはデッドスペースが増加する。したがってこのデッドスペースが増えるに従いコスト高のＩＣとなってしまう。
【０００５】
またドライバ出力を半導体チップ長辺の３辺に配置する場合、配線の引き回しが増加しチップ面積が大きくなる為コストが高くなってしまう等の課題があった。
【０００６】
そこで本発明は、このような課題を解決するもので、その目的とするところは、多電極を有する半導体装置で、集積効率を落とす事無く、ドライバ出力端子の増加を図りながら、面積の増大を抑制した感熱記録ヘッド駆動用ＩＣを提供する事にある。
【課題を解決するための手段】
【０００７】
本発明の感熱記録ヘッド駆動用ＩＣは、
シリアルデータをクロック信号に同期して順次シフトする複数のフリップフロップ回路からなるシフトレジスタと、
前記シリアルデータをパラレルデータに変換し保持する複数のラッチ回路からなるラッチ手段と、
前記パラレルデータをストローブ信号により出力制御する複数のストローブ回路からなるストローブ手段と、
前記ストローブ回路の出力信号に基づき駆動する複数のドライバトランジスタからなるドライバ手段と、
前記ドライバトランジスタの出力信号を発熱抵抗体に出力するための複数の出力端子と、
を含む感熱記録ヘッド駆動用ＩＣであって、
前記シフトレジスタと前記ラッチ手段と前記ストローブ手段とは、１ビット分のデータを扱う前記フリップフロップ回路と前記ラッチ回路と前記ストローブ回路とを単位ブロックとする複数のブロックから構成され、
前記複数のブロックは矩形状の前記ＩＣ内で長辺方向に沿って横１列に配列されており、
前記出力端子は前記矩形状のＩＣの４辺全てに沿って配置され、
前記ドライバトランジスタのうちの少なくとも一部は、前記長辺に沿って配置された前記出力端子と同列となるように配置されていること、を特徴とする。
【０００８】
本発明の感熱記録ヘッドは、
上記の感熱記録ヘッド駆動用ＩＣを横に複数配置した事を特徴とする。
【０００９】
本発明の実施の形態の構成によれば、シフトレジスタの１ビット分のフリップフロップ回路及び１ビット分のラッチ回路及び１ビット分のストローブ回路から構成されるブロックとドライバトランジスタとの接続配線領域の増加を小さく抑えたまま、ドライバトランジスタを半導体チップ４辺に配置する事ができる。
【発明の効果】
【００１０】
以上説明したように本発明の実施の形態によれば、感熱記録ヘッド駆動用ＩＣのドライバ出力端子の増加を図りながら、面積の増大を抑制する効果を有する。したがってＩＣチップのコストダウンの効果を有する。ボンデイングピッチを狭くしなくて済むので安定した実装品質を実現できる効果を有する。またチップコストの低い本ＩＣを実装した感熱記録ヘッドのコストダウンの効果を有する。
【発明を実施するための最良の形態】
【００１１】
以下、図面に従って本発明の実施例を詳細に説明する。
【００１２】
図１は、本発明の１実施例であるＩＣの概略平面図である。
【００１３】
図２は図１の右辺部を拡大した図である。
【００１４】
図１の実施例ではドライバ出力端子はＯ１〜Ｏ１４４まで有り、Ｏ１〜Ｏ１０，Ｏ１３５〜Ｏ１４４の２０端子はＩＣチップ下辺に配置し、Ｏ１１およびＯ１３４は半導体チップ横辺、Ｏ１２〜Ｏ１３３の１２２端子は半導体チップ上辺に千鳥配置している。１１で示す領域は１ビット分のフリップフロップ回路，１ビット分のラッチ回路および１ビット分のストローブ回路を１ブロックとしたパターンが１４４個横１列並びに配置されている。間に配置されている３個の端子は、ＧＮＤ端子である。１２で示す領域は入出力信号端子，電源端子及び制御信号発生回路が配置されている。１３および１４はドライバトランジスタ領域である。
図３に感熱記録ヘッド駆動用ＩＣの基本的な回路図を示し、図２，図３に基づいて請求項１を説明する。
【００１５】
３０のシリアルデータ入力端子SIより入力されたシリアルデータは、３１のクロック信号入力端子CRより入力されたクロック信号に同期して３２のＦＦ（フリップフロップ）１〜ＦＦ１４４より構成された３３のシフトレジスタ内を順次シフトしていく。本発明では図２に示すように１ビット分のフリップフロップ回路，１ビット分のラッチ回路および１ビット分のストローブ回路を１ブロックとしたパターン１１を１４４個横１列に並べてあるが、シリアルデータのシフトではアルミ配線層の切り替えによってＦＦ９〜ＦＦ１０へのシフト時は隣接したフリップフロップ間ではなく、矢印２１で示すデータを接続する配線のようにＦＦ９から出たＱ９のデータは隣接したＦＦを１個飛び越えている。続いてＦＦ１０からＦＦ１２と右端までいったシリアルデータは、データを接続する配線によりＵターンしてまたフリップフロップを３個飛び越したＦＦ１３にシフトしていく。また、ドライバトランジスタに入力されるストローブ回路の出力は、１ビット分のフリップフロップ回路，１ビット分のラッチ回路および１ビット分のストローブ回路を１ブロックとしたストローブ回路からの出力が接続される。すなわち半導体チップ上辺および下辺にドライバトランジスタ及び出力端子を配置したからと言って、シフトレジスタも上辺および下辺に２段設ける必要はない。ボンディング等による電極ピッチの制約によりドライバ出力端子のピッチ７０μｍとなるが、１ビット分のフリップフロップ回路，１ビット分のラッチ回路および１ビット分のストローブ回路を１ブロックとしたパターンでもブロックピッチは、トランジスタの構成上微細化に有利なロジックトランジスタを使用しているため７０μｍより充分に小さくできる、したがって１ビット分のフリップフロップ回路，１ビット分のラッチ回路および１ビット分のストローブ回路を１ブロックとしたパターン１１は横１列で上辺側，下辺側両方のドライバトランジスタへのゲート配線は充分に可能ある。上辺側，下辺側のドライバトランジスタへのゲート配線は本発明によらなくても可能であるが、本発明ではシリアルデータのシフト位置をドライバトランジスタへの配線抵抗のバラツキを小さくするよう考慮して最も適切な位置のフリップフロップを使用できるようにしたものである。つまりシリアルデータはまず９ビット目のドライバトランジスタへの接続２２に最も適切な位置のＦＦ９に取り込まれ、Ｑ９から出たデータは１０ビット目のドライバトランジスタの接続に最も適切な位置のフリップフロップとしてＦＦ１０を使用している、続いてシリアルデータＦＦ１１，ＦＦ１２と順次シフトして行き、ＦＦ１４４までシフトしたシリアルデータは、次に３４のラッチ入力端子LAより入力されたラッチ信号に同期してパラレルデータに変換され３５のラッチ回路に一担保持される。次にラッチデータと１本または複数の３６のストローブ信号入力端子STRより入力されたストローブ信号によりなる３７のストローブ回路によって、１ビット分のフリップフロップ回路，１ビット分のラッチ回路および１ビット分のストローブ回路を１ブロックとし、そのブロックパターンの上側または下側からのストローブ回路の出力をドライバトランジスタゲートへ入力し、３８のドラ��バトランジスタをＯＮ／ＯＦＦさせ、出力端子にワイヤボンディングまたはフェースダウン実装により接続された図示していない発熱抵抗体に出力する。このようなドライバＩＣは感熱記録ヘッド上に数チップ〜数１０チップ搭載されているため、ＩＣのコストダウンつまり小型化，高密度化が要求されている。そこで図１の１３，１４はドライバトランジスタ領域であるが本発明の１実施例として、１４に示す１ビット〜１０ビット，１３５ビット〜１４４ビットは横長にドライバトランジスタを配置してある。入出力信号端子，電源端子及び制御信号発生回路はパターンサイズが高さ約１００μｍであるから、１３に示す１１ビット〜１３４ビットのようにドライバトランジスタを出力端子に対して縦長に配置していたのでは半導体チップサイズが縦方向に約３００μｍも大きくなってしまう上、デッドスペースも広くできてしまう。
【００１６】
従来ある、感熱記録ヘッド駆動用ＩＣの概略平面図を図４に示すが、従来のレイアウトでは、４１のドライバトランジスタ領域および４２の出力端子６４ビットでは電極ピッチ７０μｍの場合約４７００μｍになるのに対し、１ビット分のフリップフロップ回路，１ビット分のラッチ回路および１ビット分のストローブ回路を１ブロックとしたパターンを６４個並べた４３のブロック領域が約４０００μｍ，４４の入出力信号端子，電源端子及び制御信号発生回路領域が幅約３３００μｍであり、出力端子数が増えれば増えるほど４４や４３のブロック領域の両端のデッドスペースが増え、チップサイズが小さくならないと言う問題があった。
本発明では、半導体チップ幅が電極ピッチ７０μｍの場合約８６００μｍになるのに対し、１ビット分のフリップフロップ回路，１ビット分のラッチ回路および１ビット分のストローブ回路を１ブロックとしたパターン１４４個が約８０００μｍ弱とＧＮＤ端子等を挿入するとほぼ半導体チップ幅になり、入出力信号端子，電源端子及び制御信号発生回路領域が幅約３３００μｍ、下辺側のドライバトランジスタおよびドライバ出力端子領域が両側で幅約５０００μｍとなるため、ほとんどデッドスペースのないパターン配置となっている。つまり、ドライバトランジスタおよび出力端子を半導体チップの４辺に配置することにより、従来の下辺側に入出力信号端子，電源端子及び制御信号発生回路領域だけを配置する方法だとできてしまっていたデッドスペースをなくした、半導体チップサイズの小型化に最も適したパターン配置を実現した訳である。本発明は電極ピッチを狭める事なく半導体チップサイズの小型化を実現した、したがって電極ピッチを狭くしていないのでボンデイングを安定して行う事が可能であり実装品質を高める事ができる。
【００１７】
図５に本実施例のＩＣチップを横に複数配置した、感熱記録ヘッドモジュールを示す。５０は本発明の感熱記録ヘッド駆動用ＩＣである。５１は感熱ヘッドの基盤、５２は発熱抵抗素子、５３はＩＣチップから抵抗素子までの配線を示している。ＩＣ下辺のドライバ出力はＩＣ下側を回って配線されている。図５を見て解るとおりボンデイングピッチを狭くしないで、ドライバ出力信号を抵抗素子に接続することができる。
【００１８】
尚、本発明では１４４出力を例にあげたが、出力数は何出力でも同様であり、半導体チップ４辺への配置出力数は各々の出力数および電極ピッチにより、自ずとデッドスペースのない最適出力数が決まってくるのである。また、実施例では半導体チップ上辺に配置されている出力端子Ｏ１２〜Ｏ１３３までは千鳥配置となっているが、１列配置でも効果は同様である。更に、出力端子はワイヤーボンディング用アルミパッドでもフェースダウン実装用の金バンプあるいは半田バンプ等のバンプでも良い。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例であるＩＣの概略平面を表す図。
【図２】図１の右辺部の拡大を表す図。
【図３】感熱記録ヘッド駆動用ＩＣの基本的な回路を表す図。
【図４】従来の感熱記録ヘッド駆動用ＩＣの概略を表す図。
【図５】本発明の感熱記録ヘッドモジュールの実施例を表す図。
【符号の説明】
【００２０】
１０  ＩＣチップ外形
１１  １ビット分のフリップフロップ回路，１ビット分のラッチ回路および１ビット分のストローブ回路を１ブロックとしたパターン１４４個の領域
１２  入出力信号端子，電源端子，制御信号発生回路の領域
１３  縦長配置ドライバトランジスタ
１４  横長配置ドライバトランジスタ
２０  ＩＣチップ一部外形
２１  データ接続配線
２２  ドライバトランジスタへの接続配線
３０  シリアルデータ入力端子
３１  クロック入力端子
３２  フリップフロップ回路
３３  シフトレジスタ
３４  ラッチ入力端子
３５  ラッチ回路
３６  ストローブ信号入力端子
３７  ストローブ回路
３８  ドライバ出力
４０  ＩＣチップ
４１  ドライバトランジスタ
４２  ドライバ出力端子
４３  シフトレジスタ・ラッチ回路・ストローブ回路
４４  入出力制御回路
５０  本発明の感熱記録ヘッド駆動用ＩＣ
５１  記録ヘッド基盤
５２  発熱抵抗素子
５３  出力信号引き回し配線
【図１】
2005186627.tif 000003
【図２】
2005186627.tif 000004
【図３】
2005186627.tif 000005
【図４】
2005186627.tif 000006
【図５】
2005186627.tif 000007