(57)【要約】【課題】  絶縁基板の少なくとも内部に、内層回路導体と内層平面導体とを具備しても低背化できる配線基板を提供する。【解決手段】  複数の絶縁層１ａ、１ｂが積層された絶縁基板１の内部に、幅が１００μm以下の回路導体５ａａを有する回路導体領域５ａと、面積占有率が８０％以上の平面導体５ｂｂを有する平面導体領域５ｂとを具備してなるとともに、前記回路導体５ａａの厚みが前記平面導体５ｂｂの厚みよりも厚く、かつ前記回路導体領域５ａと前記平面導体領域５ｂとを、前記絶縁層１ａ、１ｂの同一平面上に混在して形成した。【選択図】図２
2005072450.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層が積層された絶縁基板の内部に、幅が１００μm以下の回路導体を有する回路導体領域と、面積占有率が８０％以上の平面導体を有する平面導体領域とを具備してなるとともに、前記回路導体の厚みが前記平面導体の厚みよりも厚く、かつ前記回路導体領域と前記平面導体領域とを、前記絶縁層の同一平面上に混在して形成したことを特徴とする配線基板。
【請求項２】
平面導体領域の厚みが１０μｍ以下であることを特徴とする請求項１に記載の配線基板。
【請求項３】
回路導体領域の厚みが１０μｍ以上であることを特徴とする請求項１または２に記載の配線基板。
【請求項４】
回路導体および平面導体を構成する金属膜が銅あるいは銀を主成分とし、前記絶縁層と同時焼成して形成されたものであることを特徴とする請求項１乃至３のうちいずれか記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板に関し、特に、絶縁基板の内部に、回路導体領域と、平面導体領域とを同時に具備する配線基板に関する。
【背景技術】
【０００２】
近年、ＬＳＩに代表される半導体素子などの電気素子は、高速、高周波化の要求からゲート数が増してきており、そのため、電気素子を搭載する半導体素子収納用パッケージなどの配線基板は、絶縁基板の表面や内部に形成される回路導体の微細化が図られ、さらには、配線基板自体の伝送損失低減のために、回路導体とともに平面導体をも介装させることによる多層化が図られており、これらの各導体は各絶縁層にそれぞれ形成されている（例えば、非特許文献１）。
【非特許文献１】日経ＢＰ社  ＶＬＳＩパッケージング技術（下）  Ｐ１９４〜１９５  香山他  １９９３年
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記非特許文献１に記載の配線基板では、上述のように、回路導体と平面導体とが各絶縁層にそれぞれ形成されているために、積層数が増加することにより、配線基板自体の厚みが厚くなり、配線基板の低背化が困難になるとともに剛性が高まり外部回路基板との接続信頼性が低下するという問題があった。
【０００４】
従って、本発明は、絶縁基板の内部に、回路導体領域と平面導体領域とを具備しても低背化できる配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の配線基板は、複数の絶縁層が積層された絶縁基板の内部に、幅が１００μm以下の回路導体を有する回路導体領域と、面積占有率が８０％以上の平面導体を有する平面導体領域とを具備してなるとともに、前記回路導体の厚みが前記平面導体の厚みよりも厚く、かつ前記回路導体領域と前記平面導体領域とを、前記絶縁層の同一平面上に混在して形成したことを特徴とする。
【０００６】
そして、上記配線基板では、平面導体の厚みが１０μｍ以下であり、回路導体の厚みが１０μｍ以上であること、また、回路導体および平面導体を構成する金属膜が銅あるいは銀を主成分とし、前記絶縁層と同時焼成して形成されたものであることが望ましい。
【発明の効果】
【０００７】
本発明によれば、配線基板を構成する回路導体および平面導体を絶縁層の同一平面上に混在させて形成することにより、絶縁層数を低減でき、このことにより配線基板の低背化を図ることができるとともに剛性を低くでき、このため外部回路基板との接続信頼性を向上させることができる。
【０００８】
また、絶縁層に対する占有面積の大きい平面導体の厚みを、前記占有面積の小さい回路導体よりも薄く形成することにより、絶縁層間のデラミネーションを防止するととともに、厚く形成した回路導体の抵抗を低くでき伝送特性を高めることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明について実施例を示す添付図面に基づき詳細に説明する。図１は、本発明の配線基板を示す概略断面図、図２は、回路導体および平面導体との混成導体層を示す平面図、図３（ａ）は電気素子実装用パッド群を有する表面導体を示す平面図、（ｂ）はボールグリッドアレイ（ＢＧＡ）パッド群を有する表面導体を示す平面図である。以下、図１〜３に基づき詳細に説明する。
【００１０】
本発明の配線基板Ａは、複数の絶縁層１ａ、１ｂが積層された絶縁基板１の表面に表面導体３が形成され、また、絶縁層１ａとその下層側の絶縁層１ｂとの間には回路導体領域５ａと平面導体領域５ｂとが形成されている。なお、絶縁層１ａの上面側の表面導体３は電気素子実装用パッド群３ａであり、一方、絶縁層１ｂの下面側の表面導体３はボールグリッドアレイ（ＢＧＡ）パッド群３ｂである。ここで、本発明の回路導体領域を構成する回路導体５ａａの幅は１００μｍ以下、一方、平面導体領域５ｂを構成する平面導体５ｂｂの面積占有率が８０％以上であることを特徴とするものであり、この場合、回路導体５ａａの厚みが平面導体５ｂｂの厚みよりも厚く、かつ回路導体領域５ａと平面導体領域５ｂとが、例えば、絶縁層１ｂの同一平面上に混在して形成されていることが重要である。そして、本発明の配線基板Ａにおける回路導体５ａａの高密度化に対して、その幅は、９０μｍ以下、特に、８５μｍ以下が好ましい。また、平面導体５ｂｂは、電源層や接地層としてより均一な電流分布を確保し伝送特性を安定させるという理由から、その面積占有率は８５％以上が好ましい。
【００１１】
尚、回路導体領域５ａとは、幅１００μｍ以下の回路導体５ａａが近接して１００μｍ以下の間隔で形成された領域をいい、平面導体領域５ｂとは、幅１００μｍよりも大なる平面導体５ｂｂが連続して形成された領域およびそのような平面導体５ｂｂにより囲まれた領域をいう。そして、絶縁層１ａ、１ｂ上における回路導体領域５ａの面積割合は３０〜７０％、つまり、平面導体領域５ｂも３０〜７０％が好ましい。
【００１２】
回路導体５ａａの幅が１００μｍよりも大きい場合には、一定の面積内にこのように幅の広い回路導体５ａａを形成すると、回路導体５ａａどうしが近接しすぎてマイグレーションなどによりショートや絶縁不良を引き起こす恐れがある。また、平面導体５ｂｂの面積占有率が８０％よりも小さいと、平面導体５ｂｂに偏った電流分布が発生し、伝送特性が劣化する恐れがある。さらには、回路導体領域５ａと平面導体領域５ｂとを絶縁層１ａ、１ｂごとに形成すると、絶縁基板１用いられる絶縁層１ａ、１ｂ数が増え、結果的に配線基板Ａの厚みが大きくなり低背化が困難となり、強いては接続信頼性が低下する。
【００１３】
そして、本発明では、平面導体５ｂｂの厚みは、デラミネーションを防止するとともに配線基板Ａの平坦度を高めるという理由から、１０μｍ以下、特に、５〜９μｍであることがより好ましい。一方、回路導体５ａａの厚みは、導体抵抗を低くするという点で、１０μｍよりも厚く、特に、導体抵抗の低減と同時にデラミネーションの防止や配線基板Ａの平坦度を高めるという理由から、その厚みは１１〜２０μｍであることがより望ましい。
【００１４】
そして、回路導体領域５ａおよび平面導体領域５ｂを構成する金属膜は、導体の低抵抗化を実現できること、あるいは、高熱膨張化、低誘電率化、低ヤング率化など種々の特性を調整できる結晶化ガラス相とセラミックフィラーとの組み合わせからなる低温焼成磁器との同時焼成を可能とするという理由から、銅あるいは銀を主成分としたものが好ましく、特に、回路導体５ａａを高密度化してもマイグレーションを抑制できるという点で銅がより好ましい。
【００１５】
また、回路導体領域５ａおよび平面導体領域５ｂを形成するための絶縁層１ａ、１ｂとしては、上記の導体を混在させても反りを防止できるという理由から、その厚みは５０μｍ以上、特に、低背化をも達成するという点で１００〜２００μｍの範囲であることがより望ましい。また、絶縁層１ａ、１ｂの４０〜４００℃における熱膨張係数は、導体成分との熱膨張係数差を小さくするという理由から、８×１０−６／℃以上、特に、９×１０−６／℃以上であることがより望ましい。
【００１６】
本発明にかかる配線基板Ａの製法では、例えば、まず、少なくとも結晶性ガラス粉末とセラミックフィラーとを含有する複数のセラミックグリーンシートを形成する。このセラミックグリーンシートを構成する結晶性ガラス粉末は、ＳｉＯ２  ３５〜５５質量％、Ｂ２Ｏ３  ４〜１２質量％、ＣａＯ  ２〜８質量％、Ａｌ２Ｏ３  ２〜９質量％、ＢａＯ  ２５〜４４質量％を含有することを特徴とし、この結晶性ガラス粉末の屈伏点は８００℃以下であることが望ましい。そして本発明では、絶縁層１ａ、１ｂの熱膨張係数を高めるという点で、上記結晶性ガラス粉末を４５〜６０質量％と、セラミックフィラーとしてクオーツを４０〜５５質量％とを含有することが望ましい。
【００１７】
次に、上記組成からなる複数のセラミックグリーンシートのそれぞれにビアホール導体を形成した後、その一方主面上に、金属粉末を含有する導体ペーストを用いて、表面導体パターン、回路導体パターンと平面導体パターンとの混在パターンをそれぞれ形成する。この場合、金属粉末の平均粒径は、前記表面導体パターンでは２〜７μｍ、混在パターンでは１〜６μｍであること、特に、２〜４μｍであることがより望ましい。この場合、混在パターンにおいて、回路導体パターンを厚く、平面導体パターンの厚みを前記回路導体パターンよりも薄く形成する際には、印刷用スクリーンのレジスト膜の厚みを調整して行うことができる。
【００１８】
次に、上記表面導体パターン、回路導体パターンおよび平面導体パターンの混在パターンをそれぞれ形成したセラミックグリーンシートを所定の構成で積層し、切断し所定の寸法を有する積層体を形成した後、この積層体を８００〜１０５０℃の温度で焼成する。導体として銅を用いる場合の雰囲気は還元性、銀を用いる場合は酸化性であることが好ましい。
【実施例】
【００１９】
配線基板の一つであるボールグリッドアレイ（ＢＧＡ）を以下のようにして作製した。まず、平均粒径３の銅粉末を用いて混在パターン用導体ペーストを、また、平均粒径５μｍの銅粉末を用いて表面導体パターン用の導体ペーストを調製した。次に、質量比でＳｉＯ２  ４３％、Ｂ２Ｏ３  ８％、ＣａＯ  ５％、Ａｌ２Ｏ３  ６％、ＢａＯ  ３７％、ＳｒＯ  １％以下を含有し、屈伏点が７００℃の結晶性ガラス粉末５０質量％と、クオーツ５０質量％とからなる混合物を調製した。次に、この混合物に有機バインダ、分散剤、溶剤を所定量添加し、ドクターブレード法により、厚み２００μｍのセラミックグリーンシートを作製した。次に、このセラミックグリーンシートに開口後、銅導体ペーストを用いてビアホール導体を形成した。
【００２０】
次に、かくして得られた各種の導体ペーストを前記セラミックグリーンシート上にそれぞれ印刷して、図１に示す構成となるように、表層導体パターン、回路導体パターンおよび平面導体パターンとからなる混在パターンを形成した。焼成後の絶縁層の面積に対して回路導体領域が５０％になるように形成した。回路導体の線幅は１００μｍになるように調整した。さらに平面導体の面積占有率は８０％とした。次に、上記の導体パターンを形成したセラミックグリーンシートを複数層積層し積層体を形成し、窒素雰囲気中、最高温度９１０℃にて焼成を行い、このあとＮｉ、Ａｕのめっきを施して配線基板を作製した。混在した導体パターンの層および厚みの構成は表１に示した。配線基板の面積は４０×４０ｍｍ２とした。
【００２１】
次に、得られた上記の配線基板について反りの評価を行った。配線基板の反りは表面導体の電気素子実装用パッド群の領域（図３（ａ）の破線領域）を対角線の２方向についてレーザー変位計を用いて測定した。また、混在した導体層における回路導体および平面導体の厚みはサンプルを断面研磨した後、電子顕微鏡を用いて測定した。また、デラミネーションについても同じ断面研磨したサンプルを用いて評価した。さらに、得られた配線基板について信頼性試験を行った。信頼性試験については、試料数各１００個について、温度を−６５〜１５０℃とし、サイクル数を１０００サイクルまで評価した。この場合、断線したものを不良とした。結果を表１に示した。また、比較例として、回路導体と平面導体とを別々のセラミックグリーンシートに形成し、積層した配線導体を作製して本発明の試料と同様の評価を行った。なお、この場合、回路導体および平面導体には、本発明の混在パターン用の導体ペーストを用いた。
【表１】
2005072450.tif 000003
【００２２】
表１の結果から明らかなように、本発明を適用した試料Ｎｏ．１〜４では、反りが１００μｍ以下、デラミネーションが１個／１００以下、信頼性試験における不良が２％以下であった。特に、平面導体の厚みを回路導体の厚みより薄くして混在させた試料Ｎｏ．２、３では、反りが９０μｍ以下で、デラミネーションが無く、信頼性試験における不良がも無かった。一方、回路導体と平面導体とを混在させなかった試料Ｎｏ．５では、反りは８０μｍと小さかったものの、デラミネーションが２／１００個、信頼性試験での不良が５％と多かった。
【産業上の利用可能性】
【００２３】
本発明は、半導体素子収納用パッケージなどの配線基板として好適である。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の配線基板を示す断面模式図である。
【図２】図２は、回路導体および平面導体との混在導体層を示す平面図である。
【図３】図３（ａ）は電気素子実装用パッド群を有する表面導体を示す平面図、（ｂ）はボールグリッドアレイ（ＢＧＡ）パッド群をを有する表面導体を示す平面図である。
【符号の説明】
【００２５】
Ａ  配線基板
１  絶縁基板
１ａ、１ｂ  絶縁層
３  表面導体
３ａ  電気素子実装用パッド群
３ｂ  ボールグリッドアレイパッド群
５ａ  回路導体
５ｂ  平面導体
【図１】
2005072450.tif 000004
【図２】
2005072450.tif 000005
【図３】
2005072450.tif 000006