(57)【要約】【課題】板状金属コアに形成された信号スルーホール及びグランドスルーホール導体又は電源スルーホール導体のインピーダンスを低減できる多層配線基板を提供する。【解決手段】高周波に対して接地された板状金属コアＭＣに穿設されたコア貫通孔ＣＨ１００Ａに一対以上の信号スルーホール導体ＳＰ１０１及び電源スルーホール導体ＰＰ１０２あるいはグランドスルーホール導体ＧＰ１０１を隣接配置し、各１対の信号スルーホール導体ＳＰ１０１及電源スルーホール導体ＰＰ１０２あるいはグランドスルーホール導体ＧＰ１０１を流れる、それぞれの電流の位相が逆相になるように電流経路を定めることにより課題を解決する。【選択図】図１
2005064027.tif 000002
【特許請求の範囲】
【請求項１】
板状金属コアの第一主表面と第二主表面とのそれぞれに金属導体層と誘電体層とが交互に積層され、前記導体層の少なくとも１層は電源用面導体が形成された電源層とされ、少なくとも他の１層はグランド用面導体が形成されたグランド層とされ、又少なくとも１層には主体的に電気信号を取り扱う信号用導体が形成され、
前記グランド層あるいは前記電源層に導通された前記板状金属コアにコア貫通孔が形成され、該コア貫通孔内には、これを充填する誘電体材料により互いにかつ前記板状金属コアから空間的に隔てられた形で、前記第一主表面側の導体層と前記第二主表面側の導体層とを互いに接続する２以上のスルーホール導体が配置され、
それらスルーホール導体の少なくとも一つが、前記電源層に導通する電源スルーホール導体あるいは前記グランド層に導通するグランドスルーホール導体とされ、他の少なくとも一つが前記信号用導体に導通する信号スルーホール導体とされたことを特徴とする配線基板。
【請求項２】
前記グランドスルーホール導体及び前記電源スルーホール導体は論理回路のグランド端子及び電源端子とにそれぞれ接続され、前記信号スルーホール導体は該論理回路の信号出力端子に接続され、前記論理回路から前記グランドスルーホール導体及び前記電源スルーホール導体に通電することにより、前記電気信号において電源電流及び接地電流をそれぞれに流した後に前記板状金属コアに電源電流あるいは接地電流を吸収させると共に、
前記電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
前記グランドスルーホール導体を流れる接地電流と前記信号スルーホール導体を流れる信号電流とが、前記各周期の電圧が前記第一レベルとなる期間内において、それぞれの電流位相が互いに逆相となり、他方前記電源スルーホール導体を流れる電源電流と前記信号スルーホール導体を流れる信号電流とが、前記各周期の電圧が前記第二レベルとなる期間内において、電流位相が互いに逆相となるように、前記グランドスルーホール導体と前記信号スルーホール導体との電流経路及び前記電源スルーホール導体と前記信号スルーホール導体の電流経路を定めた請求項１記載の配線基板。
【請求項３】
前記グランド層に導通された前記板状金属コア、及び前記電源スルーホール導体は論理回路のグランド端子及び電源端子とにそれぞれ接続され、前記信号スルーホール導体は該論理回路の信号出力端子に接続され、
前記電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
前記電気信号において、前記論理回路から前記板状金属コアに流れる接地電流と前記信号スルーホール導体を流れる信号電流とが、前記各周期の電圧が前記第一レベルとなる期間内において、電流位相が互いに逆相となり、他方前記電源スルーホール導体を流れる電源電流と前記信号スルーホール導体を流れる信号電流は、前記各周期の電圧が前記第二レベルとなる期間内において、電流位相が互いに逆相となるように、前記板状金属コアと前記信号スルーホール導体との電流経路、及び前記電源スルーホール導体と前記信号スルーホール導体との電流経路を定めた請求項１に記載の配線基板。
【請求項４】
前記電源層に導通された前記板状金属コア、及び前記グランドスルーホール導体は論理回路の電源端子及びグランド端子とにそれぞれ接続され、前記信号スルーホール導体は該論理回路の信号出力端子に接続され、
前記電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
前記電気信号において、前記グランドスルーホール導体を流れる接地電流と前記信号スルーホール導体を流れる信号電流とが、前記各周期の電圧が前記第一レベルとなる期間内において、電流位相が互いに逆相となり、他方前記論理回路から前記板状金属コアに流れる電源電流と前記信号スルーホール導体を流れる信号電流とが、前記各周期の電圧が前記第二レベルとなる期間内において、電流位相が互いに逆相となるように、前記板状金属コアと前記信号スルーホール導体との電流経路、及び前記グランドスルーホール導体と前記信号スルーホール導体の電流経路を定めた請求項１に記載の配線基板。
【請求項５】
前記コア貫通孔内で互いに隣接した前記グランドスルーホール導体又は前記電源スルーホール導体と前記信号スルーホール導体とが一対のスルーホール導体からなるスルーホール・グループを構成し、該スルーホール・グループが１又は２以上、前記コア貫通孔に配置された請求項１ないし請求項４項のいずれか一項に記載の配線基板。
【請求項６】
前記コア貫通孔内で互いに隣接した前記グランドスルーホール導体と、前記電源スルーホール導体と、前記信号スルーホール導体とが３つのスルーホール導体からなるスルーホール・グループを構成し、該スルーホール・グループが１又は２以上、前記コア貫通孔に配置された請求項１ないし請求項４項のいずれか一項に記載の配線基板。
【請求項７】
前記コア貫通孔内で互いに隣接した前記グランドスルーホール導体と、前記電源スルーホール導体と、２つの個別の前記信号スルーホール導体とが４つのスルーホール導体からなるスルーホール・グループを構成し、該スルーホール・グループが１又は２以上、前記コア貫通孔に配置された請求項１ないし請求項４項のいずれか一項に記載の配線基板。
【請求項８】
複数のスルーホール・グループに各々属する、前記グランドスルーホール導体又は前記電源スルーホール導体と前記信号スルーホール導体とは、金属導体層上に形成された個別の導体により、同種のもの同士が互いに並列接続されてなる請求項１ないし請求項４項のいずれか一項に記載の配線基板。
【請求項９】
前記板状金属コアに前記コア貫通孔が複数形成され、個別に前記スルーホール・グループを形成する前記グランドスルーホール導体又は前記電源スルーホール導体と前記信号スルーホール導体とが、各コア貫通孔に少なくとも１組存在するように、前記複数のグランドスルーホール導体と電源スルーホール導体と前記信号スルーホール導体とが複数の前記コア貫通孔に分配されている請求項５ないし請求項８のいずれか一項に記載の配線基板。
【請求項１０】
１つの前記コア貫通孔内に２以上の同種の前記スルーホール・グループからなるスルーホール導体群が配置され、少なくとも一部の該スルーホール導体群において、前記グランドスルーホール導体又は前記電源スルーホール導体と前記信号スルーホール導体とが、縦横複数個ずつのマトリックス状に互い違いに配置された請求項１ないし請求項９のいずれか一項に記載の配線基板。
【請求項１１】
前記スルーホール・グループをなす前記グランドスルーホール導体、前記電源スルーホール導体及び前記信号スルーホール導体の最短距離において、隣接するもの同士の中心線間距離Ｓが、各スルーホール導体の外径をｄとしたときに、１＜Ｓ／ｄ≦３の関係式を満たす請求項１ないし請求項１０のいずれか一項に記載の配線基板。
【請求項１２】
前記板状金属コアの第一主表面に、樹脂誘電体層と金属導体層とを交互に積層した第一配線積層部が形成され、
前記板状コアの第二主表面に、樹脂誘電体層と金属導体層とを交互に積層した第二配線積層部が形成され、
前記第一配線積層部の第一主表面には、集積回路素子を接続するための、第一側電源パッドと第一側グランドパッドとを含む第一側電極パッドアレーが露出形成され、
前記第二配線積層部の第二主表面には、接続先基板に前記配線基板を接続するための、第二側電源パッドと第二側グランドパッドとを含む第二側電極パッドアレーが露出形成され、
前記第一側電源パッドと前記第二側電源パッドとは、前記第一配線積層部及び前記第二配線積層部との少なくともいずれかにおいて、前記金属導体層をなす電源層に導通し、
前記第一側グランドパッドと前記第二側グランドパッドとは、前記第一配線積層部及び前記第二配線積層部との少なくともいずれかにおいて、前記金属導体層をなすグランド層に導通し、さらに、
同一のコア貫通孔内に信号スルーホール導体とグランドスルーホール導体又は電源スルーホール導体とを有する信号ライン及びグランドライン又は電源ラインとの組において、
前記第一側信号パッドと前記第二側信号パッドとをつなぐ信号ラインは、前記第一側信号パッドと、前記第一配線積層部内の第一側信号ビア導体と、前記信号スルーホールとが基板積層方向に直線的に配列してなり、
前記第一側グランドパッドと前記第二側グランドパッドとをつなぐグランドライン又は前記第一側電源パッドと前記第二側電源パッドとをつなぐ電源ラインのいずれかは、
前記第一側グランドパッド又は前記第一側電源パッドと、前記第一配線積層部内の第一側グランドビア導体又は第一側電源ビア導体と、前記グランドスルーホール導体又は電源スルーホール導体とが基板積層方向に直線的に配列してなる請求項１ないし請求項１１のいずれか一項に記載の配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は多層構造を有する配線基板に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平６−３７４１６号公報
【０００３】
ＬＳＩやＩＣなどの半導体部品を搭載したり、あるいは基板内部に伝送線路、フィルタなどの回路素子を形成した配線基板として、ガラス強化樹脂層等で構成された板状金属コアの両面に、樹脂誘電体層と金属導体層を交互に積層した配線基板が使用されている。しかし、配線基板の強度あるいは放熱性能などを向上するため、銅合金からなる板状金属コアを有する配線基板も使用され始めている。
このような配線基板の板状金属コアに信号用あるいは電源用（直流電源の供給）、グランド用（信号の接地）などの複数のスルーホール導体を形成し、信号線の特性インピーダンスの精度並びに周波数特性を安定向上させることが行なわれている。例えば、配線基板の両面に形成された信号伝送線路の特性インピーダンスとスルーホール導体の特性インピーダンスを整合させる方法が特許文献１に提案されている。即ち、この両面に形成された信号伝送線路を接続する信号スルーホール導体に隣接してグランドスルーホールを配置することで、信号スルーホール導体の特性インピーダンスを前記信号伝送線路の特性インピーダンスに精度良く一致させる。これによって、高速論理回路の信号波形の劣化を最小にしてその伝播を向上させる、というものである。
【０００４】
【発明が解決しようとする課題】
しかし、このようなスルーホール導体においては、クロック周波数１００ＭＨｚ以上の高速論理回路にこの配線基板を適用する場合には、前記配線基板に内層された電源層（直流電源供給用）あるいはグランド層（電気信号接地用）に接続するグランドスルーホール導体あるいは電源スルーホール導体の高周波帯におけるインピーダンスＺＳが問題となる。特に、高速論理回路として、ＣＰＵ、ＤＳＰあるいはＲＡＭなどのＬＳＩを配線基板に実装し、ＬＳＩの消費電流として数百ｍＡ以上の高速大電流ＩＣがそのＬＳＩと該配線基板間を流れる場合には、前記インピーダンスＺＳによって定まる直列インダクタンスＬで発生する電圧ｅＬ［  ｅＬ  ＝｜ｊωＬ×ＩＣ｜  −−−（１）、但し、ω：高周波信号の角周波数］が、ＬＳＩに供給される直流電源の電圧降下あるいはＬＳＩからグランド（接地）に流れ込むグランド電圧の上昇を招き、ＬＳＩの高速論理回路の性能に少なからぬ影響（ノイズ・マージンの低下、信号波形の劣化など）を及ぼすことが多い。
【０００５】
本発明の課題は、電源スルーホール導体あるいはグランドスルーホール導体のインピーダンスを低減する配線基板を提供することにある。
【０００６】
【課題を解決するための手段及び作用・効果】
上記課題を解決するためにその第一の構成は、板状金属コアの第一主表面と第二主表面とのそれぞれに金属導体層と誘電体層とが交互に積層され、導体層の少なくとも１層は電源用面導体が形成された電源層とされ、少なくとも他の１層はグランド用面導体が形成されたグランド層とされ、又少なくとも１層には主体的に電気信号を取り扱う信号用導体が形成され、
グランド層あるいは電源層に導通された板状金属コアにコア貫通孔が形成され、コア貫通孔内には、これを充填する誘電体材料により互いにかつ板状金属コアから空間的に隔てられた形で、第一主表面側の導体層と第二主表面側の導体層とを互いに接続する２以上のスルーホール導体が配置され、
それらスルーホール導体の少なくとも一つが、電源層に導通する電源スルーホール導体あるいはグランド層に導通するグランドスルーホール導体とされ、他の少なくとも一つが信号用導体に導通する信号スルーホール導体とされたことを特徴とする。
【０００７】
上記本発明の配線基板は、板状金属コアを貫通するコア貫通孔に信号スルーホール導体及び電源スルーホール導体又はグランドスルーホール導体を隣接して平行に配置し、かつ電源スルーホール導体は内層された電源層に及びグランドスルーホール導体は内層されたグランド層にそれぞれ接続されて、この両スルーホール導体を結合分布定数線路として働かせることにより、両スルーホール導体の線路インピーダンスＺＳ［前記コア貫通孔形状と両スルーホール導体の断面形状等で一義的に定まる、詳細後述の（７）式参照］を低インピーダンスでかつ安定にすることができる。
【０００８】
即ち，両スルーホール導体のもつ直列インダクタンスＬはその線路インピーダンスＺＳで定まる｛Ｌ≒（ＺＳ・ｌｅ）／（λｇ・ｆ）−−−（２）、但し、ｌｅ：スルーホール導体の長さ、λｇ：スルーホール導体上の線路波長、ｆ：高周波信号の周波数｝ので、そこに生じる電圧ｅ［前（１）式で与えられる］も小さくなる。この結果、本発明の配線基板を使用し、その上に高速論理回路である集積回路素子を実装した電気信号回路（以後、単に、「電気信号回路」と称する）は、その高速信号性能、例えばノイズ・マージン、クロストークあるいは信号波形の伝播などを向上させることができる。
【０００９】
次に、本発明の配線基板は、グランドスルーホール導体及び電源スルーホール導体は論理回路のグランド端子及び電源端子とにそれぞれ接続され、信号スルーホール導体は論理回路の信号出力端子に接続され、論理回路からグランドスルーホール導体及び電源スルーホール導体に通電することにより、電気信号において電源電流及び接地電流をそれぞれに流した後に板状金属コアに電源電流あるいは接地電流を吸収させると共に、
電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
グランドスルーホール導体を流れる接地電流と信号スルーホール導体を流れる信号電流とが、各周期の電圧が前記第一レベルとなる期間内において、それぞれの電流位相が互いに逆相となり、他方電源スルーホール導体を流れる電源電流と信号スルーホール導体を流れる信号電流とが、各周期の電圧が第二レベルとなる期間内において、電流位相が互いに逆相となるように、グランドスルーホール導体と信号スルーホール導体との電流経路及び電源スルーホール導体と信号スルーホール導体の電流経路を定めた構成とすることもできる。
【００１０】
このようにすると、信号スルーホール導体を流れる信号電流とグランドスルーホール導体を流れる接地電流は、電気信号の各周期においてその電圧が第一レベルとなる期間内で、その電流の大きさが略等しくかつ互いの電流位相が逆相となる。又、信号スルーホール導体を流れる信号電流と電源スルーホール導体を流れる電源電流は、電気信号の各周期においてその電圧が第二レベルとなる期間内（各周期から前記の第一レベルの期間を差し引いた期間）で、その電流の大きさが略等しくかつ互いの電流位相が逆相となる。即ち、電気信号の全期間を通して信号スルーホール導体はグランドスルーホール導体（第一レベルの期間に対して）又は電源スルーホール導体（第二レベルの期間に対して）から常に、奇モード励振された結合になり、その特性インピーダンスＺｏｄは通常モード励振の場合の線路インピーダンスＺＳの半分［Ｚｏｄ＝ＺＳ／２  −−−（３）、詳細後述の（９）式参照］になる。この結果、各スルーホール導体に生じる直列インダクタンスＬｏｄ｛上式（２）で与えられる｝並びにそれによって発生する前記電圧降下あるいは前記電圧上昇も１／２となって電気信号回路の前記高速信号性能を向上することができる。ここで、コア貫通孔に配置されたグランドスルーホール導体と電源スルーホール導体をそれぞれに、接地電流と電源電流が流れた後に、この両電流はそれぞれに、グランド層と電源層に導通し、さらに高周波的にグランド（接地）ポテンシャルの優れた（接地インピーダンスが十分に低い）メタルコアに吸収されて各電流は消滅し、その電源電位とグランド電位は安定化される。このようにすると隣接したグランドスルーホール導体と電源スルーホール導体にはその大きさが略等しく位相が互いに逆相となる電気信号の電流（グランド電流／電源電流、詳細後述）がそれぞれに流れる。これによって、両スルーホール導体に流れる電流によって発生する磁界が完全に打ち消しあって（奇モード励振の結合）、両スルーホール導体の線路インピーダンス（特性インピーダンス）が通常の場合（両スルーホール導体を流れる電流に特定の関係を有しない）の線路インピーダンスの半分に低減することができる。なお、電源スルーホール導体又はグランドスルーホール導体を流れる電気信号の電流は、論理回路各部の基本動作を時間的に定めるクロックパルスに同期した時間的に規則性のある高速パルス信号電流（高調波成分を含めて広帯域高周波信号となる、「信号成分」）と、論理回路各部の動作に基づいて発生する個別電流を集合した時間的に不規則な集合電流（いわゆる、「雑音成分」）とを重畳した複雑な混合電流となり、本発明では電源スルーホール導体又はグランドスルーホール導体を流れるそれぞれの電流の上記の高周波信号成分と雑音成分を合せて「電気信号」と称する。
【００１１】
又、本発明の配線基板は、グランド層に導通された板状金属コア、及び電源スルーホール導体は論理回路のグランド端子及び電源端子とにそれぞれ接続され、信号スルーホール導体は該論理回路の信号出力端子に接続され、
電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
電気信号において、論理回路から板状金属コアに流れる接地電流と信号スルーホール導体を流れる信号電流とが、各周期の電圧が第一レベルとなる期間内において、電流位相が互いに逆相となり、他方電源スルーホール導体を流れる電源電流と信号スルーホール導体を流れる信号電流は、各周期の電圧が第二レベルとなる期間内において、電流位相が互いに逆相となるように、板状金属コアと信号スルーホール導体との電流経路、及び電源スルーホール導体と信号スルーホール導体との電流経路を定めた構成とすることもできる。
【００１２】
このようにすると、信号スルーホール導体を流れる信号電流と、板状金属コアに流れる接地電流（この信号スルーホール導体が配置されているコア貫通孔の壁面を上面：第一主表面から下面：第二主表面に向かって流れる接地電流）は、電気信号の各周期においてその電圧が第一レベルとなる期間内で、その電流の大きさが略等しくかつ互いの電流位相が逆相となる。又、信号スルーホール導体を流れる信号電流と電源スルーホール導体を流れる電源電流は、電気信号の各周期においてその電圧が第二レベルとなる期間内で、その電流の大きさが略等しくかつ互いの電流位相が逆相となる。即ち、電気信号の全期間を通して信号スルーホール導体は板状金属コア（第一レベルの期間に対して）又は電源スルーホール導体（第二レベルの期間に対して）から常に、奇モード励振された結合になり、その特性インピーダンスＺｏｄは通常モード励振の場合の線路インピーダンスＺＳの半分［Ｚｏｄ＝ＺＳ／２  −−−（３）、詳細後述の（９）式参照］になる。この結果、各スルーホール導体に生じる直列インダクタンスＬｏｄ並びにそれによって発生する前記電圧降下あるいは前記電圧上昇も１／２となって電気信号回路の前記高速信号性能を向上することができる。
【００１３】
又、本発明の配線基板は、電源層に導通された板状金属コア、及びグランドスルーホール導体は論理回路の電源端子及びグランド端子とにそれぞれ接続され、信号スルーホール導体は該論理回路の信号出力端子に接続され、
電気信号は、その電圧が閾値をはさんで識別可能な第一レベルと第二レベルとの組合せからなる周期の繰り返しからなり、
電気信号において、グランドスルーホール導体を流れる接地電流と信号スルーホール導体を流れる信号電流とが、各周期の電圧が第一レベルとなる期間内において、電流位相が互いに逆相となり、他方論理回路から板状金属コアに流れる電源電流と信号スルーホール導体を流れる信号電流とが、各周期の電圧が第二レベルとなる期間内において、電流位相が互いに逆相となるように、板状金属コアと信号スルーホール導体との電流経路、及び前記電源スルーホール導体と信号スルーホール導体の電流経路を定めた構成とすることもできる。
【００１４】
このようにすると、信号スルーホール導体を流れる信号電流と、板状金属コアに流れる電源電流（この信号スルーホール導体が配置されているコア貫通孔の壁面を下面：第二主表面から上面：第一主表面に向かって流れる電源電流）は電気信号の各周期において、その電圧が第二レベルとなる期間内でその電流の大きさが略等しくかつ互いの電流位相が逆相となる。又、信号スルーホール導体を流れる信号電流とグランドスルーホール導体を流れる接地電流は、電気信号の各周期内においてその電圧が第一レベルとなる期間内で、その電流の大きさが略等しくかつ互いの電流位相が逆相となる。即ち、電気信号の全期間を通して信号スルーホール導体は板状金属コア（第二レベルの期間に対して）又はグランドスルーホール導体（第一レベルの期間に対して）から常に、奇モード励振された結合になり、その特性インピーダンスＺｏｄは通常モード励振の場合の線路インピーダンスＺＳの半分［Ｚｏｄ＝ＺＳ／２  −−−（３）、詳細後述の（９）式参照］になる。この結果、各スルーホール導体に生じる直列インダクタンスＬｏｄ並びにそれによって発生する前記電圧降下あるいは前記電圧上昇も通常モードの場合の１／２となって電気信号回路の前記高速信号性能を向上することができる。
【００１５】
又、本発明の配線基板は、コア貫通孔内で互いに隣接したグランドスルーホール導体又は電源スルーホール導体と信号スルーホール導体とが一対のスルーホール導体からなるスルーホール・グループを構成し、スルーホール・グループが１又は２以上、コア貫通孔に配置されるようにすることもできる。
【００１６】
このように構成すると、一グループの場合には前記の奇モード励振の効果を達成できる。二グループ以上の場合には、グランドスルーホール導体あるいは電源スルーホール導体のいずれかと、信号スルーホール導体が、同一コア貫通孔内にグループ数Ｎに対応して、それぞれ複数Ｎずつ存在する。従って、同様の機能を有する複数Ｎの信号スルーホール導体及び、電源スルーホール導体又はグランドスルーホール導体（以降、単に「同種スルーホール導体」という）は同種スルーホール導体毎に並列接続され、同様の電流がそれぞれの同種スルーホール導体を同時に流れる。この結果、同種スルーホール導体に対する合成インダクタンスＬＮは各スルーホール導体のインダクタンスをＬｏｄとすると概ねその１／Ｎに低減｛ＬＮ＝Ｌｏｄ／Ｎ  −−−（４）｝されて、電源の電圧降下とグランドの電圧上昇も略その１／Ｎとなり極めて小さくできる。
【００１７】
又、本発明の配線基板は、コア貫通孔内で互いに隣接したグランドスルーホール導体と、電源スルーホール導体と、信号スルーホール導体とが３つのスルーホール導体からなるスルーホール・グループを構成し、スルーホール・グループが１又は２以上、コア貫通孔に配置されるようにしてもよい。
【００１８】
このようにすると、一グループの場合には前記の奇モード励振の効果を達成できる。二グループ以上の場合には、グランドスルーホール導体、電源スルーホール導体及び信号スルーホール導体が、同一コア貫通孔内にグループ数Ｎに対応して、それぞれ複数Ｎずつ存在する。従って、複数Ｎの信号スルーホール導体、電源スルーホール導体、グランドスルーホール導体は同種スルーホール導体毎に並列接続され、同様の電流が各同種スルーホール導体を同時に流れる。この結果、同種スルーホール導体に対する合成インダクタンスＬＮは各スルーホール導体のインダクタンスをＬｏｄとすると概ねその１／Ｎに低減｛ＬＮ＝Ｌｏｄ／Ｎ  −−−（４）｝されて、電源の電圧降下とグランドの電圧上昇も略その１／Ｎとなり極めて小さくできる。
【００１９】
又、本発明の配線基板は、コア貫通孔内で互いに隣接したグランドスルーホール導体と、電源スルーホール導体と、２つの個別の信号スルーホール導体とが４つのスルーホール導体からなるスルーホール・グループを構成し、スルーホール・グループが１又は２以上、コア貫通孔に配置されるようにすることもできる。
【００２０】
このように構成すると、配線基板の上にＥＣＬ（Ｅｍｉｔｔｅｒ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）あるいはＳＣＬ（Ｓｏｕｒｃｅ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）などの電流切替型高速論理回路を使用した集積回路素子を実装した電気信号回路において、本発明の多層を適用することができる。具体的には、該高速論理回路の差動信号である２つの電気信号（信号出力）Ｅｏｕｔ／−Ｅｏｕｔに該２つの信号スルーホール導体ＳＰ７０１／ＳＰ７０２をそれぞれ接続し（詳細は図２０参照）、グランドスルーホール導体ＧＰ７０１と電源スルーホール導体ＰＰ７０２を該高速論理回路のグランドと電源にそれぞれ接続する。この結果、電気信号の各周期においてその電圧が第一レベルとなる期間内で、電源電流ＩＰと信号電流ＩＳＤ−（ＳＰ７０１からＦＥＴ３１を流れるＩＳＬ１）の和が接地電流ＩＧと信号電流ＩＳＤ＋（電源からＳＰ７０２に流れるＩＳＨ２）に等しくなり、かつ電源電流ＩＰ／信号電流ＩＳＤ＋は互いに逆相で、接地電流ＩＧ／信号電流ＩＳＤ−も互いに逆相になる。又、その電圧が第二レベルとなる期間内で、電源電流ＩＰと信号電流ＩＳＤ＋（ＳＰ７０２からＦＥＴ３２を流れるＩＳＬ２）の和が接地電流ＩＧと信号電流ＩＳＤ−（電源からＳＰ７０１に流れるＩＳＨ１）に等しくなり、かつ電源電流ＩＰ／信号電流ＩＳＤ−は互いに逆相で、接地電流ＩＧ／信号電流ＩＳＤ＋も互いに逆相になる。従って、電気信号の全期間を通して信号スルーホール導体ＳＰ７０１は信号スルーホール導体ＳＰ７０２及びグランドスルーホール導体ＧＰ７０１あるいは電源スルーホール導体ＧＰ７０１から常に、奇モード励振された結合になり、その特性インピーダンスＺｏｄは通常モード励振の場合の線路インピーダンスＺＳの半分［Ｚｏｄ＝ＺＳ／２  −−−（３）、詳細後述の（９）式参照］になる。この結果、各スルーホール導体に生じる直列インダクタンスＬｏｄ並びにそれによって発生する前記電圧降下あるいは前記電圧上昇も概ね１／２となって電気信号回路の前記高速信号性能を向上することができる。
【００２１】
二グループ以上の場合には、グランドスルーホール導体、電源スルーホール導体及び２つの信号スルーホール導体ＳＰ１／ＳＰ２の総計４種類の同種スルーホール導体が、同一コア貫通孔内にあってグループ数Ｎに対応して、それぞれ複数Ｎずつ存在する。従って、複数Ｎの信号スルーホール導体ＳＰ１／ＳＰ２、電源スルーホール導体、グランドスルーホール導体は同種スルーホール導体毎に並列接続され、同様の電流が各同種スルーホール導体を同時に流れる。この結果、同種スルーホール導体に対する合成インダクタンスＬＮは各スルーホール導体のインダクタンスをＬｏｄとすると概ねその１／Ｎに低減｛ＬＮ＝Ｌｏｄ／Ｎ  −−−（４）｝されて、電源の電圧降下とグランドの電圧上昇も略その１／Ｎとなり極めて小さくできる。
【００２２】
又、本発明の配線基板は、複数のスルーホール・グループに各々属する、グランドスルーホール導体又は電源スルーホール導体と信号スルーホール導体とは、金属導体層上に形成された個別の導体により、同種のもの同士が互いに並列接続されるようにしてもよい。
【００２３】
このようにすると、前記の２種のスルーホールをグループとした場合、前記の３種のスルーホールをグループとした場合、前記の４種のスルーホール導体をグループとした場合のいずれにおいても次のことが成立する。即ち、グループ数Ｎに対応した各種スルーホール毎の合成インダクタンスＬＮは１グループの場合のインダクタンスをＬｏｄとすると概ねその１／Ｎに低減｛ＬＮ＝Ｌｏｄ／Ｎ  −−−（４）｝されて、電源の電圧降下とグランドの電圧上昇も略その１／Ｎとなり極めて小さくできる。この結果、この配線基板を採用した電気信号回路の前記高速信号性能は、そのグループ数Ｎの増大に伴なって一層向上することができる。
【００２４】
又、本発明の配線基板は、板状金属コアにコア貫通孔が複数形成され、個別にスルーホール・グループを形成するグランドスルーホール導体又は電源スルーホール導体と信号スルーホール導体とが、各コア貫通孔に少なくとも１組存在するように、複数のグランドスルーホール導体と電源スルーホール導体と信号スルーホール導体とを複数のコア貫通孔に分配することもできる。
【００２５】
このように構成すると、フリップチップ等の集積回路素子を配線基板に接続する際に、その集積回路素子の信号電極端子及びグランド電極端子又は電源電極端子につながる線路のインピーダンスを広帯域な電気信号（高速クロック等の高調波信号を含む）に亙って安定化することができる。さらに、その線路に流れるそれぞれの電流が概ね上記の奇モード励振になるのでそのインダクタンスを小さくすることができて、電気信号回路の前記高速信号性能を向上することができる。
【００２６】
又、本発明の配線基板は、１つのコア貫通孔内に２以上の同種のスルーホール・グループからなるスルーホール導体群が配置され、少なくとも一部のスルーホール導体群において、グランドスルーホール導体又は電源スルーホール導体と信号スルーホール導体とが、縦横複数個ずつのマトリックス状に互い違いに配置されるようにすることもできる。
【００２７】
これによって、この信号スルーホール導体及びグランドスルーホール導体又は電源スルーホール導体は互いに、コア貫通孔内で同時に隣接する２つのスルーホール導体と結合することができ、この２つの相互インダクタンスの作用でその線路インピーダンスをさらに約  ２０／（εｒ）１／２  Ω低減［詳細は（１６）式参照］することができる。コア貫通孔に充填された誘電体の比誘電率εｒをεｒ≒４とすれば、上記の低減値は２０／（εｒ）１／２＝２０／２＝１０Ωとなる。
【００２８】
次に、本発明の配線基板は、スルーホール・グループをなすグランドスルーホール導体、電源スルーホール導体及び信号スルーホール導体の最短距離において、隣接するもの同士の中心線間距離Ｓが、各スルーホール導体の外径をｄとしたときに、１＜Ｓ／ｄ≦３の関係式を満たすようにすることが好ましい。
【００２９】
このようにすると、両スルーホール導体（信号スルーホール導体及びグランド／電源スルーホール導体）がなす前記奇モード励振の特性インピーダンスＺｏｄは略、Ｚｏｄ≒［１３８／（εｒ）１／２］ｌｏｇ１０｛（２Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝−−−（６）  ［詳細は後述の（８）式参照］、但し、Ｄ：コア貫通孔の長さ、εｒ：コア貫通孔に充填された誘電体の比誘電率、と与えられるので、上（５）式を満たせば、前記奇モード励振の特性インピーダンスＺｏｄは、εｒ≒４、Ｄ≒５ｄとして、Ｚｏｄ≦３０Ωと小さく設定することができる。この結果、前記（２）式で表される各スルーホール導体の直列インダクタンスＬｏｄが十分に小さくなり、電気信号回路の前記高速信号性能を向上することができる。
【００３０】
又、本発明の配線基板は、板状金属コアの第一主表面に、樹脂誘電体層と金属導体層とを交互に積層した第一配線積層部が形成され、
板状コアの第二主表面に、樹脂誘電体層と金属導体層とを交互に積層した第二配線積層部が形成され、
第一配線積層部の第一主表面には、集積回路素子を接続するための、第一側電源パッドと第一側グランドパッドとを含む第一側電極パッドアレーが露出形成され、
第二配線積層部の第二主表面には、接続先基板に前記配線基板を接続するための、第二側電源パッドと第二側グランドパッドとを含む第二側電極パッドアレーが露出形成され、
第一側電源パッドと前記第二側電源パッドとは、第一配線積層部及び第二配線積層部との少なくともいずれかにおいて、金属導体層をなす電源層に導通し、
第一側グランドパッドと第二側グランドパッドとは、第一配線積層部及び第二配線積層部との少なくともいずれかにおいて、金属導体層をなすグランド層に導通し、さらに、
同一のコア貫通孔内に信号スルーホール導体とグランドスルーホール導体又は電源スルーホール導体とを有する信号ライン及びグランドライン又は電源ラインとの組において、
第一側信号パッドと第二側信号パッドとをつなぐ信号ラインは、第一側信号パッドと、第一配線積層部内の第一側信号ビア導体と、信号スルーホールとが基板積層方向に直線的に配列してなり、
第一側グランドパッドと第二側グランドパッドとをつなぐグランドライン又は第一側電源パッドと第二側電源パッドとをつなぐ電源ラインのいずれかは、
第一側グランドパッド又は第一側電源パッドと、第一配線積層部内の第一側グランドビア導体又は第一側電源ビア導体と、グランドスルーホール導体又は電源スルーホール導体とを基板積層方向に直線的に配列してもよい。
【００３１】
このように構成すると、接続先基板、例えばマザーボードの信号端子、電源端子、グランド端子にそれぞれ接続された、該配線基板の信号ライン及び電源ライン又はグランドラインの線路長が最短になり、信号ライン及び電源ライン又はグランドラインのそれぞれの直列インダクタンスＬＬを最小にすることができる。その結果として、集積回路素子の電極端子（信号／グランド／電源）配列に適合する電極配置のファインパターンを形成すると共に電気信号回路に対する電気信号の伝達損失や電源の電圧降下あるいはグランドの接地電圧上昇を最小限とする配線基板を実現することができる。これによって、それを使用した電気信号回路（配線基板＋集積回路素子）の高速信号性能を向上することが可能である。
【００３２】
【発明の実施の形態】
以下、添付の図面を参照しつつ本発明の実施形態を説明する。図１及び図２に本発明の配線基板に使用される配線基板１の構造を示す。図１の（Ａ）は該配線基板を厚さ方向に切断した模式的断面図であり、図２の（Ｂ）にそのＡＡ断面の構造の一部を模式的に表す。さらに、集積回路素子ＩＣ１から配線基板１のグランド層ＧＮＤ並びに電源層ＰＳに至る電流経路を図２の（Ｃ）にて説明する。まず、（Ａ）を用いて配線基板１の基本的構造を説明する。配線基板１は芯材として熱膨張係数の小さい板状金属コアＭＣ（例えば、インバー：Ｆｅ−３６．５％Ｎｉ、４２アロイ：Ｆｅ−４２％Ｎｉ、あるいはこれらにＣｕをクラッドした複合材）を有している。
【００３３】
板状金属コアＭＣの第一主表面ＭＳ１には、該板状金属コアＭＣに近い側から、第一誘電体層Ｖ１、第一導体層Ｍ１、第二誘電体層Ｖ２、第二導体層Ｍ２、第三誘電体層Ｖ３及び第一主表面電極パッドを含む第三導体層Ｍ３がこの順序にて積層形成されている。又，板状金属コアＭＣの第二主表面ＭＳ２には、該板状金属コアＭＣに近い側から、第四誘電体層Ｖ１１、第四導体層Ｍ１１、第五誘電体層Ｖ１２、第五導体層Ｍ１２、第六誘電体層Ｖ１３及び第二主表面電極パッドを含む第六導体層Ｍ１３がこの順序にて積層形成されている。なお、各誘電体層Ｖ１、Ｖ２、Ｖ３、Ｖ１１、Ｖ１２、Ｖ１３は樹脂誘電体シートにて形成され、具体的には感光性樹脂にて構成されたビルドアップ層となっている。本実施形態において、該感光性樹脂組成物はエポキシ樹脂（例えば、ＦＲ４：Ｆｉｂｅｒ  Ｒｅｉｎｆｏｒｃｅｄ）等にて構成され比誘電率εｒはεｒ＝２〜４に調整されている。
なお、前記誘電体層は熱硬化性樹脂あるいはセラミック誘電体で形成することも可能である。又、各導体層Ｍ１、Ｍ２、Ｍ３、Ｍ１１、Ｍ１２、Ｍ１３と各誘電体層を貫通する複数のビア導体ＶＡ及び前記板状金属コアＭＣと誘電体層Ｖ１，Ｖ１１を同時に貫通する複数のスルーホール導体ＧＰ（グランド用）／ＰＰ（電源用）／ＳＰ（信号用）は、前記誘電体の表面に下地となる無電解メッキを形成した後に、電解メッキを行って所定厚（１０〜４０μｍに調整）の銅箔を有する電極パッド（導体層）、ビア導体及びスルーホール導体（ＰＴＨ：Ｐｌａｔｅｄ  Ｔｈｒｏｕｇｈ  Ｈｏｌｅ）を形成する。
【００３４】
この配線基板の最表面（前記第三導体層Ｍ３）に形成された複数の第一主表面電極パッド（ＰＡ１１１、ＰＡ１２１他）は前記の集積回路素子ＩＣ１、具体的には  Ｆｌｉｐ  Ｃｈｉｐ  等のベアチップあるいはＣＳＰ等のパッケージ実装のＬＳＩをＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）実装するためのハンダボール（半田バンプ）ＳＢ１０１、ＳＢ１１１、ＳＢ１２１、ＳＢ１３１、ＳＢ１４１、ＳＢ１５１、ＳＢ１６１を形成するための半田ランドであり、ハンダ付け用の表面処理として錫・鉛合金メッキ又は無電解Ｎｉ−Ａｕメッキが施されている。又、配線基板１の最裏面（前記第六導体層Ｍ１３）に形成された複数の第二主表面電極パッド（ＰＡ２０１、ＰＡ２０２他）は、この配線基板１をＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等の周知の面実装形態でマザーボード等の主基板（接続用基板）に接続するハンダボール（半田バンプ）ＳＢ２０１、ＳＢ２０２、ＳＢ２０３、ＳＢ２０４を形成するための半田ランドであり、ハンダ付け用の表面処理として錫・鉛合金メッキ又は無電解Ｎｉ−Ａｕメッキが施されている。そして、第三導体層Ｍ３及び第六導体層Ｍ１３の上に感光性絶縁樹脂組成物よりなるソルダーレジスト層ＳＲ１及びＳＲ２が形成され、配線基板１の部品実装工程（ソルダリング等）で生じる可能性のあるハンダ糸接触、ハンダブリッジ等による線間の短絡あるいは塵埃等による線間の絶縁不良を防止する。なお、前記集積回路素子ＩＣ１とこの配線基板１の接続及び該配線基板１とマザーボードの接続については図１５においてその詳細を後述する。
【００３５】
次に、この配線基板１の具体的な構造と配置、並びに電気的特性などその特徴について説明を行う。まず、図１の断面図（Ａ）と、配線基板１と集積回路素子ＩＣ１間の電流経路を示す図２の（Ｃ）とを対比しながら説明する。前記集積回路素子ＩＣ１のグランド電極端子ＣＢ１３１から、接続用ハンダボールＳＢ１３１を介して配線基板１のグランド層ＧＮＤに至る接地電流ＩＧの経路は次の通りである。ハンダボールＳＢ１３１に接続された第一主表面電極パッドＰＡ１３１からグランド層ＧＮＤに至るメタルコアグランドラインＭＧＬ１００Ａは、第一主表面電極パッドＰＡ１３１（前記第三導体層Ｍ３）、前記第三誘電体層Ｖ３を貫通するグランドビア導体ＶＡ１３１、グランド電極パッドＥＲ１３１（前記第二導体層Ｍ２）、前記第二誘電体層Ｖ２を貫通するグランドビア導体ＶＡ１３２、グランド電極パッドＥＲ１３２（前記第一導体層Ｍ１）、前記第一誘電体層Ｖ１を貫通するグランドビア導体ＶＡ１３３、コア貫通孔ＣＨ１００Ａを有する板状金属コアＭＣ及び前記第四誘電体Ｖ１１を貫通するグランドビア導体で構成され、該接地電流ＩＧはグランド電極端子ＣＢ１３１から前記コア貫通孔ＣＨ１００Ａの壁面を流れてグランド層ＧＮＤに至る。
【００３６】
次に、接続用ハンダボールＳＢ１１１を介して前記配線基板１の電源層ＰＳから前記集積回路素子ＩＣ１の電源電極端子  ＣＢ１１１に至る電源電流ＩＰの経路は次の通りである。配線基板１の電源層ＰＳからハンダボールＳＢ１１１を経て前記集積回路素子ＩＣ１の電源電極端子ＣＢ１１１に至る電源ラインＰＬ１０１は、第一主表面電極パッドＰＡ１１１（第三導体層Ｍ３）、第三誘電体層Ｖ３を貫通する電源ビア導体ＶＡ１１１、電源電極パッドＥＲ１１１（第二導体層Ｍ２）、第二誘電体層Ｖ２を貫通する電源ビア導体ＶＡ１１２、電源電極パッドＥＲ１１２（第一導体層Ｍ１）、電源スルーホールＰＰ１０１、電源電極パッドＥＲ１１３（前記第四導体層Ｍ１１）、第五誘電体層Ｖ１２を貫通する電源ビア導体ＶＡ１１３で構成され、配線基板１の電源層ＰＳから前記集積回路素子ＩＣ１の電源電極パッドＣＢ１１１まで電源電流ＩＰを流す。
【００３７】
又、接続用ハンダボールＳＢ１２１を介して集積回路素子ＩＣ１の信号電極端子  ＣＢ１２１から前記配線基板１の信号用導体ＭＳ１２４に至る信号電流ＩＳの経路は次の通りである。前記集積回路素子ＩＣ１の信号電極端子ＣＢ１２１からハンダボールＳＢ１２１を経て配線基板１の信号用導体ＭＳ１２４に至る信号ラインＳＬ１０１は、第一主表面電極パッドＰＡ１２１（第三導体層Ｍ３）、第三誘電体層Ｖ３を貫通する信号ビア導体ＶＡ１２１、信号電極パッドＥＲ１２１（第二導体層Ｍ２）、第二誘電体層Ｖ２を貫通する信号ビア導体ＶＡ１２２、信号電極パッドＥＲ１２２（第一導体層Ｍ１）、信号スルーホールＳＰ１０１、信号電極パッドＥＲ１２３（前記第四導体層Ｍ１１）、第五誘電体層Ｖ１２を貫通する信号ビア導体ＶＡ１２３及び信号用導体ＭＳ１２４で構成され、前記集積回路素子ＩＣ１の信号電極パッドＣＢ１２１から配線基板１の信号用導体ＭＳ１２４まで信号電流ＩＳを流す。尚電気信号は周波数百ＭＨｚの高速クロック信号であり、その高調波信号成分を含めて、周波数帯域は１００ＭＨｚから数ＧＨｚに及ぶ広帯域の高周波信号になっている。そのため、この電気信号を伝達する信号ラインＳＬ１０１の電流経路は伝送路を構成する各構成要素（電極パッド／ビア導体／スルーホール導体／信号用導体）のインピーダンスが安定化（伝送路の途中で各構成要素間の不整合によって生じる該電気信号反射を低減する）するように各構成要素の形状が最適化されている。特に、各構成要素の長さの点で、信号ラインＳＬ１０１の電気的特性においてその支配的要因である信号用スルーホールＳＰ１０１と信号用導体ＭＳ１２４は両線路の特性インピーダンスを整合させることが大切であり、信号用導体ＭＳ１２４にはマイクロストリップライン、ストリップライン等の分布定数線路が採用されている。
【００３８】
ここで前記の接地電流ＩＧ、電源電流ＩＰ及び該信号電流ＩＳの関係について図１８の回路図を用いて簡単に説明する。配線基板１の上面に面実装された集積回路素子ＩＣ１には低電圧・低消費電力を特長とするＣＭＯＳ  ＬＳＩ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒのＬＳＩ）で構成される高速論理回路（ＭＰＵ／ＤＳＰ／ＲＡＭなど）が使用されている。ＬＳＩ内のＰ  ｃｈａｎｎｅｌ  ＭＯＳ  ＦＥＴ  であるＦＥＴ  １２がＯＮ（導通）した時に集積回路素子ＩＣ１から配線基板１に流れ出す信号流出電流ＩＳＨとＮ  ｃｈａｎｎｅｌ  ＭＯＳ  ＦＥＴ  であるＦＥＴ  １１  がＯＮした時に配線基板１から集積回路素子ＩＣ１に流れ込む信号流入電流ＩＳＬとで信号電流ＩＳが構成される。この信号電流ＩＳと配線基板１の信号ラインＳＬ１０１（それに接続される接続先基板を含め）のインピーダンスによって集積回路素子ＩＣ１の電気信号出力Ｅｏｕｔが定まる。その信号電流ＩＳの発生の様子は図２３のタイムチャート（Ａ）に示したように、ＬＳＩの高速クロック（数百ＭＨｚ以上）に対応した内部電気信号Ｅｉｎの繰り返し周期ＴＰ（ＴＰ≦１０ｎｓという高速周期）の内で、その電気信号（信号出力電圧）Ｅｏｕｔが第１レベルＶｏＬ（Ｌｏｗ  Ｌｅｖｅｌ）になる期間ＴＡで前記信号流入電流ＩＳＬを発生し、又電気信号Ｅｏｕｔが第二レベルＶｏＨ（Ｈｉｇｈ  Ｌｅｖｅｌ）となる期間ＴＢで前記信号流出電流ＩＳＨを生じ、各周期ＴＰに同期した交番信号として信号電流ＩＳが発生することが分かる。
【００３９】
前記電気信号Ｅｏｕｔに伴なって、信号電極端子ＣＢ１２１から出力される信号電流ＩＳは、接続用ハンダボールＳＢ１２１を介して配線基板１の信号入力用第１主表面電極パッドＰＡ１２１に入力される。そして、その信号電流ＩＳは前記のビア導体・電極パッドで構成される複合層ＭＬ（第一主表面パッドＰＡ１２１から電源層ＰＳに至る電流経路上に存在する複数の信号パッドと複数の信号ビア導体で構成される）と信号スルーホール導体ＳＰ１０１と信号用導体ＭＳ１２４で構成される信号ラインＳＬ１０１を通電して該多層基板１の信号出力用第二主表面電極パッドＰＡ２０２から接続先基板、例えばマザーボード等（後述の図１５参照）に伝送される。電源電流ＩＰは配線基板１の電源層ＰＳ（接続先基板の直流電源に接続された）から電源ラインＰＬ１０１の伝送路を通って信号電極端子ＣＢ１１１から集積回路素子ＩＣ１の電源線に流れ、前記ＦＥＴ  １２がＯＮした時に、その信号電極端子ＣＢ１２１から信号流出電流ＩＳＨとなって信号ラインＳＬ１０１に流れ込んで信号出力用第二主表面電極パッドＰＡ２０２から接続先基板に出力される。
【００４０】
他方、接地電流ＩＧは前記ＦＥＴ  １１がＯＮした時に、信号ラインＳＬ１０１から信号電極端子ＣＢ１２１を経て集積回路素子ＩＣ１に流れ込み、導通状態のＦＥＴ  １１を通ってグランド電極端子ＣＢ１３１から配線基板１に入り、前記複合層ＭＬとコア貫通孔ＣＨ１００Ａを形成する板状金属コアＭＣで構成されるメタルコアグランドラインＭＧＬ１００Ａを通ってグランド層ＧＮＤに至りそこで吸収される。このように電気信号Ｅｏｕｔの繰り返し周期ＴＰ毎にその電圧が第一レベルＶｏＬとなる期間ＴＡにおいて、電源電流ＩＰと信号電流ＩＳＨは略等しく、かつ両電流の流れる向きが逆になるので両者の電流位相は逆相になる。又繰り返し周期ＴＰ毎にその電圧が第二レベルＶｏＨとなる期間ＴＢにおいて、電源電流ＩＰと信号電流ＩＳＨは略等しく、その向きが逆になるので両電流の位相は互いに逆相となる。以上の結果を纏めると図２の（Ｄ）のように整理される。
【００４１】
集積回路素子ＩＣ１とこの配線基板１の間を流れる前記の電源電流ＩＰ又は接地電流ＩＧと信号電流ＩＳは集積回路素子ＩＣ１から等距離の位置（例えば、両ラインの始点となる第一主表面電極パッドＰＡ１１１又はＰＡ１３１及びＰＡ１２１）において互いに逆相になる。なぜなら、該集積回路素子ＩＣ１が発生する高速電気信号Ｅｏｕｔ（信号電流ＩＳ）すなわち、周波数百ＭＨｚ〜１ＧＨｚの高速クロック信号ＳＣは高調波成分を考慮しておよそ０．１ＧＨｚ〜１０ＧＨｚまでの広帯域の高周波信号ＳＲＦとなるが、比誘電率εｒ＝２〜４の範囲でその高周波信号ＳＲＦの線路波長λｇは最小で凡そ１．５ｃｍから２ｃｍとなる。前記メタルコアグランドラインＭＧＬ１００Ａ／前記電源ラインＰＬ１０１及び信号ラインＳＬ１０１の全長の差ＶＳＬ（＝第四導体層Ｍ１１＋第五誘電体層Ｖ１２）は約５０μｍであるから、上記の線路波長λｇの１／３００以下となり、その線路波長λｇに比して十分に小さいので実質的に無視できる。
【００４２】
因みに本発明の配線基板１では板状金属コアの厚さは約３００μｍ、スルーホール導体ＧＰ１０１／ＰＰ１０１の長さｌｅは約４００μｍで、各誘電体層Ｖ１、Ｖ２、Ｖ３、Ｖ１１、Ｖ１２、Ｖ１３の厚さは約３０μｍで、各導体層Ｍ１、Ｍ２、Ｍ３、Ｍ１１、Ｍ１２、Ｍ１３の厚さは約２５μｍとなっているので、導体層Ｍ１、Ｍ２、Ｍ３と誘電体層Ｖ２、Ｖ３で構成されるビア導体・電極パッドの複合層ＭＬの厚さＶＭＬは１３５μｍとなる。この結果、両スルーホール導体ＳＰ１０１、ＰＰ１０１及び板状金属コアＭＣがメタルコアグランドラインＭＧＬ１００Ａ、電源ラインＰＬ１０１及び信号ラインＳＬ１０１の電気特性を決める支配的要因になっていることが分かる。なお、集積回路素子ＩＣ１とこの配線基板１を接続するハンダボールＳＢ１０１、ＳＢ１１１、ＳＢ１２１、ＳＢ１３１、ＳＢ１４１、ＳＢ１５１、ＳＢ１６１の大きさは百数十μｍである。
【００４３】
次に、配線基板１のＡＡ断面図である図２の（Ｂ）を使用して、信号スルーホール導体ＳＰ１０１と電源スルーホール導体ＰＰ１０１及びコア貫通孔ＣＨ１００Ａを形成する板状金属コアＭＣとの間で生じる電気的特性について説明を行う。両スルーホール導体、すなわち、信号スルーホール導体ＳＰ１０１及び電源スルーホール導体ＰＰ１０１の外形をｄ、内径をｄｉとし、両スルーホール導体ＳＰ１０１、ＰＰ１０１の中心間距離をＳ、板状金属コアＭＣに穿設されたコア貫通孔ＣＨ１００Ａの長さをＤ、さらに、両スルーホール導体と該コア貫通孔ＣＨ１００Ａとの間隙をＡとする。この配線基板１では信号スルーホール導体ＳＰ１０１及び電源スルーホール導体ＰＰ１０１の外形ｄはｄ＝１００μｍ、内径ｄｉはｄｉ＝７０μｍ、両スルーホール導体ＳＰ１０１、ＰＰ１０１の中心間距離（ピッチ）ＳはＳ＝２５０μｍ、板状金属コアＭＣのコア貫通孔ＣＨ１００Ａの長さＤはＤ＝３５０μｍになっている。なお、このコア貫通孔ＣＨ１００Ａと両スルーホール導体ＳＰ１０１、ＰＰ１０１間には比誘電率εｒの誘電体樹脂（例えば、エポキシ系樹脂等）が充填され、信号スルーホール導体ＳＰ１０１と電源スルーホール導体ＰＰ１０１の絶縁性の向上並びに線路インピーダンスの安定性向上を図っている。
【００４４】
信号スルーホール導体ＳＰ１０１と電源スルーホール導体ＰＰ１０１及び板状金属コアＭＣのコア貫通孔ＣＨ１００Ａの壁面を流れるそれぞれの電流に特定の関係を有しない通常モード励振の場合に、両スルーホール導体ＳＰ１０１、ＰＰ１０１のなす特性インピーダンス（すなわち線路インピーダンス）ＺＳは概ね次のように与えられる。ＺＳ≒［２７６／（εｒ）１／２  ］ｌｏｇ１０｛（２Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）−−−（７）。
【００４５】
これに対して、この配線基板１では前記の図２の（Ｄ）に纏められたように、電気信号の繰り返し周期ＴＰ内の期間ＴＡでは信号電流ＩＳと接地電流ＩＧが大きさが略等しく両電流が互いに逆相になり、同繰り返し周期ＴＰ内の期間ＴＢでは信号電流ＩＳと電源電流ＩＰが大きさが略等しく両電流が互いに逆相になっている。両スルーホール導体ＳＰ１０１とＰＰ１０１を流れる電流ＩＳ、ＩＰとコア貫通孔ＣＨ１００Ａの壁面を流れる接地電流ＩＧが発生するそれぞれの電磁界は対称的環境（導体の物理的形状とで定まる）ではないが、この３つの電流から生じる電磁界は概ねこのコア貫通孔ＣＨ１００Ａ内に殆ど閉じ込められて３つの電流の間には相互誘導作用／容量結合作用によって高い密結合が生じる。それによって期間ＴＡでは信号電流ＩＳと接地電流ＩＧの間に奇モード励振を生じ、期間ＴＢでは信号電流ＩＳと電源電流ＩＰの間に奇モード励振を生じるため、この繰り返し周期ＴＰをもつ高速電気信号である各電流ＩＳ、ＩＰ、ＩＧをフーリェ変換して求められる連続波としての前記の広帯域／高周波信号ＳＲＦ（０．１ＧＨｚ〜１０ＧＨｚ）に対してこれら３つの電流ＩＧ、ＩＰ、ＩＳは相互に奇モード励振されて密結合していることになる。よって両スルーホール導体ＳＰ１０１、ＰＰ１０１及び板状金属コアＭＣの貫通孔ＣＨ１００Ａが醸成する特性インピーダンス（すなわち線路インピーダンス）Ｚｏｄ１は近似的に次のように与えられる。Ｚｏｄ１≒［１３８／（εｒ）１／２  ］ｌｏｇ１０｛（２Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）−−−（８）。本発明の配線基板１は前述のように、信号スルーホール導体ＳＰ１０１と電源スルーホール導体ＰＰ１０１及び板状金属コアＭＣの貫通孔ＣＨ１００Ａのそれぞれに流れる信号電流ＩＳと電源電流ＩＰおよび接地電流ＩＧはその大きさが等しく、それぞれの電流位相が逆相になっているので、図２の（Ｂ）において、信号スルーホール導体ＳＰ１０１上の±記号と電源スルーホールＰＰ１０１上の−記号及び板状金属コアＭＣの電流方向を表す＋記号は、それぞれを流れる電流の相対的位相を示している。
【００４６】
従って、この配線基板１の両スルーホール導体ＳＰ１０１、ＰＰ１０１及び板状金属コアＭＣのコア貫通孔ＣＨ１００Ａのなす特性インピーダンス（すなわち線路インピーダンス）Ｚｏｄ１は（７）式と（８）式を対比してみると、Ｚｏｄ１＝（１／２）ＺＳ−−−（９）となり、通常モード励振の場合の特性インピーダンスＺＳの１／２となることが分かる。
両スルーホール導体ＳＰ１０１、ＰＰ１０１のそれぞれに生じる直列インダクタンスＬは、スルーホール導体ＳＰ１０１、ＰＰ１０１の長さをｌｅ、スルーホール導体上の線路波長をλｇ、高周波信号ＳＲＦの周波数をｆとしたときに、前式（２）と同様にその特性インピーダンスＺｏｄ１で次のように与えられることが良く知られている、Ｌｏｄ≒（Ｚｏｄ１・ｌｅ）／（λｇ・ｆ）  （Ω）−−−（１０）。この直列インダクタンスＬｏｄに生じる電圧ｅＬ［前（１）式で与えられる］を従来の配線基板（通常モード励振）の場合の１／２に小さくすることができ、高速論理回路を使用した電気信号回路の高速信号性能（例えばノイズ・マージン、クロストークあるいは信号波形の伝播など）を大幅に向上させる。
【００４７】
なお、前記の信号ビア導体ＶＡ１２１、ＶＡ１２２、ＶＡ１２３及び電源ビア導体ＶＡ１１１、ＶＡ１１２の孔径ｄＶを約ｄＶ＝１００μｍにし、かつ前記電極パッドＰＡ１１１、ＥＲ１１１、ＥＲ１１２、ＰＡ１２１、ＥＲ１２１、ＥＲ１２２のランド径ｄＬをｄＬ＝１５０μｍにしているので、前記のビア導体・電極パッドの複合層ＭＬについても、その外形は両スルーホール導体ＳＰ１０１、ＰＰ１０１と概ね同様な形状であり、両スルーホール導体ＳＰ１０１、ＰＰ１０１を延長した線路として扱うことができる。よって上記の特性インピーダンスＺｏｄはこのビア導体・電極パッドの複合層ＭＬに適用できるものと考える。
【００４８】
次に、コア貫通孔（ＣＨ２００Ａ他）にグランドスルーホール導体ＧＰ２０１及び信号スルーホール導体ＳＰ２０１を隣接配置した場合について図３及び図４を用いてその構造並びに電気的特性を説明する。図３の（Ａ）はその配線基板１１の板状金属コアＭＣを厚さ方向に切断した断面図であり、図４の（Ｂ）は図３の（Ａ）のＢＢ断面において、電源層ＰＳに接続されたコア貫通孔ＣＨ２００Ａ内にグランドスルーホール導体ＧＰ２０１及び信号スルーホール導体ＳＰ２０１を配置したことを表す。図４の（Ｃ）は図３の断面図（Ａ）の一部である前記グランドスルーホール導体ＧＰ２０１、信号スルーホール導体ＳＰ２０１および板状金属コアＭＣを流れるそれぞれの電流経路ＩＧ、ＩＳ、ＩＰを表す。まず、配線基板１１の図３の断面図（Ａ）と図４の電流経路（Ｃ）を対比させてその構造と電流経路を簡単に説明する。電極パッド、ビア導体、スルーホール導体並びにコア貫通孔ＣＨ２００Ａを穿設した板状金属コアＭＣで構成されるグランドラインＧＬ２０１，信号ラインＳＬ２０１並びにメタルコア電源ラインＭＰＬ２００Ａの詳細構成については前記の図１及び図２と同様である。
【００４９】
配線基板１１を流れる電源電流ＩＰ、信号電流ＩＳと接地電流ＩＧについてその流れと動作を説明すると次のようになる。接続先基板の電源に導通する電源層ＰＳから板状金属コアＭＣとビア導体・電極パッドの複合層ＭＬで構成されるメタルコア電源ラインＭＰＬ２００Ａを流れる電源電流ＩＰは接続用ハンダボールＳＢ３３１を介して集積回路素子ＩＣ２（詳細後述）に流れ込む。接続先基板のグランドに導通するグランド層ＧＮＤに吸収される接地電流ＩＧは前記集積回路素子ＩＣ２からハンダボールＳＢ３１１を介して、ビア導体・電極パッドの複合層ＭＬとグランドスルーホール導体ＧＰ２０１で構成されるグランドラインＧＬ２０１を導通してグランド層ＧＮＤに流れる。前記集積回路素子ＩＣ２から配線基板１１に伝送される信号電流ＩＳは、ビア導体・電極パッドの複合層ＭＬ、信号スルーホール導体ＳＰ２０１、マイクロストリップライン等の分布定数線路からなる信号用導体ＭＳ３２４で構成される信号ラインＳＬ２０１を導通して接続先基板に伝達される。
【００５０】
ここで、図１９の回路図を用いて配線基板１１を流れるこれらの３つの電流ＩＧ、ＩＳ、ＩＰの働きについて、集積回路素子ＩＣ２の内部動作を踏まえて以下に説明する。集積回路素子ＩＣ２は前記ＩＣ１と同様にＣＭＯＳ  ＬＳＩ  の構造を有する高速論理回路になっている。繰り返し周期ＴＰを有する高速クロックの内部電気信号Ｅｉｎの変化に応じてＦＥＴ２１とＦＥＴ２２が交互にＯＮ／ＯＦＦを繰り返す。このＦＥＴ２２のＯＮ／ＯＦＦに応じて電源層ＰＳから前記のメタルコア電源ラインＭＰＬ２００Ａを導通して電源電流ＩＰがＦＥＴ２２を通って信号ラインＳＬ２０１に流れ込んで信号流出電流ＩＳＨを発生する。他方、ＦＥＴ２１のＯＮ／ＯＦＦに伴なって信号ラインＳＬ２０１から集積回路ＩＣ２に信号電流ＩＳが流れ込んで信号流入電流ＩＳＬを生じ、ＦＥＴ２１を通って接地電流ＩＧをグランドラインＧＬ２０１に流し、その接地電流ＩＧは前記グランド層ＧＮＤに吸収される。繰り返し周期ＴＰ内の期間ＴＡ（集積回路素子ＩＣ２の信号出力Ｅｏｕｔが第一レベルＶｏＬとなる）で発生する前記信号流入電流ＩＳＬ及び周期ＴＢ（集積回路素子ＩＣ２の信号出力Ｅｏｕｔが第二レベルＶｏＨとなる）で生じる前記信号流出電流ＩＳＨで構成される信号電流ＩＳは図２３の（Ａ）に示されるように周期ＴＰの交番信号になっている。期間ＴＡで流れる前記信号流入電流ＩＳＬと接地電流ＩＧは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと接地電流ＩＧの位相は逆相になる。又、期間ＴＢで流れる前記信号流出電流ＩＳＨと電源電流ＩＰは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと電源電流ＩＰの位相は逆相になる。｛図２の（Ｄ）参照｝。
【００５１】
このように、電気信号の繰り返し周期ＴＰ内の期間ＴＡでは信号電流ＩＳと接地電流ＩＧが大きさが略等しく両電流が互いに逆相になり、同繰り返し周期ＴＰ内の期間ＴＢでは信号電流ＩＳと電源電流ＩＰが大きさが略等しく両電流が互いに逆相になっている。両スルーホール導体ＳＰ２０１とＧＰ２０１を流れる電流ＩＳ、ＩＧとコア貫通孔ＣＨ２００Ａの壁面を流れる電源電流ＩＰが発生するそれぞれの電磁界は対称的環境にはないが、この３つの電流から生じる電磁界は概ねこのコア貫通孔ＣＨ２００Ａ内に殆ど閉じ込められて３つの電流の間には相互誘導作用／容量結合作用によって高い密結合が生じる。それによって期間ＴＡでは信号電流ＩＳと接地電流ＩＧの間に奇モード励振を生じ、期間ＴＢでは信号電流ＩＳと電源電流ＩＰの間に奇モード励振を生じるため、この繰り返し周期ＴＰをもつ高速電気信号である各電流ＩＳ、ＩＰ、ＩＧをフーリェ変換して求められる連続波としての前記の広帯域／高周波信号ＳＲＦに対してこれら３つの電流ＩＧ、ＩＰ、ＩＳは相互に奇モード励振されて密結合している。
【００５２】
よって両スルーホール導体ＳＰ２０１、ＧＰ２０１及び板状金属コアＭＣの貫通孔ＣＨ２００Ａが生み出す特性インピーダンスＺｏｄ２は前記と同様に近似的に次のように与えられる。Ｚｏｄ２≒［１３８／（εｒ）１／２  ］ｌｏｇ１０｛（２Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）−−−（１１）。本発明の配線基板１は前述のように、信号スルーホール導体ＳＰ２０１とグランドスルーホール導体ＧＰ２０１及び板状金属コアＭＣの貫通孔ＣＨ２００Ａのそれぞれに流れる信号電流ＩＳと電源電流ＩＰおよび接地電流ＩＧはその大きさが等しく、それぞれの電流位相が逆相になっているので、図４の（Ｂ）において、信号スルーホール導体ＳＰ２０１上の±記号とグランドスルーホールＧＰ２０１上の＋記号及び板状金属コアＭＣの電流方向−は、それぞれを流れる電流の相対的位相を示している。従って、この配線基板１１の両スルーホール導体ＳＰ２０１、ＧＰ２０１及び板状金属コアＭＣのコア貫通孔ＣＨ２００Ａのなす特性インピーダンスＺｏｄ２は（１１）式と（８）式を対比してみると、Ｚｏｄ２＝（１／２）ＺＳ−−−（１２）となり、通常モード励振の場合の特性インピーダンスＺＳの１／２となることが分かる。
【００５３】
次に、コア貫通孔に、隣接配置された電源スルーホール導体及び信号スルーホール導体の一対をグループとし、その二グループを同一のコア貫通孔ＣＨ３００Ａに配置した場合について図５及び図６を用いてその構造並びに電気的特性を説明する。図５の（Ａ）はその配線基板２１の板状金属コアＭＣを厚さ方向に切断した断面図であり、図６の（Ｂ）は図５の（Ａ）のＣＣ断面において、グランド層ＧＮＤに接続されたコア貫通孔ＣＨ３００Ａ内に電源スルーホール導体ＰＰ３０１，ＰＰ３０２及び信号スルーホール導体ＳＰ３０１、ＳＰ３０２を配置したことを表す。図６の（Ｃ）は図５の断面図（Ａ）の一部である前記電源スルーホール導体ＰＰ３０１、ＰＰ３０２と信号スルーホール導体ＳＰ３０１、ＳＰ３０２および板状金属コアＭＣを流れるそれぞれの電流ＩＧ、ＩＳ１、ＩＳ２、ＩＰ１、ＩＰ２の電流経路を表す。まず、配線基板２１の図５の断面図（Ａ）と図６の電流経路（Ｃ）を対比させてその構造と電流経路を簡単に説明する。電極パッド、ビア導体、スルーホール導体並びにコア貫通孔ＣＨ３００Ａを穿設した板状金属コアＭＣで構成される電源ラインＰＬ３０１，ＰＬ３０２と信号ラインＳＬ３０１，ＳＬ３０２並びにメタルコアグランドラインＭＧＬ３００Ａの詳細構成については前記と同様であるで省略する。
【００５４】
配線基板２１を流れる電源電流ＩＰ１、ＩＰ２、信号電流ＩＳ１、ＩＳ２と接地電流ＩＧについてその流れと動作を説明すると次のようになる。接続先基板の電源に導通する電源層ＰＳから、電源スルーホール導体ＰＰ３０１、ＰＰ３０２とビア導体・電極パッドの複合層ＭＬでそれぞれに構成される電源ラインＰＬ３０１、ＰＬ３０２を流れる電源電流ＩＰ１、ＩＰ２は接続用ハンダボールＳＢ５１１、ＳＢ５２２を介して集積回路素子ＩＣ３（詳細後述）に流れ込む。接続先基板のグランドに導通するグランド層ＧＮＤに吸収される接地電流ＩＧは、前記集積回路素子ＩＣ３からハンダボールＳＢ５３１を介して、ビア導体・電極パッドの複合層ＭＬとコア貫通孔ＣＨ３００Ａを穿設した板状金属コアＭＣで構成されるメタルコアグランドラインＭＧＬ３００Ａを導通してグランド層ＧＮＤに流れる。前記集積回路素子ＩＣ３から配線基板２１に伝送される信号電流ＩＳ１、ＩＳ２は、ビア導体・電極パッドの複合層ＭＬ、信号スルーホール導体ＳＰ３０１、ＳＰ３０２及びマイクロストリップライン等の分布定数線路からなる信号用導体ＭＳ５２４（２つの信号ラインＳＬ３０１、ＳＬ３０２を結合するカップラーを含む）でそれぞれに構成される信号ラインＳＬ３０１、ＳＬ３０２を導通して接続先基板に伝達される。
【００５５】
ここで、図１８の回路図を参考にして配線基板２１を流れるこれらの５つの電流ＩＧ、ＩＳ１、ＩＳ２、ＩＰ１、ＩＰ２の働きについて以下に説明する。この２つの電源ラインＰＬ３０１、ＰＬ３０２については電源層ＰＳと集積回路素子ＩＣ３の電源Ｓｐの間に並列に接続され、又２つの信号ラインＳＬ３０１、ＳＬ３０２は前記信号用導体ＭＳ５２４と集積回路素子ＩＣ３の信号出力Ｅｏｕｔの間に並列に接続されている。従って、両信号電流ＩＳ１、ＩＳ２はＩＳ１＝ＩＳ２と等しく、又電源電流ＩＰ１、ＩＰ２はＩＰ１＝ＩＰ２と等しい。繰り返し周期ＴＰを有する高速クロックの内部電気信号Ｅｉｎの変化に応じて電源とグランド間に直列に接続された２つのＦＥＴ１ＡとＦＥＴ１Ｂが交互にＯＮ／ＯＦＦを繰り返す。このＦＥＴ１ＢのＯＮ／ＯＦＦに応じて電源層ＰＳから前記電源ラインＰＬ３０１／ＰＬ３０２を導通して電源電流ＩＰ＝ＩＰ１＋ＩＰ２がＦＥＴ１Ｂを通って信号ラインＳＬ３０１／ＳＬ３０２に流れ込んで信号流出電流ＩＳＨ＝ＩＳＨ１＋ＩＳＨ２を発生する。他方、ＦＥＴ１ＡのＯＮ／ＯＦＦに伴なって信号ラインＳＬ３０１／ＳＬ３０２から集積回路ＩＣ３に信号電流ＩＳが流れ込んで信号流入電流ＩＳＬ＝ＩＳＬ１＋ＩＳＬ２を生じ、ＦＥＴ１Ａを通って接地電流ＩＧをメタルコアグランドラインＭＧＬ３００Ａに流し、その接地電流ＩＧは前記グランド層ＧＮＤに吸収される。繰り返し周期ＴＰ内の期間ＴＡ（集積回路素子ＩＣ３の信号出力Ｅｏｕｔが第一レベルＶｏＬとなる）で発生する前記信号流入電流ＩＳＬ及び周期ＴＢ（集積回路素子ＩＣ３の信号出力Ｅｏｕｔが第二レベルＶｏＨとなる）で生じる前記信号流出電流ＩＳＨで構成される信号電流ＩＳ＝ＩＳ１＋ＩＳ２は図２３の（Ａ）のように周期ＴＰの交番信号になっている。期間ＴＡで流れる前記信号流入電流ＩＳＬと接地電流ＩＧは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと接地電流ＩＧの位相は逆相になる。又、期間ＴＢで流れる前記信号流出電流ＩＳＨと電源電流ＩＰは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと電源電流ＩＰの位相は逆相になる。｛図２の（Ｄ）参照｝。
【００５６】
このように、電気信号の繰り返し周期ＴＰ内の期間ＴＡでは信号電流ＩＳと接地電流ＩＧが大きさが略等しく両電流が互いに逆相になり、同繰り返し周期ＴＰ内の期間ＴＢでは信号電流ＩＳと電源電流ＩＰが大きさが略等しく両電流が互いに逆相になっている。それによって期間ＴＡでは信号電流ＩＳと接地電流ＩＧの間に奇モード励振を生じ、期間ＴＢでは信号電流ＩＳと電源電流ＩＰの間に奇モード励振を生じるため、この繰り返し周期ＴＰをもつ高速電気信号である各電流ＩＳ、ＩＰ、ＩＧをフーリェ変換して求められる連続波としての前記の広帯域／高周波信号ＳＲＦに対してこれら３種の電流ＩＧ、ＩＰ、ＩＳは相互に奇モード励振されて密結合していると考えられる。
【００５７】
よって両信号スルーホール導体ＳＰ３０１／ＳＰ３０２と電源スルーホール導体ＰＰ３０１／ＰＰ３０２及び板状金属コアＭＣの貫通孔ＣＨ３００Ａが生み出す特性インピーダンスＺｄｕｏｄ３は、１対の奇モード励振（ＳＰ３０１／ＰＰ３０１及びＳＰ３０２／ＰＰ３０２）に併せて他のもう一対の奇モード励振（ＳＰ３０１／ＰＰ３０２及びＳＰ３０２／ＰＰ３０１）が同時に生じている。例えば、１つの信号スルーホール導体に対して隣接の２つの電源スルーホール導体が同時に奇モード励振で結合されることになる。この場合の特性インピーダンスＺｄｕｏｄ３  （線路インピーダンス）は近似的に次のよう与えられる。Ｚｄｕｏｄ３≒［１３８／（εｒ）１／２  ］ｌｏｇ１０｛（２）１／２（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）−−−（１３）本発明の配線基板２１は前述のように、信号スルーホール導体ＳＰ３０１／ＳＰ３０２と電源スルーホール導体ＰＰ３０１／ＰＰ３０２及び貫通孔ＣＨ３００Ａを有する板状金属コアＭＣのそれぞれに流れる信号電流ＩＳと電源電流ＩＰおよび接地電流ＩＧはその大きさが等しく、それぞれの電流位相が逆相になっているので、図６の（Ｂ）において、信号スルーホール導体ＳＰ３０１／ＳＰ３０２上の±記号と電源スルーホールＰＰ３０１／ＰＰ３０２上の−記号及び板状金属コアＭＣの電流方向を表す＋記号は、それぞれを流れる電流の相対的位相を示している。
【００５８】
ここで、グランド層ＧＮＤに接続されたコア貫通孔（ＣＨ１００Ａ）に、１対の信号スルーホール導体（ＳＰ１０１）と電源スルーホール導体（ＰＰ１０１）が配置された場合の特性インピーダンスＺｏｄ１と同様のコア貫通孔（ＣＨ３００Ａ）に二対の信号スルーホール導体（ＳＰ３０１／ＳＰ３０２）／電源スルーホール導体（ＰＰ３０１／ＰＰ３０２）が配置された場合の特性インピーダンスＺｄｕｏｄ３を比較する。前記（８）式で表される特性インピーダンスＺｏｄ１は次のように変形される。
Ｚｏｄ１≒［１３８／（εｒ）１／２  ］ｌｏｇ１０｛（２Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）＝［１３８／（εｒ）１／２  ］［ｌｏｇ１０２＋ｌｏｇ１０２｛（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝］（Ω）＝４１．５４／（εｒ）１／２  ＋［１３８／（εｒ）１／２  ］［ｌｏｇ１０２｛（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝］−−−（１４）を得る。
又、前記（１３）式で表される特性インピーダンスＺｄｕｏｄ３は同様に変形される。Ｚｄｕｏｄ≒［１３８／（εｒ）１／２  ］［ｌｏｇ１０（２）１／２＋ｌｏｇ１０２｛（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝］（Ω）＝２０．７７／（εｒ）１／２  ＋［１３８／（εｒ）１／２  ］［ｌｏｇ１０２｛（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝］−−−（１５）を得る。ここで（１４）と（１５）の差を求めると、（１４）−（１５）＝４１．５４／（εｒ）１／２  −２０．７７／（εｒ）１／２  ＝２０．７７／（εｒ）１／２−−−（１６）を得る。ここでコア貫通孔ＣＨ１００Ａ／ＣＨ３００Ａを充填する誘電体の比誘電率εｒをεｒ＝４とすれば前記（１６）式から、（１４）−（１５）＝２０．７７／（４）１／２＝１０．４（Ω）−−−（１７）。
【００５９】
二対の信号スルーホール導体（ＳＰ３０１／ＳＰ３０２）／電源スルーホール導体（ＰＰ３０１／ＰＰ３０２）が１つのコア貫通孔ＣＨ３００Ａに隣接配置された場合の特性インピーダンスＺｄｕｏｄ３は、１つのコア貫通孔ＣＨ１００Ａに一対の信号スルーホール導体ＳＰ１０１／電源スルーホール導体ＰＰ１０１が配置された場合の特性インピーダンスＺｏｄ１に比べてさらに１０Ω｛コア貫通孔（ＣＨ１００Ａ／ＣＨ３００Ａ）を充填する誘電体の比誘電率εｒがεｒ＝４のとき｝小さいことが分かる。すなわち、コア貫通孔ＣＨ３００Ａに２対の信号スルーホール導体／電源スルーホール導体が配置された配線基板２１の信号ラインＳＬ３０１、ＳＬ３０２及び電源ラインＰＬ３０１、ＰＬ３０２のそれぞれのインダクタンスＬｄｕｏｄは、コア貫通孔ＣＨ１００Ａに１対の信号スルーホール導体／電源スルーホール導体が配置された配線基板１の信号ラインＳＬ１０１及び電源ラインＰＬ１０１のそれぞれのインダクタンスＬｏｄに比べてさらに小さくなり、その電気信号回路の高速信号性能をさらに向上することができる。
【００６０】
次に、コア貫通孔に、隣接配置されたグランドスルーホール導体及び信号スルーホール導体の一対をグループとし、その二グループを同一のコア貫通孔ＣＨ５００Ａに配置した場合について図９及び図１０を用いてその構造並びに電気的特性を説明する。図９の（Ａ）はその配線基板４１の板状金属コアＭＣを厚さ方向に切断した断面図であり、図１０の（Ｂ）は図９の（Ａ）のＥＥ断面において、電源層ＰＳに接続されたコア貫通孔ＣＨ５００Ａ内にグランドスルーホール導体ＧＰ５０１，ＧＰ５０２及び信号スルーホール導体ＳＰ５０１、ＳＰ５０２を配置したことを表す。図１０の（Ｃ）は図９の断面図（Ａ）の一部である前記グランドスルーホール導体ＧＰ５０１、ＧＰ５０２と信号スルーホール導体ＳＰ５０１、５０２および板状金属コアＭＣとを流れるそれぞれの電流ＩＰ、ＩＳ１、ＩＳ２、ＩＧ１、ＩＧ２の電流経路を表す。まず、配線基板４１の図９の断面図（Ａ）と図１０の電流経路（Ｃ）を対比させてその構造と電流経路を簡単に説明する。
【００６１】
配線基板４１を流れる電源電流ＩＰ、信号電流ＩＳ１、ＩＳ２と接地電流ＩＧ１、ＩＧ２についてその動作は次のようになる。接続先基板の電源に導通する電源層ＰＳから、コア貫通孔ＣＨ５００Ａを穿設した板状金属コアＭＣとビア導体・電極パッドの複合層ＭＬで構成されるメタルコア電源ラインＭＰＬ５００Ａを流れる電源電流ＩＰは、接続用ハンダボールＳＢ９３１を介して集積回路素子ＩＣ５に流れ込む。接続先基板のグランドに導通するグランド層ＧＮＤに吸収される接地電流ＩＧ１、ＩＧ２は前記集積回路素子ＩＣ５からハンダボールＳＢ９１１、ＳＢ９２２を介して、グランドスルーホール導体ＧＰ５０１、ＧＰ５０２とビア導体・電極パッドの複合層ＭＬと構成されるグランドラインＧＬ５０１、ＧＬ５０２をそれぞれに導通してグランド層ＧＮＤに流れる。前記集積回路素子ＩＣ５から配線基板４１に伝送される信号電流ＩＳ１、ＩＳ２は、ビア導体・電極パッドの複合層ＭＬ、信号スルーホール導体ＳＰ５０１、ＳＰ５０２及びマイクロストリップライン等の分布定数線路からなる信号用導体ＭＳ９２４（２つの信号ラインＳＬ５０１、ＳＬ５０２を結合するカップラーを含む）でそれぞれに構成される信号ラインＳＬ５０１、ＳＬ５０２を導通して接続先基板に伝達される。
【００６２】
ここで、図１９の回路図を参考にして配線基板４１を流れるこれらの５つの電流ＩＰ、ＩＳ１、ＩＳ２、ＩＧ１、ＩＧ２の働きについて以下に説明する。この２つのグランドラインＧＬ５０１、ＧＬ５０２についてはグランド層ＧＮＤと集積回路素子ＩＣ５のグランドＳｎ間に並列に接続され、又２つの信号ラインＳＬ５０１、ＳＬ５０２は前記信号用導体ＭＳ９２４と集積回路素子ＩＣ５の信号出力Ｅｏｕｔの間に並列に接続されている。従って、両信号電流ＩＳ１、ＩＳ２はＩＳ１＝ＩＳ２と等しく、又グランド電流ＩＧ１、ＩＧ２はＩＧ１＝ＩＧ２と等しい。
繰り返し周期ＴＰを有する高速クロックの内部電気信号Ｅｉｎの変化に応じて電源とグランド間に直列に接続された２つのＦＥＴ２ＡとＦＥＴ２Ｂが交互にＯＮ／ＯＦＦを繰り返す。
このＦＥＴ２ＢのＯＮ／ＯＦＦに応じて電源層ＰＳから前記メタルコア電源ラインＭＰＬ５００Ａを導通して電源電流ＩＰがＦＥＴ２Ｂを通って信号ラインＳＬ５０１／ＳＬ５０２に流れ込んで信号流出電流ＩＳＨ＝ＩＳＨ１＋ＩＳＨ２を発生する。他方、ＦＥＴ２ＡのＯＮ／ＯＦＦに伴なって信号ラインＳＬ５０１／ＳＬ５０２から集積回路ＩＣ５に信号電流ＩＳが流れ込んで信号流入電流ＩＳＬ＝ＩＳＬ１＋ＩＳＬ２を生じ、ＦＥＴ２Ａを通って接地電流ＩＧ＝ＩＧ１＋ＩＧ２をグランドラインＧＬ５０１／ＧＬ５０２に流し、その接地電流ＩＧは前記グランド層ＧＮＤに吸収される。繰り返し周期ＴＰ内の期間ＴＡ（集積回路素子ＩＣ５の信号出力Ｅｏｕｔが第一レベルＶｏＬとなる）で発生する前記信号流入電流ＩＳＬ及び周期ＴＢ（集積回路素子ＩＣ５の信号出力Ｅｏｕｔが第二レベルＶｏＨとなる）で生じる前記信号流出電流ＩＳＨで構成される信号電流ＩＳ＝ＩＳ１＋ＩＳ２は図２３の（Ａ）のように周期ＴＰの交番信号になっている。期間ＴＡで流れる前記信号流入電流ＩＳＬと接地電流ＩＧは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと接地電流ＩＧの位相は逆相になる。又、期間ＴＢで流れる前記信号流出電流ＩＳＨと電源電流ＩＰは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと電源電流ＩＰの位相は逆相になる。｛図２の（Ｄ）参照｝。
【００６３】
このように、電気信号の繰り返し周期ＴＰ内の期間ＴＡでは信号電流ＩＳと接地電流ＩＧが大きさが略等しく両電流が互いに逆相になり、同繰り返し周期ＴＰ内の期間ＴＢでは信号電流ＩＳと電源電流ＩＰが大きさが略等しく両電流が互いに逆相になっている。それによって期間ＴＡでは信号電流ＩＳと接地電流ＩＧの間に奇モード励振を生じ、期間ＴＢでは信号電流ＩＳと電源電流ＩＰの間に奇モード励振を生じるため、この繰り返し周期ＴＰをもつ高速電気信号である各電流ＩＳ、ＩＰ、ＩＧをフーリェ変換して求められる連続波としての前記の広帯域／高周波信号ＳＲＦに対してこれら３種の電流ＩＧ、ＩＰ、ＩＳは相互に奇モード励振されて密結合している。
【００６４】
よって両信号スルーホール導体ＳＰ５０１／ＳＰ５０２とグランドスルーホール導体ＧＰ５０１／ＧＰ５０２及び板状金属コアＭＣの貫通孔ＣＨ５００Ａが生み出す特性インピーダンスＺｏｄ４は、１対の奇モード励振（ＳＰ５０１／ＧＰ５０１及びＳＰ５０２／ＧＰ５０２）に併せて他のもう一対の奇モード励振（ＳＰ５０１／ＧＰ５０２及びＳＰ５０２／ＧＰ５０１）が同時に生じている。例えば、１つの信号スルーホール導体に対して隣接の２つのグランドスルーホール導体が同時に奇モード励振で結合されることになる。この場合の特性インピーダンスＺｄｕｏｄ４  （線路インピーダンス）は前記と同様に次のよう与えられる。Ｚｄｕｏｄ４≒［１３８／（εｒ）１／２  ］ｌｏｇ１０｛（２）１／２（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）−−−（１８）本発明の配線基板４１は前述のように、信号スルーホール導体ＳＰ５０１／ＳＰ５０２とグランドスルーホール導体ＧＰ５０１／ＧＰ５０２及び貫通孔ＣＨ５００Ａを有する板状金属コアＭＣのそれぞれに流れる信号電流ＩＳと電源電流ＩＰおよび接地電流ＩＧはその大きさが等しく、それぞれの電流位相が逆相になっているので、図１０の（Ｂ）において、信号スルーホール導体ＳＰ５０１／ＳＰ５０２上の±記号とグランドスルーホールＧＰ５０１／ＧＰ５０２上の＋記号及び板状金属コアＭＣの電流方向の−記号は、それぞれを流れる電流の相対的位相を示している。
【００６５】
次に、コア貫通孔に、隣接配置されたグランドスルーホール導体、電源スルーホール導体及び２つの信号スルーホール導体を同一のコア貫通孔ＣＨ４００Ａに配置した場合について図７及び図８を用いてその構造並びに電気的特性を説明する。図７の（Ａ）はその配線基板３１の板状金属コアＭＣを厚さ方向に切断した断面図であり、図８の（Ｂ）は図７の（Ａ）のＤＤ断面において、グランド層ＧＮＤに導通されたコア貫通孔ＣＨ４００Ａ内にグランドスルーホール導体ＧＰ４０１，電源スルーホール導体ＰＰ４０２及び信号スルーホール導体ＳＰ４０１、ＳＰ４０２を配置したことを表す。図８の（Ｃ）は図７の断面図（Ａ）の一部である前記グランドスルーホール導体ＧＰ４０１，電源スルーホール導体ＰＰ４０２及び信号スルーホール導体ＳＰ４０１、ＳＰ４０２を流れるそれぞれの電流ＩＰ、ＩＳ１、ＩＳ２、ＩＧの電流経路を表す。まず、配線基板３１の図７の断面図（Ａ）と図８の電流経路（Ｃ）を対比させてその構造と電流経路を簡単に説明する。
【００６６】
配線基板３１を流れる電源電流ＩＰ、信号電流ＩＳ１、ＩＳ２と接地電流ＩＧについてその動作は次のようになる。接続先基板の電源に導通する電源層ＰＳから、電源スルーホール導体ＰＰ４０２とビア導体・電極パッドの複合層ＭＬで構成される電源ラインＰＬ４０２を流れる電源電流ＩＰは、接続用ハンダボールＳＢ７２２を介して集積回路素子ＩＣ４に流れ込む。接続先基板のグランドに導通するグランド層ＧＮＤに吸収される接地電流ＩＧは前記集積回路素子ＩＣ４からハンダボールＳＢ７１１を介して、グランドスルーホール導体ＧＰ４０１とビア導体・電極パッドの複合層ＭＬと構成されるグランドラインＧＬ４０１を導通してグランド層ＧＮＤに流れる。前記集積回路素子ＩＣ４から配線基板３１に伝送される信号電流ＩＳ１、ＩＳ２は、ビア導体・電極パッドの複合層ＭＬ、信号スルーホール導体ＳＰ４０１、ＳＰ４０２及びマイクロストリップライン等の分布定数線路からなる信号用導体ＭＳ７２４（２つの信号ラインＳＬ４０１、ＳＬ４０２を結合するカップラーを含む）でそれぞれに構成される信号ラインＳＬ４０１、ＳＬ４０２を導通して接続先基板に伝達される。
【００６７】
ここで、図１７の回路図を参照して配線基板３１を流れるこれらの４つの電流ＩＰ、ＩＳ１、ＩＳ２、ＩＧの働きについて以下に説明する。この２つの信号ラインＳＬ４０１、ＳＬ４０２は前記信号用導体ＭＳ７２４と集積回路素子ＩＣ４の信号出力Ｅｏｕｔの間に並列に接続されている。従って、両信号電流ＩＳ１、ＩＳ２はＩＳ１＝ＩＳ２と等しい。繰り返し周期ＴＰを有する高速クロックの内部電気信号Ｅｉｎの変化に応じて電源とグランド間に直列に接続された２つのＦＥＴ１とＦＥＴ２が交互にＯＮ／ＯＦＦを繰り返す。このＦＥＴ２のＯＮ／ＯＦＦに応じて電源層ＰＳから電源ラインＰＬ４０２を導通して電源電流ＩＰがＦＥＴ２を通って信号ラインＳＬ４０１／ＳＬ４０２に流れ込んで信号流出電流ＩＳＨ＝ＩＳＨ１＋ＩＳＨ２を発生する。他方、ＦＥＴ１のＯＮ／ＯＦＦに伴なって信号ラインＳＬ４０１／ＳＬ４０２から集積回路ＩＣ４に信号電流ＩＳが流れ込んで信号流入電流ＩＳＬ＝ＩＳＬ１＋ＩＳＬ２を生じ、ＦＥＴ１を通って接地電流ＩＧをグランドラインＧＬ４０１に流し、その接地電流ＩＧは前記グランド層ＧＮＤに吸収される。繰り返し周期ＴＰ内の期間ＴＡ（集積回路素子ＩＣ４の信号出力Ｅｏｕｔが第一レベルＶｏＬとなる）で発生する前記信号流入電流ＩＳＬ及び周期ＴＢ（集積回路素子ＩＣ４の信号出力Ｅｏｕｔが第二レベルＶｏＨとなる）で生じる前記信号流出電流ＩＳＨで構成される信号電流ＩＳ＝ＩＳ１＋ＩＳ２は図２３の（Ａ）のように周期ＴＰの交番信号になっている。期間ＴＡで流れる前記信号流入電流ＩＳＬと接地電流ＩＧは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと接地電流ＩＧの位相は逆相になる。又、期間ＴＢで流れる前記信号流出電流ＩＳＨと電源電流ＩＰは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと電源電流ＩＰの位相は逆相になる。｛図２の（Ｄ）参照｝。
【００６８】
このように、電気信号の繰り返し周期ＴＰ内の期間ＴＡでは信号電流ＩＳと接地電流ＩＧが大きさが略等しく両電流が互いに逆相になり、同繰り返し周期ＴＰ内の期間ＴＢでは信号電流ＩＳと電源電流ＩＰが大きさが略等しく両電流が互いに逆相になっている。それによって期間ＴＡでは信号電流ＩＳと接地電流ＩＧの間に奇モード励振を生じ、期間ＴＢでは信号電流ＩＳと電源電流ＩＰの間に奇モード励振を生じるため、この繰り返し周期ＴＰをもつ高速電気信号である各電流ＩＳ、ＩＰ、ＩＧをフーリェ変換して求められる連続波としての前記の広帯域／高周波信号ＳＲＦに対してこれら３種の電流ＩＧ、ＩＰ、ＩＳは相互に奇モード励振されて密結合している。
【００６９】
よって両信号スルーホール導体ＳＰ４０１／ＳＰ４０２とグランドスルーホール導体ＧＰ４０１及び電源スルーホール導体ＰＰ４０２が生み出す特性インピーダンスＺｏｄ５は、１対の奇モード励振（ＳＰ４０１／ＧＰ４０１及びＳＰ４０２／ＰＰ４０２）に併せて他のもう一対の奇モード励振（ＳＰ４０１／ＰＰ４０２及びＳＰ４０２／ＧＰ４０１）が同時に生じている。例えば、１つの信号スルーホール導体ＳＰ４０１に対して隣接するグランドスルーホール導体ＧＰ４０１及び電源スルーホール導体ＰＰ４０２が同時に奇モード励振で結合されることになる。この場合の特性インピーダンスＺｄｕｏｄ５  （線路インピーダンス）は前記と同様に次のよう与えられる。Ｚｄｕｏｄ５≒［１３８／（εｒ）１／２  ］ｌｏｇ１０｛（２）１／２（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）−−−（１９）本発明の配線基板３１は前述のように、信号スルーホール導体ＳＰ４０１／ＳＰ４０２とグランドスルーホール導体ＧＰ４０１及び電源スルーホール導体ＰＰ４０２のそれぞれに流れる信号電流ＩＳと電源電流ＩＰおよび接地電流ＩＧはその大きさが等しく、それぞれの電流位相が逆相になっているので、図８の（Ｂ）において、信号スルーホール導体ＳＰ４０１／ＳＰ４０２上の±記号とグランドスルーホールＧＰ４０１上の＋記号及び電源スルーホール導体ＰＰ４０２上の−記号は、それぞれを流れる電流の相対的位相を示している。
【００７０】
次に、コア貫通孔に、隣接配置された電源スルーホール導体及び信号スルーホール導体の一対をグループとし、その三グループを同一のコア貫通孔ＣＨ１０Ａに配置した場合について図１３及び図１４を用いてその構造並びに電気的特性を説明する。図１３の（Ａ）はその配線基板５１の板状金属コアＭＣを厚さ方向に切断した断面図であり、図１４の（Ｂ）は図１３の（Ａ）のＦＦ断面において、グランド層ＧＮＤに接続されたコア貫通孔ＣＨ１０Ａ内に電源スルーホール導体ＰＰ１，ＰＰ２、ＰＰ３及び信号スルーホール導体ＳＰ１、ＳＰ２、ＳＰ３を配置したことを表す。
【００７１】
ここで、図１８の回路図を参考にして配線基板５１を流れる７つの電流ＩＧ、ＩＳ１、ＩＳ２、ＩＳ３、ＩＰ１、ＩＰ２、ＩＰ３の働きについて以下に説明する。この３つの電源ラインＰＬ１、ＰＬ２、ＰＬ３については電源層ＰＳと集積回路素子ＩＣ１０１（図示せず）の電源Ｓｐの間に並列に接続され、又３つの信号ラインＳＬ１、ＳＬ２、ＳＬ３は信号出力電極パッドと集積回路素子ＩＣ１０１の信号出力Ｅｏｕｔの間に並列に接続されている。従って、３つの信号電流ＩＳ１、ＩＳ２、ＩＳ３はＩＳ１＝ＩＳ２＝ＩＳ３と等しく、又電源電流ＩＰ１、ＩＰ２、ＩＰ３はＩＰ１＝ＩＰ２＝ＩＰ３と等しい。繰り返し周期ＴＰを有する高速クロックの内部電気信号Ｅｉｎの変化に応じて電源とグランド間に直列に接続された２つのＦＥＴ１０ＡとＦＥＴ１０Ｂが交互にＯＮ／ＯＦＦを繰り返す。このＦＥＴ１０ＢのＯＮ／ＯＦＦに応じて電源層ＰＳから前記電源ラインＰＬ１／ＰＬ２／ＰＬ３を導通して電源電流ＩＰ＝ＩＰ１＋ＩＰ２＋ＩＰ３がＦＥＴ１０Ｂを通って信号ラインＳＬ１／ＳＬ２／ＳＬ３に流れ込んで信号流出電流ＩＳＨ＝ＩＳＨ１＋ＩＳＨ２＋ＩＳＨ３を発生する。他方、ＦＥＴ１０ＡのＯＮ／ＯＦＦに伴なって信号ラインＳＬ１／ＳＬ２／ＳＬ３から集積回路ＩＣ１０１に信号電流ＩＳが流れ込んで信号流入電流ＩＳＬ＝ＩＳＬ１＋ＩＳＬ２＋ＩＳＬ３を生じ、ＦＥＴ１０Ａを通って接地電流ＩＧをメタルコアグランドラインＭＧＬ１０Ａに流し、その接地電流ＩＧは前記グランド層ＧＮＤに吸収される。繰り返し周期ＴＰ内の期間ＴＡ（集積回路素子ＩＣ１０１の信号出力Ｅｏｕｔが第一レベルＶｏＬとなる）で発生する前記信号流入電流ＩＳＬ及び周期ＴＢ（集積回路素子ＩＣ１０１の信号出力Ｅｏｕｔが第二レベルＶｏＨとなる）で生じる前記信号流出電流ＩＳＨで構成される信号電流ＩＳ＝ＩＳ１＋ＩＳ２＋ＩＳ３は図２３の（Ａ）のように周期ＴＰの交番信号になっている。期間ＴＡで流れる前記信号流入電流ＩＳＬと接地電流ＩＧは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと接地電流ＩＧの位相は逆相になる。又、期間ＴＢで流れる前記信号流出電流ＩＳＨと電源電流ＩＰは略大きさが等しく両電流の流れる向きが互いに逆になっているので信号電流ＩＳと電源電流ＩＰの位相は逆相になる。｛図２の（Ｄ）参照｝このように、電気信号の繰り返し周期ＴＰ内の期間ＴＡでは信号電流ＩＳと接地電流ＩＧが大きさが略等しく両電流が互いに逆相になり、同繰り返し周期ＴＰ内の期間ＴＢでは信号電流ＩＳと電源電流ＩＰが大きさが略等しく両電流が互いに逆相になっている。それによって期間ＴＡでは信号電流ＩＳと接地電流ＩＧの間に奇モード励振を生じ、期間ＴＢでは信号電流ＩＳと電源電流ＩＰの間に奇モード励振を生じるため、この繰り返し周期ＴＰをもつ高速電気信号である各電流ＩＳ、ＩＰ、ＩＧをフーリェ変換して求められる連続波としての前記の広帯域／高周波信号ＳＲＦに対してこれら３種の電流ＩＧ、ＩＰ、ＩＳは相互に奇モード励振されて密結合していると考えられる。
【００７２】
よって両信号スルーホール導体ＳＰ１／ＳＰ２／ＳＰ３と電源スルーホール導体ＰＰ１／ＰＰ２／ＰＰ３及び板状金属コアＭＣの貫通孔ＣＨ１０Ａが生み出す特性インピーダンスＺｏｄ３は、１対の奇モード励振（ＳＰ１／ＰＰ１、ＳＰ２／ＰＰ２及びＳＰ３／ＰＰ３）が同時に３対生じている。この場合の各スルーホール導体に対する特性インピーダンスＺｏｄ６  （線路インピーダンス）は近似的に次のように（ブロードサイド結合ストリップラインの奇モード励振における特性インピーダンスとして）与えられる。
Ｚｏｄ６≒［６０π／（εｒ）１／２  ］／｛（２ｄ／ｂ）＋（２ｄ／ＳＣ）＋（１／π）ｌｏｇｅ（ｂ／ＳＣ）｝（Ω）−−−（２０）但し、ＳＣは上下のスルーホール導体の間隙でＳＣ＝Ｓ−ｄになる。本発明の配線基板５１は前述のように、信号スルーホール導体ＳＰ１／ＳＰ２／ＳＰ３と電源スルーホール導体ＰＰ１／ＰＰ２／ＰＰ３及び貫通孔ＣＨ１０Ａを有する板状金属コアＭＣのそれぞれに流れる信号電流ＩＳと電源電流ＩＰおよび接地電流ＩＧはその大きさが等しく、それぞれの電流位相が逆相になっているので、図１４の（Ｂ）において、信号スルーホール導体ＳＰ１／ＳＰ２／ＳＰ３上の±記号と電源スルーホールＰＰ１／ＰＰ２／ＰＰ３上の−記号及び板状金属コアＭＣの電流方向を表す＋記号は、それぞれを流れる電流の相対的位相を示している。
【００７３】
ここで、各スルーホール導体に生じる直列インダクタンスＬｏｄ６は、スルーホール導体の長さをｌｅ、スルーホール導体上の線路波長をλｇ、高周波信号ＳＲＦの周波数をｆとしたときに、前式（２）と同様にその特性インピーダンスＺｏｄ６で次のように与えられる、Ｌｏｄ６≒（Ｚｏｄ６・ｌｅ）／（λｇ・ｆ）  （Ω）−−−（２１）。上記のように、信号スルーホール導体ＳＰ１／ＳＰ２／ＳＰ３及び電源スルーホール導体ＰＰ１／ＰＰ２／ＰＰ３は集積回路素子の信号出力及び電源に対してそれぞれに３つずつ並列に接続されているため、信号スルーホール導体及び電源スルーホール導体のそれぞれの合成インダクタンス（前記直列インダクタンスＬｏｄ６が３つ並列に接続）  ＬＴｏｄ６はＬＴｏｄ６＝（Ｌｏｄ６／３）−−−（２２）となる。この合成インダクタンスＬＴｏｄ６は前記の（１３）で表される特性インピーダンスＺｏｄ３から求めた各スルーホール導体の直列インダクタンスＬｏｄ３よりも一層小さくなる。よって、この合成インダクタンスＬＴｏｄ６に生じる電圧ｅＬ［前（１）式で与えられる］を一層に小さくすることができ、高速論理回路を使用した電気信号回路の高速信号性能（例えばノイズ・マージン、クロストークあるいは信号波形の伝播など）を大幅に向上させることができる。
【００７４】
次に、集積回路素子ＩＣ６として電流切替型高速論理回路（Ｃｕｒｒｅｎｔ  Ｍｏｄｅ  Ｈｉｇｈ  Ｓｐｅｅｄ  Ｌｏｇｉｃ）を使用し、板状金属コアＭＣに穿設されたコア貫通孔に、隣接配置された電源スルーホール導体及び信号スルーホール導体の一対をグループとし、その二グループを配置した場合について図１１を用いてその構造並びに電気的特性を説明する。（Ｂ）はグランド層ＧＮＤに接続されたコア貫通孔ＣＨ６００Ａ内に電源スルーホール導体ＰＰ６０１，ＰＰ６０２及び信号スルーホール導体ＳＰ６０１、ＳＰ６０２を配置したことを表す。（Ｃ）は前記電源スルーホール導体ＰＰ６０１、ＰＰ６０２と信号スルーホール導体ＳＰ６０１、ＳＰ６０２および板状金属コアＭＣを流れるそれぞれの電流ＩＧ、ＩＳＤ−、ＩＳＤ＋、ＩＰ１、ＩＰ２の電流経路を表す。まず、電流経路（Ｃ）を使用して配線基板６１を流れる電源電流ＩＰ１、ＩＰ２、信号電流ＩＳＤ−、ＩＳＤ＋と接地電流ＩＧについてその動作を説明すると次のようになる。接続先基板の電源に導通する電源層ＰＳから、電源スルーホール導体ＰＰ６０１、ＰＰ６０２とビア導体・電極パッドの複合層ＭＬでそれぞれに構成される電源ラインＰＬ６０１、ＰＬ６０２を流れる電源電流ＩＰ１、ＩＰ２は接続用ハンダボールＳＢ１０１１、ＳＢ１０２２を介してそれぞれに集積回路素子ＩＣ６（詳細後述）に流れ込む。接続先基板のグランドに導通するグランド層ＧＮＤに吸収される接地電流ＩＧは、前記集積回路素子ＩＣ６からハンダボールＳＢ１０３１を介して、ビア導体・電極パッドの複合層ＭＬとコア貫通孔ＣＨ６００Ａを穿設した板状金属コアＭＣで構成されるメタルコアグランドラインＭＧＬ６００Ａを導通してグランド層ＧＮＤに流れる。前記集積回路素子ＩＣ６から配線基板６１に伝送される信号電流ＩＳＤ−、ＩＳＤ＋は、ビア導体・電極パッドの複合層ＭＬ、信号スルーホール導体ＳＰ６０１、ＳＰ６０２及びマイクロストリップライン等の分布定数線路からなる信号用導体ＭＳ１０２４、ＭＳ１０５４とで、それぞれに構成される信号ラインＳＬ６０１、ＳＬ６０２を導通して接続先基板に伝達される。
【００７５】
ここで、図２１の回路図を参照して配線基板６１を流れるこれらの５つの電流ＩＧ、ＩＳＤ−、ＩＳＤ＋、ＩＰ１、ＩＰ２の働きについて以下に説明する。この集積回路素子６１には化合物半導体であるＧａＡｓ  ＭＥＳ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴ、ＨＢＴ（Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）あるいはＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）等を使用したＳＣＬ（Ｓｏｕｒｃｅ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）又はＥＣＬ（Ｅｍｉｔｔｅｒ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）の電流切替型高速論理回路が使用されている。前記２つの電源ラインＰＬ６０１、ＰＬ６０２については電源層ＰＳと集積回路素子ＩＣ６の電源電極端子ＣＢ１０１１の間に並列に接続され、又２つの信号ラインＳＬ６０１、ＳＬ６０２は集積回路素子ＩＣ６の信号出力Ｅｏｕｔ、−Ｅｏｕｔに導通される信号電極端子ＣＢ１０２１、ＣＢ１０１２に接続されている。従って、電源電流ＩＰ１、ＩＰ２はＩＰ１＝ＩＰ２と等しい。
【００７６】
繰り返し周期ＴＰを有する高速クロックの内部電気信号Ｅｉｎ／−Ｅｉｎの変化に応じて電源とグランド間に並列に接続された２つのＦＥＴ４１とＦＥＴ４２が交互にＯＮ／ＯＦＦを繰り返す。前記内部信号Ｅｉｎ＝ＶｉＨの時にＦＥＴ４１がＯＮでＦＥＴ４２がＯＦＦとなり、電源層ＰＳから前記電源ラインＰＬ６０１／ＰＬ６０２を導通して電源電流ＩＰが流れる。このとき、導通状態にあるＦＥＴ４１の側では、電源電流ＩＰの一部である電源電流ＩＰＡ並びに信号ラインＳＬ６０１からの信号電流ＩＳＤ−である信号流入電流ＩＳＬ１がＦＥＴ４１を流れてゲート電流ＩＧＡを生じる。よって次の電流関係式を得る。ＩＧＡ＝ＩＰＡ＋ＩＳＬ１−−−（３１）  同時に、遮断状態にあるＦＥＴ４２の側では、電源電流ＩＰの残りの電源電流ＩＰＢがもう一方の信号ラインＳＬ６０２に流れて信号電流ＩＳＤ＋である信号流出電流ＩＳＨ２を発生する。よって次の関係式を得る。ＩＰＢ＝ＩＳＨ２−−−（３２）ここで、ＩＰ＝ＩＰＡ＋ＩＰＢ−−−（３３）、ＩＧ＝ＩＧＡ（∵ＩＧＢ＝０）−−−（３４）。この４つの関係式（３１）、（３２）、（３３）、（３４）を整理すると次の関係式を得る。ＩＰ＋ＩＳＬ１＝ＩＧ＋ＩＳＨ２−−−（３５）、ここでゲート電流ＩＧは接地電流そのものである。次に、前記内部信号Ｅｉｎ＝ＶｉＬの時にＦＥＴ４１がＯＦＦでＦＥＴ４２がＯＮとなり、まず遮断状態にあるＦＥＴ４１の側では、電源電流ＩＰの一部である電源電流ＩＰＡが信号ラインＳＬ６０１に流れて信号電流ＩＳＤ−である信号流出電流ＩＳＨ１を発生する。よって次の関係式を得る。ＩＰＡ＝ＩＳＨ１−−−（３６）同時に、導通状態にあるＦＥＴ４２の側では、電源電流ＩＰの残りである電源電流ＩＰＢ並びに信号ラインＳＬ６０２からの信号電流ＩＳＤ＋である信号流入電流ＩＳＬ２がＦＥＴ４２を流れてゲート電流ＩＧＢを発生する。よって、次の関係式を得る。ＩＧＢ＝ＩＰＢ＋ＩＳＬ２−−−（３７）ここで、ＩＰ＝ＩＰＡ＋ＩＰＢ−−−（３３）、ＩＧ＝ＩＧＢ（∵ＩＧＡ＝０）−−−（３８）。この４つの関係式（３３）、（３６）、（３７）、（３８）を整理して同様に、次の関係式を得る。ＩＰ＋ＩＳＬ２＝ＩＧ＋ＩＳＨ１−−−（３９）、ここでゲート電流ＩＧは接地電流そのものである。
【００７７】
ここで、信号ラインＳＬ６０１を流れる差動信号電流ＩＳＤ−はＩＳＤ−＝ＩＳＨ１／ＩＳＬ１−−−（４０）で表わされ、信号ラインＳＬ６０２を流れる差動信号電流ＩＳＤ＋はＩＳＤ＋＝ＩＳＨ２／ＩＳＬ２−−−（４１）で表わされる。以上の関係式を内部信号Ｅｉｎ／−ＥｉｎによるＦＥＴ４１及びＦＥＴ４２のＯＮ／ＯＦＦ動作に合せて纏めると図２３の（Ｂ）のタイムチャートに纏められる。尚ＦＥＴ４３は定電流のゲート電流ＩＧを得るための定電流源の働きをなす。前記内部信号Ｅｉｎ／−Ｅｉｎの繰り返し周期ＴＰ内の期間ＴＡ（信号出力ＥｏｕｔがＶｏＬ：電圧の第一レベルとなる）において前記（３５）式で表わされる電流和ＩＰ＋ＩＳＬ１は電流和ＩＧ＋ＩＳＨ２と大きさが等しく位相が互いに逆相である。又前記内部信号Ｅｉｎ／−Ｅｉｎの繰り返し周期ＴＰ内の期間ＴＢ（信号出力ＥｏｕｔがＶｏＨ：電圧の第二レベルとなる）において前記（３９）式で表わされる電流和ＩＰ＋ＩＳＬ２は電流和ＩＧ＋ＩＳＨ１と大きさが等しく位相が互いに逆相である。ここで、（４０）、（４１）式で表わされる前記２つの差動信号電流ＩＳＤ−、ＩＳＤ＋において、前記期間ＴＡでその電流の大きさは略等しく（ＩＳＬ１≒ＩＳＨ２）位相は互いに逆相になり、前記期間ＴＢでその電流の大きさは略等しく（ＩＳＨ１≒ＩＳＬ２）位相は互いに逆相になっている。また電源電流ＩＰと接地電流（ゲート電流）ＩＧについても、その大きさが略等しく位相は互いに逆相となっている。上記の電流の大きさと位相の関係は図２４のように纏められる。
【００７８】
これによって期間ＴＡ及び期間ＴＢ即ち繰り返し周期ＴＰにおいて、２つの差動信号電流ＩＳＤ−、ＩＳＤ＋の間に奇モード励振を生じ、同様に電源電流ＩＰと接地電流ＩＧの間に奇モード励振を生じる。さらに、２つの差動信号電流ＩＳＤ−／ＩＳＤ＋と電源電流ＩＰ／接地電流ＩＧの４つの電流の間に、期間ＴＡにて電流和（ＩＰ＋ＩＳＬ１）／（ＩＧ＋ＩＳＨ２）、期間ＴＢにて電流和（ＩＰ＋ＩＳＬ２）／（ＩＧ＋ＩＳＨ１）が互いに奇モード励振を生じる。この結果、繰り返し周期ＴＰをもつ高速電気信号（クロック周波数１ＧＨｚ以上）である各電流ＩＳＤ−、ＩＳＤ＋、ＩＰ、ＩＧをフーリェ変換して求められる連続波としての前記の広帯域／高周波信号ＳＲＦに対してこれら４種の電流ＩＳＤ−、ＩＳＤ＋、ＩＰ、ＩＧは相互に奇モード励振されて密結合していることになる。
【００７９】
よって両信号スルーホール導体ＳＰ６０１／ＳＰ６０２と電源スルーホール導体ＰＰ６０１／ＰＰ６０２及び板状金属コアＭＣの貫通孔ＣＨ６００Ａが生み出す特性インピーダンスＺｏｄ７は、１対の奇モード励振（ＳＰ６０１／ＰＰ６０１及びＳＰ６０２／ＰＰ６０２）に併せて他のもう一対の奇モード励振（ＳＰ６０１／ＰＰ６０２及びＳＰ６０２／ＰＰ６０１）が同時に生じている。例えば、２つの信号スルーホール導体が互いに奇モード励振すると同時に、隣接する電源スルーホール導体と信号スルーホール導体がさらに奇モード励振で結合されることになる。この場合の特性インピーダンスＺｄｕｏｄ７  （線路インピーダンス）は近似的に次のよう与えられる。Ｚｄｕｏｄ７≒［１３８／（εｒ）１／２  ］ｌｏｇ１０｛（２）１／２（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）−−−（２２）。
【００８０】
本発明の配線基板６１は前述のように、
信号スルーホール導体ＳＰ６０１／ＳＰ６０２と電源スルーホール導体ＰＰ６０１／ＰＰ６０２及び貫通孔ＣＨ６００Ａを有する板状金属コアＭＣのそれぞれに流れる信号電流ＩＳＤ−、ＩＳＤ＋と電源電流ＩＰおよび接地電流ＩＧはその大きさが略等しく、それぞれの電流位相が互いに逆相になっているので、図１１の（Ｂ）において、信号スルーホール導体ＳＰ６０１／ＳＰ６０２上の±記号と電源スルーホールＰＰ６０１／ＰＰ６０２上の−記号及び板状金属コアＭＣの電流方向を表す＋記号は、それぞれを流れる電流の相対的位相を示している。前記と同様に、コア貫通孔ＣＨ６００Ａに２対の信号スルーホール導体／電源スルーホール導体が配置された配線基板６１の信号ラインＳＬ６０１、ＳＬ６０２及び電源ラインＰＬ６０１、ＰＬ６０２のそれぞれのインダクタンスＬｄｕｏｄ７は、コア貫通孔ＣＨ１００Ａに１対の信号スルーホール導体／電源スルーホール導体が配置された配線基板１の信号ラインＳＬ１０１及び電源ラインＰＬ１０１のそれぞれのインダクタンスＬｏｄに比べて一層小さくなり、その電気信号回路の高速信号性能をさらに向上することができる。
【００８１】
次に、集積回路素子ＩＣ７として電流切替型高速論理回路を使用し、板状金属コアＭＣに穿設されたコア貫通孔に、隣接配置された電源スルーホール導体、グランドスルーホール導体及び２つの信号スルーホール導体を配置した場合について図１２を用いてその構造並びに電気的特性を説明する。（Ｂ）はコア貫通孔ＣＨ７００Ａ内に電源スルーホール導体ＰＰ７０２，グランドスルーホール導体ＧＰ７０１及び信号スルーホール導体ＳＰ７０１、ＳＰ７０２を配置したことを表す。（Ｃ）は前記電源スルーホール導体ＰＰ７０２、グランドスルーホール導体ＧＰ７０１及び信号スルーホール導体ＳＰ７０１、ＳＰ７０２を流れるそれぞれの電流ＩＧ、ＩＳＤ−、ＩＳＤ＋、ＩＰの電流経路を表す。まず、電流経路（Ｃ）を使用して配線基板７１を流れる接地電流ＩＧ（電源電流ＩＰ及び信号電流ＩＳＤ−、ＩＳＤ＋については前記と同様であるので省略）についてその動作を説明する。接続先基板のグランドに導通するグランド層ＧＮＤに吸収される接地電流ＩＧは、前記集積回路素子ＩＣ７からハンダボールＳＢ１１１１を介して、ビア導体・電極パッドの複合層ＭＬとグランドスルーホール導体ＧＰ７０１で構成されるグランドラインＧＬ７０１を導通してグランド層ＧＮＤに流れる。
【００８２】
ここで、図２０の回路図を参照して配線基板７１を流れるこれらの４つの電流ＩＧ、ＩＳＤ−、ＩＳＤ＋、ＩＰの働きについて以下に説明する。この集積回路素子ＩＣ７にはＳＣＬ又はＥＣＬの電流切替型高速論理回路が使用されている。前記電源ラインＰＬ７０２については電源層ＰＳと集積回路素子ＩＣ７の電源電極端子ＣＢ１１２２の間に接続され、又２つの信号ラインＳＬ７０１、ＳＬ７０２は集積回路素子ＩＣ７の信号出力Ｅｏｕｔ、−Ｅｏｕｔに導通される信号電極端子ＣＢ１１２１、ＣＢ１１２２に接続されている。繰り返し周期ＴＰを有する高速クロックの内部電気信号Ｅｉｎ／−Ｅｉｎの変化に応じて電源とグランド間に並列に接続された２つのＦＥＴ３１とＦＥＴ３２が交互にＯＮ／ＯＦＦを繰り返す。前記内部信号Ｅｉｎ＝ＶｉＨの時にＦＥＴ３１がＯＮでＦＥＴ３２がＯＦＦとなり、電源層ＰＳから前記電源ラインＰＬ７０２を導通して電源電流ＩＰが流れる。このとき、導通状態にあるＦＥＴ３１の側では、電源電流ＩＰの一部である電源電流ＩＰＡ並びに信号ラインＳＬ７０１からの信号電流ＩＳＤ−である信号流入電流ＩＳＬ１がＦＥＴ４１を流れてゲート電流ＩＧＡを生じる。同時に、遮断状態にあるＦＥＴ３２の側では、電源電流ＩＰの残りの電源電流ＩＰＢがもう一方の信号ラインＳＬ７０２に流れて信号電流ＩＳＤ＋である信号流出電流ＩＳＨ２を発生する。
【００８３】
次に、前記内部信号Ｅｉｎ＝ＶｉＬの時にＦＥＴ３１がＯＦＦでＦＥＴ３２がＯＮとなり、まず遮断状態にあるＦＥＴ３１の側では、電源電流ＩＰの一部である電源電流ＩＰＡが信号ラインＳＰ７０１に流れて信号電流ＩＳＤ−である信号流出電流ＩＳＨ１を発生する。同時に、導通状態にあるＦＥＴ３２の側では、電源電流ＩＰの残りである電源電流ＩＰＢ並びに信号ラインＳＰ７０２からの信号電流ＩＳＤ＋である信号流入電流ＩＳＬ２がＦＥＴ３２を流れてゲート電流ＩＧＢを発生する。以上の関係を内部信号Ｅｉｎ／−ＥｉｎによるＦＥＴ３１及びＦＥＴ３２のＯＮ／ＯＦＦ動作に合せて纏めると同様に図２３の（Ｂ）のタイムチャートに纏められる。前記内部信号Ｅｉｎ／−Ｅｉｎの繰り返し周期ＴＰ内の期間ＴＡ（信号出力ＥｏｕｔがＶｏＬ：電圧の第一レベルとなる）において前記（３５）式と同様に表わされる電流和ＩＰ＋ＩＳＬ１は電流和ＩＧ＋ＩＳＨ２と大きさが等しく位相が互いに逆相である。又前記内部信号Ｅｉｎ／−Ｅｉｎの繰り返し周期ＴＰ内の期間ＴＢ（信号出力ＥｏｕｔがＶｏＨ：電圧の第二レベルとなる）において前記（３９）式と同様に表わされる電流和ＩＰ＋ＩＳＬ２は電流和ＩＧ＋ＩＳＨ１と大きさが等しく位相が互いに逆相である。ここで、前記２つの差動信号電流ＩＳＤ−、ＩＳＤ＋において、前記期間ＴＡでその電流の大きさは略等しく（ＩＳＬ１≒ＩＳＨ２）位相は互いに逆相になり、前記期間ＴＢでその電流の大きさは略等しく（ＩＳＨ１≒ＩＳＬ２）位相は互いに逆相になっている。また電源電流ＩＰと接地電流（ゲート電流）ＩＧについても、その大きさが略等しく位相は互いに逆相となっている。上記の電流の大きさと位相の関係は同様に図２４のように纏められる。
【００８４】
これによって期間ＴＡ及び期間ＴＢ即ち繰り返し周期ＴＰにおいて、２つの差動信号電流ＩＳＤ−、ＩＳＤ＋の間に奇モード励振を生じ、同様に電源電流ＩＰと接地電流ＩＧの間に奇モード励振を生じる。さらに、２つの差動信号電流ＩＳＤ−／ＩＳＤ＋と電源電流ＩＰ／接地電流ＩＧの４つの電流の間に、期間ＴＡにて電流和（ＩＰ＋ＩＳＬ１）／（ＩＧ＋ＩＳＨ２）、期間ＴＢにて電流和（ＩＰ＋ＩＳＬ２）／（ＩＧ＋ＩＳＨ１）が互いに奇モード励振を生じる。この結果、繰り返し周期ＴＰをもつ高速電気信号（クロック周波数１ＧＨｚ以上）である各電流ＩＳＤ−、ＩＳＤ＋、ＩＰ、ＩＧをフーリェ変換して求められる連続波としての前記の広帯域／高周波信号ＳＲＦに対してこれら４種の電流ＩＳＤ−、ＩＳＤ＋、ＩＰ、ＩＧは相互に奇モード励振されて密結合していることになる。
【００８５】
よって両信号スルーホール導体ＳＰ７０１／ＳＰ７０２と電源スルーホール導体ＰＰ７０２グランドスルーホール導体ＧＰ７０１が生み出す特性インピーダンスＺｏｄ８は、１対の奇モード励振（ＳＰ７０１／ＧＰ７０１及びＳＰ７０２／ＰＰ７０２）に併せて他のもう一対の奇モード励振（ＳＰ７０１／ＳＰ７０２及びＧＰ７０１／ＰＰ７０２）が同時に生じている。例えば、２つの信号スルーホール導体が互いに奇モード励振すると同時に、隣接する電源スルーホール導体あるいはグランドスルーホール導体と信号スルーホール導体がさらに奇モード励振で結合されることになる。この場合の特性インピーダンスＺｄｕｏｄ８  （線路インピーダンス）は近似的に次のよう与えられる。Ｚｄｕｏｄ８≒［１３８／（εｒ）１／２  ］ｌｏｇ１０｛（２）１／２（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）−−−（２３）。
【００８６】
本発明の配線基板７１は前述のように、信号スルーホール導体ＳＰ７０１／ＳＰ７０２と電源スルーホール導体ＰＰ７０２及びグランドスルーホール導体ＧＰ７０１のそれぞれに流れる信号電流ＩＳＤ−、ＩＳＤ＋と電源電流ＩＰおよび接地電流ＩＧはその大きさが略等しく、それぞれの電流位相が互いに逆相になっているので、図１２の（Ｂ）において、信号スルーホール導体ＳＰ７０１／ＳＰ７０２上の±記号と電源スルーホールＰＰ７０２上の−記号及びグランドスルーホール導体ＧＰ７０１上の＋記号は、それぞれを流れる電流の相対的位相を示している。前記と同様に、コア貫通孔ＣＨ７００Ａに２対の信号スルーホール導体と電源スルーホール導体／グランドスルーホール導体が配置された配線基板７１の信号ラインＳＬ７０１、ＳＬ７０２と電源ラインＰＬ７０２及びグランドラインＧＬ７０１のそれぞれのインダクタンスＬｄｕｏｄ８は、コア貫通孔ＣＨ１００Ａに１対の信号スルーホール導体／電源スルーホール導体が配置された配線基板１の信号ラインＳＬ１０１及び電源ラインＰＬ１０１のそれぞれのインダクタンスＬｏｄに比べて一層小さくなり、その電気信号回路の高速信号性能をさらに向上することができる。
【００８７】
ここで、高速論理回路（ＭＰＵ：Ｍｉｃｒｏ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ／ＤＳＰ：Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ／ＲＡＭ：Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ等のＬＳＩ）を使用した集積回路素子ＩＣ１１１、ＩＣ１１２をその上面に面状実装した配線基板ＢＣＢ１，ＢＣＢ２をマザーボードＭＭＢに接続する場合の全体構成と構造並びに電気的特性について図１５を用いて説明する。配線基板ＢＣＢ１、ＢＣＢ２には板状金属コアＭＣの両面に感光性エポキシあるいは熱硬化性樹脂等の有機材料からなる誘電体層とその表面に銅メッキにより導体層を多層に積層したビルドアップ配線基板を使用する。なお、その配線基板ＢＣＢ１、ＢＣＢ２は前述の配線基板１、１１、２１、３１、４１、５１と同様な構造を有する。
【００８８】
具体的には、Ｆｌｉｐ  Ｃｈｉｐ  を使用したベアチップのＬＳＩの集積回路素子ＩＣ１１１，ＩＣ１１２はそれぞれの配線基板ＢＣＢ１とＢＣＢ２にＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）の実装形態で面実装され、その配線基板ＢＣＢ１とＢＣＢ２は、さらに多層基板のマザーボードＭＭＢ（：Ｍｕｌｔｉｌａｙｅｒ  Ｍｏｔｈｅｒ  Ｂｏａｒｄ）にＢＧＡあるいはＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）の実装形態で接続される。ここでは、配線基板ＢＣＢ１と集積回路素子ＩＣ１１１とマザーボードＭＭＢの接続を例にとって簡単に説明する。配線基板ＢＣＢ１の第一主表面側に形成されたハンダボールＳＢ１、ＳＢ１１、ＳＢ２１、ＳＢ３１、ＳＢ４１、ＳＢ５１、ＳＢ６１でフリップチップＩＣ１のグランド電極端子、電源電極端子及び信号電極端子のそれぞれに接続される。このハンダボールＳＢ１１／ＳＢ２１には前記の信号ラインＳＬ１／ＳＬ２／ＳＬ３が、ハンダボールＳＢ３１にはコア貫通孔ＣＨ１０Ａを穿設した板状金属コアＭＣからなるメタルコアグランドラインＭＧＬ１０Ａが接続され、ハンダボールＳＢ４１／ＳＢ５１には前記の電源ラインＰＬ１／ＰＬ２／ＰＬ３がそれぞれ接続されている。各信号ラインＳＬ１／ＳＬ２／ＳＬ３、電源ラインＰＬ１／ＰＬ２／ＰＬ３及び前記メタルコアグランドラインＭＧＬ１０Ａは信号スルーホール導体、電源スルーホール導体及びコア貫通孔ＣＨ１０Ａを有する板状金属コアＭＣが主構成要素となって前記のように特性インピーダンス等の電気的特性を決める。
【００８９】
この配線基板ＢＣＢ１の第二主表面側に形成されたハンダボールＳＢ８１、ＳＢ８２、ＳＢ８３、ＳＢ８４によって配線基板ＢＣＢ１はマザーボードＭＭＢに接続される。例えば、電源層ＰＳはこのハンダボールＳＢ８４によってマザーボードＭＭＢの電源に、グランド層ＧＮＤはＳＢ８１／ＳＢ８３によってマザーボードＭＭＢのグランドに、それぞれの電流経路が最短になるように接続される。配線基板ＢＣＢ１においては、それぞれの信号ラインＳＬ１／ＳＬ２／ＳＬ３、電源ラインＰＬ１／ＰＬ２／ＰＬ３及びメタルコアグランドラインＭＧＬ１０Ａを流れる電流の経路が最短になるように、第一主表面側の前記ハンダボールＳＢ１１／ＳＢ２１／ＳＢ３１／ＳＢ４１／ＳＢ５１からそれぞれの信号スルーホール導体、電源スルーホール導体、前記板状金属コアＭＣ至る信号ラインＳＬ１／ＳＬ２／ＳＬ３と電源ラインＰＬ１／ＰＬ２／ＰＬ３及びメタルコアグランドラインＭＧＬ１０Ａの各構成要素（電極パッド並びにビア導体等）をこの配線基板ＢＣＢ１の厚さ方向に一直線上に配列してそれぞれの信号ラインＳＬ１／ＳＬ２／ＳＬ３、電源ラインＰＬ１／ＰＬ２／ＰＬ３及びメタルコアグランドラインＭＧＬ１０Ａの電流経路が最短になるようにしている。これによって配線基板ＢＣＢ１と集積回路素子ＩＣ１１１間を導通する信号ライン、電源ライン及び（メタルコア）グランドラインのそれぞれの線路のインピーダンス（前述の特性インピーダンスＺｏｄ１、Ｚｏｄ２、Ｚｄｕｏｄ３〜Ｚｄｕｏｄ８を指す）を最小にしてその直列インダクタンスＬＬを低減し、それによって生じる信号の伝達損失及び電源の電圧降下あるいはグランド電圧の上昇を最小にできる。この結果、前記集積回路素子ＩＣ１１１とこの配線基板ＢＣＢ１等で構成される電気信号回路の高速信号性能を大きく向上することができる。
【００９０】
次に、フリップチップを用いた集積回路素子ＩＣ１２１の電極端子（電極バンプあるいは電極パッドともいう），即ちグランド電極端子：ＧＥＴ、電源電極端子：ＰＥＴ、信号電極端子：ＳＥＴの配列に合せて、前記板状金属コアＭＣに複数のコア貫通孔ＣＨ１３００Ａ、ＣＨ１３００Ｂ、ＣＨ１３００Ｃ、ＣＨ１３００Ｄを穿設し、各コア貫通孔に二対の信号スルーホール導体ＳＰ１３０１、ＳＰ１３０２及び電源スルーホール導体ＰＰ１３０１、ＰＰ１３０２を配置した配線基板１０１の構造・構成とその電気的特性について図１６を用いて説明する。（Ａ）は集積回路素子ＩＣ１２１の電極端子の配列を示し、（Ｂ）は、この集積回路素子ＩＣ１２１の電極配列に合せて、配線基板１０１の第一主表面に形成された接続用ハンダボールの配列を示す。（Ｃ）は配線基板１０１の板状金属コアＭＣに穿設された複数のコア貫通孔ＣＨ１３００Ａ／ＣＨ１３００Ｂ／ＣＨ１３００Ｃ／ＣＨ１３００Ｄの配列を示す。
【００９１】
集積回路素子ＩＣ１２１はフリップチップ等のベアチップあるいはＣＳＰ等のパッケージに封止されたＬＳＩを使用し、配線基板１０１に面状実装するための複数の電極端子は図１６の（Ａ）に示すように、その周囲を四角形にグランド電極端子ＧＥＴが配置され、その内側に信号電極端子ＳＥＴと電源電極端子ＰＥＴが隣接して交互に配置された構造になっている。これらの電極端子アレイを、（Ｂ）に示されるハンダボールＳＢ１５０１、ＳＢ１５０２、ＳＢ１５６１他を介して、配線基板１０１の各ライン（グランドラインＧＬ、電源ラインＰＬ、信号ラインＳＬ）に最適接続するために、前記電極端子ＳＥＴ／ＰＥＴ／ＧＥＴの配列に対向して配線基板１０１側に４つのコア貫通孔ＣＨ１３００Ａ、ＣＨ１３００Ｂ、ＣＨ１３００Ｃ、ＣＨ１３００Ｄが穿設されている。この４つのコア貫通孔に配置されている各信号ライン及び各電源ラインは集積回路素子ＩＣ１１２の電極端子の配列にフィットすると共に、前記（図１５）に示すように、それぞれのラインに導通する前記の第一主表面の接続用ハンダボールを始点とし、マザーボードＭＭＢに接続されるハンダボールを終点としてその電流経路が最短（その主要部分が一直線上に構成される）になるように配置・構成されているので、高速な電気信号の高調波を含む広帯域な高周波信号ＳＲＦに対してその線路インピーダンスを安定にすることができる。
【００９２】
上記のように、１つのコア貫通孔ＣＨ１３００Ａに配置された一対の信号スルーホール導体ＳＰ１３０１／ＳＰ１３０２と電源スルーホール導体ＰＰ１３０１／ＰＰ１３０２を流れる各電流はその大きさが等しくそれぞれの電流位相が逆相になるので信号スルーホール導体ＳＰ１３０１／ＳＰ１３０２と電源スルーホール導体ＰＰ１３０１／ＰＰ１３０２は図６の（Ｂ）のように隣接する３つのスルーホール導体間で同時に２つの奇モード励振を生じる。
【００９３】
その結果、それぞれのスルーホール導体の特性インピーダンス（線路インピーダンス）Ｚｄｕｏｄ９は前述のように、Ｚｄｕｏｄ９≒［１３８／（εｒ）１／２  ］ｌｏｇ１０｛（２）１／２（Ｓ／ｄ）［１−（Ｓ／Ｄ）２］／［１＋（Ｓ／Ｄ）２］｝（Ω）−−−（２４）で表される最小値をとり、コア貫通孔ＣＨ１３００Ａ内に配置された、各信号ラインＳＬ１３０１／ＳＬ１３０２及び各電源ラインＰＬ１３０１／ＰＬ１３０２の有するインダクタンスＬｄｕｏｄ９は最小になる。当然、他のコア貫通孔ＣＨ１３００Ｂ、ＣＨ１３００Ｃ、ＣＨ１３００Ｄに配置された各ラインのインダクタンスＬｄｕｏｄ９も同様に最小になる。それ故、全信号ライン及び全電源ラインを対象に、このインダクタンスＬｄｕｏｄ９の作用で生じる信号伝達損失並びに電源電圧の降下を最小にして、集積回路素子ＩＣ１２１とこの配線基板１０１で構成される電気信号回路の電源効率を向上させると共にその高速信号性能を向上することができる。
【００９４】
なお、配線基板１０１に穿設された各コア貫通孔には、図２の（Ｂ）のように１対の信号スルーホール導体と電源スルーホール導体が配置されてもよいし、図１４の（Ｂ）のように３対の信号スルーホール導体と電源スルーホール導体が配置されてもよい。さらに、このコア貫通孔には４対以上の信号スルーホール導体と電源スルーホール導体を配置することもできる。
【００９５】
最後に、本発明の配線基板のインダクタンス低減効果を確認するために行った、高周波シミュレーション結果について図２２を用いて説明する。
本発明の配線基板に対するシミュレーションの結果として、図２の（Ｂ）に示す構成において、一対の信号スルーホール導体と電源スルーホール導体が奇モード励振で結合したときに、各スルーホール導体のインダクタンスＬＮはＬｓｉｎｏｄ＝１．８ｐＨを得た。又、別のシミュレーションの結果として、すなわち図１４の（Ｂ）に示す構成において、奇モード励振された信号スルーホール導体と電源スルーホール導体が同一コア貫通孔内に３対存在するとき、各スルーホール導体のインダクタンスＬＮはＬｔｒｉｏｄ＝１．０ｐＨを得た。この２つのシミュレーション結果から、三対の信号スルーホール導体及び電源スルーホール導体のインダクタンスＬＮは、一対の電源スルーホール導体のインダクタンスＬＮに比べてその値を４４％低減することができる。この結果から、本発明の配線基板は、結合を構成するスルーホールのグループ数を増加させることによって、さらにそのインダクタンスを低減することができる、高速論理回路の適用に優れた配線基板であることが分かった。
【図面の簡単な説明】
【図１】グランド層に導通された板状金属コアのコア貫通孔に一対の信号／電源スルーホール導体を配置した配線基板の構造模式図。
【図２】グランド層に導通された板状金属コアのコア貫通孔に一対の信号／電源スルーホール導体を配置した配線基板の電流関係を示す図。
【図３】電源層に導通された板状金属コアのコア貫通孔に一対の信号／グランドスルーホール導体を配置した配線基板の構造模式図。
【図４】電源層に導通された板状金属コアのコア貫通孔に一対の信号／グランドスルーホール導体を配置した配線基板の電流関係を示す図。
【図５】グランド層に導通された板状金属コアのコア貫通孔に二対の信号／電源スルーホール導体を配置した配線基板の構造模式図。
【図６】グランド層に導通された板状金属コアのコア貫通孔に二対の信号／電源スルーホール導体を配置した配線基板の電流関係を示す図。
【図７】コア貫通孔に２つの信号スルーホール導体と１つの電源スルーホール導体及び１つのグランドスルーホール導体を配置した配線基板の構造模式図。
【図８】コア貫通孔に２つの信号スルーホール導体と１つの電源スルーホール導体及び１つのグランドスルーホール導体を配置した配線基板の電流関係を示す図。
【図９】電源層に導通された板状金属コアのコア貫通孔に二対の信号／グランドスルーホール導体を配置した配線基板の構造模式図。
【図１０】電源層に導通された板状金属コアのコア貫通孔に二対の信号／グランドスルーホール導体を配置した配線基板の電流関係を示す図。
【図１１】グランド層に導通された板状金属コアのコア貫通孔に二対の信号／電源スルーホール導体を配置し、２つの信号スルーホール導体には異なる信号電流が流れる配線基板の構造模式図。
【図１２】コア貫通孔に２つの信号スルーホール導体と１つの電源スルーホール導体及び１つのグランドスルーホール導体を配置し、２つの信号スルーホール導体には異なる信号電流が流れる配線基板の構造模式図。
【図１３】グランド層に導通された板状金属コアのコア貫通孔に三対の信号／電源スルーホール導体を配置した配線基板の構造模式図。
【図１４】グランド層に導通された板状金属コアのコア貫通孔に三対の信号／電源スルーホール導体を配置した配線基板の電流関係を示す図。
【図１５】集積回路素子をその第一主表面に面状実装した配線基板をマザーボードに実装した構造模式図。
【図１６】集積回路素子の電極端子の配列に合せて複数のコア貫通孔を穿設し、それぞれのコア貫通孔に２対のグランドスルーホール導体及び電源スルーホール導体を配置した配線基板の構造模式図。
【図１７】ＣＭＯＳ  Ｄｉｇｉｔａｌ  ＩＣ  の集積回路素子に図７及び図８の配線基板を接続した回路図。
【図１８】ＣＭＯＳ  Ｄｉｇｉｔａｌ  ＩＣ  の集積回路素子に図１及び図２の配線基板を接続した回路図。
【図１９】ＣＭＯＳ  Ｄｉｇｉｔａｌ  ＩＣ  の集積回路素子に図３及び図４の配線基板を接続した回路図。
【図２０】電流切替型高速論理回路の集積回路素子に図１２の配線基板を接続した回路図。
【図２１】電流切替型高速論理回路の集積回路素子に図１１の配線基板を接続した回路図。
【図２２】本発明の配線基板の電気的特性を示す高周波シミュレーションの結果。
【図２３】集積回路素子に配線基板を接続した高速論理回路のタイムチャート。
【図２４】図２０及び図２１の回路における電流の関係を表わす図。
【符号の説明】
１、１１、２１、３１、４１、５１、６１、７１、１０１  配線基板
ＢＣＢ１、ＢＣＢ２  配線基板（ビルドアップ配線基板）
ＭＣ  板状金属コア  （メタルコア）
ＣＨ１０Ａ、ＣＨ１００Ａ、ＣＨ２００Ａ、ＣＨ３００Ａ、ＣＨ４００Ａ、ＣＨ５００Ａ、ＣＨ６００Ａ、ＣＨ７００Ａ、ＣＨ１３００Ａ、ＣＨ１３００Ｂ、ＣＨ１３００Ｃ、ＣＨ１３００Ｄ  コア貫通孔
Ｖ１、Ｖ２，Ｖ３，Ｖ１１、Ｖ１２、Ｖ１３  誘電体層（樹脂誘電体層）
Ｍ１、Ｍ２，Ｍ３，Ｍ１１、Ｍ１２、Ｍ１３  金属導体層（導体層）
ＧＮＤ  グランド層
ＰＳ  電源層
ＰＡ、ＥＲ  電極パッド（グランド電極パッド、電源電極パッド、信号電極パッド、第一主表面電極パッド、第二主表面電極パッド、第一側電極パッドアレー、第二側電極パッドアレー）
ＶＡ  ビア導体（グランドビア導体、電源ビア導体、信号ビア導体、第一主表面側ビア導体、第二主表面側ビア導体）
ＧＰ  グランドスルーホール導体（ＧＮＤ＿ＰＴＨ）
ＰＰ  電源スルーホール導体（電源＿ＰＴＨ）
ＳＰ  信号スルーホール導体（信号＿ＰＴＨ）
ＧＬ  グランドライン
ＭＧＬ  メタルコアグランドライン
ＰＬ  電源ライン
ＭＰＬ  メタルコア電源ライン
ＳＬ  信号ライン
ＳＢ  ハンダボール（ハンダ接続部、ハンダバンプ、基板側電極端子）
ＩＣ１，ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６、ＩＣ７、ＩＣ１１１、ＩＣ１１２、ＩＣ１２１  集積回路素子（フリップチップ、ベアチップ、ＣＳＰ、ＬＳＩ，ＬＳＩｃｈｉｐ、Ｆｌｉｐ  Ｃｈｉｐ、論理回路）
ＭＭＢ  マザーボード（接続先配線基板）
ＧＥＴ  グランド電極端子（グランド接続用電極バンプ）
ＰＥＴ  電源電極端子（電源接続用電極バンプ）
ＳＥＴ  信号電極端子（信号接続用電極バンプ）
ＭＳ  信号用導体  （分布定数線路：ストリップライン、マイクロストリップライン）
Ｅｉｎ  内部電気信号
Ｅｏｕｔ  電気信号（信号出力、広帯域／高周波信号ＳＲＦ）
ＩＧ  接地電流
ＩＰ  電源電流
ＩＳ  信号電流
ＩＳＤ＋、ＩＳＤ−    差動信号電流
ＩＳＨ  信号流出電流
ＩＳＬ  信号流入電流
ＭＬ  ビア導体・電極パッドの複合層
ＴＰ  周期（繰り返し周期）
ＶｏＬ  電圧の第一レベル（電気信号の第一レベル）
ＶｏＨ  電圧の第二レベル（電気信号の第二レベル）
Ｓ  隣接したそれぞれのスルーホール導体の中心線間の距離
ｄ  スルーホール導体の外径
Ｚｏｄ、Ｚｄｕｏｄ  奇モード励振の結合の特性インピーダンス
【図１】
2005064027.tif 000003
【図２】
2005064027.tif 000004
【図３】
2005064027.tif 000005
【図４】
2005064027.tif 000006
【図５】
2005064027.tif 000007
【図６】
2005064027.tif 000008
【図７】
2005064027.tif 000009
【図８】
2005064027.tif 000010
【図９】
2005064027.tif 000011
【図１０】
2005064027.tif 000012
【図１１】
2005064027.tif 000013
【図１２】
2005064027.tif 000014
【図１３】
2005064027.tif 000015
【図１４】
2005064027.tif 000016
【図１５】
2005064027.tif 000017
【図１６】
2005064027.tif 000018
【図１７】
2005064027.tif 000019
【図１８】
2005064027.tif 000020
【図１９】
2005064027.tif 000021
【図２０】
2005064027.tif 000022
【図２１】
2005064027.tif 000023
【図２２】
2005064027.tif 000024
【図２３】
2005064027.tif 000025
【図２４】
2005064027.tif 000026