(57)【要約】【課題】ＭＯＳＦＥＴのＤＣ特性から精度良くドレイン電流熱雑音を見積もることができる半導体装置の設計用シミュレーションモデルを提供することを目的としている。【解決手段】演算によって得られた表面ポテンシャルと閾値電圧とを記憶手段に記憶するステップ（ＳＴＥＰ８）と、記憶手段に記憶された表面ポテンシャルと閾値電圧のデータに基づいてドレイン電流熱雑音の演算を行うステップ（ＳＴＥＰ９）と、ドレイン電流熱雑音を低減するか否か判定し、低減するときに上記演算結果を上記モデルのシミュレーションに反映させるステップ（ＳＴＥＰ１０）と備え、ＭＯＳＦＥＴのドレイン電流Ｉｄｓを算出し、ナイキストの理論式から得られるドレイン電流雑音スペクトラム密度の関係式に代入し、ＭＯＳＦＥＴのドレイン電流熱雑音係数γを算出することを特徴としている。【選択図】      図４
2005183583.tif 000002
【特許請求の範囲】
【請求項１】
表面ポテンシャルモデルによりドリフト−拡散近似に基づいた下式に従ってＭＯＳＦＥＴのドレイン電流Ｉｄｓを算出し、
【数１】
2005183583.tif 000017
但し、ＷｇはＭＯＳＦＥＴのゲート幅、「Ｌｅｆｆ−Ｌｒｅｄ」はソース端からピンチオフ点までの距離、μはキャリア移動度、Ｃｏｘは単位面積あたりのゲート酸化膜の容量、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈは閾値電圧、φｓ０はチャネル内ソース端の表面ポテンシャル、φｓＬはチャネル内ドレイン端の表面ポテンシャル、δはバルク係数であり、
【数２】
2005183583.tif 000018
上記算出したドレイン電流Ｉｄｓをナイキストの理論式から得られるドレイン電流熱雑音スペクトラム密度の関係式
【数３】
2005183583.tif 000019
ここで、ｋはボルツマン定数、Ｔは絶対温度、ＬｅｆｆはＭＯＳＦＥＴの実効チャネル長、ｇｄｓはチャネルコンダクタンス、φｓはシリコン表面のポテンシャル
に更に代入してＭＯＳＦＥＴのドレイン電流熱雑音係数γ
【数４】
2005183583.tif 000020
で表される、すべての電圧条件に対して有効な式を算出することを特徴とする半導体装置の設計用シミュレーションモデル。
【請求項２】
前記ドレイン電流熱雑音係数γは次式に従って展開される
【数５】
2005183583.tif 000021
但し、μｓはソース端のキャリア移動度、μｄはドレイン端のキャリア移動度
ことを特徴とする請求項１に記載の半導体装置の設計用シミュレーションモデル。
【請求項３】
前記請求項１または２に記載の半導体装置の設計用シミュレーションモデルを回路シミュレータに組み込み、ドレイン電流熱雑音係数γから測定結果を解析することを特徴とすることを特徴とするドレイン電流熱雑音の解析方法。
【請求項４】
前記請求項１または２に記載の半導体装置の設計用シミュレーションモデルを回路シミュレータに組み込み、ドレイン電流熱雑音を予測することを特徴とするシミュレーション方法。
【請求項５】
ＭＯＳＦＥＴのデバイスパラメータを入力する第１のステップと、
前記ＭＯＳＦＥＴの電圧を設定する第２のステップと、
前記第１のステップで入力されたデバイスパラメータと前記第２のステップで入力された設定電圧とに基づいて、前記ＭＯＳＦＥＴの表面ポテンシャルと閾値電圧を演算する第３のステップと、
算出された表面ポテンシャルと閾値電圧に基づいて前記ＭＯＳＦＥＴのデバイス特性を演算する第４のステップと、
前記ＭＯＳＦＥＴにおける電圧の設定を変更するか否か判定する第５のステップと、
前記ＭＯＳＦＥＴのデバイスパラメータを変更するか否か判定する第６のステップとを備え、
前記第５のステップで電圧の設定を変更すると判定されたときに、前記第２のステップに戻って電圧の設定を変更して第３乃至第５のステップを繰り返し、
前記第５のステップで電圧の設定を変更しないと判定され、且つ前記第６のステップでデバイスパラメータを変更すると判定されたときに、前記第１のステップに戻ってデバイスパラメータを変更して第２乃至第６のステップを繰り返すシミュレーション装置において、
前記第３のステップの演算によって得られた表面ポテンシャルと閾値電圧とを記憶手段に記憶する第７のステップと、
前記第１のステップで入力されたデバイスパラメータ、前記第２のステップで入力された設定電圧、及び前記記憶手段に記憶された表面ポテンシャルと閾値電圧のデータに基づいてドレイン電流熱雑音の演算を行う第８のステップと、
前記ＭＯＳＦＥＴのドレイン電流熱雑音を低減するか否か判定し、低減するときにドレイン電流熱雑音の演算結果を前記第５のステップに転送して前記モデルを用いた熱雑音のシミュレーションに反映させる第９のステップとを更に具備し、
前記第８のステップは、表面ポテンシャルモデルによりドリフト−拡散近似に基づいた下式に従ってＭＯＳＦＥＴのドレイン電流Ｉｄｓを算出し、
【数６】
2005183583.tif 000022
但し、ＷｇはＭＯＳＦＥＴのゲート幅、「Ｌｅｆｆ−Ｌｒｅｄ」はソース端からピンチオフ点までの距離、μはキャリア移動度、Ｃｏｘは単位面積あたりのゲート酸化膜の容量、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈは閾値電圧、φｓ０はチャネル内ソース端の表面ポテンシャル、φｓＬはチャネル内ドレイン端の表面ポテンシャル、δはバルク係数であり、
【数７】
2005183583.tif 000023
上記算出したドレイン電流Ｉｄｓをナイキストの理論式から得られるドレイン電流熱雑音スペクトラム密度の関係式
【数８】
2005183583.tif 000024
ここで、ｋはボルツマン定数、Ｔは絶対温度、ＬｅｆｆはＭＯＳＦＥＴの実効チャネル長、ｇｄｓはチャネルコンダクタンス、φｓはシリコン表面のポテンシャル
に更に代入してＭＯＳＦＥＴのドレイン電流熱雑音係数γ
【数９】
2005183583.tif 000025
を算出するものであり、
算出したデバイス特性と算出したドレイン電流熱雑音とに基づいてＭＯＳＦＥＴにおける電圧の設定を変更し、前記デバイス特性の演算と前記ドレイン電流熱雑音の演算とを繰り返し、
更に、デバイスパラメータを変えて演算を繰り返してドレイン電流熱雑音を見積もる
ことを特徴とする半導体装置のシミュレーション方法。
【請求項６】
デバイスパラメータ及び設定電圧を入力するための入力手段と、
前記入力手段から入力されたデバイスパラメータ及び設定電圧に基づいて、表面ポテンシャルと閾値電圧の演算、デバイス特性の演算、及びドレイン電流熱雑音の演算を行う処理手段と、
前記入力手段から入力されたデバイスパラメータ及び設定電圧、表面ポテンシャルモデルにおけるＭＯＳＦＥＴのドレイン電流の演算式を記述したプログラム、ナイキストの理論式から得られるドレイン電流雑音スペクトラム密度の関係式を記述したプログラム、ドレイン電流熱雑音係数の演算式を記述したプログラム、及び前記処理手段で演算した演算結果を記憶する記憶手段と、
前記処理手段で演算した結果を出力するための出力手段とを具備し、
前記処理手段は、ドレイン電流熱雑音の演算に際して、
前記記憶手段に記憶されたＭＯＳＦＥＴのドレイン電流を演算する、表面ポテンシャルモデルによるドリフト−拡散近似に基づいた下式を記述したプログラムに従ってドレイン電流Ｉｄｓを算出し、
【数１０】
2005183583.tif 000026
但し、ＷｇはＭＯＳＦＥＴのゲート幅、「Ｌｅｆｆ−Ｌｒｅｄ」はソース端からピンチオフ点までの距離、μはキャリア移動度、Ｃｏｘは単位面積あたりのゲート酸化膜の容量、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈは閾値電圧、φｓ０はチャネル内ソース端の表面ポテンシャル、φｓＬはチャネル内ドレイン端の表面ポテンシャル、δはバルク係数であり、
【数１１】
2005183583.tif 000027
前記算出したドレイン電流Ｉｄｓを、前記記憶手段に記憶されたナイキストの理論式から得られるドレイン電流雑音スペクトラム密度の関係式
【数１２】
2005183583.tif 000028
ここで、ｋはボルツマン定数、Ｔは絶対温度、ＬｅｆｆはＭＯＳＦＥＴの実効チャネル長、ｇｄｓはチャネルコンダクタンス、φｓはシリコン表面のポテンシャル
を記述したプログラムに代入して前記処理手段で演算し、
ＭＯＳＦＥＴのドレイン電流熱雑音係数γ
【数１３】
2005183583.tif 000029
を記述したプログラムに代入して前記処理手段で演算し、ドレイン電流熱雑音係数γを算出することを特徴とする半導体装置のシミュレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＭＯＳＦＥＴのＤＣ特性からドレイン電流熱雑音（Thermal-Drain-Noise）を見積もるための半導体装置の設計用シミュレーションモデル、このモデルを用いたドレイン電流熱雑音の解析方法、上記モデルを用いて半導体装置の電気的な特性や回路動作を計算機上でシミュレートするシミュレーション方法及びシミュレーション装置に関する。
【背景技術】
【０００２】
近年、ＩＣやＬＳＩなどの半導体装置の高集積化技術が進み、ＭＯＳＦＥＴの微細化に伴って雑音（ノイズ）の発生が重要な問題になっている。図６は、１００ｎｍの微細加工技術を用いて形成したＭＯＳＦＥＴにおける周波数ｆとドレイン電流雑音スペクトラム密度Ｓｉｄとの関係を示している。図６に示す如く、周波数が低い領域では１／ｆ雑音（ほぼ周波数に逆比例するスペクトル分布を示す雑音、フリッカノイズとも呼ばれる）、周波数が高いＧＨｚ帯域では熱雑音（電子の熱擾乱によって生ずる電気雑音）が観測される。１／ｆ雑音と熱雑音は、物理的に異なるメカニズムから生ずる。これらの雑音のうち、１／ｆ雑音は比較的大きいので従来のＤＣテスト手法で測定が可能であるが、熱雑音は比較的小さく直接的に測定するのは困難である。このため、携帯電話や無線ＬＡＮといった、高周波ＲＦ回路へのＭＯＳＦＥＴの応用が進むにつれて、熱雑音に対する対策の重要性が増している（例えば非特許文献１参照）。
【０００３】
図７は、ＭＯＳＦＥＴの微細化に伴う熱雑音の増加を示しており、ゲート長Ｌｇ＝０．１８μｍ，０．２７μｍ，０．４２μｍ，０．９４μｍ，０．９７μｍの場合を例にとって、周波数ｆ［ＧＨｚ］に対するドレイン電流雑音スペクトラム密度Ｓｉｄ［Ａ２／Ｈｚ］を示している。ゲート長Ｌｇが短くなるに従って熱雑音が増加しており、０．１８μｍより短くなると更に大きくなることが予想される。
【０００４】
回路内で発生する雑音は、その回路特性の劣化を招く１つのパラメータである。従って、回路の設計に際しては、回路シミュレーション（Simulation）でそれを正確に予測することが必要となる。
【０００５】
従来は、ナイキスト（Nyquist）の理論式から得られるドレイン電流雑音スペクトラム密度Ｓｉｄの関係式Ｓｉｄ＝４ｋＴｇｄｓ０γを用い（非特許文献２参照）、γ＝２／３として計算している。
【０００６】
すなわち、熱雑音は熱により発生し、単位周波数当たりの雑音スペクトラム密度は周波数依存性を示さず一定である。この熱雑音は、ナイキストによって理論的に解明され、その一般式は、
ＳＶ＝４ｋＴＲ［Ｖ２／Ｈｚ］
ＳＩ＝４ｋＴＧ［Ａ２／Ｈｚ］…（１）
と表される。ここでＳＶは電圧雑音スペクトラム密度、ＳＩは電流雑音スペクトラム密度、ｋはボルツマン定数、Ｔは絶対温度、Ｒは抵抗、Ｇはコンダクタンスを表す。
【０００７】
ＭＯＳＦＥＴの場合を考えると、まず一般式は、ドレイン電流雑音スペクトラム密度をＳｉｄとすると、上式（１）より
Ｓｉｄ＝４ｋＴｇｄｓ…（２）
とおける。しかし、ＭＯＳＦＥＴの場合、チャネルコンダクタンスｇｄｓはバイアス電圧に依存するため、ｇｄｓをＶｄｓ＝０の時の値に固定して、
Ｓｉｄ＝４ｋＴｇｄｓ０γ…（３）
と記述し、γ（ドレイン電流熱雑音係数）を熱雑音の特性評価に用いる。
【０００８】
γは、ドレイン・ソース間電圧Ｖｄｓ＝０のとき、ｇｄｓとｇｄｓ０が等しいため（２）式と（３）式を比較してγ＝１となる。Ｖｄｓが増加するにつれてｇｄｓは減少するのでγも減少し、長チャネルの場合、線形領域では２／３＜γ＜１、飽和領域でγ＝２／３に収束して行くことが実験と理論から明らかになっている。
【０００９】
一方、短チャネルでは、γは１より増加していくことが例えば非特許文献３の実測値から明らかになっている。γが増加する原因は理論的に明らかになっていないが、非特許文献４によればホットキャリア効果（Hot Carrier Effect）による、とされている。
【００１０】
上述したように、ドレイン電流熱雑音係数γの値は、実際は２／３から１の値を取るので、γ＝２／３として計算したのでは精度良く回路シミュレーションができない。
【００１１】
この問題を解決する１つの手法としては、ＤＣモデルのようにバイアス条件を変えて熱雑音を測定し、γをパラメータとして扱うことであるが、上述したように熱雑音は小さいため測定が難しく且つ測定には長時間を要する、という問題がある。また、ＤＣ測定に比べると一般的な装置でないため、熱雑音の測定結果をもとにパラメータ化することは困難である。
【００１２】
このため、熱雑音の直接的な測定を行わなくとも精度良く見積もることができるＭＯＳＦＥＴモデル、熱雑音の解析方法、並びにＭＯＳＦＥＴモデルを用いて半導体装置の電気的な特性や回路動作を計算機上で高精度にシミュレートできるシミュレーション方法及びシミュレーション装置の開発が望まれている。
【非特許文献１】D.K.Shaeffer and T.H.Lee, "A 1.5V 1.5GHz CMOS low noise amplifier," IEEE J. Solid-State Circuits, vol.32, pp.745-759, 1997.
【非特許文献２】H.Nyquist,Phys.Rev.,32,110,1928,"Thermal Agitation of Electric Charge in Conductors"
【非特許文献３】R.P.Jindal, IEEE Trans. Elec.Dev.1986,"Hot-Electron Effects on Channel Thermal Noise in Fine-Line NMOS Field-Effect Transistors"
【非特許文献４】G.Knoblinger, P.Klein,M.Tiebout, IEEE J. Solid-State Circuits, 2001,"A New Model for Thermal Channel Noise of Deep Submicron MOSFET's and its Application in RF-CMOS Design"
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記のように従来の半導体装置の設計用シミュレーションモデルは、ドレイン電流熱雑音係数を固定して計算するため、精度良く回路シミュレーションができないという問題があった。この問題を解決するためには、バイアス条件を変えて熱雑音を測定し、ドレイン電流熱雑音係数をパラメータとして扱うことが考えられるが、熱雑音の測定が難しく且つ長時間を要し、測定結果をもとにパラメータ化するのは難しい。
【００１４】
また、たとえドレイン電流熱雑音を測定しても評価や解析ができない。
【００１５】
更に、このモデルを用いた従来の半導体装置のシミュレーション方法及びシミュレーション装置は、熱雑音に起因する誤差によって、微細化されたＭＯＳＦＥＴで形成した半導体装置の電気的な特性や回路動作を正確にシミュレートできないという問題があった。
【００１６】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、ＭＯＳＦＥＴのＤＣ特性から精度良く熱雑音を見積もることができる半導体装置の設計用シミュレーションモデルを提供することにある。
【００１７】
また、上記モデルのドレイン電流熱雑音係数を用いて測定結果を解析できるドレイン電流熱雑音の解析方法を提供することにある。
【００１８】
更に、上記モデルを用いてドレイン電流熱雑音を予測し、微細化されたＭＯＳＦＥＴで形成した半導体装置の電気的な特性や回路動作を、計算機上で高精度にシミュレートできるシミュレーション方法及びシミュレーション装置を提供することにある。
【課題を解決するための手段】
【００１９】
この発明の一態様によると、表面ポテンシャルモデルによりドリフト−拡散近似に基づいた下式に従ってＭＯＳＦＥＴのドレイン電流Ｉｄｓを算出し、
【数１４】
2005183583.tif 000003
【００２０】
但し、ＷｇはＭＯＳＦＥＴのゲート幅、「Ｌｅｆｆ−Ｌｒｅｄ」はソース端からピンチオフ点までの距離、μはキャリア移動度、Ｃｏｘは単位面積あたりのゲート酸化膜の容量、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈは閾値電圧、φｓ０はチャネル内ソース端の表面ポテンシャル、φｓＬはチャネル内ドレイン端の表面ポテンシャル、δはバルク係数であり、
【数１５】
2005183583.tif 000004
【００２１】
上記算出したドレイン電流Ｉｄｓをナイキストの理論式から得られるドレイン電流雑音スペクトラム密度の関係式
【数１６】
2005183583.tif 000005
【００２２】
ここで、ｋはボルツマン定数、Ｔは絶対温度、ＬｅｆｆはＭＯＳＦＥＴの実効チャネル長、ｇｄｓはチャネルコンダクタンス、φｓはシリコン表面のポテンシャル
に更に代入してＭＯＳＦＥＴのドレイン電流熱雑音係数γ
【数１７】
2005183583.tif 000006
【００２３】
で表される、すべての電圧条件に対して有効な式を算出する半導体装置の設計用シミュレーションモデルが提供される。
【００２４】
このシミュレーションモデルを用いることにより、すべての動作電圧に対して高精度に短時間で計算できることになる。
【００２５】
また、上記半導体装置の設計用シミュレーションモデルを回路シミュレータに組み込み、ドレイン電流熱雑音係数γから測定結果を解析することを特徴とする。
【００２６】
更に、上記半導体装置の設計用シミュレーションモデルを回路シミュレータに組み込み、ドレイン電流熱雑音を予測することを特徴とする。
【００２７】
また、この発明の一態様によると、ＭＯＳＦＥＴのデバイスパラメータを入力する第１のステップと、前記ＭＯＳＦＥＴの電圧を設定する第２のステップと、前記第１のステップで入力されたデバイスパラメータと前記第２のステップで入力された設定電圧とに基づいて、前記ＭＯＳＦＥＴの表面ポテンシャルと閾値電圧を演算する第３のステップと、算出された表面ポテンシャルと閾値電圧に基づいて前記ＭＯＳＦＥＴのデバイス特性を演算する第４のステップと、前記ＭＯＳＦＥＴにおける電圧の設定を変更するか否か判定する第５のステップと、前記ＭＯＳＦＥＴのデバイスパラメータを変更するか否か判定する第６のステップとを備え、前記第５のステップで電圧の設定を変更すると判定されたときに、前記第２のステップに戻って電圧の設定を変更して第３乃至第５のステップを繰り返し、前記第５のステップで電圧の設定を変更しないと判定され、且つ前記第６のステップでデバイスパラメータを変更すると判定されたときに、前記第１のステップに戻ってデバイスパラメータを変更して第２乃至第６のステップを繰り返すシミュレーション装置において、前記第３のステップの演算によって得られた表面ポテンシャルと閾値電圧とを記憶手段に記憶する第７のステップと、前記第１のステップで入力されたデバイスパラメータ、前記第２のステップで入力された設定電圧、及び前記記憶手段に記憶された表面ポテンシャルと閾値電圧のデータに基づいてドレイン電流熱雑音の演算を行う第８のステップと、前記ＭＯＳＦＥＴのドレイン電流熱雑音を低減するか否か判定し、低減するときにドレイン電流熱雑音の演算結果を前記第５のステップに転送して前記表面ポテンシャルモデルに反映させる第９のステップとを更に具備し、前記第８のステップは、上記半導体装置の設計用シミュレーションモデル（ＭＯＳＦＥＴモデル）を用いてドレイン電流熱雑音を算出する半導体装置のシミュレーション方法が提供される。
【００２８】
更に、この発明の一態様によると、デバイスパラメータ及び設定電圧を入力するための入力手段と、前記入力手段から入力されたデバイスパラメータ及び設定電圧に基づいて、表面ポテンシャルと閾値電圧の演算、デバイス特性の演算、及びドレイン電流熱雑音の演算を行う処理手段と、前記入力手段から入力されたデバイスパラメータ及び設定電圧、表面ポテンシャルモデルにおけるＭＯＳＦＥＴのドレイン電流の演算式を記述したプログラム、ナイキストの理論式から得られるドレイン電流雑音スペクトラム密度の関係式を記述したプログラム、ドレイン電流熱雑音係数の演算式を記述したプログラム、及び前記処理手段で演算した演算結果を記憶する記憶手段と、前記処理手段で演算した結果を出力するための出力手段とを具備し、前記処理手段は、ドレイン電流熱雑音の演算に際して、上記半導体装置の設計用シミュレーションモデル（ＭＯＳＦＥＴモデル）を用いる半導体装置のシミュレーション装置が提供される。
【００２９】
上記のような方法並びに装置によれば、バイアス条件を変えて熱雑音を測定したり、フィッティングパラメータ（fitting parameter）を用いて近似したりすることなく、ＭＯＳＦＥＴのＤＣ特性から精度良くドレイン電流熱雑音を予測して見積もり、解析並びに評価することができる。
【００３０】
また、微細化されたＭＯＳＦＥＴで形成した半導体装置の電気的な特性や回路動作を、上記モデルを用いて計算機上で高精度にシミュレートできる。
【００３１】
従って、このＭＯＳＦＥＴモデルやシミュレーション結果を、デバイス設計に反映させてＭＯＳＦＥＴにおける種々のデバイスパラメータや設定電圧を調整することにより、ドレイン電流熱雑音が小さい半導体装置を製造できる。
【発明の効果】
【００３２】
この発明によれば、ＭＯＳＦＥＴのＤＣ特性から精度良くドレイン電流熱雑音をすべての動作電圧に対して見積もることができる半導体装置の設計用シミュレーションモデルを提供できる。
【００３３】
また、上記モデルのドレイン電流熱雑音係数γを用いて測定結果を解析できるドレイン電流熱雑音の解析方法を提供できる。
【００３４】
更に、上記モデルを用いてドレイン電流熱雑音を予測し、半導体装置の電気的な特性や回路動作を計算機上で高精度にシミュレートできるシミュレーション方法及びシミュレーション装置を提供できる。
【発明を実施するための最良の形態】
【００３５】
以下、この発明の実施の形態について図面を参照して説明する。  
まず、半導体装置の設計用シミュレーションモデルについて説明し、その後、このシミュレーションモデルを用いたシミュレーション方法とシミュレーション装置の一例を説明する。
【００３６】
（Ａ）ドレイン電流熱雑音の基本式の導出
まず、H.Nyquistの理論による熱雑音モデル（H.Nyquist,Phys.Rev.,32,110,1928, "Thermal Agitation of Electric Charge in Conductors"）
【数１８】
2005183583.tif 000007
【００３７】
により基本式を導出する。
【００３８】
ＭＯＳＦＥＴにおいて、ソース端から距離ｘでのポテンシャルをφｓ、微小チャネルコンダクタンスをｇｄｓ（ｘ）とすると、ｇｄｓ（ｘ）はφｓの関数ｇｄｓ（φｓ）とおける。ドレイン電流は
【数１９】
2005183583.tif 000008
【００３９】
とおけるので両辺をチャネル内で積分すると
【数２０】
2005183583.tif 000009
【００４０】
となる。ここで、φｓ０とφｓＬはチャネル内ソース端とドレイン端の表面ポテンシャルを表す。
【００４１】
（５）式の電流式から上式（４）の変数をｘからφｓに変換して
【数２１】
2005183583.tif 000010
【００４２】
が得られる。
【００４３】
ここで、Ｓｉｄ（ｆ）＝４ｋＴｇｄ０γより
【数２２】
2005183583.tif 000011
【００４４】
である。
【００４５】
以上から、Ｓｉｄとγを導出することができた。
【００４６】
（Ｂ）ＭＯＳＦＥＴへの応用
次に、上述したように算出したγを表面ポテンシャルモデル、例えばＨｉＳＩＭ（Hiroshima-univ.STARC IGFET Model）でシミュレーションするために、すべての動作電圧に対して有効なように書き換えた電流式を用いて（８）式の積分を行う。
【００４７】
この際、チャネル内のポテンシャルによるキャリア移動度変化を一例として線形近似で表した（図１参照）。ドレイン端のキャリア移動度をμｄ、ソース端のキャリア移動度をμｓとすると、ポテンシャル変化に対するキャリア移動度の線形近似は、次式（９）のように表される。
【数２３】
2005183583.tif 000012
【００４８】
まず、電流式をドリフト−拡散近似に基づく表面ポテンシャルモデルの記述に従って、下式（１０）のように示す。
【数２４】
2005183583.tif 000013
【００４９】
このとき、Ｌｅｆｆ−Ｌｒｅｄはソース端からピンチオフ点までの距離を表す。δは一般には、バルク係数(bulk coefficient)と呼ばれるもので、ドリフト−拡散近似に基づいているので、複雑な関数になっている。
【００５０】
上式（１０）は、ドリフト−拡散近似に基づく表面ポテンシャルモデルを変形し、例えばY.P.Tsividis, "Operation and modeling of the MOS transistor," McGraw-Hill, 1999に開示されているドリフトモデルの形で表現したものである。
【００５１】
但し、Ｖｔｈとδはそれぞれ次式（１１），（１２）で表される。
【数２５】
2005183583.tif 000014
【００５２】
但し、
【数２６】
2005183583.tif 000015
【００５３】
ここで、ｑは素電荷量、Ｎｓｕｂは基板濃度、εｓｉはシリコンの誘電率、βは熱電圧、Ｖｂｓはバルク・ソース間電圧である。
【００５４】
ここでは、モデル化を行うにあたり、チャネル内のキャリア移動度変化を一例として線形近似で表したが、実際のチャネル内のキャリア移動度変化にあわせて改良することは可能である。
【００５５】
μ’（Ｖ）＝０としてγの式を導出すると、
【数２７】
2005183583.tif 000016
【００５６】
と書ける。ここで、μはソース端のキャリア移動度μｓとドレイン端のキャリア移動度μｄの平均のキャリア移動度である。
【００５７】
もちろん、必ずしも、μ’（Ｖ）＝０とする必要はない。
【００５８】
但し、上式（１３）は、γの最適値を表したものであって、本モデルの要旨を逸脱しない許容範囲内であれば、多少のずれや誤差があっても十分に作用効果が得られるもので、上式（１３）で表されるγの値そのものに限定されるものではない。
【００５９】
このとき、ドレイン電圧が飽和領域に入るとα＝０となり、また長チャネルの場合、μｄ≒μｓとおけるので、γの値は２／３に収束することがわかる。
【００６０】
このγの値を用いて、電流スペクトラム密度に換算し、A.J.Scholten et. al, IEDM 2002,"Compact modeling of drain and gate current noise for RF CMOS"で報告されている実測値と比較した結果を図２に示す。図２から明らかなように、ＨｉＳＩＭを用いた計算結果と、これまでのところ最も信頼性が高いと考えられている文献値が良く一致していることがわかる。もちろん、ＨｉＳＩＭが実測電流−電圧特性を再現している以外は本モデルではフィッティングパラメータを入れていない。
【００６１】
ここで、Ｖｄｓ＝０のときにγ＝１となるように文献のスペクトラム密度をγに換算した値と、シミュレーション結果との比較を図３に示す。
【００６２】
図３は、本発明の実施の形態に係る熱雑音のシミュレーションモデルより算出されたγと実測値との比較である。モデル値と実測値は良い一致を示していることから、このモデルを用いることにより、熱雑音の実測を行わずとも、ナイキストの理論式と変形された表面ポテンシャルモデルのドレイン電流Ｉｄｓを用いることで、すべての動作電圧に対して精度良く熱雑音のシミュレーションができる。これによって、アナログ回路のノイズシミュレーションを精度良く、しかも熱雑音の測定結果なしに行うことができる。
【００６３】
また、図３に示すようにγの傾向も実測を上手く再現している。実測でも短チャネルでは、γの値がドレイン電圧に対して、これまでの報告と異なり、一度減少してから増加して行くという傾向が見られる。チャネル長が短くなるにつれて、γの最小値が大きくなるという傾向も見られた。
【００６４】
更に、従来の理論で提唱されていたホットキャリア効果の影響を一切入れなくても、チャネル内のキャリア移動度の変化のみ考慮することで、チャネル長を短くして行くとγの値が大きくなるという傾向を再現できる。
【００６５】
更にまた、長チャネルにおいて、理論による飽和領域に入るとγの値が２／３に収束するという傾向を再現することができ、短チャネルにおいてはγの値は文献による実測値から考えられていたほどドレイン電圧の増加につれて大きくならないという結果が得られた。その際、ドレイン電圧に対して、一度減少してから増加して行く傾向になることがわかった。
【００６６】
しかも、このモデルでは、フィッティングパラメータなしで、文献による実測値とシミュレーション結果の比較を行い、短チャネルと長チャネルのいずれの場合でも、スペクトラム密度、γの両方に関して、その傾向が上手く表現できる。このことから、本モデルは熱雑音の測定結果を評価することさえできると言える。すなわち、ドレイン電流熱雑音係数γを用いて測定結果を解析できる。
【００６７】
上述したような考察に基づいて作成したＭＯＳＦＥＴモデルを用いることにより、バイアス条件を変えてノイズを測定したり、フィッティングパラメータを用いて近似したりすることなく、ＭＯＳＦＥＴのＤＣ特性から精度良くドレイン電流熱雑音を予測することができる。
【００６８】
特に、上式（１１），（１２）に示したようにＶｔｈとδを表すことにより、ドレイン電流熱雑音を全バイアス領域で計算できることになり、それによって回路シミュレーションが実現できる。
【００６９】
次に、上記ＭＯＳＦＥＴモデルを用いたシミュレーション方法及びシミュレーション装置について図４及び図５により説明する。ここでは、表面ポテンシャルモデルとしてシミュレーションモデルＨｉＳＩＭを例に取っており、ＨｉＳＩＭに上述したドレイン電流熱雑音を見積もる半導体装置の設計用シミュレーションモデル（ＭＯＳＦＥＴモデル）を組み込んだ場合について説明する。
【００７０】
図４は、この発明の実施の形態に係る半導体装置のシミュレーション方法を示すフローチャート、図５はシミュレーション装置の概略構成を示すブロック図である。図４に示すフローチャートにおいて、ＳＴＥＰ１〜ＳＴＥＰ７はＨｉＳＩＭの基本的なシミュレーション動作の処理ステップであり、破線で囲んだＳＴＥＰ８〜ＳＴＥＰ１１がドレイン電流熱雑音を算出及び出力する処理ステップである。
【００７１】
図５に示す如く、シミュレーション装置は、キーボードや操作パネルなどの入力装置１１、種々の処理を行う中央処理装置１２、記憶回路、半導体メモリあるいはハードディスクなどの記憶装置１３、及び表示装置やプリンタなどの出力装置１４を備えている。上記中央処理装置１２は、制御装置１２−１と演算装置１２−２で構成され、上記制御装置１２−１で入力装置１１、演算装置１２−２、記憶装置１３及び出力装置１４などの動作が制御される。また、上記記憶装置１３には、表面ポテンシャルや閾値電圧の演算式、デバイス特性の演算式、ＨｉＳＩＭにおけるＭＯＳＦＥＴのドレイン電流の演算式、ナイキストの理論式から得られるドレイン電流雑音スペクトラム密度の関係式、及びドレイン電流熱雑音係数の演算式などがプログラムとして記述され、記憶されている。
【００７２】
図４のフローチャートに示すように、ＨｉＳＩＭの基本的な動作に従って、入力装置１１から、ＭＯＳＦＥＴのゲート長Ｌｇ、ゲート幅Ｗｇ、ゲート酸化膜厚Ｔｏｘなどの種々のデバイスパラメータを入力した後（ＳＴＥＰ１）、このＭＯＳＦＥＴに印加する電圧の設定を行う（ＳＴＥＰ２）。入力装置１１から入力されたデバイスパラメータや電圧の設定データは、中央処理装置１２中の制御装置１２−１の制御により、記憶装置１３中に取り込まれて記憶される。
【００７３】
上記記憶装置１３に記憶されているデバイスパラメータや電圧の設定データ、及び表面ポテンシャルや閾値電圧の演算式は、上記制御装置１２−１の制御により演算装置１２−２に転送され、表面ポテンシャルδや閾値電圧Ｖｔｈなどの演算が行われる（ＳＴＥＰ３）。この演算結果は、記憶装置１３に転送されて保存される（ＳＴＥＰ８）。
【００７４】
その後、算出した上記表面ポテンシャルδや閾値電圧Ｖｔｈ、上記記憶装置１３に記憶されているデバイスパラメータや電圧の設定データ、及びデバイス特性の演算式などを用いてデバイス特性の演算が行われる（ＳＴＥＰ４）。これによって、電流、電荷、キャパシタンスなどが算出される。
【００７５】
次に、中央処理装置１２により、上記記憶装置１３に予め記憶されているデータや演算結果に基づいて、設定した電圧を変更するか否かが判定され（ＳＴＥＰ５）、電圧を変える場合にはＳＴＥＰ２に戻って電圧の設定を変更し、ＳＴＥＰ３〜ＳＴＥＰ５の動作を行う。そして、電圧を変更しないと判定されるまでＳＴＥＰ２〜ＳＴＥＰ５の動作を繰り返す。
【００７６】
これに対し、電圧を変更しないと判定されたときには、再び中央処理装置１２により上記記憶装置１３に予め記憶されているデータや演算結果に基づいて、デバイスパラメータを変更するか否かが判定され（ＳＴＥＰ６）、デバイスパラメータを変える場合にはＳＴＥＰ１に戻ってデバイスパラメータの設定を変更し、ＳＴＥＰ２〜ＳＴＥＰ６の動作を行う。そして、デバイスパラメータを変更しないと判定されるまでＳＴＥＰ１〜ＳＴＥＰ６の動作を繰り返す。
【００７７】
ＳＴＥＰ６でデバイスパラメータを変更しないと判定されると、中央処理装置１２の制御により、出力装置１４からシミュレーション結果を出力する（ＳＴＥＰ７）。
【００７８】
一方、ＳＴＥＰ１，ＳＴＥＰ２で入力されたデバイスパラメータや電圧の設定データとＳＴＥＰ８で記憶装置１３に取り込まれた表面ポテンシャルδや閾値電圧Ｖｔｈの演算結果のデータは演算装置１２−２に転送され、上記記憶装置１３に記憶されている表面ポテンシャルモデル（ここではＨｉＳＩＭ）におけるＭＯＳＦＥＴのドレイン電流の演算式、ナイキストの理論式から得られるドレイン電流雑音スペクトラム密度の関係式、及びドレイン電流熱雑音係数の演算式とに基づいて前述したような熱雑音の演算が行われる（ＳＴＥＰ９）。この熱雑音の演算結果から熱雑音を低減するか否かを中央処理装置１２で判定し（ＳＴＥＰ１０）、低減するときにはＨｉＳＩＭの処理ルーチンであるＳＴＥＰ５に戻り、シミュレーションに反映させる。一方、熱雑音を低減しない場合には、制御装置１２−１の制御により出力装置１４から演算結果を出力する（ＳＴＥＰ１１）。
【００７９】
上記のような構成並びに方法によれば、前述したＭＯＳＦＥＴモデルを用いてシミュレーションを行うことにより、微細化されたＭＯＳＦＥＴで形成した半導体装置の電気的な特性や回路動作を高精度且つ高速にシミュレートできる。
【００８０】
よって、このＭＯＳＦＥＴモデルやシミュレーション結果を、デバイス設計に反映させてＭＯＳＦＥＴにおける種々のデバイスパラメータや設定電圧を調整することにより、ドレイン電流熱雑音が小さい半導体装置を製造できる。
【００８１】
なお、上述したシミュレーション方法及びシミュレーション装置では、表面ポテンシャルモデルの一例としてＨｉＳＩＭに適用する場合を説明したが、他の表面ポテンシャルモデル一般に適用できるのはもちろんである。
【００８２】
以上実施の形態を用いてこの発明の説明を行ったが、この発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件や処理ステップの適宜な組み合わせにより種々の発明が抽出され得る。例えば実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【産業上の利用可能性】
【００８３】
この発明の半導体装置の設計用シミュレーションモデルは、ＩＣやＬＳＩなどの電子回路設計におけるデバイスモデルとして用いることができる。特に、微細化され且つＧＨｚ帯域で用いられる回路のＭＯＳＦＥＴモデルに好適である。
【００８４】
また、このモデルを用いた解析方法、シミュレーション方法及びシミュレーション装置は、ＭＯＳＦＥＴのＤＣ特性から精度良くドレイン電流熱雑音を予測し、且つ解析することができる。更に、シミュレーション結果を、デバイス設計に反映させてＭＯＳＦＥＴにおける種々のデバイスパラメータや設定電圧を調整することにより、ドレイン電流熱雑音が小さい半導体装置を製造できる。
【図面の簡単な説明】
【００８５】
【図１】チャネル内のポテンシャルによるキャリア移動度変化を線形近似で表した図。
【図２】実測値とこの発明の実施の形態に係るシミュレーション結果のドレイン・ソース間電圧と電流スペクトラム密度とを比較して示す特性図。
【図３】実測値とこの発明の実施の形態に係るシミュレーション結果のドレイン・ソース間電圧とドレイン電流熱雑音係数とを比較して示す特性図。
【図４】この発明の実施の形態に係る半導体装置のシミュレーション方法を示すフローチャート。
【図５】この発明の実施の形態に係る半導体装置のシミュレーション装置の概略構成を示すブロック図。
【図６】１００ｎｍの微細加工技術を用いて形成したＭＯＳＦＥＴにおける周波数とドレイン電流雑音スペクトラム密度との関係を示す特性図。
【図７】ＭＯＳＦＥＴの微細化に伴う熱雑音の増加について説明するためのもので、周波数とドレイン電流雑音スペクトラム密度との関係を示す特性図。
【符号の説明】
【００８６】
１１…入力装置（入力手段）、１２…中央処理装置（処理手段）、１２−１…制御装置、１２−２…演算装置、１３…記憶装置（記憶手段）、１４…出力装置（出力手段）、ＳＶ…電圧雑音スペクトラム密度、ＳＩ…電流雑音スペクトラム密度、ｋ…ボルツマン定数、Ｔ…絶対温度、Ｒ…抵抗、Ｇ…コンダクタンス、Ｓｉｄ…ドレイン電流雑音スペクトラム密度、ｇｄｓ…チャネルコンダクタンス、ｇｄｓ（ｘ）…微小チャネルコンダクタンス、Ｉｄｓ…ドレイン電流、Ｃｏｘ…単位面積当たりのゲート酸化膜の容量、Ｖｄｓ…ソース・ドレイン電圧、μｓ…ソース端のキャリア移動度、μｄ…ドレイン端のキャリア移動度、Ｌｅｆｆ−Ｌｒｅｄ…ソース端からピンチオフ点までの距離、δ…バルク係数、Ｌｅｆｆ…実効チャネル長、γ…ドレイン電流熱雑音係数、φｓ０…チャネル内ソース端の表面ポテンシャル、φｓＬ…チャネル内ドレイン端の表面ポテンシャル、Ｖｇｓ…ゲート・ソース間電圧、μ…μｓとμｄの平均のキャリア移動度。
【図１】
2005183583.tif 000030
【図２】
2005183583.tif 000031
【図３】
2005183583.tif 000032
【図４】
2005183583.tif 000033
【図５】
2005183583.tif 000034
【図６】
2005183583.tif 000035
【図７】
2005183583.tif 000036