(57)【要約】    【課題】      メモリの記憶容量を減少することができ、消費電力を減少することができ、更に処理全体のスループットを向上することができるデータ処理装置、無線装置、復号装置、データ処理方法及びデータ処理プログラムを提供する。    【解決手段】  データ処理装置５００は入れ替えパターン記憶部５３０、アドレス生成部５４０及び制御部５６０を備えている。入れ替えパターン記憶部５３０に格納されたデインターリーブ処理に使用する入れ替えパターンと制御部５６０に格納されたデコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号とに基づき、アドレス生成部５４０においてアドレス値を生成する。このアドレス値に対応した処理対象データは第１のデータ記憶部５１０から読み出され、一時的に格納された後、第２のデータ記憶部５２０に格納される。  【選択図】      図２
2005333614.tif 000002
【特許請求の範囲】
【請求項１】
処理対象データを格納する第１のデータ記憶手段と、
デインターリーブ処理に使用する入れ替えパターンを格納する入れ替えパターン記憶手段と、
通信環境に応じて適宜変更される変調方式に依存した処理とデコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号及び前記入れ替えパターンに基づき、前記第１のデータ記憶手段に格納された前記処理対象データを読み出すアドレス値を生成するアドレス生成手段と、
前記アドレス値に基づき読み出された前記処理対象データを一時記憶する一時記憶手段と、
前記入れ替えパターン記憶手段、前記アドレス生成手段及び前記一時記憶手段の動作を制御し、前記処理対象データにデコンスタレーション・リアレンジメント処理及びデインターリーブ処理を行い、この処理済みデータを前記一時記憶手段から出力させる制御手段と、
前記処理済みデータを格納する第２のデータ記憶手段と、
を備えたことを特徴とするデータ処理装置。
【請求項２】
前記アドレス生成手段は、処理モードを決定するシーケンスセレクタと、前記処理対象データ数をカウントするデータカウンタと、擬似的にメモリ空間のマトリックス上の行数をカウントする行カウンタと、擬似的に前記マトリックス上の列数をカウントする列カウンタと、前記データカウンタの出力からフレーム内のコード数をカウントするフレームコードカウンタと、前記入れ替えパターン、前記フレーム内コード数、前記行数、前記列数及び前記コンスタレーション番号に基づき、前記アドレス値を計算するアドレス計算手段と、前記アドレス値を加算する加算手段と、「０」と「１」とを繰り返し出力する１ビットカウンタと、前記１ビットカウンタの「０」又は「１」を判断するセレクタと、を備えたことを特徴とする請求項１記載のデータ処理装置。
【請求項３】
前記シーケンスセレクタは、前記アドレス生成手段の処理手順を通信環境に応じて適宜変更される変調方式に基づいて決定することを特徴とする請求項２記載のデータ処理装置。
【請求項４】
前記行カウンタのカウント値は、前記データカウンタのカウント値により制御されることを特徴とする請求項２記載のデータ処理装置。
【請求項５】
前記列カウンタのカウント値は、前記データカウンタのカウント値により制御されることを特徴とする請求項２記載のデータ処理装置。
【請求項６】
前記セレクタは、前記アドレス値に前記加算手段で加算されたアドレス値を使用するか否かを制御することを特徴とする請求項２記載のデータ処理装置。
【請求項７】
前記セレクタは、前記一時記憶手段に格納されたデータの出力方法を制御することを特徴とする請求項２記載のデータ処理装置。
【請求項８】
前記請求項１記載のデータ処理装置を備えたことを特徴とする復号装置。
【請求項９】
前記請求項１記載のデータ処理装置を備えたことを特徴とする無線装置。
【請求項１０】
前記請求項１記載のデータ処理装置を記録した記録媒体。
【請求項１１】
処理対象データを格納する段階と、
通信環境に応じて適宜的に変わる変調方式に依存した処理を行う段階と、
デインターリーブ処理に使用する入れ替えパターンとデコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号と行数と列数とフレーム内コード数とデータ数に基づき、アドレス値を生成する段階と、
前記アドレス値に対応した前記処理対象データを読み出し、一時的に格納する段階と、
前記一時的に格納された処理対象データを処理済みデータとして格納する段階と、
を備えたことを特徴とするデータ処理方法。
【請求項１２】
前記請求項１１記載のデータ処理方法において、適宜変わる変調方式に応じて、前記アドレスを生成する際の処理手順を決定することを特徴としたデータ処理方法。
【請求項１３】
前記請求項１１記載のデータ処理方法を備えたことを特徴とする復号装置。
【請求項１４】
前記請求項１１記載のデータ処理方法を備えたことを特徴とする無線装置。
【請求項１５】
前記請求項１１記載のデータ処理方法を記録した記録媒体。
【請求項１６】
処理対象データを格納する制御と、
処理モードとデインターリーブ処理に使用する入れ替えパターンとデコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号と行数と列数とフレーム内コード数とデータ数に基づき、アドレス値を生成する制御と、
前記アドレス値に対応した前記処理対象データを読み出し、一時的に格納する制御と、
前記一時的に格納された処理対象データを処理済みデータとして格納する制御と、
を備えたことを特徴とするデータ処理プログラム。
【請求項１７】
前記請求項１６記載のデータ処理プログラムは、適宜変わる変調方式によって、処理手順を決定することを特徴としたデータ処理プログラム。
【請求項１８】
前記請求項１６記載のデータ処理プログラムを備えたことを特徴とする復号装置。
【請求項１９】
前記請求項１６記載のデータ処理プログラムを備えたことを特徴とする無線装置。
【請求項２０】
前記請求項１６記載のデータ処理プログラムを記録した記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理装置、復号装置、無線装置、データ処理方法及びデータ処理プログラムに関し、特に移動通信システムに好適なデータ処理装置、復号装置、無線装置、データ処理方法及びデータ処理プログラムに関する。
【背景技術】
【０００２】
移動通信システムにおいて、移動通信端末や基地局装置によって送信時に符号化処理された送信データ系列の伝送路上の誤りはランダム（平均）的に生じるよりもむしろバースト（局所）的に生じる、傾向がある。バースト的な誤りが生じた場合、その誤りが誤り訂正能力を超えていると、訂正不可能な誤りが残ってしまう。
【０００３】
一方、変調方式が１６ＱＡＭ（Quadrature Amplitude Modulation）のような高次の変調方式、具体的には変調シンボルによって運ばれるビット数が２ビットを超える場合を考慮すると、ソフト合成を使用した合成方法には以下の大きな欠点がある。ソフト合成したシンボル内のビットの信頼性はすべての再送において一定の割合となる。言い換えれば、以前受信した送信データの信頼性が低い場合、更なる再送において受信した送信データの信頼性が低くなる。同様に、以前受信した送信データの信頼性が高い場合、更なる再送において受信した送信データの信頼性が高くなる。
【０００４】
このような不具合を防ぐには、伝送路において生じた送信データの誤りを分散させ、又送信データの再送時には変調に用いる信号コンスタレーションをリアレンジする必要がある。ここで、リアレンジとは、基準となる特定の信号コンスタレーションに対して、シンボル内のビット配置を変換し、論理ビット値を反転させることである。
【０００５】
そこで、基地局装置においては、送信時に送信データを符号化することにより得られた送信データ系列に２つのインターリーブ処理回路を使用したインターリーブ処理が行われ、引き続きコンスタレーション・リアレンジメント処理が行われている。インターリーブ処理は、送信データ系列の並べ替えを行う処理である。移動通信端末においては、受信した送信データに対して、デコンスタレーション・リアレンジメント処理が行われ、更にバースト的な誤りをランダム的な誤りに変換できるように２つのデインターリーブ処理回路を使用してデインターリーブ処理が行われる。この結果、移動通信システムにおいて、送信データの信頼性を高め、復号処理性能を向上することができる。
【０００６】
２つのインターリーブ処理回路を使用するインターリーブ処理及びコンスタレーション・リアレンジメント処理の一般的な実施方法は、例えば非特許文献１に記載されている。すなわち、基地局装置において、コンスタレーション・リアレンジメント処理は、インターリーブ処理を行った送信データ系列に対して、４ビットを１グループとしたビット配置の変換、論理ビットの反転を行う。インターリーブ処理は、２つのインターリーブ処理回路の内部メモリのマトリックス空間のそれぞれに送信データを所定の書き込み順序で格納し、書き込み順序とは異なる読み出し順序において格納された送信データを読み出す際に２つのインターリーブ処理回路からそれぞれ出力される送信データ系列をパラレルシリアル変換する。
【０００７】
また、移動通信端末において、受信された送信データ系列（ソフトデータ）に対して、４つのデータ毎に上位及び下位データの配置の入れ替え、符号反転を行うデコンスタレーション・リアレンジメント処理を行い、引き続き送信データ系列にデインターリーブ処理が行われる。２つのデインターリーブ処理回路の内部メモリのマトリックス空間には、基地局装置と同様な読み出し順序で送信データを格納し、格納後当該書き込み順序とは異なる読み出し順序において格納された送信データが読み出される。２つのデインターリーブ処理回路から出力されるそれぞれの送信データ系列はパラレルシリアル変換され、それぞれの送信データ系列をもとの順番に戻すことにより、処理が終了する。
【非特許文献１】3GPP Technical Specification : 3GPP TS 25.2１2 V 5.4.0 Mar. , 2003.
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前述の移動通信システムのデータ処理方法においては、以下の点について配慮がなされていなかった。
【０００９】
移動通信システムの復号処理において、スループットを下げずに、処理対象データ系列に対してデコンスタレーション・リアレンジメント処理及びデインターリーブ処理を常に連続的に行う場合、両者の処理回路は常に活性回路になる。デインターリーブ処理のデータ処理単位は無線フレーム毎であり、無線フレーム内で複数多重されているので、デコンスタレーション・リアレンジメント処理後のデータを格納するメモリ構成は少なくとも２コード分の送信データを格納することができる構成を採用する必要がある。
【００１０】
更に、デインターリーブ処理回路において、デコンスタレーション・リアレンジメント処理後の送信データに対して、入れ替えパターンを用いて送信データの入れ替え処理を行うため、入出力メモリとは別に処理分のマトリックス空間、例えば３０行×３２列のマトリックス空間を有する２つの内部メモリを構築する必要がある。つまり、送信データ数に応じた記憶容量の内部メモリを構築しなければならない。
【００１１】
更に、送信データの転送回数が多くなり、この転送制御に膨大な電流を消費してしまうので、ＨＳＤＰＡ（High Speed Downlink Packet Access）のようなＷ-ＣＤＭＡをベースとする高速データ通信技術等の高速処理が必要なシステムにおいては致命的となる。
【００１２】
デコンスタレーション・リアレンジメント処理とデインターリーブ処理とを連続して行う具体的なデータ処理装置は、図８、図９に示すように、送信データ系列を格納する第１のデータ記憶部１と、無線環境に応じて、デコンスタレーション・リアレンジメント処理部２と、デコンスタレーション・リアレンジメント処理後の送信データを格納するデコンスタレーション・リアレンジメント後出力記憶部３と、デインターリーブ処理を行う一時記憶部４及び５と、デインターリーブ処理後の送信データをパラレルシリアル変換するパラレルシリアル変換部６、パラレルシリアル変換後の送信データ系列を格納する第２のデータ記憶部７と、第１のデータ記憶部１、デコンスタレーション・リアレンジメント処理部２、デコンスタレーション・リアレンジメント後出力記憶部３、一時記憶部４、５及び第２のデータ記憶部７の制御を行う制御部８とを備えている。ここで、一時記憶部４、５は、各々、３０行×３２列のメモリマトリックス空間により構築されている。
【００１３】
このデータ処理装置においては、第１のデータ記憶部１に格納された処理対象の送信データ数は例えば１フレーム分のデータ数である。ここで、第１のデータ記憶部１から出力される送信データは例えば０、１、２、３、…、１９１６、１９１７、１９１８、１９１９を１コードとする。
【００１４】
第１のデータ記憶部１から出力されるこれらの送信データは、制御部８の制御により、変調方式に応じて処理順序が選択され、それに従い処理される。
【００１５】
例えば、図８に示すように選択された処理がＱＰＳＫ処理の場合、デコンスタレーション・リアレンジメント処理部２に入力されたデータは、制御部８の制御により、データの入れ替えや反転をせずにそのままデコンスタレーション・リアレンジメント後出力記憶部３に格納される。
【００１６】
次いで、デコンスタレーション・リアレンジメント後出力記憶部３に格納された送信データ系列は、デインターリーブ処理を行う一時記憶部４に書き込まれる。一時記憶部４は３０行×３２列のメモリマトリクス空間で構築されており、順次縦方向に書き込みが行われ、第１行目の第３２列目までの書き込みが終了すると、第２行目の第１列目から第３２列目までの縦方向の書き込みが行われ、同様に第３行目から第３０行目までの書き込みが順次行われる。
【００１７】
一時記憶部４に書き込まれた送信データは、制御部８に組み込まれた並び替えパターンのプログラムに従い、順次横方向に読み出される。具体的には、一時記憶部４に記憶された送信データは並べ替えパターンに従って、ａ１列目から横方向にそれぞれ読み出される。
【００１８】
一時記憶部４に書き込まれた送信データが読み出され、第２のデータ記憶部７に格納される。
【００１９】
また、図９に示すように選択された処理シーケンスが１６ＱＡＭの場合、デコンスタレーション・リアレンジメント処理部２は、制御部８により設定されたコンスタレーション番号に従い、送信データ系列の４データ毎にデコンスタレーション・リアレンジメント処理を行う。デコンスタレーション・リアレンジメント処理が行われた送信データは、制御部８の制御により、デコンスタレーション・リアレンジメント後出力記憶部３に格納される。デコンスタレーション・リアレンジメント後出力記憶部３は、例えば上位２データと下位２データとを入れ替えて格納する。具体的には、同図９に示すように、第１のデータ記憶部１に格納された送信データ系列「０、１、２、３」に対して、デコンスタレーション・リアレンジメント後出力記憶部３には送信データ系列「２、３、０、１」が格納される。
【００２０】
デコンスタレーション・リアレンジメント後出力記憶部３に格納された送信データ系列は、制御部８の制御により、一時記憶部４、５のそれぞれに２データ毎に書き込まれる。前述のように、一時記憶部４、５はいずれも３０行×３２列のメモリマトリックス空間により構築されているので、同図９に示すように、一時記憶部４に送信データ「２、３」、一時記憶部５に送信データ「０、１」の２データ毎の書き込みが順次縦方向に行われる。第１行目の第３２列目までの書き込みが終了すると、第２行目の第１列目から第３２列目までの縦方向の書き込みが行われ、同様に第３行目から第３０行目までの書き込みが順次行われる。
【００２１】
一時記憶部４及び５に書き込まれた送信データは、制御部８に組み込まれた並び替えパターンのプログラムに従い、読み出される。具体的には、一時記憶部４に記憶された送信データはａ１列目から横方向に２データ毎に、一時記憶部５に記憶された送信データはｂ１列目から横方向に２データ毎にそれぞれ読み出される。読出された送信データはパラレルシリアル変換部６においてパラレルシリアル変換される。一時記憶部４に書き込まれたａ１列目の送信データ及び一時記憶部５に書き込まれたｂ１列目の送信データの読み出しが終了すると、引き続き一時記憶部４に書き込まれたａ２列目の送信データ及び一時記憶部５に書き込まれたｂ２列目の送信データの読み出しが行われる。そして、この読み出しは、一時記憶部４に書き込まれたａ３２列目の送信データ及び一時記憶部５に書き込まれたｂ３２列目の送信データの読み出しが終了するまで順次行われる。
【００２２】
一時記憶部４及び５に書き込まれた送信データが読み出され、パラレルシリアル変換部６において変換された送信データは、第２のデータ記憶部７に格納される。
【００２３】
この種のデータ処理装置においては、デコンスタレーション・リアレンジメント後出力記憶部３には少なくとも２コード分の送信データを格納する記憶容量を有するメモリと、デインターリーブ処理に使用される一時記憶部４及び５を有するメモリとが必要になり、メモリの記憶容量が増大する。更に、メモリの記憶容量の増大に伴い、送信データの転送回数が多くなり、このような送信データの転送制御に消費する電力が増大する。
【００２４】
本発明は、かかる点に鑑みてなされたものであり、デコンスタレーション・リアレンジメント処理に使用されるメモリの記憶容量及びデインターリーブ処理に使用されるメモリの記憶容量を削減することができ、データ転送に伴う消費電力を削減することができるとともに、各処理のスループットを向上することができるデータ処理装置、復号装置、無線装置、データ処理方法及びデータ処理プログラムを提供することを目的とする。
【課題を解決するための手段】
【００２５】
本発明のデータ処理装置は、処理対象データを格納する第１のデータ記憶手段と、デインターリーブ処理に使用する入れ替えパターンを格納する入れ替えパターン記憶手段と、通信環境に応じて適宜変更される変調方式に依存した処理とデコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号及び前記入れ替えパターンに基づき、前記第１のデータ記憶手段に格納された前記処理対象データを読み出すアドレス値を生成するアドレス生成手段と、前記アドレス値に基づき読み出された前記処理対象データを一時記憶する一時記憶手段と、前記入れ替えパターン記憶手段、前記アドレス生成手段及び前記一時記憶手段の動作を制御し、前記処理対象データにデコンスタレーション・リアレンジメント処理及びデインターリーブ処理を行い、この処理済みデータを前記一時記憶手段から出力させる制御手段と、前記処理済みデータを格納する第２のデータ記憶手段と、を備えた構成を採る。
【００２６】
この構成によれば、通信環境に応じて適宜的に変更される処理モードとコンスタレーション番号及び入れ替えパターンに基づき第１のデータ記憶手段に格納された処理対象データを読み出すアドレス値を生成し、このアドレス値に基づき処理対象データを一時記憶させるようにしたので、デコンスタレーション・リアレンジメント処理に使用するメモリとデインターリーブ処理に使用するメモリを必要としなくなり、メモリの処理に必要なデータの記憶容量を大幅に減少することができる。更に、メモリの記憶容量を大幅に減少することができるので、データの転送回数も減少することができ、データの転送制御に必要な消費電力を大幅に減少することができる。更に、デコンスタレーション・リアレンジメント処理並びにデインターリーブ処理を同時に実行することができるので、データ処理全体のスループットを向上することができる。
【００２７】
また、本発明のデータ処理装置では、前記データ処理装置において、前記アドレス生成手段は、処理モードを決定するシーケンスセレクタと、前記処理対象データ数をカウントするデータカウンタと、擬似的にメモリ空間のマトリックス上の行数をカウントする行カウンタと、擬似的に前記マトリックス上の列数をカウントする列カウンタと、前記データカウンタの出力からフレーム内のコード数をカウントするフレームコードカウンタと、前記入れ替えパターン、前記フレーム内コード数、前記行数、前記列数及び前記コンスタレーション番号に基づき、前記アドレス値を計算するアドレス計算手段と、前記アドレス値を加算する加算手段と、「０」と「１」とを繰り返し出力する１ビットカウンタと、前記１ビットカウンタの「０」又は「１」を判断する第１のセレクタと、を備えた構成を採る。
【００２８】
また、本発明のデータ処理装置では、前記データ処理装置において、前記シーケンスセレクタは、前記アドレス生成手段の処理手順を通信環境に応じて適宜変更される変調方式に基づいて決定する、構成を採る。
【００２９】
また、本発明のデータ処理装置では、前記データ処理装置において、前記行カウンタのカウント値は、前記データカウンタのカウント値により制御される、構成を採る。
【００３０】
また、本発明のデータ処理装置では、前記データ処理装置において、前記列カウンタのカウント値は、前記データカウンタのカウント値により制御される、構成を採る。
【００３１】
また、本発明のデータ処理装置では、前記データ処理装置において、前記セレクタは、前記アドレス値に前記加算手段で加算されたアドレス値を使用するか否かを制御する、構成を採る。
【００３２】
また、本発明のデータ処理装置では、前記データ処理装置において、前記セレクタは、前記一時記憶手段に格納されたデータの出力方法を制御する、構成を採る。
【００３３】
また、本発明の復号装置は、前記データ処理装置を備えた構成を採る。
【００３４】
また、本発明の無線装置は、前記データ処理装置を備えた構成を採る。
【００３５】
また、本発明の記録媒体は、前記データ処理装置を記録した構成を採る。
【００３６】
また、本発明のデータ処理方法は、処理対象データを格納する段階と、通信環境に応じて適宜的に変わる変調方式に依存した処理を行う段階と、デインターリーブ処理に使用する入れ替えパターンとデコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号と行数と列数とフレーム内コード数とデータ数に基づき、アドレス値を生成する段階と、前記アドレス値に対応した前記処理対象データを読み出し、一時的に格納する段階と、前記一時的に格納された処理対象データを処理済みデータとして格納する段階と、を備えた方法を採る。
【００３７】
この方法によれば、適宜的に変わる変調方式に依存した処理方法とコンスタレーション番号及び入れ替えパターンに基づき第１のデータ記憶手段に格納された処理対象データを読み出すアドレス値を生成し、このアドレス値に基づき処理対象データを一時記憶させ、大量のメモリの記憶容量を使用することなく、デコンスタレーション・リアレンジメント処理及びデインターリーブ処理を実現することができる。
【００３８】
また、本発明のデータ処理方法は、前記データ処理方法において、適宜変わる変調方式に応じて、前記アドレス値を生成する際の処理手順を決定する方法をとる。
【００３９】
また、本発明の復号装置は、前記データ処理方法を具備した構成をとる。
【００４０】
また、本発明の無線装置は、前記データ処理方法を具備した構成をとる。
【００４１】
また、本発明の記録媒体は、前記データ処理方法を記録した構成をとる。
【００４２】
また、本発明のデータ処理プログラムは、処理対象データを格納する制御と、処理モードとデインターリーブ処理に使用する入れ替えパターンとデコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号と行数と列数とフレーム内コード数とデータ数に基づき、アドレス値を生成する制御と、前記アドレス値に対応した前記処理対象データを読み出し、一時的に格納する制御と、前記一時的に格納された処理対象データを処理済みデータとして格納する制御と、を備えた構成を採る。
【００４３】
この構成によれば、適宜的に変わる変調方式に依存した処理手順とコンスタレーション番号及び入れ替えパターンに基づき第１のデータ記憶手段に格納された処理対象データを読み出すアドレス値を生成し、このアドレス値に基づき処理対象データを一時記憶させ、大量のメモリの記憶容量を使用することなく、デコンスタレーション・リアレンジメント処理及びデインターリーブ処理をプログラムにおいて実現することができる。
【００４４】
また、本発明のデータ処理プログラムは、前記データ処理プログラムにおいて、適宜的に変わる変調方式によって処理手順を決定する構成をとる。
【００４５】
また、本発明の復号装置は、前記データ処理プログラムを具備した構成をとる。
【００４６】
また、本発明の無線装置は、前記データ処理プログラムを具備した構成をとる。
【００４７】
また、本発明の記録媒体は、前記データ処理プログラムを記録した構成を採る。
【発明の効果】
【００４８】
本発明によれば、デコンスタレーション・リアレンジメント処理に使用されるメモリの記憶容量及びデインターリーブ処理に使用されるメモリの記憶容量を削減することができ、データ転送に伴う消費電力を削減することができるとともに、各処理のスループットを向上することができるデータ処理装置、復号装置、無線装置、データ処理方法及びデータ処理プログラムを提供することができる。
【発明を実施するための最良の形態】
【００４９】
本発明の実施の形態は、通信環境に応じて適宜的に変わる変調方式に依存した処理モードと、デインターリーブ処理に使用する列入れ替えパターンとデコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号とに基づきアドレス値を生成し、このアドレス値に対応した処理対象データを読み出し、一時的に格納し、この一時的に格納された処理対象データを処理済みデータとして格納するようにしたことである。
【００５０】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
［無線装置及びその復号装置の構成］
図１に示すように、本発明の実施の形態に係るデータ処理装置を備えた無線装置（無線通信装置）１０は、受信アンテナ２０と、無線受信部３０と、復調部４０と、復号部（復号装置）５０とを備えている。受信アンテナ２０は無線信号を受信する。無線受信部３０は、受信アンテナ２０を通して受信された送信データ系列に所定の無線受信処理を行う。復調部４０は、無線受信部３０において処理された送信データ系列を復調処理する。復号部５０は復調処理された送信データ系列を復号化する。この復号部５０には、図２に示す、本実施の形態に係るデータ処理装置５００を備えている。
【００５１】
［データ処理装置の構成］
同図２に示すように、データ処理装置５００は、処理対象データを格納する第１のデータ記憶部（第１のデータ記憶手段）５１０と、デインターリーブ処理に使用する列入れ替えパターンを格納する入れ替えパターン記憶部（入れ替えパターン記憶手段）５３０と、適宜的に変わる変調方式に依存した処理モードと、デコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号及び列入れ替えパターンとに基づき、第１のデータ記憶部５１０に格納された処理対象データを読み出すアドレス値を生成するアドレス生成部（アドレス生成手段）５４０と、アドレス値に基づき読み出された処理対象データを一時的に記憶する一時記憶部（一時記憶手段）５５０と、入れ替えパターン記憶部５３０、アドレス生成部５４０及び一時記憶部５５０の動作を制御し、処理対象データにデコンスタレーション・リアレンジメント処理及びデインターリーブ処理を行い、この処理済みデータを一時記憶部５５０から出力させる制御部（制御手段）５６０と、処理済みデータを格納する第２のデータ記憶部（第２のデータ記憶手段）５２０とを備えている。
【００５２】
アドレス生成部５４０は、図３に示すように、処理対象データ数をカウントするデータカウンタ５４１と、擬似的にメモリ空間のマトリックス上の行数をカウントする行カウンタ５４２と、擬似的にマトリックス上の列数をカウントする列カウンタ５４３と、データカウンタ５４１の出力からフレーム内コード数をカウントするフレームコードカウンタ５４４と、入れ替えパターン、フレーム内コード数、列数、コンスタレーション番号に基づき、アドレス値を計算するアドレス計算部（アドレス計算手段）５４５と、アドレス値を加算する加算部（加算手段）５４６と、「０」と「１」とを繰り返し出力する１ビットカウンタ５４７と、１ビットカウンタの「０」又は「１」を判断するセレクタ５４８と、受信データ系列の変調方式により処理シーケンスを決定するシーケンスセレクタ５４９を備えている。
【００５３】
［データ処理方法並びにデータ処理プログラム］
次に、このように構成されるデータ処理装置５００のデータ処理方法を、図４、図５、図６、及び図７を用いて説明する。なお、本実施の形態において、以下に説明するデータ処理方法はデータ処理装置５００の制御部５６０に格納されたデータ処理プログラムにより実行されるようになっている。
【００５４】
図４は、変調方式に基づいたデータ処理フローである。まず最初に、ステップＳ１で図３に示すシーケンスセレクタ５４９において、変調方式がＱＰＳＫ処理なのか、１６ＱＡＭ処理なのかを決定する。
【００５５】
ここで、変調方式がＱＰＳＫの場合（ステップＳ１“ＹＥＳ”）、全データの処理が終わるまで（ステップＳ４“ＮＯ”）、デインターリーブ処理を行い（ステップＳ２）、全データのデインターリーブ処理が終わったら（ステップＳ４“ＹＥＳ”）、デインターリーブ処理を終了する（ステップＳ４）。
【００５６】
一方、変調方式が１６ＱＡＭの場合（ステップＳ１“ＮＯ”）、全データの処理が終わるまで（ステップＳ４“ＮＯ”）、デコンスタレーション・リアレンジメント処理とデインターリーブ処理を行い（ステップＳ３）、全データについてデコンスタレーション・リアレンジメント処理とデインターリーブ処理が終わったら（ステップＳ４“ＹＥＳ”）、デコンスタレーション・リアレンジメント処理とデインターリーブ処理を終了する（ステップＳ４）。
【００５７】
図５に、図３に示すシーケンスセレクタ５４９で、ＱＰＳＫ処理が決定した場合の処理方法を示す。
【００５８】
まず、ステップＳ２１に示すように、図３に示すデータカウンタ５４１のデータカウンタ値、行カウンタ５４２の行カウンタ値、列カウンタ５４３の列カウンタ値、フレームコードカウンタ５４４のフレーム内コードカウンタ値をすべてリセットする。
【００５９】
ステップＳ２２において、デコンスタレーション・リアレンジメント処理を行う際の制御方法を示すコンスタレーション番号を「０」に設定する。
【００６０】
ステップＳ２３に示すように、行カウンタ５４２を使用し、入れ替えパターン記憶部５３０から入れ替えパターンをアドレス計算部５４５に設定する。
【００６１】
ステップＳ２４に示すように、図３のフレームコードカウンタ５４４と行カウンタ５４２と列カウンタ５４３と入れ替えパターン記憶部５３０の入れ替えパターンをアドレス計算部５４５を用いてアドレス計算を行う。
【００６２】
ステップＳ２５に示すように、第１のデータ記憶部５１０に格納されたデータを当該アドレスから読み出し、第２のデータ記憶部５２０に格納する。
【００６３】
ステップＳ２６において、データカウンタ５４１と行カウンタ５４２のカウンタ値を１だけインクリメントする。
【００６４】
ステップＳ２７において、行カウンタ５４２のカウンタ値が「３０」か否かを判定する。判定結果が不成立の場合、ステップＳ２３に戻る。成立する場合、行カウンタ５４２のカウンタ値を「０」に設定し、ステップＳ２８に進む。
【００６５】
ステップＳ２８において、図３に示す列カウンタ５４３のカウンタ値を１だけインクリメントする。
【００６６】
ステップＳ２９において、図３に示す列カウンタ５４３のカウンタ値が「３２」か否かを判定する。判定結果が不成立の場合、ステップＳ２３に戻る。成立する場合は、列カウンタ５４３のカウンタ値を「０」に設定し、ステップＳ２１０に進む。
【００６７】
ステップＳ２１０において、全フレーム分の処理が終了したか否かを判定し、不成立の場合フレームコードカウンタ５４４を「１」だけインクリメント（ステップＳ２１１）して、ステップＳ２３に戻る。成立した場合、処理を終了する。
【００６８】
図７に、図３に示すシーケンスセレクタ５４９で、１６ＱＡＭ処理が決定した場合の処理方法を示す。
【００６９】
まず、ステップＳ３１に示すように、図３に示すデータカウンタ５４１のデータカウンタ値、行カウンタ５４２の行カウンタ値、列カウンタ５４３の列カウンタ値、フレームコードカウンタ５４４のフレーム内コードカウンタ値、１ビットカウンタ５４７をすべてリセットする。
【００７０】
ステップＳ３２に示すように、行カウンタ５４２を使用し、入れ替えパターン記憶部５３０から入れ替えパターンをアドレス計算部５４５に設定する。ステップＳ３３に示すように、このアドレス計算部５４５においては、設定された入れ替えパターンに基づきアドレス値を生成する。
【００７１】
ここで、ステップＳ３４に示すように、デコンスタレーション・リアレンジメント処理を行う際の制御方法を示すコンスタレーション番号が「１」又は「３」であるか否かを判定する。ステップＳ３５に示すように、判定の結果、成立する（YES）場合、１ビットカウンタ５４７が「０」であるか否かを判定する。ステップＳ３６に示すように、判定の結果、成立する場合、ステップＳ３３において生成されたアドレス値に「２」を加算する。次いでステップＳ３７に示すように、第１のデータ記憶部５１０に格納された処理対象の送信データのうち、加算されたアドレス値が示す送信データを一時記憶部５５０に格納する。
【００７２】
ステップＳ３４においてコンスタレーション番号が「１」又は「３」でない不成立（NO）の場合、ステップＳ３５において１ビットカウンタ５４７が「０」でない不成立の場合は、ステップＳ３７に示すように、第１のデータ記憶部５１０に格納された処理対象の送信データのうち、加算されたアドレス値が示す送信データを一時記憶部５５０に格納する。なお、デコンスタレーション・リアレンジメント処理方法とその処理方法を示すコンスタレーション番号の関係は図６に示す。
【００７３】
次に、ステップＳ３８に示すように、コンスタレーション番号が「３」であるか否かを判定する。ステップＳ３９に示すように、判定の結果、成立する場合、１ビットカウンタ５４７が「０」であるか否かを判定する。ステップＳ３１０に示すように、判定の結果、成立する場合、一時記憶部５５０に格納された送信データを正負反転する。この後、ステップＳ３１４に進む。
【００７４】
ステップＳ３８においてコンスタレーション番号が「３」でない不成立の場合は、ステップＳ３１１に進む一方、ステップＳ３９において１ビットカウンタ５４７が「０」でない不成立の場合は、ステップＳ３１４に進む。
【００７５】
ステップＳ３１１に示すように、コンスタレーション番号が「２」であるか否かを判定する。ステップＳ３１２に示すように、判定の結果、成立する場合、１ビットカウンタ５４７が「０」であるか否かを判定する。ステップＳ３１３に示すように、判定の結果、不成立の場合は、一時記憶部５５０に格納された送信データを正負反転する。この後、ステップＳ３１４に進む。
【００７６】
ステップＳ３１２において１ビットカウンタ５４７が「０」である成立する場合、ステップＳ３１１においてコンスタレーション番号が「２」でない不成立の場合、ステップＳ３１４に進む。
【００７７】
ステップＳ３１４において、一時記憶部５５０に格納された送信データを第２のデータ記憶部５２０に格納する。
【００７８】
ステップＳ３１５に示すように、データカウンタ５４１のデータカウンタ値を「１」だけインクリメントする。この後、ステップＳ３１６に示すように、データカウンタ値を「２」で割った余りが「１」であるか否かを判定する。ステップＳ３１７に示すように、判定の結果、成立する場合、行カウンタ５４２の行カウンタ値を「１」だけインクリメントする。この後、ステップＳ３２に戻る。ステップＳ３１８に示すように、データカウンタ値を「２」で割った余りが「１」でない不成立の場合、１ビットカウンタ５４７の出力を反転させる。
【００７９】
引き続き、ステップＳ３１９に示すように、データカウンタ値を「４」で割った余りが「０」であるか否かを判定する。判定の結果、成立する場合、ステップＳ３２０に進む。ステップＳ３２１に示すように、判定の結果、不成立の場合、行カウンタ値から「１」をデクリメントする。この後、ステップＳ３２に戻る。
【００８０】
ステップＳ３２０においては、該当する列のデコンスタレーション・リアレンジメント処理とデインターリーブ処理とが終了したか否かを判断する。判定の結果、成立する場合、ステップＳ３２２に進む。ステップＳ３２３に示すように、判定の結果、不成立の場合、行カウンタ値から「１」をインクリメントする。この後、ステップＳ３２に戻る。
【００８１】
ステップＳ３２２においては、データカウンタ値を「８」で割った余りが「０」であるか否かを判定する。判定の結果、成立する場合、ステップＳ３２４に進む。ステップＳ３２５に示すように、判定の結果、不成立の場合、行カウンタ値をリセットし、列カウンタ値を「１」だけインクリメントする。この後、ステップＳ３２に戻る。
【００８２】
ステップＳ３２４においては、すべての列がデコンスタレーション・リアレンジメント処理とデインターリーブ処理とが終了したか否かを判断する。判定の結果、成立する場合、ステップＳ３２６に進む。ステップＳ３２７に示すように、判定の結果、不成立の場合、行カウンタ５４２の行カウンタ値をリセットし、列カウンタ５４３の列カウンタ値を「３」だけインクリメントする。この後、ステップＳ３２に戻る。
【００８３】
ステップＳ３２６においては、すべてのフレームデータのデコンスタレーション・リアレンジメント処理とインターリーブ処理とが終了したか否かを判断する。判定の結果、成立する場合、本実施の形態に係るデータ処理方法は終了する。ステップＳ３２８に示すように、判定の結果、不成立の場合、行カウンタ値及び列カウンタ値をリセットし、フレームコードカウンタ５４４のフレーム内コードカウンタ値を「１」だけインクリメントする。この後、Ｓ３２に戻る。
【００８４】
このように、本実施の形態によれば、通信環境に応じて、入れ替えパターン記憶部５３０に格納されたデインターリーブ処理に使用する入れ替えパターンと、デコンスタレーション・リアレンジメント処理方法を示すコンスタレーション番号とを使用してアドレス値を生成し、このアドレス値を用いて第１のデータ記憶部５１０に格納された処理対象の送信データを読み出し、読み出された送信データを一時記憶部５５０に書き込み、一時記憶部５５０から出力される送信データを第２のデータ記憶部５２０に格納するようにしたので、デコンスタレーション・リアレンジメント処理及びデインターリーブ処理を実現するためのメモリの記憶容量を大幅に減少することができる。
【００８５】
更に、メモリの記憶容量を大幅に減少することができる結果、送信データの転送制御に使用される消費電力を大幅に削減することができる。
【００８６】
更に、デコンスタレーション・リアレンジメント処理及びデインターリーブ処理を同時に実行することができるので、データ処理全体のスループットを向上することができる。
【産業上の利用可能性】
【００８７】
本発明に係るデータ処理装置、復号装置、無線装置、データ処理方法及びデータ処理プログラムは、メモリの記憶容量を減少することができ、消費電力を削減することができ、更に処理全体のスループットを向上することができるという効果を有し、無線通信に限定されることなく、画像処理などのデータ処理装置、データ処理方法及びデータ処理プログラムに有効である。
【図面の簡単な説明】
【００８８】
【図１】本発明の実施の形態に係る無線装置の構成を示すブロック図
【図２】本発明の実施の形態に係る無線装置のデータ処理装置の構成を示すブロック図
【図３】図２に示すデータ処理装置のアドレス生成部の構成を示すブロック図
【図４】図２に示すデータ処理装置のデータ処理方法を示すフローチャート
【図５】図４に示すデータ処理において変調方式がＱＰＳＫの場合のデータ処理手順を示すフローチャート
【図６】図４に示すデータ処理方法においてデコンスタレーション・リアレンジメント処理方法とコンスタレーション番号との関係を示す図
【図７】図４に示すデータ処理において変調方式が１６ＱＡＭの場合のデータ処理手順を示すフローチャート
【図８】従来技術に係る変調方式がＱＰＳＫの場合のデータ処理装置のブロック図
【図９】従来技術に係る変調方式が１６ＱＡＭの場合のデータ処理装置のブロック図
【符号の説明】
【００８９】
１０  無線装置
２０  受信アンテナ
３０  無線受信部
４０  復調部
５０  復号部
５００  データ処理装置
５１０  第１のデータ記憶部
５２０  第２のデータ記憶部
５３０  入れ替えパターン記憶部
５４０  アドレス生成部
５４１  データカウンタ
５４２  行カウンタ
５４３  列カウンタ
５４４  フレームコードカウンタ
５４５  アドレス計算部
５４６  加算部
５４７  １ビットカウンタ
５４８  セレクタ
５４９  シーケンスセレクタ
５５０  一時記憶部
【図１】
2005333614.tif 000003
【図２】
2005333614.tif 000004
【図３】
2005333614.tif 000005
【図４】
2005333614.tif 000006
【図５】
2005333614.tif 000007
【図６】
2005333614.tif 000008
【図７】
2005333614.tif 000009
【図８】
2005333614.tif 000010
【図９】
2005333614.tif 000011