(57)【要約】【課題】  コストを増大させることなく、高い位置精度で露光を行うことができる荷電粒子線露光方法を得る。【解決手段】  デバイスパターンのパターン面積密度分布に応じてレチクル上に形成された複数の位置検出用マークの中から測定する位置検出用マークを設定するステップと、この測定するよう設定した位置検出用マークの座標測定を行うステップと、この座標測定の結果から各サブフィールドの位置ズレ量を求めるステップと、この位置ズレ量を補正しながらサブフィールド毎に露光を行うステップを有する。【選択図】      図４
2005072213.tif 000002
【特許請求の範囲】
【請求項１】
デバイスパターンを複数のサブフィールドに分割して形成したレチクルを用いて前記サブフィールド毎に露光を行い、各サブフィールドのパターンの像を繋ぎ合わせることにより被露光基板上に前記デバイスパターン全体を露光する荷電粒子線露光方法であって、
前記デバイスパターンのパターン面積密度分布に応じて、前記レチクル上に形成された複数の位置検出用マークの中から測定する位置検出用マークを設定するステップと、
この測定するよう設定した位置検出用マークの座標測定を行うステップと、
この座標測定の結果から各サブフィールドの位置ズレ量を求めるステップと、
この位置ズレ量を補正しながら前記サブフィールド毎に露光を行うステップを有することを特徴とする荷電粒子線露光方法。
【請求項２】
前記測定する位置検出用マークを設定するステップにおいて、前記パターン面積密度の変化が大きい部分ほど前記測定する位置検出用マーク同士の間隔が小さくなるように設定することを特徴とする請求項１記載の荷電粒子線露光方法。
【請求項３】
前記測定する位置検出用マークを設定するステップにおいて、前記パターン面積密度の変化が小さい部分では前記測定する位置検出用マークを間引いて設定することを特徴とする請求項１記載の荷電粒子線露光方法。
【請求項４】
前記デバイスパターンは、ＤＲＡＭ、ＳＲＡＭ及びロジック回路のパターンを有することを特徴とする請求項１〜３の何れかに記載の荷電粒子線露光方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デバイスパターンを複数のサブフィールドに分割して形成したレチクルを用いて前記サブフィールド毎に露光を行い、各サブフィールドのパターンの像を繋ぎ合わせることにより被露光基板上にデバイスパターン全体を露光する荷電粒子線露光方法に関するものである。
【背景技術】
【０００２】
９０ｎｍ設計則の半導体集積回路までは、従来のように光を用いる露光方式が用いられることが予想されている。しかし、さらに露光波長を短くし、結像光学系の開口係数を大きくすると、焦点深度が低下してしまい、実用上の限界解像度の向上が難しくなる。そこで、６５ｎｍ設計則の半導体集積回路の製造には、電子線露光の適用が検討され、露光装置、マスク、レジストの研究開発が進められている。
【０００３】
しかし、従来の直接描画方式の電子線露光方法は、解像性能は高いが、スループットが小さいため、量産に適用できなかった。そこで、１ショットの露光面積を従来の２５００倍以上にして、光露光と同等の高いスループットを実現するマスクを用いた転写型の電子線露光技術であるＥＰＬ（Electron Projection Lithography）の開発が進められている。そして、電子ビームは従来のガラス基板を透過することが出来ないので、２〜０．５μm膜厚のシリコン薄膜に貫通孔としてパターンを形成したステンシル構造のレチクルが現在開発されている。
【０００４】
このステンシル型のレチクルでは、シリコン薄膜に弛みが生じないようにシリコン層に予め数〜十数ＭＰａの引っ張り応力が与えられている。しかし、この薄膜に貫通孔としてパターンを形成すると、そのパターン部分で引っ張り応力が開放され、位置歪が生じて位置精度が劣化する。
【０００５】
そこで、この位置精度の劣化による露光位置精度の劣化を抑制するために、レチクル上に複数の位置検出用マークを形成し、各位置検出用マークの座標を測定する事によって各サブフィールドの設計座標からの位置ズレ量を求め、この位置ズレ量を補正しながらサブフィールド毎に露光を行う方法が提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００２ −３１９５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
現在想定されている２０ｍｍ×２５ｍｍの転写領域を有するＥＰＬレチクル上には、８０００個のサブフィールドが配置されている。そして、座標測定器で一つの位置検出用マークを測定するには約５〜１０秒を要する。このため、全ての位置検出用マークの座標測定を行うためには、１１〜２２時間の測定時間が必要となる。このために検査に要するコストが増大し、製造される半導体装置のコストが増大してしまう。
【０００７】
また、ステンシルマスクの歪みはパターン面積密度が変化する部分で非線形に変化するため、単に座標測定パターンを一定間隔又はランダムに間引いて測定したのでは、補間計算されたサブフィールドの位置ズレ量の誤差がパターン面積密度の変化する部分で大きくなり、補正精度が劣化して、高い位置精度で露光を行うことはできない。
【０００８】
本発明は、上述の課題を解決するためになされたもので、その目的は、コストを増大させることなく、高い位置精度で露光を行うことができる荷電粒子線露光方法を得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る荷電粒子線露光方法は、デバイスパターンのパターン面積密度分布に応じてレチクル上に形成された複数の位置検出用マークの中から測定する位置検出用マークを設定するステップと、この測定するよう設定した位置検出用マークの座標測定を行うステップと、この座標測定の結果から各サブフィールドの位置ズレ量を求めるステップと、この位置ズレ量を補正しながらサブフィールド毎に露光を行うステップを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１０】
本発明は以上説明したように、コストを増大させることなく、高い位置精度で露光を行うことができる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の荷電粒子線露光方法で用いる荷電粒子線露光用マスクを示す上面図である。この荷電粒子線露光用マスクは、２００ｍｍφのＳＯＩ基板を用いて形成されたステンシル型のレチクル１１である。このレチクル１１はパターンエリア１２ａ，１２ｂを有する。このパターンエリア１２ａ，１２ｂにはそれぞれ相補分割したパターンが形成される。ここでは、パターンエリア１２ａに、デバイスパターン１３が縦に２個並べて配置されている。なお、相補分割したパターンは、面積密度が元のパターンの約１／２で、面積密度の分布形状は互いに同じである。
【００１２】
図２は、デバイスパターンのレイアウトを示す上面図である。このデバイスパターン１３は、ＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）のレイアウトの一例であり、異なる機能ブロック１４〜１７から形成される。この機能ブロック１４〜１７は、ＤＲＡＭ、ＳＲＡＭ及びロジック回路などのパターンで構成され、それぞれ異なるパターン面積密度を有する。例えば、ゲート層を例に取ると、ＤＲＡＭのパターン面積密度は約５０％、ＳＲＡＭのパターン面積密度は約２０％、ロジック回路部の面積密度は約５％程度である。ＳｏＣではこれらの異なるパターン面積密度を有する機能ブロック１４〜１７が隣接して配置される。
【００１３】
図３は、レチクルに形成されたデバイスパターン１３の拡大図である。図３に示すように、デバイスパターン１３は複数のサブフィールド１８に分割して形成される。ここで、サブフィールド１８はレチクル１１上では１ｍｍ角程度である。そして、露光装置の縮小率は１／４であるため、サブフィールド１８は被露光基板上において０．２５ｍｍ角程度で露光される。
【００１４】
また、サブフィールド１８は、膜厚２〜０．５μｍのシリコン薄膜で形成されている。そして、デバイスパターン１３はこのシリコン薄膜に貫通孔として形成される。また、サブフィールド１８を形成するシリコン薄膜は、バルクシリコンで形成されたグリレッジ１９で支持されている。このサブフィールド１８とグリレッジ１９は、ＳＯＩ（Silicon on Insulator）構造のバルクシリコン基板をグリレッジ１９部分を残して裏面よりエッチングして表面のシリコン層を残す事によって形成される。また、サブフィールド１８間のグリレッジ１９の幅は１７０μｍ程度である。
【００１５】
そして、グリレッジ１９上に複数の位置検出用マーク２０が形成されている。この位置検出用マーク２０の座標を測定する事によってサブフィールド１８の設計座標からの位置ズレ量を求めることができる。
【００１６】
図４は、本発明の荷電粒子線露光方法を示すフローチャートである。本発明の荷電粒子線露光方法において、まずデバイスパターン１３のパターン面積密度分布を求める（ステップＳ１）。次に、この面積密度分布より、図２の機能ブロック１４〜１７の各領域を検出して、面積密度の境界を求める（ステップＳ２）。
【００１７】
そして、デバイスパターンのパターン面積密度分布に応じて、レチクル１１上に形成された複数の位置検出用マーク２０の中から測定する位置検出用マーク２０を設定する（ステップＳ３）。ここで、ステンシルマスクにおいては、面積密度の変化が大きい部分では歪が大きく、面積密度が一定の部分では歪が小さい。このため、パターン面積密度の変化が大きい部分ほど測定する位置検出用マーク２０同士の間隔が小さくなるように設定する。
【００１８】
例えば、境界の両側にあるサブフィールド２〜３個程度の幅の領域について、１つのサブフィールド１８に対して１個の位置検出用マーク２０を測定するように設定する。その他の領域は、パターン面積密度の変化が小さい部分であり、歪が小さく、位置ズレ量が一様であるので、測定する位置検出用マークを間引いて設定する。例えば、５×５サブフィールドに対して１個の座標測定を行うようにする。
【００１９】
また、図２の機能ブロック１４を例に取ると、内側の領域１４ａでは座標の間引き測定を行い、外側の領域１４ｂでは密に測定を行うように設定する。このように座標測定個所を決定する事で、歪が大きい領域での測定精度を維持しつつ、全体の測定個所を減らす事が可能となる。
【００２０】
次に、ステップＳ３で測定するよう設定した位置検出用マークの座標測定を行う（ステップＳ４）。そして、測定を間引かれたサブフィールド１８の座標の補間計算を行う（ステップＳ５）。次に、各サブフィールド１８の位置ズレ量を求め、それをテーブル化した座標マップを作成する（ステップＳ６）。そして、このテーブルを参照して位置ズレ量を補正しながらサブフィールド１８毎にパターンの露光を行う（ステップＳ７）。こうして、各サブフィールド１８のパターンの像を繋ぎ合わせることにより被露光基板上にデバイスパターン１３全体を露光する。
【００２１】
以上説明した本発明の荷電粒子線露光方法により、パターン密度分布を元に高い位置精度が要求される場所を検出して、座標測定場所を決める事が出来るので、必要な転写位置精度を保ったまま、測定個所を減らす事ができる。即ち、コストを増大させることなく、高い位置精度で露光を行うことができる。また、本発明の荷電粒子線露光方法を用いて半導体装置を製造すれば、高性能な半導体装置を低いコストで製造する事ができる。
【００２２】
また、パターン面積密度の変化が大きい部分ほど測定する位置検出用マークの間隔を小さく設定することにより、歪の大きい部分のサブフィールド位置のズレ量を高精度で求めると共に、座標測定位置を減らすことができる。
【００２３】
なお、露光に用いる荷電粒子線として電子線を用いれば、感応基板やレチクルに与える損傷が小さく、感応基板に形成される素子性能を劣化させないと共に、レチクルの寿命を長くすることができる。このために、高性能の半導体装置を低いコストで製造することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の荷電粒子線露光方法で用いる荷電粒子線露光用マスクを示す上面図である。
【図２】デバイスパターンのレイアウトを示す上面図である。
【図３】レチクルに形成されたデバイスパターンの拡大図である。
【図４】本発明の荷電粒子線露光方法を示すフローチャートである。
【符号の説明】
【００２５】
１１  レチクル
１２ａ，１２ｂ  パターンエリア
１３  デバイスパターン
１４〜１７  機能ブロック
１４ａ  内側の領域
１４ｂ  外側の領域
１８  サブフィールド
１９  グリレッジ
２０  位置検出用マーク
Ｓ１〜Ｓ７  荷電粒子線露光方法を示すフローチャートのステップ
【図１】
2005072213.tif 000003
【図２】
2005072213.tif 000004
【図３】
2005072213.tif 000005
【図４】
2005072213.tif 000006