(57)【要約】  【課題】  半導体集積回路において、負荷回路での電荷の消費が大きいと、電源電圧平滑用の容量素子に蓄えられた電荷消費も大きくなり、電圧が降下する。これは、負荷回路の誤動作の原因になる。これを避けるためには、より大きい容量が必要になり、回路規模が増大するという課題がある。  【解決手段】  第１の電源Ｖ１による電荷を蓄積し負荷回路１４に電荷を供給する基本の容量素子（第１の容量素子）１３と、第１の電源Ｖ１より高電位の第２の電源Ｖ２による電荷を蓄積し切り換えスイッチ１７を介して負荷回路１４に電荷を供給する電荷補充用の第２の容量素子１６とを備える。より高電圧の電源により蓄えられた電荷を補充することにより、容量の大きさを削減し、トータルの面積を小さくできる。【選択図】  図１
2005086928.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源による電荷を蓄積し負荷回路に電荷を供給する第１の容量素子と、前記第１の電源より高電位の第２の電源による電荷を蓄積しスイッチを介して前記負荷回路に電荷を供給する電荷補充用の第２の容量素子とを備えた半導体集積回路。
【請求項２】
さらに、前記第２の電源から前記第１の電源を生成するレギュレータを備えた請求項１に記載の半導体集積回路。
【請求項３】
さらに、前記第１の電源から前記第２の電源を生成する昇圧回路を備えた請求項１に記載の半導体集積回路。
【請求項４】
前記昇圧回路は、それが生成する前記第２の電源の電圧レベルを調整可能に構成されている請求項３に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路、特に非接触半導体集積回路にかかわり、負荷回路に対する印加電圧を安定化するための技術に関する。
【背景技術】
【０００２】
図４に従来の半導体集積回路の構成を示す。
【０００３】
図４において、４１は高電位側電源端子（ＶＤＤ）、４２は低電位側電源端子（ＧＮＤ）、４３は高電位側電源端子４１と低電位側電源端子４２との間に挿入された容量素子、４４は容量素子４３の両端間に接続された負荷回路である。
【０００４】
高電位側電源端子４１には電位Ｖ１の電源が印加され、静電容量Ｃ１の容量素子４３に電荷が蓄積される。この容量素子４３に蓄積された電荷が負荷回路４４に供給され、負荷回路４４を駆動する。容量素子４３は電源の電圧変動に対する平滑作用を有し、負荷回路４４に対する印加電圧を安定化させている。
【特許文献１】特公平６−８１４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら上記の構成では、負荷回路での電荷消費が大きいと、容量素子に蓄えられた電荷の消費も大きくなり、電圧が降下する。この電圧降下は、負荷回路の誤動作の原因になる。これを避けるためには、より大きい容量が必要になるが、回路規模が増大するという課題が生じる。
【０００６】
本発明は上記従来の問題点を解決するもので、容量の大きさを削減でき、トータルの面積を小さくできる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明は、通常の回路に簡単な回路を付加し、電荷補充をより効率化するものである。
【０００８】
本発明による半導体集積回路は、第１の電源による電荷を蓄積し負荷回路に電荷を供給する第１の容量素子と、前記第１の電源より高電位の第２の電源による電荷を蓄積しスイッチを介して前記負荷回路に電荷を供給する電荷補充用の第２の容量素子とを備えた構成とされている。
【０００９】
これは、通常の電源である第１の電源の他に、より高電位の電源である第２の電源と、この第２の電源による電荷を蓄積する電荷補充用の第２の容量素子を設け、第２の容量素子に蓄積した電荷をスイッチを介して負荷回路に供給することにより、負荷回路で消費された電荷を補充するものである。
【００１０】
この構成による作用は次のとおりである。負荷回路が電荷をより大きく消費することに起因する印加電圧の変動を抑制するに、電荷補充用の第２の容量素子の追加に加えて、第１の電源より高電位の第２の電源を追加し、第２の容量素子に印加する電圧をより高電位にすることで対応しているので、電荷補充用の第２の容量素子の容量の大きさのみで対応する場合に比べて、電圧降下の度合いをより小さくすることができ、負荷回路に対する印加電圧をより安定化することができる。加えて、電荷補充用に追加する第２の容量素子の容量はより小さなものですみ、回路規模・面積の増大を抑制することができる。
【００１１】
上記においては、電源の入力端子として、第１の電源を入力するための端子と、第２の電源を入力するための端子との両方を備えていてよいが、回路構成の簡素化を進めるために次のように構成することが好ましい。
【００１２】
上記において好ましい態様は、さらに、前記第２の電源から前記第１の電源を生成するレギュレータを備えていることである。第１の電源を得るのに、第２の電源を基にして、レギュレータを利用して第１の電源を生成する。したがって、レギュレータの追加が必要にはなるが、第１の電源を入力するための端子は必要としない。これにより、ピン数を削減することが可能となる。
【００１３】
また、上記において好ましい態様は、前記第１の電源から前記第２の電源を生成する昇圧回路を備えていることである。第２の電源を得るのに、第１の電源を基にして、昇圧回路を利用して第２の電源を生成する。したがって、昇圧回路の追加が必要にはなるが、第２の電源を入力するための端子は必要としない。これにより、ピン数を削減することが可能となる。
【００１４】
上記において、さらに好ましい態様としては、前記昇圧回路につき、それが生成する前記第２の電源の電圧レベルが調整可能に構成されていることである。この第２の電源の電圧レベルを調整することで補充電荷量を調整することができ、印加電圧安定化をよりきめ細かく制御することができる。
【発明の効果】
【００１５】
以上のように本発明によれば、負荷回路への印加電圧の変動を抑制するに、電荷補充用の第２の容量素子の追加に加えて、第１の電源より高電位の第２の電源を追加し、第２の容量素子に印加する電圧をより高電位にすることで対応するので、電圧降下の度合いをより小さくし、負荷回路への印加電圧をより安定化することができるとともに、第２の容量素子の容量はより小さなものですみ、回路規模・面積の増大を抑制することができる。
【００１６】
また、内部でレギュレータまたは昇圧回路を内蔵することで、電源の入力端子の数を減らすことができ、回路構成の簡素化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を、図面に基づいて説明する。
【００１８】
（実施の形態１）
図１は、本発明の実施の形態１における半導体集積回路の構成を示す回路図である。
【００１９】
図１において、１１は標準の高電位側電源端子（ＶＤＤ）、１２は低電位側電源端子（ＧＮＤ）、１３は標準の高電位側電源端子１１と低電位側電源端子１２との間に挿入された基本の容量素子、１４は基本の容量素子１３の両端間に接続された負荷回路、１５は電荷補充用の高電位側電源端子、１６は電荷補充用の高電位側電源端子１５と低電位側電源端子１２との間に挿入された電荷補充用の容量素子、Ｐ１は基本の容量素子１３と負荷回路１４との高電位側の接続点、Ｑ１は電荷補充用の高電位側電源端子１５と電荷補充用の容量素子１６の接続点、１７は接続点Ｐ１と接続点Ｑ１との間に介挿された切り換えスイッチ、１８は切り換えスイッチ１７をオン／オフ制御するための制御信号である。
【００２０】
電荷補充用の高電位側電源端子１５に印加される電位Ｖ２は、標準の高電位側電源端子１１に印加される電位Ｖ１よりも高く設定されている（Ｖ２＞Ｖ１）。Ｖ１が第１の電源に相当し、Ｖ２が第２の電源に相当する。基本の容量素子１３の静電容量をＣ１、電荷補充用の容量素子１６の静電容量をＣ２、負荷回路１４で消費される電荷量をＱとする。基本の容量素子１３が第１の容量素子に相当し、電荷補充用の容量素子１６が第２の容量素子に相当する。
【００２１】
制御信号１８がインアクティブで切り換えスイッチ１７がオフになっている状態では、負荷回路１４に対しては、電荷補充用の容量素子１６からの電荷は供給されず、標準の高電位Ｖ１で充電される基本の容量素子１３からの電荷のみが供給される。
【００２２】
一方、制御信号１８がアクティブで切り換えスイッチ１７がオンになっている状態では、負荷回路１４に対しては、標準の高電位Ｖ１で充電される基本の容量素子１３からの電荷と、電荷補充用の高電位Ｖ２で充電される電荷補充用の容量素子１６からの電荷とが供給される。
【００２３】
いま、切り換えスイッチ１７がオン状態になっているとする。負荷回路１４で電荷が消費されるために、電圧Ｖ１は電荷が消費される前と比べて小さくなる。その電圧降下をΔＶとすると、
ΔＶ ＝ （Ｑ−Ｃ２（Ｖ２−Ｖ１））／（Ｃ１＋Ｃ２）  ………（１）
となる。
【００２４】
静電容量を増やすだけの従来の方法であれば、電圧降下ΔＶは、
ΔＶ ＝ Ｑ／（Ｃ１＋Ｃ２）  ………………………………………（２）
となる。
【００２５】
式（１）、（２）より、式（１）の方が、Ｃ２（Ｖ２−Ｖ１）／（Ｃ１＋Ｃ２）の分だけ電圧降下は小さくなる。つまり、電圧降下がより小さいために、負荷回路１４に対する印加電圧がより安定化する。
【００２６】
以上のように、標準の高電位Ｖ１よりも高い電位の電荷補充用の高電位Ｖ２を印加する電荷補充用の高電位側電源端子１５と、それに接続される電荷補充用の容量素子１６とを追加することにより、回路が消費する電荷の影響を小さくすることが可能となる。
【００２７】
（実施の形態２）
図２は、本発明の実施の形態２における半導体集積回路の構成を示す回路図である。
【００２８】
本実施の形態は、負荷回路に対して常時印加する標準の高電位を電荷補充用の高電位から電圧レギュレートによって生成するものである。図２において、２１は電荷補充用を兼ねる高電位側電源端子、２２は低電位側電源端子、２５は負荷回路、２３は電荷補充用を兼ねる高電位側電源端子２１と負荷回路２５の高電位側端子との間に挿入された電圧のレギュレータ、Ｐ２はレギュレータ２３と負荷回路２５との接続点、２４は接続点Ｐ２と低電位側電源端子２２との間に挿入された静電容量がＣ１の基本の容量素子、２６は電荷補充用を兼ねる高電位側電源端子２１と低電位側電源端子２２との間に挿入された静電容量がＣ２の電荷補充用の容量素子、Ｑ２は電荷補充用を兼ねる高電位側電源端子２１と電荷補充用の容量素子２６の接続点、２７は接続点Ｐ２と接続点Ｑ２との間に介挿された切り換えスイッチ、２８は切り換えスイッチ２７をオン／オフ制御するための制御信号である。負荷回路２５は接続点Ｐ２と低電位側電源端子２２との間に接続されている。
【００２９】
レギュレータ２３は、電荷補充用を兼ねる高電位側電源端子２１に印加される電荷補充用の高電位Ｖ２を入力し、この高電位Ｖ２を電圧調整して標準の高電位Ｖ１を生成し、標準の高電位Ｖ１を負荷回路２５に印加する。
【００３０】
制御信号２８がインアクティブで切り換えスイッチ２７がオフになっている状態では、負荷回路２５に対しては、電荷補充用の容量素子２６からの電荷は供給されず、標準の高電位Ｖ１で充電される基本の容量素子２４からの電荷のみが供給される。
【００３１】
一方、制御信号２８がアクティブで切り換えスイッチ２７がオンになっている状態では、負荷回路２５に対しては、標準の高電位Ｖ１で充電される基本の容量素子２４からの電荷と、電荷補充用の高電位Ｖ２で充電される電荷補充用の容量素子２６からの電荷とが供給される。
【００３２】
実施の形態１では、電位の異なる電源が２つ必要で、端子については、標準の高電位側電源端子１１と低電位側電源端子１２と電荷補充用の高電位側電源端子１５との３つの端子を必要としている。これに対して本実施の形態では、レギュレータ２３を用いることにより、電荷補充用の高電位Ｖ２から標準の高電位Ｖ１を生成するように構成してあるので、電源としては単一の電源でよく、端子については、電荷補充用を兼ねる高電位側電源端子２１と低電位側電源端子２２との２つの端子でよく、ピン数を削減することが可能である。電圧降下に関しては、実施の形態１と同様に小さくすることが可能で、電圧が安定する。
【００３３】
（実施の形態３）
図３は、本発明の実施の形態３における半導体集積回路の構成を示す回路図である。
【００３４】
本実施の形態は、負荷回路に対して電荷補充用に印加する高電位を標準の高電位から昇圧によって生成するものである。図３において、３１は標準の高電位側電源端子、３２は低電位側電源端子、３３は標準の高電位側電源端子３１と低電位側電源端子３２との間に接続された静電容量がＣ１の基本の容量素子、３４は基本の容量素子１３の両端間に接続された負荷回路、３５は標準の高電位側電源端子３１に一端が接続された昇圧回路、３６は昇圧回路３５の他端と低電位側電源端子３２との間に接続された静電容量がＣ２の電荷補充用の容量素子、Ｐ３は基本の容量素子３３と負荷回路３４との高電位側の接続点、Ｑ３は昇圧回路３５と電荷補充用の高電位側電源端子３６の接続点、３７は接続点Ｐ３と接続点Ｑ３との間に介挿された切り換えスイッチ、３８は切り換えスイッチ３７をオン／オフ制御するための制御信号である。昇圧回路３５は、昇圧比が可変可能に構成されている。
【００３５】
昇圧回路３５は、標準の高電位側電源端子３１に印加される標準の高電位Ｖ１を入力し、この高電位Ｖ１を昇圧して電荷補充用の高電位Ｖ２を生成する。
【００３６】
制御信号３８がインアクティブで切り換えスイッチ３７がオフになっている状態では、負荷回路３４に対しては、電荷補充用の容量素子３６からの電荷は供給されず、標準の高電位Ｖ１で充電される基本の容量素子３３からの電荷のみが供給される。
【００３７】
一方、制御信号３８がアクティブで切り換えスイッチ３７がオンになっている状態では、負荷回路３４に対しては、標準の高電位Ｖ１で充電される基本の容量素子３３からの電荷と、電荷補充用の高電位Ｖ２で充電される電荷補充用の容量素子３６からの電荷とが供給される。
【００３８】
実施の形態１では、電位の異なる電源が少なくとも２つ必要で、端子については、標準の高電位側電源端子１１と低電位側電源端子１２と電荷補充用の高電位側電源端子１５との３つの端子を必要としている。これに対して本実施の形態では、昇圧回路３５を用いることにより、標準の高電位Ｖ１から電荷補充用の高電位Ｖ２を生成するように構成してあるので、電源としては単一の電源でよく、端子については、標準の高電位側電源端子３１と低電位側電源端子３２との２つの端子でよく、ピン数を削減することが可能である。電圧降下に関しては、実施の形態１と同様に小さくすることが可能で、電圧が安定する。
【００３９】
また、昇圧回路３５で生成される電荷補充用の高電位Ｖ２を調整することにより、負荷回路３４へ供給する電荷量を調整することが可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態１における半導体集積回路の構成を示す回路図
【図２】本発明の実施の形態２における半導体集積回路の構成を示す回路図
【図３】本発明の実施の形態３における半導体集積回路の構成を示す回路図
【図４】従来例の半導体集積回路の構成を示す回路図
【符号の説明】
【００４１】
１１，３１  標準の高電位側電源端子
１２，２２，３２  低電位側電源端子
１３，２４，３３  基本の容量素子
１４，２５，３４  負荷回路
１５  電荷補充用の高電位側電源端子
１６，２６，３６  電荷補充用の第２の容量素子
１７，２７，３７  切り換えスイッチ
１８，２８，３８  制御信号
２１  電荷補充用を兼ねる高電位側電源端子
２３  レギュレータ
３５  昇圧回路
【図１】
2005086928.tif 000003
【図２】
2005086928.tif 000004
【図３】
2005086928.tif 000005
【図４】
2005086928.tif 000006