(57)【要約】【課題】  配線基板に内蔵でき、配線基板に搭載されるＣＰＵ等の半導体チップの近くに配置することが可能で、且つ製造歩留まりの向上が可能な薄型の固体電解キャパシタとその製造方法を提供すること。【解決手段】  キャパシタ素子１とこれを収容する容器とを含み、当該容器が接合された複数の容器部材１１、２１から形成されている固体電解キャパシタ３０とする。【選択図】      図２（ｆ）
2005333026.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタ素子とこれを収容する容器とを含み、当該容器が接合された複数の容器部材から形成されていることを特徴とする固体電解キャパシタ。
【請求項２】
前記キャパシタ素子が、固体電解質と誘電体を含む素子本体から突出する一方の電極と、素子本体の外周部に位置するもう一方の電極を有する、請求項１記載の固体電解キャパシタ。
【請求項３】
当該固体電解キャパシタが前記容器の一方の面の電極ともう一方の面の電極を有し、前記キャパシタ素子が、各面の電極にそれぞれ導通する２つの導体層を有し、これらの導体層の間に、固体電解質層と少なくとも一つの誘電体層との積層体が位置する層構造を有する、請求項１記載の固体電解キャパシタ。
【請求項４】
前記固体電解質が、導電性高分子、ＭｎＯ2、ＴＣＮＱ錯体、電解紙に含浸された電解質溶液、あるいはＭｎＯ2と導電性高分子との組み合わせである、請求項２又は３記載の固体電解キャパシタ。
【請求項５】
前記導電性高分子が、ポリピロール、ポリチオフェン又はポリアニリンである、請求項４記載の固体電解キャパシタ。
【請求項６】
前記容器部材がガラス製、又は表面に絶縁処理を施したシリコン製である、請求項１から５までのいずれか一つに記載の固体電解キャパシタ。
【請求項７】
キャパシタ素子とこれを収容する容器とを含み、当該容器が接合された複数の容器部材から形成されている固体電解キャパシタの製造方法であって、
凹部を有する２つの容器部材を用意すること、
一方の容器部材に、凹部内からその外側に延在する第一の電極層と、第一の電極層から絶縁されて凹部の外側に位置する第二の電極層とを形成すること、
当該一方の容器の凹部内に、固体電解質と誘電体を含む素子本体から突出する一方の電極と、素子本体の外周部に位置するもう一方の電極とを有するキャパシタ素子を、当該素子本体から突出する一方の電極が上記第二の電極層に接続し、且つ当該素子本体の外周部に位置するもう一方の電極が上記第一の電極に接続するように配置すること、
当該キャパシタ素子の残りの部分が他方の容器部材の凹部内に収容されるように、他方の容器部材を当該一方の容器部材に重ねてこれらの容器部材を相互に接合すること
を含む固体電解キャパシタ製造方法。
【請求項８】
キャパシタ素子とこれを収容する容器とを含み、当該容器が接合された複数の容器部材から形成されている固体電解キャパシタの製造方法であって、
凹部を有し且つこの凹部に通じる貫通孔を備えた、２つの容器部材を用意すること、
各容器部材の凹部底面、及び上記貫通孔を通して連通する容器部材の凹部と反対側の面に、当該貫通孔内に充填した導電性材料により電気的に接続された導電層をそれぞれ形成すること、
少なくとも一方の容器部材の凹部底面の導電層の表面に誘電体膜を形成すること、
一方の容器部材の凹部内に一部が収容されるように固体電解質層を配置すること、
この固体電解質層の残りの部分が他方の容器部材の凹部内に収容されるように、他方の容器部材を当該一方の容器部材に重ねてこれらの容器部材を相互に接合すること、
を含む固体電解キャパシタ製造方法。
【請求項９】
前記容器部材がガラス製、又は表面に絶縁処理を施したシリコン製である、請求項７又は８記載の固体電解キャパシタ製造方法。
【請求項１０】
前記２つの容器部材を接着剤で接合する、請求項７又は８記載の固体電解キャパシタ製造方法。
【請求項１１】
前記２つの容器部材を陽極接合処理で接合する、請求項７又は８記載の固体電解キャパシタ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを搭載する配線基板あるいは半導体パッケージに内蔵できる薄型の固体電解キャパシタとその製造方法に関する。
【背景技術】
【０００２】
ＣＰＵ等の半導体チップを搭載する配線基板あるいは半導体パッケージには、半導体チップに供給する電源電圧の変動を抑えるためのキャパシタ（デカップリングキャパシタ）が搭載される。例えば、現在市販されているＣＰＵのパッケージには、セラミックチップキャパシタが外付けされている。
【０００３】
近年は、ＣＰＵの動作周波数の高周波化が進んでいるため、より大容量のキャパシタを、よりＣＰＵの近傍に設けることが求められている。キャパシタをＣＰＵに近づけて配置すると、ＣＰＵとキャパシタとを接続する配線のインダクタンスを減少させることができ、配線の電気的特性が向上する。よって、大容量のキャパシタをＣＰＵに近づけて配置することにより、電源電圧の変動を好適に抑えることができる。そこで、キャパシタをＣＰＵの近くに設けるため、配線基板（半導体パッケージ）内部にキャパシタを設けることが考えられている。
【０００４】
例えば、特許文献１、特許文献２には、高容量化が可能な固体電解キャパシタを配線基板内に作り込み、絶縁層内に内蔵した配線基板が開示されている。しかし、固体電解キャパシタを配線基板内に作り込むのは、そのための工程が複雑であり、実際に製品化することは困難である。
【０００５】
特許文献３には、配線基板とは別に形成した単独の電子部品としてのキャパシタを配線基板内に内蔵させることが開示されている。この場合には、キャパシタは、導電性接着ペースト又は導電性接着シートを用いて形成された導電層を介して、基板内部の配線層に接続される。この技術により、電子部品としての固体電解キャパシタを配線基板内に内蔵すれば、工程が複雑で実際に製品化するのが困難であるという、固体電解キャパシタを配線基板内に作り込む上述の技術の難点を克服できると考えられる。
【０００６】
従来の電子部品としての固体電解キャパシタは容量が大きく、実績もあるが、電子部品としてのこれまでの固体電解キャパシタは、例えば特許文献４〜６に記載されたように、キャパシタ素子にリードを取り付け、そしてキャパシタ素子を樹脂封止して製作されるため外形が大きくなってしまう。そのため、これまでの固体電解キャパシタを薄く形成される配線基板の絶縁層内に内蔵することは難しい。その上、キャパシタの封止に用いる樹脂材料と、配線基板の層間絶縁層の樹脂材料との密着性にも問題があり、更に樹脂封止の際の加圧によりキャパシタ素子が損傷を受けてキャパシタの製造歩留まりを低下させるという問題もある。
【０００７】
【特許文献１】特開２００２−２４６２７２号公報
【特許文献２】特開２００２−２６０９６０号公報
【特許文献３】特開２００１−２７４０３４号公報
【特許文献４】特開平６−３１０３８７号公報
【特許文献５】特開平７−２２６３３６号公報
【特許文献６】特開平１１−２８８８４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、上述の従来技術の問題を解決して、配線基板に内蔵でき、配線基板に搭載されるＣＰＵ等の半導体チップの近くに配置することが可能で、且つ製造歩留まりの向上が可能な薄型の固体電解キャパシタとその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の固体電解キャパシタは、キャパシタ素子とこれを収容する容器とを含み、当該容器が接合された複数の容器部材から形成されていることを特徴とする。
【００１０】
キャパシタ素子は、単独の電子部品として用いられる樹脂封止された固体電解キャパシタにおけるキャパシタ素子のように、固体電解質と誘電体を含む素子本体から突出する一方の電極と、素子本体の外周部に位置するもう一方の電極を有するものでよい。
あるいは、キャパシタ素子は、２つの平行な電極間に固体電解質層と少なくとも一つの誘電体層との積層体が位置する積層構造のものでもよく、この場合の固体電解キャパシタは、好ましくは、容器の一方の面の電極ともう一方の面の電極を有し、各面の電極にそれぞれ導通する２つの導体層の間に積層構造のキャパシタ素子が配置される。
【００１１】
固体電解質は、導電性高分子、ＭｎＯ2、ＴＣＮＱ錯体、電解紙に含浸された電解質溶液、あるいはＭｎＯ2と導電性高分子との組み合わせでよい。導電性高分子としては、ポリピロール、ポリチオフェン又はポリアニリン等を使用することができる。
【００１２】
容器部材は、ガラス製、又は表面に絶縁処理を施したシリコン製でよい。
【００１３】
本発明の固体電解キャパシタは、凹部を有する２つの容器部材を用意し、一方の容器部材に、凹部内からその外側に延在する第一の電極層と、第一の電極層から絶縁されて凹部の外側に位置する第二の電極層とを形成し、当該一方の容器部材の凹部内に、固体電解質と誘電体を含む素子本体から突出する一方の電極と、素子本体の外周部に位置するもう一方の電極とを有するキャパシタ素子を、当該素子本体から突出する一方の電極が上記第二の電極層に接続し、且つ当該素子本体の外周部に位置するもう一方の電極が上記第一の電極に接続するように配置し、そして当該キャパシタ素子の残りの部分が他方の容器部材の凹部内に収容されるように、他方の容器部材を当該一方の容器部材に重ねてこれらの容器部材を相互に接合することを含む方法により製造することができる。
【００１４】
あるいはまた、本発明の固体電解キャパシタは、凹部を有し且つこの凹部に通じる貫通孔を備えた、２つの容器部材を用意し、各容器部材の凹部底面、及び上記貫通孔を通して連通する容器部材の凹部と反対側の面に、当該貫通孔内に充填した導電性材料により電気的に接続された導電層をそれぞれ形成し、少なくとも一方の容器部材の凹部底面の導電層の表面に誘電体膜を形成し、一方の容器部材の凹部内に一部が収容されるように固体電解質層を配置し、そしてこの固体電解質層の残りの部分が他方の容器部材の凹部内に収容されるように、他方の容器部材を当該一方の容器部材に重ねてこれらの容器部材を相互に接合することを含む方法により製造することができる。
【００１５】
使用する容器部材は、ガラス製、又は表面に絶縁処理を施したシリコン製でよい。
容器部材の接合には、接着剤を用いることができ、あるいは陽極接合処理を用いることもできる。
【発明の効果】
【００１６】
本発明の固体電解キャパシタは、従来のキャパシタの作製に使用される加圧を伴うモールド成形によらず製造することができ、そのためその製造歩留まりを向上させることができ、また電子部品として使用される従来の固体電解キャパシタよりも薄くすることができる。
【００１７】
キャパシタ素子を容器内に収容した構造であることから、本発明の固体電解キャパシタでは、キャパシタ素子を構成する各層の密着性を固体電解質層等の弾性を利用して高めることができる。
【発明を実施するための最良の形態】
【００１８】
図面を参照して本発明を説明する。言うまでもなく、以下の説明は一例であって、本発明はそれに限定されるものではない。
【００１９】
まず、本発明の第一の態様の固体電解キャパシタの例を、その製造方法とともに説明する。
【００２０】
例えば特許文献４（特開平６−３１０３８７号公報）に記載されたような、単独の電子部品として用いられる樹脂封止された固体電解キャパシタのものと同様であるが、樹脂封止されていないキャパシタ素子を製作する。ここで説明するキャパシタ素子では、幅４ｍｍ、長さ６ｍｍ、厚さ０．２８ｍｍのＡｌベース材を使用し、素子本体を構成する固体電解質（ここではポリピロールを使用する）層＋カーボン層＋導電性ペースト層の厚さを０．０９ｍｍとし、陽極長さを１ｍｍ、陰極長さを５ｍｍとする。図１にこのキャパシタ素子１を模式的に示し、３で表した部材は素子本体７から突き出した陽極であり、５で表した部材が素子本体７の外側に配置された陰極である。このようなキャパシタ素子は広く知られているので、その構造及び製造の詳しい説明は割愛する。
【００２１】
まず、キャパシタ容器の上部部材を、次の手順で製作する。
幅６ｍｍ、長さ８ｍｍ、厚さ０．１６ｍｍの平板状シリコン基材を用意し、この基材にホトリソグラフィーの手法で凹部を形成する。具体的には、シリコン基材の表面に感光性液状レジストで形成したレジストパターンをマスクに、誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ）により４ｍｍ×５ｍｍ、深さ０．１１ｍｍの凹部を形成する。このときのエッチング条件は、２５００Ｗ、１５Ｐａで、エッチングガスとしてＳＦ6を使用する。その後、レジストパターンを除去し、シリコン基材を１０００℃で８時間程度処理して全面に熱酸化膜（ＳｉＯ2膜）を形成する。図２（ａ）に凹部１２を形成したシリコン基材１１を示す。シリコン基材１１の全面に形成した熱酸化ＳｉＯ2膜はこの図では示されていない。
【００２２】
次に、キャパシタ容器の下部部材を、次の手順で製作する。
幅６ｍｍ、長さ１０ｍｍ、厚さ０．１６ｍｍのシリコン基材を用意し、上部部材の製作のときと同じ要領で凹部を形成する。具体的には、シリコン基材の表面に形成したレジストパターンをマスクに、２５００Ｗ、１５Ｐａの条件でエッチングガスとしてＳＦ6を使用するＩＣＰ−ＲＩＥにより、４ｍｍ×５ｍｍ、深さ０．１１ｍｍの凹部を形成する。図２（ｂ）に凹部２２を形成したシリコン基材２１を示す。
【００２３】
レジストパターン（図示せず）を除去し、シリコン基材２１を１０００℃で８時間程度処理して全面にＳｉＯ2膜（図示せず）を形成してから、Ａｒ雰囲気中にて０．３〜１Ｐａ、１００〜５００Ｗの条件でＴｉとＣｕを順次スパッタリングして厚さ０．０１μｍのＴｉ膜と０．２μｍのＣｕ膜を形成し、更に、その上に電解めっきにより厚さ２μｍのＣｕ膜を形成して、図２（ｃ）に２５で示したＴｉ／Ｃｕ層を形成する。
【００２４】
図２（ｃ）の凹部２２の左側の側壁部のＴｉ／Ｃｕ層のみを除去するため、感光性液状レジストでレジストパターン（図示せず）を形成し、Ｃｕ膜の除去用には第二塩化鉄又は第二塩化銅の溶液、Ｔｉ膜の除去用には希フッ酸を使用してエッチングを行い、図２（ｄ）に示したように当該側壁部のＴｉ／Ｃｕ層を除去する。
【００２５】
図１に示したキャパシタ素子１をＡｇペーストに浸漬して、素子１の陰極層５の全体にＡｇペーストを塗布し、そしてこの素子を、図２（ｅ）に示したように下部部材の基材２１の凹部に入れる。図２（ｅ）において、素子１の陰極層５に塗布したＡｇペーストは２７で示されている。次に、陽極３を下部部材の基材２１のＴｉ／Ｃｕ層２５に接続するため、やはり図２（ｅ）に示したように、素子１のＡｌの陽極３の先端部分にＡｇペースト２８を塗布する。その後、１８０℃で６０分Ａｇペーストを熱処理する。
【００２６】
続いて、図２（ａ）に示した上部部材の基材１１の凹部１２の外周部にエポキシ樹脂接着剤２９（図２（ｆ））を塗布して、その凹部１２内にキャパシタ素子１の上部が入るように下部部材の基材２１に重ね、１５０℃で６０分の熱処理により接着剤２９を硬化させて２つの基材１１、２１を接合して、内部にキャパシタ素子１を収容した固体電解キャパシタ３０（図２（ｆ））を製作する。この固体電解キャパシタ３０において、キャパシタ素子の陽極にＡｇペーストを介して接続する左側のＴｉ／Ｃｕ層２５がキャパシタ３０の陽極３１となり、キャパシタ素子の陰極にＡｇペーストを介して接続する右側のＴｉ／Ｃｕ層２５が陰極３２となる。
【００２７】
次に、本発明の第一の態様の固体電解キャパシタのもう一つの例を、図３（ａ）〜３（ｆ）を参照してその製造方法とともに説明する。ここでは、先に説明したとおりのキャパシタ素子を使用し、上部部材と下部部材をともにガラス基材から製作する。また、以下の説明において、先に図２（ａ）〜２（ｆ）を参照して説明した例におけるのと同じ部材については、それらと同じ符号を用いて示すことにする。
【００２８】
まず、キャパシタの上部部材を、次の手順で製作する。
幅６ｍｍ、長さ８ｍｍ、厚さ０．１６ｍｍのガラス基材を用意し、サンドブラスト処理によりこの基材に凹部を形成する。具体的には、ガラス基材の表面に感光性液状レジストで形成したレジストパターンをマスクに、粒子径が＃６００〜＃２５００の研摩材を使用し圧力０．５〜２ＭＰａでサンドブラスト処理して、４ｍｍ×５ｍｍ、深さ０．１１ｍｍの凹部を形成する。その後、レジストパターンを除去する。図３（ａ）に凹部１２を形成したガラス基材４１を示す。
【００２９】
次に、キャパシタの下部部材を次の手順で製作する。
幅６ｍｍ、長さ１０ｍｍ、厚さ０．１６ｍｍのガラス基材を用意し、上部部材の製作のときと同じ要領でサンドブラスト処理して、４ｍｍ×５ｍｍ、深さ０．１１ｍｍの凹部を形成する。図３（ｂ）に凹部２２を形成したガラス基材５１を示す。
【００３０】
レジストパターン（図示せず）を除去後に、Ａｒ雰囲気中にて０．３〜１Ｐａ、１００〜５００Ｗの条件でＴｉとＣｕを順次スパッタリングして厚さ０．０１μｍのＴｉ膜と０．２μｍのＣｕ膜を形成し、更に、その上に電解めっきにより厚さ２μｍのＣｕ膜を形成して、図３（ｃ）に２５で示したＴｉ／Ｃｕ層を形成する。
【００３１】
図３（ｃ）の凹部２２の左側の側壁部のＴｉ／Ｃｕ層のみを除去するため、感光性液状レジストでレジストパターン（図示せず）を形成し、Ｃｕ膜の除去用には第二塩化鉄又は第二塩化銅の溶液、Ｔｉ膜の除去用には希フッ酸を使用してエッチングを行い、図３（ｄ）に示したように当該側壁部のＴｉ／Ｃｕ層を除去する。
【００３２】
図１に示したキャパシタ素子１をＡｇペーストに浸漬して、素子１の陰極層５の全体にＡｇペーストを塗布し、この素子を図３（ｅ）に示したように下部部材の基材２１の凹部に入れる。図３（ｅ）において、素子１の陰極層５に塗布したＡｇペーストは２７で示されている。次に、陽極３を下部部材の基材２１のＴｉ／Ｃｕ層２５に接続するため、やはり図２（ｅ）に示したように、素子１のＡｌの陽極３の先端部分にＡｇペースト２８を塗布する。その後、１８０℃で６０分Ａｇペーストを熱処理する。
【００３３】
続いて、図３（ａ）に示した上部部材の基材４１の凹部１２の外周部にエポキシ樹脂接着剤２９（図３（ｆ））を塗布し、その凹部１２内にキャパシタ素子１の上部が入るように下部部材の基材５１に重ね、１５０℃で６０分の熱処理により接着剤２９を硬化させて２つの基材４１、５１を接合して、内部にキャパシタ素子１を収容した固体電解キャパシタ６０（図３（ｆ））を得る。
【００３４】
第一の態様の場合、キャパシタ素子を収容する容器部材としては、上で説明したように凹部周辺部の高さが同じもの以外に、図４に示したようにその高さを異にする部材どうしを接合することも可能である（この図において、各部材は図２（ｆ）で用いていたのと同じ符号で表されている）。また、一方の部材をシリコン製とし、他方の部材をガラス製とすることも可能であり、この場合のシリコン製の部材は全面に熱酸化によるＳｉＯ2膜のような絶縁膜を備える。場合によっては、３つ以上の部材を接合して素子の収容容器を形成することも可能である。
【００３５】
次に、本発明の第二の態様の固体電解キャパシタの第一の例を、その製造方法とともに説明する。この態様のキャパシタでは、少なくとも一方の基材の凹部内に固体電解質層を形成して製作したキャパシタ素子を使用する。
【００３６】
まず、キャパシタ容器の下部部材を、次の手順で製作する。
１０ｍｍ×１０ｍｍ、厚さ０．１ｍｍのシリコン基材を用意し、この基材にホトリソグラフィーの手法で、９ｍｍ×９ｍｍ、深さ２０μｍの凹部と、凹部領域内の直径１００μｍの貫通孔を形成する。そのために、シリコン基材の表面に感光性レジストで所定パターンのレジストマスクを形成し、２５００Ｗ、１５Ｐａの条件でＳＦ6をエッチングガスとするＩＣＰ−ＲＩＥを行う。レジストマスクは、凹部と貫通孔の形成用にそれぞれ形成し、これらは基材の同じ面に形成してもよく、あるいは異なる面に形成してもよい。レジストマスクの除去後、シリコン基材を１０００℃で８時間程度処理して全面に熱酸化ＳｉＯ2膜を形成する。図５（ａ）に凹部７２と貫通孔７３を形成したシリコン基材７１を示す。シリコン基材７１の全面に形成した熱酸化ＳｉＯ2膜はこの図では示されていない。
【００３７】
基材７１の凹部７２を形成していない平坦面７６の外周部にレジスト膜（図示せず）を形成し、Ａｒ雰囲気中にて０．３〜１Ｐａ、１００〜５００Ｗの条件でＴｉとＣｕを順次スパッタリングして、図５（ｂ）に示したように基材７１の平坦面７６に厚さ０．０１μｍのＴｉ膜と０．２μｍのＣｕ膜からなるＴｉ／Ｃｕ層７８を形成し、更に電解めっきにより厚さ８０μｍのＣｕ膜を形成して貫通孔７３内をＣｕで埋める。その後、リフトオフによりレジスト膜を除去する。
【００３８】
続いて、凹部７２の外周部表面７５と凹部７２の内壁に感光性レジスト膜（図示せず）を形成し、これをマスクに、Ａｒ雰囲気中にて０．３〜１Ｐａ、１００〜５００Ｗの条件でＴｉとＡｌを順次スパッタリングして、図５（ｃ）に示したように凹部７２内に厚さ０．０１μｍのＴｉ膜と１μｍのＡｌ膜からなるＴｉ／Ａｌ層７９を形成する。その後、リフトオフによりレジスト膜を除去する。
【００３９】
シリコン基材７１の平坦面７６側を上にして、凹部７２側をアジピン酸アンモニウム水溶液中に浸漬し、Ｔｉ／Ａｌ層７９の表面のＡｌ膜を陽極とし、ステンレス鋼の陰極を用いて１０〜８０ＶでＡｌ膜の表面を陽極酸化して、図５（ｄ）に示したように誘電体膜（陽極酸化膜）８０を形成する。
【００４０】
次に、キャパシタ容器の上部部材を、次の手順で製作する。
陽極接合を可能とするようにＮａなどが添加された低アルカリホウケイ酸ガラス製の、１０ｍｍ×１０ｍｍ、厚さ０．１ｍｍの基材を用意し、この基材にホトリソグラフィーの手法で、９ｍｍ×９ｍｍ、深さ２０μｍの凹部と、凹部領域内の直径１００μｍの貫通孔を形成する。そのために、このガラス基材の表面に所定パターンのレジストマスクを形成し、２５００Ｗ、１５Ｐａの条件でＳＦ6をエッチングガスとするＩＣＰ−ＲＩＥを行う。レジストマスクは、凹部と貫通孔の形成用にそれぞれ形成し、これらは基材の同じ面に形成してもよく、あるいは異なる面に形成してもよい。図５（ｅ）に凹部８２と貫通孔８３を形成したガラス基材８１を示す。
【００４１】
基材８１の凹部８２を形成していない平坦面８６の外周部にレジスト膜（図示せず）を形成し、Ａｒ雰囲気中にて０．３〜１Ｐａ、１００〜５００Ｗの条件でＴｉとＣｕを順次スパッタリングして、図５（ｆ）に示したように基材８１の平坦面８６に厚さ０．０１μｍのＴｉ膜と０．２μｍのＣｕ膜からなるＴｉ／Ｃｕ層８８を形成し、更に電解めっきにより厚さ８０μｍのＣｕ膜を形成して貫通孔８３をＣｕで埋める。その後、リフトオフによりレジスト膜を除去する。
【００４２】
続いて、凹部８２の外周部表面８５と凹部８２の内壁に感光性レジスト膜（図示せず）を形成し、これをマスクに、Ａｒ雰囲気中にて０．３〜１Ｐａ、１００〜５００Ｗの条件でＴｉとＰｔを順次スパッタリングして、図５（ｇ）に示したように凹部８２内に厚さ０．０１μｍのＴｉ膜と０．１μｍのＰｔ膜からなるＴｉ／Ｐｔ層８９を形成する。その後、リフトオフによりレジスト膜を除去する。
【００４３】
凹部８２の外周部表面８５にポリイミドテープ（図示せず）を貼付してこの面をマスキングし、ガラス基材８１の平坦面８６側を上にして、ピロールモノマーとドーパント（過塩素酸イオン又は四フッ化ホウ酸イオン）を含むアセトニトリルの溶液中に凹部８２側を浸漬して、Ｔｉ／Ｐｔ層８９を陽極とし、別のステンレス鋼の陰極を用いて、ピロールの電解重合を行い、図５（ｈ）に示したようにＴｉ／Ｐｔ層８９の上にポリピロール導電性高分子の厚さ４０μｍの固体電解質層９０を形成する。その後、マスキングのポリイミドテープを除去する。
【００４４】
図５（ｉ）に示したように、ガラス基材８１に形成した固体電解質層９０がシリコン基材７１の誘電体膜８０を形成した凹部７２内に収まるように、シリコン基材７１にガラス基材８１を重ね、シリコン基材７１を陽極、ガラス基材８１を陰極として、２５０℃、２０〜２００Ｖの条件で両者を陽極接合して、誘電体膜８０と固体電解質層９０から構成されるキャパシタ素子を内部に収容した固体電解キャパシタ１００を製作する。この図の固体電解キャパシタ１００においては、シリコン基材７１側のＴｉ／Ｃｕ層７８がキャパシタの陽極１０１となり、ガラス基材８１側のＴｉ／Ｃｕ層８８が陰極１０２となる。陽極接合処理の際、上下部材の電極１０１、１０２は同電位とする。
【００４５】
次に、本発明の第二の態様の固体電解キャパシタの第二の例を説明する。この例は、上部部材の固体電解質層と接触する金属層（図５（ｇ）を参照して説明したＴｉ／Ｐｔ層８９に相当する）をＴｉ／Ｃｕで作製することと、固体電解質層を化学重合と電解重合の両方で形成することを除き、第二の態様の固体電解キャパシタの先に説明した例と同様である。従って、その製造方法は、上部部材の固体電解質層と接触する金属層（この場合にはＴｉ／Ｃｕ層）を形成する工程と、固体電解質層を形成する工程を除いて、先に説明した第一の例と同様であり、ここではこれらの二つの工程について説明することにする。
【００４６】
図５（ｆ）を参照して先に説明したように上部部材のガラス基材８１の平坦面８６側に、その外周部を除いてＴｉ／Ｃｕ層８８を形成し、貫通孔８３をＣｕで埋めた後に、凹部８２の外周部表面８５と凹部８２の内壁に感光性レジスト膜（図示せず）を形成し、これをマスクに、Ａｒ雰囲気中にて０．３〜１Ｐａ、１００〜５００Ｗの条件でＴｉとＣｕを順次スパッタリングして、図６（ａ）に示したように凹部８２内に厚さ０．０１μｍのＴｉ膜と０．２μｍのＣｕ膜からなるＴｉ／Ｃｕ層１１１を形成する。リフトオフによりレジスト膜を除去後、図６（ｂ）に示したように、平坦面８６側及び凹部８２内の各Ｔｉ／Ｃｕ層８８、１１１の上に電解めっきによりＣｕ層１１３ａ，１１３ｂ（厚さ２０μｍ）を形成する。
【００４７】
この例では、固体電解質層の形成は化学重合と電解重合を併用して行う。具体的には、ガラス基材の平坦面側とその反対側の凹部外周部表面にポリイミドテープなどでマスキングを施してから、凹部内のＣｕめっき層１１３ｂ（図６（ｂ））を、エタノールに無水塩化第二鉄を添加した溶液と接触させてその表面に酸化剤を定着させ、そしてピロールモノマーとドーパント（過塩素酸イオン又は四フッ化ホウ酸イオン）を含む溶液と接触させて、化学重合によりポリピロールの固体電解質層（厚さ２０μｍ）をＣｕめっき層１１３ｂ上に形成する。続いて、このガラス基材を、ピロールモノマーとドーパント（過塩素酸イオン又は四フッ化ホウ酸イオン）を含むアセトニトリルの溶液中に浸漬して、Ｃｕめっき層１１３ｂを陽極とし、別のステンレス鋼の陰極を使って電解重合を行い、厚さ３０μｍのポリピロールの固体電解質層を形成する。
【００４８】
次に、本発明の第二の態様の固体電解キャパシタの第三の例を説明する。この例は、下部部材の基材としてガラス基材を使用し、従ってキャパシタ素子の容器を前の２例のようにシリコン製の部材とガラス製の部材の接合により形成するのでなく、ガラス製の２つの部材の接合で形成することと、２つのガラス製部材の接合を接着剤を使って行うことを除き、先に説明した第二の例と同様である。
【００４９】
ここで使用する上部部材のガラス基材の処理は、凹部及び貫通孔の形成をサンドブラスト又はウェットエッチングなどにより形成すること、ガラス基材はそれ自体絶縁性であるため凹部及び貫通孔形成後の全面絶縁膜（熱酸化膜）形成のための熱処理が不要であることを除いて、第二の態様の固体電解キャパシタの第一の例で説明したとおりでよい。
【００５０】
この例では、ともにガラス製である上部部材と下部部材を接着剤を使って接合する。図７（ａ）に示したように、ガラス基材１２１の凹部内のＴｉ／Ａｌ層１２２の表面のＡｌを陽極酸化して形成した誘電体層１２３を備えた下部部材１２０の上に、ガラス基材１２６の凹部内にＴｉ／Ｃｕ層１２７と固体電解質層１２８を形成し、凹部外周部の表面にエポキシ接着剤１２９を塗布した上部部材１２５を重ね、そして図７（ｂ）に示したように下部部材１２０と上部部材１２５を接着剤１２９を介して接触させ、１５０℃で６０分熱処理して接着剤１２９を硬化させ、２つの部材を接合する。
【００５１】
この例の場合、上下部材の接合には陽極酸化法ではなく接着剤を使用しているので、上下部材のキャパシタ電極１２４ａ、１２４ｂは、それぞれの部材１２０、１２５の平坦面の全体を覆うように形成することができる。
【００５２】
次に、本発明の第二の態様の固体電解キャパシタの第四の例を説明する。この例の固体電解キャパシタでは、上下両方の部材の製作にシリコン基材を使用する。
【００５３】
この例で使用する下部部材は、先に説明した第一の例について説明したとおりの、シリコン基材を使用し誘電体層まで形成したものでよい。上部部材は、ガラス基材の代わりにシリコン基材を使用し、そのため凹部と貫通孔の形成後にその全面に熱酸化によるＳｉＯ2絶縁膜を形成することを除いて、先に第二の例について説明したとおりの、固体電解質層まで形成して製作したものでよい。第四の例の電解キャパシタは、これらの上下部材を上述の第三の例におけるように接着剤を使って接合することにより製造される。
【００５４】
この例の場合も、上下部材の接合には陽極酸化法ではなく接着剤を使用しているので、上下部材のキャパシタ電極は、それぞれの部材の平坦面の全体を覆うように形成することができる。
【００５５】
上で説明した本発明の第二の態様の各固体電解キャパシタでは、陽極酸化により誘電体層を形成するためのバルブメタルとしてＡｌを用いているが、Ａｌ以外のバルブメタルとして例えばＴａを使用する場合には、陽極金属層（上述の例ではＴｉ／Ａｌ層）を、キャパシタ容器部材の基材がシリコンの場合はＡｌ／Ｔａの構造で形成し、キャパシタ容器部材の基材がガラスの場合はＴｉ／Ｔａの構造で形成する。
【００５６】
次に、本発明の第三の態様の固体電解キャパシタの例を説明する。この態様のキャパシタでは、電解質層として上述のポリマー固体電解質層に代えて、電解液を含浸した電解紙を使用し、また、上下部材の接合用にそれらの凹部の外周部にそれぞれ被着したガラス膜とＡｌ膜の陽極接合を利用する。
【００５７】
この例のキャパシタで用いる上部部材は、誘電体層の形成前に、上下部材接合用のガラス膜を凹部外周部に形成することを除き、先に説明した第二の態様のキャパシタの第一の例で用いたシリコン基材の下部部材と同じ要領で製作する。具体的には、図８（ａ）に示したように、凹部１３２と貫通孔１３３を形成したシリコン基材１３１の平坦面側に、外周部を除いてＴｉ／Ｃｕ層１３８を形成し、貫通孔１３３をＣｕで埋め、凹部１３２内にＴｉ／Ａｌ層１３９を形成後、このＴｉ／Ａｌ層１３９の形成に用いたレジストマスク（図示せず）を除去する。次に、凹部１３２内（Ｔｉ／Ａｌ層１３９上、及び凹部１３２の側壁上）にレジストマスク（図示せず）を形成してから、凹部１３２の外周部表面（図中１３５で示した面）に、Ｎａなどが添加された低アルカリホウケイ酸ガラスの膜１６０（厚さ１μｍ）（図８（ｂ））をスパッタリング（Ａｒ雰囲気中、０．３〜１Ｐａ、１００〜５００Ｗ）で形成する。レジストマスクを除去後、第二の態様のキャパシタの第一の例で用いたシリコン基材の下部部材について説明したように、凹部内のこのＴｉ／Ａｌ層１３９の表面のＡｌを陽極酸化して誘電体層１４０を形成する（図８（ｃ））。
【００５８】
下部部材は、誘電体層の形成前に、上下部材接合用のＡｌ膜を凹部外周部に形成することを除き、やはり第二の態様のキャパシタの第一の例で用いたシリコン基材の下部部材と同じ要領で製作する。具体的には、図８（ｄ）に示したように、凹部１４２と貫通孔１４３を形成したシリコン基材１４１の平坦面側に、外周部を除いてＴｉ／Ｃｕ層１４８を形成し、貫通孔１４３をＣｕで埋め、凹部１４２内にＴｉ膜１４９ａを形成後、このＴｉ膜１４９ａの形成に用いたレジストマスク（図示せず）を除去する（第二の態様のキャパシタの第一の例で用いた下部部材の製作では、Ｔｉ膜に続いてＡｌ膜を形成したが、ここでは、Ｔｉ膜上のＡｌ膜は後に上下部材接合用のＡｌ膜を形成する際に一緒に形成する）。次に、凹部１４２の側壁上にレジストマスク（図示せず）を形成してから、凹部１４２内のＴｉ膜１４９ａの上と外周部表面（図中１４５で示した面）に、厚さ１μｍのＡｌ膜を形成する。こうしてＡｌ膜を形成した下部基材を図８（ｅ）に示し、この図において、凹部１４２内のＴｉ膜１４９ａ（図８（ｄ））とその上に形成したＡｌ膜からなるＴｉ／Ａｌ層は１４９で、凹部外周部表面に形成したＡｌ膜は１６２で示されている。レジストマスクを除去後、第二の態様のキャパシタの第一の例で用いたシリコン基材の下部部材について説明したように、凹部内のＴｉ／Ａｌ層１４９表面のＡｌを陽極酸化して誘電体層１５０を形成する（図８（ｆ））。
【００５９】
続いて、図８（ｇ）に示したように下部部材の誘電体層１５０の上に、エチレングリコールを主溶剤としホウ酸アンモニウムを溶解した電解液を含浸した電解紙１５２（厚さ３５〜４０μｍ程度）を配置し、その上に上部部材を重ね、そして図８（ｈ）に示したように凹部周辺部のガラス膜１６０とＡｌ膜１６２を接触させ、陽極接合処理（１００〜１３０℃、２０〜２００Ｖ）して２つの部材を接合する。
【００６０】
図２（ｆ）、図３（ｆ）、図４、図５（ｉ）、図７（ｂ）、図８（ｈ）に例示したように、本発明の固体電解キャパシタでは、上部部材と下部部材の２つの部材の接合で形成した容器内に密封してキャパシタ素子が収容されている。２つの部材の接合時には、従来のキャパシタの作製に使用されるモールド成形による樹脂封止のようにキャパシタ素子が圧迫されることがないので、キャパシタ製造の歩留まりを向上させることができる。
【００６１】
また、本発明の固体電解キャパシタの容器は従来のキャパシタ素子を封止する樹脂層よりも薄くてよいので、本発明によれば従来に比べて薄型の固体電解キャパシタの利用が可能になる。これは、本発明の固体電解キャパシタが従来のものに比べてずっと容易に多層基板等に内蔵可能であることを意味する。
【００６２】
更に、本発明の固体電解キャパシタでは、キャパシタ素子が上部部材と下部部材の２つの部材の接合により形成される容器内に収容されていることから、例えば固体電解質層の厚さを制御する等により、キャパシタ素子を構成する各層の密着性を固体電解質層等の弾性を利用して高めることが可能である。
【００６３】
また、本発明によれば、図８（ｈ）に例示したキャパシタのように、ノンポーラ型の固体電解キャパシタとすることも可能である。
【００６４】
図９（ａ）と９（ｂ）に、本発明のキャパシタを内蔵した配線基板の一部分を示す。図９（ａ）は、第一の態様で説明したような、一つの方向に面した二つの電極を持つキャパシタを内蔵した例であり、図９（ｂ）は、第二及び第三の態様で説明したような、反対方向に面した電極を持つキャパシタを内蔵した例である。いずれの例でも、コア基板２００の上に絶縁層２０２ａ、２０２ｂ、２０２ｃ、２０２ｄが位置し、コア基板２００上と各絶縁層２０２ａ、２０２ｂ、２０２ｃ、２０２ｄ上に配線２０４が形成され、コア基板２００の両面の配線はスルーホール２０６で、またコア基板２００の片側の各層の配線はビア２０８で相互に接続されている。本発明のキャパシタ２１０は、絶縁層２０２ｂの上の絶縁層２０２ｃ中に埋め込まれ、ビアを介して配線に接続されている。
【００６５】
本発明のキャパシタでは、上述の態様のほかにも、様々な態様が可能である。例えば、陽極酸化で誘電体層を形成するバルブメタルとしては、Ｔａを始めとする他のバルブ金属を使用することができる。
【００６６】
上下部材の接合に接着剤を用いる場合、先に例示したエポキシ樹脂のほかに、例えばシリコーン樹脂、ポリイミド樹脂、アクリル樹脂などを用いることもできる。
【図面の簡単な説明】
【００６７】
【図１】本発明の固体電解キャパシタで使用するキャパシタ素子の一つを説明する図である。
【図２（ａ）】本発明の第一の態様の固体電解キャパシタとその製造を説明する図である。
【図２（ｂ）】本発明の第一の態様の固体電解キャパシタとその製造を説明する図である。
【図２（ｃ）】本発明の第一の態様の固体電解キャパシタとその製造を説明する図である。
【図２（ｄ）】本発明の第一の態様の固体電解キャパシタとその製造を説明する図である。
【図２（ｅ）】本発明の第一の態様の固体電解キャパシタとその製造を説明する図である。
【図２（ｆ）】本発明の第一の態様の固体電解キャパシタとその製造を説明する図である。
【図３（ａ）】本発明の第一の態様の固体電解キャパシタのもう一つの例とその製造を説明する図である。
【図３（ｂ）】本発明の第一の態様の固体電解キャパシタのもう一つの例とその製造を説明する図である。
【図３（ｃ）】本発明の第一の態様の固体電解キャパシタのもう一つの例とその製造を説明する図である。
【図３（ｄ）】本発明の第一の態様の固体電解キャパシタのもう一つの例とその製造を説明する図である。
【図３（ｅ）】本発明の第一の態様の固体電解キャパシタのもう一つの例とその製造を説明する図である。
【図３（ｆ）】本発明の第一の態様の固体電解キャパシタのもう一つの例とその製造を説明する図である。
【図４】本発明の第一の態様の固体電解キャパシタの別の例を説明する図である。
【図５（ａ）】本発明の第二の態様の固体電解キャパシタの第一の例とその製造を説明する図である。
【図５（ｂ）】本発明の第二の態様の固体電解キャパシタの第一の例とその製造を説明する図である。
【図５（ｃ）】本発明の第二の態様の固体電解キャパシタの第一の例とその製造を説明する図である。
【図５（ｄ）】本発明の第二の態様の固体電解キャパシタの第一の例とその製造を説明する図である。
【図５（ｅ）】本発明の第二の態様の固体電解キャパシタの第一の例とその製造を説明する図である。
【図５（ｆ）】本発明の第二の態様の固体電解キャパシタの第一の例とその製造を説明する図である。
【図５（ｇ）】本発明の第二の態様の固体電解キャパシタの第一の例とその製造を説明する図である。
【図５（ｈ）】本発明の第二の態様の固体電解キャパシタの第一の例とその製造を説明する図である。
【図５（ｉ）】本発明の第二の態様の固体電解キャパシタの第一の例とその製造を説明する図である。
【図６（ａ）】本発明の第二の態様の固体電解キャパシタの第二の例とその製造を説明する図である。
【図６（ｂ）】本発明の第二の態様の固体電解キャパシタの第二の例とその製造を説明する図である。
【図７（ａ）】本発明の第二の態様の固体電解キャパシタの第三の例とその製造を説明する図である。
【図７（ｂ）】本発明の第二の態様の固体電解キャパシタの第三の例とその製造を説明する図である。
【図８（ａ）】本発明の第三の態様の固体電解キャパシタとその製造を説明する図である。
【図８（ｂ）】本発明の第三の態様の固体電解キャパシタとその製造を説明する図である。
【図８（ｃ）】本発明の第三の態様の固体電解キャパシタとその製造を説明する図である。
【図８（ｄ）】本発明の第三の態様の固体電解キャパシタとその製造を説明する図である。
【図８（ｅ）】本発明の第三の態様の固体電解キャパシタとその製造を説明する図である。
【図８（ｆ）】本発明の第三の態様の固体電解キャパシタとその製造を説明する図である。
【図８（ｇ）】本発明の第三の態様の固体電解キャパシタとその製造を説明する図である。
【図８（ｈ）】本発明の第三の態様の固体電解キャパシタとその製造を説明する図である。
【図９（ａ）】本発明の固体電解キャパシタを内蔵した配線基板の例を説明する図である。
【図９（ｂ）】本発明の固体電解キャパシタを内蔵した配線基板の例を説明する図である。
【符号の説明】
【００６８】
１…キャパシタ素子
３…陽極
５…陰極
７…素子本体
１１、２１、４１、７１、１３１、１４１…シリコン基材
１２、２２、７２、８２、１３２、１４２…凹部
２５、７８、８８、１１１、１３８…Ｔｉ／Ｃｕ層
２７、２８…Ａｇペースト
２９、１２９…接着剤
３０、６０、１００…固体電解キャパシタ
５１、８１、１２１、１２６…ガラス基材
７３、８３、１３３、１４３…貫通孔
７９、１２２、１３９、１４９…Ｔｉ／Ａｌ層
８０、１２３、１４０、１５０…誘電体膜
８９…Ｔｉ／Ｐｔ層
９０、１２８…固体電解質層
１０１、１０２、１２４ａ、１２４ｂ…電極
１１３ａ，１１３ｂ…Ｃｕ層
１５２…電解紙
１６０…ガラス膜
１６２…Ａｌ膜
【図１】
2005333026.tif 000003
【図２（ａ）】
2005333026.tif 000004
【図２（ｂ）】
2005333026.tif 000005
【図２（ｃ）】
2005333026.tif 000006
【図２（ｄ）】
2005333026.tif 000007
【図２（ｅ）】
2005333026.tif 000008
【図２（ｆ）】
2005333026.tif 000009
【図３（ａ）】
2005333026.tif 000010
【図３（ｂ）】
2005333026.tif 000011
【図３（ｃ）】
2005333026.tif 000012
【図３（ｄ）】
2005333026.tif 000013
【図３（ｅ）】
2005333026.tif 000014
【図３（ｆ）】
2005333026.tif 000015
【図４】
2005333026.tif 000016
【図５（ａ）】
2005333026.tif 000017
【図５（ｂ）】
2005333026.tif 000018
【図５（ｃ）】
2005333026.tif 000019
【図５（ｄ）】
2005333026.tif 000020
【図５（ｅ）】
2005333026.tif 000021
【図５（ｆ）】
2005333026.tif 000022
【図５（ｇ）】
2005333026.tif 000023
【図５（ｈ）】
2005333026.tif 000024
【図５（ｉ）】
2005333026.tif 000025
【図６（ａ）】
2005333026.tif 000026
【図６（ｂ）】
2005333026.tif 000027
【図７（ａ）】
2005333026.tif 000028
【図７（ｂ）】
2005333026.tif 000029
【図８（ａ）】
2005333026.tif 000030
【図８（ｂ）】
2005333026.tif 000031
【図８（ｃ）】
2005333026.tif 000032
【図８（ｄ）】
2005333026.tif 000033
【図８（ｅ）】
2005333026.tif 000034
【図８（ｆ）】
2005333026.tif 000035
【図８（ｇ）】
2005333026.tif 000036
【図８（ｈ）】
2005333026.tif 000037
【図９（ａ）】
2005333026.tif 000038
【図９（ｂ）】
2005333026.tif 000039