(57)【要約】      （修正有）【課題】半導体レーザーの出力向上に伴うキャリアのオーバーフローや、熱飽和レベル及びキンクレベルの低下を改善する。【解決手段】積層半導体層１１の成長工程と、リッジ溝２２の形成工程と、このリッジ溝内に通電阻止層を形成する工程とを有する。リッジ溝２２の形成工程は、第１、第２の異方性エッチング工程および、等方性エッチング工程とを有する。第１の異方性エッチング工程で、積層半導体層の表面から、エッチングストップ層７を横切ることがない深さのリッジ溝を形成し、その後、エッチングマスクを形成し第２の異方性エッチング工程で、溝の底部に形成されたエッチングマスクを除去し、等方性エッチング工程でエッチングストップ層７までエッチングを行って底部のみがテーパ形のリッジ溝を形成する。その後、リッジ溝に選択的に通電阻止層を形成する。【選択図】図３
2005183621.tif 000002
【特許請求の範囲】
【請求項１】
リッジ型半導体発光装置の製造方法であって、
基体上に、少なくとも第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、エッチングストップ層と、第２導電型の第２クラッド層とを有する積層半導体層のエピタキシャル成長工程と、
リッジを形成するリッジ溝の形成工程と、
該リッジ溝内に通電阻止層を形成する工程とを有し、
上記リッジ溝の形成工程は、第１および第２の異方性エッチング工程と、エッチングマスクの形成工程と、等方性エッチング工程とを有し、
上記第１の異方性エッチング工程で、上記積層半導体層の表面から、上記エッチングストップ層を横切ることがない深さを有する上記リッジ溝の上部溝を第１の溝として形成し、
その後、上記エッチングマスクの形成工程で上記第１の溝の内面にエッチングマスクを形成し、
その後、上記第２の異方性エッチング工程で、上記第１の溝の底部に形成された上記エッチングマスクを除去し、
その後、上記等方性エッチング工程で上記エッチングストップ層によって停止するエッチングを行って上記リッジ溝の底部溝を第２の溝として形成し、
上記リッジ溝内に選択的に上記通電阻止層を形成することを特徴とする半導体発光装置の製造方法。
【請求項２】
リッジ型半導体発光装置の製造方法であって、
基体上に、少なくとも第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、第１エッチングストップ層と、第２導電型の第２クラッド層と、第２エッチングストップ層と、第２導電型の第３クラッド層とを有する積層半導体層のエピタキシャル成長工程と、
上記積層半導体層にリッジを形成するリッジ溝の形成工程と、
上記リッジ溝内に通電阻止層を形成する工程とを有し、
上記リッジ溝の形成工程は、第１および第２の異方性エッチング工程と、エッチングマスクの形成工程と、等方性エッチング工程とを有し、
上記第１の異方性エッチング工程で、上記積層半導体層の表面から、上記第２エッチングストップ層を横切り、上記第１エッチングストップ層を横切ることがない深さを有する上記リッジ溝の上部溝を第１の溝として形成し、
その後、上記エッチングマスクの形成工程で上記第１の溝の内面にエッチングマスクを形成し、
その後、上記第２の異方性エッチング工程で上記第１の溝の底部に形成された上記エッチングマスクを除去し、
その後、上記等方性エッチング工程で上記エッチングストップ層によって停止するエッチングを行って上記リッジ溝の底部溝を第２の溝として形成し、
上記リッジ溝内に選択的に上記通電阻止層を形成することを特徴とする半導体発光装置の製造方法。
【請求項３】
上記第１および第２の異方性エッチング工程が、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によることを特徴とする請求項１または２に記載の半導体発光装置の製造方法。
【請求項４】
上記等方性エッチング工程が、ウェットエッチング工程であることを特徴とする請求項１または２に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、熱飽和レベル及びキンクレベルの改善がなされた半導体発光装置、特にリッジ、すなわち電流通路を形成するストライプ部を有する半導体発光装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体発光装置、例えば半導体レーザ装置の製造においては、しばしば所望の形状の溝形成がなされる（例えば特許文献１）。
通常、半導体製造技術における溝形成は、例えば図９及び図１０にその概略断面図を示すように、異方性エッチングや等方性エッチングによってなされる。
すなわち、まず、第１導電型基体例えばｎ型の半導体基板１０２上に、第１導電型のバッファ層１０３と、第１導電型クラッド層１０４と、活性層１０５と、第２導電型例えばｐ型の第２導電型第１クラッド層１０６と、第２導電型のエッチングストップ層１０７と、第２導電型第２クラッド層１０８と、第２導電型の中間層１０９と、第２導電型のキャップ層１１０とを例えばＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により順次エピタキシャル成長させて形成し、積層半導体層１１１を形成する。
そして、図９Ａに示すように、積層半導体層１１１のキャップ層１１０上に、次工程のエッチングマスクとなる例えばＳｉＯ２によるマスク層１１２を形成し、これに対しパターンエッチングを行ってリッジ溝形成部上に開口１１３を形成する。
次に、図９Ｂに示すように、例えば硫酸系のエッチング液によるウェットエッチングによって、積層半導体層１１１のキャップ層１１０と中間層１０９と第２導電型第２クラッド層１０８とを横切ってエッチングストップ層１０７に至るリッジ溝１１４を形成する。
その後、マスク層１１２を除去し、図１０Ａに示すように、第１導電型のＧａＡｓによる埋め込み層１１６を形成し、図１０Ｂに示すように、埋め込み層１１６上とキャップ層１１０上とに差し渡って全面的に第１電極１１７を被着形成し、基板１０２の裏面に第２電極１１８を被着形成する。
このようにして、半導体発光装置１０１を作製する。
【０００３】
この種の半導体発光装置の製造においては、溝形成の等方性エッチングを行う際、図１０Ａに示す上部の幅Ｗ１が、下部の幅Ｗ２に比して小となるテーパー形状となる。通常のレーザにおいては、このようなテーパー形の断面形状は特別に問題にならなかった。
【０００４】
【特許文献１】特開２００３−６０３０７、段落番号［００３０］。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、近年、半導体レーザの大出力化の要求により、このテーパー形状が問題になってきた。すなわち、上述した上部幅Ｗ１が小さいことは、第１電極を通じての放熱路が狭いことであり、したがって出力向上に伴うキャリアのオーバーフローや熱飽和レベルの低下、及びキンクレベルの低下などの問題が生じる。また、下部幅Ｗ２が大となることによって、面方向レーザースポット形状が非対称となる。
【０００６】
本発明は、上述した半導体発光装置の製造方法における諸問題の解決を図るものである。
【課題を解決するための手段】
【０００７】
本発明による半導体発光装置の第１の製造方法は、リッジ型半導体発光装置の製造方法であって、基体上に、少なくとも第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、エッチングストップ層と、第２導電型の第２クラッド層とを有する積層半導体層のエピタキシャル成長工程と、リッジを形成するリッジ溝の形成工程と、このリッジ溝内に通電阻止層を形成する工程とを有し、上述のリッジ溝の形成工程は、第１および第２の異方性エッチング工程と、エッチングマスクの形成工程と、等方性エッチング工程とを有し、第１の異方性エッチング工程で、積層半導体層の表面から、エッチングストップ層を横切ることがない深さを有するリッジ溝の上部溝を第１の溝として形成し、  その後、上述のエッチングマスクの形成工程で第１の溝の内面にエッチングマスクを形成し、その後、上述の第２の異方性エッチング工程で、第１の溝の底部に形成されたエッチングマスクを除去し、その後、上述の等方性エッチング工程でエッチングストップ層によって停止するエッチングを行ってリッジ溝の底部溝を第２の溝として形成し、リッジ溝内に選択的に上記通電阻止層を形成することを特徴とする。
【０００８】
本発明による半導体発光装置の第２の製造方法は、リッジ型半導体発光装置の製造方法であって、基体上に、少なくとも第１導電型のクラッド層と、活性層と、第２導電型の第１クラッド層と、第１エッチングストップ層と、第２導電型の第２クラッド層と、第２エッチングストップ層と、第２導電型の第３クラッド層とを有する積層半導体層のエピタキシャル成長工程と、積層半導体層にリッジを形成するリッジ溝の形成工程と、リッジ溝内に通電阻止層を形成する工程とを有し、上述のリッジ溝の形成工程は、第１および第２の異方性エッチング工程と、エッチングマスクの形成工程と、等方性エッチング工程とを有し、上述の第１の異方性エッチング工程で、積層半導体層の表面から、第２エッチングストップ層を横切り、第１エッチングストップ層を横切ることがない深さを有する上記リッジ溝の上部溝を構成する第１の溝として形成し、その後、上述のエッチングマスクの形成工程で第１の溝の内面にエッチングマスクを形成し、その後、上述の第２の異方性エッチング工程で上記第１の溝の底部に形成されたエッチングマスクを除去し、その後、上述の等方性エッチング工程で第１エッチングストップ層によって停止するエッチングを行ってリッジ溝の底部溝を第２の溝として形成し、リッジ溝内に選択的に上記通電阻止層を形成することを特徴とする。
【０００９】
また、本発明による半導体発光装置の製造方法は、第１および第２の異方性エッチング工程が、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によることを特徴とする。
そして、本発明による半導体発光装置の製造方法は、等方性エッチング工程が、ウェットエッチング工程であることを特徴とする。
【発明の効果】
【００１０】
上述の、本発明による第１及び第２の半導体発光装置の製造方法によれば、リッジ溝の上部においては、異方性エッチングによる垂直性を保持するエッチングによって形成することから、リッジ溝間に形成されるリッジ部の幅を大に設定できることによって、熱飽和レベル及びキンクレベルの改善が図られる。
そして、底部においてのみ等方性エッチング、すなわちウェットエッチングを行うことから、正確に所定の深さのリッジ溝の形成を行うことができ、また、リッジ溝底部の限られた深さに関してのみ、等方性のよいエッチングがなされることから、この溝の底部における幅が極端に小さくなることが回避され、これによって、リッジの底部の幅Ｗ２の増大化を抑制することができることから、この幅Ｗ２の増大化に伴う発振光のスポット形状の非対称性、すなわち発振光の放射角（θ／／）の不均一の改善が図られる。
【００１１】
また、本発明による半導体発光装置の第１の製造方法によれば、エッチングストップ層が１層とした場合であるが、本発明による半導体発光装置の第２の製造方法によるときは、ストップ層を２層とし。これにより、等方性エッチングに際しての底部から上へのエッチング進行を効果的に抑制でき、より確実に、リッジの上部幅Ｗ１と、リッジの垂直性とを保持できるという効果をもたらすことができる。
【発明を実施するための最良の形態】
【００１２】
本発明による半導体発光装置の製造方法の実施の形態例を、半導体レーザによる半導体発光装置を得る場合を例として説明するが、本発明は、この実施の形態例に限られるものではないことはいうまでもない。
【００１３】
〔第１の実施の形態例〕
まず、本発明による半導体発光装置の第１の製造方法の実施の形態例を、その工程における拡大断面図を示す図１〜図４を参照して説明する。
【００１４】
この実施の形態例においては、まず、第１導電型基体例えばｎ型のＧａＡｓよりなる基板２の一主面に、第１導電型例えばｎ型のＧａＩｎＰよりなるバッファ層３と、第１導電型例えばｎ型のＡｌＧａＩｎＰよりなるクラッド層４と、例えばＧａＩｎＰとＡｌＧａＩｎＰとの多重量子井戸（ＭＱＷ；Ｍｕｌｔｉ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）構造よりなる活性層５と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第１クラッド層６と、第２導電型例えばｐ型のそれぞれ厚さ５０Åの３回繰り返しによるＧａＩｎＰ及びＡｌＧａＩｎＰよりなるエッチングストップ層７と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第２クラッド層８と、第２導電型例えばｐ型のＡｌＧａＩｎＰによる中間層９と、第２導電型例えばｐ型のＧａＡｓよりなるキャップ層１０とを、それぞれ例えばＭＯＣＶＤによってエピタキシャル成長させ、積層半導体層１１を形成する。
その後、積層半導体層１１のキャップ層１０上に、次工程のエッチングマスクとなる例えばそれぞれ厚さ２０００Å、２０００Å、２５００ÅのＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層１２を被着形成する。
【００１５】
その後、マスク層１２に対するパターニングを行って、図１Ａに示すように、リッジ溝の形成部に開口１４を形成する。すなわち、上層のＳｉＯ２層のリッジの形成部上にフォトリソグラフィ技術によるフォトレジスト層１３を形成し、上層のＳｉＯ２のパターンエッチングを行い、このＳｉＯ２層をマスクとして、順次下層のＳｉＮ、ＳｉＯ２のパターンエッチングを行って開口１４を形成する。
続いて、図１Ｂに示すように、このパターニングされたマスク層１２の開口部１４を通じて、例えばＲＩＥによる第１の異方性エッチングを行って、マスク層１２と、キャップ層１０と、中間層９とを横切り、第２導電型第２クラッド層８に至り、かつエッチングストップ層７に至らない深さの溝、すなわち最終的に形成するリッジ溝の上部溝１５を第１の溝として形成する第１の異方性エッチング工程を行う。
そして、図２Ａに示すように、各リッジ１６と第１の溝１５とに差し渡って例えばＳｉＯ２によるエッチングマスク層１７を２０００Åの厚さを以って形成し、図２Ｂに示すように、例えばＲＩＥによる第２の異方性エッチングによって、溝底部に形成されたエッチングマスク層を除去する。
その後、例えば硫酸系のエッチング液によるウェットエッチングによって、エッチングストップ層７に至る等方性エッチングを行って、図３Ａに示すように、底部溝を第２の溝１８として形成して、リッジ溝２２を形成する。
【００１６】
その後、リッジ１６の上面及び側面に残存するエッチングマスク層１７と上述したＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層１２とに対するエッチングを行う。先ず、エッチングマスク層１７と、マスク層１２を構成する上層のＳｉＯ２層とを例えばフッ酸系のエッチング液によって除去し、次にＳｉＮ層を例えばＲＩＥによって除去し、図３Ｂに示すように、例えば下層ＳｉＯ２層を選択的エピタキシーのマスク層１２ａとして残す。
次に、図４Ａに示すように、選択的エピタキシーを行って、マスク層１２ａの形成部以外のリッジ溝１８内に、第１導電型例えばｎ型のＡｌＩｎＰによる通電阻止層１９を形成する。そして、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）による平坦研磨によって、図４Ｂに示すように、選択的エピタキシーのマスク１２ａを除去し、この面に例えばチタン／白金／金（Ｔｉ／Ｐｔ／Ａｕ）の多層金属膜による第１電極２０をオーミックに被着形成する。そして、基板２の裏面に例えばＴｉ／Ｐｔ／Ａｕの多層金属膜による第２電極２１をオーミックに被着形成することにより、リッジ型半導体発光装置１を作製する。
【００１７】
〔第２の実施の形態例〕
次に、本発明による半導体発光装置の第２の製造方法の実施の形態例を、その工程における拡大断面図を示す図５〜図８を参照して説明する。
【００１８】
この実施の形態例においては、まず、第１導電型基体例えばｎ型のＧａＡｓよりなる基板３２の一主面に、第１導電型例えばｎ型のＧａＩｎＰよりなるバッファ層３３と、第１導電型例えばｎ型のＡｌＧａＩｎＰよりなるクラッド層３４と、例えばＧａＩｎＰとＡｌＧａＩｎＰとの多重量子井戸（ＭＱＷ）構造よりなる活性層３５と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第１クラッド層３６と、第２導電型例えばｐ型のそれぞれ厚さ５０Åの３回繰り返しによるＧａＩｎＰ及びＡｌＧａＩｎＰよりなる第１エッチングストップ層３７と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第２クラッド層３８と、第２導電型例えばｐ型のそれぞれ厚さ５０Åの３回繰り返しによるＧａＩｎＰ及びＡｌＧａＩｎＰよりなる第２エッチングストップ層３９と、第２導電型例えばｐ型のＡｌＧａＩｎＰよりなる第３クラッド層４０と、第２導電型例えばｐ型のＧａＩｎＰによる中間層４１と、第２導電型例えばｐ型のＧａＡｓよりなるキャップ層４２とを、それぞれ例えばＭＯＣＶＤによってエピタキシャル成長させ、積層半導体層４３を形成する。
その後、積層半導体層４３のキャップ層４２上に、次工程のエッチングマスクとなる例えばそれぞれ厚さ２０００Å、２０００Å、２５００ÅのＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層４４を被着形成する。
【００１９】
その後、マスク層４４に対するパターニングを行って、図５Ａに示すように、リッジ溝の形成部に開口４６を形成する。すなわち、マスク層４４内の上層のＳｉＯ２層のリッジの形成部上に、フォトリソグラフィ技術によって、フォトレジスト層４５を形成し、これをマスクとして、上層ＳｉＯ２のパターニングを行い、このＳｉＯ２層をマスクとして、順次下層のＳｉＮ、ＳｉＯ２のパターンエッチングを行う。
【００２０】
このパターニングされたマスク層４４の開口部４６を通じて、図５Ｂに示すように、レジスト層４５の開口部に、例えばＲＩＥによる第１の異方性エッチングを行って、マスク層４４と、キャップ層４２と、中間層４１と、第２導電型第３クラッド層４０と、第２のエッチングストップ層３９とを横切り、第２導電型第２クラッド層３８に至り、かつ第１のエッチングストップ層３７に至らない深さの、リッジ溝の上部溝を第１の溝４７として形成する第１の異方性エッチング工程を行う。
【００２１】
続いて、図６Ａに示すように、各リッジ４８と溝４７とに差し渡って、例えばＳｉＯ２によるエッチングマスク層４９を形成し、図６Ｂに示すように、例えばＲＩＥによる第２の異方性エッチングによって、溝４７の底部に形成されたエッチングマスク層４９を除去する。その後、図７Ａに示すように、硫酸系のエッチング液によるウェットエッチングによって、第１エッチングストップ層３７に至る等方性エッチングを行って底部溝５０を第２の溝として形成し、リッジ溝５４を形成する。
この際、第２エッチングストップ層３９によって、第２導電型第３クラッド層４０が保護され、これによりリッジ４８全体の形状がテーパー形状とならず、垂直形状となる。
【００２２】
その後、図７Ｂに示すように、リッジ４８の上面及び側面に残存するエッチングマスク層４９と上述したＳｉＯ２−ＳｉＮ−ＳｉＯ２の３層構造によるマスク層４４とに対するエッチングを行う。先ず、エッチングマスク層４９と、マスク層４４を構成する上層のＳｉＯ２層とをフッ酸系のエッチング液によって除去し、次にＳｉＮ層をＲＩＥによって除去し、例えば下層ＳｉＯ２層を選択的エピタキシーのマスク層４４ａとして残す。
そして、図８Ａに示すように、マスク層４４ａの形成部以外のリッジ溝５０内に、第１導電型例えばｎ型のＡｌＩｎＰによる通電阻止層５１を形成する。その後、選択的エピタキシーを行って、次に、例えばＣＭＰによって平坦研磨することにより、図８Ｂに示すように、選択的エピタキシーのマスク４４ａを除去し、この面に例えばＴｉ／Ｐｔ／Ａｕの多層金属膜による第１電極５２をオーミックに被着形成する。そして、基板の裏面に例えばＴｉ／Ｐｔ／Ａｕの多層金属膜による第２電極５３をオーミックに被着形成することにより、リッジ型半導体発光装置３１が作製されるものである。
【００２３】
上述した本発明による半導体装置の製造方法の実施の形態例は、半導体レーザにおける場合を例として説明したが、本発明による半導体発光装置の製造方法は、この実施の形態例に限られるものではない。
【００２４】
例えば、上述の実施の形態例においては、第１導電型をｎ型、第２導電型をｐ型としたが、これらを逆導電型とすることができる。
また、図示では半導体基体に１つの半導体発光素子について示しているが、共通の基体に複数の半導体発光素子を形成して、それぞれについて分断して、同時に複数個の半導体発光装置を同時に形成するとか、マルチ発光素子構造とするなど種々の構成による半導体発光装置の製造に適用することができる。
【００２５】
また、例えば、本発明による半導体発光装置の製造方法は、発光ダイオード等による半導体発光装置や、半導体発光素子と他の回路素子とを有する集積回路装置等に適用することができる。
【００２６】
また、半導体発光装置として、活性層とクラッド層との間にガイド層が配置された、いわゆるＳＣＨ（Ｓｅｐａｒａｔｅ  Ｃｏｎｆｉｎｅｍｅｎｔ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）に適用するなど種々の変形、変更を行うことができる。
【図面の簡単な説明】
【００２７】
【図１】本発明による半導体発光装置の製造方法における、一例の製造方法における一工程図である。
【図２】本発明による半導体発光装置の製造方法における、一例の製造方法における一工程図である。
【図３】本発明による半導体発光装置の製造方法における、一例の製造方法における一工程図である。
【図４】本発明による半導体発光装置の製造方法における、一例の製造方法における一工程図である。
【図５】本発明による半導体発光装置の製造方法における、別の例の製造方法における一工程図である。
【図６】本発明による半導体発光装置の製造方法における、別の例の製造方法における一工程図である。
【図７】本発明による半導体発光装置の製造方法における、別の例の製造方法における一工程図である。
【図８】本発明による半導体発光装置の製造方法における、別の例の製造方法における一工程図である。
【図９】従来の半導体発光装置の製造方法における一工程図である。
【図１０】従来の半導体発光装置の製造方法における一工程図である。
【符号の説明】
【００２８】
１・・・半導体発光装置、２・・・第１導電型基板、３・・・バッファ層、４・・・第１導電型クラッド層、５・・・活性層、６・・・第２導電型第１クラッド層、７・・・エッチングストップ層、８・・・第２導電型第２クラッド層、９・・・中間層、１０・・・キャップ層、１１・・・積層半導体層、１２・・・マスク層、１２ａ・・・マスク層、１３・・・レジスト層、１４・・・開口、１５・・・第１の溝、１６・・・リッジ、１７・・・エッチングマスク層、１８・・・第２の溝、１９・・・通電阻止層（埋め込み層）、２０・・・第１電極、２１・・・第２電極、２２・・・リッジ溝、３１・・・半導体発光装置、３２・・・第１導電型基板、３３・・・バッファ層、３４・・・第１導電型クラッド層、３５・・・活性層、３６・・・第２導電型第１クラッド層、３７・・・第１エッチングストップ層、３８・・・第２導電型第２クラッド層、３９・・・第２エッチングストップ層、４０・・・第２導電型第３クラッド層、４１・・・中間層、４２・・・キャップ層、４３・・・積層半導体層、４４・・・マスク層、４４ａ・・・マスク層、４５・・・レジスト層、４６・・・開口、４７・・・第１の溝、４８・・・リッジ、４９エッチングマスク層、５０・・・第２の溝（リッジ溝）、５１・・・通電阻止層（埋め込み層）、５２・・・第１電極、５３・・・第２電極、５４・・・リッジ溝、１０１・・・半導体発光装置、１０２・・・第１導電型基板、１０３・・・バッファ層、１０４・・・第１導電型クラッド層、１０５・・・活性層、１０６・・・第２導電型クラッド層、１０７・・・エッチングストップ層、１０８・・・第２導電型クラッド層、１０９・・・中間層、１１０・・・キャップ層、１１１・・・積層半導体層、１１２・・・マスク層、１１３・・・開口、１１４・・・リッジ溝、１１５・・・リッジ、１１６・・・埋め込み層、１１７・・・第１電極、１１８・・・第２電極
【図１】
2005183621.tif 000003
【図２】
2005183621.tif 000004
【図３】
2005183621.tif 000005
【図４】
2005183621.tif 000006
【図５】
2005183621.tif 000007
【図６】
2005183621.tif 000008
【図７】
2005183621.tif 000009
【図８】
2005183621.tif 000010
【図９】
2005183621.tif 000011
【図１０】
2005183621.tif 000012