(57)【要約】【課題】  電子部品を内蔵した信頼性の高い積層用モジュールの製造方法を提供する。【解決手段】  電子部品を内蔵するための凹部を一方の面に有し、かつ、導電材料によりスルーホールを介した表裏の導通がとられたコア基板を作製し、このコア基板の凹部内に電子部品を配設し、電子部品が配設されたコア基板上に電気絶縁層を介しビア部で必要な導通がとられた配線層を形成することにより、表裏の導通がとられたコア基板に電子部品を内蔵し、このコア基板上に電気絶縁層を介して配設された配線層と、を備えた積層用モジュールを製造する。【選択図】  図１
2005064446.tif 000002
【特許請求の範囲】
【請求項１】
コア基板と、該コア基板に内蔵された電子部品と、導電材料により前記コア基板の表裏の導通をとるためのスルーホールと、前記コア基板上に電気絶縁層を介して配設された配線層と、を備えた積層用モジュールの製造方法において、
電子部品を内蔵するための凹部を一方の面に有し、導電材料によりスルーホールを介した表裏の導通がとられたコア基板を作製する工程と、
該コア基板の前記凹部内に電子部品を配設する工程と、
前記電子部品が配設された前記コア基板上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた配線層を形成する工程と、を有することを特徴とする積層用モジュールの製造方法。
【請求項２】
配設された電子部品がコア基板表面から突出しないように、電子部品の厚み、大きさに合わせて前記凹部を形成することを特徴とする請求項１に記載の積層用モジュールの製造方法。
【請求項３】
コア基板用のコア材の一方の面にＩＣＰ−ＲＩＥまたはサンドブラストにより孔部を穿設し、前記コア材の他方の面を研磨して前記孔部を露出させて前記スルーホールを形成することを特徴とする請求項１または請求項２に記載の積層用モジュールの製造方法。
【請求項４】
コア基板用のコア材を研磨して所定の厚みとし、その後、一方の面、あるいは、両面から、ＩＣＰ−ＲＩＥまたはサンドブラストによりスルーホールを形成することを特徴とする請求項１または請求項２に記載の積層用モジュールの製造方法。
【請求項５】
前記コア基板の厚みを５０〜３００μｍの範囲内で設定し、前記スルーホールの開口径を５〜３００μｍの範囲内で設定することを特徴とする請求項１乃至請求項４のいずれかに記載の積層用モジュールの製造方法。
【請求項６】
前記電子部品を前記凹部内に配設した後、コア基板の反対面を研磨して、コア基板の厚みを５０〜３００μｍの範囲内の所定の厚みにすることを特徴とする請求項１乃至請求項５のいずれかに記載の積層用モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板製造に使用する積層用モジュール、特にＬＳＩチップ等の電子部品を内蔵した積層用モジュールの製造方法に関する。
【背景技術】
【０００２】
従来の多層配線基板は、例えば、サブトラクティブ法等で作製した低密度配線を有する両面基板をコア基板とし、このコア基板の両面にビルドアップ法により高密度配線を形成して作製されたものである。また、最近では、ＬＳＩチップ等を多層配線基板上に直接実装するベアチップ実装法が提案されている。ベアチップ実装法では、予め多層配線基板上に形成された配線の接続パッド部に、ボンディング・ワイヤ、ハンダや金属球等からなるバンプ、異方性導電膜、導電性接着剤、光収縮性樹脂等の接続手段を用いて半導体チップが実装される。そして、作製する半導体装置にキャパシターやインダクター等のＬＣＲ回路部品が必要な場合は、半導体チップと同様に、多層配線基板に外付けで実装されている
【０００３】
しかし、多層配線基板上に形成された配線の接続パッド部は、半導体チップ等の電子部品の実装部位とは別の部位に設けられるため、多層配線基板の面方向の広がりが必要であった。したがって、多層配線基板の小型化には限界があり、実装される電子部品の数が増えることにより、小型化は更に困難となる傾向にあった。
これに対応するために、半導体チップを実装した薄い基板と、上下導通ビアを備えた穴明きの枠基板を、それぞれ複数個作製しておき、多層配線基板の作製時に、この実装基板と枠基板とを１つのモジュールとして一括で積層する方法が開示されている（特許文献１）。この方法によれば、複数のモジュールを積層しても、多層配線基板の面方向の広がりは必要がないため、多層配線基板の小型化が可能であった。
【特許文献１】特開２００２−２７１０１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述のような実装基板と枠基板とからなるモジュールでは、個々の半導体チップを基板の所定の部位に実装するための位置合わせを正確に行う必要があり、工程管理が煩雑であるとともに、実装位置のズレが生じた場合、多層配線基板の信頼性が低下するという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、電子部品を内蔵した信頼性の高い積層用モジュールの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
このような目的を達成するために、本発明は、コア基板と、該コア基板に内蔵された電子部品と、導電材料により前記コア基板の表裏の導通をとるためのスルーホールと、前記コア基板上に電気絶縁層を介して配設された配線層と、を備えた積層用モジュールの製造方法において、電子部品を内蔵するための凹部を一方の面に有し、導電材料によりスルーホールを介した表裏の導通がとられたコア基板を作製する工程と、該コア基板の前記凹部内に電子部品を配設する工程と、前記電子部品が配設された前記コア基板上に電気絶縁層を介し該電気絶縁層に形成されたビア部で必要な導通がとられた配線層を形成する工程と、を有するような構成とした。
【０００６】
本発明の他の態様として、配設された電子部品がコア基板表面から突出しないように、電子部品の厚み、大きさに合わせて前記凹部を形成するような構成とした。
本発明の他の態様として、コア基板用のコア材の一方の面にＩＣＰ−ＲＩＥまたはサンドブラストにより孔部を穿設し、前記コア材の他方の面を研磨して前記孔部を露出させて前記スルーホールを形成するような構成、あるいは、コア基板用のコア材を研磨して所定の厚みとし、その後、一方の面、あるいは、両面から、ＩＣＰ−ＲＩＥまたはサンドブラストによりスルーホールを形成するような構成とした。
【０００７】
本発明の他の態様として、前記コア基板の厚みを５０〜３００μｍの範囲内で設定し、前記スルーホールの開口径を５〜３００μｍの範囲内で設定するような構成とした。
本発明の他の態様として、前記電子部品を前記凹部内に配設した後、コア基板の反対面を研磨して、コア基板の厚みを５０〜３００μｍの範囲内の所定の厚みにするような構成とした。
【発明の効果】
【０００８】
本発明によれば、導電材料によりスルーホールを介した表裏の導通がとられたコア基板の凹部内に電子部品を配設するだけで複数の電子部品の位置合わせが完了し、個々の電子部品の精密な位置合わせが不要であり、このように複数の電子部品が所望の位置に配設されているコア基板上に電気絶縁層を介しビア部で必要な導通がとられた配線層を形成するので、配線の端子部上にバンプを介して個々の電子部品を搭載する従来の方法に比べて、電子部品の位置合わせが極めて容易であるとともに、配線層と各電子部品との接続信頼性が格段に向上する。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の一実施形態を説明するための工程図である。本発明では、まず、コア基板１２を準備する（図１（Ａ））。コア基板１２は、コア材１２′に凹部１３とスルーホール１４が形成されたものであり、各スルーホール１４には導電材料１５が充填され、この導電材料１５によりスルーホール１４を介した表面１２ａと裏面１２ｂの導通がなされている。このようなコア基板１２の厚みは、５０〜３００μｍの範囲内で設定することが好ましい。
【００１０】
コア基板１２に用いるコア材１２′は、ＸＹ方向（コア基板１２の表面１２ａ（あるいは裏面１２ｂ）に平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内であることが望ましい。このようなコア材１２′は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を用いることができる。尚、本発明では、熱膨張係数はＴＭＡ（サーマルメカニカルアナリシス）により測定するものである。
凹部１３は、配設する電子部品の厚み、大きさに合わせて形成することができる。例えば、配設された電子部品の表面とコア基板１２の表面１２ａが同一面をなすような深さで凹部１３を形成する。凹部１３の形成方法には特に制限はないが、例えば、コア材１２′の一方の面に、形成する凹部１３に対応する開口部を有するマスクパターンを形成し、このマスクパターンをマスクとして、プラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ（Inductive Coupled Plasma - Reactive Ion Etching）またはサンドブラストによりコア材１２′を所定の深さまで掘り下げることにより、凹部１３を形成することができる。
【００１１】
スルーホール１４は内径が略同一であるストレート形状、一端の開口径が他端の開口径よりも大きいテーパー形状、中央部の内径が両端の開口径と異なる形状等、いずれであってもよい。図示例では、コア基板１２の表面１２ａ側のスルーホール１４の開口径が、反対側（コア基板１２の裏面１２ｂ側）の開口径よりも大きいテーパー形状となっている。このようなスルーホール１４の開口径は、５〜３００μｍの範囲内で設定することが好ましい。
【００１２】
スルーホール１４に充填された導電材料１５としては、例えば、銅粒子、銀粒子等の導電性粒子を含有した公知の導電性ペーストを用いることができる。この場合、スルーホール１４の内壁面、コア材１２′の表面に、必要に応じて二酸化珪素、窒化珪素等の電気絶縁膜を形成してもよい。また、例えば、スルーホール１４の内壁に絶縁層と導電薄膜を積層して形成することにより表面１２ａと裏面１２ｂの導通をとってもよい。この場合、絶縁層は二酸化珪素、窒化珪素等の電気絶縁膜とすることができ、導電薄膜は銅、クロム、チタン、窒化チタン、ニッケル等の下地導電薄膜と、下地導電薄膜上に積層された銅、銀、金、ニッケル等の導電材料からなる薄膜とすることができる。尚、このような構成で表面１２ａと裏面１２ｂの導通をとった場合、スルーホール１４内には、導電性ペースト、絶縁性ペースト等の任意の充填材料を充填することができる。
【００１３】
次に、コア基板１２の凹部１３に電子部品１６を配設する（図１（Ｂ））。電子部品１６は、ダイボンディングペースト等の接着剤を用いて凹部１３内に固着してもよい。電子部品１６としては、ＬＳＩチップ、ＩＣチップ、ＬＣＲ電子部品、センサ部品のいずれか１種または２種以上とすることができ、また、複数個の電子部品１６を内蔵してもよく、特に制限はない。
次いで、電子部品１６を内蔵したコア基板１２の表面１２ａ上に、ビア部１８を有する電気絶縁層１７を介して配線層１９を形成して、積層用モジュール１１を作製する（図１（Ｃ））。
【００１４】
ビア部１８を有する電気絶縁層１７と配線層１９の形成は、例えば、以下のように行うことができる。まず、電子部品１６を内蔵したコア基板１２の表面１２ａを覆うように感光性の電気絶縁層１７を形成する。この電気絶縁層１７を所定のマスクを介して露光し、現像することにより、コア基板１２のスルーホール１４に充填された導電材料１５と、電子部品１６の端子部１６ａが露出するように小径の穴部を電気絶縁層１７の所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層１７上に真空成膜法により導電層を形成し、この導電層上にレジスト層を形成し、所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部１８と配線層１９を形成し、レジストパターンと導電層を除去する。
また、ビア部１８を有する電気絶縁層１７と配線層１９の形成は、以下のように行うこともできる。すなわち、電子部品１６を内蔵したコア基板１２の表面１２ａを覆うように電気絶縁層１７を形成する。次に、炭酸ガスレーザー、ＵＶ−ＹＡＧレーザー等を用いて小径の穴部を電気絶縁層１７の所定位置に形成する。この穴部は、コア基板１２のスルーホール１４に充填された導電材料１５と、電子部品１６の端子部１６ａが露出するように形成する。そして、洗浄後、穴部内および電気絶縁層１７に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部１８と配線層１９を形成し、レジストパターンと導電層を除去する。
ビア部１８と配線層１９を形成する導電材料としては、銅、銀、金、アルミニウム等を使用することができる。
【００１５】
ここで、コア基板１２におけるスルーホール１４の形成方法について説明する。
スルーホール１４の形成方法としては、例えば、以下の方法が挙げられる。ます、コア基板用のコア材１２′の一方の面にマスクパターンを形成し、このマスクパターンを形成した面から、プラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ（Inductive Coupled Plasma - Reactive Ion Etching）またはサンドブラストによりコア材１２′に微細孔を穿設する。次に、コア材１２′からマスクパターンを除去し、コア材１２′の他方の面を研磨して、上記の微細孔を露出させることによりスルーホール１４を形成することができる。
【００１６】
また、スルーホールの他の形成方法として、以下の方法が挙げられる。まず、コア基板用のコア材１２′の両面を研磨して所定の厚みとし、その後、コア材１２′の一方の面にマスクパターンを形成する。次に、このマスクパターンをマスクとして、ＩＣＰ−ＲＩＥまたはサンドブラストによりコア材１２′に微細な貫通孔を形成してスルーホール１４を形成する。尚、コア材１２′の両面を研磨して所定の厚みとした後、コア材１２′の両面にマスクパターンを形成し、コア材１２′の両面から微細孔を穿設してスルーホール１４を形成してもよい。
【００１７】
上述の本発明の積層用モジュールの製造方法は例示であり、これに限定されるものではなく、例えば、電子部品１６を凹部１３内に配設した後、コア基板１２の反対面を研磨することにより、コア基板の厚みの最終的な調整を行ってもよい。また、内蔵する電子部品の数には制限はなく、内蔵される電子部品は同一種、あるいは、異種のものであってもよい。
【実施例】
【００１８】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍのシリコンウエハを準備し、このコア材の一方の面に感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートし、スルーホール形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。上記のシリコンウエハのＸＹ方向（シリコンウエハの表面に平行な平面）の熱膨張係数は、２．５ｐｐｍであった。また、マスクパターンは、直径が１００μｍである円形開口が３００μｍピッチで２００００個形成されたものであった。次に、このマスクパターンをマスクとしてＩＣＰ−ＲＩＥによりドライエッチングを行い、コア材に２００００個の微細孔を穿設し、その後、アセトンを用いてマスクパターンをコア材から除去した。形成した微細孔は、開口径が１５０μｍ、深さが３００μｍの円筒形状の内壁面を有するものであった。
【００１９】
次に、コア材の微細孔を形成した面側に、再度、感光性ドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートし、凹部形成用のフォトマスクを介して露光、現像することによりマスクパターンを形成した。このマスクパターンは、微細孔非形成部位に１０ｍｍ×１０ｍｍの長方形開口が１２ｍｍピッチで４９個形成されたものであった。次に、このマスクパターンをマスクとしてサンドブラストによりコア材に凹部を形成し、その後、アセトンを用いてマスクパターンをコア材から除去した。このように形成した凹部は、開口寸法が１０ｍｍ×１０ｍｍ、深さが５０μｍの長方体形状であった。
【００２０】
次いで、上記の微細孔および凹部を形成していないコア材の面を研削装置により研磨してコア材の厚みを３００μｍとすることにより、この研磨面に微細孔を露出させてスルーホールを形成した。
次いで、コア材に熱酸化処理（１０５０℃、２０分間）を施して、コア材の表面（スルーホール内壁面、凹部内壁面を含む）に二酸化珪素からなる絶縁膜を形成した。次いで、銅粒子を含有する導電性ペーストを、コア材の凹部を形成していない面側からスクリーン印刷によりスルーホール内に充填し、硬化処理（１７０℃、２０分間）を施した。その後、コア材面から硬化突出した導電性ペーストを研磨して、スルーホール内に充填された導電性ペーストの表面とコア材の表面とが同一面となるようにしてコア基板を得た。
【００２１】
次に、コア基板の複数の凹部にＬＳＩチップ（１０ｍｍ×１０ｍｍ、厚み５０μｍ）を、端子部が上面となるように、接着剤（エイブルスティック（株）製エイブルボンド３２３０）を用いて配設した。このＬＳＩチップの配設では、従来の配線端子上へのＬＳＩチップ搭載に要求されるような精密な位置合わせ管理は不要であった。
次に、上記のようにＬＳＩチップを配設したコア基板上にベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンコーターにより塗布、乾燥して厚み１０μｍの電気絶縁層を形成した。
【００２２】
次に、炭酸ガスレーザーを用いて、スルーホールに充填した導電性ペーストとＬＳＩチップの端子部が露出するように小径の穴部（内径２５μｍ）を電気絶縁層の所定位置に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりクロムと銅からなる導電層を形成し、この導電層上に液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布した。次いで、配線層形成用のフォトマスクを介し露光、現像して配線形成用のレジストパターンを形成した。このレジストパターンをマスクとして電解銅めっき（厚み４μｍ）を行い、その後、レジストパターンと導電層を除去した。これにより、スルーホールに充填した導電性ペーストやＬＳＩチップの端子部の所定部位とビア部によって接続された配線層を、電気絶縁層を介してコア基板上に形成し、積層用モジュール（実施例１）を得た。
このように作製した積層用モジュールでは、コア基板に内蔵された４９個のＬＳＩチップの全てが、配線層と良好な接続状態であることが確認された。
【産業上の利用可能性】
【００２３】
小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の積層用モジュールの製造方法の一実施形態を示す工程図である。
【符号の説明】
【００２５】
１１…積層用モジュール
１２……コア基板
１２′…コア材
１３…凹部
１４…スルーホール
１５…導電材料
１６…電子部品内蔵層
１７…絶縁樹脂層
１８…ビア部
１９…配線層
【図１】
2005064446.tif 000003