(57)【要約】  【課題】  本発明は、水平方向に隣接された画素の光電変換部分を結合したときに出力される画像信号の振幅を小さくすることができる固体撮像装置を提供することを目的とする。  【解決手段】  水平方向に隣接する画素Ｇ１１，Ｇ２１を１つの群単位とし、画素Ｇ２１のＭＯＳトランジスタＴ７をＯＦＦとするとともにＭＯＳトランジスタＴ９をＯＮとすることで、画素Ｇ１１，Ｇ２１のフォトダイオードＰＤを結合することができる。このとき、画素Ｇ２１が無効画素として動作するが、画素Ｇ２１のＭＯＳトランジスタＴ６，Ｔ８に与える信号φＶRSの電圧値を直流電圧ＶRSより低くすることで、有効画素と無効画素の出力によって成る画像信号の振幅を小さくすることができる。【選択図】      図３
2005333522.tif 000002
【特許請求の範囲】
【請求項１】
入射光に応じた電気信号を出力する光電変換部と該光電変換部からの出力に応じた電気信号を出力するための信号出力部とより構成される複数の画素を備える固体撮像装置において、
隣接した複数の画素を１つの群単位とし、前記群単位毎に群内の少なくとも１組の画素についてそれぞれの前記光電変換部を結合状態と非結合状態とで切り換えるための切換部と、
該切換部により前記光電変換部が結合状態とされる複数画素のうちの１画素を有効画素として選択し、選択した有効画素の前記信号出力部から電気信号を出力させるための選択部と、
水平方向に隣接する少なくとも１組の画素の前記光電変換部を前記群単位毎に結合させるとき、前記有効画素に供給する電圧と、前記有効画素の前記光電変換部に結合する前記光電変換部を備える無効画素に供給する電圧との少なくとも一方を調整することにより、前記有効画素からの出力と前記無効画素からの出力との差を、前記有効画素及び前記無効画素の少なくとも一方に供給する電圧を調整しない場合の両者の出力差よりも小さくする画素供給電圧調整部と、
を有することを特徴とする固体撮像装置。
【請求項２】
前記有効画素及び前記無効画素それぞれをリセットする際に与える直流電圧を異なる電圧値とすることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記有効画素及び前記無効画素それぞれの前記信号出力部に与える参照電圧を異なる電圧値とすることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
入射光に応じた電気信号を出力する光電変換部と該光電変換部からの出力に応じた電気信号を出力するための信号出力部とより構成される複数の画素と、水平方向に並んだ複数の画素に応じて設けられ当該複数の画素それぞれの前記信号出力部から出力される前記電気信号を増幅して１本の出力信号線に出力する複数の出力回路と、を備える固体撮像装置において、
隣接した複数の画素を１つの群単位とし、前記群単位毎に群内の少なくとも１組の画素についてそれぞれの前記光電変換部を結合状態と非結合状態とで切り換えるための切換部と、
該切換部により前記光電変換部が結合状態とされる複数画素のうちの１画素を有効画素として選択し、選択した有効画素の前記信号出力部から電気信号を出力させるための選択部と、
水平方向に隣接する少なくとも１組の画素の前記光電変換部を前記群単位毎に結合させるとき、前記有効画素と接続される第１出力回路に供給する電圧と、前記有効画素の前記光電変換部に結合する前記光電変換部を備える無効画素に接続される第２出力回路に供給する電圧との少なくとも一方を調整することにより、前記第１出力回路からの出力と前記第２出力回路からの出力との差を、前記第１出力回路及び前記第２出力回路の少なくとも一方の供給する電圧を調整しない場合の両者の出力の差よりも小さくする出力回路供給電圧調整部と、
を有することを特徴とする固体撮像装置。
【請求項５】
前記出力回路それぞれが、前記画素から出力される前記電気信号をサンプルホールドするサンプルホールド部を備えるとともに、
前記有効画素及び前記無効画素それぞれに接続された前記出力回路において、前記サンプルホールド部に供給される参照電圧を異なる電圧値とすることを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
前記無効画素それぞれに接続された前記出力回路に対して、所定の電圧値となる直流電圧を強制的に入力することを特徴とする請求項４に記載の固体撮像装置。
【請求項７】
前記各画素の前記光電変換部において、入射光量に対して線形的に変化する前記電気信号を出力することを特徴とする請求項１〜請求項６のいずれかに記載の固体撮像装置。
【請求項８】
前記各画素の前記光電変換部において、入射光量に対して自然対数的に変化する前記電気信号を出力することを特徴とする請求項１〜請求項６のいずれかに記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を備える固体撮像装置に関するもので、特に、被写体及び撮像動作に応じて感度や解像度を変化させることのできる固体撮像装置に関する。
【背景技術】
【０００２】
従来、入射光量に対して線形変換する線形変換動作を行う固体撮像素子においては、そのダイナミックレンジが２桁と狭いため、広い輝度範囲の輝度分布を構成する被写体を撮像したときは、ダイナミックレンジ以外の範囲の輝度情報は出力されない。又、従来の固体撮像素子として、入射光量に対して対数変換する対数変換動作を行うものがある（特許文献１参照）。この固体撮像素子においては、そのダイナミックレンジが５〜６桁と広いため、少々広い輝度範囲の輝度分布を構成する被写体を撮像しても、輝度分布内の全輝度情報を電気信号に変換して出力することができる。しかしながら、被写体の輝度分布に対してその撮像可能領域が広くなるので、撮像可能領域内の低輝度領域又は高輝度領域において、輝度データの無い領域ができてしまう。これらに対して、本出願人は、上述の線形変換動作と対数変換動作とを切り換えることが可能なものを提案している（特許文献２参照）。
【０００３】
これらの固体撮像素子を備えた固体撮像装置において高いフレームレートを実現する場合、固体撮像素子の備える画素数が多いと、この固体撮像素子を動作させるためのパルス信号の周波数を高くする必要がある。このように高周波数のパルス信号によって駆動させた場合、その消費電力が高くなる。又、１周期の動作時間が短くなることから露光時間も短くなり、各画素において十分な露光量が得られず、固体撮像素子より得られる信号レベルが低くなる。そのため、このような固体撮像装置によって撮像された画像がコントラストの低い画像となってしまう。よって、従来は、動作させる画素と動作させない画素とをライン毎に設定し、間引き走査を行うことにより、駆動用のパルス信号の周波数を低くしている。
【０００４】
又、従来技術として、垂直方向に隣接した画素毎に、その内部に構成されるフォトダイオード及びキャパシタより成る光電変換部分を結合することによって、高感度撮像を行うことができる固体撮像装置が提案されている（特許文献３参照）。この固体撮像装置は、２行毎に１つの出力段となるＭＯＳトランジスタを設けて、当該出力段となるＭＯＳトランジスタとフォトダイオード及びキャパシタの接続ノードとの電気的な接離を行うスイッチが、各画素毎に設けられる。
【特許文献１】特開平１１−３１３２５７号公報
【特許文献２】特開２００２−７７７３３号公報
【特許文献３】特開平９−４６５９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような間引き走査によると、動作させない画素が存在するため、使用する光電変換素子が少なくなることから、この固体撮像装置に使用される固体撮像素子が開口率の低い固体撮像素子と同等となり、その感度が低くなってしまう。又、特許文献３における固体撮像装置によると、画素結合が垂直方向に対してのみ行われるものであるため、垂直方向及び水平方向の解像度に対して柔軟な感度切換を行うことができない。又、出力段となるＭＯＳトランジスタが２行ごとに１つとされるため、全画素より電気信号を読み出す場合においては、この出力段が垂直に隣接する２画素によって共通のものとなるため、制御動作が煩雑なものとなる。
【０００６】
一方、特許文献３のような垂直方向に結合させた場合と比較して、水平方向に隣接した画素の光電変換部分を結合する場合、画像信号を出力する有効画素と画像信号を出力しない無効画素とがそれぞれ、１画素おきに配置されることとなる。又、固体撮像素子が１フレーム分の画像信号を出力するとき、図２１（ａ）のような１周期分の垂直同期信号に対して、図２１（ｂ）のような複数周期分の水平同期信号が出力される。この図２１（ｂ）のような水平同期信号１周期分の期間に応じて、図２１（ｃ）のように、水平方向に隣接した１行分の画素から画像信号が出力される。
【０００７】
そのため、水平方向に隣接した画素全てが有効画素として働くとき、各画素から出力される画像信号の信号レベルの変化が図２２（ａ）のようになり、又、水平方向に隣接した２画素を結合して１画素おきに無効画素が配置された状態となるとき、各画素から出力される画像信号の信号レベルの変化が図２２（ｂ）のようになる。この図２２からも確認できるように、水平方向に隣接した２画素を結合した場合、無効画素から出力される画像信号の信号レベルがリセット時の値となるため、全画素を有効画素とした図２２（ａ）に比べて、隣接した画素同士における画像信号の変化率が大きくなる。
【０００８】
その結果、水平方向に隣接した画素の光電変換部分を結合したときに固体撮像素子から出力される画像信号は、その振幅が大きい高周波信号なる。よって、この固体撮像素子からの画像信号が入力されるサンプルホールド回路やアンプ回路などでは、この振幅の大きい高周波信号においても十分に応答良く動作する必要があり、高い周波数特性が必要となる。
【０００９】
このような問題を鑑みて、本発明は、水平方向に隣接された画素の光電変換部分を結合したときに出力される画像信号の振幅を小さくすることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の固体撮像装置は、入射光に応じた電気信号を出力する光電変換部と該光電変換部からの出力に応じた電気信号を出力するための信号出力部とより構成される複数の画素を備える固体撮像装置において、隣接した複数の画素を１つの群単位とし、前記群単位毎に群内の少なくとも１組の画素についてそれぞれの前記光電変換部を結合状態と非結合状態とで切り換えるための切換部と、該切換部により前記光電変換部が結合状態とされる複数画素のうちの１画素を有効画素として選択し、選択した有効画素の前記信号出力部から電気信号を出力させるための選択部と、水平方向に隣接する少なくとも１組の画素の前記光電変換部を前記群単位毎に結合させるとき、前記有効画素に供給する電圧と、前記有効画素の前記光電変換部に結合する前記光電変換部を備える無効画素に供給する電圧との少なくとも一方を調整することにより、前記有効画素からの出力と前記無効画素からの出力との差を、前記有効画素及び前記無効画素の少なくとも一方に供給する電圧を調整しない場合の両者の出力差よりも小さくする画素供給電圧調整部と、を有することを特徴とする。
【００１１】
このような固体撮像装置において、前記有効画素及び前記無効画素それぞれをリセットする際に与える直流電圧を異なる電圧値とするものとしても構わない。このとき、前記光電変換部に供給する直流電圧が異なるものとしても構わないし、前記信号出力部に供給する直流電圧が異なるものとしても構わない。
【００１２】
又、前記有効画素及び前記無効画素それぞれの前記信号出力部に与える参照電圧を異なる電圧値とするものとしても構わない。このとき、前記信号出力部が前記光電変換部からの電気信号を積分する積分回路によって構成されるものとし、前記参照電圧が前記積分回路に供給されるものとしても構わない。又、前記信号出力部が前記光電変換部からの電気信号をサンプルホールドするサンプルホールド回路によって構成されるものとし、前記参照電圧が前記サンプルホールド回路に供給されるものとしても構わない。
【００１３】
又、本発明の固体撮像装置は、入射光に応じた電気信号を出力する光電変換部と該光電変換部からの出力に応じた電気信号を出力するための信号出力部とより構成される複数の画素と、水平方向に並んだ複数の画素に応じて設けられ当該複数の画素それぞれの前記信号出力部から出力される前記電気信号を増幅して１本の出力信号線に出力する複数の出力回路と、を備える固体撮像装置において、隣接した複数の画素を１つの群単位とし、前記群単位毎に群内の少なくとも１組の画素についてそれぞれの前記光電変換部を結合状態と非結合状態とで切り換えるための切換部と、該切換部により前記光電変換部が結合状態とされる複数画素のうちの１画素を有効画素として選択し、選択した有効画素の前記信号出力部から電気信号を出力させるための選択部と、水平方向に隣接する少なくとも１組の画素の前記光電変換部を前記群単位毎に結合させるとき、前記有効画素と接続される第１出力回路に供給する電圧と、前記有効画素の前記光電変換部に結合する前記光電変換部を備える無効画素に接続される第２出力回路に供給する電圧との少なくとも一方を調整することにより、前記第１出力回路からの出力と前記第２出力回路からの出力との差を、前記第１出力回路及び前記第２出力回路の少なくとも一方の供給する電圧を調整しない場合の両者の出力の差よりも小さくする出力回路供給電圧調整部と、を有することを特徴とする。
【００１４】
このような固体撮像装置において、前記出力回路それぞれが、前記画素から出力される前記電気信号をサンプルホールドするサンプルホールド部を備えるとともに、前記有効画素及び前記無効画素それぞれに接続された前記出力回路において、前記サンプルホールド部に供給される参照電圧を異なる電圧値とするものとしても構わない。又、前記無効画素それぞれに接続された前記出力回路に対して、所定の電圧値となる直流電圧を強制的に入力するものとしても構わない。
【００１５】
これらの固体撮像装置において、前記各画素の前記光電変換部において、入射光量に対して線形的に変化する前記電気信号を出力するものとしても構わないし、前記各画素の前記光電変換部において、入射光量に対して自然対数的に変化する前記電気信号を出力するものとしても構わない。
【００１６】
更に、垂直方向に隣接した複数の画素と水平方向に隣接した複数の画素とを１つの群単位とし、前記群単位毎に前記光電変換部を、（ａ）全ての画素について結合する、（ｂ）垂直方向に並ぶ全ての画素について結合する、及び、（ｃ）水平方向に並ぶ全ての画素について結合する、のいずれかに切り換え可能であり、前記光電変換部が結合された画素のうちの１画素の前記信号出力部より前記電気信号を出力するものとしても構わない。
【発明の効果】
【００１７】
本発明によると、有効画素及び無効画素それぞれに対して異なる電圧値となる直流電圧を供給するため、水平方向に隣接する有効画素及び無効画素それぞれから出力される電気信号の信号レベルの差を小さくすることができる。よって、各画素より出力される電気信号による画像信号の振幅を小さくすることができるため、固体撮像装置が多画素化して画像信号が高周波信号となる場合においても、後段の回路において応答可能とすることができる。
【００１８】
又、有効画素及び無効画素それぞれに接続される出力回路に対して異なる電圧値となる直流電圧を供給するため、水平方向に隣接する有効画素及び無効画素それぞれから出力される電気信号の信号レベルの差を小さくすることができる。よって、同様に、各画素より出力される電気信号による画像信号の振幅を小さくすることができ、高周波信号となる画像信号に対しても、後段の回路において応答可能とすることができる。更に、出力回路に与える直流電圧の電圧値を異なるものとするため、有効画素及び無効画素の画素構成を同一とすることができ、又、有効画素及び無効画素を同様に動作させることができる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施形態について、図面を参照して以下に説明する。図１は、以下の各実施形態で共通となる固体撮像装置の構成を示すブロック図である。
【００２０】
図１の固体撮像装置は、複数の画素がマトリクス状に配置された固体撮像素子１と、固体撮像素子１を垂直方向に走査するための信号を出力する垂直走査回路２と、固体撮像素子１を水平方向に走査するための信号を出力する水平走査回路３と、後述する固体撮像素子１における各画素内の光電変換部の結合制御を行う結合制御回路４と、各画素の光電変換部と信号出力部との接続を制御する画素出力制御回路５と、垂直走査回路２及び水平走査回路３及び結合制御回路４及び画素出力制御回路５それぞれの動作タイミングを設定するためのタイミング信号を与えるタイミングジェネレータ６と、を備える。又、図１には図示していないが、固体撮像素子１からの電気信号を増幅して装置外部に出力する出力アンプも備える。
【００２１】
このような構成の固体撮像装置によると、固体撮像素子１に対して垂直走査回路２及び水平走査回路３にタイミングジェネレータ６からのタイミング信号に同期した信号を与えることで、固体撮像素子１の各画素の光電変換部への入射光量に応じた電気信号が順に出力アンプに出力される。そして、出力アンプにおいて、各画素の出力となる電気信号が増幅されて画像信号として装置外部に出力される。
【００２２】
結合制御回路４からは、固体撮像素子１に対して、水平方向に隣接したａ個（ａは２以上の整数）の画素の光電変換部の結合を制御する信号φＳｈと、垂直方向に隣接したｂ個（ｂは１以上の整数）の画素の光電変換部の結合を制御する信号φＳｖとが、与えられる。この信号φＳｈ，φＳｖの組合せによって、結合される画素が特定され、これにより結合される画素数も決定される。即ち、信号φＳｈ，φＳｖを発生する結合制御回路４と後述するスイッチＳａとで、各群内の少なくとも一組の画素についてそれぞれの光電変換部を結合状態と非結合状態とで切り換えるための切換手段を構成している。
【００２３】
又、結合制御回路４からは結合される画素を示す信号が画素出力制御回路５に与えられる。この結合制御回路４からの信号が与えられる画素出力制御回路５は、信号φＳｈ，φＳｖの組合せによって結合されるａ×ｂ個の画素群を１つの群単位とし、各群単位毎に同一位置に配置される各画素のフォトダイオードと他の素子との電気的な接続を接離するためのａ×ｂ種類の信号φＳ１１〜Ｓａｂを固体撮像素子１に出力する。
【００２４】
固体撮像素子１内の各画素がＰチャネルのＭＯＳトランジスタで構成される場合、ローとなる信号φＳｈが結合制御回路４から固体撮像素子１に与えられると、固体撮像素子１における水平方向に隣接したａ個の画素の光電変換部が結合され、又、ローとなる信号φＳｖが結合制御回路４から固体撮像素子１に与えられるとき、固体撮像素子１における垂直方向に隣接したｂ個の画素の光電変換部が結合される。又、ローとなる信号φＳｘｙ（１≦ｘ≦ａ、１≦ｙ≦ｂ）が画素出力制御回路５から固体撮像素子１に与えられるとき、各群単位毎にｘ行ｙ列の位置に配置される画素の光電変換部と信号出力部とが電気的に接続され、当該画素の光電変換部で生成された電気信号が信号出力部より出力可能な状態とされる。
【００２５】
このように構成される固体撮像装置における固体撮像素子１の構成とその動作について、以下の各実施形態において説明する。尚、図１に示す固体撮像装置の構成は、以下に示す各実施形態において共通の構成となる。
【００２６】
＜第１の実施形態＞
本発明の第１の実施形態について、図面を参照して説明する。図２は、本実施形態における固体撮像素子の内部構成を示すブロック図である。尚、本実施形態では、１行２列の画素群を１つの群単位とする。本実施形態では、垂直方向に光電変換部が結合することがないため、結合制御回路４からは信号φＳｈのみが出力される。
【００２７】
図２の固体撮像素子１は、画素Ｇ１１，Ｇ２１の２画素と画素Ｇ１１，Ｇ２１内の光電変換部の電気的な接離を行うスイッチＳａとで構成される群単位Ｕ１１〜Ｕｍｎがｎ行ｍ列のマトリクス状に配置される。そして、信号線１１ａ−１〜１１ａ−ｍ，１１ｂ−１〜１１ｂ−ｍが、列毎に設置される。信号線１１ａ−１，１１ａ−２，…，１１ａ−ｍそれぞれに群単位Ｕ１１〜Ｕ１ｎ，Ｕ２１〜Ｕ２ｎ，…，Ｕｍ１〜Ｕｍｎそれぞれの画素Ｇ１１が接続されるとともに、信号線１１ｂ−１，１１ｂ−２，…，１１ｂ−ｍそれぞれに群単位Ｕ１１〜Ｕ１ｎ，Ｕ２１〜Ｕ２ｎ，…，Ｕｍ１〜Ｕｍｎそれぞれの画素Ｇ２１が接続される。
【００２８】
又、信号線１１ａ−１〜１１ａ−ｍ，１１ｂ−１〜１１ｂ−ｍのそれぞれには、ＭＯＳトランジスタＱ１ａ−１〜Ｑ１ａ−ｍ，Ｑ１ｂ−１〜Ｑ１ｂ−ｍそれぞれのソースと、スイッチＳＨａ−１〜ＳＨａ−ｍ，ＳＨｂ−１〜ＳＨｂ−ｍそれぞれの一端とが接続される。そして、スイッチＳＨａ−１〜ＳＨａ−ｍ，ＳＨｂ−１〜ＳＨｂ−ｍそれぞれの他端には、一端に直流電圧ＶPSが印加されたキャパシタＣａ−１〜Ｃａ−ｍ，Ｃｂ−１〜Ｃｂ−ｍそれぞれの他端と、ＭＯＳトランジスタＱ２ａ−１〜Ｑ２ａ−ｍ，Ｑ２ｂ−１〜Ｑ２ｂ−ｍそれぞれのゲートとが接続される。
【００２９】
更に、ＭＯＳトランジスタＱ２ａ−１〜Ｑ２ａ−ｍ，Ｑ２ｂ−１〜Ｑ２ｂ−ｍそれぞれのソースに、ＭＯＳトランジスタＱ３ａ−１〜Ｑ３ａ−ｍ，Ｑ３ｂ−１〜Ｑ３ｂ−ｍそれぞれのドレインが接続され、このＭＯＳトランジスタＱ３ａ−１〜Ｑ３ａ−ｍ，Ｑ３ｂ−１〜Ｑ３ｂ−ｍそれぞれのソースに、最終的な出力信号線１２を介して、ＭＯＳトランジスタＱ４のドレインが接続される。このとき、ＭＯＳトランジスタＱ１ａ−１〜Ｑ１ａ−ｍ，Ｑ１ｂ−１〜Ｑ１ｂ−ｍ，Ｑ４それぞれのソースに直流電圧ＶPSが印加されるとともに、ＭＯＳトランジスタＱ２ａ−１〜Ｑ２ａ−ｍ，Ｑ２ｂ−１〜Ｑ２ｂ−ｍそれぞれのドレインに直流電圧ＶPDが印加される。
【００３０】
又、ＭＯＳトランジスタＱ１ａ−１〜Ｑ１ａ−ｍ，Ｑ１ｂ−１〜Ｑ１ｂ−ｍ，Ｑ４それぞれのゲートに直流電圧ＶＧが印加される。又、ＭＯＳトランジスタＱ３ａ−１〜Ｑ３ａ−ｍ，Ｑ３ｂ−１〜Ｑ３ｂ−ｍのゲートが、水平走査回路２と接続される。尚、ＭＯＳトランジスタＱ１ａ−１〜Ｑ１ａ−ｍ，Ｑ１ｂ−１〜Ｑ１ｂ−ｍ，Ｑ２ａ−１〜Ｑ２ａ−ｍ，Ｑ２ｂ−１〜Ｑ２ｂ−ｍ，Ｑ３ａ−１〜Ｑ３ａ−ｍ，Ｑ３ｂ−１〜Ｑ３ｂ−ｍ，Ｑ４はそれぞれ、ＰチャネルのＭＯＳトランジスタである。
【００３１】
このように固体撮像素子１が構成されることで、ゲート及びソースに直流電圧が印加されるＭＯＳトランジスタＱ１ａ−１〜Ｑ１ａ−ｍ，Ｑ１ｂ−１〜Ｑ１ｂ−ｍは抵抗又は定電流源と等価であり、群単位Ｕ１１〜Ｕｍｎの画素Ｇ１１，Ｇ２１内の後述するＭＯＳトランジスタＴ３とソースフォロワ型の増幅回路を構成する。よって、スイッチＳＨａ−１〜ＳＨａ−ｍ，ＳＨｂ−１〜ＳＨｂ−ｍをＯＮとすることで、ＭＯＳトランジスタＱ１ａ−１〜Ｑ１ａ−ｍ，Ｑ１ｂ−１〜Ｑ１ｂ−ｍのドレインに現れる出力電圧が、１行分の各画素の増幅された画像信号として、キャパシタＣａ−１〜Ｃａ−ｍ，Ｃｂ−１〜Ｃｂ−ｍにサンプルホールドされる。
【００３２】
又、水平走査回路２によってＭＯＳトランジスタＱ３ａ−１，Ｑ３ｂ−１，Ｑ３ａ−２，Ｑ３ｂ−２，…，Ｑ３ａ−ｍ，Ｑ３ｂ−ｍのゲートに順に信号を与えてＯＮとすることで、各ＭＯＳトランジスタのドレインを順にＭＯＳトランジスタＱ４のソースに接続する。このとき、ゲート及びソースに直流電圧が印加されるＭＯＳトランジスタＱ４は抵抗又は定電流源と等価であり、ＭＯＳトランジスタＱ２ａ−１〜Ｑ２ａ−ｍ，Ｑ２ｂ−１〜Ｑ２ｂ−ｍそれぞれとソースフォロワ型の増幅回路を構成する。よって、キャパシタＣａ−１〜Ｃａ−ｍ，Ｃｂ−１〜Ｃｂ−ｍにサンプルホールドされた出力電圧が増幅されて出力信号線１２より順に画像信号として外部に出力される。
【００３３】
このような構成の固体撮像素子１における各群単位Ｕｋｌ内に備えられた画素Ｇ１１，Ｇ２１の構成を図３に示す。尚、画素Ｇ１１，Ｇ２１は互いにほぼ等価な回路構成となる。この図３の画素Ｇ１１，Ｇ２１それぞれにおいて、ｐｎフォトダイオードＰＤが感光素子として働く。このフォトダイオードＰＤのアノードが、ＭＯＳトランジスタＴ７のドレインと接続され、ＭＯＳトランジスタＴ７のソースが、ＭＯＳトランジスタＴ１のゲート及びドレイン、ＭＯＳトランジスタＴ２のゲートに接続されている。ＭＯＳトランジスタＴ２のソースに、一端に直流電圧ＶPSが印加されたキャパシタＣ１の他端が接続される。キャパシタＣ１とＭＯＳトランジスタＴ２のソースとの接続ノードに、ＭＯＳトランジスタＴ５のドレイン及びＭＯＳトランジスタＴ８のドレインが接続される。
【００３４】
又、ＭＯＳトランジスタＴ５のソースには、一端に信号φＶＤが与えられたキャパシタＣ２の他端と、ＭＯＳトランジスタＴ４のゲート及びＭＯＳトランジスタＴ６のドレインとが接続される。このＭＯＳトランジスタＴ４のソースにはＭＯＳトランジスタＴ３のドレインが接続され、ＭＯＳトランジスタＴ３のソースは信号線１１ａ，１１ｂ（図２の信号線１１ａ−１〜１１ａ−ｍ，１１ｂ−１〜１１ｂ−ｍに対応する）へ接続されている。更に、フォトダイオードＰＤのカソード及びＭＯＳトランジスタＴ２，Ｔ４のドレインには直流電圧ＶPDが印加される。一方、ＭＯＳトランジスタＴ１のソースには信号φＶPSが入力される。又、ＭＯＳトランジスタＴ３，Ｔ５，Ｔ８，Ｔ６のゲートに、信号φＶ，φＳＷ，φＲＳａ，φＲＳｂがそれぞれ入力される。尚、ＭＯＳトランジスタＴ１〜Ｔ８は、それぞれ、ＰチャネルのＭＯＳトランジスタである。
【００３５】
このように構成された画素において、ＭＯＳトランジスタＴ３及び出力信号線１１ａ，１１ｂを介して、ＭＯＳトランジスタＱａ，Ｑｂのドレイン（図２のＭＯＳトランジスタＱ１ａ−１〜Ｑ１ａ−ｍ，Ｑ１ｂ−１〜Ｑ１ｂ−ｍに相当する）が、ＭＯＳトランジスタＴ４のソースに接続される。よって、ＭＯＳトランジスタＴ３がＯＮのとき、ＭＯＳトランジスタＴ４はソースフォロワのＭＯＳトランジスタとして動作し、ＭＯＳトランジスタＱａ，Ｑｂの増幅回路によって増幅された電圧信号を信号線１１ａ，１１ｂに出力する。
【００３６】
これらの共通の構成を備える画素Ｇ１１，Ｇ２１において、ＭＯＳトランジスタＴ７に与える制御信号及びＭＯＳトランジスタＴ６，Ｔ８のソースに与える電圧を異なるものとする。即ち、画素Ｇ１１において、ＭＯＳトランジスタＴ７のゲートに信号φＳ１１を与えるとともに、ＭＯＳトランジスタＴ６，Ｔ８のソースに直流電圧ＶPSに近い値となる直流電圧ＶRSを印加し、又、画素Ｇ２１において、ＭＯＳトランジスタＴ７のゲートに信号φＳ２１を与えるとともに、ＭＯＳトランジスタＴ６，Ｔ８のソースに信号φＶRSを印加する。
【００３７】
この画素Ｇ１１，Ｇ２１において、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１，Ｔ７によって光電変換部が構成されるとともに、その他の素子となるＭＯＳトランジスタＴ２〜Ｔ６，Ｔ８及びキャパシタＣ１，Ｃ２によって信号出力部が構成される。画素間には、画素Ｇ１１のフォトダイオードＰＤのアノードにドレインが接続されるとともに画素Ｇ２１のフォトダイオードＰＤのアノードにソースが接続されるＭＯＳトランジスタＴ９を備える。このＭＯＳトランジスタＴ９もＰチャネルのＭＯＳトランジスタであり、そのゲートに信号φＳｈが与えられることで、前述のスイッチＳａとして動作する。
【００３８】
尚、信号線への信号読み出しを行うための画素内スイッチの制御信号φＶは垂直走査回路２によって与えられ、又、出力回路内スイッチＱ３は水平走査回路３によって制御されるが、これ以外の信号φＶRS，φＲＳｂ，φＲＳａ，φＶＤ，φＶPS，φＳＷなどの各種信号は垂直走査回路２や水平走査回路３から与えるようにしても構わないし、別途電源から供給するようにしても構わない。これは、後の実施形態についても同様である。
【００３９】
このように固体撮像素子１が構成されるとき、群単位Ｕ１１〜Ｕｍｎそれぞれを構成する画素Ｇ１１，Ｇ２１内のＭＯＳトランジスタＴ７のゲートに与える信号φＳ１１，φＳ２１の値が画素出力制御回路５によって切り換えられるとともに、群単位Ｕ１１〜Ｕｍｎそれぞれに設けられるＭＯＳトランジスタＴ９のゲートに与える信号φＳｈの値が結合制御回路４によって切り換えられることによって、読み出される水平方向の有効画素数が切り換えられる。即ち、ＭＯＳトランジスタＴ７，Ｔ９及びこれらの制御信号φＳ１１，φＳ２１，φＳｈによって、選択した有効画素の信号出力部から電気信号を出力させるための選択手段が構成されており、信号φＳ１１，φＳ２１，φＳｈそれぞれの値を切り換えることで、水平方向の解像度が設定される。以下に、このような固体撮像素子１を備える固体撮像装置の動作について以下に説明する。
【００４０】
尚、信号φＶPSは２値の電圧信号で、入射光量が所定値を超えたときにＭＯＳトランジスタＴ１をサブスレッショルド領域で動作させるための電圧をローとし、この電圧よりも高くローの信号φＶPSを与えた時よりも大きい電流がＭＯＳトランジスタＴ２に流れうるようにする電圧をハイとする。又、信号φＶＤも２値の電圧信号で、キャパシタＣ２を積分動作させる際の電圧値をＶＨとし、画像信号読み出し時の電圧値を積分動作時よりも低いＶＬとする。又、信号φＶRSも２値の電圧信号で、直流電圧ＶRSと等しい電圧値をＶｈとし、この電圧値Ｖｈよりも低い電圧値をＶｌとする。
【００４１】
１．全画素読み出し
画素結合を行うことなくそれぞれの画素出力を読み出す場合（本明細書では「全画素読み出し」と呼ぶ）は、結合制御回路４によって、ハイとなる信号φＳｈが、固体撮像素子１の群単位Ｕ１１〜ＵｍｎそれぞれにおけるＭＯＳトランジスタＴ９のゲートに与えられて、ＭＯＳトランジスタＴ９がＯＦＦとされる。又、画素出力制御回路５によって、信号φＳ１１，φＳ２１それぞれの切換タイミングを同一のタイミングとし、固体撮像素子１の群単位Ｕ１１〜Ｕｍｎそれぞれにおける画素Ｇ１１，Ｇ２１内のＭＯＳトランジスタＴ７を同一のタイミングで動作させる。更に、信号φＶRSをＶｈとしてその電圧値を直流電圧ＶRSと等しい値として、固体撮像素子１の群単位Ｕ１１〜Ｕｍｎそれぞれにおける画素Ｇ１１，Ｇ２１内のＭＯＳトランジスタＴ６，Ｔ８のソースに与える。
【００４２】
この群単位Ｕ１１〜Ｕｍｎそれぞれの画素Ｇ１１，Ｇ２１による撮像動作について、図面を参照して以下に説明する。尚、図４は、図３のように群単位Ｕ１１〜Ｕｍｎそれぞれを構成する画素Ｇ１１，Ｇ２１に与えられる各信号の変遷を示すタイミングチャートである。
【００４３】
図３の画素Ｇ１１，Ｇ２１において撮像動作が行われるとき、信号φＳ１１，φＳ２１をローとしてＭＯＳトランジスタＴ７をＯＮとするとともに信号φＶPSをローとすることによって、フォトダイオードＰＤより入射光量に応じた光電荷がＭＯＳトランジスタＴ１に流れ込む。よって、画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に応じた電圧が現れ、ＭＯＳトランジスタＴ２を入射光量に応じた電流が流れる。このとき、信号φＲＳａ，φＳＷそれぞれをハイとして、画素Ｇ１１，Ｇ２１それぞれのＭＯＳトランジスタＴ５，Ｔ８をＯＦＦとするため、キャパシタＣ１にＭＯＳトランジスタＴ２を通じて負の電荷が流れ込み、積分動作が行われる。
【００４４】
このとき、被写体の輝度が低いと、ＭＯＳトランジスタＴ１がカットオフ状態であるために、ＭＯＳトランジスタＴ１のゲートに光電荷が蓄積され、ＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に対して線形的に比例した電圧が現れる。そして、キャパシタＣ１とＭＯＳトランジスタＴ２との接続ノードに現れる電圧が、入射光量の積分値に線形的に比例した値となる。又、被写体の輝度が高く、ＭＯＳトランジスタＴ１のゲートに蓄積された光電荷量に応じた電圧が低くなると、ＭＯＳトランジスタＴ１がサブスレッショルド領域で動作を行うため、入射光量に対して自然対数的に比例した電圧がＭＯＳトランジスタＴ１のゲートに現れる。そして、キャパシタＣ１とＭＯＳトランジスタＴ２との接続ノードに現れる電圧が、入射光量の積分値に自然対数的に比例した値となる。
【００４５】
そして、信号φＲＳｂをローとしてＭＯＳトランジスタＴ６をＯＮとすることで、ＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧をリセットした後、ローのパルス信号φＳＷを与えて、ＭＯＳトランジスタＴ５をＯＮとする。このようにして、ＭＯＳトランジスタＴ５がＯＮとなることで、ＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧がキャパシタＣ２にサンプルホールドされる。
【００４６】
このようにして、ＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧をキャパシタＣ２にサンプルホールドすると、信号φＳＷをハイとする。その後、ローレベルのパルス信号φＶを与えてＭＯＳトランジスタＴ３をＯＮとするとともに、信号φＶＤの電圧値をＶＨからＶＬに切り換える。このとき、ＭＯＳトランジスタＴ４において、キャパシタＣ２でサンプルホールドされた入射光量の積分値に応じた電圧に対応する電流が流れる。よって、信号線４ａ，４ｂそれぞれに、入射光量の積分値に線形的に又は自然対数的に比例した電圧値となる画素Ｇ１１，Ｇ２１それぞれの画像信号が現れる。
【００４７】
その後、信号φＶをハイとしてＭＯＳトランジスタＴ３をＯＦＦとするとともに信号φＶＤの電圧値をＶＨとした後、信号φＳ１１，φＳ２１をハイとしてＭＯＳトランジスタＴ７をＯＦＦとすることで、フォトダイオードＰＤとＭＯＳトランジスタＴ１，Ｔ２との間を電気的に切断する。このとき、ＭＯＳトランジスタＴ１のソース側より正の電荷が流れ込み、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が再結合され、ある程度まで、ＭＯＳトランジスタＴ１のゲート及びドレインのポテンシャルが上がる。
【００４８】
そして、次に、信号φＶPSをハイにし、ＭＯＳトランジスタＴ１のソース電圧を高くすることで、ＭＯＳトランジスタＴ１のソース側から流入する正の電荷の量が増加し、ＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートに蓄積された負の電荷が速やかに再結合される。このとき、信号φＲＳａをローとして、ＭＯＳトランジスタＴ８をＯＮにして、キャパシタＣ１とＭＯＳトランジスタＴ２のゲートとの接続ノードの電圧を初期化する。
【００４９】
その後、信号φＳ１１，φＳ２１をローとしてＭＯＳトランジスタＴ７をＯＮとし、ＭＯＳトランジスタＴ１，Ｔ２とフォトダイオードＰＤとの間を電気的に接続する。そして、フォトダイオードＰＤに残留している負の電荷を再結合して、フォトダイオードＰＤ及びＭＯＳトランジスタＴ１，Ｔ２のポテンシャルを初期化した後、信号φＶPSをローとするとともに信号φＲＳａをハイとして、次の撮像動作に備える。
【００５０】
このように各信号を画素Ｇ１１，Ｇ２１に与えることによって、画素Ｇ１１，Ｇ２１それぞれを有効画素として動作させることができる。このとき、群単位Ｕ１１〜Ｕｍ１，Ｕ１２〜Ｕｍ２，…，Ｕ１ｎ〜Ｕｍｎの順で、群単位Ｕ１１〜Ｕｍｎそれぞれを構成する画素Ｇ１１，Ｇ２１を動作させることで、行毎に画像信号を出力することができる。そして、スイッチＳＨａ−１〜ＳＨａ−ｍ，ＳＨｂ−１〜ＳＨｂ−ｍをＯＮとすることで、画素Ｇ１１，Ｇ２１から出力される画像信号を、キャパシタＣａ−１〜Ｃａ−ｍ，Ｃｂ−１〜Ｃｂ−ｍに各行毎にサンプルホールドする。
【００５１】
このようにして、キャパシタＣａ−１〜Ｃａ−ｍ，Ｃｂ−１〜Ｃｂ−ｍに１行分の画像信号がサンプルホールドされると、水平走査回路２によってＭＯＳトランジスタＱ３ａ−１，Ｑ３ｂ−１，Ｑ３ａ−２，Ｑ３ｂ−２，…，Ｑ３ａ−ｍ，Ｑ３ｂ−ｍのゲートに順に信号を与えてＯＮとする。このようにすることで、キャパシタＣａ−１〜Ｃａ−ｍ，Ｃｂ−１〜Ｃｂ−ｍにサンプルホールドされた１行分の画像信号が順番に増幅されて、各画素毎の画像信号として出力信号線１２より出力される。
【００５２】
２．水平方向２画素結合読み出し
各群内に含まれる複数画素のフォトダイオードを電気的に接続する場合（本明細書では、「画素結合読み出し」と呼ぶ）は、結合制御回路４によって、ローとなる信号φＳｈが、固体撮像素子１の群単位Ｕ１１〜ＵｍｎそれぞれにおけるＭＯＳトランジスタＴ９のゲートに与えられて、ＭＯＳトランジスタＴ９がＯＮとされる。又、画素出力制御回路５によって、信号φＳ２１をハイとし、固体撮像素子１の群単位Ｕ１１〜Ｕｍｎそれぞれにおける画素Ｇ２１内のＭＯＳトランジスタＴ７をＯＦＦとする。
【００５３】
よって、画素Ｇ１１，Ｇ２１のフォトダイオードＰＤがＭＯＳトランジスタＴ９を通じて電気的に接続され、２つのフォトダイオードＰＤで発生した光電荷が画素Ｇ１１のＭＯＳトランジスタＴ１に流れ込む。更に、信号φＶRSをＶｌとしてその電圧値を直流電圧ＶRSよりも低い値として、固体撮像素子１の群単位Ｕ１１〜Ｕｍｎそれぞれにおける画素Ｇ２１内のＭＯＳトランジスタＴ６，Ｔ８のソースに与える。後の説明から明らかとなるが、この制御信号φＶRSが無効画素に供給する電圧を調整するための画素供給電圧調整手段を構成する。
【００５４】
この群単位Ｕ１１〜Ｕｍｎそれぞれの画素Ｇ１１，Ｇ２１による撮像動作について、図面を参照して以下に説明する。尚、図５は、図３のように群単位Ｕ１１〜Ｕｍｎそれぞれを構成する画素Ｇ１１，Ｇ２１に与えられる各信号の変遷を示すタイミングチャートである。又、信号φＳ１１，φＳ２１，φＶRS，φＳｈ以外の信号については、画素Ｇ１１，Ｇ２１共通の信号となる。
【００５５】
図３の画素Ｇ１１，Ｇ２１において撮像動作が行われるとき、信号φＳ１１をローとして画素Ｇ１１のＭＯＳトランジスタＴ７をＯＮとするとともに信号φＶPSをローとする。このとき、信号φＳ２１がハイであるとともに信号φＳｈがローであるため、画素Ｇ２１のＭＯＳトランジスタＴ７がＯＦＦであるとともにＭＯＳトランジスタＴ９がＯＮとなる。よって、画素Ｇ１１，Ｇ２１のフォトダイオードＰＤより入射光量に応じた光電荷が画素Ｇ１１のＭＯＳトランジスタＴ１に流れ込み、画素Ｇ１１のＭＯＳトランジスタＴ１，Ｔ２のゲートに入射光量に応じた電圧が現れ、画素Ｇ１１のＭＯＳトランジスタＴ２を入射光量に応じた電流が流れる。このとき、信号φＲＳａ，φＳＷそれぞれをハイとしてＭＯＳトランジスタＴ５，Ｔ８をＯＦＦとし、画素Ｇ１１のキャパシタＣ１にＭＯＳトランジスタＴ２を通じて負の電荷が流れ込み、積分動作が行われる。
【００５６】
そして、信号φＲＳｂをローとして画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ６をＯＮとすることで、ＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧をリセットする。このとき、画素Ｇ１１において、ＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧が、ＭＯＳトランジスタＴ６のソースに与えられる直流電圧ＶRSに近い電圧値にリセットされる。又、画素Ｇ２１において、ＭＯＳトランジスタＴ４のゲートとキャパシタＣ２との接続ノードの電圧が、ＭＯＳトランジスタＴ６のソースに与えられる直流電圧φＶRSの電圧値Ｖｌに応じた電圧値、即ち、直流電圧ＶRSよりも低い電圧値にリセットされる。
【００５７】
その後、ローのパルス信号φＳＷを与えて、画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ５をＯＮとする。このようにして、画素Ｇ１１において、ＭＯＳトランジスタＴ５がＯＮとなることで、ＭＯＳトランジスタＴ２のソースとキャパシタＣ１との接続ノードに現れる電圧がキャパシタＣ２にサンプルホールドされる。又、画素Ｇ２１においては、キャパシタＣ２には、リセットされたときの電圧値が現れる。
【００５８】
そして、信号φＳＷをハイとすると、ローレベルのパルス信号φＶを与えて画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ３をＯＮとするとともに、信号φＶＤの電圧値をＶＨからＶＬに切り換える。このとき、画素Ｇ１１では、ＭＯＳトランジスタＴ４において、キャパシタＣ２でサンプルホールドされた入射光量の積分値に応じた電圧に対応する電流が流れる。よって、信号線４ａに、入射光量の積分値に線形的に又は自然対数的に比例した電圧値となる画素Ｇ１１の画像信号が現れる。又、画素Ｇ２１では、ＭＯＳトランジスタＴ４において、キャパシタＣ２のリセット後の電圧（直流電圧ＶRSよりも低い電圧）に対応する電流が流れる。よって、信号線４ｂに、直流電圧φＶRSの電圧値Ｖｌに応じた値となる画素Ｇ２１の画像信号が現れる。
【００５９】
その後、信号φＶをハイとして画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ３をＯＦＦとするとともに信号φＶＤの電圧値をＶＨとした後、信号φＳ１１をハイとしてＭＯＳトランジスタＴ７をＯＦＦとすることで、画素Ｇ１１のフォトダイオードＰＤとＭＯＳトランジスタＴ１，Ｔ２との間を電気的に切断し、リセット動作を開始する。そして、次に、信号φＶPSをハイにして、画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ１のゲート及びドレイン、そしてＭＯＳトランジスタＴ２のゲートをリセットする。
【００６０】
このとき、信号φＲＳａをローとして、ＭＯＳトランジスタＴ８をＯＮにして、キャパシタＣ１とＭＯＳトランジスタＴ２のゲートとの接続ノードの電圧を初期化する。このようにすることで、画素Ｇ１１において、ＭＯＳトランジスタＴ２のゲートとキャパシタＣ１との接続ノードの電圧が、ＭＯＳトランジスタＴ８のソースに与えられる直流電圧ＶRSに近い電圧値にリセットされる。又、画素Ｇ２１において、ＭＯＳトランジスタＴ２のゲートとキャパシタＣ１との接続ノードの電圧が、ＭＯＳトランジスタＴ８のソースに与えられる直流電圧φＶRSの電圧値Ｖｌに応じた電圧値、即ち、直流電圧ＶRSよりも低い電圧値にリセットされる。
【００６１】
その後、信号φＳ１１をローとして、画素Ｇ１１のＭＯＳトランジスタＴ７をＯＮとして、ＭＯＳトランジスタＴ１，Ｔ２とフォトダイオードＰＤとの間を電気的に接続する。このようにすることで、フォトダイオードＰＤに残留している負の電荷を再結合して、画素Ｇ１１，Ｇ２１のフォトダイオードＰＤ及びＭＯＳトランジスタＴ１，Ｔ２のポテンシャルを初期化した後、信号φＶPSをローとするとともに信号φＲＳａをハイとして、次の撮像動作に備える。
【００６２】
このように各信号を画素Ｇ１１，Ｇ２１に与えることによって、画素Ｇ１１を有効画素として動作させるとともに、画素Ｇ２１を無効画素として動作させることができる。このとき、スイッチＳＨａ−１〜ＳＨａ−ｍ，ＳＨｂ−１〜ＳＨｂ−ｍ及びＭＯＳトランジスタＱ３ａ−１〜Ｑ３ｂ−ｍ，Ｑ３ｂ−１〜Ｑ３ｂ−ｍを、全画素読み出しのときと同様に動作させることで、各画素毎の画像信号が出力信号線１２より出力される。このとき、図６に示すように、有効画素及び無効画素それぞれからの画像信号が交互に出力されるが、従来と比較して、無効画素において出力される画像信号の電圧値を低くすることができる。よって、有効画素の画像信号と無効画素の画像信号の信号レベルの差が小さくなり、固体撮像素子１から出力される画像信号の振幅を小さくすることができる。
【００６３】
＜第２の実施形態＞
本発明の第２の実施形態について、図面を参照して説明する。尚、本実施形態における固体撮像素子の内部構成の概略については、第１の実施形態と同様、図２のような構成となる。又、図７は、本実施形態における固体撮像素子に備えられる各群単位Ｕｋｌの内部構成を示す回路図である。又、本実施形態においても、１行２列の画素群を１つの群単位とする。
【００６４】
図７に示す各群単位Ｕｋｌ内に備えられた画素Ｇ１１，Ｇ２１は、図３と異なり、画素Ｇ２１のＭＯＳトランジスタＴ６，Ｔ８のソースに対して、信号φＶRSの代わりに画素Ｇ１１と同じく直流電圧ＶRSが与えられる。又、画素Ｇ２１のキャパシタＣ２に対して、信号φＶＤの代わりに信号φＶＤｘが与えられる。この信号φＶＤｘは、３値の電圧信号であり、信号φＶＤと同様の電圧値ＶＨ，ＶＬと、電圧値ＶＬよりも低い値となる電圧値ＶＬｘとが切り換えられる。その他の構成については、図３の構成と同一の構成となるので、その詳細な説明は省略する。
【００６５】
このように固体撮像素子１が構成されるとき、第１の実施形態と同様、信号φＳ１１，φＳ２１の値が画素出力制御回路５によって切り換えられるとともに、信号φＳｈの値が結合制御回路４によって切り換えられることによって、読み出される水平方向の有効画素数が切り換えられる。このようにして、第１の実施形態と同様にして、信号φＳ１１，φＳ２１，φＳｈそれぞれの値を切り換えることで、全画素読み出し動作又は水平方向２画素結合読み出し動作が行われる。
【００６６】
そして、全画素読み出し動作のときは、信号φＶＤｘが、信号φＶＤと同様、２つの電圧値ＶＨ，ＶＬの間で切り換えが行われ、又、水平方向２画素結合読み出し動作のときは、信号φＶＤｘが、２つの電圧値ＶＨ，ＶＬｘの間で切り換えが行われる。尚、本実施形態における全画素読み出し動作時の各信号の切り換えタイミングが、図８のタイミングチャートで表されるとともに、又、水平方向２画素結合読み出し動作時の各信号の切り換えタイミングが、図９のタイミングチャートで表される。
【００６７】
即ち、本実施形態において、第１の実施形態と同様、信号φＳ１１，φＳ２１の値を同一のタイミングで切り換えるとともに信号φＳｈを常にハイとして、固体撮像素子１が全画素読み出し動作を行うとき、ローのパルス信号φＶを与える間、信号φＶＤと同様、信号φＶＤｘの電圧値をＶＨからＶＬに切り換える。このように、信号φＶＤｘの電圧値をＶＨからＶＬに切り換える以外の各信号の動作タイミングについては、第１の実施形態と同様であるので、その説明は省略する。
【００６８】
又、第１の実施形態と同様、信号φＳ２１の値を常にハイとするとともに信号φＳｈを常にローとして、固体撮像素子１が水平方向２画素結合読み出し動作を行うとき、ローのパルス信号φＶを与える間、信号φＶＤと異なり、信号φＶＤｘの電圧値をＶＨからＶＬｘに切り換える。このように、信号φＶＤｘの電圧値をＶＨからＶＬｘに切り換える以外の各信号の動作タイミングについては、第１の実施形態と同様であるので、その説明は省略する。
【００６９】
このように、本実施形態では、水平方向２画素結合読み出し動作時において、無効画素となる画素Ｇ２１に設けられたサンプルホールド用のキャパシタＣ２に与える信号φＶＤｘの電圧値を、有効画素として動作させるときと異なる電圧値とする。即ち、無効画素となる画素Ｇ２１より画像信号が出力されるとき、信号φＶＤｘの電圧値を、有効画素として動作させたときの電圧値ＶＬよりも低いＶＬｘとすることで、無効画素において出力される画像信号の電圧値を低くすることができる。このようにして、第１の実施形態と同様、有効画素の画像信号と無効画素の画像信号の信号レベルの差を小さくすることができ、固体撮像素子１から出力される画像信号の振幅を小さくすることができる。
【００７０】
尚、第１及び第２の実施形態において、各群単位Ｕｋｌ内に備えられた画素Ｇ１１，Ｇ２１の構成を、図１０及び図１１のように、ＭＯＳトランジスタＴ５，Ｔ８及びキャパシタＣ１を削除して、ＭＯＳトランジスタＴ２のソースをキャパシタＣ２ｘとＭＯＳトランジスタＴ４のゲートとの接続ノードに接続させた構成としても構わない。即ち、信号出力部がＭＯＳトランジスタＴ２〜Ｔ４，Ｔ６及びキャパシタＣ２ｘで構成される。
【００７１】
このとき、キャパシタＣ２ｘは、第１及び第２の実施形態と異なり、サンプルホールド動作でなく、キャパシタＣ１と同様の積分動作を行う。そして、図１０のように、画素Ｇ２１のＭＯＳトランジスタＴ６のソースに与える信号φＶRSを与えることで、又は、図１１のように、キャパシタＣ２ｘに信号φＶＤｘを与えることで、画素Ｇ２１を無効画素で動作させるときの画像信号の振幅を小さくすることができる。
【００７２】
＜第３の実施形態＞
本発明の第３の実施形態について、図面を参照して説明する。尚、本実施形態における固体撮像素子の内部構成の概略については、第１の実施形態と同様、図２のような構成となる。又、図１２は、本実施形態における固体撮像素子に備えられる各群単位Ｕｋｌの内部構成を示す回路図である。又、本実施形態においても、１行２列の画素群を１つの群単位とする。
【００７３】
図１２に示す各群単位Ｕｋｌ内に備えられた画素Ｇ１１，Ｇ２１は、図３と異なり、ＭＯＳトランジスタＴ２のソースにＭＯＳトランジスタＴ３のドレインが接続され、ＭＯＳトランジスタＴ４〜Ｔ６，Ｔ８及びキャパシタＣ１，Ｃ２が除かれた構成となる。即ち、信号出力部がＭＯＳトランジスタＴ２，Ｔ３で構成される。又、画素Ｇ２１のＭＯＳトランジスタＴ１のソースに３値の電圧信号である信号φＶPSｘが与えられる。
【００７４】
尚、本実施形態において、信号φＶPSをハイとするときの電圧値をＶｘとし、信号φＶPSをローとするときの電圧値をＶｙとする。このとき、信号φＶPSｘは、信号φＶPSと同様の電圧値Ｖｘ，Ｖｙと、電圧値Ｖｙよりも低い値となる電圧値Ｖｚとが切り換えられる。本実施形態は、図３の構成からＭＯＳトランジスタＴ４〜Ｔ６，Ｔ８及びキャパシタＣ１，Ｃ２を省略した回路構成となっており、ＭＳＯトランジスタＴ１及びフォトダイオードＰＤをリセットした後、ＭＯＳトランジスタＴ１のゲートに現れる電圧値を基に画素出力を得るようにしているが、信号を増幅して出力する点は図３の構成と共通しているため、特徴部分のみを詳しく説明する。
【００７５】
このように固体撮像素子１が構成されるとき、第１の実施形態と同様、信号φＳ１１，φＳ２１の値が画素出力制御回路５によって切り換えられるとともに、信号φＳｈの値が結合制御回路４によって切り換えられることによって、読み出される水平方向の有効画素数が切り換えられる。このようにして、第１の実施形態と同様にして、信号φＳ１１，φＳ２１，φＳｈそれぞれの値を切り換えることで、全画素読み出し動作又は水平方向２画素結合読み出し動作が行われる。
【００７６】
そして、全画素読み出し動作のときは、信号φＶPSｘが、信号φＶPSと同様、２つの電圧値Ｖｘ，Ｖｙの間で切り換えられ、又、水平方向２画素結合読み出し動作のときは、信号φＶPSｘが、２つの電圧値Ｖｘ，Ｖｚの間で切り換えられる。尚、本実施形態における全画素読み出し動作時の各信号の切り換えタイミングが、図１３のタイミングチャートで表されるとともに、又、水平方向２画素結合読み出し動作時の各信号の切り換えタイミングが、図１４のタイミングチャートで表される。
【００７７】
具体的には、本実施形態において、固体撮像素子１が全画素読み出し動作を行う場合は、パルス信号φＶが与えられて信号読み出しを行うと撮像動作が終了し、リセット動作が開始される。リセット期間においては、信号φＳ１１，φＳ２１をローからハイに切り換えて画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ７をＯＦＦとするとともに、信号φＶPS，φＶPSｘそれぞれの電圧値をＶｙからＶｘに切り換える。その後、信号φＳ１１，φＳ２１をハイからローに切り換えて画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ７をＯＮとした後、再び、信号φＶPS，φＶPSｘそれぞれの電圧値をＶｙとすることで、リセット動作を終了して次の撮像動作が開始される。
【００７８】
それに対して、固体撮像素子１が水平方向２画素結合読み出し動作を行うときは、画素Ｇ１１，Ｇ２１それぞれで撮像動作を行う間、画素Ｇ１１のＭＯＳトランジスタＴ１に与える信号φＶPSの電圧値をＶｙとし、画素Ｇ２１のＭＯＳトランジスタＴ１に与える信号φＶPSｘの電圧値をＶｚとする。そして、パルス信号φＶが与えられ撮像動作が終了してリセット動作が開始すると、まず、信号φＳ１１をローからハイに切り換えて画素Ｇ１１のＭＯＳトランジスタＴ７をＯＦＦとした後、信号φＶPSの電圧値をＶｙからＶｘに切り換えるとともに、信号φＶPSｘの電圧値をＶｚからＶｘに切り換える。その後、信号φＳ１１をハイからローに切り換えて画素Ｇ１１のＭＯＳトランジスタＴ７をＯＮとした後、再び、信号φＶPS，φＶPSｘそれぞれの電圧値をＶｙ、Ｖｚとすることで、リセット動作を終了して次の撮像動作を行う。
【００７９】
このように、本実施形態では、水平方向２画素結合読み出し動作時において、無効画素となる画素Ｇ２１に設けられた光電変換用のＭＯＳトランジスタＴ１のソースに与える信号φＶPSｘの電圧値を、有効画素として動作させるときと異なる電圧値とする。即ち、無効画素となる画素Ｇ２１が撮像動作を行うとき、信号φＶPSｘの電圧値を、有効画素として動作させたときの電圧値Ｖｙよりも低いＶｚとすることで、無効画素において出力される画像信号の電圧値を低くすることができる。このようにして、第１の実施形態と同様、有効画素の画像信号と無効画素の画像信号の信号レベルの差を小さくすることができ、固体撮像素子１から出力される画像信号の振幅を小さくすることができる。
【００８０】
＜第４の実施形態＞
本発明の第４の実施形態について、図面を参照して説明する。尚、本実施形態における固体撮像素子の内部構成の概略については、第１の実施形態と同様、図２のような構成となる。又、図１５は、本実施形態における固体撮像素子に備えられる各群単位Ｕｋｌの内部構成を示す回路図である。又、本実施形態においても、１行２列の画素群を１つの群単位とする。
【００８１】
図１５に示す各群単位Ｕｋｌ内に備えられた画素Ｇ１１，Ｇ２１は、図１２と異なり、そのドレインにＭＯＳトランジスタＴ７のソースが接続されたＭＯＳトランジスタＴ１０を備えるとともに、ＭＯＳトランジスタＴ１０のドレインとＭＯＳトランジスタＴ７のソースとの接続ノードにＭＯＳトランジスタＴ２のゲートが接続され、ＭＯＳトランジスタＴ１が除かれた構成となる。即ち、信号出力部がフォトダイオードＰＤ及びＭＯＳトランジスタＴ７，Ｔ１０で構成される。又、画素Ｇ１１，Ｇ２１それぞれＭＯＳトランジスタＴ１０のゲートには、信号φＲＳが入力される。
【００８２】
このとき、画素Ｇ１１のＭＯＳトランジスタＴ１０のソースに直流電圧ＶRSが印加されるとともに、画素Ｇ２１のＭＯＳトランジスタＴ１０のソースに２値の電圧信号である信号φＶRSが与えられる。尚、本実施形態において、信号φＶRSは、第１の実施形態と同様、直流電圧ＶRSと等しい電圧値をＶｈとし、この電圧値Ｖｈよりも低い電圧値をＶｌとする。又、その他の構成については、図１２の構成と同一の構成となるので、その詳細な説明は省略する。
【００８３】
このように固体撮像素子１が構成されるとき、第１の実施形態と同様、信号φＳ１１，φＳ２１の値が画素出力制御回路５によって切り換えられるとともに、信号φＳｈの値が結合制御回路４によって切り換えられることによって、読み出される水平方向の有効画素数が切り換えられる。このようにして、第１の実施形態と同様にして、信号φＳ１１，φＳ２１，φＳｈそれぞれの値を切り換えることで、全画素読み出し動作又は水平方向２画素結合読み出し動作が行われる。
【００８４】
そして、第１の実施形態と同様、全画素読み出し動作のときは、信号φＶRSの電圧値がＶｈとされて直流電圧ＶRSと等しい電圧値とされ、又、水平方向２画素結合読み出し動作のときは、信号φＶRSの電圧値がＶｌとされて直流電圧ＶRSよりも低い電圧値とされる。尚、本実施形態における全画素読み出し動作時の各信号の切り換えタイミングが、図１６のタイミングチャートで表されるとともに、又、水平方向２画素結合読み出し動作時の各信号の切り換えタイミングが、図１７のタイミングチャートで表される。
【００８５】
即ち、本実施形態において、固体撮像素子１が全画素読み出し動作を行うとき、パルス信号φＶが与えられて撮像動作が終了すると、信号φＳ１１，φＳ２１をハイとして画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ７をＯＦＦとするとともに、信号φＲＳをローとしてＭＯＳトランジスタＴ１０をＯＮとする。よって、画素Ｇ１１，Ｇ２１それぞれのＭＯＳトランジスタＴ２のゲート電圧が直流電圧ＶRSに応じた電圧値にリセットされる。その後、信号φＲＳをハイとしてＭＯＳトランジスタＴ１０をＯＦＦとするとともに、信号φＳ１１，φＳ２１をハイからローに切り換えて画素Ｇ１１，Ｇ２１のＭＯＳトランジスタＴ７をＯＮとする。そして、一時的に、信号φＲＳをローとしてＭＯＳトランジスタＴ１０をＯＮとした後、再び、信号φＲＳをハイとしてＭＯＳトランジスタＴ１０をＯＦＦとして、リセット動作を終了して次の撮像動作を行う。
【００８６】
それに対して、固体撮像素子１が水平方向２画素結合読み出し動作を行うときは、パルス信号φＶが与えられて撮像動作が終了すると、信号φＳ１１をハイとして画素Ｇ１１のＭＯＳトランジスタＴ７をＯＦＦとするとともに、信号φＲＳをローとして画素Ｇ１１，Ｇ２１それぞれのＭＯＳトランジスタＴ１０をＯＮとする。よって、画素Ｇ１１のＭＯＳトランジスタＴ２のゲート電圧が直流電圧ＶRSに応じた電圧値にリセットされるとともに、画素Ｇ２１のＭＯＳトランジスタＴ２のゲート電圧が直流電圧ＶRSよりも低い電圧値Ｖｌに応じた電圧値にリセットされる。
【００８７】
その後、全画素読み出し動作時と同様、信号φＲＳをハイとして画素Ｇ１１，Ｇ２１それぞれＭＯＳトランジスタＴ１０をＯＦＦとするとともに、信号φＳ１１をハイからローに切り換えて画素Ｇ１１のＭＯＳトランジスタＴ７をＯＮとする。そして、一時的に、信号φＲＳをローとした後、再び、信号φＲＳをハイとしてＭＯＳトランジスタＴ１０をＯＦＦとして、リセット動作を終了して次の撮像動作を行う。
【００８８】
このように、本実施形態では、水平方向２画素結合読み出し動作時において、無効画素となる画素Ｇ２１に設けられたリセット用のＭＯＳトランジスタＴ１０のソースに与える信号φＶRSの電圧値を、有効画素として動作させるときと異なる電圧値とする。即ち、無効画素となる画素Ｇ２１がリセット動作を行うとき、信号φＶRSの電圧値を、有効画素として動作させたときの電圧値Ｖｈ（＝ＶRS）よりも低いＶｌとすることで、無効画素において出力される画像信号の電圧値を低くすることができる。このようにして、第１の実施形態と同様、有効画素の画像信号と無効画素の画像信号の信号レベルの差を小さくすることができ、固体撮像素子１から出力される画像信号の振幅を小さくすることができる。
【００８９】
＜第５の実施形態＞
本発明の第５の実施形態について、図面を参照して説明する。図１８は、本実施形態における固体撮像素子の内部構成を示すブロック図である。尚、本実施形態では、１行２列の画素群を１つの群単位とする。尚、図１８の固体撮像素子の構成において、図２の構成と同一の部分について同一の符号を付して、その詳細な説明は省略する。
【００９０】
図１８の固体撮像素子１ａ（図１の固体撮像素子１に相当する）は、図２の固体撮像素子１と異なり、キャパシタＣｂ−１〜Ｃｂ−ｍに対して、直流電圧ＶPSの代わりに信号φＶPSｙが与えられた構成とされる。この信号φＶPSｙは２値の電圧信号であり、直流電圧ＶPSと等しい電圧値をＶ１とし、この電圧値Ｖ１よりも低い電圧値をＶ２とする。そして、全画素読み出し動作のときは、信号φＶPSｙの電圧値がＶ１とされて直流電圧ＶPSと等しい電圧値とされ、又、水平方向２画素結合読み出し動作のときは、信号φＶPSｙの電圧値がＶ２とされて直流電圧ＶPSよりも低い電圧値とされる。後の説明から明らかとなるが、信号φＶPSｙが、無効画素に接続される出力回路に供給する電圧を調整するための出力回路供給電圧調整手段を構成する。
【００９１】
又、このように構成される固体撮像素子１ａにおける各群単位Ｕｋｌ内に備えられた画素Ｇ１１，Ｇ２１の構成は、上述の第１〜第４の実施形態における構成のいずれかと同様の構成とする。このとき、ＭＯＳトランジスタＴ７に与える信号φＳ１１，φＳ２１以外の信号については、画素Ｇ１１，Ｇ２１それぞれに与える信号を同一の信号としても構わない。即ち、図３又は図１０又は図１５のような構成としたとき、画素Ｇ２１のＭＯＳトランジスタＴ６，Ｔ８，Ｔ１０のソースに直流電圧ＶRSを印加し、又、図７又は図１１のような構成としたとき、画素Ｇ２１のキャパシタＣ２に信号φＶＤを与え、又、図１２のような構成としたとき、画素Ｇ２１のＭＯＳトランジスタＴ１のソースに信号φＶPSを与える。
【００９２】
この各群単位Ｕｋｌ内に備えられた画素Ｇ１１，Ｇ２１は、信号φＳ２１以外の各信号の切り換えタイミングは、上述の第１〜第４の実施形態における固体撮像素子１に設けられた各群単位Ｕｋｌ内に備えられた画素Ｇ１１と同様である。又、信号φＳ２１についても、上述の第１〜第４の実施形態と同様、全画素読み出し動作のときは信号φＳ１１と同様のタイミングで切り換えが行われ、又、水平方向２画素結合読み出し動作のときは常にハイとされる。よって、各群単位Ｕｋｌ内に備えられた画素Ｇ１１，Ｇ２１の動作については、上述の第１〜第４の実施形態を参照するものとして、その詳細な説明については省略する。
【００９３】
このように固体撮像素子１ａが構成されるとき、第１の実施形態と同様、信号φＳ１１，φＳ２１の値が画素出力制御回路５によって切り換えられるとともに、信号φＳｈの値が結合制御回路４によって切り換えられることによって、読み出される水平方向の有効画素数が切り換えられる。このようにして、第１の実施形態と同様にして、信号φＳ１１，φＳ２１，φＳｈそれぞれの値を切り換えることで、全画素読み出し動作又は水平方向２画素結合読み出し動作が行われる。
【００９４】
そして、全画素読み出し動作のときは、第１の実施形態と同様、各行の画素Ｇ１１，Ｇ２１から画像信号を出力する際、スイッチＳＨａ−１〜ＳＨａ−ｍ，ＳＨｂ−１〜ＳＨｂ−ｍをＯＮとすることで、キャパシタＣａ−１〜Ｃａ−ｍ，Ｃｂ−１〜Ｃｂ−ｍにサンプルホールドされる。このとき、信号φＶPSｙをＶ１として、キャパシタＣｂ−１〜Ｃｂ−ｍに与える電圧値を電圧値ＶPSと等しい値とする。このようにすることで、例えば、群単位Ｕ１ｌ〜Ｕｍｌそれぞれにおける画素Ｇ１１，Ｇ２１それぞれの画像信号が出力されるとき、群単位Ｕ１ｌ〜Ｕｍｌそれぞれの画素Ｇ１１からの画像信号がキャパシタＣａ−１〜Ｃａ−ｍにサンプルホールドされるとともに、群単位Ｕ１ｌ〜Ｕｍｌそれぞれの画素Ｇ２１からの画像信号がキャパシタＣｂ−１〜Ｃｂ−ｍにサンプルホールドされる。
【００９５】
そして、ＭＯＳトランジスタＱ３ａ−１，Ｑ３ｂ−１，Ｑ３ａ−２，Ｑ３ｂ−２，…，Ｑ３ａ−ｍ，Ｑ３ｂ−ｍのゲートに順に信号を与えてＯＮとする。このようにすることで、キャパシタＣａ−１，Ｃｂ−１，Ｃａ−２，Ｃｂ−２，…，Ｃａ−ｍ，Ｃｂ−ｍにサンプルホールドされた各電圧信号が順番に、ＭＯＳトランジスタＱ４とによってソースフォロワアンプを構成するＭＯＳトランジスタＱ２ａ−１，Ｑ２ｂ−１，Ｑ２ａ−２，Ｑ２ｂ−２，…，Ｑ２ａ−ｍ，Ｑ２ｂ−ｍそれぞれで増幅される。このようにして増幅された群単位Ｕ１ｌ〜Ｕｍｌそれぞれにおける画素Ｇ１１，Ｇ２１それぞれの画像信号が、１画素分毎に出力信号線１２より出力される。
【００９６】
それに対して、水平方向２画素結合読み出し動作のときは、スイッチＳＨｂ−１〜ＳＨｂ−ｍを常にＯＦＦとして、各行の画素Ｇ１１，Ｇ２１から画像信号を出力する際、スイッチＳＨａ−１〜ＳＨａ−ｍのみをＯＮとすることで、画素１１からの画像信号のみがキャパシタＣａ−１〜Ｃａ−ｍにサンプルホールドされる。このとき、信号φＶPSｙをＶ２として、キャパシタＣｂ−１〜Ｃｂ−ｍに与える電圧値を電圧値ＶPSよりも低い値とする。
【００９７】
そして、全画素読み出し動作時と同様、ＭＯＳトランジスタＱ３ａ−１，Ｑ３ｂ−１，Ｑ３ａ−２，Ｑ３ｂ−２，…，Ｑ３ａ−ｍ，Ｑ３ｂ−ｍのゲートに順に信号を与えてＯＮとする。このようにすることで、キャパシタＣａ−１，Ｃｂ−１，Ｃａ−２，Ｃｂ−２，…，Ｃａ−ｍ，Ｃｂ−ｍにサンプルホールドされた各電圧信号が順番に、ＭＯＳトランジスタＱ４とによってソースフォロワアンプを構成するＭＯＳトランジスタＱ３ａ−１，Ｑ２ｂ−１，Ｑ２ａ−２，Ｑ２ｂ−２，…，Ｑ２ａ−ｍ，Ｑ２ｂ−ｍそれぞれで増幅される。
【００９８】
このとき、キャパシタＣｂ−１〜Ｃｂ−ｍそれぞれの電圧信号は、信号φＶPSｙの電圧値Ｖ２に応じた電圧信号であり、直流電圧ＶPSよりも低い電圧値となる電圧信号である。このように増幅された群単位Ｕ１ｌ〜Ｕｍｌそれぞれの画素Ｇ１１からの画像信号と、同様に増幅された群単位Ｕ１ｌ〜Ｕｍｌそれぞれの画素Ｇ２１に対する電圧信号とが、１画素分毎に交互に出力信号線１２より出力される。即ち、出力信号線１２より有効画素となる画素Ｇ１１からの画像信号と無効画素Ｇ２１に応じた電圧信号とが交互に出力されるが、無効画素Ｇ２１に応じた電圧信号を直流電圧ＶPSよりも低い電圧値が増幅された信号とする。よって、有効画素の画像信号と無効画素の電圧信号の信号レベルの差を小さくすることができ、固体撮像素子１ａから出力される画像信号の振幅を小さくすることができる。
【００９９】
＜第６の実施形態＞
本発明の第５の実施形態について、図面を参照して説明する。図１９は、本実施形態における固体撮像素子の内部構成を示すブロック図である。尚、本実施形態では、１行２列の画素群を１つの群単位とする。尚、図１９の固体撮像素子の構成において、図２の構成と同一の部分について同一の符号を付して、その詳細な説明は省略する。
【０１００】
図１９の固体撮像素子１ｂ（図１の固体撮像素子１に相当する）は、図２の固体撮像素子１のような構成に、一端に直流電圧Ｖ２が印加されるとともに他端がＭＯＳトランジスタＱ３ｂ−１〜Ｑ３ｂ−ｍそれぞれのゲートに接続されたスイッチＳｂ―１〜Ｓｂ−ｍを付加した構成となる。尚、直流電圧Ｖ２は、第５の実施形態の信号φＶPSｙにおける電圧値Ｖ２と同様、直流電圧ＶPSよりも低い電圧値である。そして、全画素読み出し動作のときは、スイッチＳｂ―１〜Ｓｂ−ｍをＯＦＦとされるとともに、又、水平方向２画素結合読み出し動作のときは、スイッチＳｂ―１〜Ｓｂ−ｍをＯＮとされる。スイッチＳｂ−１〜Ｓｂ−ｍが無効画素に接続される出力回路に供給する電圧を調整するための出力回路供給電圧調整手段を構成する。
【０１０１】
このとき、固体撮像素子１ｂにおける各群単位Ｕｋｌ内に備えられた画素Ｇ１１，Ｇ２１の構成は、第５の実施形態と同様、上述の第１〜第４の実施形態における構成のいずれかと同様の構成とする。又、ＭＯＳトランジスタＴ７に与える信号φＳ１１，Ｓ２１以外の信号については、画素Ｇ１１，Ｇ２１それぞれに与える信号を同一の信号としても構わない。
【０１０２】
このように固体撮像素子１ｂが構成されるとき、第１の実施形態と同様、信号φＳ１１，φＳ２１の値が画素出力制御回路５によって切り換えられるとともに、信号φＳｈの値が結合制御回路４によって切り換えられることによって、読み出される水平方向の画素数が切り換えられる。このようにして、第１の実施形態と同様にして、信号φＳ１１，φＳ２１，φＳｈそれぞれの値を切り換えることで、全画素読み出し動作又は水平方向２画素結合読み出し動作が行われる。
【０１０３】
そして、全画素読み出し動作のときは、第５の実施形態と同様、各行の画素Ｇ１１，Ｇ２１から画像信号を出力する際、スイッチＳＨａ−１〜ＳＨａ−ｍ，ＳＨｂ−１〜ＳＨｂ−ｍをＯＮとすることで、キャパシタＣａ−１〜Ｃａ−ｍ，Ｃｂ−１〜Ｃｂ−ｍにサンプルホールドされる。このとき、スイッチＳｂ１〜Ｓｂ−ｍはＯＦＦとされる。そして、ＭＯＳトランジスタＱ３ａ−１，Ｑ３ｂ−１，Ｑ３ａ−２，Ｑ３ｂ−２，…，Ｑ３ａ−ｍ，Ｑ３ｂ−ｍのゲートに順に信号を与えてＯＮとして、増幅された群単位Ｕ１ｌ〜Ｕｍｌそれぞれにおける画素Ｇ１１，Ｇ２１それぞれの画像信号が、１画素分毎に出力信号線１２より出力される。
【０１０４】
それに対して、水平方向２画素結合読み出し動作のときは、スイッチＳＨｂ−１〜ＳＨｂ−ｍを常にＯＦＦとするとともに、スイッチＳｂ−１〜Ｓｂ−ｍを常にＯＮとする。よって、第５の実施形態と同様、各行の画素Ｇ１１，Ｇ２１から画像信号を出力する際、スイッチＳＨａ−１〜ＳＨａ−ｍのみをＯＮとすることで、画素１１からの画像信号のみがキャパシタＣａ−１〜Ｃａ−ｍにサンプルホールドされる。このとき、スイッチＳｂ−１〜Ｓｂ−ｍを常にＯＮとされるため、ＭＯＳトランジスタＱ２ｂ−１〜Ｑ２ｂ−ｍのゲートに電圧値ＶPSよりも低い電圧値Ｖ２が印加される。
【０１０５】
そして、全画素読み出し動作時と同様、ＭＯＳトランジスタＱ３ａ−１，Ｑ３ｂ−１，Ｑ３ａ−２，Ｑ３ｂ−２，…，Ｑ３ａ−ｍ，Ｑ３ｂ−ｍのゲートに順に信号を与えてＯＮとする。このようにすることで、キャパシタＣａ−１〜Ｃａ−ｍにサンプルホールドされた画像信号がＭＯＳトランジスタＱ２ａ−１〜Ｑ２ａ−ｍで増幅されるとともに、スイッチＳｂ−１〜Ｓｂ−ｍを介して与えられる電圧値Ｖ２がＭＯＳトランジスタＱ２ｂ−１〜Ｑ２ｂ−ｍで増幅される。
【０１０６】
よって、第５の実施形態と同様、増幅された群単位Ｕ１ｌ〜Ｕｍｌそれぞれの画素Ｇ１１からの画像信号と、同様に増幅された群単位Ｕ１ｌ〜Ｕｍｌそれぞれの画素Ｇ２１に対する電圧信号とが、１画素分毎に交互に出力信号線１２より出力される。即ち、出力信号線１２より有効画素となる画素Ｇ１１からの画像信号と無効画素Ｇ２１に応じた電圧信号とが交互に出力されるが、無効画素Ｇ２１に応じた電圧信号を直流電圧ＶPSよりも低い電圧値が増幅された信号とする。よって、有効画素の画像信号と無効画素の電圧信号の信号レベルの差を小さくすることができ、固体撮像素子１ａから出力される画像信号の振幅を小さくすることができる。
【０１０７】
尚、第１〜第６の実施形態において、群単位Ｕ１ｌ〜Ｕｍｌそれぞれについて、１行２列の画素Ｇ１１，Ｇ２１による画素群を１つの群単位とするものとしたが、このような画素群によって形成されることに限定されるものではない。よって、例えば、群単位Ｕ１ｌ〜Ｕｍｌそれぞれについて、２行２列の画素Ｇ１１〜Ｇ２２による画素群を１つの群単位とするものとしても構わないし、２行３列の画素Ｇ１１〜Ｇ３２による画素群を１つの群単位とするものとしても構わない。
【０１０８】
このとき、例えば、群単位Ｕ１ｌ〜Ｕｍｌそれぞれが２行２列の画素Ｇ１１〜Ｇ２２の４画素により構成されるとき、群単位Ｕｋｌにおいて、図２０のように、水平方向に隣接する画素Ｇ１１，Ｇ２１それぞれの光電変換部の電気的な接離を行うスイッチＳａ１と、水平方向に隣接する画素Ｇ１２，Ｇ２２それぞれの光電変換部の電気的な接離を行うスイッチＳａ２と、垂直方向に隣接する画素Ｇ１１，Ｇ１２それぞれの光電変換部の電気的な接離を行うスイッチＳｃ１と、垂直方向に隣接する画素Ｇ２１，Ｇ２２それぞれの光電変換部の電気的な接離を行うスイッチＳｃ２と、を備える。
【０１０９】
尚、図２０では、群単位Ｕｋｌのみの構成を示すとともに、画素Ｇ１１〜Ｇ２２として、その一部となるフォトダイオードＰＤ及びＭＯＳトランジスタＴ７とを表記する。よって、スイッチＳａ１，Ｓａ２，Ｓｃ１，Ｓｃ２それぞれの接点が、フォトダイオードＰＤのアノードとＭＯＳトランジスタＴ７のドレインとの接続ノードに接続される。又、不図示であるが、例えば、画素Ｇ１１，Ｇ２１の構成を図３のような構成とするとき、画素Ｇ１２を画素Ｇ１１と同様の構成とするとともに、画素Ｇ２２を画素Ｇ２１と同様の構成とし、画素Ｇ１２，Ｇ２２についても図３のような構成とする。以下、画素Ｇ１１，Ｇ２１の構成及び画素Ｇ１２，Ｇ２２の構成それぞれが、図３のような構成であるものとして説明する。
【０１１０】
このように構成されるとき、全画素読み出し動作時においては、スイッチＳａ１，Ｓａ２，Ｓｃ１，Ｓｃ２それぞれをＯＦＦとするとともに、画素Ｇ１１〜Ｇ２２それぞれのＭＯＳトランジスタＴ７を各行毎に同一のタイミングで動作させる。このとき、水平方向に画素を結合していないので、信号φＶRSを直流電圧ＶRSと等しい電圧値Ｖｈとする。又、垂直方向２画素結合読み出し動作時においては、スイッチＳａ１，Ｓａ２をＯＦＦとするとともに、スイッチＳｃ１，Ｓｃ２それぞれをＯＮとし、又、画素Ｇ１２，Ｇ２２それぞれのＭＯＳトランジスタＴ７をＯＦＦとするとともに、画素Ｇ１１，Ｇ２１それぞれのＭＯＳトランジスタＴ７を各行毎に同一のタイミングで動作させる。このとき、水平方向に画素を結合していないので、全画素読み出し動作時と同様、信号φＶRSを直流電圧ＶRSと等しい電圧値Ｖｈとする。
【０１１１】
又、水平方向２画素結合読み出し動作時においては、スイッチＳａ１，Ｓａ２をＯＮとするとともに、スイッチＳｃ１，Ｓｃ２それぞれをＯＦＦとし、又、画素Ｇ２１，Ｇ２２それぞれのＭＯＳトランジスタＴ７をＯＦＦとするとともに、画素Ｇ１１，Ｇ１２それぞれのＭＯＳトランジスタＴ７を各行毎に同一のタイミングで動作させる。このとき、水平方向に画素を結合しているので、信号φＶRSを直流電圧ＶRSよりも低い電圧値Ｖｌとする。更に、４画素結合読み出し動作時においては、スイッチＳａ１，Ｓａ２，Ｓｃ１，Ｓｃ２それぞれをＯＮとし、又、画素Ｇ１２，Ｇ２１，Ｇ２２それぞれのＭＯＳトランジスタＴ７をＯＦＦとする。このとき、水平方向に画素を結合しているので、水平方向２画素結合読み出し動作時と同様、水平方向に画素を結合しているので、信号φＶRSを直流電圧ＶRSよりも低い電圧値Ｖｌとする。
【０１１２】
このように、水平方向に画素が結合されるとき、結合されて無効画素となる画素に対して、そのリセット電圧を変更したり、又は、その出力時におけるポテンシャル状態を変更したりすることで、無効画素となる画素からの出力電圧にオフセット電圧を与える。よって、水平方向に隣接する有効画素のからの出力電圧との電圧差を小さくすることができ、固体撮像素子１から出力される画像信号の振幅を小さくすることができる。尚、上述において、固体撮像素子１内の各画素を構成するＭＯＳトランジスタをＰチャネルのＭＯＳトランジスタとしたが、ＮチャネルのＭＯＳトランジスタによって構成されるものとしても構わない。このとき、その極性や印加する電圧関係が逆の極性となるが、その接続関係や信号の切り換えタイミング等については、上述の各実施形態と同様となる。
【図面の簡単な説明】
【０１１３】
【図１】は、本発明の実施形態である固体撮像装置の内部構成を示すブロック図である。
【図２】は、第１〜第６の実施形態の固体撮像装置における固体撮像素子の内部構成を示すブロック図である。
【図３】は、第１の実施形態の固体撮像素子に設けられた１つの群単位を構成する画素の構成を示す回路図である。
【図４】は、図３の画素構成の固体撮像素子における全画素読み出し時の動作を示すタイミングチャートである。
【図５】は、図３の画素構成の固体撮像素子における水平方向２画素結合読み出し時の動作を示すタイミングチャートである。
【図６】は、図２の固体撮像素子から出力される画像信号の状態を示す図である。
【図７】は、第２の実施形態の固体撮像素子に設けられた１つの群単位を構成する画素の構成を示す回路図である。
【図８】は、図７の画素構成の固体撮像素子における全画素読み出し時の動作を示すタイミングチャートである。
【図９】は、図７の画素構成の固体撮像素子における水平方向２画素結合読み出し時の動作を示すタイミングチャートである。
【図１０】は、図２の固体撮像素子に設けられた１つの群単位を構成する画素の別の構成を示す回路図である。
【図１１】は、図２の固体撮像素子に設けられた１つの群単位を構成する画素の別の構成を示す回路図である。
【図１２】は、第３の実施形態の固体撮像素子に設けられた１つの群単位を構成する画素の構成を示す回路図である。
【図１３】は、図１２の画素構成の固体撮像素子における全画素読み出し時の動作を示すタイミングチャートである。
【図１４】は、図１２の画素構成の固体撮像素子における水平方向２画素結合読み出し時の動作を示すタイミングチャートである。
【図１５】は、第４の実施形態の固体撮像素子に設けられた１つの群単位を構成する画素の構成を示す回路図である。
【図１６】は、図１５の画素構成の固体撮像素子における全画素読み出し時の動作を示すタイミングチャートである。
【図１７】は、図１５の画素構成の固体撮像素子における水平方向２画素結合読み出し時の動作を示すタイミングチャートである。
【図１８】は、第５の実施形態の固体撮像装置における固体撮像素子の内部構成を示すブロック図である。
【図１９】は、第６の実施形態の固体撮像装置における固体撮像素子の内部構成を示すブロック図である。
【図２０】は、固体撮像素子に設けられた１つの群単位を別の構成を示すブロック図である。
【図２１】は、従来の固体撮像装置における信号の状態を示すタイミングチャートである。
【図２２】は、従来の固体撮像装置の固体撮像素子より出力される画像信号の状態を示す図である。
【符号の説明】
【０１１４】
１    固体撮像素子
２    垂直走査回路
３    水平走査回路
４    結合制御回路
５    画素出力制御回路
６    タイミングジェネレータ
１１ａ−１〜１１ａ−ｍ，１１ｂ−１〜１１ｂ−ｍ    信号線
１２    出力信号線
【図１】
2005333522.tif 000003
【図２】
2005333522.tif 000004
【図３】
2005333522.tif 000005
【図４】
2005333522.tif 000006
【図５】
2005333522.tif 000007
【図６】
2005333522.tif 000008
【図７】
2005333522.tif 000009
【図８】
2005333522.tif 000010
【図９】
2005333522.tif 000011
【図１０】
2005333522.tif 000012
【図１１】
2005333522.tif 000013
【図１２】
2005333522.tif 000014
【図１３】
2005333522.tif 000015
【図１４】
2005333522.tif 000016
【図１５】
2005333522.tif 000017
【図１６】
2005333522.tif 000018
【図１７】
2005333522.tif 000019
【図１８】
2005333522.tif 000020
【図１９】
2005333522.tif 000021
【図２０】
2005333522.tif 000022
【図２１】
2005333522.tif 000023
【図２２】
2005333522.tif 000024