(57)【要約】 【課題】  高温条件および真空条件を緩和することができるとともに製造を容易に行うことができる半導体装置の製造方法および半導体装置を提供する。【解決手段】  貫通配線形成工程では、半導体基板１２の厚み方向Ａに貫通する貫通配線１３が形成される。絶縁物塗布工程では、半導体基板１２の第１表面部１２ａに、絶縁材料から成る絶縁物１４が塗布される。第１の加熱工程では、前記絶縁物１４および半導体基板１２に対してプリベークが行われる。導電ペースト塗布工程では、絶縁物１４の一表面部に導電ペースト１５が塗布される。第２の加熱工程では、絶縁物１４のハードベークと、導電ペースト１５の焼結とが略同時に行われる。【選択図】      図１
2005072489.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成する貫通配線であって、半導体基板の厚み方向に貫通する貫通配線を形成する貫通配線形成工程と、
半導体基板の厚み方向一方側の一表面部に、絶縁材料から成る絶縁物を塗布する絶縁物塗布工程と、
前記絶縁物および半導体基板に対してプリベークする第１の加熱工程と、
絶縁物の一表面部に導電ペーストを塗布する導電ペースト塗布工程と、
絶縁物のハードベークと、導電ペーストの焼結とを略同時に行う第２の加熱工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記絶縁物塗布工程の前、貫通配線形成工程は、
半導体基板の厚み方向他方側の少なくとも一表面部に、接着剤層を形成する第１段階と、
半導体基板を、支持部材に前記接着剤層を介して固着する第２段階と、
半導体基板の厚み方向一方側の一表面部を、厚み方向他方側の一表面部に近づくように後退させる第３段階とを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の加熱工程の後、支持部材を半導体基板から離脱する段階をさらに含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記貫通配線形成工程は第１段階の前において、
半導体基板の厚み方向に孔部を形成する段階と、
孔部に沿って側壁絶縁膜を形成する段階と、
孔部に導電物を被覆または充填する段階とを含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記第１段階の前、半導体基板の厚み方向他方側の一表面部に溝を形成する段階を含み、
第３段階において、前記溝を半導体基板の厚み方向に貫通することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項６】
前記絶縁物塗布工程は印刷法を用いることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記導電ペースト塗布工程は、配線形成領域にのみ導電ペーストを塗布することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記導電ペースト塗布工程は、導電ペーストを給電層として電解メッキを行なう段階を含むことを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記第１段階の前、半導体基板の厚み方向他方側の一表面部に、光学部材を形成する段階を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体素子が形成される半導体基板を有する半導体装置に関し、たとえば半導体基板の厚み方向一方側の一表面部に、導電ペーストを用いて配線が形成される半導体装置に関する。
本発明において、「略同時」は同時を含む。
【背景技術】
【０００２】
近年、携帯電話などの携帯情報機器に代表される電子機器の小形化および軽量化の要求に伴って、半導体装置の小形化および高密度化が図られている。この目的のために、複数の半導体装置を積層した積層型半導体モジュール構造が提案されている。
【０００３】
図１５は、第１の従来技術における半導体装置１ａ，１ｂを示す断面図である。第１の従来技術では、半導体基板２を貫通する貫通配線３を形成し、この貫通配線３と他の半導体基板１ｂの貫通配線３とを突起電極４を介して電気的に接続することによって積層構造が実現される。積層する半導体装置１ａ，１ｂの組合せ自由度を上げるために、半導体装置１ａ，１ｂの厚み方向一方側の表面である裏面に裏面配線５を形成し、貫通配線とは異なる位置に突起電極４を設ける場合がある。（たとえば特許文献１および２参照）。
【０００４】
また第２の従来技術では、半導体基板には貫通配線が形成されるとともに、厚み方向他方側の表面である主面に受光素子が形成される。半導体基板の裏面には貫通配線と電気的に接続される裏面配線が形成されており、裏面を配線基板に向けた状態で半導体基板が配線基板に実装される。（たとえば特許文献３および４参照）。
【０００５】
また実装面積の縮小とともに半導体装置の薄形化に対する要求がある。すでにワイヤボンドによる積層半導体モジュールなどでは、半導体基板の裏面を研削およびポリッシングなどによって薄形化し、ウエハの厚さを元の半分以下である１００〜２００μｍにするプロセスが行われている。この薄形化プロセスは前述の第１および第２の従来技術においても必要とされている。
【０００６】
半導体基板を薄形化するにあたって、まず半導体基板の裏面に裏面配線を形成する前に、半導体基板の主面に接着剤およびワックスを塗布し、ガラスなどの支持部材に半導体基板を固定する。その状態で支持部材を研磨装置に取付け、半導体基板の裏面を研磨する。その後半導体基板の裏面に裏面配線が形成される。薄形化した半導体基板は、機械的強度が低下し、ハンドリングが困難となることから、薄形化してからプローブテストが終了するまでの各工程は、通常、支持部材から半導体基板を取外さずに行われる。
【０００７】
特に第２の従来技術では、半導体基板の裏面の研磨前に、半導体基板の主面に光学部材を形成しておき、透光性を有する支持部材に半導体基板を固定する。その後支持部材と半導体基板とをともにダイシングし、支持部材をカバーガラスとして用いる場合がある。（たとえば特許文献３参照）。
【０００８】
【特許文献１】特開平１０−２２３８３３号公報
【特許文献２】特開２００１−１２７２４３号公報
【特許文献３】特開２００１−３５１９９７号公報
【特許文献４】特開２００２−９４０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前述の第１および第２の従来技術では次の問題がある。半導体装置に配線を形成する場合には、通常スパッタリングが行われる。スパッタリングでは、金属粒子の堆積とともに、運動エネルギーを有する二次電子が集積回路ウエハである半導体基板に次々と衝突する。この二次電子のエネルギーならびにスパッタリング蒸発を起こさせるためのプラズマによる輻射熱などによって、半導体基板の温度は上昇する。半導体基板の温度は、冷却機構ならびに所望の金属膜厚およびスパッタリング条件によって異なるが、約２５０〜３００度まで上昇することがある。
【００１０】
半導体基板を支持部材に固定するための接着剤には、耐熱性が低いものが多い。２００度以上の高温になると変性したり、気泡が生じたりすることがある。したがって支持部材に半導体基板を接着剤によって固着した状態で、前述の約２５０〜３００度まで温度上昇し得るスパッタリングを行うと、接着剤の接着力が低下して、半導体基板の一部が支持部材から剥がれてしまう。さらに第１の従来技術では、プローブテストの終了後、最終的に接着剤を半導体基板から除去しなければならないが、接着剤が変性して半導体基板から除去しにくくなり、このときに半導体装置に損傷を与えてしまう。またスパッタリングは真空中で行うので、高温に加熱されて不安定な状態の接着剤から含有成分が気化脱落し、真空チャンバ内を汚染することも予想される。さらにこの真空引きの時間が生産性に悪影響を及ぼすことは言うまでもない。
【００１１】
また第２の従来技術では、マイクロレンズおよびカラーフィルタなどの光学部材は、通常２００度以上の温度に加熱されると変性および変質する。このような光学部材を形成した後にスパッタリングを行うと、カラーフィルタの色素脱落およびレンズ部材の屈折率変動などが起き、光学部材としての光学的な機能が失われるという問題が生じる。また第２の従来技術において特に特許文献４に示す技術では、裏面に配線を形成した後に光学ガラスなどの光学部材を形成する。この場合、半導体基板を薄形化した後で支持部材から半導体基板を取外し、半導体基板に光学部材を形成しなければならないので、薄形化により強度が低下した半導体基板が光学部材形成中に破損するおそれがある。
【００１２】
本発明の目的は、高温条件および真空条件を緩和することができるとともに製造を容易に行うことができる半導体装置の製造方法および半導体装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、半導体基板に形成する貫通配線であって、半導体基板の厚み方向に貫通する貫通配線を形成する貫通配線形成工程と、
半導体基板の厚み方向一方側の一表面部に、絶縁材料から成る絶縁物を塗布する絶縁物塗布工程と、
前記絶縁物および半導体基板に対してプリベークする第１の加熱工程と、
絶縁物の一表面部に導電ペーストを塗布する導電ペースト塗布工程と、
絶縁物のハードベークと、導電ペーストの焼結とを略同時に行う第２の加熱工程とを含むことを特徴とする半導体装置の製造方法である。
【００１４】
また本発明は、前記絶縁物塗布工程の前、貫通配線形成工程は、
半導体基板の厚み方向他方側の少なくとも一表面部に、接着剤層を形成する第１段階と、
半導体基板を、支持部材に前記接着剤層を介して固着する第２段階と、
半導体基板の厚み方向一方側の一表面部を、厚み方向他方側の一表面部に近づくように後退させる第３段階とを含むことを特徴とする。
【００１５】
さらに本発明は、前記第２の加熱工程の後、支持部材を半導体基板から離脱する段階をさらに含むことを特徴とする。
【００１６】
さらに本発明は、前記貫通配線形成工程は第１段階の前において、
半導体基板の厚み方向に孔部を形成する段階と、
孔部に沿って側壁絶縁膜を形成する段階と、
孔部に導電物を被覆または充填する段階とを含むことを特徴とする。
【００１７】
さらに本発明は、前記第１段階の前、半導体基板の厚み方向他方側の一表面部に溝を形成する段階を含み、
第３段階において、前記溝を半導体基板の厚み方向に貫通することを特徴とする。
【００１８】
さらに本発明は、前記絶縁物塗布工程は印刷法を用いることを特徴とする。
さらに本発明は、前記導電ペースト塗布工程は、配線形成領域にのみ導電ペーストを塗布することを特徴とする。
【００１９】
さらに本発明は、前記導電ペースト塗布工程は、導電ペーストを給電層として電解メッキを行なう段階を含むことを特徴とする。
【００２０】
さらに本発明は、前記第１段階の前、半導体基板の厚み方向他方側の一表面部に、光学部材を形成する段階を含むことを特徴とする。
【発明の効果】
【００２１】
本発明によれば、貫通配線形成工程では、半導体基板の厚み方向に貫通する貫通配線が形成される。絶縁物塗布工程では、半導体基板の厚み方向一方側の一表面部に、絶縁材料から成る絶縁物が塗布される。第１の加熱工程では、前記絶縁物および半導体基板に対してプリベークが行われる。導電ペースト塗布工程では、絶縁物の一表面部に導電ペーストが塗布される。第２の加熱工程では、絶縁物のハードベークと、導電ペーストの焼結とが略同時に行われる。
【００２２】
特に絶縁物のハードベークと導電ペーストの焼結とを第２の加熱工程で略同時に行うので、絶縁物のハードベークと導電ペーストの焼結とを別々の工程で行う必要がなく工程を簡略化することができる。さらに第２の加熱工程で絶縁物のハードベークと導電ペーストの焼結とを略同時に行うことによって、絶縁物のハードベークと導電ペーストの焼結とを別々の工程で行うよりも、絶縁物と導電ペーストとの密着性を向上することができる。また本製造方法によれば、各工程において少なくともスパッタリングを行うことなく半導体装置を製造することが可能となる。従来のスパッタリングに伴う真空引きを省略することも可能となるので、前記真空引きに要する時間を不要とすることができ、それ故、半導体装置のサイクルタイムの短縮を図り、半導体装置の生産性を向上することができる。このように本製造方法によれば、高温条件および真空条件を緩和することができるとともに製造を容易に行うことができる。
【００２３】
また本発明によれば、前記絶縁物塗布工程の前、貫通配線形成工程では、第１〜第３段階の処理が行われる。第１段階では、半導体基板の厚み方向他方側の少なくとも一表面部に、接着剤層が形成される。第２段階では、半導体基板が、支持部材に前記接着剤層を介して固着される。第３段階では、半導体基板の厚み方向一方側の一表面部が、厚み方向他方側の一表面部に近づくように後退される。これによって半導体基板が薄形化される。第２および第３段階において半導体基板が支持部材に接着剤層を介して固着された状態であっても、従来のスパッタリングを行うことなく半導体基板の薄形化を実現できるうえ、半導体基板の厚み方向に貫通する貫通配線を形成することが可能となる。これによってスパッタリングに伴う高温条件および真空条件が格段に緩和されるので、接着剤層の気化脱落によるチャンバの汚染と、接着剤層の変性と、接着剤層における気泡の発生とを確実に防止することができる。接着剤層の変性が防止されるので、高い接着力を得ることができる。これによって薄形化によって強度が低下した半導体基板を支持部材に確実に固着させることができ、後段の処理を安定にかつ安全に行うことができる。
【００２４】
また本発明によれば、前記第２の加熱工程の後、支持部材が半導体基板から離脱される。接着剤層の変性を防止することができるので、支持部材を半導体基板から離脱するときに、接着剤層を半導体基板から除去することが容易になり、半導体基板の損傷を防止することができる。
【００２５】
また本発明によれば、前記貫通配線形成工程では、第１段階の前に、半導体基板の厚み方向に孔部が形成され、この孔部に沿って側壁絶縁膜が形成され、孔部に導電物が被覆または充填される。後段の第１〜第３段階の処理が行われると、半導体基板の薄形化によって孔部が厚み方向に貫通される。これによって半導体基板を薄形化したうえで、半導体基板を厚み方向に貫通する貫通配線を半導体基板に形成することができる。
【００２６】
また本発明によれば、前記第１段階の前、半導体基板の厚み方向他方側の一表面部に溝が形成される。第３段階では、前記溝が半導体基板の厚み方向に貫通される。これによって半導体基板を薄形化したうえで、半導体基板を所望の寸法に分割して個片化することができる。このとき半導体基板は接着剤層を介して支持部材に固着されている。高温条件を緩和することができるので、接着剤層の接着力の低下を防止することができる。これによって個片化した半導体基板のハンドリングを容易にすることができるとともに、個片化した半導体基板が接着剤層から剥離することを確実に防止することができる。
【００２７】
また本発明によれば、前記絶縁物塗布工程では印刷法が用いられる。印刷法を用いて絶縁物が塗布されるので、半導体基板の所望の領域だけに容易に塗布することができる。
【００２８】
また本発明によれば、前記導電ペースト塗布工程では、配線形成領域にのみ導電ペーストが塗布される。これによって配線形成領域を除く残余の領域に塗布した導電ペーストを除去する作業が不要となるので、製造時間の短縮およびコストダウンなどを図ることができる。
【００２９】
また本発明によれば、前記導電ペースト塗布工程では、導電ペーストを給電層として電解メッキが行われる。給電層は、導電ペーストを焼結することによって形成され絶縁物に対して密着性が良い。これによって電解メッキによって形成される配線と絶縁物との密着性を向上することができる。
【００３０】
また本発明によれば、前記第１段階の前、半導体基板の厚み方向他方側の一表面部に、光学部材が形成される。光学部材の形成後に後段の処理を行った場合であっても、従来のスパッタリングを省略することができる。換言すれば、従来のスパッタリングに伴う高温条件を緩和することができる。これによって光学部材が熱によって光学的な機能を失うことを確実に防止することができる。また高品質な半導体装置を製造することができる。
【００３１】
また本発明によれば、貫通配線が半導体基板の厚み方向に貫通するように形成される。突起電極が半導体基板の厚み方向一方側の一表面部に形成される。貫通配線と突起電極とは、接続配線によって電気的に接続される。接続配線は導電ペーストを焼結して形成される。このように接続配線を形成する場合に、従来のスパッタリングを省略することができる。つまり本発明によれば、スパッタリングに伴う高温条件および真空条件を緩和することができるうえ、簡単な手順で半導体装置を容易に製造することができる。仮に接着剤を用いて半導体基板を支持部材に固着した状態で、半導体基板に対して加熱処理する場合であっても、高温条件および真空条件を緩和することができるので、接着剤の変性および気化脱落ならびに接着剤における気泡の発生を防止することができる。これによって半導体装置の損傷を防止して、高品質な半導体装置を実現することができる。
【００３２】
また本発明によれば、積層半導体モジュールが複数の半導体装置を厚み方向に積層して構成される。高品質な半導体装置によって積層半導体モジュールが構成されるので、利便性の高い積層半導体モジュールを実現することができる。
【発明を実施するための最良の形態】
【００３３】
図１は、本発明の第１の実施の形態である半導体装置１０を製造する手順を示すフローチャートである。図３も参照しつつ説明する。半導体装置１０は、半導体素子１１が形成される平板状の半導体基板１２を有する。半導体装置１０は、本発明の半導体装置の製造方法を実施することによって製造される。半導体装置１０の製造方法は、ステップａ１の貫通配線形成工程とステップａ２の絶縁物塗布工程とステップａ３の第１の加熱工程とステップａ４の導電ペースト塗布工程とステップａ５の第２の加熱工程とを含む。
【００３４】
ステップａ０では、半導体装置１０の製造を開始してステップａ１の貫通配線形成工程に進む。ステップａ１の貫通配線形成工程では、半導体基板１２に貫通配線１３が形成される。半導体基板１２はたとえばシリコンウエハによって実現される。ステップａ１で貫通配線１３が形成されると、ステップａ２の絶縁物塗布工程に進む。
【００３５】
ステップａ２の絶縁物塗布工程では、半導体基板１２の厚み方向Ａ一方側の一表面部である第１表面部１２ａに、絶縁材料から成る絶縁物１４が塗布される。図２〜６において、前記厚み方向Ａ一方側を矢符Ａ１で示し、厚み方向Ａ他方側を矢符Ａ２で示す。ステップａ２で絶縁物１４が第１表面部１２ａに塗布されると（図３（３）参照）、ステップａ３の第１の加熱工程に進む。ステップａ３の第１の加熱工程では、絶縁物１４および半導体基板１２がプリベークされる。ステップａ３で絶縁物１４および半導体基板１２がプリベークされると、ステップａ４の導電ペースト塗布工程に進む。
【００３６】
ステップａ４の導電ペースト塗布工程では、絶縁物１４の一表面部に導電ペースト１５が塗布される（図３（４）参照）。ステップａ４で導電ペースト１５が塗布されると、ステップａ５の第２の加熱工程に進む。ステップａ５の第２の加熱工程では、絶縁物１４のハードベークと、導電ペースト１５の焼結とが略同時に行われる。ステップａ５で絶縁物１４のハードベークと導電ペースト１５の焼結とが行われると、ステップａ６に進んで本フローを終了する。
【００３７】
図２は、絶縁物塗布工程の前に半導体基板１２に行われるべき製造工程を段階的に示す断面図であり、図２（１）は、第２表面部１２ｂに表面配線１６などが形成される段階を示す断面図、図２（２）は、非貫通孔部２０に側壁絶縁膜２１が形成される段階を示す断面図、図２（３）は、非貫通孔部２０に孔内配線２２が形成される段階を示す断面図、図２（４）は、溝２４および絶縁膜２３が形成される段階を示す断面図である。半導体装置１０の製造方法は、前述のステップａ１の貫通配線形成工程の前に、半導体基板１２の厚み方向他方側の一表面部である第２表面部１２ｂに半導体素子１１を形成する工程と、半導体基板１２の第２表面部１２ｂに表面配線１６を形成する工程とを含む。
【００３８】
半導体基板１２の第２表面部１２ｂには凹所が形成され、この凹所には半導体素子１１が形成される。半導体素子１１はたとえば後述する表面配線１６に電気的に接続される。半導体基板１２の第２表面部１２ｂには、絶縁材料から成る絶縁膜１７が形成される。絶縁膜１７は、第２表面部１２ｂ全体に形成されてもよいし、第２表面部１２ｂの一部に形成されてもよい。第２表面部１２ｂの絶縁膜１７の一表面部には、導電物が塗布され、たとえば電解メッキなどを施して表面配線１６が形成される。表面配線１６は、絶縁膜１７の一表面部の予め定める領域に、印刷法などを用いて形成される。表面配線１６は、一部を除いて絶縁材料から成る絶縁膜１８によって被覆されている。これによって表面配線１６を物理的および化学的な汚染およびダメージから保護することができる。絶縁膜１８は、第２表面部１２ｂ全体に形成されてもよいし、第２表面部１２ｂの一部に形成されてもよい。半導体基板１２を所望の形状に分割するためのダイシングライン１９は、図２（１）〜図２（４）の仮想線に示すように、半導体基板１２の厚み方向Ａに沿って予め設定されている。
【００３９】
ステップａ１の貫通配線形成工程は、半導体基板１２の厚み方向Ａに非貫通孔部２０を形成する段階と、非貫通孔部２０に沿って側壁絶縁膜２１を形成する段階と、非貫通孔部２０に導電物を被覆または充填する段階とを含む。これら各段階は表面配線１６および絶縁膜１７，１８を形成する工程の後に行われる。孔部である非貫通孔部２０は、図２（１）に示すように、半導体基板１２の第２表面部１２ｂに凹設される。非貫通孔部２０は、たとえば二酸化シリコン（ＳｉＯ2）およびフォトレジストをエッチングマスクとしてリアクティブイオンエッチング（ＲＩＥ）装置によってエッチングする方法およびレーザによって穿孔する方法などによって形成される。非貫通孔部２０をＲＩＥ装置によって形成する場合、表面配線１６を保護するための絶縁膜１８を予め厚く形成しておき、この絶縁膜１８をエッチングマスクとして利用してもよい。この場合、非貫通孔部２０を形成する領域には、絶縁膜１８を形成しないようにする。
【００４０】
非貫通孔部２０が形成されると、図２（２）に示すように、絶縁材料から成る側壁絶縁膜２１が形成される。側壁絶縁膜２１は、非貫通孔部２０の内壁に沿って形成され、非貫通孔部２０の内壁を被覆する。側壁絶縁膜２１は、たとえば樹脂を非貫通孔部２０に充填した後にレーザで穿孔する方法および化学気相成長法（ＣＶＤ）によってＳｉＯ2および窒化シリコン（ＳｉＮ）などの絶縁膜を形成する方法などによって形成される。
【００４１】
側壁絶縁膜２１が形成された非貫通孔部２０には、図２（３）に示すように、導電物が被覆または充填される。これによって前記非貫通孔部２０およびこの非貫通孔部２０から厚み方向Ａ他方にやや突出するように、孔内配線２２が形成される。孔内配線２２は、たとえば銅（Ｃｕ）メッキおよび導電ペーストなどを用いて非貫通孔部２０を充填することによって形成される。またＣＶＤによってアルミニウム（Ａｌ）などの導電膜を形成して側壁絶縁膜２１を被覆し、さらに樹脂を充填する。このように非貫通孔部２０およびこの非貫通孔部２０から厚み方向Ａ他方にやや突出するように、孔内配線２２を形成してもよい。
【００４２】
孔内配線２２が形成された後、図２（４）に示すように、半導体基板１２の第２表面部１２ｂ全体に絶縁材料から成る絶縁膜２３が形成される。表面配線１６および孔内配線２２は、第２表面部１２ｂに形成される絶縁膜１７，１８，２３によって被覆されている。さらに図２（４）に示すように、半導体基板１２の第２表面部１２ｂに、半導体基板１２を分割するための溝２４が形成される。具体的に半導体基板１２において、非貫通孔部２０の形成位置から、厚み方向Ａに垂直な仮想平面に沿った距離であって予め定める距離だけ離隔した位置に、溝２４が形成される。この溝２４はダイシングライン１９に沿って形成される。溝２４は、順次、絶縁膜２３，１８，１７を厚み方向Ａ一方に貫通するように形成される。さらに溝２４は、厚み方向Ａに関して半導体素子１１が形成される凹所の深さよりも、矢符Ａ１で示す厚み方向一方に深くかつ非貫通孔部２０の底部２０ｂよりも厚み方向一方に深く形成される。しかも溝２４は、半導体基板１２を貫通しないように形成される。
【００４３】
図３は、主に、貫通配線形成工程と絶縁物塗布工程と導電ペースト塗布工程とを段階的に示す断面図であり、図３（１）は、半導体基板１２が支持部材３１に固定される段階を示す断面図、図３（２）は、半導体基板１２が薄形化される段階を示す断面図、図３（３）は、半導体基板１２の第１表面部１２ａに絶縁物１４が塗布される段階を示す断面図、図３（４）は、導電ペースト１５が塗布される段階を示す断面図である。ステップａ１の貫通配線形成工程は、ステップａ２の絶縁物塗布工程の前に行われる第１〜第３段階を含む。第１〜第３段階は、溝２４を形成した後に行われる。第１段階では接着剤層３０が形成される。図３（１）に示すように、半導体基板１２の少なくとも第２表面部１２ｂに接着剤が塗布され、接着剤層３０が形成される。接着剤層３０はスピンコートなどによって約２０〜５０μｍの厚みに形成される。また接着剤にはたとえば紫外線によって硬化する樹脂が用いられる。
【００４４】
第１段階で接着剤層３０が形成されると、第２段階では半導体基板１２が支持部材３１に固着される。支持部材３１を接着剤層３０に貼り付け、接着剤の粘性によって半導体基板１２を支持部材３１に仮固定する。この支持部材３１は透光性を有する。紫外線を支持部材３１側から照射すると、紫外線は支持部材３１を透過して接着剤層３０に照射される。接着剤層３０は紫外線によって硬化し、これによって半導体基板１２が支持部材３１に確実に固着される。また接着剤は紫外線によって硬化する前は流動性を有するので、溝２４に流れ込ませることができ、これによって接着剤層３０と半導体基板１２との接触面積を可及的に大きくすることができ、半導体基板１２を支持部材３１により強固に固着することができる。半導体基板１２が支持部材３１に固着された状態では、半導体基板１２に対する処理は、高温条件および真空条件が緩和された条件たとえば２００度以下および常圧下で行われる。
【００４５】
第２段階で半導体基板１２が支持部材３１に固着されると、第３段階では、半導体基板１２の第１表面部１２ａが第２表面部１２ｂに近づくように後退される。半導体基板１２は、支持部材３１に支持される状態で図示外の研磨装置に取付けられ、研削またはポリッシングされる。半導体基板１２は、第１表面部１２ａの表面が図３（１）の破線で示す後退位置３２に到達するまで研削される。後退位置３２は、第１表面部１２ａを研削することによって、溝２４を半導体基板１２の厚み方向Ａに貫通する位置に設定される。また本実施の形態では、後退位置３２は、研削することによって非貫通孔部２０が貫通され厚み方向Ａ一方側に開放する位置に設定される。なお、研削の後でポリッシングによって仕上げを行なってもよい。
【００４６】
第３段階で第１表面部１２ａの表面が後退位置３２に到達するまで半導体基板１２を薄形化することによって、図３（３）に示すように、非貫通孔部２０が貫通孔部２０ａになり、孔内配線２２が貫通配線１３になる。貫通孔部２０ａには貫通孔が形成される。貫通配線１３は半導体基板１２の厚み方向Ａに貫通するように形成される。また半導体基板１２は、溝２４が厚み方向Ａに貫通されることによって分割され個片化される。半導体基板１２を接着剤層３０を介して支持部材３１に固着した状態では高温条件および真空条件が緩和されているので、接着剤が変性することがなく、これによって個片化された半導体基板１２を接着剤層３０によって支持部材３１に確実に固着することができる。半導体基板１２を研削することによって薄形化する作業で、半導体基板１２を所望のサイズに分割する作業をも行うことができ、製造工程を簡略化することができる。
【００４７】
半導体基板１２が薄形化されると、半導体基板１２が支持部材３１ごと研磨装置から取外される。その後、ステップａ２の絶縁物塗布工程が行われる。絶縁物１４は、半導体基板１２の第１表面部１２ａに塗布される。絶縁物１４は、貫通配線１３が形成される領域を除いて、スクリーン印刷などによって塗布される。絶縁物１４が半導体基板１２の第１表面部１２ａに塗布されると、ステップａ３の第１の加熱工程が行われ、絶縁物１４および半導体基板１２がプリベークされる。
【００４８】
絶縁物１４および半導体基板１２がプリベークされると、ステップａ４の導電ペースト塗布工程が行われる。導電ペースト１５は、予め定める配線形成領域２９にのみ塗布される。配線形成領域２９は後述する裏面配線１５ａが形成されるべき領域であり、第１表面部１２ａにおいて貫通配線１３が形成される領域を含む。導電ペースト１５は、貫通配線１３に電気的に接続されるように塗布される。導電ペースト１５は、直径が数ｎｍ〜数１００ｎｍの銀（Ａｇ）粒子と、揮発性の溶剤と、樹脂とを含んで構成される。導電ペースト１５は約１〜５μｍの厚みになるように印刷法を用いて塗布される。
【００４９】
導電ペースト１５が塗布されると、ステップａ５の第２の加熱工程が行われる。加熱工程では、約１５０〜２００度のオーブンで約３０〜６０分間、半導体基板１２が加熱される。これによって絶縁物１４のハードベークと導電ペースト１５の焼結とが略同時に行われる。第２の加熱工程における最高温度は、導電ペースト１５に含まれる金属元素のバルク時における融点よりも低くなるように設定される。このように設定することによって、導電ペースト１５に含まれる金属微粒子がサブミクロンからナノサイズ粒径である場合、バルク金属の場合とは異なり、融点以下の温度であっても、金属微粒子同士の表面が接合するという現象が見られる。この現象を用いると、第２の加熱工程を、導電ペースト１５に含まれる金属微粒子の融点以下の低温条件下で行なっても、導電ペースト１５を焼結することができる。これによって高温条件を緩和することができる。
【００５０】
導電ペースト１５を焼結することによって、Ａｇ薄膜が形成される。このＡｇ薄膜は、バルク状態のＡｇと同等程度の１０−６［Ω・ｃｍ］台の比抵抗値を有する。したがってＡｇ薄膜を接続配線である裏面配線１５ａとして用いることができる。導電ペースト１５は、有機銀（Ａｇ）化合物ならびに金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）および白金（Ｐｔ）などの金属元素からなる金属微粒子が含まれていてもよい。また導電ペースト１５に含まれる金属元素が錯イオンとして含まれていてもよい。
【００５１】
図４は、第２の加熱工程の後に半導体基板１２に行われるべき製造工程を段階的に示す断面図であり、図４（１）は、裏面配線１５ａ形成後に絶縁膜３３が半導体基板１２に形成される段階を示す断面図、図４（２）は、半導体基板１２が支持部材３１から離脱される段階を示す断面図である。半導体装置１０の製造方法は、第２の加熱工程の後に、半導体基板１２の第１表面部１２ａに絶縁膜３３を形成する段階と、半導体基板１２に対してプローブテストをする段階と、支持部材３１を半導体基板１２から離脱する段階とをさらに含む。
【００５２】
第２の加熱工程が行われると、図４（１）に示すように、半導体基板１２の第１表面部１２ａに、絶縁物が塗布されて絶縁膜３３が形成される。絶縁膜３３は、第１表面部１２ａにおいて電極形成領域３４を除く残余の領域に形成される。電極形成領域３４は突起電極３５が形成される領域である。電極形成領域３４では、Ａｇ薄膜である裏面配線１５ａの一部が外方に臨んで設けられる。裏面配線１５ａは、電極形成領域３４を除く残余の部分が絶縁膜１４，３３によって被覆されている。絶縁膜３３が形成されると、プローブテストが行われる。プローブテストでは、個片化された半導体基板１２毎換言するとチップエリア毎に良品か否かの判定が行われる。良品と判定された場合、半導体基板１２は、図４（２）に示すように接着剤層３０から取外され、したがって支持部材３１が半導体基板１２から離脱される。
【００５３】
図５は、突起電極３５が形成される半導体基板１２を示す断面図である。半導体基板１２から支持部材３１が離脱された後、半導体基板１２には突起電極３５が形成される。突起電極３５は、電極形成領域３４に形成される。突起電極３５と貫通配線１３とは、裏面配線１５ａによって電気的に接続される。突起電極３５はたとえば半田およびＡｕなどによって形成される。なお、突起電極３５は半導体基板１２を接着剤層３０から取外す前に形成するようにしてもよい。このようにして貫通配線１３、裏面配線１５ａ、表面配線１６および突起電極３５とを含んで構成される半導体装置１０が形成される。
【００５４】
図６は、ランド３６が形成される半導体基板１２を備える半導体装置１０示す断面図である。半導体基板１２には、前述の構成に加えて導電性を有するランド３６を形成してもよい。ランド３６は、たとえば貫通配線１３および表面配線１６に形成され、これらと突起電極３５とを電気的に接続する。ランド３６は裏面配線１５ａに形成されてもよい。絶縁膜２３のランド３６に対応する部分は、貫通配線１３および表面配線１６の一部が外方に臨むように透孔が形成される。これによってランド３６が外方に臨んで設けられる。このランド３６に、他の半導体装置１０の突起電極３５を電気的に接続することによって、複数の半導体装置１０を厚み方向Ａに積層した積層半導体モジュール４０を形成することができる。
【００５５】
図７は、複数の半導体装置１０を積層した積層半導体モジュール４０を示す断面図である。図８は、積層半導体モジュール４０を示す斜視図である。図８では、配線基板４１は省略されている。積層半導体モジュール４０は、複数の半導体装置１０を厚み方向に積層して構成される。積層半導体モジュール４０は配線が形成される配線基板４１を含む。裏面配線１５ａは所望の配線状態となるように印刷法などによって容易に形成されるので、貫通配線１３の位置に関らず突起電極３５を所望の位置に形成することができる。したがって個片化された半導体基板１２のサイズ換言するとチップサイズが異なる場合であっても、複数の半導体基板１２を厚み方向Ａに積層して配線基板４１に実装することができる。たとえば厚み方向Ａに関して半導体素子１１が形成される領域とは反対側の領域に、突起電極３５を形成することができる。
【００５６】
このように構成される積層半導体モジュール４０は、積層される半導体装置１０間で電気信号の伝送が可能となる。これによって各半導体装置１０を個別に配線基板４１に実装する場合に比べて、配線距離を短くすることができ、信号伝送を高速化することができる。さらに複数の半導体装置１０を積層するので、必要な実装面積を可及的に小さくすることができ、配線基板４１の高密度化を達成することができる。また裏面配線１５ａによって半導体装置１０の大きさおよび表面配線１６のパターンに応じて、突起電極３５を所望の位置に配置することができ、構造およびサイズの異なる半導体装置１０を積層することも可能となる。
【００５７】
配線基板４１と半導体基板１２との熱膨張係数が大きく異なる場合、突起電極３５には温度サイクルが生じて熱歪みが生じる。この不具合を解消するために、裏面配線１５ａを貫通配線１３から半導体基板１２の略中央部まで延在させておき、突起電極３５が半導体基板１２の略中央部に配置されるように構成する。このように構成することによって、半導体基板１２の縁辺部に突起電極３５を形成する場合に比べて、突起電極３５に生じる熱歪みが低減されるので、積層半導体モジュール４０の実装信頼性を向上することができる。
【００５８】
前述の実施の形態において、複数の半導体装置１０を積層するとき、たとえば突起電極３５とランド３６との間に、導電性を有する異方性接着剤を塗布して積層するようにしてもよい。
【００５９】
本実施の形態によれば、特に絶縁物１４のハードベークと導電ペースト１５の焼結とを第２の加熱工程で略同時に行うので、絶縁物１４のハードベークと導電ペースト１５の焼結とを別々の工程で行う必要がなく工程を簡略化することができる。さらに第２の加熱工程で絶縁物１４のハードベークと導電ペースト１５の焼結とを略同時に行うことによって、絶縁物１４のハードベークと導電ペースト１５の焼結とを別々の工程で行うよりも、絶縁物１４と導電ペースト１５との密着性を向上することができる。また本製造方法によれば、各工程において少なくともスパッタリングを行うことなく半導体装置１０を製造することが可能となる。従来のスパッタリングに伴う真空引きを省略することも可能となるので、前記真空引きに要する時間を不要とすることができ、それ故、半導体装置１０のサイクルタイムの短縮を図り、半導体装置１０の生産性を向上することができる。このように本製造方法によれば、高温条件および真空条件を緩和することができるとともに製造を容易に行うことができる。
【００６０】
また本実施の形態によれば、第２および第３段階において半導体基板１２が支持部材３１に接着剤層３０を介して固着された状態であっても、従来のスパッタリングを行うことなく半導体基板１２の薄形化を実現できるうえ、半導体基板１２の厚み方向Ａに貫通する貫通配線１３を形成することが可能となる。これによってスパッタリングに伴う高温条件および真空条件が格段に緩和されるので、接着剤層３０の気化脱落によるチャンバの汚染と、接着剤層３０の変性と、接着剤層３０における気泡の発生とを確実に防止することができる。接着剤層３０の変性が防止されるので、高い接着力を得ることができる。これによって薄形化によって強度が低下した半導体基板１２を支持部材３１に確実に固着させることができ、後段の処理を安定にかつ安全に行うことができる。
【００６１】
また本実施の形態によれば、接着剤層３０の変性を防止することができるので、支持部材３１を半導体基板１２から離脱するときに、接着剤層３０を半導体基板１２から除去することが容易になり、半導体基板１２の損傷を防止することができる。
【００６２】
また本実施の形態によれば、前記貫通配線形成工程では、第１段階の前に、半導体基板１２の厚み方向Ａに非貫通孔部２０が形成され、この非貫通孔部２０に沿って側壁絶縁膜２１が形成され、非貫通孔部２０に導電物が被覆または充填される。後段の第１〜第３段階の処理が行われると、半導体基板１２の薄形化によって非貫通孔部２０が厚み方向Ａに貫通される。これによって半導体基板１２を薄形化したうえで、半導体基板１２を厚み方向Ａに貫通する貫通配線１３を半導体基板１２に形成することができる。
【００６３】
また本実施の形態によれば、前記第１段階の前、半導体基板１２の第２表面部１２ｂに溝２４が形成される。第３段階では、前記溝２４が半導体基板１２の厚み方向Ａに貫通される。これによって半導体基板１２を薄形化したうえで、半導体基板１２を所望の寸法に分割して個片化することができる。このとき半導体基板１２は接着剤層３０を介して支持部材３１に固着されている。高温条件を緩和することができるので、接着剤層３０の接着力の低下を防止することができる。これによって個片化した半導体基板１２のハンドリングを容易にすることができるとともに、個片化した半導体基板１２が接着剤層３０から剥離することを確実に防止することができる。
【００６４】
また本実施の形態によれば、前記絶縁物塗布工程では印刷法が用いられる。印刷法を用いることによって絶縁物１４を半導体基板１２の所望の領域だけに容易に塗布することができる。
【００６５】
また本実施の形態によれば、前記導電ペースト塗布工程では、配線形成領域２９にのみ導電ペースト１５が塗布される。これによって配線形成領域２９を除く残余の領域に塗布した導電ペースト１５を除去する作業が不要となるので、製造時間の短縮およびコストダウンなどを図ることができる。
【００６６】
また本実施の形態によれば、貫通配線１３が半導体基板１２の厚み方向Ａに貫通するように形成される。突起電極３５が半導体基板１２の第１表面部１２ａに形成される。貫通配線１３と突起電極３５とは、裏面配線１５ａによって電気的に接続される。裏面配線１５ａは導電ペースト１５を焼結して形成される。このように裏面配線１５ａを形成する場合に、従来のスパッタリングを省略することができる。つまり本発明によれば、スパッタリングに伴う高温条件および真空条件を緩和することができるうえ、簡単な手順で半導体装置１０を容易に製造することができる。仮に接着剤を用いて半導体基板１２を支持部材３１に固着した状態で、半導体基板１２に対して加熱処理する場合であっても、高温条件および真空条件を緩和することができるので、接着剤の変性および気化脱落ならびに接着剤における気泡の発生を防止することができる。これによって半導体装置１０の損傷を防止して、高品質な半導体装置１０を実現することができる。
【００６７】
また本実施の形態によれば、積層半導体モジュール４０が複数の半導体装置１０を厚み方向Ａに積層して構成される。高品質な半導体装置１０によって積層半導体モジュール４０が構成されるので、利便性の高い積層半導体モジュール４０を実現することができる。
【００６８】
図９は、本発明の第２の実施の形態である半導体装置１０ａにおいて、貫通配線形成工程の後に半導体基板１２に行われるべき製造工程を段階的に示す断面図であり、図９（１）は、貫通配線１３形成後の半導体基板１２を示す断面図、図９（２）は、第１表面部１２ａに絶縁物１４が塗布される段階を示す断面図、図９（３）は、導電ペースト１５が半導体基板１２に塗布される段階を示す断面図、図９（４）は、フォトレジスト４５が半導体基板１２に塗布される段階を示す断面図である。本実施の形態の半導体装置１０ａの製造方法は、前述の第１の実施の形態の半導体装置１０の製造方法と類似している。本実施の形態において、導電ペースト塗布工程は、導電ペースト１５を給電層４６として電解メッキを行う段階を含む。本実施の形態において、前述の第１の実施の形態の半導体装置１０と同様の構成には同一の参照符号を付し同様の説明を省略する。
【００６９】
図９（１）に示す半導体基板１２は、前述の図３（２）に示すように薄形化された半導体基板１２である。半導体基板１２を薄形化した後、図９（２）に示すように、半導体基板１２の第１表面部１２ａに絶縁物１４を塗布する。この絶縁物１４は第１の加熱工程でプリベークされる。絶縁物１４がプリベークされると、導電ペースト塗布工程が行われる。導電ペースト塗布工程では、図９（３）に示すように、給電層４６として導電ペースト１５をスピンコートによって絶縁物１４の一表面部および貫通配線１３の一表面部に塗布する。絶縁物１４および貫通配線１３は、導電ペースト１５によって被覆されている。導電ペースト１５を塗布した後、第２の加熱工程が行われる。第２の加熱工程では、約１５０〜２００度のオーブンで約３０〜６０分間、半導体基板１２が加熱される。これによって絶縁物１４のハードベークと導電ペースト１５の焼結とが略同時に行われる。導電ペースト１５が焼結されることによって、約０．１〜０．２μｍの厚みを有する給電層４６が形成される。
【００７０】
給電層４６が形成された後、図９（４）に示すように、給電層４６の一表面部の予め定める領域に、フォトレジスト４５が形成される。フォトレジスト４５はスピンコートで塗布され、その後、フォトリソグラフィによって配線を形成すべき領域とそれ以外の領域とが区別される。フォトレジスト４５は配線形成領域２９を除く残余の領域に塗布されている。これによってフォトレジスト４５には、給電層４６の一部が外方に臨むように透孔が形成される。フォトレジスト４５の種類と、露光および現像の工程とについては特に制限されない。フォトレジスト４５は、その厚みが約３〜１５μｍ程度になるように形成される。
【００７１】
図１０は、主に、裏面配線４８を形成する工程と絶縁膜３３を形成する工程と突起電極３５を形成する工程とを段階的に示す断面図であり、図１０（１）は、電解メッキ層４７が半導体基板１２に形成される段階を示す断面図、図１０（２）は、半導体基板１２がエッチングされる段階を示す断面図、図１０（３）は、絶縁膜３３が半導体基板１２に形成される段階を示す断面図、図１０（４）は、突起電極３５が半導体基板１２に形成される段階を示す断面図である。フォトレジスト４５が形成された後、半導体基板１２が図示外の電解メッキ装置に投入され、電解メッキが行われる。電解メッキによって、図１０（１）に示すように、フォトレジスト４５の透孔が形成される開口部４５ａに、電解メッキ層４７が形成される。フォトレジスト４５の開口部４５ａを介して、電解メッキ装置の電極と給電層４６とを接触させ、メッキ液に浸し、電解メッキを所定時間実施する。その結果、図１０（１）に示すように、約２〜１０μｍ程度の厚みを有する電解メッキ層４７が形成される。
【００７２】
電解メッキ装置についても従来から使用されている装置を活用することができる。電解メッキには、材料としてたとえばＣｕ、Ａｇ、ＡｕおよびＮｉなどが用いられる。電解メッキを行うにあたって、単一の金属層だけでなく、複数回にわたって異なるメッキ液を用いて複数層の電解メッキ層４７を形成するようにしてもよい。またフォトレジスト４５には開口部４５ａを形成していたが、給電層４６全体を被覆するようにフォトレジスト４５を塗布してもよい。この場合、電解メッキ装置の電極をフォトレジスト４５を突き破るようにして給電層４６に接触させ、メッキ液に浸した後、電解メッキを実施する。
【００７３】
電解メッキ層４７が形成された後、図１０（２）に示すように、フォトレジスト４５の剥離と不要な領域の給電層４６の除去とが行われる。フォトレジスト４５を剥離する方法も特に限定されない。給電層４６は電解メッキ層４７をマスクにして除去される。給電層４６が電解メッキ層４７よりもエッチングされるように、エッチング剤が選択されることが望ましい。仮に給電層４６と電解メッキ層４７とのエッチングレートが同一であったとしても、給電層４６に対して電解メッキ層４７は約１０〜１００倍の厚みがある。したがって温度および時間などのエッチング条件を調整することによって、電解メッキ層４７を残して不要な領域の給電層４６だけを除去することができる。
【００７４】
たとえば給電層４６がＡｇから成る場合、エッチング剤には硝酸が用いられる。電解メッキ層４７の表面部にＣｕが露出している場合、銅が硝酸によって溶けるが、適切なエッチング条件を設定することによって、不要な領域の給電層４６を完全に除去しかつ充分な厚みのＣｕメッキ層が残るように処理することができる。また電解メッキ層４７の表面部にＡｕが露出している場合、エッチング剤の選択ならびに温度および時間などのエッチング条件は、最も広い条件マージンを得ることができる。したがって電解メッキ層４７は表面部にＡｕが露出するように形成されることが望ましい。
【００７５】
このようにフォトレジスト４５の剥離と不要な領域の給電層４６の除去とが行われると、電解メッキ層４７が形成される領域の給電層４６だけが残り、したがって所望の配線形成領域２９にのみ裏面配線４８が形成される。裏面配線４８は給電層４６および電解メッキ層４７を含む。その後図１０（３）に示すように、半導体基板の第１表面部１２ａ側から絶縁材料から成る絶縁物を塗布し、絶縁膜３３を形成する。この絶縁膜３３は完成した裏面配線４８を保護する。裏面配線４８にランド３６を形成する場合、裏面配線４８のランド３６が形成される部分には、絶縁物は塗布されず透孔が形成されている。絶縁膜３３の形成方法は、感光性を有する保護樹脂材を用いてフォトリソグラフィを行う方法であってもよいし、保護樹脂材に加えてフォトレジストをさらに塗布したうえでフォトリソグラフィを行う方法であってもよく、材料および方法は特に限定されない。
【００７６】
絶縁膜３３が形成された後、図１０（４）に示すように、絶縁膜３３の透孔が形成される部位に突起電極３５が形成される。突起電極３５は、裏面配線４８によって貫通配線１３と電気的に接続される。たとえば突起電極３５は、球状の半田ボール部材を絶縁膜３３の透孔が形成される部位に設け、リフローして形成する方法および半田ペーストを印刷し、リフローして形成する方法などによって実現される。
【００７７】
本実施の形態によれば、前記導電ペースト塗布工程では、導電ペースト１５を給電層４６として電解メッキが行われる。給電層４６は、導電ペースト１５を焼結することによって形成され絶縁物１４に対して密着性が良い。これによって電解メッキによって形成される裏面配線４８と絶縁物１４との密着性を向上することができる。
【００７８】
図１１は、本発明の第３の実施の形態である半導体装置１０ｂにおいて、主に、マイクロレンズ５０を形成する段階と第１〜第３段階とを段階的に示す断面図であり、図１１（１）は、第２表面部１２ｂにマイクロレンズ５０が半導体基板１２に形成される段階を示す断面図、図１１（２）は、半導体基板１２が接着剤層３０を介して支持部材３１に固着される段階を示す断面図、図１１（３）は、貫通配線１３が半導体基板１２に形成される段階を示す断面図である。本実施の形態の半導体装置１０ｂは、前述の第１および第２の実施の形態の半導体装置１０，１０ａに類似している。前述の第１および第２の実施の形態の半導体装置１０，１０ａと同様の構成には同一の参照符号を付し説明を省略する。
【００７９】
本実施の形態の半導体装置１０ｂは、光学部材たとえばマイクロレンズ５０を有する。半導体装置１０ｂの製造方法は、第１段階の前、半導体基板１２の第２表面部１２ｂに、マイクロレンズ５０を形成する段階をさらに含む。第２表面部１２ｂに形成される絶縁膜１７，１８は、表面配線１６が形成される領域に対応して形成される。したがって半導体基板１２の第２表面部１２ｂの一部は外方に臨む。この第２表面部１２ｂの一部に光学部材５０が形成される。また本実施の形態では、ダイシングライン１９に沿う溝は形成されない。
【００８０】
前述の図３（１）に示す接着剤層３０を半導体基板１２の第２表面部１２ｂに形成する前に、図１１（１）に示すように、マイクロレンズ５０が半導体基板１２の第２表面部１２ｂに形成される。マイクロレンズ５０に加えて、カラーフィルムを形成してもよい。マイクロレンズ５０が第２表面部１２ｂに形成されると、図１１（２）に示すように、第１段階で接着剤層３０が形成される。接着剤層３０は、絶縁膜２３が形成される領域に対応して形成される。接着剤層３０が形成されると、第２段階で、半導体基板１２が接着剤層３０を介して支持部材３１に仮固定され、その後接着剤層３０を紫外線によって硬化させる。このようにして半導体基板１２が支持部材３１に固着される。
【００８１】
本実施の形態では、接着剤層３０はマイクロレンズ５０の一表面部に形成されないが、硬化した接着剤層３０の屈折率がマイクロレンズ５０の屈折率と大きく異なる場合には、マイクロレンズ５０の一表面部にも接着剤を塗布して接着剤層３０を形成してもよい。たとえばマイクロレンズ５０の屈折率が約１．６程度である場合、接着剤層３０が透光性を有しかつ硬化したときの接着剤層３０の屈折率が約１．２程度であれば、マイクロレンズ５０による集光効果は失われない。このような場合には、接着剤層３０をマイクロレンズ５０と支持部材３１との間に介在させてもよい。
【００８２】
半導体基板１２が支持部材３１に固着された後、図１１（２）に示すように、第３段階で半導体基板１２の第１表面部１２ａが、第２表面部１２ｂに近づくように研削またはポリッシングされて後退される。孔内配線２２がＣｕメッキによって形成される場合、第１表面部１２ａを研削によって後退させ、孔内配線２２を半導体基板１２の厚み方向Ａに貫通させると、Ｃｕによって半導体基板１２の第１表面部１２ａを汚染してしまう。そこで研削による第１表面部１２ａの後退は、孔内配線２２が半導体基板１２の第１表面部１２ａから外方に露出する前に終了させる。
【００８３】
研削によって第１表面部１２ａが後退された後、図１１（３）に示すように、ＲＩＥ装置によって半導体基板１２の材料であるシリコンをドライエッチングし、孔内配線２２を第１表面部１２ａから外方に露出させる。ＲＩＥ装置によってドライエッチングする場合、半導体基板１２はＲＩＥ装置のチャンバに収容されている。チャンバに収容される半導体基板１２の温度は、約５０〜１００度であるので、接着剤層３０の変性および気化脱落ならびに接着剤層３０における気泡の発生などの不具合は起きない。ＲＩＥプロセスに用いられるガスは、シリコンに対してはエッチングレートが高く、Ｃｕに対してはほとんどエッチングしないガスが選択される。このようにＲＩＥ装置を用いて、半導体基板１２の第１表面部１２ａが後退位置３２まで後退されて、孔内配線２２が第１表面部１２ａから突出し、したがって貫通配線１３が形成される。
【００８４】
図１２は、主に、絶縁物塗布工程と導電ペースト塗布工程と突起電極３５を形成する工程と半導体基板１２を個片化する工程とを段階的に示す断面図であり、図１２（１）は、裏面配線１５ａが半導体基板１２に形成される段階を示す断面図、図１２（２）は、突起電極３５が半導体基板１２に形成される段階を示す断面図、図１２（３）は、半導体基板１２がダイシングライン１９に沿ってダイシングされる段階を示す断面図である。半導体基板１２の第１表面部１２ａが後退位置３２まで後退された後、絶縁物塗布工程で絶縁物１４が第１表面部１２ａに塗布される。その後第１の加熱工程で絶縁物１４および半導体基板１２に対してプリベークが行われる。
【００８５】
第１の加熱工程の後、導電ペースト１５が印刷法によって塗布される。導電ペースト１５は配線形成領域２９にのみ塗布される。導電ペースト１５を塗布した後、絶縁物１４のハードベークと導電ペースト１５の焼結とが略同時に行われる。導電ペースト１５が焼結されることによって、図１２（１）に示すように、裏面配線１５ａが形成される。裏面配線１５ａが形成された後、裏面配線１５ａのランド３６が形成される部分を残して、第１表面部１２ａに絶縁膜３３がさらに形成される。ランド３６には、図１２（２）に示すように突起電極３５が形成される。
【００８６】
突起電極３５が形成された後、半導体基板１２と支持部材３１とがダイシングライン１９に沿ってダイシングされる。支持部材３１を半導体基板１２とともにダイシングすることによって、支持部材３１を保護ガラスとして用いることができる。このようにして保護ガラスを備えた半導体装置１０ｂ、換言すると固体撮像装置が得られる。
【００８７】
図１３は、半導体装置１０，１０ａ，１０ｂを積層した積層半導体モジュール４０ａを示す断面図である。図１４は、半導体モジュール４０ａを示す斜視図である。図１４では、配線基板４１は省略されている。第３の実施の形態の半導体装置１０ｂと、第１の実施の形態の半導体装置１０および第２の実施の形態の半導体装置１０ａの少なくともいずれかとを組合せることによって、図１３および図１４に示すように、光学部材を備える積層半導体モジュール４０ａを構成することができる。
【００８８】
本実施の形態によれば、前記第１段階の前、半導体基板１２の第２表面部１２ｂに、光学部材たとえばマイクロレンズ５０が形成される。マイクロレンズ５０の形成後に後段の処理を行った場合であっても、従来のスパッタリングを省略することができる。換言すれば、従来のスパッタリングに伴う高温条件を緩和することができる。これによってマイクロレンズ５０などの光学部材が熱によって光学的な機能を失うことを確実に防止することができる。また高品質な半導体装置１０ｂを製造することができる。
【００８９】
前述の各実施の形態は、本発明の例示に過ぎず、発明の範囲内において構成を変更してもよい。たとえば前述の第３の実施の形態では、支持部材３１を保護ガラスとして用いたが、突起電極３５を形成した後に、半導体基板１２から接着剤層３０および支持部材３１を一旦取外して半導体基板１２をダイシングし、接着剤層を新たに形成して、所望の保護ガラスを半導体基板１２に搭載するようにしてもよい。
【図面の簡単な説明】
【００９０】
【図１】本発明の第１の実施の形態である半導体装置１０を製造する手順を示すフローチャートである。
【図２】絶縁物塗布工程の前に半導体基板１２に行われるべき製造工程を段階的に示す断面図であり、図２（１）は、第２表面部１２ｂに表面配線１６などが形成される段階を示す断面図、図２（２）は、非貫通孔部２０に側壁絶縁膜２１が形成される段階を示す断面図、図２（３）は、非貫通孔部２０に孔内配線２２が形成される段階を示す断面図、図２（４）は、溝２４および絶縁膜２３が形成される段階を示す断面図である。
【図３】主に、貫通配線形成工程と絶縁物塗布工程と導電ペースト塗布工程とを段階的に示す断面図であり、図３（１）は、半導体基板１２が支持部材３１に固定される段階を示す断面図、図３（２）は、半導体基板１２が薄形化される段階を示す断面図、図３（３）は、半導体基板１２の第１表面部１２ａに絶縁物１４が塗布される段階を示す断面図、図３（４）は、導電ペースト１５が塗布される段階を示す断面図である。
【図４】第２の加熱工程の後に半導体基板１２に行われるべき製造工程を段階的に示す断面図であり、図４（１）は、裏面配線１５ａ形成後に絶縁膜３３が半導体基板１２に形成される段階を示す断面図、図４（２）は、半導体基板１２が支持部材３１から離脱される段階を示す断面図である。
【図５】突起電極３５が形成される半導体基板１２を示す断面図である。
【図６】ランド３６が形成される半導体基板１２を備える半導体装置１０示す断面図である。
【図７】複数の半導体装置１０を積層した積層半導体モジュール４０を示す断面図である。
【図８】積層半導体モジュール４０を示す斜視図である。
【図９】本発明の第２の実施の形態である半導体装置１０ａにおいて、貫通配線形成工程の後に半導体基板１２に行われるべき製造工程を段階的に示す断面図であり、図９（１）は、貫通配線１３形成後の半導体基板１２を示す断面図、図９（２）は、第１表面部１２ａに絶縁物１４が塗布される段階を示す断面図、図９（３）は、導電ペースト１５が半導体基板１２に塗布される段階を示す断面図、図９（４）は、フォトレジスト４５が半導体基板１２に塗布される段階を示す断面図である。
【図１０】主に、裏面配線４８を形成する工程と絶縁膜３３を形成する工程と突起電極３５を形成する工程とを段階的に示す断面図であり、図１０（１）は、電解メッキ層４７が半導体基板１２に形成される段階を示す断面図、図１０（２）は、半導体基板１２がエッチングされる段階を示す断面図、図１０（３）は、絶縁膜３３が半導体基板１２に形成される段階を示す断面図、図１０（４）は、突起電極３５が半導体基板１２に形成される段階を示す断面図である。
【図１１】本発明の第３の実施の形態である半導体装置１０ｂにおいて、主に、マイクロレンズ５０を形成する段階と第１〜第３段階とを段階的に示す断面図であり、図１１（１）は、第２表面部１２ｂにマイクロレンズ５０が半導体基板１２に形成される段階を示す断面図、図１１（２）は、半導体基板１２が接着剤層３０を介して支持部材３１に固着される段階を示す断面図、図１１（３）は、貫通配線１３が半導体基板１２に形成される段階を示す断面図である。
【図１２】主に、絶縁物塗布工程と導電ペースト塗布工程と突起電極３５を形成する工程と半導体基板１２を個片化する工程とを段階的に示す断面図であり、図１２（１）は、裏面配線１５ａが半導体基板１２に形成される段階を示す断面図、図１２（２）は、突起電極３５が半導体基板１２に形成される段階を示す断面図、図１２（３）は、半導体基板１２がダイシングライン１９に沿ってダイシングされる段階を示す断面図である。
【図１３】半導体装置１０，１０ａ，１０ｂを積層した積層半導体モジュール４０ａを示す断面図である。
【図１４】半導体モジュール４０ａを示す斜視図である。
【図１５】第１の従来技術における半導体装置１ａ，１ｂを示す断面図である。
【符号の説明】
【００９１】
１０，１０ａ，１０ｂ  半導体装置
１１  半導体素子
１２  半導体基板
１３  貫通配線
１４  絶縁物
１５  導電ペースト
１５ａ  裏面配線
１６  表面配線
２０  非貫通孔部
２１  側壁絶縁膜
２４  溝
３０  接着剤層
３１  支持部材
【図１】
2005072489.tif 000003
【図２】
2005072489.tif 000004
【図３】
2005072489.tif 000005
【図４】
2005072489.tif 000006
【図５】
2005072489.tif 000007
【図６】
2005072489.tif 000008
【図７】
2005072489.tif 000009
【図８】
2005072489.tif 000010
【図９】
2005072489.tif 000011
【図１０】
2005072489.tif 000012
【図１１】
2005072489.tif 000013
【図１２】
2005072489.tif 000014
【図１３】
2005072489.tif 000015
【図１４】
2005072489.tif 000016
【図１５】
2005072489.tif 000017