(57)【要約】【課題】  本発明は半導体チップに設けられた突起電極を被実装部材に設けられたパッドに接合する半導体装置の製造方法に関し、バンプ間ピッチが狭ピッチ化してもバンプ間で短絡が発生することを防止することを課題とする。【解決手段】  ドータチップ２Ｂに設けられたスタッドバンプ８Ｂをマザーチップ３Ｂに設けられたパッド１５に接合する工程を有する半導体装置の製造方法において、更にプローブ２５をパッド１５に刺すことにより電気的に接続しマザーチップ３Ｂの試験を行なう工程を設けると共に、スタッドバンプ８Ｂをパッド１５に接合する際、プローブ２５によりパッド１５に形成された開口端部に向かって順次広がった形状となっている凹部２６と、スタッドバンプ８Ｂの先端部に形成された先細り形状となっている小突起２７とを嵌合させながら前記接合を行なう。【選択図】  図１５
2005333167.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに設けられたスタッドバンプを、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
更に、プローブを前記パッドに刺すことにより電気的に接続し、該プローブを介して被実装部材の試験を行なう工程を設けると共に、
前記スタッドバンプを前記パッドに接合する際、前記被実装部材の試験を行なう工程で前記プローブにより前記パッドに形成された開口端部に向かって順次広がった形状となっている凹部と、前記スタッドバンプの先端部に形成された先細り形状となっている小突起とを嵌合させながら前記接合を行なうことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に係り、特に半導体チップに設けられた突起電極を被実装部材に設けられたパッドに接合する半導体装置の製造方法に関する。
【０００２】
近年、携帯端末装置に代表される電子機器の小型化の要求に伴い、それらに搭載される半導体装置の小型化・軽量化が強く要求されている。この要求を満たすために、半導体チップの実装方法としてフリップチップ接合を用い、また複数の半導体チップを1パッケージ内にスタック（積層）する構造が採用されている。
【背景技術】
【０００３】
図１及び図２は、小型化の要求に対応した半導体装置の一例を示している。図１及び図２に示す半導体装置１Ａ，１Ｂは、いずれもドーターチップ２Ａ，２Ｂとマザーチップ３Ａ，３Ｂを一つの封止樹脂１０内にスタック（積層）した構造とされている。
【０００４】
図１に示される半導体装置１Ａは、マザーチップ３Ａをインターポーザ４にフリップチップ接合した構成とされている。即ち、マザーチップ３Ａに形成されたバンプ８Ａが、インターポーザ４に形成された電極部９にフリップチップ接合された構成とされている。また、マザーチップ３Ａとインターポーザ４との間には、ダイ付け樹脂５が配設されている。
【０００５】
ドーターチップ２Ａは、マザーチップ３Ａ上に接着剤６を用いて搭載された構成とされている。また、ドーターチップ２Ａとインターポーザ４は、ワイヤー７Ａを用いて接続されている。
【０００６】
上記のワイヤー７Ａ及びバンプ８Ａは、インターポーザ４に形成されている電極部９に接続される。この電極部９の形成位置にはスルーホールが形成されており、外部接続端子となる半田ボール１１はこのスルーホールを介して電極部９に接続した構成とされている。
【０００７】
一方、図２に示される半導体装置１Ｂは、ドーターチップ２Ｂをマザーチップ３Ｂにフリップチップ接合した構成とされている。即ち、ドーターチップ２Ｂに形成されたバンプ８Ｂが、マザーチップ３Ｂに形成された電極（図示せず）にフリップチップ接合された構成とされている。
【０００８】
マザーチップ３Ｂは、インターポーザ４上に接着剤を用いて固定された構成とされている。また、マザーチップ３Ｂとインターポーザ４は、ワイヤー７Ｂを用いて接続されている。更に、上記のワイヤー７Ｂ及びバンプ８Ｂは、図１に示した半導体装置１Ａと同様に、インターポーザ４に形成されたスルーホールを介して外部接続端子となる半田ボール１１と接続した構成とされている。
【０００９】
上記したように、図１に示す半導体装置１Ａはマザーチップ３Ａ（下部に位置する半導体チップをマザーチップという）をインターポーザにフリップチップ接合し、また図２に示す半導体装置１Ｂはドーターチップ２Ｂ（上部に位置する半導体チップをドーターチップという）をマザーチップ３Ｂにフリップチップ接合している。このフリップチップ接合を行う装置及び方法については、例えば特許文献１〜５に示されるように、各種提案されている。
【００１０】
図３は、フリップチップ接合を行う装置の一例である半導体製造装置１２を示している。尚、図３は、半導体装置１Ｂの製造過程において、ドーターチップ２Ｂとマザーチップ３Ｂとをフリップチップ接合する例を示している。
【００１１】
半導体製造装置１２は、大略すると超音波ホーン１３とチップ吸着ステージ１４とにより構成されている。超音波ホーン１３は超音波振動を発生させるものであり、その下部には吸着チャック１６が配設されている。
【００１２】
この吸着チャック１６は、超音波ホーン１３と一体的な構成されており、よって超音波振動を行なう。図３に示す矢印は、超音波振動の振幅方向を示している。また、吸着チャック１６は図示しない吸引手段に接続されており、よってこの吸引力によりドーターチップ２Ｂは吸着チャック１６に吸着される構成とされている。
【００１３】
一方、チップ吸着ステージ１４は吸着チャック１６の下部に配設されており、その上部にマザーチップ３Ｂが載置される。チップ吸着ステージ１４は図示しない吸引手段に接続されており、よってこの吸引力によりマザーチップ３Ｂはチップ吸着ステージ１４に吸着される構成とされている。
【００１４】
そして、ドーターチップ２Ｂを吸着チャック１６に吸着し、マザーチップ３Ｂをチップ吸着ステージ１４に吸着した状態でドーターチップ２Ｂとマザーチップ３Ｂを近接させる。そして、バンプ８Ｂがマザーチップ３Ｂに当接した状態で、超音波ホーン１３を駆動する。これにより、超音波振動はバンプ８Ｂに印加され、バンプ８Ｂは溶融してマザーチップ３Ｂに接合される。
【特許文献１】特開２００１−３３８９４１号公報
【特許文献２】特開平１１−２８４０２８号公報
【特許文献３】特開平１０−１２５７３４号公報
【特許文献４】特開２００１−３０８１４１号公報
【特許文献５】特開２００１−２９１７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで、半導体装置の小型化・軽量化及び高速化、高機能化に伴い、半導体チップ２Ｂ，３Ａに形成されるバンプ８Ａ，８Ｂは微細化し、またその配設ピッチは狭ピッチ化する傾向にある。このように、バンプ８Ａ，８Ｂの狭ピッチ化が進むと、ドーターチップ２Ａ，２Ｂとマザーチップ３Ａ，３Ｂとの超音波接合時において、バンプ８Ａ，８Ｂが潰れ、隣接するバンプ８Ａ，８Ｂ間で短絡（ショート）が発生するという問題点がある。
【００１６】
図４を用いて、具体例について説明する。尚、同図では、バンプ８Ｂを超音波接合する例を示している。
【００１７】
バンプ８Ｂを超音波接合する際、その超音波の振幅方向が図中矢印で示すように長手方向に沿った方向であったとすると、超音波振動の印加により溶融したバンプ８Ｂは、図５に示すように超音波の振幅方向（図中、矢印で示す方向）に延出した形状となる。換言すると、超音波接合時において、バンプ８Ｂは超音波の振幅方向に長径を有した楕円形状となる。
【００１８】
このため、図６に示すように、ドーターチップ２Ｂとマザーチップ３Ｂとを接合した際、隣接するバンプ８Ｂ同士で、詳細には超音波の振幅方向に隣接するバンプ８Ｂ同士で短絡が発生してしまう。この現象は、図１に示した半導体装置１Ａにおいても同様に発生する。このような隣接するバンプ８Ａ，８Ｂで短絡が発生するのは、バンプ間ピッチが６０μｍ以下となった場合に重大な問題となる。
【００１９】
本発明は上記の点に鑑みてなされたものであり、突起電極間のピッチが狭ピッチ化しても突起電極間で短絡が発生することのない半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記の課題を解決するために本発明では、
半導体チップに設けられたスタッドバンプを、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
更に、プローブを前記パッドに刺すことにより電気的に接続し、該プローブを介して被実装部材の試験を行なう工程を設けると共に、
前記スタッドバンプを前記パッドに接合する際、前記被実装部材の試験を行なう工程で前記プローブにより前記パッドに形成された開口端部に向かって順次広がった形状となっている凹部と、前記スタッドバンプの先端部に形成された先細り形状となっている小突起とを嵌合させながら前記接合を行なうことを特徴とするものである。
【００２１】
上記発明によれば、試験を行なう工程においてパッドに形成された凹部と、スタッドバンプの先端部に形成された小突起とを嵌合させながら接合処理を行なうため、スタッドバンプとパッドとの位置決めを精度よく行なうことができる。これにより、スタッドバンプとパッドの位置ずれに起因して、隣接するスタッドバンプ間で短絡が発生することを防止することができる。
【発明の効果】
【００２２】
上述の如く本発明によれば、スタッドバンプとパッドとの位置決めを精度よく行なうことができるため、スタッドバンプとパッドの位置ずれに起因して、隣接するスタッドバンプ間で短絡が発生することを防止することができる。
【発明を実施するための最良の形態】
【００２３】
次に、本発明を実施するための最良の形態について図面と共に説明する。
【００２４】
図７乃至図９は、本発明の第１実施例である半導体製造装置及び半導体装置の製造方法を説明するための図である。尚、以下の各実施例の説明では、図２に示した半導体装置１Ｂを製造する例について説明するが、本発明の適用は図２に示す半導体装置１Ｂの製造に限定されるものではなく、突起電極（バンプ等）を用いた実装処理に広く適用できるものである。
【００２５】
本実施例に係る半導体製造装置は、ドーターチップ２Ｂにバンプ８Ｂを形成するものである。また、本実施例ではバンプ８Ｂはスタッドバンプとされており、ワイヤーボンディング技術を利用してバンプ８Ｂが形成される。
【００２６】
半導体製造装置は、図７に示すキャピラリ２０Ａを有している。このキャピラリ２０Ａは、図示しない超音波発生装置に接続されており、超音波振動を行なう構成とされている。また、キャピラリ２０Ａは、内部に金ワイヤー１８を挿通する挿通孔２４が形成されている。
【００２７】
更に、本実施例に係る半導体製造装置は、キャピラリ２０Ａの先端部に突起部２１Ａが形成されている。この突起部２１Ａは同一高さを有した円状の突起であり、よって相対的にキャピラリ２０Ａの先端部には凹部（以下、この凹部を成形用凹部２２Ａという）が形成された構成とされている。この成形用凹部２２Ａは、後述するように、バンプ８Ｂを成形するときの型として機能する。
【００２８】
上記構成とされた半導体製造装置を用いてバンプ８Ｂをドーターチップ２Ｂ上に形成するには、先ず金ワイヤー１８をキャピラリ２０Ａから延出させ、その先端に図示しない電気トーチによる放電処理により金ボールを形成する。そして、キャピラリ２０Ａを移動させることにより、この金ボールをドーターチップ２Ｂ上のバンプ形成位置に位置決めする。
【００２９】
続いて、キャピラリ２０Ａを超音波振動させることにより、金ボールをドーターチップ２Ｂに超音波接合する。この際、キャピラリ２０Ａの先端に形成された突起部２１Ａは、ドーターチップ２Ｂに押圧された状態で超音波接合が実施される。このように、突起部２１Ａは、ドーターチップ２Ｂに押圧されることにより、超音波接合時において成形用凹部２２Ａは閉空間となる。また、金ボールは、この閉空間とされた成形用凹部２２Ａの内部で超音波により溶融することとなる。
【００３０】
従って、溶融した金ボールは、突起部２１Ａによりキャピラリ２０Ａの外部にはみ出す（漏れ出す）ことを防止することができる。即ち、キャピラリ２０Ａにより形成されるバンプ８Ｂは、全て成形用凹部２２Ａの形状に対応した同一の形状となる。これにより、キャピラリ２０Ａにより形成されるバンプ８Ｂの形状を既定形状に高精度に揃えることができ、よって隣接するバンプ８Ｂ間で短絡が発生することを防止することができる。
【００３１】
また本実施例では、上記したようにバンプ８Ｂを形成するキャピラリ２０Ａに突起部２１Ａを一体的に形成することにより、キャピラリ２０Ａにバンプ８Ｂを成形する成形治具としての機能をも持たせた構成としている。これにより、成形治具とキャピラリ２０Ａを別個とする構成に比べ、半導体製造装置の構成の簡単化を図ることができる。また、バンプ８Ｂの形成処理と、バンプ８Ｂの成形処理を同時に行なうことができるため、処理時間の短縮を図ることができる。
【００３２】
尚、本実施例では、突起部２１Ａを図８に示すように円形状としたが、突起部の形状は円形に限定されるものではない。具体的には、図９に示すように、キャピラリ２０Ｂの先端に矩形状の突起部２１Ｂを形成した構成としてもよく、また図示しないが楕円形等の他の形状とすることも可能である。
【００３３】
次に、本発明の第２実施例である半導体装置の製造方法について説明する。
【００３４】
図１０及び図１１は、第２実施例である半導体装置の製造方法を説明するための図である。本実施例では、ドーターチップ２Ｂに形成されたバンプ８Ｂと、マザーチップ３Ｂに形成されたパッド１５Ｂとを超音波接合するのに、バンプ８Ｂに可変形接合材２３を配設し、この可変形接合材２３を介してバンプ８Ｂとパッド１５を超音波接合したことを特徴とするものである。
【００３５】
可変形接合材２３は、バンプ８Ｂ及びパッド１５よりも軟質で、かつ超音波接合時に変形可能な材質が選定されている。具体例としては、バンプ８Ｂ及びパッド１５をニッケルで形成した場合、可変形接合材２３としてニッケルよりも軟質で変形可能な金を用いることが考えられる。
【００３６】
図１１は、バンプ８Ｂがパッド１５に接合された状態を示している。同図に示すように、バンプ８Ｂとパッド１５は、可変形接合材２３を介して接合される。この際、前記のように可変形接合材２３はバンプ８Ｂ及びパッド１５よりも軟質であり、かつ接合時に変形可能な構成であるため、接合時にバンプ８Ｂとパッド１５は変形せず、可変形接合材２３のみが変形して接合が行われる。
【００３７】
このように、本実施例による製造方法では、超音波接合時においてバンプ８Ｂ及びパッド１５は変形しないため、狭ピッチ化しても隣接するバンプ８Ｂ及びパッド１５間で短絡が生じることはない。
【００３８】
この接合の際、可変形接合材２３は超音波接合時に押圧されるため、若干外部にはみ出すことが考えられる。しかしながら、可変形接合材２３の配設量はバンプ８Ｂの体積に対して少なく、よってはみ出し量も少ないため、隣接する可変形接合材２３間で短絡が発生することもない。
【００３９】
尚、上記した実施例では可変形接合材２３をバンプ８Ｂに配設した構成としたが、可変形接合材２３はパッド１５に設けた構成としてもよく、またバンプ８Ｂとパッド１５との双方に設けた構成としてもよい。
【００４０】
次に、本発明の第３実施例である半導体装置の製造方法について説明する。
【００４１】
図１２及び図１３は、第３実施例である半導体装置の製造方法を説明するための図である。本実施例では、前記した第２実施例と同様に、ドーターチップ２Ｂに形成されたバンプ８Ｂと、マザーチップ３Ｂに形成されたパッド１５Ｂとを超音波接合するのに、可変形接合材２３を介して超音波接合する構成としている。但し、第２実施例では複数形成されたバンプ８Ｂ及びパッド１５を同一高さとしていたのに対し、本実施例では、隣接するバンプ８Ｂの高さを異ならせたことを特徴とするものである。
【００４２】
具体的には、図１２に示すように、バンプ８Ｂ-1は、これと隣接したバンプ８Ｂ-2に対して高い構成とされている。これに対応して、バンプ８Ｂ-1と接合されるパッド１５-1は、バンプ８Ｂ-２と接合されるパッド１５-2に対して低い構成とされている。このように、隣接するバンプ８Ｂ-1，８Ｂ-2の高さを異ならせたことにより、図１３に示すように、超音波接合後における可変形接合材２３の高さも各バンプ８Ｂ-1，８Ｂ-2間で異なった高さとなる。
【００４３】
前記したように、可変形接合材２３は、バンプ８Ｂ（バンプ８Ｂ-1，８Ｂ-2）とパッド１５（パッド１５-1，１５-2）とを接合した際、変形して側部にはみ出る可能性がある。しかしながら、本実施例のように、隣接するバンプ８Ｂの高さを変化させ、これに伴い可変形部材２３の高さを異ならせることにより、上記のようにはみ出しが生じても可変形接合材２３間で短絡が発生することを防止することができる。よって、本実施例の構成とすることにより、更にバンプ８Ｂの狭ピッチ化を図ることが可能となる．
次に、本発明の第４実施例である半導体装置の製造方法について説明する。
【００４４】
図１４乃至図１６は、第４実施例である半導体装置の製造方法を説明するための図である。本実施例では、バンプ８Ｂとパッド１５との位置決め精度を向上させることにより、バンプ８Ｂの狭ピッチ化を可能としたものである。
【００４５】
通常、半導体装置１Ａ，１Ｂは、半導体チップ２Ａ，２Ｂ，３Ａ，３Ｂを実装する前に所定の信頼性試験が実施される。この信頼性試験は、図１４に示すように、複数プローブ２５（図では、便宜上１本のみ示している）を用いて実施される。このプローブ２５は、図示しない試験装置に接続されており、所定の試験信号を供給する構成とされている。
【００４６】
マザーチップ３Ｂに対して上記信頼性試験を実施するには、プローブ２５をマザーチップ３Ｂのパッド１５に突き刺し、これによりプローブ２５とパッド１５とを電気的に接続して試験を実施する。このプローブ２５をパッド１５に突き刺す際、パッド１５には凹部が形成される。
【００４７】
このプローブ２５がパッド１５と接続する位置は、従来では特に精度を持たせておらず、プローブ２５が必ずパッド１５に接続するのに足る比較的低い精度とされていた。これに対して本実施例では、プローブ２５がパッド１５と接続される位置を高精度に位置決めする構成としている。
【００４８】
具体的には、プローブ２５が移動する構成の場合には、プローブ２５の移動装置の移動精度を高く設定し、またマザーチップ３Ｂを支持しているステージが移動する場合には、この移動ステージの移動精度を高く設定した構成としている。この構成とすることにより、プローブ２５をパッド１５上の既定位置に高精度に接続（突き刺す）ことができる。またこれに伴い、プローブ２５を突き刺すことによりパッド１５に形成される凹部の位置精度を向上させることができる。尚、このように高い位置精度を持って形成された凹部を、以下位置決め凹部２６というものとする。
【００４９】
図１５は、ドーターチップ２Ｂとマザーチップ３Ｂとを接合させるため、バンプ８Ｂとパッド１５とを対向させた状態を示している。バンプ８Ｂはスタッドバンプであり、前記のようにワイヤーボンディング技術を利用して形成されたものである。このスタッドバンプは、その先端位置にワイヤーを切断するときに形成される小突起２７を有している。
【００５０】
本実施例では、バンプ８Ｂに形成された小突起２７と、パッド１５に形成された位置決め凹部２６とを位置決めして超音波接合を行なうことを特徴としている。図１６は、小突起２７が位置決め凹部２６に嵌入し、ドーターチップ２Ｂとマザーチップ３Ｂとが位置決めされた状態を示している。
【００５１】
前記したように、パッド１５に形成される位置決め凹部２６の位置精度は高精度とされている。また、小突起２７もバンプ８Ｂの中央位置に精度よく形成されるものである。よって、位置決め凹部２６と小突起２７を位置決めして超音波接合処理を行なうことにより、バンプ８Ｂとパッド１５の位置決めを精度よく行なうことができる。これにより、バンプ８Ｂとパッド１５との位置ずれに起因して、隣接するバンプ８Ｂ間で短絡が発生することを防止することができる。よって、本実施例によっても、バンプ８Ｂの狭ピッチ化を実現することができる。
【００５２】
尚、位置決め凹部２６の位置精度に比較して、小突起２７の位置精度は低くなることが考えられる。これは、小突起２７の形成位置がバンプ８Ｂの形状精度に影響を受けるからである。しかしながら、前記した図７乃至図９に示した半導体製造装置（キャピラリ２０Ａ，２０Ｂ）を用いることにより、形成されるバンプ８Ｂの形状精度を高めることができ、よって高精度の位置決めを行なうことができる。
【００５３】
次に、本発明の第５実施例である半導体装置の製造方法について説明する。
【００５４】
図１７は、第５実施例である半導体装置の製造方法を説明するための図である。本実施例では、バンプ８Ｂとパッド１５とを接合する際に印加する超音波振動の振幅方向に特徴を有するものである。即ち、本実施例では、バンプ８Ｂとパッド１５とを超音波接合する際、超音波の振幅方向をバンプ８Ｂ或いはパッド１５の並び方向（図中、矢印Ｘ，Ｙで示す方向）と異なる方向となるよう設定した。
【００５５】
同図に示す例では、超音波の振幅方向はＸ方向から約４５°の角度となるよう設定されている。しかしながら、この超音波の振幅方向の角度は、これに限定されるものではなく、任意に設定することができるものである。
【００５６】
本実施例のように、超音波の振幅方向とバンプ８Ｂ，パッド１５の並び方向（Ｘ，Ｙ方向）とを異なる方向とすることにより、隣接するバンプ８Ｂ間で短絡が発生するのを防止することができる。即ち、超音波振動によりバンプ８Ｂが溶融すると、超音波の振幅方向にバンプ８Ｂが延出する（変形する）現象が発生するが、超音波の振幅方向とバンプ８Ｂの並び方向（Ｘ，Ｙ方向）と同一方向であると、隣接するバンプ間で短絡が生じるおそれがある（図５参照）。
【００５７】
しかしながら、本実施例のように超音波の振幅方向をバンプ８Ｂの並び方向（Ｘ，Ｙ方向）と異ならせることにより、バンプ８Ｂが溶融して延出したとしても、その延出方向は隣接するバンプ８Ｂが近接する方向とは異なる方向となる。具体的には、図１７に示すように、各バンプ８ＢがＸ，Ｙ方向に対して斜め方向に平行に列設した構成となる。このため、バンプ８Ｂのピッチが狭ピッチ化しても、隣接するバンプ８Ｂ間で短絡が発生するのを防止することができる。
【００５８】
次に、本発明の第６実施例である半導体装置の製造方法について説明する。
【００５９】
図１８は、第６実施例である半導体装置の製造方法を説明するための図である。本実施例では、第７実施例と同様に、バンプ８Ｂとパッド２８とを超音波接合する際の超音波の振幅方向を、バンプ８Ｂ或いはパッド２８の並び方向（図中、矢印Ｘ，Ｙで示す方向）と異なる方向となるよう設定している。これに加えて本実施例では、パッド２８の延在方向が超音波の振幅方向と同一方向となるよう構成したことを特徴としている。
【００６０】
この構成とすることにより、前記した第７実施例の構成で実現できる効果に加え、バンプ８Ｂとパッド２８との接合面積を増大することができる。これにより、バンプ８Ｂとパッド２８との接合強度を向上させることができる。また、バンプ８Ｂは、いわゆる濡れ性の高いパッド２８に沿って延出するため、隣接方向（Ｘ，Ｙ方向）に対する変形量が小さくなる。よって、本実施例の構成とすることによっても、バンプ８Ｂが狭ピッチ化しても、隣接するバンプ８Ｂ間で短絡が発生することを防止できる。
【００６１】
次に、本発明の第７実施例である半導体装置の製造方法について説明する。
【００６２】
図１９は、第７実施例である半導体装置の製造方法を説明するための図である。本実施例においては、超音波の振幅方向と同一方向（図中、矢印Ｘ方向）に延在するパッド１５Ａの配設ピッチＰＸが、超音波の振幅方向と直交する方向（図中、矢印Ｙ方向）に延在するパッド１５Ｂの配設ピッチＰＹに対して長く設定したこと（ＰＸ＞ＰＹ）を特徴としている。
【００６３】
前記したように、バンプ８Ｂが超音波振動により溶融すると、超音波の振幅方向に延出する現象が発生する。このため、超音波の振幅方向と同一方向（本実施例ではＸ方向）に配設されたパッド１５Ａの配設ピッチＰＸが狭いと、超音波接合の際に隣接するバンプ８Ｂ間で短絡が発生するおそれがある。これに対し、超音波の振幅方向と直交する方向（本実施例ではＹ方向）に配設されたパッド１５Ｂは、その配設方向が溶融したバンプ８Ｂの延出方向と異なるため、配設ピッチＰＹを狭ピッチとしても短絡のおそれはない。
【００６４】
従って、本実施例のように超音波の振幅方向と同一方向（Ｘ方向）に配設されたパッド１５Ａの配設ピッチＰＸを、超音波の振幅方向と直交する方向（Ｙ方向）に配設されたパッド１５Ｂの配設ピッチＰＹに対して長く設定することにより、半導体装置の小型化（本実施例では、特にＹ方向の小型化）を図りつつ、隣接するバンプ８Ｂ間で短絡が発生するのを防止することができる。
【００６５】
次に、本発明の第２実施例である半導体製造装置について説明する。
【００６６】
図２０は、第２実施例である半導体製造装置３０を説明するための図である。前記した各実施例に係る半導体製造装置及び半導体装置の製造方法では、超音波振動を一方向にのみ印加してバンプ８Ｂをパッド１５に超音波接合する構成とされていた。
【００６７】
これに対して本実施例に係る半導体製造装置３０は、バンプ８Ｂとパッド１５とを超音波接合する際、異なる２方向に超音波振動を印加できる構成としたことを特徴とするものである。本実施例では、超音波振動の振幅方向が直交するＸ方向とＹ方向となるよう構成されている。このため、半導体製造装置３０は、振幅方向がＸ方向である超音波振動を発生させるＸ方向超音波ホーン３１と、振幅方向がＹ方向である超音波振動を発生させるＹ方向超音波ホーン３２とを有した構成とされている。
【００６８】
Ｘ方向超音波ホーン３１は図示しない吸着手段に接続されており、よってドーターチップ２ＢはＸ方向超音波ホーン３１に吸着される構成とされている。また、Ｙ方向超音波ホーン３２も図示しない吸着手段に接続されており、よってマザーチップ３ＢはＹ方向超音波ホーン３２に吸着される構成とされている。
【００６９】
そして、ドーターチップ２ＢをＸ方向超音波ホーン３１に吸着し、マザーチップ３ＢをＹ方向超音波ホーン３２に吸着した状態でドーターチップ２Ｂとマザーチップ３Ｂを近接させる。そして、バンプ８Ｂがマザーチップ３Ｂに当接した状態で、各超音波ホーン３１，３２を駆動する。これによりドーターチップ２ＢはＸ方向超音波ホーン３１によりＸ方向の振幅を有する超音波振動を行い、またマザーチップ３ＢはＹ方向超音波ホーン３２によりＹ方向の振幅を有する超音波振動を行なう。
【００７０】
このように、本実施例ではＸ方向超音波ホーン３１による超音波振動の方向と、Ｙ方向超音波ホーン３２による超音波振動の方向とが異なるため、各方向（Ｘ，Ｙ方向）への超音波振動の振幅を小さくしてもバンプ８Ｂとパッド１５とを確実に接合することができる。このように、超音波振動の振幅を小さくできることにより、接合処理時にバンプ８Ｂ及びパッド１５が振動される振動量（移動量）も小さくできるため、バンプ８Ｂが狭ピッチ化しても、隣接する突起電極間で短絡が発生することを防止することができる。
【００７１】
特に本実施例では、各超音波ホーン３１，３２が発生する超音波振動の振幅方向が直交するよう構成しているため、超音波接合処理時における各振動方向への振動量を最も小さくすることができ、隣接するバンプ８Ｂ間での短絡をより確実に防止することができる。
【００７２】
以上の説明に関し、更に以下の項を開示する。
(付記１)  半導体チップに突起電極を形成する半導体製造装置において、
前記突起電極を所定形状に成形する成形治具を設けると共に、
該成形治具の前記突起電極を形成する位置に、該突起電極が形成治具の外部にはみ出すことを防止する突起部を形成したことを特徴とする半導体製造装置。
(付記２)  付記１記載の半導体製造装置において、
前記突起電極をスタッドバンプとすると共に、
前記成形治具と前記スタッドバンプを形成するキャピラリとを一体化したことを特徴とする半導体製造装置。
(付記３)  付記１または２記載の半導体製造装置において、
前記突起部の形状を円形、楕円形、及び矩形から選定される一の形状としたことを特徴とする半導体製造装置。
(付記４)  半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに接合する半導体製造装置において、
前記半導体チップを一の方向に超音波振動させる第１の超音波振動印加手段と、
前記被実装部材を前記半導体チップの超音波振動と異なる方向に超音波振動させる第２の超音波振動手段とを具備することを特徴とする半導体製造装置。
(付記５)  付記４記載の半導体製造装置において、
前記半導体チップの超音波振動方向と、前記被実装部材の超音波振動方向が直交するよう構成したことを特徴とする半導体製造装置。
(付記６)  半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
前記半導体チップに設けられた突起電極、または前記被実装部材に設けられたパッドの少なくとも一方に、前記接合時に変形可能な構成とされた可変形接合材を配設しておき、
前記突起電極と前記パッドとを前記可変形接合材を介して接合することを特徴とする半導体装置の製造方法。
(付記７)  付記６記載の半導体装置の製造方法において、
隣接する前記突起電極の高さを異ならせたことを特徴とする半導体装置の製造方法。
(付記８)  半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
前記突起電極と前記パッドとを超音波接合する際、前記半導体チップへの超音波の振幅方向を前記突起電極の並び方向と異なる方向としたことを特徴とする半導体装置の製造方法。
(付記９)  半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
前記突起電極と前記パッドとを超音波接合する際、前記半導体チップへの超音波の振幅方向と、前記パッドの延在方向を同一方向としたことを特徴とする半導体装置の製造方法。
(付記１０)  半導体チップに設けられた突起電極を、該半導体チップが実装される被実装部材に設けられたパッドに超音波接合する工程を有する半導体装置の製造方法において、
超音波の振幅方向と同一方向に延在する前記パッドの配設ピッチが、前記超音波の振幅方向と直交する方向に延在する前記パッドの配設ピッチに対して長く設定したことを特徴とする半導体装置の製造方法。
(付記１１)  半導体チップに設けられたスタッドバンプを、該半導体チップが実装される被実装部材に設けられたパッドに接合する工程を有する半導体装置の製造方法において、
更に、プローブを前記パッドに刺すことにより電気的に接続し、該プローブを介して被実装部材の試験を行なう工程を設けると共に、
前記スタッドバンプを前記パッドに接合する際、前記被実装部材の試験を行なう工程で前記プローブにより前記パッドに形成された凹部と、前記スタッドバンプの先端部に形成された小突起とを位置決めして前記接合を行なうことを特徴とする半導体装置の製造方法。
(付記１２)  付記６乃至１１記載の半導体装置の製造方法において、
前記被実装部材が、半導体チップであることを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００７３】
【図１】図１は、本発明の対象とする半導体装置の断面図である（その１）。
【図２】図２は、本発明の対象とする半導体装置の断面図である（その２）。
【図３】図３は、従来の一例である半導体製造装置を示す図である。
【図４】図４は、従来の問題点を説明するための図であり、ドーターチップの底面を示す図である。
【図５】図５は、従来の問題点を説明するための図であり、隣接したバンプが短絡した状態を示す図である（その１）。
【図６】図６は、従来の問題点を説明するための図であり、隣接したバンプが短絡した状態を示す図である（その２）。
【図７】図７は、本発明の第１実施例である半導体装置の製造方法及び半導体製造装置を説明するための図である。
【図８】図８は、本発明の第１実施例である半導体製造装置に設けられるキャピラリを拡大して示す図である。
【図９】図９は、図８に示すキャピラリの変形例を示す図である。
【図１０】図１０は、本発明の第２実施例である半導体装置の製造方法を説明するための図であり、チップ接合前の状態を示す図である。
【図１１】図１１は、本発明の第２実施例である半導体装置の製造方法を説明するための図であり、チップ接合後の状態を示す図である。
【図１２】図１２は、本発明の第３実施例である半導体装置の製造方法の変形例を説明するための図であり、チップ接合前の状態を示す図である。
【図１３】図１３は、本発明の第３実施例である半導体装置の製造方法の変形例を説明するための図であり、チップ接合後の状態を示す図である。
【図１４】図１４は、本発明の第４実施例である半導体装置の製造方法を説明するための図であり、チップに対し試験を行っている状態を示す図である。
【図１５】図１５は、本発明の第４実施例である半導体装置の製造方法を説明するための図であり、チップ接合前の状態を示す図である。
【図１６】図１６は、本発明の第５実施例である半導体装置の製造方法を説明するための図であり、チップ接合後の状態を示す図である。
【図１７】図１７は、本発明の第６実施例である半導体装置の製造方法を説明するための図であり、マザーチップ上のパッドとバンプとの接合状態を示す図である。
【図１８】図１８は、本発明の第７実施例である半導体装置の製造方法を説明するための図であり、マザーチップ上のパッドとバンプとの接合状態を示す図である。
【図１９】図１９は、本発明の第８実施例である半導体装置の製造方法を説明するための図であり、マザーチップ上のパッドとバンプとの接合状態を示す図である。
【図２０】図２０は、本発明の第２実施例である半導体製造装置を説明するための図である。
【符号の説明】
【００７４】
１Ａ，１Ｂ  半導体装置
２Ａ，２Ｂ  ドーターチップ
３Ａ，３Ｂ  マザーチップ
８Ａ，８Ｂ  バンプ
１５，２８  パッド
１６  振動体
２０Ａ，２０Ｂ  キャピラリ
２１Ａ，２１Ｂ  突起部
２２Ａ，２２Ｂ  成型凹部
２３  可変形接合材
２５  プローブ
２６  位置決め凹部
２７  小突起
３０  半導体製造装置
３１  Ｘ方向超音波ホーン
３２  Ｙ方向超音波ホーン
【図１】
2005333167.tif 000003
【図２】
2005333167.tif 000004
【図３】
2005333167.tif 000005
【図４】
2005333167.tif 000006
【図５】
2005333167.tif 000007
【図６】
2005333167.tif 000008
【図７】
2005333167.tif 000009
【図８】
2005333167.tif 000010
【図９】
2005333167.tif 000011
【図１０】
2005333167.tif 000012
【図１１】
2005333167.tif 000013
【図１２】
2005333167.tif 000014
【図１３】
2005333167.tif 000015
【図１４】
2005333167.tif 000016
【図１５】
2005333167.tif 000017
【図１６】
2005333167.tif 000018
【図１７】
2005333167.tif 000019
【図１８】
2005333167.tif 000020
【図１９】
2005333167.tif 000021
【図２０】
2005333167.tif 000022