(57)【要約】【課題】フラットパネルディスプレイを駆動する駆動回路の占有面積を低減する。【解決手段】表示素子１を、同一基体上に形成した表示領域２と駆動回路領域３とで構成する。表示領域２には、最小表示単位としてのドットをマトリクス状に配列する。駆動回路領域３は、各ドットに対応する能動素子を駆動する。駆動回路領域３には、表示領域２の各データ線に対応するサンプル／ホールド部と、複数のデータ線に対して一つの割合で配置され、各ドットに対応する駆動データをそれぞれアナログ値に変換するデジタル／アナログ変換部と、デジタル／アナログ変換部から出力されるアナログ値を対応するサンプル／ホールド部に与えるスイッチ部とが設けられる。【選択図】図１
2005148529.tif 000002
【特許請求の範囲】
【請求項１】
最小表示単位としてのドットがマトリクス状に配列された表示領域と、各ドットに対応する能動素子を駆動する駆動回路領域とを同一基体上に形成した表示素子であって、
前記駆動回路領域は、
前記表示領域の各データ線に対応して設けられたサンプル／ホールド部と、
複数のデータ線に対して一つの割合で配置され、各ドットに対応する駆動データをアナログ値に変換するデジタル／アナログ変換部と、
前記デジタル／アナログ変換部から出力されるアナログ値を、それぞれ対応するサンプル／ホールド部に与えるスイッチ部と
を有し、前記能動素子を前記アナログ値で駆動することを特徴とする表示素子。
【請求項２】
最小表示単位としてのドットがマトリクス状に配列された表示素子と、各ドットに対応する能動素子を駆動する駆動回路を内蔵した半導体集積回路とを同一筐体内に有する表示装置であって、
前記駆動回路は、
前記表示素子の各データ線に対応して設けられたサンプル／ホールド部と、
複数のデータ線に対して一つの割合で配置され、各ドットに対応する駆動データをアナログ値に変換するデジタル／アナログ変換部と、
前記デジタル／アナログ変換部から出力されるアナログ値を、それぞれ対応するサンプル／ホールド部に与えるスイッチ部と
を有し、前記能動素子を前記アナログ値で駆動することを特徴とする表示装置。
【請求項３】
最小表示単位としてのドットがマトリクス状に配列され、各ドットに対応する能動素子がアモルファスシリコンで形成された表示素子を駆動する駆動回路を内蔵する半導体集積回路であって、
前記駆動回路は、
前記表示素子の各データ線に対応して設けられたサンプル／ホールド部と、
前記サンプル／ホールド回路それぞれに対応して設けられ、各ドットに対応する駆動データをアナログ値に変換するデジタル／アナログ変換部と
を有し、前記能動素子を前記アナログ値で駆動することを特徴とする半導体集積回路。
【請求項４】
最小表示単位としてのドットがマトリクス状に配列され、各ドットに対応する能動素子がアモルファスシリコンで形成された表示素子と、
請求項３に記載の半導体集積回路と
を有することを特徴とする表示装置。
【請求項５】
請求項３に記載の半導体集積回路において、
各ドットは自己発光素子により表示される
ことを特徴とする半導体集積回路。
【請求項６】
請求項５に記載の半導体集積回路において、
前記自己発光素子は、有機材料でなる
ことを特徴とする半導体集積回路。
【請求項７】
請求項２又は４に記載の表示装置と、
前記表示装置に表示する情報を処理する信号処理部と
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、最小表示単位としてのドットをマトリクス状に配列した表示領域を有する表示素子に関する。また本発明は、表示素子を駆動する駆動回路を内蔵する半導体集積回路に関する。また本発明は、表示素子とその駆動回路を同一筐体内に搭載した表示装置に関する。また本発明は、表示装置を搭載した電子機器に関する。
【背景技術】
【０００２】
マトリクス状に配置したドットによって画像を表現する表示装置にフラットパネルディスプレイがある。フラットパネルディスプレイは、筐体が板状で画面が平面になっているディスプレイ機器である。フラットパネルディスプレイは、ＣＲＴ（Cathode Ray Tube）方式のディスプレイ機器に比して体積が小さく済む。このため、昨今急速に普及しつつある。
【０００３】
フラットパネルディスプレイには、自発光型と非自発光型の２種類がある。自発光型には、例えばＥＬ（Electro Luminescence）ディスプレイ、ＬＥＤ（Light Emitting Diode）ディスプレイ、ＰＤＰ（Plasma Display Panel）ディスプレイ、ＦＥＤ（Field Emission Display）ディスプレイがある。非自発光型には、例えば液晶ディスプレイがある。
【０００４】
いずれの場合も、各ドットの点灯／消灯を能動素子の駆動により実現する。なお、能動素子に対する駆動信号はデータ線を通じて与えられる。データ線上には、複数の能動素子が配列されており、走査線を通じて選択された能動素子にのみ駆動信号が供給される。
【０００５】
１つのデータ線には、１つの駆動回路が設けられている。１つの駆動回路は、例えばサンプル／ホールド回路、デジタル／アナログ変換回路で構成される。通常、この種の駆動回路は、ディスプレイパネルの周辺回路として形成される。
【特許文献１】特開２００３−１０８０３３号公報
【特許文献２】特開２００３−２２８３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、デジタル／アナログ変換回路は、回路規模が大きい回路である。このため、周辺回路の回路規模が大型化する問題がある。また、特性バラツキが大きいプロセスでＤ／Ａ変換回路を作成すると、表示品質が劣化する問題がある。これらの問題は、駆動回路を周辺回路として表示素子上に搭載する場合だけでなく、半導体集積回路内に搭載する場合にも同様である。
【０００７】
また現在、フラットパネルディスプレイは、一層の大型化と低コスト化が求められている。低コスト化の観点から、アモルファスシリコンＴＦＴ（Thin Film Transistor）の採用が有力視されている。しかし、アモルファスシリコンは電子の移動度が小さく、特性バラツキも大きい。このため、表示素子上に、アモルファスシリコンＴＦＴを用いて周辺回路を搭載することは非常に困難である。
【課題を解決するための手段】
【０００８】
本発明は、以上の技術的課題を考慮してなされたもので、前述した問題の１つを解決することを目的とする。
【０００９】
（１）発明１
かかる目的を実現するため、本発明の一つでは、１つのデジタル／アナログ変換部を複数のデータ線で共用する回路構成を提案する。この発明は、かかる回路構成を採用する駆動回路を表示素子と一体に形成する場合にも、半導体集積回路内に内蔵する場合にも適用できる。
【００１０】
図１に、表示素子上に駆動回路を一体に形成する表示装置の構成例を示す。すなわち、この表示素子１は、表示領域２と駆動回路領域３とを同一基体上に有する。ここでの基体は、例えばガラス基板、プラスチック基板である。表示素子１は、前述した各種のディスプレイに適用できる。例えば、表示素子１には、液晶ディスプレイ、ＥＬディスプレイ、ＬＥＤディスプレイ、ＰＤＰディスプレイ、ＦＥＤディスプレイを適用できる
【００１１】
表示領域２は、最小表示単位としてのドットがマトリクス状に配列されている。モノクロ表示の場合、ドットは、表示の最小単位である画素と一致する。これに対し、カラー表示の場合、ドットは、１画素を構成する各色に対応する。１画素は、少なくともＲ（赤）、Ｇ（緑）、Ｂ（青）の３ドットで構成される。
【００１２】
駆動回路領域３には、複数のデータ線に対して１つの割合で駆動回路３Ａを設ける。駆動回路３Ａは、サンプル／ホールド部と、デジタル／アナログ変換部と、スイッチ部とを有する。デジタル／アナログ変換部の出力は、スイッチ部によって複数のサンプル／ホールド部に振り分けられる。図２に、駆動回路３Ａの回路構成例を示す。
【００１３】
サンプル／ホールド部３ａは、駆動信号を一時的に保持するためのデバイスである。サンプル／ホールド部３ａは、表示領域２の各データ線に対応して設けられる。
デジタル／アナログ変換部３ｂは、各ドットに対応する駆動データをそれぞれアナログ値に変換するデバイスである。
【００１４】
このデジタル／アナログ変換部３ｂは、複数のデータ線に対して一つの割合で配置される。図２は、３本のデータ線に対して１つの割合で設ける例である。この例の場合、デジタル／アナログ変換部３ｂの占有面積を、データ線毎にＤ／Ａ変換部を対応付ける場合の１／３にできる。また、３本のデータ線に同じ変換特性で変換された駆動信号（アナログ値）を与えることができる。このため、Ｄ／Ａ変換特性のバラツキに起因した調整を１／３にできる。
【００１５】
スイッチ部３ｃは、それぞれ対応するサンプル／ホールド部３ａに駆動信号（アナログ値）を振り分けるデバイスである。スイッチ部３ｃの存在により、デジタル／アナログ変換部３ｂの削減が実現される。なお、スイッチ部３ｃは、非常に単純な回路構成で実現できる。従って、スイッチ部３ｃの設置による回路面積の増加は、事実上無視できる。
【００１６】
図３に、表示素子１１の外部に駆動回路部１３を設ける表示装置の構成例を示す。なお、表示素子１１には、各ドットに対応する能動素子がマトリクス状に配列された表示領域１２が形成されている。
【００１７】
駆動回路部１３には、複数のデータ線に対して１つの割合で駆動回路１３Ａを設ける。駆動回路１３Ａの回路構成は図２の回路構成と同じである。従って、駆動回路１３Ａを内蔵する半導体集積回路の占有面積もデータ線毎にＤ／Ａ変換部を対応付ける場合の１／３にできる。またこのように、半導体集積回路の内部に駆動回路１３Ａを形成すると、表示素子上に形成するよりも高速動作可能な材料を使用できる。また、特性バラツキの影響も低減できる。
【００１８】
また、３本のデータ線に同じ変換特性で変換された駆動信号（アナログ値）を供給できる。この結果、少なくとも３本のデータ線間では、輝度、色相、階調などの変動やバラツキを無くすことが抑圧できる。
【００１９】
（２）発明２
この他、本発明の一つでは、表示素子をアモルファスシリコンで形成する場合に、その駆動回路部を表示素子の外部に設ける回路構成を提案する。図４に、この表示装置の構成例を示す。なお、表示素子２１には、各ドットに対応する能動素子がアモルファスシリコンで形成された表示領域２２が形成されている。
【００２０】
駆動回路部２３には、データ線毎に１つの駆動回路２３Ａを設ける。図５に、駆動回路２３Ａの回路構成例を示す。駆動回路２３Ａは、サンプル／ホールド部２３ａと、デジタル／アナログ変換部２３ｂとを有する。駆動回路部２３は、シリコン系のプロセスで製造できるため、高速動作可能で特性バラツキの少ない回路構成を実現できる。
【００２１】
なお、各ドットは自己発光素子で表示するのが望ましい。自己発光素子は、例えばＥＬ素子である。特に、有機ＥＬ素子の場合、表示素子の大型化を実現するのに好適である。もっとも、各ドットは、非自発光素子、すなわち液晶の場合にも適用できる。
【００２２】
（３）発明３
また、前述した表示装置はモニタとして用いる他、各種の電子機器に搭載することが好ましい。例えば、電子機器には、表示素子に表示する情報を処理する信号処理部を搭載するのが好ましい。かかる信号処理部には、例えば、コンポジット信号を表示素子による表示に適した信号形態に変換する信号変換部がある。
【００２３】
また例えば、信号処理部には、表示素子上のカラー画素の画素配列（例えば、ストライプ配列、ダイアゴナル配列、デルタ配列、レクタングル配列）に応じて、画像データを変換する信号変換部がある。
また例えば、信号処理部には、圧縮符号化された画像データ（例えば、ＭＰＥＧ（Moving Picture Coding Experts Group） フォーマットで符号化された画像データ）を復号する復号器がある。
【００２４】
なお、かかる信号処理部は、コンピュータを搭載する電子機器で実行されるソフトウェアの一機能としても実現できる。図６に、この構成を採用する電子機器の内部構成例を示す。図６の場合、電子機器は、表示装置３１、中央処理装置３２、主記憶装置３３、副記憶装置３４、入力装置３５を有する。勿論、表示装置３１には、本発明の１つに係る表示装置を用いる。
【００２５】
ここで、中央処理装置３２は、コンピュータの制御と命令の取り込み、実行を担当する。主記憶装置３３は、処理手順を記述したプログラムやデータの一時的な記憶を担当する。副記憶装置３４は、プログラムやデータの保存を担当する。例えば、ハードディスク装置その他の磁気記憶媒体の駆動装置でなる。また例えば、コンパクトディスクその他の光記録媒体の駆動装置でなる。入力装置３５は、コンピュータに対する指示やデータの入力を担当する。例えば、マウス、キーボードでなる。
【００２６】
なお、電子機器には、必要に応じて通信装置が搭載される。通信路は有線路でも、無線路でも良い。また、この通信装置は、ネットワーク機能を搭載するのが好ましい。
電子機器には、例えば、携帯電話機、携帯情報端末、ディスプレイ一体型コンピュータ、車載用ナビゲーション端末、自動販売機、自動改札機その他を適用できる。
【発明の効果】
【００２７】
本発明の１つによれば、表示素子上に駆動回路を搭載する場合でも周辺回路が占める面積を削減できる。また本発明の１つによれば、表示素子の外部に駆動回路を配置する場合でも当該駆動回路を内蔵する半導体集積回路の小型化を実現できる。また本発明の１つによれば、表示素子を大画面化する場合でも、表示品質を向上できる。また本発明の１つによれば、大画面かつ低コストのフラットパネルディスプレイを実現できる。
【発明を実施するための最良の形態】
【００２８】
以下、有機ＥＬディスプレイを例に、表示装置の実施形態例を説明する。ここでは、有機ＥＬディスプレイをアクティブ・マトリクス方式で駆動する場合について説明する。アクティブ・マトリクス方式は、各画素（カラーの場合はＲＧＢの各ドット）に対応する能動素子をスイッチングして、各画素（各ドット）の発光を制御する方式である。
なお、明細書で特に図示又は記載しない技術は、当該技術分野において周知の技術を適用する。
【００２９】
（１）第１の実施形態
本実施形態では、アモルファスシリコンＴＦＴを用いながら有機ＥＬディスプレイの大画面化を実現する回路構成例を説明する。なお、発光体には、ジアミン類などの電圧をかけると発光する有機物を使用する。
【００３０】
（１−２）背景説明
この方式の有機ＥＬディスプレイの場合、画素回路（各ドットに対応する能動素子）が供給する電流量に比例して、発光体の輝度が増加する。すなわち、画素回路の特性バラツキが、そのまま輝度ムラとして知覚される。
【００３１】
この輝度ムラを低減するため、現在では、電子移動度の高いポリシリコンＴＦＴ、特に低温ポリシリコンＴＦＴが画素回路に用いられている。
低温ポリシリコンの場合、小型で精細なＴＦＴの形成が可能である。このため、ディスプレイパネルの周辺に画素以外の駆動回路を作り込むことができる。
【００３２】
しかし、小型パネルにおいては、パネルを含めた占有面積やモジュールの薄さが問題となる。一般に、駆動回路の占有面積が大きくなるのは好ましくない。このため、各データ線のサンプル／ホールド回路などはパネル側に作り込む手法が採られる。しかし、この手法にはレーザーアニールの大面積均質化など、作製プロセス上の未解決課題が有る。
【００３３】
このため、大型パネルの作製には面内の均質さなどに問題があり、大型パネルの作製が困難視されている。また、パネル内に駆動回路のような複雑な回路を形成することは、歩留まりを低下させる原因ともなり、作製コストの上昇を招いてしまう。
【００３４】
（１−２）回路構成
そこで、第１の実施形態では、有機ＥＬディスプレイパネルの画素回路をアモルファスシリコンＴＦＴで構成する一方、その駆動回路をドライブＩＣ内に形成する。これにより、有機ＥＬディスプレイパネルの大型化を実現する。
【００３５】
図７に、ドライブＩＣに搭載する駆動回路例を示す。この駆動回路は、データ線の駆動回路例である。この駆動回路は、各画素（ドット）位置に配置されるアモルファスシリコンＴＦＴのソースドライバとして機能する。なお、ドライブＩＣ内には、走査線の駆動回路も搭載されている。この駆動回路は、各画素（ドット）位置に配置されるアモルファスシリコンＴＦＴのゲートドライバとして機能する。
【００３６】
データ線の駆動回路は、データスイッチ４１と、Ｄ／Ａ変換回路ブロック４２と、サンプル／ホールド回路ブロック４３と、出力バッファブロック４４で構成される。なお、ドライブＩＣは、例えばＭＯＳ（Metal-Oxide-Semiconductor） トランジスタで実現する。
【００３７】
データスイッチ４１には、表示画像である画像データと、駆動速度を決定する基準動作クロック信号ＣＬＫと、ドライバ制御信号ＣＴＬ等が外部システムより与えられる。画像信号は、アナログ信号又はデジタル信号でなる。本例では、デジタル信号を使用する。デジタル信号の採用により、高速駆動による高解像度化を実現できる。また、デジタル信号の採用により、信号伝送中のノイズ耐性を高めることができる。
【００３８】
データスイッチ４１は、画像データを対応する画素（ドット）に振り分ける処理を実行する。具体的には、画素（ドット）に対応するデータ線に画像データを振り分ける処理を実行する。データ線は、発光体に電流を供給するトランジスタのソース電極に接続されている。
【００３９】
なお、トランジスタのゲート電極は、データ線と直交する走査線に接続されている。アクティブ電位が印加された走査線に接続されたトランジスタがオン動作する。画像データに応じた大きさの電流が、このトランジスタのドレイン電極に接続された発光体に供給される。発光体は、電流量に応じた光量（非点灯も含む）で発光する。
【００４０】
Ｄ／Ａ変換回路ブロック４２は、データ線と同数のＤ／Ａ変換回路４２Ａの集合でなる。Ｄ／Ａ変換回路４２Ａは、各画素（ドット）に対応するデジタル値をアナログ値に変換する。ここで、Ｄ／Ａ変換回路４２Ａは、ドライバ駆動電圧からパネル駆動電圧に変換する機能も実行する。すなわち、Ｄ／Ａ変換回路４２Ａは、レベルシフト機能も搭載する。
【００４１】
サンプル／ホールド回路ブロック４３は、データ線と同数のサンプル／ホールド回路対４３Ａの集合でなる。サンプル／ホールド回路対４３Ａは、２つのサンプル／ホールド回路の並列接続でなる。２つのサンプル／ホールド回路によって、アナログ値の書き込みと読み出しが同時に実行される。すなわち、一方のサンプル／ホールド回路にアナログ値を書き込んでいる間、他方のサンプル／ホールド回路はアナログ値をパネルに出力する。なお、アナログ値の書き込みと読み出しは交互に実行される。
【００４２】
出力バッファブロック４４は、データ線と同数の出力バッファ４４Ａの集合でなる。各出力バッファ４４Ａは、ドライバＩＣの出力端子に接続されている。この出力バッファ４４Ａを通じて、パネル側のデータ線にそれぞれ対応するアナログ値が駆動信号として出力される。
【００４３】
（１−３）回路動作
この実施形態では、有機ＥＬディスプレイパネルが、パネル端部に実装されたドライブＩＣによって駆動される。おおよそ、以下の処理動作が実行される。各画素（ドット）に対応する画像データが、データスイッチ４１を通じてＤ／Ａ変換回路ブロック４２に出力される。画像データは対応するＤ／Ａ変換回路でアナログ値に変換され、サンプル／ホールド回路に保存される。その後、アナログ値は、サンプル／ホールド回路から出力バッファに読み出され、データ線の電位を変移させる。
【００４４】
データ線の電位に応じた電流は、ゲート電位がアクティブ状態に設定された画素回路（アモルファスシリコンＴＦＴ）を通じて発光体に供給される。かくして、発光体個別の輝度、階調表現が可能となる。なお色相は、１画素を構成する発光体（ＲＧＢ）の輝度、階調に応じて定まる。
かかる発光動作が表示領域全体について行われる。かくして、有機ＥＬディスプレイパネルに画像が表示される。
【００４５】
（１−４）実施形態で実現される効果
まず、有機ＥＬディスプレイパネル上のＴＦＴをアモルファスシリコンで作成できる。かくして、大画面のディスプレイパネルを低コストで製造することができる。
【００４６】
また、駆動回路は、ＭＯＳプロセスで製造できる。このため、高速動作可能で素子間バラツキの少ない駆動回路を実現できる。かくして、有機ＥＬディスプレイパネルを大画面化した場合でも十分な表示品質を実現できる。また、駆動回路に素子間バラツキや変動を抑制する補正回路の作り込むこともできる。これにより、有機ＥＬディスプレイパネルの表示品質を一段と向上させることができる。
【００４７】
（２）第２の実施形態
本実施形態では、ドライバＩＣチップの小面積化を実現する回路構成例を説明する。この実施形態では、ドライバＩＣチップ内で比較的大きな面積を占めるデジタル／アナログ変換回路ブロックを小面積化する。
【００４８】
（２−１）回路構成
図８に、ドライブＩＣに搭載する駆動回路を示す。駆動回路を構成する基本的な構成要素は、第１の実施形態と同じである。駆動回路は、データスイッチ５１と、Ｄ／Ａ変換回路ブロック５２と、書き込みスイッチブロック５３と、サンプル／ホールド回路ブロック５４と、出力バッファブロック５５で構成される。
【００４９】
サンプル／ホールド回路ブロック５４及び出力バッファブロック５５は、それぞれデータ線と同数の単位回路の集合でなる。この点は、第１の実施形態と同様である。因みに、各単位回路は、それぞれサンプル／ホールド回路５４Ａ、出力バッファ５５Ａである。
【００５０】
相違点の１つは、Ｄ／Ａ変換回路ブロック５２を構成する単位回路の個数が、データ線数の１／３である点である。これに関連して、データスイッチ５１の出力線数が、Ｄ／Ａ変換回路５２Ａと同数に設定されている。データスイッチ５１は、３ドット分の画像データをそれぞれ対応するＤ／Ａ変換回路５２Ａに振り分ける。ここでの３ドットは、例えば１画素を構成する３原色に対応する。
【００５１】
相違点の１つは、書き込みスイッチブロック５３を新たに設ける点である。書き込みスイッチブロック５３は、Ｄ／Ａ変換回路５２Ａと同数の書き込みスイッチ５３Ａの集合でなる。書き込みスイッチ５３Ａは、Ｄ／Ａ変換回路５２Ａからのアナログ値を３つのサンプル／ホールド回路５４Ａに時系列で供給する。なお、書き込みスイッチ５３Ａには、外部システムよりスイッチ制御信号ＳＷＣＴＬが与えられる。このスイッチ制御信号ＳＷＣＴＬに基づき、アナログ値の振り分けが行われる。
【００５２】
（２−２）回路動作
この実施形態の場合も、有機ＥＬディスプレイパネルが、パネル端部に実装されたドライブＩＣによって駆動される。おおよそ、以下の処理動作が実行される。各画素（ドット）に対応する画像データが、データスイッチ５１を通じて対応するＤ／Ａ変換回路５２Ａに出力される。
【００５３】
このとき、Ｄ／Ａ変換回路５２Ａには、例えば１画素を構成する３ドット分の画像データが時間順次で供給される。Ｄ／Ａ変換回路５２Ａは、これら３ドット分の画像データを時間順次でアナログ値に変換する。書き込みスイッチ５３Ａは、３ドット分のアナログ値を、所定のタイミングでサンプル／ホールド回路５４Ａに供給する。
【００５４】
かくして、各サンプル／ホールド回路５４Ａには、それぞれ対応するデータ線に出力すべきアナログ値が保存される。その後、サンプル／ホールド回路は一斉に当該アナログ値を出力バッファに出力する。かくして、データ線の電位が変移し、対応する輝度で画素（ドット）が発光する。
【００５５】
（２−３）実施形態で実現される効果
基本的に第１の実施形態で得られた効果を実現できる。すなわち、実用上十分な表示性能を有する大画面の有機ＥＬディスプレイを実現できる。
これに加え、本実施形態の場合、Ｄ／Ａ変換回路ブロック５２の回路面積を１／３に削減できる。かくして、ドライブＩＣチップの小型化を実現できる。
【００５６】
これにより、ドライブＩＣチップの製造コストを低減できる。また、実装領域上におけるドライブＩＣチップの占有比率を低下できる。この結果、筐体デザインの自由度も向上する。
また、１つのＤ／Ａ変換回路５２Ａで３ドット（マクロ的には、３本のデータ線上に並ぶ全ての画素）に対応する画素回路を駆動できる。この結果、図９に示すように、これら３本のデータ線上に並ぶ画素範囲について、Ｄ／Ａ変換特性のバラツキに起因した表示ムラを無くすことができる。
【００５７】
また、これら３本のデータ線に接続された各ドットの発光により１つの画素が再現される場合、各画素に対応する画像の再現性（輝度、色相、階調の再現性）を高めることができる。このことは、原データに忠実な画像の表示に通じる。
【００５８】
（３）第３の実施形態
本実施形態では、更なるドライバＩＣチップの小面積化を実現する回路構成を説明する。この実施形態では、１つのデジタル／アナログ変換回路により、６つのデータ線を担当する。なお、ドライバＩＣチップの処理能力は、要求される表示性能に対して十分高いものとする。
【００５９】
（３−１）回路構成
図１０に、ドライブＩＣに搭載する駆動回路の特徴部分を示す。すなわち、第２の実施形態とは異なる部分のみを示す。従って、基本的な構成は第２の実施形態と同じである。
前述したように、この駆動回路に特徴的な部分は、書き込みスイッチブロック５３の単位回路を、１入力６出力の書き込みスイッチ５３Ａ１とする点である。
【００６０】
なお、この実施形態の場合、データスイッチ５１は、それぞれ対応するＤ／Ａ変換回路５２Ａに６ドット分の画像データを振り分ける。また、Ｄ／Ａ変換回路ブロック５２の単位回路には、限られた時間内に６ドット分の画像データをアナログ値に変換できるものを使用する。ここでの６ドットは、例えば２画素分の３原色に対応する。
【００６１】
（３−２）回路動作
この実施形態の場合も、有機ＥＬディスプレイパネルが、パネル端部に実装されたドライブＩＣによって駆動される。おおよそ、以下の処理動作が実行される。各画素（ドット）に対応する画像データが、データスイッチ５１を通じて対応するＤ／Ａ変換回路５２Ａに出力される。
【００６２】
このとき、Ｄ／Ａ変換回路５２Ａには、例えば１画素を構成する３ドット分の画像データが時間順次で供給される。Ｄ／Ａ変換回路５２Ａは、これら６ドット分の画像データを時間順次でアナログ値に変換する。書き込みスイッチ５３Ａ１は、６ドット分のアナログ値を、所定のタイミングでサンプル／ホールド回路５４Ａに供給する。
【００６３】
かくして、各サンプル／ホールド回路５４Ａには、それぞれ対応するデータ線に出力すべきアナログ値が保存される。その後、サンプル／ホールド回路は一斉に当該アナログ値を出力バッファに出力する。かくして、データ線の電位が変移し、対応する輝度で画素（ドット）が発光する。
【００６４】
（３−３）実施形態で実現される効果
この実施形態では、Ｄ／Ａ変換回路ブロック５２の回路面積を１／６に削減できる。すなわち、第２の実施形態の場合の更に１／２に削減できる。かくして、ドライブＩＣチップの更なる小型化を実現できる。
【００６５】
これにより、ドライブＩＣチップの製造コストを更に低減できる。また、実装領域上におけるドライブＩＣチップの占有比率を低下できる。この結果、筐体デザインの自由度も更に向上する。
【００６６】
また、１つのＤ／Ａ変換回路５２Ａで６ドット（マクロ的には、６本のデータ線上に並ぶ全ての画素）に対応する画素回路を駆動できる。この結果、図１１に示すように、これら６本のデータ線上に並ぶ画素範囲について、Ｄ／Ａ変換特性のバラツキに起因した表示ムラを無くすことができる。
【００６７】
また、これら６本のデータ線に接続された各ドットの発光により２つの画素が再現される場合、各画素に対応する画像の再現性（輝度、色相、階調の再現性）を高めることができる。このことは、原データに忠実な画像の表示に通じる。
【００６８】
（４）他の実施形態
前述の実施形態に係わらず、１つのＤ／Ａ変換回路を任意のドット数で共用できる。例えば、２ドット分の画像データの変換に使用できる。また、４ドット分の画像データの変換にも使用できる。なお、ドット数は、有機ＥＬディスプレイに要求される解像度やＤ／Ａ変換回路その他の処理能力に応じて選択する。
【００６９】
前述の実施形態では、有機ＥＬディスプレイの画素回路をアモルファスシリコンＴＦＴで製造したが、例えばポリシリコンＴＦＴで製造する場合にも適用できる。この場合、第２、第３の実施形態で説明した駆動回路を、有機ＥＬディスプレイ上に周辺回路として形成しても良い。この技術を応用すれば、周辺回路の占有面積の小型化を実現できる。
【００７０】
また、１枚のパネル上に表示領域と駆動回路を製造できるため、製造コストを低減化できる。勿論、複数ドット間でＤ／Ａ変換特性のバラツキが無くなるため、画像の再現性が向上する。また、この技術は、表示領域の大型化だけでなく、小型のディスプレイを作成する場合にも適用できる。
【００７１】
前述の実施形態で説明した技術は、１画素を構成する３つのドットが複数の走査線（水平ライン）に跨る場合にも適用し得る。この場合でも、隣接する複数のデータ線間でＤ／Ａ変換特性のバラツキが無くなることにより、１画素の再現性を向上させることができる。
【００７２】
前述の実施形態では、有機ＥＬディスプレイについて説明したが、無機ＥＬディスプレイにも同様に適用し得る。
前述の実施形態で説明した技術は、白色のみを発光する各発光体をマトリクス状に配列したＥＬディスプレイにも適用し得る。この場合、マトリクス状に配置された開口部に、３原色のカラーフィルタを配置することでカラーディスプレイを構成できる。
【００７３】
前述の実施形態で説明した技術は、有機ＥＬディスプレイ以外のフラットディスプレイにも適用できる。特に、第２、第３の実施形態で説明した技術は、駆動回路をディスプレイパネル上に駆動回路を配置する場合にも、ドライバＩＣチップ内に内蔵する場合にも適用できる。
【図面の簡単な説明】
【００７４】
【図１】１つの発明に係る表示素子の概念構成例を示す図である。
【図２】１つの発明に係る駆動回路の概念構成例を示す図である。
【図３】１つの発明に係る表示装置の概念構成例を示す図である。
【図４】１つの発明に係る表示装置の概念構成例を示す図である。
【図５】１つの発明に係る駆動回路の概念構成例を示す図である。
【図６】電子機器の内部構成例を示す図である。
【図７】駆動回路の第１の実施形態例を示す図である。
【図８】駆動回路の第２の実施形態例を示す図である。
【図９】３本のデータ線でＤ／Ａ変換器を共用する場合の画面領域特性を示す図である。
【図１０】駆動回路の第３の実施形態例を示す図である。
【図１１】６本のデータ線でＤ／Ａ変換器を共用する場合の画面領域特性を示す図である。
【符号の説明】
【００７５】
１、１１        表示素子
２、１２        表示領域
３、１３        駆動回路領域
４１、５１      データスイッチ
４２、５２      Ｄ／Ａ変換回路ブロック
４３、５４      サンプル／ホールド回路ブロック
５３、５３Ａ１  書き込みスイッチブロック
【図１】
2005148529.tif 000003
【図２】
2005148529.tif 000004
【図３】
2005148529.tif 000005
【図４】
2005148529.tif 000006
【図５】
2005148529.tif 000007
【図６】
2005148529.tif 000008
【図７】
2005148529.tif 000009
【図８】
2005148529.tif 000010
【図９】
2005148529.tif 000011
【図１０】
2005148529.tif 000012
【図１１】
2005148529.tif 000013