(57)【要約】【課題】  液晶画素に書き込まれた画像信号の電圧シフトを抑制する。【解決手段】  液晶表示装置はマトリクス状に配列された液晶画素と個々の液晶画素を駆動する為の画素トランジスタとからなる。選択期間中ゲートパルスＧＰを画素トランジスタのゲート電極に印加し画像信号Ｖｓｉｇを各液晶画素に書き込む。続いて非選択期間中ゲートパルスＧＰの印加を停止して書き込まれた画像信号Ｖｓｉｇを保持する。選択期間から非選択期間に移行する際、非対称構造のインバータを用いてゲートパルスＧＰを滑らかに立ち下げる事により書き込まれた画像信号Ｖｓｉｇの電圧シフトΔＶを抑制する。これに代えて、選択期間から非選択期間に移行する直前一旦ゲートパルスＧＰの電圧レベルを途中まで下げた後立ち下げる事により書き込まれた画像信号Ｖｓｉｇの電圧シフトΔＶを抑制する様にしても良い。【選択図】図１
2005025214.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配列された液晶画素と個々の液晶画素を駆動する為の画素トランジスタと補助容量とを備え、
該液晶画素と該補助容量は該画素トランジスタに接続され、
該画素トランジスタは、そのソース電極が液晶画素及び補助容量に接続され、ドレイン電極が信号ラインに接続され、ゲート電極がゲートラインに接続されており、
さらに各画素トランジスタのゲート電極にゲートラインを介して順次ゲートパルスを印加し選択動作を行なう垂直走査回路と、信号ライン及び選択された画素トランジスタを介して画像信号を各液晶画素に書き込む水平駆動回路とを備えたアクティブマトリクス型液晶表示装置に対して、
選択期間中ゲートパルスを画素トランジスタのゲート電極に印加し画像信号を各液晶画素に書き込むとともに非選択期間中ゲートパルスの印加を停止して書き込まれた画像信号を保持する事により画像表示を行なう駆動方法において、
前記垂直走査回路は、各ゲートラインに該ゲートパルスを出力するためＮチャネル型トランジスタとＰチャネル型トランジスタからなる出力インバータを有し、
該出力インバータは非対称構造を有しており、該Ｎチャネル型トランジスタのチャネル幅とチャネル長の比はＰチャネル型トランジスタに比べて小さく設定されており、
該出力インバータの該非対称構造を用いて、非選択期間から選択期間に移行する際ゲートパルスを急峻に立ち上げ、且つ選択期間から非選択期間に移行する際ゲートパルスを滑らかに立ち下げる事により、書き込まれた画像信号の電圧シフトを抑制する事を特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
【請求項２】
マトリクス状に配列された液晶画素と個々の液晶画素を駆動する為の画素トランジスタと補助容量とを備え、
該液晶画素と該補助容量は該画素トランジスタに接続され、
該画素トランジスタは、そのソース電極が該液晶画素及び補助容量に接続され、ドレイン電極が信号ラインに接続され、ゲート電極がゲートラインに接続されており、
さらに各画素トランジスタのゲート電極にゲートラインを介して順次ゲートパルスを印加し選択動作を行なう垂直走査回路と、信号ライン及び選択された画素トランジスタを介して画像信号を各液晶画素に書き込む水平駆動回路とを備えたアクティブマトリクス型液晶表示装置に対して、
選択期間中ゲートパルスを画素トランジスタのゲート電極に印加し画像信号を各液晶画素に書き込むとともに非選択期間中ゲートパルスの印加を停止して書き込まれた画像信号を保持する事により画像表示を行なう駆動方法において、
前記垂直走査回路は、電源電圧のレベルを切り換える為の分圧抵抗及びスイッチングトランジスタを備えており、
非選択期間から選択期間に移行する際ゲートパルスを急峻に立ち上げ、
該電源電圧のレベルを切り換える為の分圧抵抗及びスイッチングトランジスタを制御して、選択期間から非選択期間に移行する直前一旦ゲートパルスの電圧レベルを下げた後立ち下げる事により、書き込まれた画像信号の電圧シフトを抑制する事を特徴とするアクティブマトリクス型液晶表示装置の駆動方法。
【請求項３】
マトリクス状に配列された液晶画素と、個々の液晶画素を駆動する画素トランジスタと、補助容量とを有し、
該液晶画素と該補助容量は該画素トランジスタに接続され、
該画素トランジスタは、そのソース電極が該液晶画素及び補助容量に接続され、ドレイン電極が信号ラインに接続され、ゲート電極がゲートラインに接続されており、
各画素トランジスタのゲート電極にゲートラインを介して順次ゲートパルスを印加し選択動作を行なう垂直走査回路と、信号ライン及び選択された画素トランジスタを介して画像信号を各液晶画素に書き込む水平駆動回路とを備えたアクティブマトリクス型液晶表示装置において、
上記垂直走査回路は、該ゲートパルスを印加する際ゲートパルスを急峻に立ち上げ、且つ該ゲートパルスの印加を停止する際ゲートパルスを滑らかに立ち下げる事により、書き込まれた画像信号の電圧シフトを抑制する手段を有しており、
該抑制する手段は、各ゲートラインに該ゲートパルスを出力するためＮチャネル型トランジスタとＰチャネル型トランジスタからなる出力インバータであり、該出力インバータは非対称構造を有しており、該Ｎチャネル型トランジスタのチャネル幅とチャネル長の比はＰチャネル型トランジスタに比べて小さく設定されている事を特徴とするアクティブマトリクス型液晶表示装置。
【請求項４】
マトリクス状に配列された液晶画素と、個々の液晶画素を駆動する画素トランジスタと、補助容量とを有し、
該液晶画素と該補助容量は該画素トランジスタに接続され、
該画素トランジスタは、そのソース電極が該液晶画素及び補助容量に接続され、ドレイン電極が信号ラインに接続され、ゲート電極がゲートラインに接続されており、
各画素トランジスタのゲート電極にゲートラインを介して順次ゲートパルスを印加し選択動作を行なう垂直走査回路と、信号ライン及び選択された画素トランジスタを介して画像信号を各液晶画素に書き込む水平駆動回路とを備えたアクティブマトリクス型液晶表示装置において、
上記垂直走査回路は該ゲートパルスを印加する際ゲートパルスを急峻に立ち上げるとともに、
該ゲートパルスの印加を停止する直前一旦ゲートパルスの電圧レベルを下げた後立ち下げる事により書き込まれた画像信号の電圧シフトを抑制する手段を有しており、
該抑制する手段は、該垂直走査回路に供給する電源電圧のレベルを切り換える為の分圧抵抗及びスイッチングトランジスタからなる事を特徴とするアクティブマトリクス型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス型液晶表示装置及びそのの駆動方法に関する。より詳しくは、個々の液晶画素に接続された画素トランジスタのゲートパルス印加方法に関する。
【背景技術】
【０００２】
図５を参照して従来のアクティブマトリクス型液晶表示装置の一般的な構成を簡潔に説明する。図５は一画素部分の模式的な等価回路図である。個々の画素はゲートラインＸと信号ラインＹの交点に設けられている。液晶画素は等価的に液晶容量ＣLCで表わされている。通常液晶容量ＣLCには補助容量ＣS が並列に接続されている。液晶容量ＣLCの一端は駆動トランジスタＴｒに接続されているとともに、他端は対向電極に接続されており所定の基準電圧Ｖｃｏｍが印加されている。画素トランジスタＴｒは絶縁ゲート電界効果型の薄膜トランジスタからなる。画素トランジスタＴｒのドレイン電極Ｄは信号ラインＹに接続されており画像信号Ｖｓｉｇの供給を受ける。又、ソース電極Ｓは液晶容量ＣLCの一端即ち画素電極に接続されている。さらに、ゲート電極ＧはゲートラインＸに接続されており所定のゲート電圧Ｖｇａｔｅを有するゲートパルスが印加される。液晶容量ＣLCとゲート電極Ｇとの間には結合容量ＣGSが形成される。この結合容量ＣGSは画素電極とゲートラインＸとの間の浮遊容量成分及び画素トランジスタＴｒ内部のソース領域とゲート領域との間の寄生容量成分が合わさったものである。後者の寄生容量成分が支配的であるとともにその値は個々の画素トランジスタＴｒによってばらつきが認められる。この背景技術に関して、以下の特許文献１及び２が挙げられる。
【特許文献１】特開平１−２１９８２７号公報
【特許文献２】特開平３−１５８８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
次に図６を参照して本発明が解決しようとする課題を簡潔に説明する。選択期間中電圧Ｖｇａｔｅのゲートパルスがゲート電極Ｇに印加されると、画素トランジスタＴｒはオン状態になる。この時、信号ラインＹから供給された画像信号ＶｓｉｇがトランジスタＴｒを介して液晶画素に書き込まれ所謂サンプリングが行なわれる。次に非選択期間になるとゲートパルスの印加が停止され、書き込まれた画像信号は液晶容量ＣLCに保持される。選択期間から非選択期間に移行する時矩形波ゲートパルスはハイレベルからローレベルに急激に立ち下がる。この際、前述した結合容量ＣGSを介してカップリングにより液晶容量ＣLCに蓄えられた電荷が瞬間的に放電する。この為、液晶画素に書き込まれた画像信号Ｖｓｉｇに電圧シフトΔＶが生じる。個々の画素によって結合容量ＣGSの値にばらつきがある為電圧シフトΔＶにもばらつきが生じ表示画面上に所謂ざらつきが現われ表示品位が著しく劣化するという課題あるいは問題点がある。
【０００４】
液晶画素には選択期間中に画像信号を書き込み、続く非選択期間中書き込まれた画像信号を保持して一フィールドが構成される。一フィールドにおける液晶画素の透過率はその間に液晶に印加される実効電圧によって決定される。画素トランジスタＴｒの特性としては、選択期間内に書き込みを完了する為に必要なオン電流が確保できるものでなければならない。又、一フィールド期間中液晶画素を点灯する為に十分な実効電圧が得られる様にする為、非選択期間中あるいは保持期間中のリーク電流はできるだけ小さくする。実効電圧としては選択期間より遥かに長い非選択期間時の影響が大きい。この為、画素容量ＣLCを充電した後オフする時生じる前述した電圧シフトΔＶは液晶に印加される実効電圧に大きく効いてくる為、表示品位が損なわれる。
【０００５】
従来、電圧シフトΔＶの絶対量及びばらつきを抑制する為、液晶容量ＣLCに並列接続されている補助容量ＣS を大きめに形成するという対策が講じられていた。即ち結合容量ＣGSを介して放電される電荷量を補うに足る電荷を予め補助容量ＣS に蓄えるものである。しかしながら、補助容量ＣS は液晶画素領域に形成されており、この寸法を大きく設定すると画素開口率が犠牲になり十分な表示コントラストを得る事ができないという課題あるいは問題点がある。
【課題を解決するための手段】
【０００６】
上述した従来の技術の課題に鑑み、本発明は画素開口率を犠牲にする事なくゲート／ソース間の結合容量に起因する画像信号の電圧シフトを抑制する事を目的とする。かかる目的を達成する為にゲートパルスの印加方法を改善するという手段を講じた。本発明の第一手段によれば、マトリクス状に配列された液晶画素と個々の液晶画素を駆動する為の画素トランジスタと補助容量とを備え、該液晶画素と該補助容量は該画素トランジスタに接続され、該画素トランジスタは、そのソース電極が液晶画素及び補助容量に接続され、ドレイン電極が信号ラインに接続され、ゲート電極がゲートラインに接続されており、さらに各画素トランジスタのゲート電極にゲートラインを介して順次ゲートパルスを印加し選択動作を行なう垂直走査回路と、信号ライン及び選択された画素トランジスタを介して画像信号を各液晶画素に書き込む水平駆動回路とを備えたアクティブマトリクス型液晶表示装置に対して、選択期間中ゲートパルスを画素トランジスタのゲート電極に印加し画像信号を各液晶画素に書き込むとともに非選択期間中ゲートパルスの印加を停止して書き込まれた画像信号を保持する事により画像表示を行なう駆動方法において、前記垂直走査回路は、各ゲートラインに該ゲートパルスを出力するためＮチャネル型トランジスタとＰチャネル型トランジスタからなる出力インバータを有し、該出力インバータは非対称構造を有しており、該Ｎチャネル型トランジスタのチャネル幅とチャネル長の比はＰチャネル型トランジスタに比べて小さく設定されており、該出力インバータの該非対称構造を用いて、非選択期間から選択期間に移行する際ゲートパルスを急峻に立ち上げ、且つ選択期間から非選択期間に移行する際ゲートパルスを滑らかに立ち下げる事により、書き込まれた画像信号の電圧シフトを抑制する事を特徴とする。
本発明の第二手段によれば、マトリクス状に配列された液晶画素と個々の液晶画素を駆動する為の画素トランジスタと補助容量とを備え、該液晶画素と該補助容量は該画素トランジスタに接続され、該画素トランジスタは、そのソース電極が該液晶画素及び補助容量に接続され、ドレイン電極が信号ラインに接続され、ゲート電極がゲートラインに接続されており、さらに各画素トランジスタのゲート電極にゲートラインを介して順次ゲートパルスを印加し選択動作を行なう垂直走査回路と、信号ライン及び選択された画素トランジスタを介して画像信号を各液晶画素に書き込む水平駆動回路とを備えたアクティブマトリクス型液晶表示装置に対して、選択期間中ゲートパルスを画素トランジスタのゲート電極に印加し画像信号を各液晶画素に書き込むとともに非選択期間中ゲートパルスの印加を停止して書き込まれた画像信号を保持する事により画像表示を行なう駆動方法において、前記垂直走査回路は、電源電圧のレベルを切り換える為の分圧抵抗及びスイッチングトランジスタを備えており、非選択期間から選択期間に移行する際ゲートパルスを急峻に立ち上げ、該電源電圧のレベルを切り換える為の分圧抵抗及びスイッチングトランジスタを制御して、選択期間から非選択期間に移行する直前一旦ゲートパルスの電圧レベルを下げた後立ち下げる事により、書き込まれた画像信号の電圧シフトを抑制する事を特徴とする。
【０００７】
以下、図１を参照して当該手段を説明する。上述のように同一の目的を達成する為に二通りの手段を講じた。図１の（Ａ）に示す第一の手段では、マトリクス状に配列された液晶画素と個々の液晶画素を駆動する為の画素トランジスタと補助容量とからなり、該液晶画素と該補助容量は該画素トランジスタに接続され、該画素トランジスタは、そのソース電極が該液晶画素及び補助容量に接続され、ドレイン電極が信号ラインに接続され、ゲート電極がゲートラインに接続されているアクティブマトリクス型液晶表示装置に対して、選択期間中ゲートパルスＧＰを画素トランジスタのゲート電極に印加し画像信号Ｖｓｉｇを各液晶画素に書き込むとともに非選択期間中ゲートパルスＧＰの印加を停止して書き込まれた画像信号Ｖｓｉｇを保持する事により画像表示を行なう駆動方法において、非選択期間から選択期間に移行する際ゲートパルスＧＰを急峻に立ち上げ、選択期間から非選択期間に移行する際ゲートパルスＧＰを滑らかに立ち下げる事により書き込まれた画像信号Ｖｓｉｇの電圧シフトΔＶを抑制する様にした。
アクティブマトリクス型液晶表示装置においては液晶の長寿命化を図る為フィールド毎に画像信号Ｖｓｉｇの極性を反転する交流駆動が行なわれる。図示では第一フィールドにおいて対向電極に印加される所定の基準電圧Ｖｃｏｍに対して正極性の画像信号Ｖｓｉｇが画素に書き込まれ、第二フィールドでは負極性の画像信号Ｖｓｉｇが書き込まれる。あるゲートラインに着目すると、第一フィールドにおいて選択期間中所定のゲート電圧ＶｇａｔｅのゲートパルスＧＰが画素トランジスタのゲート電極に印加される。このゲートパルスＧＰの立ち下がりは滑らかになっている。この為、従来の様に急峻に立ち下げる場合と比べると電圧シフトΔＶが小さくなっており、非選択期間中所定のレベルを維持する事が可能になる。第二フィールドにおいても同様にゲートパルスＧＰの立ち下がりが滑らかになっており電圧シフトΔＶが抑制される。なお、立ち下がりと異なりゲートパルスＧＰの立ち上がりが急峻であっても画像品位に影響を与える事はない。
【０００８】
図１の（Ｂ）に示す第二の手段では、選択期間から非選択期間に移行する直前一旦ゲートパルスＧＰの電圧レベルＶｇａｔｅ１をＶｇａｔｅ２まで下げた後立ち下げる事により書き込まれた画像信号Ｖｓｉｇの電圧シフトΔＶを抑制する様にしている。なお、ゲートパルスＧＰの電圧レベルを下げるタイミングは、選択期間中液晶画素への書き込み動作に影響を与えない様に設定されている。即ち、書き込みが完了した時点でゲート電圧Ｖｇａｔｅ１はＶｇａｔｅ２まで下げられる。この第二の手段は特に負極性の画像信号を書き込み保持する際に効果的である。例えば、第二フィールドにおいてゲート電圧Ｖｇａｔｅ１と画像信号Ｖｓｉｇとの間には大きな電位差が生じる。このゲート電圧Ｖｇａｔｅ１を一旦Ｖｇａｔｅ２まで下げた後立ち下げる事により、選択期間から非選択期間への移行時点でゲートラインとソース電極との間の電位差は小さくなる。この為、電圧シフトΔＶを効果的に抑制できる。
【発明の効果】
【０００９】
図５を参照して説明した様に、画像信号の電圧シフトΔＶはゲートとソース間の結合容量ＣGSに比例して大きくなる。逆に、液晶容量ＣLC及び補助容量ＣS が大きい程小さくなる。さらに、ゲートとソース間の電位差ＶGSに比例して大きくなる。なお、このＶGSは選択期間から非選択期間への移行時点におけるゲート電圧Ｖｇａｔｅと書き込まれた画像信号Ｖｓｉｇとの電位差に対応している。以上に述べた関係を数式で表わすと、ΔＶ＝ＣGS／（ＣLC＋ＣGS＋ＣS ）×ＶGSの様になる。ところで、結合容量ＣGSのインピーダンスには周波数依存性があり高周波成分程通し易い。そこで、図１の（Ａ）に示す第一手段では、ゲートパルスの立ち下がりを滑らかにする事により高周波成分を除去し、結合容量を介したカップリングによる電圧シフトを抑制する様にしている。
【００１０】
上述した関係式から明らかな様にゲート／ソース間の電位差ＶGSを小さくする事により電圧シフトΔＶを抑制できる。そこで、図１の（Ｂ）に示した第二手段では、ゲートパルスの立ち下がり直前にゲート電圧を一旦下げてＶGSを小さくする事により、電圧シフトΔＶを抑制する様にしている。
以上説明した様に、本発明によれは、ゲートパルスを波形整形する事により画像信号の電圧シフトを抑制でき表示画面のざらつきを低減して表示品位を向上する事ができるという効果がある。又、外部回路で波形整形を行なう場合には、アクティブマトリクス型液晶表示装置単体としてはざらつき不良の選別をする必要がなくなり製造歩留りを大幅に改善する事ができるという効果がある。さらに、波形整形の手法により電圧シフトを抑制できるので従来の様に補助容量を大きくする必要がなく画素開口率を犠牲にする事なく表示コントラストを改善できるという効果がある。
【発明を実施するための最良の形態】
【００１１】
以下図面を参照して本発明の好適な実施例を詳細に説明する。図２は本発明にかかる第一の駆動方法を実施する為の回路構成例を示す。アクティブマトリクス型液晶表示装置は、マトリクス状に配列された液晶画素ＬＰと、個々の液晶画素ＬＰを駆動する画素トランジスタＴｒとからなる表示部を有している。なお、図示では一列分の液晶画素のみを表わしている。各画素トランジスタＴｒのゲート電極ＧにはゲートラインＸ１，Ｘ２，Ｘ３，Ｘ４，…を介して垂直走査回路１が接続されており、線順次でゲートパルスＧＰを印加し画素トランジスタＴｒの選択動作を行なう。又、各画素トランジスタＴｒのドレイン電極には信号ラインＹｍを介して水平駆動回路２が接続されており、選択された画素トランジスタＴｒを介して画像信号Ｖｓｉｇを各液晶画素ＬＰに書き込む。
【００１２】
垂直走査回路１はシフトレジスタ３から構成されている。このシフトレジスタ３はＤ型フリップフロップ４を多段接続した構造を有する。各Ｄ型フリップフロップ４は出力端子が共通結線された一対のインバータ５，６から構成されている。各インバータはＰチャネル型の駆動トランジスタ７を介して電源ＶＶＤＤ側に接続されているとともに、Ｎチャネル型の駆動トランジスタ８を介してグランド側に接続されている。これら一対の駆動トランジスタ７，８はシフトクロックパルスＶＣＫ１，ＶＣＫ２及びこれらの反転パルスに応答して導通しインバータを駆動する。この様に駆動されるインバータ５，６は所謂クロックトインバータと呼ばれている。一対のインバータ５，６の共通結線された出力端子には第三のインバータ９の入力端子が接続されている。第三のインバータ９の出力端子には各段のＤ型フリップフロップの出力パルスが現われる。この出力パルスは次段のＤ型フリップフロップの入力としても用いられる。第一段目のＤ型フリップフロップに対してスタート信号ＶＳＴを入力する事により、シフトレジスタ３は各段毎に順次半周期ずつ位相のずれた出力パルスを出力する。当該段の出力パルスと前段の出力パルスをナンドゲート素子１０で論理処理した後インバータ１１で反転する事によりゲートパルスＧＰが得られる。
【００１３】
本実施例では出力インバータ１１は非対称構造を有している。即ち、Ｎチャネル型トランジスタ１２のチャネル幅Ｗとチャネル長Ｌの比Ｗ／ＬはＰチャネル型トランジスタ１３に比べて小さく設定されている。換言すると、Ｎチャネル型トランジスタ１２の電流容量はＰチャネル型トランジスタ１３の電流容量に比べて小さい。ゲートパルスＧＰがローレベルからハイレベルに立ち上がる場合にはＰチャネル型トランジスタ１３が導通するので急峻な立ち上がりとなる。一方、ゲートパルスＧＰが立ち下がる場合にはＮチャネル型トランジスタ１２が導通するが、その電流容量が小さい為滑らかな立ち下がりとなる。従って、垂直走査回路１はゲートパルスＧＰを滑らかに立ち下げる事により画素ＬＰに書き込まれた画像信号Ｖｓｉｇの電圧シフトを抑制する手段を備えている。
【００１４】
図３は本発明にかかる第二の駆動方法を実施する為の回路構成を示す。基本的には前述した図２に示す回路構成と類似しており、対応する部分には同一の参照番号及び参照符号を付して理解を容易にしている。異なる点は、各Ｄ型フリップフロップ４のＰチャネル型駆動トランジスタ７が直接電源ラインＶＶＤＤに接続されておらず、直列接続された一対の分圧抵抗Ｒ１，Ｒ２の中点に接続されている事である。直列接続された分圧抵抗Ｒ１，Ｒ２の一端は電源ラインＶＶＤＤに接続されており、他端はスイッチングトランジスタ１４を介してグランド側に接続されている。スイッチングトランジスタ１４のゲート電極には制御電圧ＶＣＫＸが周期的に印加される。スイッチングトランジスタ１４がオフ状態にある時には電源電圧がそのままシフトレジスタ３に供給され、各ゲートパルスＧＰの電圧レベルは電源電圧と等しくなる。一方、スイッチングトランジスタ１４がオン状態になると、Ｒ１とＲ２の比によって抵抗分割された電圧がシフトレジスタ３に供給され、ゲートパルスＧＰの電圧レベルもそれに従って低下する。
【００１５】
本実施例では垂直走査回路１の全体構成の内、シフトレジスタ３及びナンドゲート回路１０やインバータ１１からなるゲートドライバの部分は、アクティブマトリクス型液晶表示装置の基板内に形成されている。一方、シフトレジスタ３に電源電圧を供給する電源回路やクロックパルスＶＣＫ１，ＶＣＫ２等を供給するクロックドライバはアクティブマトリクス型液晶表示装置の基板外に設けられている。加えて本実施例では電源電圧を切り換える為のスイッチングトランジスタ１４や分圧抵抗Ｒ１，Ｒ２は基板内に形成されている。しかしながら本発明はかかる構造に限られるものではない。場合によっては、外部接続される電源回路の電源電圧を周期的に切り換える様にしても良い。
【００１６】
最後に図４を参照して図３に示す回路の動作を詳細に説明する。スイッチングトランジスタ１４のゲート電極に印加される制御電圧ＶＣＫＸは水平同期信号に応じてパルス状にレベル変化する。本例では水平周期は６３．５μｓに設定されておりゲートライン１本当たりの選択期間に相当する。制御電圧ＶＣＫＸは各水平周期の最終部分で６〜８μｓの間ハイレベルに変化する。この時間は選択期間内における画像信号の書き込み動作に影響を与えない様に設定されている。即ち選択されたゲートライン上の画素に対して点順次で画像信号を書き込み終わった段階で制御電圧ＶＣＫＸがハイレベルに切り換わる。制御電圧ＶＣＫＸがハイレベルになるとスイッチングトランジスタ１４がオン状態になるので、シフトレジスタ３に供給される電源電圧のレベルは、例えば１３．５Ｖに設定されたＶＶＤＤから８．５Ｖ程度に低下する。この低下量は一対の分圧抵抗Ｒ１，Ｒ２の比を適宜決める事により設定される。
【００１７】
この電源電圧の変動に応じて、例えばｎ番目のゲートパルスＧＰ（ｎ）は一水平周期内においてそのレベルが１３．５Ｖから８．５Ｖに階段状に変化する。次の水平周期ではｎ＋１番目のゲートラインに対応するゲートパルスＧＰ（ｎ＋１）が発生し同じく階段状にそのレベルが変化する。この間、画像信号Ｖｓｉｇは水平周期毎に対向電極の電位Ｖｃｏｍに対して極性が交互に反転する。所謂１Ｈ反転駆動が行なわれる。この様な動作によれば、垂直走査回路は個々のゲートパルスＧＰの印加を停止する直前一旦ゲートパルスの電圧レベルを下げた後立ち下げる事により画素に書き込まれた画像信号Ｖｓｉｇの電圧シフトを抑制する事ができる。
【００１８】
以上説明した様にゲートパルスの立ち下がりを滑らかにしたり階段状とする事により画像信号の電圧シフトを抑制できる。かかるゲートパルスの波形整形は垂直走査回路の構成を工夫する事により達成できる。この場合、アクティブマトリクス型液晶表示装置の基板内に形成される回路部分に変形を加えても良いし、外部回路の部分を調整しても良い。但し外部回路部分でゲートパルスの波形整形を行なう場合には立ち下がりを鈍らす方法よりも階段状に変化させる方法の方が回路的に簡便であり且つ制御性が良い。
【図面の簡単な説明】
【００１９】
【図１】本発明にかかるアクティブマトリクス型液晶表示装置の駆動方法を示す模式図である。
【図２】本発明にかかる駆動方法を実施する為の構成例を示す回路図である。
【図３】同じく本発明にかかる駆動方法を実施する為の他構成例を示す回路図である。
【図４】図３に示す回路の動作を説明する為のタイミングチャートである。
【図５】従来のアクティブマトリクス型液晶表示装置の構造を示す等価回路図である。
【図６】従来のアクティブマトリクス型液晶表示装置の駆動方法の課題を説明する為の模式図である。
【符号の説明】
【００２０】
１・・・垂直走査回路、２・・・水平走査回路、３・・・シフトレジスタ、４・・・Ｄ型フリップフロップ、１１・・・インバータ、１２・・・Ｎチャネル型トランジスタ、１３・・・Ｐチャネル型トランジスタ、１４・・・スイッチングトランジスタ
【図１】
2005025214.tif 000003
【図２】
2005025214.tif 000004
【図３】
2005025214.tif 000005
【図４】
2005025214.tif 000006
【図５】
2005025214.tif 000007
【図６】
2005025214.tif 000008