(57)【要約】【課題】  可変容量機能のオンオフスイッチ付きの可変容量回路を提供する。【解決手段】  対となるＣＭＯＳトランジスタＭ１−Ｍ２、Ｍ３−Ｍ４、Ｍ５−Ｍ６を並列的に多段接続したＣＭＯＳ可変容量回路１と、定電圧源Ｖｃｃを抵抗Ｒ７〜Ｒ９により分圧することで、それぞれ異なる電圧値のバイアス電圧を形成し、これを各段のＣＭＯＳトランジスタＭ１〜Ｍ６のベースに供給する段階的直流電位生成回路２と、この回路２に対する定電圧源Ｖｃｃの供給をオンオフ制御するＰチャネルＦＥＴＭ７とで可変容量回路を構成する。可変容量機能のオン時には、上記ＦＥＴＭ７をオン動作させ、上記回路２からのバイアス電圧をトランジスタＭ１〜Ｍ６のベースに供給し、端子３からの制御電圧に応じた容量値に可変制御する。可変容量機能のオフ時には、上記ＦＥＴＭ７をオフ動作させることでトランジスタＭ１〜Ｍ６のベースを接地し、各容量値を最小容量値に制御する。【選択図】  図３
2005333308.tif 000002
【特許請求の範囲】
【請求項１】
供給される容量制御電圧の電圧値に応じて容量値が変化する可変容量素子を対となるように接続すると共に、この一対の可変容量素子を、複数対分、並列に多段接続して形成した可変容量手段と、
定電圧源からの定電圧に基づいて、それぞれ異なる電圧値のバイアス電圧を形成するバイアス電圧形成手段と、
上記可変容量手段の可変容量機能をオン制御する際に、上記バイアス電圧形成手段で形成された各電圧値のバイアス電圧を上記可変容量手段の各段の可変容量素子にそれぞれ供給することで、該可変容量手段の可変容量機能をオン制御し、上記可変容量手段の可変容量機能をオフ制御する際に、上記可変容量手段の各段の可変容量素子にそれぞれ供給される、上記バイアス電圧形成手段で形成された各電圧値のバイアス電圧を接地することで、該可変容量手段の可変容量機能をオフ制御する可変容量機能オンオフスイッチと
を有する可変容量機能のオンオフスイッチ付き可変容量回路。
【請求項２】
請求項１に記載の可変容量機能のオンオフスイッチ付き可変容量回路であって、
上記バイアス電圧形成手段は、複数の抵抗により、上記定電圧源からの定電圧を分圧することで、複数の異なる電圧値のバイアス電圧を形成すること
を特徴とする可変容量機能のオンオフスイッチ付き可変容量回路。
【請求項３】
請求項２に記載の可変容量機能のオンオフスイッチ付き可変容量回路であって、
上記可変容量手段は、上記各可変容量素子である各ＣＭＯＳトランジスタのソースとドレインを接続し、この各ＣＭＯＳトランジスタのソースとドレインの接続点を、上記容量制御電圧が供給される端子に共通接続すると共に、上記各ＣＭＯＳトランジスタのベースを、上記いずれかの電圧値のバイアス電圧が供給されるように上記バイアス電圧形成手段に接続して形成されていること
を特徴とする可変容量機能のオンオフスイッチ付き可変容量回路。
【請求項４】
請求項３に記載の可変容量機能のオンオフスイッチ付き可変容量回路であって、
上記対を形成する一方のＣＭＯＳトランジスタの各ベースが共通接続され、当該可変容量回路が設けられる回路のバイアス電圧が供給される第１のバイアス電圧供給端子と、
上記対を形成する他方のＣＭＯＳトランジスタの各ベースが共通接続され、当該可変容量回路が設けられる回路のバイアス電圧が供給される第２のバイアス電圧供給端子と、
上記対を形成する一方のＣＭＯＳトランジスタの各ベースと上記第１のバイアス電圧供給端子との接続間、及び上記対を形成する他方のＣＭＯＳトランジスタの各ベースと上記第２のバイアス電圧供給端子との接続間にそれぞれ設けられ、上記各バイアス電圧供給端子を介して各ＣＭＯＳトランジスタのベースに供給される、当該可変容量回路が設けられる回路のバイアス電圧をカットする容量素子と
を有することを特徴とする可変容量機能のオンオフスイッチ付き可変容量回路。
【請求項５】
誘導素子と、この誘導素子に並列接続される可変容量手段と、発振周波数帯域を切り替える帯域切り替え手段とを備えた共振回路と、差動構成の負性抵抗回路とを接続して構成される電圧制御発振器であって、
上記共振回路の可変容量手段として設けられ、供給される容量制御電圧の電圧値に応じて容量値が変化する可変容量素子を対となるように接続すると共に、この一対の可変容量素子を、複数対分、並列に多段接続して形成した第１の可変容量回路と、定電圧源からの定電圧に基づいて、それぞれ異なる電圧値のバイアス電圧を形成して上記第１の可変容量回路の各可変容量素子に供給する第１のバイアス電圧形成回路とを備えた第１の可変容量手段と、
上記共振回路の可変容量手段として設けられ、供給される容量制御電圧の電圧値に応じて容量値が変化する可変容量素子を対となるように接続すると共に、この一対の可変容量素子を、複数対分、並列に多段接続して形成した第２の可変容量回路と、定電圧源からの定電圧に基づいて、それぞれ異なる電圧値のバイアス電圧を形成する第２のバイアス電圧形成回路と、上記第２の可変容量回路の可変容量機能をオン制御する際に、上記第２のバイアス電圧形成回路で形成された各電圧値のバイアス電圧を上記第２の可変容量回路の各段の可変容量素子にそれぞれ供給することで、該第２の可変容量回路の可変容量機能をオン制御し、上記第２の可変容量回路の可変容量機能をオフ制御する際に、上記第２の可変容量回路の各段の可変容量素子にそれぞれ供給される、上記第２のバイアス電圧形成回路で形成された各電圧値のバイアス電圧を接地することで、該第２の可変容量回路の可変容量機能をオフ制御する可変容量機能オンオフスイッチとを備えた第２の可変容量手段と、
上記帯域切り替え手段として設けられ、上記第２の可変容量回路の可変容量機能をオフ制御する際に、容量値が最小値に制御されることで発振周波数帯域を高帯域に設定し、上記第２の可変容量回路の可変容量機能をオン制御する際に、容量値が最大値に制御されることで発振周波数帯域を低帯域に設定する帯域切り替えスイッチと
を有することを特徴とする電圧制御発振器。
【請求項６】
請求項５に記載の電圧制御発振器であって、
上記第１のバイアス電圧形成回路及び第２のバイアス電圧形成回路は、複数の抵抗により、上記定電圧源からの定電圧を分圧することで、複数の異なる電圧値のバイアス電圧を形成すること
を特徴とする電圧制御発振器。
【請求項７】
請求項６に記載の電圧制御発振器であって、
上記第１の可変容量回路及び第２の可変容量回路は、上記各可変容量素子である各ＣＭＯＳトランジスタのソースとドレインを接続し、この各ＣＭＯＳトランジスタのソースとドレインの接続点を、上記容量制御電圧が供給される端子に共通接続すると共に、上記各ＣＭＯＳトランジスタのベースを、上記いずれかの電圧値のバイアス電圧が供給されるように上記第１のバイアス電圧形成回路或いは上記第２のバイアス電圧形成回路に接続して形成されていること
を特徴とする電圧制御発振器。
【請求項８】
請求項７に記載の電圧制御発振器であって、
上記第１の可変容量回路及び第２の可変容量回路は、
上記対を形成する一方のＣＭＯＳトランジスタの各ベースが共通接続され、当該電圧制御発振器のバイアス電圧が供給される第１のバイアス電圧供給端子と、
上記対を形成する他方のＣＭＯＳトランジスタの各ベースが共通接続され、当該電圧制御発振器のバイアス電圧が供給される第２のバイアス電圧供給端子と、
上記対を形成する一方のＣＭＯＳトランジスタの各ベースと上記第１のバイアス電圧供給端子との接続間、及び上記対を形成する他方のＣＭＯＳトランジスタの各ベースと上記第２のバイアス電圧供給端子との接続間にそれぞれ設けられ、上記各バイアス電圧供給端子を介して各ＣＭＯＳトランジスタのベースに供給される、当該電圧制御発振器のバイアス電圧をカットする容量素子と
を有することを特徴とする電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機，ＰＨＳ電話機，通信機能を有するＰＤＡ装置等の通信装置に用いて好適な可変容量機能のオンオフスイッチ付き可変容量回路、及びこの可変容量回路を用いた電圧制御発振器に関する。
【背景技術】
【０００２】
従来、携帯電話機では、データを送受信する際に用いる所望の周波数信号を、ＰＬＬシンセサイザで形成するようになっている。このＰＬＬシンセサイザは、基準周波数信号を発生する基準発振器と、当該ＰＬＬシンセサイザから出力される出力周波数信号（＝電圧制御発振器（VCO（Voltage Controlled Oscillator）から出力される周波数信号）を、設定された分周比で分周することで比較周波数信号を形成するプログラマブルカウンタを有している。
【０００３】
また、このＰＬＬシンセサイザは、基準発振器からの基準周波数信号の位相と、プログラマブルカウンタからの比較周波数信号の位相とを比較して、この位相差に応じた制御電圧を出力する位相比較器と、この位相比較器からの制御電圧に応じた周波数信号（＝当該ＰＬＬシンセサイザから出力される周波数信号）を形成して出力する電圧制御発振器とを有している。
【０００４】
上記基準発振器としては、安定度の高い水晶発振器が用いられるのであるが、この水晶発振器だけでは高周波数信号を発振させることは困難となる。このため、このＰＬＬシンセサイザは、プログラマブルカウンタにより比較的低い周波数の比較周波数信号を形成し、これを基準発振器からの基準周波数信号と位相比較し、この比較出力でＶＣＯを発振駆動することで、安定した高周波信号を形成している。また、このＰＬＬシンセサイザは、プログラマブルカウンタの分周比を変更するだけで、所望の周波数の出力周波数信号を得ることができるようになっている。
【０００５】
ここで、このようなＰＬＬシンセサイザに用いられる一般的な電圧制御発振器を図８に示す。この電圧制御発振器は、高帯域発振用の可変容量素子（バラクタ）ＣＶ１と、低帯域発振用の可変容量素子ＣＶ２を、発振周波数帯域に応じて切り替えて用いるようになっている。
【０００６】
具体的には、高帯域発振時において、帯域切り替え用制御電圧端子２０１から高帯域発振用の帯域切り替え用制御電圧が供給されると、この帯域切り替え用制御電圧がインバータ２０２を介してアナログスイッチ２０３に供給され、アナログスイッチ２０３がオフ制御される。
【０００７】
アナログスイッチ２０３がオフ制御されると、周波数連続可変用制御電圧端子２０４を介して供給される周波数連続可変用制御電圧が、高帯域発振用の可変容量素子ＣＶ１のみに供給され、この周波数連続可変用制御電圧により可変制御される可変容量素子ＣＶ１の容量値に基づいて高帯域の周波数信号が発振される。
【０００８】
なお、この高帯域発振時には、上記高帯域発振用の帯域切り替え用制御電圧により、定電圧供給スイッチ２０５がオン制御され、低帯域発振用の可変容量素子ＣＶ２には、上記周波数連続可変用制御電圧の代わりに、電源端子２０６に供給されている定電圧が供給される。この定電圧により、低帯域発振用の可変容量素子ＣＶ２の容量値を一定の容量値に保持したうえで、上記高帯域発振用の可変容量素子ＣＶ１の容量値を可変制御するようになっている。
【０００９】
次に低帯域発振時において、帯域切り替え用制御電圧端子２０１から低帯域発振用の帯域切り替え用制御電圧が供給されると、この帯域切り替え用制御電圧がインバータ２０２を介してアナログスイッチ２０３に供給され、アナログスイッチ２０３がオン制御される。
【００１０】
アナログスイッチ２０３がオン制御されると、周波数連続可変用制御電圧端子２０４を介して供給される周波数連続可変用制御電圧が、高帯域発振用の可変容量素子ＣＶ１及び低帯域発振用の可変容量素子ＣＶ２に供給され、この周波数連続可変用制御電圧により可変制御される可変容量素子ＣＶ１の容量値及び可変容量素子ＣＶ２の容量値に基づいて低帯域の周波数信号が発振される。
【００１１】
なお、この低帯域発振時には、上記高帯域発振用の帯域切り替え用制御電圧により、定電圧供給スイッチ２０５がオフ制御され、上記定電圧の代わりに上記周波数連続可変用制御電圧が低帯域発振用の可変容量素子ＣＶ２に供給され、前述のように上記周波数連続可変用制御電圧により低帯域発振用の可変容量素子ＣＶ２の容量値が可変制御される。
【００１２】
次に、図９に電圧制御発振器の他の例を示す。この図９に示す電圧制御発振器は、ＣＭＯＳトランジスタＭ１〜Ｍ４により負性抵抗成分を生成し、誘導素子Ｌ１，誘導素子Ｌ２，可変容量素子ＣＶ（周波数制御用バラクタ）及び帯域切り替えスイッチＣｓｗ（帯域切り替えＳＷ）からなる並列共振回路の共振周波数で発振する。
【００１３】
具体的には、可変容量素子ＣＶの容量値（ｆｏｓｃ）は、周波数可変制御端子に印加する直流電圧に応じて、以下の数式の範囲で、その共振周波数（＝当該電圧制御発振器の発振周波数）が変化する。
【００１４】
なお、以下の数式において、「ＣＶｍａｘ」は可変容量素子ＣＶの最大容量値を示し、「ＣＶｍｉｎ」は可変容量素子ＣＶの最小容量値を示し、「Ｃｓｗ」は、帯域切り替えスイッチの容量値を示している。
fosc＝１／(２π×√Ｌ(ＣＶmax＋Ｃsw))〜１／(２π×√Ｌ(ＣＶmin＋Ｃsw))
【００１５】
一方、帯域切り替えスイッチＣｓｗは、図１０に示すようにＣＭＯＳの容量スイッチとして形成されており、低帯域の発振周波数を得る場合には、ローレベル（接地電位）の電圧値の帯域切り替え信号を供給し、高帯域の発振周波数を得る場合には、ハイレベル（Ｖｃｃ）の電圧値の帯域切り替え信号を供給することで、当該電圧制御発振器の発振周波数を高帯域及び低帯域で変化させるようになっている。
【００１６】
すなわち、ローレベルの電圧値の帯域切り替え信号を供給した場合、帯域切り替えスイッチＣｓｗは、その容量値が最大値となり、当該電圧制御発振器からは、以下の数式に示す周波数範囲の発振周波数（ｆｏｓｃｌ）が得られる。
【００１７】
なお、以下の数式において、「ＣＶｍａｘ」は上記可変容量素子ＣＶの最大容量値を示し、「ＣＶｍｉｎ」は可変容量素子ＣＶの最小容量値を示し、「Ｃｓｗｈ」は、帯域切り替えスイッチにローレベルの電圧値の帯域切り替え信号が供給された場合の容量値（＝最大値）を示している。
foscl＝１／(２π×√Ｌ(ＣＶmax＋Ｃswh))〜１／(２π×√Ｌ(ＣＶmin＋Ｃswh))
【００１８】
同様に、ハイレベルの電圧値の帯域切り替え信号を供給した場合、帯域切り替えスイッチＣｓｗは、その容量値が最小値となり、当該電圧制御発振器からは、以下の数式に示す周波数範囲の発振周波数（ｆｏｓｃｈ）が得られる。
【００１９】
なお、以下の数式において、「ＣＶｍａｘ」は上記可変容量素子ＣＶの最大容量値を示し、「ＣＶｍｉｎ」は可変容量素子ＣＶの最小容量値を示し、「Ｃｓｗｌ」は、帯域切り替えスイッチにハイレベルの電圧値の帯域切り替え信号が供給された場合の容量値（＝最小値）を示している。
【００２０】
fosch＝１／(２π×√Ｌ(ＣＶmax＋Ｃswl))〜１／(２π×√Ｌ(ＣＶmin＋Ｃswl))
【特許文献１】特開２００２−４３８４２号公報（第３頁〜第４頁：図１）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかし、図８に示した電圧制御発振器は、容量制御端子２００に対する可変容量素子ＣＶ２の接続／非接続を切り替え制御するためのアナログスイッチ２０３を必要とする。また、高帯域発振時において使用しない低帯域発振用の可変容量素子ＣＶ２の容量値を一定値に保持するために、該高帯域発振時において低帯域発振用の可変容量素子ＣＶ２に定電圧を供給する回路（定電圧供給スイッチ２０５等）を必要とする。
【００２２】
このため、アナログスイッチ２０３や定電圧供給スイッチ２０５等を必要とする分、回路構成が複雑化する問題があった。
【００２３】
また、図９に示した電圧制御発振器は、発振周波数の可変曲線の傾きが、発振周波数帯域によって一義的に決定されるため、高帯域発振時における発振周波数変化幅よりも、低帯域発振時における発振周波数変化幅が狭くなる問題があった。
【００２４】
図１１に、図９に示した電圧制御発振器の等価回路を示す。この図１１において、「Ｌ１」は当該電圧制御発振器のオンチップインダクタを、「Ｃ１」は可変容量素子ＣＶの可変容量を、「Ｃ２」は帯域切り替えスイッチＣｓｗの容量を、「Ｃ３」は当該電圧制御発振器のチップ内の配線容量及びトランジスタゲート容量との総和を示している。そして、この図１１に示す電圧制御発振器の発振周波数（ｆｏｓｃ）は、「fosc＝１／(２π×√Ｌ１(Ｃ１＋Ｃ２＋Ｃ３))」となる。
【００２５】
また、可変容量素子ＣＶの可変容量Ｃ１及び帯域切り替えスイッチＣｓｗの容量Ｃ２が変化することで、高帯域発振時における発振周波数変化は図１２に実線で示すようになり、低帯域発振時における発振周波数変化は図１２に一点鎖線で示すようになる。
【００２６】
この出力周波数（ｆｏｓｃ）の数式及び図１２からわかるように、この電圧制御発振器は、発振周波数の可変曲線の傾きが発振周波数帯域によって一義的に決定されるため、高帯域発振時における周波数可変曲線の傾き量よりも、低帯域発振時における周波数可変曲線の傾き量の方が、傾き量が少なくなり、低帯域発振時における発振周波数変化幅が、高帯域発振時における発振周波数変化幅よりも狭くなる問題を生ずる。
【００２７】
そして、低帯域発振時における発振周波数変化幅が狭くなると、低帯域発振時における周波数設定条件及び周波数変化幅の設定条件が、高帯域発振時における周波数設定条件及び周波数変化幅の設定条件よりも制限される問題を生ずる。
【００２８】
本発明は、上述の課題に鑑みてなされたものであり、回路構成を簡略化することができ、また、低帯域発振時における周波数変化幅を広くして、周波数設定及び周波数変化幅の設定に自由度を持たせることができるような電圧制御発振器、及びこの電圧制御発振器に用いられる可変容量機能のオンオフスイッチ付き可変容量回路の提供を目的とする。
【課題を解決するための手段】
【００２９】
本発明に係る可変容量機能のオンオフスイッチ付き可変容量回路は、上述の課題を解決するための手段として、供給される容量制御電圧の電圧値に応じて容量値が変化する可変容量素子を対となるように接続すると共に、この一対の可変容量素子を、複数対分、並列に多段接続して形成した可変容量手段と、定電圧源からの定電圧に基づいて、それぞれ異なる電圧値のバイアス電圧を形成するバイアス電圧形成手段とを有する。
【００３０】
また、これら各手段に加え、上記可変容量手段の可変容量機能をオン制御する際に、上記バイアス電圧形成手段で形成された各電圧値のバイアス電圧を上記可変容量手段の各段の可変容量素子にそれぞれ供給することで、該可変容量手段の可変容量機能をオン制御し、上記可変容量手段の可変容量機能をオフ制御する際に、上記可変容量手段の各段の可変容量素子にそれぞれ供給される、上記バイアス電圧形成手段で形成された各電圧値のバイアス電圧を接地することで、該可変容量手段の可変容量機能をオフ制御する可変容量機能オンオフスイッチを有する。
【００３１】
また、本発明に係る電圧制御発振器は、誘導素子と、この誘導素子に並列接続される可変容量手段と、発振周波数帯域を切り替える帯域切り替え手段とを備えた共振回路と、差動構成の負性抵抗回路とを接続して構成される電圧制御発振器であって、上述の課題を解決するための手段として、以下の特徴的な手段を有する。
【００３２】
すなわち、この電圧制御発振器は、上記共振回路の可変容量手段として設けられ、供給される容量制御電圧の電圧値に応じて容量値が変化する可変容量素子を対となるように接続すると共に、この一対の可変容量素子を、複数対分、並列に多段接続して形成した第１の可変容量回路と、定電圧源からの定電圧に基づいて、それぞれ異なる電圧値のバイアス電圧を形成して上記第１の可変容量回路の各可変容量素子に供給する第１のバイアス電圧形成回路とを備えた第１の可変容量手段を有する。
【００３３】
また、上記共振回路の可変容量手段として設けられ、供給される容量制御電圧の電圧値に応じて容量値が変化する可変容量素子を対となるように接続すると共に、この一対の可変容量素子を、複数対分、並列に多段接続して形成した第２の可変容量回路と、定電圧源からの定電圧に基づいて、それぞれ異なる電圧値のバイアス電圧を形成する第２のバイアス電圧形成回路と、上記第２の可変容量回路の可変容量機能をオン制御する際に、上記第２のバイアス電圧形成回路で形成された各電圧値のバイアス電圧を上記第２の可変容量回路の各段の可変容量素子にそれぞれ供給することで、該第２の可変容量回路の可変容量機能をオン制御し、上記第２の可変容量回路の可変容量機能をオフ制御する際に、上記第２の可変容量回路の各段の可変容量素子にそれぞれ供給される、上記第２のバイアス電圧形成回路で形成された各電圧値のバイアス電圧を接地することで、該第２の可変容量回路の可変容量機能をオフ制御する可変容量機能オンオフスイッチとを備えた第２の可変容量手段を有する。
【００３４】
そして、これら各手段に加え、上記帯域切り替え手段として設けられ、上記第２の可変容量回路の可変容量機能をオフ制御する際に、容量値が最小値に制御されることで発振周波数帯域を高帯域に設定し、上記第２の可変容量回路の可変容量機能をオン制御する際に、容量値が最大値に制御されることで発振周波数帯域を低帯域に設定する帯域切り替えスイッチを有する。
【発明の効果】
【００３５】
本発明は、回路構成を簡略化することができる。このため、回路の集積化を図る際に、配線レイアウトを容易とすることができる。
【００３６】
また、本発明は、低帯域発振時における周波数変化幅を広くして、周波数設定及び周波数変化幅の設定に自由度を持たせることができる。
【発明を実施するための最良の形態】
【００３７】
本発明は、発振周波数を高帯域の発振周波数及び低帯域の発振周波数に切り替え可能なデュアルバンド電圧制御発振器に適用することができる。
【００３８】
［電圧制御発振器の構成］
この電圧制御発振器は、図１に示すように差動電圧制御発振器となっており、負性抵抗成分を生成するＣＭＯＳトランジスタＴ１〜Ｔ４（CMOS：Complementary Metal-Oxide Semiconductor）と、直列接続された誘導素子Ｌ１，Ｌ２と、第１の可変容量回路ＣＶ１と、可変容量機能のオンオフ機能を備えた第２の可変容量回路ＣＶ２と、高帯域及び低帯域で発振周波数の切り替えを行う帯域切り替えスイッチＣｓｗ（帯域切り替えＳＷ）とからなる並列共振回路の共振周波数で発振するようになっている。
【００３９】
〔第１の可変容量回路ＣＶ１の構成〕
第１の可変容量回路ＣＶ１は、図２に示すようにＣＭＯＳ可変容量回路１、及び段階的直流電位生成回路２を有している。
【００４０】
（ＣＭＯＳ可変容量回路１の構成）
ＣＭＯＳ可変容量回路１は、それぞれ対となるＣＭＯＳトランジスタＭ１，Ｍ２、ＣＭＯＳトランジスタＭ３，Ｍ４及びＣＭＯＳトランジスタＭ５，Ｍ６を並列に３段接続した構成を有している。
【００４１】
各ＣＭＯＳトランジスタＭ１〜Ｍ６は、それぞれソースとドレインが接続されており、この各ＣＭＯＳトランジスタＭ１〜Ｍ６のソースとドレインとの接続点が、周波数連続可変用の制御電圧（Ｖｔｕｎｅ）が供給される制御電圧端子３にそれぞれ共通接続されている。
【００４２】
また、各ＣＭＯＳトランジスタＭ１，Ｍ３，Ｍ５のベース、及び各ＣＭＯＳトランジスタＭ２，Ｍ４，Ｍ６のベースは、直列容量Ｃｓ１〜Ｃｓ６にそれぞれ接続されている。これら各直列容量Ｃｓ１〜Ｃｓ６は、端子４或いは端子５を介して供給される当該電圧制御発振器の直流バイアス電圧をカットするに設けられている。従って、各ＣＭＯＳトランジスタＭ１，Ｍ３，Ｍ５のベースには、当該電圧制御発振器の直流バイアス電圧が供給されないわけであるが、この第１の可変容量回路ＣＶ１では、段階的直流電位生成回路２により、当該電圧制御発振器の直流バイアス電圧とは別個独立した段階的なバイアス電圧である第１〜第３のバイアス電圧Ｖ１〜Ｖ３を形成し、これらを各ＣＭＯＳトランジスタＭ１〜Ｍ６のベースに供給するようになっている。第１〜第３のバイアス電圧Ｖ１〜Ｖ３については後述する。
【００４３】
なお、直列容量Ｃｓ１〜Ｃｓ６の容量値は、当該第１の可変容量回路ＣＶ１の可変容量値Ｃｖに影響を与えないように、該第１の可変容量回路ＣＶ１の可変容量値Ｃｖに対して十分に小さな容量値となるように調整されている。
【００４４】
次に、ＣＭＯＳトランジスタＭ１と直列容量Ｃｓ１との接続点、及びＣＭＯＳトランジスタＭ２と直列容量Ｃｓ２との接続点には、上記段階的直流電位生成回路２で生成された第１のバイアス電圧Ｖ１が供給される第１のバイアス電圧供給端子６が、抵抗Ｒ１或いは抵抗Ｒ２を介してそれぞれ接続されている。
【００４５】
同様に、ＣＭＯＳトランジスタＭ３と直列容量Ｃｓ３との接続点、及びＣＭＯＳトランジスタＭ４と直列容量Ｃｓ４との接続点には、上記段階的直流電位生成回路２で生成された第２のバイアス電圧Ｖ２が供給される第２のバイアス電圧供給端子７が、抵抗Ｒ３或いは抵抗Ｒ４を介してそれぞれ接続されている。
【００４６】
同様に、ＣＭＯＳトランジスタＭ５と直列容量Ｃｓ５との接続点、及びＣＭＯＳトランジスタＭ６と直列容量Ｃｓ６との接続点には、上記段階的直流電位生成回路２で生成された第３のバイアス電圧Ｖ３が供給される第３のバイアス電圧供給端子８が、抵抗Ｒ５或いは抵抗Ｒ６を介してそれぞれ接続されている。
【００４７】
（段階的直流電位生成回路２の構成）
段階的直流電位生成回路２は、前述のように直列容量Ｃｓ１〜Ｃｓ６でカットされる当該電圧制御発振器のバイアス電圧の代わりに、各ＣＭＯＳトランジスタＭ１〜Ｍ６のベースに供給するバイアス電圧を独立して形成する。
【００４８】
具体的には、この段階的直流電位生成回路２は、直列接続した抵抗Ｒ７，Ｒ８と、定電圧源Ｖｄｄ，Ｖｒとで構成されており、定電圧源Ｖｒと抵抗Ｒ７との接続点から第１のバイアス電圧Ｖ１を取り出し、抵抗Ｒ７と抵抗Ｒ８との接続点から第２のバイアス電圧Ｖ２を取り出し、抵抗Ｒ８と定電圧源Ｖｄｄとの接続点から第３のバイアス電圧Ｖ３を取り出すことで、それぞれ異なる電圧値のバイアス電圧を形成するようになっている。
【００４９】
そして、定電圧源の定電圧を分圧することなく形成した上記第１のバイアス電圧Ｖ１は、上記第１のバイアス電圧供給端子６から抵抗Ｒ１を介してＣＭＯＳトランジスタＭ１のベースに供給すると共に、抵抗Ｒ２を介してＣＭＯＳトランジスタＭ２のベースに供給し、定電圧源の定電圧を抵抗Ｒ７で分圧することで形成した第２のバイアス電圧は、上記第２のバイアス電圧供給端子７から抵抗Ｒ３を介してＣＭＯＳトランジスタＭ３のベースに供給すると共に、抵抗Ｒ４を介してＣＭＯＳトランジスタＭ４のベースに供給し、定電圧源の定電圧を抵抗Ｒ７及び抵抗Ｒ８で分圧することで形成した第３のバイアス電圧は、上記第３のバイアス電圧供給端子８から抵抗Ｒ５を介してＣＭＯＳトランジスタＭ５のベースに供給すると共に、抵抗Ｒ６を介してＣＭＯＳトランジスタＭ６のベースに供給するようになっている。
【００５０】
〔第２の可変容量回路ＣＶ２の構成〕
第２の可変容量回路ＣＶ２は、図３に示すように、前述の第１の可変容量回路ＣＶ１と同様に、ＣＭＯＳ可変容量回路１及び段階的直流電位生成回路２を有しているのであるが、これら各回路１，２と共に、当該第２の可変容量回路ＣＶ２の可変容量機能をオンオフ制御するＰチャネルＦＥＴＭ７を備えている。
【００５１】
このＰチャネルＦＥＴＭ７は、定電圧源（Ｖｃｃ）と段階的直流電位生成回路２の抵抗７との接続間に挿入接続されている。ＰチャネルＦＥＴＭ７のゲートには、上記帯域切り替え用スイッチＣｓｗに供給される帯域切り替え用制御電圧が、帯域切り替え用制御電圧端子６を介して反転供給されるようになっている。そして、この帯域切り替え用制御電圧で当該ＰチャネルＦＥＴＭ７がオンオフ駆動され、上記ＣＭＯＳ可変容量回路１の可変容量機能がオンオフ制御されるようになっている。
【００５２】
〔帯域切り替え用スイッチＣｓｗの構成〕
帯域切り替え用スイッチＣｓｗは、図１０に示すようにＣＭＯＳの容量スイッチとして形成されており、低帯域の発振周波数を得る場合には、ローレベル（接地電位）の帯域切り替え用電圧を供給し、高帯域の発振周波数を得る場合には、ハイレベル（Ｖｃｃ）の帯域切り替え用電圧を供給することで、当該電圧制御発振器の発振周波数を高帯域及び低帯域で変化させるようになっている。
【００５３】
［電圧制御発振器の動作］
〔高帯域発振時における動作〕
まず、高帯域発振時となると、図１に示す帯域切り替え用スイッチＣｓｗ及び第２の可変容量回路ＣＶ２には、帯域切り替え用制御電圧端子６を介してハイレベルの帯域切り替え用制御電圧が供給される。また、第１の可変容量回路ＣＶ１及び第２の可変容量回路ＣＶ２には、周波数連続可変用制御電圧端子３を介して周波数制御用の直流電圧が供給される。
【００５４】
（帯域切り替え用スイッチＣｓｗの動作）
上記ハイレベルの帯域切り替え用制御電圧が供給されると帯域切り替え用スイッチＣｓｗは、図４に示すデプレッション領域の状態に遷移し、そのＣＭＯＳ容量は最小の容量値を示すようになる。このため、図１に示す誘導素子Ｌ１，Ｌ２、第１の可変容量回路ＣＶ１、第２の可変容量回路ＣＶ２及び帯域切り替えスイッチＣｓｗで共振回路を形成する当該電圧制御発振器の発振周波数が高帯域に設定される。
【００５５】
（第２の可変容量回路ＣＶ２の動作（可変容量機能のオフ動作））
第２の可変容量回路ＣＶ２に供給された上記ハイレベルの帯域切り替え用制御電圧は、図３に示す帯域切り替え用制御電圧端子６を介してＰチャネルＦＥＴＭ７のベースに反転供給される。すなわち、この高帯域発振時には、上記ハイレベルの帯域切り替え用制御電圧がローレベルの帯域切り替え用制御電圧に変換されてＰチャネルＦＥＴＭ７に供給される。
【００５６】
ＰチャネルＦＥＴＭ７はベース電圧がローレベルとなるとオフ動作し、各ＣＭＯＳトランジスタＭ１〜Ｍ６の各ゲートは、それぞれ抵抗Ｒ１〜Ｒ６及び抵抗Ｒ７〜Ｒ９を介して接地される。これにより、各ＣＭＯＳトランジスタＭ１〜Ｍ６で形成される当該第２の可変容量回路ＣＶ２の可変容量機能がオフ動作することとなる。
【００５７】
各ＣＭＯＳトランジスタＭ１〜Ｍ６には、周波数連続可変用制御電圧端子３を介して周波数制御用の直流電圧が供給されるのであるが、可変容量機能がオフ動作している間に周波数制御用の直流電圧が供給されても、各ＣＭＯＳトランジスタＭ１〜Ｍ６はその容量値を最小値に維持する。
【００５８】
すなわち、例えば当該実施の形態の電圧制御発振器が携帯電話機に設けられた場合、通常、携帯電話機は負電源を持たないため、各ＣＭＯＳトランジスタＭ１〜Ｍ６に供給される上記周波数制御用の直流電圧も０Ｖ〜電源電圧の間の値となる。このため、各ＣＭＯＳトランジスタＭ１〜Ｍ６の各ベースが接地された状態（＝可変容量機能がオフの状態）で上記周波数制御用の直流電圧が供給されても、各ＣＭＯＳトランジスタＭ１〜Ｍ６のゲート−ソース間電圧（Ｖｇｓ）は０Ｖ以下の負の値となる。
【００５９】
各ＣＭＯＳトランジスタＭ１〜Ｍ６は、図４に示すようにゲート−ソース間電圧がスレッシュホールド電圧（ＶＴ）より低い値を示す場合、その容量値を最小値に維持する。このため、可変容量機能がオフの状態で上記周波数制御用の直流電圧が供給されても、各ＣＭＯＳトランジスタＭ１〜Ｍ６の容量値は最小値に固定されるのである。
【００６０】
（第１の可変容量回路ＣＶ１の動作）
一方、前述の第２の可変容量回路ＣＶ２のように可変容量機能のオフオフ機能を持たない第１の可変容量回路ＣＶ１は、上記周波数制御用の直流電圧により、各ＣＭＯＳトランジスタＭ１〜Ｍ６が図４に示すデプレッション領域の状態に遷移し、該周波数制御用の直流電圧に応じて各ＣＭＯＳトランジスタＭ１〜Ｍ６の容量値が連続的に変化する。これにより、当該電圧制御発振器が、この変化した容量値に応じて高帯域の発振周波数で発振する。
【００６１】
具体的には、このときの当該電圧制御発振器の発振周波数「ｆｏｓｃ」は、誘導素子Ｌ１と誘導素子Ｌ２を加算した値を「Ｌ」、第１の可変容量回路ＣＶ１の容量を「Ｃｖ１」、この場合、容量が最小値に設定される第２の可変容量回路ＣＶ２の容量を「Ｃｖ２min」、同様にこの場合、容量が最小値に設定される帯域切り替え用スイッチＣｓｗの容量を「Ｃｓｗmin」とすると、
fosc＝１／（２π×√Ｌ(ＣＶ１＋Ｃｖ２min＋Ｃｓｗmin））
となる。
【００６２】
ここで、ＣＭＯＳトランジスタの容量値は、上記周波数制御用の直流電圧値に応じて変化するのであるが、この第１の可変容量回路ＣＶ１の場合、段階的直流電位生成回路２により、それぞれ異なる電圧値の直流バイアス電圧（＝上記第１〜第３のバイアス電圧Ｖ１〜Ｖ３）を形成し、これを各ＣＭＯＳトランジスタＭ１〜Ｍ６にそれぞれ供給している。
【００６３】
このため、各ＣＭＯＳトランジスタＭ１〜Ｍ６の容量値の変化が開始する電圧値（容量変化開始電圧値）は、上記第１〜第３のバイアス電圧Ｖ１〜Ｖ３の電圧値に応じてそれぞれ異なる。従って、各ＣＭＯＳトランジスタＭ１〜Ｍ６を並列的に多段接続した場合における全体の容量値を「ＣＶ」とし、
ＣＭＯＳトランジスタＭ１，Ｍ２で形成される段の容量値を「ＣＶ１」、
ＣＭＯＳトランジスタＭ３，Ｍ４で形成される段の容量値を「ＣＶ２」、
ＣＭＯＳトランジスタＭ５，Ｍ６で形成される段の容量値を「ＣＶ３」とすると、
ＣＶ＝ＣＶ１＋ＣＶ２＋ＣＶ３
となる。
【００６４】
この数式は、それぞれ容量変化開始電圧値が異なる段のＣＭＯＳ容量をそれぞれ加算することで当該第１の可変容量回路ＣＶ１の全体の容量値が決定されることを意味している。このため、この第１の可変容量回路ＣＶ１のように、一対のＣＭＯＳトランジスタを多段接続し、各段のＣＭＯＳトランジスタにそれぞれ異なるバイアス電圧を供給して容量変化開始電圧値をそれぞれ各段毎に異ならせたうえで、周波数制御用の直流電圧で各段のＣＭＯＳトランジスタを駆動することにより、各ＣＭＯＳトランジスタＭ１〜Ｍ６で形成される周波数制御用の直流電圧に対する容量の急峻な変化を緩和することができ、当該第１の可変容量回路ＣＶ１の容量の可変範囲を広くすることができるのである。
【００６５】
また、各段のＣＭＯＳトランジスタにそれぞれ異なるバイアス電圧を供給することで、各段のＣＭＯＳトランジスタの抵抗成分も、該各段毎に異なるものとなる。このため、各ＣＭＯＳトランジスタＭ１〜Ｍ６を並列的に多段接続した場合における全体の等価並列抵抗成分「Ｒｐ」は、
ＣＭＯＳトランジスタＭ１，Ｍ２で形成される段の抵抗成分を「Ｒｐ１」、
ＣＭＯＳトランジスタＭ３，Ｍ４で形成される段の抵抗成分を「Ｒｐ２」、
ＣＭＯＳトランジスタＭ５，Ｍ６で形成される段の抵抗成分を「Ｒｐ３」とした場合、
Ｒｐ＝Ｒｐ１＋Ｒｐ２＋Ｒｐ３
となる。
【００６６】
この数式からわかるように、各段のＣＭＯＳトランジスタＭ１〜Ｍ６に対して、それぞれ異なるバイアス電圧を供給することで、各ＣＭＯＳトランジスタＭ１〜Ｍ６で形成される全体の等価並列抵抗成分の最小値を、各ＣＭＯＳトランジスタＭ１〜Ｍ６に同じバイアス電圧を供給した場合と比較して大きな値とすることができる。これにより、当該電圧制御発振器のＱ値（共振の鋭さを示す値）を改善することができる。
【００６７】
可変容量素子（＝上記ＣＭＯＳトランジスタＭ１〜Ｍ６）の等価並列抵抗成分は、共振回路のＱ値に影響し、このＱ値が小さな値となると、発振器の位相雑音が多くなる。しかし、この第１の可変容量回路ＣＶ１の場合、対となるＣＭＯＳトランジスタを多段接続し、各段のＣＭＯＳトランジスタに対して、それぞれ異なるバイアス電圧を供給しているため、全体の等価並列抵抗成分の最小値を、この異なるバイアス電圧により、大きな値までオフセットさせることができる。これにより、当該電圧制御発振器のＱ値を改善することができ、位相雑音を低減して安定した発振動作を得ることができる。
【００６８】
〔低帯域発振時における動作〕
次に、低帯域発振時となると、図１に示す帯域切り替え用スイッチＣｓｗ及び第２の可変容量回路ＣＶ２には、帯域切り替え用制御電圧端子６を介してローレベルの帯域切り替え用制御電圧が供給される。また、第１の可変容量回路ＣＶ１及び第２の可変容量回路ＣＶ２には、周波数連続可変用制御電圧端子３を介して周波数制御用の直流電圧が供給される。
【００６９】
（帯域切り替え用スイッチＣｓｗの動作）
上記ローレベルの帯域切り替え用制御電圧が供給されると帯域切り替え用スイッチＣｓｗは、図４に示すアキュムレーション領域の状態に遷移し、そのＣＭＯＳ容量は最大の容量値を示すようになる。このため、図１に示す誘導素子Ｌ１，Ｌ２、第１の可変容量回路ＣＶ１、第２の可変容量回路ＣＶ２及び帯域切り替えスイッチＣｓｗで共振回路を形成する当該電圧制御発振器の発振周波数が低帯域に設定される。
【００７０】
（第２の可変容量回路ＣＶ２の動作（可変容量機能のオン動作））
第２の可変容量回路ＣＶ２に供給された上記ローレベルの帯域切り替え用制御電圧は、図３に示す帯域切り替え用制御電圧端子６を介してＰチャネルＦＥＴＭ７のベースに反転供給される。すなわち、この低帯域発振時には、上記ローレベルの帯域切り替え用制御電圧がハイレベルの帯域切り替え用制御電圧に変換されてＰチャネルＦＥＴＭ７に供給される。
【００７１】
このハイレベルの帯域切り替え用制御電圧がＰチャネルＦＥＴＭ７のベースに供給されると、ＰチャネルＦＥＴＭ７がオン動作し、段階的直流電位生成回路２で形成された第１〜第３のバイアス電圧Ｖ１〜Ｖ３が、抵抗Ｒ７〜抵抗Ｒ９及び抵抗Ｒ１〜抵抗Ｒ６を介して、各段のＣＭＯＳトランジスタＭ１〜Ｍ６にそれぞれ供給される。これにより、各段のＣＭＯＳトランジスタＭ１〜Ｍ６は、周波数連続可変用制御電圧端子３を介して供給される周波数制御用の直流電圧によりデプレッション領域の状態に遷移し、該各段のＣＭＯＳトランジスタＭ１〜Ｍ６の容量は、上記周波数制御用の直流電圧により連続的に変化することとなる。
【００７２】
（第１の可変容量回路ＣＶ１の動作）
一方、前述の第２の可変容量回路ＣＶ２のように可変容量機能のオフオフ機能を持たない第１の可変容量回路ＣＶ１は、上記周波数制御用の直流電圧により、各ＣＭＯＳトランジスタＭ１〜Ｍ６が図４に示すデプレッション領域の状態に遷移し、該周波数制御用の直流電圧に応じて各ＣＭＯＳトランジスタＭ１〜Ｍ６の容量値が連続的に変化する。
【００７３】
これにより、当該電圧制御発振器が、上記周波数制御用の直流電圧により変化する第１の可変容量回路ＣＶ１の容量値及び第２の可変容量回路ＣＶ２の容量値に応じて低帯域の発振周波数で発振する。
【００７４】
具体的には、このときの当該電圧制御発振器の発振周波数「ｆｏｓｃ」は、誘導素子Ｌ１と誘導素子Ｌ２で形成されるオンチップインダクタの値を「Ｌ」、上記周波数制御用の直流電圧により変化する第１の可変容量回路ＣＶ１の容量を「Ｃｖ１」、同様に上記周波数制御用の直流電圧により変化する第２の可変容量回路ＣＶ２の容量を「Ｃｖ２」、この場合、容量が最大値に設定される帯域切り替え用スイッチＣｓｗの容量を「Ｃｓｗmax」とすると、
fosc＝１／（２π×√Ｌ(Ｃｖ１＋Ｃｖ２＋Ｃｓｗmax））
となる。
【００７５】
この数式からわかるように、当該電圧制御発振器は、低帯域発振時においては、第１の可変容量回路ＣＶ１の容量値、第２の可変容量回路ＣＶ２の容量値、及びこの場合、最大の容量値に設定される帯域切り替え用スイッチＣｓｗの容量値に応じた周波数で発振する。
【００７６】
前述のように第１の可変容量回路ＣＶ１及び第２の可変容量回路ＣＶ２は、段階的直流電位生成回路２でそれぞれ異なる電圧値のバイアス電圧Ｖ１〜Ｖ３を形成して各段のＣＭＯＳトランジスタＭ１〜Ｍ６に供給することで、該各回路ＣＶ１，ＣＶ２は、共に容量値の広い変化幅を得るようになっている。
【００７７】
また、第１の可変容量回路ＣＶ１の容量値、第２の可変容量回路ＣＶ２の容量値、及び帯域切り替え用スイッチＣｓｗの容量値の割合を調整することで、さらに容量値を変化させることができる。
【００７８】
従って、当該実施の形態の電圧制御発振器は、低電圧発振時において、このように容量値の広い変化幅を得ることができるため、図５に示すように、この低帯域発振時における周波数変化幅を広くすることができる。
【００７９】
また、低帯域発振時における周波数変化幅を広くすることができるため、低帯域発振時における周波数設定条件及び周波数変化幅の設定条件を、高帯域発振時における周波数設定条件及び周波数変化幅の設定条件と同様に自由に設定可能とすることができる。
【００８０】
［実施の形態の効果］
以上の説明から明らかなように、当該実施の形態の電圧制御発振器は、負性抵抗成分を生成するＣＭＯＳトランジスタＴ１〜Ｔ４と、直列接続された誘導素子Ｌ１，Ｌ２と、第１の可変容量回路ＣＶ１と、可変容量機能のオンオフ機能を備えた第２の可変容量回路ＣＶ２と、高帯域及び低帯域で発振周波数の切り替えを行う帯域切り替えスイッチＣｓｗとからなる並列共振回路の共振周波数で発振する。
【００８１】
具体的には、図６に当該実施の形態の電圧制御発振器の等価回路を示すが、この図６からわかるように、「Ｌ」を誘導素子Ｌ１，Ｌ２で形成されるオンチップインダクタの値、「Ｃ１」を第１の可変容量回路ＣＶ１の可変容量値、「Ｃ２」を第２の可変容量回路ＣＶ２の可変容量値、「Ｃ３」を当該電圧制御発振器のチップ内配線容量と発振回路トランジスタのゲート容量の総和、「Ｃ４」を第２の可変容量回路ＣＶ２の可変容量値、「ｆｏｓｃ」を当該電圧制御発振器の発振周波数とすると、
fosc＝１／（２π×√Ｌ(Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４））
の条件で発振する。
【００８２】
このような電圧制御発振器は、第２の可変容量回路ＣＶ２が可変容量機能のオンオフスイッチ（＝ＰチャネルＦＥＴＭ７：図３）を有しているおり、高帯域発振時には、このＰチャネルＦＥＴＭ７により第２の可変容量回路ＣＶ２の可変容量機能をオフ制御して、第１の可変容量回路ＣＶ１の容量変化に基づいて高帯域発振することができる。
【００８３】
また、高帯域発振時においては、第２の可変容量回路ＣＶ２のＣＭＯＳ可変容量回路１に対して段階的直流電位生成回路２から供給される第１〜第３のバイアス電圧Ｖ１〜Ｖ３が接地され、該ＣＭＯＳ可変容量回路１の容量値が最小値に維持される構成となっている。このため、高帯域発振時において使用されない方の可変容量回路である第２の可変容量回路ＣＶ２の容量値を一定に維持するために定電圧を供給する回路を不要とすることができる。
【００８４】
図７は、当該実施の形態の電圧制御発振器を概念的に示した図なのであるが、この図７と、従来の電圧制御発振器を示した図８を見比べてわかるように、可変容量機能のオンオフスイッチを有する第２の可変容量回路ＣＶ２を設けることで、従来必要としていたアナログスイッチ２０３や定電圧供給スイッチ２０５を不要とすることができる。このため、当該実施の形態の電圧制御発振器は、第２の可変容量回路ＣＶ２を設けることで全体の回路構成を簡略化することができる。また、全体の回路構成を簡略化することができることから、当該電圧制御発振器を１チップで形成する際の配線レイアウトを容易とすることができる。
【００８５】
また、第１の可変容量回路ＣＶ１及び第２の可変容量回路ＣＶ２は、段階的直流電位生成回路２でそれぞれ異なる電圧値のバイアス電圧Ｖ１〜Ｖ３を形成して各段のＣＭＯＳトランジスタＭ１〜Ｍ６に供給することで、該各回路ＣＶ１，ＣＶ２は、共に容量値の広い変化幅を得るようになっている。
【００８６】
また、第１の可変容量回路ＣＶ１の容量値、第２の可変容量回路ＣＶ２の容量値、及び帯域切り替え用スイッチＣｓｗの容量値の割合を調整することで、さらに容量値を変化させることができる。
【００８７】
従って、当該実施の形態の電圧制御発振器は、低電圧発振時において、このように容量値の広い変化幅を得ることができるため、この低帯域発振時における周波数変化幅を広くすることができる。
【００８８】
また、低帯域発振時における周波数変化幅を広くすることができるため、低帯域発振時における周波数設定条件及び周波数変化幅の設定条件を、高帯域発振時における周波数設定条件及び周波数変化幅の設定条件と同様に自由に設定可能とすることができる。
【００８９】
［変形例］
なお、上述の実施の形態の説明では、第１，第２の可変容量回路ＣＶ１，ＣＶ２は、対となるＣＭＯＳトランジスタを並列的に３段接続することとしたが、これは、対となるＣＭＯＳトランジスタを４段或いは５段とする等のように、任意の段数に変更しても上述と同様の効果を得ることができる。この場合、段階的直流電位生成回路２の分圧抵抗を増設して可変容量回路のＣＭＯＳトランジスタの段数分のバイアス電圧を形成すればよい。
【００９０】
最後に、本発明は、一例として開示した上述の実施の形態に限定されることはなく、上述の実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論であることを付け加えておく。
【図面の簡単な説明】
【００９１】
【図１】本発明を適用した実施の形態となる電圧制御発振器の回路図である。
【図２】実施の形態の電圧制御発振器に設けられている第１の可変容量回路の回路図である。
【図３】実施の形態の電圧制御発振器に設けられている第２の可変容量回路の回路図である。
【図４】実施の形態の電圧制御発振器に設けられているＣＭＯＳトランジスタのゲート−ソース間電圧と容量値との関係を説明するための図である。
【図５】実施の形態の電圧制御発振器が、高帯域発振時と低帯域発振時とで、共に広い周波数変化幅を実現している様子を示す図である。
【図６】実施の形態の電圧制御発振器の発振条件を説明するための図である。
【図７】実施の形態の電圧制御発振器で実現されるが簡略化された回路構成を示す図である。
【図８】従来の電圧制御発振器の回路図である。
【図９】従来の他の電圧制御発振器の回路図である。
【図１０】従来の他の電圧制御発振器に設けられている帯域切り替えスイッチの回路図である。
【図１１】従来の他の電圧制御発振器の発振条件を説明するための図である。
【図１２】従来の他の電圧制御発振器において、高帯域発振時の周波数変化幅よりも狭くなっている低帯域発振時の周波数変化幅を示す図である。
【符号の説明】
【００９２】
１  ＣＭＯＳ可変容量回路、２  段階的直流電位生成回路、３  周波数連続可変用制御電圧端子、４  共振回路の直流バイアス電圧が供給される端子、５  共振回路の直流バイアス電圧が供給される端子、６  帯域切り替え用制御電圧端子、ＣＶ１  第１の可変容量回路、ＣＶ２  第２の可変容量回路、Ｃｓｗ  帯域切り替えスイッチ、Ｌ１  誘導素子、Ｌ２  誘導素子、Ｔ１〜Ｔ４  負性抵抗成分を生成するＣＭＯＳトランジスタ、Ｍ１〜Ｍ６  容量となるＣＭＯＳトランジスタ、Ｃｓ１〜Ｃｓ６  共振回路の直流バイアス電圧カット用の容量素子、Ｒ１〜Ｒ９  バイアス電圧の分圧用の抵抗、Ｍ７  第２の可変容量回路ＣＶ２の可変容量機能のオンオフ用のＰチャネルＦＥＴ
【図１】
2005333308.tif 000003
【図２】
2005333308.tif 000004
【図３】
2005333308.tif 000005
【図４】
2005333308.tif 000006
【図５】
2005333308.tif 000007
【図６】
2005333308.tif 000008
【図７】
2005333308.tif 000009
【図８】
2005333308.tif 000010
【図９】
2005333308.tif 000011
【図１０】
2005333308.tif 000012
【図１１】
2005333308.tif 000013
【図１２】
2005333308.tif 000014