(57)【要約】【課題】  バルク単結晶ＳＴＯは、低温で高い誘電率を示すため、超伝導や低温デバイスの実用化で極めて有用な誘電体であるにも関わらず、薄膜化すると誘電率が低下してしまうという欠点があったが、上記欠点を克服したチタン酸ストロンチウム積層体を誘電体とする平行平板コンデンサを提供することにある。【解決手段】  平行平板コンデンサの誘電体として、基板上に第１のチタン酸ストロンチウム薄膜を形成し、該薄膜表面を化学的機械研磨により研磨した後、該研磨された表面上に第２のチタン酸ストロンチウム薄膜が形成されてなる高誘電率チタン酸ストロンチウム薄膜積層体を用いたことを特長とする。【選択図】  図２
2005064413.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１のチタン酸ストロンチウム薄膜を形成し、該薄膜表面を化学的機械研磨により研磨した後、該研磨された表面上に第２のチタン酸ストロンチウム薄膜が形成されてなる高誘電率チタン酸ストロンチウム薄膜積層体を誘電体として用いたことを特長とする平行平板コンデンサ。
【請求項２】
上記基板は、ＹＢａ２Ｃｕ３Ｏ７−δ（Ａ＝Ｙ,Ｎｄ,Ｓｍ,Ｅｕ,Ｇｄ,Ｄｙ,Ｈｏ,Ｙｂ；δは１以下の正数）、ＭｇＯ、ＬａＡｌＯ３又は半導体ウェーハ基板に前記物質が形成されたものであることを特長とする請求項１に記載の平行平板コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＹＢａ２Ｃｕ３Ｏ７−δ薄膜を中心とする酸化物超伝導デバイスや低温で使用される半導体デバイス等に使用されるチタン酸ストロンチウム積層体を誘電体として用いたコンデンサに関する。
【背景技術】
【０００２】
バルク単結晶のチタン酸ストロンチウム（以下「ＳＴＯ」という。）は、量子常誘電体として知られ、その比誘電率は、４．２Ｋで２０，０００以上の値を示す。また、その比誘電率は、バイアス依存性、ストレス依存性を持ち、それらによって低下する特長を持っている。
【０００３】
ＳＴＯの格子定数は、酸化物超伝導体に非常に近い値を持つことから、該超伝導体のエピタキシャル成長下地基板として用いられ、超伝導デバイスの開発には重要な材料である。
【０００４】
実際に、ＳＴＯ薄膜は、デバイスに使用されているが、その比誘電率は１０，０００以下（４．２Ｋ）であり、バルク単結晶で得られている ２０，０００には達していない。
【０００５】
図１に、例として、M. Lippmaa, M. Kawasakiらの報告によるものを示す。この場合の比誘電率は、８，２００にしか達していない。
【０００６】
【非特許文献１】Appl. Phys. Lett. 74, 3543(1999)
【非特許文献２】Appl. Phys. Lett. 73, 464(1998)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、バルク単結晶ＳＴＯは、低温で高い誘電率を示すため、超伝導デバイスや低温で使用される半導体デバイスで使用した場合は、極めて有用な誘電体であるにも関わらず、薄膜化すると誘電率が低下してしまうという欠点があった。そのため、低温で高い誘電率を有する薄膜ＳＴＯを平行平板コンデンサの誘電体として利用することができなかった。
本発明の目的は、上記の問題点に鑑み、薄膜ＳＴＯを誘電体として用い、低温で高い誘電率を有し、かつ電場依存性の小さい平行平板コンデンサを提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、ＳＴＯ膜を第１と第２の２層構造とし、その２つの層の界面を化学的機械研磨（以下「ＣＭＰ」という。）することによって、高誘電率チタン酸ストロンチウム薄膜積層体を構成し、該高誘電率チタン酸ストロンチウム薄膜積層体を誘電体とする平行平板コンデンサを構成した。
【発明の効果】
【０００９】
本発明によれば、１００ｋＨｚで温度４．２Ｋにおいて２０，０００以上の比誘電率を有し、かつ電場依存性の小さいキャパシタンス（比誘電率）を有する平行平板コンデンサが得られる。
【発明を実施するための最良の形態】
【００１０】
図２に、本願発明に係る平行平板コンデンサの概念図を示す。
同図において、基板上に平行平板コンデンの下部電極となる下部イットリウム系酸化物超伝導（以下「ＹＢＣＯ」という。）層を積層し、該下部ＹＢＣＯ層の上に、第１のＳＴＯ層を堆積する。該第１層のＳＴＯ層の表面をＣＭＰする。この後、該表面に第２のＳＴＯ層を形成し、該第２のＳＴＯ層の上に平行平板コンデンサの上部電極となるＹＢＣＯ層を形成し、平行平板コンデンサの誘電体となる高誘電率チタン酸ストロンチウム薄膜積層を構成する。
【００１１】
次に、本発明に係るＣＭＰを用いた３層構造の平行平板コンデンサの作製プロセスを図５を用いて説明する。
なお、該作製プロセスにおけるＹＢＣＯ薄膜の成膜条件およびＳＴＯ薄膜の成膜条件をそれぞれ図３および図４に示す。
まず、工程（ａ）において、パルスレーザ成長法（以下「ＰＬＤ法」という。）を用いて、ＳＴＯ（１００）基板上に下部ＹＢＣＯ膜としてｃ軸配向ＹＢＣＯ（００ｎ）薄膜を厚さ３００ｎｍ成膜後、真空を破ることなく連続してＳＴＯ（００１）薄膜を厚さ１０ｎｍ成膜して、ＳＴＯ／ＹＢＣＯ構造を作製する。
【００１２】
この厚さ１０ｎｍのＳＴＯ薄膜は、カバーＳＴＯ薄膜とよばれ、作製プロセスでＹＢＣＯが直接、大気や純水にさらされることを防ぎ、ＹＢＣＯ本来の超伝導特性を低下させないために成膜される。
【００１３】
次に半導体技術で利用されているフォトリソグラフィー法を用いて、レジストにより下部パターンを作製し、低エネルギーイオンミリングを用いてエッチングを行い、平行平板コンデンサの下部電極となる下部ＹＢＣＯのパターンを形成する。
【００１４】
次に、工程（ｂ）において、ＰＬＤ法により、ＳＴＯ（１００）薄膜厚さ１μm成膜を行う。この成膜は、まず、基板を２００℃に保持し、真空度が１０−４Ｐａに到達した後、酸素ガス雰囲気中（酸素圧１００Ｐａ）において温度上昇を行い、８１０℃に到達した後、ＳＴＯ薄膜を成長させる。
【００１５】
次に、工程（ｃ）において、このＳＴＯ薄膜表面上に存在する突起物を除去し、下部ＹＢＣＯ薄膜の作るパターンの段差を平坦化するためにＣＭＰにより研磨する。
【００１６】
下部ＹＢＣＯ薄膜を直接研磨すると超伝導特性を劣化させる原因になるため、ＳＴＯ薄膜の研磨を行う。その後、ＣＭＰプロセスによって表面に付着したＳｉ粒子等の不純物を、アセトン中でサンプルを超音波洗浄による表面クリーニングによって取り除く。
【００１７】
ＣＭＰプロセス後、ＲＨＥＥＤ観測で観測した結果、試料表面は、アモルファス的であることが分かった。アモルファス結晶上にはエピタキシャル成長は、期待できない。このため、酸素圧１００Ｐａ雰囲気中、温度６００℃、２時間の熱処理を行った。
原子間力顕微鏡（ＡＦＭ）を用いて表面構造の観察を行った結果を図６に示す。この写真に見られるように、ＣＭＰ前においては、かなり大きな突起が観察されるが、ＣＭＰ後においては、上記突起に比べるとはるかに小さな突起が見られる程度に表面が滑らかになっている。
【００１８】
典型的に、２００ｎｍ程度の高さの円錐状形状の突起物は、ＣＭＰにより、高さが１／１０以下の２０ｎｍ以下に減少し、底面の面積が０．０４μｍ２以下と１／１０以下になっていることが確認された。ＣＭＰによって突起物の形状が小さくなっていることから、超伝導マイクロショートが解消されるであろうことが期待される。
【００１９】
次に、工程（ｄ）において、熱処理後、ＰＬＤを用いて絶縁層ＳＴＯ薄膜を２００ｎｍ成膜し、真空を破ることなく連続して上部ＹＢＣＯ薄膜を２５０ｎｍ成膜する。このＳＴＯ薄膜は、ＣＭＰによって下部ＹＢＣＯ薄膜から成長している突起物の上部を切断した後、上部平面がＳＴＯ研磨表面に出現していることで生じるマイクロショートによる絶縁性の低下を防ぐためである。
図７に絶縁層ＳＴＯ薄膜と上部ＹＢＣＯの境界面の観察結果を示す。この写真に示すように、この境界面において格子配列がエピタキシャル成長していることが分かる。
【００２０】
成膜した平行平板コンデンサの上部電極となる上部ＹＢＣＯのパターンをフォトリソグラフィー法及び低エネルギーイオンミリングを用いて行い、平行平板コンデンサを作製した。ＨＦ５％を用いて、下部ＹＢＣＯに作製した電極部分のＳＴＯ膜をエッチングにより取り除いた。
【００２１】
上部ＹＢＣＯと下部ＹＢＣＯ薄膜のパターンは、クロスオーバーした構造であり、クロスした部分は、上部ＹＢＣＯ／絶縁層ＳＴＯ／ＣＭＰ-ＳＴＯ／ｃａｐｐｅｄ−ＳＴＯ／下部ＹＢＣＯの積層構造である。
【００２２】
図８に作製した平行平板コンデンサの絶縁抵抗率の温度特性を示す。
同図に示すように、該絶縁抵抗率は、ＣＭＰ研磨することによって半導体的挙動が確認され、従来のＣＭＰ研磨をせずに作製した３層構造のものでは、低温域で急激に絶縁抵抗率が減少したのに対して、低温域での絶縁抵抗率が大幅に改善されていることが分かる。
【００２３】
図９に作製した平行平板コンデンサの誘電率の温度特性を示す。
同図に示すように、１００ｋＨｚで温度４．２Ｋにおいて２０，０００以上の比誘電率が確認された。この比誘電率の温度依存性は単結晶で得られた特性と一致していることから、優れた誘電特性を持つＳＴＯ薄膜がＹＢＣＯ薄膜上に作製されていることが分かる。
【００２４】
図１０に２．２Ｋで測定した平行平板コンデンサのキャパシタンス（比誘電率）の電場特性を示す。
同図に示すように、電場強度の変化に対してほぼ一定のキャパシタンス（比誘電率）を有する平行平板コンデンサが得られることが分かる。
【図面の簡単な説明】
【００２５】
【図１】M. LippmaaらによるＳＴＯ薄膜の比誘電率を示す。
【図２】本願発明に係る平行平板コンデンサの概念図を示す。
【図３】ＹＢＣＯ薄膜の成膜条件を示す。
【図４】ＳＴＯ薄膜の成膜条件を示す。
【図５】ＣＭＰを用いた３層構造の平行平板コンデンサの作製プロセスを示す。
【図６】原子間力顕微鏡を用いて観察したＳＴＯ表面構造を示す。
【図７】絶縁層ＳＴＯ薄膜と上部ＹＢＣＯの境界面の観察結果を示す。
【図８】本願発明を利用した平行平板コンデンサの絶縁抵抗率の温度特性を示す。
【図９】本願発明を利用した平行平板コンデンサの比誘電率の温度特性を示す。
【図１０】本願発明の平行平板コンデンサのキャパシタンス（比誘電率）の電場特性を示す。
【図１】
2005064413.tif 000003
【図２】
2005064413.tif 000004
【図３】
2005064413.tif 000005
【図４】
2005064413.tif 000006
【図５】
2005064413.tif 000007
【図６】
2005064413.tif 000008
【図７】
2005064413.tif 000009
【図８】
2005064413.tif 000010
【図９】
2005064413.tif 000011
【図１０】
2005064413.tif 000012