(57)【要約】  【目的】出力の大小、デッドタイムの大小に関係なく歪率を改善したＤクラスアンプを提供する。  【構成】Ｄクラスアンプ１０は、入力パルスＰ１、Ｐ２によって交互に駆動されるハイサイドＭＯＳトランジスタＱ１及びローサイドＭＯＳトランジスタＱ２からなるスイッチング出力段と、前記スイッチング出力段のスイッチング出力端Ａと負荷ＳＰＫとの間に挿入されたコイルＬ１とコンデンサＣ１を備えるローパスフィルタ回路ＬＰＦと、を有するハーフ・ブリッジ型のＤクラスアンプであり、特に、前記スイッチング出力端Ａと接地との間に、コイルＬ２とコンデンサＣ２が直列接続された強制フライバック発生回路ＦＦＧ１が接続されている構成である。【選択図】  図１
2005252708.tif 000002
【特許請求の範囲】
【請求項１】
入力パルスによって交互に駆動されるハイサイドＭＯＳトランジスタ及びローサイドＭＯＳトランジスタからなるスイッチング出力段と、前記スイッチング出力段のスイッチング出力端と負荷との間に挿入されたコイルとコンデンサを備えるローパスフィルタ回路と、を有するハーフ・ブリッジ型のＤクラスアンプにおいて、
前記スイッチング出力段のスイッチング出力端と接地との間に、コイルとコンデンサが直列接続されていることを特徴とするＤクラスアンプ。
【請求項２】
入力パルスによって交互に駆動されるハイサイドＭＯＳトランジスタ及びローサイドＭＯＳトランジスタからなる２組のスイッチング出力段と、前記２組のスイッチング出力段のスイッチング出力端と負荷との間に挿入されたコイルとコンデンサを備えるローパスフィルタ回路と、を有するフル・ブリッジ型のＤクラスアンプにおいて、
前記２組のスイッチング出力段の各スイッチング出力端と接地との間に、または、前記２組のスイッチング出力段の双方のスイッチング出力端の間に、コイルとコンデンサが直列接続されていることを特徴とするＤクラスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルオーディオアンプやモータドライバ等に用いられるＤクラスアンプ（Ｄ級アンプ或いはＤ級電力増幅器とも云う。）に関する。
【背景技術】
【０００２】
ＰＷＭ（パルス幅変調）出力或いはＰＤＭ（パルス持続変調）出力等の逆位相の２つのパルス入力波によって交互に駆動されるスイッチング出力段のハイサイドＭＯＳトランジスタとローサイドＭＯＳトランジスタを備えるＤクラスアンプは、デジタルオーディオアンプやモータドライバ等に汎用されており、一般に前記スイッチング出力段の±Ｂ電源間に直列接続された前記ハイサイドＭＯＳトランジスタ及びローサイドＭＯＳトランジスタ（典型としてＭＯＳＦＥＴ）のスイッチング時のデッドタイム（Dead Time；ハイ及びローサイドＭＯＳトランジスタが双方ともオフ状態の期間）をコントロールすることによって前記ハイサイドＭＯＳトランジスタと前記ローサイドＭＯＳトランジスタに瞬間的に流れる貫通電流を低減すると共に歪率を抑制する駆動方式を採っている。
【０００３】
そして駆動出力方式は、大きく分けて図１０に示されるような±Ｂ電源間に接続されたハイサイドＭＯＳトランジスタＱ１とローサイドＭＯＳトランジスタＱ２を逆位相のパルス入力波Ｐ１、Ｐ２で各々交互にスイッチング駆動するハーフ・ブリッジ型と、図１１に示されるようなハイサイドＭＯＳトランジスタ、ローサイドＭＯＳトランジスタの（Ｑ１、Ｑ２）と（Ｑ３、Ｑ４）の２組のスイッチング出力段からなるフル・ブリッジ型がある。
【０００４】
なお、図１０、図１１中の破線枠で囲まれたコイルＬ１とコンデンサＣ１はローパスフィルタ回路ＬＰＦを構成し、符号１、２はデッドタイム調整回路、符号３はレベルシフト回路、符号４、５はＭＯＳトランジスタのドライバー回路である。
【０００５】
このＤクラスアンプに関する公知文献としては、例えば、下記［特許文献１］にＤクラスアンプ（Ｄ級増幅器）のＳ／Ｎ比の向上及び低歪率化を図る技術が記載されている。
【０００６】
この［特許文献１］に記載されているＤ級増幅器は、ＰＷＭパルス出力にてスイッチング駆動されるハーフ・ブリッジ型であり、そのスイッチング出力端と負荷のスピーカとの間にコイルとコンデンサを備えるローパスフィルタ回路ＬＰＦが挿入されている構成は図１０の回路構成と同様である。
【０００７】
【特許文献１】特開２００２−３５９５２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１０の前記ハーフ・ブリッジ型と図１１のフル・ブリッジ型のどちらのＤクラスアンプにおいても歪率を改善するためには一般に前記デッドタイムを短くする必要がある。
【０００９】
しかし、デッドタイムを短くすればするほど、前記ハイサイドＭＯＳトランジスタＱ１、Ｑ３とローサイドＭＯＳトランジスタＱ２、Ｑ４に流れる貫通電流（ショート・スルー）が増大し、効率の悪化（電力損失の悪化）、更にはＭＯＳトランジスタの発熱増大、破壊を引き起こすことになる。そこで、通常は歪率と効率の双方を見据えて適当な妥協点で設計されている。
【００１０】
例えば、図１０の従来のハーフ・ブリッジ型のＤクラスアンプでは、ＭＯＳトランジスタＱ１、Ｑ２の貫通電流を抑えつつ歪を低減するために、適当なデッドタイム（一般にはデジタルオーディオアンプで数十ｎｓ）を設けて調整している。
【００１１】
上記構成によれば、図１０におけるスイッチング出力端Ａのスイッチング出力電圧Ｖａのスイッチング時（Ｑ２がオフしてＱ１がオンする際のスイッチング）の立ち上がりは、図１２のスイッチング出力電圧Ｖａの波形模式図に示されるように、図面上段の［無信号時］（小パワー出力時を含む）は、デッドタイムの期間でもローパスフィルタ回路ＬＰＦのコイルＬ１のフライバック効果（電流変化に逆らうように流そうとする自己誘導の作用）によりＭＯＳトランジスタＱ２がオフになってデッドタイムに入った瞬間にＶａが立ち上がり始めて（波形Ｍ１）、デッドタイムがマスクされるため、歪率の悪化は殆ど生じない。そしてデッドタイムが終わってＭＯＳトランジスタＱ１がオンするとその本来の駆動力が加わって急激に立ち上がるのである（波形Ｍ２）。
【００１２】
しかし、出力パワーを上げていくと図１２の図面下段の［パワー出力時］では、前記コイルＬ１のフライバック効果がなくなり、前記スイッチング出力電圧Ｖａのデッドタイムによる立ち上がりの遅延（波形Ｍ２）が現れて歪率が悪化する。
【００１３】
この現象は、図１３のデッドタイムを大きくとった場合（１００ｎｓ）の負荷のスピーカの出力振幅電圧波形Ｗ１とデッドタイムを小さくとった場合（３０ｎｓ）の出力振幅電圧波形Ｗ２の比較グラフ（シミュレーション）から判るように、デッドタイムを大きくとった場合に符号７で示される波形部分に目に見える歪が現れる。
【００１４】
しかしながら、前述のようにデッドタイムを小さく設定すると貫通電流が増大してスイッチング損失大（電力損失大）となるのでデッドタイムを小さくとるのにも限界があり、歪率の問題は解消されない。
【００１５】
図１４は従来のフル・ブリッジ型のＤクラスアンプにおける負荷ＳＰＫのスピーカの出力波形（サイン波）と歪波形の実測グラフである。本図から判るように出力が２Ｗと小さい場合には歪率ＴＨＤは０．００４７％と小さいが、出力が８Ｗと大きくなると歪率ＴＨＤは０．０２２２％と目に見えて大きくなる。
【００１６】
このように、従来のＤクラスアンプにおいては、デッドタイムをマスクするフライバック効果が無くなるような出力振幅のパワー出力時においては波形が歪み、オーディオ特性等を悪化させていた。
【００１７】
また、図１２における［無信号時］及び［パワー出力時］の双方の場合に共通の課題として、前記スイッチング出力電圧Ｖａのスイッチング時の立ち上がり／立ち下がり波形のオーバーシュート及びリンギング（符号８の網線領域）により、スイッチングＭＯＳトランジスタＱ１、Ｑ２の耐圧マージン不足（ＭＯＳトランジスタの破壊の恐れ）、不要輻射レベルの増加（ＥＭＣレベル増大）を招き、Ｄクラスアンプの回路設計を困難なものとしていた。
【００１８】
実際、図１５の従来のＤクラスアンプにおける上記スイッチング出力電圧Ｖａのスイッチング時の立ち上がり実測波形に示されるように、顕著なオーバーシュート及びリンギング８が現れていることが判る。
【００１９】
上記オーバーシュート及びリンギング８を抑え込む手段として、デッドタイムを大きくするか或いはＭＯＳトランジスタのスルーレートを小さくするなどの方法がある。デッドタイムを大きくする方法はローパスフィルタ回路ＬＰＦのコイルＬ１のフライバック効果によって前記スイッチング出力電圧Ｖａがある程度上がり切ったところでＭＯＳＦＥＴをオンさせる、所謂ゼロスイッチング動作させることで実現する手法である。
【００２０】
しかし、いくらデッドタイムを大きくしたところで、結局は、出力パワーを上げていくと上記コイルＬ１によるフライバック効果が無くなるため、ゼロスイッチング動作とならず、再びオーバーシュート及びリンギングが発生することになる。当然、前述のようにデッドタイムが見え始め、歪率も悪化することになる。
【００２１】
ここで、従来のＤクラスアンプにおいて、無信号時には現れていたコイルＬ１のフライバック効果によってデッドタイムがマスクされるという歪率改善に有益な作用がパワー出力時には無くなる理由を詳述する。
【００２２】
先ず、図１０に示されるハーフ・ブリッジ型のＤクラスアンプにおいて、ローパスフィルタ回路ＬＰＦのコイルＬ１に流れる電流をＩａ（負荷ＳＰＫのスピーカ側方向を正とする。）と定義すると、図１６の前記スイッチング出力電圧Ｖａと前記コイルＬ１に流れる電流Ｉａの波形変化図に示されるように、［無信号時］のＩａはデューティ５０％で交互に電流の向きが変わるため、スイッチング時のコイルＬ１のフライバック効果によるスイッチングが立ち上がり／立ち下がり共に支配的となり、デッドタイムによる遅延は見えない。
【００２３】
しかし、出力パワーを上げると、下段の［パワー出力時］のＩａの向きは交互ではなく同一方向（図１６の例では常にＩａ＞０で＋方向）のみとなるため、フライバック効果による電流の方向がデューティ５０％のときとは逆になるタイミングが生じる（図１６ではＶａの立ち上がり時のタイミング）。このタイミングでは、フライバック効果によるスイッチング出力電圧Ｖａの立ち上がりは期待できなくなり、デッドタイム分遅れたところでのＭＯＳトランジスタＱ１本来のスイッチングによる立ち上がりが支配的となる。即ち、コイルＬ１のフライバック効果による立ち上がりからＭＯＳＦＥＴ本来の立ち上がりに遷移するため、立ち上がりポイントがデッドタイム分遅延する、つまリデッドタイムがマスクされなくなることになり歪率が悪化するのである。
【００２４】
さらに、遷移によりスルーレートも変化する上に、逆向きフライバック（図１６におけるＶａの立ち上がり時に下向きのフライバック効果が生じている。）に打ち勝ってスイッチング出力電圧Ｖａを立ち上げなければならないため、スルーレートは複雑な動きを呈し、一段と歪率の悪化を招くことになる。
【００２５】
本発明は、上記Ｄクラスアンプの孕む歪率と効率の相反する特性に鑑みて為されたものであり、簡単な構成でありながら常にデッドタイムをマスクするような望ましいコイルのフライバック効果を得るような構成として、デッドタイムを大きく取れるようにし、ゼロスイッチング動作が実現できるようにしたＤクラスアンプを提供することを目的とする。
【課題を解決するための手段】
【００２６】
従来のＤクラスアンプにおける前記課題を解決するには、大パワー出力時においてもデューティ５０％の無信号時のときと同様にコイルによるデッドタイムをマスクするようなフライバック効果を発生させることができれば、デッドタイムによる遅延が発生せず、歪率の悪化は無いことになる。つまり、出力パワーに関係なく、常に同じタイミング、同じスルーレートで立ち上げることが重要である。
【００２７】
本発明は、上記コイルのフライバック効果に着眼して以下の（１）、（２）のＤクラスアンプを上記課題を解決する手段として提供する。
（１）入力パルスＰ１、Ｐ２によって交互に駆動されるハイサイドＭＯＳトランジスタＱ１及びローサイドＭＯＳトランジスタＱ２からなるスイッチング出力段と、前記スイッチング出力段のスイッチング出力端Ａと負荷ＳＰＫとの間に挿入されたコイルＬ１とコンデンサＣ１を備えるローパスフィルタ回路ＬＰＦと、を有するハーフ・ブリッジ型のＤクラスアンプにおいて、前記スイッチング出力段のスイッチング出力端Ａと接地との間に、コイルＬ２とコンデンサＣ２が直列接続されていることを特徴とするＤクラスアンプ１０。
（２）入力パルスＰ１、Ｐ２によって交互に駆動されるハイサイドＭＯＳトランジスタＱ１、Ｑ３及びローサイドＭＯＳトランジスタＱ２、Ｑ４からなる２組のスイッチング出力段と、前記２組のスイッチング出力段のスイッチング出力端Ａ、Ｂと負荷ＳＰＫとの間に挿入されたコイルＬ１とコンデンサＣ１を備えるローパスフィルタ回路ＬＰＦ１、ＬＰＦ２と、を有するフル・ブリッジ型のＤクラスアンプにおいて、前記２組のスイッチング出力段の各スイッチング出力端Ａ、Ｂと接地との間に、または、前記２組のスイッチング出力段の双方のスイッチング出力端Ａ、Ｂの間に、コイルＬ３又はＬ４とコンデンサＣ３又はＣ４が直列接続されていることを特徴とするＤクラスアンプ２０又は３０。
【００２８】
新たに付加された直列接続のコイルＬ２（又はＬ３、Ｌ４）及びコンデンサＣ２（又はＣ３、Ｃ４）等のＬＣ回路によって、出力パワーに関係なく常時デッドタイムをマスクする方向にフライバック効果を発生させることができる。以降、フライバックを発生させるこの直列接続のコイルＬ２又はＬ３又はＬ４とコンデンサＣ２又はＣ３又はＣ４を構成要素とするＬＣ回路を強制フライバック発生回路（Forced Flyback Generator；略してＦＦＧ）と称する。
【発明の効果】
【００２９】
本発明に係るＤクラスアンプは、上記のようにスイッチング時のデッドタイムを常時見えなくする強制フライバック発生回路が挿入された回路構成のため、
（１）  簡単な回路構成でありながら、コイルのフライバック効果を大パワー出力時にも得ることができ、スイッチング時のデッドタイムが常にマスクされて歪率改善に有効である。
（２）  強制フライバック効果によってデッドタイムを大きくしても歪率が悪化しないので、予めデッドタイムを大きく取るように回路設計することが可能となり、ゼロスイッチング動作を容易に実現することができる。
（３）出力パワーに関係なく、ゼロスイッチング動作が可能となるため、オーバーシュートやリンギングが低減することで不要輻射レベルの低減が実現できる。
（４）デッドタイムを大きくすることで、スイッチング出力段のハイサイドＭＯＳトランジスタ及びローサイドＭＯＳトランジスタに流れる貫通電流の低減が容易に実現できる。この貫通電流の低減は、両ＭＯＳトランジスタの劣化を最小限にとどめ、長寿命化が図れるに留まらず、電流検出回路などの誤動作防止に有効であり、また、マルチチャンネルシステムにおいては、他チャンネルへのノイズ混入やチャンネル間干渉を低減することができる。
（５）オーバーシュートが低減できるため、ＭＯＳトランジスタの耐圧破壊回避、耐圧マージン確保、長寿命化が期待できる。
【発明を実施するための最良の形態】
【００３０】
本発明に係るＤクラスアンプの最良の実施の形態について図面に基づいて説明する。なお、従来のＤクラスアンプにおけるスイッチング出力段より手前のＰＷＭ変調回路等の回路は周知技術であるので説明を省略し、専らスイッチング出力段に係るスイッチング時のコイルのフライバック効果とその作用に絞って説明する。また、図１０、図１１に示される従来のＤクラスアンプの回路図における同等部については同符号で示す。
【００３１】
図１は本発明に係る第１の実施の形態例のＤクラスアンプ（ハーフ・ブリッジ型）の回路図であり、図２は第２の実施の形態例のＤクラスアンプ（フル・ブリッジ型）の回路図であり、図３は第３の実施の形態例のＤクラスアンプ（フル・ブリッジ型）の回路図である。図４は図１のＤクラスアンプにおけるスイッチング出力端Ａのスイッチング出力電圧ＶａとコイルＬ１に流れる電流Ｉａ及びコイルＬ２に流れる電流Ｉｂの波形変化図である。図５はスイッチング出力電圧Ｖａの立ち上がり波形の模式図である。
【００３２】
図１において、本発明のＤクラスアンプ１０は、パルス入力波Ｐ１、Ｐ２によって交互に駆動されるハイサイドＭＯＳトランジスタＱ１及びローサイドＭＯＳトランジスタＱ２からなるスイッチング出力段と、前記スイッチング出力段のスイッチング出力端Ａと負荷ＳＰＫ（スピーカ等）との間に挿入されたコイルＬ１とコンデンサＣ１を備えるローパスフィルタ回路ＬＰＦと、を有するハーフ・ブリッジ型のＤクラスアンプであり、特に、前記スイッチング出力端Ａと接地との間に、コイルＬ２とコンデンサＣ２が直列接続されている破線枠内の強制フライバック発生回路ＦＦＧ１が接続されている構成である。
【００３３】
また、図２において、本発明のＤクラスアンプ２０は、パルス入力波Ｐ１、Ｐ２によって交互に駆動されるハイサイドＭＯＳトランジスタ及びローサイドＭＯＳトランジスタ（Ｑ１、Ｑ２）、（Ｑ３、Ｑ４）からなる２組のスイッチング出力段と、前記スイッチング出力段の各スイッチング出力端Ａ、Ｂと負荷ＳＰＫとの間に挿入されたコイルＬ１とコンデンサＣ１を備える２つのローパスフィルタ回路ＬＰＦ１、ＬＰＦ２と、を有するフル・ブリッジ型のＤクラスアンプであり、特に、前記フル・ブリッジ型の各スイッチング出力端Ａ、Ｂと接地の間に、コイルＬ３とコンデンサＣ３が直列接続されている破線枠内の強制フライバック発生回路ＦＦＧ２が接続されている構成である。
【００３４】
また、図３において、本発明のＤクラスアンプ３０は、パルス入力波Ｐ１、Ｐ２によって交互に駆動されるハイサイドＭＯＳトランジスタ及びローサイドＭＯＳトランジスタ（Ｑ１、Ｑ２）、（Ｑ３、Ｑ４）からなる２組のスイッチング出力段と、前記スイッチング出力段の各スイッチング出力端Ａ、Ｂと負荷ＳＰＫとの間に挿入されたコイルＬ１とコンデンサＣ１を備える２つのローパスフィルタ回路ＬＰＦ１、ＬＰＦ２と、を有するフル・ブリッジ型のＤクラスアンプであり、特に、前記フル・ブリッジ型の両スイッチング出力端Ａ、Ｂの間に、コイルＬ４とコンデンサＣ４が直列接続されている破線枠内の強制フライバック発生回路ＦＦＧ３が接続されている構成である。
【００３５】
以下、上記Ｄクラスアンプ３０における強制フライバック発生回路ＦＦＧ３を例にしてスイッチング時の歪率改善作用について図４を基に説明する。
【００３６】
先ず、強制フライバック発生用に新たに挿入した強制フライバック発生回路ＦＦＧ３のコイルＬ４とコンデンサＣ４に流れる電流をＩｂ（スイッチング出力端Ａからスイッチング出力端Ｂ方向を正とする。）と定義する。本回路では、スイッチングの際に電流Ｉａと共に電流Ｉｂも流れるようになるが、電流Ｉｂは負荷（スピーカ等）がないため、電流Ｉａよりも電流の変化が早く、より大きい電流振幅をとることができる。
【００３７】
したがって、コイルＬ４のインダクタンス値を適当な値に選べば、出力パワーが上がった場合でも、交互に電流Ｉｂの向きが変わる状態を作り出すことができる。そこで、図４の図面下段のスイッチング出力電圧Ｖａの立ち上がりのスイッチング時に、電流Ｉａよりも電流Ｉｂが常に大きい逆電流が流れるようにコイルＬ４を調整すれば、トータルのスイッチング出力電流（Ｉａ＋Ｉｂ）は実質的に交互に電流が流れることになり、強制的にデューティ５０％の無信号時と同じ向きのフライバック効果を得ることができる。即ち、Ｖａの立ち上がりにおいてＩａ＋Ｉｂ＜０となって無信号時のデューティ５０％の時と同じフライバック方向となり、デッドタイムによる遅延が生じなくなる。
【００３８】
その結果、ＭＯＳトランジスタＱ１、Ｑ２本来のデッドタイム経過後の急峻な立ち上がりは生じないことになり、安定した低歪率を得ることができる。
【００３９】
なお、図４は、電流Ｉａが正方向電流の場合の例であるが、当然、逆方向時でも同じ効果が得られる。また、フル・ブリッジ型のＤクラスアンプ２０、３０のみならずハーフ・ブリッジ型のＤクラスアンプ１０でも動作原理は同じである。
【００４０】
上記コイルＬ４のインダクタンス値は、他の回路素子の値を考慮して最適値に設定されるが、電流Ｉｂの変化を電流Ｉａより大きくとることが肝要である。例えばコイルＬ１のインダクタ値が２０μＨの場合には、その約半分の１０μＨ程度が適当である。Ｄクラスアンプ１０、２０においても、例えばコイルＬ２、コイルＬ３のインダクタンス値をローパスフィルタ回路のコイルＬ１のインダクタンス値よりも小さい値とする。
【００４１】
本発明の上記強制フライバック発生回路ＦＦＧ１、２、３によって、スイッチング出力電圧Ｖａの立ち上がり波形はスイッチング出力の大小に関係なく（最大出力パワーであっても）、図５のような立ち上がり波形模式図となり、デッドタイムが常にマスクされるため、デッドタイムの大小によって歪率が依存しなくなるばかりか、デッドタイムを大きく設定することで、フライバック効果で十分にスイッチング出力電圧Ｖａが上がった時点でＭＯＳトランジスタをオンさせることが可能となり、容易にゼロスイッチング動作を実現することができる。その結果、貫通電流、オーバーシュート及びリンギング等も減少するという極めてＤクラスアンプにとって有益な作用効果が得られる。
【００４２】
図６は本発明に係る強制フライバック発生回路ＦＦＧ３を設けたＤクラスアンプ３０の負荷ＳＰＫ（スピーカ）の出力振幅電圧波形Ｗ３と、設けていない従来のＤクラスアンプの同出力振幅電圧波形Ｗ４の比較グラフ（シミュレーション）であるが、これより強制フライバック発生回路の歪率改善の作用効果が確認される。
【００４３】
また、図７は本発明のＤクラスアンプ３０における負荷ＳＰＫ（スピーカ）の出力波形（サイン波）と歪波形の実測グラフである。本図と前述の図１４とを比較すると明らかなように、出力が２Ｗと小さい場合は歪率ＴＨＤは０．００４７％と小さく、且つ、出力が８Ｗと大きい場合でもＴＨＤは０．００２２５％と安定して小さいことが判り、従来よりも飛躍的な歪率の改善が実現できることが判る。
【００４４】
図８は本発明に係る強制フライバック発生回路の有無と歪率ＴＨＤとデッドタイムとの関係をとったシミュレーション値の対数グラフである。フライバック発生回路が無い場合のＤクラスアンプの場合はデッドタイムの増大とともに急激に歪率が上昇しているが、強制フライバック発生回路を設けたＤクラスアンプでは歪率はデッドタイムに依存せず安定して低い値を維持していることが判る。実際に、本発明のＤクラスアンプでは、デッドタイムを１００〜２００ｎｓに設定しても低い歪率が確保されることが実測されている。
【００４５】
また、図９の本発明のＤクラスアンプ３０におけるスイッチング出力電圧Ｖａのスイッチング時の立ち上がり実測波形から明らかなように、オーバーシュート及びリンギングが従来の同型Ｄクラスアンプの場合（図１５参照）と比して十分に抑えられていることが判る。
【００４６】
以上、詳述したように、本発明に特有の強制フライバック発生回路ＦＦＧ１又はＦＦＧ２又はＦＦＧ３を備えるＤクラスアンプ１０又は２０又は３０では、出力の大小に関係なく、且つ、デッドタイムの大小に係わらずに歪率を改善できるため、デッドタイムを大きく設定することにより、貫通電流の低減（効率向上）、オーバーシュート及びリンギングの低減、不要輻射量の低減等の優れた作用効果が得られるのである。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る第１の実施の形態例（ハーフ・ブリッジ型）のＤクラスアンプの回路図である。
【図２】本発明に係る第２の実施の形態例のＤクラスアンプ（フル・ブリッジ型）の回路図である。
【図３】本発明に係る第３の実施の形態例のＤクラスアンプ（フル・ブリッジ型）の回路図である。
【図４】本発明に係る第３の実施の形態例のＤクラスアンプにおけるスイッチング出力端Ａのスイッチング出力電圧ＶａとコイルＬ１に流れる電流Ｉａ及びコイルＬ２に流れる電流Ｉｂの波形変化図である。
【図５】本発明に係る第３の実施の形態例のＤクラスアンプにおけるスイッチング出力電圧Ｖａの立ち上がり波形の模式図である。
【図６】本発明に係る強制フライバック発生回路を設けたＤクラスアンプと設けていないＤクラスアンプの出力振幅電圧波形の比較グラフ（シミュレーション）である。
【図７】本発明のＤクラスアンプにおける出力波形（サイン波）と歪波形の実測グラフである。
【図８】本発明に係る強制フライバック発生回路の有無と歪率ＴＨＤとデッドタイムとの関係をとったシミュレーション値の対数グラフである。
【図９】本発明のＤクラスアンプにおけるスイッチング出力電圧Ｖａのスイッチング時の立ち上がり実測波形である。
【図１０】従来のハーフ・ブリッジ型のＤクラスアンプの回路図である。
【図１１】従来のフル・ブリッジ型のＤクラスアンプの回路図である。
【図１２】従来のＤクラスアンプにおけるスイッチング出力電圧Ｖａの波形模式図である。
【図１３】従来のＤクラスアンプにおけるデッドタイムを大きくとった場合の出力振幅電圧波形Ｗ１とデッドタイムを小さくとった場合の出力振幅電圧波形Ｗ２の比較グラフ（シミュレーション）である。
【図１４】従来のＤクラスアンプにおける出力波形（サイン波）と歪波形の実測グラフである。
【図１５】従来のＤクラスアンプにおけるスイッチング出力電圧Ｖａのスイッチング時の立ち上がり実測波形である。
【図１６】従来のＤクラスアンプにおけるスイッチング出力電圧ＶａとコイルＬ１に流れる電流Ｉａの波形変化図である。
【符号の説明】
【００４８】
１、２    デッドタイム調整回路
３    レベルシフト回路
４、５    ドライバー回路
８    オーバーシュート及びリンギング
１０、２０、３０    Ｄクラスアンプ
Ｑ１、Ｑ３    ハイサイドＭＯＳトランジスタ
Ｑ２、Ｑ４    ローサイドＭＯＳトランジスタ
Ｃ１、Ｃ２、Ｃ３、Ｃ４    コンデンサ
Ｌ、Ｌ１、Ｌ２、Ｌ３、Ｌ４      コイル
ＬＰＦ、ＬＰＦ１、ＬＰＦ２    ローパスフィルタ
Ｐ１、Ｐ２    パルス入力波
Ａ、Ｂ    スイッチング出力端
Ｍ１    フライバック効果のみによる立ち上がり波形
Ｍ２    ＭＯＳトランジスタ（＋フライバック効果）による立ち上がり波形
Ｖａ    スイッチング出力電圧
Ｉａ、Ｉｂ    コイルに流れる電流
ＦＦＧ１、ＦＦＧ２、ＦＦＧ３  強制フライバック発生回路
ＳＰＫ    負荷
【図１】
2005252708.tif 000003
【図２】
2005252708.tif 000004
【図３】
2005252708.tif 000005
【図４】
2005252708.tif 000006
【図５】
2005252708.tif 000007
【図６】
2005252708.tif 000008
【図７】
2005252708.tif 000009
【図８】
2005252708.tif 000010
【図９】
2005252708.tif 000011
【図１０】
2005252708.tif 000012
【図１１】
2005252708.tif 000013
【図１２】
2005252708.tif 000014
【図１３】
2005252708.tif 000015
【図１４】
2005252708.tif 000016
【図１５】
2005252708.tif 000017
【図１６】
2005252708.tif 000018