(57)【要約】【課題】外部接続基板へ実装された場合における実装面積を削減し、寄生成分の発生による特性悪化を軽減し、さらに実装基板相互間における外部接続端子の面積を均一にする。【解決手段】電子デバイス２０が実装される実装面を構成するとともにバンプ２１を介して電子デバイス２０と電気的に接続される複数の電極パッドＰを含む電極パターンが形成された第１の主面１４ａと、第１の主面１４ａの反対側に位置し、電極パッドＰと電気的に接続された複数の入出力端子Ｓが形成された第２の主面１４ｂとを有する実装基板１４であり、全ての入出力端子Ｓを、実装基板１４の周端から離間した位置に形成する。【選択図】        図３
2005183669.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスが実装される実装面を構成するとともに電気的接続手段を介して当該電子デバイスと電気的に接続される複数の電極パッドを含む電極パターンが形成された第１の主面と、
前記第１の主面の反対側に位置し、前記電極パッドと電気的に接続された複数の外部接続端子が形成された第２の主面とを有し、
全ての前記外部接続端子が、前記実装基板の周端から離間した位置に形成されていることを特徴とする実装基板。
【請求項２】
前記電極パターンが、前記実装基板の周端から離間した位置に形成されていることを特徴とする請求項１記載の実装基板。
【請求項３】
前記実装基板は、層間に所定の導体パターンが形成された積層基板で構成され、
前記導体パターンが前記実装基板の周端から離間した位置に形成されていることを特徴とする請求項１または２記載の実装基板。
【請求項４】
素子基板上に所定の回路素子が形成された電子デバイスと、
前記電子デバイスが電気的接続手段を介して前記電極パッドと接続されて前記第１の主面に実装された請求項１〜３の何れか一項に記載の実装基板と、
前記電子デバイスを封止する封止手段と、
を有することを特徴とする電子部品。
【請求項５】
前記電子デバイスは、圧電膜の内部を伝搬するバルク波により所定の共振周波数の信号を得る圧電共振器、または圧電体の表面を伝搬する弾性表面波により所定の共振周波数の信号を得る弾性表面波共振器であることを特徴とする請求項４記載の電子部品。
【請求項６】
前記電気的接続手段は、バンプまたはボンディングワイヤであることを特徴とする請求項４または５記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は実装基板およびそれを用いた電子部品に関するものである。
【背景技術】
【０００２】
今日、目覚ましい普及を見せている携帯電話に代表される移動体通信機器は、小型化が急速に進められている。それに伴って、移動体通信機器に使用される電子部品には、さらなる小型化が要求されている。
【０００３】
そのため、図６に示すように、素子基板上に回路素子が形成された電子デバイス２０はバンプ２１を介してフェースダウンにより実装基板１４に搭載されており、搭載された電子デバイス２０をキャップや樹脂などの封止手段２２により封止して電子部品１０が構成されている。
【０００４】
ここで、従来においては、図６に示すように、積層構造を有する実装基板１４の側面に電極３０を配置し、この電極３０を介して電子デバイス２０が接続される電極パッドＰと層間に形成された導体パターンと入出力端子Ｓとを接続している。
【０００５】
なお、このような構造の電子部品は、たとえば特開２００３−２４９８４０号公報に開示されている。
【特許文献１】特開２００３−２４９８４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この構造の電子部品１０を外部接続基板２４へ実装すると、実装基板１４の側面に形成された電極３０へのはんだフィレット２３の回り込みが発生するので、図７および図８に示すように、外部接続基板２４における電子部品１０の実装領域は電子部品１０のサイズよりも大きくなる。
【０００７】
また、はんだフィレット２３や入出力端子Ｓ、および実装基板１４側のフットパターンは寄生キャパシタンスや寄生インダクタンスなどの寄生成分が発生する要因となるので、特に電子デバイス２０が高周波装置の場合には、その特性を悪化させてしまう。
【０００８】
さらに、実装基板１４の側面に電極３０が形成された構造では、電極３０と電極パッドＰや入出力端子Ｓとを連続させるために、図９や図１０に示すように、個片の実装基板１４に切断分離される前の集合基板において入出力端子Ｓが切断線Ｌをまたいだ状態になる。すると、電極パターンや切断の位置がずれると分離された実装基板１４における入出力端子Ｓの面積が区々になる。これにより、特に電子デバイス２０が高周波装置の場合には、たとえ電子デバイス２０の特性を互いに揃えたとしても、実装基板１４に電子デバイス２０が搭載されることにより特性が不均一になる。これは、図１１に示すように、層間パターン２７が切断線Ｌをまたいでいても、同様の問題が発生する。
【０００９】
なお、図１０のように入出力端子Ｓが切断線Ｌ上で途切れている場合には僅かな切断ずれでも断線不良となるので、これを回避するためには、図１２に示すように、一列ごとにパターンを１８０°回転させるという複雑なパターン構成をしなければならず、パターン形成の自由度がなくなる。
【００１０】
そこで、本発明は、外部接続基板へ実装された場合における実装面積を削減することのできる実装基板およびそれを用いた電子部品を提供することを目的とする。
【００１１】
また、本発明は、寄生成分の発生による特性悪化を軽減することのできる実装基板およびそれを用いた電子部品を提供することを目的とする。
【００１２】
さらに、本発明は、実装基板相互間における外部接続端子の面積を均一にすることのできる実装基板およびそれを用いた電子部品を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明に係る実装基板は、電子デバイスが実装される実装面を構成するとともに電気的接続手段を介して当該電子デバイスと電気的に接続される複数の電極パッドを含む電極パターンが形成された第１の主面と、前記第１の主面の反対側に位置し、前記電極パッドと電気的に接続された複数の外部接続端子が形成された第２の主面とを有し、全ての前記外部接続端子が、前記実装基板の周端から離間した位置に形成されていることを特徴とする。
【００１４】
本発明の好ましい形態において、前記電極パターンが、前記実装基板の周端から離間した位置に形成されていることを特徴とする。
【００１５】
本発明のさらに好ましい形態において、前記実装基板は、層間に所定の導体パターンが形成された積層基板で構成され、前記導体パターンが前記実装基板の周端から離間した位置に形成されていることを特徴とする。
【００１６】
上記課題を解決するため、本発明に係る電子部品は、素子基板上に所定の回路素子が形成された電子デバイスと、前記電子デバイスが電気的接続手段を介して前記電極パッドと接続されて前記第１の主面に実装された前述した実装基板と、前記電子デバイスを封止する封止手段と、を有することを特徴とする。
【００１７】
本発明の好ましい形態において、前記電子デバイスは、圧電膜の内部を伝搬するバルク波により所定の共振周波数の信号を得る圧電共振器、または圧電体の表面を伝搬する弾性表面波により所定の共振周波数の信号を得る弾性表面波共振器であることを特徴とする。
【００１８】
本発明のさらに好ましい形態において、前記電気的接続手段は、バンプまたはボンディングワイヤであることを特徴とする。
【発明の効果】
【００１９】
本発明によれば以下の効果を奏することができる。
【００２０】
すなわち、はんだフィレットを介して外部接続基板に搭載したときに、外部接続基板側の実装領域は外部接続端子に取り囲まれた領域となるので、外部接続基板へ実装された場合における実装面積を削減することが可能になる。
【００２１】
また、本発明によれば、実装基板の側面には電極が形成されていないことから、外部接続基板に実装しても寄生成分の原因になるはんだフィレットは実装基板の側面まで回り込まないので、寄生キャパシタや寄生インダクタなど寄生成分の発生による特性悪化を軽減することが可能になる。
【００２２】
さらに、集合基板を個片に切断して実装基板を作製する際にパターンを切断することがないので、実装基板相互間において切断ずれによる寸法ばらつきがなくなり、外部接続端子、層間パターン、電極パッドを含んだ電極パターンなどの面積を均一にすることが可能になる。
【００２３】
そして、隣り合うパターン間の対象性を考慮する必要がなくなるため、設計の自由度が増すとともにパターン配列も容易になる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明を実施するための最良の形態を、図面を参照しつつさらに具体的に説明する。ここで、添付図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。なお、ここでの説明は本発明が実施される最良の形態であることから、本発明は当該形態に限定されるものではない。
【００２５】
図１は本発明の一実施の形態における電子部品を示す断面図、図２は図１の電子部品を構成する実装基板を示す底面図、図３は図１の電子部品が外部接続基板に搭載された状態を示す断面図、図４は図１の電子部品を構成する個片に分離された実装基板と分離前である集合基板とを外部接続端子の形成位置とともに示す説明図、図５は図１の電子部品を構成する個片に分離された実装基板と分離前である集合基板とを層間パターンの形成位置とともに示す説明図である。
【００２６】
図１に示す電子部品１０は、実装基板１４と、この実装基板１４に搭載された共振器（電子デバイス）２０を有している。この共振器２０は、図示しない下部電極と上部電極とに交流電圧を印加することによる圧電効果で圧電膜の内部を伝搬するバルク波により所定の共振周波数の信号が得られる圧電共振器である。なお、電子デバイスには、圧電体の表面を伝搬する弾性表面波により所定の共振周波数の信号を得る弾性表面波共振器や、これら以外のデバイスを適用することができる。
【００２７】
実装基板１４の第１の主面１４ａは、このような共振器２０が実装される実装面を構成しており、複数の電極パッドＰを含む電極パターンが形成されている。前述した共振器２０の電極にはスタッドバンプやメッキバンプなどのバンプ（電気的接続手段）２１が形成されており、バンプ２１が実装基板１４の電極パッドＰと接合されることにより、共振器２０はフェースダウンボンディングにより実装基板１４の第１の主面１４ａに実装されている。なお、電極パターンは印刷やエッチングにより形成される。また、共振器２０と実装基板１４とはボンディングワイヤ（電気的接続手段）で接続してもよい。
【００２８】
実装基板１４には、第１の主面１４ａの反対側に位置する第２の主面１４ｂに入出力端子（外部接続端子）Ｓが形成され、前述のように第１の主面１４ａに共振器２０が実装されている。また、実装基板１４には、一方端が第２の主面１４ｂに開口し、他方端が第１の主面１４ａに開口して内部に導体が配されたスルーホール１８が形成されている。なお、図１において、第２の主面１４ｂには、グランド端子（図示せず）も設けられている。
【００２９】
そして、実装基板１４に搭載された共振器２０は塗布された樹脂（封止手段）２２によりシールドされ、チップサイズパッケージ（ＣＳＰ）構造となっている。なお、共振器２０を封止する手段には、樹脂ではなくキャップを用い、共振器２０を気密封止するようにしてもよい。
【００３０】
ここで、図２に詳しく示すように、第２の主面１４ｂに形成された入出力端子Ｓは、その全てが実装基板１４の周端から離間した位置に形成されている。
【００３１】
なお、実装基板１４の第１の主面１４ａに形成された電極パッドＰを含む電極パターンも実装基板１４の周端から離間した位置に形成されている。さらに、本実施の形態において、実装基板１４は、層間に所定の導体パターンすなわち層間パターン２７（図５）が形成された積層基板で構成されており、層間パターン２７もまた、実装基板１４の周端から離間した位置に形成されている。但し、実装基板１４は積層構造ではなくてもよい。
【００３２】
なお、全ての入出力端子Ｓが実装基板１４の周端から離間した位置に形成されていればよく、電極パッドＰを含んだ電極パターンや層間パターン２７までもが実装基板１４の周端から離間した位置に形成されている必要はない。
【００３３】
このように、本実施の形態では、入出力端子Ｓを実装基板１４の周端から離間した位置に形成しているので、図２および図３に示すように、はんだフィレット２３を介して電子部品１０を外部接続基板２４に搭載したときに、外部接続基板２４側の実装領域は入出力端子Ｓに取り囲まれた領域となる。これにより、外部接続基板２４へ実装された場合における実装面積を削減することが可能になり、外部接続基板２４の配線スペースを拡大することができる。
【００３４】
また、実装基板１４の側面には電極が形成されていないことから、外部接続基板２４に実装しても寄生成分の原因になるはんだフィレット２３は実装基板１４の側面まで回り込まないので、寄生キャパシタや寄生インダクタなど寄生成分の発生による特性悪化を軽減することが可能になる。
【００３５】
ここで、図４において、個片に分離された実装基板１４と分離前である集合基板とを入出力端子Ｓの形成位置とともに示す。また、図５において、個片に分離された実装基板１４と分離前である集合基板とを層間パターン２７の形成位置とともに示す。
【００３６】
前述のように、入出力端子Ｓ、層間パターン２７および電極パッドＰを含んだ電極パターンが実装基板１４の周端から離間した位置に形成されていることから、実装基板１４という個片に分離される前の集合基板では、図示するように、これら入出力端子Ｓ等は基板外形をなす切断線Ｌの内側（たとえば５０μｍ以上内側）に配置されている。なお、切断線Ｌと入出力端子Ｓや層間パターン２７や電極パターンとの離間距離は、パターンの印刷精度、多層基板の積層精度や縮率、およびダイサやナイフなどの切断機の精度に応じて適宜設定すればよく、５０μｍ以上との数値に限定されるものではない。
【００３７】
このように、入出力端子Ｓ、層間パターン２７および電極パッドＰを含んだ電極パターンが実装基板１４の周端から離間した位置になるように集合基板においてこれらのパターンを切断線Ｌの内側に配置しておけば、実装基板１４を作製するために個片に切断する際にパターンを切断することがないため、実装基板１４相互間において電極パターンや切断の位置ずれによる寸法ばらつきがなくなり、入出力端子Ｓ、層間パターン２７および電極パッドＰを含んだ電極パターンの面積を均一にすることが可能になる。
【００３８】
また、このように入出力端子Ｓ、層間パターン２７および電極パッドＰを含んだ電極パターンが実装基板１４の周端から離間した位置になるように集合基板においてこれらのパターンを切断線Ｌの内側に配置しておけば、隣り合うパターン間の対象性を考慮する必要がなくなるため、設計の自由度が増すとともにパターン配列も容易になる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施の形態における電子部品を示す断面図である。
【図２】図１の電子部品を構成する実装基板を示す底面図である。
【図３】図１の電子部品が外部接続基板に搭載された状態を示す断面図である。
【図４】図１の電子部品を構成する個片に分離された実装基板と分離前である集合基板とを外部接続端子の形成位置とともに示す説明図である。
【図５】図１の電子部品を構成する個片に分離された実装基板と分離前である集合基板とを層間パターンの形成位置とともに示す説明図である。
【図６】従来の電子部品を示す断面図である。
【図７】図６の電子部品を構成する実装基板を示す底面図である。
【図８】図６の電子部品が外部接続基板に搭載された状態を示す断面図である。
【図９】従来における個片に分離された実装基板と分離前である集合基板との一例を外部接続端子の形成位置とともに示す説明図である。
【図１０】従来における個片に分離された実装基板と分離前である集合基板との他の一例を外部接続端子の形成位置とともに示す説明図である。
【図１１】従来における個片に分離された実装基板と分離前である集合基板との一例を層間パターンの形成位置とともに示す説明図である。
【図１２】従来における個片に分離された実装基板と分離前である集合基板とのさらに他の一例を外部接続端子の形成位置とともに示す説明図である。
【符号の説明】
【００４０】
１０  電子部品
１４  実装基板
１４ａ  第１の主面
１４ｂ  第２の主面
１８  スルーホール
２０  共振器（電子デバイス）
２１  バンプ（電気的接続手段）
２２  樹脂（封止手段）
２３  はんだフィレット
２４  外部接続基板
２７  層間パターン
３０  電極
Ｌ  切断線
Ｐ  電極パッド
Ｓ  入出力端子（外部接続端子）
【図１】
2005183669.tif 000003
【図２】
2005183669.tif 000004
【図３】
2005183669.tif 000005
【図４】
2005183669.tif 000006
【図５】
2005183669.tif 000007
【図６】
2005183669.tif 000008
【図７】
2005183669.tif 000009
【図８】
2005183669.tif 000010
【図９】
2005183669.tif 000011
【図１０】
2005183669.tif 000012
【図１１】
2005183669.tif 000013
【図１２】
2005183669.tif 000014