(57)【要約】【課題】画素電極をデータラインから最大限遠くに配置することにより、データラインの外郭に配置されるシールドラインを除去し、データラインと隣接する領域まで画素領域を広げることにより、開口率を向上させることができる水平配列型（ＩＰＳ）の液晶表示素子及びその製造方法を提供する。【解決手段】水平配列型（ＩＰＳ）の液晶表示素子は、第１及び第２基板と、前記第１基板上に縦横に配列されて画素を定義するゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差領域に形成されたスイッチング素子と、前記画素の中央に前記データラインと平行に形成された共通ラインと、前記共通ラインと重複してストレージキャパシタを形成する画素電極ラインと、前記共通ラインから引き出された複数の共通電極と、前記画素電極ラインから引き出され、前記共通電極と並んで配置されて前記共通電極と共に画素内に水平電界を形成する画素電極と、前記第１基板と第２基板との間に形成された液晶層と、を含んで構成される。【選択図】図１Ａ
2005148738.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２基板と、
前記第１基板上に縦横に配列されて画素を定義するゲートライン及びデータラインと、
前記ゲートラインとデータラインとの交差領域に形成されたスイッチング素子と、
前記画素の中央に前記データラインと平行に形成された共通ラインと、
前記共通ラインと重複してストレージキャパシタを形成する画素電極ラインと、
前記共通ラインから引き出された複数の共通電極と、
前記画素電極ラインから引き出され、前記共通電極と並んで配置されて前記共通電極と共に画素内に水平電界を形成する画素電極と、
前記第１基板と第２基板との間に形成された液晶層と、
を含んで構成されることを特徴とする水平配列型（ＩＰＳ）の液晶表示素子。
【請求項２】
前記共通電極は、前記共通ラインを基準に左右が対称であることを特徴とする請求項１に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項３】
前記画素電極は、前記画素電極ラインを基準に左右が対称であることを特徴とする請求項１に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項４】
前記共通電極は、前記ゲートラインと並んで配置されることを特徴とする請求項１に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項５】
前記共通電極は、前記共通ラインを基準とする折曲構造であることを特徴とする請求項１に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項６】
前記折曲構造は、「∧」状であることを特徴とする請求項５に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項７】
前記折曲構造は、「∨」状であることを特徴とする請求項５に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項８】
前記データラインと隣接する画素の外郭に形成された補助ラインをさらに含んで構成されることを特徴とする請求項１に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項９】
前記補助ラインは、データ信号遮断ラインであって、共通電極と電気的に接続されていることを特徴とする請求項１に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項１０】
前記スイッチング素子は、
前記ゲートラインと接続されるゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された半導体層と、
前記半導体層上に形成されたソース電極及びドレイン電極と、
を含んで構成されることを特徴とする請求項１に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項１１】
前記第２基板は、カラーフィルタと、ブラックマトリックスと、を含んで構成されることを特徴とする請求項１に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項１２】
第１及び第２基板と、
前記第１基板上に縦横に配列されて画素を定義するゲートライン及びデータラインと、
前記ゲートラインとデータラインとの交差領域に形成された薄膜トランジスタと、
前記画素の中央に前記データラインと平行に配置された共通ラインと、
前記共通ラインと重複してストレージキャパシタを形成する画素電極ラインと、
前記共通ラインと電気的に接続され、「∧」または「∨」状の折曲構造を有し、前記共通ラインに対して対称の共通電極と、
前記画素電極ラインと電気的に接続され、前記共通電極と平行に配置され、前記共通電極と共に水平電界を形成する画素電極と、
前記画素の両側外郭にデータラインと平行に配置され、画素電極及び画素電極ラインに届くデータ信号を遮断するシールドラインと、
前記第１基板と第２基板との間に形成された液晶層と、
を含んで構成されることを特徴とする水平配列型（ＩＰＳ）の液晶表示素子。
【請求項１３】
前記画素電極ラインは、画素の中央に配置されていることを特徴とする請求項１２に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項１４】
前記画素電極は、「∧」または「∨」状の折曲構造であることを特徴とする請求項１２に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項１５】
前記シールドラインは、共通電極と電気的に接続されていることを特徴とする請求項１２に記載の水平配列型（ＩＰＳ）の液晶表示素子。
【請求項１６】
第１及び第２基板を提供する段階と、
前記第１基板上にゲートライン、共通ライン、及び前記共通ラインから引き出され、共通ラインを基準に互いに対称の共通電極を形成する段階と、
前記ゲートラインと垂直に交差して画素を定義するデータライン、前記画素の中央にデータラインと並んで配置され、前記共通ラインと重複してストレージキャパシタを形成する画素電極ライン、及び前記共通電極と共に水平電界を形成する画素電極を形成する段階と、
前記第１基板と第２基板との間に液晶層を形成する段階と、
を含んでなることを特徴とする水平配列型（ＩＰＳ）の液晶表示素子の製造方法。
【請求項１７】
前記共通ラインと画素電極ラインとの間にゲート絶縁膜を形成する段階をさらに含んでなることを特徴とする請求項１６に記載の水平配列型（ＩＰＳ）の液晶表示素子の製造方法。
【請求項１８】
前記第２基板上にブラックマトリックス及びカラーフィルタを形成する段階をさらに含んでなることを特徴とする請求項１６に記載の水平配列型（ＩＰＳ）の液晶表示素子の製造方法。
【請求項１９】
前記データラインと隣接する画素の外郭にシールドラインを形成する段階をさらに含んでなることを特徴とする請求項１６に記載の水平配列型（ＩＰＳ）の液晶表示素子の製造方法。
【請求項２０】
前記画素電極または共通電極は、インジウム・錫・酸化物（ＩＴＯ）またはインジウム・亜鉛・酸化物（ＩＺＯ）のような透明な伝導性物質により形成することを特徴とする請求項１６に記載の水平配列型（ＩＰＳ）の液晶表示素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水平配列型（ＩＰＳ）の液晶表示素子に関し、特に、開口率を向上させることができる水平配列型（ＩＰＳ）の液晶表示素子及びその製造方法に関する。
【背景技術】
【０００２】
高画質、低電力の平板表示素子として、主に液晶表示素子が使用されている。液晶表示素子は、薄膜トランジスタアレイ基板とカラーフィルタ基板とが対向して均一な間隔を有するように合着され、これらの薄膜トランジスタアレイ基板とカラーフィルタ基板との間に液晶層が形成される。
【０００３】
前記薄膜トランジスタアレイ基板は、複数の画素がマトリックス状に配列され、その単位画素には、薄膜トランジスタ、画素電極及びキャパシタが形成され、前記カラーフィルタ基板は、前記画素電極と共に液晶層に電界を印加する共通電極、実際にカラーを実現するＲＧＢカラーフィルタ、及びブラックマトリックスが形成されている。
【０００４】
一方、前記薄膜トランジスタアレイ基板とカラーフィルタ基板との対向面には配向膜が形成され、ラビングを施して前記液晶層が一定の方向に配列されるようにする。このとき、液晶は、薄膜トランジスタアレイ基板の単位画素別に形成された画素電極とカラーフィルタ基板の全面に形成された共通電極間に電界が印加される場合、誘電異方性により回転することにより、単位画素別に光を通過または遮断させて文字や画像を表示するようになる。しかしながら、このようなツイストネマティック方式の液晶表示素子は、視野角が狭いという欠点がある。
従って、最近、液晶分子を基板とほぼ水平な方向に配向して視野角の問題を解決する水平配列型（ＩＰＳ）の液晶表示素子が活発に研究されている。
【０００５】
図６は、関連技術の水平配列型（ＩＰＳ）の液晶表示素子の単位画素を概略的に示すもので、図６Ａは平面図、図６Ｂは図６ＡのＩ-Ｉ'線断面図である。
図に示すように、透明な第１基板１０上にゲートライン１及びデータライン３が縦横に配列されて画素領域を定義する。実際の液晶表示素子においては、ｎ個のゲートライン１とｍ個のデータライン３とが交差してｎ×ｍ個の画素が存在するが、図においては、説明の便宜のために一つの画素のみを示す。
【０００６】
前記ゲートライン１とデータライン３との交差点には、ゲート電極１ａ、半導体層５及びソース／ドレイン電極２ａ、２ｂにより構成された薄膜トランジスタ９が配置されており、前記ゲート電極１ａ及びソース／ドレイン電極２ａ、２ｂは、それぞれゲートライン１及びデータライン３に接続される。且つ、ゲート絶縁膜８は、基板全体にわたって積層されている。
【０００７】
画素領域内には、前記ゲートライン１と平行に共通ライン４が配列され、液晶分子をスイッチングさせる少なくとも一対の電極、即ち、共通電極６及び画素電極７がデータライン３と平行に配列されている。前記共通電極６は、ゲートライン１と同時に形成されて共通ライン４に接続され、前記画素電極７は、ソース／ドレイン電極２ａ、２ｂと同時に形成されて薄膜トランジスタ９のドレイン電極２ｂと接続される。また、前記ソース／ドレイン電極２ａ、２ｂを含む基板全体にわたって保護膜１１が形成されている。且つ、前記共通ライン４、前記共通ライン４と重畳して形成され、画素電極７と接続される画素電極ライン１４、及びこれらの共通ライン４と画素電極ライン１４との間に介在した絶縁膜８によりストレージキャパシタＣｓｔが形成される。
【０００８】
また、第２基板２０には、薄膜トランジスタ９、ゲートライン１及びデータライン３に光が漏れることを防止するブラックマトリックス２１、及びカラーを実現するためのカラーフィルタ２３が形成されており、その上には、カラーフィルタ２３を平坦化するためのオーバーコート膜２５が塗布されている。且つ、前記第１基板１０と第２基板２０との対向面には、液晶の初期配向方向を決定する配向膜１２ａ、１２ｂが塗布されている。
【０００９】
また、前記第１基板１０と第２基板２０との間には、前記共通電極６及び画素電極７に印加される電圧により光の透過率を調節する液晶層１３が形成されている。
このような構造を有する関連技術の水平配列型（ＩＰＳ）の液晶表示素子は、共通電極６及び画素電極７が同一平面上に配置されて水平電界を発生するため、視野角を向上させることができるという利点を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このような関連技術の水平配列型（ＩＰＳ）の液晶表示素子においては、画面が表示される画素領域内に共通電極６及び画素電極７が配置されているため、開口率が低下して輝度が減少するという問題点があった。
また、前記データライン３と画素電極７間の信号干渉により、画素内に水平電界が正常的に形成されないので、これを解決するために、データライン３と隣接する領域に共通電極６を配置しているが、画素の外郭に配置された共通電極６は、データ信号を遮断するシールドラインとして、画素の中央部に位置する共通電極６に比べて厚く形成されるため、開口率がさらに減少する。
【００１１】
本発明は、このような問題点を解決するためになされたもので、画素電極をデータラインから最大限遠くに配置することにより、データラインの外郭に配置されるシールドラインを除去し、データラインと隣接する領域まで画素領域を広げることにより、開口率を向上させることができる水平配列型（ＩＰＳ）の液晶表示素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
このような目的を達成するための本発明は、第１及び第２基板と、前記第１基板上に縦横に配列されて画素を定義するゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差領域に形成されたスイッチング素子と、前記画素の中央に前記データラインと平行に形成された共通ラインと、前記共通ラインと重複してストレージキャパシタを形成する画素電極ラインと、前記共通ラインから引き出された複数の共通電極と、前記画素電極ラインから引き出され、前記共通電極と並んで配置されて前記共通電極と共に画素内に水平電界を発生する画素電極と、前記第１基板と第２基板との間に形成された液晶層と、を含んで構成される水平配列型（ＩＰＳ）の液晶表示素子を提供する。
【００１３】
また、本発明は、第１及び第２基板と、前記第１基板上に縦横に配列されて画素を定義するゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差領域に形成された薄膜トランジスタと、前記画素の中央に前記データラインと平行に配置された共通ラインと、前記共通ラインと重複してストレージキャパシタを形成する画素電極ラインと、前記共通ラインと電気的に接続され、「∧」または「∨」状の折曲構造を有し、前記共通ラインに対して対称の共通電極と、前記画素電極ラインと電気的に接続され、前記共通電極と平行に配置され、前記共通電極と共に水平電界を発生する画素電極と、前記画素の両側外郭にデータラインと平行に配置され、画素電極及び画素電極ラインに届くデータ信号を遮断するシールドラインと、前記第１基板と第２基板との間に形成された液晶層と、を含んで構成される水平配列型（ＩＰＳ）の液晶表示素子を提供する。
【００１４】
そして、本発明は、第１及び第２基板を提供する段階と、前記第１基板上にゲートライン、共通ライン、及び前記共通ラインから引き出され、共通ラインを基準に互いに対称の共通電極を形成する段階と、前記ゲートラインと垂直に交差して画素を定義するデータライン、前記画素の中央にデータラインと並んで配置され、前記共通ラインと重複してストレージキャパシタを形成する画素電極ライン、及び前記共通電極と共に水平電界を形成する画素電極を形成する段階と、前記第１基板と第２基板との間に液晶層を形成する段階と、を含んでなる水平配列型（ＩＰＳ）の液晶表示素子の製造方法を提供する。
【発明の効果】
【００１５】
本発明によれば、共通ライン及び画素電極ラインを画素の中央にデータラインと平行に配置し、共通電極及び画素電極をゲートラインと並んで配置することにより、データラインの信号干渉を減らして画質を向上させ、開口率を向上させることができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付の図面を参照して、本発明による水平配列型（ＩＰＳ）の液晶表示素子及びその製造方法について説明する。
【００１７】
図１Ａ及び図１Ｂは、本発明の第１実施形態による水平配列型（ＩＰＳ）の液晶表示素子を示すもので、図１Ａは平面図、図１Ｂは図１ＡのII-II'線断面図である。
【００１８】
図に示すように、本発明の第１実施形態による水平配列型（ＩＰＳ）の液晶表示素子１００は、透明な第１基板１１０上に縦横に配列されたゲートライン１０１及びデータライン１０３により画素領域が定義され、前記ゲートライン１０１とデータライン１０３との交差点には、スイッチング素子１０９が形成されている。且つ、前記スイッチング素子１０９は、ゲートライン１０１の一部に形成されたゲート電極１０１aと、前記ゲート電極１０１a上に形成された半導体層１０５と、前記半導体層１０５上に所定間隔離隔して配置されたソース／ドレイン電極１０２ａ、１０２ｂと、から構成される。
【００１９】
また、画素内には、水平電界を発生する少なくとも一対の共通電極１０６及び画素電極１０７が、前記ゲートライン１０１と並んで形成される。且つ、前記共通電極１０６は、画素の中央にデータライン１０３と並んで配置された共通ライン１０４と電気的に接続され、前記画素電極１０７は、前記共通ライン１０４と重複してストレージキャパシタＣｓｔを形成する画素電極ライン１１４と電気的に接続されている。
【００２０】
そして、図１Ｂに示すように、前記共通電極１０６及び画素電極１０７は、これらの間に介在したゲート絶縁膜１０８により電気的に絶縁され、前記共通ライン１０４、画素電極ライン１１４、及びこれらの間に介在したゲート絶縁膜１０８によりストレージキャパシタＣｓｔが形成される。且つ、前記データライン１０３及び画素電極１０７を含む基板の全面には保護膜１１１が塗布されている。
【００２１】
一方、前記第２基板１２０には、光が漏れることを防止するブラックマトリックス１２１、及びカラーを実現するためのカラーフィルタ１２３が形成されている。また、前記第１基板１１０と第２基板１２０との対向面には、液晶の初期配向方向を決定する第１及び第２配向膜１１２ａ、１１２ｂが塗布され、その間には液晶層１１３が形成されている。
【００２２】
このように構成された本発明の第１実施形態による水平配列型（ＩＰＳ）の液晶表示素子は、共通ライン１０４及び画素電極ライン１１４を画素の中央に配置し、電界を発生して液晶を駆動させる共通電極１０６及び画素電極１０７をゲートライン１０１と並んで配置することにより、データライン１０３の信号干渉を減らすことができる。即ち、画素電極ライン１１４が画素の中央に配置され、前記画素電極１０７は画素電極ライン１１４から垂直に分岐されているため、データライン１０３との距離が遠くなって信号干渉を最小化することができる。
【００２３】
また、画素の中央に配置された共通ライン１０４及び画素電極ライン１１４によりストレージキャパシタＣｓｔが形成されるため、関連技術のストレージ電極(画素電極ライン１４)が占める面積を開口領域として確保することができる。且つ、本発明は、データ信号を遮断するための別途の遮断ラインを省略することができるため、データラインの隣接領域まで開口領域を拡張することができる。
【００２４】
また、共通ライン１０４及び画素電極ライン１１４がデータライン１０３と並んで配置されているため、これらの重畳により形成されるストレージキャパシタＣｓｔも増加する。一般に、画素の長さは、横方向の長さより縦方向の長さが長いため、前記共通電極１０６と画素電極１０７とが縦方向(データライン１０３の方向)に配置されて重畳すると、横方向(ゲートライン１０１の方向)に配置されて重畳する構造に比べて、ストレージキャパシタＣｓｔを増加させることができる。
【００２５】
且つ、前記共通電極１０６及び画素電極１０７は、画素の中央に配置された共通ライン１０４及び画素電極ライン１１４を基準に互いに対称の構造を有し、前記ゲートライン１０１と水平な「−」状の一字構造に形成することもでき、「∧」または「∨」状の折曲構造に形成することもできる。
【００２６】
図２及び図３は、本発明の第２及び第３実施形態による、共通電極及び画素電極が折曲構造を有する水平配列型（ＩＰＳ）の液晶表示素子を示すもので、図２は、共通電極及び画素電極が「∨」状の折曲構造を有する液晶表示素子を示し、図３は、共通電極及び画素電極が「∧」状の折曲構造を有する液晶表示素子を示す。
【００２７】
図２及び図３に示すように、共通電極１０６'及び画素電極１０７'がゲートライン１０１と並んで形成されることなく、共通ライン１０４及び画素電極ライン１１４に対し所定角度折曲された折曲構造を有し、その折曲方向は上下何れの方向も可能である。
【００２８】
このように、画素の中央に配置された共通ライン１０４及び画素電極ライン１１４を中心に、画素電極１０７'及び共通電極１０６'が上部または下部に折曲された構造を有する液晶表示素子は、一つの画素内に、液晶の駆動方向が対称性を有するマルチドメインが形成される。これにより、液晶の複屈折特性による異常光を相殺させて、色ずれ現象を最小化することができるという利点がある。このとき、前記ゲートライン１０１も、前記共通電極１０６'及び画素電極１０７'と同様に折曲構造に形成することができる。
且つ、前記データライン１０３に隣接する画素の外郭に遮断ラインをさらに形成して、データライン１０３の信号干渉を效果的に遮断することができる。
【００２９】
図４は、本発明の第４実施形態による、データ信号遮断ラインが構成された水平配列型（ＩＰＳ）の液晶表示素子を示すもので、図に示すように、第４実施形態による液晶表示素子においては、データライン１０３と隣接する遮断ライン１３０が前記データライン１０３と並んで形成され、前記遮断ライン１３０は、共通電極１０６'とも電気的に連結されており、前記データライン１０３と画素電極１０７'間の信号干渉を遮断する。関連技術においては、データラインと隣接する共通電極の幅を厚く形成して遮断ラインの役割をさせたが、本発明の遮断ライン１３０は、関連技術の共通電極より狭い幅をもってデータライン１０３の信号を效果的に遮断することができる。
【００３０】
以下、本発明による水平配列型（ＩＰＳ）の液晶表示素子の製造方法を説明する。
【００３１】
図５Ａ及び図５Ｂは、本発明による水平配列型（ＩＰＳ）の液晶表示素子の製造工程を示す平面図である。
まず、図５Ａに示すように、透明な第１基板を用意した後、その上にＣｕ、Ｔｉ、Ｃｒ、Ａｌ、Ｍｏ、Ｔａ、Ａｌ合金のような第１金属物質を蒸着し、これをパターニングして、ゲートライン２０１、ゲート電極２０１a、前記ゲートライン２０１に対し垂直方向に配置された共通ライン２０４、及び前記共通ライン２０４を介して電気的に接続される複数の共通電極２０６'を形成する。このとき、前記共通電極２０６'は、前記共通ライン２０４を中心に対称の構造に形成し、「−」状の一字構造や「∨」または「∧」状の折曲構造に形成することができる。
【００３２】
その後、前記ゲートライン２０１及び共通ライン２０４を含む基板の全面に、ＳｉＮｘまたはＳｉＯｘなどをプラズマＣＶＤ方法により蒸着して、ゲート絶縁膜(図示せず)を形成する。そして、前記ゲート絶縁膜(図示せず)の上部に、非晶質シリコン、ｎ＋非晶質シリコンを積層しパターニングして、前記ゲートライン２０１上に半導体層２０５を形成する。
【００３３】
次いで、図５Ｂに示すように、前記半導体層２０５及びゲート絶縁膜(図示せず)上に、Ｃｕ、Ｍｏ、Ｔａ、Ａｌ、Ｃｒ、Ｔｉ、Ａｌ合金のような第２金属物質を蒸着した後にこれをパターニングして、前記ゲートライン２０１に対し垂直方向に配置され、前記ゲートライン２０１と共に画素を定義するデータライン２０３、前記半導体層２０５上で所定間隔離隔するソース／ドレイン電極２０２ａ／２０２ｂ、前記データライン２０３と並んで配置され、前記共通ライン２０４と重畳してストレージキャパシタＣｓｔを形成する画素電極ライン２１４、及び前記共通電極２０６'と共に水平電界を発生する画素電極２０７'を形成する。  このとき、前記画素電極２０７'は、前記共通電極２０６'と同様な構造に形成され、例えば、「−」状の一字構造に形成することもでき、「∨」または「∧」状のような折曲構造に形成することもできる。
【００３４】
その後、薄膜トランジスタ３０９が形成された第１基板上に、ＳｉＮｘやＳｉＯｘのような無機物、またはベンゾシクロブテンやアクリルのような有機物を塗布して、保護膜(図示せず)を形成する。
【００３５】
次いで、カラーフィルタが形成された第２基板と共に合着して、液晶表示素子のパネルを完成する。
このとき、前記共通電極２０６'または画素電極２０７'は、保護膜の上部に形成することもでき、前記両電極の少なくとも一つを、インジウム・錫・酸化物（ＩＴＯ）またはインジウム・亜鉛・酸化物（ＩＺＯ）のような透明な伝導性物質により形成することもできる。前記共通電極２０６'または画素電極２０７'を透明物質により形成する場合、輝度をさらに向上させることができる。
【図面の簡単な説明】
【００３６】
【図１Ａ】本発明の第１実施形態による水平配列型（ＩＰＳ）の液晶表示素子を示す図である。
【図１Ｂ】図１ＡのＩ−Ｉ‘線断面図である。
【図２】本発明の第２実施形態による水平配列型（ＩＰＳ）の液晶表示素子を示す図である。
【図３】本発明の第３実施形態による水平配列型（ＩＰＳ）の液晶表示素子を示す図である。
【図４】本発明の第４実施形態による水平配列型（ＩＰＳ）の液晶表示素子を示す図である。
【図５Ａ】本発明による水平配列型（ＩＰＳ）の液晶表示素子の製造方法を示す工程断面図である。
【図５Ｂ】本発明による水平配列型（ＩＰＳ）の液晶表示素子の製造方法を示す工程断面図である。
【図６Ａ】関連技術の水平配列型（ＩＰＳ）の液晶表示素子を示す図である。
【図６Ｂ】関連技術の水平配列型（ＩＰＳ）の液晶表示素子を示す図である。
【図１Ａ】
2005148738.tif 000003
【図１Ｂ】
2005148738.tif 000004
【図２】
2005148738.tif 000005
【図３】
2005148738.tif 000006
【図４】
2005148738.tif 000007
【図５Ａ】
2005148738.tif 000008
【図５Ｂ】
2005148738.tif 000009
【図６Ａ】
2005148738.tif 000010
【図６Ｂ】
2005148738.tif 000011