(57)【要約】【課題】  現像バイアスがプラス極性であっても、耐電性の高いスイッチング素子を用いることができる電源装置を提供すること。【解決手段】  現像ローラ４に印加される電圧値の絶対値が出力端子Ａに印加される電圧値の絶対値よりも大きくなったときだけ、制御部３０Ｃから、スイッチング素子としてのＦＥＴ−２のゲート端子に電圧が印加する。そして、このゲート端子Ｇに電圧が印加されると、ＦＥＴ−２のソース−ドレイン間が導通して、現像ローラとグランドとの間に電流が流れるようにする。【選択図】  図２
2005086889.tif 000002
【特許請求の範囲】
【請求項１】
電圧出力対象部材に対して出力端子から所定の電圧を出力する電源装置において、上記出力端子と上記電圧出力対象部材との間に直列接続され、該電圧出力対象部材の電圧値の絶対値が該出力端子の電圧値の絶対値よりも小さいときに電流を流し、逆のときには電流を流さない整流手段と、作動端子と比較端子と導通端子とを有し、作動端子に印加される電圧が比較端子に印加される電圧に対して大きいときに、比較端子と導通端子とが導通するスイッチング素子とを備え、該スイッチング素子の比較端子と導通端子は、上記電圧出力対象部材またはグランドにそれぞれ接続され、上記作動端子は、制御部に接続されており、該整流手段が電流を流している間は、該制御部から作動端子に電圧が印加されずに比較端子と導通端子とを非導通状態として、該電圧出力対象部材とグランドとの間に電流が流れない状態とし、該電圧出力対象部材に外部から電圧が印加されて、その電圧値の絶対値が該出力端子に印加される電圧値の絶対値よりも所定の閾値以上大きくなったときに、該制御部から該作動端子に電圧を印加して、比較端子と導通端子とを導通して、該電圧出力対象部材とグランドとの間を電流が流れる状態とすることを特徴とする電源装置。
【請求項２】
請求項１の電源装置において、前記制御部には、前記整流手段が電流を流している間は、前記作動端子に電圧が印加されないような回路が開いており、前記電圧出力対象部材に印加される電圧値の絶対値が前記出力端子に印加される電圧値の絶対値よりも所定の閾値以上大きくなったときに、前記回路が閉じて、前記作動端子に電圧を印加する回路を備えていることを特徴とする電源装置。
【請求項３】
請求項２の電源装置において、前記回路の開閉は、電気エネルギー以外のエネルギーで行なうことを特徴とする電源装置。
【請求項４】
請求項３の電源装置において、前記回路の開閉は、前記電圧出力対象部材に印加される電圧値の絶対値と前記出力端子に印加される電圧値の絶対値の差に応じて発光する発光素子と、該発光素子の光量を受光する受光素子とを有し、該受光素子の受光量に応じて行なうことを特徴とする電源装置。
【請求項５】
請求項４の電源装置において、前記発光素子に印加する電圧値を増幅させる増幅回路を有することを特徴とする電源装置。
【請求項６】
請求項４または５の電源装置において前記発光素子に印加する電圧は、前記電源装置とは、別の電源装置から供給されることを特徴とする電源装置。
【請求項７】
請求項１、２、３、４、５または６の電源装置において、前記制御部からスイッチング素子の作動端子に供給される電圧は、前記電圧出力対象部材とグランドとのうち、電圧値の高い方から抵抗を介して供給されることを特徴とする電源装置。
【請求項８】
請求項１、２、３、４、５、６または７の電源装置において、前記スイッチング素子の作動端子と比較端子との間に並列に接続された定電圧素子を設けたことを特徴とする電源装置。
【請求項９】
請求項１、２、３、４、５、６、７または８の電源装置において、前記スイッチング素子は、トランジスタであることを特徴とする電源装置。
【請求項１０】
請求９の電源装置において、前記トランジスタは、前記作動端子がゲート端子であり、前記比較端子がソース端子であり、前記導通端子がドレイン端子である電界効果トランジスタであることを特徴とする電源装置。
【請求項１１】
請求項１、２、３、４、５、６、７、８、９または１０の電源装置において、前記整流手段として、ツェナー電圧値が上記所定の閾値以上であるダイオードを用いたことを特徴とする電源装置。
【請求項１２】
静電潜像を担持する像担持体と、現像剤を担持する現像剤担持体によって該像担持体上の静電潜像を現像する現像装置とを備え、該現像剤担持体に対して現像バイアスを印加するための電源装置を有する画像形成装置において、前記記電源装置として、請求項１、２、３、４、５、６、７、８、９、１０または１１の電源装置を用いたことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧出力対象部材に対して出力端子から所定の電圧を出力する電源装置およびこの電源装置を用いた画像形成装置に関する。
【背景技術】
【０００２】
この種の画像形成装置としては、電子写真方式の画像形成装置が知られている。この画像形成装置においては、例えば、感光体等の潜像担持体表面を一様に帯電し、次いで、その一様帯電された潜像担持体表面のうちトナーを付着させない部分の電位を０Ｖに近づけることで静電潜像を形成する。この静電潜像を現像（可視像化）する場合、現像ローラ等の現像剤担持体上に担持された現像剤を、現像剤担持体と潜像担持体とが対向する現像領域に搬送する。そして、この現像領域に現像電界を形成し、現像剤担持体上に担持されている現像剤中のトナーを潜像担持体上の静電潜像に付着させることで、潜像担持体上にトナー像を形成する。このような画像形成装置では、現像時において、一様に帯電された潜像担持体表面の帯電電位と同極性であって、画像部分の静電潜像部分の帯電電位よりも絶対値が小さく、非画像部分の静電潜像部分の帯電電位よりも絶対値が大きい現像バイアスを現像担持体に印加する。この構成においては、帯電電位と逆極性に帯電したトナーを用いる。よって、現像領域において現像剤担持体上の現像剤中のトナーには、潜像担持体上の画像部となる静電潜像部分（１０００Ｖに近い電位）への引力（静電力）が働く一方で、非画像部となる静電潜像部分（０Ｖに近い電位）への斥力（静電力）が働く。これにより、現像剤中のトナーは、潜像担持体表面のうち画像部となる静電潜像部分にだけ選択的に付着することができる。
【０００３】
図６は、現像剤担持体に現像バイアスを印加するための従来の高圧電源装置の概略構成を示す回路図である。この高圧電源装置１００は、本高圧電源装置１００の出力端子Ａ，Ｂ間に生じる出力電圧を一定に保つように定電圧制御を行う定電圧制御回路１０１を備えている。また、この高圧電源装置１００は、直流高圧用のトランス１０２、整流用のコンデンサ１０３及びダイオード１０４なども備えている。出力端子Ａは、電圧出力対象部材としての現像剤担持体である現像ローラ４に直接接続されており、出力端子Ｂはグランドに落とされている。このような構成により、高圧電源装置１００で発生した４００Ｖの直流電圧が、その出力端子Ａに接続された現像ローラ４に対し、現像バイアスとして印加される。
【０００４】
この高圧電源装置１００によれば、現像領域に存在する感光体ドラム８の表面部分の電位が０〜４００Ｖの範囲内で変化しても、高圧電源装置１００の出力端子Ａの電圧は４００Ｖにコントロールされる。しかし、現像領域に存在する感光体ドラム８の表面部分の電位が４００Ｖを越えて、例えば１０００Ｖとなると、現像ローラ４に対して、感光体ドラム８から１０００Ｖの電圧が印加される場合がある。この場合、高圧電源装置１００の出力端子Ａに印加される外部電圧１０００Ｖの方が、出力電圧４００Ｖよりも６００Ｖも高くなり、高圧電源装置１００側から現像ローラ４に向かって出力端子Ａから流れ出す電流は「０」になる。このとき、９９．９ＭΩの抵抗Ｒ１と、１００ＫΩの抵抗Ｒ２とで分圧したものが定電圧制御回路１０１にフィードバックされる。定電圧制御回路１０１の図示しない制御回路が、このフィードバックされた電圧が十分高いと判断する。この結果、定電圧制御回路１０１は、その出力電圧を低下させるべくトランス１０２に流す電流を低下させる。しかし、この定電圧制御回路１０１からの電流の供給を仮に「０」にしても、ダイオード１０４があるため、感光体ドラム８上で１０００Ｖになっている高電位部分の電荷は、トランス１０２を通ってグランドＧＮＤへ逃げることができない。従って、感光体ドラム８上で１０００Ｖになっている高電位部分の電荷は、現像ローラ４、出力端子Ａ、７．５ＭΩの抵抗Ｒ３の経路を経て、出力端子Ｂからグランドに逃げることになる。しかし、この抵抗Ｒ３の抵抗値は７．５ＭΩと非常に高いため、感光体ドラム８上で１０００Ｖになっている高電位部分の電荷がグランドに逃げにくい。このため、現像ローラの電位は、なかなか４００Ｖまで落ち込まず、潜像担持体表面の画像部となる静電潜像部分にトナーの付着しにくい状態が続いてしまう。なお、上述では、帯電電位と逆極性に帯電したトナーを用い、潜像担持体表面の画像部となる静電潜像が現像バイアスに印加される電位より高い、正規現像である場合について例示したが、これに限らず、帯電電位と同極性に帯電したトナーを用い、潜像担持体表面の画像部となる静電潜像が現像バイアスに印加される電位より低い正規現像である場合についても同様な問題が生じる。
【０００５】
ここで、特許文献１には、感光体ドラムを一様に帯電するための帯電ローラに帯電バイアスを印加するための帯電高電圧発生回路を備えた電源装置が開示されている。この帯電高電圧発生回路の出力端子は、帯電ローラに接続されている。この電源装置は、その出力端子とグランドとの間にノイズバイパスコンデンサと呼んでいるコンデンサを配置している。この電源装置によれば、帯電高電圧発生回路の出力端子に外部から高周波ノイズが印加されても、その高周波ノイズは、ノイズバイパスコンデンサからグランドに逃げることができる。なお、図６に示した高圧電源装置１００においても、コンデンサ１０３がノイズバイパスコンデンサとして機能し、感光体ドラム８上における１０００Ｖの電荷をグランドに逃がすことも可能である。しかし、このようなノイズバイパスコンデンサは、高周波ノイズに対しては低インピーダンスであるが、低周波ノイズに対しては高インピーダンスとなる。そのため、高圧電源装置１００の出力端子Ａに印加される外部電圧１０００Ｖが低周波数であると、やはり、感光体ドラム８上で１０００Ｖになっている高電位部分の電荷をグランドに逃がしにくい。
【０００６】
【特許文献１】特開平１０−２８３２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本出願人は、特願２００３−２２１９号において、電圧出力対象部材（現像ローラ）と出力端子Ａとの間に出力中継回路を設けた電源装置を提案した。この電源装置の出力中継回路は、出力端子Ａから出力される出力電圧よりも大きい電圧が外部から電圧出力対象部材（現像ローラ）に印加された際に、外部（感光体ドラム）から印加された外部電圧と出力電圧との電圧差に基づいて、電圧出力対象部材とグランドとの間の出力インピーダンスを低下させるものである。
【０００８】
具体的には、例えば、図７に示すような構成が挙げられる。この構成においては、高圧電源装置１００の出力端子Ａと現像ローラ４との間に、外部電圧をグランドに逃すための出力中継回路１００Ａが追加されている。この出力中継回路１００Ａは、電界効果トランジスタ（以下、「ＦＥＴ」という。）１０５を有している。このＦＥＴ１０５は、ｐチャンネルＭＯＳ−ＦＥＴと、ｎチャンネルＭＯＳ−ＦＥＴの２種類あるうち、ｐチャンネルＭＯＳ−ＦＥＴを使用する。感光体ドラム８の表面電位が０〜４００Ｖの範囲で変化している場合、高圧電源装置１００の電流の経路は、出力端子Ａ、整流手段としてのダイオードＤ１、現像ローラ４、感光体ドラム８、グランドの順となる。このとき、ＦＥＴ１０５のゲート端子Ｇの電圧は、ソース端子Ｓの電圧よりも高いので、ＦＥＴ１０５はＯＦＦの状態となる。この状態では、ゲート−ドレイン間の抵抗値及びゲート−ソース間の抵抗値が非常に大きいため、電気的には開放状態となり、出力中継回路１００ＡにＦＥＴ１０１が無いのと同じとなる。したがって、定電圧化された４００Ｖの出力電圧が、出力端子Ａから抵抗Ｒ４及び抵抗Ｒ５を通じて、現像ローラ４に供給される。
一方、感光体ドラム８の表面電位が４００Ｖを越えて、例えば１０００Ｖとなった場合、感光体ドラム８の表面電位の１０００Ｖが現像ローラ４を通じて、ＦＥＴ１０１のソース端子Ｓに印加される。このとき、ＦＥＴ１０５のゲート端子Ｇの電圧はほぼ４００Ｖ、ソース端子Ｓの電圧はほぼ１０００Ｖとなる。よって、ゲート端子Ｇの電圧はソース端子Ｓの電圧に比べて低くなり、ＦＥＴ１０５がＯＮの状態となる。ＦＥＴ１０５がＯＮ状態のとき、ソース−ドレイン間の抵抗値は数オーム以下と小さくなるので、ＦＥＴ１０１は大きなドレイン電流を流すことができる。これにより、感光体ドラム８の表面の大きな電荷は、感光体ドラム８、現像ローラ４、ＦＥＴ１０５のソース端子Ｓ、ドレイン端子Ｄ、４７０Ωの抵抗Ｒ６を経て、グランドへと流れる。
【０００９】
ところが、上記特願２００３−２２１９号においては、ＦＥＴ１０５に出力端子Ａの電圧をゲート端子Ｇに印加し、現像ローラの電圧をソース端子に印加して、ＦＥＴ１０５をＯＮ−ＯＦＦ状態にする。このため、プラス極性の現像バイアスを用いる場合は、ゲート端子Ｇに印加される電圧がソース端子Ｓに印加される電圧より低い（負）の場合に通電するｐチャンネルＭＯＳ−ＦＥＴを使用する必要があり、マイナス極性の現像バイアスを用いる場合は、ゲート端子に印加される電圧がソース端子に印加される電圧より高い（正）の場合に通電するｎチャンネルＭＯＳ−ＦＥＴを使用する必要がある。しかし、ｎチャンネルのＦＥＴの耐電圧は、１５００Ｖ近くと高いが、ｐチャンネルのＦＥＴ耐電圧は、９００Ｖ程度である。このため、プラス極性の現像バイアスである場合、上述のように、ＦＥＴ１０５のソース端子Ｓに１０００Ｖの高電圧がかかると、ＦＥＴがショートしてしまう恐れがあった。
【００１０】
なお、現像時において、一様に帯電された潜像担持体表面の帯電電位と同極性であって、画像部分の静電潜像部分の帯電電位よりも絶対値が小さく、非画像部分の静電潜像部分の帯電電位よりも絶対値が大きい現像バイアスを現像担持体に印加する。この構成においては、帯電電位と逆極性に帯電したトナーを用いる。
【００１１】
本発明は、上記問題に鑑みなされたものであり、その目的は、現像バイアスがプラス極性であっても、耐電性の高いスイッチング素子を用いることができる電源装置を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１の電源装置は、電圧出力対象部材に対して出力端子から所定の電圧を出力する電源装置において、上記出力端子と上記電圧出力対象部材との間に直列接続され、該電圧出力対象部材の電圧値の絶対値が該出力端子の電圧値の絶対値よりも小さいときに電流を流し、逆のときには電流を流さない整流手段と、作動端子と比較端子と導通端子とを有し、作動端子に印加される電圧が比較端子に印加される電圧に対して大きいときに、比較端子と導通端子とが導通するスイッチング素子とを備え、該スイッチング素子の比較端子と導通端子は、上記電圧出力対象部材またはグランドにそれぞれ接続され、上記作動端子は、制御部に接続されており、該整流手段が電流を流している間は、該制御部から作動端子に電圧が印加されずに比較端子と導通端子とを非導通状態として、該電圧出力対象部材とグランドとの間に電流が流れない状態とし、該電圧出力対象部材に外部から電圧が印加されて、その電圧値の絶対値が該出力端子に印加される電圧値の絶対値よりも所定の閾値以上大きくなったときに、該制御部から該作動端子に電圧を印加して、比較端子と導通端子とを導通して、該電圧出力対象部材とグランドとの間を電流が流れる状態とすることを特徴とするものである。
また、請求項２の電源装置は、請求項１の電源装置において、前記制御部には、前記整流手段が電流を流している間は、前記作動端子に電圧が印加されないような回路が開いており、前記電圧出力対象部材に印加される電圧値の絶対値が前記出力端子に印加される電圧値の絶対値よりも所定の閾値以上大きくなったときに、前記回路が閉じて、前記作動端子に電圧を印加する回路を備えていることを特徴とするものである。
また、請求項３の電源装置は、請求項２の電源装置において、前記回路の開閉は、電気エネルギー以外のエネルギーで行なうことを特徴とするものである。
また、請求項４の電源装置は、請求項３の電源装置において、前記回路の開閉は、前記電圧出力対象部材に印加される電圧値の絶対値と前記出力端子に印加される電圧値の絶対値の差に応じて発光する発光素子と、該発光素子の光量を受光する受光素子とを有し、該受光素子の受光量に応じて行なうことを特徴とするものである。
また、請求項５の電源装置は、請求項４の電源装置において、前記発光素子に印加する電圧値を増幅させる増幅回路を有することを特徴とするものである。
また、請求項６の発明は、請求項４または５の電源装置において前記発光素子に印加する電圧は、前記電源装置とは、別の電源装置から供給されることを特徴とするものである。
また、請求項７の電源装置は、請求項１、２、３、４、５または６の電源装置において、前記制御部からスイッチング素子の作動端子に供給される電圧は、前記電圧出力対象部材とグランドとのうち、電圧値の高い方から抵抗を介して供給されることを特徴とするものである。
また、請求項８の電源装置は、請求項１、２、３、４、５、６または７の電源装置において、前記スイッチング素子の作動端子と比較端子との間に並列に接続された定電圧素子を設けたことを特徴とするものである。
また、請求項９の電源装置は、請求項１、２、３、４、５、６、７または８の電源装置において、前記スイッチング素子は、トランジスタであることを特徴とするものである。
また、請求項１０の電源装置は、請求９の電源装置において、前記トランジスタは、前記作動端子がゲート端子であり、前記比較端子がソース端子であり、前記導通端子がドレイン端子である電界効果トランジスタであることを特徴とするものである。
また、請求項１１の電源装置は、請求項１、２、３、４、５、６、７、８、９または１０の電源装置において、前記整流手段として、ツェナー電圧値が上記所定の閾値以上であるダイオードを用いたことを特徴とするものである。
また、請求項１２の画像形成装置は、静電潜像を担持する像担持体と、現像剤を担持する現像剤担持体によって該像担持体上の静電潜像を現像する現像装置とを備え、該現像剤担持体に対して現像バイアスを印加するための電源装置を有する画像形成装置において、前記記電源装置として、請求項１、２、３、４、５、６、７、８、９、１０または１１の電源装置を用いたことを特徴とするものである。
【発明の効果】
【００１３】
請求項１乃至１０の発明によれば、上記電圧出力対象部材に印加される電圧値の絶対値が上記出力端子に印加される電圧値の絶対値よりも所定の閾値以上大きくなったときにのみ、制御部からスイッチング素子の作動端子に電圧が印加されるようにしている。これにより、比較端子と導通端子が導通状態となり、電圧出力対象部材とグランドとの間を電流が流れる状態としたものである。よって、従来のように、スイッチング素子の作動端子に出力端子に印加される電圧が直接印加され、比較端子に電圧出力対象部材に印加される電圧が直接印加される場合と異なり、電圧出力対象部材に印加される電圧値の極性によって、使用するスイッチング素子の種類が制約されることがない。よって、スイッチング素子をＦＥＴとした場合、電圧出力対象部材に印加される電圧値の極性がプラスの場合でも、耐電圧性の高いｎチャンネルのＦＥＴを用いることができる。この結果、スイッチング素子の耐電性が向上して、スイッチング素子に高電圧が印加されても、ショートすることがなくなる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を、電子写真方式の画像形成装置に適用した一実施形態について説明する。
図１は、本実施形態における画像形成装置の概略構成図である。この画像形成装置は、キャリア液中にトナーを分散させた液体現像剤１を用いて現像を行うものである。液体現像剤１は、図示しない濃度調整部において剤濃度（トナー濃度）が調整された後、現像装置である現像ユニット２の現像液タンク３の底方の現像液貯留部３ａに、図示しない現像液補給口を通して流入されて貯留される。この現像液貯留部３ａに貯留される液体現像剤１の液量は、その消費分に相当する量の補給用現像液が、図示しない現像液補給ボトルより随時補給されることによりほぼ一定に保たれるようになっている。
【００１５】
上記現像ユニット２の現像液タンク３内には、現像剤担持体としての現像ローラ４、及び、現像ローラ４に液体現像剤１を塗布しながら供給する塗布ローラ５が、それぞれ回転自在に配設されている。塗布ローラ５は、現像液貯留部３ａに貯留された液体現像剤１中に、その外周面の一部が浸かるように配置されている。また、塗布ローラ５は、図示しない塗布ローラモータにより、図１において矢印方向に回転駆動される。この塗布ローラ５の回転によって、塗布ローラ５の回転速度及び液体現像剤１の粘度等に依存した条件で、現像液貯留部３ａに貯留された液体現像剤１が、塗布ローラ５の周面に付着されて汲み上げられる。
【００１６】
この塗布ローラ５により汲み上げられた液体現像剤１は、塗布ローラ５に接触または近接する計量部材または規制部材６で、狙いの塗布厚に調整された後、現像ローラ４の周面に薄層状に塗布される。これにより、現像ローラ４の表面に、所定の層厚の現像剤薄層が形成される。この現像剤薄層の層厚は、感光体ドラム８に付着するトナー分が記録媒体である転写紙１３に転写された際に、充分な画像濃度が得られる層厚に形成される。
【００１７】
現像ローラ４は、感光体ドラム８の表面に近接するように対向配置されることによって、感光体ドラム８との対向部位に現像領域を形成している。感光体ドラム８は、図示しない駆動系を介して、図１において矢印方向に所定の速度で回転駆動される。感光体ドラム８の表面は、一様帯電手段である帯電ローラ９により例えば１０００Ｖの一様な電位に帯電された後、潜像形成手段としての露光装置１０によって画像形成される画像パターンに応じて露光される。露光された部分は５０Ｖ程度まで電位が落とされ、この部分が静電潜像となる。
【００１８】
現像ローラ４は、感光体ドラム８の線速と同速で、図１において矢印方向に移動する。そして、この現像ローラ４の移動により、現像ローラ４の表面に形成された現像剤薄層が現像領域において感光体ドラム８の表面に接触する。このとき、現像ローラ４には後述する電源装置としての高圧電源装置３０によって４００Ｖの現像バイアスが印加され、現像領域に現像電界が形成される。この現像電界により、現像剤薄層中に含まれた固形分のトナーが、現像剤薄層のキャリア液中を移動し、感光体ドラム８の表面に形成された静電潜像に付着する。その結果、感光体ドラム８の表面に形成された静電潜像が、現像剤薄層中のトナーにより顕像化されて、感光体ドラム８の表面にトナー像が形成される。なお、感光体ドラム８側に移動することなく現像領域を通過した余剰の現像剤薄層は、現像ローラクリーニングブレード１１により現像ローラ４上から掻き落とされて、現像液貯留部３ａに回収される。
【００１９】
このようにしてトナー像が形成されると、感光体ドラム８の回転に同期し且つ所定のタイミングをとって、給紙カセット１２内の転写紙１３が、給紙ローラ１４及び分離ローラ１５の回転により、転写領域に向けて一枚だけ給紙される。この転写領域は、感光体ドラム８の表面に対して接離自在に配設された転写ローラ１６と感光体ドラム８とのニップで形成されている。そして、このニップを転写紙１３が通過することにより、転写領域の電界の作用によって、感光体ドラム８の表面に顕像化されたトナー像が転写紙１３上に転写される。そして、転写紙１３に転写されたトナー像が定着装置１７により定着された後、転写紙１３は、図示しない排紙ローラにより排紙トレイ上に排紙される。なお、転写領域において転写紙１３に転写されることなく感光体ドラム８の表面に残留したトナー像は、感光体ドラムクリーニングブレード２０により掻き落とされて、感光体ドラムクリーニング装置２１内に回収される。
【００２０】
次に、本発明の特徴部分である高圧電源装置３０の構成及び動作について説明する。
図２は、本実施形態における高圧電源装置３０の概略構成を示す回路図である。この高圧電源装置３０は、２つの出力端子Ａ，Ｂを備えた定電圧電源部３０Ａと、外部からの外部電圧によって上記現像ローラ４に流れる電流をグランドに逃すための出力中継回路部３０Ｂとから構成されている。
【００２１】
定電圧電源部３０Ａは、２つの出力端子Ａ，Ｂ間に生じる出力電圧を一定に保つように定電圧制御を行う定電圧制御回路１０１を備えている。また、定電圧電源部３０Ａは、直流高圧用のトランス１０２、整流用のダイオード１０４及び平滑用コンデンサ１０３なども備えている。高圧電源装置１００で発生した直流電圧は、出力端子Ａから４００Ｖの現像バイアスとして出力される。この出力端子Ａから出力される出力電圧に多少の変動が生じても、４００Ｖに定電圧制御される。なお、定電圧電源部３０Ａの構成及び動作は、図６に示した高圧電源装置１００の構成及び動作と同じであるので、詳細な説明は省略する。
【００２２】
定電圧電源部３０Ａの出力端子Ａは、出力中継回路部３０Ｂに設けられた整流手段としてのダイオードＤ１を通じて、現像ローラ４に接続されている。一方、定電圧電源部３０Ａの出力端子Ｂは、グランドに接続されている。ダイオードＤ１は、出力端子Ａから現像ローラ４に向かう電流は流すが、逆向きの電流は流さないように接続されている。
【００２３】
上記構成を有する出力中継回路部３０Ｂにおいて、感光体ドラム８表面の静電潜像部分が現像領域に到達する直前に、高圧電源装置３０の出力端子Ａには定電圧制御された４００Ｖの出力電圧が出力される。このとき、現像ローラ４には、ほぼ４００Ｖの現像バイアスが印加される。これにより、感光体ドラム８表面における画像部となる静電潜像部分（７００Ｖ程度）と現像ローラ４との間では、マイナス帯電したトナーを感光体ドラム８側に移動させる現像電界が形成される。一方、感光体ドラム表面における非画像部となる静電潜像部分（５０Ｖ程度）と現像ローラ４との間では、プラス帯電したトナーを現像ローラ４側に移動させる現像電界が形成される。
【００２４】
ここで、現像領域において、文字画像等であれば、現像ローラ４の軸方向に沿って感光体ドラム８表面上の静電潜像部分と非静電潜像部分とが混在する。また、写真画像等でもほとんどがハーフトーンの場合であれば、現像ローラ４はほとんど感光体ドラム８表面上の静電潜像部分と対向することになる。これらの場合には、現像ローラ４に４００Ｖを越える大きな外部電圧が加わることはほとんどない。しかし、例えば画像中にベタ部分が多い場合、現像ローラ４がほとんど感光体ドラム表面上の画像部となる静電潜像部分と対向することがある。このようなときには、現像領域のほぼ全域で、４００Ｖの電位をもつ現像ローラ４と、１０００Ｖの電位をもつ感光体ドラム８とが液体現像剤１を介して対向することになる。このとき、現像ローラ４と感光体ドラム８との間ではおよそ６００Ｖの電位差が生じる。このような大きな電位差が生じる結果、液体現像剤１中を通って感光体ドラム８から現像ローラ４に大量の電流が流れ込んでしまう。このように流れ込んだ電流は、定電圧制御回路１０１による定電圧制御を乱すので、グランドに逃がす必要がある。
【００２５】
本実施形態では、このような状態になったとき、感光体ドラム８上における１０００Ｖになっている高電位部分の電荷をグランドへ効率よく逃がす回路を開くようになっている。具体的には、出力端子Ａと、現像ローラ間の電位差がある閾値以上となると、高電位部分の電荷をグランドへ効率よく逃がす出力中継回路部３０Ｂを設けている。この出力中継回路には、前記回路を開くための素子に電圧を供給する制御部３０Ｃが設けられている。
【００２６】
以下に、制御部３０Ｃについて、説明する。制御部３０Ｃは、上述のダイオードＤ１の電位差によって、電荷をグランドへ効率よく逃がす回路が開閉するような電圧が供給できるようになっている。このため、ダイオードＤ１のカソード側には、ｎチャンネルＭＯＳ−ＦＥＴである電界トランジスタＦＥＴ−１のゲート端子Ｇが接続されており、ダイオードＤ１のアノード側には、ＦＥＴ−１のソース端子Ｓが接続されている。また、ＦＥＴ−１のドレイン端子Ｄは、５．６ｋΩの抵抗Ｒ４を介して別の電源装置３１に接続されている。また、この出力中継回路部３０Ｂには、高圧電源部３０Ａとは、別の電源部３１が設けられている。この電源部の＋端子には、４７０Ωの抵抗Ｒ５を介して発光ダイオードＬＥＤ１、フォトカプラＰＣ１内の発光ダイオードが接続されている。また、トランジスタＴＲ１のベース端子も５．６ＫΩの抵抗Ｒ４を介して電源部３１の＋端子に接続されている。
【００２７】
高電源装置３０Ａの出力端子Ａから現像ローラ４に電流が流れるときのインピーダンスはダイオードＤ１の順方向抵抗値にほぼ相当するので、非常に小さく、このときダイオードＤ１にかかる電圧は１Ｖ以下と非常に小さいものとなる。すなわち、ＦＥＴ−１のゲート−ソース間にかかる電圧値も１Ｖ以下となり、ＦＥＴ−１をＯＮ状態にする閾値以下となっている。この状態では、ゲート−ドレイン間の抵抗値およびゲート−ソース間の抵抗値が非常に大きいため、ＦＥＴ−１は、電気的に開放状態となり、制御部の回路にＦＥＴ−１が無いとみなすことができる。従って、制御部３０ＣのトランジスタＴＲ１のベース端子に電流が流れ、トランジスタＴＲ１をＯＮ状態にする。これにより、エミッタ−コレクタ間の抵抗のインピーダンスが非常に小さいものとなる。その結果、ＬＥＤ１、ＰＣ１に電流が流れ、ＬＥＤ１、ＰＣ１中の発光ダイオードを発光させるともに、電流を増幅させる。ＬＥＤ１は、回路が動作しているかの表示のためのものであり、無くても差し支えない。ＰＣ１内の発光ダイオードが点灯すると、ＰＣ１内のフォトトランジスタがＯＮ状態となり、フォトトランジスタのエミッタ−コレクタ間に電流が流れる。
ＰＣ１内のフォトトランジスタのコレクタ端子は、５．６ＭΩの抵抗Ｒ７、２２ＫΩの抵抗Ｒ６を介して、現像ローラ４に接続している。また、ＰＣ１内のフォトトランジスタのコレクタ端子は、出力中継回路部３０ＢのｎチャンネルＭＯＳ−ＦＥＴである電界トランジスタＦＥＴ−２のゲート端子Ｇと接続している。また、ＰＣ１内のフォトトランジスタのエミッタ端子は、グランドに接続されている。ＦＥＴ−２のソース端子Ｓもまた、上記フォトトランジスタのエミッタ端子と同様にグランドに接続されている。この結果、ＰＣ１内のフォトトランジスタのエミッタ−コレクタ間と、ＦＥＴ−２のゲート−ソース間は、並列回路となる。また、ＦＥＴ−２のドレイン端子Ｄは、２２ＫΩの抵抗Ｒ６を介して現像ローラ４に接続されている。
ＰＣ１内発光ダイオードが発光して、ＰＣ１内のフォトトランジスタがＯＮ状態のとき、フォトトランジスタのエミッタ−コレクタ間のインピーダンスは、非常に小さいものとなっている。このため、この並列回路間での電圧は、ほとんどないものとみることができる。すなわち、ＦＥＴ−２のゲート−ソース間の電圧値が非常に低い値となり、ＦＥＴ−２をＯＮ状態にする閾値以下となっている。
また、現像ローラ−グランド間には、５．６ＭΩの高い抵抗値を有する抵抗Ｒ７を配しているので、現像ローラからグランドにリークする電流は、僅かなものとなっている。抵抗Ｒ７は、高い抵抗であれば、リークする電流が少なくなるが、逆に高すぎると、ＦＥＴのゲートには浮遊容量が有る為、ゲートの印可電圧が変化しても充放電に時間がかかり、ＦＥＴのターンＯＮ或いはターンＯＦＦの時間遅れが大きくなるので、５．６ＭΩ〜１０ＭΩ程度とするのが好ましい。これにより、現像ローラ４の電位が出力端子Ａから出力される４００Ｖの出力電圧よりも低い状態であれば、出力電圧は、制御回路によって、ほとんど電圧降下を受けることなく、現像ローラ４に伝達される。
【００２８】
一方、感光体ドラム８から現像ローラ４に電流が流れ込むと、現像ローラ４は感光体ドラム８の電位に応じて引き上げられる。すなわち、現像ローラ４が出力端子Ａよりも高い電位に引き上げられる。現像ローラ４と出力端子Ａとの間には、ダイオードＤ１が接続されており、現像ローラ側からの電流を流さないようになっているので、ダイオードＤ１間で電位差が生じる。つまり、ダイオードＤ１のアノード側は、出力端子Ａからの電圧４００Ｖの電圧が印加されており、ダイオードＤ１のカソード側は、現像ローラからの電圧１０００Ｖが印加されている。このとき、ダイオードＤ１のアノード側に接続されているＦＥＴ−１のソース端子Ｓには、４００Ｖが印加され、ダイオードＤ１のカソード側に接続されているＦＥＴ−１のゲート端子Ｇには、１０００Ｖが印加される。ＦＥＴ−１は、ｎチャンネルであるので、上述のようにゲート電圧がソース電圧に対して正であるときに、ＦＥＴ−１がＯＮ状態となる。これによりソース−ドレイン間のインピーダンスが非常に小さいものとなる。すると、別の電源装置３１からトランジスタＴＲ１のベース端子に流れていた電流が、ショートして、ソース−ドレイン間に流れるようになる。その結果、トランジスタＴＲ１がＯＦＦ状態となり、ＬＥＤ１、ＰＣ１内の発光ダイオードを消灯させる。ＰＣ１内の発光ダイオードが消灯すると、ＰＣ１内のフォトトランジスタがＯＦＦ状態となり、エミッタ−コレクタ間の抵抗が非常に大きなものとなる。よって、ＰＣ１内のフォトトランジスタは、電気的開放状態となり、制御回路内にフォトトランジスタが無いと見なすことができる。すると、ＦＥＴ−２のゲート端子Ｇに電流が流れ、ゲート端子に電圧がかかる。ＦＥＴ−２のソース端子Ｓは、グランドに接続されており、０Ｖとなっており、ソース端子Ｓにかかる電圧に対しゲート端子Ｇにかかる電圧の方が高い（正の）電圧となる。ＦＥＴ−２もｎチャンネルであるので、上述の状態の時にＯＮ状態となる。これにより、ＦＥＴ−２のソース−ドレイン間のインピーダンスが非常に小さいものとなる。この結果、ＦＥＴ−２のゲート−ソース間を介して現像ローラ４とグランドを結ぶ回路は、５．６ＭΩの抵抗があるのに対して、ＦＥＴ−２のソース−ドレイン間の抵抗は、ほとんど無いので、感光体ドラム８から現像ローラ４に流れ込んだ電流は、２２ＫΩの抵抗Ｒ６、ＦＥＴ−２のソース−ドレイン間を通ってグランドに流れ込むこととなる。このように現像ローラ４から流れ込んだ電流がＦＥＴ−２を介してグランドに流れることで、出力端子Ａよりも、高い電位に引き上げられた現像ローラ４の電位は急激に減少する。そして、出力端子Ａと現像ローラ４との間の電位差、すなわち、ＦＥＴ−１のゲート−ソース間の電位差が閾値を下回ると、ＦＥＴ−１がＯＦＦ状態に切り替わる。
【００２９】
なお、本実施形態においては、ＰＣ１内のフォトトランジスタがＯＦＦ状態となり、ＦＥＴ−２のゲート端子Ｇに印加される電圧が過大とならないように、ＦＥＴ−２のゲート−ソース間に閾値が１７Ｖのツェナダイオードを挿入している。また、２２ＫΩの抵抗Ｒ６は、絶対必要なものではなく、ＦＥＴ−２がショートした場合に焼けることで、ＦＥＴ−２に電流が流れ続けることを防止するヒューズの働きをする。また、上述の各抵抗Ｒの抵抗値や、電源装置の電圧値、ツェナダイオードの電圧値は、限定するものではなく、自由に設定することができる。
【００３０】
なお、本実施形態では、制御回路に、ＦＥＴ−１、ＦＥＴ−２を用いたが、ＦＥＴ−１、ＦＥＴ−２の代わりにバイポーラ・トランジスタを用いても同様な効果をえることができる。また、制御回路３０Ｃの回路も図２に限定されるものではなく、図３に示すように、トランジスタＴＲ１の位置を、抵抗Ｒ５と、フォトカプラＰＣ１の間に設けても、同様な効果を得ることができる。さらに、本実施形態では、フォトカプラＰＣ１を用いて、光によってＦＥＴ−１を中心とした回路から、ＦＥＴ−２を中心とした回路へ信号を伝達しているが、これに限定されるものではない。例えば、上記フォトカプラＰＣ１を電磁石に変えて、磁気的信号によって、ＦＥＴ−１を中心とした回路から、ＦＥＴ−２を中心とした回路へ信号を伝達することも可能である。
【００３１】
また、本実施形態では、プラス極性の現像バイアスを用いる画像形成装置に適用した例を説明したが、例えば−４００Ｖのマイナス極性の現像バイアスを用いる画像形成装置にも同様に適用することができる。マイナス極性の現像バイアスを印加する場合、感光体ドラム８の表面は、帯電ローラ９により、例えば−１０００Ｖに一様な電位に帯電されるので、現像ローラ４と感光体ドラム８との間では、およそ６００Ｖの電位差生じることがある。このような大きな電位差が生じる結果、上記実施形態とは逆に、現像ローラ４は感光体ドラム８の電位に応じて引き下げられる。よって、この場合、図４に示すように、出力中継回路部２３０Ｂに設けられる整流手段としてのダイオードＤ１は、上記実施形態の場合とは逆向きに接続する。すなわち、ダイオードＤ１のアノード側を出力端子Ａに接続し、ダイオードＤ１のカソード側を現像ローラに接続する。そして、上述同様、ダイオードＤ１のアノード側にＦＥＴ−１のソース端子Ｓを接続し、ダイオードＤ１のカソード側にＦＥＴ−１のソース端子Ｇを接続すれば、上記同様、ｎチャンネルのＦＥＴ−１を用いることができる。このように接続すれば、ゲート端子Ｇに−４００Ｖ、ソース端子Ｓに−１０００Ｖの電圧がかかり、ゲート電圧がソース電圧に対して正の電圧差が生じるようになり、ＦＥＴ−１の電圧がＯＮ状態となる。また、ＦＥＴ−２も、ＦＥＴ−２を中心とした回路を上記実施形態とは逆の回路にすれば、ｎチャンネルのＦＥＴを用いることができる。このように、マイナス極性の現像バイアスを用いる画像形成装置に用いた場合でも、ＦＥＴ−１、ＦＥＴ−２をｎチャンネルのＦＥＴとすることができる。また、図５に示すように、トランジスタＴＲ１の位置を、抵抗Ｒ５と、フォトカプラＰＣ１の間に設けても、同様な効果を得ることができる。
【００３２】
また、本実施形態では、現像装置の現像ローラ４を電圧出力対象部材とし、これに現像バイアスを印加する電源装置について説明したが、画像形成装置に設けられる帯電ローラ９、転写ローラ１６等を電圧出力対象部材とし、これに帯電バイアスや転写バイアス等を印加する電源装置にも同様に適用することができる。
また、本実施形態では、画像形成装置に設けられる電源装置について説明したが、外部電圧により本来の出力電圧が失われて出力電圧が変動するおそれのある電源装置であれば、どのような技術分野であっても適用することが可能である。
また、本実施形態では、液体現像剤を用いた画像形成装置について説明したが、乾式現像剤を用いた画像形成装置でも同様である。
また、本実施形態では、帯電電位と逆極性に帯電したトナーを用いて、感光体の表面の画像部となる静電潜像が現像バイアスに印加される電位より高い、正規現像である場合について、例示したが、帯電電位と同極性に帯電したトナーを用いて、感光体表面の画像部となる静電潜像が現像バイアスに印加される電位より低い、正規現像である場合でも同様である。
【００３３】
以上、本実施形態の電源装置によれば、現像ローラ４に印加される電圧値の絶対値が出力端子Ａに印加される電圧値の絶対値よりも大きくなったときだけ、制御部３０Ｃから、スイッチング素子としてのＦＥＴ−２のゲート端子に電圧が印加される。そして、このゲート端子に電圧が印加されると、ＦＥＴ−２のソース−ドレイン間が導通して、現像ローラとグランドとの間に電流が流れるようにしている。このように、本実施形態では、ＦＥＴ−２のゲート端子に印加される電圧は、従来のように出力端子の電圧が直接印加されずに、制御部を介して、印加されるようにした。この結果、ＦＥＴ−２を作動させたいときだけ、ゲート端子に電圧を印加することができるようになり、従来のように、現像バイアスがプラスのときは、ｐチャンネルのＦＥＴ、現像バイアスがマイナスのときはｎチャンネルのＦＥＴと、現像バイアスの極性によってＦＥＴの使用が制約されることがなくなる。この結果、現像バイアスの極性にかかわらず耐電性の高いｎチャンネルのＦＥＴを使用することができ、ＦＥＴに高電圧が印加されてもショートすることがなくなる。
また、本実施形態によれば、制御部３０Ｃに、ＦＥＴ−２のゲート端子Ｇとソース端子Ｓとの間に並列に接続される回路を設けている。そして、この回路は、現像ローラ４に印加される電圧値の絶対値が出力端子Ａに印加される電圧値よりも小さい場合は、回路を開いて、ゲート端子Ｇに電圧が印加されないようにする。そして、現像ローラの電圧値の絶対値が出力端子Ａに印加される電圧値の絶対値よりも大きくなったときは、回路が閉じてゲート端子Ｇに電圧が印加されるようにする。これにより、現像ローラ４に印加される電圧値の絶対値が出力端子Ａに印加される電圧値の絶対値よりも大きくなったときだけＦＥＴ−２のゲート端子Ｇに、電圧が印加されるようになる。この結果、プラス極性の現像バイアスのときでも、ＦＥＴ−２をｎチャンネルのＦＥＴにすることができる。
また、本実施形態によれば、制御部３０Ｃに上記回路の開閉を行なうフォトカプラＰＣ１を設けている。現像ローラ４に印加される電圧値の絶対値が出力端子Ａに印加される電圧値よりも小さい場合は、ＰＣ１内の発光ダイオードが点灯してＰＣ１内のフォトトランジスタがＯＮ状態となり、上記回路を開く。現像ローラの電圧値の絶対値が出力端子Ａに印加される電圧値の絶対値よりも大きくなったときは、ＰＣ１内の発光ダイオードが消灯して、ＰＣ１内のフォトトランジスタがＯＦＦ状態となり、上記回路を閉じる。このように、現像ローラ４に印加される電圧の絶対値と出力端子Ａに印加される電圧の絶対値との差に応じて、回路の開閉を行なう制御信号の伝達をＰＣ１の発光ダイオードの光量で行なう。これにより、現像ローラ４に印加される電圧の絶対値と出力端子Ａに印加される電圧の絶対値との差を検知する回路と、これに応じて、現像ローラの電圧を下げる回路を別々にすることができる。これにより、現像ローラ４に印加される電圧値の絶対値が出力端子Ａに印加される電圧値の絶対値よりも大きくなったときだけＦＥＴ−２のゲート端子Ｇに、電圧を印加することができるようになる。
また、本実施形態では、フォトカプラＰＣ１内の発光ダイオードは、別の電源装置３１によって供給された電流をトランジスタＴＲ１で増幅させて、発光させている。このように、別電源を用いることで、ダイオードＤ１間に生じる電圧差を検知する回路と、これに応じて、現像ローラの電圧を下げる回路を別々にすることができる。これにより、現像ローラ４に印加される電圧値の絶対値が出力端子Ａに印加される電圧値の絶対値よりも大きくなったときだけＦＥＴ−２のゲート端子Ｇに、電圧が印加されるようになる。また、このように、別電源を設けることで、電圧差を検知する回路にもｎチャンネルのＦＥＴを使用することができるようになり、電源装置の耐電性が向上する。
また、本実施形態においては、ＦＥＴ−２のゲート端子Ｇは、現像ローラ４またはグランドと５．６ＭΩの高抵抗の抵抗Ｒ７を介して接続されている。これにより、現像ローラまたはグランドからゲート端子Ｇに電圧が供給されて、ＦＥＴ−２がＯＮ状態となる。また、現像ローラ４の電圧の絶対値が出力端子Ａから出力される電圧の絶対値よりも低い状態のとき、すなわち、ＦＥＴ−２がＯＦＦ状態時は、上記の５．６ＭΩの抵抗Ｒ７によって、現像ローラからグランドにリークする電流は、僅かなものとすることができる。
また、本実施形態によれば、ＦＥＴ−２のソース端子Ｓとゲート端子Ｇとの間に並列に接続された閾値が１７Ｖのツェナダイオードを設けている。これにより、現像ローラ４またはグランドからＦＥＴ−２のゲート端子Ｇに供給される電圧が１７Ｖ以上になることがなくなり、ＦＥＴ−２の寿命が向上する。
また、本実施形態では、上記整流手段として、ツェナー電圧値が上記閾値以上であるダイオードＤ１を用いている。これにより、外部（感光体ドラム８）から現像ローラ４に出力電圧の絶対値よりも大きな絶対値をもつ電圧が印加されたときに加わる逆方向電圧がツェナー電圧値を越える前に、ＦＥＴ−２をＯＮ状態にすることができる。よって、より安定した定電圧制御を行うことができる。
【図面の簡単な説明】
【００３４】
【図１】実施形態に係る画像形成装置の概略構成図。
【図２】同画像形成装置に設けられる現像装置の現像ローラに現像バイアスを印加する高圧電源装置の概略構成を示す回路図。
【図３】同高圧電源装置の他の構成を示す回路図。
【図４】同高圧電源装置の更に他の構成を示す回路図。
【図５】同高圧電源装置の更に他の構成を示す回路図。
【図６】従来の高圧電源装置の一例を示す回路図。
【図７】先願に係る高圧電源装置の例を示す回路図。
【符号の説明】
【００３５】
１  液体現像剤
２  現像ユニット
４  現像ローラ
５  塗布ローラ
８  感光体ドラム
９  帯電ローラ
１０  露光装置
１６  転写ローラ
１７  定着装置
３０，１３０，２３０，３３０  高圧電源装置
３０Ａ  定電圧電源部
３０Ｂ，１３０Ｂ，２３０Ｂ，３３０Ｂ  出力中継回路部
３１  電源装置
【図１】
2005086889.tif 000003
【図２】
2005086889.tif 000004
【図３】
2005086889.tif 000005
【図４】
2005086889.tif 000006
【図５】
2005086889.tif 000007
【図６】
2005086889.tif 000008
【図７】
2005086889.tif 000009