(57)【要約】【課題】  エッチング代の確保と、エッチング代確保に伴いメッキレジスト層の面積が減少したときの導体分離不良による短絡の防止との双方を考慮した電子回路基板の製造方法を提供する。【解決手段】  エッチング工程におけるエッチング代を反映した補正量により面積拡張方向に補正しつつメッキウィンドウを作成するとともに、該補正に際して同一導体層内にて隣接する２つの導体要素間の距離が基準値以上に確保されている場合には、予め定められた標準補正量を使用する一方、その距離が基準値を下回る前記導体要素に対しては、それら導体要素に対応したメッキウィンドウ間に位置する前記メッキレジスト層の過度の狭幅化を抑制するために、標準補正量よりも小さいメッキレジスト層保護補正量を使用することを特徴とする製造方法として提供可能である。【選択図】      図２３
2005243836.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と、導体線路又は面導体からなる導体要素を含む導体層とが交互に積層された構造を有し、メッキウィンドウをフォトリソグラフィー工程により形成したメッキレジスト層を、メッキ用下地導電層で覆った誘電体層上に形成するメッキレジスト形成工程と、前記メッキウィンドウ内の領域に前記導体要素を構成するパターンメッキ層を成長するパターンメッキ工程と、前記メッキレジスト層を除去し、その後、前記パターンメッキ層以外の領域に残留する不要なメッキ用下地導電層を、前記パターンメッキ層をエッチングレジスト層で覆わずにエッチング除去するエッチング工程とを順次実施することにより、前記導体要素を形成する前記メッキウィンドウを作成する電子回路基板の製造方法であって、
前記導体要素の設計寸法を、前記エッチング工程におけるエッチング代を反映した補正量により面積拡張方向に補正しつつ前記メッキウィンドウを作成するとともに、該補正に際して同一導体層内にて隣接する２つの前記導体要素間の距離が基準値以上に確保されている場合には、予め定められた標準補正量を使用する一方、前記距離が前記基準値を下回る前記導体要素に対しては、それら導体要素に対応したメッキウィンドウ間に位置する前記メッキレジスト層の過度の狭幅化を抑制するために、前記標準補正量よりも小さいメッキレジスト層保護補正量を使用することを特徴とする電子回路基板の製造方法。
【請求項２】
誘電体層と、導体線路又は面導体からなる導体要素を含む導体層とが交互に積層された構造を有した電子回路基板を設計かつ製造するためのＣＡＤ／ＣＡＭシステムであって、
電子回路基板に形成すべき導体層及び誘電体層に対応する複数の作図レイヤを設定する作図レイヤ設定手段と、
前記電子回路基板を構成する基板要素のうち、作図対象として予め定められたものを作図対象要素として、それら作図対象要素の設計上の寸法、形状及び配置位置を特定するためのＣＡＤデータを、前記作図レイヤ上に入力するＣＡＤデータ入力手段と、
前記作図対象要素又は該作図対象要素と関連付けた形で前記電子回路基板に形成される付加要素を製造対象要素として、該製造対象要素自体又は該製造対象要素の製造用治具の対応部分の、製造工程上の寸法、形状及び配置位置を特定するＣＡＭデータを、前記ＣＡＤデータからの変換により作成するＣＡＭデータ変換手段と、
該ＣＡＭデータを出力するＣＡＭデータ出力手段と、を備え、
前記電子回路基板は、メッキウィンドウをフォトリソグラフィー工程により形成したメッキレジスト層を、メッキ用下地導電層で覆った誘電体層上に形成するメッキレジスト形成工程と、前記メッキウィンドウ内の領域に前記導体要素を構成するパターンメッキ層を成長するパターンメッキ工程と、前記メッキレジスト層を除去し、その後、前記パターンメッキ層以外の領域に残留する不要なメッキ用下地導電層を、前記パターンメッキ層をエッチングレジスト層で覆わずにエッチング除去するエッチング工程とを順次実施することにより前記導体要素を形成したものであり、
前記ＣＡＤデータ入力手段は、製造対象要素を前記電子回路基板の前記導体要素として、設計寸法を反映した前記導体要素の図形情報からなるＣＡＤデータを前記導体層の作図レイヤに入力するものであり、
前記ＣＡＭデータ変換手段は、前記フォトリソグラフィー工程の露光マスクに形成するメッキウィンドウの図形情報を、作成すべきＣＡＭデータとして、設計寸法を反映した前記導体要素の図形情報からなる予め作成されたＣＡＤデータを、前記エッチング工程におけるエッチング代を反映した補正量により面積拡張方向に補正するとともに、該補正に際して同一導体層内にて隣接する２つの前記導体要素間の距離が基準値以上に確保されている場合には、予め定められた標準補正量を使用する一方、前記距離が前記基準値を下回る前記導体要素に対しては、それら導体要素に対応したメッキウィンドウ間に位置する前記メッキレジスト層の過度の狭幅化を抑制するために、前記標準補正量よりも小さいメッキレジスト層保護補正量を使用して、該導体要素の図形情報を前記メッキウィンドウの図形情報に変換する際の前記補正量を調整することを特徴とする電子回路基板用ＣＡＤ／ＣＡＭシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路基板の製造方法、電子回路基板用ＣＡＤ／ＣＡＭシステムに関するものである。
【背景技術】
【０００２】
【特許文献１】特開２０００−２７６５０５号公報
【０００３】
ＩＣやマイクロプロセッサ等の半導体チップは、近年高集積化が急速に進んでいることから、チップの入出力部の端子数も大幅に増大しつつある。これを受けて、そのようなチップを接続するための電子回路基板も線路導体の数が急増しており、高分子材料やセラミック等の誘電体層を介して多層の線路導体を作り込んだ積層型のパッケージ基板が増えてきている。最近では、このような電子回路基板の設計を効率よく行なうために、コンピュータ作図処理を用いた設計システム、いわゆるＣＡＤ（Computer  Aided  Design）システムが使用されている（特許文献１参照）。これは、表示装置上に作図画面を開き、線路導体、接地用あるいは電源用の面導体、異なる配線層同士を接続するビア、あるいは配線端子部をなすパッドやランドなどの基板要素を、ＣＡＤデータとして、マウス等の入力装置を用いて作図レイヤ上に描くことにより基板設計図を得るものである。
【０００４】
ところで、従来のＣＡＤシステムにおいては、基板設計図上に入力された基板要素の位置や形状あるいは寸法は、あくまで完成基板での情報として入力されるので、電子回路基板の製造工程において直接利用できない場合がある。例えば、線路導体、ランド、パッド、グランド用ないし電源用の面導体などは、セラミック基板の場合は、セラミックグリーンシート上に導体ペーストを用いて導体パターンを印刷形成し、焼成することにより形成され、オーガニック基板の場合は、フォトリソグラフィーを用いた金属薄層のエッチングにより導体パターンが形成される。さらに、ビアに関しては、レーザーによる穿孔加工又はビルドアップ層をなす光硬化性樹脂へのフォトビアプロセスにより形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、設計図に盛り込まれた各基板要素のＣＡＤデータ（寸法、形状あるいは基板内の形成位置など）は、あくまで製品基板をイメージしつつ入力される設計情報である。これに対し、該設計図を用いて実際に基板を製造する際に必要となるのは各基板要素に対応した製造用図形情報であり、製品基板の設計情報であるＣＡＤデータからの乖離が大きい場合は、基板要素のＣＡＤデータを基板製造に直接使用することができない。
【０００６】
例えば、フォトリソグラフィーによる導体パターンやビアの形成に際しては、個々の回路基板要素の形成状態に応じてエッチング条件が相違するなどの理由により、個別の変換条件を考慮する必要がある。具体的には、導体層中の線路導体や面導体などの基板要素は、パターンメッキと称される手法により形成されることが多い。この手法においては、導体層を形成すべき誘電体層上に無電解Ｃｕメッキ等により薄いメッキ用下地導電層を形成し、その上に基板要素形状のメッキウィンドウを有したメッキレジスト層を、露光マスクを用いたフォトリソグラフィー工程により形成する。そして、メッキ用下地導電層を電流供給路として、メッキレジスト層のメッキウィンドウ内に、基板要素となるべきパターンメッキ層を電解メッキにより選択的に形成する。その後、メッキレジスト層を除去し、さらに、パターンメッキ層の外側に残留している不要なメッキ用下地導電層をエッチングにより除去して、個々の基板要素をなすパターンメッキ層を電気的に分離する。
【０００７】
上記工程において不要なメッキ用下地導電層をエッチングする際には、該メッキ用下地導電層上に形成したパターンメッキ層をエッチングレジスト層で選択的に覆い、パターンメッキ層の損耗を防止しつつ、不要なメッキ用下地導電層をエッチング除去する方法が考えられる。しかし、この方法は、エッチングレジスト層を形成するために余分なフォトリソグラフィー工程が必要となるばかりでなく、パターンメッキ層のみをエッチングレジスト層で精密に覆うこと自体が困難であり、パターンメッキ層の寸法精度を確保することが困難な場合が多い。
【０００８】
そこで、簡便な方法として、パターンメッキ層がメッキ用下地導電層と比較してはるかに厚いことを利用し、パターンメッキ層をエッチングレジスト層で敢えて覆わずにエッチングを行なう方法が慣用されている。この場合、パターンメッキ層はメッキ用下地導電層とともにエッチングされるので、最終的に得るべき線路導体や面導体の設計寸法に対しエッチング代だけ面積拡張した形で形成する必要がある。しかし、このエッチング代が一定しないため、線路導体や面導体のＣＡＤデータの、パターンメッキ用の露光マスクに形成するメッキウィンドウへの変換は、経験に頼った手作業により行なわれることが多く、製造能率の低下や納期長期化が避けがたかった。
【０００９】
エッチング代だけ面積拡張補正した形で線路導体や面導体、ひいてはこれらに対応したメッキウィンドウを形成する方法では、その分だけメッキレジスト層の面積が縮小することになる。例えば、互いに近接する２つの導体を分離する形で設けられているメッキレジスト層は、ただでさえ幅が狭い上に、上記補正によりメッキウィンドウが拡大すると、その狭幅化の傾向は益々著しくなる。このように過度に狭幅化したメッキレジスト層においては、パターンメッキ工程でメッキ用下地導電層とメッキレジスト層の境界にメッキ液が浸透すると、その浸透圧力によってメッキレジスト層が簡単に剥離し易くなる。すると、本来メッキレジスト層が形成されるべき場所にパターンメッキ層が形成され、隣接するパターンメッキ層同士がそのパターンメッキ層を介して短絡する可能性がある。
【００１０】
また、メッキレジスト層が仮に剥離に至らなくとも、浸透したメッキ液とともにメッキ電流が回り込み、エッチングレジスト層で覆われたメッキ用下地導電層上に不要なメッキ成長が生じ、エッチング工程での除去が不十分となって同様に短絡につながる場合がある。
【００１１】
本発明の課題は、エッチング代の確保と、エッチング代確保に伴いメッキレジスト層の面積が減少したときの導体分離不良による短絡の防止との双方を考慮した電子回路基板の製造方法、およびそれに用いるための電子回路基板用ＣＡＤ／ＣＡＭシステムを提供することにある。
【課題を解決するための手段および発明の効果】
【００１２】
上記課題を解決するために、本発明の電子回路基板の製造方法は、
誘電体層と、導体線路又は面導体からなる導体要素を含む導体層とが交互に積層された構造を有し、メッキウィンドウをフォトリソグラフィー工程により形成したメッキレジスト層を、メッキ用下地導電層で覆った誘電体層上に形成するメッキレジスト形成工程と、メッキウィンドウ内の領域に前記導体要素を構成するパターンメッキ層を成長するパターンメッキ工程と、メッキレジスト層を除去し、その後、パターンメッキ層以外の領域に残留する不要なメッキ用下地導電層を、パターンメッキ層をエッチングレジスト層で覆わずにエッチング除去するエッチング工程とを順次実施することにより導体要素を形成するメッキウィンドウを作成する電子回路基板の製造方法であって、
導体要素の設計寸法を、エッチング工程におけるエッチング代を反映した補正量により面積拡張方向に補正しつつメッキウィンドウを作成するとともに、該補正に際して同一導体層内にて隣接する２つの導体要素間の距離が基準値以上に確保されている場合には、予め定められた標準補正量を使用する一方、その距離が基準値を下回る前記導体要素に対しては、それら導体要素に対応したメッキウィンドウ間に位置する前記メッキレジスト層の過度の狭幅化を抑制するために、標準補正量よりも小さいメッキレジスト層保護補正量を使用することを特徴とする。
【００１３】
本発明により、メッキレジスト層の狭幅化を防止することができるため、パターンメッキ工程でメッキ用下地導電層とメッキレジスト層の境界にメッキ液が浸透しても、その浸透圧力によってメッキレジスト層が簡単に剥離して、本来メッキレジスト層が形成されるべき場所にパターンメッキ層が形成されるということがなく、隣接するパターンメッキ層同士がそのパターンメッキ層を介して短絡することを防止できる。また、メッキレジスト層が仮に剥離に至らなくとも、浸透したメッキ液とともにメッキ電流が回り込み、エッチングレジスト層で覆われたメッキ用下地導電層上に不要なメッキ成長が生じ、エッチング工程での除去が不十分となって同様に短絡につながるということも防止できる。これらのことは、電子回路基板の製造能率と歩留まり向上に大いに寄与する。
【００１４】
また、本発明の電子回路基板の製造方法においては、上記同一導体層において第一導体部，空隙部および第二導体部がこの順序で配列した導体パターン構造が形成されている場合、その配列方向において、空隙部の幅が基準値以下である場合、当該空隙部の幅と第一導体部または第二導体部のうち狭幅となるものの幅との大小関係に基づいて、該導体部に対し標準補正量とメッキレジスト層保護補正量とのいずれを優先させるかを決定することができる。これにより、導体パターン構造において、標準補正量とメッキレジスト層保護補正量とのうちの、より適切な補正を優先して実施することが可能となり、電子回路基板の製造能率と歩留まり向上に大いに寄与する。
【００１５】
また、本発明の電子回路基板の製造方法においては、導体層が面導体を含み、その面導体に互いに隣接する２つのビア開口が形成され、それらビア開口の内側にそれぞれ該ビア開口の内縁とその間にドーナツ状のメッキレジスト層を形成する形でビア導体が配置されている場合、ビア開口の一方のものの内側に配置されたビア導体が第一導体部となし、そのビア開口内のドーナツ状のメッキレジスト層を空隙部とし、両ビア開口の間に形成されるくびれ形状の導体部を第二導体部とし、該空隙部の幅と第二導体部の幅のうち狭幅となるものの幅との大小関係に基づいて、該導体部に対し標準補正量と前記メッキレジスト層保護補正量とのいずれを優先させるかを決定することができる。これにより、面導体に互いに隣接して形成される内部にビア導体が配置される２つのビア開口においても、標準補正量とメッキレジスト層保護補正量とのうちの、より適切な補正を優先して実施することが可能となり、電子回路基板の製造能率と歩留まり向上に大いに寄与する。
【００１６】
さらに、本発明の電子回路基板の製造方法においては、空隙部の幅をＤ２とし第二導体部の幅のうち狭幅となるものの幅をＤ１としたときに、Ｄ１＜Ｄ２の場合は標準補正量を適用し、Ｄ１＞Ｄ２の場合はメッキレジスト層保護補正量を適用することができる。これによって、空隙部の幅と第二導体部の幅のうち狭幅となるもののうち、その形成がより容易でないと思われるものの補正を優先して実施することが可能となり、電子回路基板の製造能率と歩留まり向上に大いに寄与する。
【００１７】
また、本発明のＣＡＤ／ＣＡＭシステムは、
誘電体層と、導体線路又は面導体からなる導体要素を含む導体層とが交互に積層された構造を有した電子回路基板を設計かつ製造するためのＣＡＤ／ＣＡＭシステムであって、
電子回路基板に形成すべき導体層及び誘電体層に対応する複数の作図レイヤを設定する作図レイヤ設定手段と、
電子回路基板を構成する基板要素のうち、作図対象として予め定められたものを作図対象要素として、それら作図対象要素の設計上の寸法、形状及び配置位置を特定するためのＣＡＤデータを、作図レイヤ上に入力するＣＡＤデータ入力手段と、
作図対象要素又は該作図対象要素と関連付けた形で電子回路基板に形成される付加要素を製造対象要素として、該製造対象要素自体又は該製造対象要素の製造用治具の対応部分の、製造工程上の寸法、形状及び配置位置を特定するＣＡＭデータを、ＣＡＤデータからの変換により作成するＣＡＭデータ変換手段と、
該ＣＡＭデータを出力するＣＡＭデータ出力手段と、を備え、
電子回路基板は、メッキウィンドウをフォトリソグラフィー工程により形成したメッキレジスト層を、メッキ用下地導電層で覆った誘電体層上に形成するメッキレジスト形成工程と、メッキウィンドウ内の領域に導体要素を構成するパターンメッキ層を成長するパターンメッキ工程と、メッキレジスト層を除去し、その後、パターンメッキ層以外の領域に残留する不要なメッキ用下地導電層を、パターンメッキ層をエッチングレジスト層で覆わずにエッチング除去するエッチング工程とを順次実施することにより導体要素を形成したものであり、
前記ＣＡＤデータ入力手段は、製造対象要素を電子回路基板の導体要素として、設計寸法を反映した導体要素の図形情報からなるＣＡＤデータを導体層の作図レイヤに入力するものであり、
ＣＡＭデータ変換手段は、フォトリソグラフィー工程の露光マスクに形成するメッキウィンドウの図形情報を、作成すべきＣＡＭデータとして、設計寸法を反映した導体要素の図形情報からなる予め作成されたＣＡＤデータを、エッチング工程におけるエッチング代を反映した標準補正量により面積拡張方向に補正するとともに、該補正に際して同一導体層内にて隣接する２つの導体要素間の距離が基準値以上に確保されている場合には、標準補正量を使用する一方、その距離が基準値を下回る導体要素に対しては、それら導体要素に対応したメッキウィンドウ間に位置する前記メッキレジスト層の過度の狭幅化を抑制するために、標準補正量よりも小さいメッキレジスト層保護補正量を使用して、該導体要素の図形情報を前記メッキウィンドウの図形情報に変換する際の補正量を調整することを特徴とする。
【００１８】
上記本発明のＣＡＤ／ＣＡＭシステムにおいては、線路導体や面導体などの導体要素を、メッキウィンドウをパターン形成したメッキレジスト層を用いてパターンメッキするとともに、メッキ後に電解メッキの導通路となるメッキ用下地導電層を、工程簡略化のため、パターンメッキ層をエッチングレジスト層で覆わずにエッチング除去することを前提とする。本発明においては、設計寸法を反映した導体要素の図形情報からなるＣＡＤデータを、上記エッチング代を反映した標準補正量により面積拡張方向に補正するとともに、該補正に際して同一導体層内にて隣接する２つの前記導体要素間の距離が基準値以上に確保されている場合には、予め定められた標準補正量を使用する一方、その距離が基準値を下回る導体要素に対しては、それら導体要素に対応したメッキウィンドウ間に位置する前記メッキレジスト層の過度の狭幅化を抑制するために、標準補正量よりも小さいメッキレジスト層保護補正量を使用してメッキウィンドウの図形情報に変換する（以下、この変換を単に、導体要素の図形情報を「ＣＡＤ／ＣＡＭ変換する」などともいう）。本発明のＣＡＤ／ＣＡＭシステムを用いることによって、上記２つの補正量のいずれを使用するかを導体要素に応じて自動的に選択ことが可能となり、ひいては線路導体や面導体のＣＡＤデータを、パターンメッキ用露光マスクのメッキウィンドウからなるＣＡＭデータに適正かつ効率的に変換することができる。
【００１９】
具体的には、ＣＡＭデータ変換手段を、メッキウィンドウの図形情報に変換する際の、補正による導体要素からの面積拡張比率が、該導体要素が線路導体である場合において面導体である場合よりも大きくなるように、標準補正量を定めるものとすることができる。細線状の線路導体は、面導体と比較して導体体積に対するエッチング表面積の比率が大きく、同じ条件でエッチングを施した場合に、エッチングによる面積縮小率が高くなる。換言すれば、線路幅に対するエッチング量の相対的な比率が大きくなるため、オーバーエッチングにより設計値よりも線幅が不足する不具合を招きやすくなる。そこで、設計上の導体要素面積からの拡張比率がより高くなるように、露光マスクのメッキウィンドウの図形情報に変換すれば、幅の狭い線路導体の場合もエッチングが過剰となる不具合を効果的に防止できる。また、エッチング代が相違する面導体と線路導体とが複雑に混在している場合でも、適正な補正量をＣＡＭデータ変換手段により的確に設定でき、ひいては電子回路基板の製造能率と歩留まり向上に大いに寄与する。
【００２０】
ＣＡＭデータ変換手段は、導体要素が線路導体である場合、メッキウィンドウの図形情報に変換する際の補正による線路幅の拡張比率が、線路幅の小さい線路導体において線路幅の大きい線路導体よりも大きくなるように、標準補正量を定めるものとすることができる。線路導体同士で比較した場合、幅の狭い線路導体の方が、幅の広い線路導体よりも導体体積に対するエッチング表面積の比率が大きくなるので、該幅の狭い線路導体においてメッキウィンドウの図形情報に変換する際の補正による線路幅の拡張比率を大きくすれば、オーバーエッチングによる線幅不足不良を効果的に防止することができる。また、エッチング代が相違する種々の線幅の線路導体が複雑に混在している場合でも、適正な補正量をＣＡＭデータ変換手段により的確に設定でき、ひいては電子回路基板の製造能率と歩留まり向上に大いに寄与する。
【００２１】
さらに、ＣＡＭデータ変換手段は、導体要素の設計寸法を、エッチング工程におけるエッチング代を反映した標準補正量により面積拡張方向に補正しつつメッキウィンドウを作成するとともに、該補正に際して同一導体層内にて隣接する２つの導体要素間の距離が基準値以上に確保されている場合には、標準補正量を使用する一方、その距離が基準値を下回る前記導体要素に対しては、それら導体要素に対応したメッキウィンドウ間に位置するメッキレジスト層の過度の狭幅化を抑制するために、標準補正量よりも小さいメッキレジスト層保護補正量を使用してメッキウィンドウを作成するものとすることができる。例えば、同一導体層において第一導体部，空隙部および第二導体部がこの順序で配列した導体パターン構造が形成され、その配列方向において、空隙部の幅が基準値以下である場合、当該空隙部の幅と第一導体部または第二導体部のうち狭幅となるものの幅との大小関係に基づいて、該導体部に対し標準補正量とメッキレジスト層保護補正量とのいずれを優先させるかを決定し、決定した補正量を以ってメッキウィンドウの図形情報に変換するものである。これにより、種々の線幅の線路導体および空隙部が複雑に混在している場合でも、適正な補正量をＣＡＭデータ変換手段により的確に設定でき、ひいては電子回路基板の製造能率と歩留まり向上に大いに寄与する。
【００２２】
ＣＡＤデータ入力手段は、導体要素をなす線路導体の図形情報を、線路導体の基準線の両端点と線路幅との組として入力するものとすることができる。この場合、ＣＡＭデータ変換手段は、該線路導体の図形情報に含まれる線路幅の情報を拡大方向あるいはメッキレジスト層の過度の狭幅化を抑制する方向に補正し、当該補正後の線路幅と基準線の両端点との組を、メッキウィンドウの図形情報として定めるものとすることができる。線路導体の図形は、厳密には有限の線幅を有した二次元的なものであるから、ＣＡＤ上での表示には、その外形線を特定する必要がある。しかし、線路導体の性格上、マクロには幾何学的な線分として取り扱うことが、端点指定による図形特定が容易なため便利である。そこで、該端点の座標と線幅との組として線路導体の図形情報を与えると、設計入力作業が直感的で容易となり、また、外形線を直接規定するよりもデータ量が少なくて済む。さらに、このように記述された線路導体の図形情報を用いると、端点の情報をメッキウィンドウの図形情報として引き継ぐことができ、エッチング代の補正およびメッキレジスト層保護の補正も、ＣＡＤデータに含まれる線路幅のデータにエッチング代を加算するか、あるいは一定の補正係数を乗ずる処理を行なうだけでよく、ＣＡＭデータへの変換処理を簡略化できる利点がある。
【００２３】
他方、ＣＡＤデータ入力手段は、導体要素をなす面導体の図形情報を、該面導体の外形線を構成する線分データの集合として入力するものとすることができる。面導体は設計上の要請により、二次元形状がより多様なものとなるので、ＣＡＤデータをなす図形情報を、外形線の線分データ（あるいはベクトルデータ）の集合として定義することが汎用性に富む。この場合、ＣＡＭデータ変換手段は、該面導体が面積拡大する方向あるいはメッキレジスト層の過度の狭幅化を抑制する方向に線分データを移動させる形で補正し、該補正後の線分データの集合をメッキウィンドウの図形情報として定めるものとすることができる。この方式は、面導体の形状によらず、線分データの端点（あるいは外形線の頂点でもある）の座標値を、図形面積が拡大する方向に変更することにより、メッキウィンドウの図形情報へ変換する補正を簡単に行なうことができる利点がある。
【００２４】
電子回路基板の基板要素は、導体層あるいは誘電体層に作りこまれる、基板構造上の回路構成単位である。導体層には、線路導体のほか、接地導体、電源導体、特殊形状線路導体（例えば幅方向両縁が平行とならない異形の線路導体などである）あるいはコンデンサ電極などをなす面導体、パッドやランドなどの端子部が基板要素として形成される。また、誘電体層には、異なる導体層間を電気的に接続するビアが基板要素として形成される。また、基板最表面側に位置する導体層には、フリップチップ接合等に使用される半田バンプの下地として使用される半田ランドを基板要素として形成することができる。この場合、その半田ランド上に後から形成される半田バンプも基板要素の一つである。さらに、基板最表面に形成される誘電体層が、半田ランドの周囲を覆うソルダーレジスト層である場合、そのソルダーレジスト層に形成される開口、例えば半田ランドを露出させるための半田用開口も基板要素の一つである。
【００２５】
また、基板要素は、その全てがＣＡＤによる作図対象とならない場合がある。例えば、半田ランド（あるいは半田用開口）を作図対象要素とする一方、該半田ランド上に後工程で形成される半田バンプを特にＣＡＤ上で作図しないことがある。この場合、半田ランドや半田用開口が作図対象要素であり、半田バンプは、該作図対象要素と関連付けた形で電子回路基板に形成される付加要素をなす。基板製造工程上で製造対象となる基板要素、すなわち製造対象要素は上記作図対象要素であり、また、半田バンプなどが付加要素として取り扱われる場合は、作図対象要素と付加要素とを合わせたものが製造対象要素である。
【００２６】
次に、本発明のコンピュータプログラムは、コンピュータにインストールすることにより、上記本発明の電子回路基板用ＣＡＤ／ＣＡＭシステムを構成する各手段として当該コンピュータを機能させることを特徴とする。これにより、上記本発明のＣＡＤ／ＣＡＭシステムをコンピュータ上にて簡単に実現することができる。該コンピュータプログラムは、光記録媒体（ＣＤ−ＲＯＭ、ＤＶＤなど）や光磁気記録媒体（ＭＯなど）などの、コンピュータ読み取り可能な記録媒体に記録しておき、専用の読取装置にてこれを読み取りつつ、コンピュータ側に設けられた固定記憶装置（例えばハードディスクドライブなど）上にインストールすることもできるし、プログラムの全体又は一部を、インターネットなどの電気通信回線を通じて上位コンピュータからダウンロードすることによっても、同様にインストールが可能である。
【発明を実施するための最良の形態】
【００２７】
エッチング代の確保と、エッチング代確保に伴いメッキレジスト層の面積が減少したときの導体分離不良による短絡の防止との双方を考慮した電子回路基板の製造方法、およびそれに用いるための電子回路基板用ＣＡＤ／ＣＡＭシステム、および該ＣＡＤ／ＣＡＭシステムの機能をコンピュータ上にて実現するためのコンピュータプログラムとを、新たな工程あるいは設備を追加することなくことなく実現した。
【実施例】
【００２８】
以下、本発明の実施の形態を、図面に示す実施例を参照して説明する。
図２は本発明の電子回路基板用ＣＡＤ／ＣＡＭシステム１００（以下、単にＣＡＤ／ＣＡＭシステムともいう）の一実施例の全体構成を示すブロック図である。ＣＡＤ／ＣＡＭシステム１００は、ＣＰＵ１０３と、ＲＯＭ１０４、ＲＡＭ１０５、入出力インターフェース１０２等からなるコンピュータ本体１１２を備え、これに周辺機器として、キーボード１０６あるいはマウス１０７等の入力手段、ＣＤ−ＲＯＭドライブ１０８あるいはフレキシブルディスクドライブ（ＦＤＤ）１０９等の記録媒体読取手段、ハードディスクドライブ（以下、ＨＤＤと記す）１１０、モニタ制御部１１１を介して接続されるモニタ１１３、プリンタ１１４等が接続されたコンピュータシステムとして、全体が構築されている。
【００２９】
なお、ＣＰＵ１０３は、作図レイヤ設定手段、ＣＡＤデータ入力手段、ＣＡＭデータ変換手段、及びＣＡＭデータ出力手段等の主体をなすものである。また、キーボード１０６あるいはマウス１０７は、ＣＰＵ１０３とともにＣＡＤデータ入力手段手段の主体をなすものである。さらに入出力インターフェース１０２は、作図が終了した電子回路基板の設計図面を印刷出力する図面出力手段の他、ＣＡＭデータ変換手段がＣＡＤデータに基づいて変換・作成したＣＡＭデータを出力するＣＡＭデータ出力手段として機能する。
【００３０】
ＨＤＤ１１０には、オペレーティングシステムプログラム（以下、ＯＳという）１６１及びアプリケーションプログラム（以下、アプリケーションという）１６２が格納されている。アプリケーション１６２は、ＣＡＤ／ＣＡＭシステム１００の機能を実現するためのコンピュータプログラムであり、ＯＳ１６１上にてアプリケーションワークメモリ１５２を作業領域とする形で作動するものである。これは、例えばＣＤ−ＲＯＭ１２０等にコンピュータ読み取り可能な状態で記憶され、ＨＤＤ１１０上の所定の記憶領域にインストールされるものである。また、ＨＤＤ１１０には、作成済の図面のデータファイル（ＣＡＤデータファイル）１６３と、それに基づいて変換・生成されたＣＡＭデータファイル１６４、さらに、ＣＡＤデータをＣＡＭデータに変換する際に使用する、補正テーブル（変換テーブル）などを含んだ補正データファイル１６５が記憶されている。一方、ＲＡＭ１０５には、ＯＳ１６１のワークメモリ１５１、及びアプリケーションのワークメモリ１５２がそれぞれ形成される。
【００３１】
図１は、上記ＣＡＤ／ＣＡＭシステム１００の適用対処となる電子回路基板の一例を断面構造にて示している（この電子回路基板１はオーガニック基板として構成されているが、本発明はこれに限定されるものではなく、セラミック基板への適用も可能である）。すなわち、電子回路基板１は、耐熱性樹脂板（例えばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（例えばガラス繊維強化エポキシ樹脂）等で構成された板状のコア材２の両表面に、所定のパターンにコア導体層Ｍ１，Ｍ１１がそれぞれ形成される。これらコア導体層Ｍ１，Ｍ１１はコア材２の表面の大部分を被覆する面導体として形成され、電源層又は接地層として用いられるものである。他方、コア材２には、ドリル等により穿設されたスルーホール１２が形成され、その内壁面にはコア導体層Ｍ１，Ｍ１１を互いに導通させるスルーホール導体３０が形成されている。また、スルーホール１２は、エポキシ樹脂等の樹脂製穴埋め材３１により充填されている。
【００３２】
また、コア導体層Ｍ１，Ｍ１１の上層には、感光性樹脂組成物６にて構成された第一ビア層（誘電体層あるいはビルドアップ層）Ｖ１，Ｖ１１がそれぞれ形成されている。さらに、その表面にはそれぞれ線路導体７を有する第一配線導体層Ｍ２，Ｍ１２がＣｕメッキにより形成されている。なお、コア導体層Ｍ１，Ｍ１１と第一配線導体層Ｍ２，Ｍ１２とは、それぞれビア３４により層間接続がなされている。同様に、第一配線導体層Ｍ２，Ｍ１２の上層には、感光性樹脂組成物６を用いた第二ビア層（誘電体層あるいはビルドアップ層）Ｖ２，Ｖ１２がそれぞれ形成されている。その表面にはそれぞれ第二配線導体層Ｍ３，Ｍ１３がＣｕメッキにより形成されている。これら第一配線導体層Ｍ２，Ｍ１２と第二配線導体層Ｍ３，Ｍ１３とも、それぞれビア３４により層間接続がなされている。ビア３４は、ビアホール３４ｈとその内周面に設けられたビア導体３４ｓと、底面側にてビア導体３４ｓと導通するように設けられたビアパッド３４ｐと、ビアパッド３４ｐと反対側にてビア導体３４ｈの開口周縁から外向きに張り出すビアランド３４ｌとを有している。
【００３３】
次に、コア材２の第一主表面側の第二ビア層Ｖ２上には表面配線導体層Ｍ３が形成され、ここに複数の半田ランド１０や、その一部と導通する線路導体７が設けられている。これら半田ランド１０は、無電解Ｎｉ−ＰメッキおよびＡｕメッキにより基板のほぼ中央部分に正方形状に配列し、各々その上に形成された半田バンプ１１とともにチップ搭載部４０（図４）を形成している。なお、半田ランド１０が配置される誘電体層６（第二ビア層Ｖ２）の表面を、半田バンプ高さの基準として用いるバンプ基準面ＣＰとする。
【００３４】
他方、コア材２の第二主表面側の第二ビア層Ｖ１２上には、裏面配線導体層Ｍ１３が形成されている。裏面配線導体層Ｍ１３には、ボールグリッドアレー（ＢＧＡ）やピングリッドアレー（ＰＧＡ）などの周知の接続形態にて、基板１をマザーボードなどの主基板に接続するための複数のランド１７が形成されている。そして、表面配線導体層Ｍ３及び裏面配線導体層Ｍ１３上に、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層８，１８（ＳＲ１，ＳＲ１１）が形成されている。表面側のソルダーレジスト層８には、半田ランド（金属パッド）１０，１０’を露出させるために、これら半田ランド１０に一対一に対応する形で開口８ａが形成されてなり、その内側に半田ランド１０と導通する形で半田バンプ１１が配置されている。
【００３５】
半田ランド１０は、ランド（パッド）直下にビアが一体化されていないビア非随伴型のものと、ランド直下にビア３４ｆが一体化されたビア随伴型のものとの２種類がある。後者のビア３４ｆはビアホール３４ｈ内がメッキ金属にて充填された、いわゆるフィルドビア３４ｆとして形成される。いずれも、ランド（パッド）主表面にビアが開放せず、中実のパッド面が形成されたパッドオフビアである。そして、該パッドオフビアに対応してソルダーレジスト層８に形成された開口が第二種開口８ａである。
【００３６】
一方、表面配線導体層Ｍ３には、半田ランド１０以外に、ロゴマーク、位置合わせ用マークあるいは方向確認用マーク等の金属パッド１０’も形成されている。この金属パッド１０’は、直下のビルドアップ層Ｖ２（誘電体層）に形成された中空ビア３４’がパッド主表面に開放したパッドオンビアとなっている。パッドオンビアとして構成された該金属パッド１０’には、ビアホール３４ｈの内面に倣う、内部を充填しないビア導体３４ｓが一体化されている。そして、該パッドオンビアに対応してソルダーレジスト層８に形成された開口が第一種開口８ａ’である。なお、本実施形態においては、金属パッド１０，１０’が、いずれもＳＭＤパッドとして形成され、第二種開口８ａ及び第一種開口８ａ’が、いずれも金属パッド１０，１０’の外径よりも小さな内径を有し、ソルダーレジスト層８の開口内周縁部が、金属パッド１０，１０’の外周縁部と重なるように配置されている。
【００３７】
以下、ＣＡＤ／ＣＡＭシステム１００の作動について詳細に説明する。
図２のアプリケーションプログラム１６２を起動させると、モニタ１１３には、図４に示すように、作図画面４０が表示される。本実施例のアプリケーションプログラム１６２は、公知のＣＡＤシステムと同様にドロー系グラフィックソフトウェアとして構築されており、作図画面４０上にて、マウス１０７の操作により、電子回路基板１の基板要素（以下、エレメントともいう）の図形を、ＣＡＤデータとして個別に入力しながら作図作業を進めるものである。本実施例では、新規図面の作図画面４０を立ち上げると、別途ＨＤＤ１１０等に記憶された表示データに基づき、該作図画面４０内には、設計・作図すべき基板の主面外形線に対応した四辺形状の基準領域５１と、デフォルトエレメント図形として、基板表面に標準的に形成される基板要素（本実施形態では、パッド５３，５５）の図形が表示されるようになっている。この場合、デフォルトエレメントデータを品番と対応付けて記憶するデフォルトエレメントデータ記憶部を例えばＨＤＤ１１０に設けておき、品番をキーボード１０６（あるいはマウス１０７による画面上のソフトボタンクリック）により入力することで、対応するデフォルトエレメントデータを読み出し、これを作図画面に表示するようにしておけば、標準的に形成される基板要素上に線路導体５４等の図形を直ちに作図入力できるので便利である。
【００３８】
ここで、設計の対象となる基板は、複数の配線層が誘電体層を介して積層されるパッケージ基板等である。そして、形成すべき配線層に対応する複数の作図レイヤが作図画面４０に対して設定される。これら作図レイヤ（以下、単にレイヤともいう）は、図４においては重なっているため視覚的には判別できない。また、各レイヤに書き込まれた図形は作図画面４０上では重ね表示されるが、特定のレイヤ上の図形のみを表示させたり、あるいは色彩、明るさ、濃淡、塗りつぶしパターンの変更等により、他のレイヤ上の図形とは表示状態を異ならせることが可能である。
【００３９】
図１３は、作図処理の流れを示すフローチャートである。まずＳ１では、エレメントを書き込みたいレイヤを選択する。このレイヤ選択は、例えばマウス１０７（図２）により、画面上に表示されたレイヤ選択のためのソフトボタン（図示せず）をクリックすることで行なうことができる。そして、図形として入力できるのは上記したエレメントと、異レイヤ間のエレメント同士を接続するためのビアの図形であり、Ｓ２及びＳ８では、そのどちらを選択するかがコマンド入力により決定される。このコマンド入力も、エレメント入力あるいはビア入力を選択するソフトボタン（図示せず）のマウスクリックにより行なうことができる。
【００４０】
エレメント入力が選択されたらＳ２からＳ３に進み、エレメント描画を行なう。エレメントの描画に際しては、公知のＣＡＤシステムソフトウェアと同様に、配線描画、パッドやランドあるいは面導体の描画など、描きたいエレメントの種別毎に描画ツールが用意されている。描画ツールも、画面上にソフトボタンとして形成された描画ツール選択ボタン（図示せず）のマウスクリックにより選択できる。そして、所望の描画ツールを選択したら、図４に示すように、作図位置を示すポインタＰをマウス操作により移動させつつ、マウスクリックあるいはドラッグ（マウスボタンを押したままマウスを移動させること）等の操作を組み合せながらエレメントを描いてゆく。図４では、各パッド５３と５５とをつなぐ線路導体５４の図形をエレメントとして描き終わった状態を示している。
【００４１】
図６に示すように、エレメントは１つ描き終わる毎に、その図形データであるエレメント記述データが、エレメント特定データ（例えばエレメントコード）及びレイヤ特定データ（例えばレイヤ番号）と対応付けた形で、図２の図面データメモリ１５２ｇに記憶されてゆく。エレメント記述データは、例えば図５に示すように、エレメントＯＢ11，ＯＢ12，ＯＢ13，ＯＢ14等の形状、大きさ及び描画位置を、画面４０（図４）上に設定される座標平面上で規定するためのベクトルデータ、関数式データあるいは特定の基準点の座標及び半径や長さ等の寸法規定データの組として表される。例えば、エレメントＯＢ11は面導体であり、外径輪郭（外形線）の特定により、当該外形線の内側の面領域を規定する面データとして記述され、基準点Ａ11（ｘ0，ｙ0）を起点として所定の向き（例えば右回り）に周回しながら、Ａ11（ｘ1，ｙ1）、Ａ11（ｘ2，ｙ2）、Ａ11（ｘ3，ｙ3）、Ａ11（ｘ0，ｙ0）の順でベクトルを連ねることによりエレメントの外形輪郭を描いた場合の、各ベクトル（線分）の終点位置の座標のデータ組として表わされている。エレメントＯＢ12も同じである。また、パッドやランド等を表す円形のエレメントＯＢ13は、その中心座標Ｃ13（ｘ0，ｙ0）と半径ｒ13とのデータ組として表わされている。さらに、例えば幅Ｗが一定した線路導体の図形であるエレメントＯＢ14などは、その起点位置Ｂ14（ｘ0，ｙ0）及び終点位置Ｂ14（ｘ1，ｙ1）の座標と線幅Ｗ14のデータ組として表わすことができる。なお、図５では、４つのエレメントＯＢ11，ＯＢ12，ＯＢ13，ＯＢ14が全て同じレイヤ（Ｍ１）に描かれている。
【００４２】
図１３に戻り、エレメントの描画を行った場合はＳ４に進み、図７に示すように、同一レイヤ内にその入力したエレメントＯＢ12に部分的に重なる（すなわち、接続されている）入力済のエレメントＯＢ11が存在するか否かを判定する。ＮｏであればさらにＳ５に進み、図９に示すように、ビアＶＡ11を介した異レイヤ間接続により別のエレメントＯＢ31に接続していないかどうかを判定する。これもＮｏであればＳ６に進み、そのエレメントＯＢ12を配線ネット図形として、例えばエレメント特定情報のみを、図面データメモリ１５２ｇ内の配線ネットデータ登録メモリ１５２ｉ（図３）に、ネット特定情報（例えばネット番号）を付与して新ネットデータとして書き込み、これを登録する。
【００４３】
また、図１３のＳ４（図７参照）あるいはＳ５（図９参照）においてＹｅｓの場合はともにＳ７へ進み、そのエレメントを接続先となるエレメントが属する登録済の配線ネット図形に組み込む処理、すなわち新たに描いたエレメントのエレメント特定データを、配線ネットデータ登録メモリ１５２ｉ内の対応するネットデータに付加する処理を行なう（Ｓ４→Ｓ７）。また、ビアによる接続の場合は、そのビア特定データもネット特定情報に付加する（Ｓ５→Ｓ７）。こうして、図３に示すように、配線ネットデータ登録メモリ１５２ｉ内には、各ネット特定情報ｎｅｔ１，ｎｅｔ２，・・と、その配線ネットに属するエレメントの特定データＯＢ11，ＯＢ12，・・あるいはビアの特定データＶＡ11，ＶＡ12，・・とが互いに対応付けられたネットデータが記憶されてゆくこととなる。
【００４４】
他方、図８に示すように、異レイヤ間で重なるエレメントが発生した場合は、それらエレメント特定データの重なり先のネットデータへの付加は行われない。しかしながら、図１３のＳ１０において、新たに入力されたビア図形により互いに接続される配線ネット図形が発生した場合はＳ１１に進み、それらの配線ネット図形のネットデータ同士を統合（マージ）して、それを１つの配線ネット図形のネットデータとして再登録する処理が行われる。この場合、ネット特定情報は、統合前の配線ネット図形の一方に対応するものを残し、他方を削除してこれを欠番として扱うようにしてもよいし、両方のネット特定情報を消して新たなネット特定情報を付与するようにしてもよい。
【００４５】
上記のようなエレメントやビアの入力の作図入力を繰り返した後、作図作業を終了する場合は、Ｓ１２からＳ１３へ進み、図面データメモリ１５２ｇ内に蓄積されている図形のデータ、すなわち図面データを、配線ネットデータ登録メモリ１５２ｉ内のネットデータとともにファイル名を付与して、ＨＤＤ１１０（図２）の図面データファイル１６３に書き込み、保存する。
【００４６】
次に、図１０に示すように、各作図レイヤＬＹ１，ＬＹ２‥には、各々これに対応する形で補正レイヤＬＸ１，ＬＸ２‥が設定され、補正エリア参照テーブル７２の形で記憶されている。各補正レイヤには、エリア外形線を特定する補正エリア特定データが入力されている。補正エリアは、補正レイヤＬＸ１上にて補正エリアを面データとして記述するものであり、補正エリアＩＤ（Ｂ１１，Ｂ１２，‥）と、エリア種別特定データ（Ｊ１１，Ｊ１２，‥）とが付与されている。図１１に示すように、作図レイヤ上の各エレメント（ビア含む）には、対応する補正レイヤのどの補正エリアに属するかが、例えば補正エリアＩＤを介して、データ上にて対応付けられている。そして、図１２に示すように、各エレメントのＣＡＤデータをＣＡＭデータ化するに際しての補正情報の内容が、補正エリアの種別毎に定められている。
【００４７】
上記のようにして作成された、各エレメント（作図対象要素）のＣＡＤデータは、ＣＡＭデータに変換される。ＣＡＭデータは、エレメント又は該エレメントと関連付けた形で電子回路基板１に形成される付加要素（例えばエレメントをなす半田ランド上に形成される半田バンプ）からなる製造対象要素の、製造途上での寸法、形状及び配置位置、あるいは製造対象要素を製造するための治具（例えば、ビアパターンや配線パターンを露光するためのマスクや、半田バンプ形成に使用する半田ペースト塗布用マスクなど）の、該製造対象要素に対応した部分の寸法、形状及び配置位置を特定する図形データである。
【００４８】
図１４は、ＣＡＤデータをＣＡＭデータに変換する処理の一例を示すフローチャートである。Ｓ５１においては、ペースト塗布マスクのＣＡＭデータ、具体的には、ペースト塗布マスクに形成する半田ペースト充填用の開口部の寸法及び配置位置を記述するデータを作成する。半田バンプ自体の図形データは上記の作図処理において作成されず、従って半田バンプが属するレイヤや、半田バンプを直接記述するＣＡＤデータは存在しない。従って、半田バンプと関連付けられたエレメントのデータ、すなわち表面側配線導体層Ｍ３のレイヤ上で作成された半田ランドのＣＡＤデータか、ソルダーレジスト層８のレイヤ上で作成された半田用開口８ａのＣＡＤデータを用いて、半田ペースト充填用の開口部のＣＡＭデータが作成されることになる。
【００４９】
Ｓ５２以降は、ＣＡＤデータファイルのレイヤ毎の変換処理となる。図１４の処理においては、図１の各レイヤのエレメントＣＡＤデータを、順次自動的にＣＡＭデータ変換する処理になっているが、工程別に、必要なエレメントのＣＡＤデータのみを選択して、ＣＡＭデータ変換するようにしてもよい。以下、ステップ毎に説明する。まず、Ｓ５２で最初のレイヤを選択し、そのレイヤがソルダーレジスト層ならば（Ｓ５３；Ｙｅｓ）、Ｓ５９に進んで、ソルダーレジスト層用のＣＡＭデータを作成する。具体的には、半田充填用の開口部（図１：符号８ａ）の設計上の寸法（あるいは形状）及び形成位置を表す図形データを、感光性樹脂組成物フィルムに該開口部のパターンを転写するための、露光マスク上の対応部分（ネガ型組成物の場合は遮光部、ポジ型組成物の場合は露光部）の寸法（あるいは形状）及び形成位置を表す図形データに変換する。
【００５０】
また、選択したレイヤが導体層である場合（Ｓ５４；Ｙｅｓ）はＳ５８に進み、導体層用のＣＡＭデータを作成する。具体的には、線路導体、パッド、ランドあるいは面導体の、設計上の寸法（あるいは形状）及び形成位置を表す図形データを、線路導体や面導体に対応したメッキウィンドウをメッキレジスト層にパターニングするための、フォトリソグラフィー用露光マスク上のメッキウィンドウパターン（ネガ型フォトレジストを用いるの場合は遮光部、ポジ型フォトレジストを用いる場合は露光部）の寸法（あるいは形状）及び形成位置を表す図形データに変換する。さらに、選択したレイヤがビア層である場合（Ｓ５５；Ｙｅｓ）はＳ５６に進み、ビア層用のＣＡＭデータを作成する。具体的には、形成すべきビアの設計上の寸法（あるいは形状）及び形成位置を表す図形データを、フォトリソグラフィー用露光マスク上の対応部分（ビルドアップ層を、ネガ型感光性樹脂組成物フィルムを用いて形成する場合はマスク上の遮光部、ポジ型感光性樹脂組成物フィルムを用いて形成する場合はマスク上の露光部）の寸法（あるいは形状）及び形成位置を表す図形データに変換する。なお、ビア穿孔をフォトビアプロセスではなく、レーザービーム穿孔により行なうこともできるが、この場合は、形成すべきビアの設計上の寸法（あるいは形状）及び形成位置を表す図形データに基づき、レーザービーム強度やビーム径、あるいはフォーカス深度などのレーザービーム特定情報と、レーザービームの照射位置情報とを含むＣＡＭデータに変換すればよい。
【００５１】
なお、レイヤが上記のいずれでもなかった場合は、ＣＡＤデータが不存在のレイヤとしてスキップする。上記の処理を、Ｓ６０、Ｓ６１→Ｓ５３の流れでレイヤを次々と変えながら実行し、全てのレイヤについてＣＡＭデータ変換処理が完了すれば処理を終了する。なお、各エレメントのＣＡＤデータを上記のＣＡＭデータに変換する際に使用する変換テーブルは、図２の補正データファイル１６５に記憶されているものを使用する。
【００５２】
次に、導体層の各導体要素はいわゆるパターンメッキの手法により形成される。図１８は、その工程の一例を示すものである。すなわち、工程１では、誘電体層６のほぼ全面に、無電解Ｃｕメッキ等によりメッキ用下地導電層ＢＰＬを形成し、さらにそのメッキ用下地導電層ＢＰＬを、周知のフォトレジストにて構成されたメッキレジスト層ＰＲで覆う。次に、該メッキレジスト層ＰＲに露光マスクＭＫを重ねる。露光マスクＭＫは、線路導体や面導体に対応したメッキウィンドウをメッキレジスト層にパターニングするためのものであり、ガラス等の透明基板ＧＢ上にメッキウィンドウパターンＷＰ（ネガ型フォトレジストを用いるの場合は遮光部、ポジ型フォトレジストを用いる場合は露光部：本実施形態では遮光部としている）を写真技術あるいは印刷により形成したものである。該露光マスクＭＫをメッキレジスト層ＰＲ上に配置し、露光することにより、露光マスクＭＫに形成されたメッキウィンドウのパターンをメッキレジスト層に転写する。その後、工程２に示すように、メッキレジスト層ＰＲを現像することにより、メッキレジスト層ＰＲにはメッキウィンドウＰＷＤが形成される（メッキレジスト層形成工程）。なお、図面では露光マスクＭＫは、便宜的にメッキレジスト層ＰＲ上に重ねる形で描いてあるが、実際には、実パターンを拡大する形で形成した露光マスクをメッキレジスト層ＰＲの情報に配置し、マスクに形成されたメッキウィンドウパターンを、適当な光学系を用いてメッキレジスト層上に縮小投影する形で露光を行なう。
【００５３】
次に、工程３に示すように、メッキウィンドウＰＷＤ内の領域に、メッキ用下地導電層ＢＰＬを導通路とする形で電解Ｃｕメッキにより、導体要素を構成するパターンメッキ層ＰＬを成長する（パターンメッキ工程）。その後、工程４に示すように、メッキレジスト層ＰＲを除去し、さらに、パターンメッキ層以外の領域に残留する不要なメッキ用下地導電層ＢＰＬを、パターンメッキ層ＰＬをエッチングレジスト層で覆わずにエッチング除去する（エッチング工程）。このとき、パターンメッキ層ＰＬはメッキ用下地導電層ＢＰＬとともにエッチングされるので、得るべき導体要素の設計寸法に対しエッチング代分だけ面積拡張した形でパターンメッキ層ＰＬを形成する必要があり、ＣＡＤ／ＣＡＭ変換に際しても、導体要素の図形データを面積拡張しつつメッキウィンドウＰＷＤの図形データに変換する必要がある。
【００５４】
ここで、導体要素が線路導体である場合、メッキウィンドウの図形データに変換する際の線路幅の拡張比率ηは、線路幅の小さい線路導体において線路幅の大きい線路導体よりも大きくなるように設定する。図１９に示すように、線路導体同士で比較した場合、幅の狭い線路導体（設計幅Ｗｐ１）の方が、幅の広い線路導体（設計幅Ｗｐ２）よりも導体体積に対するエッチング表面積の比率が大きくなるので、該幅の狭い線路導体の線路幅拡張比率η１（メッキウィンドウ幅Ｗ０１）を、幅の広い線路導体の線路幅拡張比率η２（メッキウィンドウ幅Ｗ０２）よりも大きくすれば、オーバーエッチングによる線幅不足不良を効果的に防止することができる。
【００５５】
また、導体要素の図形データをメッキウィンドウの図形データに変換する際の面積拡張比率は、導体要素が面導体である場合よりも線路導体である場合の方が大きくなるように定める。これは、幅の狭い線路導体は、面導体と比較して導体体積に対するエッチング表面積の比率が大きく、同じ条件でエッチングを施した場合に、エッチングによる面積縮小率が高くなるからである。
【００５６】
エッチング代分を補正してパターンメッキ層を形成するときに、図２１（ａ）のようにメッキレジスト層ＰＷＤの幅が狭い場合、パターンメッキ工程において図２１（ｂ）のようにメッキレジスト層ＰＷＤとメッキ用下地導電層ＢＰＬとの接合部の隙間からメッキ液が浸透してパターンメッキ層を形成してしまうことがある。これは、メッキ用下地導電層ＢＰＬの厚さが増加したことと同じで、この後のエッチング工程で不要なメッキ用下地導電層ＢＰＬを除去した場合に該箇所については完全に除去が出来ず、図２１（ｃ）のように浸透したパターンメッキ層の厚さの分だけメッキ用下地導電層ＢＰＬが残留し、場合によっては隣り合うパターンメッキ層ＰＬが短絡する可能性もある。
【００５７】
また、図２２（ａ）のようにメッキレジスト層ＰＷＤの幅がさらに狭い場合、パターンメッキ工程において図２２（ｂ）のようにメッキレジスト層ＰＷＤとメッキ用下地導電層ＢＰＬとの接合部の隙間からメッキ液が浸透し、その浸透圧力によってメッキレジスト層ＰＷＤがメッキ用下地導電層ＢＰＬから剥離してしまうことがある。これにより、本来メッキレジスト層ＰＷＤが存在する箇所にもパターンメッキ層が形成され（図２２（ｃ））、エッチング工程で不要なメッキ用下地導電層ＢＰＬを除去した後も図２２（ｄ）のように隣り合うパターンメッキ層ＰＬ１およびＰＬ２が短絡することになる。
【００５８】
上記の現象を回避するために、図２３（ａ）のように、メッキレジスト層ＰＷＤの幅Ｗｐｗｄが基準値よりも狭い、即ち、メッキレジスト層ＰＷＤとメッキ用下地導電層ＢＰＬとの接合部の隙間からメッキ液が浸透してパターンメッキ層を形成したり、メッキレジスト層ＰＷＤがメッキ用下地導電層ＢＰＬから剥離してパターンメッキ層ＰＬが短絡する可能性がある場合には、メッキレジスト層ＰＷＤの幅を短絡防止可能となる最低幅（基準値）になるように拡張する。こうすれば、パターンメッキ工程において図２３（ｂ）のようにメッキレジスト層ＰＷＤとメッキ用下地導電層ＢＰＬとの接合部の隙間からメッキ液が浸透してパターンメッキ層を形成しても、接合部全体に広がることはない。よって、図２３（ｃ）のように、この後のエッチング工程で不要なメッキ用下地導電層ＢＰＬを除去した場合に隣り合うパターンメッキ層ＰＬが短絡することはない。
【００５９】
図１５は、上記工程を前提とした導体層ＣＡＭデータ作成処理の詳細を示すフローチャートである。この処理は導体層のレイヤ毎に行なわれる。まず、Ｓ１０１においては、当該のレイヤ（導体層）上のエレメント（導体要素）の最初のものを選択し、Ｓ１０２では、そのエレメントの最小幅がエッチングによって除去されてしまわない基準値以上であるかどうかを判断する。該エレメントの最小幅が該基準値を下回る場合（Ｓ１０２；Ｎｏ）には、エッチング代を考慮した標準補正（詳細は後述）を行なう（Ｓ１０５）。また、該エレメントの最小幅が該基準値を上回り（Ｓ１０２；Ｙｅｓ）、かつ、隣接するエレメントとの距離がメッキレジスト層形成可能な基準値以上の場合（Ｓ１０３；Ｙｅｓ）にも、エッチング代を考慮した標準補正を行なう（Ｓ１０５）。
【００６０】
一方、該エレメントの最小幅が該基準値を上回るが（Ｓ１０２；Ｙｅｓ）、隣接するエレメントとの距離がメッキレジスト層形成可能な基準値を下回る場合（Ｓ１０３；Ｎｏ）には、メッキレジスト層保護用の補正（詳細は後述）を行なう（Ｓ１０４）。その後Ｓ１０６に進み、次のエレメントがあればＳ１０７からＳ１０２に戻って以下の処理を繰り返し、次のエレメントがなければ処理を終了する。
【００６１】
図１６は、エッチング代を補正する標準補正における導体層ＣＡＭデータ作成処理の詳細を示すフローチャートである。Ｓ３０２では、そのエレメントが線路導体であるかどうかを判断する。線路導体であればＳ３０３に進み、その線幅Ｗｐを読み出す。前述の通り、線幅拡張の補正係数ηは、線幅Ｗｐの絶対値が小さくなるほど大きく設定される。例えば図２０のごとく、種々の線幅Ｗｐ１，Ｗｐ２，‥に対応する補正係数η１，η２，‥が、補正テーブル７５の形で、前述の補正データファイル１６５に記憶されている。Ｓ３０４では、リードした線幅Ｗｐに対応する補正係数ηの値を、上記補正テーブル７５上にて見出す。リードした線幅Ｗｐに直接対応する補正係数ηがテーブル上に存在しなかった場合は、テーブル上にある前後の線幅Ｗｐの値から補間演算により補正係数を求める。そして、Ｓ３０５に進み、メッキウィンドウ幅となる補正後線幅Ｗｐ’をＷｐ’＝η・Ｗｐとして算出し、Ｓ３０６において、露光マスクのメッキウィンドウ図形データ（ＣＡＭデータ）として記憶する。
【００６２】
一方、Ｓ３０２でＮｏの場合はＳ３０７に進み、ここでエレメントが面導体であった場合はＳ３０８に進む。面導体の図形データ（ＣＡＤデータ）は、前述のごとく、面導体の頂点間を連結する線分データの集合として規定され、各頂点の座標データを、周回順を規定した形で配列したものである。そして、これを面導体用のメッキウィンドウ図形データ（ＣＡＭデータ）にするために、図２４に示すように、面導体が面積拡大する方向に、各線分データつまり頂点（Ｂ１１，Ｂ１２，‥）の座標データを予め定められたオフセット量ζだけ移動させる形で補正し、該補正後の線分データ（移動後の頂点（Ｂ１１’，Ｂ１２’，‥）のデータ）の集合を、ウィンドウパターンの図形情報として定めることになる。
【００６３】
具体的には、図１６のＳ３０８にて、面導体の図形データをメッキウィンドウ図形データ（ＣＡＭデータ）に変換するための、外形線オフセット量ζを読み出し、Ｓ３０９にて、面導体の頂点データを該オフセット量ζが得られるように移動させる（つまり、外形線の構成成分をオフセットする）。そして、Ｓ３１０で、移動後の頂点データ（オフセット後の外形線）をＣＡＭデータとして記憶する。
【００６４】
図２４に示すように、面導体の外形線が、ＣＡＤデータの座標軸（ｘ軸及びｙ軸とする）と平行な線分のみで構成される場合は、移動後の頂点がもとの面導体の外側へ移動するように、頂点座標のｘ座標及びｙ座標のζを加算又は減算する処理を行なえばよい。なお、ＣＡＤデータが規定する設計寸法の面導体の面積は、線路導体の面積よりも通常十分に大きく（例えば１０倍以上）、ζの値は、面導体の図形データをメッキウィンドウ図形データにＣＡＤ／ＣＡＭ変換したときの面積拡大率が、最大幅の線路導体をＣＡＤ／ＣＡＭ変換したときの面積拡大率よりも小さくなるように定められている。
【００６５】
図１７は、メッキレジスト層保護用の補正を行なうＣＡＭデータ作成処理の詳細を示すフローチャートである。まず、該メッキレジスト層の幅Ｗｐｗｄを読み込み（Ｓ２０１）、メッキレジスト層を保護可能な最小幅とＷｐｗｄとの差Ｗａを求め（Ｓ２０２）、オフセット値ＷｏｆをＷａ／２とする（Ｓ２０３）。次に、該エレメントおよび該メッキレジスト層を挟んで対向するエレメントの、ＣＡＤデータの外形線の構成成分についてＷｏｆだけ該当するエレメントの内側方向にオフセットする（Ｓ２０４）。このとき、オフセット後の該２つのエレメントの最小幅がパターンメッキ層形成可能な基準値以下である場合（Ｓ２０５；Ｙｅｓ）には、該当するエレメントのＣＡＤデータの外形線の構成成分について、最小幅が基準値になるまで該当するエレメントの外側方向に移動し（戻し）オフセット値を減ずる（Ｓ２０６）。そして、オフセット位置確定後の外形線をＣＡＭデータとして記憶する（Ｓ２０７）。
【００６６】
図２５に上記処理によるメッキレジスト層保護用の補正の実施例を示す。図２５（ａ）のエレメント１はＷｏｆ分内側にオフセットされても（導体幅が減少しても）導体層を形成するために必要な最小幅Ｗｍｉｎに対して十分余裕があるので、オフセット位置はＷｏｆだけ減じた位置で確定する（図２５（ｂ））。一方、図２５（ａ）のエレメント２はＷｏｆ分内側にオフセットされると、導体層を形成するために必要な最小幅Ｗｍｉｎを割り込んでしまうので、該最小幅Ｗｍｉｎを確保することを優先し、オフセット位置はＷｏｆよりも小さい値のＷｏｆ１だけ減じた位置で確定する（図２５（ｂ））。
【００６７】
該エレメント（導体層）におけるＣＡＤデータの外形線の構成成分について内側にオフセットする方法としては、上記方法とは別に、対向する２つのエレメントのうちで導体幅により十分余裕がある方のエレメント（例えば、図２５のエレメント１）のみで外形線を内側にオフセットする方法、オフセット量を対向する２つのエレメントのオフセット可能量に応じて分配し、分配されたオフセット量に従ってそれぞれのエレメントの外形線を内側にオフセットする方法を採ってもよい。
【００６８】
図２６は、同一面上の導体層９０内に隣り合う２つの開口部９１，９３を形成し、それらの開口部９１，９３の内側にそれぞれ導体層９２，９４を形成する例である。開口部９１と９３との最小距離をＤ１、開口部９１と内側の導体層９２との距離をＤ２とする。このとき、Ｄ１＜Ｄ２の場合は開口部９１と開口部９３との間の導体層の形成を確実に行なうためにエッチング代を考慮する標準補正を実施し、Ｄ１＞Ｄ２の場合は開口部９１と導体層９２との間のメッキレジスト層の形成を確実に行なうためにメッキレジスト層保護補正を実施するというように、導体層の幅とメッキレジスト層の幅との大小関係によって、いずれの補正を優先して行なうかを決定する方法を採ってもよい。また、Ｄ１を導体層の形成のために必要な最小幅の値で割った値を導体層余裕度、Ｄ２をメッキレジスト層の形成のために必要な最小幅の値で割った値をメッキレジスト層余裕度としたとき、２つの余裕度のうち小さい方についての補正を優先する方法を採ってもよい。
【００６９】
前述の補正処理において、メッキレジスト層保護のための補正量（オフセット量）を、該エレメントの幅の一定割合とする方法を採ってもよい。これは、該エレメントの幅が導体層を形成可能な基準値を下回らないために行なうものである。該エレメントの幅が導体層を形成可能な基準値を下回る場合はオフセット量の割合は０％で、補正（オフセット）は行なわない。該エレメントの幅が該基準値を超える場合は、オフセット量を該エレメントの幅と該基準値の差の値の一定割合とするものである。つまり、該エレメントの幅が該基準値に対して十分広い場合はオフセット量を大きくとることが可能で、該エレメントの幅が該基準値と差がない場合はオフセット量は小さくなる。
【００７０】
以上のようにして作成されたＣＡＭデータは、必要に応じて図２の入出力インターフェース１０２から出力され、電子回路基板１の製造に供される。例えば、ペースト塗布マスクの開口部内径は、ペースト塗布マスクの作成時に、マスク作成用の加工装置（例えば、レーザー穿孔装置）に出力される。加工装置側では、このＣＡＭデータが示す開口部の内径と形成位置のデータに従い、金属板等の素材に開口部を順次穿孔して、ペースト塗布マスクが作成される。ソルダーレジスト層のフォトリソグラフィー用露光マスクの開口用マスクパターン外径は、該露光マスクの作製装置（例えば写真製版装置）に出力される。装置側では、このＣＡＭデータが示す開口用マスクパターン外径と形成位置のデータに従い、露光マスクが作製される。さらに、導体用ＣＡＭデータは、導体層のフォトリソグラフィー用露光マスクの作製装置（例えば写真製版装置）に出力される。装置側では、このＣＡＭデータが示すメッキウィンドウの図形データに従い、パターンメッキ用の露光マスクが作製される。
【００７１】
以上、本発明の実施の形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。
【図面の簡単な説明】
【００７２】
【図１】電子回路基板の一例を示す断面図。
【図２】本発明の電子回路基板用ＣＡＤ／ＣＡＭシステムの電気的構成を示すブロック図。
【図３】配線ネットデータ登録メモリの内容を示すマップ。
【図４】本発明の電子回路基板用ＣＡＤ／ＣＡＭシステムにおける作図画面上での操作過程の説明図。
【図５】エレメントの概念図。
【図６】エレメントのＣＡＤデータの概念図。
【図７】エレメントの重なり接続状態の第一説明図。
【図８】エレメントの重なり接続状態の第二説明図。
【図９】エレメントのビア接続状態の説明図。
【図１０】補正エリア参照テーブルの一例を示す概念図。
【図１１】補正エリア／エレメント対応テーブルの一例を示す概念図。
【図１２】エリア別補正係数用の補正テーブルの一例を示す模式図。
【図１３】作図処理の流れを示すフローチャート。
【図１４】ＣＡＭデータ作成処理の流れを示すフローチャート。
【図１５】導体層補正処理の流れを示すフローチャート。
【図１６】標準補正処理の流れを示すフローチャート。
【図１７】メッキレジスト層保護用補正処理の流れを示すフローチャート。
【図１８】導体層をパターンメッキする工程の説明図。
【図１９】線路導体の幅に応じて、パターンメッキ後のエッチング代に差が生ずる様子を説明する図。
【図２０】線路導体の図形データをＣＡＭ変換する際に用いる補正テーブルを示す概念図。
【図２１】メッキレジスト層の幅が狭いときに、パターンメッキ層がメッキ用下地導電層との接合部に形成される様子を説明する図。
【図２２】メッキレジスト層の幅が狭いときに、パターンメッキ時にメッキレジスト層が剥離する様子を説明する図。
【図２３】メッキレジスト層保護用補正を行なった場合の、パターンメッキおよびエッチングの様子を説明する図。
【図２４】面導体の図形データをＣＡＤ／ＣＡＭ変換する概念を示す図。
【図２５】パターンメッキ層とメッキレジスト層のうち、いずれの補正を優先して実施するかを説明するための図。
【図２６】同一導体面上に隣接する開口部を形成する際に、本発明を適用するための説明図。
【符号の説明】
【００７３】
１０１  電子回路基板用ＣＡＤ／ＣＡＭシステム
１０２  入出力インターフェース（ＣＡＭデータ出力手段）
１０３  ＣＰＵ（作図レイヤ設定手段、ＣＡＤデータ入力手段、ＣＡＭデータ変換手段、ＣＡＭデータ出力手段）
１０５  ＲＡＭ
１０６  キーボード
１０７  マウス（ＣＡＤデータ入力）
１０８  ＣＤ−ＲＯＭドライブ
１１０  ハードディスクドライブ
１１２  コンピュータ本体
１２０  ＣＤ−ＲＯＭ（コンピュータプログラムを記録した記録媒体）
【図１】
2005243836.tif 000003
【図２】
2005243836.tif 000004
【図３】
2005243836.tif 000005
【図４】
2005243836.tif 000006
【図５】
2005243836.tif 000007
【図６】
2005243836.tif 000008
【図７】
2005243836.tif 000009
【図８】
2005243836.tif 000010
【図９】
2005243836.tif 000011
【図１０】
2005243836.tif 000012
【図１１】
2005243836.tif 000013
【図１２】
2005243836.tif 000014
【図１３】
2005243836.tif 000015
【図１４】
2005243836.tif 000016
【図１５】
2005243836.tif 000017
【図１６】
2005243836.tif 000018
【図１７】
2005243836.tif 000019
【図１８】
2005243836.tif 000020
【図１９】
2005243836.tif 000021
【図２０】
2005243836.tif 000022
【図２１】
2005243836.tif 000023
【図２２】
2005243836.tif 000024
【図２３】
2005243836.tif 000025
【図２４】
2005243836.tif 000026
【図２５】
2005243836.tif 000027
【図２６】
2005243836.tif 000028