(57)【要約】      （修正有）【課題】外部電極を容易に低コストで形成することができる電子部品及びその製造方法を提供する。【解決手段】インダクタ１は、無機粉末とエポキシ系樹脂とからなる複合材料層２Ａを複数積層してなる積層体２と、該積層体２内に形成された内部導体３とを備え、積層体２の表面に、内部導体３と電気的に接続された金属箔からなる第１、第２外部電極４、５を設けたものである。【選択図】図１
2005252141.tif 000002
【特許請求の範囲】
【請求項１】
無機粉末と硬化性樹脂とからなる複合材料層を複数積層してなる積層体と、該積層体内に形成された内部導体とを備え、前記積層体の表面に、前記内部導体と電気的に接続された金属箔からなる外部電極を設けたことを特徴とする電子部品。
【請求項２】
前記金属箔は、複数種の金属によって形成されてなることを特徴とする請求項１に記載の電子部品。
【請求項３】
無機粉末と未硬化の樹脂成分からなる複合材料シートに内部導体パターンを形成する工程と、内部導体パターンが形成された前記複合材料シートを複数積層し、内部導体パターンを含む積層体を形成する工程と、前記積層体の表面に、前記内部導体パターンと電気的に接続するように外部電極となる金属箔を圧着する工程と、前記樹脂成分を硬化する工程とを備えたことを特徴とする電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品及びその製造方法に関し、更に詳しくは、外部電極を容易に低コストで形成することができる、信頼性の高い電子部品及びその製造方法に関する。
【背景技術】
【０００２】
従来のこの種の技術として、例えば特許文献１において提案されたインダクタンス素子が知られている。
【０００３】
特許文献１に記載のインダクタンス素子の場合には、複合材料、特に熱硬化性樹脂に機能材料粉末（セラミック粉末や磁性粉末）を分散させた複合材料から複合材料シートを作製し、この複合材料シートに内部導体を形成した後、複合材料シートを硬化し、次いで、内部導体と電気的に接続するように端子電極を外部電極として形成している。一般に複合材料や樹脂からなる素子表面に外部電極を形成する方法としてはメッキ法が用いられており、特許文献１に記載のインダクタンス素子の場合には無電解メッキと電解メッキとを組み合わせたメッキ法が用いられている。
【０００４】
【特許文献１】特開２００３−１９７４２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のメッキ法を用いて外部電極を形成する場合には、外部電極の形成部位に、予め導電性を有する材料を下地層として形成するか、レジストを塗布して不必要な部位のマスク処理をしなくてはならず、製造工程が複雑になり、多くの工数を要する。また、メッキ法を用いた場合には、下地の材料組成の影響を受け易く、メッキ膜の成長速度が下地組成によって著しく変化するため、条件設定に多くの時間と手間を要するという課題があった。更に、メッキを施す際に強い酸性またはアルカリ性を示すメッキ液に電子部品を浸漬するため、メッキ液が電子部品の内部に侵入し、内部導体を侵食、溶解したり、メッキ液の残渣によるマイグレーションや水分の残留による半田爆ぜ等の発生により、信頼性を低下させるという課題があった。
【０００６】
導電性ペーストの焼き付け方法により外部電極を形成する際に、導電性ペーストとして汎用されている銀粉末を含む導電性ペーストを用いる場合には、半田を用いた電子部品の実装時に銀が半田内に拡散して電気伝導度が低下するという問題がある。また、銅粉末やニッケル粉末を含む導電性ペーストを用いる場合には、それぞれの金属の酸化によって電気伝導度が低下する問題があり、また、貴金属粉末を含む導電性ペーストを用いる場合にはコスト高になる問題がある。このように導電性ペースト単独での外部電極の形成は問題が多いため、現状では導電性ペーストとメッキ法を組み合わせた方法が実用化されているが、この方法ではメッキ工程が増えるばかりか、上述したメッキ法自体の問題点が浮上する。
【０００７】
本発明は、上記課題を解決するためになされたもので、製造工程を簡素化して製造コストの低減を実現することができ、且つ、信頼性の高い電子部品及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の請求項１に記載の電子部品は、無機粉末と硬化性樹脂とからなる複合材料層を複数積層してなる積層体と、該積層体内に形成された内部導体とを備え、前記積層体の表面に、前記内部導体と電気的に接続された金属箔からなる外部電極を設けたことを特徴とするものである。
【０００９】
また、本発明の請求項２に記載の電子部品は、請求項１に記載の発明において、前記金属箔は、複数種の金属によって形成されてなることを特徴とするものである。
【００１０】
本発明の請求項３に記載の電子部品の製造方法は、無機粉末と未硬化の樹脂成分からなる複合材料シートに内部導体パターンを形成する工程と、内部導体パターンが形成された前記複合材料シートを複数積層し、内部導体パターンを含む積層体を形成する工程と、前記積層体の表面に、前記内部導体パターンと電気的に接続するように外部電極となる金属箔を圧着する工程と、前記樹脂成分を硬化する工程とを備えたことを特徴とするものである。
【００１１】
本発明の電子部品に用いられる無機粉末は、電子部品に要求される電気的、磁気的特性を満足するものであれば特に制限されるものではなく、電気的、磁気的特性、材料強度、熱伝導性の改良等の目的に応じて適宜選択することができる。無機粉末としては、例えば、磁性粉末、誘電体粉末、半導体粉末、その他のセラミック粉末やガラス粉末、炭素粉末等があり、電子部品で要求される特性を満足していれば、これらは単独であるいは複数の粉末を適宜組み合わせたものが用いられる。また、粉末以外の各種充填材としてバルーン、繊維、織布等を含んでいても良い。
【００１２】
磁性粉末としては、例えばフェライト粉末、磁性金属粉末を用いることができる。フェライト粉末としては、例えば、Ｎｉ、Ｎｉ−Ｚｎ、Ｎｉ−Ｃｕ−Ｚｎ、Ｎｉ−Ｃｏ、Ｎｉ−Ｃｏ−Ｚｎ、Ｍｎ−Ｚｎ、Ｍｎ−Ｍｇ−Ｚｎ、フェロックスプレーナー等の粉末を用いることができる。また、磁性金属粉末としては、例えば、Ｆｅ、Ｎｉ、Ｃｏ及び希土類金属、これらの合金またはアモルファス等の粉末を用いることができる。尚、磁性金属粉末は、表面が絶縁処理されたものが好ましい。
【００１３】
誘電体粉末としては、例えば、酸化チタン系、チタン酸バリウム系、チタン酸ストロンチウム系、チタン酸カルシウム系、チタン酸ビスマス系、チタン酸マグネシウム系、チタン−バリウム−希土類元素系、アルミナ系、ジルコニア系等の粉末を用いるこができる。
【００１４】
半導体粉末としては、例えば、Ｓｉ、Ｇｅ、ＩｎＳｎ、ＧａＡｓ、Ｂｉ２Ｔｅ３、ＰｂＳ、ＩｎＰ、ＳｉＣ、ＺｎＯ、ＳｒＴｉＯ３系、Ｓｅ、ＣｄＳｅ、ＣｄＳ、ＧａＰ、ＣｄＴｅ、ＳｎＯ、ＴｉＯ等の粉末を用いることができる。
【００１５】
また、本発明の電子部品に用いられる樹脂成分は、半田付けに対応できる耐湿信頼性のある材料であれば特に制限されない。このような樹脂成分としては例えば熱硬化性樹脂が好ましい。熱硬化性樹脂としては、例えば、エポキシ系樹脂、ポリイミド系樹脂、フェノール系樹脂、ベンゾオキサジン系樹脂、ジアリルフタレート系樹脂、熱硬化性ポリフェニレンエーテル系樹脂、ビスマレイミドトリアジン系樹脂、不飽和ポリエステル系樹脂、アモルファスポリオレフィン系樹脂等を用いることができる。これらの樹脂成分は金属箔との密着性が低下しない範囲で任意の硬化度を選択することができる。樹脂成分には必要に応じて適宜の添加成分を添加する。
【００１６】
上記添加成分としては、例えば硬化促進剤、分散剤、難燃剤、湿潤剤、帯電防止剤、相溶化剤等を用いることができる。硬化促進剤としては、例えば、トリフェニルホスフィン、イミダゾール化合物等を用いることができ、分散剤としては、例えばポリアルキレンオキサイド系やポリカルボン酸系等を用いることができ、難燃剤としては、例えばリン系、水酸化アルミニウム等を用いることができ、湿潤剤としては、例えばフタル酸エステル等を用いることができる。
【００１７】
本発明の電子部品に用いられる内部導体は、導電性を有すれば特に制限されないが、導電性ペーストまたは金属箔によって形成されたものが好ましい。導電性ペーストは、複合材料シートにスクリーン印刷等の手法により所定形状の導体パターンとして塗布して用いられ、金属箔は、エッチング等の手段によって所定形状の導体パターンとして形成して複合材料シートに転写して用いられる。内部導体の材料としては、銀、銅、ニッケル、スズまたはこれらの合金等を用いることができる。
【００１８】
本発明の電子部品の外部電極に用いられる金属箔は、導電性を有すれば特に制限されないが、銅、銀、白金、ニッケル、スズ、アルミニウム等を用いることができる。金属箔としては、一種類の金属の箔であっても、複数の金属が層状をなしているものであっても良い。金属の厚みは、５〜３０μｍが好ましい。外部電極の厚みも５〜３０μｍが好ましい。従って、複数の金属が層状になった箔を用いて外部電極を形成する場合でも、外部電極としての厚みは全体で５〜３０μｍにすることが好ましい。外部電極の厚みが５μｍ未満では取付作業中に金属箔が破れる虞があり、３０μｍを超えると切断時にバリが発生し、バリ取り作業が必要になると共に電子部品の薄層化の妨げになって好ましくない。また、金属箔の製法は、特に制限されず、圧延法、電解法のいずれの製法であっても良く、また、金属箔の表面状態についても特に制限されない。また、複数の金属層の形成方法についても、特に制限されず、金属箔同士の圧延、金属箔上へのスパッタリングや蒸着、またはスパッタリングと蒸着の組み合わせた方法等を用いることができる。
【００１９】
本発明の電子部品の製造方法では、無機粉末と未硬化の樹脂成分からなる複合材料シートに内部導体パターンを形成した後、内部導体パターンが形成された複数の複合材料シートを積層して内部導体を含む積層体を形成する。そして、前記積層体の表面に外部電極となる金属箔を圧着し、外部電極と内部導体と電気的に接続した後、積層体の樹脂成分を硬化する。尚、外部電極を形成する段階では積層体の樹脂成分は未硬化の状態にあるため、複数の金属箔を重ねて層状の外部電極を形成する場合には、予め複数枚の金属箔を一体化した層状の金属箔を積層体に圧着することが好ましい。複数枚の金属箔を一枚ずつ積層体に圧着すると、圧着工程を複数回繰り返すことになり、積層体の強度が保てなくなる虞があるからである。また、外部電極を複数層の金属層で形成する場合には、一層目の金属層は金属箔を圧着して形成し、二層目の金属層はスパッタリングや蒸着によって形成しても良い。
【発明の効果】
【００２０】
本発明の請求項１〜請求項３に記載の発明によれば、製造工程を簡素化して製造コストの低減を実現することができ、且つ、信頼性の高い電子部品及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
次いで、図１〜図５を参照しながら本発明を下記実施例に基づいて具体的に説明する。尚、図１は本発明の一実施形態であるコンデンサを示す断面図、図２は図１に示すコンデンサの分解斜視図、図３の（ａ）〜（ｃ）は図１に示すコンデンサの内部導体を形成する工程を示す工程図、図４は本発明の他の実施形態であるインダクタを示す断面図、図５は図４に示すインダクタを複数形成した状態の分解斜視図、図６は図５に示す複数のインダクタを個々のインダクタに切断した状態を示す斜視図である。
【実施例１】
【００２２】
本実施例ではコンデンサを作製した。本実施例のコンデンサ１は、例えば図１、図２に示すように、無機粉末と硬化性樹脂とからなる複合材料層２Ａを複数積層してなる積層体２と、この積層体２内に形成された内部導体３とを備えている。積層体２の上下両面には金属箔からなる第１、第２の外部電極４、５が設けられ、これらの外部電極４、５はそれぞれ後述するように内部導体３と電気的に接続されている。
【００２３】
上記内部導体３は、図１、図２に示すように、各複合材料層２Ａの上面の外周縁部を除いた部分の略全面に形成され且つ複合材料層２Ａを挟む第１、第２の内部電極３Ａ、３Ｂと、これらの内部電極３Ａ、３Ｂにそれぞれ個別に電気的に接続された第１、第２のビアホール導体３Ｃ、３Ｄとから構成されている。従って、第１、第２の内部電極３Ａ、３Ｂは、複合材料層２Ａを挟んでコンデンサを構成している。
【００２４】
図１に示すように第１の内部電極３Ａの右辺近傍に第１のビアホール導体３Ｃが形成され、これら両者３Ａ、３Ｃが電気的に接続されている。また、第１の内部電極３Ａの左辺近傍には第２のビアホール導体３Ｄが形成され、このビアホール導体３Ｄは第１の内部電極３Ａに形成された切欠部（図２を参照）で電気的に絶縁されている。また、第２の内部電極３Ｂは、第１の内部電極３Ａと左右が逆のパターンとして形成され、第２のビアホール導体３Ｄと電気的に接続され、第１のビアホール導体３Ｃと電気的に絶縁されている。積層体２内では各複合材料層２Ａの第１、第２のビアホール導体３Ｃ、３Ｄは互いに繋がって上下に延びている。そして、第１のビアホール導体３Ｃは上端で第１の外部電極４に電気的に接続され、第２の外部電極５とは電気的に絶縁されている。第２のビアホール導体３Ｄは下端で第２の外部電極５に電気的に接続され、第１の外部電極４とは電気的に絶縁されている。
【００２５】
上記第１、第２の外部電極４、５は、それぞれ２枚の金属箔を積層して形成されている。第１、第２の外部電極４、５は、いずれも内側の金属箔４Ａ、５Ａが例えば銅箔によって形成され、外側の金属箔４Ｂ、５Ｂが例えばスズ箔によって形成されている。従って、第１、第２の外部電極４、５は、銅箔からなる金属箔４Ａ、５Ａで第１、第２のビアホール導体３Ｃ、３Ｄにそれぞれ接続されている。
【００２６】
次に、図１に示すコンデンサの製造方法を図２、図３を参照しながら説明する。
図３は、最上段の複合材料層２Ａとその上面の内部電極３Ｅを形成する工程を示している。最上段の複合材料層２Ａと最下段の複合材料層２Ａにはビアホールを１個だけ設けられているが、これらの間に介在する複合材料層２Ａにはそれぞれビアホールを左右に１個ずつ設けられている点以外は最上段の複合材料層及び内部電極と同様の手順で作製する。また、最下段の複合材料層２Ａは、図１に示すように最上段の複合材料層２Ａとは反対側にビアホールが形成されている。尚、図１〜図３では１個のコンデンサ１を示しているが、実際には複数のコンデンサ１を同時に作製した後、個々のコンデンサ１に切断する。
【００２７】
最上段の複合材料層２Ａを形成する場合には、まず、図３の（ａ）に示すように、未硬化のエポキシ系樹脂に５０体積％の酸化チタンを含む、１０μｍ厚の複合材料シート１２Ａを作製する。次いで、この複合材料シート１２Ａに図３の（ｂ）に示すようにレーザ光を照射して直径が２００μｍのビアホール１２Ｂを穿孔した後、図３の（ｃ）に示すように導電性ペーストを用いてスクリーン印刷によって内部電極パターン１３Ｅを形成すると共に、ビアホール１２Ｂ内に導電性ペーストを充填して第１のビアホール導体パターン１３Ｃを形成した。同図からも明らかなように、内部電極パターン１３Ｅは、複合材料シート１２Ａに縁取りをして形成され、しかも第１のビアホール導体パターン１３Ｃと離間する切欠部が形成されている。切欠部は内部電極とビアホール導体とを電気的に絶縁する機能を備えていれば、切欠部以外の如何なる形態であっても良い。
【００２８】
一方、第１、第２の外部電極４、５となる二層構造の金属箔を準備する。本実施例では、銅箔とスズ箔を圧延により一体化した二層構造の金属箔１４、１５を作製した。
【００２９】
次いで、図２に示すように、第１、第２の内部電極パターン１３Ａ、１３Ｂ及び第１、第２のビアホール導体パターン１３Ｃ、１３Ｄがそれぞれ形成された複合材料シート１２Ａを所定の順序で必要枚数、例えば１５０枚積層し、未硬化のエポキシ系樹脂を含む未硬化の積層体１２を作製した。その後、予め準備した二層構造の金属箔１５の銅箔１５Ａを上面にして設置し、この金属箔１５上に未硬化の積層体１２を積層し、更にこの積層体１２の上面に銅箔１４Ａを下面にした金属箔１４を積層した後、所定の圧力で金属箔１４、１５を積層体１２に圧着した。圧着後、未硬化の積層体１２を２００℃で２時間熱処理してエポキシ系樹脂を硬化させて複数のコンデンサ１（図１参照）を同時に作製する。そして、この積層体１２をダイシングにより個々に切断して第１、第２の外部電極４、５が金属箔で形成されたコンデンサ１を得た。
【００３０】
また、実施例１のコンデンサと比較するために比較例１のコンデンサを作製した。比較例１では、複合材料シートの左端または右端に縁取りをすることなく第１、第２の内部電極を形成すると共に上下に内部電極パターンを有しない複合材料シートを積層した以外は実施例１と同一の要領で未硬化の積層体を作製した。尚、これらの内部電極は切欠部を有しない。そして、この積層体を実施例１と同様にダイシングによりチップ部品として切断し、これらのチップ部品を２００℃で２時間熱処理してエポキシ系樹脂を硬化させた。硬化後のチップ部品をバレル処理した後、チップ部品の第１、第２の内部電極の引き出し面である左右両端面に銀粉末を含む導電性ペーストを塗布し、２００℃で１時間硬化させて第１、第２の外部電極を形成した。更に、第１、第２の外部電極の周りに電解メッキを施してＮｉ／Ｓｎ層を付け、コンデンサを得た。
【００３１】
次いで、実施例１及び比較例１の各コンデンサについて３０個ずつ絶縁抵抗試験を行い、その結果を表１に示した。絶縁抵抗試験では、８５℃、相対湿度８５％の環境下で、１ｋＶの電圧を２０００時間印加した後の抵抗値を測定し、１０８Ω以下の抵抗値を示したものを不良品として判断した。表１に示す結果によれば、実施例１では不良品は認められなかったが、比較例１では３０個中２４個の不良品が認められた。比較例１のコンデンサのように、第１、第２の外部電極の表面にメッキ処理を施した場合には、メッキ液が第１、第２の外部電極を通してコンデンサ内に拡散、残留し、残留したイオンが水分の浸入により電解質として働くため、Ａｇのマイグレーションを促進する現象が起こり、抵抗値が低下したものと推定される。従って、本実施例によれば、製造工程を簡素化して製造コストの低減を実現することができ、信頼性の高いコンデンサを得ることができる。
【００３２】
【表１】
2005252141.tif 000003
【実施例２】
【００３３】
本実施例ではコイル導体を内蔵するインダクタを作製した。本実施例のインダクタ２１は、例えば図４に示すように、無機粉末と硬化性樹脂とからなる複合材料層を複数積層してなる積層体２２と、この積層体２２内に形成された内部導体２３とを備えている。内部導体２３は、略コ字状に形成され且つ上下で向きを９０°回転させた４種類の導体パターン２３Ａ（図５参照）と、上下の導体パターン２３Ａを電気的に接続するビアホール導体２３Ｂとからなり、積層体２２内で上下方向に略螺旋状に延びるコイルを形成している。そして、積層体２２の上下両面には金属箔からなる第１、第２の外部電極２４、２５が設けられ、これらの外部電極２４、２５はそれぞれ内部導体２３の上下両端のビアホール導体２３Ｂと電気的に接続されている。
【００３４】
次に、図４に示すインダクタの製造方法を、図５を参照しながら説明する。
まず、図５に示すように、未硬化のエポキシ系樹脂に５０体積％のフェライト粉末を含む複合材料シート３２Ａを作製する。次いで、この複合材料シート３２Ａにレーザ光を照射してビアホールを４箇所に穿孔した後、導電性ペーストを充填し、ビアホール導体パターン３３Ｂのみを有する複合材料シート３２Ａを作製した。次いで、ポリエチレンテレフタレートフィルム付き銅箔をエッチングして４箇所のコ字状の導体パターン３３Ａを複合材料シート３２Ａ上に一括して転写し、導体パターン３３Ａの一端はビアホール導体パターン３３Ｂと接続されている。これによって導体パターン３３Ａ及びビアホール導体パターン３３Ｂを有する複合材料シート３２Ａを作製した。これと同様の手順で図５に示すように向きが９０°ずつ異なる導体パターン３３Ａを有する複合材料シート３２Ａを他に三種類作製した。
【００３５】
一方、第１、第２の外部電極４、５となる二層構造の金属箔を準備する。本実施例では、銅箔とスズ箔を圧延により一体化し，二層構造の金属箔３４、３５を作製した。
【００３６】
次いで、４種類の導体パターン３３Ａを有する複合材料シート３２Ａを必要枚数積層して未硬化のエポキシ系樹脂を含む未硬化の積層体３２を作製した。その後、予め準備した二層構造の金属箔３５の銅箔３５Ａを上面にして設置し、この金属箔３５上に未硬化の積層体３２を積層し、更にこの積層体３２の上面に金属箔３４の銅箔３４Ａを下面にして積層した後、所定の圧力で金属箔３４、３５を積層体３２に圧着する。圧着後、未硬化の積層体３２を熱処理してエポキシ系樹脂を硬化させて複数のインダクタ２１（図４参照）を同時に作製する。そして、この積層体３２を図６に示すように切断して第１、第２の外部電極４、５を金属箔で形成したインダクタ２１を得た。
【００３７】
また、実施例２のインダクタと比較するために比較例２のインダクタを作製した。比較例２では、外部電極として金属箔を使用せず、導体パターンが形成された複合材料シートを実施例２と同一の要領で作製した。但し、最上段及び最下段の複合材料シートの導体パターンは引き出し電極部を左右両端に有している。最上段の複合材料シートと最下段の複合材料シートの間に導体パターンとビアホール導体パターンを有する複合材料シートを挟み、更に導体パターンのない複合材料シートを保護層として積層して積層体を作製した。この積層体を実施例２と同様にダイシングによりチップ部品として切断し、これらのチップ部品のエポキシ系樹脂を硬化させた。硬化後のチップ部品をバレル処理した後、チップ部品の引き出し電極部が表出した左右両端面に銀粉末を含む導電性ペーストで第１、第２の外部電極を形成した。更に、第１、第２の外部電極に電解スズメッキを施してスズ層を付け、インダクタを得た。
【００３８】
然る後、実施例２及び比較例２の各インダクタについて直流抵抗試験を行い、その結果を各インダクタの作製工数と比較して表２に示した。直流抵抗試験では、８５℃、相対湿度８５％の環境下で、５００ｍＡの電流を２０００時間通電し、その時の直流抵抗値を測定した。表２に示す結果によれば、通電初期には実施例２、比較例２のいずれインダクタも０．３Ωの直流抵抗値を示したが、２０００時間経過後には実施例２のインダクタは０．３Ωと変わらずに安定しているが、比較例２のインダクタはいずれも０．７Ωと抵抗値が変化して高くなっていることが判った。更に、実施例２のインダクタは作製工数が少なくて済むが、比較例２のインダクタは多くの工数を必要とし、コスト高になることが判った。従って、本実施例においても実施例１と同様の作用効果を奏し得ることが判った。
【００３９】
【表２】
2005252141.tif 000004
【００４０】
尚、本発明は上記実施例に何等制限されるものでなく、本発明の条件を満たす限り、如何なる態様の電子部品及びその製造方法であっても本発明に包含される。
【産業上の利用可能性】
【００４１】
本発明は、積層コンデンサ、積層インダクタを内蔵する電子部品及びその製造方法に好適に利用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態であるコンデンサを示す断面図である。
【図２】図１に示すコンデンサの分解斜視図である。
【図３】（ａ）〜（ｃ）は図１に示すコンデンサの内部導体を形成する工程を示す工程図である。
【図４】本発明の他の実施形態であるインダクタを示す断面図である。
【図５】図４に示すインダクタを複数形成した状態の分解斜視図である。
【図６】図５に示す複数のインダクタを個々のインダクタに切断した状態を示す斜視図である。
【符号の説明】
【００４３】
１、２１    電子部品
２、２２    積層体
２Ａ、２２Ａ  複合材料層
３、２３    内部導体
４、５、２４、２５  外部電極
１３Ａ、１３Ｂ  内部電極パターン（導体パターン）
１３Ｃ、１３Ｄ、３３Ｂ  ビアホール導体パターン（導体パターン）
２３Ａ  導体パターン
【図１】
2005252141.tif 000005
【図２】
2005252141.tif 000006
【図３】
2005252141.tif 000007
【図４】
2005252141.tif 000008
【図５】
2005252141.tif 000009
【図６】
2005252141.tif 000010