(57)【要約】      （修正有）【課題】ライトアドレスとリードアドレスとの相対的な関係に誤りが生じても、その誤りを解消することができるようなメモリアドレス制御装置を提供する。【解決手段】動画像データから所定の符号化アルゴリズムに従って可変長符号化データを生成し、前記可変長符号化データをバッファメモリ１１のライトアドレスカウンタ１２のカウント値にて指示されるアドレスに順次書き込みつつ前記バッファメモリ１１のリードアドレスカウンタ１３のカウント値にて指示されるアドレスから符号化データを順次読み出して送出する動画像符号化装置におけるメモリアドレス制御装置であって、前記ライトアドレスカウンタ１２のカウント値を所定のタイミングにて所定値に制御すると共に、前記リードアドレスカウンタ１３のカウント値を前記ライトアドレスカウンタ１２のカウント値に追従させて制御するカウント値制御手段２０を有する構成となる。【選択図】図１
2005072842.tif 000002
【特許請求の範囲】
【請求項１】
動画像データから所定の符号化アルゴリズムに従って可変長符号化データを生成し、前記可変長符号化データをバッファメモリのライトアドレスカウンタのカウント値にて指示されるアドレスに順次書き込みつつ前記バッファメモリのリードアドレスカウンタのカウント値にて指示されるアドレスから符号化データを順次読み出して送出する動画像符号化装置におけるメモリアドレス制御装置であって、
前記ライトアドレスカウンタのカウント値を所定のタイミングにて所定値に制御すると共に、前記リードアドレスカウンタのカウント値を前記ライトアドレスカウンタのカウント値に追従させて制御するカウント値制御手段を有することを特徴とするメモリアドレス制御装置。
【請求項２】
前記カウント値制御手段は、前記ライトアドレスカウンタのカウント値を前記所定のタイミングにて前記所定値に制御する第一の制御手段と、
前記ライトアドレスカウンタのカウント値が前記所定値に制御された後の所定のタイミングにて前記リードアドレスカウンタのカウント値を前記所定値に制御する第二の制御手段とを有することを特徴とする請求項１記載のメモリアドレス制御装置。
【請求項３】
前記第一の制御手段は、前記ライトアドレスカウント値により指示されるライトアドレスが、前記バッファメモリの残量が前記符号化手段にて生成されうる最大符号化データ長以下となることを表すタイミングにて前記ライトアドレスカウンタのカウント値を前記所定値に制御することを特徴とする請求項２記載のメモリアドレス制御装置。
【請求項４】
前記第二の制御手段は、前記リードアドレスカウント値により指示されるリードアドレスが、前記バッファメモリの残量が前記符号化手段にて生成されうる最大符号化データ長以下となることを表すタイミングにて前記リードアドレスカウンタのカウント値を前記所定値に制御することを特徴とする請求項３記載のメモリアドレス制御装置。
【請求項５】
前記ライトアドレスカウンタ及び前記リードアドレスカウンタのカウント値の制御目標となる前記所定値は、前記バッファメモリの先頭アドレスに対応した値となることを特徴とする請求項１乃至４のいずれかに記載のメモリアドレス制御装置。
【請求項６】
動画像データから所定の符号化アルゴリズムに従って可変長符号化データを生成し、前記可変長符号化データをバッファメモリのライトアドレスカウンタのカウント値にて指示されるアドレスに順次書き込みつつ前記バッファメモリのリードアドレスカウンタのカウント値にて指示されるアドレスから符号化データを順次読み出して送出する動画像符号化装置におけるメモリアドレス制御方法であって、
前記ライトアドレスカウンタのカウント値を所定のタイミングにて所定値に制御すると共に、前記リードアドレスカウンタのカウント値を前記ライトアドレスカウンタのカウント値に追従させて制御するカウント値制御手順を有することを特徴とするメモリアドレス制御方法。
【請求項７】
前記カウント値制御手順は、前記ライトアドレスカウンタのカウント値を前記所定のタイミングにて前記所定値に制御する第一の制御手順と、
前記ライトアドレスカウンタのカウント値が前記所定値に制御された後の所定のタイミングにて前記リードアドレスカウンタのカウント値を前記所定値に制御する第二の制御手順とを有することを特徴とする請求項６記載のメモリアドレス制御方法。
【請求項８】
所定のアルゴリズムに従って動画像データから可変長符号化データを生成する符号化手段と、バッファメモリとを有し、前記可変長符号化データを前記バッファメモリに書き込みつつ前記バッファメモリから符号化データを順次読み出して送出する動画像符号化装置であって、
所定のクロックをカウントしてカウント値により前記可変長符号化データを前記メモリバッファに書き込む際のライトアドレスを指示するライトアドレスカウンタと、
所定のクロックをカウントしてカウント値により前記バッファメモリから前記符号化データを読み出す際のリードアドレスを指示するリードアドレスカウンタと、
前記ライトアドレスカウンタのカウント値を所定のタイミングにて所定値に制御すると共に、前記リードアドレスカウンタのカウント値を前記ライトアドレスカウンタのカウント値に追従させて制御するカウント値制御手段とを有することを特徴とする動画像符号化装置。
【請求項９】
前記カウント値制御手段は、前記ライトアドレスカウンタのカウント値を前記所定のタイミングにて前記所定値に制御する第一の制御手段と、
前記ライトアドレスカウンタのカウント値が前記所定値に制御された後の所定のタイミングにて前記リードアドレスカウンタのカウント値を前記所定値に制御する第二の制御手段とを有することを特徴とする請求項８記載の動画像符号化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、動画像データをＭＰＥＧ２等の符号化アルゴリズムに従って符号化して送出する動画像符号化装置におけるメモリアドレス制御装置及び方法に関する。
【０００２】
また、本発明は、そのようなメモリアドレス制御装置が適用される動画像符号化装置に関する。
【背景技術】
【０００３】
テレビ放送と同程度の画質を保持して動画像をインターネットや衛星回線を使用して伝送するシステムにおいては、動画データをデジタル圧縮して伝送することが一般になされている。このテレビ放送と同程度の画質を実現する動画像の圧縮方式としてＭＰＥＧ２符号化方式が多く採用されている。
【０００４】
このようなシステムにおいて、動画像符号化装置（エンコーダ）は、動画データを可変長符号化して得られた符号化画像データをバッファに一時的に書込み、そのバッファから所定のタイミングで符号化画像データを読み出して所定の伝送路に送出する（例えば、特許文献１）。このような動画像符号化装置の具体的な構成は、例えば、図４に示すようになる。
【０００５】
図４において、動画像符号化装置は、ＭＰＥＧ２符号化器１０、フィールドメモリ１１、ライトアドレスカウンタ１２、リードアドレスカウンタ１３及びトランスポートパケット生成器１４を有している。ＭＰＥＧ２符号化器１０は、入力する動画データをＭＰＥＧ２符号化方式に従って順次符号化してマクロブロック単位の可変長符号化データを出力する。その可変長符号化データのデータ長が増減してもトランスポートパケット生成器１３に対する定常的なデータ供給を保証するためにフィールドメモリ１４がバッファとして使用される。フィールドメモリ１４は、書き込まれた符号化データが動画像の性質に基づいて定められる可変長符号化データの最大発生量に基づいて決められた時間だけ遅延させて読み出されるように、ファーストイン・ファーストアウト方式に従ってリード・ライト制御される。これにより、フィールドメモリ１４のアンダーフロー及びオーバーフローが防止されつつフィールドメモリ１４から定常的な符号化データがトランスポートパケット生成器１４に供給される。そして、トランスポートパケット生成器１４が前記符号化データを所定形式のパケットに変換し、そのパケットを順次復号装置（デコーダ）に向けて送出する。
【０００６】
フィールドメモリ１４の前記リード・ライト制御は、ライトアドレスカウンタ１２及びリードアドレスカウンタ１３によりなされる。可変長符号化データがＭＰＥＧ２符号化器１０から出力される毎に、順次インクリメントされるライトアドレスカウンタ１２のカウント値によりフィールドメモリ１４に対するライトアドレスが指示され、フィールドメモリ１４のその指示されたライトアドレスに符号化データが書き込まれる。そのような符号化データのライト動作の過程で、前記ライト動作の開始から前記可変長データの最大発生量に基づいて決められた一定時間後にリード動作が開始される。そのリード動作では、リードカウンタ１３がライドカウンタ１２と同様にインクリメントされ、そのカウント値によりフィールドメモリ１４に対するリードアドレスが指示される。そして、フィールドメモリ１４のその指示されたリードアドレスから符号化データの読出しがなされる。
【０００７】
これにより、フィールドメモリ１１に書き込まれた符号化データがその書込み順序と同様の順序（ファーストイン・ファーストアウト）に従ってフィールドメモリ１１から読み出される。そして、フィールドメモリ１４をリングバッファとして使用して仮想的にアドレスの連続性を保証することにより、ＭＰＥＧ２符号化器１０での符号化動作を中断させることなくトランスポートパケット生成器１４から継続的に符号化データがパケットとして送出される。
【特許文献１】特許第２６８７３３５号公報（第４頁右欄第１０行目〜第１７行目、図４、図６）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、前述した従来の動画像符号化装置では、ノイズ等の外乱要因でライトアドレスカウンタ１２及びリードアドレスカウンタ１３のいずれかまたは双方のカウント値に誤りが生じると、ライトアアドレスとリードアドレスとの相対的な関係に誤りが生じてしまう。そして、そのライトアドレスとリードアドレスとの相対的な関係の誤りは、前記カウント値に誤りが生じる毎に累積され、フィールドメモリ１１をリングバッファとして使用している限りその誤りが解消されることがない。このようにライトアドレスとリードアドレスとの相対的な関係に誤りが生じると、受信器（復号器）において正常な動画像を再生することのできる符号化データのパケットを生成することができなくなる。
【０００９】
本発明は、そのような従来の問題を解決するたまになされたもので、ライトアドレスとリードアドレスとの相対的な関係に誤りが生じても、その誤りを解消することができるようなメモリアドレス制御装置及び方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明に係るメモリアドレス制御装置は、動画像データから所定の符号化アルゴリズムに従って可変長符号化データを生成し、前記可変長符号化データをバッファメモリのライトアドレスカウンタのカウント値にて指示されるアドレスに順次書き込みつつ前記バッファメモリのリードアドレスカウンタのカウント値にて指示されるアドレスから符号化データを順次読み出して送出する動画像符号化装置におけるメモリアドレス制御装置であって、前記ライトアドレスカウンタのカウント値を所定のタイミングにて所定値に制御すると共に、前記リードアドレスカウンタのカウント値を前記ライトアドレスカウンタのカウント値に追従させて制御するカウント値制御手段を有する構成となる。
【００１１】
このような構成により、ライトアドレスカウンタのカウント値にて指示されるライトアドレスとリードアドレスカウンタのカウント値にて指示されるリードアドレスとに基づいてバッファメモリに可変長符号化データが書き込まれつつ前記バッファメモリから符号化データが順次読み出される過程で、カウント値制御手段は、所定のタイミングにてライトアドレスカウンタのカウント値を所定値に制御し、リードアドレスカウンタのカウント値を前記ライトアドレスカウンタのカウント値に追従させて制御する。これにより、前記所定のタイミング前におけるライトアドレスカウンタ及びリードアドレスカウンタの状態に係わらず、前記所定のタイミング後は、ライトアドレスカウンタの所定値（カウント値）にて指示されるアドレスから順次書き込まれる符号化データがそのライトアドレスカウンタのカウント値に追従したリードアドレスカウンタのカウント値で指示されるアドレスから順次読み出されることとなる。
【００１２】
前記ライトアドレスカウンタのカウント値を所定値に制御すべき所定のタイミングは、符号化データが書き込まれるバッファメモリの状態で決まるタイミング、外部から予め定めた信号が入力されるタイミング、所定の時間間隔で決まるタイミング等、任意に設定することができる。
【００１３】
また、本発明に係るメモリアドレス制御装置は、前記カウント値制御手段が、前記ライトアドレスカウンタのカウント値を前記所定のタイミングにて前記所定値に制御する第一の制御手段と、前記ライトアドレスカウンタのカウント値が前記所定値に制御された後の所定のタイミングにて前記リードアドレスカウンタのカウント値を前記所定値に制御する第二の制御手段とを有する構成とすることができる。
【００１４】
このような構成により、ライトアドレスカウンタのカウント値が所定値に制御された後の所定のタイミングにてリードアドレスカウンタのカウント値が前記所定値に制御されることとなる。前記リードアドレスカウンタのカウント値を前記所定値に制御すべき前記所定のタイミングは、前記リードアドレスカウンタのカウント値の前記ライトアドレスカウンタのカウント値に対する追従性が保持されるように設定される。
【００１５】
また、本発明に係るメモリアドレス制御装置は、前記第一の制御手段が、前記ライトアドレスカウント値により指示されるライトアドレスが、前記バッファメモリの残量が前記符号化手段にて生成されうる最大符号化データ長以下となることを表すタイミングにて前記ライトアドレスカウンタのカウント値を前記所定値に制御する構成とすることができる。
【００１６】
このような構成により、バッファメモリがオーバーフローすることなくそのライトアドレスを前記所定値にて指示されるアドレスに制御することができることとなる。
【００１７】
更に、本発明に係るメモリアドレス制御装置は、前述したように前記ライトアドレスカウンタのカウント値を前記最大符号化データ長に基づいて決められるタイミングにて前記所定値に制御する場合、前記第二の制御手段が、前記リードアドレスカウント値により指示されるリードアドレスが、前記バッファメモリの残量が前記符号化手段にて生成されうる最大符号化データ長以下となることを表すタイミングにて前記リードアドレスカウンタのカウント値を前記所定値に制御する構成とすることができる。
【００１８】
このような構成により、リードアドレスカウンタのカウント値をライトアドレスカウンタのカウント値に追従して制御することが可能となる。
【００１９】
本発明に係るメモリアドレス制御装置は、前記ライトアドレスカウンタ及び前記リードアドレスカウンタのカウント値の制御目標となる前記所定値が、前記バッファメモリの先頭アドレスに対応した値となる構成とすることができる。
【００２０】
このような構成により、前記所定のタイミングからバッファメモリの先頭アドレス（ライトアドレス）から順に符号化手段からの可変長符号化データが書き込まれと共に、ライトアドレスカウンタのカウント値に追従するリードアドレカウンタのカウント値にて指示されるアドレス（リードアドレス）から符号化データの読出しがなされることとなる。
【００２１】
本発明に係るメモリアドレス制御方法は、動画像データから所定の符号化アルゴリズムに従って可変長符号化データを生成し、前記可変長符号化データをバッファメモリのライトアドレスカウンタのカウント値にて指示されるアドレスに順次書き込みつつ前記バッファメモリのリードアドレスカウンタのカウント値にて指示されるアドレスから符号化データを順次読み出して送出する動画像符号化装置におけるメモリアドレス制御方法であって、前記ライトアドレスカウンタのカウント値を所定のタイミングにて所定値に制御すると共に、前記リードアドレスカウンタのカウント値を前記ライトアドレスカウンタのカウント値に追従させて制御するカウント値制御手順を有する構成となる。
【００２２】
また、本発明に係るメモリアドレス制御方法は、前記カウント値制御手順が、前記ライトアドレスカウンタのカウント値を前記所定のタイミングにて前記所定値に制御する第一の制御手順と、前記ライトアドレスカウンタのカウント値が前記所定値に制御された後の所定のタイミングにて前記リードアドレスカウンタのカウント値を前記所定値に制御する第二の制御手順とを有する構成とすることができる。
【００２３】
前述した各構成により、前記メモリアドレス制御装置での処理手順に従ったメモリアドレス制御方法を実現することができることとなる。
【００２４】
本発明に係る動画像符号化装置は、所定のアルゴリズムに従って動画像データから可変長符号化データを生成する符号化手段と、バッファメモリとを有し、前記可変長符号化データを前記バッファメモリに書き込みつつ前記バッファメモリから符号化データを順次読み出して送出する動画像符号化装置であって、所定のクロックをカウントしてカウント値により前記可変長符号化データを前記メモリバッファに書き込む際のライトアドレスを指示するライトアドレスカウンタと、所定のクロックをカウントしてカウント値により前記バッファメモリから前記符号化データを読み出す際のリードアドレスを指示するリードアドレスカウンタと、前記ライトアドレスカウンタのカウント値を所定のタイミングにて所定値に制御すると共に、前記リードアドレスカウンタのカウント値を前記ライトアドレスカウンタのカウント値に追従させて制御するカウント値制御手段とを有する構成となる。
【００２５】
また、本発明に係る動画像符号化装置は、前記カウント値制御手段が、前記ライトアドレスカウンタのカウント値を前記所定のタイミングにて前記所定値に制御する第一の制御手段と、前記ライトアドレスカウンタのカウント値が前記所定値に制御された後の所定のタイミングにて前記リードアドレスカウンタのカウント値を前記所定値に制御する第二の制御手段とを有する構成となる。
【００２６】
前述した各構成により、前記メモリアドレス制御装置が適用される動画像符号化装置を実現することができることとなる。
【発明の効果】
【００２７】
本発明によれば、所定のタイミング前におけるライトアドレスカウンタ及びリードアドレスカウンタの状態に係わらず、前記所定のタイミング後は、バッファメモリにおけるライトアドレスカウンタの所定値（カウント値）にて指示されるアドレスから順番に書き込まれる符号化データがそのライトアドレスカウンタのカウント値に追従したリードアドレスカウンタのカウント値で指示されるアドレスから順次読み出されることとなることから、ライトアドレスとリードアドレスとの相対的な関係に誤りが生じても、前記所定のタイミング後においてその誤りを解消することができるようなメモリアドレス制御装置及び方法を提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について、図面を用いて説明する。
【００２９】
本発明の実施の形態に係る動画像符号化装置は、図１に示すように構成される。
【００３０】
図１において、この動画像符号化装置は、従来のものと同様に、ＭＰＥＧ２符号化器１０、フィールドメモリ１１、ライトアドレスカウンタ１２、リードアドレスカウンタ１３及びトランスポートパケット生成器１４を有している。ＭＰＥＧ２符号化器１０は、動画像データからＭＰＥＧ２の符号化アルゴリズムに従ってマクロブロック単位の可変長符号化データを生成する。ＭＰＥＧ２符号化器１０から可変長符号化データが出力される過程で、所定のクロックをカウントするライトアドレスカウンタ１２にて指示されるフィールドメモリ１１のアドレス（ライトアドレス）に前記可変長符号化データが書き込まれる。また、前記可変長符号化データのフィールドメモリ１１への書込みにより、フィールドメモリ１１内の符号化データ量の蓄積量（ライトアドレスカウンタ１２のカウント値）が予め定めたリード開始条件値Ｎrsに達すると、フィールドメモリ１１から符号化データの読出しが開始され、所定のクロックをカウントするリードアドレスカウンタ１３にて指示されるフィールドメモリ１１のアドレス（リードアドレス）から符号化データが順次読み出される。
【００３１】
これにより、前記可変長符号化データがフィールドメモリ１１のライトアドレスカウンタ１２のカウント値にて指示されるアドレスに順次書き込まれつつフィールドメモリ１１のリードアドレスカウンタ１３のカウント値にて指示されるアドレスから符号化データが順次読み出される。即ち、フィールドメモリ１１に書き込まれた符号化データがその書込み順序と同様の順序（ファーストイン・ファーストアウト）に従ってフィールドメモリ１１から読み出される。そして、フィールドメモリ１１から順次読み出される符号化データはトランスポートパケット生成器１４にて所定形式のパケットに変換され、そのパケットが順次復号装置（デコーダ）に向けて送出される。
【００３２】
前記構成の動画像符号化装置は、更に、アドレス計数制御部２０を有している。アドレス計数制御部２０は、ライトアドレスカウンタ１２のカウント値及びリードアドレスカウンタ１３のカウント値を監視してそれらのカウント値を制御することにより、フィールドメモリ１１のアドレス制御を行なう。アドレス計数制御部２０は、例えば、図２及び図３に示す手順に従って処理を行なう。
【００３３】
図２において、ＭＰＥＧ２符号化器１０からの可変長符号化データのフィールドメモリ１１への書込み動作が開始されると、アドレス計数制御部２０は、ライドアドレスカウンタ１２のカウント値の監視処理を開始する（Ｓ０）。アドレス計数制御部２０は、ライトアドレスカウンタ１２のカウント値Ｗｃを取得し（Ｓ１）、そのカウント値Ｗｃが前記リード開始条件値Ｎrsに達しているか否かを判定する（Ｓ２）。前記カウント値Ｗｃが前記リード開始条件値Ｎrsに達していなければ（Ｓ２でＮＯ）、アドレス計数制御部２０は、更に前記カウント値Wcが所定値Ｎmaxに達したか否かを判定する（Ｓ３）。この所定値Ｎmaxは、例えば、フィールドメモリ１１の全容量ＭからＭＰＥＧ２符号化器１０にて生成され得る最大符号化データ長Ｌmax引いた値（Ｎmax＝Ｍ−Ｌmax）に設定される。即ち、前記所定値Ｎmaxは、次の可変長符号化データの書込みを保証できるフィールドメモリ１１の最大蓄積量に相当する値に設定される。従って、前記ステップＳ３での判定は、フィールドメモリ１１の書込み許容残量（Ｍ−Ｗc）が前記最大符号化データ長Ｌmax以下であるか否かの判定と等価である。
【００３４】
ライトアドレスカウンタ１２のカウント値Ｗcが前記所定値Ｎoに達していないとの判定がなされると（Ｓ３でＮＯ）、アドレス計数制御部２０は、ライトアドレスカウンタ１２のカウント値Ｗcを取得する（Ｓ１）。以後、アドレス計数制御部２０は、前述したのと同様の処理（Ｓ２、Ｓ３）を実行する。その過程で、アドレス計数制御部２０は、ライトアドレスカウンタ１２のカウント値Ｗcが前記リード開始条件値Ｎrsに達したとの判定を行うと、（Ｓ２でＹＥＳ）、更にリードアドレスカウンタ１３のカウント値の監視処理が既に開始されているか否かの判定を行う（Ｓ４）。まだ、リードアドレスカウンタ１３のカウント値の監視処理を開始していなければ（Ｓ５でＮＯ）、アドレス計数制御部２０はリードアドレスカウンタ１３のカウント値Ｒcの監視処理を開始する（Ｓ６）。その結果、アドレス計数制御部２０は、図２に示す手順に従ったライトアドレスカウンタ１２の監視処理と、図３に示す手順に従ったリードアドレスカウンタ１３の監視処理とを並列的に行なう。
【００３５】
引き続きなされるライトアドレスカウンタ１２の監視処理においては、ライトアドレスカウンタ１２のカウント値Ｗcを取得する（Ｓ１）毎に、ライトアドレスカウンタ１２のカウント値Ｗcが前記リード開始条件値Ｎrsに達したことの確認（Ｓ２でＹＥＳ）及びリードアドレスカウンタ１３のカウント値Ｒcの監視処理が開始されていることの確認（Ｓ４でＹＥＳ）がなされつつ、ライトアドレスカウンタ１２のカウント値Ｗcが前記所定値Ｎmaxに達したか否かの判定がなされる（Ｓ３）。その過程で、アドレス計数制御部２０は、ライトアドレスカウンタ１２のカウント値Ｗcが前記所定値Ｎmaxに達したとの判定を行うと（Ｓ３でＹＥＳ）、ライトアドレスカウンタ１２のカウント値をゼロにリセット（Ｗc＝０）する（Ｓ６）。これにより、ＭＰＥＧ２符号化器１０からの可変長符号化データのフィールドメモリ１１への書込みが、先頭アドレス（Ｗc＝０に対応）から行なわれる。
【００３６】
以後、アドレス計数制御部２０は、前述したのと同様に、ライトアドレスカウンタ１２のカウント値の取得（Ｓ１）、ライトアドレスカウンタ１２のカウント値Ｗcが前記リード開始条件値Ｎrsに達したことの確認（Ｓ２でＹＥＳ）及びリードアドレスカウンタ１３のカウント値Ｒcの監視処理が開始されていることの確認（Ｓ４でＹＥＳ）を行いつつ、ライトアドレスカウンタ１２のカウント値Ｗcが前記所定値Ｎmaxに達したか否かの判定（Ｓ３）を繰り返し実行する。そして、ライトアドレスカウンタ１２のカウント値Ｗcが前記所定値Ｎmaxに達したとの判定がなされる（Ｓ３でＹＥＳ）毎に、アドレス計数制御部２０はライトアドレスカウンタ１２のカウント値Wｃをゼロにリセットする（Ｓ６）。即ち、フィールドメモリ１１の書込み許容残量がＭＰＥＧ２符号化器１０にて発生し得る最大符号化データ長Ｌmax以下なる毎に、前記可変符号化データのフィールドメモリ１１への書込みがその先頭アドレスからなされることとなる。
【００３７】
前述したライトアドレスカウンタ１２のカウント値の監視処理と並列的になされるリードアドレスカウンタ１３のカウント値の監視処理においては、図３に示すように、アドレス計数制御部２０は、リードアドレスカウンタ１３のカウント値Ｒcを取得し（Ｓ１１）、
そのカウント値Ｒcが前記所定値Ｎmaxに達したか否かの判定を行う（Ｓ１２）。即ち、フィールドメモリ１１の符号化データの読出し残量がＭＰＥＧ２符号化器１０にて発生し得る最大符号化データ長Ｌmax以下であるか否かの判定がなされる。リードアドレスカウンタ１３のカウント値Ｒcが前記所定値Ｎmaxに達していないとの判定がなされると（Ｓ１２でＮＯ）、アドレス計数制御部２０は、リードアドレスカウンタ１３のカウント値Ｒcを取得し（Ｓ１１）、再びリードアドレスカウンタ１３のカウント値Ｒcが前記所定値Ｎmaxに達したか否かの判定を行う（Ｓ１２）。
【００３８】
アドレス計数制御部２０は、リードアドレスカウンタ１３のカウント値Ｒcを取得する毎に（Ｓ１１）、そのカウント値Ｒcが前記所定値Ｎmaxに達したか否かの判定を行う（Ｓ１２）の過程で、そのカウント値Ｒcが前記所定値Ｎmaxに達したとの判定を行うと（Ｓ１２でＹＥＳ）、リードアドレスカウンタ１３のカウント値Rｃをゼロにリセット（Ｒc＝０）する（Ｓ１３）。これにより、フィールドメモリ１１からの符号化データの読出しが先頭アドレス（Ｒc＝０に対応）から行なわれる。
【００３９】
以後、アドレス計数制御部２０は、前述したのと同様に、リードアドレスカウンタ１３のカウント値Ｒcの取得（Ｓ１１）、そのカウント値Ｒcが前記所定値Ｎmaxに達したか否かの判定（Ｓ１２）を繰り返し実行する。そして、そのカウント値Ｒcが前記所定値Ｎmaxに達したとの判定がなされる（Ｓ１２でＹＥＳ）毎にアドレス計数制御部２０はリードアドレスカウンタ１３のカウント値Ｒcをゼロにリセットする（Ｓ１３）。即ち、フィールドメモリ１１からの符号化データの読出し残量がＭＰＥＧ２符号化器１０にて発生し得る最大符号化データ長Ｌmax以下になる毎に、フィールドメモリ１１の先頭アドレスからの符号化データの読出しがなされる。
【００４０】
前述したようなフィールドメモリ１１のライトアドレスを指示するライトアドレスカウンタ１２のカウント値Ｗcの監視処理により、ゼロから順次増大するライトアドレスカウンタ１２のカウント値Wｃが所定値Ｎmaxに達する毎にゼロにリセットされる。そして、ライトアドレスカウンタ１２の監視処理から所定の遅延（Ｗc＝Ｎrsになるまでの時間）をもって開始されるフィールドメモリ１１のリードアドレスを指示するリードアドレスカウンタ１３のカウント値Ｒcの監視処理により、ゼロから順次増大するリードアドレスカウンタ１２のカウント値Ｒcが、ライトアドレスカウンタ１２のカウント値Wｃに追従して、前記所定値Ｎmaxに達する毎にゼロにリセットされる。従って、ライト動作において、ＭＰＥＧ２符号化器１０から出力される可変長符号化データがフィールドメモリ１１の先頭アドレスから順次書き込まれ、書込み許容残量が最大符号化データ長Ｌmax以下になる毎に、そのライトアドレスが先頭アドレスにリセットされる。そして、ライト動作から所定の遅延（Ｗc＝Ｎrsになるまでの時間）をもって開始されるリード動作において、フィールドメモリ１１の先頭アドレスから順次符号化データが読み出され、フィールドメモリ１１の読出し残量が最大符号化データ長Ｌmax以下になる毎に、そのリードアドレスが先頭アドレスにリセットされる。
【００４１】
このようなフィールドメモリ１１のアドレス制御により、ライトアドレスカウンタ１２がゼロから所定値Ｎmaxまでカウントアップすると共に、リードアドレスカウンタ１３がゼロから所定値Ｎmaxまでカウントアップする過程で、ノイズ等の外乱要因でライトアドレスカウンタ１２及びリードアドレスカウンタ１３のいずれかまたは双方のカウント値に誤りが発生しても、ライトアドレスカウンタ１２がリセットされ、それに追従してリードアドレスカウンタ１３がリセットされた後は、前記誤りが解消されることとなる。従って、前記リセットの後においては、常にフィールドメモリ１１のライトアドレスカウンタ１２のカウント値にて指示されるアドレス（ライトアドレス）に可変長符号化データの書き込みがなされつつリードアドレスカウンタ１３のカウント値にて指示されるアドレスから読み出される符号化データは適正な画像を表すものとなる。
【００４２】
なお、前記実施の形態においては、フィールドメモリ１１を有効に利用するという観点から、各アドレスカウンタ１２、１３のカウント値がフィールドメモリ１１の全容量ＭからＭＰＥＧ２符号化器１０にて生成され得る最大符号化データ長Ｌmaxを引いた値Ｎmax（＝Ｍ−Ｌmax）に達したときにゼロにリセットするようにしたが、リセットするタイミング（条件）及びリセットすべき値は任意に設定することができる。
【産業上の利用可能性】
【００４３】
以上のように、本発明に係る動画像符号化装置におけるメモリアドレス制御装置及び方法は、ライトアドレスとリードアドレスとの相対的な関係に誤りが生じても、前記所定のタイミング後においてその誤りを解消することができるという効果を有し、動画像データをＭＰＥＧ２等の符号化アルゴリズムに従って符号化して送出する動画像符号化装置におけるメモリアドレス制御装置及び方法等として有用である。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態に係るメモリアドレス制御装置が適用される動画像符号化装置の基本的な構成例を示すブロック図
【図２】アドレス計数制御部におけるライトアドレスカウンタに対する処理の一例を示すフローチャート
【図３】アドレス計数制御部におけるリードアドレスカウンタに対する処理の一例を示すフローチャート
【図４】従来の動画像符号化装置の基本的な構成例を示すブロック図
【符号の説明】
【００４５】
１０  ＭＰＥＧ２符号化器
１１  フィールドメモリ
１２  ライトアドレスカウンタ
１３  リードアドレスカウンタ
１４  トランスポートパケット生成器
２０  アドレス計数制御部
【図１】
2005072842.tif 000003
【図２】
2005072842.tif 000004
【図３】
2005072842.tif 000005
【図４】
2005072842.tif 000006