(57)【要約】【課題】省エネモードと通常モード間の復帰または移行時に発生する電流変動による省エネモード駆動用電源の電圧低下を防止する。【解決手段】省エネモードへの移行時、ＣＰＵ１は、第２ＣＮＴ１６をＯＦＦさせて、第２ＦＥＴ１２をＯＦＦさせる。その後、予め設定された時間が経過した後に第１ＣＮＴ１５をＯＦＦさせて、第１ＦＥＴ１１をＯＦＦさせる。一方、通常モードに復帰するときは、ＣＰＵ１は第１ＣＮＴ１５をＯＮさせて、第１ＦＥＴ１１をＯＮさせる。その後、予め設定された時間が経過した後に第２ＣＮＴ１６をＯＮさせて、第２ＦＥＴ１２をＯＮさせる。【選択図】    図２
2005025507.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２系統の通常回路用電源をオフし、消費電力を低減させる省エネルギモード用電源による動作を可能にした省エネルギモードを備えた機器において、省エネルギモード時にはオフされる前記通常回路用電源の各系統にそれぞれ設けられた電源供給回路を、省エネルギモードから通常モードへの復帰時に、順次オンさせる制御手段を設けたことを特徴とする省エネルギモードを備えた機器。
【請求項２】
少なくとも２系統の通常回路用電源をオフし、消費電力を低減させる省エネルギモード用電源による動作を可能にした省エネルギモードを備えた機器において、省エネルギモード時にはオフされる前記通常回路用電源の各系統にそれぞれ設けられた電源供給回路を、通常モードから省エネルギモードへの移行時に、順次オフさせる制御手段を設けたことを特徴とする省エネルギモードを備えた機器。
【請求項３】
前記制御手段が、１つの制御線から少なくとも２つの制御線を生成して前記各電源供給回路を制御する制御回路であることを特徴とする請求項１または２記載の省エネルギモードを備えた機器。
【請求項４】
前記制御回路が、交流／直流変換制御回路の発振クロックに基づいて動作することを特徴とする請求項３記載の省エネルギモードを備えた機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、少なくとも２系統の通常回路用電源をオフし、消費電力を低減させる省エネルギモード用電源による動作を可能にした省エネルギモード（以下、省エネモードという）を備えた機器に関するものである。
【０００２】
【従来の技術】
現在、一般的な電気機器には、省エネモードと呼ばれる制御機能が設けられているものが多い。省エネモードとは、電気機器が稼動していない場合、通常の稼動状態に設定される通常モードから移行して、機器を構成する各部における消費電力を抑えるように制御するものである。また、この省エネモードから通常モードに復帰できるようになっている。
【０００３】
前記省エネモードおよび前記通常モードを確実かつ良好に設定するため、従来、種々の発明がなされ、実施されている（特許文献１〜３参照）。
【０００４】
【特許文献１】
特開平８−２５４９２２号公報
【特許文献２】
特開２０００−１９６７８９号公報
【特許文献３】
特開２０００−３０７７７９号公報
【０００５】
【発明が解決しようとする課題】
ところで、従来、省エネモードを具備した電気機器において、通常回路用電源をオフして、省エネモード用電源による動作を可能にした構成のものでは、通常モードから省エネモードへの移行時、あるいは省エネモードから通常モードへの復帰時に発生する電流変動によって、省エネモード駆動用電源は電圧低下を生じる。
【０００６】
これは、実際の消費電流あるいは電解コンデンサによる突入電流によるものである。この省エネモード用電源はリセット回路などにも接続されることが多いために、電圧降下時にはシステムにリセットが発生したり、また接続される半導体部品における電圧が許容範囲以下になり、動作を保証できなくなることがある。
【０００７】
また、電源回路によっては、低負荷出力時にＡＣ（交流）／ＤＣ（直流）変換制御回路の発振クロックを低下させたり、間欠発振させたりする構成のものもあるが、この場合には、前記電圧降下が、より発生しやすくなる。
【０００８】
本発明は、前記従来の課題を解決し、省エネモードと通常モード間の復帰または移行時に発生する電流変動による省エネモード駆動用電源の電圧低下を防止することができる省エネモードを備えた機器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するため、請求項１に記載の発明は、少なくとも２系統の通常回路用電源をオフし、消費電力を低減させる省エネモード用電源による動作を可能にした省エネモードを備えた機器において、省エネモード時にはオフされる前記通常回路用電源の各系統にそれぞれ設けられた電源供給回路を、省エネモードから通常モードへの復帰時に、順次オンさせる制御手段を設けたことを特徴とし、この構成によって、省エネモード時にはオフされている通常回路用電源への電源供給回路を順序性を持たせてオンすることにより、省エネモード駆動用電源の電圧低下を防止することができる。
【００１０】
請求項２に記載の発明は、少なくとも２系統の通常回路用電源をオフし、消費電力を低減させる省エネモード用電源による動作を可能にした省エネモードを備えた機器において、省エネモード時にはオフされる前記通常回路用電源の各系統にそれぞれ設けられた電源供給回路を、通常モードから省エネモードへの移行時に、順次オフさせる制御手段を設けたことを特徴とし、この構成によって、省エネモード時にはオフされる通常回路用電源への電源供給回路を順序性を持たせてオフすることにより、省エネモード駆動用電源の電圧低下を防止することができる。
【００１１】
請求項３に記載の発明は、請求項１または２記載の省エネモードを備えた機器において、制御手段が、１つの制御線から少なくとも２つの制御線を生成して各電源供給回路を制御する制御回路であることを特徴とし、この構成によって、制御構成を簡略化することが可能になる。
【００１２】
請求項４に記載の発明は、請求項３記載の省エネモードを備えた機器において、制御回路が、ＡＣ／ＤＣ変換制御回路の発振クロックに基づいて動作することを特徴とし、この構成によって、低負荷時に周波数低下させたり、間欠発振させたりする発振クロックで動作可能なＡＣ／ＤＣ変換制御回路の発振クロックに基づいて動作させているため、省エネモード中の消費電力を低減することができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
【００１４】
図１は本発明の実施形態を説明するための画像形成装置の基本構成を示すブロック図であり、１はＣＰＵ（中央演算処理ユニット）、２と３はシステムプログラムあるいは入力データなどが記憶されるメモリであるＲＯＭとＲＡＭ、４は画像メモリ、５は画像処理部、６はオペレータにより操作される外部入出力用の操作部、７は各種電装部材をコントロールする電装制御部、８は各種電源を出力する電源部、９は省エネモード中の各種制御を行う省エネモード制御部である。
【００１５】
図１において、本装置はＣＰＵ１により全制御される。すなわち、ＣＰＵ１はＲＯＭ２およびＲＡＭ３との間でデータの授受を行って装置全体の制御を行う。また画像処理プログラムが格納されている画像処理部５において、画像データを記憶する画像メモリ４とによって画像加工処理を行う。
【００１６】
電装制御部７では、本装置に設置されている電装部材の機械的コントロール制御全般のインターフェイスを行う。電源部８では、ＡＣ入力電源を装置内部で使用するＤＣ電源に変換して、各種電源（後述する通常回路用電源ＶＳ１，ＶＳ２、あるいは省エネモード用電源ＶＥ）を出力する。さらに、省エネモード制御部９では省エネモード中の各種制御を行う。このようにして、装置全体のシステム制御が行われる。
【００１７】
図２は省エネモード／通常モード制御の実施形態１を説明する電源部に関する構成を示すブロック図であり、省エネモード用電源ＶＥは、省エネモード制御部９の省エネモードＯＮ部１０、およびＣＰＵ１に供給される。ただし、ＣＰＵ１は通常回路用電源ＶＳ１またはＶＳ２のいずれかにより動作する構成にしてもよい。
【００１８】
省エネモード用電源ＶＥは、第１ＦＥＴ（電界効果トランジスタ）１１，第２ＦＥＴ１２によりＯＮ／ＯＦＦされて、ＶＳ１，ＶＳ２として、省エネモード制御部９の第１省エネモードＯＦＦ部１３と第２省エネモードＯＦＦ部１４との２系統に供給される。それぞれの消費電流は、本例では第１省エネモードＯＦＦ部１３＜第２省エネモードＯＦＦ部１４であると設定している。
【００１９】
なお、第１ＣＮＴ１５，第２ＣＮＴ１６は、それぞれ制御線を示している。
【００２０】
図３は実施形態１における通常モードから省エネモードへの移行時における制御動作に係るフローチャートであり、省エネモード移行時（Ｓ１）、まずＣＰＵ１は、第２ＣＮＴ１６をＯＦＦさせて、第２ＦＥＴ１２をＯＦＦさせる（Ｓ２）。その後、あらかじめ設定した時間が経過した後に（Ｓ３）、第１ＣＮＴ１５をＯＦＦさせて、第１ＦＥＴ１１をＯＦＦさせる（Ｓ４）。
【００２１】
図４は実施形態１における省エネモードから通常モードへの復帰時における制御動作に係るフローチャートであり、通常モード復帰時（Ｓ１１）、まずＣＰＵ１は第１ＣＮＴ１５をＯＮさせて、第１ＦＥＴ１１をＯＮさせる（Ｓ１２）。その後、あらかじめ設定した時間が経過した後に（Ｓ１３）、第２ＣＮＴ１６をＯＮさせて、第２ＦＥＴ１２をＯＮさせる（Ｓ１４）。
【００２２】
図５は省エネモード／通常モード制御の実施形態２を説明する電源部に関する構成を示すブロック図であり、図１，図２にて説明した部材には同一符号を付して詳しい説明は省略する。
【００２３】
図５において、１７は、制御線ＣＮＴ０を介してＣＰＵ１からコントロールを受けて、第１ＣＮＴ１５あるいは第２ＣＮＴ１６のいずれかを選択的に使用する制御線変換回路、１８はＡＣ／ＤＣ変換回路、１９はＡＣ／ＤＣ変換制御回路である。
【００２４】
図６は実施形態２におけるモード制御動作に係るフローチャートであり、省エネモードへの移行時（Ｓ２１）には、まずＣＰＵ１はＣＮＴ０をＯＦＦさせる（Ｓ２２）。すると制御線変換回路１７では、図３で説明したタイミングで第１ＣＮＴ１５，第２ＣＮＴ１６をＯＦＦさせる（Ｓ２３〜Ｓ２５）。次に、省エネモードへの復帰時（Ｓ２６）には、ＣＰＵ１はＣＮＴ０をＯＮさせる（Ｓ２７）。これにより、制御線変換回路１７は、図４で説明したタイミングで第１ＣＮＴ１５，第２ＣＮＴ１６をＯＮさせる（Ｓ２８〜Ｓ３０）。
【００２５】
このように実施形態２では、制御線は１種類（ＣＮＴ０）で、２種（第１ＣＮＴ１５，第２ＣＮＴ１６）のタイミング制御が可能になる。
【００２６】
また、実施形態２において、制御線変換回路１７はロジック回路などを想定しているが、この回路の動作クロックを電源回路内のＡＣ／ＤＣ変換回路１８を制御するＡＣ／ＤＣ変換制御回路１９で発生している発振クロックを使用している。
【００２７】
なお、前記発振クロックは、低負荷出力時（省エネモードなど）には発振周波数を低下させたり、間欠発振させたりすることがある。本実施形態では、この発振クロックを使用することにより、制御線変換回路１７における消費電力を低下させ、よって、省エネモードにおける消費電力を低下させることができる。
【００２８】
すなわち、本実施形態において、省エネモードへの移行／通常モードへの復帰時には、低負荷出力時（省エネモードなど）にＡＣ／ＤＣ変換回路１８を制御するＡＣ／ＤＣ変換制御回路１９で発生している発振クロックが、発振周波数を低下させたり間欠発振させたりすると、ＡＣ／ＤＣ変換回路１８は急激な出力電流変化に対応できずに、第１ＦＥＴ１１，第２ＦＥＴ１２によるＯＮ／ＯＦＦによりＶＥ電源の低下を招くことになる。
【００２９】
したがって、本実施形態では、発振周波数を低下させたり、間欠発振している状態で急激な大電流を導通させることを防止するために、電源ＶＳ１，ＶＳ２のタイミング制御を行っている（小負荷であるＶＳ１がＯＮした状態で、大負荷であるＶＳ２のＯＮ／ＯＦＦ制御を行う）。
【００３０】
図７に前記実施形態における各モードの電源制御のタイミングチャートを示した。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、通常モードへの復帰時／省エネモードへの移行時、複数系統の通常回路用電源への電源供給回路を順序性を持たせてオン／オフすることにより、省エネモード駆動用電源の電圧低下を防止することができ、動作の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための画像形成装置の基本構成を示すブロック図
【図２】省エネモード／通常モード制御の実施形態１を説明する電源部に関する構成を示すブロック図
【図３】実施形態１における通常モードから省エネモードへの移行時における制御動作に係るフローチャート
【図４】実施形態１における省エネモードから通常モードへの復帰時における制御動作に係るフローチャート
【図５】省エネモード／通常モード制御の実施形態２を説明する電源部に関する構成を示すブロック図
【図６】実施形態２におけるモード制御動作に係るフローチャート
【図７】本実施形態における各モードの電源制御のタイミングチャート
【符号の説明】
１  ＣＰＵ（中央演算処理ユニット）
７  電装制御部
８  電源部
９  省エネモード制御部
１０  省エネモードＯＮ部
１１，１２  ＦＥＴ
１３，１４  省エネモードＯＦＦ部
１５，１６  制御線
１７  制御線変換回路
１８  ＡＣ／ＤＣ変換回路
１９  ＡＣ／ＤＣ変換制御回路
【図１】
2005025507.tif 000003
【図２】
2005025507.tif 000004
【図３】
2005025507.tif 000005
【図４】
2005025507.tif 000006
【図５】
2005025507.tif 000007
【図６】
2005025507.tif 000008
【図７】
2005025507.tif 000009