(57)【要約】【課題】  伝導型やゲート絶縁膜の膜厚等の異なるトランジスタの種類によって、ゲート絶縁膜中の窒素濃度を異なるものとすることができ、トランジスタ電流駆動力の向上と、トランジスタ性能の劣化の抑制を両立できる半導体装置を実現する。【解決手段】  ｐ型半導体基板１０１上にＳＴＩ法等を用いて約３００ｎｍ厚の素子分離酸化膜１０４を形成した後、膜厚の厚い第1のゲート絶縁膜１０５ａと、膜厚の薄い第２のゲート絶縁膜１０５ｂを形成し、これらの表面を窒素プラズマと接触させて窒化する。次に、ｐ型半導体基板１０１上の一部にフォトレジスト１６３を形成し、酸素プラズマ１６２と１２０秒間接触させることにより第1のゲート絶縁膜１０５ａ表面近傍の膜中窒素濃度を低減する。この後、公知の方法によりゲート電極やソース／ドレイン、金属配線などを形成し、半導体装置を完成する。【選択図】  図３
2005252052.tif 000002
【特許請求の範囲】
【請求項１】
基板と、それぞれ前記基板上にゲート絶縁膜が形成された１以上の第１のトランジスタおよび１以上の第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度と前記第２のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度が異なっていることを特徴とする半導体装置。
【請求項２】
前記第２のトランジスタのゲート絶縁膜の膜厚が前記第１のトランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度が前記第１のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度よりも高いことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記第２のトランジスタのゲート絶縁膜の厚さが１．５ｎｍから３．０ｎｍの範囲にあり、前記第１のトランジスタのゲート絶縁膜の厚さが５ｎｍから１０ｎｍの範囲にあることを特徴とする請求項１から３のいずれかに記載の半導体装置。
【請求項５】
前記第１のトランジスタあるいは前記第２のトランジスタがｎ型トランジスタとｐ型トランジスタをそれぞれ１以上ずつ有し、前記ｐ型トランジスタの内の少なくとも１つのゲート絶縁膜の窒素濃度が前記ｎ型トランジスタの内の少なくとも１つのゲート絶縁膜の窒素濃度と異なることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項６】
基板上に第１のトランジスタのゲート絶縁膜と第２のトランジスタのゲート絶縁膜を形成する工程と、
前記第１のトランジスタのゲート絶縁膜と前記第２のトランジスタのゲート絶縁膜を窒化する工程と、
前記窒化した前記第１のトランジスタのゲート絶縁膜および前記第２のトランジスタのゲート絶縁膜のうち少なくとも一方の少なくとも一部を脱窒素処理する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記第２のトランジスタのゲート絶縁膜の膜厚が前記第１のトランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記第１のトランジスタのゲート絶縁膜の少なくとも一部を選択的に前記脱窒素処理することを特徴とする請求項６または７記載の半導体装置の製造方法。
【請求項９】
前記窒化する工程として、プラズマ窒化処理を用いることを特徴とする請求項６から８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記第１のトランジスタのゲート絶縁膜の少なくとも一部を選択的に前記脱窒素処理する工程において、フォトレジストをマスクとして用いることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１１】
前記脱窒素処理する工程が酸化処理する工程であることを特徴とする請求項６から１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記酸化処理する工程において、酸素プラズマ処理、リン酸エッチング、イオン注入、プラズマドープのうち少なくとも１つの方法を用いることを特徴とする請求項１１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高い信頼性を有する半導体装置及びその製造方法に関し、特に窒素含有のゲート絶縁膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化、低消費電力化の要求を満たすために、半導体装置の微細化が進んでいる。微細化に伴い、２つの課題が顕在化してきた。一つはボロンの染み出し（あるいは突抜）、もう一つはトランジスタ電流駆動力の確保である。
【０００３】
まず、ボロンの染み出し（あるいは突抜）について説明する。ゲート長が短くなると短チャネル効果が顕在するため、０．２５μm世代以降では表面チャネル型のｐ型ＭＯＳトランジスタが用いられ、ゲート電極中には不純物としてボロンが導入されている。このゲート電極中のボロンが、製造工程中にゲート電極からゲート絶縁膜やシリコン基板中へ拡散してしまう。シリコン基板中へ拡散したボロンはトランジスタの閾値を変動させたり、チャネル移動度を低下させることでトランジスタ性能を劣化させる。この現象がボロンの染み出し（あるいは突抜）である。
【０００４】
一方、トランジスタ電流駆動力の確保は、ゲート絶縁膜に起因する課題である。微細化に伴いゲート絶縁膜は薄膜化されてきたが、２ｎｍ厚以下においては直接トンネルによるゲート電極−シリコン基板間のリーク電流が顕在化するため、ゲート絶縁膜の膜厚をこれ以上薄膜化できない。一方、ゲート絶縁膜を薄膜化しなければトランジスタ電流駆動力は向上せず、短チャネル効果も抑制できない。
【０００５】
これらの課題を解決するために、ゲート絶縁膜中への窒素導入がなされ、ゲート絶縁膜は純粋のシリコン酸化膜に代えて窒素を含有するシリコン酸窒化膜が用いられている。シリコン酸窒化膜の導入により、ゲート電極からシリコン基板中へのボロン拡散が低減され、ボロンの染み出しによるトランジスタ性能劣化を抑制することができる。さらにシリコン酸窒化膜は純粋のシリコン酸化膜よりも誘電率が高いため、同じ膜厚で比較すると高いトランジスタ電流駆動力を得ることができる。その結果、ゲート電極−シリコン基板間のリーク電流を増加させることなくトランジスタ電流駆動力を向上することができる。
【０００６】
シリコン酸窒化膜は、一般にはＮＯやＮ2Ｏ、ＮＨ3を含む気相中でシリコン酸化膜を熱処理することで形成するか、ＮＯやＮ2Ｏ中でシリコン基板を直接熱処理した後基板を酸化することで形成していた。このような形成方法だとシリコン酸窒化膜中の窒素はシリコン基板とシリコン酸窒化膜との界面に高い濃度で存在し、一部の窒素がシリコン基板内部まで拡散してしまうことがわかっている。シリコン基板内部まで拡散した窒素はボロンの染み出しと同様にトランジスタの閾値を変動させたり、チャネル移動度を低下させることでトランジスタ性能を劣化させる。さらに、この窒素がｐ型トランジスタのＢＴ試験において大きな特性劣化（ＮＢＴＩ：Negative Bias Temperature Instability）を誘発するという報告もされている（非特許文献１）。ここで、ＮＢＴＩとは、閾値変動による動作電流の変動である。
【０００７】
そこで、シリコン酸窒化膜において、全体としては窒素含有量を高く保ち、シリコン基板とシリコン酸窒化膜との界面での窒素濃度を低減することによりこれらの課題を解決するという技術が提案されている。
【０００８】
以下、図７及び図８を参照しながら、特許文献１に示されているゲート絶縁膜の形成方法について説明する。
【０００９】
図７(a)において、シリコン基板１上にＳＴＩ構造の素子分離膜２を形成し、ウェル、チャネルストップ、閾値電圧調整用の各々のイオン注入を行い、その後各種洗浄を行う。図７(b)において、Ｏ3ガス等の活性酸素種を用いて２．０〜３．０ｎｍ厚のシリコン酸化膜３を形成する。次に図７(c)においてプラズマ窒化処理を行い、領域４に窒素濃度ピークをもつシリコン窒化酸化膜５（シリコン酸窒化膜）を形成する。この後図７(d)において、ＣＶＤ法により１００ｎｍ厚の多結晶シリコン膜６を形成し、フォトリソグラフィ技術とドライエッチ技術を用いてゲート電極７を形成した後、図７(e)においてイオン注入及び活性化を行ってソース・ドレインを形成し、層間絶縁膜８、コンタクトホール、配線９を形成することにより半導体装置を完成する。
【００１０】
シリコン窒化酸化膜５の形成後にＳＩＭＳにより測定したシリコン窒化酸化膜中の窒素濃度分布を図８に示す。従来のＮＯガスを用いた熱窒化法で形成したシリコン窒化酸化膜に比べて、シリコン窒化酸化膜表面での窒素濃度が高く、シリコン基板との界面での窒素濃度が低く抑えられていることがわかる。
【特許文献１】特開２００２−２２２９４１号公報
【非特許文献１】Digest of Technical Papers "2000 Symposium on VLSI Technology", p92.
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前述の特許文献１の従来方法を用いた場合、シリコン基板上に設けられたゲート絶縁膜全てに窒素が導入されてしまうことになる。これによって以下の問題が生じる。
【００１２】
一般に複数の動作電圧に対応するため、半導体装置には少なくとも二種類以上の異なる膜厚のゲート絶縁膜厚を有するトランジスタが混在している。例えば、外部インターフェース（Ｉ／Ｏ）回路の電源電圧を３Ｖとした場合、ゲート絶縁膜厚は約７〜１０ｎｍ厚、２．５Ｖとした場合は５ｎｍ厚前後の膜厚を有するトランジスタが必要となる。一方、記憶、演算等を実行する内部トランジスタは１〜１．５Ｖ動作が一般的だが、この場合は約１．８〜２．５ｎｍ厚の膜厚を有するトランジスタが必要となる。前述のＮＢＴＩに関しては、比較的ゲート絶縁膜厚の厚い（５〜１０ｎｍ）トランジスタに顕著に現れる。ゲート絶縁膜厚が厚いと、ゲート電圧によってチャネル部に誘起される電荷数Ａは少なくなる。よって、このＡと、窒素により生成されたシリコン基板−シリコン酸窒化膜界面準位数Ｂとの比Ｂ／Ａは、ゲート絶縁膜厚が厚い方が大きくなる。このため、比較的ゲート絶縁膜厚の厚いトランジスタの方でＮＢＴＩが顕著に現れると考えられる。一方、比較的ゲート絶縁膜厚の厚いトランジスタでは最表面に形成される高濃度窒化層による誘電率向上の効果が少なく、トランジスタ電流駆動力の面から見ると、ゲート絶縁膜中への窒素導入はそれほど必要としていない。
【００１３】
また、ｎ型トランジスタでは、ゲート電極には、リン等のｎ型不純物を導入するため、前述のボロンが起因する問題が生じないため、ゲート絶縁膜中への窒素導入はそれほど必要としていない。
【００１４】
しかし、従来技術では、ウエハ上の全てのゲート絶縁膜中に同程度量の窒素が導入されてしまうため、伝導型やゲート絶縁膜の膜厚等の異なるトランジスタの種類によって、ゲート絶縁膜中への窒素導入量を異なるものとすることができない。その結果、トランジスタ電流駆動力の向上と、トランジスタ性能の劣化の抑制を両立できないという課題があった。
【００１５】
上記課題に鑑み、本発明は、伝導型（導電型）やゲート絶縁膜の膜厚等の異なるトランジスタの種類によって、ゲート絶縁膜中への窒素導入量を異なるものとすることができ、トランジスタ電流駆動力の向上と、トランジスタ性能の劣化の抑制を両立できる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明の第一の半導体装置は、基板と、それぞれ基板上にゲート絶縁膜が形成された１以上の第１のトランジスタおよび１以上の第２のトランジスタとを備えた半導体装置であって、第１のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度と第２のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度が異なっていることを特徴とする。
【００１７】
このような構成とすることによって、伝導型やゲート絶縁膜の膜厚等の異なるトランジスタの種類が異なるトランジスタが混在する半導体装置において、ゲート絶縁膜の膜厚やトランジスタの種類に応じて、ゲート絶縁膜中の窒素濃度が異なり、窒素濃度が高いゲート絶縁膜ではゲート電極からのボロン等の拡散が抑制され、かつ高い比誘電率を有する窒素濃度が高いゲート絶縁膜となり、トランジスタ電流駆動力の向上が図れる一方で、窒素濃度が低いゲート絶縁膜では、基板とゲート絶縁膜の界面での窒素濃度を低く抑えられ、基板への窒素の拡散が抑制され、前述のトランジスタの閾値変動やチャネル移動度の低下やＮＢＴＩを抑制できる窒素濃度が低いゲート絶縁膜となり、トランジスタ性能の劣化の抑制が図れるという効果が得られる。
【００１８】
本発明の第二の半導体装置は、第一の半導体装置において、第２のトランジスタのゲート絶縁膜の膜厚が第１のトランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする。
【００１９】
このような構成とすることによって、ゲート絶縁膜の膜厚に応じてゲート絶縁膜中の窒素濃度が異なる構成とすることが可能となり、第一の半導体装置と同様の効果が得られる。
【００２０】
本発明の第三の半導体装置は、第一または第二の半導体装置において、第２のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度が第１のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度よりも高いことを特徴とする。
【００２１】
このような構成とすることによって、膜厚が薄いゲート絶縁膜中の窒素濃度が、膜厚が厚いゲート絶縁膜中の窒素濃度よりも高いことから、膜厚が薄いゲート絶縁膜では、ゲート電極からのボロン等の拡散が抑制され、かつ高い比誘電率を実現でき、トランジスタ電流駆動力の向上が図れる一方で、膜厚が厚いゲート絶縁膜では、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やＮＢＴＩを抑制できることが可能となり、トランジスタ性能の劣化の抑制が図れるという効果が得られる。
【００２２】
本発明の第四の半導体装置は、第一から第三のいずれかの半導体装置において、第２のトランジスタのゲート絶縁膜の厚さが１．５ｎｍから３．０ｎｍの範囲にあり、第１のトランジスタのゲート絶縁膜の厚さが５ｎｍから１０ｎｍの範囲にあることを特徴とする。
【００２３】
このような構成とすることによって、第一から第三の半導体装置の効果が顕著に得られる。
【００２４】
本発明の第五の半導体装置は、第一から第四のいずれかの半導体装置において、第１のトランジスタあるいは第２のトランジスタがｎ型トランジスタとｐ型トランジスタをそれぞれ１以上ずつ有し、ｐ型トランジスタの内の少なくとも１つのゲート絶縁膜の窒素濃度がｎ型トランジスタの内の少なくとも１つのゲート絶縁膜の窒素濃度と異なることを特徴とする。
【００２５】
このような構成とすることによって、ｎ型トランジスタあるいはｐ型トランジスタのうち、一方だけがＮＢＴＩ耐性が弱いなどの問題がある場合に、ＮＢＴＩ耐性が弱い方のゲート絶縁膜中の窒素濃度を低くすることによって、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やＮＢＴＩを抑制でき、トランジスタ性能の劣化の抑制が図れるという効果が得られる。例えば、ボロン等のｐ型不純物を含むゲート電極を有するｐ型トランジスタのゲート絶縁膜中の窒素濃度のみを高くすることが可能となり、ゲート電極からのボロン等のｐ型不純物の拡散が抑制され、一方で、ボロン等のｐ型不純物を含まないｎ型トランジスタでは、窒素濃度を低くできる。
【００２６】
上記目的を達成するため、本発明の第一の半導体装置の製造方法は、基板上に第１のトランジスタのゲート絶縁膜と第２のトランジスタのゲート絶縁膜を形成する工程と、第１のトランジスタのゲート絶縁膜と第２のトランジスタのゲート絶縁膜を窒化する工程と、窒化した第１のトランジスタのゲート絶縁膜および第２のトランジスタのゲート絶縁膜のうち少なくとも一方の少なくとも一部を脱窒素処理する工程と、を有することを特徴とする。
【００２７】
このような構成とすることによって、伝導型やゲート絶縁膜の膜厚等の異なるトランジスタの種類が異なるトランジスタが混在する半導体装置を作製するうえにおいて、ゲート絶縁膜の膜厚やトランジスタの種類に応じて、ゲート絶縁膜中の窒素濃度を高くしたり、低くしたりすることが可能となり、窒素濃度を高くしたゲート絶縁膜ではゲート電極からのボロン等の拡散が抑制され、かつ高い比誘電率を有する窒素濃度が高いゲート絶縁膜が実現でき、トランジスタ電流駆動力の向上が図れる一方で、窒素濃度を低くしたゲート絶縁膜では、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やＮＢＴＩを抑制できる窒素濃度が低いゲート絶縁膜が実現でき、トランジスタ性能の劣化の抑制が図れるという効果が得られる。
【００２８】
本発明の第二の半導体装置の製造方法は、第一の半導体装置の製造方法において、第２のトランジスタのゲート絶縁膜の膜厚が第１のトランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする。
【００２９】
このような構成とすることによって、ゲート絶縁膜の膜厚に応じてゲート絶縁膜中の窒素濃度を高くしたり、低くしたりすることが可能となり、第一の半導体装置の製造方法と同様の効果が得られる。
【００３０】
本発明の第三の半導体装置の製造方法は、第一または第二の半導体装置の製造方法において、第１のトランジスタのゲート絶縁膜の少なくとも一部を選択的に脱窒素処理することを特徴とする。
【００３１】
このような構成とすることによって、膜厚が薄いゲート絶縁膜中の窒素濃度を膜厚が厚いゲート絶縁膜中の窒素濃度よりも高くすることが可能となり、膜厚が薄いゲート絶縁膜では、ゲート電極からのボロン等の拡散が抑制され、かつ高い比誘電率を実現でき、トランジスタ電流駆動力の向上が図れる一方で、膜厚が厚いゲート絶縁膜では、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やＮＢＴＩを抑制できることが可能となり、トランジスタ性能の劣化の抑制が図れるという効果が得られる。
【００３２】
本発明の第四の半導体装置の製造方法は、第一から第三のいずれかの半導体装置の製造方法において、窒化する工程として、プラズマ窒化処理を用いることを特徴とする。
【００３３】
このような構成とすることによって、ゲート絶縁膜表面での窒素濃度を高くする一方で、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やＮＢＴＩを抑制できることが可能となり、トランジスタ性能の劣化の抑制が図れるという効果が得られる。
【００３４】
本発明の第五の半導体装置の製造方法は、第三の半導体装置の製造方法において、第１のトランジスタのゲート絶縁膜の少なくとも一部を選択的に脱窒素処理する工程において、フォトレジストをマスクとして用いることを特徴とする。
【００３５】
このような構成とすることによって、マスクであるフォトレジストが酸等により容易に除去できるため、マスク除去の際に、マスクで覆われた第２のトランジスタのゲート絶縁膜の膜質が変質しないという効果が得られる。
【００３６】
本発明の第六の半導体装置の製造方法は、第一から第五のいずれかの半導体装置の製造方法において、脱窒素処理する工程が酸化処理する工程であることを特徴とする。
【００３７】
このような構成とすることによって、酸素原子がゲート絶縁膜中の窒素原子を置換し、その結果、比較的容易にゲート絶縁膜の脱窒素を行うことが可能となる効果が得られる。
【００３８】
本発明の第七の半導体装置の製造方法は、第六の半導体装置の製造方法において、酸化処理する工程において、酸素プラズマ処理、リン酸エッチング、イオン注入、プラズマドープのうち少なくとも１つの方法を用いることを特徴とする。
【００３９】
このような構成とすることによって、比較的容易にゲート絶縁膜を酸化することが可能となる効果が得られる。
【発明の効果】
【００４０】
本発明によれば、伝導型やゲート絶縁膜の膜厚等の異なるトランジスタの種類によって、ゲート絶縁膜中への窒素導入量を異なるものとすることができ、トランジスタ電流駆動力の向上と、トランジスタ性能の劣化の抑制を両立でき、高性能で高信頼性の半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の実施形態に係る半導体装置の製造方法について、図１から図６を参照しながら説明する。
【００４２】
図１から図５は、本発明の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。
【００４３】
図６は本発明の実施形態に係る半導体装置の製造方法の効果を説明するためのゲート絶縁膜中の窒素濃度プロファイルである。
【００４４】
まず、図１(a)において、ｐ型半導体基板１０１上にＳＴＩ法等を用いて約３００ｎｍ厚の複数の素子分離酸化膜１０４を形成する。図１(b)においてｐ型半導体基板１０１上の一部にフォトレジスト１６５を形成し、ボロンイオン１６６を注入することによりｐ型半導体基板１０１の一部に、ｐウェル領域１０３ａ、１０３ｂを形成する。フォトレジスト１６５を除去した後、図１(c)においてｐ型半導体基板１０１上にフォトレジスト１６７を形成し、リンイオン１６８を注入することによりｐ型半導体基板１０１の一部に、ｎウェル領域１０２ａ、１０２ｂを形成する。また必要に応じて素子分離酸化膜を通じたリークを防止するためのチャネルストップや閾値制御用の不純物注入や拡散・活性化のための熱処理等を行った後、使用したフォトレジストを剥離してｐ型半導体基板１０１を酸などで洗浄する（図１(d)）。
【００４５】
次に図２(a)において、ｐ型半導体基板１０１上に約７．５ｎｍ厚の第1のゲート絶縁膜１０５ａを形成する。この絶縁膜形成工程には、電気炉やランプアニール装置による酸化が用いられる。酸化雰囲気としては、酸素もしくは水蒸気の雰囲気が用いられる。但し、ＳＴＩ端でのストレス緩和や絶縁膜の膜厚ばらつきを抑制するためには、ランプアニール装置中での水蒸気酸化を用いることが好ましい。例えば、水素と酸素の混合気体を用いて水蒸気を生成し、その水蒸気を含む気体とｐ型半導体基板１０１を接触させながら、１０５０℃のランプアニールを加えることで約７．５ｎｍ厚の酸化膜形成を行う。
【００４６】
次に、図２(b)において、ｐ型半導体基板１０１上の一部にフォトレジスト１６４を形成し、希フッ酸水溶液や緩衝フッ化水素酸水溶液を用いて第1のゲート絶縁膜１０５ａの一部を除去する。図２(c)において、ｐ型半導体基板１０１上の第1のゲート絶縁膜１０５ａが形成されていない部分に第２のゲート絶縁膜１０５ｂを形成する。第２のゲート絶縁膜１０５ｂの膜厚は約２ｎｍとし、先と同様、ランプアニール装置中での水蒸気酸化を用いて形成する。温度は８００℃から９００℃が望ましい。この時、第1のゲート絶縁膜１０５ａの膜厚はほとんど増加することはない。
【００４７】
次に図２(d)において、ｐ型半導体基板１０１を約３００℃から５００℃に加熱し、窒素プラズマ１６１と４０秒間接触させる。第1のゲート絶縁膜１０５ａと、第２のゲート絶縁膜１０５ｂとの表面が窒化され、各々図６(a)、(b)の実線で示す窒素プロファイルの酸窒化膜が形成される。窒素プロファイルの詳細に関しては後述する。
【００４８】
次に図３(a)においてｐ型半導体基板１０１上の一部にフォトレジスト１６３を形成し（膜厚が厚い方の第1のゲート絶縁膜１０５ａ上に形成しないで膜厚が薄い方の第２のゲート絶縁膜１０５ｂ上に形成）、酸素プラズマ１６２と１２０秒間接触させる。酸素プラズマ１６２はフォトレジスト１６３を灰化するためフォトレジスト１６３の膜厚は徐々に薄くなる（図３(b)）。一方、酸素プラズマ１６２は第1のゲート絶縁膜１０５ａ中にも拡散し、第1のゲート絶縁膜１０５ａ表面近傍の窒素と反応して膜中の窒素濃度を低減する。必要に応じて、９００℃以下の熱処理を加えて窒素の脱離を促進することもできる。また、必要に応じて酸素プラズマ１６２中に他のガスを添加することもできる。例えば、ＣＦ4ガスなどを添加すると、窒素を高濃度に含むゲート絶縁膜１０５ａ表面近傍部分のみを高速でエッチングすることができる。
【００４９】
また、酸素プラズマ１６２による処理に代えて、リン酸エッチング、または、イオン注入あるいはプラズマドープによる処理をしてもよい。一般的に、加熱したリン酸は、シリコン酸化膜に対してシリコン窒化膜を選択的にエッチングできることが知られている。よって、加熱したリン酸中に前記ｐ型半導体基板１０１を設置してエッチングを行うと，第1のゲート絶縁膜１０５ａと、第２のゲート絶縁膜１０５ｂとの表面に存在する、窒素を高濃度に含む表面近傍部分のみを選択的に酸化エッチングすることができる。一方、イオン注入やプラズマドープにより、前記窒素を高濃度に含む表面近傍部分に酸素イオンを導入し、加熱することで、酸化と同様に窒素を高濃度に含む表面近傍部分のみを選択的にシリコン酸化膜に変質させることができ、実質的に同様の効果が得られる。
【００５０】
図３(c)において、硫酸・過酸化水素混合水溶液でｐ型半導体基板１０１上のフォトレジスト１６３を除去し、ｐｏｌｙ−Ｓｉ（多結晶シリコン）薄膜１５５を２００ｎｍから３００ｎｍ厚で堆積する。必要に応じて、さらにハードマスク用のシリコン酸化膜をｐｏｌｙ−Ｓｉ薄膜１５５上に形成しても良い。ｐウェル領域１０３ａ、１０３ｂ上のｐｏｌｙ−Ｓｉ薄膜１５５には、ゲート電極として用いた時の空乏化を防止するために不純物を導入しても良い。即ち、リンや砒素のイオン注入を行ってｎ型化する。同様に、ｎウェル領域１０２ａ、１０２ｂ上のｐｏｌｙ−Ｓｉ薄膜１５５にはボロン等のイオン注入を行ってｐ型化しても良い。
【００５１】
図４(a)において、通常のリソグラフィ、エッチングを用いてｐｏｌｙ−Ｓｉ薄膜１５５を加工し、第１のｎ型ゲート電極１５１、第１のｐ型ゲート電極１５２、第２のｎ型ゲート電極１５３、第２のｐ型ゲート電極１５４を形成する。また必要に応じて、第２のゲート絶縁膜１０５ｂを有するトランジスタにエクステンション層を形成することができる。例えば、素子分離酸化膜１０４と、第２のｎ型ゲート電極１５３と、第２のｐ型ゲート電極１５４とをマスクに用いてイオン注入を行い、ｐウェル領域１０３ａの一部にｎ型エクステンション層１７１ａを、ｎウェル領域１０２ａの一部にｐ型エクステンション層１７２ａを形成する（図４(b)参照）。ｎ型エクステンション層１７１ａ及びｐ型エクステンション層１７２ａは、１０18から１０19cm-3程度の不純物濃度が好ましい。同様に、素子分離酸化膜１０４と、第１のｎ型ゲート電極１５１と、第１のｐ型ゲート電極１５２とをマスクに用いて、ｐウェル領域１０３ｂの一部にｎ型エクステンション層１７１ｂを、ｎウェル領域１０２ｂの一部にｐ型エクステンション層１７２ｂを形成することができる（図４(b)参照）。
【００５２】
図４(b)において、シリコン酸化膜やシリコン窒化膜を５０から７０ｎｍ厚堆積し、異方性のあるドライエッチングを用いてシリコン酸化膜やシリコン窒化膜を第１のｎ型ゲート電極１５１、第１のｐ型ゲート電極１５２、第２のｎ型ゲート電極１５３、第２のｐ型ゲート電極１５４の側壁に残し、側壁絶縁膜１７３を形成する。続いて、素子分離酸化膜１０４と、第１のｎ型ゲート電極１５１と、第２のｎ型ゲート電極１５３とをマスクに用いてイオン注入を行い、ｐウェル領域１０３ａ、１０３ｂの一部にｎ型トランジスタのソース・ドレイン領域となるｎ型拡散層１０７を形成する。同様の工程で、ｎウェル領域１０２ａ、１０２ｂの一部にｐ型トランジスタのソース・ドレイン領域となるｐ型拡散層１０８を形成する。ｎ型拡散層１０７やｐ型拡散層１０８の不純物濃度としては、１０19から１０22cm-3程度の濃度が好ましい。次に、ｎ型拡散層１０７やｐ型拡散層１０８の活性化熱処理を行う。
【００５３】
図４(c)において、高密度シリコン酸化膜等を用いて層間絶縁膜１０９を形成し、リソグラフィとドライエッチにより所望の位置にコンタクトホールを開口し、内部にタングステン等を充填する。次に、アルミニウムもしくはＣｕなどの金属を用いて金属配線層１２１を形成する。これにより、第１のｎ型ゲート電極１５１を有する第１のｎ型トランジスタ１１１、第１のｐ型ゲート電極１５２を有する第１のｐ型トランジスタ１１２、第２のｎ型ゲート電極１５３を有する第２のｎ型トランジスタ１１３及び第２のｐ型ゲート電極１５４を有する第２のｐ型トランジスタ１１４が形成される。さらに図５において、所望の数だけ金属配線層１２１と層間絶縁膜１０９を積層し、最後にシリコン窒化膜などを用いて表面保護膜１８１を形成し、半導体装置が完成する。
【００５４】
本実施形態では、ゲート電極１５１〜１５４上や拡散層１０７〜１０８上には金属シリサイド層を形成していないが、Ｔｉ、Ｃｏ、Ｎｉ等の金属を用いて通常の方法で自己整合的に金属シリサイド層を形成してもよい。
【００５５】
本発明による半導体装置の製造方法を用いると、ｐ型トランジスタのＮＢＴＩを大幅に抑制することができる。これを図６を用いて説明する。図６(a)、(b)は各々第1のゲート絶縁膜１０５ａ中、第２のゲート絶縁膜１０５ｂ中の窒素プロファイルを示す。実線は前述の通り、プラズマ窒化直後であり、表面近傍に非常に高濃度の窒素が存在する。一方、この後ｐ型半導体基板１０１には各種の熱処理が加わるため、窒素も一部拡散し、従来法を用いた場合、半導体装置完成後は破線で示す窒素プロファイルとなる。膜厚の厚い絶縁膜からなる第1のゲート絶縁膜１０５ａでは、シリコン基板との界面窒素濃度が大幅に上昇してしまう。一方、本発明による半導体装置の製造方法を用いると、窒化直後にプラズマ酸化によって絶縁膜中の窒素濃度を低減するため、図６(a)の一点鎖線で示したように、半導体装置完成後も結果として絶縁膜中の窒素濃度が少なくなり、特にシリコン基板との界面窒素濃度は窒化直後とほとんど変らない濃度に抑えることができる。これにより、シリコン基板−シリコン酸窒化膜界面での窒素濃度を５ａｔ％以下、望ましくは１ａｔ％以下に抑制することができ、ｐ型トランジスタのＮＢＴＩを大幅に抑制することができる。一方、膜厚の薄い第２のゲート絶縁膜１０５ｂの方は本発明による半導体装置の製造方法を用いた場合も、従来法を用いた場合も窒素プロファイルに違いはない。図６(b)に示す通り、シリコン基板との界面窒素濃度は第1のゲート絶縁膜１０５ａよりもかなり高くなるが、前述の通りゲート電圧によってチャネル部に誘起される電荷数が圧倒的に多いため、ＮＢＴＩ劣化が大きな問題になることはない。
【００５６】
したがって本実施形態によれば、窒素濃度の高いゲート絶縁膜１０５ｂではゲート電極１５４からのボロン等の拡散が抑制され、かつ高い比誘電率を有する窒素濃度が高いゲート絶縁膜が実現でき、トランジスタ電流駆動力の向上が図れる。一方、窒素濃度を低くしたゲート絶縁膜１０５ａでは、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やＮＢＴＩを抑制できる窒素濃度が低いゲート絶縁膜が実現でき、トランジスタ性能の劣化の抑制が図れるという効果が得られる。
【００５７】
本実施形態では、厚い方のゲート絶縁膜１０５ａの膜厚を約７．５ｎｍ、薄い方のゲート絶縁膜１０５ｂを約２ｎｍとしたが、厚い方のゲート絶縁膜１０５ａの膜厚が５ｎｍから１０ｎｍの範囲にあり、薄い方のゲート絶縁膜１０５ｂが１．５ｎｍから３．０ｎｍの範囲にあることによって、前述の効果が顕著に得られる。
【００５８】
本実施形態では、ゲート絶縁膜の膜厚が厚い第1のゲート絶縁膜１０５ａの窒素濃度を低くしているが、同一の膜厚のゲート絶縁膜において、部分的に窒素濃度を低くしてもよい。たとえば、第1のゲート絶縁膜１０５ａを有するｎ型トランジスタ、ｐ型トランジスタ共に第1のゲート絶縁膜１０５ａ内の窒素濃度を低減したが、ｎ型トランジスタあるいはｐ型トランジスタのうち、一方だけがＮＢＴＩ耐性が弱いなどの問題がある場合は、フォトレジスト１６３（図３）の形成領域を変更するだけで、ｎ型トランジスタ、ｐ型トランジスタのどちらか一方のゲート絶縁膜１０５ａ内の窒素濃度のみを低減することができる。
【００５９】
なお、本実施形態において、ｐ型半導体基板１０１としてｐ型Ｓｉ基板を用いることができる。また、伝導型はｐ型に限られず、ｎ型であってもよく、絶縁性を示すものであってもよい。また、半導体としては、Ｓｉ以外のＳｉＣ、ＧａＡｓ等の半導体としてもよい。また、半導体基板に代えて、ガラス等の絶縁体からなる基板としてもよい。絶縁体からなる基板を用いる場合は、絶縁体の上に半導体層を形成することが望ましい。
【産業上の利用可能性】
【００６０】
以上説明したように、本発明は、トランジスタ電流駆動力の確保と、高い信頼性を両立させることができ、微細半導体装置及びその製造方法等に有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図
【図２】本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図
【図３】本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図
【図４】本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図
【図５】本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図
【図６】本発明の実施形態に係る半導体装置の製造方法におけるゲート絶縁膜中の窒素プロファイル図
【図７】従来の半導体装置の製造方法を示す部分拡大断面図
【図８】従来の半導体装置の製造方法によるゲート絶縁膜中の窒素プロファイル図
【符号の説明】
【００６２】
１０１  ｐ型半導体基板
１０２ａ、１０２ｂ  ｎウェル領域
１０３ａ、１０３ｂ  ｐウェル領域
１０４  素子分離酸化膜
１０５ａ  第1のゲート絶縁膜
１０５ｂ  第２のゲート絶縁膜
１０９  層間絶縁膜
１１１  第1のｎ型トランジスタ
１１２  第1のｐ型トランジスタ
１１３  第２のｎ型トランジスタ
１１４  第２のｐ型トランジスタ
１２１  金属配線層
１５１  第1のｎ型ゲート電極
１５２  第1のｐ型ゲート電極
１５３  第２のｎ型ゲート電極
１５４  第２のｐ型ゲート電極
１５５  ｐｏｌｙ−Ｓｉ薄膜
１６１  窒素プラズマ
１６２  酸素プラズマ
１６３  フォトレジスト
１６４  フォトレジスト
１６５  フォトレジスト
１６６  ボロンイオン
１６７  フォトレジスト
１６８  リンイオン
１７１ａ、１７１ｂ  ｎ型エクステンション層
１７２ａ、１７２ｂ  ｐ型エクステンション層
１７３  側壁絶縁膜
１８１  表面保護膜
【図１】
2005252052.tif 000003
【図２】
2005252052.tif 000004
【図３】
2005252052.tif 000005
【図４】
2005252052.tif 000006
【図５】
2005252052.tif 000007
【図６】
2005252052.tif 000008
【図７】
2005252052.tif 000009
【図８】
2005252052.tif 000010