(57)【要約】【課題】  リセット区間の不要な時間を最大限に短縮させるためのプラズマディスプレイパネルの駆動装置を提供する。【解決手段】  パネルキャパシタＣｐの一端子と接地端子との間に，ドレインが電気的に接続されたトランジスタＭ５と，トランジスタＭ５のゲートに一端子が接続されたキャパシタＣ２と，キャパシタＣ２の他端子とトランジスタＭ５のドレインとの間に，直列に接続された抵抗Ｒ１と，キャパシタＣ２の他端子とトランジスタＭ５のドレインとの間に，直列に接続されたダイオードＤ２と，ダイオードＤ２及び抵抗Ｒ１に，並列に接続されたツェナーダイオードＤ３と，を備えることにより，キャパシタＣ２に充電される電圧をツェナーダイオードＤ３で調節して，Ｙランプ下降区間の初期電圧を，放電が起こる電圧まで低くする。【選択図】    図６
2005122114.tif 000002
【特許請求の範囲】
【請求項１】
リセット駆動波形が印加されるパネルキャパシタを有する，プラズマディスプレイパネルの駆動装置において；
前記パネルキャパシタの一端子と接地端子との間に，第１主電極が電気的に接続されたトランジスタと，
前記トランジスタの制御電極に一端子が接続されたキャパシタと，
前記キャパシタの他端子と前記トランジスタの第１主電極との間に，直列に接続された抵抗素子と，
前記キャパシタの他端子と前記トランジスタの第１主電極との間に，直列に接続されたダイオードと，
前記ダイオード及び前記抵抗素子に，並列に接続されたツェナーダイオードと，
を備えることを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項２】
リセット駆動波形が印加されるパネルキャパシタを有する，プラズマディスプレイパネルの駆動装置において；
前記パネルキャパシタの一端子と接地端子との間に，第１主電極が電気的に接続されたトランジスタと，
前記トランジスタの制御電極に一端子が接続されたキャパシタと，
前記キャパシタの他端子と前記トランジスタの第１主電極との間に，直列に接続された抵抗素子と，
前記キャパシタの他端子と前記トランジスタの第１主電極との間に，直列に接続されたダイオードと，
前記ダイオード及び前記抵抗素子と，前記キャパシタの他端子との間に，直列に接続されたツェナーダイオードと，
を備えることを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項３】
前記パネルキャパシタに印加される電圧は，前記トランジスタがオンした瞬間には，前記ツェナーダイオードの降伏電圧だけ下降した電圧となることを特徴とする請求項１または２に記載のプラズマディスプレイパネルの駆動装置。
【請求項４】
前記キャパシタに充電される電圧は，前記トランジスタの前記制御電極と前記第１主電極との間にかかる電圧より，前記ツェナーダイオードの降伏電圧だけ低い電圧であることを特徴とする請求項１，２または３のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項５】
前記トランジスタの第２主電極は，前記リセット駆動波形における最終電圧を供給する電源に，電気的に接続されていることを特徴とする請求項１，２，３または４のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項６】
前記トランジスタは電界効果トランジスタであり，前記第１主電極はドレイン電極であり，前記第２主電極はソース電極であり，前記制御電極はゲート電極であることを特徴とする請求項１，２，３，４または５のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）の駆動装置に関するものである。
【背景技術】
【０００２】
近年，液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ），電界放出表示装置（ＦＥＤ：Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ），ＰＤＰなどの平面表示装置が活発に開発されている。これら平面表示装置のうち，ＰＤＰは，ほかの平面表示装置に比べ，輝度及び発光効率が高く，視野角が広いという利点がある。したがって，４０インチ以上の大型表示装置のなかで，ＰＤＰが従来のＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｕ）を代替すべき表示装置として脚光を浴びている。
【０００３】
ＰＤＰは，気体放電により生成されたプラズマを用いて文字又は映像を表示する平面表示装置であって，その大きさに応じて，数十個〜数百万個以上のピクセルがマトリックス状に配列されている。かかるＰＤＰは，印加される駆動電圧波形の形態と放電セルの構造によって，直流型（ＤＣ型）と交流型（ＡＣ型）とに区分される。
【０００４】
直流型ＰＤＰは，電極が放電空間にそのまま露出しているため，電圧が印加されている間は，電流が放電空間に流れる。よって，電流制限のための抵抗を設けなければならない欠点がある。反面，交流型ＰＤＰは，電極を誘電体層が覆っているため，自然なキャパシタンス成分の形成により電流が制限され，放電時，イオンの衝撃から電極が保護されるので，直流型ＰＤＰに比べて寿命が長いという利点がある。
【０００５】
交流型プラズマディスプレイパネルの部分斜視図を図１に示す。同図に示すように，第１ガラス基板１上には，誘電体層２及び保護膜３で覆われた走査電極４と維持電極５とが対をなして平行に設けられる。第２ガラス基板６上には，複数のアドレス電極８が設けられ，アドレス電極８は絶縁体層７で覆われている。アドレス電極８間の絶縁体層７上には，アドレス電極８と平行に隔壁９が設けられる。
【０００６】
また，絶縁体層７の表面及び隔壁９の両側面には，蛍光体１０が形成されている。第１ガラス基板１と第２ガラス基板６は，走査電極４とアドレス電極８，かつ維持電極５とアドレス電極８が直交するよう，放電空間１１を介在して対向配置されている。アドレス電極８と，対をなす４及び維持電極５との交差部にある放電空間１１が放電セル１２を形成する。
【０００７】
図２は，交流型プラズマディスプレイパネルの電極配列を示す説明図である。同図に示すように，ＰＤＰの電極は，ｍ×ｎのマトリックス構成を有し，具体的には，列方向にはアドレス電極（Ａ１〜Ａｍ）が配列され，行方向にはｎ行の走査電極（Ｙ１〜Ｙｎ）及び維持電極（Ｘ１〜Ｘｎ）が交互に配列されている。以下では，走査電極をＹ電極，維持電極をＸ電極とする。また，図２に示す放電セル１２は，図１に示す放電セル１２と対応する。
【０００８】
図３は，従来技術によるプラズマディスプレイパネルのアドレス電極，Ｙ電極，及びＸ電極に印加する電圧の駆動波形図である。同図に示すように，従来のＰＤＰの駆動方法によると，駆動波形の各サブフィールドは，リセット区間，アドレス区間，及び維持区間からなる。
【０００９】
リセット区間は，以前の維持放電の壁電荷状態を消去し，つぎのアドレス放電を安定的に行うため，壁電荷をセットアップする役割を果たす。アドレス区間は，パネルのなかで，点灯セルと非点灯セルを選別し，点灯されるセル（アドレスされたセル）に壁電荷を積んでおく動作を行う区間である。維持区間はアドレスされたセルに実際に画像を表示するための放電を行う区間である。以下，従来のリセット区間の動作をより詳細に説明する。
【００１０】
図３に示すように，従来のリセット区間は，消去区間，Ｙランプ上昇区間，及びＹランプ下降区間からなる。
【００１１】
（１）消去区間
最後の維持放電が終わると，Ｘ電極にはプラス（＋）電荷，Ｙ電極にはマイナス（−）電荷が積もる。この状態で，Ｘ電極に，０（Ｖ）から＋Ｖｅ（Ｖ）に向かって緩やかに上昇する消去ランプ電圧を印加する。すると，Ｘ電極とＹ電極に形成された壁電荷は次第に消去される。
【００１２】
（２）Ｙランプ上昇区間
この区間では，アドレス電極及びＸ電極を０Ｖに維持し，Ｙ電極に，電圧Ｖｓから電圧Ｖｓｅｔに向かって緩やかに上昇するランプ電圧を印加する。このランプ電圧が上昇している間に，全ての放電セルでは，Ｙ電極からアドレス電極及びＸ電極にそれぞれ一番目の微弱なリセット放電が起こる。その結果，Ｙ電極に（−）壁電荷が蓄積され，同時にアドレス電極及びＸ電極には（＋）壁電荷が蓄積される。
【００１３】
（３）Ｙランプ下降区間
ついで，リセット区間の後半には，Ｘ電極を定電圧＋Ｖｅに維持したままで，Ｙ電極に，電圧Ｖｓから０（Ｖ）に緩やかに下降するランプ電圧を印加する。このランプ電圧が下降する間に，全ての放電セルでは，さらに二番目の微弱なリセット放電が起こる。
【００１４】
図３に示すような従来のリセット方法によると，Ｙランプ上昇区間及びＹランプ下降区間でリセット放電が起こって，セル内の壁電荷を調節することにより，以後のアドレス区間で正確なアドレス動作が起こるようにする。
【００１５】
一方，従来のリセット方法においては，Ｙランプ下降区間でＹ電極の電圧が一定電圧に至るまでは放電が起こらない。したがって，Ｙランプ下降パルスを印加するに先立ち，Ｙ電極の電圧をＶｓに下降させた後，Ｖｓから徐々に低まるようにしている。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかし，実際に放電が起こり始める電圧はＶｓより低い電圧である。したがって，Ｙランプ下降パルスが印加された後，所定時間は放電が起こらない不要な区間が存在し，この時間は，リセット区間だけでなく全駆動時間を増加させる原因となる。
【００１７】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，リセット区間における放電が起こらない不要な時間を短縮させて，全駆動時間を短くすることのできる，プラズマディスプレイパネルの駆動装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するために，本発明のある観点によれば，リセット駆動波形が印加されるパネルキャパシタを有する，プラズマディスプレイパネルの駆動装置において，パネルキャパシタの一端子と接地端子との間に，第１主電極が電気的に接続されたトランジスタと，トランジスタの制御電極に一端子が接続されたキャパシタと，キャパシタの他端子とトランジスタの第１主電極との間に，直列に接続された抵抗素子と，キャパシタの他端子とトランジスタの第１主電極との間に，直列に接続されたダイオードと，ダイオード及び抵抗素子に，並列に接続されたツェナーダイオードと，を備えることを特徴とするプラズマディスプレイパネルの駆動装置が提供される。
【００１９】
上記課題を解決するために，本発明の別の観点によれば，リセット駆動波形が印加されるパネルキャパシタを有する，プラズマディスプレイパネルの駆動装置において，パネルキャパシタの一端子と接地端子との間に，第１主電極が電気的に接続されたトランジスタと，トランジスタの制御電極に一端子が接続されたキャパシタと，キャパシタの他端子とトランジスタの第１主電極との間に，直列に接続された抵抗素子と，キャパシタの他端子とトランジスタの第１主電極との間に，直列に接続されたダイオードと，ダイオード及び抵抗素子と，キャパシタの他端子との間に，直列に接続されたツェナーダイオードと，を備えることを特徴とするプラズマディスプレイパネルの駆動装置が提供される。
【００２０】
このように，キャパシタ，抵抗素子及びツェナーダイオードを構成することにより，パネルキャパシタに印加される電圧は，Ｙランプ下降区間においてトランジスタがオンした瞬間には，ツェナーダイオードの降伏電圧だけ下降した電圧とすることができる。また，キャパシタに充電される電圧は，トランジスタの制御電極と第１主電極との間にかかる電圧より，ツェナーダイオードの降伏電圧だけ低い電圧とすることができる。
【００２１】
Ｙランプ上昇区間において，キャパシタに充電される電圧をツェナーダイオードの降伏電圧で調節でき，Ｙランプ下降区間の初期電圧はキャパシタに充電される電圧となり，維持放電電圧より低く，放電開始電圧に合わせることができるので，放電が起こらない不要な時間を短縮することができてリセット区間の時間を減らすことができる。
【００２２】
また，この時，トランジスタの第２主電極は，リセット駆動波形における最終電圧を供給する電源（例えば接地端子）に電気的に接続することができる。
【００２３】
上記構成において，トランジスタは電界効果トランジスタ（ＦＥＴ）を用いることができ，その場合には，第１主電極はドレイン電極であり，第２主電極はソース電極であり，制御電極はゲート電極とすることができる。
【発明の効果】
【００２４】
以上詳述したように本発明によれば，Ｙランプ上昇区間においてキャパシタに充電される電圧をツェナーダイオードで調節して，Ｙランプ下降区間の初期電圧をツェナーダイオードの降伏電圧だけ低くすることにより，Ｙランプ下降区間の初期に放電が起こらない不要な時間をなくし，リセット区間を減らすことができる。そして，リセット区間が短縮して全駆動時間が短縮される効果がある。
【発明を実施するための最良の形態】
【００２５】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２６】
（第１の実施の形態）
まず，第１の実施の形態によるプラズマディスプレイパネルの駆動装置について，図４〜図６を参照して詳細に説明する。図４は，本実施の形態によるプラズマディスプレイパネル装置を示す説明図である。同図に示すように，本実施の形態によるプラズマディスプレイパネル装置は，プラズマパネル１００，アドレス駆動部２００，Ｙ電極駆動部３２０，Ｘ電極駆動部３４０，及び制御部４００を含む。
【００２７】
プラズマパネル１００は，列方向に配列された多数のアドレス電極（Ａ１〜Ａｍ），行方向に配列された走査電極である第１電極（Ｙ１〜Ｙｎ）（以下，Ｙ電極という），及び維持電極である第２電極（Ｘ１〜Ｘｎ）（以下，Ｘ電極という）を含む。アドレス駆動部２００は，制御部４００からアドレス駆動制御信号ＳＡを受信し，表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。
【００２８】
Ｙ電極駆動部３２０及びＸ電極駆動部３４０は，制御部４００からそれぞれＹ電極駆動信号ＳＹとＸ電極駆動信号ＳＸを受信して，Ｘ電極とＹ電極に印加する。制御部４００は，外部から映像信号を受信し，アドレス駆動制御信号ＳＡ，Ｙ電極駆動信号ＳＹ及びＸ電極駆動信号ＳＸを生成し，それぞれアドレス駆動部２００，Ｙ電極駆動部３２０及びＸ電極駆動部３４０に伝達する。
【００２９】
図５は本実施の形態によるＹ電極駆動部３２０の詳細回路図，図６は本実施の形態による下降ランプ駆動部の詳細回路図，図７は本実施の形態による下降ランプ駆動回路によりＹ電極に印加されるリセット駆動波形を示す図である。
【００３０】
図５に示すように，本実施の形態によるＹ電極駆動部３２０は，維持放電電圧である電圧Ｖｓと接地電圧間に，トランジスタＭ１，Ｍ２が直列に連結され，トランジスタＭ１，Ｍ２間の接点とパネルキャパシタＣｐのＹ電極との間にトランジスタＭ３が連結される。このパネルキャパシタＣｐは，Ｘ電極とＹ電極との間のキャパシタンス成分を等価的に示したものである。また，便宜上，パネルキャパシタＣｐのＸ電極は，接地端子に連結されたものと表示したが，実際のＸ電極には，Ｘ電極駆動部３４０が連結される。本実施の形態で用いられるトランジスタとしては，例えば電界効果トランジスタを用いることができる。
【００３１】
トランジスタＭ１，Ｍ２間の接点にキャパシタＣ１の第１端子１１が連結され，電圧（Ｖｓｅｔ−Ｖｓ）とキャパシタＣ１の第２端子１２との間にダイオードＤ１が連結される。パネルキャパシタＣｐの第１端子Ｐ１であるＹ電極とキャパシタＣ１間には，Ｙ電極に上昇ランプ電圧を印加するためのトランジスタＭ４が設けられ，トランジスタＭ４には，ソースとドレイン間に一定電流を供給するため，ドレインとゲート間に設けられるキャパシタを含むスイッチング回路（図示せず）が連結される。
【００３２】
パネルキャパシタＣｐの第１端子（Ｙ電極）と接地電圧間には，Ｙ電極に下降ランプ電圧を印加するためのトランジスタＭ５を含む下降ランプ駆動回路３２１が連結される。トランジスタＭ５は，ドレイン（第１主電極）とソース（第２主電極）との間に一定電流を供給するため，ドレインとゲート（制御電極）との間に形成されるキャパシタを含むランプスイッチング部３３１が連結される。
【００３３】
また，本発明の下降ランプ駆動回路３２１は，図６に示すように，キャパシタＣ２の一端とトランジスタＭ５のドレイン間には，キャパシタＣ２の充電経路を形成する抵抗（抵抗素子）Ｒ１と，放電経路を形成するダイオードＤ２と，降伏領域で定電圧源のように動作するツェナーダイオードＤ３とが並列に連結される。
【００３４】
また，ツェナーダイオードＤ３が一般のダイオードのように（順方向に）動作する領域で，ツェナーダイオードＤ３を介してキャパシタＣ２に充電された電圧が放電されることを防止するため，ツェナーダイオードＤ３に抵抗Ｒ２が直列に連結される。また，トランジスタＭ５のソースは，リセット駆動波形における最終電圧を供給する電源，この場合接地端子に接続される。
【００３５】
つぎに，図６及び図７に基づき，本実施の形態による駆動方法を詳細に説明する。まず，ｔ＝ｔ１において，トランジスタＭ２，Ｍ３をオフにし，トランジスタＭ１，Ｍ４をオンにする。すると，キャパシタＣ１の第１端子１１には電圧Ｖｓが供給される。しかし，キャパシタＣ１には電圧（Ｖｓｅｔ−Ｖｓ）が予め充電されているため，キャパシタＣ１の第２端子１２の電圧はＶｓｅｔとなる。
【００３６】
そして，キャパシタＣ１の第２端子１２の電圧Ｖｓｅｔの電圧は，トランジスタＭ４を介してパネルキャパシタＣｐのＹ電極に供給される。この際，トランジスタＭ４は，スイッチング回路（図示せず）のキャパシタの影響でソース−ドレイン間に一定の電流が流れるため，キャパシタＣｐのＹ電極には，電圧Ｖｓから電圧Ｖｓｅｔまで，電圧がランプ方式で上昇して印加される。
【００３７】
この際，下降ランプ駆動回路３２１の抵抗Ｒ１を介してキャパシタＣ２にも電圧Ｖｓからの電圧が充電されるが，抵抗Ｒ１にかかる電圧がツェナーダイオードＤ３の降伏電圧に到達するまで，ツェナーダイオードＤ３はオフ状態である。
【００３８】
抵抗Ｒ１にかかる電圧がツェナーダイオードＤ３の降伏電圧に到達する瞬間，ツェナーダイオードＤ３がオン状態となり，その後，抵抗Ｒ１にかかる電圧はツェナーダイオードＤ３の降伏電圧に固定され，キャパシタＣ２には，パネルキャパシタＣｐのＹ電極の電圧からツェナーダイオードＤ３の降伏電圧を差し引いた電圧Ｖｃだけ充電される。
【００３９】
ここで，キャパシタＣ２に充電された電圧Ｖｃは，放電開始電圧とすることができ，この電圧値は，ツェナーダイオードＤ３の降伏電圧で調節することができる。
【００４０】
つぎに，ｔ＝ｔ２において，トランジスタＭ３をオンさせ，トランジスタＭ４をオフさせる。すると，Ｙ電極には電圧Ｖｓが印加される。この際，トランジスタＭ３をオンさせた状態で，トランジスタＭ１をオフさせるとともにトランジスタＭ５をオンさせると，ツェナーダイオードＤ３に逆方向電流が流れ，ツェナーダイオードＤ３は一般のダイオードのように動作する。
【００４１】
したがって，パネルキャパシタＣｐのＹ電極の電圧はキャパシタＣ２の充電電圧Ｖｃまで瞬間的に減少する。そして，トランジスタＭ５は，キャパシタＣ２の影響でドレイン−ソース間に一定電流が流れるため，キャパシタＣｐのＹ電極の電圧は，電圧Ｖｃから接地電圧までランプ方式で下降する。このときの状態がｔ＝ｔ３である。また，ツェナーダイオードＤ３には，抵抗Ｒ２が直列に連結されているので，キャパシタＣ２に充電された電圧ＶｃはダイオードＤ２，トランジスタＭ５のドレイン−ソースの経路を介して放電される。
【００４２】
前述したように，本実施の形態のプラズマディスプレイパネルの駆動装置によると，Ｙランプ上昇区間にキャパシタＣ２に充電される電圧をツェナーダイオードＤ３の降伏電圧で調節して，Ｙランプ下降区間の初期電圧を，放電開始電圧に低めることにより，放電が起こらない不要な時間を短縮し，リセット区間を減らすことができる。
【００４３】
（第２の実施の形態）
第１の実施の形態においては，ツェナーダイオードＤ３及び抵抗Ｒ２をダイオードＤ２及び抵抗Ｒ１に並列に連結したが，第２の実施の形態においては，これと異なり，ツェナーダイオードＤ３及び抵抗Ｒ２を，キャパシタＣ２と，並列に接続したダイオードＤ２及び抵抗（抵抗素子）Ｒ１と，の間に直列に連結する。本実施の形態の場合，上記以外の回路構成は，第１の実施の形態によるＹ電極駆動部３２０の回路と同一であるので，説明を省略する。
【００４４】
図８は，第２の実施の形態によるＹ電極駆動部３２０の回路を示す図である。本実施の形態によるＹ電極駆動部３２０の動作を説明すると，上昇ランプ区間において，抵抗Ｒ１，ツェナーダイオードＤ３，抵抗Ｒ２の経路を介してキャパシタＣ２が充電される。
【００４５】
また，第１の実施の形態と同様に，ツェナーダイオードＤ３に印加される電圧が降伏電圧に到達するまで，ツェナーダイオードＤ３はオフ状態であり，抵抗Ｒ１にかかる電圧がツェナーダイオードＤ３の降伏電圧に到達する瞬間，ツェナーダイオードＤ３がオン状態となり，その後，ツェナーダイオードＤ３の電圧は降伏電圧に固定され，キャパシタＣ２には，パネルキャパシタＣｐのＹ電極の電圧とツェナーダイオードＤ３の降伏電圧との間の差の電圧Ｖｃの分だけ充電される。
【００４６】
つまり，下降ランプ区間において，トランジスタＭ３をオンさせた状態で，トランジスタＭ１をオフさせるとともにトランジスタＭ５をオンさせると，ツェナーダイオードＤ３に逆方向電流が流れ，ツェナーダイオードＤ３は一般のダイオードのように動作する。したがって，パネルキャパシタＣｐのＹ電極の電圧は，キャパシタＣ２に充電された電圧Ｖｃまで瞬間的に減少する。
【００４７】
そして，トランジスタＭ５は，キャパシタＣ２の影響でソース−ドレイン間に一定電流が流れるため，パネルキャパシタＣｐのＹ電極の電圧は，電圧Ｖｃから接地電圧までランプ方式で下降する。また，キャパシタＣ２に充電された電圧Ｖｃは，抵抗Ｒ２，ツェナーダイオードＤ３，ダイオードＤ２，トランジスタＭ５のドレイン−ソースの経路を介して放電される。
【００４８】
こうして第２の実施の形態のプラズマディスプレイパネルの駆動装置も，第１の実施の形態と同様に，Ｙランプ上昇区間にキャパシタＣ２に充電される電圧をツェナーダイオードＤ３で調節して，Ｙランプ下降区間の初期電圧を，放電が起こる電圧まで低くすることができ，リセット区間を減らすことができる。
【００４９】
ところで，プラズマディスプレイパネルの１つのフィールドを８個のサブフィールドに分けて駆動するとき，米国特許第６，２９４，８７５号に開示されたように，第１サブフィールドのリセット区間では，上昇ランプパルスを印加した後，下降ランプパルスを印加し，第２〜第８サブフィールドのリセット区間では，上昇ランプパルスなしで下降ランプパルスのみ印加することができる。
【００５０】
前述した第１及び第２の実施の形態においては，このような第１サブフィールドのリセット区間に適用される下降ランプパルスについて説明したものであるが，これとは異なり，第２〜第８サブフィールドのリセット区間に適用される下降ランプパルスにも第１及び第２の実施の形態を適用することができる。
【００５１】
すなわち，第２〜第８サブフィールドのリセット区間では，Ｙ電極に上昇ランプパルスを印加しないで，サブフィールドの維持放電区間の後半に，図９（Ａ）に示すように，維持放電電圧である電圧Ｖｓが印加された状態で下降ランプパルスのみを印加する。ところで，この際にも，Ｙランプ下降パルスが印加された後，所定時間のうちには放電が起こらない不要な区間が存在する。また，下降ランプパルスを印加する前にキャパシタＣ２が十分充電されていなければならないので，キャパシタＣ２が充電される時間Ｔ１の間，Ｙ電極の電圧を維持放電電圧に続けて維持しなければならない。
【００５２】
一方，図９（Ｂ）に示すように，第１及び第２の実施の形態による下降ランプ駆動回路を適用すると，キャパシタＣ２（図６または図８）には，パネルキャパシタＣｐのＹ電極の電圧とツェナーダイオードの降伏電圧との差の電圧Ｖｃ’の分だけ充電されればよいので，キャパシタＣ２の充電時間が，時間Ｔ２に短縮される。
【００５３】
また，第１及び第２の実施の形態で説明したように，下降ランプ区間でトランジスタＭ５をオンさせると，パネルキャパシタＣｐのＹ電極の電圧はキャパシタＣ２の充電電圧Ｖｃ’まで瞬間的に減少し，パネルキャパシタＣｐのＹ電極では，電圧Ｖｃ’から接地電圧までランプ方式で下降する。したがって，下降ランプ区間も短縮させることができる。
【００５４】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００５５】
本発明は，プラズマディスプレイパネルの駆動装置に適用可能であり，特に駆動時間を短くするためのプラズマディスプレイパネルの駆動装置に適用可能である。
【図面の簡単な説明】
【００５６】
【図１】一般的な交流型プラズマディスプレイパネルの部分斜視図である。
【図２】一般的なプラズマディスプレイパネルの電極配列を示す説明図である。
【図３】従来のプラズマディスプレイパネルの駆動波形を示す説明図である。
【図４】第１及び第２の実施の形態によるプラズマディスプレイパネルを示す説明図である。
【図５】第１及び第２の実施の形態によるプラズマディスプレイパネルのＹ電極駆動回路図である。
【図６】第１の実施の形態による下降ランプ駆動部の詳細回路図である。
【図７】第１の実施の形態によるプラズマディスプレイパネルの駆動波形図である。
【図８】第２の実施の形態による下降ランプ駆動部の詳細回路図である。
【図９】プラズマディスプレイパネルのサブフィールドのリセット区間に適用された下降ランプパルスを示し，（Ａ）は従来の駆動波形であり，（Ｂ）は第１及び第２の実施の形態を適用した場合の駆動波形である。
【符号の説明】
【００５７】
Ｍ１    トランジスタ
Ｍ２    トランジスタ
Ｍ３    トランジスタ
Ｍ４    トランジスタ
Ｍ５    トランジスタ
Ｒ１    抵抗
Ｒ２    抵抗
Ｃ１    キャパシタ
Ｃ２    キャパシタ
Ｄ１    ダイオード
Ｄ２    ダイオード
Ｄ２    ツェナーダイオード
Ｃｐ    パネルキャパシタ
３２１    下降ランプ駆動回路
３３１    ランプスイッチング部
【図１】
2005122114.tif 000003
【図２】
2005122114.tif 000004
【図３】
2005122114.tif 000005
【図４】
2005122114.tif 000006
【図５】
2005122114.tif 000007
【図６】
2005122114.tif 000008
【図７】
2005122114.tif 000009
【図８】
2005122114.tif 000010
【図９】
2005122114.tif 000011