(57)【要約】【課題】本発明は、高電圧駆動に有利なプラズマディスプレイパネルのスイッチング素子に関する。【解決手段】本発明は、二つ以上の絶縁ゲートバイポーラトランジスタＺ３を並列に連結してプラズマディスプレイパネルのスイッチング素子を構成する。  また、一つ以上の絶縁ゲートバイポーラトランジスタＺ３と一つ以上の金属酸化膜半導体電界効果トランジスタＭ３を互いに並列に連結して構成する。この時、一つ以上のＩＧＢＴ素子Ｚ３と一つ以上のＭＯＳＦＥＴ素子Ｍ３とを並列に連結して構成されたプラズマディスプレイパネルのスイッチング素子では、電流の小さい領域ではＭＯＳＦＥＴ素子Ｍ３がスイッチング素子を担当し、電流の大きい領域ではＩＧＢＴ素子Ｚ３がスイッチング素子を担当する。【選択図】図７
2005122176.tif 000002
【特許請求の範囲】
【請求項１】
複数のアドレス電極と、互いに対をなして配列された複数の走査電極及び維持電極と、前記走査電極及び維持電極と前記アドレス電極との間に形成されるパネルキャパシタと、を含むプラズマディスプレイパネルを駆動するために用いられるプラズマディスプレイパネルのスイッチング回路において、
ゲートに印加される電圧に応じて導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する第１の絶縁ゲートバイポーラトランジスタと、
前記第１の絶縁ゲートバイポーラトランジスタに並列に連結され、ゲートに印加される電圧に応じて導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する第２の絶縁ゲートバイポーラトランジスタと、を含むことを特徴とするプラズマディスプレイパネルのスイッチング回路。
【請求項２】
前記プラズマディスプレイパネルのスイッチング回路は、前記パネルキャパシタにサステイン電圧を供給するために動作するスイッチング回路であることを特徴とする請求項１に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項３】
前記プラズマディスプレイパネルのスイッチング回路は、前記パネルキャパシタにアドレス電圧を供給するために動作するスイッチング回路であることを特徴とする請求項１に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項４】
前記第１及び第２の絶縁ゲートバイポーラトランジスタに並列に連結される複数の絶縁ゲートバイポーラトランジスタをさらに含むことを特徴とする請求項１に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項５】
前記第１及び第２の絶縁ゲートバイポーラトランジスタに並列に連結されて、前記プラズマディスプレイパネルを駆動させる際に発生する逆方向電流を流れるようにするダイオードをさらに含むことを特徴とする請求項１に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項６】
前記第１の絶縁ゲートバイポーラトランジスタの導通時に流れる電流を測定する第１感知部と、
前記第１感知部によって測定された電流により、前記第１の絶縁ゲートバイポーラトランジスタのゲートに印加する電圧を調節して補償する第１補償部と、
前記第２の絶縁ゲートバイポーラトランジスタの導通時に流れる電流を測定する第２感知部と、
前記第２感知部によって測定された電流により、前記第２の絶縁ゲートバイポーラトランジスタのゲートに印加する電圧を調節して補償する第２補償部と、をさらに含むことを特徴とする請求項２または５に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項７】
複数のアドレス電極と、互いに対をなして配列された複数の走査電極及び維持電極と、前記走査電極及び維持電極と前記アドレス電極との間に形成されるパネルキャパシタと、を含むプラズマディスプレイパネルを駆動するために用いられるプラズマディスプレイパネルのスイッチング回路において、
ゲートに印加される電圧に応じて導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する第１の金属酸化膜半導体電界効果トランジスタと、
前記第１の金属酸化膜半導体電界効果トランジスタに並列に連結され、ゲートに印加される電圧に応じて導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する第１の絶縁ゲートバイポーラトランジスタと、を含むことを特徴とするプラズマディスプレイパネルのスイッチング回路。
【請求項８】
前記プラズマディスプレイパネルのスイッチング回路は、前記パネルキャパシタにサステイン電圧を供給するために動作するスイッチング回路であることを特徴とする請求項７に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項９】
前記プラズマディスプレイパネルのスイッチング回路は、前記パネルキャパシタにサアドレス電圧を供給するために動作するスイッチング回路であることを特徴とする請求項７に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項１０】
前記第１の金属酸化膜半導体電界効果トランジスタ及び前記第１の絶縁ゲートバイポーラトランジスタに並列に連結された複数の絶縁ゲートバイポーラトランジスタをさらに含むことを特徴とする請求項７に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項１１】
前記第１の金属酸化膜半導体電界効果トランジスタ及び前記第１の絶縁ゲートバイポーラトランジスタに並列に連結された複数の金属酸化膜半導体電界効果トランジスタをさらに含むことを特徴とする請求項１０に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項１２】
前記金属酸化膜半導体電界効果トランジスタは前記プラズマディスプレイパネルの動作時に流れる所定の電流値より小さい領域で動作し、前記絶縁ゲートバイポーラトランジスタは前記所定の電流値より大きい領域で動作することを特徴とする請求項７に記載のプラズマディスプレイパネルのスイッチング回路。
【請求項１３】
複数の第１電極及び第２電極によって放電空間が形成されるプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動装置において、
第１電圧を供給する第１電源を前記第１電極に電気的に連結する第１スイッチと、
第２電圧を供給する第２電源を前記第１電極に電気的に連結する第２スイッチと、を含み、
前記第１及び第２スイッチは、並列に連結された少なくとも２個の絶縁ゲートバイポーラトランジスタであり、前記第１電圧は、維持期間において前記第１電極と前記第２電極との電圧差としてサステイン電圧が印加できるようにする電圧であることを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項１４】
前記プラズマディスプレイパネルは、前記第１及び第２電極と交差して形成される第３電極をさらに含み、
前記プラズマディスプレイパネルの駆動装置は、第３電圧を供給する第３電源を前記第３電極に電気的に連結する第３スイッチをさらに含み、
前記第３スイッチは、並列に連結される少なくとも２個の絶縁ゲートバイポーラトランジスタであり、前記第３電圧は、アドレス期間において前記第３電極にアドレス電圧が印加できるようにする電圧であることを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動装置。
【請求項１５】
複数の第１電極及び第２電極により放電空間が形成されるプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動装置において、
第１電圧を供給する第１電源を前記第１電極に電気的に連結される第１スイッチと、
第２電圧を供給する第２電源を前記第１電極に電気的に連結される第２スイッチと、を含み、
前記第１及び第２スイッチは、並列に連結される少なくとも一つの金属酸化膜半導体電界効果トランジスタと少なくとも一つの絶縁ゲートバイポーラトランジスタであり、前記第１電圧は、維持期間において前記第１電極と前記第２電極との電圧差としてサステイン電圧が印加できるようにする電圧であることを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項１６】
前記プラズマディスプレイパネルは、前記第１及び第２電極と交差して形成される第３電極をさらに含み、
前記プラズマディスプレイパネルの駆動装置は、第３電圧を供給する第３電源を前記第３電極に電気的に連結する第３スイッチをさらに含み、
前記第３スイッチは、並列に連結される少なくとも一つの金属酸化膜半導体電界効果トランジスタと少なくとも一つの絶縁ゲートバイポーラトランジスタであり、前記第３電圧は、アドレス期間において前記第３電極にアドレス電圧が印加されるようにする電圧であることを特徴とする請求項１５に記載のプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネル（ＰＤＰ）のスイッチング回路、及びプラズマディスプレイパネルの駆動装置に係り、特に、高電圧駆動に有利なプラズマディスプレイパネルのスイッチング回路、及びプラズマディスプレイパネルの駆動装置に関するものである。
【背景技術】
【０００２】
最近、液晶表示装置（ＬＣＤ）、電界放出表示装置（ＦＥＤ）、プラズマディスプレイパネルなどの平面表示装置が活発に開発されている。これら平面表示装置の中でプラズマディスプレイパネルは、他の平面表示装置に比べて輝度及び発光効率が高く、視野角も広いという長所がある。したがって、４０インチ以上の大型表示装置では、プラズマディスプレイパネルが従来の陰極線管（ＣＲＴ）を代替する表示装置として脚光を浴びている。
【０００３】
プラズマディスプレイパネルは、気体放電により生成されたプラズマを利用して文字または映像を表示する平面表示装置であって、その大きさによって数十から数百万個以上の画素がマトリックス形態に配列されている。このようなプラズマディスプレイパネルは、印加される駆動電圧波形の形態と放電セルの構造によって直流型と交流型に区分される。
【０００４】
直流型プラズマディスプレイパネルは、電極が放電空間に絶縁されないまま露出されているため、電圧が印加される間に電流が放電空間にそのまま流れるようになる。このため、電流制限のための抵抗を形成しなければならないという短所がある。一方、交流型プラズマディスプレイパネルでは、電極を誘電体層が覆っていて、自然的なキャパシタンス成分の形成により電流が制限される。さらに、放電時は誘電体層によりイオンの衝撃から電極が保護されるので、直流型プラズマディスプレイパネルに比べて寿命が長いという長所がある。
【０００５】
図１は、交流型プラズマディスプレイパネルの一部を切り欠いて示す斜視図である。
【０００６】
図１に示したように、ガラス基板１上に、誘電体層２及び保護膜３で覆われた走査電極４と維持電極５が対をなして平行に形成される。ガラス基板６上には、絶縁体層７で覆われた複数のアドレス電極８が形成される。隣り合うアドレス電極８の間に位置する絶縁体層７上には、アドレス電極８と平行に隔壁９が形成されており、絶縁体層７の表面及び隔壁９の両側面に蛍光体１０が形成されている。ガラス基板１、６は、走査電極４とアドレス電極８、及び維持電極５とアドレス電極８のそれぞれが直交するように放電空間１１を隔てて対向して配置されている。走査電極４及び維持電極５と対をなすアドレス電極８との交差部にある放電空間が放電セル１２を形成する。
【０００７】
図２は、プラズマディスプレイパネルの電極配列を示す図である。
【０００８】
図２に示したように、プラズマディスプレイパネルの電極は、ｍ×ｎのマトリックス構造に配列され、具体的には、列方向にはアドレス電極（Ａ１〜Ａｍ）が配列されており、行方向にはｎ行の走査電極（Ｙ１〜Ｙｎ）及び維持電極（Ｘ１〜Ｘｎ）が交互に配列されている。図２の放電セル１２は、図１の放電セル１２に対応する。
【０００９】
一般に、このような交流型プラズマディスプレイパネルの駆動方法は、時間的な動作変化で表現すれば、リセット期間、アドレシング期間、及びサステイン期間（維持期間）からなる。
【００１０】
リセット期間は、放電セルにアドレシング動作を円滑に行うために各放電セルの状態を初期化させる期間であり、アドレシング期間は、パネルを構成する全放電セルを、点灯する放電セルと点灯しない放電セルに選別するために、点灯する放電セル（アドレシングされるセル）にアドレス電圧を印加して壁電荷を蓄積する動作を行う期間である。サステイン期間は、アドレシングされた放電セルにサステインパルス（サステイン電圧）を印加して、実際に画像を表示するための放電を行う期間である。
【００１１】
前記のようなプラズマディスプレイパネルの駆動は、リセット期間、アドレス期間、及びサステイン期間において、プラズマディスプレイパネルの駆動回路に用いる多くのスイッチング素子の開閉動作（遮断または導通）により、所望の電圧を印加する。この時に主に用いられるスイッチング素子は、スイッチング速度の速い金属酸化膜半導体電界効果トランジスタ（以下、ＭＯＳＦＥＴとする）を用いる。しかし、ＭＯＳＦＥＴは、電極間の絶縁を破壊しない最大電圧（つまり、耐圧）を高めるほど、導通時の抵抗値（導通時のドレーン・ソース間抵抗、以下、‘Ｒｏｎ'とする）が急激に増加する。
【００１２】
一方、プラズマディスプレイパネルのアドレス期間、サステイン期間において、スイッチング素子に、パルス電流（放電開始時の急激なパルス状放電電流）が急激に流れる。つまり、ＭＯＳＦＥＴは導通時に抵抗Ｒｏｎと等価になり（この時、ＭＯＳＦＥＴに印加される電圧が増加するほど抵抗Ｒｏｎがさらに増加する）、電流はパルス形態で流れるため、ＭＯＳＦＥＴの場合は実効（Ｒｏｏｔ−Ｍｅａｎ−Ｓｑｕａｒｅ、以下、‘ＲＭＳ'とする）電流値が非常に大きくなる。したがって、アドレス期間とサステイン期間には、パルス形態の電圧がパネルに印加されて、ＭＯＳＦＥＴの導通時にＲＭＳ電流値が非常に大きくなる。さらに、導通時にＭＯＳＦＥＴは抵抗Ｒｏｎに等価になり、Ｒｏｎ値は耐圧を増加させるほど急激に増加するため、導通損失が大きく、熱が多く発生するので、問題視されている。
【００１３】
このような問題を解決するための方法として、図３のようにＭＯＳＦＥＴ素子を複数並列に用いてスイッチングする方法が用いられる。しかし、最近プラズマディスプレイパネルに注入するガス中のキセノン（Ｘｅ）の分圧が増加する傾向にあり、キセノン（Ｘｅ）の分圧を増加させる場合、さらに高い駆動電圧が要求されるため、ＭＯＳＦＥＴの並列連結数をさらに増加させなければならない。このようなＭＯＳＦＥＴ数の増加は、製造コストの増加、駆動ボードの面積増加、ＭＯＳＦＥＴ駆動回路の増加など多くの問題を抱えている。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明が目的とする技術的課題は、前記従来技術の問題点を解決するためのものであって、新たなスイッチング素子、特に絶縁ゲートバイポーラトランジスタ（略称：ＩＧＢＴ）を適用することによって製造コストを節減し、消費電力効率を高めることができるプラズマディスプレイパネルのスイッチング回路を提供することにある。
【課題を解決するための手段】
【００１５】
前記目的を達成するための本発明の特徴によるプラズマディスプレイパネルのスイッチング回路は、複数のアドレス電極と、互いに対をなして配列された複数の走査電極及び維持電極と、前記アドレス電極と走査電極および維持電極との間に形成されるパネルキャパシタと、を含むプラズマディスプレイパネルを駆動するために用いられるプラズマディスプレイパネルのスイッチング回路であって、ゲートに印加される電圧に応じて導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する第１の絶縁ゲートバイポーラトランジスタと、前記第１の絶縁ゲートバイポーラトランジスタに並列に連結され、ゲートに印加される電圧に応じて導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する第２の絶縁ゲートバイポーラトランジスタと、を含む。この時、前記プラズマディスプレイパネルのスイッチング回路は、前記パネルキャパシタにサステイン電圧を供給するために動作するスイッチング回路であることを特徴とする。
【００１６】
本発明の他の特徴によるプラズマディスプレイパネルのスイッチング回路は、複数のアドレス電極と、互いに対をなして配列された複数の走査電極及び維持電極と、前記アドレス電極と走査電極及び維持電極との間に形成されるパネルキャパシタと、を含むプラズマディスプレイパネルを駆動するために用いられるプラズマディスプレイパネルのスイッチング回路であって、ゲートに印加される電圧に応じて導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する第１金属酸化膜半導体電界効果トランジスタと、前記第１金属酸化膜半導体電界効果トランジスタに並列に連結され、ゲートに印加される電圧に応じて導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する第１の絶縁ゲートバイポーラトランジスタと、を含む。この時、前記プラズマディスプレイパネルのスイッチング回路は、前記パネルキャパシタにサステイン電圧を供給するために動作するスイッチング回路であることを特徴とする。
【００１７】
本発明の他の特徴によるプラズマディスプレイパネルの駆動装置は、複数の第１電極及び第２電極によって放電空間が形成されるプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動装置であって、第１電圧を供給する第１電源を前記第１電極に電気的に連結する第１スイッチと、第２電圧を供給する第２電源を前記第１電極に電気的に連結する第２スイッチと、を含み、前記第１及び第２スイッチは、並列に連結された少なくとも２個の絶縁ゲートバイポーラトランジスタであり、前記第１電圧は、維持期間において前記第１電極と前記第２電極との電圧差としてサステイン電圧が印加できるようにする電圧であることを特徴とする。ここで、前記プラズマディスプレイパネルは、前記第１及び第２電極と交差して形成される第３電極をさらに含み、前記プラズマディスプレイパネルの駆動装置は、第３電圧を供給する第３電源を前記第３電極に電気的に連結する第３スイッチをさらに含み、前記第３スイッチは、並列に連結される少なくとも２個の絶縁ゲートバイポーラトランジスタであり、前記第３電圧は、アドレス期間において前記第３電極にアドレス電圧が印加されるようにする電圧であることを特徴とする。
【００１８】
本発明の他の特徴によるプラズマディスプレイパネルの駆動装置は、複数の第１電極及び第２電極により放電空間が形成されるプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動装置であって、第１電圧を供給する第１電源を前記第１電極に電気的に連結する第１スイッチと、第２電圧を供給する第２電源を前記第１電極に電気的に連結する第２スイッチと、を含み、前記第１及び第２スイッチは、並列に連結される少なくとも一つの金属酸化膜半導体電界効果トランジスタと少なくとも一つの絶縁ゲートバイポーラトランジスタであり、前記第１電圧は、維持期間において前記第１電極と前記第２電極との電圧差としてサステイン電圧が印加できるようにする電圧であることを特徴とする。ここで、前記プラズマディスプレイパネルは、前記第１及び第２電極と交差して形成される第３電極をさらに含み、前記プラズマディスプレイパネルの駆動装置は、第３電圧を供給する第３電源を前記第３電極に電気的に連結する第３スイッチをさらに含み、前記第３スイッチは、並列に連結される少なくとも一つの金属酸化膜半導体電界効果トランジスタと少なくとも一つの絶縁ゲートバイポーラトランジスタであり、前記第３電圧は、アドレス期間において前記第３電極にアドレス電圧が印加されるようにする電圧であることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、一つ以上のＩＧＢＴ素子を並列に連結して、プラズマディスプレイパネルのスイッチング回路を構成することによって効率を高めることができ、半導体チップの面積を減少させることによって製造コストを節減する。また、一つ以上のＩＧＢＴ素子と一つ以上のＭＯＳＦＥＴ素子とを並列に連結した場合は、両トランジスタの電極間電圧が常に等しく、この電圧が低い場合、つまり負荷電流の小さい領域では定抵抗型のＭＯＳＦＥＴ素子に多くの電流が流れ、この電圧が高い場合、つまり負荷電流の大きい領域では定電圧型のＩＧＢＴ素子に多くの電流が流れる。この現象により効率を向上させると同時に、ＩＧＢＴ素子のみを複数個用いる場合に発生する、電流が特定のＩＧＢＴ素子に偏る問題点を克服することができる。
【発明を実施するための最良の形態】
【００２０】
以下では、添付した図面を参照して本発明の実施の形態について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異する形態に実現することができ、ここで説明する実施の形態に限定されるわけではない。
【００２１】
図面では、本発明を明確に説明するために、説明と関係ない部分は省略した。明細書全体を通して、類似した部分については同一の図面符号を付けた。また、複数の電極から形成された放電セルを有するプラズマディスプレイパネルは、従来の技術と変わらないため説明は省略する。（第１の実施の形態）
図４は、本発明の第１の実施の形態によるプラズマディスプレイパネルのスイッチング回路を示す図である。
【００２２】
図４に示したように、本発明の第１の実施の形態によるプラズマディスプレイパネルのスイッチング回路は、一つ以上の絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴ）素子Ｚ１、Ｚ２などと、ダイオードＤ１を含む。一つ以上のＩＧＢＴ素子であるＺ１、Ｚ２などは互いに並列に連結されており、ダイオードＤ１もＩＧＢＴ素子Ｚ１、Ｚ２などと並列に連結される。この時、ＩＧＢＴ素子Ｚ１、Ｚ２などはボディーダイオードがないので、ダイオードＤ１をＩＧＢＴ素子Ｚ１、Ｚ２などと並列に連結して逆方向電流が流れるようにする。本実施の形態では、ＩＧＢＴ素子（Ｚ１）及びＩＧＢＴ素子（Ｚ２）が、各々第１及び第２の絶縁ゲートバイポーラトランジスタに対応する。
【００２３】
一つ以上のＩＧＢＴ素子（Ｚ１、Ｚ２）は、プラズマディスプレイパネルの駆動時、プラズマディスプレイパネルに電圧を印加するためのスイッチング素子としての役割を果たす。この時、ＩＧＢＴ素子は一つだけでもスイッチング素子の役割を果たすが、駆動電流が大きく電流容量を増加する必要がある場合には、いくつかのＩＧＢＴ素子を並列に連結して複合スイッチング素子としての役割も果たす。このような並列に連結された一つ以上のＩＧＢＴ素子（Ｚ１、Ｚ２）はプラズマディスプレイパネルの駆動回路に含まれて、ゲートに印加される電圧に応じて、プラズマディスプレイパネルのリセット期間、アドレス期間、サステイン期間（維持期間）が動作するように導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する。
【００２４】
図５は、ＭＯＳＦＥＴとＩＧＢＴのオン状態、つまり、導通時の電流−電圧特性を温度別（２５℃、１２５℃）に示す図である。図５に示すように、２５℃の場合、ＭＯＳＦＥＴとＩＧＢＴの電流−電圧曲線は、電流値が２７アンペア付近の一点で交差し、１２５℃の場合、電流値が１０アンペア付近の一点で交差する。以下、このように、任意の温度におけるＭＯＳＦＥＴとＩＧＢＴの電流−電圧曲線が交差する点の電流値を所定値と称する。また、後述する電流の大きい領域とは、電流値が前記所定値よりも大きい領域を意味し、電流の小さい領域とは、電流値が前記所定値よりも小さい領域を意味する。なお、前記所定値は、プラズマディスプレイパネルに流れる電流の設計値に応じて、ＭＯＳＦＥＴ素子とＩＧＢＴ素子の各仕様によって種々の値に設計され、温度によっても変化しうる。
【００２５】
そして、図５に示したように、ＩＧＢＴが定電圧型の特性を示し、定抵抗型の特性を示すＭＯＳＦＥＴと比べると、電流の大きい領域で、電圧降下が少なく、消費電力が少ない。換言すれば、ＩＧＢＴは大電流での性能が優れていることが分かる。つまり、電流の大きい領域で同一の電流が流れる場合は、導通時に素子にかかる電圧は、ＭＯＳＦＥＴよりＩＧＢＴの方が低いことが分かる。そして、ＭＯＳＦＥＴが２５℃である場合とＩＧＢＴが１２５℃である場合との電流−電圧特性を見ると、ＩＧＢＴが１２５℃である場合にさらに良い特性を有する。これにより、温度特性もＩＧＢＴがさらに良いということが分かる。したがって、同一電流下のスイッチング素子による電圧降下は、ＭＯＳＦＥＴよりＩＧＢＴの方が低いので、ＩＧＢＴは低損失であることが分かる。
【００２６】
そして、ＩＧＢＴが導通する場合、ＩＧＢＴはダイオードとして機能するので（ＩＧＢＴはバイポーラトランジスタ素子であるため、導通時にはダイオードとして機能する）、ダイオード電圧であるＶｃｅ（コレクタとエミッタとの間の電圧をいう）電圧に等価になることができる。このようなダイオード電圧Ｖｃｅは、電流が増加してもほとんど増加しないので、プラズマディスプレイパネルの放電時に発生するパルス放電電流が流れても、導通損失はＭＯＳＦＥＴよりはるかに少ない。上記で説明したように、ＭＯＳＦＥＴの場合は導通時にＲｏｎ抵抗に等価になるため、実効値が大きなパルス電流が流れる時に導通損失がさらに増加する。従って、一つ以上のＩＧＢＴ素子と一つ以上のＭＯＳＦＥＴ素子とを並列に連結した場合は、両トランジスタの電極間電圧が常に等しくなって、この電圧が低い場合、つまり負荷電流の小さい領域では定抵抗型のＭＯＳＦＥＴ素子に多くの電流が流れ、この電圧が高い場合、つまり負荷電流の大きい領域では定電圧型のＩＧＢＴ素子に多くの電流が流れる。この現象により効率を向上させると同時に、ＩＧＢＴ素子のみを複数個用いる場合に発生する、電流が特定のＩＧＢＴ素子に偏る問題点を克服することができる。なお、前記問題点の詳細については後述する。
【００２７】
また、ＩＧＢＴはその構造的な特性により、単位面積当りの電流導通能力が同一の耐圧に対してＭＯＳＦＥＴより優れており、同一電流容量の場合半導体チップの面積が減少するので、スイッチング素子の値段を低減させることができる。
【００２８】
プラズマディスプレイパネルは、スイッチング素子の導通動作で放電が開始された後、パルス形態の電流が流れ、電流値が零になった後にスイッチング素子を遮断する。したがって、遮断特性の悪いＩＧＢＴも電流が零になった後に遮断動作を行うので、高速で駆動することができる。つまり、ＩＧＢＴの短所ともいえる遮断特性がプラズマディスプレイパネルの駆動には問題にならない。
【００２９】
しかし、本発明の第１の実施の形態によるプラズマディスプレイパネルのスイッチング素子のように、ＩＧＢＴ素子のみを並列に連結してスイッチング素子として用いる場合、ＩＧＢＴ素子の導通時にＶｃｅ（コレクタ−エミッタ電圧）電圧が正の温度係数特性を有するため、負荷電流が特定のＩＧＢＴ素子に集中する問題が発生し得る。図６Ａ及び図６Ｂは、各々２５℃と１２５℃である場合のＩＣＢＴのコレクタ−エミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとの関係を示した図である。ここで、電圧Ｖｃｅは、ＩＧＢＴの導通時のコレクタ−エミッタ電圧を示し、電流Ｉｃは、ＩＧＢＴの導通時のコレクタ電流を示す。図６Ａ及び図６Ｂから分かるように、温度の高い図６Ｂが、同じＶｃｅ電圧下でさらに多くのＩｃ電流が流れることが分かる。したがって、図４のようにＩＧＢＴ素子を並列にスイッチング素子として用いる場合、スイッチング動作によって特定のＩＧＢＴ素子（例えば、Ｚ１）に電流が多く流れて熱が発生するとＩＧＢＴ素子の温度が上昇し、したがってＩＧＢＴ素子（Ｚ１）へより多くの電流が流れる、いわゆる熱暴走のために特定のＩＧＢＴ素子に負荷電流が集中する問題を発生するおそれがある。また、ＩＧＢＴ素子を並列にし、ＩＧＢＴ素子のみでスイッチング素子を実現する場合は、スイッチング導通の初期及び電流が少しだけ流れる区間では、図５に示したように電圧降下がＭＯＳＦＥＴ素子より非常に大きくなるため、電力効率が減少する問題も発生する。
（第２の実施の形態）
以下では、本発明の第１の実施の形態の問題点を克服したプラズマディスプレイパネルのスイッチング素子について説明する。
【００３０】
図７は、本発明の第２の実施の形態によるプラズマディスプレイパネルのスイッチング素子を示した図である。
【００３１】
図７に示したように、本発明の第２の実施の形態によるプラズマディスプレイパネルのスイッチング素子は、互いに並列に連結された一つ以上のＭＯＳＦＥＴ素子（Ｍ３）と、互いに並列に連結された一つ以上のＩＧＢＴ素子（Ｚ３）とを含み、ＭＯＳＦＥＴ素子（Ｍ３）はＩＧＢＴ素子（Ｚ３）と互いに並列に連結される。本実施の形態では、ＭＯＳＦＥＴ素子（Ｍ３）が第１の金属酸化膜半導体電界効果トランジスタに対応し、ＩＧＢＴ素子（Ｚ３）が第１の絶縁ゲートバイポーラトランジスタに対応する。このような並列に連結された一つ以上のＭＯＳＦＥＴ素子（Ｍ３）と一つ以上のＩＧＢＴ素子（Ｚ３）とは、ゲートに印加される電圧に応じて、導通または遮断動作をして、前記プラズマディスプレイパネルを駆動させるための電圧を出力する。この時、一つのＭＯＳＦＥＴ素子（Ｍ３）と一つのＩＧＢＴ素子（Ｚ３）とが並列に連結されてプラズマディスプレイパネルのスイッチング素子の役割を果たすことができ、プラズマディスプレイパネルの大きさが大きくなって電流容量が大きくなる場合には、複数のＭＯＳＦＥＴ素子と複数のＩＧＢＴ素子とを用いてプラズマディスプレイパネルのスイッチング素子に代替することができる。
【００３２】
ここで、ＭＯＳＦＥＴ素子（Ｍ３）は電流の小さい領域でスイッチング素子として用いられ、ＩＧＢＴ素子（Ｚ３）は電流の大きい領域でスイッチング素子として用いられる。ＩＧＢＴは図５に示したように、電流の小さい領域でも電圧降下が相対的に大きく現れ、電力効率が減少する。このため、ＩＧＢＴ素子（Ｚ３）を電流の大きな領域のスイッチング素子として用いる。そして、ＭＯＳＦＥＴ素子（Ｍ３）は導通時に抵抗Ｒｏｎと等価になるため、電流の小さな領域でも電圧降下が著しく現れず、効率がＩＧＢＴ素子より良いので、電流の小さな領域のスイッチング素子として用いる。すなわち、ＭＯＳＦＥＴ素子（Ｍ３）は、プラズマディスプレイパネルの動作時に流れる電流値が所定値より小さい領域のとき、ＩＧＢＴ素子（Ｚ３）よりも多くの電流を流すように動作し、ＩＧＢＴ素子（Ｚ３）は、前記プラズマディスプレイパネルの動作時に流れる電流値が前記所定値より大きい領域のとき、ＭＯＳＦＥＴ素子（Ｍ３）よりも多くの電流を流すように動作する。
【００３３】
図８Ａは、ＩＧＢＴ素子（Ｚ３）のみをスイッチング素子として用いた場合の導通時の電圧（Ｖｃｅ）と電流（Ｉｃ）の関係を示した図であり、図８Ｂは、本発明の第２の実施の形態のように、ＭＯＳＦＥＴ素子（Ｍ３）とＩＧＢＴ素子（Ｚ３）を並列にスイッチング素子として用いた場合の導通時の電圧（Ｖｃｅ）と電流（Ｉｃ）の関係を示した図である。図８Ａにおいて点線で囲んだ部分から分かるように、ＩＧＢＴ素子（Ｚ３）のみを用いた場合には、電流の小さい領域でＩＧＢＴの電圧降下が著しく現れる。一方、図８Ｂにおいて点線で囲んだ部分から分かるように、ＭＯＳＦＥＴ素子（Ｍ３）とＩＧＢＴ素子（Ｚ３）を並列に連結し、電流の小さい領域では、ＭＯＳＦＥＴ素子（Ｍ３）のみが動作する場合、電流（Ｉｃ）と電圧（Ｖｃｅ）との間に比例関係が成立し、ＩＧＢＴ素子（Ｚ３）のみを用いる場合より同一電流（Ｉｃ）下でさらに低い電圧降下が発生する。つまり、電流の小さい領域ではＭＯＳＦＥＴ素子（Ｍ３）が動作するようにし、ＭＯＳＦＥＴ素子（Ｍ３）は導通時に抵抗（Ｒｏｎ）に等価になるために、図８Ｂにおいて点線で囲んだ部分のような比例関係が成立し、電圧降下もさらに低く現れることが分かる。これによりスイッチング素子の効率を改善することができる。そして、図８Ｂに示したように電流の大きい領域（点線で表示した部分の外側領域）では、ＩＧＢＴ素子（Ｚ３）が動作して導通時に電圧Ｖｃｅに等価になるので、電流が高くなっても電圧がほとんど一定に維持されることが分かる。つまり、電流の大きい領域ではＩＧＢＴ素子（Ｚ３）が動作するようにして、プラズマディスプレイパネルの放電時に発生するパルス放電電流が流れても、ＩＧＢＴ素子（Ｚ３）が等価電圧Ｖｃｅになるのでスイッチング素子の効率がさらに改善することが分かる。言い換えれば、ＭＯＳＦＥＴ素子（Ｍ３）は電流の小さい領域で動作し、小さい電流のみが流れるようにし、ＩＧＢＴ素子（Ｚ３）は電流の大きい領域で動作し、大きい電流のみが流れるようにして、スイッチング素子の効率を改善することができる。
【００３４】
また、本発明の第２の実施の形態のようにＭＯＳＦＥＴ素子（Ｍ３）とＩＧＢＴ素子（Ｚ３）とを並列に連結してスイッチング素子として用いる場合には、ＭＯＳＦＥＴ素子（Ｍ３）がボディーダイオードを有しており、逆方向電流を導通させる役割を果たすので、ＩＧＢＴ素子のみを用いる本発明の第１の実施の形態のような、付加的なダイオード（Ｄ１）を並列に連結する必要がない。
（第３の実施の形態）
図９は、本発明の第３の実施の形態によるプラズマディスプレイパネルのスイッチング素子を示す図である。図９は、図４のような本発明の第１の実施の形態によるプラズマディスプレイパネルのスイッチング素子の問題点である、ＩＧＢＴの正温度係数特性による負荷電流が特定のＩＧＢＴに集中する問題点を解決するための方法を示した図である。
【００３５】
図９に示したように、本発明の第３の実施の形態によるプラズマディスプレイパネルのスイッチング素子は、図４と同様の構成において、ＩＧＢＴ素子（Ｚ１）のコレクタとＩＧＢＴ素子（Ｚ２）のコレクタに各々感知部１（第１感知部）と感知部２（第２感知部）が連結され、ＩＧＢＴ素子（Ｚ１）のゲートとＩＧＢＴ素子（Ｚ２）のゲートに各々補償部１（第１補償部）と補償部２（第２補償部）が連結される。ここで、感知部１と感知部２は、スイッチング素子の導通時の電流を測定するためものであり、補償部１と補償部２は、スイッチング素子に印加されるゲート電圧を補償するためのものであって、その位置は多少変更することができる。この時、電源Ｖ１は信号源であって、ＩＧＢＴ素子（Ｚ１、Ｚ２）に流れる電流を調整するためにＩＧＢＴ素子（Ｚ１、Ｚ２）のゲートに印加する電源を示す。
【００３６】
感知部１と感知部２は、各々ＩＧＢＴ素子（Ｚ１）とＩＧＢＴ素子（Ｚ２）に連結されて導通時の電流を測定する。つまり、ＩＧＢＴ素子（Ｚ１）とＩＧＢＴ素子（Ｚ２）の導通時に、ＩＧＢＴ素子（Ｚ１、Ｚ２）のコレクタに流れる電流を測定して負荷電流を測定する。この時、測定された負荷電流値は各々補償部１と補償部２に伝送される。補償部１と補償部２は、各々感知部１と感知部２から伝送された負荷電流値を利用してＩＧＢＴ素子（Ｚ１）とＩＧＢＴ素子（Ｚ２）のゲート駆動電圧を補償して、各ＩＧＢＴ素子（Ｚ１、Ｚ２）に流れる負荷電流を均等にする。つまり、特定のＩＧＢＴ素子に負荷電流が集中する問題を、負荷電流を各々測定して（感知部１と感知部２によって測定する）、ゲート駆動電源（Ｖ１）の電圧を補償部１と補償部２によって補償する。仮に、より大きな電流がＩＧＢＴ素子（Ｚ１）に流れる場合、補償部１は、ＩＧＢＴ素子（Ｚ１）のゲートに印加される電圧を下げることによってＩＧＢＴ素子（Ｚ１）に流れる電流を減少させることができる。この時、補償部１と補償部２は、変圧機や信号増幅機などを利用してゲート電圧（Ｖ１）の電圧を増幅させるなどの調節により、負荷電流を均等にする。
【００３７】
このような電流不均一は、直接的な電流測定により判断できるが、多少の測定時間の遅延を許すならば、各ＩＧＢＴ素子の近くに微少なダイオードを設置して、温度を測定し、各ＩＧＢＴ素子の温度に基づく電流調整ができる。この方法は、測定による動作の擾乱を無視出来る程度に軽減でき、ＩＧＢＴ素子群の集積回路化に適した方法と考えられる。温度検出素子はダイオードに限らず、拡散抵抗を使ってもよい。
【００３８】
図１０は、本発明の第１の実施の形態によるプラズマディスプレイパネルのスイッチング素子と同様にＩＧＢＴ素子（Ｚ１、Ｚ２）を並列に連結した場合のスイッチング素子を駆動するための回路を示す略図である。
【００３９】
図１０の（ａ）は、従来のスイッチング素子であるＭＯＳＦＥＴ素子（Ｍ１、Ｍ２）を並列に連結した場合において、駆動回路としてプッシュプル型ゲート駆動回路を共に示した図である。電源（Ｖ２）はゲート駆動電源であり、電源（１７Ｖ）は、プッシュプル型ゲート駆動回路におけるトランジスタ（Ｑ１、Ｑ２）のバイアス電源を示す。ここで、プッシュプル型ゲート駆動回路は、たとえば、図１０（ａ）に示されるように、ＮＰＮ型トランジスタ（Ｑ１）とＰＮＰ型トランジスタ（Ｑ２）とが直列に連結して構成されるものであり、ＮＰＮ型トランジスタ（Ｑ１）のエミッタとＰＮＰ型トランジスタ（Ｑ２）のエミッタとの接続ノードが出力端子となっている。一方、ＮＰＮ型トランジスタ（Ｑ１）のコレクタとＰＮＰ型トランジスタ（Ｑ２）のコレクタとは、各々電源（１７Ｖ）の正極及び負極と連結され、ＮＰＮ型トランジスタ（Ｑ１）及びＰＮＰ型トランジスタ（Ｑ２）のゲートには、各々ゲート駆動電源（Ｖ２）が分岐して連結される。また、前記出力端子は分岐してＭＯＳＦＥＴ素子（Ｍ１、Ｍ２）のゲートに連結される。ＭＯＳＦＥＴ素子（Ｍ１、Ｍ２）を並列に連結して構成されたスイッチング素子を駆動させるためには、プッシュプル型ゲート駆動回路を用いて、電源（Ｖ２）からの電流を増幅させることが必要である。しかし、ＩＧＢＴ素子（Ｚ１、Ｚ２）を並列に連結してスイッチング素子を構成する場合には、図１０の（ｂ）に示したようにプッシュプル型ゲート駆動回路が不要となり、直ちにゲート駆動電源（Ｖ２）によってスイッチング素子を導通または遮断することができる。
【００４０】
以下に、ＩＧＢＴ素子とＭＯＳＦＥＴ素子の駆動の違いを簡単に説明する。ＩＧＢＴ素子もＭＯＳＦＥＴ素子と同様にゲートが絶縁して分離される構造を有するため、ゲート駆動電源（Ｖ２）を印加する場合にゲート電極に電荷が蓄積されるが、上記で説明したように、ＩＧＢＴ素子では半導体チップの面積が遥かに減少するので、ゲート電極に充電しなければならない電荷量（Ｑｇ）がＭＯＳＦＥＴ素子より減少する。このように、ＩＧＢＴ素子（Ｚ１、Ｚ２）を並列に連結して用いる場合にはゲート電極に充電すべき電荷量（Ｑｇ）が小さくなるので、プッシュプル型ゲート駆動回路を使用せず、図１０の（ｂ）に示したように、直ちにゲート駆動電源（Ｖ２）によってＩＧＢＴ素子（Ｚ１、Ｚ２）をスイッチング動作させることができる。
【００４１】
ここで、図４及び図７に示したスイッチング素子は、プラズマディスプレイパネルのパネルキャパシタにサステイン電圧を印加する場合に用いられるのが好ましい。これはプラズマディスプレイパネルのサステイン期間においてスイッチング素子が最も多くスイッチングされ、電力が多く消費されるからである。ここで、サステイン電圧（Ｖｓ）は、サステイン期間において、維持電極（Ｘ１〜Ｘｎ）と走査電極（Ｙ１〜Ｙｎ）とに印加される電圧の差を意味し、アドレス期間において選択されたセルのみを放電させる程度の電圧に当該する。
【００４２】
図１１Ａ及び図１１Ｂは、各々本発明の第１及び第２の実施の形態と同様のスイッチング素子が適用されたプラズマディスプレイパネルの駆動装置を示す図である。図１１Ａ及び図１１Ｂでは、サステイン電圧（Ｖｓ）を印加するために用いるプラズマディスプレイパネルの駆動装置において、各スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）として、本発明の実施の形態と同様のスイッチング素子が用いられる。
【００４３】
図１１Ａ及び１１Ｂに示したように、プラズマディスプレイパネルの駆動装置は、電力回収用キャパシタ（Ｃｒ）、スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）、インダクタ（Ｌ）、パネルキャパシタ（Ｃｐ）、ダイオード（Ｄ１、Ｄ２）、及びサステイン電圧を有する電源（Ｖｓ）を含む。ここで、電力回収用キャパシタ（Ｃｒ）には、サステイン電圧（Ｖｓ）の半分の電圧（Ｖｓ/２）が充電されている。また、スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）は、各々本発明の第１及び第２の実施の形態に示したように、複数のＩＧＢＴ素子が並列に連結されているか、またはＩＧＢＴ素子とＭＯＳＦＥＴ素子とが並列に連結されている。
【００４４】
図１１Ａに示されるように、電源（Ｖｓ）は、スイッチ（Ｓ３）を介して、パネルキャパシタ（Ｃｐ）に電力を供給する向きに連結されている。また、スイッチ（Ｓ３）とパネルキャパシタ（Ｃｐ）との接続ノードには、スイッチ（Ｓ４）が電力を回収する向きに連結されている。また、電力回収用キャパシタ（Ｃｒ）は、スイッチ（Ｓ１）、ダイオード（Ｄ１）、及びインダクタ（Ｌ）をこの順番で介して、パネルキャパシタ（Ｃｐ）に電力を供給する向きに連結されているのと同時に、スイッチ（Ｓ２）、ダイオード（Ｄ２）、及びインダクタ（Ｌ）をこの順番で介して、パネルキャパシタ（Ｃｐ）の電力を回収する向きに連結されている。またスイッチ（Ｓ１〜Ｓ４）は、図４と同様に、各々複数のＩＧＢＴとダイオードとが並列に接続された構造をなす。なお、図１１Ｂの構成は、スイッチ（Ｓ１〜Ｓ４）がＩＧＢＴ素子とＭＯＳＦＥＴ素子が並列に接続された構造をなしていることを除いては、図１１Ａと同様であるため、詳細は省略する。
【００４５】
この時、前記パネルキャパシタ（Ｃｐ）の一端は走査電極または維持電極に対応し、サステイン電圧（Ｖｓ）が印加されるパネルキャパシタ（Ｃｐ）の他端には、パネルキャパシタ（Ｃｐ）両端電圧がアドレス期間で選択されたセルを放電させる程度の電圧が印加されるが、図１１Ａ及び１１Ｂでは便宜上接地電圧（零ボルト）と仮定する。そして、パネルキャパシタ（Ｃｐ）の一端が走査電極に対応する場合には、パネルキャパシタ（Ｃｐ）の他端（接地記号で示した）は維持電極に対応し、一端が維持電極に対応する場合には他端（接地記号で示した）は走査電極に対応する。なお、本実施の形態では、走査電極及び維持電極が第１及び第２の電極に対応する。また、電源（Ｖｓ）が第１電圧Ｖｓを供給する第１電源に対応し、電力回収用キャパシタ（Ｃｒ）が第２電圧Ｖｓ／２を供給する第２電源に対応する。さらに、スイッチ（Ｓ３）が前記第１電源を前記第１電極に電気的に連結する第１スイッチに対応し、スイッチ（Ｓ１）が前記第２電源を前記第１電極に電気的に連結する第２スイッチに対応する。
【００４６】
スイッチ（Ｓ１）は、導通により、ＬＣ共振を利用して、パネルキャパシタ（Ｃｐ）の一端の電圧をＶｓ電圧近くまで上昇させ、スイッチ（Ｓ３）は、導通により、パネルキャパシタ（Ｃｐ）の一端の電圧をＶｓ電圧に維持する。そして、スイッチ（Ｓ３）は、導通により、ＬＣ共振を利用して、パネルキャパシタ（Ｃｐ）の一端の電圧を零ボルト電圧近くまで下降させ、スイッチ（Ｓ４）は、パネルキャパシタの一端の電圧を零ボルト電圧に維持する。この時、ダイオード（Ｄ１、Ｄ２）は、パネルキャパシタ（Ｃｐ）をＬＣ充放電させる時に逆方向電流を遮断する役割を果たす。ここで、図１１Ａ及び１１Ｂではエネルギー回収動作を行うプラズマディスプレイパネルの駆動装置を示したが、スイッチ（Ｓ３、Ｓ４）のみを用いてサステイン期間においてサステイン電圧（Ｖｓ）を印加できるのは当然のことである。
【００４７】
一般的にプラズマディスプレイパネルの駆動方法は、リセット期間、アドレス期間、サステイン期間からなるが、特にサステイン期間においては、放電セルを維持放電させるために前記図１１Ａ及び１１Ｂに示した回路を用いる。この時、サステイン期間においては特にスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）のスイッチングが多く要求され、このような多くのスイッチングによる発熱及び高耐圧の問題を本発明の第１及び第２の実施の形態のようなスイッチング素子を用いることによってさらに効果的に解決することができる。特に、効率を高めるためにＸｅ（キセノン）の分圧を上昇させる場合、駆動電圧が上昇する場合に本発明の第１及び第２の実施の形態のようなスイッチング素子を用いるとさらに効果的である。
【００４８】
前記図１１Ａ及び１１Ｂでは、サステイン電圧（Ｖｓ）を印加する回路において、各スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）を第１及び第２の実施の形態のようなスイッチング素子を用いることを示したが、アドレス期間において放電セルを選択するために、アドレス電極に印加するアドレス電圧（Ｖａ）を印加する回路で用いるスイッチング素子として、本発明の第１及び第２の実施の形態のようなスイッチング素子を用いることができる。ここで、アドレス電圧（Ｖａ）は、アドレス期間において、放電セルを選択するためにアドレス電極に印加する電圧を意味する。アドレス電圧（Ｖａ）を印加するための回路は、サステイン電圧（Ｖｓ）がアドレス電圧（Ｖａ）に代替されることを除いては図１１Ａ及び１１Ｂと同様の回路であるので具体的説明は省略し、前記パネルキャパシタ（Ｃｐ）の一端はアドレス電極に対応する。また、本実施の形態では、アドレス電極が第３の電極に対応し、アドレス電圧（Ｖａ）を有する電源（Ｖａ）が第３電圧を供給する第３電源に対応する。さらに、スイッチ（Ｓ３）が前記第３電源を前記第３電極に電気的に連結する第３スイッチに対応する。アドレス期間においてアドレス電圧（Ｖａ）を印加するためには、スイッチング素子の多くのスイッチングが要求されるため、発熱及び高耐圧の問題が発生するが、本発明の第１及び第２の実施の形態のようなスイッチング素子を用いることによって解決することができる。特に、Ｘｅ（キセノン）の分圧が上昇して駆動電圧が上昇する場合、本発明の第１及び第２の実施の形態のようなスイッチング素子を用いればさらに効果的である。
【００４９】
以上で本発明の好ましい実施の形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。
【図面の簡単な説明】
【００５０】
【図１】交流型プラズマディスプレイパネルの一部を切り欠いて示す斜視図である。
【図２】プラズマディスプレイパネルの電極配列図である。
【図３】従来のプラズマディスプレイパネルのスイッチング素子を示す図である。
【図４】本発明の第１の実施の形態によるプラズマディスプレイパネルのスイッチング素子を示す図である。
【図５】ＭＯＳＦＥＴとＩＧＢＴの導通時の電流−電圧特性を温度別（２５℃、１２５℃）に示す図である。
【図６Ａ】２５℃である場合のＩＧＢＴのＶｃｅ電圧とＩｃ電流との関係を示す図である。
【図６Ｂ】１２５℃である場合のＩＧＢＴのＶｃｅ電圧とＩｃ電流との関係を示す図である。
【図７】本発明の第２の実施の形態によるプラズマディスプレイパネルのスイッチング素子を示した図である。
【図８Ａ】ＩＧＢＴ素子のみをスイッチング素子として用いた場合の導通時の電圧（Ｖｃｅ）と電流（Ｉｃ）との関係を示す図である。
【図８Ｂ】並列に連結されたＭＯＳＦＥＴ素子とＩＧＢＴ素子がスイッチング素子として用いた場合の導通時の電圧（Ｖｃｅ）と電流（Ｉｃ）との関係を示す図面ある。
【図９】本発明の第３の実施の形態によるプラズマディスプレイパネルのスイッチング素子を示す図である。
【図１０】本発明の第１の実施の形態によるプラズマディスプレイパネルのスイッチング素子のように、ＩＧＢＴ素子を並列に連結した場合のスイッチング素子を駆動するための回路の省略を示す図である。
【図１１Ａ】本発明の第１の実施の形態と同一のスイッチング素子が適用されたプラズマディスプレイパネルの駆動装置を示す図である。
【図１１Ｂ】本発明の第２の実施の形態と同一のスイッチング素子が適用されたプラズマディスプレイパネルの駆動装置を示す図である。
【符号の説明】
【００５１】
１、６    ガラス基板、
２    誘電体層、
３    保護膜、
４    走査電極、
５    維持電極、
７    絶縁体層、
８    アドレス電極、
９    隔壁、
１０    蛍光体、
１１    放電空間、
１２    放電セル。
【図１】
2005122176.tif 000003
【図２】
2005122176.tif 000004
【図３】
2005122176.tif 000005
【図４】
2005122176.tif 000006
【図５】
2005122176.tif 000007
【図６Ａ】
2005122176.tif 000008
【図６Ｂ】
2005122176.tif 000009
【図７】
2005122176.tif 000010
【図８Ａ】
2005122176.tif 000011
【図８Ｂ】
2005122176.tif 000012
【図９】
2005122176.tif 000013
【図１０】
2005122176.tif 000014
【図１１Ａ】
2005122176.tif 000015
【図１１Ｂ】
2005122176.tif 000016