(57)【要約】【課題】多数のデジタルデータ信号を並列的に処理することが可能なパネル型の並列処理システム装置を提供すること。【解決手段】パネル状の絶縁基板１０と、前記絶縁基板上に二次元配置され、それぞれ独立に所定の信号処理を実行可能な複数の回路ブロック１と、前記絶縁基板上に配置され、前記複数の回路ブロックの各々に接続された、各回路ブロック間のデータの伝送を行う共通バスライン２とを備え、前記各回路ブロックは、前記回路ブロック毎に固有な拡散信号を送信用のデジタルデータに多重化して送出するための送信部と、前記共通バスラインからの多重化データを入力して前記回路ブロック毎に固有な拡散信号を用いてデジタルデータを復調する受信部の少なくとも１つを備える。【選択図】    図１
2005025573.tif 000002
【特許請求の範囲】
【請求項１】
パネル状の絶縁基板と、
前記絶縁基板上に二次元配置され、それぞれ独立に所定の信号処理を実行可能な複数の回路ブロックと、
前記絶縁基板上に配置され、前記複数の回路ブロックの各々に接続された、各回路ブロック間のデータの伝送を行う共通バスラインと、を備え、
前記各回路ブロックは、前記回路ブロック毎に固有な拡散信号を送信用のデジタルデータに多重化して送出するための送信部と、前記共通バスラインからの多重化データを入力して前記回路ブロック毎に固有な拡散信号を用いてデジタルデータを復調する受信部の少なくとも１つを備え、
前記回路ブロック毎に前記デジタルデータの処理を実行することを特徴とするパネル型並列処理システム装置。
【請求項２】
パネル状の絶縁基板と、
前記絶縁基板上に二次元配置され、それぞれ独立に所定の信号処理を実行可能な複数の回路ブロックと、
前記絶縁基板上に配置され、前記複数の回路ブロックの各々に接続された、各回路ブロック間のデータの伝送を行う共通バスラインと、
前記共通バスラインに接続されたバスドライバと、
前記バスドライバに接続された前記複数の回路ブロックよりも高速なデータ処理が可能な高速ＣＰＵとを備え、
前記各回路ブロックには、デジタルデータ信号と所定の拡散信号とを乗算した複合信号を前記共通バスラインへ伝送する送信部と、前記共通バスラインからの前記複合信号と前記送信部で使用された前記拡散信号と乗算・積分処理することによって、前記デジタルデータ信号に復調する受信部の少なくとも１つを有し、
前記回路ブロック毎に前記デジタルデータ信号の処理を実行することを特徴とするパネル型並列処理システム装置。
【請求項３】
請求項１又は請求項２に記載のパネル型並列処理システム装置において、前記送信部および前記受信部が、互いに対で、前記共通バスラインに接続されたことを特徴とするパネル型並列処理システム装置。
【請求項４】
請求項１から請求項３のいずれか１項に記載のパネル型並列処理システム装置において、前記回路ブロックが、ポリシリコン薄膜回路で構成されたことを特徴とするパネル型並列処理システム装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載のパネル型並列処理システム装置において、前記共通バスラインがループ状またはツリー状に形成されたことを特徴とするパネル型並列処理システム装置。
【請求項６】
請求項１から請求項５のいずれか１項に記載のパネル型並列処理システム装置において、前記絶縁基板が、ガラス基板又はセラミックス基板であることを特徴とするパネル型並列処理システム装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載のパネル型並列処理システム装置において、
前記絶縁基板が、液晶表示部を構成し、
前記液晶表示部に所望の表示が行われるように、前記複数の回路ブロックがそれぞれデータを処理することを特徴とするパネル型並列処理システム装置。
【請求項８】
パネル状の絶縁基板と、
前記絶縁基板上に二次元配置された多数のポリシリコン薄膜回路ブロックと、
前記絶縁基板上に形成され、前記ポリシリコン薄膜回路ブロックの各々に接続された伝送されるデータ量よりも少ない本数の共通バスラインとを具備することを特徴とするパネル型並列処理システム装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多数のデジタルデータ信号を並列的に処理することが可能なパネル型の並列処理システム装置に関する。具体的には、本発明は、パネル状の絶縁基板面に二次元配置された多数の回路ブロックとそれらの間のデータ伝送を行う共通のバスラインにより、多数のデジタルデータ信号を並列的に処理することが可能なパネル型並列処理システム装置に関する。
【０００２】
【従来の技術】
集積回路では、バスラインを通じて、多数の回路ブロック問でデジタルデータ信号の伝送ないしは転送を行うことが多い。その場合、デジタルデータ信号の処理数が増大するにつれて、集積回路チップ上で、それに応じるバスライン数の増大ないしはその伝送量の増加に伴うバスライン量の増加があり、このため、バスラインのチップ上で占める面積はいっそう大きくなる。
【０００３】
このようなバスラインの増加ないしはチップ上でのバスライン占有面積の増大は、高密度実装の障害になるだけでなく、集積回路内での各回路ブロック間の距離も長くなり、これに伴い、そのバスラインを駆動するためのバスドライバでの駆動電力もさらに増大傾向になる。また、バスラインの増大と共に、電力消費の増加に伴う集積回路チップの温度上昇が懸念され、その放熱対策も大きな課題である。
【０００４】
この問題を解決するために、本願発明の発明者は、少数のバスラインによって、デジタルデータ信号を複数の回路ブロック間で相互に伝送ないしは転送するシステムを提案している。このシステムでは、デジタルデータの多重伝送を行うことにより、バスラインの少数化を実現している。
【０００５】
【特許文献１】
特開平２０００−１８７５３８号公報
【０００６】
【発明が解決しようとする課題】
本発明は、上記のシステムをさらに大規模なシステム、例えば液晶パネルシステム、に適用したものであって、その目的は、パネル状の絶縁基板面に多数の回路ブロックを配置した場合において、少数のバスラインによって、デジタルデータ信号を複数の回路ブロック間で相互に伝送ないしは転送し、あるいは多数のデジタルデータ信号を並列処理することの可能な大規模データ処理システム装置、いわゆるパネル型並列処理システム装置を実現することにある。
【０００７】
【課題を解決するための手段】
本発明の一局面に係るパネル型並列処理システム装置は、パネル状の絶縁基板と、前記絶縁基板上に二次元配置され、それぞれ独立に所定の信号処理を実行可能な複数の回路ブロックと、前記絶縁基板上に配置され、前記複数の回路ブロックの各々に接続された、各回路ブロック間のデータの伝送を行う共通バスラインと、を備え、前記各回路ブロックは、前記回路ブロック毎に固有な拡散信号を送信用のデジタルデータに多重化して送出するための送信部と、前記共通バスラインからの多重化データを入力して前記回路ブロック毎に固有な拡散信号を用いてデジタルデータを復調する受信部の少なくとも１つを備え、前記回路ブロック毎に前記デジタルデータの処理を実行することを特徴とする。
【０００８】
本発明の他の局面に係るパネル型並列処理システム装置は、パネル状の絶縁基板と、前記絶縁基板上に二次元配置され、それぞれ独立に所定の信号処理を実行可能な複数の回路ブロックと、前記絶縁基板上に配置され、前記複数の回路ブロックの各々に接続された、各回路ブロック間のデータの伝送を行う共通バスラインと、前記共通バスラインに接続されたバスドライバと、前記バスドライバに接続された前記複数の回路ブロックよりも高速なデータ処理が可能な高速ＣＰＵとを備え、前記各回路ブロックには、デジタルデータ信号と所定の拡散信号とを乗算した複合信号を前記共通バスラインへ伝送する送信部と、前記共通バスラインからの前記複合信号と前記送信部で使用された前記拡散信号と乗算・積分処理することによって、前記デジタルデータ信号に復調する受信部の少なくとも１つを有し、前記回路ブロック毎に前記デジタルデータ信号の処理を実行することを特徴とする。
【０００９】
本発明の更に他の局面に係るパネル型並列処理システム装置は、パネル状の絶縁基板と、前記絶縁基板上に二次元配置された多数のポリシリコン薄膜回路ブロックと、前記絶縁基板上に形成され、前記ポリシリコン薄膜回路ブロックの各々に接続された伝送されるデータ量よりも少ない本数の共通バスラインとを具備することを特徴とする。
【００１０】
【発明の実施の形態】
図面を参照して本発明の実施の形態を説明する。
【００１１】
図１は、本発明の一実施形態に係るパネル型並列処理システム装置の概略構成を示すブロック図である。図１において、例えば、１辺の長さが３５ｃｍの正方形のガラス基板１０上に、多数のポリシリコン薄膜回路ブロック１が二次元配列されている。そして、各ポリシリコン薄膜回路ブロック１は、ツリー状の共通バスライン２に、それぞれ最も近い位置で接続されている。これにより全てのポリシリコン薄膜回路ブロック１が１つの共通バスライン２に並列的に接続される。なお、共通バスライン２は、図１ではツリー状のバスラインを示したが、これに限らずループ状であっても良い。この共通バスライン２は、バスドライバ４によって駆動される。また、バスドライバ４は、高速ＣＰＵ９によって制御される。
【００１２】
なお、図１に示すように、バスドライバ４および高速ＣＰＵ９は、ガラス基板１０の外部に設置されているが、本実施形態に係るパネル型並列処理システム装置を構成する。このパネル型並列処理システム装置は、例えば、液晶パネル装置に適用されるもので、従来の高速な駆動ドライバによって、液晶パネル全面の表示のオン・オフを行っていたものを、処理速度の遅い複数の回路ブロック１で並列に処理させることによって、液晶パネルの各部の処理を分割して行うことで、高速な処理回路を必要とせず、また、例えば、複数の回路ブロックで所定の領域の表示を制御させることで、回路の冗長性も容易にもたせることができる。そして、高速な処理が必要なった場合にのみ、高速ＣＰＵでデータを処理させ、通常の処理は低速な回路ブロック１で行うといった、分散的な制御が可能となる。これにより、低速な処理回路（ＣＰＵ）であっても、分散処理を行っているために十分高速なスイッチング特性（処理速度）が得られるので、従来と同等或いは高速なスイッチングを特性を有する液晶パネルが実現できる。
【００１３】
図２は、本実施の形態の一部を概念的に示した図である。図２において、便宜的に、複数の回路ブロックのうち２つの回路ブロックを取り出して示している。２つの回路ブロック１が１本の共通バスライン２に接続されており、各回路ブロック１間で、デジタルデータ信号（以下、単に「データ」と記す）の多重化伝送によるデータ伝送が行われる。各回路ブロック１は、同期用のクロックライン３を共有してデータの同期を取るようにしている。
【００１４】
また、各回路ブロック１は、共通バスライン２を使って、データの多重化伝送を行うための送信回路および受信回路を有する。この場合において、特許文献１に示したようなデータの多重化伝送を行うことにより、複数のデータを、より本数の少ない、例えば１本の共通バスライン２を使って、送受信できるようになる。
【００１５】
本発明に適用されるデータの多重化伝送について、符号分割多元接続（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ、以下、「ＣＤＭＡ」と略称する）方式を用いた場合のデータ伝送の概要を説明する。
【００１６】
データの多重化伝送を行う場合において、いわゆる多重化信号は、送信データに、直交するＣＤＭＡの符号分割コード（以下、単に「コード」と記す）を重畳することで形成される。図３の（ａ）〜（ｃ）は、このような多重化の一例を示すタイミング図である。データは、基本的に２値の信号であるので、図３の（ａ）に示されるように、符号“１”または“０”の（正負の）信号である。また、コードは、図３の（ｂ）に示されるように、データの周期Ｔ０よりも短い周期Ｔを有する正負（又は、０と１）の信号である。この場合において、図３の（ａ）に示すデータと図３の（ｂ）に示すコードとを重畳することにより、図３の（ｃ）に示すような多重化された信号（すなわち、スペクトラム拡散信号）が得られる。なお、このコードは、各ブロックについて固有のものであり、例えば、ブロック数が１００個であれば、１００種類のコード、すなわち、１番目から１００番目までのコードがそれぞれ１番目から１００番目までの各ブロックに割り当てられるものとする。ここで、図３の（ｂ）に示すコードをｎ番目のコードであるものと仮定すれば、ｎ番目のコードで復調可能な回路ブロック１のみが当該データを正常なデータとして入力可能になる。図４及び図５を参照して、この理由を簡単に説明する。
【００１７】
この信号を受信する際には、送信時と同じコードを重畳した後に、積分化、すなわち、ローパスフィルタ（ＬＰＦ）および比較器を通すことで、いわゆるデータの復調を行う。具体的には、以下の通りである。
【００１８】
図４の（ａ）〜（ｃ）は、受信側のコードが送信側で使われたコードと一致する場合のタイミング図、図５の（ａ）〜（ｃ）は、受信側のコードが送信側で使われたコードと一致しない場合のタイミング図をそれぞれ示す。すなわち、図４は、ｎ番目のコードで図３の（ｃ）に係る信号を復調した場合を示し、図５は、ｎ番目のコード以外のコード、例えば、ｍ番目のコードで図３の（ｃ）に係る信号を復調した場合を示す。
【００１９】
図３の（ｂ）のｎ番目のコードで生成された図３の（ｃ）に示すスペクトラム拡散信号を図４の（ａ）と図５の（ａ）に示す。ここで、図４の（ｂ）は、図３の（ａ）の信号を図３の（ｃ）の信号に変換する際に重畳した図３の（ｂ）のコードと同じｎ番目のコードを示し、図５の（ｂ）は、図３の（ｂ）のコードとは異なる、例えばｍ番目のコードを示している。
【００２０】
そこで、図４の（ａ）の信号に図４の（ｂ）のｎ番目のコードを重畳することによって復調された信号を図４の（ｃ）に示し、図５の（ａ）の信号に図５の（ｂ）のｍ番目のコードを重畳することによって復調された信号を図５の（ｃ）に示す。
【００２１】
送信側のコードと受信側のコードとが一致する場合には、図４の（ｃ）に示すように、復調後の信号が送信データと同じ波形の信号になるため、図３の（ｃ）に係る信号が、図４の（ｂ）に示すようなｎ番目のコードでスペクトラム拡散されたものであるということが分かるので、回路ブロック１のうち、図３の（ｂ）に示すようなコードで復調するような回路ブロック１（すなわち、ｎ番目の回路ブロック）に復調前の信号が入力されることになる。
【００２２】
なお、復調するためのコードが図５の（ｂ）に示すように、スペクトラム拡散信号を生成する際の重畳したｎ番目のコードでなく、それとは異なるｍ番目のコードで復調した場合には、図５の（ｃ）に示すような復調信号が得られる。この図５の（ｃ）の信号は、図３の（ａ）の信号とは異なり、周波数が図３の（ａ）より高くなっているため、この信号をＬＰＦ（ローパスフィルタ、又は積分器）を通過させると比較器を作動させることができるような電位レベルを得ることができない。従って、図５の（ｃ）の信号では、当該回路ブロックにとっては、単なる雑音として検出するのみであって、当該回路ブロックへのデータ入力とはみなさない。
【００２３】
上記のように、回路ブロック毎に異なる復調用のコードを備えるようにすれば、送信側されたデータに重畳されたコードと受信側のコードが一致しなければ、受信信号をデータとして認識することはない。従って、共通バスラインにデータを送信する際に、送信データに送信先の回路ブロックのコードと同じコードを重畳させたスペクトラム拡散信号として送出すれば、当該信号は送信先の回路ブロックのみで受信可能となるので、１本のバスで複数のデータを伝送しても混信等のおそれはなく、１本のバスで複数のデータを伝送できることになる。
【００２４】
上記のようなデータの多重化方式（例えば、ＣＤＭＡ）による伝送を利用することにより、１つの共通バスラインを使って、多数のデータを伝送することが可能になり、加えて、従来の並列コンピュータで必要とされているデータの行き先を制御するログラミングが不要になる。
【００２５】
図６は、１本の共通バスライン２を使って、これに、複数の大規模集積回路（以下、「ＬＳＩ」と略称）の回路ブロック１を接続したシステム構成の一部を示す図である。このシステム構成の各回路要素も上記の実施形態と同様に、ガラス基板１０上にポリシリコン薄膜回路製造技術で作成される。ＬＳＩ回路ブロック１内には、データ処理回路６とインターフェース回路５とが配置されている。そして、インターフェース回路５は、送信部Ｔと受信部Ｒとを有し、これらが各ＬＳＩ回路ブロック１に共通配置されたクロックライン３を通るクロック信号によって同期がとられている。送信部Ｔと受信部Ｒとの切り替えは制御信号線７の信号によって行われる。また、もう１つの信号線８は、送信部Ｔあるいは受信部Ｒへコードを与えるための信号線である。
【００２６】
データを送信する場合は、図６の右上のＬＳＩ回路ブロック１に示すように、制御信号線７によって、送信部Ｔに切り替えられて、送信部Ｔを介してデータがデータ処理回路６から共通バスライン２に出力される。また、データを受信する場合は、図６の左下のＬＳＩ回路ブロック１に示すように、制御信号線７によって、受信部Ｒに切り替えられて、受信部Ｒを介して共通バスライン２からデータ処理回路６にデータが入力される。なお、この送受信において、送信部Ｔでは、送信先の回路ブロック１に対して定義されたコードによって出力信号を変調（多重化）し、送信部Ｒでは、当該回路ブロック１に対して定義されたコードによって入力した信号を復調するのは、上記の通りである。これにより、所望の回路ブロック１に対して、その定義されたコード体系に応じたデータの送受信が可能となる。
【００２７】
図６では、送信部Ｔと受信部Ｒとを切り替えて制御するようにしたが、図７に示すように、送信部Ｔと受信部Ｒとを独立の回路として配置しても良い。この場合には、図６の場合とは異なり、ＬＳＩ回路ブロック１には制御信号線７およびその切り替え制御が不要になる。
【００２８】
なお、図６及び図７において、送信部Ｔと受信部Ｒに与えるコードを、データ処理回路６から与えるようにしたが、これに限らず、インターフェース回路５がコードを備えていても良いし、送信部Ｔと受信部Ｒとが独立に備えていても良い。更に、システムの起動時に、外部メモリやＣＰＵなどによって割り当てたものをロードするようにしても良い。
【００２９】
上記の実施形態では、伝送データを１ビットのデジタル信号として説明したが、伝送データが、２ビットあるいは３ビットの、いわゆる多値データの場合にも適用できる。その場合も、１つのバスラインに対して、上記の実施形態と同様に、一方の側に１つ又は複数の送信回路を、他方の側に１つ又は複数の受信回路を、それぞれ、対応させて複数の対で設ければ良い。なお、上記の実施形態で説明したＣＤＭＡ方式の伝送は、無線通信の分野ではよく用いられる技術であるが、本発明にはその他の多重化技術（例えば、ＦＤＭＡなどの）も適用可能であることは勿論である。
【００３０】
ところで、上記の実施形態のように、本実施形態では、各回路ブロックの構成をポリシリコン薄膜回路技術で実現しているが、図１の構成図に示したように、例えば１辺長の寸法が３５ｃｍ程の正方形ないしは相応の長方形のような、広大なパネル状のガラス基板１０上に多数のポリシリコン薄膜回路ブロック１を二次元に配置する場合は、全体の回路ブロックの歩留まりが、経験によっても９０〜９５％であり、必ずしも良くない。このような場合には、図１に示すように、全体の回路ブロック１の内から、予め×印で示した不良の回路ブロックをアクセスしない対象回路ブロックとして除外し、残りの正常なブロックで処理を行うように構成すれば良い。これにより、容易に、数百〜数千の大規模な回路ブロックを持つシステム構成が達成できる。
【００３１】
このように、同一の機能を有する複数の回路ブロックでシステムを構成する場合には、全ての回路ブロックでなく、全部のブロックのうち一部のブロックについて作動を確認し、それらを組み合わせて動作させても良いし、また、不良ブロックの救済用として冗長性を持たせるようにするために、正常ブロックを用意しておいても良い。従って、システムの製造時における回路ブロックの歩留まりがあまり良くない場合であっても、正常ブロックのみを使用して、システム全体を正常に機能させることができるので、システム全体としての不良率が大幅に改善される。従って、全体の回路ブロックの歩留まりが必ずしも良くなくても、利用率をさらに高めることが可能であり、実用性において全く支障のない製品が得られる。
【００３２】
また、本実施の形態の装置は、ＣＤＭＡ方式によるデータの多重化伝送のためのインターフェース、いわゆるＣＤＭＡインターフェースとして使用するとき、全体の回路ブロックへの符号付与あるいは選択は、任意自在であり、データ処理も、並列処理が前提であるから、個々の回路ブロックでの処理速度は高くなくても、十分実用が期待できる。
【００３３】
さらに、本実施の形態の装置は、上記ＣＤＭＡインターフェースとして使用するシステムについて詳細に説明したが、データ処理の過程で、データのストア機能が必要なとき、それに対応できるように、十分なメモリー装置を、ガラス基板１０上にポリシリコン薄膜回路技術で付加形成して備えることもあり得る。
【００３４】
上記の各実施形態から下記の発明が抽出される。なお、本発明は、上記の発明の実施の形態に限定されるものではない。本発明の要旨を変更しない範囲で種々変形して実施できるのは勿論である。
【００３５】
本発明の一局面に係るパネル型並列処理システム装置は、パネル状の絶縁基板と、前記絶縁基板上に二次元配置され、それぞれ独立に所定の信号処理を実行可能な複数の回路ブロックと、前記絶縁基板上に配置され、前記複数の回路ブロックの各々に接続された、各回路ブロック間のデータの伝送を行う共通バスラインと、を備え、前記各回路ブロックは、前記回路ブロック毎に固有な拡散信号を送信用のデジタルデータに多重化して送出するための送信部と、前記共通バスラインからの多重化データを入力して前記回路ブロック毎に固有な拡散信号を用いてデジタルデータを復調する受信部の少なくとも１つを備え、前記回路ブロック毎に前記デジタルデータの処理を実行することを特徴とする。
【００３６】
本発明の他の局面に係るパネル型並列処理システム装置は、パネル状の絶縁基板と、前記絶縁基板上に二次元配置され、それぞれ独立に所定の信号処理を実行可能な複数の回路ブロックと、前記絶縁基板上に配置され、前記複数の回路ブロックの各々に接続された、各回路ブロック間のデータの伝送を行う共通バスラインと、前記共通バスラインに接続されたバスドライバと、前記バスドライバに接続された前記複数の回路ブロックよりも高速なデータ処理が可能な高速ＣＰＵとを備え、前記各回路ブロックには、デジタルデータ信号と所定の拡散信号とを乗算した複合信号を前記共通バスラインへ伝送する送信部と、前記共通バスラインからの前記複合信号と前記送信部で使用された前記拡散信号と乗算・積分処理することによって、前記デジタルデータ信号に復調する受信部の少なくとも１つを有し、前記回路ブロック毎に前記デジタルデータ信号の処理を実行することを特徴とする。
【００３７】
本発明の更に他の局面に係るパネル型並列処理システム装置は、パネル状の絶縁基板と、前記絶縁基板上に二次元配置された多数のポリシリコン薄膜回路ブロックと、前記絶縁基板上に形成され、前記ポリシリコン薄膜回路ブロックの各々に接続された伝送されるデータ量よりも少ない本数の共通バスラインとを具備することを特徴とする。
【００３８】
上記のような構成により、デジタルデータ信号が、スペクトラム拡散された信号で前記共通バスライン上に伝送されるので、少数（例えば一本）の共通バスラインを使って、１つの複合信号で複数のデジタルデータ信号を伝送することができる。また、複数の回路ブロックで、それぞれ独立に複数のデジタルデータ信号を処理するようにしたので、複数のデジタルデータ信号を並列処理することができる。加えて、パネル状の絶縁基板、例えば大面積のガラス基板面又はセラミックス基板面で、前記回路ブロックおよび前記共通バスラインが、分散され、それぞれが並列処理システムとして作動するので、多数のデジタルデータ信号を並列処理する際の高密度実装に伴う予想される温度上昇などの障害は、ほとんど解消される。また、複数の回路ブロックによる並列処理により、バスライン自体の負荷が軽減されるので、大規模データ処理システムの構築が可能である。
【００３９】
上記の各パネル型並列処理システム装置において、このましい実施態様は以下の通りである。なお、以下の実施態様は、独立で適用しても良いし、適宜組み合わせて適用しても良い。
【００４０】
（１）  前記送信部および前記受信部が、互いに対で、前記共通バスラインに接続されたこと。
【００４１】
（２）  前記回路ブロックが、ポリシリコン薄膜回路で構成されたこと。
【００４２】
（３）  前記共通バスラインがループ状またはツリー状に形成されたこと。
【００４３】
（４）  前記絶縁基板が、ガラス基板又はセラミックス基板であること。
【００４４】
（５）  前記絶縁基板が、液晶表示部を構成し、前記液晶表示部に所望の表示が行われるように、前記複数の回路ブロックがそれぞれデータを処理すること。
【００４５】
【発明の効果】
本発明の実施形態によれば、パネル状の絶縁基板面に多数の回路ブロックを配置した場合において、少数のバスラインによって、デジタルデータ信号を複数の回路ブロック間で相互に伝送ないしは転送し、あるいは多数のデジタルデータ信号を並列処理することの可能な大規模データ処理システム装置、いわゆるパネル型並列処理システム装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るパネル型並列処理システム装置の概略構成を示すブロック図。
【図２】本実施の形態の一部を概念的に示した図。
【図３】多重化の一例を示すタイミング図。
【図４】コードが一致する場合の復調例を示すタイミング図。
【図５】コードが一致しない場合の復調例を示すタイミング図。
【図６】１本の共通バスラインに、複数の回路ブロックを接続した構成例を示す図。
【図７】１本の共通バスラインに、複数の回路ブロックを接続した他の構成例を示す図。
【符号の説明】
１…回路ブロック
２…共通バスライン
３…クロックライン
４…バスドライバ
５…インターフェース回路
６…データ処理回路
７…制御信号線
８…信号線
９…高速ＣＰＵ
１０…絶縁基板（ガラス基板）
【図１】
2005025573.tif 000003
【図２】
2005025573.tif 000004
【図３】
2005025573.tif 000005
【図４】
2005025573.tif 000006
【図５】
2005025573.tif 000007
【図６】
2005025573.tif 000008
【図７】
2005025573.tif 000009