(57)【要約】【課題】補助容量電極の短絡欠陥に起因する表示不良の修正を容易にすることができる表示装置及びその製造方法（欠陥修正方法）を提供する。【解決手段】表示用信号を供給するソース線２と、表示用の画素電極８と、ソース線２と画素電極８との電気的接続をスイッチングするＴＦＴ５とを備えた表示装置であって、ＴＦＴ５は、ソース線２に電気的に接続されたソース電極４ｂと、画素電極８に電気的に接続されたドレイン電極４ｃと、ソース電極４ｂ及びドレイン電極４ｃ間の電気的接続を制御するゲート電極１ａとを有し、ドレイン電極４ｃには、第１補助容量電極４ｄ及び第２補助容量電極４ｅが接続されており、ドレイン電極４ｃとそれらの補助容量電極４ｄ及び４ｅのそれぞれとの接続部が半導体で形成されている。【選択図】図１
2005252228.tif 000002
【特許請求の範囲】
【請求項１】
表示用信号を供給するソース線と、表示用の画素電極と、該ソース線と該画素電極との電気的接続をスイッチングするスイッチング素子とを備え、
上記スイッチング素子は、上記ソース線に電気的に接続されたソース電極と、上記画素電極に電気的に接続されたドレイン電極と、該ソース電極及び該ドレイン電極間の電気的接続を制御するゲート電極とを有し、
上記ドレイン電極には、複数の補助容量電極が接続されており、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が半導体で形成されていることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
上記ドレイン電極に電気的に接続された引出電極をさらに備え、
上記接続部は、上記引出電極よりも薄く形成されていることを特徴とする表示装置。
【請求項３】
請求項１に記載の表示装置において、
上記ドレイン電極、上記複数の補助容量電極、及び、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が同一の半導体膜に形成されていることを特徴とする表示装置。
【請求項４】
請求項１に記載の表示装置において、
上記スイッチング素子が絶縁基板上に設けられており、
上記接続部が上記ゲート電極よりも上記絶縁基板側に設けられていることを特徴とする表示装置。
【請求項５】
請求項１に記載の表示装置において、
上記接続部及び上記画素電極は、互いに異なる層に形成され、
上記接続部と上記画素電極との間には、該接続部に重なるように保護層が設けられていることを特徴とする表示装置。
【請求項６】
請求項５に記載の表示装置において、
上記保護層は、上記ソース線又は上記ゲート電極を構成する材料により形成されていることを特徴とする表示装置。
【請求項７】
請求項１に記載の表示装置において、
上記接続部は、上記ドレイン電極に接続された第１接続部と、該第１接続部から分岐して上記各補助容量電極に接続された第２接続部とにより構成されていることを特徴とする表示装置。
【請求項８】
表示用信号を供給するソース線と、表示用の画素電極と、該ソース線と該画素電極との電気的接続をスイッチングするスイッチング素子とを備え、
上記スイッチング素子は、上記ソース線に電気的に接続されたソース電極と、上記画素電極に電気的に接続されたドレイン電極と、該ソース電極及び該ドレイン電極間の電気的接続を制御するゲート電極とを有し、
上記ドレイン電極には、複数の補助容量電極が接続されており、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が半導体で形成され、該接続部のいずれかが切断されていることを特徴とする表示装置。
【請求項９】
表示用信号を供給するソース線と、表示用の画素電極と、該ソース線と該画素電極との電気的接続をスイッチングするスイッチング素子とを備え、
上記スイッチング素子は、上記ソース線に電気的に接続されたソース電極と、上記画素電極に電気的に接続されたドレイン電極と、該ソース電極及び該ドレイン電極間の電気的接続を制御するゲート電極とを有し、
上記ドレイン電極には、複数の補助容量電極が接続されており、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が半導体で形成され、
上記接続部は、上記ドレイン電極に接続された第１接続部と、該第１接続部から分岐して上記各補助容量電極に接続された第２接続部とにより構成され、
上記画素電極により規定された画素が複数設けられ、
上記画素のいずれかは、上記複数の補助容量電極の短絡欠陥に起因する欠陥画素であって、該欠陥画素では、上記第１接続部が切断されていることを特徴とする表示装置。
【請求項１０】
表示用信号を供給するソース線と、表示用の画素電極と、該ソース線と該画素電極との電気的接続をスイッチングするスイッチング素子とを備え、
上記スイッチング素子は、上記ソース線に電気的に接続されたソース電極と、上記画素電極に電気的に接続されたドレイン電極と、該ソース電極及び該ドレイン電極間の電気的接続を制御するゲート電極とを有し、
上記ドレイン電極には、複数の補助容量電極が接続されており、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が半導体で形成され、
複数の補助容量電極の中から短絡欠陥が発生している補助容量電極を検知する欠陥検知工程と、
上記欠陥検知工程で検知した補助容量電極とドレイン電極との接続部を切断する欠陥修正工程とを備えたことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関し、特に、液晶表示装置の欠陥画素の欠陥修正方法に関する。
【背景技術】
【０００２】
液晶表示装置は、薄型で低消費電力であるという特徴を生かして、パソコン、携帯電話等に広く利用されている。特に、画像の最小単位である画素毎に薄膜トランジスタ（以下、ＴＦＴと略する）等のスイッチング素子を備えたアクティブマトリクス駆動型の液晶表示装置は、個々の画素を確実に点灯できるので、精細な動画表示が可能である。
【０００３】
この液晶表示装置は、複数の画素電極がマトリクス状に配設したアクティブマトリクス基板と、そのアクティブマトリクス基板に対向するように設けられ共通電極を有する対向基板と、それら両基板間に挟持された液晶層とから構成されている。
【０００４】
図１４は、一般的な液晶表示装置を構成するアクティブマトリクス基板６０の平面模式図である。
【０００５】
このアクティブマトリクス基板６０では、絶縁基板上に複数のゲート線１と複数のソース線２とが互いに直交するように配設されている。そして、そのゲート線１とソース線２との各交差部にはＴＦＴ５が、各ゲート線１の間にはゲート線１と平行に容量線３が、それぞれ設けられている。さらに、画素電極８が各ＴＦＴ５に対応して一対のゲート線１及びソース線２に囲われた表示領域に設けられている。
【０００６】
ＴＦＴ５は、ゲート線１の突出部であるゲート電極Ｇと、ソース線２の突出部であるソース電極Ｓと、ソース電極Ｓに対峙するように設けられたドレイン電極Ｄとから構成されている。
【０００７】
ドレイン電極Ｄは、延設されて接続配線１６及び補助容量電極１５を形成しており、コンタクトホール１５ａを介して画素電極８に接続されている。また、補助容量電極１５は、絶縁膜を介して容量線３と重畳して補助容量を構成している。
【０００８】
この液晶表示装置において、画像を表示する際には、所定のゲート線１からゲート信号を送り、そのゲート線１に接続されているＴＦＴ５をオン状態にし、同時に、ソース線２からソース信号を送り、ソース電極Ｓ及びドレイン電極Ｄを介して、画素電極８に所定の電荷を書き込むことにより、画素電極８と対向基板の共通電極との間で電位差が生じ、液晶層からなる液晶容量と上記補助容量とで構成される画素容量に所定の電圧が印加される。そして、その印加電圧によって液晶層を構成する液晶分子の配向状態を変えることにより、外部から入射する光の透過率を調整して画像が表示される。
【０００９】
ところで、このような構成の液晶表示装置では、ＴＦＴがオン状態の期間に印加された電圧を一定時間、画素容量に保持する必要がある。この画素容量を液晶容量だけで構成すると、液晶やＴＦＴのリーク電流によって印加電圧が低下して保持動作が不十分であったり、寄生容量の影響を受けることが多い。そのため、画素容量の印加電圧の低下を抑制するために、液晶容量に加えて、補助容量を液晶容量と電気的に並列に設けることが一般的である。
【００１０】
この補助容量は、各表示領域における容量線３及び補助容量電極１５の占有面積を大きくしたり、容量線３及び補助容量電極１５間の絶縁膜を薄くしたりすることにより、その容量をアップすることが可能である。そして、この容量アップにより、画素容量の保持特性を向上させ、液晶表示装置の表示品位を高めることができる。
【００１１】
しかしながら、この補助容量の容量アップのために、容量線３及び補助容量電極１５の面積を大きくして、それらの間の絶縁膜を薄くすることにより、液晶表示装置の製造工程において基板表面に付着する可能性のあるパーティクル（微粒子の汚染物質）、ダスト等の影響を受けやすくなり、容量線３と補助容量電極１５との間に短絡が発生する恐れがある。そうなると、容量線３の電位が直接的に画素電極８にかかるなどして、画素が表示不良、つまり、欠陥画素となる可能性が高くなる。
【００１２】
このような問題を含んだ液晶表示装置は、点灯検査において、例えば、点状や線状の欠陥として検出される。通常、液晶表示装置では一定数以下の点状の欠陥は許容されるが、欠陥数が多くなるとその液晶表示装置は不良品となってしまう。
【００１３】
そこで、このような点状の欠陥画素を修正する技術が従来から提案されており、液晶表示装置の製造において、実用化されている。
【００１４】
例えば、特許文献１は、容量線と画素電極との間に構成された補助容量の例であるが、容量線に予めその延びる方向と直交するように複数の突出部を設けておいて、その複数の突出部のいずれかと画素電極との間で短絡が発生した場合には、その短絡発生箇所に対応する突出部の根元部分（接続部）にレーザー照射を行って、その接続部を切断して欠陥を修正できるように構成されたアクティブマトリクス基板を開示している。
【００１５】
また、特許文献２は、容量線と補助容量電極との間に構成された補助容量の例であり、補助容量電極を予め複数の領域に分割すると共に、その各領域を欠陥修正が容易な形状の接続部で接続しておいて、その補助容量電極の複数の領域のいずれかと容量線との間で短絡が発生した場合には、その短絡発生箇所に対応する接続部にレーザー照射を行って、その接続部を切断して欠陥を修正できるように構成された液晶表示装置を開示している。
【特許文献１】特開平２−１０８０２８号公報
【特許文献２】特開２００１−３３０８５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述の特許文献１及び２では、その補助容量電極で短絡が発生した場合、それぞれ、容量線を構成する金属薄膜、及び、ドレイン電極と同一材料であって補助容量電極を構成する金属薄膜にレーザー照射を行って接続部を切断することになる。
【００１７】
しかしながら、この接続部を構成する金属薄膜は、良好な導電性の配線及び電極を形成するために、その膜厚を厚くする必要があり、その切断も膜厚のため容易ではなく、その切断により、画素電極や対向基板の共通電極等を損傷させてしまう恐れがある。さらに、配線及びＴＦＴの微細化が益々進んでいる液晶表示装置においては、その接続部の金属薄膜を切断することにより、その周辺の配線パターン等を逆に損傷させてしまう恐れもある。
【００１８】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、補助容量電極の短絡欠陥に起因する表示不良の修正を容易にすることができる表示装置及びその製造方法（欠陥修正方法）を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の表示装置は、表示用信号を供給するソース線と、表示用の画素電極と、該ソース線と該画素電極との電気的接続をスイッチングするスイッチング素子とを備え、上記スイッチング素子は、上記ソース線に電気的に接続されたソース電極と、上記画素電極に電気的に接続されたドレイン電極と、該ソース電極及び該ドレイン電極間の電気的接続を制御するゲート電極とを有し、上記ドレイン電極には、複数の補助容量電極が接続されており、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が半導体で形成されていることを特徴とする。
【００２０】
上記の構成によれば、スイッチング素子のドレイン電極と複数の補助容量電極のそれぞれとの接続部が半導体で形成されていることになる。そのため、半導体で形成された接続部を切断すれば、従来のように金属薄膜で形成された接続部を切断する場合よりも、容易に切断することができる。これにより、補助容量電極の短絡欠陥に起因する表示不良の修正を容易にすることができる。さらに、例えば、切断のために照射するレーザー光の強度を低く抑えることもできるので、レーザー光の照射箇所付近の配線パターンの損傷を低減することができる。
【００２１】
上記ドレイン電極に電気的に接続された引出電極をさらに備え、上記接続部が、上記引出電極よりも薄く形成されていてもよい。
【００２２】
上記の構成によれば、半導体で形成された接続部が引出電極よりも薄く形成されているので、容易に接続部を切断することができる。これにより、補助容量電極の短絡欠陥に起因する表示不良の修正を容易にすることができる。さらに、容易に表示不良の修正が可能となるため、例えば、切断のために照射するレーザー光の強度を低く抑えることもできるので、レーザー光の照射箇所付近の配線パターンの損傷を低減することができる。
【００２３】
上記ドレイン電極、上記複数の補助容量電極、及び、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が同一の半導体膜に形成されていてもよい。
【００２４】
上記の構成によれば、ドレイン電極、複数の補助容量電極、及び、ドレイン電極と複数の補助容量電極のそれぞれとの接続部が同一の半導体膜で形成されているので、それぞれの接続部をドレイン電極及び複数の補助容量電極と同時に形成することができる。これにより、工程を増やすことなく、それらの接続部を形成することができ、表示装置の製造工程において、工程を簡略化することができる。
【００２５】
上記スイッチング素子が絶縁基板上に設けられており、上記接続部が上記ゲート電極よりも上記絶縁基板側に設けられていてもよい。
【００２６】
上記の構成によれば、ドレイン電極と複数の補助容量電極のそれぞれとの接続部がゲート電極よりも絶縁基板側に位置することになる。そのため、絶縁基板側から接続部にレーザー照射を行うことにより、レーザー照射箇所付近の他の配線パターンを損傷させることなく、容易に接続部を切断することができる。
【００２７】
上記接続部及び上記画素電極は、互いに異なる層に形成され、上記接続部と上記画素電極との間には、該接続部に重なるように保護層が設けられていてもよい。
【００２８】
上記の構成によれば、接続部に重なるように保護層が設けられている。そのため、絶縁基板側から接続部にレーザー照射を行う際に、画素電極に与えるダメージが保護膜により低減される。また、レーザー光が照射ターゲットの接続部を外れ、誤って照射される恐れのある領域に保護層が設けられているので、仮に、レーザー光が接続部を外れて照射されても、そのレーザー光が保護層に遮断され、周辺の部材を損傷させることが少なくなる。これらのことにより、レーザー照射箇所付近の他の部材を損傷させることなく、容易に接続部を切断することができる。
【００２９】
上記保護層は、上記ソース線又は上記ゲート電極を構成する材料により形成されていてもよい。
【００３０】
上記の構成によれば、別途工程を追加することなく、接続部と画素電極との間に保護層を形成することができる。
【００３１】
上記接続部は、上記ドレイン電極に接続された第１接続部と、該第１接続部から分岐して上記各補助容量電極に接続された第２接続部とにより構成されていてもよい。
【００３２】
上記の構成によれば、例えば、１つの画素内の全ての補助容量電極において短絡欠陥が発生して、それらの補助容量電極と対応するドレイン電極との間の全ての電気的な接続を解除する必要がある場合には、ドレイン電極と補助容量電極とを接続する各第２接続部を全て切断するのではなく、第２接続部の分岐元である第１接続部のみを切断すればよいので、切断のためのレーザー光による照射箇所付近の配線パターンの損傷が低減される。また、レーザー光による切断が１回のみになるため、欠陥修正に要する工程が削減される。
【００３３】
本発明の表示装置は、表示用信号を供給するソース線と、表示用の画素電極と、該ソース線と該画素電極との電気的接続をスイッチングするスイッチング素子とを備え、上記スイッチング素子は、上記ソース線に電気的に接続されたソース電極と、上記画素電極に電気的に接続されたドレイン電極と、該ソース電極及び該ドレイン電極間の電気的接続を制御するゲート電極とを有し、上記ドレイン電極には、複数の補助容量電極が接続されており、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が半導体で形成され、該接続部のいずれかが切断されていることを特徴とする。
【００３４】
上記の構成によれば、ドレイン電極と複数の補助容量電極のそれぞれとの接続部のいずれかが切断されているので、その補助容量電極とそれに対応するドレイン電極との間が電気的な接続が解除され、表示装置の補助容量電極の短絡欠陥に起因する表示不良が修正されている。そして、接続部が切断されていない他の補助容量電極で補助容量が構成されることにより、画素電極が構成する画素容量の低下も抑止されるので、修正された表示装置は正常に近い表示が可能である。
【００３５】
本発明の表示装置は、表示用信号を供給するソース線と、表示用の画素電極と、該ソース線と該画素電極との電気的接続をスイッチングするスイッチング素子とを備え、上記スイッチング素子は、上記ソース線に電気的に接続されたソース電極と、上記画素電極に電気的に接続されたドレイン電極と、該ソース電極及び該ドレイン電極間の電気的接続を制御するゲート電極とを有し、上記ドレイン電極には、複数の補助容量電極が接続されており、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が半導体で形成され、上記接続部は、上記ドレイン電極に接続された第１接続部と、該第１接続部から分岐して上記各補助容量電極に接続された第２接続部とにより構成され、上記画素電極により規定された画素が複数設けられ、上記画素のいずれかは、上記複数の補助容量電極の短絡欠陥に起因する欠陥画素であって、該欠陥画素では、上記第１接続部が切断されていることを特徴とする。
【００３６】
上記の構成によれば、複数の補助容量電極の短絡欠陥に起因する欠陥画素において、ドレイン電極と複数の補助容量電極との間の第１接続部が切断されているので、複数の補助容量電極とそれに対応するドレイン電極との間の全ての電気的な接続が解除され、補助容量電極の短絡欠陥に起因する表示不良が修正されている。そのため、１つの画素内の全ての補助容量電極で短絡欠陥が発生して、それらの補助容量電極と対応するドレイン電極との間の全ての電気的な接続を解除する必要がある場合には、対応する第１接続部のみを切断することで正常に近い表示状態に修正が可能である。
【００３７】
本発明の表示装置の製造方法は、表示用信号を供給するソース線と、表示用の画素電極と、該ソース線と該画素電極との電気的接続をスイッチングするスイッチング素子とを備え、上記スイッチング素子は、上記ソース線に電気的に接続されたソース電極と、上記画素電極に電気的に接続されたドレイン電極と、該ソース電極及び該ドレイン電極間の電気的接続を制御するゲート電極とを有し、上記ドレイン電極には、複数の補助容量電極が接続されており、該ドレイン電極と該複数の補助容量電極のそれぞれとの接続部が半導体で形成され、複数の補助容量電極の中から短絡欠陥が発生している補助容量電極を検知する欠陥検知工程と、上記欠陥検知工程で検知した補助容量電極とドレイン電極との接続部を切断する欠陥修正工程とを備えたことを特徴とする。
【００３８】
上記の方法によれば、複数の補助容量電極の中から短絡欠陥が発生している補助容量電極を検知して、その補助容量電極とドレイン電極との接続部を切断することにより、短絡欠陥の発生した補助容量電極とドレイン電極との間の電気的な接続が解除され、表示装置の補助容量電極の短絡欠陥に起因する表示不良を修正することができる。そして、接続部を切断していない他の補助容量電極で補助容量を構成することにより、画素電極が構成する画素容量の低下も抑止されるので、修正された表示装置は正常に近い表示が可能である。さらに、短絡欠陥の発生した補助容量電極を有する表示装置を正常に近い表示が可能な状態に修正することができるので、表示装置の歩留を向上することもできる。
【発明の効果】
【００３９】
本発明の表示装置は、スイッチング素子のドレイン電極と複数の補助容量電極のそれぞれとの接続部が半導体で形成されていることになるので、半導体で形成された接続部を切断すれば、従来のように金属薄膜で形成された接続部を切断する場合よりも、容易に切断することができる。これにより、補助容量電極の短絡欠陥に起因する表示不良の修正を容易にすることができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、ＴＦＴをスイッチング素子として用いた液晶表示装置を例に説明する。但し、本発明は、以下の実施形態に限定されるものではなく、他の構成であってもよい。
【００４１】
《発明の実施形態１》
以下に、本発明の実施形態１に係る液晶表示装置５０について説明する。
【００４２】
図１は、液晶表示装置５０の断面模式図であり、図２は、液晶表示装置５０を構成するアクティブマトリクス基板２０ａの平面模式図であり、図３は、図２中の断面III−IIIにおける断面模式図である。
【００４３】
液晶表示装置５０は、アクティブマトリクス基板２０ａと、それに対向するように設けられた対向基板３０と、両基板２０ａ及び３０の間に挟持されるように設けられた液晶層４０とを備えている。
【００４４】
アクティブマトリクス基板２０ａでは、複数のゲート線１が相互に平行に延びるように、複数のソース線２がその各ゲート１線に直交する方向に相互に平行に延びるようにそれぞれ配設されている。そして、ＴＦＴ５が各ゲート線１とソース線２との各交差部に、容量線３が各ゲート線１の間にゲート線１と平行に延びるようにそれぞれ設けられている。また、一対の容量線３と一対のソース線２で囲われる表示領域に、各ＴＦＴ５ａに対応して画素を構成する画素電極８が設けられている。
【００４５】
また、アクティブマトリクス基板２０ａは、絶縁基板１０上に、ベースコート膜１１、ゲート絶縁膜１２、層間絶縁膜１３及び樹脂層１４が順に積層された多層積層構造となっている。
【００４６】
ベースコート膜１１とゲート絶縁膜１２との層間には、チャネル領域４ａ、ソース電極４ｂ、ドレイン電極４ｃ、第１補助容量電極４ｄ及び第２補助容量電極４ｅを有する半導体膜４が設けられている。
【００４７】
ゲート絶縁膜１２と層間絶縁膜１３との層間には、ゲート線１と、ゲート線１の突出部であるゲート電極１ａと、容量線３とが設けられている。
【００４８】
層間絶縁膜１３と樹脂層１４との層間には、コンタクトホール２ｂを介してソース電極４ｂに接続されソース線２の一部分でもあるソース電極引出電極２ａと、コンタクトホール６ａを介してドレイン電極４ｃに接続されたドレイン電極引出電極６とが設けられている。
【００４９】
樹脂層１４の上には、コンタクトホール６ｂを介して接続された画素電極８が設けられ、画素電極８の上には、配向膜１７が設けられている。
【００５０】
ＴＦＴ５は、２つのゲート電極１ａを有しており、１つのＴＦＴに複数のゲート電極を有するマルチゲート型ＴＦＴの構成になっている。これにより、オフ電流の低減を図り、且つ、ＴＦＴを構成するどちらかのトランジスタ部（ゲート電極）で常に導通状態が発生しても、他方のトランジスタ部（ゲート電極）が正常であれば、そのマルチゲート型ＴＦＴ自体の致命的な特性欠陥は回避できる。
【００５１】
第１補助容量電極４ｄ及び第２補助容量電極４ｅからなる補助容量電極は、ゲート絶縁膜１２を介して容量線３と重なって、補助容量を構成している。
【００５２】
また、第１補助容量電極４ｄ及び第２補助容量電極４ｅは、各々、半導体膜４のドレイン電極４ｃを延設して形成されているので、半導体膜４と同一材料で形成され、そのドレイン電極４ｃに電気的に接続されていることになる。
【００５３】
そのため、ドレイン電極４ｃ、第１補助容量電極４ｄ及び第２補助容量電極４ｅ、並びに、ドレイン電極４ｃと補助容量電極４ｄ及び４ｅのそれぞれとの接続部が半導体膜４で形成されていることになり、第１補助容量電極４ｄ及び第２補助容量電極４ｅのそれぞれとドレイン電極４ｃとの接続部を、ドレイン電極４ｃ及び複数の補助容量電極と同時に形成することができる。これにより、工程を増やすことなく、それらの接続部を形成することができ、液晶表示装置の製造工程において、工程を簡略化することができる。
【００５４】
さらに、第１補助容量電極４ｄ及び第２補助容量電極４ｅを半導体膜以外の導電性薄膜で形成して、それら各補助容量電極４ｄ及び４ｅとドレイン電極４ｃとの接続部のみを半導体で形成してもよい。また、本実施形態では、２つの補助容量電極４ｄ及び４ｅから構成される補助容量電極を例示しているが、３つ以上の補助容量電極から構成される補助容量電極であってもよい。
【００５５】
対向基板３０は、絶縁基板１０上に、カラーフィルタ層１９、オーバコート層（不図示）、共通電極１８及び配向膜１７が順に積層された多層積層構造になっている。
【００５６】
カラーフィルタ層１９には、各画素に対応して赤、緑及び青のうちの１色の着色層が設けられ、各着色層の間には遮光膜としてブラックマトリクスが設けられている。
【００５７】
液晶層４０は、電気光学特性を有するネマチック液晶材料から構成されている。
【００５８】
この液晶表示装置５０は、各画素電極８ごとに１つの画素が構成されており、各画素において、ゲート線１からゲート信号が送られてＴＦＴ５をオン状態になったときに、ソース線２からソース信号が送られてソース電極４ｂ及びドレイン電極４ｃを介して、画素電極８、各補助容量電極４ｄ及び４ｅに所定の電荷を書き込まれ、画素電極８、各補助容量電極４ｄ及び４ｅと共通電極１８との間で電位差が生じることになり、液晶層４０からなる液晶容量と、容量線３と各補助容量電極４ｄ及び４ｅとの間の補助容量と、に所定の電圧が印加されるように構成されている。そして、液晶表示装置５０では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。
【００５９】
次に、本発明の実施形態に係る液晶表示装置５０の製造方法について説明する。
【００６０】
＜アクティブマトリクス基板作製工程＞
以下に、アクティブマトリクス基板の作製について、図２の平面模式図、及び図３の断面模式図を用いて説明する。
【００６１】
まず、ガラス基板１０上の基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＯＮ膜（厚さ１００ｎｍ程度）を成膜してベースコート膜１１を形成する。
【００６２】
次いで、ベースコート膜１１上の基板全体に、原料ガスとしてジシラン（Ｓｉ2Ｈ6）を用いて、プラズマＣＶＤ法により、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜した後、加熱処理を行い、結晶化（ポリシリコン膜に変成）する。その後、フォトリソグラフィ技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターン形成して半導体膜４を形成する。
【００６３】
次いで、半導体膜４が形成されたベースコート膜１１上の基板全体に、プラズマＣＶＤ法により、ＳｉＯＮ膜（厚さ１１５ｎｍ程度）を成膜してゲート絶縁膜１２を形成する。
【００６４】
次いで、ゲート絶縁膜１２上の基板全体に、スパッタリング法により、窒化タンタル膜（厚さ５０ｎｍ程度）及びタングステン膜（厚さ３７０ｎｍ程度）を順次成膜し、その後、ＰＥＰ技術により、パターン形成してゲート線１、ゲート電極１ａ及び容量線３を形成する。なお、窒化タンタル膜及びタングステン膜の積層膜に代わりに、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれる金属元素の単体材料又はその金属元素を主成分とする合金材料若しくは化合物材料を用いてもよい。
【００６５】
次いで、ゲート電極１ａをマスクとして、ゲート絶縁膜１２を通して半導体膜４にリンをドープして、ゲート電極１ａに対応する部分にチャネル領域４ａ、その外側にソース電極４ｂ及びドレイン電極４ｃ（第１補助容量電極４ｄ及び第２補助容量電極４ｅ）を形成し、その後、加熱処理を行い、ドープしたリンの活性化処理を行う。なお、不純物元素としてリンをドープすれば、Ｎチャネル型のＴＦＴが形成され、ボロンをドープすれば、Ｐチャネル型のＴＦＴが形成される。
【００６６】
次いで、ゲート線１、ゲート電極１ａ及び容量線３が形成されたゲート絶縁膜１２上の基板全体に、ＣＶＤ法により、窒化シリコン膜と酸化シリコン膜との積層膜（厚さ９５０ｎｍ程度）を成膜して層間絶縁膜１３を形成する。
【００６７】
次いで、ゲート絶縁膜１２と層間絶縁膜１３との積層膜のソース電極４ｂ及びドレイン電極４ｃに対応する部分をエッチング除去して、コンタクトホール６ａ及びコンタクトホール２ｂを形成する。
【００６８】
次いで、層間絶縁膜１３上の基板全体に、スパッタリング法により、チタン膜（厚さ１００ｎｍ程度）、アルミニウム膜（厚さ５００ｎｍ程度）及びチタン膜（厚さ１００ｎｍ程度）を順次成膜し、その後、ＰＥＰ技術により、パターン形成して、ソース電極引出電極２ａ、ソース線２及びドレイン電極引出電極６を形成する。
【００６９】
次いで、加熱処理を行い、半導体膜４の水素化してそのダングリングボンド（未結合手）を終端化する。
【００７０】
次いで、ソース電極引出電極２ａ、ソース線２及びドレイン電極引出電極６が形成された層間絶縁膜１３上の基板全体に、アクリル樹脂等の有機絶縁材料を膜厚１．６μｍ程度で塗布して樹脂層１４を形成する。
【００７１】
次いで、樹脂層１４のドレイン電極引出電極６に対応する部分をエッチング除去して、コンタクトホール６ｂを形成する。
【００７２】
次いで、樹脂層１４上の基板全体に、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜を厚さ１００ｎｍ程度で成膜した後、ＰＥＰ技術によりパターン形成して画素電極８を形成する。
【００７３】
以上のようにして、本発明を構成するアクティブマトリクス基板２０ａを作製することができる。さらに、その後、印刷法により、ポリイミド系樹脂の薄膜を成膜した後、ラビング法により、その表面に配向処理を施し配向膜１７を形成する。
【００７４】
＜対向基板作製工程＞
以下に、対向基板の作製について説明する。
【００７５】
まず、ガラス基板１０上の基板全体に、クロム薄膜を厚さ１００ｎｍ程度で成膜した後、ＰＥＰ技術によりパターン形成してブラックマトリクスを形成する。
【００７６】
次いで、ブラックマトリクス間のそれぞれに、２μｍ程度の厚さで、赤、緑及び青の何れかの着色層をパターン形成してカラーフィルタ層１９を形成する。
【００７７】
次いで、カラーフィルタ層１９上の基板全体に、１μｍ程度の厚さでアクリル樹脂を塗布してオーバコート層を形成する。
【００７８】
次いで、オーバコート層上の基板全体に、ＩＴＯ膜を厚さ１００ｎｍ程度で成膜して共通電極１８を形成する。
【００７９】
次いで、印刷法により、ポリイミド系樹脂の薄膜を成膜した後、ラビング法により、その表面に配向処理を施し配向膜１７を形成する。
【００８０】
以上のようにして、本発明を構成する対向基板３０を作製することができる。
【００８１】
＜液晶表示装置製造工程＞
アクティブマトリクス基板２０ａ上に印刷法により、熱硬化性樹脂からなるシール部を形成した後、その配向膜側に球状スペーサを散布して、対向基板３０を貼り合わせる。その後、両基板２０ａ及び３０間に減圧法により液晶材料を注入して封止し、液晶層４０を形成する。
【００８２】
以上のようにして、本発明の液晶表示装置５０を製造することができる。
【００８３】
通常、液晶表示装置５０において、画素電極８はＴＦＴ５によって駆動され、ＴＦＴ５及び補助容量が正常に機能し、所定の電位が印加され画素電極及び補助容量に保持されていれば、先に述べたように所定の電位に応じた透過率となり表示上の問題は発生しない。しかし、補助容量電極４ｄ又は４ｅと容量線３との間で短絡が発生すると、容量線３の電位がその短絡した部分及び補助容量電極４ｄ又は４ｅを介して画素電極８に印加され所定の電位が保持できなくなり、所定の電位に応じた透過率とはならない。そのため、検査工程においてそれに対応する画素が欠陥画素として現れ、表示不良となる。
【００８４】
次に、この液晶表示装置５０における欠陥修正方法について説明する。
【００８５】
図４は、図３の断面模式図に対応して、欠陥修正後の液晶表示装置を構成するアクティブマトリクス基板２０ａ’の断面模式図である。
【００８６】
＜欠陥検知工程＞
例えば、ゲート線１にバイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して全ての第１ＴＦＴ５ａをオン状態にする。さらに、ソース線２に１６．７ｍｓｅｃごとに極性が反転する±２Ｖの電位のソース検査信号を入力して各ＴＦＴ５のソース電極４ｂ及びドレイン電極４ｃを介して画素電極８に±２Ｖに対応した電荷を書き込む。同時に、共通電極１８に直流で−１Ｖの電位の共通電極検査信号を入力する。これにより、画素電極８と共通電極１８との間で構成される液晶容量に電圧が印加され、その画素電極８で構成する画素が点灯状態になり、ノーマリーホワイトモード（電圧無印加時に白表示）では、白表示から黒表示となる。
【００８７】
このとき、短絡の発生した補助容量電極を有する画素は、その画素電極８に所定の電荷が書き込むことができず、非点灯（輝点）となる。
【００８８】
これにより、短絡の発生した補助容量電極を有する画素の位置を特定することができる。
【００８９】
また、ソース線駆動回路、ゲート線駆動回路が同一アクティブマトリクス基板上に形成されたドライバモノシリック基板の場合には、通常の表示状態となるような各駆動信号（クロック、スタートパルス、映像信号等）を各駆動回路に供給し、上記と同様、非点灯（輝点）画素の特定を行う。
【００９０】
＜欠陥修正工程＞
本実施形態では、第１補助容量電極４ｄと容量線３との間で短絡が発生して、第１補助容量電極４ｄが使用不可となった場合を前提としている。
【００９１】
図４に示すように、欠陥検知工程において検知した欠陥画素の補助容量電極４ｄに対応する半導体膜４の切断部Ｘ１にガラス基板１０側からレーザー光の照射を行い、半導体膜４の薄膜を飛散させ、半導体膜４のドレイン電極４ｃと第１補助容量電極４ｄとを切断分離し、その第１補助容量電極４ｄとＴＦＴ５との間の電気的な接続を解除する。
【００９２】
このとき、第１補助容量電極４ｄとドレイン電極４ｃとの接続部がドレイン電極引出電極６（上述の例で、厚さ７００ｎｍ程度）よりも薄い半導体膜４（上述の例で、厚さ５０ｎｍ程度）で形成されているので、従来のように金属薄膜（ドレイン電極引出電極等）で形成された接続部を切断する場合よりも、容易に接続部を切断することができ、画素電極や対向基板の共通電極等を損傷させてしまう恐れも低減できる。
【００９３】
また、第１補助容量電極４ｄとドレイン電極４ｃとの接続部を形成する半導体膜４がゲート電極１ａよりも絶縁基板１０側に設けられているので、半導体膜４と絶縁基板１０との間に配線パターンが存在しないことになる。そのため、絶縁基板側から接続部にレーザー照射を行うことにより、他の配線パターンを損傷させることなく、容易に接続部を切断することができる。
【００９４】
さらに、上述のように容易に切断部を切断することができるので、例えば、切断のために照射するレーザー光の強度を低く抑えることもできるので、レーザー光の照射箇所付近の配線パターンの損傷を低減することができる。
【００９５】
これらのことにより、補助容量電極の短絡欠陥に起因する表示不良の修正を容易にすることができる。
【００９６】
なお、第２補助容量電極４ｅと容量線３との間で短絡が発生した場合には、切断部Ｘ２にレーザー光の照射を行う。また、切断部Ｘ２における断面構成は、ドレイン電極引出電極６上にドレイン電極引出電極／画素電極コンタクトホール６ｂが存在しないだけで、図４の断面模式図に示す断面構成と実質的に同じである。
【００９７】
ここで、レーザー光の照射について説明する。以下の説明は代表例であり、これに限定されるものではない。
【００９８】
〜レーザー光〜
レーザー光は、ＹＡＧレーザーが挙げられ、レーザーパワー測定器により、レーザー強度を確認した後、アッテネータ（光固定減衰器）等のフィルタを用いて、適正な強度に調整される。
【００９９】
〜照射位置のアライメント〜
配線パターンに対してレーザー照射エリアを事前設定し、その照射エリアと各パターンとの位置合わせを行い、上述のように調整したレーザー光を照射する。
【０１００】
例えば、上述の切断部Ｘ１及びＸ２には、４μｍ×８μｍ程度のスポットサイズでレーザー光を照射する。
【０１０１】
以上のようにして、液晶表示装置５０において、短絡が発生した補助容量電極４ｄに起因する欠陥画素を修正することができる。
【０１０２】
上述の欠陥修正工程が完了した液晶は、画像を表示する際には、修正した画素において、ゲート線１からゲート信号が送られてＴＦＴ５をオン状態になったときに、ソース線２からソース信号が送られてソース電極４ｂ及びドレイン電極４ｃを介して、画素電極８及び第２補助容量電極４ｅに所定の電荷を書き込まれ、画素電極８及び第２補助容量電極４ｅと共通電極１８との間で電位差が生じることになり、液晶層４０からなる液晶容量と、第２補助容量電極４ｅと容量線３との間の補助容量とに所定の電圧が印加されるように構成されている。
【０１０３】
これにより、欠陥を修正した画素では、短絡が発生した第１補助容量電極４ｄを省いた第２補助容量電極４ｅだけで補助容量電極が構成されることになる。そのため、その補助容量電極で構成された補助容量によって、画素電極８が構成する画素容量の低下も抑止されるので、修正された液晶表示装置は正常に近い表示が可能である。さらに、短絡が発生した補助容量電極を有する液晶表示装置をほぼ正常な表示が可能な状態に修正することができるので、液晶表示装置の歩留を向上させることもできる。
【０１０４】
《発明の実施形態２》
本発明の液晶表示装置は、上述の実施形態１について、以下のような構成としてもよい。
【０１０５】
図５は、実施形態２に係る液晶表示装置を構成するアクティブマトリクス基板２０ｂの平面模式図であり、図６は、図５中の断面VI−VIに対応するアクティブマトリクス基板２０ｂの断面模式図である。
【０１０６】
この液晶表示装置は、アクティブマトリクス基板２０ｂと、それに対向するように設けられた対向基板と、それら両基板の間に挟持されるように設けられた液晶層とを備えている。
【０１０７】
アクティブマトリクス基板２０ｂは、そのベースコート膜１１から画素電極８までの積層膜の構成が実施形態１のアクティブマトリクス基板２０ａの積層膜の構成と実質的に同じであり、その画素電極８上に反射電極９がＴＦＴ５を覆うように設けられた構成になっている。そして、画素電極８及び反射電極９を覆うように配向膜１７が設けられている。
【０１０８】
反射電極９は、各画素電極８の面積の７０％程度に重なっており、反射領域を構成している。そして、各画素電極８の反射電極９に重なっていない残りの３０％程度の領域は、透過領域を構成している。
【０１０９】
対向基板及び液晶層については、実施形態１と実質的に同じであり、その詳細な説明は省略する。
【０１１０】
この液晶表示装置は、各画素において、画素電極８及び反射電極９に所定の電荷を書き込まれ、画素電極８及び反射電極９と共通電極１８との間で電位差が生じることになり、液晶層４０からなる液晶容量及び補助容量に所定の電圧が印加されるように構成されている。そして、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。ここで、反射領域では外部から対向基板を介して入射する光を反射すると共に、透過領域では、外部からアクティブマトリクス基板２０ｂを介して入射する光を透過して、画像が表示される。
【０１１１】
また、反射電極９は、ＴＦＴ５を覆うように設けられているので、ＴＦＴ５入射する光を遮光する遮光膜として働き、また、反射領域として画素の限られたスペースを有効に活用することにもなるので、開口率の低下を抑止することができる。
【０１１２】
次に、本発明の液晶表示装置を構成するアクティブマトリクス基板２０ｂの作製方法について部分的に説明する。
【０１１３】
まず、実施形態１のアクティブマトリクス基板２０ａの作製方法に基づいて、アクティブマトリクス基板２０ａを準備する。
【０１１４】
次いで、アクティブマトリクス基板２０ａの画素電極８上の基板全体に、スパッタリング法により、モリブデン膜（厚さ１００ｎｍ程度）及びアルミニウム膜（厚さ１５０ｎｍ程度）を成膜した後、ＰＥＰ技術によりパターン形成して反射電極９を形成する。
【０１１５】
以上のようにして、アクティブマトリクス基板２０ｂを作製することができる。さらに、その後、印刷法により、ポリイミド系樹脂の薄膜を成膜した後、ラビング法により、その表面に配向処理を施し配向膜１７を形成する。
【０１１６】
次に、本発明の実施形態２に係る液晶表示装置の欠陥修正方法について説明する。
【０１１７】
図７は、図６の断面模式図に対応して、欠陥修正後のアクティブマトリクス基板２０ｂ’の断面模式図である。
【０１１８】
図７では、切断部Ｘ１にガラス基板１０側からレーザー光の照射を行って、半導体膜４のドレイン電極４ｃと第１補助容量電極４ｄとが切断分離されている。
【０１１９】
この液晶表示装置の欠陥修正方法及びその効果は、実施形態１と同様であるので、その詳細な説明は省略する。
【０１２０】
本実施形態では、１画素中に反射領域及び透過領域を有する半透過型の液晶表示装置を例示したが、１画素中の表示領域全体を反射領域とした反射型の液晶表示装置としてもよい。この場合、ＩＴＯからなる画素電極８をアルミニウム膜からなる反射電極９に置き換えてもよい。
【０１２１】
《発明の実施形態３》
本発明は、上記実施形態１について、以下のような構成としてもよい。
【０１２２】
図８は、実施形態３に係る液晶表示装置を構成するアクティブマトリクス基板２０ｃの平面模式図であり、図９は、図８中の断面IX−IXに対応するアクティブマトリクス基板２０ｃの断面模式図である。
【０１２３】
この液晶表示装置は、アクティブマトリクス基板２０ｃと、それに対向するように設けられた対向基板と、それら両基板の間に挟持されるように設けられた液晶層とを備えている。
【０１２４】
アクティブマトリクス基板２０ｃは、ソース線２と同一層に同一材料で、保護層６ｃが設けられているという点以外、実施形態１のアクティブマトリクス基板２０ａの構成と実質的に同じである。保護層６ｃは、接続部（半導体膜４）と画素電極８との間において、接続部に重なるように、具体的にはレーザー光が照射される切断部Ｘ１及びＸ２に対して、アクティブマトリクス基板２０ｃの法線方向に重なるように設けられている。
【０１２５】
対向基板及び液晶層については、実施形態１及び２と実質的に同じであり、その詳細な説明は省略する。また、アクティブマトリクス基板２０ｃの作製方法については、実施形態１に記載のアクティブマトリクス基板の作製工程において、ソース電極引出電極２ａ、ソース線２及びドレイン電極引出電極６をパターン形成する際のパターン形状を変更すればよいので、その詳細な説明は省略する。
【０１２６】
次に、本発明の実施形態３に係る液晶表示装置の欠陥修正方法について説明する。
【０１２７】
図１０は、図９の断面模式図に対応して、欠陥修正後のアクティブマトリクス基板２０ｃ’の断面模式図である。
【０１２８】
図１０では、切断部Ｘ１にガラス基板１０側からレーザー光の照射を行って、半導体膜４のドレイン電極４ｃと第１補助容量電極４ｄとが切断分離されている。
【０１２９】
この液晶表示装置の欠陥修正方法及びその効果は、実施形態１と同様であるが、保護層６ｃが接続部に重なるように設けられているので、接続部のゲート電極１ａ側、則ち、絶縁基板１０側から接続部にレーザー照射を行う際に、画素電極に与えるダメージを保護層６ｃにより低減することができる。また、レーザー光が照射ターゲットの接続部を外れ、誤って照射される恐れのある領域に保護層６ｃが設けられているので、仮に、レーザー光が接続部を外れて照射されても、そのレーザー光が保護層６ｃで遮断され、周辺の部材（画素電極８、配向膜、液晶層等）を損傷させることが少なくなる。
【０１３０】
ここで、画素電極８、配向膜、液晶層等にレーザー光による損傷が発生すると、画像表示の際に微小輝点や黒点となり、表示品位が低下する恐れがある。しかしながら、本発明を構成するアクティブマトリクス基板２０ｃでは、レーザー光による損傷を防ぐための保護層６ｃを備えているので、レーザー照射箇所付近の他の部材を損傷させることなく、容易に接続部を切断することができる。
【０１３１】
本実施形態では、保護層６ｃを実施形態１に記載のアクティブマトリクス基板２０ａに適用したが、実施形態２に記載のアクティブマトリクス基板２０ｂに適用してもよい。
【０１３２】
また、本実施形態では、ソース線２と同一層に同一材料で保護層６ｃを形成したものを例示したが、ゲート線１、ゲート電極１ａ及び容量線３と同一の層により保護層を形成してもよい。これにより、別途工程を追加することなく、接続部と画素電極８との間に保護層６ｃを形成することができる。
【０１３３】
なお、保護層６ｃは、半導体膜４よりも、液晶層側に設けられていればよく、上述のように、ソース線２、ソース電極引出電極２ａ及びドレイン電極引出電極６が形成されたソース層、並びに、ゲート線１、ゲート電極１ａ及び容量線３が形成されたゲート層と同一の層に設けられているだけでなく、別途工程を追加して、ソース層及びゲート層と別の層に設けられていてもよい。
【０１３４】
《発明の実施形態４》
本発明は、上記実施形態１について、以下のような構成としてもよい。
【０１３５】
図１１は、実施形態４に係る液晶表示装置を構成するアクティブマトリクス基板２０ｄの平面模式図であり、図１２は、図１１中の断面XII−XIIに対応するアクティブマトリクス基板２０ｄの断面模式図である。
【０１３６】
この液晶表示装置は、アクティブマトリクス基板２０ｄと、それに対向するように設けられた対向基板と、それら両基板の間に挟持されるように設けられた液晶層とを備えている。
【０１３７】
アクティブマトリクス基板２０ｄの構成は、切断部Ｘ１及びＸ２に加えて、切断部Ｘ３が配置しているという点以外、実施形態１のアクティブマトリクス基板２０ａの構成と実質的に同じである。ここで、実施形態１、２及び３において説明した接続部は、ドレイン電極４ｃに接続された第１接続部と、その第１接続部から分岐して各補助容量電極（４ｄ及び４ｅ）に接続された第２接続部とにより構成されており、第１接続部が切断部Ｘ３に、第２接続部が切断部Ｘ１及びＸ２にそれぞれ対応している。
【０１３８】
対向基板、液晶層及びアクティブマトリクス基板２０ｄの作製方法については、実施形態１、２及び３と実質的に同じであり、その詳細な説明は省略する。
【０１３９】
次に、本発明の実施形態４に係る液晶表示装置の欠陥修正方法について説明する。
【０１４０】
本実施形態では、複数の画素のうちのいずれかにおいて、第１補助容量電極４ｄ及び第２補助容量電極４ｅと容量線３との間で短絡が発生して、第１補助容量電極４ｄ及び第２補助容量電極４ｅが使用不可となった場合を前提としている。
【０１４１】
図１３は、図１２の断面模式図に対応して、欠陥修正後のアクティブマトリクス基板２０ｄ’の断面模式図である。
【０１４２】
図１３では、切断部Ｘ３にガラス基板１０側からレーザー光の照射を行って、半導体膜４のドレイン電極４ｃと第１補助容量電極４ｄ及び第２補助容量電極４ｅとが切断分離されている。
【０１４３】
この液晶表示装置の欠陥修正方法では、補助容量電極（４ｄ及び４ｅ）の双方で短絡欠陥が発生した場合、補助容量電極（４ｄ及び４ｅ）と対応するドレイン電極４ｃとの間の電気的な接続を全て解除するために、ドレイン電極４ｃと補助容量電極（４ｄ及び４ｅ）とを接続する各第２接続部（切断部Ｘ１及びＸ２）を全て切断するのではなく、第２接続部の分岐元である第１接続部（切断部Ｘ３）のみを切断すればよいので、切断のためのレーザー光による照射箇所付近の配線パターンの損傷を低減することができる。また、レーザー光による切断が１回のみになるため、欠陥修正に要する工程が削減される。さらに、切断部Ｘ１及びＸ３をそれぞれ切断する場合と比較して、周辺の部材（画素電極８、配向膜、液晶層等）の損傷も少なくすることができる。
【０１４４】
これにより、１つの画素内の全ての補助容量電極において短絡欠陥が発生して、それら補助容量電極と対応するドレイン電極との間の全ての電気的な接続を解除する必要がある場合でも、対応する第１接続部（切断部Ｘ３）のみを切断することにより、正常に近い表示状態に修正することができる。
【０１４５】
なお、本実施形態では、実施形態１に記載のアクティブマトリクス基板２０ａに適用したが、実施形態２に記載のアクティブマトリクス基板２０ｂ及び実施形態３に記載のアクティブマトリクス基板２０ｃに適用してもよい。
【産業上の利用可能性】
【０１４６】
以上説明したように、本発明は、補助容量電極の短絡欠陥に起因する表示不良の修正を容易に修正することができるので、配線及びＴＦＴの微細化が進んでいる液晶表示装置について有用である。
【図面の簡単な説明】
【０１４７】
【図１】本発明の実施形態１に係る液晶表示装置５０の断面模式図である。
【図２】本発明の実施形態１に係るアクティブマトリクス基板２０ａの平面模式図である。
【図３】本発明の実施形態１に係るアクティブマトリクス基板２０ａ（欠陥修正前）の断面模式図であり、図２中の断面III−IIIに対応するものである。
【図４】本発明の実施形態１に係るアクティブマトリクス基板２０ａ’（欠陥修正後）の断面模式図であり、図３の断面模式図に対応するものである。
【図５】本発明の実施形態２に係るアクティブマトリクス基板２０ｂの平面模式図である。
【図６】本発明の実施形態２に係るアクティブマトリクス基板２０ｂ（欠陥修正前）の断面模式図であり、図５中の断面VI−VIに対応するものである。
【図７】本発明の実施形態２に係るアクティブマトリクス基板２０ｂ’（欠陥修正後）の断面模式図であり、図６の断面模式図に対応するものである。
【図８】本発明の実施形態３に係るアクティブマトリクス基板２０ｃの平面模式図である。
【図９】本発明の実施形態３に係るアクティブマトリクス基板２０ｃ（欠陥修正前）の断面模式図であり、図８中の断面IX−IXに対応するものである。
【図１０】本発明の実施形態３に係るアクティブマトリクス基板２０ｃ’（欠陥修正後）の断面模式図であり、図９の断面模式図に対応するものである。
【図１１】本発明の実施形態４に係るアクティブマトリクス基板２０ｄの平面模式図である。
【図１２】本発明の実施形態４に係るアクティブマトリクス基板２０ｄ（欠陥修正前）の断面模式図であり、図１１中の断面XII−XIIに対応するものである。
【図１３】本発明の実施形態４に係るアクティブマトリクス基板２０ｄ’（欠陥修正後）の断面模式図であり、図１２の断面模式図に対応するものである。
【図１４】従来の液晶表示装置を構成するアクティブマトリクス基板６０の平面模式図である。
【符号の説明】
【０１４８】
１    ゲート線
１ａ  ゲート電極
２    ソース線
２ａ  ソース電極引出電極
２ｂ，６ａ，６ｂ，１５ａ  コンタクトホール
３    容量線
４    半導体膜
４ａ  チャネル領域
４ｂ  ソース電極
４ｃ  ドレイン電極
４ｄ  第１補助容量電極
４ｅ  第２補助容量電極
５    ＴＦＴ
６    ドレイン電極引出電極
６ｃ  保護層
８    画素電極
９    反射電極
１０  ガラス基板
１１  ベースコート膜
１２  ゲート絶縁膜
１３  層間絶縁膜
１４  樹脂層
１５  補助容量電極
１６  接続配線
１７  配向膜
１８  共通電極
１９  カラーフィルタ層
２０ａ，２０ｂ，２０ｃ，２０ｄ，６０  アクティブマトリクス基板
３０  対向基板
４０  液晶層
５０  液晶表示装置
【図１】
2005252228.tif 000003
【図２】
2005252228.tif 000004
【図３】
2005252228.tif 000005
【図４】
2005252228.tif 000006
【図５】
2005252228.tif 000007
【図６】
2005252228.tif 000008
【図７】
2005252228.tif 000009
【図８】
2005252228.tif 000010
【図９】
2005252228.tif 000011
【図１０】
2005252228.tif 000012
【図１１】
2005252228.tif 000013
【図１２】
2005252228.tif 000014
【図１３】
2005252228.tif 000015
【図１４】
2005252228.tif 000016