(57)【要約】【課題】  バンプ電極を備えた電子デバイスの配線基板へのフリップチップ接続を低加重、低ストレスで行うことができると共に、接続後の電子デバイスと配線基板とのギャップの適正化を図り、フリップチップ接続の歩留まり、信頼性を向上させることができるバンプ電極、その製造方法及びバンプ電極接続構造を提供する。【解決手段】  金をめっきにより堆積させた第１接続層４と、銅をめっきにより堆積させたコア部５と、金をめっきにより堆積させた第２接続層６を備え、第１接続層４の表面形状が平坦で、且つＬＳＩチップ２０の表面と実質的に平行な第１の面２を有する。【選択図】      図１
2005183439.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と第２の面を有し且つ前記第２の面が所定の第１の基板の導電層に接続されたバンプ電極であって、
第１の導電材料からなる第１接続層と、この第１接続層に少なくとも一部が被覆され第２の導電材料からなるコア部を備え、
前記第１の面は前記第１接続層に形成されると共に平坦部を有し、且つこの平坦部が前記第１の基板から最も離隔した位置にあることを特徴とするバンプ電極。
【請求項２】
前記第１の導電材料の硬度よりも前記第２の導電材料の硬度が高い請求項１記載のバンプ電極。
【請求項３】
前記平坦部は、前記第１の基板の表面と平行である請求項１又は２に記載のバンプ電極。
【請求項４】
前記第２の面に接する面と前記第１の面が互いに平行である請求項１乃至３いずれか１項に記載のバンプ電極。
【請求項５】
前記第１の面の面積が、前記第２の面の面積よりも小さい請求項１乃至４いずれか１項に記載のバンプ電極。
【請求項６】
前記第１の面及び前記第２の面を通り、それぞれに垂直な平面で切断したときの断面形状が略台形である請求項１乃至５いずれか１項に記載のバンプ電極。
【請求項７】
前記第１接続層の厚さが、０．０５μｍ以上且つ５μｍ以下の範囲にある請求項１乃至６いずれか１項に記載のバンプ電極。
【請求項８】
第３の導電材料からなる第２接続層を更に備え、前記コア部の一部は前記第２接続層に被覆され、前記第２の面は前記第２接続層の表面に形成されている請求項１乃至７いずれか１項に記載のバンプ電極。
【請求項９】
シリコン基板に開口部面積よりも小さい底面面積を有する逆台形状のピットを設けるピット形成工程と、
前記ピット内に第１の導電材料を堆積して第１接続層を形成する工程と、この第１接続層の上に第２の導電材料を堆積してコア部を形成する工程と、このコア部の上に第３の導電材料を堆積して第２接続層を形成する工程と、を含み、前記第１接続層は前記シリコン基板に直接接して形成されていることを特徴とするバンプ電極製造方法。
【請求項１０】
前記底面面積は、前記開口部面積の１０％以上且つ６０％以下の範囲にある請求項９記載のバンプ電極製造方法。
【請求項１１】
前記シリコン基板は、比抵抗が１Ω・ｃｍ以下である請求項９又は１０に記載のバンプ電極製造方法。
【請求項１２】
前記第１の導電材料の硬度よりも前記第２の導電材料の硬度が高い請求項９乃至１１いずれか１項に記載のバンプ電極製造方法。
【請求項１３】
請求項１乃至８いずれか１項に記載のバンプ電極を複数個備えた第１の基板を前記バンプ電極を介して第２の基板に搭載するバンプ電極接続構造であって、前記第２の基板は前記バンプ電極のそれぞれの位置に対応して搭載用電極を有し、この搭載用電極と対応する前記バンプ電極とを導電性接着剤で接続したことを特徴とするバンプ電極接続構造。
【請求項１４】
請求項１乃至８いずれか１項に記載のバンプ電極を複数個備えた第１の基板を前記バンプ電極を介して第２の基板に搭載するバンプ電極接続構造であって、前記第２の基板は前記バンプ電極のそれぞれの位置に対応して搭載用電極を有し、この搭載用電極と対応する前記バンプ電極とを低融点金属ロウ材で接続したことを特徴とするバンプ電極接続構造。
【請求項１５】
請求項１乃至８いずれか１項に記載のバンプ電極を複数個備えた第１の基板を前記バンプ電極を介して第２の基板に搭載するバンプ電極接続構造であって、前記第２の基板は前記バンプ電極のそれぞれの位置に対応して搭載用電極を有し、この搭載用電極と対応する前記バンプ電極とを熱圧着により接続したことを特徴とするバンプ電極接続構造。
【請求項１６】
前記第１の基板が半導体基板である請求項１３乃至１５いずれか１項に記載のバンプ電極接続構造。
【請求項１７】
前記第１の基板が配線基板である請求項１３乃至１５いずれか１項に記載のバンプ電極接続構造。
【請求項１８】
前記第２の基板が半導体基板、樹脂基板、及びセラミック基板を含む群の中から選択されたものである請求項１３乃至１７いずれか１項に記載のバンプ電極接続構造。
【請求項１９】
前記第２の基板が半導体装置の一部である請求項１３乃至１７いずれか１項に記載のバンプ電極接続構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス等をフリップチップ実装する方法に関し、特にバンプ電極とその製造方法及びバンプ電極接続構造に関する。
【背景技術】
【０００２】
ＬＳＩチップ等の半導体デバイスは、小型化、高集積化、高速化の要求から、数百〜数千個のバンプ電極を、チップ表面に微細ピッチで配列して形成し、このバンプ電極を介して配線基板に搭載するフリップチップ接続方式が開発されている。このとき、多数のバンプ電極をチップ表面に形成する方法として、チップ表面に直接形成する方法や、他の基板上にバンプ電極を予め製造しておきこのバンプ電極を所望のチップ上に転写して形成する方法などが用いられる。
【０００３】
特許文献１は、角錐形状の突起電極を半導体チップ上に配列されたパッド電極上に接合して構成した半導体デバイスの従来例を開示している。図７は、特許文献１に開示された四角錐等の角錐形状の突起電極（本明細書のバンプ電極に相当）の製造方法の概要を説明するための図である。以下、図７を参照して、特許文献１に開示された突起電極の製造方法の概要を説明する。
【０００４】
まず、＜１００＞面の結晶配向を有するシリコン基材１３２の両面に熱酸化により二酸化シリコン膜１３１を０．５μｍ程度形成して、二酸化シリコン酸化膜１３１を表面に施された特定の結晶配向面を有したシリコンウエハ基板を得る。次に、図７（ａ）に示すように、シリコン基板に対して、熱酸化膜１３１をフォトリソエッチングにより半導体チップ１０２のパッド電極１０３と反転したパタ−ンに加工する。次に、図７（ｂ）に示すように、シリコン基板上の熱酸化膜１３１をマスクとしてシリコン基板をアルカリ性のエッチング液を用いて異方性エッチングし、＜１１１＞面に囲まれた四角錐のエッチング穴（四角錐形状）１３６をシリコン基板上に形成する。即ち、シリコン基板上には、異方性エッチングにより、＜１１１＞面に囲まれた四角錐のエッチング穴（四角錐形状）１３６が形成される。次に、該シリコン基板の熱酸化膜を除去し、新たにシリコン基板の＜１１１＞面を、ウェット酸素中での熱酸化により、二酸化シリコン膜を、０．５μｍ程度形成する。そして、図７（ｃ）に示すように、シリコン基板面に、めっき給電膜（Ｃｒ膜）１３５、およびめっき給電膜（Ｎｉ膜）１３４からなる多層金属膜を形成し、更に、四角錐を有する凹状パタ−ンの先端部金属となるめっき膜を形成するための有機材料からなるパタ−ン１３３を形成する。次に、図７（ｄ）に示すように、有機材料からなるパタ−ン３３の開口部に電気めっきにより硬質のＮｉ又は、軟質のＣｕ等のめっき膜６を充填形成する。続けて、上記各工程を終えた基板を洗浄し、その後図７（ｅ）に示すように、硬質のＮｉ等のめっき膜１０６のみにＳｎめっき膜１１１を施す。その後、図７（ｆ）に示すように、レジスト剥離液を用いて有機材料からなるパタ−ン１３３を剥離する。以上により、四角錐等の角錐形状を有する突起電極１０５が形成される。
【０００５】
次に、半導体チップ１０２のパッド電極１０３とシリコンウエハ基材面に形成された四角錐形状の突起電極１０５とを接続する方法について説明する。即ち、半導体チップ側のコンタクト孔（半導体チップ１０２のパッド電極１０３）の表面は、一般的に合金アルミニウムでできている。そこで、図７（ｇ）に示すように、コンタクト孔（パッド電極１０３）の表面に、めっき技術により無電解ニッケルめっき膜１１３を施す。続けて、金めっき膜１１４を施す。つまり、半導体チップ１０２のパッド電極１０３の表面を、ニッケル／金からなる表面に改質してやる。その後、図７（ｈ）に示すように、良品の半導体チップ１０２の多数のパッド電極１０３とシリコン基材面に形成された多数の四角錐等の角錐形状の突起電極１０５とを、電極同士を位置合わせした後、熱圧着し、温度を２３０℃以上にするとスズめっき膜１１１が溶融し、金めっき膜１１４と反応して金とスズとの合金を形成して金属結合し、接合される。その後、四角錐を有する凹状パターンを形成したシリコン基材面にめっき給電膜である多層金属膜１３５、１３４のうちシリコン基材面に接する最下層膜のクロム膜１３５を、他の金属を侵さない選択性のあるエッチング液により溶解除去させ、シリコン基材面より角錐形状の突起電極５を半導体チップに分離転写する。続けて、洗浄後、分離された角錐形状の突起電極（凸パターン）１０５の表面に図７（ｉ）に示すように、金めっき膜１０８を形成する。
【０００６】
【特許文献１】特開平１１−９７４７１号公報（図７−９、ｐ．６）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
シリコン基板等に予めバンプ電極を形成して、所望の例えば半導体チップのパッド電極等へ接続・転写する従来技術では、上述した特許文献１の突起電極のように、バンプ電極の先端が尖った例えば角錐形状に形成されるの一般的である。しかし、バンプ電極の先端が角錐形状のような尖った形状の場合、次のような問題が生じる可能性がある。
（１）このようなバンプ電極を有する電子デバイス、例えば半導体チップを、配線基板やパッケージ等に搭載する際に、配線基板やパッケージ等の搭載用電極とバンプ電極との熱圧着により接続する場合、接合強度を得るために、バンプ電極と搭載用電極との接合面積をできるだけ広くする必要があるが、バンプ電極の先端が尖っているとその潰し量を多くとらなければならず、潰れ方が不均一であると、接合後のバンプ電極形状が不均一になり、信頼性に悪影響を及ぼす。
（２）潰し量を多くとるためには、例えば特許文献１の例では金めっき膜８を厚くするために使用するＡｕの量を増やさなければならず、高コストの原因になる。
（３）配線基板やパッケージ等の搭載用電極とバンプ電極とを、導電性接着材で接合する場合、バンプ電極の先端に導電性接着材を転写する必要があるが、尖っていると、先端に転写される導電性接着材量を制御することが難しくなり、且つ接合強度を確保するには導電性接着材量を増やす必要がある。尚、上述の導電性接着材としては、例えば粒径が数ｎｍ〜１００ｎｍ程度の微細粒子を含有する導電性接着材（以下、微粒子ペーストとする）を用いるのが好ましい。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、バンプ電極を備えた電子デバイスの配線基板やパッケージ等への搭載をバンプ電極と搭載用電極とのフリップチップ接続により行う際に、このフリップチップ接続を低加重、低ストレスで行えるようにし、更に接続後のバンプ電極形状の適正化、電子デバイスと配線基板やパッケージ等とのギャップの適正化を図り、フリップチップ接続の歩留まり、信頼性を向上させることができるバンプ電極、その製造方法及びバンプ電極接続構造を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明のバンプ電極は、第１の面と第２の面を有し且つ前記第２の面が所定の第１の基板の導電層に接続され、
第１の導電材料からなる第１接続層と、この第１接続層に少なくとも一部が被覆され第２の導電材料からなるコア部を備え、
前記第１の面は前記第１接続層に形成されると共に平坦部を有し、且つこの平坦部が前記第１の基板から最も離隔した位置にあることを特徴とする。言い換えると、本発明のバンプ電極は、互いに対向する第１の面と第２の面を有し且つ前記第２の面が所定の第１の基板の導電層に接続され、
第１の導電材料からなる第１接続層と、第２の導電材料からなるコア部を備え且つこのコア部は前記第１接続層に被覆された部分を有し、
前記第１の面は前記第１接続層に形成されると共に平坦部を有することを特徴とする。
【００１０】
このとき、前記第１の導電材料の硬度よりも前記第２の導電材料の硬度が高い方が好ましく、また、前記第２の面に接する面と前記第１の面が互いに平行であるのが望ましい。
【００１１】
また、本発明のバンプ電極の製造方法は、シリコン基板に開口部面積よりも小さい底面面積を有する逆台形状のピットを設けるピット形成工程と、
前記ピット内に第１の導電材料を堆積して第１接続層を形成する工程と、この第１接続層の上に第２の導電材料を堆積してコア部を形成する工程と、このコア部の上に第３の導電材料を堆積して第２接続層を形成する工程と、を含み、前記第１接続層は前記シリコン基板に直接接して形成されていることを特徴とする。
【００１２】
このとき、前記底面面積は前記開口部面積の１０％以上且つ６０％以下とすることができる。また、前記シリコン基板は、比抵抗が１Ω・ｃｍ以下であるのが好ましく、また、第１の導電材料の硬度よりも前記第２の導電材料の硬度が高い方が好ましい。
【００１３】
また、本発明のバンプ接続構造は、上述した本発明によるバンプ電極を複数個備えた第１の基板を前記バンプ電極を介して第２の基板に搭載するバンプ電極接続構造であって、前記第２の基板は前記バンプ電極のそれぞれの位置に対応して搭載用電極を有し、この搭載用電極と対応する前記バンプ電極とを導電性接着剤若しくは低融点金属ロウ材を用いて接続、又は熱圧着により接続、したことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、第１の基板の導電層に接続されたバンプ電極の先端である第１の面が第１の基板の表面と略平行な平坦部を備えており、その平坦部の面積を適切に設計しておけば、バンプ電極の潰し量を抑制しながら第２の基板である配線基板やパッケージ等の搭載用電極との接合面積を広くして接合強度を確保することができる。また、バンプ電極の潰し量を抑制できるので、接合後のバンプ電極形状のバラツキも低減され、更に、使用するＡｕの量を減らすことができる。
【００１５】
また、配線基板やパッケージ等の搭載用電極とバンプ電極とを、微粒子ペースト等の導電性接着材で接合する場合も、第１の面に平坦部を備えているので、その平坦部の面積を適切に設計しておけば、導電性接着材の表面張力を利用して、平坦部のみに精度良く導電性接着材を転写して各バンプ電極の導電性接着材量を均一に制御することが可能となり、接合を歩留まり良く行うことができる。
【００１６】
また、バンプ電極を製造するSiテンプレートにめっき用の給電膜の成膜・除去処理が一切不要であり、且つ簡単な洗浄処理のみでSiテンプレートを繰り返し使用できるので、製造コストを低減できるという効果も得られる。
【発明を実施するための最良の形態】
【００１７】
次に、本発明の実施の形態について図面を参照して説明する。
尚、以下では第１の基板及びその導電層の例として、半導体チップ（以下、ＬＳＩチップとする）２０及びこのＬＳＩチップ２０上に形成されたパッド電極２１を用い、第２の基板及びその搭載用電極の例として、前述のＬＳＩチップ２０が搭載される配線基板３０及びこの配線基板３０上に形成された搭載用電極３１を用いて説明する。
【００１８】
図１は、本発明のバンプ電極の一実施形態を説明するための図で、（ａ）はバンプ電極１の模式的な斜視図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図、（ｃ）はこのバンプ電極１の第２の面３をＬＳＩチップ２０のパッド電極２１に接合した状態の模式的な断面図であり、（ｄ）は更に第１の面２を配線基板３０の搭載用電極３１に接合した状態の模式的な断面図である。図１を参照すると、本実施形態のバンプ電極１は、第１の導電材料である例えば金をめっきにより堆積させて形成した第１接続層４と、第２の導電材料である例えば銅をめっきにより堆積させて形成したコア部５と、第３の導電材料である例えば金をめっきにより堆積させて形成した第２接続層６を備えている。そして、第２接続層６の表面の第２の面３がＬＳＩチップ２０のパッド電極２１に接続されたときに当該バンプ電極１の中でＬＳＩチップ２０の表面から最も離隔した部位、即ち先端部７の第１接続層４の表面形状が平坦な第１の面２を有している。また、第１の面２は、ＬＳＩチップ２０の表面と実質的に平行になっている。また、第１の面２と第２の面３との間のバンプ電極１の側面領域は第１接続層４と同時に形成された金のめっき膜により実質的に被覆されている。
【００１９】
尚、本実施形態では、バンプ電極１とパッド電極２１との接続は熱圧着により行われている。また、バンプ電極１の第１の面２と配線基板３０上に形成された搭載用電極３１との接続は、微粒子ペースト等の導電接着材４０を用いている。
【００２０】
上述のとおり、本実施形態のバンプ電極１は、第１接続層４及び第２接続層６を金で形成し、中間のコア部５を硬質の銅で形成した構成を備えている。また、金で形成された第１接続層４の表面である第１の面２が平坦部となっており、第２の面３をＬＳＩチップ２０のパッド電極２１に接続したとき、ＬＳＩチップ２０の表面と第１の面２の平坦部が実質的に平行になっているので、予めパッド電極２１にバンプ電極１が接続されたＬＳＩチップ２０を配線基板３０に搭載する際に、熱圧着技術等を用いてバンプ電極１に加重が加わっても第１接続層４の金よりも硬質の銅で形成されたコア部５が潰れにくいためＬＳＩチップ２０と配線基板３０の間のギャップが適正に保たれる。また、第１の面２と搭載用電極３１とを微粒子ペースト等の導電性接着材４０を用いて接続する場合も、第１の面２が平坦部となっているので、その平坦部の面積を適切に設計しておけば、導電性接着材４０の表面張力を利用して、平坦部のみに精度良く導電性接着材４０を転写して各バンプ電極１の導電性接着材４０の塗布量を均一に制御することが可能となり、接続を歩留まり良く行うことができる。
【００２１】
次に、上記実施形態のバンプ電極１の製造方法の概要を説明する。
上記実施形態のバンプ電極１は、低抵抗Ｓｉ基板（導電型は、ｐ，ｎどちらでもよい）に所望の逆角錐台形状のピットを形成し、このピット内に所定の導電材料を例えばめっき法により堆積させて形成する。図２及び図３は、バンプ電極１の製造方法を説明するための図で、図２（ａ）は低抵抗Ｓｉ基板５１に表面開口部５３と底部５４を有するピットが形成された状態の平面図、図２（ｂ）乃至（ｅ）並びに図３（ａ）及び（ｂ）は主要工程における図２（ａ）のＰ−Ｐ’線に沿った位置の断面を示す工程毎断面図である。
【００２２】
まず、例えば面方位＜１００＞のＳｉ単結晶からなり比抵抗が１Ω・ｃｍ以下の低抵抗Ｓｉ基板５１を準備し、低抵抗Ｓｉ基板５１の表面を酸化して酸化膜５２を形成した後、酸化膜５２を、例えば一辺の長さがWaの正方形に開口して表面開口部５３を形成し、更に酸化膜５２をエッチングマスクとしてこの表面開口部５３から水酸化カリウム（ＫＯＨ）で低抵抗Ｓｉ基板５１を異方性エッチングする（図２（ｂ））。このとき、低抵抗Ｓｉ基板５１のエッチング深さＤが、０．１６３≦（Ｄ／Wa）≦０．４８を満足するようにエッチング時間を調整する。これにより、ピットの底部５４が一辺の長さWbの正方形状の平坦部となり、０．３２≦（Wb／Wa）≦０．７７となる。従って、開口部５３の面積S1に対する底部５４の面積S2の比Ｒ＝（S1／S2））が、０．１≦Ｒ≦０．６を満足する。また、低抵抗Ｓｉ基板５１上におけるピットの形成位置は、ＬＳＩチップ２０のパッド電極２１に対応するように定められる。具体的には、例えば保護絶縁膜２３を開口してパッド電極２１を露出させるパッド開口用マスク或いはより好ましくはパッド開口用マスクの開口部を若干縮小したマスク等を用いてパターンニングすればよい。尚、所望のピットが形成された低抵抗Ｓｉ基板５１を、以後は“Siテンプレート５０”と称する。
【００２３】
次に、Siテンプレート５０にフォトレジスト（以後、ＰＲとする）６０を塗布後、ピット部を開口し、まず金を電解めっきにより２〜３μｍ程度の厚さになるように形成して第１接続層４とする（図２（ｃ））。
【００２４】
次に、第１接続層４の上に金よりも硬度の高い例えば銅を電解めっきによりピットがほぼ埋まる程度に堆積させてコア部５を形成する（図２（ｄ））。
【００２５】
次に、コア部５の上に、金を電解めっきにより２〜３μｍの厚さに堆積させて第２接続層６を形成した後（図２（ｅ））、ＰＲ６０を除去する。
【００２６】
以上までの工程で、Siテンプレート５０の所定の位置のピット内にバンプ電極１が形成される。第１接続層４の底部５４に接している部分が平坦な第１の面２となる。また、その断面形状は、図示されているとおり、略台形となっている。
【００２７】
上述のとおり、本実施形態のバンプ電極１の製造には、低抵抗Ｓｉ基板５１の所定の位置に所望のピットを形成したSiテンプレート５０を用いているので、第１接続層４、コア部５及び第２接続層６の形成のための電解めっきにおいて、めっき電流は低抵抗Ｓｉ基板５１から給電することができ、例えば特許文献１におけるＣｒ膜のようなめっき給電膜等の成膜処理は一切不要である。また、バンプ電極１をＬＳＩチップ２０に転写した後のSiテンプレート５０は初期状態に戻っているで、簡易的な洗浄処理のみで、何度でも使用することができ、コスト低減を図ることができる。
【００２８】
次に、ＬＳＩチップ２０のパッド電極２１をSiテンプレート５０のピット内に形成されたバンプ電極１と位置合わせして（図３（ａ））、対応するパッド電極２１に例えば熱圧着し、バンプ電極１をＬＳＩチップ２０に転写することで、各パッド電極２１上にバンプ電極１を備えたＬＳＩチップ２０が完成する。パッド電極２１は、通常、アルミニウム（Ａｌ）、Ａｌに銅シリコンを添加したＡｌ系合金、銅系合金、或いはこれらに表面処理を施して金等を堆積したものが用いられる。
【００２９】
尚、本実施形態の説明では、分かり易くするためバンプ電極１の第２の面３を平坦に図示しているが、通常は、例えば図４に示すように、第２の面３側には中央部に凹部６ｃが生じる場合が多い。このような場合は、第２接続層６の表面に接する接平面を第２の面３とすればよい。
【００３０】
本実施形態のバンプ電極１は、上述のとおり、Siテンプレート５０のピット内に直接形成されているので、金とシリコンが合金化しない３００℃以下で転写を行えば、第１接続層４とピット内面のシリコン面とは容易に剥離し、バンプ電極１はＬＳＩチップ２０に確実に転写される。この結果、バンプ電極１の先端部７に平坦な第１の面２が得られる。
【００３１】
このように、各パッド電極２１上にバンプ電極１がそれぞれ接着されたＬＳＩチップ２０を、所望の配線基板３０に搭載するには、例えば各バンプ電極１の先端部７の平坦な第１の面２に微粒子ペースト等の導電性接着材４０を転写等により塗布し（図５（ａ））、配線基板３０の各搭載電極３１と位置合わせし、導電性接着材４０を加熱し硬化させることによって、ＬＳＩチップ２０と配線基板３０を接続する（図５（ｂ））。
【００３２】
パッド電極２１にバンプ電極１が接着されたＬＳＩチップ２０を配線基板３０に搭載する際に、バンプ電極１の第１の面２と搭載用電極３１とを微粒子ペースト等の導電性接着材４０を用いて接続する場合も、第１の面２が平坦部となっているので、その平坦部の面積を適切に設計しておけば、導電性接着材４０の表面張力を利用して、平坦部のみに精度良く導電性接着材４０を転写して各バンプ電極１の導電性接着材４０の塗布量を均一に制御することが可能となり、接続を歩留まり良く行うことができる。
【００３３】
尚、本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内において種々の変更が可能である。例えば、上実施形態において、コア部５を形成する硬質の材料として銅を用いたが、第１接続層４を形成する材料よりも硬度の高い材料でであれば他のニッケル（Ｎｉ）やＮｉ合金、銅合金等を用いることもできる。また、これらの層は、電解めっきの他、無電解めっきや蒸着法でもよく、特に方法は問わない。また、ＬＳＩチップ２０を配線基板３０に搭載する際に、バンプ電極１の第１の面２と搭載用電極３１とを導電性接着材４０により接続する例で説明したが、パッド電極２１側に表面処理を施して、金、銅、錫（Ｓｎ）等を形成しておけば、熱圧着接続、金−錫合金による接続、半田等の低融点ろう剤による接続等を用いてもよい。バンプ電極１に加重が加わっても第１接続層４を形成する材料よりも硬質の材料で形成されたコア部５が潰れにくいためＬＳＩチップ２０と配線基板３０の間のギャップが適正に保たれる。
【００３４】
更に、上記実施形態では、コア部５に第１接続層４を形成する材料よりも硬質の材料を用いる例で説明したが、ＬＳＩチップ２０を配線基板３０に搭載する際に、微粒子ペースト等の導電性接着材４０を用い、バンプ電極１に加わる加重を十分低く抑えられる場合は、コア部５を形成する材料に金等の第１接続層４を形成する材料と同じ硬度の材料を用いても、ＬＳＩチップ２０と配線基板３０との間隔は均一に保たれる。
【００３５】
また、上記実施形態では、バンプ電極１の形状が角錐台状の例で説明したが、第２の面側に表面開口部５３と同じ形状の角柱が更に付け加えられた形状にすることもできる。図６はこの変形例のバンプ電極の製造方法を説明するための工程毎断面図である。尚、この変形例のバンプ電極を製造するためのSiテンプレート５０ａのピットの平面形状は図２（ａ）と同様になり、図６の断面図も図２（ａ）のＰ−Ｐ’線に沿った位置の断面を示す。この変形例のバンプ電極を製造するためのSiテンプレート５０ａは、酸化膜５２に表面開口部５３を開口した後、更に低抵抗Ｓｉ基板５１を所定の深さｄだけドライエッチング技術等によりエッチングして、表面開口部５３のサイズままの開孔５３ａを低抵抗Ｓｉ基板５１中に形成する点が、Siテンプレート５０の場合と異なっている。以後は、Siテンプレート５０を用いるバンプ電極１と全く同様にして変形例のバンプ電極を製造できる。この変形例のバンプ電極の高さは、（ｄ＋Ｄ）となるのでｄを調整することで容易に制御でき、第１の面２の面積（＝底部５４の面積S2）を確保しながら、第２の面３の面積（＝表面開口部５３の面積S1）を縮小する或いはバンプ電極を高くする場合等に、効果的である。
【００３６】
更に、第１の基板及び第２の基板の例としてそれぞれＬＳＩチップ２０及び配線基板３０により説明したが、第１の基板が例えばＢＧＡパッケージのチップ搭載用基板やプリント配線基板、或いはセラミック基板等であってよく、また第２の基板がセラミック基板やプリント配線基板やフィルム基板、或いはリードフレーム、更には半導体チップであってもよい。即ち、複数の半導体チップを積層する場合には、第１の基板及び第２の基板がいずれも半導体チップとなる。
【図面の簡単な説明】
【００３７】
【図１】本発明のバンプ電極の一実施形態を説明するための図で、（ａ）はバンプ電極の模式的な斜視図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図、（ｃ）はこのバンプ電極の第２の面をＬＳＩチップのパッド電極に接合した状態の模式的な断面図であり、（ｄ）は更に第１の面を配線基板の搭載用電極に接合した状態の模式的な断面図である。
【図２】バンプ電極の製造方法を説明するための図で、（ａ）は低抵抗Ｓｉ基板５１に表面開口部５３と底部５４を有するピットが形成された状態の平面図、（ｂ）乃至（ｅ）は主要工程における（ａ）のＰ−Ｐ’線に沿った位置の断面を示す工程毎断面図である。
【図３】バンプ電極１の製造方法を説明するための図で、（ａ）及び（ｂ）は主要工程における図２（ａ）のＰ−Ｐ’線に沿った位置の断面を示す工程毎断面図である。
【図４】本発明のバンプ電極の一実施形態の断面図である。
【図５】ＬＳＩチップと配線基板の接続方法を説明するための図である。
【図６】本発明のバンプ電極の変形例を説明するための図である。
【図７】特開平１１−９７４７１号公報に開示された角錐形状の突起電極の製造方法の概要を説明するための図である。
【符号の説明】
【００３８】
１    バンプ電極
２    第１の面
３    第２の面
４    第１接続層
５    コア部
６    第２接続層
６ｃ    凹部
７    先端部
２０    ＬＳＩチップ
２１    パッド電極
２３    保護絶縁膜
３０    配線基板
３１    搭載用電極
４０    導電性接着材
５０，５０ａ    Siテンプレート
５１    低抵抗Ｓｉ基板
５２    酸化膜
５３    表面開口部
５３ａ    開孔
５４    底部
６０    ＰＲ
【図１】
2005183439.tif 000003
【図２】
2005183439.tif 000004
【図３】
2005183439.tif 000005
【図４】
2005183439.tif 000006
【図５】
2005183439.tif 000007
【図６】
2005183439.tif 000008
【図７】
2005183439.tif 000009