(57)【要約】【課題】  露光処理及び加工パターン形成を確実にかつ容易に行うことのできる、露光用マスクパターン及びその形成方法、半導体装置及びその製造方法を提供すること。【解決手段】  相補形の上層配線１８の形成用の露光パターンと、この露光パターンのパターン接合部に設けられたダミービアホール２の形成用の露光パターンとからなる露光用マスクパターンを用いて形成された加工パターン部が、シリコン基板３上に設けられている半導体装置において、上層配線１８の形成用の露光パターンの接合部に対応するダミービアホール２及び正規ビアホール４に、上層配線１８を連設するダミープラグ部１６及び正規プラグ部１５がそれぞれ形成されていることを特徴とする半導体装置４５と、これを製造するために用いる露光用マスクパターン。【選択図】          図１
2005064173.tif 000002
【特許請求の範囲】
【請求項１】
相補形の第１露光パターンと、この第１露光パターンのパターン接合部に設けられた接続孔形成用の第２露光パターンとからなる露光用マスクパターン。
【請求項２】
前記第１露光パターンが上層又は下層の配線パターンに対応し、前記第２露光パターンが上層配線と下層配線とを接続するための接続孔パターンに対応する、請求項１に記載の露光用マスクパターン。
【請求項３】
前記接続孔パターンがダミーパターンである、請求項２に記載の露光用マスクパターン。
【請求項４】
前記ダミーパターン上又は下に配線パターンが存在しないように配線パターン用の露光パターンを有する、請求項３に記載の露光用マスクパターン。
【請求項５】
前記接続孔が上下に複数個積層され、前記ダミーパターン上又は下に配線パターンが存在するように配線パターン用の露光パターンを有する、請求項３に記載の露光用マスクパターン。
【請求項６】
相補形の第１露光パターンを作成する工程と、この第１露光パターンのパターン接合部に接続孔形成用の第２露光パターンを作成する工程とを有する、露光用パターンの形成方法。
【請求項７】
前記第１露光パターンを上層又は下層の配線パターンに対応させ、前記第２露光パターンを上層配線と下層配線とを接続するための接続孔パターンに対応させる、請求項６に記載の露光用マスクパターンの形成方法。
【請求項８】
前記接続孔パターンをダミーパターンとする、請求項７に記載の露光用マスクパターンの形成方法。
【請求項９】
前記ダミーパターン上又は下に配線パターンが存在しないように配線パターン用の露光パターンを形成する、請求項８に記載の露光用マスクパターンの形成方法。
【請求項１０】
前記接続孔が上下に複数個積層され、前記ダミーパターン上に配線パターンが存在するように配線パターン用の露光パターンを形成する、請求項８に記載の露光用マスクパターンの形成方法。
【請求項１１】
相補形の第１露光パターンと、この第１露光パターンのパターン接合部に設けられた接続孔形成用の第２露光パターンとからなる露光用マスクパターンを用いて形成された加工パターン部が、半導体基体上に設けられている半導体装置において、前記パターン接合部に対応する接続孔に、前記加工パターン部を連設する接続パターン部が形成されていることを特徴とする半導体装置。
【請求項１２】
前記第１露光パターンが上層又は下層の配線パターンに対応し、前記第２露光パターンが上層配線と下層配線とを接続するための接続孔パターンに対応する、請求項１１に記載の半導体装置。
【請求項１３】
前記接続孔にダミーの接続材が設けられている、請求項１２に記載の半導体装置。
【請求項１４】
前記ダミーの接続材上又は下に配線パターンが存在しない、請求項１３に記載の半導体装置。
【請求項１５】
前記接続孔が上下に複数個積層され、前記ダミーの接続材上又は下に絶縁層を介して配線パターンが存在する、請求項１３に記載の半導体装置。
【請求項１６】
相補形の第１露光パターンを形成する工程と、この第１露光パターンのパターン接合部に接続孔形成用の第２露光パターンを形成する工程と、前記第１及び第２露光パターンを用いて、前記パターン接合部に対応する接続孔に、加工パターン部を連設する接続パターン部を形成する工程とを有する半導体装置の製造方法。
【請求項１７】
前記第１露光パターンによって感光性レジストを露光し、得られたレジストパターンを用いて上層又は下層の配線パターンをエッチングにて形成し、前記第２露光パターンによって感光性レジストを露光し、得られたレジストパターンを用いて絶縁層をエッチングすることにより、前記接続孔を形成し、この接続孔に接続材を設ける、請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記接続孔にダミーの接続材を設ける、請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記ダミーの接続材上又は下に配線パターンが存在しないように配線パターン用の露光パターンを形成する、請求項１８に記載の半導体装置の製造方法。
【請求項２０】
前記接続孔が上下に複数個積層され、前記ダミーの接続材上又は下に絶縁層を介して配線パターンが存在するように配線パターン用の露光パターンを形成する、請求項１８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電子線による露光処理に好適な露光用マスクパターン及びその形成方法、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体素子の微細化は、光リソグラフィの解像限界を超えるために、電子線又はイオンビーム等の荷電粒子線を用いて微細な回路パターンを露光して描画する微細加工技術が開発されている。
【０００３】
しかし、従来の電子線露光による直描方式においては、微細パターンになるほどデータの規模が大きくなり、その結果、描画時間が長くなり、生産性（スループット）が低くなってしまう。
【０００４】
そこで、所定の回路パターンを有する転写マスクに電子線又はイオンビーム等を照射し、転写マスクの貫通孔（パターン開口）を通して電子線等をウェーハ上に照射することによってウェーハ上に回路パターンを形成する、電子線露光装置又はイオンビーム露光装置が提案されている。
【０００５】
これらの露光技術には、例えば、高エネルギーの電子線を使用する電子線転写リソグラフィ（EPL；Electron-beam Proximity Lithography,H. C. Pfeiffer, Jpn. J. Appl. Phys. 34, 6658 (1995) 参照。）、低エネルギーの電子線を使用する低速電子線近接転写リソグラフィ（LEEPL;Low Energy Electron-beam Proximity Projection Lithography,T. Utsumi, U. S. Patent No. 5831272 (3 November 1998) 参照。）、イオンビームを使用するイオンビーム転写リソグラフィ（IPL;Ion-beam Lithography,H. Loeschner et al., J. Vac. Sci. Technol. B19, 2520 (2001) 参照。）等がある。
【０００６】
ここで、上記の低速電子線近接転写リソグラフィは、１００ｎｍ以下の高スループットの電子線露光技術の一つであり、例えば、ウェーハとステンシルマスクとの間隔を約５０μｍに近接配置した状態で、平行低加速電圧電子線をウェーハに照射することにより、マスクパターンを等倍転写するものである。使用されるステンシルマスクは厚さ１００ｎｍ〜１０μｍ程度であり、Ｓｉ、ＳｉＣ又はダイアモンド等の薄膜（メンブレン）にビーム貫通孔を開けたものである。
【０００７】
図１６の平面図（ａ）及びこの平面図のＤ−Ｄ’線断面図（ｂ）に示すように、ステンシルマスク５０は例えば、電子線を透過するための幅０．０３〜０．０４μｍの複数の貫通孔（パターン開口部）５２が形成された厚さ０．４〜０．５μｍのメンブレン（薄膜）５３を有している（パターン開口部５２は理解容易のために、数個分を簡略に図示している）。このメンブレン５３は、パターン開口部５２の周囲に形成された２０〜４０ｍｍ径の開口部５１を有するＳｉＯ2膜５５を介して、ＳｉＯ2膜５５の開口部５１より大きいサイズの開口部５４を有するＳｉウェーハ５６に支持されている。ステンシルマスク５０の全厚は例えば７２５μｍである。
【０００８】
ここで、上記のようなステンシルマスク５９においては、その構造上例えばドーナッツ状の開口パターンの場合には、電子線を透過させない部分である中心部が脱落してしまって開口パターンを保持することができず、また、リーフ状の開口パターンの場合には、片持ち梁構造なので形状保持が不安定になる等、これらの開口パターンは形成が不可能か或いは困難である。
【０００９】
そこで、こうした開口パターンを幾何学的に分割し、分割後の複数の開口パターンをウェーハ上で重ね合わせて補足することによって、目的の開口パターンをウェーハ上に形成する、いわゆる相補分割方法が用いられている。
【００１０】
例えば、ＬＥＥＰＬで用いられる露光する部分を開孔させたステンシルマスク５９では、ドーナツ形状のパターンで真中が抜け落ちる問題がある。これに加え、配線用のマスクパターンであって、縦横比（アスペクト比）の大きな長方形のラインアンドスペース（Ｌ／Ｓ：Line and Space）のＬ／Ｓパターンでは、微細幅、狭小ピッチであるために、マスク５９の洗浄時の薬液の表面張力や内部応力の集中等で壊れてしまうことがある。この問題を回避するためにも、露光パターンを相補分割する必要がある。
【００１１】
こうして相補分割された露光パターンは、露光時にウェーハ上でフォトレジストに対して多重描画することにより元のデータに復元されるが、相補形マスクパターン間の位置精度のばらつきに起因して、マスクパターンの接合部（接続部）でパターンの形状不良が発生することがある。
【００１２】
このステンシルマスク５９においては、図１７（ａ）に示すように、直線状の露光パターン６０を直線状のマスクパターン５７Ａ及び５７Ｂに分け、これらの端部同士を接合させ、更に、図１７（ｂ）及び図１７（ｃ）に示すように、露光パターンを交互に配置してマスクパターン５７Ａと５７Ｂとが相補することによって、元の直線状の露光パターン６０の占める領域をすべて露光することができる構成となっている。この時に、図中に破線によって示したマスクパターン５７Ａと５７Ｂとの相補接合部において上記した形状不良の問題が発生し易い。
【００１３】
この現象を、図１８に示す相補形（相補分割型）のステンシルマスク５９を用いた加工例によって説明する。
【００１４】
まず、図１８（ａ）に示すように、このような相補分割型のステンシルマスク５９は、上層配線６１を形成するためのマスクパターン５７Ａ及び５７Ｂからなる露光パターン６０と、非露光部５８とからなる。
【００１５】
そして、このステンシルマスク５９を用いることにより、図１８（ｂ）に示すように、酸化膜６２上に上層配線６１を形成することができる。しかし、上層配線６１を形成するためのマスクパターン５７Ａと５７Ｂとの位置合せ精度が不十分であると、マスクパターン５７Ａと５７Ｂとの境界においてこれらのマスクの露光部分が接触しないために、露光不良により、レジスト６５が現像後に分断されてしまい、レジストマスクを用いたエッチングで形成された上層配線６１に接続不良部又は分断部（断線）６３が生じてしまう。
【００１６】
この接続不良部６３の周辺を表すＥ−Ｅ’線断面図においては、図１９（ａ）に示すように、シリコン基板６５上に酸化膜６６、酸化膜６２、下層配線６７、プラグ部６８が、順次形成されている。そして、位置合せずれによって接続不良部８３が生じたマスク５９を用いると、図１９（ｂ）に示すように、レジスト６５が露光、現像後に不連続部７０を生じ、これによってエッチング後に図２０（ｃ）、（ｄ）に示すように、上層配線６１が分断され、接続不良部６３が形成されてしまう。なお、図１９（ａ）では、分割マスクを示しているが、これらが組合された露光状態を概略図示している。
【００１７】
上記のような形状不良によって上層配線６１に接続不良部６３が形成されてしまう問題の対策として、下記のような提案が成されている。
【００１８】
即ち、例えば、一方の分割パターンの内の第１のパターンの接続端部に先端方向に行くに従って線幅が細くなるような凸部を形成して、第１のマスクを作製すると共に、隣接する他方の分割パターンの内の第２のパターンの接続端部に第１のパターンの凸部と相補的な形状を有する凹部を形成して、第２のマスクを作製し、第１及び第２のマスクを用いて、第１のパターンの凸部と第２のパターンの凹部とを組み合わせるようにして第１及び第２のパターンをレジストに転写する方法がある（後述の特許文献１参照）。
【００１９】
また、転写パターンを複数個の単位パターンに分割し、この単位パターンを露光装置に配置し、露光対象物上に転写パターンを隣接させて繰り返して露光して、隣接するこの単位パターン同士を相互に接続して転写する工程を有するステンシル転写露光法を用いる半導体装置の製造方法において、隣接する単位パターンの相互に接続される線路が、一方の線路の端部に線路幅より相対的に細い少なくとも一つの突出部を有し、他方の線路の端部にこの突出部に対応する形状の凹部を有することを特徴とするものがある（後述の特許文献２参照）。
【００２０】
また、第１のステンシルマスクと第２のステンシルマスクとを用いて形成されたパターン内に生じるパターン境界部分に対応した位置を開口して作製されている第３のステンシルマスクと第４のステンシルマスクとを用いて、パターン境界部分を露光するように構成したものがある（後述の特許文献３参照）。
【００２１】
【特許文献１】特開２００１−３０８００４号公報（第６頁の左欄２１行−３５行、第１１頁の図１）
【特許文献２】特許第２７０６０９９号公報（第２頁の右欄１８行−３７行、第４頁の第１図）
【特許文献３】特開２００３−３１４７９号公報（第３頁の左欄５０行−第４頁の左欄４７行、第６頁の図１）、第１６頁の図１）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
このように、相補分割マスクのパターン接合部におけるマスクや配線形状不良を改善する方法として、例えば、特許文献１及び２に示すように、接続部分のマスクの片側の形状を凸状とし、これに対応するもう片側の形状を凹状にして重ね合わせる手法が提案されているが、通常のＬＥＥＰＬにおいては等倍のステンシルマスクを用いているために接続部分のマスクの形成に厳しい加工精度が要求されてしまい、現在のマスク加工技術では実現が難しい。
【００２３】
また、例えば特許文献３においては、接続部分のマスクの片側の位置とこれに対応するもう片側の位置とを相補分割部において位置をずらして多重露光を行うアイデアが提案されているが、この方法では少なくとも４つの相補分割領域を必要とし、且つ、メンブレンを補強するための梁が考慮されていないので、マスクの強度不足等の問題が生じる。
【００２４】
また、従来では、上記のような露光工程を経て半導体装置に配線を作り込んだ後に、配線の電気特性を測定し、その検出情報を露光装置にフィードバックしてマスクパターンを修正又は再作成するので、正規の露光を行うのに手間や時間を要してしまう。
【００２５】
本発明は、上記のような状況に鑑みてなされたものであって、その目的は、露光処理時のマスク合せずれが生じても例えばＬ／Ｓパターンの配線を確実にかつ容易に形成することのできる、露光用マスクパターン及びその形成方法、半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２６】
即ち、本発明は、相補形の第１露光パターンと、この相補形の第１露光パターンのパターン接合部に設けられた接続孔形成用の第２露光パターンとからなる露光用マスクパターンに係るものである。
【００２７】
本発明は又、相補形の第１露光パターンを作成する工程と、この相補形の第１露光パターンのパターン接合部に接続孔形成用の第２露光パターンを作成する工程とを有する、露光用パターンの形成方法に係るものである。
【００２８】
本発明は又、相補形の第１露光パターンと、この相補形の第１露光パターンのパターン接合部に設けられた接続孔形成用の第２露光パターンとからなる露光用マスクパターンを用いて形成された配線等の加工パターン部が、半導体基体上に設けられている半導体装置において、前記パターン接合部に対応する接続孔に、前記加工パターン部を連設する接続パターン部が形成されていることを特徴とする半導体装置に係るものである。
【００２９】
本発明は又、相補形の第１露光パターンを形成する工程と、この第１露光パターンのパターン接合部に接続孔形成用の第２露光パターンを形成する工程と、前記第１及び第２露光パターンを用いて、前記パターン接合部に対応する接続孔に、前記加工パターン部を連設する接続パターン部を形成する工程とを有する半導体装置の製造方法に係るものである。
【発明の効果】
【００３０】
本発明によれば、相補形の第１露光パターンのパターン接合部に接続孔形成用の第２露光パターンを形成しているために、前記第１露光パターンによる露光処理によって前記パターン接合部に露光不良領域が例え生じたとしても、その露光不良領域を前記第２露光パターンによって露光して接続孔を形成し、この接続孔に、前記加工パターン部を連設する接続パターン部を形成することができる。従って、前記第１露光パターンによる露光処理によって前記加工パターン部の前記パターン接合部に接合不良個所が生じたとしても、前記第２露光パターンによる露光処理によって前記接続孔に前記接続パターン部を形成して、この接続パターン部によって前記パターン接合部を確実に接合し、前記加工パターンを確実にかつ容易に形成することができる。
【００３１】
また、相補形の前記第１露光パターンと前記第２露光パターンとを組み合わせることによって、前記第１露光パターンによる露光処理で露光不良個所が生じた場合でも、その情報をフィードバックしてマスクの修正及び再作成を行う必要がなくなり、容易に加工パターン部を形成することができる。
【発明を実施するための最良の形態】
【００３２】
本発明においては、前記上層又は下層の配線パターンの接続不良個所において接続を補助するために、前記第１露光パターンが上層又は下層の配線パターンに対応し、前記第２露光パターンが上層配線と下層配線とを接続するための接続孔パターンに対応するのが望ましい。
【００３３】
また、前記上層又は下層の配線パターンの接続不良個所においてのみ前記接続を補助するために、前記接続孔パターンがダミーパターンであり、また形成された接続孔にはダミーの接続材が設けられるのが望ましい。
【００３４】
また、前記上層又は下層の配線パターンの接続不良個所においてのみ前記接続を補助するために、前記ダミーパターン上又は下に配線パターンが存在しないような配線パターン用の露光パターンとするのが望ましい。
【００３５】
また、前記上層又は下層の配線パターンの接続不良個所においてのみ前記接続を補助するために、前記接続孔が上下に複数個積層され、前記ダミーパターン上又は下に配線パターンが存在するような配線パターン用の露光パターンとしてもよく、またダミーの接続材上又は下に絶縁層を介して配線パターンが存在してもよい。
【００３６】
半導体装置の製造においては、前記第１露光パターンによって感光性レジストを露光し、得られたレジストパターンを用いて上層又は下層の配線パターンをエッチングにて形成し、前記第２露光パターンによって感光性レジストを露光し、得られたレジストパターンを用いて絶縁層をエッチングすることにより、前記接続孔を形成し、この接続孔に接続材を設けるのがよい。
【００３７】
次に、本発明の好ましい実施の形態を図面参照下に具体的に説明する。
【００３８】
第１の実施の形態
図１〜図７は、本実施の形態を示すものである。
【００３９】
本実施の形態による半導体装置４５においては、図１（ａ）、及び図１（ａ）の一部拡大図であるＡ部拡大詳細図に示すように、酸化膜３０中には下層配線７が埋設形成され、酸化膜３０の表面付近には所定形状及び所定位置に、第２露光パターンによって形成された接続孔であるダミービアホール２に導電性プラグ材料を充填したダミープラグ部１６、及び正規ビアホール４に導電性プラグ材料を充填した正規プラグ部１５が形成され、また酸化膜３０上には第１露光パターンによって形成された配線パターンである上層配線１８が形成されている。上層配線１８は、上述した相補形ステンシルマスクの合せずれによって、ダミープラグ部１６上及び正規プラグ部１５上において一部が分断されていても、その分断部２２及び２３は、正規プラグ部１５及びダミープラグ部１６によってそれぞれ下部から接続されている。
【００４０】
図１（ａ）のＡ−Ａ’線断面図である図１（ｂ）に明示するように、この半導体装置４５の構造によれば、シリコン基板３上に酸化膜６、酸化膜３０、下層配線７、ダミープラグ部１６、正規プラグ部１５が順次積層形成され、更に、酸化膜３０上に、ダミープラグ部１６上及び正規プラグ部１５上に形成された接続不良部２３及び２２によって上層配線１８が分断されていても、その下部からプラグ部１６、１５によって上層配線１８が連設されることにより、断線は生じない。
【００４１】
即ち、この構造によれば、露光処理時の相補形マスクの合せずれにより露光パターンの形状不良が生じ、上層配線１８の断線が生じようとしても、断線が予め予想される露光マスクパターンの接合部分において、導電性のプラグ部材料からなるダミープラグ部１６及び正規プラグ部１５が形成されるように、これらのプラグ用の露光パターンを用い、予めそれらのプラグ部を形成しておくことによって、上層配線１８の導電性を確保することができ、歩留り及び信頼性を向上させることができる。
【００４２】
ここで、一般的に、上層配線１８の分断された部分の各長さは２μｍが最大であり、その分断幅（接続不良部の幅）は０．１μｍ程度なので、確実に電気的な接続面積を確保するためには各プラグ部の径又は幅は０．１μｍ以上とするのが望ましい。なお、相補形マスクを用いる場合、上記したことから、正規ビアホールはダミービアホールを兼ねることになるが、これらのビアホール又はプラグ部のサイズは０．１μｍ以上、形状は円形、矩形等、種々であってよい。
【００４３】
次に、この半導体装置の作製方法を説明する。
【００４４】
まず、図２（ａ）に示すように、所定厚さのシリコン基板３を用意し、図２（ｂ）に示すように、シリコン基板３上に所定厚さの酸化膜６を形成し、常法によって、この酸化膜６上の所定位置に所定形状及び所定厚さの例えばアルミニウムからなる下層配線７を形成し、この下層配線７を覆うようにして酸化膜６上に所定厚さの酸化膜３０を形成する。
【００４５】
次に、図２（ｃ）に示すように、酸化膜３０上に所定厚さのフォトレジスト９を塗布形成した後、図３（ｄ）に示すように、常法によって、後述のビアホール形成用の開口部１０及び１１を所定の形状でレジスト９に形成する。開口部１０の形成位置は下層配線７の上部とする。
【００４６】
次に、図３（ｅ）に示すように、開口部１０及び１１を有するレジスト９をマスクとして、酸化膜３０のドライエッチングを行うことによって、開口部１１の下部にダミービアホール２を形成すると共に、開口部１０の下部に正規ビアホール４を形成する。これらの各ビアホールの深さは同じであるが、ダミービアホール２の深さは酸化膜３０の中ほどに位置するものとし、正規ビアホール４の深さは下層配線７の上面までとする。
【００４７】
次に、図４（ｆ）に示すように、酸化膜３０上のレジスト９を取り除いてから、図４（ｇ）に示すように、酸化膜３０上及び各ビアホール２及び４内に例えばタングステンからなるプラグ材料１４を堆積する。
【００４８】
次に、図４（ｈ）に示すように、酸化膜３０上のプラグ材料１４を化学機械研磨法（ＣＭＰ）によって酸化膜３０の表面が露出するまで削り取ることによって、各ビアホール２及び４内だけにプラグ材料１４を充填した状態にして、ダミープラグ部１６及び正規プラグ部１５をそれぞれ形成する。
【００４９】
次に、図５（ｉ）に示すように、酸化膜３０上、及びダミープラグ部１６及び正規プラグ部１５上に、所定厚さの例えばアルミニウムからなる上層配線材料１７を形成する。
【００５０】
次に、図５（ｊ）に示すように、上層配線材料１７上に所定厚さのレジスト１９を塗布形成し、相補形ステンシルマスク１を用いて、レジスト１９をＬＥＥＰＬにより電子線で所定パターンに露光する。なお、マスクの分割部分を分離して示し、またこれらを用いた露光状態を概略図示している。
【００５１】
次に、図６（ｋ）に示すように、現像によってレジスト１９を所定パターンのマスク形状とするが、このときステンシルマスク１の接合部の合せずれによって、レジスト１９に不連続部２０、２１が生じると、図６（ｌ）に示す上層配線材料のエッチング後に、上層配線１８が分断されて分断部２２及び２３が生じる。しかし、この接続不良部は下部においてプラグ部１５及び１６によって連設されることになる。
【００５２】
次に、図６（ｍ）に示すように、レジスト１９を上層配線１８上から除去した後、図７（ｎ）に示すように、上層配線１８を覆うように所定厚さの絶縁膜８を形成する。
【００５３】
本実施の形態によれば、ダミービアホール２及び正規ビアホール４を形成するための露光パターンと、相補形ステンシルマスクによる露光処理を経て上層配線１８を形成するための露光パターンとを用いているために、上層配線１８を形成するための露光パターンの接合部で露光不良個所が生じたとしても、ダミービアホール２及び正規ビアホール４を形成するための露光パターンにより各プラグ部１５及び１６を予め形成しているので、上層配線形成時の相補形マスクの合せずれにより上記の露光パターンの形状不良が生じて上層配線１８の断線が生じようとしても、断線が予め予想される露光マスクパターンの接合部分において導電性のプラグ材料からなるダミープラグ部１６及び正規プラグ部１５を予め形成し、分断された上層配線１８がそれらのプラグ部によって電気的に接続されることになる。従って、上層配線１８の導電性を確保することができ、またこれによって歩留まり及び信頼性を向上させることができる。
【００５４】
また、ダミービアホール２及び正規ビアホール４を形成するための露光パターンと、上層配線１８を形成するための露光パターンとによって、上層配線１８を連設し、断線が生じることがないので、従来のように露光不良個所が生じた場合にその露光情報に基づいてマスクの修正や再露光処理を行う必要がなくなる。
【００５５】
第２の実施の形態
図８〜図１１は本実施の形態を示すものである。
【００５６】
本実施の形態による半導体装置４６においては、図１１（ｌ）に示すように、シリコン基板３上に酸化膜６及び酸化膜５が所定厚さに形成され、酸化膜５上に分断部３３及び３２を有する下層配線３１が形成され、ダミープラグ部３８と正規プラグ部３７が下層配線３１上に配され、また正規プラグ部３７上に所定形状の上層配線３９が形成され、更に上層配線３９、ダミープラグ部３８及び正規プラグ部３７を埋め込む酸化膜３４上に絶縁膜４０が形成されている。
【００５７】
次に、この半導体装置の作製方法を説明すると、まず、図８（ａ）に示すように、所定厚さのシリコン基板３を用意し、図８（ｂ）に示すように、シリコン基板３上に所定厚さの酸化膜６を形成する。
【００５８】
次に、図８（ｃ）に示すように、酸化膜６上に所定厚さの酸化膜５９を形成し、図８（ｄ）に示すように、酸化膜５上に所定厚さの例えばアルミニウムからなる下層配線材料２６を形成する。
【００５９】
次に、図９（ｅ）に示すように、図５（ｊ）及び図６（ｋ）で述べたと同様の理由から、相補形ステンシルマスクを用いた電子ビーム露光により、下層配線材料２６上に塗布形成したレジスト２７をパターン化したときに、不連続部２８、２９が生じる。
【００６０】
次に、図９（ｆ）に示すように、レジスト２７をマスクに下層配線材料２６を部分的に除去して、分断部３３及び３２が生じた下層配線３１を形成する。
【００６１】
次に、図９（ｇ）に示すように、下層配線３１上のレジスト２７を取り除いた後、図１０（ｈ）に示すように、下層配線３１を覆うように所定厚さの酸化膜３４を形成する。
【００６２】
次に、図１０（ｉ）に示すように、下層配線３１の分断部３３、３２上の酸化膜３４を所定形状に部分的に除去し、後述するプラグ部を形成するための開口部（ビアホール）３６及び３５を設ける。
【００６３】
次に、図１０（ｊ）に示すように、開口部３６内及び３５内に酸化膜３４の表面高さまでプラグ材料となるタングステンを充填してダミープラグ部３８及び正規プラグ部３７をそれぞれ形成する。これらのプラグ部は、上述したＣＭＰで形成することができる。
【００６４】
次に、図１１（ｋ）に示すように、常法により正規プラグ部３７上に上層配線３９を形成する。
【００６５】
次に、図１１（ｌ）に示すように、酸化膜３４上、ダミープラグ部３８上及び上層配線３９等を覆うようにして絶縁層４０を形成する。
【００６６】
本実施の形態によれば、下層配線３１の上部にダミープラグ部３８や正規プラグ部３７を形成しているので、下層配線３１は分断部３３、３２が存在していてもプラグ部３８、３７によって連設されることになり、上述の第１の実施の形態で述べたのと同様の作用効果が得られる。
【００６７】
第３の実施の形態
図１２は本実施の形態を示すものである。
【００６８】
本実施の形態では、上記の半導体装置４６の構造において、下層配線３１と上層配線３９とが交差して配置され、その交点部分にダミープラグ部３８及び正規プラグ部３７が存在する場合に、正規プラグ部３７が存在する交点部分においては、下層配線３１と上層配線３９とを電気的に接続するために正規プラグ部３７が設けられているが、下層配線３１の連設用のみに用いるダミープラグ部３８が上層配線３９と接触しないようにダミープラグ部３８上を避けて上層配線３９を折曲させて引き回している。
【００６９】
即ち、本実施の形態では、上、下配線間に導通用のプラグが存在すべきでない位置で相補分割しなければならない場合に、プラグ部が存在しない相補分割部にダミーのプラグ部（ビアホール）を追加することによって上述の第１及び第２の実施の形態と同様の効果を得ることができるが、このダミープラグ部は配線の導通を補助する役割のみを担うので、下層配線３１（ＬＥＥＰＬ配線層）以外と電気的に独立している（非接触である）必要がある。このため、ダミープラグ部（相補分割位置）がその他の配線層パターンと干渉しないように相補分割するか、もしくは、図１２のようにダミープラグ部３８と他の配線層が干渉しないように上層配線３９の引き回しを行うことになる。このダミープラグ部の配置によって、正規プラグ部が存在しないところでも下層配線の導通補助が可能となる。
【００７０】
第４の実施の形態
図１３〜図１５は本実施の形態を示すものである。
【００７１】
本実施の形態による半導体装置４６においては、図１３に示すように、シリコン基板３上に酸化膜６及び酸化膜５が所定厚さに形成され、酸化膜５上に分断部３３及び３２を有する下層配線３１が形成され、ダミープラグ部３８、正規プラグ部３７及び４２、上層配線３９が形成されているが、ダミープラグ部３８の直上位置に絶縁層４１を介して上層配線３９が形成されている。
【００７２】
次に、この半導体装置４７の作製方法を説明すると、まず、図１４（ａ）に示すように、上記の第２の実施の形態における図８（ａ）〜図１０（ｊ）と同様の配線形成工程を経た後、正規プラグ部３７及びダミープラグ部３８上面及び酸化膜３４上面を覆うように所定厚さの絶縁層４１を形成する。
【００７３】
次に、図１４（ｂ）に示すように、正規プラグ部３７の上部の絶縁層４１を部分的に除去して所定形状の開口部（ビアホール）４４を形成する。
【００７４】
次に、図１４（ｃ）に示すように、例えばＣＭＰによって開口部４４内にプラグ材料を絶縁層４１の表面高さまで充填して、正規プラグ部３７上にこれと接して正規プラグ部４２を積層して形成する。
【００７５】
次に、図１５（ｄ）に示すように、正規プラグ部４２と接するように絶縁層４１上に所定厚さの例えばアルミニウムからなる配線材料４２の層を形成する。続いて、配線材料４２を所定形状に加工することにより、図１３（ｂ）に示したように、上層配線３９を正規プラグ部４２の上面に形成すると共に、ダミープラグ部３８の上部に絶縁層４１を介して形成することができる。
【００７６】
本実施の形態によれば、上層配線３９がダミープラグ部３８の上部に絶縁層４１を介して形成されているために、上層配線３９がダミープラグ部３８と接触することなく自由に配線することができる。また、上層配線３９を折曲させて引き回すこともなく、その自由度が増すので、絶縁層４１上の上層配線３９の配線密度も上げることができ、より高密度の配線を形成することができる。これは、配線ピッチの狭小化等、デザインルールが厳しい場合に有効である。
【００７７】
その他、本実施の形態においては、上述の第１の実施の形態で述べたのと同様の作用効果が得られる。
【００７８】
以上に説明した実施の形態は、本発明の技術的思想に基づいて種々に変形が可能である。
【００７９】
例えば、上記の露光パターンはＬ／Ｓパターンに限らず、ドーナツ形状等にも適用できる。また、上記の配線構造はシングルダマシンやデュアルダマシン構造等にも適用することができる。また、相補形ステンシルマスクを用いて形成する配線は上層、下層のいずれか、或いは双方であってもよいが、双方の場合には上述のダミープラグ部を双方に設ける必要がある。
【００８０】
また、必要であれば、例えば下層配線３１の上及び下にダミープラグ部をそれぞれ設けることによって、どちらか一方のダミープラグ部が不良であっても配線の導電性を確保し易くなる。
【００８１】
また、上述したビアホール形成用の露光パターンは、配線形成用の相補形マスクと別個に作成してよいが、共通のマスク（即ち、相補形マスク）自体に形成することもできる。
【００８２】
また、使用する露光ビームはＬＥＥＰＬ用、ＥＰＬ用としてよく、ＩＰＬ用のイオンビームで露光してもよい。
【００８３】
また、本発明は、信号配線をはじめ、コンデンサーの電極、誘電体膜、電源ライン等の形成に適用してよく、また、ＬＥＥＰＬ用、ＥＰＬ用、ＩＰＬ用のステンシルマスク以外の他の種類の露光マスクに適用してもよく、露光対象のレジストの種類も様々であってよい。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施の形態による半導体装置の部分平面図及びそのＡ部拡大詳細図（ａ）、及びそのＡ−Ａ’線断面図（ｂ）である。
【図２】同、半導体装置の作製工程を順次示す断面図である。
【図３】同、半導体装置の作製工程を順次示す断面図である。
【図４】同、半導体装置の作製工程を順次示す断面図である。
【図５】同、半導体装置の作製工程を順次示す断面図である。
【図６】同、半導体装置の作製工程を順次示す断面図である。
【図７】同、半導体装置の作製工程を順次示す断面図である。
【図８】本発明の第２の実施の形態による半導体装置の作製工程を順次示す断面図である。
【図９】同、半導体装置の作製工程を順次示す断面図である。
【図１０】同、半導体装置の作製工程を順次示す断面図である。
【図１１】同、半導体装置の作製工程を順次示す断面図である。
【図１２】本発明の第３の実施の形態による半導体装置の平面図（ａ）及びそのＢ−Ｂ’断面図（ｂ）である。
【図１３】本発明の第４の実施の形態による半導体装置の平面図（ａ）及びそのＣ−Ｃ’断面図（ｂ）である。
【図１４】同、半導体装置の作製工程を順次示す断面図である。
【図１５】同、半導体装置の作製工程を示す断面図である。
【図１６】従来例によるステンシルマスクの平面図（ａ）及びそのＤ−Ｄ’線断面図（ｂ）である。
【図１７】同、露光パターンの平面図（ａ）、露光マスクパターンの平面図（ｂ）及び（ｃ）である。
【図１８】同、露光マスクパターンの一部分の平面図（ａ）、半導体装置の一部分の平面図（ｂ）である。
【図１９】同、半導体装置の作製工程を順次示す断面図である。
【図２０】同、半導体装置の作製工程を順次示す断面図である。
【符号の説明】
【００８５】
１…ステンシルマスク、２、１３…ダミービアホール、３…シリコン基板、
４、１２…正規ビアホール、５、６、３０、３４…酸化膜、７、３１…下層配線、
９、１９、２７…レジスト、２０、２１、２８、２９、４４…不連続部、
１５、３７、４２…正規プラグ部、１６、３８…ダミープラグ部、
１８、３９…上層配線、２２、２３、３２、３３…分断部、４０、４１…絶縁層、
４５、４６、４７…半導体装置、８３…マスク接合不良部
【図１】
2005064173.tif 000003
【図２】
2005064173.tif 000004
【図３】
2005064173.tif 000005
【図４】
2005064173.tif 000006
【図５】
2005064173.tif 000007
【図６】
2005064173.tif 000008
【図７】
2005064173.tif 000009
【図８】
2005064173.tif 000010
【図９】
2005064173.tif 000011
【図１０】
2005064173.tif 000012
【図１１】
2005064173.tif 000013
【図１２】
2005064173.tif 000014
【図１３】
2005064173.tif 000015
【図１４】
2005064173.tif 000016
【図１５】
2005064173.tif 000017
【図１６】
2005064173.tif 000018
【図１７】
2005064173.tif 000019
【図１８】
2005064173.tif 000020
【図１９】
2005064173.tif 000021
【図２０】
2005064173.tif 000022