(57)【要約】【課題】  低い電源電圧によっても十分に性能が得られる平衡型の利得制御増幅器を実現する。【解決手段】  差動接続されると共に相互のエミッタが第一の電流源３に接続された第一及び第二のトランジスタ１、２と、差動接続されると共に相互のエミッタが第二の定電流源６接続された第三及び第四のトランジスタ４、５とを備え、第一及び第四のトランジスタ１、５の各コレクタを共通の第一の負荷抵抗７を介して電源端に接続すると共に、第二及び第三のトランジスタ２、４の各コレクタを共通の第二の負荷抵抗８を介して電源端に接続し、第一及び第三のトランジスタ１、４の各ベースと第二及び第四のトランジスタ２、５の各ベースとの間に高周波信号を入力し、第二の定電流源６の電流を少なくとも第一の定電流源３の電流値以下の範囲で可変にした。【選択図】        図１
2005064766.tif 000002
【特許請求の範囲】
【請求項１】
差動接続されると共に相互のエミッタが第一の電流源に接続された第一及び第二のトランジスタと、差動接続されると共に相互のエミッタが第二の定電流源に接続された第三及び第四のトランジスタとを備え、前記第一及び第四のトランジスタの各コレクタを共通の第一の負荷抵抗を介して電源端に接続すると共に、前記第二及び第三のトランジスタの各コレクタを共通の第二の負荷抵抗を介して前記電源端に接続し、前記第一及び第三のトランジスタの各ベースと前記第二及び第四のトランジスタの各ベースとの間に高周波信号を入力し、前記第二の定電流源の電流を少なくとも前記第一の定電流源の電流値以下の範囲で可変にしたことを特徴とする可変利得増幅器。
【請求項２】
前記第二の定電流源はコレクタが前記第三及び第四のトランジスタの各エミッタに接続され、エミッタが接地された第五のトランジスタと、ベースとコレクタとが相互接続されると共に前記第五のトランジスタのベースに接続され、コレクタが前記電源端にプルアップされた第六のトランジスタと、コレクタが前記第六のトランジスタのエミッタに接続され、エミッタが接地された第七のトランジスタから構成され、前記第七のトランジスタのベースに利得制御電圧を印加したことを特徴とする請求項１に記載の可変利得増幅器。
【請求項３】
少なくとも前記第一乃至第四のトランジスタを集積回路内に構成し、前記第三及び第四のトランジスタのチップサイズを前記第一及び第二のトランジスタのそれよりも小さくしたことを特徴とする請求項１又は２に記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は平衡型の利得制御増幅器に関する。
【背景技術】
【０００２】
ギルバートセルを用いた従来の利得制御増幅器を図６に示す。差動増幅回路２１は第一のトランジスタ２１ａと第二のトランジスタ２１ｂとから構成される。そして、第一のトランジスタ２１ａのエミッタと第二のトランジスタ２１ｂのエミッタとは互いに接続されると共に定電流源２２に接続される。第一のトランジスタ２１ａのコレクタには第一の利得制御回路２３が接続され、第二のトランジスタ２１ｂのコレクタには第二の利得制御回路２４が接続される。
【０００３】
第一の利得制御回路２３は第三のトランジスタ２３ａと第四のトランジスタ２３ｂとを有し、それらのエミッタは共に第一のトランジスタ２１ａのコレクタに接続される。一方のトランジスタ（第三のトランジスタ）２３ａのコレクタは給電抵抗２３ｃを介して電源に接続され、他方のトランジスタ（第四のトランジスタ）２３ｂのコレクタは直接電源に接続される。
また、第二の利得制御回路２４は第五のトランジスタ２４ａと第六のトランジスタ２４ｂとを有し、それらのエミッタは共に第二のトランジスタ２１ｂのコレクタに接続される。一方のトランジスタ（第五のトランジスタ）２４ａのコレクタは給電抵抗２４ｃを介して電源に接続され、他方のトランジスタ（第六のトランジスタ）２４ｂのコレクタは直接電源に接続される。
【０００４】
よって、差動増幅回路２１と各利得制御回路２３、２４とが電源に対して直列に接続される。
【０００５】
第一の利得制御回路２３における第三のトランジスタ２３ａのベースと第二の利得制御回路２４における第五のトランジスタ２４ａのベースとは互いに接続され、第一の利得制御回路２３における第四のトランジスタ２３ｂのベースと第二の利得制御回路２４における第六のトランジスタ２４ｂのベースとは互いに接続される。そして、第三のトランジスタ２３ａのベースと第五のトランジスタ２４ａのベースとの接続点と、第四のトランジスタ２３ｂのベースと第六のトランジスタ２４ｂのベースとの接続点との間に利得制御電圧（ＡＧＣ）が印加され、第一のトランジスタ２１ａのベースと第二のトランジスタ２１ｂのベースとの間（ＩＮ）に信号が平衡入力される。また、第三のトランジスタ２３ａのコレクタと第五のトランジスタ２４ａのコレクタとの間（ＯＵＴ）が平衡出力端となる（例えば、特許文献１参照。）。
【０００６】
【特許文献１】特開２００１−７６６７号公報（図３、図４）
【０００７】
以上の構成において、利得制御電圧を変化すると、各利得制御回路２３、２４における各一方のトランジスタ（第三のトランジスタ２３ａ及び第五のトランジスタ２４ａ）に流れる電流の増減方向と各他方のトランジスタ（第四のトランジスタ２３ｂ及び第六のトランジスタ２４ｂ）に流れる電流の増減方向とが逆となり、第三のトランジスタ２３ａのコレクタと第五のトランジスタ２４ａのコレクタとの間に平衡出力される信号のレベルが変化する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上説明した利得制御増幅器は平衡型の利得制御増幅器として広く用いられるが、差動増幅回路と利得制御回路とが電源に対して直列に接続される。従って、各回路に給電される電圧が半減する。また、最近は電源電圧が低電圧化される傾向にあるため、各回路の性能を十分に引き出すのが困難となっている。
【０００９】
本発明では低い電源電圧によっても十分に性能が得られる平衡型の利得制御増幅器を実現することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、差動接続されると共に相互のエミッタが第一の電流源に接続された第一及び第二のトランジスタと、差動接続されると共に相互のエミッタが第二の定電流源に接続された第三及び第四のトランジスタとを備え、前記第一及び第四のトランジスタの各コレクタを共通の第一の負荷抵抗を介して電源端に接続すると共に、前記第二及び第三のトランジスタの各コレクタを共通の第二の負荷抵抗を介して前記電源端に接続し、前記第一及び第三のトランジスタの各ベースと前記第二及び第四のトランジスタの各ベースとの間に高周波信号を入力し、前記第二の定電流源の電流を少なくとも前記第一の定電流源の電流値以下の範囲で可変にした。
【００１１】
また、前記第二の定電流源はコレクタが前記第三及び第四のトランジスタの各エミッタに接続され、エミッタが接地された第五のトランジスタと、ベースとコレクタとが相互接続されると共に前記第五のトランジスタのベースに接続され、コレクタが前記電源端にプルアップされた第六のトランジスタと、コレクタが前記第六のトランジスタのエミッタに接続され、エミッタが接地された第七のトランジスタから構成され、前記第七のトランジスタのベースに利得制御電圧を印加した。
【００１２】
また、少なくとも前記第一乃至第四のトランジスタを集積回路内に構成し、前記第三及び第四のトランジスタのチップサイズを前記第一及び第二のトランジスタのそれよりも小さくした。
【発明の効果】
【００１３】
本発明は、第一及び第四のトランジスタの各コレクタを共通の第一の負荷抵抗を介して電源端に接続すると共に、第二及び第三のトランジスタの各コレクタを共通の第二の負荷抵抗を介して電源端に接続し、第一及び第三のトランジスタの各ベースと第二及び第四のトランジスタの各ベースとの間に高周波信号を入力し、第二の定電流源の電流を少なくとも第一の定電流源の電流値以下の範囲で可変にしたので、電源端の電圧は負荷抵抗の両端と定電流源の両端に加わる電圧降下を除けば全て第一乃至第四のトランジスタのコレクタ・エミッタ間に印加される。従って、電源端の電圧が低くても十分な性能を引き出せる可変利得増幅器が構成できる。
【００１４】
また、第二の定電流源はコレクタが第三及び第四のトランジスタの各エミッタに接続され、エミッタが接地された第五のトランジスタと、ベースとコレクタとが相互接続されると共に第五のトランジスタのベースに接続され、コレクタが電源端にプルアップされた第六のトランジスタと、コレクタが第六のトランジスタのエミッタに接続され、エミッタが接地された第七のトランジスタから構成され、第七のトランジスタのベースに利得制御電圧を印加したので、利得制御電圧によって第二の定電流源の電流を可変とすることができる。
【００１５】
また、少なくとも第一乃至第四のトランジスタを集積回路内に構成し、第三及び第四のトランジスタのチップサイズを第一及び第二のトランジスタのそれよりも小さくしたので、歪み特性を改善することができる。
【発明を実施するための最良の形態】
【００１６】
図１に従って本発明の可変利得増幅器を説明する。第一のトランジスタ１と第二のトランジスタ２とは、それらのエミッタが第一の定電流源３に接続されることによって互いに差動接続される。また、第三のトランジスタ４と第四のトランジスタ５とも、それらのエミッタが第二の定電流源６に接続されることによって互いに差動接続される。第二の定電流源６はそこに流れる電流が変えられるように構成されている。
【００１７】
そして、第一のトランジスタ１と第四のトランジスタ５との各コレクタが共通の第一の負荷抵抗７を介して電源端Ｖｃｃに接続され、第二のトランジスタ２と第三のトランジスタ４との各コレクタが共通の第二の負荷抵抗８を介して電源端Ｖｃｃに接続される。また、第一のトランジスタ１のベース及び第三のトランジスタ４のベースと、第二のトランジスタ２のベース及び第四のトランジスタ５のベースとの間には高周波信号ＲＦが入力される。
【００１８】
図２は第二の定電流源６の具体構成を示す。第五のトランジスタ９のコレクタは第三及び第四のトランジスタ４、５のエミッタに接続され、エミッタは接地される。第五のトランジスタ９と共にカレントミラー回路を構成する第六のトランジスタ１０はコレクタとベースとが相互接続され、それらは第五のトランジスタ９のベースに接続される。そして、コレクタは抵抗を介して電源端Ｖｃｃに接続される。また、電流を変えるための第七のトランジスタ１１はコレクタが第六のトランジスタ１０のエミッタに接続され、エミッタは接地される。そして、第七のトランジスタ１１のベースには利得制御電圧が印加される。
【００１９】
以上の構成において、第一のトランジスタ１のコレクタに現れる出力信号の位相と第四のトランジスタ５のコレクタに現れる出力信号の位相とは互いに逆相となり、同様に、第二のトランジスタ２のコレクタに現れる出力信号の位相と第三のトランジスタ４のコレクタに現れる出力信号の位相とは互いに逆相となる。従って、第二の定電流源６の電流値を０とすれば、第三及び第四のトランジスタ４、５のこれくたには信号が出力されず、第一及び第二のトランジスタ１、２のみによって最大出力が得られ、第二の定電流源２の電流を増加して第一の定電流源３の電流値と同じ値にしたときには、逆位相の出力信号が相殺されて二つの負荷抵抗７、８には信号が出力されなくなる。よって、利得制御電圧によって第二の定電流源６の電流値が制御されて利得制御が行われる。
【００２０】
そして、上記構成では、電源端の電圧は負荷抵抗７、８の両端と定電流源３、６の両端に加わる電圧降下を除けば全て第一乃至第四のトランジスタ１、２、４、５のコレクタ・エミッタ間に印加されるので電源端の電圧が低くても十分な性能を引き出すことができる。
【００２１】
第一乃至第四のトランジスタ１、２、４、５は集積回路内に構成され、第三及び第四のトランジスタ４、５のチップサイズは第一及び第二のトランジスタ１、２のそれよりも小さく構成される。図３乃至図５は本発明の可変利得制御回路における第二の定電流源６の電流値（ｍＡ）に対する諸特性（利得減衰、ＮＦ、歪み）を示す。これらの図において、Ａは利得減衰、ＢはＮＦ、Ｃは歪みを示すが、歪みはインターセプトポイントで表している。また、図３は第一乃至第四のトランジスタ１、２、４、５を全て同一のチップサイズで構成した場合の諸特性を示し、図４は第三及び第四のトランジスタ４、５のチップサイズを第一及び第二のトランジスタ１、２のチップサイズの１／２にした場合の諸特性を示し、図５は逆に第三及び第四のトランジスタ４、５のチップサイズを第一及び第二のトランジスタ１、２のチップサイズの２倍にした場合の諸特性を示している。通常、２倍のチップサイズにする場合には二個のトランジスタ素子を二個並列に接続する。
【００２２】
これらの諸特性の中でＣで示される歪み特性に注目すると、図３では第二の定電流源６の電流値の広い変化範囲でほぼ−１０ｄＢｍを維持しているが、第三及び第四のトランジスタ４、５のチップサイズを２倍とした図５においては、第二の定電流源６の電流値の広い変化範囲でほぼ−１５ｄＢｍ以下に低下（悪化）する。逆に、第三及び第四のトランジスタ４、５のチップサイズを１／２とした図４においては、−１０ｄＢｍ以上であり、特に、電流値を３．５ｍＡ以上に増加して利得を減衰した範囲では、＋１０ｄＢｍ以上に上昇し、歪みが改善される。このことから、第三及び第四のトランジスタ４、５のチップサイズが第一及び第二のトランジスタ１、２のチップサイズよりも小さいことが望ましい。
【００２３】
なお、第三のトランジスタ４のエミッタと第二の定電流源６との間、及び第四のトランジスタ５のエミッタと第二の定電流源６との間にそれぞれ帰還抵抗（図示せず）を介挿することによって、利得減衰特性のカーブを変えることも可能である。また、第三のトランジスタ４のエミッタと第四のトランジスタ５のエミッタとにそれぞれ独立した定電流源（二個の第二の定電流源）を接続し、第三のトランジスタ４のエミッタと第四のトランジスタ５のエミッタとを帰還抵抗によって接続してもよい。
【図面の簡単な説明】
【００２４】
【図１】本発明の可変利得増幅器の構成を示す回路図である。
【図２】本発明の可変利得増幅器における第二の定電流源の構成を示す回路図である。
【図３】本発明の可変利得増幅器の特性図である。
【図４】本発明の可変利得増幅器の特性図である。
【図５】本発明の可変利得増幅器の特性図である。
【図６】従来の可変利得増幅器の構成を示す回路図である。
【符号の説明】
【００２５】
１：第一のトランジスタ
２：第二のトランジスタ
３：第一の定電流源
４：第三のトランジスタ
５：第四のトランジスタ
６：第二の定電流源
７：第一の負荷抵抗
８：第二の負荷抵抗
９：第五のトランジスタ
１０：第六のトランジスタ
１１：第七のトランジスタ
【図１】
2005064766.tif 000003
【図２】
2005064766.tif 000004
【図３】
2005064766.tif 000005
【図４】
2005064766.tif 000006
【図５】
2005064766.tif 000007
【図６】
2005064766.tif 000008