(57)【要約】【課題】  耐熱性の低い絶縁基板上に形成した場合でもオン電流の比較的大きなものを得ることが可能な薄膜トランジスタを提供する。【解決手段】  絶縁基板上に保護絶縁膜を介して薄膜トランジスタを作製するにあたり、該薄膜トランジスタを構成する２つの不純物拡散層のうちの少なくとも一方に結晶性が互いに異なる少なくとも２つの領域を含ませ、該少なくとも２つの領域のなかで最も高い電気抵抗を有する領域をチャネル領域側の表層部に分布させることによって解決した。【選択図】      図１   
2005183509.tif 000002
【特許請求の範囲】
【請求項１】
互いに同じ導電型を有する２つの不純物拡散層が該２つの不純物拡散層の間にチャネル領域を介して形成されている半導体膜と、少なくとも前記チャネル領域を覆うようにして前記半導体膜の一面上に堆積されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極を覆うと共に前記２つの不純物拡散層も平面視上覆う層間絶縁膜と、前記２つの不純物拡散層の一方に電気的に接続可能な状態で前記層間絶縁膜上に形成された第１電極と、前記２つの不純物拡散層の他方に電気的に接続可能な状態で前記層間絶縁膜上に形成された第２電極とを有し、前記半導体膜が絶縁基板上に直接又は保護絶縁膜を介して形成されている薄膜トランジスタであって、
前記２つの不純物拡散層のうちの少なくとも一方は、結晶性が互いに異なる少なくとも２つの領域を含み、該少なくとも２つの領域のなかで最も高い電気抵抗を有する領域が前記チャネル領域側の表層部に分布することを特徴とする薄膜トランジスタ。
【請求項２】
前記絶縁基板が多成分ガラス又は石英ガラスからなることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体膜がシリコン膜であることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記ゲート絶縁膜、前記層間絶縁膜、又は前記保護絶縁膜が、酸化シリコン、酸化アルミニウム、酸化タンタル、酸化チタン、又は窒化シリコンからなることを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記ゲート絶縁膜が積層構造を有することを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
前記ゲート電極が、前記ゲート絶縁膜上に形成された低抵抗シリコン膜を含む積層構造を有するか、又は単層構造を有することを特徴とする請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
【請求項７】
前記低抵抗シリコン膜がリン含有微結晶シリコン膜であることを特徴とする請求項６に記載の薄膜トランジスタ。
【請求項８】
前記ゲート電極の少なくとも一部が銀、銀合金、アルミニウム、アルミニウム合金、クロム、クロム合金、モリブデン、モリブデン合金、タングステン、タングステン合金、タンタル、タンタル合金、チタン、又はチタン合金からなることを特徴とする請求項６又は７に記載の薄膜トランジスタ。
【請求項９】
前記層間絶縁膜が、前記ゲート電極及び前記ゲート絶縁膜を覆う第１絶縁膜と、該第１絶縁膜を覆う第２絶縁膜とを有することを特徴とする請求項１〜８のいずれか１項に記載の薄膜トランジスタ。
【請求項１０】
前記最も高い電気抵抗を有する領域が非晶質であり、該領域の周囲が微結晶質、多結晶質、又は単結晶質であることを特徴とする請求項１〜９のいずれか１項に記載の薄膜トランジスタ。
【請求項１１】
前記最も高い電気抵抗を有する領域の厚さが１０ｎｍ以上であり、該領域を含んでいる不純物拡散層での前記領域下の厚さが１０ｎｍ以上であり、かつ、前記半導体膜の厚さが２０ｎｍ以上であることを特徴とする請求項１〜１０のいずれか１項に記載の薄膜トランジスタ。
【請求項１２】
前記２つの不純物拡散層に添加されている不純物がリンであり、前記最も高い電気抵抗を有する領域でのリンのピーク濃度が４×１０１９／ｃｍ３ 以上であると共に、該領域よりも下層でのリンのピーク濃度が４×１０１９／ｃｍ３ 未満であることを特徴とする請求項１〜１１のいずれか１項に記載の薄膜トランジスタ。
【請求項１３】
前記２つの不純物拡散層に添加されている不純物がホウ素であり、前記最も高い電気抵抗を有する領域でのホウ素のピーク濃度が８×１０１９／ｃｍ３ 以上であると共に、該領域よりも下層でのホウ素のピーク濃度が８×１０１９／ｃｍ３ 未満であることを特徴とする請求項１〜１１のいずれか１項に記載の薄膜トランジスタ。
【請求項１４】
前記請求項１〜１３のいずれかに記載された薄膜トランジスタの製造方法であって、
片面に直接又は保護絶縁膜を介して半導体膜が形成された絶縁基板を用意する準備工程と、
前記半導体膜上に、製造しようとする薄膜トランジスタ１つにつき１つのゲート電極をゲート絶縁膜を介して形成するゲート電極形成工程と、
前記ゲート電極を形成した後、又は前記ゲート電極を形成する前に前記半導体膜に選択的に不純物をイオン注入して、表層部での前記不純物のピーク濃度が前記半導体膜を非晶質化させるに足る濃度で、該表層部の下での前記不純物のピーク濃度が前記半導体膜を非晶質化させる濃度未満である不純物注入領域を、製造しようとする薄膜トランジスタ１つにつき少なくとも１つ形成するイオン注入工程と、
前記イオン注入された不純物をレーザアニールにより活性化して、製造しようとする薄膜トランジスタ１つにつき２つの不純物拡散層を前記半導体膜に形成する不純物活性化工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項１５】
前記イオン注入工程で、前記半導体膜にリンイオンをイオン注入して、表層部でのリンイオンのピーク濃度が４×１０１９／ｃｍ３ であると共に、該表層部の下での前記リンイオンのピーク濃度が４×１０１９／ｃｍ３ 未満である不純物注入領域を形成することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記イオン注入工程で、リンイオンの出発材料にホスフィン（ＰＨ３） を使用し、イオンビーム中の全ドーパントイオンに占めるダイマーリンイオンの割合を４０％以下にすることを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記イオン注入工程で、前記半導体膜にホウ素イオンをイオン注入して、表層部でのホウ素イオンのピーク濃度が８×１０１９／ｃｍ３ であると共に、該表層部の下での前記ホウ素イオンのピーク濃度が８×１０１９／ｃｍ３ 未満である不純物注入領域を形成することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記イオン注入工程で、ホウ素イオンの出発材料にダイボラン（Ｂ２Ｈ６）を使用し、イオンビーム中の全ドーパントイオンに占めるダイマーホウ素イオンの割合を６０％以上にすることを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
【請求項１９】
更に、前記ゲート絶縁膜と前記２つの不純物拡散層とを平面視上覆うようにして形成された層間絶縁膜上に、前記２つの不純物拡散層の一方に電気的に接続可能な第１電極と、前記２つの不純物拡散層の他方に電気的に接続可能な第２電極とを形成する上部電極形成工程を含むことを特徴とする請求項１４〜１８のいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びその製造方法に係り、特に、絶縁基板上に形成される薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタを作製するためには、２つの不純物拡散層を互いに間隔をあけた状態で半導体中に形成し、これら２つの不純物拡散層それぞれに電極を接続すると共に、２つの不純物拡散層の間の領域（チャネル領域）上にゲート絶縁膜を介してゲート電極を設けることが必要になる。
【０００３】
上記の不純物拡散層は、多くの場合、半導体に所望の不純物（ドナー又はアクセプタ）をイオン注入し、その後、注入した不純物を熱処理（アニール）により活性化させることで形成される。単結晶シリコンのように耐熱性が高い半導体に不純物拡散層を形成する場合には、例えば高温炉を用いた６００℃程度の熱処理により、不純物の活性化を行うことができる。一方、安価なガラス基板のように耐熱性が低い絶縁基板上に設けられた半導体膜に不純物拡散層を形成する場合には、レーザアニール等によって不純物の活性化が行われる。
【０００４】
レーザアニールによる不純物の活性化処理では、不純物をイオン注入した領域を選択的に加熱することができ、かつ、レーザ光の照射時間を極短時間にすることができるため、活性化処理での基板温度が４００℃程度以下に抑えられる。このため、たとえ絶縁基板の耐熱性が比較的低くても、熱収縮や熱変形を抑制しつつ不純物拡散層を形成することができる。
【０００５】
また、レーザアニールによれば、不純物の活性化と同時に半導体の固相成長による再結晶化（以下、単に「再結晶化」という。）を図ることができるので、結晶品質に優れた不純物拡散層を形成することが可能である。このレーザアニールによる半導体の再結晶化は、特に、絶縁基板上に高性能の薄膜トランジスタを形成するうえで有益である。
【０００６】
例えばガラス基板上に薄膜トランジスタを形成する場合、不純物拡散層が形成される半導体膜の膜厚は、通常、数十ｎｍと薄い。その一方で、半導体膜への不純物のイオン注入は、不純物拡散層と電極とを電気的に接続するためのコンタクトホールを形成する際の半導体膜の掘り込み量等も考慮して、不純物濃度が半導体膜の厚さ方向深くまで高濃度となるように行われ、そのピーク濃度は、低電気抵抗の不純物拡散層を形成しようとする場合には１×１０２０／ｃｍ３ 以上となる。膜厚が数十ｎｍと薄い半導体膜に上記のように高濃度で不純物をイオン注入すると、例えば半導体膜が単結晶シリコン膜又は多結晶シリコン膜であるときには半導体原子（シリコン（Ｓｉ）原子）の密度の数百分の一に達することから、イオン注入を受けた領域が膜厚方向全体に亘って非晶質化する。
【０００７】
イオン注入によって非晶質化した領域は高電気抵抗の領域となるが、この後にレーザアニールにより不純物の活性化と半導体の再結晶化とを行うと、イオン注入によって非晶質化した領域を結晶品質に優れた多結晶領域、すなわち、低電気抵抗の不純物拡散層にすることができる。このため、キャリア移動度が単結晶シリコンでのキャリア移動度に迫る薄膜トランジスタを得ることが可能である。
【０００８】
したがって、レーザアニール技術を利用すれば、安価な絶縁基板上に高性能の薄膜トランジスタを形成することが可能である。また、薄膜トランジスタ製造プロセスの高スループット化、低コスト化を図ることができる。
【０００９】
絶縁基板上に形成された半導体膜に不純物をイオン注入し、この不純物をレーザアニールにより活性化して不純物拡散層を形成した薄膜トランジスタとしては、特許文献１〜３に記載された薄膜トランジスタが知られている。
【００１０】
特許文献１に記載された薄膜トランジスタでは、不純物拡散層（ドレイン領域）におけるチャネル領域側が活性化されずに、ここが厚さ方向の全体に亘って非晶質のままとなっている。同様に、特許文献２に記載された薄膜トランジスタでは、不純物拡散層（能動層）におけるチャネル領域側が厚さ方向の全体に亘って非晶質となっている。特許文献３に記載された薄膜トランジスタでは、不純物拡散層（ソース・ドレイン領域）での上層が低結晶層、下層が高結晶層となっている。
【００１１】
なお、上述した利点を有するレーザアニール技術は、例えば特許文献４に記載されているように、シリコン基板に薄膜トランジスタを形成する場合にも利用される。
【特許文献１】特開平６−２６０４９９号公報（特許請求の範囲及び第０００５〜００１１段）
【特許文献２】特開平８−１９５４９５号公報（実施例の欄）
【特許文献３】特開平８−２７４３４１号公報（請求項１及び実施例の欄）
【特許文献４】特開平６−２９５９２３号公報（実施例の欄）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１又は２に記載された薄膜トランジスタのように、不純物拡散層におけるチャネル領域側が厚さ方向の全体に亘って非晶質になっていると、寄生抵抗が大きくなることから、薄膜トランジスタのオン電流が小さくなるという問題が生じる。また、特許文献３に記載された薄膜トランジスタのように、不純物拡散層での上層が低結晶層になっていると、この不純物拡散層に電気的に接続される電極とのコンタクト抵抗が大きくなることから、やはり、薄膜トランジスタのオン電流が小さくなるという問題が生じる。これらの問題は、膜厚が数十ｎｍと薄い半導体膜に高濃度で不純物をイオン注入することが求められる薄膜トランジスタ、すなわち、絶縁基板上に形成される薄膜トランジスタに特有の問題であり、単結晶シリコン基板等の半導体基板に形成される薄膜トランジスタでは通常認められない。
【００１３】
本発明は、上記の問題を解決するためになされたものであって、その第１の目的は、耐熱性の低い絶縁基板上に形成した場合でもオン電流の比較的大きなものを得ることが可能な薄膜トランジスタを提供することにある。
【００１４】
本発明の第２の目的は、オン電流の比較的大きな薄膜トランジスタを耐熱性の低い絶縁基板上に形成することが可能な薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上述した第１の目的を達成する本発明の薄膜トランジスタは、互いに同じ導電型を有する２つの不純物拡散層が該２つの不純物拡散層の間にチャネル領域を介して形成されている半導体膜と、少なくとも前記チャネル領域を覆うようにして前記半導体膜の一面上に堆積されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極を覆うと共に前記２つの不純物拡散層も平面視上覆う層間絶縁膜と、前記２つの不純物拡散層の一方に電気的に接続可能な状態で前記層間絶縁膜上に形成された第１電極と、前記２つの不純物拡散層の他方に電気的に接続可能な状態で前記層間絶縁膜上に形成された第２電極とを有し、前記半導体膜が絶縁基板上に直接又は保護絶縁膜を介して形成されている薄膜トランジスタであって、前記２つの不純物拡散層のうちの少なくとも一方は、結晶性が互いに異なる少なくとも２つの領域を含み、該少なくとも２つの領域のなかで最も高い電気抵抗を有する領域が前記チャネル領域側の表層部に分布することを特徴とする。
【００１６】
絶縁基板上に設けられた半導体膜にイオン注入技術とレーザアニール技術とを利用して不純物拡散層を形成する場合、後述するように、半導体膜にイオン注入する不純物のピーク濃度に分布をもたせることにより、得られる不純物拡散層での結晶性の分布を制御することが可能になる。
【００１７】
そして、半導体膜に形成すべき２つの不純物拡散層のうちの少なくとも一方での結晶性の分布を本発明の薄膜トランジスタでの分布とすると、高電気抵抗の領域をチャネル領域側の表層部にのみ偏在させることができ、かつ、この不純物拡散層のなかで相対的に電気抵抗の低い領域に電極を接続することができるので、寄生抵抗及びコンタクト抵抗が比較的低い薄膜トランジスタを形成することができる。
【００１８】
これらの結果として、本発明の薄膜トランジスタによれば、耐熱性の低い絶縁基板上に形成した場合でも、オン電流の比較的大きなものを得ることが可能になる。
【００１９】
本発明の薄膜トランジスタにおいては、（１）前記絶縁基板が多成分ガラス又は石英ガラスからなること、（２）前記半導体膜がシリコン膜であること、（３）前記ゲート絶縁膜、前記層間絶縁膜、又は前記保護絶縁膜が、酸化シリコン、酸化アルミニウム、酸化タンタル、酸化チタン、又は窒化シリコンからなること、又は、（４）前記ゲート絶縁膜が積層構造を有すること、（５）前記ゲート電極が、前記ゲート絶縁膜上に形成された低抵抗シリコン膜を含む積層構造を有するか、又は単層構造を有すること、が好ましい。
【００２０】
また、本発明の薄膜トランジスタにおいては、（６）前記低抵抗シリコン膜がリン含有微結晶シリコン膜であること、が好ましい。
【００２１】
上記（６）の発明によれば、薄膜トランジスタ１００のスイッチング特性にヒステリシスが生じることを抑制することが容易になる。
【００２２】
本発明の薄膜トランジスタにおいては、（７）前記ゲート電極の少なくとも一部が銀、銀合金、アルミニウム、アルミニウム合金、クロム、クロム合金、モリブデン、モリブデン合金、タングステン、タングステン合金、タンタル、タンタル合金、チタン、又はチタン合金からなること、が好ましい。
【００２３】
上記（７）の発明によれば、ゲート電極の形成後にレーザアニールを行う場合でも、レーザアニールに起因する熱衝撃や熱応力によってゲート電極が断線することやゲート電極４０にクラックが発生すること、あるいは、得られる薄膜トランジスタの特性が低下すること等を抑制し易くなる。
【００２４】
本発明の薄膜トランジスタにおいては、（８）前記層間絶縁膜が、前記ゲート電極及び前記ゲート絶縁膜を覆う第１絶縁膜と、該第１絶縁膜を覆う第２絶縁膜とを有すること、が好ましい。
【００２５】
上記（８）の発明によれば、層間絶縁膜が２層構造を有しているので、第１層間絶縁膜をレーザアニール時に反射膜として利用して、レーザアニールに起因する熱衝撃や熱応力によってゲート電極が断線することやゲート電極４０にクラックが発生すること、あるいは、得られる薄膜トランジスタの特性が低下すること等を抑制し易くなる。
【００２６】
本発明の薄膜トランジスタにおいては、不純物拡散層での結晶性の分布の制御を容易にするという観点から、（９）前記最も高い電気抵抗を有する領域が非晶質であり、該領域の周囲が微結晶質、多結晶質、又は単結晶質であること、が好ましい。
【００２７】
また、本発明の薄膜トランジスタにおいては、オン電流が比較的大きな薄膜トランジスタを絶縁基板上に形成するという観点から、（１０）前記最も高い電気抵抗を有する領域の厚さが１０ｎｍ以上であり、該領域を含んでいる不純物拡散層での前記領域下の厚さが１０ｎｍ以上であり、かつ、前記半導体膜の厚さが２０ｎｍ以上であること、が好ましい。
【００２８】
そして、本発明の薄膜トランジスタにおいては、（１１）前記２つの不純物拡散層それぞれに添加されている不純物がリンであり、前記最も高い電気抵抗を有する領域でのリンのピーク濃度が４×１０１９／ｃｍ３ 以上であると共に、該領域よりも下層でのリンのピーク濃度が４×１０１９／ｃｍ３ 未満であること、又は、（１２）前記２つの不純物拡散層それぞれに添加されている不純物がホウ素であり、前記最も高い電気抵抗を有する領域でのホウ素のピーク濃度が８×１０１９／ｃｍ３ 以上であると共に、該領域よりも下層でのホウ素のピーク濃度が８×１０１９／ｃｍ３ 未満であること、が好ましい。
【００２９】
上記（１１）の発明によれば、例えば半導体膜が多結晶シリコン膜であるときにはリンをイオンドープした段階で表層部（イオン注入を受けた領域での表層部）を非晶質化することができ、かつ、表層部よりも下層は多結晶シリコンのまま残すことができるので、オン電流が比較的大きい薄膜トランジスタを得ることが容易になる。同様に、上記（１２）の発明によれば、例えば半導体膜が多結晶シリコン膜であるときにはホウ素をイオンドープした段階で表層部（イオン注入を受けた領域での表層部）を非晶質化することができ、かつ、表層部よりも下層は多結晶シリコンのまま残すことができるので、オン電流が比較的大きい薄膜トランジスタを得ることが容易になる。
【００３０】
前述した第２の目的を達成する本発明の薄膜トランジスタの製造方法は、上述した本発明の薄膜トランジスタの製造方法であって、片面に直接又は保護絶縁膜を介して半導体膜が形成された絶縁基板を用意する準備工程と、前記半導体膜上に、製造しようとする薄膜トランジスタ１つにつき１つのゲート電極をゲート絶縁膜を介して形成するゲート電極形成工程と、前記ゲート電極を形成した後、又は前記ゲート電極を形成する前に前記半導体膜に選択的に不純物をイオン注入して、表層部での前記不純物のピーク濃度が前記半導体膜を非晶質化させるに足る濃度で、該表層部の下での前記不純物のピーク濃度が前記半導体膜を非晶質化させる濃度未満である不純物注入領域を、製造しようとする薄膜トランジスタ１つにつき少なくとも１つ形成するイオン注入工程と、前記イオン注入された不純物をレーザアニールにより活性化して、製造しようとする薄膜トランジスタ１つにつき２つの不純物拡散層を前記半導体膜に形成する不純物活性化工程と、を含むことを特徴とする。
【００３１】
本発明の薄膜トランジスタの製造方法では、イオン注入工程で上述のように不純物のピーク濃度に分布をもたせるので、不純物をイオン注入した段階で、半導体膜の表層部（イオン注入を受けた領域での表層部）での結晶性とその下での結晶性を異ならせることが可能になる。これに伴って、不純物活性化工程を経て得られる２つの不純物拡散層のうちの少なくとも一方に、結晶性が互いに異なる少なくとも２つの領域を形成し、かつ、前記少なくとも２つの領域のなかで最も高い電気抵抗を有する領域を薄膜トランジスタでの記チャネル領域側の表層部に分布させることが可能になる。
【００３２】
半導体膜に形成すべき２つの不純物拡散層のうちの少なくとも一方での結晶性の分布を上述の分布とすると、高電気抵抗の領域をチャネル領域側の表層部にのみ偏在させることができ、かつ、不純物拡散層のなかで相対的に電気抵抗の低い領域に電極を接続することができるので、寄生抵抗及びコンタクト抵抗が比較的低い薄膜トランジスタを形成することができる。
【００３３】
これらの結果として、本発明の薄膜トランジスタの製造方法によれば、オン電流の比較的大きな薄膜トランジスタを耐熱性の低い絶縁基板上に形成することが可能になる。
【００３４】
本発明の薄膜トランジスタの製造方法においては、（Ａ）前記イオン注入工程で、前記半導体膜にリンイオンをイオン注入して、表層部でのリンイオンのピーク濃度が４×１０１９／ｃｍ３ 以上であると共に、該表層部の下での前記リンイオンのピーク濃度が４×１０１９／ｃｍ３ 未満である不純物注入領域を形成すること、（Ｂ）前記イオン注入工程で、リンイオンの出発材料にホスフィン（ＰＨ３） を使用し、イオンビーム中の全ドーパントイオンに占めるダイマーリンイオンの割合を４０％以下にすること、（Ｃ）前記イオン注入工程で、前記半導体膜にホウ素イオンをイオン注入して、表層部でのホウ素イオンのピーク濃度が８×１０１９／ｃｍ３ 以上であると共に、該表層部の下での前記ホウ素イオンのピーク濃度が８×１０１９／ｃｍ３ 未満である不純物注入領域を形成すること、又は、（Ｄ）前記イオン注入工程で、ホウ素イオンの出発材料にダイボラン（Ｂ２Ｈ６）を使用し、イオンビーム中の全ドーパントイオンに占めるダイマーホウ素イオンの割合を６０％以上にすること、が好ましい。
【００３５】
上記（Ａ）の発明によれば、例えば半導体膜が多結晶シリコン膜であるときにはリンをイオンドープした段階で表層部（イオン注入を受けた領域での表層部）を非晶質化することができ、かつ、表層部よりも下層は多結晶シリコンのまま残すことができるので、オン電流が比較的大きい薄膜トランジスタを得ることが容易になる。上記（Ｂ）の発明によれば、上記（Ａ）の発明での要件を満たし易くなる。
【００３６】
同様に、上記（Ｃ）の発明によれば、例えば半導体膜が多結晶シリコン膜であるときにはホウ素をイオンドープした段階で表層部（イオン注入を受けた領域での表層部）を非晶質化することができ、かつ、表層部よりも下層は多結晶シリコンのまま残すことができるので、オン電流が比較的大きい薄膜トランジスタを得ることが容易になる。上記（Ｄ）の発明によれば、上記（Ｃ）の発明での要件を満たし易くなる。
【００３７】
本発明の薄膜トランジスタの製造方法においては、（Ｅ）更に、前記ゲート絶縁膜及び前記２つの不純物拡散層を平面視上覆うようにして形成された層間絶縁膜上に、前記２つの不純物拡散層の一方に電気的に接続可能な第１電極と、前記２つの不純物拡散層の他方に電気的に接続可能な第２電極とを形成する上部電極形成工程を含むこと、が好ましい。
【００３８】
上記（Ｅ）の発明よれば、１つの製造設備内で一貫して絶縁基板上に薄膜トランジスタを形成することが容易になるので、製造コストを抑え易くなる。
【発明の効果】
【００３９】
本発明の薄膜トランジスタによれば、耐熱性の低い絶縁基板上に形成した場合でもオン電流の比較的大きなものを得ることが可能になるので、薄膜トランジスタを回路素子として利用した種々の電子回路を耐熱性の低い安価な絶縁基板上に形成することが容易になると共に、前記の電子回路の高性能化を図ることも可能になる。したがって、ライトバルブのように透光性基板上に薄膜トランジスタを用いて電子回路を形成することが必要な電子機器は勿論、電子回路の形成に使用する基板に透光性が要求されない電子機器（例えばイメージセンサ）についても、性能の高いものを安価に提供することが容易になる。
【００４０】
また、本発明の薄膜トランジスタの製造法によれば、上述した本発明の薄膜トランジスタを製造することが容易になる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の薄膜トランジスタ及びその製造方法それぞれの形態について、図面を参照しつつ、順次説明する。
【００４２】
＜薄膜トランジスタに係る第１形態＞
図１（ａ）は、本発明の薄膜トランジスタの基本構造の一例を概略的に示す断面図である。図示の薄膜トランジスタ１００は、絶縁基板としてのガラス基板１上に保護絶縁膜５を介して形成されたものであり、ｎ型半導体膜２０、ゲート絶縁膜３０、ゲート電極４０、層間絶縁膜５０、第１電極６０、及び第２電極６５を有している。
【００４３】
ｎ型半導体膜２０は、ｎ型シリコンによって保護絶縁膜５上に形成されたものであり、このｎ型半導体膜２０は、互いに間隔をあけて形成された２つのｎ＋ 型不純物拡散層１３、１５を有している。ゲート絶縁膜３０は、ｎ型半導体膜２０の上面に設けられた第１ゲート絶縁膜２３と、この第１ゲート絶縁膜２３及びｎ型半導体膜２０を覆うようにして形成された第２ゲート絶縁膜２５とを有しており、ゲート電極４０とｎ型半導体膜２０とを電気的に分離している。
【００４４】
なお、「ｎ型」及び「ｎ＋ 型」はいずれも半導体の導電型がｎ型であることを表し、「ｎ＋ 型」は「ｎ型」よりもｎ型不純物の濃度が高いことを意味する。図１（ａ）中に参照符号１３ａ、１５ａで示す各領域については、後に図１（ｂ）を参照して説明する。
【００４５】
ゲート電極４０は、ｎ型半導体膜２０に形成されている２つのｎ＋ 型不純物拡散層１３、１５の間の領域１７（以下、「チャネル領域１７」という。）に平面視上重なる領域を有する第１ゲート電極３３と、第１ゲート電極３３上に形成された第２ゲート電極３５とによって構成されている。
【００４６】
層間絶縁膜５０は、ゲート電極４０及びゲート絶縁膜３０を覆うようにして形成されており、この層間絶縁膜５０は、ゲート電極４０及びゲート絶縁膜３０を覆うようにして形成された第１絶縁膜４３と、第１絶縁膜４３を覆うようにして形成された第２絶縁膜４５とによって構成されている。２つのコンタクトホール５０ａ、５０ｂが、層間絶縁膜５０に設けられている。
【００４７】
第１電極６０は、コンタクトホール５０ａ内及び層間絶縁膜５０上に堆積された導電性材料から形成されたものであり、ｎ＋ 型不純物拡散層１３に電気的に接続可能である。この第１電極６０の一部は、コンタクトホール５０ａを埋めている。また、第２電極６５は、コンタクトホール５０ｂ内及び層間絶縁膜５０上に堆積された導電性材料から形成されたものであり、ｎ＋ 型不純物拡散層１５に電気的に接続可能である。この第２電極６５の一部は、コンタクトホール５０ｂを埋めている。
【００４８】
上述の構成を有する薄膜トランジスタ１００では、ｎ＋ 型不純物拡散層１３、１５の一方がソース領域として使用され、他方がドレイン領域として使用される。ゲート電圧４０に印加する電圧値を制御することにより、一方のｎ＋ 型不純物拡散層１３と他方のｎ＋ 型不純物拡散層１５との間に流れる電流値を制御することができる。
【００４９】
薄膜トランジスタ１００の最大の特徴は、ｎ＋ 型不純物拡散層１３、１５それぞれでの結晶性の分布形態にある。以下、この点について図１（ｂ）を参照して詳述する。
【００５０】
図１（ｂ）は、各ｎ＋ 型不純物拡散層１３、１５でのチャネル領域１７側の範囲を拡大して示す概略図である。図示のように、ｎ＋ 型不純物拡散層１３は、チャネル領域１７側の表層部に分布している非晶質領域１３ａと、この非晶質領域１３ａ以外の領域である多結晶質領域１３ｂとを含んでいる。同様に、ｎ＋ 型不純物拡散層１５は、チャネル領域１７側の表層部に分布している非晶質領域１５ａと、この非晶質領域１５ａ以外の領域である多結晶質領域１５ｂとを含んでいる。非晶質領域１３ａ、１５ａは、相対的に高電気抵抗の領域であり、多結晶質領域１３ｂ、１５ｂは、相対的に低電気抵抗の領域である。
【００５１】
ｎ＋ 型不純物拡散層１３でのチャネル領域１７側には相対的に高電気抵抗の非晶質領域１３ａが存在しているが、その下には相対的に低電気抵抗の多結晶質領域１３ｂが存在している。また、第１電極６０（図１（ａ）参照）は多結晶質領域１３ｂに接続されている。同様に、ｎ＋ 型不純物拡散層１５でのチャネル領域１７側には相対的に高電気抵抗の非晶質領域１５ａが存在しているが、その下には相対的に低電気抵抗の多結晶質領域１５ｂが存在しており、第２電極６５（図１（ａ）参照）は多結晶質領域１５ｂに接続されている。
【００５２】
したがって、薄膜トランジスタ１００では、寄生抵抗及びコンタクト抵抗を比較的低くすることができる。また、ｎ型半導体薄膜２０中のｎ＋ 型不純物拡散層１３、１５は、後述するように、イオン注入技術とレーザアニール技術とを利用して形成することができる。これらの理由から、たとえガラス基板１の耐熱性が低くても、薄膜トランジスタ１００のオン電流を比較的大きくすることができ、かつ、ｎ型半導体膜２０として単結晶シリコン膜を用いた場合に得られる薄膜トランジスタでのキャリア移動度に迫るキャリア移動度を有する高性能の薄膜トランジスタ１００を得ることも可能になる。
【００５３】
非晶質領域１３ａ、１５ａの厚さは、後述する製造方法上での制約から、１０ｎｍ程度以上にすることが好ましい。また、非晶質領域１３ａの下での多結晶質領域１３ｂの厚さ、及び、非晶質領域１５ａの下での多結晶質領域１５ｂの厚さは、オン電流が比較的大きい薄膜トランジスタを得るという観点から、１０ｎｍ程度以上にすることが好ましい。したがって、ｎ型半導体膜２０の厚さは、２０ｎｍ程度以上にすることが好ましい。ｎ型半導体膜２０の膜厚の上限は、レーザレーザアニールによる結晶化率や活性化率の向上、あるいはオフ電流の低減という観点から、１００ｎｍ程度以下とすることが好ましい。なお、ｎ型半導体膜２０での非晶質化している領域と非晶質化していない領域との境界は、プロセスマージンや、第１電極６０又は第２電極６５とｎ＋ 型不純物拡散層１３又は１５とのコンタクト抵抗、あるいはオン・オフ電流等から決定することができる。
【００５４】
ｎ＋ 型不純物拡散層１３、１５での不純物（ドナー）のピーク濃度は、表層部、すなわちｎ型半導体膜２０での上面（ゲート絶縁膜２３側の表面）から非晶質領域１３ａの厚さに相当する深さまでの領域では、イオン注入時にこの表層部が非晶質化する濃度とし、表層部よりも下層では、イオン注入時にここが非晶質化しない濃度とすることが好ましい。
【００５５】
単結晶シリコン膜又は多結晶シリコン膜にリン（Ｐ）イオンをイオン注入する場合、単結晶シリコン膜又は多結晶シリコン膜の非晶質化は、リンイオンの加速エネルギーや、イオン注入方法が非質量分離方式であるか質量分離方式であるかにはそれ程依存せず、イオン注入されるイオン種及びその注入量に強く依存することが本件発明者等の研究によって確かめられた。この場合、単結晶シリコン膜又は多結晶シリコン膜の非晶質化は、リンイオンのイオン注入量が４×１０１９／ｃｍ３ 程度以上のときに起こる。
【００５６】
リンイオンをイオン注入するための出発材料としてホスフィン（ＰＨ３） を用い、かつ、イオンビーム中の全ドーパントイオンに占めるダイマーリンイオンの割合を４０％以下にした場合には、非晶質化が起こるか否かの閾値（リンイオンのイオン注入量）がほぼ４×１０１９／ｃｍ３ となる。なお、本明細書でいう「ダイマーリンイオン」とは、式Ｐ２Ｈｘ（式中のｘは、０以上６以下の数値を表す。）で表される化合物のイオンを意味する。
【００５７】
したがって、ｎ＋ 型不純物拡散層１３、１５での不純物（ドナー）としてリンを用いる場合には、非晶質領域１３ａ、１５ａでのリンのピーク濃度を４×１０１９／ｃｍ３ 以上とし、非晶質領域１３ａ、１５ａよりも下層でのリンのピーク濃度を４×１０１９／ｃｍ３ 未満とすることが好ましい。
【００５８】
上述したｎ型半導体膜２０を有する薄膜トランジスタ１００では、各ｎ＋ 型不純物拡散層１３、１５において非晶質領域１３ａ又は１５ａがチャネル領域１７側の表層部にのみ偏在しているので、寄生抵抗を小さくすることができる。また、第１電極６０がｎ＋ 型不純物拡散層１３での多結晶質領域１３ｂに接続されており、第２電極６５がｎ＋ 型不純物拡散層１５での多結晶質領域１５ｂに接続されているので、コンタクト抵抗を小さくすることができる。これらの結果として、薄膜トランジスタ１００ではオン電流を比較的大きくすることができる。
【００５９】
なお、薄膜トランジスタ１００では、ｎ＋ 型不純物拡散層１３、１５それぞれでの結晶性の分布形態以外の構成、並びに、ガラス基板１及び保護絶縁膜５それぞれの組成を、例えば以下に説明するように適宜選定することができる。
【００６０】
（１）ガラス基板
ガラス基板１の材料としては、多成分ガラス及び単成分ガラスのいずれも用いることができる。ガラス基板１の材料として多成分ガラスを用いた場合には、ガラス基板１にかかるコストを低減させ易くなる。一方、ガラス基板１の材料として高ケイ酸塩ガラスやケイ酸塩ガラス（石英ガラス）を用いた場合には、ガラス基板１にかかるコストが比較的高くなるが、ｎ型半導体膜２０としてｎ型単結晶シリコン膜を用いることが可能になるので、薄膜トランジスタ１００を高性能化し易くなる。
【００６１】
（２）保護絶縁膜
保護絶縁膜５は、ガラス基板１が多成分ガラスからなる場合にこのガラス基板１からｎ型半導体膜２０への不純物の拡散を防止するためのもの、あるいは、ｎ型半導体膜２０を形成するための平坦面を提供するものであり、例えば酸化シリコン、酸化アルミニウム、酸化タンタル、酸化チタン、又は窒化シリコンによって形成することができる。保護絶縁膜５の膜厚は、保護絶縁膜５自体の組成やガラス基板１の組成等に応じて、１００〜１０００ｎｍ程度の範囲内で適宜選定可能である。ガラス基板１が高ケイ酸塩ガラスや石英ガラスからなる場合には、保護絶縁膜５を省略することも可能である。
【００６２】
（３）ｎ型半導体膜
ｎ型半導体膜２０は、ｎ型多結晶シリコンによって形成する他に、ガラス基板１が例えば石英ガラスからなる場合には、ｎ型単結晶シリコンによっても形成可能である。ｎ型半導体膜２０をｎ型多結晶シリコンによって形成する場合には、例えば、初めにｎ型非晶質シリコン膜を形成し、このｎ型非晶質シリコン膜をレーザアニールで再結晶化させてｎ型多結晶シリコン膜にすることもできる。
【００６３】
ｎ型半導体膜２０に代えて、ｎ＋ 型不純物拡散層１３、１５を有するｎ− 型又はｐ型の半導体膜を用いることも可能である。ここで、「ｎ− 型」とは、半導体の導電型がｎ型であり、かつ、ｎ型不純物の濃度が「ｎ型」よりも低いことを意味する。また、「ｐ型」とは、半導体の導電型がｐ型であることを意味する。
【００６４】
（４）ゲート絶縁膜
ゲート絶縁膜３０を構成している第１ゲート絶縁膜２３は、ｎ型半導体膜２０を形成するにあたって所望形状の半導体膜をパターニングすることが必要な場合に、パターニングの際の保護膜として使用されるものであり、パターニング後に除去することも可能である。第２ゲート絶縁膜２５は、少なくともチャネル領域１７を平面視上覆うようにして形成される。
【００６５】
ゲート絶縁膜３０は、単層構造、２層構造、又は３層以上の積層構造とすることができ、各層は、例えば酸化シリコン、酸化アルミニウム、酸化タンタル、酸化チタン、又は窒化シリコンを用いて形成することができる。ゲート絶縁膜３０を２層以上の積層構造とする場合、隣り合う層の組成は互いに同じであってもよいし、互いに異なっていてもよい。
【００６６】
第１ゲート絶縁膜２３の膜厚は、その組成に応じて、５〜１００ｎｍ程度とすることができ、第２ゲート絶縁膜２５の膜厚は、その組成に応じて、１０〜５００ｎｍ程度とすることができる。
【００６７】
（５）ゲート電極
ゲート電極４０は、図１（ａ）に示したように２層構造にする他に、単層構造とすることもできる。２層構造とする場合には、薄膜トランジスタ１００のスイッチング特性にヒステリシスが生じることを抑制するという観点から、第１ゲート電極３３をｎ＋ 型微結晶シリコン（例えばリン含有微結晶シリコン）等の低電気抵抗シリコンによって形成することが好ましい。ゲート電極４０を単層構造とする場合や、２層構造としたときの第２ゲート電極３５の材料としては、種々の導電性材料を使用することが可能であるが、（ｉ）アニールに使用するレーザ光の反射率が比較的高い導電性材料、又は（ii）熱衝撃耐性が高い導電性材料によって、ゲート電極４０全体又は第２ゲート電極３５を形成することが好ましい。
【００６８】
上記（ｉ）の導電性材料の具体例としては、例えば、銀、銀合金、アルミニウム、アルミニウム合金、クロム、及びクロム合金が挙げられる。また、上記（ii）の材料の具体例としては、例えば、モリブデン、モリブデン合金、タングステン、タングステン合金、タンタル、タンタル合金、チタン、及びチタン合金が挙げられる。
【００６９】
上記（ｉ）の導電性材料によって電極を形成すると、レーザアニール時の熱吸収量が少なくなるので、熱衝撃や熱応力によるゲート電極４０の断線やゲート電極４０でのクラックの発生等を抑制することが容易になる。また、上記（ii）の導電性材料によって電極を形成すると、これらの導電性材料は融点が高く、熱衝撃耐性も高いので、レーザアニール時にゲート電極４０に断線やクラックが生じるのを抑制するとが容易になる。得られる薄膜トランジスタ１００の特性がレーザアニールに起因する熱衝撃や熱応力により低下することを抑制し易くなる。
【００７０】
第１ゲート電極３３の膜厚は、その組成に応じて、１０〜５００ｎｍ程度とすることができ、第２ゲート電極３５の膜厚も、その組成に応じて、１０〜５００ｎｍ程度とすることができる。
【００７１】
（６）層間絶縁膜
層間絶縁膜５０は、図１（ａ）に示したように２層構造とする他に、単層構造あるいは３層以上の積層構造にすることも可能である。イオン注入した不純物をレーザアニールにより活性化してｎ型半導体膜２０形成する際にゲート電極４０が熱衝撃によって損傷すること、あるいは、得られる薄膜トランジスタの特性が前記の熱衝撃によって低下することを抑制するという観点からは、前述した第１層間絶縁膜４３を形成した後にレーザアニールを行い、その後に第２層間絶縁膜４５を形成することが好ましい。
【００７２】
このとき、第１層間絶縁膜４３は、レーザ光の反射率を制御するために使用される。第１層間絶縁膜４３の膜厚をゲート電極４０上で厚くし、ｎ型半導体膜２０のうちで不純物がイオン注入された領域上で薄くすることにより、ゲート電極４０上でのレーザ光の反射率を相対的に高くしてレーザ光からゲート電極４０を保護しつつ、イオン注入された不純物を活性化させることができる。
【００７３】
第１層間絶縁膜４３での膜厚分布は、レーザアニールに使用するレーザ光の波長や第１層間絶縁膜４３表面でのレーザ光の反射率等に応じて、適宜選択可能である。また、第２層間絶縁膜４５の膜厚は、第１層間絶縁膜４３の絶縁破壊電圧、第１電極６０に印加される電圧の大きさ、第２電極６５に印加される電圧の大きさ等に応じて、適宜選択可能である。層間絶縁膜５０を単層構造とする場合の膜厚も、この層間絶縁膜の材料として用いる物質の絶縁破壊電圧、第１電極６０に印加される電圧の大きさ、第２電極６５に印加される電圧の大きさ等に応じて、適宜選択可能である。
【００７４】
層間絶縁膜５０を単層構造及び積層構造のいずれにする場合でも、その材料としては、例えば酸化シリコン、酸化アルミニウム、酸化タンタル、酸化チタン、又は窒化シリコンを用いることができる。層間絶縁膜５０を２層以上の積層構造とする場合、隣り合う層の組成は互いに同じであってもよいし、互いに異なっていてもよい。
【００７５】
（７）第１電極及び第２電極
第１電極６０及び第２電極６５は、ソース電極又はドレイン電極として使用されるものであり、例えばアルミニウム、低電気抵抗シリコン、ポリサイド（低電気抵抗シリコンとシリサイドとの積層物）等によって形成することができる。コンタクトホール５０ａ、５０ｂが深い場合には、必要に応じて、これらのコンタクトホール５０ａ、５０ｂを例えばタングステン・プラグで埋め、コンタクトホール５０ａを埋めているタングステン・プラグの上面に接するようにして第１電極６０を、また、コンタクトホール５０ｂを埋めているタングステン・プラグの上面に接するようにして第２電極６５を形成してもよい。第１電極６０及び第２電極６５の膜厚（層間絶縁膜５０の上面での膜厚）は、個々の電極の材質や、この電極に印加される電圧の大きさ等に応じて適宜選定される。
【００７６】
薄膜トランジスタ１００におけるｎ型半導体膜２０以外の構成、並びに、ガラス基板１及び保護絶縁膜５の組成については、上述した以外にも種々の変形、改良、組み合わせ等が可能である。
【００７７】
＜薄膜トランジスタの製造方法に係る第１形態＞
図２（ａ）〜図２（ｄ）は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の一例を説明するための断面図であり、図３（ａ）〜図３（ｄ）は、それぞれ、図２（ｄ）に示した工程に引き続いて行われる工程の一例を説明するための断面図である。以下の説明は、上述した第１形態の薄膜トランジスタ１００を製造する場合を例にとり、図１（ａ）で用いた参照符号を適宜引用しつつ行う。
【００７８】
なお、図２（ａ）〜図２（ｄ）又は図３（ａ）〜図３（ｄ）に示した部材のうちで図１（ａ）に既に示した部材については、図１（ａ）で用いた参照符号と同じ参照符号を付してその説明を省略する。
【００７９】
薄膜トランジスタ１００は、例えば、準備工程、ゲート電極形成工程、イオン注入工程、不純物活性化工程、及び上部電極形成工程を順次行うことにより、製造することができる。以下、これらの工程について順次説明する。
【００８０】
（１）準備工程
図２（ａ）に示すように、準備工程では、まず、片面に保護絶縁膜５を介してｎ型多結晶シリコン膜２０Ａが形成されたガラス基板１を用意する。保護絶縁膜５は、ガラス基板１の耐熱性等に応じて、例えばプラズマＣＶＤ、熱ＣＶＤ等の化学的気相蒸着法（ＣＶＤ法）により形成することができる。また、ｎ型多結晶シリコン膜２０Ａは、ガラス基板１の耐熱性が高い場合には、例えば熱ＣＶＤ法により保護絶縁膜５上に直接形成することができる。ガラス基板１の耐熱性が低い場合には、例えばプラズマＣＶＤ法によって保護絶縁膜５上にｎ型非晶質シリコン膜を一旦形成し、このｎ型非晶質シリコン膜をレーザアニールで再結晶化することにより、形成することができる。
【００８１】
必要に応じて、薄膜トランジスタ１００でのチャネル領域１７（図１（ａ）又は図１（ｂ）参照）に相当する領域に、ホウ素（Ｂ）等のアクセプタをイオン注入（チャネルドープ）する。チャネルドープは、図２（ａ）に示すように、ｎ型多結晶シリコン膜２０Ａ上に保護膜７を形成した後に行うことが好ましい。保護膜７は、ｎ型多結晶シリコン膜２０Ａの自然酸化によって形成することもできるし、例えばＣＶＤ法によりシリコン酸化物を堆積させることで形成することもできる。なお、ｎ型非晶質シリコン膜をレーザアニールで再結晶化してｎ型多結晶シリコン膜２０Ａとする場合、チャネルドープはレーザアニールに先立って行い、このとき使用した保護膜７は、レーザアニールに先立って等方性エッチングや異方性エッチングにより除去する。
【００８２】
準備工程では、この後、ｎ型多結晶シリコン膜２０Ａ上に第１ゲート絶縁膜２３（図１（ａ）参照）の元となる絶縁膜を例えばＣＶＤ法により形成し、この絶縁膜とｎ型多結晶シリコン膜２０Ａとを一緒にパターニングして、図２（ｂ）に示すように、ｎ型多結晶シリコン膜２０Ａをアイランド化する。以下、アイランド化されたｎ型多結晶シリコン膜２０Ａを「ｎ型多結晶シリコン膜２０Ｂ」という。ｎ型多結晶シリコン膜２０Ｂ上に残っている絶縁膜が、第１ゲート絶縁膜２３になる。
【００８３】
（２）ゲート電極形成工程
ゲート電極形成工程では、図２（ｃ）に示すように、第１ゲート電極２３及びｎ型多結晶シリコン膜２０Ｂを覆うようにして第２ゲート絶縁膜２５を形成し、その上にゲート電極４０を形成する。第２ゲート絶縁膜２５を形成することにより、第１ゲート絶縁膜２３と第２ゲート絶縁膜２５とによって構成されるゲート絶縁膜３０が得られる。
【００８４】
第２ゲート絶縁膜２５は、例えばＣＶＤ法により所望の電気絶縁性物質をｎ型多結晶シリコン膜２０Ｂ上（第１ゲート絶縁膜２３上）及びその周囲に堆積させることにより、形成することができる。
【００８５】
ゲート電極４０は、例えば、第１ゲート電極３３の元となる大形の第１導電膜をＣＶＤ法等によって形成し、次いで、第２ゲート電極３５の元となる大形の第２導電膜をＣＶＤ法等によって第１導電膜上に形成し、この後、第２導電膜上に所定形状のエッチングマスクを形成してから、第２導電膜と第１導電膜とを異方性エッチングや等方性エッチングでパターニングすることにより、形成することができる。
【００８６】
なお、ゲート電極形成工程は、後述するイオン注入工程の前に必ず行わなければならないというものではなく、イオン注入工程後に行うことも可能である。イオン注入工程の前にゲート電極形成工程を行う場合、前述した準備工程を行うことによって得られるガラス基板１、又は、ゲート電極４０まで形成されたガラス基板１は、自ら作製してもよいし、他で作製されたものを購入してもよい。同様に、イオン注入工程の後にゲート電極形成工程を行う場合、前述した準備工程を行うことによって得られるガラス基板１は、自ら作製してもよいし、他で作製されたものを購入してもよい。
【００８７】
（３）イオン注入工程
イオン注入工程では、薄膜トランジスタ１００におけるｎ＋ 不純物拡散層１３、１５（図１（ａ）参照）の元となるｎ＋ 型不純物注入領域を、ｎ型多結晶シリコン膜２０Ｂに形成する。このイオン注入工程をゲート電極形成工程後に行う場合には、図２（ｄ）に示すように、ゲート電極４０をマスクとして用いて、ｎ型多結晶シリコン膜２０Ｂに不純物（ドナー）をイオン注入する。図２（ｄ）では、不純物の例としてリン（Ｐ）イオンを図示している。図中の矢印は、不純物の注入方向を示している。
【００８８】
このとき、ｎ型多結晶シリコン膜２０Ｂのうちでイオン注入を受けた領域での不純物のピーク濃度は、表層部、すなわち図１（ａ）に示したｎ型半導体膜２０での上面（ゲート絶縁膜２３側の表面）から非晶質領域１３ａの厚さに相当する深さまでの領域では、イオン注入時にここが非晶質化する濃度とし、表層部よりも下層では、イオン注入時にここが非晶質化しない濃度とすることが好ましい。図２（ｄ）では、イオン注入により形成されたｎ＋ 型不純物注入領域を参照符号１２、１４で示している。また、これらのｎ＋ 不純物注入領域１２、１４が形成された後のｎ型多結晶シリコン膜２０Ｂを、以下、「ｎ型シリコン膜２０Ｃ」といい、図２（ｄ）においても参照符号２０Ｃで示す。
【００８９】
不純物としてリン（Ｐ）イオンをイオン注入する場合には、前述のように、リンイオンのイオン注入量が４×１０１９／ｃｍ３ 程度以上のときに、ｎ型多結晶シリコン膜２０Ｂが非晶質化する。リンイオンのピーク濃度を上述のように制御するうえからは、リンイオンの出発材料にホスフィン（ＰＨ３） を使用し、イオンビーム中の全ドーパントイオンに占めるダイマーリンイオンの割合を４０％以下にすることが好ましい。全ドーパントイオンに占めるダイマーリンイオンの割合は、例えば、放電電力やガス圧力（流量）を調整することによって制御することができる。
【００９０】
ゲート電極形成工程前にイオン注入工程を行う場合には、ゲート電極４０の形成領域に相当する領域上に例えばフォトレジストを用いてマスクを形成してから、上述の条件の下にイオン注入を行う。イオン注入後に、ゲート電極４０を形成する。
【００９１】
（４）不純物活性化工程
不純物活性化工程では、ｎ＋ 不純物注入領域１２、１４中の不純物（ドナー）をレーザアニールにより活性化すると共に、各ｎ＋ 不純物注入領域１２、１４を再結晶化させて、２つのｎ＋ 不純物拡散層１３、１５を形成する。
【００９２】
図３（ａ）に示すように、この不純物活性化工程を行うにあたっては、まず、ゲート電極４０及びゲート絶縁膜３０を覆うようにして、図１（ａ）に示した第１層間絶縁膜４３の元となる第１絶縁膜４３Ａを例えばＣＶＤ法により形成する。次いで、第１絶縁膜４３Ａ上からレーザ光を照射して、レーザアニールを行う。このレーザアニールにより不純物注入領域１２、１４内の不純物を活性化させると共に、不純物注入領域１２、１４を再結晶化させる。
【００９３】
図３（ｂ）に示すように、ゲート電極４０の側面での第１絶縁膜４３Ａの膜厚（ガラス基板１の厚さ方向の膜厚）が他の場所での膜厚に比べて厚くなっていることから、この下でのレーザ光の照射エネルギーは少なく、ここでのｎ型シリコン膜２０Ｃの再結晶化は実質的に起こらない。その結果として、図１（ａ）に示した非晶質領域１３ａを有するｎ＋ 型不純物拡散層１３、及び、非晶質領域１５ａを有するｎ＋ 型不純物拡散層１５がｎ型シリコン膜２０Ｃに形成される。ｎ型シリコン膜２０Ｃで２つのｎ＋ 型不純物注入領域１２、１４の間に位置していた領域は、レーザ光がゲート電極４０によって遮られるので再結晶化することなくｎ型多結晶シリコンのまま残り、ここでがチャネル領域１７となる。
【００９４】
すなわち、ｎ型シリコン膜２０Ｃが前述した薄膜トランジスタ１００でのｎ型半導体膜２０となる。なお、図３（ｂ）には、レーザアニールにより得られるｎ型半導体膜２０を描いてある。また、同図においては、レーザアニールに使用されるレーザ光を白抜きの矢印で示すと共に、この矢印の幾つかに参照符号ＬＢを付してある。
【００９５】
レーザ光ＬＢの光源としては、例えばエキシマレーザ発振器を用いることができる。レーザ光ＬＢの照射エネルギーは、不純物の活性化と不純物注入領域１２、１４の再結晶化を図ることができるように、不純物濃度やｎ型シリコン膜２０Ｃの吸収係数等に応じて適宜選定可能である。
【００９６】
（５）上部電極形成工程
上部電極形成工程では、図１（ａ）に示した層間絶縁膜５０を形成し終えた後に、この層間絶縁膜５０上に上部電極、すなわち、第１電極６０及び第２電極６５を形成する。
【００９７】
図３（ｃ）に示すように、層間絶縁膜５０を形成するにあたっては、まず、第１絶縁膜４３Ａ上に、この第１絶縁膜４３Ａを覆うようにして例えばＣＶＤ法により第２絶縁膜４５Ａを形成する。第１絶縁膜４３Ａの形成に先立って水素終端処理を行って、ｎ型半導体膜２０中の欠陥密度、及びｎ型半導体膜２０と他の膜との界面での欠陥密度を低減させることが好ましい。
【００９８】
次いで、第２絶縁膜４５Ａ上の所定箇所に例えば所定形状のレジストパターンを設け、このレジストパターンをエッチングマスクとして用いて第２絶縁膜４５Ａ及び第１絶縁膜４３Ａをエッチングして、図１（ａ）に示した２つのコンタクトホール５０ａ、５０ｂを形成する。これにより、層間絶縁膜５０（図１（ａ）参照）が得られる。
【００９９】
次に、逆スパッタにより層間絶縁膜５０の表面（各コンタックホール５０ａ、５０ｂの内壁面を含む。）及び各ｎ＋ 型不純物拡散層１３、１５の露出面を清浄化してから、コンタクトホール５０ａ、５０ｂを埋めるようにして第１電極６０及び第２電極６５それぞれの材料となる導電膜を例えば物理的気相蒸着法（ＰＶＤ法）又はＣＶＤ法により形成する。
【０１００】
この後、上記の導電膜上の所定箇所に例えば所定形状のレジストパターンを設け、このレジストパターンをエッチングマスクとして用いたエッチングにより上記の導電膜をパターニングする。これにより、図３（ｄ）に示すように第１電極６０及び第２電極６５が得られ、図１（ａ）に示した薄膜トランジスタ１００が得られる。
【０１０１】
各コンタクトホール５０ａ、５０ｂをプラグで埋める場合には、例えば、これらのコンタクトホール５０ａ、５０ｂをブランケットタングステンで埋め、異方性エッチングによってブランケットタングステンを平坦化して、前記のプラグを形成する。この後、コンタクトホール５０ａを埋めているプラグと接続されるようにして層間絶縁膜５０上に第１電極６０を形成し、コンタクトホール５０ｂを埋めているプラグと接続されるようにして層間絶縁膜５０上に第２電極６５を形成する。
【０１０２】
上述した上部電極形成工程は、自ら行ってもよいし、他人又は他社が行ってもよい。１つの製造設備内で準備工程から上部電極形成工程まで行えば、薄膜トランジスタ１００の製造コストを抑え易くなる。
【０１０３】
なお、第１電極６０（図１（ａ）参照）とｎ＋ 型不純物拡散層１３とのコンタクト抵抗、及び、第２電極６５（図１（ａ）参照）とｎ＋ 型不純物拡散層１５とのコンタクト抵抗を小さくするうえからは、各ｎ＋ 型不純物拡散層１３でのコンタクト界面近傍でのイオン注入時の不純物濃度を、非晶質化が起こる濃度程度とすることが望まれる。その一方で、コンタクトホール５０ａ、５０ｂをドライエッチングにより形成する際には、ｎ＋ 型不純物拡散層１３側、又はｎ＋ 型不純物拡散層１５側に５〜１０ｎｍ程度のオーバーエッチングが不可避的に生じる。層間絶縁膜５０とｎ型半導体膜２０とのエッチング選択比が大きいウェットエッチングによりコンタクトホール５０ａ、５０ｂを形成した場合にはオーバーエッチングが殆ど生じないが、上記のコンタクト界面からの深さが５ｎｍ辺りまでは、プロセス中、例えば第１電極６０及び第２電極６５を形成するための導電膜を形成する前に行う逆スパッタ等で消失することがある。
【０１０４】
このため、前述したイオン注入工程で形成するｎ＋ 不純物注入領域１２、１４の表層部の厚さ、ひいては、ｎ型半導体膜２０での非晶質領域１３ａ、１５ａの厚さは、第１形態の薄膜トランジスタ１００についての説明の中で述べたように、１０ｎｍ程度以上にすることが好ましい。
【０１０５】
＜薄膜トランジスタに係る第２形態＞
図４は、本発明の薄膜トランジスタの基本構造の他の例を概略的に示す断面図である。図示の薄膜トランジスタ２００は、図１（ａ）に示したｎ型半導体膜２０に代えてｎ型半導体膜１２０を有しているという点で、前述した第１形態の薄膜トランジスタ１００と異なる。他の構成は第１形態の薄膜トランジスタ１００の構成と同様であるので、図４に示した構成部材のうちで図１（ａ）に示した構成部材と共通するものについては、図１（ａ）で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１０６】
薄膜トランジスタ２００を構成しているｎ型半導体膜１２０は２つのｎ＋ 型不純物拡散層１１３、１１５を有しており、ｎ＋ 型不純物拡散層１１３におけるチャネル領域１１７側の表層部には非晶質領域１１３ａが、また、ｎ＋ 型不純物拡散層１１５におけるチャネル領域１１７側の表層部には非晶質領域１１５ａが形成されている。非晶質領域１１３ａは、平面視上、ゲート電極４０の下方にまで及んでおり、非晶質領域１１５ａも、平面視上、ゲート電極４０の下方にまで及んでいる。ｎ＋ 型不純物拡散層１１３における非晶質領域１１３ａ以外の領域、及び、ｎ＋ 型不純物拡散層１１５における非晶質領域１１５ａ以外の領域は、多結晶質である。
【０１０７】
このような構成を有する薄膜トランジスタ２００は、第１形態の薄膜トランジスタ１００と同様の技術的効果を奏する他に、オン電流を高くし易いという技術的効果も奏する。
【０１０８】
＜薄膜トランジスタの製造方法に係る第２形態＞
図５（ａ）〜図５（ｄ）は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の他の例を説明するための断面図であり、図６（ａ）〜図６（ｂ）は、それぞれ、図５（ｄ）に示した工程に引き続いて行われる工程の一例を説明するための断面図である。以下の説明は、上述した第２形態の薄膜トランジスタ２００を製造する場合を例にとり、図１（ａ）、図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）、又は図４で用いた参照符号を適宜引用しつつ行う。
【０１０９】
なお、図５（ａ）〜図５（ｄ）又は図６（ａ）〜図６（ｂ）に示した部材のうちで図１（ａ）、図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）、又は図４に既に示した部材については、これらの図で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１１０】
（準備工程）
薄膜トランジスタ２００を製造するにあたっては、まず、前述した第１形態の薄膜トランジスタ１００を製造する場合と同様にして準備工程を行って、アイランド化されたｎ型多結晶シリコン膜が片面に形成されているガラス基板を用意する。図２（ｂ）に既に示したように、このガラス基板１では、片面に保護絶縁膜５を介して前記のｎ型多結晶シリコン膜２０Ｂが形成され、その上に第１ゲート絶縁膜２３が形成されている。
【０１１１】
（イオン注入工程）
図５（ａ）に示すように、第１ゲート絶縁膜２３の上面のうちで薄膜トランジスタ２００でのチャネル領域１１７（図４参照）の上方に相当する箇所を覆うようにしてレジストパターン１１０を形成し、このレジストパターン１１０をマスクとして用いて不純物（ドナー）のイオン注入を行う。図５（ａ）では、不純物の例としてリン（Ｐ）イオンを図示している。図中の矢印は、不純物の注入方向を示している。
【０１１２】
これにより、ｎ型多結晶シリコン膜２０Ｂ中にｎ＋ 型不純物注入領域１２、１４が形成される。このときのイオン注入は、第１形態の製造方法でのイオン注入と同じ条件の下に行う。ｎ＋ 型不純物注入領域１２、１４それぞれでの上層部は、いずれも非晶質領域となる。ｎ＋ 型不純物注入領域１２、１４が形成された後のｎ型多結晶シリコン膜２０Ｂを、以下、「ｎ型シリコン膜２０Ｃ」といい、図５（ａ）においても参照符号２０Ｃで示す。
【０１１３】
（ゲート電極形成工程）
まず、イオン注入工程で使用したレジストパターン１１０を剥離し、第１ゲート絶縁膜２３及びｎ型シリコン膜２０Ｃを覆うようにして第２ゲート絶縁膜２５を形成する。第２ゲート絶縁膜２５を形成することにより、第１ゲート絶縁膜２３と第２ゲート絶縁膜２５とによって構成されるゲート絶縁膜３０が得られる。
【０１１４】
次いで、図５（ｂ）に示すように、薄膜トランジスタ２００でのチャネル領域１１７（図４参照）の上方に相当する箇所を平面視上覆うようにしてゲート電極４０を形成する。ゲート電極４０は、第１ゲート電極３３と、その上に形成された第２ゲート電極３５とを有しており、このゲート電極４０の形成は、第１形態の製造方法でのゲート電極の形成と同様にして行うことができる。本形態では、ゲート電極４０と各ｎ＋ 型不純物注入領域１２、１４とが、平面視上、部分的に重なる。
【０１１５】
（不純物活性化工程）
第１形態の製造方法での不純物活性化工程と同様に、まず、図５（ｃ）に示すように、ゲート電極４０及びゲート絶縁膜３０を覆うようにして第１絶縁膜４３Ａを形成する。この第１絶縁膜４３Ａは、図４に示した第１層間絶縁膜４３の元となる膜であり、例えばＣＶＤ法により形成される。
【０１１６】
次いで、図５（ｄ）に示すように、第１絶縁膜４３Ａ上からレーザ光を照射して、レーザアニールを行う。このレーザアニールにより不純物注入領域１２、１４内の不純物を活性化させると共に、ｎ＋ 不純物注入領域１２、１４を再結晶化させる。
【０１１７】
同図に示すように、ゲート電極４０の側面での第１絶縁膜４３Ａの膜厚（ガラス基板１の厚さ方向の膜厚）が他の場所での膜厚に比べて厚くなっていることから、また、ゲート電極４０によってレーザ光が遮られることから、これらの下でのレーザ光の照射エネルギーは少なく、これらの箇所でのｎ型シリコン膜２０Ｃの再結晶化は実質的に起こらない。その結果として、図４に示した非晶質領域１１３ａを有するｎ＋ 型不純物拡散層１１３、及び、非晶質領域１１５ａを有するｎ＋ 型不純物拡散層１１５がｎ型シリコン膜２０Ｃに形成される。ｎ型シリコン膜２０Ｃで２つのｎ＋ 型不純物注入領域１２、１４の間に位置していた領域は、レーザ光がゲート電極４０によって遮られるので再結晶化することなくｎ型多結晶シリコンのまま残り、ここでがチャネル領域１１７となる。
【０１１８】
すなわち、ｎ型シリコン膜２０Ｃが前述した薄膜トランジスタ２００でのｎ型半導体膜１２０となる。なお、図５（ｄ）には、レーザアニールにより得られるｎ型半導体膜１２０を描いてある。また、同図においては、レーザアニールで使用されるレーザ光を白抜きの矢印で示すと共に、この矢印の幾つかに参照符号ＬＢを付してある。
【０１１９】
（上部電極形成工程）
上部電極（第１電極６０及び第２電極６５）を形成するにあたっては、第１形態の製造方法での上部電極形成工程と同様に、必要に応じての水素終端処理を行った後、図６（ａ）に示すように、第１絶縁膜４３Ａを覆うようにして第２絶縁膜４５Ａを形成する。次いで、第１形態の製造方法での上部電極形成工程と同様に、第１絶縁膜４３Ａと第２絶縁膜４５Ａとの積層物に２つのコンタクトホール５０ａ、５０ｂの形成してこの積層物を層間絶縁膜５０にしてから、必要に応じての逆スパッタ、及び、コンタクトホール５０ａ、５０ｂを埋めるようにしての導電膜の形成を順次行う。
【０１２０】
この後、上記の導電膜上の所定箇所に例えば所定形状のレジストパターンを設け、このレジストパターンをエッチングマスクとして用いたエッチングにより上記の導電膜をパターニングする。これにより、図６（ｂ）に示すように第１電極６０及び第２電極６５が得られ、図４に示した薄膜トランジスタ２００が得られる。
【０１２１】
各コンタクトホール５０ａ、５０ｂをプラグで埋める場合には、第１形態の製造方法についての説明の中で述べたように、例えば各コンタクトホール５０ａ、５０ｂをブランケットタングステンで埋めた後に異方性エッチングによってブランケットタングステンを平坦化して、前記のプラグを形成する。この後、コンタクトホール５０ａを埋めているプラグと接続されるようにして層間絶縁膜５０上に第１電極６０を形成し、コンタクトホール５０ｂを埋めているプラグと接続されるようにして層間絶縁膜５０上に第２電極６５を形成する。
【０１２２】
＜薄膜トランジスタに係る第３形態＞
図７は、本発明の薄膜トランジスタの基本構造の更に他の例を概略的に示す断面図である。図示の薄膜トランジスタ３００は、図１（ａ）に示したｎ型半導体膜２０に代えてｎ型半導体膜２２０を有しているという点で、前述した第１形態の薄膜トランジスタ１００と異なる。他の構成は第１形態の薄膜トランジスタ１００の構成と同様であるので、図７に示した構成部材のうちで図１（ａ）に示した構成部材と共通するものについては、図１（ａ）で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１２３】
薄膜トランジスタ３００を構成しているｎ型半導体膜２２０は２つのｎ＋ 型不純物拡散層２１３、２１５を有しており、ｎ＋ 型不純物拡散層２１３におけるチャネル領域２１７側の表層部にのみ非晶質領域２１３ａが形成されている。ｎ＋ 型不純物拡散層２１３における非晶質領域２１３ａ以外の領域は、多結晶質である。非晶質領域２１３ａは、ゲート電極４０の下方にまで及んでいる。
【０１２４】
ｎ＋ 型不純物拡散層２１５は全体が多結晶質であり、非晶質領域は形成されていない。このｎ＋ 型不純物拡散層２１５におけるチャネル領域３１７側には、このｎ＋ 型不純物拡散層２１５に隣接して、ｎ− 型多結晶シリコンからなるＬＤＤ（lightly doped drain） 領域２１５ｄが形成されている。このＬＤＤ領域２１５ｄとｎ＋ 型不純物拡散層２１３との間の領域がチャネル領域２１７であり、チャネル領域２１７はｎ型多結晶シリコンからなる。
【０１２５】
図８は、実際に作製した薄膜トランジスタから切り出した切片での非晶質領域２１３ａ及びその近傍のトンネル電子顕微鏡像を示す図面代用写真である。図示のように、非晶質領域２１３ａでは結晶格子像が見えておらず、非晶質領域２１３ａよりも下層では結晶格子像が見えている。このことから、非晶質領域２１３ａは非晶質化しており、非晶質領域２１３ａよりも下層は多結晶質であることが確認できる。なお、図８には、図７に示した各部材の位置を判り易くするために、図７で用いた参照符号を書き込んである。
【０１２６】
このような構成を有する薄膜トランジスタ３００は、第１形態の薄膜トランジスタ１００と同様の技術的効果を奏する他に、オフリーク電流を低くし易い（ドレイン耐圧を高くし易い）という技術的効果も奏する。
【０１２７】
＜薄膜トランジスタの製造方法に係る第３形態＞
図９（ａ）〜図９（ｄ）は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の更に他の例を説明するための断面図であり、図１０（ａ）〜図１０（ｃ）は、それぞれ、図９（ｄ）に示した工程に引き続いて行われる工程の一例を説明するための断面図である。以下の説明は、上述した第３形態の薄膜トランジスタ３００を製造する場合を例にとり、図１（ａ）、図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）、又は図７で用いた参照符号を適宜引用しつつ行う。
【０１２８】
なお、図９（ａ）〜図９（ｄ）又は図１０（ａ）〜図１０（ｃ）に示した部材のうちで図１（ａ）、図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）、又は図７に既に示した部材については、これらの図で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１２９】
（準備工程）
薄膜トランジスタ３００を製造するにあたっては、まず、前述した第１形態の薄膜トランジスタ１００を製造する場合と同様にして準備工程を行って、アイランド化されたｎ型多結晶シリコン膜が片面に形成されているガラス基板を用意する。図２（ｂ）に既に示したように、このガラス基板１では、片面に保護絶縁膜５を介して前記のｎ型多結晶シリコン膜２０Ｂが形成され、その上に第１ゲート絶縁膜２３が形成されている。
【０１３０】
（イオン注入工程）
図９（ａ）に示すように、第１ゲート絶縁膜２３の上面のうちで薄膜トランジスタ３００でのチャネル領域２１７（図７参照）及びＬＤＤ領域２１５ｄそれぞれの上方に相当する箇所を覆うようにしてレジストパターン２１０を形成し、このレジストパターン２１０をマスクとして用いて不純物（ドナー）のイオン注入を行う。図９（ａ）では、不純物の例としてリン（Ｐ）イオンを図示している。図中の矢印は、不純物の注入方向を示している。
【０１３１】
これにより、ｎ型多結晶シリコン膜２０Ｂ中にｎ＋ 型不純物注入領域１２、１４が形成される。このときのイオン注入は、第１形態の製造方法でのイオン注入と同じ条件の下に行う。ｎ＋ 型不純物注入領域１２、１４それぞれでの表層部は、いずれも非晶質の領域となる。ｎ＋ 型不純物注入領域１２、１４が形成された後のｎ型多結晶シリコン膜２０Ｂを、以下、「ｎ型シリコン膜２０Ｃ」といい、図９（ａ）においても参照符号２０Ｃで示す。
【０１３２】
（ゲート電極形成工程）
まず、イオン注入工程で使用したレジストパターン２１０を剥離し、第１ゲート電極２３及びｎ型シリコン膜２０Ｃを覆うようにして第２ゲート絶縁膜２５を形成する。第２ゲート絶縁膜２５を形成することにより、第１ゲート絶縁膜２３と第２ゲート絶縁膜２５とによって構成されるゲート絶縁膜３０が得られる。
【０１３３】
次いで、図９（ｂ）に示すように、薄膜トランジスタ３００でのチャネル領域２１７（図７参照）の上方に相当する箇所を平面視上覆うようにしてゲート電極４０を形成する。ゲート電極４０は、第１ゲート電極３３と、その上に形成された第２ゲート電極３５とを有しており、このゲート電極４０の形成は、第１形態の製造方法でのゲート電極の形成と同様にして行うことができる。本形態では、ゲート電極４０とｎ＋ 型不純物注入領域１２とが、平面視上、部分的に重なる。
【０１３４】
（再イオン注入工程）
ＬＤＤ領域２１５ｄを形成するために、図９（ｃ）に示すように、ゲート電極４０をマスクとして用いて不純物（ドナー）のイオン注入を再度行って、ＬＤＤ領域２１５ｄの元となるｎ− 型不純物注入領域１６を形成する。このときの不純物のイオン注入量は、ｎ＋ 型不純物注入領域１２、１４を形成した際の不純物のイオン注入量の１／１０〜１／１００程度とする。したがって、ｎ− 型不純物注入領域１６は非晶質化せず、多結晶質のままである。
【０１３５】
ｎ− 型不純物注入領域１６が形成された後のｎ型シリコン膜２０Ｃを、以下、「ｎ型シリコン膜２０Ｄ」といい、図９（ｃ）においても参照符号２０Ｄで示す。なお、図９（ｃ）では、不純物の例としてリン（Ｐ）イオンを図示している。図中の矢印は、不純物の注入方向を示している。
【０１３６】
（不純物活性化工程）
第１形態の製造方法での不純物活性化工程と同様に、まず、図９（ｄ）に示すように、ゲート電極４０及びゲート絶縁膜３０を覆うようにして第１絶縁膜４３Ａを形成する。この第１絶縁膜４３Ａは、図７に示した第１層間絶縁膜４３の元となる膜であり、例えばＣＶＤ法により形成される。
【０１３７】
次いで、図１０（ａ）に示すように、第１絶縁膜４３Ａ上からレーザ光を照射して、レーザアニールを行う。このレーザアニールにより各不純物注入領域１２、１４、１６内の不純物を活性化させると共に、各不純物注入領域１２、１４、１６を再結晶化させる。
【０１３８】
同図に示すように、ゲート電極４０の側面での第１絶縁膜４３Ａの膜厚（ガラス基板１の厚さ方向の膜厚）が他の場所での膜厚に比べて厚くなっていることから、また、ゲート電極４０によりレーザ光が遮られることから、これらの下でのレーザ光の照射エネルギーは少なく、これらの箇所でのｎ型シリコン膜２０Ｄの再結晶化は実質的に起こらない。その結果として、図７に示した非晶質領域２１３ａを有するｎ＋ 型不純物拡散層２１３、ｎ＋ 型不純物拡散層２１５、及びＬＤＤ領域２１５ｄがｎ型シリコン膜２０Ｄに形成される。ｎ型シリコン膜２０Ｄでｎ＋ 型不純物拡散層２１３とＬＤＤ領域２１５ｄとの間に位置していた領域は、レーザ光がゲート電極４０によって遮られるので再結晶化することなくｎ型多結晶シリコンのまま残り、ここでがチャネル領域２１７となる。
【０１３９】
すなわち、ｎ型シリコン膜２０Ｄが前述した薄膜トランジスタ３００でのｎ型半導体膜２２０となる。なお、図１０（ａ）には、レーザアニールにより得られるｎ型半導体膜２２０を描いてある。また、同図においては、レーザアニールで使用されるレーザ光を白抜きの矢印で示すと共に、この矢印の幾つかに参照符号ＬＢを付してある。
【０１４０】
（上部電極形成工程）
上部電極（第１電極６０及び第２電極６５）を形成するにあたっては、第１形態の製造方法での上部電極形成工程と同様に、必要に応じての水素終端処理を行った後、図１０（ｂ）に示すように、第１絶縁膜４３Ａを覆うようにして第２絶縁膜４５Ａを形成する。次いで、第１形態の製造方法での上部電極形成工程と同様に、第１絶縁膜４３Ａと第２絶縁膜４５Ａとの積層物に２つのコンタクトホール５０ａ、５０ｂの形成してこの積層物を層間絶縁膜５０にしてから、必要に応じての逆スパッタ、及び、コンタクトホール５０ａ、５０ｂを埋めるようにしての導電膜の形成を順次行う。
【０１４１】
この後、上記の導電膜上の所定箇所に例えば所定形状のレジストパターンを設け、このレジストパターンをエッチングマスクとして用いたエッチングにより上記の導電膜をパターニングする。これにより、図１０（ｃ）に示すように第１電極６０及び第２電極６５が得られ、図７に示した薄膜トランジスタ３００が得られる。
【０１４２】
各コンタクトホール５０ａ、５０ｂをプラグで埋める場合には、第１形態の製造方法についての説明の中で述べたように、例えば各コンタクトホール５０ａ、５０ｂをブランケットタングステンで埋めた後に異方性エッチングによってブランケットタングステンを平坦化して、前記のプラグを形成する。この後、コンタクトホール５０ａを埋めているプラグと接続されるようにして層間絶縁膜５０上に第１電極６０を形成し、コンタクトホール５０ｂを埋めているプラグと接続されるようにして層間絶縁膜５０上に第２電極６５を形成する。
【０１４３】
＜薄膜トランジスタに係る第４形態＞
図１１は、本発明の薄膜トランジスタの基本構造の更に他の例を概略的に示す断面図である。図示の薄膜トランジスタ４００は、図１（ａ）に示したｎ型半導体膜２０に代えてｎ型半導体膜３２０を有しているという点、及び、層間絶縁膜５０が単層構造であるという点で、前述した第１形態の薄膜トランジスタ１００と異なる。他の構成は第１形態の薄膜トランジスタ１００の構成と同様であるので、図１１に示した構成部材のうちで図１（ａ）に示した構成部材と共通するものについては、図１（ａ）で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１４４】
薄膜トランジスタ４００を構成しているｎ型半導体膜３２０は２つのｎ＋ 型不純物拡散層３１３、３１５を有しており、ｎ＋ 型不純物拡散層３１３におけるチャネル領域３１７側の表層部には非晶質領域３１３ａが、また、ｎ＋ 型不純物拡散層３１５におけるチャネル領域３１７側の表層部には非晶質領域３１５ａが形成されている。ｎ＋ 型不純物拡散層３１３における非晶質領域３１３ａ以外の領域、及び、ｎ＋ 型不純物拡散層３１５における非晶質領域３１５ａ以外の領域は、多結晶質である。
【０１４５】
ｎ＋ 型不純物拡散層３１３におけるチャネル領域３１７側には、このｎ＋ 型不純物拡散層３１３に隣接して、ｎ− 型多結晶シリコンからなるＬＤＤ領域３１３ｄが形成されている。同様に、ｎ＋ 型不純物拡散層３１５におけるチャネル領域３１７側には、このｎ＋ 型不純物拡散層３１５に隣接して、ｎ− 型多結晶シリコンからなるＬＤＤ領域３１５ｄが形成されている。チャネル領域３１７は、図１（ａ）に示したｎ型半導体膜２０でのチャネル領域１７と同様に、ｎ型多結晶シリコンからなる。
【０１４６】
このような構成を有する薄膜トランジスタ４００は、第１形態の薄膜トランジスタ１００と同様の技術的効果を奏する他に、チャネル領域３１７を介して互いに対向する２つのＬＤＤ領域３１３ｄ、３１５ｄを有しているので、より高い動作信頼性を得易いという技術的効果も奏する。
【０１４７】
＜薄膜トランジスタの製造方法に係る第４形態＞
図１２（ａ）〜図１２（ｄ）は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の更に他の例を説明するための断面図であり、図１３（ａ）〜図１３（ｂ）は、それぞれ、図１２（ｄ）に示した工程に引き続いて行われる工程の一例を説明するための断面図である。以下の説明は、上述した第４形態の薄膜トランジスタ４００を製造する場合を例にとり、図１（ａ）、図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）、又は図１１で用いた参照符号を適宜引用しつつ行う。
【０１４８】
なお、図１２（ａ）〜図１２（ｄ）又は図１３（ａ）〜図１３（ｂ）に示した部材のうちで図１（ａ）、図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）、又は図１１に既に示した部材については、これらの図で用いた参照符号と同じ参照符号を付してその説明を省略する。
【０１４９】
（準備工程）
薄膜トランジスタ４００を製造するにあたっては、まず、前述した第１形態の薄膜トランジスタ１００を製造する場合と同様にして準備工程を行って、アイランド化されたｎ型多結晶シリコン膜が片面に形成されているガラス基板を用意する。図２（ｂ）に既に示したように、このガラス基板１では、片面に保護絶縁膜５を介して前記のｎ型多結晶シリコン膜２０Ｂが形成され、その上に第１ゲート絶縁膜２３が形成されている。
【０１５０】
（イオン注入工程）
図１２（ａ）に示すように、第１ゲート絶縁膜２３の上面のうちで薄膜トランジスタ４００でのチャネル領域３１７（図１１参照）及び各ＬＤＤ領域３１３ｄ、３１５ｄ（図１１参照）それぞれの上方に相当する箇所を覆うようにしてレジストパターン３１０を形成し、このレジストパターン３１０をマスクとして用いて不純物（ドナー）のイオン注入を行う。図１２（ａ）では、不純物の例としてリン（Ｐ）イオンを図示している。図中の矢印は、不純物の注入方向を示している。
【０１５１】
これにより、ｎ型多結晶シリコン膜２０Ｂ中にｎ＋ 型不純物注入領域１２、１４が形成される。このときのイオン注入は、第１形態の製造方法でのイオン注入と同じ条件の下に行う。ｎ＋ 型不純物注入領域１２、１４それぞれでの上層部は、いずれも非晶質領域となる。ｎ＋ 型不純物注入領域１２、１４が形成された後のｎ型多結晶シリコン膜２０Ｂを、以下、「ｎ型シリコン膜２０Ｃ」といい、図１２（ａ）においても参照符号２０Ｃで示す。
【０１５２】
（ゲート電極形成工程）
まず、イオン注入工程で使用したレジストパターン３１０を剥離し、第１ゲート電極２３及びｎ型シリコン膜２０Ｃを覆うようにして第２ゲート絶縁膜２５を形成する。第２ゲート絶縁膜２５を形成することにより、第１ゲート絶縁膜２３と第２ゲート絶縁膜２５とによって構成されるゲート絶縁膜３０が得られる。
【０１５３】
次いで、図１２（ｂ）に示すように、薄膜トランジスタ４００でのチャネル領域３１７（図１１参照）の上方に相当する箇所を平面視上覆うようにしてゲート電極４０を形成する。ゲート電極４０は、第１ゲート電極３３と、その上に形成された第２ゲート電極３５とを有しており、このゲート電極４０の形成は、第１形態の製造方法でのゲート電極の形成と同様にして行うことができる。
【０１５４】
（再イオン注入工程）
各ＬＤＤ領域３１３ｄ、３１５ｄを形成するために、図１２（ｃ）に示すように、ゲート電極４０をマスクとして用いて不純物（ドナー）のイオン注入を再度行って、ＬＤＤ領域３１３ｄの元となるｎ− 型不純物注入領域１６ａと、ＬＤＤ領域３１５ｄの元となるｎ− 型不純物注入領域１６ｂとを形成する。このときの不純物のイオン注入量は、ｎ＋ 型不純物注入領域１２、１４を形成した際の不純物のイオン注入量の１／１０〜１／１００程度とする。したがって、各ｎ− 型不純物注入領域１６ａ、１６ｂは非晶質化せず、多結晶質のままである。
【０１５５】
各ｎ− 型不純物注入領域１６ａ、１６ｂが形成された後のｎ型シリコン膜２０Ｃを、以下、「ｎ型シリコン膜２０Ｄ」といい、図１２（ｃ）においても参照符号２０Ｄで示す。なお、図１２（ｃ）では、不純物の例としてリン（Ｐ）イオンを図示している。図中の矢印は、不純物の注入方向を示している。
【０１５６】
（不純物活性化工程）
第１形態の製造方法での不純物活性化工程と同様に、まず、図１２（ｄ）に示すように、ゲート電極４０及びゲート絶縁膜３０を覆うようにして絶縁膜５０Ａを形成する。この絶縁膜５０Ａは、図１２に示した層間絶縁膜５０の元となる膜であり、例えばＣＶＤ法により形成される。
【０１５７】
次いで、図１３（ａ）に示すように、絶縁膜５０Ａ上からレーザ光を照射して、レーザアニールを行う。このレーザアニールにより各不純物注入領域１２、１４、１６ａ、１６ｂ内の不純物を活性化させると共に、ｎ＋ 型不純物注入領域１２とｎ＋ 不純物注入領域１４とを再結晶化させる。
【０１５８】
同図に示すように、ゲート電極４０の側面での絶縁膜５０Ａの膜厚（ガラス基板１の厚さ方向の膜厚）が他の場所での膜厚に比べて厚くなっていることから、この下でのレーザ光の照射エネルギーは少なく、ここでのｎ型シリコン膜２０Ｄの再結晶化は実質的に起こらない。その結果として、図１１に示した非晶質領域３１３ａを有するｎ＋ 型不純物拡散層３１３、及び、非晶質領域３１５ａを有するｎ＋ 型不純物拡散層３１５がｎ型シリコン膜２０Ｄに形成される。また、各不純物拡散層１６ａ、１６ｂは、再結晶化が実質的に起こらないまま不純物が活性化されて、多結晶質のＬＤＤ領域３１３ｄ、３１５ｄとなる。ｎ型シリコン膜２０Ｄで２つのｎ− 型不純物注入領域１６ａ、１６ｂの間に位置していた領域は、レーザ光がゲート電極４０によって遮られるのでｎ型多結晶シリコンのまま残り、ここでがチャネル領域３１７となる。
【０１５９】
すなわち、ｎ型シリコン膜２０Ｄが前述した薄膜トランジスタ４００でのｎ型半導体膜３２０となる。なお、図１３（ａ）には、レーザアニールにより得られるｎ型半導体膜３２０を描いてある。また、同図においては、レーザアニールで使用されるレーザ光を白抜きの矢印で示すと共に、この矢印の幾つかに参照符号ＬＢを付してある。
【０１６０】
（上部電極形成工程）
上部電極（第１電極６０及び第２電極６５）を形成するにあたっては、第１形態の製造方法での上部電極形成工程と同様に、必要に応じて水素終端処理を行ってから、絶縁膜５０Ａに２つのコンタクトホール５０ａ、５０ｂを形成してこの絶縁膜５０Ａを層間絶縁膜５０にし、次いで、必要に応じての逆スパッタ、及び、コンタクトホール５０ａ、５０ｂを埋めるようにしての導電膜の形成を行う。
【０１６１】
この後、導電膜上の所定箇所に例えば所定形状のレジストパターンを設け、このレジストパターンをエッチングマスクとして用いたエッチングにより上記の導電膜をパターニングする。これにより、図１３（ｂ）に示すように第１電極６０及び第２電極６５が得られ、図１１に示した薄膜トランジスタ４００が得られる。
【０１６２】
各コンタクトホール５０ａ、５０ｂをプラグで埋める場合には、第１形態の製造方法についての説明の中で述べたように、例えば各コンタクトホール５０ａ、５０ｂをブランケットタングステンで埋めた後に異方性エッチングによってブランケットタングステンを平坦化して、前記のプラグを形成する。この後、コンタクトホール５０ａを埋めているプラグと接続されるようにして層間絶縁膜５０上に第１電極６０を形成し、コンタクトホール５０ｂを埋めているプラグと接続されるようにして層間絶縁膜５０上に第２電極６５を形成する。
【０１６３】
（変形例）
上述した各実施形態は、いずれも、絶縁基板としてガラス基板を用い、その上に薄膜トランジスタを形成したものであるが、ガラス基板以外の絶縁基板、例えばサファイア基板を用いることも可能である。
【０１６４】
また、薄膜トランジスタを構成する不純物拡散層はｎ＋ 型不純物拡散層に限定されるものではなく、（１）チャネル領域の導電型と同じ導電型を有し、かつ、不純物濃度がチャネル領域での不純物濃度よりも低い不純物拡散層、又は、（２）チャネル領域の導電型とは逆の導電型を有する不純物拡散層、とすることもできる。
【０１６５】
例えばｐ＋ 型不純物拡散を有する薄膜トランジスタを得ようとする場合には、ホウ素等のアクセプタを半導体膜にイオン注入した後にレーザアニールを行って、不純物（アクセプタ）の活性化、及び、半導体膜の再結晶化を行う。この場合も、不純物をイオン注入するにあたっては、イオン注入された領域での表層部では非晶質化が起こり、表層部よりも下層では非晶質化が起こらないように、そのピーク濃度を調整する。
【０１６６】
多結晶シリコン膜に不純物としてアクセプタをイオン注入するための出発材料としてダイボラン（Ｂ２Ｈ６）を用い、かつ、イオンビーム中の全ドーパントイオンに占めるダイマーホウ素イオンの割合を６０％以上にした場合には、非晶質化が起こるか否かの閾値（ホウ素イオンのイオン注入量）がほぼ８×１０１９／ｃｍ３ となる。なお、本明細書でいう「ダイマーホウ素イオン」とは、式Ｂ２Ｈｘ（式中のｘは、０以上６以下の数値を表す。）で表される化合物のイオンを意味する。
【０１６７】
したがって、不純物拡散層での不純物（アクセプタ）としてホウ素を用いる場合には、表層部でのホウ素のピーク濃度が８×１０１９／ｃｍ３ 以上となり、表層部よりも下層でのホウ素のピーク濃度が８×１０１９／ｃｍ３ 未満となるようにイオン注入を行うことが好ましい。
【０１６８】
本発明の薄膜トランジスタは、単独の回路素子としてのトランジスタであってもよいし、ＣＭＯＳ（complementary metal oxide semiconductor） を構成する１つのトランジスタであってもよい。さらには、本発明の薄膜トランジスタを２つ用いてＣＭＯＳを構成することも可能である。上述した以外にも種々の変形、改良、組み合わせ等が可能であることは当業者に自明であろう。
【実施例】
【０１６９】
（実施例）
前述した第３形態の製造方法（図９（ａ）〜図９（ｄ）及び図１０（ａ）〜図１０（ｃ）参照）に基づいて、図７に示した薄膜トランジスタ３００と同様の構成を有する薄膜トランジスタを製造した。この薄膜トランジスタにおけるｎ型半導体膜２２０（図７参照）の膜厚は６０ｎｍであり、非晶質領域２１３ａ（図７参照）の厚さは２０ｎｍである。また、非晶質領域２１３ａにおける不純物（リン）のピーク濃度は４×１０１９／ｃｍ３ 以上であり、非晶質領域２１３ａよりも下層での不純物（リン）のピーク濃度は４×１０１９／ｃｍ３ 未満である。
【０１７０】
（比較例）
図７に示した非晶質領域２１３ａに代えて、ｎ型半導体膜２２０の厚さ方向の全長に亘る非晶質領域を形成した以外は実施例と同様にして、薄膜トランジスタを作製した。この薄膜トランジスタにおいて図７に示した不純物拡散層２１３に相当する領域での不純物（リン）濃度、及び前記の非晶質領域での不純物（リン）濃度は、それぞれ、厚さ方向の全長に亘って４×１０１９／ｃｍ３ 以上である。
【０１７１】
（特性評価）
実施例の薄膜トランジスタ及び比較例の薄膜トランジスタについて、ゲート電極に印加する電圧値を種々変えて、そのときのドレイン電流の値を測定した。結果を図１４に示す。この図１４から明らかなように、実施例の薄膜トランジスタでは、比較例の薄膜トランジスタに比べて大きなオン電流が流れる。
【図面の簡単な説明】
【０１７２】
【図１】図１（ａ）は、本発明の薄膜トランジスタの基本構造の一例を概略的に示す断面図であり、図１（ｂ）は、図１（ａ）に示した各ｎ＋ 型不純物拡散層でのチャネル領域側の範囲を拡大して示す概略図である。
【図２】図２（ａ）〜図２（ｄ）は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の一例を説明するための断面図である。
【図３】図３（ａ）〜図３（ｄ）は、それぞれ、図２（ｄ）に示した工程に引き続いて行われる工程の一例を説明するための断面図である。
【図４】本発明の薄膜トランジスタの基本構造の他の例を概略的に示す断面図である。
【図５】図５（ａ）〜図５（ｄ）は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の他の例を説明するための断面図である。
【図６】図６（ａ）〜図６（ｂ）は、それぞれ、図５（ｄ）に示した工程に引き続いて行われる工程の一例を説明するための断面図である。
【図７】本発明の薄膜トランジスタの基本構造の更に他の例を概略的に示す断面図である。
【図８】図７に示す構造の薄膜トランジスタを実際に作製し、この薄膜トランジスタにおいて図７に示した非晶質領域に相当する領域及びその近傍をトンネル電子顕微鏡で観察したときの像を示す図面代用写真である。
【図９】図９（ａ）〜図９（ｄ）は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の更に他の例を説明するための断面図である。
【図１０】図１０（ａ）〜図１０（ｃ）は、それぞれ、図９（ｄ）に示した工程に引き続いて行われる工程の一例を説明するための断面図である。
【図１１】図１１は、本発明の薄膜トランジスタの基本構造の更に他の例を概略的に示す断面図である。
【図１２】図１２（ａ）〜図１２（ｄ）は、それぞれ、本発明の製造方法に基づいて薄膜トランジスタを製造する際の工程の更に他の例を説明するための断面図である。
【図１３】図１３（ａ）〜図１３（ｂ）は、それぞれ、図１２（ｄ）に示した工程に引き続いて行われる工程の一例を説明するための断面図である。
【図１４】実施例で薄膜トランジスタ及び比較例で製造した薄膜トランジスタそれぞれについてのドレイン電流−ゲート電圧特性を示すグラフである。
【符号の説明】
【０１７３】
１  ガラス基板（絶縁基板）
５  保護絶縁膜
１３、１１３、２１３、３１３  不純物拡散層
１３ａ、１１３ａ、２１３ａ、３１３ａ  非晶質領域
１５、１１５、２１５、３１５  不純物拡散層
１５ａ、１１５ａ、３１５ａ  非晶質領域
１７、１１７、２１７、３１７  チャネル領域
２０、１２０、２２０、３２０  ｎ型半導体膜
２３  第１ゲート絶縁膜
２５  第２ゲート絶縁膜
３０  ゲート絶縁膜
３３  第１ゲート電極
３５  第２ゲート電極
４０  ゲート電極
４３  第１層間絶縁膜
４５  第２層間絶縁膜
５０  層間絶縁膜
６０  第１電極
６５  第２電極
１００、２００、３００、４００  薄膜トランジスタ
【図１】
2005183509.tif 000003
【図２】
2005183509.tif 000004
【図３】
2005183509.tif 000005
【図４】
2005183509.tif 000006
【図５】
2005183509.tif 000007
【図６】
2005183509.tif 000008
【図７】
2005183509.tif 000009
【図８】
2005183509.tif 000010
【図９】
2005183509.tif 000011
【図１０】
2005183509.tif 000012
【図１１】
2005183509.tif 000013
【図１２】
2005183509.tif 000014
【図１３】
2005183509.tif 000015
【図１４】
2005183509.tif 000016