(57)【要約】【課題】タスクスイッチングが発生してもシステムの破綻を招くことなく、シリアル通信バッファへのデータ転送を支障なく遂行し、外乱による影響を受けないで、より高精度に同期合わせを行えるようにする。【解決手段】受信用メモリ１１と、データをデコードするプロセッサ１２と、デコードデータを格納する転送用メモリ１４ａ，１４ｂと、ＤＭＡデータ転送されたデータを格納するシリアル通信バッファ１６と、データ転送を制御し、データ転送数を制御可能に構成されたＤＭＡコントローラ１７と、シリアルデータをＤ／Ａ変換するＤ／Ａコンバータ１８と、現フレームでのデータ転送数と他局から受信したデータ転送数との比較を通じて同期誤差を検出し、同期誤差が所定のしきい値を超えるときは次フレームについてＤＭＡコントローラ１７におけるデータ転送数を補正する補正制御部２０とを備える。【選択図】  図１
2005025547.tif 000002
【特許請求の範囲】
【請求項１】
他局からフレーム単位で受信しデコードしたデータを転送用メモリに格納し、前記転送用メモリに格納したデータをシリアル通信バッファにデータ転送してＤ／Ａ変換を行う通信端末装置において、現フレームでの前記転送用メモリから前記シリアル通信バッファへのデータ転送数と前記他局から受信したデータ転送数との比較を通じて同期誤差を検出し、前記同期誤差が所定のしきい値を超えるときは次フレームについて前記データ転送数を補正することを特徴とする通信端末装置におけるフレーム同期合わせ装置。
【請求項２】
他局からフレーム単位で受信したデータを一時的に格納する受信用メモリと、前記受信用メモリから読み出したデータをデコードするプロセッサと、前記デコードされたデータを格納する転送用メモリと、前記転送用メモリからＤＭＡによってデータ転送されるデータを格納するシリアル通信バッファと、前記ＤＭＡによるデータ転送を制御するＤＭＡコントローラと、前記シリアル通信バッファから読み出したシリアルデータをＤ／Ａ変換するＤ／Ａコンバータとを備えた通信端末装置において、
前記ＤＭＡコントローラは前記転送用メモリから前記シリアル通信バッファへのデータ転送数を制御可能に構成されているとともに、
さらに、現フレームでの前記転送用メモリから前記シリアル通信バッファへのデータ転送数と前記他局から受信したデータ転送数との比較を通じて同期誤差を検出し、前記同期誤差が所定のしきい値を超えるときは次フレームについて前記ＤＭＡコントローラにおける前記データ転送数を補正する補正制御部を備えたことを特徴とする通信端末装置におけるフレーム同期合わせ装置。
【請求項３】
前記データ転送数の補正は、次フレームにおけるデータ転送数を前記他局からの受信データ転送数に近づけるに、常に固定値の補正値を加減することを特徴とする請求項１または請求項２に記載の通信端末装置におけるフレーム同期合わせ装置。
【請求項４】
前記データ転送数の補正は、次フレームにおけるデータ転送数を前記他局からの受信データ転送数に近づけるに、前記同期誤差に相当する補正値を加減することを特徴とする請求項１または請求項２に記載の通信端末装置におけるフレーム同期合わせ装置。
【請求項５】
前記データ転送数の補正は、フィードバック制御によって順次的に前記同期誤差を補正することを特徴とする請求項１から請求項４までのいずれかに記載の通信端末装置におけるフレーム同期合わせ装置。
【請求項６】
前記同期誤差の検出について、前回の補正を加味したデータ転送数と前記他局からのデータ転送数との比較を通じて同期誤差の検出を行うことを特徴とする請求項１から請求項５までのいずれかに記載の通信端末装置におけるフレーム同期合わせ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、音声通話機能を備えた携帯端末等のモバイル機器の分野において、他局からフレーム単位で受信しデコードしたデータを転送用メモリに格納し、転送用メモリからシリアル通信バッファにデータ転送してＤ／Ａ変換を行う通信端末装置にかかわり、より詳しくは、自局と他局が異なるクロック周波数で動作するときのフレーム同期合わせの技術に関する。
【０００２】
【従来の技術】
音声通話機能を備えた携帯端末等のモバイル機器においては、近年、コンピュータのダウンサイジング化の波及として、ＯＳ等のマルチタスク、マルチスレッドがモバイル機器にも組み込まれるようになってきた。
【０００３】
ところで、従来の機器ではシングルプロセッサ上での動作を想定していることから、マルチタスク環境ではタスクスイッチングによって応答性が悪くなり、送信側と受信側との間で同期誤差を補正する必要性が生じる。
【０００４】
図８は従来の技術における通信端末装置の構成を示すブロック図である。図８において、１００ａは自局、２００は他局（外部デバイス）である。前提として、自局１００ａと他局２００とは互いに源クロックを異にする非同期のデバイスとなっている。自局１００ａは、他局２００から受信した符号化データを一時的に蓄積する受信用メモリ１１と、受信用メモリ１１から読み出した符号化データをデコードするプロセッサ１２と、デコーダデータを蓄積する転送用メモリ１４と、転送用メモリ１４の出力側に接続されたＤＭＡ転送バス１５と、ＤＭＡ転送バス１５を介して転送用メモリ１４からＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）転送で送られてくるデータを格納するシリアル通信バッファ１６と、転送用メモリ１４からＤＭＡ転送バス１５を介してシリアル通信バッファ１６にＤＭＡでデータ転送を行うＤＭＡコントローラ１７と、シリアル通信バッファ１６から出力されるシリアルデータを順次アナログ信号に変換するＤ／Ａコンバータ１８と、スピーカ１９と、他局２００との同期誤差を補正するためにＤＭＡコントローラ１７に対してデータ転送制御信号を送出する補正制御部２０ａとを備えている。補正制御部２０ａは、シリアル通信バッファ１６を監視し、プロセッサ１２およびＤＭＡコントローラ１７を制御する。
【０００５】
この場合、補正制御部２０ａは、シリアル通信バッファ１６を監視し、ＤＭＡコントローラ１７による転送用メモリ１４からシリアル通信バッファ１６へのデータ転送が完了したか否かを判定し、データ転送完了後に、シリアル通信バッファ１６に格納されたデータをＤ／Ａコンバータ１８へシリアルに転送するが、このＤ／Ａコンバータ１８へのデータ転送時間内に、次のデータ転送数をＤＭＡコントローラ１７に再設定する。
【０００６】
【特許文献１】
特開平６−３５０５０５号公報
【０００７】
【発明が解決しようとする課題】
上記構成の従来技術には、シリアル通信バッファ１６に格納したデータをＤ／Ａコンバータ１８へ転送する時間内に、補正制御部２０ａはＤＭＡコントローラ１７に対して次のデータ転送数を再設定しなければならない。加えて、シリアル通信バッファ１６に対するデータ転送の完了を待つために、補正制御部２０ａはシリアル通信バッファ１６を監視していなければならない。以上の相乗で、データ転送数の再設定を迅速に行えないという問題がある。
【０００８】
また、データ転送数の再設定中にタスクスイッチング等が発生した場合、シリアル通信バッファ１６に対するデータ供給が行われず、システムが破綻する可能性がある。
【０００９】
また、従来の技術の場合は、自局の周波数を補正することで対応しいるが、外乱の影響があると、周波数誤差を正確に検出することが困難であるという問題もある。
【００１０】
本発明は、このような事情に鑑みて創作したものであり、タスクスイッチングが発生してもシステムの破綻を招くことなく、シリアル通信バッファへのデータ転送を支障なく遂行できる通信端末装置におけるフレーム同期合わせ装置を提供することを目的としている。さらに、外乱による影響を受けないで、より高精度に同期合わせを行えるようにすることを目的としている。
【００１１】
【課題を解決するための手段】
上記の課題を解決するために、本発明は次のような手段を講じる。
【００１２】
本発明による通信端末装置におけるフレーム同期合わせ装置は、他局からフレーム単位で受信しデコードしたデータを転送用メモリに格納し、前記転送用メモリに格納したデータをシリアル通信バッファにデータ転送してＤ／Ａ変換を行う通信端末装置において、現フレームでの前記転送用メモリから前記シリアル通信バッファへのデータ転送数と前記他局から受信したデータ転送数との比較を通じて同期誤差を検出し、前記同期誤差が所定のしきい値を超えるときは次フレームについて前記データ転送数を補正するように構成されている。
【００１３】
上記のように構成されたフレーム同期合わせ装置においては、他局のフレームタイミング（１フレーム転送間隔）を基準にして、現フレームでの転送用メモリからシリアル通信バッファへのデータ転送数ｎＡ（ｔ）と他局からのデータ送信にかかわるデータ転送数ｎＢとを比較し、同期誤差Δｎ（ｔ）＝ｎＡ（ｔ）−ｎＢを検出する。同期誤差Δｎ（ｔ）の絶対値｜Δｎ（ｔ）｜＝｜ｎＡ（ｔ）−ｎＢ｜が所定のしきい値ｎｔｈよりも大きいときは（｜Δｎ（ｔ）｜＝｜ｎＡ（ｔ）−ｎＢ｜＞ｎｔｈ）、補正の必要ありと判断して、次フレームでのデータ転送数ｎＡ（ｔ＋１）を補正する。ここで、（ｔ）は現フレームを表わし、（ｔ＋１）は現フレーム（ｔ）の次のフレームであることを表わしている。次フレームでのデータ転送数ｎＡ（ｔ＋１）を現フレームでのデータ転送数ｎＡ（ｔ）からどのように補正するかについては、特に限定するものではなく、要は、次フレームにおける補正後のデータ転送数が、他局からの受信データ転送数に近づくのであればよい。この補正により、自局と他局との間の同期誤差を減少させることができる。
【００１４】
本発明の方式は、処理速度の調整すなわちデータ転送数の調整をもって同期誤差の補正を行うものであり、他局のフレームタイミングを基準にし、現フレームでの同期誤差Δｎ（ｔ）の検出と判定とに基づいて次フレームでのデータ転送数ｎＡ（ｔ＋１）を補正するようにしているので、シリアル通信バッファの動作状態を監視する必要はなくなる。したがって、現フレームでの転送用メモリからシリアル通信バッファへのデータ転送の実行中にタスクスイッチングが発生しても、現フレームでのデータ転送数ｎＡ（ｔ）は前フレームであらかじめ決定済みであるから、転送用メモリからシリアル通信バッファへのデータ転送は支障なく遂行される。つまり、次フレームでのデータ転送終了時には自局と他局との間で同期が取れると想定される。すなわち、システムが破綻することはない。
【００１５】
加えて、本発明の方式は、データ転送数の調整をもって同期誤差の補正を行うものであって、クロック周波数の調整をもって補正を行うものではないので、外乱による影響を受けにくく、より高精度な補正が可能となっている。
【００１６】
上記の発明をより具体的レベルで展開すると、次のようにいうことができる。他局からフレーム単位で受信したデータを一時的に格納する受信用メモリと、前記受信用メモリから読み出したデータをデコードするプロセッサと、前記デコードされたデータを格納する転送用メモリと、前記転送用メモリからＤＭＡによってシリアルにデータ転送されるデータを格納するシリアル通信バッファと、前記ＤＭＡによるデータ転送を制御するＤＭＡコントローラと、前記シリアル通信バッファから読み出したシリアルデータをＤ／Ａ変換するＤ／Ａコンバータとを備えた通信端末装置の構成を前提とする。前記のプロセッサはシングルプロセッサの場合を想定している。上記の構成において、さらに、次のように構成することを特徴とする。すなわち、まず、前記ＤＭＡコントローラは前記転送用メモリから前記シリアル通信バッファへのデータ転送数を制御可能に構成されている。さらに、現フレームでの前記転送用メモリから前記シリアル通信バッファへのデータ転送数と前記他局から受信したデータ転送数との比較を通じて同期誤差を検出し、前記同期誤差が所定のしきい値を超えるときは次フレームについて前記ＤＭＡコントローラにおける前記データ転送数を補正する補正制御部を備えている。
【００１７】
上記構成の補正制御部が、現フレームでの転送用メモリからシリアル通信バッファへのデータ転送数ｎＡ（ｔ）と他局からのデータ送信にかかわるデータ転送数ｎＢとを比較し、同期誤差Δｎ（ｔ）＝ｎＡ（ｔ）−ｎＢを検出し、同期誤差Δｎ（ｔ）の絶対値｜Δｎ（ｔ）｜＝｜ｎＡ（ｔ）−ｎＢ｜が所定のしきい値ｎｔｈよりも大きいときは（｜Δｎ（ｔ）｜＝｜ｎＡ（ｔ）−ｎＢ｜＞ｎｔｈ）、補正の必要ありと判断して、次フレームでのデータ転送数ｎＡ（ｔ＋１）を補正してＤＭＡコントローラに再設定する。ＤＭＡコントローラは、次フレームにおいて、再設定されたデータ転送数ｎＡ（ｔ＋１）のもとで、転送用メモリからシリアル通信バッファへデータ転送を行う。これにより、次フレームでは、補正後のデータ転送数ｎＡ（ｔ＋１）が、他局からのデータ転送数ｎＢに近づき、自局と他局との間の同期誤差が減少される。
【００１８】
次に、上記構成の発明において、前記データ転送数の補正については、次フレームにおけるデータ転送数を前記他局からの受信データ転送数に近づけるに、常に固定値の補正値を加減するのでもよく、あるいは、別の態様として、前記同期誤差に相当する補正値を加減するのでもよい。
【００１９】
同期誤差の絶対値｜Δｎ（ｔ）｜＝｜ｎＡ（ｔ）−ｎＢ｜が所定のしきい値ｎｔｈよりも大きいときは、次フレームでのデータ転送数ｎＡ（ｔ＋１）を補正するのであるが、自局のデータ転送数ｎＡ（ｔ）が他局からのデータ転送数ｎＢよりも大きくて、しかもΔｎ（ｔ）＞０のときは、次フレームでのデータ転送数ｎＡ（ｔ＋１）を減少させ、逆に、自局のデータ転送数ｎＡ（ｔ）が他局からのデータ転送数ｎＢよりも小さくてΔｎ（ｔ）＜０のときは、次フレームでのデータ転送数ｎＡ（ｔ＋１）を増加させる。
【００２０】
この次フレームでのデータ転送数ｎＡ（ｔ＋１）を現フレームでのデータ転送数ｎＡ（ｔ）から増減させるに、２つの方法が考えられる。１つは、常に固定値の補正値αを加減するものである（α＞０）。
【００２１】
すなわち、Δｎ（ｔ）＞０のときは、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）−α
と補正し、逆に、Δｎ（ｔ）＜０のときは、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）＋α
と補正する。この場合、次フレームでの同期誤差Δｎ（ｔ＋１）が許容限度内に収まることを想定している。
【００２２】
もう１つは、現フレームでの前記同期誤差Δｎ（ｔ）に相当する補正値を加減するものである。
【００２３】
すなわち、Δｎ（ｔ）＞０のときは、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）−Δｎ（ｔ）
と補正し、逆に、Δｎ（ｔ）＜０のときは、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）＋Δｎ（ｔ）
と補正する。この場合、次フレームでの同期誤差Δｎ（ｔ＋１）が原理的にゼロになることを想定している。
【００２４】
上記の発明において、前記データ転送数の補正については、フィードバック制御によって順次的に前記同期誤差を補正することが好ましい。フィードバック制御を利用してデータ転送数をリアルタイムに補正することにより、外乱のために同期誤差が大きく変動する場合でも、その影響をあまり受けることなく、常にシステムを安定化させることができる。
【００２５】
また、上記の発明において、前記同期誤差の検出については、前回の補正を加味したデータ転送数と前記他局からのデータ転送数との比較を通じて同期誤差の検出を行うことが好ましい。これは過去の補正履歴を勘案するもので、累積誤差の吸収に有効である。
【００２６】
【発明の実施の形態】
以下、本発明にかかわる通信端末装置におけるフレーム同期合わせ装置の実施の形態を図面に基づいて詳細に説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１における通信端末装置の構成を示すブロック図である。図１において、１００は自局、２００は他局（外部デバイス）である。前提として、自局１００と他局２００とは互いに源クロックを異にする非同期のデバイスとなっている。自局１００は、他局２００から受信した波形データなどの連続する符号化データを一定区間で区切られたフレーム単位で一時的に蓄積する受信用メモリ１１と、受信用メモリ１１から読み出した符号化データをデコードするプロセッサ１２と、ダブルバッファに構成されスイッチ手段１３ａで切り替えられてデコーダデータを蓄積する第１の転送用メモリ１４ａおよび第２の転送用メモリ１４ｂと、ダブルバッファの出力側のスイッチ手段１３ｂに接続されたＤＭＡ転送バス１５と、ＤＭＡ転送バス１５を介してダブルバッファからＤＭＡ転送で送られてくるデータを格納するシリアル通信バッファ１６と、ダブルバッファからＤＭＡ転送バス１５を介してシリアル通信バッファ１６にＤＭＡでデータ転送を行うＤＭＡコントローラ１７と、シリアル通信バッファ１６から出力されるシリアルデータを順次アナログ信号に変換するＤ／Ａコンバータ１８と、スピーカ１９と、他局２００との同期誤差を補正するためにＤＭＡコントローラ１７に対してＤＭＡのデータ転送数を修正して設定する補正制御部２０とを備えている。補正制御部２０はプロセッサ１２およびＤＭＡコントローラ１７を制御する。補正制御部２０は、特にシリアル通信バッファ１６を監視する必要はない。プロセッサ１２はシングルプロセッサとなっている。
【００２８】
次に、上記のように構成された通信端末装置におけるフレーム同期合わせ装置の動作を説明する。補正処理の一例として他局２００からデータを受信する下りのケースを説明する。
【００２９】
まず、他局２００から受信したフレーム単位の符号化データが受信用メモリ１１に一時的に蓄積される。受信用メモリ１１に蓄積された符号化データは、プロセッサ１２によってデコードされる。得られたデータはスイッチ手段１３ａを介して第１の転送用メモリ１４ａまたは第２の転送用メモリ１４ｂに転送され、格納される。さらに、ＤＭＡコントローラ１７による制御のもとで、第１の転送用メモリ１４ａまたは第２の転送用メモリ１４ｂからスイッチ手段１３ｂおよびＤＭＡ転送バス１５を介してシリアル通信バッファ１７へ転送される。そして、シリアル通信バッファ１６からＤ／Ａコンバータ１８に対して定期的にデータが送出され、Ｄ／Ａ変換で得られたアナログの音声信号がスピーカー１９を介して出力される。
【００３０】
上記において、補正制御部２０は、他局２００からのデータ入力終了時に、フレームタイミング毎に第１の転送用メモリ１４ａまたは第２の転送用メモリ１４ｂからシリアル通信バッファ１６へのＤＭＡ転送済みデータ転送量ｎＡ（ｔ）を求め、他局２００に対する自局１００の同期誤差Δｎ（ｔ）（＝ｎＡ（ｔ）−ｎＢ）を検出し、同期誤差Δｎ（ｔ）が無線の揺らぎの幅に等しいある所定の閾値ｎｔｈよりも大きい場合、次フレームデータの送信時には同期状態に近づけるための処理として、次フレームのデータ転送数ｎＡ（ｔ＋１）として、現フレームでのデータ転送数ｎＡ（ｔ）に一定量の補正値αを加えて補正し、ＤＭＡコントローラ１７に設定する。同期誤差Δｎ（ｔ）が所定の閾値ｎｔｈ以下の場合には、補正せずに現在のデータ転送量をＤＭＡコントローラ１７に設定する。
【００３１】
具体的な動作を図２に示すフローチャートに従って説明する。
【００３２】
ステップＳ１１において、他局２００からのフレーム割り込み時に、現時点でデータ転送が完了した転送用メモリ（１４ａまたは１４ｂ）からシリアル通信バッファ１６へのＤＭＡのデータ転送数ｎＡ（ｔ）を検出する。
【００３３】
次いで、ステップＳ１２において、現フレームでのデータ転送数ｎＡ（ｔ）と他局からのデータ送信にかかわるデータ転送数ｎＢとの差分である同期誤差Δｎ（ｔ）＝ｎＡ（ｔ）−ｎＢを算出する。
【００３４】
次いで、ステップＳ１３において、同期誤差Δｎ（ｔ）の絶対値｜Δｎ（ｔ）｜＝｜ｎＡ（ｔ）−ｎＢ｜が所定のしきい値ｎｔｈよりも大きいか否かを判断する。所定のしきい値ｎｔｈについては、無線の揺らぎの幅に等しいものとする。
【００３５】
ステップＳ１３の判断で同期誤差絶対値｜Δｎ（ｔ）｜がしきい値ｎｔｈ以下であれば、ステップＳ１４に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）として現フレームでのデータ転送数ｎＡ（ｔ）を引き続きＤＭＡコントローラ１７に再設定する。
【００３６】
一方、ステップＳ１３の判断で同期誤差絶対値｜Δｎ（ｔ）｜がしきい値ｎｔｈを超えているときは、ステップＳ１５に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）を補正した上でＤＭＡコントローラ１７に再設定する。その補正は、現フレームでのデータ転送数ｎＡ（ｔ）に所定の補正値を加減することにより行う。
【００３７】
図３は図２におけるステップＳ１５の具体的処理内容を示すフローチャートである。
【００３８】
現フレームの同期誤差絶対値｜Δｎ（ｔ）｜がしきい値ｎｔｈを超えている場合に、ステップＳ２１において、現フレームの同期誤差Δｎ（ｔ）が正の値をもつかどうかを判断する。すなわち、現フレームでのデータ転送数ｎＡ（ｔ）が他局からのデータ転送数ｎＢよりも大きい状態で同期誤差絶対値｜Δｎ（ｔ）｜＞ｎｔｈとなっているかを判断する。
【００３９】
ステップＳ２１の判断で、同期誤差Δｎ（ｔ）＞０のときは、ステップＳ２２に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）として、現フレームでのデータ転送数ｎＡ（ｔ）から固定値の補正値α（α＞０）を減算したものを再設定する。すなわち、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）−α
とする。
【００４０】
上記とは逆に、ステップＳ２１の判断で、同期誤差Δｎ（ｔ）＜０のときは、すなわち、現フレームでのデータ転送数ｎＡ（ｔ）が他局からのデータ転送数ｎＢよりも小さい状態で同期誤差絶対値｜Δｎ（ｔ）｜＞ｎｔｈとなっているときには、ステップＳ２３に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）として、現フレームでのデータ転送数ｎＡ（ｔ）に固定値の補正値αを加算したものを再設定する。すなわち、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）＋α
とする。
【００４１】
本実施の形態の場合、補正値として固定値の補正値αを用いることにより、次フレームでの同期誤差Δｎ（ｔ＋１）が許容限度内に収まることを想定している。
【００４２】
なお、再設定されたデータ転送数に応じて、スイッチ手段１３ａ，１３ｂを適宜に切り換えることにより、ＤＭＡ転送をスムーズに遂行する。
【００４３】
本実施の形態によれば、周波数を変更することなくデータ転送量を増減することにより、自局での処理を中断せずに、同期誤差を補正することが可能である。
【００４４】
（実施の形態２）
上記の実施の形態１の場合に補正値が固定値のαとなっているのに対して、本発明の実施の形態２においては、現に生じている同期誤差Δｎ（ｔ）だけ補正するものである。
【００４５】
本実施の形態の通信端末装置におけるフレーム同期合わせ装置においては、実施の形態１の場合の図１の構成および図２の基本処理が適用される。本実施の形態の特徴は、図２のステップＳ１５における具体的処理内容であり、それを図４のフローチャートに従って説明する。
【００４６】
現フレームの同期誤差絶対値｜Δｎ（ｔ）｜がしきい値ｎｔｈを超えている場合に、ステップＳ３１において、現フレームの同期誤差Δｎ（ｔ）が正の値をもつかどうかを判断する。
【００４７】
ステップＳ３１の判断で、同期誤差Δｎ（ｔ）＞０のときは、すなわち、現フレームでのデータ転送数ｎＡ（ｔ）が他局からのデータ転送数ｎＢよりも大きい状態で同期誤差絶対値｜Δｎ（ｔ）｜＞ｎｔｈとなっているときには、ステップＳ３２に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）として、現フレームでのデータ転送数ｎＡ（ｔ）から現フレームでの同期誤差Δｎ（ｔ）を補正値として減算したものを再設定する。すなわち、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）−Δｎ（ｔ）
とする。
【００４８】
上記とは逆に、ステップＳ３１の判断で、同期誤差Δｎ（ｔ）＜０のときは、すなわち、現フレームでのデータ転送数ｎＡ（ｔ）が他局からのデータ転送数ｎＢよりも小さい状態で同期誤差絶対値｜Δｎ（ｔ）｜＞ｎｔｈとなっているときには、ステップＳ３３に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）として、現フレームでのデータ転送数ｎＡ（ｔ）に現フレームでの同期誤差Δｎ（ｔ）を補正値として加算したものを再設定する。すなわち、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）＋Δｎ（ｔ）
とする。
【００４９】
本実施の形態の場合、補正値として現フレームでの同期誤差Δｎ（ｔ）を用いることにより、次フレームでの同期誤差Δｎ（ｔ＋１）が実質的にゼロにすることを想定している。すなわち、誤差ゼロへの収束性が実施の形態１よりも改善されている。なお、定常状態になってからは実施の形態１と同じ安定度を保つことになる。
【００５０】
これにより、本実施の形態によれば、周波数を変更することなくデータ転送量を増減することにより、自局での処理を中断せずに、同期誤差を高精度かつ短時間で補正することが可能である。
【００５１】
（実施の形態３）
本発明の実施の形態３は、外乱による影響についても配慮したものである。
【００５２】
本実施の形態の通信端末装置におけるフレーム同期合わせ装置においては、実施の形態１の場合の図１の構成および図２の基本処理が適用される。本実施の形態の特徴は、図５に示す補正制御部２０の具体的な構成であり、また、図２のステップＳ１５における具体的処理内容であり、それを図６のフローチャートに示す。
【００５３】
図５において、２１は比較部（減算部）、２２は補正演算部、２３はデータ転送数レジスタである。比較部２１は、データ転送数レジスタ２３に格納されている現フレームでのデータ転送数ｎＡ（ｔ）と他局からのデータ転送数ｎＢとの差分をとって、これを同期誤差Δｎ（ｔ）として補正演算部２２に渡す。補正演算部２２は、入力した同期誤差Δｎ（ｔ）に基づいて、系が安定するように適切な補正値を算出し、次フレームでのデータ転送数ｎＡ（ｔ＋１）をデータ転送数レジスタ２３に再設定する。データ転送数レジスタ２３からはＤＭＡコントローラ１７にデータ転送数がフレーム単位で送出される。
【００５４】
処理の一例を図６のフローチャートに従って説明する。
【００５５】
現フレームの同期誤差絶対値｜Δｎ（ｔ）｜がしきい値ｎｔｈを超えている場合に、ステップＳ４１において、現フレームの同期誤差Δｎ（ｔ）が正の値をもつかどうかを判断する。
【００５６】
ステップＳ４１の判断で、同期誤差Δｎ（ｔ）＞０のときは、すなわち、現フレームでのデータ転送数ｎＡ（ｔ）が他局からのデータ転送数ｎＢよりも大きい状態で同期誤差絶対値｜Δｎ（ｔ）｜＞ｎｔｈとなっているときには、ステップＳ４２に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）として、現フレームでのデータ転送数ｎＡ（ｔ）から外乱を加味した補正値の（Δｎ（ｔ）＋ｎＮＺ）・βを減算したものを再設定する。すなわち、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）−（Δｎ（ｔ）＋ｎＮＺ）・β
とする。ここで、ｎＮＺは外乱成分、βは所定の係数である。係数βは固定値でもよいが、条件に応じて可変されるものでもよい。
【００５７】
上記とは逆に、ステップＳ４１の判断で、同期誤差Δｎ（ｔ）＜０のときは、すなわち、現フレームでのデータ転送数ｎＡ（ｔ）が他局からのデータ転送数ｎＢよりも小さい状態で同期誤差絶対値｜Δｎ（ｔ）｜＞ｎｔｈとなっているときには、ステップＳ４３に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）として、現フレームでのデータ転送数ｎＡ（ｔ）に外乱を加味した補正値の（Δｎ（ｔ）＋ｎＮＺ）・βを加算したものを再設定する。すなわち、
ｎＡ（ｔ＋１）＝ｎＡ（ｔ）＋（Δｎ（ｔ）＋ｎＮＺ）・β
とする。
【００５８】
本実施の形態によれば、フィードバック制御を利用してデータ転送数をリアルタイムに補正することにより、外乱のために同期誤差が大きく変動する場合でも、その影響をあまり受けることなく、常にシステムを安定化させることができる。
【００５９】
（実施の形態４）
本発明の実施の形態４は累積誤差を解消するものである。図７に示すフローチャートに従って動作を説明する。
【００６０】
ステップＳ５１において、補正を要する同期誤差の発生が２フレーム以上連続したか否かを判断する。１回目の同期誤差発生であれば、通常の補正の処理に進むが、２回目以降の同期誤差発生であれば、ステップＳ５２に進む。
【００６１】
ステップＳ５２では、現フレームでのデータ転送数ｎＡ（ｔ）と、前フレームでの補正値γと、他局からのデータ送信にかかわるデータ転送数ｎＢに基づいて、履歴を加味した同期誤差Δｎ′（ｔ）＝ｎＡ（ｔ）＋γ−ｎＢを算出する。ここで、γについては、実施の形態１〜３のいずれかにおける補正値である。γは正負いずれの値もとり得る。
【００６２】
次いで、ステップＳ５３において、履歴を加味した同期誤差Δｎ′（ｔ）の絶対値｜Δｎ′（ｔ）｜が所定のしきい値ｎｔｈよりも大きいか否かを判断する。所定のしきい値ｎｔｈについては、無線の揺らぎの幅に等しいものとする。
【００６３】
ステップＳ５３の判断で履歴を加味した同期誤差絶対値｜Δｎ′（ｔ）｜がしきい値ｎｔｈ以下であれば、ステップＳ５４に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）として現フレームでのデータ転送数ｎＡ（ｔ）を引き続きＤＭＡコントローラ１７に再設定する。
【００６４】
一方、ステップＳ５３の判断で同期誤差絶対値｜Δｎ′（ｔ）｜がしきい値ｎｔｈを超えているときは、ステップＳ５５に進んで、次フレームでのデータ転送数ｎＡ（ｔ＋１）を補正した上でＤＭＡコントローラ１７に再設定する。その補正は、現フレームでのデータ転送数ｎＡ（ｔ）に所定の補正値を加減することにより行う。ここでの補正値は、実施の形態１〜３のいずれかにおける補正値である。
【００６５】
本実施の形態によれば、前の他局の割り込みで設定した補正が次の他局の割り込み時に完了していることを見込んで、前フレームでの補正値を現在の同期誤差に加算して、それを補正の判断根拠にしているので、累積誤差に対する補正を行うことができる。つまり、過去の補正履歴を勘案するもので、累積誤差の吸収を有効的に行え、誤差に対する応答性は落ちるが、システムの安定性を高めることができる。
【００６６】
【発明の効果】
本発明によれば、他局のフレームタイミングを基準にし、現フレームでの同期誤差の検出と判定とに基づいて次フレームでのデータ転送数を補正するので、シリアル通信バッファの動作状態を監視する必要はなくなる。したがって、現フレームでの転送用メモリからシリアル通信バッファへのデータ転送の実行中にタスクスイッチングが発生しても、転送用メモリからシリアル通信バッファへのデータ転送は支障なく遂行され、システム破綻を招くことなく、同期合わせを実現できる。すなわち、マルチタスク、マルチスレッドを使用したＯＳ等の反応速度が遅いシステムにおいても、厳密な補正のタイミングを気にせずに、効率的にデータ転送することが可能である。
【００６７】
加えて、データ転送数の調整をもって同期誤差の補正を行うものであって、クロック周波数の調整をもって補正を行うものではないので、外乱による影響を受けにくく、より高精度な補正が可能となっている。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるフレーム同期合わせ装置を含む通信端末装置の構成を示すブロック図
【図２】本発明の実施の形態１の通信端末装置におけるフレーム同期合わせ装置の動作を示すフローチャート
【図３】図２におけるステップＳ１５の具体的処理内容を示すフローチャート
【図４】本発明の実施の形態２の通信端末装置におけるフレーム同期合わせ装置の動作を示すフローチャート
【図５】本発明の実施の形態３の通信端末装置におけるフレーム同期合わせ装置の補正制御部の具体的な構成を示すブロック図
【図６】本発明の実施の形態３の通信端末装置におけるフレーム同期合わせ装置の動作を示すフローチャート
【図７】本発明の実施の形態７の通信端末装置におけるフレーム同期合わせ装置の動作を示すフローチャート
【図８】従来の技術における通信端末装置の構成を示すブロック図
【符号の説明】
１１…受信用メモリ
１２…プロセッサ
１３ａ，１３ｂ…スイッチ手段
１４ａ…第１の転送用メモリ
１４ｂ…第２の転送用メモリ
１５…ＤＭＡ転送バス
１６…シリアル通信バッファ
１７…ＤＭＡコントローラ
１８…Ｄ／Ａコンバータ
１９…スピーカ
２０…補正制御部
２１…比較部
２２…補正演算部
２３…データ転送数レジスタ
１００…自局
２００…他局
【図１】
2005025547.tif 000003
【図２】
2005025547.tif 000004
【図３】
2005025547.tif 000005
【図４】
2005025547.tif 000006
【図５】
2005025547.tif 000007
【図６】
2005025547.tif 000008
【図７】
2005025547.tif 000009
【図８】
2005025547.tif 000010