(57)【要約】  【課題】  半導体素子と配線回路基板の接続端子を高精度に位置合わせすることができる、半導体素子の実装方法を提供すること。  【解決手段】  複数の接続端子２を有する半導体素子１を、前記半導体素子１が有する複数の接続端子２に対応する複数の接続端子４を有する配線回路基板３上に実装する方法であって、  配線回路基板３の温度を調節して前記基板３の寸法を調節することにより、半導体素子１の接続端子２と配線回路基板３の接続端子４とを適合させる工程を有する、半導体素子１の実装方法。  【選択図】  図１
2005183735.tif 000002
【特許請求の範囲】
【請求項１】
複数の接続端子を有する半導体素子を、前記半導体素子が有する複数の接続端子に対応する複数の接続端子を有する配線回路基板上に実装する方法であって、
配線回路基板の温度を調節して前記基板の寸法を調節することにより、半導体素子の接続端子と配線回路基板の接続端子とを適合させる工程を有する、半導体素子の実装方法。
【請求項２】
下記のＡ）〜Ｄ）の工程を有することを特徴とする請求項１記載の実装方法。
Ａ）半導体素子が有する複数の接続端子のピッチと配線回路基板が有する複数の接続端子のピッチとの差を、予め定めた温度で測定する工程、
Ｂ）Ａ）工程で測定されたピッチの差と、配線回路基板の熱膨張係数とに基づいて、半導体素子を配線回路基板に設置する際の配線回路基板の温度を決定する工程、
Ｃ）配線回路基板の温度をＢ）工程で決定した温度に調整する工程、
Ｄ）配線回路基板の温度をＣ）工程で調整した温度に維持しながら、半導体素子を配線回路基板の上に、互いの接続端子が重なるように設置する工程。
【請求項３】
Ｄ）工程において、半導体素子を異方導電性フィルムを介して配線回路基板上に設置することを特徴とし、さらに下記のＥ）工程を有する請求項２記載の実装方法。
Ｅ）Ｄ）工程の後に、加圧しながら配線回路基板を加熱することにより半導体素子を配線回路基板上にボンディングさせる工程。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の実装方法、詳しくは、複数の接続端子を有する半導体素子を、複数の接続端子を有する配線回路基板上に実装する方法に関する。
【背景技術】
【０００２】
半導体素子を配線回路基板上に実装する際に、異方導電性フイルム（以下、「ＡＣＦ」ともいう）を介する場合がある。実装の際には、半導体素子の接続端子と配線回路基板の接続端子が対応するように位置合わせを行って、ＡＣＦを挟んで加圧される（特許文献１）。
【０００３】
近時、半導体素子の高集積化が進むにつれて、半導体素子および配線回路基板の接続端子数が増え、同時に端子自体が小型化し、端子間のピッチは狭くなる傾向にある。
【特許文献１】特開２００１−１５６１１３（図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような技術背景においては、半導体素子と配線回路基板の接続端子どうしの、より高精度な位置合わせが求められる。接続端子数が増大し、接続端子間のピッチが狭くなる状況においては、半導体素子と配線回路基板の接続端子を高精度に寸法を設計して製造することには限界があり得る。また、半導体素子と配線回路基板の製造において、一定の寸法精度で接続端子を形成しても、半導体素子と配線回路基板の両接続端子を適合させるに際しては製造時の寸法精度以上のズレが生じるのが実情である。本発明は、半導体素子と配線回路基板の接続端子を高精度に位置合わせすることができる、半導体素子の実装方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明者らは、上記課題を解決するため鋭意研究を行った結果、実装時の温度に依存して配線回路基板の接続端子のピッチがわずかに変化し得ることが、高精度な位置合わせの障害になっていることを見出した。この知見を活かし、本発明者らは、実装時の配線回路基板の温度に着目して、以下の特徴を有する本発明を完成した。
【０００６】
（１）複数の接続端子を有する半導体素子を、前記半導体素子が有する複数の接続端子に対応する複数の接続端子を有する配線回路基板上に実装する方法であって、
配線回路基板の温度を調節して前記基板の寸法を調節することにより、半導体素子の接続端子と配線回路基板の接続端子とを適合させる工程を有する、半導体素子の実装方法。（２）下記のＡ）〜Ｄ）の工程を有することを特徴とする上記（１）記載の実装方法。
Ａ）半導体素子が有する複数の接続端子のピッチと配線回路基板が有する複数の接続端子のピッチとの差を、予め定めた温度で測定する工程、
Ｂ）Ａ）工程で測定されたピッチの差と、配線回路基板の熱膨張係数とに基づいて、半導体素子を配線回路基板に設置する際の配線回路基板の温度を決定する工程、
Ｃ）配線回路基板の温度をＢ）工程で決定した温度に調整する工程、
Ｄ）配線回路基板の温度をＣ）工程で調整した温度に維持しながら、半導体素子を配線回路基板の上に、互いの接続端子が重なるように設置する工程。
（３）Ｄ）工程において、半導体素子を異方導電性フィルムを介して配線回路基板上に設置することを特徴とし、さらに下記のＥ）工程を有する上記（２）記載の実装方法。
Ｅ）Ｄ）工程の後に、加圧しながら配線回路基板を加熱することにより半導体素子を配線回路基板上にボンディングさせる工程。
【０００７】
本発明の典型的な態様では、半導体素子の接続端子のピッチよりもわずかに小さいピッチである接続端子をもつ配線回路基板を作製して、半導体素子を実装する際に、配線回路基板を加熱して膨張させることにより、両者のピッチを一致させて接合する。
【発明の効果】
【０００８】
本発明の実装方法は、配線回路基板の熱による寸法変化を加味しつつ、半導体素子と配線回路基板の接続端子を適合させるので、熱による不所望な寸法変化を抑制することができ、実装の精度を高めることができる。本発明の実装方法において、配線回路基板の温度を調節することにより、実装の瞬間において配線回路基板の接続端子のピッチを調節し得る。よって、従来の実装方法のように、実装前に半導体素子と配線回路基板の接続端子のピッチを合わせるよりも、高精度に両者の接続端子を適合させることが可能になる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しながら本発明を説明する。但し、図面の記載は本発明を何ら限定するものではない。図１は本発明の実装方法を模式的に表し、工程の進行に伴って同図（Ａ）から同図（Ｂ）へと推移する。本発明が対象とする実装方法は、複数の接続端子２を有する半導体素子１を、前記半導体素子１が有する複数の接続端子２に対応する複数の接続端子４を有する配線回路基板３上に実装する方法である。
【００１０】
実装すべき半導体素子１は特に限定はないが、高密度、ファインピッチに配置された端子２を有するものが適当であって、ＩＣ、ＬＳＩなどの集積回路のベアチップが代表的なものとして挙げられる。半導体素子１の外周形状も特に限定はないが、一般的には方形を呈し、その場合の一辺の寸法は限定されないが、１〜３０ｍｍ程度が一般的である。半導体素子１は複数の接続端子２を有しており、個々の接続端子２の外形は問わないが、典型的には方形（正方形または長方形）である。個々の接続端子２の一辺の寸法は限定されないが、例えば、一辺１０〜２００μｍ程度が挙げられる。また、隣接する接続端子間のピッチは、特に限定はないが、例えば１０〜１００μｍ程度といったものである場合に本発明の効果が顕在化する。ここで接続端子間のピッチとは、隣あう接続端子２の中心から中心の長さ（図３におけるＰ１１に相当）を意味する。
【００１１】
半導体素子１を実装する配線回路基板３も特に限定はなく集積回路用の回路基板に通常使用される材料、形態のものを適宜使用することができる。そのような配線回路基板の概要は特許文献１の各図面に示されるように、絶縁性基板上に帯状導体による端子４が形成された基本構造を有するものが例示される。
【００１２】
本発明の実装方法は、配線回路基板３の温度を調節して前記基板３の寸法を調節することにより、半導体素子１の接続端子２と配線回路基板３の接続端子４とを適合させる工程を有する。
配線回路基板３はその熱膨張係数（線膨張係数）にしたがって寸法が定まるので、個々の半導体素子１と配線回路基板３について、接続端子２、４同士が適合するような温度を決めることができる。配線回路基板３をそのような温度に調節することで接続端子２、４間の良好な接続が達成できる。このような効果を達するためには、配線回路基板３の調節すべき温度域は特に限定されるものではなく、配線回路基板３を加熱して膨張させるべき場合もあり得るし、配線回路基板３を室温程度に維持すべき場合もあり得る。また、配線回路基板３の温度を調節することは、配線回路基板３の温度のばらつきを小さくすることも含む概念である。本発明において、半導体素子１ではなく、配線回路基板３の温度を調節するのは、一般に、半導体素子の材料よりも、配線回路基板に用いられる材料の線膨張率の方がずっと大きいために精度よく寸法を調節し得るからである。
【００１３】
配線回路基板３の寸法を調節して、半導体素子１の接続端子２と配線回路基板３の接続端子４とを適合させる具体的手段は特に問わず、以下のような手段が挙げられる。
・半導体素子１の接続端子２のピッチよりも、配線回路基板３の接続端子４のピッチを予め小さくしておき、実装時に配線回路基板３を加熱することにより該基板３を膨張させながら両者のピッチを略一致させて、接続端子２および４を適合させる。
・実装に先立って、予め配線回路基板３の線膨張係数を把握しておき、配線回路基板３を実装時に調節するべき温度を計算で求め、その温度に調節して実装する。
中でも、以下に説明するような工程Ａ）〜Ｄ）を有する方法が好ましい。
【００１４】
＜Ａ）工程＞
この工程は、半導体素子１が有する複数の接続端子２のピッチと配線回路基板３が有する複数の接続端子４のピッチの差を、予め定めた温度で測定する工程である。
上記ピッチの差の測定は、隣合う接続端子２（または４）を接続端子全てについて測定してもよいが、接続端子２（または４）が略直線状に並んでいるのであれば、測定の簡便を考慮して、両端にある端子２（または４）間の長さ、すなわちトータルピッチＰ１およびＰ２を測定することが好ましい。具体的な測定手段は、公知の測長手段を用いることができ、そのような手段の例として測長顕微鏡が挙げられる。
【００１５】
「予め定めた温度で」測定するとは、ピッチの差を測定する時の温度を把握し、かつ、当該温度で半導体素子１および配線回路基板３の寸法が変動しない程度に安定した状態で測定することを意味する。ピッチの差の測定時の温度を把握することにより、ピッチの差と配線回路基板３の熱膨張係数とから、実装時の温度を定める（後記Ｂ）工程）ことができる。ピッチの差を測定するときの温度は、特に限定はないが２５〜３０℃に定めることが好ましい。ピッチの差を測定するときには設定した温度からのばらつきは小さい方がよく、そのばらつきは設定温度から±２℃以内が好ましい。
【００１６】
上記トータルピッチの差（Ｐ１−Ｐ２の絶対値）は好ましくは２０μｍ以下、より好ましくは５〜１５μｍである。また、実装時（後記Ｃ）工程）に配線回路基板３を加熱して膨張させる場合のことを考慮すると、配線回路基板３の接続端子４のトータルピッチＰ２の方が、半導体素子１の接続端子２のトータルピッチＰ１よりも短いことが好ましい。
【００１７】
＜Ｂ）工程＞
この工程は、Ａ）工程で測定されたピッチの差と、配線回路基板３の熱膨張係数とに基づいて、半導体素子１を配線回路基板３に設置する際の配線回路基板３の温度を決定する工程である。
配線回路基板３の熱膨張係数は、別途測定しておくことが可能である。熱膨張係数の測定自体は公知であり、例えば、ＪＩＳ  Ｋ７１９７（ＴＭＡ）等を参照することができる。半導体素子１を配線回路基板３に設置する際の配線回路基板３の温度は、Ａ）工程で測定したピッチの差、Ａ）工程で測定したときの温度、配線回路基板３の熱膨張係数をもとにして、上記ピッチの差がゼロになるような温度として計算により求めることができる。Ｂ）工程で決定される温度は特に問わないが、後述する異方導電性フィルム（ＡＣＦ）５を用いる場合には、設置の際にＡＣＦ５が直ちに溶融してしまうことを防ぐ観点から、好ましくは２５〜１２０℃であり、より好ましくは２５〜１００℃である。そのような温度にするためには、半導体素子１と配線回路基板３の接続端子２、４のピッチを予め設定しておけばよい。
【００１８】
また、Ａ）工程で測定する際の温度と、Ｂ）工程で決定する温度の差は、好ましくは０〜９５℃であり、より好ましくは０〜７５℃である。
【００１９】
＜Ｃ）工程＞
この工程は、配線回路基板３の温度をＢ）工程で決定した温度に調整する工程である。
配線回路基板３の加熱手段は公知であって、例えば、フリップチップボンダーにおいて、図１（Ｂ）に示すような、配線回路基板３を載せるステージ６に設置されたヒーター（加熱する場合）により行うことができる。配線回路基板３を温度をＢ）工程で決定した温度に調整することで、配線回路基板３の配線端子４のトータルピッチが図１（Ｂ）のＰ２からＰ３へと変化して、半導体素子１の配線端子２のトータルピッチＰ１に合わせることができる。Ｃ）工程において温度を調整する際には、Ｂ）工程で決定した温度にできる限り近づけることが好ましく、調整される温度とＢ）工程で決定された温度との差は±３℃以内が好ましい。
【００２０】
＜Ｄ）工程＞
この工程は、配線回路基板３の温度をＣ）工程で調整した温度に維持しながら、半導体素子１を配線回路基板３の上に、互いの接続端子２、４が重なるように設置する工程である。
配線回路基板３の上に半導体素子１を設置するとは、半導体素子１を最終的な実装位置にて自発的には動かない程度にまで位置を固定することをいい、接着剤等による最終的な実装に至る固定までは要しない。例えば、後述する異方導電性フィルム（ＡＣＦ）５を介する態様の場合、半導体素子１の「設置」とは、ＡＣＦ５を介して半導体素子１と配線回路基板３とを圧着させる程度で足りる。この場合、最終的な実装の完了のためにはさらに加熱してＡＣＦ５を接続端子２、４と融着させることになる。配線回路基板３の温度をＣ）工程で調整した温度に維持することで、接続端子２、４のピッチは略同一になっている。半導体素子１を所定の位置にまで移動させる手段は特に限定なく、フリップチップボンダーなどといった公知の装置等を用いればよい。このように半導体素子１を設置した後に、実装のための最終的な固定の処理を施すことにより、実装を完了することができる。Ｄ）工程においては、Ｃ）工程で調整した配線回路基板３の温度からのばらつきはできる限り小さい方がよく、好ましくは、前記ばらつきは±３℃以内である。
【００２１】
より好ましい態様においては、Ｄ）工程において、半導体素子１をＡＣＦ５を介して配線回路基板３に設置し、さらに下記のＥ）工程を有する。このとき半導体素子１を配線回路基板３へ設置する際には（すなわちＤ）工程では）ＡＣＦ５が溶融しないような温度で圧着することが好ましい。本発明では、公知のＡＣＦを特に限定なく用いることができる。
【００２２】
＜Ｅ）工程＞
この工程は、Ｄ）工程の後に、加圧しながら配線回路基板３を加熱することにより半導体素子１を配線回路基板３上にボンディングさせる工程である。
ボンディングとは、外力の支えなしに半導体素子１が配線回路基板３上の所望の位置に固定する程度にまで結合を強めることをいう。この工程によって、ＡＣＦ５が溶融するので、その後、室温程度にまで冷却すれば、接続端子２、４がＡＣＦ５を介して機械的、電気的に接合して、実装が完了する。ボンディングの際の加熱温度は、ＡＣＦ５の種類にもよるが、好ましくは２５０〜３３０℃であり、より好ましくは約２８０℃である。ボンディングの際の加圧は、好ましくは１０〜４０ｋｇｆ／ｃｈｉｐである。ここで、「ｋｇｆ／ｃｈｉｐ」とは、半導体素子ひとつ当たりにかける荷重の単位である。このボンディングの際の温度が工程Ｃ）での温度と異なる場合、配線回路基板３の接続端子４のピッチはＰ３からずれるような応力が働くが、加圧により接続端子４のピッチがＰ３から変動しないようにしているので、接続端子２、４を適合させたままボンディングさせることができる。
【実施例】
【００２３】
以下、実施例を用いて本発明をより詳しく説明するが、これらの例は本発明を何ら限定するものではない。
【００２４】
各実施例で用いた半導体素子を図３に模式的に示す。この半導体素子１は、シリコン層１１、窒化ケイ素層１２、ポリイミド層１３をこの順に積層してなるものであり（全積層厚み５２５μｍ）、接続端子２としてのＡｕバンプが形成されている（高さ１５μｍ）。個々のＡｕバンプ２の大きさは２５μｍ×１００μｍであり、隣接するバンプ２間のピッチ（Ｐ１１）はおよそ４０μｍであり、全バンプ２のトータルピッチ（図１のＰ１に相当）は、２５℃で１９．３２ｍｍである。
【００２５】
各実施例で用いた配線回路基板を図２に模式的に示す。この配線回路基板３は、厚さ２５μｍのベースポリイミドフィルム３からなり、表面が電解Ｎｉ／Ａｕメッキされてなる接続端子４がおよそ４０μｍのピッチ（Ｐ２１）で配列している。個々の接続端子４の高さは１０μｍであり、端子の幅は２０μｍである。この配線回路基板の熱膨張係数は１２×１０−６／℃である。各実施例毎に、全接続端子４のトータルピッチ（図１のＰ２に相当）が異なるものを用いた。
【００２６】
各実施例で用いた異方導電性フィルム（ＡＣＦ）は、厚さ４０μｍのエポキシ樹脂からなるフィルムに、表面が金めっきされた樹脂からなる直径３〜５μｍの粒子が分散したものである。
【００２７】
（実施例１）
配線回路基板３として、全接続端子４のトータルピッチＰ２が、２５℃で１９．３０ｍｍであるものを用いた。この配線回路基板３の熱膨張係数（１２×１０−６／℃）に基き、半導体素子１を設置する際のこの配線回路基板３の温度を１００℃にすべきであると決定した。九州松下電器（株）製フリップチップボンダー  ＦＢ３０Ｔを用いて、上記配線回路基板３の温度を１００℃（ばらつき±３℃）に維持しながら、上記ＡＣＦを介して配線回路基板３に半導体素子１を設置した。その後、以下の条件でボンディングを行った。
ボンディングツール（図１（Ｂ）参照）温度：２８０℃
ボンディング時間：１５秒
ボンディング圧力：３０ｋｇｆ／ｃｈｉｐ
ステージ温度（図１（Ｂ）参照）：６０〜１２０℃
【００２８】
（実施例２）
本実施例では、全接続端子４のトータルピッチＰ２が、２５℃で１９．３１ｍｍである配線回路基板３を用いた。この配線回路基板３の使用においては、半導体素子１を設置する際のこの配線回路基板３の温度を６０℃にすべきであると決定した。半導体素子１を実装するときの配線回路基板３の温度を６０℃（ばらつき±３℃）に維持したこと以外は実施例１と同様の条件で半導体素子１を配線回路基板３に設置した後にボンディングを行った。
【００２９】
（実施例３）
本実施例では、全接続端子４のトータルピッチＰ２が、２５℃で１９．３２ｍｍである配線回路基板３を用いた。２５℃において配線回路基板３と半導体素子１とのトータルピッチが等しいので、この配線回路基板３の使用においては、半導体素子１を設置する際のこの配線回路基板３の温度を２５℃のままにすべきであると決定した。半導体素子１を実装するときの配線回路基板３の温度を２５℃（ばらつき±３℃）に維持したこと以外は実施例１と同様の条件で半導体素子１を配線回路基板３に設置した後にボンディングを行った。
【００３０】
（評価）
各実施例で得られた半導体素子１を実装した配線回路基板３をＸ線顕微鏡で観察して、全ての接続端子２、４のズレが５μｍ以下であれば良品と判定して、さもなくば不良品と判定した。ここで、接続端子２、４のズレとは、半導体素子１の接続端子２の中心と、配線回路基板３の接続端子４の中心との間の長さである。各実施例につき、ロット数２０で製造、評価を行ったところ、実施例１では良品率８５％、実施例２では良品率９０％、実施例３では良品率１００％であり、いずれも好成績であった。
【図面の簡単な説明】
【００３１】
【図１】本発明の実装方法を模式的に表し、工程の進行に伴って同図（Ａ）から同図（Ｂ）へと推移する。
【図２】実施例で用いる配線回路基板を模式的に表す。
【図３】実施例で用いる半導体素子を模式的に表す。
【符号の説明】
【００３２】
１    半導体素子
２    接続端子
３    配線回路基板
４    接続端子
５    異方導電性フィルム（ＡＣＦ）
６    ステージ
７    ボンディングツール
１１    シリコン層
１２    窒化ケイ素層
１３    ポリイミド層
【図１】
2005183735.tif 000003
【図２】
2005183735.tif 000004
【図３】
2005183735.tif 000005