(57)【要約】【課題】同期信号の瞬時的な欠落に対して同期信号の欠落を回避する充分な動作遅延期間を得る。【解決手段】同期信号の同期周波数より低い周波数を発生し、同期信号が入力されたとき発振出力を出力しない自走発振回路２６と、自走発振回路２６の出力又は同期信号によりスイッチング素子Ｑ１のオンタイミングを決定し、出力電圧が目標値になるようにスイッチング素子Ｑ１のオン期間を制御するオン期間制御部２８と、同期信号が入力されいる間は動作を停止し、同期信号が入力されないと動作を開始する間欠周期発生回路２３を備え、オン期間制御部２８は、同期信号が入力されない時は、自走発振回路２６のオンタイミングでスイッチング素子Ｑ１のスイッチング動作を行い、所定の時間経過後、間欠周期発生回路２３の出力に基づきスイッチング動作を間欠動作させる。【選択図】図１
2005333699.tif 000002
【特許請求の範囲】
【請求項１】
同期信号に同期してスイッチング素子のスイッチング動作を行うことにより入力電源の電圧を直流の出力電圧に変換するスイッチング電源装置において、
前記同期信号の同期周波数より低い周波数を発生し、前記同期信号が入力されたとき発振出力を出力しない自走発振回路と、
前記自走発振回路の出力又は前記同期信号により前記スイッチング素子のオンタイミングを決定し、前記出力電圧が目標値になるように前記スイッチング素子のオン期間を制御するオン期間制御部と、
前記同期信号が入力されいる間は動作を停止し、前記同期信号が入力されないと動作を開始する間欠周期発生回路を備え、
前記オン期間制御部は、前記同期信号が入力されない時は、前記自走発振回路のオンタイミングで前記スイッチング素子のスイッチング動作を行い、所定の時間経過後、前記間欠周期発生回路の出力に基づきスイッチング動作を間欠動作させることを特徴とするスイッチング電源装置。
【請求項２】
前記入力電源を起動した後に始めて前記同期信号が入力されたことを記憶する履歴記憶回路を有し、
前記オン期間制御部は、前記同期信号が入力されたことを前記履歴記憶回路が記憶していない場合には、前記同期信号の有無に関わらず、前記自走発振回路の出力に基づき前記スイッチング素子のスイッチング動作を連続することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記スイッチング素子に流れるスイッチング電流を検出し該スイッチング電流が所定の電流値以上になったかどうかを検出する電流検出回路を有し、
前記間欠周期発生回路の出力に基づき前記スイッチング素子のスイッチング動作を行っているときに、前記電流検出回路により前記所定の電流値以上のスイッチング電流が流れていることが検出されたときには、前記履歴記憶回路の前記同期信号が入力された記憶を解除させる記憶解除手段を有することを特徴とする請求項２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部からの同期信号に同期してスイッチング素子のスイッチング動作を行うスイッチング電源装置において、特に負荷の待機動作に合わせて、スイッチング素子を間欠動作させて待機電力の削減を図る技術に関する。
【背景技術】
【０００２】
外部からの同期信号に同期した周波数でスイッチング素子を駆動し、負荷に電力を供給するスイッチング電源装置は、例えば陰極線管（ＣＲＴ）表示装置（ディスプレイ）等では画面ノイズを削減するという目的で、水平同期周波数にスイッチング電源装置のスイッチング周波数を同期させている。
【０００３】
この場合、負荷が待機状態になったときに、スイッチング電源装置の動作モードを待機動作モードに切り替え、スイッチング素子を間欠動作させることにより電源部の損失を押さえ、入力電力の削減を図っている。このスイッチング電源装置は、前述の同期信号の有無を検出し、同期信号の有無により負荷の状態を判断している。このため、負荷からの特別な信号を必要としないで負荷の状態を判断できるので、簡単な構成で且つ安価となる。
【０００４】
図７は従来のスイッチング電源装置の回路構成を示す図である。このスイッチング電源装置は、直流電源Ｖｉｎの両端に、トランスＴの１次巻線ＮＰとスイッチング素子Ｑ１との直列回路が接続されている。スイッチング素子Ｑ１は、例えばＭＯＳＦＥＴから構成されており、ドレインは１次巻線ＮＰに接続され、ソースは直流電源Ｖｉｎの負極（アース）に接続され、ゲートはスイッチング素子駆動部１９に接続されている。スイッチング素子Ｑ１は、スイッチング素子駆動部１９からゲートに供給される駆動信号によりオン／オフする。
【０００５】
トランスＴの２次巻線ＮＳには、ダイオードＤ１と平滑コンデンサＣ１とからなる整流平滑回路が接続され、この整流平滑回路の出力端子には図示しない負荷が接続されている。また、整流平滑回路の出力端子間には誤差増幅器１１が接続され、誤差増幅器１１には、フォトカプラＰＣの発光部が接続されている。
【０００６】
また、同期信号検出回路１２は、同期信号Ｖｔｒｉｇ（以下、同期信号と略する。）を検出するもので、ダイオードＤ２、コンデンサＣ２、抵抗Ｒ１、コンパレータ１２１から構成されている。間欠周期発生回路１３は、同期信号検出回路１２が同期信号を検出しない場合に、自走発振回路１６によるスイッチング動作と停止を繰り返す間欠動作をスイッチング素子Ｑ１に行わせるための間欠信号を発生する。
【０００７】
自走発振回路１６は、間欠周期発生回路１３からの間欠信号の有無により発振の断続を行い、間欠信号がＨレベルのときに発振を停止し、Ｌレベルのときに発振を行う。オア回路１７は、同期信号と自走発振回路１６の出力のオアをとる。オン期間制御部１８は、オア回路１７の出力とフォトカプラＰＣの受光部に流れる電流とに基づき整流平滑回路の出力電圧が誤差増幅器１１で決定される目標値になるようにパルスのオン幅を制御する。スイッチング素子駆動部１９は、オン期間制御部１８で制御されたパルスのオン幅に基づき制御信号を生成し、制御信号によりスイッチング素子Ｑ１のスイッチング動作を制御する。
【０００８】
このように構成されたスイッチング電源装置において、同期信号が同期信号検出回路１２に入力された場合には、同期信号はダイオードＤ２とコンデンサＣ２とで整流平滑されて、整流平滑電圧がコンパレータ１２１の非反転端子に入力される。整流平滑電圧は基準電圧Ｖｒｅｆを越えるため、コンパレータ１２１の出力はＨレベルとなり、間欠周期発生回路１３は、間欠信号を自走発振回路１６に出力しない。また、同期信号が自走発振回路１６に入力された場合には、発振出力を出力しないが、オア回路１７に入力された同期信号は、オン期間制御部１８に送られる。即ち、同期信号がある場合には、同期信号に同期したスイッチング動作を行いながら、出力電圧を目標値に制御するオン期間でスイッチング素子Ｑ１を駆動し、出力電圧を負荷に供給する。
【０００９】
同期信号が入力されない場合には、自走発振回路１６は発振出力を発生し、オア回路１７に出力する。また、コンパレータ１２１の出力はＬレベルとなり、間欠周期発生回路１３は、間欠信号を発生し、その間欠信号は自走発振回路１６に入力される。自走発振回路１６は入力される間欠信号に従って間欠発振動作を行う。即ち、同期信号がない場合には、間欠信号により自走発振回路１６に基づくスイッチング動作と停止を繰り返す間欠動作を行う。
【００１０】
このように、同期信号の有無の判定を行い、同期信号がないことが検出された場合には、スイッチング電源を間欠動作させ、待機状態の負荷に適した動作モードにしている。
【００１１】
また、従来の技術に関連した技術として、例えば特許文献１がある。
【特許文献１】特開平９−９１７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した図７に示すスイッチング電源装置にあっては、同期信号を整流する部分（同期信号検出回路１２）が必要となり、部品点数が増えるという問題があった。
【００１３】
また、ＣＲＴの水平同期信号では、同期信号の切り替え時に数ミリ秒オーダーの欠落が生じる場合がある。このため、同期信号消失の検出回路をスイッチング電源装置用の集積回路に集積し、部品点数及びコストの削減を図ろうとすると、同期信号の瞬時的な欠落に対する対策として数十ミリ秒の動作遅延が必要となる。しかし、このような長い時定数を持つ時定数回路を集積回路内にそのまま集積するのは大きな実装面積を要し、また外付け部品が必要であった。間欠周期発生回路も同様であり、両方を集積するのは困難であった。
【００１４】
特に、スイッチング電源装置は、入力商用交流電源に直結しているので、安全性規格のために各部品の端子間の短絡及び開放等のアブノーマル試験が行われる。このため、集積回路の外付け部品とそれによる端子数の増加は、コストや実装面積のみならず、安全性を確認するための試験項目も増加することから、外付け部品点数は極力削減し、安全性の低下する可能性を少なくすることが望ましい。
【００１５】
本発明は、同期信号の検出と、同期信号の消失に伴い、待機モード動作を行わせるための回路をスイッチング電源装置制御用の集積回路内に集積させ、同期信号の瞬時的な欠落に対して、同期信号の欠落を回避する充分な動作遅延期間を得ると同時に、部品点数の増加を防止できるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は前記課題を解決するために以下の手段を採用した。請求項１の発明は、同期信号に同期してスイッチング素子のスイッチング動作を行うことにより入力電源の電圧を直流の出力電圧に変換するスイッチング電源装置において、前記同期信号の同期周波数より低い周波数を発生し、前記同期信号が入力されたとき発振出力を出力しない自走発振回路と、前記自走発振回路の出力又は前記同期信号により前記スイッチング素子のオンタイミングを決定し、前記出力電圧が目標値になるように前記スイッチング素子のオン期間を制御するオン期間制御部と、前記同期信号が入力されいる間は動作を停止し、前記同期信号が入力されないと動作を開始する間欠周期発生回路を備え、前記オン期間制御部は、前記同期信号が入力されない時は、前記自走発振回路のオンタイミングで前記スイッチング素子のスイッチング動作を行い、所定の時間経過後、前記間欠周期発生回路の出力に基づきスイッチング動作を間欠動作させることを特徴とする。
【００１７】
請求項２の発明は、請求項１記載のスイッチング電源装置において、前記入力電源を起動した後に始めて前記同期信号が入力されたことを記憶する履歴記憶回路を有し、前記オン期間制御部は、前記同期信号が入力されたことを前記履歴記憶回路が記憶していない場合には、前記同期信号の有無に関わらず、前記自走発振回路の出力に基づき前記スイッチング素子のスイッチング動作を連続することを特徴とする。
【００１８】
請求項３の発明は、請求項２記載のスイッチング電源装置において、前記スイッチング素子に流れるスイッチング電流を検出し該スイッチング電流が所定の電流値以上になったかどうかを検出する電流検出回路を有し、前記間欠周期発生回路の出力に基づき前記スイッチング素子のスイッチング動作を行っているときに、前記電流検出回路により前記所定の電流値以上のスイッチング電流が流れていることが検出されたときには、前記履歴記憶回路の前記同期信号が入力された記憶を解除させる記憶解除手段を有することを特徴とする。
【発明の効果】
【００１９】
請求項１の発明によれば、間欠周期発生回路は、同期信号が入力されいる間は動作を停止し、同期信号が入力されないと動作を開始し、オン期間制御部は、同期信号が入力されない時は、自走発振回路のオンタイミングでスイッチング素子のスイッチング動作を行い、所定の時間経過後、間欠周期発生回路の出力に基づきスイッチング動作を間欠動作させる。即ち、同期信号の検出及び同期信号の瞬時的な欠落に対して、待機動作時の間欠周期の最初の立ち上がりが発生するまでの時間を動作遅延時間として利用しているため、同期信号の欠落を回避する充分な動作遅延期間を得ると同時に、部品点数の増加を防止できる。
【００２０】
請求項２の発明によれば、オン期間制御部は、同期信号が入力されたことを履歴記憶回路が記憶していない場合には、同期信号の有無に関わらず、自走発振回路の出力に基づきスイッチング素子のスイッチング動作を連続する。即ち、電源起動後、同期信号が一度も入力されない状態を電源起動時と判断し、その状態では待機動作モードの間欠動作を行わず、自走発振回路によるスイッチング素子のスイッチング動作を行うことができる。
【００２１】
請求項３の発明によれば、電流検出回路は、スイッチング素子に流れるスイッチング電流が所定の電流値以上になったかどうかを検出し、記憶解除手段は、間欠周期発生回路の出力に基づきスイッチング素子のスイッチング動作を行っているときに、電流検出回路により所定の電流値以上のスイッチング電流が流れていることが検出されたときには、履歴記憶回路の同期信号が入力された記憶を解除させる。即ち、同期信号が消失しただけではなくそのときに負荷状態が充分に軽いかどうかを検出して、間欠動作を行うかどうかを判断できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係るスイッチング電源装置の実施例を図面を参照しながら詳細に説明する。
【実施例１】
【００２３】
図１は本発明の実施例１に係るスイッチング電源装置の回路構成を示す図である。このスイッチング電源装置において、直流電源Ｖｉｎ、トランスＴ、スイッチング素子Ｑ１、ダイオードＤ１、平滑コンデンサＣ１、フォトカプラＰＣ、及び誤差増幅器１１の構成は、図７に示す従来のスイッチング電源装置のそれらの構成と同一構成であるので、それらの説明は省略する。
【００２４】
スイッチング電源制御部２１は、同期信号記憶回路２２からなるフリップフロップＦＦ１、間欠周期発生回路２３、制御部電源２４、間欠信号記憶回路２５からなるフリップフロップＦＦ２、オア回路Ｕ１，Ｕ４、インバータ回路ＩＶ２、ノア回路Ｕ３、自走発振回路２６、オン期間制御部２８、スイッチング素子駆動回路２９を有している。スイッチング電源制御部２１は、スイッチング電源装置制御用の集積回路内に集積されている。
【００２５】
フリップフロップＦＦ１は、同期信号をセット端子Ｓに入力することで同期信号があったことを記憶し、自走発振回路２６の出力をリセット端子Ｒに入力することで自走発振回路２６が動作すると同期信号の記憶を解除する。
【００２６】
間欠周期発生回路２３は、フリップフロップＦＦ１が同期信号が入力されたことを記憶している間は動作を停止するもので、オア回路Ｕ２、インバータ回路ＩＶ１、ＦＥＴＱ２、ＦＥＴＱ３、コンパレータＣＰ１を有している。オア回路Ｕ２は、フリップフロップＦＦ１出力とコンパレータＣＰ１出力とのオアをとる。ＦＥＴＱ２のソースとＦＥＴＱ３のドレインとは共通接続され、ＦＥＴＱ２のドレインは定電流源を介して制御部電源２４に接続され、ＦＥＴＱ３のソースはアースされている。ＦＥＴＱ２のソースとＦＥＴＱ３のドレインとの接続点は、コンデンサＣｔの一端及びコンパレータＣＰ１の非反転端子に接続されている。オア回路Ｕ２の出力は、ＦＥＴＱ２のゲートへはインバータ回路ＩＶ１を介して接続され、ＦＥＴＱ３のゲートへは直接接続されている。コンパレータＣＰ１は、ヒステリシスコンパレータであり、コンデンサＣｔの両端電圧が電圧Ｖｔ２（Ｖｔ１＜Ｖｔ２）に達した後に電圧Ｖｔ２〜Ｖｔ１の範囲にあるときはＨレベルを出力し、コンデンサＣｔの両端電圧が電圧ゼロ〜Ｖｔ２未満のときはＬレベルを出力する。即ち、間欠周期発生回路２３は、同期信号が入力されないときコンデンサＣｔの両端電圧とに基づきコンパレータＣＰ１出力である間欠周期信号を発生する。
【００２７】
フリップフロップＦＦ２は、間欠周期発生回路２３のコンパレータＣＰ１出力をセット端子Ｓに入力し、フリップフロップＦＦ１出力をリセット端子Ｒに入力し、間欠周期発生回路２３の最初のパルスの立ち上がりを記憶し、同期信号が入力されたときにはその記憶を解除する。即ち、フリップフロップＦＦ２は、間欠周期発生回路２３のコンパレータＣＰ１出力と同期信号とに基づき、間欠動作を記憶する。
【００２８】
インバータ回路ＩＶ２は、フリップフロップＦＦ２出力を反転する。ノア回路Ｕ３は、コンパレータＣＰ１出力を反転し、インバータ回路ＩＶ２出力を反転し、これら２つの反転出力のアンドをとる。オア回路Ｕ１は、同期信号とノア回路Ｕ３出力とのオアをとる。
【００２９】
自走発振回路２６は、オア回路Ｕ１出力を入力し、同期信号の同期周波数より低い周波数を発振する時定数回路を有し、同期信号により時定数回路がリセットされて同期信号が入力されている間は発振出力が出力されず、同期信号が入力されないとき発振出力を出力するように構成されている。オア回路Ｕ４は、同期信号と自走発振回路２６の出力とのオアをとる。
【００３０】
オン期間制御部２８は、オア回路Ｕ４出力、即ち、自走発振回路２６の出力又は同期信号によりスイッチング素子Ｑ１のオンタイミングを決定し、フォトカプラＰＣの受光部に流れる電流に基づき整流平滑回路の出力電圧が誤差増幅器１１で決定される目標値になるようにスイッチング素子Ｑ１のオン期間を制御する。また、オン期間制御部２８は、フリップフロップＦＦ２が間欠周期発生回路２３の最初のパルスの立ち上がりを記憶している間は、間欠周期発生回路２３のコンパレータＣＰ１出力に基づき、自走発振回路２６に基づくスイッチング素子Ｑ１のスイッチング動作を間欠動作させる。
【００３１】
スイッチング素子駆動回路２９は、オン期間制御部２８で制御されたパルスのオン期間に基づき制御信号を生成し、制御信号によりスイッチング素子Ｑ１のスイッチング動作を制御する。
【００３２】
次にこのように構成された実施例１のスイッチング電源装置の動作を図２に示す動作波形図を参照しながら説明する。
【００３３】
（１）同期信号が入力されているときの同期動作を説明する。
【００３４】
図２に示す期間Ｔ１、期間Ｔ３、期間Ｔ６においては、まず、同期信号がオア回路Ｕ４を介してオン期間制御部２８に入力される。この同期信号は、スイッチング素子Ｑ１のオンタイミングを決めている。このため、オン期間制御部２８は、同期信号のパルスによりスイッチング素子Ｑ１のオンタイミングを決め、トランスＴの２次側からのフィードバック信号であるフォトカプラＰＣからの信号によりスイッチング素子Ｑ１のオン期間信号を発生する。
【００３５】
スイッチング素子駆動回路２９は、オン期間制御部２８で発生したオン期間信号によりスイッチング素子Ｑ１を駆動する。これにより、オン期間制御部２８は、オン期間だけスイッチング素子Ｑ１をオンさせた後にオフさせる。このため、同期信号に同期してスイッチング素子Ｑ１に電流が流れるため、スイッチング素子Ｑ１は同期動作を行う。
【００３６】
一方、同期信号は、オア回路Ｕ１を介して自走発振回路２６に入力されるが、自走発振回路２６では、同期信号が入力され続けている間は、発振出力は発生しない。
【００３７】
また、フリップフロップＦＦ１のセット端子Ｓに同期信号が入力されることで、フリップフロップＦＦ１は、同期信号が入力されたことを記憶する。即ち、同期信号が入力されている間、フリップフロップＦＦ１はセットされるため、ＨレベルのＦＦ１出力電圧がオア回路Ｕ２を介してインバータ回路ＩＶ１及びＦＥＴＱ３に出力される。このため、ＦＥＴＱ２がオフし、ＦＥＴＱ３がオンする。すると、コンデンサＣｔの電荷がＦＥＴＱ３を介して放電するため、コンパレータＣＰ１の非反転端子の電圧が略ゼロ電圧となるので、間欠周期発振回路２３は、停止状態に保持される。このため、コンパレータＣＰ１出力は、Ｌレベルとなる。
【００３８】
次に、フリップフロップＦＦ２は、間欠周期発振回路２３のコンパレータＣＰ１出力であるＬレベルをセット端子Ｓに入力し、フリップフロップＦＦ１出力をリセット端子Ｒに入力するので、同期信号により記憶を解除する。即ち、同期信号が入力されている間は、フリップフロップＦＦ１は、セットされ、フリップフロップＦＦ２は、リセットされ続ける。このため、ノア回路Ｕ３出力はＬレベルに保持される。
【００３９】
その結果、オア回路Ｕ１からは同期信号のみが出力され、自走発振回路２６は、オア回路Ｕ１からの同期信号により時定数回路の時定数をリセットされつづけるため、発振出力を出力しない。
【００４０】
このように、同期信号が入力される期間Ｔ１、期間Ｔ３、期間Ｔ６においては、同期信号に同期したスイッチング動作である同期動作を行いながら、出力電圧を目標値に制御するオン期間でスイッチング素子Ｑ１を駆動し、出力電圧を負荷に供給する。
【００４１】
（２）次に、同期信号が瞬時的に消失したときの自走発振器動作を説明する。
【００４２】
図２に示す期間Ｔ２、期間Ｔ４においては、まず、オア回路Ｕ１を介して自走発振回路２６へ同期信号が入力されなくなると、自走発振回路２６の発振出力が発生する。この発振出力の周波数は同期信号の周波数より低い。
【００４３】
すると、フリップフロップＦＦ１は、セット端子Ｓに同期信号が入力されなくなり、リセット端子Ｒに自走発振回路２６の発振出力が入力されるため、フリップフロップＦＦ１出力はＬレベルとなる。このため、Ｌレベルの信号により、オア回路Ｕ２を介して間欠周期発生回路２３のＦＥＴＱ３がオフし、ＦＥＴＱ２がオンとなる。すると、制御電源２４から定電流源、ＦＥＴＱ２を介してコンデンサＣｔに電流が流れて、コンデンサＣｔが充電されていく。
【００４４】
コンパレータＣＰ１は、コンデンサＣｔの電圧が電圧Ｖｔ２に充電されるまではその出力はＬレベルである。このため、フリップフロップＦＦ２は、リセットされた状態を保持しているので、フリップフロップＦＦ２出力は、Ｌレベルであり、ノア回路Ｕ３の入力の一方はＨレベルである。従って、ノア回路Ｕ３出力はＬレベルとなるが、このＬレベルは、オア回路Ｕ１を介して自走発振回路２６には作用しない。
【００４５】
このため、期間Ｔ２、期間Ｔ４では、自走発振回路２６で決まるスイッチング周期で、スイッチング素子Ｑ１のスイッチングを行い続ける。即ち、自走発振器動作が行われる。
【００４６】
また、コンデンサＣｔの電圧がコンパレータＣＰ１で決まる電圧Ｖｔ２に上昇する前に同期信号が復活すると（図２に示す例では、期間Ｔ２から期間Ｔ３へ切り替わる場合）、オア回路Ｕ１を通して自走発振回路２６に同期信号が入力され、自走発振回路２６の発振出力が停止する。これと同時にフリップフロップＦＦ１がセットされ、オア回路Ｕ２を介してＦＥＴＱ３がオンし、ＦＥＴＱ２がオフとなり、コンデンサＣｔは放電される。その結果、同期信号が消失する前の状態になり、そのままスイッチング素子Ｑ１のスイッチング動作を続行する。
【００４７】
（３）次に、同期信号が連続的に消失した場合の動作を説明する。
【００４８】
図２に示す期間Ｔ５においては、同期信号が連続的に消失した場合である。この場合、同期信号が瞬時的に消失した場合の動作と略同様の動作となるが、コンデンサＣｔがコンパレータＣＰ１で決まる電圧Ｖｔ２に充電されるまで同期信号が連続的に消失した場合、コンパレータＣＰ１出力はＨレベルとなる。このため、フリップフロップＦＦ２が、コンパレータＣＰ１出力の最初のＨレベルの立ち上がり時刻ｔ５１でセットされる。同期信号が入力されなくなってから時刻ｔ５１まで（期間Ｔ４）が待機動作遅延時間となる。
【００４９】
この状態では、コンパレータＣＰ１出力はＨレベルであるため、ノア回路Ｕ３入力の一方がＨレベルであり、ノア回路Ｕ３出力はＬレベルとなり、その出力は、自走発振回路２６にはこの時点では作用しない。このため、自走発振回路２６は、動作を続けてスイッチング素子Ｑ１は、スイッチング動作を継続する。
【００５０】
コンパレータＣＰ１がＨレベルになると、このＨレベルによりオア回路Ｕ２を介してＦＥＴＱ３がオンし、ＦＥＴＱ２がオフとなり、コンデンサＣｔの放電が開始される。コンパレータＣＰ１出力がＬレベルとなるためには、コンデンサＣｔの電圧がコンパレータＣＰ１のヒステリシス電圧分放電されなければならない。このため、コンパレータＣＰ１のヒステリシス電圧分（Ｖｔ２−Ｖｔ１）が放電されるまではコンパレータＣＰ１出力はＨレベルのままであり、本回路は自走発振回路２６によるスイッチング動作を継続している。
【００５１】
そして、コンデンサＣｔが放電されて、コンパレータＣＰ１出力が例えば、時刻ｔ５２でＬレベルになると、フリップフロップＦＦ２は、セットされた状態を記憶しているので、ノア回路Ｕ３入力は両方ともＬレベルとなり、ノア回路Ｕ３出力はＨレベルとなる。
【００５２】
ノア回路Ｕ３出力がＨレベルとなると、オア回路Ｕ１を介して自走発振回路２６の同期信号入力は連続的にＨレベルになる。自走発振回路２６は、同期信号によってその時定数をリセットする動作を行うので、同期信号入力が連続的にＨレベルの状態を保つと、時定数はリセットされたままとなり、発振出力を発生しない。このため、ノア回路Ｕ３出力がＨレベルの間（例えば時刻ｔ５２〜時刻ｔ５３）はスイッチング素子Ｑ１のスイッチング動作を停止する。
【００５３】
また、コンデンサＣｔが放電されていき、コンパレータＣＰ１出力が例えば時刻ｔ５２でＬレベルとなると、オア回路Ｕ２を介して今度はＦＥＴＱ３がオフし、ＦＥＴＱ２がオンとなる。このため、コンデンサＣｔは充電され、コンデンサＣｔがコンパレータＣＰ１のヒステリシス電圧分上昇して例えば時刻ｔ５３で電圧Ｖｔ２になると、再びコンパレータＣＰ１出力がＨレベルとなる。
【００５４】
すると、ＦＥＴＱ３がオンし、ＦＥＴＱ２がオフし、コンデンサＣｔは放電を開始する。コンパレータＣＰ１出力がＨレベルとなると、ノア回路Ｕ３出力がＬレベルとなり、自走発振回路２６への入力がなくなる。このため、再び自走発振回路２６の出力によりスイッチングを開始する。
【００５５】
以上の動作は、同期信号が再び入力される時刻ｔ５４まで継続され、コンデンサＣｔの充放電による間欠周期発振回路２３のコンパレータＣＰ１出力によってスイッチング素子Ｑ１のスイッチング動作が断続的に行われる。即ち、軽負荷時のスイッチング損失を低減する間欠動作が行われる。
【００５６】
このように、実施例１のスイッチング電源装置によれば、ＣＲＴディスプレイに用いる電源では外部からの同期信号に同期させてスイッチング動作を行わせ、外部からの同期信号が入力されない時は、自走発振回路によりスイッチング動作を行う。同時に待機時と判断し、スイッチング動作を間欠動作させ、待機時消費電力を低減させる。しかし、画面の解像度を切替える時などに、瞬時の同期信号の欠落が起こることがあるが、これを検出して待機モード動作になる必要は無い。実施例１のスイッチング電源装置によれば、これらの動作を行わせるスイッチング電源制御部２１をスイッチング電源装置制御用の集積回路内に集積させ、同期信号の瞬時的な欠落に対して、待機動作時の間欠周期の最初のパルスが発生するまでの時間を動作遅延時間として利用しているため、同期信号の欠落を回避する充分な動作遅延期間を得ると同時に、別途動作遅延時間を作る必要がないので、部品点数の増加、端子数の増加を防止できる。
【実施例２】
【００５７】
次に、実施例２のスイッチング電源装置について説明する。図１及び図２に示す実施例１のスイッチング電源装置では、電源の起動時にまず待機動作モードに入り、その後に同期信号が入力されることによって通常動作に入ることを想定している。
【００５８】
しかし、実際の使用上では、電源投入時に待機動作モードを介さずに直接通常動作に入れる場合も考えられる。待機モードからではなく、電源投入後待機モードを経てから通常モードへ移行するのでは正常起動に時間がかかるなどの問題がある。このため、実施例２のスイッチング電源装置では、電源起動後に、同期信号が一度も到来しない状態を電源起動時と判断し、その状態では待機モードの間欠発振動作を行わずに、自走発振回路２６によるスイッチング素子Ｑ１のスイッチング動作を継続することを特徴とする。
【００５９】
図３は本発明の実施例２に係るスイッチング電源装置の回路構成を示す図である。図３に示す実施例２のスイッチング電源装置は、図１に示す実施例１のスイッチング電源装置に対して、さらに、初期化回路３０、履歴記憶回路３１からなるフリップフロップＦＦ３、オア回路Ｕ５を備えたことを特徴とする。
【００６０】
初期化回路３０は、電源起動後に初期化信号を一度だけフリップフロップＦＦ３に出力する。フリップフロップＦＦ３は、電源を起動した後、初期化回路３０から始めて初期化信号が入力されたことを記憶する。オア回路Ｕ５は、フリップフロップＦＦ１の出力とフリップフロップＦＦ３の出力とのオアをとる。オン期間制御部２８は、フリップフロップＦＦ３が同期信号の入力を記憶していない場合には、同期信号の有無に関わらず、自走発振回路２６の出力によってスイッチング素子Ｑ１のスイッチング動作を連続させる。
【００６１】
次にこのように構成された実施例２のスイッチング電源装置の動作を図４に示す動作波形図を参照しながら説明する。
【００６２】
まず、期間Ｔ１１において、電源起動後に初期化回路３０から一度だけ出力される信号によりフリップフロップＦＦ３がセット（Ｈレベル）される。その後、同期信号が入力されない状態では、フリップフロップＦＦ３は、セットされ続けるので、オア回路Ｕ５を介してオア回路Ｕ２出力はＨレベルを維持することから、間欠周期発生回路２３は動作しない。このため、この状態では、自走発振回路２６の出力に従って、スイッチング素子Ｑ１のスイッチング動作を継続する。
【００６３】
次に、電源起動後に期間Ｔ１２において同期信号が入力されると、同期信号によりフリップフロップＦＦ３がリセットされ、自走発振回路２６は発振出力を出力せず、同期信号がオア回路Ｕ４を介してオン期間制御部２８に入力される。このため、同期信号に同期した同期動作が行われる。
【００６４】
次に、期間Ｔ１３において、同期信号が入力されなくなると、フリップフロップＦＦ３出力はＬレベルであるため、今度は間欠周期発生回路２３が動作し、そのまま同期信号が入力されない状態が継続すると、即ち、期間Ｔ１４になると、図１に示す実施例１の期間Ｔ５と同様に間欠動作に入る。
【００６５】
このように実施例２のスイッチング電源装置によれば、電源投入時は自走発振回路２６による連続発振（自走発振器動作）を行い、一度、同期信号が入力された後、同期信号が消失したことを検出することで、間欠発振による待機動作モードに入る。即ち、電源起動後、同期信号が一度も入力されない状態を電源起動時と判断し、その状態では待機動作モードの間欠動作を行わず、自走発振回路２６によるスイッチング素子のスイッチング動作を行う。このため、電源投入時に待機動作モードを介さずに直接通常動作に入る場合に対応できる。
【実施例３】
【００６６】
次に、実施例３のスイッチング電源装置について説明する。実施例３のスイッチング電源装置は、実施例２のスイッチング電源装置に対して、同期信号が消失しただけではなくそのときに負荷状態が充分に軽いかどうかを検出して、間欠動作を行うかどうかを判断する手段を設けたことを特徴とする。
【００６７】
図５は本発明の実施例３に係るスイッチング電源装置の回路構成を示す図である。図５に示す実施例３のスイッチング電源装置は、図３に示す実施例２のスイッチング電源装置に対して、さらに、スイッチング素子Ｑ１のソースに直列に接続されたスイッチング電流検出抵抗Ｒｓ、オア回路Ｕ７、コンパレータＣＰ２、アンド回路Ｕ６を備えたことを特徴とする。
【００６８】
スイッチング電流検出抵抗Ｒｓの両端には、スイッチング素子Ｑ１に流れるスイッチング電流に比例した電圧が発生する。コンパレータＣＰ２は、スイッチング電流検出抵抗Ｒｓの両端電圧が基準電圧Ｖｓを越える場合はＨレベルを出力し、両端電圧が基準電圧Ｖｓ以下の場合はＬレベルを出力することにより、スイッチング電流が所定の電流値以上になったかどうかを検出する。スイッチング電流検出抵抗ＲｓとコンパレータＣＰ２とは、本発明の電流検出回路を構成する。
【００６９】
アンド回路Ｕ６は、コンパレータＣＰ１出力とコンパレータＣＰ２出力とのアンドをとる。オア回路Ｕ７は、初期化回路３０の出力とアンド回路Ｕ６の出力とのオアをとる。即ち、アンド回路Ｕ６及びオア回路Ｕ７は、間欠周期発生回路２３の出力に基づきスイッチング素子Ｑ１のスイッチング動作を行っているときに、所定の電流値以上のスイッチング電流が流れていることが検出されたときには、フリップフロップＦＦ３の同期信号が入力された記憶を解除させる。
【００７０】
次にこのように構成された実施例３のスイッチング電源装置の動作を図６に示す動作波形図を参照しながら説明する。
【００７１】
まず、スイッチング素子Ｑ１に流れるスイッチング電流をスイッチング電流検出抵抗Ｒｓで検出し、コンパレータＣＰ２は、スイッチング電流検出抵抗Ｒｓの両端電圧が基準電圧Ｖｓ（図６では所定の電流値ＣＰ２検出レベルに対応している。）を越えると、コンパレータＣＰ２出力はＨレベルとなる。
【００７２】
コンパレータＣＰ２出力は、間欠周期発生回路２３のコンパレータＣＰ１出力とアンド（論理積）がとられているので、間欠周期発生回路２３から、間欠動作を行う出力が出力されているときだけ（図６に示す例では、期間Ｔ２４）、コンパレータＣＰ２出力がアンド回路Ｕ６からオア回路Ｕ７に出力される。
【００７３】
今、期間Ｔ２４において、コンパレータＣＰ１から間欠発振の最初のパルスの立ち上がり出力があり、さらに、コンパレータＣＰ２からスイッチング電流が所定値を超えたことを示すＨレベル出力がある場合には、アンド回路Ｕ６出力は、Ｈレベルとなり、フリップフロップＦＦ３がセットされる。
【００７４】
フリップフロップＦＦ３がセットされると、オア回路Ｕ５出力及びオア回路Ｕ２出力がＨレベルとなり、間欠周期発生回路２３が停止しフリップフロップＦＦ２がリセットされる。これにより、間欠動作を停止して、自走発振回路２６によるスイッチング素子Ｑ１の連続発振状態となる（期間Ｔ２５）。
【００７５】
このように、同期信号が消失し、間欠周期発生回路２３のコンパレータＣＰ１からＨレベルの信号が出力されているときに、スイッチング電流が所定値以上流れ、負荷が重いと判断される場合には、自走発振回路２３の出力による連続発振を継続する。即ち、同期信号が消失しただけではなくそのときに負荷状態を検出して、負荷が重い場合に自走発振器動作に切替えることができる。ＣＲＴディスプレイによっては、解像度の設定を大幅に変更した場合、内部の部品をリレーで切替える必要が有り、このような場合は比較的長い時間、同期信号が欠落し、動作遅延時間より長くなることが有る。この場合は一旦、間欠動作に入るが負荷が重いので、直ちに自走発振回路によるスイッチング素子のスイッチング動作に切替り、その後、同期信号が入力されると同期信号によるスイッチング動作が開始する。
【産業上の利用可能性】
【００７６】
本発明は、ＣＲＴ表示装置の電源装置等に適用可能である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施例１に係るスイッチング電源装置の回路構成を示す図である。
【図２】本発明の実施例１に係るスイッチング電源装置の動作を説明するための動作波形図である。
【図３】本発明の実施例２に係るスイッチング電源装置の回路構成を示す図である。
【図４】本発明の実施例２に係るスイッチング電源装置の動作を説明するための動作波形図である。
【図５】本発明の実施例３に係るスイッチング電源装置の回路構成を示す図である。
【図６】本発明の実施例３に係るスイッチング電源装置の動作を説明するための動作波形図である。
【図７】従来のスイッチング電源装置の回路構成を示す図である。
【符号の説明】
【００７８】
１１  誤差増幅器
１２  間欠信号検出回路
１３，２３  間欠周期発生回路
１６，２６  自走発振回路
１７  オア回路    
１９  スイッチング素子制御部
２１  スイッチング電源制御部
２２  同期信号記憶回路
２４  制御電源
２５  間欠信号記憶回路
１８，２８  オン期間制御部
２９  スイッチング素子駆動回路
３０  初期化回路
３１  履歴記憶回路
Ｕ１，Ｕ２，Ｕ４，Ｕ５，Ｕ７  オア回路
Ｕ３  ノア回路
Ｕ６  アンド回路
Ｑ１  スイッチング素子
Ｑ２〜Ｑ３  ＦＥＴ
Ｒ１  抵抗
Ｃ１  平滑コンデンサ
Ｃ２，Ｃ３  コンデンサ
Ｄ１，Ｄ２  ダイオード
ＦＦ１〜ＦＦ３  フリップフロップ
ＣＰ１〜ＣＰ２  コンパレータ
ＰＣ  フォトカプラ
Ｔ  トランス
ＮＰ  １次巻線
ＮＳ  ２次巻線
【図１】
2005333699.tif 000003
【図２】
2005333699.tif 000004
【図３】
2005333699.tif 000005
【図４】
2005333699.tif 000006
【図５】
2005333699.tif 000007
【図６】
2005333699.tif 000008
【図７】
2005333699.tif 000009