(57)【要約】【課題】  本発明は、ＲＦ信号の復調を最適化すること、特に、所与のクロック周波数に対する可能な伝送フローを増加することを目的とする。【解決手段】  アナログシンボルによってサポートされるバイナリ状態を決定する方法及び回路において、  シンボルの期間より短い周期の周波数に基づくサンプリング信号でシンボルをサンプリングし、  前記周波数におけるシンボルのサンプリングで得られるサンプル数より少ない数の有効なサンプルを選択し、  選択されたサンプルに基づいてシンボルの状態を決定する方法及び回路。【選択図】  図３
2005312051.tif 000002
【特許請求の範囲】
【請求項１】
アナログシンボル（ＡＳ）によってサポートされるバイナリ状態を決定する回路（４）において、
シンボルの期間より短い周期の周波数（ＣＫ）に基づくサンプリング信号を使用するアナログ・デジタル変換素子（１０）と、
前記周波数における前記シンボルのサンプリングで得られるサンプル数より少ない数の有効なサンプルを選択する手段（１１，１２，１４，１５，１６）と、
前記選択されたサンプルに基づいてシンボルの状態を決定する手段（１３）と、
を有することを特徴とする回路。
【請求項２】
前記決定手段（１３）は、奇数のサンプルを受信し、多数決基準を適用することによって前記シンボルの前記バイナリ状態を提供することを特徴とする請求項１に記載の回路。
【請求項３】
前記有効なサンプルの前記それぞれの位置（Ｎ，Ｎ−ｄ，Ｎ＋ｄ）は、トレーニング又は特徴付け段階で決定されることを特徴とする請求項１に記載の回路。
【請求項４】
前記サンプリング信号は、前記有効なサンプリング用に選択された前記位置から生じることを特徴とする請求項３に記載の回路。
【請求項５】
前記サンプリング信号は、前記周波数に対応することを特徴とする請求項１に記載の回路。
【請求項６】
前記アナログ・デジタル変換素子（１０）の出力は、シフトレジスタ（１１）の入力に送られ、該レジスタは、前記有効なサンプルを選択するマルチプレクサ（１２）に提供される並列出力を有することを特徴とする請求項５に記載の回路。
【請求項７】
レジスタ（１４，１５）が、シンボルにおいて、有効であると考えられるサンプルの少なくとも前記位置（Ｎ）を記憶することを特徴とする請求項１に記載の回路。
【請求項８】
電磁トランスポンダと読み／書き端末との伝送システムに適応することを特徴とする請求項１に記載の回路。
【請求項９】
アナログシンボル（ＡＳ）によってサポートされるバイナリ状態を決定する方法において、
シンボルの期間より短い周期の周波数（ＣＫ）に基づくサンプリング信号で前記シンボルをサンプリングし（１０）、
前記周波数における前記シンボルのサンプリングで得られるサンプル数より少ない数の有効なサンプルを選択し（１１，１２，１４，１５，１６）、
前記選択されたサンプルに基づいて前記シンボルの状態を決定する（１３）ことを特徴とする方法。
【請求項１０】
奇数のサンプルが選択され、前記異なるサンプルの前記それぞれの状態に基づいて、前記シンボルの状態が多数決によって決定されることを特徴とする請求項９に記載の方法。
【請求項１１】
前記有効なサンプルの前記それぞれの位置は、トレーニング段階に決定されることを特徴とする請求項９に記載の方法。
【請求項１２】
前記サンプリング信号は、前記有効なサンプリング用に選択された前記位置から生じることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記サンプリング信号（ＣＫ）は、前記周波数に対応することを特徴とする請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、復調器の分野に関し、より詳細には、無線周波数信号復調器に関し、その結果がデジタル処理ユニットによって活用される。
【背景技術】
【０００２】
本発明の応用例は、トランスポンダが非接触読み書き端末と通信する電磁トランスポンダシステムに関する。
【０００３】
図１は、電磁トランスポンダによる無線周波数信号の受信復調部分をブロック形式で非常に概略的に示している。
【０００４】
アンテナによって受信され、結合器によってセットアップされた後（図示なし）、無線周波数信号ＲＦは、復調されたアナログ信号ＡＳとサンプリングクロックＣＫとを提供する機能を持つアナログ復調器１（ＡＮＡＬＯＧ  ＤＭＯＤ）によって処理される。一般に、サンプリングクロックは送信キャリアから得られる。信号ＡＳ及びＣＫは、マイクロコントローラ３（ＣＰＵ）及びその他のデジタル回路で活用できる出力信号Ｏを提供する機能を持つインターフェース回路２（ＩＮＴＥＲＦ）に送られる。実際には、信号Ｏは、ＣＰＵ３が通信するデータバスに提供される。電磁トランスポンダへの応用において、端末からトランスポンダへの伝送は、符号化された情報を伝送する１３．５６メガヘルツのキャリアを使用し、一般的には、ゼロでない変調率の振幅変調において、毎秒１０６キロビットのフローで実行される。トランスポンダ側において、キャリアは、トランスポンダのバッテリがない場合にその回路に遠隔給電するのに使用される。同じ復調原理が端末においても利用される。ただし、一般に端末内にクロック信号が存在し、それがない場合にはクロック信号を受信信号から抽出する必要がある。
【０００５】
図２は、図１に示されているような回路で実行される復調の原理を、タイミング図で示している。
【０００６】
第１のタイミング図は、信号ＲＦによって伝送されて回路２の出力Ｏで回復されるデータＤの例を示している。この例において、状態０のビットの伝送は、ビット時間Ｔ内で、後に高レベルが続く低レベルに対応し、一方、状態１の伝送は、反対となる（後に低レベルが続く高レベルに対応する）。これは単なる例にすぎず、異なるタイプの符号化及び伝送が利用され得る。１３．５６メガヘルツのキャリア周波数を使用する電磁トランスポンダの例において、時間Ｔは例えば１０６キロヘルツに対応する。
【０００７】
信号Ｄの形に大まかに従う信号ＡＳ（第２タイミング図）が、アナログ復調器１の出力で得られる。
【０００８】
回復されたクロック信号ＣＫ（第３タイミング図）は、キャリア信号、つまり１３．５６メガヘルツの周波数に対応する。明確にするために、図２のタイミング図、特にタイミング図ＡＳ及びＣＫの時間スケールは一定の比率ではない。
【０００９】
図２の最後のタイミング図は、信号Ｏを示している。
【００１０】
従来の回路２において、信号ＡＳは、サイクルの中央（時間ｔ１及びｔ２）で一度だけサンプルされる。実際には、信号ＡＳは、スイッチング閾値ＴＨを有して出力Ｏに提供される状態を条件付けるインバータの入力に送られる。
【００１１】
図１及び図２に示されているような従来の復調システムの第１の欠点は、信号ＡＳが激しく乱れた場合、信号レベルが考慮される時の時刻ｔ１又はｔ２が、誤った結果を提供してしまうおそれがあることである。
【００１２】
別の欠点は、信号ＡＳの異なる時間の分析を互いに近くにすることができないことであり、これは、最大でもクロックＣＫの周波数に対応するクロック周波数をＣＰＵが有していて、そのＣＰＵの動作速度と互換性のない速度を導いてしまうからである。従って、フローが制限されてしまう。
【００１３】
１３．５６メガヘルツの周波数に基づく電磁トランスポンダシステムを例に挙げると、実際には、受信データのソフトウエア分析に必要な時間を考慮するため、毎秒１０６キロビットがその限界である。
【００１４】
そのようなシステムの伝送速度を増やせることが望ましい。例えば、画像が伝送される応用において（フォトグラフ，バイオメトリック，プリント）、毎秒１０６キロビットのフローでは、数秒の伝送時間をもたらしてしまい、望ましい分析速度とは互換性がない。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、ＲＦ信号の復調を最適化すること、特に、所与のクロック周波数に対する可能な伝送フローを増加することを目的とする。
【００１６】
本発明はまた、アナログ復調器からの信号に起こり得る乱れの問題を解決する解決策を提供することを目的とする。
【００１７】
本発明はまた、従来の電磁トランスポンダの構造、特に、クロックが無線周波数信号と同時に伝送されるシステムと互換性がある解決策を提供することを目的とする。
【課題を解決するための手段】
【００１８】
これら及びその他の目的を達成するために、本発明は、アナログシンボルによってサポートされるバイナリ状態を決定する回路において、
シンボルの期間より短い周期の周波数に基づくサンプリング信号を使用するアナログ・デジタル変換素子と、
前記周波数におけるシンボルのサンプリングで得られるサンプル数より少ない数の有効なサンプルを選択する手段と、
選択されたサンプルに基づいてシンボルの状態を決定する手段とを有する回路を提供する。
【００１９】
本発明の実施形態によると、前記決定手段は、奇数のサンプルを受信し、多数決基準を適用することによってシンボルのバイナリ状態を提供する。
【００２０】
本発明の実施形態によると、有効なサンプルのそれぞれの位置は、トレーニング又は特徴付け段階で決定される。
【００２１】
本発明の実施形態によると、サンプリング信号は、有効なサンプリング用に選択された位置から生じる。
【００２２】
本発明の実施形態によると、サンプリング信号は、前記周波数に対応する。
【００２３】
本発明の実施形態によると、アナログ・デジタル変換素子の出力は、シフトレジスタの入力に送られ、そのレジスタは、前記有効なサンプルを選択するマルチプレクサに提供される並列出力を有する。
【００２４】
本発明の実施形態によると、レジスタは、シンボルにおいて、有効であると考えられるサンプルの少なくとも位置を記憶する。
【００２５】
本発明の実施形態によると、電磁トランスポンダと読み／書き端末との伝送システムに適応する。
【００２６】
本発明はまた、アナログシンボルによってサポートされるバイナリ状態を決定する方法において、
シンボルの期間より短い周期の周波数に基づくサンプリング信号でシンボルをサンプリングし、
前記周波数におけるシンボルのサンプリングで得られるサンプル数より少ない数の有効なサンプルを選択し、
選択されたサンプルに基づいてシンボルの状態を決定する方法を提供する。
【００２７】
本発明の実施形態によると、奇数のサンプルが選択され、異なるサンプルのそれぞれの状態に基づいて、シンボルの状態が多数決によって決定される。
【００２８】
本発明の実施形態によると、有効なサンプルのそれぞれの位置は、トレーニング段階によって決定される。
【００２９】
本発明の実施形態によると、サンプル信号は、有効なサンプリング用に選択された位置から生じる。
【００３０】
本発明の実施形態によると、サンプリング信号は、前記周波数に対応する。
【００３１】
本発明の前述の目的、特徴及び利点及びその他のものは、添付の図面に関連して以下の何ら限定されることのない詳細な実施形態の説明で詳しく述べられる。
【発明を実施するための最良の形態】
【００３２】
異なる図において、同一の素子は、同一参照番号で示されている。明確にするために、本発明の理解に必要な素子のみが図に示され、以下で説明される。特に、復調器の下流にある回路は、詳細には述べられておらず、本発明は、従来における信号のどんなソフトウエア利用とも互換性がある。同様に、本発明に使用されるアナログ復調器の内部構造は、従来の構造に対応するものであり、詳細には述べられていない。
【００３３】
本発明の特徴は、シンボルの中でいくつかのサンプルを選択し、ＣＰＵを使用しないで、これらサンプルからシンボルの状態０又は１を推測することである。本発明によると、考慮されるサンプル数は、サンプリング信号が基づいている周波数でのサンプリングで得られるサンプル数より少ない。
【００３４】
本発明の別の特徴は、トレーニング又は特徴付け段階で決定された位置（時間）での信頼性のあるサンプルに対応して、シンボルごとに減少した数のサンプルを選択し、これら選択されたサンプルからシンボルの状態を推測することにある。
【００３５】
示されていない第１の実施形態によると、アナログ復調器からのアナログ信号は、選択されたサンプルを提供する時間に対応する時間に、シンボルの中で直接サンプルされる。これが、シンボルの期間より小さい周期の周波数に基づいてその周波数のエッジ数より少ないエッジ数のサンプリング信号を生成することとなる。
【００３６】
第２の実施形態によると、直接サンプリング周波数に基づいているサンプリング信号は、この周波数である。アナログ復調器からのアナログ信号は、好ましくは利用可能な最大周波数に対応する周波数でサンプルされる。そして、シンボルの状態０又は１が、いくつかの選択されたサンプルから推測される。
【００３７】
図３は、本発明に従う復調器のこの第２の実施形態をブロック形式で非常に概略的に示している。
【００３８】
先に述べたとおり、無線周波数信号ＲＦは、アナログ復調器１（ＡＮＡＬＯＧ  ＤＥＭＯＤ）によって受信され、そのアナログ復調器は、アナログ信号ＡＳとここではサンプリング信号を形成するキャリアの周波数のクロック信号ＣＫとを引き出す。信号ＣＫは、インターフェース回路２に伝送され、その回路２が、図１の従来の回路のようにデジタル信号ＯをＣＰＵ３に提供する。
【００３９】
本発明のこの実施形態によると、復調最適化回路４（ＤＥＭＯＰＴ）が、信号ＡＳを提供するアナログ復調器１の出力と、対応するインターフェース回路２の入力との間に配置される。回路４は更に、クロック信号ＣＫと、ＣＰＵ３からの制御信号ＣＴとを受信する。
【００４０】
回路４は、受信されたシンボルの状態０又は１に対応する信号ＤＳを提供する機能を有している。従って、インターフェース回路２は、ＣＰＵ３で利用できる状態を直接受信する。別の実施形態によると、信号ＯがＣＰＵ３との接続バスと電気的に互換性があれば、回路２は省略することができる。
【００４１】
図４は、本発明に従う回路４の実施形態を示している。
【００４２】
信号ＡＳは、クロック信号ＣＫの周波数に対応するサンプリング周波数を持つアナログ・デジタル変換器１０（Ａ／Ｄ）を通る。変換器１０の出力は、ワード長が伝送されたデータシンボルに含まれるサンプル数に対応するシフトレジスタ１１（ＳＲＥＧ）の直列入力に送られる。
【００４３】
レジスタ１１の全てのビットは並列に読み出され、有効なシンボルの状態となるいくつかのサンプルを選択する機能を持つマルチプレクサ１２の入力に送られる。
【００４４】
好ましくは、図４に図示されているように、マルチプレクサ１２は、奇数のサンプル（例えば３）を選択し、多数決方式を適用することによってシンボルの状態を決定する機能を持つ決定回路１３（ＤＥＣＩＤ）に提供する。回路１３の出力は、ビットＤＳを提供する。
【００４５】
好ましい実施形態によると、マルチプレクサ１２によって実行される選択は、パラメータ化できる。例えば、２つのレジスタ１４（ＮＲＥＧ）及び１５（ｄＲＥＧ）は、信頼できると考えられるサンプル範囲の中心サンプル位置Ｎと、有効範囲の２つのサンプル間の距離ｄとを示すワードをそれぞれ含んでいる。レジスタ１４及び１５のそれぞれの値は、演算回路１６によって活用され、回路は、その範囲における中心サンプルのそれぞれの位置Ｎと、エンドサンプルのそれぞれの位置Ｎ＋ｄ及びＮ−ｄとをマルチプレクサ１２に提供する。これが、選択信号ＳＥＬの生成例であるが、その他の手段が利用されてもよい。例えば、対称的な距離ｄは、サンプル位置間の互いに異なる間隔に置き換えられてもよい。
【００４６】
レジスタ１４及び１５のそれぞれの内容は、所定のパラメータ化データに従って、ＣＰＵ３によって回路４へロードされる。レジスタ１１の大きさが１６ビットである特定の例では、レジスタ１４及び１５は、有効なサンプルの位置を示すクオーテット(quartets)をそれぞれ含んでいる。
【００４７】
図５は、本発明に従う最適化回路の動作をタイミング図形式で図示している。これらのタイミング図は、伝送された状態１及び０に対して、それぞれクロック信号ＣＫ，信号ＡＳ，マルチプレクサ１２の選択信号ＳＥＬ及び回路１３の出力ＤＳを示している。
【００４８】
信号ＡＳが従来の乱れた形であると仮定する。この信号は、クロックＣＫの周波数でサンプルされ、マルチプレクサは、それぞれの位置Ｎ−ｄ及びＮ＋ｄによって表される３つのサンプルを選択する。図５の例において、その左側部分では、サンプリングは状態１を信号ＤＳに提供し、一方、右側部分（第２シンボル）は、状態０を提供する。
【００４９】
本発明の利点は、復調された信号の過渡的な乱れによって起こり得る検出エラーを防ぐことである。図５の右側部分に、そのような乱れがピークｐの形で示されている。この場合、サンプルＮは高状態と考えられるにもかかわらず、回路１３によって実行される多数決により、伝送されたビットの状態が０であることを確認することができる。
【００５０】
本発明の第１の実施形態によると、最も有効なサンプルは、特徴付けの段階、つまり製品のテストより詳細にはプロダクトバッチのテストにより決定される。本発明は、信号ＡＳの一般的な形が、同一集積回路チップバッチに対してほとんどの場合反復的であるということを利用している。
【００５１】
第２の実施形態によると、起こり得るドリフトに復調器を適合させるために、製品のライフタイム中に、トレーニング段階が周期的に実行される。これら２つの実施形態は、組み合わされてもよい。
【００５２】
トレーニング又は特徴付け段階の実施は、特定の困難を伴わない。伝送されたメッセージの性質を知り、レジスタ１４及び１５のいくつかの異なるパラメータ化を実行し、（有効であると考えられる）多数のシンボルに渡って正しい結果を提供する第１のパラメータ化を選択すればよい。
【００５３】
本発明の利点は、所与のクロック周波数に対する伝送レートを速めることができ、一方、伝送されたデータのソフトウエア解釈と互換性を維持することができることである。実際、ＣＰＵは、実際のサンプルの選択には干渉しない（レジスタ１４及び１５の制御段階を除く）。従って、伝送されるビットの数を増やすことができ、一方、ＣＰＵによる解釈の可能性を考慮することができる。
【００５４】
従って、電磁トランスポンダの例を挙げると、１３．５６メガヘルツのキャリアにおいて、本発明に従うシンボルの期間Ｔ´は、毎秒８４７．５キロビットのフローに対応する。そのような因数８（従来の毎秒１０６キロビットのフローに対する）は、小さいように思われるが実際にはとても有利なものである。例えば、従来では伝送されるのに４秒かかる画像が、本発明により１／２秒しかかからない。この速度は、特に、認証又はアクセス制御の応用における速い分析ニーズと互換性がある。
【００５５】
本発明の別の利点は、このように形成された復調器がパラメータ化できるということである。従って同じハードウエア回路が、異なる集積回路に適合するようにカスタマイズされてもよい。
【００５６】
勿論、本発明は、当業者に容易に起こる種々の変形、修正及び改良を有する。特に、上記以外の周波数及びフローが活用されてもよい。
【００５７】
更に、本発明は、特にフローの加速に関して述べられてきたが、一定のフローでもアナログ復調器の信頼性を改善することはできる。
【００５８】
更に、上記の所与の機能的記述に基づく、ハードウエア及び／又はソフトウエア手段によってなされる本発明の実践的な実施形態は、当業者の能力の範囲内である。
【００５９】
最後に、選択が実際のサンプルよりむしろサンプリング時間で直接実行される第１実施形態に示された適合例は、既知のコンポーネントを利用することにより、当業者の能力の範囲内である。
【００６０】
そのような変形、修正及び改良は、この開示の一部であり、本発明の精神及び範囲内である。従って、前述の説明は、単なる例であり、限定しようとするものではない。本発明は、請求項及びその均等物においてのみ限定される。
【図面の簡単な説明】
【００６１】
【図１】従来の復調構造を示している。
【図２】図１の復調器の動作を図示している。
【図３】本発明に従う復調器の構造例をブロック形式で概略的に示している。
【図４】本発明に従う復調オプティマイザの実施形態を示している。
【図５】本発明に従う復調オプティマイザの動作をタイミング図形式で示している。
【符号の説明】
【００６２】
１  アナログ復調器
２  インターフェース回路
３  ＣＰＵ
４  復調最適化回路
１１、１４、１５  レジスタ
１２  マルチプレクサ
１３  決定回路
１６  演算回路
【図１】
2005312051.tif 000003
【図２】
2005312051.tif 000004
【図３】
2005312051.tif 000005
【図４】
2005312051.tif 000006
【図５】
2005312051.tif 000007
【外国語明細書】
2005312051.tif 000008
2005312051.tif 000009
2005312051.tif 000010
2005312051.tif 000011
2005312051.tif 000012
2005312051.tif 000013
2005312051.tif 000014
2005312051.tif 000015
2005312051.tif 000016
2005312051.tif 000017
2005312051.tif 000018
2005312051.tif 000019
2005312051.tif 000020
2005312051.tif 000021