(57)【要約】【課題】非接触にて記憶素子に記憶されている情報を取得するとともに基板本体上において電子部品の実装に利用可能な領域の面積を大きくする。【解決手段】回路基板１は、多層の配線パターンが形成された基板本体１１、基板本体１１上に実装された記憶素子１３および複数の電子部品１２、並びに、記憶素子１３と電気的に接続されて記憶素子１３に記憶されている情報の読み取りに利用されるアンテナ１４を備える。回路基板１では、アンテナ１４を介して記憶素子１３に記憶される情報を非接触にて取得することができる。バーコード等に比べて小さい記憶素子１３が用いられ、さらにアンテナ１４が内部に設けられるため、基板本体１１上において電子部品１２の実装に利用可能な領域の面積を大きくすることができる。回路基板１の製造工程においては、記憶素子１３を電子部品１２とともに実装し、実装に係る工程を短縮することができる。【選択図】図１
2005243796.tif 000002
【特許請求の範囲】
【請求項１】
回路基板であって、
配線パターンが形成された基板本体と、
前記配線パターン上に実装された複数の電子部品と、
所定の情報を記憶するとともに前記複数の電子部品が実装される際に実装された記憶素子と、
前記記憶素子と電気的に接続されて前記記憶素子に記憶されている前記所定の情報の読み取りに利用されるアンテナと、
を備えることを特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板であって、
前記アンテナが、前記配線パターンとともに形成されたものであることを特徴とする回路基板。
【請求項３】
回路基板であって、
多層の配線パターンが形成された基板本体と、
所定の情報を記憶するとともに前記基板本体の表面の配線パターン上に実装された記憶素子と、
前記基板本体の内部に設けられ、前記記憶素子と電気的に接続されて前記記憶素子に記憶されている前記所定の情報の読み取りに利用されるアンテナと、
を備えることを特徴とする回路基板。
【請求項４】
請求項３に記載の回路基板であって、
前記アンテナが、前記多層の配線パターンのうちの１層とともに形成されたものであることを特徴とする回路基板。
【請求項５】
請求項３または４に記載の回路基板であって、
前記アンテナが、前記基板本体の外周に沿って設けられることを特徴とする回路基板。
【請求項６】
回路基板の製造方法であって、
配線パターンおよびアンテナが設けられた基板本体上にはんだペーストを付与する工程と、
所定の情報を記憶する記憶素子を複数の電子部品とともに前記はんだペースト上に装着する工程と、
前記装着する工程の後または前記装着する工程と並行して、前記はんだペーストを介して前記記憶素子および前記複数の電子部品を前記基板本体に固着させ、前記記憶素子を前記アンテナと電気的に接続する工程と、
を備えることを特徴とする回路基板の製造方法。
【請求項７】
請求項６に記載の回路基板の製造方法であって、
前記アンテナを介して前記記憶素子に記憶されている前記所定の情報を読み取る工程と、
前記所定の情報を前記基板本体または前記複数の電子部品のいずれかの情報と関連づけて記憶装置に記憶する工程と、
をさらに備えることを特徴とする回路基板の製造方法。
【請求項８】
請求項７に記載の回路基板の製造方法であって、
前記所定の情報を読み取る工程と並行して、前記複数の電子部品の前記基板本体への実装状態を検査する工程、
をさらに備えることを特徴とする回路基板の製造方法。
【請求項９】
回路基板の製造方法であって、
複数の基板要素のそれぞれに配線パターンを形成する工程と、
もう１つの基板要素に配線パターンとともにアンテナを形成する工程と、
前記もう１つの基板要素の配線パターン上に少なくとも１つの基板要素を重ねつつ、前記複数の基板要素と前記もう１つの基板要素とを積層して接着することにより、多層の配線パターンを備える基板本体を形成する工程と、
前記基板本体上に所定の情報を記憶する記憶素子を実装し、前記記憶素子と前記アンテナとを電気的に接続する工程と、
を備えることを特徴とする回路基板の製造方法。
【請求項１０】
回路基板に電子部品を実装する電子部品実装システムであって、
配線パターンおよびアンテナが設けられた基板本体上にはんだペーストを付与し、所定の情報を記憶する記憶素子を複数の電子部品とともに前記はんだペースト上に装着し、装着後または装着と並行して前記はんだペーストを介して前記記憶素子および前記複数の電子部品を前記基板本体に固着させ、前記記憶素子を前記アンテナと電気的に接続する実装装置群と、
前記アンテナを介して前記記憶素子に記憶されている前記所定の情報を読み取る読取部と、
前記所定の情報を前記基板本体の情報または前記複数の電子部品のいずれかの情報と関連づけて記憶する記憶装置と、
を備えることを特徴とする電子部品実装システム。
【請求項１１】
請求項１０に記載の電子部品実装システムであって、
前記複数の電子部品の前記基板本体への実装状態を検査する検査装置をさらに備え、
前記読取部が、前記検査装置に設けられることを特徴とする電子部品実装システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品が実装される回路基板およびその製造方法、並びに、回路基板に電子部品を実装する電子部品実装システムに関する。
【背景技術】
【０００２】
従来より、回路基板の製造条件や品質等を管理する際に回路基板を識別する方法として、回路基板を識別する情報をバーコードや２次元コードとして回路基板に印字または刻印し、これらの識別情報をバーコードリーダ等により読み取ることにより各回路基板を識別する方法が用いられている。
【０００３】
一方、回路基板に取り付けられたデータキャリアから、電磁誘導方式により識別情報を読み取る方法も知られており、例えば、特許文献１では、識別情報の送受信に用いられるアンテナを回路基板上の周囲もしくは一部にプリント配線により設けることにより、データキャリアを小型化する技術が提案されている。
【特許文献１】実開平６−４８５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、バーコード等が刻印された従来の回路基板では、回路基板の材質や色によってはバーコードの読み取りミスが発生することがある。また、回路基板が製品に組み込まれてバーコードが視認できない状態においては、バーコードとして記憶された情報を製品の外側から読み取ることはできない。さらに、回路基板に実装される電子部品の高密度化等により、記憶する情報量が増大する一方で、バーコードを刻印するために要する面積の確保が困難となっている。また、回路基板の製造においてバーコードを刻印するための装置および工程が必要となり、製造コストも増大する。
【０００５】
このような問題を解決するために特許文献１に開示された技術を利用しようとした場合、特許文献１ではデータキャリアが予め回路基板に実装されることが前提となるため、実際に電子部品が実装される前にデータキャリアを実装する工程が別途必要となり、煩雑な実装工程を伴うこととなる。また、データキャリアに接続されるアンテナを回路基板の表面に設けるとアンテナにより実装に利用可能な領域が制限されてしまう。
【０００６】
本発明は上記課題に鑑みなされたものであり、電子部品の実装工程が煩雑なものとなることを防止して実装工程を短縮化し、かつ、回路基板に係る情報を非接触にて取得可能な記憶素子に記憶させて基板本体上の実装に利用される領域の面積を大きくすることを第１の目的とし、アンテナによる占有を防止して基板本体上の実装に利用される領域の面積を大きくすることを第２の目的としている。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、回路基板であって、配線パターンが形成された基板本体と、前記配線パターン上に実装された複数の電子部品と、所定の情報を記憶するとともに前記複数の電子部品が実装される際に実装された記憶素子と、前記記憶素子と電気的に接続されて前記記憶素子に記憶されている前記所定の情報の読み取りに利用されるアンテナとを備える。
【０００８】
請求項２に記載の発明は、請求項１に記載の回路基板であって、前記アンテナが、前記配線パターンとともに形成されたものである。
【０００９】
請求項３に記載の発明は、回路基板であって、多層の配線パターンが形成された基板本体と、所定の情報を記憶するとともに前記基板本体の表面の配線パターン上に実装された記憶素子と、前記基板本体の内部に設けられ、前記記憶素子と電気的に接続されて前記記憶素子に記憶されている前記所定の情報の読み取りに利用されるアンテナとを備える。
【００１０】
請求項４に記載の発明は、請求項３に記載の回路基板であって、前記アンテナが、前記多層の配線パターンのうちの１層とともに形成されたものである。
【００１１】
請求項５に記載の発明は、請求項３または４に記載の回路基板であって、前記アンテナが、前記基板本体の外周に沿って設けられる。
【００１２】
請求項６に記載の発明は、回路基板の製造方法であって、配線パターンおよびアンテナが設けられた基板本体上にはんだペーストを付与する工程と、所定の情報を記憶する記憶素子を複数の電子部品とともに前記はんだペースト上に装着する工程と、前記装着する工程の後または前記装着する工程と並行して、前記はんだペーストを介して前記記憶素子および前記複数の電子部品を前記基板本体に固着させ、前記記憶素子を前記アンテナと電気的に接続する工程とを備える。
【００１３】
請求項７に記載の発明は、請求項６に記載の回路基板の製造方法であって、前記アンテナを介して前記記憶素子に記憶されている前記所定の情報を読み取る工程と、前記所定の情報を前記基板本体または前記複数の電子部品のいずれかの情報と関連づけて記憶装置に記憶する工程とをさらに備える。
【００１４】
請求項８に記載の発明は、請求項７に記載の回路基板の製造方法であって、前記所定の情報を読み取る工程と並行して、前記複数の電子部品の前記基板本体への実装状態を検査する工程、をさらに備える。
【００１５】
請求項９に記載の発明は、回路基板の製造方法であって、複数の基板要素のそれぞれに配線パターンを形成する工程と、もう１つの基板要素に配線パターンとともにアンテナを形成する工程と、前記もう１つの基板要素の配線パターン上に少なくとも１つの基板要素を重ねつつ、前記複数の基板要素と前記もう１つの基板要素とを積層して接着することにより、多層の配線パターンを備える基板本体を形成する工程と、前記基板本体上に所定の情報を記憶する記憶素子を実装し、前記記憶素子と前記アンテナとを電気的に接続する工程とを備える。
【００１６】
請求項１０に記載の発明は、回路基板に電子部品を実装する電子部品実装システムであって、配線パターンおよびアンテナが設けられた基板本体上にはんだペーストを付与し、所定の情報を記憶する記憶素子を複数の電子部品とともに前記はんだペースト上に装着し、装着後または装着と並行して前記はんだペーストを介して前記記憶素子および前記複数の電子部品を前記基板本体に固着させ、前記記憶素子を前記アンテナと電気的に接続する実装装置群と、前記アンテナを介して前記記憶素子に記憶されている前記所定の情報を読み取る読取部と、前記所定の情報を前記基板本体の情報または前記複数の電子部品のいずれかの情報と関連づけて記憶する記憶装置とを備える。
【００１７】
請求項１１に記載の発明は、請求項１０に記載の電子部品実装システムであって、前記複数の電子部品の前記基板本体への実装状態を検査する検査装置をさらに備え、前記読取部が、前記検査装置に設けられる。
【発明の効果】
【００１８】
本発明では、非接触にて記憶素子に記憶されている情報を取得することができるとともに基板本体上の電子部品の実装に利用可能な領域の面積を大きくすることができる。
【００１９】
請求項１，６および１０の発明では、さらに、電子部品および記憶素子の実装に係る工程を個別に実施する場合よりも短縮することができる。
【００２０】
請求項２の発明では、基板本体の製造工程を簡素化することができる。
【００２１】
請求項４の発明では、基板本体の内部にアンテナを容易に設けることができる。
【００２２】
請求項５の発明では、実装面における電子部品の実装に対して配置上の制限を与えることなくアンテナを大型化することができる。
【００２３】
請求項７および１０の発明では、電子部品の実装時に製造管理に係る情報を得ることができる。
【００２４】
請求項８および１１の発明では、実装に関連する一連の処理の効率を損なうことなく情報の読み取りを行うことができる。
【発明を実施するための最良の形態】
【００２５】
図１は、本発明の一の実施の形態に係る回路基板１の構成を示す平面図であり、図２は、回路基板１を図１中に示す（−Ｙ）側から（＋Ｙ）方向を向いて見た断面図である。回路基板１は、配線パターンが形成された基板本体１１、基板本体１１の表面の配線パターン上に実装された複数の電子部品１２、および、所定の情報を記憶する記憶素子１３、並びに、基板本体１１の外周に沿って設けられ、記憶素子１３と電気的に接続されて記憶素子１３に記憶されている情報の読み取りに利用されるアンテナ１４を備える。
【００２６】
基板本体１１は、図２に示すように、絶縁層の上面に配線パターンが形成された複数（本実施の形態では３つ）の基板要素１５、並びに、絶縁層の上面に配線パターンおよびアンテナ１４が形成された基板要素（以下、「アンテナ基板要素」という。）１６を備え、アンテナ基板要素１６が、２つの基板要素１５の間に挟まれて接着されることにより、多層の配線パターンを備える多層基板として形成される。なお、図１および図２ではアンテナ１４以外の配線パターンやビアの図示を省略しており、図２では各基板要素１５およびアンテナ基板要素１６の厚さを強調している。
【００２７】
回路基板１では、基板本体１１の（＋Ｚ）側の表面（以下、「実装面」という。）１１１に電子部品１２および記憶素子１３が実装されており、アンテナ１４は基板本体１１の内部に設けられる。記憶素子１３とアンテナ１４とは、アンテナ基板要素１６の（＋Ｚ）側の基板要素１５を貫通するビア１４１により電気的に接続される。記憶素子１３には、回路基板１を識別するためのシリアル番号（以下、「基板識別情報」という。）が予め記憶されている。
【００２８】
図３は、回路基板１の製造工程を示す図である。回路基板１が製造される際には、まず、絶縁層上に銅箔が形成された加工前の３つの基板要素１５のそれぞれにフォトリソグラフィ法により配線パターンが形成される（ステップＳ１１）。具体的には、銅箔に感光性樹脂であるフォトレジストが塗布され、配線パターンに対応する開口が形成されたマスクを介して光が照射される。続いて、基板要素１５が現像処理され、配線パターンに対応する部位以外のレジストが除去されてレジストパターンが形成される。次に、エッチング処理が行われてレジストパターンに覆われていない銅箔が除去された後、レジストパターンが除去され、基板要素１５上の銅箔のうちレジストパターンに覆われていた部位のみが残置されて配線パターンが形成される。
【００２９】
続いて、絶縁層上に銅箔が形成された加工前のアンテナ基板要素１６が上記と同様にフォトリソグラフィ法により加工され、アンテナ基板要素１６の外周に沿う位置にアンテナ１４が形成され、また、アンテナ１４の内側（アンテナ基板要素１６の中央に近い側）等のアンテナ１４とは干渉しない位置に配線パターンが形成される（ステップＳ１２）。このように、アンテナ基板要素１６では、アンテナ１４が配線パターンとともにアンテナ基板要素１６上に形成される。なお、アンテナ基板要素１６の加工（ステップＳ１２）および複数の基板要素１５の加工（ステップＳ１１）の順序は任意に変更されてよい。
【００３０】
次に、配線パターンが形成された表面を上側（（＋Ｚ）側）に向けて重ね合わされた２つの基板要素１５の上（（＋Ｚ）側）にアンテナ基板要素１６を重ね、さらにその上（すなわち、アンテナ基板要素１６の配線パターンおよびアンテナ１４上）に１つの基板要素１５を重ねつつ、アンテナ基板要素１６および３つの基板要素１５を積層して接着することにより、多層の配線パターンを有するとともにアンテナ１４が内蔵された基板本体１１が形成される（ステップＳ１３）。
【００３１】
以上のように、基板本体１１では、アンテナ１４が多層の配線パターンのうちの１層とともに形成されるため、基板本体１１の製造工程を簡素化することができる。また、アンテナ１４が形成されたアンテナ基板要素１６上に基板要素１５が接着されることにより、多層基板である基板本体１１の内部にアンテナ１４を容易に設けることができる。
【００３２】
基板本体１１が形成されると、記憶素子１３および複数の電子部品１２が基板本体１１の実装面１１１上に実装され、記憶素子１３とアンテナ１４とが電気的に接続される（ステップＳ１４）。その後、記憶素子１３に予め記憶されている基板識別情報がアンテナ１４を介して読み取られ、所定の記憶装置に記憶されて回路基板１の製造が終了する（ステップＳ１５）。
【００３３】
図４は、上述の回路基板１の製造工程において、電子部品１２および記憶素子１３の実装工程、並びに、基板識別情報の読み取り工程（ステップＳ１４，Ｓ１５）を行う電子部品実装システム２の構成を示すブロック図である。電子部品実装システム２は、基板本体１１に電子部品１２および記憶素子１３を実装するシステムであり、電子部品１２および記憶素子１３の実装に係る処理を行う実装装置群としてスクリーン印刷装置２１、電子部品装着装置２２およびリフロー装置２３を備え、さらに、複数の電子部品１２の基板本体１１への実装状態を検査する検査装置２４、および、記憶素子１３から読み取った基板識別情報を記憶する記憶装置２５を備える。図４中において実線にて描く矢印は基板本体１１の流れを示し、破線にて描く矢印は基板識別情報の流れを示す。
【００３４】
スクリーン印刷装置２１は、基板本体１１に接着材料であるはんだペーストをマスクを介して印刷する装置であり、印刷パターンの開口が形成されたマスク、および、マスク上のはんだペーストを押し出して（スキージして）マスクの開口に充填するスキージを備える。
【００３５】
図５は、電子部品装着装置２２の構成を示す図である。電子部品装着装置２２は、スクリーン印刷装置２１により基板本体１１上に付与されたはんだペースト上に、電子部品１２および記憶素子１３を装着する装置である。電子部品装着装置２２は、基板本体１１を保持して図５中のＸ方向に搬送する基板搬送機構２２１、基板搬送機構２２１により所定位置に保持された基板本体１１に電子部品１２および記憶素子１３を装着する装着機構２２２、並びに、装着機構２２２に電子部品１２および記憶素子１３を供給する部品供給部２２３を備える。
【００３６】
基板搬送機構２２１は、Ｘ方向に伸びる１組のガイドレール２２１１を備え、ガイドレール２２１１により保持される基板本体１１は、ガイドレール２２１１内に設けられたベルトにより（＋Ｘ）方向に搬送される。装着機構２２２は、電子部品１２または記憶素子１３を吸着して保持する複数の吸着ノズル２２２３を有するヘッド部２２２１、および、ヘッド部２２２１をＸＹ平面内にて（すなわち、基板本体１１の実装面１１１に沿う方向に）移動するヘッド部移動機構２２２２を備える。部品供給部２２３は、Ｘ方向に配列される複数の部品カセット２２３１を備え、各部品カセット２２３１には、複数の電子部品１２または記憶素子１３が配列収納されたテープ部材が巻き付けて取り付けられる。
【００３７】
図４に示すリフロー装置２３は、電子部品装着装置２２により電子部品１２および記憶素子１３が装着された基板本体１１にリフローを行う装置である。リフロー装置２３は、基板本体１１を保持して搬送する搬送機構、基板本体１１に加熱を伴う処理を行う加熱部、および、加熱部により加熱された基板本体１１を冷却する冷却部を備える。
【００３８】
図６は、検査装置２４の構成を示す図である。検査装置２４は、基板本体１１を保持して図６中のＸ方向に搬送する基板搬送機構２４１、基板搬送機構２４１により所定位置に保持された基板本体１１を撮像するカメラ２４２、基板本体１１のアンテナ１４（図１参照）を介して記憶素子１３に記憶されている基板識別情報を読み取る読取部２４３、カメラ２４２および読取部２４３をＸＹ平面内にて（すなわち、実装面１１１に沿う方向に）移動する移動機構２４４、並びに、これらの機構を制御する制御部２４５を備える。
【００３９】
図４に示す記憶装置２５には、回路基板１の管理に用いられる基板本体１１に関する情報、および／または、基板本体１１に実装された電子部品１２に関する情報が予め記憶されている。以下、これらの情報を「基板管理情報」といい、具体的には、基板本体１１の種類、実装される電子部品１２の種類や個数、ロット識別番号等の情報が回路基板１の管理に用いられる。なお、電子部品１２に関する情報は、実装された全ての電子部品１２に関する情報であってもよく、ＱＦＰ(Quad Flat Package)等の高価かつ繊細な（衝撃等に対する耐性の低い）一部の電子部品１２に関する情報であってもよい。これにより、回路基板１の品質を効率良く管理することができる。
【００４０】
図７は、記憶素子１３および電子部品１２の実装工程、並びに、基板識別情報の読み取り工程（図３：ステップＳ１４，Ｓ１５）における電子部品実装システム２の動作の流れを示す図である。まず、ステップＳ１１〜Ｓ１３（図３参照）に示す工程を経て形成された基板本体１１が、スクリーン印刷装置２１に搬入されて印刷パターンの開口が形成されたマスクに下側から当接する。続いて、スキージによりはんだペーストが開口に充填され、マスクに当接した基板本体１１の実装面１１１上にはんだペーストが付与される（ステップＳ２１）。
【００４１】
次に、実装面１１１上の複数箇所にはんだペーストが付与された基板本体１１が、スクリーン印刷装置２１から図５に示す電子部品装着装置２２のガイドレール２２１１に受け入れられ、ベルトにより装着機構２２２のおよそ下方まで搬送される。また、部品供給部２２３により、電子部品１２および記憶素子１３のそれぞれがテープ部材とともに部品カセット２２３１の（−Ｙ）側（ガイドレール２２１１側）の先端へと送り出され、所定の供給位置に配置される。このとき、ヘッド部２２２１は、電子部品１２および記憶素子１３の供給位置の上方へとヘッド部移動機構２２２２により予め移動している。
【００４２】
続いて、複数の吸着ノズル２２２３が部品カセット２２３１に向かって下降し、テープ部材上に配置された電子部品１２または記憶素子１３を順次吸着して保持する。その後、ヘッド部移動機構２２２２によりヘッド部２２２１が基板搬送機構２２１に保持された基板本体１１の上方へと移動し、各吸着ノズル２２２３が基板本体１１に向けて順次下降して電子部品１２または記憶素子１３を基板本体１１の実装面１１１上に付与されたはんだペースト上に装着する（ステップＳ２２）。このとき、記憶素子１３は、基板本体１１内部のアンテナ１４にビア１４１を介して電気的に接続されている電極上にはんだペーストを介して装着される。
【００４３】
電子部品装着装置２２では、電子部品１２の吸着、および、基板本体１１への装着が所定の回数だけ繰り返される。なお、記憶素子１３は、必ずしも１回目の電子部品１２の装着時に装着される必要はなく、電子部品装着装置２２による基板本体１１への電子部品１２の装着工程において、他の電子部品１２とともに装着されればよい。基板本体１１に対する電子部品１２および記憶素子１３の装着が完了すると、基板本体１１がガイドレール２２１１により下流側（（−Ｘ）側）へと搬送されてリフロー装置２３に搬入される。
【００４４】
リフロー装置２３では、搬送機構により基板本体１１が加熱部に搬入され、予め定められている温度プロファイル（加熱温度および加熱時間）に基づいて加熱されることにより、電子部品１２および記憶素子１３が装着された基板本体１１上のはんだペーストが溶融される。続いて、基板本体１１が冷却部へと搬送されて冷却されることにより、はんだペーストが硬化して電子部品１２および記憶素子１３がはんだペーストを介して基板本体１１に固着し、記憶素子１３がビア１４１を介してアンテナ１４と電気的に接続される（ステップＳ２３）。リフロー装置２３によるリフローが完了すると、電子部品１２および記憶素子１３が実装面１１１上に実装された基板本体１１（以下、電子部品１２および記憶素子１３が実装済みの基板本体１１を、「回路基板１」という。）が、下流側へと搬送されて検査装置２４に搬入される。
【００４５】
図６に示す検査装置２４に搬入された回路基板１（基板本体１１）が、基板搬送機構２４１により搬送されて所定の検査位置に位置すると、移動機構２４４により所定の経路に沿って断続的に移動するカメラ２４２により、実装面１１１に実装された電子部品１２および記憶素子１３の撮像が行われる。カメラ２４２により取得された画像データは制御部２４５に送られ、複数の電子部品１２および記憶素子１３の基板本体１１への実装状態が制御部２４５により検査される。
【００４６】
検査装置２４では、上記の回路基板１の検査と並行して、記憶素子１３からの基板識別情報の読み取りが行われる（ステップＳ２４）。具体的には、制御部２４５により制御される読取部２４３から読み出し信号が送信され、図１に示すアンテナ１４を介して記憶素子１３により受信される。記憶素子１３では、受信した読み出し信号に基づいて基板識別情報の読み出し処理が行われ、読み出された基板識別情報はアンテナ１４を介して送信され、読取部２４３により受け取られる。読取部２４３により非接触にて記憶素子１３から読み取られた基板識別情報は、検査装置２４から記憶装置２５へと送信されて予め記憶されている基板管理情報と関連づけられて記憶され、回路基板１の製造が完了する（ステップＳ２５）。
【００４７】
以上に説明したように、回路基板１では、アンテナ１４を介して記憶素子１３に記憶される基板識別情報を非接触にて取得することができるため、回路基板１が製品に組み込まれて回路基板１が視認できない状態であっても、製品の外側から基板識別情報を読み取ることができる。そして、基板識別情報に基づいて記憶装置２５に記憶された情報を検索することにより、回路基板１の基板本体１１、および／または、基板本体１１に実装された電子部品１２に関する基板管理情報を取得することができ、これらの情報を用いることにより、回路基板１の詳細な管理が可能とされる。
【００４８】
回路基板１では、基板識別情報を記憶する記憶媒体としてバーコード等に比べて小さい記憶素子１３が用いられるため、基板本体１１上において情報を記憶するために要する面積を縮小することができ、基板本体１１上の電子部品１２の実装に利用可能な領域の面積を大きくすることができる。また、アンテナ１４が基板本体１１の実装面１１１上ではなく内部に設けられるため、基板本体１１上の電子部品１２の実装に利用可能な領域の面積をさらに大きくすることができる。その結果、回路基板１上に実装される電子部品１２の高密度化（基板本体１１の面積に対する高密度化）を実現することができる。さらに、アンテナ１４がアンテナ基板要素１６の外周（すなわち、基板本体１１の外周）に沿って設けられるため、実装面１１１における電子部品１２の実装に対して配置上の制限を与えることなくアンテナ１４を大型化することができ、記憶素子１３に記憶される情報を非接触にて読み取ることができる距離を増大することができる。
【００４９】
回路基板１に電子部品１２を実装する電子部品実装システム２では、複数の電子部品１２が実装される際に（すなわち、電子部品装着装置２２のヘッド部２２２１により複数の電子部品１２の装着動作が行われている間に、あるいは、装着動作が複数回繰り返されている間に）記憶素子１３が実装されるため、電子部品１２および記憶素子１３の実装に係る工程を個別に実施する場合よりも短縮することができる。また、検査装置２４により基板識別情報が読み取られ、記憶装置２５により基板管理情報と関連づけられて記憶されるため、基板本体１１に対する電子部品１２の実装時に回路基板１の製造管理に係る情報（すなわち、関連づけられた基板識別情報および基板管理情報）を得ることができる。さらに、検査装置２４による基板識別情報の読み取りが、電子部品１２の実装状態の検査工程と並行して行われるため、電子部品１２および記憶素子１３の実装に関連する一連の処理の効率を損なうことなく基板識別情報の読み取りを行うことができる。
【００５０】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。例えば、アンテナ１４は、実装面１１１上における電子部品１２の実装に対する配置上の制限を与えることなくアンテナ１４を大型化する観点からは、基板本体１１の外周に沿って設けられることが好ましいが、実装面１１１上における電子部品１２の配置に合わせて適宜他の位置に設けられてもよい。
【００５１】
基板本体１１が多層基板である場合には、記憶素子１３は基板本体１１の内部に実装されてもよい。記憶素子１３が基板本体１１の内部や表面に予め実装される場合は、記憶素子１３に記憶されている基板識別情報を、電子部品１２の実装前の基板本体１１の製造工程管理にも利用することができる。
【００５２】
基板本体１１は、アンテナ基板要素１６の配線パターンおよびアンテナ１４上に２つ以上の基板要素１５が重ねられて接着されることにより形成されてもよい。また、基板本体１１は、必ずしも多層の配線パターンを有する多層基板には限られず、１つの絶縁層上に１層の配線パターンが形成された単層基板であってもよい。この場合、アンテナ１４は、基板本体１１の表面上に配線パターンとともに設けられる。
【００５３】
電子部品実装システム２では、複数の電子部品装着装置２２により電子部品１２および記憶素子１３の実装が行われてもよい。また、複数の記憶素子１３が１つの基板本体１１上に実装されてもよい。電子部品１２および記憶素子１３の基板本体１１への実装は、上記以外の手法により行われてもよい。例えば、電子部品１２の電極部と基板本体１１上の電極とが当接した状態で、電子部品１２が基板本体１１に対して押圧されつつ超音波振動が付与されることにより両電極が接合されて実装されてもよい（記憶素子１３についても同様。）。
【００５４】
また、はんだペーストに代えて、導電性粒子が内部に均一に分散した絶縁性樹脂により形成される異方導電性樹脂フィルム（ＡＣＦ(Anisotropic Conductive Film)）が接着材料として用いられてもよい。この場合、電子部品実装システム２は、スクリーン印刷装置２１、電子部品装着装置２２およびリフロー装置２３に代えて、ＡＣＦ貼付装置および電子部品圧着装置を備え、電子部品１２および記憶素子１３は、ＡＣＦを介して基板本体１１に押圧されて加熱されることにより固着され、電子部品１２（または、記憶素子１３）の電極部と基板本体１１上の電極とがＡＣＦ内の導電性粒子を介して電気的に接合されることにより実装される。超音波振動やＡＣＦを利用する実装では、基板本体１１に電子部品１２および記憶素子１３を装着する工程と、電子部品１２および記憶素子１３を固着する工程とは並行して行われる。また、ＡＣＦ以外に、ＡＣＰ(Anisotropic Conductive Paste)、ＮＣＦ(Non-Conductive Film)、ＮＣＰ(Non-Conductive Paste)等が接着剤として用いられてもよい。実装に係る装置群は１台の装置であってもよい。
【００５５】
また、記憶素子１３が書き込み可能である場合には、電子部品１２の実装後等に基板管理情報が記憶素子１３に書き込まれてもよい。
【産業上の利用可能性】
【００５６】
本発明は、様々な種類の電子部品が実装される回路基板およびその製造方法、並びに、回路基板に電子部品を実装する電子部品実装システムにおいて利用可能である。
【図面の簡単な説明】
【００５７】
【図１】一の実施の形態に係る回路基板の構成を示す平面図
【図２】回路基板の断面図
【図３】回路基板の製造工程を示す図
【図４】電子部品実装システムの構成を示すブロック図
【図５】電子部品装着装置の構成を示す図
【図６】検査装置の構成を示す図
【図７】電子部品実装システムの動作の流れを示す図
【符号の説明】
【００５８】
１    回路基板
２    電子部品実装システム
１１    基板本体
１２    電子部品
１３    記憶素子
１４    アンテナ
１５    基板要素
１６    アンテナ基板要素
２１    スクリーン印刷装置
２２    電子部品装着装置
２３    リフロー装置
２４    検査装置
２５    記憶装置
１１１    実装面
２４３    読取部
Ｓ１１〜Ｓ１５，Ｓ２１〜Ｓ２５    ステップ
【図１】
2005243796.tif 000003
【図２】
2005243796.tif 000004
【図３】
2005243796.tif 000005
【図４】
2005243796.tif 000006
【図５】
2005243796.tif 000007
【図６】
2005243796.tif 000008
【図７】
2005243796.tif 000009