(57)【要約】  【課題】  半導体素子の終端用電極に終端用信号としての高周波信号の反射成分が入り込んで半導体素子が誤作動を起こすのを防ぐこと。  【解決手段】  上側主面に半導体素子５を載置するための載置部１ａを有する回路基板６と、上面に回路基板６が搭載された基体１と、基体１の上面に回路基板６を囲繞するように接合された枠体２とを具備し、回路基板６の上側主面に、載置部１ａの周縁部から回路基板６の外周に向かって形成された線路導体６ｂと、線路導体６ｂの両側および回路基板６外周側の一端を一定間隔をもって取り囲む同一面接地導体６ｃと、線路導体６ｂの回路基板６外周側の一端部の両側に接続されるとともに、線路導体６ｂの線路方向に対して対称に斜め方向に延出して同一面接地導体６ｃに接続される２本の高抵抗体８とが形成されており、線路導体６ｂの載置部１ａ側の他端と高抵抗体８との距離が高周波信号の波長の１／２未満である。【選択図】  図１
2005072507.tif 000002
【特許請求の範囲】
【請求項１】
上側主面に高周波信号で駆動される半導体素子を載置するための載置部を有する回路基板と、上面の中央部に前記回路基板が搭載された基体と、該基体の上面の外周部に前記回路基板を囲繞するように接合された枠体とを具備しており、前記回路基板の前記上側主面に、前記載置部の周縁部から外周に向かって形成された線路導体と、該線路導体の両側および前記外周側の一端を一定間隔をもって取り囲む同一面接地導体と、前記線路導体の前記外周側の一端部の両側に接続されるとともに、前記線路導体の線路方向に対して対称に斜め方向に延出して前記同一面接地導体に接続される２本の高抵抗体とが形成されており、前記線路導体の前記載置部側の他端と前記高抵抗体との距離が前記高周波信号の波長の１／２未満であることを特徴とする半導体素子収納用パッケージ。
【請求項２】
請求項１記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記線路導体に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【背景技術】
【０００２】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、単にパッケージともいう）には、半導体素子を電気的に接続するための導体パターンとしての線路導体が設けられている。このようなパッケージの断面図を図３（ａ）に、および平面図を図３（ｂ）に示す。同図において、31は基体、32は金属製の枠体、34は蓋体、36は回路基板である。
【０００３】
基体31は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る四角形状の板状体であり、その上側主面の中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子35を搭載して成る回路基板36が搭載されている。回路基板36は、例えばアルミナ（Ａｌ２Ｏ３）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，ムライト（３Ａｌ２Ｏ３−２ＳｉＯ２）質焼結体等のセラミックスから成り、上面の中央部に半導体素子35を載置するための載置部31ａを有している。
【０００４】
回路基板36の下面には、接地導体層36ｄが被着されており、銀（Ａｇ）ろう，Ａｇ−銅（Ｃｕ）ろう等のろう材や半田によって接地導体層36ｄと基体31とが強固に接着固定される。
【０００５】
回路基板36の載置部31ａに載置された半導体素子35は、その電極が回路基板36に被着されている第１の線路導体36ａおよび第２の線路導体36ｂにそれぞれボンディングワイヤ37ａ，37ｂを介して電気的に接続されている。
【０００６】
さらに、第２の線路導体36ｂと接地導体36ｃとは、高抵抗体38を介して終端接続されており、接地導体36ｃは端面の接地導体36ｅを介して接地導体層36ｄに接続されている。このように第２の線路導体36ｂの終端を高抵抗体38を介して接地導体36ｃに接続することにより、第２の線路導体36ｂに流れる終端用信号としての高周波信号の反射を防ぎ、半導体素子35が誤動作するのを防いでいる。
【０００７】
基体31の上側主面の外周部には回路基板36を囲繞するようにして枠体32が立設されており、枠体32は基体31とともにその内側に半導体素子35を収容する空所を形成する。枠体32は基体31と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体31と一体成形されるか、または基体31にＡｇろう，Ａｇ−Ｃｕろう等のろう材を介してろう付けされるか、またはシーム溶接法等の溶接法により接合されることによって、基体31の上側主面の外周部に立設される。
【０００８】
枠体32の側面にはグラスビーズ33が嵌着される貫通孔32ａが形成されており、貫通孔32ａ内にグラスビーズ33を嵌め込むとともに半田等の封着材を貫通孔32ａ内の隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ33と貫通孔32ａの内壁との隙間に充填させることによって、グラスビーズ33が貫通孔32ａ内に封着材を介して嵌着接合される。
【０００９】
グラスビーズ33には、中心軸部分に信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体33ａが固定されている。中心導体33ａは半田等から成る導電性接着材を介して回路基板36の第１の線路導体36ａに電気的に接続される。このグラスビーズ33には、外部電気回路（図示せず）に接続された同軸ケーブル（図示せず）が装着されることによって、内部に収納された半導体素子35がグラスビーズ33の中心導体33ａを介して外部電気回路に電気的に接続されることとなる。
【００１０】
最後に、基体31および枠体32から成る容器内部に半導体素子35を収容し、枠体32の上面に蓋体34をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置となる。
【特許文献１】特開1999-38372号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の半導体パッケージにおいては、半導体素子35の高周波化が進むにつれ、第２の線路導体36ｂおよび接地導体36ｃ間に形成される高抵抗体38の抵抗値のバラツキが原因となって、高抵抗体38での高周波信号の反射によるノイズが発生し、そのノイズが半導体素子35内に入り込んで、半導体素子35の誤動作を発生させるといった問題点が発生していた。
【００１２】
また、マイクロ波帯やミリ波帯等の高周波信号においては、高抵抗体38から接地導体層36ｄまでに形成される接地導体36ｃ，36ｅの寄生インダクタンス成分によって、高抵抗体38から見たインピーダンス値が変動し、高抵抗体38が所望の終端特性を得られないという新たな問題が発生してきた。
【００１３】
さらに、第２の線路導体36ｂ上で、定在波により共振が発生し、所望の終端特性が得られないといった問題点も発生してきた。
【００１４】
本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子へ高周波信号の反射成分が入り込んで半導体素子が誤作動を起こすのを防ぐことができる、信頼性の高い半導体素子収納用パッケージおよびこれを用いた半導体装置を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の半導体素子収納用パッケージは、上側主面に高周波信号で駆動される半導体素子を載置するための載置部を有する回路基板と、上面の中央部に前記回路基板が搭載された基体と、該基体の上面の外周部に前記回路基板を囲繞するように接合された枠体とを具備しており、前記回路基板の前記上側主面に、前記載置部の周縁部から外周に向かって形成された線路導体と、該線路導体の両側および前記外周側の一端を一定間隔をもって取り囲む同一面接地導体と、前記線路導体の前記外周側の一端部の両側に接続されるとともに、前記線路導体の線路方向に対して対称に斜め方向に延出して前記同一面接地導体に接続される２本の高抵抗体とが形成されており、前記線路導体の前記載置部側の他端と前記高抵抗体との距離が前記高周波信号の波長の１／２未満であることを特徴とする。
【００１６】
本発明の半導体装置は、上記構成の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記線路導体に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする。
【発明の効果】
【００１７】
本発明の半導体素子収納用パッケージによれば、回路基板の上側主面に、載置部の周縁部から外周に向かって形成された線路導体と、線路導体の両側および回路基板外周側の一端を一定間隔をもって取り囲む同一面接地導体と、線路導体の回路基板外周側の一端部の両側に接続されるとともに、線路導体の線路方向に対して対称に斜め方向に延出して同一面接地導体に接続される２本の高抵抗体とが形成されており、線路導体の載置部側の他端と高抵抗体との距離が高周波信号の波長の１／２未満であることから、高抵抗体をこの接地導体に配線で引き回すことなく直接、短い距離で接続することによって、高抵抗体から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減することができる。このような寄生インダクタンス成分や寄生キャパシタンス成分は周波数に依存してインピーダンス値を変動させるため、高抵抗体から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減できることにより線路導体の一端部に接続された高抵抗体から見た線路導体のインピーダンス値の変動を小さくすることができ、その結果、半導体素子の終端用電極に接続される線路導体について高周波帯域までも安定した終端特性を得ることが可能となる。
【００１８】
さらに、線路導体の線路方向に対して対称に斜め方向に延出して同一面接地導体に接続される２本の高抵抗体が形成されているため、高抵抗体の１つ当りに要求される抵抗値のバラツキの範囲を緩和することができるとともに、高抵抗体に発生する寄生インダクタンス成分を低減することができるため、線路導体について高周波帯域まで使用可能な終端抵抗を得ることが可能となる。また、高抵抗体が線路導体の線路方向に対して斜め方向に延出しているので、線路導体から高抵抗体に滑らかに高周波信号を伝送させることが可能となり、線路導体と高抵抗体との境界で高周波信号が反射するのを有効に抑制することができる。
【００１９】
さらにまた、線路導体の載置部側の他端と高抵抗体との距離が高周波信号の波長の１／２未満であることから、線路導体に高周波信号に対する共振現象が発生することを防ぐことができるため、使用周波数において共振現象が発生することがなく、使用周波数の高周波信号に対して良好な伝送特性を得ることが可能となる。
【００２０】
従って、本発明の半導体素子収納用パッケージは、以上のような構成により、線路導体を伝わる高周波信号の反射によるノイズや共振が発生することを防止し、半導体素子を正常に作動させることができる。
【００２１】
また、本発明の半導体装置によれば、上記構成の半導体素子収納用パッケージと、載置部に載置されるとともに線路導体に電気的に接続された半導体素子と、枠体の上面に取着された蓋体とを具備していることから、半導体素子へ高周波信号の反射成分が入り込んで半導体素子が誤作動を起こすのを防ぐことができる、伝送信頼性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２２】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１（ａ）は本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図であり、図１（ｂ）は（ａ）の平面図である。これらの図において、１は基体、２は枠体、４は蓋体、６は回路基板である。
【００２３】
基体１は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成る四角形の板状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の中央部には、ＩＣ，ＬＳＩ，ＬＤ，ＰＤ等の半導体素子５を載置するための載置部１ａを有する回路基板６が搭載されている。
【００２４】
回路基板６は、例えばＡｌ２Ｏ３質焼結体，ＡｌＮ質焼結体，３Ａｌ２Ｏ３−２ＳｉＯ２質焼結体等のセラミックスから成り、回路基板６の上面中央部には半導体素子５を載置するための載置部１ａが形成されている。また、回路基板６の下面には接地導体層６ｄが被着形成されており、Ａｇろう，Ａｇ−Ｃｕろう等のろう材やＡｕ−Ｓｎ半田，Ｐｂ−Ｓｎ半田等の半田によって接地導体層６ｄと載置部１ａとが強固に接着固定される。
【００２５】
半導体素子５は、その電極が回路基板６の上面に被着形成されている線路導体６ａ（以下、第１の線路導体という）および第線路導体６ｂ（以下第２の線路導体という）にそれぞれボンディングワイヤ７ａ，７ｂを介して電気的に接続される。
【００２６】
回路基板６は、例えばＡｌ２Ｏ３質焼結体から成る場合、以下のようにして作製される。まず、Ａｌ２Ｏ３，酸化珪素（ＳｉＯ２），酸化カルシウム（ＣａＯ），酸化マグネシウム（ＭｇＯ）等の原料粉末に適当な有機バインダや可塑剤，分散剤，溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施す、または、Ａｌ２Ｏ３，ＳｉＯ２，ＣａＯ，ＭｇＯ等の原料粉末を金型に充填しプレス成型することによって、所定の形状に成形する。そのセラミックグリーンシートに回路基板６上面の第１の線路導体６ａ，第２の線路導体６ｂ，同一面接地導体６ｃ、回路基板６端面の接地導体６ｅ、回路基板６下面の接地導体層６ｄとなる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【００２７】
第１の線路導体６ａ，第２の線路導体６ｂ，同一面接地導体６ｃ，端面の接地導体６ｅおよび接地導体層６ｄとなる金属ペーストは、Ｗ，モリブデン（Ｍｏ），マンガン（Ｍｎ）等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法を採用して印刷することにより、セラミックグリーンシートまたはセラミックスの成形体に印刷塗布される。
【００２８】
なお、第１の線路導体６ａ，第２の線路導体６ｂ，同一面接地導体６ｃ，端面の接地導体６ｅおよび接地導体層６ｄは薄膜形成法によって形成されていても良く、その場合、第１の線路導体６ａ，第２の線路導体６ｂ，同一面接地導体６ｃ，端面の接地導体６ｅおよび接地導体層６ｄは、窒化タンタル（Ｔａ２Ｎ），ニクロム（Ｎｉ−Ｃｒ合金），チタン（Ｔｉ），パラジウム（Ｐｄ），白金（Ｐｔ），Ａｕ等から形成され、セラミックグリーンシートを焼成した後に周知の薄膜形成法によって形成される。
【００２９】
また、基体１の上側主面の外周部には回路基板６を囲繞するようにして枠体２が立設するように接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１にＡｇろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体１の上側主面の外周部に立設される。
【００３０】
なお、枠体２は上記のような金属から成るか、またはセラミックス等の誘電体材料から成っていてもよい。枠体２がセラミックスからなる場合、その表面にメタライズ層等の導体層が形成されているのが好ましい。このように枠体２を形成した場合には、内部の半導体素子５によって発生する放射ノイズまでも効果的に接地することができ、さらに半導体素子５の動作を安定化させることが可能となる。
【００３１】
また、外部より半導体素子５に駆動信号等を入力させる入出力端子として、例えばグラスビーズ３が用いられ、以下のようにして枠体２に設置される。まず、枠体２の側面にグラスビーズ３が嵌着される貫通孔２ａを形成し、貫通孔２ａ内にグラスビーズ３を嵌め込むとともにＡｕ−Ｓｎ半田やＰｂ−Ｓｎ半田等の封着材を貫通孔２ａとの隙間に挿入する。しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ３と貫通孔２ａの内壁との隙間に充填することによって、グラスビーズ３が貫通孔２ａ内に半田等の封着材を介して嵌着接合される。
【００３２】
グラスビーズ３は、内部に収容する半導体素子５を外部電気回路に接続された同軸ケーブルに電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒形等の筒状の外周導体にガラス等の絶縁体が充填され、中心軸にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ａが固定されて成る。この中心導体３ａのパッケージ内側に位置する一端部は、半田等から成る導電性接着材を介して回路基板６の第１の線路導体６ａに電気的に接続される。また、中心導体３ａのパッケージ外側に位置する他端部に外部電気回路に接続された同軸ケーブルが装着される。そして、半導体素子５の電極と回路基板６の上面に形成された第１の線路導体６ａとがボンディングワイヤ７ａにより電気的に接続されることによって、パッケージの内部に収納された半導体素子５がグラスビーズ３の中心導体３ａを介して外部電気回路に電気的に接続されることとなる。
【００３３】
また、図２は本発明のパッケージにおける回路基板６の要部拡大平面図である。図２に示す例によれば、回路基板６の上側主面に形成された第２の線路導体６ｂは、載置部１ａ側の他端部が半導体素子５に電気的に接続されており、回路基板６の外周側の一端部の両側が、第２の線路導体６ｂの線路方向に対して対称に斜め方向に延出して同一面接地導体６ｃに接続される２本の高抵抗体８が接続されている。そして、第２の線路導体６ｂの載置部１ａ側の他端と高抵抗体８との距離が高周波信号の波長λの１／２未満である。
【００３４】
同一面接地導体６ｃは、第２の線路導体６ｂの両側および回路基板６外周側の一端を一定間隔をもって取り囲んでおり、好ましくは、回路基板６上面の外周部まで設けられるのがよい。このように同一面接地導体６ｃを形成することにより、第２の線路導体６ｂの接地電位を強化できるとともに、高抵抗体８をこの同一面接地導体６ｃに配線で引き回すことなく直接、短い距離で接続することができ、高抵抗体８から同一面接地導体６ｃまでの寄生インダクタンス成分や寄生キャパシタンス成分を低減することができ、その結果、第２の線路導体６ｂの他端側に接続された高抵抗体８から見た第２の線路導体６ｂのインピーダンス値の変動を小さくすることができるため、第２の線路導体６ｂについて高周波帯域まで良好な終端特性を得ることが可能となる。
【００３５】
また、第２の線路導体６ｂの載置部１ａ側の他端と高抵抗体８との距離が高周波信号の波長の１／２未満であることから、第２の線路導体６ｂの一端部と高抵抗体８との接続部までの長さで発生する共振現象を使用周波数よりも高周波側へとシフトさせることができるため、使用周波数において共振現象が発生することがなく、使用周波数の高周波信号に対して良好な伝送特性を得ることが可能となる。
【００３６】
さらに、第２の線路導体６ｂの線路方向に対して対称に斜め方向に延出して同一面接地導体６ｃに接続される２本の高抵抗体８が形成されていることから、高抵抗体８は第２の線路導体６ｂに対して並列に接続されることとなるため、高抵抗体８の１つ当たりに要求される抵抗値を所望の抵抗値よりも大きく設定することができる。このため高抵抗体８の１つ当たりに要求される抵抗値のバラツキの許容範囲も緩和でき、製造歩留まりを向上することができる。また、高抵抗体８の寄生インダクタンス成分も第２の線路導体６ｂに対して並列に接続されることになるため、寄生インダクタンス成分も低減することが可能となり第２の線路導体６ｂについてさらに高周波帯域まで使用可能な終端特性を得ることが可能となる。また、高抵抗体８が第２の線路導体６ｂの線路方向に対して斜め方向に延出しているので、第２の線路導体６ｂから高抵抗体８に滑らかに高周波信号を伝送させることが可能となり、第２の線路導体６ｂと高抵抗体８との境界で高周波信号が反射するのを有効に抑制することができる。
【００３７】
このような高抵抗体８は、Ｔａ２Ｎ，Ｎｉ−Ｃｒ合金等の材料から成り、回路基板６に印刷塗布された後に焼成されて形成されるか、薄膜形成法により形成される。また、高抵抗体８による終端抵抗値は、伝送される高周波信号の周波数や第２の線路導体６ｂの特性インピーダンスに応じて、高抵抗体８の厚みや幅，形状を適宜設定することによって、所望の値に設定される。例えば、抵抗値を微小調整するために、高抵抗体８の一部をレーザ加工によって除去し、精度よく抵抗値を調整することもできる。
【００３８】
高抵抗体８は、第２の線路導体６ｂの回路基板６外周側の一端部の両側から一端（先端）を覆うように接続されているのがよい。好ましくは、図２に示すように、第２の線路導体６ｂの回路基板６外周側の一端部が先端に向かうに伴って漸次細くなっているのがよい。これにより、第２の線路導体６ｂから高抵抗体８に高周波信号が滑らかに伝送することができ、高周波信号の反射をより有効に抑制することができる。
【００３９】
また、高抵抗体８は屈曲部を有していない曲線や直線であるのがよい。より好ましくは、直線であるのがよい。これにより、屈曲によって高周波信号の反射が生じるのを有効に防止できる。また、高抵抗体８の幅は、高周波信号を滑らかに伝送して反射損失を防止するという観点からは、第２の線路導体６ｂから同一面接地導体６ｃにかけて一定の幅であるのがよく、例えば図２に示すように、高抵抗体８は正方形状や長方形状の形状に形成されるのがよい。
【００４０】
また、高抵抗体８の線路方向と第２の線路導体６ｂの線路方向とのなす角度は、２０〜７０度であるのがよい。より好ましくは４０〜５０度であるのがよい。２０度未満であれば、２本の高抵抗体８間で接触し易くなり、安定な抵抗値のものを得るのが困難になる。また、７０度を超えると、高周波信号が第２の線路導体６ｂから高抵抗体８に滑らかに伝送し難くなり、高周波信号の反射が起こりやすくなる。
【００４１】
そして、本発明の半導体素子収納用パッケージの回路基板６上に半導体素子５を載置固定するとともにボンディングワイヤ７ａ，７ｂを介して第１の線路導体６ａおよび第２の線路導体６ｂに電気的に接続し、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付けやシームウエルド法等により接合することによって、本発明の半導体装置となる。この本発明の半導体装置によれば、容器内部に半導体素子５を気密に収納して半導体素子５を長期にわたり正常かつ安定に作動させることができ、基体１が外部電気回路基板に固定実装され、グラスビーズ３と外部電気回路に接続された同軸ケーブルとを接続することにより、内部に収納した半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４２】
本発明の半導体素子収納用パッケージおよび半導体装置における高周波信号の好ましい周波数帯は、マイクロ波やミリ波帯領域であり、高抵抗体８における寄生インダクタンス値や寄生キャパシタンス値を適切に調整，制御することによって高周波帯域における高抵抗体８の抵抗値を所望の値に調節できることから、これらの周波数帯における高周波信号の伝送特性を良好なものとすることができる。
【００４３】
また、回路基板６は、例えばＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子５が２つ以上の回路ブロックに分割されていてもよく、その場合は、各半導体素子５が接続されたそれぞれの回路ブロックにおいて、本発明の構成とすればよい。
【００４４】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なっても何ら差し支えない。
【図面の簡単な説明】
【００４５】
【図１】（ａ）は本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図、（ｂ）は（ａ）の半導体素子収納用パッケージの平面図である。
【図２】図１の半導体素子収納用パッケージにおける回路基板の要部拡大平面図である。
【図３】（ａ）は従来の半導体素子収納用パッケージの断面図、（ｂ）は（ａ）の半導体素子収納用パッケージの平面図である。
【符号の説明】
【００４６】
１：基体
１ａ：載置部
２：枠体
２ａ：貫通孔
３：グラスビーズ
３ａ：中心導体
４：蓋体
５：半導体素子
６：回路基板
６ａ：第１の線路導体
６ｂ：第２の線路導体
６ｃ：同一面接地導体
６ｄ：接地導体層
６ｅ：端面の接地導体
７ａ，７ｂ：ボンディングワイヤ
８：高抵抗体
【図１】
2005072507.tif 000003
【図２】
2005072507.tif 000004
【図３】
2005072507.tif 000005