(57)【要約】【課題】  回路パターン面積を縮小可能とした半導体集積回路のレイアウト設計方法を提供する。【解決手段】  ホールパターンを互いに直交する仮想グリッドの交点である格子点に配置し、かつ、そのホールパターンの格子点に最も近い格子点である隣接格子点には他のホールパターンを配置しないものである。【選択図】  図１
2005183793.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路のレイアウト設計方法であって、
ホールパターンを互いに直交する仮想グリッドの交点である格子点に配置し、かつ、該ホールパターンの格子点に最も近い格子点である隣接格子点には他のホールパターンを配置しないことを特徴とするレイアウト設計方法。
【請求項２】
前記仮想グリッドのサイズが、前記半導体集積回路の露光工程におけるホールパターンの解像限界ピッチよりも小さいことを特徴とする、請求項１記載のレイアウト設計方法。
【請求項３】
請求項１または２に記載のレイアウト設計方法によって設計された半導体集積回路の露光工程に用いられるフォトマスクであって、
該フォトマスク上の仮想グリッドの格子点にホールパターンが配置されており、該ホールパターンが配置されていない格子点の一部に、前記露光工程にてフォトレジストにパターンが転写されない大きさを有する補助パターンが配置されていることを特徴とするフォトマスク。
【請求項４】
前記ホールパターンの格子点に最も近い格子点である隣接格子点を除く格子点に前記補助パターンが配置されていることを特徴とする、請求項３に記載のフォトマスク。
【請求項５】
前記補助パターンの格子点に最も近い格子点である隣接格子点に他の補助パターンが配置されていないことを特徴とする、請求項４に記載のフォトマスク。
【請求項６】
前記ホールパターンの格子点から、前記ホールパターンを配置できる最小ピッチである最密ピッチの整数倍の位置に配置された補助パターンの前記隣接格子点に他の補助パターンが配置されていないことを特徴とする、請求項５に記載のフォトマスク。
【請求項７】
前記ホールパターンおよび前記補助パターンの各パターンの格子点を中心として前記最密ピッチを半径とする円内の他の格子点に補助パターンが配置されていないことを特徴とする、請求項６に記載のフォトマスク。
【請求項８】
ホールパターンを互いに直交する仮想グリッドの交点である格子点に配置する半導体集積回路のレイアウト設計方法であって、
前記仮想グリッドの直交する２方向の配列のうちいずれか一方の配列の間隔が前記半導体装置の露光工程の解像限界ピッチよりも小さく、かつ他方の配列の間隔が前記解像限界ピッチ以上の大きさであり、
前記ホールパターンを前記仮想グリッドの格子点に配置したとき、前記解像限界ピッチよりも小さい間隔を有する配列方向については、最も近い格子点である隣接格子点に他のホールパターンを配置しないことを特徴とするレイアウト設計方法。
【請求項９】
請求項８に記載のレイアウト設計方法によって設計された半導体集積回路の露光工程に用いられるフォトマスクであって、
フォトマスク上の仮想グリッドの格子点にホールパターンが配置されており、該ホールパターンが配置されていない格子点の一部に、前記露光工程にてフォトレジストにパターンが転写されない大きさを有する補助パターンが配置されていることを特徴とするフォトマスク。
【請求項１０】
前記フォトマスク上の仮想グリッドにおいて、前記ホールパターンが該仮想グリッドの格子点に配置されており、前記解像限界ピッチよりも小さい間隔を有する配列方向については、前記ホールパターンに最も近い格子点である隣接格子点に前記補助パターンが配置されていないことを特徴とする、請求項９に記載のフォトマスク。
【請求項１１】
前記フォトマスク上の仮想グリッドにおいて、前記補助パターンが該仮想グリッドの格子点に配置されており、前記解像限界ピッチよりも小さい間隔を有する配列方向については、前記補助パターンに最も近い格子点である隣接格子点に他の補助パターンが配置されていないことを特徴とする、請求項１０に記載のフォトマスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の製造工程のうち露光工程でフォトレジストにホールパターンを形成するために用いるフォトマスクと、そのホールパターンについてフォトマスク上の配置を決めるためのレイアウト設計方法とに関する。
【背景技術】
【０００２】
半導体集積回路のコンタクトホールおよび配線等のパターンを配置するためのレイアウト設計は回路の種類によって異なる。所定の論理回路を単位回路として複数配置されたスタンダードセル方式等の大規模集積回路では、コンタクトホールおよびＶｉａホールなどのホールパターンを、互いに直交する仮想グリッドの格子点に配置するレイアウト設計手法が用いられる。ホールパターンを格子点上に配置する理由は、大きく分けて２つある。
【０００３】
１つ目は、ＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）を用いた自動配置配線ツールに対応させるためである。セル、配線パターン、およびホールパターンを回路設計に合わせて定められた格子点上に配置することにより、予め格納されたプログラムにしたがって処理を実行するＣＡＤが、回路設計どおりに配線を配置しやすくなる。
【０００４】
２つ目は、フォトリソグラフィに対応させるためである。ホールパターンを配置する際、配列間隔の等しい仮想グリッドの交点となる格子点にホールパターンをアレイ状に配置するようにすれば、露光工程において、隣り合うホールパターンからの光の干渉を利用して、目標どおりの寸法および形状のホールパターンをフォトレジストに加工しやすくなる。また、ホールパターンがアレイ状に配列することなく、単に仮想グリッドの格子点上に配置されているだけでも、ＯＰＣ（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ：光学近接効果補正）における補正形状の発生が容易になるという利点がある。
【０００５】
近年、半導体集積回路の微細化および高集積化に伴い、特にフォトリソグラフィへの対応としてのホールパターン設計方法が重要になっており、ホールパターンの仮想グリッド格子点上への配置と変形照明法や位相シフトマスクとの組み合わせが提案されている（例えば、特許文献１参照）。
【０００６】
次に、スタンダードセル方式の半導体集積回路で単位回路となるプリミティブセルのレイアウトの例について説明する。
【０００７】
図５は従来の技術によるプリミティブセルの一構成例のレイアウトパターンを示す図である。図５は２入力ＮＡＮＤゲートの場合を示す。このプリミティブセルでは、Ｎ型ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタおよびＰ型ＭＯＳトランジスタを有する２入力ＮＡＮＤゲートの場合を示す。なお、「ＭＯＳトランジスタ」を以下では単に「トランジスタ」と称する。また、Ｎ型ウェル、Ｐ型ウェル、およびウェル電位固定のためのＮ型拡散層とＰ型拡散層等は図に示すことを省略している。
【０００８】
図５に示すプリミティブセルは、Ｎ型トランジスタのソース電極およびドレイン電極となるＮ型拡散層４と、Ｐ型トランジスタのソース電極およびドレイン電極となるＰ型拡散層５と、トランジスタのゲート電極６と、素子間を接続するためのメタル配線２の各パターンが配置されている。このレイアウトパターンでは、レイアウト設計で用いられる仮想グリッド１が格子状に設定されている。そして、コンタクトホール３が、互いに直交する仮想グリッド１の交点となる格子点上に配置されている。
【０００９】
なお、符号７は、隣り合うセルとの境を示すセル境界である。また、以下では、仮想グリッド１の間隔を仮想グリッドサイズと称し、仮想グリッドサイズのｎ倍（ｎは整数）の寸法をｎ仮想グリッドサイズと称する。
【００１０】
図５に示すように、Ｐ型トランジスタのゲート電極６を挟んで隣り合うコンタクトホール３の中心間距離を仮想グリッドサイズに設定している。その理由について、以下に説明する。
【００１１】
コンタクトホール３のサイズが、例えば、０．０９μｍ×０．０９μｍとする。そして、半導体集積回路の露光工程における解像限界の最小ピッチである解像限界ピッチについて、コンタクトホール３の解像限界ピッチが、例えば、０．１８μｍであるとする。このとき、仮想グリッドサイズをコンタクトホール３の解像限界ピッチの０．１８μｍに設定すると、ゲート電極６とコンタクトホール３のクリアランスを確保する必要から、ゲート電極６を挟んで隣り合うコンタクトホール３を隣接の格子点に配置できなくなる。仮想グリッドを１つ分空けて２仮想グリッドサイズのピッチで配置すると、今度はゲート電極６を挟んで隣り合うコンタクトホール３が０．３６μｍのピッチで配置されることになり、レイアウト基準に対する余裕が大きくなって面積的に不利になる。そこで、図５に示すように、ゲート電極６を挟んで隣り合うコンタクトホール３を関係する全ての設計基準を満たす最小のピッチ（例えば、０．２７μｍ）で配置し、このときのコンタクトホール３のピッチを仮想グリッドサイズとすると、セルサイズを効率的に小さくすることができる。
【００１２】
次に、図５に示したプリミティブセルのコンタクトホール１１の露光工程用フォトマスクについて説明する。
【００１３】
図６はコンタクトホールの露光工程用フォトマスクを示す図である。なお、図５に示したコンタクトホール３をフォトマスク２９上では符号１１で示す。
【００１４】
図６のフォトマスク２９に示すように、コンタクトホール１１が仮想グリッド１０の格子点に配置されている。また、コンタクトホール１１が配置されていない格子点には、コンタクトホール１１よりもサイズの小さい補助パターン１２が配置されている。この補助パターン１２のサイズは、ウェハ上に形成されたフォトレジストへの露光工程においてフォトレジストが開口しない大きさ、すなわち解像限界よりも小さい大きさに設定されている。なお、仮想グリッド１０は実際のフォトマスクには形成されない。
【００１５】
次に、補助パターン１２を設けることによる作用および効果について説明する。
【００１６】
補助パターン１２を設けていないフォトマスクを用いてコンタクトホール１１をフォトレジストに形成する際、コンタクトホール１１のうち隣接の格子点にホールパターンが配置されていない孤立ホールに合わせて露光条件を設定して露光すると、孤立ホールのフォトレジストの開口サイズは目標どおりに形成されるが、隣接の格子点にホールパターンが配置された密集ホールでは目標よりもサイズが大きくなってしまう。反対に、密集ホールに合わせて露光条件を設定して露光すると、孤立ホールのフォトレジストの開口サイズが目標よりも小さくなってしまう。
【００１７】
これに対して、補助パターン１２を設けると、図６に示したレイアウトパターン図において各ホールの光学条件が均一になる。そのため、パターン疎密差による寸法変化（近接効果）が低減する。近接効果が低減して孤立ホールと密集ホールとの寸法差が小さくなると、結果としてフォーカスマージンが拡大し、微細なホールパターンの形成が容易になる。
【特許文献１】特開平１１−１３５４０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
従来技術における仮想グリッドサイズは、隣接するコンタクトホールを解像できる限界のピッチ以上の寸法に設定される。また、コンタクトホールの解像限界ピッチ以上の大きさであって、コンタクトホール以外の他の設計基準上の制約から決定されることもある。さらに、上述したように、スタンダードセル方式におけるプリミティブセルの場合は、通常、トランジスタのゲート電極を挟んで隣り合うコンタクトホールの中心間距離が仮想グリッドサイズに設定される。
【００１９】
しかし、従来技術の設計手法で全てのコンタクトホールを仮想グリッドの格子点に配置しようとすると、場所によってはコンタクトホール間隔が必要以上に空いてしまい、コンタクトホールと接続されるゲート電極、拡散層、およびメタル配線の配置が必要以上に疎になり、コンタクトホールを自由に配置した場合に比べて、セル面積が増大する場合がある。以下に、具体例を説明する。
【００２０】
例えば、図５に示した仮想グリッドの横方向の配列をＸ方向仮想グリッドとし、縦方向の配列をＹ方向仮想グリッドとすると、図５に示したプリミティブセルでは、ゲート電極上のコンタクトホールと拡散層上のコンタクトホールがＸ方向仮想グリッドの同じ線上に配置されている。その結果として、ゲート電極上コンタクトホール付近のメタル配線が大きく横方向にはみ出すようなレイアウトとなっている。セルサイズは仮想グリッドサイズの整数倍で構成されるため、図５のセル境界７で示されるような、無駄なスペースを含むセルとなる。このようなプリミティブセルの面積の増大は、ひいてはチップ全体の面積の増大につながる。
【００２１】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、回路パターン面積を縮小可能とした半導体集積回路のレイアウト設計方法、およびフォトマスクを提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するための本発明のレイアウト設計方法は、半導体集積回路のレイアウト設計方法であって、
ホールパターンを互いに直交する仮想グリッドの交点である格子点に配置し、かつ、該ホールパターンの格子点に最も近い格子点である隣接格子点には他のホールパターンを配置しないことを特徴とするものである。
【００２３】
この場合、前記仮想グリッドのサイズが、前記半導体集積回路の露光工程におけるホールパターンの解像限界ピッチよりも小さいこととしてもよい。
【００２４】
一方、上記目的を達成するための本発明のフォトマスクは、上記いずれかのレイアウト設計方法によって設計された半導体集積回路の露光工程に用いられるフォトマスクであって、
該フォトマスク上の仮想グリッドの格子点にホールパターンが配置されており、該ホールパターンが配置されていない格子点の一部に、前記露光工程にてフォトレジストにパターンが転写されない大きさを有する補助パターンが配置されている構成である。
【００２５】
また、上記本発明のフォトマスクにおいて、前記ホールパターンの格子点に最も近い格子点である隣接格子点を除く格子点に前記補助パターンが配置されていることとしてもよい。
【００２６】
また、上記本発明のフォトマスクにおいて、前記補助パターンの格子点に最も近い格子点である隣接格子点に他の補助パターンが配置されていないこととしてもよい。
【００２７】
また、上記本発明のフォトマスクにおいて、前記ホールパターンの格子点から、前記ホールパターンを配置できる最小ピッチである最密ピッチの整数倍の位置に配置された補助パターンの前記隣接格子点に他の補助パターンが配置されていないこととしてもよい。
【００２８】
さらに、上記本発明のフォトマスクにおいて、前記ホールパターンおよび前記補助パターンの各パターンの格子点を中心として前記最密ピッチを半径とする円内の他の格子点に補助パターンが配置されていないこととしてもよい。
【００２９】
また、本発明のレイアウト設計方法は、ホールパターンを互いに直交する仮想グリッドの交点である格子点に配置する半導体集積回路のレイアウト設計方法であって、
前記仮想グリッドの直交する２方向の配列のうちいずれか一方の配列の間隔が前記半導体装置の露光工程の解像限界ピッチよりも小さく、かつ他方の配列の間隔が前記解像限界ピッチ以上の大きさであり、
前記ホールパターンを前記仮想グリッドの格子点に配置したとき、前記解像限界ピッチよりも小さい間隔を有する配列方向については、最も近い格子点である隣接格子点に他のホールパターンを配置しないことを特徴とするものである。
【００３０】
一方、上記目的を達成するための本発明のフォトマスクは、上記レイアウト設計方法によって設計された半導体集積回路の露光工程に用いられるフォトマスクであって、
フォトマスク上の仮想グリッドの格子点にホールパターンが配置されており、該ホールパターンが配置されていない格子点の一部に、前記露光工程にてフォトレジストにパターンが転写されない大きさを有する補助パターンが配置されている構成である。
【００３１】
また、上記本発明のフォトマスク上の仮想グリッドにおいて、前記ホールパターンが該仮想グリッドの格子点に配置されており、前記解像限界ピッチよりも小さい間隔を有する配列方向については、前記ホールパターンに最も近い格子点である隣接格子点に前記補助パターンが配置されていないこととしてもよい。
【００３２】
さらに、上記本発明のフォトマスク上の仮想グリッドにおいて、前記補助パターンが該仮想グリッドの格子点に配置されており、前記解像限界ピッチよりも小さい間隔を有する配列方向については、前記補助パターンに最も近い格子点である隣接格子点に他の補助パターンが配置されていないこととしてもよい。
【００３３】
本発明では、上記いずれかのレイアウト設計方法によるホールパターンの配置、およびフォトマスクの製造がなされる。そのため、このフォトマスクを用いて製造される半導体集積回路のチップ面積が従来よりも小さくなる。
【発明の効果】
【００３４】
本発明では、仮想グリッド格子点へのホールパターン配置による利点を保持しつつ、パターン全体の面積の縮小を図ることができる。
【発明を実施するための最良の形態】
【００３５】
本発明のレイアウト設計方法は、露光工程の解像限界の最小ピッチである解像限界ピッチよりも小さい間隔の仮想グリッドを設定し、ホールパターンを仮想グリッドの交点である格子点に配置し、ホールパターンから最も近い格子点である隣接格子点には他のホールパターンを配置しないものである。
（実施形態１）
本発明の構成について説明する。
【００３６】
図１は本発明のレイアウト設計方法によるプリミティブセルの一構成例のレイアウトパターンを示す図である。図１は２入力ＮＡＮＤゲートの場合を示す。
【００３７】
図１に示すように、従来と同様に、プリミティブセルはＰ型トランジスタとＮ型トランジスタとを有し、コンタクトホール３は、互いに直交する仮想グリッド１の格子点上に配置されている。
【００３８】
本実施形態では、仮想グリッドサイズがコンタクトホール３の解像限界ピッチよりも小さい寸法である。また、２仮想グリッドサイズが解像限界ピッチ以上の大きさになっている。コンタクトホールは仮想グリッド１の格子点上に配置されているが、あるホールパターンに着目すると、その最隣接の格子点には他のホールパターンが配置されていない。
【００３９】
図１に示すように、Ｐ型トランジスタのゲート電極６を挟んで隣り合うコンタクトホール３の格子点間の寸法が２仮想グリッドサイズになっている。この２仮想グリッドサイズはコンタクトホール３の格子点間寸法のうち最小ピッチに相当する。以下では、このコンタクトホール３の最小ピッチを最密ピッチと称する。
【００４０】
次に、図１に示したプリミティブセルのコンタクトホール３の露光工程用フォトマスクについて説明する。
【００４１】
図２はコンタクトホールの露光工程用フォトマスクを示す図である。従来と同様に、図１に示したコンタクトホール３をフォトマスク９上では符号１１で示す。
【００４２】
フォトマスク９には、従来と同様にコンタクトホール１１が仮想グリッド１０の格子点に配置されている。そして、図１で説明したのと同様に、本実施形態では、仮想グリッドサイズはコンタクトホール１１の解像限界ピッチよりも小さく、２仮想グリッドサイズが解像限界ピッチ以上の大きさになっている。なお、仮想グリッド１０は実際のフォトマスクには形成されない。
【００４３】
コンタクトホール１１が配置されていない格子点の一部には、コンタクトホール１１よりもサイズの小さい補助パターン１２が配置されている。この補助パターン１２のサイズは、ウェハ上に形成されたフォトレジストへの露光工程においてフォトレジストが開口しない大きさ、すなわち解像限界よりも小さい大きさに設定されている。さらに、図２に示すように、コンタクトホール１１および補助パターン１２の各パターンの格子点から最も近い格子点である隣接格子点には、コンタクトホール１１および補助パターン１２のどちらも配置されていない。このように、コンタクトホール１１および補助パターン１２のどちらも配置されない格子点があるのは、従来技術の場合とは異なり、仮想グリッドサイズがコンタクトホール１１の解像限界ピッチよりも小さく、コンタクトホール１１のない全ての格子点に補助パターン１２を配置することは現実的ではないからである。また、露光工程における光学条件を従来並みに確保するためでもある。
【００４４】
また、本実施形態では、ホールパターン１１の格子点から最密ピッチの整数倍の位置に配置された補助パターン１２の隣接格子点に他の補助パターン１２を配置していない。そのため、パターンの開口密度がより均一になり露光工程における光学条件がさらに向上する。
【００４５】
さらに、ホールパターン１１および補助パターン１２の各パターンの格子点を中心として最密ピッチを半径とする円内の他の格子点に補助パターン１２を配置していない。これにより、各パターンの格子点を頂点として仮想グリッドで形成される最小四角形において、各パターンの格子点の対角の頂点にも補助パターンが配置されなくなり、パターンの開口密度がさらに均一になる。
【００４６】
上述のレイアウト設計方法では、全てのコンタクトホール１１と補助パターン１２が完全に規則的に並ぶことはなくなるものの、コンタクトホール１１が密に配置されている箇所には補助パターン１２が配置されない。また、コンタクトホール１１が孤立している箇所では仮想グリッドサイズの２倍のピッチで補助パターン１２が配置されるため、結果として適度な間隔で補助パターン１２が挿入され、露光時の解像度やフォーカスマージンが従来技術と同程度に保たれる。
【００４７】
次に、本実施形態のレイアウト設計方法によるセル面積の従来のセル面積に対する面積縮小率について説明する。ここでは、ＡｒＦステッパ（光源波長：１９３ｎｍ）を用いた場合とする。また、コンタクトホールのサイズを０．０９μｍ×０．０９μｍ、コンタクトホールの解像限界ピッチを０．１８μｍとする。
【００４８】
従来技術となる図５に示した構成の仮想グリッドでは、ゲート電極６を挟んで隣り合うコンタクトホール３のピッチを仮想グリッドサイズとしていた。このピッチを仮に０．２７μｍとすると、２入力ＮＡＮＤゲートのセル面積は、（０．２７μｍ×７仮想グリッド）×（０．２７μｍ×１１仮想グリッド）＝５．６１μｍ2となる。
【００４９】
これに対し、本実施形態のレイアウト設計方法を用いると、２仮想グリッドサイズが解像限界ピッチの０．１８μｍ以上であればよいので、例えば、１仮想グリッドサイズを０．１３５μｍにすることができる。図１に示した２入力ＮＡＮＤゲートで仮想グリッドサイズを０．１３５μｍとすると、ゲート電極６を挟んで隣り合うコンタクトホールのピッチは従来例と同じ０．２７μｍ（０．１３５μｍ×２仮想グリッド）であるにもかかわらず、セルの面積は（０．１３５μｍ×１２仮想グリッド）×（０．１３５μｍ×２１仮想グリッド）＝４．５９μｍ2となり、従来例に比べ約１８％の面積縮小が可能となる。図１には、セル面積の違いを比較しやすいように、図５に示した２入力ＮＡＮＤゲートの場合による従来のセル境界８を示す。
【００５０】
本発明のレイアウト設計方法を用いることにより、セルの面積、ひいてはチップの面積を縮小することができる。
【００５１】
本発明のレイアウト設計方法により作製されたフォトマスクでは、各コンタクトホールの光学条件がほぼ均一となるため、全てのコンタクトホールを均一な大きさで解像することができる。また、本発明のレイアウト設計では、コンタクトホールの配置を決めるための設計の際、仮想グリッドが解像限界となるコンタクトホールのピッチよりも小さいサイズとなっているため、従来技術に比べてコンタクトホール配置の自由度が増し、結果としてセル内の無駄なスペースを排し、セルの面積を縮小することができる。
【００５２】
なお、本実施形態ではプリミティブセルのコンタクトホールを例として用いているが、同様に「Ｖｉａホールを最隣接仮想グリッド上に配置しない」という制約の下にＶｉａホールの配置およびフォトマスクの作製を行うことにより、Ｖｉａホール配置場所の自由度が向上し、面積の縮小を図ることができる。
【００５３】
また、コンタクトホールの解像限界ピッチを２等分した値を仮想グリッドサイズとしたが、２より大きい値で等分してもよい。コンタクトホールの解像限界ピッチをｎ（ｎは整数）等分した場合、仮想グリッドサイズはコンタクトホールの解像限界ピッチよりも小さく、ｎ仮想グリッドサイズが解像限界ピッチ以上の大きさになっている。
（実施形態２）
本実施形態は、実施形態１の図１で示した仮想グリッドの配列方向が横方向のＸ方向と、配列方向が縦方向のＹ方向とで仮想グリッドサイズが異なる点が特徴となる。
【００５４】
本実施形態の構成について説明する。なお、実施形態１と同様な構成については同一の符号を付し、その詳細な説明を省略する。
【００５５】
図３は本実施形態のレイアウト設計方法によるプリミティブセルの一構成例のレイアウトパターンを示す図である。図３は、実施形態１と同様に、２入力ＮＡＮＤゲートの場合を示す。
【００５６】
図３のＸ方向仮想グリッド３１ａをＸ０〜Ｘ１２とし、Ｙ方向仮想グリッド３１ｂをＹ０〜Ｙ１５としている。Ｘ方向の仮想グリッドサイズは、実施形態１と同様に、コンタクトホール１１の解像限界ピッチよりも小さく、また、Ｘ方向の２仮想グリッドサイズは解像限界ピッチ以上の大きさになっている。これに対し、Ｙ方向の仮想グリッドサイズは解像限界ピッチ以上の大きさに設定されている。このように、Ｘ方向とＹ方向で仮想グリッドサイズが異なっている。
【００５７】
次に、本実施形態のレイアウト設計方法によるセル面積の従来のセル面積に対する面積縮小率について説明する。なお、光源波長、コンタクトホールのサイズ、および解像限界等の条件を実施形態１と同様とする。
【００５８】
図３において、Ｘ方向の仮想グリッドサイズを０．１３５μｍ、Ｙ方向の仮想グリッドサイズを解像限界ピッチの０．１８μｍと設定する。こうすることで、セルの上下辺に位置するウェル電位固定用のコンタクトホールと、トランジスタのソース電極およびドレイン電極の拡散層上のコンタクトホールとの間隔が最適化され、実施形態１に比べて、さらに面積縮小が可能となる。
【００５９】
図３に示したセルでは、面積が（０．１３５μｍ×１２仮想グリッド）×（０．１８μｍ×１５仮想グリッド）＝４．３７μｍ２となり、図５に示した従来例に対して約２２％の面積縮小となる。図３には、セル面積の違いを比較しやすいように、図５に示した２入力ＮＡＮＤゲートの場合による従来のセル境界８を示す。このようにＸ方向とＹ方向で異なる仮想グリッドサイズを用いることで、コンタクトホール配置の自由度がさらに向上し、セル面積をより小さくすることが可能となる。
【００６０】
上述の寸法例（Ｘ方向の仮想グリッドサイズ＝０．１３５μｍ、Ｙ方向の仮想グリッドサイズ＝０．１８μｍ）の場合のコンタクトホールのフォトマスクについて説明する。
【００６１】
図４は、コンタクトホールの露光工程用フォトマスクを示す図である。図３に示したコンタクトホール３をフォトマスク１９上では符号１１で示す。なお、Ｘ方向仮想グリッド３１ａおよびＹ方向仮想グリッド３１ｂは実際のフォトマスクには形成されない。
【００６２】
図４のフォトマスク１９に示すように、Ｘ方向の仮想グリッドサイズが０．１３５μｍなので、Ｘ方向に隣接する格子点への補助パターン１２の配置が困難であるが、Ｙ方向の仮想グリッドサイズは０．１８μｍ（＝解像限界ピッチ）なので、Ｙ方向に隣接する格子点上には補助パターン１２を配置することができる。
【００６３】
なお、補助パターン１２は、実施形態１と同様に、コンタクトホールパターン１１が配置されていない格子点の一部に配置されているが、本実施形態では、Ｘ方向グリッド３１ａの配列方向について、コンタクトホール１１の隣接格子点には配置されない。また、Ｘ方向グリッド３１ａの配列方向については、補助パターン１２の隣接格子点に他の補助パターン１２が配置されない。パターンの開口密度がより均一になり露光工程における光学条件がより向上する。
【００６４】
本実施形態では、上述のようにして、Ｘ方向とＹ方向でそれぞれ状況に応じた最適な仮想グリッドサイズを決めることで、セルサイズを最小にするような最適のコンタクトホール配置のための仮想グリッドが設定される。
【００６５】
なお、本実施形態ではプリミティブセルのコンタクトホールを例として用いているが、同様に、Ｖｉａホール配置のために、Ｘ方向とＹ方向で異なる間隔の仮想グリッドが設定されることにより、Ｖｉａホール配置場所の自由度が向上し、面積の縮小を図ることができる。
【００６６】
また、グリッドのＸ方向について解像限界ピッチを２等分した値を仮想グリッドサイズとしたが、２より大きい値で等分してもよい。コンタクトホールの解像限界ピッチをｎ（ｎは整数）等分した場合、Ｘ方向の仮想グリッドサイズはコンタクトホールの解像限界ピッチよりも小さく、ｎ仮想グリッドサイズが解像限界ピッチ以上の大きさになっている。
【００６７】
また、Ｙ方向の仮想グリッドサイズを解像限界ピッチとしたが、解像限界ピッチよりも大きくしてもよい。また、Ｙ方向の仮想グリッドサイズを実施形態１と同様にし、Ｘ方向の仮想グリッドサイズを解像限界ピッチ以上の大きさにしてもよい。
【００６８】
また、仮想グリッドのＸ方向、Ｙ方向でそれぞれ仮想グリッドサイズを固定としたが、プリミティブセル内やチップ内の特定の領域毎に異なる仮想グリッドを定義することで、ホール形成工程の近接効果を低減できる範囲内でホール配置の自由度を上げることもできる。
【００６９】
上記実施形態１および実施形態２において、本発明の補助パターンを有するフォトマスクは、輪帯状光源や４点状光源を用いた変形照明による露光を行うことで、ホール解像度の向上が期待できる。また、本発明のフォトマスクにおいて、周期的に配列されたホールパターン／補助パターンに対し、１つ置きに位相シフターを配置することで解像度を向上させることもできる。さらに、本発明のフォトマスクのパターンに対し、適切なＯＰＣを施してもよい。
【図面の簡単な説明】
【００７０】
【図１】実施形態１のレイアウト設計手法によって設計されたプリミティブセルのレイアウトパターンを示す図である。
【図２】図1に示したレイアウトパターンに対応するコンタクトホールの露光工程用フォトマスクを示す図である。
【図３】実施形態２のレイアウト設計手法によって設計されたプリミティブセルのレイアウトパターンを示す図である。
【図４】図３に示したレイアウトパターンに対応するコンタクトホールの露光工程用フォトマスクを示す図である。
【図５】従来のレイアウト設計手法によって設計されたプリミティブセルのレイアウトパターンを示す図である。
【図６】図５に示したレイアウトパターンに対応するコンタクトホールの露光工程用フォトマスクを示す図である。
【符号の説明】
【００７１】
１、１０    仮想グリッド
２    メタル配線
３、１１    コンタクトホール
４    Ｎ型拡散層
５    Ｐ型拡散層
６    ゲート電極
７    セル境界
８    従来のセル境界
９、１９、２９    フォトマスク
１２    補助パターン
３１ａ    Ｘ方向仮想グリッド
３１ｂ    Ｙ方向仮想グリッド
【図１】
2005183793.tif 000003
【図２】
2005183793.tif 000004
【図３】
2005183793.tif 000005
【図４】
2005183793.tif 000006
【図５】
2005183793.tif 000007
【図６】
2005183793.tif 000008