(57)【要約】【課題】反りの大きな基板を用いても高い歩留まりで作製可能な半導体変調素子およびその作製方法を提供すること。【解決手段】５０ｍｍの直径を有し、１０μｍ以上の反りを有する半導体基板１の上に形成された半導体変調素子であって、半導体よりなるチャネル２と、チャネル２にオーミック接触するソース電極３およびドレイン電極４と、チャネル２上に形成された第１のゲート電極５および第２のゲート電極６とを有するデュアルゲート構造の電界効果トランジスタで構成されていることを特徴とする半導体変調素子を構成する。【選択図】    図１
2005243711.tif 000002
【特許請求の範囲】
【請求項１】
直径に対する反りの割合が０．０１３％以上である基板上に形成され、デュアルゲート構造の電界効果トランジスタで構成されることを特徴とする半導体変調素子。
【請求項２】
前記基板がガリウムおよび窒素を構成成分とする化合物半導体基板であることを特徴とする請求項１記載の半導体変調素子。
【請求項３】
直径に対する反りの割合が０．０１３％以上である基板上に、デュアルゲート構造の電界効果トランジスタで構成される半導体変調素子を形成することを特徴とする半導体変調素子の作製方法。
【請求項４】
前記基板がガリウムおよび窒素を構成成分とする化合物半導体基板であることを特徴とする請求項３記載の半導体変調素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体変調素子およびその作製方法に関する。
【背景技術】
【０００２】
通常の半導体作製プロセスでは、ステッパー（縮小投影露光装置）を用いたフォトリソグラフイ技術が最もよく使われている。ステッパーは、フォトレジストと呼ばれる感光性組成物が塗布されたウエハー面に対して、細分化された１区画毎に１回ずつの露光（１ショット）を行い、ウエハーの位置を、ウエハー面に平行に変えながらこの露光を繰り返して、ウエハー全面を露光する。ウエハーの露光には高い機械的、光学的精度が要求されるため、ウエハー（一般には基板）の反りは、直径約７６ｍｍ（３インチ）のウエハーでも１０μｍ以下に抑える必要がある。ここで、ウエハーの反りとは、ウエハー面の、平面からのずれ量の最大値を意味する。
【０００３】
実際の露光時には、ウエハーを移動ステージに真空吸着し、反りを延ばして平坦にし、露光の精度を高めている。この機構により、Ｓｉ、ＧａＡｓ等の半導体材料は比較的柔らかいので、大口径のウエハーでも、真空吸着によって平坦になって、良好な露光が行われている。
【０００４】
しかし、窒化物系化合物半導体、主にＧａＮは、一般に、格子不整合、および熱膨張係数差の大きいサファイア基板上に結晶成長されるため、界面に大きな密度（〜１０８ｃｍ−３）の転位を発生する。このような転位密度を減少させるため、厚いＧａＮ層（数μｍ厚）を成長する。しかし、サファイアとＧａＮとの間のフィルムストレスにより、膜厚の増加に伴って、大きな反りが発生する。例えば、２μｍのＧａＮ層の成長で、サファイア基板は直径約５０ｍｍ（２インチ）で３０μｍ、直径約７６ｍｍ（３インチ）３インチで５０μｍの反りが発生する。
【０００５】
サファイア基板は剛性が高く、ステッパーのステージ上で吸着により完全には平坦化しない。このような大きな反りをもつウエハーを露光すると、原理的には、ステッパーのステージの高さ方向可動範囲内（通常、１ｍｍ程度以内）において、焦点の移動が可能であり、ウエハー面のいずれの点にも結像可能であるが、実際は、傾きの大きな部分でステージのあおり角補正の限度を超え、一回の露光領域内全面でパターンが正確には結像しなくなる。すなわち、１ショット円内でパターンが正確には形成されない部分が存在し、その結果として、素子作製の歩留まりが低下する。標準的な値としてステッパーの結象レンズの開口数を０．６、焦点深度を１μｍ、１ショットで露光される範囲を５ｍｍ角とした場合の例で言えば、基板面が０．０１１４度以上の傾きをもった場合、１ショット内にピントが合わない領域が存在する（下記非特許文献１参照）。３インチで５０μｍの反りが発生する場合、最大勾配はこの値の数倍になる。すなわち、素子作製の歩留まりは、露光される場所に大きく依存する。よって、１ショットの大きさも制限され、ＭＭＩＣの様な占有面積の大きな素子は作製困難になる。
【０００６】
一方、占有面積の下限はステッパーの空間分解能で制限される（例えば、水銀灯からのｉ線（波長３６５ｎｍ）を用いるステッパにおいて０．５μｍ程度）。
【０００７】
例えば、変調器のような電界効果トランジスタ（ＦＥＴ）を複数個用いる回路においては、ＦＥＴ間でのゲート長のばらつき、歩留まりを考慮する必要がある。  図５に、ＦＥＴ２個を用いた変調器である半導体変調素子の構造を従来例として挙げる。図中、（ａ）は平面図、（ｂ）は断面図である。図において、２つのＦＥＴは、半導体基板の上に形成れた半導体チャネル上に２つのオーミック電極を形成し、その間にゲート電極を形成して作製され、この２つのＦＥＴは電極で直列に接続されている。
【０００８】
図６は、上記の素子を半導体ウエハー上に形成した場合の歩留まりを示したものである。図において、１ショットで露光される範囲の拡大図内に、図５に示した変調器が、縦横に配列した形で、形成されている。ウエハーの反りに起因する傾きにより、１ショット内でピントが合わず、正しい形状にパターンが形成されない領域（暗部で示す）が存在しているとする。例えば、単体ＦＥＴの歩留まりが５０％とした場合、図のようＦＥＴ２個を有する回路を構成すると、２個のＦＥＴのうちの一方が不良であればその変調器（図６において×印を付す）は不良となるので、変調器の歩留まりは２５％となる。
【０００９】
【非特許文献１】物理学辞典、２６８頁「開口数」、２２９８頁「レンズ」、培風館（１９９４年）。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は上記の、大きな反りをもつウエハーをステッパーで露光する際に素子作製の歩留まりが低下する問題に鑑みてなされたものであり、本発明の目的は、反りの大きな基板を用いても高い歩留まりで作製可能な半導体変調素子およびその作製方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明においては、上記目的を達成するために、請求項１に記載のように、
直径に対する反りの割合が０．０１３％以上である基板上に形成され、デュアルゲート構造の電界効果トランジスタで構成されることを特徴とする半導体変調素子を構成する。
【００１２】
また、本発明においては、請求項２に記載のように、
前記基板がガリウムおよび窒素を構成成分とする化合物半導体基板であることを特徴とする請求項１記載の半導体変調素子を構成する。
【００１３】
また、本発明においては、請求項３に記載のように、
直径に対する反りの割合が０．０１３％以上である基板上に、デュアルゲート構造の電界効果トランジスタで構成される半導体変調素子を形成することを特徴とする半導体変調素子の作製方法を構成する。
【００１４】
また、本発明においては、請求項４に記載のように、
前記基板がガリウムおよび窒素を構成成分とする化合物半導体基板であることを特徴とする請求項３記載の半導体変調素子の作製方法を構成する。
【発明の効果】
【００１５】
本発明の実施により、反りの大きな基板を用いても高い歩留まりで作製可能な半導体変調素子およびその作製方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
本発明の概要は次のようになる。すなわち、
（１）反りの大きな半導体基板上にＦＥＴのチャネル層を堆積し、それにオーミック接触するソース、ドレイン電極を形成する。
（２）ソース、ドレイン間に、近接した２つのゲートパターンの露光を行い、電極形成を行う。２つのゲートはほぼ同じ条件で露光される。
【００１７】
このようにして作製された半導体変調素子は、従来法である単体ＦＥＴを２個直列に接続した場合に比べ、約半分のチャネル面積で同じ働きをもつ素子となり、このため、素子作製の歩留まりが向上する。これが本発明の特徴である。
【００１８】
以下に、本発明の詳細を説明する。
【００１９】
図１に、本発明に係る半導体変調素子を構成するデュアルゲート構造の電界効果トランジスタ（ＦＥＴ）の一例を示す。図中、（ａ）は平面図、（ｂ）は断面図である。図に示したように、基板である半導体基板１の上に、半導体よりなるチャネル２が形成され、このチャネル２にソース電極３とドレイン電極４とがオーミック接触している。チャネル２上には第１のゲート電極５と第２のゲート電極６とが形成されている。第１のゲート電極５あるいは第２のゲート電極６に変調用の電位を印加することによって、チャネル２に流れる電流を変調することができ、このデュアルゲート構造の電界効果トランジスタは半導体変調素子として動作する。
【００２０】
なお、半導体基板１は、５０ｍｍないし７６ｍｍの直径を有し、１０μｍ以上の反りを有するものとする。
【００２１】
図１に示したデュアルゲート構造の電界効果トランジスタは、図５に示した、ＦＥＴ２個を用いた従来の半導体変調素子と同等の変調機能を有し、しかも図５に示したＦＥＴ１個とほぼ同じ面積内に作製することができる。このように、ＦＥＴ２個を用いた従来の半導体変調素子と同等の変調機能を有する半導体変調素子を、従来の半導体変調素子の単体ＦＥＴとほぼ同じ面積内に作り込めれば、素子の歩留まりは単体ＦＥＴの歩留まりにほぼ等しくなる。そこで、従来の半導体変調素子の単体ＦＥＴの歩留まりが、基板の反りのために、例えば５０％に低下し、半導体変調素子の歩留まりが２５％となっている場合に、同じ基板と同じステッパーを用いて、本発明に係る半導体変調素子は５０％の歩留まりで作製でき、半導体変調素子の歩留まりが向上する。
【００２２】
図２は、上記の半導体変調素子を半導体ウエハー上に形成した場合の歩留まりを、図６に対応させて示したものである。従来の、単体ＦＥＴを２個直列に接続してなる半導体変調素子の場合（図６）に比べて、多くの良品が得られていることが分かる。
【００２３】
図３に、本発明に係る半導体変調素子の具体例を示す。
【００２４】
図３に示したように、サファイア基板７上に、ＭＯＣＶＤ法で、順次、アンドープＧａＮからなる半導体基板１（厚さ３μｍ）、アンドープＡｌＧａＮからなるスペーサー層８、ｎ−ＡｌＧａＮからなるキャリア供給層９（Ｎｄ＝１０１９ｃｍ−３）、アンドープＡｌＧａＮからなるバリア層１０を成長し、変調ドープＨＥＭＴ構造を形成した。ＡｌＧａＮにおけるIII族元素中のＡｌの組成は２５％である。サファイア基板は２インチで反りは３０μｍである。
【００２５】
ＨＥＭＴ作製プロセスは、メサエッチング、Ｔｉ/Ａlオーミック電極（ソース電極３とドレイン電極４）形成、ＳｉＮ表面保護膜堆積、ドライエッチングによりゲート形成部のＳｉＮ膜除去、Ｎｉ/Ａｕゲート電極形成（ソース側の第１のゲート電極５とソース側の第２のゲート電極６）の順で行った。第１のゲート電極５、第２のゲート電極６ともに、ゲート長は０．７μｍ、ゲート幅は３００μｍである。チャネルの面積は４μｍ×３００μｍであり、２つのＦＥＴで回路を構成した場含の約半分である。
【００２６】
同じ基板に作り込んだ単体のシングルゲート構造ＦＥＴ（図５に示したもの）の歩留まりは約５０％であり、２つのシングルゲート構造ＦＥＴで構成される変調回路の歩留まりは約２５％であったが、それと等価な機能をもつ本発明のデュアルゲート構造ＦＥＴの歩留まりは約５０％であり、歩留まりの点で２倍の改善効果が見られた。
【００２７】
図４は、基板の反りと変調器（半導体変調素子）の歩留まりを見積もつた結果を示したものである。基板の反りが１０μｍ以上で本発明の効果が現出する。反りにより歩留まりが低下しても、従来法より高い歩留まりがデュアルゲート構造で期待でき、本発明の有効性が示された。
【００２８】
なお、サファイア基板の直径が７６ｍｍ（３インチ）であり、反りが１０μｍ以上の場合にも、本発明は有効である。
【００２９】
素子作製の歩留まりは基板面の最大勾配（基板円周を含む平面に対する基板面の最大勾配）によって決まり、基板面の最大勾配は基板の直径に対する反りの割合によって決まる。図４に示した結果によれば、直径５０ｍｍ（２インチ）の基板の反りが１０μｍ以上のときに本発明の効果が現出する。直径５０ｍｍに対する１０μｍの反りの割合は、１０μｍ/５０ｍｍ＝０．０２％であるから、この場合に、本発明の効果が現出するのは、、基板の直径に対する反りの割合が０．０２％以上のときである。また、サファイア基板の直径が７６ｍｍ（３インチ）であり、反りが１０μｍ以上の場合にも、本発明は有効であることから、基板の直径に対する反りの割合が１０μｍ/７６ｍｍ＝０．０１３％以上のときにも本発明の効果が現出することが判り、以上を総合すると、基板の直径に対する反りの割合が０．０１３％以上のときに本発明の効果が現出することが判る。
【００３０】
また、本発明は、半導体基板が、ガリウムおよび窒素を構成成分とする化合物半導体基板、例えばＡｌＧａＮ基板である場合にも有効である。
【００３１】
以上述べたように、本発明を用いれば、基板の反りが大きい場合でも通常のフォトリソグラフィー技術で高い歩留まりを有する半導体変調素子を作製することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る半導体変調素子を説明する図である。
【図２】半導体ウエハー上における、本発明に係る半導体変調素子の歩留まりを示す図である。
【図３】本発明に係る半導体変調素子の具体例を説明する図である。
【図４】基板の反りと半導体変調素子の歩留まりの相関を示す図である。
【図５】従来の半導体変調素子を説明する図である。
【図６】半導体ウエハー上における、従来の半導体変調素子の歩留まりを示す図である。
【符号の説明】
【００３３】
１…半導体基板、２…チャネル、３…ソース電極、４…ドレイン電極、５…第１のゲート電極、６…第２のゲート電極、７…サファイア基板、８…スペーサー層、９…キャリア供給層、１０…バリア層。
【図１】
2005243711.tif 000003
【図２】
2005243711.tif 000004
【図３】
2005243711.tif 000005
【図４】
2005243711.tif 000006
【図５】
2005243711.tif 000007
【図６】
2005243711.tif 000008