(57)【要約】【課題】  小さな回路規模でＡＤ変換器の直線性誤差を高精度に測定することができるＡＤ変換装置を提供する。【解決手段】  クロック発生器２０からのクロック信号ＣＬＫに同期してランプ波発生器１０からのテスト信号ＡＴをデジタル信号に変換するＡＤ変換器３０を備えたＡＤ変換装置１において、ＡＤ変換器３０の微分直線性誤差を測定する誤差測定回路５０を、ＡＤ変換器３０の出力が１ＬＳＢ変化したタイミングを観測するレジスタ５２，デジタル比較器５３と、ＡＤ変換器３０の出力が１ＬＳＢ変化するのに要するカウント値の平均値を記憶するレジスタ／除算器５４と、カウント値の最大値および最小値をモニタする最大／最小判断＆レジスタ５５と、カウント値の最大値および最小値を平均値で除算する除算部５６とから構成した。【選択図】        図１
2005252590.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号に同期してアナログ信号をデジタル信号に変換するＡＤ変換器を備えたＡＤ変換装置において、
前記ＡＤ変換器に時間的な変化が既知のアナログのテスト信号を供給するテスト信号発生器と、
前記クロック信号に同期したクロックをカウントするカウンタと、
前記ＡＤ変換器に前記テスト信号が供給され該ＡＤ変換器の出力が変化したときの前記カウンタのカウント値をモニタすることにより該ＡＤ変換器の直線性誤差を測定する誤差測定回路とを備えたことを特徴とするＡＤ変換装置。
【請求項２】
前記テスト信号発生器が、時間的に直線的に変化するテスト信号を発生するものであり、
前記誤差測定回路が、
前記ＡＤ変換器の出力が１ＬＳＢ変化したタイミングを観測する観測部と、
前記ＡＤ変換器の出力が１ＬＳＢ変化するのに要する、前記カウンタのカウント値の平均値を記憶する平均値記憶部と、
前記ＡＤ変換器の出力が１ＬＳＢ変化したときの前記カウンタのカウント値の最大値および最小値をモニタするモニタ部と、
前記モニタ部でモニタされた最大値および最小値を前記平均値記憶部に記憶された平均値で除算することにより微分直線性誤差を求める除算部とを備えたものであることを特徴とする請求項１記載のＡＤ変換装置。
【請求項３】
前記テスト信号発生器が、時間的に直線的に変化するテスト信号を発生するものであり、
前記誤差測定回路が、
前記ＡＤ変換器の出力が１ＬＳＢ変化したタイミングを観測する観測部と、
前記ＡＤ変換器の出力が１ＬＳＢ変化するのに要する、前記カウンタのカウント値の平均値を記憶する平均値記憶部と、
前記ＡＤ変換器の出力の変化に合わせて、該出力が１ＬＳＢ変化するタイミングにおける誤差ゼロのカウント値に相当する標準値を更新して記憶する標準値記憶部と、
前記ＡＤ変換器の出力が１ＬＳＢ変化したときの前記カウンタのカウント値と前記標準値記憶部に記憶された標準値との差分を求める減算部と、
前記減算部により求められた差分の最大値および最小値をモニタするモニタ部と、
前記モニタ部でモニタされた最大値および最小値を前記平均値記憶部に記憶された平均値で除算することにより積分直線性誤差を求める除算部とを備えたものであることを特徴とする請求項１記載のＡＤ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック信号に同期してアナログ信号をデジタル信号に変換するＡＤ変換器を備えたＡＤ変換装置に関する。
【背景技術】
【０００２】
従来より、半導体チップ上に形成されたＡＤ変換器の直線性誤差を測定するにあたり、正弦波やランプ波等のアナログ信号を入力し、そのアナログ信号の入力電位それぞれに対応して得られたＡＤ変換後のデジタルコードを、半導体チップ上に形成された出力バッファを経由してその半導体チップの外部に設けられた記憶装置に記憶し、記憶されたデジタルコードに基づいてＡＤ変換器の直線性誤差を求めるということが行なわれている（例えば、特許文献１、特許文献２参照）。
【特許文献１】特開平１−１７４１１９号公報
【特許文献２】特開平１０−２６８００４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述した従来の技術は、ＡＤ変換器の直線性誤差を測定するにあたり、ＡＤ変換後のデジタルコードを、半導体チップ上に形成された出力バッファ回路を経由して外部の記憶装置に出力するものであるため、出力バッファのスイッチング動作に伴って発生するノイズの影響を受け易く、従ってＡＤ変換器の直線性誤差を精度よく測定するのは困難である。また、半導体チップ上に、ＡＤ変換器からのデジタルコードを外部に出力するための出力端子を備える必要がある。さらに、高速分解能を有するＡＤ変換器においては、大きな記憶容量を有する記憶装置を外部に設ける必要がある。
【０００４】
本発明は、上記事情に鑑み、小さな回路規模でＡＤ変換器の直線性誤差を高精度に測定することができるＡＤ変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成する本発明のＡＤ変換装置は、クロック信号に同期してアナログ信号をデジタル信号に変換するＡＤ変換器を備えたＡＤ変換装置において、
上記ＡＤ変換器に時間的な変化が既知のアナログのテスト信号を供給するテスト信号発生器と、
上記クロック信号に同期したクロックをカウントするカウンタと、
上記ＡＤ変換器に上記テスト信号が供給されそのＡＤ変換器の出力が変化したときの上記カウンタのカウント値をモニタすることによりそのＡＤ変換器の直線性誤差を測定する誤差測定回路とを備えたことを特徴とする。
【０００６】
本発明のＡＤ変換装置は、ＡＤ変換器の出力が変化したときのカウント値をモニタすることによりそのＡＤ変換器の直線性誤差を測定するものであるため、従来の、ＡＤ変換後のデジタルコードを出力バッファ回路や出力端子を経由して外部の記憶装置に出力する技術と比較し、それら出力バッファ回路や出力端子は不要であり、ノイズの影響を受け難く、後述する実施形態に示すように簡単な回路構成で済む。従って、小さな回路規模でＡＤ変換器の直線性誤差を高精度に測定することができる。
【０００７】
ここで、本発明のＡＤ変換装置における上記テスト信号発生器が、時間的に直線的に変化するテスト信号を発生するものであり、
上記誤差測定回路が、
上記ＡＤ変換器の出力が１ＬＳＢ変化したタイミングを観測する観測部と、
上記ＡＤ変換器の出力が１ＬＳＢ変化するのに要する、上記カウンタのカウント値の平均値を記憶する平均値記憶部と、
上記ＡＤ変換器の出力が１ＬＳＢ変化したときの上記カウンタのカウント値の最大値および最小値をモニタするモニタ部と、
上記モニタ部でモニタされた最大値および最小値を上記平均値記憶部に記憶された平均値で除算することにより微分直線性誤差を求める除算部とを備えたものであることが好ましい。
【０００８】
このようなテスト信号発生器および誤差測定回路を備えると、ＡＤ変換器の直線性誤差のうちの微分直線性誤差を、小さな回路規模で高精度に測定することができる。
【０００９】
また、本発明のＡＤ変換装置における上記テスト信号発生器が、時間的に直線的に変化するテスト信号を発生するものであり、
上記誤差測定回路が、
上記ＡＤ変換器の出力が１ＬＳＢ変化したタイミングを観測する観測部と、
上記ＡＤ変換器の出力が１ＬＳＢ変化するのに要する、上記カウンタのカウント値の平均値を記憶する平均値記憶部と、
上記ＡＤ変換器の出力の変化に合わせて、その出力が１ＬＳＢ変化するタイミングにおける誤差ゼロのカウント値に相当する標準値を更新して記憶する標準値記憶部と、
上記ＡＤ変換器の出力が１ＬＳＢ変化したときの上記カウンタのカウント値と上記標準値記憶部に記憶された標準値との差分を求める減算部と、
上記減算部により求められた差分の最大値および最小値をモニタするモニタ部と、
上記モニタ部でモニタされた最大値および最小値を上記平均値記憶部に記憶された平均値で除算することにより積分直線性誤差を求める除算部とを備えたものであることも好ましい態様である。
【００１０】
このようなテスト信号発生器および誤差測定回路を備えると、ＡＤ変換器の直線性誤差のうちの積分直線性誤差を、小さな回路規模で高精度に測定することができる。
【発明の効果】
【００１１】
本発明のＡＤ変換装置によれば、小さな回路規模でＡＤ変換器の直線性誤差を高精度に測定することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施の形態を説明する。
【００１３】
図１は、本発明のＡＤ変換装置の第１実施形態の回路構成を示すブロック図である。
【００１４】
図１に示すＡＤ変換装置１には、時間的な変化が既知のアナログのテスト信号ＡＴを供給するランプ波発生器１０（本発明にいうテスト信号発生器の一例に相当）が備えられている。詳細には、このランプ波発生器１０は、時間的に直線的に変化するランプ波信号であるテスト信号ＡＴを発生する。
【００１５】
また、ＡＤ変換装置１には、クロック信号ＣＬＫを発生するクロック発生器２０が備えられている。
【００１６】
さらに、ＡＤ変換装置１には、クロック端子ＣＫにクロック信号ＣＬＫが入力されるとともに入力端子ＩＮにテスト信号ＡＴが入力されて、クロック信号ＣＬＫに同期してテスト信号ＡＴをデジタル信号Ｄに変換して出力端子ＯＵＴから出力するＡＤ変換器３０が備えられている。
【００１７】
また、ＡＤ変換装置１には、クロック端子ＣＫに入力されたクロック信号ＣＬＫに同期したクロックをカウントして出力端子ＯＵＴからカウント値を出力するカウンタ４０が備えられている。
【００１８】
さらに、ＡＤ変換装置１には、ＡＤ変換器３０にテスト信号ＡＴが供給されＡＤ変換器３０の出力が変化したときのカウンタ４０のカウント値をモニタすることによりＡＤ変換器３０の直線性誤差のうちの微分直線性誤差を測定する誤差測定回路５０（本発明にいう誤差測定回路の一例に相当）が備えられている。この誤差測定回路５０は、ＺＳ／ＦＳ検出器５１と、レジスタ５２と、デジタル比較器５３と、レジスタ／除算器５４と、最大／最小判断＆レジスタ５５と、除算器５６とから構成されている。
【００１９】
ＺＳ／ＦＳ検出器５１は、ＡＤ変換器３０から出力されるデジタル信号Ｄが表わす最初の変換コードであるゼロ・スケール（ＺＳ）コードおよび最終の変換コードであるフル・スケール（ＦＳ）コードが入力された時点で、ＺＳ検出信号およびＦＳ検出信号を出力する。これらの検出信号は、カウンタ４０のリセット端子ＲＳＴに入力されるとともに、レジスタ／除算器５４および除算器５６に入力される。
【００２０】
レジスタ５２およびデジタル比較器５３は、本発明にいう観測部の一例に相当し、ＡＤ変換器３０の出力が１ＬＳＢ変化したタイミングを観測する。具体的には、レジスタ５２には、ＡＤ変換器３０からの前回の変換コードが格納される。デジタル比較器５３では、レジスタ５２からの前回の変換コードと今回の変換コードとが比較されて、ＡＤ変換器３０の出力が１ＬＳＢ変化したタイミングが観測され、デジタル比較器５３からその旨を示すトリガ信号が出力される。レジスタ５２は、このトリガ信号を受けて今回の変換コードを格納する。カウンタ４０は、このトリガ信号を受けて、後述する最大／最小判断＆レジスタ５５に１ＬＳＢ変化した時点におけるカウント値を入力し、その後、カウント値をリセットする。
【００２１】
レジスタ／除算器５４（本発明にいう平均値記憶部の一例に相当）は、ＡＤ変換器３０の出力が１ＬＳＢ変化するのに要する、カウンタ４０のカウント値の平均値を記憶する。具体的には、レジスタ／除算器５４には、予め、ＺＳ／ＦＳ検出器５１からＺＳ検出信号が出力された時点からＦＳ検出信号が出力された時点までのカウント値を階調数で除算した１ＬＳＢあたりのカウント数が保存される。
【００２２】
最大／最小判断＆レジスタ５５（本発明にいうモニタ部の一例に相当）は、ＡＤ変換器３０の出力が１ＬＳＢ変化したときのカウンタ４０のカウント値の最大値および最小値をモニタする。即ち、最大／最小判断＆レジスタ５５は、カウンタ４０からのカウント値をデジタル比較器５３からのトリガ信号で取り込み、取り込まれたカウント値が最大（もしくは最小）であるか否かを判断し、カウント値が最大（もしくは最小）であると判断した場合は、そのカウント値のみを保存する。このようにして、カウント値の最大値および最小値をモニタする。
【００２３】
除算器５６は、ＺＳ／ＦＳ検出器５１からＦＳ検出信号が出力されたタイミングで、最大／最小判断＆レジスタ５５でモニタされた最大値および最小値をレジスタ／除算器５４に記憶された平均値で除算することにより微分直線性誤差を求める。
【００２４】
図２は、図１に示すＡＤ変換装置における測定例を示すグラフである。
【００２５】
図２の横軸は、カウンタ４０から出力される、テスト信号ＡＴのアナログ入力電位に対応するカウント値を示す。また、図２の縦軸は、ＡＤ変換器３０から出力されるデジタル信号Ｄが表わす変換コードを示す。さらに、２点鎖線で示すグラフＡは、理想的にＡＤ変換された場合の変換コードからなるグラフであり、また実線で示すグラフＢは、実際に観測された場合の変換コードからなるグラフである。
【００２６】
図１を参照して説明したように、ＡＤ変換器３０から出力される最初の変換コードであるゼロ・スケール（ＺＳ）コードから最終の変換コードであるフル・スケール（ＦＳ）コードに到達するまでに必要なカウント値の中から、１ＬＳＢに相当するカウント値を算出し、このカウント値と、変換コードが１ＬＳＢ変化する間に増加したカウント値とを比較することで、微分直線性誤差を測定する。この図２に示す測定例では、ＡＤ変換器３０から出力される変換コードが平均的に１ＬＳＢ増えるのに必要なアナログの入力変化（＝１ＬＳＢ：即ちカウント値の増分）を、１０カウント値とする（図２中の横軸の１目盛の間には、１０回の変換結果が含まれることとなる）。この時、観測されたＡＤ変換器３０の変換コードが１ＬＳＢ変化する間のカウント値の最大が１４、最小が６であったとすると、このＡＤ変換器３０の微分直線性誤差は±０．４となる。
【００２７】
このように、本発明の第１実施形態のＡＤ変換装置１は、ＡＤ変換器３０の出力が変化したときのカウント値を上記誤差測定回路５０でモニタすることによりそのＡＤ変換器３０の微分直線性誤差を測定するものであるため、従来の、ＡＤ変換後のデジタルコードを出力バッファ回路や出力端子を経由して外部の記憶装置に出力する技術と比較し、それら出力バッファ回路や出力端子は不要であり、ノイズの影響を受け難く、上記誤差測定回路５０は図１に示すように簡単な回路構成で済む。従って、小さな回路規模でＡＤ変換器３０の微分直線性誤差を高精度に測定することができる。
【００２８】
図３は、本発明のＡＤ変換装置の第２実施形態の回路構成を示すブロック図である。
【００２９】
尚、図１に示すＡＤ変換装置１と同じ構成要素には同一の符号を付して説明する。
【００３０】
図３に示すＡＤ変換装置２には、前述した、ランプ波発生器１０、クロック発生器２０、およびＡＤ変換器３０が備えられている。
【００３１】
また、ＡＤ変換装置２には、クロック端子ＣＫに入力されたクロック信号ＣＬＫに同期したクロックをカウントして出力端子ＯＵＴからカウント値を出力するカウンタ２４０が備えられている。
【００３２】
さらに、ＡＤ変換装置２には、ＡＤ変換器３０にテスト信号ＡＴが供給されＡＤ変換器３０の出力が変化したときのカウンタ４０のカウント値をモニタすることによりＡＤ変換器３０の直線性誤差のうちの積分直線性誤差を測定する誤差測定回路２５０（本発明にいう誤差測定回路の他の一例に相当）が備えられている。この誤差測定回路２５０は、前述したＺＳ／ＦＳ検出器５１，レジスタ５２，デジタル比較器５３，レジスタ／除算器５４と、レジスタ／加算器２５１と、減算器２５２と、最大／最小判断＆レジスタ２５３と、除算器２５４とから構成されている。
【００３３】
ＺＳ／ＦＳ検出器５１は、ＺＳ検出信号およびＦＳ検出信号を出力する。これらの検出信号は、カウンタ２４０のリセット端子ＲＳＴに入力されるとともに、レジスタ／除算器５４および除算器２５４に入力される。
【００３４】
レジスタ５２には、ＡＤ変換器３０からの前回の変換コードが格納される。また、デジタル比較器５３では、レジスタ５２からの前回の変換コードと今回の変換コードとが比較されて、ＡＤ変換器３０の出力が１ＬＳＢ変化したタイミングが観測され、デジタル比較器５３からその旨を示すトリガ信号が出力される。このトリガ信号は、レジスタ５２，レジスタ／加算器２５１，減算器２５２，最大／最小判断＆レジスタ２５３に入力される。レジスタ５２は、このトリガ信号を受けて今回の変換コードを格納する。
【００３５】
レジスタ／除算器５４は、ＡＤ変換器３０の出力が１ＬＳＢ変化するのに要する、カウンタ２４０のカウント値の平均値を記憶する。具体的には、レジスタ／除算器５４には、予め、ＺＳ／ＦＳ検出器５１からＺＳ検出信号が出力された時点からＦＳ検出信号が出力された時点までのカウント値を階調数で除算した１ＬＳＢあたりのカウント数が保存される。
【００３６】
レジスタ／加算器２５１は、本発明にいう標準値記憶部の一例に相当し、ＡＤ変換器３０の出力の変化に合わせて、その出力が１ＬＳＢ変化するタイミングにおける誤差ゼロのカウント値に相当する標準値を更新して記憶する。具体的には、レジスタ／加算器２５１には、デジタル比較器５３からのトリガ信号でレジスタ／除算器５４からの１ＬＳＢあたりのカウント数が加算される。
【００３７】
減算器２５２は、本発明にいう減算部の一例に相当し、ＡＤ変換器３０の出力が１ＬＳＢ変化したときのカウンタ２４０のカウント値とレジスタ／加算器２５１に記憶された標準値との差分を求める。
【００３８】
最大／最小判断＆レジスタ２５３（本発明にいうモニタ部の他の一例に相当）は、減算器２５２により求められた差分の最大値および最小値をモニタする。即ち、最大／最小判断＆レジスタ２５３は、減算器２５２からの差分をデジタル比較器５３からのトリガ信号で取り込み、差分が最大（もしくは最小）であるか否かを判断し、差分が最大（もしくは最小）であると判断した場合は、その差分のみを保存する。このようにして、差分の最大値および最小値をモニタする。
【００３９】
除算器２５４は、ＺＳ／ＦＳ検出器５１からＦＳ検出信号が出力されたタイミングで、最大／最小判断＆レジスタ２５３でモニタされた最大値および最小値をレジスタ／除算器５４に記憶された平均値で除算することにより積分直線性誤差を求める。
【００４０】
図４は、図３に示すＡＤ変換装置における測定例を示すグラフである。
【００４１】
図４の横軸は、カウンタ２４０から出力される、テスト信号ＡＴのアナログ入力電位に対応するカウント値を示す。また、図４の縦軸は、ＡＤ変換器３０から出力されるデジタル信号Ｄが表わす変換コードを示す。さらに、２点鎖線で示すグラフＡは、理想的にＡＤ変換された場合の変換コードからなるグラフであり、また実線で示すグラフＢは、実際に観測された場合の変換コードからなるグラフである。
【００４２】
このＡＤ変換装置２では、予め、ＺＳ／ＦＳ検出器５１からＺＳ検出信号が出力された時点からＦＳ検出信号が出力された時点までのカウント値を測定しておき、ＡＤ変換器３０から出力される最初の変換コードであるゼロ・スケール（ＺＳ）コードと最終の変換コードであるフル・スケール（ＦＳ）コードとの２点間を直線補間して、図４に示す２点鎖線で示すグラフＡが表わすエンドポイントラインに相当するカウント値と変換コードの関係を示す直線の傾きを求める。このカウント値と変換コードの関係と、実際に観測されたカウント値と変換コードの関係とを比較することで、積分直線性誤差を測定する。この図４に示す測定例では、図２に示す微分直線性誤差の測定の場合と同様に、１ＬＳＢに相当するカウント値を１０と仮定する。１ＬＳＢは１０カウント値であるから、変換コードＮにおけるカウント値は、（ＺＳコードにおけるカウント値）＋１０・Ｎになることが予想される。これと、実際に観測された変換コードがＮになるときのカウント値を比較した際のずれが積分直線性誤差になる。図４に示した例では、変換コードＮになる点におけるずれは６カウント分であるので０．６ＬＳＢとなる。
【００４３】
本発明の第２実施形態のＡＤ変換装置２は、ＡＤ変換器３０の出力が変化したときのカウント値を上記誤差測定回路２５０でモニタすることによりそのＡＤ変換器３０の積分直線性誤差を測定するものであるため、従来の、ＡＤ変換後のデジタルコードを出力バッファ回路や出力端子を経由して外部の記憶装置に出力する技術と比較し、それら出力バッファ回路や出力端子は不要であり、ノイズの影響を受け難く、上記誤差測定回路２５０は図３に示すように簡単な回路構成で済む。従って、小さな回路規模でＡＤ変換器３０の積分直線性誤差を高精度に測定することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明のＡＤ変換装置の第１実施形態の回路構成を示すブロック図である。
【図２】図１に示すＡＤ変換装置における測定例を示すグラフである。
【図３】本発明のＡＤ変換装置の第２実施形態の回路構成を示すブロック図である。
【図４】図３に示すＡＤ変換装置における測定例を示すグラフである。
【符号の説明】
【００４５】
１，２  ＡＤ変換装置
１０  ランプ波発生器
２０  クロック発生器
３０  ＡＤ変換器
４０，２４０  カウンタ
５０，２５０  誤差測定回路
５１  ＺＳ／ＦＳ検出器
５２  レジスタ
５３  デジタル比較器
５４  レジスタ／除算器
５５，２５３  最大／最小判断＆レジスタ
５６，２５４  除算器
２５１  レジスタ／加算器
２５２  減算器
【図１】
2005252590.tif 000003
【図２】
2005252590.tif 000004
【図３】
2005252590.tif 000005
【図４】
2005252590.tif 000006