(57)【要約】【課題】非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止でき、また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムを提供する。【解決手段】フォトダイオード１１、フォトダイオード１１の信号をフローティングノードＮ１１に転送する転送トランジスタ１２、フローティングノードＮ１１の信号を垂直信号線２２に出力する増幅トランジスタ１３およびフローティングノードＮ１１をリセットするリセットトランジスタ１４を有する単位画素１０が行列状に配列したＭＯＳ型固体撮像装置において、リセットトランジスタ１４のゲート電圧を電源電位（たとえば３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値により制御する。【選択図】      図１
2005094240.tif 000002
【特許請求の範囲】
【請求項１】
単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタとを有する固体撮像装置であって、
前記リセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位である
固体撮像装置。
【請求項２】
単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有する固体撮像装置であって、
前記リセットトランジスタのゲート電極に３種類以上の電位を供給可能な手段を有する
固体撮像装置。
【請求項３】
前記リセットトランジスタのゲート電極に供給する少なくとも３種類以上の電位のうち少なくとも１種類の電位の電圧が負電位である
請求項２記載の固体撮像装置。
【請求項４】
前記リセットトランジスタをオン状態からオフ状態にする際のゲート電位を、正のハイレベル電源電位から、グランドレベル電源電位を経て、負電源電位に設定可能な手段を有する
請求項３記載の固体撮像装置。
【請求項５】
プリチャージ相およびデータ相のサンプルホールドの両方のタイミングで、前記リセットトランジスタのゲート電位がグランド電位に設定されている
請求項３記載の固体撮像装置。
【請求項６】
選択画素の前記リセットトランジスタのゲート電位がグランド電位に設定されている期間、非選択の画素のリセットトランジスタのゲート電位は負電位である
請求項５記載の固体撮像装置。
【請求項７】
単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有し、前記リセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位である固体撮像装置と、
前記固体撮像装置の撮像部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を有するカメラシステム。
【請求項８】
単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有し、前記リセットトランジスタのゲート電極に３種類以上の電位を供給可能な手段を有する固体撮像装置と、
前記固体撮像装置の撮像部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を有するカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびカメラシステムに関し、特にＭＯＳ型固体撮像装置に代表されるＸ-Ｙアドレス型固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムに関するものである。
【背景技術】
【０００２】
Ｘ-Ｙアドレス型固体撮像装置、たとえばＭＯＳ型固体撮像装置として、単位画素が３トランジスタからなり、この単位画素が行列状に多数配列されてなる構成のものが知られている。
この場合の単位画素の構成を図８に示す。同図から明らかなように、単位画素１００は、フォトダイオード（ＰＤ）１０１、転送トランジスタ１０２、増幅トランジスタ１０３およびリセットトランジスタ１０４を有する。
【０００３】
上記の画素構成を採るＭＯＳ型固体撮像装置では、行が非選択の期間はドレイン線１０５からリセットトランジスタ１０４を通してフローティングノードＮ１０１の電位を低レベル（以下、Ｌレベルと記す）にしておき、行を選択するときはフローティングノードＮ１０１の電位を高レベル（以下、Ｈレベルと記す）にする動作が行われる。
【０００４】
このようなＭＯＳ型固体撮像装置では、リセットトランジスタ１０４はディプレッション型を用いている。これは、リセットトランジスタ１０４がオン時に、画素部の電源となるドレイン電圧とフローティングノード１０１の電位をバラツキなく一致させるためである。
したがって、リセットトランジスタ１０４がオン時のフローティングノード電位は、ドレイン線の電位レベルに一致する。ドレイン線の電位レベルとして、具体的にはたとえばに特許文献１にあるように、Ｈレベルが電源電位ＶＤＤであり、Ｌレベルが０．４〜０．７Ｖになる（Ｌレベルが０Ｖであってもよい）。
【０００５】
ここで、フローティングノードの電位について、選択行と非選択行についてそれぞれ考える。
【０００６】
まず、選択行の動作について考える。
ドレイン線がＨレベルに設定した後、リセットトランジスタ、転送トランジスタを順次オフ→オン→オフとし、リセット相電位とデータ相電位を出力する。相関２重サンプリング（ＣＤＳ）回路を介してこの信号の差分を光信号として出力する。
データ相電位の取得に際して、フォトダイオードの電荷をフローティングノードへ転送すると、フローティングノード電位が低下する。
【０００７】
次に、非選択行について考える。
リセットトランジスタおよび転送トランジスタの両方がオフ状態のままであり、ドレイン線だけがＨレベルとＬレベルの値を繰りかえす。
【特許文献１】特開２００２−５１２６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、従来のＭＯＳ型固体撮像装置では、リセットトランジスタがディプレッション構造を採用するために、リセットトランジスタがオフ状態（非選択行）においても、リーク電流によって、フローティングノード電位が上昇する（しきい値電圧Ｖｔｈが−１Ｖのとき、フローティングノード電位は１Ｖ程度）。
一方、選択行においてデータ相のフローティングノード電位はリセット相のそれの電位に比べて低くなる。これが特に光量が大きい場合には電圧が大きく変化（低下）し、非選択行のフローティングノードとの電位差が小さくなる。
その結果、非選択行に対して高い電位に設定されるべき選択行からの電位信号を読み取るものが、この電位差が明確でなくなるために、非選択行からのノイズが大きくなり、結果として、明るいシーンにおける縦筋が発生するという問題があった。
【０００９】
また、同じくリセットトランジスタがディプレッション構造を採用することに起因して、ドレイン配線の駆動回路からは、リセットトランジスタを介してフローティングノードの容量成分の影響が見える。ドレイン配線が全画素共通に接続されている場合には、全画素のドレイン配線容量だけでなく、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要が発生し、ドレイン線のドライバサイズの点からも、高速性の点からも問題となっていた。
【００１０】
本発明の目的は、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止でき、また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムを提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の第１の観点は、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタとを有する固体撮像装置であって、前記リセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位である。
【００１２】
本発明の第２の観点は、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有する固体撮像装置であって、前記リセットトランジスタのゲート電極に３種類以上の電位を供給可能な手段を有する。
【００１３】
好適には、前記リセットトランジスタのゲート電極に供給する少なくとも３種類以上の電位のうち少なくとも１種類の電位の電圧が負電位である。
【００１４】
好適には、前記リセットトランジスタをオン状態からオフ状態にする際のゲート電位を、正のハイレベル電源電位から、グランドレベル電源電位を経て、負電源電位に設定可能な手段を有する。
【００１５】
また、好適には、プリチャージ相およびデータ相のサンプルホールドの両方のタイミングで、前記リセットトランジスタのゲート電位がグランド電位に設定されている。
また、好適には、この選択画素の前記リセットトランジスタのゲート電位がグランド電位に設定されている期間、非選択の画素のリセットトランジスタのゲート電位は負電位である。
【００１６】
本発明の第３の観点は、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有し、前記リセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位である固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有する。
【００１７】
本発明の第４の観点は、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有し、前記リセットトランジスタのゲート電極に３種類以上の電位を供給可能な手段を有する固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有する。
【００１８】
上記構成の固体撮像装置およびこれを用いたカメラシステムにおいて、非選択時のリセットトランジスタのゲート電極に負電位を印加する。
これにより、共通ドレイン電源の立ち上がり時間が、ディプレッション型のリセットトランジスタを介したフローティングノード容量の影響を受けることがなくなる。
したがって、ディプレッション型リセットトランジスタを用いた場合においても、そのリセットトランジスタを介した電気的な接続が小さく抑えられる。
このために、共通ドレイン電源の立ち上がり時間が短くなる。または、ドレイン電源のドライバのサイズが小さくなる。これにより、高速動作と低チップサイズ化を実現できる。
また、ディプレッション型のリセットトランジスタを介した電気的な結合を抑えられるために、非選択行のフローティングノード電位が共通ドレイン線の電位に伴って変動（上昇）しない。
したがって、データ相のサンプリングのタイミングにおいて選択行と非選択行のフローティングノード電位の差異を明確にすることができる。
その結果として、光量が大きいときにも飽和たて筋の発生を抑制させることができる。  また、本発明によれば、リセットトランジスタのゲート電圧を電源電位、グランド電位、負電源電位の３値により制御する。
たとえば、リセットトランジスタをオン→オフする際のゲート電極の電圧を、電源電位から負電源電位に直接的にゲート電位を変化させる代わりに、電源電位から一度グランド電位に保持し、グランド電位に充放電を一度行った後、負電源電位に電位を設定する。
【発明の効果】
【００１９】
本発明によれば、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止できる。
また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる利点がある。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施形態に係るたとえばＭＯＳ型固体撮像装置の構成例を示す回路図である。なお、ＭＯＳ型固体撮像装置では、多数の単位画素が行列状に配列されることになるが、ここでは、図面の簡略化のために、２行×２列の画素配列として描いている。
【００２２】
図１において、単位画素１０は、光電変換素子である, たとえばフォトダイオード１１以外に、転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４の３つのＮ型ＭＯＳトランジスタを有する３トランジスタ構成となっている。
【００２３】
この画素構成において、フォトダイオード１１は、入射光をその光量に応じた電荷量の信号電荷（たとえば、電子）に光電変換して蓄積する。
【００２４】
転送トランジスタ１２は、フォトダイオード１１のカソードとフローティングノードＮ１１との間に接続され、ゲートが垂直選択線２１に接続されており、導通（オン）することによってフォトダイオード１１に蓄積されている信号電荷をフローティングノードＮ１１に転送する機能を持っている。
【００２５】
増幅トランジスタ１３は、垂直信号線２２と電源Ｖｄｄとの間に接続され、ゲートがフローティングノードＮ１１に接続されており、フローティングノードＮ１１の電位を垂直信号線２２に出力する機能を持っている。
リセットトランジスタ１４は、ドレイン（一方の主電極）がドレイン線（配線）２３に、ソース（他方の主電極）がフローティングノードＮ１１に、ゲートがリセット線２４にそれぞれ接続されており、フローティングノードＮ１１の電位をリセットする機能を持っている。
【００２６】
この単位画素１０が行列状に配置されてなる画素領域（撮像領域）において、垂直選択線２１、ドレイン線２３およびリセット線２４の３本の線は、画素配列の各行ごとに水平（Ｈ）方向（図の左右方向）に配線されており、垂直信号線２２は各列ごとに垂直（Ｖ）方向（図の上下方向）に配線されている。
そして、垂直選択線２１、ドレイン線２３およびリセット線２４は、垂直駆動回路（ＶＤＲＶ）を構成するＶシフトレジスタ２５によって駆動される。
【００２７】
垂直選択線２１およびリセット線２４は、Ｖシフトレジスタ２５の垂直選択パルスＴおよびリセットパルスＲを出力する各出力端に各行ごとに直接接続されている。ドレイン線２３は、Ｖシフトレジスタ２５のリセット電圧出力端に対して各行ごとにＰ型ＭＯＳトランジスタ２６を介して接続されている。Ｐ型ＭＯＳトランジスタ２６のゲートは接地されている。
【００２８】
本実施形態においては、Ｖシフトレジスタ２５は、ドレイン線２３を通してリセットトランジスタ１４を３値（４値以上であってもよい）で駆動することにより、選択行と非選択行のフローティングノードＮＤ１１の電位に電位差を設け、２つの選択行と非選択行の動作が明確にする。
たとえば本実施形態においては、リセットトランジスタ１４のゲート電極に供給する電位の１つが、少なくとも負電位である。
また、たとえば、Ｖシフトレジスタ２５は、リセットトランジスタ１４のゲート電極に供給する少なくとも３種類以上の電位のうち少なくとも１種類の電位の電圧が負電位として供給する。
また、Ｖシフトレジスタ２５は、リセットトランジスタ１４をオン状態からオフ状態にする際のゲート電位を、正のハイレベル電源電位から、グランドレベル電源電位を経て、負電源電位に設定することが可能である。
また、本実施形態においては、プリチャージ相およびデータ相のサンプルホールドの両方のタイミングで、リセットトランジスタ１４のゲート電位がグランド電位に設定されている。
そして、Ｖシフトレジスタ２５は、選択画素のリセットトランジスタ１４のゲート電位がグランド電位に設定されている期間、非選択の画素のリセットトランジスタ１４のゲート電位は負電位とする。
【００２９】
このリセットトランジスタ１４の駆動動作については後でさらに詳述する。
【００３０】
上記画素領域の垂直方向（図中の上下方向）に一方側において、各列ごとに、垂直信号線２２の一端とグランドとの間にＮ型ＭＯＳトランジスタからなる負荷トランジスタ２７が接続されている。この負荷トランジスタ２７は、そのゲートがロード（Ｌｏａｄ）線２８に接続されて定電流源の役目をする。
【００３１】
画素領域の垂直方向の他方側において、垂直信号線２２の他端には、Ｎ型ＭＯＳトランジスタからなるサンプルホールド（ＳＨ）スイッチ２９の一端（一方の主電極）が接続されている。このサンプルホールドスイッチ２９の制御端（ゲート）はＳＨ線３０に接続されている。
【００３２】
サンプルホールドスイッチ２９の他端（他方の主電極）には、サンプルホールド（ＳＨ）／ＣＤＳ(Correlated Double Sampling)回路３１の入力端が接続されている。
サンプルホールド／ＣＤＳ回路３１は、垂直信号線２２の電位Ｖｓｉｇをサンプルホールドし、相関二重サンプリング（ＣＤＳ）を行う回路である。
ここで、相関二重サンプリングとは、時系列で入力される２つの電圧信号をサンプリングしてその差分を出力する処理を言う。
【００３３】
サンプルホールド／ＣＤＳ回路３１の出力端と水平信号線３２との間には、Ｎ型ＭＯＳトランジスタからなる水平選択スイッチ３３が接続されている。
この水平選択スイッチ３３の制御端（ゲート）には、水平駆動回路（ＨＤＲＶ）を構成するＨシフトレジスタ３４から水平走査時に順次出力される水平走査パルスＨ（Ｈ１，Ｈ２，…）が与えられる。
【００３４】
水平走査パルスＨが与えられ、水平選択スイッチ３３がオンすることで、サンプルホールド／ＣＤＳ回路３１で相関二重サンプリング（ＣＤＳ）された信号が水平選択スイッチ３３を通して水平信号線３２に読み出される。
この読み出された信号Ｈｓｉｇは、水平信号線３５の一端に接続された出力アンプ３５を通して出力端子３６から出力信号Ｖｏｕｔとして導出される。
【００３５】
以下に、本実施形態における、リセットトランジスタ１４の駆動電位（ゲート電位）の幾つかの設定方法、並びにそれらの効果について、従来回路との比較を含めて説明する。
【００３６】
（設定方法１）
この方法では、非選択時のリセットトランジスタ１４のゲート電極に負電位を印加できるようにすることで、従来の課題を解決することができる。
図２（Ａ）〜（Ｇ）および図３（Ａ）〜（Ｇ）は、リセットトランジスタのゲート電圧をＶＲＳＴ＋（プラス側）とＶＲＳＴ−（マイナス側）の２値で動作させた場合の，選択行および非選択行におけるリセットトランジスタのゲート電位（ＲＳＴ線）Ｖ２４、転送トランジスタ１２のゲート電位（ＴＲ線）Ｖ２１、共通ドレイン電源電位Ｖ２３、フローティングノード電位ＶＮ１１を示す図である。
図２（Ａ）〜（Ｇ）がリセットトランジスタのゲート電圧をＶＲＳＴ＋（プラス側）で動作させた場合、図３（Ａ）〜（Ｇ）が本実施形態に係るリセットトランジスタのゲート電圧をＶＲＳＴ−（マイナス側）で動作させた場合を示す。
また、図において、比較のために、従来どおり（リセット・トランジスタのゲート電圧をＶＲＳＴ＋（プラス側）とＶＲＳＴ０（ゼロ電位））の２値動作におけるフローティングノード電位もあわせて示す。
【００３７】
従来回路では、図２（Ａ）〜（Ｇ）に示すように、共通ドレイン電源の立ち上がり時間が、ディプレッション型のリセットトランジスタ１４を介したフローティングノード容量の影響を受け、長いものとなっていた。
ところが、本実施形態に係る方法によれば、図３（Ａ）〜（Ｇ）に示すように、ディプレッション型リセットトランジスタ１４を用いた場合においても、そのリセットトランジスタ１４を介した電気的な接続が小さく抑えられる。
このために、共通ドレイン電源の立ち上がり時間が短くなる。または、ドレイン電源のドライバのサイズが小さくなる。これにより、高速動作と低チップサイズ化を実現できる。
【００３８】
また、従来回路では、図２（Ａ）〜（Ｇ）に示すように、非選択行のフローティングノード電位は、ディプレッション型のリセットトランジスタを介したリークの影響により、共通ドレイン電源の影響を受けてデータ相のサンプリング時間において上昇し、選択行と非選択行の電位差が小さくなる方向へ作用していた。
ところが、本実施形態に係る方法によれば、図３（Ａ）〜（Ｇ）に示すように、ディプレッション型のリセットトランジスタ１４を介した電気的な結合を抑えられるために、非選択行のフローティングノード電位が共通ドレイン線の電位に伴って変動（上昇）しない。
したがって、データ相のサンプリングのタイミングにおいて選択行と非選択行のフローティングノード電位の差異を明確にすることができる。
その結果として、光量が大きいときにも飽和たて筋の発生を抑制させることができる。
【００３９】
（設定方法２）
この方法では、リセットトランジスタ１４のゲート電圧を電源電位（たとえば、３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値を制御する機能を搭載することで、従来の課題を解決することができる。
【００４０】
前述したように、ＭＯＳ型固体撮像装置ではリセットトランジスタとしてはディプレッション型を用いている。これにより、リセットトランジスタがオン時にそのリセットバラツキを低減できるメリットがある。
一方、このとき、第１に非選択行と選択行のフローティングノード電位の差異が明確でなくなること、第２に共通ドレイン電源の立場からは、高速性およびチップサイズの問題があった。
そこで、本実施形態においては、非選択行のリセットトランジスタのＬレベル電位を負電位に設定する。
【００４１】
ＭＯＳ型固体撮像装置に負電位を供給するためには、外部電源から供給する方法と、内部回路で負電位を発生させる方法の２種類が考えられる。
従来のリセットトランジスタのゲートの振幅（電源電位とグランド電位の振幅）に比べて、上記方法による負電位を用いる場合にはその振幅が大きくなるために、回路の充放電の電荷量が大きく、各電位発生回路（または電源）に負担がかかるおそれがある。
また、そのために負電位を内部生成する回路では、振幅分だけの電荷供給能力を大きくする必要があり、そのためにチップサイズが増大する。
特に、内部回路で発生させる負電源の場合には、発生電位に回路ノイズが重畳する。負電源電位の供給先であるリセットトランジスタ１４のゲートは、フローティングノードＮ１１と容量結合しているために、負電源電位の変動がそのままセンサ・ノイズとなって現れる。
【００４２】
これらの問題を解決するために、本実施形態においては、リセットトランジスタ１４のゲート電圧を電源電位（たとえば３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値を制御する機能を搭載する。
【００４３】
たとえば、図４（Ａ）〜（Ｇ）に示すように、電荷供給能力の問題については、リセットトランジスタ１４のゲート電位を３値駆動することにより負電源発生回路の負担を低減できる。
これまでは、リセットトランジスタをオン→オフする際のゲート電極の電圧は、電源電位から負電源電位に直接的にゲート電位を変化させていた。
本実施形態に係る３値駆動機能を可能にすることにより、電源電位から一度グランド電位に保持し、グランド電位に充放電を一度行った後、負電源電位に電位を設定する機能を搭載することで、先の問題を解決することができる。
簡単には、電源電位が３Ｖ、グランド電位を０Ｖ、負電源電位を−１Ｖとすると、以下の効果を得ることができる。
従来の電源電位から負電源電位にダイレクトに電圧変化する場合には、回路容量をＣ［Ｆ］とすると、その充放電電荷量はＱ＝Ｃ（Ｖ1―Ｖ2）＝４Ｃとなり、負電源発生回路には４Ｃの負担が発生する。
一方、グランド電位を一度経由する場合には、負電源発生回路が引き抜くのに必要な電位差は１Ｖだから充放電電荷量は１Ｃになり、従来の方法の４分の１の負担に低減される。
【００４４】
また、内部回路で発生させる負電源の場合には、発生電位に回路ノイズが重畳する。負電源電位の供給先であるリセットトランジスタ１４のゲートはフローティングノードＮ１１と容量結合しているために、負電源電位の変動がそのままセンサ・ノイズとなって現れる。
ところで、内部回路にて生成する負電源電位の変動に対して、グランド電位の電位変動は小さい。
これを利用して、たとえば図５（Ａ）〜（Ｇ）に示すように、選択行において、プリチャージ相およびデータ相のサンプル・ホールドのタイミング期間にグランド電位にリセット・トランジスタのゲート電極電位を固定する（非選択行のリセット・トランジスタのゲート電位は常に負電位に固定される）。
これにより、負電位への変化回数が少なくなるため、負電荷の供給負担が低減されるだけでなく、負電源発生回路の電位変動によるフローティングノード電位の容量結合性の変動によるノイズ影響が抑えられる。
さらに、リセットゲートを選択行は０Ｖ、非選択行は負電位とすることで、選択行と非選択行のフローティングノード電位に必ず有為な差がつくので、明るいシーンにおいても、縦筋を防止することができる。
【００４５】
さらにまた、たとえば図６（Ａ）〜（Ｇ）に示すように、図４（Ａ）〜（Ｇ）に関連つ付けた方法と図５（Ａ）〜（Ｇ）に関連つ付けた方法、すなわち、リセットトランジスタ１４をオフにする際に、グランドレベル（０）を経由して負電位とする方法と、サンプルホールドのタイミングをグランドレベルとする方法を複合した駆動によれば、さらに２つの効果が同時に得られる。
【００４６】
次に、上記構成の本実施形態に係るＭＯＳ型固体撮像装置の動作例について、説明する。ここでは、図１の左下の画素に着目して説明するものとし、一例としてリセットトランジスタ１４のゲート電圧を電源電位（たとえば、３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値を制御する方法を採用する場合を例として説明する。
【００４７】
先ず、非選択時は、フローティングノードＮ１１の電位は０．５Ｖとなっている。このとき、Ｖシフトレジスタ２５からリセット電圧Ｂ１として電源電圧ｄｄ、たとえば３．０Ｖが出力されておりドレイン線２３の電位も電源電圧Ｖｄｄになっている。
【００４８】
ロード線２８に与えるロード（Ｌｏａｄ）信号をたとえば１．０Ｖとし、次にＶシフトレジスタ２５からＨレベルのリセット信号Ｒ１を出力する。すると、リセットトランジスタ１４が導通するため、フローティングノードＮ１１はリセットトランジスタ１４を通してドレイン線２３とつながり、その電位がリセットトランジスタ１４のチャネル電圧で決まるＨレベル、たとえば２．５Ｖにリセットされる。これにより、増幅トランジスタ１３のゲート電位も２．５Ｖとなる。
【００４９】
垂直信号線２２の電位Ｖｓｉｇ１は、垂直信号線２２につながる複数の画素の増幅トランジスタのうち最もゲート電圧の高いものによって決まり、その結果、フローティングノードＮ１１の電位によって垂直信号線２２の電位Ｖｓｉｇ１が決まる。具体的には、増幅トランジスタ１３が負荷トランジスタ２７とソースフォロアを形成し、その出力電圧が画素電位Ｖｓｉｇ１として垂直信号線２２上に現れる。このときの電位Ｖｓｉｇ１がリセットレベルの電圧となる。このリセットレベルの電圧は、サンプルホールドスイッチ２９を通してサンプルホールド／ＣＤＳ回路３１に入力される。
【００５０】
次に、Ｖシフトレジスタ２５から出力される垂直選択パルスＴ１をＨレベルにする。すると、転送トランジスタ１２が導通し、フォトダイオード１１で光電変換され、蓄積された信号電荷（本例では、電子）をフローティングノードＮ１１に転送する（読み出す）。これにより、増幅トランジスタ１３のゲート電位が、フォトダイオード１１からフローティングノードＮ１１に読み出された信号電荷の信号量に応じて負の方向に変化し、それに応じて垂直信号線２２の電位Ｖｓｉｇ１も変化する。
【００５１】
このときの電位Ｖｓｉｇ１が本来の信号レベルの電圧となる。この信号レベルの電圧は、サンプルホールドスイッチ２９を通してサンプルホールド／ＣＤＳ回路３１に入力される。そして、サンプルホールド／ＣＤＳ回路３１では、先のリセットレベルの電圧と今回の信号レベルの電圧との差分をとり、この差分電圧を保持する処理が行われる。
【００５２】
次に、Ｖシフトレジスタ２５から出力されるリセット電圧Ｂ１を０Ｖにする。このとき、ドレイン線２３を通して画素１０に与えられるリセット電圧Ｂ１’は０Ｖではなく、Ｐ型ＭＯＳトランジスタのチャネル電圧で決まり、たとえば０．５Ｖになる。
その状態において、Ｖシフトレジスタ２５からＨレベルのリセット信号Ｒ１を出力すると、リセットトランジスタ１４が導通するため、フローティングノードＮ１１はリセットトランジスタ１４を通してドレイン線２３とつながり、その電位がドレイン線２３の電位、即ち０．５Ｖになり、画素１０が非選択の状態に復帰する。
このとき、リセットトランジスタ１４のゲートには、リセット線２４を通してリセットトランジスタ１４をオン→オフする際に、電源電位３Ｖから負電源電位に直接的にゲート電位を変化させるのではなく、電源電位から一度グランド電位０Ｖに保持し、グランド電位に充放電を一度行った後、負電源電位に電位−１Ｖに設定する。これにより、負電源発生回路が引き抜くのに必要な電位差は１Ｖとなり、充放電電荷量が少なくなり回路の負担が低減される。
【００５３】
この非選択状態では、フローティングノードＮ１１の電位が０Ｖではなく０．５Ｖなので、転送トランジスタ１２を通して電子がフォトダイオード１１にリークすることが防止される。ここで、フローティングノードＮ１１の電位が０．５Ｖとなるのは、Ｖシフトレジスタ２５のリセット電圧出力端とドレイン線２３との間に接続されたＰ型ＭＯＳトランジスタ２６の作用による。
【００５４】
上述した一連の動作で１行目の画素が全て同時に駆動され、１行分の信号がサンプルホールド／ＣＤＳ回路３１に同時に保持（記憶）される。その後、フォトダイオード１１での光電変換（露光）および光電子の蓄積期間に入る。
そして、この光電子蓄積期間にＨシフトレジスタ３４が水平走査の動作を開始し、水平走査パルスＨ１，Ｈ２，…を順次出力する。これにより、水平選択スイッチ３３が順次導通し、サンプルホールド／ＣＤＳ回路３１に保持されていた信号を順に水平信号線３２に導出する。
【００５５】
同様の動作を次には２行目の画素について行えば、２行目の画素の画素信号が読み出される。以降、Ｖシフトレジスタ２５で順次垂直走査することによって全ての行の画素信号を読み出すことができ、また各行ごとにＨシフトレジスタ３４で順次水平走査することによって全画素の信号を読み出すことができる。
【００５６】
上述したように、単位画素１０が転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４を有する３トランジスタ構成のＭＯＳ型固体撮像装置において、リセットトランジスタ１４のゲート電圧を電源電位（たとえば３Ｖ）、グランド電位（０Ｖ）、負電源電位（たとえば、−１Ｖ）の３値により制御するようにしたので、非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止できる。
また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できる利点がある。
【００５７】
図７は、本発明に係るカメラシステムの構成の概略を示すブロック図である。
本カメラシステム４０は、撮像デバイス４１と、この撮像デバイス４１の画素領域に入射光を導く光学系、たとえば入射光（像光）を撮像面上に結像させるレンズ４２と、撮像デバイス４１を駆動する駆動回路４３と、撮像デバイス４１の出力信号を処理する信号処理回路４４などを有する構成となっている。
【００５８】
このカメラシステムにおいて、撮像デバイス４１として、上記実施形態に係る固体撮像装置、即ち単位画素１０がフォトダイオード１１の外に、転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４を有する３トランジスタ構成で、かつリセットトランジスタのゲート電極に供給する電位の１つが、少なくとも負電位であり、あるいはリセットトランジスタのゲート電極に３種類以上の電位を供給可能な構成を有するＭＯＳ型固体撮像装置が用いられる。
【００５９】
駆動回路４３は、図１におけるＶシフトレジスタ２５やＨシフトレジスタ３４を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を発生するタイミングジェネレータ（図示せず）を有し、先述した動作例で説明した駆動を実現すべく、撮像デバイス（ＭＯＳ型固体撮像装置）４１を駆動する。信号処理回路４４は、ＭＯＳ型固体撮像装置４１の出力信号Ｖｏｕｔに対して種々の信号処理を施して映像信号として出力する。
【００６０】
このように、本カメラシステムによれば、先述した実施形態に係るＭＯＳ型固体撮像装置を撮像デバイス４１として用いることにより、当該ＭＯＳ型固体撮像装置が非選択行からのノイズを小さくでき、明るいシーンにおける縦筋の発生を抑止でき、また、リセットトランジスタを介してフローティングノード容量を含めて充電をする必要がなく、ドレイン線のドライバサイズの増大を防止でき、高速動作を確保できることから、小回路規模・低消費電力にて雑音の少ない、高画質の撮像画像を得ることができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施形態に係るたとえばＭＯＳ型固体撮像装置の構成例を示す回路図である。
【図２】リセットトランジスタのゲート電圧をＶＲＳＴ＋（プラス側）で動作させた場合の、選択行および非選択行におけるリセットトランジスタのゲート電位、転送トランジスタのゲート電位、共通ドレイン電源電位、フローティングノード電位を示す図である。
【図３】リセットトランジスタのゲート電圧をＶＲＳＴ＋（プラス側）とＶＲＳＴ−（マイナス側）の２値で動作させた場合の、選択行および非選択行におけるリセットトランジスタのゲート電位、転送トランジスタのゲート電位、共通ドレイン電源電位、フローティングノード電位を示す図である。
【図４】リセットトランジスタのゲート電圧を３値駆動する方法を説明するための図である。
【図５】リセットトランジスタのゲート電圧を３値駆動する方法を説明するための図であって、負電位を利用しつつプリチャージ相とデータ相のサンプルホールドがグランド電位に設定する方法を説明するための図である。
【図６】リセットトランジスタをオフにする際に、グランドレベルを経由して負電位とする方法と、サンプルホールドのタイミングをグランドレベルとする方法を複合した方法を説明するための図である。
【図７】本発明に係るカメラシステムの構成の一例を示すブロック図である。
【図８】従来技術の課題を説明するための単位画素の構成図である。
【符号の説明】
【００６２】
１０…単位画素、１１…フォトダイオード、１２…転送トランジスタ、１３…増幅トランジスタ、１４…リセットトランジスタ、２２…垂直信号線、２３…ドレイン線、２４…リセット線、２５…Ｖシフトレジスタ、２６…Ｐ型ＭＯＳトランジスタ、３１…サンプルホールド／ＣＤＳ回路、３２…水平信号線、３４…Ｈシフトレジスタ。
【図１】
2005094240.tif 000003
【図２】
2005094240.tif 000004
【図３】
2005094240.tif 000005
【図４】
2005094240.tif 000006
【図５】
2005094240.tif 000007
【図６】
2005094240.tif 000008
【図７】
2005094240.tif 000009
【図８】
2005094240.tif 000010