(57)【要約】【課題】  高周波信号を伝達する信号線路の途中から低周波信号乃至直流信号を伝達する線路を分岐させた半導体リレーモジュールであって、高周波信号線路を介して伝達される高周波信号の波形の歪みが抑えられるものを小型かつ簡易な構成にて提供すること。【解決手段】  本発明の半導体リレーモジュール１は、第１の信号ライン３に第２の信号ライン４を接続し、第１の半導体リレー５及び第２の半導体リレー６の制御端子（コネクタ）５Ａ，５Ｂ，６Ａ，６Ｂに入力した入力信号に応じて、第１の信号ライン３の両端３１ａ，３２ａ間、第１の信号ライン３の一端３２ａと第２の信号ライン４の他端４２ａとの間等で信号の伝達が行なわれるものであって、第１の信号ライン３の近傍にグランド８を設け、第１の信号ライン３と共にマイクロストリップライン構造を構成したことを特徴としている。【選択図】  図１
2005094274.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号ラインに第２の信号ラインの一端を接続し、前記両信号ラインの接続点と前記第１の信号ラインの一端との間に第１の半導体リレーの出力端子を接続し、前記第２の信号ラインの他端と前記接続点との間に第２の半導体リレーの出力端子を接続し、前記第１の半導体リレー及び第２の半導体リレーの制御端子に入力した入力信号に応じて、少なくとも、前記第１の信号ラインの両端間、又は前記第１の信号ラインの他端と前記第２の信号ラインの他端との間、又は第１の信号ラインの一端と第２の信号ラインの他端との間で信号の伝達が行なわれる半導体リレーモジュールであって、
前記第１の信号ラインの近傍にグランドを設け、前記第１の信号ラインと共にマイクロストリップライン構造を構成したことを特徴とする半導体リレーモジュール。
【請求項２】
プリント基板の一方の面に前記第１の信号ラインと前記第２の信号ラインとを形成すると共に前記第１の半導体リレー及び第２の半導体リレーを実装し、前記グランドは、前記プリント基板の他方の面の略全面に形成したことを特徴とする請求項１記載の半導体リレーモジュール。
【請求項３】
前記接続点と前記第２の半導体リレーとの間に、前記第１の信号ラインのインピーダンスを超えるインピーダンスを有する第１の回路を接続したことを特徴とする請求項１又は２記載の半導体リレーモジュール。
【請求項４】
前記接続点と前記第２の半導体リレーとの間に、前記第１の信号ラインのリアクタンスを超えるリアクタンスを有する第２の回路を接続したことを特徴とする請求項１乃至３のいずれかに記載の半導体リレーモジュール。
【請求項５】
プリント基板の一方の面に前記第１の信号ラインと前記第２の信号ラインとを形成すると共に前記第１の半導体リレー及び第２の半導体リレーを実装し、前記グランドは、前記第２の信号ライン、及び前記第２の半導体リレー、及び前記第１の回路又は第２の回路の直下以外の領域であって前記第１の信号ラインにおける信号の伝達経路に対応する前記プリント基板の他方の面に形成したことを特徴とする請求項１又は３又は４記載の半導体リレーモジュール。
【請求項６】
前記第１の半導体リレー又は第２の半導体リレーのうち少なくとも一方の出力側回路をＭＯＳＦＥＴにて形成し、そのＭＯＳＦＥＴを前記第１の信号ライン又は第２の信号ラインに実装したことを特徴とする請求項１乃至５のいずれかに記載の半導体リレーモジュール。
【請求項７】
前記ＭＯＳＦＥＴは、２つのＭＯＳＦＥＴのソースを相互に逆直列に接続したＭＯＳＦＥＴにて構成したことを特徴とする請求項６記載の半導体リレーモジュール。
【請求項８】
前記プリント基板の一方の面に発光素子及び受光素子を実装すると共に発光素子と受光素子との間に光結合部材を充填し、前記ＭＯＳＦＥＴのゲート信号の制御を、受光素子の出力にて行なうことを特徴とする請求項６又は７記載の半導体リレーモジュール。
【請求項９】
前記発光素子と前記受光素子との間の光学的な結合領域にのみ光結合部材を充填し、その外側には光結合部材が流れ出ることを抑止するための補助壁を設けたことを特徴とする請求項８記載の半導体リレーモジュール。
【請求項１０】
前記第１の半導体リレーのＭＯＳＦＥＴのオン抵抗は、前記第２の半導体リレーのＭＯＳＦＥＴのオン抵抗より、小さいことを特徴とする請求項６乃至９のいずれかに記載の半導体リレーモジュール。
【請求項１１】
前記第２の半導体リレーのＭＯＳＦＥＴの出力端子間容量は、前記第１の半導体リレーのＭＯＳＦＥＴの出力端子間容量より、小さいことを特徴とする請求項６乃至１０のいずれかに記載の半導体リレーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号等の伝達・遮断等に使用される半導体リレーモジュールに関するものである。
【背景技術】
【０００２】
従来、この種の半導体リレーモジュールとして、例えば図８に示すようなものがある（例えば、特許文献１参照。）。同図は、従来の半導体リレーモジュール１００の平面図である。
【０００３】
この半導体リレーモジュール１００は、高周波信号等の伝達・遮断等に使用されるものであって、入力信号に応じて発光する発光素子１０１と、発光素子１０１の光を受光して光起電力を発生させる受光素子１０２と、受光素子１０２の光起電力がゲート・ソース間に印加されてドレイン・ソース間のインピーダンスが変化する出力用半導体素子１０３，１０３と、出力用半導体素子１０３，１０３に接続された出力側信号ライン１０４，１０４と、を備えると共に、出力用半導体素子１０３，１０３のドレイン電位と対をなすグランド電位を有したグランドライン１０５をプリント基板１０６に配設した構成にされている。
【０００４】
かくして、この半導体リレーモジュール１００は、入力ライン１０１ａ，１０１ｂに入力される入力信号に応じて、出力用半導体素子１０３，１０３のインピーダンスが変化し、出力側信号ライン１０４，１０４が導通・遮断されるものとなっている。
【特許文献１】特開２００２−５７５６３号公報（第３−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記半導体リレーモジュール１００は、出力用半導体素子１０３，１０３のドレイン電位と対をなすグランド電位を有したグランドライン１０５がプリント基板１０６に配設されているので、出力側信号ライン１０４，１０４の近傍にグランドライン１０５が配設されていないものと比較して、出力側信号ライン１０４，１０４を介して伝達される高周波信号の波形の歪みが抑えられるものとなっている。
【０００６】
しかしながら、上記半導体リレーモジュール１００は、出力側信号ライン１０４，１０４を介して高周波信号を伝達するものの、出力側信号ライン１０４，１０４の途中から低周波信号乃至直流信号を伝達する線路を分岐させる構成とした場合、その分岐線路を介して高周波信号成分が漏れたりするので、高周波信号線路を介して伝達される高周波信号の波形が歪んでしまうものとなっていた。
【０００７】
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、高周波信号を伝達する信号線路の途中から低周波信号乃至直流信号を伝達する線路を分岐させる構成とした半導体リレーモジュールにおいて、高周波信号線路を介して伝達される高周波信号の波形の歪みが抑えられる半導体リレーモジュールを小型かつ簡易な構成にて提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の半導体リレーモジュールは、第１の信号ラインに第２の信号ラインの一端を接続し、前記両信号ラインの接続点と前記第１の信号ラインの一端との間に第１の半導体リレーの出力端子を接続し、前記第２の信号ラインの他端と前記接続点との間に第２の半導体リレーの出力端子を接続し、前記第１の半導体リレー及び第２の半導体リレーの制御端子に入力した入力信号に応じて、少なくとも、前記第１の信号ラインの両端間、又は前記第１の信号ラインの他端と前記第２の信号ラインの他端との間、又は第１の信号ラインの一端と第２の信号ラインの他端との間で信号の伝達が行なわれるものであって、前記第１の信号ラインの近傍にグランドを設け、前記第１の信号ラインと共にマイクロストリップライン構造を構成したことを特徴としている。
【発明の効果】
【０００９】
本発明の半導体リレーモジュールは、第１の信号ラインをマイクロストリップ構造にしてあるので、第１の信号ラインを介して伝達される高周波信号の波形の歪みが抑えられるものとなる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための最良の形態について、図面を用いて詳細に説明する。
【００１１】
本発明に係る半導体リレーモジュールの第１の実施の形態を図１乃至図３に示す。図１は、半導体リレーモジュール１の平面図、図２（ａ）は側面図、同図（ｂ）は底面図、同図（ｃ）は側面の部分拡大図である。図３（ａ）は、半導体リレーモジュール１の回路図、同図（ｂ）はＭＯＳＦＥＴの回路図である。
【００１２】
この半導体リレーモジュール１は、第１の信号ライン３に第２の信号ライン４の一端４１ａを接続し、前記両信号ライン３，４の接続点Ａと前記第１の信号ライン３の一端３２ａとの間に第１の半導体リレー５の出力端子を接続し、前記第２の信号ライン４の他端４２ａと前記接続点Ａとの間に第２の半導体リレー６の出力端子を接続し、前記第１の半導体リレー５及び第２の半導体リレー６の制御端子（コネクタ）５Ａ，５Ｂ，６Ａ，６Ｂに入力した入力信号に応じて、少なくとも、前記第１の信号ライン３の両端３１ａ，３２ａ間、又は前記第１の信号ライン３の他端３１ａと前記第２の信号ライン４の他端４２ａとの間、又は第１の信号ライン３の一端３２ａと第２の信号ライン４の他端４２ａとの間で信号の伝達が行なわれるものであって、前記第１の信号ライン３の近傍にグランド８を設け、前記第１の信号ライン３と共にマイクロストリップライン構造を構成したことを特徴としている。
【００１３】
また、この半導体リレーモジュール１は、前記接続点Ａと前記第２の半導体リレー６との間に、前記第１の信号ライン３のインピーダンスを超えるインピーダンスを有する第１の回路７を接続したことを特徴としている。なお、前記接続点Ａと前記第２の半導体リレー６との間に、前記第１の信号ライン３のリアクタンスを超えるリアクタンスを有する第２の回路７１を接続してもよい。また、接続点Ａと第２の半導体リレー６との間に、第１の回路７及び第２の回路７１を直列に接続してもよい。
【００１４】
また、この半導体リレーモジュール１は、プリント基板２の一方の面２１に前記第１の信号ライン３と前記第２の信号ライン４とを形成すると共に前記第１の半導体リレー５及び第２の半導体リレー６を実装し、前記グランド８は、前記第２の信号ライン４、及び前記第２の半導体リレー６、及び前記第１の回路７又は第２の回路７１の直下以外の領域であって前記第１の信号ライン３における信号の伝達経路に対応する前記プリント基板２の他方の面２２ａに形成したことを特徴としている。なお、後述するように、前記グランド８は、前記プリント基板２の他方の面２２の略全面に形成してもよい。
【００１５】
また、この半導体リレーモジュール１は、前記第１の半導体リレー５又は第２の半導体リレー６のうち少なくとも一方の出力側回路をＭＯＳＦＥＴにて形成し、そのＭＯＳＦＥＴを前記第１の信号ライン３又は第２の信号ライン４に実装したことを特徴としている。詳しくは、第１の半導体リレー５の出力側回路を２つのＭＯＳＦＥＴ５３，５４のソースを相互に逆直列に接続したＭＯＳＦＥＴにて構成し、第２の半導体リレー６の出力側回路を２つのＭＯＳＦＥＴ６３，６４のソースを相互に逆直列に接続したＭＯＳＦＥＴにて構成してある（図３（ｂ）参照）。そして、前記第１の半導体リレー５のＭＯＳＦＥＴのオン抵抗は、前記第２の半導体リレー６のＭＯＳＦＥＴのオン抵抗より、小さい値とすることも高周波信号の波形の歪みを抑えるうえで好ましい。また、前記第２の半導体リレー６のＭＯＳＦＥＴの出力端子間容量は、前記第１の半導体リレー５のＭＯＳＦＥＴの出力端子間容量より、小さい値とすることも高周波信号の波形の歪みを抑えるうえで好ましい。
【００１６】
また、この半導体リレーモジュール１は、前記プリント基板２の一方の面２１に発光素子５１，６１及び受光素子５２，６２を実装すると共に発光素子５１，６１と受光素子５２，６２との間に光結合部材５８，６８を充填し、前記ＭＯＳＦＥＴのゲート信号の制御を、受光素子５２，６２の出力にて行なうことを特徴としている。そして、前記発光素子５１，６１と前記受光素子５２，６２との間の光学的な結合領域にのみ光結合部材５８，６８を充填し、その外側には光結合部材５８，６８が流れ出ることを抑止するための補助壁５９，６９を設けたことを特徴としている。
【００１７】
具体的には、半導体リレーモジュール１は、高周波信号等の伝達・遮断等に使用されるものであって、プリント基板２と、第１の信号ライン３と、第２の信号ライン４と、第１の半導体リレー５と、第２の半導体リレー６と、第１の回路７と、グランド８と、カバー９と、コネクタ３Ａ，３Ｂ，４Ａ，５Ａ，５Ｂ，６Ａ，６Ｂ，８Ａ等を有し、次のように構成してある。
【００１８】
プリント基板２は、樹脂材料等により矩形平板状に形成され、一方の面２１に第１の信号ライン３等を形成すると共にＭＯＳＦＥＴ５３等を実装し、他方の面２２にグランド８を形成してある。
【００１９】
第１の信号ライン３は、高周波信号の伝達線路となるものであって、導体パターン３１，３２を有している。導体パターン３１は、一端３１ａがプリント基板２の端部に延在してコネクタ３Ａと接続され、他端３１ｂにＭＯＳＦＥＴ５３が実装されるランドが形成され、伝達線路に沿う中点より他端３１ｂ寄りの３１ｃにおいて後述する導体パターン４１の一端４１ａと接続されている。導体パターン３２は、一端３２ａがプリント基板２の端部に延在してコネクタ３Ｂと接続され、他端３２ｂにはＭＯＳＦＥＴ５４が実装されるランドを形成してある。ただし、コネクタ３Ａ，３Ｂは、本発明に係る技術思想を達成するための必須の構成要素ではなく、コネクタ３Ａ，３Ｂを設けないで、導体パターン３１，３２を図示しない外部回路に直接、接続するように構成してもよいことは言うまでもない。同様に、コネクタ４Ａ，５Ａ，５Ｂ，６Ａ，６Ｂ，８Ａも、本発明に係る技術思想を達成するための必須の構成要素ではない。なお、後述する他の実施の形態においても同様である。
【００２０】
第２の信号ライン４は、第１の信号ライン３と共に低周波信号乃至直流信号の伝達線路となるものであって、導体パターン４１，４２，４３を有している。導体パターン４１は、一端４１ａが導体パターン３１と接続され、他端４１ｂには第１の回路７の端子７Ａを半田付け等により実装するランドを形成してある。導体パターン４２は、一端４２ａがプリント基板２の端部に延在してコネクタ４Ａと接続され、他端４２ｂにＭＯＳＦＥＴ６４が実装されるランドを形成してある。導体パターン４３は、一端４３ａに第１の回路７の端子７Ｂを半田付け等により実装するランドを形成し、他端４３ｂにＭＯＳＦＥＴ６５が実装されるランドを形成してある。
【００２１】
第１の半導体リレー５は、コネクタ５Ａ，５Ｂに入力される入力信号に応じて導体パターン３１，３２間を導通・開放させるものであって、発光素子５１、受光素子５２、ＭＯＳＦＥＴ５３，５４等により構成してある。
【００２２】
発光素子５１は、表面にアノード電極が形成され裏面にカソード電極が形成されたＬＥＤであって、コネクタ５Ａと接続された導体パターン５５上に実装してある。そして、コネクタ５Ｂと接続された導体パターン５６とアノード電極との間をワイヤＷ１によりワイヤボンディングしてある。
【００２３】
受光素子５２は、ＭＯＳＦＥＴ５３，５４に駆動電圧を供給する太陽電池であって、導体パターン５７に実装してある。そして、出力電極５２ａとＭＯＳＦＥＴ５３のゲート電極５３ａとの間、出力電極５２ｂとＭＯＳＦＥＴ５４のゲート電極５４ａとの間、及び導体パターン５７とＭＯＳＦＥＴ５３のソース電極５３ｂとの間を、ワイヤＷ２，Ｗ３，及びＷ４によりそれぞれワイヤボンディングしてある。
【００２４】
発光素子５１と受光素子５２の周囲には、光結合部材５８が流れ出ることを抑止するための補助壁５９を円環状に設けて、この補助壁５９の内部に透光性樹脂材料等による光結合部材５８を充填し、発光素子５１と受光素子５２との間を光学的に結合させてある。さらに、光結合部材５８の表面には、白色樹脂材料等による反射膜５８ａを形成してある。
【００２５】
ＭＯＳＦＥＴ５３，５４は、第１の半導体リレー５の出力側回路を構成するものであって、導体パターン３１のランド３１ｂ、導体パターン３２のランド３２ｂにそれぞれ実装してある。そして、ＭＯＳＦＥＴ５３のソース電極５３ｂとＭＯＳＦＥＴ５４のソース電極５４ｂとの間をワイヤＷ５によりワイヤボンディングしてある。かくして、図３（ｂ）に示すような２つのＭＯＳＦＥＴ５３，５４のソースを相互に逆直列に接続した回路が構成される。
【００２６】
第２の半導体リレー６は、コネクタ６Ａ，６Ｂに入力される入力信号に応じて導体パターン４２，４３間を導通・開放させるものであって、発光素子６１、受光素子６２、ＭＯＳＦＥＴ６３，６４等により構成してある。
【００２７】
発光素子６１は、表面にアノード電極が形成され裏面にカソード電極が形成されたＬＥＤであって、コネクタ６Ａと接続された導体パターン６５に実装してある。そして、コネクタ６Ｂと接続された導体パターン６６とアノード電極との間をワイヤＷ６によりワイヤボンディングしてある。
【００２８】
受光素子６２は、ＭＯＳＦＥＴ６３，６４に駆動電圧を供給する太陽電池であって、導体パターン６７に実装してある。そして、出力電極６２ａとＭＯＳＦＥＴ６３のゲート電極６３ａとの間、出力電極６２ｂとＭＯＳＦＥＴ６４のゲート電極６４ａとの間、導体パターン６７とＭＯＳＦＥＴ６３のソース電極６３ｂとの間、及び導体パターン６７とＭＯＳＦＥＴ６４のソース電極６４ｂとの間を、ワイヤＷ７，Ｗ８，Ｗ９，及びＷ１０によりそれぞれワイヤボンディングしてある。
【００２９】
発光素子６１と受光素子６２の周囲には、光結合部材６８が流れ出ることを抑止するための補助壁６９を円環状に設けて、この補助壁６９の内部に透光性樹脂材料等による光結合部材６８を充填し、発光素子６１と受光素子６２との間を光学的に結合させてある。さらに、光結合部材６８の表面には、白色樹脂材料等による反射膜６８ａを形成してある。
【００３０】
ＭＯＳＦＥＴ６３，６４は、第２の半導体リレー６の出力側回路を構成するものであって、導体パターン４２のランド４２ｂ、導体パターン４３のランド４３ｂにそれぞれ実装してある。かくして、図３（ｂ）に示すような２つのＭＯＳＦＥＴ６３，６４のソースを相互に逆直列に接続した回路が構成される。
【００３１】
第１の回路７は、高周波信号の通過を阻止する回路であって、第１の信号ライン３のインピーダンスを超えるインピーダンスを有している。第１の回路７は、端子７Ａ，７Ｂが導体パターン４１のランド４１ｂ、導体パターン４３のランド４３ａにそれぞれ半田付け等により接続して実装されている。なお、第１の回路７に代えて第１の信号ライン３のリアクタンスを超えるリアクタンスを有する第２の回路７１を接続してもよく、また、第１の回路７及び第２の回路７１を直列に接続してもよい。
【００３２】
グランド８は、第１の信号ライン３と共にマイクロストリップライン構造を構成するものであって、プリント基板２の他方の面２２において、第２の信号ライン４、第２の半導体リレー６、及び第１の回路７の裏側を回避するように設け、プリント基板２の端面においてコネクタ８Ａと接続してある。
【００３３】
カバー９は、ＭＯＳＦＥＴ５３等の破損や導体パターン３１等の腐食等を防止するものであって、一面が開口した箱状に形成され、プリント基板２の一方の面２１側に被せてある。なお、カバー９の内部空間に樹脂材料等を充填してもよく、また、カバー９を使用しないでプリント基板２の一方の面２１側を樹脂材料等により封止してもよい。さらに、プリント基板２の他方の面２２側の表面に、グランド８の腐食等を防止するための保護膜を形成してもよい。ただし、カバー９等は、本発明に係る技術思想を達成するための必須の構成要素ではない。後述する他の実施の形態においても同様である。
【００３４】
かくして、上記半導体リレーモジュール１は、図３（ａ）に示すように、第１の信号ライン３の近傍にグランド８を設け、第１の信号ライン３と共にマイクロストリップライン構造を構成してあるので、第１の信号ライン３を介して伝達される高周波信号の波形の歪みが抑えられるものとなる。また、導体パターン４１と導体パターン４２との間に、高周波信号の通過を阻止する第１の回路７を挿入しているので、第１の信号ライン３を介して伝達される高周波信号は、第２の信号ライン４に伝達されることが抑止される。
【００３５】
これにより、半導体リレーモジュール１は、第１の半導体リレー５の制御端子５Ｅ（図１におけるコネクタ５Ａ，５Ｂ）に入力される制御信号に応じて第１の信号ライン３の両端３Ｃ，３Ｄ（図１におけるコネクタ３Ａ，３Ｂ）間に高周波信号を伝達し、第２の半導体リレー６の制御端子６Ｅ（図１におけるコネクタ６Ａ，６Ｂ）に入力される制御信号に応じて端子３Ｃ（図１におけるコネクタ３Ａ）と端子４Ｂ（図１におけるコネクタ４Ａ）との間で低周波信号乃至直流信号を伝達し、第１の半導体リレー５の制御端子５Ｅ及び第２の半導体リレー６の制御端子６Ｅに入力される制御信号に応じて端子３Ｄ（図１におけるコネクタ３Ｂ）と端子４Ｂとの間で低周波信号乃至直流信号を伝達する用途に、好適に使用し得るものとなる。
【００３６】
また、半導体リレーモジュール１は、プリント基板２に第１の信号ライン３等を形成すると共にＭＯＳＦＥＴ５３等を実装して構成してあるので、回路形成やモジュール組立が容易に行えるものとなる。
【００３７】
また、半導体リレーモジュール１は、第１の信号ライン３と第２の信号ライン４との接続点の近傍に、第１の信号ライン３のインピーダンスを超えるインピーダンスを有する第１の回路７、又は第１の信号ライン３のリアクタンスを超えるリアクタンスを有する第２の回路７１、又は第１の回路７と第２の回路７１とのを直列回路を接続してあるので、第１の信号ライン３を介して伝達される信号の高周波成分が第２の信号ライン４に漏れにくくなり、以って第１の信号ライン３を介して伝達される高周波信号の波形の歪みが抑えられるものとなる。この場合、第１の回路７等を接続する位置を、第１の信号ライン３と第２の信号ライン４との接続点に近づければより一層、高周波信号の波形の歪みが抑えられるものとなる。
【００３８】
また、半導体リレーモジュール１は、第２の信号ライン４、第２の半導体リレー６、及び第１の回路７の裏側を回避するようにグランド８を設けてあるので、第１の信号ライン３以外の導体部分とグランド８とにより形成されるキャパシタンスが低く抑えられ、以って第１の信号ライン３を介して伝達される高周波信号の波形の歪みが抑えられるものとなる。また、この構成によれば、第２の信号ライン４の特性インピーダンスが低下させられないので、第１の信号ライン３から第２の信号ライン４に向かって高周波信号が漏れにくくなり好適である。さらに、第１の信号ライン３と第２の信号ライン４との接続点から端子４Ｂ（図１におけるコネクタ４Ａ）に向かう領域にグランド８を設けていないので、第２の半導体リレー６がオフしている状態において、第２の信号ライン４を介してグランド８に高周波信号が漏れにくくなる。なお、第１の信号ライン３を介して伝達される高周波信号の波形の歪みを一層小さくしたい要求がある場合には、プリント基板２の他方の面２２の略全面にグランド８を形成して、マイクロストリップラインによる効果が得られ易いようにすればよい。
【００３９】
また、半導体リレーモジュール１は、ＭＯＳＦＥＴ５３，５４をそれぞれ導体パターン３１，３２のランド３１ｂ，３２ｂに直接、実装してあるので、第１の信号ライン３の信号通過経路が第１の半導体リレー５の出力側回路により増大させられにくくなり、以って第１の信号ライン３を介して伝達される高周波信号の波形の歪みが抑えられる。また、ＭＯＳＦＥＴ６３を導体パターン４２のランド４２ｂに直接、実装してあるので、第２の半導体リレー６におけるキャパシタンス成分を少なくすることができ、以って第１の信号ライン３から第２の信号ライン４に向かって漏れる高周波信号を少なくすることができる。      
【００４０】
また、第１の半導体リレー５のＭＯＳＦＥＴ５３，５４のオン抵抗は、第２の半導体リレー６のＭＯＳＦＥＴ６３，６４のオン抵抗より小さい値にしてあるので、第１の信号ライン３を介して伝達される高周波信号のインサーションロスが抑えられ、以って第１の信号ライン３を通過して伝達される高周波信号の波形の歪みが抑えられるものとなる。また、第２の半導体リレー６のＭＯＳＦＥＴ６３，６４の出力端子間容量は、前記第１の半導体リレー５のＭＯＳＦＥＴ５３，５４の出力端子間容量より小さい値にしてあるので、第２の半導体リレー６がオフしている状態において、第２の半導体リレー６の出力端子間容量を介して漏れる高周波信号を少なくすることができる。さらに、この構成によれば、第１の半導体リレー５及び第２の半導体リレー６を小型にでき、以って半導体リレーモジュール１の小型化が図れる。
【００４１】
また、半導体リレーモジュール１は、第１の半導体リレー５の出力側回路を２つのＭＯＳＦＥＴ５３，５４のソースを相互に逆直列に接続した回路にて構成し、第２の半導体リレー６の出力側回路を２つのＭＯＳＦＥＴ６３，６４のソースを相互に逆直列に接続した回路にて構成してあるので、任意の極性を有する信号を双方向に伝達し得るものとなる。
【００４２】
また、半導体リレーモジュール１は、発光素子５１，６１、受光素子５２，６２をプリント基板２に直接、実装してあるので、小型化が図れる。また、発光素子５１，６１と受光素子５２，６２との間の光結合領域の周囲に、光結合部材５８，６８の充填を補助する補助壁５９，６９をそれぞれ設けてあるので、光結合部材５８，６８を充填する際に周辺に向かって不用意に光結合部材５８，６８が流出しないものとなり、充填作業が容易になると共に光結合領域が必要以上に拡大することもなくなる。さらに、プリント基板２表面に形成する補助壁５９，６９を高くすれば光結合領域の高さを増すことができるので、発光素子５１，６１から受光素子５２，６２に伝達される光伝達効率を向上させることができ、以って受光素子５２，６２の小型化や第１の半導体リレー５及び第２の半導体リレー６の駆動電圧の低減が図れる。
【００４３】
以上、本発明に係る半導体リレーモジュール１の第１の実施の形態を説明したが、本発明の構成は種々の変形が可能であり、以下に示す構成にしてもよい。
【００４４】
本発明に係る半導体リレーモジュールの第２の実施の形態を図４に示す。同図（ａ）は、半導体リレーモジュール１の平面図、同図（ｂ）は側面図、同図（ｃ）は底面図である。
【００４５】
この半導体リレーモジュール１は、第１の半導体リレー５の入力側回路を駆動素子５Ｐにて駆動し、第２の半導体リレー６をパッケージ品（樹脂封止されＳＭＤ端子を備えたディスクリート部品など）にて構成したことを特徴とするものである。
【００４６】
詳しくは、駆動素子５Ｐは、入力端子５Ｃ，５Ｄ間に入力される入力信号に応じて出力端子５Ｅ，５Ｆ間に駆動電圧を発生させるもの（例えばフォトカプラ）であって、入力端子５Ｃ，５Ｄを導体パターン５５，５６にそれぞれ接続し、出力端子５Ｅ，５Ｆを導体パターン５７１，５７２にそれぞれ接続してプリント基板２に実装してある。そして、導体パターン５７２とＭＯＳＦＥＴ５３のソース電極５３ｂとの間、導体パターン５７１とＭＯＳＦＥＴ５４のゲート電極５４ａとの間、及び導体パターン５７２とＭＯＳＦＥＴ５３のゲート電極５３ａとの間を、ワイヤＷ２，Ｗ３，及びＷ４によりそれぞれワイヤボンディングしてある。
【００４７】
また、第２の半導体リレー６は、入力端子６Ｃ，６Ｄ間に入力される入力信号に応じて出力端子６Ｅ，６Ｆ間を導通・開放させるものであって、入力端子６Ｃ，６Ｄを導体パターン６５，６６にそれぞれ接続し、出力端子６Ｅ，６Ｆを導体パターン４２，４３にそれぞれ接続してプリント基板２に実装してある。
【００４８】
したがって、上記構成によれば、第１の半導体リレー５の入力側回路及び第２の半導体リレー６をパッケージ品にて構成してあるので、半導体リレーモジュール１の組み立てが容易なものとなる。
【００４９】
本発明に係る半導体リレーモジュールの第３の実施の形態を図５に示す。同図（ａ）は、半導体リレーモジュール１の平面図、同図（ｂ）は側面図、同図（ｃ）は底面図である。
【００５０】
この半導体リレーモジュール１は、第１の半導体リレー５の出力側回路を単一のＭＯＳＦＥＴ５４にて構成したことを特徴とするものである。詳しくは、ＭＯＳＦＥＴ５４を導体パターン３２のランド３２ｂに実装し、導体パターン５７１とＭＯＳＦＥＴ５４のゲート電極５４ａとの間、導体パターン５７２と導体パターン３１の他端３１ｂとの間、及びＭＯＳＦＥＴ５４のソース電極５４ｂと導体パターン３１の他端３１ｂとの間を、ワイヤＷ３，Ｗ４，及びＷ５によりそれぞれワイヤボンディングしてある。
【００５１】
かくして、上記半導体リレーモジュール１は、第１の半導体リレー５の出力側回路を単一のＭＯＳＦＥＴ５４にて構成してあるので、コネクタ３Ｂからコネクタ３Ａに向かって高周波信号を伝達する用途に、好適に使用し得るものとなる。また、半導体リレーモジュール１は、出力側回路を構成するＭＯＳＦＥＴの数量が減少するので、簡易な構成にて提供させられるものとなる。
【００５２】
本発明に係る半導体リレーモジュールの第４の実施の形態を図６に示す。同図（ａ）は、半導体リレーモジュール１の平面図、同図（ｂ）は側面図、同図（ｃ）は底面図である。
【００５３】
この半導体リレーモジュール１は、第１の半導体リレー５をパッケージ品にて構成したことを特徴とするものである。詳しくは、第１の半導体リレー５は、入力端子５Ｃ，５Ｄ間に入力される入力信号に応じて出力端子５Ｅ，５Ｆ間を導通・開放させるものであって、その入力端子５Ｃ，５Ｄを導体パターン５５，５６にそれぞれ接続し、出力端子５Ｅ，５Ｆを導体パターン３１，３２にそれぞれ接続してプリント基板２に実装してある。
【００５４】
したがって、上記構成によれば、第１の半導体リレー５及び第２の半導体リレー６をパッケージ品にて構成してあるので、半導体リレーモジュール１の組み立てが容易なものとなる。
【００５５】
本発明に係る半導体リレーモジュールの第５の実施の形態を図７に示す。同図（ａ）は、半導体リレーモジュール１の平面図、同図（ｂ）は側面図、同図（ｃ）は底面図である。
【００５６】
この半導体リレーモジュール１は、第１の回路７を設けずに、第１の半導体リレー５及び第２の半導体リレー６をパッケージ品にて構成している。ここで、第２の半導体リレー６を介して高周波信号が伝達することを抑止するため、第２の半導体リレー６の出力端子６Ｅ，６Ｆ間は、高インピーダンスかつ低容量にしてある。この構成によれば半導体リレーモジュール１は、部品点数が減少して、簡易なものになると共に、より一層、小型化が図れる。
【００５７】
なお、上記第１乃至第５の実施の形態において、高周波信号を伝達する信号線路及びその途中から分岐する信号線路を単一のものにて構成した半導体リレーモジュールについて説明したが、本発明にかかる技術思想はこれに限られるものではなく、高周波信号線路を複数設け、さらにその途中から分岐する信号線路を複数設けた半導体リレーモジュールにも好適に適用できることは言うまでもない。
【図面の簡単な説明】
【００５８】
【図１】本発明に係る半導体リレーモジュールの第１の実施の形態を示す平面図である。
【図２】同上の実施の形態を示し、（ａ）は側面図、（ｂ）は底面図、（ｃ）は側面の部分拡大図である。
【図３】（ａ）は同上の半導体リレーモジュールの回路図、（ｂ）はＭＯＳＦＥＴの回路図である。
【図４】同上の第２の実施の形態を示し、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。
【図５】同上の第３の実施の形態を示し、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。
【図６】同上の第４の実施の形態を示し、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。
【図７】同上の第５の実施の形態を示し、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底面図である。
【図８】従来の半導体リレーモジュールを示す平面図である。
【符号の説明】
【００５９】
１  半導体リレーモジュール
２  プリント基板
３  第１の信号ライン
４  第２の信号ライン
５  第１の半導体リレー
６  第２の半導体リレー
７  第１の回路
７１  第２の回路
８  グランド
５３，５４，６３，６４  ＭＯＳＦＥＴ
５１，６１  発光素子
５２，６２  受光素子
５８，６８  光結合部材
５９，６９  補助壁
【図１】
2005094274.tif 000003
【図２】
2005094274.tif 000004
【図３】
2005094274.tif 000005
【図４】
2005094274.tif 000006
【図５】
2005094274.tif 000007
【図６】
2005094274.tif 000008
【図７】
2005094274.tif 000009
【図８】
2005094274.tif 000010