(57)【要約】【課題】  リーク電流の少ないＭＯＳ型トランジスタを提供する。【解決手段】  ＭＯＳ型トランジスタの形成において、ウェル領域、ゲート電極を形成した後、ソース・ドレイン領域を形成する際、Ｇｅ又はＳｉをイオン注入してアモルファス化した後、連続して質量数の異なる２種類以上のイオン種で且つ同じ導電型の不純物をイオン注入法により注入することを特徴とする。【選択図】  図１
2005183550.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳ型トランジスタの製造方法において、ウェル領域、ゲート電極を形成した後、ソース・ドレイン領域を形成する際、前記領域をＧｅ又はＳｉをイオン注入してアモルファス化した後、質量数の異なる少なくとも２種類のイオン種で且つ同じ導電型の不純物をイオン注入法により注入することを特徴とするＭＯＳ型トランジスタの製造方法。
【請求項２】
前記質量数の異なる少なくとも２種類のイオン種は、Ｂイオン、ＢＦ２イオン、Ｉｎイオンから選択された少なくと２種類のイオン種であることを特徴とする請求項１記載のＭＯＳ型トランジスタの製造方法。
【請求項３】
前記質量数の異なる少なくとも２種類のイオン種は、Ｐイオン、Ｓｂイオン、ＡＳイオンから選択された少なくと２種類のイオン種であることを特徴とする請求項１記載のＭＯＳ型トランジスタの製造方法。
【請求項４】
ゲートを挟んで、ソース領域とドレイン領域とが形成されているＭＯＳ型トランジスタにおいて、
前記ソース領域及びドレイン領域直下にアモルファス層が形成され、前記ソース領域及びドレイン領域には、質量数の異なる少なくとも２種類のイオン種で且つ同じ導電型の不純物が含まれていることを特徴とするＭＯＳ型トランジスタ。
【請求項５】
前記質量数の異なる少なくとも２種類のイオン種は、Ｂイオン、ＢＦ２イオン、Ｉｎイオンから選択された少なくと２種類のイオン種であることを特徴とする請求項４記載のＭＯＳ型トランジスタ。
【請求項６】
前記質量数の異なる少なくとも２種類のイオン種は、Ｐイオン、Ｓｂイオン、ＡＳイオンから選択された少なくと２種類のイオン種であることを特徴とする請求項４記載のＭＯＳ型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型トランジスタとその製造方法に関する。
【背景技術】
【０００２】
従来のＭＯＳ型トランジスタは、図３に示すように、初めに、Ｐ型基板１上にＮウェル２を形成し、Ｂ或いはＢＦ２をイオン注入法により注入し、ソース・ドレインを形成している。
【０００３】
なお、図３において、符号３は、ゲート絶縁膜、符号４は、ゲート電極、符号５は、ソース・ドレイン領域である。
【０００４】
このＢ又はＢＦ２のイオン注入法を用いて、ソース・ドレインを形成すると、図３（ｅ）に示すように、ソース・ドレインの深さ方向の濃度プロファイルのテール部分の濃度傾斜がブロードになる。このテール部分の濃度傾斜がブロードになることにより、空乏層幅が広くなり、リーク電流が多くなるという欠点があった。
【０００５】
なお、上記したようなＭＯＳ型トランジスタの製造方法に関するものとしては、下記の特許文献１に記載した「半導体素子の製造方法」が提案されている。
【特許文献１】特開２００２−１８４９８４号公報（第１頁）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記した点に鑑みてなされたものであり、その目的とするところは、リーク電流の少ない顕著な作用・効果を有する新規なＭＯＳ型トランジスタとその製造方法を提供するものである。
【課題を解決するための手段】
【０００７】
本発明は、上記した目的を達成するために、基本的には、以下に記載されたような技術構成を採用するものである。
【０００８】
即ち、本発明に係わるＭＯＳ型トランジスタの製造方法の第１態様は、
ＭＯＳ型トランジスタの製造方法において、ウェル領域、ゲート電極を形成した後、ソース・ドレイン領域を形成する際、前記領域をＧｅ又はＳｉをイオン注入してアモルファス化した後、質量数の異なる少なくとも２種類のイオン種で且つ同じ導電型の不純物をイオン注入法により注入することを特徴とするものであり、
又、第２態様は、
前記質量数の異なる少なくとも２種類のイオン種は、Ｂイオン、ＢＦ２イオン、Ｉｎイオンから選択された少なくと２種類のイオン種であることを特徴とするものであり、
又、第３態様は、
前記質量数の異なる少なくとも２種類のイオン種は、Ｐイオン、Ｓｂイオン、ＡＳイオンから選択された少なくと２種類のイオン種であることを特徴とするものである。
【０００９】
又、本発明に係わるＭＯＳ型トランジスタの態様は、
ゲートを挟んで、ソース領域とドレイン領域とが形成されているＭＯＳ型トランジスタにおいて、
前記ソース領域及びドレイン領域直下にアモルファス層が形成され、前記ソース領域及びドレイン領域には、質量数の異なる少なくとも２種類のイオン種で且つ同じ導電型の不純物が含まれていることを特徴とするものである。
【発明の効果】
【００１０】
本発明は、上述のように構成したので、ソース・ドレインの深さ方向の急峻な濃度プロファイルが得られ、その結果、濃度こう配の急峻なＰＮ接合の形成が可能となり、空乏層幅の小さいリーク電流の少ないＭＯＳ型トランジスタの実現を可能にした。
【発明を実施するための最良の形態】
【００１１】
ＭＯＳ型トランジスタの形成において、ウェル領域、ゲート電極を形成した後、ソース、ドレイン領域を形成する際、Ｇｅ又はＳｉをイオン注入してアモルファス化した後、連続して質量数の異なる２種類以上のイオン種で同じ導電型の不純物をイオン注入法により注入する。
【実施例１】
【００１２】
図１は、本発明の第１の実施例を示す図である。
【００１３】
図１において、図１（ａ）〜（ｄ）は、ＭＯＳ型トランジスタの製造工程を示す断面図、図１（ｅ）は、ソース・ドレインの深さ方向の濃度プロファイルを示すグラフである。
【００１４】
本発明のＭＯＳ型トランジスタは、図１（ａ）に示すように、先ず、Ｐ型半導体基板1にＰをイオン注入し、Ｎウェル領域２を形成する。次に、図１（ｂ）に示すように、ゲート絶縁膜３を熱酸化により形成した後、ＣＶＤ法によりゲート電極膜を堆積させた後、パターニングしてゲート電極４を形成すると共に、ソース・ドレイン形成領域の電極膜及びゲート絶縁膜を除去する。
【００１５】
その後、図１（ｃ）に示すように、ソース・ドレイン形成領域にＧｅイオンを注入することで、ソース・ドレイン形成領域をアモルファス化した後、Ｂイオン注入、ＢＦ２イオン注入、Ｉｎイオン注入を連続して行い、図１（ｄ）に示すように、ソース・ドレイン領域５が形成される。
【００１６】
ここで、ソース・ドレイン領域５の深さ方向の濃度プロファイルは、図１（ｅ）に示したとおりである。同図から明らかなように、濃度プロファイルのテール部分が急峻となり、空乏層が狭くなり、このような構成により、リーク電流が少ないＭＯＳ型トランジスタが得られる。
【実施例２】
【００１７】
図２は、本発明の第２の実施例を示す図である。
【００１８】
図２において、図２（ａ）〜（ｄ）は、ＭＯＳ型トランジスタの製造工程を示す断面図、図２（ｅ）は、ソース・ドレインの深さ方向の濃度プロファイルを示すグラフである。
【００１９】
実施例２は、ＮチャネルのＭＯＳ型トランジスタの実施例であり、本実施例によりＮ型チャネルのトランジスタにおいても、濃度プロファイルのテール部分が急峻でリーク電流の少ない接合を形成することができる。
【００２０】
実施例２のＭＯＳ型トランジスタは、図２（ａ）に示すように、先ず、Ｐ型半導体基板1にＰをイオン注入し、Ｎウェル領域２を形成する。
【００２１】
次に、図２（ｂ）に示すように、さらにＢをイオン注入し、Ｐ型ウェル領域６を形成する。更に、ゲート絶縁膜３を熱酸化により形成した後、ＣＶＤ法によりゲート電極膜を堆積させた後、パターニングしてゲート電極４を形成すると共に、ソース・ドレイン形成領域の電極膜及びゲート絶縁膜を除去する。
【００２２】
その後、図２（ｃ）に示すように、ソース・ドレイン形成領域にＧｅイオンを注入することで、ソース・ドレイン形成領域をアモルファス化した後、Ｐイオン注入、Ｓｂイオン注入、Ａｓイオン注入を連続して行い、図２（ｄ）に示すように、ソース・ドレイン領域７が形成される。
【００２３】
ここで、ソース・ドレイン領域７の深さ方向の濃度プロファイルは、図２（ｅ）に示したとおりである。同図から明らかなように、濃度プロファイルのテール部分が急峻となり、空乏層が狭くなり、このような構成により、リーク電流が少ないＭＯＳ型トランジスタが得られる。
【産業上の利用可能性】
【００２４】
本発明は、特に、ＭＯＳ型トランジスタの他、ＰＮ接合ダイオードに好適である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施例１を説明する図である。
【図２】本発明の実施例２を説明する図である。
【図３】従来技術を説明する図である。
【符号の説明】
【００２６】
１  Ｐ型半導体基板
２  Ｎウェル領域
３  ゲート絶縁膜
４  ゲート電極
５、７  ソース・ドレイン領域
６  Ｐウェル領域
【図１】
2005183550.tif 000003
【図２】
2005183550.tif 000004
【図３】
2005183550.tif 000005