(57)【要約】【課題】積層型の半導体装置の小型化を図る。【解決手段】第１の半導体素子３と第２の半導体素子８をダイボンド材７を介して接着し、一方の面に第１接着層２と他方の面の周辺部に第２接着層１２を有する半導体キャリア１に、フリップチップボンディングにより第１の半導体素子３の電極６ａと前記第１接着層２を接合し、ワイヤボンディングにより第２の半導体素子８のボンディングパッド９と半導体キャリア１の第２接着層１２とを金属細線１０により接続し、半導体キャリア１と第２半導体素子８の間の第１の半導体素子の周囲とワイヤボンディング部に絶縁性の封止樹脂１３を充填し、その封止充填領域２０を第２の半導体素子８の外形寸法と略同一に形成する。【選択図】        図１
2005183923.tif 000002
【特許請求の範囲】
【請求項１】
他方の面に第１の電極を有する第１の半導体素子と、
外径寸法が前記第１の半導体素子より大きく形成され前記第１の半導体素子の一方の面に接着されるとともにその外周部に第２の電極を有する第２半導体素子と、
前記第１の半導体素子の前記第１の電極にフリップチップボンディングされる第３の電極が一方の面に形成された配線基板と、
前記配線基板の他方の面の外周部に設けられた第４の電極と前記第２の半導体素子の第２の電極との間にワイヤボンディングされた金属細線と、
前記第２の半導体素子と前記配線基板との間で前記第１の半導体素子および前記金属細線を封止する絶縁性の封止樹脂とが具備され、
前記封止樹脂の封止充填領域が第２の半導体素子の外形寸法と略同一になるように形成された半導体装置。
【請求項２】
一方の面に第５の電極を有する第１の半導体素子と、
前記第５の電極にフリップチップボンディングされる第６の電極を有するとともに、外径寸法が前記第１の半導体素子より大きく形成されて外周部に第２の電極が設けられた第２半導体素子と、
一方の面が前記第１の半導体素子に接着されて積層され、他方の面の外周部に第４の電極が形成された配線基板と、
前記配線基板の前記第４の電極と、前記第２の半導体素子の第２の電極とがワイヤボンディングされる金属細線と、
前記第２の半導体素子と前記配線基板との間で前記第１の半導体素子および前記金属細線を封止する絶縁性の封止樹脂とが具備され、
前記封止樹脂の封止充填領域が第２の半導体素子の外形寸法と略同一になるように形成された半導体装置。
【請求項３】
前記配線基板の他方の面に外部電極端子を突設し、
前記外部電極端子の高さを、前記第４の電極を覆う前記封止樹脂の厚みより大きく形成した請求項１または２記載の半導体装置。
【請求項４】
前記配線基板の他方の面に、前記外部端子電極が形成された突出面と、前記突出面の外周部に形成されて前記突出面より厚みが薄くかつ前記第４の電極が設けられ前記封止樹脂が被覆される後退面とを設け、
前記突出面の高さにより、前記第４の電極を覆う前記封止樹脂の厚みを吸収するように構成した請求項１または３記載の半導体装置。
【請求項５】
他方の面に第１の電極を有する第１の半導体素子と、
外径寸法が前記第１の半導体素子より大きく形成され前記第１の半導体素子の一方の面に接着されるとともにその接着面の外周部に第２の電極を有する第２半導体素子と、
前記第１の半導体素子の第１の電極とフリップチップボンディングされる第３の電極を有するテープキャリアと、
前記テープキャリアに設けられて前記第２半導体素子の第２の電極と接続されるインナーリードと、
前記第２の半導体素子とインナーリードの間で第１の半導体素子の周囲およびインナーリードの配線部を封止する絶縁性の封止樹脂とが具備され、
前記封止樹脂の封止充填領域が第２の半導体素子の外形寸法と略同一になるように形成された半導体装置。
【請求項６】
一方の面に第５の電極を有する第１の半導体素子と、
前記第５の電極にフリップチップボンディングされる第６の電極を有し第１の半導体素子の一方の面に積層されるとともに、外径寸法が前記第１の半導体素子より大きく形成されて前記フリップチップボンディングされた面の外周部に第２の電極が設けられた第２半導体素子と、
前記第１の半導体素子の他方の面に接着されるテープキャリアと、
前記テープキャリアに設けられて前記第２半導体素子の第２の電極と接続されるインナーリードと、
前記第２の半導体素子とインナーリードの間で第１の半導体素子の周囲およびインナーリードの配線部を封止する絶縁性の封止樹脂とが具備され、
前記封止樹脂の封止充填領域が第２の半導体素子の外形寸法と略同一になるように形成された半導体装置。
【請求項７】
前記第１の半導体素子を複数個とした請求項１乃至６の何れかに記載の半導体装置。
【請求項８】
第２の半導体素子を高発熱性の半導体素子とした請求項１乃至７の何れかに記載の半導体装置。
【請求項９】
請求項１に記載の半導体装置を製造するに際し、
第１の半導体素子に第２の半導体素子を接着する工程Ａと、
前記第１の半導体素子と配線基板との間にアンダーフィル材を注入して硬化させる工程Ｃと、
ワイヤボンディングにより前記第２の半導体素子の第２の電極と、前記配線基板の第４の電極とを金属細線により接続する工程Ｄと、
前記第２の半導体素子と前記配線基板の間に絶縁性の封止樹脂を充填して封止する工程Ｅとを順次に行う半導体装置の製造方法。
【請求項１０】
請求項１記載の半導体装置を製造するに際し、
フリップチップボンディングにより前記第１の電極に形成された突起電極と配線基板の第３の電極とを接合し、前記配線基板に第１の半導体素子を積層する工程Ｂと、
前記第１の半導体素子と配線基板との間にアンダーフィル材を注入して硬化させ樹脂封止する工程Ｃと、
前記第１の半導体素子に第２の半導体素子を接着する工程Ａと、
ワイヤボンディングにより、前記第２の半導体素子の第２の電極と前記配線基板の第４の電極とを金属細線を介して接続する工程Ｄと、
前記第２の半導体素子と前記配線基板の間に絶縁性の封止樹脂を充填して封止する工程Ｅとを順次に行う半導体装置の製造方法。
【請求項１１】
請求項９または１０記載の半導体装置の製造方法において、
前記工程Ａにおける第２の半導体素子は、複数個が一体形成されたウェハー基板状態のものを使用し、
前記工程Ｅの後に、ダイシングにより第２の半導体素子を互いに分離する工程Ｆを行う半導体装置の製造方法。
【請求項１２】
請求項５記載の半導体装置を製造するに際し、
フリップチップボンディングにより第１の半導体素子の第１の電極と第２の半導体素子の第６の電極を接合する工程Ｈと、
前記第１の半導体素子と前記第２の半導体素子との隙間と周辺部にアンダーフィル材を注入して硬化させる工程Ｉと、
前記第１の半導体素子と配線基板とを接着する工程Ｊと、
ワイヤボンディングにより、前記第２の半導体素子の第２の電極と前記配線基板の第４の電極とを金属細線を介して接続する工程Ｋと、
前記第２の半導体素子と前記配線基板の間で第１の半導体素子の周囲と前記金属細線の配線部とに絶縁性の封止樹脂を充填して封止する工程Ｌとを順次に行う半導体装置の製造方法。
【請求項１３】
請求項５記載の半導体装置を製造するに際し、
第１の半導体素子と配線基板とを接着する工程Ｊと、
フリップチップボンディングにより第１の半導体素子の第５の電極と第２の半導体素子の第６の電極を接合する工程Ｈと、
前記第１の半導体素子と前記第２の半導体素子との隙間と周辺部にアンダーフィル材を注入して硬化させる工程Ｉと、
ワイヤボンディングにより、前記第２の半導体素子の第２の電極と前記配線基板の第４の電極とを金属細線を介して接続する工程Ｋと、
前記第２の半導体素子と前記配線基板の間に絶縁性の封止樹脂を充填して封止する工程Ｌとを順次に行う半導体装置の製造方法。
【請求項１４】
請求項１２または１３記載の半導体装置の製造方法において、
前記工程Ｈにおける第２の半導体素子は、複数個が一体形成されたウェーハ基板状態のものを使用し、
前記工程Ｌの後に、ダイシングにより第２の半導体素子を互いに分離する工程Ｎを行う半導体装置の製造方法。
【請求項１５】
請求項５記載の半導体装置を製造するに際し、
第１の半導体素子と第２の半導体素子と接着する工程Ｏと、
フリップチップボンディングにより第１の半導体素子の第１の電極とテープキャリアの第７の電極とを接合する工程Ｐと、
前記第１の半導体素子と前記テープキャリアとの隙間と周辺部にアンダーフィル材を注入して硬化させる工程Ｑと
前記テープキャリアのインナーリードを前記第２の半導体素子の第２の電極に接続する工程Ｒと、
前記第２の半導体素子と前記テープキャリアの間に絶縁性の封止樹脂を充填して封止する工程Ｓとを順次に行う半導体装置の製造方法。
【請求項１６】
請求項５記載の半導体装置を製造するに際し、
フリップチップボンディングにより第１の半導体素子の第１の電極とテープキャリアの第７の電極を接合する工程Ｐと、
前記第１の半導体素子と前記テープキャリアとの隙間と周辺部にアンダーフィル材を注入して硬化させる工程Ｑと、
複数個が一体形成されたウェハー基板状態の第２の半導体素子に前記第１の半導体素子を接着する工程Ｏと、
前記テープキャリアのインナーリードを前記第２の半導体素子の第２の電極に接続する工程Ｒと、
前記第２の半導体素子と前記テープキャリアの間に絶縁性の封止樹脂を充填して封止する工程Ｐと、
ダイシングにより前記ウェーハ基板状態の第２の半導体素子を互いに分離する工程Ｔとを順次に行う半導体装置の製造方法。
【請求項１７】
請求項６記載の半導体装置を製造するに際し、
フリップチップボンディングにより第１の半導体素子の第５の電極と第２の半導体素子の第５の電極とを接合する工程Ｕと、
前記第１の半導体素子と前記第２の半導体素子との隙間と周辺部にアンダーフィル材を注入して硬化させる工程Ｖと、
第１の半導体素子とテープキャリアと接着する工程Ｗと、
前記テープキャリアのインナーリードを前記第２の半導体素子の第２の電極に接続する工程Ｘと、
前記第２の半導体素子と前記テープキャリアの間に絶縁性の封止樹脂を充填して封止する工程Ｙとを順次に行う半導体装置の製造方法。
【請求項１８】
請求項６記載の半導体装置を製造するに際し、
第１の半導体素子とテープキャリアと接着する工程Ｗと、
フリップチップボンディングにより第１の半導体素子の第５の電極と、複数個が一体形成されたウェーハ基板状態の第２の半導体素子の第５の電極とを接合する工程Ｕと、
前記第１の半導体素子と前記第２の半導体素子との隙間と周辺部にアンダーフィル材を注入して硬化させる工程Ｖと、
前記テープキャリアのインナーリードを前記第２の半導体素子の第２の電極に接続する工程Ｘと、
前記第２の半導体素子と前記テープキャリアの間に絶縁性の封止樹脂を充填して封止する工程Ｙと、
ダイシングにより前記ウェーハ基板状態の第２の半導体素子を互いに分離する工程Ｚとを順次に行う半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子が積層された積層型の半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
小型・軽量の携帯情報機器等の機能拡大に伴い、半導体メモリーを複数個搭載した半導体装置を始めとして、複数の半導体素子を積層しかつ小型、薄型な積層型半導体装置への要望が増している。
【０００３】
まず、半導体キャリアの電極と上位の半導体素子の電極とが金属細線により接続された従来の半導体装置（特許文献１）を図２３を参照して説明する。
従来の第１の半導体装置は、表面の電極にバンプ５６が形成された第１の半導体素子５３がその表面側を下にして、多層回路用の配線基板である半導体キャリア５１に接合されている。前記半導体キャリア５１の上面には、第１の半導体素子５３との導通させるための複数の第１の電極６２と、第２の半導体素子５８との導通のための第２の複数の電極５２とが形成されている。そしてこれら複数の第１の電極６２と第１の半導体素子５３上に形成されたバンプ５６とが導通性接着剤６５により接合されている。この導通性接着剤６５はバンプ５６にあらかじめ供給されている。そして、互いに接合された第１の半導体素子５３と半導体キャリア５１との隙間は、アンダーフィル材５４により充填被膜されている。さらに、第１の半導体素子５３の裏面上に、ダイボンド材５７を介して第２の半導体素子５８が実装されており、第２の半導体素子５８上のボンディングパッド５９と半導体キャリア５１の上面の複数の第２の電極５２とが、ワイヤボンディング法により金属細線６０を介して互いに電気的に接続されている。さらにまた、第２の半導体素子５８と半導体キャリア５１の間で第１の半導体素子５３の周囲と金属細線６０の配線部が絶縁性樹脂６３により封止されている。最後に半導体キャリア５１の下面（外面）に外部端子電極６１が搭載されて半導体装置が完成する。
【０００４】
次に、先の従来例の金属細線に替えてインナーリードにより接続された第２の従来の半導体素子（特許文献２）を図２４を参照して説明する。
第２の従来の半導体装置は、第１の半導体素子７３と第２の半導体素子７８とテープキャリア７１が同一パッケージ内に積層配置され、テープキャリア７１のインナーリード７５によって、テープキャリア７１と前記半導体素子７３，７８が電気的に接続されている。すなわち、テープキャリア７１の表面側に設けられたアレイ上に複数の前記ランド７２が形成され、これらランド７２に外部端子電極８１が搭載されている。前記ランド７２から延出されたインナーリード７５は、第１の半導体素子７３の電極パット７４および／または第２の半導体素子７８の上面周縁部に設けられた電極パッド７９にそれぞれボンディングされている。さらに第１，第２の半導体素子６８の上面からテープキャリア７１の外周部にわたって封止樹脂８３が充填され、インナーリード７５とボンディングパッド７４，７９が保護されている。
【特許文献１】特開２００２−２７０７６３
【特許文献２】特開２００３−３４７５０５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記第１の従来の半導体装置は小型化を阻害する要因を含んでいる。すなわち、従来の半導体装置は、第２の半導体素子５８のボンディングパッド５９を半導体キャリア５１の第２の電極５２とを接続するためワイヤボンディング法を用いている。このようにワイヤボンディング法を用いて接続する場合、図２３（ｂ）に示すように第２の半導体素子５８の外縁よりも金属細線６０がはみ出すために、絶縁性の封止樹脂６３により充填された封止充填領域（ボンディングエリア）７０を少なくとも第２の半導体素子５８の外側まで設ける必要があり、第２の半導体素子５８よりも実装面積が大きくなってしまい、これが半導体装置の小型化を阻害している。
【０００６】
また、第１の半導体素子５３及び第２の半導体素子５８ともに素子全体を樹脂で封止されているため、放熱性に優れていないという問題もある。
また上記第２の従来の半導体装置は、多ピン化（外部端子電極８１の多数化）を阻害する要因を含んでいる。すなわち、上記従来の半導体装置は、同一パッケージ内に積層配置した半導体素子７３，７８をインナーリード７５によってランド７２と電気的接続するので、インナーリード７５の配線がある分、配置できるランド７２の数に制限がでてしまう。また、実装部分が半導体素子よりも必ず小さくならなければならない。従ってこれらが半導体装置の多ピン化を阻害している。
【０００７】
本発明は、上記の課題を解決し、かつ小型化を促進できるとともに放熱性にも優れた半導体素子装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、  他方の面に第１の電極を有する第１の半導体素子と、外径寸法が前記第１の半導体素子より大きく形成され前記第１の半導体素子の一方の面に接着されるとともにその外周部に第２の電極を有する第２半導体素子と、前記第１の半導体素子の前記第１の電極にフリップチップボンディングされる第３の電極が一方の面に形成された配線基板と、前記配線基板の他方の面の外周部に設けられた第４の電極と前記第２の半導体素子の第２の電極との間にワイヤボンディングされた金属細線と、前記第２の半導体素子と前記配線基板との間で前記第１の半導体素子および前記金属細線を封止する絶縁性の封止樹脂とが具備され、前記封止樹脂の封止充填領域が第２の半導体素子の外形寸法と略同一になるように形成されたものである。
【０００９】
また請求項９記載の発明は、請求項１に記載の半導体装置を製造するに際し、第１の半導体素子に第２の半導体素子を接着する工程Ａと、前記第１の半導体素子と配線基板との間にアンダーフィル材を注入して硬化させる工程Ｃと、ワイヤボンディングにより前記第２の半導体素子の第２の電極と、前記配線基板の第４の電極とを金属細線により接続する工程Ｄと、前記第２の半導体素子と前記配線基板の間に絶縁性の封止樹脂を充填して封止する工程Ｅとを順次に行うものである。
【００１０】
さらに請求項５記載の発明は、他方の面に第１の電極を有する第１の半導体素子と、外径寸法が前記第１の半導体素子より大きく形成され前記第１の半導体素子の一方の面に接着されるとともにその接着面の外周部に第２の電極を有する第２半導体素子と、前記第１の半導体素子の第１の電極とフリップチップボンディングされる第３の電極を有するテープキャリアと、前記テープキャリアに設けられて前記第２半導体素子の第２の電極と接続されるインナーリードと、前記第２の半導体素子とインナーリードの間で第１の半導体素子の周囲およびインナーリードの配線部を封止する絶縁性の封止樹脂とが具備され、前記封止樹脂の封止充填領域が第２の半導体素子の外形寸法と略同一になるように形成されたものである。
また請求項１２記載の発明は、請求項５記載の半導体装置を製造するに際し、フリップチップボンディングにより第１の半導体素子の第１の電極と第２の半導体素子の第６の電極を接合する工程Ｈと、前記第１の半導体素子と前記第２の半導体素子との隙間と周辺部にアンダーフィル材を注入して硬化させる工程Ｉと、前記第１の半導体素子と配線基板とを接着する工程Ｊと、ワイヤボンディングにより、前記第２の半導体素子の第２の電極と前記配線基板の第４の電極とを金属細線を介して接続する工程Ｋと、前記第２の半導体素子と前記配線基板の間で第１の半導体素子の周囲と前記金属細線の配線部とに絶縁性の封止樹脂を充填して封止する工程Ｌとを順次に行うものである。
【発明の効果】
【００１１】
請求項１または９記載の半導体装置及びその製造方法によると、従来においてワイヤボンディングによる接続のため、配線基板の外側周囲に存在した封止樹脂領域を削除して、封止樹脂による封止充填領域を、第２の半導体素子の外形寸法と略同一の範囲とすることで、実装面積を大幅に減少させて積層型半導体装置の小型化を促進することができる。
【００１２】
また請求項５または１２記載の半導体装置及びその製造方法によると、テープキャリアから一体に延伸されたインナーリードを第２の半導体素子８のボンディングパット９に接続することにより、テープキャリア４１の他方の面（外面）に突起物がなくなり、より薄型の半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
［第１の実施の形態］
以下、本発明に係る半導体装置およびその製造方法の第１の実施の形態を図１〜図３を参照して説明する。
【００１４】
図１に示すように、この半導体装置は、他方の面の電極（第１電極）６ａ上に複数のバンプ（突起電極）６が形成された第１の半導体素子３と、外径寸法が第１の半導体素子３より大きく形成され、かつ他方の面で第１の半導体素子３の外径寸法より外側の外周部にボンディングパッド（第２の電極）９が形成された第２の半導体素子８と、前記複数のバンプ６に対応して一方の面に複数の第１接着層（第３の電極）２が形成されるとともに、他方の面の外周部に複数の第２接着層（第４の電極）１２が形成された半導体キャリア（多層回路用の配線基板）１とを具備している。ここで使用する半導体キャリア１の材料として、ガラエボ基板や有機基板、セラミック基板といったものが使用可能であり、ここではガラエボ基板を使用している。
【００１５】
そして前記半導体キャリア１は、他方の面の外周部に所定の第１接着層２に導通された複数の外部端子電極１１が形成される。前記半導体キャリア１の外形寸法は、第１半導体素子３と同じか幾分大きく形成されており、第２の半導体素子８と電気的な接続を行う必要があるために第２の半導体素子８に対して少なくとも１ｍｍ以上小さいサイズが採用される。そして、第１の半導体素子３の一方の面にダイボンド材７を介して第２半導体素子８がその他方の面を接着されている。また前記第１の半導体素子３は、バンブ６が導電性接着剤５を介して第１の接着層２にフリップチップボンディングされて半導体キャリア１の一方の面に積層されている。また第１の半導体素子３と半導体キャリア１との間に形成された隙間と周辺部にアンダーフィル材４が注入されており、これによりバンプ６が保護されている。
【００１６】
さらに前記第２の半導体素子８のボンディングパッド９から半導体キャリア１の他方の面の周辺部に形成された第１の接着層２に金属細線１０でワイヤボンディングされている。さらにまた、第１の半導体素子３と第２の半導体素子８とが金属細線１０を保護するために、絶縁性の封止樹脂１３が充填されて封止され、この封止樹脂１３による封止充填領域２０が第２の半導体素子８の外形寸法と略同一範囲に形成されている。
【００１７】
（第１の製造方法）
次に、上記半導体装置の第１の製造方法を図２を参照して説明する。
図２（ａ）に示すように、第２の半導体素子８の一方の面に第１の半導体素子３の裏面をダイボンド材７を介して接着する（工程Ａ）。このダイボンド材７として絶縁性ペーストや絶縁性シートを使用することができ、ここでは絶縁性シートを使用している。
【００１８】
図２（ｂ）に示すように、第１の半導体素子３の電極６ａ上にバンプ（突起電極）６を形成する。バンプとしてはめっきバンプや金線を利用したスタッドバンプを使用できるが、ここではスタッドバンプを使用している。次いで図２（ｃ）に示すように、バンプ６に導電性接着剤５を供給した後、第２の半導体素子８が上になるように反転して半導体キャリア１上に配置し、フリップチップボンディングによりバンプ６と第１接着層２とを接合して、第１の半導体素子３を半導体キャリア１に積層する（工程Ｂ）。さらに第１の半導体素子３と半導体キャリア１との間の隙間と周辺部にアンダーフィル材４を注入してバンプ６を保護する（工程Ｃ）。
【００１９】
図２（ｄ）に示すように、第２の半導体素子８が下になるように反転にする。ここで半導体キャリア１の他方の面の周辺部に第２の接着層１２が形成されており、ワイヤボンディングにより第２の半導体素子８のボンディングパッド９と前記第２の接着層１２とが金属細線１０によって電気的に接続される（工程Ｄ）。
【００２０】
図２（ｅ）に示すように、第１の半導体素子３、第２の半導体素子８、金属細線１０を保護するために、第２の半導体素子８と半導体キャリア１の間で第１の半導体素子３の周囲と金属細線１０の配線部とに封止樹脂１３を充填して封止し保護する（工程Ｅ）。ここで、封止樹脂１３が充填された封止充填領域（ボンディングエリア）２０は、第２の半導体素子８の外形寸法とほぼ同じ範囲に形成される。次いで、外部端子電極１１を取り付けることにより半導体装置の製造が完了する。
【００２１】
なお、上記第１の製造方法の変形例として、先にフリップチップボンディングにより半導体キャリア１の一方の面に第１の半導体素子３を接合し（工程Ｂ）、アンダーフィル材４の注入（工程Ｃ）後、第１の半導体素子３の裏面にダイボンド材７を介して第２の半導体素子８を接着する（工程Ａ）順序、すなわち工程Ｂ、工程Ｃ、工程Ａ、工程Ｄ、工程Ｅの順であってもよい。
【００２２】
ここで、図１に示すように、外部端子電極１１と外部との接続を良好に行うために、金属細線１０と第２の接着層１２とを保護している封止樹脂１３の厚みｔが、外部端子電極１１の取り付け高さｈよりも薄くなるように形成されている。これは、封止樹脂１３の厚みｔが外部端子電極１１の高さｈより厚くなると、実装をする際に封止樹脂１３の厚みｔが障害となり、外部端子電極１１への接続に支障をきたすからである。すなわち、たとえば外部端子電極１１の取り付け高さｈは約２５０μｍ、封止樹脂１３の厚みｔは約２００μｍであり、半導体キャリア１の他方の面から金属細線１０の高さは約１５０μｍに形成されている。ここで示した各厚みは、外部端子電極１１の高さに応じて任意に変更し実施することが可能であるが、一般的な半導体装置では、外部端子電極１１の取り付け高さｈと封止樹脂１３の厚みｔの差は、少なくとも５０μｍ以上が必要である。
【００２３】
（第２の製造方法、ウェハーパッケージダイシング）
次に、ウェハー基板上に積層して半導体装置を製造する第２の製造方法を図３，図４を参照して説明をする。
【００２４】
まず、図３（ａ）に示すように、第１の半導体素子３の他方の面に電極６ａが設けられている。次いで図３（ｂ）に示すように、前記第１の半導体素子３の電極６ａ上にバンプ（突起電極）６が形成される。
【００２５】
さらに図３（ｃ）に示すように、バンプ６に導電性接着剤５が供給された後、電極６ａが下になるように第１の半導体素子３が反転されて半導体キャリア１上に配置される。そしてフリップチップボンディングにより、バンプ６と半導体キャリア１の第１接着層２とが接合されて、第１の半導体素子３が半導体キャリア１の一方の面に積層される（工程Ｂ）。さらに第１の半導体素子３と半導体キャリア１の隙間と周辺部にアンダーフィル材４が注入されてバンプ６が保護される（工程Ｃ）。
次に、図３（ｄ）に示すように、複数個が一体に成形されたウェハー基板１５状態の第２の半導体素子８の他方の面に、ダイボンド材７を介して前記第１の半導体素子３が接着される（工程Ａ）。そして、図３（ｅ）に示すように、ワイヤボンディングにより、複数個が一体成形されたウェハー基板１５の状態の第２の半導体素子８のボンディングパッド９と、半導体キャリア１の第２接着層１２とが金属細線１０によって電気的に接続される（工程Ｄ）。このダイボンド材７として、絶縁性ペーストや絶縁性シートを使用することができ、ここでは絶縁性シートが使用される。
【００２６】
さらに、図４（ｆ），（ｇ）に示すように、第１の半導体素子３、第２の半導体素子８、金属細線１０を保護するために、第２の半導体素子８と半導体キャリア１の間で第１の半導体素子３の周囲と金属細線１０の配線部とに封止樹脂１３が充填されて封止される（工程Ｅ）。
【００２７】
最後に、図４（ｈ），（ｉ）に示すように、樹脂封止されたウェハー基板１５がブレード１６を用いてダイシングされる（工程Ｆ）。この結果、図４（ｉ）に示すように半導体装置が個片化される。
【００２８】
さらに、図４（ｊ）に示すように、半導体キャリア１に外部端子電極１１が取り付けられる（工程Ｇ）。これにより半導体装置の製造が完了する。
この第２の製造方法は、ダイボンド工程（工程Ａ）、ワイヤボンド工程（工程Ｄ）、樹脂封止工程（工程Ｅ）、ダイシング工程（工程Ｆ）を一括して複数の半導体装置を製造することができ、効率良い製造が可能となる。
【００２９】
以上のように、第１の実施の形態によれば、第２の半導体素子８の外形よりも内側で、第２の半導体素子８のボンディングパッド９と半導体キャリア１の他方の面（下面）に形成された第２の接着層１２とが金属細線１０により接続されるので、絶縁性の封止樹脂１３により封止される封止充填領域２０を第２の半導体素子８の外形寸法と略同一に形成することができる。したがって、上記第１の実施の形態では、従来の半導体装置のようにワイヤボンディングする金属細線を搭載半導体素子の外側に拡張して配置する必要がないため、現状のパッケージ形態においての最短ワイヤー長＝０．４ｍｍ、ボンディングエリアパットの長さ２００μｍｍ＝０．２ｍｍｓとなり、パッケージ一辺当り１．２ｍｍ［＝（０．４＋０．２）×２］の領域が必要でなくなるため、その封止充填領域２０を１ｍｍ以上小さく形成することができ、より小型の積層型半導体装置を提供することができる。
【００３０】
なお、図５に示すように、第１の半導体素子３ａ，３ｂを半導体キャリア１の一方の面に複数個配置するものでもよい。この場合、製造方法において、フリップチップボンディングにより第１の半導体素子３ａ，３ｂを半導体キャリア１の一方の面に積層する（工程Ｂ）時には、第１の半導体素子３ａ，第１の半導体素子３ｂごとに半導体キャリア１に接合される。
【００３１】
［第２の実施の形態］
本発明に係る半導体装置およびその製造方法の第２の実施の形態を図６を参照して説明する。なお、第１の実施の形態と同一部材には同一符号を付して説明を省略する。
【００３２】
上記第１の実施の形態では、外部端子電極１１の外部との接続を良好にするために、金属細線１０および第２の接着層１２を保護している封止樹脂１３の厚みｔを外部端子電極１１の取り付け高さｈよりも薄くするという条件が発生する。この封止樹脂１３の厚みｔをたとえば２００μｍとすると、外部端子電極１１の取り付け高さｈを２５０μｍ以上にする必要があり、このため、外部端子電極１１が例えば半田ボールである場合、半田ボールを２５０μｍ以上の大きさ以上に形成することが必要となり、これにより外部への端子数に制限が生じて、多ピンの半導体装置に適用できないという問題が発生してしまう。
【００３３】
そこで第２の実施の形態は、多層回路用の配線基板である半導体キャリア２１において他方の面（図では下面）が、中央部分で厚みが大きく外部端子電極１１を有する突出面２１ａと、この突出面２１ａの外周部で段部２１ｃを介して厚みが薄く形成されかつ第２の接着層１２を有する後退面２１ｂとで構成されている。そして突出面２１ａと後退面２１ｂとの間の段部２１ｃの高さＨが、金属細線１０および第２の接着層１２を覆う封止樹脂１３の厚みｔと略同一に形成されている。この段部２１ｃの高さＨにより封止樹脂１３の厚みｔを吸収して、封止樹脂１３の表面と突出面２１ａとを略同一平面に形成できるので、外部端子電極１１の取り付け高さｈに制限が生じることがない。もちろん封止樹脂１３の厚みｔ≦段部２１ｃの高さＨであっても問題は無く、さらに封止樹脂１３の厚みｔ＞段部２１ｃの高さＨでも、その差がわずかな場合は、外部端子電極１１の取り付け高さｈの制限が極めて小さくなる。したがって、外部端子電極１１がはんだボールやはんだめっきの場合、外部端子電極１１の高さを自由に変更できる。また半導体キャリア２１の外部端子電極１１がはんだ無しであるＬＧＡ（ランドグリッドアレイ）でも充分適応可能である。また、外部端子電極１１の数も制限されることがなく、多ピンの積層型半導体装置にも適用することができる。
【００３４】
なお、第２の実施の形態の半導体装置の製造方法には、第１の実施の形態と同一の製造方法により製造することができる。
上記第２の実施の形態によれば、半導体キャリア２１の他方の面に外部端子電極１１を有する突出面２１ａと、その外周部で厚みが薄くかつ第２の接着層１２を有する後退面２１ｂとを設け、その高さＨにより封止樹脂１３の厚みｔを吸収できるので、外部端子電極１１の取り付け高さｈに制限が生じることがない。
【００３５】
なお、第２の実施の形態の半導体装置において、図７に示すように、第１の半導体素子３ａ，３ｂを半導体キャリア２１の一方の面に複数個配置するものでもよい。この場合、製造方法において、フリップチップボンディングにより第１の半導体素子３ａ，３ｂを半導体キャリア１の一方の面に積層する（工程Ｂ）時には、第１の半導体素子３ａ，第１の半導体素子３ｂの順に順次半導体キャリア１に接合される。
【００３６】
［第３の実施の形態］
本発明に係る半導体装置およびその製造方法の第３の実施の形態を図８〜１１を参照にして説明する。なお、先の実施の形態と同一部材には同一符号を付して説明を省略する。
【００３７】
図８に示すように、第１の半導体素子３は、一方の面に電極面（第５の電極）３１を有している。また第２の半導体素子８は、他方の面の中央部分に電極面（第６の電極）３２が設けられるとともに、外周部にボンディングパット（第２の電極）９が形成されている。
【００３８】
前記第１の半導体素子３の電極面３１にはバンプ（突出電極）３３が形成されており、バンブ３３が導電性接着剤５を介して前記第２の半導体素子８の電極面３２にフリップチップボンディングされ、第２の半導体素子８の他方の面に第１の半導体素子３が積層されている。そして第１の半導体素子３と第２の半導体素子８との間に形成された隙間と周辺部にアンダーフィル材４が注入されてバンプ３３が保護されている。
【００３９】
上記の第１の半導体素子３と第２の半導体素子８の接続方法は、ＣＯＣ（チップオンチップ）構造と呼称されるもので、これにより第１の半導体素子３と第２の半導体素子８とが短い距離で電気接続されるため、半導体素子３，８間での高速動作が可能となる。
【００４０】
そして、第１の半導体素子３の他方の面と半導体キャリア１の一方の面とがダイボンド材７により接合されて積層されている。さらに第２の半導体素子８のボンディングパット９と、半導体キャリア１の他方の面に設けられた第２の接着層（第４の電極）１２とが金属細線１０によりワイヤボンディングされて接続されている。またこれら金属細線１０を保護するために、第２の半導体素子８の他方の面側から第１の半導体素子３を含み、半導体キャリア１の第２の接着層１２および金属細線１０が樹脂封止されている。封止樹脂１３による封止樹脂領域２０は、第２の半導体素子８の外径寸法と略同一に形成される。
【００４１】
（第１の製造方法）
次に、上記半導体装置の製造方法を図９を参照して説明する。
図９（ａ）に示すように第１の半導体素子３の一方の面に電極面３１が設けられている。図９（ｂ）に示すように、第１の半導体素子３の電極面３１上にバンプ（突起電極）３３が形成される。バンプ３３としてはめっきバンプや金線を利用したスタッドバンプが用いられるが、ここではスタッドバンプである。
【００４２】
次に図９（ｃ）に示すように、第２の半導体素子８の他方の面の電極面３２にバンプ台が設けられ、バンプ３３に供給された導電性接着剤５により、第１の半導体素子３と第２の半導体素子８の電極面３２とがフリップチップボンディングされて接合される（工程Ｈ）。さらに第１の半導体素子３と第２の半導体素子８との間の隙間と周辺部にアンダーフィル材４が注入されてバンプ３３が保護される（工程Ｉ）。
【００４３】
次に図９（ｄ）に示すように、第１の半導体素子３を半導体キャリア１の一方の面にダイボンド材７を介して接着する（工程Ｊ）。ここでダイボンド材７として絶縁性ペーストや絶縁性シートを使用することができ、ここでは絶縁性シートを用いている。
【００４４】
次に図９（ｅ）に示すように、半導体キャリア１４の他方の面の外周部に第２の接着層１２が形成されており、ワイヤボンディングにより前記第２の接着層１２と第２の半導体素子８のボンディングパッド９とが金属細線１０を介して電気的に接続される（工程Ｋ）。さらに第１の半導体素子３、第２の半導体素子８、金属細線１０を保護するために、第２の半導体素子８と半導体キャリア１の間で第１の半導体素子３の周囲と金属細線１０の配線部とに封止樹脂１３が充填されて封止される（工程Ｌ）。ここで、封止樹脂１３が充填された封止充填領域（ボンディングエリア）２０は、第２の半導体素子８の外形寸法とほぼ同じ範囲に形成されている。
【００４５】
次に図９（ｆ）に示すように、半導体キャリア２１の他方の面に外部端子電極１１を取り付けることにより半導体装置が製造される。
なお、上記第１の製造方法の変形例として、先に第１の半導体素子３を半導体キャリア１に接着した（工程Ｊ）後、フリップチップボンディングにより半導体キャリア１の一方の面に第１の半導体素子３を接合し（工程Ｈ）、アンダーフィル材４の注入（工程Ｉ）する順序、すなわち工程Ｊ、工程Ｈ、工程Ｉ、工程Ｋ、工程Ｌの順であってもよい。
【００４６】
（第２の製造方法、ウェハーパッケージダイシング）
上記半導体装置の第２の製造方法を図１０および図１１を参照して説明する。
図１０（ａ）に示すように、第１の半導体素子３の一方の面に電極面（第５の電極）３１が設けられている。図９（ｂ）に示すように、電極面３１上にバンプ（突起電極）３３が形成される。
【００４７】
図１０（ｃ）に示すように、複数個が一体成形されたウェハー基板１５状態の第２の半導体素子８の電極面（第６の電極面）３２に、フリップチップボンディングにより、バンプ３３を介して第１の半導体素子３の電極面３１が接合され、第２の半導体素子８に第１の半導体素子３が積層される（工程Ｈ）。さらに第１の半導体素子３と第２の半導体素子８との隙間と周辺部にアンダーフィル材が注入されてバンプ３３が保護される（工程Ｉ）。
【００４８】
図１０（ｄ）に示すように、第１の半導体素子３の他方の面と半導体キャリア１の一方の面がダイボンド材７を介して接着され、半導体キャリア１と第１の半導体素子３および第２の半導体素子８が積層される（工程Ｊ）。
【００４９】
図１１（ｅ）に示すように、ワイヤボンディングにより半導体キャリア１の接着層１２と第２の半導体素子８のボンディングパッド９とが金属細線１０を介して電気的に接続される（工程Ｋ）。
【００５０】
図１１（ｆ）に示すように、第１の半導体素子３、第２の半導体素子８、金属細線１０を保護するために、第２の半導体素子８と半導体キャリア１の間で第１の半導体素子３の周囲と金属細線１０の配線部とに封止樹脂１３が充填されて封止される（工程Ｌ）。次いで、外部端子電極１１が取り付けられる。
【００５１】
最後に、樹脂封止されたウェハー基板１５をブレードを用いてダイシングし（工程Ｎ）、図１１（ｇ）に示すように、個片化された半導体装置が製造される。
第２の製造方法によれば、フリップチップボンディング（工程Ｈ）、アンダーフィル材注入工程（工程Ｉ）、ダイボンド工程（工程Ｊ）、ワイヤボンド工程（工程Ｋ）、樹脂封止工程（工程Ｌ）、ダイシング工程（工程Ｎ）を一括して行うことができ、効率良く製造することができる。
【００５２】
ここで、図８に示すように、外部端子電極１１と外部との接続を良好に行うために、金属細線１０と第２の接着層１２とを保護している封止樹脂１３の厚みｔが、外部端子電極１１の取り付け高さｈよりも薄くなるように形成されている。これは、封止樹脂１３の厚みｔが外部端子電極１１の高さｈより厚くなると、実装をする際に封止樹脂１３の厚みｔが障害となり、外部端子電極１１の接続に支障をきたすからである。
【００５３】
上記第３の実施の形態によれば、第１の実施の形態と同様の作用効果を奏するとともに、さらに第１の半導体素子３と第２の半導体素子８とをフリップチップボンディングにより接続し積層したので、半導体素子３，８間での高速動作が可能となる。また上記製造方法によれば、第１の実施の形態と同様の作用効果を奏する積層体形の半導体装置を製造することができる。また第１の半導体素子３と第２の半導体素子８とがフリップチップボンディングにより接続されるので、半導体素子３，８間で高速動作が可能となる半導体装置を提供できる。
【００５４】
なお、図１２に示すように、第１の半導体素子３ａ，３ｂを半導体キャリア１の一方の面に複数個配置するものでもよい。
［第４の実施の形態］
本発明に係る半導体装置およびその製造方法の第４の実施の形態を図１３を参照して説明する。なお、先の実施の形態と同一部材には同一符号を付して説明を省略する。
【００５５】
この実施の形態４は、第２の実施の形態の半導体キャリア２１、すなわち、他方の面に、外部端子電極１１を有する突出面２１ａと、この突出面２１ａに段部２１ｃを介して形成され第２の接着層１２を有する後退面２１ｂとを形成した半導体キャリア２１を使用している。この半導体装置は第３の実施の形態と同一の方法で製造することができる。
【００５６】
これにより、第３の実施の形態の半導体装置の効果に加えて、さらに第２の実施の形態と同様の効果を奏することができる。
なお、図１４に示すように、複数個の第１の半導体素子３ａ，３ｂを半導体キャリア２１の一方の面に配置するものでもよい。
【００５７】
［第５の実施の形態］
本発明に係る半導体装置およびその製造方法の第５の実施の形態を図１５〜１７を参照して説明する。この第５の実施の形態は、先の実施の形態の半導体キャリア１に替えてテープキャリア４１を用いたものである。なお、先の実施の形態と同一部材には同一符号を付して説明を省略する。
【００５８】
図１５に示すように、第１の半導体３の他方の面に設けられた電極（第１の電極）６ａにはバンプ６が形成されている。第１の半導体３の前記バンプ６は、テープキャリア４１の一方の面に設けられた接着層（第７の電極）４２にフリップチップボンディングにより導電性接着剤５を介して接合され、テープキャリア４１上に第１の半導体素子３が積層されている。さらに第１の半導体素子３の一方の面と、第２の半導体素子８の他方の面とがダイボンド材７により接着され積層されている。さらにまたテープキャリア４１に一体形成されたインナーリード４３が第２の半導体素子８の表面のボンディングパット（第２の電極）９に電気的に接続されている。そして、第２の半導体素子８とテープキャリア４１の間で第１の半導体３の周囲に封止樹脂１３が充填され、第１の半導体素子３、第２の半導体素子８、インナーリード４３が保護されている。封止樹脂１３が充填された封止充填領域（ボンディングエリア）２０は、第２の半導体素子８の外形寸法とほぼ同じ範囲に形成されている。テープキャリア４１の他方の面には、接着層４２またはインナーリード４３に導通された外部端子電極１１が形成されている。
【００５９】
（第１の製造方法）
上記半導体装置の第１の製造方法を図１６を参照して説明する。
図１６（ａ）に示すように、第１の半導体素子３の他方の面に電極６ａが設けられている。図１６（ｂ）に示すように、前記電極６ａ上にバンプ（突起電極）６が形成される。バンプ６としてはめっきバンプや金線を利用したスタッドバンプを用いるが、ここではスタッドバンプが用いられている。
【００６０】
図１６（ｃ）に示すように、第１の半導体素子３の一方の面と第２の半導体素子８の他方の面とがダイボンド材７を介して接着され積層される（工程Ｏ）。ここでダイボンド材７として絶縁性ペーストや絶縁性シートが使用されるが、ここでは絶縁性シートが用いられている。
【００６１】
図１６（ｄ）に示すように、フリップチップボンディングにより、第１の半導体素子３の電極６ａのバンプ６とテープキャリア４１の接着層４２が接合されて、テープキャリア４１上に第１の半導体素子３および第２の半導体素子８が積層される（工程Ｐ）。そして第１の半導体素子３とテープキャリア４１との隙間と周辺部にアンダーフィル材４が注入されてバンプ６が保護される（工程Ｑ）。さらにテープキャリア４１のインナーリード４３が第２の半導体素子８のボンディングパット９に接続され、第２の半導体素子８とテープキャリア４１とが電気的に接続される（工程Ｒ）。
【００６２】
図１６（ｅ）に示すように、第１の半導体素子３、第２の半導体素子８、インナーリード４３を保護するために、第２の半導体素子８とテープキャリア４１の間で第１の半導体素子３の周囲とインナーリード４３の配線部に封止樹脂１３が充填されて封止される（工程Ｓ）。ここで封止樹脂１３による封止充填領域２０は、第２の半導体素子８の外形寸法とほぼ同じ範囲に形成される。
【００６３】
最後に図１６（ｆ）に示すように、テープキャリア４１の他方の面に外部端子電極１１を取り付けることにより半導体装置が製造される。
（第２の製造方法、ウェハーパッケージダイシング）
上記半導体装置の第２の製造方法を図１７を参照して説明する。
【００６４】
図１７（ａ）に示すように、第１の半導体素子３の他方の面に電極６ａが設けられている。図１７（ｂ）に示すように、前記電極６ａ上にバンプ（突起電極）６が形成される。図１７（ｃ）に示すように、フリップチップボンディングにより第１の半導体素子３の電極６ａのバンプ６とテープキャリア４１の一方の面の接着層４２とが接合され、第１の半導体素子３とテープキャリア４１とが積層される（工程Ｐ）。さらに第１の半導体素子３とテープキャリア４１との隙間と周辺部にアンダーフィル材４が注入されてバンプ６が保護される（工程Ｑ）。
【００６５】
図１７（ｄ）に示すように、複数個が一体に成形されたウェハー基板状態の第２の半導体素子８の他方の面に、ダイボンド材７を介して第１の半導体素子３の一方の面が接着される（工程Ｏ）。そしてテープキャリア４１のインナーリード４３が第２の半導体素子８のボンディングパット９に接続され、テープキャリア４１と第２の半導体素子８とが電気的に接続される（工程Ｒ）。
【００６６】
図１７（ｅ）に示すように、第２の半導体素子８とテープキャリア４１との間に樹脂封止が行われ（工程Ｓ）、外部端子電極１１が取り付けられる。
図１７（ｆ）に示すように、樹脂封止されたウェハー基板がブレードを用いてダイシングされる（工程Ｔ）。その結果、個片化された半導体装置が形成され製造が完了される。
【００６７】
この製造工程を用いることで、ボンディング工程、樹脂封止する工程、ダイシングする工程を一括して行うことができ、効率よく製造することができる。
上記構成によれば、第１、第２の実施例と比較して、半導体キャリア１をテープキャリア４１に変更することと、金属細線１０の代えてインナーリード４３を用いることで、より薄型の半導体装置を提供することが可能となる。特にインナーリード４３は、テープキャリア４１から一体に延伸されて第２の半導体素子８のボンディングパット９に接続されることで、テープキャリア４１の他方の面に突起物がなくなる。すなわち、従来の半導体装置では、第１の半導体素子上の金属細線および金属細線を保護する封止樹脂の厚さが必要となるのに比較して、本発明の半導体装置では、半導体装置の表面上に金属細線１０と封止樹脂の厚みが無くなるため、より薄型化が可能となる。たとえば半導体装置の金属細線の高さをたとえば１００μｍとすると、それを保護する封止樹脂の厚みが２００μｍ必要となる。したがって、本発明の半導体装置は、従来の半導体装置に比較して２００μｍの厚さ分を薄型化することができる。
【００６８】
また、図１８に示すように、第１の半導体素子３がテープキャリア８１の平面上に複数個、配置される構成でも構わない。
［第６の実施の形態］
本発明に係る半導体装置およびその製造方法の第６の実施の形態を図１９〜２１を参照して説明する。なお、先の実施の形態と同一部材には同一符号を付して説明を省略する。
【００６９】
図１９に示すように、第１の半導体３の一方の面に設けられた電極面（第５の電極）３１にはバンプ（突出電極）３３が形成されている。また第２の半導体素子８の他方の面には、中央部分に電極面（第６の電極）３２が設けられ、外周部にボンディングパット（第２の電極）９が形成されている。
【００７０】
第１の半導体素子３の電極面３１にはバンプ（突起電極）３３が形成されており、前記バンプがフリップチップボンディングにより導電性接着剤５を介して第２の半導体素子８の電極面３２に接続され、第２の半導体素子８に第１の半導体素子３が積層されている。そして第１の半導体素子３と第２の半導体素子８との間に形成された隙間と周辺部にアンダーフィル材４が注入されてバンプ３３が保護されている。
【００７１】
上記の第１の半導体素子３と第２の半導体素子８の接続方法は、前述のごとくＣＯＣ（チップオンチップ）構造と呼称され、これにより半導体素子３，８間での高速動作が可能となる。
【００７２】
そしてテープキャリア４１の一方の面と第１の半導体素子３の他方の面とがダイボンド材７により接合され積層されている。さらにテープキャリア４１に一体形成されたインナーリード４３が第２の半導体素子８のボンディングパット９に電気的に接続されている。そして、第２の半導体素子８とテープキャリア４１の間で第１の半導体３の周囲に封止樹脂１３が充填され、第１の半導体素子３、第２の半導体素子８、インナーリード４３が保護されている。封止樹脂１３が充填された封止充填領域（ボンディングエリア）２０は、第２の半導体素子８の外形寸法とほぼ同じ範囲に形成されている。
【００７３】
（第１の製造方法）
上記半導体装置の第１の製造方法を図２０を参照して説明する。
図２０（ａ）に示すように、第１の半導体素子３の一方の面に電極３１が設けられている。図２０（ｂ）に示すように、前記電極３１上にバンプ３３が形成される。バンプ３３としてはめっきバンプや金線を利用したスタッドバンプを用いるが、ここではスタッドバンプが用いられている。
【００７４】
図２０（ｃ）に示すように、第２の半導体素子８の電極面３２にバンプ台が設けられ、バンプ３３に供給された導電性接着剤５により、第１の半導体素子３の電極面３１と第２の半導体素子８の電極面３２とがフリップチップボンディングにより接合される（工程Ｕ）。さらに第１の半導体素子３と第２の半導体素子８との間の隙間と周辺部にアンダーフィル材４が注入されてバンプ３３が保護される（工程Ｖ）。
【００７５】
図２０（ｄ）に示すように、第１の半導体素子３の他方の面にテープキャリア４１がダイボンド材７を介して接着される（工程Ｗ）。ここでダイボンド材７として絶縁性ペーストや絶縁性シートが使用されるが、ここでは絶縁性シートが用いられる。そしてテープキャリア４１のインナーリード４３が第２の半導体素子８のボンディングパット９に接続され、第２の半導体素子８とテープキャリア４１とが電気的に接続される（工程Ｘ）。
【００７６】
図２０（ｅ）に示すように、第１の半導体素子３、第２の半導体素子８、インナーリード４３を保護するために、第２の半導体素子８とテープキャリア４１の間で第１の半導体素子３の周囲とインナーリード４３の配線部に封止樹脂１３が充填されて封止される。ここで封止樹脂１３による封止充填領域２０は第２の半導体素子８の外形寸法とほぼ同じ範囲に形成される（工程Ｙ）。
【００７７】
最後に図１６（ｆ）に示すように、テープキャリア４１の他方の面に外部端子電極１１を取り付けることにより半導体装置が製造される。
（第２の製造方法、ウェハーパッケージダイシング）
上記半導体装置の第２の製造方法を図２１を参照して説明する。
【００７８】
図２１（ａ）に示すように、第１の半導体素子３の一方の面に電極面３１が設けられている。図２１（ｂ）に示すように、前記電極面３１上にバンプ（突起電極）３３が形成される。図２１（ｃ）に示すように、第１の半導体素子３の他方の面にダイボンド材７を介してテープキャリア４１が接着される（工程Ｗ）。
【００７９】
図２１（ｄ）に示すように、複数個が一体成形されたウェハー基板１５上の各第２の半導体素子８の電極面３２と、第１の半導体素子３の電極面３１のバンプ３３が導電性接着剤５によりフリップチップボンディングされて積層される（工程Ｕ）。そして第１の半導体素子３と第２の半導体８の間にアンダーフィル材４が注入されてバンプ３３が保護される（工程Ｖ）。そしてテープキャリア４１のインナーリード４３が第２の半導体素子８のボンディングパット９に接続され、テープキャリア４１と第２の半導体素子８とが電気的に接続される（工程Ｘ）。
【００８０】
図２１（ｅ）に示すように、第２の半導体素子８とテープキャリア４１との間と周辺部に封止樹脂１３が充填されて封止される。さらにテープキャリア４１に外部端子電極１１が取り付けられる（工程Ｙ）。
【００８１】
図２１（ｆ）に示すように、樹脂封止されたウェハー基板がブレードを用いてダイシングされる（工程Ｚ）。その結果、個片化された半導体装置が製造される。
この製造工程を用いることで、フリップチップボンディング工程（工程Ｕ）、アンダーフィル材の注入工程（工程Ｖ）、リード接続工程（工程Ｘ）、樹脂封止する工程（工程Ｙ）、ダイシングする工程（工程Ｚ）を一括して行うことができ、効率よく製造することができる。
【００８２】
上記構成によれば、第１、第２の実施例と比較して、金属細線１０の代わりにインナーリード４３を用いることと、半導体キャリア１をテープキャリア４１に変更することで、より薄型の半導体装置を提供することが可能となる。特にインナーリード４３は、テープキャリア４１から一体に延伸されて第２の半導体素子８のボンディングパット９に接続されることで、テープキャリア４１の他方の面に突起物がなくなり、薄型化はもちろん、外形的にも簡便な構成を実現でき、外部端子電極１１の取り付け高さｈが低くてもよい。また第１の半導体素子３と第２の半導体素子８とをＣＯＣ（チップオンチップ）構造としたので、これにより半導体素子３，８間での高速動作が可能となる。
【００８３】
また、図２２に示すように、第１の半導体素子３ａ，３ｂがテープキャリア８５の平面上に複数個、配置される構成でも構わない。
さらに上記各実施の形態において、第２の半導体素子８に高発熱性のパワーＩＣを用いることができる。これは第２の半導体素子８の裏面が樹脂封止されることがなく外部へ露出しているので効率良く放熱することができ、高放熱性が要求される製品であっても、積層型半導体装置として実装が可能となる。
【図面の簡単な説明】
【００８４】
【図１】本発明に係る半導体装置の第１の実施の形態を示す半導体装置の側面断面図である。
【図２】（ａ）〜（ｅ）はそれぞれ同半導体装置の第１の製造手順を示す説明図である。
【図３】（ａ）〜（ｅ）はそれぞれ同半導体装置の第２の製造手順を示す説明図である。
【図４】（ｆ）〜（ｊ）はそれぞれ同半導体装置の第２の製造手順を示す説明図である。
【図５】同半導体装置の変形例を示し、第１の半導体素子が複数個ある半導体装置の側面断面図である。
【図６】本発明に係る半導体装置の第２の実施の形態を示す半導体装置の側面断面図である。
【図７】同半導体装置の変形例を示し、第１の半導体素子が複数個ある半導体装置の側面断面図である。
【図８】本発明に係る半導体装置の第３の実施の形態を示す半導体装置の側面断面図である。
【図９】（ａ）〜（ｆ）はそれぞれ同半導体装置の第１の製造手順を説明する側面断面図である。
【図１０】（ａ）〜（ｄ）はそれぞれ同半導体装置の第２の製造手順を説明する側面断面図である。
【図１１】（ｅ）〜（ｇ）はそれぞれ同半導体装置の第２の製造手順を説明する側面断面図である。
【図１２】同半導体装置の変形例を示し、第１の半導体素子が複数個ある半導体装置の側面断面図である。
【図１３】本発明に係る半導体装置の第４の実施の形態を示す半導体装置の側面断面図である。
【図１４】同半導体装置の変形例を示し、第１の半導体素子が複数個ある半導体装置の側面断面図である。
【図１５】本発明に係る半導体装置の第５の実施の形態を示す半導体装置の側面断面図である。
【図１６】（ａ）〜（ｆ）はそれぞれ同半導体装置の第１の製造手順を説明する側面断面図である。
【図１７】（ａ）〜（ｆ）はそれぞれ同半導体装置の第２の製造手順を説明する側面断面図である。
【図１８】同半導体装置の変形例を示し、第１の半導体素子が複数個ある半導体装置の側面断面図である。
【図１９】本発明に係る半導体装置の第６の実施の形態を示す半導体装置の側面断面図である。
【図２０】（ａ）〜（ｆ）はそれぞれ同半導体装置の第１の製造手順を説明する側面断面図である。
【図２１】（ａ）〜（ｆ）はそれぞれ同半導体装置の第２の製造手順を説明する側面断面図である。
【図２２】同半導体装置の変形例を示し、第１の半導体素子が複数個ある半導体装置の側面断面図である。
【図２３】（ａ）及び（ｂ）はそれぞれ第１の従来の半導体装置を示し、（ａ）は側面断面図、（ｂ）は平面断面図である。
【図２４】（ａ）及び（ｂ）はそれぞれ第２の従来の半導体装置を示し、（ａ）は側面断面図、（ｂ）は平面断面図である。
【符号の説明】
【００８５】
ｈ  外部端子電極の高さ
ｔ  封止樹脂の厚み
Ｈ  段部高さ
１  半導体キャリア（配線基板）
２  第１接着層（第３の電極）
３  第１の半導体素子
４  アンダーフィル材
５  導電性接着剤
６  バンプ
６ａ  電極（第１の電極）
７  ダイボンド材
８  第２の半導体素子
９  ボンディングパッド（第２の電極）
１０  金属細線
１１  外部端子電極
１２  第２接着層（第４の電極）
１３  封止樹脂
２０  封止充填領域
２１  半導体キャリア（配線基板）
２１ａ  突出面
２１ｂ  後退面
２１ｃ  段部
３１    電極面（第５の電極）
３２    電極面（第６の電極）
３３    バンプ
４１    テープキャリア
４２    接着層（第７の電極）
４３    インナーリード
【図１】
2005183923.tif 000003
【図２】
2005183923.tif 000004
【図３】
2005183923.tif 000005
【図４】
2005183923.tif 000006
【図５】
2005183923.tif 000007
【図６】
2005183923.tif 000008
【図７】
2005183923.tif 000009
【図８】
2005183923.tif 000010
【図９】
2005183923.tif 000011
【図１０】
2005183923.tif 000012
【図１１】
2005183923.tif 000013
【図１２】
2005183923.tif 000014
【図１３】
2005183923.tif 000015
【図１４】
2005183923.tif 000016
【図１５】
2005183923.tif 000017
【図１６】
2005183923.tif 000018
【図１７】
2005183923.tif 000019
【図１８】
2005183923.tif 000020
【図１９】
2005183923.tif 000021
【図２０】
2005183923.tif 000022
【図２１】
2005183923.tif 000023
【図２２】
2005183923.tif 000024
【図２３】
2005183923.tif 000025
【図２４】
2005183923.tif 000026