(57)【要約】【課題】  本発明は、半導体素子の信頼性を高め、回路規模を抑えることなく機械的強度を高めることができる、半導体装置の提供を課題とする。【解決手段】  薄膜トランジスタを用いた集積回路と、アンテナと、第１の封止膜と、第２の封止膜と、基板とを有し、集積回路とアンテナは電気的に接続されており、集積回路は、第１の封止膜と第２の封止膜との間に挟まれており、第１の封止膜は、基板と集積回路との間に挟まれており、第１の封止膜は、複数の第１の絶縁膜と、複数の第１の絶縁膜の間に挟まれた単数または複数の第２の絶縁膜とを有し、第２の封止膜は、複数の第３の絶縁膜と、複数の第３の絶縁膜の間に挟まれた単数または複数の第４の絶縁膜とを有し、第２の絶縁膜は第１の絶縁膜よりも応力が小さく、第４の絶縁膜は第３の絶縁膜よりも応力が小さく、第１の絶縁膜及び第３の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。【選択図】  図１
2005252243.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを用いた集積回路と、アンテナと、第１の封止膜と、第２の封止膜と、基板とを有し、
前記集積回路と前記アンテナは電気的に接続されており、
前記集積回路は、前記第１の封止膜と前記第２の封止膜との間に挟まれており、
前記第１の封止膜は、前記基板と前記集積回路との間に挟まれており、
前記第１の封止膜は、複数の第１の絶縁膜と、前記複数の第１の絶縁膜の間に挟まれた単数または複数の第２の絶縁膜とを有し、
前記第２の封止膜は、複数の第３の絶縁膜と、前記複数の第３の絶縁膜の間に挟まれた単数または複数の第４の絶縁膜とを有し、
前記第２の絶縁膜は前記第１の絶縁膜よりも応力が小さく、
前記第４の絶縁膜は前記第３の絶縁膜よりも応力が小さく、
前記第１の絶縁膜及び前記第３の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。
【請求項２】
薄膜トランジスタを用いた集積回路と、アンテナと、第１の封止膜と、第２の封止膜と、基板と、カバー材とを有し、
前記集積回路と前記アンテナは電気的に接続されており、
前記集積回路は、前記第１の封止膜と前記第２の封止膜との間に挟まれており、
前記第１の封止膜及び前記第２の封止膜は、前記基板と前記カバー材との間に挟まれており、
前記第１の封止膜は、複数の第１の絶縁膜と、前記複数の第１の絶縁膜の間に挟まれた単数または複数の第２の絶縁膜とを有し、
前記第２の封止膜は、複数の第３の絶縁膜と、前記複数の第３の絶縁膜の間に挟まれた単数または複数の第４の絶縁膜とを有し、
前記第２の絶縁膜は前記第１の絶縁膜よりも応力が小さく、
前記第４の絶縁膜は前記第３の絶縁膜よりも応力が小さく、
前記第１の絶縁膜及び前記第３の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。
【請求項３】
薄膜トランジスタを用いた集積回路と、アンテナと、第１の封止膜と、第２の封止膜と、基板と、カバー材とを有し、
前記集積回路と前記アンテナは電気的に接続されており、
前記集積回路及び前記アンテナは、前記第１の封止膜と前記第２の封止膜との間に挟まれており、
前記第１の封止膜及び前記第２の封止膜は、前記基板と前記カバー材との間に挟まれており、
前記第１の封止膜は、複数の第１の絶縁膜と、前記複数の第１の絶縁膜の間に挟まれた単数または複数の第２の絶縁膜とを有し、
前記第２の封止膜は、複数の第３の絶縁膜と、前記複数の第３の絶縁膜の間に挟まれた単数または複数の第４の絶縁膜とを有し、
前記第２の絶縁膜は前記第１の絶縁膜よりも応力が小さく、
前記第４の絶縁膜は前記第３の絶縁膜よりも応力が小さく、
前記第１の絶縁膜及び前記第３の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。
【請求項４】
請求項２または請求項３において、
前記カバー材は可撓性を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記アンテナと、前記薄膜トランジスタが有するゲート電極とは、１つの導電膜をパターニングすることで形成されていることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項４のいずれか１項において、
前記アンテナと、前記薄膜トランジスタに接続された配線とは、１つの導電膜をパターニングすることで形成されていることを特徴とする半導体装置。
【請求項７】
薄膜トランジスタを用いた集積回路と、アンテナと、第１の封止膜と、第２の封止膜と、基板と、カバー材とを有し、
前記集積回路は、前記第１の封止膜と前記第２の封止膜との間に挟まれており、
前記第１の封止膜及び前記第２の封止膜は、前記基板と前記カバー材との間に挟まれており、
前記カバー材は、前記アンテナと前記第２の封止膜の間に挟まれており、
前記集積回路と前記アンテナは、前記カバー材及び前記第２の封止膜に形成されたコンタクトホールを介して、電気的に接続されており、
前記第１の封止膜は、複数の第１の絶縁膜と、前記複数の第１の絶縁膜の間に挟まれた単数または複数の第２の絶縁膜とを有し、
前記第２の封止膜は、複数の第３の絶縁膜と、前記複数の第３の絶縁膜の間に挟まれた単数または複数の第４の絶縁膜とを有し、
前記第２の絶縁膜は前記第１の絶縁膜よりも応力が小さく、
前記第４の絶縁膜は前記第３の絶縁膜よりも応力が小さく、
前記第１の絶縁膜及び前記第３の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。
【請求項８】
請求項７において、
前記カバー材は可撓性を有することを特徴とする半導体装置。
【請求項９】
薄膜トランジスタを用いた集積回路と、第１の封止膜と、第２の封止膜と、基板とを有し、
前記集積回路は、前記第１の封止膜と前記第２の封止膜との間に挟まれており、
前記第１の封止膜は、前記基板と前記集積回路との間に挟まれており、
前記集積回路は接続端子を有し、
前記集積回路は、アンテナによって前記接続端子に入力された交流の信号から電源電圧を生成する整流回路と、前記交流の信号を復調して第１の信号を形成する復調回路と、前記第１の信号に従って演算処理を行ない、第２の信号を生成するマイクロプロセッサと、前記第２の信号を変調する変調回路と、前記変調された第２の信号に従って、前記アンテナにかかる負荷を変調するスイッチとを有し、
前記第１の封止膜は、複数の第１の絶縁膜と、前記複数の第１の絶縁膜の間に挟まれた単数または複数の第２の絶縁膜とを有し、
前記第２の封止膜は、複数の第３の絶縁膜と、前記複数の第３の絶縁膜の間に挟まれた単数または複数の第４の絶縁膜とを有し、
前記第２の絶縁膜は前記第１の絶縁膜よりも応力が小さく、
前記第４の絶縁膜は前記第３の絶縁膜よりも応力が小さく、
前記第１の絶縁膜及び前記第３の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか１項において、
前記基板は可撓性を有することを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか１項において、
前記第１の絶縁膜または前記第３の絶縁膜は、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウムを有することを特徴とする半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか１項において、
前記第２絶縁膜または前記第３絶縁膜は、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンまたはエポキシ樹脂を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線での通信が可能な半導体装置に関する。
【背景技術】
【０００２】
無線で識別情報などのデータの送受信が可能なＩＤチップに代表される半導体装置は、様々な分野において実用化が進められており、新しい形態の通信情報端末としてさらなる市場の拡大が見込まれている。ＩＤチップは、無線タグ、ＲＦＩＤ（Radio Frequency Identification）タグ、ＩＣタグとも呼ばれており、アンテナと、半導体基板を用いて形成された集積回路とを有しているタイプが現在実用化されつつある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＩＤチップの信頼性は、ＩＤチップが有する集積回路に用いられている半導体素子の信頼性に左右される。半導体素子の信頼性を高めることで、ＩＤチップを使用できる環境の条件を広げることができ、延いてはＩＤチップの用途の幅を広げることが可能になる。しかしＩＤチップを使用する環境によっては、Ｎａなどのアルカリ金属やアルカリ土類金属、または水分に半導体素子が汚染されやすい場合も想定される。半導体素子に用いられている半導体膜中に、アルカリ金属、アルカリ土類金属または水分が拡散すると、半導体素子の特性が劣化するため、信頼性を高めることが難しい。
【０００４】
また原理的にＩＤチップは、磁気カード、バーコードなどよりも小型化が可能であり、よってその用途の幅をさらに拡大することが期待されている。ところがＩＤチップは、用途によって紙、プラスチックなどの可撓性を有する素材（フレキシブルな素材）に取り付けられることも想定されるが、半導体基板は上述した素材に比べると機械的強度が低い。よって、フレキシブルな素材を支持体として用いている包装材、タグ、証書、紙幣及び有価証券などにＩＤチップを形成すると、使用の過程においてＩＤチップが破損する恐れがあり、実用性に乏しい。
【０００５】
なおＩＤチップ自体の面積を縮小化することで、機械的強度をある程度向上させることはできる。しかしこの場合、回路規模の確保が難しくなり、ＩＤチップの用途が制限されるので好ましくない。従ってＩＤチップの回路規模の確保を重要視すると、やみくもにＩＤチップの面積を縮小化することはできず、機械的強度の向上にも限界が生じる。
【０００６】
さらに半導体基板を用いて形成されたＩＤチップの場合、半導体基板が導体として機能し電波を遮蔽するので、送信されてくる電波の方向によっては信号が減衰しやすいという問題もあった。
【０００７】
上記問題に鑑み、本発明は、半導体素子の信頼性を高め、回路規模を抑えることなく機械的強度を高めることができる、半導体装置の提供を課題とする。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、絶縁分離された薄膜の半導体膜で形成されたＴＦＴ（薄膜トランジスタ）を集積回路に用いる。そして該集積回路は、複数の絶縁膜が積層された膜（封止膜とする）に挟まれている。
【０００９】
封止膜は、Ｎａなどのアルカリ金属やアルカリ土類金属、または水分などが、半導体素子に用いられている半導体膜中に拡散するのを防ぐことができる、無機物からなる複数の絶縁膜（バリア膜とする）と、該バリア膜よりも応力の小さい絶縁膜（応力緩和膜）とを有する。応力緩和膜は単数であっても複数であっても良く、バリア膜の間に形成する。
【００１０】
アルカリ金属、アルカリ土類金属または水分が半導体膜中に拡散するのを防ぐことができるバリア膜として、窒化珪素または窒化酸化珪素などに代表される無機絶縁膜を用いることができる。
【００１１】
また集積回路は、基板上に形成されていても良いし、基板上に形成した後、別途用意されたフレキシブルな（可撓性を有する）基板に貼り合わされていても良い。そして本発明のＩＤチップは、集積回路に加えアンテナを有した形態も取りうる。集積回路は、アンテナで発生した交流の電圧を用いて動作を行ない、またアンテナに印加する交流の電圧を変調することで、リーダ／ライタへの信号の送信を行なうことができる。なおアンテナは、集積回路と共に形成しても良いし、集積回路とは別個に形成し、後に電気的に接続するようにしても良い。
【００１２】
集積回路の貼り合わせは、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を脆弱化して集積回路を剥離し、貼り合わせる方法、耐熱性の高い基板と集積回路の間に剥離層を設け、レーザ光の照射またはエッチングにより該剥離層を除去することで基板と集積回路とを剥離し、貼り合わせる方法、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離し、貼り合わせる方法等、様々な方法を用いることができる。
【００１３】
また、別途作製された集積回路どうしを貼り合わせることで、集積回路を積層し、回路規模やメモリの容量を大きくするようにしても良い。集積回路は半導体基板で作製したＩＤチップに比べて飛躍的に薄いので、複数の集積回路を積層させてもＩＤチップの機械的強度をある程度維持することができる。積層した集積回路どうしの接続は、フリップチップ法、ＴＡＢ（Tape Automated Bonding）法、ワイヤボンディング法などの、公知の接続方法を用いることができる。
【発明の効果】
【００１４】
バリア膜を用いることで、アルカリ金属、アルカリ土類金属または水分が半導体膜中に拡散するのを防ぐことができ、半導体素子の信頼性を高めることができる。なお、これらのバリア膜に用いられる無機絶縁膜は、応力が比較的大きいため、例えば移動度がシフトするなど、無機絶縁膜を用いることで反って半導体素子の特性に悪影響が生じる場合も有る。しかし本発明では、バリア膜の間に応力緩和膜を有する封止膜を用いることで、応力緩和膜によりバリア膜の応力を緩和し、応力により半導体素子の特性に悪影響が生じるのを防ぐことができる。
【００１５】
また、アルカリ金属、アルカリ土類金属または水分の半導体膜への拡散を防ぐために、バリア膜の膜厚を単純に厚くするのではなく、本発明のようにバリア膜を複数設けることで、バリア膜１枚あたりの応力を抑え、バリア膜にクラックが発生するのを防止することができ、なおかつアルカリ金属、アルカリ土類金属または水分が半導体膜中に拡散するのをも防ぐことができる。
【００１６】
特にＩＤチップの基板として、プラスチック基板や紙などのフレキシブルな基板を用いる場合、基板に応力が加えられる場合も想定される。しかし本発明では、バリア膜を複数設けることで、バリア膜１枚あたりの応力を抑え、さらに応力緩和膜により該応力をある程度緩和するこができる。よって、応力により、或いはアルカリ金属、アルカリ土類金属または水分の半導体膜中への拡散により、半導体素子の特性に悪影響が出るのを防ぐことができる。
【００１７】
また、プラスチック基板や紙などのフレキシブルな基板は、一般的にガラス基板や半導体基板などに比べて水分を透過しやすい傾向を有している。しかし本発明では、バリア膜を用いているので、上記フレキシブルな基板を用いても、水分が半導体膜に拡散するのを防ぐことができる。
【００１８】
また、プラスチック基板や紙などのフレキシブルな基板は、一般的にガラス基板や半導体基板などに比べて耐熱性に劣っている。しかし本発明では、フレキシブルな基板の耐熱性を考慮して成膜温度を低くしたがために、バリア膜の膜質が低下するようなことがあっても、複数のバリア膜を積層することで、アルカリ金属、アルカリ土類金属または水分が半導体膜中に拡散するのを防ぐことができる。
【００１９】
また本発明のＩＤチップは、絶縁分離されたＴＦＴを用いて集積回路を形成するので、フレキシブルな基板を用いることが可能である。この場合、半導体基板を用いたＩＤチップほど面積を小さくせずとも、高い機械的強度を得ることができる。よって、回路規模を抑えなくともＩＤチップの機械的強度を高め、ＩＤチップの用途範囲をより広げることができる。
【００２０】
また本発明のＩＤチップでは、絶縁分離されたＴＦＴを用いて集積回路を形成するので、半導体基板に形成されたトランジスタとは異なり、基板との間に寄生のダイオードが形成されにくい。従って、ソース領域またはドレイン領域与えられた交流の信号の電位によって、ドレイン領域に大量の電流が流れ込むことがなく、劣化または破壊が起こりにくい。また本発明のＩＤチップでは、半導体基板を用いて形成されたＩＤチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
図１を用いて、本発明のＩＤチップの構成について説明する。図１（Ａ）に、本発明のＩＤチップの一形態を斜視図で示す。また図１（Ｂ）に、図１（Ａ）のＡ−Ａ’における断面図を示す。１００は集積回路、１０１はアンテナに相当し、アンテナ１０１は集積回路１００に電気的に接続されている。１０２は基板、１０３はカバー材に相当し、集積回路１００は基板１０２とカバー材１０３の間に挟まれている。
【００２３】
なお図１（Ａ）では、アンテナ１０１が、集積回路１００と共に基板１０２とカバー材１０３の間に挟まれている様子を示しているが、本発明はこの構成に限定されない。例えば、カバー材１０３の基板１０２とは反対側にアンテナ１０１を形成しておき、カバー材１０３に開口部を形成し、該開口部を介して集積回路１００とアンテナ１０１を電気的に接続するようにしても良い。
【００２４】
次に、図１（Ｂ）の破線１０４で囲んだ、ＩＤチップの断面の拡大図を、図１（Ｃ）に示す。ＴＦＴ１０５は、集積回路１００に用いられている半導体素子の１つに相当する。なお図１（Ｃ）では、集積回路１００に用いられている半導体素子としてＴＦＴを例示しているが、本発明はこの構成に限定されない。集積回路１００に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、ＴＦＴの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代表的に挙げられる。
【００２５】
そしてＴＦＴ１０５は、封止膜１０６、１０７に挟まれている。具体的に図１（Ｃ）では、基板１０２とＴＦＴ１０５の間に封止膜１０６が、カバー材１０３とＴＦＴ１０５の間に封止膜１０７が、それぞれ設けられている。そして封止膜１０６は、基板１０２側から順に積層されたバリア膜１０６ａと、応力緩和膜１０６ｂと、バリア膜１０６ｃとを有している。また封止膜１０７は、ＴＦＴ１０５側から順に積層されたバリア膜１０７ａと、応力緩和膜１０７ｂと、バリア膜１０７ｃとを有している。
【００２６】
なお図１（Ｃ）では、封止膜１０６、１０７がそれぞれ１つの応力緩和膜１０６ｂ、１０７ｂを有する例について示しているが、本発明はこの構成に限定されない。バリア膜が３つ以上である場合、応力緩和膜を複数設けるようにしても良い。
【００２７】
バリア膜１０６ａ、１０６ｃ、１０７ａ、１０７ｃには、Ｎａなどのアルカリ金属やアルカリ土類金属、または水分などが、半導体素子に用いられている半導体膜中に拡散するのを防ぐことができる、無機物からなる複数の絶縁膜を用いる。例えば、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウムなどを、バリア膜１０６ａ、１０６ｃ、１０７ａ、１０７ｃとして用いることができる。
【００２８】
また応力緩和膜１０６ｂ、１０７ｂには、バリア膜１０６ａ、１０６ｃ、１０７ａ、１０７ｃよりも応力の小さい絶縁膜を用いることができる。例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンまたはエポキシ樹脂などを、応力緩和膜１０６ｂ、１０７ｂとして用いることができる。
【００２９】
なお、図１ではカバー材１０３を用いてＩＤチップの機械的強度を高めている例を示しているが、本発明のＩＤチップは必ずしもカバー材１０３を用いる必要はない。例えば、封止膜１０７の表面に樹脂等を塗布することで、ＩＤチップの機械的強度を高めるようにしても良い。
【００３０】
また、基板１０２の耐熱温度が、集積回路１００の作製工程における熱処理に耐えうる程度であれば、基板１０２上に集積回路１００を直接形成しても良い。ただし、例えばプラスチック基板など耐熱性に劣る基板を用いる場合、耐熱性を有する基板上に集積回路を形成した後、別途用意されたプラスチックなどのフレキシブルな基板に該集積回路を貼り合わせても良い。この場合、予め耐熱性を有する基板上に、集積回路と共に封止膜を形成し、集積回路と封止膜とを一緒にフレキシブルな基板上に貼り合わせても良い。或いは、フレキシブルな基板上に予め封止膜を形成しておき、該封止膜上に集積回路を貼り合わせるようにしても良い。
【００３１】
集積回路と封止膜とを一緒にフレキシブルな基板上に貼り合わせる場合、剥離、貼り合わせなどの一連の工程において、半導体素子が有する半導体膜に、アルカリ金属、アルカリ土類金属または水分などが拡散するのを封止膜によって、防ぐことができる。また上記一連の工程において、何かのタイミングで、封止膜または集積回路に応力がかかり、封止膜に含まれる複数のバリア膜のいずれかにクラックが入っても、他のバリア膜でアルカリ金属、アルカリ土類金属または水分の拡散の防止をカバーすることができる。さらに上記一連の工程において、封止膜または集積回路に応力がかかっても、応力を緩和することで、半導体素子の特性が劣化するのを防ぐことができる。
【００３２】
次に、本発明のＩＤチップの詳しい作製方法について説明する。なお本実施の形態では、半導体素子として絶縁分離されたＴＦＴを例示するが、集積回路に含まれる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。
【００３３】
まず図２（Ａ）に示すように、スパッタ法を用いて耐熱性を有する基板（第１の基板）５００上に剥離層５０１を形成する。第１の基板５００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板等、後の作製工程における処理温度に耐え得る基板を用いる。
【００３４】
剥離層５０１は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができる。剥離層５０１は、スパッタ法、プラズマＣＶＤ法等を用いて形成することができる。本実施の形態では、膜厚５００ｎｍ程度の非晶質シリコンをスパッタ法で形成し、剥離層５０１として用いる。なお剥離層５０１はシリコンに限定されず、エッチングにより選択的に除去できる材料で、剥離層５０１を形成すれば良い。
【００３５】
次に、剥離層５０１上に封止膜５０２を形成する。封止膜５０２は、少なくとも２以上のバリア膜と、該バリア膜の間に積層された１以上の応力緩和膜とを有していれば良い。
【００３６】
例えば本実施の形態では、剥離層５０１上にバリア膜５０２ａ、応力緩和膜５０２ｂ、バリア膜５０２ｃが順に積層されている。そしてバリア膜５０２ａ、５０２ｃは、例えば窒化珪素を用い、スパッタ法で形成する。応力緩和膜５０２ｂには例えばポリイミドを用いる。
【００３７】
バリア膜５０２ａ、５０２ｃに用いる窒化珪素は、アルゴンを導入し、基板温度を１５０℃に保ち、スパッタ圧力０．４Ｐａ程度で成膜を行なう。そしてターゲットとして珪素を用い、アルゴンの他に窒素及び水素を導入して成膜を行なう。窒化酸化珪素の場合、アルゴンを導入し、基板温度を１５０℃に保ち、スパッタ圧力０．４Ｐａ程度で成膜を行なう。そしてターゲットとして珪素を用い、アルゴンの他に窒素、ニ酸化窒素及び水素を導入して成膜を行なう。なおターゲットとして酸化珪素を用いても良い。
【００３８】
バリア膜５０２ａ、５０２ｃの膜厚は５０ｎｍ〜３μｍの範囲であることが望ましい。本実施の形態では、窒化珪素を１μｍの膜厚で形成した。なお、バリア膜の形成方法はスパッタのみに限定されず、実施者が適宜設定することができる。例えば、ＬＰＣＶＤ法、プラズマＣＶＤ法等を用いて形成しても良い。
【００３９】
なおバリア膜５０２ａ、５０２ｃは、窒化珪素の他、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウム（ＡｌＳｉＯＮ）を用いることができる。窒化酸化珪化アルミニウムは熱伝導度が比較的高いので、バリア膜に用いることで、半導体素子で発生した熱を効率良く放熱することができる。
【００４０】
また、応力緩和膜５０２ｂには、透光性を有する樹脂を用いることができる。代表的には、ポリイミドの他、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンもしくはエポキシ樹脂等を用いることができる。なお、上述した以外の樹脂を用いることもできる。ここでは、熱重合するタイプのポリイミドを塗布後、焼成して応力緩和膜５０２ｂを形成する。
【００４１】
応力緩和膜５０２ｂの膜厚は、２００ｎｍ〜２μｍの範囲であることが望ましい。本実施の形態では、ポリイミドを１μｍの膜厚で形成した。
【００４２】
なお、バリア膜５０２ａ、応力緩和膜５０２ｂ、バリア膜５０２ｃは、後に剥離層５０１を除去する際に選択比のとれる材料を用いる必要がある。
【００４３】
封止膜５０２は、後に半導体素子を第２の基板上に接着剤で貼り合わせる際に、第２の基板や接着剤中に含まれる、Ｎａなどのアルカリ金属やアルカリ土類金属、水分が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために形成する。また封止膜５０２は、剥離層５０１をエッチングする際、エッチャントから半導体素子を保護する役割も有する。
【００４４】
次に、封止膜５０２上に半導体膜を形成する。半導体膜は、封止膜５０２を形成した後、大気に曝さずに形成することが望ましい。半導体膜の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【００４５】
なお半導体膜は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板５００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法と、９５０℃程度の高温アニールを組み合わせた結晶法を用いても良い。
【００４６】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜の耐性を高めるために、５００℃、１時間の熱アニールを該半導体膜に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ4レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【００４７】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
【００４８】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【００４９】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【００５０】
上述した半導体膜へのレーザ光の照射により、結晶性がより高められた半導体膜が形成される。なお、予め多結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成するようにしても良い。
【００５１】
また本実施の形態では半導体膜を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【００５２】
非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4、Ｓｉ2Ｈ6が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。
【００５３】
なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。
【００５４】
またＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体、Ｆ2などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【００５５】
例えば、ＳｉＨ4にＨ2を添加したガスを用いる場合、或いはＳｉＨ4にＦ2を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてＴＦＴを作製すると、該ＴＦＴのサブスレッショルド係数（Ｓ値）を０．３５Ｖ／ｓｅｃ以下、代表的には０．２５〜０．０９Ｖ／ｓｅｃとし、移動度を１０ｃｍ2／Ｖｓｅｃとすることができる。そして上記セミアモルファス半導体を用いたＴＦＴで、例えばリングオシレータを形成した場合、駆動電圧３〜５Ｖ程度で、１０ＭＨｚ以上で動作させることができる。そして、各段あたりの周波数特性を、駆動電圧３〜５Ｖ程度で、１００ｋＨｚ以上、好ましくは１ＭＨｚ以上とすることができる。
【００５６】
次に、図２（Ａ）に示すように半導体膜をパターニングし、島状の半導体膜５０３を形成する。そして図２（Ｂ）に示すように、該島状の半導体膜５０３を用いて、ＴＦＴに代表される各種の半導体素子を形成する。なお図２（Ｂ）では、封止膜５０２と島状の半導体膜５０３とが接しているが、半導体素子によっては、封止膜５０２と島状の半導体膜５０３との間に、電極や絶縁膜等が形成されていても良い。例えば半導体素子の１つであるボトムゲート型のＴＦＴの場合、封止膜５０２と島状の半導体膜５０３との間に、ゲート電極とゲート絶縁膜が形成される。
【００５７】
図２（Ｂ）では、島状の半導体膜５０３を用いてトップゲート型のＴＦＴ５０４を形成する。具体的には、島状の半導体膜５０３を覆うようにゲート絶縁膜５０７を形成し、ゲート絶縁膜５０７上に導電膜を形成し、パターニングすることで、ゲート電極５０８を形成する。そして、ゲート電極５０８や、あるいはレジストを形成しパターニングしたものをマスクとして用い、島状の半導体膜５０３にｎ型を付与する不純物を添加し、ソース領域、ドレイン領域、さらにはＬＤＤ領域等を形成する。なおここではＴＦＴ５０４をｎ型とするが、ｐ型のＴＦＴの場合は、ｐ型の導電性を付与する不純物を添加する。上記一連の工程によってＴＦＴ５０４を形成することができる。
【００５８】
なお、ゲート絶縁膜５０７を形成した後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、島状の半導体膜５０３を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。また、後の工程において可撓性を有する第２の基板上に半導体素子を貼り合わせた後、第２の基板を曲げることにより半導体膜中に欠陥が形成されたとしても、水素化により半導体膜中の水素の濃度を、１×１０19〜１×１０22ａｔｏｍｓ／ｃｍ3好ましくは１×１０19〜５×１０20ａｔｏｍｓ／ｃｍ3とすることで、半導体膜に含まれている水素によって該欠陥を終端させることができる。また該欠陥を終端させるために、半導体膜中にハロゲンを含ませておいても良い。
【００５９】
なおＴＦＴの作製方法は上述した構成に限定されない。
【００６０】
次にＴＦＴ５０４を覆って、パッシベーション膜５０５を形成する。パッシベーション膜５０５は、アルカリ金属やアルカリ土類金属のＴＦＴ５０４への侵入を防ぐことができる、窒化珪素膜または窒化酸化珪素膜を用いるのが望ましい。上記構成により、ＴＦＴ５０４が封止膜５０２とパッシベーション膜５０５とで覆われるため、Ｎａなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。
【００６１】
次にパッシベーション膜５０５を覆って、第１の層間絶縁膜５１０を形成する。そして、ゲート絶縁膜５０７、パッシベーション膜５０５及び第１の層間絶縁膜５１０にコンタクトホールを形成した後、コンタクトホールを介してＴＦＴ５０４と接続する配線５１３、５１４を、第１の層間絶縁膜５１０に接するように形成する。
【００６２】
次に図２（Ｃ）に示すように、第１の層間絶縁膜５１０上に第２の層間絶縁膜５１５を形成する。第２の層間絶縁膜５１５は、配線５１４が一部露出する様な位置に開口部を有するように形成する。なお、第１の層間絶縁膜５１０、第２の層間絶縁膜５１５として、有機樹脂膜、無機絶縁膜、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む絶縁膜（以下、シロキサン系絶縁膜と呼ぶ）等を用いることができる。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。
【００６３】
次に図２（Ｄ）に示すように、第２の層間絶縁膜５１５上にアンテナ５１９を形成する。アンテナ５１９は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そしてアンテナ５１９は、配線５１４と接続されている。なお図２（Ｄ）では、アンテナ５１９が配線５１４と直接接続されているが、本発明のＩＤチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ５１９と配線５１４とを電気的に接続するようにしても良い。
【００６４】
アンテナ５１９は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。本実施の形態では、アンテナ５１９が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ５１９を形成することも可能である。
【００６５】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ５１９を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＤチップの作製に費やされるコストを抑えることができる。
【００６６】
液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ５１９を形成する場合、該アンテナ５１９の密着性が高まるような処理を、第２の層間絶縁膜５１５の表面に施すことが望ましい。
【００６７】
密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第２の層間絶縁膜５１５の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第２の層間絶縁膜５１５の表面に付着させる方法、第２の層間絶縁膜５１５の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、３ｄ遷移元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系絶縁膜等が挙げられる。
【００６８】
第２の層間絶縁膜５１５に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第２の層間絶縁膜５１５の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
【００６９】
そしてアンテナ５１９を形成した後、アンテナ５１９を覆うように、第２の層間絶縁膜５１５上に保護層５２１を形成する。保護層５２１は、後に剥離層５０１をエッチングにより除去する際に、アンテナ５１９を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層５２１を形成することができる。
【００７０】
本実施の形態では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層５２１を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第２の層間絶縁膜５１５と保護層５２１を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層５２１の除去がスムーズに行なわれるように、第２の層間絶縁膜５１５を覆うように、無機絶縁膜（ＳｉＮX膜、ＳｉＮXＯY膜、ＡｌＮX膜、またはＡｌＮXＯY膜）を形成しておくことが好ましい。
【００７１】
次に図３（Ａ）に示すように、ＩＤチップどうしを分離するために溝５２２を形成する。溝５２２は、剥離層５０１が露出する程度であれば良い。溝５２２の形成は、ダイシング、スクライビングなどを用いることができる。なお、第１の基板５００上に形成されているＩＤチップを分離する必要がない場合、必ずしも溝５２２を形成する必要はない。
【００７２】
次に図３（Ｂ）に示すように、剥離層５０１をエッチングにより除去する。本実施の形態では、エッチングガスとしてハロゲン化物を用い、該ガスを溝５２２から導入する。本実施の形態では、例えばＣｌＦ3（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で行なう。また、ＣｌＦ3ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ3ＮＦ３（三フッ化窒素）、ＢｒＦ３（三フッ化臭素）、ＨＦ（フッ化水素）等のハロゲン化物を用いることで、剥離層５０１が選択的にエッチングされ、第１の基板５００をＴＦＴ５０４から剥離することができる。ＨＦを用いる場合、剥離層には酸化珪素膜を用いる。なおハロゲン化物は、気体であっても液体であってもどちらでも良い。
【００７３】
次に図３（Ｃ）に示すように、剥離されたＴＦＴ５０４及びアンテナ５１９を、接着剤５３０を用いて第２の基板５３１に貼り合わせる。接着剤５３０は、第２の基板５３１と封止膜５０２とを貼り合わせることができる材料を用いる。接着剤５３０は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【００７４】
第２の基板５３１として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第２の基板５３１として、フレキシブル無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第２の基板５３１は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有する方が望ましい。
【００７５】
次に図４（Ａ）に示すように、保護層５２１を除去した後、アンテナ５１９を覆うように接着剤５３２を第２の層間絶縁膜５１５上に塗布し、カバー材５３３を貼り合わせる。カバー材５３３は第２の基板５３１と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤５３２の厚さは、例えば１０〜２００μｍとすれば良い。
【００７６】
カバー材５３３の表面に、予め封止膜５４０を形成しておく。本実施の形態では、封止膜５４０は、カバー材５３３側から順に積層された、バリア膜５４０ａ、応力緩和膜５４０ｂ、バリア膜５４０ｃを有している。バリア膜５４０ａ、応力緩和膜５４０ｂ、バリア膜５４０ｃの構成及び作製方法については、封止膜５０２についての記述を参照することができるので、ここでは説明を省略する。カバー材５３３は、封止膜５４０が、カバー材５３３とＴＦＴ５０４の間に挟まれるように、第２の層間絶縁膜５１５に貼り合わせる。
【００７７】
また接着剤５３２は、カバー材５３３と第２の層間絶縁膜５１５及びアンテナ５１９とを貼り合わせることができる材料を用いる。接着剤５３２は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【００７８】
上述した各工程を経て、ＩＤチップが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板５３１とカバー材５３３との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤５３０と接着剤５３２間に形成された各種絶縁膜及び層間絶縁膜の厚さを含めるものとする。またＩＤチップが有する集積回路の占める面積を、５ｍｍ四方（２５ｍｍ2）以下、より望ましくは０．３ｍｍ四方（０．０９ｍｍ2）〜４ｍｍ四方（１６ｍｍ2）程度とすることができる。
【００７９】
なお集積回路を、第２の基板５３１とカバー材５３３の間のより中央に位置させることで、ＩＤチップの機械的強度を高めることができる。具体的には、第２の基板５３１とカバー材５３３の間の距離をｄとすると、第２の基板５３１と、集積回路の厚さ方向における中心との距離が、以下の数１を満たすように、接着剤５３０、接着剤５３２の厚さを制御することが望ましい。
【００８０】
【数１】
2005252243.tif 000003
【００８１】
また好ましくは、以下の数２を満たすように、接着剤５３０、接着剤５３２の厚さを制御する。
【００８２】
【数２】
2005252243.tif 000004
【００８３】
なおＩＤチップに用いられる半導体膜や絶縁膜等に、シリアルナンバーを刻印しておけば、例えばＲＯＭにデータを記憶させる前のＩＤチップが、盗難等により第三者に不正に渡ったとしても、シリアルナンバーからその流通のルートをある程度割り出すことが可能である。この場合、復元不可能な程度に半導体装置を分解しないと消せないような位置に、シリアルナンバーを刻印しておくとより効果的である。
【００８４】
なお図４（Ａ）では、カバー材５３３を用いる例を示しているが、本発明はこの構成に限定されない。例えば図３（Ｃ）に示した工程まで終了したら、保護層５２１を除去せずに、図４（Ｂ）に示すように、保護層５２１を覆うように封止膜５４１を形成しても良い。封止膜５４１は、保護層５２１側から順に積層されたバリア膜５４１ａ、応力緩和膜５４１ｂ、バリア膜５４１ｃを有する。バリア膜５４１ａ、応力緩和膜５４１ｂ、バリア膜５４１ｃの構成及び作製方法については、封止膜５０２についての記述を参照することができるので、ここでは説明を省略する。
【００８５】
なお集積回路を第１の基板５００から剥離する方法は、本実施の形態で示したように珪素膜のエッチングを用いる方法に限定されず、他の様々な方法を用いることができる。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離することができる。また例えば、剥離層をレーザ光の照射により破壊し、集積回路を基板から剥離することもできる。また例えば、集積回路が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで、集積回路を基板から剥離することもできる。
【００８６】
またＩＤチップの可撓性を確保するために、封止膜５０２に接する接着剤５３０に有機樹脂を用いる場合、封止膜５０２が有するバリア膜５０２ａ、５０２ｃとして窒化珪素膜または窒化酸化珪素膜を用いることで、有機樹脂からＮａなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを防ぐことができる。
【００８７】
また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたＩＤチップの第２の基板が、錐面、柱面などの母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とＴＦＴのキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第２の基板が曲がっても、それによってＴＦＴの特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、第２の基板が曲がっても、それによってＴＦＴの特性に影響が出るのをより抑えることができる。
【００８８】
なお本実施の形態では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。
【００８９】
また本実施の形態では、封止膜５０２と集積回路とを共に剥離して基板に貼り合わせる例を示したが、本発明はこの構成に限定されない。集積回路を貼り合わせる基板に、予め封止膜を形成しておいても良い。ただしこの場合、剥離層と半導体素子との間に、アルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散するのを防ぎ、剥離する工程において半導体素子を保護するための絶縁膜（下地膜）を形成しておく。
【００９０】
図１４に、集積回路を貼り合わせる基板に予め封止膜を形成しておく場合の、ＩＤチップの一形態を、断面図で示す。図１４に示すように、基板５６０に予め封止膜５６１を形成しておく場合、集積回路が有するＴＦＴ５６２と封止膜５６１との間に、接着剤５６３を設け、ＴＦＴ５６２と封止膜５６１とを貼り合わせる。そして接着剤５６３に含まれるアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散するのを防ぎ、剥離する工程においてＴＦＴ５６２を保護するための下地膜５６４を、ＴＦＴ５６２と接着剤５６３の間に形成しておく。下地膜５６４は、Ｎａなどのアルカリ金属やアルカリ土類金属、または水分などが、半導体素子に用いられている半導体膜中に拡散するのを防ぐことができる、無機絶縁膜を用いる。例えば、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウムなどを、下地膜５６４として用いることができる。なお下地膜５６４は単数の絶縁膜を用いていても、複数の絶縁膜を用いていても良い。ただし下地膜５６４に複数の絶縁膜を用いる場合、該複数の絶縁膜のうちのいずれか１つが、上述した無機絶縁膜であれば良い。
【００９１】
或いは、集積回路を貼り合わせる基板に、予め封止膜を形成しておくことに加え、剥離層と半導体素子との間にも別の封止膜を形成しておいても良い。
【００９２】
さらに本実施の形態では、耐熱性の高い基板と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明のＩＤチップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
【００９３】
なお一般的にＩＤチップで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＤチップを形成することが、汎用性を高める上で非常に重要である。
【００９４】
また本実施の形態のＩＤチップでは、半導体基板を用いて形成されたＩＤチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ＩＤチップのコストを大幅に低くすることができる。例えば、直径１２インチのシリコン基板を用いた場合と、７３０×９２０ｍｍ2のガラス基板を用いた場合とを比較する。前者のシリコン基板の面積は約７３０００ｍｍ2であるが、後者のガラス基板の面積は約６７２０００ｍｍ2であり、ガラス基板はシリコン基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ2では、基板の分断により消費される面積を無視すると、１ｍｍ四方のＩＤチップが約６７２０００個形成できる計算になり、該個数はシリコン基板の約９．２倍の数に相当する。そしてＩＤチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ2のガラス基板を用いた場合の方が直径１２インチのシリコン基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、７３０×９２０ｍｍ2のガラス基板の値段は、直径１２インチのシリコン基板の半分程度で済むので、ＩＤチップのコストを大幅に低くすることができることがわかる。
【００９５】
従って、７３０×９２０ｍｍ2のガラス基板を用いた場合、直径１２インチのシリコン基板を用いた場合よりも、ＩＤチップの値段を約３０分の１程度に抑えることができることがわかる。ＩＤチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明のＩＤチップは上記用途に非常に有用である。
【実施例１】
【００９６】
本実施例では、図２〜図４とは異なり、別の基板上に形成したアンテナと集積回路とを電気的に接続する、ＩＤチップの作製方法について説明する。
【００９７】
まず図２（Ｃ）に示すように、開口部を有する第２の層間絶縁膜５１５を形成した後、図５（Ａ）に示すように、配線５１４に接続された配線５５０を、第２の層間絶縁膜５１５に接するように形成する。そして配線５５０を覆うように、第２の層間絶縁膜５１５上に保護層５５１を形成する。保護層５５１の構成及び作製方法については、図２（Ｄ）において示した保護層５２１についての記載を参照することができる。
【００９８】
次に、ＩＤチップどうしを分離するために溝５５２を形成した後、図５（Ｂ）に示すように、剥離層５０１をエッチングにより除去する。溝５５２の作製方法及び剥離層５０１のエッチングの具体的な方法については、図３（Ａ）、図３（Ｂ）を用いて既に示してあるので、ここでは説明を省略する。
【００９９】
そして図５（Ｃ）に示すように、剥離されたＴＦＴ５０４を、接着剤５５３を用いて第２の基板５５４に貼り合わせる。接着剤５５３は、第２の基板５５４と封止膜５０２とを貼り合わせることができる材料を用いる。接着剤５５３は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１００】
そして、保護層５５１を除去した後、配線５５０を覆うように接着剤５５８を第２の層間絶縁膜５１５上に塗布し、カバー材５５５を貼り合わせる。カバー材５５５は第２の基板５５４と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。
【０１０１】
カバー材５５５には、予め封止膜５５６と、アンテナ５５７が形成されている。本実施例では、封止膜５５６は、カバー材５５５側から順に積層された、バリア膜５５６ａ、応力緩和膜５５６ｂ、バリア膜５５６ｃを有している。バリア膜５５６ａ、応力緩和膜５５６ｂ、バリア膜５５６ｃの構成及び作製方法については、封止膜５０２についての記述を参照することができるので、ここでは説明を省略する。カバー材５５５は、封止膜５５６が、カバー材５５５とＴＦＴ５０４の間に挟まれるように、第２の層間絶縁膜５１５に貼り合わせる。
【０１０２】
アンテナ５５７は、カバー材５５５の封止膜５５６とは反対側に形成されており、その一部が、カバー材５５５及び封止膜５５６に形成されたコンタクトホールを介して、配線５５０側に露出している。そして接着剤５５８に異方導電性樹脂を用い、アンテナ５５７と配線５５０とを電気的に接続する。
【０１０３】
異方導電性樹脂は、樹脂中に導電材料を分散させた材料である。樹脂として、例えばエポキシ系、ウレタン系、アクリル系などの熱硬化性を有するもの、ポリエチレン系、ポリプロピレン系などの熱可塑性を有するもの、シロキサン系材料などを用いることができる。また導電材料として、例えばポリスチレン、エポキシなどのプラスチック製の粒子にＮｉ、Ａｕなどをめっきしたもの、Ｎｉ、Ａｕ、Ａｇ、はんだなどの金属粒子、粒子状または繊維状のカーボン、繊維状のＮｉにＡｕをめっきしたものなどを用いることができる。導電材料のサイズは、アンテナ５５７と配線５５０のピッチに合わせて決めることが望ましい。
【０１０４】
またアンテナ５５７と配線５５０との間において、異方導電性樹脂に超音波を加えながら圧着させても良いし、紫外線の照射で硬化させながら圧着させても良い。
【０１０５】
なお本実施例では、異方導電性樹脂を用いた接着剤５５８でアンテナ５５７と配線５５０とを電気的に接続する例を示しているが、本発明はこの構成に限定されない。接着剤５５８の代わりに、異方導電性フィルムを用い、該異方導電性フィルムを圧着することで、アンテナ５５７と配線５５０とを電気的に接続しても良い。
【０１０６】
また本実施例では、封止膜５０２と集積回路とを共に剥離して基板に貼り合わせる例を示したが、本発明はこの構成に限定されない。集積回路を貼り合わせる基板に、予め封止膜を形成しておいても良い。ただしこの場合、剥離層と半導体素子との間に、アルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散するのを防ぎ、剥離する工程において半導体素子を保護するための絶縁膜（下地膜）を形成しておく。或いは、集積回路を貼り合わせる基板に、予め封止膜を形成しておくことに加え、剥離層と半導体素子との間にも別の封止膜を形成しておいても良い。
【０１０７】
さらに本実施例では、耐熱性の高い基板と集積回路の間に剥離層を設け、エッチングにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発明の作製方法はこの構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良い。
【０１０８】
なお本実施例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例について説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、必ずしも集積回路を剥離する必要はない。図１５に、ガラス基板を用いて形成された、ＩＤチップの一形態を、断面図で示す。
【０１０９】
図１５に示すＩＤチップでは、基板５６０としてガラス基板を用いており、集積回路に用いられるＴＦＴ５６２と基板５６０との間に、接着剤を間に挟まずに、封止膜５６１が接するように形成されている。上記構成により、接着剤に含まれているＮａなどのアルカリ金属やアルカリ土類金属、または水分などが、半導体素子に用いられている半導体膜中に拡散する恐れがなくなる。
【実施例２】
【０１１０】
本実施例では、１つの導電膜をパターニングすることで、ＴＦＴに接続されている配線と、アンテナとを共に形成する場合の、ＩＤチップの構成について説明する。図６（Ａ）に、本実施例のＩＤチップの断面図を示す。
【０１１１】
図６（Ａ）において、６０１はＴＦＴに相当する。ＴＦＴ６０１は、半導体膜６０２と、半導体膜６０２を覆っているゲート絶縁膜６０３と、ゲート絶縁膜６０３を間に挟んで半導体膜６０２と重なっているゲート電極６０４とを有している。またＴＦＴ６０１は、パッシベーション膜６０５及び第１の層間絶縁膜６０６に覆われている。そして第１の層間絶縁膜６０６に上に形成された配線６０７は、ゲート絶縁膜６０３、パッシベーション膜６０５及び第１の層間絶縁膜６０６に形成されたコンタクトホールを介して、半導体膜６０２に接続されている。
【０１１２】
また第１の層間絶縁膜６０６上には、アンテナ６０８が形成されている。配線６０７とアンテナ６０８は、第１の層間絶縁膜６０６上に導電膜を形成し、該導電膜をパターニングすることで形成することができる。アンテナ６０８を配線６０７と共に形成することで、ＩＤチップの作製工程数を抑えることができる。
【実施例３】
【０１１３】
本実施例では、１つの導電膜をパターニングすることで、ＴＦＴのゲート電極と、アンテナとを共に形成する場合の、ＩＤチップの構成について説明する。図６（Ｂ）に、本実施例のＩＤチップの断面図を示す。
【０１１４】
図６（Ｂ）において、６１１はＴＦＴに相当する。ＴＦＴ６１１は、半導体膜６１２と、半導体膜６１２を覆っているゲート絶縁膜６１３と、ゲート絶縁膜６１３を間に挟んで半導体膜６１２と重なっているゲート電極６１４とを有している。またゲート絶縁膜６１３上には、アンテナ６１８が形成されている。ゲート電極６１４とアンテナ６１８は、ゲート絶縁膜６１３上に導電膜を形成し、該導電膜をパターニングすることで形成することができる。アンテナ６１８をゲート電極６１４と共に形成することで、ＩＤチップの作製工程数を抑えることができる。
【実施例４】
【０１１５】
本実施例では、大型の基板を用いて、複数のＩＤチップを作製する方法について説明する。
【０１１６】
まず、耐熱性を有する基板上に集積回路７０１及びアンテナ７０２を形成した後、剥離し、図７（Ａ）に示すように、別途用意した基板７０３上に、接着剤７０４を用いて貼り合わせる。なお図７（Ａ）では、集積回路７０１及びアンテナ７０２を一組づつ基板７０３上に貼り合わせている様子を示しているが、本発明はこの構成に限定されない。集積回路７０１及びアンテナ７０２の組を、互いに繋がった状態で剥離し、一度に基板７０３上に貼り合わせるようにしても良い。
【０１１７】
次に図７（Ｂ）に示すように、間に集積回路７０１及びアンテナ７０２を挟むように、基板７０３にカバー材７０５を貼り合わせる。このとき、集積回路７０１及びアンテナ７０２を覆うように、基板７０３上に接着剤７０６を塗布しておく。カバー材７０５を基板７０３に貼り合わせることで、図７（Ｃ）に示す状態が得られる。なお、図７（Ｃ）では、集積回路７０１及びアンテナ７０２の位置を明確にするために、カバー材７０５を通して透けて見えるように、集積回路７０１及びアンテナ７０２を図示している。
【０１１８】
次に図７（Ｄ）に示すように、ダイシングまたはスクライブにより、集積回路７０１及びアンテナ７０２を互いに分離することで、ＩＤチップ７０７を完成させる。
【０１１９】
なお本実施例では、アンテナ７０２を集積回路７０１と共に剥離する例を示しているが、本実施例はこの構成に限定されない。予め基板７０３上にアンテナを形成しておき、集積回路７０１を貼り合わせる際に、集積回路７０１とアンテナを電気的に接続しても良い。或いは、集積回路７０１を基板７０３に貼り合わせた後、集積回路７０１に電気的に接続するようにアンテナを貼り合わせても良い。或いは、予めカバー材７０５上に７０３上にアンテナを形成しておき、カバー材７０５を基板７０３に貼り合わせる際に、集積回路７０１とアンテナを電気的に接続しても良い。
【０１２０】
なお、基板７０３とカバー材７０５とがフレキシブルである場合、図８に示すように、応力を加えた状態でＩＤチップ７０７を使用することも可能である。本発明では、応力緩和膜によりＩＤチップ７０７に加えられる応力をある程度緩和するこができる。またバリア膜を複数設けることで、バリア膜１枚あたりの応力を抑えることができるので、応力により、或いはアルカリ金属、アルカリ土類金属または水分の半導体膜中への拡散により、半導体素子の特性に悪影響が出るのを防ぐことができる。
【０１２１】
なお、ガラス基板を用いたＩＤチップをＩＤＧチップ（Identification Glass Chip）、フレキシブルな基板を用いたＩＤチップをＩＤＦチップ（Identification Flexible Chip）と呼ぶことができる。
【実施例５】
【０１２２】
本実施例では、図９を用いて、本発明のＩＤチップの、機能的な構成の一形態について説明する。
【０１２３】
図９において、９００はアンテナ、９０１は集積回路に相当する。アンテナ９００は、アンテナコイル９０２と、アンテナコイル９０２内で形成される容量素子９０３とを有する。また、集積回路９０１は、復調回路９０９、変調回路９０４、整流回路９０５、マイクロプロセッサ９０６、メモリ９０７、負荷変調をアンテナ９００に与えるためのスイッチ９０８とを有している。なおメモリ９０７は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦＲＡＭ（登録商標）などを用いることができる。
【０１２４】
リーダ／ライタから電波として送られてきた信号は、アンテナコイル９０２において電磁誘導により交流の電気信号に変換される。復調回路９０９では該交流の電気信号を復調し、後段のマイクロプロセッサ９０６に送信する。また整流回路９０５では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ９０６に供給する。
【０１２５】
マイクロプロセッサ９０６では、入力された信号に従って各種演算処理を行なう。メモリ９０７にはマイクロプロセッサ９０６において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。そしてマイクロプロセッサ９０６から変調回路９０４に送られた信号は、交流の電気信号に変調される。スイッチ９０８は、変調回路９０４からの交流の電気信号に従って、アンテナコイル９０２に負荷変調を加えることができる。リーダ／ライタは、アンテナコイル９０２に加えられた負荷変調を電波で受け取ることで、結果的にマイクロプロセッサ９０６からの信号を読み取ることができる。
【０１２６】
なお本発明のＩＤチップは、必ずしもアンテナ９００を有している必要はない。アンテナ９００を有さない場合、ＩＤチップに、アンテナ９００との電気的な接続を行なうための接続端子を設けるようにする。
【０１２７】
なお、図９に示すＩＤチップは、本発明の検査装置において、検査対象として用いられるＩＤチップの一形態を示したのに過ぎず、本発明は上記構成に限定されない。信号の伝送方式は、図９に示したような電磁誘導方式に限定されず、電磁結合方式、マイクロ波方式やその他の伝送方式を用いていても良い。
【０１２８】
本実施例は、実施例１〜実施例４と組み合わせて実施することが可能である。
【実施例６】
【０１２９】
本実施例では、１つの基板上に形成された複数の集積回路を剥離する際、形成される溝の形状について説明する。図１０（Ａ）に、溝８０１が形成された基板８０３の上面図を示す。また図１０（Ｂ）に、図１０（Ａ）のＡ−Ａ’における断面図を示す。
【０１３０】
集積回路８０２は、剥離層８０４上に形成されており、剥離層８０４は基板８０３上に形成されている。溝８０１は各集積回路８０２の間に形成されており、なおかつ剥離層８０４が露出する程度の深さを有している。また本実施例では、複数の集積回路８０２は溝８０１によって完全にではなく部分的に分離されている。
【０１３１】
次に図１０（Ａ）、図１０（Ｂ）に示した溝８０１からエッチングガスを流し込み、剥離層８０４をエッチングにより除去した後の様子を、図１０（Ｃ）、図１０（Ｄ）に示す。図１０（Ｃ）は、溝８０１が形成された基板８０３の上面図に相当し、図１０（Ｄ）は、図１０（Ｃ）のＡ−Ａ’における断面図に相当する。エッチングにより溝８０１から破線８０５に示す領域まで、剥離層８０４のエッチングが進んだものとする。図１０（Ｃ）、図１０（Ｄ）に示すように、複数の集積回路８０２が、完全にではなく互いに一部繋がった状態で溝８０１により分離されていることで、剥離層８０４をエッチングした後に各集積回路８０２が支えをなくして移動してしまうのを防ぐことができる。
【０１３２】
図１０（Ｃ）、図１０（Ｄ）に示した状態まで形成したら、接着剤が付着したテープや、基板等を別途用意し、集積回路８０２を基板８０３から剥離する。そして剥離された複数の集積回路８０２は、互いに分断される前またはされた後に、支持体に貼りあわせられる。
【０１３３】
なお本実施例では、ＩＤチップの作製方法の一例を示しており、本発明のＩＤチップの作製方法は本実施例で示した構成に限定されない。
【０１３４】
本実施例は、実施例１〜実施例５と組み合わせて実施することが可能である。
【実施例７】
【０１３５】
本実施例では、本発明のＩＤチップの利用について説明する。
【０１３６】
本発明のＩＤチップは、フレキシブルな基板を用いている場合、可撓性を有する対象物、或いは曲面を有する対象物に、貼り合わせるのに好適である。また本発明のＩＤチップが有する集積回路の中に、データの書き換えができないＲＯＭなどのメモリを形成しておけば、ＩＤチップが取り付けられた対象物の偽造を防止することができる。また例えば、産地、生産者などによって商品価値が大きく左右される食料品に、本発明のＩＤチップを用いることは、産地、生産者などの偽装を低いコストで防止するのに有用である。
【０１３７】
具体的に本発明のＩＤチップは、例えば、荷札、値札、名札など、対象物の情報を有するタグに取り付けて用いることができる。或いは、本発明のＩＤチップ自体をタグとして用いても良い。また例えば、戸籍謄本、住民票、パスポート、免許証、身分証、会員証、鑑定書、クレジットカード、キャッシュカード、プリペイドカード、診察券、定期券など、事実を証明する文書に相当する証書に取り付けても良い。また例えば、手形、小切手、貨物引換証、船貨証券、倉庫証券、株券、債券、商品券、抵当証券など、私法上の財産権を表示する証券に相当する有価証券に取り付けても良い。
【０１３８】
図１１（Ａ）に、本発明のＩＤチップ１３０２を取り付けた小切手１３０１の一例を示す。図１１（Ａ）では、ＩＤチップ１３０２が小切手１３０１の内部に取り付けられているが、表に露出させておいても良い。
【０１３９】
図１１（Ｂ）に、本発明のＩＤチップ１３０３を取り付けたパスポート１３０４の一例を示す。図１１（Ｂ）では、ＩＤチップ１３０３がパスポート１３０４の表紙に取り付けられているが、パスポート１３０４が有する他のページに取り付けられていても良い。
【０１４０】
図１１（Ｃ）に、本発明のＩＤチップ１３０５を取り付けた、商品券１３０６の一例を示す。なおＩＤチップ１３０５は商品券１３０６の内部に形成しても良いし、商品券１３０６の表面に露出させるように形成しても良い。
【０１４１】
またＴＦＴを有する集積回路を用いたＩＤチップは、安価、かつ薄型である。そのため本発明のＩＤチップは、最終的に消費者によって使い捨てられるような用途に向いている。特に、数円、数十円単位の値段の差が売り上げに大きく影響する商品に用いる場合、本発明の安価でかつ薄型のＩＤチップを有する包装材は、非常に有用である。包装材とは、ラップ、ペットボトル、トレイ、カプセルなど、対象物を包装するために成形が可能な、或いは成形された支持体に相当する。
【０１４２】
図１２（Ａ）に、本発明のＩＤチップ１３０７が取り付けられた包装材１３０８で、販売用のお弁当１３０９を包装している様子を示す。ＩＤチップ１３０７内に商品の価格などを記録しておくことで、リーダ／ライタとしての機能を有するレジスターでお弁当１３０９の代金を清算することができる。
【０１４３】
また例えば、商品のラベルに本発明のＩＤチップを付けておき、該ＩＤチップを用いて商品の流通を管理するような利用の仕方も可能である。
【０１４４】
図１２（Ｂ）に示すように、裏面が粘着性を有する商品のラベル１３１０などの支持体に、本発明のＩＤチップ１３１１を取り付ける。そして、ＩＤチップ１３１１が取り付けられたラベル１３１０を、商品１３１２に装着する。商品１３１２に関する識別情報は、ラベル１３１０に貼り合わされたＩＤチップ１３１１から、無線で読み取ることが可能である。よってＩＤチップ１３１１により、流通の過程において、商品の管理が容易になる。
【０１４５】
例えば、ＩＤチップ１３１１内の集積回路が有するメモリとして、不揮発性メモリを用いている場合、商品１３１２の流通のプロセスを記録することができる。また商品の生産段階におけるプロセスを記録しておくことで、卸売業者、小売業者、消費者が、産地、生産者、製造年月日、加工方法などを把握することが容易になる。
【０１４６】
本実施例は、実施例１〜実施例６の構成と組み合わせて実施することが可能である。
【実施例８】
【０１４７】
本実施例では、本発明のＩＤチップに用いられるＴＦＴの構成について説明する。
【０１４８】
図１３（Ａ）に、本実施例のＴＦＴの断面図を示す。４０１はｎチャネル型ＴＦＴ、４０２はｐチャネル型ＴＦＴに相当する。ｎチャネル型ＴＦＴ４０１を例に挙げて、より詳しい構成について説明する。
【０１４９】
ｎチャネル型ＴＦＴ４０１は活性層４０５を有しており、該活性層４０５は、ソース領域またはドレイン領域として用いる２つの不純物領域４０３と、該２つの不純物領域４０３の間に挟まれているチャネル形成領域４０４と、２つの不純物領域４０３とチャネル形成領域４０４の間に挟まれている２つのＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域４１０とを有している。またｎチャネル型ＴＦＴ４０１は、ゲート絶縁膜４０６と、ゲート電極４０７と、絶縁膜で形成された２つのサイドウォール４０８、４０９とを有している。
【０１５０】
なお本実施例ではゲート電極４０７が、２層の導電膜４０７ａ、４０７ｂを有しているが、本発明はこの構成に限定されない。ゲート電極４０７は１層の導電膜で形成されていても良いし、２層以上の導電膜で形成されていても良い。ゲート電極４０７は、ゲート絶縁膜４０６を間に挟んで、活性層４０５が有するチャネル形成領域４０４と重なっている。またサイドウォール４０８、４０９は、ゲート絶縁膜４０６を間に挟んで、活性層４０５が有する２つのＬＤＤ領域４１０と重なっている。
【０１５１】
サイドウォール４０８は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで、サイドウォール４０９は、例えば膜厚２００ｎｍのＬＴＯ膜（Low Temperature Oxide、低温酸化膜）をエッチングすることで形成することができる。本実施例では、サイドウォール４０８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成し、サイドウォール４０９に用いられるＬＴＯ膜を、酸化珪素膜を減圧ＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。
【０１５２】
不純物領域４０３及びＬＤＤ領域４１０は、ゲート電極４０７をマスクにして活性層４０５にｎ型の不純物をドーピングした後、サイドウォール４０８、４０９を形成し、該サイドウォール４０８、４０９マスクとして活性層４０５にｎ型の不純物をドーピングすることで、作り分けることができる。
【０１５３】
なおｐチャネル型ＴＦＴ４０２は、ｎチャネル型ＴＦＴ４０１と構成はほとんど同じであるが、ｐチャネル型ＴＦＴ４０２が有する活性層４１１の構成のみ異なっている。活性層４１１はＬＤＤ領域を有しておらず、２つの不純物領域４１２と、該２つの不純物領域４１２に挟まれているチャネル形成領域４１３とを有している。そして、不純物領域４１２には、ｐ型の不純物がドーピングされている。なお図１３（Ａ）では、ｐチャネル型ＴＦＴ４０２がＬＤＤ領域を有していない例を示しているが、本発明はこの構成に限定されない。ｐチャネル型ＴＦＴ４０２がＬＤＤ領域を有していても良い。
【０１５４】
図１３（Ｂ）に、図１３（Ａ）に示したＴＦＴにおいて、サイドウォールが１つである場合を示す。図１３（Ｂ）に示すｎチャネル型ＴＦＴ４２１と、ｐチャネル型ＴＦＴ４２２は、それぞれ１つのサイドウォール４２８、４２９を有している。サイドウォール４２８、４２９は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで形成することができる。本実施例では、サイドウォール４２８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。
【０１５５】
次に図１３（Ｃ）に、図１３（Ｂ）に示したＴＦＴにおいて、ゲート電極をマスクにしてゲート絶縁膜をエッチングしてから、サイドウォールを形成する例について説明する。図１３（Ｃ）に示すｎチャネル型ＴＦＴ４３１と、ｐチャネル型ＴＦＴ４３２は、それぞれゲート電極４３３、４３４と、ゲート絶縁膜４３５、４３６を有しており、ゲート絶縁膜４３５、４３６は、ゲート電極４３３、４３４をマスクとしてエッチングすることで形成されている。
【０１５６】
なお本実施例ではゲート電極４３３、４３４が、それぞれ２層の導電膜４３３ａ、４３３ｂと、２層の導電膜４３４ａ、４３４ｂとを有しているが、本発明はこの構成に限定されない。ゲート電極４３３、４３４は１層の導電膜で形成されていても良いし、２層以上の導電膜で形成されていても良い。
【０１５７】
次に図１３（Ｄ）に、ボトムゲート型のＴＦＴの構成を示す。４４１はｎチャネル型ＴＦＴ、４４２はｐチャネル型ＴＦＴに相当する。ｎチャネル型ＴＦＴ４４１を例に挙げて、より詳しい構成について説明する。
【０１５８】
図１３（Ｄ）において、ｎチャネル型ＴＦＴ４４１は活性層４４５を有しており、該活性層４４５は、ソース領域またはドレイン領域として用いる２つの不純物領域４４３と、該２つの不純物領域４４３の間に挟まれているチャネル形成領域４４４と、２つの不純物領域４４３とチャネル形成領域４４４の間に挟まれている２つのＬＤＤ（Light Doped Drain）領域４５０とを有している。またｎチャネル型ＴＦＴ４４１は、ゲート絶縁膜４４６と、ゲート電極４４７と、絶縁膜で形成された保護膜４４８を有している。
【０１５９】
ゲート電極４４７は、ゲート絶縁膜４４６を間に挟んで、活性層４４５が有するチャネル形成領域４４４と重なっている。ゲート絶縁膜４４６は、ゲート電極４４７が形成された後に形成されており、活性層４４５はゲート絶縁膜４４６が形成された後に形成されている。また保護膜４４８は、チャネル形成領域４４４を間に挟んでゲート絶縁膜４４６と重なっている。
【０１６０】
保護膜４４８は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで形成することができる。本実施例では、保護膜４４８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。
【０１６１】
不純物領域４４３及びＬＤＤ領域４５０は、レジストで形成したマスクを用いて活性層４４５にｎ型の不純物をドーピングした後、保護膜４４８を形成し、該保護膜４４８マスクとして活性層４４５にｎ型の不純物をドーピングすることで、作り分けることができる。
【０１６２】
なおｐチャネル型ＴＦＴ４４２は、ｎチャネル型ＴＦＴ４４１と構成はほとんど同じであるが、ｐチャネル型ＴＦＴ４４２が有する活性層４５１の構成のみ異なっている。活性層４５１はＬＤＤ領域を有しておらず、２つの不純物領域４５２と、該２つの不純物領域４５２に挟まれているチャネル形成領域４５３とを有している。そして、不純物領域４５２には、ｐ型の不純物がドーピングされている。なお図１３（Ａ）では、ｐチャネル型ＴＦＴ４４２がＬＤＤ領域を有していない例を示しているが、本発明はこの構成に限定されない。ｐチャネル型ＴＦＴ４４２がＬＤＤ領域を有していても良い。
【０１６３】
本実施例は、実施例１〜実施例７の構成と組み合わせて実施することが可能である。
【図面の簡単な説明】
【０１６４】
【図１】本発明のＩＤチップの外観図及び断面図。
【図２】本発明のＩＤチップの作製方法を示す図。
【図３】本発明のＩＤチップの作製方法を示す図。
【図４】本発明のＩＤチップの作製方法を示す図。
【図５】本発明のＩＤチップの作製方法を示す図。
【図６】本発明のＩＤチップの断面図。
【図７】大型の基板を用いて、本発明のＩＤチップを複数作製する方法を示す図。
【図８】応力を加えた状態のＩＤチップの外観図。
【図９】本発明のＩＤチップの、機能的な構成の一形態を示すブロック図。
【図１０】１つの基板上に形成された複数の集積回路を剥離する際、形成される溝の形状を示す図。
【図１１】本発明のＩＤチップの利用方法について示す図。
【図１２】本発明のＩＤチップの利用方法について示す図。
【図１３】本発明のＩＤチップに用いられるＴＦＴの構成を示す図。
【図１４】本発明のＩＤチップの断面図。
【図１５】本発明のＩＤチップの断面図。
【符号の説明】
【０１６５】
１００    集積回路
１０１    アンテナ
１０２    基板
１０３    カバー材
１０４    破線
１０５    ＴＦＴ
１０６    封止膜
１０６ａ    バリア膜
１０６ｂ    応力緩和膜
１０６ｃ    バリア膜
１０７    封止膜
１０７ａ    バリア膜
１０７ｂ    応力緩和膜
１０７ｃ    バリア膜
１３０１    小切手
１３０２    ＩＤチップ
１３０３    ＩＤチップ
１３０４    パスポート
１３０５    ＩＤチップ
１３０６    商品券
１３０７    ＩＤチップ
１３０８    包装材
１３０９    弁当
１３１０    ラベル
１３１１    ＩＤチップ
１３１２    商品
４０１    ｎチャネル型ＴＦＴ
４０２    ｐチャネル型ＴＦＴ
４０３    不純物領域
４０４    チャネル形成領域
４０５    活性層
４０６    ゲート絶縁膜
４０７    ゲート電極
４０７ａ    導電膜
４０７ｂ    導電膜
４０８    サイドウォール
４０９    サイドウォール
４１０    ＬＤＤ領域
４１１    活性層
４１２    不純物領域
４１３    チャネル形成領域
４２１    ｎチャネル型ＴＦＴ
４２２    ｐチャネル型ＴＦＴ
４２８    サイドウォール
４２９    サイドウォール
４３１    ｎチャネル型ＴＦＴ
４３２    ｐチャネル型ＴＦＴ
４３３    ゲート電極
４３３ａ    導電膜
４３３ｂ    導電膜
４３４    ゲート電極
４３４ａ    導電膜
４３４ｂ    導電膜
４３５    ゲート絶縁膜
４３６    ゲート絶縁膜
４４１    ｎチャネル型ＴＦＴ
４４２    ｐチャネル型ＴＦＴ
４４３    不純物領域
４４４    チャネル形成領域
４４５    活性層
４４６    ゲート絶縁膜
４４７    ゲート電極
４４８    保護膜
４５０    ＬＤＤ領域
４５１    活性層
４５２    不純物領域
４５３    チャネル形成領域
５００    基板
５０１    剥離層
５０２    封止膜
５０２ａ    バリア膜
５０２ｂ    応力緩和膜
５０２ｃ    バリア膜
５０３    半導体膜
５０４    ＴＦＴ
５０５    パッシベーション膜
５０７    ゲート絶縁膜
５０８    ゲート電極
５１０    層間絶縁膜
５１３    配線
５１４    配線
５１５    層間絶縁膜
５１９    アンテナ
５２１    保護層
５２２    溝
５３０    接着剤
５３１    基板
５３２    接着剤
５３３    カバー材
５４０    封止膜
５４０ａ    バリア膜
５４０ｂ    応力緩和膜
５４０ｃ    バリア膜
５４１    封止膜
５４１ａ    バリア膜
５４１ｂ    バリア膜
５４１ｃ    応力緩和膜
５５０    配線
５５１    保護層
５５２    溝
５５３    接着剤
５５４    基板
５５５    カバー材
５５６    封止膜
５５６ａ    バリア膜
５５６ｂ    応力緩和膜
５５６ｃ    バリア膜
５５７    アンテナ
５５８    接着剤
５６０    基板
５６１    封止膜
５６２    ＴＦＴ
５６３    接着剤
５６４    下地膜
６０１    ＴＦＴ
６０２    半導体膜
６０３    ゲート絶縁膜
６０４    ゲート電極
６０５    パッシベーション膜
６０６    層間絶縁膜
６０７    配線
６０８    アンテナ
６１１    ＴＦＴ
６１２    半導体膜
６１３    ゲート絶縁膜
６１４    ゲート電極
６１８    アンテナ
７０１    集積回路
７０２    アンテナ
７０３    基板
７０４    接着剤
７０５    カバー材
７０６    接着剤
７０７    ＩＤチップ
８０１    溝
８０２    集積回路
８０３    基板
８０４    剥離層
８０５    破線
９００    アンテナ
９０１    集積回路
９０２    アンテナコイル
９０３    容量素子
９０４    変調回路
９０５    整流回路
９０６    マイクロプロセッサ
９０７    メモリ
９０８    スイッチ
９０９    復調回路
【図１】
2005252243.tif 000005
【図２】
2005252243.tif 000006
【図３】
2005252243.tif 000007
【図４】
2005252243.tif 000008
【図５】
2005252243.tif 000009
【図６】
2005252243.tif 000010
【図７】
2005252243.tif 000011
【図８】
2005252243.tif 000012
【図９】
2005252243.tif 000013
【図１０】
2005252243.tif 000014
【図１１】
2005252243.tif 000015
【図１２】
2005252243.tif 000016
【図１３】
2005252243.tif 000017
【図１４】
2005252243.tif 000018
【図１５】
2005252243.tif 000019