(57)【要約】【課題】  高速に動作するとともに信頼性の高い、トレンチゲート構造の半導体装置およびその製造方法を得ることを可能にする。【解決手段】  第１導電型の第１半導体層４と、第１半導体層上に形成された第１導電型と異なる第２導電型の第２半導体層６と、第２半導体層上に選択的に形成された第１導電型の第３半導体層８と、第３半導体層および第２半導体層を貫通し第１半導体層に達するトレンチ１２と、トレンチ内の側面および底面に沿って形成されたゲート絶縁膜１４と、トレンチの側面のゲート絶縁膜に接するように形成され、ゲート絶縁膜に接する面と反対側の面がトレンチの底部のゲート絶縁膜とともに、トレンチの底部から開口部側に延在する空洞２４を形成するゲート電極２０と、を備えている。【選択図】  図１
2005243932.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層上に形成された第１導電型と異なる第２導電型の第２半導体層と、
前記第２半導体層上に選択的に形成された第１導電型の第３半導体層と、
前記第３半導体層および第２半導体層を貫通し前記第１半導体層に達するトレンチと、  
前記トレンチ内の側面および底面に沿って形成されたゲート絶縁膜と、
前記トレンチの側面の前記ゲート絶縁膜に接するように形成され、前記ゲート絶縁膜に接する面と反対側の面が前記トレンチの底部の前記ゲート絶縁膜とともに、前記トレンチの前記底部から開口部側に延在する空洞を形成するゲート電極と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記ゲート電極は、前記ゲート絶縁膜に接する第１電極材料からなる第１電極膜と、前記第１電極膜に接する第２電極材料からなる第２電極膜とを備えていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２電極材料は前記第１電極材料より抵抗が低いことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第２電極材料は、シリサイドから構成されていることを特徴とする請求項２記載の半導体装置。
【請求項５】
第１導電型の第１半導体層と、前記第１半導体層上に形成された第１導電型と異なる第２導電型の第２半導体層と、前記第２半導体層上に選択的に形成された第１導電型の第３半導体層と、を有する半導体基板に、前記第３半導体層および第２半導体層を貫通し前記第１半導体層に達するトレンチを形成する工程と、
前記トレンチ内の側面および底面に沿ってゲート絶縁膜を形成する工程と、
前記トレンチ内の前記ゲート絶縁膜に沿ってポリシリコンからなる第１電極膜を形成する工程と、
前記トレンチの底部の前記第１電極膜を除去し、前記トレンチ内の側面に前記第１電極膜を残存させる工程と、
前記トレンチ内に側面に残存している前記第１電極膜を覆う高融点金属膜を形成する工程と、
熱処理を行うことにより、前記第１電極膜のシリコンと前記高融点金属とを反応させ高融点金属シリサイド層を形成する工程と、
未反応の高融点金属を除去することにより、前記トレンチの底部の前記ゲート絶縁膜と前記高融点金属シリサイド層の表面とによって、前記トレンチの前記底部から開口部側に延在する空洞を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート構造の半導体装置およびその製造方法に関し、特にパワーＭＯＳＦＥＴに用いられる。
【背景技術】
【０００２】
トレンチゲート構造のＭＯＳＦＥＴは、以前より、パワーＭＯＳスイッチとして広く利用されている。パワーＭＯＳスイッチは一般に高速に動作することが要求されている。パワーＭＯＳスイッチの高速性の指標は、ＭＯＳＦＥＴのＯＮ抵抗Ｒｏｎとスイッチング電荷量Ｑｓｗの積（Ｒｏｎ×Ｑｓｗ）と、ゲート配線抵抗Ｒｇであり、両指標を低減させる必要がある。
【０００３】
このような観点から、ＭＯＳＦＥＴのゲートの配線抵抗Ｒｇを低減した半導体装置が提案されており（特許文献１参照）、その構成を図１５に示す。この従来の半導体装置は、ドレインとなるＮ＋半導体基板２上にＮ−型のエピタキシャル層４が形成され、このＮ−型のエピタキシャル層４にＰ型の拡散層６が形成されている。更に、Ｐ型の拡散層６上に選択的にソースとなるＮ＋型の拡散層８が形成されている。そして、Ｎ＋型の拡散層８およびＰ型の拡散層６を貫通しＮ−型のエピタキシャル層４に達するトレンチ１２が形成され、このトレンチ１２の内面、すなわち側面および底面に沿ってゲート絶縁膜１４が形成されている。ゲート絶縁膜１４が内面に沿って形成されたトレンチ１２内に、ゲート絶縁膜１４に接するように堆積されたポリシリコン２８およびポリシリコン２８上にトレンチ１２を完全に埋め込むように積層されたシリサイド膜２９からなるゲート電極が形成されている。
【０００４】
しかし、この特許文献１に記載の半導体装置においては、ポリシリコン２８上に高融点金属を堆積し、熱処理することで、高融点金属とシリコンとを反応させてシリサイド膜２９を形成する際に、特にトレンチ１２の底部でポリシリコン２８とシリサイド膜２９との界面に応力が発生し易く、この発生した応力によりチャネルとなるＰ型の拡散層６およびＮ−型のエピタキシャル層４に亀裂が入るおそれがある。このため、ドレインとソース間にリーク電流Ｉｄｓｓの増加が引き起こされ易く、信頼性に問題がある。
【特許文献１】特開２００１−３４５４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、高速に動作するとともに信頼性の高い、トレンチゲート構造の半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様による半導体装置は、第１導電型の第１半導体層と、前記第１半導体層上に形成された第１導電型と異なる第２導電型の第２半導体層と、前記第２半導体層上に選択的に形成された第１導電型の第３半導体層と、前記第３半導体層および第２半導体層を貫通し前記第１半導体層に達するトレンチと、前記トレンチ内の側面および底面に沿って形成されたゲート絶縁膜と、前記トレンチの側面の前記ゲート絶縁膜に接するように形成され、前記ゲート絶縁膜に接する面と反対側の面が前記トレンチの底部の前記ゲート絶縁膜とともに、前記トレンチの前記底部から開口部側に延在する空洞を形成するゲート電極と、を備えたことを特徴とする。
【０００７】
また、本発明の第２の態様による半導体装置の製造方法は、第１導電型の第１半導体層と、前記第１半導体層上に形成された第１導電型と異なる第２導電型の第２半導体層と、前記第２半導体層上に選択的に形成された第１導電型の第３半導体層と、を有する半導体基板に、前記第３半導体層および第２半導体層を貫通し前記第１半導体層に達するトレンチを形成する工程と、前記トレンチ内の側面および底面に沿ってゲート絶縁膜を形成する工程と、前記トレンチ内の前記ゲート絶縁膜に沿ってポリシリコンからなる第１電極膜を形成する工程と、前記トレンチの底部の前記第１電極膜を除去し、前記トレンチ内の側面に前記第１電極膜を残存させる工程と、前記トレンチ内に側面に残存している前記第１電極膜を覆う高融点金属膜を形成する工程と、熱処理を行うことにより、前記第１電極膜のシリコンと前記高融点金属とを反応させ高融点金属シリサイド層を形成する工程と、未反応の高融点金属を除去することにより、前記トレンチの底部の前記ゲート絶縁膜と前記高融点金属シリサイド層の表面とによって、前記トレンチの前記底部から開口部側に延在する空洞を形成する工程と、を備えたことを特徴とする。
【発明の効果】
【０００８】
高速に動作するとともに信頼性の高い、トレンチゲート構造の半導体装置およびその製造方法を得ることができる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態を以下に図面を参照して説明する。
【００１０】
（第１実施形態）
本発明の第１実施形態による半導体装置を図１および図２を参照して説明する。図１は、第１実施形態による半導体装置の構成を示す断面図であり、図２は、第１実施形態による半導体装置の後述するソース電極を形成する前の平面図である。なお、図１は、図２に示す切断線Ａ−Ａ’に沿って切断したときの断面図に相当する。
【００１１】
図１に示すように、本実施形態による半導体装置は、ドレインとなるＮ＋型の半導体基板２上にＮ−型のエピタキシャル層４が形成され、このＮ−型のエピタキシャル層４にＰ型の拡散層６が形成されている。更に、Ｐ型の拡散層６上に選択的にソースとなるＮ＋型の拡散層８が形成されている。なお、Ｎ＋型の拡散層８が形成されていないＰ型の拡散層６の表面領域には、ＭＯＳＦＥＴの閾値を安定させるためにＰ＋型の拡散層３２が形成されている。そして、Ｎ＋型の拡散層８およびＰ型の拡散層６を貫通しＮ−型のエピタキシャル層４に達するトレンチ１２が形成されている。
【００１２】
トレンチ１２は図２に示すように、半導体チップ１に複数個形成され、各トレンチ１２は図１の紙面に対して垂直方向に延在するように形成されている。各トレンチ１２の内面、すなわち側面および底面に沿ってゲート絶縁膜１４が形成されている。ゲート絶縁膜１４が内面に沿って形成されたトレンチ１２内にゲート電極２０が形成されている。このゲート電極２０は、トレンチ１２の側面にのみゲート絶縁膜１４を介して形成され、ゲート絶縁膜１４に接するポリシリコンからなる電極膜２０ａと、シリサイドからなる電極膜２０ｂとの積層構造となっている。そして、この電極膜２０ｂによってトレンチ１２の底部のゲート絶縁膜１４の表面からトレンチ１２の上面に達する空洞２４がトレンチ１２に形成される。この空洞２４は、図１の紙面に対して垂直方向、すなわちトレンチ１２の長手方向に延在した構成となっている。また、ゲート電極２０の上面を覆うように絶縁膜３０が形成されている。したがって、空洞２４は、トレンチ１２の底部のゲート絶縁膜１４と、トレンチ１２の上面の層間絶縁膜３０と、ゲート電極２０の電極膜２０ｂの表面とによって形成される。そして、この絶縁膜３０を覆いＮ＋型の拡散層８と電気的に接続される例えば金属からなるソース電極４０が形成された構成となっている。なお、絶縁膜３０はゲート電極２８とソース電極４０とを絶縁するために設けられている。一方、半導体基板２の裏面側には、図示しないドレイン電極が形成されている。
【００１３】
また、それぞれのトレンチ１２内に設けられたゲート電極２０は、図２に示すように、半導体チップ１に設けられた例えばポリシリコンからなるゲート引き出し電極２５とトレンチ１２の端部で接続される。ゲート引き出し電極２５は、図２に示すように、各トレンチ内のゲート電極２０を共通に接続するために、半導体チップ１の一角を除いた周辺にも形成される。半導体チップ１の上記一角には、ゲート引き出し電極２５と電気的に接続される、例えば金属からなるゲートパッド２７が形成されている。
【００１４】
したがって、本実施形態の半導体装置においては、各トレンチ１２内に形成されたゲート電極２０が一つのＭＯＳＦＥＴのゲートであるから、複数のＭＯＳＦＥＴのゲートが共通に接続されるとともに、複数のＭＯＳＦＥＴのドレイン２とソース８がそれぞれ共通に接続された構成となっている。
【００１５】
そして、本実施形態においては、ゲート電極２０のシリサイドからなる電極膜２０ｂの表面に、空洞２４がトレンチ１２の底部のゲート絶縁膜１４の表面からトレンチ１２の上面に達するように形成されている。このため、シリサイドからなる電極膜２０ｂとポリシリコンからなる電極膜２０ａとの界面で応力が発生しても、この応力による歪みを空洞２４が吸収するため、ソースとなるＮ＋型の拡散層８およびＰ型の拡散層６に亀裂が入ることはない。したがって、ドレインとソース間のリーク電流Ｉｄｓｓが増加せず、信頼性が高いものとなる。また、トレンチ１２の底部にはゲート電極２０が設けられていないため、ゲート・ドレイン間の容量Ｃｇｄが従来に場合に比べて低下し、さらにゲート電極２０が低抵抗のシリサイドからなる電極膜２０ｂを含んでいるため、従来の場合に比べて高速に動作することができる。
【００１６】
次に、本実施形態による半導体装置の製造方法を、図３乃至図１１を参照して説明する。
【００１７】
まず、図３に示すように、Ｎ＋半導体基板２上にＮ−型のエピタキシャル層４を形成し、このＮ−型のエピタキシャル層４にＰ型の拡散層６を形成する。続いて、拡散層６上に例えば、ＳｉＯ２からなる第１パターン（図示せず）を形成する。この第１パターンは、図２に示すゲート引き出し電極２５とゲートパッド２７が設けられる領域に形成される。そして、この第１パターンをマスクとして、図４に示すように、Ｐ型の拡散層６にＮ＋型の拡散層８を形成する。
【００１８】
次に、図５に示すように、Ｎ＋型の拡散層８上に、例えば、ＳｉＯ２からなる第２パターン１０を形成し、この第２パターン１０をマスクとしてＮ＋型の拡散層８およびＰ型の拡散層６を貫通しＮ−型のエピタキシャル層４に達するトレンチ１２を形成する。続いて、上記第１および第２パターン１０を除去する。
【００１９】
次に、図６に示すように、トレンチ１２の底面および側面を覆うように所定の膜厚のゲート絶縁膜１４を形成する。続いて図７に示すように、トレンチ１２内に、トレンチ１２の底部のゲート絶縁膜１４からトレンチ１２の上面に達する空洞２４が形成されるようにゲート電極２０を形成するとともに図２に示すゲート引き出し電極２５を形成する。このゲート電極２０の形成の詳細を、図８（ａ）乃至図８（ｃ）を参照して説明する。
【００２０】
まず、トレンチ１２内の側面および底面に形成されたゲート絶縁膜１４上に、ポリシリコン膜を形成する。なお、ポリシリコン膜は、トレンチ１２内の側面および底面に形成されたゲート絶縁膜１４を覆うがトレンチ１２が完全に埋め込まれないように形成される。このポリシリコン膜に不純物を導入した後、図２に示すゲート引き出し電極２５上に、例えばレジストからなる第３のパターン（図示せず）を形成する。そして、この第３のパターンをマスクとしてポリシリコン膜をエッチバックし、ゲート引き出し電極２５となる領域を除くポリシリコン膜を平坦化するとともに、トレンチ１２の底部のゲート絶縁膜１４を露出させる。これにより、トレンチ１２のゲート絶縁膜１４に沿って不純物が導入されたポリシリコンからなる電極膜２０ａが、トレンチ１２内に形成される（図８（ａ）参照）。
【００２１】
続いて、第３のパターンを除去した後、全面にＴｉ膜、ＴｉＮ膜を順次堆積し、Ｔｉ／ＴｉＮからなる積層膜２１を形成する。その後、熱処理を行う。この熱処理により、ポリシリコンからなる電極膜２０ａのシリコンとＴｉとが反応し、電極膜２０ａ上にのみＴｉＳｉ２のシリサイド層が形成される。その後、ウェット処理を行って、反応しなかったＴｉ／ＴｉＮからなる積層膜２１を選択的に除去し、ポリシリコンからなる電極膜２０ａ上にのみＴｉＳｉ２からなる電極膜２０ｂが形成される。次に、図８（ｃ）に示すように、例えばＣＶＤ（Chemical Vapor Deposition)法により、全面に絶縁膜３０を形成する。このようにしてトレンチ１２内に、ゲート電極２０が形成されるとともに、トレンチ１２の底部のゲート絶縁膜１４と、トレンチ１２の上面の絶縁膜３０と、ゲート電極２０の電極膜２０ｂの表面とによって、空洞２４がトレンチ１２内に形成される。なおここでは、トレンチ１２が底部まで完全に埋め込まれてしまわないように、絶縁膜３０が形成されればよく、トレンチ１２内の上方は絶縁膜３０によって埋め込まれても、特に問題はない。
【００２２】
次に、図９に示すように、フォトリソグラフィ技術を用いて絶縁膜３０およびゲート絶縁膜１４をパターニングする。このパターニングによって、各トレンチ１２はパターニングされた絶縁膜３０によって覆われるとともに図２に示すゲート引き出し電極２５が形成される領域上もパターニングされた絶縁膜３０によって覆われる。
【００２３】
続いて、フォトリソグラフィ技術を用いてソースとなるＮ＋型の拡散層８をパターニングし、隣接するトレンチ１２間におけるＮ＋型の拡散層８の一部を除去する（図１０参照）。これにより、除去されたＮ＋型の拡散層８の位置はＰ型の拡散層６が露出することになる。そして、露出したＰ型の拡散層６の表面領域にＰ型の不純物を導入し、Ｐ＋型の拡散層３２を形成する。このＰ＋型の拡散層３２はＭＯＳＦＥＴの閾値を安定させるために設けられる。
【００２４】
さらに、フォトリソグラフィ技術を用いて絶縁膜３０およびゲート絶縁膜１４をパターニングしＮ＋型の拡散層８の表面と図２に示すゲート引き出し電極２５を選択的に露出させる（図１１参照）。その後、例えばＡｌからなる金属を全面に堆積し、フォトリソグラフィ技術を用いてパターニングすることにより、図２に示すゲート引き出し電極２５およびゲートパット２７と対応するゲートパターンと、ソース電極４０となるパターンとを電気的に絶縁し、半導体装置を完成する。
【００２５】
以上説明したように、本実施形態によれば、シリサイドからなる電極膜２０ｂとポリシリコンからなる電極膜２０ａとの界面で応力が発生しても、この応力による歪みを空洞２４が吸収するため、Ｎ−型のエピタキシャル層４およびＰ型の拡散層６に亀裂が入ることはない。したがって、ドレインとソース間のリーク電流Ｉｄｓｓが増加せず、信頼性が高いものとなる。また、トレンチ１２の底部にはゲート電極２０が存在しないため、ゲート・ドレイン間の容量Ｃｇｄを従来に比べて低下させることが可能となり、高速に動作することができる。
【００２６】
（第２実施形態）
次に、本発明の第２実施形態による半導体装置の構成を、図１２（ａ）乃至図１２（ｄ）を参照して説明する。図１２（ａ）乃至図１２（ｄ）は、本実施形態による半導体装置のゲート電極の形成方法を説明する製造工程断面図である。この実施形態による半導体装置は、図１に示す第１実施形態による半導体装置に比べて、ゲート電極２０のシリサイドからなる電極層２０ｂの膜厚を厚くした構成となっている。ゲート電極２０のシリサイドからなる電極層２０ｂの膜厚を厚くする以外は、第１実施形態の半導体装置と同じ構成となっている。
【００２７】
次に、本実施形態の半導体装置に係るゲート電極２０の形成を説明する。まず、図１２（ａ）に示すように、トレンチ１２の内面に沿って所定の膜厚のゲート絶縁膜１４を形成する。続いて、トレンチ１２内の側面および底面に形成されたゲート絶縁膜１４上に、ポリシリコン膜を形成する。なお、ポリシリコン膜は、トレンチ１２内の側面および底面に形成されたゲート絶縁膜１４を覆うがトレンチ１２が完全に埋め込まれないように形成される。このポリシリコン膜に不純物を導入した後、ポリシリコン膜をエッチバックし、ポリシリコン膜を平坦化するとともにトレンチ１２の底部のゲート絶縁膜１４を露出させる。これにより、トレンチ１２のゲート絶縁膜１４に沿って不純物が導入されたポリシリコンからなる電極膜２０ａが、トレンチ１２内に形成される（図１２（ａ）参照）。その後、ゲート電極膜２０ａを覆うようにトレンチ１２内にポリシリコン膜を形成し、このポリシリコン膜をエッチバックし、ポリシリコン膜を平坦化するとともにトレンチ１２の底部のゲート絶縁膜１４を露出させる。これにより、トレンチ１２内の電極膜２０ａを覆うポリシリコン膜２２が、トレンチ１２内に形成される（図１２（ａ）参照）。
【００２８】
続いて、全面にＴｉ膜、ＴｉＮ膜を順次形成し、熱処理を行う。この熱処理により、ポリシリコン膜２２のシリコンとＴｉとが反応し、ポリシリコン膜２２がＴｉＳｉ２からなるシリサイド層に変化する。その後、ウェット処理を行って、Ｔｉ膜、ＴｉＮ膜を選択的に除去することにより、電極膜２０ａ上にのみＴｉＳｉ２からなるシリサイド層２２ａが形成される（図１２（ｂ）参照）。
【００２９】
続いて、シリサイド層２２ａを覆うようにトレンチ１２内にポリシリコン膜を形成し、このポリシリコン膜をエッチバックし、ポリシリコン膜を平坦化するとともにトレンチ１２の底部のゲート絶縁膜１４を露出させる。これにより、トレンチ１２内のシリサイド層２２ａを覆うポリシリコン膜２３が、トレンチ１２内に形成される（図１２（ｃ）参照）。
【００３０】
続いて、全面にＴｉ膜、ＴｉＮ膜を順次形成し、熱処理を行う。この熱処理により、ポリシリコン膜２３のシリコンとＴｉとが反応し、ポリシリコン膜２３がＴｉＳｉ２からなるシリサイド層に変化する。その後、ウェット処理を行って、Ｔｉ膜、ＴｉＮ膜を選択的に除去することにより、シリサイド層２２ａ上にのみＴｉＳｉ２からなるシリサイド層が形成される。このとき形成されたシリサイド層はシリサイド層２２ａと一緒になってシリサイドからなる電極膜２０ｂを構成する（図１２（ｄ）参照）。これにより、第１実施形態の場合に比べて膜厚の厚いシリサイドからなる電極膜２０ｂを得ることができる。このシリサイドからなる電極膜２０ｂが形成された後、例えばＣＶＤ法により絶縁膜３０を形成する（図１２（ｄ）参照）。これにより、トレンチ１２の底部のゲート絶縁膜１４と、シリサイドからなる電極膜２０ｂの表面と、絶縁膜３０によって、トレンチ１２内に空洞２４が形成される。
【００３１】
なお、本実施形態においては、シリサイド層の形成工程は２回であったが、３回以上行ってもよい。
【００３２】
以上説明したように、本実施形態においては、シリサイドからなる電極膜２０ｂを第１実施形態に比べて厚くすることが可能となり、ゲート電極２０の抵抗を低下させることが可能となり、より高速にスイッチング動作することができる。
【００３３】
また、本実施形態においても、第１実施形態と同様に空洞２４がトレンチ１２内に形成されているため、シリサイドからなる電極膜２０ｂとポリシリコンからなる電極膜２０ａとの界面で応力が発生しても、この応力による歪みを空洞２４が吸収する。このため、Ｎ−型のエピタキシャル層４およびＰ型の拡散層６に亀裂が入ることはない。したがって、ドレインとソース間のリーク電流Ｉｄｓｓが増加せず、信頼性が高いものとなる。
【００３４】
（第３実施形態）
次に、本発明の第３実施形態による半導体装置を、図１３を参照して説明する。図１３は、本実施形態による半導体装置の構成を示す断面図である。この実施形態による半導体装置は、図１に示す第１実施形態による半導体装置において、ゲート電極２０のポリシリコンからなる電極膜２０ａをシリサイド層とした構成となっている。すなわち、ゲート電極２０はシリサイドのみからなっている。ゲート電極２０がシリサイドのみからなっている以外は、第１実施形態の半導体装置と同じ構成となっている。
【００３５】
次に、本実施形態の半導体装置に係るゲート電極２０の形成を、図１４（ａ）乃至図１４（ｃ）を参照して説明する。まず、図１４（ａ）に示すように、トレンチ１２の内面に沿って所定の膜厚のゲート絶縁膜１４を形成する。続いて、トレンチ１２内の側面および底面に形成されたゲート絶縁膜１４上に、ポリシリコン膜を形成する。なお、ポリシリコン膜は、トレンチ１２内の側面および底面に形成されたゲート絶縁膜１４を覆うがトレンチ１２が完全に埋め込まれないように形成される。このポリシリコン膜に不純物を導入した後、ポリシリコン膜をエッチバックし、ポリシリコン膜を平坦化するとともにトレンチ１２の底部のゲート絶縁膜１４を露出させる。これにより、トレンチ１２のゲート絶縁膜１４に沿って不純物が導入されたポリシリコンからなる電極膜２０ａが、トレンチ１２内に形成される（図１４（ａ）参照）。
【００３６】
続いて、図１４（ｂ）に示すように全面にＴｉ膜、ＴｉＮ膜を順次堆積し、Ｔｉ／ＴｉＮからなる積層膜２１を形成する。その後、熱処理を行う。この熱処理により、ポリシリコン膜２０ａのシリコンとＴｉとが反応し、ポリシリコン膜２０ａがＴｉＳｉ２からなるシリサイド層に変化する。その後、ウェット処理を行って、Ｔｉ膜、ＴｉＮ膜を選択的に除去することにより、シリサイド層からなるゲート電極２０が形成される（図１４（ｃ）参照）。このシリサイドからなるゲート電極膜２０が形成された後、例えばＣＶＤ法により絶縁膜３０を形成する（図１４（ｃ）参照）。これにより、トレンチ１２の底部のゲート絶縁膜１４と、シリサイドからなるゲート電極２０の表面と、絶縁膜３０によって、トレンチ１２内に空洞２４が形成される。
【００３７】
なお、本実施形態においては、シリサイド層の形成工程は１回であったが、２回以上行ってもよい。
【００３８】
以上説明したように、本実施形態においては、ゲート電極２０がシリサイドのみから構成されているため第１および第２実施形態に比べて、ゲート電極２０の抵抗が低く、より高速にスイッチング動作することが可能となる。
【００３９】
また、本実施形態においても、第１実施形態と同様に空洞２４がトレンチ１２内に形成されているため、Ｎ−型エピタキシャル層４およびＰ型の拡散層６に亀裂が入ることはない。したがって、ドレインとソース間のリーク電流Ｉｄｓｓが増加せず、信頼性が高いものとなる。
【００４０】
なお、本発明は、以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で適宜変形して実施することができる。例えば、各実施形態においては、ゲート電極を構成するシリサイドとしてＴｉのシリサイドを形成したが、ＮｉやＣｏなどの他の高融点金属のシリサイドを同様の形成工程によって形成してもよい。また、各実施形態では、本発明をトレンチゲート構造のＭＯＳＦＥＴに適用した例を示したが、トレンチゲート構造を有するものであれば、ＩＧＢＴ(Insulated Gate Bipolar Transistor)、ＩＥＧＴ(Injection Enhanced insulation Gate bipolar Transistor)などの他の半導体装置にも勿論適用可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１実施形態による半導体装置の構成を示す断面図。
【図２】本発明の第１実施形態による半導体装置の平面図。
【図３】本発明の第１実施形態による半導体装置の製造工程を示す断面図。
【図４】本発明の第１実施形態による半導体装置の製造工程を示す断面図。
【図５】本発明の第１実施形態による半導体装置の製造工程を示す断面図。
【図６】本発明の第１実施形態による半導体装置の製造工程を示す断面図。
【図７】本発明の第１実施形態による半導体装置の製造工程を示す断面図。
【図８】本発明の第１実施形態の半導体装置に係るゲート電極の製造工程を示す断面図。
【図９】本発明の第１実施形態による半導体装置の製造工程を示す断面図。
【図１０】本発明の第１実施形態による半導体装置の製造工程を示す断面図。
【図１１】本発明の第１実施形態による半導体装置の製造工程を示す断面図。
【図１２】本発明の第２実施形態の半導体装置に係るゲート電極の製造工程を示す断面図。
【図１３】本発明の第３実施形態による半導体装置の構成を示す断面図。
【図１４】本発明の第３実施形態の半導体装置に係るゲート電極の製造工程を示す断面図。
【図１５】従来の半導体装置のゲート電極の構成を示す断面図。
【符号の説明】
【００４２】
１  半導体チップ
２  Ｎ＋型の拡散層（ドレイン）
４  Ｎ−型の拡散層
６  Ｐ型の拡散層
８  Ｎ＋型の拡散層（ソース）
１０  ＳｉＯ２からなる第２パターン
１２  トレンチ
１４  ゲート絶縁膜
２０  ゲート電極
２０ａ  ポリシリコンからなる電極膜
２０ｂ  シリサイドからなる電極膜
２１  Ｔｉ／ＴｉＮの積層膜
２２  ポリシリコン膜
２２ａ  シリサイド層
２３  ポリシリコン膜
２４  空洞
２５  ゲート引き出し電極
２７  ゲートパッド
３０  絶縁膜
３２  Ｐ＋型拡散層
４０  ソース電極
【図１】
2005243932.tif 000003
【図２】
2005243932.tif 000004
【図３】
2005243932.tif 000005
【図４】
2005243932.tif 000006
【図５】
2005243932.tif 000007
【図６】
2005243932.tif 000008
【図７】
2005243932.tif 000009
【図８】
2005243932.tif 000010
【図９】
2005243932.tif 000011
【図１０】
2005243932.tif 000012
【図１１】
2005243932.tif 000013
【図１２】
2005243932.tif 000014
【図１３】
2005243932.tif 000015
【図１４】
2005243932.tif 000016
【図１５】
2005243932.tif 000017
【手続補正書】
【提出日】平成16年6月10日(2004.6.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
このような観点から、ＭＯＳＦＥＴのゲートの配線抵抗Ｒｇを低減した半導体装置が提案されており（特許文献１参照）、その構成を図１５に示す。この従来の半導体装置は、ドレインとなるＮ＋半導体基板上にＮ−型のエピタキシャル層４が形成され、このＮ−型のエピタキシャル層４にＰ型の拡散層６が形成されている。更に、Ｐ型の拡散層６上に選択的にソースとなるＮ＋型の拡散層８が形成されている。そして、Ｎ＋型の拡散層８およびＰ型の拡散層６を貫通しＮ−型のエピタキシャル層４に達するトレンチ１２が形成され、このトレンチ１２の内面、すなわち側面および底面に沿ってゲート絶縁膜１４が形成されている。ゲート絶縁膜１４が内面に沿って形成されたトレンチ１２内に、ゲート絶縁膜１４に接するように堆積されたポリシリコン２８およびポリシリコン２８上にトレンチ１２を完全に埋め込むように積層されたシリサイド膜２９からなるゲート電極が形成されている。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2005243932.tif 000018