(57)【要約】【課題】  大幅にダイオードのチップ体積を縮め、熱の伝導特性を改善可能なＳＭＤのチップタイプダイオードを提供する。【解決手段】  拡散技術で、セミコンダクターウェハーの両端面に、ｐ+型コンダクター１１及びｎ+型のセミコンダクター１２を形成し、それぞれ複数のダイオードを作る。各ダイオードの一つの端面に、複数の溝を加工し、溝の深さをもう一つの端面まで至るようにさせる。端面のセミコンダクターを相互絶縁の二部分へ区画する絶縁層３０を焼結する。中央部分のｐ+型セミコンダクター１１は、導電の金属層で覆われ、半田付けの導電端とし、周縁の部分は、別の導電の金属層で覆われる。別の導電の金属層は各ダイオードのもう一つの端面の別のセミコンダクターの側縁まで延ばされ、半田付け導電端を形成する。ダイオードの同一端に、二つの独立の半田付け導電端を形成し、半田付け導電端がｐ+型セミコンダクター及びｎ+型セミコンダクターと導電する。【選択図】    図１２
2005086162.tif 000002
【特許請求の範囲】
【請求項１】
拡散技術により、セミコンダクターウェハーの両端面に、それぞれ所定の厚さのセミコンダクターが形成され、ウェハーにそれぞれ複数のダイオードが設けられ、各ダイオードの端面において、第一絶縁層で、セミコンダクターが相互絶縁の二部分へ区画され、中央部分のセミコンダクターは、導電の金属層により覆われ、半田付けの導電端とされ、周縁の部分は、別の導電の金属層により覆われ、別の導電の金属層は各ダイオードのもう一つの端面の別のセミコンダクターの側縁まで延ばされて導電させられ、もう一つの半田付けの導電端を形成することを特徴とするＳＭＤ(Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ)のチップタイプダイオード。
【請求項２】
導電の金属層は、化学メッキで、少なくともワンレア以上の導電金属をダイオードの一端面の対応した中央部分のセミコンダクターにメッキすることにより形成されることを特徴とする請求項１記載のＳＭＤ(Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ)のチップタイプダイオード。
【請求項３】
ダイオードの一つの端面のセミコンダクターには、Ｙ軸及びＸ軸の方向に沿って相互に間隔を有し平行な複数の凹溝がエッチングされ、各凹溝の深さはセミコンダクターを貫通して、他のセミコンダクターの部位まで至り、また、第一絶縁層が焼結され、第一絶縁層は各溝の両側におけるセミコンダクターを相互絶縁の二部分へ区画することを特徴とする請求項２記載のＳＭＤ(Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ)のチップタイプダイオード。
【請求項４】
第一絶縁層は、ガラスペストで焼結されるガラス絶縁層であることを特徴とする請求項３記載のＳＭＤ(Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ)のチップタイプダイオード。
【請求項５】
Ｘ軸の方向に沿って少なくとも一つのパスがエッチングされ、各パスの底部と各凹溝の底部とは、所定の距離を保持し、その広さはＸ軸の方向に沿って、二つ隣接の凹溝の広さと対応することを特徴とする請求項３記載のＳＭＤ(Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ)のチップタイプダイオード。
【請求項６】
他の導電金属層は、第一導電金属層、第二導電金属層および第三導電金属層を含み、
第一導電金属層はパスに焼結され、
第二導電金属層はダイオードの少なくとも一つの側縁に焼結され、セミコンダクター及び他のセミコンダクターの側縁まで延ばされ、それは第一導電金属層と電気連通のように導電可能であり、
第三導電金属層は、化学メッキ方式で、少なくともワンレア以上の導電金属をダイオードの一つの端面と対応した周縁部分のセミコンダクター及び第二導電金属層にメッキすることにより形成されることを特徴とする請求項５記載のＳＭＤ(Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ)のチップタイプダイオード。
【請求項７】
第一導電金属層に第二絶縁層が焼結されていることを特徴とする請求項６記載のＳＭＤ(Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ)のチップタイプダイオード。
【請求項８】
第二絶縁層は、ガラスペストで焼結されるガラスペストを採用可能であることを特徴とする請求項７記載のＳＭＤ(Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ)のチップタイプダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードの構造に関し、特にＳＭＤのチップタイプダイオードに関する。
【背景技術】
【０００２】
一般的に、マーケットによく見えるダイオード素子の基本結構はシリコンのチップを含む。シリコンのチップの両端面に、それぞれ導電の金属薄片を溶接する。さらに、それら導電の金属薄片の別の側面に、ワイヤを溶接する。それらワイヤを経由して、ほかの電子回路と接続させる。従来から、既存ダイオード素子の製作プロセスには、シリコンチップを導電の金属薄片と一体化に結合したあとで、シリコンチップをエッチングしなければならない。エッチングしてから、封入の処理で、シリコンチップ及び導電金属薄片の周縁に、絶縁ゴム体で注入すると、一般のダイオード素子が形成される。つまり、従来から既存のダイオードの製造プロセスは、シリコンチップをエッチングしたあとで、皆、樹脂又はほかの膠で、それを封入させる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、それら樹脂又はほかの膠の耐熱温度が高くないので、高い力率入力電流の整流ユニットとして使用した場合、又は高温の環境で使用した場合、いつも高熱のせいで損害される。よって、相関的な電子設備が正常に作動できず、電子設備の使用寿命及び品質にひどく影響するばかりでなく、いつも困った保守のことを招く。また、それら樹脂又はほかの膠から形成された封入殻体は一定サイズの空間が必要であるため、従来から既存のダイオードの体積を縮めることが出来ない。
【０００４】
したがって本発明の目的は、大幅にダイオードのチップ体積を縮め、熱の伝導特性を改善可能なＳＭＤのチップタイプダイオードを提供することにある。
【課題を解決するための手段】
【０００５】
上述の目的を達成するために、本発明の請求項に記載のＳＭＤのチップタイプダイオードは、主に、拡散（ｄｉｆｆｕｓｉｏｎ）技術で、セミコンダクターウェハー（ｗａｆｅｒ）の両端面に、それぞれ所定の厚さのｐ+及びｎ+型のセミコンダクターを形成する。その次、彫像、エッチング、レイアウト、焼結などセミコンダクターの製作技術で、ウェハーにそれぞれ複数のダイオードを作る。各ダイオードの一つ端面に、複数の溝を加工して、しかも、溝の深さをもう一つの端面まで至るようにさせる。また、絶縁層を焼結する。絶縁層はその端面のセミコンダクターを相互絶縁の二部分へ区画する。中央部分のセミコンダクターには、導電の金属層が覆われ、半田付けの導電端とする。周縁の部分には、別の導電の金属層が覆われる。別の導電の金属層は各ダイオードのもう一つ端面の別のセミコンダクターの側縁まで延ばされ、もう一つの半田付け導電端を形成する。
【０００６】
ダイオードの同一端に、二つ独立の半田付け導電端を形成する。各半田付け導電端がそれぞれダイオードのｐ+及びｎ+型のセミコンダクターと導電する。それで、作られるチップタイプのダイオードはＳＭＤ素子の特性を備え、直接に、相関的な電子回路に取り付けられる。
【０００７】
あとの封入プロセスのいずれ処理もいらなくても、ＳＭＤのダイオード製品が作られる。有効的に、ダイオードの熱伝導特性を改善して、大きな作業温度を受けるばかりでなく、簡単の結構及びプロセスも大幅にダイオードの体積を縮めて、生産製造のコストを低降する。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施例を図面に基づいて説明する。
本実施例はＳＭＤ（Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）のチップタイプダイオードであり、主に、拡散（ｄｉｆｆｕｓｉｏｎ）技術で、セミコンダクターウェハー（ｗａｆｅｒ）の両端面に、それぞれ予定厚さのｐ+及びｎ+型のセミコンダクターを形成する。その次に、彫像、エッチング、レイアウト、焼結などセミコンダクターの製作技術で、ウェハーにそれぞれ複数のダイオードを作る。各ダイオードの一つ端面に、複数の溝を加工して、しかも、溝の深さをもう一つの端面まで至るようにさせる。また、絶縁層を焼結する。絶縁層はその端面のセミコンダクターを相互絶縁の二部分へ区画する。中央部分のセミコンダクターには、導電の金属層が覆われ、半田付けの導電端とする。周縁の部分には、別の導電の金属層が覆われる。別の導電の金属層は各ダイオードのもう一つ端面の別のセミコンダクターの側縁まで延ばされ、もう一つの半田付け導電端を形成する。そうすると、ダイオードの同一端面に、それぞれセミコンダクターと導電する二つの半田付け用の導電端が形成されるので、ＳＭＤのダイオード製品出来上がった。
本実施例により、チップタイプのダイオードを作る場合に、セミコンダクターウェハー（ｗａｆｅｒ）の両端面に、Ｘ軸及びＹ軸に沿って、複数の凹溝をエッチングしなければならず、しかも、絶縁層を焼結する。つまり、チップタイプのダイオードを作るプロセスのステップ毎に、セミコンダクターウェハー（ｗａｆｅｒ）のＸ−Ｘ横断面及びＹ−Ｙ縦断面の構造が異なる。以下、本発明の実施例に基づいて、各ステップのセミコンダクターウェハー（ｗａｆｅｒ）のＸ−Ｘ横断面及びＹ−Ｙ縦断面の構造図面に合わせて詳しく説明しながら、チップタイプのダイオードのＸ軸、Ｙ軸の断面結構の差異をはっきり表す。
【０００９】
図１に示すように本発明の理想的な実施例により、ｎタイプセミコンダクターのウェハー（ｗａｆｅｒ）１０の上面において、まずはホウ素（Ｂ）のイオンを同ウェハー（ｗａｆｅｒ）１０のトップに拡散し入れて、予定厚さのｐ＋タイプのセミコンダクター１１を形成する。続いて、図２に示すように、ｎタイプセミコンダクターのウェハー（ｗａｆｅｒ）１０の下方に、リン（Ｐ）のイオンをｎタイプセミコンダクターのウェハー（ｗａｆｅｒ）１０の底部に深く拡散し入れて、予定厚さのｎ＋タイプのセミコンダクター１２を形成する。これで本実施例のあとのプロセスに必要なセミコンダクターのウェハー（ｗａｆｅｒ）材料１３が出来上がる。特に声明したいのは本実施例において、イオン拡散方法で、ｎタイプ  セミコンダクターのウェハー（ｗａｆｅｒ）１０のトップ及び底部に、それぞれ予定厚さのｐ＋、ｎ+タイプのセミコンダクター１１、セミコンダクター１２を形成するが、本発明の特許請求範囲はそれに限られない。そんな技術の習熟者ならば、本発明の掲示した技術内容により、ほかの拡散方法又はレイアウト技術で、予定厚さのｎ＋１２、ｐ+１１タイプ（又はｎ+１２、ｐ+１１）のセミコンダクターを形成しても、皆、本発明のセミコンダクターのウェハー（ｗａｆｅｒ）の範囲に属される。
【００１０】
また、同実施例において、彫像、溝のエッチング技術で、セミコンダクターのウェハー（ｗａｆｅｒ）材料１３のトップに、必要な実際寸法に応じて、Ｙ軸及びＸ軸の方向に沿って、相互に間隔を有して平行している複数の第一凹溝２０及び第二凹溝２１をエッチングする。図３ａ、図３ｂにＸ−Ｘの横端面、Ｙ−Ｙの縦断面結構説明図を示す。各凹溝２０、２１の深さはｐ+タイプのセミコンダクター１１及びｎタイプセミコンダクターのウェハー（ｗａｆｅｒ）１０を貫通しなければならない。しかも、ｎ+タイプのセミコンダクター１２の部位まで至る。それに対して、セミコンダクターのウェハー（ｗａｆｅｒ）材料１３の底部にも、彫像、溝のエッチング技術で、必要な実際寸法に応じて、Ｘ軸の方向に沿って、ｎ+タイプのセミコンダクター１２の底部位置に、相互に間隔して平行している複数のパス２２をエッチングする。図３ａ、図３ｂに示すように、各パス２２の底部と各凹溝２０、凹溝２１の底部と、所定の距離を保持する。しかも、その広さはＸ軸の方向に沿って、二つ隣接の凹溝２１の広さと対応する。
【００１１】
本実施例の製作のプロセスとしては、チップタイプのダイオードにおけるＸ軸及びＹ軸の断面結構の差異をはっきり表現するために、特に、二つのチップタイプダイオードを作る用のウェハー（ｗａｆｅｒ）を切って取り、それぞれＸ−Ｘ横断面及びＹ−Ｙ縦断面の結構を図４ａ、図４ｂで表す。セミコンダクターのウェハー（ｗａｆｅｒ）材料１３のトップには、Ｙ軸及びＸ軸の方向に沿って、第一凹溝２０四本、第二凹溝２１四本を加工する。セミコンダクターのウェハー（ｗａｆｅｒ）材料１３の底部には、ただＸ軸の方向に沿って、二本のパス２２を加工する。
【００１２】
図５ａ、図５ｂのＸ−Ｘ横断面及びＹ−Ｙ縦断面の説明図に示すように同実施例において、ガラスの粉末及び膠液を均一に調製し混ぜて、ガラス漿とする。それを凹溝２０、凹溝２１に入れる。続いて、焼結処理を行う。焼結したあとのガラスは凹溝２０又は凹溝２１に、それぞれ第一絶縁層３０を形成する。第一絶縁層３０を経由して、各凹溝２０又は凹溝２１の両側におけるｐ+タイプセミコンダクター１１及びｎ型セミコンダクターのウェハー（ｗａｆｅｒ）１０は相互に絶縁した二部分に区画される。
【００１３】
図６ａ、図６ｂのＸ−Ｘ横断面及びＹ−Ｙ縦断面の説明図に示すように、同実施例において、パス２２には、金属ペスト（例えば銅ペスト、銀ペスト、金ペストなど材料）を入れて焼結する。そうすると、図７ａ、図７ｂのＸ−Ｘ横断面及びＹ−Ｙ縦断面の説明図に示すように各パス２２に、それぞれ第一金属層４０を形成する。それから、同実施例において、ガラスの粉末及び膠液で調製、混合されたガラス漿を各パス２２に入れて、第一金属層４０を覆う。ガラス漿を全体セミコンダクターのウェハー（ｗａｆｅｒ）材料１３の底部を覆い焼結してもよい。焼結したあとのガラスはセミコンダクターのウェハー（ｗａｆｅｒ）材料１３の底部に、第二絶縁層３１を形成する。
【００１４】
図８のＸ−Ｘ横断面図に示すように同実施例において、彫像、溝のエッチング技術で、セミコンダクターのウェハー（ｗａｆｅｒ）材料１３のトップに、Ｙ軸方向に沿って、二つずつ隣接の第一絶縁層３０の中央位置を対応するように、それぞれ一つの溝２３を開ける。図９のＸ−Ｘ横断面図に示すように各溝２３の深さはおりよく第一金属層４０の部位まで至る。予定の深さの各溝２３をエッチングしたあとで、金属ペスト（例えば銅ペスト、銀ペスト、金ペストなど材料）を入れて焼結する。各溝２３の中に、それぞれ第二金属層４１を形成する。第二金属層４１と第一金属層４０は相互に連通、導電される。
【００１５】
図１０ａ、図１０ｂのＸ−Ｘ横断面及びＹ−Ｙ縦断面の説明図に示すように同実施例において、セミコンダクターのウェハー（ｗａｆｅｒ）材料１３には、ｐ+タイプのセミコンダクター１１及び第二金属層４１に対応した位置に、化学メッキの方式で、少なくとも、ワンレア以上の導電金属（ニッケルｏｒ／ａｎｄ金）をメッキし、第三の金属層４２を形成する。図１１ａ、図１１ｂのＸ−Ｘ横断面及びＹ−Ｙ縦断面の説明図に示すようにのちに、各溝２３と二つ隣接第一金属層４０との間の中央位置に対応して、Ｘ及びＹ軸の方向に沿って、ｎ型のセミコンダクターのウェハー１０を分割すると、複数チップタイプのダイオードの製品５０が出来上がる。
【００１６】
図１２に示すように、同実施例において、チップタイプのダイオード製品５０の第一絶縁層３０は既に、各凹溝２０又は２１の両側におけるｐ+型セミコンダクター１１及びｎ型セミコンダクターのウェハー１０を相互に絶縁した二部分に区画した。そのために、チップタイプのダイオード製品５０のトップ中央のｐ+型セミコンダクター１１に、第三金属層４２をメッキしたあとで、相当的に言えば、中央部位のｐ+型セミコンダクター１１に、半田付けの導電端を形成する。また、チップタイプのダイオード製品５０のトップ周縁におけるｐ+型セミコンダクター１１としては、第三金属層４２をメッキしたあとで、順序に第二金属層４１、第一金属層４０を経由して、チップタイプのダイオード製品５０の底部におけるn+型セミコンダクター１２と導電する。特に注意したいのは本実施例において、第二金属層４１が直接にチップタイプのダイオード製品５０のｐ+型セミコンダクター１１及びn型セミコンダクター１０の側縁に焼結する。しかも、その一端がチップタイプのダイオード製品５０のトップ周縁における第三金属層４２に導電し、もう一端がそれぞれチップタイプのダイオード製品５０の底縁におけるｎ型セミコンダクターのウェハー１０、第一金属層４０の側縁に導電するので、第二金属層４１がチップタイプのダイオード製品５０の側縁におけるｐ+型セミコンダクター１１、ｎ型セミコンダクターのウェハー１０、ｎ+型セミコンダクター１２を短絡させ、第二金属層４１のｎ+型セミコンダクター１２となる。そして、チップタイプのダイオード製品５０のトップ周縁におけるｐ+型セミコンダクター１１に、第三金属層４２をメッキしたあとで、相当的に言えば、チップタイプのダイオード製品５０のｎ+型セミコンダクター１２に、もう一つの半田付け端を形成する。結局、あとの封入プロセスのいずれ処理もいらなくても、チップタイプのダイオード製品５０の同一上部に、二つの独立な半田付け導電端を形成する。各半田付け導電端はそれぞれ各ダイオードのｐ+型セミコンダクター１１、ｎ+型セミコンダクター１２に導電し、ＳＭＤとして取り付けられる場合に、必要な半田付け導電端となる。
【００１７】
以上の内容をまとめると、本発明により作られるチップタイプのダイオード製品５０は図１２に示すように、結構、製造プロセスとも極めて簡単で、あとの封入プロセスのいずれ処理も必要とせず、ＳＭＤのチップタイプダイオード５０が大量に生産される。それで、大幅に、生産のスピードを向上させ、製造コストを低降させるばかりでなく、チップタイプのダイオード製品５０が封入用の絶縁膠もいらないので、大幅にダイオードの熱伝導特性を改善し、ダイオードの使用寿命を延ばす。
【００１８】
しかしながら、本発明により作られるチップタイプのダイオード製品５０はあとの封入プロセスのいずれ処理がいらない状態に使用されるが、実際製作の場合に、それに制限されない。そんな技術の習熟者が本発明の掲示した技術内容に基づいて、チップタイプのダイオード製品５０に、ほかの封入技術及び材料を利用して、外部に露出したｐ+型セミコンダクター１１、ｎ型セミコンダクター１０、ｎ+型セミコンダクター１２をそれに封入して、酸化、損害されないように、それらセミコンダクターを保護しても、本発明のチップタイプのダイオードの請求範囲に含まれる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施例により、ウェハー（ｗａｆｅｒ）のトップに、ｐ＋タイプのセミコンダクターを拡散したあとの断面を示す説明図である。
【図２】本発明の一実施例により、ウェハー（ｗａｆｅｒ）の底面に、ｎ＋タイプのセミコンダクターを拡散したあとの断面を示す説明図である。
【図３ａ】本発明の一実施例により、彫像、溝のエッチング技術で、ウェハー（ｗａｆｅｒ）のトップ及び底面に、複数の凹溝、パスを形成したあとの、Ｘ−Ｘの横端面を示す説明図である。
【図３ｂ】本発明の一実施例により、彫像、溝のエッチング技術で、ウェハー（ｗａｆｅｒ）のトップ及び底面に、複数の凹溝、パスを形成したあとの、Ｙ−Ｙの縦断面結構を示す説明図である。
【図４ａ】本発明の一実施例により、二つチップタイプのダイオードを作るための必要なウェハー（ｗａｆｅｒ）において、Ｘ−Ｘの横端面を示す説明図である。
【図４ｂ】本発明の一実施例により、二つチップタイプのダイオードを作るための必要なウェハー（ｗａｆｅｒ）において、Ｙ−Ｙの縦断面構造を示す説明図である。
【図５ａ】本発明の一実施例により、凹溝にガラス漿をいれ、焼結して、第一絶縁層を形成したあとのＸ−Ｘの横端面構造を示す説明図である。
【図５ｂ】本発明の一実施例により、凹溝にガラス漿をいれ、焼結して、第一絶縁層を形成したあとのＹ−Ｙの縦断面構造を示す説明図である。
【図６ａ】本発明の一実施例により、パスに金属ペストをいれ、焼結して、第一金属層を形成したあとのＸ−Ｘの横端面構造を示す説明図である。
【図６ｂ】本発明の一実施例により、パスに金属ペストをいれ、焼結して、第一金属層を形成したあとのＹ−Ｙの縦断面構造を示す説明図である。
【図７ａ】本発明の一実施例により、第一金属層にガラス漿をいれ、焼結して、第二絶縁層を形成したあとのＸ−Ｘの横端面構造を示す説明図である。
【図７ｂ】本発明の一実施例により、第一金属層にガラス漿をいれ、焼結して、第二絶縁層を形成したあとのＹ−Ｙの縦断面構造を示す説明図である。
【図８】本発明の一実施例により、彫像、溝のエッチング技術で、Ｙ軸の方向に沿って、 ウェハー（ｗａｆｅｒ）のトップに、複数の溝を形成したあとのＸ−Ｘの横端面構造を示す説明図である。
【図９】本発明の一実施例により、凹溝に金属ペストをいれ、焼結して、第二金属層を形成したあとのＸ−Ｘの横端面構造を示す説明図である。
【図１０ａ】本発明の一実施例により、ウェハー（ｗａｆｅｒ）のトップには、ｐ＋タイプのセミコンダクター及び第二金属層に対応した位置に、第三金属層をメッキしたあとのＸ−Ｘの横端面構造を示す説明図である。
【図１０ｂ】本発明の一実施例により、ウェハー（ｗａｆｅｒ）のトップには、ｐ＋タイプのセミコンダクター及び第二金属層に対応した位置に、第三金属層をメッキしたあとのＹ−Ｙの縦断面構造を示す説明図である。
【図１１ａ】本発明の一実施例により、ウェハーを分割したあとで、チップタイプのダイオード製品のＸ−Ｘの横端面構造を示す説明図である。
【図１１ｂ】本発明の一実施例により、ウェハーを分割したあとで、チップタイプのダイオード製品のＹ−Ｙの縦断面構造を示す説明図である。
【図１２】本発明の一実施例により、チップタイプのダイオード製品の局部断面を示す立体説明図である。
【符号の説明】
【００２０】
２０  第一凹溝、２１  第二凹溝、３０  第一絶縁層、３１  第二絶縁層、４０  第一金属層、４１  第二金属層、４２  第三金属層、５０  チップタイプダイオードの製品
【図１】
2005086162.tif 000003
【図２】
2005086162.tif 000004
【図３ａ】
2005086162.tif 000005
【図３ｂ】
2005086162.tif 000006
【図４ａ】
2005086162.tif 000007
【図４ｂ】
2005086162.tif 000008
【図５ａ】
2005086162.tif 000009
【図５ｂ】
2005086162.tif 000010
【図６ａ】
2005086162.tif 000011
【図６ｂ】
2005086162.tif 000012
【図７ａ】
2005086162.tif 000013
【図７ｂ】
2005086162.tif 000014
【図８】
2005086162.tif 000015
【図９】
2005086162.tif 000016
【図１０ａ】
2005086162.tif 000017
【図１０ｂ】
2005086162.tif 000018
【図１１ａ】
2005086162.tif 000019
【図１１ｂ】
2005086162.tif 000020
【図１２】
2005086162.tif 000021