(57)【要約】【課題】  短時間で確実に基材部とエピタキシャル層を分離し、かつ環境負荷の少ない安価な半導体素子のエピタキシャル層分離方法を提供する。【解決手段】  基材部２とエピタキシャル層１の間にエッチングストップ層３を有する半導体素子１０の基材部２の一部を裏面側からエッチングストップ層３まで選択的にエッチングすることで少なくとも１つ以上のエッチング窓４を開け、次にエッチング窓４からエッチングストップ層３を選択的にエッチング除去することにより、基材部２とエピタキシャル層１とを分離する。【選択図】  図３
2005072422.tif 000002
【特許請求の範囲】
【請求項１】
基材部とエピタキシャル層との間にエッチングストップ層を有する半導体素子から基材部とエピタキシャル層とを分離する半導体素子のエピタキシャル層分離方法であって、
上記基材部の一部を裏面側からエッチングストップ層に到達するまで選択的にエッチングすることにより少なくとも１つのエッチング窓を開け、
上記エッチング窓を介してエッチングストップ層を選択的にエッチング除去することを特徴とする半導体素子のエピタキシャル層分離方法。
【請求項２】
前記半導体素子が裏面発光型の発光素子又は裏面受光型の受光素子であり、上記エッチング窓の少なくとも１つがエッチング窓を通して放射光が取り出せる位置又は受光部に光を照射することができる位置にあることを特徴とする請求項１に記載の半導体素子のエピタキシャル層分離方法。
【請求項３】
前記基材部がＧａＡｓから構成され、前記エッチングストップ層がＡｌＧａＡｓ、ＡｌＡｓ，Ａｌ２Ｏ３，ＩｎＡｓ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ及びＺｎＴｅから成るグループの中から選ばれた少なくとも一つの材料から構成され、
又は、前記基材部がＩｎＰから構成され、前記エッチングストップ層がＧａＡｓ，ＡｌＧａＡｓ、ＡｌＡｓ，Ａｌ２Ｏ３，ＩｎＡｓ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ及びＺｎＴｅから成るグループの中から選ばれた少なくとも一つの材料から構成されることを特徴とする請求項１に記載の半導体素子のエピタキシャル層分離方法。
【請求項４】
前記エッチング窓を開けた半導体素子の表面を下に向けて接着剤で支持基板に仮固定した後、又は、前記エッチング窓を開けた半導体素子を配線基板にフリップチップボンディングした後、又は、前記エッチング窓を開けた半導体素子を配線基板にフリップチップボンディングし前記半導体素子のエピタキシャル層の表面や側面及び配線基板上に接着材を塗布して表面を覆った後に、前記エッチングストップ層を選択的にエッチング除去することを特徴とする請求項１の半導体素子のエピタキシャル層分離方法。
【請求項５】
請求項１のエピタキシャル層分離方法により、前記半導体素子から基材部とエピタキシャル層とを分離して得られた、支持基板又は配線基板上に残されたエピタキシャル層のみの半導体素子、又は、元の基材部から前記エッチング窓の部分だけ除去された基材部。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のエピタキシャル層分離方法に関し、特に、薄型化の要求の高い光半導体素子等のエピタキシャル層のリフトオフ技術に関する。
【背景技術】
【０００２】
光半導体素子等は他の半導体素子や光部品等と複合化して使用するために、薄型化の要求が特に高い。これら要求を満たすために、半導体素子のエピタキシャル層を基材部から分離・除去して使用するエピタキシャルリフトオフ技術というものが提案されている（特許文献１、特許文献２及び非特許文献１参照）。
【０００３】
図４（ａ）〜（ｃ）は従来のエピタキシャルリフトオフ方法の第一の例を説明するための図である。
【０００４】
この従来の方法は、最初に、図４（ａ）に示すように、ＧａＡｓの基材部５２とエピタキシャル層５１の間にＡｌＡｓのエッチング層５３を設けた半導体素子（発光素子）５０を表面を下にして支持基板６０に半導体用ワックス６１で固定する。図４（ａ）で５１Ａは発光部を表わし、５５は電極部を表している。
【０００５】
次に、図４（ｂ）に示すように、ＨＦとＨ２Ｏ（１：１０）によるウエットエッチングによりエッチング層５３を横方向から選択的にエッチングしていく。図４（ｂ）で矢印Ｅ２がエッチングの進行方向を示している。
【０００６】
最終的に、図４（ｃ）のように、Ｅ２方向のエッチングを進め、エッチング層５３を完全に溶かすことにより、基材部５２がエピタキシャル層５１から分離する。
【０００７】
また、図５は、従来のエピタキシャルリフトオフ方法の第二の例を説明するための図である。
【０００８】
図５に示すように、ＧａＡｓの基材部５２とエピタキシャル層５１との間にＡｌＡｓのエッチングストップ層５４を設けた半導体素子５０を用い、半導体素子５０の表面を半導体用ワックス６１で固めた後、裏面から基材部５２をエッチングストップ層５４までＮＨ４ＯＨとＨ２Ｏ２（１：２００）によりウエットエッチング（矢印Ｅ３）することで基材部５２を全て溶かして除去する。
【特許文献１】特開２０００−１０１１３９号公報
【特許文献２】特開平１１−３４０５６９号公報
【非特許文献１】Ｃ．Ｃａｍｐｅｒｉ−Ｇｉｎｅｓｔｅｔ，Ｍ．Ｈａｒｇｉｓ，Ｎ．Ｊｏｋｅｒｓｔ，ａｎｄ  Ｍ．Ａｌｌｅｎ，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  Ｐｈｏｔｏｎｉｃｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．３，Ｎｏ．１２，ｐｐ．１１２３−１１２６，１９９１．
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記従来の方法によれば、基材部を取り除き薄膜のエピタキシャル層を得ることができるが、種々の問題点を有している。
【００１０】
具体的には、従来のエピタキシャルリフトオフ方法の第一の例は、基材部５２とエピタキシャル層５１との間に設けた薄いエッチング層５３を横方向からエッチングしている。このエッチング層５３の厚みは５０ｎｍ〜２００ｎｍ程度であり、これに対してチップの大きさは直径１００〜５００μｍ程度で、またアレイ状で使用する場合では、数ｍｍ程度の大きさになる場合もある。従って、大型のアレイの場合には、アレイ全体にわたる広く薄いエッチング層５３を、この薄いエッチング層５３を通して周囲から順次にエッチングしていくには非常に時間がかかるという問題があった。
【００１１】
また、半導体素子（発光素子）５０を固定する際に、半導体用ワックス６１がエッチング層５３より上に這い上がってしまうと、エッチング層５３の端面が隠されてしまうので、エッチングそのものができなくなるという問題もあった。
【００１２】
また、逆に半導体用ワックス６１が、エッチング層５３より上に這い上がらないようにすると、エピタキシャル層５１の側面が剥き出しになる可能性があるが、この部分にＡｌＧａＡｓなどの材料が使われているとエッチング層５３と同様にエッチングされてしまうという問題があった。
【００１３】
また、従来のエピタキシャルリフトオフ方法の第二の例では、厚みが１μｍ〜１０μｍ程度のエピタキシャル層５１を残して、厚みが１００μｍ〜６００μｍ程度の基材部５２の全体をエッチングで溶かして除去してしまうことになる。この溶かしてしまう基材部５２にはＧａＡｓやＩｎＰが用いられるが、ＧａやＩｎは希少金属材料であり高価な材料であり、また、Ａｓは有害物質であるため、これら材料を大量に溶かして廃棄してしまうことは、資源及び環境の観点から問題があった。また、有害なＧａＡｓの廃液を処理するには高価な廃液処理装置を用いる必要があり、製造コストが上がるという問題もあった。
【００１４】
そこで、本発明は、上記従来技術の問題点に鑑みて成されたものであり、その目的とするところは、エッチングにより溶かす基材部の量を減らし、かつ効率的に基材部を除去することが可能な省資源で環境負荷の少ない安価な半導体素子のエピタキシャル層分離方法を提供することにある。
【００１５】
さらに、本発明の他の目的は、環境負荷が少ない安価な半導体素子を提供することであり、また、廃棄処理の容易でかつリサイクル可能な半導体素子の基材部を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明では、基材部とエピタキシャル層との間にエッチングストップ層を有する半導体素子から基材部とエピタキシャル層とを分離する半導体素子のエピタキシャル層分離方法であって、上記基材部の一部を裏面側からエッチングストップ層に到達するまで選択的にエッチングすることにより少なくとも１つのエッチング窓を開け、上記エッチング窓を介してエッチングストップ層を選択的にエッチング除去する。
【００１７】
例えば、前記半導体素子が裏面発光型の発光素子であり、上記エッチング窓の少なくとも１つがエッチング窓を通して放射光が取り出せる位置にある。あるいは、前記半導体素子が裏面受光型の受光素子であり、前記エッチング窓の少なくとも１つがエッチング窓を通して受光部に光を照射することができる位置にある。
【００１８】
好ましくは、前記基材部がＧａＡｓから構成され、前記エッチングストップ層がＡｌＧａＡｓ、ＡｌＡｓ，Ａｌ２Ｏ３，ＩｎＡｓ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ及びＺｎＴｅから成るグループの中から選ばれた少なくとも一つの材料から構成され、又は、前記基材部がＩｎＰから構成され、前記エッチングストップ層がＧａＡｓ，ＡｌＧａＡｓ、ＡｌＡｓ，Ａｌ２Ｏ３，ＩｎＡｓ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ及びＺｎＴｅから成るグループの中から選ばれた少なくとも一つの材料から構成される。
【００１９】
好ましくは、前記ＧａＡｓから構成された基材部に形成されたエッチング窓が、ＳｉＣｌ４：ＳＦ６（２：１）のガスを用いたドライエッチングあるいはクエン酸５０％溶液：Ｈ２Ｏ２（５：１）又はＮＨ４ＯＨ：Ｈ２Ｏ２（１：２０〜２００）を用いたウエットエッチングの少なくともいずれかのプロセスを用いて形成される。
【００２０】
あるいは、前記ＩｎＰの基材部に形成されたエッチング窓が、Ｃｌ２のガスを用いたドライエッチングあるいはＢｒ２：ＣＨ３ＯＨ（１：１０）を用いたウエットエッチングの少なくともいずれかのプロセスを用いて形成される。
【００２１】
前記ＡｌＧａＡｓ、ＡｌＡｓ及びＡｌ２Ｏ３のエッチングストップ層を選択的にエッチング除去するのに、例えば、ＨＦ：Ｈ２Ｏ（１：１０）によるウエットエッチングを用いる。
【００２２】
前記ＩｎＡｓのエッチングストップ層を選択的にエッチング除去するのに、例えば、ＨＣｌ：Ｈ２Ｏ（１：５〜２０）によるウエットエッチングを用いても良い。
【００２３】
前記ＣｄＳｅのエッチングストップ層を選択的にエッチング除去するのに、例えば、ＨＮＯ３：ＣＨ３ＣＯＯＨ（１：１）によるウエットエッチングを用いても良い。
【００２４】
前記ＣｄＴｅのエッチングストップ層を選択的にエッチング除去するのに、例えば、ＨＮＯ３：ＨＦ（１：１）又はＨＮＯ３：ＨＣｌ：Ｈ２Ｏ（１：１：０．５）によるウエットエッチングを用いても良い。
【００２５】
前記ＣｄＳのエッチングストップ層を選択的にエッチング除去するのに、例えば、ＨＮＯ３：ＣＨ３ＣＯＯＨ：Ｈ２Ｏ（６：６：１）又はＨＣｌ蒸気によるウエットエッチングを用いても良い。
【００２６】
前記ＺｎＴｅのエッチングストップ層を選択的にエッチング除去するのに、例えば、ＮａＯＨによるウエットエッチングを用いても良い。
【００２７】
前記ＧａＡｓのエッチングストップ層を選択的にエッチング除去するのに、クエン酸５０％溶液：Ｈ２Ｏ２（５：１）、又は、ＮＨ４ＯＨ：Ｈ２Ｏ２（１：２０〜２００）を用いたウエットエッチングのいずれかのプロセスを用いても良い。
【００２８】
また、前記エッチングストップ層の厚さが５０ｎｍから１μｍの範囲内にあることが好ましい。
【００２９】
さらに、前記エッチング窓を開けた半導体素子の表面を下に向けて半導体用ワックスで支持基板に仮固定した後に、前記エッチングストップ層を選択的にエッチング除去することが好ましい。
【００３０】
さらに、前記エッチング窓を開けた半導体素子を配線基板にフリップチップボンディングした後に、前記エッチングストップ層を選択的にエッチング除去することが好ましい。
【００３１】
さらに、前記配線基板に前記半導体素子をフリップチップボンディングした後に、前記配線基板と前記半導体素子との間にアンダーフィル材を挿入固化し、その後、前記エッチングストップ層を選択的にエッチング除去することが好ましい。
【００３２】
さらに、前記配線基板とフリップチップボンディングした半導体素子との間にアンダーフィル材を挿入固化した後、前記半導体素子のエピタキシャル層の側面部及び配線基板上に半導体用ワックスを塗布して表面を覆い、その後、前記エッチングストップ層を選択的にエッチング除去することが好ましい。
【００３３】
また、本発明では、上記エピタキシャル層分離方法により、前記半導体素子から基材部とエピタキシャル層とを分離してエピタキシャル層のみを支持基板又は配線基板上に残すことにより、所望の半導体素子が得られる。
【００３４】
また、本発明では、上記エピタキシャル層分離方法により、前記半導体素子から基材部とエピタキシャル層とを分離することにより基材部が得られる。この基材部は元の基材部から前記エッチング窓の部分だけ除去されている。
【発明の効果】
【００３５】
本発明によれば、エッチングで溶かす基材部の量を減らすことができるので、省資源で環境負荷が少ない製造方法を提供できる。また、短時間でエッチングストッパ層をエッチングでき容易にワックス等で周囲を保護できるので、エッチングによるエピタキシャル層へのダメージが少ない安価な製造方法を提供できる。
【００３６】
また、本発明のエピタキシャルリフトオフ方法により製造した半導体素子は、搬送や搭載やエッチングによるダメージも受けにくいので、信頼性の高い薄型の半導体素子を提供することができる。また、この半導体素子は有害なＧａＡｓ基材部も持たないので市場に出回る有害物質を大幅に減らすことができる。
【００３７】
また、本発明に係るエピタキシャルリフトオフ方法により製造した基材部は、容易に回収できるので、リサイクル材として使用することができる。
【発明を実施するための最良の形態】
【００３８】
以下、図面を参照し、本発明の最良の実施形態を説明する。
【００３９】
図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）及び図３（ａ）〜（ｂ）は、本発明に係るエピタキシャルリフトオフ方法の一実施形態を工程順に示した説明図である。
【００４０】
図１（ａ）は、本発明に係る半導体素子の一形態を示す図である。エピタキシャル層１は基材部２の上にエッチングストップ層３を挟んで形成されており、エピタキシャル層１側に発光部１Ａと電極部５ａ、５ｂを有する発光素子１０である。ここで、基材部２は、ＧａＡｓ又はＩｎＰから成り、エッチングストップ層３は、ＡｌＧａＡｓ（Ａｌ組成５０％以上）又は、ＩｎＡｓ又は、ＣｄＳｅ又は、ＣｄＴｅ又は、ＣｄＳ又は、ＺｎＴｅから成るが、以後、断りのない限り、基材部２はＧａＡｓ、エッチングストップ層３はＡｌＧａＡｓとして説明する。
【００４１】
エッチングストップ層３の厚みは、厚ければ厚いほど確実にエッチングをとめることができるが、厚くすると当然エッチングストップ層３の形成に時間がかかるようになるので、通常は１００〜２００ｎｍ程度が適当である。
【００４２】
図１（ｂ）は、本発明の第一の工程である基材部２にエッチング窓４を形成するエッチング工程の途中状況を示す図である。
【００４３】
図１（ａ）に示した発光素子１０を反転し、所定の位置にエッチング窓４を形成するためＮｉマスク６を用いて、基材部２の一部を裏面からエッチング（矢印Ｅ０方向）している途中状況を示している。
【００４４】
図１（ｃ）は、本発明の第一の工程である基材部にエッチング窓を形成するエッチング工程の終了した状況を示す図である。エッチングがエッチングストップ層３に達しエッチング窓４の形成が完了している。
【００４５】
ＧａＡｓの基材部２に所定の大きさの深穴を開ける方法としては、ドライエッチングの一つである反応性イオンエッチング（ＲＩＥ）があるが、エッチングをＡｌＧａＡｓのエッチングストップ層３で止める必要があるため、ＧａＡｓとＡｌＧａＡｓで選択的なエッチング特性を有するＳｉＣｌ４：ＳＦ６（２：１）のガスを用いた反応性イオンエッチング（ＲＩＥ）を用いている。
【００４６】
しかしながら、素子の厚みが薄い場合にはＧａＡｓとＡｌＧａＡｓで選択的なエッチング特性を有するクエン酸５０％溶液：Ｈ２Ｏ２（５：１）、又は、ＮＨ４ＯＨ：Ｈ２Ｏ２（１：２０〜２００）、を用いたウエットエッチングでも可能である。また、どちらか一方のみで加工するのではなく、両方のプロセスを併用しても良い。ウエットエッチングを行う場合には、図示していないが、発光素子の下面および側面を半導体用ワックス等で保護することは当然のことである。
【００４７】
また、図１（ｃ）では発光部１Ａに対応する位置の１箇所のみをエッチングしているが、素子が大きい場合や、素子外形に対して発光部１Ａが中心にない場合等には、発光部１Ａ以外の複数箇所をエッチングして、複数個のエッチング窓４を形成しても良い。例えば、半導体素子が裏面発光型の発光素子の場合、エッチング窓４の少なくとも１つがエッチング窓４を通して放射光が取り出せる位置にあることが好ましい。また、半導体素子が裏面受光型の受光素子の場合、エッチング窓４の少なくとも１つがエッチング窓４を通して受光部に光を照射することができる位置にあることが好ましい。
【００４８】
図示していないが、第二の工程としては光特性の検査選別工程がある。第一の工程で発光部１Ａに対応する位置にエッチング窓４が開くので、発光素子１０の発光特性を測定できるようになる。発光素子１０が可視光の裏面発光タイプの場合では、基材部２があると光特性が測定できないので、この工程に来て初めて光特性の検査選別が可能となる。また、ＧａＡｓの基材部２を透過する長波長の光を出す発光素子の場合であっても、基材部２がない最終形態での発光特性の検査選別を行うことは重要である。本工程で検査選別を行うことで、後工程に良品だけを回すことができるようになり、効率的な生産が可能となる。歩留まり等の状況により、本工程は省略も可能であるが、上記のように実施することが好ましい。
【００４９】
図２（ａ）は、本発明の第三の工程であるフリップチップボンディングを行った後の状況を示す図である。図１（ｃ）に示したエッチング窓４を形成した発光素子１０をボンディング用のパッド２１が形成された配線基板２０にフリップチップボンディングを行い、発光素子１０の電極部５と配線基板２０のボンディング用パッド２１が接続されている。
【００５０】
本工程では、エッチング窓４は開いているものの、基材部４はしっかりと残っているので、エピタキシャル層１にストレスをかけることなく、従来のフリップチップボンダを用いて容易にハンドリングでき、また容易に所定の位置に搭載することができる。
【００５１】
図２（ｂ）は、本発明の第四の工程であるアンダーフィル充填を行った後の状況を示す図である。図２（ａ）に示したフリップチップボンディングした発光素子１０と配線基板２０との隙間にアンダーフィル材２２を充填して発光素子１０を固定した状態を示している。
【００５２】
薄膜化した後のエピタキシャル膜１が、アンダーフィル材２２の熱による膨張収縮による応力を受けない様に、アンダーフィル材２２はフィラー含有量が大きく熱膨張係数が小さい物が望ましい。また、発光素子１０と配線基板２０との隙間も数μｍ〜２０μｍ程度以下とできるだけ小さい方がアンダーフィル材２２が薄くなり、熱による膨張収縮量が少なくなるので望ましい。
【００５３】
通常、発光素子１０の電極部５ａ，５ｂは、アノードとカソードの２個であるが、素子の姿勢を安定させ接続強度を増すためにダミーの電極を追加している場合や、光素子が電極に対して小さい場合などでは、アンダーフィル材２２で補強する必要がない場合もあるが、信頼性等を考えるとアンダーフィル材２２で補強することが好ましい。
【００５４】
図２（ｃ）は、本発明の第五の工程である半導体用ワックス塗布を行った後の状況を示す図である。ここでの半導体ワックスは、エッチング液に対して耐性を有する接着剤である。図２（ｂ）に示したアンダーフィル材２２を充填した発光素子１０のエピタキシャル層１の側面及び配線基板２０上に半導体用ワックス２３を塗布した状態を示している。この工程は、発光素子１０のエピタキシャル層１にＡｌＧａＡｓが使用されている場合や、配線基板２０がアルミナセラミックス製である場合など、後工程のエッチング工程でエッチングされるのを防ぐためであり、発光素子１０や配線基板２０の材料によっては不要となる場合がある。
【００５５】
図３（ａ）は、本発明の第六の工程であるエッチングストップ層をエッチングしている状況を示す図である。ＡｌＧａＡｓ（Ａｌ組成５０％以上）のエッチングストップ層３を選択的にエッチング除去するのに、ＨＦ：Ｈ２Ｏ（１：１０）によるウエットエッチングを用いている。矢印Ｅ１がエッチング窓４を通してエッチングストップ層３をエッチングしている状況を示している。図４（ｂ）に示した従来例と異なり、発光素子１０の周囲からではなくエッチング窓４からエッチングを行うため、素子固定用のアンダーフィル材２２や素子保護用の半導体用ワックス２３などによりエッチングＥ１が阻害されることがないので、安定したエッチングが可能である。
【００５６】
また、図１（ｂ）で述べたように、発光素子１０が大きい場合や発光部１Ａが素子中心にない場合などでも、エッチング窓４を複数個配置することで、エピタキシャル層１と基材部２とに挟まれた薄いエッチングストップ層３をエッチングしていく距離を短くすることができるので、短時間でエッチングストップ層３のエッチングを完了させることができる。
【００５７】
図３（ｂ）は、本発明の第七の工程である半導体用ワックス２３を取り除いた状況を示す図であり、エッチングストップ層３が全てなくなり、基材部２Ａがエピタキシャル層１だけの半導体素子（発光素子）１０Ａと分離されている状況を示している。
【００５８】
ただし、図２（ｃ）で示した第五の工程で説明したようにエピタキシャル層１や配線基板２０の保護が必要ない場合は、当然、本工程も必要なくなる。この場合、第六のエッチング工程が終了した時点で、基材部２がエピタキシャル層１から分離されることになる。
【００５９】
以上、図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）及び図３（ａ）〜（ｂ）で示したようなエピタキシャルリフトオフ方法によれば、エッチングで溶かす有害なＧａＡｓの基材部２の量を減らすことができると共に、短時間で確実にＡｌＧａＡｓのエッチングストップ層３をエッチングできるので、省資源で環境負荷が少ない安価な製造方法が提供できる。
【００６０】
また、図３（ｂ）に示したように、本発明のエピタキシャル方法で分離されるエピタキシャル層１だけの半導体素子（発光素子）１０Ａと基材部２Ａは本発明の一実施例を示す半導体素子及び半導体素子基材部である。
【００６１】
本発明の半導体素子１０Ａは、必要な個所に固定された後にエピタキシャル層１だけの薄型化されるので、搬送や搭載時の応力等の影響を受けにくく、また、エッチング時に半導体用ワックス２３で保護されているためエッチングによるダメージも受けることがないので安定した特性を実現できる。また、この半導体素子は有害なＧａＡｓ基材部も持たないので市場に出回る有害物質を大幅に減らすことができる。
【００６２】
本発明の分離された半導体素子基材部２Ａは、エッチング窓４はあるものの、ほぼそのままの形状で分離されるので、回収が容易でリサイクル材料として使用することもできる。
【００６３】
尚、上記説明では、半導体素子を発光素子として説明したが、受光素子においても、第二工程の検査工程で、発光特性の変わりに受光特性を測定するだけで、それ以外の工程は全て同様に行うことができる。
【００６４】
また、半導体素子としては、上記発光素子と受光素子をそれぞれアレイ化したものでも良く、発光素子と受光素子が混在したアレイでも良い。
【００６５】
また、上記説明では、基材部２はＧａＡｓとして説明したが、基材部２がＩｎＰの場合は、エッチング窓４の形成には、Ｃｌ２のガスを用いたドライエッチング及びＢｒ２：ＣＨ３ＯＨ（１：１０）を用いたウエットエッチングの少なくともどれか一つのプロセスを用いて形成することができる。
【００６６】
また、上記説明では、エッチングストップ層３はＡｌＧａＡｓとして説明したが、エッチングストップ層３がＩｎＡｓの場合には、エッチングストップ層３を選択的にエッチング除去するのに、ＨＣｌ：Ｈ２Ｏ（１：５〜２０）によるウエットエッチングを用いれば良い。
【００６７】
また、エッチングストップ層３がＣｄＳｅの場合には、エッチングストップ層３を選択的にエッチング除去するのに、ＨＮＯ３：ＣＨ３ＣＯＯＨ（１：１）によるウエットエッチングを用いれば良い。
【００６８】
また、エッチングストップ層３がＣｄＴｅの場合には、エッチングストップ層３を選択的にエッチング除去するのに、ＨＮＯ３：ＨＦ（１：１）又は、ＨＮＯ３：ＨＣｌ：Ｈ２Ｏ（１：１：０．５）によるウエットエッチングを用いれば良い。
【００６９】
また、エッチングストップ層３がＣｄＳの場合には、エッチングストップ層３を選択的にエッチング除去するのに、ＨＮＯ３：ＣＨ３ＣＯＯＨ：Ｈ２Ｏ（６：６：１）又は、ＨＣｌ蒸気によるウエットエッチングを用いれば良い。
【００７０】
また、エッチングストップ層３がＺｎＴｅの場合には、エッチングストップ層３を選択的にエッチング除去するのに、ＮａＯＨによるウエットエッチングを用いれば良い。
【００７１】
上記の半導体素子において、基材部２がＧａＡｓから構成されている場合には、エッチングストップ層３がＡｌＧａＡｓ、ＡｌＡｓ，Ａｌ２Ｏ３，ＩｎＡｓ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ及びＺｎＴｅから成るグループの中から選ばれた少なくとも一つの材料から構成される。
【００７２】
あるいは、基材部２がＩｎＰから構成されている場合には、エッチングストップ層３がＧａＡｓ，ＡｌＧａＡｓ、ＡｌＡｓ，Ａｌ２Ｏ３，ＩｎＡｓ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ及びＺｎＴｅから成るグループの中から選ばれた少なくとも一つの材料から構成される。
【００７３】
上記ＡｌＧａＡｓ、ＡｌＡｓ及びＡｌ２Ｏ３のエッチングストップ層３を選択的にエッチング除去するのに、ＨＦ：Ｈ２Ｏ（１：１０）によるウエットエッチングを用いる。
【００７４】
また、上記ＧａＡｓのエッチングストップ層３を選択的にエッチング除去するのに、クエン酸５０％溶液：Ｈ２Ｏ２（５：１）、又は、ＮＨ４ＯＨ：Ｈ２Ｏ２（１：２０〜２００）を用いたウエットエッチングのいずれかのプロセスを用いる。
【００７５】
以上述べた半導体素子の組成や各エッチング条件は、選択的エッチングが効率的に可能な代表例であり、従って、多少組成やエッチング条件が変わり、選択的なエッチングの効率が悪くなったとしても、選択的なエッチングが可能であれば本発明の範囲に含まれる。
【００７６】
半導体素子としては、エピタキシャル膜１と基材部２の間に選択的にエッチング可能なエッチングストッパ層３を有する同様な構造のものなら適用可能であり、そのため、光素子に限らず、光素子と他の電気回路を含んだ光電気複合素子や、光素子を含まない電気回路だけのものでも適用可能である。
【００７７】
なお、上記に開示した内容から、下記の付記に示した発明が導ける。
【００７８】
（付記１）  基材部とエピタキシャル層との間にエッチングストップ層を有する半導体素子から基材部とエピタキシャル層とを分離する半導体素子のエピタキシャル層分離方法であって、
上記基材部の一部を裏面側からエッチングストップ層に到達するまで選択的にエッチングすることにより少なくとも１つのエッチング窓を開け、
上記エッチング窓を介してエッチングストップ層を選択的にエッチング除去することを特徴とする半導体素子のエピタキシャル層分離方法。
【００７９】
（付記２）  前記半導体素子が裏面発光型の発光素子であり、上記エッチング窓の少なくとも１つがエッチング窓を通して放射光が取り出せる位置にあることを特徴とする付記１に記載の半導体素子のエピタキシャル層分離方法。
【００８０】
（付記３）  前記半導体素子が裏面受光型の受光素子であり、前記エッチング窓の少なくとも１つがエッチング窓を通して受光部に光を照射することができる位置にあることを特徴とする付記１に記載の半導体素子のエピタキシャル層分離方法。
【００８１】
（付記４）  前記基材部がＧａＡｓから構成され、前記エッチングストップ層がＡｌＧａＡｓ、ＡｌＡｓ，Ａｌ２Ｏ３，ＩｎＡｓ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ及びＺｎＴｅから成るグループの中から選ばれた少なくとも一つの材料から構成され、又は、前記基材部がＩｎＰから構成され、前記エッチングストップ層がＧａＡｓ，ＡｌＧａＡｓ、ＡｌＡｓ，Ａｌ２Ｏ３，ＩｎＡｓ、ＣｄＳｅ、ＣｄＴｅ、ＣｄＳ及びＺｎＴｅから成るグループの中から選ばれた少なくとも一つの材料から構成されることを特徴とする付記１に記載の半導体素子のエピタキシャル層分離方法。
【００８２】
（付記５）  前記ＧａＡｓから構成された基材部に形成されたエッチング窓が、ＳｉＣｌ４：ＳＦ６（２：１）のガスを用いたドライエッチングあるいはクエン酸５０％溶液：Ｈ２Ｏ２（５：１）又はＮＨ４ＯＨ：Ｈ２Ｏ２（１：２０〜２００）を用いたウエットエッチングの少なくともいずれかのプロセスを用いて形成されることを特徴とする付記４に記載の半導体素子のエピタキシャル層分離方法。
【００８３】
（付記６）  前記ＩｎＰの基材部に形成されたエッチング窓が、Ｃｌ２のガスを用いたドライエッチングあるいはＢｒ２：ＣＨ３ＯＨ（１：１０）を用いたウエットエッチングの少なくともいずれかのプロセスを用いて形成されることを特徴とする付記４に記載の半導体素子のエピタキシャル層分離方法。
【００８４】
（付記７）  前記ＡｌＧａＡｓ、ＡｌＡｓ及びＡｌ２Ｏ３のエッチングストップ層を選択的にエッチング除去するのに、ＨＦ：Ｈ２Ｏ（１：１０）によるウエットエッチングを用いたことを特徴とする付記４に記載の半導体素子のエピタキシャル層分離方法。
【００８５】
（付記８）  前記ＩｎＡｓのエッチングストップ層を選択的にエッチング除去するのに、ＨＣｌ：Ｈ２Ｏ（１：５〜２０）によるウエットエッチングを用いたことを特徴とする付記４に記載の半導体素子のエピタキシャル層分離方法。
【００８６】
（付記９）  前記ＣｄＳｅのエッチングストップ層を選択的にエッチング除去するのに、ＨＮＯ３：ＣＨ３ＣＯＯＨ（１：１）によるウエットエッチングを用いたことを特徴とする付記４に記載の半導体素子のエピタキシャル層分離方法。
【００８７】
（付記１０）  前記ＣｄＴｅのエッチングストップ層を選択的にエッチング除去するのに、ＨＮＯ３：ＨＦ（１：１）又はＨＮＯ３：ＨＣｌ：Ｈ２Ｏ（１：１：０．５）によるウエットエッチングを用いたことを特徴とする付記４に記載の半導体素子のエピタキシャル層分離方法。
【００８８】
（付記１１）  前記ＣｄＳのエッチングストップ層を選択的にエッチング除去するのに、ＨＮＯ３：ＣＨ３ＣＯＯＨ：Ｈ２Ｏ（６：６：１）又はＨＣｌ蒸気によるウエットエッチングを用いたことを特徴とする付記４に記載の半導体素子のエピタキシャル層分離方法。
【００８９】
（付記１２）  前記ＺｎＴｅのエッチングストップ層を選択的にエッチング除去するのに、ＮａＯＨによるウエットエッチングを用いたことを特徴とする付記４に記載の半導体素子のエピタキシャル層分離方法。
【００９０】
（付記１３）  前記ＧａＡｓのエッチングストップ層を選択的にエッチング除去するのに、クエン酸５０％溶液：Ｈ２Ｏ２（５：１）、又は、ＮＨ４ＯＨ：Ｈ２Ｏ２（１：２０〜２００）を用いたウエットエッチングのいずれかのプロセスを用いたことを特徴とする付記４に記載の半導体素子のエピタキシャル層分離方法。
【００９１】
（付記１４）  前記エッチングストップ層の厚さが５０ｎｍから１μｍの範囲内にあることを特徴とする付記１に記載の半導体素子のエピタキシャル層分離方法。
【００９２】
（付記１５）  前記エッチング窓を開けた半導体素子の表面を下に向けて接着剤で支持基板に仮固定した後に、前記エッチングストップ層を選択的にエッチング除去することを特徴とする付記１に記載の半導体素子のエピタキシャル層分離方法。
【００９３】
（付記１６）  前記エッチング窓を開けた半導体素子を配線基板にフリップチップボンディングした後に、前記エッチングストップ層を選択的にエッチング除去することを特徴とする付記１に記載の半導体素子のエピタキシャル層分離方法。
【００９４】
（付記１７）  前記配線基板に前記半導体素子をフリップチップボンディングした後に、前記配線基板と前記半導体素子との間にアンダーフィル材を挿入固化し、その後、前記エッチングストップ層を選択的にエッチング除去することを特徴とする付記１６に記載の半導体素子のエピタキシャル層分離方法。
【００９５】
（付記１８）  前記配線基板とフリップチップボンディングした半導体素子との間にアンダーフィル材を挿入固化した後、前記半導体素子のエピタキシャル層の側面部及び配線基板上に接着剤を塗布して表面を覆い、その後、前記エッチングストップ層を選択的にエッチング除去することを特徴とする付記１６の半導体素子のエピタキシャル層分離方法。
【００９６】
（付記１９）  付記１のエピタキシャル層分離方法により、前記半導体素子から基材部とエピタキシャル層とを分離してエピタキシャル層のみを支持基板又は配線基板上に残すことにより得られた半導体素子。
【００９７】
（付記２０）  付記１のエピタキシャル層分離方法により、前記半導体素子から基材部とエピタキシャル層とを分離して得られ、かつ元の基材部から前記エッチング窓の部分だけ除去された基材部。
【図面の簡単な説明】
【００９８】
【図１】本発明に係る半導体素子のエピタキシャル層分離方法（エピタキシャルリフトオフ方法）の一実施形態を説明するための図である。（ａ）は本発明に係る半導体素子の一形態を示す図であり、（ｂ）は本発明の第一の工程である基材部にエッチング窓を形成するエッチング工程の途中状況を示す図であり、（ｃ）は本発明の第一の工程である基材部にエッチング窓を形成するエッチング工程の終了した状況を示す図である。
【図２】本発明に係る半導体素子のエピタキシャル層分離方法（エピタキシャルリフトオフ方法）の一実施形態を説明するための図である。（ａ）は本発明の第三の工程であるフリップチップボンディングを行った後の状況を示す図であり、（ｂ）は本発明の第四の工程であるアンダーフィル充填を行った後の状況を示す図であり、（ｃ）は本発明の第五の工程である半導体用ワックス塗布を行った後の状況を示す図である。
【図３】本発明に係る半導体素子のエピタキシャル層分離方法（エピタキシャルリフトオフ方法）の一実施形態を説明するための図である。（ａ）は本発明の第六の工程であるエッチングストップ層をエッチングしている状況を示す図であり、（ｂ）は本発明の第七の工程である半導体用ワックスを取り除いた状況を示す図である。
【図４】従来のエピタキシャルリフトオフ方法の一例を説明するための図である。（ａ）は半導体素子を支持基板に張付けた状況を示す図であり、（ｂ）は（ａ）で得られた半導体素子をエッチングしている途中状況を示す図であり、（ｃ）は（ｂ）で得られた半導体素子のエッチングが終了した状況を示す図である。
【図５】従来のエピタキシャルリフトオフ方法の他の一例を説明するための図である。
【符号の説明】
【００９９】
１  エピタキシャル層
１Ａ  発光部
２、２Ａ  基材部
３  エッチングストップ層
４  エッチング窓
５、５ａ、５ｂ  電極部
６  Ｎｉマスク
１０、１０Ａ  半導体素子（発光素子）
２０  配線基板
２１  パッド部
２２  アンダーフィル材
２３  半導体用ワックス
５０  半導体素子（発光素子）
５１  エピタキシャル層
５１Ａ  発光部
５２  基材部
５３  エッチング層
５４  エッチングストップ層
Ｅ０、Ｅ１、Ｅ２、Ｅ３  エッチング方向
【図１】
2005072422.tif 000003
【図２】
2005072422.tif 000004
【図３】
2005072422.tif 000005
【図４】
2005072422.tif 000006
【図５】
2005072422.tif 000007