(57)【要約】【課題】  低熱抵抗、並びに、フィンガー内の良好な均熱性を有した半導体装置を提供する。【解決手段】  図１及び図２に示す半導体装置は、半導体基板１上に形成されたHBTと、半導体基板１上にサブコレクタ層２を介して設けられ、前記HBTにおいて発生した熱を前記半導体基板１へと放散する放熱電極13（放熱部材）と、前記HBTのエミッタ電極11直上に配置されたエミッタ電極配線12と前記放熱電極13とを接続するエミッタ配線16と、を備えている。ここで、前記エミッタ配線16は、前記エミッタ電極配線12の長手方向の端部を残して、前記エミッタ電極配線12の一部に接続されている。【選択図】  図１
2005243897.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたヘテロ接合バイポーラトランジスタと、
半導体基板上に設けられ、前記へテロ接合バイポーラトランジスタにおいて発生した熱を前記半導体基板へと放散する放熱部材と、
前記へテロ接合バイポーラトランジスタのエミッタ直上に配置されたエミッタ電極配線と、
前記放熱部材と前記エミッタ電極配線とを接続するエミッタ配線と、を備え、
前記エミッタ配線は、前記エミッタ電極配線の長手方向の端部を残して、前記エミッタ電極配線の一部に接続されていることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記エミッタ配線は、前記エミッタ電極配線の長手方向の両端部を残して、前記エミッタ電極配線の一部に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記エミッタ配線が接続されている前記エミッタ電極配線の一部は、前記へテロ接合バイポーラトランジスタの動作領域に対応していることを特徴とする半導体装置。
【請求項４】
請求項１乃至３の何れか一項に記載の半導体装置において、
前記へテロ接合バイポーラトランジスタは前記半導体基板上に複数形成されており、
前記エミッタ配線は、前記各へテロ接合バイポーラトランジスタのエミッタ直上に配置されたエミッタ電極配線のそれぞれと前記放熱部材とを接続していることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記エミッタ配線は、互いに隣り合う２つの前記へテロ接合バイポーラトランジスタについて、一方の前記エミッタ電極配線における非動作領域に対応する部分と他方の前記エミッタ電極配線における動作領域に対応する部分とを接続していることを特徴とする半導体装置。
【請求項６】
請求項１乃至５の何れか一項に記載の半導体装置において、
前記へテロ接合バイポーラトランジスタにおけるエミッタ層とエミッタコンタクト層との間に、エミッタバラスト抵抗層が設けられていることを特徴とする半導体装置。
【請求項７】
請求項１乃至６の何れか一項に記載の半導体装置において、
前記へテロ接合バイポーラトランジスタのエミッタコンタクト層上に、エミッタバラスト抵抗層が設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
へテロ接合バイポーラトランジスタ(HBT, Hetero junction Bipolar Transistors)は出力電力密度が高く、半導体チップ面積の縮小に有効であり、かつ単一電源動作が可能であることから、小型化・低価格化要求の強い携帯電話用高出力電力増幅器に適している。
【０００３】
しかしながらHBTは、出力電力密度が高くなる分、発熱密度が高くなり、その性能がデバイス温度で著しく制限される。例えば、HBTの熱抵抗が高い場合、高出力特性が得られず、さらに信頼性が悪化する。そのためHBTの高性能化を図るためには、放熱性能を高め、熱抵抗を低減することが重要であった。
【０００４】
このような背景により、従来からHBTを用いた高出力電力増幅器には様々な放熱対策が行われてきた。
【０００５】
HBTで生じた熱は半導体基板を通じて基板裏面方向に拡散するため、HBTの放熱性能を改善するためには、基板の厚みを薄くする方法がとられた。
【０００６】
この方法の場合、例えばGaAs半導体基板を用いた場合、基板の厚みを約20um以下にすることで放熱性能が改善することが経験的に確かめられている。しかしGaAs半導体基板を20um以下に薄くした場合、機械的強度が不足するという問題が新たに生じた。
【０００７】
このような課題を解決するために、HBTのエミッタ電極配線からHBT近傍に配置されたバイアホールへ放熱する構造が開示されている（特許文献１参照）。この技術によれば、HBTで発生した熱はエミッタ配線からバイアホールを介して基板裏面に放熱されるため、半導体基板を薄くしなくても低熱抵抗化が図れる。
【０００８】
また別の解決策として、図１８及び図１９に示すように、HBT近傍に放熱用電極を形成してエミッタ電極配線から放熱する構造も開示されている（特許文献２，３参照）。この技術によれば、前記同様にHBTで生じた熱は、エミッタ電極配線からエアブリッジ配線を介して基板表面に放熱され、そしてGaAs基板中に拡散する。
【特許文献１】特開平８‐２７９５６２号公報
【特許文献２】特願平８−２２７８９６号公報
【特許文献３】特開平１０‐１４４８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、HBTの熱抵抗を低減した場合、HBT単一フィンガー内電流コラプスが生じるという新たな問題が生じた。電流コラプスとは、図20で示すように、高電圧領域で電流が急激に減少する、という現象である。
【００１０】
単一フィンガー内電流コラプスが生じると、フィンガー内の一部分のみに電流が集中するため、高出力特性が得られず、さらに信頼性が悪化する。
【００１１】
この電流コラプスが生じる理由は、フィンガー内の端部と中央部で温度不均一が生じた場合、温度低下と共にHBTの閾値が低下し、さらに電流利得が増加するため、フィンガー内の中央部のみしか動作しなくなるからである。さらにHBTの熱抵抗が低いほど、フィンガー内の電流利得差が拡大するため、この電流コラプスの影響が顕著になる。
【００１２】
そのため従来技術では、HBTの熱抵抗低減と、フィンガー内電流コラプスの抑制を共に満たすことができなかった。
【００１３】
本発明は、上記問題点に鑑みてなされたものであって、低熱抵抗、並びに、フィンガー内の良好な均熱性を有した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明による半導体装置は、半導体基板上に形成されたヘテロ接合バイポーラトランジスタと、半導体基板上に設けられ、へテロ接合バイポーラトランジスタにおいて発生した熱を半導体基板へと放散する放熱部材と、へテロ接合バイポーラトランジスタのエミッタ直上に配置されたエミッタ電極配線と、エミッタ電極配線と放熱部材とを接続するエミッタ配線と、を備え、エミッタ配線は、エミッタ電極配線の長手方向の端部を残して、エミッタ電極配線の一部に接続されていることを特徴とする。
【００１５】
すなわち、エミッタ配線とエミッタ電極配線との接続部を、エミッタ電極配線における長手方向の端部を残した一部に限ることにより、温度が高いHBT単一フィンガー内の中央部分から主に放熱部材への放熱が行われることになる。したがって、HBT単一フィンガー内の中央部分の温度を下げることでフィンガー内の均熱性が向上し、さらに熱抵抗を低減することも可能になる。
【００１６】
エミッタ配線は、エミッタ電極配線の長手方向の両端部を残して、エミッタ電極配線の一部に接続されていてもよい。この場合、フィンガー内の均熱性を一層向上させることができる。
【００１７】
エミッタ配線が接続されている上記エミッタ電極配線の一部は、へテロ接合バイポーラトランジスタの動作領域に対応していてもよい。この場合、フィンガー中央部の動作領域に対応する部分から主に放熱を行い、フィンガー端部の非動作領域に対応する部分からの放熱を実質的に行わないことにより、フィンガー内の均熱性を向上させることが可能になる。ここで、非動作領域とは、駆動時のへテロ接合バイポーラトランジスタにおいて、フィンガー中央部の温度に対して10%以上低いフィンガー端部の温度領域のことであり、電流コラプスが生じた際にエミッタとして実質的に機能していない領域のことである。
【００１８】
へテロ接合バイポーラトランジスタは半導体基板上に複数形成されており、エミッタ配線は、各へテロ接合バイポーラトランジスタのエミッタ直上に配置されたエミッタ電極配線のそれぞれと放熱部材とを接続していてもよい。この場合、各々のHBT単一フィンガー内の中央部分から主に放熱部材への放熱が行われることになる。したがって、各々のHBT単一フィンガー内の中央部分の温度を下げることでフィンガー内の均熱性が向上し、さらに放熱部材に熱を放熱させているため、各々のHBTの熱抵抗を低減することも可能になる。
【００１９】
エミッタ配線は、互いに隣り合う２つのへテロ接合バイポーラトランジスタについて、一方のエミッタ電極配線における非動作領域に対応する部分と他方のエミッタ電極配線における動作領域に対応する部分とを接続していてもよい。この場合、隣接するHBTの発熱を利用しHBTフィンガー内の発熱量が少ない端部の温度を増加させることで、フィンガー内の均熱性を向上することが可能になる。
【００２０】
へテロ接合バイポーラトランジスタにおけるエミッタ層とエミッタコンタクト層との間に、エミッタバラスト抵抗層が設けられていてもよい。この場合、エミッタバラスト抵抗層による電位降下により、温度上昇に伴う電流上昇とエミッタ・ベース間電圧の関係に負帰還作用が生じ、温度が高い領域の電流増加を抑え、デバイス温度を低下させることが可能になり、フィンガー内の均熱性が向上する。
【００２１】
へテロ接合バイポーラトランジスタのエミッタコンタクト層上に、エミッタバラスト抵抗層が設けられていてもよい。この場合、エミッタバラスト抵抗層による電位降下により、温度上昇に伴う電流上昇とエミッタ・ベース間電圧の関係に負帰還作用が生じ、温度が高い領域の電流増加を抑え、デバイス温度を低下させることが可能になり、フィンガー内の均熱性が向上する。
【発明の効果】
【００２２】
本発明によれば、低熱抵抗、並びに、フィンガー内の良好な均熱性を有した半導体装置が実現される。
【発明を実施するための最良の形態】
【００２３】
本発明の実施形態について詳細に説明すべく、図面を参照して説明する。
【００２４】
(第1の実施形態)  本発明の第1の実施形態に係る半導体装置について、図を参照して説明する。
【００２５】
図1は本実施形態の半導体装置の平面図、図2は断面図である。図１及び図２に示す半導体装置は、半導体基板１上に形成されたHBTと、半導体基板１上にサブコレクタ層２を介して設けられ、前記HBTにおいて発生した熱を前記半導体基板１へと放散する放熱電極13（放熱部材）と、前記HBTのエミッタ電極11直上に配置されたエミッタ電極配線12と前記放熱電極13とを接続するエミッタ配線16と、を備えている。前記HBTは、半導体基板1上に形成された、サブコレクタ層2、コレクタ層3、ベース層4、エミッタ層5、エミッタキャップ層7、コレクタ電極9、ベース電極10、エミッタ電極11から構成される。また、この半導体装置は、前記サブコレクタ層2における前記HBTと前記放熱電極13との間に形成された絶縁領域14と、前記半導体基板1もしくは前記サブコレクタ層2もしくは前記絶縁領域14上に成膜された絶縁膜15とを備えている。前記エミッタ配線16は、前記絶縁膜15上に形成されており、前記エミッタ電極配線12と前記放熱電極13とを接続している。さらに、前記エミッタ配線16の配線幅は、前記エミッタ電極配線12よりも細いことを特徴とする。具体的には、図１に示すように、前記エミッタ配線16は、前記エミッタ電極配線12の長手方向の端部（図中の「フィンガー端部」）を残して、前記エミッタ電極配線の一部に接続されている。特に、本実施形態においては、前記エミッタ配線16は、前記エミッタ電極配線12の長手方向の両端部を残して、前記エミッタ電極配線12の一部に接続されている。
【００２６】
前記HBTフィンガー内におけるエミッタ長手方向の温度分布は、フィンガー中央部が高く、フィンガー端部が低い。このとき、図18に示す半導体装置のようにエミッタ電極配線の長手方向全体に放熱用のエミッタ電極を接続した構成では、フィンガー中央部からもフィンガー端部からも一様に放熱が行われる。これでは、フィンガー中央部とフィンガー端部との間の温度差を緩和することができず、フィンガー内の均熱化を図ることができない。これに対し、本実施形態によれば、前記HBTフィンガー内の温度が高い中央部分からのみ前記放熱電極13に放熱させることが可能になる。したがって、図3に示すように、前記HBTフィンガー端部の温度を低下させずに、中央部分のみの温度を下げることが可能になり、フィンガー内の均熱性と熱抵抗低減が可能になる。
【００２７】
本実施形態において、図4並びに図5に示すように、放熱電極13の代わりに、バイアホール17を用いて、放熱させても良い。
【００２８】
本実施形態におけるエミッタ配線16の幅は、実験並びにシミュレーションにより検討した結果、図6で示すようにエミッタ電極配線12の60〜80%の幅とすることで、均熱化と低熱抵抗化が最も良好になる。
【００２９】
本実施形態によるエミッタ配線16の幅と前記HBTの非動作領域幅が、前記エミッタ電極配線12の幅としてもよい。すなわち、前記エミッタ電極配線12において、前記エミッタ配線16が接続されている部分が前記HBTの動作領域に対応し、前記エミッタ配線16が接続されていない両端部が前記HBTの非動作領域に対応していてもよい。ここで、前記非動作領域とは、駆動時のHBTにおいて、フィンガー中央部の温度に対して10%以上低いフィンガー端部の温度領域のことであり、電流コラプスが生じた際にエミッタとして実質的に機能していない領域のことである。
【００３０】
(第2の実施形態)  本発明の第2の実施形態に係る半導体装置について、図を参照して説明する。
【００３１】
図7は本実施形態の半導体装置の平面図である。エミッタ電極を有する複数のHBTと、前記エミッタ電極直上に配置された複数のエミッタ電極配線12a、12b、12cと、放熱電極13と、エミッタ配線16からなり、前記複数のエミッタ電極配線12a、12b、12cと前記放熱電極13とを前記エミッタ配線16により接続する。さらに前記エミッタ配線16の配線幅は、前記エミッタ電極配線12a、12b、12cよりも細いことを特徴とする。具体的には、図７に示すように、前記エミッタ配線16は、前記各エミッタ電極配線12a、12b、12cの長手方向の端部を残して、前記各エミッタ電極配線12a、12b、12cの一部に接続されている。特に、本実施形態においては、前記エミッタ配線16は、前記各エミッタ電極配線12a、12b、12cの長手方向の両端部を残して、前記各エミッタ電極配線12の一部に接続されている。
【００３２】
本構成により、第1実施形態と同様に、複数のHBTからなる半導体装置においても、フィンガー内の均熱化と低熱抵抗化をともに満足することが可能になる。
【００３３】
本実施形態において、図8並びに図9に示すように、放熱電極13a、13b、13c、13dを複数配置しても良い。
【００３４】
本実施形態において、図10並びに図11に示すように、放熱電極の代わりに、バイアホール17a、17b、17c、17dを複数配置しても良い。
【００３５】
(第3の実施形態)  本発明の第3の実施形態に係る半導体装置について、図を参照して説明する。
【００３６】
図12は本実施形態の半導体装置の平面図である。エミッタ電極を有する複数のHBTと、前記エミッタ電極直上に配置された複数のエミッタ電極配線12a、12b、12cと、放熱電極13a、13bと、エミッタ配線16からなり、前記エミッタ電極配線12a、12b、12cを中央部と端部を一つおきにジグザグ状に揃えて配置し、前記エミッタ電極配線12a、12b、12cと前記放熱電極13a、13bとを前記エミッタ配線16により接続する。さらに前記エミッタ配線16の配線幅は、前記エミッタ電極配線12a、12b、12cよりも細いことを特徴とする。具体的には、前記エミッタ配線16は、前記エミッタ電極配線12の長手方向の端部を残して、前記エミッタ電極配線の一部に接続されているとともに、互いに隣り合う２つの前記HBTについて、一方の前記エミッタ電極配線12bにおける非動作領域に対応する部分（図中の「中央部」）と他方の前記エミッタ電極配線12a、12cにおける動作領域（図中の「端部」）に対応する部分とを接続している。
【００３７】
図3で示したようにHBTのエミッタ長手方向の温度分布は、フィンガー中央部が高く、フィンガー端部が低い。そのため本実施形態により、温度が低いフィンガー端部に、隣接するHBTのフィンガー中央部から前記エミッタ配線16を用いて熱を供給することで、図13で示すようにフィンガー端部の温度を増加させることが可能になり、フィンガー内の均熱性が向上する。
【００３８】
(第4の実施形態)  本発明の第4の実施形態に係る半導体装置について、図を参照して説明する。
【００３９】
図14は本実施形態の半導体装置の平面図、図15は断面図である。半導体基板1、サブコレクタ層2、コレクタ層3、ベース層4、エミッタ層5、前記エミッタ層5よりもキャリア濃度が低いエミッタバラスト層6、エミッタキャップ層7、コレクタ電極9、ベース電極10、エミッタ電極11から構成されるHBTと、前記エミッタ電極11直上に配置されたエミッタ電極配線12と、前記サブコレクタ層2上に前記HBTと絶縁領域14を介して形成された放熱電極13と、前記半導体基板1もしくは前記サブコレクタ層2もしくは前記絶縁領域14上に成膜された絶縁膜15と、前記絶縁膜15上に形成されたエミッタ配線16により、前記エミッタ電極配線12と前記放熱電極13を接続する。さらに前記エミッタ配線16の配線幅は、前記エミッタ電極配線12よりも細いことを特徴とする。具体的には、図14に示すように、前記エミッタ配線16は、前記エミッタ電極配線12の長手方向の端部を残して、前記エミッタ電極配線12の一部に接続されている。特に、本実施形態においては、前記エミッタ配線16は、前記エミッタ電極配線12の長手方向の両端部を残して、前記エミッタ電極配線12の一部に接続されている。
【００４０】
本実施形態により、前記HBTフィンガー内の温度が高い中央部分からのみ前記放熱電極13に放熱させることが可能になるため、前記HBTフィンガー端部の温度を低下させずに、中央部分のみの温度を下げることが可能になり、フィンガー内の均熱性と熱抵抗低減が可能になる。さらに前記エミッタ層5よりもキャリア濃度が低い前記エミッタバラスト層6により、フィンガー内の温度が高くエミッタ電流が流れるフィンガー中央部において電位降下が生じHBTの閾値が高くなるため、フィンガー内の均熱性がさらに向上する。
【００４１】
本実施形態において、前記エミッタ層5のキャリア濃度が2×1017〜5×1017/cm3であり、前記エミッタバラスト層6のキャリア濃度が1×1017/cm3以下であることが好ましい。
【００４２】
また本実施形態において、前記エミッタ層5にInGaPを用い、前記エミッタバラスト層6にInGaPよりも導電率の低いAlGaAsを用いてもよい。
【００４３】
(第5の実施形態)  本発明の第5の実施形態に係る半導体装置について、図を参照して説明する。
【００４４】
図16は本実施形態の半導体装置の平面図、図17は断面図である。Si半導体基板31、コレクタウェル注入領域32、前記コレクタウェルと異なる導電型のイオン注入領域33、SiGeもしくはSiGeCからなるベース層34、キャリア濃度2×1020/cm3以上のエミッタポリシリコン36、前記エミッタポリシリコンから前記ベース層とは異なる導電型のドーパントを拡散することで形成したエミッタ拡散層35、キャリア濃度2×1020/cm3以下のエミッタバラスト層37となるポリシリコン、ベースポリシリコン38、タングステンプラグ39、エミッタ電極配線40、コレクタ電極配線41、STI(Shallow Trench Isolation)45から構成されるHBTと、エミッタ配線43により前記エミッタ電極配線40と放熱用電極44を接続する。さらに前記エミッタ配線43の配線幅は、前記エミッタ電極配線40よりも細いことを特徴とする。具体的には、図16に示すように、前記エミッタ配線43は、前記エミッタ電極配線40の長手方向の端部を残して、前記エミッタ電極配線40の一部に接続されている。特に、本実施形態においては、前記エミッタ配線43は、前記エミッタ電極配線40の長手方向の両端部を残して、前記エミッタ電極配線40の一部に接続されている。
【００４５】
本実施形態により、前記HBTフィンガー内の温度が高い中央部分からのみ前記放熱電極44に放熱させることが可能になるため、前記HBTフィンガー端部の温度を低下させずに、中央部分のみの温度を下げることが可能になり、フィンガー内の均熱性と熱抵抗低減が可能になる。さらに前記エミッタバラスト層37により、フィンガー内のエミッタ電流が流れる領域において電位降下が生じHBTの閾値が高くなるため、フィンガー内の均熱性が向上する。
【図面の簡単な説明】
【００４６】
【図１】本発明の第1の実施形態に係る半導体装置の構成を示す平面図。
【図２】本発明の第1の実施形態に係る半導体装置の構成を示す断面図。
【図３】本発明の第1の実施形態に係るフィンガー長手方向の温度分布。
【図４】本発明の第1の実施形態に係る半導体装置の他の構成を示す平面図。
【図５】本発明の第1の実施形態に係る半導体装置の他の構成を示す断面図。
【図６】本発明の第1の実施形態に係る、エミッタ電極配線とエミッタ配線幅の関係図。
【図７】本発明の第2の実施形態に係る半導体装置の構成を示す平面図。
【図８】本発明の第2の実施形態に係る半導体装置の他の構成を示す平面図。
【図９】本発明の第2の実施形態に係る半導体装置の他の構成を示す断面図。
【図１０】本発明の第2の実施形態に係る半導体装置の他の構成を示す平面図。
【図１１】本発明の第2の実施形態に係る半導体装置の他の構成を示す断面図。
【図１２】本発明の第3の実施形態に係る半導体装置の構成を示す断面図。
【図１３】本発明の第3の実施形態に係るフィンガー長手方向の温度分布。
【図１４】本発明の第4の実施形態に係る半導体装置の構成を示す断面図。
【図１５】本発明の第4の実施形態に係るフィンガー長手方向の温度分布。
【図１６】本発明の第5の実施形態に係る半導体装置の構成を示す断面図。
【図１７】本発明の第5の実施形態に係るフィンガー長手方向の温度分布。
【図１８】従来例に係る半導体装置の構成を示す平面図。
【図１９】従来例に係る半導体装置の構成を示す断面図。
【図２０】電流コラプスを示す図。
【符号の説明】
【００４７】
1    半導体基板
2    サブコレクタ層
3    コレクタ層
4    ベース層
5    エミッタ層
6    エミッタバラスト層
7    エミッタキャップ層
9    コレクタ電極
10    ベース電極
11    エミッタ電極
12、12a、12b、12c    エミッタ電極配線
13、13a、13b、13c、13d  放熱電極
14    絶縁領域
15    絶縁膜
16    エミッタ配線
17、17a、17b、17c、17d  バイアホール
31    半導体基板
32    コレクタウェル注入領域
33    イオン注入領域
34    ベース層
35    エミッタ拡散層
36    エミッタポリシリコン
37    エミッタバラスト層
38    ベースポリシリコン
39    タングステンプラグ
40    エミッタ電極配線
41    コレクタ電極配線
43    エミッタ配線
44    放熱用電極
【図１】
2005243897.tif 000003
【図２】
2005243897.tif 000004
【図３】
2005243897.tif 000005
【図４】
2005243897.tif 000006
【図５】
2005243897.tif 000007
【図６】
2005243897.tif 000008
【図７】
2005243897.tif 000009
【図８】
2005243897.tif 000010
【図９】
2005243897.tif 000011
【図１０】
2005243897.tif 000012
【図１１】
2005243897.tif 000013
【図１２】
2005243897.tif 000014
【図１３】
2005243897.tif 000015
【図１４】
2005243897.tif 000016
【図１５】
2005243897.tif 000017
【図１６】
2005243897.tif 000018
【図１７】
2005243897.tif 000019
【図１８】
2005243897.tif 000020
【図１９】
2005243897.tif 000021
【図２０】
2005243897.tif 000022