(57)【要約】【課題】微小な半導体素子の高密度な配置に適した電子素子パッケージを提供する。【解決手段】電子素子パッケージ１は、２つの半導体素子６１、および、２つの半導体素子６１を収納する容器１０を備える。容器１０は、Ｚ方向の両端に開口を有する筒状部材４、筒状部材４の（＋Ｚ）側の開口を塞ぐ上蓋部材２、および、筒状部材４の（−Ｚ）側の開口を塞ぐ下蓋部材３を備える。半導体素子６１がそれぞれ実装された上蓋部材２および下蓋部材３が、半導体素子６１を内側に向けつつ筒状部材４の両端の開口を塞ぐように金属層５１および５２によりそれぞれ接着され、内部空間１１を形成する容器１０が形成される。電子素子パッケージ１では、２つの半導体素子６１が上蓋部材２および下蓋部材３にそれぞれ直接実装されるため、パッケージの構造を微小な電子素子の高密度な配置に適したものとすることができる。【選択図】図１
2005183571.tif 000002
【特許請求の範囲】
【請求項１】
電子素子パッケージであって、
内側を向く上面、下面および側面を有する内部空間を形成する容器と、
前記上面、前記下面および前記側面のうちの第１の面に実装された第１の電子素子および第２の面に実装された第２の電子素子と、
前記容器において前記第１の面の外側の面上に形成されるとともに前記第１の電子素子と電気的に接続される第１の外部電極と、
前記容器において前記第２の面の外側の面上に形成されるとともに前記第２の電子素子と電気的に接続される第２の外部電極と、
を備えることを特徴とする電子素子パッケージ。
【請求項２】
請求項１に記載の電子素子パッケージであって、
前記第１の面が前記上面であり、前記第２の面が前記下面であることを特徴とする電子素子パッケージ。
【請求項３】
請求項２に記載の電子素子パッケージであって、
前記容器が、
底面に前記第２の電子素子が実装された凹部を有する容器本体と、
前記凹部を塞ぐ面に前記第１の電子素子が実装された蓋体と、
を備えることを特徴とする電子素子パッケージ。
【請求項４】
請求項３に記載の電子素子パッケージであって、
前記容器本体が、
前記側面を内側に有する筒状体と、
前記筒状体の開口の一端を塞ぐことにより前記凹部の前記底面となる面に前記第２の電子素子が実装されたもう１つの蓋体と、
を備えることを特徴とする電子素子パッケージ。
【請求項５】
請求項３または４に記載の電子素子パッケージであって、
前記容器本体または前記蓋体が樹脂により形成されることを特徴とする電子素子パッケージ。
【請求項６】
請求項３ないし５のいずれかに記載の電子素子パッケージであって、
前記容器本体と前記蓋体とを接着して前記内部空間を密閉する金属層をさらに備え、
前記金属層が、減圧または不活性ガス環境下にて前記容器本体の接着部位上の金属部と前記蓋体の接着部位上の金属部とにエネルギー波を照射した後、両金属部を互いに接触させることにより形成されたものであることを特徴とする電子素子パッケージ。
【請求項７】
請求項１ないし６のいずれかに記載の電子素子パッケージであって、
前記第１の電子素子が、減圧または不活性ガス環境下にて前記第１の電子素子の電極部および前記第１の面上の電極にエネルギー波を照射した後に両電極を互いに接触させる金属接合により実装されており、
前記第２の電子素子が、減圧または不活性ガス環境下にて前記第２の電子素子の電極部および前記第２の面上の電極にエネルギー波を照射した後に両電極を互いに接触させる金属接合により実装されていることを特徴とする電子素子パッケージ。
【請求項８】
請求項１ないし６のいずれかに記載の電子素子パッケージであって、
前記第１の電子素子および前記第２の電子素子がそれぞれ、前記第１の面および前記第２の面上に付与された硬化性を有する異方導電性または非導電性の樹脂上から押圧されて実装されることを特徴とする電子素子パッケージ。
【請求項９】
請求項１ないし８のいずれかに記載の電子素子パッケージであって、
前記第１の電子素子および前記第２の電子素子が半導体素子であることを特徴とする電子素子パッケージ。
【請求項１０】
請求項１ないし９のいずれかに記載の電子素子パッケージであって、
前記内部空間が、減圧状態または不活性ガスが充填されていることを特徴とする電子素子パッケージ。
【請求項１１】
電子素子パッケージの製造方法であって、
ａ）  第１の容器部材の第１の外部電極が形成される面とは反対側の面に第１の電子素子を実装して前記第１の外部電極と電気的に接続し、第２の容器部材の第２の外部電極が形成される面とは反対側の面に第２の電子素子を実装して前記第２の外部電極と電気的に接続する工程と、
ｂ）  前記第１および前記第２の電子素子を内側に向けつつ前記第１および前記第２の容器部材を含む複数の容器部材を接着することにより、内側を向く上面、下面および側面のうちの第１の面に前記第１の電子素子が実装され、第２の面に前記第２の電子素子が実装された内部空間を有する容器を形成する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。
【請求項１２】
請求項１１に記載の電子素子パッケージの製造方法であって、
前記第１の面が前記上面であり、前記第２の面が前記下面であることを特徴とする電子素子パッケージの製造方法。
【請求項１３】
請求項１２に記載の電子素子パッケージの製造方法であって、
前記複数の容器部材に前記側面を内側に有する筒状体が含まれ、前記第１の容器部材が、前記筒状体の開口の一端を塞ぐ前記上面を有する蓋体であり、前記第２の容器部材が、前記開口の他端を塞ぐ前記下面を有するもう１つの蓋体であることを特徴とする電子素子パッケージの製造方法。
【請求項１４】
請求項１２に記載の電子素子パッケージの製造方法であって、
前記第２の容器部材が、前記下面が底面となる凹部を有する容器本体であり、前記第１の容器部材が、前記凹部を塞ぐ面となる前記上面を有する蓋体であることを特徴とする電子素子パッケージの製造方法。
【請求項１５】
請求項１４に記載の電子素子パッケージの製造方法であって、
前記ｂ）工程において、前記第１の容器部材および前記第２の容器部材が減圧または不活性ガス環境下に配置されており、
前記ｂ）工程が、
前記第１の容器部材の接着部位上の金属部と前記第２の容器部材の接着部位上の金属部とにエネルギー波を照射する工程と、
前記第１の容器部材の前記金属部と前記第２の容器部材の前記金属部とを互いに接触させることにより金属接合し、前記第１および前記第２の電子素子が収納される密閉された前記内部空間を形成する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。
【請求項１６】
請求項１１ないし１５のいずれかに記載の電子素子パッケージの製造方法であって、
前記ｂ）工程において、前記複数の容器部材が、室温以上１５０℃以下とされることを特徴とする電子素子パッケージの製造方法。
【請求項１７】
請求項１１ないし１６のいずれかに記載の電子素子パッケージの製造方法であって、
前記ａ）工程において、前記第１の電子素子、前記第２の電子素子、前記第１の容器部材および前記第２の容器部材が減圧または不活性ガス環境下に配置されており、
前記ａ）工程が、
前記第１の電子素子の電極部および前記第１の容器部材の電極にエネルギー波を照射する工程と、
前記第１の電子素子の電極部と前記第１の容器部材の電極とを互いに接触させ、金属接合により前記第１の電子素子を実装する工程と、
前記第２の電子素子の電極部および前記第２の容器部材の電極にエネルギー波を照射する工程と、
前記第２の電子素子の電極部と前記第２の容器部材の電極とを互いに接触させ、金属接合により前記第２の電子素子を実装する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。
【請求項１８】
請求項１１ないし１６のいずれかに記載の電子素子パッケージの製造方法であって、
前記ａ）工程が、
前記第１の容器部材および前記第２の容器部材のそれぞれの電極上に硬化性を有する異方導電性または非導電性の樹脂を付与する工程と、
前記第１の容器部材上に付与された樹脂上から前記第１の電子素子を押圧して実装する工程と、
前記第２の容器部材上に付与された樹脂上から前記第２の電子素子を押圧して実装する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、密閉された内部空間に電子素子を備える電子素子パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
従来より、半導体素子、表面弾性波素子、その他様々な電子素子を、大気中に存在する水分や酸素等の影響から守る一手法として、容器の内部に電子素子を収納し、容器内部を密閉して電子素子を封止する技術が知られている。
【０００３】
特許文献１では、回路部品を密閉空間内に収納する電子回路モジュールの製造において、抵抗やコンデンサ等の回路部品が実装されたフレキシブル回路基板が内面に貼り付けられた箱形ケースに、回路部品が実装された面を内側に向けて硬質回路基板を嵌め込むことにより、ケース内部の空隙部を有効に活用する技術が開示されている。
【特許文献１】特開昭６１−２７８１９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、近年の電子機器の小型化に伴って電子素子の微小化が進み、微小な電子素子の配置の更なる高密度化も求められている。特許文献１に開示される電子回路モジュールでは、容器内部にフレキシブル回路基板を収納することが前提となっているため、ＩＣのベアチップ等の微小な電子部品に対してフレキシブル回路基板が相対的に厚くなり、電子素子の微小化に合わせた高密度化およびパッケージの小型化が困難となる。
【０００５】
本発明は、上記課題に鑑みなされたものであり、微小な電子素子の高密度な配置に適した電子素子パッケージを提供することを目的としている。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、電子素子パッケージであって、内側を向く上面、下面および側面を有する内部空間を形成する容器と、前記上面、前記下面および前記側面のうちの第１の面に実装された第１の電子素子および第２の面に実装された第２の電子素子と、前記容器において前記第１の面の外側の面上に形成されるとともに前記第１の電子素子と電気的に接続される第１の外部電極と、前記容器において前記第２の面の外側の面上に形成されるとともに前記第２の電子素子と電気的に接続される第２の外部電極とを備える。
【０００７】
請求項２に記載の発明は、請求項１に記載の電子素子パッケージであって、前記第１の面が前記上面であり、前記第２の面が前記下面である。
【０００８】
請求項３に記載の発明は、請求項２に記載の電子素子パッケージであって、前記容器が、底面に前記第２の電子素子が実装された凹部を有する容器本体と、前記凹部を塞ぐ面に前記第１の電子素子が実装された蓋体とを備える。
【０００９】
請求項４に記載の発明は、請求項３に記載の電子素子パッケージであって、前記容器本体が、前記側面を内側に有する筒状体と、前記筒状体の開口の一端を塞ぐことにより前記凹部の前記底面となる面に前記第２の電子素子が実装されたもう１つの蓋体とを備える。
【００１０】
請求項５に記載の発明は、請求項３または４に記載の電子素子パッケージであって、前記容器本体または前記蓋体が樹脂により形成される。
【００１１】
請求項６に記載の発明は、請求項３ないし５のいずれかに記載の電子素子パッケージであって、前記容器本体と前記蓋体とを接着して前記内部空間を密閉する金属層をさらに備え、前記金属層が、減圧または不活性ガス環境下にて前記容器本体の接着部位上の金属部と前記蓋体の接着部位上の金属部とにエネルギー波を照射した後、両金属部を互いに接触させることにより形成されたものである。
【００１２】
請求項７に記載の発明は、請求項１ないし６のいずれかに記載の電子素子パッケージであって、前記第１の電子素子が、減圧または不活性ガス環境下にて前記第１の電子素子の電極部および前記第１の面上の電極にエネルギー波を照射した後に両電極を互いに接触させる金属接合により実装されており、前記第２の電子素子が、減圧または不活性ガス環境下にて前記第２の電子素子の電極部および前記第２の面上の電極にエネルギー波を照射した後に両電極を互いに接触させる金属接合により実装されている。
【００１３】
請求項８に記載の発明は、請求項１ないし６のいずれかに記載の電子素子パッケージであって、前記第１の電子素子および前記第２の電子素子がそれぞれ、前記第１の面および前記第２の面上に付与された硬化性を有する異方導電性または非導電性の樹脂上から押圧されて実装される。
【００１４】
請求項９に記載の発明は、請求項１ないし８のいずれかに記載の電子素子パッケージであって、前記第１の電子素子および前記第２の電子素子が半導体素子である。
【００１５】
請求項１０に記載の発明は、請求項１ないし９のいずれかに記載の電子素子パッケージであって、前記内部空間が、減圧状態または不活性ガスが充填されている。
【００１６】
請求項１１に記載の発明は、電子素子パッケージの製造方法であって、ａ）  第１の容器部材の第１の外部電極が形成される面とは反対側の面に第１の電子素子を実装して前記第１の外部電極と電気的に接続し、第２の容器部材の第２の外部電極が形成される面とは反対側の面に第２の電子素子を実装して前記第２の外部電極と電気的に接続する工程と、ｂ）  前記第１および前記第２の電子素子を内側に向けつつ前記第１および前記第２の容器部材を含む複数の容器部材を接着することにより、内側を向く上面、下面および側面のうちの第１の面に前記第１の電子素子が実装され、第２の面に前記第２の電子素子が実装された内部空間を有する容器を形成する工程とを備える。
【００１７】
請求項１２に記載の発明は、請求項１１に記載の電子素子パッケージの製造方法であって、前記第１の面が前記上面であり、前記第２の面が前記下面である。
【００１８】
請求項１３に記載の発明は、請求項１２に記載の電子素子パッケージの製造方法であって、前記複数の容器部材に前記側面を内側に有する筒状体が含まれ、前記第１の容器部材が、前記筒状体の開口の一端を塞ぐ前記上面を有する蓋体であり、前記第２の容器部材が、前記開口の他端を塞ぐ前記下面を有するもう１つの蓋体である。
【００１９】
請求項１４に記載の発明は、請求項１２に記載の電子素子パッケージの製造方法であって、前記第２の容器部材が、前記下面が底面となる凹部を有する容器本体であり、前記第１の容器部材が、前記凹部を塞ぐ面となる前記上面を有する蓋体である。
【００２０】
請求項１５に記載の発明は、請求項１４に記載の電子素子パッケージの製造方法であって、前記ｂ）工程において、前記第１の容器部材および前記第２の容器部材が減圧または不活性ガス環境下に配置されており、前記ｂ）工程が、前記第１の容器部材の接着部位上の金属部と前記第２の容器部材の接着部位上の金属部とにエネルギー波を照射する工程と、前記第１の容器部材の前記金属部と前記第２の容器部材の前記金属部とを互いに接触させることにより金属接合し、前記第１および前記第２の電子素子が収納される密閉された前記内部空間を形成する工程とを備える。
【００２１】
請求項１６に記載の発明は、請求項１１ないし１５のいずれかに記載の電子素子パッケージの製造方法であって、前記ｂ）工程において、前記複数の容器部材が、室温以上１５０℃以下とされる。
【００２２】
請求項１７に記載の発明は、請求項１１ないし１６のいずれかに記載の電子素子パッケージの製造方法であって、前記ａ）工程において、前記第１の電子素子、前記第２の電子素子、前記第１の容器部材および前記第２の容器部材が減圧または不活性ガス環境下に配置されており、前記ａ）工程が、前記第１の電子素子の電極部および前記第１の容器部材の電極にエネルギー波を照射する工程と、前記第１の電子素子の電極部と前記第１の容器部材の電極とを互いに接触させ、金属接合により前記第１の電子素子を実装する工程と、前記第２の電子素子の電極部および前記第２の容器部材の電極にエネルギー波を照射する工程と、前記第２の電子素子の電極部と前記第２の容器部材の電極とを互いに接触させ、金属接合により前記第２の電子素子を実装する工程とを備える。
【００２３】
請求項１８に記載の発明は、請求項１１ないし１６のいずれかに記載の電子素子パッケージの製造方法であって、前記ａ）工程が、前記第１の容器部材および前記第２の容器部材のそれぞれの電極上に硬化性を有する異方導電性または非導電性の樹脂を付与する工程と、前記第１の容器部材上に付与された樹脂上から前記第１の電子素子を押圧して実装する工程と、前記第２の容器部材上に付与された樹脂上から前記第２の電子素子を押圧して実装する工程とを備える。
【発明の効果】
【００２４】
本発明では、電子素子パッケージの構造を微小な電子素子の高密度な配置に適したものとすることができる。
【００２５】
請求項２ないし４並びに請求項１３および１４の発明では、電子素子パッケージを容易に製造することができる。
【００２６】
請求項５の発明では、電子素子パッケージの製造コストを削減することができる。
【００２７】
請求項６および１５の発明では、容器本体と蓋体とを低温にて接着することができる。
【発明を実施するための最良の形態】
【００２８】
図１は、本発明の第１の実施の形態に係る電子素子パッケージ１の構成を示す断面図である。電子素子パッケージ１は、内部に電子素子である半導体素子６１が封止されたパッケージ（すなわち、電子素子を密閉空間内に設けてパッケージ化したもの）であり、２つの半導体素子６１、および、２つの半導体素子６１を収納する内部空間１１を形成する容器１０を備える。
【００２９】
図２は、電子素子パッケージ１を示す分解斜視図である。容器１０は、Ｚ方向の両端に開口を有する筒状部材４、筒状部材４の（＋Ｚ）側の開口を塞ぐ上蓋部材２、および、筒状部材４の（−Ｚ）側の開口を塞ぐ下蓋部材３を備える。上蓋部材２、下蓋部材３および筒状部材４は樹脂により形成される。筒状部材４の（＋Ｚ）側および（−Ｚ）側の端面には、金（Ａｕ）により形成される金属部５１１および５２１がそれぞれ設けられる。また、上蓋部材２の（−Ｚ）側の面（内部空間１１の上側の面を形成する面であり、以下、「上面」という。）２１、および、下蓋部材３の（＋Ｚ）側の面（内部空間１１の下側の面を形成する面であり、以下、「下面」という。）３１のうち筒状部材４が接着される領域には、金により形成される金属部５１２および５２２がそれぞれ設けられる。内部空間１１の上面２１および下面３１には、半導体素子６１が１つずつ実装される。
【００３０】
図１に示すように、電子素子パッケージ１では、金属部５２１および５２２が接合されて金属層５２が形成されることにより筒状部材４と下蓋部材３とが接着され、また、金属部５１１および５１２が接合されて金属層５１が形成されることにより筒状部材４と上蓋部材２とが接着される。このように、上蓋部材２および下蓋部材３が筒状部材４の両端の開口を塞いで取り付けられることにより、上蓋部材２、下蓋部材３および筒状部材４の内側を向く面により内部空間１１が形成され、筒状部材４の内側の面４１が内部空間１１の側面を形成する。以下の説明では、面４１を「側面」と呼ぶ。
【００３１】
上蓋部材２は、内部空間１１の上面２１上に形成された内部電極２２、および、（＋Ｚ）側の面（すなわち、容器１０の外表面であって上面２１の外側の面）２１１上に形成された外部電極２３を備える多層基板であり、内部電極２２と外部電極２３とは上蓋部材２を貫通するビア２４によって電気的に接続される。上面２１に実装される半導体素子６１は、内部電極２２およびビア２４を介して外部電極２３と電気的に接続される。
【００３２】
下蓋部材３は、下面３１上に形成された内部電極３２、および、（−Ｚ）側の面（すなわち、容器１０の外表面であって下面３１の外側の面）３１１上に形成された外部電極３３を備える多層基板であり、内部電極３２と外部電極３３とは下蓋部材３を貫通するビア３４によって電気的に接続される。下面３１に実装される半導体素子６１は、内部電極３２およびビア３４を介して外部電極３３と電気的に接続される。
【００３３】
半導体素子６１は、いわゆるＩＣのベアチップであり、半導体素子６１の実装面のランド上に形成された金属のバンプ６２が、上蓋部材２の内部電極２２、または、下蓋部材３の内部電極３２に電気的に接合されることにより上蓋部材２または下蓋部材３に実装される。
【００３４】
図３は、電子素子パッケージ１の製造工程を示す図である。電子素子パッケージ１が製造される際には、まず、上蓋部材２、下蓋部材３および筒状部材４のそれぞれの接着部位に金メッキが施され、金属部５１２，５２２，５１１および５２１が形成される（ステップＳ１１）。
【００３５】
続いて、上蓋部材２、下蓋部材３、筒状部材４および２つの半導体素子６１が、接合装置のロードロック内に搬入され、ロードロックに接続される真空ポンプによりロードロック内が減圧された後、予め減圧状態（好ましくは、真空状態）とされているチャンバ内に搬入されて所定の位置に配置される。次に、チャンバ内の減圧（真空）環境下において、１つの半導体素子６１のバンプ６２、および、上蓋部材２の内部電極２２にアルゴン（Ａｒ）の高速原子ビーム（Fast Atom Beam：以下、「ＦＡＢ」という。）が照射され、バンプ６２および内部電極２２の表面が洗浄される（すなわち、表面の不要な物質の除去および表面の活性化が行われる。）（ステップＳ１２）。このとき、バンプ６２および内部電極２２の温度は、表面の活性化の促進、および、高温加熱による半導体素子６１の損傷防止の観点から、室温以上１５０℃以下とされることが好ましく、必要に応じてレーザ光の照射等により加熱される。その後、バンプ６２と内部電極２２とを互いに接触させる金属接合により半導体素子６１が上蓋部材２に実装される（ステップＳ１３）。
【００３６】
もう１つの半導体素子６１についても同様に、減圧（真空）環境下にて半導体素子６１のバンプ６２、および、下蓋部材３の内部電極３２にＦＡＢが照射され（ステップＳ１４）、バンプ６２および内部電極３２を互いに接触させる金属接合により下蓋部材３に実装される（ステップＳ１５）。なお、バンプ６２に代わるバンプが予め内部電極２２および内部電極３２上にそれぞれ形成されていてもよい。この場合、半導体素子６１のランドとバンプとがＦＡＢにより洗浄された後に接合される。また、上蓋部材２への半導体素子６１の実装は、下蓋部材３への実装の後に行われてもよい。
【００３７】
上蓋部材２および下蓋部材３のそれぞれに半導体素子６１が実装されると、チャンバ内の減圧（真空）環境下において下蓋部材３の金属部５２２、および、筒状部材４の（−Ｚ）側の金属部５２１にＦＡＢが照射され、両金属部の表面が洗浄される（ステップＳ１６）。このとき両金属部は、温度が室温以上１５０℃以下となるよう、必要に応じてレーザ光の照射等により加熱される。続いて、金属部５２２と金属部５２１とを互いに接触させることにより、両金属部が金属接合されて金属層５２が形成され、下蓋部材３と筒状部材４とが接着される（ステップＳ１７）。
【００３８】
次に、減圧（真空）環境下において上蓋部材２の金属部５１２、および、筒状部材４の（＋Ｚ）側の金属部５１１にＦＡＢが照射され、両金属部の表面が洗浄される（ステップＳ１８）。このとき両金属部は、温度が室温以上１５０℃以下となるよう、必要に応じてレーザ光の照射等により加熱される。その後、金属部５１２と金属部５１１とを互いに接触させることにより、両金属部が金属接合されて金属層５１が形成される。下蓋部材３により（−Ｚ）側の開口を塞がれた筒状部材４と上蓋部材２とは金属層５１により接着され、２つの半導体素子６１が収納される内部空間１１が減圧（真空）状態にて密閉される（ステップＳ１９）。
【００３９】
以上のように、下蓋部材３、上蓋部材２および筒状部材４が、実装された２つの半導体素子６１を内側（内部空間１１側）に向けつつ接着されることにより容器１０が形成されて電子素子パッケージ１が製造される。なお、半導体素子６１の実装、および、各金属部の接合は不活性ガス環境下にて行われてもよく、この場合、半導体素子６１が封止される内部空間１１には不活性ガスが封入される。また、不活性ガス環境下における封止時にチャンバ内が減圧（大気圧から１Ｐａ（パスカル）〜１０Ｐａ程度の減圧でよい。）されてもよい。
【００４０】
電子素子パッケージ１では、上面２１に実装された半導体素子６１と外部電極２３、および、下面３１に実装された半導体素子６１と外部電極３３とが互いに電気的に接続されているため、電子素子パッケージ１が外部基板に実装されることにより、外部基板と２つの半導体素子６１とが電気的に接続される。電子素子パッケージ１の外部基板への実装は、例えば、外部電極３３が異方導電性樹脂フィルムを介して外部基板上の電極と接続され、外部電極２３がワイヤボンディングにより外部基板上の電極と接続されることにより行われ、複数の電子素子パッケージ１が外部基板上に高密度にて配置される。
【００４１】
以上に説明したように、電子素子パッケージ１では、２つの半導体素子６１が外部電極が形成された多層基板である上蓋部材２および下蓋部材３にそれぞれ直接実装されるため、パッケージの構造を微小な電子素子の高密度な配置に適したものとすることができる。また、半導体素子６１がそれぞれ実装された上蓋部材２および下蓋部材３により筒状部材４の両端の開口が塞がれて容器１０が形成されることにより、２つの半導体素子６１が内部空間１１の対向する２つの面（上面２１および下面３１）に実装されるため、電子素子パッケージ１を容易に製造することができる。
【００４２】
電子素子パッケージ１では、溶接等による場合に比べて低温（通常のはんだやガラスパウダー接合に比べて低温であり、好ましくは、室温以上１５０℃以下）にて筒状部材４とと上蓋部材２および下蓋部材３とがそれぞれ接着され、半導体素子６１が収納された内部空間１１が密閉される。その結果、耐熱性の低い半導体素子６１であっても熱による損傷を与えることなく低温にて内部空間１１に収納することができる。また、セラミックや金属等に比べて耐熱性は低いが安価な樹脂製の上蓋部材２、下蓋部材３および筒状部材４を使用することができ、電子素子パッケージ１の製造コストを削減することができる。
【００４３】
電子素子パッケージ１では、各金属部が原子間の強い結合力により接合されるため、各部材同士の接着の信頼性が高められるとともに高い密閉性を有する内部空間１１を形成することができる。また、金属層５１および５２が化学的に安定した（化学変化しにくい）金により形成されるため、内部空間１１の密閉の信頼性が向上される。
【００４４】
さらに、内部空間１１が減圧（真空）状態あるいは不活性ガス雰囲気とされるため、半導体素子６１を大気中に存在する水分や酸素等の影響から守ることができ、これらの影響による半導体素子６１の性能劣化を抑制することができる。このように、電子素子パッケージ１は、耐熱性が低く、かつ、耐湿性も低い半導体素子６１の封止にも適している。
【００４５】
図４は、本発明の第２の実施の形態に係る電子素子パッケージ１ａの構成を示す断面図である。電子素子パッケージ１ａは、図１に示す電子素子パッケージ１の筒状部材４に代えて、２つの半導体素子６１が実装された樹脂製の筒状部材４ａを備える。その他の構成は図１と同様であり、以下の説明において同符号を付す。図４に示すように、電子素子パッケージ１ａでは、内部空間１１の上面２１および下面３１、並びに、側面のうちＸ方向に略垂直に対向する２つの面（以下、「実装側面」という。）４１０のそれぞれに１つずつ、合計４つの半導体素子６１が実装される。
【００４６】
図５は、筒状部材４ａおよび筒状部材４ａに実装される半導体素子６１を示す分解斜視図である。筒状部材４ａは、それぞれに１つの半導体素子６１が実装される２つの側壁部材４５、および、２つの側壁部材４５を接続する２つの接続部材４６を備える。側壁部材４５の実装側面４１０のうち接続部材４６が接着される領域には、金（Ａｕ）により形成される金属部５３１が設けられる。接続部材４６の接着部位であるＸ方向の両端面にも同様に、金（Ａｕ）により形成される金属部５３２が設けられ、金属部５３１と金属部５３２とが金属接合されることにより側壁部材４５と接続部材４６とが接着されて筒状部材４ａが形成される。
【００４７】
側壁部材４５は、樹脂により形成される平坦な多層基板であり、図４に示すように実装側面４１０上に形成された内部電極４２、および、実装側面４１０の外側の面４１１上に形成された外部電極４３を備え、内部電極４２と外部電極４３とは側壁部材４５を貫通するビア４４によって電気的に接続される。筒状部材４ａでは、半導体素子６１が側壁部材４５に実装されることにより、外部電極４３と電気的に接続される。
【００４８】
図６は、電子素子パッケージ１ａの製造工程の一部を示す図である。電子素子パッケージ１ａが製造される際には、図３のステップＳ１２〜Ｓ１９の工程に先立って図６に示す工程が実施される。まず、図５に示す側壁部材４５および接続部材４６のそれぞれの接着部位に金メッキが施され、金属部５３１および５３２が形成される（ステップＳ２１）。
【００４９】
続いて、図４に示す上蓋部材２および下蓋部材３のそれぞれの接着部位に金メッキが施され、金属部５１２および５２２が形成される。また、筒状部材４ａを形成する側壁部材４５および接続部材４６のＺ方向の端面（互いに接着されて筒状部材４ａが形成された際の筒状部材４ａの接着部位に相当する部位）に金メッキが施され、金属部５１１および５２１（正確には、筒状部材４ａが形成された際に環状の金属部５１１および５２１となる金属部）がそれぞれ形成される（ステップＳ２２）。
【００５０】
上記の各金属部の形成が終了すると、上蓋部材２、下蓋部材３、側壁部材４５、接続部材４６および４つの半導体素子６１が、接合装置のロードロックを経由して予め減圧（真空）状態とされているチャンバ内に配置され、２つの半導体素子６１のバンプ６２、および、２つの側壁部材４５の内部電極４２にＦＡＢが照射されて表面が洗浄される（ステップＳ２３）。その後、バンプ６２と内部電極４２とを互いに接触させる金属接合により、２つの側壁部材４５の実装側面４１０のそれぞれに１つの半導体素子６１が実装される（ステップＳ２４）。
【００５１】
続いて、チャンバ内の減圧（真空）環境下において、図５に示す側壁部材４５の金属部５３１および５３２にアルゴンのＦＡＢが照射され、両金属部の表面が洗浄される（ステップＳ２５）。このとき両金属部は、温度が室温以上１５０℃以下となるよう、必要に応じてレーザ光の照射等により加熱される。次に、金属部５３１と金属部５３２とを互いに接触さて両金属部を金属接合する作業を繰り返して２つの側壁部材４５と２つの接続部材４６とが順次接着され、筒状部材４ａが形成される（ステップＳ２６）。
【００５２】
その後、未実装の２つの半導体素子６１のうち１つの半導体素子６１のバンプ６２、および、上蓋部材２の内部電極２２にＦＡＢが照射され（図３：ステップＳ１２）、バンプ６２と内部電極２２とが金属接合されて半導体素子６１が上蓋部材２に実装される（ステップＳ１３）。同様に、もう１つの半導体素子６１のバンプ６２、および、下蓋部材３の内部電極３２にＦＡＢが照射され（ステップＳ１４）、バンプ６２と内部電極３２とが金属接合されて半導体素子６１が下蓋部材３に実装される（ステップＳ１５）。
【００５３】
続いて、下蓋部材３の金属部５２２、および、筒状部材４ａの金属部５２１にＦＡＢが照射され（ステップＳ１６）、両金属部が金属接合されて下蓋部材３と筒状部材４ａとが接着される（ステップＳ１７）。そして、上蓋部材２の金属部５１２、および、筒状部材４ａの金属部５１１にＦＡＢが照射され（ステップＳ１８）、両金属部が金属接合されて上蓋部材２と筒状部材４ａとが接着され、４つの半導体素子６１が収納される内部空間１１が減圧（真空）状態にて密閉される（ステップＳ１９）。以上のように、下蓋部材３、上蓋部材２および２つの側壁部材４５が、実装された半導体素子６１を内側（内部空間１１側）に向けつつ互いに、あるいは、接続部材４６と接着されることにより容器１０が形成され、４つの半導体素子６１が収納される電子素子パッケージ１ａが製造される。
【００５４】
なお、下蓋部材３および上蓋部材２への半導体素子６１の実装は、側壁部材４５と接続部材４６との接着に先立って行われてもよく、また、各部材への実装の順番は適宜入れ替えられてもよい。また、上蓋部材２および下蓋部材３と筒状部材４ａとの接着は不活性ガス環境下にて行われてもよく、この場合、内部空間１１には不活性ガスが封入される。さらには、不活性ガス環境下における封止時にチャンバ内が減圧（大気圧から１Ｐａ（パスカル）〜１０Ｐａ程度の減圧でよい。）されてもよい。
【００５５】
以上に説明したように、電子素子パッケージ１ａでは、４つの半導体素子６１を外部電極が形成された多層基板を組み合わせて形成される内部空間１１の上面２１、下面３１および側面４１（の実装側面４１０）に直接実装することにより、パッケージの構造を微小な電子素子の高密度な配置により適したものとすることができる。また、平坦な部材である上蓋部材２、下蓋部材３および側壁部材４５に半導体素子６１を実装した後に各部材を接着して容器１０を形成するため、容器１０内部に半導体素子６１を容易に実装することができ、電子素子パッケージ１ａを容易に製造することができる。
【００５６】
電子素子パッケージ１ａは、電子素子パッケージ１と同様に、耐熱性の低い半導体素子６１であっても熱による損傷を与えることなく低温にて内部空間１１に収納することができ、安価な樹脂製の部材を使用可能とすることで電子素子パッケージ１ａの製造コストを削減することができる。
【００５７】
さらに、内部空間１１を減圧（真空）状態あるいは不活性ガス雰囲気として半導体素子６１を大気中に存在する水分や酸素等の影響から守ることができる。また、容器１０を形成する各部材が金により形成される各金属部の原子間の結合により接着されているため、高い密閉性を有する内部空間１１を形成することができるだけでなく、内部空間１１の密閉の信頼性も向上される。
【００５８】
図７は、本発明の第３の実施の形態に係る電子素子パッケージ１ｂの構成を示す断面図である。電子素子パッケージ１ｂは、半導体素子６１の実装方法が異なる点を除き、図１に示す電子素子パッケージ１と同様であり、以下の説明において同符号を付す。
【００５９】
図７に示す電子素子パッケージ１ｂでは、２つの半導体素子６１はそれぞれ、内部空間１１の上面２１および下面３１上に付与された熱硬化性を有する樹脂７を介してそれぞれの面に実装される。
【００６０】
図８は、電子素子パッケージ１ｂの製造工程のうち半導体素子６１の実装工程を示す図であり、図３中のステップＳ１２〜Ｓ１５に対応する。図７に示す電子素子パッケージ１ｂでは、まず、上蓋部材２の内部電極２２および下蓋部材３の内部電極３２上に樹脂７が付与される（ステップＳ３１）。樹脂７は、導電性粒子が内部に均一に分散した絶縁性樹脂により形成される異方導電性樹脂フィルム（ＡＣＦ(Anisotropic Conductive Film)）である。１つの半導体素子６１が、上蓋部材２上に付与された樹脂７上から押圧されて加熱されることにより上蓋部材２に固着され、バンプ６２が内部電極２２と樹脂７内の導電性粒子を介して電気的に接合されることにより上蓋部材２に実装される（ステップＳ３２）。もう１つの半導体素子６１も同様に、下蓋部材３に付与された樹脂７上から押圧されて加熱されることによりバンプ６２が内部電極３２に接続され、下蓋部材３に実装される（ステップＳ３３）。この場合、半導体素子６１の実装はチャンバ内にて行われる必要はない。
【００６１】
なお、樹脂７として、異方導電性樹脂ペースト（ＡＣＰ(Anisotropic Conductive Paste)）、非導電性樹脂フィルム（ＮＣＦ(Non-Conductive Film)）、あるいは、非導電性樹脂ペースト（ＮＣＰ(Non-Conductive Paste)）が用いられてもよく、これらの樹脂は加熱処理以外の他の処理により硬化する性質を有していてもよい。いずれの場合であっても、半導体素子６１を外部電極が形成された多層基板である上蓋部材２および下蓋部材３に直接実装することができるため、電子素子パッケージ１ｂの構造を微小な電子素子の高密度な配置に適したものとすることができる。
【００６２】
図９は、本発明の第４の実施の形態に係る電子素子パッケージ１ｃの構成を示す断面図である。電子素子パッケージ１ｃは、図１に示す電子素子パッケージ１の筒状部材４、下蓋部材３および両部材を接着する金属層５２に代えて、キャビティ（凹部）１３を有する部材（以下、「キャビティ基板」という。）１２を備える。その他の構成は図１と同様であり、以下の説明において同符号を付す。電子素子パッケージ１ｃでは、キャビティ基板１２と上蓋部材２とが接着されて容器１０が形成される。
【００６３】
キャビティ基板１２は、底部となる平坦なセラミック基板上に側壁となるセラミック層を積層することにより形成される。通常、１枚のセラミック基板上に格子状に複数のキャビティが形成され、この基板を切り分けることによりキャビティ基板１２が形成される。
【００６４】
キャビティ基板１２の底部および側壁はそれぞれ、図１に示す下蓋部材３および筒状部材４と同等の役割を果たし、キャビティ１３の底面（キャビティ基板１２の底部の（＋Ｚ）側の面、すなわち、内部空間１１の下面３１）には半導体素子６１が実装される。電子素子パッケージ１ｃは、上蓋部材２の（−Ｚ）側の面、すなわち、内部空間１１の上面２１となる面であってキャビティ１３の開口部を塞ぐ面にもう１つの半導体素子６１が実装された状態にて、上蓋部材２とキャビティ基板１２とが第１の実施の形態と同様の手法（図３のステップＳ１８，Ｓ１９）にて金属層５１により接着されることにより内部空間１１が密閉されて形成される。このため、電子素子パッケージ１ｃを容易に製造することができる。なお、半導体素子６１の実装は第１の実施の形態と同様に金属接合により行われてもよく、第３の実施の形態のように樹脂を介して行われてもよい。
【００６５】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。例えば、上蓋部材２、下蓋部材３および筒状部材４は、製造コスト削減の観点からは樹脂により形成されることが好ましいが、金属やセラミック等の他の材料により形成されてもよい。また、容器１０を形成する各部材を接着する金属部は、内部空間１１の密閉の信頼性向上の観点から金により形成されることが好ましいが、他の様々な金属により形成されてもよい。
【００６６】
上記実施の形態では、ＦＡＢとしてアルゴンが使用されるが、窒素、水素等の他の原子もＦＡＢとして利用可能である。また、ＦＡＢに代えて、イオンビーム等の他のエネルギー波により金属部や電極の洗浄が行われてもよい。
【００６７】
容器１０は、必ずしも上記実施の形態に示す形状の部材の接着により形成される必要はなく、他の様々な形状を有する部材が接着されることにより形成されてもよい。例えば、それぞれキャビティ構造を有する２つの基板が、キャビティの開口部を互いに塞ぐように接着されて内部空間１１が形成されてもよい。また、部材同士の接着は、樹脂を主成分とする接着剤等により行われてもよい。
【００６８】
半導体素子６１の実装は上記以外の手法により行われてもよく、例えば、バンプ６２と内部電極２２とが当接した状態で、半導体素子６１が押圧されつつ超音波振動が付与されることによりバンプ６２と内部電極２２とが接合されて実装されてもよい。また、複数の半導体素子６１が実装される容器１０の面は、上記実施の形態に示す組み合わせに限定されるわけではなく、適宜変更されてよい。すなわち、内部空間１１の上面２１、下面３１および４つの側面４１のうちの少なくとも一の面と他の一の面に電子素子を実装することにより、微小な電子素子の高密度配置が実現される。
【００６９】
電子素子パッケージ１は、半導体素子以外の様々な種類の電子素子、例えばＳＡＷ（Surface Acoustic Wave：表面弾性波）フィルタ等を収納する電子素子パッケージとしても利用可能である。
【産業上の利用可能性】
【００７０】
本発明は、半導体素子やその他様々な種類の電子素子を収納する電子素子パッケージにおいて利用可能である。
【図面の簡単な説明】
【００７１】
【図１】第１の実施の形態に係る電子素子パッケージの構成を示す断面図
【図２】電子素子パッケージを示す分解斜視図
【図３】電子素子パッケージの製造工程を示す図
【図４】第２の実施の形態に係る電子素子パッケージの構成を示す断面図
【図５】筒状部材および筒状部材に実装される半導体素子を示す分解斜視図
【図６】電子素子パッケージの製造工程を示す図
【図７】第３の実施の形態に係る電子素子パッケージの構成を示す断面図
【図８】半導体素子の実装工程を示す図
【図９】第４の実施の形態に係る電子素子パッケージの構成を示す断面図
【符号の説明】
【００７２】
１，１ａ，１ｂ，１ｃ    電子素子パッケージ
２    上蓋部材
３    下蓋部材
４，４ａ    筒状部材
７    樹脂
１０    容器
１１    内部空間
１２    キャビティ基板
１３    キャビティ
２１    上面
２２，３２，４２    内部電極
２３，３３，４３    外部電極
３１    下面
４１    側面
５１    金属層
６１    半導体素子
６２    バンプ
２１１，３１１，４１１    面
５１１，５１２    金属部  
Ｓ１１〜Ｓ１９，Ｓ２１〜Ｓ２６，Ｓ３１〜Ｓ３３    ステップ
【図１】
2005183571.tif 000003
【図２】
2005183571.tif 000004
【図３】
2005183571.tif 000005
【図４】
2005183571.tif 000006
【図５】
2005183571.tif 000007
【図６】
2005183571.tif 000008
【図７】
2005183571.tif 000009
【図８】
2005183571.tif 000010
【図９】
2005183571.tif 000011