(57)【要約】【課題】ハードウェアおよびソフトウェア上の制限を受けないビデオおよびグラフィックス・データ処理用手法を提供する。【解決手段】本発明で提供するビデオおよびグラフィックス・データ処理用装置は、コンポーネントと、ビデオおよびグラフィックス・データを格納できるメイン・ランダム・アクセス・メモリを含む。コンポーネントは、処理ユニットと、２次元アクセラレーション・ユニットと、出力インタフェースを含む。２次元アクセラレーション・ユニットは、少なくとも１つのビデオ・プレーンと少なくとも１つのグラフィックス・プレーンを含むイメージをリアルタイムに合成し、それをメイン・メモリに格納できるように、処理ユニットおよびメイン・メモリと連携することができる。出力インタフェースは、合成されたイメージ・データをイメージ表示手段に送出するために、それをメモリから抽出する。【選択図】図２
2005086822.tif 000002
【特許請求の範囲】
【請求項１】
ビデオ・データおよびグラフィックス・データを処理するための装置であって、
該装置は、コンポーネント（ＣＭＰ）と、ビデオ・データおよびグラフィックス・データを格納できるメイン・ランダム・アクセス・メモリ（ＭＭＰ）とを有し、
該コンポーネントは、
処理ユニット（ＣＰＵ）と、
少なくとも１つのビデオ・プレーンおよび結果的に少なくとも１つのグラフィックス・プレーンを含むイメージをリアルタイムに合成し、該構成されたイメージを前記メイン・メモリに格納できるように、前記処理ユニットおよび前記メイン・メモリと連携することができる２次元アクセラレーション・ユニット（ＢＬＴ）と、
前記合成されたイメージ・データをイメージ表示手段（ＡＦＦ）に送出するために、該イメージ・データを前記メイン・メモリから抽出する出力インタフェース（ＩＦＳ）と、を有する、
ビデオ・データおよびグラフィックス・データを処理するための装置。
【請求項２】
前記メイン・ランダム・アクセス・メモリ（ＭＭＰ）が、前記コンポーネントの外部のメモリであることを特徴とする請求項１に記載の装置。
【請求項３】
前記コンポーネント（ＣＭＰ）が、垂直同期信号（Ｖｓｙｎｃ）を一定の時間間隔で送出できるビデオ同期ジェネレータ（ＶＴＧ）を含み、
第１の時間間隔（ＩＮＴ１）の間に、前記処理ユニットが、表示されるイメージのシーン解析を実行し、前記イメージに関する合成命令リストを生成することができ、
前記第１の時間間隔に続く第２の時間間隔（ＩＮＴ２）の間に、前記アクセラレーション・ユニットが、前記表示されるイメージを前記合成命令に基づいて合成し、それを前記メイン・メモリに格納し、
前記第２の時間間隔に続く第３の時間間隔（ＩＮＴ３）の間に、前記出力インタフェースが、前記表示されるイメージのイメージ・データを抽出することを特徴とする請求項１または２に記載の装置。
【請求項４】
前記コンポーネント（ＣＭＰ）が、符号化ビデオ・データを受信するための入力インタフェース（ＩＦＥ）と、前記処理ユニット（ＣＰＵ）および前記メイン・メモリ（ＭＭＰ）と連携するビデオ・デコーディング・ユニット（ＤＣＤ）を含み、
該ビデオ・デコーディング・ユニット（ＤＣＤ）が、前記第１の時間間隔（ＩＮＴ１）の間に、前記ビデオ・データの復号化を実行し、それを前記メイン・メモリに格納することを特徴とする請求項３に記載の装置。
【請求項５】
前記処理ユニット（ＣＰＵ）が、前記イメージのうちのある領域だけに関する合成命令を生成できることを特徴とする請求項３または４に記載の装置。
【請求項６】
前記合成されるイメージのうちの少なくともいずれかの領域が、３枚以上のプレーン（ＦＲＧ、ＶＩＤ、ＢＧＫ）を含み、前記アクセラレーション・ユニット（ＢＬＴ）が、これらの領域を複数の連続的な基本合成によって合成することができ、各基本合成では２枚の中間プレーンどうしを合成し、中間プレーンはイメージのプレーンか、または少なくとも１つ前の基本合成の結果として得られたプレーンであることを特徴とする請求項１ないし５のいずれか一項に記載の装置。
【請求項７】
前記アクセラレーション・ユニット（ＢＬＴ）が、３つの入力（Ｓ１〜Ｓ３）と、前記３つの入力にそれぞれ接続される３つの内部処理パス（ＶＴ１〜ＶＴ３）と、前記３つの内部処理パスの出力に接続される制御可能な合成ユニット（ＡＬＵＢ）と、前記合成ユニットの出力に接続される第４の内部処理パス（ＶＴ４）と、前記第４のパスの出力に接続される出力（ＤＥＳ）とを含むことを特徴とする請求項１ないし６のいずれか一項に記載の装置。
【請求項８】
前記３つの内部処理パスのうちの第１および第２の内部処理パス（ＶＴ２〜ＶＴ３）には、イメージのサイズを変換できるように、水平および垂直フィルタリング手段（ＶＦ２、ＶＦ３、ＨＦ２、ＨＦ３）が設けられ、一方、第３の内部処理パス（ＶＴ１）は、水平および垂直フィルタリング手段をもたず、
前記イメージのビデオ・プレーンに関連する、輝度データ（Ｙ）と輝度データほどは多くない色データ（ＣｂＣｒ）を含むビデオ・データが、前記第１および第２の内部処理パス（ＶＴ２、ＶＴ３）によって排他的に処理されることを特徴とする請求項７に記載の装置。
【請求項９】
前記第１および第２の内部処理パス（ＶＴ２、ＶＴ３）の一方が、輝度データ（Ｙ）の処理に排他的に携わることを特徴とする請求項８に記載の装置。
【請求項１０】
前記第１および第２の各内部処理パスの前記フィルタリング手段（ＶＦ２、ＶＦ３、ＨＦ２、ＨＦ３）が、互いに独立に制御可能であることを特徴とする請求項７ないし９のいずれか一項に記載の装置。
【請求項１１】
前記コンポーネントが、イメージ合成中に中間データを一時的に格納するように前記アクセラレーション・ユニット（ＢＬＴ）と連携可能な内部ランダム・アクセス・メモリ（ＭＭＡ）を含むことを特徴とする請求項１ないし１０のいずれか一項に記載の装置。
【請求項１２】
合成されるイメージのうちのある領域が３枚以上のプレーンを含む場合、前記処理ユニットが、前記領域を前記２次元アクセラレーション・ユニットの出力におけるサイズが前記内部メモリのメモリ・サイズにほぼ等しいサブ領域（Ｔｉｊ）に細分することができ、
前記アクセラレーション・ユニットが、多数のサブ領域を順々に合成することによって、前記領域の合成を実行することができ、サブ領域の合成は、複数の連続的な基本合成として実行され、各基本合成では２枚の中間プレーンどうしを合成し、中間プレーンは前記サブ領域のプレーンか、または少なくとも１つ前のサブ領域の基本合成の結果として得られたプレーンであり、
サブ領域の最後の基本合成の結果は、前記メイン・メモリ（ＭＭＰ）に格納されるが、それ以前の各基本合成の結果は前記内部メモリ（ＭＭＡ）に一時的に格納されることを特徴とする請求項１１に記載の装置。
【請求項１３】
前記アクセラレーション・ユニット（ＢＬＴ）がさらに、グラフィックス・プレーンに挿入する目的でグラフィックス・オブジェクトを生成できることを特徴とする請求項１ないし１２のいずれか一項に記載の装置。
【請求項１４】
前記コンポーネントが、垂直同期信号（Ｖｓｙｎｃ）を一定の時間間隔で送出できるビデオ同期ジェネレータ（ＶＴＧ）を含み、
これらの時間間隔の少なくともどれかの間に、前記アクセラレーション・ユニットが、表示されるイメージを合成命令（ＣＱＬ）に基づいて合成し、
前記アクセラレーション・ユニットが、前記グラフィックス・オブジェクトをアプリケーション命令リスト（ＡＱＬ）に従って生成することができ、
ある時間間隔内では、イメージ合成タスクはグラフィックス・オブジェクト生成タスクよりも高い優先権をもつことを特徴とする請求項１３に記載の装置。
【請求項１５】
前記グラフィックス・アクセラレーション・ユニットが、垂直同期信号の発生時にイメージ合成タスクをトリガでき、次にグラフィックス・オブジェクト生成タスクをトリガするか、または垂直同期信号の前記発生中に中断されていたグラフィックス・オブジェクト生成タスクの再開を許可できる制御手段（ＣＴＬ）を含むことを特徴とする請求項１４に記載の装置。
【請求項１６】
集積回路の形態で具現されることを特徴とする請求項１ないし１５のいずれか一項に記載の装置。
【請求項１７】
請求項１ないし１６のいずれか一項に記載の装置を含むことを特徴とするビデオ・デコーダ。
【請求項１８】
ビデオおよびグラフィックス・データを処理する方法であって、
少なくとも１つのビデオ・プレーンと結果的に少なくとも１つのグラフィックス・プレーンを含むイメージが、リアルタイムに２次元アクセラレーション・ユニット（ＢＬＴ）内で合成されて、メイン・メモリ（ＭＭＰ）に格納され、その後、前記合成されたイメージ・データが、対応するイメージを表示するために前記メイン・メモリから抽出される、ビデオおよびグラフィックス・データを処理する方法。
【請求項１９】
前記メイン・メモリ（ＭＭＰ）が、前記アクセラレーション・ユニットを含むコンポーネントの外部に位置付けられることを特徴とする請求項１８に記載の方法。
【請求項２０】
垂直同期信号が一定の時間間隔で送出され、
第１の時間間隔（ＩＮＴ１）の間に、表示されるイメージのシーン解析が実行されて、前記イメージに関する合成命令リストが生成され、
前記第１の時間間隔に続く第２の時間間隔（ＩＮＴ２）の間に、前記表示されるイメージが、前記合成命令に基づいて合成されて、前記メイン・メモリに格納され、
前記第２の時間間隔に続く第３の時間間隔（ＩＮＴ３）の間に、前記表示されるイメージのイメージ・データが抽出されることを特徴とする請求項１８または１９に記載の方法。
【請求項２１】
符号化ビデオ・データが受信され、前記第１の時間間隔（ＩＮＴ１）の間に、前記ビデオ・データが復号化されて、前記メイン・メモリ（ＭＭＰ）に格納されることを特徴とする請求項２０に記載の方法。
【請求項２２】
合成命令がイメージのうちのある領域だけに対して生成されることを特徴とする請求項２０または２１に記載の方法。
【請求項２３】
前記合成されるイメージのうちのある領域が、３枚以上のプレーン（ＦＲＧ、ＶＩＤ、ＢＧＫ）を含み、イメージの前記領域が、複数の連続的な基本合成によって合成され、各基本合成では２枚の中間プレーンどうしを合成し、中間プレーンはイメージのプレーンか、または少なくとも１つ前の基本合成の結果として得られたプレーンであることを特徴とする請求項１８ないし２２のいずれか一項に記載の方法。
【請求項２４】
前記アクセラレーション・ユニット（ＢＬＴ）が、３つの入力と、前記３つの入力にそれぞれ接続される３つの内部処理パスと、前記３つの内部処理パスの出力に接続される制御可能な合成ユニットと、前記合成ユニットの出力に接続される第４の内部処理パスと、前記第４のパスの出力に接続される出力とを含み、
前記３つの内部処理パスのうちの第１および第２の内部処理パスには、イメージのサイズを変換できるように、水平および垂直フィルタリング手段が設けられ、一方、第３の内部処理パスは、水平および垂直フィルタリング手段をもたず、
前記イメージのビデオ・プレーンに関連する、輝度データと輝度データほどは多くない色データを含むビデオ・データが、前記第１および第２の内部処理パスによって排他的に処理されることを特徴とする請求項１８ないし２３のいずれか一項に記載の方法。
【請求項２５】
前記第１および第２の内部パス（ＶＴ２、ＶＴ３）の一方が、輝度データ（Ｙ）の処理に排他的に携わることを特徴とする請求項２４に記載の方法。
【請求項２６】
前記第１および第２の各内部パス（ＶＴ２、ＶＴ３）の前記フィルタリング手段が、互いに独立に制御可能であることを特徴とする請求項２４または２５に記載の方法。
【請求項２７】
中間データが、イメージ合成中に、前記アクセラレーション・ユニット（ＢＬＴ）を含む前記コンポーネントの内部のメモリ（ＭＭＡ）に一時的に格納されることを特徴とする請求項１８ないし２６のいずれか一項に記載の方法。
【請求項２８】
合成されるイメージのある領域が３枚以上のプレーンを含む場合、前記領域がサブ領域（Ｔｉｊ）に細分され、
前記領域の合成が多数のサブ領域を順々に合成することによって実行され、各基本合成では２枚の中間プレーンどうしを合成し、中間プレーンは前記サブ領域のプレーンか、または少なくとも１つ前の前記サブ領域の基本合成の結果として得られたプレーンであり、
サブ領域の最後の基本合成の結果は、前記メイン・メモリに格納され、一方、それ以前の各基本合成の結果は前記内部メモリに一時的に格納され、
サブ領域のサイズは、２つのサブ領域が合成された際、その結果のサイズが前記内部メモリのメモリ・サイズにほぼ等しくなるようなサイズであることを特徴とする請求項２７に記載の方法。
【請求項２９】
グラフィックス・プレーンに挿入するためのグラフィックス・オブジェクトが、前記アクセラレーション・ユニット（ＢＬＴ）内で生成されることを特徴とする請求項１８ないし２８のいずれか一項に記載の方法。
【請求項３０】
垂直同期信号が一定の時間間隔で送出され、
これらの時間間隔の少なくともどれかの間に、表示されるイメージが合成命令（ＣＱＬ）に基づいて合成され、
前記グラフィックス・オブジェクトがアプリケーション命令リスト（ＡＱＬ）に従って生成され、
ある時間間隔内では、イメージ合成タスクはグラフィックス・オブジェクト生成タスクよりも高い優先権をもつことを特徴とする請求項２９に記載の方法。
【請求項３１】
イメージ合成タスクが、垂直同期信号の発生時にトリガされ、次に前記合成タスクの完了時にグラフィックス・オブジェクト生成タスクがトリガされるか、または垂直同期信号の前記発生中に中断されていたグラフィックス・オブジェクト生成タスクの再開が許可されることを特徴とする請求項３０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、デジタル・ビデオ・ディスク（ＤＶＤ）から生じる、あるいはデジタル・テレビ伝送から生じる、ビデオ・データおよびグラフィックス・データの処理に関する。したがって、本発明は、ビデオ・デコーダまたは衛星デコーダ（通称「セット・トップ・ボックス（set top box）」）に有利に適用される。
【背景技術】
【０００２】
現在、ビデオ・イメージおよびグラフィックス・イメージを処理するためのシステムでは、コスト最適化の問題が中心課題となっている。さらに、そのようなシステムでは、高いビデオ品質が必要とされるが、グラフィックス・プレーンを使用してテレビ画面上に特定のメニューを表示する必要もあり、そのためにすべてのプログラムに対話性を追加する必要もある。
【０００３】
現在、そのような処理システムのコストは、どのような外部メモリを選択するかによってある程度は定まる。また、低コストのＳＤＲＡＭタイプのメモリが好んで使用される。一方で、そのようなメモリは狭い帯域幅しか提供できず、この狭い帯域幅基準に合わせてシステムを最適化する必要がある。
【０００４】
この帯域幅問題に対処するとともに、リスケーリングが可能なようにテレビ用途では１３．５ＭＨｚの周波数、時にはより高い周波数でピクセル処理を実行しなければならないという制約を満たすため、前記システムは、ピクセル操作数を最小化するように設計される。
【０００５】
この点を念頭に置き、このようなビデオ・データおよびグラフィックス・データ処理システムは、ピクセルを生成し、それによって生成されたイメージを外部メモリに格納するユニットを含む。そのようなユニットには、例えば、ＭＰＥＧデコーダ、ＪＰＥＧデコーダ、マイクロプロセッサ、またはグラフィックス・アクセラレータがある。グラフィック・アクセラレータは、長方形の塗りつぶし、オブジェクトのコピー、２つのオブジェクトの混合など簡単な機能の支援を受けてグラフィックス・オブジェクトを生成できる。
【０００６】
これらのピクセル生成ユニットの他にも、前記システムは、例えば、生成されたピクセルをＳＤＲＡＭメモリなどの外部メモリから抽出し、それをピクセル合成器（pixel compositor）に送信するＤＭＡタイプのユニットを含む。ピクセル合成器は、すべてのプレーン（通称「レイヤ」）を合成してイメージを形成し、それをテレビ画面などの表示装置に送信する役割をもつ。
【０００７】
また、ＤＭＡタイプの各ユニットは、イメージを形成するプレーンのうちの特定のタイプ、例えば、ビデオ・プレーンやグラフィックス・プレーンなどをそれぞれ専門に処理し、所定の形式でこれらのプレーンを抽出するように最適化される。
【０００８】
このようなアーキテクチャは、ピクセル操作を最小にまで減らすため、帯域幅の観点からは効率的である。実際、あるフレームまたはイメージの間に、ビデオ・デコーディングが行われ、グラフィックス・プレーンが生成されるが、それらは次のイメージまたはフレームの間にアクセスされて、互いに合成される。したがって、外部メモリは、すべてのプレーンを格納する際に１回、混合または合成の前にそれらを読み取る際に１回使用されることになる。
【０００９】
しかし、例えば、ＤＤＲ／ＳＤＲＡＭタイプの新しいメモリの出現によって、そのようなアーキテクチャは今では時代遅れとなり、高価になった。
【００１０】
具体的には、その主たる短所は、そのフットプリント（footprint）にある。より正確には、アプリケーションが使用するプレーンの数に応じて、ＤＭＡタイプの各ユニットは、寸法変更（redimensioning）手段、フリッカ防止手段、または色変換手段を必要とすることがある。また、それらの手段はすべて、表面積の観点からきわめて高価なリソースの並列化を招く。
【００１１】
さらに、ピクセル合成器は、すべてのグラフィックス・プレーンをビデオ・プレーンと合成するように設計されなければならない。現在、そのようなピクセル合成器は、多数の乗算器から構成されており、このことも表面積に負の影響を及ぼす。
【００１２】
さらに、１つのハードウェアは各プレーン用に特化されているので、一たび構成が選択されると、その集積回路（ＡＳＩＣ）にはもはや柔軟性がなく、仕様に何らかの変更が生じた場合、ハードウェア手段も変更しなければならない。
【００１３】
さらに、ピクセル操作を回避するため、ＤＭＡタイプのすべてのユニットは、テレビのサンプリング周波数またはこのサンプリング周波数の倍数（１３．５ＭＨｚまたは２７ＭＨｚ）で動作する。また、テレビ画面へのピクセルの送出不能を回避するため、多数のリアルタイム制約を考慮することが望ましく、これによって、システムはさらに複雑度を増すことになる。
【特許文献１】フランス特許出願第２  ８０１  ４６３号
【特許文献２】フランス特許出願第２  ７９８  ０３３号
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、上記の問題に対する解決策を提供することである。
【００１５】
本発明の目的は、ビデオおよびグラフィックス・データ処理用システムの表面積を減らす一方、合成するプレーンの数に関してハードウェアによる制限を受けないようにすることである。
【００１６】
本発明の目的はまた、表示できるビデオ・プレーンの数に関して制限を設けないようにすることである。
【００１７】
本発明の目的はまた、グラフィックス・プレーンのリスケーリング率（rescaling factor）に関して制限を設けないようにすることである。
【００１８】
本発明の目的はまた、イメージ上のグラフィックス・ビューポートの位置に関して制約を課さないようにすることである。より正確には、本発明の目的は、複数のグラフィックス・ビューポートを同一のビデオ・ラインに挿入できるようにすることである。
【課題を解決するための手段】
【００１９】
本発明は、ビデオおよびグラフィックス・データ処理用の装置であって、コンポーネントと、ビデオおよびグラフィックス・データを格納できるメイン・ランダム・アクセス・メモリとを含む装置を提案する。コンポーネントは、処理ユニット、２次元アクセラレーション・ユニット、および出力インタフェースを含む。２次元アクセラレーション・ユニットは、少なくとも１つのビデオ・プレーンと結果的に少なくとも１つのグラフィックス・プレーンを含むイメージをリアルタイムに合成し、それをメイン・メモリに格納できるように、処理ユニットおよびメイン・メモリと連携することができる。出力インタフェースは、合成されたイメージ・データをイメージ表示手段に送信するために、それをメイン・メモリから抽出する。
【００２０】
したがって、本発明は、２次元アクセラレーション・ユニット、すなわち、従来は一般にグラフィックス・オブジェクトを生成するのに使用された２次元グラフィック・アクセラレータを使用できるようにし、少なくとも１つのグラフィックス・プレーンと結果的に少なくとも１つのビデオ・プレーンを含むイメージをリアルタイムに合成する。例えば、あるイメージは１枚のビデオ・プレーンしか含まないかもしれないが、別のイメージはグラフィックス・プレーンとビデオ・プレーンを含むかもしれない。
【００２１】
本発明の一実施形態によれば、メイン・ランダム・アクセス・メモリは、コンポーネントの外部にあるメモリである。
【００２２】
本発明の一実施形態によれば、コンポーネントは、垂直同期信号を一定の時間間隔で送出できるビデオ同期ジェネレータを含む。また、第１の時間間隔の間に、処理ユニットは、表示されるイメージのシーン解析を実行し、前記イメージに関する合成命令のリストを生成することができる。
【００２３】
第１の時間間隔に続く第２の時間間隔の間に、アクセラレーション・ユニットは、表示されるイメージを前記合成命令に基づいて合成し、それを前記メイン・メモリに格納する。
【００２４】
第２の時間間隔に続く第３の時間間隔の間に、出力インタフェースは、前記表示されるイメージのイメージ・データを抽出する。
【００２５】
コンポーネントは有利には、符号化ビデオ・データを受信するための入力インタフェースと、処理ユニットおよび前記メイン・メモリと連携するビデオ・デコーディング・ユニットを含む。この場合、ビデオ・デコーディング・ユニットは有利には、第１の時間間隔の間に、ビデオ・データの復号化を実行し、それをメイン・メモリに格納する。
【００２６】
処理ユニットはイメージ全体に関する合成命令を生成することができるが、本発明は、処理ユニットがイメージのある部分だけに関する合成命令を生成できるという点で、イメージの他の部分が直前のイメージと比べて変更されていない場合には特に有利である。
【００２７】
合成されるイメージが３枚以上のプレーンを含む本発明の一実施形態によれば、アクセラレーション・ユニットは、複数の連続的な基本合成によってイメージを合成することができる。各基本合成では、２枚の中間プレーンどうしを合成する。中間プレーンとは、イメージのプレーンか、または少なくとも１つ前の基本合成の結果として得られたプレーンのことである。
【００２８】
言い換えると、本発明によれば、２次元アクセラレーション・ユニットは、イメージの様々なプレーンどうしを対にして、例えば、メイン・ランダム・アクセス・メモリのバッファ・メモリ領域（通称「フレーム・バッファ」）内に合成する。また、イメージ合成後、それを表示ユニットに送信するため、このバッファ・メモリ領域は、例えば、ＤＭＡタイプの単一のユニットから構成される出力インタフェースによってアクセスされる。
【００２９】
本発明の一実施形態によれば、アクセラレーション・ユニットは、
−３つの入力と、
−３つの入力にそれぞれ接続される３つの内部処理パスと、
−前記３つの内部処理パスの出力に接続される制御可能な合成ユニットと、
−合成ユニットの出力に接続される第４の内部処理パスと、
−この第４のパスの出力に接続される出力とを含む。
【００３０】
有利には、前記３つの内部処理パスのうちの第１および第２の内部処理パスには、イメージのサイズを変換できるように、水平および垂直フィルタリング手段が設けられるが、第３の内部処理パスは、水平および垂直フィルタリング手段をもたない。
【００３１】
さらに、イメージのビデオ・プレーンに関連する、輝度（luminance）データと輝度データほどは多くない色（chrominance）データを含むビデオ・データは、前記第１および第２の内部処理パスによって排他的に処理される。
【００３２】
さらに、好ましくは、前記第１および第２の内部処理パスの一方が、輝度データの処理に排他的に携わる。
【００３３】
第１および第２の各内部処理パスのフィルタリング手段は、互いに独立に制御可能である。
【００３４】
帯域幅をさらに最適化するため、有利には、外部メモリのイメージ・バッファ・メモリ領域を使用することなく一時的に結果を格納するための作業領域として使用される、コンポーネント内部の補助ランダム・アクセス・メモリを使用できるようにする。
【００３５】
その結果、この内部メモリのおかげで、外部メイン・ランダム・アクセス・メモリの帯域幅消費が大幅に減らされる。
【００３６】
言い換えると、本発明の一実施形態によれば、前記コンポーネントは、イメージ合成中に中間データを一時的に格納するようにアクセラレーション・ユニットと連携可能な内部ランダム・アクセス・メモリを含む。
【００３７】
また、この内部ランダム・アクセス・メモリの恩恵を十分に受けられるよう、イメージのプレーンを順々に処理される「小さな正方形」に分割すれば一層有利である。これらの正方形のサイズは、内部ランダム・アクセス・メモリのサイズに依存する。
【００３８】
より正確には、本発明の一実施形態によれば、処理ユニットは、合成されるイメージのある領域が３枚以上のプレーンを含む場合、この領域を２次元アクセラレーション・ユニットの出力におけるサイズが前記内部メモリのメモリ・サイズにほぼ等しいサブ領域に細分することができる。言い換えると、このサイズは、こうした２つのサブ領域が合成された際、その結果のサイズが前記内部メモリのメモリ・サイズにほぼ等しくなるようなサイズである。
【００３９】
アクセラレーション・ユニットは、多数のサブ領域を順々に合成することによって、前記領域の合成を実行することができ、サブ領域の合成は、複数の連続的な基本合成として実行される。各基本合成では、２枚の中間プレーンどうしを合成する。中間プレーンとは、前記サブ領域のプレーンか、または少なくとも１つ前のサブ領域の基本合成の結果として得られたプレーンのことである。
【００４０】
さらに、サブ領域の最後の基本合成の結果は、前記メイン・メモリに格納されるが、それ以前の各基本合成の結果は前記内部メモリに一時的に格納される。
【００４１】
本発明によれば、先に指摘したように、アクセラレーション・ユニットは、イメージを合成するために使用される。
【００４２】
適用例によっては、グラフィックス・オブジェクトは、処理ユニットによって直接生成したり、あるいは外部ソースから取り込んだりすることができる。
【００４３】
しかしながら、本発明の特に有利な一実施形態によれば、アクセラレーション・ユニットはさらに、グラフィックス・プレーンに挿入する目的でグラフィックス・オブジェクトを生成することができる。
【００４４】
言い換えると、本発明のこの実施形態によれば、アクセラレーション・ユニットは、２つの機能で、すなわち、１つはその通常の機能であるグラフィックス・オブジェクトの生成のため、もう１つはイメージ合成のために使用される。
【００４５】
これに関連して、コンポーネントは、垂直同期信号を一定の時間間隔で送出できるビデオ同期ジェネレータを含み、これらの時間間隔の少なくともどれかの間に、アクセラレーション・ユニットは、表示されるイメージを合成命令に基づいて合成する。
【００４６】
アクセラレーション・ユニットは有利には、アプリケーション命令リストに従って、前記グラフィックス・オブジェクトを生成することができ、一時間間隔内では、イメージ合成タスクはグラフィックス・オブジェクト生成タスクよりも高い優先権をもつ。
【００４７】
この目的のため、本発明の一実施形態によれば、グラフィックス・アクセラレーション・ユニットは、垂直同期信号の発生時にイメージ合成タスクをトリガでき、次にグラフィックス・オブジェクト生成タスクをトリガするか、または垂直同期信号の前記発生中に中断されていたグラフィックス・オブジェクト生成タスクの再開を許可することができる制御手段を含む。
【００４８】
本発明による装置は有利には、集積回路の形態で具現される。
【００４９】
本発明の目的はまた、上で定義したようなビデオおよびグラフィックス・データ処理装置を含むビデオ・デコーダである。
【００５０】
本発明はまた、ビデオおよびグラフィックス・データを処理する方法を提案し、この方法によれば、少なくとも１つのビデオ・プレーンと結果的に少なくとも１つのグラフィックス・プレーンを含むイメージは、リアルタイムに２次元アクセラレーション・ユニット内で合成されて、メイン・メモリに格納され、その後、その合成されたイメージ・データは、対応するイメージを表示するためにメイン・メモリから抽出される。
【００５１】
前記メイン・メモリは、例えば、前記アクセラレーション・ユニットを含むコンポーネントの外部に位置付けられる。
【００５２】
本発明の実施の一態様によれば、垂直同期信号は一定の時間間隔で送出される。第１の時間間隔の間に、表示されるイメージのシーン解析が実行され、前記イメージに関する合成命令リストが生成される。第１の時間間隔に続く第２の時間間隔の間に、表示されるイメージが、前記合成命令に基づいて合成され、前記メイン・メモリに格納される。第２の時間間隔に続く第３の時間間隔の間に、前記表示されるイメージのイメージ・データが抽出される。
【００５３】
シーン解析は、例えば、合成の観点（プレーンの数、プレーンの順序、寸法変更パラメータなど）からは同質な複数の領域または区画への当該シーンの分割を含む。前記領域に関する合成リストは、各領域ごとに生成される。
【００５４】
本発明の実施の一態様によれば、符号化ビデオ・データが受信され、そのようなビデオ・データは、第１の時間間隔の間に復号化されて、メイン・メモリに格納される。
【００５５】
本発明の実施の一態様によれば、イメージのある領域だけに対して、合成命令を生成することができる。
【００５６】
合成されるイメージのある領域が３枚以上のプレーンを含む場合、イメージのこれらの領域を、複数の連続的な基本合成によって合成することができる。各基本合成では、２枚の中間プレーンどうしを合成する。中間プレーンとは、イメージのプレーンか、または少なくとも１つ前の基本合成の結果として得られたプレーンのことである。
【００５７】
本発明の実施の一態様によれば、中間データは、イメージ合成中、前記アクセラレーション・ユニットを含むコンポーネントの内部のメモリに一時的に格納される。
【００５８】
グラフィックス・プレーンに挿入されることを目的とするグラフィックス・オブジェクトも、アクセラレーション・ユニット内で生成される。
【００５９】
より正確には、本発明の実施の一態様によれば、垂直同期信号が一定の時間間隔で送出され、これらの時間間隔の少なくともどれかの間に、表示されるイメージが合成命令に基づいて合成される。前記グラフィックス・オブジェクトは、アプリケーション命令リストに従って生成され、一時間間隔内では、イメージ合成タスクはグラフィックス・オブジェクト生成タスクよりも高い優先権をもつ。
【００６０】
イメージ合成タスクは、例えば、垂直同期信号の発生時にトリガされ、次にこのイメージ合成タスクの完了時にグラフィックス・オブジェクト生成タスクがトリガされるか、または垂直同期信号の前記発生中に中断されていたグラフィックス・オブジェクト生成タスクの再開が許可される。
【００６１】
本発明のその他の利点および特徴は、決して限定的なものではない実施形態および実施の態様、ならびに添付の図面の詳細な説明を考察することによって明らかになるであろう。
【発明を実施するための最良の形態】
【００６２】
図１では、参照符号ＳＹによって、例えば、衛星デコーダおよび／またはテレビ受像機を含むデジタル・イメージ処理装置が、全体として指示される。
【００６３】
この装置ＳＹでは、入力手段ＩＦＥが、例えば、衛星アンテナまたはデジタル・ディスク（簡略化のため本明細書には表示せず）から、例えば、ＭＰＥＧ規格に従って圧縮されたデータのストリームを受信する。
【００６４】
例えば、ＭＰＥＧデコーダなどのイメージ・デコーディング装置ＤＣＤは、イメージを表示スクリーンＡＦＦに表示するために、上記のような圧縮データとして符号化されたイメージを復号化する。
【００６５】
装置ＳＹはさらに、例えば、様々な衛星チャネルについての復号化を管理できる処理ユニットＣＰＵまたはマイクロプロセッサと、例えば、テレビ用リモコンを操作することで表示される対話型メニューなど、ビデオ・イメージ上にスーパーインポーズする形で画面上に埋め込まれるグラフィックス情報を生成するジェネレータＢＬＴを含む。このジェネレータＢＬＴは、２次元アクセラレーション・ユニットであって、以下でより詳細に見られるように、表示されるイメージの合成を可能にする。
【００６６】
装置ＳＹはまた、これら様々な要素間で共用される、例えば、ＤＤＲ／ＳＤＲＡＭタイプのダイナミック・メモリＭＭＰを含む。
【００６７】
図１のすべての要素は、双方向バスＢＢＳを介して互いに情報を交換する。
【００６８】
最後に装置ＳＹは、一定の時間間隔で垂直同期信号Ｖｓｙｎｃを送出することができるビデオ同期ジェネレータＶＴＧを含む。画面上で用いられる表示モードに従って、これらの垂直同期信号は、イメージのフレームまたはイメージを切り分けることができる。
【００６９】
メモリＭＭＰは、デコーダＤＣＤ、プロセッサＣＰＵ、アクセラレーション・ユニットＢＬＴ、およびインタフェースＩＦＥを含むコンポーネントを形成する集積回路の一部とすることができるが、図２に示すように、メイン・メモリＭＭＰをコンポーネントＣＭＰの外部のメモリとすることも可能である。
【００７０】
この場合、メモリＭＭＰは、メモリ・コントローラＭＣＲを介して、コンポーネントＣＭＰの他の要素と情報を交換する。さらに、ＤＭＡタイプの出力インタフェースＩＦＳが提供されて、バスＢＢＳと表示手段ＡＦＦとを相互連結する。
【００７１】
図３に示すように、ビデオ同期ジェネレータは、一定の時間間隔で垂直同期信号Ｖｓｙｎｃを送出する。
【００７２】
さらに、一般にイメージは、少なくとも１枚のビデオ・プレーンと１枚のグラフィックス・プレーンを含む複数のプレーン（通称「レイヤ」）から構成される。
【００７３】
または、図３に示すように、第１の時間間隔ＩＮＴ１の間に、処理ユニットＣＰＵは、表示されるイメージのシーン解析を実行し、当該イメージ用の合成命令リストを生成することができる。さらに、この第１の時間間隔ＩＮＴ１の間に、ビデオ・デコーディング・ユニットＤＣＤは、ビデオ・データの復号化を実行し、復号ビデオ・データをメイン・メモリＭＭＰに格納する。
【００７４】
次に、第１の時間間隔ＩＮＴ１に続く第２の時間間隔ＩＮＴ２の間に、アクセラレーション・ユニットＢＬＴが、表示されるイメージを前記合成命令に基づいて合成し、それをメイン・メモリに格納する。
【００７５】
これと並列に、第２の時間間隔ＩＮＴ２の間に、処理ユニットＣＰＵは、次のイメージｎ＋１を準備する。
【００７６】
次に、第２の時間間隔ＩＮＴ２に続く第３の時間間隔ＩＮＴ３の間に、出力インタフェースＩＦＳは、イメージｎのイメージ・データを表示するために、これをメイン・メモリＭＭＰから抽出する。
【００７７】
これと並列に、第３の時間間隔ＩＮＴ３の間に、処理ユニットＣＰＵは、次のイメージｎ＋２を準備し、一方、アクセラレーション・ユニットＢＬＴは、イメージｎ＋１を合成する。
【００７８】
このイメージ合成について、以下で再度、より詳細に説明する。
【００７９】
それとの関連で、イメージ合成を可能にするイメージ・アクセラレーション・ユニットＢＬＴの内部アーキテクチャを、図４をより詳しく参照しながら、次に説明する。
【００８０】
グラフィックス・オブジェクトの生成だけが可能な従来のアクセラレータの構造と比較すると、本発明のアクセラレーション・ユニットＢＬＴは、特に追加の処理パスを、この例ではパスＶＴ３を含む。
【００８１】
言い換えると、ユニットＢＴＬは、従来通り乗算器で形成された算術／論理合成ユニットＡＬＵＢで終了する３つの処理パスＶＴ１、ＶＴ２、ＶＴ３に接続された、３つの入力Ｓ１、Ｓ２、Ｓ３（３つのＦＩＦＯメモリ）を含む。
【００８２】
さらに、ユニットＢＬＴは、合成ユニットＡＬＵＢの出力と出力ＦＩＦＯメモリＤＥＳの間を接続する従来の出力処理パスＶＴ４を含む。
【００８３】
処理パスＶＴ１〜ＶＴ３の各々の前方端には、入力変換手段ＭＣＶ１〜ＭＣＶ３が配置される。これらの各手段は、例えば、１２８ビットのワードを受信し、例えば、４×８ビットのαＲＧＢ形式に従った３２ビットのピクセルを送出するためのものである。ここでのαは、ピクセルの８つの透明度ビット（transparency bits）を示す。
【００８４】
このような手段は、従来からあるもので、それ自体は周知であり、具体的には、ＦＩＦＯメモリの読み取りを管理する手段、ならびにシーケンサおよび色符号化手段を含む。
【００８５】
出力パスＶＴ４上では、同様にそれ自体は周知の従来構造をもった手段ＭＣＶＳが、手段ＭＣＶ１〜ＭＣＶ３で実行される手段とは反対の処理を実行する。
【００８６】
手段ＭＣＶ１またはＭＣＶ２が索引付けされた色に対応するワードを送出した場合、色参照テーブルＣＬＵＴを使用して正しい色形式を取得できるようにする。
【００８７】
同様に、ＹＣｂＣｒ形式をαＲＧＢ形式に変換できる、Ｙ２Ｒで参照される色変換手段が、処理パスの１つと並列に、この例ではパスＶＴ２と並列に提供される。同様に、逆変換手段Ｒ２Ｙが、出力パスＶＴ４上に提供される。
【００８８】
さらに、パスＶＴ２およびＶＴ３には、ＨＦ２、ＨＦ３およびＶＦ２、ＶＦ３でそれぞれ参照される水平フィルタリング手段および垂直フィルタリング手段が、イメージのサイズを変換できるように設けられるが、処理パスＶＴ１は、水平および垂直フィルタリング手段をもたない。
【００８９】
これらの水平および垂直フィルタリング手段の間には、フリッカ防止手段ＦＦ、ならびにデインタレース（deinterlacing）手段ＤＥＩが配置される。パスＶＴ２およびＶＴ３の各々に設けられたフィルタリング手段は、独立に制御可能であり、そのため、例えば、輝度データＹと色データＣｂＣｒのリスケール率（rescale factor）（すなわち通称「リサイズ率（resize factor）」）を別個に処理することが可能になる。
【００９０】
水平および垂直フィルタリング手段、ならびにフリッカ防止フィルタおよびデインタレーサ（deinterlacer）は、それ自体は周知の従来手段である。すなわち、例えば、フランス特許出願第２  ８０１  ４６３号および／または第２  ７９８  ０３３号に記載があるようなフィルタリング手段およびフリッカ防止フィルタを使用することが可能である。
【００９１】
合成されるイメージのビデオ・プレーンに関連する、輝度データＹと輝度データほどは多くない色データＣｂＣｒから構成されるビデオ・データは、処理パスＶＴ２およびＶＴ３によって排他的に処理される。
【００９２】
また、例えば、処理パスＶＴ３は、輝度データの処理だけに排他的に携わる。
【００９３】
次に、イメージ合成の一例について、図５および図６をより詳しく参照しながら説明する。
【００９４】
この例では、イメージＩＭが３枚のプレーン、すなわち背景グラフィックス・プレーンＢＫＧ、前景グラフィックス・プレーンＦＲＧ、およびビデオ・プレーンＶＩＤから合成されると仮定する。
【００９５】
合成命令およびビデオ・データ復号化が実行されるとき、背景グラフィックス・プレーンＢＫＧがメイン・メモリＭＭＰから抽出され（ステップ６０）、入力Ｓ２に送られ（ステップ６１）、その結果、垂直および水平フィルタを通過した後、背景グラフィックス・プレーンＢＫＧの基準化が可能となる（ステップ６２）。具体的には、一般にグラフィックス・プレーンは、特定の形式をもつので、通常は基準化が必要となる。
【００９６】
次に、基準化されたプレーンＢＫＧを表すグラフィックス・データは、メイン・メモリＭＭＰに、より正確にはメモリＭＭＰの特定のメモリ領域である「フレーム・バッファ」に格納される（ステップ６３）。
【００９７】
次に、基準化されたプレーンＢＫＧに対応するイメージ・データが、この特定のメモリ領域から抽出され（ステップ６４）、ビデオ・プレーンＶＩＤに対応するビデオ・データが、同様にメモリＭＭＰから抽出される（ステップ６６）。
【００９８】
次に、ビデオ・プレーンの輝度データが入力Ｓ３に送られ、一方、ビデオ・プレーンの色データは入力Ｓ２に送られる（ステップ６７）。
【００９９】
輝度データに比べてより少ない数の色データを考慮するリスケールの後、ビデオ・データは、合成ユニットＡＬＵＢで、処理パスＶＴ１から取得した基準化されたグラフィックス・プレーンＢＫＧに対応するグラフィックス・データと混合される（ステップ６８）。
【０１００】
この混合ステップ６８が完了した後、イメージの２枚のプレーンの基本合成が実行され、対応するデータＢＫＧ＋ＶＩＤが出力ＤＥＳに送られ、その結果、データＢＫＧ＋ＶＩＤはメイン・メモリＭＭＰの特定のメモリ領域に格納される（ステップ６９）。
【０１０１】
次に、これらのデータＢＫＧ＋ＶＩＤが、メモリＭＭＰの特定のメモリ領域から抽出され（ステップ７０）、フィルタリング処理を施されることなく合成ユニットＡＬＵＢに供給されるように、アクセラレーション・ユニットＢＬＴの入力Ｓ１に送られる（ステップ７２）。
【０１０２】
これと並列に、前景グラフィックス・プレーンＦＲＧを表すデータが、メモリＭＭＰから抽出され（ステップ７１）、基準化処理を受けるために入力Ｓ２に送られ（ステップ７３）、その後、合成ユニットＡＬＵＢで、データＢＫＧ＋ＶＩＤと混合される（ステップ７４）。
【０１０３】
このようにして、プレーンＦＲＧと先の基本合成の結果であるプレーンＢＫＧ＋ＶＩＤとによる別の基本合成が実行される。
【０１０４】
対応するデータは、アクセラレーション・ユニットＢＬＴの出力ＤＥＳに送られ、その結果、メイン・メモリＭＭＰの特定のメモリ領域に格納される（ステップ７５）。
【０１０５】
合成されるイメージが、直前のイメージと比べて変更されていない部分があるプレーンを含む場合、処理ユニットは、一定のイメージ部分だけに対する合成命令を生成することができる。
【０１０６】
したがって、図７のイメージＩＭが、例えば、不変の背景グラフィックス・プレーン、すなわち、イメージ毎に変更されない背景グラフィックス・プレーンを含み、ビデオ・プレーンは、イメージＩＭの領域Ｚ２だけを占有すると仮定した場合、処理ユニットＣＰＵは、ビデオ・プレーンと、背景グラフィックス・プレーンの対応する領域と、例えば、プレーンＦＲＧに位置付けられるオブジェクトＧＦＸとを合成するのに、イメージＩＭの領域Ｚ２だけに対する合成命令を送出し、不変領域Ｚ１に対する合成命令は送出しない。
【０１０７】
したがって、本発明は、シーンに何らかの変化が生じるまで、特定イメージ・メモリ領域の無変更部分を更新する必要がないという利点をもつ。
【０１０８】
さらに、本発明は、隠されたピクセルへのアクセスを回避することによって、イメージの不透明部分を効率的に処理することができる。
【０１０９】
したがって、このようにすることで、メイン・メモリのレベルでの帯域幅の消費を制限することが可能である。
【０１１０】
本発明では、イメージの同一のラインに位置付けられるビューポート（通称）を有するイメージを合成することも可能である。
【０１１１】
図８に示す実施形態は、メイン・メモリＭＭＰのレベルでの帯域幅の消費をより一層少なくすることができる。
【０１１２】
先に説明した実施形態に比べて、図８に示す実施形態は、コンポーネントＣＭＰが内部ランダム・アクセス・メモリＭＭＡすなわち補助メモリをさらに含むことを可能にする。このメモリは、例えば、ＳＲＡＭタイプのスタティック・メモリである。
【０１１３】
この内部ランダム・アクセス・メモリＭＭＡは、アクセラレーション・ユニットＢＬＴと連携して、イメージ合成中に中間データを一時的に格納することができる。
【０１１４】
より具体的には、１回の実行でイメージの完全なプレーンを合成する代りに、メモリＭＭＡのメモリ・サイズおよび使用するピクセル形式に依存したサイズをもつサブ領域または正方形にプレーンを分割する。
【０１１５】
または、これら小さなサイズのすべての正方形は、順々に処理される。
【０１１６】
したがって、イメージＩＭが４枚のプレーンまたはレイヤから合成されると仮定する図９を参照すると、各レイヤは正方形Ｔｉｊに分解されている。したがって、図１０に同様に示すように、第１の基本合成は、レイヤ０の各正方形Ｔｉｊ０と、それらと位置が一致するレイヤ１の正方形Ｔｉｊ１との間で行われる。
【０１１７】
したがって、正方形Ｔｉｊ毎に、正方形Ｔｉｊ０がメイン・メモリＭＭＰから抽出され、アクセラレーション・ユニットＢＬＴの入力Ｓ１に送られ、同時に正方形Ｔｉｊ１がメイン・メモリＭＭＰから抽出され、アクセラレーション・ユニットＢＬＴの入力Ｓ２に送られる。次に、このアクセラレーション・ユニットＢＬＴの出力ＤＥＳから、補助メモリＭＭＡに格納される第１の中間正方形ＴＩ１ｉｊが送出される。
【０１１８】
次に、中間正方形ＴＩ１ｉｊが、メモリＭＭＡから抽出され、アクセラレーション・ユニットＢＬＴの入力Ｓ１に送られ、その結果、中間正方形ＴＩ１ｉｊは、第２の基本合成の間に、メモリＭＭＰから抽出されてアクセラレーション・ユニットＢＬＴの入力Ｓ２に存在している正方形Ｔｉｊ２と合成され、その結果、第２の中間正方形ＴＩ２ｉｊが形成される。この第２の中間正方形ＴＩ２ｉｊもメモリＭＭＡに格納される。
【０１１９】
次に、（この例ではレイヤは４枚しか存在しないので）第３および最後の基本合成の間にも、同様の処理が繰り返される。
【０１２０】
より正確には、第２の中間正方形ＴＩ２ｉｊが、メモリＭＭＡから抽出され、アクセラレーション・ユニットＢＬＴの入力Ｓ１に送られ、その結果、中間正方形ＴＩ２ｉｊは、メモリＭＭＰから抽出されてアクセラレーション・ユニットＢＬＴの入力Ｓ２に送られた正方形Ｔｉｊ３と混合される。
【０１２１】
この第３の基本合成の結果は、すべての合成が完了した正方形ＴＣｉｊであり、今度はメイン・メモリＭＭＰの特定のメモリ領域に格納される。
【０１２２】
したがって、この補助メモリＭＭＡのおかげで、アクセラレーション・ユニットは、中間結果を格納するためにメイン・メモリＭＭＰの帯域幅を消費するのを回避できる。
【０１２３】
そのため、実行時間は短縮され、その結果、処理のリアルタイム制御が容易になる。
【０１２４】
グラフィックス・オブジェクトは、時には処理ユニットＣＰＵ自体で生成したり、あるいは外部ソースから直接取り込んだりできるが、アクセラレーション・ユニットＢＬＴを使用して、これらのグラフィックス・オブジェクトを全く同時に生成し、イメージを合成できれば特に有利である。
【０１２５】
これが、図１１および図１２により詳しく示された実施形態の目的である。
【０１２６】
先に指摘したように、アクセラレーション・ユニットＢＬＴは、メモリＭＭＰに格納された合成命令リストＣＱＬを形成する合成命令に基づいてイメージを合成する（図１１）。
【０１２７】
さらに、アクセラレーション・ユニットによるグラフィックス・オブジェクトの生成も、メイン・メモリＭＭＰに同様に格納されたアプリケーション命令リストＡＱＬに従って同様に実行される。
【０１２８】
また、イメージの合成とグラフィックス・オブジェクトの生成を全く同時に行えるように、本発明は、２つの信号Ｖｓｙｎｃの発生によって区切られた時間間隔内では、イメージ合成タスクがグラフィックス・オブジェクト生成タスクよりも高い優先権をもつようにする。
【０１２９】
そのため、垂直同期信号Ｖｓｙｎｃの発生時にイメージ合成タスクをトリガでき、次にイメージ合成タスクの完了時にグラフィックス・オブジェクト生成タスクをトリガするか、または垂直同期信号の前記発生中に中断されていたグラフィックス・オブジェクト生成タスクの再開を許可することができる制御手段ＣＴＬを、グラフィックス・アクセラレーション・ユニットが含むようにする。
【０１３０】
この点については、図１２を考察することで、より良く理解できるであろう。
【０１３１】
ジェネレータＶＴＧが送出し、制御手段ＣＴＬが受信する信号Ｖｓｙｎｃの発生時に、制御手段ＣＴＬは、合成命令リストＣＱＬの先頭アドレスをポイントするポインタＰＣＱを活動化する。
【０１３２】
その後、合成命令ｃＮ１〜ｃＮ１０は順次実行され、制御手段は、最終命令ｃＮ１０が実行されたことを検出すると、実行されるアプリケーション命令を指示するアドレス・ポインタＰＡＱを活動化する。
【０１３３】
図１２に示す例では、リストＡＱＬは、命令ａＮ１を含む直前の時間間隔で始まる。その後、命令ａＮ２まで実行される。
【０１３４】
この命令ａＮ２が完了した時点で、イメージ合成タスクｃＮ１〜ｃＮ１０をトリガする信号Ｖｓｙｎｃが発生する。このトリガリングと並列に、ポインタＰＡＱがポイントする現在のアプリケーション命令リスト内のアドレスが、次のアドレス、この例ではａＮ３に更新される。
【０１３５】
さらに、合成命令ｃＮ１０の実行後、グラフィックス・オブジェクトの生成が、命令ａＮ３から命令ａＮ６まで続行される。その後、ここに示した例では、次の信号Ｖｓｙｎｃが発生するまで、アイドル時間が生じる。
【図面の簡単な説明】
【０１３６】
【図１】本発明による処理装置の第１の実施形態を概略的に示した図である。
【図２】本発明による装置の別の実施形態を概略的に示した図である。
【図３】本発明の実施形態の一態様によるイメージ処理を概略的に示した図である。
【図４】本発明による２次元アクセラレーション・ユニットの一実施形態を概略的に示した図である。
【図５】本発明によるイメージ合成の一例を概略的に示した図である。
【図６】本発明によるイメージ合成の一例を概略的に示した図である。
【図７】本発明によるイメージ合成の別の例を概略的に示した図である。
【図８】本発明による装置の別の実施形態を概略的に示した図である。
【図９】本発明によるイメージ合成の別の例を概略的に示した図である。
【図１０】本発明によるイメージ合成の別の例を概略的に示した図である。
【図１１】本発明によるアクセラレーション・ユニットの別の実施形態を概略的に示した図である。
【図１２】図１１に示すようなアクセラレーション・ユニットの処理方式を概略的に示した図である。
【符号の説明】
【０１３７】
ＳＹ  デジタル・イメージ処理装置
ＩＦＥ  入力手段
ＤＣＤ  イメージ・デコーディング装置
ＡＦＦ  表示スクリーン
ＣＰＵ  処理ユニット
ＢＬＴ  アクセラレーション・ユニット
ＭＭＰ  ダイナミック・メモリ
ＢＢＳ  双方向バス
ＶＴＧ  ビデオ同期ジェネレータ
Ｖｓｙｎｃ  垂直同期信号
ＣＭＰ  コンポーネント
ＭＣＲ  メモリ・コントローラ
ＩＦＳ  出力インタフェース
ＩＮＴ１、ＩＮＴ２、ＩＮＴ３  時間間隔
Ｓ１、Ｓ２、Ｓ３  入力
ＶＴ１、ＶＴ２、ＶＴ３  処理パス
ＶＴ４  出力処理パス
ＡＬＵＢ  算術／論理合成ユニット
ＤＥＳ  出力ＦＩＦＯメモリ
ＭＣＶ１、ＭＣＶ２、ＭＣＶ３  入力変換手段
ＭＣＶＳ  変換手段
ＣＬＵＴ  色参照テーブル
Ｙ２Ｒ  色変換手段
Ｒ２Ｙ  逆変換手段
Ｙ  輝度データ
ＣｂＣｒ  色データ
ＨＦ２、ＨＦ３  水平フィルタリング手段
ＶＦ２、ＶＦ３  垂直フィルタリング手段
ＦＦ  フリッカ防止手段
ＤＥＩ  デインタレース手段
ＩＭ  イメージ
ＢＫＧ  背景グラフィックス・プレーン
ＦＲＧ  前景グラフィックス・プレーン
ＶＩＤ  ビデオ・プレーン
Ｚ１  不変領域
Ｚ２  領域
ＧＦＸ  オブジェクト
ＭＭＡ  内部ランダム・アクセス・メモリ
Ｔｉｊ  サブ領域
ＣＱＬ  合成命令リスト
ＡＱＬ  アプリケーション命令リスト
ＣＴＬ  制御手段
【図１】
2005086822.tif 000003
【図２】
2005086822.tif 000004
【図３】
2005086822.tif 000005
【図４】
2005086822.tif 000006
【図５】
2005086822.tif 000007
【図６】
2005086822.tif 000008
【図７】
2005086822.tif 000009
【図８】
2005086822.tif 000010
【図９】
2005086822.tif 000011
【図１０】
2005086822.tif 000012
【図１１】
2005086822.tif 000013
【図１２】
2005086822.tif 000014