(57)【要約】【課題】導体損失および浮遊容量を低減して、Ｑおよび自己共振周波数の高い高周波回路に好適な多層基板インダクタを提供すること。【解決手段】コア層１２の少なくとも片側に形成されたビルドアップ層に形成された導体パターンに沿って金属めっきされた長穴パターン１６を形成し、また隣接する導体間の誘電体を除去して溝１８を設けて多層基板インダクタ１５を製造する。更に、多層基板インダクタ１５の下部に中空層１４を形成する。【選択図】図１
2005183646.tif 000002
【特許請求の範囲】
【請求項１】
コア層の少なくとも片側にビルドアップ層を有する多層基板の前記ビルドアップ層に所定形状に形成された導体パターンよりなる多層基板インダクタにおいて、
前記導体パターンは、前記コア層に向かって凹んだ溝状部を有し、該溝状部内に十分な厚さの金属層が被着形成されていることを特徴とする多層基板インダクタ。
【請求項２】
多層基板の表面の第１導電層にヘリカル状の導体パターンを形成し、該導体パターンの内側の端部を、ビアを介して前記第１導電層に隣接する第２導電層のパターンを介して引き出す多層基板インダクタにおいて、
前記ヘリカル状の導体パターンの長さ方向に沿う少なくとも一部分を溝状とし、該溝状部に導電体を被着して前記ヘリカル状の導体パターンの電気抵抗を低減することを特徴とする多層基板インダクタ。
【請求項３】
多層基板の表面の第１導電層にヘリカル状の導体パターンを形成し、該導体パターンの内側の端部を、ビアを介して前記第１導電層に隣接する第２導電層のパターンを介して引き出す多層基板インダクタにおいて、
前記ヘリカル状の導体パターンの隣接導体間の誘電体を少なくとも部分的に除去して前記隣接導体間の浮遊容量を低減することを特徴とする多層基板インダクタ。
【請求項４】
前記導体パターンの下部に隣接して中空層を有することを特徴とする請求項１、２又は３に記載の多層基板インダクタ。
【請求項５】
中央部の誘電体コア層の少なくとも片側に形成されたビルドアップ層に所定形状の導体パターンを含む多層基板インダクタの製造方法において、
前記ビルドアップ層の表側の導電層に前記導体パターンを形成し、該導体パターンに沿って長穴パターンを形成し、該長穴パターンに導電層を被着形成し、前記導体パターンの隣接パターン間の前記誘電体層の少なくとも一部を除去して溝を形成することを特徴とする多層基板インダクタの製造方法。
【請求項６】
前記長穴パターンは、前記導体パターンに沿ってレーザビームを照射して形成することを特徴とする請求項５に記載の多層基板インダクタの製造方法。
【請求項７】
前記長穴パターンは、露光用マスクを使用して露光・現像プロセスにより形成することを特徴とする請求項５に記載の多層基板インダクタの製造方法。
【請求項８】
前記導体パターンが形成された導電層の下部の導電層の一部分をエッチングして、前記導体パターンの近傍に中空層を形成することを特徴とする請求項５、６又は７に記載の多層基板インダクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層基板インダクタおよびその製造方法に関し、特にプリント基板上に直接形成されるインダクタおよびその製造方法に関する。
【背景技術】
【０００２】
エレクトロニクス回路の大半は、抵抗、キャパシタおよびインダクタ等の受動素子又はトランジスタや半導体集積回路（ＩＣ）等の能動素子を複数個使用して、プリント基板（又は回路基板ともいう）上に形成されるのが一般的である。また、プリント基板は、平板状の電気的誘電体に銅箔等による導電層を１層以上被着して形成されるのが普通である。
【０００３】
上述した受動素子および能動素子又はデバイスの大部分は、個別部品として形成され、プリント基板の導電層により形成されたパターンの所定位置に直接又はソケット等を介して接続されるのが一般的である。しかし、キャパシタと共に発振回路共振（又はタンク）回路、フィルタ回路又は遅延回路を形成するインダクタは、プリント基板に直接形成される場合がある。特に、高周波回路のインダクタは、そのインダクタンスが小さいので、個別部品として形成することが困難であり、プリント基板のパターンにより直接形成されるのが好ましい。
【０００４】
プリント基板上に導体パターンで直接形成されるインダクタは、一般に導電層が薄いので、その抵抗成分により導体損失を有する。また、プリント基板を構成するエポキシ等の誘電体（又は絶縁体）により、パターンを形成すると必然的に浮遊容量（ストレーキャパシタンス）が発生する。この導体損失および浮遊容量により、プリント基板上に形成されたインダクタは、自己共振周波数を有する。この自己共振周波数が高いほど高周波回路に適したインダクタとなる。換言すると、高周波用電子回路のインダクタには、低導体損失および低浮遊容量化が必須不可欠である。
【０００５】
従来、プリント基板上に導体パターンにより直接形成されるインダクタは、導体パターンの銅箔厚が１８〜３６μｍと薄いので導体損失が大きい。更に、エポキシの比誘電率Ｅｒは約４であるので、浮遊容量も比較的大きくなる。このため、プリント基板上に形成されるインダクタは、高周波回路用には適さない。
【０００６】
従来、プリント基板上に形成される種々のインダクタ（又は高周波コイル）が提案されている。セラミック等の絶縁基板の一面に渦巻又はヘリカル状のコイル導体が形成され、その両端部から絶縁基板の反対面の信号取り出し導体を形成した高周波コイルおよびその製造方法が開示されている（例えば、特許文献１参照。）。また、それぞれ渦巻状の胴体パターンが形成された複数の誘電体層およびアース電極層有する誘電体層を積層して形成される基盤内層型コイルが開示されている（例えば、特許文献２参照。）。さらに、両端に接続部を有するコイルパターンが形成された多層基板を相互に積層し、順次隣接する基板の接続部を相互接続してヘリカル状にする高周波コイルが開示されている（例えば、特許文献３参照。）。
【特許文献１】特開平７−４５４３４号公報（第３頁、第１図）
【特許文献２】特開平６−１４０２５０号公報（第２−３頁、第１図、第２図）
【特許文献３】特開平５−３６５３３号公報（第３頁、第１図）
【０００７】
図２を参照して、例えば上述した特許文献１に示す如き従来の多層基板インダクタ（又はコイル）を少し詳細に説明する。図２において、（Ａ）は従来の多層基板インダクタの平面図であり、（Ｂ）は、図３の線Ａ−Ａ´に沿う断面図である。この多層基板インダクタ２５は、多層プリント基板（以下、単に多層基板という）２０に一体的に形成される。この多層基板２０は、中央部の誘電体（又は絶縁体）コア層２２の上部にそれぞれエポキシ樹脂等の誘電体層を介して積層された３つの導電層２１ａ〜２１ｃよりなるビルドアップ層および下部にそれぞれ誘電体層を介して積層された３つの導電層２１ｄ〜２１ｆよりなるビルドアップ層を有する。そして、多層基板インダクタ２５は、最も上部の第１導電層２１ａにヘリカル状に形成された導体パターン２６、このヘリカル状の導体パターン２６の中央部又は内側の端部に形成されたビア２７およびこのビア２７を介して第２導電層２１ｂに形成された線状の第２導体パターン２８により構成される。従って、この多層基板インダクタ２５は、第２導体パターン２８とヘリカル状の導体パターン２６の外側の端部２９との間に所定のインダクタンスが形成されることとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述の如き従来の多層基板インダクタにより、フォトエッチング等で形成されるヘリカル状の導体パターン２６の寸法形状により決まるインダクタンスが得られる。しかし、上述の如く、導体パターンを形成する導電層は極めて薄く、この抵抗値による導体損失が大きく且つ誘電体層の誘電率による浮遊容量も大きいので、高周波回路で必要とする十分大きいＱファクタ（以下、単にＱという）が得られないという課題がある。
【０００９】
本発明は、従来技術の上述した課題に鑑みなされたものであり、高周波回路に好適であり且つ既存の設備又は技術を使用して比較的簡単に製造可能な多層基板インダクタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前述の課題を解決するために、本発明による多層基板インダクタおよびその製造方法は、次のような特徴的な構成を採用している。
【００１１】
（１）コア層の少なくとも片側にビルドアップ層を有する多層基板の前記ビルドアップ層に所定形状に形成された導体パターンよりなる多層基板インダクタにおいて、
前記導体パターンは、前記コア層に向かって凹んだ溝状部を有し、該溝状部内に十分な厚さの金属層が被着形成されている多層基板インダクタ。
【００１２】
（２）多層基板の表面の第１導電層にヘリカル状の導体パターンを形成し、該導体パターンの内側の端部を、ビアを介して前記第１導電層に隣接する第２導電層のパターンを介して引き出す多層基板インダクタにおいて、
前記ヘリカル状の導体パターンの長さ方向に沿う少なくとも一部分を溝状とし、該溝状部に導電体を被着して前記ヘリカル状の導体パターンの電気抵抗を低減する多層基板インダクタ。
【００１３】
（３）多層基板の表面の第１導電層にヘリカル状の導体パターンを形成し、該導体パターンの内側の端部を、ビアを介して前記第１導電層に隣接する第２導電層のパターンを介して引き出す多層基板インダクタにおいて、
前記ヘリカル状の導体パターンの隣接導体間の誘電体を少なくとも部分的に除去して前記隣接導体間の浮遊容量を低減する多層基板インダクタ。
【００１４】
（４）前記導体パターンの下部に隣接して中空層を有する上記（１）、（２）又は（３）に記載の多層基板インダクタ。
【００１５】
（５）中央部の誘電体コア層の少なくとも片側に形成されたビルドアップ層に所定形状の導体パターンを含む多層基板インダクタの製造方法において、
前記ビルドアップ層の表側の導電層に前記導体パターンを形成し、該導体パターンに沿って長穴パターンを形成し、該長穴パターンに導電層を被着形成し、前記導体パターンの隣接パターン間の前記誘電体層の少なくとも一部を除去して溝を形成する多層基板インダクタの製造方法。
【００１６】
（６）前記長穴パターンは、前記導体パターンに沿ってレーザビームを照射して形成する上記（５）に記載の多層基板インダクタの製造方法。
【００１７】
（７）前記長穴パターンは、露光用マスクを使用して露光・現像プロセスにより形成する上記（５）に記載の多層基板インダクタの製造方法。
【００１８】
（８）前記導体パターンが形成された導電層の下部の導電層の一部分をエッチングして、前記導体パターンの近傍に中空層を形成する上記（５）、（６）又は（７）に記載の多層基板インダクタの製造方法。
【発明の効果】
【００１９】
本発明の多層基板インダクタおよびその製造方法によると、次の如き実用上の顕著な効果を有する。即ち、多層基板の表面に立体的に導体パターンが形成されるので、導体損失および浮遊容量を極力低減して、Ｑおよび自己狂信周波数が高く高周波回路に好適な多層基板インダクタを得ることが可能である。また、この多層基板インダクタは、例えばレーサビームの照射および金属めっき等のビア形成に使用される従来の設備および技術を使用して簡単に製造可能である。
【実施例１】
【００２０】
以下、本発明による多層基板インダクタおよびその製造方法の好適実施例の構成および動作を、添付図面を参照して詳細に説明する。
【００２１】
図１は、本発明による多層基板インダクタの好適実施例を示す。図１において、（Ａ）は多層  基板インダクタの平面図であり、（Ｂ）は（Ａ）の線Ａ−Ａ´に沿う断面図である。
【００２２】
尚、基板上に構成されるインダクタンスは、配線の形状により、一般的にヘリカル(又はスパイラル)インダクタおよびメアンダインダクタがある。この実施例は、ヘリカルインダクタであるが、メアンダインダクタに対しても同様の構造をとることが可能である。
【００２３】
図１（Ａ）および（Ｂ）に示す如く、本発明による多層基板インダクタ１５は、多層基板１０に立体的に形成されることを特徴とする。多層基板１０自体は、図２を参照して上述した多層基板２０と同様に中央部の誘電体のコア層１２およびその上部（又は表層）に形成される３つの導電層１１ａ〜１１ｃおよび下部（又は裏層）に形成される３つの導電層１１ｄ〜１１ｆを含む上下のビルドアップ層を含む多層基板である。多層基板インダクタ１５は、この多層基板１０の上ビルドアップ層に形成される。
【００２４】
また、本発明の多層基板インダクタ１５は、上述した従来の多層基板インダクタ２５と異なり、導電層１１ａを例えばフォトエッチング等によりヘリカル状に形成した導体パターンをそのまま使用するのではなく、ヘリカル状又は少なくとも部分的にヘリカル状に形成された溝に導電性の金属層をめっきして導体パターンを形成する。これにより、導体パターンの平均厚さを増加して電気抵抗を減少して導体損失を低減させ、更に、導体パターン間に溝を形成して誘電体を除去することにより浮遊容量を低減させることを特徴とする。
【００２５】
本発明による多層基板インダクタ１５の上述した構成上の特徴を、その製造方法と共に詳細に説明する。多層基板１０の上部ビルドアップ層（表層）に形成される本発明の多層基板インダクタ１５は、以下の（１）〜（３）の３つの主要工程により製造される。
（１）インダクタの導体パターンを長穴パターンで形成する
（２）長穴パターン間の絶縁層に溝を形成する
（３）インダクタの下層に中空層を形成する
以下、これらの３つ製造工程を順次説明する。
【００２６】
長穴パターン１６は、ビルドアップ基板でビアを形成する手法を応用して製造する。尚、ビルドアップ基板のビアの形成方法についての詳細は、「ビルドアップ多層プリント配線板技術」（日刊工業新聞社、著者  高木清）等に開示されているので、必要に応じてこれを参照されたい。ビア１７は、エポキシ樹脂により絶縁層となるビルドアップ層を形成した後に、レーザビームを照射することにより樹脂を飛ばし、穴を形成する。ここに金属めっきを施すことにより上下層を電気的に接続するビアを形成する。ビア１７を形成する場合には、レーザビームを単発で照射するため丸い穴となる。
【００２７】
しかし、本発明の多層基板インダクタ１５の製造における長穴パターン１６は、このレーザビームを単発ではなく、多層基板インダクタ１５の第１導電層１１ａに形成された導体パターンに沿ってヘリカル状に照射して描写することにより、ヘリカル状の溝を形成する。その後に、この溝に沿って金属めっきを施すことにより導電性を有する長穴パターン１６、即ち多層基板インダクタ１５の導体パターン１６を形成する。
【００２８】
次に、上述した長穴パターン間のエポキシ樹脂の誘電体（絶縁層）の溝の形成方法について説明する。長穴パターンを形成した時と同様に、誘電体層の長穴パターン間に、ヘリカル状にレーザで描写することにより溝１８を形成する。
【００２９】
次に、多層基板インダクタ１５の導体パターン１６の下部に中空層１４を形成する方法について説明する。図１に示す多層基板１０の場合には、多層基板インダクタ１５の下部のコア層１２の面に第３導電層(パターン)１１ｃを形成しておく。次に、ビルドアップ層を順次形成して、本発明の多層基板インダクタ１５およびその他の必要なパターンを形成した後に、この多層基板インダクタ１５の下部のコア層１２上の第３導電層(又はパターン)１１ｃに接するようにドリルにより穴（又はエッチング用スルーホール）１９を形成する。
【００３０】
エッチングの際に、この穴１９にエッチング液が浸透し、コア層パターン１１ｃをエッチングする。このエッチングによりパターン１１ｃがなくなり、中空層１４が形成される。以上により、長穴パターン１６、溝１８および中空層１４が形成される。尚、この実施例では、ビルドアップ基板のビアの形成方法として、レーザによる方法で記載したが、絶縁層のエポキシに感光性を持たせることにより、レーザビームの照射によらず露光用マスクを使用することにより露光・現像処理、即ちフォトエッチングによりビアを形成することも可能である。本発明による多層基板インダクタは、レーザビームおよびフォトエッチングの両製造プロセスにより製造可能である。
【００３１】
次に、本発明による多層基板インダクタ１５によるインダクタンスのＱを高めることが可能である理由を説明する。インダクタの導体損失は、インダクタに並列又は直列に含まれる抵抗として表すことができる。多層基板の導電パターンで構成する場合には、この抵抗は、導電パターンの断面積および表面粗さ等をファクタとする抵抗値で決まる。通常の導体パターンの場合には、断面積は、導体パターンの厚さおよび幅の積となる。本発明の場合には、導体パターンの全体又は少なくともその主要部分を長穴パターン１６とすることにより、断面積をより大きくし抵抗値を下げ、インダクタの導体損失を低減することが可能である。
【００３２】
また、多層基板インダクタ１５の浮遊容量は、インダクタの導体パターン同士間又はその他のパターンとの間に発生する。この浮遊容量は、多層基板の誘電体の比誘電率がファクタとなる。このため、本発明の多層基板インダクタ１５では、導体パターン同士間に溝を形成し、導体パターン間の比誘電率を下げることにより、浮遊容量を低減している。また、多層基板インダクタの下面に中空層１４を設けることにより、他の導体パターンとの間に発生する浮遊容量を低減している。
【００３３】
以上、本発明による多層基板インダクタおよびその製造方法の好適実施例の構成および動作を詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることおよび代替工程を使用可能であること、当業者には容易に理解できよう。
【図面の簡単な説明】
【００３４】
【図１】本発明による多層基板インダクタの好適実施例の構成を示し、（Ａ）は平面図、（Ｂ）は（Ａ）中の線Ａ−Ａ´に沿う断面図である。
【図２】従来の多層基板インダクタの構成を示し、（Ａ）は平面図、（Ｂ）は（Ａ）中の線Ａ−Ａ´に沿う断面図である。
【符号の説明】
【００３５】
１０  多層基板
１１  導電層
１２  コア層
１４  中空層
１５  多層基板インダクタ
１６  導体パターン（長穴パターン）
１７  ビア
１８  溝
１９  エッチング用スルーホール
【図１】
2005183646.tif 000003
【図２】
2005183646.tif 000004