(57)【要約】【課題】  不要電磁波輻射を低減する場合などに使用される拡散クロック発生回路を提供する。【解決手段】  周波数位相比較器１において、クロックの周波数と、電圧制御発振器４により発生された発振周波数を分周器２により分周して得られた周波数とを比較し、その差に応じた電圧を出力し、フィルタ３により高周波成分を除去し、電圧制御発振器４において、フィルタ３からの電圧に応じて複数の離散的な発振周波数を発生させ出力する。【選択図】  図１
2005086354.tif 000002
【特許請求の範囲】
【請求項１】
クロックの周波数と分周された周波数とを比較しその差に応じた信号を出力する位相比較手段と、
該位相比較手段からの信号から高周波成分を除去するループフィルタと、
該フィルタからの信号に応じて複数の離散的な発振周波数を発生させ出力する発振手段と、
該発振手段により発生された発振周波数を分周する分周手段と
を備えたことを特徴とする拡散クロック発生回路。
【請求項２】
請求項１において、前記発振手段は、
前記ループフィルタからの電圧を電流に変換する電圧電流変換回路と、
該電圧電流変換回路による変換により得られた電流をコードに基づき実数倍にして出力する乗算回路と、
該乗算回路からの出力電流を入力して発振周波数を発生させる電流制御発振器と、
該電流制御発振器による発振周波数に基づき前記コードを発生するコード発生手段と
を備えたことを特徴とする拡散クロック発生回路。
【請求項３】
請求項２において、前記コードは、その一巡する周波数が本拡散クロック発生回路のループ帯域よりも高いことを特徴とする拡散クロック発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロジック回路の動作の際に生じる不要電磁波輻射を低減する場合などに使用される拡散クロック発生回路に関する。
【背景技術】
【０００２】
一般に、ロジック回路は、入力されるクロックに同期して動作するため、このロジック回路においては、この入力されたクロックの周期で電流が流れ、これにより、クロック周波数の電磁波の輻射が生じる。電磁波輻射に関しては様々な規制がありその大きさを一定値以下とする必要がある。
【０００３】
ところが、電磁波輻射の大きさは、回路を流れる電流（回路規模）に比例するため、大規模なロジック回路では、電磁波輻射の大きさを一定値以下とすることは困難であった。
【０００４】
従来より、この問題を解決するため、ロジック回路に入力されるクロックの周波数を微妙に変化（変調）させることにより、電磁波輻射周波数を広帯域化し、ピークレベルを低減することが行われてきた。具体的には、入力クロックを、直接、ロジック回路の動作に用いるのではなく、入力クロックに同期させた回路動作用クロックを、ＰＬＬ（phase-locked loop）回路を用いて発生させるとともに、このＰＬＬ回路を構成するループフィルタから、同じくＰＬＬ回路を構成する電圧制御発振器へ入力される、発振周波数を制御する電圧に、電圧制御発振器の発振周波数を微妙に変動させるような周波数変調用制御電圧を加算し、回路動作用クロックの周波数を変調し、これにより、電磁波輻射周波数を広帯域化し、ピークレベルを低減させていた。
【０００５】
【特許文献１】特開２０００−１０１４２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
回路動作用クロックの周波数を変化させると、ロジック回路の動作タイミングが変化するから、当該ロジック回路を安定動作させるためには、動作クロックの周波数変化範囲を、厳密に定めておく必要がある。また、電磁波輻射のピークレベルを低減するためには、回路動作用クロックの周波数が特定の値となる時間の比率を一定以下に抑える必要がある。
【０００７】
このためには、周波数変調用制御電圧を精度良く生成することが必要であるが、これは電圧制御発振器のゲイン（発振周波数と制御電圧の比）がＩＣの製造プロセスにより変化することもあるので、周波数変調用制御電圧を精度良く生成することは困難であった。
【０００８】
そこで、本発明は、プロセス変動によらず、精度良くロジック回路の動作用クロック周波数を変調可能な拡散クロック発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明は、クロックの周波数と分周された周波数とを比較しその差に応じた信号を出力する位相比較手段と、該位相比較手段からの信号から高周波成分を除去するループフィルタと、該フィルタからの信号に応じて複数の離散的な発振周波数を発生させ出力する発振手段と、該発振手段により発生された発振周波数を分周する分周手段とを備えたことを特徴とする。
【００１０】
請求項１において、発振手段は、ループフィルタからの電圧を電流に変換する電圧電流変換回路と、該電圧電流変換回路による変換により得られた電流をコードに基づき実数倍にして出力する乗算回路と、該乗算回路からの出力電流を入力して発振周波数を発生させる電流制御発振器と、該電流制御発振器による発振周波数に基づき前記コードを発生するコード発生手段とを備えることができる。
【００１１】
請求項２において、コードは、その一巡する周波数が本拡散クロック発生回路のループ帯域よりも高くすることができる。
【発明の効果】
【００１２】
本発明によれば、上記のように構成することにより、プロセス変動によらず、精度良くロジック回路の動作用クロック周波数を変調させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施するための最良の形態を図面を参照して詳細に説明する。  
＜第１の実施の形態＞
図１は本発明の第１の実施の形態を示す。これは、拡散クロック発生回路の例であり、周波数位相比較器１と、ループフィルタ３と、電圧制御発振器４と、分周器２とを有する。
【００１４】
この拡散クロック発生回路に入力されたクロック信号ＣＬＫは、周波数位相比較器１において、分周器２からの分周信号ＳＤとの位相が比較され、位相差に応じてアップダウン信号が生成される。この生成されたアップダウン信号は、その高周波成分がループフィルタ３により除去され、電圧制御発振器４に入力され、電圧制御発振器４の発振周波数は分周器２により分周される。
【００１５】
図２は図１の電圧制御発振器４の構成を示す。電圧制御発振器４は、電圧電流変換器４１と、乗算器４２と、電流制御発振器４３と、コード発生器４４とを有する。
【００１６】
電圧電流変換器４１においては、演算増幅器ＯＰは、反転端子がループフィルタ３に接続され、非反転端子がＰ型トランジスタＭ１のドレインに接続されており、出力端子がＰ型トランジスタＭ１のゲートに接続されている。Ｐ型トランジスタＭ１は、ソースがＶＤＤに接続され、ドレインが抵抗Ｒの一方の端子に接続されている。抵抗Ｒの他方の端子は、ＶＳＳに接続されている。したがって、抵抗Ｒには
Ｉ１＝（ループフィルタ３の出力電圧）／Ｒ
から求められる電流Ｉ１が流れることになる。
【００１７】
乗算器４２においては、Ｐ型トランジスタＭ２〜Ｍ５は、ソースがＶＤＤに接続され、ゲートが演算増幅器ＯＰの出力に接続されている。Ｐ型トランジスタＭ２〜Ｍ５は、ゲート及びソースの電位がＰ型トランジスタＭ１のゲート及びソースの電位と共通であって、カレントミラー回路が構成されるから、Ｐ型トランジスタＭ２〜Ｍ５には、それぞれ、Ｗ／Ｌ比に比例した電流が流れる。
【００１８】
この例は、Ｐ型トランジスタＭ１が１個であるのに対して、カレントミラーを構成するＰ型トランジスタＭ２〜Ｍ５が４個の例であるが、必要に応じて、カレントミラーを構成するＰ型トランジスタの数を増減させることができる。
【００１９】
仮にＭ１のＷ／ＬをＡ、Ｍ２のＷ／Ｌを０．９８Ａ、Ｍ３のＷ／Ｌを０．０２Ａ、Ｍ４のＷ／Ｌを０．０１Ａ、Ｍ５のＷ／Ｌを０．００５Ａとし、Ｐ型トランジスタＭ１にＩ１なる電流が流れるとした場合、Ｐ型トランジスタＭ２〜Ｍ５に流れる電流は、それぞれ、０．９８Ｉ１、０．０２Ｉ１、０．０１Ｉ１、０．００５Ｉ１となる。このカレントミラー比も必要な精度に応じて、任意に定めることができる。
【００２０】
Ｐ型トランジスタＭ２のドレインは、電流制御発振器４３に接続され、Ｐ型トランジスタＭ２を流れる電流０．９８Ｉ１は、電流制御発振器４３に供給される。トランジスタＭ３、Ｍ４、Ｍ５のドレインは、それぞれ、スイッチＳＷ３、ＳＷ４、ＳＷ５を介して、電流制御発振器４３へ接続される。スイッチＳＷ３、ＳＷ４、ＳＷ５はそれぞれコードＢ２、Ｂ１、Ｂ０によってＯＮ／ＯＦＦ制御される。
【００２１】
したがって、スイッチＳＷ３、ＳＷ４、ＳＷ５が全てＯＦＦのときは、電流制御発振器４３へは電流０．９８Ｉ１が流れ、他方、スイッチＳＷ３、ＳＷ４、ＳＷ５が全てＯＮのときは、電流制御発振器４３へ電流１．０１５Ｉ１が流れることになる。スイッチＳＷ３、ＳＷ４、ＳＷ５のＯＮ／ＯＦＦとＩ２の電流値との関係の一例を図３に示す。
【００２２】
電流制御発振器４３の発振周波数は、乗算器４２からの電流と比例関係にあるから、仮に電流Ｉ１が入力されたときの周波数をＦとした場合に、その発振周波数は、０．００５Ｆごとに、０．９８Ｆから１．０１５Ｆまでの８個の値をとることになる。
【００２３】
この例においては、設定可能な周波数を０．９８Ｆから１．０１５Ｆまでの８個、それぞれの周波数差を０．００５Ｆとしたが、設定可能な周波数の範囲、個数、差は、必要に応じ、任意に定めればよい。また、周波数差が等間隔である必要もない。
【００２４】
図４は図１のコード発生器４４の構成を示す。これは、ＪビットのＭ系列カウンタの例であり、ランダムなコードを発生する。このＭ系列カウンタには、電流制御発振器４３からのクロックＣＫが入力され、Ｊ個の出力端子のうちの３個の出力端子から、Ｊビットのうちの上位３ビット（Ｊ、Ｊ−１、Ｊ−２）が、乗算器４２の端子Ｂ０、Ｂ１、Ｂ２に供給されている。このＭ系列カウンタからの３ビットコードは、約Ｆ／２Ｊの周波数で一巡し、電流制御発振器４３の発振周波数は、０．９８Ｆから１．０１５Ｆまでの８個の値を、このＭ系列カウンタからの出力で定められた順番で繰り返す。
【００２５】
＜第２の実施の形態＞
本実施の形態は、第１の実施の形態との比較でいえば、図２のコード発生器４４の構成が異なる。すなわち、第１の実施の形態では、コード発生器４４をＭ系列カウンタとしたが、本実施の形態では、コード発生器４４をＪビットのアップダウンカウンタ（図５）とし、このアップダウンカウンタにより、規則的にアップダウンを繰り返すコードを発生する。
【００２６】
このアップダウンカウンタには、電流制御発振器４３からのクロックＣＫが入力され、Ｊ個の出力端子のうちの３個の出力端子から、Ｊビットのうちの上位３ビット（Ｊ、Ｊ−１、Ｊ−２）が、乗算器４２の端子Ｂ０、Ｂ１、Ｂ２に供給されている。また、全ビットが１になると、ダウンカウンタに切り換わり、全ビットが０になると、アップカウンタに切り換わるようになっている。
【００２７】
このアップダウンカウンタからの３ビットコードは、仮に電流制御発振器からの出力の周波数をＦとした場合には、Ｆ／（２Ｊ＋１−２）なる周波数で一巡する。この周波数は、ＰＬＬ回路の帯域より高くなるように設定されているから、コード変化後、ＰＬＬ回路の引き込み動作により、電流制御発振器４３の発振周波数が変化する効果は、無視することができる。
【００２８】
したがって、電流制御発振器４３の発振周波数は、０．９８Ｆから１．０１５Ｆまで０．００５Ｆ刻みで徐々に高くなり、しかる後に、１．０１５Ｆから０．９８Ｆへと０．００５Ｆ刻みで徐々に低くなるといった動作を繰り返すことになる。この一例を図６に示す。
【００２９】
したがって、この場合、輻射波のピークは０．９８Ｆから１．０１５Ｆまでの８個の周波数に分散され、それぞれのピークのレベルは分散されない場合の１／８（＝  −９ｄＢ）になる。
【００３０】
また、平均周波数は、０．９９７５Ｆとなり、この周波数が、ＰＬＬ回路に入力される周波数のｎ倍（ｎは、電圧制御発振器１と周波数位相比較器１との間に挿入される分周器２の分周数である。）と一致することになる。
【００３１】
よって、ＩＣ製造プロセスのばらつきによらず、精度良く周波数を変調し、発生する不要輻射波のピークを低減することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施例１の電圧電流変換器及び乗算器である。
【図２】図１の電圧制御発振器４の構成を示すブロック図である。
【図３】スイッチＳＷ３、ＳＷ４、ＳＷ５のＯＮ／ＯＦＦとＩ２の電流値との関係の一例を表にして示す図である。
【図４】第１の実施の形態に係るコード発生器４４としてのアップダウンカウンタを示すブロック図である。
【図５】第２の実施の形態に係るコード発生器４４としてのアップダウンカウンタを示すブロック図である。
【図６】周波数が連続的に変化する例を示す図である。
【符号の説明】
【００３３】
１  周波数位相比較器
２  分周器
３  電圧制御発振器
４  ループフィルタ
４１  電圧電流変換器
４２  乗算器
４３  電流制御発振器
４４  コード発生器
【図１】
2005086354.tif 000003
【図２】
2005086354.tif 000004
【図３】
2005086354.tif 000005
【図４】
2005086354.tif 000006
【図５】
2005086354.tif 000007
【図６】
2005086354.tif 000008