(57)【要約】【課題】暗信号を減少させるための素子分離が適用されたイメージセンサ及びその製造方法を提供する。【解決手段】ロジック部と複数のフォトダイオードを有する受光部とからなるイメージセンサにおいて、前記受光部に隣接するフォトダイオード間の領域は、半導体基板表面の下部に形成されたフィールドイオン注入領域２０と前記半導体基板の上部に形成された絶縁膜３０とによって前記フォトダイオードが分離されている。【選択図】図２
2005183920.tif 000002
【特許請求の範囲】
【請求項１】
ロジック部と複数のフォトダイオードを有する受光部とからなるイメージセンサにおいて、
前記受光部に隣接するフォトダイオード間の領域は、半導体基板表面の下部に形成されたフィールドイオン注入領域と前記半導体基板の上部に形成された絶縁膜とによって前記フォトダイオードが分離されていることを特徴とする暗信号を減少させることのできるイメージセンサ。
【請求項２】
前記半導体基板は第１導電形で、前記フォトダイオードは第２導電形であり、前記フィールドイオン注入領域は第１導電形であることを特徴とする請求項１に記載の暗信号を減少させることのできるイメージセンサ。
【請求項３】
前記絶縁膜は、熱酸化により成長した酸化膜であることを特徴とする請求項１に記載の暗信号を減少させることのできるイメージセンサ。
【請求項４】
前記ロジック部は、素子間の分離のためにＬＯＣＯＳ法またはＳＴＩ法によって形成された絶縁膜を備えることを特徴とする請求項１に記載の暗信号を減少させることのできるイメージセンサ。
【請求項５】
ロジック部と複数のフォトダイオードを有するピクセルアレイ部からなるＣＭＯＳイメージセンサにおいて、
前記受光部に隣接するフォトダイオード間の領域は、半導体基板表面の下部に形成されたフィールドイオン注入領域と前記半導体基板の上部に形成された絶縁膜とによって前記フォトダイオードが分離されていることを特徴とする暗信号を減少させることのできるイメージセンサ。
【請求項６】
前記半導体基板は第１導電形で、前記フォトダイオードは第２導電形であり、前記フィールドイオン注入領域は第１導電形であることを特徴とする請求項５に記載の暗信号を減少させることのできるイメージセンサ。
【請求項７】
前記ロジック部は、ＬＯＣＯＳ法またはＳＴＩ法によって形成された素子分離絶縁膜を備えることを特徴とする請求項５に記載の暗信号を減少させることのできるイメージセンサ。
【請求項８】
前記絶縁膜は、熱酸化により成長した酸化膜であることを特徴とする請求項５に記載の暗信号を減少させることのできるイメージセンサ。
【請求項９】
前記絶縁膜は、後続するイオン注入工程でのイオン注入エネルギーを考慮した厚さを有することを特徴とする請求項５に記載の暗信号を減少させることのできるイメージセンサ。
【請求項１０】
受光部とロジック部とからなるイメージセンサの製造方法において、
受光部のフィールド領域の半導体基板上に絶縁膜パターンを形成するステップと、
前記ロジック部のフィールド領域にＬＯＣＯＳまたはＳＴＩ工程で素子分離絶縁膜を形成するステップと、
受光部のフィールド領域の半導体基板表面下にフィールドイオン注入領域を形成するステップとを有することを特徴とする暗信号を減少させることのできるイメージセンサの素子分離方法。
【請求項１１】
前記絶縁膜パターンの側壁が傾斜するように形成することを特徴とする請求項１０に記載の暗信号を減少させることのできるイメージセンサの素子分離方法。
【請求項１２】
前記絶縁膜パターンを形成するステップは、半導体基板上に酸化膜と窒化膜を積層するステップと、
前記窒化膜上に受光部のアクティブ領域が露出するようにマスクパターンを形成するステップと、
前記マスクパターンをエッチングマスクとして前記窒化膜と前記酸化膜とをドライエッチング及びウェットエッチングを順次行うステップと、
前記マスクパターン及び前記窒化膜を除去するステップとを有することを特徴とする請求項１０に記載の暗信号を減少させることのできるイメージセンサの素子分離方法。
【請求項１３】
前記ドライエッチングによりパターンされた窒化膜の側壁下部にアンダーカット部を形成することを特徴とする請求項１０に記載の暗信号を減少させることのできるイメージセンサの素子分離方法。
【請求項１４】
前記ドライエッチング時に前記酸化膜を６００〜７００Åの厚さで残留させることを特徴とする請求項１０に記載の暗信号を減少させることのできるイメージセンサの素子分離方法。
【請求項１５】
前記酸化膜は、熱酸化により成長した酸化膜であることを特徴とする請求項１２に記載の暗信号を減少させることのできるイメージセンサの素子分離方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はイメージセンサに関し、特に暗信号を減少させるためのイメージセンサ、及びそのイメージセンサの素子分離方法に関する。
【背景技術】
【０００２】
一般に、半導体集積回路製造の際、トランジスタやキャパシタ等のような個別素子間を電気的に互いに分離するために素子分離技術を用いる。素子分離方法として最も広く知られた方法はＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）技術と、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）技術である。
ＬＯＣＯＳ工程は素子が形成される活性領域の基板上に窒化膜マスクパターンを形成し、これをマスクとしてシリコン基板を熱酸化させる方法で、比較的酸化膜の面積が大きく、酸化膜とシリコン基板との境界面に発生するバーズビーク等の問題によって、高集積素子に適用するのに限界がある。したがって、最近の高集積素子等では基板に浅い深さのトレンチを形成し、このトレンチに酸化膜を埋め込んで素子分離領域を形成するＳＴＩ技術を適用している。
【０００３】
一方、イメージセンサは光学映像を電気信号に変換させる半導体素子であって、電荷結合素子（ＣＣＤ：ｃｈａｒｇｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ）とＣＭＯＳイメージセンサが広く普及している。このようなイメージセンサは単位画素内にフォトダイオードを備えており、隣接する単位画素の各フォトダイオードは素子分離膜で分離されなければならない。
【０００４】
ところが、各フォトダイオードを分離するためのＬＯＣＯＳまたはＳＴＩによる素子分離膜は、フィールド領域とアクティブ領域との境界領域で発生するストレスによって無数の欠陥が発生し、この欠陥によってイメージセンサの最も重要な特性の一つである暗特性に致命的な悪影響を与える（例えば、特許文献１、又は２参照）。
したがって、イメージセンサの場合にはセンサの特性に適合した素子分離技術が必要である。
【０００５】
【特許文献１】特開２０００−２２３７３５号公報
【特許文献２】特開２００１−１６０６１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記従来のイメージセンサ及びその製造方法における問題点に鑑みてなされたものであって、本発明の目的は、暗信号を減少させるための素子分離が適用されたイメージセンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明による暗信号を減少させることのできるイメージセンサは、ロジック部と複数のフォトダイオードを有する受光部とからなるイメージセンサにおいて、前記受光部に隣接するフォトダイオード間の領域は、半導体基板表面の下部に形成されたフィールドイオン注入領域と前記半導体基板の上部に形成された絶縁膜とによって前記フォトダイオードが分離されていることを特徴とする。
【０００８】
また、上記目的を達成するためになされた本発明による暗信号を減少させることのできるイメージセンサは、ロジック部と複数のフォトダイオードを有するピクセルアレイ部からなるＣＭＯＳイメージセンサにおいて、前記受光部に隣接するフォトダイオード間の領域は、半導体基板表面の下部に形成されたフィールドイオン注入領域と前記半導体基板の上部に形成された絶縁膜とによって前記フォトダイオードが分離されていることを特徴とする。
【０００９】
本発明によるイメージセンサの前記ロジック部は、素子間の分離のためにＬＯＣＯＳ法またはＳＴＩ法によって形成された絶縁膜を備える。そして、フォトダイオードを分離するための絶縁膜は、半導体基板を熱酸化し成長させた酸化膜で形成することが好ましい。
これは基板を熱酸化させながら基板の表面に存在する不純物を外部に拡散させるゲッタリング効果を得られるためである。
又、前記半導体基板が第１導電形であると、前記フォトダイオードは第２導電形であり、前記フィールドイオン注入領域は第１導電形であることが好ましい。
【００１０】
上記目的を達成するためになされた本発明による暗信号を減少させることのできるイメージセンサの素子分離方法は、受光部とロジック部とからなるイメージセンサの製造方法において、受光部のフィールド領域の半導体基板上に絶縁膜パターンを形成するステップと、前記ロジック部のフィールド領域にＬＯＣＯＳまたはＳＴＩ工程で素子分離絶縁膜を形成するステップと、受光部のフィールド領域の半導体基板表面下にフィールドイオン注入領域を形成するステップとを有することを特徴とする。
【００１１】
前記絶縁膜パターンの側壁が傾斜するように形成することが好ましい。
前記絶縁膜パターンを形成するステップは、半導体基板上に酸化膜と窒化膜を積層するステップと、前記窒化膜上に受光部のアクティブ領域が露出するようにマスクパターンを形成するステップと、前記マスクパターンをエッチングマスクとして前記窒化膜と前記酸化膜とをドライエッチング及びウェットエッチングを順次行うステップと、前記マスクパターン及び前記窒化膜を除去するステップとを有することが好ましい。
また、上述したように、前記酸化膜はゲッタリング効果を得るために、熱酸化により成長した酸化膜で形成することが好ましい。
【発明の効果】
【００１２】
本発明による暗信号を減少させることのできるイメージセンサ及びそのイメージセンサの素子分離方法によれば、受光部ではフィールドイオン注入及び蒸着された酸化膜によって特化された素子分離技術を適用し、ロジック部では通常のＬＯＣＯＳ又は／及びＳＴＩ技術を適用することによって、受光部でストレスによる欠陥を基本的に防止し、暗信号を低減できる効果がある。そのため、イメージセンサの低調度特性の向上と工程収率の増大という効果がある。
【００１３】
また、現在の工程変化を最小化し、上述した素子分離構造を得ることができるため、開発及び量産するにあたって時間的、経済的節減効果がある。
【発明を実施するための最良の形態】
【００１４】
次に、本発明に係る暗信号を減少させることのできるイメージセンサ及びそのイメージセンサの素子分離方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
図１は、本発明に係る暗信号を減少させることのできるイメージセンサの素子分離構造を示す断面図である。
【００１５】
図１を参照すると、イメージセンサはフォトダイオードが形成される受光部Ａと一般ＣＭＯＳ素子が形成されるロジック部Ｂとに区分される。
受光部Ａは光を受けて光電荷を生成するフォトダイオード１０Ａ、１０Ｂが形成されている。隣接するフォトダイオード１０Ａ、１０Ｂの間の基板１００の表面下部にはフィールドイオン注入領域２０が形成されて、基板１００の表面上には絶縁膜３０が形成されている。フィールドイオン注入領域２０と絶縁膜３０によって隣接するフォトダイオード１０Ａ、１０Ｂを分離する。シリコン基板１００が第１導電形であれば、フォトダイオード１０Ａ、１０Ｂは第２導電形であり、フィールドイオン注入領域２０は第１導電形である。
ロジック部Ｂは従来のＬＯＣＯＳまたは／及びＳＴＩ工程による絶縁膜（素子分離膜）６０で素子が分離される。
【００１６】
このように、本発明では、受光部では特化された素子分離技術を適用してロジック部では従来のＬＯＣＯＳ又は／及びＳＴＩ技術を適用して、イメージセンサの暗信号を減少することができる。
すなわち、ＬＯＣＯＳ及びＳＴＩ技術は必然的に熱酸化工程を伴っているので、フィールド領域と素子分離領域の境界面でストレス誘発による欠陥が発生し、これによって暗信号が生成されるようになるが、本発明では受光部で熱酸化工程を伴わないイオン注入及び絶縁膜蒸着によって、素子分離膜が形成される構造であるため、暗信号を減少／抑制することができる。
【００１７】
図２は本発明に係る素子分離構造を有するＣＭＯＳイメージセンサを示す断面図である。
図２を参照すると、ＣＭＯＳイメージセンサはフォトダイオードが形成されるピクセルアレイ部Ｃと通常のＣＭＯＳ素子が形成されるロジック部Ｄとに区分される。
ピクセルアレイ部Ｃの基板Ｐ−Ｓｕｂには、光を受けて光電荷を発生するフォトダイオード１０と、フォトダイオード１０で発生した光電荷をセンシングノード４０に伝達するトランスファーゲートＴｘ等を含む。
【００１８】
このような本発明によるＣＭＯＳイメージセンサは、ピクセルアレイ部Ｃでフィールドイオン注入領域２０と絶縁膜３０により素子分離がなされ、ロジック部Ｄでは、ＳＴＩ又はＬＯＣＯＳで形成された素子分離膜６０Ａにより素子分離がなされる。したがって、ピクセルアレイ部Ｃでフィールド領域とアクティブ領域の境界面２００で欠陥発生を減少することができ、これにより暗信号が減少される。
【００１９】
一方、素子分離のための絶縁膜３０は、その形成後に行われるイオン注入工程でのスペック（イオン注入エネルギー）を考慮した厚さを有さなければならない。すなわち、現在適用しているイメージセンサプロセスにおけるイオン注入エネルギーは、ＬＯＣＯＳにより形成される素子分離膜の厚さを考慮して設定されたものであるため、後続するイオン注入エネルギー等の条件を変形させないためには、ＬＯＣＯＳによってシリコン基板表面上部に成長するフィールド酸化膜の厚さと同じ厚さに絶縁膜３０を形成しなければならない。なお、上述の特化された素子分離構造を形成する際、現在使用している工程の変化を最小化しなければならない。
【００２０】
以下、本発明に係る暗信号を減少させることのできるイメージセンサの素子分離方法を、図面を参照して説明する。
図３乃至図８は、本発明の実施の形態に係る暗信号を減少させることのできるイメージセンサの素子分離方法を説明するための工程断面図である。
【００２１】
まず、図３を参照すると、シリコン基板３０１上に２０００〜２５００Å厚さの酸化膜３０２と１０００〜１５００Å厚さの窒化膜３０３を蒸着し、その上に受光部のアクティブ領域とロジック部の全体領域が露出するように第１素子分離マスクパターン３０４を形成する。
窒化膜３０３は酸化膜３０２のパターン形成の際にパターン側壁が傾斜するように用いられる膜である。
酸化膜３０２は熱酸化工程によって成長させる。これによって基板内部に存在する不純物を外部に拡散させ、ゲッタリング効果を得られる。
【００２２】
また、酸化膜３０２は受光部の素子分離用絶縁膜として利用されるため、後続するイオン注入工程等を考慮し、その厚さを十分に厚くしなければならない。例えば、現在ＬＯＣＯＳ工程によってシリコン表面上部に成長したフィールド酸化膜の厚さが２２００Å程度であるので、少なくともこの程度の厚さは必要である。マスクパターン３０４は従来のフォトリソグラフィ工程により形成されたフォトレジストである。
【００２３】
次に、図４と図５は、第１素子分離マスクパターン３０４から露出した受光部のアクティブ領域及びロジック部の窒化膜３０３と酸化膜３０２をエッチングした状態の図であり、図４は、ドライエッチングした後の断面図であり、図５は、ウェットエッチングした後の断面図である。
ドライエッチングの際にエッチングされるアクティブ領域の酸化膜部分の側壁形状が約６０゜程度の傾斜Ｂを有することが好ましいが、これは後続する工程で導電層（例えば、ゲート電極用ポリシリコン）の残有物の発生が抑制されるようにするためである。
【００２４】
また、ドライエッチングによってエッチングされるアクティブ領域の窒化膜３０３部分の側壁下部にスリットＡを形成することが好ましいが、これは、後続するウェットエッチングの際に酸化膜３０２の上部でラウンディングを効果的に得るためである。
また、ドライエッチングの際に酸化膜３０２Ａを６００〜７００Åの厚さＣで残留させるが、これは、ドライエッチングの際にプラズマによるシリコン基板３０１の損傷を防止するためである。
【００２５】
次に、図６を参照すると、第１素子分離マスクパターン３０４及び窒化膜３０３を除去し、ロジック部の素子分離のために、また１００〜２００Åのパッド酸化膜３０５と１０００〜１５００Åの厚さのパッド窒化膜３０６を蒸着し、その上にロジック部のフィールド領域が露出するように第２素子分離マスクパターン３０７を形成する。
次に、図７を参照すると、第２素子分離マスクパターン３０７を除去した後、熱酸化によってロジック部のフィールド絶縁膜３０８を成長させて、パッド窒化膜３０６及びパッド酸化膜３０５を除去する。
【００２６】
上述した図６及び図７に示す工程は、従来のＬＯＣＯＳ工程でロジック部のフィールド領域に素子分離膜が形成されたものであり、ロジック部の素子分離絶縁膜は、このようなＬＯＣＯＳ工程だけではなく従来のＳＴＩ工程によっても形成することが可能である。
次に、図８は、受光部のフィールド領域（酸化膜３０２が残留している領域）だけを選択し、フィールドイオン注入を実施して酸化膜３０２の下部シリコン基板３０１表面下にフィールドイオン注入領域３０９を形成する。
【００２７】
尚、本発明は、本実施の形態に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明に係る暗信号を減少させることのできるイメージセンサの素子分離構造を示す断面図である。
【図２】本発明に係る素子分離構造を有するＣＭＯＳイメージセンサを示す断面図である。
【図３】本発明の実施の形態に係る暗信号を減少させることのできるイメージセンサの素子分離方法を説明するための工程断面図である。
【図４】本発明の実施の形態に係る暗信号を減少させることのできるイメージセンサの素子分離方法を説明するための工程断面図である。
【図５】本発明の実施の形態に係る暗信号を減少させることのできるイメージセンサの素子分離方法を説明するための工程断面図である。
【図６】本発明の実施の形態に係る暗信号を減少させることのできるイメージセンサの素子分離方法を説明するための工程断面図である。
【図７】本発明の実施の形態に係る暗信号を減少させることのできるイメージセンサの素子分離方法を説明するための工程断面図である。
【図８】本発明の実施の形態に係る暗信号を減少させることのできるイメージセンサの素子分離方法を説明するための工程断面図である。
【符号の説明】
【００２９】
１０Ａ、１０Ｂ    フォトダイオード
２０        フィールドイオン注入領域
３０        絶縁膜
４０        センシングノード
６０、６０Ａ    素子分離膜
１００、３０１    シリコン基板
２００      境界面
３０２、３０２Ａ    酸化膜（素子分離用絶縁膜）
３０３      窒化膜
３０４      第１素子分離マスクパターン
３０５      パッド酸化膜
３０６      パッド窒化膜
３０７      第２素子分離マスクパターン
３０８      フィールド絶縁膜（素子分離絶縁膜）
３０９      フィールドイオン注入領域
【図１】
2005183920.tif 000003
【図２】
2005183920.tif 000004
【図３】
2005183920.tif 000005
【図４】
2005183920.tif 000006
【図５】
2005183920.tif 000007
【図６】
2005183920.tif 000008
【図７】
2005183920.tif 000009
【図８】
2005183920.tif 000010