(57)【要約】【課題】  より簡単で、薄膜トランジスタのしきい値電圧を完全に補償できる発光ダイオードディスプレイの画素構造およびその駆動方法を提供する。【解決手段】  ゲートが走査線３１０ａに接続され、ソースが信号線３１０ｂに接続されるスイッチング・トランジスタ３１０と、ゲートがスイッチング・トランジスタ３１０のドレインに接続される駆動トランジスタ３２０と、駆動トランジスタ３２０のゲートおよびソース間に電気接続される第１キャパシタ３４０と、操作電圧ＶＤＤに電気接続される第１端を有するとともに、第２端が駆動トランジスタ３２０のドレインに接続される発光ダイオード３５０と、ゲートがオートゼロ信号線３３０ａに接続され、ソースが駆動トランジスタ３２０に接続され、ドレインが接地電圧ＶＳＳに接続されるリセット・トランジスタ３３０とから、本発明のディスプレイの画素構造を構成する。【選択図】図３
2005148704.tif 000002
【特許請求の範囲】
【請求項１】
そのゲートが走査線に接続され、そのソースが信号線に接続されるスイッチング・トランジスタと、
そのゲートが前記スイッチング・トランジスタのドレインに接続される駆動トランジスタと、
前記駆動トランジスタのゲートおよびソース間に電気接続される第１キャパシタと、
操作電圧に電気接続される第１端を有するとともに、第２端が前記駆動トランジスタのドレインに接続される発光ダイオードと、
そのゲートがオートゼロ信号に接続され、そのソースが前記駆動トランジスタに接続され、そのドレインが接地電圧に接続されるリセット・トランジスタと、を含むことを特徴とするディスプレイの画素構造。
【請求項２】
そのゲートが走査線に接続され、そのソースが信号線に接続されるスイッチング・トランジスタと、
そのゲートが前記スイッチング・トランジスタのドレインに接続される駆動トランジスタと、
前記駆動トランジスタのゲートおよびソース間に電気接続される第１キャパシタと、
接地電圧に電気接続される第２端を有するとともに、第１端が前記駆動トランジスタのソースに電気接続される発光ダイオードと、
そのゲートがオートゼロ信号に接続され、そのドレインが前記駆動トランジスタに接続され、そのソースが操作電圧に接続されるリセット・トランジスタと、を含むことを特徴とするディスプレイの画素構造。
【請求項３】
上記スイッチング・トランジスタおよび上記駆動トランジスタならびに上記リセット・トランジスタが、薄膜トランジスタ（Thin Film Transistor）であることを特徴とする請求項１または２記載のディスプレイの画素構造。
【請求項４】
上記スイッチング・トランジスタおよび上記駆動トランジスタならびに上記リセット・トランジスタが、ポリシリコン（Poly-silicon）よりなるものであることを特徴とする請求項１または２記載のディスプレイの画素構造。
【請求項５】
上記スイッチング・トランジスタおよび上記駆動トランジスタならびに上記リセット・トランジスタが、アモルファス・シリコン（Amorphous Silicon）よりなるものであることを特徴とする請求項１または２記載のディスプレイの画素構造。
【請求項６】
上記発光ダイオードの第１端が陽極であり、上記発光ダイオードの第２端が陰極であることを特徴とする請求項１または２記載のディスプレイの画素構造。
【請求項７】
上記発光ダイオードが、有機材料からなるものであることを特徴とする請求項１または２記載のディスプレイの画素構造。
【請求項８】
上記ディスプレイの画素構造が、さらに、第２キャパシタを含み、該第２キャパシタを上記発光ダイオードの上記第１端と上記第２端との間に配置するものであることを特徴とする請求項１または２記載のディスプレイの画素構造。
【請求項９】
画素構造に適用されるものであって、前記画素構造が、スイッチング・トランジスタと、駆動トランジスタと、第１キャパシタと、発光ダイオードと、リセット・トランジスタとを含み、前記駆動トランジスタのゲートが前記スイッチング・トランジスタのドレインに電気接続され、前記第１キャパシタが前記駆動トランジスタのゲートおよびソース間に電気接続され、前記発光ダイオードの第１端が操作電圧に電気接続され、前記発光ダイオードの第２端が前記駆動トランジスタのドレインに電気接続され、前記リセット・トランジスタのソースが前記駆動トランジスタに電気接続され、前記リセット・トランジスタのドレインが接地電圧に電気接続されるものである、画素構造を駆動する方法であって、
しきい値書込時間で、前記スイッチング・トランジスタをオンとしてから、前記リセット・トランジスタをオフとするとともに、前記駆動トランジスタのゲートに対して起動電圧を印加するステップと、
データ書込時間で、前記操作電圧を低電位として、前記発光ダイオードをオフとしてから、前記駆動トランジスタのゲートに対してデータ電圧を印加するステップと、
前記データ書込時間を経過した後、前記スイッチング・トランジスタをオフとするとともに、前記操作電圧を高電位に変え、かつ前記リセット・トランジスタをオンとし、前記発光ダイオードを駆動して発光させるステップと、を含むことを特徴とするディスプレイの画素構造の駆動方法。
【請求項１０】
画素構造に適用されるものであって、前記画素構造が、スイッチング・トランジスタと、駆動トランジスタと、第１キャパシタと、発光ダイオードと、リセット・トランジスタとを含み、前記駆動トランジスタのゲートが前記スイッチング・トランジスタのドレインに電気接続され、前記第１キャパシタが前記駆動トランジスタのゲートおよびソース間に電気接続され、前記発光ダイオードの第１端が前記駆動トランジスタのソースに電気接続され、前記発光ダイオードの第２端が接地電圧に電気接続され、前記リセット・トランジスタのドレインが前記駆動トランジスタに電気接続され、前記リセット・トランジスタののソースが操作電圧に電気接続されるものである、画素構造を駆動する方法であって、
しきい値書込時間の開始時に、前記スイッチング・トランジスタをオンとするとともに、前記接地電圧を低電位から高電位として、前記発光ダイオードをオフとし、かつ前記駆動トランジスタのゲートに対して起動電圧を印加するステップと、
データ書込時間で、前記リセット・トランジスタをオフとしてから、前記駆動トランジスタのゲートに対してデータ電圧を印加するステップと、
前記データ書込時間を経過した後、前記スイッチング・トランジスタをオフとするとともに、前記操作電圧を高電位から低電位として、前記発光ダイオードを駆動して発光させ、かつ前記リセット・トランジスタをオンとするステップと、を含むことを特徴とするディスプレイの画素構造の駆動方法。
【請求項１１】
上記スイッチング・トランジスタのゲートが走査線に電気接続され、上記スイッチング・トランジスタのソースが信号線に電気接続され、上記スイッチング・トランジスタのドレインが上記駆動トランジスタのゲートに電気接続されるものであって、前記スイッチング・トランジスタの起動が前記走査線を介して操作電圧を印加することによるものであることを特徴とする請求項９または１０記載のディスプレイの画素構造の駆動方法。
【請求項１２】
上記起動電圧および上記データ電圧が、上記信号線を介する入力により上記駆動トランジスタのゲートに印加されるものであることを特徴とする請求項９または１０記載のディスプレイの画素構造の駆動方法。
【請求項１３】
上記走査線を介して上記走査電圧を入力し上記スイッチング・トランジスタを起動する時、１遅延時間を経過してから低電位を高電位とするものであって、前記遅延時間が、前記スイッチング・トランジスタを起動するのに必要な時間により決定されるものであることを特徴とする請求項９または１０記載のディスプレイの画素構造の駆動方法。
【請求項１４】
上記リセット・トランジスタが、オートゼロ信号線によるものであることを特徴とする請求項９または１０記載のディスプレイの画素構造の駆動方法。
【請求項１５】
上記発光ダイオードが、その第１端を陽極とし、その第２端を陰極とするものであることを特徴とする請求項９または１０記載のディスプレイの画素構造の駆動方法。
【請求項１６】
上記駆動トランジスタのゲートに上記起動電圧としてＶ０  を印加して、前記駆動トランジスタのゲート電位を前記起動電圧に変え、前記駆動トランジスタのソースの電位をＶ０  −ＶＴ  とするものであって、ＶＴ  を前記駆動トランジスタの１しきい電圧とするものであることを特徴とする請求項９または１０記載のディスプレイの画素構造の駆動方法。
【請求項１７】
上記駆動トランジスタのゲートに上記データ電圧としてＶdataを印加して、上記第１キャパシタの電圧値をＶdata−（Ｖ０  −ＶＴ  ＋ΔＶdata）とするものであって、そのうちΔＶdata＝Ｋ（Ｖdata−Ｖ０  ）であることを特徴とする請求項９または１０記載のディスプレイの画素構造の駆動方法。
【請求項１８】
上記発光ダイオードの駆動電流が、（Ｖdata−Ｖ０  −ΔＶdata）２  に正比例するものであることを特徴とする請求項１７記載のディスプレイの画素構造の駆動方法。
【請求項１９】
Ｋ＝Ｃｓ／Ｃtotal （ただし、Ｃｓは上記第１キャパシタの容量値、Ｃtotal は上記駆動トランジスタのソースに対する全ての容量値）
であることを特徴とする請求項１７記載のディスプレイの画素構造の駆動方法。
【請求項２０】
上記画素構造が、さらに、第２キャパシタを選択的に上記発光ダイオードの上記第１端と上記第２端との間に設置して、上記Ｋ値の大きさを調整するものであることを特徴とする請求項１９記載のディスプレイの画素構造の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ディスプレイの画素構造とその駆動方法に関するものであり、特に、トランジスタのしきい値を完全に補償できるディスプレイの画素構造およびその駆動方法に関するものである。
【背景技術】
【０００２】
現在のアレイ式ディスプレイにおいて、既に多くの異なる発光素子、例えば、よく見かける液晶ディスプレイ（Liquid Crystal Display = LCD）および発光ダイオード（Light-Emitting Diode = LED）ディスプレイなどが発展している。ＬＣＤディスプレイでは、バックライトモジュールにより光線を発生させ、画素内の液晶がその光線を透過させる、あるいは遮断する特性を調整することによって、必要な画像を得ることができる。しかし、液晶ディスプレイを使用する時は、バックライトモジュールをオンにして光線を発生させ続けなければならないので、携帯式の電子装置、例えば、ラップトップコンピュータ（Laptop Computer ）またはパーソナルデジタルアシスト（ＰＤＡ）などが液晶ディスプレイを使用するのであれば、多くの電力を消費することになる。反対に、発光ダイオードディスプレイについて言えば、表示に必要な画素だけをオンとすればよいので、多くの電力を節約することができ、ダークピクセル（Dark Pixels）を発生させる必要もない。
【０００３】
それ以外にも、発光ダイオード（ＬＥＤ）には、他の利点があり、例えば、高い輝度、低い消費電力、可視角度なし（Viewing Angle Free）が挙げられる。また、低コスト、軽量という利点もある。従って、発光ダイオード（ＬＥＤ）ディスプレイは、ますます広範にディスプレイ領域で使用されるものとなる。
図１において、従来技術にかかる発光ダイオードディスプレイの画素構造を示すと、２つのＮ型薄膜トランジスタ（１１０，１２０）を含んでいる。このような構造において、列選択信号線１１０ａにより薄膜トランジスタ１１０をオンにするとともに、データの電圧値をデータ信号線１１０ｂによりキャパシタ１４０に保存した後、駆動（Driving ）薄膜トランジスタ１２０の起動により発光ダイオード１３０を発光させる。
【０００４】
発光ダイオードを使用するディスプレイには、上述したような利点があるものの、多くの強度不安定という現象が存在し、その原因の１つは、発光ダイオードの光線強度が通過する電流に正比例し、ディスプレイの長期使用により駆動薄膜トランジスタ１２０のしきい値電圧（Threshold Voltage 、以下、Ｖｔとする）にドリフト（Drift ）現象が発生し、これが発光ダイオードを通過する電流に変動を生じさせて不安定となることである。他の原因は、駆動薄膜トランジスタ１２０の製造工程上の差異が、ディスプレイ内部の全ての画素の駆動薄膜トランジスタ１２０に異なるしきい値電圧差異を持たせるものとなり、これもまた発光ダイオードディスプレイの光線強度を不安定なものとしている。さらに、発光ダイオードの材質もまた不安定の原因となっており、例えば、常用される有機発光ダイオード（Organic LED 、以下、OLEDと言う）は、温度またはその他の操作環境の要因によりターンオン（Turned ON ）の電圧レベルが増加する。
【０００５】
このような問題を解決するために、例えば、米国ＩＢＭ社のJames L. SanfordとFrank R. Libsch とが情報表示協会（SID = Society For Information Display）のSDI 03 Digestに発表した”TFT AMOLED Pixel Circuits and Driving Methods ”で提出した発光ダイオードの画素構造を図２（ａ）と図２（ｂ）とに示すと、先ず図２（ａ）においては、３つのＮ型薄膜トランジスタ（２１０，２２０，２３０）から構成されるものであり、薄膜トランジスタ２１０のゲートが列選択信号線２１０ａに接続され、ソースがデータ信号線２１０ｂに接続され、ドレインが薄膜トランジスタ２２０および薄膜トランジスタ２３０ならびにキャパシタ２５０を介して発光ダイオード２４０に接続されている。薄膜トランジスタ２２０のゲートがＡＺ信号線２２０ｂに接続され、発光ダイオード２４０の陰極（Cathode ）が電圧Ｖｃａに接続されている。キャパシタ２５０は、駆動薄膜トランジスタ２３０のゲートおよびソース間に配置され、しきい値電圧およびデータ電圧値を保存するために用いられる。
【０００６】
図２（ｂ）において、図２（ａ）に示したディスプレイ画素構造に使用される信号タイミングを示すと、この発光ダイオードディスプレイの駆動時間は、３つのタイムゾーンに分かれている。第１タイムゾーンは、しきい値電圧をキャパシタ２５０に設定するために用いられ、第２タイムゾーンがデータ書込に用いられ、第３タイムゾーンが発光により画像を表示するために用いられる。しきい値電圧Ｖｔを書き込む方式は、３ステップに分かれており、ＡＺ信号が短時間だけ高電位を維持し、Ｖｃａが高電位であり、キャパシタ２５０の電圧をしきい値電圧より高くするために用いられる。その後、Ｖｃａが＋１０Ｖに変わり、薄膜トランジスタ２３０が導通して発光ダイオード２４０の電圧値を−１０Ｖにする。次に、Ｖｃａを０Ｖに設定し、ＡＺ信号が高電位であるので、薄膜トランジスタ２３０は、キャパシタ２５０の電圧値が薄膜トランジスタ２３０のしきい値電圧に等しくなるまで導通を維持し続ける。この時、発光ダイオード２４０の電圧値がマイナスのしきい値電圧となる。
【０００７】
その後、Ｖｃａを０Ｖに設定し、かつＡＺ信号が低電位にある時、データ書込が開始される。もしも発光ダイオード２４０の電圧値が不変であれば、キャパシタ２５０の電圧値がＶｄａｔａ＋Ｖｔに変わる。ディスプレイの全ての列をデータ書込した後、Ｖｃａが−１８Ｖに設定される。この時、薄膜トランジスタ２３０を流れる電流値は、（Ｖｄａｔａ＋Ｖｔ−Ｖｔ）２  に正比例、すなわち（Ｖｄａｔａ）２に正比例となる。  
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図２（ｃ）において、データ電圧（Ｖｄａｔａ）と輝度（Luminance ）との関係を示すと、実線（Ａ）は、図２（ａ）の画素構造の結果を示し、破線（Ｂ）は、図１の従来技術にかかる画素構造の結果を示している。図２（ａ）の画素構造は、同様なデータ電圧において、より大きい輝度を有している。図２（ｄ）において、データ電圧（Ｖｄａｔａ）としきい値電圧との変動が２Ｖ以下の場合の輝度差異の関係を示すと、実線（Ｃ）は、図２（ａ）の画素構造の結果を示し、破線（Ｄ）は、図１の従来技術にかかる画素構造の結果を示している。図から分かるように、従来技術にかかる画素構造と比較して、もしもデータ電圧が２．５Ｖ以上であれば、約２０％の輝度差異が存在し、もしもデータ電圧が２．５Ｖ以下であれば、差異は、さらに大きいものとなる。この画素構造のこのような重大な問題の原因としては、データ書込時間において、駆動薄膜トランジスタ２３０が発光ダイオード２４０の電圧値を０Ｖに引き下げてしまうことがある。また、Ｖｃａが−Ｖｔから発光を始める−１８Ｖに引き下げられる時、薄膜トランジスタ２３０のａ端の電気容量値が異なるしきい値電圧をキャパシタ２５０に接続してしまうことによる。従って、このような欠点が発光ダイオードディスプレイの運用を制限するものとなる。
【０００９】
そこで、この発明は、従来技術の画素構造のように複雑なものでなく、より簡単で、しかも薄膜トランジスタのしきい値電圧を完全に補償することのできる、ディスプレイの画素構造およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決し、所望の目的を達成するために、この発明にかかるディスプレイの画素構造は、そのゲートが走査線に接続され、そのソースが信号線に接続されるスイッチング・トランジスタと、そのゲートが前記スイッチング・トランジスタのドレインに接続される駆動トランジスタと、前記駆動トランジスタのゲートおよびソース間に電気接続される第１キャパシタと、操作電圧に電気接続される第１端を有するとともに、第２端が前記駆動トランジスタのドレインに接続される発光ダイオードと、そのゲートがオートゼロ信号に接続され、そのソースが前記駆動トランジスタに接続され、そのドレインが接地電圧に接続されるリセット・トランジスタとから構成される。
上記課題を解決し、所望の目的を達成するために、この発明にかかるディスプレイの画素構造は、そのゲートが走査線に接続され、そのソースが信号線に接続されるスイッチング・トランジスタと、そのゲートが前記スイッチング・トランジスタのドレインに接続される駆動トランジスタと、前記駆動トランジスタのゲートおよびソース間に電気接続される第１キャパシタと、接地電圧に電気接続される第２端を有するとともに、第１端が前記駆動トランジスタのソースに電気接続される発光ダイオードと、そのゲートがオートゼロ信号に接続され、そのドレインが前記駆動トランジスタに接続され、そのソースが操作電圧に接続されるリセット・トランジスタとから構成される。
【００１１】
上記画素構造において、上記スイッチング・トランジスタおよび上記駆動トランジスタならびに上記リセット・トランジスタが、薄膜トランジスタ（Thin Film Transistor）である。
上記画素構造において、上記スイッチング・トランジスタおよび上記駆動トランジスタならびに上記リセット・トランジスタが、ポリシリコン（Poly-silicon）よりなるものである。
上記画素構造において、  上記スイッチング・トランジスタおよび上記駆動トランジスタならびに上記リセット・トランジスタが、アモルファス・シリコン（Amorphous Silicon）よりなるものである。
上記画素構造において、上記発光ダイオードの第１端が陽極であり、上記発光ダイオードの第２端が陰極である。
上記画素構造において、上記発光ダイオードが、有機材料からなるものである。
上記画素構造において、上記ディスプレイの画素構造が、さらに、第２キャパシタを含み、該第２キャパシタを上記発光ダイオードの上記第１端と上記第２端との間に配置するものである。
【００１２】
上記画素構造が、その駆動方法として、しきい値書込時間で、前記スイッチング・トランジスタをオンとしてから、前記リセット・トランジスタをオフとするとともに、前記駆動トランジスタのゲートに対して起動電圧を印加するステップと、データ書込時間で、前記操作電圧を低電位として、前記発光ダイオードをオフとしてから、前記駆動トランジスタのゲートに対してデータ電圧を印加するステップと、前記データ書込時間を経過した後、前記スイッチング・トランジスタをオフとするとともに、前記操作電圧を高電位に変え、かつ前記リセット・トランジスタをオンとし、前記発光ダイオードを駆動して発光させるステップとを含むものである。
上記画素構造が、その駆動方法として、しきい値書込時間の開始時に、前記スイッチング・トランジスタをオンとするとともに、前記接地電圧を低電位から高電位として、前記発光ダイオードをオフとし、かつ前記駆動トランジスタのゲートに対して起動電圧を印加するステップと、データ書込時間で、前記リセット・トランジスタをオフとしてから、前記駆動トランジスタのゲートに対してデータ電圧を印加するステップと、前記データ書込時間を経過した後、前記スイッチング・トランジスタをオフとするとともに、前記操作電圧を高電位から低電位として、前記発光ダイオードを駆動して発光させ、かつ前記リセット・トランジスタをオンとするステップとを含むものである。
【００１３】
上記画素構造の駆動方法において、上記スイッチング・トランジスタのゲートが走査線に電気接続され、上記スイッチング・トランジスタのソースが信号線に電気接続され、上記スイッチング・トランジスタのドレインが上記駆動トランジスタのゲートに電気接続されるものであって、前記スイッチング・トランジスタの起動が前記走査線を介して操作電圧を印加することによるものである。
上記画素構造の駆動方法において、上記起動電圧および上記データ電圧が、上記信号線を介する入力により上記駆動トランジスタのゲートに印加されるものである。
上記画素構造の駆動方法において、上記走査線を介して上記走査電圧を入力し上記スイッチング・トランジスタを起動する時、１遅延時間を経過してから低電位を高電位とするものであって、前記遅延時間が、前記スイッチング・トランジスタを起動するのに必要な時間により決定されるものである。
上記画素構造の駆動方法において、上記リセット・トランジスタが、オートゼロ信号線によるものである。
上記画素構造の駆動方法において、上記発光ダイオードが、その第１端を陽極とし、その第２端を陰極とするものである。
上記画素構造の駆動方法において、上記駆動トランジスタのゲートに上記起動電圧としてＶ０  を印加して、前記駆動トランジスタのゲート電位を前記起動電圧に変え、前記駆動トランジスタのソースの電位をＶ０  −ＶＴ  とするものであって、ＶＴ  を前記駆動トランジスタの１しきい電圧とするものである。
上記画素構造の駆動方法において、上記駆動トランジスタのゲートに上記データ電圧としてＶdataを印加して、上記第１キャパシタの電圧値をＶdata−（Ｖ０  −ＶＴ  ＋ΔＶdata）とするものであって、そのうちΔＶdata＝Ｋ（Ｖdata−Ｖ０  ）である。
上記画素構造の駆動方法において、上記発光ダイオードの駆動電流が、（Ｖdata−Ｖ０  −ΔＶdata）２  に正比例するものである。
上記画素構造の駆動方法において、Ｋ＝Ｃｓ／Ｃtotal （ただし、Ｃｓは上記第１キャパシタの容量値、Ｃtotal は上記駆動トランジスタのソースに対する全ての容量値）である。
上記画素構造の駆動方法において、上記画素構造が、さらに、第２キャパシタを選択的に上記発光ダイオードの上記第１端と上記第２端との間に設置して、上記Ｋ値の大きさを調整するものである。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態を図面に基づき詳細に説明する。
図３（ａ）において、この発明にかかるディスプレイの画素構造を示すと、３つのＮ型トランジスタ（３１０，３２０，３３０）からなり、そのうち、スイッチング・トランジスタ３１０のゲートが走査線３１０ａに接続され、スイッチング・トランジスタ３１０のソースが信号線３１０ｂ、すなわちデータ信号線に接続される。スイッチング・トランジスタ３１０のドレインが駆動トランジスタに電気接続され、キャパシタ３４０を介してリセット・トランジスタ３３０に電気接続される。図示するように、リセット・トランジスタ３３０のゲートがオートゼロ（Autozero  以下、AZと略称する）信号線３３０ａに接続されて、オートゼロ信号（以下、AZ信号と略称する）に接続され、リセット・トランジスタ３３０のソースが駆動トランジスタ３２０に接続され、リセット・トランジスタ３３０のドレインが接地電圧ＶＳＳに接続される。発光ダイオード３５０の陽極（Anode ）が操作電圧ＶＤＤに接続され、発光ダイオード３５０の陰極（Cathode ）が駆動トランジスタ３２０のドレインに接続される。キャパシタ３４０は、駆動トランジスタ３２０のゲートおよびソース間に配置されて、しきい値電圧ならびにデータ電圧を保存する。
【００１５】
好適な実施形態において、この発明にかかる画素構造は、薄膜トランジスタ（Thin Film Transistor）からなり、その製造材料は、例えばポリシリコン（Poly-silicon）またはアモルファスシリコン（Amorphous Silicon ）からなるものとすることができる。この好適な実施形態において、発光ダイオード３５０は、有機発光ダイオード（Organic LED ）を選択することができる。しかしながら、この発明の適用範囲を限定するものではなく、その他のタイプのトランジスタならびに発光ダイオードもまた適用することができる。さらに、この発明にかかる実施形態では、いずれもＮ型トランジスタを使用しているが、この発明は、また、Ｐ型トランジスタを使用することもでき、駆動方法部分にわずかな変更を加えるだけなので、この発明の技術思想に含まれるものである。
【００１６】
図３（ｂ）において、図３（ａ）のディスプレイの画素構造に使用する信号タイミングを示すと、この発光ダイオードディスプレイの駆動方式は、先ず、しきい値電圧（Threshold Voltage 、以下、ＶＴ  と言う）書込時間で、しきい値電圧をキャパシタ３４０に設定する。次に、データ書込時間で、各画素にデータ信号を書き込む。その後、発光ダイオード３５０がデータ信号の設定に基づき、発光して画像を表示することができる。しきい値電圧ＶＴ  書込時間の開始時に、走査線３１０ａ上の走査信号電圧（以下、Ｖｓｃａｎと言う）が低電位から高電位に転換して、スイッチング・トランジスタ３１０を起動する。次に、ＡＺ信号の電圧レベルＶＡＺが高電位から低電位に転換して、リセット・トランジスタ３３０をオフにする。ＶＡＺの電位転換は、Ｖｓｃａｎの電位転換と同時に発生、またはＶＡＺの電位転換を短時間だけ遅延（図中の点線）させて、スイッチング・トランジスタ３１０の起動時間と同期させることができるが、この遅延時間は、走査線３１０ａの走査信号電圧を低電位から高電位へ転換した時に、スイッチング・トランジスタ３１０が起動するまでの時間に基づいて決定される。この時、信号線３１０ｂは、１つの起動電圧（以下の説明および図中にＶ０  で表示）を入力する。この時、駆動トランジスタ３２０を流れる電流がゼロになり、駆動トランジスタ３２０のゲート電圧ＶＧ  およびソース電圧ＶＳ  がそれぞれＶ０  ならびにＶ０  −ＶＴ  にまで充電される。
【００１７】
その後、データ書込時間において、操作電圧ＶＤＤが低電位となって、発光ダイオード３５０をオフとするが、この時、いかなる電流も操作電圧ＶＤＤと接地電圧ＶＳＳとの両端を流れていない。次に、信号線３１０ｂにデータ電圧が入力されるが、この時、対応する電圧値もまたスイッチング・トランジスタ３１０のソースに接続される。この時、キャパシタ３４０にかかる電圧値は、Ｖｄａｔａ−（Ｖ０  −ＶＴ  ＋ΔＶｄａｔａ）である。この時、ΔＶｄａｔａ＝Ｋ（Ｖｄａｔａ−Ｖ０  ）であり、Ｋ＝Ｃｓ／Ｃｔｏｔａｌとなって、このＣｓが上記キャパシタ３４０の電気容量値であり、Ｃｔｏｔａｌが駆動トランジスタ３２０に対する全ての電気容量値である。従って、別なキャパシタ３６０を選択的にリセット・トランジスタ３３０のソースおよびドレイン間に設置してＣｔｏｔａｌを変更し、Ｋ値を調整することで、設計ニーズに適合させることができる。
【００１８】
データ書込時間を経過した後、スイッチング・トランジスタ３１０がオフとなり、かつ操作電圧ＶＤＤが高電位に変わって発光ダイオード３５０を駆動するとともに、ＶＡＺが高電位に変わりリセット・トランジスタ３３０を起動させる。スイッチング・トランジスタ３１０をオフとした後、駆動トランジスタ３２０のゲートは、フローティング（Floating）状態にあるので、キャパシタ３４０にかかる電圧値は、Ｖｄａｔａ−（Ｖ０  −ＶＴ  ＋ΔＶｄａｔａ）を保持している。駆動トランジスタ３２０が飽和領域（Saturation Region ）操作であるから、電流は、［Ｖｄａｔａ−（Ｖ０  −ＶＴ  ＋ΔＶｄａｔａ＋ＶＴ  ）］２  に正比例する、すなわち（Ｖｄａｔａ−Ｖ０  −ΔＶｄａｔａ）２  に正比例する。この式から分かるように、発光ダイオード３５０の電流と駆動トランジスタ３２０のしきい値電圧ＶＴ  とは、完全に無関係となる。従って、発光ダイオードディスプレイの画素構造の操作が、しきい値電圧から独立したものとなるので、その変動による影響を受けないものとなる。
【００１９】
図４（ａ）において、この発明にかかる別なディスプレイの画素構造の実施形態を示すと、３つのＮ型トランジスタ（４１０，４２０，４３０）からなり、そのうち、スイッチング・トランジスタ４１０のゲートが走査線４１０ａに接続され、スイッチング・トランジスタ４１０のソースが信号線４１０ｂ、つまりデータ信号線に電気接続される。スイッチング・トランジスタ４１０のドレインは、駆動トランジスタ４２０に電気接続され、キャパシタ４４０を介して発光ダイオード４５０の陽極（Anode ）に電気接続される。図示するように、リセット・トランジスタ４３０のゲートがＡＺ信号線に接続され、リセット・トランジスタ４３０のソースが操作電圧ＶＤＤに接続され、リセット・トランジスタ４３０のドレインが駆動トランジスタ４２０に接続される。発光ダイオード４５０の陰極（Cathode ）が電圧ＶＳＳに接続される。駆動トランジスタ４２０のソースが発光ダイオード４５０の陽極に接続される。キャパシタ４４０が駆動トランジスタ４２０のゲートおよびソース間に配置されて、しきい値電圧ならびにデータ電圧値を保存する。
【００２０】
好適な実施形態において、この発明にかかる画素構造は、薄膜トランジスタ（Thin Film Transistor）からなり、その製造材料は、例えばポリシリコン（Poly-silicon）またはアモルファスシリコン（Amorphous Silicon ）からなるものとすることができる。この好適な実施形態において、発光ダイオード４５０は、有機発光ダイオード（Organic LED ）を選択することができる。しかしながら、この発明の適用範囲を限定するものではなく、その他のタイプのトランジスタならびに発光ダイオードもまた適用することができる。さらに、この発明にかかる実施形態では、いずれもＮ型トランジスタを使用しているが、この発明は、また、Ｐ型トランジスタを使用することもでき、駆動方法部分にわずかな変更を加えるだけなので、この発明の技術思想に含まれるものである。
【００２１】
図４（ｂ）において、図４（ａ）のディスプレイの画素構造に使用する信号タイミングを示すと、この発光ダイオードディスプレイの駆動方式は、先ず、しきい値電圧書込時間で、しきい値電圧ＶＴ  をキャパシタ４４０に設定する。次に、データ書込時間で、各画素にデータ信号を書き込む。その後、発光ダイオード４５０がデータ信号の設定に基づき、発光して画像を表示することができる。
【００２２】
しきい値電圧ＶＴ  書込時間の開始時に、走査線４１０ａ上の走査信号電圧（以下、Ｖｓｃａｎと言う）が低電位から高電位に転換して、スイッチング・ダイオード４１０を起動する。次に、電圧レベルＶＳＳが低電位から高電位に転換する。図中に示した接地電圧ＶＳＳの電位転換は、Ｖｓｃａｎの電位転換と同時に発生、またはＶＳＳの電位転換を短時間だけ遅延（図中の点線）させて、スイッチング・トランジスタ４１０の起動時間と同期させることができるが、この遅延時間は、走査線４１０ａの走査信号電圧を低電位から高電位へ転換した時に、スイッチング・トランジスタ４１０が起動するまでの時間に基づいて決定される。この時、信号線４１０ｂは、１つの起動電圧（以下の説明および図中にＶ０  で示す）を入力する。この時、駆動トランジスタ４２０を流れる電流がゼロになり、駆動トランジスタ４２０のゲート電圧ＶＧ  およびソース電圧ＶＳ  がそれぞれＶ０  ならびにＶ０  −ＶＴ  にまで充電される。
【００２３】
次に、データ書込時間に、ＡＺ信号の電圧レベルＶＡＺが高電位から低電位に下がってリセット・トランジスタ４３０をオフとし、いかなる電流も操作電圧ＶＤＤおよび接地電圧ＶＳＳの両端を流れることが回避される。そして、信号線がデータ電圧を入力するが、この時、対応する電圧値もまたスイッチング・トランジスタ４１０のソースに接続される。この時、キャパシタ４４０にかかる電圧値は、Ｖｄａｔａ−（Ｖ０  −ＶＴ  ＋ΔＶｄａｔａ）である。この時、ΔＶｄａｔａ＝Ｋ（Ｖｄａｔａ−Ｖ０  ）であり、Ｋ＝Ｃｓ／Ｃｔｏｔａｌとなって、Ｃｓが上記キャパシタ３４０の電気容量値であり、Ｃｔｏｔａｌが駆動トランジスタ４２０に対する全ての電気容量値である。従って、別なキャパシタ４６０を選択的にリセット・トランジスタ４３０のソースおよびドレイン間に設置してＣｔｏｔａｌを変更し、Ｋ値を調整することで、設計ニーズに適合させることができる。
【００２４】
データ書込時間を経過した後、スイッチング・トランジスタ４１０がオフとなり、ＡＺ信号の電圧レベルＶＡＺが低電位から高電位に変わってリセット・トランジスタ４３０を起動させる。接地電圧ＶＳＳが低電位に変わり発光ダイオード４５０を駆動する。スイッチング・トランジスタ４１０をオフとした後、駆動トランジスタ４２０のゲートは、フローティング（Floating）状態にあるので、キャパシタ４４０にかかる電圧値は、Ｖｄａｔａ−（Ｖ０  −ＶＴ  ＋ΔＶｄａｔａ）を保持している。駆動トランジスタ４２０が飽和領域（Saturation Region ）操作であるから、電流は、［Ｖｄａｔａ−（Ｖ０  −ＶＴ  ＋ΔＶｄａｔａ＋ＶＴ  ）］２  に正比例する、すなわち（Ｖｄａｔａ−Ｖ０  −ΔＶｄａｔａ）２  に正比例する。この式から分かるように、発光ダイオード４５０の電流と駆動トランジスタ４２０のしきい値電圧ＶＴ  とは、完全に無関係となる。従って、発光ダイオードディスプレイの画素構造の操作が、しきい値電圧から独立したものとなるので、その変動による影響を受けないものとなる。
【００２５】
以上のごとく、この発明を好適な実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【００２６】
上記構成により、この発明にかかるディスプレイの画素構造とその駆動方法は、簡単な構造と簡単な駆動方法により、薄膜トランジスタのしきい値電圧を完全に補償することができるので、従来技術にかかる画素構造が複雑で、しかもしきい値電圧を完全に補償することができないという問題を解決することができる。従って、産業上の利用価値が高い。
【図面の簡単な説明】
【００２７】
【図１】従来技術にかかる発光ダイオードディスプレイの画素構造を示す回路構成図である。
【図２】（ａ）は、従来技術にかかる別な発光ダイオードディスプレイの画素構造を示す回路構成図であり、（ｂ）は、（ａ）に示した画素構造で使用する信号タイミング図であり、（ｃ）は、（ａ）に示した画素構造のデータ信号と輝度との関係図であり、（ｄ）は、（ａ）に示した画素構造のデータ信号の同一しきい値電圧変化における輝度差異を示す関係図である。
【図３】（ａ）は、この発明の好適な実施形態にかかる発光ダイオードディスプレイの画素構造を示す回路構成図であり、（ｂ）は、（ａ）に示した画素構造で使用する信号タイミングを示す図である。
【図４】（ａ）は、この発明の好適な実施形態にかかる別な発光ダイオードディスプレイの画素構造を示す回路構成図であり、（ｂ）は、（ａ）示した画素構造で使用する信号タイミングを示す図である。
【符号の説明】
【００２８】
３１０，４１０  スイッチング・トランジスタ
３２０，４２０  駆動トランジスタ
３３０，４３０  リセット・トランジスタ
３１０ａ，４１０ａ  走査線
３１０ｂ，４１０ｂ  信号線
３３０ａ，４３０ａ  オートゼロ（ＡＺ）信号線
３４０，３６０，４４０，４６０  キャパシタ
３５０，４５０  発光ダイオード
【図１】
2005148704.tif 000003
【図２】
2005148704.tif 000004
【図３】
2005148704.tif 000005
【図４】
2005148704.tif 000006