(57)【要約】  【課題】  ＳＡＷ振動子等の発振素子を用いた電圧制御型の発振回路において、発振素子の並列容量成分によって発生する寄生発振を防止する。  【解決手段】  この発振回路は、直列接続された発振素子１１０とコイル１２０とバリキャップ１３０とを含む直列共振回路と、直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路１１〜１３と、制御信号に従って、反転増幅回路に対する第１又は第２の電源電位の供給を制御する電源供給制御回路２１〜２３と、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するように、制御信号を生成する制御信号生成回路３０とを具備する。【選択図】  図１
2005086664.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、
前記直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
制御信号に従って、前記反転増幅回路に対する第１又は第２の電源電位の供給を制御する電源供給制御回路と、
起動時に前記反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において前記反転増幅回路の出力信号の振幅が次第に増加するように、前記制御信号を生成する制御信号生成回路と、
を具備する発振回路。
【請求項２】
前記反転増幅回路が、直列接続された複数のインバータを含む、請求項１記載の発振回路。
【請求項３】
前記電源供給制御回路が、前記複数のインバータの内の少なくとも１つに対する第１又は第２の電源電位の供給を制御する少なくとも１つのトランジスタを含む、請求項２記載の発振回路。
【請求項４】
前記電源供給制御回路が、前記複数のインバータの全てに対する第１又は第２の電源電位の供給を制御するトランジスタを含む、請求項２記載の発振回路。
【請求項５】
前記電源供給制御回路が、
前記複数のインバータの内の少なくとも１つに対する第１の電源電位の供給を制御する少なくとも１つの第１のトランジスタと、
前記複数のインバータの内の少なくとも１つに対する第２の電源電位の供給を制御する少なくとも１つの第２のトランジスタと、
を含む、請求項２記載の発振回路。
【請求項６】
直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、
前記直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
起動時に前記反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において前記反転増幅回路の出力信号の振幅が次第に増加するように、第１又は第２の電源電位を遅延して前記反転増幅回路に供給する電源電位供給回路と、
を具備する発振回路。
【請求項７】
直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、
前記直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
制御信号に従って、前記直列共振回路と前記反転増幅回路とによって構成される発振ループ内のいずれかの点において発振信号の交流振幅を制御する振幅制御回路と、
起動時に前記発振信号の交流振幅が制限され、起動後の所定の期間において前記発振信号の交流振幅が次第に増加するように、前記制御信号を生成する制御信号生成回路と、
を具備する発振回路。
【請求項８】
直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、
前記直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
制御信号に従って、前記バリキャップの一端をプルアップ又はプルダウンするプルアップ／ダウン回路と、
起動時に前記バリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間において前記バリキャップに印加される制御電圧が次第に定常値に近付くように、前記制御信号を生成する制御信号生成回路と、
を具備する発振回路。
【請求項９】
前記反転増幅回路の入力端子と基準電位との間に接続された第１のコンデンサと、
前記反転増幅回路の出力端子と基準電位との間に接続された第２のコンデンサと、
をさらに具備する請求項１〜８のいずれか１項記載の発振回路。
【請求項１０】
前記反転増幅回路の入出力端子間に接続され、少なくとも直流信号を帰還する帰還素子をさらに具備する請求項１〜９のいずれか１項記載の発振回路。
【請求項１１】
前記発振素子が、表面弾性波振動子、水晶振動子、又は、セラミック振動子である、請求項１〜１０のいずれか１項記載の発振回路。
【請求項１２】
直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
制御信号に従って、前記反転増幅回路に対する第１又は第２の電源電位の供給を制御する電源供給制御回路と、
起動時に前記反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において前記反転増幅回路の出力信号の振幅が次第に増加するように、前記制御信号を生成する制御信号生成回路と、
を具備する半導体集積回路。
【請求項１３】
直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
起動時に前記反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において前記反転増幅回路の出力信号の振幅が次第に増加するように、第１又は第２の電源電位を遅延して前記反転増幅回路に供給する電源電位供給回路と、
を具備する半導体集積回路。
【請求項１４】
直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
制御信号に従って、前記直列共振回路と前記反転増幅回路とによって構成される発振ループ内のいずれかの点において発振信号の交流振幅を制御する振幅制御回路と、
起動時に前記発振信号の交流振幅が制限され、起動後の所定の期間において前記発振信号の交流振幅が次第に増加するように、前記制御信号を生成する制御信号生成回路と、
を具備する半導体集積回路。
【請求項１５】
直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、
制御信号に従って、前記バリキャップの一端をプルアップ又はプルダウンするプルアップ／ダウン回路と、
起動時に前記バリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間において前記バリキャップに印加される制御電圧が次第に定常値に近付くように、前記制御信号を生成する制御信号生成回路と、
を具備する半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＡＷ（Surface Acoustic Wave：表面弾性波）振動子、水晶振動子、又は、セラミック振動子等の発振素子を用いた電圧制御型の発振回路に関する。さらに、本発明は、そのような発振回路を実現するための半導体集積回路に関する。
【背景技術】
【０００２】
従来より、ＳＡＷ振動子を用いた電圧制御型の発振回路として、図２１に示す構成が知られている。図２１に示すように、この発振回路は、直列接続されたインバータ１１〜１３、抵抗１４〜１６、及び、コンデンサ１７〜１９を内蔵する半導体集積回路１０と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【０００３】
インバータ１３の出力信号は、ＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される直列共振回路により所定の位相回転を与えられてインバータ１１の入力に帰還され、これにより発振動作が行われる。
【０００４】
図２２に、ＳＡＷ振動子の等価回路を示す。図２２に示すように、ＳＡＷ振動子の等価回路は、直列接続されたインダクタンス成分Ｌ１、抵抗成分Ｒ１、容量成分Ｃ１と、これらに並列接続された並列容量成分Ｃ０とによって表すことができる。このＳＡＷ振動子の共振周波数ｆＲは、Ｃ０＜＜Ｃ１とすると、次式で表される。
ｆＲ＝１／２π√Ｌ１Ｃ１
【０００５】
図２１に示す発振回路においては、ＳＡＷ振動子の等価回路に、伸長コイル１２０及びバリキャップ１３０等の影響を加味して、基本発振周波数ｆ０が決定されることになる。バリキャップ１３０は、ＰＮ接合に逆バイアスされたダイオードの接合容量が、印加される逆バイアス電圧によって変化することを利用した可変容量ダイオードであり、逆バイアス電圧が大きくなるほど接合容量が小さくなるという性質を有している。
【０００６】
ここで、抵抗１６の一端に制御電圧ＶＣＯＮＴを印加してバリキャップ１３０の容量を変化させることにより、基本発振周波数ｆ０を調節することができる。しかしながら、ＳＡＷ振動子１１０の並列容量成分Ｃ０が伸長コイル１２０と共振することにより、基本発振周波数ｆ０よりも高い周波数において寄生発振が生じることがある。
【０００７】
伸長コイル１２０のインダクタンスをＬとし、ＳＡＷ振動子１１０の並列容量成分Ｃ０とバリキャップ１３０の容量とコンデンサ１７の容量との直列合成容量をＣとすると、寄生発振周波数ｆＰは、次式で表される。
ｆＰ＝１／２π√ＬＣ
このような周波数における寄生発振が生じると、発振回路の本来の基本発振周波数ｆ０が得られなくなり、発振回路の出力信号に基づいて動作する外部回路が誤動作してしまうという問題がある。
【０００８】
関連する技術として、下記の特許文献１には、バリキャップダイオードの容量変化効率を向上させ、周波数調整幅が大きく、かつ回路規模の小さな電圧制御発振器用集積回路について述べられている。しかしながら、発振素子の並列容量成分によって発生する寄生発振を防止することに関しては記載されていない。
【特許文献１】特開２００２−２４６８４３号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、上記の点に鑑み、本発明は、ＳＡＷ振動子等の発振素子を用いた電圧制御型の発振回路において、発振素子の並列容量成分によって発生する寄生発振を防止することを目的とする。さらに、本発明は、そのような発振回路を実現するための半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の第１の観点に係る発振回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、反転増幅回路に対する第１又は第２の電源電位の供給を制御する電源供給制御回路と、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するように、制御信号を生成する制御信号生成回路とを具備する。
【００１１】
ここで、反転増幅回路が、直列接続された複数のインバータを含むようにしても良い。また、電源供給制御回路が、複数のインバータの内の少なくとも１つに対する第１又は第２の電源電位の供給を制御する少なくとも１つのトランジスタを含むようにしても良いし、複数のインバータの全てに対する第１又は第２の電源電位の供給を制御するトランジスタを含むようにしても良い。あるいは、電源供給制御回路が、複数のインバータの内の少なくとも１つに対する第１の電源電位の供給を制御する少なくとも１つの第１のトランジスタと、複数のインバータの内の少なくとも１つに対する第２の電源電位の供給を制御する少なくとも１つの第２のトランジスタとを含むようにしても良い。
【００１２】
本発明の第２の観点に係る発振回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するように、第１又は第２の電源電位を遅延して反転増幅回路に供給する電源電位供給回路とを具備する。
【００１３】
本発明の第３の観点に係る発振回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、直列共振回路と反転増幅回路とによって構成される発振ループ内のいずれかの点において発振信号の交流振幅を制御する振幅制御回路と、起動時に発振信号の交流振幅が制限され、起動後の所定の期間において発振信号の交流振幅が次第に増加するように、制御信号を生成する制御信号生成回路とを具備する。
【００１４】
本発明の第４の観点に係る発振回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路と、直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、バリキャップの一端をプルアップ又はプルダウンするプルアップ／ダウン回路と、起動時にバリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間においてバリキャップに印加される制御電圧が次第に定常値に近付くように、制御信号を生成する制御信号生成回路とを具備する。
【００１５】
以上において、発振回路が、反転増幅回路の入力端子と基準電位との間に接続された第１のコンデンサと、反転増幅回路の出力端子と基準電位との間に接続された第２のコンデンサとをさらに具備するようにしても良い。また、発振回路が、反転増幅回路の入出力端子間に接続され、少なくとも直流信号を帰還する帰還素子をさらに具備するようにしても良い。発振素子としては、表面弾性波振動子、水晶振動子、又は、セラミック振動子を用いることができる。
【００１６】
さらに、本発明の第１の観点に係る半導体集積回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、反転増幅回路に対する第１又は第２の電源電位の供給を制御する電源供給制御回路と、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するように、制御信号を生成する制御信号生成回路とを具備する。
【００１７】
本発明の第２の観点に係る半導体集積回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するように、第１又は第２の電源電位を遅延して反転増幅回路に供給する電源電位供給回路とを具備する。
【００１８】
本発明の第３の観点に係る半導体集積回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、直列共振回路と反転増幅回路とによって構成される発振ループ内のいずれかの点において発振信号の交流振幅を制御する振幅制御回路と、起動時に発振信号の交流振幅が制限され、起動後の所定の期間において発振信号の交流振幅が次第に増加するように、制御信号を生成する制御信号生成回路とを具備する。
【００１９】
本発明の第４の観点に係る半導体集積回路は、直列接続された発振素子とコイルとバリキャップとを含む直列共振回路の両端間に接続され、第１の電源電位及び第２の電源電位が供給されたときに発振動作を行う反転増幅回路と、制御信号に従って、バリキャップの一端をプルアップ又はプルダウンするプルアップ／ダウン回路と、起動時にバリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間においてバリキャップに印加される制御電圧が次第に定常値に近付くように、制御信号を生成する制御信号生成回路とを具備する。
【発明の効果】
【００２０】
本発明の第１及び第２の観点によれば、反転増幅回路に対する電源電位の供給を調整することにより、起動時に反転増幅回路の出力信号の振幅が制限され、起動後の所定の期間において反転増幅回路の出力信号の振幅が次第に増加するようにして、発振素子の並列容量成分によって発生する寄生発振を防止することができる。
【００２１】
また、本発明の第３の観点によれば、発振ループ内のいずれかの点において発振信号の交流振幅を制御することにより、起動時に発振信号の交流振幅が制限され、起動後の所定の期間において発振信号の交流振幅が次第に増加するようにして、発振素子の並列容量成分によって発生する寄生発振を防止することができる。
【００２２】
さらに、本発明の第４の観点によれば、バリキャップの一端をプルアップ又はプルダウンすることにより、起動時にバリキャップの一端がプルアップ又はプルダウンされ、起動後の所定の期間においてバリキャップに印加される制御電圧が次第に定常値に近付くようにして、発振素子の並列容量成分によって発生する寄生発振を防止することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る発振回路の構成を示す図である。図１に示すように、この発振回路は、半導体集積回路１００と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００２４】
半導体集積回路１００は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２１〜２３と、制御信号生成回路３０とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２１〜２３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。
【００２５】
ここで、インバータ１１は、ＰチャネルＭＯＳトランジスタ１１ａとＮチャネルＭＯＳトランジスタ１１ｂとによって構成され、インバータ１２は、ＰチャネルＭＯＳトランジスタ１２ａとＮチャネルＭＯＳトランジスタ１２ｂとによって構成され、インバータ１３は、ＰチャネルＭＯＳトランジスタ１３ａとＮチャネルＭＯＳトランジスタ１３ｂとによって構成される。
【００２６】
電源供給制御回路を構成するトランジスタ２１〜２３のソース／ドレインは、電源電位ＶＤＤと、反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースとの間にそれぞれ接続されている。反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースは、電源電位ＶＳＳ（本実施形態においては接地電位とする）に接続されている。
【００２７】
なお、電源電位ＶＤＤと反転増幅回路との間に接続されるトランジスタは、トランジスタ２１〜２３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ａ〜１３ａのソースを互いに接続して、電源電位ＶＤＤとそれらのソースとの間に、１つのトランジスタを接続するようにしても良い。
【００２８】
抵抗１４は、インバータ１１の入力端子とインバータ１３の出力端子との間に接続され、少なくとも直流信号を帰還する帰還素子としての役割を有している。なお、インバータ１１〜１３の各々の入出力端子間に、それぞれの帰還素子（抵抗等）を接続するようにしても良い。バリキャップ１３０の両端には抵抗１５及び１６の一端が接続され、抵抗１５の他端は接地され、抵抗１６の他端には制御電圧ＶＣＯＮＴが印加される。
【００２９】
コンデンサ１７は、インバータ１３の出力端子とバリキャップ１３０のカソード端子との間で直流成分をカットするためのカップリングコンデンサである。コンデンサ１８は、インバータ１１の入力端子と基準電位（本実施形態においては接地電位とする）との間に接続され、コンデンサ１９は、インバータ１３の出力端子と基準電位との間に接続されている。
【００３０】
インバータ１３の出力信号は、ＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される直列共振回路により所定の位相回転を与えられてインバータ１１の入力に帰還され、これにより発振動作が行われる。この発振回路においては、図２２に示すＳＡＷ振動子の等価回路に、伸長コイル１２０及びバリキャップ１３０等の影響を加味して、基本発振周波数ｆ０が決定される。
【００３１】
バリキャップ１３０は、ＰＮ接合に逆バイアスされたダイオードの接合容量が、印加される逆バイアス電圧によって変化することを利用した可変容量ダイオードであり、逆バイアス電圧が大きくなるほど接合容量が小さくなるという性質を有している。ここで、制御電圧ＶＣＯＮＴを印加してバリキャップ１３０の容量を調節することにより、基本発振周波数ｆ０を制御することができる。
【００３２】
しかしながら、ＳＡＷ振動子１１０の並列容量成分Ｃ０が伸長コイル１２０と共振することにより、基本発振周波数ｆ０よりも高い周波数ｆＰにおいて寄生発振が生じることがある。この寄生発振は、発振回路の起動時において、インバータ１１〜１３及び上記の直列共振回路等によって構成される発振ループのループゲインが大きいときに引き起こされる。また、発振回路の本来の基本発振周波数ｆ０で一旦発振を開始した後は、寄生発振が引き起こされることはない。
【００３３】
そこで、本実施形態においては、制御信号生成回路３０が、電源供給制御回路を構成するトランジスタ２１〜２３に供給するゲート電位ＶＰＧを制御信号として生成することにより、これらのトランジスタ２１〜２３によって、インバータ１１〜１３に対する電源電位ＶＤＤの供給を制御している。
【００３４】
図２に、制御信号として用いられるゲート電位ＶＰＧの変化を示す。時刻ｔ０において電源電位ＶＤＤが立ち上がることにより半導体集積回路が起動されると、ゲート電位ＶＰＧは一旦ハイレベルとなり、トランジスタ２１〜２３がオフ状態となるので、インバータ１１〜１３は動作しない。その後、ゲート電位ＶＰＧは次第にローレベルに低下し、トランジスタ２１〜２３がオン状態に移行するので、インバータ１１〜１３が動作を開始して、インバータ１３の出力信号の振幅が次第に増加する。
【００３５】
図３に、本実施形態に係る発振回路における発振ループゲインＧと発振周波数ｆとの関係を示す。発振ループゲインＧが小さいときには発振周波数ｆも低くなり、発振ループゲインＧが大きいときには発振周波数ｆも高くなる。ここで、寄生発振周波数ｆＰは、基本発振周波数ｆ０よりも高い周波数であり、発振ループゲインＧが大きくならなければ、寄生発振が引き起こされることはない。
【００３６】
本実施形態に係る発振回路においては、起動時にゲート電位ＶＰＧをハイレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位ＶＰＧを低下させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【００３７】
次に、本発明の第２の実施形態について説明する。
図４は、本発明の第２の実施形態に係る発振回路の構成を示す図である。図４に示すように、この発振回路は、半導体集積回路１０１と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００３８】
半導体集積回路１０１は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２１〜２３と、制御信号生成回路３０とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２１〜２３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。
【００３９】
電源供給制御回路を構成するトランジスタ２１〜２３のソース／ドレインは、反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースと、電源電位ＶＳＳ（本実施形態においては接地電位とする）との間にそれぞれ接続されている。反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースは、電源電位ＶＤＤに接続されている。
【００４０】
なお、反転増幅回路と電源電位ＶＳＳとの間に接続されるトランジスタは、トランジスタ２１〜２３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ｂ〜１３ｂのソースを互いに接続して、それらのソースと電源電位ＶＳＳとの間に、１つのトランジスタを接続するようにしても良い。
【００４１】
本実施形態においては、制御信号生成回路３０が、電源供給制御回路を構成するトランジスタ２１〜２３に供給するゲート電位ＶＰＧを制御信号として生成することにより、これらのトランジスタ２１〜２３によって、インバータ１１〜１３に対する電源電位ＶＳＳの供給を制御している。
【００４２】
即ち、本実施形態に係る発振回路においては、起動時にゲート電位ＶＰＧをハイレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位ＶＰＧを低下させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【００４３】
次に、本発明の第３の実施形態について説明する。
図５は、本発明の第３の実施形態に係る発振回路の構成を示す図である。図５に示すように、この発振回路は、半導体集積回路１０２と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００４４】
半導体集積回路１０２は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＮチャネルＭＯＳトランジスタ４１〜４３と、制御信号生成回路３１とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ４１〜４３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。
【００４５】
電源供給制御回路を構成するトランジスタ４１〜４３のドレイン／ソースは、反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースと、電源電位ＶＳＳ（本実施形態においては接地電位とする）との間にそれぞれ接続されている。反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースは、電源電位ＶＤＤに接続されている。
【００４６】
なお、反転増幅回路と電源電位ＶＳＳとの間に接続されるトランジスタは、トランジスタ４１〜４３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ｂ〜１３ｂのソースを互いに接続して、それらのソースと電源電位ＶＳＳとの間に、１つのトランジスタを接続するようにしても良い。
【００４７】
本実施形態においては、制御信号生成回路３１が、電源供給制御回路を構成するトランジスタ４１〜４３に供給するゲート電位ＶＮＧを制御信号として生成することにより、これらのトランジスタ４１〜４３によって、インバータ１１〜１３に対する電源電位ＶＳＳの供給を制御している。
【００４８】
図６に、制御信号として用いられるゲート電位ＶＮＧの変化を示す。時刻ｔ０において電源電位ＶＤＤが立ち上がることにより半導体集積回路が起動される際に、ゲート電位ＶＮＧはローレベルであり、トランジスタ４１〜４３がオフ状態となるので、インバータ１１〜１３は動作しない。その後、ゲート電位ＶＮＧは次第にハイレベルに上昇し、トランジスタ４１〜４３がオン状態に移行するので、インバータ１１〜１３が動作を開始して、インバータ１３の出力信号の振幅が次第に増加する。
【００４９】
図７に、本実施形態に係る発振回路における発振ループゲインＧと発振周波数ｆとの関係を示す。発振ループゲインＧが小さいときには発振周波数ｆも低くなり、発振ループゲインＧが大きいときには発振周波数ｆも高くなる。ここで、寄生発振周波数ｆＰは、基本発振周波数ｆ０よりも高い周波数であり、発振ループゲインＧが大きくならなければ、寄生発振が引き起こされることはない。
【００５０】
本実施形態に係る発振回路においては、起動時にゲート電位ＶＮＧをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位ＶＮＧを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【００５１】
次に、本発明の第４の実施形態について説明する。
図８は、本発明の第４の実施形態に係る発振回路の構成を示す図である。図８に示すように、この発振回路は、半導体集積回路１０３と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００５２】
半導体集積回路１０３は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＮチャネルＭＯＳトランジスタ４１〜４３と、制御信号生成回路３１とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ４１〜４３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。
【００５３】
電源供給制御回路を構成するトランジスタ４１〜４３のドレイン／ソースは、電源電位ＶＤＤと、反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースとの間にそれぞれ接続されている。反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースは、電源電位ＶＳＳ（本実施形態においては接地電位とする）に接続されている。
【００５４】
なお、電源電位ＶＤＤと反転増幅回路との間に接続されるトランジスタは、トランジスタ４１〜４３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ａ〜１３ａのソースを互いに接続して、電源電位ＶＤＤとそれらのソースとの間に、１つのトランジスタを接続するようにしても良い。
【００５５】
本実施形態においては、制御信号生成回路３１が、電源供給制御回路を構成するトランジスタ４１〜４３に供給するゲート電位ＶＮＧを制御信号として生成することにより、これらのトランジスタ４１〜４３によって、インバータ１１〜１３に対する電源電位ＶＤＤの供給を制御している。
【００５６】
即ち、本実施形態に係る発振回路においては、起動時にゲート電位ＶＮＧをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位ＶＮＧを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【００５７】
次に、本発明の第５の実施形態について説明する。
図９は、本発明の第５の実施形態に係る発振回路の構成を示す図である。図９に示すように、この発振回路は、半導体集積回路１０４と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００５８】
半導体集積回路１０４は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２１〜２３と、ＮチャネルＭＯＳトランジスタ４１〜４３と、制御信号生成回路３２とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２１〜２３及び４１〜４３は、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。
【００５９】
電源供給制御回路を構成するトランジスタ２１〜２３のソース／ドレインは、電源電位ＶＤＤと、反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースとの間にそれぞれ接続されている。また、電源供給制御回路を構成するトランジスタ４１〜４３のドレイン／ソースは、反転増幅回路に含まれているＮチャネルＭＯＳトランジスタ１１ｂ〜１３ｂのソースと、電源電位ＶＳＳ（本実施形態においては接地電位とする）との間にそれぞれ接続されている。
【００６０】
なお、電源電位ＶＤＤと反転増幅回路との間に接続されるトランジスタは、トランジスタ２１〜２３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ａ〜１３ａのソースを互いに接続して、電源電位ＶＤＤとそれらのソースとの間に、１つのトランジスタを接続するようにしても良い。
【００６１】
同様に、反転増幅回路と電源電位ＶＳＳとの間に接続されるトランジスタは、トランジスタ４１〜４３の内のいずれか１つでも良いし、２つでも良い。また、反転増幅回路のトランジスタ１１ｂ〜１３ｂのソースを互いに接続して、それらのソースと電源電位ＶＳＳとの間に、１つのトランジスタを接続するようにしても良い。
【００６２】
本実施形態においては、制御信号生成回路３２が、電源供給制御回路を構成するトランジスタ２１〜２３に供給するゲート電位ＶＰＧを第１の制御信号として生成すると共に、電源供給制御回路を構成するトランジスタ４１〜４３に供給するゲート電位ＶＮＧを第２の制御信号として生成することにより、これらのトランジスタ２１〜２３及び４１〜４３によって、インバータ１１〜１３に対する電源電位ＶＤＤ及びＶＳＳの供給を制御している。
【００６３】
即ち、本実施形態に係る発振回路においては、起動時にゲート電位ＶＰＧをハイレベルにすると共にゲート電位ＶＮＧをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位ＶＰＧを低下させると共にゲート電位ＶＮＧを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【００６４】
次に、本発明の第６の実施形態について説明する。
図１０は、本発明の第６の実施形態に係る発振回路の構成を示す図である。図１０に示すように、この発振回路は、半導体集積回路１０５と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００６５】
半導体集積回路１０５は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、オペアンプ５０と、抵抗５１と、コンデンサ５２とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、オペアンプ５０と、抵抗５１と、コンデンサ５２とは、反転増幅回路に対する電源の供給を制御する電源供給制御回路を構成する。
【００６６】
電源供給制御回路において、抵抗５１は、電源電位ＶＤＤとオペアンプ５０の非反転入力端子との間に接続され、コンデンサ５２は、オペアンプ５０の非反転入力端子と電源電位ＶＳＳ（本実施形態においては接地電位とする）との間に接続されている。オペアンプ５０の出力電位ＶＯは、反転増幅回路に含まれているＰチャネルＭＯＳトランジスタ１１ａ〜１３ａのソースに供給されると共に、オペアンプ５０の反転入力端子に帰還される。その結果、オペアンプ５０の出力電位ＶＯは、オペアンプ５０の非反転入力端子における電位とほぼ等しくなる。
【００６７】
図１１に、オペアンプの出力電位ＶＯの変化を示す。時刻ｔ０において電源電位ＶＤＤが立ち上がることにより半導体集積回路が起動されても、オペアンプ５０の出力電位ＶＯはローレベルであり、インバータ１１〜１３は動作しない。その後、オペアンプ５０の非反転入力端子は、抵抗５１及びコンデンサ５２によって決定される時定数に従って充電されて電位が上昇し、それに伴ってオペアンプ５０の出力電位ＶＯも次第に上昇する。その結果、インバータ１１〜１３が動作を開始し、インバータ４３の出力信号の振幅が次第に増加する。
【００６８】
図１２に、本実施形態に係る発振回路における発振ループゲインＧと発振周波数ｆとの関係を示す。発振ループゲインＧが小さいときには発振周波数ｆも低くなり、発振ループゲインＧが大きいときには発振周波数ｆも高くなる。ここで、寄生発振周波数ｆＰは、基本発振周波数ｆ０よりも高い周波数であり、発振ループゲインＧが大きくならなければ、寄生発振が引き起こされることはない。
【００６９】
本実施形態に係る発振回路においては、起動時にオペアンプの出力電位ＶＯをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてオペアンプの出力電位ＶＯを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【００７０】
次に、本発明の第７の実施形態について説明する。
図１３は、本発明の第７の実施形態に係る発振回路の構成を示す図である。図１３に示すように、この発振回路は、半導体集積回路１０６と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００７１】
半導体集積回路１０６は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＮチャネルＭＯＳトランジスタ４４と、制御信号生成回路３３とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ４４は、インバータ１１の入力端子をプルダウンするプルダウン回路を構成する。
【００７２】
本実施形態においては、プルダウン回路のトランジスタ４４のドレイン／ソースが、インバータ１１の入力端子と、電源電位ＶＳＳ（本実施形態においては接地電位とする）との間に接続されている。制御信号生成回路３３が、プルダウン回路のトランジスタ４４に供給するゲート電位ＶＰＤを制御信号として生成することにより、トランジスタ４４によって、インバータ１１の入力端子における発振信号Ｖ１１の交流振幅が制御される。
【００７３】
図１４に、制御信号として用いられるゲート電位ＶＰＤ、及び、発振信号Ｖ１１の変化を示す。時刻ｔ０において電源電位ＶＤＤが立ち上がることにより半導体集積回路が起動されると、ゲート電位ＶＰＤは一旦ハイレベルとなり、トランジスタ４４がオン状態となって、インバータ１１の入力端子における発振信号Ｖ１１の交流振幅が制限される。その後、ゲート電位ＶＰＤは次第にローレベルに低下し、トランジスタ４４がオフ状態に移行するので、発振信号Ｖ１１の交流振幅が次第に増加する。
【００７４】
即ち、本実施形態に係る発振回路においては、起動時にゲート電位ＶＰＤをハイレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位ＶＰＤを低下させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【００７５】
次に、本発明の第８の実施形態について説明する。
図１５は、本発明の第８の実施形態に係る発振回路の構成を示す図である。図１５に示すように、この発振回路は、半導体集積回路１０７と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００７６】
半導体集積回路１０７は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２４と、制御信号生成回路３４とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２４は、インバータ１１の入力端子をプルアップするプルアップ回路を構成する。
【００７７】
本実施形態においては、プルアップ回路のトランジスタ２４のソース／ドレインが、電源電位ＶＤＤと、インバータ１１の入力端子との間に接続されている。制御信号生成回路３４が、プルアップ回路のトランジスタ２４に供給するゲート電位ＶＰＵを制御信号として生成することにより、トランジスタ２４によって、インバータ１１の入力端子における発振信号Ｖ１１の交流振幅が制御される。
【００７８】
図１６に、制御信号として用いられるゲート電位ＶＰＵ、及び、発振信号Ｖ１１の変化を示す。時刻ｔ０において電源電位ＶＤＤが立ち上がることにより半導体集積回路が起動される際に、ゲート電位ＶＰＵはローレベルであり、トランジスタ２４がオン状態となって、インバータ１１の入力端子における発振信号Ｖ１１の交流振幅が制限される。その後、ゲート電位ＶＰＤは次第にハイレベルに上昇し、トランジスタ２４がオフ状態に移行するので、発振信号Ｖ１１の交流振幅が次第に増加する。
【００７９】
即ち、本実施形態に係る発振回路においては、起動時にゲート電位ＶＰＵをローレベルにして発振ループゲインＧが小さくなるように制御し、起動後の所定の期間においてゲート電位ＶＰＵを上昇させることにより発振ループゲインＧが次第に大きくなるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【００８０】
次に、本発明の第９の実施形態について説明する。
図１７は、本発明の第９の実施形態に係る発振回路の構成を示す図である。図１７に示すように、この発振回路は、半導体集積回路１０９と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００８１】
半導体集積回路１０９は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＮチャネルＭＯＳトランジスタ４５と、制御信号生成回路３６とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ４５は、バリキャップ１３０のアノード端子をプルダウンするプルダウン回路を構成する。
【００８２】
本実施形態においては、プルダウン回路のトランジスタ４５のソース／ドレインが、バリキャップ１３０のアノード端子と、電源電位ＶＳＳ（本実施形態においては接地電位とする）との間に接続されている。制御信号生成回路３６が、プルダウン回路のトランジスタ４５に供給するゲート電位ＶＰＤを制御信号として生成することにより、トランジスタ４５によって、バリキャップ１３０のアノード電位ＶＡが制御される。
【００８３】
図１８に、制御信号として用いられるゲート電位ＶＰＤ、及び、アノード電位ＶＡの変化を示す。時刻ｔ０において電源電位ＶＤＤが立ち上がることにより半導体集積回路が起動されると、ゲート電位ＶＰＤは一旦ハイレベルとなり、トランジスタ４５がオン状態となって、アノード電位ＶＡがローレベルにプルダウンされると共に発振信号の交流振幅が制限される。その後、ゲート電位ＶＰＤは次第にローレベルに低下し、トランジスタ４５がオフ状態に移行するので、アノード電位ＶＡが次第に定常値に近付くと共に発振信号の交流振幅が次第に増加する。
【００８４】
即ち、本実施形態に係る発振回路においては、起動時にアノード電位ＶＡをプルダウンするように制御し、起動後の所定の期間においてアノード電位ＶＡを定常値に近付けるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【００８５】
次に、本発明の第１０の実施形態について説明する。
図１９は、本発明の第１０の実施形態に係る発振回路の構成を示す図である。図１９に示すように、この発振回路は、半導体集積回路１０８と、外付けのＳＡＷ振動子１１０と、伸長コイル１２０と、バリキャップ１３０とによって構成される。
【００８６】
半導体集積回路１０８は、直列接続されたインバータ１１〜１３と、抵抗１４〜１６と、コンデンサ１７〜１９と、ＰチャネルＭＯＳトランジスタ２５と、制御信号生成回路３５とを内蔵している。インバータ１１〜１３は、反転増幅回路を構成し、トランジスタ２５は、バリキャップ１３０のカソード端子をプルアップするプルアップ回路を構成する。
【００８７】
本実施形態においては、プルアップ回路のトランジスタ２５のソース／ドレインが、電源電位ＶＤＤと、バリキャップ１３０のカソード端子との間に接続されている。制御信号生成回路３５が、プルアップ回路のトランジスタ２５に供給するゲート電位ＶＰＵを制御信号として生成することにより、トランジスタ２５によって、バリキャップ１３０のカソード電位ＶＣが制御される。
【００８８】
図２０に、制御信号として用いられるゲート電位ＶＰＵ、及び、カソード電位ＶＣの変化を示す。時刻ｔ０において電源電位ＶＤＤが立ち上がることにより半導体集積回路が起動される際に、ゲート電位ＶＰＵはローレベルであり、トランジスタ２５がオン状態となって、カソード電位ＶＣがハイレベルにプルアップされると共に発振信号の交流振幅が制限される。その後、ゲート電位ＶＰＵは次第にハイレベルに上昇し、ハイレベルトランジスタ２５がオフ状態に移行するので、カソード電位ＶＣが次第に定常値に近付くと共に発振信号の交流振幅が次第に増加する。
【００８９】
即ち、本実施形態に係る発振回路においては、起動時にカソード電位ＶＣをプルアップするように制御し、起動後の所定の期間においてカソード電位ＶＣを定常値に近付けるように制御しており、発振周波数ｆが次第に高くなって基本発振周波数ｆ０に達することにより安定な定常状態に入る。従って、発振ループゲインＧが必要以上に大きくなって寄生発振が引き起こされるような事態は発生しない。
【産業上の利用可能性】
【００９０】
本発明は、ＳＡＷ振動子、水晶振動子、又は、セラミック振動子等の発振素子を用いた電圧制御型の発振回路や、そのような発振回路を実現するための半導体集積回路において利用することが可能である。
【図面の簡単な説明】
【００９１】
【図１】本発明の第１の実施形態に係る発振回路の構成を示す図。
【図２】本発明の第１の実施形態におけるゲート電位ＶＰＧの変化を示す図。
【図３】本発明の第１の実施形態における発振ループゲインＧと発振周波数ｆとの関係を示す図。
【図４】本発明の第２の実施形態に係る発振回路の構成を示す図。
【図５】本発明の第３の実施形態に係る発振回路の構成を示す図。
【図６】本発明の第３の実施形態におけるゲート電位ＶＮＧの変化を示す図。
【図７】本発明の第３の実施形態における発振ループゲインＧと発振回路の発振周波数ｆとの関係を示す図。
【図８】本発明の第４の実施形態に係る発振回路の構成を示す図。
【図９】本発明の第５の実施形態に係る発振回路の構成を示す図。
【図１０】本発明の第６の実施形態に係る発振回路の構成を示す図。
【図１１】本発明の第６の実施形態におけるオペアンプ出力電位ＶＯの変化を示す図。
【図１２】本発明の第６の実施形態における発振ループゲインＧと発振回路の発振周波数ｆとの関係を示す図。
【図１３】本発明の第７の実施形態に係る発振回路の構成を示す図。
【図１４】本発明の第７の実施形態におけるゲート電位ＶＰＤ及び発振信号Ｖ１１の変化を示す図。
【図１５】本発明の第８の実施形態に係る発振回路の構成を示す図。
【図１６】本発明の第８の実施形態におけるゲート電位ＶＰＵ及び発振信号Ｖ１１の変化を示す図。
【図１７】本発明の第９の実施形態に係る発振回路の構成を示す図。
【図１８】本発明の第９の実施形態におけるゲート電位ＶＰＤ及びアノード電位ＶＡの変化を示す図。
【図１９】本発明の第１０の実施形態に係る発振回路の構成を示す図。
【図２０】本発明の第１０の実施形態におけるゲート電位ＶＰＵ及びカソード電位ＶＣの変化を示す図。
【図２１】ＳＡＷ振動子を用いた従来の電圧制御型発振回路の構成を示す図。
【図２２】ＳＡＷ振動子の等価回路を示す図。
【符号の説明】
【００９２】
１１〜１３  インバータ、  １１ａ〜１３ａ  ＰチャネルＭＯＳトランジスタ、  １１ｂ〜１３ｂ  ＮチャネルＭＯＳトランジスタ、  １４〜１６  抵抗、  １７〜１９  コンデンサ、  ２１〜２５  ＰチャネルＭＯＳトランジスタ、  ３０〜３６  制御信号生成回路、  ４１〜４５  ＮチャネルＭＯＳトランジスタ、  １００  半導体集積回路、  １１０  ＳＡＷ振動子、  １２０  伸長コイル、  １３０  バリキャップ
【図１】
2005086664.tif 000003
【図２】
2005086664.tif 000004
【図３】
2005086664.tif 000005
【図４】
2005086664.tif 000006
【図５】
2005086664.tif 000007
【図６】
2005086664.tif 000008
【図７】
2005086664.tif 000009
【図８】
2005086664.tif 000010
【図９】
2005086664.tif 000011
【図１０】
2005086664.tif 000012
【図１１】
2005086664.tif 000013
【図１２】
2005086664.tif 000014
【図１３】
2005086664.tif 000015
【図１４】
2005086664.tif 000016
【図１５】
2005086664.tif 000017
【図１６】
2005086664.tif 000018
【図１７】
2005086664.tif 000019
【図１８】
2005086664.tif 000020
【図１９】
2005086664.tif 000021
【図２０】
2005086664.tif 000022
【図２１】
2005086664.tif 000023
【図２２】
2005086664.tif 000024