(57)【要約】【課題】電圧レギュレータの出力ドライバの制御電流がレギュレータ内で消費されることなく、低消費電流化が可能な電圧安定化回路を提供する。【解決手段】基準電圧発生回路１１と、ＭＯＳトランジスタで構成される差動増幅回路１２と、出力ドライバトランジスタＭ１０，Ｑ８と、抵抗Ｒ１，Ｒ２とを含む電圧レギュレータで構成された半導体装置において、出力ドライバトランジスタとして、出力端子に電流を出力するＮＰＮバイポーラトランジスタＱ８と、該ＮＰＮバイポーラトランジスタＱ８のベース電圧を制御するＰｃｈＭＯＳトランジスタＭ１０とで構成される。ＰｃｈＭＯＳトランジスタＭ１０のソースは入力電圧端子に、ドレインは前記ＮＰＮバイポーラトランジスタＱ８のベースに接続され、ＮＰＮバイポーラトランジスタＱ８のコレクタは入力電圧端子に、エミッタは出力電圧端子に、接続される。【選択図】        図３
2005025595.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧発生回路と、該基準電圧発生回路の出力を入力し、かつＭＯＳトランジスタで構成される差動増幅回路と、該差動増幅回路の出力により制御される出力ドライバトランジスタと、該出力ドライバトランジスタから電流が流れる抵抗とを含む電圧レギュレータで構成された半導体装置において、
前記出力ドライバトランジスタとして、出力端子に電流を出力するＮＰＮバイポーラトランジスタと、該ＮＰＮバイポーラトランジスタのベース電圧を制御するＰｃｈＭＯＳトランジスタとで構成されることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記ＰｃｈＭＯＳトランジスタのソースは入力電圧端子に、ドレインは前記ＮＰＮバイポーラトランジスタのベースに接続され、該ＮＰＮバイポーラトランジスタのコレクタは入力電圧端子に、エミッタは出力電圧端子に、接続されることを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、
前記出力ドライバトランジスタのうち、ＰｃｈＭＯＳトランジスタまでの構成をＩＣ化し、ＮＰＮバイポーラトランジスタと出力分圧抵抗の両方あるいはどちらか一方を外付けとした構成を有することを特徴とする半導体装置。
【請求項４】
請求項１または２記載の半導体装置において、
前記ＮＰＮバイポーラトランジスタのベース電圧を制御するＰｃｈＭＯＳトランジスタのドレインとグラウンド間に定電流回路を接続したことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧安定化回路で構成される半導体装置に関し、特に出力ドライバとしてＮＰＮバイポーラトランジスタとＰｃｈＭＯＳトランジスタとの組合せを含む電圧安定化回路で構成された半導体装置に関する。
【０００２】
【従来の技術】
電圧安定化回路である電圧レギュレータは、例えばバンドギャップリファレンスである基準電圧Ｖｒｅｆを生成する基準電圧発生回路部と、差動増幅回路および出力ドライバからなる電圧レギュレータ部とから構成される。これらの全てが１チップの半導体装置に集積化されている。
従来の電圧レギュレータにおける出力ドライバの部分は、出力ドライバとしてＰＮＰバイポーラトランジスタと、このベース電圧を制御するためのＮｃｈＭＯＳトランジスタとの組が一般に用いられている。しかし、ＰＮＰバイポーラトランジスタのベース電流が半導体装置内に引き込まれて、半導体内で無駄に消費されている。
【０００３】
従来の提案で、電圧レギュレータ回路の出力ドライバに、バイポーラとＣＭＯＳトランジスタを用いたものとしては、例えば、特許第３１９０９４３号（特開平３−１３２８１２号公報）（特許文献１参照）に記載の『バイポーラ／ＣＭＯＳレギュレータ回路』がある。これは、バンドギャップ回路部（基準電圧発生回路部）と、温度、電源電圧およびプロセスコーナの変動に関して十分に制御された電流を生じるためにＮｃｈＭＯＳトランジスタのゲートバイアス電圧として使用されるＣＭＯＳゲート制御電圧を提供する変換回路部とから構成される。変換回路部は、カレントミラー部分とカレントソース部分と出力部分とを含んでいる。
【０００４】
カレントミラー部分は、一対のＰｃｈＭＯＳトランジスタから形成され、一方のトランジスタの電流は、カレントソース部分のＮＰＮバイポーラトランジスタとエミッタ抵抗に流れ、他方のトランジスタの電流は、鏡のように同じ電流がダイオードおよびＮｃｈＭＯＳトランジスタに流れる。また、出力ドライバとしては、ＮＰＮバイポーラトランジスタが使用され、そのベースは前述のカレントミラー部分の他方のＰｃｈＭＯＳトランジスタとダイオードの間に接続される。
このように、上記提案は、出力ドライバとしてＮＰＮバイポーラトランジスタが使用されているが、低消費電流化が行われているか否かは疑問であり、電圧レギュレータの全体構成も特殊な形態である。
【０００５】
【特許文献１】
特開平３−１３２８１２号公報（特許第３１９０９４３号公報）
【０００６】
【発明が解決しようとする課題】
３端子レギュレータに代表されるバイポーラトランジスタを出力ドライバとする電圧レギュレータは、出力電流を大きくとることができ、定電圧を得ることができるため、普及されてきた。その場合、ドライバトランジスタには、入出力電圧差を小さくするために、ＰＮＰバイポーラトランジスタが用いられてきた。例えば、入力電圧が４Ｖ、出力電圧が３．３Ｖで、入出力電圧差が０．７ＶにおいてＰＮＰバイポーラトランジスタを出力ドライバとする電圧レギュレータは十分に動作する。
【０００７】
また、ドライバトランジスタがＰＮＰバイポーラトランジスタの場合、制御用入力信号は電流であり、制御電流はレギュレータのグランドに流れ込み、レギュレータ内で消費される。従って、出力電流の増大とともにＩＣ内部消費電流が大きくなるという問題点があった。
そこで、電圧駆動であるＭＯＳトランジスタで出力ドライバを構成したが、この場合には、駆動能力の低いＰｃｈＭＯＳトランジスタを使用せざるを得ず、目的とする出力電流が得られないこともわかってきた。
従って、この両者の特徴を合わせ持っレギュレータが所望されている。
【０００８】
（目的）
そこで、本発明の目的は、電圧レギュレータの出力ドライバの制御電流がレギュレータ内で消費されることなく、低消費電流化が可能な電圧安定化回路を含む半導体装置を提供することである。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、（１）基準電圧発生回路と、ＭＯＳトランジスタで構成される差動増幅回路と、出力ドライバトランジスタと、抵抗とを含む電圧レギュレータで構成された半導体装置において、前記出力ドライバトランジスタとして、出力端子に電流を出力するＮＰＮバイポーラトランジスタと、該ＮＰＮバイポーラトランジスタのベース電圧を制御するＰｃｈＭＯＳトランジスタとで構成されたことを特徴としている。
【００１０】
また、前記（１）において、ＰｃｈＭＯＳトランジスタのソースは入力電圧端子に、ドレインは前記ＮＰＮバイポーラトランジスタのベースに接続され、該ＮＰＮバイポーラトランジスタのコレクタは入力電圧端子に、エミッタは出力電圧端子に、接続されることを特徴としている。
また、前記（１）（２）において、出力ドライバトランジスタのうち、ＰｃｈＭＯＳトランジスタまでの構成をＩＣ化し、前記ＮＰＮバイポーラトランジスタと分圧抵抗１，２の両方または一方を外付けとした構成であることも特徴としている。
また、前記（１）（２）において、ＮＰＮバイポーラトランジスタのベース電圧を制御するＰｃｈＭＯＳトランジスタのドレインとグラウンド間に定電流回路を接続したことも特徴としている。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
図３は、本発明の実施の形態に係る電圧レギュレータのブロック構成図である。
図３において、Ｖ２は電源電圧、１１は基準電圧発生回路、１２は差動増幅回路、Ｍ１０は差動増幅回路１２の出力により制御されるＰｃｈＭＯＳトランジスタ、Ｑ８はＰｃｈＭＯＳトランジスタＭ１０により制御されるＮＰＮバイポーラトランジスタである。また、Ｒ１，Ｒ２は出力抵抗であって、抵抗Ｒ１，Ｒ２の中間点からの分圧が差動増幅回路１２の非反転入力端子にフィードバックされる。
【００１２】
このように、本実施形態では、ＮＰＮバイポーラトランジスタＱ８を出力ドライバとして使用しており、入力電圧からＶｂｅ電圧分（ベース・エミッタ間電圧分）だけ下がった電圧で出力するときには、この回路は正常に動作する。例えば、入力電圧と出力電圧との差（入出力電圧差）が１Ｖ位あれば正常に動作する。
また、ＮＰＮバイポーラトランジスタの制御電流（ベース電流）をＰｃｈＭＯＳトランジスタＭ１０で供給しているので、大出力電流を流してもベース電流とコレクタ電流の総和が出力電流となるため、大きな消費電流は発生しない。
なお、ここまでは、図３の全ての回路を含む構成をＩＣ化した事例として説明しているが、ＰｃｈＭＯＳトランジスタＭ１０までをＩＣ化して、ＮＰＮバイポーラトランジスタと抵抗Ｒ１，Ｒ２の両方あるいはどちらか一方を外付けとした製品にも適用可能である。
なお、図３の基本回路の応用例として、ＰｃｈＭＯＳトランジスタＭ１０のドレインとグラウンドの間に定電流回路を挿入した回路を構成することも可能である。これについての詳細説明は、図２で後述する。
【００１３】
図１は、図３の構成の詳細を記述した回路図である。
図１の１１は基準電圧発生回路であり、これは例えばＮｃｈＭＯＳトランジスタＭ８とＭ９から構成されている。また、差動増幅回路は、ＰｃｈＭＯＳトランジスタＭ１，Ｍ２と、ＮｃｈＭＯＳトランジスタＭ４，Ｍ５と、定電流回路Ｉ１から構成される。また、差動増幅回路の出力により制御される出力ドライバ用のＰｃｈＭＯＳトランジスタＭ１０と、ＰｃｈＭＯＳトランジスタＭ１０によりベース電圧が制御されるＮＰＮバイポーラトランジスタＱ８が設けられる。
【００１４】
ＮＰＮバイポーラトランジスタＱ８は、出力端子に接続された負荷に出力電流を供給するとともに、接地との間に接続されている抵抗ＲＨＲ１，ＲＨＲ２にも電流を供給する。抵抗ＲＨＲ１とＲＨＲ２との中点から差動増幅回路の非反転入力端子を介してＮｃｈＭＯＳトランジスタＭ５のゲートにフィードバック電圧を供給する。
図１に示すように、ＰｃｈＭＯＳトランジスタＭ１０のソースは入力電圧端子に、ドレインはＮＰＮバイポーラトランジスタＱ８のベースに、それぞれ接続され、該ＮＰＮバイポーラトランジスタＱ８のエミッタのエミッタ負荷に、コレクタは入力電圧端子に、それぞれ接続される。
【００１５】
図２は、図３の応用例を示す回路図である
差動増幅回路１２の出力に接続された定電流回路Ｉ１は、レギュレータの過過渡応答特性がよくなること、出力電流が小さい場合に安定した動作が得られること、などが利点となっている。
図２では、図１の回路構成のＰｃｈＭＯＳトランジスタＭ１０のドレインとグラウンドの間に定電流回路Ｉ２が接続されている。
この定電流回路Ｉ２を接続する目的を説明すると、負荷の抵抗器ＲＨＲ１，ＲＨＲ２の抵抗値が大きいときには負荷電流は小さくなり、それに伴ってＮＰＮバイポーラトランジスタＱ８のベース電流も小さくなる。電流を安定して供給するために、定電流回路Ｉ２をＰｃｈＭＯＳトランジスタＭ１０のドレインとグラウンド間に接続することで、ＰｃｈＭＯＳトランジスタＭ１０が安定して制御することができるようになる。
【００１６】
図４は、本発明における出力電流と消費電流の関係を示す特性図である。
横軸は出力電流、縦軸は消費電流である。
図４の特性Ｄに示すように、本発明の電圧レギュレータでは、出力ドライバとしてＮＰＮバイポーラトランジスタＱ８と、これを制御するＰｃｈＭＯＳトランジスタＭ１０を用いているため、出力電流が増加しても消費電流は全く増加しないことがわかる。すなわち、消費電流は常に５μＡの一定値を保つ。
【００１７】
【発明の効果】
以上説明したように、本発明によれば、電圧レギュレータにおいて、ＮＰＮバイポーラトランジスタを出力ドライバとして使用し、その制御電流をＰｃｈＭＯＳトランジスタで供給するため、ベース電流が出力電流となり、低消費電流化が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電圧レギュレータのブロック構成図である。
【図２】図１の応用例を示す回路図である。
【図３】図１，２のＩＣ化部分と外付けの部分を示す回路図である。
【図４】本発明における電圧レギュレータの出力電流・消費電流の関係を示す特性図である。
【符号の説明】
１１…基準電圧発生回路、１２…差動増幅回路、１３…負荷、
Ｉ１，Ｉ２…定電流回路、Ｖ２…電源電圧、
Ｍ１０…ＰｃｈＭＯＳトランジスタ、
Ｑ８…ＮＰＮバイポーラトランジスタ、Ｒ１，Ｒ２…出力抵抗器、
Ｍ１，Ｍ２，Ｍ４，Ｍ５…差動増幅回路を構成するＭＯＳトランジスタ、
ＲＨＲ１，ＲＨＲ２…出力抵抗器。
【図１】
2005025595.tif 000003
【図２】
2005025595.tif 000004
【図３】
2005025595.tif 000005
【図４】
2005025595.tif 000006