(57)【要約】【課題】低いスレッショルド電圧および高い絶縁破壊電圧のトランジスタを具備する半導体装置を提供する。【解決手段】この装置は半導体基板の所定領域に各々配置される第１、第２および第３ゲート電極と、前記第１、第２および第３ゲート電極と前記半導体基板との間に各々介在された第１、第２および第３ゲート絶縁膜と、前記第１、第２および第３ゲート電極の両側の半導体基板内に各々配置される第１、第２および第３接合領域とを具備する。この際、前記第１ゲート絶縁膜は前記第２および第３ゲート絶縁膜より厚く、前記第１接合領域は第３接合領域と同一の構造である。【選択図】図１ 
2005252263.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１、第２および第３領域上に各々配置される第１ゲート電極、第２ゲート電極および第３ゲート電極と、  
前記第１、第２および第３ゲート電極と前記半導体基板との間に各々介在された第１ゲート絶縁膜、第２ゲート絶縁膜および第３ゲート絶縁膜と、
前記第１ゲート電極の両側の第１領域に配置される第１接合領域、前記第２ゲート電極の両側の第２領域に配置される第２接合領域、および前記第３ゲート電極の両側の第３領域に配置される第３接合領域とを具備し、
前記第１ゲート絶縁膜は前記第２および第３ゲート絶縁膜より厚く、
前記第１接合領域は第３接合領域と同一の構造であることを特徴とする半導体装置。
【請求項２】
前記第２ゲート絶縁膜と前記第３ゲート絶縁膜は同一の厚さであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１接合領域は第１低濃度領域と第１高濃度領域とを具備し、
前記第３接合領域は第３低濃度領域と第３高濃度領域とを具備し、
前記第１低濃度領域は前記第１高濃度領域より深く形成され、
前記第３低濃度領域は前記第３高濃度領域より深く形成されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記第１低濃度領域は深さ、不純物濃度、および含まれた不純物の種類で前記第３低濃度領域と同一であり、
前記第１高濃度領域は深さ、不純物濃度および含まれた不純物の種類で前記第３高濃度領域と同一であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１低濃度領域は前記第１高濃度領域の下部面および側面を覆い、
前記第３低濃度領域は前記第３高濃度領域の下部面および側面を覆うことを特徴とする請求項３に記載の半導体装置。
【請求項６】
前記第１低濃度領域は前記第１高濃度領域の側面を覆い、
前記第３低濃度領域は前記第３高濃度領域の側面を覆うことを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記第１接合領域は前記第１高濃度領域の下部面を覆う第１下部不純物領域をさらに具備し、
前記第３接合領域は前記第３高濃度領域の下部面を覆う第３下部不純物領域をさらに具備することを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１低濃度領域と前記第１ゲート電極との間に介在される第１絶縁パターンと、
前記第３低濃度領域と前記第３ゲート電極との間に介在される第３絶縁パターンとをさらに具備し、
前記第１および第３絶縁パターンは各々前記第１ゲート絶縁膜および前記第３ゲート絶縁膜より厚いことを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記第２接合領域は前記第２低濃度領域と第２高濃度領域とを具備し、
前記第２低濃度領域は前記第２高濃度領域より浅く形成されることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記第２低濃度領域は前記第２高濃度領域の上部の側面を覆うことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第２接合領域は前記第２低濃度領域の下に配置され、前記第２高濃度領域の下部の側面を覆うハロ領域をさらに具備することを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第１ゲート電極の両方の側面に配置される第１ゲートスペーサと、  
前記第２ゲート電極の両方の側面に配置される第２ゲートスペーサと、
前記第３ゲート電極の両方の側面に配置される第３ゲートスペーサと、をさらに具備することを特徴とする請求項１に記載の半導体装置。
【請求項１３】
前記第２ゲートスペーサは外方に延長された水平突出部を有する‘Ｌ’字形のスペーサであることを特徴とする請求項１２に記載の半導体装置。
【請求項１４】
前記第１、第２および第３ゲート絶縁膜はシリコン酸化膜、シリコン酸化窒化膜、シリコン窒化膜、アルミニウム酸化膜、ジルコニウム酸化膜およびハフニウム酸化膜のうちで選択された少なくとも一つで形成することを特徴とする請求項１に記載の半導体装置。
【請求項１５】
前記第１、第２および第３ゲート電極は同一の厚さを有する同一の種類の物質で形成されることを特徴とする請求項１に記載の半導体装置。
【請求項１６】
前記第１、第２、および第３ゲート電極は多結晶シリコン、タンタル、タンタル窒化膜、ジルコニウム、ハフニウム、白金、ルテニウム、ルテニウム酸化膜、イリジウム、タングステン、ポリサイド、タングステンシリサイドおよびコバルトシリサイドを含むグループのうちで選択された少なくとも一つの物質で形成されることを特徴とする請求項１に記載の半導体装置。
【請求項１７】
半導体基板の第１、第２および第３領域上に各々配置される第１ゲート電極、第２ゲート電極および第３ゲート電極と、
前記第１ゲート電極と前記半導体基板との間に介在された第１ゲート絶縁膜と、
前記第２ゲート電極と前記半導体基板との間に介在された第１ゲート絶縁膜より薄い第２ゲート絶縁膜と、  
前記第３ゲート電極と前記半導体基板との間に介在された第２絶縁膜と同一の厚さの第３ゲート絶縁膜と、
前記第１ゲート電極の両側の前記第１領域に形成される第１高濃度領域および前記第１高濃度領域を囲む第１低濃度領域と、
前記第２ゲート電極の両側の前記第２領域に形成される第２高濃度領域および前記第２高濃度領域の上部の側面を覆う第２低濃度領域と、
前記第３ゲート電極の両側の前記第３領域に形成される第３高濃度領域および前記第３高濃度領域を囲む第３低濃度領域とを具備し、
前記第１低濃度領域および前記第１高濃度領域は深さ、不純物濃度および含まれた不純物の種類において、各々前記第３低濃度領域および前記第３高濃度領域と同一であることを特徴とする半導体装置。
【請求項１８】
前記第２低濃度領域の下に配置され、前記第２高濃度領域の下部の側面を覆うハロ領域をさらに含むことを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
半導体基板の第１、第２および第３領域上に各々配置される第１ゲート電極、第２ゲート電極および第３ゲート電極と、
前記第１ゲート電極と前記半導体基板との間に介在された第１ゲート絶縁膜と、
前記第２ゲート電極と前記半導体基板との間に介在された前記第１ゲート絶縁膜より薄い第２ゲート絶縁膜と、
前記第３ゲート電極と前記半導体基板との間に介在された前記第２ゲート絶縁膜と同一の厚さの第３ゲート絶縁膜と、
前記第１ゲート電極の両側の前記第１領域に形成される第１高濃度領域および前記第１高濃度領域の側面および下部面を各々覆う第１低濃度領域および第１下部不純物領域と、
前記第２ゲート電極の両側の前記第２領域に形成される第２高濃度領域および前記第２高濃度領域の上部の側面を覆う第２低濃度領域と、
前記第３ゲート電極の両側の前記第３領域に形成される第３高濃度領域および前記第３高濃度領域の側面および下部面を各々覆う第３低濃度領域および第３下部不純物領域とを具備し、
前記第１低濃度領域、第１高濃度領域および第１下部不純物領域は深さ、不純物濃度および含まれた不純物の種類で各々前記第３低濃度領域、第３高濃度領域および第３下部不純物領域と同一であることを特徴とする半導体装置。
【請求項２０】
前記第２低濃度領域の下に配置され、前記第２高濃度領域の下部の側面を覆うハロ領域をさらに含むことを特徴とする請求項１９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に係り、特に低いスレッショルド電圧および高い絶縁破壊電圧を有するトランジスタを具備する半導体装置に関する。
【背景技術】
【０００２】
コンピュータ、通信装置および生活家電製品などのような多様な電子装置は各々の固有の機能を発揮するために、その内部にトランジスタ、抵抗、キャパシタおよびインダクタのような電子素子で構成される集積回路を具備する。多様で高級の機能がこれら電子装置で要求されることによって、前記集積回路に使われる電子素子はさらに多くなり、さらに複雑になる趨勢である。
【０００３】
しかし、半導体製造での一括工程的特性によって、前記半導体装置で使用される各電子素子の種類は制限される。すなわち、必要によって形成された部品を個別的に組み立てる(ａｓｓｅｍｂｌｅ)方式(例えば、自動車生産)と異なり、半導体装置に使用される電子素子は一連の工程段階を通じて一括的に製造(ｆａｂｒｉｃａｔｅ)されるので、多様な種類の電子素子を形成するためには製造工程段階の数が増加しなければならない。しかし、このような増加は製造費用の増加および不良率の増加を誘発するので、半導体装置に使用される電子素子の種類は制限される必要がある。
【０００４】
前記トランジスタは前記電子装置のサイズ、速度、使用時間、消耗電力などのような特性に決定的な影響を与える核心的な部品である。例えば、液晶表示装置駆動チップ(ＬＣＲ ｄｒｉｖｅｒ ＩＣ、ＬＤＩ)のような通常の高級半導体装置は一般的に高い絶縁破壊電圧(Ｈｉｇｈ ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ)を有することを特徴とする高電圧トランジスタ(ｈｉｇｈ ｖｏｌｔａｇｅ ｔｒａｎｓｉｓｔｏｒ、ＨＶ ｔｒａｎｓｉｓｔｏｒ)と低いスレッショルド電圧(ｌｏｗ ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ)とを有することを特徴とする低電圧トランジスタ(ｌｏｗ ｖｏｌｔａｇｅ ｔｒａｎｓｉｓｔｏｒ、ＬＶ ｔｒａｎｓｉｓｔｏｒ)とを具備する。
【０００５】
しかし、前記高電圧トランジスタはソース／ドレインの間の抵抗がターンオン状態でも高いので、トランジスタの性能(ｐｅｒｆｏｒｍａｎｃｅ)で前記低電圧トランジスタより脆弱である。また、前記高電圧トランジスタは厚いゲート絶縁膜によるスレッショルド電圧の広いばらつきのため、マッチング特性(ｍａｔｃｈｉｎｇ ｐｒｏｐｅｒｔｙ) または混合信号特性(ｍｉｘｅｄ ｓｉｇｎａｌ ｐｒｏｐｅｒｔｙ) などで技術的難しさを有する。前記低電圧トランジスタは優れた性能(ｐｅｒｆｏｒｍａｎｃｅ)およびスレッショルド電圧の狭いばらつきを有するが、絶縁破壊電圧が低くて高い電圧が印加される回路には使われることができない。これによって、スレッショルド電圧の狭いばらつきを有し、かつ高電圧が印加される回路で使われることができる新しいトランジスタが優れており、多様な機能を有する電子装置のために必要である。しかし、このような新しいトランジスタは上述の製造費用および不良率の増加を誘発しないように、前記低電圧および高電圧トランジスタと工程両立性を有する構造である必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は狭いスレッショルド電圧のばらつきが有し、高電圧が印加される回路でも使われることができるトランジスタを提供することにある。
【０００７】
本発明の他の課題は高い絶縁破壊電圧およびスレッショルド電圧の低いばらつきを有し、低電圧および高電圧トランジスタと工程両立性ある構造を有する新しいトランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
上述の課題を達成するために、本発明は高電圧トランジスタおよび低電圧トランジスタに加えて、ゲート絶縁膜は高電圧トランジスタより薄くて、接合領域の構造はこれと類似のトランジスタを具備する半導体装置を提供する。この装置は、半導体基板の所定領域に各々配置される第１ゲート電極、第２ゲート電極および第３ゲート電極、前記第１、第２および第３ゲート電極と前記半導体基板の間に各々介在された第１ゲート絶縁膜、第２ゲート絶縁膜および第３ゲート絶縁膜、前記第１、第２および第３ゲート電極の両側の半導体基板内に各々配置される第１、第２および第３接合領域を具備する。この際、前記第１ゲート絶縁膜は前記第２および第３ゲート絶縁膜より厚くて、前記第１接合領域は第３接合領域と同一の構造である。
【０００９】
望ましくは、前記第２ゲート絶縁膜と前記第３ゲート絶縁膜は同一の厚さを有する。また、前記第１接合領域は第１低濃度領域と第１高濃度領域とを具備し、前記第３接合領域は第３低濃度領域と第３高濃度領域とを具備し、前記第１および第３低濃度領域は各々前記第１および第３高濃度領域より深く形成される。また、前記第１低濃度領域および前記第１高濃度領域は深さ、不純物濃度および含まれた不純物の種類で各々前記第３低濃度領域および前記第３高濃度領域と同一であることが望ましい。
【００１０】
本発明の一実施形態によると、前記第１低濃度領域は前記第１高濃度領域の下部面および側面を覆い、前記第３低濃度領域は前記第３高濃度領域の下部面および側面を覆う。
【００１１】
本発明のまた他の実施形態によると、前記第１低濃度領域は前記第１高濃度領域の側面を覆い、前記第３低濃度領域は前記第３高濃度領域の側面を覆う。これに加えて、前記第１接合領域は前記第１高濃度領域の下部面を覆う第１下部不純物領域をさらに具備し、前記第３接合領域は前記第３高濃度領域の下部面を覆う第３下部不純物領域をさらに具備することができる。また、前記第１低濃度領域と前記第１ゲート電極との間には第１絶縁パターンが介在され、前記第３低濃度領域と前記第３ゲート電極との間には第３絶縁パターンがさらに介在される。この際、前記第１および第３絶縁パターンは各々前記第１ゲート絶縁膜および前記第３ゲート絶縁膜より厚いことが望ましい。
【００１２】
前記第２接合領域は第２低濃度領域と第２高濃度領域とを具備することができる。この際、前記第２低濃度領域は前記第２高濃度領域より浅く形成される。例えば、前記第２低濃度領域は前記第２高濃度領域の上部の側面を覆う。これに加えて、前記第２接合領域は前記第２低濃度領域の下に配置されて、前記第２高濃度領域の下部の側面を覆うハロ領域をさらに具備することができる。
【００１３】
また、前記第１、第２および第３ゲート電極の両方の側壁には各々第１、第２および第３ゲートスペーサがさらに配置されることができる。本発明の一実施形態によると、前記第２ゲートスペーサは外に延長された水平突出部を有する‘Ｌ’字形スペーサであり得る。
【００１４】
前記第１、第２および第３ゲート絶縁膜はシリコン酸化膜、シリコン酸化窒化膜、シリコン窒化膜、アルミニウム酸化膜、ジルコニウム酸化膜およびハフニウム酸化膜のうちで選択された少なくとも一つで形成することが望ましい。また、前記第１、第２および第３ゲート電極は同一の厚さを有する同一の種類の物質で形成されることが望ましい。例えば、前記第１、第２および第３ゲート電極は多結晶シリコン、タンタル、タンタル窒化膜、ジルコニウム、ハフニウム、白金、ルテニウム、ルテニウム酸化膜、イリジウム、タングステン、ポリサイド、タングステンシリサイド、およびコバルトシリサイドを含むグループのうちで選択された少なくとも一つの物質で形成されることができる。
【発明の効果】
【００１５】
本発明によると、厚いゲート絶縁膜およびＤＤＤ構造の接合領域を有する高電圧トランジスタと、薄いゲート絶縁膜およびＬＤＤ構造の接合領域を有する低電圧トランジスタと、薄いゲート絶縁膜およびＤＤＤ構造の接合領域を有する新しいトランジスタとを同時に具備する半導体装置が提供される。このような新しいトランジスタは高電圧でも絶縁破壊されない接合領域を有し、同時に低いスレッショルド電圧および狭いスレッショルド電圧のばらつきを有する。これによって、この新しいトランジスタはソース／ドレインに高電圧が印加される回路でも使用されることができ、同時に優れた性能(ｐｅｒｆｏｒｍａｎｃｅ)を発揮することができる。また、この新しいトランジスタは低電圧トランジスタおよび高電圧トランジスタと完全に異なる構造を有するのではないので、過度な工程段階数の増加なしに、すなわち工程両立性を有して製造されることができる。その結果、優れた性能を有する半導体装置を製造費用の増加なしに生産することができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付の図を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態で具体化されることもできる。むしろ、ここで紹介される実施形態は開示された内容が徹底して完全になれるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図において、層および領域の厚さは明確性のために誇張されたものである。また層が他の層、または基板上にあると言及される場合に、それは他の層、または基板上に直接形成されることができるもの、またはそれらの間に第３の層が介在されることもできるものである。
【００１７】
図１乃至図７は本発明による半導体装置の様々な実施形態を説明するための工程断面図である。
【００１８】
図１を参照すると、半導体基板１０の所定領域には第１領域ａ、第２領域ｂおよび第３領域ｃを画定する素子分離膜１１０が形成される。前記第１、第２および第３領域ａ、ｂ、ｃには各々第１トランジスタ、第２トランジスタおよび第３トランジスタが配置される。
【００１９】
前記第１トランジスタは前記第１領域ａに形成される第１ゲート電極２５、第１ゲート絶縁膜２０および第１接合領域３０を含む。前記第１ゲート電極２５は前記半導体基板の第１領域ａの上部に配置され、前記第１ゲート絶縁膜２０は前記第１ゲート電極２５と前記半導体基板１００との間に介在され、前記第１接合領域３０は前記第１ゲート電極２５の両側の半導体基板１００内に形成される。類似に、前記第２トランジスタは前記第２領域ｂに形成される第２ゲート電極４５、第２ゲート絶縁膜４０および第２接合領域５０を含む。前記第２ゲート電極４５は前記半導体基板の第２領域ｂの上部に配置され、前記第２ゲート絶縁膜４０は前記第２ゲート電極４５と前記半導体基板１００との間に介在され、前記第２接合領域５０は前記第２ゲート電極４５の両側の半導体基板１００内に形成される。また、前記第３トランジスタは前記第３領域ｃに形成される第３ゲート電極６５、第３ゲート絶縁膜６０および第３接合領域７０を含む。前記第３ゲート電極６５は前記半導体基板の第３領域ｃの上部に配置され、前記第３ゲート絶縁膜６０は前記第３ゲート電極６５と前記半導体基板１００との間に介在され、前記第３接合領域７０は前記第３ゲート電極６５の両側の半導体基板１００内に形成される。
【００２０】
前記第１ゲート絶縁膜２０は前記第２および第３ゲート絶縁膜４０、６０より厚い。例えば、前記第１ゲート絶縁膜２０は１００乃至２０００Åの厚さであり、前記第２および第３ゲート絶縁膜４０、６０は１０乃至２００Åの厚さである。この際、前記第２ゲート絶縁膜４０は前記第３ゲート絶縁膜６０と同一の厚さ、および同一の種類の物質からなることが望ましい。これによって、前記第２および第３トランジスタは前記第１トランジスタよりさらに低いスレッショルド電圧およびさらに狭いスレッショルド電圧ばらつきを有する。一方、前記第１、第２、および第３ゲート絶縁膜２０、４０、６０はシリコン酸化膜で形成されることが望ましく、シリコン酸化膜、シリコン酸化窒化膜、シリコン窒化膜、アルミニウム酸化膜、ジルコニウム酸化膜、ハフニウム酸化膜および他の高誘電膜のうちで選択された少なくとも一つで形成されることもできる。
【００２１】
前記第１、第２および第３ゲート電極２５、４５、６５は同一の工程段階を使用して同時に形成された導電パターンでありうる。この場合、前記第１、第２、および第３ゲート電極２５、４５、６５は同一の厚さを有し、同一の種類の物質からなることができ、望ましくは多結晶シリコン、タンタル、タンタル窒化膜、ジルコニウム、ハフニウム、白金、ルテニウム、ルテニウム酸化膜、イリジウム、タングステン、ポリサイド、タングステンシリサイド、およびコバルトシリサイドを含むグループのうちで選択された少なくとも一つの物質からなることができる。
【００２２】
前記第１接合領域３０は第１低濃度領域３４と第１高濃度領域３２とを含み、前記第３接合領域７０は第３低濃度領域７４と第３高濃度領域７２とを含む。前記第１接合領域３０は前記第３接合領域７０と同一の構造を有する。すなわち、前記第１低濃度領域３４および第１高濃度領域３２は深さ、不純物濃度および含まれた不純物の種類において各々前記第３低濃度領域７４および前記第３高濃度領域７２と同一である。(ここで、または以下で、深さおよび濃度のような定量的な大きさと係わって‘同一である’という表現は二つの比較される量がおおよそ１０％以内の誤差範囲内で同一であることを意味する。また、‘同一である’と表現される構成要素は同一の工程段階を利用して共に形成されることができることを意味する。)前記第１および第３低濃度領域３４、７４、および前記第１および第３高濃度領域３２、７２は前記半導体基板１００と異なる導電型の不純物を含む。また、文字のどおり、前記第１および第３高濃度領域３２、７２は前記第１および第３低濃度領域３４、７４より不純物濃度が高い。
【００２３】
また、前記第１および第３低濃度領域３４、７４は各々前記第１および第３高濃度領域３２、７２より深く形成されるという点において、前記第２接合領域５０と差を有する。本発明のどんな実施形態によると、前記第１および第３低濃度領域３４、７４は各々前記第１および第３高濃度領域３２、７２の下部面および側面を覆う二重拡散ドレイン構造(ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ｄｒａｉｎ ｓｔｒｕｃｔｕｒｅ，ＤＤＤｓｔｒｕｃｔｕｒｅ)を形成する(図１乃至図５参照)。これによって、前記第１および第３トランジスタは高い絶縁破壊電圧を有することができる。
【００２４】
上述の実施形態は図２乃至図７に示したように、様々に変形されることができる。以下では図２乃至図７を参照して、このような変形された実施形態に対してより詳細に説明する。しかし、重複を避けるため、図１を通じて説明された実施形態と同一の内容は下の説明で省略する。
【００２５】
前記第２接合領域５０は第２高濃度領域５２と前記第２高濃度領域５２の上部の側面を覆う第２低濃度領域５４を含むことによって、通常に低濃度ドレイン(ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ、ＬＤＤ)と呼ばれる接合構造(ｊｕｎｃｔｉｏｎ ｓｔｒｕｃｔｕｒｅ)を形成することができる(図２乃至図７参照)。この場合、前記第２低濃度領域５４は前記第２高濃度領域５２より浅い深さで形成される。こんな点で、前記第２接合領域５０は低濃度領域３４、７４が高濃度領域３２、７２より深く形成される前記第１および第３接合領域３０、７０と差を有する。
【００２６】
一方、本発明のまた他の実施形態によると、前記第２接合領域５０は前記第２低濃度領域５４の下に配置されるハロ領域５６をさらに含むこともできる(図４乃至図７参照)。結果的に、前記ハロ領域５６は前記第２高濃度領域５２の下部の側面を覆う。これによって、前記第２高濃度領域５２の間の半導体基板で空乏層が過度に拡散することによって発生する前記第２トランジスタのパンチスルー(ｐｕｎｃｈ−ｔｈｒｏｕｇｈ)を最小化することができる。このために、前記ハロ領域５６は前記半導体基板１００のような導電型の不純物を含む。また、前記第２低濃度領域５４および前記第２高濃度領域５２は前記半導体基板１００と異なる導電型の不純物を含み、文字のどおり、前記第２高濃度領域５２は前記第２低濃度領域５４より不純物濃度が高い。
【００２７】
前記第１、第２および第３ゲート電極２５、４５、６５の両方の側壁には通常のスペーサ形態のゲートスペーサ１２０が配置されることができる(図２、４および６参照)。本発明の他の実施形態によると、前記第１および第３ゲート電極２５、６５の両方の側壁には通常のスペーサ形態のゲートスペーサ１２０が配置され、前記第２ゲート電極４５の両方の側壁には‘Ｌ’字形のゲートスペーサ１２５が配置されることができる(図３、５および７参照)。前記‘Ｌ’字形のゲートスペーサ１２５は前記第２ゲート電極４５の下部の側壁から外方へ延長された水平突出部を具備する。これに加えて、前記第１、第２および第３ゲート電極２５、４５、６５は各々第１、第２および第３下部ゲート電極２２、４２、６２および第１、第２および第３上部ゲート電極２４、４４、６４が順次に積層された構造でありうる。この際、前記第１、第２および第３下部ゲート電極２２、４２、６２は多結晶シリコンで形成されることができ、前記第１上部ゲート電極２４、４４、６４は前記第１下部ゲート電極２２、４２、６２より高い伝導度を有する物質で形成される。また、前記第１、第２および第３ゲート電極２０、４０、６０はトランジスタの導電型に応じて他の物質が使用されることもできる。
【００２８】
一方、前記第１および第３接合領域３０、７０で、前記第１および第３低濃度領域３４、７４は各々前記第１および第３高濃度領域３２、７２の側面を覆う構造を有することもできる(図６および図７参照)。このような構造は、前記第１および第３低濃度領域３４、７４が各々前記第１および第３高濃度領域３２、７２の下部面および側面の全部を覆う図１乃至図５を通じて説明された実施形態と差を有する。このような実施形態で、前記第１および第３低濃度領域３４、７４は前記ゲート電極２５、４５、６５の下の半導体基板１００、すなわちチャンネル領域に隣接に配置される。すなわち、前記第１および第３低濃度領域３４、７４は各々前記第１および第３高濃度領域３２、７２と前記チャンネル領域との間に配置される。
【００２９】
これに加えて、前記第１および第３高濃度領域３２、７２の下には各々第１下部不純物領域３７および第３下部不純物領域７７が配置されることもできる。結果的に、前記第１高濃度領域３２と前記半導体基板１００との間には第１低濃度領域３４および前記第１下部不純物領域３７が介在され、前記第３高濃度領域７２と前記半導体基板１００との間には第３低濃度領域７４および前記第３下部不純物領域７７が介在される。この際、前記第１および第３下部不純物領域３７、７７は前記第１および第３高濃度領域３２、７２より低い不純物濃度を有し、前記第１下部不純物領域３７は深さ、不純物濃度および含まれた不純物の種類において、前記第３下部不純物領域７７と同一である。これによって、前記第１および第３接合領域３０、７０は変形されたＤＤＤ構造を形成する。
【００３０】
また、図６および図７に示した実施形態によると、前記第１および第３低濃度領域３４、７４の上部には各々第１絶縁パターン２１および第３絶縁パターン６１が配置される。前記第１および第３絶縁パターン２１、６１は各々前記第１および第３ゲート絶縁膜２０、６０より厚い厚さで形成される。また、図示しないまた他の実施形態によると、前記第１および第３絶縁パターン２１、６１は前記素子分離膜１１０と同一の物質および同一の厚さで形成されることもできる。前記第１および第３絶縁パターン２１、６１によって、前記第１ゲート電極２５と前記第１接合領域３０、そして前記第３ゲート電極６５と前記第３接合領域７０との間に印加される電圧を十分にあげることができる。
【図面の簡単な説明】
【００３１】
【図１】本発明による半導体装置の様々な実施形態を説明するための工程断面図である。
【図２】本発明による半導体装置の様々な実施形態を説明するための工程断面図である。
【図３】本発明による半導体装置の様々な実施形態を説明するための工程断面図である。
【図４】本発明による半導体装置の様々な実施形態を説明するための工程断面図である。
【図５】本発明による半導体装置の様々な実施形態を説明するための工程断面図である。
【図６】本発明による半導体装置の様々な実施形態を説明するための工程断面図である。
【図７】本発明による半導体装置の様々な実施形態を説明するための工程断面図である。
【図１】
2005252263.tif 000003
【図２】
2005252263.tif 000004
【図３】
2005252263.tif 000005
【図４】
2005252263.tif 000006
【図５】
2005252263.tif 000007
【図６】
2005252263.tif 000008
【図７】
2005252263.tif 000009