(57)【要約】【課題】表示品質の高いフラットパネルディスプレイを実現する。【解決手段】表示素子１を、同一基体上に形成した表示領域２と駆動回路領域３とで構成する。表示領域２には、最小表示単位としてのドットをマトリクス状に配列する。駆動回路領域３は、各ドットに対応する能動素子を駆動する。駆動回路領域３には、各ドットに対応して設けられ、それぞれドットに対応する駆動データをアナログ値に変換して能動素子を駆動する一群のデジタル／アナログ変換回路と、対応する色別に、デジタル／アナログ変換回路に階調基準電圧を与える配線パターンとを設ける。【選択図】図１
2005148679.tif 000002
【特許請求の範囲】
【請求項１】
最小表示単位としてのドットがマトリクス状に配列された表示領域と、各ドットに対応する能動素子を駆動する駆動回路領域とを同一基体上に形成した表示素子であって、
前記駆動回路領域は、
各ドットに対応する駆動データをそれぞれアナログ値に変換する一群のデジタル／アナログ変換回路と、
対応する色別に、前記一群のデジタル／アナログ変換回路へ階調基準電圧を与える配線パターンと
を有することを特徴とする表示素子。
【請求項２】
最小表示単位としてのドットがマトリクス状に配列された表示素子を駆動する駆動回路を内蔵する半導体集積回路であって、
前記駆動回路は、
各ドットに対応する駆動データをそれぞれアナログ値に変換する一群のデジタル／アナログ変換回路と、
対応する色別に、前記一群のデジタル／アナログ変換回路へ階調基準電圧を与える配線パターンと
を有することを特徴とする半導体集積回路。
【請求項３】
請求項１に記載の表示素子であって、
前記階調基準電圧は、デジタル／アナログ変換回路の最大出力電圧値である
ことを特徴とする表示素子。
【請求項４】
請求項２に記載の半導体集積回路であって、
前記階調基準電圧は、デジタル／アナログ変換回路の最大出力電圧値である
ことを特徴とする半導体集積回路。
【請求項５】
請求項１に記載の表示素子であって、
前記階調基準電圧は、デジタル／アナログ変換回路の１つ又は複数の中間電圧値である
ことを特徴とする表示素子。
【請求項６】
請求項２に記載の半導体集積回路であって、
前記階調基準電圧は、デジタル／アナログ変換回路の１つ又は複数の中間電圧値である
ことを特徴とする半導体集積回路。
【請求項７】
請求項１に記載の表示素子であって、
前記配線パターンは全てのデジタル／アナログ変換回路に並列接続され、前記階調基準電圧は駆動データに同期して時分割で与えられる
ことを特徴とする表示素子。
【請求項８】
請求項２に記載の半導体集積回路であって、
前記配線パターンは全てのデジタル／アナログ変換回路に並列接続され、前記階調基準電圧は駆動データに同期して時分割で与えられる
ことを特徴とする半導体集積回路。
【請求項９】
請求項１に記載の表示素子は、
前記階調基準電圧をデジタルデータから発生する階調基準電圧発生用のデジタル／アナログ変換回路
を有することを特徴とする表示素子。
【請求項１０】
請求項２に記載の半導体集積回路は、
前記階調基準電圧をデジタルデータから発生する階調基準電圧発生用のデジタル／アナログ変換回路
を有することを特徴とする半導体集積回路。
【請求項１１】
請求項９に記載の表示素子は、
シリアルデータとして入力のあった前記デジタルデータを、パラレルデータとして前記デジタル／アナログ変換回路に与えるシリアル／パラレル変換回路
を有することを特徴とする表示素子。
【請求項１２】
請求項１０に記載の半導体集積回路は、
シリアルデータとして入力のあった前記デジタルデータを、パラレルデータとして前記デジタル／アナログ変換回路に与えるシリアル／パラレル変換回路
を有することを特徴とする半導体集積回路。
【請求項１３】
請求項１に記載の表示素子を有する
ことを特徴とする表示装置。
【請求項１４】
最小表示単位としてのドットがマトリクス状に配列された表示素子と、
請求項２に記載の半導体集積回路と
を有することを特徴とする表示装置。
【請求項１５】
請求項１に記載の表示素子と、
前記表示素子に階調基準電圧値を与える信号処理部と
を有することを特徴とする電子機器。
【請求項１６】
請求項２に記載の半導体集積回路と、
前記半導体集積回路に階調基準電圧値を与える信号処理部と
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、最小表示単位としてのドットをマトリクス状に配列した表示領域を有する表示素子に関する。また本発明は、表示素子を駆動する駆動回路を内蔵する半導体集積回路に関する。また本発明は、表示素子とその駆動回路を同一筐体内に搭載した表示装置に関する。また本発明は、表示素子又はその駆動回路を搭載した電子機器に関する。
【背景技術】
【０００２】
マトリクス状に配置したドットによって画像を表現する表示装置にフラットパネルディスプレイがある。フラットパネルディスプレイは、筐体が板状で画面が平面になっているディスプレイ機器である。フラットパネルディスプレイは、ＣＲＴ（Cathode Ray Tube）方式のディスプレイ機器に比して体積が小さく済む。このため、昨今急速に普及しつつある。
【０００３】
フラットパネルディスプレイには、自発光型と非自発光型の２種類がある。自発光型には、例えばＥＬ（Electro Luminescence）ディスプレイ、ＬＥＤ（Light Emitting Diode）ディスプレイ、ＰＤＰ（Plasma Display Panel）ディスプレイ、ＦＥＤ（Field Emission Display）ディスプレイがある。非自発光型には、例えば液晶ディスプレイがある。
【０００４】
いずれの場合も、各ドットの点灯／消灯を能動素子の駆動により実現する。なお、能動素子に対する駆動信号はデータ線を通じて与えられる。データ線上には、複数の能動素子が配列されており、走査線を通じて選択された能動素子にのみ駆動信号が供給される。
【０００５】
１つのデータ線には、１つの駆動回路が設けられている。１つの駆動回路は、例えばサンプル／ホールド回路、デジタル／アナログ変換回路で構成される。通常、この種の駆動回路は、ディスプレイパネルの周辺回路として形成される。
【特許文献１】特開２００３−１０８０３３号公報
【特許文献２】特開２００３−２２８３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ディスプレイの表示特性は、経年変化や温度変化等の影響を受ける。かかる影響の低減は、表示品質を維持するために必要である。この調整項目の１つに、Ｄ／Ａ変換回路の階調基準電圧がある。従来、階調基準電圧の調整は、駆動回路を構成する全てのＤ／Ａ変換回路に対して一様に行われる。
【０００７】
しかし、素子特性の変動が表示性能に与える影響は必ずしも一様ではない。例えば、物理的には同じ輝度変化であっても、肉眼に知覚される変化は一様ではない。また、自発光素子の場合は、素子特性の影響が発光特性自体に影響する。
【課題を解決するための手段】
【０００８】
本発明は、以上の技術的課題を考慮してなされたもので、前述した問題の１つを解決することを目的とする。
【０００９】
（１）発明１
かかる目的を実現するため、本発明の一つでは、Ｄ／Ａ変換回路の階調基準電圧を色別に調整できる回路構成を提案する。この発明は、かかる回路構成を採用する駆動回路を表示素子と一体に形成する場合にも、半導体集積回路内に内蔵する場合にも適用できる。
【００１０】
図１に、表示素子上に駆動回路を一体に形成する表示装置の構成例を示す。すなわち、この表示素子１は、表示領域２と駆動回路領域３とを同一基体上に有する。ここでの基体は、例えばガラス基板、プラスチック基板である。表示素子１は、前述した各種のディスプレイに適用できる。例えば、表示素子１には、液晶ディスプレイ、ＥＬディスプレイ、ＬＥＤディスプレイ、ＰＤＰディスプレイ、ＦＥＤディスプレイを適用できる
【００１１】
表示領域２は、最小表示単位としてのドットがマトリクス状に配列されている。ドットは、１画素を構成する各色に対応する。１画素は、少なくともＲ（赤）、Ｇ（緑）、Ｂ（青）の３ドットで構成される。
【００１２】
図２に、駆動回路領域３の内部構成例を示す。駆動回路領域３には、１つのデータ線に対して１つの割合でＤ／Ａ変換回路３Ａを設ける。すなわち、Ｄ／Ａ変換回路３Ａは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれか１つに対応する。Ｄ／Ａ変換回路３Ａがいずれの色に対応するかはディスプレイ上のドットパターンによる。
【００１３】
これら一群のＤ／Ａ変換回路３Ａには、それぞれ対応する色別に、階調基準電圧を与える配線パターン３Ｂが接続される。図２は、１ライン上（走査線上）にＲ（赤）、Ｇ（緑）、Ｂ（青）が繰り返し現れる場合の例である。
【００１４】
例えば、Ｒ（赤）に対応する一群のＤ／Ａ変換回路３Ａには、階調基準電圧Ｖref-R に対応する配線パターンが接続される。同様に、Ｇ（緑）に対応する一群のＤ／Ａ変換回路３Ａには、階調基準電圧Ｖref-G に対応する配線パターンが接続される。同様に、Ｂ（青）に対応する一群のＤ／Ａ変換回路３Ａには、階調基準電圧Ｖref-B
に対応する配線パターンが接続される。
【００１５】
従って、配線パターンに印加する階調基準電圧を個別に調整すれば、分解能を保持したまま表示特性を調整できる。例えば、Ｒ（赤）色の輝度だけを独立して上下できる。これにより、知覚上の色相を移動させて、本来の色調に調整することもできる。また、３色の知覚特性を考慮した統合的な調整も実現できる。
【００１６】
図３に、表示素子１１の外部に駆動回路部１３を設ける表示装置の構成例を示す。なお、表示素子１１には、各ドットに対応する能動素子がマトリクス状に配列された表示領域１２が形成されている。駆動回路部１３の場合も、１つのデータ線に対して１つの割合でＤ／Ａ変換回路１３Ａを設ける。Ｄ／Ａ変換回路１３Ａの回路構成は図２の回路構成と同じである。
【００１７】
この場合も、配線パターンに印加する階調基準電圧を個別に調整すれば、分解能を保持したまま表示特性を調整できる。またこのように、半導体集積回路の内部に駆動回路１３Ａを形成すると、表示素子上に形成するよりも高速動作可能な材料を使用できる。また、特性バラツキの影響も低減できる。
【００１８】
なお、各階調基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B は、Ｄ／Ａ変換回路の最大出力電圧値であるのが望ましい。最大出力電圧値の調整により、表示特性の分解能を落とすことなく必要な階調数を有する駆動電圧を発生できる。かくして、色及び輝度を効果的に調整できる。なお、バイナリー抵抗型のＤ／Ａ変換回路の場合も同様である。
【００１９】
また、各階調基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B は、Ｄ／Ａ変換回路の１つ又は複数の中間電圧値であるのが望ましい。中間電圧値は、各抵抗の接続中点に現れる電圧である。この電圧値を個別に設定可能とすることにより、変換特性のより細かい制御が可能になる。例えば、最大出力電圧値は固定のまま、Ｄ／Ａ変換特性を任意に調整できる。
【００２０】
勿論、中間電圧値の調整は色別に行うことができる。これにより、色別に変換特性（ガンマカーブ）を調整できる。なお、中間電圧値の調整は、全輝度範囲について行っても良い。これにより、変換特性を全体的に調整できる。また、中間電圧値の調整は、特定範囲の輝度についてのみ行うことができる。例えば、高輝度部分だけを調整できる。例えば、高輝度部分における出力電圧の変化を小さくできる。また例えば、中輝度部分だけを選択的に調整することもできる。
【００２１】
また、中間電圧値の調整は表示内容の種類別に行うことができる。これにより、表示内容に応じた最適な表示性能を実現できる。例えば、テキストデータの表示時には、コントラスト重視の階調電圧を発生できる。また例えば、映画などの表示時には、中間調の表現力を重視した階調電圧を発生できる。
【００２２】
また、各色の階調基準電圧として、最大出力電圧値と中間電圧値の両方を与えても良い。両値の適切な調整により、光源の経時変化や温度特性の変化を加味した適切な調整を実現できる。
【００２３】
また、階調基準電圧を与える配線パターンは、図４に示すように、各色に共通としても良い。この場合、各色に対応する階調基準電圧は、駆動データと同期させて時分割で与えれば良い。このようにしても、前述の場合と同様、各色に対応するＤ／Ａ変換回路に、各色用の階調基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B を与えることができる。
【００２４】
また、配線パターンに印加する階調基準電圧を時系列に変化させることで、データ線間のバラツキや画素間のバラツキを補正できる。この階調基準電圧は、例えば事前に測定したバラツキに基づいて発生しても良い。また、この階調基準電圧は、例えば実時間で測定したバラツキに基づいて発生しても良い。この時系列的な印加手法は、各色それぞれに専用の階調基準電圧を供給する場合にも適用できる。
【００２５】
またこの際、時分割で印加する階調基準電圧の順序は任意に変更できる。従って、階調基準電圧の配列を変更するだけで、各種の画素配列（例えば、ストライプ配列、デルタ配列、ダイアゴナル配列、レクタングル配列）と色配列（例えば、ストライプならＲＧＢ、ＧＲＢ、ＢＧＲ等、左、中、右を任意に）に対応できる。このことは、１つの駆動回路で複数種類の画素配列に対応できることを意味する。またこの場合、３種類の階調基準電圧を１本の配線パターンで共用できるため、内部配線を簡略化できる。
【００２６】
また、階調基準電圧（アナログ電圧）は、表示素子上の駆動回路領域３や半導体集積回路内の駆動回路部１３の内部で発生させても良い。すなわち、図５に示すように、階調基準電圧発生用のＤ／Ａ変換回路３Ｃをこれら回路に搭載しても良い。このとき、階調基準電圧値（デジタルデータ）が外部回路又は装置から供給される。
【００２７】
この場合、階調基準電圧の発生源からＤ／Ａ変換回路３Ａまでの配線長を短くできる。これにより、ノイズの影響を受け難くできる。また、外部回路との接続がデジタル化されるため、外部ノイズの影響を低減できる。
またこの場合、階調基準電圧値を与える外部回路を単一電源で動作させることが可能になる。この分、外部回路の構成を簡略化できる。
【００２８】
なお、外部回路又は外部装置は、階調基準電圧発生用のＤ／Ａ変換回路３Ｃに各色に対応するデジタルデータをパラレルデータとして与える。因みに、デジタルデータは時分割で与えることもできる。この場合、デジタルデータは、駆動データに同期したタイミングで与える。
【００２９】
また、外部回路又は外部装置は、階調基準電圧（アナログ電圧）に対応するデジタルデータをシリアルデータとして与えることもできる。この場合、図６に示すように、表示素子上の駆動回路領域３や半導体集積回路内の駆動回路部１３の内部にシリアル／パラレル変換回路３Ｄを配置すれば良い。
【００３０】
Ｓ／Ｐ変換回路３Ｄを用いることで、外部回路又は外部装置との配線数を格段に削減できる。また、配線パターンに要する面積を低減できる。また、半導体集積回路内に内蔵する場合には、ピン数の大幅な削減によりパッケージの小型化を実現できる。これにより、半導体集積回路の占有面積を低減できる。
【００３１】
（２）発明２
また、前述した表示装置はモニタとして用いる他、各種の電子機器に搭載することが好ましい。例えば、各色に対応した階調基準電圧値を与える信号処理部（前述した外部回路又は外部装置を含む。）を搭載するのが望ましい。
【００３２】
なお、階調基準電圧値は、デジタルデータとして表示素子又は半導体集積回路に与えても良い。また、階調基準電圧値に応じた発生したアナログ電圧を、表示素子又は半導体集積回路に与えても良い。
【００３３】
この他、電子機器には、表示素子に表示する情報を処理する信号処理部を搭載するのが好ましい。かかる信号処理部には、例えば、コンポジット信号を表示素子による表示に適した信号形態に変換する信号変換部がある。
【００３４】
また例えば、信号処理部には、表示素子上のカラー画素の画素配列に応じて、画像データの配列を変換する信号変換部がある。この際、画素配列の情報は、階調基準電圧値を発生する信号処理部に与えられることが望ましい。これにより、ディスプレイの切替時にも、最適な調整を実現できる。
【００３５】
また例えば、信号処理部には、圧縮符号化された画像データ（例えば、ＭＰＥＧ（Moving Picture Coding Experts Group） フォーマットで符号化された画像データ）を復号する復号器がある。
【００３６】
なお、かかる信号処理部は、コンピュータを搭載する電子機器で実行されるソフトウェアの一機能としても実現できる。図７に、この構成を採用する電子機器の内部構成例を示す。図７の場合、電子機器は、表示装置２１、中央処理装置２２、主記憶装置２３、副記憶装置２４、入力装置２５を有する。勿論、表示装置２１には、本発明の１つに係る表示装置を用いる。
【００３７】
ここで、中央処理装置２２は、コンピュータの制御と命令の取り込み、実行を担当する。主記憶装置２３は、処理手順を記述したプログラムやデータの一時的な記憶を担当する。副記憶装置２４は、プログラムやデータの保存を担当する。例えば、ハードディスク装置その他の磁気記憶媒体の駆動装置でなる。また例えば、コンパクトディスクその他の光記録媒体の駆動装置でなる。入力装置２５は、コンピュータに対する指示やデータの入力を担当する。例えば、マウス、キーボードでなる。
【００３８】
なお、電子機器には、必要に応じて通信装置が搭載される。通信路は有線路でも、無線路でも良い。また、この通信装置は、ネットワーク機能を搭載するのが好ましい。
電子機器には、例えば、携帯電話機、携帯情報端末、ディスプレイ一体型コンピュータ、車載用ナビゲーション端末、自動販売機、自動改札機その他を適用できる。
【発明の効果】
【００３９】
本発明の１つによれば、３原色を構成する各色の出力特性を個別に調整できる。これにより、表示品質の更なる向上と最適化を実現できる。
また、本発明の１つによれば、階調基準電圧を時分割で供給することにより、外部回路又は外部装置との配線数の削減を実現できる。また、１種類の回路構成で複数種類の画素配列に適応することができる。
【００４０】
また、本発明の１つによれば、デジタルデータの形態で階調基準電圧値を与えるため、外部ノイズの影響をアナログ電圧の場合に比して低減できる。
また、本発明の１つによれば、シリアルデータの形態で階調基準電圧値を与えるため、外部回路又は外部装置との配線数を格段的に低減できる。
【発明を実施するための最良の形態】
【００４１】
以下、有機ＥＬディスプレイを例に、表示装置の実施形態例を説明する。ここでは、有機ＥＬディスプレイをアクティブ・マトリクス方式で駆動する場合について説明する。アクティブ・マトリクス方式は、各画素（カラーの場合はＲＧＢの各ドット）に対応する能動素子をスイッチングして、各画素（各ドット）の発光を制御する方式である。
なお、明細書で特に図示又は記載しない技術は、当該技術分野において周知の技術を適用する。
【００４２】
（１）第１の実施形態
本実施形態では、アモルファスシリコンＴＦＴを用いながら有機ＥＬディスプレイの大画面化を実現する回路構成例を説明する。なお、発光体には、ジアミン類などの電圧をかけると発光する有機物を使用する。
【００４３】
（１−１）背景説明
この方式の有機ＥＬディスプレイの場合、画素回路（各ドットに対応する能動素子）が供給する電流量に比例して、発光体の輝度が増加する。すなわち、画素回路の特性バラツキが、そのまま輝度ムラとして知覚される。
【００４４】
この輝度ムラを低減するため、現在では、電子移動度の高いポリシリコンＴＦＴ、特に低温ポリシリコンＴＦＴが画素回路に用いられている。
低温ポリシリコンの場合、小型で精細なＴＦＴの形成が可能である。このため、ディスプレイパネルの周辺に画素以外の駆動回路を作り込むことができる。
【００４５】
しかし、小型パネルにおいては、パネルを含めた占有面積やモジュールの薄さが問題となる。一般に、駆動回路の占有面積が大きくなるのは好ましくない。このため、各データ線のサンプル／ホールド回路などはパネル側に作り込む手法が採られる。しかし、この手法にはレーザーアニールの大面積均質化など、作製プロセス上の未解決課題が有る。
【００４６】
このため、大型パネルの作製には面内の均質さなどに問題があり、大型パネルの作製が困難視されている。また、パネル内に駆動回路のような複雑な回路を形成することは、歩留まりを低下させる原因ともなり、作製コストの上昇を招いてしまう。
【００４７】
（１−２）回路構成
そこで、第１の実施形態では、有機ＥＬディスプレイパネルの画素回路をアモルファスシリコンＴＦＴで構成する一方、その駆動回路をドライブＩＣ内に形成する。これにより、有機ＥＬディスプレイパネルの大型化を実現する。また、駆動回路をドライブＩＣ内に設けるため、ディスプレイパネルが大型化しても高画質表示を可能にできる。
【００４８】
図８に、ドライブＩＣに搭載する駆動回路例を示す。この駆動回路は、データ線の駆動回路例である。この駆動回路は、各画素（ドット）位置に配置されるアモルファスシリコンＴＦＴのソースドライバとして機能する。なお、ドライブＩＣ内には、走査線の駆動回路も搭載されている。この駆動回路は、各画素（ドット）位置に配置されるアモルファスシリコンＴＦＴのゲートドライバとして機能する。
【００４９】
データ線の駆動回路は、データスイッチ３１と、Ｄ／Ａ変換回路ブロック３２と、サンプル／ホールド回路ブロック３３と、出力バッファブロック３４で構成される。なお、ドライブＩＣは、例えばＭＯＳ（Metal-Oxide-Semiconductor） トランジスタで実現する。
【００５０】
データスイッチ３１には、表示画像である画像データと、駆動速度を決定する基準動作クロック信号ＣＬＫと、ドライバ制御信号ＣＴＬ等が外部システムより与えられる。画像信号は、アナログ信号又はデジタル信号でなる。本例では、デジタル信号を使用する。デジタル信号の採用により、高速駆動による高解像度化を実現できる。また、デジタル信号の採用により、信号伝送中のノイズ耐性を高めることができる。
【００５１】
データスイッチ３１は、画像データを対応する画素（ドット）に振り分ける処理を実行する。具体的には、画素（ドット）に対応するデータ線に画像データを振り分ける処理を実行する。データ線は、発光体に電流を供給するトランジスタのソース電極に接続されている。
【００５２】
なお、トランジスタのゲート電極は、データ線と直交する走査線に接続されている。アクティブ電位が印加された走査線に接続されたトランジスタがオン動作する。画像データに応じた大きさの電流が、このトランジスタのドレイン電極に接続された発光体に供給される。発光体は、電流量に応じた光量（非点灯も含む）で発光する。
【００５３】
Ｄ／Ａ変換回路ブロック３２は、データ線と同数のＤ／Ａ変換回路３２Ａの集合でなる。Ｄ／Ａ変換回路３２Ａは、各画素（ドット）に対応するデジタル値をアナログ値に変換する。ここで、Ｄ／Ａ変換回路３２Ａは、ドライバ駆動電圧からパネル駆動電圧に変換する機能を実行する。すなわち、Ｄ／Ａ変換回路３２Ａは、レベルシフト機能を搭載する。
【００５４】
Ｄ／Ａ変換回路ブロック３２には、各発光色のガンマ特性を規定する３種類の最大基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B が与えられる。これら階調電圧は、ドライブＩＣの外部システムから与えられる。外部システムとしては、例えば、コンピュータ、基準電圧発生回路その他がある。
【００５５】
これら最大基準電圧（アナログ電圧）は、それぞれ独立の配線パターンを通じて与えられる。各配線パターンは、図２に示したように、それぞれ対応するＤ／Ａ変換回路３２Ａに接続される。すなわち、最大基準電圧Ｖref-R は、Ｒ（赤）発光素子に対応するＤ／Ａ変換回路３２Ａに与えられる。
【００５６】
同様に、最大基準電圧Ｖref-G は、Ｇ（緑）発光素子に対応するＤ／Ａ変換回路３２Ａに与えられる。また、最大基準電圧Ｖref-B は、Ｂ（青）発光素子に対応するＤ／Ａ変換回路３２Ａに与えられる。この実施例の場合、Ｄ／Ａ変換回路３２Ａは、ラダー抵抗型の回路構成を採る。ここでの階調電圧は、ラダー抵抗の最大基準電圧である。
【００５７】
サンプル／ホールド回路ブロック３３は、データ線と同数のサンプル／ホールド回路対３３Ａの集合でなる。サンプル／ホールド回路対３３Ａは、２つのサンプル／ホールド回路の並列接続でなる。２つのサンプル／ホールド回路によって、アナログ値の書き込みと読み出しが同時に実行される。すなわち、一方のサンプル／ホールド回路にアナログ値を書き込んでいる間、他方のサンプル／ホールド回路はアナログ値をパネルに出力する。なお、アナログ値の書き込みと読み出しは交互に実行される。
【００５８】
出力バッファブロック３４は、データ線と同数の出力バッファ３４Ａの集合でなる。各出力バッファ３４Ａは、ドライバＩＣの出力端子に接続されている。この出力バッファ３４Ａを通じて、パネル側のデータ線にそれぞれ対応するアナログ値が駆動信号として出力される。
【００５９】
（１−３）Ｄ／Ａ変換回路の構成
図９に、ラダー抵抗型のＤ／Ａ変換回路３２Ａの基本構成を示す。図９は、２Ｒ−Ｒ型と呼ばれる基本回路である。これは、分岐先の抵抗値がそれぞれ２Ｒ（２×Ｒ）で、全体の抵抗値がＲであることを表している。この構成の場合、基準電源（最大出力電圧）側の分岐点から順番に分岐の度に流れる電流が１／２となる。分岐後の電流は、各スイッチＳ１〜Ｓ４（４ビットの場合）の入力端子に流入する。なお基準電源は、前述した階調基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B に相当する。
【００６０】
各スイッチは、デジタルデータに応じてオン／オフ制御される。各スイッチは、オンのとき流入する電流をオペアンプに与え、オフのとき流入する電流をアースに流す。この結果、デジタル値に相当する電流（各スイッチからの電流和）がオペアンプの出力抵抗ｒに流入する。このとき、出力抵抗ｒの両端に現れる電圧が出力電圧となる。
【００６１】
図１０に、Ｄ／Ａ変換回路３２Ａの概念構成を示す。直列接続されたラダー抵抗Ｒ1,Ｒ2,…Ｒn の各接続中点から基準電圧（最大出力電圧）の分圧出力が取り出される。この例の場合、画像データ（駆動データ）により、接続中点のいずれかを選択する。
【００６２】
因みに、基準電圧は、最大基準電圧ＶＯ（0） となる。また、基準電源を分圧した中間調電圧ＶＯ（1） 〜ＶＯ（n） は、ラダー抵抗の数と抵抗比で与えられる。ここで、各抵抗の両端電圧（例えば、ＶＯ（0）
とＶＯ（1） の差電圧）間は固定比分割されている。これは抵抗数が必要階調数だけ必要となるのを防止するためである。この結果、回路の簡素化が図られる。
【００６３】
図１１に、各階調電圧ＶＯ（0） 、ＶＯ（1） 〜ＶＯ（n） と、対応する入出力関係を示す。ガンマカーブの滑らかさは、抵抗分割数と各抵抗値の比により調整する。デバイス特性に応じたガンマカーブの最適化も、抵抗分割数と各抵抗値の比により調整する。
【００６４】
なお、各色に対応する最大基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B の調整(増減)に連動して、各色の中間調電圧ＶＯ（1） 〜ＶＯ（n）が上下する。すなわち、図１１に示すガンマカーブが上下方向に変形する。この結果、各色光の分解能を落とさずに、必要な階調数の電圧を出力できる。
【００６５】
（１−４）回路動作
この実施形態では、有機ＥＬディスプレイパネルが、パネル端部に実装されたドライブＩＣによって駆動される。おおよそ、以下の処理動作が実行される。各画素（ドット）に対応する画像データが、データスイッチ３１を通じてＤ／Ａ変換回路ブロック３２に出力される。画像データは対応するＤ／Ａ変換回路でアナログ値に変換され、サンプル／ホールド回路に保存される。その後、アナログ値は、サンプル／ホールド回路から出力バッファに読み出され、データ線の電位を変移させる。
【００６６】
データ線の電位に応じた電流は、ゲート電位がアクティブ状態に設定された画素回路（アモルファスシリコンＴＦＴ）を通じて発光体に供給される。かくして、発光体個別の輝度、階調表現が可能となる。なお色相は、１画素を構成する発光体（ＲＧＢ）の輝度、階調に応じて定まる。
かかる発光動作が表示領域全体について行われる。かくして、有機ＥＬディスプレイパネルに画像が表示される。
【００６７】
（１−５）実施形態で実現される効果
まず、有機ＥＬディスプレイパネル上のＴＦＴをアモルファスシリコンで作成できる。かくして、大画面のディスプレイパネルを低コストで製造することができる。
【００６８】
また、駆動回路は、ＭＯＳプロセスで製造できる。このため、高速動作可能で素子間バラツキの少ない駆動回路を実現できる。かくして、有機ＥＬディスプレイパネルを大画面化した場合でも十分な表示品質を実現できる。
【００６９】
また、Ｄ／Ａ変換回路３２Ａの変換特性を規定する最大基準電圧を色別に調整できる。このため、各色の分解能を落とすことなく、各色の発光状態を個別に調整できる。この結果、表示品質の更なる向上と最適化を実現できる。
【００７０】
また、最大基準電圧を、発光素子の発光特性に応じた階調電圧に設定できる。この観点からも、表示品質の更なる向上と最適化を実現できる。
【００７１】
また、発光特性の経時変化（材料寿命など）や温度特性の変化にも対応できる。例えば、予め判明している特性の変化を外部システムに保存し、これを外部システムが供給する最大基準電圧に反映させれば良い。これにより、常に適正な階調電圧を各ドットに対応する能動素子に供給できる。
【００７２】
なお、かかる最大基準電圧の調整には、実時間で測定された測定結果を反映させることもできる。このようにしても、常に適正な階調電圧を各ドットに対応する能動素子に供給できる。かくして、表示品質の更なる向上と最適化を実現できる。
【００７３】
（２）第２の実施形態
本実施形態では、Ｄ／Ａ変換回路３２Ａの変換特性を更に細かく設定できる回路構成例を説明する。具体的には、最大基準電圧に加え、中間基準電圧も個別に調整可能な回路構成例を説明する。この回路構成は、例えばガンマカーブの形状が色毎に異なる場合、入出力特性が直線で良い場合などに有効である。
【００７４】
（２−１）回路構成
図１２に、ドライブＩＣに搭載する駆動回路を示す。駆動回路を構成する基本的な構成要素は、第１の実施形態と同じである。すなわち、駆動回路は、データスイッチ３１と、Ｄ／Ａ変換回路ブロック３２と、サンプル／ホールド回路ブロック３３と、出力バッファブロック３４で構成される。
【００７５】
相違点は、Ｄ／Ａ変換回路３２Ａに複数の基準電圧を印加する点である。図１２は、ｎ＋１個の階調電圧（アナログ電圧）を外部システムから与える場合について表している。図１２に示すように、３色それぞれにｎ＋１個の階調電圧を与える。この結果、各Ｄ／Ａ変換回路３２Ａには、３種類ある基準電圧群のうちいずれか一組が与えられる。
【００７６】
従って、Ｄ／Ａ変換回路ブロック３２は、３×（ｎ＋１）本の配線パターンと接続される。また、各Ｄ／Ａ変換回路３２Ａには、ｎ＋１本の配線パターンが接続される。この実施形態の場合、配線パターンの数は、第１の実施形態のｎ＋１倍である。
【００７７】
図１３に、本実施形態に係るＤ／Ａ変換回路の概念構成を示す。この実施形態では、外部システムで発生された複数の基準電圧をラダー分圧抵抗の複数の接続中点に与える。このようにすると、各基準電圧を与えた接続中点間の両端電圧を自由に制御することができる。
【００７８】
この結果、図１４に示すように、色別に特有なガンマカーブを設定することができる。例えば、Ｒ（赤）は入出力特性を直線にできる。また例えば、Ｇ（緑）の入出力特性をＢ（青）に比べて高出力にできる。
またＧ（緑）やＢ（青）の入出力特性のように、階調レベル（図中横軸）に応じて異なる入出力特性を持たせることもできる。図１４の場合、Ｇ（緑）やＢ（青）の入出力特性は、高輝度部において輝度変化が強調され、その反対に中輝度部において輝度変化が圧縮されている。
【００７９】
（２−２）実施形態で実現される効果
この結果、第１の実施形態の効果に加えて、以下の効果を実現できる。
まず、第１の実施形態以上に詳細な色及び輝度の調整を実現できる。
また、経時変化や環境変化に対しても、第１の実施形態以上に詳細な調整を行うことができる。
【００８０】
また、本実施形態では、輝度レベルに応じて最適な変換特性を実現できる。このため、表示内容に最適な表示特性をもたせられる。例えばテキストの表示時に、コントラスト重視の階調電圧を発生できる。また例えば、映画の表示時に、中間階調の表現力を重視した階調電圧を発生できる。
【００８１】
因みに、中間階調の表現力を重視するとは、中間階調域における輝度レベル（画像データ）の変化に対して出力電圧の変化（光量変化）を大きくすることを意味する。かかる機能は、例えば外部システムに表示内容等に対応して、発生する基準電圧群を切り替えれば良い。
【００８２】
例えば、各基準電圧群に対応する階調電圧発生回路を複数組用意し、表示モードに従って対応する階調電圧発生回路の出力を選択すれば良い。表示モードの切替は、ユーザの操作指示又は自動判別機能により実現する。
【００８３】
また各表示モードに対応する基準電圧群をメモリに格納しておき、選択された又は自動判別された基準電圧群を１つの階調電圧発生回路に発生させても良い。
【００８４】
（３）第３の実施形態
前述の実施形態の場合、各色に対応する配線パターンが接続されるＤ／Ａ変換回路３２Ａの組は画素配列に応じて一意に規定される。すなわち、画素配列に応じて専用のドライブＩＣを用意する必要がある。
【００８５】
そこで、本実施形態では、画素配列の違いによらず適用可能な回路構成例を説明する。具体的には、内部配線パターンを１本とし、全てのＤ／Ａ変換回路３２Ａに接続する。そして、１本の内部配線パターンに画像データ（駆動データ）に同期して、各色に対応する基準電圧を時分割で印加する。
【００８６】
なお、本実施形態は、表示パネルのデータ線間のバラツキ又は画素間のバラツキを補正するのにも適する。
【００８７】
（３−１）回路構成
図１５に、ドライブＩＣに搭載する駆動回路を示す。駆動回路を構成する基本的な構成要素は、第１の実施形態と同じである。すなわち、駆動回路は、データスイッチ３１と、Ｄ／Ａ変換回路ブロック３２と、サンプル／ホールド回路ブロック３３と、出力バッファブロック３４で構成される。
【００８８】
相違点の１つは、例えば図４に示すように、全てのＤ／Ａ変換回路３２Ａに１本の内部配線パターンを並列接続する点である。
相違点の他の１つは、各色に対応する基準電圧を時分割信号に変換するためのスイッチ３５を内蔵する点である。
【００８９】
スイッチ３５とＤ／Ａ変換回路ブロック３２は同期動作する。なお、スイッチ３５には外部システムより各色に対応する３種類の最大基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B が与えられる。
【００９０】
スイッチ３５は、クロックに同期して配線パターンに印加する基準電圧を切り替える。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の順番で対応する最大基準電圧を巡回的に印加する。配線パターンに印加する基準電圧の並びは、例えば画素配列に応じて定める。
【００９１】
（３−２）実施形態で実現される効果
この結果、第１の実施形態の効果に加えて、以下の効果を実現できる。
すなわち、３種類の最大基準電圧をデータ線又は画素単位での調整が可能になる。これにより、有機ＥＬディスプレイを構成するデータ線間又は画素間のバラツキに対応できる。
【００９２】
例えば、予め判明しているバラツキを外部システムに保存し、これを外部システムが供給する最大基準電圧に反映させれば良い。これにより、常に適正な階調電圧を各ドットに対応する能動素子に供給できる。
【００９３】
なお、かかる最大基準電圧の調整には、実時間で測定された測定結果を反映させることもできる。このようにしても、常に適正な階調電圧を各ドットに対応する能動素子に供給できる。かくして、表示品質の更なる向上と最適化を実現できる。
【００９４】
また、本実施形態は、全てのＤ／Ａ変換回路３２Ａに対して共通の内部配線パターンを接続する。このため、画像データ（駆動データ）の送信順序を制御すれば、どのような画素配列にも対応することができる。勿論、スイッチ３５のスイッチは、画素配列に応じて切り替え制御する。
【００９５】
なお、スイッチ３５のスイッチ切り替え手順は固定とし、スイッチ３５の入力端子に印加する最大基準電圧を切り替えることによっても実現できる。
また、内部配線パターンの本数を３本から１本にできるため、配線パターンを簡略化できる。このように入力端子数を大幅に低減できるため、ドライバＩＣの占有面積も削減できる。
【００９６】
（３−３）変形例
なお、本実施形態は、Ｄ／Ａ変換回路３２Ａの変換特性を最大基準電圧の調整により実現しているが、前述の第２の実施形態と同様に、中間基準電圧についても時系列的に変化させこともできる。この場合、各中間基準電圧に対応してスイッチ３５を配置すれば良い。例えば、スイッチ３５をｎ＋１個配置すれば良い。
【００９７】
（４）第４の実施形態
本実施形態では、外部ノイズの影響を低減できる回路構成例を説明する。具体的には、外部システムからドライバＩＣに基準電圧値（デジタル値）を与える構成を採用する。
【００９８】
（４−１）回路構成
図１６に、ドライブＩＣに搭載する駆動回路を示す。駆動回路を構成する基本的な構成要素は、第１の実施形態と同じである。すなわち、駆動回路は、データスイッチ３１と、Ｄ／Ａ変換回路ブロック３２と、サンプル／ホールド回路ブロック３３と、出力バッファブロック３４で構成される。
【００９９】
相違点の１つは、各色に対応する基準電圧発生用のＤ／Ａ変換回路ブロック３６をドライブＩＣ内に有する点である。すなわち、アナログ電圧である最大基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B をドライブＩＣ内部で発生する点で異なる。
【０１００】
なお、Ｄ／Ａ変換回路ブロック３６には、各色に対応する３つのＤ／Ａ変換回路３６Ａが配置されている。各色に対応する最大基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B は、これら３つのＤ／Ａ変換回路によって発生される。
【０１０１】
ところで、外部システムとドライブＩＣは、一色当たり数ビット幅のデジタル信号線で接続する。すなわち、一色当たりのビット幅をｎとすると、外部システムとドライブＩＣは、３×ｎビット幅のデジタル信号線で接続する。
【０１０２】
なお、各Ｄ／Ａ変換回路３６Ａで発生された最大基準電圧Ｖref-R 、Ｖref-G 、Ｖref-B は、図２に示す配線パターンを通じ、各色に対応するＤ／Ａ変換回路３２Ａに与えられる。かくして、各Ｄ／Ａ変換回路３２Ａの変換特性が色毎に調整される。
【０１０３】
（４−２）実施形態で実現される効果
この結果、第１の実施形態の効果に加えて、以下の効果を実現できる。
まず、外部システムは、複数種類のアナログ電圧を扱う必要がなくなる。この結果、外部システムは、単一電圧でデジタル信号だけを処理すれば良くなる。このように、外部システムの簡略化を実現できる。
【０１０４】
また、外部システムとドライブＩＣ間はデジタルデータしか伝送されない。このため、アナログ電圧を伝送する場合に比べ、外部ノイズの影響を低減できる。すなわち、外部ノイズによって、Ｄ／Ａ変換回路３２Ａの変換特性を規定する基準電圧が変動するのを低減できる。
【０１０５】
（４−３）変形例
なお、この実施形態の技術は、第２の実施形態の技術と組み合わせることもできる。すなわち、最大基準電圧に加えて中間調基準電圧もＤ／Ａ変換回路ブロック３６で発生させることができる。この場合、Ｄ／Ａ変換回路ブロック３６内には、一色当たり複数個の基準電圧発生用のＤ／Ａ変換回路３６Ａを配置する。
【０１０６】
また、この実施形態の技術は、第３の実施形態の技術と組み合わせることもできる。すなわち、内部配線パターンを調整対象とする接続点毎に共用化し、当該内部配線パターンに各色の基準電圧を時分割で印加しても良い。この場合、内部配線パターンの簡略化を実現できる。
【０１０７】
この他、外部システムからドライブＩＣに与えるデジタルデータを時分割で供給しても良い。かかる方式を採用すると、ドライブＩＣの入力端子数を１／３に削減できる。この場合、基準電圧発生用のＤ／Ａ変換回路は１つで良い。
【０１０８】
すなわち、１つのＤ／Ａ変換回路を各色用のデジタルデータで共用する。この場合、１つのＤ／Ａ変換回路の出力端に１入力３出力のスイッチを接続する。これにより、各色に対応する内部配線パターンに基準電圧を供給できる。
【０１０９】
（５）第５の実施形態
前述の実施形態の場合、外部システムからのデジタルデータはパラレルデータとして伝送される。このため、ドライブＩＣの端子数は多くなる。そこで、本実施形態では、ドライブＩＣの端子数が少なく済む回路構成例を説明する。
【０１１０】
具体的には、外部システムからドライブＩＣにデジタルデータをシリアル伝送する。すなわち、ドライブＩＣ内でパラレルデータに変換する手法を採用する。なお、変換後の処理は、前述した第４の実施形態と同じ構成を採用する。
【０１１１】
（５−１）回路構成
図１７に、ドライブＩＣに搭載する駆動回路を示す。駆動回路を構成する基本的な構成要素は、第４の実施形態と同じである。すなわち、駆動回路は、データスイッチ３１と、データ変換用のＤ／Ａ変換回路ブロック３２と、サンプル／ホールド回路ブロック３３と、出力バッファブロック３４と、基準電圧発生用のＤ／Ａ変換回路ブロック３６で構成される。
【０１１２】
相違点の１つは、シリアルデータをパラレルデータに変換するシリアル／パラレル変換回路ブロック３７をドライブＩＣ内に有する点である。このＳ／Ｐ変換回路ブロック３７により、外部システムが発生したシリアル形式のデジタルデータは、各色に対応するパラレル形式のデジタルデータに変換される。
【０１１３】
なお、Ｓ／Ｐ変換回路ブロック３７内には、各色に対応する３つのＳ／Ｐ変換回路３７Ａが配置されている。各色に対応する最大基準電圧を表すパラレル形式のデジタルデータは、これら３つのＳ／Ｐ変換回路３７Ａにより発生される。
【０１１４】
Ｓ／Ｐ変換回路３７Ａで発生されたパラレル形式のデジタルデータは、第４の実施形態で説明した基準電圧発生用のＤ／Ａ変換回路ブロック３６に与えられる。Ｄ／Ａ変換回路ブロック３６以降の回路構成及び動作内容は第４の実施形態と同じである。
【０１１５】
（５−２）実施形態で実現される効果
この結果、第４の実施形態の効果に加えて、以下の効果を実現できる。すなわち、外部システムとドライバＩＣ間のデジタルデータ線の数を格段に低減することができる。かくして、ドライバＩＣの占有面積を一段と低減できる。
【０１１６】
（５−３）変形例
なお、この実施形態の技術も、第２の実施形態の技術と組み合わせることができる。すなわち、最大基準電圧に加えて中間調基準電圧もシリアル形式のデジタルデータとしてドライブＩＣに与えることができる。この場合、１色当たり複数個のＳ／Ｐ変換回路３７Ａを配置する。
【０１１７】
また、この実施形態の技術も、第３の実施形態の技術と組み合わせることができる。すなわち、内部配線パターンを調整対象とする接続点毎に共用化し、当該内部配線パターンに各色の基準電圧を時分割で印加しても良い。この場合、内部配線パターンの簡略化を実現できる。
【０１１８】
この他、外部システムからドライブＩＣに与えるデジタルデータを時分割で供給しても良い。かかる方式を採用すると、ドライブＩＣの入力端子数を１／３に削減できる。この場合、基準電圧発生用のＤ／Ａ変換回路は１つで良い。
【０１１９】
（６）他の実施形態
前述の実施形態に係わらず、有機ＥＬディスプレイの画素回路をアモルファスシリコンＴＦＴで製造したが、例えばポリシリコンＴＦＴで製造する場合にも適用できる。この場合、各実施形態で説明した駆動回路を、有機ＥＬディスプレイ上に周辺回路として形成しても良い。この技術を応用すれば、周辺回路の占有面積の小型化を実現できる。
【０１２０】
また、１枚のパネル上に表示領域と駆動回路を製造できるため、製造コストを低減化できる。なお、この技術は、大型用のディスプレイだけでなく、小型用のディスプレイを作成する場合にも適用できる。
【０１２１】
前述の実施形態で説明した技術は、１画素を構成する３つのドットが複数の走査線（水平ライン）に跨る場合にも適用し得る。この場合でも、各色の駆動時に適切な基準電圧を発生することができれば、表示特性を向上させることができる。
【０１２２】
前述の実施形態では、有機ＥＬディスプレイについて説明したが、無機ＥＬディスプレイにも同様に適用し得る。
前述の実施形態で説明した技術は、白色のみを発光する各発光体をマトリクス状に配列したＥＬディスプレイにも適用し得る。この場合、マトリクス状に配置された開口部に、３原色のカラーフィルタを配置することでカラーディスプレイを構成できる。
【０１２３】
前述の実施形態で説明した技術は、有機ＥＬディスプレイ以外のフラットディスプレイにも適用できる。特に、各実施形態で説明した技術は、駆動回路をディスプレイパネル上に駆動回路を配置する場合にも、ドライバＩＣチップ内に内蔵する場合にも適用できる。
【図面の簡単な説明】
【０１２４】
【図１】１つの発明に係る表示素子の概念構成例を示す図である。
【図２】階調基準電圧の供給に用いられる配線パターン例を示す図である。
【図３】１つの発明に係る表示装置の概念構成例を示す図である。
【図４】階調基準電圧の供給に用いられる配線パターン例を示す図である。
【図５】階調基準電圧の供給に用いられる回路例と配線パターン例を示す図である。
【図６】階調基準電圧の供給に用いられる回路例と配線パターン例を示す図である。
【図７】電子機器の内部構成例を示す図である。
【図８】駆動回路の第１の実施形態例を示す図である。
【図９】Ｄ／Ａ変換回路の基本構成例を示す図である。
【図１０】Ｄ／Ａ変換回路に供給する階調基準電圧と出力電圧の関係を示す図である。
【図１１】Ｄ／Ａ変換回路の入出力特性を示す図である。
【図１２】駆動回路の第２の実施形態例を示す図である。
【図１３】Ｄ／Ａ変換回路に供給する階調基準電圧と出力電圧の関係を示す図である。
【図１４】Ｄ／Ａ変換回路の入出力特性を示す図である。
【図１５】駆動回路の第３の実施形態例を示す図である。
【図１６】駆動回路の第４の実施形態例を示す図である。
【図１７】駆動回路の第５の実施形態例を示す図である。
【符号の説明】
【０１２５】
１、１１      表示素子
２、１２      表示領域
３、１３      駆動回路領域（駆動回路部）
３Ａ          Ｄ／Ａ変換回路（データ用）
３Ｂ          配線パターン
３Ｃ、３６Ａ  Ｄ／Ａ変換回路（階調基準電圧発生用）
３Ｄ、３７Ａ  Ｓ／Ｐ変換回路
３１          データスイッチ
３２          Ｄ／Ａ変換回路ブロック
３３          サンプル／ホールド回路ブロック
３４          出力バッファブロック
３５          スイッチ（階調基準電圧切替用）
【図１】
2005148679.tif 000003
【図２】
2005148679.tif 000004
【図３】
2005148679.tif 000005
【図４】
2005148679.tif 000006
【図５】
2005148679.tif 000007
【図６】
2005148679.tif 000008
【図７】
2005148679.tif 000009
【図８】
2005148679.tif 000010
【図９】
2005148679.tif 000011
【図１０】
2005148679.tif 000012
【図１１】
2005148679.tif 000013
【図１２】
2005148679.tif 000014
【図１３】
2005148679.tif 000015
【図１４】
2005148679.tif 000016
【図１５】
2005148679.tif 000017
【図１６】
2005148679.tif 000018
【図１７】
2005148679.tif 000019