(57)【要約】      （修正有）【課題】  短い信号経路とコンパクトな構造を実現する為の、工程が簡素で且つ経費のかからないパッケージング方法の提供。【解決手段】  ハウジングは、第１主要面と、第１主要面に対向している第２主要面とを備え、大部分は少なくとも１つの半導体チップを取り囲んでいる。半導体チップは、第１主要面側に第１メタライジングを備えている。半導体チップの第２主要面側は、半導体構成素子の第２主要面に達する。半導体チップの第１メタライジングは、伝導体を介して、同じくハウジングに取り囲まれており、第２主要面に達する接触部に接続している。半導体チップは、第２主要面側に、信号を流すための第２メタライジングを更に備えている。【選択図】  図３
2005252278.tif 000002
【特許請求の範囲】
【請求項１】
半導体構成素子の製造方法であって、
ａ）土台基板（１１）を用意し、
ｂ）鋳造過程によって土台基板（１１）に隆起部（１６）を形成し、
ｃ）第１および第２メタライジング（７,８）を有する少なくとも１つの半導体チップ（４）を用意し、
ｄ）第２メタライジング（８）と土台基板（１１）とが対向するように土台基板（１１）の隆起部（１６）に少なくとも１つの半導体チップ（４）を設け、
ｅ）土台基板（１１）の隆起部（１６）に少なくとも１つの接触部（１０）を設け、
ｆ）少なくとも１つの接触部（１０）と第１メタライジング（７）との間に電気的な接続を確立し、
ｇ）少なくとも１つの半導体チップ（４）と、割り当てられた接触部（１０）とを取り囲むようにハウジング（１）を設け、
ｈ）土台基板（１１）を除去する工程を有する半導体構成素子の製造方法。
【請求項２】
上記土台基板がエッチングによって除去されることを特徴とする請求項１に記載の半導体構成素子の製造方法。
【請求項３】
上記ハウジング（１）にまで達するとエッチング工程は終了し、その結果、半導体チップ（４）および/または接触部（１０）に位置する隆起部（１６）はハウジングに取り囲まれることを特徴とする請求項２に記載の半導体構成素子の製造方法。
【請求項４】
上記半導体チップ（４）の第２メタライジング（８）および接触部（１０）が、化学的、またはガルバーニ析出（galvanischer Abscheidung）または熱による錫めっきによって精製されることを特徴とする請求項１から３のいずれか１項に記載の半導体構成素子の製造方法。
【請求項５】
上記半導体チップ（４）が、土台基板（１１）に網目状に配置されることを特徴とする請求項１から４のいずれか１項に記載の半導体構成素子の製造方法。
【請求項６】
上記ハウジング（１）が、それぞれ、個々の半導体チップ（４）、列に相互に配置された複数の半導体チップ（４）または網目状に配置された複数の半導体チップ（４）を取り囲むことを特徴とする請求項５に記載の半導体構成素子の製造方法。
【請求項７】
上記半導体構成素子が個別化されることを特徴とする請求項１から６のいずれか１項に記載の半導体構成素子の製造方法。
【請求項８】
上記土台基板（１１）が、銅、合金または有機材料からなることを特徴とする請求項１から７のいずれか１項に記載の半導体構成素子の製造方法。
【請求項９】
上記土台基板（１１）に、整合印（１５）が付けられており、この整合印は、半導体チップ（４）を備える前に、レーザー、エッチング、穿孔、または圧縮によって付けられていることを特徴とする請求項１から８のいずれか１項に記載の半導体構成素子の製造方法。
【請求項１０】
上記のｃ）第２メタライジング（８）と土台基板（１１）とが対向するように土台基板（１１）に少なくとも１つの半導体チップ（４）を設ける工程においては、合金工程によってダイボンディングが行われることを特徴とする請求項１から９のいずれか１項に記載の半導体構成素子の製造方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、ハウジングを備えた半導体構成素子に関するものである。このハウジングは、第１主要面と、第１主要面に対向している第２主要面とを有しており、少なくとも１つの半導体チップを取り囲んでいる。半導体チップは、第１主要面側に第１メタライジングを備えている。半導体チップの第２主要面側は、半導体構成素子の第２主要面に達する。半導体チップの第１メタライジングは、同じくハウジングによって取り囲まれており、伝導体を介して半導体構成素子の第２主要面に達している接触部に接続している。
【０００２】
本発明は、例えば、論理または高周波数半導体構成素子に使用できる。本発明は、例えば、メモリー構成素子のような他の種類の半導体構成素子としても、何の問題もなく使用できる。また、本発明は、低周波数または高周波数用の使用に特に適している。この場合、半導体素子に備えられている接触部の数は少ない。接触部は、例えば半導体スイッチ、ダイオードまたは同様のものでもよい。
【０００３】
通例、このような半導体構成素子の場合、チップキャリアとしてのメタルリードフレーム、ラミネート基板またはセラミック基板に半導体チップが備えられている。続いて、半導体チップは、配線ボンド技術またはフリップチップ技術を用いて接続される。半導体チップのカプセルへの封入（Verkapselung）は、通例、トランスファー鋳造のプレス（Umpressen）によって行われる。半導体構成素子の下側には、構成素子の接触端子または接触パッドが設けられている。これら半導体構成素子は通常のピン端子を備えていないので、いわゆる「リードレス半導体構成素子」ならびに「リードレスチップキャリア」（ＬＣＣ）と称される。
【０００４】
「リードレスチップ半導体構成素子」の場合、同じ面積の導体プレートに対し、従来の構成素子よりも明らかに多数の端子を実現することができる。あるいは、同じ端子数の場合、従来の半導体構成素子と比べて、明らかに小さな面積にすることができる。この場合、同時に、構成素子の構造の高さを低くすることができる。このことから、特に高周波数使用の場合、半導体構成素子の短い信号経路とコンパクトな構造方法とによって利点が生じる。半導体構成素子が導体プレートに対して効率よく接続されることや、構造部分の寸法が小さいということは、導体プレートの機械的な負荷耐性や導体プレートの固定に効率的に作用する。
【０００５】
最大１０個の接触部を有するリードレスハウジングの場合、例えば、構造部分の寸法が２ｍｍより小さいダイオードまたは半導体スイッチのためには、半導体チップ用キャリアとして、主にセラミック基板が使用される。セラミック基板は完全に接触されて（durchkontaktiert）いる。セラミック基板とは反対方向を向いている半導体チップの一側面に接触パッドが設けられており、この接触パッドの電気的接続は、ボンド配線（Bonddraehten）によって行われている。続いて、半導体チップおよびボンド配線には、ハウジング材料が備えられる。単一半導体（Einzelhalbleitern）の場合、セラミック基板の使用は、かなりのコスト高につながっている。しかしながら、半導体チップの大きさと仕上げられた半導体構成素子の寸法とが原因で、メタルリードフレームを使用できないために避けることができない。
【０００６】
欧州公開特許第０７７３５８４号Ａ２（ＥＰ０７７３５８４Ａ２）において、メタルリードフレームを使用しなくてもよく、セラミック基板も必要のない様々な半導体構成素子が知られている。ここに記載されている半導体構成素子は、プラスチック鋳造用化合物（Plastikvergussmasse）からなるハウジングを備えている。このハウジングは半導体チップを取り囲み、半導体構成素子の主要面に接触部を備えている。この場合、接触部は、プラスチックハウジングの一部である突起上に設けられるか、簡易メタライジングの形でハウジングに備えられる。この際、接触部は、半導体構成素子の主要面と面一になっている。ここに示された半導体構成素子は、製造の際に、部分的に非常に経費のかかるプロセス順序を必要とする。しかしながら、単一半導体の製造では、できる限り簡単な方法や、経費のかからない材料、そしてハウジング構造の形が必要となる。
【０００７】
従って、本発明の目的は、できる限り簡単な方法で製造することができ、単一半導体の使用に特に適している半導体構成素子を提供することにある。
【０００８】
本発明の目的は、特許請求項１の特徴によって達成される。本発明の半導体構成素子の製造方法は、特許請求項１２に記載されている。好ましい形態を従属請求項に挙げる。
【０００９】
本課題を解決するために、この半導体構成素子には、ハウジングが備えられている。このハウジングは、第１主要面と、この第１主要面に対向している第２主要面とを有しており、少なくとも１つの半導体チップを取り囲んでいる。半導体チップは、半導体チップの第１主要面側に第１メタライジングを備えている。この場合、半導体チップの第２主要面側は、半導体構成要素の第２主要面に達している。第１メタライジングは、伝導体を介して、同様にハウジングによって取り囲まれており、第２主要面まで達している接触部に接続している。本発明では、第２主要面側の半導体チップは、信号を流すための第２メタライジングを備えている。
【００１０】
本発明は、いわゆる「ローピン使用」に特に適しており、低/高周波数使用のために、明らかに経費をかけずに製造することができる半導体構成素子を提供する。
【００１１】
本発明の半導体構成素子の利点は、以下に詳述する製造方法に基づいて理解できる。第１工程では、土台基板が用意される。この土台基板は、従来のリードフレームとして、例えば、銅、合金または有機金属から構成することができる。土台基板は、切れ目の無いバンドまたは帯として構成されている。土台基板をあらかじめ加工しておく必要はない。つまり、穿孔も、従来の歪曲も必要ではない。従って、土台基板は完全に平坦である。他の形態では土台基板に隆起部が備えられている。この隆起部は、例えば、鋳造（Praegen）過程またはエッチング技術によって形成される。整合印を土台基板に付けておくことが有効である。後に続くプロセスの際に、整合のためにこの印を使用することができる。整合印は、例えば、レーザー、エッチング、鋳造、穿孔または加圧によって施すことができる。
【００１２】
次の工程では、第１主要面側に第１メタライジングを備え、第２主要面側に第２メタライジングを備えている半導体チップが用意される。この際、第１メタライジングは、接触パッドの形で半導体チップに構成されている。第２メタライジングは、第２主要面側の少なくとも１つの半導体チップを完全に覆っている形態であるのが好ましい。半導体チップが、例えば、ダイオードまたは半導体スイッチである場合、半導体チップの第２主要面側は、活性表面を備えている。第２メタライジングは、裏面メタライジング（Rueckseitenmetallisierung）とも称す。
【００１３】
更なる工程では、少なくとも１つの半導体チップが土台基板に設けられる。この際、第２メタライジングと土台基板とが対向している。半導体チップは、ダイボンディング（Diebonden）によって土台基板へ設けることができる。従って、合金工程でダイボンディングが行われることが好ましい。加えて、第２メタライジングが金によって被膜されていると有利である。少なくとも１つの半導体チップを土台基板に接続するためには、合金の代わりに、同じく伝導性の粘着剤または半田プロセスも使用できる。土台基板に隆起部が備えられている場合、少なくとも１つの半導体チップが隆起部に設けられる。半導体チップの面は、この際、隆起部の面に適合している。しかし、このことは必ずしも必要ではない。半導体チップは、隆起部から突出していることもあれば、隆起部が半導体チップよりも大きな面積を備えていることもある。
【００１４】
次の工程では、土台基板に少なくとも１つの接触部が設けられる。このとき、一方が半導体チップに割り当てられ、他方が半導体構成素子の端子面となる個所を示す位置に決定されるように、接触部が基板に配置される。半導体チップに割り当てられた接触部が、少なくとも１つの半導体チップの少なくとも１つの側面の辺と隣り合うように配置されていることが好ましい。
【００１５】
単一半導体として半導体構成素子を完成する場合、半導体構成素子は、１０個までの接触部を有している。実施形態では、接触部を金からなる球体として構成することができる。この場合、従来のワイヤボンダー（Wirebonder）によって実施可能である。あるいは、接触部を半導体小プレートとして実施することも可能である。この場合、少なくとも１つの半導体チップと土台基板の半導体小プレートとの固着技術は、同じように可能である。後に続く加工工程でも、半導体チップと半導体小プレートとには、同一のメタライジングが施される。メタライジング（半田工程）は、例えば、伝導プレートを用いて行なわれるものであり、簡単でしかも良好な接続性を確実に確立する。このため、金の球体と比較して、半導体小プレートは、その形状を任意に形成することができるという利点がある。これら半導体小プレートは、正方形とすることが好ましい。これにより、少なくとも１つの半導体チップの接触部と第１メタライジングとの間の接続を、ボンド配線によって極めて簡単に行うことができる。金の球体と違い、半導体小プレートの接触部は、ボンド配線によって壊される（versproeden）ことがない。
【００１６】
少なくとも１つの接触部を土台基板に設けた後、次の製造工程では、少なくとも１つの接触部と第１メタライジングとの間の電気的接続が行われる。接続は、通常のボンド配線によって行われる。本発明の半導体構成素子がハウジングに複数の半導体チップを有している場合、第１メタライジングが少なくとも２つの半導体チップと電気的に相互に接続していることが考えられる。この場合、簡単な方法でマルチチップモジュールを製造することができる。
【００１７】
隆起部の備えられた土台基板の場合、接触部を金の球体または半導体小プレートの形で設ける必要はない。なぜなら、隆起部自体が接触部を構成しているからである。「接触部隆起」は、既に土台基板の所望の場所に存在している。従って、「接触部隆起」に直接ボンド配線を行うことができる。
【００１８】
次の工程ではハウジングが設けられる。ハウジングは、プラスチック鋳造化合物から構成されており、例えば、トランスファー鋳造によって設けられることが好ましい。ハウジングは、少なくとも１つの半導体チップと、この半導体チップに割り当てられた（つまり電気的に接続されている）接触部とを取り囲むように設計されている。複数の異なる半導体構成素子を備えている半導体チップが多数土台基板に設けられているので、鋳造体の形状は、個々の半導体チップ（einzelnen Halbleiterchip）、唯一のハウジングに帯状に配置された半導体チップ、または、ハウジングの固着部に配置されている半導体チップを取り囲むことができる。プラスチック鋳造化合物として、従来の硬化性（Duro）あるいは熱可塑性物質を使用できる。
【００１９】
次の工程では、半導体構成素子を製造するために、土台基板が完全に取り除かれる。土台基板の除去は、湿式化学的に、プラズマエッチング、研削、またはかんなによる加工を経て行うことができる。このとき、すでに第２主要面に達している第２メタライジングと少なくとも第１コンタクトとを有している半導体構成素子の第２主要面が出現するまで、土台基板の平坦化が行われる。隆起部が備えられた基板の場合、ハウジングに達したところで土台基板の平坦化が終了する。その結果、隆起部はハウジングに残る。続いて、第２メタライジングと、ハウジングの第２主要面と面一になっている接触部とに、半田層が設けられる。この層は、例えば、金拡散阻止層または半田に適切な層として構成されている。
【００２０】
最終工程では、例えば、レーザー、旋盤、切削または水流によって半導体構成素子が個別化される。当然、鋳造用化合物によって取り囲まれている半導体チップは、土台基板を除去する前に固定部に設けられている。入手しやすいＵＶ薄片または真空チャックあるいは鋳造体そのものによって固定が行われる。
【００２１】
本発明とその利点を以下の図を参考に説明する。
【００２２】
図１（ａ）,１（ｂ）,１（ｃ）は、それぞれ、まだ土台基板に設けられている本発明の半導体構成素子の断面を示す。図２（ａ）,２（ｂ）は、それぞれ、図１（ａ）,１（ｂ）における本発明の半導体構成素子の俯瞰図を示す。図３（ａ）,３（ｂ）は、それぞれ、第２メタライジングと接触部とに半田層が設けられている本発明の半導体構成素子の断面図を示す。図４は、２つの半導体チップを備えた本発明の半導体構成素子の断面図を示す。図５は、更なる本発明の半導体構成素子の俯瞰図を示す。図６は、様々な方法で鋳造された（umgossene）プラスチックハウジングに設けられている土台基板の断面図を示す。図７は、図６の土台基板の俯瞰図を示す。
【００２３】
図１（ａ）に、土台基板１１が除去される前の（プロセス層（Ａｇ，Ｐｄなど）を有する、または有しない）土台基板１１にある本発明の半導体構成素子を示す。土台基板１１には、第１メタライジング７と第２メタライジング８とを有する半導体チップ４が設けられている。この際、第２メタライジング８は、土台基板１１と直接接続している。金の球体としての接触部１０が、土台基板１１上の半導体チップ４の、右側の辺の隣に設けられる。接触部１０と半導体チップ４の接触パッドを示す第１メタライジング７との間の電気的接続は、ボンド配線９によって行われている。例えばトランスファー鋳造によって土台基板１１に設けられたハウジング１に、半導体チップ４と接触部１０とが取り囲まれている。
【００２４】
図１（ｂ）は、基本的には図１（ａ）と同じ構造を示している。図１（ｂ）は、金の球体１０の代わりに半導体小プレート１０が備えられている点で異なっている。この小プレートは、メタライジング１３を介して土台基板１１と接続している。この場合、メタライジング１３と半導体チップの第２メタライジング８とが同じ材料から構成されていることが好ましい。これにより、半導体チップ４と半導体小プレート１０とを、１つの工程で実施することができる。
【００２５】
図１（ａ）と１（ｂ）とに示す半導体構成素子の場合、第２メタライジング８も、接触部１０も、土台基板１１と直接接触していることが重要である。例えば、エッチングプロセスを経て土台基板１１を除去した後、第２メタライジング８と接触部１０とは、半導体構成素子１の第２主要面３と面一に位置している。このことは、図３（ａ）,３（ｂ）から明らかである。これらの図では、例えば、伝導プレートを用い、周知の方法によって半導体構成素子を電気的に接続できるように、第２メタライジング８および接触部１０にはあらかじめ半田層が備えられている。しかし、必ずしも半田層を設ける必要はない。半田接触部は、熱による錫めっき（Feuerverzinnen）によっても形成することができる。
【００２６】
図１（ｃ）では、半導体チップ４が隆起部に設けられている。本実施例では、この隆起部は半導体チップ４の大きさに適合しており、鋳造によって製造されている。ボンド配線９は、接触部１０として使用される隆起部１６に直接設けられている。この場合、土台基板の除去の後、外部から接触可能な接触部も生じるように、隆起部１６が最大で半導体構成素子の第２主要面３まで達していてもよい。この図１（ｃ）では、隆起部は半導体構成素子の第２主要面３まで達していない。従って、土台基板を除去する際に、隆起部の一部（つまり、第２主要面３まで達している部分）が共に平坦化され、その結果、平坦な面が生じる（図３（ｃ）参照）。
【００２７】
図１（ｄ）から、エッチング技術によっても隆起部１６を第２主要面から形成できることが明らかである。これに対して、基板の他の主要面は平坦である。図１（ｄ）で示すように、半導体チップは、隆起部の横側から突出していることもある。半導体チップは、隆起の両側に生じていてもよい。
【００２８】
図２（ａ）、２（ｂ）および２（ｃ）は、図１（ａ）、１（ｂ）および１（ｃ）に基づく本発明の半導体構成素子の俯瞰図を示す。本実施例では、半導体チップ４は、それぞれ、２つの接触パッド（第１メタライジング７）を備えている。これら接触パッドは、ボンド配線９を介して、接触部１０にそれぞれ接続している。図２（ａ）から明らかなように、図２（ａ）では金の球体としての接触部が丸い形状をしている。これに対して、図２（ｂ）の接触部１０は、正方形になっている。半導体小プレート１２は、基本的には、どのような形状であってもよい。同様のことが、任意に形成することができる隆起部１６にも当てはまる。図２（ｃ）では、これら隆起部の形状が正方形である。正方形の構造は、特に、ボンド配線９を半導体小プレート１２の表面に簡単に接続することを可能にする。
【００２９】
当然、第１メタライジング７の接触パッドの数は、図１〜図３に示す実施例以外の数でもよい。また、本発明の半導体素子は、ローピン構造にのみ、特に適しているわけではない。ローピン構造は、半導体チップ４の隣に配置されている接触部１０を１０個まで有している。その場合には、例えば半導体チップの外辺に沿って接触部１０を配置することができる。
【００３０】
図４は、本発明の半導体構成素子の更なる実施例を示す。半導体構成素子は、相互に隣り合って配置されている２つの半導体チップ４，４’を備えている。両方の半導体チップ４，４’は、第１メタライジング７，７’および第２メタライジング８，８’をそれぞれ備えている。この場合、第２メタライジング８，８’は、半導体構成素子１の第２主要面３の面と面一になっている。第１メタライジング７，７’の接触パッドは、それぞれ、ボンド配線９を介して、接触部１０，１０’に接続されている。接触部１０，１０’は、同様に、半導体構成素子１の第２主要面３に達している。この際、第２メタライジング８，８’および接触部１０，１０’は、半田層１４によってそれぞれ覆われている。本実施例では、半導体チップ４，４’の接触パッド７，７’は、ボンド配線９’’を介して、それぞれ相互に接続されている。従って、半導体チップ４，４’は、信号を相互に交換することができる。しかし、半導体チップ４，４’に何ら電気的接続が生じておらず、これらチップは、単に１つのハウジングに備えられているだけであるとも考えられる。更に、他の実施形態では、複数の半導体チップが半導体構成素子１に備えられていることも考えられる
図５は、本発明の半導体構成素子の更なる実施例の俯瞰図を示す。この実施例では、半導体チップ４が、半導体チップ４の第１主要側面に第１メタライジングを構成する６個の接触パッド７を備えている。接触パッド７は、ボンド配線９を介して、ここでは半導体小プレート１２として構成されている接触部１０にそれぞれ接続している。基本的には、接触部１０の間隔Ａを任意に変化させることができる。同様に、接触パッド７とそれぞれに割り当てられている接触部１０との間隔Ｌを任意に変化させることができる。本発明の半導体構成素子は、その製造方法を通じて、半導体チップに対する接触部を、極めて柔軟な構造とすることができる。従って、原則的にはどの任意の「ピッチ間隔」を使用することもできる。
【００３１】
図６および７は、それぞれ、様々な形態のハウジング１が設けられているレジスト土台基板１１を示している。ここで、土台基板１１には、複数の半導体チップおよびこれらに割り当てられている接触部が、規則的な配置（例えば網目状（Raster））に設けられている。図６の左半分では、半導体チップおよび割り当てられた接触部（図示せず）の鋳造の際に、各構造を１つずつ鋳造できることが明らかである。一方、図６の中央に示されているように、列に配置されている半導体チップが、唯一のハウジング１に備えられていることも考えられる。同様に、網目状に配置されている半導体チップは、唯一のハウジング１によって取り囲まれる。従って、列に配置されている場合と網目状とに配置されている場合とでは、半導体構成素子を個別化する前に、薄片を用いてこれら素子を固定する必要はない。固定は、鋳造体そのものによって行われる。同様に、レーザー切断によって、各任意のパッケージの外形を得ることができる。これにより、プレート面をより効率的に利用できる。
【００３２】
従って、本発明では、特に単一半導体に使用できる半導体構成素子を、経費をかけずに製造することができる。従来の技術で知られている材料を、半導体構成素子自体や土台基板のために使用することが可能である。特に、本発明の方法は、例えばメタライジング、穿孔または圧縮のような土台基板の加工が必要なく、上述したように行うことができることに利点がある。レイアウト、つまり半導体チップに対する接触部の配置を、非常に柔軟に行うことができる。従って、土台基板を変化させる必要は決してない。更に、土台基板には、非常に高密度な構造を実現することが可能である。なぜなら、個々の半導体構成素子の間には、のこぎり切断、レーザー切断、水流、またはフライス盤用の幅だけが必要だからである。
【００３３】
本発明は、更に、マルチチップ半導体構成素子も単一チップ半導体構成素子をも可能にする。マルチチップ、あるいはマルチチップモジュールのどちらを製造するかは、ハウジングを設ける際に初めて決定される。ここでも、土台基板を変更する必要はない。両側がメタライジングされた半導体チップを使用すると、垂直集積単一半導体を活用できる。このようにして、半導体チップすなわち半導体構成素子の全体の寸法を小さくすることができる。チップの大きさが０．３×０．３×０．１４ｍｍの場合、ハウジングの大きさは、従って、例えば、０．８×０．５×０．４ｍｍである。
【図面の簡単な説明】
【００３４】
【図１】（ａ）（ｂ）（ｃ）（ｄ）は、まだ土台基板に設けられている本発明の半導体構成素子の断面図である。
【図２】（ａ）（ｂ）（ｃ）は、それぞれ、図１（ａ）（ｂ）（ｃ）における本発明の半導体構成素子の俯瞰図である。
【図３】（ａ）（ｂ）（ｃ）は、それぞれ、第２メタライジングと接触部とに半田層が設けられている本発明の半導体構成素子の断面図である。
【図４】２つの半導体チップを備えた本発明の半導体構成素子の断面図である。
【図５】更なる本発明の半導体構成素子の俯瞰図である。
【図６】様々な方法に鋳造されたプラスチックハウジングに設けられている土台基板の断面図である。
【図７】図６の土台基板の俯瞰図である。
【図１】
2005252278.tif 000003
【図２】
2005252278.tif 000004
【図３】
2005252278.tif 000005
【図４】
2005252278.tif 000006
【図５】
2005252278.tif 000007
【図６】
2005252278.tif 000008
【図７】
2005252278.tif 000009