(57)【要約】【課題】  高速シリアルＩ／ＦであるPCI Expressシステムを、より一層高速化できる等、有効に活用できる画像機器システムを提供する。【解決手段】  各画像機器１，２はルートコンプレックス７を介することなくスイッチ３，４を最上位として木構造に接続されているので、ルートコンプレックス７を経る場合よりもより一層のデータ転送の高速化を図れる。また、単一の画像機器で全ての機能を揃えると、高コストとなってしまうが、仕様の異なる複数の画像機器１，２がルートコンプレックス７を介して接続され、画像機器１，２間でデータ転送が可能とされているので、他方の画像機器２の仕様（例えば、低速仕様、白黒仕様等）では所望の画像処理を行えない場合には、処理速度は低下するが、一方の画像機器１のリソースを利用することで所望の画像処理（例えば、高速仕様、カラー仕様等）を行えるシステムを構築できる。【選択図】    図１５
2005148896.tif 000002
【特許請求の範囲】
【請求項１】
各々の機器を構成する制御部、ストレージ、その他のデバイスが木構造によるデータ通信網としてポイントツーポイントで送受信独立の通信チャネルが確立される高速シリアルインタフェースシステム上のスイッチを最上位として前記木構造で接続された仕様の異なる複数の画像機器と、
これらの画像機器の前記木構造における最上位の前記スイッチの根元側が共通に接続されるルートコンプレックスと、
を備える画像機器システム。
【請求項２】
前記高速シリアルインタフェースシステムがPCI Expressシステムである、ことを特徴とする請求項１記載の画像機器システム。
【請求項３】
複数のルートコンプレックスが共通に接続されるアドバンストスイッチを備える、請求項１又は２記載の画像機器システム。
【請求項４】
複数の画像機器中、その一つは相対的に高速仕様の画像機器であり、他の一つは相対的に低速仕様の画像機器である、請求項１又は２記載の画像機器システム。
【請求項５】
複数の画像機器中、その一つはカラー仕様の画像機器であり、他の一つは白黒仕様の画像機器である、請求項１又は２記載の画像機器システム。
【請求項６】
複数の画像機器中、その一つはレーザプリンタ仕様の画像機器であり、他の一つはインクジェットプリンタ仕様の画像機器である、請求項１又は２記載の画像機器システム。
【請求項７】
複数の画像機器中、その一つは広幅仕様の画像機器であり、他の一つはＡ３サイズ仕様の画像機器である、請求項１又は２記載の画像機器システム。
【請求項８】
スイッチを最上位として木構造で接続される複数のデバイス中、相関の強いデバイス同士を前記スイッチに対して末端側共通スイッチを介して接続されている、請求項１ないし７の何れか一記載の画像機器システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば各種画像形成処理等のために利用される画像機器システムに関する。
【背景技術】
【０００２】
一般に、画像データその他のデータを扱う機器・システムでは、デバイス間のインタフェースにＰＣＩバスが使用されている。しかし、パラレル方式のＰＣＩバスでは、レーシングやスキューなどの問題があり、高速・高画質の画像機器に使用するには、転送レートが低い段階にきており、最近では、ＰＣＩバスのようなパラレル方式のインタフェースに代えて、高速シリアルインタフェースの使用が検討されている。従来、一般的に広く用いられているシリアルインタフェースとしてIEEE1394やUSB等の規格があるが、ＰＣＩと比較した場合は転送レートが不足しており、さらにスケーラブルなバス幅確保が困難等の不具合がある。このため、他の高速シリアルインタフェースとして、ＰＣＩバス方式の後継規格に当るPCI Express（登録商標）なるインタフェースの使用が検討されている。
【０００３】
このPCI Expressシステムは、詳細は後述するが、概略的には、例えば、非特許文献１中の図１等に示されるようなルートコンプレックス−スイッチ（任意階層）−デバイス等のツリー構造（木構造）によるデータ通信網として構成されている。
【０００４】
【非特許文献１】“PCI Express 規格の概要”Interface誌、July  2003 里見尚志
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、このようなPCI Expressシステムを単純に利用した場合、各デバイス間のデータ転送に際して木構造の根元に位置するルートコンプレックスを経る経路を利用することとなり、データ転送の高速化を図れない場合もあり、PCI Expressの機能を充分に活用しているとは言いがたい場合もある。
【０００６】
また、画像機器に関しては、より一層の高速・高機能化が要求される傾向にあるが、全ての機能等を単独の画像機器で揃えようとすると高コストになってしまうとともに、これらの高速・高機能は常に利用するものではないので無駄の多い機器となってしまう。
【０００７】
本発明の目的は、高速シリアルインタフェースであるPCI Expressシステムを、より一層高速化できる等、有効に活用できる画像機器システムを提供することである。
【課題を解決するための手段】
【０００８】
請求項１記載の発明の画像機器システムは、各々の機器を構成する制御部、ストレージ、その他のデバイスが木構造によるデータ通信網としてポイントツーポイントで送受信独立の通信チャネルが確立される高速シリアルインタフェースシステム上のスイッチを最上位として前記木構造で接続された仕様の異なる複数の画像機器と、これらの画像機器の前記木構造における最上位の前記スイッチの根元側が共通に接続されるルートコンプレックスと、を備える。
【０００９】
請求項２記載の発明は、請求項１記載の画像機器システムにおいて、前記高速シリアルインタフェースシステムがPCI Expressシステムである。
【００１０】
請求項３記載の発明は、請求項１又は２記載の画像機器システムにおいて、複数のルートコンプレックスが共通に接続されるアドバンストスイッチを備える。
【００１１】
請求項４記載の発明は、請求項１又は２記載の画像機器システムにおいて、複数の画像機器中、その一つは相対的に高速仕様の画像機器であり、他の一つは相対的に低速仕様の画像機器である。
【００１２】
請求項５記載の発明は、請求項１又は２記載の画像機器システムにおいて、複数の画像機器中、その一つはカラー仕様の画像機器であり、他の一つは白黒仕様の画像機器である。
【００１３】
請求項６記載の発明は、請求項１又は２記載の画像機器システムにおいて、複数の画像機器中、その一つはレーザプリンタ仕様の画像機器であり、他の一つはインクジェットプリンタ仕様の画像機器である。
【００１４】
請求項７記載の発明は、請求項１又は２記載の画像機器システムにおいて、複数の画像機器中、その一つは広幅仕様の画像機器であり、他の一つはＡ３サイズ仕様の画像機器である。
【００１５】
請求項８記載の発明は、請求項１ないし７の何れか一記載の画像機器システムにおいて、スイッチを最上位として木構造で接続される複数のデバイス中、相関の強いデバイス同士を前記スイッチに対して末端側共通スイッチを介して接続されている。
【発明の効果】
【００１６】
本発明によれば、基本的に、各画像機器はルートコンプレックスを介することなくスイッチを最上位として木構造に接続されているので、ルートコンプレックスを経る場合よりもより一層のデータ転送の高速化を図ることができる。また、単一の画像機器で全ての機能を揃えると、高コストとなってしまうが、仕様の異なる複数の画像機器がルートコンプレックスを介して接続され、画像機器間でデータ転送が可能とされているので、他方の画像機器の仕様（例えば、低速仕様、白黒仕様、インクジェットプリンタ仕様、Ａ３サイズ仕様等）では所望の画像処理を行えない場合には、処理速度は低下するが、一方の画像機器のリソースを利用することで所望の画像処理（例えば、高速仕様、カラー仕様、レーザプリンタ仕様、広幅仕様等）を行えるシステムを構築できる。さらには、アドバンストスイッチを用いることにより、複数の画像機器システム間を接続することも可能となる。また、複数のデバイス中で相関の強いデバイス同士を末端側共通スイッチに接続することにより、相関の強いデバイス間のデータ転送経路の設定を容易にして、これらのデバイス間でのデータ転送をより一層高速化することができる。
【発明を実施するための最良の形態】
【００１７】
本発明を実施するための最良の形態について図面を参照して説明する。
【００１８】
［PCI Express規格の概要］
まず、本実施の形態は高速シリアルバスの一つであるPCI Express（登録商標）を利用するものであり、本実施の形態の前提として当該PCI Express規格の概要について、非特許文献１の一部抜粋により説明する。ここに、高速シリアルバスとは、１本の伝送路を用いてシリアル（直列）伝送により高速（１００Ｍｂｐｓ程度以上）にデータをやり取りすることができるインタフェースを意味する。
【００１９】
PCI Expressは、PCIの後継規格としてコンピュータ全般に通用する標準拡張バスとして規格化されたバスであり、概略的には、低電圧差動信号伝送、ポイントツーポイントで送受信独立の通信チャネル、パケット化されたスプリットトランザクション、リンク構成の違いによる高いスケーラビリティなどの特徴を持つ。
【００２０】
図１に既存のPCIシステム、図２にPCI Expressシステムの各々の構成例を示す。既存のPCIシステムにあっては、ＣＰＵ１００やＡＧＰグラフィックス１０１やメモリ１０２が接続されたホストブリッジ１０３に対して、PCI-X（PCIの上位互換規格）デバイス１０４ａ，１０４ｂがPCI-Xブリッジ１０５ａを介して接続されたり、PCI-Xデバイス１０４ｃ，１０４ｄが接続されたPCI-Xブリッジ１０５ｂやPCIバススロット１０６が接続されたPCIブリッジ１０７がPCI-Xブリッジ１０５ｃを介して接続されたりしたツリー構造（木構造）とされている。
【００２１】
これに対して、PCI Expressシステムにあっては、ＣＰＵ１１０やメモリ１１１が接続されたルートコンプレックス１１２に対して、PCI Expressグラフィックス１１３がPCI Express１１４ａにより接続され、また、エンドポイント１１５ａやレガシーエンドポイント１１６ａがPCI Express１１４ｂにより接続されたスイッチ１１７ａがPCI Express１１４ｃにより接続され、さらには、エンドポイント１１５ｂやレガシーエンドポイント１１６ｂがPCI Express１１４ｄにより接続されたスイッチ１１７ｂやPCIバススロット１１８が接続されたPCIブリッジ１１９がPCI Express１１４ｅにより接続されたスイッチ１１７ｃがPCI Express１１４ｆにより接続されたツリー構造（木構造）とされている。
【００２２】
実際に想定されるPCI Expressプラットホーム例を図３に示す。図示例は、ディスクトップ／モバイルへの適用例を示し、ＣＰＵ１２１がＣＰＵホストバス１２２により接続され、メモリ１２３が接続されたメモリハブ１２４（ルートコンプレックスに相当する）に対して、例えば、グラフィックス１２５がｘ１６のPCI Express１２６ａにより接続され、また、変換機能を有するＩ／Ｏハブ１２７がPCI Express１２６ｂにより接続されている。このＩ／Ｏハブ１２７には、例えば、Serial ATA１２８によりメモリ１２９が接続され、LPC１３０によりローカルＩ／Ｏ１３１が接続され、USB 2.0１３２やPCIバススロット１３３が接続されている。さらには、Ｉ／Ｏハブ１２７には、PCI Express１２６ｃによりスイッチ１３４が接続され、このスイッチ１３４には、各々、PCI Express１２６ｄ，１２６ｅ，１２６ｆによりモバイルドック１３５、ギガビットイーサネット１３６（イーサネットは登録商標）、アドインカード１３７が接続されている。
【００２３】
即ち、PCI Expressシステムでは、従来のPCI，PCI-X，AGPといったバスがPCI Expressで置き換わり、既存のPCI／PCI-Xデバイスを接続するためにブリッジが使用される。チップセット間の接続もPCI Express接続となり、IEEE1394，Serial ATA，USB 2.0などの既存のバスはＩ／ＯハブによりPCI Expressに接続される。
【００２４】
［PCI Expressの構成要素］
Ａ．ポート（Port）／レーン（Lane）／リンク（Link）
図４に物理層の構造を示す。ポートは、物理的には同一半導体内にあり、リンクを形成するトランスミッタ／レシーバの集合で、論理的にはコンポーネント間を１対１で接続（ポイント・ツー・ポイント）するインタフェースを意味する。転送レートは、例えば片方向２．５Ｇｂｐｓとされている。レーンは、例えば０．８Ｖの差動信号ペアのセットで、送信側の信号ペア（２本）、受信側の信号ペア（２本）からなる。リンクは、２つのポートとその間を結ぶレーンの集まりであり、コンポーネント間のデュアルシンプレックス通信バスである。「ｘＮリンク」はＮ本のレーンから構成され、現在の規格では、Ｎ＝１，２，４，８，１６，３２が定義されている。図示例は、ｘ４リンク例である。例えば、図５に示すように、デバイスＡ，Ｂ間を結ぶこのレーン幅Ｎを可変することにより、スケーラブルなバンド幅を構成することが可能となる。
【００２５】
Ｂ．ルートコンプレックス（Root Complex）
ルートコンプレックス１１２は、Ｉ／Ｏ構造の最上位に位置し、ＣＰＵやメモリサブシステムをＩ／Ｏに接続する。ブロック図などでは、図３に示すように、「メモリハブ」と記述されることが多い。ルートコンプレックス１１２（又は、１２４）は、１つ以上のPCI Expressポート（ルートポート）（図２中では、ルートコンプレックス１１２中の四角で示す）を持ち、各々のポートは独立したＩ／Ｏ階層ドメインを形成する。Ｉ／Ｏ階層ドメインは、単純なエンドポイントである場合（例えば、図２中のエンドポイント１１５ａ側の例）や、多数のスイッチやエンドポイントから形成される場合（例えば、図２中のエンドポイント１１５ｂやスイッチ１１７ｂ，１１５ｃ側の例）がある。
【００２６】
Ｃ．エンドポイント（End Point）
エンドポイント１１５は、タイプ００ｈのコンフィグレーション空間ヘッダを持つデバイス（具体的には、ブリッジ以外のデバイス）で、レガシーエンドポイントとPCI Expressエンドポイントとに分けられる。両者の大きな違いは、PCI ExpressエンドポイントはＢＡＲ（ベースアドレスレジスタ）で基本的にＩ／Ｏポートリソースを要求せず、このためＩ／Ｏリクエストを要求しない。また、PCI Expressエンドポイントは、ロックリクエストもサポートしていない。
【００２７】
Ｄ．スイッチ（Switch）
スイッチ１１７（又は、１３４）は、２つ以上のポートを結合し、ポート間でのパケットルーティングを行う。コンフィグレーションソフトウェアからは、当該スイッチは、図６に示すように、仮想PCI-PCIブリッジ１４１の集合体として認識される。図中、両矢印はPCI Expressリンク１１４（又は、１２６）を示し、１４２ａ〜１４２ｄはポートを示す。このうち、ポート１４２ａはルートコンプレックスに近い方のアップストリームポートであり、ポート１４２ｂ〜１４２ｄはルートコンプレックスから遠い方のダウンストリームポートである。
【００２８】
Ｅ．PCI Express１１４ｅ−PCIブリッジ１１７
PCI ExpressからPCI／PCI-Xへの接続を提供する。これにより、既存のPCI／PCI-XデバイスをPCI Expressシステム上で使用することができる。
【００２９】
［階層アーキテクチャ］
従来のＰＣＩのアーキテクチャは、図７（ａ）に示すように、プロトコルとシグナリングが密接に関連する構造であり階層という考え方はなかったが、PCI Expressでは、図７（ｂ）に示すように、一般的な通信プロトコルやInfiniBandのように、独立した階層構造とされ、各層に分けて仕様が定義されている。即ち、最上位のソフトウェア１５１、最下位の機構（メカニカル）部１５２間に、トランザクション層１５３、データリンク層１５４、物理層１５５を持つ構造とされている。これにより、各層のモジュール性が確保され、スケーラビリティを持たせることやモジュールの再利用が可能となる。例えば、新たな信号コーディング方式や伝送媒体を採用する場合、物理層を変更するだけでデータリンク層やトランザクション層は変更せずに対応できる。
【００３０】
PCI Expressのアーキテクチャの中心となるのは、トランザクション層１５３、データリンク層１５４、物理層１５５であり、各々図８を参照して説明する以下のような役割を持つ。
【００３１】
Ａ．トランザクション層１５３
トランザクション層１５３は、最上位に位置し、トランザクションレイヤパケット（ＴＬＰ）の組み立て、分解機能を持つ。トランザクションレイヤパケット（ＴＬＰ）は、リード／ライト、各種イベントといったトランザクションの伝達に用いられる。また、トランザクション層１５３は、トランザクションレイヤパケット（ＴＬＰ）のためのクレジットを用いたフロー制御を行う。各層１５３〜１５５におけるトランザクションレイヤパケット（ＴＬＰ）の概要を図９に示す（詳細は、後述する）。
【００３２】
Ｂ．データリンク層１５４
データリンク層１５４の主な役割は、エラー検出／訂正（再送）によりトランザクションレイヤパケット（ＴＬＰ）のデータ完全性を保証することと、リンク管理である。データリンク層１５４間では、リンク管理やフロー制御のためのパケットのやり取りを行う。このパケットは、トランザクションレイヤパケット（ＴＬＰ）と区別するために、データリンクレイヤパケット（ＤＬＬＰ）と呼ばれる。
【００３３】
Ｃ．物理層１５５
物理層１５５は、ドライバ、入力バッファ、パラレル−シリアル／シリアル−パラレル変換器、ＰＬＬ、インピーダンス整合回路といったインタフェース動作に必要な回路を含んでいる。また、論理的な機能としてインタフェースの初期化・保守の機能を持つ。物理層１５５は、データリンク層１５４／トランザクション層１５３を実際のリンクで使用される信号技術から独立させる役目も持っている。
【００３４】
なお、PCI Expressのハードウェア構成上、エンベデッド・クロックという技術を採用しており、クロック信号はなく、クロックのタイミングはデータ信号中に埋め込まれており、受信側でデータ信号のクロスポイントを基にクロックを抽出する方式とされている。
【００３５】
［コンフィグレーション空間］
PCI Expressは、従来のPCIと同様にコンフィグレーション空間を持つが、その大きさは従来のPCIが２５６バイトであるのに対して、図１０に示すように、４０９６バイトへと拡張されている。これにより、多数のデバイス固有レジスタセットを必要とするデバイス（ホストブリッジなど）に対しても、将来的に十分な空間が確保されている。PCI Expressでは、コンフィグレーション空間へのアクセスは、フラットなメモリ空間へのアクセス（コンフィグレーションリード／ライト）で行われ、バス／デバイス／機能／レジスタ番号はメモリアドレスにマップされている。
【００３６】
当該空間の先頭２５６バイトは、PCIコンフィグレーション空間として、ＢＩＯＳや従来のＯＳからＩ／Ｏポートを使用した方法でもアクセスできる。従来のアクセスをPCI Expressでのアクセスに変換する機能は、ホストブリッジ上に実装される。００ｈから３ＦｈまではPCI2.3互換のコンフィグレーションヘッダとなっている。これにより、PCI Expressで拡張された機能以外であれば、従来のＯＳやソフトウェアをそのまま使用することができる。即ち、PCI Expressにおけるソフトウェア層は、既存のPCIと互換性を保ったロード・ストア・アーキテクチャ（プロセッサが直接Ｉ／Ｏレジスタをアクセスする方式）を継承している。しかし、PCI Expressで拡張された機能（例えば、同期転送やＲＡＳ（Reliability,Availability and Serviceability）などの機能）を使用するには、４ＫバイトのPCI Express拡張空間にアクセスできるようにする必要がある。
【００３７】
なお、PCI Expressとしては様々なフォームファクタ（形状）が考えられるが、具体化している例としては、アドインカード、プラグインカード（NEWCARD）、Mini PCI Expressなどがある。
【００３８】
［PCI Express のアーキテクチャの詳細］
PCI Express のアーキテクチャの中心となっているトランザクション層１５３、データリンク層１５４、物理層１５５について、各々詳細に説明する。
【００３９】
Ａ．トランザクション層１５３
トランザクション層１５３の主な役割は、前述したように、上位のソフトウェア層１５１と下位のデータリンク層１５４との間でトランザクションレイヤパケット（ＴＬＰ）の組み立てと分解を行うことである。
【００４０】
ａ．アドレス空間とトランザクションタイプ
PCI Expressでは、従来のPCIでサポートされていたメモリ空間（メモリ空間とのデータ転送用）、Ｉ／Ｏ空間（Ｉ／Ｏ空間とのデータ転送用）、コンフィグレーション空間（デバイスのコンフィグレーションとセットアップ用）に加えて、メッセージ空間（PCI Expressデバイス間のインバンドでのイベント通知や一般的なメッセージ送信（交換）用…割り込み要求や確認は、メッセージを「仮想ワイヤ」として使用することにより伝達される）が追加され、４つのアドレス空間が定義されている。各々の空間に対してトランザクションタイプが定義されている（メモリ空間、Ｉ／Ｏ空間、コンフィグレーション空間は、リード／ライト、メッセージ空間は基本（ベンダ定義含む））。
【００４１】
ｂ．トランザクションレイヤパケット（ＴＬＰ）
PCI Expressは、パケット単位で通信を行う。図９に示したトランザクションレイヤパケット（ＴＬＰ）のフォーマットにおいて、ヘッダのヘッダ長は３ＤＷ（ＤＷはダブルワードの略；合計１２バイト）又は４ＤＷ（１６バイト）で、トランザクションレイヤパケット（ＴＬＰ）のフォーマット（ヘッダ長とペイロードの有無）、トランザクションタイプ、トラフィッククラス（ＴＣ）、アトリビュートやペイロード長などの情報が含まれる。パケット内の最大ペイロード長は１０２４ＤＷ（４０９６バイト）である。
【００４２】
ＥＣＲＣは、エンドツーエンドのデータ完全性を保証するためのもので、トランザクションレイヤパケット（ＴＬＰ）部分の３２ビットＣＲＣである。これは、スイッチ内部などでトランザクションレイヤパケット（ＴＬＰ）にエラーが発生した場合、ＬＣＲＣ（リンクＣＲＣ）ではエラーを検出できないためである（エラーとなったＴＬＰでＬＣＲＣが再計算されるため）。
【００４３】
リクエストは、完了パケットが不要なものと必要なものとがある。
【００４４】
ｃ．トラフィッククラス（ＴＣ）と仮想チャネル（ＶＣ）
上位のソフトウェアは、トラフィッククラス（ＴＣ）を使用することによりトラフィックの差別化（優先度をつける）を行うことができる。例えば、映像データをネットワークのデータよりも優先して転送する、といったことが可能となる。トラフィッククラス（ＴＣ）はＴＣ０からＴＣ７まで８つある。
【００４５】
仮想チャネル（ＶＣ：Vertual Channel）は、各々独立した仮想通信バス（同一のリンクを共用する複数の独立したデータ・フロー・バッファを使用するメカニズム）で、各々がリソース（バッファやキュー）を持ち、図１１に示すように、独立したフロー制御を行う。これにより、１つの仮想チャネルのバッファが満杯の状態（full）になっても、他の仮想チャネルの転送を行うことができる。つまり、物理的には１つのリンクを仮想的な複数のチャネルに分けることで、有効に使用することができる。例えば、図１１中に示すように、スイッチを経由してルートのリンクが複数のデバイスに分かれる場合、各デバイスのトラフィックの優先度を制御することができる。ＶＣ０は必須で、コストパフォーマンスのトレードオフに応じてその他の仮想チャネル（ＶＣ１〜ＶＣ７）が実装される。図１１中の実線矢印は、デフォルト仮想チャネル（ＶＣ０）を示し、破線矢印はその他の仮想チャネル（ＶＣ１〜ＶＣ７）を示している。
【００４６】
トランザクション層内では、トラフィッククラス（ＴＣ）が仮想チャネル（ＶＣ）にマッピングされる。１つの仮想チャネル（ＶＣ）に対して１つ又は複数のトラフィッククラス（ＴＣ）をマッピングできる（仮想チャネル（ＶＣ）の数が少ない場合）。単純な例では、各トラフィッククラス（ＴＣ）から各仮想チャネル（ＶＣ）に１対１、全てのトラフィッククラス（ＴＣ）を仮想チャネルＶＣ０にマッピングする、といったことが考えられる。ＴＣ０−ＶＣ０のマッピングは、必須／固定で、それ以外のマッピングは上位のソフトウェアから制御される。ソフトウェアはトラフィッククラス（ＴＣ）を利用することで、トランザクションの優先度を制御することが可能となる。
【００４７】
ｄ．フロー制御
受信バッファのオーバーフローを避け、伝送順序を確立するためにフロー制御（ＦＣ：Flow Control）が行われる。フロー制御は、リンク間のポイントツーポイントで行われ、エンドツーエンドではない。従って、フロー制御により最終的な相手（コンプリータ）にパケットが届いたことを確認することはできない。
【００４８】
PCI Expressのフロー制御は、クレジット・ベースで行われる（データ転送を始める前に、受け取り側のバッファの空き状況を確認し、オーバフロー、アンダフローが発生しないメカニズム）。即ち、受信側はリンク初期化時にバッファ容量（クレジット値）を送信側に通知し、送信側はクレジット値と送信するパケットの長さとを比較し、一定の残りがある場合のみパケットを送信する。このクレジットには6種類ある。
【００４９】
フロー制御の情報交換はデータリンク層のデータリンクレイヤパケット（ＤＬＬＰ）を使用して行われる。フロー制御はトランザクションレイヤパケット（ＴＬＰ）のみに適用され、データリンクレイヤパケット（ＤＬＬＰ）には適用されない（ＤＬＬＰは常時送受信可能）。
【００５０】
Ｂ．データリンク層１５４
データリンク層１５４の主な役割は、前述したように、リンク上の２つのコンポーネント間での信頼性の高いトランザクションレイヤパケット（ＴＬＰ）交換機能を提供することである。
【００５１】
ａ．トランザクションレイヤパケット（ＴＬＰ）の扱い
トランザクション層１５３から受け取ったトランザクションレイヤパケット（ＴＬＰ）に対しては、先頭に２バイトのシーケンス番号、末尾に４バイトのリンクＣＲＣ（ＬＣＲＣ）を付加して、物理層１５５に渡す（図９参照）。トランザクションレイヤパケット（ＴＬＰ）は、リトライバッファに保管され、相手から受信確認（ＡＣＫ）が届くまで再送される。トランザクションレイヤパケット（ＴＬＰ）の送信に失敗が続いた場合は、リンク異常であると判断して物理層１５５に対してリンクの再トレーニングを要求する。リンクのトレーニングが失敗した場合、データリンク層１５４の状態はインアクティブに遷移する。
【００５２】
物理層１５５から受け取ったトランザクションレイヤパケット（ＴＬＰ）は、シーケンス番号とリンクＣＲＣ（ＬＣＲＣ）が検査され、正常であればトランザクション層１５３に渡され、エラーがあった場合は再送を要求する。
【００５３】
ｂ．データリンクレイヤパケット（ＤＬＬＰ）
データリンク層１５４が生成するパケットは、データリンクレイヤパケット（ＤＬＬＰ）と呼ばれ、データリンク層１５４間でやり取りされる。データリンクレイヤパケット（ＤＬＬＰ）には、
・Ack／Nak：ＴＬＰの受信確認、リトライ（再送）
・InitFC1／InitFC2／UpdateFC：フロー制御の初期化とアップデート
・電源管理のためのＤＬＬＰ
なる種類がある。
【００５４】
図１２に示すように、データリンクレイヤパケット（ＤＬＬＰ）の長さは６バイトで、種類を示すＤＬＬＰタイプ（１バイト）、ＤＬＬＰの種類で固有の情報（３バイト）、ＣＲＣ（２バイト）から構成される。
【００５５】
Ｃ．物理層−論理サブブロック１５６
図８中に示す物理層１５５の論理サブブロック１５６での主な役割は、データリンク層１５４から受け取ったパケットを電気サブブロック１５７で送信できる形式に変換することである。また、物理層１５５を制御／管理する機能も有する。
【００５６】
ａ．データ符号化とパラレル−シリアル変換
PCI Expressは、連続した“０”や“１”が続かないように（長い期間、クロス・ポイントが存在しない状態が続かないようにするため）、データ符号化に８Ｂ／１０Ｂ変換を用いる。変換されたデータは、図１３中に示すように、シリアル変換され、ＬＳＢからレーン上に送信される。ここに、レーンが複数ある場合は（図１３はｘ４リンクの場合を例示している）、符号化の前にデータがバイト単位で各レーンに割り振られる。この場合、一見パラレル・バスのようにみえるが、レーン毎に独立した転送を行うので、パラレル・バスで問題となるスキューが大幅に緩和される。
【００５７】
ｂ．電源管理とリンクステート
リンクの消費電力を低く抑えるために、表１に示すように、Ｌ０／Ｌ０ｓ／Ｌ１／Ｌ２というリンクステートが定義されている。
【００５８】
【表１】
2005148896.tif 000003
【００５９】
Ｌ０が通常モードで、Ｌ０ｓからＬ２へと低消費電力となるが、Ｌ０への復帰にも時間がかかるようになる。図１４に示すように、ソフトウェアによる電源管理に加えて、アクティブステート電源管理を積極的に行うことにより、消費電力を極力小さくすることが可能となる。
【００６０】
Ｄ．物理層−電気サブブロック１５７
物理層１５５の電気サブブロック１５７での主な役割は、論理サブブロック１５６でシリアル化されたデータをレーン上に送信することと、レーン上のデータを受信して論理サブブロック１５６に渡すことである。
【００６１】
ａ．ＡＣカップリング
リンクの送信側では、ＡＣカップリング用のコンデンサが実装される。これにより、送信側と受信側のＤＣコモンモード電圧が同一である必要がなくなる。このため、送信側と受信側で異なる設計、半導体プロセス、電源電圧を使用することが可能となる。
【００６２】
ｂ．デエンファシス
PCI Expressでは、前述したように、８Ｂ／１０Ｂエンコーディングによってできるだけ連続した“０”や“１”が続かないように処理されるが、連続した“０”や“１”が続くこともある（最大５回）。この場合、送信側はデエンファシス転送を行わなければならないことが規定されている。同一極性のビットが連続する場合は、２つ目のビットからは差動電圧レベル（振幅）を３．５±０．５ｄＢ落とすことで、受信側で受け取る信号のノイズ・マージンを稼ぐ必要がある。これを、デエンファシスという。伝送路の周波数依存性減衰のため、変化するビットの場合は高周波成分が多く、減衰により受信側の波形が小さくなるが、変化しないビットの場合は高周波成分が少なく、相対的に受信側の波形が大きくなる。このため、受信側での波形を一定とするためにデエンファシスを行う。
【００６３】
［画像機器システム］
本実施の形態の画像機器システムは、前述したようなPCI Expressシステムを利用する上で、特に、その木構造について改良を加えて利用するようにしたものである。
【００６４】
図１５は、本実施の形態の画像機器システムにおける木構造例を示す原理的な模式図である。本実施の形態では、例えば仕様の異なる２つの画像機器１，２を備えるが、これらの画像機器１，２はPCI Expressシステム上のスイッチ３，４を最上位としてこれらの画像機器１，２を構成する複数のデバイスがエンドポイント位置に接続された木構造とされている。ここに、これらの画像機器１，２のうち、画像機器１は例えば高速仕様の画像機器であって、その構成要素となるデバイス５としては、例えば、制御部５ａ、入力部５ｂ、出力部５ｃ、ストレージ５ｄ、スイッチ５ｅ、画像処理部５ｆ、圧縮器５ｇ、伸長器５ｈ、データ変換部５ｉ、回転器５ｊ、画像合成器５ｋ等を備え、各々所望のレーン数（ポート数）でスイッチ３に接続されている。画像機器２は例えば低速仕様の画像機器であって、その構成要素となるデバイス６としては、例えば、制御部６ａ、入力部６ｂ、出力部６ｃ、ストレージ６ｄ、スイッチ６ｅ等を備え、各々所望のレーン数（ポート数）でスイッチ４に接続されている。
【００６５】
ここに、デバイス中、入力部とは、例えば原稿画像をＣＣＤにより読取り、電気信号に変換するスキャナエンジン等を意味する。また、出力部とは、画像データ等に基づき紙、その他の記録材に印字出力するプリンタエンジン等を意味する。ストレージは、一時的に画像データを保存するメモリや画像データを保存したりジャムバックアップ用に用いられるＨＤＤなどを意味する。圧縮器はデータを圧縮し、伸長器はデータを伸長するもので、両機能を有する圧縮伸長器を用いてもよい。回転器は、画像データを９０°、１８０°或いは２７０°回転するもので、例えば、Ａ４原稿２枚を集約してＡ４サイズ紙に印字する場合やトレイに入っている用紙の向きに印字画像を合わせる時などに使用される。データ変換器は、例えばプリンタ言語を展開する処理を行う部分である。画像合成器は、例えば画像データと印字データとを合成して１つのデータとする処理を行う部分である。
【００６６】
そして、これらの画像機器１，２を構成する最上位のスイッチ３，４をより上位（根元側）に位置する共通のルートコンプレックス７に接続することにより、画像機器システム８が構成されている。
【００６７】
このような構成によれば、高速シリアルバスであるPCI Expressシステムを利用しているので、基本的にデータ転送の高速化を図れるが、それに加えて、各々の画像機器１，２内でのデータ転送の一層の高速化を図ることができる。即ち、各画像機器１，２内のPCI Expressシステムはルートコンプレックスを介することなくスイッチ３，４を最上位とする木構造で接続されており、各デバイス５ａ〜５ｋ間、６ａ〜６ｅ間各々でのデータ転送がルートコンプレックスを経ることなく行われるため、高速処理が可能となる。
【００６８】
また、画像機器システム８全体を考えた場合、低コストで高機能なシステムを構築することができる。即ち、全ての機能を画像機器１のみで揃えると、高コストとなってしまうが、画像機器１，２に分散して構成すればよいので、低コストで済む。この場合、画像機器２側で高機能を必要とするときには、ルートコンプレックス７を経るため、単独機器の場合よりも低速とはなるが、ルートコンプレックス７を介して画像機器１側のリソースを利用することにより簡単に実現できる。
【００６９】
なお、本実施の形態では、仕様の異なる画像機器１，２に関して、画像機器１は高速仕様、画像機器２は低速仕様の例で説明したが、このような例に限らず、例えば、画像機器１側をカラー仕様、画像機器２側を白黒仕様とする場合、画像機器１側をレーザプリンタ仕様、画像機器２側をインクジェットプリンタ仕様とする場合、画像機器１側をＡ２等に対応可能な広幅仕様、画像機器２側をＡ３仕様とする場合、等、各種組合せについても同様に適用することができる（スイッチ３，４の下流側に接続されるデバイスは各々の機器構成に従えばよい）。
【００７０】
なお、ルートコンプレックス７以下に接続されるスイッチの数（画像機器の数）は、２つに限らず、３つ以上であってもよい。
【００７１】
本実施の形態の拡張例を図１６に示す。図１６では、複数のルートコンプレックス７ａ，７ｂの上流側を共通のアドバンストスイッチ９に接続したものである。即ち、機器間接続用のアドバンストスイッチ９でルートコンプレックス７ａ，７ｂを接続することにより、複数の画像機器システムをさらに共通利用できるようにしたものであり、各種画像形成処理に適したシステム構成となる。
【００７２】
本実施の形態の画像機器システムの変形例を図１７に示す。この変形例では、例えば画像機器１のデバイス中、特に相関の強いデバイス、例えばストレージ５ｄと圧縮器５ｇと伸長器５ｈと回転器５ｊとを、スイッチ３に直接接続せずに、末端側共通スイッチ１０を介して接続するようにしたものである。即ち、これらのデバイス５ｄ，５ｇ，５ｈ，５ｊは画像データ処理に関して圧縮された画像データや回転処理された画像データを一旦格納したり、圧縮された画像データを伸長する際にストレージから読み出したりする上で相関の強いデバイスである。
【００７３】
これらの相関の強いデバイス５ｄ，５ｇ，５ｈ，５ｊが末端側共通スイッチ１０を介してスイッチ３に接続されているので、これらのデバイス５ｄ，５ｇ，５ｈ，５ｊ間でのデータ転送に際してはスイッチ３を経ることなく末端側共通スイッチ１０を経るだけでデータ転送経路の設定を容易にして、これらのデバイス５ｄ，５ｇ，５ｈ，５ｊ間でのデータ転送をより一層高速化することができる。
【００７４】
なお、図１７に示す例は、相関の強いデバイスの一例を示すに過ぎず、各種形態を採り得る。例えば、メモリ上の出力画像はジャムバックアップのために圧縮されてＨＤＤに保存されるので、メモリ、圧縮器（又は、圧縮伸長器）、ＨＤＤなるデバイスを相関の強いデバイスとして末端側共通スイッチに接続するようにしてもよい。また、ＨＤＤ上の符号データは伸長されてメモリに展開されるので、ＨＤＤ、伸長器（又は、圧縮伸長器）、メモリなるデバイスを相関の強いデバイスとして末端側共通スイッチに接続するようにしてもよい。また、メモリ上の画像データを出力する向きに回転させ、再び、メモリ上に展開することが多いので、メモリと回転器なるデバイスを相関の強いデバイスとして末端側共通スイッチに接続するようにしてもよい。さらに、スキャナエンジンで読み取られた画像データは、圧縮伸長器で圧縮されメモリへ展開されることが多いので、スキャナ（入力部）、圧縮伸長器、メモリを相関の強いデバイスとして末端側共通スイッチに接続するようにしてもよい。この場合、変倍処理を含むことも多いので、変倍器を含ませてもよい。また、逆にメモリに展開された符号データを圧縮伸長器で伸長し、プリンタで出力することが多いので、プリンタ（出力部）、圧縮伸長器、メモリを相関の強いデバイスとして末端側共通スイッチに接続するようにしてもよい。この場合、変倍処理を含むことも多いので、変倍器を含ませてもよい。さらには、メモリに格納された画像データと印字データとを合成器で合成し、プリンタで１つのデータとして出力することもあるので、メモリ、合成器、プリンタ（出力部）を相関の強いデバイスとして末端側共通スイッチに接続するようにしてもよい。同様に、メモリに展開された符号データ（プリンタ言語）をデータ変換器で翻訳し、プリンタにより出力する場合も多いので、メモリ、データ変換器、プリンタ（出力部）を相関の強いデバイスとして末端側共通スイッチに接続するようにしてもよい。
【図面の簡単な説明】
【００７５】
【図１】既存PCIシステムの構成例を示すブロック図である。
【図２】PCI Expressシステムの構成例を示すブロック図である。
【図３】デスクトップ／モバイルでのPCI Expressプラットホームの構成例を示すブロック図である。
【図４】ｘ４の場合の物理層の構造例を示す模式図である。
【図５】デバイス間のレーン接続例を示す模式図である。
【図６】スイッチの論理的構造例を示すブロック図である。
【図７】（ａ）は既存のPCIのアーキテクチャを示すブロック図、（ｂ）はPCI Expressのアーキテクチャを示すブロック図である。
【図８】PCI Expressの階層構造を示すブロック図である。
【図９】トランザクションレイヤパケットのフォーマット例を示す説明図である。
【図１０】PCI Expressのコンフィグレーション空間を示す説明図である。
【図１１】仮想チャネルの概念を説明するための模式図である。
【図１２】データリンクレイヤパケットのフォーマット例を示す説明図である。
【図１３】ｘ４リンクでのバイトストライピング例を示す模式図である。
【図１４】アクティブステート電源管理の制御例を示すタイムチャートである。
【図１５】本実施の形態の画像機器システムにおける木構造例を示す原理的な模式図である。
【図１６】本実施の形態の拡張例の画像機器システムにおける木構造例を示す原理的な模式図である。
【図１７】本実施の形態の画像機器システムの変形例を示す原理的な模式図である。
【符号の説明】
【００７６】
１，２      画像機器
３，４      スイッチ
５，６      デバイス
７          ルートコンプレックス
８          画像機器システム
９          アドバンストスイッチ
１０          末端側共通スイッチ
【図１】
2005148896.tif 000004
【図２】
2005148896.tif 000005
【図３】
2005148896.tif 000006
【図４】
2005148896.tif 000007
【図５】
2005148896.tif 000008
【図６】
2005148896.tif 000009
【図７】
2005148896.tif 000010
【図８】
2005148896.tif 000011
【図９】
2005148896.tif 000012
【図１０】
2005148896.tif 000013
【図１１】
2005148896.tif 000014
【図１２】
2005148896.tif 000015
【図１３】
2005148896.tif 000016
【図１４】
2005148896.tif 000017
【図１５】
2005148896.tif 000018
【図１６】
2005148896.tif 000019
【図１７】
2005148896.tif 000020