(57)【要約】  【課題】高速クロックを用いることなく、２信号の位相差を検出できる位相差検出回路を提供する。  【解決手段】供給クロックＳＣＬＫを所定値遅延させる遅延調整セル２１０〜２１５、２３０〜２３５と、これらの遅延調整セルによって位相が所定値ずれた複数の信号をそれぞれクロック信号として用い、帰還クロックＭＣＬＫ＿１をそれぞれ所定のタイミングで取り込むフリップフロップ２００〜２０８、２２０〜２２８とを備え、供給クロックＳＣＬＫと帰還クロックＭＣＬＫ＿１との位相差を検出する。【選択図】  図５
2005094484.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号と第２の信号との位相差を検出する位相差検出回路において、
一方の信号を遅延する複数の遅延手段と、
他方の信号を各遅延手段の出力タイミングで取り込む複数のフリップフロップとを備える位相差検出回路。
【請求項２】
機能ブロックに供給する供給クロックと前記機能ブロックから帰還させた帰還クロックとの位相差を検出する請求項１記載の位相差検出回路と、
検出した位相差に基づいて前記機能ブロックに供給する供給クロックを遅延調整する遅延調整回路とを備えるクロックスキュー補正回路。
【請求項３】
請求項２記載のクロックスキュー補正回路であって、前記遅延調整回路は、
前記供給クロックをそれぞれ異なる時間遅延する複数の遅延手段と、
前記位相差に基づいて各遅延手段の出力から前記供給クロックの遅延調整に必要な遅延時間を有する供給クロックを選択するセレクタとを備えるクロックスキュー補正回路。
【請求項４】
第１の信号と第２の信号との位相差を検出する位相差検出方法において、
一方の信号を順次遅延し、他方の信号と各遅延信号とをそれぞれ比較する位相差検出方法。
【請求項５】
機能ブロックに供給する供給クロックと前記機能ブロックから帰還させた帰還クロックとの位相差を請求項４記載の位相差検出方法により検出する位相差検出ステップと、
検出した位相差に基づいて前記機能ブロックに供給する供給クロックを遅延調整する遅延調整ステップとを含むクロックスキュー補正方法。
【請求項６】
請求項５記載のクロックスキュー調整方法において、前記遅延調整ステップは、
前記供給クロックをそれぞれ異なる時間遅延するステップと、
前記位相差に基づいて遅延時間の異なる複数の供給クロックから前記供給クロックの遅延調整に必要な遅延時間を有する供給クロックを選択するステップとを含むクロックスキュー調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２信号の位相差を検出する位相差検出回路及び位相差検出方法に関する。また、本発明は、クロックスキューを補正するクロックスキュー補正回路及びクロックスキュー補正方法に関する。
【背景技術】
【０００２】
従来、半導体集積回路（ＬＳＩ）のレイアウト設計を行う際には、設計に要する工数の削減や検証を容易にするために、各素子をチップ上に一個ずつレイアウトするのではなく、ある程度の論理機能を持った単位、すなわち機能ブロックごとのレイアウト設計をあらかじめ完了しておいた後に、これら機能ブロック間の配置、配線を行うのが一般的である。
【０００３】
近年、ＬＳＩの集積度が高くなり、かつ大型化するに伴ってチップ内での配線長、特にクロック信号を各機能ブロックに供給するための配線が長くなり、クロック信号の遅延が無視できなくなっている。すなわち、複数の機能ブロックに供給されるクロック信号の位相が各機能ブロック間でずれてしまい、システムＬＳＩ全体としての動作に問題が生じる恐れがある。
【０００４】
各機能ブロックにおけるクロックの位相差を調整する技術として、供給クロックと、この供給クロックに対応した帰還クロックとを生成し、帰還クロックを介して伝達されたクロック信号の位相差をカウンタを用いて検出する位相差検出手段と、この位相差検出結果に基づいて、クロック信号遅延時間を調整する制御手段とを設けてクロックスキュー補正回路を構成するようにした技術が公知である（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開平６−２７３４７８号公報（第９図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら上記従来の技術においては、例えば供給クロックと帰還クロックとの位相差が１（ｎｓ）の場合、この位相差を検出するためには、計測用カウンタには１(ＧＨｚ)の超高速クロックが必要となり、しかも、超高速クロックを使用するためチップとしての消費電力が大幅に増大してしまうと考えられる。
【０００７】
本発明は、上記従来の事情に鑑みてなされたものであって、高速クロックを用いることなく２信号の位相差を検出できる位相差検出回路及び位相差検出方法を提供することを目的とする。また、本発明は、上記位相差検出回路を利用したクロックスキュー補正回路及びクロックスキュー補正方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の位相差検出回路は、第１の信号と第２の信号との位相差を検出する位相差検出回路において、一方の信号を遅延する複数の遅延手段と、他方の信号を各遅延手段の出力タイミングで取り込む複数のフリップフロップとを備える。この構成によれば、一方の信号を順次遅延させたタイミングで他方の信号をフリップフロップに取り込むことで第１の信号と第２の信号とを比較し、位相差を検出できるので、信号の周波数が高い場合であっても高速カウンタを必要とせずに、位相差を検出することができる。
【０００９】
また、本発明のクロックスキュー補正回路は、機能ブロックに供給する供給クロックと前記機能ブロックから帰還させた帰還クロックとの位相差を検出する請求項１記載の位相差検出回路と、検出した位相差に基づいて前記機能ブロックに供給する供給クロックを遅延調整する遅延調整回路とを備える。
【００１０】
また、本発明のクロックスキュー補正回路は、請求項２記載のクロックスキュー補正回路であって、前記遅延調整回路は、前記供給クロックをそれぞれ異なる時間遅延する複数の遅延手段と、前記位相差に基づいて各遅延手段の出力から前記供給クロックの遅延調整に必要な遅延時間を有する供給クロックを選択するセレクタとを備える。
【００１１】
また、本発明の位相差検出方法は、第１の信号と第２の信号との位相差を検出する位相差検出方法において、一方の信号を順次遅延し、他方の信号と各遅延信号とをそれぞれ比較するものである。この構成によれば、一方の信号を順次遅延し、他方の信号と各遅延信号とをそれぞれ比較して位相差を検出できるので、信号の周波数が高い場合であっても高速カウンタを必要とせずに、位相差を検出することができる。
【００１２】
また、本発明のクロックスキュー補正方法は、機能ブロックに供給する供給クロックと前記機能ブロックから帰還させた帰還クロックとの位相差を請求項４記載の位相差検出方法により検出する位相差検出ステップと、検出した位相差に基づいて前記機能ブロックに供給する供給クロックを遅延調整する遅延調整ステップとを含む。
【００１３】
さらに、本発明のクロックスキュー補正方法は、前記遅延調整ステップが、前記供給クロックをそれぞれ異なる時間遅延するステップと、前記位相差に基づいて遅延時間の異なる複数の供給クロックから前記供給クロックの遅延調整に必要な遅延時間を有する供給クロックを選択するステップとを含むものである。
【発明の効果】
【００１４】
本発明によれば、高速クロックを用いることなく２信号の位相差を検出できる位相差検出回路及び位相差検出方法を提供できる。また、この位相差検出回路及び位相差検出方法を用いてクロックスキューを補正するクロックスキュー補正回路及びクロックスキュー補正方法を提供できる。
【００１５】
また、本発明によれば、クロック毎に位相差検出回路と遅延調整回路とを設けてクロックスキュー補正回路を構成することにより、複数のクロック信号が存在するときにもクロックごとに遅延調整をすることができるため、クロックスキューを調整することができる。さらに、今までレイアウト上で行ってきたクロックスキュー調整を回路で自動的に行うために、工数を大幅に削減できる。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明の一実施形態を説明するためのクロックスキュー補正回路の構成を示す図であり、クロック供給源２０からの配線長が異なる機能ブロック３０、４０へ、位相のそろったクロックを供給するためにクロック位相差調整を行った例を示す。
【００１７】
本実施形態では、クロック供給源２０からクロックスキュー補正回路１０に供給されるクロックＳＣＬＫと、機能ブロック３０、４０から帰還される帰還クロックＭＣＬＫ＿１及びＭＣＬＫ＿２の位相差調整を行い、位相差調整が行われたクロックＳＣＬＫ＿１、ＳＣＬＫ＿２を機能ブロック３０、４０にそれぞれ供給することによりクロックスキューの補正を行う。
【００１８】
図２は、図１の構成例におけるクロック位相差調整前のクロックのタイミングを示す図である。供給クロックＳＣＬＫの周期はＴであり、クロック位相差調整前は、図１のＳ＿１点におけるクロックＳＣＬＫ＿１とＳ＿２点におけるクロックＳＣＬＫ＿２は、供給クロックＳＣＬＫと同じ位相である。
【００１９】
また、Ｅ＿１点における帰還クロックＭＣＬＫ＿１は、機能ブロック３０までの配線遅延（Ａ／２）の往復の値Ａだけ供給クロックＳＣＬＫから遅れたクロックとなり、Ｅ＿２点における帰還クロックＭＣＬＫ＿２は、機能ブロック４０までの配線遅延（Ｃ／２）の往復の値Ｃだけ供給クロックＳＣＬＫから遅れたクロックとなっている。
【００２０】
なお、図１において、Ｓ＿１点は、機能ブロック３０へ供給するクロックＳＣＬＫ＿１のクロックスキュー補正回路１０における出力端であり、Ｓ＿２点は、機能ブロック４０へ供給するクロックＳＣＬＫ＿２のクロックスキュー補正回路１０における出力端である。
【００２１】
また、Ｅ＿１点は、機能ブロック３０から帰還する帰還クロックＭＣＬＫ＿１のクロックスキュー補正回路１０における入力端であり、Ｅ＿２点は、機能ブロック４０から帰還する帰還クロックＭＣＬＫ＿２のクロックスキュー補正回路１０における入力端である。
【００２２】
図２において、時間Ａは、クロックスキュー補正回路１０と機能ブロック３０との間を往復する際のクロックの遅延時間であり、時間Ｃは、クロックスキュー補正回路１０と機能ブロック４０との間を往復する際のクロックの遅延時間である。したがって、図２に示す時間Ｂ、時間Ｄはそれぞれ、
Ｂ＝Ｔ−Ａ
Ｄ＝Ｔ−Ｃ
となる。ただし、Ｔは供給クロックＳＣＬＫの周期である。
【００２３】
図３は、図１の構成例におけるクロック位相差調整後のクロックのタイミングを示す図である。機能ブロック３０へ供給するクロックＳＣＬＫ＿１については、Ｍ＿１点からＥ＿１点までの配線遅延値Ａ／２と、調整前の帰還クロックＭＣＬＫ＿１の立ち上がりから供給クロックＳＣＬＫの次の立ち上がりまでの時間Ｂとを加算した値に相当する時間を遅らせる。
【００２４】
また、機能ブロック４０へ供給するクロックＳＣＬＫ＿２については、Ｍ＿２点からＥ＿２点までの配線遅延値Ｃ／２と、調整前の帰還クロックＭＣＬＫ＿２の立ち上がりから供給クロックＳＣＬＫの次の立ち上がりまでの時間Ｄとを加算した値に相当する時間を遅らせる。なお、Ｍ＿１点は機能ブロック３０におけるクロックＳＣＬＫ＿１の入力端であり、Ｍ＿２点は機能ブロック４０におけるクロックＳＣＬＫ＿２の入力端である。
【００２５】
図３に示すように、クロックスキュー補正回路１０で（Ａ／２）＋Ｂの値だけ遅らせたクロックＳＣＬＫ＿１は、機能ブロック３０に到達するまでに、Ｓ＿１点からＭ＿１点までの配線遅延値Ａ／２だけ遅れるため、結果的には１クロック周期Ｔだけ遅れたクロックとなる。すなわち、
（Ａ／２）＋Ｂ＋Ａ／２＝Ａ＋Ｂ＝Ｔ
となる。
【００２６】
また、クロックスキュー補正回路１０で（Ｃ／２）＋Ｄの値だけ遅らせたクロックＳＣＬＫ＿２も、機能ブロック４０に到達するまでに、Ｓ＿２点からＭ＿２点までの配線遅延値Ｃ／２だけ遅れるため、結果的には１クロック周期Ｔだけ遅れたクロックとなる。すなわち、
（Ｃ／２）＋Ｄ＋Ｃ／２＝Ｃ＋Ｄ＝Ｔ
となる。
【００２７】
このように、クロック供給源２０から供給されたクロックは、機能ブロック３０、４０へ到達するときには、共に供給クロックＳＣＬＫから１クロック周期Ｔだけ遅れるようにクロックスキュー補正回路１０で調整されるため、機能ブロック３０、４０へ到達するクロックの位相をそろえることができる。
【００２８】
次に、本実施形態のクロックスキュー補正回路１０の構成および動作について説明する。図４は、本実施形態のクロックスキュー補正回路１０の構成を説明するためのブロック図である。
【００２９】
図４に示すように、クロックスキュー補正回路１０は、機能ブロック３０へ供給するクロックＳＣＬＫ＿１のクロック調整のための位相差検出回路１００及び遅延調整回路１０１と、機能ブロック４０へ供給するクロックＳＣＬＫ＿２のクロック調整のための位相差検出回路１０２及び遅延調整回路１０３とを備える。
【００３０】
機能ブロック３０へ供給するクロックＳＣＬＫ＿１と、機能ブロック４０へ供給するクロックＳＣＬＫ＿２とに対しては同様のクロック調整方法が施されるため、以下、機能ブロック３０へ供給するクロックＳＣＬＫ＿１のクロック調整について説明を行う。
【００３１】
位相差検出回路１００は、クロック供給源２０からクロックスキュー補正回路１０に対して供給されるクロックＳＣＬＫの立ち上がりと、機能ブロック３０から帰還される帰還クロックＭＣＬＫ＿１の立ち上がりとの位相差（位相差Ａ）を示す信号（Ｍ１＿０〜Ｍ１＿８）、及び、帰還クロックＭＣＬＫ＿１と供給クロックＳＣＬＫの次の立ち上がりとの位相差（位相差Ｂ）を示す信号（Ｍ１＿１０〜Ｍ１＿１８）を検出するものであり、検出した信号を遅延調整回路１０１に出力する。
【００３２】
遅延調整回路１０１は、検出した信号Ｍ１＿０〜Ｍ１＿８、Ｍ１＿１０〜Ｍ１＿１８の値に基づいて、供給クロックＳＣＬＫの位相を調整するものであり、供給クロックＳＣＬＫの位相を調整した信号（クロックＳＣＬＫ＿１）を機能ブロック３０へ出力する。
【００３３】
図５は、位相差検出回路１００の概略構成図である。位相差検出回路１００は、遅延値をＸとする遅延調整セル２１０〜２１５、２３０〜２３５と、遅延値をＹ（＝３Ｘ）とする遅延調整セル２１６、２１７、２３６、２３７と、フリップフロップ（ＦＦ）２００〜２０８、２２０〜２２８とを含んで構成される。
【００３４】
位相差検出回路１００は、ＦＦ２００〜２０８と、遅延調整セル２１０〜２１５と、遅延調整セル２１６、２１７とによって、供給クロックＳＣＬＫと帰還クロックＭＣＬＫ＿１との位相差Ａを検出する。ＦＦ２００は、供給クロックＳＣＬＫをクロック信号として使用する。また、ＦＦ２０１は、供給クロックＳＣＬＫから遅延調整セル２１０の遅延値Ｘだけ遅れた信号をクロック信号として使用する。
【００３５】
また、ＦＦ２０２は、供給クロックＳＣＬＫから遅延調整セル２１０、２１１による合計遅延値２Ｘだけ遅れた信号をクロック信号として使用する。同様に、ＦＦ２０３〜ＦＦ２０８は、それぞれの遅延調整セルの遅延値Ｘが加算された遅延値分遅れた信号をクロック信号として使用する。この回路構成により、ＦＦ２００〜ＦＦ２０８は信号Ｍ１＿０〜Ｍ１＿８を生成する。信号Ｍ１＿０〜Ｍ１＿８に基づいて位相差Ａを検出する具体的な方法については後述する。
【００３６】
一方、位相差検出回路１００は、ＦＦ２２０〜２２８と、遅延調整セル２３０〜２３５と、遅延調整セル２３６、２３７とによって、帰還クロックＭＣＬＫ＿１の立ち上がりと供給クロックＳＣＬＫの次の立ち上がりとの位相差Ｂを検出する。ＦＦ２２０は、帰還クロックＭＣＬＫ＿１をクロック信号として使用する。また、ＦＦ２２１は、帰還クロックＭＣＬＫ＿１から遅延調整セル２３０の遅延値Ｘだけ遅れた信号をクロック信号として使用する。
【００３７】
また、ＦＦ２２２は、帰還クロックＭＣＬＫ＿１から遅延調整セル２３０、２３１の合計遅延値２Ｘだけ遅れた信号をクロック信号として使用する。同様に、ＦＦ２２３からＦＦ２２８は、それぞれの遅延調整セルの遅延値Ｘが加算された遅延値分遅れた信号をクロック信号として使用する。この回路構成により、ＦＦ２２０〜Ｆ２２８は信号Ｍ１＿１０〜Ｍ１＿１８を生成する。信号Ｍ１＿１０〜Ｍ１＿１８に基づいて位相差Ｂを検出する具体的な方法については後述する。
【００３８】
図６は、位相差検出回路１００におけるクロックのタイミング図である。図６（ａ）のFig４-１〜Fig４-９は、それぞれＦＦ２００〜ＦＦ２０８におけるデータの取り込みタイミングを示す。
【００３９】
Fig４−２に示すように、ＦＦ２０１における供給クロックＳＣＬＫのデータ取り込みタイミングは、ＦＦ２００における供給クロックＳＣＬＫのデータ取り込みタイミングより遅延調整セル２１０の遅延値Ｘ分だけ遅れる。同様に、ＦＦ２０２〜ＦＦ２０８における供給クロックＳＣＬＫのデータ取り込みタイミングは、遅延調整セルの遅延値の合計分だけ遅れる。
【００４０】
位相差検出回路１００では、遅延調整セル２１０〜２１７によって、各ＦＦへのクロック入力タイミング（データ取り込みタイミング）をずらしているため、帰還クロックＭＣＬＫ＿１の変化前後において、各ＦＦから出力される値が変化する。すなわち、ＦＦ２００及び２０１の出力が０であるのに対し、ＦＦ２０２〜２０８の出力は１であるというように、ＦＦからの出力が切り替わる。
【００４１】
また、図６（ｂ）のFig４−１１〜Fig４−１９は、それぞれＦＦ２２０〜ＦＦ２２８におけるデータの取り込みタイミングを示す。Fig４−１２に示すように、ＦＦ２２１におけるクロックＭＣＬＫ＿１のデータ取り込みタイミングは、ＦＦ２２０における帰還クロックＭＣＬＫ＿１のデータ取り込みタイミングより遅延調整セル２３０の遅延値Ｘ分だけ遅れる。同様に、ＦＦ２２２〜ＦＦ２２８におけるデータ取り込みタイミングは、遅延調整セルの遅延値の合計分だけ遅れる。
【００４２】
位相差検出回路１００では、遅延調整セル２３０〜２３７によって、各ＦＦへのクロック入力タイミング（データ取り込みタイミング）をずらしているため、供給クロックＳＣＬＫの変化前後において、各ＦＦから出力される値が変化する。すなわち、ＦＦ２２０〜２２７の出力が０であるのに対し、ＦＦ２２８の出力は１であるというように、ＦＦからの出力が切り替わる。
【００４３】
次に、位相差検出回路１００における位相差検出の動作を具体的に説明する。図７は、位相差検出回路１００において位相差Ａを検出する場合のタイミングを示す図である。
【００４４】
前述のように、供給クロックＳＣＬＫの周期はＴであり、帰還クロックＭＣＬＫ＿１は、供給クロックＳＣＬＫより時間Ａだけ遅れているものとする。また、遅延調整セル２１０〜２１５、２３０〜２３５の遅延値をＸ＝Ｔ／１０とし、遅延調整セル２１６、２１７、２３６、２３７の遅延値をＹ＝３Ｘ＝３Ｔ／１０とする。以下、供給クロックＳＣＬＫと、帰還クロックＭＣＬＫ＿１との位相差が、図７に示す関係を持つ場合について説明する。
【００４５】
図５に示すように、ＦＦ２００〜２０８には遅延値Ｘずつ遅れたクロックＳＣＬＫ(２００)〜ＳＣＬＫ(２０８)が入力され、その立ち上がりで帰還クロックＭＣＬＫ＿１のデータを取り込む。したがって、ＦＦ２００〜２０８の出力信号Ｍ１＿０〜Ｍ１＿８は、それぞれ、「０」、「０」、「０」、「０」、「１」、「１」、「１」、「１」、「１」、すなわち、「００００１１１１１」となる。
【００４６】
ここで、信号Ｍ１＿０〜Ｍ１＿８に対して順に０、１、２、・・のようにビット番号をつけると、４ビットから「１」になっており、帰還クロックＭＣＬＫ＿１は、供給クロックＳＣＬＫより４ビット分遅れていることから、
Ａ＝４Ｘ＝４・Ｔ／１０＝２Ｔ／５
の位相差を検出することができる。
【００４７】
図８は、位相差検出回路１００において位相差Ｂを検出する場合のタイミングを示す図である。以下、帰還クロックＭＣＬＫ＿１の立ち上がりと、供給クロックＳＣＬＫの次の立ち上がりとの位相差が、図８に示す関係を持つ場合について説明する。
【００４８】
この場合は、図５に示すように、ＦＦ２２０〜２２８には遅延値Ｘずつ遅れた帰還クロックＭＣＬＫ(２２０)〜ＭＣＬＫ(２２８)が入力され、その立ち上がりで供給クロックＳＣＬＫのデータを取り込む。したがって、ＦＦ２２０〜２２８の出力信号Ｍ１＿１０〜Ｍ１＿１８は、それぞれ、「１」、「０」、「０」、「０」、「０」、「０」、「１」、「１」、「１」、すなわち、「１０００００１１１」となる。
【００４９】
ここで、信号Ｍ１＿１０〜Ｍ１＿１８に対して順に０、１、２、・・のようにビット番号をつけると、次のクロックエッジに相当するものとしては６ビットから「１」になっており、供給クロックＳＣＬＫ（次のクロックエッジ）は、帰還クロックＭＣＬＫ＿１より６ビット分遅れていることから、
Ｂ＝６Ｘ＝６・Ｔ／１０＝３Ｔ／５
の位相差を検出することができる。
【００５０】
図９は、遅延調整回路１０１の概略構成図である。遅延調整回路１０１は、遅延値がそれぞれ異なる遅延バッファ３０１〜３０９と、位相差検出回路１００からの出力信号Ｍ１＿０〜Ｍ１＿８を入力として使用するセレクタ３２０とを含むブロック３００と、遅延値がそれぞれ異なる遅延バッファ３１１〜３１９と、位相差検出回路１００からの出力信号Ｍ１＿１０〜Ｍ１＿１８を入力として使用するセレクタ３３０とを含むブロック３１０とを含んで構成される。
【００５１】
ブロック３００では、まず、遅延バッファ３０１〜３０９が、入力された供給クロックＳＣＬＫをそれぞれ所定値遅延させる。このように遅延バッファ３０１〜３０９によって生成された、それぞれ異なる位相を持つ複数の信号は、クロック信号としてセレクタ３２０に入力される。
【００５２】
セレクタ３２０は、位相差検出回路１００からの出力信号Ｍ１＿０〜Ｍ１＿８の値に基づいて、供給クロックの遅延調整に必要な遅延時間を有する供給クロック、すなわち、Ａ／２の遅延がついたクロック信号を選択し、供給クロックＳＣＬＫからＡ／２遅れたクロックＤＳＣＬＫ＿１をブロック３１０に出力する。
【００５３】
ブロック３１０では、まず、遅延バッファ３１１〜３１９が、ブロック３００から入力されたクロックＤＳＣＬＫ＿１をそれぞれ所定値遅延させる。このように遅延バッファ３１１〜３１９によって生成された、それぞれ異なる位相を持つ複数の信号は、クロック信号としてセレクタ３３０に入力される。
【００５４】
セレクタ３３０は、位相差検出回路１００からの出力信号Ｍ１＿１０〜Ｍ１＿１８の値に基づいて、供給クロックの遅延調整に必要な遅延時間を有する供給クロック、すなわち、Ｂの遅延がついたクロック信号を選択し、供給クロックＳＣＬＫから（Ａ／２）＋Ｂ遅れたクロックＳＣＬＫ＿１を機能ブロック３０に出力する。
【００５５】
遅延調整回路１０１から機能ブロック３０までの配線遅延はＡ／２であるため、クロックＳＣＬＫ＿１は、機能ブロック３０に到達するときには供給クロックＳＣＬＫから１クロック周期Ｔ遅れたクロックとなる。すなわち、機能ブロック３０に到達したクロックは、供給クロックＳＣＬＫに対して、
（Ａ／２）＋Ｂ＋Ａ／２＝Ａ＋Ｂ＝Ｔ
遅延することとなり、供給クロックＳＣＬＫと位相が一致する。
【００５６】
以上、クロックスキュー補正回路１０が、位相差検出回路１００及び遅延調整回路１０１によって、クロック供給源２０から供給されるクロックＳＣＬＫの位相と、機能ブロック３０に到達したクロックＳＣＬＫ＿１の位相とが一致するように、クロックＳＣＬＫ＿１の位相を調整する場合について説明したが、機能ブロック４０に供給されるクロックＳＣＬＫ＿２についても、位相差検出回路１０２及び遅延調整回路１０３によって、同様に位相を調整できる。したがって、クロックＳＣＬＫ＿１とクロックＳＣＬＫ＿２とは、それぞれ機能ブロック３０、４０に到達したときには、供給クロックＳＣＬＫと位相が揃う。このように、本実施形態のクロックスキュー補正回路によれば、位相差検出回路によって、高速クロックを用いることなくクロックの位相差を検出でき、各機能ブロックに到達するクロックの位相を揃えることができる。
【００５７】
また、本実施形態のクロックスキュー補正回路では、各機能ブロックに供給するクロックごとに位相差検出回路及び遅延調整回路を設けてクロックスキュー補正回路を構成することにより、複数のクロック信号に対してクロック毎に遅延調整をすることができるため、複数の機能ブロック間のスキュー（クロックの位相ずれ）を補正することができる。
【００５８】
また、本実施形態のクロックスキュー補正回路によれば、今までレイアウト上で行ってきたクロックスキュー調整を、回路で自動的に行うことができるため、クロックスキュー調整のための工数を大幅に削減することができる。
【００５９】
また、本発明によれば、位相差検出回路を構成するフリップフロップの段数を増加することによって、クロックを高速にすることなく容易に、位相差検出精度を向上できる。
【産業上の利用可能性】
【００６０】
本発明の位相差検出回路及び位相差検出方法は、高速クロックを用いることなく２信号の位相差を検出できる効果を有し、例えば、クロックスキューを補正するクロックスキュー補正回路及びクロックスキュー補正方法等に有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施形態を説明するためのクロックスキュー補正回路の構成を示す図
【図２】図１の構成例におけるクロック位相差調整前のクロックのタイミングを示す図
【図３】図１の構成例におけるクロック位相差調整後のクロックのタイミングを示す図
【図４】本実施形態のクロックスキュー補正回路１０の構成を説明するためのブロック図
【図５】位相差検出回路１００の概略構成図
【図６】位相差検出回路１００におけるクロックのタイミング図
【図７】位相差検出回路１００において位相差Ａを検出する場合のタイミングを示す図
【図８】位相差検出回路１００において位相差Ｂを検出する場合のタイミングを示す図
【図９】遅延調整回路１０１の概略構成図
【符号の説明】
【００６２】
１０  クロックスキュー補正回路
２０  クロック供給源
３０，４０  機能ブロック
１００，１０２  位相差検出回路
１０１，１０３  遅延調整回路
２００〜２０８、２２０〜２２８  フリップフロップ（ＦＦ）
２１０〜２１７，２３０〜２３７  遅延調整セル
３００，３１０  ブロック
３０１〜３０９，３１１〜３１９  遅延バッファ
３２０，３３０  セレクタ
ＳＣＬＫ    供給クロック
ＳＣＬＫ＿１，ＳＣＬＫ＿２  位相差調整クロック
ＭＣＬＫ＿１，ＭＣＬＫ＿２  帰還クロック
【図１】
2005094484.tif 000003
【図２】
2005094484.tif 000004
【図３】
2005094484.tif 000005
【図４】
2005094484.tif 000006
【図５】
2005094484.tif 000007
【図６】
2005094484.tif 000008
【図７】
2005094484.tif 000009
【図８】
2005094484.tif 000010
【図９】
2005094484.tif 000011