(57)【要約】【課題】  大型チップに対応し、細密配線によって多数の外部端子が形成可能で、かつ接続信頼性の高い半導体装置等を提供する。【解決手段】  複数の電極９を有する半導体素子２に、１又は複数の樹脂層と、電極９に電気的に接続する複数の配線４と、該配線４に電気的に接続する複数の外部端子７が形成された半導体装置１であって、複数の配線４の一部又は全部が、電極９と接続される部分から半導体素子２の中心１０方向に向かう第１の配線部４ａと、該第１の配線部４ａと接続され、半導体素子２の中心１０方向から外側に向かって外部端子７と接続される第２の配線部４ｂとから形成され、第１の配線部４ａと第２の配線部４ｂの間に、少なくとも１つの樹脂層が形成されているものである。【選択図】        図１
2005183518.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極を有する半導体素子に、１又は複数の樹脂層と、前記電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子が形成された半導体装置であって、
前記複数の配線の一部又は全部が、前記電極と接続される部分から前記半導体素子の中心方向に向かう第１の配線部と、該第１の配線部と接続され、前記半導体素子の中心方向から外側に向かって前記外部端子と接続される第２の配線部とから形成され、
前記第１の配線部と前記第２の配線部の間に、少なくとも１つの樹脂層が形成されていることを特徴とする半導体装置。
【請求項２】
前記半導体装置のパッケージ方式が、チップ・サイズ・パッケージであることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記外部端子が、はんだボールからなることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
少なくとも１つの樹脂層に、前記第１の配線部と前記第２の配線部を接続するためのビアホールが形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記半導体装置が、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
少なくとも１つの樹脂層が、前記集合体のダイシングにより切断する部分を避けて形成されていることを特徴とする請求項５記載の半導体装置。
【請求項７】
少なくとも１つの樹脂層が、前記電極の形成されている部分に形成されていることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
複数の電極を有する半導体素子に、１又は複数の樹脂層と、前記電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子を形成する半導体装置の製造方法であって、
前記半導体素子に、前記電極と接続される部分から前記半導体素子の中心方向に向かう第１の配線部を形成した後に、少なくとも１つの樹脂層を形成し、前記第１の配線部と接続され、前記半導体素子の中心方向から外側に向かって前記外部端子と接続される第２の配線部を形成することを特徴とする半導体装置の製造方法。
【請求項９】
前記半導体装置のパッケージ方式が、チップ・サイズ・パッケージであることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記外部端子が、はんだボールからなることを特徴とする請求項８又は９記載の半導体装置の製造方法。
【請求項１１】
少なくとも１つの樹脂層に、前記第１の配線部と前記第２の配線部を接続するためのビアホールを形成することを特徴とする請求項８〜１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記半導体装置を、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造することを特徴とする請求項８〜１１のいずれかに記載の半導体装置の製造方法。
【請求項１３】
少なくとも１つの樹脂層を、前記集合体のダイシングにより切断する部分を避けて形成することを特徴とする請求項１２記載の半導体装置の製造方法。
【請求項１４】
少なくとも１つの樹脂層を、前記電極の形成されている部分に形成することを特徴とする請求項８〜１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
請求項１〜７のいずれかに記載の半導体装置を搭載していることを特徴とする回路基板。
【請求項１６】
請求項１〜７のいずれかに記載の半導体装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関し、接続信頼性の高い半導体装置及びその製造方法、この半導体装置を搭載した回路基板並びにこの半導体装置を有する電子機器に関する。
【背景技術】
【０００２】
半導体装置を高密度に実装するためには、半導体チップをパッケージングせずにそのままの状態で実装するベアチップ実装をするのが望ましい。しかし、ベアチップ実装では半導体チップの保護が不十分であり、取り扱いも難しくなる。このため、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）を用いた半導体装置が提案され、特に近年ではウェハからダイシング（切断）したものがそのまま半導体装置となるウェハレベルＣＳＰが開発されている。このウェハレベルＣＳＰでは、微小なトランジスタ等の形成されたシリコンウェハの表面に樹脂層や配線を形成し、このシリコンウェハを個々の半導体装置に切断することにより半導体装置を製造していた。
【０００３】
従来のウェハレベルＣＳＰを適用した半導体装置の製造方法では、シリコンウェハの表面に樹脂層を形成する際に、ダイシングされる部分に樹脂層を形成しないようにし、半導体装置の端部の欠けや樹脂層の剥離を防止するようにしていた（例えば、特許文献１参照）。
【特許文献１】国際公開第０１／０７１８０５号パンフレット（図１、図１４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来のウェハレベルＣＳＰを適用した半導体装置の製造方法では（例えば、特許文献１参照）、半導体素子の中心付近に樹脂層及び外部端子が形成されており、この外部端子に半導体素子の外周部に形成された電極から配線を伸ばして接続していた。このとき、配線を、電極から半導体素子の中心方向に向かって伸ばし、そのまま外部端子に接続すると、半導体装置にかかる応力等によって配線の外部端子と接続する部分が断線しやすくなるという問題点があった。特にウェハレベルＣＳＰの場合では、配線の外部端子を形成する部分（いわゆる、ランドと呼ばれる部分）が大きくなっており、このランドの付け根が断線してしまうことがあった。
【０００５】
また、従来のウェハレベルＣＳＰを適用した半導体装置の製造方法では（例えば、特許文献１参照）、半導体素子の中心から離れるほど応力が大きくなるため、チップサイズを大きくすると半導体素子の外周部に形成されたランドの付け根が断線しやすくなるという問題点があった。
さらに、この半導体装置の製造方法では、半導体素子の表面に形成された電極から樹脂層の上に配線を伸ばして形成しており、配線に段差があるため、細密配線が困難であるという問題点があった。
【０００６】
本発明は、大型チップに対応し、細密配線によって多数の外部端子が形成可能で、かつ接続信頼性の高い半導体装置を提供することを目的とする。また、この半導体装置の製造方法、この接続信頼性の高い半導体装置を搭載した回路基板並びにこの半導体装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、複数の電極を有する半導体素子に、１又は複数の樹脂層と、電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子が形成された半導体装置であって、複数の配線の一部又は全部が、電極と接続される部分から半導体素子の中心方向に向かう第１の配線部と、該第１の配線部と接続され、半導体素子の中心方向から外側に向かって外部端子と接続される第２の配線部とから形成され、第１の配線部と第２の配線部の間に、少なくとも１つの樹脂層が形成されているものである。
複数の配線の一部又は全部が、電極と接続される部分から半導体素子の中心方向に向かう第１の配線部と、半導体素子の中心方向から外側に向かって外部端子と接続される第２の配線部とから形成されているため、配線の縦断面形状がコの字型になり応力を効果的に緩和することができる。また、配線の外部端子と接続される部分が半導体素子の中心側に来るようになり、半導体装置に応力がかかった場合でも配線が外部端子と接続される部分が断線するのを防止することができる。さらに、第１の配線部と第２の配線部の間に、少なくとも１つの樹脂層が形成されているため、配線にかかる応力を更に緩和することができ、大型チップ化に伴う応力の増大にも対応することができる。
また、第１の配線部を樹脂層上に形成せず、段差を設けないようにすれば、細密配線が可能となり多数の外部端子を形成することができる。
【０００８】
また本発明に係る半導体装置は、上記の半導体装置のパッケージ方式が、チップ・サイズ・パッケージであるものである。
半導体装置のパッケージ方式がチップ・サイズ・パッケージ（ＣＳＰ）である場合に、上記のような、配線が外部端子と接続する部分が断線するという問題が発生することがある。このため、チップ・サイズ・パッケージの半導体装置に、上記のような構造の配線を適用すれば効果的に配線の断線を防止することができる。
【０００９】
また本発明に係る半導体装置は、上記の外部端子が、はんだボールからなるものである。
チップ・サイズ・パッケージの半導体装置では、外部端子としてはんだボールを使用する場合が多い。このはんだボールからなる外部端子が配線に形成される部分（いわゆる、ランドと呼ばれる部分）は大きくなっており、このランドの付け根が断線してしまうことが問題となるが、上記の構造の配線によってランドの付け根の断線を防止することができる。
【００１０】
また本発明に係る半導体装置は、少なくとも１つの樹脂層に、第１の配線部と第２の配線部を接続するためのビアホールが形成されているものである。
例えば、第１の配線部と第２の配線部の間に形成された樹脂層に、これらを接続するためのビアホールを形成すれば、容易に第１の配線部と第２の配線部を接続することができ、接続信頼性も向上する。
【００１１】
また本発明に係る半導体装置は、この半導体装置が、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造されているものである。
例えば、微小なトランジスタ等の形成されたシリコンウェハをダイシングして切断することによって半導体装置を製造するため、１枚のシリコンウェハから多数の半導体装置を得ることができる。
【００１２】
また本発明に係る半導体装置は、少なくとも１つの樹脂層が、半導体素子の集合体のダイシングにより切断する部分を避けて形成されているものである。
少なくとも１つの樹脂層が、半導体素子の集合体のダイシングにより切断する部分を避けて形成されているため、半導体装置の端部の欠けや樹脂層の剥離を防止することができる。
【００１３】
また本発明に係る半導体装置は、少なくとも１つの樹脂層が、電極の形成されている部分に形成されているものである。
例えば、第１の配線部と第２の配線部の間に形成する樹脂層を電極の形成されている部分に形成するようにすれば、外部端子を形成する領域が広くなり、多数の外部端子を形成することが可能となる。
【００１４】
本発明に係る半導体装置の製造方法は、複数の電極を有する半導体素子に、１又は複数の樹脂層と、電極に電気的に接続する複数の配線と、該配線に電気的に接続する複数の外部端子を形成する半導体装置の製造方法であって、半導体素子に、電極と接続される部分から半導体素子の中心方向に向かう第１の配線部を形成した後に、少なくとも１つの樹脂層を形成し、第１の配線部と接続され、半導体素子の中心方向から外側に向かって外部端子と接続される第２の配線部を形成するものである。
半導体素子に、電極と接続される部分から半導体素子の中心方向に向かう第１の配線部を形成した後に、少なくとも１つの樹脂層を形成し、第１の配線部と接続され、半導体素子の中心方向から外側に向かって外部端子と接続される第２の配線部を形成するため、配線の縦断面形状がコの字型になり応力を効果的に緩和することができる。また、配線の外部端子と接続される部分が半導体素子の中心側に来るようになり、半導体装置に応力がかかった場合でも配線が外部端子と接続される部分が断線するのを防止することができる。さらに、第１の配線部と第２の配線部の間に、少なくとも１つの樹脂層が形成されているため、配線にかかる応力を更に緩和することができ、大型チップ化に伴う応力の増大にも対応することができる。
また、第１の配線部を樹脂層上に形成せず、段差を設けないようにすれば、細密配線が可能となり多数の外部端子を形成することができる。
【００１５】
また本発明に係る半導体装置の製造方法は、上記の半導体装置のパッケージ方式が、チップ・サイズ・パッケージであるものである。
半導体装置のパッケージ方式がチップ・サイズ・パッケージ（ＣＳＰ）である場合に、上記のような、配線が外部端子と接続する部分が断線するという問題が発生することがある。このため、チップ・サイズ・パッケージの半導体装置に、上記のような構造の配線を形成すれば効果的に配線の断線を防止することができる。
【００１６】
また本発明に係る半導体装置の製造方法は、上記の外部端子が、はんだボールからなるものである。
チップ・サイズ・パッケージの半導体装置では、外部端子としてはんだボールを使用する場合が多い。このはんだボールからなる外部端子が配線に形成される部分（いわゆる、ランドと呼ばれる部分）は大きくなっており、このランドの付け根が断線してしまうことが問題となるが、上記の構造の配線を形成することによってランドの付け根の断線を防止することができる。
【００１７】
また本発明に係る半導体装置の製造方法は、少なくとも１つの樹脂層に、第１の配線部と第２の配線部を接続するためのビアホールを形成するものである。
例えば、第１の配線部と第２の配線部の間に形成された樹脂層に、これらを接続するためのビアホールを形成すれば、容易に第１の配線部と第２の配線部を接続することができ、接続信頼性も向上する。
【００１８】
また本発明に係る半導体装置の製造方法は、上記の半導体装置を、シリコンウェハからなる半導体素子の集合体をダイシングにより切断して製造するものである。
例えば、微小なトランジスタ等の形成されたシリコンウェハをダイシングして切断することによって半導体装置を製造するため、１枚のシリコンウェハから多数の半導体装置を得ることができる。
【００１９】
また本発明に係る半導体装置の製造方法は、少なくとも１つの樹脂層を、集合体のダイシングにより切断する部分を避けて形成するものである。
少なくとも１つの樹脂層を、半導体素子の集合体のダイシングにより切断する部分を避けて形成するため、半導体装置の端部の欠けや樹脂層の剥離を防止することができる。
【００２０】
また本発明に係る半導体装置の製造方法は、少なくとも１つの樹脂層を、電極の形成されている部分に形成するものである。
例えば、第１の配線部と第２の配線部の間に形成する樹脂層を電極の形成されている部分に形成するようにすれば、外部端子を形成する領域が広くなり、多数の外部端子を形成することが可能となる。
【００２１】
本発明に係る回路基板は、上記のいずれかの半導体装置を搭載しているものである。
この回路基板は、上記のいずれかの半導体装置を搭載しているため、接続信頼性の高いものである。
【００２２】
本発明に係る電子機器は、上記のいずれかの半導体装置を有するものである。
この電子機器は、上記のいずれかの半導体装置を有しているため、半導体装置の接続不良による故障が少なく信頼性の高いものである。
【発明を実施するための最良の形態】
【００２３】
実施形態１．
図１は、本発明の実施形態１に係る半導体装置の上面図及び縦断面図である。なお、図１（ａ）は、実施形態１に係る半導体装置の１例であり、一部を透明にして示している。
本実施形態１の半導体装置１は、主に、半導体素子２の一方の面に、第１の樹脂層３、配線４、第２の樹脂層５、第３の樹脂層６、外部端子７、が形成されて構成されている。なお配線４は、図１に示すように、第１の配線部４ａと第２の配線部４ｂとからなり、第１の配線部４ａと第２の配線部４ｂとの間に第１の樹脂層３が形成されている。また半導体素子２の一方の表面には、絶縁体からなるパッシベーション膜８及び電極９が形成されており、第１の配線部４ａは、パッシベーション膜８の表面に形成されている。
電極９と配線４は複数設けられており、電気的に接続された状態となっている。また、各々の配線４には、配線４と電気的に接続された外部端子７が設けられており、結果的に電極９と外部端子７は導通された状態となっている。
なお、一般的に第２の樹脂層５は、配線４や外部端子７の保護のために設けられる場合が多いが、必ずしも設ける必要はない。また本実施形態１では、第３の樹脂層６が外部端子７の根本補強のために設けられているが、必ずしも設ける必要はない。
【００２４】
半導体素子２は、シリコンウェハを前処理することにより微小なトランジスタ等が多数形成されている。そして第１の樹脂層３、外部端子７等をシリコンウェハ上に形成した後に、シリコンウェハをダイシングして切断することにより個々の半導体装置１が製造されている。このように、シリコンウェハをダイシングしたものが、そのまま半導体装置となるものがウェハレベルＣＳＰと呼ばれるものである。このウェハレベルＣＳＰは、ＣＳＰ（チップ・サイズ・パッケージ）と呼ばれるパッケージ方式の一種であり、従来のＣＳＰよりもさらに小型化が進んだものである。なお、本実施形態１では、半導体素子２としてシリコン（主に単結晶）を使用しているが、ガリウムヒ素等のその他の半導体材料を使用してもよい。
【００２５】
上述の半導体素子２の一方の面に薄いパッシベーション膜８とアルミニウム等からなる電極９が形成されており、パッシベーション膜８の表面には、第１の配線部４ａ及び第１の樹脂層３が形成されている。本実施形態１では、複数の電極９が、半導体素子２の外周部に位置するようになっており、第１の樹脂層３が電極９の形成されている部分の上にも形成されている。このように、第１の樹脂層３を形成することにより、外部端子７を形成できる領域が広くなり、多数の外部端子７を形成することが可能となる。また、第１の樹脂層３は、半導体素子２の最も外側の外周部には形成しないようにする。なお、第１の樹脂層３の材料としては、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、フェノール系樹脂、アクリル樹脂、ベンゾシクロブテン（ＢＣＢ、ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ、ＰｏｌｙＢｅｎｚＯｘａｚｏｌｅ）等を使用することができる。
【００２６】
上述のように、配線４は第１の配線部４ａと第２の配線部４ｂとからなり、第１の配線部４ａは、パッシベーション膜８の表面に、半導体素子２上の電極９と接続されるように形成されている。第１の配線部４ａは、複数の電極９ごとに形成されており、電極９に接続される側の他端は第２の接続部４ｂに接続するための第１のランド（実施形態２で詳述）となっている。なおこの第１の配線部４ａは、例えば、チタン・タングステン合金からなる層と銅からなる層を複数積層することにより形成している。この第１の配線部４ａは、図１（ａ）に示すように、第１の配線部４ａを電極９と接続される部分から半導体素子１の中心１０方向に向かって形成している。ここで中心１０とは、図１（ａ）のような正方形の半導体素子２の場合には明らかであるが、例えば長方形の半導体素子２の場合には縦及び横方向を２分する位置であり、その他の形状の場合には半導体素子２の重心になると解してよい。
なお本実施形態１では、第１の配線部４ａをパッシベーション膜８の表面に形成しているが、例えば第１の配線部４ａと半導体素子２の間に、更に別の樹脂層を形成してもよい。
【００２７】
第２の配線部４ｂは、第１の樹脂層３に形成されたビアホール１１を介して第１の配線部４ａと接続されている。なお本実施形態１では、第２の配線部４ｂが第１の樹脂層３の表面に形成されており、第１の配線部４ａと第２の配線部４ｂの間に第１の樹脂層３が形成されているが、第１の配線部４ａと第２の配線部４ｂの間に複数の樹脂層を形成したり、他の部材を入れるようにしてもよい。この第２の配線部４ｂは、半導体素子２の中心１０方向から外側に向かって外部端子７と接続されるようになっており、第１の配線部４ａと接続される部分の他端は、外部端子７に接続するための第２のランド（実施形態２で詳述）となっている。
なお本実施形態１では、半導体素子２の中心１０付近に形成される外部端子７に接続する第２の配線部４ｂは、半導体素子２の中心１０方向から外側に向かって外部端子７と接続されるようになっておらず、直上で外部端子７と接続されるようになっている。また、本実施形態１では、図１（ｂ）に示すように、ビアホール１１の内壁に第２の配線部４ｂが形成されているが、第１の配線部４ａをビアホール１１の内壁に形成するようにしてもよい。
【００２８】
図２は、本実施形態１の配線４の構造を適用しない半導体装置の例を示す上面図及び縦断面模式図である。なお、図２（ａ）では、図１（ａ）と同様に一部を透明にして示している。また図２（ｂ）では、便宜上外部端子７が横に２つ並んだものを示し、図１と同じ部分については同一の符号を付している。
図２に示す半導体装置１では、配線４が、第１の配線部４ａと第２の配線部４ｂの２つの部分ではなく、１つの部分からなっている。また、配線４は第１の樹脂層３の表面に形成され、電極９から半導体素子２の中心１０に向かって伸びるように形成されており、そのまま外側から中心１０に向かって外部端子７に接続されるようになっている。
図１や図２で示す半導体装置１には、反り等によって中心１０から離れるほど大きな応力がかかるようになっている。ここで、図２のように、配線４が外側から半導体素子２の中心１０に向かって外部端子７に接続されていると、配線４の外部端子７との接続部１２が中心１０から離れた位置になり、大きい応力がかかることとなる。このため、図２に示すような従来の半導体装置１では、接続部１２の部分で断線することがある。また、中心から離れた位置の外部端子７に接続された配線４は短くなってしまうため、応力がかかった時に接続部１２の部分が断線しやすくなる。このため、本実施形態１に係る半導体装置１（図１参照）では、第１の配線部４ａと第２の配線部４ｂを形成し、第２の配線部を半導体素子２の中心１０から外側に向かって外部端子７に接続することにより、接続部１２が断線することを防止するようにしている。
【００２９】
ここで、図１に示す本実施形態１の半導体装置１の構造に戻る。第１の樹脂層３、第１の配線部４ａ及び第２の配線部４ｂの形成された半導体素子２の表面に、第２の樹脂層５が形成されている。ただし、半導体素子２の最も外側の外周部と、第２の配線部４ｂの外部端子７が形成される部分（第２のランド、実施形態２で詳述）には、第２の樹脂層５が形成されていない。半導体素子２の最も外側の外周部に第１の樹脂層３及び第２の樹脂層５が形成されていないのは、シリコンウェハから半導体素子２をダイシングにより切断する際に、ダイシングにより切断する部分を避けるようにして、半導体装置１の端部が欠けたり、樹脂層が剥離するのを防止するためである。なお、第２の樹脂層５の材料としては、第１の樹脂層３と同様のものを使用してもよいし、第１の樹脂層３と異なるものを使用してもよい。
【００３０】
第２の配線部４ｂの先端の第２のランド（実施形態２で詳述）には、はんだボールからなる外部端子７が形成されている。この外部端子７は、半導体装置１を回路基板等に接続するのに使用され、例えば鉛を含有しない鉛フリーはんだから形成されている。
そして、第２の樹脂層５の表面には、第３の樹脂層６が形成されてもよい。第３の樹脂層６は、主に外部端子７の根本補強のために形成されているため、外部端子７の周辺部分が盛り上がった形となっている。なお、第３の樹脂層６は外部端子７の一部が露出するように形成されている。この第３の樹脂層６の材料も、第１の樹脂層３と同様のものを使用してもよいし、第１の樹脂層３と異なるものを使用してもよい。
ここで、第１の樹脂層３、第２の樹脂層５、第３の樹脂層６はこの順番で低弾性になっていくように形成するのが望ましい。このように、半導体素子２側から外部端子７側に向かって低弾性の樹脂層を形成することにより、反り等の応力を効果的に緩和することができる。
【００３１】
本実施形態１では、複数の配線４の一部又は全部が、電極９と接続される部分から半導体素子２の中心１０方向に向かう第１の配線部４ａと、半導体素子２の中心１０方向から外側に向かって外部端子７と接続される第２の配線部４ｂとから形成されているため、配線４の縦断面形状がコの字型になり応力を効果的に緩和することができる。また、第２の配線部４ｂの外部端子７と接続される部分が半導体素子２の中心側に来るようになり、半導体装置１に応力がかかった場合でも第２の配線部４ｂが外部端子７と接続される部分が断線するのを防止することができる。さらに、第１の配線部４ａと第２の配線部４ｂの間に、第１の樹脂層３が形成されているため、配線４にかかる応力を更に緩和することができ、大型チップ化に伴う応力の増大にも対応することができる。
また、第１の配線部４ａを樹脂層上に形成せず、段差を設けないようにしているため、細密配線が可能となり多数の外部端子７を形成することができるようになっている。
【００３２】
実施形態２．
図３、図４及び図５は、本発明の実施形態２に係る半導体装置の製造工程を示す上面図である。なお、本実施形態２で示す製造方法は、実施形態１に示す半導体装置を製造するものであり、図３、図４及び図５では、図１（ａ）と同様に第２の樹脂層５、第３の樹脂層６等を透明にして示している。また、図３、図４及び図５では、半導体素子２の集合体であるシリコンウェハの１つの半導体素子１に対応する部分のみを示している。
まず、前処理をすることにより微小なトランジスタ等が多数形成されたシリコンウェハにパッシベーション膜８及び電極９を形成する（図３（ａ））。パッシベーション膜８は、半導体素子２の片側の表面の電極９以外の部分に形成する。また電極９は、半導体素子２の外周部に形成する。
【００３３】
そして、半導体素子２上の電極９と接続されるように複数の第１の配線部４ａを形成する（図３（ｂ））。なおこのとき第１の配線部４ａは、電極９と接続される部分から半導体素子２の中心１０方向に向かって形成するようにする。第１の配線部４ａの先端は、後に第２の配線部４ｂと接続される第１のランド１４となっている。この第１のランド１４を比較的小さく形成することにより、多数の外部端子７の形成が可能となり、また第１のランド１４の付け根部分の断線を抑制することができる。
第１の配線部４ａは、例えばスパッタでチタン・タングステン合金の層と銅の層をパッシベーション膜８の表面の全面に形成した後に、所定の形状にレジスト膜（図示せず）を塗布し、エッチングをして第１の配線部４ａの部分のみを残し、レジスト膜を剥離することにより形成することができる。
【００３４】
次に、図３（ｂ）の工程で第１の配線部４ａが形成されたパッシベーション膜８の表面に第１の樹脂層３を形成する（図３（ｃ））。このとき第１の樹脂層３を、第１の配線部４ａと電極９の部分にも形成するようにする。第１の樹脂層３を電極９の部分に形成することにより、外部端子７を形成できる領域が広くなり、多数の外部端子７を形成することが可能となる。なお、第１の樹脂層３の、第１のランド１４の部分にはビアホール１１が形成されており、第１の配線部４ａと第２の配線部４ｂが接続可能となっている。
【００３５】
その後、第１の樹脂層３の表面に、第２の配線部４ｂを形成する（図４（ｄ））。この第２の配線部４ｂは、ビアホール１１を介して第１の配線部４ａと接続されるように形成し、また半導体素子２の中心１０から外側に向かって形成するようにする。なお第２の配線部４ｂも、例えば、第１の配線部４ａと同様に形成するが、チタン・タングステン合金の層と銅の層に、さらに銅めっきを施すのが望ましい。
そして、第１の樹脂層３及び第２の配線部４ｂの表面に、第２の樹脂層５を形成する（図４（ｅ））。このとき、上述したように半導体素子２の最も外側の外周部と、第２の配線部４ｂのビアホール１１側の他端には第２の樹脂層５を形成しないようにする。第２の配線部４ｂのビアホール１１側の他端は、第２のランド１５となっており、外部端子７が形成されることとなる。この第２のランド１５は、第１のランド１４よりも大きく形成するのが望ましい。
【００３６】
そして、第２のランド１５の部分にはんだボールからなる外部端子７を形成する（図４（ｆ））。この外部端子７は、例えば鉛フリーはんだからなり、はんだボール転写、ペースト印刷、めっき等により形成される。
次に、第２の樹脂層５の表面に第３の樹脂層６を形成する（図５（ｇ））。この際、第３の樹脂層６は外部端子７の一部が露出するように形成する。なお、第３の樹脂層６は、必ずしも形成する必要はない。
最後に、図４（ｆ）あるいは図５（ｇ）の工程までの処理が終了したシリコンウェハをダイシングにより切断して個々の半導体装置１が完成する。なお上記の製造工程では、半導体素子２の集合体であるシリコンウェハのダイシングされる部分に、第１の樹脂層３及び第２の樹脂層５が形成されていないため、これらの樹脂層が切断されないので、半導体素子２の端部の欠けや樹脂層の剥離を防止することができる。
【００３７】
本実施形態２では、複数の配線４の一部又は全部を、電極９と接続される部分から半導体素子２の中心１０方向に向かう第１の配線部４ａと、半導体素子２の中心１０方向から外側に向かって外部端子７と接続される第２の配線部４ｂとから形成しているため、配線４の縦断面形状がコの字型になり応力を効果的に緩和することができる。また、第２の配線部４ｂの外部端子７と接続される部分が半導体素子２の中心側に来るようになり、半導体装置１に応力がかかった場合でも第２の配線部４ｂが外部端子７と接続される部分が断線するのを防止することができる。さらに、第１の配線部４ａと第２の配線部４ｂの間に、第１の樹脂層３を形成しているため、配線４にかかる応力を更に緩和することができ、大型チップ化に伴う応力の増大にも対応することができる。
その他の効果は実施形態１に係る半導体装置と同様である。
【００３８】
実施形態３．
図６は、本発明の実施形態３に係る回路基板の例を示した斜視模式図である。図６に示す回路基板１００は、実施形態１に示す半導体装置１を搭載したものである。回路基板１００は、ガラスエポキシ基板等からなり、あらかじめ銅等の配線パターンが形成されている。この回路基板１００に、半導体装置１の外部端子７を接続することにより、電気的に導通した状態となり、所望の処理（例えば、データ処理）を行わせることができる。
【００３９】
図７は、本発明の実施形態３に係る電子機器の例を示した図である。図７に示す電子機器は、実施形態１に示す半導体装置１を有している。図７（ａ）は、半導体装置１をノート型パーソナルコンピュータ２００に適用した例であり、図７（ｂ）は半導体装置１を携帯電話３００に適用した例である。なお、実施形態１に示す半導体装置１及び実施形態２の製造方法に示す半導体装置１は、その他の家電製品等にも使用することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態１に係る半導体装置の上面図及び縦断面図。
【図２】実施形態１の配線の構造を適用しない半導体装置の例を示す上面図及び縦断面模式図。
【図３】本発明の実施形態２に係る半導体装置の製造工程を示す上面図。
【図４】図３の半導体装置の製造工程の続きを示す上面図。
【図５】図４の半導体装置の製造工程の続きを示す上面図。
【図６】本発明の実施形態３に係る回路基板の例を示した斜視模式図。
【図７】本発明の実施形態３に係る電子機器の例を示した図。
【符号の説明】
【００４１】
１  半導体装置、２  半導体素子、３  第１の樹脂層、４  配線、４ａ  第１の配線部、４ｂ  第２の配線部、５  第２の樹脂層、６  第３の樹脂層、７  外部端子、８  パッシベーション膜、９  電極、１０  中心、１１  ビアホール、１２  接続部、１４  第１のランド、１５  第２のランド。
【図１】
2005183518.tif 000003
【図２】
2005183518.tif 000004
【図３】
2005183518.tif 000005
【図４】
2005183518.tif 000006
【図５】
2005183518.tif 000007
【図６】
2005183518.tif 000008
【図７】
2005183518.tif 000009