(57)【要約】【課題】  本発明は、従来の構造を有するＰＡＤでは不可能であった、ＰＡＤ剥がれの起きないボンディング強度の強いＰＡＤ構造をマスク増加なしで簡単なプロセスにより提供することを目的とする。【解決手段】  PADを形成するバリアメタルを有するアルミニウム配線を多結晶シリコン膜上に形成することを特徴とする【選択図】    図１
2005183407.tif 000002
【特許請求の範囲】
【請求項１】
PADを形成するバリアメタルを有するアルミニウム配線を多結晶シリコン膜上に形成することを特徴とする半導体装置。
【請求項２】
前記バリアメタルがＴｉＮである請求項１記載の半導体装置。
【請求項３】
前記バリアメタルがＴｉである請求項１記載の半導体装置。
【請求項４】
前記バリアメタルがＴｉＮ／Ｔｉの積層である請求項１記載の半導体装置。
【請求項５】
前記アルミニウム配線がAl-Si-Cuである請求項１記載の半導体装置。
【請求項６】
前記アルミニウム配線がAl-Siである請求項1記載の半導体装置。
【請求項７】
半導体基板の表面にフィールド酸化膜を形成する工程と、多結晶シリコン膜をCVD法により成膜し、フォトリソグラフィ法およびエッチングにより選択的にパターニングする工程と、前面に不純物を含む層間膜を成膜し、熱処理により平坦化する工程と、真空蒸着あるいはスパッタリング等によりバリアメタルとなる金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い選択的に前記金属材をパターニングする工程と、前記層間膜を選択的にエッチングし前記多結晶シリコン膜上にコンタクトホールを形成する工程と真空蒸着あるいはスパッタリング等により金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い前記金属材をパターニングする工程と、前記半導体基板の全体を表面保護膜で被覆する工程とからなる請求項１記載の半導体装置の製造方法。
【請求項８】
PADを形成するバリアメタルを有するアルミニウム配線をシリコン窒化膜上に形成する半導体装置。
【請求項９】
前記バリアメタルがＴｉＮである請求項８記載の半導体装置。
【請求項１０】
前記バリアメタルがＴｉである請求項８記載の半導体装置。
【請求項１１】
前記バリアメタルがＴｉＮ／Ｔｉの積層である請求項８記載の半導体装置。
【請求項１２】
前記アルミニウム配線がAl-Si-Cuである請求項８記載の半導体装置。
【請求項１３】
前記アルミニウム配線がAl-Siである請求項８記載の半導体装置。
【請求項１４】
PADを形成するバリアメタルを有するアルミニウム配線をSiON膜上に形成する半導体装置。
【請求項１５】
前記バリアメタルがＴｉＮである請求項１４記載の半導体装置。
【請求項１６】
前記バリアメタルがＴｉである請求項１４記載の半導体装置。
【請求項１７】
前記バリアメタルがＴｉＮ／Ｔｉの積層である請求項１４記載の半導体装置。
【請求項１８】
前記アルミニウム配線がAl-Si-Cuである請求項１４記載の半導体装置。
【請求項１９】
前記アルミニウム配線がAl-Siである請求項１４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法、特にＰＡＤ（パッド）の構造に関する。
【背景技術】
【０００２】
従来は図５に示すように、シリコン半導体基板１０１上にフィールド酸化膜１０３と中間絶縁膜例えばBPSG層間膜を介してバリアメタルを有するアルミニウム配線を形成する方法が知られていた（例えば、特許文献１参照。）。
【特許文献１】特開２００３ −１７４９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の構造を有するPAD形状ではBPSG層間膜とバリアメタルの密着性が悪いために、ワイヤーボンディングの際PAD剥がれがおきてしまうと言う問題点を有していた。
【０００４】
本発明は、従来の構造を有するＰＡＤでは不可能であった、ＰＡＤ剥がれの起きないボンディング強度の強いＰＡＤ構造をマスク増加なしで簡単なプロセスにより提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明は次の手段を用いた。
（１）PADを形成するバリアメタルを有するアルミニウム配線を多結晶シリコン膜上に形成することを特徴とする半導体装置。
（２）前記バリアメタルがＴｉＮであることを特徴とする。
（３）前記バリアメタルがＴｉであることを特徴とする。
（４）前記バリアメタルがＴｉＮ／Ｔｉの積層であることを特徴とする。
（５）前記アルミニウム配線がAl-Si-Cuであることを特徴とする。
（６）前記アルミニウム配線がAl-Siであることを特徴とする。
（７）半導体基板の表面にフィールド酸化膜を形成する工程と、多結晶シリコン膜をCVD法により成膜し、フォトリソグラフィ法およびエッチングにより選択的にパターニングする工程と、前面に不純物を含む層間膜を成膜し、熱処理により平坦化する工程と、真空蒸着あるいはスパッタリング等によりバリアメタルとなる金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い選択的に前記金属材をパターニングする工程と、前記層間膜を選択的にエッチングし前記多結晶シリコン膜上にコンタクトホールを形成する工程と真空蒸着あるいはスパッタリング等により金属材を全面的に成膜した後フォトリソグラフィ法及びエッチングを行い前記金属材をパターニングする工程と、前記半導体基板の全体を表面保護膜で被覆する工程とからなることを特徴とした。
（８）PADを形成するバリアメタルを有するアルミニウム配線をシリコン窒化膜上に形成する事を特徴とした。
（９）前記バリアメタルがＴｉＮであることを特徴とした。
（１０）前記バリアメタルがＴｉであることを特徴とした。
（１１）前記バリアメタルがＴｉＮ／Ｔｉの積層であることを特徴とした。
（１２）前記アルミニウム配線がAl-Si-Cuであることを特徴とした。
（１３）前記アルミニウム配線がAl-Siであることを特徴とした。
（１４）PADを形成するバリアメタルを有するアルミニウム配線をSiON膜上に形成することを特徴とした。
【発明の効果】
【０００６】
上述したように本発明によれば、従来の構造を有するＰＡＤでは不可能であった、ＰＡＤ剥がれの起きないボンディング強度の強いＰＡＤ構造をマスク増加なしで簡単なプロセスにより提供することが可能となる。
【発明の実施の形態】
【０００７】
本発明の半導体装置によれば、従来の構造を有するＰＡＤでは不可能であった、ＰＡＤ剥がれの起きないボンディング強度の強いＰＡＤ構造をマスク増加なしで簡単なプロセスにより提供すことができる。以下、図面を参照して本発明の好適な実施例を説明する。
本発明にかかる半導体装置の第一実施例を詳細に説明する。図１は本発明の半導体装置のＰＡＤ構造の模式的断面図である。
【０００８】
シリコン半導体基板１０１上にフィールド酸化膜１０２を形成し、その上に多結晶シリコン膜103を介してTiからなるバリアメタル及びアルミニウム配線105の積層膜から成っている。尚、上記バリアメタルはTiNまたはTi/TiNの積層膜でもよい。また、アルミニウム配線はAl-SiまたはAl-Si-Cuから成っている。
【０００９】
本発明にかかる半導体装置の第二実施例を詳細に説明する。図２は本発明の半導体装置のＰＡＤ中耐圧構造の模式的断面図である。
シリコン半導体基板１０１上にフィールド酸化膜１０２を形成し、その上にシリコン窒化膜103を介してTiからなるバリアメタル及びアルミニウム配線105の積層膜から成っている。尚、上記バリアメタルはTiNまたはTi/TiNの積層膜でもよく、アルミニウム配線はAl-SiまたはAl-Si-Cuから成っている。また、シリコン窒化膜の変わりにSiON膜を使用してもよい。
【００１０】
図３は、本発明にかかる半導体装置の第一実施例のＰＡＤ構造の製造方法を示す工程順断面図である。
【００１１】
まず、工程aにおいて、シリコン基板１０１表面に酸化膜１０３を形成する。
工程ｂにおいてCVD法(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)もしくはスパッタ法により多結晶シリコン膜１０２を酸化膜１０３上に堆積させる。本発明品では４０００Åのポリシリコンを形成し、N型化した。このポリシリコン６０３にイオン注入ないし不純物核酸炉により不純物元素である燐を高濃度注入する。注入濃度はイオン注入／ポリシリコン膜厚=２E19atoms／ｃｍ３以上にする。尚、ポリシリコンは必ずしもN型化する必要はなく、イオン注入ないし不純物拡散炉により不純物元素であるボロンを高濃度注入し、P型化してもよい。
【００１２】
その後、フォトリソグラフィー法とドライエッチング法により多結晶シリコン膜１０３をパターニングした様子を示している。
工程Ｃはフォトレジストを除去し前面に例えばBPSG層間膜１０４を成膜する。この層間膜は例えばCVD法等により形成され引き続き９００〜９５０℃で３０分〜２時間程度の熱処理により平坦化される。続いて層間膜１０４を選択的にエッチングしポリシリコン膜１０３にコンタクトホール１０７を形成する。本発明では前記コンタクトホールはドライエッチング後ウェットエッチングによりラウンドエッチを行った。その後イオン注入した不純物の活性化及びコンタクト形状改善を行うために熱処理を行う。本発明では８００〜１０５０℃で３分以内の熱処理を行った。
【００１３】
続いて工程ｄにおいて真空蒸着あるいはスパッタリング等によりバリアメタル及びアルミニウム配線１０５を全面的に成膜した後フォトリソグラフィ法及びエッチングを行いパターニングされたＰＡＤを形成する。本実験ではTiN/Tiの積層膜をバリアメタルとして、Al-Si-Cuをアルミニウム配線として使用した。尚、TiNやTi単層をバリアメタルとして、また、Al-Siをアルミニウム配線として使用してもよい。
【００１４】
最後に、工程eにおいて、基板の全体を表面保護膜１０６で被覆する。
図４は、本発明にかかる半導体装置の第二実施例のＰＡＤ構造の製造方法を示す工程順断面図である。
まず、工程aにおいて、シリコン基板１０１表面に酸化膜１０３を形成する。
工程ｂにおいてCVD法(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ)もしくはスパッタ法によりシリコン窒化膜１０２を酸化膜１０３上に堆積させる。
その後、フォトリソグラフィー法とドライエッチング法によりシリコン窒化膜１０３をパターニングした様子を示している。
【００１５】
工程Ｃはフォトレジストを除去し前面に例えばBPSG層間膜１０４を成膜する。この層間膜は例えばCVD法等により形成され引き続き９００〜９５０℃で３０分〜２時間程度の熱処理により平坦化される。続いて層間膜１０４を選択的にエッチングしシリコン窒化膜１０３にコンタクトホール１０７を形成する。本発明では前記コンタクトホールはドライエッチング後ウェットエッチングによりラウンドエッチを行った。その後イオン注入した不純物の活性化及びコンタクト形状改善を行うために熱処理を行う。本発明では８００〜１０５０℃で３分以内の熱処理を行った。
【００１６】
続いて工程ｄにおいて真空蒸着あるいはスパッタリング等によりバリアメタル及びアルミニウム配線１０５を全面的に成膜した後フォトリソグラフィ法及びエッチングを行いパターニングされたＰＡＤを形成する。本実験ではTiN/Tiの積層膜をバリアメタルとして、Al-Si-Cuをアルミニウム配線として使用した。尚、TiNやTi単層をバリアメタルとして、また、Al-Siをアルミニウム配線として使用してもよい。また、シリコン窒化膜の変わりにSiON膜を使用してもよい。
最後に、工程eにおいて、基板の全体を表面保護膜１０６で被覆する。
【図面の簡単な説明】
【００１７】
【図１】本発明の半導体装置の第一実施例を示す模式的断面図である。
【図２】本発明の半導体装置の第二実施例を示す模式的断面図である。
【図３】第一実施例の製造方法を示す工程順断面図である。
【図４】第二実施例の製造方法を示す工程順断面図である。
【図５】従来の製造方法での最終断面図である。
【符号の説明】
【００１８】
１０１  半導体基板
１０２  フィールド酸化膜
１０３  多結晶シリコン膜
１０４  BPSG層間膜
１０５  メタル配線
１０６  保護膜
１０７  コンタクトホール
１０８  シリコンチッカ膜
【図１】
2005183407.tif 000003
【図２】
2005183407.tif 000004
【図３】
2005183407.tif 000005
【図４】
2005183407.tif 000006
【図５】
2005183407.tif 000007