(57)【要約】【課題】  表示装置の薄膜トランジスタにおいて、半導体層のパターン周縁部に沿って存在する半導体層の隆起がリーク電流経路となり、表示品質に悪影響を与えるという問題があったため、半導体層周縁部に隆起の無い薄膜トランジスタの製造方法を得る。【解決手段】  半導体層４とオーミック層５の島状加工のエッチング後に、弗素元素を含んだガスと酸素ガスとを含む混合ガスを用いてアッシングを行う。酸素ガスに加えて弗素元素を含むガスを用いているので、アッシング中に微量ながらエッチング反応が発生しており、エッチング時に処理基板面、特にレジストで被覆された領域のエッヂ部に多く付着したデポ反応物やレジスト等の再付着成分を除去する効果を奏する。しかも、本発明におけるアッシングガスのほとんどは酸素ガスからなることを特徴としているため、このアッシング自体に伴う新たなデポ反応物の生成等の変質層の生成はきわめて少ない。【選択図】      図１
2005072443.tif 000002
【特許請求の範囲】
【請求項１】
基板上に堆積した半導体膜上にレジストを塗布しパターニングする工程と、
前記パターニングされたレジストをマスクとして前記半導体膜をエッチングした後に、弗素元素を含むガスと酸素ガスとを含む混合ガスを用いてアッシングを行う工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記半導体膜のエッチングは、弗素元素を含むガスと塩素元素を含むガスとを含む混合ガスによるドライエッチングであることを特徴とする、請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
弗素原子を含むガスと酸素ガスとを含む前記混合ガスにおいて、酸素ガス／（酸素ガス＋弗素元素を含むガス）の比率が９２〜９８％であることを特徴とする、請求項１または２記載の薄膜トランジスタの製造方法。
【請求項４】
前記弗素元素を含むガスは、ＣＦ４またはＳＦ６であることを特徴とする、請求項１乃至３のいずれかに記載の薄膜トランジスタの製造方法。
【請求項５】
前記パターニングされた半導体膜上に金属膜を形成した後にレジストを塗布し、前記半導体膜のパターニング箇所に一部重なるようにして前記レジストをパターニングした後、露出している前記金属膜をエッチングする工程と、
露出している前記半導体膜の表面をエッチングする工程と、
をさらに含むことを特徴とする、請求項１記載の薄膜トランジスタの製造方法。
【請求項６】
基板上に堆積された半導体膜上に金属膜を形成する工程と、
厚膜部と薄膜部を備えるレジストパターンであって、チャネル部と対応する箇所が薄膜部であるレジストパターンを前記金属膜上に形成する工程と、
前記パターニング形成されたレジストをマスクとして前記金属膜をエッチングする工程と、
前記金属膜をエッチングするステップの後に、前記レジストにおけるチャネル部と対応する箇所の薄いレジストと露出している前記半導体膜とをエッチングするステップと、
前記半導体膜をエッチングするステップの後に、弗素元素を含むガスと酸素ガスとを含む混合ガスを用いてアッシングを行う工程と、
前記チャネル部で露出している前記金属膜をエッチングした後、露出される半導体膜の表面をさらにエッチングする工程と、
を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項７】
複数の画素のそれぞれに対応する薄膜トランジスタを備える表示装置の製造方法であって、
基板上に、前記薄膜トランジスタに信号を伝送する配線を形成する工程と、
基板上に半導体膜を堆積する工程と、
前記半導体膜上にレジストを塗布しパターニングする工程と、
前記パターニングされたレジストをマスクとして前記半導体膜をエッチングする工程と、
前記半導体膜をエッチングする工程の後に、弗素元素を含むガスと酸素ガスとを含む混合ガスを用いてアッシングを行う工程と、
を含むことを特徴とする表示装置の製造方法。
【請求項８】
複数の画素のそれぞれに対応する薄膜トランジスタを備える表示装置の製造方法であって、
基板上に、前記薄膜トランジスタに信号を伝送する配線を形成する工程と、
基板上に、堆積された半導体膜上に金属膜を形成する工程と、
厚膜部と薄膜部を備えるレジストパターンであって、チャネル部と対応する箇所が薄膜部であるレジストパターンを前記金属膜上に形成する工程と、
前記パターニング形成されたレジストをマスクとして前記金属膜をエッチングするステップと、
前記金属膜をエッチングするステップの後に、前記レジストにおけるチャネル部と対応する箇所の薄いレジストと露出している前記半導体膜とをエッチングするステップと、
前記半導体膜をエッチングするステップの後に、弗素元素を含むガスと酸素ガスとを含む混合ガスを用いてアッシングを行う工程と、
前記チャネル部で露出している前記金属膜をエッチングした後、露出される半導体膜の表面をさらにエッチングする工程と、
を含むことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（以下、ＴＦＴという）の製造方法及び表示装置の製造方法に関するものであって、特に液晶表示装置に好適なものである。
【背景技術】
【０００２】
通常、液晶表示装置は、対向する２枚の基板間に液晶を挟持して構成され、この液晶に電圧を印加することによって表示を行う。液晶に電圧を印加するため、一方の基板上に多数の画素電極をマトリックス状に配列し、さらに画素電極ごとにＴＦＴを設け、これらＴＦＴのスイッチング動作によって各画素電極に電位を与えて液晶に電圧を印加するＴＦＴ液晶表示装置が多く使用されている。通常のＴＦＴ液晶表示装置では、液晶に電圧を印加するため、ゲート配線の選択時間内にＴＦＴをオン状態とし、ソース配線から画素電極に電荷を流入させ、画素電位をソース配線と同電位としている。その後ゲートが非選択状態になると、ＴＦＴはオフ状態になり画素の電荷は保持されるので、液晶に電圧を印加した状態も保持される。ＴＦＴ液晶表示装置においては、上記の動作が繰り返されることにより各画素の表示がなされる。
【０００３】
ここで、表示画質に大きな影響を与える要因の一つとして、ＴＦＴのオン時とオフ時との電流比があげられ、一般にこの値が大きいほど良好な画質を得られる。例えば、ＴＦＴにリーク（漏洩）電流の流れる経路が存在すると、オフ状態であっても電流が流れてしまい、オン時とオフ時との電流比が低下してしまう。リーク電流が流れるということは、例えオフ時であっても画素に蓄えられた電荷量がリーク電流経路を伝って逃げることにより減少してしまうため、画素の電位が減少し、結果的に表示画質に悪影響を及ぼすことになるのである。そのため、従来からリーク電流の低減のためにさまざまな技術が開発されてきた。例えば、従来においては、エッチングの前に予め酸素含有プラズマに曝すことにより、エッチング後のチャネル表面粗さをある範囲に維持し、オフ電流を低減することが開示されている（例えば、特許文献１参照）。また、エッチングの後に、酸素プラズマ処理を行った後に水素プラズマ処理を行うことにより、エッチング後のチャネル表面を不活性化し、オフ電流を低減することが開示されている（例えば、特許文献２参照）。
【０００４】
【特許文献１】特開２００３−６８７５５号公報（第６頁、図１、図２）
【特許文献２】特開２００３−３７２７０号公報（第６頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
リーク電流の低減のためにバックチャネル部のエッチング条件を改善する手法は有力であるが、発明者らは、リーク電流を増大させる要因としてバックチャネル以外の要因があることを突き止めた。すなわち、従来の液晶表示装置においては、図４（ａ）、図４（ｂ）に示すように、ＴＦＴにおいて電流の流れる半導体層のパターン周縁部に沿って半導体層の隆起部１２があり、この隆起部１２が前記リーク電流が流れる経路となっていたため、表示品質に悪影響を与えるという問題があった。以下、この隆起について、ＴＦＴの製造プロセスに従って説明する。透明基板１上に１００〜２００ｎｍ程度の厚さでＣｒ、Ｔａ、Ｍｏ、Ａｌ等の第１の導電性金属薄膜を形成後、第１の写真製版工程とエッチングにより第１の導電性金属薄膜をパターニングして図５（ａ）に示すようなゲート電極２を形成する。この時、第１の導電性金属薄膜がＣｒの場合には、例えば（ＮＨ４）２［Ｃｅ（ＮＨ３）６］＋ＨＮＯ３＋Ｈ２０液を用いてウエットエッチング処理される。
【０００６】
次に、第１の絶縁膜３として例えばＳｉＮ膜、半導体膜４としてａ−Ｓｉ膜、オーミックコンタクト膜５としてｎ+ａ−Ｓｉ膜をそれぞれ４００ｎｍ、１５０ｎｍ、３０ｎｍ程度の膜厚で積層する。次に、第２の写真製版工程により、少なくともゲート電極２上方のチャネル部にレジストパターン６を形成した後、レジストパターン６により被覆されていないオーミックコンタクト膜５と半導体膜４とをドライエッチング法により除去する。ドライエッチング時の反応生成物や変質層７を除去するために、ドライエッチングの後、酸素ガスを用いたアッシングを行った後、第２の写真製版工程により形成したレジスト６を除去することにより、図５（ｂ）のように半導体膜４とオーミックコンタクト膜５とをゲート電極２上方に形成する。
【０００７】
次に、３００ｎｍ程度の厚さでＴｉ等の第２の金属薄膜を形成した後、第３の写真製版工程でレジストパターン８を形成して第２の金属薄膜をパターニングした時点を示す図５（ｃ）の状態から、露出しているオーミックコンタクト膜５と、半導体膜４の一部とを、図５（ｄ）に示すようにバックチャネルエッチングにより除去し、さらに、レジストパターン８を除去することにより、ソース電極９、ドレイン電極１０とチャネル部１１が形成される。このとき、チャネル部１１を有する半導体膜４のパターンの周縁部に沿って隆起部１２が存在していることがある。この隆起部１２は、図５（ｄ）に示すように、半導体膜４が周縁部以外の部分、例えばチャネル部１１よりも厚いことを意味している。
【０００８】
特に、図４（ｃ）に示すように、低抵抗なオーミックコンタクト膜５が隆起部１２に含まれている場合は、リーク電流が著しく高く、もはやＴＦＴにスイッチング素子としての機能は無く、図４（ｂ）に示すような半導体膜４の周縁部に沿った隆起部１２を通じて画素に蓄えられた電荷がドレイン電極１０からソース電極９へと逃げてしまうので、表示画質が著しく低下する。このような隆起部１２の生成の原因の一つとしては、バックチャネルエッチング条件が考えられる。バックチャネルエッチングにおいては、オーミックコンタクト膜５とその直下にある半導体膜４の一部とを除去するが、その際、半導体膜４のパターンの周縁部と周縁部以外の部分との間でオーミックコンタクト膜５や半導体膜４のエッチング速度が異なることが要因である。
【０００９】
この問題を解決するために、バックチャネルエッチング条件を最適化する方策が考えられるが、バックチャネルエッチングには、処理加工面内においてエッチング量の高度な均一性や表面欠陥密度の制御を必要とする上、半導体膜４同様に露出しているＳｉＮ等の第一の絶縁膜３との高いエッチング速度比が必要であるといった制限があるため、隆起部１２の生成を低減する見地からのみ、バックチャネルエッチング条件を最適化できるとは限らず、また実際に困難であることが多い。
【００１０】
しかし、本発明者らは、隆起部１２の生成にはバックチャネルエッチング以前のプロセスもまた大きく影響しており、そのプロセスを改善することにより、隆起部１２の発生を抑制するためのバックチャネルエッチング条件の許容範囲を著しく拡大できることを突き止めた。すなわち、図５（ｄ）における隆起部１２の発生には、図５（ｂ）で生じている変質層７の存在が大きく影響しており、変質層７の除去を充分行うことにより、隆起部１２の発生を抑止することができることを突き止めた。
【００１１】
従って、本発明のひとつの目的は、薄膜トランジスタの電流特性を改善することである。本発明の他の目的は、半導体層のパターン周縁部に沿って隆起し、リーク電流経路となることによって表示品質に悪影響を与える隆起部の発生を抑制する方法を提供することである。本発明の他の目的は、表示品質の劣化を抑制することを可能とする薄膜トランジスタ及び表示装置の製造方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一つの態様は、基板上に堆積した半導体膜上にレジストを塗布しパターニングする工程と、前記パターニングされたレジストをマスクとして前記半導体膜をエッチングした後に、弗素元素を含むガスと酸素ガスとを含む混合ガスを用いてアッシングを行う工程とを含むことを特徴とするものである。さらに、前記パターニングされた半導体膜上に金属膜を形成した後にレジストを塗布し、前記半導体膜のパターニング箇所に一部重なるようにして前記レジストをパターニングした後、露出している前記金属膜をエッチングする工程と、露出している前記半導体膜の表面をエッチングする工程とを含むことができる。
【００１３】
本発明の他の態様は、薄膜トランジスタの製造方法であって、基板上に堆積された半導体膜上に金属膜を形成する工程と、厚膜部と薄膜部を備えるレジストパターンであって、チャネル部と対応する箇所が薄膜部であるレジストパターンを前記金属膜上に形成する工程でと、前記パターニング形成されたレジストをマスクとして前記金属膜をエッチングするステップと、前記金属膜をエッチングするステップの後に、前記レジストにおけるチャネル部と対応する箇所の薄いレジストと露出している前記半導体膜とをエッチングするステップと、前記半導体膜をエッチングするステップの後に、弗素元素を含むガスと酸素ガスとを含む混合ガスを用いてアッシングを行う工程と、前記チャネル部で露出している前記金属膜をエッチングした後、露出される半導体膜の表面をさらにエッチングする工程と、を含むことを特徴とするものである。尚、本項目において、特定膜もしくは特定層上への他の膜もしくは層の形成は、下層上に直接もしくは他の層を介して形成することができる。
【発明の効果】
【００１４】
本発明によれば、薄膜トランジスタの電流特性を改善することができる。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
本発明の第１の実施形態に関わるＴＦＴの製造方法について、図１を用いて説明する。無アルカリガラス等の透明基板１上に１００〜３００ｎｍ程度の厚さでＣｒ、Ｔａ、Ｍｏ 、Ａｌ等の第１の導電性金属薄膜が形成される。次に、第１の写真製版工程で第１の導電性金属薄膜をパターニングして図１（ａ）のように、ゲート電極２を形成する。この時、第１の導電性金属薄膜がＡｌやＡｌ合金の場合、例えば、塩素ガスと三塩化硼素ガスとを用いたドライエッチング法、または、燐酸、硝酸、有機酸の混合液を用いたウエットエッチング法により加工される。次に、第１の絶縁膜３として例えばＳｉＮ膜、半導体膜４としてａ−Ｓｉ膜、オーミックコンタクト膜５としてｎ+ａ−Ｓｉ膜をそれぞれ４００ｎｍ、１５０ｎｍ、３０ｎｍ程度の膜厚で積層する。次に、第２の写真製版工程により、少なくとも前記ゲート電極２上方にレジストパターン６を形成した後、該レジストパターン６により被覆されていない半導体膜４とオーミックコンタクト膜５とをドライエッチング法により除去した時点の断面図を図１（ｂ）に示す。
【００１６】
このときドライエッチングガスとしては、少なくとも弗素原子を含むガスと塩素原子を含むガスとを混合したガスを用いるとよく、例えば、ＳＦ６とＨＣＬまたはＣＬ２等を用いることが可能であり、必要に応じて、Ｈｅガス等を添加してもよい。上記エッチングに伴い、レジストパターン表面部が変質し、デポ物が生成し、付着する等の影響が出るため、その除去のためにアッシング処理を行う。通常のアッシング処理においては、アッシングガスとして酸素ガスのみを用いるが、本発明においては酸素ガスと弗素原子を含んだガスとの混合ガスを用いる点が異なる。本実施例においては、以下のパラメータを用いた。用いたドライエッチング装置１３の代表的な構成例を図３に示す。真空ポンプ１４で真空に排気された槽内に、上部電極１５と下部電極１６とを対向させて配置し、その一方に処理すべき基板１を接触配置させたいわゆる平行平板方式の装置である。
【００１７】
電極の一方には高周波電源１７が接続されている。高周波電源１７がどちらの電極に接続されるかで放電モードが異なってくるが、本発明においてはどちらの放電モードにおいても効果を奏する。また、ドライエッチングに用いるプラズマ生成源としては平行平板方式以外にもコイル状の電極、ループ上の電極を用いた方式を使用しても良いし、マイクロ波を用いた方式でも良い。例えば、アッシングガスとしては、ＣＦ４ガスを１０ＳＣＣＭ、Ｏ２ガスを３００ＳＣＣＭ混合して上部電極１５からシャワー状に導入し、放電時の圧力を１５Ｐａ、ＲＦパワー密度を０．５Ｗ／ｃｍ２、上部電極１５と下部電極１６との間の距離６５ｍｍの条件で、４５〜６０秒間プラズマ放電を行うことにより処理を行うことができる。
【００１８】
本発明におけるアッシングにおいては、通常用いられる酸素ガスに加えて、弗素元素を含むガスを用いているので、アッシング中に微量ながらエッチング反応が発生しており、エッチング時に処理基板面、特にレジストで被覆された領域のエッヂ部に多く付着したデポ反応物やレジスト等の再付着成分を除去する効果を奏する。しかも、本発明におけるアッシングガスのほとんどは酸素ガスからなることを特徴としているため、このアッシング自体に伴う新たなデポ反応物の生成等の変質層の生成はきわめて少ない。従って、このアッシングが完了した時点で、図５（ｂ）に見られたような変質層７はほとんど除去されていると考えられる。
【００１９】
ここで、ＣＦ４と酸素ガスとの混合比率を決める要素は、エッチング時の付着物の除去と、被エッチング膜である半導体膜４の下地で第１の絶縁膜３にあたるＳｉＮ膜のエッチング量である。ＣＦ４の混合比率が高いほど、エッチング時に付着した付着物等の変質層を除去する効果を充分得ることができる。また、ＣＦ４の混合比率が低いほど、ａ−Ｓｉ膜をエッチングした後に露出しているＳｉＮ膜のエッチング速度は低下し、ＳｉＮ膜のエッチング量も減らせるので、第１の絶縁膜３が消失するといった不良を防止することができ、さらに、前記アッシング自体による新たな変質層形成を抑制する効果を有する。上記の効果を両立させるためには、弗素元素を含むガスと酸素ガスとの合計に占める酸素ガスの比率が９２〜９８％であることが好ましい。また、本実施の形態１においては、弗素元素を含むガスとしてＣＦ４を使用したが、ＳＦ６でもよい。また、弗素元素を含むガスと酸素ガスとの混合ガスに、Ｈｅなどの希ガスや、窒素などの不活性ガスを添加しても同等の効果を得ることができる。この場合においても、弗素元素を含むガスと酸素ガスとの合計に占める酸素ガスの比率が９２〜９８％であることが好ましいことは同様である。
【００２０】
アッシングを行うチャンバとエッチングを行うチャンバとは同一であってもよいし、別のチャンバであってもよい。エッチングに伴い発生する反応物等の変質層を効率的に除去するためには、エッチング完了からアッシング開始までの間の別の反応を極力抑制する方が良いので、エッチングとアッシングとを別のチャンバである場合には、エッチングとアッシングとの間は常時真空に排気可能なチャンバで連結されていることが好ましい。また、エッチングとアッシングとを同一チャンバで行う場合には、エッチング完了後にエッチングに用いたガスをチャンバから充分排気した後にアッシングガスを導入するのが、変質層の生成を抑制し除去する上で好ましい。その後、第２の写真製版工程により形成した前記レジスト６を除去した後、次に、３００ｎｍ程度の厚さでＴｉ、Ｃｒ、Ｍｏ、ＡＬ等の第２の金属薄膜を成膜し、第３の写真製版工程において電極や配線となる箇所のみレジスト８を残存させた後、第２の金属薄膜の露出部をエッチングにより除去する。この時点での断面図を図１（ｃ）に示す。なお、ここでのエッチングはエッチング液を用いても良いし、ドライエッチングで行っても良い。
【００２１】
ここで、バックチャネルエッチングを行い、露出しているオーミックコンタクト膜５と半導体膜４の一部とを除去する。除去が完了した時点の断面図を図１（ｄ）に示す。本発明においては、図１（ｂ）に示した半導体膜４とオーミックコンタクト膜５とのエッチング後に、弗素元素を含むガスと酸素ガスとの混合ガスを用いたアッシングを行っているため、図１（ｂ）で示したように、半導体膜のエッヂ部において図５（ｂ）にみられるようなデポ反応物等の変質層７は存在しない。従って、バックチャネルエッチングの際にも、半導体層パターン内部と周縁部との間にエッチング量の差が無く、均一なエッチングがおこなわれることになるので、半導体層４パターンの周縁部において図５（ｄ）にみられるような隆起部１２は発生しない。本発明においては、バックチャネルエッチング条件として、例えば以下の条件を用いることができる。エッチングガスは、ＳＦ６ガスとＨＣＬガスとの混合ガス、ＲＦパワー密度は０．５Ｗ／ｃｍ２、放電時の圧力は２０Ｐａ、上部電極と下部電極との間の距離は３５ｍｍ、エッチング時間は半導体膜質や所望とするバックチャネルエッチング量でも異なるが、１０〜３０秒である。なお、所望とするバックチャネルエッチング量はオーミックコンタクト膜５の膜厚以上あればよい。本実施の形態においては、マージンを見てバックチャネルエッチング量を７０〜８０ｎｍとすることが好ましい。上記エッチングによるデポ物付着やレジスト表面変質層の除去を行うために、酸素ガスを用いたアッシングを行っても良い。このようにバックチャネルエッチングが完了した後に、第３の写真製版工程により形成した前記レジスト８を除去すると、図１（ｅ）のように、ソース電極９、ドレイン電極１０とチャネル部１１が形成される。
【００２２】
その後、ＳｉＮ膜などの第２の絶縁膜１８を形成した後、第４の写真製版工程を行うことにより、図１（ｆ）に示すように、下部の電極と接続をとるためのコンタクト穴１９を絶縁膜に開口した後、図１（ｇ）に示すように、下部の電極と電気的接続をとるようにして画素電極２０を第５の写真製版工程により形成し、図１（ｈ）に示すようなＴＦＴ２１が形成される。図示しないが、上記のようにＴＦＴ２１が形成された基板１に対向する基板においては、ガラス基板上にＲＧＢ各色のカラーフィルタを各画素に対応させて形成し、その上にオーバーコート層およびＩＴＯからなる透明電極を形成し、両基板の対向面側に配向膜を塗布して所定の方向に配向処理を施す。ついで、両基板の間にスペーサを挟み、そのギャップ間に液晶を注入して、両基板を貼り合わせることにより、実施形態１に係わる液晶表示装置が完成する。なお、前記第３の写真製版工程においてレジスト８を残存させる領域は、図１（ｈ）に示すように、半導体膜４のパターン境界を少なくとも一部横切ってもよいし、横切らなくても良い。例えば、光照射による半導体膜４の導電率増大を抑制するために半導体膜４の領域をゲート電極２上に限定する等の理由により横切る場合は、図４（ｂ）で示したようなソース電極９とドレイン電極１０との間のリーク電流の経路となる隆起１２を本発明により無くすことができるので、リーク電流の低減効果は著しいものとなる。一方、例えばレジスト８を残存させる領域を半導体膜４のパターン領域内に限定する場合は横切ることはないが、その場合においても、リーク電流の経路となる隆起１２が存在しないため、ソース電極９やドレイン電極１０の一端が半導体層４のパターン領域周縁部まで及んでも良く、半導体膜４に対するレジスト８のパターン合わせのマージンを拡大できるという利点が存在する。
【００２３】
本実施形態の薄膜トランジスタの製造方法は、半導体膜のパターニング時において、ドライエッチング後のアッシングのガスとして、酸素ガスに加えて、弗素元素を有するガスを添加したことを特徴とし、ドライエッチングの際に生成付着した反応生成物等の変質層を除去でき、もって、バックチャネルエッチングにおけるシリコン膜パターンの周縁部での隆起の生成をバックチャネルエッチングの条件を変更することなく抑制することが可能となるので、ＴＦＴのリーク電流を低減できるという効果を奏する。
【００２４】
実施の形態２．
本発明の第２実施形態に関わるＴＦＴの製造方法について、図２を用いて説明する。無アルカリガラス等の透明基板１上に１００〜３００ｎｍ程度の厚さでＣｒ、Ｔａ、Ｍｏ、Ａｌ等の第１の導電性金属薄膜が形成される。次に、第１の写真製版工程で第１の導電性金属薄膜をパターニングして図２（ａ）のようにゲート電極２を形成する。この時、第１の導電性金属薄膜がＡｌやＡｌ合金の場合、例えば、塩素ガスと三塩化硼素ガスとを用いたドライエッチング法、または、燐酸、硝酸、有機酸の混合液を用いたウエットエッチング法により加工される。次に、第１の絶縁膜３としてＳｉＮ膜、半導体膜４としてａ−Ｓｉ膜、オーミックコンタクト膜５としてｎ+ａ−Ｓｉ膜、第２の金属薄膜２３としてＭｏ合金膜やＣｒ膜やＡｌ合金膜をそれぞれ４００ｎｍ、１５０ｎｍ、３０ｎｍ、３００ｎｍ程度の膜厚で積層する。
【００２５】
次に、ハーフトーンを用いた露光等の手段を用い、厚膜部と薄膜部を備えるレジストを形成する。具体的には、図２（ｂ）に示すように、ソース電極９やドレイン電極１０やソース配線に対応する位置にレジストを形成し、さらに、ゲート電極２上のチャネル部１１、すなわち、ソース電極９とドレイン電極１０とで挟まれた領域のレジスト２２のみ薄く形成するような第２の写真製版を行った後に、図２（ｃ）に示すように、レジスト６とレジスト２２とで被覆されておらず露出している第２の金属薄膜２３を除去する。次に、図２（ｄ）に示すように、基板全面のレジスト膜厚を減少させることにより、前記レジスト膜厚を薄くした箇所のレジスト２２を消失させ、さらに、露出しているオーミックコンタクト膜５と半導体膜４とをエッチング法で除去する。
【００２６】
ここで、レジスト２２、及び、オーミックコンタクト膜５と半導体膜４の除去のためには、２つの方法がある。第１の方法は、オーミックコンタクト膜５と半導体膜４とをエッチングした後に、レジスト薄膜２２を除去する方法である。第２の方法は、これとは逆に、レジスト薄膜２２を除去した後に、オーミックコンタクト膜５と半導体膜４とをエッチング除去する方法である。以下、おのおのの方法について説明する。
【００２７】
第１の方法において、まず、半導体膜４とオーミックコンタクト膜５とをドライエッチング法で除去する。この時のドライエッチング条件は、実施の形態１にも記載しているが、ドライエッチングガスとしては、少なくとも弗素原子を含むガスと塩素原子を含むガスとを混合したガスを用いるとよく、例えば、ＳＦ６とＨＣＬまたはＣＬ２等がよく用いられ、必要に応じて、Ｈｅガス等を添加してもよい。そして引き続いて、チャネル部１１に相当する位置の薄いレジスト２２を除去する。この除去は、酸素ガスを用いたアッシングによって行う。レジストが除去できたら、最後に、弗素元素を含んだガスと酸素ガスとの混合ガスを用いたアッシングにより、デポ反応物等の変質層の除去を行う。このとき、弗素元素を含むガスと酸素ガスとの合計に占める酸素ガスの比率が９２〜９８％であることが好ましい。また、本実施の形態２においては、弗素元素を含むガスとしてＳＦ６を使用したが、ＣＦ４でもよい。また、弗素元素を含むガスと酸素ガスとの混合ガスに、Ｈｅなどの希ガスや、窒素などの不活性ガスを添加しても同等の効果を得ることができる。この場合においても、弗素元素を含むガスと酸素ガスとの合計に占める酸素ガスの比率が９２〜９８％であることが好ましいことは同様である。
【００２８】
ここで、最初のレジスト除去とその次の変質層除去との使用ガスの違いは、弗素元素を含むガスの使用有無であるから、例えば、酸素ガスを導入してプラズマ放電を生成することによりレジスト除去を行い、レジスト除去後に、プラズマを消灯することなく、導入ガスに弗素元素を含むガスを添加してもよい。また、弗素元素を含むガスと酸素ガスとの混合ガスによってもレジストをエッチングすることは可能であり、むしろ、酸素ガスのみでエッチングするよりも高いエッチング速度で行うことが可能であるから、上記のプロセスにおいてもレジスト２２がまだ完全に除去されていないうちから、弗素元素を含むガスと酸素ガスとの混合ガスでアッシングを行ってもよい。この場合、該アッシングは、デポ反応物の除去とレジスト除去とを兼ね備えることになり、プロセスに必要な時間を短縮できるという効果を奏する。ただし、この時には、被エッチング膜である半導体膜４の下地で、かつ露出している第１の絶縁膜３のエッチングも同時に進行するため、この場合においては、弗素元素を含むガスを用いたアッシング処理時間の上限に気をつける必要がある。以上のプロセスにおいては、半導体膜４とオーミックコンタクト膜５とをエッチングした後にチャネル部のレジスト２２をアッシングする方法について記載したが、逆に、チャネル部のレジスト２２を除去した後に半導体膜４とオーミックコンタクト膜５とをエッチング除去する方法であってもよい。以下にこの第２の方法におけるプロセスについて説明を行う。
【００２９】
第２の方法において、まず、チャネル部に相当する位置の薄いレジスト２２を除去する。この除去は、酸素ガスを用いたアッシングによって行うが、弗素元素を含むガスと酸素ガスとの混合ガスで行ってもよい。弗素元素を含むガスを混合させた場合、レジストパターン以外の領域に露出しているオーミックコンタクト膜５も若干エッチングされてしまうが、この膜はいずれエッチングにより完全に除去してしまうものであるから問題は無い。むしろ、弗素元素を含むガスを混合させた場合、チャネル部のレジスト２２をエッチングする速度が速くなるため、レジストを除去するのに要する時間を短縮できるという効果も奏する。この時、弗素元素を含むガスと酸素ガスとの混合比率は、酸素ガス／（酸素ガス＋弗素元素を含むガス）の比率が９２〜９８％であることがのぞましい。
【００３０】
次に、プラズマ放電とアッシングガスの導入とを停止させ、弗素原子を含むガスと塩素原子を含むガスとを混合したガスを導入し、プラズマを発生させる。エッチングガスとしては、実施の形態１と同様に、例えば、ＳＦ６とＨＣＬまたはＣＬ２等が使用可能であり、必要に応じて、Ｈｅガス等を添加してもよい。半導体膜４とオーミックコンタクト膜５とがエッチングにより除去されたら、プラズマ放電とエッチングガスの導入とを停止させ、次に弗素元素を含むガスと酸素ガスとの混合ガスを導入しプラズマを発生させる。デポ反応物を除去するために必要な時間だけ処理を行ったら停止させる。このプロセスにおける具体的なパラメータや装置構成については記載しないが、実施の形態１と同様でよい。その後、図２（ｅ）に示すように、チャネル部１１で露出している第２の金属薄膜２３をエッチングにより除去する。
【００３１】
ここで、図２（ｆ）に示すように、バックチャネルエッチングを行い、露出しているオーミックコンタクト膜５と半導体膜４の一部とを除去する。本発明においては、先に半導体膜４とオーミックコンタクト膜５とのエッチング後に、弗素元素を含むガスと酸素ガスとの混合ガスを用いたアッシングを行っているため、半導体膜の周縁部においては、図５（ｂ）に示すようなデポ反応物等の変質層が存在しない。従って、バックチャネルエッチングの際にも、半導体層４のパターン内部と周縁部との間にエッチング量の差が無く、均一なエッチングがおこなわれることになるので、半導体層４のパターンの周縁部において図５（ｄ）に示すような隆起部１２は発生しない。本発明においては、例えば、バックチャネルエッチング条件として以下の条件を用いることができる。エッチングガスは、ＳＦ６ガスとＨＣＬガスとの混合ガス、ＲＦパワー密度は０．５Ｗ／ｃｍ２、放電時の圧力は２０Ｐａ、上部電極と下部電極との間の距離は３５ｍｍ、エッチング時間は半導体膜質や所望とするバックチャネルエッチング量でも異なるが、１０〜３０秒である。上記エッチングによるデポ反応物等の変質層やレジスト表面変質層の除去を行うために、酸素ガスを用いたアッシングを行っても良い。なお、所望とするバックチャネルエッチング量はオーミックコンタクト膜５の膜厚以上あればよい。本実施の形態においては、マージンを見てバックチャネルエッチング量を７０〜８０ｎｍとすることが好ましい。
【００３２】
このようにバックチャネルエッチングが完了した後に、図２（ｇ）に示すように、第３の写真製版工程により形成した前記レジスト６を除去すると、ソース電極９、ドレイン電極１０とチャネル部１１とが形成される。さらに、実施の形態１と同様に、図１（ｆ）に示すように、ＳｉＮ膜などの第２の絶縁膜１８を形成した後、第３の写真製版工程を行うことにより、下部の電極と接続をとるためのコンタクト穴１９を絶縁膜１８に開口した後、図１（ｇ）に示すように、下部の電極と電気的接続をとるようにして画素電極２０を第４の写真製版工程により形成し、ＴＦＴが形成される。一方、図示しないが、上記のようにＴＦＴが形成された基板に対向する基板においては、ガラス基板上にＲＧＢ各色のカラーフィルタを各画素に対応させて形成し、その上にオーバーコート層およびＩＴＯからなる透明電極を形成し、両基板の対向面側に配向膜を塗布して所定の方向に配向処理を施す。ついで、両基板の間にスペーサを挟み、そのギャップ間に液晶を注入して、両基板を貼り合わせることにより、実施の形態２に係わる液晶表示装置が完成する。
【００３３】
また本発明は、前述の実施例で説明したような逆スタガ構造ＴＦＴのバックチャネルエッチングを含む製法に限定されるものではなく、エッチングにより加工したシリコン層のパターンにさらに別パターンを用いてエッチングを行う際にも同様の効果を奏する。さらに本発明の実施の形態においては、液晶を用いた表示装置についての説明を行っているが、液晶を用いた表示装置に限定されることなく、バックチャネルエッチングを用いる半導体素子一般に適用可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例１を適用した時の薄膜トランジスタ製造の工程断面図である。
【図２】本発明の実施例２を適用した時の薄膜トランジスタ製造の工程断面図である。
【図３】本発明の実施例で用いたドライエッチング装置の概略図である。
【図４】従来例における薄膜トランジスタの上面図、断面図である。
【図５】従来例における薄膜トランジスタ製造の工程断面図である。
【符号の説明】
【００３５】
１  基板
２  ゲート電極
３  第１の絶縁膜
４  半導体膜
５  オーミックコンタクト膜
６  レジスト
７  変質層
８  レジスト
９  ソース電極
１０  ドレイン電極
１１  チャネル
１２  隆起部
１３  ドライエッチング装置
１４  真空ポンプ
１５  上部電極
１６  下部電極
１７  高周波電源
１８  第２の絶縁膜
１９  コンタクト穴
２０  画素電極
２１  ＴＦＴ
２２  チャネル部に相当するレジスト薄膜部
２３  第２の金属薄膜
【図１】
2005072443.tif 000003
【図２】
2005072443.tif 000004
【図３】
2005072443.tif 000005
【図４】
2005072443.tif 000006
【図５】
2005072443.tif 000007