(57)【要約】【課題】  液晶表示装置のＴＦＴのチャネルに侵入する光によるＴＦＴの特性劣化を防止する。【解決手段】  ＴＦＴは、逆スタガ構造に形成され、ゲート電極１１が液晶表示装置のバックライトからチャネル領域１４を遮光している。チャネル領域１４は、双方のチャネル縁部のチャネル長が、チャネル中央部分のチャネル長に比して長く形成される。【選択図】    図１
2005072135.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタ（ＴＦＴ）が形成されたＴＦＴ基板と、ブラックマトリックスが形成された対向基板と、前記ＴＦＴ基板と前記対向基板との間に挟まれた液晶層と、前記ＴＦＴ基板の背面に配設されたバックライトとを備える液晶表示装置において、
前記ＴＦＴのチャネルは、チャネル縁部の少なくとも一方のチャネル長が、チャネル中央部分のチャネル長に比して長いことを特徴とする液晶表示装置。
【請求項２】
前記ＴＦＴの双方のチャネル縁部のチャネル長が、前記チャネル中央部分のチャネル長よりも長い、請求項１に記載の液晶表示装置。
【請求項３】
前記ＴＦＴのゲート電極は、前記チャネルとバックライトとの間に配設され、前記チャネルに入射するバックライト光からの光を遮光する、請求項１又は２に記載の液晶表示装置。
【請求項４】
前記チャネルを含むＴＦＴの半導体層がアモルファスシリコンで形成されている、請求項１〜３の何れか一に記載の液晶表示装置。
【請求項５】
前記ＴＦＴのソース電極及びドレイン電極が、前記半導体層を挟んで前記ゲート電極と対向して配置されている、請求項１〜４の何れか一に記載の液晶表示装置。
【請求項６】
前記ＴＦＴは、前記半導体層と、ソース電極及びドレイン電極との間に、オーミックコンタクト層を有する、請求項１〜５の何れか一に記載の液晶表示装置。
【請求項７】
前記ＴＦＴのソース電極及びドレイン電極が、前記半導体層の上層側に配置されている、請求項１〜６の何れか一に記載の液晶表示装置。
【請求項８】
ＴＦＴのゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層とを順次に形成する工程と、
前記半導体層及びオーミックコンタクト層をパターニングする工程と、
前記パターニングされたオーミックコンタクト層上に、ソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極をマスクとして、前記ソース電極とドレイン電極の間に対応する領域の前記オーミックコンタクト層を除去することによって、前記半導体層を露出させてチャネル領域を形成する工程とを順次に備え、
前記チャネル領域の縁部の少なくとも一方のチャネル長を、チャネル領域の中央部分のチャネル長に比して長く形成することを特徴とするＴＦＴの製造方法。
【請求項９】
ＴＦＴのゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層と、金属層とを順次に形成する工程と、
前記金属層上にレジスト層を形成し、該レジスト層を、所定の波長を有する光源を用い、ソース電極パターン、ドレイン電極パターン、及び、前記ソース電極パターンとドレイン電極パターンとの間に配設される露光解像限界以下のパターンを有するマスクを介して露光し、前記ソース電極パターンと前記ドレイン電極パターンとの間に対応する領域の膜厚が、前記ソース電極パターン及びドレイン電極パターンに対応する領域の膜厚に比して薄いレジストパターンを形成する工程と、
前記レジストパターンを用いて、前記金属層、オーミックコンタクト層、及び、半導体層をパターニングする工程と、
前記レジストパターンを所定の膜厚まで残して除去するレジスト一部除去工程と、
前記レジスト一部除去工程後のレジストパターンをマスクとし、前記金属層をパターニングしてソース電極及びドレイン電極を形成する工程と、
前記ソース電極及びドレイン電極をマスクとして、前記ソース電極とドレイン電極の間に対応する領域の前記オーミックコンタクト層を除去することによって、前記半導体層を露出させてチャネル領域を形成する工程とを順次に備え、
前記チャネル領域の縁部の少なくとも一方のチャネル長を、チャネル領域の中央部分のチャネル長に比して長く形成することを特徴とするＴＦＴの製造方法。
【請求項１０】
前記露光解像限界以下のパターンは、露光解像限界以下のスリットパターンとして構成される、請求項９に記載のＴＦＴの製造方法。
【請求項１１】
前記露光解像限界以下のパターンは、露光限界解像以下のハシゴ状パターンとして構成される、請求項９に記載のＴＦＴの製造方法。
【請求項１２】
前記露光解像限界以下のパターンは、露光限界解像以下のドットパターンとして構成される、請求項９に記載のＴＦＴの製造方法。
【請求項１３】
前記レジスト一部除去工程では、ＲＩＥ−ＤＥ装置により、前記レジストパターンを所定の膜厚まで残して除去する、請求項９〜１２の何れか一に記載のＴＦＴの製造方法。
【請求項１４】
前記レジスト一部除去工程では、ＵＶアッシャーにより、前記レジストパターンを所定の膜厚まで残して除去する、請求項９〜１２の何れか一に記載のＴＦＴの製造方法。
【請求項１５】
前記ＴＦＴの双方のチャネル縁部のチャネル長を、前記チャネル中央部分のチャネル長よりも長く形成する、請求項８〜１４の何れか一に記載のＴＦＴの製造方法。
【請求項１６】
前記チャネルを含むＴＦＴの半導体層をアモルファスシリコンで形成する、請求項８〜１５の何れか一に記載のＴＦＴの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法及び液晶表示装置に関し、更に詳しくは、液晶表示装置に好適な薄膜トランジスタの製造方法及びそのような薄膜トランジスタを有する液晶表示装置に関する。
【背景技術】
【０００２】
能動素子である薄膜トランジスタ（ＴＦＴ）をスイッチング素子として使用するアクティブマトリクス型液晶表示装置が普及している。ＴＦＴの半導体層には種々の材料が用いられているが、液晶表示装置では、多結晶シリコンを半導体層として用いたポリシリコン（ｐ−Ｓｉ）ＴＦＴや、非晶質シリコンを半導体層として用いたアモルファスシリコン（ａ−Ｓｉ）ＴＦＴが一般的である。ｐ−ＳｉＴＦＴとａ−ＳｉＴＦＴとを比較すると、ａ−ＳｉＴＦＴは、製造工程が少なく、また低温プロセスでの製造が可能である。
【０００３】
図１５は、ａ−ＳｉＴＦＴを用いた、一般的な液晶表示装置の液晶パネルの断面を示している。液晶パネル２００では、ＴＦＴ基板２０２と対向基板２０４とが液晶層２０３を挟んで対向しており、各基板面には配向膜２０７が液晶層２０３との間に形成される。ＴＦＴ基板２０２の背面側であるバックライト光源側には第１偏光板２０１が配置され、対向基板２０４の表示面側には第２偏光板２０５が配置される。第１偏光板２０１と第２偏光板２０５とは、例えば、偏光方向が互いに９０度異なる。
【０００４】
図１６は、上記ＴＦＴ基板２０２の一部を、対向基板２０４側から見た平面図として示している。ＴＦＴ基板２０２では、信号線２３１と走査線２３２とが格子状に配線され、その交点付近には、ＴＦＴ２３０が形成される。ＴＦＴ２３０のドレイン電極２２５は、信号線２３１から突き出た電極として構成され、ゲート電極２２２は、走査線２３２から突き出た電極として構成される。図１７は、図１６のＢ−Ｂ’断面に相当する、一般的なＴＦＴの断面を示している。同図に示すような断面構造を有するＴＦＴは、例えば特許第３１５２１９３号公報に記載された技術を適用して得られる。
【０００５】
一般に、ｐ−ＳｉＴＦＴでは、ゲート電極、ドレイン電極、及び、ソース電極が、ｐ−Ｓｉ層の一方の側に形成されるコプラナ構造が採用され、ａ−ＳｉＴＦＴでは、ゲート電極２２２と、ドレイン電極２２５及びソース電極２２６とが、半導体層２２４を挟んで対向するスタガ構造が採用されることが多い。図１７では、ＴＦＴ２３０を、ゲート電極２２２が半導体層２２４の下層側に配置される逆スタガ構造で形成しているが、ゲート電極２２２が半導体層２２４の上層側に配置される順スタガ構造で形成することもできる。
【０００６】
ドレイン電極２２５は、オーミックコンタクト層２３３ａを介して半導体層２２４と接し、ソース電極２２６は、オーミックコンタクト層２３３ｂを介して半導体層２２４と接する。ソース電極２２６は、コンタクトホール２２８を介して画素電極２２９に接続される。同図に示すＴＦＴ２３０は、チャネルエッチング型ＴＦＴとして構成され、ドレイン電極２２５とその下層のオーミックコンタクト層２３３ａとが同じサイズで形成され、ソース電極２２６とその下層のオーミックコンタクト層２３３ｂとが同じサイズで形成される。
【０００７】
ＴＦＴ２３０では、ゲート電極２２２の上層の、ドレイン電極２２５側のオーミックコンタクト層２３３ａのソース電極２２６側の端部の位置から、ソース電極２２６側のオーミックコンタクト層２３３ｂのドレイン電極２２５側の端部の位置までの間の半導体層２２４が、チャネル領域２３４を構成する。逆スタガのＴＦＴ２３０では、ゲート電極２２ ２は、遮光膜を兼ね、バックライト光源側からチャネル領域２３４に侵入する光を遮光する。図１８は、図１６に示すＴＦＴ２３０の１つを拡大して示している。ドレイン電極２２５及びソース電極２２６は、チャネル領域２３４を挟んで対向する辺が、互いに平行であり、チャネル領域２３４のチャネル長Ｌは、チャネル幅方向の位置によらず、一定の長さに形成される。
【０００８】
図１９は、図１６に示すＴＦＴ基板２０２と空間的に重なる対向基板２０４の一部を平面図として示している。同図に示すように、対向基板２０４上のブラックマトリクス２４２は、ＴＦＴ２３０、信号線２３１、及び、走査線２３２と空間的に重なる位置に形成され、バックライト光源側から入射する光を遮光し、透過領域２５５を区画する。透過領域２５５からの光の出射量は、液晶層２０３を、ＴＦＴ２３０の画素電極２２９と、対向基板の対向電極２４４とによって制御することで、コントロールされる。透過領域２５５には、例えばＲ、Ｇ、Ｂの３色の色層２４３が設けられ、画像のカラー表示を可能としている。
【特許文献１】特許第３１５２１９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、ブラックマトリクス２４２は、反射率が低い材料で形成されてはいるものの、対向基板２０４（図１５）に入射した光の一部は、ブラックマトリクス２４２で反射して、ＴＦＴ基板２０２側に向かう。この反射光の一部は、ゲート電極２２２とドレイン電極２２５又はソース電極２２６との間で多重反射し、チャネル領域２３４に侵入する。ＴＦＴ２３０では、チャネル領域２３４（図１８）のチャネル幅方向の両端の領域が、光が侵入しやすい領域である。チャネル領域２３４を構成する半導体層２２４に光が入射すると、ＴＦＴ２３０にリーク電流が発生してスイッチング特性が悪化し、液晶表示装置における表示品質が低下してしまう。
【００１０】
例えば、ブラックマトリクス２４２で反射した光による光リーク電流を低減できる技術として、図１５で対向基板２０４に配置されるブラックマトリクス２４２及び色層２４３をＴＦＴ基板２０２に積層する構成を採用する技術がある。この技術では、ＴＦＴ２３０とブラックマトリクス２４２の間の距離を狭めることで、ブラックマトリクス２４２で反射した光による光リーク電流を低減することができる。しかし、この技術では、ＴＦＴ基板２０２とブラックマトリクス２４２及び色層２４３とを連続して形成する必要があるため、技術的課題が多い。
【００１１】
一方、ＴＦＴ２３０では、上記したブラックマトリクスでの反射光だけでなく、バックライト光源側からＴＦＴ基板２０２に入射する光の一部も、チャネル領域２３４に侵入する。これは、ゲート電極２２２によって、チャネル領域２３４に侵入する光を完全に遮光することができないためである。特に、チャネル領域２３４の画素電極２２９（図１６）側の縁部では、チャネル領域２３４に近接して走査線２３２が配線されないため、走査線２３２側の縁部に比して光の侵入量が大きくなる。チャネル領域２３４の画素電極２２９側の縁部では、ゲート電極２２２の図１８に示す突き出し量ｄをある程度大きくとることで、光の侵入を防いでいる。
【００１２】
しかし、対向基板２０４に形成されるブラックマトリクス２４２はＴＦＴ２３０と空間的に重なる位置に形成されることから、ゲート電極２２２の突き出し量ｄを大きくとり、ＴＦＴ２３０の形成領域が広くなると、その分だけ透過領域２５５が狭くなる。液晶表示装置では、透過領域２５５を広くとることで、輝度等の表示品質を向上させることができるため、透過領域２５５を広くとりたいという要求がある。しかし、従来の液晶表示装置 では、上記した理由により、ＴＦＴ２３０の形成領域を狭くして、透過領域２５５を広くすることができなかった。
【００１３】
本発明は、上記問題点を解消し、ＴＦＴ形成領域を狭くした場合についても、光リーク電流の影響を低減できる薄膜トランジスタ、及び、そのような薄膜トランジスタの製造方法を提供することを目的とする。
【００１４】
また、本発明は、上記本発明の薄膜トランジスタを有する液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の液晶表示装置は、薄膜トランジスタ（ＴＦＴ）が形成されたＴＦＴ基板と、ブラックマトリックスが形成された対向基板と、前記ＴＦＴ基板と前記対向基板との間に挟まれた液晶層と、前記ＴＦＴ基板の背面に配設されたバックライトとを備える液晶表示装置において、前記ＴＦＴのチャネルは、チャネル縁部の少なくとも一方のチャネル長が、チャネル中央部分のチャネル長に比して長いことを特徴とする。
【００１６】
本発明の液晶表示装置では、バックライト光源側から回り込んだ光、或いは、対向基板のブラックマトリクスで反射した光が入射しやすいため、光リーク電流の影響を受けやすいＴＦＴのチャネル縁部の少なくとも一方が、チャネル中央部に比して長く設定されている。このため、チャネル縁部に光が入射した場合にも、光リーク電流の電流経路が長いために光リーク電流を低減でき、光リーク電流がＴＦＴのスイッチング特性に与える影響を低減できる。従って、表示品質が高い液晶表示装置を得ることができる。
【００１７】
従来のＴＦＴでは、チャネル領域の画素電極側の縁部に侵入する光を低減するために、ゲート電極の突き出し量を小さく設定することができなかったが、本発明のＴＦＴでは、チャネル領域の画素電極側の縁部のチャネル長を、チャネル中央部に比して長く設定する構成を採用するときには、ゲート電極の突き出し量を小さく設定することができる。この場合には、ＴＦＴが形成される領域の面積を狭くして、液晶表示装置の対向基板における透過領域を広くすることができ、液晶表示装置の表示品質を向上させることができる。なお、ＴＦＴのチャネルは、縁部が直線状に広がる形状であってもよく、湾曲して広がる形状であってもよく、或いは、階段状に広がる形状であってもよい。ソース電極とドレイン電極とは、互いに対向する縁部が対称な形状でなくてもよく、例えばドレイン電極をコの字状に形成することもできる。
【００１８】
本発明の液晶表示装置は、前記ＴＦＴの双方のチャネル縁部のチャネル長が、前記チャネル中央部分のチャネル長よりも長いことが好ましい。この場合、より効果的に光リーク電流を低減できる。
【００１９】
本発明の液晶表示装置では、記ＴＦＴのゲート電極は、前記チャネルとバックライトとの間に配設され、前記チャネルに入射するバックライト光からの光を遮光することが好ましい。この場合、ゲート電極は、バックライト光源側からチャネルに入射する光を遮光する役割を兼ねる。
【００２０】
本発明の液晶表示装置では、前記チャネルを含むＴＦＴの半導体層をアモルファスシリコンシリコンで形成することができる。
【００２１】
本発明の液晶表示装置のＴＦＴでは、チャネル縁部のチャネル長が長く設定されることで、光リーク電流を低減できるため、例えば、光感度が高いアモルファスシリコンを用い てＴＦＴを形成した場合についても、良好な特性を得ることができる。
【００２２】
本発明の液晶表示では、前記ＴＦＴのソース電極及びドレイン電極が、前記半導体層を挟んで前記ゲート電極と対向して配置されている構造を採用することができる。本発明の液晶表示装置のＴＦＴは、ゲート電極がバックライト光源側に配置される逆スタガ構造や、ゲート電極が対向基板側に配置される順スタガ構造を採用することができる。
【００２３】
本発明の液晶表示装置では、前記ＴＦＴは、前記半導体層と、ソース電極及びドレイン電極との間に、オーミックコンタクト層を更に有する構成を採用することができる。この場合、ＴＦＴのチャネルは、ドレイン電極側の接触層のソース電極側の縁部の位置から、ソース電極側の接触層のドレイン電極側の縁部の位置までの間の真性半導体層によって形成される。ＴＦＴは、チャネルエッチ型であってもよく、或いは、チャネル保護型であってもよい。
【００２４】
本発明の液晶表示装置では、前記ＴＦＴのソース電極及びドレイン電極が、前記半導体層の上層側に配置されている構成を採用することができる。
【００２５】
本発明の第１の視点のＴＦＴの製造方法は、ＴＦＴのゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層とを順次に形成する工程と、前記半導体層及びオーミックコンタクト層をパターニングする工程と、前記パターニングされたオーミックコンタクト層上に、ソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極をマスクとして、前記ソース電極とドレイン電極の間に対応する領域の前記オーミックコンタクト層を除去することによって、前記半導体層を露出させてチャネル領域を形成する工程とを順次に備え、前記チャネル領域の縁部の少なくとも一方のチャネル長を、前記チャネル領域の中央部分のチャネル長に比して長く形成することを特徴とする。
【００２６】
本発明の第１の視点のＴＦＴの製造方法では、半導体層及びオーミックコンタクト層をパターニングした後に、オーミックコンタクト層上にソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極を用いてオーミックコンタクト層を除去して半導体層を露出させ、チャネル領域を形成する。ソース電極及びドレイン電極の形成する工程において、それらの電極を所望の形状に形成することで、チャネル領域の少なくとも一方の縁部のチャネル長が、中央部に比して長いＴＦＴを形成することができる。
【００２７】
本発明の第２の視点のＴＦＴの製造方法は、ＴＦＴのゲート電極と、ゲート絶縁膜と、半導体層と、オーミックコンタクト層と、金属層とを順次に形成する工程と、前記金属層上にレジスト層を形成し、該レジスト層を、所定の波長を有する光源を用い、ソース電極パターン、ドレイン電極パターン、及び、前記ソース電極パターンとドレイン電極パターンとの間に配設される露光解像限界以下のパターンを有するマスクを介して露光し、前記ソース電極パターンと前記ドレイン電極パターンとの間に対応する領域の膜厚が、前記ソース電極パターン及びドレイン電極パターンに対応する領域の膜厚に比して薄いレジストパターンを形成する工程と、前記レジストパターンを用いて、前記金属層、オーミックコンタクト層、及び、半導体層をパターニングする工程と、前記レジストパターンを所定の膜厚まで残して除去するレジスト一部除去工程と、該レジスト一部除去工程後のレジストパターンをマスクとし、前記金属層をパターニングしてソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極をマスクとして、前記ソース電極とドレイン電極の間に対応する領域の前記オーミックコンタクト層を除去することによって、前記半導体層を露出させてチャネル領域を形成する工程とを順次に備え、前記チャネル領域の縁部の少なくとも一方のチャネル長を、前記チャネル領域の中央部分のチャネル長に比して長く形成することを特徴とする。
【００２８】
本発明の第２の視点のＴＦＴの製造方法では、レジストパターンを露光形成する際に、ソース電極パターン、ドレイン電極パターン、及び、ソース電極パターンとドレイン電極パターンとの間に配置される、短辺方向の幅が露光解像限界以下のパターンを有するマスクを使用する。このようなマスクを用いて形成されたレジストパターンは、ソース電極パターン及びドレイン電極パターンに対応する領域では、露光された光が透過せずに未露光となってレジスト膜厚が厚く形成され、ソース電極パターンとドレイン電極パターンとの間に対応する領域では、露光された光が透過しきれずに半露光となって、レジスト膜厚が、未露光の領域に比して薄く形成される。また、上記した領域以外の露光領域では、レジスト膜厚が半露光領域に比して更に薄いか、或いは、レジストが除去される。このように形成したレジストパターンを用いて、半導体層までをエッチングすることで、例えば島状の半導体層を形成でき、その後、レジスト一部除去工程により、レジスト膜厚が薄い半露光領域のレジストパターンを除去したレジストパターンを用いてソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極を用いて、オーミックコンタクト層をエッチングすることで、チャネル領域を形成することができる。
【００２９】
また、レジストパターンの露光形成の際に、露光解像限界以下のパターンがソース電極パターンとドレイン電極パターンとの間に配置されることにより、互いに対向するソース電極部分を構成するレジストパターン、及び、ドレイン電極部分を構成するレジストパターンの縁部の端部では、中央部に比して多くの光が回り込み、半露光の領域の幅が中央部に比して広がる。これにより、ソース電極部分を構成するレジストパターン、及び、ドレイン電極部分を構成するレジストパターンは、互いに対向する辺が、端部における辺間の距離が中央部に比して長くなるような湾曲形状に形成され、チャネル領域の縁部の少なくとも一方のチャネル長が、チャネル領域の中央部に比して長いＴＦＴを形成することができる。
【００３０】
本発明の第１の視点のＴＦＴの製造方法では、半導体層及びオーミックコンタクト層をパターニングする際のレジストパターンを形成するためのマスクと、ソース電極及びドレイン電極を形成する際のレジストパターンを形成するためのマスクとの２枚のマスクが必要になる。本発明の第２の視点のＴＦＴの製造方法では、ＴＦＴの半導体層及びオーミックコンタクト層と、ソース電極及びドレイン電極とを、１枚のマスクを用いて形成したレジストパターンで形成することができ、本発明の第１の視点のＴＦＴの製造方法に比して、マスクを１枚削減して、ＴＦＴの製造コストを低減できる。
【００３１】
本発明の第２の視点のＴＦＴの製造方法では、前記露光解像限界以下のパターンを、露光解像限界以下のスリットパターンとして構成することができ、露光限界解像以下のハシゴ状パターンとして構成することができ、或いは、露光限界解像以下のドットパターンとして構成することができる。
【００３２】
本発明の第２の視点のＴＦＴの製造方法は、前記レジスト一部除去工程では、ＲＩＥ−ＤＥ装置により、前記レジストパターンを所定の膜厚まで残して除去することができ、或いは、ＵＶアッシャーにより、前記レジストパターンを所定の膜厚まで残して除去することができる。
【発明の効果】
【００３３】
以上説明したように、本発明の液晶表示装置は、光リーク電流の影響を受けやすいＴＦＴのチャネル縁部の少なくとも一方が、チャネル中央部に比して長く設定されているため、バックライト光源側から光が回り込み、対向基板のブラックマトリクスで反射した光がチャネルに入射したとしても、光リーク電流を低減でき、スイッチング特性が悪化しない。
【００３４】
本発明の第１及び第２の視点のＴＦＴの製造方法では、チャネル領域の少なくとも一方の縁部のチャネル長が、中央部に比して長いＴＦＴを形成することができる。また、本発明の第２の視点のＴＦＴの製造方法では、ＴＦＴを形成する際に使用するマスクを１枚削減でき、本発明の第１の視点のＴＦＴの製造方法に比して、ＴＦＴの製造コストを低減できる。
【発明を実施するための最良の形態】
【００３５】
以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図１は、本発明の第１実施形態例のＴＦＴを平面図として示している。本実施形態例のＴＦＴ１０は、ドレイン電極１２、ソース電極１３、及び、チャネル領域１４の平面形状が、図１８に示す従来のＴＦＴ２３０と相違する。ＴＦＴ１０は、図１６に示すＴＦＴ２３０と同様に、信号線５１と走査線５２との交点付近に形成され、図１７に示す一般的なＴＦＴと同様な断面構造を有する。なお、図１７に示す断面は、図１では、同図におけるＡ−Ａ’断面に相当する。
【００３６】
ドレイン電極１２及びソース電極１３は、それぞれ、チャネル領域１４の画素電極側の縁部１４ａ、及び、走査線側の縁部１４ｃのチャネル長が、チャネル中央部１４ｂ側から外側に向かって長くなるように、互いに対向する辺の両端において、チャネル幅方向の両端の角が切り落とされた形状となっている。図１の例では、ドレイン電極１２及びソース電極１３は、チャネル幅方向の両端の角が、互いに対向する辺からそれぞれの内側に向けて、底辺をΔＷ、高さをΔＬとする直角三角形と同様な平面形状で切り落とされた形状となっている。チャネル中央部１４ｂでは、チャネル長が、一定値Ｌ１となっており、チャネル領域の画素電極側の縁部１４ａ、及び、走査線５２側の縁部１４ｃでは、それぞれ、チャネル長が画素電極側又は走査線５２側に向けて、Ｌ１からＬ２（＝Ｌ１＋２×ΔＬ）に向けて長くなっている。
【００３７】
図２（ａ）〜（ｄ）、及び、図３（ｅ）〜（ｇ）は、図１に示すＴＦＴ１０の断面を製造工程段階ごとに示している。ＴＦＴ１０（図１）は、図１７に示す断面構造と同様な構造を有し、以下のように形成される。ガラス基板２１上に、第１導電膜を積層し、その第１導電膜を第１フォトレジストパターンを用いてエッチングし、所望の形状のゲート電極１１を形成する（図２(ａ)）。ゲート絶縁膜２２、ａ−Ｓｉ層である半導体層２３、及び、ｎ+ａ−Ｓｉ層であるオーミックコンタクト層２４を積層し、オーミックコンタクト層２４上に、第２フォトレジストパターン３０を形成する（同図（ｂ））。その第２フォトレジストパターン３０を用いて、半導体層２３及びオーミックコンタクト層２４をエッチングし、半導体層２３及びオーミックコンタクト層２４を形成する（同図（ｃ））。
【００３８】
第２導電膜２５を積層し、その上に、第３フォトレジストパターン２８を形成する（図２（ｄ））。第３フォトレジストパターン２８の一方のである第３フォトレジストパターン２８ａは、第２導電膜２５をエッチングして得られるドレイン電極１２が、図１に示す平面形状となるような形状に形成され、他方である第３フォトレジストパターン２８ｂは、ソース電極１３が、図１に示す平面形状となるような形状に形成される。第３フォトレジストパターン２８を用いて、第２導電膜２５をエッチングし、図１に示す平面形状を有するドレイン電極１２及びソース電極１３を形成する（図３（ｅ））。
【００３９】
ドレイン電極１２及びソース電極１３を用いて、オーミックコンタクト層２４及び半導体層２３の一部をチャネルエッチングし、ゲート電極１１の上層の、ドレイン電極１２側のオーミックコンタクト層２４ａのソース電極１３側の端部の位置から、ソース電極１３側のオーミックコンタクト層２４ｂのドレイン電極１２側の端部の位置までのチャネル領域１４を形成する。チャネル領域１４の形成後に、パッシベーション膜２６を積層し、そのパッシベーション膜２６を第４フォトレジストパターンを用いてエッチングし、コンタ クトホール２７を形成する。ついで、透明導電膜を積層し、その透明導電膜を第５フォトレジストパターンを用いてエッチングし、画素電極１５が形成される（図３（ｇ））。
【００４０】
本実施形態例では、チャネル領域１４において、液晶表示装置に使用した際に、光の影響を受けやすい領域であるチャネル幅方向の双方の縁部１４ａ、１４ｃにおけるチャネル長を、チャネル中央部１４ｂにおけるチャネル長に比して長く設定したため、それらの領域に光が侵入し、光リーク電流が発生した場合であっても、光リーク電流の電流経路が長く、光リーク電流がＴＦＴ１０のスイッチング特性に与える影響を低減できる。また、従来のＴＦＴでは、チャネル領域の画素電極側の縁部に侵入する光を低減するために、ゲート電極の突き出し量ｄを小さく設定することができなかったが、本実施形態例では、上記した理由により、ゲート電極の突き出し量ｄを小さく設定することができ、ＴＦＴ１０が形成される領域の面積を狭くして、対向基板（図１５）における透過領域（図１９）を広くすることにより、液晶表示装置の表示品質を向上させることができる。
【００４１】
図４は、ＴＦＴにおけるゲート電圧とドレイン電流との関係をグラフで示している。本発明者らは、ＴＦＴ１０を試作し、バックライト装置を点灯した状態（ｐｈｏｔｏ）と、バックライト装置を点灯しない状態（ｄａｒｋ）とのそれぞれについて、実験により、試作したＴＦＴ１０と従来のＴＦＴ２３０（図１８）のＶｇ−Ｉｄ特性を測定した。
【００４２】
なお、本実施形態例のＴＦＴ１０では、チャネル幅Ｗを２４μｍに設定し、チャネル中央部１４ｂにおけるチャネル長Ｌ１を６．０μｍに設定した。また、チャネル領域の画素電極側の縁部１４ａ、及び、走査線側の縁部１４ｃでは、ΔＷを３．０μに設定し、ΔＬを１．２に設定し、チャネル縁部から３μｍ以内のチャネル長の平均値、つまり、チャネル縁部から１．５μｍの位置でのチャネル長を、チャネル長Ｌ１の１２０％である７．２μｍに設定した。また、従来のＴＦＴ２３０では、チャネル幅Ｗを２４μｍに設定し、チャネル長Ｌを６．０μｍに設定した。
【００４３】
図４に示すように、バックライト装置を点灯しない状態では、本実施形態例のＴＦＴ１０と、従来のＴＦＴ２３０とは、ドレイン電流は、ほぼ同様に変化する。バックライト装置を点灯した状態では、本実施形態例のＴＦＴ１０は、従来のＴＦＴ２３０に比して、光リーク電流の影響が低減し、オフ電流の最小値を、従来のＴＦＴ２３０の約４０％減少させることができた。また、本実施形態例のＴＦＴ１０のオン電流は、従来のＴＦＴ２３０と同程度であった。実験により、本実施形態例のＴＦＴ１０では、光の影響を受けやすい、チャネル縁部から３μｍ以内の位置におけるチャネル長を長く設定することで、光リーク電流の影響を効果的に低減できると共に、従来のＴＦＴ２３０同程度のオン電流が得られることが確かめられた。
【００４４】
一般に、ドレイン電流は、チャネル幅Ｗとチャネル長Ｌの比（Ｗ／Ｌ）に比例して大きくなる。本実施形態例のＴＦＴ１０では、光リーク電流による影響をより低減させるために、チャネル領域の画素電極側の縁部１４ａ、及び、走査線側の縁部１４ｃにおける平均チャネル長を長くしていくと、オン電流の低下が無視できなくなる。このような場合には、チャネル中央部１４ｂにおけるチャネル長Ｌ１を短くして、チャネル領域１４全体での平均チャネル長の増加を抑えるなどして、所望のオン電流が得られるように設計するとよい。
【００４５】
図５は、本発明の第２実施形態例のＴＦＴを平面図として示している。本実施形態例のＴＦＴ１０ａは、ドレイン電極１２ａ、ソース電極１３ａ、及び、チャネル領域１４の形状が、第１実施形態例と相違する。ドレイン電極１２ａ及びソース電極１３ａは、互いに対向する辺が、中央部が膨らむように、湾曲した形状で形成され、チャネル領域１４は、中央部でのチャネル長Ｌ３に比して、チャネル幅方向の縁部でチャネル長Ｌ４が長くなる ように形成される。
【００４６】
図６（ａ）及び（ｂ）、並びに、図７（ｃ）〜（ｄ）は、上記ＴＦＴ１０ａの断面を、製造工程段階ごとに示している。上記ＴＦＴ１０ａは、以下のように形成することもできる。ガラス基板２１上に、ゲート電極１１を形成し、ゲート絶縁膜２２、ａ−Ｓｉ層である半導体層２３、ｎ+ａ−Ｓｉ層であるオーミックコンタクト層２４、及び、第２導電膜２５を積層し（図６（ａ））、その上に、フォトレジストパターン２９を形成する（図６（ｂ））。
【００４７】
図８（ａ）は、図６（ｂ）におけるフォトレジストパターン２９の形成の様子を断面図として示し、図８（ｂ）は、同図（ａ）のフォトマスク３１に形成される遮光パターンの形状を平面図として示している。また、図９（ａ）は、図８（ｂ）に示す遮光パターンを介して露光して得られるフォトレジストパターン２９を平面図として示し、図９（ｂ）は、同図（ａ）から半露光領域３５に対応する領域を除去したフォトレジストパターン２９を平面図として示している。以下、図８及び図９を参照し、フォトレジストパターン２９の形成について説明する。
【００４８】
フォトマスク３１（図８（ａ））には、同図（ｂ）に示すような平面形状を有する遮光パターン３２が形成される。遮光パターン３２は、ドレイン電極用遮光パターン３２ａ、ソース電極用遮光パターン３２ｂ、及び、スリット遮光パターン３２ｃを有する。ドレイン電極用遮光パターン３２ａは、最終的に図５に示す平面形状に形成されるドレイン電極１２ａに対応して形成され、ソース電極用遮光パターン３２ｂは、最終的に図５に示す平面形状に形成されるソース電極１３ａに対応して形成される。スリット遮光パターン３２ｃは、露光解像限界以下の遮光パターンとして構成され、ドレイン電極用遮光パターン３２ａとソース電極用遮光パターン３２ｂとの間に配置される。スリット遮光パターン３２ｃの短辺方向の幅は、レジスト材料の物性や、露光に用いる光の波長、レンズの開効率等の露光装置の光学系によって決まる露光解像限界以下の値に設定される。
【００４９】
第２導電膜２５上にレジスト材料を塗布し、露光装置（図示せず）によって、フォトマスク３１に所定波長の光を照射すると、照射された光の一部は、遮光パターン３２で遮光される。これにより、レジスト材料には、光が照射されない未露光領域３３と、光が照射される露光領域３４とが形成される。ここで、ドレイン電極用遮光パターン３２ａとソース電極用遮光パターン３２ｂの間には、スリット遮光パターン３２ｃが形成されているものの、そのスリット遮光パターン３２ｃの短辺方向の幅は露光解像限界以下であるために、照射された光が完全には透過されず、レジスト材料には、未露光領域３３に比して光の照射量が多く、露光領域３４に比して光の照射量が少ない半露光領域３５が形成される。互いに対向するドレイン電極用遮光パターン３２ａ及びソース電極用遮光パターン３２ｂの縁部に対応する領域については、光の回り込みにより、両端での露光量が中央に比して多くなり、図９（ａ）に示すように、両端では、中央部に比して半露光領域３５がＸ方向に広がる。
【００５０】
レジスト材料を露光した後に現像し、フォトレジストパターン２９を形成する。露光領域３４では、レジスト材料が除去され、第２導電膜２５が表面に露出する。未露光領域３３では、レジスト材料が除去されずに、所定の膜厚のフォトレジストパターン２９が形成される。半露光領域３５では、レジスト材料が、第２導電膜２５が表面に露出しない程度に除去され、未露光領域３３の所定膜厚に比して膜厚が薄いフォトレジストパターン２９が形成される。言い換えると、フォトレジストパターン２９は、未露光領域３３と半露光領域３５とで段差を有する断面形状に形成される。フォトレジストパターン２９は、図９（ａ）に示すように、ドレイン電極用遮光パターン３２ａによる未露光領域３３ａに対応するドレイン電極用レジストパターン２９ａと、ソース電極用遮光パターン３２ｂによる 未露光領域３３ａに対応するソース電極用レジストパターン２９ｂと、半露光領域３５に対応するレジスト薄膜部２９ｃと有する。
【００５１】
スリット遮光パターン３２ｃは、図８（ｂ）に示すように、長辺方向の長さが、互いに対向するドレイン電極用遮光パターン３２ａ及びソース電極用遮光パターン３２ｂの辺の長さに比して、長く設定されている。このスリット遮光パターン３２ｃにより、互いに対向するドレイン電極用遮光パターン３２ａ及びソース電極用遮光パターン３２ｂの縁部のＸ方向の両端では、中央部に比して多くの光が回り込み、半露光領域３５が、つまりは、レジスト薄膜部２９ｃがＹ方向に広がって、互いに対向するドレイン電極用レジストパターン２９ａ及びソース電極用レジストパターン２９ｂの辺が、図９（ａ）に示すような湾曲した形状となる。
【００５２】
フォトレジストパターン２９の平面形状は、半導体層２３及オーミックコンタクト層２４をエッチングする際に使用する第２フォトレジストパターン３０（図２（ｂ））と同様な形状に形成される。フォトレジストパターン２９を用いて、半導体層２３、オーミックコンタクト層２４、及び、第２導電膜２５をエッチングし、半導体層２３、オーミックコンタクト層２４、及び、第２導電膜２５を形成する（図７（ｃ））。フォトレジストパターン２９を所望の膜厚となるように、アッシング除去し、レジスト薄膜部２９ｃを除去する（図７（ｄ））。
【００５３】
上記アッシング除去には、ＲＩＥ−ＤＥ装置を使用することができ、或いは、ＵＶアッシャーを使用することができる。ＲＩＥ−ＤＥ装置を使用する場合には、エッチング異方性が優れているため、寸法制御性が向上でき、ＵＶアッシャーを使用する場合には、工程の簡略化が可能である。アッシング除去により、図９（ｂ）に示す平面形状を有するドレイン電極用レジストパターン２９ａ及びソース電極用レジストパターン２９ｂが残る。アッシング除去後のドレイン電極用レジストパターン２９ａとソース電極用レジストパターン２９ｂの間の距離が、チャネル長を決定する。
【００５４】
アッシング除去後に残ったドレイン電極用レジストパターン２９ａ及びソース電極用レジストパターン２９ｂを用いて、第２導電膜２５をエッチングし、図５に示す平面形状を有するドレイン電極１２ａ及びソース電極１３ａを形成する（図７（ｅ））。その後、第１実施形態例におけるＴＦＴの製造方法と同様に、ドレイン電極１２及びソース電極１３を用いて、オーミックコンタクト層２４及び半導体層２３の一部をチャネルエッチングし、パッシベーション膜２６を積層し、コンタクトホール２７を形成し、画素電極１５を形成して、ＴＦＴ１０ａが得られる。
【００５５】
本実施形態例では、互いに対向する縁部が湾曲した平面形状に形成されるドレイン電極１２ａ及びソース電極１３ａによって、チャネル領域１４のチャネル幅方向の双方の縁部におけるチャネル長Ｌ４を、チャネル中央部におけるチャネル長Ｌ３に比して長く設定する。この場合にも、第１実施形態例と同様に、光リーク電流がＴＦＴ１０ａのスイッチング特性に与える影響を低減でき、液晶表示装置の表示品質を向上させることができる。
【００５６】
本実施形態例のＴＦＴ１０ａを、図６及び図７に示す本実施形態例の製造方法で形成するのに代えて、図２及び図３に示す第１実施形態例のＴＦＴ１０と同様な製造方法を用いて形成することもできる。この場合には、図２（ｄ）において、第３フォトレジストパターン２８ａ及び２８ｂを、それぞれ、図５に示すドレイン電極１２ａ及びソース電極１３ａの形状に対応した平面形状でパターニングすればよい。しかし、第１実施形態例と同様な製造方法を用いてＴＦＴ１０ａを形成する場合には、第２フォトレジストパターン３０をパターニングするためのマスクと、第３フォトレジストパターン２８をパターニングするためのマスクとが必要になる。本実施形態例の製造方法を採用して、ＴＦＴ１０ａを形 成するときには、第１実施形態例と同様な製造方法を用いる場合に比べて、フォトレジストパターンをパターニングする際に使用するマスクを１枚削減して、製造コストを低減することができる。
【００５７】
図１０は、本発明の第３実施形態例のＴＦＴを平面図として示していている。本実施形態例のＴＦＴ１０ｂは、ドレイン電極１２ｂ及びソース電極１３ｂの形状が、第１実施形態例と相違する。ドレイン電極１２ｂは、ソース電極１３ｂを取り囲むように、平面形状がコの字状に形成される。ドレイン電極１２ｂのチャネル領域１４の両端側は、第１実施形態例におけるドレイン電極１２と同様に、両端の角が切り落とされた形状と同様な形状となっている。チャネル領域１４の画素電極側の縁部１４ｄ及び走査線側の縁部１４ｆのチャネル長Ｌ６は、チャネル中央部１４ｅのチャネル長Ｌ５に比して、長く設定される。
【００５８】
本実施形態例のように、ドレイン電極１２ｂとソース電極１３ｂとがチャネル領域１４を挟んで対称な平面形状に形成されない場合についても、チャネル領域の画素電極側の縁部１４ｄ及び走査線側の縁部１４ｆのチャネル長Ｌ６を、チャネル中央部１４ｅのチャネル長に比して長く設定することで、第１実施形態例と同様に、光リーク電流がＴＦＴ１０ａのスイッチング特性に与える影響を低減でき、液晶表示装置の表示品質を向上させることができる。
【００５９】
なお、上記実施形態例では、ＴＦＴが逆スタガ構造で形成される例について説明したが、スタガ構造には限定されない。また、逆スタガ構造に代えて、順スタガ構造を採用することもできる。この場合、チャネル領域に入射する光は、ゲート電極に代わり、半導体層の下層側に設けられた遮光膜で遮光される。上記実施形態例では、チャネル領域がチャネル幅方向に対称に形成され、チャネル領域の画素電極側の縁部のチャネル長と走査線側の縁部のチャネル長とが、同じ長さに設定される例について示したが、チャネル領域の画素電極側の縁部のチャネル長と走査線側の縁部のチャネル長とは、必ずしも同じ長さでなくともよい。例えば、光の回り込みが、チャネル領域の走査線側の縁部に比して多い、画素電極側の縁部のチャネル長を、走査線側の縁部のチャネル長に比して長く設定してもよい。また、ソース電極及びドレイン電極の平面形状は一例であり、上記実施形態例で採用した形状以外の形状を採用することもできる。
【００６０】
図１１〜図１３は、それぞれ、チャネル縁部のチャネル長がチャネル中央部に比して長いＴＦＴの別の例を示している。図１では、ドレイン電極及びソース電極の平面形状として、両端の角が切り落とされた形状と同様な形状を採用したが、これに代えて、図１１に示すように、ドレイン電極及びソース電極の平面形状として、両端の角が階段状に切り落とされた形状と同様な形状を採用することもできる。この場合、チャネル縁部におけるチャネル長Ｌ７は、例えば、図１におけるチャネル縁部１４ａ及び１４ｃにおけるチャネル長の平均値と同じ値に設定することができる。
【００６１】
図１０では、ドレイン電極の平面形状として、両端の角が切り落とされた形状を採用する例について示したが、これに代えて、図１２に示すように、ドレイン電極の平面形状として、両端の角が湾曲した形状を採用することもできる。この場合、第２実施形態例で説明した、図６及び図７に示す工程を有するＴＦＴの製造方法を採用することができる。または、図１０に代えて、図１３に示すように、図１１の例と同様に、ドレイン電極の平面形状として、両端の角が階段状に切落された形状を採用することもできる。図１１〜図１３に示す平面形状のドレイン電極及びソース電極の何れを採用する場合についても、チャネル縁部のチャネル長をチャネル中央部に比して長く設定することで、光リーク電流がＴＦＴ１０ａのスイッチング特性に与える影響を低減することができる。
【００６２】
第２実施形態例では、図８（ｂ）に示すような遮光パターン３２によって、未露光領域 ３３と半露光領域３５とで段差を有するフォトレジストパターン２９を形成したが、ドレイン電極用遮光パターン３２ａと、ソース電極用遮光パターン３２ｂとの間に配置される露光解像限界以下の遮光パターンは、図８（ｂ）に示すスリット遮光パターン３２ｃには限られない。図１４（ａ）〜（ｃ）は、それぞれ、遮光パターン３２の別の例を示している。図９に示すような形状のフォトレジストパターン２９は、図１４（ａ）〜（ｃ）に示す遮光パターンを使用して形成することもできる。
【００６３】
図１４（ａ）に示す遮光パターン３２は、ドレイン電極用遮光パターン３２ａと、ソース電極用遮光パターン３２ｂとの間に、それぞれが露光解像限界以下の幅を有する２本のスリット遮光パターン３２ｄ、３２ｅが配置されている。比較的、ＴＦＴのチャネル長Ｌが長いときや、露光解像度が高いときには、ドレイン電極用遮光パターン３２ａと、ソース電極用遮光パターン３２ｂとの間に、図８（ｂ）に示すような１本のスリット遮光パターン３２ｃを配置するのに代えて、図１４（ａ）に示すような２本のスリット遮光パターン３２ｄ、３２ｅを配置して、フォトレジストパターン２９を形成するとよい。
【００６４】
図１４（ｂ）に示す遮光パターン３２は、ドレイン電極用遮光パターン３２ａと、ソース電極用遮光パターン３２ｂとの間に、一列にならんだ複数の露光解像限界以下のパターンがハシゴ状パターン３２ｆとして配置されている。また、同図（ｃ）に示す遮光パターン３２は、ドレイン電極用遮光パターン３２ａと、ソース電極用遮光パターン３２ｂとの間に、Ｘ方向及びＹ方向に配列された複数の露光解像限界以下のパターンがドットパターン３２ｇとして配置されている。同図（ｂ）に示すハシゴ状パターン３２ｂを採用してフォトレジストパターン２９を形成する場合には、露光時の露光スキャン方向、及び、現像時の現像方向によるレジスト形状のばらつきを抑制することができ、同図（ｃ）に示すドットパターン３２ｇを採用してフォトレジスト２９を形成する場合には、ドレイン電極用遮光パターン３２ａと、ソース電極用遮光パターン３２ｂとの間のレジスト薄膜部２９ｃ（図９）のレジスト膜厚の均一性を向上することができる。
【００６５】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明のＴＦＴの製造方法及び液晶表示装置は、上記実施形態例にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１実施形態例のＴＦＴを示す平面図。
【図２】図２（ａ）〜（ｄ）は、それぞれ、ＴＦＴ１０の製造工程段階ごとに示す断面図。
【図３】図３（ｅ）〜（ｇ）は、それぞれ、ＴＦＴ１０の製造工程段階ごとに示す断面図。
【図４】ＴＦＴ１０におけるゲート電圧とドレイン電流との関係を示すグラフ。
【図５】本発明の第２実施形態例のＴＦＴを示す平面図。
【図６】図６（ａ）及び（ｂ）は、それぞれ、ＴＦＴ１０ａを製造工程段階ごとに示す断面図。
【図７】図７（ｃ）〜（ｅ）は、それぞれ、ＴＦＴ１０ａを製造工程段階ごとに示す断面図。
【図８】図８（ａ）は、図６（ｂ）におけるフォトレジストパターン２９の形成の様子を示す断 面図、図８（ｂ）は、同図（ａ）のフォトマスク３１に形成される遮光パターンの形状を示す平面図。
【図９】図９（ａ）は、図８（ｂ）に示す遮光パターンを介して露光して得られるフォトレジストパターン２９を示す平面図、図９（ｂ）は、同図（ａ）から半露光領域３５に対応する領域を除去したフォトレジストパターン２９を示す平面図。
【図１０】本発明の第３実施形態例のＴＦＴを示す平面図。
【図１１】本発明のＴＦＴの別の例を示す平面図。
【図１２】本発明のＴＦＴの別の例を示す平面図。
【図１３】本発明のＴＦＴの別の例を示す平面図。
【図１４】（ａ）〜（ｃ）はそれぞれ、遮光パターン３２の別の例を示す平面図。
【図１５】ａ−ＳｉＴＦＴを用いた、一般的な液晶表示装置の液晶パネルを示す断面図。
【図１６】ＴＦＴ基板２０２の一部を示す平面図。
【図１７】図１６のＡ−Ａ’断面に相当する、一般的なＴＦＴの断面構造を示す断面図。
【図１８】図１６に示すＴＦＴ２３０の１つを拡大して示す平面図。
【図１９】対向基板２０４の一部を示す平面図。
【符号の説明】
【００６７】
１０：薄膜トランジスタ（ＴＦＴ）
１１：ゲート電極
１２：ドレイン電極
１３：ソース電極
１４：チャネル領域
１５：画素電極
２１：ガラス基板（絶縁基板）
２２：ゲート酸化膜
２３：半導体層
２４：オーミックコンタクト層
２５：第２導電膜
２６：パッシベーション膜
２７：コンタクトホール
２８、２９、３０：フォトレジストパターン
３１：フォトマスク
３２：遮光パターン
３３：未露光領域
３４：露光領域
３５：半露光領域
【図１】
2005072135.tif 000003
【図２】
2005072135.tif 000004
【図３】
2005072135.tif 000005
【図４】
2005072135.tif 000006
【図５】
2005072135.tif 000007
【図６】
2005072135.tif 000008
【図７】
2005072135.tif 000009
【図８】
2005072135.tif 000010
【図９】
2005072135.tif 000011
【図１０】
2005072135.tif 000012
【図１１】
2005072135.tif 000013
【図１２】
2005072135.tif 000014
【図１３】
2005072135.tif 000015
【図１４】
2005072135.tif 000016
【図１５】
2005072135.tif 000017
【図１６】
2005072135.tif 000018
【図１７】
2005072135.tif 000019
【図１８】
2005072135.tif 000020
【図１９】
2005072135.tif 000021