(57)【要約】【課題】  エピタキシャル成長法などの高コストな成膜方法を用いることなく、結晶性の高い機能膜を持った電子デバイスを作製する。【解決手段】  基板１１と、基板１１上に設けられた下部導電体膜１２と、下部導電体膜１２上に設けられた機能膜１３と、下部導電体膜１２と機能膜１３との間に設けられた結晶性遮断膜１９とを備える。本発明によれば、下部導電体膜１２の結晶性や材料の選択が機能膜１３の結晶性に影響しなくなることから、下部導電体膜１２の材料としてアルミニウム（Ａｌ）等の安価な金属を用い、これを安価な方法で形成することが可能となる。したがって、エピタキシャル成長法などの高コストな成膜方法を用いることなく、機能膜１３の結晶性を高めることが可能となる。結晶性遮断膜１９としては、アモルファス構造を持った材料を用いることができる。【選択図】          図１
2005252069.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられた下部導電体膜と、前記下部導電体膜上に設けられた機能膜と、前記下部導電体膜と前記機能膜との間に設けられた結晶性遮断膜とを備えることを特徴とする電子デバイス。
【請求項２】
前記結晶性遮断膜がアモルファス構造を持った材料によって構成されていることを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記結晶性遮断膜がシリコン（Ｓｉ）と酸素（Ｏ）及び窒素（Ｎ）の少なくとも一方の元素を含む材料又はアモルファスシリコンによって構成されていることを特徴とする請求項２に記載の電子デバイス。
【請求項４】
前記下部導電体膜のＸ線ロッキングカーブの半値幅が５°以上であり、前記機能膜のＸ線ロッキングカーブの半値幅が３°以下であることを特徴とする請求項１乃至３のいずれか１項に記載の電子デバイス。
【請求項５】
前記結晶性遮断膜の膜厚が５０ｎｍ以上であり、且つ、前記機能膜の膜厚以下であることを特徴とする請求項１乃至４のいずれか１項に記載の電子デバイス。
【請求項６】
前記結晶性遮断膜の膜厚が１５０ｎｍ以上であることを特徴とする請求項５に記載の電子デバイス。
【請求項７】
前記結晶性遮断膜の膜厚が前記機能膜の膜厚の半分以下であることを特徴とする請求項５又は６に記載の電子デバイス。
【請求項８】
前記下部導電体膜の表面粗さが１５Å以上であることを特徴とする請求項５乃至７のいずれか１項に記載の電子デバイス。
【請求項９】
基板上に下部導電体膜を形成する工程と、前記下部導電体膜上にアモルファス構造を持った結晶性遮断膜を形成する工程と、前記結晶性遮断膜上に機能膜を形成する工程とを備えることを特徴とする電子デバイスの製造方法。
【請求項１０】
前記下部導電体膜、前記結晶性遮断膜及び前記機能膜をいずれもスパッタリング法により形成することを特徴とする請求項９に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイス及びその製造方法に関し、特に、薄膜コンデンサ、強誘電体不揮発性メモリ、薄膜バルク振動子など、強誘電性や圧電性を有する機能膜を備える電子デバイス及びその製造方法に関する。
【背景技術】
【０００２】
薄膜コンデンサ、強誘電体不揮発性メモリ、薄膜バルク振動子などの電子デバイスにおいては、強誘電体材料や圧電材料からなる機能膜が用いられることがある。例えば、薄膜バルク振動子は、圧電材料からなる機能膜を上下２つの導電体膜（上部導電体膜及び下部導電体膜）によって狭持した構造を有しており、これら導電体膜間に高周波信号を印加することによって高周波フィルタとして用いることができる。
【０００３】
このような電子デバイスにおいて良好なデバイス特性を得るためには、結晶性の高い機能膜を用いる必要がある。機能膜の結晶性を高める方法としては、機能膜の下地となる下部導電体膜の結晶性を高め、その結晶性を機能膜の結晶性に反映させるという方法が一般的に用いられている。例えば、特許文献１及び特許文献２には、下部導電体膜のＸ線ロッキングカーブの半値幅を４．５°以下とし、この結晶性を反映させることにより、機能膜のＸ線ロッキングカーブの半値幅を３．５°以下とする方法が開示されている。また、良好な結晶性を持つ下部導電体膜の形成方法としては、特許文献３及び特許文献４にも記載されている。
【特許文献１】米国特許第６４７５９３１号明細書
【特許文献２】特開２００１−３１３５３５号公報
【特許文献３】特許第３３１０８８１号公報
【特許文献４】特開平１１−３１２８０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、下部導電体膜の結晶性を機能膜に十分反映させるためには、機能膜の成膜方法としてエピタキシャル成長法を用いるなど、高コストな成膜方法を用いる必要があった。しかも、エピタキシャル成長法は成膜レートが比較的低いことから、これを用いて機能膜を形成すると生産性が低下するという問題もあった。
【０００５】
さらに、下部導電体膜の結晶性を機能膜に反映させるためには、下部導電体膜の材料として機能膜との結晶整合性が高い材料、例えば、白金（Ｐｔ）やイリジウム（Ｉｒ）など高価な材料を用いる必要もあり、材料コストが高くなるという問題もある。また、下部導電体膜の表面粗さが大きいと下部導電体膜の結晶性が機能膜に正しく反映されないことから、研磨等により下部導電体膜の表面を平滑化する必要が生じる場合もあった。
【０００６】
したがって、本発明の目的は、下部導電体膜の結晶性とは無関係に機能膜の結晶性が高められた電子デバイスを提供することである。
【０００７】
また、本発明の他の目的は、エピタキシャル成長法などの高コストな成膜方法を用いることなく、結晶性の高い機能膜を形成可能な電子デバイスの製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明による電子デバイスは、基板と、前記基板上に設けられた下部導電体膜と、前記下部導電体膜上に設けられた機能膜と、前記下部導電体膜と前記機能膜との間に設けられた結晶性遮断膜とを備えることを特徴とする。
【０００９】
本発明によれば、下部導電体膜と機能膜との間に結晶性遮断膜を設けていることから、下部導電体膜の結晶性や材料の選択が機能膜の結晶性に影響しなくなる。これにより、下部導電体膜の材料としてアルミニウム（Ａｌ）等の安価な金属を用い、これを安価な方法で形成することが可能となることから、エピタキシャル成長法などの高コストな成膜方法を用いることなく、機能膜の結晶性を高めることが可能となる。したがって、例えば、下部導電体膜のＸ線ロッキングカーブの半値幅を５°以上であったり、下部導電体膜の表面粗さが１５Å以上であっても、機能膜のＸ線ロッキングカーブの半値幅を３°以下とすることが可能となる。
【００１０】
本発明において、前記結晶性遮断膜はアモルファス構造を持った材料によって構成されていることが好ましく、特に、シリコン（Ｓｉ）と酸素（Ｏ）及び窒素（Ｎ）の少なくとも一方の元素を含む材料又はアモルファスシリコンによって構成されていることがより好ましい。これらの材料は、安価であり成膜も容易だからである。
【００１１】
本発明において、前記結晶性遮断膜の膜厚が５０ｎｍ以上であり、且つ、前記機能膜の膜厚以下であることが好ましい。結晶性遮断膜の膜厚をこの範囲に設定すれば、電子デバイスの特性に与える影響を低減しつつ、下部導電体膜の結晶性を遮断するとともに下部導電体膜の表面に存在する凹凸を覆うことが可能となる。特に、前記結晶性遮断膜の膜厚は１５０ｎｍ以上であることがより好ましい。結晶性遮断膜の膜厚を１５０ｎｍ以上に設定すれば、下部導電体膜の結晶性をほぼ完全に遮断できるとともに、下部導電体膜の表面に存在する凹凸をより確実に覆うことが可能となる。さらに、前記結晶性遮断膜の膜厚は前記機能膜の膜厚の半分以下であることがより好ましい。これによれば、電子デバイスの特性に与える影響をよりいっそう低減することが可能となる。
【００１２】
本発明による電子デバイスの製造方法は、基板上に下部導電体膜を形成する工程と、前記下部導電体膜上にアモルファス構造を持った結晶性遮断膜を形成する工程と、前記結晶性遮断膜上に機能膜を形成する工程とを備えることを特徴とする。この場合、前記下部導電体膜、前記結晶性遮断膜及び前記機能膜をいずれもスパッタリング法により形成することが好ましい。
【発明の効果】
【００１３】
このように、本発明によれば、下部導電体膜の結晶性や材料の選択が機能膜の結晶性に影響しないことから、下部導電体膜の材料として安価な金属を用い、これを安価な方法で形成することが可能となる。これにより、低コストで且つ高性能な電子デバイスを提供することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１５】
図１は、本発明の好ましい実施形態による電子デバイス１０の構造を示す略断面図である。
【００１６】
図１に示すように、本実施形態による電子デバイス１０は、基板１１と、基板１１上に設けられた下部導電体膜１２と、下部導電体膜１２上に設けられた機能膜１３と、機能膜１３上に設けられた上部導電体膜１４とを備え、さらに、下部導電体膜１２と機能膜１３との間に設けられた結晶性遮断膜１９とを備えて構成されている。このように、本実施形態による電子デバイス１０は、下部導電体膜１２と上部導電体膜１４によって機能膜１３を狭持した構成を有していることから、機能膜１３の材料としてＺｎＯ等の圧電材料を用いれば、薄膜バルク振動子やインクジェットプリンター用ヘッドなどの電子デバイスとして利用することが可能となり、また、機能膜１３の材料としてＰＺＴ等の強誘電体材料を用いれば、強誘電体不揮発性メモリーや薄膜コンデンサなどの電子デバイスとして利用することが可能となる。また、このような電子デバイス１０と他の回路とを組み合わせることにより、高周波フィルターやデュプレクサー、ＲＦ部組み込み型通信用半導体集積回路などの電子デバイスを構成することが可能となる。
【００１７】
本発明による電子デバイスでは、下部導電体膜１２と機能膜１３との間に結晶性遮断膜１９が設けられており、これにより機能膜１３の結晶性は下部導電体膜１２の結晶性を反映していない。このことは、従来のように下部導電体膜１２の結晶性を高めたり、下部導電体膜１２の材料として機能膜１３との結晶整合性が高い材料を用いる必要がなく、さらに、下部導電体膜１２の表面を研磨等により平滑化する必要がないことを意味する。したがって、下部導電体膜１２を安価に形成することができるばかりでなく、機能膜１３の成膜にエピタキシャル成長法を用いる必要がなくなることから、機能膜１３についても安価に形成することが可能となる。
【００１８】
以下、電子デバイス１０を構成する各要素について詳細に説明する。
【００１９】
基板１１
【００２０】
基板１１には、シリコン（Ｓｉ）やサファイアなどの単結晶基板、アルミナやアルティックなどのセラミックス基板、石英やガラス基板などを用いることができる。基板１１の材料は、使用するプロセスや、目的とするデバイスの特性、コストなどの観点から適宜選択することができる。たとえば、基板１１の材料としてシリコン（Ｓｉ）やガラス基板を用いれば、電子デバイス用基板が安価に得られるし、また、６００℃を越えるような高温のプロセスが必要となる場合には、シリコン（Ｓｉ）や石英を用いることが好ましい。基板１１の材料としては、安価であり、且つ、高度なウェハープロセスが確立されているＳｉ単結晶を用いることが最も好ましい。
【００２１】
基板１１には、あらかじめ表面に何らかの膜が形成されているものや、研磨等の機械加工が施されているものも利用可能である。シリコン（Ｓｉ）をはじめとして、多くの工業用基板は表面研磨等の機械加工がされている。また、セラミックス基板の中には、基板の表面粗さを低減するために、表面に膜が形成されていたり、さらにその膜が研磨されているものがあるが、こられはいずれも使用可能である。
【００２２】
図２は、基板本体２１及びその表面に形成された音響多層膜２２を有する基板１１を用いた電子デバイス２０の略断面図である。このような構造は、本発明による電子デバイスを薄膜バルク振動子として利用する場合に好適である。
【００２３】
基板本体２１としては、シリコン（Ｓｉ）やサファイアなどの単結晶基板、アルミナやアルティックなどのセラミックス基板、石英やガラス基板などを用いることができる。また、音響多層膜２２は、互いに異なる材料からなる単位薄膜２２Ａ及び２２Ｂが交互に積層された構造を有しており、基板本体２１方向へ伝搬する振動を反射することにより薄膜バルク振動子の特性を向上させる役割を果たす。単位薄膜２２Ａの材料としては例えば窒化アルミニウム（ＡｌＮ）を用いることができ、単位薄膜２２Ｂの材料としては例えば酸化シリコン（ＳｉＯ２）を用いることができる。単位薄膜２２Ａの材料として窒化アルミニウム（ＡｌＮ）を用いる場合には、これをスパッタリング法により形成することが好ましく、単位薄膜２２Ｂの材料として酸化シリコン（ＳｉＯ２）を用いる場合には、これをＣＶＤ法により形成することが好ましい。単位薄膜２２Ａ及び２２Ｂの厚さについては、目的とする共振周波数に応じて設定すればよい。
【００２４】
下部導電体膜１２
【００２５】
下部導電体膜１２は機能膜１３の下側に配置される膜であるが、上述のとおり、本発明による電子デバイスでは、下部導電体膜１２と機能膜１３との間に結晶性遮断膜１９が設けられていることから、下部導電体膜１２の結晶構造や結晶性は、機能膜１３の結晶性に影響しない。このため、下部導電体膜１２の材料については、高い導電性を有する材料であれば任意の材料を用いることが可能であり、またそのＸ線ロッキングカーブの半値幅についても５°以上、さらには１０°以上とすることが可能である。下部導電体膜１２の具体的な材料については特に限定されないが、アルミニウム（Ａｌ）や銅（Ｃｕ）などの安価な金属やこれらの合金を用いることが好ましい。また、下部導電体膜１２の表面性についても特に平滑とする必要はなく、表面粗さを１５Å以上、例えば３０Å程度とすることが可能である。つまり、研磨等により下部導電体膜１２の表面を平滑化する必要は全くない。
【００２６】
下部導電体膜１２の厚さは、好ましくは１０〜１０００ｎｍ、より好ましくは５０〜３００ｎｍである。これは、１０ｎｍ未満であるとシート抵抗が大きくなるため電極として好ましくなく、１０００ｎｍ超であると製造プロセス時間および材料コストが必要以上に増大するからである。また、本実施形態による電子デバイスを薄膜バルク振動子として用いる場合には、下部導電体膜１２の厚さによって共振周波数が変化するため、目的とする共振周波数に応じて下部導電体膜１２の膜厚を設定することが好ましい。下部導電体膜１２の形成方法についても特に限定されず、真空蒸着法、スパッタリング法、ＣＶＤ法等を用いることができる。
【００２７】
結晶性遮断膜１９
【００２８】
結晶性遮断膜１９は、下部導電体膜１２の結晶性が機能膜１３に反映されるのを防止するために用いる膜である。その材料としてはアモルファス構造を持った材料を用いることが好ましく、これによれば、下部導電体膜１２の結晶性が機能膜１３に反映されるのを確実に防止することが可能となる。アモルファス構造を持った材料としては、酸化シリコン（ＳｉＯ２）や窒化シリコン（Ｓｉ３Ｎ４）、酸窒化シリコン（ＳｉＯＮ、元素比は不定）等、シリコン（Ｓｉ）と酸素（Ｏ）及び窒素（Ｎ）の少なくとも一方の元素を含む材料や、アモルファスシリコンを好ましく挙げることができる。これらの材料は、安価であり成膜も容易だからである。
【００２９】
結晶性遮断膜１９の膜厚については、５０ｎｍ以上とすることが好ましい。これは、結晶性遮断膜１９の膜厚が５０ｎｍ未満であると、結晶性を遮断する効果を十分に得ることができないばかりでなく、下部導電体膜１２の表面に存在する凹凸を十分に覆うことができないおそれがあるからである。下部導電体膜１２の結晶性をほぼ完全に遮断し、且つ、下部導電体膜１２の表面に存在する凹凸を十分に覆うためには、結晶性遮断膜１９の膜厚を１５０ｎｍ以上とすることが好ましい。
【００３０】
一方、結晶性遮断膜１９は、下部導電体膜１２と上部導電体膜１４の間に設けられる膜であることから、その膜厚が大きすぎると電子デバイスの特性に大きな影響を与える可能性がある。このため、、結晶性遮断膜１９の膜厚については機能膜１３の膜厚以下とすることが好ましく、機能膜１３の膜厚の半分以下とすることがより好ましい。特に、結晶性遮断膜１９の材料として酸化シリコン（ＳｉＯ２）又は窒化シリコン（Ｓｉ３Ｎ４）を用いた場合、結晶性遮断膜１９による効果はその膜厚が１５０ｎｍを超えるとほぼ飽和することから、結晶性遮断膜１９の膜厚としては１５０ｎｍ以上であって、１５０ｎｍにより近い値に設定することが好ましい。
【００３１】
機能膜１３
【００３２】
機能膜１３の材料としては、ＺｎＯ、ＡｌＮ、ＧａＮ等のウルツァイト型結晶構造を有する圧電材料やＰＺＴ等の強誘電体材料を用いることができる。例えば、機能膜１３の材料としてＺｎＯ等の圧電材料を用いれば、本実施形態による電子デバイス１０を薄膜バルク振動子やインクジェットプリンター用ヘッドなどの電子デバイスとして利用することが可能となり、また、機能膜１３の材料としてＰＺＴ等の強誘電体材料を用いれば、本実施形態による電子デバイス１０を強誘電体不揮発性メモリーや薄膜コンデンサなどの電子デバイスとして利用することが可能となる。
【００３３】
また、機能膜１３のＸ線ロッキングカーブの半値幅は３°以下であることが好ましい。機能膜１３のＸ線ロッキングカーブの半値幅をこのような値とするためには、上述の通り、下地となる結晶性遮断膜１９の材料としてアモルファス構造を持った材料を用い、その膜厚を５０ｎｍ以上、より好ましくは１５０ｎｍ以上とすればよい。これにより、良好な特性を有する電子デバイスを作製することができる。
【００３４】
機能膜１３の材料として、ＡｌＮやＺｎＯなどのウルツァイト型結晶構造を持つ圧電材料を用いる場合、その形成方法としては、ＲＦマグネトロンスパッタリングやＤＣスパッタリング、ＥＣＲスパッタリングなどのスパッタリング法や、ＣＶＤ（化学気相成長）法又は真空蒸着法を用いることが好ましく、中でもスパッタリング法、特にＲＦマグネトロンスパッタリング法を用いることがより好ましい。これは、ＲＦマグネトロンスパッタリング法を用いることにより、ＡｌＮやＺｎＯからなるｃ軸単一配向の高結晶性薄膜を容易に形成できるからである。ＡｌＮを用いる場合には、反応性ＲＦマグネトロンスパッタリング法を用いることが好ましい。この場合、カソードにはＡｌ金属を用い、Ａｒと窒素のガスを導入して、２００℃程度の基板温度で反応性ＲＦマグネトロンスパッタリングを行うことで、優れたＡｌＮ膜を形成することができる。ＥＣＲスパッタリング法を用いた場合でも不純物の極めて少ない高結晶性薄膜が作製できる。
【００３５】
また、機能膜１３の材料としてＰＺＴなどの強誘電体材料を用いる場合には、蒸着法やスパッタリング法、ＣＶＤ法又はレーザーアブレーション法を用いてこれを形成することが好ましく、中でも蒸着法やスパッタリング法を用いることがより好ましい。特に、蒸着法の一つである反応性蒸着法を用いれば、均一な厚さの高結晶性の強誘電体薄膜が作製可能である。
【００３６】
機能膜１３の厚さは、電子デバイスの種類及び求められる特性に応じて適宜設定する必要がある。例えば、薄膜バルク振動子として用いる場合には、共振周波数を高く設定するほど、機能膜１３を薄く設定する必要がある。
【００３７】
上部導電体膜１４
【００３８】
上部導電体膜１４の材料としては、高い導電性を有する材料である限り特に限定されず、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）等の金属やこれらの金属と銅（Ｃｕ）等との合金、あるいはこれらの金属とチタン（Ｔｉ）等の金属を積層した多層膜を用いることができる。尚、上部導電体膜１４についても、エピタキシャル成長した膜である必要はない。また、機能膜１３と上部導電体膜１４との間に保護膜を介在させることもまた好ましい。この場合、保護膜の材料としては、酸化シリコン（ＳｉＯ２）等を用いることができる。
【００３９】
上部導電体膜１４の膜厚は、５０ｎｍ〜１μｍ程度とすることが好ましい。これは上部導電体膜１４の膜厚が５０ｎｍ未満であると断線等の不良が起こりやすくなり、逆に、１μｍ超であると上部導電体膜１４の加工性が過度に悪化するからである。また、本実施形態による電子デバイスを薄膜バルク振動子として用いる場合、下部導電体膜１２と同様、上部導電体膜１４の厚さによっても共振周波数が変化するため、目的とする共振周波数に応じて上部導電体膜１４層の膜厚を設定することが好ましい。
【００４０】
以上が本実施形態による電子デバイス１０，２０の構成である。このように、本実施形態による電子デバイス１０，２０では、下部導電体膜１２と機能膜１３との間に結晶性遮断膜１９を介在させていることから、下部導電体膜１２の結晶性や材料の選択が機能膜１３の結晶性に影響しなくなる。これにより、下部導電体膜１２の材料としてアルミニウム（Ａｌ）等の安価な金属を用い、これを安価な方法で形成することが可能となることから、エピタキシャル成長法などの高コストな成膜方法を用いることなく、機能膜１３の結晶性を高めることが可能となる。
【００４１】
次に、本発明の好ましい他の実施形態による電子デバイスについて説明する。
【００４２】
図３は、本発明の好ましいさらに他の実施形態による電子デバイス３０の構造を示す略断面図である。
【００４３】
本実施形態による電子デバイス３０は薄膜バルク振動子であり、図３に示すように、ビアホール３１ａを有する基板本体３１と、基板本体３１上に設けられたバッファ層３２と、バッファ層３２上に設けられた下部導電体膜１２と、下部導電体膜１２上に設けられた結晶性遮断膜１９と、結晶性遮断膜１９上に設けられた機能膜１３と、機能膜１３上に設けられた上部導電体膜１４とを備えて構成されている。
【００４４】
基板本体３１としては、単結晶シリコンを用いることが好ましく、Ｓｉ（１００）単結晶表面を有する基板を用いることが最も好ましい。これは、Ｓｉ（１００）基板を用いることにより、ビアホール３１ａの形成が容易となるからである。ビアホール３１ａは、例えば、エッチング等により基板本体３１の一部を除去することによって形成したり、犠牲層などのように一旦形成した膜の一部あるいは全てを除去することにより形成することが可能である。バッファ層３２は、ビアホール３１ａをエッチング加工する場合にはエッチングストッパ層として用いられる層である。
【００４５】
このように、本実施形態による電子デバイス３０では、基板本体３１にビアホール３１ａが形成されたダイヤフラム構造を有していることから、高性能な薄膜バルク振動子を提供することが可能となる。
【００４６】
本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【実施例】
【００４７】
以下、本発明の実施例について説明するが、本発明はこの実施例に何ら限定されるものではない。
【００４８】
［実施例１］
【００４９】
以下の方法により、図１に示す電子デバイス１０から上部導電体膜１４を省略した構造を持つ実施例１の電子デバイスを作製した。
【００５０】
まず、鏡面研磨したＳｉ単結晶からなる厚さ２５０μｍ、抵抗率１０００Ω・ｃｍのＳｉ（１００）基板１１を準備し、洗浄した後、基板１１上にアルミニウム（Ａｌ）からなる厚さ１００ｎｍの下部導電体膜１２を形成した。下部導電体膜１２の形成にはＲＦマグネトロンスパッタリング法を用い、成膜条件としては、基板温度を室温、成膜速度を１ｎｍ／ｓとした。
【００５１】
次に、下部導電体膜１２上に、ＲＦマグネトロンスパッタリング法によりＳｉＯ２からなる厚さ５０ｎｍの結晶性遮断膜１９を形成した。成膜条件としては、ＳｉＯ２ターゲットを用い、基板温度を室温℃、成膜速度を０．１ｎｍ／ｓとした。
【００５２】
次に、結晶性遮断膜１９上に、ＲＦマグネトロンスパッタリング法によりＡｌＮからなる厚さ１．８μｍの機能膜１３を形成した。成膜条件としては、基板温度を２００℃、成膜速度を０．５ｎｍ／ｓとした。
【００５３】
このようにして作製した実施例１の電子デバイスに対し、Ｘ線回折試験を行った結果、下部導電体膜１２のＸ線ロッキングカーブの半値幅は１３°であったが、機能膜１３のＸ線ロッキングカーブの半値幅は４．２°であり、比較的高結晶性の膜であることが確認された。
【００５４】
［実施例２］
【００５５】
結晶性遮断膜１９の膜厚を１００ｎｍに設定した他は、実施例１と同様にして実施例２の電子デバイスを作製した。このようにして作製した実施例２の電子デバイスに対し、Ｘ線回折試験を行った結果、機能膜１３のＸ線ロッキングカーブの半値幅は３．４°であり、比較的高結晶性の膜であることが確認された。
【００５６】
［実施例３］
【００５７】
結晶性遮断膜１９の膜厚を１５０ｎｍに設定した他は、実施例１と同様にして実施例３の電子デバイスを作製した。このようにして作製した実施例３の電子デバイスに対し、Ｘ線回折試験を行った結果、機能膜１３のＸ線ロッキングカーブの半値幅は２．９°であり、非常に高結晶性の膜であることが確認された。
【００５８】
［実施例４］
【００５９】
結晶性遮断膜１９の膜厚を３００ｎｍに設定した他は、実施例１と同様にして実施例４の電子デバイスを作製した。このようにして作製した実施例４の電子デバイスに対し、Ｘ線回折試験を行った結果、機能膜１３のＸ線ロッキングカーブの半値幅は２．９°であり、非常に高結晶性の膜であることが確認された。
【００６０】
［実施例５］
【００６１】
結晶性遮断膜１９の膜厚を５００ｎｍに設定した他は、実施例１と同様にして実施例５の電子デバイスを作製した。このようにして作製した実施例５の電子デバイスに対し、Ｘ線回折試験を行った結果、機能膜１３のＸ線ロッキングカーブの半値幅は２．８°であり、非常に高結晶性の膜であることが確認された。
【００６２】
［比較例］
【００６３】
結晶性遮断膜１９を省略し、下部導電体膜１２上に機能膜１３を直接形成した他は、実施例１と同様にして比較例の電子デバイスを作製した。このようにして作製した比較例の電子デバイスに対し、Ｘ線回折試験を行った結果、機能膜１３のＸ線ロッキングカーブの半値幅は６．９°であり、高い結晶性は得られなかった。
【００６４】
図４は、実施例１〜５及び比較例のデータを用いて、結晶性遮断膜１９の膜厚と機能膜１３のＸ線ロッキングカーブの半値幅との関係をプロットしたグラフである。図４に示すように、結晶性遮断膜１９の膜厚が１５０ｎｍ未満の領域では、膜厚が大きくなるに連れて機能膜１３のＸ線ロッキングカーブの半値幅が小さくなる傾向が見られるが、結晶性遮断膜１９の膜厚が１５０ｎｍ以上の領域では、機能膜１３のＸ線ロッキングカーブの半値幅はほぼ飽和し、それ以上の改善効果は確認できなかった。
【００６５】
［実施例６〜１０］
【００６６】
結晶性遮断膜１９の材料としてＳｉ３Ｎ４を用い、Ｓｉターゲットを用いて基板温度を室温℃、成膜速度を１ｎｍ／ｓとした他は、実施例１〜５と同様にして実施例６〜１０の電子デバイスをそれぞれ作製した。このようにして作製した実施例６〜１０の電子デバイスに対し、Ｘ線回折試験を行った結果、機能膜１３のＸ線ロッキングカーブの半値幅は実施例１〜５にて得られた値とそれぞれ同じであった。
【００６７】
［実施例１１］
【００６８】
以下の方法により、図２に示す電子デバイス２０と同じ構造を有する実施例１１の電子デバイスを作製した。
【００６９】
まず、鏡面研磨したＳｉ単結晶からなる厚さ２５０μｍ、抵抗率１０００Ω・ｃｍのＳｉ（１００）基板本体２１を準備し、洗浄した後、厚さ１．５μｍのＡｌＮ膜と厚さ０．８μｍのＳｉＯ２膜とを、それぞれＲＦマグネトロンスパッタリング法およびＴＥＯＳ−ＣＶＤ法によりこの順で４回繰り返して積層することにより、音響多層膜２２を形成した。これにより基板１１が完成した。
【００７０】
次に、基板１１上にアルミニウム（Ａｌ）からなる厚さ１００ｎｍの下部導電体膜１２を形成した。下部導電体膜１２の形成にはＲＦマグネトロンスパッタリング法を用い、成膜条件としては、基板温度を室温℃、成膜速度を１ｎｍ／ｓとした。成膜した下部導電体膜１２のＸ線ロッキングカーブの半値幅は１５．０°であり、その表面粗さＲａは３０Åであった。
【００７１】
この下部導電体膜１２を所定の形状にパターニングした後、その上に、ＲＦマグネトロンスパッタリング法によりＳｉＯ２からなる厚さ１５０ｎｍの結晶性遮断膜１９を形成した。成膜条件としては、基板温度を室温℃、成膜速度を０．１ｎｍ／ｓとした。成膜した結晶性遮断膜１９の表面粗さＲａは２５Åであった。
【００７２】
次に、結晶性遮断膜１９上に、ＲＦマグネトロンスパッタリング法によりＡｌＮからなる厚さ２．５μｍの機能膜１３を形成した。成膜条件としては、基板温度を２００℃、成膜速度を０．５ｎｍ／ｓとした。成膜した機能膜１３のＸ線ロッキングカーブの半値幅は、結晶性遮断膜１９上において２．５°であった。
【００７３】
さらに、機能膜１３上に保護膜として厚さ５０ｎｍのＳｉＯ２薄膜をＣＶＤ法により形成し、さらにこの上にアルミニウム（Ａｌ）からなる上部導電体膜１４をスパッタリング法により形成した。
【００７４】
このようにして作製した実施例１１の電子デバイス（薄膜バルク振動子）の特性を測定したところ、インピーダンス比（共振インピーダンスと反共振インピーダンスとの比）が４０ｄＢ、実効的電気機械結合係数（ｋ２）が２．５％であり、良好な共振特性が得られた。
【００７５】
尚、下部導電体膜１２の材料として、アルミニウム（Ａｌ）の代わりに鉄（Ｆｅ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、金（Ａｕ）及び白金（Ｐｔ）を用いてそれぞれ電子デバイス（薄膜バルク振動子）を作製したが、得られる特性は実施例１１と同じであった。
【図面の簡単な説明】
【００７６】
【図１】本発明の好ましい実施形態による電子デバイス１０の構造を示す略断面図である。
【図２】基板本体２１及びその表面に形成された音響多層膜２２を有する基板１１を用いた電子デバイス２０の略断面図である。
【図３】本発明の好ましい他の実施形態による電子デバイス３０の構造を示す略断面図である。
【図４】結晶性遮断膜１９の膜厚と機能膜１３のＸ線ロッキングカーブの半値幅との関係を示すグラフである。
【符号の説明】
【００７７】
１０，２０，３０    電子デバイス
１１      基板
１２      下部導電体膜
１３      機能膜
１４      上部導電体膜
１９      結晶性遮断膜
２１，３１    基板本体
２２      音響多層膜
２２Ａ，２２Ｂ    単位薄膜
３１ａ    ビアホール
３２      バッファ層
【図１】
2005252069.tif 000003
【図２】
2005252069.tif 000004
【図３】
2005252069.tif 000005
【図４】
2005252069.tif 000006