(57)【要約】【課題】  半導体集積回路に及ぼすダメージを抑制しつつ、ヒューズの切断を簡易化する。【解決手段】  層間絶縁膜４が薄膜化された薄膜化領域Ｒ１をヒューズＨの周囲に形成し、プローブカード１２をスライド移動させ、プローブ１３にてヒューズＨをスクラッチさせることにより、ヒューズＨを切断させる。【選択図】      図２
2005183683.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハを載置するステージと、
前記半導体ウェハに形成されたパッド電極上に触針可能なプローブと、
前記プローブを保持するプローブカードと、
前記プローブで触針されたパッド電極を介して信号をやり取りすることにより、前記半導体ウェハに形成された半導体チップの特性検査を行なう特性検査手段と、
前記半導体チップに形成されたヒューズを前記プローブにてスクラッチするスクラッチ手段とを備えることを特徴とするトリミング装置。
【請求項２】
前記スクラッチ手段は、
前記プローブが前記半導体チップの表面に接触した状態で前記プローブが前記ヒューズを横切るように、前記ステージまたは前記プローブカードをスライドまたは振動させる駆動手段を備えることを特徴とする請求項１記載のトリミング装置。
【請求項３】
半導体基板上に形成された層間絶縁層と、
前記層間絶縁層上に形成されたパッド電極と、
前記層間絶縁層上に形成されたヒューズと、
前記パッド電極および前記ヒューズ上に形成された保護膜と、
前記パッド電極の表面が露出するように前記保護膜に形成された第１開口部と、
前記ヒューズの周囲の層間絶縁層が露出するように前記保護膜に形成された第２開口部と、
前記ヒューズの周囲の層間絶縁層が薄膜化された薄膜化領域とを備えることを特徴とする半導体装置。
【請求項４】
半導体基板上に形成された層間絶縁層と、
前記層間絶縁層上に形成されたパッド電極と、
前記層間絶縁層上に形成されたヒューズと、
前記パッド電極および前記ヒューズ上に形成された保護膜と、
前記パッド電極の表面が露出するように前記保護膜に形成された第１開口部と、
前記ヒューズの周囲の層間絶縁層が露出するように前記保護膜に形成された第２開口部と、
前記ヒューズの周囲の層間絶縁層が除去された除去領域とを備えることを特徴とする半導体装置。
【請求項５】
半導体チップの表面に形成されたヒューズをスクラッチすることにより、前記ヒューズを切断することを特徴とするトリミング方法。
【請求項６】
半導体基板上に形成された層間絶縁層上に金属膜を成膜する工程と、
前記金属膜をパターニングすることにより、パッド電極およびヒューズを前記層間絶縁層上に形成する工程と、
前記パッド電極およびヒューズ上に保護膜を形成する工程と、
前記保護膜をパターニングすることにより、前記パッド電極の表面を露出させる第１開口部を形成するとともに、前記ヒューズの周囲の層間絶縁層を露出させる第２開口部を前記保護膜に形成する工程と、
前記保護膜のオーバーエッチングを行うことにより、前記ヒューズの周囲の層間絶縁層を薄膜化または除去する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトリミング装置、半導体装置、トリミング方法および半導体装置の製造方法に関し、特に、半導体チップに形成されたヒューズの切断方法に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置では、半導体集積回路の特性を調整するために、半導体集積回路内にヒューズを設けたものがある。ここで、ヒューズを切断する方法としては、ヒューズに電流を流してヒューズを溶断する方法と、ヒューズにレーザを照射してヒューズを溶断する方法とがある。
また、例えば、特許文献１には、チップ面積の増大を極力抑制しながら、電流供給によるヒューズの溶断を容易にするため、ヒューズを溶断する時に充電電荷を放電させてヒューズに流すキャパシタをヒューズと並列に接続する方法が開示されている。
【特許文献１】特開２００１−２９１７７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ヒューズに電流を流してヒューズを溶断する方法では、半導体装置の絶対最大定格を超える電圧を与える場合が多く、半導体集積回路に電気的なダメージを及ぼすという問題があった。
また、電圧を印加するテスター機能が本来、ヒューズの切断工程に適応していないため、ヒューズの切断が不安定になるという問題があった。
【０００４】
また、ヒューズにレーザを照射してヒューズを溶断する方法では、レーザ照射装置を別途用意する必要があるとともに、レーザを照射する工程を追加する必要があり、半導体装置のコストアップの要因となるという問題があった。
そこで、本発明の目的は、半導体集積回路に及ぼす電気的なダメージを抑制しつつ、ヒューズの切断を簡易化することが可能なトリミング装置、半導体装置、トリミング方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係るトリミング装置によれば、半導体ウェハを載置するステージと、前記半導体ウェハに形成されたパッド電極上に触針可能なプローブと、前記プローブを保持するプローブカードと、前記プローブで触針されたパッド電極を介して信号をやり取りすることにより、前記半導体ウェハに形成された半導体チップの特性検査を行なう特性検査手段と、前記半導体チップに形成されたヒューズを前記プローブにてスクラッチするスクラッチ手段とを備えることを特徴とする。
【０００６】
これにより、半導体チップ上へのプロービング動作を可能としつつ、ヒューズを物理的に切断することが可能となる。このため、半導体チップに電圧を印加することなく、ヒューズを切断することが可能となり、半導体チップに電気的なダメージが及ぶことを抑制することが可能となるとともに、トリミング機能をＩＣテスターに持たせることを可能として、ヒューズの切断の安定化を図ることが可能となるとともに、半導体装置のコストアップを抑制することができる。
【０００７】
また、本発明の一態様に係るトリミング装置によれば、前記スクラッチ手段は、前記プローブが前記半導体チップの表面に接触した状態で前記プローブが前記ヒューズを横切るように、前記ステージまたは前記プローブカードをスライドまたは振動させる駆動手段を備えることを特徴とする。
これにより、半導体チップの電気的特性検査を行うためのプローブを用いることで、ヒューズを切断することが可能となる。このため、ヒューズをスクラッチするための装置を別途用意する必要がなくなり、半導体装置のコストアップを抑制することが可能となるとともに、プロセス変動の影響を抑制しつつ、切断条件を設定することが可能となり、ヒューズの切断を安定して行うことができる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された層間絶縁層と、前記層間絶縁層上に形成されたパッド電極と、前記層間絶縁層上に形成されたヒューズと、前記パッド電極および前記ヒューズ上に形成された保護膜と、前記パッド電極の表面が露出するように前記保護膜に形成された第１開口部と、前記ヒューズの周囲の層間絶縁層が露出するように前記保護膜に形成された第２開口部と、前記ヒューズの周囲の層間絶縁層が薄膜化された薄膜化領域とを備えることを特徴とする。
【０００９】
これにより、半導体チップ上でヒューズを突出させることが可能となり、半導体チップの表面をプローブでスクラッチすることで、ヒューズを効率よく切断することが可能となる。このため、半導体チップに及ぼす電気的なダメージを抑制しつつ、ヒューズの切断を簡易化することが可能となる。
また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された層間絶縁層と、前記層間絶縁層上に形成されたパッド電極と、前記層間絶縁層上に形成されたヒューズと、前記パッド電極および前記ヒューズ上に形成された保護膜と、前記パッド電極の表面が露出するように前記保護膜に形成された第１開口部と、前記ヒューズの周囲の層間絶縁層が露出するように前記保護膜に形成された第２開口部と、前記ヒューズの周囲の層間絶縁層が除去された除去領域とを備えることを特徴とする。
【００１０】
これにより、半導体チップ上でヒューズを突出させることが可能となり、半導体チップの表面をプローブでスクラッチすることで、ヒューズを効率よく切断することが可能となる。このため、半導体チップに及ぼす電気的なダメージを抑制しつつ、ヒューズの切断を簡易化することが可能となる。
また、本発明の一態様に係るトリミング方法によれば、半導体チップの表面に形成されたヒューズをスクラッチすることにより、前記ヒューズを切断することを特徴とする。
【００１１】
これにより、ヒューズを物理的に切断することが可能となり、ヒューズを切断する際に、半導体チップに電圧を印加する必要をなくして、半導体チップに電気的なダメージが及ぶことを抑制することが可能となる
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に形成された層間絶縁層上に金属膜を成膜する工程と、前記金属膜をパターニングすることにより、パッド電極およびヒューズを前記層間絶縁層上に形成する工程と、前記パッド電極およびヒューズ上に保護膜を形成する工程と、前記保護膜をパターニングすることにより、前記パッド電極の表面を露出させる第１開口部を形成するとともに、前記ヒューズの周囲の層間絶縁層を露出させる第２開口部を前記保護膜に形成する工程と、前記保護膜のオーバーエッチングを行うことにより、前記ヒューズの周囲の層間絶縁層を薄膜化または除去する工程とを備えることを特徴とする。
【００１２】
これにより、工程増を伴うことなく、半導体チップ上でヒューズを突出させることが可能となり、半導体チップの表面をプローブでスクラッチすることで、ヒューズを効率よく切断することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図、図１（ｂ）は、図１（ａ）のヒューズの部分を拡大して示す平面図、図１（ｃ）は、図１（ｂ）のＡ−Ａ´線で切断した断面図である。
【００１４】
図１において、半導体チップＣには、パッド電極ＰおよびヒューズＨが設けられ、ヒューズＨは配線８に接続されている。なお、半導体チップＣには、トランジスタなどの能動素子やキャパシタなどの受動素子を形成することができる。
ここで、図１（ｂ）および図１（ｃ）に拡大して示すように、半導体チップＣには半導体基板１が設けられ、半導体基板１上には、層間絶縁膜２が積層されている。そして、層間絶縁膜２上には、ヒューズＨ下に配置された下層金属層３が形成されている。なお、下層金属層３は、層間絶縁膜２上の下層配線層の一部を用いて形成することができる。
【００１５】
そして、下層金属層３上には層間絶縁膜４が積層され、層間絶縁膜４上には、ヒューズＨが形成されている。また、層間絶縁膜４上には、保護膜６が形成され、保護膜６には、ヒューズＨの周囲の層間絶縁膜４を露出させる開口部７が形成されている。
なお、保護膜６としては、例えば、シリコン窒化膜を用いることができ、層間絶縁膜２、４としては、例えば、シリコン酸化膜を用いることができる。また、下層金属層３、パッド電極ＰおよびヒューズＨとしては、例えば、Ａｌ、Ｃｕなどを用いることができる。
【００１６】
また、ヒューズＨの周囲の層間絶縁膜４には段差５が設けられ、ヒューズＨの周囲には、層間絶縁膜４が薄膜化された薄膜化領域Ｒ１が形成されている。
これにより、半導体チップ上でヒューズＨを突出させることが可能となり、スクラッチによるヒューズＨの切断を容易化することができる。また、スクラッチにてヒューズＨを切断し易くするために、ヒューズＨの幅を配線８の幅よりも細くするようにしてもよい。
【００１７】
図２（ａ）は、本発明の第２実施形態に係るトリミング装置の概略構成を示す断面図、図２（ｂ）は、ヒューズの切断方法を拡大して示す断面図である。
図２（ａ）において、ウェハＷを載置するステージ１１上には、プローブカード１２が配置され、プローブカード１２には、パッド電極Ｐに触針可能なプローブ１３が保持されている。そして、プローブ１３は、プローブカード１２を介してＬＳＩテスター１４に接続されている。なお、ＬＳＩテスター１４は、プローブカード１２を介してウェハＷに信号を入出力することにより、半導体チップＣの特性を検査することができる。
【００１８】
また、ステージ１１は、ステージ１１をＸＹＺ方向に移動させるステージ駆動部１５に接続され、プローブカード１２は、プローブカード１２をスライドまたは振動させるプローブカード駆動部１６に接続されている。なお、プローブカード１２をスライドまたは振動させる場合、例えば、ピエゾ素子などを用いることができる。
そして、半導体チップＣの特性検査を行う場合、ウェハＷ上のパッド電極Ｐにプローブ１３を触針させる。そして、ＬＳＩテスター１４は、プローブ１３を介して半導体チップＣに信号を入出力することにより、半導体チップＣの特性を検査することができる。そして、ＬＳＩテスター１４は、半導体チップＣの特性を検査した結果、ヒューズＨのトリミングが必要であると判断した場合、ステージ駆動部１５を介してステージ１１を移動させる。そして、図２（ｂ）に示すように、プローブ１３の先端を層間絶縁膜４の薄膜化領域Ｒ１に接触させる。
【００１９】
そして、プローブ１３の先端が層間絶縁膜４の薄膜化領域Ｒ１に接触すると、プローブカード駆動部１６を介してプローブカード１２をスライド移動させ、プローブ１３にてヒューズＨをスクラッチさせることにより、ヒューズＨを切断させる。
これにより、半導体チップＣ上へのプロービング動作を可能としつつ、ヒューズＨを物理的に切断することが可能となる。このため、半導体チップＣに電圧を印加することなく、ヒューズＨを切断することが可能となり、半導体チップＣに電気的なダメージが及ぶことを抑制することが可能となるとともに、トリミング機能をＬＳＩテスター１４に持たせることを可能として、ヒューズＨの切断の安定化を図ることが可能となるとともに、半導体チップＣのコストアップを抑制することができる。
【００２０】
なお、プローブ１３にてヒューズＨを切断する場合、プローブカード１２を水平方向に振動させることにより、ヒューズＨをスクラッチさせるようにしてもよい。また、プローブカード１２を移動させる代わりに、ステージ１１をスライド移動させることにより、プローブ１３にてヒューズＨをスクラッチさせるようにしてもよい。
図３（ａ）は、図１のヒューズＨの切断後の状態を示す平面図、図３（ｂ）は、図３（ａ）のＢ−Ｂ´線で切断した断面図である。
【００２１】
図３において、プローブカード１２をスライド移動させ、プローブ１３にて薄膜化領域Ｒ１の層間絶縁膜４上をスクライブさせることにより、ヒューズＨを切断することができる。また、プローブ１３にてヒューズＨをスクラッチさせることにより、スクラッチ跡１７を層間絶縁膜４上に形成することができる。
このため、ヒューズＨを切断跡またはスクラッチ跡１７を半導体チップＣに記録することが可能となり、半導体チップＣの電気的特性の良否データを外観的に観察することができる。
【００２２】
図４は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。
図４（ａ）において、例えば、ＣＶＤなどの方法により、半導体基板１１上に層間絶縁膜１２を成膜する。そして、例えば、スパッタまたは蒸着などの方法により、Ａｌなどの金属膜を層間絶縁膜１２上の全面に成膜し、フォトリソグラフィー技術およびエッチング技術を用いて金属膜をパターニングすることにより、下層配線および下層金属層１３を層間絶縁膜１２上に形成する。そして、例えば、ＣＶＤなどの方法により、下層配線および下層金属層１３が形成された層間絶縁膜１２上に層間絶縁膜１４を成膜する。
【００２３】
次に、図４（ｂ）に示すように、例えば、スパッタまたは蒸着などの方法により、Ａｌなどの金属膜を層間絶縁膜１４上の全面に成膜し、フォトリソグラフィー技術およびエッチング技術を用いて金属膜をパターニングすることにより、上層配線およびパッド電極Ｐを層間絶縁膜１４上に形成するとともに、下層金属層１３上に配置されたヒューズＨを層間絶縁膜１４上に形成する。
【００２４】
次に、図４（ｃ）に示すように、例えば、ＣＶＤなどの方法により、上層配線、パッド電極ＰおよびヒューズＨが形成された層間絶縁膜１４上の全面に保護膜１６を成膜する。
次に、図４（ｄ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いて保護膜１６をパターニングすることにより、ヒューズＨの周囲の層間絶縁膜１４を露出させる開口部１７を形成するとともに、パッド電極Ｐの表面を露出させる開口部１８を形成する。
【００２５】
さらに、開口部１７、１８を形成する際に保護膜１６のオーバーエッチングを行い、開口部１７を介して層間絶縁膜１４を薄膜化することにより、ヒューズＨの周囲に配置された薄膜化領域Ｒ２を形成する。ここで、保護膜１６および層間絶縁膜１４は絶縁材料で構成されるとともに、パッド電極ＰおよびヒューズＨは導電性材料で構成することができる。このため、保護膜１６および層間絶縁膜１４の選択比をほぼ等しくすることが可能となるとともに、パッド電極ＰおよびヒューズＨに対する層間絶縁膜１４の選択比を稼ぐことが可能となる。
【００２６】
この結果、パッド電極ＰおよびヒューズＨがエッチングされることを抑制しつつ、保護膜１６のオーバーエッチングにより層間絶縁膜１４を薄膜化することができ、工程増を防止することができる。
また、ヒューズＨ下に下層金属層１３を配置することにより、工程増を伴うことなく、ヒューズＨの位置を高くすることが可能となり、ブローブによるスクラッチを容易化することが可能となる。
【００２７】
図５は、本発明の第４実施形態に係る半導体装置の概略構成を示す断面図である。
図５において、半導体基板２１上には、層間絶縁膜２２が積層されている。そして、層間絶縁膜２２上には、ヒューズＨ下に配置された下層金属層２３が形成されている。なお、下層金属層２３は、層間絶縁膜２２上の下層配線層の一部を用いて形成することができる。
【００２８】
そして、下層金属層２３上には層間絶縁膜２４が積層され、層間絶縁膜２４上には、ヒューズＨが形成されている。また、層間絶縁膜２４上には、保護膜２６が形成され、保護膜２６には、ヒューズＨの周囲の層間絶縁膜２４を露出させる開口部２７が形成されている。
さらに、ヒューズＨの周囲の層間絶縁膜２４には、ヒューズＨの周囲の下層金属層２３を露出させる開口部２５が設けられ、ヒューズＨの周囲には、層間絶縁膜２４が除去された除去領域Ｒ３が形成されている。
【００２９】
これにより、半導体チップ上でヒューズＨを突出させることが可能となり、半導体チップの表面をプローブでスクラッチすることで、ヒューズＨを効率よく切断することが可能となる。このため、半導体チップに及ぼす電気的なダメージを抑制しつつ、ヒューズＨの切断を簡易化することが可能となる。
図６は、本発明の第５実施形態に係る半導体装置の概略構成を示す断面図である。
【００３０】
図６において、半導体基板３１上には、層間絶縁膜３２が積層されている。そして、層間絶縁膜３２上には、ヒューズＨ下に配置された下層金属層３３が形成されている。なお、下層金属層３３は、層間絶縁膜３２上の下層配線層の一部を用いて形成することができる。
そして、下層金属層３３上には層間絶縁膜３４が積層され、層間絶縁膜３４上には、ヒューズＨが形成されている。また、層間絶縁膜３４上には保護膜３６が形成され、保護膜３６には、ヒューズＨの周囲の層間絶縁膜３４を露出させる開口部３７が形成されている。
【００３１】
さらに、ヒューズＨの周囲の層間絶縁膜３４には、ヒューズＨ直下の層間絶縁膜３４が括れるようにされた開口部３５が設けられ、ヒューズＨの周囲には、層間絶縁膜３４が除去された除去領域Ｒ４が形成されている。
これにより、半導体チップ上でヒューズＨを突出させることが可能となるとともに、ヒューズＨを剥がし易くすることが可能となり、半導体チップの表面をプローブでスクラッチすることで、ヒューズＨを効率よく切断することが可能となる。このため、半導体チップに及ぼす電気的なダメージを抑制しつつ、ヒューズＨの切断を簡易化することが可能となる。
【００３２】
なお、ヒューズＨ直下の層間絶縁膜３４が括れるようにする場合、層間絶縁膜３４に開口部３７を形成した後に、層間絶縁膜３４の等方性エッチングを行うことができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示す図。
【図２】本発明の第２実施形態に係るトリミング装置の概略構成を示す図。
【図３】図１のヒューズの切断後の状態を示す図。
【図４】本発明の第３実施形態に係る半導体装置の製造方法を示す断面図。
【図５】本発明の第４実施形態に係る半導体装置の概略構成を示す断面図。
【図６】本発明の第５実施形態に係る半導体装置の概略構成を示す断面図。
【符号の説明】
【００３４】
Ｃ  半導体チップ、Ｐ  パッド電極、Ｈ  ヒューズ、Ｒ１、Ｒ２  薄膜化領域、Ｒ３、Ｒ４  除去領域、１、１１、２１、３１  半導体基板、２、４、１２、１４、２２、２４、３２、３４  層間絶縁膜、３、１３  下層金属層、５、１５  段差、６、１６、２６、３６  保護膜、７、１７、１８、２５、２７、３５、３７  開口部、８  配線、１１  ステージ、１２  プローブカード、１３  プローブ、１４  ＬＳＩテスター、１５  ステージ駆動部、１６  プローブカード駆動部、Ｗ  ウェハ、１７  スクラッチ跡
【図１】
2005183683.tif 000003
【図２】
2005183683.tif 000004
【図３】
2005183683.tif 000005
【図４】
2005183683.tif 000006
【図５】
2005183683.tif 000007
【図６】
2005183683.tif 000008