(57)【要約】【課題】  Ｂａｎｇ−Ｂａｎｇ制御を用いたスイッチング電源装置において、スイッチング素子の過度のスイッチングを防止するスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。【解決手段】  スイッチング電源装置１のスイッチング素子２，３を制御する制御装置６において、スイッチング電源装置１で検出された出力電圧ＶＯと目標電圧ＶＲとに基づいて駆動信号ＤＳを生成する駆動信号生成手段１０と、駆動信号ＤＳのオン期間及びオフ期間の少なくとも一方の期間を一定時間以上とする周波数制限手段１２とを含み、周波数制限手段１２によって周波数制限した駆動信号ＲＤＳによって、スイッチング素子２，３を駆動制御することを特徴とする。【選択図】  図１
2005094926.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源装置で検出された出力電圧とスイッチング電源装置の目標電圧とに基づいて駆動信号を生成する駆動信号生成手段と、
前記駆動信号のオン期間及びオフ期間の少なくとも一方の期間を一定時間以上とする周波数制限手段と
を含み、
前記周波数制限手段によって周波数制限した駆動信号によって、前記スイッチング電源装置のスイッチング素子を駆動制御することを特徴とするスイッチング電源装置用制御装置。
【請求項２】
前記周波数制限手段は、前記駆動信号のオフ期間を一定時間以上とすることを特徴とする請求項１に記載するスイッチング電源装置用制御装置。
【請求項３】
前記周波数制限手段は、前記駆動信号のオン期間及びオフ期間を一定時間以上とすることを特徴とする請求項１に記載するスイッチング電源装置用制御装置。
【請求項４】
前記周波数制限手段は、ランプ信号生成手段と、閾値電圧発生手段と、比較手段と、制限手段とを含み、
前記ランプ信号生成手段は、前記周波数制限した駆動信号のオン期間の立ち下がり又は立ち上がり毎に初期化したランプ信号を生成し、
前記閾値電圧発生手段は、前記一定時間に応じた閾値電圧を発生し、
前記比較手段は、前記ランプ信号と前記閾値電圧とを比較し、前記ランプ信号が前記閾値電圧以下か否かを判定し、
前記制限手段は、前記ランプ信号が前記閾値電圧以下の場合、前記駆動信号のオン期間からオフ期間への切り換え又はオフ期間からオン期間への切り換えを行わないことを特徴とする請求項１〜請求項３のいずれか１項に記載するスイッチング電源装置用制御装置。
【請求項５】
スイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、
前記制御装置で生成した駆動信号に基づいてオン／オフするスイッチング素子と
を含み、
前記制御装置は、請求項１〜請求項４のいずれか１項に記載する制御装置であることを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｂａｎｇ−Ｂａｎｇ制御を用いたスイッチング電源装置用制御装置及びスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているＣＰＵ[Central Processing Unit]、ＭＰＵ[Micro Processing Unit]、ＤＳＰ[Digital Signal Processor]等の負荷の電源として幅広く利用されている。これら負荷では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、負荷における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。
【０００３】
そのために、スイッチング電源装置は、デジタル制御方式のコントローラＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフする（非特許文献１参照）。一般に、スイッチング電源装置ではフィードバックによるＰＷＭ[Pulse Width Modulation]制御が用いられており、制御装置ではスイッチング素子をオン／オフするためのＰＷＭ信号を生成している。スイッチング電源装置におけるＰＷＭ制御の一般的な手法としては、オペアンプによる差動増幅器でスイッチング電源装置の出力電圧と目標電圧とを差動増幅し、コンパレータでその差動増幅した信号とランプ信号とを比較することによってＰＷＭ信号におけるパルス幅を設定する。
【０００４】
近年、ＣＰＵ等の負荷の更なる低電圧化やクロックの高速化が進み、スイッチング電源装置では負荷電流や出力電圧の変動に対する応答の更なる高速化が求められている。しかし、ＰＷＭ制御の場合、コンパレータの前段に差動増幅器を用いているので、高速化に限界がある。そこで、更なる高速化を実現するために、スイッチング電源装置においてＢａｎｇ−Ｂａｎｇ制御を用いることが検討されている。スイッチング電源装置におけるＢａｎｇ−Ｂａｎｇ制御の一般的な手法としては、コンパレータでスイッチング電源装置の出力電圧と目標電圧とを比較し、この２つの電圧の大小関係に応じて駆動信号におけるオン期間とオフ期間を設定する。
【非特許文献１】原田  耕介、二宮  保、顧  文建  共著、「スイッチングコンバータの基礎」、コロナ社、ｐ．４８〜７９
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、Ｂａｎｇ−Ｂａｎｇ制御の場合、出力電圧が目標電圧を挟んで短い周期で変動すると、駆動信号におけるオン期間とオフ期間とが短い周期で切り換わる。そのため、スイッチング電源装置では、スイッチング素子のスイッチング周波数が非常に高くなり、スイッチング素子における損失が大きくなる。例えば、スイッチング素子がＭＯＳＦＥＴの場合、損失としては、ＯＮしている抵抗成分による導通損失、ゲートの駆動損失、ドレイン−ソース間のスイッチング損失がある。このスイッチング素子における損失が大きくなるのに応じて、発熱量が多くなる。
【０００６】
そこで、本発明は、Ｂａｎｇ−Ｂａｎｇ制御を用いたスイッチング電源装置において、スイッチング素子の過度のスイッチングを防止するスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置で検出された出力電圧とスイッチング電源装置の目標電圧とに基づいて駆動信号を生成する駆動信号生成手段と、駆動信号のオン期間及びオフ期間の少なくとも一方の期間を一定時間以上とする周波数制限手段とを含み、周波数制限手段によって周波数制限した駆動信号によって、スイッチング電源装置のスイッチング素子を駆動制御することを特徴とする。
【０００８】
このスイッチング電源装置用制御装置では、フィードバックによるＢａｎｇ−Ｂａｎｇ制御によって出力電圧を目標電圧に制御するために、駆動信号生成手段によりスイッチング電源装置の出力電圧と目標電圧とに基づいて駆動信号を生成する。さらに、制御装置では、周波数制限手段によりその生成した駆動信号のオン期間及びオフ期間の少なくとも一方の期間が予め設定された一定時間より短い場合にはその短い期間を一定時間以上とし、駆動信号における短い周期を長くする。そして、制御装置では、この周期（周波数）に制限をかけた駆動信号によってスイッチング素子を駆動制御する。したがって、スイッチング電源装置の出力電圧が目標電圧を挟んで激しく変動した場合でも、スイッチング素子を駆動するための駆動信号の周期は一定時間以上となるので、スイッチング周波数が所定の周波数以下に制限される。そのため、スイッチング電源装置では、スイッチング素子の過度のスイッチングが防止される。その結果、スイッチング素子の損失を抑えることができ、スイッチング電源装置における発熱を抑えることができる。また、過度なスイッチングによるスイッチング素子の故障を防止することができる。
【０００９】
なお、一定時間は、スイッチング素子を駆動制御するための駆動信号の周期の最小時間（周波数の最大周波数、ひいては、スイッチング素子のスイッチング周波数の最大周波数）を規定するための時間であり、ＦＥＴ等のスイッチング素子の特性等を考慮して設定される。
【００１０】
本発明の上記スイッチング電源装置用制御装置では、周波数制限手段は、駆動信号のオフ期間を一定時間以上とすると好適である。
【００１１】
このスイッチング電源装置用制御装置では、特に、周波数制限手段により駆動信号のオフ期間が一定時間より短い場合にはその短いオフ期間を一定時間以上とし、駆動信号における短い周期を長くする。このように、駆動信号におけるオフ期間を一定時間以上とすることによって、スイッチング素子のオフ時間が長くなるので、スイッチング電源装置における出力電圧を抑制することができ、過電圧を防止することができる。
【００１２】
本発明の上記スイッチング電源装置用制御装置では、周波数制限手段は、駆動信号のオン期間及びオフ期間を一定時間以上とすると好適である。
【００１３】
このスイッチング電源装置用制御装置は、特に、周波数制限手段により駆動信号のオン期間が一定時間より短い場合にはその短いオン期間を一定時間以上とするとともにオフ期間が一定時間より短い場合にはその短いオフ期間を一定時間以上とし、駆動信号における短いオフ期間及び短いオン期間を長くする。このように、駆動信号におけるオン期間及びオフ期間を一定時間以上とすることによって、オン期間及びオフ期間の両方の期間で周波数を制限するので周波数制限効果が更に向上するとともに、オン時間とオフ時間とが均等化してスイッチング電源装置の出力電圧を目標電圧に迅速に収束させることができる。
【００１４】
なお、オフ期間を制限するための一定時間とオン期間を制限するための一定時間とは、同じ時間に設定してもよいし、異なる時間に設定してもよい。
【００１５】
本発明の上記スイッチング電源装置用制御装置では、周波数制限手段は、ランプ信号生成手段と、閾値電圧発生手段と、比較手段と、制限手段とを含み、ランプ信号生成手段は、周波数制限した駆動信号のオン期間の立ち下がり又は立ち上がり毎に初期化したランプ信号を生成し、閾値電圧発生手段は、一定時間に応じた閾値電圧を発生し、比較手段は、ランプ信号と閾値電圧とを比較し、ランプ信号が閾値電圧以下か否かを判定し、制限手段は、ランプ信号が閾値電圧以下の場合、駆動信号のオン期間からオフ期間への切り換え又はオフ期間からオン期間への切り換えを行わない構成としてもよい。
【００１６】
このスイッチング電源装置用制御装置では、駆動信号生成手段で生成した駆動信号のオフ期間又はオン期間の開始時点からの時間を判定するために、ランプ信号生成手段によりオン期間の立ち上がり又は立ち下がり毎に初期化したランプ信号を生成する。ここでは、駆動信号のオフ期間を一定時間以上とする場合にはオン期間の立ち下がり（すなわち、オフ期間の開始時点）で初期化したランプ信号を生成し、駆動信号のオン期間を一定時間以上とする場合にはオン期間の立ち上がり（すなわち、オン期間の開始時点）で初期化したランプ信号を生成する。そして、制御装置では、比較手段によりランプ信号と閾値電圧とを比較し、ランプ信号が閾値電圧以下か否かを判定する（すなわち、オン期間又はオフ期間の開始時点から一定時間経過したか否かを判定する）。さらに、制御装置では、制限手段により、オン期間の立ち上がり毎に初期化したランプ信号が閾値電圧以下の場合には駆動信号生成手段で生成した駆動信号においてオン期間からオフ期間に切り換わっていてもオン期間を継続させ、あるいは、オン期間の立ち下がり毎に初期化したランプ信号が閾値電圧以下の場合には駆動信号においてオフ期間からオン期間に切り換わっていてもオフ期間を継続させる。
【００１７】
なお、閾値電圧は、ランプ信号の初期化時点から一定時間経過したか否かを判定するための電圧であり、その一定時間及びランプ信号の電圧の変化率に基づいて設定される。
【００１８】
本発明に係るスイッチング電源装置は、スイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、制御装置で生成した駆動信号に基づいてオン／オフするスイッチング素子とを含み、制御装置は、上記したいずれかの制御装置であることを特徴とする。
【００１９】
このスイッチング電源装置では、制御装置を上記制御装置の構成とし、周波数（周期）が制限された駆動信号によりスイッチング素子をオン／オフする。そして、このスイッチング電源装置では、目標電圧となるように、スイッチング素子のオン／オフにより入力電圧を出力電圧に変換する。上記制御装置によって制御されることにより、このスイッチング電源装置では、スイッチング電源装置の出力電圧が目標電圧を挟んで激しく変動した場合でも、スイッチング素子のスイッチング周波数が制限され、スイッチング素子の過度のスイッチングを防止することができる。その結果、スイッチング電源装置では、スイッチング素子の損失を抑えることができ、スイッチング電源装置における発熱を抑えることができる。また、過度なスイッチングによるスイッチング素子の故障を防止することができる。
【発明の効果】
【００２０】
本発明によれば、Ｂａｎｇ−Ｂａｎｇ制御を用いたスイッチング電源装置において、スイッチング素子の過度のスイッチングを防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置及びスイッチング電源装置の実施の形態を説明する。
【００２２】
本実施の形態では、本発明に係るスイッチング電源装置を降圧型のＤＣ／ＤＣコンバータに適用し、本発明に係るスイッチング電源装置用制御装置をＤＣ／ＤＣコンバータのスイッチング素子を制御するための駆動信号を生成するコントローラＩＣに適用する。本実施の形態に係るコントローラＩＣは、Ｂａｎｇ−Ｂａｎｇ制御によりＤＣ／ＤＣコンバータをフィードバック制御する。
【００２３】
図１〜図３を参照して、ＤＣ／ＤＣコンバータ１の構成について説明する。図１は、ＤＣ／ＤＣコンバータの構成図である。図２は、周波数制限回路の構成図である。図３は、コントローラＩＣにおけるタイミングチャートであり、（ａ）がコントローラＩＣに入力される出力電圧と目標電圧であり、（ｂ）がコンパレータから出力される駆動信号であり、（ｃ）がコントローラＩＣから出力される制限駆動信号であり、（ｄ）が反転回路から出力される反転信号であり、（ｅ）がディレイ回路から出力されるディレイ信号であり、（ｆ）がアンド回路から出力されるエッジ信号であり、（ｇ）がランプ信号生成回路から出力されるランプ信号と閾値電圧であり、（ｈ）がコンパレータから出力される制限信号である。
【００２４】
ＤＣ／ＤＣコンバータ１は、直流の入力電圧ＶＩを直流の出力電圧ＶＯ（＜ＶＩ）に変換する電源回路であり、様々な用途で使用でき、例えば、ＶＲＭ[Voltage Regulator Module]で使用される。また、ＤＣ／ＤＣコンバータ１は、Ｂａｎｇ−Ｂａｎｇ制御によりスイッチング素子をオン／オフするスイッチングレギュレータである。入力電圧ＶＩは、可変であり、入力電圧範囲（例えば、５〜１２Ｖ）が設定されている。出力電圧ＶＯは、負荷Ｌに応じて所定の目標電圧（例えば、１Ｖ）が設定されている。負荷Ｌは、例えば、コンピュータやルータ等の通信機器などのＣＰＵ、ＭＰＵ、ＤＳＰが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。
【００２５】
ＤＣ／ＤＣコンバータ１は、主な構成として、スイッチング素子としての２個の第１ＭＯＳＦＥＴ２と第２ＭＯＳＦＥＴ３、インダクタ４、コンデンサ５及びコントローラＩＣ６を備えている。第１ＭＯＳＦＥＴ２は、コントローラＩＣ６からの制限駆動信号ＲＤＳがハイ信号ときにオンする。第２ＭＯＳＦＥＴ３は、制限駆動信号ＲＤＳがロー信号のときにオンする。インダクタ４及びコンデンサ５は、平滑回路を構成する。ＭＯＳＦＥＴ２，３のスイッチング動作によって振幅が電源Ｓによる入力電圧ＶＩに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。コントローラＩＣ６は、電圧センサ（図示せず）で検出された出力電圧ＶＯが目標電圧となるように、この出力電圧ＶＯに基づいてＢａｎｇ−Ｂａｎｇ制御により制限駆動信号ＲＤＳを生成し、ＭＯＳＦＥＴ２，３のオン／オフを制御する。ちなみに、第１ＭＯＳＦＥＴ２がオンしたときの入力電圧ＶＩが電力変換（電圧変換）されるので、制限駆動信号ＲＤＳのハイ信号の期間がオン期間であり、ロー信号の期間がオフ期間である。
【００２６】
なお、ＭＯＳＦＥＴ２，３は、スイッチング周波数が最大１ＭＨｚに設定されている。ＭＯＳＦＥＴ２，３を１ＭＨｚ以上でスイッチングした場合、損失が大きくなり、発熱量も多くなる。さらに、ＭＯＳＦＥＴ２，３を２ＭＨｚ以上でスイッチングした場合、故障などの恐れもあるので、最悪でも２ＭＨｚ以下でスイッチングさせる必要がある。
【００２７】
コントローラＩＣ６では、Ｂａｎｇ−Ｂａｎｇ制御によるフィードバック制御により、出力電圧ＶＯと目標電圧ＶＲとに基づいて制限駆動信号ＲＤＳを生成する。特に、コントローラＩＣ６では、ＭＯＳＦＥＴ２，３における過度のスイッチングを防止するために、制限駆動信号ＲＤＳの周波数（ひいては、ＭＯＳＦＥＴ２，３のスイッチング周波数）を所定周波数以下に制限する。そのために、コントローラＩＣ６は、コンパレータ１０、直流電圧源１１及び周波数制限回路１２を備えている。
【００２８】
本実施の形態では、コンパレータ１０が特許請求の範囲に記載する駆動信号生成手段に相当し、周波数制限回路１２が特許請求の範囲に記載する周波数制限手段に相当する。
【００２９】
コンパレータ１０は、出力電圧ＶＯと目標電圧ＶＲとに基づいて駆動信号ＤＳを生成する。そのために、コンパレータ１０には、反転入力端子にＤＣ／ＤＣコンバータ１で検出された出力電圧ＶＯが入力され、非反転入力端子に直流電圧源１１で発生された目標電圧ＶＲが入力される。コンパレータ１０では、出力電圧ＶＯと目標電圧ＶＲとを比較し、出力電圧ＶＯが目標電圧ＶＲより大きくなるとロー信号とし、出力電圧ＶＯが目標電圧ＶＲ以下になるとハイ信号とした駆動信号ＤＳを生成する（図３（ａ）、（ｂ）参照）。
【００３０】
周波数制限回路１２は、コンパレータ１０で生成した駆動信号ＤＳの周波数を所定周波数以下に制限した制限駆動信号ＲＤＳを生成する。周波数制限回路１２では、駆動信号ＤＳにおけるオフ期間（ロー信号の期間）が最小オフ時間ＴＯＦＦ―ＭＩＮ以下の場合には、そのオフ期間を駆動信号ＤＳにおける次のオフ期間まで継続させる（つまり、オン期間（ハイ信号の期間）をロー信号とする）。そのために、周波数制限回路１２は、エッジ検出回路２０、ランプ信号生成回路２１、直流電圧源２２、コンパレータ２３及びアンド回路２４を備えている（図２参照）。周波数制限をかける所定周波数は、ＭＯＳＦＥＴ２，３のスイッチング周波数を１ＭＨｚ以下とするために、１ＭＨｚとする。したがって、オフ期間に制限をかけるための最小オフ時間ＴＯＦＦ―ＭＩＮを１μ秒とし、制限駆動信号ＲＤＳの周期を１μ秒より大きくする。
【００３１】
なお、本実施の形態では、エッジ検出回路２０及びランプ信号生成回路２１が特許請求の範囲に記載するランプ信号生成手段に相当し、直流電圧源２２が特許請求の範囲に記載する閾値電圧発生手段に相当し、コンパレータ２３が特許請求の範囲に記載する比較手段に相当し、アンド回路２４が特許請求の範囲に記載する制限手段に相当する。
【００３２】
エッジ検出回路２０は、制限駆動信号ＲＤＳのオン期間の立ち下がり（ハイ信号からロー信号への切り換わり）を検出し、エッジ信号ＲＤＳ＿Ｅを出力する。そのために、エッジ検出回路２０は、反転回路２０ａ、ディレイ回路２０ｂ、アンド回路２０ｃを備えている。反転回路２０ａ及びディレイ回路２０ｂには、その入力端にアンド回路２４の出力端が接続される。アンド回路２０ｃには、その２つの入力端に反転回路２０ａの出力端とディレイ回路２０ｂの出力端が接続される。
【００３３】
反転回路２０ａは、制限駆動信号ＲＤＳが入力され、制限駆動信号ＲＤＳのオン期間とオフ期間（ロー信号とハイ信号）とを反転した反転信号ＲＤＳ＿Ｒを出力する（図３（ｃ）、（ｄ）参照）。ディレイ回路２０ｂは、制限駆動信号ＲＤＳが入力され、制限駆動信号ＲＤＳのオン期間を短時間遅延させたディレイ信号ＲＤＳ＿Ｄを出力する（図３（ｃ）、（ｅ）参照）。アンド回路２０ｃは、反転信号ＲＤＳ＿Ｒとディレイ信号ＲＤＳ＿Ｄが入力され、２つの信号で共にハイ信号となっている期間をハイ信号としたエッジ信号ＲＤＳ＿Ｅを出力する（図３（ｄ）、（ｅ）、（ｆ）参照）。したがって、エッジ信号ＲＤＳ＿Ｅは、制限駆動信号ＲＤＳのオン期間の立ち下がり時点で一瞬ハイ信号となる信号となる。
【００３４】
ランプ信号生成回路２１は、制限駆動信号ＲＤＳのオン期間の立ち下がりで０Ｖにリセットし、０Ｖから所定の増加率で電圧が増加するランプ信号ＲＭＰを生成する。そのために、ランプ信号生成回路２１は、ＦＥＴ２１ａ、直流電流源２１ｂ、コンデンサ２１ｃを備えている。ＦＥＴ２１ａには、そのゲートにアンド回路２０ｃの出力端が接続され、ドレイン−ソース間にコンデンサ２１ｃが接続される。コンデンサ２１ｃには、その一端に直流電流源２１ｂが接続され、他端がグランドに接続される。直流電流源２１ｂでは、所定の電流を発生している。
【００３５】
ＦＥＴ２１ａは、エッジ信号ＲＤＳ＿Ｅがハイ信号になると（すなわち、制限駆動信号ＲＤＳのオン期間の立ち下がりのとき）にオンし、コンデンサ２１ｃを放電させる（図３（ｆ）参照）。コンデンサ２１ｃは、ＦＥＴ２１ａがオンする毎に放電して充電電圧が０Ｖとなり、ＦＥＴ２１ａがオフしている間に直流電流源２１ｂによって充電されて充電電圧が増加する。したがって、コンデンサ２１ｃの一端の電圧（すなわち、ランプ信号ＲＭＰ）は、制限駆動信号ＲＤＳのオン期間の立ち下がり毎に０Ｖとなり、０Ｖから所定の増加率で増加する電圧となる（図３（ｇ）参照）。なお、ランプ信号ＲＭＰの電圧の増加率は、直流電流源２１ｂの電流値及びコンデンサ２１ｃの静電容量によって決まる。
【００３６】
コンパレータ２３は、ランプ信号ＲＭＰと閾値電圧ＲＭＰ＿Ｔに基づいて、オフ期間からオン期間への切り換えを禁止する期間を規定した制限信号ＬＩＭを生成する。コンパレータ２３には、非反転入力端子にコンデンサ２１ｃの一端が接続され、反転入力端子に直流電圧源２２が接続される。直流電圧源２２では、閾値電圧ＲＭＰ＿Ｔを発生している。したがって、コンパレータ２３には、非反転入力端子にランプ信号ＲＭＰが入力され、反転入力端子に閾値電圧ＲＭＰ＿Ｔが入力される。コンパレータ２３では、ランプ信号ＲＭＰと閾値電圧ＲＭＰ＿Ｔとを比較し、ランプ信号ＲＭＰが閾値電圧ＲＭＰ＿Ｔ以下のときにはロー信号とし、ランプ信号ＲＭＰが閾値電圧ＲＭＰ＿Ｔより大きくなるとハイ信号とした制限信号ＬＩＭを生成する（図３（ｇ）参照）。なお、閾値電圧ＲＭＰ＿Ｔは、制限信号ＬＩＭにおけるロー信号の期間が最小オフ時間ＴＯＦＦ―ＭＩＮ（＝１μ秒）となるように、ランプ信号ＲＭＰの電圧の増加率を考慮して設定される。このロー信号の期間が、制限駆動信号ＲＤＳにおいてオフ期間からオン期間への切り換えを禁止する期間となる。
【００３７】
アンド回路２４は、駆動信号ＤＳと制限信号ＬＩＭに基づいて、制限駆動信号ＲＤＳを生成する。アンド回路２４には、その２つの入力端にコンパレータ１０の出力端とコンパレータ２３の出力端が接続される。アンド回路２４は、駆動信号ＤＳと制限信号ＬＩＭが入力され、２つの信号で共にハイ信号となっている期間をハイ信号とした制限駆動信号ＲＤＳを出力する（図３（ｂ）、（ｃ）、（ｈ）参照）。したがって、駆動信号ＤＳでハイ信号（オン期間）でも制限信号ＬＩＭでロー信号となっている場合には、制限駆動信号ＲＤＳではロー信号となり、オフ期間を継続する。その結果、制限駆動信号ＲＤＳの周期は、最小オフ時間ＴＯＦＦ―ＭＩＮより長くなる。図３に示す例では、駆動信号ＤＳのオフ期間ＤＳ１が最小オフ時間ＴＯＦＦ−ＭＩＮより短いので、制限駆動信号ＲＤＳでは、駆動信号ＤＳのオン期間ＤＳ２に対応したオン期間が無くなり、駆動信号ＤＳの次のオフ期間ＤＳ３までオフ期間が継続している。
【００３８】
図１〜図３を参照して、ＤＣ／ＤＣコンバータ１及びコントローラＩＣ６の動作を説明する。特に、コントローラＩＣ６についての動作は、図４のフローチャートに沿って説明する。図４は、コントローラＩＣにおける動作を示すフローチャートである。
【００３９】
ＤＣ／ＤＣコンバータ１には、入力電圧ＶＩが入力される。すると、ＤＣ／ＤＣコンバータ１では、コントローラＩＣ６からの制限駆動信号ＲＤＳに基づいてＭＯＳＦＥＴ２，３が交互にオン／オフする。さらに、ＤＣ／ＤＣコンバータ１では、インダクタ４及びコンデンサ５でＭＯＳＦＥＴ２のオン期間にパルスとなって出力する入力電圧ＶＩを平均化し、電圧ＶＯを出力する。この出力電圧ＶＯは、電圧センサで検出され、コントローラＩＣ６に入力される。
【００４０】
コントローラＩＣ６では、出力電圧ＶＯと目標電圧ＶＲとを比較し、出力電圧ＶＯが目標電圧ＶＲより高い期間をロー信号とし、出力電圧ＶＯが目標電圧ＶＲより低い期間をハイ信号とする駆動信号ＤＳを生成する（図３（ａ）、（ｂ）参照）。また、コントローラＩＣ６では、制限駆動信号ＲＤＳがハイ信号からロー信号に切り換わった時点を検出したエッジ信号ＲＤＳ＿Ｅを生成し（図３（ｃ）、（ｆ）参照）、このエッジ信号ＲＤＳ＿Ｅによって初期化したランプ信号ＲＭＰを生成する（図３（ｇ）参照）。さらに、コントローラＩＣ６では、ランプ信号ＲＭＰと閾値電圧ＲＭＰ＿Ｔとを比較し、ランプ信号ＲＭＰが閾値電圧ＲＭＰ＿Ｔより低い期間をロー信号とし、ランプ信号ＲＭＰが閾値電圧ＲＭＰ＿Ｔより高い期間をハイ信号とする制限信号ＬＩＭを生成する（図３（ｇ）、（ｈ）参照）。そして、コントローラＩＣ６では、駆動信号ＤＳと制限信号ＬＩＭとが共にハイ信号の期間をハイ信号（オン期間）とし、少なくとも一方の信号がロー信号の期間をロー信号（オフ期間）とする制限駆動信号ＲＤＳを生成する（図３（ｂ）、（ｃ）、（ｈ）参照）。
【００４１】
制限駆動信号ＲＤＳがオフ期間からオン期間に切り換わったときには（第１ＭＯＳＦＥＴ２がオン期間を開始するとともに第２ＭＯＳＦＥＴ３がオフ期間を開始するときには）（Ｓ１）、出力電圧ＶＯは目標電圧ＶＲより低くなる。この際、コントローラＩＣ６では、出力電圧ＶＯが目標電圧ＶＲより高くなるまで制限駆動信号ＲＤＳのオン期間を維持し、出力電圧ＶＯが目標電圧ＶＲより高くなると制限駆動信号ＲＤＳをオフ期間に切り換える（Ｓ２）。
【００４２】
制限駆動信号ＲＤＳがオン期間からオフ期間に切り換わったときには（第１ＭＯＳＦＥＴ２がオフ期間を開始するとともに第２ＭＯＳＦＥＴ３がオン期間を開始するときには）（Ｓ３）、出力電圧ＶＯは目標電圧ＶＲより高くなる。この際、コントローラＩＣ６では、制限駆動信号ＲＤＳのオフ期間ＴＯＦＦが最小オフ時間ＴＯＦＦ―ＭＩＮより長くなるまで制限駆動信号ＲＤＳがオン期間に切り換わるのを禁止し、オフ期間ＴＯＦＦが最小オフ時間ＴＯＦＦ―ＭＩＮより長くなると制限駆動信号ＲＤＳがオン期間に切り換わるのを許容する（Ｓ４）。オフ期間ＴＯＦＦが最小オフ時間ＴＯＦＦ―ＭＩＮより長くなると、コントローラＩＣ６では、出力電圧ＶＯが目標電圧ＶＲより低くなるまで制限駆動信号ＲＤＳのオフ期間を維持し、出力電圧ＶＯが目標電圧ＶＲより低くなると制限駆動信号ＲＤＳをオン期間に切り換える（Ｓ５）。
【００４３】
なお、制限駆動信号ＲＤＳのオフ期間ＴＯＦＦだけでなく、オン期間ＴＯＮの長さも最小オン時間ＴＯＮ−ＭＩＮより長くなるように制御してもよい。この場合、Ｓ１の処理の次に、コントローラＩＣ６では、制限駆動信号ＲＤＳのオン期間ＴＯＮが最小オン時間ＴＯＮ―ＭＩＮより長くなるまで制限駆動信号ＲＤＳがオフ期間に切り換わるのを禁止し、オン期間ＴＯＮが最小オン時間ＴＯＮ―ＭＩＮより長くなると制限駆動信号ＲＤＳがオフ期間に切り換わるのを許容する処理を行う（Ｓ１０）。オフ期間ＴＯＦＦ及びオン期間ＴＯＮを制御する場合、スイッチング周波数を１ＭＨｚ以下にするためには、最小オフ時間ＴＯＦＦ−ＭＩＮと最小オン時間ＴＯＮ−ＭＩＮを合わせて１μ秒とすればよいので、例えば、最小オフ時間ＴＯＦＦ−ＭＩＮ、最小オン時間ＴＯＮ−ＭＩＮを０．５μ秒としてもよい。
【００４４】
コントローラＩＣ６によれば、周波数制限回路１２によって制限駆動信号ＲＤＳの周期の下限を制限することにより、スイッチング周波数の上限を制限し、ＭＯＦＦＥＴ２，３の過度のスイッチングを防止することができる。そのため、ＭＯＳＦＥＴ２，３における損失を抑制でき、発熱量も抑えることができる。特に、コントローラＩＣ６では、制限駆動信号ＲＤＳのオフ期間の下限を制限するので、ＭＯＳＦＥＴ２のオフ時間が長くなるので、ＤＣ／ＤＣコンバータ１における出力電圧ＶＯを抑制することができ、過電圧を防止することができる。
【００４５】
以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。
【００４６】
例えば、本実施の形態ではコントローラＩＣによって制御装置の各手段を構成したが、マイコン等のコンピュータに組み込むプログラム（ソフトウエア）によって制御装置の各手段を構成してもよい。この各手段を実現するプログラムは、ＣＤ−ＲＯＭ等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。
【００４７】
また、本実施の形態ではＤＣ／ＤＣコンバータに適用したが、ＡＣ／ＤＣコンバータやＤＣ／ＡＣコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。
【００４８】
また、本実施の形態では駆動信号の周波数を制限するためにオフ期間を一定時間以上とする構成としたが、制限駆動信号のオン期間を一定時間以上とする構成としてもよいし、あるいは、制限駆動信号のオン期間及びオフ期間を一定時間以上とする構成としてもよい。オフ期間及びオフ期間を一定時間以上とする場合、両方の期間で周波数を制限するので周波数制限効果が更に向上し、制限駆動信号においてオフ期間とオフ期間とが均衡化するので出力電圧が目標電圧に迅速に収束する。また、オン期間及びオフ期間を制限するための一定時間は、オン期間、オフ期間のいずれか一方の期間を制限するための一定時間に比べて、１／２程度の時間に設定することができる。
【００４９】
また、本実施の形態ではランプ信号生成手段を直流電流源及びコンデンサ等で構成したが、デジタル回路で構成した場合にはマスタクロック等の一定時間毎にカウントを行うカウンタ等の他の手段で構成してもよい。
【図面の簡単な説明】
【００５０】
【図１】本実施の形態に係るＤＣ／ＤＣコンバータの構成図である。
【図２】図１の周波数制限回路の構成図である。
【図３】図１のコントローラＩＣにおけるタイミングチャートであり、（ａ）がコントローラＩＣに入力される出力電圧と目標電圧であり、（ｂ）がコンパレータから出力される駆動信号であり、（ｃ）がコントローラＩＣから出力される制限駆動信号であり、（ｄ）が反転回路から出力される反転信号であり、（ｅ）がディレイ回路から出力されるディレイ信号であり、（ｆ）がアンド回路から出力されるエッジ信号であり、（ｇ）がランプ信号生成回路から出力されるランプ信号と閾値電圧であり、（ｈ）がコンパレータから出力される制限信号である。
【図４】図１のコントローラＩＣにおける動作を示すフローチャートである。
【符号の説明】
【００５１】
１…ＤＣ／ＤＣコンバータ、２…第１ＭＯＳＦＥＴ、３…第２ＭＯＳＦＥＴ、４…インダクタ、５…コンデンサ、６…コントローラＩＣ、１０…コンパレータ、１１…直流電圧源、１２…周波数制限回路、２０…エッジ検出回路、２０ａ…反転回路、２０ｂ…ディレイ回路、２０ｃ…アンド回路、２１…ランプ信号生成回路、２１ａ…ＦＥＴ、２１ｂ…直流電流源、２１ｃ…コンデンサ、２２…直流電圧源、２３…コンパレータ、２４…アンド回路
【図１】
2005094926.tif 000003
【図２】
2005094926.tif 000004
【図３】
2005094926.tif 000005
【図４】
2005094926.tif 000006