(57)【要約】【課題】  フィルム状コンデンサの製造方法に関し、微小径且つ微小ピッチのスルービアを有する低インダクタンスのフィルム状コンデンサを提供する。【解決手段】  基板１上に、第一の樹脂絶縁層８、電源配線及び信号配線の導通に必要なビア５，６を通過させる孔を設けるベタ電極層２、誘電体材料層３、接地配線及び信号配線の導通に必要なビア６，７を通過させる孔を設けるベタ電極層４、及び、第二の樹脂絶縁層からなるフィルム状コンデンサを少なくとも１周期形成したのち、基板１の裏面からレーザ光９を照射することによって第一の樹脂絶縁層８の基板１との界面側を蒸発させ、基板１から剥離する。【選択図】          図１
2005252308.tif 000002
【特許請求の範囲】
【請求項１】
表裏面に電極が設けられ、当該電極と電気的に接続されるビアを有するフィルム状コンデンサの製造方法において、基板上に、第一の樹脂絶縁層、電源配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、誘電体材料層、接地配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、及び、第二の樹脂絶縁層からなるフィルム状コンデンサを少なくとも１周期形成したのち、前記基板の裏面からレーザ光を照射することによって前記第一の樹脂絶縁層の基板との界面側を蒸発させ、前記基板から剥離することを特徴とするフィルム状コンデンサの製造方法。
【請求項２】
上記基板の剥後時に、上記誘電体材料層の形成工程において炭化した第一の樹脂絶縁層を除去したのち、新たな樹脂絶縁層を設けたことを特徴とする請求項１記載のフィルム状コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフィルム状コンデンサの製造方法に関するものであり、特に、ハイエンドサーバ等の高周波信号を伝送する電子装置に対するデカップリングコンデンサの低インダクタンス化のための構成に特徴のあるフィルム状コンデンサの製造方法に関するものである。
【背景技術】
【０００２】
近年、マクロプロセッサをはじめとするデジタルＬＳＩの高速化と低消費電力化が進み、ＬＳＩの負荷インピーダンスの急激な変動や、電源電圧の変動を抑えるためのデカップリングコンデンサの性能向上が要請されており、また、高速動作デジタルＬＳＩのＧＨｚ帯の高周波領域における安定したＬＳＩの動作が要求されている。
【０００３】
この様な電源電圧変動や高周波ノイズによるＬＳＩの誤動作を防止するためには、ＬＳＩチップのなるべく近傍にデカップリングコンデンサ、即ち、バイパスコンデンサを実装する必要がある。
【０００４】
図９参照  
図９は、従来のデカプリングコンデンサ及びＬＳＩを実装した電子回路装置の概略的構成図であり、多層配線層を設けた回路配線基板７４にＬＳＩチップ７１を実装するとともに、ＬＳＩチップ７１の近傍にデカップリングコンデンサとなるチップコンデンサ７３を実装したものであり、チップコンデンサ７３の一方の端子を接地ライン７６に接続するとともに、他方の端子をＬＳＩチップ７１の電源端子７２と接続している電源ライン７５に接続する。
【０００５】
しかし、図９のように回路配線基板７４の表面にデカップリングコンデンサを実装する方法の場合には、チップコンデンサ７３とＬＳＩチップ７１との間での配線の引回しが避けられないため、引回し配線層に付随する寄生インダクタンスにより、高速動作ＬＳＩに対しての電源電圧変動の抑止効果や高周波リップル吸収効果には限界がある。
【０００６】
したがって、電源電圧の変動抑止のためには、等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）の低減がコンデンサに求められることになる。  特に、配線の引回しによるインダクタンスの増加は、デカップリングコンデンサの高周波特性の劣化の主因となるため等価直列インダクタンス（ＥＳＬ）の低減がより重要になる。
【０００７】
そこで、コンデンサ内蔵回路基板や、表面に誘電体膜を形成したセラミック回路基板（例えば、特許文献１参照）などが提案されており、それによって、ＬＳＩチップの直下にデカップリングコンデンサを配置して、ＬＳＩ電源、接地端子からコンデンサまでの配線引回しを最短にしようとするものである。
【０００８】
また、回路基板とは別に、インターポーザタイプのコンデンサ基板を用いてＬＳＩチップとデカップリングコンデンサの接続距離を最短にすることがで提案されているので、その一例を図１０を参照して説明する。
【０００９】
図１０参照  
図１０は、インターポーザタイプのコンデンサ基板を介してＬＳＩを実装した電子回路装置の概略的構成図であり、ＬＳＩチップ８１の信号端子はコンデンサ基板８２に設けたスルービアを介して回路配線基板８３に設けた信号ライン８６に接続される。
一方、ＬＳＩチップ８１の電源端子と接地端子は、コンデンサ基板８２に設けたデカップリングコンデンサを構成する一対のベタ電極層の一方に互いに接続したビアを介して電源ライン８４及び接地ライン８５に夫々接続される。
【特許文献１】特開平４−２１１１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上述のコンデンサ内蔵基板の場合には、高誘電体材料の焼成に７００℃程度の高温が必要であるため、回路基板を構成するベース材料やその製造工程が限定されるという問題がある。
また、コンデンサ層の層数の増加に伴って、製造歩留りが低下するという問題や製造コストが増大するという問題がある。
【００１１】
一方、インターポーザタイプのコンデンサ基板の場合には、ハイエンドサーバのように、ＬＳＩチップの端子数が数千を越えるものがあり、その様なＬＳＩチップに対応するためには、微小径且つ微小ピッチのインターポーザ基板が必要になるが、ビアの径の微小化と微小ピッチ化に伴って製造が困難になるという問題がある。
例えば、コンデンサ基板をグリーンシート法を用いて製造した場合、スルービアのピッチは１００〜２００μｍが限界となる。
【００１２】
また、コンデンサ基板の低インピーダンス化、即ち、低ＥＳＬ化のためには、薄膜コンデンサが望ましいが、薄層化にともなってピンホール等に起因するリーク電流が問題となるため、低欠陥スルービア基板が必要になるが、薄層化の進展に伴って低欠陥スルービア基板の製造が困難になるという問題がある。
【００１３】
したがって、本発明は、微小径且つ微小ピッチのスルービアを有する低インダクタンスのフィルム状コンデンサを提供することを目的とする。
【課題を解決するための手段】
【００１４】
ここで、図１を参照して本発明における課題を解決するための手段を説明する。
図１参照  
（１）本発明は、表裏面に電極が設けられ、当該電極と電気的に接続されるビアを有するフィルム状コンデンサの製造方法において、基板１上に、第一の樹脂絶縁層８、電源配線及び信号配線の導通に必要なビア５，６を通過させる孔を設けるベタ電極層２、誘電体材料層３、接地配線及び信号配線の導通に必要なビア６，７を通過させる孔を設けるベタ電極層４、及び、第二の樹脂絶縁層からなるフィルム状コンデンサを少なくとも１周期形成したのち、基板１の裏面からレーザ光９を照射することによって第一の樹脂絶縁層８の基板１との界面側を蒸発させ、基板１から剥離することを特徴とするフィルム状コンデンサの製造方法。
【００１５】
この様に、インターポーザタイプのコンデンサとしてグリーンシート法を用いずにフィルム状コンデンサとすることによって、半導体製造技術を転用することができ、それによって、膜厚の薄い誘電体材料層３を有し、且つ、微小径且つ微小ピッチのスルービア６を有する低インダクタンスのフィルム状コンデンサの実現が可能になる。
【００１６】
特に、フィルム状コンデンサを製造する際に、表面が平滑で第一の樹脂絶縁層８を設けた基板１を用いることによって薄膜のフィルム状コンデンサを半導体製造技術を用いて精度良く且つ再現性良く形成することができ、また、形成後に基板１から剥離することによって、コンデンサ基板として層厚化することがない。
【００１７】
また、レーザアブレーションによって樹脂絶縁層８の基板１との界面側を蒸発して基板１を剥離するドライプロセスを用いることにより、基板１の剥離工程が簡素化され、且つ、ウェットプロセスのように、誘電体材料層３や電極パッド等が薬液により侵される虞がなくなる。
【００１８】
また、誘電体材料層３として、半導体強誘電体メモリ等に使用されているペロブスカイト構造の高誘電体膜を適用することによって、高誘電率の薄膜をピンホールフリーで形成することができ、それによって、一層の誘電体材料膜のみであっても大きな容量を実現することができる。
【００１９】
（２）また、本発明は、上記（１）において、基板１の剥離後に、誘電体材料層３の形成工程において炭化した第一の樹脂絶縁層８を除去したのち、新たな樹脂絶縁層を設けたことを特徴とする。
【００２０】
この様に、誘電体材料層３を形成する際の加熱工程において部分的に炭化して保護絶縁層として不適当になっている第一の樹脂絶縁層８を除去しているの、コンデンサ基板の信頼性を向上することができる。
【発明の効果】
【００２１】
本発明によれば、表面が平滑な無垢基板を用いるとともに、半導体製造技術を用いてデカップリング用のフィルム状コンデンサを作製しているので、高密度のスルービアを有する低欠陥のフィルム状コンデンサとすることができ、それによって等価直列インダクタンス（ＥＳＬ）を小さくすることができるので、デジタルＬＳＩの高速化に伴う高周波領域における電源電圧変動及び高周波ノイズを効果的に低減することができ、ひいては、高速デジタルＬＳＩの動作の信頼性の向上、或いは、高密度実装化に寄与するところが大きい。
【発明を実施するための最良の形態】
【００２２】
本発明は、基板上に、第一の樹脂絶縁層、電源配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、誘電体材料層、接地配線及び信号配線の導通に必要なビアを通過させる孔を設けるベタ電極層、及び、第二の樹脂絶縁層からなるフィルム状コンデンサを少なくとも１周期形成したのち、レーザ光照射により第一の樹脂絶縁層の基板側の界面を蒸発させて基板から剥離するものである。
【実施例１】
【００２３】
ここで、図２乃至図６を参照して本発明の実施例１を説明するが、まず、図２乃至図５を参照して本発明の実施例１の製造工程を説明する。
なお、各図は、フィルム状コンデンサの要部断面図である。
図２参照  
まず、サファイア基板１１上に、ポリイミド樹脂を塗布し、加熱硬化させ、さらに７００℃に加熱することによって、厚さが、例えば、１０μｍの炭化の進んだポリイミド層１２を形成したのち、スパッタリング法を用いて厚さが、例えば、０．１μｍのＴｉ膜と０．２μｍのＰｔ膜を順次堆積させることによって下部ベタ電極層１３を形成する。
【００２４】
次いで、全面にレジストを塗布し、露光・現像することによって、電源用のビアを絶縁分離する埋込絶縁層を形成するための凹部を有するレジストパターン１４を形成したのち、スパッタリング法によって、全面に厚さが、例えば、０．５μｍのＳｉＯ2 膜１５を堆積させて、凹部に堆積したＳｉＯ2 膜を埋込絶縁層１６とする。
【００２５】
次いで、レジストパターン１４を除去して、その上に堆積したＳｉＯ2 膜１５を同時にリフトオフしたのち、再び、全面にレジストを塗布し、露光・現像することによって、信号用のスルービア及び接地用のビアを絶縁する埋込絶縁層を形成するための凹部１８を有するレジストパターン１７を形成したのち、レジストパターン１７をマスクとして下部ベタ電極層１２の露出部をエッチング除去することによって、凹部１８に囲まれた信号用のスルービア及び接地用のビアの一部を形成する。
【００２６】
次いで、再び、スパッタリング法によって、全面に厚さが、例えば、０．８μｍのＳｉＯ2 膜１９を堆積させて、凹部１８に堆積したＳｉＯ2 膜をスルービア及びビアを絶縁分離する埋込絶縁層２０とする。
【００２７】
図３参照  
次いで、レジストパターン１７を除去して、その上に堆積したＳｉＯ2 膜１９を同時にリフトオフして埋込絶縁層２０を残存させる。
【００２８】
次いで、全面に、ゾル・ゲル法を用いて（Ｂａ，Ｓｒ）ＴｉＯ3 、即ち、ＢＳＴからなる高誘電率膜２１を形成する。
この高誘電率膜２１の製造工程としては、Ｓｒ，Ｂａ，Ｔｉの各アルコキシドを混合した混合溶液をスピンコート法によって、例えば、２０００ｒｐｍで３０秒間塗布したのち、例えば、１２０℃で１０分間乾燥させ、次いで、３００℃で１０分間の仮焼成を行い、この工程を、例えば、４回繰り返したのち、例えば、７００℃の高温の酸素雰囲気中で６０分間本焼成を行うことによってＳｒ，Ｂａ，Ｔｉをペロブスカイト酸化物として結晶化させることによって、例えば、全体の厚さが４００ｎｍのＢＳＴ膜とする。
因に、この様に形成したＢＳＴ膜の比誘電率は５００であり、また、損失は２％以下であった。
【００２９】
次いで、ＮＨ4 Ｆ：ＨＦ＝６：１のバッファードフッ酸を用いてエッチングバックすることによって、埋込絶縁層１６及び埋込絶縁層２０の頂部が露出するまで高誘電体膜２１をエッチング除去する。
【００３０】
次いで、全面にレジストを塗布し、露光・現像することによって、埋込絶縁層１６及び埋込絶縁層２０の内端部に一致する開口、即ち、スルービア及びビアに対応する開口を有するレジストパターン２２を設け、このレジストパターン２２をマスクとして露出している高誘電体膜２１をＮＨ4 Ｆ：ＨＦ＝６：１のバッファードフッ酸を用いてエッチングすることによってビアホールとなる凹部２３を形成する。
【００３１】
図４参照  
次いで、レジストパターン２２を除去したのち、再び、スパッタリング法を用いて厚さが、例えば、０．１μｍのＴｉ膜と０．２μｍのＰｔ膜を順次堆積させることによって凹部２３を埋め込む上部ベタ電極層２４を形成する。
【００３２】
次いで、再び、全面にレジストを塗布し、露光・現像することによって、埋込絶縁層１６及び信号用スルービアを形成するための埋込絶縁層２０の頂部に一致する開口を有するレジストパターン２５を設け、このレジストパターン２５をマスクとして露出している上部ベタ電極層２４を選択的にエッチング除去して凹部２６を形成する。
【００３３】
次いで、レジストパターン２５を除去したのち、全面にポリイミド樹脂を塗布し、加熱硬化することによって厚さが、例えば、１０μｍのポリイミド層２７を形成し、次いで、再び、全面にレジストを塗布し、露光・現像することによって、各スルービア及び各ビアに対応する開口を有するレジストパターン２８を設け、このレジストパターン２８をマスクとして露出しているポリイミド層２７を選択的にエッチング除去する。
【００３４】
次いで、レジストパターン２８を除去したのち、再び、スパッタリング法を用いて厚さが、例えば、０．０５μｍのＣｒ膜、２μｍのＮｉ膜、と０．２μｍのＡｕ膜を順次堆積させ、次いで、通常のフォトエッチング工程によってスルービアに接続する電極パッド３０，３２を形成するとともに、ビアに接続する電極パッド２９，３１を形成する。
【００３５】
図５参照  
次いで、エキシマレーザを用いてサファイア基板１１の裏面からレーザ光３３を照射することによって、サファイア基板１１の界面側のポリイミド層１２を蒸発させるレーザアブレーションによってサファイア基板１１との接着力を低下させる。
【００３６】
次いで、フィルム状コンデンサ積層体をサファイア基板１１から剥離する。
【００３７】
次いで、プラズマエッチング法を用いて、サファイア基板１１に接していたポリイミド層１２を選択的に除去する。
即ち、ポリイミド層１２は、７００℃の高温状態に約１時間晒され、部分的に炭化させているため、保護絶縁層として不適当になっているためである。
【００３８】
次いで、ポリイミド層３４を介してスルービアに接続する電極パッド３６，３８を形成するとともに、ビアに接続する電極パッド３５，３７を形成することによって、フィルム状コンデンサの基本構成が完成する。
【００３９】
図６参照  
図６は、上記の工程によって形成したフィルム状コンデンサを用いた実装構造の概略的断面図であり、ＬＳＩチップ４０の接地端子４１は、フィルム状コンデンサ３９に設けた電極パッド３５及び電極パッド２９を介して実装回路基板４５に設けた接地ライン４７に接続され、一方、ＬＳＩチップ４０の電源端子４２は電極パッド３７及び電極パッド３１を介して実装回路基板４５に設けた電源ライン４６に接続され、デカップリングコンデンサとして作用することになる。
【００４０】
また、ＬＳＩチップ４０に設けた信号端子４３，４４は、それぞれ絶縁されたスルービアに接続する電極パッド３６及び電極パッド３０、或いは、電極パッド３８及び電極パッド３２を介して信号ライン４８，４９に接続される。
【００４１】
この様に、本発明の実施例１においては、表面が平滑でポリイミド層を設けた無垢の基板を用い、半導体製造プロセスを利用してフィルム状コンデンサを形成しているので、高密度のスルービアを有する低欠陥のフィルム状コンデンサを精度良く且つ再現性良く製造することが可能になる。
【実施例２】
【００４２】
次に、図７を参照して、本発明の実施例２を説明するが、フィルム状コンデンサ積層構造自体は上記の実施例１と全く同様であるので、同様の部分の説明は省略する。
図７参照  
まず、ガラス基板５１の周辺部にのみＣｒ密着層５２を選択的に設けたのち、全面にポリイミド樹脂を塗布し、加熱硬化させることによって厚さが１０μｍのポリイミド層５３を形成し、以降は、上記の実施例１と全く同様の工程で電極パッド２９〜３２までを形成する。
なお、この場合、Ｃｒ密着層５２は、レジストマスクを用いて選択的に堆積させても良く、或いは、全面にＣｒ膜を堆積させたのち、中央部を選択的にエッチング除去しても良いものである。
【００４３】
次いで、ガラス基板５１の裏面或いはフィルム状コンデンサ側からＹＡＧレーザ或いはＣＯ2 レーザを用いてＣｒ密着層５２の内端部近傍にのみレーザ光５４を照射して、照射部のフィルム状コンデンサ積層構造を蒸発させて太い破線の外側の周辺部が樹脂層のみとなる構成にする。
【００４４】
次いで、フィルム状コンデンサ積層構造をガラス基板５１から剥離する。
この場合、ガラス基板５１とポリイミド層５３との接着力は弱いため、Ｃｒ密着層５２と密着しているポリイミド層５３が切り取られるようにレーザスクライブを行うことによって、容易に剥離させることが可能になる。
【００４５】
以降は、ポリイミド層５３を除去したのち、図５の後段の工程を行うことによって、上記の実施例１と同様の構造のフィルム状コンデンサを製造することができる。
【００４６】
この様にＣｒ等の密着性改善層を用いることにより、基板とポリイミド層等の絶縁層として、密着性が良好でない組合せを用いた場合に適用できるものであり、基板及び剥離用絶縁層の材料の選択の幅を拡げることができる。
【実施例３】
【００４７】
次に、図８を参照して、本発明の実施例３を説明する。
図８参照  
まず、サファイア基板１１上に厚さ１０μｍのポリイミド層１２を形成したのち、全面にスパッタリング法を用いて厚さが、例えば、０．０５μｍのＣｒ膜、２μｍのＮｉ膜、と０．２μｍのＡｕ膜を順次堆積させ、次いで、通常のフォトエッチング工程によって信号用スルービアに接続するための電極パッド３６，３８、電源用ビアに接続するための電極パッド３７、及び、接地用ビアに接続するための電極パッド３５を形成する。
【００４８】
次いで、再び、全面にポリイミド樹脂を塗布し、加熱硬化することによって厚さが、例えば、１０μｍのポリイミド層６５を形成したのち、再び、通常のフォトエッチング工程によって電極パッド３５〜３８に達するビアホールを形成し、次いで、全面に、スパッタリング法を用いて厚さが、例えば、０．１μｍのＴｉ膜と０．２μｍのＰｔ膜を順次堆積させることによってビアホールを埋め込む下部ベタ電極層１３を形成する。
【００４９】
以降は、図２〜図４と同様の工程を行うことによって、フィルム状コンデンサ積層構造を形成するが、この場合には、誘電体膜としてゾル・ゲル法によって形成したＢＳＴ膜からなる高誘電体膜の代わりにスパッタリング法を用いてＳｉＮ膜６６を形成したものである。
この様にして、フィルム状コンデンサ積層構造を形成したのち、サファイア基板１１の裏面からエキシマレーザを用いてレーザ光３３を照射し、サファイア基板１１とポリイミド層１２との密着性を低下させる。
【００５０】
次いで、フィルム状コンデンサ積層構造をポリイミド層１２ごと、サファイア基板１１から剥離する。
【００５１】
次いで、ポリイミド層１２を化学的にエッチング除去することによって、フィルム状コンデンサが得られる。
【００５２】
この本発明の実施例３においては、全ての成膜工程及びパターニング工程を硬質のサファイア基板１１上において行っているので、パターン精度が向上する。
【００５３】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、本発明の実施例１及び実施例２においては、高誘電体膜としてＢＳＴ膜を用いているが、ＢＳＴ膜に限られるものではなく、ＳＢＴ（ＳｒＢｉ2 Ｔａ2 Ｏ9 ）膜等のＢｉ系層状ペロブスカイト酸化物やＰＺＴ膜等の他の高誘電率膜を用いても良いものである。
【００５４】
また、この様な高誘電体膜の製造方法としては、ゾル・ゲル法に限られるものではなく、スパッタリング法やＭＯＶＰＥ法、或いは、ＭＯＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）法を用いても良いものである。
【００５５】
例えば、高誘電体膜をスパッタリング法によって形成する場合には、（Ｐｂ，Ｚｒ）ＴｉＯ3 ターゲットを用い、例えば、Ａｒ：Ｏ2 ＝３６ｓｃｃｍ：４ｓｃｃｍを流し、成膜室の真空度を０．５Ｐａとした状態で、１２０Ｗの電力を印加し、１０時間かけて厚さ２００ｎｍのＰＺＴ膜を形成すれば良い。
【００５６】
また、上記の各実施例においては、フィルム状コンデンサのベース層としてポリイミド樹脂を用いているが、ポリイミド樹脂に限られるものではなく、エポキシ樹脂やフッ化ポリイミド樹脂等の他の有機物絶縁層を用いても良いものである。
【００５７】
また、上記の実施例３においては、誘電体膜を形成する前にフィルム状コンデンサのベース層の一部を構成するポリイミド層６５を形成しているため、誘電体膜として低温で形成が可能なＳｉＮ膜を用いているが、必ずしも、ＳｉＮ膜に限られるものではなく、本焼成工程において高温雰囲気に晒され多少劣化するもの、高誘電体膜を用いても良いものであり、その場合にはポリイミド樹脂の代わりにより耐熱性の高い絶縁膜を用いることが望ましい。
【００５８】
また、上記の各実施例においては、フィルム状コンデンサを構成する対向電極を上部ベタ電極層と下部ベタ電極層の２層構造で構成し、単層構造のコンデンサとしているが、ベタ電極層を３層以上設けて複数層構造のコンデンサとしても良いものである。
【図面の簡単な説明】
【００５９】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１の途中までの製造工程の説明図である。
【図３】本発明の実施例１の図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施例１の図３以降の途中までの製造工程の説明図である。
【図５】本発明の実施例１の図４以降の製造工程の説明図である。
【図６】本発明の実施例１のフィルム状コンデンサを用いた実装構造の説明図である。
【図７】本発明の実施例２の製造工程の説明図である。
【図８】本発明の実施例３の製造工程の説明図である。
【図９】従来のデカップリングコンデンサの実装構造の説明図である。
【図１０】従来のインターポーザタイプのコンデンサ基板を用いた実装構造の説明図である。
【符号の説明】
【００６０】
１  基板
２  ベタ電極層
３  誘電体材料層
４  ベタ電極層
５  ビア
６  ビア
７  ビア
８  樹脂絶縁層
９  レーザ光
１１  サファイア基板
１２  ポリイミド層
１３  下部ベタ電極層
１４  レジストパターン
１５  ＳｉＯ2 膜
１６  埋込絶縁層
１７  レジストパターン
１８  凹部
１９  ＳｉＯ2 膜
２０  埋込絶縁層
２１  高誘電体膜
２２  レジストパターン
２３  凹部
２４  上部ベタ電極層
２５  レジストパターン
２６  凹部
２７  ポリイミド層
２８  レジストパターン
２９  電極パッド
３０  電極パッド
３１  電極パッド
３２  電極パッド
３３  レーザ光
３４  ポリイミド層
３５  電極パッド
３６  電極パッド
３７  電極パッド
３８  電極パッド
３９  フィルム状コンデンサ
４０  ＬＳＩチップ
４１  接地端子
４２  電源端子
４３  信号端子
４４  信号端子
４５  実装回路基板
４６  電源ライン
４７  接地ライン
４８  信号ライン
４９  信号ライン
５１  ガラス基板
５２  Ｃｒ密着層
５３  ポリイミド層
５４  レーザ光
６５  ポリイミド層
６６  ＳｉＮ膜
７１  ＬＳＩチップ
７２  電源端子
７３  チップコンデンサ
７４  回路配線基板
７５  電源ライン
７６  接地ライン
８１  ＬＳＩチップ
８２  コンデンサ基板
８３  回路配線基板
８４  電源ライン
８５  接地ライン
８６  信号ライン
【図１】
2005252308.tif 000003
【図２】
2005252308.tif 000004
【図３】
2005252308.tif 000005
【図４】
2005252308.tif 000006
【図５】
2005252308.tif 000007
【図６】
2005252308.tif 000008
【図７】
2005252308.tif 000009
【図８】
2005252308.tif 000010
【図９】
2005252308.tif 000011
【図１０】
2005252308.tif 000012