(57)【要約】【課題】従来の変調精度の求め方はシミュレーションによるか実験的に調べるかであるため、計算時間が長く、予測結果を得るまでに時間がかかった。【解決手段】本発明は、直交周波数分割多重信号のサブキャリア数と、サブキャリア間隔と、D/A変換器の標本化クロックのジッタ量を入力とするデータ入力回路と、このデータ入力回路の入力値を所定演算式により演算し、変調精度を算出するCPUと、CPUの算出結果を出力する出力回路とを備える。【選択図】図３
2005072979.tif 000002
【特許請求の範囲】
【請求項１】
直交周波数分割多重信号のサブキャリア数と、サブキャリア間隔と、D/A変換器の標本化クロックのジッタ量とを入力するデータ入力回路と、このデータ入力回路の入力値を所定演算式により演算し、変調精度を算出するCPUと、CPUの算出結果を出力する出力回路とを備えたことを特徴とする変調精度予測装置。
【請求項２】
直交周波数分割多重信号のサブキャリア数と、サブキャリア間隔と、D/A変換器の標本化クロックのジッタ量から所定演算式を用い、CPUにより変調精度の予測値を算出する変調精度予測算出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、OFDM送信機のD/A変換器において標本化クロックにジッタが存在する場合の変調精度を予測する装置および予測方法に関する。
【背景技術】
【０００２】
図１や図２のようなOFDM(Orthogonal Frequency Division Multiplexing，以下OFDMという)送信機においてD/A変換器の標本化クロックにジッタが存在すると送信信号の変調精度が劣化する。図１、図２において、１はOFDM波の発生部、２は局部発振源、３はミクサ、４は加算器、５はジッタを有するクロック発生源、６はD/A変換器である。従来、標本化クロックのジッタ量と変調精度の関係は定式化されていなかったため、無線LANなどの各システムの規格値で要求される変調精度を満足するために標本化クロックのジッタに対する要求仕様を決める時には、標本化クロックのジッタの値を変えながらシミュレーションを行って変調精度を求めるか、実験的に調べるかしていた。
【０００３】
【特許文献１】特開平１１−２３４３５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
シミュレーションは一定時間ごとの時系列データを取り扱うため、シミュレーションの時間単位は考慮する時間の最小値に設定しなければならない。ジッタがない場合、シミュレーションの時間単位は標本化周期となる。一方、ジッタを考慮する場合、ジッタの最小時間分解能をシミュレーションの時間単位とする必要がある。例えば標本化周期50nsec（標本化周波数20MHz）で0.1nsec単位のジッタを取り扱う場合、シミュレーションの時間単位は0.1nsecにしなければならないので、データを50nsec/0.1nsec=500倍にアップサンプリングする必要がある。そのため、シミュレーションに必要なメモリや実行時間が膨大となり、実行が困難になるという問題がある。つまり、従来のシミュレーションによる変調精度の予測は取り扱うデータ量が多いことから計算時間が長く、予測結果が得られるまでに時間がかかった。
【０００５】
本発明は上記の問題点を解決するためになされたもので、シミュレーションを行うことなく、ジッタの変動量からOFDM送信信号の変調精度を予測することを目的とし、変調精度の予測結果を得るまでの時間を大幅に短縮するものである。
【課題を解決するための手段】
【０００６】
本発明は、直交周波数分割多重信号のサブキャリア数と、サブキャリア間隔と、D/A変換器の標本化クロックのジッタ量を入力とするデータ入力回路と、このデータ入力回路の入力値を所定演算式により演算し、変調精度を算出するCPUと、CPUの算出結果を出力する出力回路とを備える。
【発明の効果】
【０００７】
本発明によればシミュレーションを行うことなく、変調精度を予測することができる。これにより変調精度予測時間が短縮されるという効果がある。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
図３は本発明による装置の実施例の全体構成図である。７はデータ入力回路、８は変調精度出力回路、９はプログラムを実行するCPU、１０はメモリである。既知のデータを入力することにより変調精度を得ることが可能である。
【０００９】
次にその動作を図４を参照しながら説明する。図４は変調精度を予測するプログラムを示すフローチャートである。
【００１０】
まず予測に当りOFDM送信信号の中間周波数fIF、サブキャリア数K、サブキャリア間隔ΔF、FFTの標本化数L、ジッタの標準偏差σをデータ入力回路７よりコンピューターに入力する。（ステップ11）
【００１１】
次に入力された値に基づいて、プログラムを実行するCPU９により図４のステップ12がメモリ１０に保存されている式１で表される変調精度予測式について演算が行われる。
【００１２】
【数１】
2005072979.tif 000003
【００１３】
ただし、
σ：標本化クロックのジッタの標準偏差
K：サブキャリア数
ΔF：サブキャリア間隔
fIF：中間周波数
L：FFT窓の標本化数
【００１４】
この原理を以下に説明する。OFDM送信信号はD/A変換器の標本化クロックのジッタにより波形が歪む。
【００１５】
【数２】
2005072979.tif 000004
【００１６】
だけ時間シフトする。これにより周波数fの正弦波の信号は
【００１７】
【数３】
2005072979.tif 000005
【００１８】
だけ位相が変化する。
【００１９】
【数４】
2005072979.tif 000006
【００２０】
であり、
【００２１】
【数５】
2005072979.tif 000007
【００２２】
となる。ジッタが標本化周期と比較して小さい場合、変調精度の劣化は位相変化で生じ、振幅変化はほとんどないものとして良いので、
【００２３】
【数６】
2005072979.tif 000008
【００２４】
である。OFDM伝送にK個のサブキャリアを使用している時、
【００２５】
【数７】
2005072979.tif 000009
【００２６】
である。ここで中央のサブキャリアは使用しない。さらに1バーストがN個のシンボルで構成されている時、
【００２７】
【数８】
2005072979.tif 000010
【００２８】
従ってNが十分大きい時は
【００２９】
【数９】
2005072979.tif 000011
【００３０】
で求める。
【００３１】
【数１０】
2005072979.tif 000012
【００３２】
このように入力データとして、OFDM波のサブキャリア数、サブキャリア間隔、標本化クロックのジッタの標準偏差、FFTの標本化数を与えることにより、変調精度を予測することが可能である。
計算が完了すると変調精度出力回路８より変調精度の予測結果が得られる。
【００３３】
なお、本発明はベースバンド帯にD/A変換器が挿入されている場合のみならず、図２のように中間周波数帯に挿入された場合にも適用可能である。
【産業上の利用可能性】
【００３４】
シミュレーションを行うことなく、変調精度が予測でき、変調精度予測時間が短縮され、システムの規格値で要求される変調精度を満足させる無線LANなどに適用される。
【図面の簡単な説明】
【００３５】
【図１】本発明を適用できる送信機のブロック図である。
【図２】本発明を適用できる他の送信機のブロック図である。
【図３】本発明による装置の実施の形態１の全体構成図である。
【図４】本発明による変調精度を予測するフローチャートである。
【符号の説明】
【００３６】
１：OFDM波の発生部、
２：局部発振源、
３：ミクサ、
４：加算器、
５：ジッタを有するクロック発生源、
６：D/A変換器、
７：データ入力回路、
８：変調精度出力回路、
９： CPU、
１０：メモリ。
【図１】
2005072979.tif 000013
【図２】
2005072979.tif 000014
【図３】
2005072979.tif 000015
【図４】
2005072979.tif 000016