(57)【要約】【課題】通過帯域の中心周波数も高くしても通過帯域幅が広がらないようにして、信号帯域近傍の不要波を抑圧できるようにする。【解決手段】互いに電磁結合する第１および第２のマイクロストリップライン１１，２１の一方端にそれぞれ第１および第２の可変容量素子１２，２２を接続して第１および第２の共振回路を形成する。第１および第２の可変容量素子１２，２２に供給する第１のバイアス電圧Ｖｂ１を変化させて通過帯域の中心周波数を調整する。第２の可変容量素子２２に直列に第３の可変容量素子２８を接続して第２のバイアス電圧Ｖｂ２により制御する。第３の可変容量素子２８のバイアス電圧Ｖｂ２を調整することにより、第２の可変容量素子２２と第３の可変容量素子２８との合成容量値を微小に変化させて第２の共振回路の共振周波数を微調整することにより、通過帯域幅を広がらないように調整する。【選択図】      図１
2005094453.tif 000002
【特許請求の範囲】
【請求項１】
互いに電磁結合する第１および第２のマイクロストリップラインの一方端にそれぞれ第１および第２の可変容量素子が接続されて第１および第２の共振回路を形成し前記第１および第２の可変容量素子に供給する第１のバイアス電圧を変化させて前記第１および第２の共振回路の共振周波数を制御することにより通過帯域の中心周波数を調整できる電圧制御フィルタにおいて、
前記第１および第２の共振回路の共振周波数を微調整して前記通過帯域の帯域幅を調整する帯域幅調整手段を備えることを特徴とする電圧制御フィルタ。
【請求項２】
前記帯域幅調整手段は、前記第１および第２の可変容量素子のいずれか一方に直列に接続されて第２のバイアス電圧により制御される第３の可変容量素子を有することを特徴とする請求項１記載の電圧制御フィルタ。
【請求項３】
前記第２のバイアス電圧が、前記第１のバイアス電圧に基づき電圧変換回路により生成されることを特徴とする請求項２記載の電圧制御フィルタ。
【請求項４】
前記帯域幅調整手段は、前記第１および第２の可変容量素子のいずれか一方に直列に接続されて第２のバイアス電圧により制御される第３の可変容量素子と、通過帯域中心周波数および帯域幅を示すデータを外部から受けて前記第１および第２のバイアス電圧をそれぞれ生成するバイアス電圧生成手段とを有していることを特徴とする請求項１記載の電圧制御フィルタ。
【請求項５】
前記バイアス電圧生成手段は、通過帯域中心周波数および帯域幅を示すデータをアドレスとして前記第１のバイアス電圧の電圧値を示すデータおよび前記第２のバイアス電圧の電圧値を示すデータを予め記憶したメモリと、このメモリから読み出されるデータをアナログ電圧に変換して前記第１および第２のバイアス電圧をそれぞれ生成するＤ／Ａ変換器とを有していることを特徴とする請求項４記載の電圧制御フィルタ。
【請求項６】
前記バイアス電圧生成手段は、通過帯域中心周波数および帯域幅を示すデータをアドレスとして前記第１および第２のバイアス電圧の数ポイントの電圧値を示すデータを予め記憶するメモリと、通過帯域中心周波数および帯域幅を示すデータを外部から受けて前記メモリから前記第１および第２のバイアス電圧の数ポイントの電圧値を示すデータを読み出して所定の演算プログラムにより前記第１および第２のバイアス電圧の電圧値を演算するＣＰＵと、このＣＰＵにより演算された前記第１および第２のバイアス電圧の電圧値データをアナログ電圧に変換して前記第１および第２のバイアス電圧をそれぞれ生成するＤ／Ａ変換器とを有していることを特徴とする請求項４記載の電圧制御フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧制御フィルタに関し、特に可変容量素子に印加するバイアス電圧を制御することにより通過帯域の中心周波数を可変できる電圧制御フィルタに関する。
【背景技術】
【０００２】
無線装置や計測器等において妨害波やスプリアス信号を抑制するために、電圧を制御することにより通過帯域や阻止帯域の中心周波数を可変できる電圧制御フィルタが使用されている。
【０００３】
電圧制御フィルタは、マイクロストリップラインおよび可変容量素子等により構成され、可変容量素子に印加するバイアス電圧を変化させることにより通過帯域や阻止帯域の中心周波数を可変できる。
【０００４】
図６は従来の帯域通過特性をもつ電圧制御フィルタの一例をに示す図である。
【０００５】
ここで、第１のマイクロストリップライン１１と第２のマイクロストリップライン２１とは互いに電磁結合し、第１のマイクロストリップライン１１の一方端に第１の可変容量素子１２が接続され、他方端には直流阻止コンデンサ１７を介して入力端子１０が接続されて第１の共振回路を形成している。
【０００６】
また、第２のマイクロストリップライン２１の一方端に第２の可変容量素子２２が接続され、他方端には直流阻止コンデンサ２７を介して出力端子２０が接続されて第２の共振回路を形成している。
【０００７】
そして、第１の可変容量素子１２にバイアス電圧Ｖｂを供給するために抵抗１３，１４を、第２の可変容量素子２２にバイアス電圧Ｖｂを供給するために抵抗２３，２４をそれぞれ接続している。また、可変容量素子１２，２２のアノードを高周波的に接地するためにコンデンサ１５，２５を接続し、バイアス供給線路を高周波的に接地するためにコンデンサ１６，２６を接続している。
【０００８】
第１および第２の可変容量素子１２，２２には同じ正のバイアス電圧Ｖｂを印加し、バイアス電圧Ｖｂを変化させることにより第１および第２の可変容量素子１２，２２の容量値を変化させて電圧制御フィルタの通過帯域の中心周波数を調整する。
【０００９】
なお、可変容量素子１２，２２に印加するバイアス電圧を高くすると、可変容量素子１２，２２の容量値が減少して共振周波数が高くなるので、通過帯域の中心周波数も高くなる。
【００１０】
一般にこの種の電圧制御フィルタは、可変容量素子に印加するバイアス電圧を高くすると通過帯域の中心周波数は高くなるが、同時に、可変容量素子の内部抵抗の影響で通過帯域の中心周波数が高くなるほど減衰量が少なくなる。
【００１１】
このような減衰量の変動を防止するために、電圧制御フィルタの入力側に可変減衰器を設け、可変容量素子に印加するバイアス電圧に応じて可変減衰器を制御している。（例えば、特許文献１参照。）
【特許文献１】特開平５−２１１４０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したように帯域通過特性をもつ電圧制御フィルタは、可変容量素子に印加するバイアス電圧を高くすると、通過帯域の中心周波数は高くなると共に減衰量が少なくなるが、同時に通過帯域幅が広くなる。
【００１３】
図７は従来の帯域通過特性をもつ電圧制御フィルタの特性例を示す図である。
【００１４】
ここで、図７（ａ）は通過帯域の中心周波数ｆｃが１０００ＭＨｚ，１２５０ＭＨｚ，１５００ＭＨｚになるように可変容量素子に印加する正のバイアス電圧を３段階に変化させた場合を示している。また、図７（ｂ）は各中心周波数における通過帯域幅を示している。なお、縦軸の減衰量（ｄＢ）は通過損失を０ｄＢに揃えて示している。
【００１５】
このように、可変容量素子に印加するバイアス電圧を高くして可変容量素子の容量値を小さくすると、図７（ａ）に示したように、通過帯域の中心周波数は１０００ＭＨｚ→１２５０ＭＨｚ→１５００ＭＨｚと変化する。そして、通過帯域幅は、図７（ｂ）に示したように、１２０ＭＨｚ→１４０ＭＨｚ→１６０ＭＨｚと変化する。
【００１６】
このため、例えば、一定の信号帯域幅の通信装置に使用した場合、通過帯域中心周波数が高くなると通過帯域幅は広がるために信号帯域近傍の不要波を抑圧できなくなるという問題点を有している。
【００１７】
本発明の目的は、通過帯域の中心周波数も高くしても通過帯域幅が広がらないようにでき、信号帯域近傍の不要波を抑圧できる電圧制御フィルを提供することにある。
【課題を解決するための手段】
【００１８】
本発明の第１の電圧制御フィルタは、互いに電磁結合する第１および第２のマイクロストリップラインの一方端にそれぞれ第１および第２の可変容量素子が接続されて第１および第２の共振回路を形成し前記第１および第２の可変容量素子に供給する第１のバイアス電圧を変化させて前記第１および第２の共振回路の共振周波数を制御することにより通過帯域の中心周波数を調整できる電圧制御フィルタにおいて、前記第１および第２の共振回路の共振周波数を微調整して前記通過帯域の帯域幅を調整する帯域幅調整手段を備え、前記記帯域幅調整手段は、前記第１および第２の可変容量素子のいずれか一方に直列に接続されて第２のバイアス電圧により制御される第３の可変容量素子を有している。
【００１９】
本発明の第２の電圧制御フィルタは、前記第１のバイアス電圧に基づき前記第２のバイアス電圧を生成する電圧変換回路を有する。
【００２０】
本発明の第３の電圧制御フィルタは、前記帯域幅調整手段が、前記第１および第２の可変容量素子のいずれか一方に直列に接続されて第２のバイアス電圧により制御される第３の可変容量素子と、通過帯域中心周波数および帯域幅を示すデータを外部から受けて前記第１および第２のバイアス電圧をそれぞれ生成するバイアス電圧生成手段とを有し、前記バイアス電圧生成手段は、通過帯域中心周波数および帯域幅を示すデータをアドレスとして前記第１のバイアス電圧の電圧値を示すデータおよび前記第２のバイアス電圧の電圧値を示すデータを予め記憶したメモリと、このメモリから読み出されるデータをアナログ電圧に変換して前記第１および第２のバイアス電圧をそれぞれ生成するＤ／Ａ変換器とを有している。
【００２１】
本発明の第４の電圧制御フィルタは、前記バイアス電圧生成手段が、通過帯域中心周波数および帯域幅を示すデータをアドレスとして前記第１および第２のバイアス電圧の数ポイントの電圧値を示すデータを予め記憶するメモリと、通過帯域中心周波数および帯域幅を示すデータを外部から受けて前記メモリから前記第１および第２のバイアス電圧の数ポイントの電圧値を示すデータを読み出して所定の演算プログラムにより前記第１および第２のバイアス電圧の電圧値を演算するＣＰＵと、このＣＰＵにより演算された前記第１および第２のバイアス電圧の電圧値データをアナログ電圧に変換して前記第１および第２のバイアス電圧をそれぞれ生成するＤ／Ａ変換器とを有している。
【発明の効果】
【００２２】
本発明によれば、可変容量素子に印加するバイアス電圧を高くして通過帯域の中心周波数も高くしても、通過帯域幅が広がらないように調整できるので、信号帯域近傍の不要波を抑圧できる。
【発明を実施するための最良の形態】
【００２３】
次に本発明について図面を参照して説明する。
【００２４】
図１は本発明の一実施形態を示す図であり、可変容量素子に印加するバイアス電圧を制御することにより通過帯域の中心周波数を可変できる電圧制御フィルタを示している。
【００２５】
ここで、図６に示した従来の電圧制御フィルタとの相違点は、通過帯域の中心周波数を高くしたときに通過帯域幅が広がらないように帯域幅を調整するための第３の可変容量素子２８を設けている点である。なお、図６に示した構成要素と同じものには同一符号を付してある。
【００２６】
図１において、第１の共振回路を形成する第１のマイクロストリップライン１１および第１の可変容量素子１２と、第２の共振回路を形成する第２のマイクロストリップライン２１および第２の可変容量素子２２と、第２の共振回路の共振周波数を微調整して帯域幅を調整するための第３の可変容量素子２８とを有している。
【００２７】
すなわち、第１のマイクロストリップライン１１の一方端には第１の可変容量素子１２が接続され、他方端には直流阻止コンデンサ１７を介して入力端子１０が接続されて第１の共振回路を形成している。
【００２８】
また、第２のマイクロストリップライン２１の一方端には第２の可変容量素子２２が接続され、他方端には直流阻止コンデンサ２７を介して出力端子２０が接続されて第２の共振回路を形成し、第１のマイクロストリップライン１１と第２のマイクロストリップライン２１とは電磁結合する。
【００２９】
また、第１および第２の可変容量素子１２，２２には正のバイアス電圧Ｖｂ１を印加し、このバイアス電圧Ｖｂ１を変化させて第１および第２の可変容量素子１２，２２の容量値を変化させることにより、電圧制御フィルタの通過帯域の中心周波数を調整する。
【００３０】
なお、可変容量素子１２，２２に印加する正のバイアス電圧を高くすると、可変容量素子１２，２２の容量値が減少して第１および第２の共振回路の共振周波数が高くなるので、通過帯域の中心周波数も高くなる。
【００３１】
ところで、第３の可変容量素子２８は、コンデンサ２５を介して第２の可変容量素子２２と直列に接続されている。また、抵抗２９を介して正のバイアス電圧Ｖｂ２が供給される。
【００３２】
ここで、第３の可変容量素子２８に供給されるバイアス電圧Ｖｂ２は、第１および第２の可変容量素子２２に供給されるバイアス電圧Ｖｂ１よりも低く設定され、第３の可変容量素子２８の容量値は第２の可変容量素子２２の容量値よりも常に大きな値になっているので、第２の共振回路の共振周波数は主に第２の可変容量素子２２の容量値により決定する。
【００３３】
そして、第３の可変容量素子２８のバイアス電圧Ｖｂ２を調整することにより、第２の可変容量素子２２と第３の可変容量素子２８との合成容量値を微小に変化させ、通過帯域幅が広がらないように第２の共振回路の共振周波数を微調整する。
【００３４】
この場合、通過帯域幅の調整により通過帯域の中心周波数も若干変化するので、所定の通過帯域の中心周波数および通過帯域幅が得られるようにバイアス電圧Ｖｂ１，Ｖｂ２をそれぞれ微調整する。
【００３５】
図５は本発明の帯域通過特性をもつ電圧制御フィルタの特性例を示す図である。
【００３６】
ここで、図５（ａ）は通過帯域の中心周波数ｆｃが１０００ＭＨｚ，１２５０ＭＨｚ，１５００ＭＨｚになるように、また通過帯域幅が広がらないように、バイアス電圧Ｖｂ１，Ｖｂ２をそれぞれ変化させた場合を示している。
【００３７】
図５（ｂ）は、通過帯域中心周波数を１０００ＭＨｚ，１２５０ＭＨｚ，１５００ＭＨｚとしたとき通過帯域幅をに示し、−３ｄＢとなる帯域幅が１２０ＭＨｚに調整されている。
【００３８】
このように、帯域幅を調整するための第３の可変容量素子を設けることにより、通過帯域の中心周波数も高くしても、通過帯域幅が広がらないようにできる。
【００３９】
なお、上述した説明では、帯域幅を調整するための第３の可変容量素子を第２の共振回路側に設けているが、第１の共振回路側に設けるようにしてもよい。
【００４０】
また、上述した説明では、通過帯域中心周波数の変化に対して通過帯域幅を一定に制御可能であることを示したが、通過帯域中心周波数に応じて最適な通過帯域幅に調整することも可能である。
【００４１】
図２は本発明の第２の実施形態を示す図である。
【００４２】
ここで、図１に示した実施形態との相違点は、電圧変換回路４０によりバイアス電圧Ｖｂ１からバイアス電圧Ｖｂ２を生成している点であり、図１に示した構成要素と同じものには同一の符号を付してある。
【００４３】
この構成は、第３の可変容量素子２８に供給するバイアス電圧Ｖｂ２が第１および第２の可変容量素子１２，２２に供給するバイアス電圧Ｖｂ１に比例する場合に適用でき、バイアス電圧を１本化できるという利点がある。
【００４４】
電圧変換回路４０は、例えば抵抗やオペアンプを有する公知の回路であり、バイアス電圧Ｖｂ１からバイアス電圧Ｖｂ２を生成する。
【００４５】
図３は本発明の第３の実施形態を示す図である。
【００４６】
ここで、図１に示した実施形態との相違点は、外部からの制御情報によりバイアス電圧Ｖｂ１およびバイアス電圧Ｖｂ２をそれぞれ生成するバイアス電圧生成手段５０を設けている点であり、図１に示した構成要素と同じものには同一の符号を付してある。
【００４７】
バイアス電圧生成手段５０は、例えば、メモリ５１と、Ｄ／Ａ変換器５２，５３とを有している。メモリ５１は、通過帯域の中心周波数および帯域幅に対応して予め設定されたバイアス電圧Ｖｂ１およびＶｂ２の電圧値を示すデータを予め記憶している。
【００４８】
メモリ５１は、外部からの制御情報、すなわち通過帯域中心周波数および帯域幅に対応するデータをアドレスとして受け、バイアス電圧Ｖｂ１の電圧値を示すデータをＤ／Ａ変換器５２へ出力すると共に、バイアス電圧Ｖｂ２の電圧値を示すデータをＤ／Ａ変換器５３へ出力する。
【００４９】
Ｄ／Ａ変換器５２，５３は、電圧値を示すデジタルデータをアナログ電圧に変換し、バイアス電圧Ｖｂ１，Ｖｂ２としてそれぞれ出力する。
【００５０】
このように構成することにより、電圧制御フィルタに外部から通過帯域の中心周波数および帯域幅を指定することにより、自動的にバイアス電圧Ｖｂ１およびＶｂ２を生成して指定した特性を得ることが可能になる。
【００５１】
図４はバイアス電圧生成手段の他の実施例を示す図である。
【００５２】
ここで、図３に示したバイアス電圧生成手段５０との相違点は、バイアス電圧Ｖｂ１およびＶｂ２の電圧値をＣＰＵにより演算するようにした点である。
【００５３】
バイアス電圧生成手段６０は、バイアス電圧Ｖｂ１およびＶｂ２の電圧値を演算するＣＰＵ６１と、電圧値の演算に必要なデータを予め格納するメモリ６２と、デジタルデータをアナログ電圧に変換するＤ／Ａ変換器６３，６４とを有している。
【００５４】
メモリ６２は、通過帯域の中心周波数および帯域幅に対応して予め設定されバイアス電圧Ｖｂ１およびＶｂ２の電圧値を示す数ポイントのデータを予め記憶している。
【００５５】
ＣＰＵ６１は、外部から通過帯域中心周波数および帯域幅の情報を受け、通過帯域中心周波数および帯域幅に対応する電圧データをメモリ６２から読み出し、バイアス電圧Ｖｂ１およびＶｂ２の電圧値を補間計算または近似計算する所定の演算プログラムによりそれぞれ演算し、バイアス電圧Ｖｂ１の電圧値を示すデータをＤ／Ａ変換器６３へ出力すると共に、バイアス電圧Ｖｂ２の電圧値を示すデータをＤ／Ａ変換器６４へそれぞれ出力する。
【００５６】
Ｄ／Ａ変換器６３，６４は、電圧値を示すデジタルデータをアナログ電圧に変換し、バイアス電圧Ｖｂ１，Ｖｂ２として出力する。
【００５７】
このようにすることにより、メモリ６２の容量を大幅に削減でき、メモリ６２の検査工数も削減できる。
【００５８】
ところで、以上の述べた実施形態では、第１および第２の共振回路のいずれか一方に帯域幅を調整するための可変容量素子を設けているが、第１および第２の共振回路の両方に帯域幅を調整するための可変容量素子をそれぞれ設け、通過帯域中心周波数に応じて最適な通過帯域幅になるようにそれぞれ調整するようにしてもよい。また、複数の可変容量素子を組み合わせて使用してもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施形態を示す図である。
【図２】本発明の第２の実施形態を示す図である。
【図３】本発明の第３の実施形態を示す図である。
【図４】図３に示したバイアス電圧生成手段の他の実施例を示す図である。
【図５】本発明の電圧制御フィルタの特性例を示す図である。
【図６】従来の電圧制御フィルタの一例を示す図である。
【図７】従来の電圧制御フィルタの特性例を示す図である。
【符号の説明】
【００６０】
１１    第１のマイクロストリップライン
１２    第１の可変容量素子
２１    第２のマイクロストリップライン
２２    第２の可変容量素子
２８    第３の可変容量素子
４０    電圧変換回路
５０，６０    バイアス電圧生成手段
５１    メモリ
５２，５３    Ｄ／Ａ変換器
６０    バイアス電圧生成手段
６１    ＣＰＵ
６２    メモリ
６３，６４    Ｄ／Ａ変換器
【図１】
2005094453.tif 000003
【図２】
2005094453.tif 000004
【図３】
2005094453.tif 000005
【図４】
2005094453.tif 000006
【図５】
2005094453.tif 000007
【図６】
2005094453.tif 000008
【図７】
2005094453.tif 000009