(57)【要約】【課題】  複数の半導体素子から発生する熱を効率良く放熱させることができる半導体素子実装構造体を提供する。【解決手段】  電気絶縁基材(１１ａ-１１ｃ)と、電気絶縁基材(１１ｃ)の表面(１１１ｃ)及び電気絶縁基材(１１ａ-１１ｃ)間に配置された半導体素子(１２-１４)と、電気絶縁性基材(１１ａ,１１ｃ)の表面(１１１ａ,１１１ｃ)に設けられた放熱部(１５ａ-１５ｄ)と、電気絶縁基材(１１ａ-１１ｃ)内に設けられ、放熱部(１５ａ-１５ｄ)と半導体素子(１２-１４)とを接続する導熱路(１６ａ-１６ｄ)とを備えている半導体素子実装構造体(１)とする。【選択図】      図１
2005333079.tif 000002
【特許請求の範囲】
【請求項１】
複数層の電気絶縁基材と、前記電気絶縁基材表面及び前記電気絶縁基材間の少なくともいずれか一方に配置された複数の半導体素子とを含む半導体素子実装構造体であって、
前記半導体素子は、それぞれ前記電気絶縁基材の厚み方向に互いに対面しない部分を有しており、
最外層に配置された前記電気絶縁性基材のうち少なくともいずれか一方の表面に設けられた放熱部と、
前記電気絶縁基材内に設けられ、前記放熱部と前記半導体素子とを接続する導熱路とを更に備えていることを特徴とする半導体素子実装構造体。
【請求項２】
前記電気絶縁基材のうち、複数の前記半導体素子間の少なくとも一部に位置する箇所に、空気層を形成するための溝が設けられている請求項１に記載の半導体素子実装構造体。
【請求項３】
前記溝は、複数の前記半導体素子間に位置する前記電気絶縁基材の構成材料を分断している請求項２に記載の半導体素子実装構造体。
【請求項４】
前記半導体素子実装構造体は、前記電気絶縁基材間に前記導熱路と接続する放熱材層を更に備え、
前記放熱材層は、接続される前記半導体素子毎に分断されている請求項１〜３のいずれか１項に記載の半導体素子実装構造体。
【請求項５】
前記放熱材層は、グラウンド層及び電源層の少なくともいずれか一方である請求項４に記載の半導体素子実装構造体。
【請求項６】
前記半導体素子と前記導熱路とは、集熱パッド、導熱用バンプ及び集熱ランドのうち少なくともいずれか一つを介して接続されている請求項１〜５のいずれか１項に記載の半導体素子実装構造体。
【請求項７】
前記半導体素子と前記導熱路とは、集熱パッド及び集熱ランドの少なくともいずれか一方を介して接続され、
前記集熱パッド及び前記集熱ランドの少なくともいずれか一方の接続面は、凹凸形状に形成されている請求項６に記載の半導体素子実装構造体。
【請求項８】
前記半導体素子は、１つ以上の集熱パッド、複数の導熱用バンプ及び１つ以上の集熱ランドを介して前記導熱路により前記放熱部に接続されている請求項１に記載の半導体素子実装構造体。
【請求項９】
前記半導体素子は、それぞれ複数の前記導熱路により前記放熱部に接続されている請求項１〜８のいずれか１項に記載の半導体素子実装構造体。
【請求項１０】
前記半導体素子は、それぞれの単位時間あたりの発熱量が異なり、
前記半導体素子の発熱量が大きくなるにつれ、前記半導体素子に接続される前記導熱路の熱抵抗が小さくなるように構成されている請求項１〜９のいずれか１項に記載の半導体素子実装構造体。
【請求項１１】
前記半導体素子は、それぞれの単位時間あたりの発熱量が異なり、
前記半導体素子の発熱量が大きくなるにつれ、前記半導体素子に接続される前記導熱路の幅方向の断面積が大きくなるように構成されている請求項１〜１０のいずれか１項に記載の半導体素子実装構造体。
【請求項１２】
前記導熱路は、金属粉末と熱伝導性樹脂とを含む熱伝導性ペースト及び金属の少なくともいずれか一方で形成されている請求項１〜１１のいずれか１項に記載の半導体素子実装構造体。
【請求項１３】
前記半導体素子実装構造体は、前記半導体素子が実装された多層配線基板である請求項１〜１２のいずれか１項に記載の半導体素子実装構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージや半導体素子が実装された多層配線基板等の半導体素子実装構造体に関し、特に複数の半導体素子が実装された半導体素子実装構造体に関する。
【背景技術】
【０００２】
携帯電話、ノートパソコン、デジタルカメラ等に代表されるモバイル電子機器は、その小型化、薄型化及び軽量化が急速に進んでいる。更に高性能化や多機能化に対する要求も著しく、その要求に対応するため半導体素子及び回路部品の小型化やこれらの電子部品の高密度実装技術は飛躍的に進展している。また、近年の半導体素子分野では、微細加工技術の進展に伴い、半導体素子実装構造体の高集積化や大規模化が進んでいるため、半導体素子実装構造体の消費電力が大きくなり、発生する多量の熱に対する放熱処理が重要な課題となってきている。
【０００３】
従来、半導体素子実装構造体の放熱手段としては、半導体素子実装構造体の表面に高熱伝導性金属で形成された放熱フィンを取り付けて半導体素子が発生する熱を放熱する手段が知られている。
【０００４】
図８に、前述した放熱手段を備えた従来の半導体素子実装構造体の断面図を示す。図８に示すように、半導体素子実装構造体１００は、基材１０１と、基材１０１の開口部１０１ａに配置された半導体素子１０２と、基材１０１の図中上面に熱伝導性接着剤１０３を介して設けられたアルミニウム等からなるヒートシンク１０４とを備えている。これにより、半導体素子１０２から発生する熱がヒートシンク１０４に伝導され、ヒートシンク１０４に設けられた放熱フィン１０４ａから空気中に放散される。また、半導体素子実装構造体１００は、半導体素子１０２の回路形成面１０２ａに設けられた電極（図示せず）が、金線１０５によって基材１０１に形成された内部配線１０６ａへワイヤーボンディングされ、ビア導体１０７を介して基材１０１に形成された外部配線１０６ｂに接続されている。更に、外部配線１０６ｂ上にはバンプ１０８が形成されている。
【０００５】
しかし、このようなヒートシンクによる放熱手段を備えた半導体素子実装構造体は実装空間が大きくならざるを得ず、Multi Chip Package（ＭＣＰ）やSystem In Package（ＳＩＰ）等への適用が困難となってきている。このような課題を解決するために、ヒートシンクを用いることなく小型電子機器への搭載が可能な放熱構造を備えた半導体素子実装構造体が最近提案されてきている（特許文献１及び特許文献２参照）。
【０００６】
上記特許文献に記載の放熱手段は、いずれも回路形成面を上向きにして半導体素子を基板上に実装し、その基板内に形成した放熱用スルーホールに充填した金属材料を半導体素子の回路形成面と反対側の面に接続して、半導体素子からの発生熱を基板外へ放熱させている。
【０００７】
また、上記提案と異なる放熱構造を備えた半導体素子実装構造体が特許文献３に提案されている。この放熱手段は、基板上にフェイスダウンで実装された半導体ベアチップの回路形成面にグラウンド電極を設け、このグラウンド電極から絶縁樹脂を介して基板上に形成された放熱用突起電極へ半導体素子からの発生熱を伝達させ、放熱させている。
【特許文献１】特開平９−１９９８２３号公報
【特許文献２】特開平１０−３１３０７１号公報
【特許文献３】特開平１０−６５０７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の技術はいずれも単一の半導体素子をパッケージ、又は配線基板上に実装したものについての放熱構造であり、ＭＣＰや多層配線基板等の表面又は内部に実装された複数の半導体素子から発生する大容量の熱を放熱させるには未だ不充分である。そのため、半導体素子同士の発生熱による素子特性の劣化等を防ぐのは従来の技術では困難であった。
【０００９】
本発明は上記課題を解決するものであり、複数の半導体素子から発生する熱を効率良く放熱させることができる半導体素子実装構造体を提供する。
【課題を解決するための手段】
【００１０】
本発明の半導体素子実装構造体は、複数層の電気絶縁基材と、前記電気絶縁基材表面及び前記電気絶縁基材間の少なくともいずれか一方に配置された複数の半導体素子とを含む半導体素子実装構造体であって、前記半導体素子は、それぞれ前記電気絶縁基材の厚み方向に互いに対面しない部分を有しており、最外層に配置された前記電気絶縁性基材のうち少なくともいずれか一方の表面に設けられた放熱部と、前記電気絶縁基材内に設けられ、前記放熱部と前記半導体素子とを接続する導熱路とを更に備えていることを特徴とする。
【発明の効果】
【００１１】
本発明の半導体素子実装構造体によれば、半導体素子が、それぞれ電気絶縁基材の厚み方向に互いに対面しない部分を有しており、更に、最外層に配置された電気絶縁性基材のうち少なくともいずれか一方の表面に設けられた放熱部と、この放熱部と半導体素子とを接続する導熱路とを備えているため、半導体素子同士の発生熱による素子特性の劣化を防ぐことができる上、複数の半導体素子から発生する熱を放熱部から効率良く放熱させることができる。
【発明を実施するための最良の形態】
【００１２】
本発明の半導体素子実装構造体は、複数層の電気絶縁基材と、電気絶縁基材表面及び電気絶縁基材間の少なくともいずれか一方に配置された複数の半導体素子とを含む。本発明の半導体素子実装構造体に使用できる電気絶縁基材は特に限定されないが、熱硬化性樹脂と無機質フィラーとの混合材料等が好適に使用できる。また、電気絶縁基材の厚みは、１０〜６００μｍが好ましい。また、半導体素子の実装は、公知の方法により行うことができ、例えばフリップチップ接合方式等により実装することができる。なお、本発明の半導体素子実装構造体の作製は、例えば特開２００２−２６１４４９号公報等に開示されている方法を用いることにより可能である。
【００１３】
そして、本発明の半導体素子実装構造体は、前記構成に加え、最外層に配置された電気絶縁性基材のうち少なくともいずれか一方の表面に設けられた放熱部と、前記電気絶縁基材内に設けられ、放熱部と半導体素子とを接続する導熱路とを更に備えている。これにより、複数の半導体素子から発生する熱を放熱部から効率良く放熱させることができる。本発明の半導体素子実装構造体に使用できる放熱部は、例えば電気絶縁基材の表面に熱プレス等により設けられた銅箔等の金属箔を、公知のフォトリソグラフィー法によりパターニングすることにより形成することができる。また、導熱路は、例えば電気絶縁基材の所望の位置にレーザー等により貫通孔を形成し、この貫通孔内に金属粉末及び熱伝導性樹脂（例えば、エポキシ樹脂等）を含む熱伝導性ペーストを充填した後、熱プレス等により加熱、加圧処理して形成することができる。また、熱伝導性ペーストの替わりに、例えば貫通孔内を金属めっき処理して導熱路を形成してもよい。
【００１４】
また、本発明の半導体素子実装構造体は、半導体素子が、それぞれ電気絶縁基材の厚み方向に互いに対面しない部分を有している。これにより、半導体素子同士の発生熱による素子特性の劣化を防ぐことができる。また、本発明の半導体素子実装構造体は、電気絶縁基材のうち、複数の半導体素子間の少なくとも一部に位置する箇所に、空気層を形成するための溝が設けられていることが好ましい。この構成によっても半導体素子同士の発生熱による素子特性の劣化を防ぐことができる。なお、前記溝はレーザー等の加工手段により形成することができる。また、素子特性の劣化をより効果的に防ぐには、前記溝の幅を１０μｍ以上とすることが好ましい。更に、前記構成において、前記溝は、複数の半導体素子間に位置する電気絶縁基材の構成材料を分断していることが好ましい。これにより、半導体素子同士の発生熱による素子特性の劣化を効果的に防ぐことができる。
【００１５】
また、本発明の半導体素子実装構造体は、電気絶縁基材間に導熱路と接続する放熱材層を更に備え、この放熱材層が、接続される半導体素子毎に分断されていることが好ましい。これにより、半導体素子から発生する熱をより効率良く放熱させることができる上、半導体素子同士の発生熱による素子特性の劣化を防ぐことができる。また、前記構成において、放熱材層は、グラウンド層及び電源層の少なくともいずれか一方であることが好ましい。これにより、大きな面積を有するグラウンド層又は電源層を利用して、半導体素子から発生する熱をより効率良く放熱させることができる。なお、グラウンド層及び電源層は、前述した放熱部の形成方法と同様の方法により形成できる。
【００１６】
また、本発明の半導体素子実装構造体は、半導体素子と導熱路とが、集熱パッド、導熱用バンプ及び集熱ランドのうち少なくとも一つを介して接続されていることが好ましい。これにより、半導体素子から発生する熱をより効率良く放熱させることができる。なお、集熱パッドは、例えば、電気信号が通らない箇所に放熱用に設けた半導体素子上のパッドであり、導熱用バンプは、例えば、集熱パッド上に形成した突起電極であり、集熱ランドは、例えば、導熱用バンプが搭載される基板上のランドである。また、前記構成において、半導体素子と導熱路とが、集熱パッド及び集熱ランドの少なくともいずれか一方を介して接続されている場合は、集熱パッド又は集熱ランドの接続面が凹凸形状に形成されていることが好ましい。これにより、接続面の面積を増大させることができるため、半導体素子から発生する熱をより効率良く放熱させることができる。
【００１７】
また、本発明の半導体素子実装構造体は、半導体素子が、それぞれ複数の導熱路により放熱部に接続されていることが好ましい。これにより、半導体素子から発生する熱をより効率良く放熱させることができる。また、本発明の半導体素子実装構造体は、半導体素子が、それぞれ１つ以上の集熱パッド、複数の導熱用バンプ及び１つ以上の集熱ランドを介して１つ以上の導熱路により放熱部に接続されていることが好ましい。これにより、半導体素子から発生する熱をより一層効率良く放熱させることができる。
【００１８】
また、本発明の半導体素子実装構造体において、それぞれの半導体素子の単位時間あたりの発熱量が異なる場合は、半導体素子の発熱量が大きくなるにつれ、半導体素子に接続される導熱路の熱抵抗が小さくなるように構成されていることが好ましい。これにより、半導体素子から発生する熱をより効率良く放熱させることができる。なお、導熱路の熱抵抗は、１０℃／Ｗ以下が好ましい。
【００１９】
また、本発明の半導体素子実装構造体において、それぞれの半導体素子の単位時間あたりの発熱量が異なる場合は、半導体素子の発熱量が大きくなるにつれ、半導体素子に接続される導熱路の幅方向の断面積が大きくなるように構成されていることが好ましい。これにより、半導体素子から発生する熱をより効率良く放熱させることができる。
【００２０】
また、本発明の半導体素子実装構造体は、半導体素子が実装された多層配線基板であることが好ましい。これにより、他の電子部品、例えばコンデンサ等を高密度に実装しても、半導体素子から発生する熱による電子部品の性能劣化等を抑えることができる。以下、本発明の実施形態を詳細に説明する。
【００２１】
［第１実施形態］
まず、本発明の第１実施形態について適宜図面を参照して説明する。参照する図１は、本発明の第１実施形態に係る半導体素子実装構造体の断面図である。
【００２２】
図１に示すように、第１実施形態に係る半導体素子実装構造体１は、電気絶縁基材１１ａ，１１ｂ，１１ｃと、電気絶縁基材１１ａ，１１ｂ間に配置された半導体素子１２と、電気絶縁基材１１ｂ，１１ｃ間に配置された半導体素子１３と、電気絶縁基材１１ｃの表面１１１ｃに配置された半導体素子１４と、電気絶縁基材１１ａの表面１１１ａに設けられた放熱部１５ａ，１５ｂ，１５ｃと、電気絶縁基材１１ｃの表面１１１ｃに設けられた放熱部１５ｄと、電気絶縁基材１１ａ〜１１ｃ内に設けられ、放熱部１５ａ〜１５ｃと半導体素子１２〜１４とを接続する導熱路１６ａ，１６ｂ，１６ｃと、放熱部１５ｄと半導体素子１２とを接続する導熱路１６ｄとを備えている。これにより、半導体素子１２〜１４から発生する熱を放熱部１５ａ〜１５ｄから効率良く放熱させることができる。また、本実施形態において、半導体素子１２が、半導体素子１３，１４に比べ単位時間あたりの発熱量が大きい場合でも、半導体素子１２の上下面に接続される２つの導熱路１６ａ，１６ｄを介して、発生する熱を効率良く放熱させることができる。また、導熱路１６ｄは、図１に示すように、半導体素子１２の発熱量に応じてその幅方向の断面積を導熱路１６ａ〜１６ｃより大きくしてもよい。
【００２３】
また、図１に示すように、半導体素子１３，１４は、それぞれ電気絶縁基材１１ｃの厚み方向に互いに対面しない部分１３ａ，１４ａを有しており、更に、半導体素子１２は、半導体素子１３，１４に面していない。これにより、半導体素子１２〜１４で発生した熱は、導熱路１６ａ〜１６ｄを優先的に通過し放熱されるため、例えば半導体素子１３で発生した熱が半導体素子１４に伝播し、半導体素子１４の温度が上昇することによる素子特性の劣化を防ぐことができる。なお、導熱路１６ａ〜１６ｄは、半導体素子１２〜１４の表面温度が最も高い部分に接続されていることが好ましい。
【００２４】
［第２実施形態］
次に、本発明の第２実施形態について適宜図面を参照して説明する。参照する図２は、本発明の第２実施形態に係る半導体素子実装構造体の部分断面拡大図である。なお、図２において、前述した第１実施形態に係る半導体素子実装構造体１と同一構成のものには同一の符号を付し、その説明は省略する。
【００２５】
図２に示すように、半導体素子実装構造体２０は、半導体素子１２が、集熱パッド２１、導熱用バンプ２２及び集熱ランド２３を介して導熱路１６ａに接続されている。また、半導体素子１２と電気絶縁基材１１ａとは、複数の電極２４、パッド２５及びランド２６を介して接続されている。その他は、半導体素子実装構造体１（図１参照）と同様に形成されている。この構成により、半導体素子１２から発生する熱を効率よく放熱させることができる。なお、本実施形態では、半導体素子１２と導熱路１６ａとの接続箇所のみが、集熱パッド２１、導熱用バンプ２２及び集熱ランド２３を介して接続されている例について説明したが、その他の半導体素子と導熱路との接続箇所も、同様に接続されていてもよい。
【００２６】
［第３実施形態］
次に、本発明の第３実施形態について適宜図面を参照して説明する。参照する図３は、本発明の第３実施形態に係る半導体素子実装構造体の部分断面拡大図である。なお、図３において、前述した第２実施形態に係る半導体素子実装構造体２０と同一構成のものには同一の符号を付し、その説明は省略する。
【００２７】
図３に示すように、半導体素子実装構造体３０は、半導体素子１２が、集熱パッド２１、２つの導熱用バンプ２２及び集熱ランド２３を介して２つの導熱路１６ａに接続されている。その他は、半導体素子実装構造体２０（図２参照）と同様に形成されている。この構成により、半導体素子１２から発生する熱を更に効率よく放熱させることができる。なお、半導体素子１２から発生する熱を効果的に放熱させるために、半導体素子１２と放熱部１５ｄとを接続する導熱路１６ｄを複数設けてもよい。
【００２８】
［第４実施形態］
次に、本発明の第４実施形態について適宜図面を参照して説明する。参照する図４は、本発明の第４実施形態に係る半導体素子実装構造体の断面図である。なお、図４において、前述した第１実施形態に係る半導体素子実装構造体１と同一構成のものには同一の符号を付し、その説明は省略する。
【００２９】
図４に示すように、半導体素子実装構造体４０は、電気絶縁基材１１ｂ，１１ｃのうち、半導体素子１２，１３間に位置する箇所に、空気層４１を形成するための溝４２が設けられている。その他の構成は、半導体素子実装構造体１（図１参照）と同様に形成されている。溝４２は、図４に示す断面図において、半導体素子１２の角部１２ｂと半導体素子１３の角部１３ｂとを結ぶ線分と、半導体素子１２の角部１２ｃと半導体素子１３の角部１３ｃとを結ぶ線分との間に位置する電気絶縁基材１１ｂ，１１ｃの構成材料を分断している。また、半導体素子１２，１３と溝４２との位置関係を示す概略上面図である図５において、溝４２は、半導体素子１２の角部１２ｄと半導体素子１３の角部１３ｄとを結ぶ線分と、半導体素子１２の角部１２ｅと半導体素子１３の角部１３ｅとを結ぶ線分との間に位置する電気絶縁基材１１ｂ，１１ｃの構成材料を分断している。これにより、半導体素子１２と半導体素子１３との間の熱伝導が、溝４２内の空気層４１で遮断され、半導体素子１２，１３同士の発生熱による素子特性の劣化を効果的に防ぐことができる。
【００３０】
［第５実施形態］
次に、本発明の第５実施形態について図面を参照して説明する。参照する図６は、本発明の第５実施形態に係る半導体素子実装構造体の断面図である。なお、図６において、前述した第１実施形態に係る半導体素子実装構造体１と同一構成のものには同一の符号を付し、その説明は省略する。
【００３１】
図６に示すように、半導体素子実装構造体６０は、５層の電気絶縁基材５１ａ〜５１ｅを備え、電気絶縁基材５１ｂ，５１ｃ間にグラウンド層５２が設けられ、更に、電気絶縁基材５１ａ，５１ｂ間に電源層５３ａ，５３ｂが設けられている。グラウンド層５２は、導熱路１６ｂに接続され、電源層５３ａ，５３ｂはそれぞれ、導熱路１６ａ，１６ｃに接続されている。そして、グラウンド層５２及び電源層５３ａ，５３ｂは、接続される半導体素子１２〜１４毎に分断されている。また、グラウンド層５２及び電源層５３ａ，５３ｂは、半導体素子１２〜１４と同様、それぞれ電気絶縁基材の厚み方向に互いに対面しない部分を有している。その他の構成は、半導体素子実装構造体１（図１参照）と同様に形成されている。これにより、半導体素子１２〜１４間の熱伝導が遮断され、半導体素子１２〜１４同士の発生熱による素子特性の劣化を防ぐことができる。
【００３２】
［第６実施形態］
次に、本発明の第６実施形態について適宜図面を参照して説明する。参照する図７は、本発明の第６実施形態に係る半導体素子が実装された多層配線基板（半導体素子実装構造体）の断面図である。なお、図７において、前述した第１実施形態に係る半導体素子実装構造体１と同一構成のものには同一の符号を付し、その説明は省略する。
【００３３】
図７に示すように、多層配線基板７０は、半導体素子実装構造体１（図１参照）の構成に加え、電気絶縁基材１１ａ，１１ｃの表面１１１ａ，１１１ｃ及び電気絶縁基材１１ａ〜１１ｃ間に形成された回路配線７１と、電気絶縁基材１１ａ，１１ｂ間及び電気絶縁基材１１ｂ，１１ｃ間に設けられたコンデンサ等の電子部品７２ａ，７２ｂとを備えている。本実施形態では、半導体素子１２〜１４から発生する熱が、放熱部１５ａ〜１５ｄから効率良く放熱されるため、半導体素子１２〜１４から発生する熱による電子部品７２ａ，７２ｂの性能劣化等を抑えることができる。なお、本実施形態において、各々の導熱路及び放熱部を、それぞれ信号伝送路及び電極として併用することも可能である。
【００３４】
以上説明したように、本発明における半導体素子実装構造体は、半導体素子が、それぞれ電気絶縁基材の厚み方向に互いに対面しない部分を有しており、更に、最外層に配置された電気絶縁性基材のうち少なくともいずれか一方の表面に設けられた放熱部と、この放熱部と半導体素子とを接続する導熱路とを備えているため、半導体素子同士の発生熱による素子特性の劣化を防ぐことができる上、複数の半導体素子から発生する熱を放熱部から効率良く放熱させることができる。また、本発明における半導体素子実装構造体によれば、半導体素子で発生した熱を優先的に放熱部へと誘導するため、例えば、１つの半導体素子で発生した熱が別の半導体素子へと伝播することによって、前記別の半導体素子に所望の電力を印加できなくなったり、前記別の半導体素子が熱暴走を起こしたりする問題を回避できる。なお、前記第１〜第６実施形態において、導熱路、集熱パッド、導熱用バンプ及び集熱ランドは、電気信号伝送用のビア導体及び電極端子として兼用することも可能であることは言うまでもない。
【産業上の利用可能性】
【００３５】
上述したように、本発明における半導体素子実装構造体は、複数の半導体素子から発生する熱を効率良く放熱させることができるため、ＭＣＰや多層配線基板等の半導体素子実装構造体の小型化を容易に達成することができる。よって、携帯電話等の小型、薄型化が要求される電子機器に好適に使用できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施形態に係る半導体素子実装構造体の断面図である。
【図２】本発明の第２実施形態に係る半導体素子実装構造体の部分断面拡大図である。
【図３】本発明の第３実施形態に係る半導体素子実装構造体の部分断面拡大図である。
【図４】本発明の第４実施形態に係る半導体素子実装構造体の断面図である。
【図５】本発明の第４実施形態に係る半導体素子実装構造体において、半導体素子と溝との位置関係を示す概略上面図である。
【図６】本発明の第５実施形態に係る半導体素子実装構造体の断面図である。
【図７】本発明の第６実施形態に係る半導体素子が実装された多層配線基板（半導体素子実装構造体）の断面図である。
【図８】従来の放熱手段を備えた半導体素子実装構造体の断面図である。
【符号の説明】
【００３７】
１，２０，３０，４０，５０，６０  半導体素子実装構造体
１１ａ，１１ｂ，１１ｃ，５１ａ，５１ｂ，５１ｃ，５１ｄ，５１ｅ  電気絶縁基材
１２，１３，１４    半導体素子
１５ａ，１５ｂ，１５ｃ，１５ｄ  放熱部
１６ａ，１６ｂ，１６ｃ，１６ｄ  導熱路
２１    集熱パッド
２２    導熱用バンプ
２３    集熱ランド
４１    空気層
４２    溝
５２    グラウンド層
５３ａ，５３ｂ  電源層
７０    多層配線基板（半導体素子実装構造体）
【図１】
2005333079.tif 000003
【図２】
2005333079.tif 000004
【図３】
2005333079.tif 000005
【図４】
2005333079.tif 000006
【図５】
2005333079.tif 000007
【図６】
2005333079.tif 000008
【図７】
2005333079.tif 000009
【図８】
2005333079.tif 000010