(57)【要約】【課題】モータ付近の発熱部からドライバ回路を熱的絶縁し、高速動作を可能とする。【解決手段】第２パワーモジュール部１７とドライバ回路１５との間で光ファイバ１９ａ，１９ｂを通じた光通信する。ドライバ回路１５と両パワーモジュール部１３，１７を電気的に分離し、且つ熱的分離する。ノイズ伝達を防ぎつつ、高温動作する両パワーモジュール１３，１７からドライバ回路１５を熱的に独立させることができる。光ファイバ１９ａ，１９ｂとしては熱に強い石英系の光ファイバを用いる。第２のパワーモジュール部１７において、ブートストラップ回４３，４４とダイヤモンド差動回路部４５，４６で高速動作を可能とする。【選択図】図１
2005094900.tif 000002
【特許請求の範囲】
【請求項１】
モータを駆動するためのインバータ駆動装置であって、
モータをインバータ駆動するための複数のスイッチング素子と、
入力された光信号を光電変換して、前記各スイッチング素子のオンオフ切り替えを行うための信号を出力する複数の受光素子と
を備えるインバータ駆動装置。
【請求項２】
請求項１に記載のインバータ駆動装置であって、
前記受光素子が、石英系の光ファイバと光学的に結合するよう配置される、インバータ駆動装置。
【請求項３】
請求項１または請求項２に記載のインバータ駆動装置であって、
モータに近接配置または一体的にユニット化されることを特徴とするインバータ駆動装置。
【請求項４】
請求項１から請求項３のいずれかに記載のインバータ駆動装置であって、
前記受光素子の寄生容量をキャンセルするためのブートストラップ回路をさらに備える、インバータ駆動装置。
【請求項５】
請求項１から請求項４のいずれかに記載のインバータ駆動装置であって、
前記受光素子で光電変換された信号に基づいて前記各スイッチング素子をオンオフ切り替えするダイヤモンド差動回路部をさらに備える、インバータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ駆動装置及びそれに関連する技術に関するものである。
【背景技術】
【０００２】
自動車の動力源の一つとして用いる３相交流電気モータを駆動するためのインバータ駆動装置としては、インバータのスイッチ素子をオンオフ切り替えするために通常のプッシュプル回路を用いた従来例（例えば、特許文献１）が公開されている。
【０００３】
また、フォトカップラを用いて駆動部とスイッチ素子を分離した従来例（例えば、特許文献２）も公開されている。
【０００４】
【特許文献１】特開平１０−０７５５７８号公報
【特許文献２】特開２００２−０９５２７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１のように、インバータのスイッチ素子をオンオフ切り替えするために通常のプッシュプル回路を用いる場合、このプッシュプル回路として、一対のスイッチ素子（パワーＭＯＳ−ＦＥＴ、ＩＧＢＴまたはパワートランジスタ）を使用することとなるが、これらのスイッチ素子は、入力容量が大きく、高速駆動させるのが困難である。
【０００６】
また、特許文献２において、ノイズを除去するなどの目的で１次側と２次側とをフォトカップラにより電気的に絶縁する技術が開示されているが、フォトカプラを用いる方法では、１次側と２次側とを離間して配置することができない。一般に、モータ及びこれを駆動するインバータには発熱の問題があるため、上記フォトカプラを用いる方法では、熱的絶縁をとることが困難である。そのため、高温となることにより１次側の耐久性が劣化するとともに、回路上、電気的及び光学的な特性が劣化するおそれがある。
【０００７】
さらに、フォトカップラ内の受光素子（フォトダイオード）は、素子内部の寄生容量があり、安価なフォトダイオードを使用するとその寄生容量は大きくなってしまう。そうすると、その寄生容量の発生により受光時の電気的反応が遅くなり高速動作が困難となる。
【０００８】
そこで、本発明の課題は、モータ付近の発熱部からドライバ回路の熱的絶縁を行うことを第１の特徴とし、また高速動作を可能とすることを第２の特徴とする。
【課題を解決するための手段】
【０００９】
上記課題を解決すべく、請求項１に記載の発明は、モータを駆動するためのインバータ駆動装置であって、モータをインバータ駆動するための複数のスイッチング素子と、入力された光信号を光電変換して、前記各スイッチング素子のオンオフ切り替えを行うための信号を出力する複数の受光素子とを備えるものである。
【００１０】
請求項２に記載の発明は、請求項１に記載のインバータ駆動装置であって、前記受光素子が、石英系の光ファイバと光学的に結合するよう配置されるものである。
【００１１】
請求項３に記載の発明は、請求項１または請求項２に記載のインバータ駆動装置であって、モータに近接配置または一体的にユニット化されるものである。
【００１２】
請求項４に記載の発明は、請求項１から請求項３のいずれかに記載のインバータ駆動装置であって、前記受光素子の寄生容量をキャンセルするためのブートストラップ回路をさらに備えるものである。
【００１３】
請求項５に記載の発明は、請求項１から請求項４のいずれかに記載のインバータ駆動装置であって、前記受光素子で光電変換された信号に基づいて前記各スイッチング素子をオンオフ切り替えするダイヤモンド差動回路部をさらに備えるものである。
【発明の効果】
【００１４】
請求項１に記載の発明のインバータ駆動装置は、スイッチング素子と、このスイッチング素子を制御するためのドライバ回路との間に受光素子を設け、ドライバ回路と受光素子との間の信号通信を、光ファイバを通じた光信号により行うことができるので、ドライバ回路とパワーモジュールを電気的に分離することができ、且つ、熱的分離をも行うことができる。したがって、電気的配線を分離してノイズの伝達を防止できるとともに、高温動作するスイッチング素子を、請求項３のようにモータに近接配置または一体的にユニット化した場合に、ドライバ回路を熱的に独立して配置することができる。したがって、これらの各要素の配置による制限をなくすことができるとともに、ドライバ回路について、放熱を行うため空冷や水冷で冷やす必要がなくなる。
【００１５】
請求項２に記載の発明のインバータ駆動装置は、光ファイバとして熱に強い石英系の光ファイバが使用されているので、パワーモジュール側で高温動作を行っても、プラスティックファイバを使う場合に比べて光ファイバの寿命を長く保つことができ、よって高速なインバータ駆動を支障なく行うことができる。
【００１６】
請求項４に記載の発明のインバータ駆動装置は、パワーモジュールのブートストラップ回路が、受光素子の寄生容量をキャンセルするので、この寄生容量のキャンセルにより、受光素子の高速応答を実現できる。
【００１７】
ここで、各スイッチング素子をオンオフ切り替えする回路に接合トランジスタを適用する場合、この接合トランジスタは蓄積効果があり、仮にこの接合トランジスタをプッシュプル回路として使用した場合は、これらの接合トランジスタにおいてバイアス電流が流れない領域があることから、応答速度が遅くなってしまう。しかしながら、請求項５に記載の発明のインバータ駆動装置は、各スイッチング素子をオンオフ切り替えする回路として、プッシュプル回路を用いずにダイヤモンド差動回路部を適用しているので、高速インバータ駆動を行う場合に、ダイヤモンド差動回路部内の接合トランジスタの入力容量の影響が受けにくくなり、よって、プッシュプル回路に比べて電圧上昇時と電圧下降時にも高速な応答を行うことができる。
【発明を実施するための最良の形態】
【００１８】
図１は本発明の一実施形態に係るインバータ駆動装置及びモータ１１を示すブロック図、図２はインバータ駆動装置の第１パワーモジュール部１３を示す回路図、図３はインバータ駆動装置のドライバ回路１５及び第２パワーモジュール部１７を示す回路図である。尚、図３では、モータ１１のＵ相に係る制御機能要素のみを示しており、Ｖ相及びＷ相に係る制御機能要素はＵ相に係るものと同様であるため図示省略している。
【００１９】
この図１に示したインバータ駆動装置は、例えばハイブリッドカーのエンジンモータを駆動するためのものであって、モータ１１の近傍に配置されて当該モータ１１を駆動する第１パワーモジュール部１３と、モータ１１から離間して設置されてＰＷＭ制御等のインバータ制御を行うドライバ回路１５と、第１パワーモジュール部１３の近傍に設置されてドライバ回路１５からの制御信号に基づき第１パワーモジュール部１３を駆動制御する第２パワーモジュール部１７とを備え、ドライバ回路１５と第１パワーモジュール部１３との間を電気的に分離するために光信号を用いることとし、この光信号を石英系の光ファイバ１９ａ，１９ｂで伝送することで、発熱部であるモータ１１及び両パワーモジュール部１３，１７からドライバ回路１５を離間配置した構成となっている。
【００２０】
この実施形態に使用されるモータ１１は一般的な三相交流電動機であって、車両走行用モータとして使用される。
【００２１】
第１パワーモジュール部１３は、例えば車両のエンジン付近の動力分割機構の近傍に配置されるモータ（三相交流電動機）１１を駆動する三相インバータであって、当該モータ１１の近傍に設置され、図２の如く、モータ１１のＵ相、Ｖ相及びＷ相の各相におけるそれぞれのハイアーム側スイッチング素子として例えばＮチャネルのパワーＭＯＳＦＥＴ２１ａ，２１ｂ，２１ｃを有し、また各相におけるそれぞれのローアーム側スイッチング素子として例えばＮチャネルのパワーＭＯＳＦＥＴ２２ａ，２２ｂ，２２ｃを有する。
【００２２】
ハイアーム側スイッチング素子２１ａ，２１ｂ，２１ｃのドレインは第１の電源Ｖｃｃ１に共に接続され、同じくその各ソースはそれぞれ同相のローアーム側スイッチング素子２２ａ，２２ｂ，２２ｃの各ドレインに接続されている。また、ローアーム側スイッチング素子２２ａ，２２ｂ，２２ｃのソースは共に接地（ＧＮＤ）されている。さらに、各スイッチング素子２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃに対して、これらが電流を流す方向とは反対側に電流を流すフリーホイールダイオード２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃが並列に接続されている。そして、ハイアーム側スイッチング素子２１ａ，２１ｂ，２１ｃの各ソースとローアーム側スイッチング素子２２ａ，２２ｂ，２２ｃの各ドレインとの接続点の電圧が、モータ１１のＵ相、Ｖ相及びＷ相の各相に接続される。尚、図２中の符号２５ａ，２５ｂ，２５ｃ，２６ａ，２６ｂ，２６ｃは、各スイッチング素子２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃのゲート端子を示している。
【００２３】
尚、各スイッチング素子２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃとしては、一般的なインバータで使用されているものであれば図２の構成に限られず、パワー接合トランジスタまたはＩＧＢＴなど、どのようなものが使用されても差し支えない。
【００２４】
ドライバ回路１５は、モータ１１から離間して配置されるもので、例えば車両のインストゥルメントパネルやステアリング付近等の運転席の近傍に配置される。このドライバ回路１５は、モータ１１のＵ相、Ｖ相及びＷ相の各相毎に、ハイアーム側スイッチング用の制御信号を出力する第１の光出力部２８と、ローアーム側スイッチング用の制御信号を出力する第２の光出力部２９とを備える。
【００２５】
各相毎の各光出力部２８，２９は、マイクロコンピュータチップ（図示省略）から与えられる元信号としての電気信号を光信号に変換して光ファイバ１９ａ，１９ｂに送出する構成となっており、元信号がゲート入力されてオン動作するトランジスタ３１，３２と、このトランジスタ３１，３２に直列接続された発光素子３３，３４とを備える。
【００２６】
各トランジスタ３１，３２は、例えばｎｐｎ型のものが使用され、そのエミッタが接地され、そのコレクタが各発光素子３３，３４のカソードに接続され、元信号がハイアクティブ状態のときにオンする。
【００２７】
各発光素子３３，３４は一般的なＬＥＤ等が使用され、そのアノードがそれぞれ抵抗３５，３６を通じて第２の電源Ｖｃｃ２に接続される。そして、トランジスタ３１，３２のオン動作により発光し、その光が光信号として光ファイバ１９ａ，１９ｂの一端に入力される。
【００２８】
第２パワーモジュール部１７は、モータ１１の近傍に設けられた第１パワーモジュール部１３の付近に設置され、あるいは、第１パワーモジュール部１３と同一のケース内に収納されて一体的にユニット化されて設けられており、ドライバ回路１５とは光ファイバ１９ａ，１９ｂを通じて光学的に結合するが、当該ドライバ回路１５からは離間して配置される。この第２パワーモジュール部１７は、図３の如く、モータ１１のＵ相、Ｖ相及びＷ相の各相毎に、ハイアーム側スイッチング用の駆動制御に係る信号処理を行う第１の信号処理部３８と、ローアーム側スイッチング用の駆動制御に係る信号処理を行う第２の信号処理部３９とを備える。
【００２９】
各相毎の各信号処理部３８，３９は、光ファイバ１９ａ，１９ｂを通じてドライバ回路１５から与えられた光信号を受信する受光素子４１，４２と、この受光素子４１，４２自身に発生する寄生容量をキャンセルするための容量解除素子４３，４４と、受光素子４１，４２からの出力に基づいて第１パワーモジュール部１３を駆動するダイヤモンド差動回路部４５，４６とを備える。
【００３０】
各受光素子４１，４２は、一般的なフォトダイオード（ＰＤ）が用いられ、光ファイバ１９ａ，１９ｂと光学的に結合するように、光ファイバ１９ａ，１９ｂの他端に対向配置される。この各受光素子４１，４２の両端は、抵抗４３ａ，４３ｂ，４３ｃ，４３ｄを介して接地されている。
【００３１】
各容量解除素子４３，４４はＦＥＴが使用され、受光素子４１，４２である各フォトダイオードのカソードと第１の電源Ｖｃｃ１との間に介装され、また受光素子４１，４２である各フォトダイオードのアノードがゲート入力され、且つソースフォロワーによりゲート電圧とソース電圧の変化がほぼ等しく設定されている。この各容量解除素子４３，４４は、上述のようにゲート電圧とソース電圧の変化がほぼ等しいという特徴を利用して、各受光素子４１，４２の両端の電圧を変化させないためのブートストラップ回路を構成している。かかるブートストラップ回路としての各容量解除素子４３，４４により、受光素子４１，４２の内部の寄生容量により信号の応答速度が遅くなるのを防ぐことが可能となっている。
【００３２】
各ダイヤモンド差動回路部４５，４６は、第１の電源Ｖｃｃ１とグランドＧＮＤとの間で互いに直列に接続された第１及び第２のトランジスタ５１，５２と、この各トランジスタ５１，５２をそれぞれオンオフするための第３及び第４のトランジスタ５３，５４及び２個の抵抗５５，５６とを備える。
【００３３】
第１のトランジスタ５１はｎｐｎ型のバイポーラ接合トランジスタであって、そのコレクタが第１の電源Ｖｃｃ１に接続され、そのエミッタが第２のトランジスタ５２に接続され、そのベースが第３のトランジスタ５３と抵抗５５との接続点に接続されている。
【００３４】
第２のトランジスタ５２はｐｎｐ型のバイポーラ接合トランジスタであって、そのエミッタが第１のトランジスタ５１のエミッタに接続され、当該第２のトランジスタ５２のコレクタがグランドＧＮＤに接続され、そのベースが第４のトランジスタ５４と抵抗５６との接続点に接続されている。
【００３５】
かかる第１及び第２のトランジスタ５１，５２は、その極性がｎｐｎ型とｐｎｐ型とで逆極性とされ且つ直列に接続されているが、これらは一般的なプッシュプル回路として実現されるのではなく、それぞれの第１及び第２のトランジスタ５１，５２が第３のトランジスタ５３と第４のトランジスタ５４とで個別にオンオフされるダイヤモンド差動回路の構成要素として実現される。
【００３６】
即ち、第３のトランジスタ５３はｐｎｐ型のバイポーラ接合トランジスタであって、そのエミッタが抵抗５５を介して第１の電源Ｖｃｃ１に接続されるとともに第１のトランジスタ５１のベースに接続され、当該第３のトランジスタ５３のコレクタがグランドＧＮＤに接続され、そのベースが受光素子４１，４２のカソードと抵抗４３ｂ，４３ｄとの接続点に接続されている。
【００３７】
また、第４のトランジスタ５４はｎｐｎ型のバイポーラ接合トランジスタであって、そのコレクタが第１の電源Ｖｃｃ１に接続され、そのエミッタが抵抗５６を介してグランドＧＮＤに接続されるとともに第２のトランジスタ５２のベースに接続され、当該第４のトランジスタ５４のベースが受光素子４１，４２のカソードと抵抗４３ｂ，４３ｄとの接続点に接続されている。
【００３８】
そして、この第２パワーモジュール部１７のＵ相、Ｖ相及びＷ相の各相毎の第１のダイヤモンド差動回路部４５における第１のトランジスタ５１のエミッタと第２のトランジスタ５２のエミッタの接続点が、第１パワーモジュール部１３のＵ相、Ｖ相及びＷ相の各相毎のハイアーム側スイッチング素子２１ａ，２１ｂ，２１ｃのゲート端子２５ａ，２５ｂ，２５ｃにそれぞれ１対１で接続される端子５７とされ、またこの第２パワーモジュール部１７のＵ相、Ｖ相及びＷ相の各相毎の第２のダイヤモンド差動回路部４６における第１のトランジスタ５１のエミッタと第２のトランジスタ５２のエミッタの接続点が、第１パワーモジュール部１３のＵ相、Ｖ相及びＷ相の各相毎のローアーム側スイッチング素子２２ａ，２２ｂ，２２ｃのゲート端子２６ａ，２６ｂ，２６ｃにそれぞれ１対１で接続される端子５８とされる。このように、第２パワーモジュール部１７における出力回路として、第１及び第２のトランジスタ５１，５２を一般的なプッシュプル回路として使用するのではなく、これらを第３のトランジスタ５３と第４のトランジスタ５４とで個別にオンオフするダイヤモンド差動回路部４５，４６として実現することで、プッシュプル回路に比べて電圧上昇時と電圧下降時にも高速な応答のできる出力回路を実現している。
【００３９】
上記構成のインバータ駆動装置の動作を説明する。
【００４０】
まず、図示しないマイクロコンピュータチップは、ドライバ回路１５の各相毎の各光出力部２８，２９の各トランジスタ３１，３２を個別にオンオフ切り替えし、各発光素子３３，３４を個別に発光制御する。この各発光素子３３，３４から出力された光は、光信号として各光ファイバ１９ａ，１９ｂの一端に入力され、この光ファイバ１９ａ，１９ｂを通じて、このドライバ回路１５から離間して配置された第２パワーモジュール部１７の各相毎の各信号処理部３８，３９の各受光素子４１，４２に伝送する。
【００４１】
ここで、各受光素子４１，４２に接続された各容量解除素子４３，４４はブートストラップ回路として機能しており、そのソースフォロワーによるゲート電圧とソース電圧の変化がほぼ等しいという特徴を利用して、各受光素子４１，４２の両端の電圧を変化させないようにしているので、各受光素子４１，４２が受光した際には、当該各受光素子４１，４２の内部の寄生容量により信号の応答速度が遅くなる事態が防止される。
【００４２】
このようにして、各受光素子４１，４２が光ファイバ１９ａ，１９ｂから与えられた光信号を受信すると、当該各受光素子４１，４２での光電変換により、これに接続された各ダイヤモンド差動回路部４５，４６の第３及び第４のトランジスタ５３，５４にベース入力が行われる。この場合、両トランジスタ５３，５４は互いに逆極性とされているため、いずれか一方がオンしているときには他方はオフの状態となる。
【００４３】
そして、両トランジスタ５３，５４のうちオンした方からベース入力を受けたいずれかのトランジスタ５１，５２はオンとなる。第１のトランジスタ５１がオンしたとき（このとき第２のトランジスタ５２はオフの状態）には、端子５７，５８の電位は第１の電源Ｖｃｃ１の電位（ハイ信号）となり、よってこのハイ信号が第１パワーモジュール部１３の各スイッチング素子２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃにゲート入力される。逆に、第２のトランジスタ５２がオンしたとき（このとき第１のトランジスタ５１はオフの状態）には、端子５７，５８の電位はグランドＧＮＤの電位（ロー信号）となり、よってこのロー信号が第１パワーモジュール部１３の各スイッチング素子２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃにゲート入力される。
【００４４】
このように、第２パワーモジュール部１７における出力回路として、第１及び第２のトランジスタ５１，５２を一般的なプッシュプル回路として使用するのではなく、これらを第３のトランジスタ５３と第４のトランジスタ５４といったバイアス回路で個別にオンオフするダイヤモンド差動回路部４５，４６として実現する。第１及び第２のトランジスタ５１，５２のような接合トランジスタは蓄積効果があり、これらをプッシュプル回路として使用した場合は、各第１及び第２のトランジスタ５１，５２のバイアス電流が流れない領域があり、応答速度が遅くなってしまう。しかしながら、この実施形態では、第１及び第２のトランジスタ５１，５２をダイヤモンド差動回路部４５，４６の構成要素として使用することで、熱的な補償を行いながら、バイアス回路（第３のトランジスタ５３及び第４のトランジスタ５４）を用いて駆動することで、プッシュプル回路に比べて電圧上昇時と電圧下降時にも高速な応答を行うことができる。
【００４５】
尚、図３に示したドライバ回路１５及び第２パワーモジュール部１７において、モータ１１のＵ相に係る制御機能要素のみを示しているが、上記のドライバ回路１５及び第２パワーモジュール部１７における一連の動作は、マイクロコンピュータチップ（図示省略）による個別制御に基づいて、Ｖ相及びＷ相において同様に実行される。
【００４６】
そして、第１パワーモジュール部１３では、Ｕ相、Ｖ相及びＷ相の各相毎の第２パワーモジュール部１７の端子５７からハイ信号が与えられたときには、各ハイアーム側スイッチング素子（ＮチャネルのパワーＭＯＳＦＥＴ）２１ａ，２１ｂ，２１ｃが個別にオンとなり、また各相毎の第２パワーモジュール部１７の端子５８からハイ信号が与えられたときには、各ローアーム側スイッチング素子（ＮチャネルのパワーＭＯＳＦＥＴ）２２ａ，２２ｂ，２２ｃが個別にオンとなる。これにより、モータ１１のＵ相、Ｖ相及びＷ相の各相に電流が流され、そのインバータ駆動が行われる。
【００４７】
この際、モータ１１及び第２パワーモジュール部１７は発熱するが、光ファイバ１９ａ，１９ｂを用いて、ドライバ回路１５をモータ１１及び第２パワーモジュール部１７の発熱部付近から離間分離して温度環境の違う場所に設置しているので、ドライバ回路１５及びマイクロコンピュータチップ（図示省略）を熱的絶縁することによりこれらの耐久性を向上できるとともに、ドライバ回路１５内の各要素であるトランジスタ３１，３２及び発光素子３３，３４の駆動特性に対する温度の影響を低減することができる。
【００４８】
また、光ファイバ１９ａ，１９ｂでの光伝送を介在させることで、フォトカップラを使用する場合と同様に、電気的絶縁を行うことができ、マイクロコンピュータチップやドライバ回路１５側の各種の半導体素子で発生したノイズが両パワーモジュール部１３，１７に侵入するのを防止でき、よって両パワーモジュール部１３，１７及びモータ１１の誤動作を防止して、安定したモータ１１の駆動を行うことができる。
【００４９】
しかも、光ファイバ１９ａ，１９ｂとして、高温下で使用できる石英系のものを使用しているので、両パワーモジュール側で高温動作を行っても、プラスティックファイバを使う場合に比べて光ファイバ１９ａ，１９ｂの寿命を長く保つことができ、よって高速なインバータ駆動を支障なく行うことができる。
【００５０】
さらに、光ファイバ１９ａ，１９ｂを通じて与えられた光信号を第２パワーモジュール部１７の各受光素子４１，４２で受光する際に、各受光素子４１，４２に接続された各容量解除素子４３，４４はブートストラップ回路として機能しており、そのソースフォロワーによるゲート電圧とソース電圧の変化がほぼ等しいという特徴を利用して、各受光素子４１，４２の両端の電圧を変化させないようにしているので、各受光素子４１，４２が受光した際に、当該各受光素子４１，４２の内部の寄生容量により信号の応答速度が遅くなる事態が防止され、これにより光受信における高速動作を実現することができる。
【００５１】
さらにまた、第１パワーモジュール部１３の各スイッチング素子２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃをオンオフするための第１及び第２のトランジスタ５１，５２をバイアス回路（第３のトランジスタ５３及び第４のトランジスタ５４）を用いて駆動することでダイヤモンド差動回路部４５，４６の構成要素として使用しているので、上述のように、熱的な補償を行いながら、プッシュプル回路に比べて電圧上昇時と電圧下降時にも高速な応答を行うことができる。
【００５２】
尚、上記一実施形態では、両パワーモジュール部１３，１７を一体的にユニット化した例を説明したが、さらにモータ１１自身と一体的にユニット化してもよく、さらにそのモータ１１が取り付けられるエンジンと一体的にユニット化してもよい。あるいは、両パワーモジュール部１３，１７を別々に分離して近接配置するだけでもよい。いずれにしても、両パワーモジュール部１３，１７が一体化されているかどうかに拘わらず、これらをパワーモジュールとして総称できることに変わりない。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施形態に係るインバータ駆動装置の全体的な概要を示すブロック図である。
【図２】本発明の一実施形態に係るインバータ駆動装置の第１パワーモジュールを示す回路図である。
【図３】本発明の一実施形態に係るインバータ駆動装置のドライバ回路及び第２のパワーモジュールを示す回路図である。
【符号の説明】
【００５４】
１１  モータ
１３  第１パワーモジュール部
１５  ドライバ回路
１７  第２パワーモジュール部
１９ａ，１９ｂ  光ファイバ
２１ａ，２１ｂ，２１ｃ  ハイアーム側スイッチング素子
２２ａ，２２ｂ，２２ｃ  ローアーム側スイッチング素子
２３ａ，２３ｂ，２３ｃ，２４ａ，２４ｂ，２４ｃ  フリーホイールダイオード
２５ａ，２５ｂ，２５ｃ，２６ａ，２６ｂ，２６ｃ  ゲート端子
２８，２９  光出力部
３１，３２  トランジスタ
３３，３４  発光素子
３５，３６  抵抗
３８，３９  信号処理部
４１，４２  受光素子
４３，４４  容量解除素子（ブートストラップ回路）
４３ａ，４３ｂ，４３ｃ，４３ｄ  抵抗
４５，４６  ダイヤモンド差動回路部
５１  トランジスタ
５１，５２，５３，５４  トランジスタ
５５，５６  抵抗
５７，５８  端子
Ｖｃｃ１  第１の電源
Ｖｃｃ２  第２の電源
【図１】
2005094900.tif 000003
【図２】
2005094900.tif 000004
【図３】
2005094900.tif 000005