(57)【要約】【課題】ＦＭ受信装置において、デジタルフィルタの演算精度を向上させ、確実にマルチパスひずみを除去する等の適応フィルタを提供する。【解決手段】デジタルフィルタと、デジタルフィルタの出力振幅と基準値との誤差を検出する誤差検出手段と、検出された誤差が最小となるようにタップ係数を更新する係数更新手段とを備える。デジタルフィルタの出力段に遅延回路を更に設けることで、演算負荷を低減する。【選択図】  図３
2005064617.tif 000002
【特許請求の範囲】
【請求項１】
マルチパスによるひずみ成分を含むデジタル受信信号を入力信号としフィルタ演算処理を施して当該ひずみ成分を除去するデジタルフィルタと、前記デジタルフィルタが出力する出力信号の振幅と基準値との誤差を検出する誤差検出手段と、検出された前記誤差が最小となる前記デジタルフィルタのフィルタ特性を予測演算し当該予測演算結果に基づいて前記デジタルフィルタの各タップ係数を更新する係数更新手段とを備えるマルチパスひずみ除去フィルタであって、
前記デジタルフィルタの出力段に遅延回路が設けられていることを特徴とするマルチパスひずみ除去フィルタ。
【請求項２】
前記係数更新手段は、前記デジタルフィルタの各係数倍器に入力される前記入力信号の各遅延値を更に前記遅延回路に同期して遅延させた遅延値と、前記遅延回路で遅延された前記出力信号との相関量を求め、前記遅延回路で遅延された前記出力信号の前記誤差と前記相関量の値とを乗算した乗算値に基づいて前記各タップ係数の更新量を求めることを特徴とする請求項１に記載のマルチパスひずみ除去フィルタ。
【請求項３】
前記係数更新手段は、前記デジタルフィルタの各係数倍器に入力される前記入力信号の各遅延値を更に前記遅延回路に同期して遅延させた遅延値と、前記遅延回路で遅延された前記出力信号との相関量を求め、当該相関量を圧縮変換処理した値と前記遅延回路で遅延された前記出力信号の前記誤差とを乗算した乗算値に基づいて前記各タップ係数の更新量を求めることを特徴とする請求項１に記載のマルチパスひずみ除去フィルタ。
【請求項４】
前記圧縮変換処理は、前記相関量の絶対値の平方根に当該相関量の符号を付与した値に変換する演算処理であることを特徴とする請求項３に記載のマルチパスひずみ除去フィルタ。
【請求項５】
前記係数更新手段は、前記遅延回路で遅延された前記出力信号と、前記デジタルフィルタの各係数倍器に入力される前記入力信号の各遅延値を更に前記遅延回路に同期して遅延させた前記遅延値とを乗算する乗算器と、当該乗算器による乗算値を単位遅延時間保持する記憶手段と、当該乗算値と当該記憶手段の記憶値とを加算する加算器とを備え、当該加算器による加算値を前記相関量の値として演算することを特徴とする請求項２〜４の何れか１項に記載のマルチパスひずみ除去フィルタ。
【請求項６】
前記誤差検出手段は、前記遅延回路で遅延された前記出力信号を自乗する乗算器と、当該乗算器による乗算値を単位遅延時間保持する記憶手段と、当該乗算値と当該記憶手段の記憶値とを加算する加算器と、当該加算器による加算値を前記出力信号の振幅として前記基準値と比較する比較器とを備えていることを特徴とする請求項１〜５の何れか１項に記載のマルチパスひずみ除去フィルタ。
【請求項７】
前記遅延回路は、前記単位遅延時間を整数倍したレイテンシを有するＤフリップフロップ回路であることを特徴とする請求項１〜６の何れか１項に記載のマルチパスひずみ除去フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＭ受信装置に搭載され、受信波に生じたマルチパスひずみを除去するためのマルチパスひずみ除去フィルタに関する。
【０００２】
【従来の技術】
ＦＭラジオ放送においては、受信波のマルチパスひずみによる電波障害が重要な問題となっている。マルチパスひずみは、電波の多重伝搬によって位相及び電界強度が異なる複数の到来電波が相互に干渉しあうことにより、本来振幅が一定であるはずのＦＭ受信波信号に振幅の変動が生じてしまう現象である。特に、カーラジオなど移動体に搭載されるＦＭ受信装置では、移動と共に受信状態が変化するので、激しい振幅変動を伴うマルチパスひずみを受ける場合がある。マルチパスひずみは、ＦＭ復調信号にパルス状のノイズを生じさせ、再生音質を劣化させる一因となっている。
【０００３】
従来、カーラジオ等の移動体ＦＭ受信装置においては、ＡＲＣ（Ａｕｔｏｍａｔｉｃ  Ｒｅｃｅｐｔｉｏｎ  Ｃｏｎｔｒｏｌ）等の制御を行うことで、復調した再生音に含まれるノイズの低減を図っている。しかし、ＡＲＣ制御等によってノイズを低減させる方法は、復調された音のステレオ感など、いわば音質を犠牲にしてノイズを抑制するものであって、マルチパスひずみを根本的に除去するものではなかった。
【０００４】
ところで、近年のデジタル信号処理技術の高速化により、中間周波信号にダウンコンバートしたＦＭ受信波をデジタル信号に変換し、それより後段の検波等の信号処理をデジタル化したデジタルＦＭ受信装置が注目されている。このようなデジタル化されたＦＭ受信装置においては、放送局から受信装置までの伝送路の伝達関数に対して逆特性を有する適応デジタルフィルタを利用してマルチパスひずみを除去することができる。
【０００５】
図１は、ＦＩＲ型フィルタで構成されたマルチパスひずみを除去するための適応デジタルフィルタの例である。このフィルタのタップ係数Ｋｍは、ＣＭＡ（Ｃｏｎｓｔａｎｔ  Ｍｏｄｕｌｕｓ  Ａｌｇｏｒｉｔｈｍ）と呼ばれるアルゴリズムに従って更新される。すなわち、本来振幅が一定であるはずのＦＭ信号の特性に着目し、フィルタを通過した出力信号の包絡線（振幅）と基準値との誤差ｅｒｒが最小になるようにタップ係数Ｋｍを更新し収束させることで、マルチパスひずみを除去するフィルタ特性になるように適応処理を行っている。
【０００６】
【発明が解決しようとする課題】
ところで、従来の適応フィルタにあっては、各係数倍器が出力するすべての信号を加算して求めたフィルタ出力Ｙ（ｔ）から上述のＣＭＡ手法に従って、各タップ係数Ｋｍの更新量を演算周期以内にすべて求めているが、タップ係数Ｋｍを更新するまでの演算負荷が大きいために、この演算過程によって適応フィルタの全体の演算時間が律速されている。つまり、従来の適応フィルタは、クリティカルパスが長く、デジタル演算処理における基準クロックを高く設定できない等、演算処理精度を上げることが困難であった。
【０００７】
本発明はこうした従来の課題に鑑みてなされたものであり、例えば演算精度を向上させ、確実にマルチパスひずみを除去する等のＦＭ受信装置に搭載されるマルチパスひずみ除去フィルタを提供することを目的としている。
【０００８】
【課題を解決するための手段】
本願発明（請求項１）は、マルチパスによるひずみ成分を含むデジタル受信信号を入力信号としフィルタ演算処理を施して当該ひずみ成分を除去するデジタルフィルタと、前記デジタルフィルタが出力する出力信号の振幅と基準値との誤差を検出する誤差検出手段と、検出された前記誤差が最小となる前記デジタルフィルタのフィルタ特性を予測演算し当該予測演算結果に基づいて前記デジタルフィルタの各タップ係数を更新する係数更新手段とを備えるマルチパスひずみ除去フィルタであって、前記デジタルフィルタの出力段に遅延回路が設けられていることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の最も好適な実施の形態について図面を参照しながら説明する。まず、本適応フィルタ１００が搭載されるＦＭ受信装置について説明する。なお、図２は、カーラジオ等のデジタルＦＭ受信装置の構成を表すブロック図である。
【００１０】
同図において、アンテナ回路１０で受信されたＦＭ放送の受信波は、ＲＦ増幅器（高周波増幅器）１１で増幅され、これにより生成されたＲＦ信号が混合器１２へ出力される。混合器１２は、ＰＬＬ回路及びＶＣＯ回路等で構成された局部発信器１３からの局部発信信号とＲＦ信号とを混合することにより、周波数がダウンコンバートされた中間周波信号ＩＦを生成してＡ／Ｄ変換器１４へ供給する。Ａ／Ｄ変換器１４は、所定のサンプリング周期毎に中間周波信号ＩＦをアナログ信号からデジタルサンプル値信号（以下「デジタル信号」）Ｄｉｆに変換する。
【００１１】
デジタル信号に変換された中間周波信号Ｄｉｆは、ＩＦ増幅器（中間周波増幅器）１５で増幅される。ＩＦ増幅器１５は、自動利得制御（ＡＧＣ）機能を有し、受信波の電界強度によらず常に安定した振幅の中間周波信号Ｄｉｆを後段の適応フィルタ１００及びＦＭ検波器１６等へ出力するようになっている。
【００１２】
適応フィルタ１００は、振幅調整された中間周波信号Ｄｉｆに対し、主にマルチパスひずみを除去するためのデジタル信号処理を施して後段のＦＭ検波器１６へ出力する。この適応フィルタ１００の詳細な構成及び動作については後述する。
【００１３】
ＦＭ検波器１６は、適応フィルタ１００を通過した中間周波信号Ｄｉｆに対し、所定の検波方式でデジタル検波処理を施してコンポジェット信号である検波信号Ｄｄｔを生成する。そして、検波信号Ｄｄｔは、オーディオ処理部１７において、受信波の電界強度に基づいたミュート処理またはハイカット制御処理等が施されるとともにステレオ復調され、左右それぞれのオーディオ信号Ｄｓに分離される。
【００１４】
そして、各オーディオ信号Ｄｓは、Ｄ／Ａ変換器１８においてアナログ信号に変換され、後段のオーディオ増幅器１９がアナログのオーディオ信号を増幅しスピーカ２０へ供給することで、受信したＦＭ放送音声を再生するようになっている。
【００１５】
次に、ＦＭ受信波に生じたマルチパスひずみを除去するための適応フィルタ１００について図面を参照しながら説明する。図３は、適応フィルタ１００の構成を表すブロック図である。なお、本来は復素演算が必要になるが、ここでは、入力信号Ｘ（ｔ）の信号周期に対し単位遅延時間τが１／４である場合における簡略構成を示している。この適応フィルタ１００は、Ａ／Ｄ変換後のＦＭ中間周波信号Ｄｉｆを入力信号Ｘ（ｔ）とするＦＩＲ型のデジタルフィルタ１１０と、ＦＭ中間周波信号に生じたマルチパスひずみを除去するいわゆる逆フィルタとして機能するためのフィルタ特性になるように、デジタルフィルタ１１０に対して適応処理する適応処理手段１３０とを備えている。
【００１６】
図３を参照し、デジタルフィルタ１１０の構成を説明する。デジタルフィルタ１１０は、次数ＮのＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）型フィルタで形成され、Ｎ−１個の遅延器１１１〜１１６と、Ｎ個の係数倍器１２１〜１２７と、加算器１２８とを備えている。ここで、デジタルフィルタ１１０の次数Ｎは、入力信号の周波数、フィルタの演算精度、及び演算可能な周期（クリティカルパス）等を考慮して適宜の数に決定される。
【００１７】
デジタルフィルタ１１０への入力信号Ｘ（ｔ）が先頭の遅延器１１１に入力されると、遅延器１１１は、基準クロックに同期して、すなわち単位遅延時間τだけ入力信号Ｘ（ｔ）のサンプル値を保持し後段の遅延器１１２へ出力する。同様に遅延器１１２は、１基準クロック（単位遅延時間τ）分遅延された入力信号の遅延値Ｘ１（ｔ）を後段の遅延器へ出力し、以降の遅延器１１３〜１１６においても、順次、基準クロックに同期して遅延時間を積算させながら入力信号Ｘ（ｔ）の遅延値をシフトさせてゆく。
【００１８】
各係数倍器１２１〜１２７は、入力信号Ｘ（ｔ）、及び各遅延器１１１〜１１６が保持している１，２，〜Ｎ−１単位遅延時間遅延された各遅延値Ｘ（ｔ−１），Ｘ（ｔ−２）〜Ｘ（ｔ−Ｎ＋１）に対し、それぞれのフィルタ係数（以下「タップ係数」という）を乗算して加算器１２８へ出力する。加算器１２８は、これら係数倍された信号を加算して、デジタルフィルタ１１０の出力としての信号Ｙ（ｔ）を後述する遅延回路１９０へ出力する。
【００１９】
次に、デジタルフィルタ１１０に対して適応処理を施す適応処理手段１３０と、デジタルフィルタ１１０の出力タイミングを若干遅らせる遅延回路１９０について説明する。
【００２０】
まず遅延回路１９０は、例えばレイテンシｎのＤフリップフロップから形成され、デジタルフィルタ１１０を通過後の信号Ｙ（ｔ）に対し、単位遅延時間τに対してｎ倍の遅延時間（ｎ×τ時間）だけ値を保持する。そして、基準クロックに同期して、ｎ×τ時間前のデジタルフィルタ１１０の出力信号Ｙ（ｔ−ｎ）を、順次、適応処理手段１３０へ供給する。ここで、レイテンシｎは正の整数であり、本適応フィルタ１００の演算周期に余裕を与えるべく、またフィルタ出力が遅延されることによる影響を生じさせない範囲で、できるたけ小さな数に適宜設定される。
【００２１】
なお、遅延回路１９０が出力する遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）が、本適応フィルタ１００によってフィルタリング処理されるＦＭ中間周波信号の出力として、後段のＦＭ検波器１６へ供給される。
【００２２】
次に、適応処理手段１３０について説明する。なお、適応処理手段１３０は、遅延されたデジタルフィルタ１１０の出力信号Ｙ（ｔ−ｎ）の振幅に相当する包絡線Ｙｅｎｖ（ｔ）が一定になるように、各タップ係数Ｋｍを演算周期毎に更新し最終的に収束させる処理を行っている。
【００２３】
適応処理手段１３０は、遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）の包絡線Ｙｅｎｖ（ｔ−ｎ）を検波する包絡線検波手段１５０と、比較器１８０と、係数更新手段１６０とを備え構成されている。
【００２４】
包絡線検波手段１５０は、数式（１）に基づいて、遅延された出力信号Ｙ（ｔ−ｎ）の包絡線Ｙｅｎｖ（ｔ−ｎ）を検波する。図４（ａ）または（ｂ）は、包絡線検波手段１５０の構成を例示するブロック図である。
【００２５】
図４（ａ）において、包絡線検波手段１５０は、遅延器１５１と、乗算器１５２，１５３と、加算器１５４とを備え構成されている。遅延器１５１は、基準クロックに同期して遅延回路１９０の出力信号Ｙ（ｔ−ｎ）を単位遅延時間τだけ保持し、遅延された出力信号の遅延値Ｙ（ｔ−ｎ−１）を乗算器１５３へ出力する。乗算器１５２，１５３は、遅延回路１９０の出力信号Ｙ（ｔ−ｎ）と更にその遅延値Ｙ（ｔ−ｎ−１）をそれぞれ自乗し、加算器１５４は、乗算器１５２，１５３が出力する各自乗値を加算することで、遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）の包絡線Ｙｅｎｖ（ｔ−ｎ）を求めている。
【００２６】
【数１】
2005064617.tif 000003
【００２７】
包絡線検波手段１５０は、図４（ｂ）に示す構成であってもよい。この場合において、包絡線検波手段１５０は、乗算器１５５と、遅延器１５６と、加算器１５７とを備えている。乗算器１５５は、遅延回路１９０の出力信号Ｙ（ｔ−ｎ）を自乗し、遅延器１５６、及び加算器１５７へ出力する。遅延器１５６は、遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）の自乗値を単位遅延時間τだけ保持し、そのτ時間遅延した値を加算器１５７へ出力する。加算器１５７は、遅延された出力信号Ｙ（ｔ−ｎ）の自乗値と、そのτ時間遅延した値とを加算することで、遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）の包絡線Ｙｅｎｖ（ｔ−ｎ）を求めている。
【００２８】
図４（ｂ）に示す構成の包絡線検波手段１５０によれば、より少ない数の演算器構成で数式（１）に基づく包絡線Ｙｅｎｖ（ｔ−ｎ）を求めることができるので、演算速度が相対的に速くなる。
【００２９】
再び図３において、比較器１８０は、遅延されたフィルタ出力信号の包絡線Ｙｅｎｖ（ｔ−ｎ）から予め値が設定されている基準値Ｙｔｈを減算し、すなわち数式（２）に基づいて誤差ｅｒｒ（ｔ−ｎ）を求め係数更新手段１６０へ出力する。
【００３０】
【数２】
2005064617.tif 000004
【００３１】
係数更新手段１６０は、基準値Ｙｔｈと遅延されたフィルタ出力信号の包絡線Ｙｅｎｖ（ｔ−ｎ）との差である誤差ｅｒｒ（ｔ−ｎ）が最小になるように、各係数倍器１２１〜１２７のタップ係数Ｋｍを更新する。係数更新手段１６０の具体的な構成を図５に示す。なお、図５は、ｍ段目の係数倍器１２４におけるタップ係数Ｋｍを更新する係数更新手段１６０のブロック図であり、０，１，２，〜Ｎ−１段目の各係数倍器１２１〜１２７に対しそれぞれ同様の係数更新手段１６０が設けられている。
【００３２】
次に、図５に基づいて、タップ係数Ｋｍを更新する係数更新手段１６０を代表して説明する。係数更新手段１６０は、ｍ単位遅延時間だけ遅延された入力信号Ｘ（ｔ）の遅延値Ｘｍ（ｔ）と、遅延回路１９０によって遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）と、上述の誤差ｅｒｒ（ｔ−ｎ）を入力変数とし、次の演算時刻で使用するタップ係数Ｋｍ（ｔ＋１）を求め、ｍ段目の係数倍器１２４へ供給する。
【００３３】
具体的には、数式（３−１），（３−２）のタップ係数更新式に基づきタップ係数Ｋｍを更新する。
【００３４】
【数３】
2005064617.tif 000005
【００３５】
図５において、遅延回路１７３は、上述したフィルタ出力を遅延させる遅延回路１９０と同期して動作する。すなわち、係数更新手段１６０に入力された遅延値Ｘｍ（ｔ）は、遅延回路１７３によってｎ×τ時間保持され、この時間だけ遅延された遅延値Ｘｍ（ｔ−ｎ）が後段の乗算器１６１と遅延器１６２へ供給される。また、遅延回路１９０で既に遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）は、乗算器１６１と遅延器１６３へ供給される。
【００３６】
乗算器１６１は、入力信号の遅延値Ｘｍ（ｔ−ｎ）と遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）とを乗算し、後段の加算器１６５へ出力する。また、乗算器１６４は、遅延器１６２，１６３によって更に単位遅延時間τだけ保持された、遅延値Ｘｍ（ｔ−ｎ−１）とフィルタ出力信号Ｙ（ｔ−ｎ−１）とを乗算し、加算器１６５へ出力する。
【００３７】
加算器１６５は、乗算器１６１，１６４が出力する値を加算し、上述の数式（３−２）に基づく値Ｐｍ（ｔ−ｎ）を出力する。なお、ここで値Ｐｍ（ｔ−ｎ）は、入力信号の遅延値Ｘｍ（ｔ−ｎ）と遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）の相関に相当する量であり、相関量とも呼ばれている。
【００３８】
乗算器１６９は、加算器１６５の出力である値Ｐｍ（ｔ−ｎ）と上述の比較器１８０によって求められた誤差ｅｒｒ（ｔ−ｎ）とを乗算し後段の乗算器１７０へ出力する。乗算器１７０は、乗算器１６９の出力値と定数としての減衰係数αとを乗算して減算器１７１の負入力端側へ出力する。なお、減衰係数αは、適宜に設定された正の値であり、フィルタの適応処理においてタップ係数Ｋｍ（ｔ）の収束時間と係数更新の安定性とのバランスを考慮し予め実験的に求められている。
【００３９】
遅延器１７２は、当該演算周期（現時刻における）のタップ係数Ｋｍ（ｔ）を保持しており、タップ係数Ｋｍ（ｔ）を上述した減算器１７１の正入力端側へ出力する。減算器１７１は、当演算周期におけるタップ係数Ｋｍ（ｔ）から、乗算器１７０の出力値を減算することで、次の演算周期におけるタップ係数Ｋｍ（ｔ＋１）を求め、係数倍器１２４へ供給する。これにより、ｍ段目の係数倍器１２４のタップ係数Ｋｍ（ｔ）が更新されるようになっている。
【００４０】
なお、０，１，２，〜Ｎ−１段目のそれぞれの係数倍器１２１〜１２６においても同様の係数更新手段１６０が設けられており、当該演算周期内に各タップ係数Ｋｍ（ｔ）の更新処理が実施される。そして、遅延されたフィルタ出力信号の包絡線Ｙｅｎｖ（ｔ−ｎ）と基準値Ｙｔｈの誤差ｅｒｒ（ｔ−ｎ）が最終的にゼロになるように、各タップ係数Ｋｍ（ｔ）の更新が繰り返えされる。このような各タップ係数Ｋｍ（ｔ）を収束させる演算を行うことで、マルチパスひずみを除去するためのデジタルフィルタ１１０の適応処理が的確に実行される。
【００４１】
なお、上述の相関量の値Ｐｍ（ｔ−ｎ）は、図６に示す構成の演算回路によって演算されるものでもよい。図６は、係数更新手段１６０の構成を表すブロック図であって、他の実施例を示す図である。なお、同図において、図５で示した同一の構成要素を同一符号で示している。
【００４２】
図６に示されるように、遅延回路１７３は、係数更新手段１６０に入力された入力信号の遅延値Ｘｍ（ｔ）をｎ×τ時間遅延させ、遅延値Ｘｍ（ｔ−ｎ）を乗算器１６１へ出力する。また、遅延回路１９０で既に遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）が乗算器１６１へ供給され、乗算器１６１は、これらの値を乗算し、後段の加算器１６５と遅延器１７４へ出力する。遅延器１７４は、乗算された値Ｘｍ（ｔ−ｎ）・Ｙ（ｔ−ｎ）を単位遅延時間τだけ保持し、遅延させた値Ｘｍ（ｔ−ｎ−１）・Ｙ（ｔ−ｎ−１）を加算器１６５へ出力する。
【００４３】
加算器１６５は、乗算器１６１と遅延器１７４の出力と加算することで、数式（３−２）に基づく値Ｐｍ（ｔ−ｎ）を求め、乗算器１６９へ出力する。
【００４４】
図６に示す構成の係数更新手段を有する適応フィルタ１００によれば、より少ない数の演算器で数式（３−２）に基づく相関量の値Ｐｍ（ｔ−ｎ）を求めることができるので、ハードウエア資源の節約と演算速度の向上が図れる。
【００４５】
また、本適応フィルタ１００は、図７に示す構成の係数更新手段１６０により、相関量の値Ｐｍ（ｔ−ｎ）に対して圧縮変換処理を施してタップ係数Ｋｍを更新するものでもよい。ここで、図７は、係数更新手段１６０の構成を表すブロック図であって、他の実施例を示す図である。なお、同図において、図６で示した同一の構成要素を同一符号で示している。
【００４６】
図７において、加算器１６５が出力する相関量の値Ｐｍ（ｔ−ｎ）は、平方根演算器１６６と符号変換器１６７に入力され、数式（４−１）に基づき圧縮変換処理が施された値Ｒｍ（ｔ−ｎ）に変換される。すなわち、平方根演算器１６６は、値Ｐｍ（ｔ−ｎ）の絶対値の平方根を求め後段の乗算器１６８へ出力し、一方、符号変換器１６７は、数式（４−２）で示されるように、値Ｐｍ（ｔ−ｎ）の符号を１または−１に変換して乗算器１６８へ出力する。乗算器１６８は、これらの値を乗算することで、値Ｐｍ（ｔ−ｎ）を数式（５−１），（５−２）で示される圧縮変換処理された値Ｒｍ（ｔ−ｎ）に変換して乗算器１６９へ出力する。そして、数式（６）に基づき、次の演算周期におけるタップ係数Ｋｍ（ｔ＋１）を求めｍ段目の係数倍器１２４へ供給することで、タップ係数Ｋｍ（ｔ）が更新される。
【００４７】
【数４】
2005064617.tif 000006
【００４８】
【数５】
2005064617.tif 000007
【００４９】
【数６】
2005064617.tif 000008
【００５０】
図７に示す構成の係数更新手段１６０を有する適応フィルタ１００によれば、入力信号の遅延値Ｘｍ（ｔ−ｎ）と遅延されたフィルタ出力信号Ｙ（ｔ−ｎ）の相関量である値Ｐｍ（ｔ−ｎ）に対し、数式（４−１）に基づく圧縮変換処理が施されているため、演算処理の過程で生じる数値のオーバフロー、または端数の切り捨て等の誤差を回避し、タップ係数Ｋｍ（ｔ）を速くかつ確実に収束させることができる。
【００５１】
なお、相関量としての値Ｐｍ（ｔ−ｎ）を値Ｒｍ（ｔ−ｎ）に変換する上述の圧縮変換処理は、平方根を求める変換関数に限定されるものではなく、例えば立方根等、更に多次の累乗根を求める関数に基づくものでも上述と同様の有利な効果が得られる。
【００５２】
かかる構成の適応フィルタ１００によれば、デジタルフィルタ１１０の出力段に遅延回路１９０を設け、デジタルフィルタ１１０の演算出力を若干遅らせたフィルタ出力Ｙ（ｔ−ｎ）と、遅延回路１９０に同期して遅延させた入力信号の遅延値Ｘｍ（ｔ−ｎ）に基づいて適応処理手段１３０による適応処理を行っている。このため、加算器１２８によって出力されるデジタルフィルタ１１０の出力信号Ｙ（ｔ）から、各タップ係数Ｋｍ（ｔ）を求めるまでの演算負荷を低減させることができるので、デジタル演算処理の基準クロックをより高く設定することができる。また、デジタルフィルタ１１０のタップ次数Ｎを増加させることもできる。これらのことから、フィルタリング処理の演算精度を向上させることができるとともに、デジタルフィルタ１１０に対する適応処理が適正かつ確実に実行される。
【００５３】
なお、上述した実施例では本発明をＦＩＲ型で構成されたデジタルフィルタに適用した例を示したが、本発明はＦＩＲ型のデジタルフィルタに限定するものではなく、ＩＩＲ型のデジタルフィルタ等にも適用できることは言うまでもない。
【図面の簡単な説明】
【図１】従来の適応フィルタの構成を表すブロック図である。
【図２】本発明の実施形態に係るＦＭ受信装置の構成を表すブロック図である。
【図３】本発明の実施形態に係る適応フィルタの構成を表すブロック図である。
【図４】図３に示した包絡線検波手段の構成を表すブロック図である。
【図５】図３に示した係数変更手段の構成を表すブロック図である。
【図６】図３に示した係数変更手段の他の構成を表すブロック図である。
【図７】図３に示した係数変更手段の更に他の構成を表すブロック図である。
【符号の説明】
１００  …適応フィルタ
１１０  …デジタルフィルタ
１１１〜１１６  …遅延器
１２１〜１２７  …係数倍器
１２８  …加算器
１３０  …適応処理手段
１５０  …包絡線検波手段
１６０  …係数更新手段
１８０  …比較器
１９０  …遅延回路
Ｘ  …入力信号
Ｙ  …出力信号
ｅｒｒ  …誤差
Ｙｅｎｖ  …包絡線
Ｙｔｈ  …基準値
Ｋｍ  …タップ係数
【図１】
2005064617.tif 000009
【図２】
2005064617.tif 000010
【図３】
2005064617.tif 000011
【図４】
2005064617.tif 000012
【図５】
2005064617.tif 000013
【図６】
2005064617.tif 000014
【図７】
2005064617.tif 000015