(57)【要約】【課題】MRAMメモリセルにより正確な書込みを行うための手段を提供する。【解決手段】本発明は、磁気メモリセルを含む。磁気メモリセルは、予め設定された磁化を有する基準層(320)を含む。障壁層(330)が基準層(320)に隣接して形成される。センス層(340)が障壁層(330)に隣接して形成される。第１の書込み導線(310)が基準層(320)に電気的に接続される。磁気メモリセルはさらに、ギャップを有する第２の書込み導線(350)を含み、このギャップは、センス層(340)の少なくとも一部分によって充填される。第２の書込み導線(350)を流れる書込み電流の少なくとも一部は、センス層(340)の部分を通って流れる。この書込み電流はセンス層(340)の温度を上昇させる。【選択図】図３
2005086203.tif 000002
【特許請求の範囲】
【請求項１】
磁気メモリセルであって、
予め設定された磁化を有する基準層（３２０）と、
前記基準層（３２０）に隣接する障壁層（３３０）と、
変更可能な磁化を有し、前記障壁層（３３０）に隣接するセンス層（３４０）と、
前記基準層（３２０）に電気的に接続される第１の書込み導線（３１０）と、
前記センス層（３４０）の少なくとも一部により充填されるギャップを有する第２の書込み導線（３５０）
とを備え、
前記第２の書込み導線（３５０）を流れる書込み電流は前記センス層（３４０）の一部中に少なくとも部分的に流れ、該書込み電流は前記センス層（３４０）の温度を上昇させることからなる、磁気メモリセル。
【請求項２】
前記センス層はさらに、
強磁性層と、
反強磁性層
とを含む、請求項１に記載の磁気メモリセル。
【請求項３】
前記センス層はさらに、
第１のサブセンス層（５４２）と、
第２のサブセンス層（５４６）と、
前記第１のサブセンス層（５４２）と前記第２のサブセンス層（５４６）との間にあるスペーサ層（５４４）
とを備えることからなる、請求項１に記載の磁気メモリセル。
【請求項４】
前記第１のサブセンス層（５４２）および前記第２のサブセンス層（５４６）は磁性材料を含むことからなる、請求項３に記載の磁気メモリセル。
【請求項５】
前記スペーサ層（５４４）は非磁性材料を含むことからなる、請求項３に記載の磁気メモリセル。
【請求項６】
前記センス層（３４０）を流れる書込み電流が前記センス層（３４０）の温度を上昇させ、前記センス層（３４０）の保磁力は、前記センス層（３４０）の温度が上昇するのに応じて減少することからなる、請求項１に記載の磁気メモリセル。
【請求項７】
基板（６１０）上に層を形成する磁気メモリセルのグループであって、請求項１に記載の複数の磁気メモリセルを含む、磁気メモリセルのグループ。
【請求項８】
共通の第２の書込み導線が、前記グループの前記磁気メモリセルのそれぞれの前記センス層の部分に書込み電流を流すことからなる、請求項７に記載の磁気メモリセルのグループ。
【請求項９】
請求項１に記載の磁気メモリセルの第１のグループを備える磁気メモリ構造であって、
前記第１のグループが、
基板（６１０）に隣接して形成される第１のグループの第１の層であって、第１の複数の磁気メモリセルを備える第１のグループの第１の層と、
前記第１の層に隣接して形成される第１のグループの第２の層であって、第２の複数の磁気メモリセルを備える第１のグループの第２の層と、
前記第１の複数の磁気メモリセルおよび前記第２の複数の磁気メモリセルのそれぞれに接続される共通の第１のグループの導体
とを備えることからなる、磁気メモリ構造。
【請求項１０】
前記第１の複数の磁気メモリセルと前記第２の複数の磁気メモリセルのうちの少なくとも一方が選択される場合、前記第１の共通の導体を流れる電流は、前記第１の複数の磁気メモリセルと前記第２の複数の磁気メモリセルのうちの少なくとも一方を加熱することからなる、請求項９に記載の磁気メモリ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に電子メモリに関する。より詳細には、本発明は磁気メモリセル構造に関する。
【背景技術】
【０００２】
不揮発性メモリは、メモリに接続される電源がオフされるときでも、その内容（データ）を保持するメモリである。磁気ランダムアクセスメモリ（ＭＲＡＭ）は１つのタイプの不揮発性メモリである。ＭＲＡＭは、ＭＲＡＭ内のＭＲＡＭセルの磁化の向きを設定することにより、論理状態、すなわちビットを格納することを含む。磁化の向きは、ＭＲＡＭセルへの電源がオフされるときでも保持される。
【０００３】
図１はＭＲＡＭセル１００を示す。ＭＲＡＭメモリセル１００は、軟磁性領域１２０と、誘電体領域１３０と、硬磁性領域１１０とを備える。軟磁性領域１２０内の磁化の向きは一定ではなく、矢印Ｍ１によって示されるように２つの安定した向きを示すことができる。硬磁性領域１１０（ピン止めされた磁性領域とも呼ばれる）は、矢印Ｍ２によって示されるように、一定の磁気的な向きを有する。誘電体領域１３０は一般的に、軟磁性領域１２０と硬磁性領域１１０との間を絶縁する。
【０００４】
ＭＲＡＭメモリセルは一般的に、ワード線（ＷＬ：ワードライン）とビット線（ＢＬ：ビットライン）とが交差する場所に近接して配置される。ワード線およびビット線は、メモリセルの磁気的な状態を設定するために、あるいはメモリセルの既存の磁気的な状態を検知するために用いることができる。また図１は、同じくＭＲＡＭメモリセル１００の磁気的な状態を設定するために用いることができる隣接ワード線（または近接ワード線ともいう）も含む。隣接ワード線の中に流れる電流Ｉによって、矢印１５０によって示されるような磁界が誘導されることができる。誘導された磁界は、ＭＲＡＭメモリセル１００の磁気的な状態を設定することができる。
【０００５】
前述したように、軟磁性領域１２０の磁化の向きは２つの安定した向きを示すことができる。これら２つの向きは、硬磁性領域１１０の磁気的な向きに対して平行か、反平行かのいずれかであり、ＭＲＡＭメモリセル１００の論理状態を決定する。
【０００６】
ＭＲＡＭメモリセルの磁気的な向きは、ワード線およびビット線の中に流れる電流を制御することによって、それゆえその電流によって誘導される対応する磁界によって設定される（書き込まれる）ことができる。ワード線およびビット線は共同して、選択されたメモリセルの磁化の向きを切り替える（すなわち、メモリセルに書込みを行う）よう動作するので、ワード線とビット線はまとめて書込み線と呼ぶことができる。さらに、書込み線は、メモリセルに格納された論理値を読み出すためにも用いることができる。ビット線およびワード線に加えられる電流は、ビット線およびワード線の中に流れる電流の方向に依存して、それゆえビット線およびワード線の中に流れる電流によって生成される誘導された磁界の方向に依存して、軟磁性層の磁化の向きを設定する。
【０００７】
ＭＲＡＭメモリセルは、ＭＲＡＭメモリセルの両端の抵抗を検知することにより読み出される。その抵抗は、ワード線およびビット線を通して検知される。一般的に、磁気メモリセルの論理状態（たとえば、「０」あるいは「１」）は、データ層および基準層内の磁化の相対的な向きによって決まる。たとえば、トンネル磁気抵抗メモリセル（トンネル接合メモリセル）では、データ層および基準層の両端に電位バイアスが印加されると、中間層（通常はトンネル障壁層と呼ばれる薄い誘電体層）を通して、データ層と基準層との間で電子が移動する。障壁層を通って電子が移動する現象は、量子力学的トンネル現象あるいはスピントンネル現象と呼ばれる場合もある。論理状態は、メモリセルの抵抗を測定することにより求めることができる。たとえば、そのデータ記憶層内の全体的な磁化の向きが基準層のピン止めされた磁化の向きに対して平行である場合には、その磁気メモリセルは低抵抗の状態にある。逆に、そのデータ記憶層内の全体的な磁化の向きが基準層のピン止めされた磁化の向きに対して反平行である場合には、そのトンネル接合メモリセルは高抵抗の状態にある。先に述べたように、磁気メモリセルに格納されるビットの論理状態は、外部磁界を印加して、データ層の全体的な磁化の向きを変更することにより書き込まれる。外部からの磁界は切替え磁界と呼ばれる場合もあり、磁気メモリセルを高抵抗状態と低抵抗状態との間で切り替える。
【０００８】
図２はＭＲＡＭメモリセルのアレイ２１０を示す。各ＭＲＡＭメモリセルの論理状態は、ビット線（ＢＬ）およびワード線（ＷＬ）を通る外部から印加される磁界によって磁気的に設定されることができる。一般的に、ビット線およびワード線の選択は、行デコーダ２２０および列デコーダ２３０を通して行われる。メモリセルの論理状態はセンス増幅器２４０によって決定される。
【０００９】
ＭＲＡＭメモリセルのアレイ２１０は半選択誤り（half-select error。または、半選択エラー）を受ける可能性がある。メモリセルは、特定のビット線（ＢＬ）を選択し、および特定のワード線（ＷＬ）を選択することによって選択される。半選択誤りは、選択されたビット線および選択されないワード線に関連付けられるメモリセルが状態を変更するときに、または選択されないビット線および選択されたワード線に関連付けられるメモリセルが状態を変更するときに生じる。半選択誤りが、ＭＲＡＭメモリの性能を劣化させるのは明らかである。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ＭＲＡＭメモリセルの半選択誤りを最小限に抑えることが望ましい。さらに、ＭＲＡＭメモリは高密度であり、電力消費が少ないことが望ましい。
【課題を解決するための手段】
【００１１】
本発明は、磁気メモリセルを構成するための装置および方法を含む。その装置および方法は半選択誤りの低減を可能にする。さらに、その磁気接合メモリは高密度であり、電力消費が少ない。
【００１２】
本発明の一実施形態は磁気メモリセルを含む。その磁気メモリセルは、予め設定された磁化を有する基準層を含む。基準層に隣接して障壁層（またはバリア層）が形成される。障壁層に隣接してセンス層が形成される。第１の書込み導線が基準層に電気的に接続される。その磁気メモリセルはさらに、ギャップを有する第２の書込み導線を含み、ギャップはセンス層の少なくとも一部によって充填される。第２の書込み導線の中に流れる書込み電流は、センス層の一部の中に少なくとも部分的に流され、その書込み電流はセンス層の温度を上昇させる。
【００１３】
本発明の別の実施形態は磁気メモリセルのグループを含み、その磁気メモリセルのグループは基板上に１つの層を形成する。各磁気メモリセルは、予め設定された磁化を有する基準層を含む。基準層に隣接して障壁層が形成される。障壁層に隣接してセンス層が形成される。第１の書込み導線が基準層に電気的に接続される。第２の書込み導線はギャップを含み、ギャップはセンス層の少なくとも一部よって充填される。その磁気メモリセルのグループはさらに、磁気メモリセルに電気的に接続されている第２の書込み導線を含み、共通の書込み導線が、そのグループの各磁気メモリセルのセンス層の部分の中を流れる書込み電流のための導電性経路を提供する。
【００１４】
本発明の他の態様および利点は、本発明の原理を例示する添付の図面とともに以下に記載される詳細な説明から明らかになるであろう。
【実施例】
【００１５】
例示のための図面に示されるように、本発明は、磁気メモリセルを構成するための装置および方法において具現される。その装置および方法は半選択誤りの低減を可能にする。さらに、その磁気接合メモリは高密度であり、電力の消耗が少ない。
【００１６】
図３は、本発明の一実施形態による磁気メモリセルを示す。その磁気メモリセルは、センス（データ）層３４０と、障壁層３３０と、基準層３２０とを備える。第１の導線３１０が基準層３２０に電気的に接続され、第２の導線３５０がセンス層３４０に電気的に接続される。
【００１７】
第２の導線３５０は、センス層３４０の少なくとも一部が配置されるギャップを含む。第２の導線３５０の中に流れる電流（Ｉｗｒｉｔｅ）は、センス層３４０の中にも流れる。電流（Ｉｗｒｉｔｅ）は２つの目的を果たすことができる。第１の目的は、センス層３４０の磁化の向きの設定を助けるのを含む。すなわち、電流（Ｉｗｒｉｔｅ）の第１の目的は、磁気メモリセルのセンス層３４０に書込みを行うのを助けることである。第２の目的は、磁気メモリセルのセンス層３４０を加熱することを含むことができる。センス層３４０の中を電流が流れるとき、センス層３４０の抵抗が電力を消耗する。消耗された電力によって、センス層３４０が加熱されるようになる。後に詳細に記載されるように、センス層３４０を加熱することにより、センス層３４０に書込みを行うために必要とされる磁界強度を低減することができる。磁気メモリセルを選択的に加熱することにより、選択されたメモリセルに書込みを行うために必要とされる磁界強度が選択的に低減される。この特徴を、半選択誤りを低減するために用いることができる。
【００１８】
基準層３２０は、単一の材料層または複数の材料層を含むことができる。たとえば、基準層３２０は、１つまたは複数の強磁性材料を含むことができる。そのような材料は、ニッケル鉄、ニッケル鉄コバルト、コバルト鉄、あるいはニッケル鉄及びコバルトからなる他の磁性合金を含むことができる。基準層３２０は、プラチナマンガン（platinum manganese）あるいはイリジウムマンガン（iridium manganese）のような反強磁性材料を含むこともできる。障壁層３３０は、酸化アルミニウム、窒化アルミニウム、酸化シリコン、窒化シリコンおよび／または他の絶縁性材料を含むことができる。センス層３４０は１つまたは複数の強磁性材料を含むことができる。そのような材料は、ニッケル鉄、ニッケル鉄コバルト、コバルト鉄、あるいはニッケル鉄及びコバルトからなる他の磁性合金を含むことができる。
【００１９】
図４は、本発明の一実施形態による別の磁気メモリセルを示す。この実施形態のセンス層は強磁性層４４２と反強磁性層４４４とを備える。一般に、反強磁性層４４４は磁気メモリセルの温度依存性を決定する。すなわち、反強磁性層４４４は、温度の変動による、センス層の保磁力の変化を決定する。この実施形態は、保磁力の温度依存性が、強磁性層の温度依存性ではなく、反強磁性層の温度依存性によって制御できるという特徴を提供する。これにより、センス層保磁力の所望の温度依存性を生成する際の自由度を高めることができる。
【００２０】
図３および図４は、第２の導線のギャップ内に物理的に配置されるセンス層の部分を示す。別の実施形態は、ギャップ内に物理的に配置される基準層３２０の部分を含む。基準層３２０のその部分の中を流れる電流も磁気メモリセルを加熱することができ、磁気メモリセルに書込みを行うために必要とされる磁界強度の低減を可能にする。
【００２１】
図５は、本発明の一実施形態による別の磁気メモリセルを示す。この実施形態のセンス層は、第１のサブセンス層５４２と第２のサブセンス層５４６とを備える。第１のサブセンス層５４２および第２のサブセンス層５４６はスペーサ層５４４によって分離される。スペーサ層５４４は、２つのサブセンス層５４２、５４６間で直に強磁性交換が生じるのを防いでおり、すなわち、２つのサブセンス層５４２、５４６間の強磁性交換を媒介する。一般に、第１のサブセンス層５４２の磁気的な向きが、メモリセルの磁気的な（論理）状態を決定する。一般に、第１のサブセンス層５４２の磁化の方向は、第２のサブセンス層５４６の磁化の方向と反対である。一般に、第１のサブセンス層５４２および第２のサブセンス層５４６の磁化の方向は、導体３５０の中を流れる電流（Ｉｗｒｉｔｅ）の方向と直交する。
【００２２】
図５の磁気メモリセルは、スペーサ層５４４がサブセンス層５４２、５４６の加熱を容易にするように構成されることができる。この構成の場合、スペーサ層５４４は、Ａｌ２Ｏ３またはＡｌＮのような絶縁体から、あるいはＴａまたはＴａＮのような高抵抗の材料から形成されることができる。絶縁性あるいは高抵抗のスペーサ層５４４は、Ｉｗｒｉｔｅをサブセンス層５４２、５４６の中に流れるように限定する（閉じ込める）。
【００２３】
代替的には、図５の磁気メモリセルは、スペーサ層５４４が、サブセンス層５４２、５４６の加熱を容易にするのではなく、主に、サブセンス層５４２、５４６に書込みを行う（磁気的な向きを設定する）のを助けるために、電流が流れるための導電性経路を提供するように構成されることができる。この構成の場合、スペーサ層５４４はＲｕまたはＣｕから形成されることができる。
【００２４】
サブセンス層５４２、５４６はそれぞれ１つまたは複数の強磁性材料を含むことができる。そのような材料はニッケル鉄、ニッケル鉄コバルト、コバルト鉄、あるいはニッケル鉄及びコバルトからなる他の磁性合金を含むことができる。他の強磁性材料には、ＣｏＺｒＮｂあるいはＣｏＦｅＢのようなアモルファス合金が含まれる。
【００２５】
図６は、基板上に１つの層を形成する磁気メモリセルのグループを示す。この第１のグループは磁気メモリセル１Ａ、１Ｂ、１Ｃ、１Ｄを含む。その磁気メモリセルのグループは共通の第２の導体６２０を含む。選択されると、その共通の第２の導体によって、そのグループの全ての磁気メモリセル１Ａ、１Ｂ、１Ｃ、１Ｄのセンス層の中に電流が流れるようになる。そのグループ内の磁気メモリセル１Ａ、１Ｂ、１Ｃ、１Ｄは、第１の導線６３０によって個別に選択されることができる。一般的に（必ずしもそうではないが）、共通の第２の導体６２０の選択によって、磁気メモリセル１Ａ、１Ｂ、１Ｃ、１Ｄのセンス層が加熱されるようになり、それにより、磁気メモリセル１Ａ、１Ｂ、１Ｃ、１Ｄがより容易に書き込まれるようになる。さらに、磁気メモリセル１Ａ、１Ｂ、１Ｃ、１Ｄのセンス層の中を流れる電流は、磁気メモリセル１Ａ、１Ｂ、１Ｃ、１Ｄのセンス層に書込みを行うのを助けることもできる。この実施形態は、任意の数の磁気メモリセルからなるグループを含むことができる。
【００２６】
図６の磁気メモリセルは、図３、図４あるいは図５に示される磁気メモリセルを含むことができる。
【００２７】
図７は、磁気メモリセル１Ａ、１Ｂ、１Ｃの第１のグループと、磁気メモリセル２Ａ、２Ｂ、２Ｃの第２のグループとを示す。一般的に、一度に、１つのグループのメモリセルのみが選択される。磁気メモリセル２Ａ、２Ｂ、２Ｃの第２のグループも共通の第２の導体７２０を含む。一般的に（必ずしもそうではないが）、共通の第２の導体７２０の選択によって、磁気メモリセル２Ａ、２Ｂ、２Ｃのセンス層が加熱されるようになり、それにより、磁気メモリセル２Ａ、２Ｂ、２Ｃがより容易に書き込まれるようになる。さらに、磁気メモリセル２Ａ、２Ｂ、２Ｃを流れる電流は、磁気メモリセル２Ａ、２Ｂ、２Ｃのセンス層に書込みを行うのを助けることもできる。
【００２８】
この実施形態はメモリセルの３つ以上のグループを含むことができる。各グループは任意の数の磁気メモリセルを含むことができる。図７の磁気メモリセルは、図３、図４あるいは図５に示される磁気メモリセルを含むことができる。
【００２９】
図８は、本発明の一実施形態による積重された磁気メモリ構造を示す。以下に記載されるように、この実施形態は磁気メモリセルの２つの層を含む。しかしながら、本発明は、積重されたメモリセルの任意の数の層を含むことができる。
【００３０】
その磁気メモリセルは一般的に、図３、図４、図５に示されるような磁気メモリセルを含む。
【００３１】
第１の層８１０が基板８７０に隣接して形成される。第１の層８１０は、第１の複数の磁気メモリセル８１１、８１３、８１５を備える。第１の複数の磁気メモリセル８１１、８１３、８１５はそれぞれ、第１の共通の導体８４０に電気的に接続される。第１の複数の磁気メモリセルはそれぞれ、対応する第１の選択導線８１２、８１４、８１６にも電気的に接続される。第１の選択導線８１２、８１４、８１６は列選択導線にすることができる。
【００３２】
一般的に、特定の磁気トンネル接合に書込みを行うには、対応する第１の選択導線および対応する共通導体の中に電流を流す必要がある。たとえば、第１の磁気トンネル接合８１１に書込みを行うには、一般的に、第１の選択導線８１２および第１の共通導体８４０の中に電流を流す必要がある。第１の導線８１２の中に流れる電流は、磁気トンネル接合に対して第１の向きを有する磁界Ｈｘを生成し、共通導体８４０の中に流れる電流は、磁気トンネル接合に対して第２の向きを有する磁界Ｈｙを生成する。共通導体８４０の中に電流が流れる結果として、磁気トンネル接合８１１（およびトンネル接合８１３、８１５、８２１、８２３、８３５）のジュール加熱が生じうる。
【００３３】
第１の実施形態では、磁気メモリセル８１１は、導線８１２の中の電流によって生成される磁界Ｈｘと、共通導体８４０および磁気メモリセル８１２のセンス層の中に流れる電流によって与えられる熱との組み合わせによって、書込みのために選択される。センス層の温度が上昇することによって、導線８１２内の電流によって生成される磁界がメモリセルの磁気的な状態を切り替えるのに十分なポイントまで、その保磁力が減少する。磁気メモリセルの保磁力の温度依存性の一例が図９Ａに示されている。加熱されるメモリセルは、Ｈ１として示される切替え磁界を有する。たとえば、導体８４０の電流がメモリセル８１１をＴｗｒｉｔｅまで加熱するとき、印加される磁界Ｈｗｒｉｔｅは加熱されたメモリ素子８１１を切り替えるだけの十分な大きさを有するが、導線８１２を共有する加熱されていないメモリセルを切り替えるほど大きくはない。
【００３４】
第２の実施形態では、共通導体８４０の中を流れる電流の主な役割は、磁気メモリセル８１１のセンス層に磁界Ｈｙを与えることである。この実施形態では、磁気メモリセル８１１は、導線８１２の中を流れる電流から生成される磁界Ｈｘと、共通導体８４０およびメモリセル８１１のセンス層の中を流れる電流から生じる磁界Ｈｙとの組み合わせによって、書込みのために選択される。Ｈｘ磁界およびＨｙ磁界の組み合わせはメモリセルの磁気的な状態を切り替えるだけの十分な磁界を与えるのに対して、Ｈｘ磁界あるいはＨｙ磁界だけでは、メモリセルの状態を切り替えることはできない。切替え磁界のＨｘ磁界およびＨｙ磁界への依存性が図９Ｂに示されている。
【００３５】
第３の実施形態では、共通導体８４０内の電流が、メモリセル８１１のセンス層に磁界Ｈｘおよびジュール加熱の両方を与えることを含む。この実施形態では、メモリセルの書込みは、導線８１２の中を流れる電流から生じる磁界Ｈｘと、共通導体８４０の中を流れる電流から生じる磁界Ｈｙと、センス層の中を流れる電流に起因するメモリセル８１１の温度の上昇との組み合わせによって生じる。
【００３６】
磁気メモリセルから読出しを行うには、磁気メモリセルの２つの端子それぞれの間を電気的に接続する必要がある。磁気メモリセルを読み出すには、磁気メモリセルの抵抗を検知する必要がある。
【００３７】
図８に示されるように、磁気メモリセルの第２の層８２０が磁気メモリセルの第１の層８１０上に形成される。その第２の層８２０は、第２の複数の磁気メモリセル８２１、８２３、８２５を含む。図８の磁気メモリ構造はさらに、第２の複数の磁気メモリセル８２１、８２３、８２５に隣接して形成される第２の共通導体８５０を含むことができる。
【００３８】
基板８７０は第１の選択トランジスタＱ１および第２の選択トランジスタＱ２を備えることができる。第１の選択トランジスタＱ１および第２の選択トランジスタＱ２の両方がオンにされると、第１の共通導体８４０および第２の共通導体８５０の中に電流が流れる。一般的に、第１の層８１０の磁気メモリセル８１１、８１３、８１５、あるいは第２の層８２０の磁気メモリセル８２１、８２３、８２５の少なくとも一方に書込みを行うときに、第１の選択トランジスタＱ１および第２の選択トランジスタＱ２の両方が選択される。第１の共通導体８４０および第２の共通導体８５０は、磁気メモリセルに書込みを行うときにのみオンにされる必要がある。
【００３９】
一実施形態では、第２の選択トランジスタＱ２が第１の共通導体８４０および第２の共通導体８５０の中を流れる電流を制御することを含む。共通導体８４０、８５０が電流を引き込むことになるとき、第２の選択トランジスタＱ２のゲート（Ｇ２）に共通導体イネーブルコントロールが接続され、第２の選択トランジスタＱ２をオンにする。第２の選択トランジスタＱ２のソース（Ｓ２）はグランドに接続され、第２の選択トランジスタＱ２のドレイン（Ｄ２）は導線を介して第２の共通導体８５０に接続される。
【００４０】
一実施形態では、第１の選択トランジスタＱ１が行選択および共通導体コントロールを提供することを含む。第１の選択トランジスタＱ１のゲート（Ｇ１）に行イネーブルコントロールが接続される。ＶｒｅａｄセンスまたはＶＨ（共通導体のための電圧）（Ｖｒｅａｄ／ＶＨ）が第１の選択トランジスタ（Ｑ１）のドレイン（Ｄ１）に接続される。第１の選択トランジスタＱ１のソース（Ｓ１）は第１の共通導体８４０に接続される。積重された磁気メモリセル構造の電気的な接続をさらに明瞭にするために、後で回路図を示す。
【００４１】
第１の層８１０の磁気メモリセル８１１、８１３、８１５、または第２の層８２０の磁気メモリセル８２１、８２３、８２５の少なくとも一方を読み出すには、第１の選択トランジスタＱ１が選択されることのみを必要とする。選択されたトランジスタを用いて、選択導線８１２、８１４、８１６、８２２、８２４、８２６のうちの１つと選択されたトランジスタとの間に配置される磁気メモリセルの抵抗状態を検知することができる。前述したように、各磁気メモリセルの抵抗状態は、磁気メモリセルの論理状態を決定する。
【００４２】
導線８３１、８３３、８３５、８３７は、第１の共通導体８４０、第２の共通導体８５０、選択トランジスタＱ１、Ｑ２の間の電気的な接続を提供する。
【００４３】
基板８７０はシリコンのような任意の標準的な基板材料を含むことができる。
【００４４】
導線８１２、８１４、８１６、８２２、８２４、８２６、８３１、８３３、８３５、８３７、８４０、８５０は、アルミニウム、銅あるいは金のような任意の一般的に受け入れられている導電性材料を含むことができる。
【００４５】
図９Ｂは、先に記載された第２の実施形態に合致する磁気メモリセルの軟磁性領域の磁気的な向きを「反転」あるいは変更するために必要とされる磁界強度を示す。たとえば、図９Ｂのプロットの第１象限９０５は、種々の値のＨｙ磁界が印加される場合に、ＭＲＡＭメモリセルの磁気的な状態を変更するために必要とされるＨｘ磁界を示す。第１の切替えポイント９１０は、Ｈｙ磁界強度が第１のレベルＨｙ１の場合に、メモリセルの磁気的な状態を変更するために必要とされるＨｘ磁界強度が第１のレベルＨｘ１であることを示唆する。第２の切替えポイント９２０は、Ｈｙ磁界強度が第２のレベルＨｙ２の場合に、メモリセルの磁気的な状態を変更するために必要とされるＨｘ磁界の強度が第２のレベルＨｘ２であることを示唆する。第２の切替えポイント９２０の必要とされるＨｘ２磁界強度は、第１の切替えポイント９１０の必要とされるＨｘ１磁界強度よりも大きい。
【００４６】
図１０は、２つの異なるＭＲＡＭセル温度についての、ＭＲＡＭメモリセルの状態を変更するために必要とされる外部から印加される磁界強度を示すプロットである。第１の曲線１０１０は、第１の温度の場合の、磁気メモリセルの磁気的な向きを変更あるいは反転するために必要とされる磁界強度を示す。第２の曲線１０２０は、第２の温度の場合の、磁気メモリセルの磁気的な向きを変更あるいは反転するために必要とされる磁界強度を示す。
【００４７】
線１０３０によって示されるように、一定のＨｙ磁界の場合に磁気メモリセルの状態を変更するために必要とされるＨｘ磁界を観察することにより、磁気メモリセルの状態を変更する能力に温度が及ぼす影響を観察することができる。線１０２０によって示されるように、一定のＨｙ磁界Ｈｙ１の場合に、必要とされるＨｘ磁界強度は、第１の温度ではＨｘ１であり、第２の温度ではＨｘ’である。第２の温度が第１の温度よりも高いとき、Ｈｘ１’はＨｘ１よりも小さい。
【００４８】
第１の温度は一般的に第２の温度よりも低い。それゆえ、磁気メモリセルの状態を変更あるいは反転するために必要とされる磁界強度は、温度が高くなると小さくなる。これは、磁気メモリセルに近接する共通導体を活性化する（例えば電流を流す）ことにより、磁気メモリセルの磁気的な向きを変更あるいは反転するために必要とされる書込み電流の量が減少することを示唆している。
【００４９】
図８の磁気メモリセルの場合に、「オン」にされた共通導体を含む磁気メモリセルは、磁気メモリセルの磁気的な状態を変更あるいは反転するのにより小さな書込み電流しか必要としない。「オン」されない共通導体を含む磁気メモリセルは、磁気メモリセルの磁気的な状態を変更あるいは反転するのにより大きな書込み電流を必要とする。それゆえ、選択されない共通導体を含む選択されない磁気メモリセルが半選択誤りを受ける可能性は小さい。
【００５０】
上記の書込み手順は、関連する共通導体の中に電流を流すことによって選択される磁気メモリセルのグループ内にある１つの磁気メモリセルへの書込みを説明するものである。概ね同時に１つのグループ内の２つ以上のメモリセルに書込みを行うことは、２つ以上の選択導線を活性化することにより実施されることができる。図８を参照すると、共通導体８４０、８５０の中に電流が流れているとき、メモリセル８１１、８１３、８１５、８２１、８２３、８２５は全て書込み可能な状態にされる。これらのメモリセルのうちの１つまたは複数のメモリセルが、１つまたは複数の第１の選択線８１２、８１４、８１６、８２２、８２４、８２６に電流を加えることにより書き込まれることができる。一実施形態では、選択された共通導体の全てのメモリセルが同時に書き込まれる。共通導体の中だけに電流が流れることに起因する偶発的な半選択誤りによる書込みを回避することができる。すなわち、選択された共通導体上にある全てのイネーブルにされたビットが本質的に同時に書き込まれる。
【００５１】
図１１は、本発明の別の実施形態による積重されたメモリ構造を示す。この実施形態は、２つの個別の磁気メモリセルのグループ１１０２、１１０４を含む。一般的に、一度に磁気メモリセルの２つのグループ１１０２、１１０４の一方だけが選択される。
【００５２】
図１１では、第１のグループはグループ１として示される。第２のグループはグループＮとして示されており、この実施形態が積重された磁気メモリセルのＮ個のグループを含む行を備えることができることを表す。さらに、その行は繰り返され、積重された磁気メモリセルのアレイを形成することができる。そのアレイは、積重された磁気メモリセルの行および列を含む。積重されたメモリセルの列は、図１１に示される磁気メモリセルの後方あるいは前方に配置される。
【００５３】
磁気メモリセルの第１のグループ１１０２は図８の実施形態に類似の１つの実施形態を含む。図１１には図８の実施形態が含まれており、共通の参照番号が含まれている。
【００５４】
積重された磁気メモリセルの行および列を選択することができる。１つの行において、積重された磁気メモリセルの特定のグループを選択することができる。たとえば、図１１に示されるように、磁気メモリセルの選択は、第１のグループ１１０２または第２のグループ（Ｎ）１１０４のいずれかを選択することを含むことができる。その選択は、選択トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４を選択することによって行うことができる。第１のグループ１１０２の選択トランジスタＱ１、Ｑ２の制御線は、Ｖｒｅａｄ／ＶＨ１、行イネーブル１および共通導体イネーブル１に変更されており、図８に示されるような積重された磁気メモリセルの他のグループの制御線と区別できるようにしている。第２のグループ（Ｎ）１１０４は第１のグループ１１０２と同じ行内に配置されるので、Ｖｒｅａｄ／ＶＨ１および行イネーブル１制御線は、第２のグループ（Ｎ）１１０４に対しても用いることができる。第２のグループ１１０４は個別の共通導体イネーブル２制御線を含む。制御トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のソース、ゲートおよびドレインは図１１には示されていないが、制御トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４の物理的な特性は図８に記載されるのと同じである。
【００５５】
磁気メモリセルの第２のグループ１１０４は、基板１１００に隣接して形成される第２のグループの第１の層１１１０を含む。第２のグループの第１の層１１１０は、第３の複数の磁気メモリセル１１１１、１１１３、１１１５を含む。第３の複数の磁気メモリセル１１１１、１１１３、１１１５はそれぞれ、第３の共通導体１１４０に電気的に接続される。第３の複数の磁気メモリセルはそれぞれ、対応する第３の選択導線１１１２、１１１４、１１１６にも電気的に接続される。第３の選択導線１１１２、１１１４、１１１６は列選択導線にすることができる。
【００５６】
ある特定の磁気メモリセルに書込みを行うには、一般的に、対応する第３の選択導線および対応する共通導体の中に電流を流す必要がある。たとえば、第３の磁気メモリセル１１１１に書込みを行うには、一般的に、第３の選択導線１１１２および第３の共通導体１１４０の中に電流を流す必要がある。第３の選択導線１１１２の中を流れる電流は、磁気メモリセルに対して第１の向きを有する磁界を生成し、共通導体の中を流れる電流は、磁気メモリセルに対して第２の向きを有する磁界を生成する。２つの磁界の組み合わせが、磁気メモリセルの磁気的な向きを設定する。
【００５７】
第３の共通導体１１４０は磁気メモリセルのセンス層に電流を供給し、その電流は第３の複数の磁気メモリセル１１１１、１１１３、１１１５を加熱する。磁気メモリセル１１１１、１１１３、１１１５を加熱することにより、磁気メモリセル１１１１、１１１３、１１１５の磁気的な向きを設定するために必要とされる書込み電流の大きさが減少する。共通導体は、共通導体に接続される磁気メモリセルの必要とされる書込み電流のみを減少させる。それゆえ、共通導体によって選択される磁気メモリセルに加える書込み電流の大きさを小さくすることができるので、共通導体に接続されない磁気メモリセルの半選択誤りを減少させることができる。
【００５８】
図１１に示されるように、磁気メモリセルの第２のグループの第２の層１１２０が磁気メモリセルの第２のグループの第１の層１１１０上に形成される。第２のグループの第２の層１１２０は第４の複数の磁気メモリセル１１２１、１１２３、１１２５を含む。
【００５９】
図１１の積重された磁気メモリ構造はさらに、第４の複数の磁気メモリセル１１２１、１１２３、１１２５に隣接して形成される第４の共通導体１１５０を含むことができる。第４の共通導体１１５０によって、対応する磁気メモリセルの中を電流が流れるようにすることにより、その電流が第４の複数の磁気メモリセル１１２１、１１２３、１１２５を加熱する。上記のように、磁気メモリセル１１２１、１１２３、１１２５を加熱することにより、磁気メモリセル１１２１、１１２３、１１２５の磁気的な向きを設定するために必要とされる書込み電流の大きさが減少する。
【００６０】
基板１１７０は第３の選択トランジスタＱ３および第４の選択トランジスタＱ４を備えることができる。第３の選択トランジスタＱ３および第４の選択トランジスタＱ４の両方がオンされると、第３の共通導体１１４０および第４の共通導体１１５０の中に電流が流れる。一般的に、第２のグループの第１の層１１１０の磁気メモリセル１１１１、１１１３、１１１５、あるいは第２のグループの第２の層１１２０の磁気メモリセル１１２１、１１２３、１１２５の少なくとも一方に書込みを行うときに、第３の選択トランジスタＱ３および第４の選択トランジスタＱ４の両方が選択される。第３の共通導体１１４０および第４の共通導体１１５０は、磁気メモリセルに書込みを行うときにのみオンされる必要がある。共通導体は、磁気メモリセルの読み出しを行うときにはオンされる必要がない。
【００６１】
一実施形態では、第４の選択トランジスタＱ４が第３の共通導体１１４０および第４の共通導体１１５０のイネーブル（例えば、活性化するかしないか）を制御することを含む。共通導体１１４０、１１５０がオンにされることになるとき、第４の選択トランジスタＱ４のゲートに共通導体イネーブル２コントロールが接続され、第４の選択トランジスタＱ４をオンにする。第４の選択トランジスタＱ４のソースはグランドに接続され、第４の選択トランジスタＱ４のドレインは導線を介して第４の共通導体１１５０に接続される。
【００６２】
一実施形態では、第３の選択トランジスタＱ３が行選択および共通導体コントロールを提供することを含む。第３の選択トランジスタＱ３のゲートに行イネーブル１コントロールが接続される。ＶｒｅａｄセンスまたはＶＨ（共通導体のための電圧）（Ｖｒｅａｄ／ＶＨ）が第３の選択トランジスタ（Ｑ３）のドレインに接続される。第３の選択トランジスタＱ３のソースは第３の共通導体１１４０に接続される。積重された磁気メモリセル構造の電気的な接続をさらに明瞭にするために、後で回路図を示す。
【００６３】
第２のグループの第１の層１１１０の磁気メモリセル１１１１、１１１３、１１１５、または第２のグループの第２の層１１２０の磁気メモリセル１１２１、１１２３、１１２５の少なくとも一方を読み出すには、トランジスタＱ３、Ｑ４の一方のみが選択される必要がある。選択されたトランジスタを用いて、選択導線１１１２、１１１４、１１１６、１１２２、１１２４、１１２６のうちの１つと選択されたトランジスタとの間に配置される磁気メモリセルの抵抗状態を検知することができる。前述したように、各磁気メモリセルの抵抗状態は、磁気メモリセルの論理状態を決定する。
【００６４】
この実施形態は、磁気メモリセルが、磁気メモリセルの複数のグループに分割されるので、半選択誤りが最小限に抑えられる。選択されたグループの中にある磁気メモリセルのみが加熱される。前述したように、磁気メモリセルを加熱することにより、磁気メモリセルがその磁気的な向きを変更あるいは反転するために必要とされる電流が減少する。選択されたグループ内の磁気メモリセルが加熱され、それゆえ、より小さな書込み電流で状態が変更される。このような書込み電流を加えられても、選択されないグループの磁気メモリセルが状態を変更する可能性は低い。
【００６５】
たとえば、磁気メモリセルの第１のグループ１１０２を選択し、磁気メモリセルの第２のグループ１１０４を選択しないことができる。それゆえ、第１のグループ１１０２の磁気メモリセルは加熱され、一方、第２のグループ１１０４の磁気メモリセルは加熱されない。
【００６６】
図１２は、本発明の別の実施形態による積重されたメモリセル構造を示す。この積重されたメモリ構造はさらに別の層１２１０、１２２０を備える。その層１２１０、１２２０を追加することにより、磁気メモリセルの密度の向上を可能にする。図に示されるように、積重された磁気メモリセルは、多数の磁気メモリセル層を含むことができる。一般的には、層１２２０はＭ番目の層であり、層１２１０は（Ｍ−１）番目の層である。図に示されるように、あるグループの磁気メモリセルの全ての層が同時に選択される。
【００６７】
図１２のＭ番目の層１２２０はさらに別の磁気メモリセル１２２１、１２２３、１２２５を備える。追加される磁気メモリセルは、追加される選択導線１２２２、１２２４、１２２６および追加される共通導体１２８０に電気的に接続される。図８の実施形態と同様に、共通導体イネーブルコントロールおよび行イネーブルコントロールによって第１の選択トランジスタＱ１および第２の選択トランジスタＱ２が選択されるときに、追加される共通導体がオンにされる。
【００６８】
図１２の（Ｍ−１）番目の層１２１０はさらに別の磁気メモリセル１２１１、１２１３、１２１５を備える。追加される磁気メモリセルは、追加される選択導線１２１２、１２１４、１２１６および追加される共通導体１２７０に電気的に接続される。図８の実施形態と同様に、共通導体イネーブルコントロールおよび行イネーブルコントロールによって第１の選択トランジスタＱ１および第２の選択トランジスタＱ２が選択されるときに、追加される共通導体１２７０がオンにされる。
【００６９】
図１３は、図１１の本発明の実施形態による磁気メモリセルの読出し／書込み回路を示す回路図であり、第３のグループ（グループ３）および第４のグループ（グループ４）が追加される。先に記載されたように、本発明は磁気メモリセルからなる任意の数のグループを含むことができる。
【００７０】
図１３に示され、先に記載されたように、第１のグループは、行イネーブル１、Ｖｒｅａｄ／ＶＨ１および共通導体イネーブル１線をイネーブル（たとえば有効）にすることにより選択される。第２のグループは、行イネーブル１、Ｖｒｅａｄ／ＶＨ１および共通導体イネーブル２線をイネーブルにすることにより選択される。第３のグループは、行イネーブル２、Ｖｒｅａｄ／ＶＨ２および共通導体イネーブル１線をイネーブルにすることにより選択される。第４のグループは、行イネーブル２、Ｖｒｅａｄ／ＶＨ２および共通導体イネーブル２線をイネーブルにすることにより選択される。
【００７１】
回路図に示されるように、磁気メモリセルの第１のグループは、選択トランジスタＱ１、Ｑ２と、共通導体８４０、８５０と、磁気メモリセル８１１〜８２５とを備える。磁気メモリセルの第２のグループは、選択トランジスタＱ３、Ｑ４と、共通導体１１４０、１１５０と、磁気メモリセル１１１１〜１１２５とを備える。第３および第４のグループは、図１１に示されるように、選択トランジスタＱ５、Ｑ６、Ｑ７、Ｑ８を備える。第３および第４のグループは、対応する磁気メモリセルおよび共通導体を備える。
【００７２】
前述したように、Ｖｒｅａｄ／ＶＨ１制御線が第１の選択トランジスタＱ１のドレインに接続される。行イネーブル１制御線が第１の選択トランジスタＱ１のゲートに接続される。さらに、Ｖｒｅａｄ／ＶＨ１制御線が第３の選択トランジスタＱ３のドレインに接続され、行イネーブル１制御線が第３の選択トランジスタＱ３のゲートに接続される。
【００７３】
前述したように、共通導体イネーブル１制御線が第２の選択トランジスタＱ２のゲートに接続される。さらに、共通導体イネーブル１制御線が第６のトランジスタＱ６のゲートに接続される。
【００７４】
Ｖｒｅａｄ／ＶＨ２制御線が第５の選択トランジスタＱ５のドレインに接続される。行イネーブル２制御線が第５の選択トランジスタＱ５のゲートに接続される。さらに、Ｖｒｅａｄ／ＶＨ２制御線が第７の選択トランジスタＱ７のドレインに接続され、行イネーブル２制御線が第７の選択トランジスタＱ７のゲートに接続される。
【００７５】
前述したように、共通導体イネーブル２制御線が第４の選択トランジスタＱ４のゲートに接続される。さらに、共通導体イネーブル２制御線が第８のトランジスタＱ８のゲートに接続される。
【００７６】
図１４は、本発明の一実施形態による磁気メモリセルを備えるコンピューティングシステムである。そのコンピューティングシステムは、本発明の実施形態による磁気メモリセルのアレイ１４２０とインターフェースするＣＰＵ（中央処理装置）１４１０を備える。
【００７７】
支援回路はアドレスおよびデータバス線を備えることができる。行デコーダ１４３０がアレイ１４２０の行を選択する。列デコーダ１４５０がアレイ１４２０の列を選択する。Ｒ／Ｗコントローラ（読み出し／書込みコントローラ）が読出しおよび書込み制御を実施する。書込みドライブおよび共通導体コントローラ１４７０が、アレイ１４２０への書込みに対する制御を提供する。センス増幅器１４８０が、アレイ１４２０内の磁気メモリセルの状態の検知を可能にする。Ｉ／Ｏコントローラ１４４０がアレイ１４２０の入力／出力制御を実施する。ＭＲＡＭコントローラ１４９０がアレイ１４２０の全体的な制御を実施することができる。
【００７８】
図１５Ａおよび図１５Ｂは、本発明の一実施形態による積重された磁気接合のアレイにアクセスする方法を示す流れ図である。
【００７９】
図１５Ａの流れ図は、本発明の一実施形態による積重された磁気メモリセルのメモリに書込みを行うステップを示す。
【００８０】
第１のステップ１５１０は少なくとも１つの列選択線を選択することを含む。
【００８１】
第２のステップ１５２０は少なくとも１つの行イネーブル線を選択することを含む。
【００８２】
第３のステップ１５３０は、対応する共通導体を選択する共通導体イネーブル線を選択することを含む。
【００８３】
図１５Ｂの流れ図は、本発明の一実施形態による積重された磁気メモリセルのメモリから読出しを行うステップを示す。
【００８４】
第１のステップ１５１５は少なくとも１つの列選択線を選択することを含む。
【００８５】
第２のステップ１５２５は少なくとも１つの行イネーブル線を選択することを含む。
【００８６】
第３のステップ１５３５は対応する磁気メモリセルの抵抗状態を検知することを含む。
【００８７】
本発明は磁気メモリセルに関する。本発明の磁気メモリセルは、予め設定された磁化を有する基準層(320)を含む。障壁層(330)が基準層(320)に隣接して形成される。センス層(340)が障壁層(330)に隣接して形成される。第１の書込み導線(310)が基準層(320)に電気的に接続される。磁気メモリセルはさらに、ギャップを有する第２の書込み導線(350)を含み、このギャップは、センス層(340)の少なくとも一部分によって充填される。第２の書込み導線(350)を流れる書込み電流の少なくとも一部は、センス層(340)の部分を通って流れる。この書込み電流はセンス層(340)の温度を上昇させる。
【００８８】
本発明の特定の実施形態について説明し図示したが、本発明は、そのように説明し図示した特定の形態または部品の構成には限定されない。本発明は特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００８９】
【図１】従来技術のＭＲＡＭメモリセルを示す図である。
【図２】ＭＲＡＭメモリセルのアレイを示す図である。
【図３】本発明の一実施形態による磁気メモリセルを示す図である。
【図４】本発明の一実施形態による別の磁気メモリセルを示す図である。
【図５】本発明の一実施形態による別の磁気メモリセルを示す図である。
【図６】基板上に１つの層を形成する磁気メモリセルのグループを示す図である。
【図７】基板上に１つの層を形成する磁気メモリセルの複数のグループを示す図である。
【図８】本発明の一実施形態による積重されたメモリ構造を示す図である。
【図９Ａ】磁気メモリセルの保磁力の温度依存性を示すプロット図である。
【図９Ｂ】ＭＲＡＭメモリセルの状態を変更するために必要とされる外部から印加される磁界（Ｈｘ、Ｈｙ）の強さを示すプロット図である。
【図１０】２つの異なるＭＲＡＭセル温度について、ＭＲＡＭメモリセルの状態を変更するために必要とされる外部から印加される磁界の強さを示すプロット図である。
【図１１】本発明の別の実施形態による積重されたメモリ構造を示す図である。
【図１２】本発明の別の実施形態による積重されたメモリ構造を示す図である。
【図１３】本発明の一実施形態による磁気メモリセルの読出し／書込み回路を示す回路図である。
【図１４】本発明の一実施形態による磁気メモリセルを含むコンピュータシステムの図である。
【図１５Ａ】本発明の一実施形態による磁気接合のアレイにアクセスする方法を示す流れ図である。
【図１５Ｂ】本発明の一実施形態による磁気接合のアレイにアクセスする方法を示す流れ図である。
【符号の説明】
【００９０】
３１０、３５０  書込み線
３２０  基準層
３３０  障壁層
３４０  センス層
【図１】
2005086203.tif 000003
【図２】
2005086203.tif 000004
【図３】
2005086203.tif 000005
【図４】
2005086203.tif 000006
【図５】
2005086203.tif 000007
【図６】
2005086203.tif 000008
【図７】
2005086203.tif 000009
【図８】
2005086203.tif 000010
【図９Ａ】
2005086203.tif 000011
【図９Ｂ】
2005086203.tif 000012
【図１０】
2005086203.tif 000013
【図１１】
2005086203.tif 000014
【図１２】
2005086203.tif 000015
【図１３】
2005086203.tif 000016
【図１４】
2005086203.tif 000017
【図１５Ａ】
2005086203.tif 000018
【図１５Ｂ】
2005086203.tif 000019