(57)【要約】【課題】バースト波信号を増幅器８で増幅し、当該増幅器で発生する歪を補償する歪補償増幅装置で、バースト波信号のエッジのタイミングを適切に検出する。【解決手段】バースト波信号のレベルが増加する場合に参照されるレベル増加時の閾値と減少する場合に参照されるレベル減少時の閾値との閾値組を設け、レベル増加時の閾値をレベル減少時の閾値より大きい値とする。バースト波信号エッジタイミング検出手段３が、バースト波信号のレベルがレベル増加時の閾値以上となった場合に立ち上がりのエッジのタイミングを検出し、レベル減少時の閾値以下となった場合に立ち下がりのエッジのタイミングを検出する。歪補償処理実行制御手段５が、バースト波信号のエッジのタイミングに対応して、増幅器で発生する歪を補償する処理の実行を制御する。【選択図】      図１
2005064614.tif 000002
【特許請求の範囲】
【請求項１】
バースト波信号を増幅器で増幅し、当該増幅器で発生する歪を補償する歪補償増幅装置において、
バースト波信号のレベルが増加する場合に参照されるレベル増加時の閾値とバースト波信号のレベルが減少する場合に参照されるレベル減少時の閾値とを組とする閾値組が設けられて、当該レベル増加時の閾値は当該レベル減少時の閾値と比べて大きい値に設定され、
当該歪補償増幅装置は、所定の閾値組について、バースト波信号のレベルがレベル増加時の閾値以上となった場合或いはレベル増加時の閾値を超えた場合に立ち上がりのエッジのタイミングを検出し、バースト波信号のレベルがレベル減少時の閾値以下となった場合或いはレベル減少時の閾値未満となった場合に立ち下がりのエッジのタイミングを検出するバースト波信号エッジタイミング検出手段と、
バースト波信号エッジタイミング検出手段により検出されるバースト波信号のエッジのタイミングに対応して、増幅器で発生する歪を補償する処理の実行を制御する歪補償処理実行制御手段と、
を備えたことを特徴とする歪補償増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バースト波信号を増幅器で増幅し、当該増幅器で発生する歪を補償する歪補償増幅装置に関し、特に、バースト波信号のエッジのタイミングを適切に検出する歪補償増幅装置に関する。
【０００２】
【従来の技術】
近年、移動体通信システムの基地局装置で用いられる無線増幅装置には、消費電力の低減、無線送信回路の高効率化及び高度の線形性が要求されている。移動体通信システムで用いられる無線増幅装置では、複数の移動局装置間の通信を行うために多種類の周波数の信号を同時に増幅する必要があるが、このような増幅を行うと相互変調歪が発生して増幅された信号に混入される。
【０００３】
このため、移動体通信システムでは、無線増幅装置として、信号を増幅する際に発生する歪を補償する歪補償増幅装置が一般的に用いられている。歪補償増幅装置により用いられる歪補償方式としては、増幅の際に発生する歪を相殺するための歪補償制御を送信信号に対して増幅前に行うアダプティブプリディストーション方式（ＡＰＤ方式）や、増幅後の送信信号から歪成分を抽出して当該抽出した歪成分により増幅後の送信信号における歪成分を相殺して送信信号の増幅結果を出力するフィードフォワード方式（ＦＦ方式）が知られている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開平８−１５４０２１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の歪補償増幅装置では、バースト波信号を増幅器で増幅する場合に、バースト波信号のエッジのタイミングを検出する点について、未だに不十分であり、更なる開発が要求されていた。
本発明は、このような従来の事情に鑑み為されたもので、バースト波信号を増幅器で増幅し、当該増幅器で発生する歪を補償するに際して、バースト波信号のエッジのタイミングを適切に検出することができる歪補償増幅装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る歪補償増幅装置では、次のような構成として、バースト波信号を増幅器で増幅し、当該増幅器で発生する歪を補償する。
すなわち、閾値の組（閾値組）として、バースト波信号のレベルが増加する場合に参照されるレベル増加時の閾値と、バースト波信号のレベルが減少する場合に参照されるレベル減少時の閾値とを組とするものが設けられる。また、当該レベル増加時の閾値は、当該レベル減少時の閾値と比べて、大きい値に設定される。
【０００７】
そして、バースト波信号エッジタイミング検出手段が、所定の閾値組について、バースト波信号のレベルがレベル増加時の閾値以上となった場合或いはレベル増加時の閾値を超えた場合に、立ち上がりのエッジのタイミングを検出し、また、バースト波信号のレベルがレベル減少時の閾値以下となった場合或いはレベル減少時の閾値未満となった場合に、立ち下がりのエッジのタイミングを検出する。
また、歪補償処理実行制御手段が、バースト波信号エッジタイミング検出手段により検出されるバースト波信号のエッジのタイミングに対応して、増幅器で発生する歪を補償する処理の実行を制御する。
【０００８】
なお、所定の閾値組についてバースト波信号のレベルがレベル増加時の閾値以上となった場合或いはレベル増加時の閾値を超えた場合に立ち上がりのエッジのタイミングを検出する態様としては、レベル増加時の閾値以上となった場合に立ち上がりのエッジのタイミングを検出する態様が用いられてもよく、或いは、レベル増加時の閾値を超えた場合に立ち上がりのエッジのタイミングを検出する態様が用いられてもよい。
【０００９】
また、所定の閾値組についてバースト波信号のレベルがレベル減少時の閾値以下となった場合或いはレベル減少時の閾値未満となった場合に立ち下がりのエッジのタイミングを検出する態様としては、レベル減少時の閾値以下となった場合に立ち下がりのエッジのタイミングを検出する態様が用いられてもよく、レベル減少時の閾値未満となった場合に立ち下がりのエッジのタイミングを検出する態様が用いられてもよい。
【００１０】
従って、バースト波信号のレベルが増加するときにバースト波信号のレベルが増加するときのレベル増加時の閾値を用いてバースト波信号の立ち上がりのエッジのタイミングが検出され、バースト波信号のレベルが減少するときにバースト波信号のレベルが減少するときのレベル減少時の閾値を用いてバースト波信号の立ち下がりのエッジのタイミングが検出されるため、バースト波信号のエッジのタイミングを適切に検出することができる。
【００１１】
また、バースト波信号のエッジのタイミングを適切に検出することができることから、バースト波信号のエッジのタイミングに対応して増幅器で発生する歪を補償する処理の実行を制御することが適切に行われることを確保することができ、これにより、高精度な歪補償を実現することができる。
【００１２】
ここで、バースト波信号としては、種々な信号が用いられてもよい。
また、増幅器としては、種々なものが用いられてもよく、単数であってもよく、複数であってもよい。
また、増幅器で発生する歪としては、例えば、３次歪などの種々な歪が用いられてもよい。
【００１３】
また、バースト波信号のレベル増加時の閾値とレベル減少時の閾値とを組とする閾値組としては、一例として、バースト波信号の立ち上がり及び立ち下がりのエッジのタイミングを検出するための閾値組が設けられ、この場合、レベル増加時の閾値を用いてバースト波信号の立ち上がりのエッジのタイミングが検出され、レベル減少時の閾値を用いてバースト波信号の立ち下がりのエッジのタイミングが検出される。また、当該レベル増加時の閾値及び当該レベル減少時の閾値の大きさとしては、例えば、同程度の大きさであるが当該レベル増加時の閾値の方が当該レベル減少時の閾値と比べて多少大きいような値が設定される。
【００１４】
また、バースト波信号のレベル増加時の閾値とレベル減少時の閾値とを組とする閾値組としては、他の例として、バースト波信号のレベルが階段状に変化するような場合に最も両端のエッジ以外のエッジのタイミングを検出するための閾値組を設けることができる。
【００１５】
また、閾値組が設けられる数としては、種々であってもよく、１であってもよく、複数であってもよい。そして、所定の閾値組（バースト波信号の立ち上がり及び立ち下がりのエッジのタイミングを検出するための閾値組）を用いて、バースト波信号の立ち上がり及び立ち下がりのエッジのタイミングが検出される。
【００１６】
また、バースト波信号のエッジのタイミングとしては、例えば、時刻により特定されてもよく、或いは、所定の座標の座標値などの他の仕方で特定されてもよい。
また、バースト波信号のレベルとしては、種々なレベルが用いられてもよく、例えば、電力のレベルや、振幅のレベルなどを用いることができる。
【００１７】
また、バースト波信号エッジタイミング検出手段によりエッジのタイミングを検出するために参照されるバースト波信号のレベルとしては、種々な処理段階におけるバースト波信号のレベルが用いられてもよく、例えば、増幅器により増幅される前におけるバースト波信号のレベルが用いられてもよく、或いは、増幅器により増幅された後におけるバースト波信号のレベルが用いられてもよい。
【００１８】
また、バースト波信号のエッジのタイミングに対応して増幅器で発生する歪を補償する処理の実行を制御する態様としては、種々な態様が用いられてもよい。一例として、バースト波信号の立ち上がりのエッジのタイミングや立ち下がりのエッジのタイミングで当該バースト波信号のレベルを検出して当該検出結果に基づいて歪補償の処理の実行を制御するような態様を用いることができる。
【００１９】
また、増幅器で発生する歪を補償する処理としては、種々な処理が用いられてもよい。
また、増幅器で発生する歪を補償する処理の実行を制御することとしては、種々なものが用いられてもよく、このような歪補償処理に関する種々な制御が用いられてもよい。
【００２０】
以下で、更に、本発明に係る構成例を示す。
本発明に係る歪補償増幅装置では、一構成例として、次のような構成として、バースト波信号を増幅器で増幅し、当該増幅器で発生する歪を補償する。
すなわち、バースト波信号エッジタイミング検出手段が、バースト波信号のレベルと複数の閾値との比較結果に基づいて、当該バースト波信号のエッジのタイミングを検出する。そして、歪補償処理実行制御手段が、バースト波信号エッジタイミング検出手段により検出されるバースト波信号のエッジのタイミングに対応して、増幅器で発生する歪を補償する処理の実行を制御する。
【００２１】
ここで、複数の閾値の数としては、種々な数が用いられてもよい。
また、それぞれの閾値としては、種々な値が用いられてもよい。
また、例えば、複数の閾値のうちの１以上の閾値について、バースト波信号のレベルが増加する場合に参照されるレベル増加時の閾値を設けることや、バースト波信号のレベルが減少する場合に参照される減少時の閾値を設けることや、これら両方を設けることができる。なお、例えば、当該レベル増加時の閾値は、当該レベル減少時の閾値と比べて、大きい。
【００２２】
また、バースト波信号のレベルと複数の閾値との比較結果としては、種々なものが用いられてもよく、例えば、バースト波信号のレベルと複数の閾値のそれぞれとの大小関係を比較した結果を用いることができる。
また、バースト波信号のエッジのタイミングとしては、例えば、立ち上がりのエッジのタイミングと立ち下がりのエッジのタイミングとの一方又は両方を検出する。
【００２３】
一例として、バースト波信号のレベルが所定のレベル増加時の閾値以上となった場合或いはレベル増加時の閾値を超えた場合に、立ち上がりのエッジのタイミングを検出し、バースト波信号のレベルが所定のレベル減少時の閾値以下となった場合或いはレベル減少時の閾値未満となった場合に、立ち下がりのエッジのタイミングを検出する。このように、同一或いは同様な基準を示す閾値について、レベル増加時の閾値とレベル減少時の閾値を設けることにより、いわゆるヒステリシスを実現することができ、安定性を確保することができる。
【００２４】
本発明に係る歪補償増幅装置では、例えば、歪補償処理実行制御手段は、ＡＰＤ方式による処理の実行、又は、ＦＦ方式による処理の実行を制御する。
一例として、ＡＰＤ方式において、歪補償処理実行制御手段は、増幅器による増幅前或いは増幅後におけるバースト波信号のレベルに基づいて、バースト波信号の振幅と位相との一方又は両方を変化させる処理を制御する。
他の例として、ＦＦ方式において、歪補償処理実行制御手段は、増幅器による増幅前或いは増幅後におけるバースト波信号のレベルに基づいて、歪検出ループにおけるバースト波信号と歪み補償ループにおける歪成分信号との一方又は両方について振幅と位相との一方又は両方を変化させる処理を制御する。
【００２５】
本発明に係る歪補償増幅装置では、一構成例として、歪補償処理実行制御手段は、バースト波信号エッジタイミング検出手段により検出されるバースト波信号のエッジのタイミングと、所定のタイミングに対応して、当該バースト波信号のレベルに基づいて、増幅器で発生する歪を補償する処理の実行を制御する。
【００２６】
ここで、所定のタイミングとしては、種々なタイミングが用いられてもよく、例えば、周期的なタイミングを用いることができ、例えば、バースト波信号の立ち上がりのタイミングと立ち下がりのタイミングとの間に設けられるタイミングを用いることができる。一例として、バースト波信号の立ち上がり及び立ち下がりのエッジのタイミングにおけるレベルと、立ち上がりと立ち下がりとの間の周期的なタイミングにおけるレベルに基づいて制御を行うような態様を用いることができる。
【００２７】
本発明に係る歪補償増幅装置では、ＡＰＤ方式などが用いられる場合に、一構成例として、次のような処理を行う。
すなわち、歪補償処理実行制御手段は、バースト波信号エッジタイミング検出手段により検出されるバースト波信号のエッジのタイミングにおいて、バースト波信号のレベルが所定の基準値以上となったこと又は所定の基準値を超えたことに応じて、増幅器で発生する歪を補償する処理を実行することを開始させる。
【００２８】
従って、バースト波信号のレベルが増加して、バースト波信号のレベルが所定の基準値以上となった場合又は所定の基準値を超えた場合に、バースト波信号が出現したとみなして、歪補償処理の実行を開始させることができる。これにより、バースト波信号が存在するときにのみ歪補償処理を実行するようなことができる。
ここで、所定の基準値としては、種々な値が用いられてもよい。
【００２９】
本発明に係る歪補償増幅装置では、ＡＰＤ方式などが用いられる場合に、一構成例として、次のような処理を行う。
すなわち、増幅器バイアス制御手段が、バースト波信号エッジタイミング検出手段により検出されるバースト波信号のエッジのタイミングにおいて、バースト波信号のレベルが所定の基準値以下となったこと又は所定の基準値未満となったことに応じて、増幅器による消費電力が低下するように増幅器のバイアスを制御する。
【００３０】
従って、バースト波信号のレベルが減少して、バースト波信号のレベルが所定の基準値以下となった場合又は所定の基準値未満となった場合に、バースト波信号が無くなったとみなして、増幅器による消費電力が低下するように増幅器のバイアスを制御することができる。これにより、バースト波信号が存在しないときにおける増幅器による消費電力を低下させることができる。
ここで、所定の基準値としては、種々な値が用いられてもよい。
【００３１】
本発明に係る歪補償増幅装置では、一構成例として、次のような構成により、バースト波信号或いは連続波信号を処理する。
すなわち、処理対象信号種別検出手段が、処理対象となる信号がバースト波信号であるか或いは連続波信号であるかを検出する。そして、歪補償処理実行制御手段は、処理対象信号種別検出手段による検出結果に基づいて、処理対象となる信号がバースト波信号である場合には、バースト波信号に対応した歪補償処理態様により、増幅器で発生する歪を補償する処理を実行させ、また、処理対象となる信号が連続波信号である場合には、連続波信号に対応した歪補償処理態様により、増幅器で発生する歪を補償する処理を実行させる。
【００３２】
ここで、連続波信号としては、種々な信号が用いられてもよい。
また、バースト波信号であることを検出する仕方や、連続波信号であることを検出する仕方としては、それぞれ、種々な仕方が用いられてもよく、例えば、バースト波信号自体或いは連続波信号自体の解析結果に基づいて検出する態様や、バースト波信号であること或いは連続波信号であることを表す制御情報を用いて検出する態様を用いることができる。
【００３３】
また、バースト波信号に対応した歪補償処理態様としては、種々なものが用いられてもよく、例えば、バースト波信号が存在するときにのみ歪補償処理を実行するような態様を用いることができる。
また、連続波信号に対応した歪補償処理態様としては、種々なものが用いられてもよく、例えば、連続波信号に対応して時間的に連続して歪補償処理を実行するような態様を用いることができる。
【００３４】
また、本発明に係る技術思想は、種々な装置などとして実現することが可能である。
一例として、バースト波信号のエッジのタイミングを検出するバースト波信号エッジタイミング検出装置において、バースト波信号のレベルが増加する場合に参照されるレベル増加時の閾値とバースト波信号のレベルが減少する場合に参照されるレベル減少時の閾値とを組とする閾値組を設けて、当該レベル増加時の閾値を当該レベル減少時の閾値と比べて大きい値に設定する。そして、当該歪補償増幅装置は、所定の閾値組について、バースト波信号のレベルがレベル増加時の閾値以上となった場合或いはレベル増加時の閾値を超えた場合に立ち上がりのエッジのタイミングを検出し、バースト波信号のレベルがレベル減少時の閾値以下となった場合或いはレベル減少時の閾値未満となった場合に立ち下がりのエッジのタイミングを検出するバースト波信号エッジタイミング検出手段を備える。
【００３５】
また、本発明は、種々なものに適用することが可能であり、例えば、携帯電話システムや簡易型携帯電話システム（ＰＨＳ：Ｐｅｒｓｏｎａｌ  Ｈａｎｄｙｐｈｏｎｅ  Ｓｙｓｔｅｍ）などの移動体通信システムや、基地局装置や、無線増幅装置や、共通増幅装置や、ＨＤＲ（Ｈｉｇｈ  Ｄａｔａ  Ｒａｔｅ）の装置などに適用されることが可能である。
【００３６】
【発明の実施の形態】
本発明に係る実施例を図面を参照して説明する。
本発明の第１の実施形態に係る歪補償増幅装置（第１の装置と言う）について説明する。
図１には、第１の装置の構成例を示してある。
第１の装置は、ＡＰＤ方式の歪補償増幅装置であり、送信対象のデータを直接入力するベースバンド入力方式となっている。また、第１の装置は、複数であるｎ個のキャリアについて、Ｉ成分の信号及びＱ成分の信号を入力する。なお、ｎとしては、種々な数が用いられてもよい。
【００３７】
第１の装置は、ｎ個のＩ成分に対応した遅延部Ａ１〜Ａｎと、ｎ個のＱ成分に対応した遅延部Ｂ１〜Ｂｎと、ｎ個のＩ成分に対応したＤ／Ａ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ）変換器Ｃ１〜Ｃｎと、ｎ個のＱ成分に対応したＤ／Ａ変換器Ｄ１〜Ｄｎと、ｎ個の直交変調部Ｅ１〜Ｅｎと、結合部１と、ログアンプ（ＬＯＧＡＭＰ）２と、バーストエッジ検出部３と、Ａ／Ｄ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）変換器４と、制御部５と、Ｄ／Ａ変換器６と、歪補償部７と、増幅器８から構成されている。
【００３８】
ここで、第１の装置では、Ｉ成分に対応した遅延部Ａ１〜Ａｎ及びＤ／Ａ変換器Ｃ１〜Ｃｎと、Ｑ成分に対応した遅延部Ｂ１〜Ｂｎ及びＤ／Ａ変換器Ｄ１〜Ｄｎと、直交変調部Ｅ１〜Ｅｎとの組が、キャリアの周波数毎にｎ組（例えば、ｎ＞１）設けられている。
【００３９】
第１の装置に備えられた各処理部について説明する。
各キャリアのＩ成分に対応した各遅延部Ａ１〜Ａｎは、各キャリアについて、送信対象であるデジタルの入力信号の同相成分（Ｉ成分）を一定時間遅延させて、各キャリアのＩ成分に対応したＤ／Ａ変換器Ｃ１〜Ｃｎへ出力する。
各キャリアのＱ成分に対応した各遅延部Ｂ１〜Ｂｎは、各キャリアについて、送信対象であるデジタルの入力信号の直交成分（Ｑ成分）を一定時間遅延させて、各キャリアのＱ成分に対応したＤ／Ａ変換器Ｄ１〜Ｄｎへ出力する。
なお、これらの遅延部Ａ１〜Ａｎ、Ｂ１〜Ｂｎは、それぞれ、対応するＤ／Ａ変換器Ｃ１〜Ｃｎ、Ｄ１〜Ｄｎへの出力タイミングの同期を図るために設けられている。
【００４０】
各キャリアのＩ成分に対応した各Ｄ／Ａ変換器Ｃ１〜Ｃｎは、対応する遅延部Ａ１〜Ａｎから出力された入力信号をデジタル信号からアナログ信号へ変換し、アナログの入力信号を各キャリアに対応した直交変調部Ｅ１〜Ｅｎへ出力する。
各キャリアのＱ成分に対応した各Ｄ／Ａ変換器Ｄ１〜Ｄｎは、対応する遅延部Ｂ１〜Ｂｎから出力された入力信号をデジタル信号からアナログ信号へ変換し、アナログの入力信号を各キャリアに対応した直交変調部Ｅ１〜Ｅｎへ出力する。
【００４１】
各キャリアに対応した各直交変調部Ｅ１〜Ｅｎは、対応するＩ成分のＤ／Ａ変換器Ｃ１〜Ｃｎ及びＱ成分のＤ／Ａ変換器Ｄ１〜Ｄｎから出力されたアナログの入力信号の各成分を用いて直交変調を行い、変調結果を結合部１へ出力する。ここで、各直交変調部Ｅ１〜Ｅｎは、各キャリアに対応した組毎に異なるキャリア周波数を用いて直交変調を行う。
結合部１は、ｎ個の直交変調部Ｅ１〜Ｅｎから出力される直交変調結果を合成し、合成結果を送信信号として歪補償部７及びログアンプ２へ出力する。
【００４２】
ログアンプ２は、結合部１から出力された送信信号のレベルを対数変換し、変換結果をレベルの特性値として、バーストエッジ検出部３及びＡ／Ｄ変換器４へ出力する。
バーストエッジ検出部３は、ログアンプ２から出力されたレベルの特性値に基づいてバースト波の立ち上がり及び立ち下がり（エッジ）を検出し、検出結果に基づいた信号であるエッジ検出信号を制御部５へ出力する。
Ａ／Ｄ変換器４は、ログアンプ２から出力されたレベルの特性値をアナログ信号からデジタル信号へ変換し、変換結果を制御部５へ出力する。
【００４３】
制御部５は、バーストエッジ検出部３から出力されるエッジ検出信号と、Ａ／Ｄ変換器４から出力されるレベルの特性値とに基づいて、歪補償部７により行わせる歪補償の制御量を特定し、当該制御量の情報を含んだ制御信号（歪補償の制御信号）をＤ／Ａ変換器６へ出力する。
また、制御部５は、エッジ検出信号とレベルの特定値に基づいて、増幅器８のバイアス制御量を特定し、当該制御量の情報を含んだ制御信号（バイアス制御の制御信号）をＤ／Ａ変換器６へ出力する。
【００４４】
また、制御部５は、例えば一定の時間間隔のタイミングであるサンプルタイミング毎に、レベルの特性値に基づいて、歪補償部７により行わせる歪補償の制御量を特定し、当該制御量の情報を含んだ制御信号（歪補償の制御信号）をＤ／Ａ変換器６へ出力する。
【００４５】
Ｄ／Ａ変換器６は、制御部５から出力された歪補償の制御信号をデジタル信号からアナログ信号へ変換して、歪補償部７へ出力する。
また、Ｄ／Ａ変換器６は、制御部５から出力されたバイアス制御の制御信号をデジタル信号からアナログ信号へ変換して、増幅器８へ出力する。
【００４６】
歪補償部７は、制御部５からＤ／Ａ変換器６を介して入力される歪補償の制御信号に基づいて、入力される送信信号に対して歪補償を行い、歪補償後の信号を増幅器８へ出力する。具体的には、歪補償部７は、例えば、可変移相器（図示せず）及び可変減衰器（図示せず）を内蔵しており、制御部５からの歪補償の制御信号に基づいて送信信号の位相及び振幅を調整することにより、歪補償を行う。
【００４７】
増幅器８は、送信信号の電力増幅を行い、増幅された送信信号を出力する。
また、増幅器８は、制御部５からＤ／Ａ変換器６を介して入力されるバイアス制御の制御信号に基づいてバイアス制御を行い、これにより、電力増幅が不要なときには、不要な電流及び雑音の出力を制限する。
【００４８】
次に、第１の装置により行われる動作の一例を示す。
送信しようとするデジタルの入力信号は、同相成分（Ｉ成分）と直交成分（Ｑ成分）とに分かれて、それぞれの成分に対応した遅延部Ａ１〜Ａｎ、Ｂ１〜Ｂｎに入力される。なお、第１の装置では、２つの遅延部Ａ１〜Ａｎと２つのＤ／Ａ変換器Ｃ１〜Ｃｎ、Ｄ１〜Ｄｎと１つの直交変調器Ｅ１〜Ｅｎとの組が、キャリア周波数毎に設けられている。
【００４９】
それぞれの成分に対応した遅延部Ａ１〜Ａｎ、Ｂ１〜Ｂｎに入力された入力信号の各成分は、一定時間遅延されて、それぞれの成分に対応したＤ／Ａ変換器Ｃ１〜Ｃｎ、Ｄ１〜Ｄｎへ出力される。それぞれの成分に対応したＤ／Ａ変換器Ｃ１〜Ｃｎ、Ｄ１〜Ｄｎにおいて、入力信号の各成分はアナログ変換されて、各キャリアに対応した直交変調部Ｅ１〜Ｅｎへ出力される。
【００５０】
各キャリアに対応した直交変調部Ｅ１〜Ｅｎは、入力信号の両成分を用いて、規定のキャリア周波数による直交変調を行い、変調結果を結合部１へ出力する。
このような一連の動作によって、入力信号は各キャリア毎にそれぞれ異なる特定のキャリア周波数により直交変調される。
【００５１】
各キャリアに対応した直交変調部Ｅ１〜Ｅｎにより直交変調された入力信号は、結合部１において合成され、合成結果は送信信号として、歪補償部７及びログアンプ２へ出力される。
本例では、第１の装置において、歪補償部７から増幅器８までの一連の経路を「本線系」と称し、ログアンプ２から制御部５までの一連の経路を「制御系」と称する。
【００５２】
制御系に出力された送信信号は、まず、ログアンプ２に入力されると、レベルの対数変換処理が行われる。当該対数変換結果は、レベルの特性値として、バーストエッジ検出部３及びＡ／Ｄ変換器４へ出力される。
バーストエッジ検出部３は、レベルの特性値に基づいて、バースト波のエッジを検出し、検出結果に基づいてエッジ検出信号を生成して、制御部５へ出力する。
Ａ／Ｄ変換器４に出力されたレベルの特性値は、デジタル変換された後、制御部５へ出力される。
【００５３】
制御部５は、バーストエッジ検出部３から出力されたエッジ検出信号と、Ａ／Ｄ変換器４から出力されたレベルの特性値に基づいて、歪補償部７に行わせる歪補償の制御量を特定し、当該制御量の情報を含んだ歪補償の制御信号をＤ／Ａ変換器６へ出力する。
具体的には、制御部５は、歪補償の制御量を特定する一例として、歪補償部７で行わせる位相制御における移相量と、振幅制御における減衰量とを特定し、特定された移相量及び減衰量の情報が含まれた歪補償の制御信号をＤ／Ａ変換器６へ出力する。Ｄ／Ａ変換器６へ出力された歪補償の制御信号は、アナログ変換されて歪補償部７へ出力される。
【００５４】
また、制御部５は、エッジ検出信号とレベルの特定値に基づいて、増幅器８のバイアス制御を特定し、当該バイアス制御の情報を含んだバイアス制御の制御信号をＤ／Ａ変換器６へ出力する。
具体的には、制御部５は、バイアス制御を特定する一例として、増幅器８におけるバイアス電流の値を特定し、特定された情報が含まれたバイアス制御の制御信号をＤ／Ａ変換器６へ出力する。Ｄ／Ａ変換器６へ出力されたバイアス制御の制御信号は、アナログ変換されて増幅器８へ出力される。
【００５５】
ここで、増幅器８のバイアス制御は、送信信号にバースト波の出力がない場合に当該増幅器８から余分な出力を行わせないためのものである。また、第１の装置において、Ｄ／Ａ変換器６としては、例えば、複数の入力ポートと出力ポートを有して、データの入力先と出力先とが対応付けられているような構成とすることが望ましい。
【００５６】
本線系において、歪補償部７は、結合部１から出力された送信信号の歪補償を行い、歪補償が行われた送信信号を増幅器８へ出力する。
具体的には、歪補償部７では、制御部５から出力される歪補償の制御信号に基づいて、可変移相器による移相調整及び可変減衰器による振幅調整が行われることにより、歪補償が行われる。歪補償が行われることで、送信信号には、増幅器８での増幅の際に発生する歪成分とは逆の特性を有する歪が与えられる。
【００５７】
増幅器８は、歪補償が行われた送信信号を増幅して出力する。ここで、歪補償が行われた送信信号には、増幅器８での増幅の際に発生する歪成分の逆特性が与えられているため、増幅器８での増幅の際に発生する歪成分は、送信信号に含まれる歪成分の逆特性と相殺される。そして、増幅器８からは、送信信号の本来の周波数である基本波の増幅結果が出力される。
また、増幅器８は、制御部５から出力されるバイアス制御の制御信号に基づいて、不要な電流及び雑音の出力を制限する処理を行う。
【００５８】
次に、第１の装置における制御系について詳細に説明する。
図２には、第１の装置における制御系の詳細な構成例を示してある。なお、上記図１に示したのと同様な構成部分については、同一の符号を付して示してある。
制御部５は、メモリ１１と、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１２とから構成されている。
バーストエッジ検出部３は、複数であるｍ個の比較器Ｆ１〜Ｆｍと、各比較器Ｆ１〜Ｆｍ毎に４つ設けられる抵抗Ｇ１〜Ｇｍ、Ｈ１〜Ｈｍ、Ｉ１〜Ｉｍ、Ｊ１〜Ｊｍとから構成されている。なお、ｍとしては、種々な数が用いられてもよい。
【００５９】
ここで、バーストエッジ検出部３には、検出対象とするバースト波のエッジに関する基準電圧であるエッジ基準電圧毎に、比較器Ｆ１〜Ｆｍと４つの抵抗Ｇ１〜Ｇｍ、Ｈ１〜Ｈｍ、Ｉ１〜Ｉｍ、Ｊ１〜Ｊｍとの組が設けられており、本例では、全部でｍ組（例えば、ｍ≧１）設けられている。
また、バーストエッジ検出部３では、各比較器Ｆ１〜Ｆｍの反転入力端子（−）には、ログアンプ２から出力されるレベルの特性値が入力される。
【００６０】
また、同図に示されるように、各比較器Ｆ１〜Ｆｍでは、非反転入力端子（＋）に２つの抵抗Ｇ１〜Ｇｍ、Ｉ１〜Ｉｍが直列に接続されていてこれら２つの抵抗Ｇ１〜Ｇｍ、Ｉ１〜Ｉｍを介して所定の電圧Ｖｔが印加されており、これら２つの抵抗Ｇ１〜Ｇｍ、Ｉ１〜Ｉｍの接続点に１つの抵抗Ｈ１〜Ｈｍが接続されていて接地されており、また、非反転入力端子（＋）と出力端子との間に１つの抵抗Ｊ１〜Ｊｍが接続されている。
【００６１】
具体的には、各比較器Ｆ１〜Ｆｍでは、１つの抵抗Ｇ１〜Ｇｍの一端が電源Ｖｔに接続されており、当該抵抗Ｇ１〜Ｇｍの他端が対応する比較器Ｆ１〜Ｆｍの抵抗Ｉ１〜Ｉｍを通して当該対応する比較器Ｆ１〜Ｆｍの非反転入力端子（＋）と接続されている。また、各比較器Ｆ１〜Ｆｍでは、前記電源Ｖｔと接続されている抵抗Ｇ１〜Ｇｍと並列に１つの抵抗Ｈ１〜Ｈｍが接続されていて接地されている。また、各比較器Ｆ１〜Ｆｍでは、非反転入力端子（＋）と出力端子との間に１つの抵抗Ｊ１〜Ｊｍが接続されている。
【００６２】
バーストエッジ検出部３において、各比較器Ｆ１〜Ｆｍは、ログアンプ２から入力されるレベルの特性値と、抵抗Ｇ１〜Ｇｍ、Ｉ１〜Ｉｍから入力されるレベル基準電圧とを比較して、比較結果に基づいて、出力信号の電圧を特定し、出力信号をエッジ検出信号として制御部５へ出力する。ここで、各比較器Ｆ１〜Ｆｍでは、レベルの特性値は反転入力端子（−）に入力され、レベル基準電圧は非反転入力端子（＋）に入力される。
【００６３】
また、各比較器Ｆ１〜Ｆｍから出力されるエッジ検出信号は２種類の規定の電圧値をとるものであり、各比較器Ｆ１〜Ｆｍはレベル特性値とレベル基準電圧の値との大小関係によっていずれかの電圧値に変更してエッジ検出信号を出力する。
【００６４】
各比較器Ｆ１〜Ｆｍにおいて、一端が基準電圧Ｖｔを供給する電源に接続されているとともに他端が対応する比較器Ｆ１〜Ｆｍの非反転入力端子（＋）側に接続されている抵抗Ｇ１〜Ｇｍと、一端が当該抵抗Ｇ１〜Ｇｍに並列に接続されているとともに他端が接地されている抵抗Ｈ１〜Ｈｍは、分圧器を構成している。
【００６５】
具体的には、各比較器Ｆ１〜Ｆｍにおいて、これら２つの抵抗Ｇ１〜Ｇｍ、Ｈ１〜Ｈｍの組は、それぞれ、基準電圧Ｖｔから各比較器Ｆ１〜Ｆｍ毎に異なるエッジ基準電圧Ｖ１、Ｖ２、・・・、Ｖｍを分圧して、対応する比較器Ｆ１〜Ｆｍへ供給するように設定されている。つまり、これら２つの抵抗Ｇ１〜Ｇｍ、Ｈ１〜Ｈｍの組は、バースト波における立ち上がり又は立ち下がりを検出するためのエッジ基準電圧Ｖ１、Ｖ２、・・・、Ｖｍをそれぞれの比較器Ｆ１〜Ｆｍ毎に異なる値となるように設定し、対応する比較器Ｆ１〜Ｆｍへ供給することで、多様な形態のバースト波のエッジを検出することを可能としている。
【００６６】
ここで、エッジ基準電圧Ｖ１、Ｖ２、・・・、Ｖｍは、具体的には、これら２つの抵抗Ｇ１〜Ｇｍ、Ｈ１〜Ｈｍの一方又は両方の抵抗値を変える等の方法により設定することができ、或いは、Ｄ／Ａ変換器により設定することも可能である。
【００６７】
更に、本例では、次のような特徴的な構成を採用した。
すなわち、基準電圧付近においては出力がハイ（Ｈ）レベルとロウ（Ｌ）レベルとを繰り返してしまって不安定になることの回避策として、ヒステリシスを持たせる方法を採用した。この場合、比較器Ｆ１〜Ｆｍの非反転入力端子（＋）に接続された抵抗Ｉ１〜Ｉｍ及び比較器Ｆ１〜Ｆｍの非反転入力端子（＋）と出力端子との間に接続された抵抗Ｊ１〜ＪｍによりＨレベルの時とＬレベルの時とで閾値を変化させるヒステリシスコンパレータなどを用いることが有用である。
【００６８】
具体的には、各比較器Ｆ１〜Ｆｍにおいて、４つの抵抗Ｇ１〜Ｇｍ、Ｈ１〜Ｈｍ、Ｉ１〜Ｉｍ、Ｊ１〜Ｊｍの抵抗値をそれぞれＲ１、Ｒ２、Ｒ３、Ｒ４として、各比較器Ｆ１〜Ｆｍからの出力電圧をＶｏｕｔとすると、次の（１）〜（５）のような式を成立させることができる。
【００６９】
（１）基準電圧Ｖｒｅｆ＝Ｖｔ  ×  Ｒ１／（Ｒ１＋Ｒ２）
（２）Ｈレベル側の閾値電圧Ｖｈ＝Ｖｒｅｆ＋｛（Ｖｏｕｔｍａｘ−Ｖｒｅｆ）×  Ｒ３／（Ｒ３＋Ｒ４）｝
（３）Ｌレベル側の閾値電圧Ｖｌ＝Ｖｒｅｆ＋｛（Ｖｏｕｔｍｉｎ−Ｖｒｅｆ）×  Ｒ３／（Ｒ３＋Ｒ４）｝
（４）Ｈレベル側とＬレベル側との閾値電圧の差（Ｖｈ−Ｖｌ）＝｛（Ｖｏｕｔｍａｘ−Ｖｏｕｔｍｉｎ）  ×  Ｒ３／（Ｒ３＋Ｒ４）｝
（５）ここで、ＶｏｕｔｍａｘはＶｏｕｔの最大値を表しており、ＶｏｕｔｍｉｎはＶｏｕｔの最小値を表している。
【００７０】
このように、Ｈレベル側の閾値とＬレベル側の閾値とを異ならせて、ヒステリシスを持たせることにより、例えば、入力がバースト波以外の要因により振れるような場合においても、ヒステリシスの範囲内ではバースト波のエッジ以外の信号を検出することができないように設定することができる。
【００７１】
具体的には、本例では、バーストエッジ検出部（バーストエッジ検出回路）３において、複数のヒステリシスを持たせた比較器Ｆ１〜Ｆｍを設けた構成とし、これにより、各基準電圧のそれぞれにヒステリシスを設定することにより、バーストエッジではないピーク電力との区別をできるようにした。
【００７２】
図３には、一般的なマルチキャリアのＰＡＰＲ（Ｐｅａｋ  ｔｏ  Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｅ）と出現確率との関係の一例を示してある。同図のグラフの横軸はＰＡＰＲ［ｄＢ］を示しており、縦軸は出現確率［％］を示している。また、同図のグラフでは、ピークリミッタ処理が行われた場合の特性Ｐ１の一例と、ピークリミッタ処理が行われていない（未処理である）場合の特性Ｐ２の一例を示してある。
【００７３】
同図に示されるように、ピークリミッタ未処理である場合の特性Ｐ２では、ピーク電力と平均電力との差が大きく、１０ｄＢ以上の出現確率が０．１％と高いため、例えば、ヒステリシスをピークトゥピーク換算でそれ以下（例えば、２０ｄＢ）に設定した態様では、バースト波のエッジ以外においても約０．１％以下の確率でピーク波形を検出することとなる。
そして、バースト波のエッジ以外のピーク波形を検出した場合には、ピーク波形の検出に応じて行われる処理（例えば、バースト検出処理）を余分に無駄に実行することとなり、出現頻度によってはバースト処理能力を逼迫することとなる。
【００７４】
一方、例えば、ヒステリシスを３０ｄＢ相当の電圧に設定した場合には、それ以下のピークトゥピーク波形による検出は行われず、３０ｄＢ以上のレベル差を有するバースト波への検出が安定して可能となる。
また、マルチキャリアの多重度が増えるなど、より小さいレベル差のバースト波を検出することも求められる可能性があり、このような場合、ヒステリシスの設定値と出現確率による処理能力とのトレードオフとなる。
【００７５】
また、同図には、ピークリミッタ処理を施した場合の特性Ｐ１も示してあり、例えば、ヒステリシスを２０ｄＢ相当の電圧に設定した場合、２０ｄＢ以上のレベル差によるバースト波を安定して検出することが可能となる。
【００７６】
制御部５において、ＣＰＵ１２は、Ａ／Ｄ変換器４から出力されるレベルの特性値をデータポート（ＤＡＴＡ）で受ける。ＣＰＵ１２は、サンプルタイミングで当該レベル特性値を検出して、メモリ１１から当該レベル特性値に対応した移相量及び減衰量を検索して読み出し、読み出したこれらの情報を含んだ歪補償の制御信号をＤ／Ａ変換器６を介して歪補償部７へ出力する。
【００７７】
また、ＣＰＵ１２は、バーストエッジ検出部３から出力されるエッジ検出信号を割り込みポート（ＩＮＴ１〜ＩＮＴｙ）で受ける。割り込みポートの数は、バーストエッジ検出部３に備えられる比較器Ｆ１〜Ｆｍの数に対応している。
ＣＰＵ１２は、割り込みポートに入力されるエッジ検出信号の電圧が変化したとき、電圧の変化を検知して割り込み処理を行う。割り込み処理では、ＣＰＵ１２は、変化の際におけるレベルの特性値を検出し、当該レベル特性値がバースト波の基準の電圧値を超えていれば、メモリ１１から当該レベル特性値に対応した移相量及び減衰量を検索して読み出し、読み出したこれらの情報を含んだ歪補償の制御信号をＤ／Ａ変換器６を介して歪補償部７へ出力する。
【００７８】
また、割り込み処理では、ＣＰＵ１２は、変化の際におけるレベルの特性値を検出し、当該レベル特性値がバースト波の基準の電圧値以下であれば、メモリ１１から当該レベル特性値に対応したバイアス電流値を検索して読み出し、読み出した当該情報を含んだバイアス制御の制御信号をＤ／Ａ変換器６を介して増幅器８へ出力する。
【００７９】
メモリ１１には、歪補償部７において行われる位相調整の移相量、振幅調整の減衰量及び増幅器８において行われるバイアス調整のバイアス電流値とが、レベルの特性値と関連付けられたテーブル形式で格納されている。ＣＰＵ１２は、メモリ１１へのアクセスによって、検知されたレベル特性値に基づいて、対応する移相量、減衰量及びバイアス電流値を検索して、読み出すことができる。
【００８０】
次に、第１の装置における制御系により行われる歪補償制御の動作の一例を示す。
サンプルタイミングでのレベル検出による歪補償の動作の一例を示す。
図４には、制御部５におけるサンプルタイミングでのレベル検出による歪補償の処理の手順の一例を示してある。
なお、ログアンプ２からＡ／Ｄ変換器４を介して出力されるレベルの特性値は、制御部５におけるＣＰＵ１２のデータポートに常時入力される。
【００８１】
すなわち、ＣＰＵ１２は、サンプルタイミング毎にレベルの特性値を検出し（ステップＳ１）、検出結果に基づいて、メモリ１１から対応する移相量、減衰量を検索して読み込み、読み込んだ情報を含んだ歪補償の制御信号を歪補償部７へ出力して、歪補償制御を行う（ステップＳ２）。
【００８２】
エッジトリガタイミングでのレベル検出による歪補償の動作の一例を示す。
ログアンプ２から出力されるレベルの特性値は、バーストエッジ検出部３における各比較器Ｆ１〜Ｆｍの反転入力端子（−）に入力される。各比較器Ｆ１〜Ｆｍの非反転入力端子（＋）には、基準電圧Ｖｔから分圧されたエッジ基準電圧Ｖ１、Ｖ２、・・・、Ｖｍが、対応する抵抗Ｇ１〜Ｇｍから供給される。エッジ基準電圧Ｖ１、Ｖ２、・・・、Ｖｍは、バースト波のエッジを検出するためのものであり、当該各抵抗Ｇ１〜Ｇｍからはそれぞれ異なるエッジ基準電圧Ｖ１、Ｖ２、・・・、Ｖｍが供給される。
【００８３】
各比較器Ｆ１〜Ｆｍでは、レベル特性値とエッジ基準電圧Ｖ１、Ｖ２、・・・、Ｖｍとの比較を行い、比較結果に基づいて出力信号の電圧を特定し、エッジ検出信号として制御部５へ出力する。
各比較器Ｆ１〜Ｆｍは、比較結果に基づいて、エッジ検出信号の電圧を、２種類の規定の電圧値のうちいずれかに設定する。例えば、各比較器Ｆ１〜Ｆｍは、レベル特性値がエッジ基準電圧Ｖ１、Ｖ２、・・・、Ｖｍよりも大きい場合には出力電圧として（−Ｖ）を設定し、逆である場合には出力電圧として（＋Ｖ）を設定し、設定された出力電圧でエッジ検出信号を出力する。
【００８４】
各比較器Ｆ１〜Ｆｍには、それぞれ異なるエッジ基準電圧Ｖ１、Ｖ２、・・・、Ｖｍが供給されるため、各比較器Ｆ１〜Ｆｍから出力されるエッジ検出信号の電圧値｛（−Ｖ）又は（＋Ｖ）｝の組み合わせによって、現在におけるバースト波の状態を表すことができる。また、いずれかの比較器Ｆ１〜Ｆｍにおけるエッジ検出信号の電圧値が変化することで、バースト波が立ち上がったこと又は立ち下がったことを表すことも可能である。
【００８５】
各比較器Ｆ１〜Ｆｍから出力されるエッジ検出信号は、制御部５において、ＣＰＵ１２に備えられた対応する割り込みポートに入力される。ＣＰＵ１２は、割り込みポートに入力されるエッジ検出信号の電圧の状態を監視する。
ＣＰＵ１２は、通常は、サンプルタイミング毎にレベル特性値を検出して、当該レベル特性値に対応した歪補償制御を行うが、いずれかの割り込みポートに入力されるエッジ検出信号の電圧値が変化した場合には、バースト波の立ち上がり又は立ち下がりが発生したと認知して、割り込み処理を開始する。
【００８６】
図５には、制御部５におけるエッジトリガタイミングでのレベル検出による歪補償の処理の手順の一例を示してあり、割り込み処理におけるＣＰＵ１２の動作の一例を説明する。
すなわち、バースト波の立ち上がり又は立ち下がりの発生を検出して、割り込み処理を開始すると、ＣＰＵ１２は、まず、全ての割り込みポートによる割り込み処理を禁止する（ステップＳ１１）。つまり、本例では、割り込み処理が開始された後に、他の割り込みポートにおいて電圧の変化が発生したような場合においても、ＣＰＵ１２は、当該割り込み処理が終了するまでは、他の割り込み処理は行わない。
【００８７】
次に、ＣＰＵ１２は、データポートに入力されるレベル特性値のうち、割り込み処理の開始時点におけるレベル特性値つまりバーストレベルを検出する（ステップＳ１２）。このように、ＣＰＵ１２は、通常、サンプルタイミング毎にレベル特性値の検出を行うが、割り込み処理においては、割り込みが発生した時点で強制的にレベル特性値の検出を行う。
【００８８】
次に、上記したレベル特性値（バーストレベル）の検出結果が規定値以上である場合には（ステップＳ１３）、ＣＰＵ１２は、当該検出結果に基づいて、メモリ１１に格納されているテーブルから、対応する移相量及び減衰量を検索して読み出し、読み出したこれらの情報を含んだ歪補償の制御信号をＤ／Ａ変換器６を介して歪補償部７へ出力することで、歪補償制御を行う（ステップＳ１４）。
【００８９】
一方、上記したレベル特性値（バーストレベル）の検出結果が規定値未満である場合には（ステップＳ１３）、ＣＰＵ１２は、当該検出結果に基づいて、メモリ１１に格納されているテーブルから、対応するバイアス電流値を検索して読み出し、読み出した当該情報を含んだバイアス制御の制御信号をＤ／Ａ変換器６を介して増幅器８へ出力することで、増幅器８の出力を制限するようにバイアス制御を行う（ステップＳ１５）。
【００９０】
このように、ＣＰＵ１２では、バースト波であると認識する最低の電圧値を規定値として設定してあり、レベル特性値が当該規定値以上（或いは、当該規定値より大）であればバースト波が入力されたので歪補償制御を行い（ステップＳ１４）、レベル特性値が当該規定値未満（或いは、当該規定値以下）であればバイアス制御を行って増幅器８における消費電力を低減させる（ステップＳ１５）。
【００９１】
上記のようにして歪補償制御又はバイアス制御が終了すると、ＣＰＵ１２は、割り込みポートへの割り込み禁止を解除して（ステップＳ１６）、割り込み処理を終了する。割り込み処理が終了することで、ＣＰＵ１２は、再び、割り込み処理を受け入れる状態へ戻り、エッジ検出信号の電圧値に変化が発生すると、再び、割り込み処理を開始する。
【００９２】
第１の装置における歪補償のタイミングについて説明する。
図６には、バースト波とエッジ基準電圧との関係の例を示してあり、バースト波のエッジトリガタイミングの例を示してある。
同図には、バースト波のエッジトリガタイミングの例を示してあり、バースト波の波形の種類別にそれぞれ（ｉ）、（ｉｉ）、（ｉｉｉ）に分けて示してある。
【００９３】
また、同図（ｉ）、（ｉｉ）、（ｉｉｉ）のそれぞれでは、バースト波内に示されている上向きの矢印はバースト波の立ち上がりを表しており、下向きの矢印はバースト波の立ち下がりを表している。また、バースト波の下に示されている特定間隔で並べられた複数の矢印は、第１の装置におけるレベル読み込みのサンプルタイミングを表している。また、同図中で、時間は左から右へ進行している。
【００９４】
また、同図では、各バースト波における立ち上がり及び立ち下がりを検出するためのエッジ基準電圧Ｑ１、Ｑ２、Ｑ３、Ｑ４の例を示してある。
また、バーストエッジ検出部３で必要となる比較器Ｆ１〜Ｆｍの数は、例えば、バースト波形が同図（ｉ）、（ｉｉ）のような場合には１個となり、バースト波形が同図（ｉｉｉ）のような場合には２個となり、各比較器Ｆ１〜Ｆｍにはそれぞれ対応するエッジ基準電圧Ｑ１〜Ｑ４が供給される。
【００９５】
同図（ｉ）で示すバースト波に対して、まず、レベル特性値がエッジ基準電圧Ｑ１以上となった時点（或いは、エッジ基準電圧Ｑ１を超えた時点）つまりバースト波の立ち上がりの時点で、バーストエッジ検出部３においてエッジ基準電圧Ｑ１が供給される比較器は、エッジ検出信号の電圧値を変更する。エッジ検出信号の電圧値の変更が発生すると、制御部５のＣＰＵ１２は、割り込み処理を開始し、割り込みの時点でのレベル特性値を検出する。ＣＰＵ１２には、バースト波の電圧の規定値としてエッジ基準電圧Ｑ１が設定されているため、当該レベル特性値に基づく歪補償制御を行い、歪補償部７に歪補償を行わせる。
【００９６】
また、レベル特性値がバースト波のピーク電圧からエッジ基準電圧Ｑ１未満（或いは、エッジ基準電圧Ｑ１以下）となった時点つまりバースト波の立ち下がりの時点で、バーストエッジ検出部３においてエッジ基準電圧Ｑ１が供給される比較器は、エッジ検出信号の電圧値を変更する。そして、制御部５のＣＰＵ１２は、割り込み処理を行って、レベル特性値を検出する。この場合、レベル特性値はエッジ基準電圧Ｑ１未満となるため、ＣＰＵ１２は、バイアス制御を行い、増幅部８に出力の低減を行わせる。
また、バースト波の立ち上がり又は立ち下がりがない場合には、ＣＰＵ１２は、サンプルタイミング毎にレベル特性値を検出して歪補償制御を行う。
【００９７】
バースト波形が同図（ｉｉ）のような場合についても、第１の装置では、エッジ基準電圧Ｑ２を基準として、上記した同図（ｉ）について説明したのと同様な制御により、歪補償やバイアス制御を行う。
【００９８】
バースト波形が同図（ｉｉｉ）のように多段階で変化するレベルを有する場合には、バーストエッジ検出部３では、例えば、比較器を複数個設けて、段階毎の立ち上がり及び立ち下がりを検出することが必要となる。同図（ｉｉｉ）では、２段階でレベルが変化するため、バーストエッジ検出部３には、２つのレベル基準電圧Ｑ３、Ｑ４のそれぞれが供給される２個の比較器を設けて、段階毎の立ち上がり及び立ち下がりの検出に対応している。同図（ｉｉｉ）の場合、ＣＰＵ１２において、バースト波の電圧の規定値としては、最も低いレベルのレベル基準電圧Ｑ４が設定されている。
【００９９】
一例として、第１の装置において、同図（ｉ）〜（ｉｉｉ）の全てのバースト波形に対応できるように、バーストエッジ検出部３は、４つのレベル基準電圧Ｑ１〜Ｑ４のそれぞれが供給される４個の比較器を備えるような構成とすることも可能である。このような構成とすることで、バーストエッジ検出部３は、単体で多様な波形のバースト波に対応してエッジを検出することができるため、多様なバースト波形を含む入力信号を扱う第１の装置の回路規模を縮小することができ、製造コストを削減することができる。
【０１００】
また、各バースト波におけるレベル基準電圧の一部又は全部が同一であるような場合には、つまり例えば上記したレベル基準電圧Ｑ１〜Ｑ４のいずれかが同一であるような場合には、バーストエッジ検出部３は、複数の種別のバースト波に対して、比較器を共用する構成とすることも可能である。
【０１０１】
上記図６（ｉｉｉ）に示したようなバースト波形に対する歪補償制御及び歪補償のタイミングについて説明する。
図７には、エッジ基準電圧が複数ある場合における、第１の装置における歪補償のタイミングの一例を示してある。
【０１０２】
同図（ｉ）には、第１の装置における歪補償制御に関するタイミングの一例を示してある。エッジトリガタイミング（Ｃ−１）でバースト波の第１段階の立ち上がりが発生すると、バーストエッジ検出部３でエッジ検出信号の電圧の変化が発生する。ここで、例えば、比較器Ｆ１のレベル基準電圧を“ＲＥＦ１”に設定した場合には、同図（ｉｉ）に示されるように当該比較器Ｆ１の出力波形はハイ（Ｈｉｇｈ）からロウ（Ｌｏｗ）へ変化し、これにより、ＣＰＵ１２は、割り込みポートＩＮＴ１、２により立ち上がりエッジを検出して、割り込み処理を実行する。制御部５のＣＰＵ１２では、タイミング（Ａ−１）において割り込み発生時におけるレベル特性値に基づいた歪補償制御を行い、Ｄ／Ａ変換器６を介して歪補償部７に対して歪補償の制御信号を出力する。
【０１０３】
同図（ｉｖ）には、第１の装置における歪補償のタイミングの一例を示してある。歪補償の制御信号を受けた歪補償部７は、タイミング（Ｂ−１）において、送信信号に対して歪補償を行うことを開始する。
【０１０４】
ここで、本例では、レベル基準電圧“ＲＥＦ１”について、比較器Ｆ１の抵抗Ｉ１、Ｊ１によりヒステリシスが設定されている。これにより、当該ヒステリシス以内の波形変化による比較器Ｆ１の出力変化はなく、当該ヒステリシスを超えた場合においても、バーストエッジ割り込みの誤検出頻度は少なくなるため、十分な処理時間を確保することができ、バースト検出処理が可能となる。
【０１０５】
なお、逆に、ヒステリシスを十分とらなかった場合には、バーストエッジではない波形を頻繁に割り込み検出することになり、処理しきれずに本来のバーストエッジ検出をすることができなくなる可能性があるが、本例のような方式とすることにより、このような不具合を軽減することができ、或いは、十分に安定したバーストエッジ割り込みの処理が可能となる。
【０１０６】
同様に、同図（ｉ）において、例えば、レベル基準電圧“ＲＥＦ２”のレベルを比較器Ｆ２にレベル基準電圧として設定した場合には、エッジトリガタイミング（Ｃ−２）においてバースト波の立ち上がりが発生すると、同図（ｉｉｉ）に示されるように当該比較器Ｆ２の出力はハイ（Ｈｉｇｈ）からロウ（Ｌｏｗ）へ変化し、ＣＰＵ１２は、割り込みポートＩＮＴ３、４により立ち下がりエッジを検出して、割り込み処理を実行する。制御部５のＣＰＵ１２では、タイミング（Ａ−２）において割り込み発生時におけるレベル特性値に基づいた歪補償制御を行い、Ｄ／Ａ変換器６を介して歪補償部７に対して歪補償の制御信号を出力する。歪補償の制御信号を受けた歪補償部７は、同図（ｉｖ）に示されるタイミング（Ｂ−２）において、送信信号に対して歪補償を行う。
ここで、本例では、レベル基準電圧“ＲＥＦ２”についても、比較器Ｆ２の抵抗Ｉ２、Ｊ２によりヒステリシスが設定されている。
【０１０７】
同様に、同図（ｉ）に示されるエッジトリガタイミング（Ｃ−３）においてバースト波の立ち下がりが発生すると、同図（ｉｉｉ）に示されるように比較器Ｆ２の出力はロウ（Ｌｏｗ）からハイ（Ｈｉｇｈ）へ変化し、これにより、ＣＰＵ１２は、割り込みポートＩＮＴ３、４により立ち下がりエッジを検出して、割り込み処理を実行する。制御部５のＣＰＵ１２では、タイミング（Ａ−３）において割り込み発生時におけるレベル特性値に基づいた歪補償制御を行い、Ｄ／Ａ変換器６を介して歪補償部７に対して歪補償の制御信号を出力する。歪補償の制御信号を受けた歪補償部７は、同図（ｉｖ）に示されるタイミング（Ｂ−３）において送信信号に対して歪補償を行う。
【０１０８】
なお、本例では、割り込み処理が終了するまでは、ＣＰＵ１２は他の割り込みを禁止するため、ＣＰＵ１２は、ほぼ同時に２つ以上の割り込みが起きた場合においても、次に読み込む波形レベルにより歪補償の処理が行われる。
【０１０９】
そして、同図（ｉ）に示されるエッジトリガタイミング（Ｃ−４）においてバーストエッジを検出し、割り込み処理によりタイミング（Ａ−４）におけるレベル特性値を読み込み、レベル基準電圧“ＲＥＦ１”と比べてレベルが低いことを認識した場合には、歪補償対象となる増幅器８に対するバイアス制御等により、増幅器８の出力を制限することにより、消費電力を抑えることができる。
【０１１０】
具体的には、同図（ｉ）に示されるエッジトリガタイミング（Ｃ−４）においてバースト波の立ち下がりが発生すると、同図（ｉｉ）に示されるように比較器Ｆ１の出力はロウ（Ｌｏｗ）からハイ（Ｈｉｇｈ）へ変化し、これにより、ＣＰＵ１２は、割り込みポートＩＮＴ１、２により立ち下がりエッジを検出して、割り込み処理を実行する。制御部５のＣＰＵ１２では、タイミング（Ａ−４）において割り込み発生時におけるレベル特性値に基づいて、歪補償処理を終了するように制御を行い、Ｄ／Ａ変換器６を介して歪補償部７に対して歪補償の制御信号を出力する。歪補償の制御信号を受けた歪補償部７は、同図（ｉｖ）に示されるタイミング（Ｂ−４）において送信信号に対する歪補償処理を終了する。また、制御部５のＣＰＵ１２では、増幅器８のバイアス制御を行うためのバイアス制御の制御信号を当該増幅器８に対して出力する。
【０１１１】
また、バースト波の立ち上がり又は立ち下がりがないときには、ＣＰＵ１２は、サンプルタイミング毎にレベル特性値を検出して歪補償制御を行う。このように、サンプルタイミング毎のレベル特性値による歪補償制御を兼ねて行うことによって、第１の装置は、バースト波の立ち上がりから立ち下がりまでの間のレベルに対応して、歪補償制御を行うことができる。
【０１１２】
本例のような第１の装置によれば、バーストエッジ検出部３を設けることで、バースト波のエッジトリガタイミングに同期してバースト波のエッジレベルを検出することができるため、当該エッジレベルに対応した歪補償制御又はバイアス制御を行うことができ、バースト波について、エッジレベルに対応して正確に歪補償を行うことができ、且つ回路構成を簡易にすることができる。
【０１１３】
特に、バースト波が多段階で立ち上がり及び立ち下がるような場合には、バーストエッジ検出部３において立ち上がり及び立ち下がりのレベル基準電圧と、バースト波のレベルを比較することができる比較器を、段階数分設けることによって、段階毎にバースト波のエッジトリガタイミングに同期してバースト波のエッジレベルを検出することができるため、多様な形態のバースト波についても、エッジレベルに対応して正確に歪補償などを行うことができる。
【０１１４】
以上のように、本例の歪補償増幅装置では、バースト波のエッジを検出するための電圧基準値を複数設け、バースト波を含む入力信号のレベルがエッジの電圧基準値以上又は電圧基準値以下などになったか否かをリアルタイムで検出するバーストエッジ検出部（バーストエッジ検出回路）３を設け、バーストエッジ検出部３における検出結果に応じて、入力信号のレベルに対応した移相及び減衰の制御による歪補償を行う。
【０１１５】
また、本例の歪補償増幅装置では、バースト波のエッジを検出するために設けられる複数の電圧基準値のそれぞれにヒステリシスをもたせることにより、バースト波のエッジ検出を安定して行う。そして、バーストエッジの検出結果に基づいて、入力信号に対する移相量及び減衰量を特定し、移相量及び減衰量に基づいて入力信号の移相調整及び振幅調整を行って歪補償を行う。
【０１１６】
具体的には、本例の歪補償増幅装置では、バースト波のエッジを検出するために複数の電圧基準値、及び各電圧基準値に対するヒステリシスが設定される。そして、バーストエッジ検出部３では、バースト波の入力信号のレベルと各電圧基準値との大小を比較して、バースト波を含む入力信号のレベルの変化をリアルタイムで検出し、入力信号のレベルが電圧基準値以上などになるとバースト波が立ち上がった状態を示すエッジ検出信号を出力し、一方、バースト波が立ち上がった状態で、入力信号のレベルが電圧基準値以下などになるとバースト波が立ち下がった状態を示すエッジ検出信号を出力する。
【０１１７】
また、本例の歪補償増幅装置では、バーストエッジ検出部３から出力されるエッジ検出信号の状態を監視して、エッジ検出信号の状態の変化により、バースト波の立ち上がり及び立ち下りを検出すると、立ち上がり及び立ち下がりの際のバースト波のレベルを検出して入力信号に対する移相量及び減衰量を特定し、移相量及び減衰量に基づいて入力信号の移相調整及び振幅調整を行って入力信号の歪補償を行う。
【０１１８】
このように、本例の歪補償増幅装置では、バースト波の無線信号に対して歪補償を行うために、バーストエッジ検出回路及び歪補償増幅回路を有しており、バースト波のエッジのタイミングを正確に検出して、エッジレベルに対応した歪補償を行う。
【０１１９】
従って、本例の歪補償増幅装置では、バースト波の入力信号を増幅しつつ、増幅の際に発生する歪を補償するに際して、多様な形態のバースト波について、バースト波のエッジのタイミングを正確に安定して検出することができ、バースト波のエッジのレベルに対応して移相及び減衰の制御を行うことにより正確に歪補償を行うことができ、且つ回路構成を簡易にすることができる。
【０１２０】
ここで、本例の歪補償増幅装置は、バースト波の入力信号の歪補償を行うものであるが、例えば、従来と同様な連続波の入力信号についても対応して歪補償を行うようにすることも可能である。一例として、歪補償増幅装置の制御部において、バースト波及び連続波の両方について、それぞれの信号波における移相量及び減衰量のパラメータをテーブルに格納しておき、そして、通信方式などによっていずれのパラメータを用いるかを切り替えるような構成とすることができる。
【０１２１】
なお、本例の歪補償増幅装置では、バースト波のエッジを検出するための複数の電圧基準値により閾値（閾値組）が構成されており、それぞれの閾値組はヒステリシスを実現するための２つの異なる値（レベル増加時の閾値、レベル減少時の閾値）の組から構成されている。
また、本例の歪補償増幅装置では、バーストエッジ検出部３の機能によりバースト波信号エッジタイミング検出手段が構成されており、歪補償部７を制御する制御部５などの機能により歪補償処理実行制御手段が構成されている。
また、本例の歪補償増幅装置では、増幅器８のバイアスを制御する制御部５などの機能により増幅器バイアス制御手段が構成されている。
【０１２２】
本発明の第２の実施形態に係る歪補償増幅装置（第２の装置と言う）について説明する。
なお、本例では、主として、上記第１実施形態で示した第１の装置とは相違する点について詳しく説明し、第１の装置と同様な構成部分については、同一の符号を付して説明する。
【０１２３】
図８には、第２の装置の構成例を示してある。
第２の装置は、補償対象信号出力部２１と、エッジ検出対象信号出力部２２と、上記第１実施形態に係る上記図１に示したのと同様なログアンプ２、バーストエッジ検出部３、Ａ／Ｄ変換器４、制御部５、Ｄ／Ａ変換器６、歪補償部７、及び増幅器８から構成されている。
【０１２４】
図９には、補償対象信号出力部２１の構成例を示してある。
補償対象信号出力部２１は、上記第１実施形態に係る上記図１に示したのと同様な、２つの遅延部Ａ１〜Ａｎ、Ｂ１〜Ｂｎと２つのＤ／Ａ変換器Ｃ１〜Ｃｎ、Ｄ１〜Ｄｎと１つの直交変調部Ｅ１〜Ｅｎから構成されるｎ組の処理系と、結合部１を備えている。本例では、結合器１による結合結果は、歪補償部７へのみ出力される。
【０１２５】
図１０には、エッジ検出対象信号出力部２２の構成例を示してある。
エッジ検出対象信号出力部２２は、上記した補償対象信号出力部２１の構成から遅延部Ａ１〜Ａｎ、Ｂ１〜Ｂｎを除いたような構成を有しており、具体的には、Ｉ成分に対応したＤ／Ａ変換器Ｋ１〜ＫｎとＱ成分に対応したＤ／Ａ変換器Ｌ１〜Ｌｎと１つの直交変調部Ｍ１〜Ｍｎから構成されるｎ組の処理系と、結合部３１を備えている。結合部３１による結合結果は、ログアンプ２へ出力される。
【０１２６】
ここで、補償対象信号出力部２１の各処理系と、エッジ検出対象信号出力部２２の各処理系には、同一の信号が入力される。
また、補償対象信号出力部２１の各直交変調部Ｅ１〜Ｅｎと、エッジ検出対象信号出力部２３の各処理系では、同一のキャリア周波数が用いられる。
【０１２７】
第２の装置では、送信対象であるデジタルの入力信号は、補償対象信号出力部２１及びエッジ検出対象信号出力部２２に入力される。補償対象信号出力部２１においてキャリア周波数毎に直交変調されて合成された入力信号は、送信信号として歪補償部７へ出力されて、歪補償が行われる。また、エッジ検出対象信号出力部２２においてキャリア周波数毎に直交変調されて合成された入力信号は、エッジ検出対象信号として、ログアンプ２に出力されて、エッジレベルの検出及び歪補償制御に用いられる。
【０１２８】
第２の装置では、バースト波のエッジトリガタイミングと、歪補償が行われるタイミングとの遅延差を解消することができる。
具体的に、上記図７を参照して説明する。
すなわち、エッジトリガタイミング（Ｃ−１）と歪補償のタイミング（Ｂ−１）との遅延差は、エッジトリガタイミング（Ｃ−１）から歪補償制御のタイミング（Ａ−１）までと、歪補償制御のタイミング（Ａ−１）から歪補償のタイミング（Ｂ−１）までとに分けられる。特に、エッジトリガタイミング（Ｃ−１）から歪補償制御のタイミング（Ａ−１）までについては、例えばＣＰＵ１２において数十ステップの処理と数百ナノ秒という長い期間を要するため、この間に不要な歪が増幅器８から出力されてしまう場合がある。
【０１２９】
そこで、第２の装置では、エッジトリガタイミング（Ｃ−１）と歪補償のタイミング（Ｂ−１）との遅延差を解消するために、補償対象信号出力部２１における遅延部Ａ１〜Ａｎ、Ｂ１〜Ｂｎにより、送信信号を当該遅延差分だけ遅延させている。このような構成とすることで、第２の装置では、送信信号について適正なタイミングで歪補償を行うことができ、遅延時間において発生する歪を低減することができる。
【０１３０】
なお、上記第１実施形態で示した第１の装置や上記第２実施形態で示した第２の装置では、入力方式としてＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ  Ｆｒｅｑｕｅｎｃｙ）信号を入力する方式、或いは、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号を入力する方式を想定したが、これに限られず、例えば、周波数オフセット回路を追加することにより、ベースバンド信号による検波方式として、ベースバンド信号の歪補償を行うような構成とすることも可能である。また、例えば、ＩＦ入力方式などにおいて、直交変調器Ｅ１〜Ｅｎ、Ｍ１〜Ｍｎに予めＩＦ用などの変調周波数を格納しておき、入力対象の切り替えによって使用する変調周波数を切り替えるような構成とすることも可能である。
【０１３１】
本発明の第３の実施形態に係る歪補償増幅装置（第３の装置と言う）について説明する。
なお、本例では、主として、上記第２実施形態で示した第２の装置とは相違する点について詳しく説明し、第２の装置と同様な構成部分については、同一の符号を付して説明する。
【０１３２】
第３の装置の概略的な構成は、上記図８に示した第２の装置の構成と同様であり、補償対象信号出力部の構成が異なっている。
図１１には、第３の装置に備えられた補償対象信号出力部４１の構成例を示してある。
本例の補償対象信号出力部４１は、上記図９に示した補償対象信号出力部２１の構成と比べて、遅延部Ａ１〜Ａｎ、Ｂ１〜Ｂｎの前段にピークリミッタ回路５１を設けた構成となっている。これにより、第３の装置では、上記図３に示されるように、ピーク値を抑えることができ、例えば、小さいレベル差のバースト波を安定して検出することが可能となる。
【０１３３】
本発明の第４の実施形態に係る歪補償増幅装置（第４の装置と言う）について説明する。
図１２には、第４の装置の構成例を示してある。第４の装置は、バースト波の入力信号に対して増幅を行い、増幅前における入力信号のレベルに基づいて入力信号及び歪成分信号を制御して歪補償を行うＦＦ方式の歪補償増幅装置となっている。
【０１３４】
第４の装置は、結合器６１と、遅延器６２と、分配器（方向性結合器）６３と、ベクトル調整器６４と、主増幅器（主ＡＭＰ）６５と、遅延器６６と、方向性結合器６７と、遅延器６８と、ベクトル調整器６９と、補助増幅器（補助ＡＭＰ）７０と、方向性結合器７１と、ログアンプ（ＬＯＧＡＭＰ）７２と、バーストエッジ検出回路７３と、Ａ／Ｄ変換器７４と、制御部７５と、Ｄ／Ａ変換器７６と、Ｄ／Ａ変換器７７とから構成されている。
【０１３５】
また、第４の装置は、機能上、入力信号を分岐して一方の入力信号を増幅するとともに増幅入力信号と他方の入力信号とを逆位相で合成させて歪成分を出力する歪検出ループと、歪成分と増幅入力信号とを合成して歪成分を除去した結果を出力する歪補償ループとに大別することができる。本例では、分配器６３から方向性結合器６７までの回路により歪検出ループが構成されており、当該方向性結合器６７から方向性結合器７１までの回路により歪補償ループが構成されている。
【０１３６】
第４の装置の各処理部について説明する。
分配器６３は、アナログデータである直交変調済みのマルチキャリアの入力信号を、ベクトル調整器６４と遅延器６６とに分配して出力する。
ベクトル調整器６４は、制御部７５から出力される制御信号に基づいて、分配器６３から出力された入力信号に対して位相及び振幅の調整を行った後に、当該信号を主増幅器６５へ出力する。ここで、ベクトル調整器６４は、可変移相器（図示せず）及び可変減衰器（図示せず）を内蔵しており、制御部７５からの制御信号に基づいて入力信号の位相及び振幅を調整する。
【０１３７】
主増幅器６５は、ベクトル調整器６４から出力される入力信号の電力増幅を行い、増幅結果を方向性結合器６７へ出力する。
遅延器６６は、分配器６３から分配されて出力された入力信号を一定時間遅延させて、方向性結合器６７へ出力する。ここで、遅延器６６は、主増幅器６５における入力信号の増幅で入力信号が遅延されることから、方向性結合器６７における入力信号の同期を図る目的で設けられている。
【０１３８】
方向性結合器６７は、主増幅器６５で増幅された入力信号をそのまま遅延器６８へ出力する。また、方向性結合器６７は、主増幅器６５で増幅された入力信号と遅延器６６で遅延された入力信号とを逆位相で合成し、合成結果である歪成分信号をベクトル調整器６９へ出力する。
【０１３９】
遅延器６８は、方向性結合器６７から出力された増幅済みの入力信号を遅延させて、方向性結合器７１へ出力する。ここで、遅延器６８は、補助増幅器７０における歪成分信号の増幅で遅延された歪成分信号と、当該遅延器６８を通過する入力信号とを同期させるため設けられている。
【０１４０】
ベクトル調整器６９は、制御部７５から出力される制御信号に基づいて、方向性結合器６７から出力された歪成分信号に対して位相及び振幅の調整を行った後に、当該歪成分信号を補助増幅器７０へ出力する。ここで、ベクトル調整器６９は、可変移相器（図示せず）及び可変減衰器（図示せず）を内蔵しており、制御部７５からの制御信号に基づいて歪成分信号の位相及び振幅を調整する。
【０１４１】
補助増幅器７０は、ベクトル調整器６９から出力された歪成分信号を増幅して、方向性結合器７１へ出力する。
方向性結合器７１は、遅延器６８から出力された増幅済みの入力信号と補助増幅器７０で増幅された歪成分信号とを逆位相で合成し、合成結果である送信信号を出力する。なお、方向性結合器７０では、出力端子の一方には終端抵抗が接続されている。
【０１４２】
また、第４の装置では、分配器６３の前段に結合器６１及び遅延器６２が設けられている。
結合器６１は、アナログデータである直交変調済みのマルチキャリアの入力信号の一部を抽出して、ログアンプ７２へ出力する。
遅延器６２は、入力信号を一定時間遅延させて、分配器６３へ出力する。ここで、遅延器６２は、バースト波のエッジトリガタイミングと、歪補償のタイミングとの遅延差を解消するために設けられている。このため、第４の装置では、バースト波のエッジを検出した直後に、入力信号及び歪成分信号に対して適正なタイミングで歪補償に係る制御を行うことができ、例えば従来と比べて、遅延時間において発生する歪を低減することができる。
【０１４３】
ログアンプ７２、バーストエッジ検出回路７３、Ａ／Ｄ変換器７４、制御部７５、Ｄ／Ａ変換器７６、７７により制御を行う構成は、例えば、上記第１実施形態に係る第１の装置〜上記第３実施形態に係る第３の装置において歪補償部７や増幅器８を制御するための構成と同様であり、本例では、制御対象がベクトル調整器６４、６９となっている。
【０１４４】
具体的には、本例では、制御部７５におけるメモリには、増幅信号のレベルの特性値と、それぞれのベクトル調整器６４、６９で調整する移相量及び減衰量とが対応付けられたテーブルが格納されている。そして、制御部７５におけるＣＰＵは、ログアンプ７２から出力されるレベルの特性値に基づいてこれらの制御量（移相量、減衰量）を検索して読み出し、該当するベクトル調整器６４、６９へ出力する。なお、本例では、制御部７５は、主増幅器６５及び補助増幅器７０のバイアス制御は行わない。
【０１４５】
更に詳しくは、制御部７５では、ＣＰＵにおいてバーストエッジ検出回路７３から出力されるエッジ検出信号を割り込みポートで受け、割り込みポートに入力されるエッジ検出信号の電圧が変化したときに、電圧の変化を検知して割り込み処理を行う。
【０１４６】
当該割り込み処理では、ＣＰＵは、電圧変化の際におけるログアンプ７２によるレベルの特性値を検出し、そして、当該レベル特性値がバースト波の基準の電圧値を超えている場合には、メモリから当該レベル特性値に対応した２つのベクトル調整器６４、６９のそれぞれで調整する移相量及び減衰量を検索して読み出し、これらそれぞれの情報（移相量、減衰量）を含んだそれぞれの制御信号をそれぞれのＤ／Ａ変換器７６、７７を介してそれぞれのベクトル調整器６４、６９へ出力する。
【０１４７】
また、制御部７５のＣＰＵでは、サンプルタイミングでログアンプ７２から出力されるレベル特性値を検出し、そして、メモリから当該レベル特性値に対応した２つのベクトル調整器６４、６９のそれぞれで調整する移相量及び減衰量を検索して読み出し、これらそれぞれの情報（移相量、減衰量）を含んだそれぞれの制御信号をそれぞれのＤ／Ａ変換器７６、７７を介してそれぞれのベクトル調整器６４、６９へ出力する。
【０１４８】
Ｄ／Ａ変換器７６は、制御部７５から出力された制御信号をアナログ変換して、ベクトル調整器６４へ出力する。
Ｄ／Ａ変換器７７は、制御部７５から出力された制御信号をアナログ変換して、ベクトル調整器６９へ出力する。
【０１４９】
以上のように、第４の装置では、例えば、上記第１実施形態に係る第１の装置〜上記第３実施形態に係る第３の装置と同様に、バースト波の入力信号を増幅しつつ、増幅の際に発生する歪を補償するに際して、多様な形態のバースト波について、バースト波のエッジのタイミングを正確に安定して検出することができ、バースト波のエッジのレベルに対応して移相及び減衰の制御を行うことにより正確に歪補償を行うことができ、且つ回路構成を簡易にすることができる。
【０１５０】
なお、上記第４実施形態に係る第４の装置では、ＦＦ方式の歪補償増幅装置において分配器（方向性結合器）６３の前段に結合器６１及び遅延器６２を備えた構成を示したが、例えば、上記図１２に示した第４の装置と比べて、分配器６３の前段に結合器６１及び遅延器６２が備えられず、最終段の方向性結合器７１の直後或いはそれより後段に結合器を備えるような構成として、当該結合器により歪補償後の増幅信号の一部を抽出してログアンプ７２へ出力するような構成（ここで、構成Ａと言う）とすることも可能である。当該構成Ａでは、バースト波の入力信号に対して増幅を行い、増幅後における入力信号のレベルに基づいて入力信号及び歪成分信号を制御して歪補償を行うＦＦ方式の歪補償増幅装置が実現される。また、当該構成Ａは、例えば、図１４に示されるような構成にバーストエッジ検出回路（バーストエッジ検出部）を備えたような構成である。
【０１５１】
以下で、本発明に関する技術の背景を示す。なお、ここで記載する事項は、必ずしも全てが従来の技術であるとは限定しない。
図１３を参照して、ＡＰＤ方式の歪補償増幅装置について説明する。
同図には、ＡＰＤ方式の歪補償増幅装置の構成例を示してある。本例のＡＰＤ方式の歪補償増幅装置は、送信対象のデータを直接入力するベースバンド入力方式を採用している。
【０１５２】
本例のＡＰＤ方式の歪補償増幅装置の動作の一例を示す。
本例では、複数であるｎキャリア分の信号が入力される。
各キャリア毎に、送信対象であるデジタルの入力信号は、同相成分（Ｉ成分）と直交成分（Ｑ成分）とに分かれて、それぞれの成分に対応した遅延部Ｎ１〜Ｎｎ、Ｏ１〜Ｏｎに入力される。各キャリア毎に、遅延部Ｎ１〜Ｎｎ、Ｏ１〜Ｏｎに入力された入力信号の各成分は、一定時間遅延された後、それぞれの成分に対応したＤ／Ａ変換器Ｒ１〜Ｒｎ、Ｔ１〜Ｔｎに出力され、アナログの信号に変換される。ここで、遅延部Ｎ１〜Ｎｎ、Ｏ１〜Ｏｎは、Ｄ／Ａ変換器Ｒ１〜Ｒｎ、Ｔ１〜Ｔｎへの出力タイミングの同期を図る目的で設けられている。
【０１５３】
各キャリア毎に、アナログ変換された入力信号の各成分は、共通の直交変調部Ｕ１〜Ｕｎに入力される。各直交変調部Ｕ１〜Ｕｎは、各キャリア毎の入力信号の両成分を用いて直交変調を行い、変調結果を結合部８１に出力する。
本例の歪補償増幅装置では、両成分の遅延部Ｎ１〜Ｎｎ、Ｏ１〜Ｏｎと両成分のＤ／Ａ変換器Ｒ１〜Ｒｎ、Ｔ１〜Ｔｎと両成分に共通な直交変調部Ｕ１〜Ｕｎとの組はキャリアの周波数毎にｎ組（ｎ＞１）設けられており、各組において上記動作が行われることで、異なるキャリア周波数による入力信号の直交変調が行われる。
【０１５４】
結合部８１は、各組における直交変調部Ｕ１〜Ｕｎから出力された変調結果を合成し、合成結果を送信信号として歪補償部８６及びログアンプ（ＬＯＧＡＭＰ）８２に出力する。
ログアンプ８２は、結合部８１から出力された送信信号のレベルを対数変換し、変換結果をレベルの特性値として、Ａ／Ｄ変換器８３に出力する。Ａ／Ｄ変換器８３は、レベルの特性値をデジタル変換し、制御部８４に出力する。
【０１５５】
制御部８４は、入力されたレベルの特性値に基づいて、歪補償制御及びバイアス制御を行う。具体的には、制御部８４には、レベルの特性値と歪補償制御及びバイアス制御のパラメータとが対応付けられて記憶されたテーブルが内蔵されている。そして、制御部８４は、レベルの特性値に基づいて、歪補償制御及びバイアス制御のパラメータを読み出し、パラメータに基づいた制御信号をＤ／Ａ変換器８５を介してアナログ変換し、歪補償部８６又は増幅器（ＡＭＰ）８７に出力する。制御部７１は、歪補償部８６に対しては位相制御及び振幅制御に関しての制御信号を出力し、増幅器８７に対してはバイアス制御に関しての制御信号を出力する。
【０１５６】
歪補償部８６は、Ｄ／Ａ変換器８５から制御信号が入力されると、当該制御信号に基づいて、結合部８１から出力された送信信号の歪補償を行う。歪補償部８６には、可変位相器及び減衰器が内蔵されており、当該制御信号に基づいて、送信信号に対して位相制御及び振幅制御を行うことで、歪補償を行う。歪補償が行われることで、送信信号には、増幅器８７での増幅の際に発生する歪成分の逆特性が与えられる。歪補償部８６は、歪補償が行われた送信信号を増幅器８７に出力する。
【０１５７】
増幅器８７は、送信信号の増幅を行う。ここで、増幅器８７での増幅の際に発生する歪成分は、送信信号に含まれる歪成分の逆特性と相殺されるため、増幅器８７からは、送信信号の本来の周波数である基本波の増幅結果が出力される。
また、増幅器８７は、Ｄ／Ａ変換器８５から出力されるバイアス制御の制御信号に基づいて、不要なバイアス電流及び雑音を制限する処理を行う。
【０１５８】
このように、本例のＡＰＤ方式の歪補償増幅装置では、増幅前の送信信号のレベルに基づいて、増幅前の入力信号の位相及び振幅を調整することで、歪補償を行っている。本例の歪補償増幅装置では、上記した動作によって、入力信号に歪の逆特性を予め与えることで増幅の際に発生する歪成分を相殺させ、送信信号の基本波のみを所望の増幅度で増幅して出力する。
【０１５９】
図１４を参照して、ＦＦ方式の歪補償増幅装置について説明する。
同図には、ＦＦ方式の歪補償増幅装置の構成例を示してある。
本例の歪補償増幅装置は、機能上、歪検出ループと、歪補償ループとに大別できる。本例では、分配器（方向性結合器）９１から方向性結合器９５までの回路が歪検出ループに相当し、当該方向性結合器９５から方向性結合器９９までの回路が歪補償ループに相当する。歪検出ループでは、入力信号を分岐して一方の入力信号を増幅し、当該増幅入力信号と他方の入力信号とを逆位相で合成させて、歪成分を出力する。歪補償ループでは、歪成分と増幅入力信号とを合成して、歪成分を除去した結果を出力する。
【０１６０】
本例のＦＦ方式の歪補償増幅装置の動作の一例を示す。
直交変調済みのマルチキャリアの入力信号は、分配器９１に入力されると、歪検出ループにおいて、主増幅器（主ＡＭＰ）９３のルートと、遅延器９４のルートのそれぞれに分配される。
【０１６１】
主増幅器９３のルートでは、入力信号はまず、ベクトル調整器９２によって位相及び振幅の調整が行われ、更に、主増幅器９３によって増幅され、方向性結合器９５に出力される。主増幅器９３における増幅によって、入力信号では、本来の周波数である基本波成分の他に、基本波成分の近傍に周波数を有する歪成分が生成される。また、ベクトル調整器９２は、後述する制御部１０３から出力される制御信号に基づいて、入力信号の位相及び振幅の調整を行う。
【０１６２】
一方、遅延器９４のルートに入力された入力信号は、遅延器９４において遅延された後、方向性結合器９５に入力される。
歪検出ループでは、歪成分を検出するために、主増幅器９３のルートと遅延器９４のルートとで、入力信号の位相及び振幅を合わせておく必要がある。このため、歪検出ループでは、遅延器９４が設けられている。
【０１６３】
方向性結合器９５では、入力された両ルートの入力信号に基づいて、２つの出力がなされる。一方の出力としては、主増幅器９３で増幅された入力信号がそのまま遅延器９６に出力される。他方の出力としては、主増幅器９３で増幅された入力信号と遅延器９４で遅延された入力信号とが逆位相で合成され、当該合成結果として歪成分が補助増幅器（補助ＡＭＰ）９８のルートに出力される。
【０１６４】
方向性結合器９５から出力された増幅された入力信号は、遅延器９６で遅延され、方向性結合器９９に入力される。また、方向性結合器９５から出力された歪成分は、ベクトル調整器９７によって位相及び振幅の調整が行われた後、補助増幅器９８で遅延器９６における入力信号と同レベルに増幅され、方向性結合器９９に入力される。歪補償ループにおいても、歪補償のために両ルートにおける歪成分の位相を合わせておく必要があり、このため、遅延器９６が設けられている。また、ベクトル調整器９７は、後述する制御部１０３から出力される制御信号に基づいて、歪成分の位相及び振幅の調整を行う。
【０１６５】
方向性結合器９９では、増幅された入力信号と増幅された歪成分とが逆位相で合成されることで入力信号中の歪成分が相殺され、結果として増幅された基本波成分、すなわち送信信号を出力する。なお、方向性結合器９９の他方の出力端子には、終端器（図示せず）が設置されており、ここからの出力は行われない。
【０１６６】
また、方向性結合器９９から出力された送信信号の一部は、結合器１００を経由してログアンプ（ＬＯＧＡＭＰ）１０１に出力される。ログアンプ１０１は、送信信号のレベルを対数変換し、変換結果をレベルの特性値として、Ａ／Ｄ変換器１０２に出力する。Ａ／Ｄ変換器１０２は、レベルの特性値をデジタル変換し、制御部１０３に出力する。
【０１６７】
制御部１０３は、入力されたレベルの特性値に基づいて、歪補償制御を行う。制御部１０３には、レベルの特性値と歪制御のパラメータとが対応付けられて記憶されたテーブルが内蔵されている。そして、制御部１０３は、入力されたレベルの特性値に基づいて、内蔵されているテーブルを参照して対応するパラメータを読み出し、ベクトル調整器９２及びベクトル調整器９７に対して、読み出したパラメータに基づいた制御信号を出力する。具体的には、制御部１０３は、位相制御及び振幅制御に関する制御信号をＤ／Ａ変換器１０４、１０５を介してデジタル変換し、ベクトル調整器９２、９７に出力する。
【０１６８】
ベクトル調整器９２は、Ｄ／Ａ変換器１０４から入力される制御信号に基づいて、送信信号の位相及び振幅の調整を行う。
また、ベクトル調整器９７は、Ｄ／Ａ変換器１０５から入力される制御信号に基づいて、歪成分の位相及び振幅の調整を行う。
【０１６９】
このように、本例のＦＦ方式の歪補償増幅装置では、送信信号中に歪成分が残っている場合、方向性結合器９９において歪成分が相殺されるように、増幅された送信信号のレベルに基づいて入力信号及び歪成分の位相及び振幅を調整することで、歪補償を行っている。本例の歪補償増幅装置では、上述した動作によって、増幅された入力信号中の歪成分を除去し、基本波に対して所望の増幅度で増幅された送信信号を出力する。
【０１７０】
ところで、携帯電話によるデータ通信では、様々な利用者ニーズに対応すべく、モバイル環境下での高速インターネット環境の実現等が期待されている。しかしながら、通信の高速化を実現するにあたっては、増大する消費電力をいかに低減させるかが問題となる。
【０１７１】
このため、無線増幅装置では、従来から、電力制御により消費電力を下げる方式が採用されており、最近では無線信号としてバースト波を用いて消費電力を下げる方式が取り上げられている。バースト波による無線通信では、通信データの未送信時には無線信号のレベルが抑えられ、送信時にはレベルが急峻に変化することによって、通信時における消費電力を低減することができる。
【０１７２】
バースト波を用いた無線通信の代表的な方式として、ＨＤＲ（Ｈｉｇｈ  Ｄａｔａ  Ｒａｔｅ）では、基地局装置からの距離が常に変動する端末装置に対して、下り回線の電力制御は行われず、送信電力を一定にして、代わりに、データスピードの制御が行われる。
【０１７３】
すなわち、ＨＤＲでは、基地局装置からの下り信号に直接拡散方式であるＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）を採用せず、ＴＤＭＡ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式を採用している。ＨＤＲを採用している基地局装置は、受信状態が良い移動局装置に対して優先的にデータ通信速度を高速化するようにシンボルレートを設定し、当該レートのタイムスロットを各端末装置に割り当て、信号にはバースト波を採用している。ＨＤＲの下り信号では、パケット長は１０２４〜４０９６ビット（ｂｉｔ）の間で可変であり、送信時間は１パケット当たり１．６７〜２６．６７ｍｓの間で可変な仕様となっている。
また、バースト波は、ＨＤＲだけではなく、他のデータ通信にも用いられている。
【０１７４】
しかしながら、上記図１３に示したようなＡＰＤ方式の歪補償増幅装置や、上記図１４に示したようなＦＦ方式の歪補償増幅装置では、制御部において入力信号のレベルをサンプルタイミングに従って定期的に読み込んで、当該レベルに応じた歪補償制御を行うため、バースト波の急峻なレベルの変化に追従できず、一時的に特性劣化に至ることがあった。
【０１７５】
図１５を参照して、上記図１３や上記図１４に示したような歪補償増幅装置（以下で、比較例に係る歪補償増幅装置と言う）におけるサンプルタイミングとバースト波との関係について説明する。
同図には、バースト波のエッジトリガタイミングの例を示してあり、バースト波の波形の種類別にそれぞれ（ｉ）、（ｉｉ）、（ｉｉｉ）に分けて示してある。
【０１７６】
また、同図（ｉ）、（ｉｉ）、（ｉｉｉ）のそれぞれでは、バースト波内に示されている上向きの矢印はバースト波の立ち上がりを表しており、下向きの矢印はバースト波の立ち下がりを表している。また、バースト波の下に示されている特定間隔で並べられた複数の矢印は、比較例に係る歪補償増幅装置におけるレベル読み込みのサンプルタイミングを表している。また、同図中で、時間は左から右へ進行している。
【０１７７】
同図（ｉ）では、最も左に示されている最先のサンプルタイミングと、次のサンプルタイミングとの間に最初のバースト波が立ち上がっている。比較例に係る歪補償増幅装置では、サンプルタイミングにおける入力信号のレベルを読み込んでおり、サンプルタイミング以外のタイミングでは、レベルの読み込みは行われない。
【０１７８】
このため、比較例に係る歪補償増幅装置では、バースト波の立ち上がりが発生するエッジトリガタイミングにおける入力信号のレベルを読み込むことができず、次のサンプルタイミングが来るまでレベルを読み込むことができない。立ち下がりの場合も、同様の理由で、次のサンプルタイミングが来るまで、レベルを読み込むことができない。
【０１７９】
従って、比較例に係る歪補償増幅装置では、エッジトリガタイミングに同期して入力信号のレベルを読み込むことがでいないため、バースト波の立ち上がり及び立ち下がりのレベル（エッジレベル）に対応して歪補償を行うことができず、歪が含まれたまま無線送信が行われる場合があり、送信信号の品質が劣化し、漏洩電力の規格を満足できない。
【０１８０】
特に、同図（ｉｉ）に示されるように、バースト波の発生時間がサンプルタイミングの時間間隔より短い場合や、同図（ｉｉｉ）に示されるように、バースト波のレベルが段階別に変化するような場合には、バースト波のエッジレベルに対応した歪補償を行うことはより困難となり、送信信号の劣化はより顕著となる。
【０１８１】
ＨＤＲ等では、バースト波のレベルは、基地局装置と端末装置との距離が近い場合には低くなり、逆に距離が遠い場合には高くなる傾向がある。移動通信システムでは、バースト波のレベルは頻繁に変化するため、バースト波のレベルに対応して歪補償を行う歪補償増幅装置が切望されていた。
【０１８２】
このように、比較例に係る歪補償増幅装置では、多様な形態のバースト波について、エッジレベルに対応した歪補償を行うことができず、歪が含まれたまま無線送信が行われる場合があり、送信信号の品質が劣化するという問題点があった。
更に、ＨＤＲにおいても、マルチキャリアを採用しており、ピーク電力と平均電力との差が大きいため、バースト波との区別が困難となっていた。
【０１８３】
本発明は、以上のような背景において為されたものであり、上記した本発明の実施形態で説明したように、優れた効果を発揮するものである。
ここで、本発明に係る歪補償増幅装置やバースト波信号エッジタイミング検出装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。なお、本発明は、例えば本発明に係る処理を実行する方法或いは方式や、このような方法や方式を実現するためのプログラムや当該プログラムを記録した記録媒体などとして提供することも可能であり、また、種々な装置やシステムとして提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
【０１８４】
また、本発明に係る歪補償増幅装置やバースト波信号エッジタイミング検出装置などにおいて行われる各種の処理としては、例えばプロセッサやメモリ等を備えたハードウエア資源においてプロセッサがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された制御プログラムを実行することにより制御される構成が用いられてもよく、また、例えば当該処理を実行するための各機能手段が独立したハードウエア回路として構成されてもよい。
また、本発明は上記の制御プログラムを格納したフロッピー（登録商標）ディスクやＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ）−ＲＯＭ等のコンピュータにより読み取り可能な記録媒体や当該プログラム（自体）として把握することもでき、当該制御プログラムを当該記録媒体からコンピュータに入力してプロセッサに実行させることにより、本発明に係る処理を遂行させることができる。
【０１８５】
【発明の効果】
以上説明したように、本発明に係る歪補償増幅装置によると、バースト波信号を増幅器で増幅し、当該増幅器で発生する歪を補償するに際して、閾値の組（閾値組）として、バースト波信号のレベルが増加する場合に参照されるレベル増加時の閾値とバースト波信号のレベルが減少する場合に参照されるレベル減少時の閾値とを組とするものを設けて、当該レベル増加時の閾値を当該レベル減少時の閾値と比べて大きい値に設定し、そして、所定の閾値組について、バースト波信号のレベルがレベル増加時の閾値以上となった場合或いはレベル増加時の閾値を超えた場合に、立ち上がりのエッジのタイミングを検出し、一方、バースト波信号のレベルがレベル減少時の閾値以下となった場合或いはレベル減少時の閾値未満となった場合に、立ち下がりのエッジのタイミングを検出し、また、このようにして検出されるバースト波信号のエッジのタイミングに対応して、増幅器で発生する歪を補償する処理の実行を制御するようにしたため、バースト波信号のエッジのタイミングを適切に検出することができ、これにより、歪補償の精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＡＰＤ方式の歪補償増幅装置の構成例を示す図である。
【図２】本発明の第１実施形態に係る制御系の構成例を示す図である。
【図３】一般的なマルチキャリアのＰＡＰＲの出現確率の一例を示す図である。
【図４】制御部により行われるサンプルタイミングでのレベル検出による歪補償の処理の手順の一例を示す図である。
【図５】制御部により行われるエッジトリガタイミングでのレベル検出による歪補償の処理の手順の一例を示す図である。
【図６】バースト波信号のエッジトリガタイミングの一例を示す図である。
【図７】複数のエッジ基準電圧が存在する場合における歪補償増幅装置での歪補償のタイミングの一例を示す図である。
【図８】本発明の第２実施形態に係るＡＰＤ方式の歪補償増幅装置の構成例を示す図である。
【図９】本発明の第２実施形態に係る補償対象信号出力部の構成例を示す図である。
【図１０】エッジ検出対象信号出力部の構成例を示す図である。
【図１１】本発明の第３実施形態に係る補償対象信号出力部の構成例を示す図である。
【図１２】本発明の第４実施形態に係るＦＦ方式の歪補償増幅装置の構成例を示す図である。
【図１３】ＡＰＤ方式の歪補償増幅装置の構成例を示す図である。
【図１４】ＦＦ方式の歪補償増幅装置の構成例を示す図である。
【図１５】バースト波信号のエッジトリガタイミングの一例を示す図である。
【符号の説明】
Ａ１〜Ａｎ、Ｂ１〜Ｂｎ、Ｎ１〜Ｎｎ、Ｏ１〜Ｏｎ・・遅延部、
Ｃ１〜Ｃｎ、Ｄ１〜Ｄｎ、Ｋ１〜Ｋｎ、Ｌ１〜Ｌｎ、Ｒ１〜Ｒｎ、Ｔ１〜Ｔｎ、６、７６、７７、８５、１０４、１０５・・Ｄ／Ａ変換器、
Ｅ１〜Ｅｎ、Ｍ１〜Ｍｎ、Ｕ１〜Ｕｎ・・直交変調部、
１、３１、８１・・結合部、  ２、７２、８２、１０１・・ログアンプ、
３、７３・・バーストエッジ検出部（バーストエッジ検出回路）、
４、７４、８３、１０２・・Ａ／Ｄ変換器、
５、７５、８４、１０３・・制御部、  ７、８６・・歪補償部、
８、８７・・増幅器、  Ｆ１〜Ｆｍ・・比較器、
Ｇ１〜Ｇｍ、Ｈ１〜Ｈｍ、Ｉ１〜Ｉｍ、Ｊ１〜Ｊｍ・・抵抗、
１１・・メモリ、  １２・・ＣＰＵ、  ２１、４１・・補償対象信号出力部、
２２・・エッジ検出対象信号出力部、  ５１・・ピークリミッタ回路、
６１、１００・・結合器、  ６２、６６、６８、９４、９６・・遅延器、
６３、６７、７１、９１、９５、９９・・方向性結合器、
６４、６９、９２、９７・・ベクトル調整器、  ６５、９３・・主増幅器、
７０、９８・・補助増幅器、
【図１】
2005064614.tif 000003
【図２】
2005064614.tif 000004
【図３】
2005064614.tif 000005
【図４】
2005064614.tif 000006
【図５】
2005064614.tif 000007
【図６】
2005064614.tif 000008
【図７】
2005064614.tif 000009
【図８】
2005064614.tif 000010
【図９】
2005064614.tif 000011
【図１０】
2005064614.tif 000012
【図１１】
2005064614.tif 000013
【図１２】
2005064614.tif 000014
【図１３】
2005064614.tif 000015
【図１４】
2005064614.tif 000016
【図１５】
2005064614.tif 000017