(57)【要約】【課題】  アイパターンの形状を変更しても波形品質の高い試験用信号を出力するパルスパターン発生装置を実現することを目的にする。【解決手段】  本発明は、所定のパターンの試験用信号を、複数のデジタルアナログ変換器を用いて生成し、被試験対象に出力するパルスパターン発生装置に改良を加えたものである。本装置は、試験用信号のアイパターンの形状を定める複数のパラメータの値を設定するパラメータ設定部と、パラメータの値に対応するデジタルアナログ変換器への出力値を記憶する記憶部と、パラメータ設定部のパラメータの値と記憶部の出力値とから、デジタルアナログ変換器への出力値を演算する演算部と、この演算部の演算結果に基づいてデジタルアナログ変換器に、デジタルアナログ変換器が出力する電圧値の設定を行う電圧値設定部とを設けたことを特徴とするものである。【選択図】                    図１
2005094172.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号の波形品質を測定するための所定のパターンの試験用信号を、複数のデジタルアナログ変換器を用いて生成し、被試験対象に出力するパルスパターン発生装置であって、
前記試験用信号のアイパターンの形状を定める複数のパラメータの値を設定するパラメータ設定部と、
前記パラメータの値が設定される設定範囲内で、前記パラメータの値に対応する前記デジタルアナログ変換器への出力値を記憶する記憶部と、
前記パラメータ設定部のパラメータの値と前記記憶部の出力値とから、前記デジタルアナログ変換器への出力値を演算する演算部と、
この演算部の演算結果に基づいて前記デジタルアナログ変換器に、前記デジタルアナログ変換器が出力する電圧値の設定を行う電圧値設定部と
を設けたことを特徴とするパルスパターン発生装置。
【請求項２】
試験用信号は、擬似ランダムパターン信号であることを特徴とする請求項１記載のパルスパターン発生装置。
【請求項３】
パラメータ設定部で設定されるパラメータは、
前記アイパターンのクロスポイントと、
前記アイパターンの振幅と
であることを特徴とする請求項１または２記載のパルスパターン発生装置。
【請求項４】
演算部は、前記パラメータ設定部が設定するパラメータの値に対応する出力値を、前記記憶部の出力値から補間して求めることを特徴とする請求項１〜３のいずれかに記載のパルスパターン発生装置。
【請求項５】
記憶部に記憶されるデジタルアナログ変換器への出力値は、実測値であることを特徴とする請求項１〜４のいずれかに記載のパルスパターン発生装置。
【請求項６】
記憶部に記憶されるデジタルアナログ変換器への出力値は、モデル値または統計値であることを特徴とする請求項１〜４のいずれかに記載のパルスパターン発生装置。
【請求項７】
前記試験用信号の伝送速度は、１０［Ｇｂｐｓ］よりも速いことを特徴とする請求項１〜６のいずれかに記載のパルスパターン発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号の波形品質を測定するための所定のパターンの試験用信号を、複数のデジタルアナログ変換器を用いて生成し、被試験対象に出力するパルスパターン発生装置に関し、詳しくは、アイパターンの形状を変更しても波形品質の高い試験用信号を出力するパルスパターン発生装置に関するものである。
【背景技術】
【０００２】
電気信号または光信号を用いたデジタル信号を被試験対象である伝送路で伝送したり、デバイスに入力すると、被試験対象の特性によってデジタル信号の波形品質が劣化する。波形品質の劣化によりビット誤り率の増加、ジッタの増加、波形の振幅変動、アイパターンの形状変化等が生ずる。一般的に波形品質の劣化を試験するには、試験用信号を被試験対象に入力して、被試験対象から出力される出力信号を受信する。そして、受信信号と試験用信号とを比較して、ビット誤り率を測定したり（例えば、特許文献１参照）、アイパターンを測定し（例えば、特許文献２参照）、試験を行う。
【０００３】
そのため、試験用信号には高い波形品質（ジッタが少ない、振幅変動が少ない、ノイズが少ない、オーバーシュート／アンダーシュートが少ない、アイパターンのアイ開口率が大きい等）が要求されている。
【０００４】
図５は、従来のパルスパターン発生装置の構成を示した図である。
また、図６は、図５に示す装置が出力する試験用信号のアイパターン（クロスポイントは５０％）を示した図である。
【０００５】
図５において、電圧値設定部１０は、パターン発生回路１１を有し、パターン発生回路１１が出力する信号を所定のアイパターンの形状とするための電圧値の設定を行う。パターン発生回路１１は、Ｍ系列擬似ランダムパルスパターン（以下、パルスパターンと略す）信号を出力する。
【０００６】
波形生成部２０は、デジタルアナログ変換器（以下、ＤＡ変換器と略す）２１〜２４、増幅器２５、上限値クリップ回路２６、下限値クリップ回路２７を有し、電圧値設定部１０からの設定に従って所望のアイパターンの形状をしたパルスパターン信号を生成し、出力する。なお、波形生成部２０から出力されるパルスパターン信号は、所定のパターンの試験用信号である
【０００７】
ＤＡ変換器２１〜２４は、電圧値設定部１０からの設定に従って、設定された電圧値を出力する。増幅器２５は、ＤＡ変換器２１の出力に従って、パターン発生回路１１からのパルスパターン信号の振幅を増幅して出力する。上限値クリップ回路２６は、例えば、ダイオード、抵抗、コンデンサ等で構成され、ＤＡ変換器２３の出力に従って、増幅器２５から出力されＤＡ変換器２２の出力でオフセットされたパルスパターン信号を、ある一定のレベルの上限値でクリップして出力する。下限値クリップ回路２７は、例えば、ダイオード、抵抗、コンデンサ等で構成され、ＤＡ変換器２４の出力に従って、上限値クリップ回路２６から出力されるパルスパターン信号を、ある一定のレベルの下限値でクリップして出力する。
【０００８】
このような装置の動作を説明する。
電圧値設定部１０のパルスパターン発生回路１１が、小振幅のパルスパターン信号を増幅器２５に出力する。また、電圧値設定部１０が、パルスパターン発生回路１１のパルスパターン信号に同期して、ＤＡ変換器２１〜２４の電圧値を設定する。これにより、各ＤＡ変換器２１〜２４は、設定された電圧値を出力する。
【０００９】
そして、増幅器２５が、ＤＡ変換器２１から出力される電圧値に対応した増幅率で、小振幅のパルスパターン信号を所望の振幅まで増幅する。なお、パルスパターン信号は、下限値クリップ回路２７から出力されるパルスパターン信号の振幅よりも十分大きな振幅に増幅される。
【００１０】
そして、増幅されたパルスパターン信号は、ＤＡ変換器２２から出力される電圧値でオフセットされ、上限値クリップ回路２６に入力される。例えば、ＤＡ変換器２２からのオフセットにより、下限値クリップ回路２７によってクリップされる下限値が１［Ｖ］になる。
【００１１】
さらに、上限値クリップ回路２６が、ＤＡ変換器２３から出力される電圧値に対応したレベルの上限値、例えば、ハイレベルよりも少し低めのレベルでクリップする。具体的には、ＤＡ変換器２３からの出力が、上限値クリップ回路２６の図示しないダイオードのバイアス電圧としてして加えられることによりレベルが定まる。そして、クリップしたパルスパターン信号を下限値クリップ回路２７に出力する。なお、ダイオードへのバイアス電圧によってクリップされるレベルの電圧が変更されるので、クリップされるレベルの電圧値とＤＡ変換器２３から出力される電圧値は非線形の関係となる。
【００１２】
そして、下限値クリップ回路２７が、ＤＡ変換器２４から出力される電圧値に対応したレベルの下限値でクリップするが、例えば、図６に示すようにアイパターンのクロスポイントが５０％となる位置でクリップする。そして、クリップ回路２６、２７のそれぞれでクリップされた新たなレベルをハイレベル、ロウレベルとする図６に示すパルスパターン信号を図示しない被試験対象に出力する。もちろん、新たなハイレベルとロウレベルとのレベル差が振幅である。また、パターン発生回路１１から出力されるパルスパターン信号には、オーバーシュートやアンダーシュートが存在するが、クリップ回路２６、２７によって、これらも除去される。このようにして、波形品質の高いパルスパターン信号が出力される。なお、図２中のオフセットは、ＤＡ変換器２２から出力される電圧値のことでなく、０［Ｖ］のレベルと、ロウレベルとハイレベルの中間レベルとのレベル差の電圧である。
【００１３】
【特許文献１】特開平８−３３１１０２号公報（段落番号０００２−０００８、第３−４図）
【特許文献２】特開２００１−１４４８１９号公報（段落番号０００２−０００８、第８図）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
このような図５に示す装置は、パルスパターン信号に従って複数のＤＡ変換器２１〜２４の電圧値を設定して、波形品質の高い試験用信号を出力しているが、アイパターンの形状を定めるパラメータであるクロスポイント、振幅は固定値である。これは、アイパターンの形状には、各ＤＡ変換器２１〜２４の電圧値が密接に関連していて、電圧値の設定が難しいためである。
【００１５】
例えば、振幅は同じでクロスポイントを５０％から３０％に変更する場合を図７を用いて説明する。図７は、パルスパターン信号をアイパターンで示した図である。図７（ａ）は、増幅器２５から出力されるパルスパターン信号のアイパターンである。図７（ｂ）は、クロスポイントが５０％のパルスパターン信号のアイパターンである。図７（ｃ）は、増幅器２５から出力されるパルスパターン信号（図７（ａ）よりも増幅率が大きい）のアイパターンである。
【００１６】
まず、クロスポイントが５０％の場合は、上述したように、図７（ａ）に示すような上限値のレベルＬ１、下限値のレベルＬ２でそれぞれクリップし、図７（ｂ）に示される振幅、クロスポイントが５０％のアイパターンとなるパルスパターン信号が生成される。
【００１７】
一方、クロスポイントを３０％にする場合、図７（ａ）に示す下限値のレベルＬ２をただ単に高くすると、振幅が変更されてしまう。また、変更したレベルとレベルＬ２は、レベルも異なる。そこで、まず、ＤＡ変換器２１の電圧値の設定を変更し、増幅器２５の増幅率をあげ、図７（ｃ）に示すアイパターンのパルスパターン信号をえる。そして、ＤＡ変換器２３、２４のそれぞれの電圧値の設定を変更して、上限値のレベルＬ３と下限値のレベルＬ４でそれぞれクリップし、図７（ｂ）と振幅が同じであり、クロスポイントのみが異なるパルスパターン信号を生成する。もちろん、下限値のレベルＬ２とレベルＬ４を同じレベルにするために、ＤＡ変換器２２の電圧値を設定し、オフセット量も変更する。
【００１８】
同様に、振幅のみを変更する場合も、増幅器２５の増幅率を決定するＤＡ変換器２１の電圧値の設定を変更するだけでなく、ＤＡ変換器２２〜２４の電圧値の設定を変更する必要がある。このように、アイパターンの形状は各ＤＡ変換器２１〜２４に設定される電圧値が密接に関連しているため、パラメータの値は固定されているのが一般的である。
【００１９】
しかしながら、試験を行う対象によって大きな振幅のパルスパターン信号を入力したり、クロスポイントを変更したいというユーザの要望が強いが、アイパターンの形状が固定されているため、試験を行える対象に制限があるという問題があった。仮に、ユーザが独自にアイパターンの形状を変更した場合、全てのＤＡ変換器２１〜２４の電圧値の最適な設定を行うことは難しく、波形品質の低いパルスパターン信号が出力され、精度良く試験ができないという問題があった。特に、パルスパターン信号の伝送速度が非常に高速、例えば、１０［Ｇｂｐｓ］を超えてくると各ＤＡ変換器２１〜２４の設定が難しくなる。
【００２０】
そこで本発明の目的は、アイパターンの形状を変更しても波形品質の高い試験用信号を出力するパルスパターン発生装置を実現することにある。
【課題を解決するための手段】
【００２１】
請求項１記載の発明は、
デジタル信号の波形品質を測定するための所定のパターンの試験用信号を、複数のデジタルアナログ変換器を用いて生成し、被試験対象に出力するパルスパターン発生装置であって、
前記試験用信号のアイパターンの形状を定める複数のパラメータの値を設定するパラメータ設定部と、
前記パラメータの値が設定される設定範囲内で、前記パラメータの値に対応する前記デジタルアナログ変換器への出力値を記憶する記憶部と、
前記パラメータ設定部のパラメータの値と前記記憶部の出力値とから、前記デジタルアナログ変換器への出力値を演算する演算部と、
この演算部の演算結果に基づいて前記デジタルアナログ変換器に、前記デジタルアナログ変換器が出力する電圧値の設定を行う電圧値設定部と
を設けたことを特徴とするものである。
【００２２】
請求項２記載の発明は、請求項１記載の発明において、
試験用信号は、擬似ランダムパターン信号であることを特徴とするものである。
【００２３】
請求項３記載の発明は、請求項１または２記載の発明において、
パラメータ設定部で設定されるパラメータは、
前記アイパターンのクロスポイントと、
前記アイパターンの振幅と
であることを特徴とするものである。
【００２４】
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
演算部は、前記パラメータ設定部が設定するパラメータの値に対応する出力値を、前記記憶部の出力値から補間して求めることを特徴とするものである。
【００２５】
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
記憶部に記憶されるデジタルアナログ変換器への出力値は、実測値であることを特徴とするものである。
【００２６】
請求項６記載の発明は、請求項１〜４のいずれかに記載の発明において、
記憶部に記憶されるデジタルアナログ変換器への出力値は、モデル値または統計値であることを特徴とするものである。
【００２７】
請求項７記載の発明は、請求項１〜６のいずれかに記載の発明において、
前記試験用信号の伝送速度は、１０［Ｇｂｐｓ］よりも速いことを特徴とするものである。
【発明の効果】
【００２８】
本発明によれば、以下のような効果がある。
請求項１〜７によれば、アイパターンの形状ごとにデジタルアナログ変換器の出力値をあらかじめ記憶部に格納しておき、演算部が記憶部の出力値を用いて、パラメータ設定部で設定されるアイパターンの形状となる出力値を演算し、この演算結果に基づいて電圧値設定部がデジタルアナログ変換器の設定を行う。これにより、アイパターンの形状を変更しても波形品質の高い試験用信号を出力することができる。
【００２９】
請求項４によれば、演算部が所望のパラメータの値における出力値を、記憶部の出力値から補間して求めるので、所望のアイパターンの形状に変更しても波形品質の高い試験用信号を出力することができる。
【００３０】
請求項５によれば、記憶部が出力値として、装置ごとに実測した実測値を記憶するので、アイパターンの形状を変更しても、より波形品質の高い試験用信号を出力することができる。
【００３１】
請求項６によれば、記憶部が出力値として、モデル値または統計値を記憶するので、１台１台実測する必要がない。これにより、記憶部に出力値を格納するまでの時間を短縮することができる。
【発明を実施するための最良の形態】
【００３２】
以下図面を用いて本発明の実施の形態を説明する。
図１は本発明の一実施例を示す構成図である。ここで、図５と同一のものは同一符号を付し、説明を省略する。図１において、パラーメータ設定部３０が新たに設けられ、アイパターンの形状を定める複数のパラメータ（クロスポイント、振幅）の値を設定する。
【００３３】
また、記憶部４０が新たに設けられ、パラメータの値が設定される設定範囲内（例えば、クロスポイントの設定範囲が３０％〜７０％、振幅の設定範囲が１〜５［Ｖ］）で、パラメータの値に対応する波形生成部２０のＤＡ変換器２１への出力値、つまりパラメータの値と出力値との特性を記憶する。
【００３４】
また、演算部５０が新たに設けられ、パラメータ設定部３０で設定されるパラメータの値と記憶部４０の出力値とから、波形生成部２０のＤＡ変換器２１〜２４への出力値を演算する。
【００３５】
そして、電圧値設定部１０の代わりに電圧値設定部６０が設けられる。電圧値設定部６０は、パターン発生回路１１と同様のパターン発生回路６１を有し、演算部５０の演算結果に基づいて、波形生成部２０のＤＡ変換器２１〜２４のそれぞれに、これらのＤＡ変換器２１〜２４が出力する電圧値の設定を行う。パターン発生回路５１は、伝送速度が非常に高速な信号、例えば、１０［Ｇｂｐｓ］よりも速いパルスパターン信号を出力する。
【００３６】
このような装置の動作を説明する。
まず、記憶部４０にパラメータの値と出力値との特性をあらかじめ記憶させる。例えば、図１に示す装置の製造時またはメンテナンス時に行う。この記憶させる動作から説明する。波形生成部２０の出力側に図示しないオシロスコープを接続し、波形生成部２０から出力されるパルスパターン信号をオシロスコープで測定する。この際、パルスパターン信号のクロック成分で掃引のトリガをかけ、ロウレベルからハイレベルへ変化する波形、ハイレベルからロウレベルへ変化する波形、ロウレベルが連続する波形、ハイレベルが連続する波形を重なり合わせて、アイパターンを表示させる。
【００３７】
そして、クロスポイントの設定範囲が３０％〜７０％、振幅の設定範囲が１〜５［Ｖ］とした場合、オシロスコープに表示されるアイパターンを観察しつつ、クロスポイントを５％間隔、振幅を０．５［Ｖ］間隔で、それぞれの値に対応するＤＡ変換器２１〜２４への出力値を求め、記憶部４０に記憶する。
【００３８】
具体的には、オシロスコープに表示されるアイパターンを観察しつつ、ＤＡ変換器２１〜２４が出力する電圧値を調整して、アイパターンの振幅を１［Ｖ］、クロスポイントを３０％にする。このときのＤＡ変換器２１〜２４に設定した値を振幅１［Ｖ］、クロスポイント３０％に対応する出力値として記憶部４０に記憶させる。
【００３９】
そして、ＤＡ変換器２１〜２４が出力する電圧値を調整し、アイパターンの振幅を１．５［Ｖ］、クロスポイントを３０％にする。このときのＤＡ変換器２１〜２４に設定した値を振幅１．５［Ｖ］、クロスポイント３０％に対応する出力値として記憶部４０に記憶させる。
【００４０】
以下同様にして振幅の値とクロスポイントの値との組み合わせ（合計８１通り）に対応した出力値の特性を記憶部４０に記憶させる。
【００４１】
図２は、記憶部４０に記憶される特性を示した図である。図２（ａ）は、各軸の説明であり、図２（ｂ）はＤＡ変換器２１〜２４それぞれの特性を示した図である。図２において、Ｘ軸は振幅であり、Ｙ軸はクロスポイントであり、Ｚ軸はＤＡ変換器２１〜２４への出力値である。もちろん、Ｚ軸の値とＤＡ変換器２１〜２４が出力する電圧値は１対１に対応する。例えば、Ｚ軸の値が２０００の時はＤＡ変換器２１が２［Ｖ］の電圧値を出力し、Ｚ軸の値が２２００の時はＤＡ変換器２１が２．２［Ｖ］の電圧値を出力する。
【００４２】
続いて、デジタル信号の波形品質を測定するためのパルスパターン信号を、複数のＤＡ変換器２１〜２４を用いて生成し、被試験対象に出力する動作を説明する。
パラメータ設定部３０が図示しない表示部（例えば、ＣＲＴや液晶）に、図３に示す画面を表示する。図３において、テキストボックス１００、スクロールバー１０１のいずれかで振幅を設定し、テキストボックス１０２、スクロールバー１０３のいずれかでクロスポイントを設定する。なお、振幅、クロスポイントは、記憶部４０に記憶されている設定範囲しかユーザが設定できないように表示するとよい。
【００４３】
そして、ユーザが図示しないユーザインターフェースから振幅の値、クロスポイントの値（例えば、振幅が３．４５［Ｖ］、クロスポイントが５０％）を設定する。さらに、ユーザが設定したパラメータの値をパラメータ設定部３０が読み取り、演算部５０に出力する。
【００４４】
これにより、演算部５０が記憶部４０から各ＤＡ変換器２１〜２４への出力値を演算する。例えば、図２（ｂ）より、ＤＡ変換器２１への出力値は２０４０になる。なお、記憶部４０は、振幅が０．５［Ｖ］間隔、クロスポイントが５％間隔ごとに対応する出力値を記憶しているので、対応する振幅、クロスポイントが無い場合、演算部５０は設定された値の近傍の値（例えば、振幅３［Ｖ］と３．５［Ｖ］）から直線補間または曲線補間をして出力値を求める。
【００４５】
そして、演算部５０が演算した演算結果を電圧値設定部６０に出力する。さらに、電圧値設定部６０のパルスパターン発生回路６１が、小振幅のパルスパターン信号を増幅器２５に出力する。また、電圧値設定部６０が、演算結果の出力値より、ＤＡ変換器２１〜２４のそれぞれに、ＤＡ変換器２１〜２４が出力する電圧値を設定する。また、電圧値設定部６０は、パルスパターン発生回路６１のパルスパターン信号に同期して、ＤＡ変換器２１〜２４に出力するとよい。これにより、各ＤＡ変換器２１〜２４は、設定された電圧値を出力する。
【００４６】
なお、波形生成部２０の増幅器２５、上限値クリップ回路２６、下限値クリップ回路２７の動作は図５に示す装置と同様なので説明を省略する。また、図１に示す装置が出力するパルスパターン信号のアイパターンを図４に示す。図４は、パラメータの値を様々に変更して出力させたアイパターンを示した図である。図４に示すように、図６のアイパターンと同等の非常に波形品質の高いパルスパターン信号が出力されているのが分かる。なお、図４の上段３個のアイパターンは振幅方向に拡大して表示してあり、実際の振幅は中段、下段のアイパターンの振幅よりも小さい。
【００４７】
このように、アイパターンの形状ごとにＤＡ変換器２１〜２４の出力値をあらかじめ実測して記憶部４０に格納しておき、演算部５０が記憶部４０の出力値を用いて、パラメータ設定部３０で設定されるアイパターンの形状となる出力値を演算し、この演算結果に基づいて電圧値設定部６０がＤＡ変換器２１〜２４の設定を行う。これにより、アイパターンの形状を変更しても波形品質の高いパルスパターン信号を出力することができる。
【００４８】
なお、本発明はこれに限定されるものではなく、以下のようなものでもよい。
図１に示す装置において、波形生成部２０に４個のＤＡ変換器２１〜２４を用いる構成を示したが、何個用いてもよい。同様に、増幅器２５、上限値クリップ回路２６、下限値クリップ回路２７のほかにパルスパターン信号を生成するための回路（例えば、波形整形器、位相調整器等）を波形生成部２０に設けてもよい。
【００４９】
また、波形生成部２０から出力される電気信号を被試験対象に出力する構成を示したが、波形生成部２０から出力される電気信号によって、レーザダイオードを変調して光信号に変換してから被試験対象に出力してもよい。
【００５０】
記憶部４０に記憶されるＤＡ変換器２１〜２４への出力値は、あらかじめ求めた実測値とする構成を示したが、波形生成部２０をモデル化して数値演算して求めたモデル値や、図１に示す装置を複数実測して求めた実測値の統計値としてもよい。これにより、１台１台実測する必要がないので、記憶部５０に出力値を格納するまでの時間を短縮することができる。
【００５１】
また、パラメータの設定範囲は、振幅を１〜５［Ｖ］、クロスポイントを３０〜７０％とする構成を示したが、設定範囲はいくつでもよい。
【００５２】
また、記憶部４０に記憶する出力値は、振幅を０．５［Ｖ］間隔、クロスポイントを５％間隔とする構成を示したが、それぞれの間隔はいくつでもよく、不等間隔でもよい。
【００５３】
さらに、アイパターンの形状を定めるパラメータとして、振幅とクロスポイントを例としてあげたが、図６に示すオフセットをパラメータとしてもよい。もちろん、記憶部４０にオフセットに対応する出力値を記憶する。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施例を示した構成図である。
【図２】記憶部４０に記憶される特性例を示した図である。
【図３】パラメータの設定を行う画面の表示例を示した図である。
【図４】図１に示す装置が出力するパルスパターン信号のアイパターンを示した図である。
【図５】従来のパルスパターン発生装置の構成図である。
【図６】図５に示す装置が出力するパルスパターン信号のアイパターン（パラメータ固定）を示した図である。
【図７】パルスパターン信号をアイパターンで示した図である。
【符号の説明】
【００５５】
２１〜２４  デジタルアナログ変換器
３０  パラメータ設定部
４０  記憶部
５０  演算部
６０  電圧値設定部
【図１】
2005094172.tif 000003
【図２】
2005094172.tif 000004
【図５】
2005094172.tif 000005
【図７】
2005094172.tif 000006
【図３】
2005094172.tif 000007
【図４】
2005094172.tif 000008
【図６】
2005094172.tif 000009