(57)【要約】【課題】  従来の半導体装置の製造方法では、低電圧トランジスタのゲート窒化膜の厚さを、高電圧トランジスタの窒化膜のそれより大きくすることができないことから、低電圧トランジスタのゲート酸化膜及びゲート窒化膜が薄いことに起因して、低電圧トランジスタでは、ゲートリーク及び不純物の突き抜けが生じた。【解決手段】  本発明に係る半導体装置の製造方法は、一の電圧で動作する第１のトランジスタのための第１のゲート絶縁膜を形成すべき第１の領域における第１の酸化膜上に形成された第１の窒化膜を覆った状態で、一の電圧より低い他の電圧で動作する第２のトランジスタのための第２のゲート絶縁膜を形成すべき第２の領域における第２の酸化膜上に形成された、第１の窒化膜と実質的に同一な厚さを有する第２の窒化膜にプラズマ窒化を施すことにより、第２の窒化膜を成長させる工程を含む。【選択図】  図１
2005183783.tif 000002
【特許請求の範囲】
【請求項１】
一の電圧で動作する第１のトランジスタのための第１のゲート絶縁膜を形成すべき第１の領域における第１の酸化膜上に形成された第１の窒化膜を覆った状態で、前記一の電圧より低い他の電圧で動作する第２のトランジスタのための第２のゲート絶縁膜を形成すべき第２の領域における第２の酸化膜上に形成された、前記第１の窒化膜と実質的に同一な厚さを有する第２の窒化膜にプラズマ窒化を施すことにより、前記第２の窒化膜を成長させる工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
一の電圧で動作する第１のトランジスタのための第１のゲート絶縁膜を形成すべき第１の領域における第１の酸化膜の表面に、上面及び底面間を貫通する複数の孔を有するマスクの前記底面を相対させて前記第１の酸化膜を覆った状態で、前記第１の酸化膜、及び前記一の電圧より低い他の電圧で動作する第２のトランジスタのための第２のゲート絶縁膜を形成すべき第２の領域における第２の酸化膜にプラズマ窒化を施すことにより、前記第１の酸化膜上に第１の窒化膜を形成すると共に、前記第２の酸化膜上に前記第１の窒化膜より厚い第２の窒化膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記複数の孔は、スリット状又は格子状に形成されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相互に異なる電圧で動作する複数のトランジスタを含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、上記した半導体装置の一つとして、下記の特許文献１に記載のような低電圧で動作するトランジスタ（以下、「低電圧トランジスタ」という。）及び高電圧で動作するトランジスタ（以下、「高電圧トランジスタ」という。）を含む半導体装置があり、前記両トランジスタは、前記した動作電圧に対応した絶縁性を有するゲート絶縁膜を備える必要がある。
【０００３】
【特許文献１】特開２００２−３６８１２２号
【０００４】
図６は、上記した従来の半導体装置の製造方法を示す断面図である。以下、従来の半導体装置の製造方法を図６に沿って説明する。
【０００５】
工程Ｓ３０：シリコン基板１００に素子分離膜１０１を形成した後、熱酸化によりシリコン基板１００の表面全体に酸化膜（図示せず）を堆積した後に、フォトリソグラフィ及びエッチングを施すことにより、図示のように、低電圧トランジスタのゲート絶縁膜を形成すべき領域１１０に酸化膜１３０を形成し、また、高電圧トランジスタのゲート絶縁膜を形成すべき領域１２０に高電圧トランジスタのゲート酸化膜１４０を形成する。
【０００６】
工程Ｓ３１：シリコン基板１００の表面全体にフォトレジスト１０２を塗布した後、フォトリソグラフィにより、フォトレジスト１０２のうち、酸化膜１３０に概ね対応する部分１０２ａを開口すると共に、ゲート酸化膜１４０に概ね対応する部分１０２ｂを残す。
【０００７】
工程Ｓ３２：エッチングを施すことにより酸化膜１３０を除去した後、フォトレジスト１０２ｂを取り除く。
【０００８】
工程Ｓ３３：熱酸化を行なうことにより、領域１１０に、ゲート酸化膜１２０より薄い、低電圧トランジスタのゲート酸化膜１５０を形成すると共に、高電圧トランジスタのゲート酸化膜１４０を僅かに成長させる。
【０００９】
工程Ｓ３４：プラズマ窒化を施すことにより、ゲート酸化膜１５０上にゲート窒化膜１６０を形成すると共に、ゲート酸化膜１４０上にもゲート窒化膜１６０と略同一の厚さを有するゲート窒化膜１７０を形成する。即ち、従来の半導体装置では、高電圧トランジスタのゲート絶縁膜は、ゲート酸化膜１４０、及びゲート窒化膜１７０から構成され、低電圧トランジスタのゲート絶縁膜は、ゲート酸化膜１５０、及びゲート窒化膜１７０と略同一の厚さを有するゲート窒化膜１６０から構成される。
【００１０】
一般に、低電圧トランジスタのゲート絶縁膜は、低電圧トランジスタが低電圧で動作しなければならない観点から”薄い”ことが要求され、即ち、上記のゲート酸化膜１５０が薄いことが要求され、他方で、ゲートリークや信頼性（負電圧温度不安定度（NBTI:Negative Bias Temperature Instability）の経時的変化を含む。）及び不純物の突き抜けを防止する観点からは、”厚い”ことが要求される。
【００１１】
ここで、「ゲートリーク」とは、ゲート絶縁膜が薄いことに起因して、電流がゲート絶縁膜を通過してソース電極及びゲート電極間に流れることをいい、また、「不純物の突き抜け」とは、ゲート電極を低抵抗化すべくゲート電極の上方からゲート電極に不純物を打ち込むとき、あるいは、トランジスタ動作時に、ゲート絶縁膜が薄いことに起因して、前記不純物がゲート絶縁膜を突き抜けて半導体基板に到達することをいう。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記した従来の半導体装置の製造方法では、低電圧トランジスタのゲート窒化膜１６０の厚さを、高電圧トランジスタの窒化膜１７０のそれより大きくすることができないことから、低電圧トランジスタのゲート酸化膜１５０及びゲート窒化膜１６０が薄いことに起因して、低電圧トランジスタでは、上記したゲートリーク低減が不充分となる問題があった。
【課題を解決するための手段】
【００１３】
本発明に係る第１の半導体装置の製造方法は、上記した課題を解決すべく、一の電圧で動作する第１のトランジスタのための第１のゲート絶縁膜を形成すべき第１の領域における第１の酸化膜上に形成された第１の窒化膜を覆った状態で、前記一の電圧より低い他の電圧で動作する第２のトランジスタのための第２のゲート絶縁膜を形成すべき第２の領域における第２の酸化膜上に形成された、前記第１の窒化膜と実質的に同一な厚さを有する第２の窒化膜にプラズマ窒化を施すことにより、前記第２の窒化膜を成長させる工程を含む。
【００１４】
本発明に係る第１の半導体装置の製造方法によれば、前記第１の窒化膜を覆った状態で、相対的に低い電圧で動作する前記第２のトランジスタのための前記第２の窒化膜にプラズマ窒化を施すことにより、前記第２の窒化膜の厚さを前記第１の窒化膜のそれより大きくすることから、上記したゲートリーク及び不純物の突き抜けの発生を低減することができる。
【００１５】
本発明に係る第２の半導体装置の製造方法は、一の電圧で動作する第１のトランジスタのための第１のゲート絶縁膜を形成すべき第１の領域における第１の酸化膜の表面に、上面及び底面間で貫通する複数の孔を有するマスクの前記底面を相対させて前記第１の酸化膜を覆った状態で、前記第１の酸化膜、及び前記一の電圧より低い他の電圧で動作する第２のトランジスタのための第２のゲート絶縁膜を形成すべき第２の領域における第２の酸化膜にプラズマ窒化を施すことにより、前記第１の酸化膜上に第１の窒化膜を形成すると共に、前記第２の酸化膜上に前記第１の窒化膜より厚い第２の窒化膜を形成する工程を含む。
【００１６】
本発明に係る第２の半導体装置の製造方法によれば、前記第１の酸化膜を、前記複数の孔を有するマスクで覆った状態で、前記第１の酸化膜、及び相対的に低い電圧で動作する前記第２のトランジスタのための前記第２の酸化膜にプラズマ窒化を施すことにより、前記第２の酸化膜上に形成される前記第２の窒化膜の厚さを前記第１の酸化膜上に形成される前記第１の窒化膜のそれより大きくすることから、これにより、上記した本発明に係る第１の半導体装置の製造方法と同様に、ゲートリーク及び不純物の突き抜けの発生を低減することができる。
【００１７】
上記した本発明に係る第２の半導体装置の製造方法では、前記マスクの前記複数の孔は、スリット状又は格子状に形成されていることが望ましい。
【発明を実施するための最良の形態】
【００１８】
本発明に係る半導体装置の製造方法の実施形態について図面を参照して説明する。実施形態である実施例１及び実施例２の半導体装置は、上記した背景技術の半導体装置と同様に、低電圧トランジスタ及び高電圧トランジスタを有する。他方で、低電圧トランジスタのためのゲート窒化膜の厚さは、高電圧トランジスタのそれより厚く構成されている。
【実施例１】
【００１９】
図１、図２は、実施例１の半導体装置の製造方法を示す断面図である。以下、実施例１の半導体装置の製造方法について図１に沿って説明する。
【００２０】
工程Ｓ１０：表面を研磨され、素子分離膜であるＳＴＩ（Shallow Trench Isolation）膜１１が形成されたシリコン基板１０上に、熱酸化を行なうことにより、高電圧トランジスタのゲート酸化膜３０の元になる酸化膜（図示せず）を形成した後、当該酸化膜にフォトリソグラフィ及びエッチングを施すことにより、低電圧トランジスタのゲート絶縁膜を形成すべき領域、及び高電圧トランジスタのゲート絶縁膜を形成すべき領域に、図示のような概ね矩形状である、酸化膜２０、及び高電圧トランジスタのゲート酸化膜３０を成形する。
【００２１】
工程Ｓ１１：シリコン基板１０、酸化膜２０、及びゲート酸化膜３０の表面に全面的にフォトレジスト（図示せず）を塗布し、ゲート酸化膜３０に概ね対応する部分のフォトレジスト３１のみを残すようにパターニングされたマスク（図示せず）を用いて露光した後にエッチングを行なうことにより、酸化膜２０を露出させると共に、ゲート酸化膜３０をフォトレジスト３１により被覆する。
【００２２】
工程Ｓ１２：シリコン基板１０の全体に、例えば弗酸を含むエッチング液を用いてウエットエッチングを施すことにより、酸化膜２０を除去する。さらに、フォトレジスト３１を溶かして除去する。
【００２３】
工程Ｓ１３：熱酸化を施すことにより、低電圧トランジスタのゲート酸化膜２１を堆積させると共に、高電圧トランジスタのゲート酸化膜３０を僅かに成長させる。
【００２４】
工程Ｓ１４：プラズマ窒化処理を行なうことにより、低電圧トランジスタのゲート酸化膜２１及び高電圧トランジスタのゲート酸化膜３０に、同一の厚さを有するゲート窒化膜２２、ゲート窒化膜３２をそれぞれ成長させる。
【００２５】
工程Ｓ１５：シリコン基板１０、ゲート窒化膜２２及びゲート窒化膜３２の表面に全体的にフォトレジスト（図示せず）を塗布し、高電圧トランジスタのゲート窒化膜３２に概ね対応する部分のフォトレジスト３３のみを残すようにパターニングされたマスク（図示せず）を用いて露光した後にエッチングを行なうことにより、低電圧トランジスタのゲート窒化膜２２を露出させると共に、高電圧トランジスタの窒化膜３２をフォトレジスト３３により被覆する。
【００２６】
工程Ｓ１６：工程Ｓ１４と同様なプラズマ窒化処理を施すことにより、低電圧トランジスタのゲート窒化膜２２を成長させることにより、低電圧トランジスタのゲート窒化膜２２の厚さを高電圧トランジスタのゲート窒化膜３２のそれより大きくする。
【００２７】
工程Ｓ１７：フォトレジスト３３を除去する。
【００２８】
上述したように、実施例１の半導体装置の製造方法では、高電圧トランジスタのゲート窒化膜３２をフォトレジスト３３で覆い、かつ低電圧トランジスタの窒化膜２２を露出した状態で、シリコン基板１０全体にプラズマ窒化処理を施すことから、高電圧トランジスタのゲート窒化膜３２を成長させることなく、低電圧トランジスタのゲート窒化膜２２を成長させることができ、即ち、低電圧トランジスタのゲート窒化膜２２を高電圧トランジスタのゲート窒化膜３２より厚くすることができ、これにより、低電圧トランジスタにおけるゲートリーク及び不純物の突き抜けの発生を抑止することが可能になる。
【実施例２】
【００２９】
図３、図４は、実施例２の半導体装置の製造方法を示す断面図である。以下、実施例２の半導体装置の製造方法について図３、図４に沿って説明する。
【００３０】
工程Ｓ２０：表面を研磨され、ＳＴＩ膜４１が形成されたシリコン基板４０上に、熱酸化を行なうことにより、高電圧トランジスタのゲート酸化膜４０の元になる酸化膜（図示せず）を形成した後、当該酸化膜にフォトリソグラフィ及びエッチングを施すことにより、低電圧トランジスタのゲート絶縁膜を形成すべき領域、及び高電圧トランジスタのゲート絶縁膜を形成すべき領域に、図示のような略矩形状である、酸化膜５０、及び高電圧トランジスタのゲート酸化膜６０を成形する。
【００３１】
工程Ｓ２１：シリコン基板４０、酸化膜５０、及びゲート酸化膜６０の表面に全面的にフォトレジスト（図示せず）を塗布し、ゲート酸化膜６０に略対応する部分のみを残すようにパターニングされたマスク（図示せず）を用いて露光した後にエッチングを行なうことにより、酸化膜５０を露出させ、他方で、高電圧トランジスタのゲート酸化膜６０をフォトレジスト６１により被覆する。
【００３２】
工程Ｓ２２：シリコン基板４０の全体にウエットエッチングを施すことにより、酸化膜５０を除去する。さらに、フォトレジスト６１を除去する。
【００３３】
工程Ｓ２３：熱酸化を施すことにより、低電圧トランジスタのゲート酸化膜５１を堆積させる。
【００３４】
工程Ｓ２４：ゲート酸化膜６０を、上面及び底面間が複数の孔により貫通されたマスク、より詳しくは、図５（Ａ）に図示されたような、相互に平行な複数のスリットを有するマスク６２ａ、又は図５（Ｂ）に図示されたような、格子状に配置された複数の矩形状の孔を有するマスク６２ｂであるマスク６２により被覆する。
【００３５】
工程Ｓ２５：ゲート酸化膜５０が全面的に露出され、かつゲート酸化膜６０がマスク６２により部分的に露出された状態で、プラズマ窒化処理を施す。これにより、ゲート酸化膜５０の表面に全体的にゲート窒化膜５２を形成すると共に、ゲート酸化膜６０の表面に分散的にゲート窒化膜６３を形成する。
【００３６】
工程Ｓ２６：マスク６２を除去する。
【００３７】
工程Ｓ２７：ゲート酸化膜６０上のゲート窒化膜６３を拡散させて安定化すべく、アニール処理を施す。
【００３８】
上述したように、実施例２の半導体装置の製造方法では、高電圧トランジスタのゲート酸化膜６０を上面及び底面間に複数の孔が形成されたマスク６２を用いて覆い、かつ低電圧トランジスタのゲート酸化膜５０を露出した状態で、プラズマ窒化処理を施すことから、高電圧トランジスタのゲート酸化膜６０上に、図５に図示のスリット又は格子のような孔の大きさや配置のパターンに応じた厚さを有するゲート窒化膜６３を形成することができ、また、低電圧トランジスタのゲート酸化膜５０上に高電圧トランジスタのゲート窒化膜６３より厚いゲート窒化膜５２を形成することができることから、これにより、実施例１の半導体装置の製造方法と同様に、低電圧トランジスタにおけるゲートリーク及び不純物の突き抜けの発生を低減することが可能になる。
【図面の簡単な説明】
【００３９】
【図１】実施例１の半導体装置の製造方法（前半）を示す図。
【図２】実施例１の半導体装置の製造方法（後半）を示す図。
【図３】実施例２の半導体装置の製造方法（前半）を示す図。
【図４】実施例２の半導体装置の製造方法（後半）を示す図。
【図５】実施例２のマスクの構成を示す図。
【図６】従来の半導体装置の製造方法を示す図。
【符号の説明】
【００４０】
２１  ゲート酸化膜    ２２  ゲート窒化膜    ３０  ゲート酸化膜    ３２  ゲート窒化膜。
【図１】
2005183783.tif 000003
【図２】
2005183783.tif 000004
【図３】
2005183783.tif 000005
【図４】
2005183783.tif 000006
【図５】
2005183783.tif 000007
【図６】
2005183783.tif 000008