(57)【要約】【課題】  第１の演算処理機能と第２の演算処理機能との負荷を分散し、画像プロセスが異なるカラー画像記録処理系とモノクロ画像記録処理系との記録システムにも柔軟に共有適応可能な安価な画像処理を効率よく行えることである。【解決手段】  画像データ制御部が色分解したカラー画像信号を入力し、作像手段で用いる複数の色分解信号を第１の演算処理ユニット３００−１に割り当て生成し、該生成された色分解信号の少なくとも１色の画像信号を第２の演算処理ユニット３００−２〜３００−５に割り当て、作像手段がカラー画像あるいはモノクロ画像を記録処理可能な画像信号のいずれかを生成する構成を特徴とする。【選択図】  図５
2005094126.tif 000002
【特許請求の範囲】
【請求項１】
色分解したカラー画像信号を入力し、作像手段で用いる複数の色分解信号を生成する第１の演算処理手段と、
前記第１の演算処理手段で生成される複数の色分解信号中の少なくとも１色の画像信号を入力して前記作像手段に出力すべき色数分の記録信号を生成する所定数の第２の演算処理手段とを有し、
前記作像手段は、前記所定数の第２の演算処理手段により並列処理されて生成される各記録信号に基づいてカラー画像またはモノクロ画像を形成することを特徴とする画像処理装置。
【請求項２】
前記第１の演算処理手段は、更に画素単位に画像の特徴を表す属性信号を生成し、該生成される属性信号に基づいて、前記所定数の第２の演算処理手段が各記録信号を生成することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記第１及び第２の演算処理手段は、複数のプロセッサエレメントを有するＳＩＭＤ型プロセッサであることを特徴とする請求項１に記載の画像処理装置。
【請求項４】
前記第１の演算処理手段は、入力されるＲＧＢ色分解信号中の１色の画像信号を入力して、前記所定数の第２の演算処理手段がＣＭＹＫに色分解した各記録信号を生成することを特徴とする請求項１に記載の画像処理装置。
【請求項５】
前記属性信号は、各画素が文字の一部か否かをしめす信号及び／または、各画素が無彩色か否かを示す信号であることを特徴とする請求項２に記載の画像処理装置。
【請求項６】
前記第１の演算処理手段の出力を入力し、第２の演算処理手段に出力するメモリ手段を有することを特徴とする請求項１に記載の画像処理装置。
【請求項７】
前記第１の演算処理手段は画像各画素を色分解した画像信号を画素毎に同時に入力し、色分解信号を画素毎に参照して演算処理することを特徴とする請求項１に記載の画像処理装置。
【請求項８】
色分解されたカラー画像信号を入力し、作像手段で用いる複数の記録信号を生成する画像処理装置であって、
単一命令で複数のデータ処理可能な複数の演算ユニットを備え、
前記カラー画像信号を入力し、作像手段で用いる複数の色分解信号を生成する第１の演算処理機能を前記複数の演算ユニットのうちの少なくとも１つに割り当て、該割り当てられた１つの演算ユニットから生成される複数の色分解信号中の少なくとも１色の色分解信号を入力して前記作像手段に出力すべき色別の記録信号を生成する第２の演算処理機能を前記第１の演算処理機能を割り当てられた演算ユニット以外の演算ユニットに並列的に割り当てて、前記作像手段の画像プロセスに適応した任意色数の記録信号を生成させる信号処理手段を有することを特徴とする画像処理装置。
【請求項９】
色分解したカラー画像信号を入力し、作像手段で用いる複数の色分解信号を生成する第１の演算処理ステップと、
前記第１の演算処理ステップで生成される複数の色分解信号中の少なくとも１色の画像信号を入力して前記作像手段に出力すべき色数分の記録信号を生成する所定数の第２の演算処理ステップとを有し、
前記作像手段は、前記所定数の第２の演算処理ステップにより並列処理されて生成される各記録信号に基づいてカラー画像またはモノクロ画像を形成することを特徴とする画像処理方法。
【請求項１０】
単一命令で複数のデータ処理可能な複数の演算ユニットを備え、カラー画像信号を入力し、作像手段で用いる複数の記録信号を生成する画像処理装置における画像処理方法であって、
前記カラー画像信号を入力し、作像手段で用いる複数の色分解信号を生成する第１の演算処理機能を前記複数の演算ユニット中の１つの演算ユニットに割り当て、該割り当てられた１つの演算ユニットから生成される複数の色分解信号中の少なくとも１色の色分解信号を入力して前記作像手段に出力すべき色別の記録信号を生成する第２の演算処理機能を複数の演算ユニットに並列的に割り当てて、前記作像手段の画像プロセスに適応した任意色数の記録信号を生成させる信号処理ステップを有することを特徴とする画像処理方法。
【請求項１１】
請求項９または１０記載の画像処理方法を実現することを特徴とするコンピュータで実行可能な画像処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル信号で表される画像データに基づいて形成された画像を出力する画像処理装置、画像処理方法およびその方法をコンピュータに実行させる画像処理プログラムに関するものである。
【背景技術】
【０００２】
現在、コピー機、ファクシミリ、プリンタ、スキャナといった画像処理装置の機能を複合的に有する、いわゆる、ＭＦＰ（Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｒｉｎｔｅｒ）と呼ばれる画像処理装置がある。このようなＭＦＰの画像処理部に、ＳＩＭＤ（Ｓｉｎｇｌｅ Ｉｎｓｔｒｕｃｔｉｏｎ ｓｔｒｅａｍ Ｍｕｌｔｉｐｌｅ Ｄａｔａ ｓｔｒｅａｍ）型のプロッセッサを使用することにより、高速、かつプログラマブルに画像データを処理する技術が、特許文献１に記載されている。
【特許文献１】特開平８−３１５１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、現在の半導体技術では単一のＳＩＭＤプロセッサでは、カラー画像処理システムで必要な画像処理全てを実行させるには性能不足である。
【０００４】
従って、複数のプロセッサで分担する必要がある。そして、個別のカラーシステムでの処理内容をプロセッサの処理能力に従って分割する際には、他のカラーシステム、或いは白黒システムとの整合を考慮する必要がある。即ち処理を実行させるためのソフトウエア資産の流用性、拡張性を高める工夫が必要である。
【課題を解決するための手段】
【０００５】
本発明は、上記の課題を解決するためになされたもので、その手段は、色分解したカラー画像信号を入力し、作像手段で用いる複数の色分解信号を生成する第１の演算処理手段と、前記第１の演算処理手段で生成される複数の色分解信号中の少なくとも１色の画像信号を入力して前記作像手段に出力すべき色数分の記録信号を生成する所定数の第２の演算処理手段とを有し、前記作像手段は、前記所定数の第２の演算処理手段により並列処理されて生成される各記録信号に基づいてカラー画像またはモノクロ画像を形成することを特徴とするものである。
【０００６】
また、色分解されたカラー画像信号を入力し、作像手段で用いる複数の記録信号を生成する画像処理装置または画像処理方法であって、単一命令で複数のデータ処理可能な複数の演算ユニットを備え、前記カラー画像信号を入力し、作像手段で用いる複数の色分解信号を生成する第１の演算処理機能を前記複数の演算ユニットのうちの少なくとも１つに割り当て、該割り当てられた１つの演算ユニットから生成される複数の色分解信号中の少なくとも１色の色分解信号を入力して前記作像手段に出力すべき色別の記録信号を生成する第２の演算処理機能を前記第１の演算処理機能を割り当てられた演算ユニット以外の演算ユニットに並列的に割り当てて、前記作像手段の画像プロセスに適応した任意色数の記録信号を生成させる信号処理手段を有することを特徴とするものである。
【発明の効果】
【０００７】
本発明によれば、第１の演算処理機能と第２の演算処理機能との負荷を分散し、画像プロセスが異なるカラー画像記録処理系とモノクロ画像記録処理系との記録システムにも柔軟に共有適応可能な画像処理環境を自在に構築できるという効果を奏する。
【発明を実施するための最良の形態】
【０００８】
次に本発明を実施するための最良の形態について図面を参照して説明する。
【０００９】
〔第１実施形態〕
図１は、本発明の第１実施形態を示す画像処理装置の構成を説明するブロック図であり、後述するように本画像処理装置は、５つの機能ブロック（ユニット）から構成されている。
【００１０】
図１において、５つの機能ブロック（ユニット）は、画像データ制御ユニット１００と、画像データを入力する画像データ入力ユニット１０１と、画像を蓄積する画像メモリを制御して画像データの書き込み／読み出しをおこなう画像メモリ制御ユニット１０２と、画像データに対し加工編集等の画像処理を施す画像処理ユニット１０３と、画像データを転写紙等に書き込む画像書込ユニット１０４から構成されている。
【００１１】
上記各ユニットは、画像データ制御ユニット１００を中心に構成されている。すなわち、画像データ入力ユニット１０１、画像メモリ制御ユニット１０２、画像処理ユニット１０３、画像書込ユニット１０４は、いずれも画像データ制御ユニット１００に接続されている。以下、この各ユニットについて、それぞれ説明する。
【００１２】
画像データ制御ユニット１００により行われる処理は以下のものである。
【００１３】
制御データバスインタフェース処理、全体システム制御、ローカルバス制御処理（システムコントローラを起動させるためのＲＯＭ、ＲＡＭ、アクセス制御処理）、画像データ入力ユニット１０１とのインタフェース処理、画像メモリ制御ユニット１０２とのインタフェース処理、画像処理ユニット１０３とのインタフェース処理、画像書込みユニット１０４とのインタフェース処理、ネットワーク制御処理等である。
【００１４】
画像データ入力ユニット１０１により行われる処理は以下のものである。
【００１５】
システムコントローラとのインタフェース制御処理、光学系による原稿反射光の読み取り処理、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ：電荷結合素子）等を用いた電気信号への変換処理、Ａ/Ｄ変換器でのディジタル化処理、シェ−ディング補正処理（光源の照度分布ムラを補正する処理）、読み取り系の濃度特性を補正する処理、ネットワークを介して入力されるＰＤＬ画像データのラスタライズ処理、等である。
【００１６】
画像メモリ制御ユニット１０２によりおこなわれる処理は以下のものである。
【００１７】
システムコントローラとのインタフェース制御処理、画像データの圧縮/伸長処理、メモリ部への書き込み・読み出し処理、メモリモジュールへのアクセス制御処理（複数のユニットカラーのメモリアクセス要求の調停処理）、等である。
【００１８】
画像処理ユニット１０３によりおこなわれる処理は以下のものである。
【００１９】
入力マスキング処理、出力マスキング処理、下色除去処理、空間フィルタ処理、主走査方向の任意変倍処理、カラーバランス調整処理、濃度変換（γ変換処理：濃度調整キーに対応）、単純二値化処理、各種擬似中間調処理、ドット配置位相制御処理（ジャギー補正）、黒文字処理（色判定、属性判定、適応処理）、密度変換処理、等である。
【００２０】
画像書込ユニット１０４によりおこなわれる処理は以下のものである。
【００２１】
画像信号のパルス制御処理、パラレルデータとシリアルデータのフォーマット変換処理、等である。
【００２２】
次に、本実施形態に係る画像処理装置がディジタル複合機を構成する場合のハードウエア構成について説明する。
【００２３】
図２は、本発明の第１実施形態を示す画像処理装置のハードウエア構成の一例を示すブロック図である。
【００２４】
図２において、本実施形態にかかる画像処理装置は、読取ユニット２０１と、ＰＤＬ処理ユニット２０２と、画像データ制御部２０３と、５チップで構成される画像処理プロセッサ部２０４と、作像ユニット２０５と、メモリ制御部２０６と、メモリモジュール２０７と、ネットワーク制御部２１４と、５チップの画像処理プロセッサ夫々に接続されるワーキングメモリ２１６とを備える。
【００２５】
また、本実施形態にかかる画像処理装置は、制御用データバス２０８を介して、システムコントローラ２０９と、ＲＯＭ２１０と、ＲＡＭ２１１と、操作パネル２１２とを備える。さらに、ネットワーク２１３を介して、パーソナルコンピュータ２１５に接続されている。
【００２６】
上記のように構成された画像処理装置において、画像処理プロセッサ２０４は、画像に基づいて作成されたディジタル信号である画像データを顕像として出力できるように処理し、複数の画像形成動作を実現できるプログラマブルな画像処理手段である。
【００２７】
また、画像データ制御部２０３は、画像データを伝送するデータバスと画像処理プロセッサ部２０４による画像処理に用いられる処理ユニット間の画像データ伝送を一括して管理する画像データ伝送管理手段であり、読取ユニット２０１、ＰＤＬ処理ユニット２０２、画像処理プロセッサ部２０４、メモリ制御部２０６、作像ユニット２０５、ネットワーク制御部２１４間のデータ伝送管理を行う。
【００２８】
なお、本発明は、画像処理プロセッサ部２０４にかかるもので、画像処理プロセッサ部２０４の構成については、図３以降の図面を用いて詳細に説明するものとする。
【００２９】
また、本実施形態にかかる画像処理装置は、画像データ記憶管理手段として、メモリ制御部２０６に接続されるメモリモジュール２０７を備える。
【００３０】
ここで、上記各構成部と、図１に示した各ユニット１００〜１０４との関係について説明する。
【００３１】
すなわち、読取ユニット２０１およびＰＤＬ処理ユニット２０２により、図１に示した画像データ入力ユニット１０１の機能を実現する。また同様に、画像データ制御部２０３、システムコントローラ２０９、ＲＯＭ２１０、ＲＡＭ２１１、操作パネル２１２、ネットワーク制御部２１４により、画像データ制御ユニット１００の機能を実現する。また同様に、画像処理プロセッサ部２０４、ワーキングメモリ２１６により画像処理ユニット１０３の機能を実現する。
【００３２】
また、同様に作像ユニット２０５により画像書込ユニット１０４を実現する。また同様に、メモリ制御部２０６およびメモリモジュール２０７により画像メモリ制御ユニット１０２を実現する。
【００３３】
なお、システムコントローラ２０９は、制御用データバス２０８を介して接続されたＲＯＭ２１０に記憶された制御プログラムに基づき動作するものであり、ＲＡＭ２１１をワーク用メモリとして使用している。
【００３４】
また、読取ユニット２０１、ＰＤＬ処理ユニット２０２、画像データ制御部２０３、画像処理プロセッサ部２０４、作像ユニット２０５、メモリ制御部２０６、ネットワーク制御部２１４、操作パネル２１２は、制御用データバス２０８を介して、システムコントローラ２０９に動作が制御されるものである。以下、各構成部の内容について説明する。
【００３５】
原稿を光学的に読み取る読取ユニット２０１は、ランプとミラーとレンズ、受光素子から構成され、原稿に対するランプ照射の反射光をミラーおよびレンズにより受光素子に集光する。
【００３６】
受光素子、例えばＣＣＤにおいてＲＧＢに色分解され電気信号に変換されたカラー画像データはディジタル信号に変換された後読取ユニット２０１より出力（送信）される。
【００３７】
ＰＤＬ処理ユニット２０２は、ネットワーク２１３に接続されたパーソナルコンピュータ２１５より出力されたＰＤＬ画像データをビットマップ画像へラスタライズするユニットである。
【００３８】
ネットワーク２１３を介して入力されたＰＤＬ画像データがネットワーク制御部２１４を介して、ＰＤＬ処理ユニット２０２に入力されると、ＰＤＬ処理ユニット２０２は、入力されたＰＤＬ画像データに基づいたラスタライズを行い、ビットマップ画像データを出力（送信）する。
【００３９】
以上のように、読取ユニット２０１、ＰＤＬ処理ユニット２０２より出力（送信）された画像データは画像データ制御部２０３に入力（受信）される。
【００４０】
読取ユニット２０１、ＰＤＬ処理ユニット２０２より画像データ制御部２０３が受信した画像データは、画像処理プロセッサ２０４、またはメモリ制御部２０６に出力される。
【００４１】
まず、画像処理プロセッサ２０４に出力される場合の動作について説明する。
【００４２】
画像処理プロセッサ２０４に入力された画像データは、ワーキングメモリ２１６を用いながら画像処理プロセッサ２０４にて処理が行なわれた後、再度画像データ制御部２０３に出力される。
【００４３】
画像処理プロセッサ２０４より画像データ処理部２０３に入力された画像データは、メモリ制御部２０６に出力され、メモリ制御部２０６を介してメモリモジュール２０７に記憶される。
【００４４】
画像処理プロセッサ２０４による１画面分の画像データの処理が終了し、１画面分の処理済みデータがメモリモジュールに記憶された後、メモリ制御部２０６は、メモリモジュール２０７に対する画像データの読み出しを行い、該読み出された画像データを画像データ制御部２０３を介して、作像ユニット２０５に出力してプリント出力を得るか、あるいは、メモリモジュール２０７より読み出された画像データを画像データ制御部２０３より、ネットワーク制御部２１４に出力し、ネットワーク２１３を介してコンピュ−タ２１５に出力するように動作する。
【００４５】
次に、読取ユニット２０１、ＰＤＬ処理ユニット２０２より画像データ制御部２０３が受信した画像データをメモリ制御部２０６に出力する場合の動作について説明する。
【００４６】
画像データ制御部２０３より、メモリ制御部２０６に入力された画像データは、メモリモジュール２０７に記憶される。次に、メモリ制御部２０６は、メモリモジュール２０７より記憶された画像データを読み出し、画像データ制御部２０３を介して、画像処理プロセッサ２０４に出力する。
【００４７】
画像処理プロセッサ２０４では、入力された画像データを処理し、処理後の画像データを、再度画像データ制御部２０３、メモリ制御部２０６を介して、メモリモジュール２０７に記憶する。画像処理プロセッサ２０４による１画面分の画像データの処理が終了し、１画面分の処理済みデータが、メモリモジュール２０７に記憶された後、メモリ制御部２０６は、メモリモジュール２０７に対する画像データの読み出しを行ない、該読み出された画像データを画像データ制御部２０３を介して、作像ユニット２０５に出力してプリント出力を得るか、あるいは、メモリモジュール２０７より読み出された画像データを画像データ制御部２０３より、ネットワーク制御部２１４に出力し、ネットワーク２１３を介して、コンピュータ２１５に出力するように動作する。
【００４８】
上記動作例は、読取ユニット２０１、ＰＤＬ処理ユニット２０２より出力された画像データに対する処理を画像処理プロセッサ２０４により行い、１画面分の処理済み画像データがメモリモジュール２０７に記憶された後、メモリモジュール２０７より、処理済画像データの読み出しを行い、作像ユニット２０５、あるいは、ネットワーク制御部２１４に出力する例を示したが、処理済み画像データの記憶が１画面分終了する前に、処理済みの画像データをメモリモジュール２０７より読み出しを開始するように制御してもよい。
【００４９】
さらには、メモリモジュール２０７に画像データを記憶させない動作例について説明する。
【００５０】
読取ユニット２０１、ＰＤＬ処理ユニット２０２より画像データ制御部２０３が受信した画像データは、画像データ制御部２０３より、画像処理プロセッサ２０４に出力される。画像処理プロセッサ部２０４では、入力された画像データに所定の処理を行ない、画像データ制御部２０３に出力する。
【００５１】
画像処理プロセッサ２０４より、画像データ制御部２０３に入力された画像データは、画像データ制御部２０３を介して、作像ユニット２０５、ネットワーク制御部２１４に出力される。
【００５２】
メモリモジュール２０７に処理済みの画像データ１面分を記憶する場合の動作例としては、１枚の原稿について複数枚を複写する場合に、読取ユニット２０１を１回だけ動作させ、読取ユニット２０１により読み取った画像データをメモリモジュール２０７に記憶し、記憶された画像データを複数回読み出すという方法がある。
【００５３】
メモリモジュール２０７に画像データを記憶させない動作例としては、１枚の原稿を１枚だけ複写する場合がある。読み取り画像データに対する処理済みデータを直接作像ユニット２０５に出力すればよいので、メモリモジュール２０７へのアクセスをおこなう必要はない。
【００５４】
なお、本装置の全体の動作は、操作パネル２１２より入力された、画像処理装置がおこなうべき処理に基づいてシステムコントローラ２０９により制御される。操作パネル２１２は、処理の種類（複写、送信、画像読込、プリント等）および処理の枚数等を入力することができる。
【００５５】
図３は、図２に示した画像処理プロセッサ部２０４の構成を説明するためのブロック図である。
【００５６】
図３において、画像処理プロセッサ２０４は、ＦＩＦＯメモリ３０１、３０７と、演算処理ユニット３００から構成され、演算処理ユニット３００は、入力レジスタ３０２、出力レジスタ３０４、ＳＩＭＤ型のデータ演算処理部３０３からなるＳＩＭＤプロセッサ３０８と、制御プロセッサ３０５、外部メモリインタフェース３０６を有している。
【００５７】
なお、ＳＩＭＤとは、複数のデータに対し、単一の命令を並列に実行させるもので、本実施形態では、１２８個のＰＥ（プロセッサ・エレメント）によりデータ演算処理部３０３が構成されている。
【００５８】
ＦＩＦＯメモリ３０１は、読取ユニット２０１、またはＰＤＬ処理ユニット２０２より入力される画像データ１ライン分（７１６８画素）の容量を有するファーストイン、ファーストアウトのメモリであり、書込みと読み出しが独立に制御される。
【００５９】
画像データ制御部２０３のデータバスＡより入力された画像データは、ＦＩＦＯメモリ３０１に入力され、データ演算処理部３０３が有するＰＥの数と等しいレジスタ数で構成された入力レジスタ３０２に１２８個分の画像データとして５６分割して入力される。
【００６０】
ＦＩＦＯメモリ３０１より、入力レジスタ３０２に入力された画像データは、データ演算処理部３０３、外部メモリインタフェース３０６に出力される。データ演算処理部３０３に入力された画像データは、データ演算処理部３０３にて所定の処理が行なわれ、処理後の画像データが、出力レジスタ３０４、外部メモリインタフェース３０６に出力される。
【００６１】
なお、外部メモリインタフェース３０６には、データ演算処理部３０３で処理された中間データを出力することも可能な構成となっている。出力レジスタ３０４は、入力レジスタ３０２と同様に、データ演算処理部３０３が有するＰＥ数と等しいレジスタ数で構成されている。
【００６２】
出力レジスタ３０４の出力画像データは、画像データ１ライン分の容量を有するＦＩＦＯメモリ３０７に入力される。ＦＩＦＯメモリ３０７は、書込みと読み出しが独立に制御されるファーストイン、ファーストアウトのメモリである。ＦＩＦＯメモリ３０７より出力される画像データ信号は、データバスＢを介して画像データ制御部２０３に出力され、異なる演算処理ユニットに入力される。
【００６３】
さらに、ＳＩＭＤプロセッサ３０８及び外部メモリインタフェース３０６は、図２に示した制御用データバス２０８に接続された制御プロセッサ３０５と接続されている。制御プロセッサ３０５は、データ演算処理部３０３のＰＥに対する命令の供給、各ＰＥのステータスの判断、各ＰＥに接続されたメモリ、レジスタへのデータの入出力等の制御及び外部メモリインタフェース部３０６を制御し、ＳＩＭＤプロセッサ３０８の内部メモリやレジスタとワーキングメモリ２１６間のデータ制御を行なうものである。なお、制御プロセッサ３０５とＳＩＭＤプロセッサ３０８は互いに異なる処理を独立に実行することが可能である。
【００６４】
次に、ＳＩＭＤ型プロセッサを構成するデータ演算処理部３０３を含む演算処理ユニット３００の概略ブロックを図４を参照して説明する。
【００６５】
図４は、図３に示したデータ演算処理部３０３の構成を説明するブロック図であり、図３と同一のものには同一の符号を付してある。
【００６６】
図４において、データ演算処理部３０３は、制御プロセッサ４０１および制御プロセッサ及びＳＩＭＤプロセッサの動作を制御するプログラムが格納されたプログラムメモリ４０２、データメモリ４０３より構成される。
【００６７】
４０４は前記ＳＩＭＤプロセッサ３０８を構成する１つのＰＥを示し、前述したように、本実施形態におけるＳＩＭＤプロセッサ３０８は１２８個のＰＥ（ＰＥ０〜ＰＥ１２７）により構成されている。
【００６８】
図４に示したように、ＰＥ０〜ＰＥ１２７のそれぞれのＰＥは、８ビットの演算ユニット（ＡＬＵ）４０５と、８ビットのレジスタを１６個有する汎用レジスタ４０６、ＡＬＵの演算動作を実施するか否かを制御するマスクレジスタ４０７、演算途中のデータを格納するＰＥレジスタ４０８、出力レジスタ４０９、入力レジスタ４１０、２Ｋバイトの容量を有するメモリ４１１から構成される。
【００６９】
ＡＬＵ４０５、ＰＥレジスタ４０８は、隣接するＰＥ間における同一構成要素との接続がなされており、データの入出力が可能な構成となっている。また、出力レジスタ４０９、入力レジスタ４１０も隣接するＰＥ間の同一構成要素との接続が行なわれており、１２８段のシフトレジスタとして動作する。
【００７０】
なお、図３に示した入力レジスタ３０２、出力レジスタ３０４に相当するブロックには同一符号を付して図４に示してある。
【００７１】
また、各ＰＥにおけるメモリ４１１は、外部メモリインタフェース３０６を介して、データバスＣより、ワーキングメモリ２１６に接続される。
【００７２】
なお、同一ＰＥを構成するＡＬＵ４０５、汎用レジスタ４０６、マスクレジスタ４０７、ＰＥレジスタ４０８、出力レジスタ４０９、入力レジスタ４１０、メモリ４１１は、任意のブロック間におけるデータの入出力が可能な構成となっており、例えばメモリ４１１からＰＥレジスタ４０８へのデータ入出力、ＰＥレジスタ４０８から外部メモリインタフェース３０６へのデータ入出力が可能な構成となっている。
【００７３】
各ＰＥに対する命令の供給は、制御プロセッサ４０１より、命令供給バス４１３を介して各ＰＥに同一内容で与えられ、全てのＰＥが同一の命令に従った動作を行なうように制御されるが、各ＰＥに与える処理対象のデータを異ならせることにより、各ＰＥが、異なる処理対象データに対する演算処理を並列に行なうように制御される。
【００７４】
例えば、画像データ１ライン中の１２８画素の内容を各画素ごとにＰＥレジスタに配置し、同一の命令コ−ドでＰＥレジスタに対する演算処理をさせれば、１画素ずつ逐次処理するよりも短時間で１２８画素分の処理結果が得られる。
【００７５】
各ＰＥのＡＬＵ４０５における演算結果、および、ＰＥレジスタ４０８の内容は、隣接するＰＥ間で入出力可能な構成となっていることにより、隣接ＰＥのＰＥレジスタ４０８、およびＡＬＵ４０５の演算結果を参照した演算処理を各ＰＥで行なうことも可能な構成となっている。
【００７６】
さらに、各ＰＥのメモリ４１１および、入力レジスタ４１０、出力レジスタ４０９、ＰＥレジスタ４０８、マスクレジスタ４０７、汎用レジスタ４０６は、メモリ／レジスタアクセスバス４１４を介して制御プロセッサ４０１に接続され、メモリ、および各レジスタデータの入出力が、制御プロセッサ４０１により制御される。
【００７７】
また、制御プロセッサ４０１は、制御用データバス２０８を介して、図２中のシステムコントローラ２０９と制御データの入出力が可能な構成となっている。さらに、制御プロセッサ４０１の動作を制御するプログラムメモリ４０２、およびデータメモリ４０３は、制御用データバス２０８を介してシステムコントローラ２０９よりアクセス可能な構成となっており、システムコントローラ２０９により、演算処理ユニット３００で行なう処理内容に応じて、制御プロセッサ４０１の動作を制御するプログラムメモリ４０２の書き換えが可能な構成となっている。
【００７８】
図５は、本発明に係る画像処理装置におけるカラー画像処理構成を説明するブロック図であり、例えばカラー画像処理を５個のＳＩＭＤプロセッサを用いて構成した場合に対応する。
【００７９】
図５において、演算処理ユニット３００−１は、読み取りユニット２０１、或いはＰＤＬ処理ユニット２０２から画像データ制御部２０３を介して送られてくるＲＧＢ各８ビットの画像信号をＦＩＦＯメモリ３０１を用いて入力し、該プロセッサを用いて記録の為のＹＭＣＫ色分解信号を生成すると共に、該プロセッサでは各画素信号に対して黒い文字を構成する画素か否かの判定を行い、作像ユニット２０５で色ズレが生じても尖鋭な黒い文字として像再生するための黒文字処理に関する属性信号を生成する。なお、２１６−１〜２１６−５はワーキングメモリである。
【００８０】
該プロセッサで生成された属性信号と４色の色分解信号は後続の４個のＳＩＭＤ演算処理ユニット３００−２、３００−３、３００−４、３００−５に夫々ＦＩＦＯ３０７−１、３０７−２、３０７−３、３０７−４、３０７−５を介して入力される。これら４個のＳＩＭＤ演算ユニットは夫々入力された一色の色分解信号を、同時に入力する属性信号に応じて処理し、好ましい記録信号を生成する。
【００８１】
図６は、本発明に係る画像処理装置における第１のデータ処理手順の一例を示すフローチャートであり、図５に示した演算処理ユニット３００−１で行う処理手順に対応する。なお、（６０１）〜（６１０）は各ステップを示す。
【００８２】
まず、入力されるＲＧＢ各８ビットの画像信号はＰＥ数に等しい１２８画素を１バンドとして１ラスタである７１６８画素分を５６バンドに分割して読み込む（６０１）。
【００８３】
ここで、演算処理ユニット３００−１の各ＰＥは画像の各画素位置をＲＧＢに色分解した３色の画像信号を同時に内部メモリに格納し、常に３色に色分解したＲＧＢ信号を参照して各種の処理を施す事が可能である。
【００８４】
読み込まれた１２８画素のＲＧＢデータに対して、特に読み取りユニットから送信された画像信号に対してはセンサを含むアナログ画像信号処理部で発生する直線性歪みを補正する事を目的とする入力γ補正を行い（６０２）、画像信号に補正を行う。
【００８５】
そして、直線性が補正されたＲＧＢ各信号は、用いるカラーセンサの色分解フィルタと光源の分光特性に応じて、より理想的な色分解となる様に入力されたＲＧＢ各色の分解信号を夫々他の２色の信号で色補正する入力マスキング処理を施す（６０３）。なお、入力マスキング処理は、所謂３＊３マトリック演算により行われる。
【００８６】
次に、読み取り部で生じる歪みを補正した後、黒色記録信号を生成すると共に該黒色信号でＲＧＢ信号の補正を行う下色除去処理を実行する（６０４）。そして、作像ユニットの色材の特性を考慮して好ましい色再現を可能とすべくシアン、マゼンタ、イエロ、黒夫々８ビットの信号に色分解する出力マスキング処理を行う（６０５）。
【００８７】
次に、各画素に対して先ず無彩色か否かの判定に基づく黒文字判定処理を実行する（６０６）。
【００８８】
具体的には、隣接画素との濃度偏差、及び周辺画素との濃度連続性、直線性を判定し、各ＰＥが担当する画素が文字の一部か否かを識別する。
【００８９】
その結果、ビット２は文字か否かを示す１ビット信号、ビット１は無彩色か否かを示す１ビット信号、ビット０は、画像信号がベクタか否かを示し、画像信号が読み取りユニット２０１から入力された場合とＰＤＬ処理部２０２から入力された場合とを区別する１ビット信号夫々各画素に対して３ビットの属性信号を生成する（６０７），（６０８）。
【００９０】
以上の処理を行う事で、入力した１２８画素のＲＧＢ２４ビット信号に対して４色の記録信号に色分解した３２ビットの画像信号と３ビットの属性信号が得られ、これらの信号を後続のＳＩＭＤプロセッサに出力する。
【００９１】
以上、ステップ（６０１）〜（６０８）までを入力する１２８画素を単位として５６回繰り返し、１ライン分の処理を終了したかどうかを判断し（６０９）、最終的には１ラインに相当する７１６８画素に対する処理が終了する。
【００９２】
そして、このライン処理をＡ４サイズの場合、４９９１ラインを処理して１ページの処理が終了しているかどうかが判断できる（６１０）。１ページの処理が終了していると判断した場合は、上記処理を終了する。
【００９３】
図７は、図５に示したＦＩＦＯメモリ３０１の動作の概要を示すタイミングチャートである。
【００９４】
ＦＩＦＯメモリ３０１は、１チャネル１ライン分（７１６８画素）８ビットの容量を有する３チャネルのラインメモリであり、読取ユニット２０１が出力するＲＧＢに色分解した原稿画像データに同期したクロックにより、ＦＩＦＯメモリ３０１に入力画像データ３色分同時に書き込む。
【００９５】
リードクロックは、画像処理ユニット３００−１より出力されるクロックであり、ＦＩＦＯメモリに１２８画素分の画像データが書き込まれた後、リード開始（０）のタイミングで１２８画素分の画像データのリ−ド動作を開始する。
【００９６】
なお、本実施形態では、ＦＩＦＯメモリ３０１への書き込みクロック（ライトクロック）が、例えば２０ＭＨｚ、リードクロックは、１００ＭＨｚと設定されており、ライトクロックに対してリードクロックが高速なものとなっている。
【００９７】
ＦＩＦＯメモリ３０１より読み出された画像データは、ＦＩＦＯメモリ３０１のリードクロックと同期したシフトクロックにより、図３に示した入力レジスタ３０２に入力される。入力レジスタ３０２に１２８画素分の画像データが入力されると、入力レジスタに入力された１２８画素分の画像データは、図３において、外部メモリインタフェース３０６を介してワーキングメモリ２１６に記憶される。なお、この間も、連続的にＦＩＦＯメモリ３０１には入力画像データの書き込み動作が行なわれている。
【００９８】
さらに、ＦＩＦＯメモリに２５６画素分の画像データが書き込まれた後、リード開始（１）のタイミングで１２８画素分の画像データのリード動作が開始され、上述したのと同様の動作にて、１２８〜２５６画素目の画像データが、ワ−キングメモリ２１６に記憶される。
【００９９】
以上の動作を繰り返し、１ライン７１６８画素の画像データは、１２８画素ずつ、５６回に分けてワーキングメモリ２１６に記憶される。さらに、連続するラインの画像データも同様にして、ワーキングメモリ２１６に１２８画素単位で記憶される。
【０１００】
なお、ＦＩＦＯメモリ３０１のライトクロックに対するリードクロックの速度は、ＦＩＦＯメモリに入力される画像データを取りこぼしなく、１２８画素単位で、入力レジスタに入力し、ワーキングメモリ２１６に転送することが可能な速度であれば、上記速度に限定されるものではない。
【０１０１】
次に、ＳＩＭＤ演算ユニット３００−１で処理されたＣＭＹＫ信号と黒文字属性信号をＦＩＦＯメモリ３０７を介してＳＩＭＤ演算ユニット３００−２、３００−３、３００−４、３００−５に入力する際のＦＩＦＯメモリ３０７の動作を、図８を参照して説明する。
【０１０２】
図８は、図３に示したＦＩＦＯメモリ３０７の動作を説明するタイミングチャートである。
【０１０３】
図８において、７０、７１、７２はレジスタ出力タイミングで、演算処理ユニット３００−１の３チャネルの出力レジスタ４０９を示したものである。レジスタ出力タイミング７０はイエロ信号と黒信号を夫々１２８画素分ずつ交互にＦＩＦＯメモリ３０７−１及びＦＩＦＯメモリ３０７−２に出力する第１チャネルのタイミングを示すものである。
【０１０４】
同様に、レジスタ出力タイミング７１はシアン信号とマゼンタ信号を夫々１２８画素分ずつ交互にＦＩＦＯメモリ３０７−３及びＦＩＦＯメモリ３０７−４に出力する第２チャネルのタイミングを示すものである。
【０１０５】
レジスタ出力タイミング７２は、黒文字処理の為の属性信号を出力する第３チャネルの出力レジスタのタイミングを示すものである。即ちＳＩＭＤ演算処理ユニット３００−１が有する２４ビットの出力レジスタは時分割で２色の記録信号を出力する２チャンネルの１６ビットとその画像信号に対応する３ビットの属性信号を出力する為に割り当てられる。
【０１０６】
ＦＩＦＯメモリ３０７は夫々８ビット＊１ライン（７１６８画素）の容量を有する２本のラインメモリで構成されており、一方で８ビットの画像信号と、他方で、３ビットの属性信号を入力する。
【０１０７】
入力レジスタタイミング７３は、レジスタ出力タイミング７０で示されるタイミングでイエロ信号を入力し、演算処理ユニット３００−２の入力レジスタに該イエロ信号を出力するＦＩＦＯメモリ３０７−１の動作を示したものである。
【０１０８】
ＦＩＦＯメモリ３０７−１は同時に、レジスタ出力タイミング７２で示されるタイミングで属性信号を入力し、演算処理ユニット３００−２の入力レジスタに対してレジスタタイミング７４で出力する。
【０１０９】
同様にシアン信号と属性信号は、入力レジスタタイミング７３、７４に従いＦＩＦＯメモリ３０７−３を介して演算処理ユニット３００−４に入力する。
【０１１０】
又、黒信号とマゼンタ信号、及び属性信号は、入力レジスタタイミング７５、７６に従いＦＩＦＯメモリ３０７−２、３０７−４を介して演算処理ユニット３００−３及び３００−５に入力される。
【０１１１】
図９は、本発明に係る画像処理装置における第２のデータ処理手順の一例を示すフローチャートであり、図５に示したＣＭＹＫ各色信号を入力し、処理して記録信号を生成する４個の演算処理ユニット３００−２、３００−３、３００−４、３００−５で行う処理手順に対応する。なお、（６１１）〜（６２０）は各ステップを示す。
【０１１２】
先に説明した様に、各演算処理ユニットは４色の色分解信号と、各画素に対応する属性信号を夫々１２８画素単位で入力し（６１１）、（６１２）、ステップ（６１３）で、操作パネル２１２から操作者の指示に従って濃度調整の為のＦ値調整、及びカラーバランス調整を行う。
【０１１３】
なお、カラーバランス調整は、操作者の指示による為、指示された色信号を担当する演算処理ユニットのみが調整される。
【０１１４】
そして、ステップ（６１４）で、選択された複写モ−ドに従って各色信号を非線形にデータ変換するγ補正を行う。このとき属性信号に従って、黒い文字の一部と判断された画素に対しては、シャープな黒文字を得るためにシャープネスや濃度を黒側に強調し、他の色信号は逆に抑圧する。
【０１１５】
なお、強調、抑圧の程度は、処理する画像信号が読み取りユニット２０１のデータと、ＰＤＬ処理ユニット２０２とで異なる。
【０１１６】
次に、同様に複写モードと操作者の画質調整キー入力により、エッジを強調するフィルタや、平滑化フィルタを選択的に切り替えて適用する空間フィルタ処理を行う（６１５）。
【０１１７】
なお、フィルタ処理も黒文字属性信号によって、黒文字部は黒信号はよりエッジを強調する方向に適応的に処理する。
【０１１８】
次に、ステップ（６１６）で、擬似中間調処理として、本実施形態では誤差拡散法による２値化処理を行う。そして、２値化した信号は斜め線等で発生するジャギーを補正するスムージング処理が行われる（６１７）。
【０１１９】
以上の処理を１２８画素毎にＳＩＭＤプロセッサで並列処理し、記録信号としてＣＭＹＫそれぞれ２値の信号をＦＩＦＯメモリ３０７−５、ＦＩＦＯメモリ３０７−６、ＦＩＦＯメモリ３０７−７、ＦＩＦＯメモリ３０７−８に出力する（６１８）。
【０１２０】
次に、ステップ６１１からステップ６１８までを５６回繰返して１ライン７１６８画素に対する処理が終了したかどうかを判断して（６１９）、ＮＯと判定された場合は、ステップ（６１１）へ戻り、ＹＥＳと判定された場合は、４９９１ラインの処理を行ったかどうか、すなわち、１ページ文の処理を終了したかどうかを判断して（６２０）、ＮＯと判定された場合には、ステップ（６１１）へ戻り、ＹＥＳと判定された場合は、例えばＡ４サイズの画像データに対する処理を終了する。
【０１２１】
図１０は、図５に示したＦＩＦＯメモリ３０７−５、ＦＩＦＯメモリ３０７−６、ＦＩＦＯメモリ３０７−７、ＦＩＦＯメモリ３０７−８の動作を示すタイミングチャートである。
【０１２２】
図１０において、各ＦＩＦＯメモリへは演算処理ユニット３００−２、演算処理ユニット３００−３、演算処理ユニット３００−４、演算処理ユニット３００−５の各出力レジスタ３０４から１２８画素毎に出力される。対応するＦＩＦＯメモリ３０７に入力され、各ＦＩＦＯメモリからの読み出しは１ライン７１６８画素の記録信号が連続するように図示するリ−ドタイミングに従い画像データ制御部２０３、メモリ制御部２０６を介してメモリモジュール２０７に１ライン毎一旦蓄積する。
【０１２３】
本実施形態の作像ユニット２０５は４色の各作像ユニットを並列に持つ所謂４ドラムエンジンの為、メモリモジュールに一旦蓄積した画像信号は、作像ユニットの構成に従い、所定ライン分遅延させた後、各色の作像ユニットに供給される。
【０１２４】
以上説明した様に、本発明は同じＳＩＭＤプロセッサを複数個用いたカラーのシステムにおいて、ＲＧＢ３色信号を入力して４色の記録信号を生成するプロセッサと、該プロセッサからの記録色データを入力し、記録信号を生成する４個のプロッセッサとに処理を分割して担当させる事により、各プロッセッサが処理する演算量を分散させる事となり、一部のプロセッサに負荷が集中してシステムの処理能力が低下する事を避けると共に、色毎に処理を担当する４個のプロセッサは白黒のシステムのそれと、プログラムを略共通に使える事になり、開発効率を高める事が出来る。
【０１２５】
また、初段のプロセッサは全てのカラーシステムに共通に流用出来る処理の分担と成っている。
【０１２６】
〔第２実施形態〕
先に説明した第１実施形態では、プロセッサで生成された属性信号と４色の色分解信号は後続の４個のＳＩＭＤ演算処理ユニット３００−２、３００−３、３００−４、３００−５に夫々ＦＩＦＯメモリ３０７−１、３０７−２、３０７−３、３０７−４を介して入力して処理する場合について説明したが、データ処理速度が遅いシステムの場合、色毎に記録信号を生成する演算処理ユニットは、第１実施形態の半数分、単一のプロセッサで２色分を処理出来る。以下、その実施形態について説明する。
【０１２７】
図１１は、本発明の第２実施形態を示す画像処理装置の構成を説明するブロック図であり、図５と同一のものには同一の符号を付してある。なお、本実施形態では、記録信号２色分を単一の演算処理ユニットで処理する例である。
【０１２８】
図１２は、図１１に示した画像処理装置の動作を説明するタイミングチャートであり、各演算処理ユニットとそれらに接続されたＦＩＦＯメモリに対するデータの転送タイミングに対応する。なお、図８と同一のものには同一の符号を付してある。
【０１２９】
また、本実施形態は、図１２に示すタイミングチャ−トにおいて１０２で示す属性データの出力に関するものである。
【０１３０】
即ち、時分割で夫々Ｙ、Ｋ２色の信号を出力する際に略同じタイミングで属性信号を２回出力する。即ち演算処理ユニット３００−１で処理されたＣＭＹＫ４色信号と黒文字処理の為の属性信号は演算処理ユニット３００−１が有する３チャネルの出力レジスタを用いて、図１２に示す出力レジスタタイミング７０および出力レジスタタイミング７１で示す様に、第１，第２チャネルカラーは、先ず１２８画素分のＹ信号及びＣ信号を演算処理ユニット９０２−１及び演算処理ユニット９０２−２の入力レジスタに接続されたＦＩＦＯメモリ９０１−１及びＦＩＦＯメモリ９０１−２に同時に入力すると共に、演算処理ユニット３００−１の第３チャネルカラーは、図１２に示す出力レジスタタイミング１０２で示す様に、該１２８画素のデータに対する黒文字属性信号を前記ＦＩＦＯメモリ９０１−１及びＦＩＦＯメモリ９０１−２に同時に入力する。
【０１３１】
即ち、ＦＩＦＯメモリ９０１−１は１２８画素分のＹ信号と該信号に対する属性信号を同時に入力し、ＦＩＦＯメモリ９０１−２は、１２８画素分のＣ信号と該信号に対する属性信号を同時に入力する。
【０１３２】
次に、図１２に示す出力レジスタタイミング７０および出力レジスタタイミング７１で示す様に第１，第２チャネルカラーは、１２８画素分のＫ信号及びＭ信号を演算処理ユニット９０２−１及び演算処理ユニット９０２−２の入力レジスタに接続されたＦＩＦＯメモリ９０１−１及びＦＩＦＯメモリ９０１−２に同時に入力すると共に、演算処理ユニット３００−１の第３チャネルカラーは、図１２に示す出力レジスタタイミング１０２で示す様に、該１２８画素のデータに対する黒文字属性信号を再度前記ＦＩＦＯメモリ９０１−１及びＦＩＦＯメモリ９０１−２に同時に入力する。
【０１３３】
これにより、ＦＩＦＯメモリ９０１−１は、１２８画素分のＫ信号と該信号に対する属性信号を同時に入力し、ＦＩＦＯメモリ９０１−２は、１２８画素分のＭ信号と該信号に対する属性信号を同時に入力出来る。
【０１３４】
なお、ＦＩＦＯメモリ９０１−１，演算処理ユニット９０２−１へは、図１２に示す入力レジスタタイミング１００，74で示す様に、Ｙ信号，Ｋ信号及び黒文字処理の為の属性信号を１２８画素単位で演算処理ユニット９０２−１の入力レジスタに入力する。
【０１３５】
同様に、ＦＩＦＯメモリ９０１−２，カラー演算処理ユニット９０２−２へは図１２に示す入力レジスタタイミング101，76で示す様にＣ信号Ｍ信号及び黒文字処理の為の属性信号を１２８画素単位で演算処理ユニット９０２−２の入力レジスタに入力する。
【０１３６】
図１３は、本発明に係る画像処理装置における第３のデータ処理手順の一例を示すフローチャートであり、図１１に示した演算処理ユニット９０２−１，９０２−２のデータ処理手順に対応する。なお、（９０１）〜（９０８）は各ステップを示す。
【０１３７】
まず、ステップ（９０１）で、処理すべき１２８画素単位の画像信号と属性信号を内部レジスタに入力するステップで演算処理ユニット９０２−１はＹ信号と属性信号を、演算処理ユニット９０２−２はＣ信号と属性信号を入力する。そして、ステップ（９０２）で、先に説明した図９に示したステップ（６１３）によるカラーバランス調整からスムージング処理（６１７）を纏めたステップとして、夫々の色信号に対して記録信号を生成する処理を実行する。
【０１３８】
そして、処理されたＹ記録信号及びＣ記録信号は、ステップ（９０３）で、夫々の演算処理ユニットに接続されたＦＩＦＯメモリ９０４−１及びＦＩＦＯメモリ９０４−２に出力する。
【０１３９】
次に、ステップ（９０４）で、両演算処理ユニットは第２色目のＫ及びＭ画像信号及び黒文字処理の為の属性信号を入力する。そして、ステップ（９０５）で、同様にＫ信号及びＭ信号に対する記録信号生成の為の処理（図９に示すステップ（９０２）であって、詳細は、図９に示したステップ（６１３）によるカラーバランス調整からスムージング処理（６１７）を纏めたステップ）を実行して、ステップ（９０６）で、両記録信号をＦＩＦＯメモリ９０４−１及びＦＩＦＯメモリ９０４−２に出力する。
【０１４０】
次に、ステップ（９０７）で、ステップ（９０１）〜（９０６）までの処理を１ラインに対し５６回実行したかどうかを判断して、ＮＯと判断された場合は、ステップ（９０１）へ戻る。
【０１４１】
一方、ステップ（９０７）で、１ラインに対し５６回実行したと判断した場合には、さらに、４９９１ライン分の処理を行って、１ページ分の処理が終了したかどうかを判断して（９０８）で、終了していないと判断した場合は、ステップ（９０１）へ戻る。
【０１４２】
一方、ステップ（９０８）で、１ページ分の処理が終了していると判断した場合は、例えばＡ４サイズの画像全体の処理が終了する。
【０１４３】
なお、ステップ（９０３），（９０６）で行う記録信号の出力は夫々の演算処理ユニットが有する出力レジスタを２チャンネル用いて行えば、先に説明した図１０に示したタイミングと同じタイミングになる。
【０１４４】
以上、第２実施形態では、４ドラムを用いたカラーシステムの記録速度が用いる演算処理ユニットの処理能力に比べて遅い場合に対しては、演算処理ユニットが先の第１実施形態に対して２組削減出来、コスト的にメリットのある画像処理装置を提供できる効果が得られる。
【０１４５】
〔第３実施形態〕
上記第１及び第２実施形態では、画像処理装置が、例えばドラムを用いて略同時に４色の記録が可能な高速なカラーシステムとして構成される場合を例として、５組又は３組のＳＩＭＤプロセッサを用いて画像処理する場合について説明したが、カラーシステムの中には、１組の作像系と転写ベルト等を用いて作像系が一色ずつＣＭＹＫ面順次に動作し色面毎に像を形成し、転写ベルト上で４色のトナ−像を重ね、記録紙上に最終的に転写する所謂１ドラム系のシステムがある。このような１ドラム系のシステムに本発明を適用することも可能である。以下、その実施形態について説明する。本実施形態の場合は、２組のＳＩＭＤプロセッサを用いて安価に演算処理部を構成することが出来る。
【０１４６】
図１４は、本発明の第３実施形態を示す画像処理装置の構成を説明するブロック図であり、図５と同一のものには同一の符号を付してある。
【０１４７】
図１４において、演算処理ユニット１１０は前述の演算処理ユニット３００−１と同様にＲＧＢ画像データを入力し、ＣＭＹＫ４色信号を生成すると共に黒文字処理の為の属性信号を作る。以下、図１５に示すフローチャートを参照して、演算処理ユニット１１０の画像処理動作について説明する。
【０１４８】
図１５は、本発明に係る画像処理装置における第４のデータ処理手順の一例を示すフローチャートであり、演算処理ユニット１１０の画像処理手順に対応する。なお、（１２００）〜（１２０５）は各ステップを示す。
【０１４９】
先ず、ステップ（１２００）で、図２に示した読み取りユニット２０１或いはＰＤＬ処理ユニット２０２から転送されるＲＧＢ信号を内部レジスタに入力すると共に、該ＲＧＢデータは詳説しないデータ圧縮部でＪＰＥＧ符号化されメモリモジュール２０７に一旦記憶保持する。
【０１５０】
そして、ステップ（１２０１）で、図６に示したステップ（６０２）〜（６０６）の一連のステップからなる色信号処理を実行する。なお、ステップ（１２０１）が図６に示したステップと異なる点は、図６のステップ（６０５）における出力マスキング処理では、入力されたＲＧＢデータカラーＣＭＹＫ４色の信号に変換したが、本実施形態ではシアン、マゼンタ、イエロ、黒の順に作像プロセスが実行される為先ずシアン信号のみを生成する点である。
【０１５１】
従って、ステップ（１２０２）では、生成されたＣ信号と黒文字属性信号を１２８画素単位で演算処理ユニット１１０に接続されたＦＩＦＯメモリ１１１に出力する。
【０１５２】
そして、ステップ（１２０３）で、１ラスタのデータ転送終了を判定して、１ラスタのデータ転送を終了していないと判断した場合は、ステップ（１２００）へ戻る。
【０１５３】
一方、ステップ（１２０３）で、１ラスタのデータ転送を終了していると判断した場合は、ステップ（１２０４）で、１ページのデータ転送終了を判定して、１ページのデータ転送を終了していないと判断した場合は、ステップ（１２００）へ戻る。
【０１５４】
一方、ステップ（１２０４）で、１ページのデータ転送を終了していると判断した場合は、ステップ（１２０５）で、４色のデータ転送終了を判定する。４色のデータ転送が終了していないと判断した場合は、ステップ（１２００）へ戻る。
【０１５５】
一方、ステップ（１２０５）で、４色のデータ転送が終了していると判断した場合は、処理を終了する。
【０１５６】
このように、ステップ（１２０４）で、例えばシアン信号をＡ４サイズ分生成した事を確認して、再度ステップ１２０１へ戻る。そして、２色目のマゼンタ信号を生成する為のＲＧＢ信号は、先に圧縮しメモリモジュール２０７に格納した１ページ分のＲＧＢ画像データを図示しない伸長部で圧縮したＲＧＢデータをラスタデータに変換してＦＩＦＯメモリ３０１を介して演算処理ユニット１１０に入力する。
【０１５７】
つまり色面順次にＣＭＹＫ信号を生成し、各色信号を生成する際に黒文字判定を行う為、少なくとも入力されるＲＧＢ画像データは同一の信号であることが望ましい。
【０１５８】
従って、本実施形態では記録信号をメモリモジュールに保持せず、ＲＧＢデータとして１枚の画像データを記憶保持する。
【０１５９】
また、マゼンタ信号に対してもシアン信号生成と全く同じ、ステップ（１２０１）を実行し、ステップ（１２０２）でマゼンタ信号と黒文字属性信号を１２８画素単位で演算処理ユニット１１０に接続されたＦＩＦＯメモリ１１１に出力する。
【０１６０】
このようにしてイエロ信号と黒文字属性信号、黒信号と黒文字属性信号を順次１２８画素単位で演算処理ユニット１１０に接続されたＦＩＦＯメモリ１１１に出力して１ページの処理が終了する。
【０１６１】
なお、各色信号を生成すると共に得られる黒文字判定信号は略同じ属性信号を出力する事になる。
【０１６２】
また、詳説しないが、８ビットの色信号と３ビットの属性信号は演算処理ユニット１１０の出力レジスタの２チャンネルを使って並列にＦＩＦＯメモリ１１１に出力され、ＦＩＦＯメモリ１１１に接続された演算処理ユニット１１３は該ＦＩＦＯメモリ１１１から記録信号と属性信号を１２８画素単位で並列に入力する。
【０１６３】
図１６は、本発明に係る画像処理装置における第５のデータ処理手順の一例を示すフローチャートであり、演算処理ユニット１１３の画像処理手順に対応する。なお、（１２１０）〜（１２１５）は各ステップを示す。
【０１６４】
まず、ステップ（１２１０）で、シアン信号と属性信号を内部レジスタに入力し、図９に示したステップ（６１３）〜（６１７）の一連の記録信号生成処理を実行して（１２１１）、ステップ（１２１２）で、シアン記録信号をＦＩＦＯメモリ１１４に出力する。
【０１６５】
そして、出力された記録信号は、図１０に示したタイミングと同様にして１ライン７１６８画素が連続するラスタ信号として作像ユニット２０５のシアン作像部に入力される。
【０１６６】
このようにして、ステップ（１２１２）で、シアン記録信号生成の処理が終了したら、１ラスタのデータ処理が終了したかどうかを判断する。１ラスタのデータ処理が終了していないと判断した場合は、ステップ（１２１０）へ戻る。
【０１６７】
一方、ステップ（１２１３）で、１ラスタのデータ処理が終了していると判断した場合は、次のマゼンタ信号を同様にして生成し、作像ユニット２０５のマゼンタ作像部に出力する。
【０１６８】
そして、ステップ（１２１４）で、１ページのデータ転送の終了を判断し、１ページのデータ転送を終了していないと判断した場合は、ステップ（１２１０）へ戻る。
【０１６９】
一方、ステップ（１２１４）で、１ページのデータ転送を終了していると判断した場合は、ステップ（１２１５）で、４色のデータ転送終了を判定する。４色のデータ転送が終了していないと判断した場合は、ステップ（１２１０）へ戻る。
【０１７０】
一方、ステップ（１２１５）で、４色のデータ転送が終了していると判断した場合は、処理を終了する。
【０１７１】
このようにして、イエロ信号、黒信号の順に４色の記録信号を生成して処理が終了する。
【０１７２】
上記実施形態によれば、第１の演算処理手段でＲＧＢ信号からＣＭＹＫ信号と黒文字判定処理までを担当する事で１ドラム、４ドラム両システムに第１の演算処理手段の流用を可能とすると共に、色分解したＣＭＹＫ信号を独立に第２の演算処理手段で担当する事によって第２の演算処理手段を白黒システムに対しても流用可能となる。
【０１７３】
以下、図１７に示すメモリマップを参照して本発明に係る画像処理装置で読み取り可能なデータ処理プログラムの構成について説明する。
【０１７４】
図１７は、本発明に係る画像処理装置で読み取り可能な各種データ処理プログラムを格納する記憶媒体のメモリマップを説明する図である。
【０１７５】
なお、特に図示しないが、記憶媒体に記憶されるプログラム群を管理する情報、例えばバージョン情報，作成者等も記憶され、かつ、プログラム読み出し側のＯＳ等に依存する情報、例えばプログラムを識別表示するアイコン等も記憶される場合もある。
【０１７６】
さらに、各種プログラムに従属するデータも上記ディレクトリに管理されている。また、各種プログラムをコンピュータにインストールするためのプログラムや、インストールするプログラムが圧縮されている場合に、解凍するプログラム等も記憶される場合もある。
【０１７７】
本実施形態における図６，図９，図１３，図１５，図１６に示す機能が外部からインストールされるプログラムによって、ホストコンピュータにより遂行されていてもよい。そして、その場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶媒体により、あるいはネットワークを介して外部の記憶媒体から、プログラムを含む情報群を出力装置に供給される場合でも本発明は適用されるものである。
【０１７８】
以上のように、前述した実施形態の機能を実現するソフトウエアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、本発明の目的が達成されることは言うまでもない。
【０１７９】
この場合、記憶媒体から読み出されたプログラムコード自体が本発明の新規な機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【０１８０】
従って、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等、プログラムの形態を問わない。
【０１８１】
プログラムを供給するための記憶媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤなどを用いることができる。
【０１８２】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【０１８３】
その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続し、該ホームページから本発明のコンピュータプログラムそのもの、もしくは、圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバやｆｔｐサーバ等も本発明の請求項に含まれるものである。
【０１８４】
また、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記憶媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせ、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。
【０１８５】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【０１８６】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【０１８７】
本発明は上記実施形態に限定されるものではなく、本発明の趣旨に基づき種々の変形（各実施形態の有機的な組合せを含む）が可能であり、それらを本発明の範囲から排除するものではない。
【０１８８】
本発明の様々な例と実施形態を示して説明したが、当業者であれば、本発明の趣旨と範囲は、本明細書内の特定の説明に限定されるのではない。
【産業上の利用可能性】
【０１８９】
以上、上記第３実施形態では、１ドラム系のカラーシステムの画像処理を２組のＳＩＭＤ型演算処理ユニットを用いて処理を分担する例、特に、ＣＭＹＫの順に処理する場合について説明したが、作像モジュールによってはこの順番に限定されるものでは無い。
【０１９０】
また、上記実施形態では、黒文字処理の為の属性信号を３ビットとしたが、更に細かい制御を行う為にビットは３に限定されない。
【０１９１】
さらに、属性信号に対する各記録色信号に対する適応的処理も本実施形態で開示した内容に限定されない。
【０１９２】
さらに、ＳＩＭＤプロセッサのＰＥ数は動作周波数とＡＬＵのビット数が多ければ少なくても使用可能な為、本実施形態のビット数１２８に限定されることはない。
【図面の簡単な説明】
【０１９３】
【図１】本発明の第１実施形態を示す画像処理装置の構成を説明するブロック図である。
【図２】本発明の第１実施形態を示す画像処理装置のハードウエア構成の一例を示すブロック図である。
【図３】図２に示した画像処理プロセッサ部の構成を説明するためのブロック図である。
【図４】図３に示したデータ演算処理部の構成を説明するブロック図である。
【図５】本発明に係る画像処理装置におけるカラー画像処理構成を説明するブロック図である。
【図６】本発明に係る画像処理装置における第１のデータ処理手順の一例を示すフローチャートである。
【図７】図５に示したＦＩＦＯメモリの動作の概要を示すタイミングチャートである。
【図８】図３に示したＦＩＦＯメモリの動作を説明するタイミングチャートである。
【図９】本発明に係る画像処理装置における第２のデータ処理手順の一例を示すフローチャートである。
【図１０】図５に示したＦＩＦＯメモリの動作を示すタイミングチャートである。
【図１１】本発明の第２実施形態を示す画像処理装置の構成を説明するブロック図である。
【図１２】図１１に示した画像処理装置の動作を説明するタイミングチャートである。
【図１３】本発明に係る画像処理装置における第３のデータ処理手順の一例を示すフローチャートである。
【図１４】本発明の第３実施形態を示す画像処理装置の構成を説明するブロック図である。
【図１５】本発明に係る画像処理装置における第４のデータ処理手順の一例を示すフローチャートである。
【図１６】本発明に係る画像処理装置における第５のデータ処理手順の一例を示すフローチャートである。
【図１７】本発明に係る画像処理装置で読み取り可能な各種データ処理プログラムを格納する記憶媒体のメモリマップを説明する図である。
【符号の説明】
【０１９４】
２０１  読取りユニット
２０２  ＰＤＬ処理ユニット
２０３  画像データ制御部
２０４  画像処理プロセッサ部
２０５  作像ユニット
２０６  メモリ制御部
２０７  メモリモジュール
２０９  システムコントローラ
２１０  ＲＯＭ
２１１  ＲＡＭ
２１２  操作パネル
【図１】
2005094126.tif 000003
【図２】
2005094126.tif 000004
【図３】
2005094126.tif 000005
【図４】
2005094126.tif 000006
【図５】
2005094126.tif 000007
【図６】
2005094126.tif 000008
【図７】
2005094126.tif 000009
【図８】
2005094126.tif 000010
【図９】
2005094126.tif 000011
【図１０】
2005094126.tif 000012
【図１１】
2005094126.tif 000013
【図１２】
2005094126.tif 000014
【図１３】
2005094126.tif 000015
【図１４】
2005094126.tif 000016
【図１５】
2005094126.tif 000017
【図１６】
2005094126.tif 000018
【図１７】
2005094126.tif 000019