(57)【要約】【課題】  高性能な素子や新たな部品を用いることなく、平面表示装置の駆動回路における消費電力を低減することができるようにする。【解決手段】  表示手段となる容量性負荷の一端にスキャンパルス及びサステインパルスを出力可能なスイッチ回路を有するドライブ回路を備え、ドライブ回路のスイッチ回路をオン状態にした後に、ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ライン、及びドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオン状態にすることで、ドライブ回路のスイッチ回路のオン抵抗が十分低くなった状態で電流を流すことができ、駆動回路のスイッチ回路による電流の損失を減らし消費電力を低減することができるようにする。【選択図】  図３
2005234374.tif 000002
【特許請求の範囲】
【請求項１】
表示手段となる容量性負荷に対して、スキャンパルスを印加してアドレッシングを行い、かつサステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動回路であって、
スイッチ回路を有し、前記容量性負荷の一端に前記スキャンパルス及びサステインパルスを出力可能なドライブ回路と、
前記ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと、
前記ドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインとを備え、
前記第１の信号ライン及び前記第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオン状態にする場合には、前記ドライブ回路のスイッチ回路をオン状態にした後、前記電源スイッチ素子をオン状態にすることを特徴とする駆動回路。
【請求項２】
表示手段となる容量性負荷に対して、スキャンパルスを印加してアドレッシングを行い、かつサステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動回路であって、
スイッチ回路を有し、前記容量性負荷の一端に前記スキャンパルス及びサステインパルスを出力可能なドライブ回路と、
前記ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと、
前記ドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインとを備え、
前記ドライブ回路のスイッチ回路をオン状態にする場合には、前記第１の信号ライン及び前記第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオフ状態にした後、前記ドライブ回路のスイッチ回路をオン状態にすることを特徴とする駆動回路。
【請求項３】
表示手段となる容量性負荷に対して、スキャンパルスを印加してアドレッシングを行い、かつサステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動回路であって、
第１のスイッチ回路及び第２のスイッチ回路を有し、前記容量性負荷の一端に前記スキャンパルス及びサステインパルスを出力可能なドライブ回路と、
前記第１のスイッチ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと前記第１の電位を供給する第１の電源ラインとの間に接続された第３のスイッチ回路と、
前記第２のスイッチ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインと第３の電位を供給する第２の電源ラインとの間に接続された第４のスイッチ回路と、
前記第１の信号ラインと前記第２の電源ラインとの間に接続された第５のスイッチ回路とを備え、
前記第３〜第５のスイッチ回路の少なくとも１つのスイッチ回路をオン状態にする場合には、前記第１スイッチ回路及び第２のスイッチ回路の少なくとも一方をオン状態にした後、前記オン状態にする第３〜第５のスイッチ回路をオン状態にすることを特徴とする駆動回路。
【請求項４】
表示手段となる容量性負荷に対して、スキャンパルスを印加してアドレッシングを行い、かつサステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動回路であって、
第１のスイッチ回路及び第２のスイッチ回路を有し、前記容量性負荷の一端に前記スキャンパルス及びサステインパルスを出力可能なドライブ回路と、
前記第１のスイッチ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと前記第１の電位を供給する第１の電源ラインとの間に接続された第３のスイッチ回路と、
前記第２のスイッチ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインと第３の電位を供給する第２の電源ラインとの間に接続された第４のスイッチ回路と、
前記第１の信号ラインと前記第２の電源ラインとの間に接続された第５のスイッチ回路とを備え、
前記第３〜第５のスイッチ回路のすべてをオフ状態にして、前記第１スイッチ回路及び第２のスイッチ回路の少なくとも一方をオン状態にすることを特徴とする駆動回路。
【請求項５】
表示手段となる容量性負荷の一端にスキャンパルス及びサステインパルスを出力可能なスイッチ回路を有するドライブ回路を備え、前記容量性負荷に対して、前記スキャンパルスを印加してアドレッシングを行い、かつ前記サステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動方法であって、
前記ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ライン、及び前記ドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオン状態にする場合には、前記ドライブ回路のスイッチ回路をオン状態にした後、前記電源スイッチ素子をオン状態にすることを特徴とする駆動方法。
【請求項６】
表示手段となる容量性負荷の一端にスキャンパルス及びサステインパルスを出力可能なスイッチ回路を有するドライブ回路を備え、前記容量性負荷に対して、前記スキャンパルスを印加してアドレッシングを行い、かつ前記サステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動方法であって、
前記ドライブ回路のスイッチ回路をオン状態にする場合には、前記ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ライン、及び前記ドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオフ状態にした後、前記ドライブ回路のスイッチ回路をオン状態にすることを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平面表示装置の駆動回路及び駆動方法に関し、特にプラズマディスプレイ装置に用いて好適なものである。
【背景技術】
【０００２】
従来、プラズマディスプレイ装置の１つである交流駆動型プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）には、２本の電極で選択放電（アドレス放電）及び維持放電を行う２電極型と、第３の電極を利用してアドレス放電を行う３電極型とがあった。また、３電極型においては、維持放電を行う第１の電極と第２の電極とが配置されている基板に第３の電極を形成する場合と、対向するもう１つの基板に第３の電極を形成する場合とがあった。
【０００３】
上記各タイプの交流駆動型ＰＤＰは、何れも動作原理は同一であるので、以下では、一例として維持放電を行う第１及び第２の電極を第１の基板に設けるとともに、これとは別に、第１の基板と対向する第２の基板に第３の電極を設けた交流駆動型ＰＤＰについて説明する。
【０００４】
交流駆動型ＰＤＰは、第１の基板に互いに平行な走査電極Ｙｉ及び共通電極が設けられるとともに、第１の基板に対向する第２の基板にこれらの電極Ｙｉ、Ｘと直交する方向にアドレス電極Ａｊが設けられている。また、交流駆動型ＰＤＰは、例えばｍ行ｎ列の２次元マトリクス状に配置された複数のセルを表示パネルに備えており、各セルは、走査電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接する共通電極により形成される。このセルが表示画像の１画素に対応し、表示パネルは２次元画像を表示することができる。
【０００５】
図４（Ａ）は、１画素である第ｉ行第ｊ列のセルＣｉｊの断面構成を示す図である。図４（Ａ）において、共通電極Ｘ及び走査電極Ｙｉは、前面ガラス基板１１上に形成されている。その上には、放電空間１７に対し絶縁するための誘電体層１２が被着されるとともに、更にその上にＭｇＯ（酸化マグネシウム）保護膜１３が被着されている。
【０００６】
一方、アドレス電極Ａｊは、前面ガラス基板１１と対向して配置された背面ガラス基板１４上に形成され、その上には誘電体層１５が被着され、更にその上に蛍光体１８が被着されている。ＭｇＯ保護膜１３と誘電体層１５との間の放電空間１７には、Ｎｅ＋Ｘｅペニングガス等が封入されている。
【０００７】
図４（Ｂ）は、交流駆動型ＰＤＰの容量Ｃｐについて説明するための図である、図４（Ｂ）に示すように、交流駆動型ＰＤＰには、放電空間１７、共通電極Ｘと走査電極Ｙｉの間、及び前面ガラス基板１１にそれぞれ容量成分Ｃａ、Ｃｂ、Ｃｃが存在し、これらの合計によってセル１つ当たりの容量Ｃｐcellが決まる（Ｃｐcell＝Ｃａ＋Ｃｂ＋Ｃｃ）。すべてのセルの容量Ｃｐcellの合計がパネル容量Ｃｐである。
【０００８】
図４（Ｃ）は、交流駆動型ＰＤＰの発光について説明するための図である。図４（Ｃ）に示すように、リブ１６の内面には、赤、青、緑色の蛍光体１８がストライプ状に各色毎に配列、塗布されており、共通電極Ｘ及び走査電極Ｙｉの間の放電によって蛍光体１８を励起して発光するようになっている。
【０００９】
上述したように交流駆動型ＰＤＰにおいては、高電圧を印加してセル内の共通電極Ｘと走査電極Ｙｉとの間で放電を起こし発光させる。したがって、共通電極Ｘ及び走査電極Ｙｉを駆動するための駆動回路を構成する各素子には高い耐圧が要求され、交流駆動型ＰＤＰの製造コストを押し上げる一つの要因であった。そこで、駆動回路を構成する各素子の耐圧を低くして、製造コストの低減を図る技術が提案されている。例えば、一方の電極には正の電圧を印加し、他方の電極には負の電圧を印加することにより、電極間の電位差を利用して電極間の放電を行う駆動回路が提案されている（例えば、特許文献１、非特許文献１参照。）。
【００１０】
図５は、上記特許文献１に開示されている交流駆動型ＰＤＰの駆動回路の構成を示す図である。
図５において、容量負荷（以下、「負荷」と称す。）２０は、上述した１つの共通電極と１つの走査電極Ｙとの間に形成されているセルの合計の容量である。負荷２０には、共通電極Ｘと走査電極Ｙが形成されている。
【００１１】
走査電極Ｙを駆動するためのＹ側回路は、電源回路２２及びドライブ回路２１を備える。
電源回路２２は、コンデンサＣＹ１と、３つのスイッチＳＷＹ１、ＳＷＹ２、ＳＷＹ３とを備える。スイッチＳＷＹ１、ＳＷＹ２は、電源から供給される電圧（Ｖｓ／２）の電源ライン（電源線）と基準電位としてのグランド（ＧＮＤ）との間に直列に接続される。２つのスイッチＳＷＹ１、ＳＷＹ２の相互接続点にはコンデンサＣＹ１の一方の端子が接続され、コンデンサＣＹ１の他方の端子とグランドとの間にはスイッチＳＷＹ３が接続される。なお、コンデンサＣＹ１の一方の端子に接続される信号ラインを第１の信号ラインＯＵＴＡＹとし、他方の端子に接続される信号ラインを第２の信号ラインＯＵＴＢＹとする。
【００１２】
ドライブ回路２１は、２つのスイッチＳＷＹ４、ＳＷＹ５を備える。スイッチＳＷＹ４、ＳＷＹ５は、電源回路２２のコンデンサＣＹ１の両端に直列に接続される。すなわち、スイッチＳＷＹ４、ＳＷＹ５は、第１及び第２の信号ラインＯＵＴＡＹ、ＯＵＴＢＹ間に直列接続される。２つのスイッチＳＷＹ４、ＳＷＹ５の相互接続点は、出力ラインＯＵＴＣＹを介して負荷２０の走査電極Ｙに接続される。
【００１３】
また、共通電極Ｘを駆動するためのＸ側回路は、電源回路２４及びドライブ回路２３を備える。なお、電源回路２４及びドライブ回路２３は、上述したＹ側回路における電源回路２２及びドライブ回路２１にそれぞれ対応し、その構成は電源回路２２及びドライブ回路２１とそれぞれ同様であるので説明は省略する。
【００１４】
図６は、図５に示した駆動回路による維持放電期間の動作を示す波形図である。ここで、維持放電期間とは、表示データに応じてセルを発光させ表示動作を行うために、セル中の共通電極Ｘと走査電極Ｙとの間で放電を繰り返し行う期間である。なお、図６においては、走査電極Ｙ側における動作のみを図示しているが、共通電極Ｘ側における動作は、共通電極Ｘ側の出力ラインＯＵＴＣＸの駆動波形が走査電極Ｙ側の出力ラインＯＵＴＣＹの駆動波形に対して逆相（あるいはほぼ逆相）となるように、スイッチＳＷＸ１〜ＳＷＸ５を制御する点が異なるだけで動作原理は同様である。
【００１５】
図６に示すように、第１の信号ラインＯＵＴＡＹの電圧及び出力ラインＯＵＴＣＹの電圧がグランドレベル、第２の信号ラインＯＵＴＢＹの電圧が（−Ｖｓ／２）である状態を初期状態として説明する。
維持放電期間において、最初にスイッチＳＷＹ１、ＳＷＹ３をオンにし、残りのスイッチＳＷＹ２、ＳＷＹ４、ＳＷＹ５をオフにする（時刻ｔ２１）。したがって、第１及び第２の信号ラインＯＵＴＡＹ、ＯＵＴＢＹの電圧は、時刻ｔ２１〜ｔ２２に示すように徐々に上昇してゆき、第１の信号ラインＯＵＴＡＹの電圧は（Ｖｓ／２）、第２の信号ラインＯＵＴＢＹの電圧はグランドレベルとなる。なお、このときコンデンサＣＹ１には、スイッチＳＷＹ１、ＳＷＹ３により与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【００１６】
次に、スイッチＳＷＹ４をオンにすることにより、第１の信号ラインＯＵＴＡの電圧（Ｖｓ／２）が出力ラインＯＵＴＣＹを介して負荷２０に印加される（時刻ｔ２２）。これにより、出力ラインＯＵＴＣＹの電圧は、徐々に上昇して（Ｖｓ／２）となる。
その後、スイッチＳＷＹ４をオフにして負荷２０への電流経路を遮断した後、スイッチＳＷＹ５をパルス状にオンにすることにより、出力ラインＯＵＴＣＹの電圧が徐々に引き下げられグランドレベルになる（時刻ｔ２３）。
【００１７】
次に、スイッチＳＷＹ１、ＳＷＹ３をオフにした後、スイッチＳＷＹ２をオンにする（時刻ｔ２４）。第１の信号ラインＯＵＴＡＹの電圧は、時刻ｔ２４〜ｔ２５に示すように徐々に引き下げられ、グランドレベルとなる。また、このとき第２の信号ラインＯＵＴＢＹはフローティング状態であるので、第２の信号ラインＯＵＴＢＹの電圧は、第１の信号ラインＯＵＴＡＹの電圧よりコンデンサＣＹ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけ低い電位、すなわち（−Ｖｓ／２）になる。
【００１８】
そして、スイッチＳＷＹ５をオンにすることにより、第２の信号ラインＯＵＴＢの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣＹを介して負荷２０に印加される（時刻ｔ２５）。これにより、出力ラインＯＵＴＣＹの電圧は、徐々に引き下げられ（−Ｖｓ／２）となる。
【００１９】
その後、スイッチＳＷＹ５をオフにして負荷２０への電流経路を遮断した後、スイッチＳＷＹ４をパルス状にオンにすることにより、出力ラインＯＵＴＣＹの電圧が徐々に上昇しグランドレベルになる（時刻ｔ２６）。続いて、スイッチＳＷＹ２をオフにした後、スイッチＳＷＹ１、ＳＷＹ３をオンにする（時刻ｔ２７）。
以降、同様に上述した動作を所定回数繰り返し行う。
【００２０】
以上のようにして、図６の出力ラインＯＵＴＣＹに示すように、負荷２０の走査電極Ｙに対して正の電圧（Ｖｓ／２）と負の電圧（−Ｖｓ／２）とを交互に印加する。また、負荷２０の共通電極Ｘに対しても、同様のスイッチング制御を行うことにより、正の電圧（Ｖｓ／２）と負の電圧（−Ｖｓ／２）とを交互に印加する。
【００２１】
このとき、走査電極Ｙ及び共通電極Ｘに印加する電圧（±Ｖｓ／２）は、互いに位相が逆の関係となるようにする。すなわち、走査電極Ｙに正の電圧（Ｖｓ／２）が印加されている場合には、共通電極Ｘに負の電圧（−Ｖｓ／２）を印加するようにする。これにより、走査電極Ｙと共通電極Ｘとの間に放電を行うことが可能な電位差を生じさせることができる。
【００２２】
【特許文献１】特開２００２−６２８４４号公報
【非特許文献１】岸、外４名、「A New Driving Technology for PDPs with Cost Effective Sustain Circuit」、ＳＩＤ  ０１  ＤＩＧＥＳＴ、１２３６頁〜１２３９頁、２００１年
【発明の開示】
【発明が解決しようとする課題】
【００２３】
ここで、図５に示した駆動回路における各スイッチＳＷＹ１〜ＳＷＹ５、ＳＷＸ１〜ＳＷＸ５は、一般にＭＯＳＦＥＴ（Metal-oxide-semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチング素子が用いられる。したがって、スイッチＳＷＹ１〜ＳＷＹ５、ＳＷＸ１〜ＳＷＸ５は、オフからオンに状態が遷移する際、オフ状態から直ちに完全なオン状態（オン抵抗が十分低い状態）に変化するのではなく、抵抗値が時間の経過とともに低くなり、所定時間経過後に完全なオン状態になる。
【００２４】
そのため、駆動回路における電源回路２２のスイッチＳＷＹ１〜ＳＷＹ３をオンにした後に、ドライブ回路２１のスイッチＳＷＹ４、ＳＷＹ５をオンにして出力ラインＯＵＴＣＹを介して負荷２０に電圧を印加すると（図６の時刻ｔ２２、ｔ２３、ｔ２５等参照。）、スイッチＳＷＹ４、ＳＷＹ５の抵抗値（オン抵抗）が十分に下がりきっていない状態でパネル容量に対する充電電流もしくは放電電流がスイッチＳＷＹ４、ＳＷＹ５を介して流れる。したがって、スイッチＳＷＹ４、ＳＷＹ５での消費電力（損失）が大きくなり、発熱量も増加してしまう。
【００２５】
この問題を解決する方法として、オン抵抗が小さい（発熱しにくい）半導体スイッチング素子を用いることによるスイッチＳＷＹ４、ＳＷＹ５の高性能化や、スイッチＳＷＹ４、ＳＷＹ５に大きな部品を用いたり放熱フィンを新たに設けたりする放熱構造の大型化などが考えられるが、いずれも製造コストの増加を招いてしまう。
【００２６】
また、プラズマディスプレイ装置においては薄型化の要求が高く、負荷２０への出力段である、スイッチＳＷＹ４、ＳＷＹ５を備えるドライバ回路２１はプラズマディスプレイ装置における表示パネルの端部（パネル電極取り出し部）に配置されることが望ましいので放熱構造の大型化には限界があった。
【００２７】
本発明は、このような事情に鑑みてなされたものであり、高性能な素子や新たな部品を用いることなく、駆動回路における消費電力を低減することができるようにする。
【課題を解決するための手段】
【００２８】
本発明の駆動回路は、スイッチ回路を有し、表示手段となる容量性負荷の一端にスキャンパルス及びサステインパルスを出力可能なドライブ回路と、前記ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと、前記ドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインとを備え、前記第１の信号ライン及び前記第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオン状態にする場合には、前記ドライブ回路のスイッチ回路をオン状態にした後、前記電源スイッチ素子をオン状態にする。
上記構成によれば、ドライブ回路のスイッチ回路をオン状態にして当該スイッチ回路のオン抵抗が十分低くなった後、電源ラインより電位を供給するための電源スイッチ素子をオン状態にすることで、ドライブ回路のスイッチ回路を流れる電流の損失を減らし消費電力を低減することができる。
また、ドライブ回路のスイッチ回路をオン状態にする場合には、電源スイッチ回路をオフ状態にした後に、ドライブ回路のスイッチ回路をオン状態にするようにしても良い。このようにしても、ドライブ回路のスイッチ回路を流れる電流の損失を減らし消費電力を低減することができる。
【発明の効果】
【００２９】
本発明によれば、表示手段となる容量性負荷の一端にスキャンパルス及びサステインパルスを出力可能なドライブ回路のスイッチ回路をオン状態にした後、前記第１の信号ライン及び前記第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオン状態にする。これにより、高性能な素子や新たな部品を用いることなく、ドライブ回路のスイッチ回路を流れる電流の損失を減らし、駆動回路における消費電力を低減することができる。また、新たな部品等を追加する必要がないとともに、ドライブ回路のスイッチ回路に低い性能の素子を用いることができるので、表示装置における表示パネル端部での放熱構造の小型化、部品高等を抑えた薄型化が可能となり、表示装置を薄型化することが容易になる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、交流駆動型ＰＤＰ装置１の全体構成を示す図である。
図１において、交流駆動型ＰＤＰ装置１は、第１の基板に互いに平行な走査電極Ｙ１〜Ｙｎ及び共通電極Ｘが設けられるとともに、第１の基板に対向する第２の基板にこれらの電極Ｙ１〜Ｙｎ、Ｘと直交する方向にアドレス電極Ａ１〜Ａｍが設けられている。共通電極Ｘは、各走査電極Ｙ１〜Ｙｎに対応してこれに接近して設けられ、一端が互いに共通に接続されている。
【００３１】
また、交流駆動型ＰＤＰ装置１の表示パネルＰは、ｍ行ｎ列の２次元マトリクス状に配置された複数のセルを備える。各セルＣｉｊは、図４（Ａ）〜図４（Ｃ）に示したように構成され、走査電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接する共通電極Ｘにより形成される。このセルＣｉｊが表示画像の１画素に対応し、表示パネルＰは２次元画像を表示することができる。
【００３２】
共通電極Ｘの共通端はＸ側回路２の出力端に接続され、各走査電極Ｙ１〜ＹｎはＹ側回路３の出力端に接続されている。アドレス電極Ａ１〜Ａｍはアドレス側回路４の出力端に接続されている。Ｘ側回路２は放電を繰り返す回路から成り、Ｙ側回路３は線順次走査する回路と放電を繰り返す回路とから成る。また、アドレス側回路４は表示すべき列を選択する回路から成る。
【００３３】
Ｘ側回路２、Ｙ側回路３、及びアドレス側回路４は、制御回路５から供給される制御信号により制御される。すなわち、Ｙ側回路３内の線順次走査する回路とアドレス側回路４によりどこのセルを点灯させるかを決め、Ｘ側回路２とＹ側回路３により放電を繰り返すことによって、ＰＤＰ装置の表示動作を行う。
【００３４】
制御回路５は、外部からの表示データＤ、表示データＤの読み込みタイミングを示すクロックＣＬＫ、水平同期信号ＨＳ、及び垂直同期信号ＶＳに基づいて、上記制御信号を生成し、Ｘ側回路２、Ｙ側回路３、及びアドレス側回路４に供給する。
【００３５】
ここで、駆動回路である図１に示したＸ側回路２とＹ側回路３は、図５に示した駆動回路と同様に構成される。ただし、本実施形態における駆動回路においては、スイッチＳＷＹ４、ＳＷＹ５を有するドライバ回路２１を含むＹ側回路３はラインドライブ回路で構成されている。ラインドライブ回路は、表示データＤに基づいて表示セルの選択を行うアドレス期間のスキャン時にはスキャンパルスを出力して、ライン毎の走査電極Ｙの選択動作を行い、表示データＤに応じた表示セルを発光させる放電を行う維持放電期間においてはサステインパルスを出力して、全ラインの走査電極Ｙでの維持放電動作を行う回路である。すなわち、本実施形態における駆動回路では、走査電極Ｙにアドレス期間においてスキャンパルスを印加するスキャンドライバ回路を用いて、維持放電期間にはサステインパルスを印加する。
【００３６】
従来において、Ｙ側回路３は、上記スキャンパルスを発生させるためのスキャンドライブ回路と、上記サステインパルスを発生するためのサステイン回路との２回路を各々独立に設けていた。例えば、スキャンドライブ回路は市販のスキャンドライブＩＣを用いて構成し、サステイン回路はパワーモジュールを用いて構成していた。そして、期間（アドレス期間であるか、またはサステイン期間であるか）に応じて、使用する回路を使い分けて走査電極Ｙを駆動していた。しかしながら、上述のようにスキャンドライブ回路とサステイン回路との２回路を各々独立に設けてＹ側回路３を構成すると回路規模が非常に大きくなり装置を小型化する上での障害となっていた。
【００３７】
それに対して、回路規模の縮小を図るために、特開２００１−１３９１７号公報に開示されているような、スキャンドライブ回路とサステイン回路とを共通の回路を用いて構成した、すなわちスキャンパルスとサステインパルスとの両者を発生する（両者を出力可能な）共通回路（ラインドライブ回路）が提案されている。本実施形態におけるＹ側回路３は、このラインドライブ回路を適用して構成されている。すなわち、本実施形態におけるラインドライブ回路を適用したＹ側回路３は、従来のスキャンドライブ回路とサステイン回路との双方の機能を備えている。
【００３８】
図２は、交流駆動型ＰＤＰ装置１の動作を示す波形図である。図２は、１フレームを構成する複数のサブフィールドのうちの１つのサブフィールド分において、共通電極Ｘ、走査電極Ｙ、アドレス電極に対して印加する電圧の波形例を示している。１つのサブフィールドは、全面書き込み期間及び全面消去期間からなるリセット期間と、アドレス期間と、維持放電期間とに区分される。
【００３９】
リセット期間においては、まず、共通電極Ｘに印加する電圧が基準電位としてのグランドレベルから（−Ｖｓ／２）に引き下げられる。一方、走査電極Ｙに印加される電圧が時間経過とともに徐々に上昇して、最終的に書き込み電圧Ｖｗと電圧（Ｖｓ／２）とを加算した電圧が走査電極Ｙに印加される。
このようにして、共通電極Ｘと走査電極Ｙとの電位差が（Ｖｓ＋Ｖｗ）となり、以前の表示状態にかかわらず、全表示ラインの全セルで放電が行われ、壁電荷が形成される（全面書き込み）。
【００４０】
次に、共通電極Ｘ及び走査電極Ｙの電圧をグランドレベルに戻した後、共通電極Ｘに対する電圧がグランドレベルから（Ｖｓ／２）まで引き上げるとともに、走査電極Ｙに対する印加電圧が（−Ｖｓ／２）に引き下げられる。これにより、全セルにおいて壁電荷自身の電圧が放電開始電圧を越えて放電が開始され、蓄積されていた壁電荷が消去される（全面消去）。
【００４１】
次に、アドレス期間においては、表示データに応じて各セルのオン／オフを行うために、線順次でアドレス放電が行われる。このとき、共通電極Ｘには、電圧（Ｖｓ／２）が印加される。また、ある表示ラインに相当する走査電極Ｙに電圧を印加するときには、ラインドライブ回路により構成されたドライブ回路２１を制御することで、線順次により選択された走査電極Ｙには（−Ｖｓ／２）レベルのスキャンパルス、非選択の走査電極Ｙにはグランドレベルの電圧が印加される。
【００４２】
このとき、各アドレス電極Ａ１〜Ａｍ中の維持放電を起こすセル、すなわち点灯させるセルに対応するアドレス電極Ａｊには、電圧Ｖａのアドレスパルスが選択的に印加される。この結果、点灯させるセルのアドレス電極Ａｊと線順次で選択された走査電極Ｙとの間で放電が起こり、これをプライミング（種火）として共通電極Ｘ及び走査電極Ｙの上のＭｇＯ保護膜面に、次の維持放電が可能な量の壁電荷が蓄積される
【００４３】
その後、維持放電期間になると、共通電極Ｘと各表示ラインの走査電極Ｙとに互いに極性の異なる電圧（＋Ｖｓ／２、−Ｖｓ／２）を交互に印加して維持放電を行い、１サブフィールドの映像を表示する。なお、互いに極性の異なる電圧を交互に印加する動作は、サステイン動作と呼ばれ、サステイン動作中の電圧（＋Ｖｓ／２、−Ｖｓ／２）のパルスはサステインパルスと呼ばれる。
【００４４】
なお、維持放電期間において、走査電極Ｙに対して最初に高電圧を印加する時のみ電圧（Ｖｓ／２＋Ｖｘ）を印加する。この電圧Ｖｘは、アドレス期間に発生した壁電荷の電圧に加えることで維持放電に必要な電圧を生成する上乗せ分の電圧である。
【００４５】
図３は、本実施形態における駆動回路の維持放電期間の動作を示す波形図である。なお、図３においては、走査電極Ｙ側における動作のみを図示しているが、共通電極Ｘ側における動作は、共通電極Ｘ及び走査電極Ｙに印加する電圧が互いに位相が逆の関係とするようにして、スイッチＳＷＸ１〜ＳＷＸ５に対して同様のスイッチング制御を行う。
【００４６】
図３に示すように、スイッチＳＷＹ１〜ＳＷＹ５がオフであり、第１の信号ラインＯＵＴＡＹの電圧（第１の電位）及び出力ラインＯＵＴＣＹの電圧がグランドレベル、第２の信号ラインＯＵＴＢＹの電圧（第２の電位）が（−Ｖｓ／２）である状態を初期状態として説明する。
【００４７】
まず、時刻ｔ１において、スイッチＳＷＹ４をオンにする。
次に、時刻ｔ１からスイッチＳＷＹ４のオン抵抗（抵抗値）が十分低く下がりきる期間、すなわちスイッチＳＷＹ４がオフ状態から完全なオン状態（オン抵抗の抵抗値が所定値で安定した状態）に変化する期間が経過した時刻ｔ２において、スイッチＳＷＹ１、ＳＷＹ３をオンにする。これにより、第１及び第２の信号ラインＯＵＴＡＹ、ＯＵＴＢＹの電圧は、徐々に上昇してゆき、第１の信号ラインＯＵＴＡＹの電圧は（Ｖｓ／２）、第２の信号ラインＯＵＴＢＹの電圧はグランドレベルとなる。なお、このときコンデンサＣＹ１には、スイッチＳＷＹ１、ＳＷＹ３により与えられる電圧（Ｖｓ／２）に応じた電荷が蓄積される。
【００４８】
また、第１の信号ラインＯＵＴＡＹと出力ラインＯＵＴＣＹとはスイッチＳＷＹ４を介して電気的に接続されている。したがって、出力ラインＯＵＴＣＹの電圧は徐々に上昇して（Ｖｓ／２）となり、第１の信号ラインＯＵＴＡＹの電圧（Ｖｓ／２）が出力ラインＯＵＴＣＹを介して負荷２０に印加される。このとき、スイッチＳＷＹ４はオン抵抗（抵抗値）が十分低い状態であるので、上述した従来技術と比較してパネル容量に対する電流がスイッチＳＷＹ４を介して流れることによるスイッチＳＷＹ４での消費電力（損失）は小さく、発熱量も非常に小さい。
【００４９】
そして、共通電極Ｘと走査電極Ｙとの間での放電が終わった後、時刻ｔ３において、スイッチＳＷＹ１、ＳＷＹ３、及びＳＷＹ４をオフにし、負荷２０への電流経路を遮断する。続いて、時刻ｔ４において、スイッチＳＷＹ５をオンにする。なお、図３においては、時刻ｔ３において、スイッチＳＷＹ１、ＳＷＹ３、及びＳＷＹ４を同時にオフにしているが、スイッチＳＷＹ５をオンにする時刻ｔ４以前に、スイッチＳＷＹ１、ＳＷＹ３、及びＳＷＹ４のいずれもがオフになれば、これらを同時にオフにしなくとも良い。
【００５０】
時刻ｔ４からスイッチＳＷＹ５のオン抵抗（抵抗値）が十分低く下がりきる期間、すなわちスイッチＳＷＹ５がオフ状態から完全なオン状態に変化する期間が経過した時刻ｔ５において、スイッチＳＷＹ１、ＳＷＹ３をオンにする。これにより、スイッチＳＷＹ５を介して電気的に接続されている第２の信号ラインＯＵＴＢＹの電圧が出力ラインＯＵＴＣＹを介して負荷２０に印加される。このとき、スイッチＳＷＹ５はオン抵抗（抵抗値）が十分低い状態であるので、パネル容量に対する電流がスイッチＳＷＹ５を介して流れることによるスイッチＳＷＹ５での消費電力（損失）は小さく、発熱量も非常に小さい。
【００５１】
次に、時刻ｔ６において、スイッチＳＷＹ１、ＳＷＹ３、及びＳＷＹ５をオフにし、負荷２０への電流経路を遮断する。続いて、時刻ｔ７において、スイッチＳＷＹ５をオンにする。なお、図３においては、時刻ｔ６〜ｔ７の期間においてスイッチＳＷＹ５をオフするようにしているが、オフせずにオンさせたままであっても良い。
【００５２】
時刻ｔ８において、スイッチＳＷＹ２をオンにする。これにより、第１の信号ラインＯＵＴＡＹの電圧は徐々に引き下げられ、グランドレベルとなる。また、第２の信号ラインＯＵＴＢＹはフローティング状態であるので、第２の信号ラインＯＵＴＢＹの電圧は、第１の信号ラインＯＵＴＡＹの電圧よりコンデンサＣＹ１に蓄積されている電荷に応じた電圧（Ｖｓ／２）分だけ低い電位、すなわち（−Ｖｓ／２）になる。
【００５３】
また、このとき第２の信号ラインＯＵＴＢＹと出力ラインＯＵＴＣＹとはスイッチＳＷＹ５を介して電気的に接続されている。したがって、出力ラインＯＵＴＣＹの電圧は徐々に引き下げられて（−Ｖｓ／２）となり、第２の信号ラインＯＵＴＢＹの電圧（−Ｖｓ／２）が出力ラインＯＵＴＣＹを介して負荷２０に印加される。このときも、スイッチＳＷＹ５はオン抵抗（抵抗値）が十分低い状態であるので、スイッチＳＷＹ５での消費電力（損失）及び発熱量は小さい。
【００５４】
そして、共通電極Ｘと走査電極Ｙとの間での放電が終わった後、時刻ｔ９において、スイッチＳＷＹ２、ＳＷＹ５をオフにし、負荷２０への電流経路を遮断する。続いて、時刻ｔ１０において、スイッチＳＷＹ４をオンにする。なお、スイッチＳＷＹ４をオンにする時刻ｔ１０以前に、スイッチＳＷＹ２、ＳＷＹ５の双方をオフにすれば、これらを同時にオフにしなくとも良い。
【００５５】
時刻ｔ１０からスイッチＳＷＹ４がオフ状態から完全なオン状態に変化する期間が経過した時刻ｔ１１において、スイッチＳＷＹ２をオンにする。これにより、スイッチＳＷＹ４を介して電気的に接続されている第１の信号ラインＯＵＴＡＹの電圧が出力ラインＯＵＴＣＹを介して負荷２０に印加される。このとき、スイッチＳＷＹ４のオン抵抗（抵抗値）は十分低く、スイッチＳＷＹ４での消費電力（損失）及び発熱量は小さい。
【００５６】
次に、時刻ｔ１２において、スイッチＳＷＹ２、ＳＷＹ４をオフにし、負荷２０への電流経路を遮断する。続いて、時刻ｔ１３において、スイッチＳＷＹ４をオンにする。なお、時刻ｔ１２〜ｔ１３の期間においてスイッチＳＷＹ４をオフせずにオンさせたままであっても良い。
以降、同様に上述した動作を所定回数繰り返し行う。
【００５７】
以上、説明したように本実施形態によれば、交流駆動型ＰＤＰ装置１を駆動する際、ドライバ回路２１のスイッチＳＷＹ４又はＳＷＹ５をオンした後に、電源回路２２のスイッチＳＷＹ１〜ＳＷＹ３を適宜オンするようにする。これにより、出力ラインＯＵＴＣＹを介して負荷２０に電圧を印加する際、スイッチＳＷＹ４、ＳＷＹ５の抵抗値が十分に下がりきった状態でパネル容量に対する充電電流もしくは放電電流を流すことができる。したがって、従来と比較してスイッチＳＷＹ４、ＳＷＹ５を流れる電流における損失を減らし、高性能な素子や新たな部品を用いることなく、駆動回路における消費電力を低減することができる。
【００５８】
また、スイッチＳＷＹ４、ＳＷＹ５における消費電力が低減し発熱量も低下するので、スイッチＳＷＹ４、ＳＷＹ５として従来よりも性能が低い素子を用いることができるとともに、パネル電極の取り出し部である表示パネル端部付近における放熱構造の小型化や薄型化が可能となり、交流駆動型ＰＤＰ装置の製造コストの低減や薄型化設計に多大に寄与することができる。
【００５９】
また、交流駆動型ＰＤＰ装置においては装置全体での消費電力量が製品仕様等により予め決定されているが、スイッチＳＷＹ４、ＳＷＹ５における消費電力が低減することにより、表示に係る（表示パネルに供給可能な）電力量を増大させることができ、輝度を増加させたりして表示品質を向上させることができる。
【００６０】
なお、上述した本実施形態では、駆動回路のうちＹ側回路についてのみ説明しているが、本発明はＸ側回路においても適用できることは言うまでもない。
また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００６１】
（付記１）表示手段となる容量性負荷に対して、スキャンパルスを印加してアドレッシングを行い、かつサステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動回路であって、
スイッチ回路を有し、前記容量性負荷の一端に前記スキャンパルス及びサステインパルスを出力可能なドライブ回路と、
前記ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと、
前記ドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインとを備え、
前記第１の信号ライン及び前記第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオン状態にする場合には、前記ドライブ回路のスイッチ回路をオン状態にした後、前記電源スイッチ素子をオン状態にすることを特徴とする駆動回路。
（付記２）前記電源スイッチ回路は、前記第１の信号ライン及び前記第２の信号ラインに対して電源ラインより前記第１及び第２の電位とは異なる第３の電位を供給することを特徴とする付記１記載の駆動回路。
（付記３）前記ドライブ回路のスイッチ回路をオン状態にし、当該スイッチ素子のオン抵抗が所定値に安定した後、前記電源スイッチ回路をオン状態にすることを特徴とする付記１記載の駆動回路。
（付記４）表示手段となる容量性負荷に対して、スキャンパルスを印加してアドレッシングを行い、かつサステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動回路であって、
スイッチ回路を有し、前記容量性負荷の一端に前記スキャンパルス及びサステインパルスを出力可能なドライブ回路と、
前記ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと、
前記ドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインとを備え、
前記ドライブ回路のスイッチ回路をオン状態にする場合には、前記第１の信号ライン及び前記第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオフ状態にした後、前記ドライブ回路のスイッチ回路をオン状態にすることを特徴とする駆動回路。
（付記５）表示手段となる容量性負荷に対して、スキャンパルスを印加してアドレッシングを行い、かつサステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動回路であって、
第１のスイッチ回路及び第２のスイッチ回路を有し、前記容量性負荷の一端に前記スキャンパルス及びサステインパルスを出力可能なドライブ回路と、
前記第１のスイッチ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと前記第１の電位を供給する第１の電源ラインとの間に接続された第３のスイッチ回路と、
前記第２のスイッチ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインと第３の電位を供給する第２の電源ラインとの間に接続された第４のスイッチ回路と、
前記第１の信号ラインと前記第２の電源ラインとの間に接続された第５のスイッチ回路とを備え、
前記第３〜第５のスイッチ回路の少なくとも１つのスイッチ回路をオン状態にする場合には、前記第１スイッチ回路及び第２のスイッチ回路の少なくとも一方をオン状態にした後、前記オン状態にする第３〜第５のスイッチ回路をオン状態にすることを特徴とする駆動回路。
（付記６）前記第１のスイッチ回路をオン状態にした後、前記第３のスイッチ回路及び前記第５のスイッチ回路をオン状態にすることを特徴とする付記５記載の駆動回路。
（付記７）前記第２のスイッチ回路をオン状態にした後、前記第４のスイッチ回路をオン状態にすることを特徴とする付記５記載の駆動回路。
（付記８）表示手段となる容量性負荷に対して、スキャンパルスを印加してアドレッシングを行い、かつサステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動回路であって、
第１のスイッチ回路及び第２のスイッチ回路を有し、前記容量性負荷の一端に前記スキャンパルス及びサステインパルスを出力可能なドライブ回路と、
前記第１のスイッチ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ラインと前記第１の電位を供給する第１の電源ラインとの間に接続された第３のスイッチ回路と、
前記第２のスイッチ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインと第３の電位を供給する第２の電源ラインとの間に接続された第４のスイッチ回路と、
前記第１の信号ラインと前記第２の電源ラインとの間に接続された第５のスイッチ回路とを備え、
前記第３〜第５のスイッチ回路のすべてをオフ状態にして、前記第１スイッチ回路及び第２のスイッチ回路の少なくとも一方をオン状態にすることを特徴とする駆動回路。
（付記９）表示手段となる容量性負荷の一端にスキャンパルス及びサステインパルスを出力可能なスイッチ回路を有するドライブ回路を備え、前記容量性負荷に対して、前記スキャンパルスを印加してアドレッシングを行い、かつ前記サステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動方法であって、
前記ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ライン、及び前記ドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオン状態にする場合には、前記ドライブ回路のスイッチ回路をオン状態にした後、前記電源スイッチ素子をオン状態にすることを特徴とする駆動方法。
（付記１０）表示手段となる容量性負荷の一端にスキャンパルス及びサステインパルスを出力可能なスイッチ回路を有するドライブ回路を備え、前記容量性負荷に対して、前記スキャンパルスを印加してアドレッシングを行い、かつ前記サステインパルスを印加して点灯の維持を行うマトリクス型平面表示装置の駆動方法であって、
前記ドライブ回路のスイッチ回路をオン状態にする場合には、前記ドライブ回路を介して前記容量性負荷の一端に第１の電位を供給するための第１の信号ライン、及び前記ドライブ回路を介して前記容量性負荷の一端に前記第１の電位とは異なる第２の電位を供給するための第２の信号ラインに対して電源ラインより電位を供給するための電源スイッチ回路をオフ状態にした後、前記ドライブ回路のスイッチ回路をオン状態にすることを特徴とする駆動方法。
【図面の簡単な説明】
【００６２】
【図１】交流駆動型ＰＤＰ装置の全体構成を示す図である。
【図２】交流駆動型ＰＤＰ装置の動作を示す波形図である。
【図３】本実施形態による駆動回路の維持放電期間の動作を示す波形図である。
【図４】交流駆動型ＰＤＰ装置における１画素であるセルの断面構成を示す図である。
【図５】交流駆動型ＰＤＰ装置の駆動回路の構成を示す図である。
【図６】図５に示した駆動回路の動作を示す波形図である。
【符号の説明】
【００６３】
１  交流駆動型ＰＤＰ装置
２  Ｘ側回路
３  Ｙ側回路
４  アドレス側回路
５  制御回路
Ｐ  表示パネル
２０  容量負荷
２１、２３  ドライバ回路
２２、２４  電源回路
【図１】
2005234374.tif 000003
【図２】
2005234374.tif 000004
【図３】
2005234374.tif 000005
【図４】
2005234374.tif 000006
【図５】
2005234374.tif 000007
【図６】
2005234374.tif 000008