(57)【要約】【課題】過電流保護回路における負荷電流を検出するためのシャント抵抗の抵抗値の補正を広範囲にできるようにして過電流の値を目標値に正確に制限できるようにする。【解決手段】負荷（ＲＬ）に直列に負荷電流制御素子（Ｑ１）とシャント抵抗（Ｒ２）とを接続し、シャント抵抗の両端に発生する電圧が所定値以上になろうとしたときに負荷電流制御素子を制御して負荷電流（ＩＬ）を制限するように構成する。シャント抵抗としてＰＭＯＳトランジスタ（Ｑ８）を用い、ＰＭＯＳトランジスタのソースとゲート間に一定電圧を印加する。【選択図】図１
2005252968.tif 000002
【特許請求の範囲】
【請求項１】
負荷（ＲＬ）に直列に負荷電流制御素子（Ｑ１）とシャント抵抗（Ｒ２）とを接続し、該シャント抵抗の両端に発生する電圧が所定値以上に増加しようとしたときに前記負荷電流制御素子を制御して前記負荷に流れる負荷電流（ＩＬ）の増加を制限する過電流保護回路であって、前記シャント抵抗の代わりにＰＭＯＳトランジスタ（Ｑ８）を用い、該ＰＭＯＳトランジスタのソースとゲート間に一定電圧を印加するように構成したことを特徴とする過電流保護回路。
【請求項２】
第１の電源電位（Ｖpp）と一端を接地電位（ＧＮＤ）に接続した負荷（ＲＬ）の他方の端子との間に、第１の電源電位側から順にＰＭＯＳトランジスタ（Ｑ８）とＮＭＯＳトランジスタ（Ｑ１）とを直列に接続した回路と、
同一構造を有する第１、第２のＰＮＰトランジスタ（Ｑ２、Ｑ３）から成り、両トランジスタのベースは共に第２のＰＮＰトランジスタ（Ｑ３）のコレクタに、第１のＰＮＰトランジスタ（Ｑ２）のエミッタは前記ＰＭＯＳトランジスタ（Ｑ８）のソースに、第２のＰＮＰトランジスタ（Ｑ３）のエミッタは同じＰＭＯＳトランジスタ（Ｑ８）のドレインにそれぞれ接続され、第２のＰＮＰトランジスタ（Ｑ３）のコレクタから定電流（Ｉ３）が吸引されるように構成した回路と、
同一構造を有する第１、第２のＮＰＮトランジスタ（Ｑ４、Ｑ５）から成り、両トランジスタのベースは共に第１のＮＰＮトランジスタ（Ｑ４）のコレクタに、両トランジスタのエミッタは共に接地電位（ＧＮＤ）に、第２のＮＰＮトランジスタ（Ｑ５）のコレクタは前記ＮＭＯＳトランジスタ（Ｑ１）のゲートに、第１のＮＰＮトランジスタ（Ｑ４）のコレクタは前記第１のＰＮＰトランジスタ（Ｑ２）のコレクタにそれぞれ接続された第１のカレントミラー回路（２）と、
同一構造を有する第３、第４のＰＮＰトランジスタ（Ｑ６、Ｑ７）から成り、両トランジスタのベースは共に第３のＰＮＰトランジスタ（Ｑ６）のコレクタに、両トランジスタのエミッタは共に第２の電源電位（Ｖcc）に、第４のＰＮＰトランジスタ（Ｑ７）のコレクタは前記ＮＭＯＳトランジスタ（Ｑ１）のゲートにそれぞれ接続され、第３のＰＮＰトランジスタ（Ｑ６）のコレクタから定電流（Ｉ６）が吸引されるように構成した第２のカレントミラー回路（３）と、により構成し、
前記ＰＭＯＳトランジスタ（Ｑ８）のゲートとソース間に一定電圧を常時印加するようにしたことを特徴とする過電流保護回路。
【請求項３】
請求項１または２に記載の過電流保護回路において、前記ＰＭＯＳトランジスタ（Ｑ８）のソースと、該ソースの電位より一定電圧だけ低い低電位線（５）との間に第１、第２の抵抗（Ｒ５、Ｒ６）を直列に接続し、該２つの抵抗の相互接続点（４）の電圧を前記一定電圧として前記ＰＭＯＳトランジスタ（Ｑ８）のゲートに印加するように構成したことを特徴とする過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動される負荷に短絡等の異常が生じて大電流が流れようとする時にその負荷電流を制限する過電流保護回路に関する。
【背景技術】
【０００２】
直流安定化電源の負荷として抵抗、直流モータ、ランプ、ソレノイド等の多種多用な負荷が複数、並列に接続されることが多い。これらの負荷は時として負荷短絡等の異常を起こして大電流を流すことがある。直流安定化電源には通常、過電流保護回路が内蔵されており、負荷電流が一定値以上になると出力電流を遮断したり、出力電流を一定値に制限して内部の出力トランジスタが保護されるようになっている。
【０００３】
しかし、一つの負荷が短絡事故を起こしただけで直流安定化電源がその出力電流を遮断したり制限したりすると、その出力電圧が低下して他の正常な負荷までも動作を継続できなくなってしまう。
このような事態を避けるには異常を起こした負荷に流れる電流のみを遮断するか、あるいはその負荷に流れる電流を一定値以下に制限して、全体としての負荷電流が直流安定化電源の許容電流値以内に納まるようにする必要がある。そうすれば直流安定化電源は正常な出力電圧を維持し続けることができるため、他の正常な負荷は動作を継続することができる。
【０００４】
図３は、このような目的のために使用される従来の過電流保護回路の例である。この過電流保護回路１は、負荷ＲＬに短絡事故等が生じて異常電流が流れた時に、負荷ＲＬに直列に接続したＮＭＯＳトランジスタＱ１を動作させてその負荷電流ＩＬを一定値以下に制限しようとする回路である。
この回路の動作を説明する。後述する本発明に係る過電流保護回路１ａ、１ｂの保護動作は、この従来技術による過電流保護回路１の動作と殆ど同じである。従って、図３の過電流保護回路１の動作をここで詳しく説明しておき、後述の本発明に係る過電流保護回路１ａ、１ｂの説明では相違点のみを説明し、重複する説明を省略することとする。
【０００５】
第１の電源電位Ｖppと接地電位ＧＮＤとの間には、電源電位Ｖppから順にシャント抵抗Ｒ２、ＮＭＯＳトランジスタＱ１、負荷ＲＬが直列に接続されている。シャント抵抗ｒ２の両端には負荷電流ＩＬに比例した電圧ΔＶ（＝Ｒ２・ＩＬ）が生成される。第１、第２のＰＮＰトランジスタＱ２、Ｑ３はベースが共通に接続され、その共通ベースはトランジスタＱ３のコレクタに接続されている。トランジスタＱ３のコレクタからは定電流源Ｉ３により定電流Ｉ３が吸引される。
【０００６】
シャント抵抗Ｒ２両端の電圧ΔＶがゼロであれば、トランジスタＱ２、Ｑ３はカレントミラー回路構成となる。トランジスタＱ２、Ｑ３は同一構造でセル面積比がｎ：１であるとすると、カレントミラー作用により電流Ｉ２の値はｎ・Ｉ３となる。しかし、負荷電流ＩＬが流れている状態ではΔＶの値はゼロではない。トランジスタＱ２のベース−エミッタ間電圧Ｖbe2はトランジスタＱ３のベース−エミッタ間電圧Ｖbe3よりも電圧ΔＶだけ大きい値となる。このため、電流Ｉ２の値はｎ・Ｉ３よりも大きくなる。その増分ΔＩはΔＶが小さい範囲ではほぼΔＶに比例する。その比例係数をａとすると次の関係が成立する。
Ｉ２＝ｎ・Ｉ３＋ΔＩ≒ｎ・Ｉ３＋ａ・ΔＶ＝ｎ・Ｉ３＋ａ・Ｒ２・ＩＬ  （１）式
即ち、電流の増分ΔＩは負荷電流ＩＬにほぼ比例する。
【０００７】
図３中の抵抗Ｒ３、Ｒ４の抵抗値は非常に低い値であるとすると、第１、第２のＮＰＮトランジスタＱ４、Ｑ５はエミッタが共通に、ベースも共通に、その共通ベースはトランジスタＱ４のコレクタに接続されてカレントミラー回路を構成していることになる。そしてトランジスタＱ４のコレクタにトランジスタＱ２のコレクタ電流Ｉ２が流入する。トランジスタＱ４、Ｑ５は同一構造でセル面積比が１：ｍとすると、トランジスタＱ５のコレクタ電流Ｉ５は（１）式の関係を用いて次のように表わされる。
Ｉ５＝ｍ・Ｉ２＝ｍ・ｎ・Ｉ３＋ｍ・ａ・Ｒ２・ＩＬ                  （２）式
【０００８】
即ち、トランジスタＱ５のコレクタ電流Ｉ５は、一定電流ｍ・ｎ・Ｉ３と負荷電流ＩＬに比例するｍ・ａ・Ｒ２・ＩとＬの和となり、負荷電流ＩＬの増加と共に電Ｉ５流は増加する。トランジスタＱ５のコレクタはトランジスタＱ１のゲートに接続されており、ゲートに接続された配線より電流Ｉ５を吸引する。
【０００９】
一方、トランジスタＱ１のゲートには、トランジスタＱ７より電流Ｉ７が供給されている。第３、第４のＰＮＰトランジスタＱ６、Ｑ７はエミッタ共通、ベース共通、その共通ベースはトランジスタＱ６のコレクタに接続されてカレントミラー回路を構成している。共通エミッタは第２の電源電位Ｖccに接続され、トランジスタＱ６のコレクタからは定電流源Ｉ６により定電流Ｉ６が吸引されている。トランジスタＱ６、Ｑ７は同一構造でセル面積比が１：ｒとすると、トランジスタＱ７のコレクタ電流Ｉ７は次の式で表わされる一定値となる。
Ｉ７＝ｒ・Ｉ６                                                      （３）式
【００１０】
ここで注意を要する点は、（３）式が成立するためにはトランジスタＱ７はその電流増幅率ｈfeの値がトランジスタＱ６と同じ高い値の状態、即ち、活性領域で動作していなければならないという点である。そのためには、トランジスタＱ７のベース−コレクタ間は逆バイアス状態となっている必要がある。逆バイアス状態でないとトランジスタＱ７の電流増幅率ｈfeの値はトランジスタＱ６のそれよりも小さくなって（３）式の関係は成立しなくなる。
【００１１】
次に、トランジスタＱ１のゲート電位Ｖｇの変化ついて説明する。抵抗Ｒ４の抵抗値は小さくしてあるのでゲート電位Ｖｇの値はトランジスタＱ５のコレクタ−エミッタ間電圧Ｖce5の値に等しい。
ゲート電位Ｖｇの変化の様子を理解するために、トランジスタＱ６のゲートと接地電位ＧＮＤ間に仮想的な抵抗Ｒ０が接続されている状態をまず考える。すると（３）式が成立している条件の下では、ゲート電位Ｖｇは次のように表わされる。
Ｖｇ＝Ｒ０・（Ｉ７−Ｉ５）＝Ｒ０・Ｉ７−Ｒ０・Ｉ５                  （４）式
Ｒ０・Ｉ７は一定値であるため、ゲート電位Ｖｇは電流Ｉ５が増すに従って減少する。（４）式で表わされるトランジスタＱ５の負荷曲線を図に描くと図４のようになる。
【００１２】
図４には、仮想抵抗Ｒ０の値が異なる複数の負荷曲線が描いてある。仮想抵抗Ｒ０の値が小さい場合、負荷曲線は図中の負荷曲線（１）のように電流Ｉ５の値が電流Ｉ７の値に等しいＡ点より右下がりの曲線になる。その勾配は仮想抵抗Ｒ０の値が小さいために急勾配となる。横軸との交点、即ち、電流Ｉ５の値がゼロとなるときのゲート電位Ｖｇ（その値はトランジスタＱ５のコレクタ−エミッタ間電圧Ｖce5に等しい。）の値は、Ｒ０・Ｉ７となる。
【００１３】
仮想抵抗Ｒ０の値が大きくなると０負荷曲線の右下がり勾配は緩くなっていく。それと共に横軸との交点は右方向に移動していく。負荷曲線（３）の状態となると横軸との交点は図のＢ点より右側にくる。このＢ点はトランジスタＱ７のコレクタ−ベース間が逆バイアスとなる境界に当たる。この時のゲート電位Ｖｇは、電源電位ＶccからトランジスタＱ７のベース−エミッタ間の順方向電圧（約０．７Ｖ）を引いた値となる。
【００１４】
ゲート電位Ｖｇの値は、トランジスタＱ７のコレクタ電位を上回ることはない。このため負荷曲線（３）は、Ｂ点より縦軸に並行に引いた直線ＢＣと交わる所で折れ曲がってＢ点に達する曲線となる。
仮想抵抗Ｒ０の抵抗値を更に大きくしていくと、負荷曲線は図中の（４）、（５）、（６）と変化していく。Ａ点からの右下がりの勾配は次第に緩くなり、何れの曲線も直線ＢＣと交わる点で折れ曲がりＢ点に達する曲線となる。
【００１５】
このように仮想抵抗Ｒ０の値が大きくなり、最終的にその値が無限大となった場合、即ち、仮想抵抗Ｒ０を取り外した本来の過電流保護回路１の負荷曲線は図中の負荷曲線（８）のようになる。その曲線はＡ、Ｃ、Ｂの３点を結んだ曲線となる。ここで曲線ＡＣの部分は横軸に殆ど平行な直線となる。また、曲線ＣＢの部分も縦軸に殆ど平行な直線となる。
【００１６】
このようにトランジスタＱ５の負荷曲線が図４中の負荷曲線（８）のようになることを念頭に、負荷ＲＬの抵抗値が減少して負荷電流ＩＬの値が増加していった場合のトランジスタＱ１の動作を次に考える。
負荷電流ＩＬの値が増加していくと（２）式で計算されるトランジスタＱ５のコレクタ電流Ｉ５の値も増加していく。電流Ｉ５の値が電流Ｉ７より小さい範囲では、トランジスタＱ５の動作点は図４中の負荷曲線（８）上の曲線ＢＣ上にある。この状態におけるゲート電位Ｖｇの値はＢ点の電圧（Ｖcc−０．７）に殆ど等しい。ゲート電位Ｖｇの値がこのＢ点の電圧の値に等しい時には、トランジスタＱ１は十分な導通状態となるように電源電位Ｖccの値が設定してある。従って、トランジスタＱ１のドレイン−ソース間の抵抗値は十分に低く、その間の電位差も小さい値となる。負荷電流ＩＬの値は、電源電位Ｖppの値を負荷ＲＬの抵抗値で割った値となっている。
【００１７】
負荷ＲＬの抵抗値が更に減少して負荷電流ＩＬの値が上昇し、（２）式で計算される電流Ｉ５の値が電流Ｉ７に等しくなると、動作点は負荷曲線（８）上の曲線ＡＣ上に移動する。曲線ＡＣは横軸に殆ど平行ではあるが、厳密にはトランジスタＱ７のアーリー効果のために僅かな右下がり曲線となっている。電流Ｉ５の値が点Ａに対応する値と点Ｃに対応する値との極めて僅かな電流差を変化する間に、ゲート電位Ｖｇの値は０Ｖに近い値から（Ｖcc−０．７）まで大きく変化する。
そして、ゲート電位Ｖｇの値がこの０Ｖと（Ｖcc−０．７）の間にある状態においては、トランジスタＱ１は非道通状態と十分な導通状態との中間の線形状態の動作を行なう。その場合、トランジスタＱ１のドレイン−ソース間の抵抗値はゲート電位Ｖｇの値に依存して変化する。
【００１８】
この状態ではゲート電位Ｖｇが変化するとトランジスタＱ１のドレイン−ソース間の抵抗値が変化し、それによって負荷電流ＩＬの値が変化する。するとシャント抵抗Ｒ２の両端の電圧ΔＶが変化し、その結果としてトランジスタＱ５のコレクタ電流Ｉ５が変化する。変化した電流Ｉ５はトランジスタＱ７のコレクタ電流Ｉ７と比較され、その差に応じてゲート電位Ｖｇが変化する。このような一連の動作は、電流Ｉ５の値が電流Ｉ７に一致するまで続く。即ち、電流Ｉ５の値を電流Ｉ７の値に一致させるようなフィードバック制御が働く。このフィードバック制御により、電流Ｉ５の値は最終的に電流Ｉ７の値に収束する。なお、この収束の過程においては電流Ｉ５と電流Ｉ７の差の変化量に対する負荷電流ＩＬの変化量が極めて大きいために、電流Ｉ５の値（従って、負荷電流ＩＬの値）は減衰振動しながら電流Ｉ７に収束することがある。
【００１９】
電流Ｉ５が電流Ｉ７に収束した状態における負荷電流ＩＬの値をＩＬ０とすると、その値は（２）式の左辺のＩ５の値をＩＬ０に置き換えた式を解くことにより次のように求まる。
ＩＬ０＝（Ｉ７−ｍ・ｎ・Ｉ３）／（ｍ・ａ・Ｒ２）                      （５）式
以上のような動作の結果として、負荷ＲＬの抵抗値と負荷電流ＩＬとの関係は図５に示すようになる。負荷ＲＬが短絡等により低下したとしても負荷電流ＩＬは（５）式で計算される制限電流ＩＬ０に制限されてしまい、それ以上の電流が流れることが防止される。
【００２０】
ところで制限電流ＩＬ０の値には、（５）式で明らかなようにシャント抵抗Ｒ２の抵抗値が影響する。図３のような過電流保護回路１を集積回路として形成する場合には、シャント抵抗Ｒ２の抵抗材料には通常、Ａlが使用される。このＡlを抵抗材料として形成したシャント抵抗の抵抗値は、その製造プロセスの微妙な条件変化により大きくバラツクことが多い。また、集積回路上にＡlで形成したシャント抵抗は抵抗値のトリミングができない。このため、制限電流ＩＬ０の値をある目標値に一致させようとしても、希望通りに製作することは困難であるという問題がある。
【００２１】
この問題を解決するため図３の過電流保護回路１では、カレントミラー回路を構成するトランジスタＱ４、Ｑ５の各エミッタと接地電位ＧＮＤとの間にそれぞれ低い抵抗値の抵抗Ｒ４、Ｒ５を接続している。この抵抗Ｒ４、Ｒ５の抵抗値を調整すれば、カレントミラー比１：ｍの比率に修正を加えることができる。（５）式によれば制限電流ＩＬ０の値はｍの値にも依存するため、シャント抵抗Ｒ２の値が目標値から外れたとしてもカレントミラー比１：ｍを修正することで制限電流ＩＬ０の値を目標値に一致させることができる。抵抗Ｒ４、Ｒ５は、例えばＣrＳｉ材料を用いて形成すれば、トリミングによりその抵抗値を調整することが可能である。
【００２２】
しかしながら、抵抗Ｒ４あるいは抵抗Ｒ５の抵抗値をトリミングにより調整するといってもその調整幅はそれほど広くなく限界がある。このため、シャント抵抗Ｒ２の値が目標値からかなりの程度外れてしまった場合には、抵抗Ｒ４、Ｒ５をトリミングする方法では制限電流ＩＬ０の値を目標値に一致させることができないという問題が生じていた。
【特許文献１】特開平１０−２８５９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明は、このような従来技術の問題点を解決するためになされたもので、その課題は、シャント抵抗の抵抗値の補正を広範囲にできるようにして負荷に流れる過電流の値を目標値に正確に調整することができる過電流保護回路を提供することにある。
【課題を解決するための手段】
【００２４】
前記課題を達成するための請求項１に記載の発明は、負荷（ＲＬ）に直列に負荷電流制御素子（Ｑ１）とシャント抵抗（Ｒ２）とを接続し、該シャント抵抗の両端に発生する電圧が所定値以上に増加しようとしたときに前記負荷電流制御素子を制御して前記負荷に流れる負荷電流（ＩＬ）の増加を制限する過電流保護回路であって、前記シャント抵抗の代わりにＰＭＯＳトランジスタ（Ｑ８）を用い、該ＰＭＯＳトランジスタのソースとゲート間に一定電圧を印加するように構成したことを特徴とする過電流保護回路である。
【００２５】
このような構成の過電流保護回路によれば、負荷電流を検出するためのシャント抵抗として機能するＰＭＯＳトランジスタ（Ｑ８）のソース−ドレイン間抵抗値をそのゲート−ソース間に印加する電圧を変えることにより広範囲に調整することができる。従って、過電流保護の制限電流値（ＩＬ０）の値を目標値に正確に一致させることが可能となる。
【００２６】
また、請求項２に記載の発明は、第１の電源電位（Ｖpp）と一端を接地電位（ＧＮＤ）に接続した負荷（ＲＬ）の他方の端子との間に、第１の電源電位側から順にＰＭＯＳトランジスタ（Ｑ８）とＮＭＯＳトランジスタ（Ｑ１）とを直列に接続した回路と、
同一構造を有する第１、第２のＰＮＰトランジスタ（Ｑ２、Ｑ３）から成り、両トランジスタのベースは共に第２のＰＮＰトランジスタ（Ｑ３）のコレクタに、第１のＰＮＰトランジスタ（Ｑ２）のエミッタは前記ＰＭＯＳトランジスタ（Ｑ８）のソースに、第２のＰＮＰトランジスタ（Ｑ３）のエミッタは同じＰＭＯＳトランジスタ（Ｑ８）のドレインにそれぞれ接続され、第２のＰＮＰトランジスタ（Ｑ３）のコレクタから定電流（Ｉ３）が吸引されるように構成した回路と、
同一構造を有する第１、第２のＮＰＮトランジスタ（Ｑ４、Ｑ５）から成り、両トランジスタのベースは共に第１のＮＰＮトランジスタ（Ｑ４）のコレクタに、両トランジスタのエミッタは共に接地電位（ＧＮＤ）に、第２のＮＰＮトランジスタ（Ｑ５）のコレクタは前記ＮＭＯＳトランジスタ（Ｑ１）のゲートに、第１のＮＰＮトランジスタ（Ｑ４）のコレクタは前記第１のＰＮＰトランジスタ（Ｑ２）のコレクタにそれぞれ接続された第１のカレントミラー回路（２）と、
同一構造を有する第３、第４のＰＮＰトランジスタ（Ｑ６、Ｑ７）から成り、両トランジスタのベースは共に第３のＰＮＰトランジスタ（Ｑ６）のコレクタに、両トランジスタのエミッタは共に第２の電源電位（Ｖcc）に、第４のＰＮＰトランジスタ（Ｑ７）のコレクタは前記ＮＭＯＳトランジスタ（Ｑ１）のゲートにそれぞれ接続され、第３のＰＮＰトランジスタ（Ｑ６）のコレクタから定電流（Ｉ６）が吸引されるように構成した第２のカレントミラー回路（３）と、により構成し、
前記ＰＭＯＳトランジスタ（Ｑ８）のゲートとソース間に一定電圧を常時印加するようにしたことを特徴とする過電流保護回路である。
【００２７】
このような構成の過電流保護回路は、請求項１に記載の過電流保護回路と同様に機能するため、請求項１に記載の効果と同様の効果を奏する。
【００２８】
また、請求項３に記載の発明は、請求項１または２に記載の過電流保護回路において、前記ＰＭＯＳトランジスタ（Ｑ８）のソースと、該ソースの電位より一定電圧だけ低い低電位線（５）との間に第１、第２の抵抗（Ｒ５、Ｒ６）を直列に接続し、該２つの抵抗の相互接続点（４）の電圧を前記一定電圧として前記ＰＭＯＳトランジスタ（Ｑ８）のゲートに印加するように構成したことを特徴とする。
【００２９】
このような構成の過電流保護回路によれば、ＰＭＯＳトランジスタ（Ｑ８）のソース電位が変動したとしてもそのゲート−ソース間電圧に変化は生じない。従って、ソース−ゲート間抵抗値が常に一定に維持されるため、過電流保護の制限電流値（ＩＬ０）の値も一定に維持される効果を奏する。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を図面を参照して詳しく説明する。
（第１の実施形態）
図１は本発明に係る過電流保護回路の第１の実施形態の回路構成を示したものである。なお、本図の過電流保護回路１ａは「背景技術」の項で説明した図３の過電流保護回路１と同一または相当部分が多いので、図中同一又は相当部分には同一符号が付してある。
【００３１】
図１に示した回路構成が図３の回路構成と異なる点は、図３中のシャント抵抗Ｒ２が図１ではＰＭＯＳトランジスタＱ８、第１の抵抗Ｒ５、第２の抵抗Ｒ６とからなる回路に置き換わっている点と、図３中の抵抗Ｒ３、Ｒ４を無くしてその部分が短絡されている点の２点のみである。
抵抗Ｒ３、Ｒ４の部分が短絡されたことにより、トランジスタＱ４、Ｑ５はセル面積比が１：ｍの第１のカレントミラー回路２として動作する。第２のカレントミラー回路３はトランジスタＱ６、Ｑ７により構成される部分を指す。
【００３２】
ＰＭＯＳトランジスタＱ８のソース−ドレイン間の抵抗を図１中のシャント抵抗Ｒ２とみなせば、図１中の抵抗Ｒ５、Ｒ６を除いた部分の回路構成は図３の回路構成（但し、抵抗Ｒ３、Ｒ４の抵抗値はゼロとした場合）と同じとなる。従って、図１に示した過電流保護回路１ａの動作は図３の過電流保護回路１について「背景技術」の項で詳しく説明した内容と同じとなる。
【００３３】
即ち、負荷ＲＬの抵抗値が大きくて負荷電流ＩＬの値が小さい場合には、ＮＭＯＳトランジスタＱ１は十分な導通状態となる。その場合の負荷電流ＩＬの値は第１の電源電位Ｖppと接地電位ＧＮＤ間の電圧を負荷ＲＬの抵抗値に割った値となる。
負荷ＲＬの抵抗値が更に低下して負荷電流ＩＬの値が大きくなり、その値が前記（５）式で計算される制限電流値ＩＬ０を超えようとすると、ＮＭＯＳトランジスタＱ１のソース−ドレイン間の抵抗が上昇して負荷電流ＩＬの値を制限電流ＩＬ０に制限するように動作する。なお、この場合の前記（５）式中の抵抗Ｒ２の値にはＰＭＯＳトランジスタＱ８のソース−ドレイン間の抵抗値を使用する。
【００３４】
次に、ＰＭＯＳトランジスタＱ８のソース−ドレイン間の抵抗値について説明する。ＰＭＯＳトランジスタＱ８のソースは第１の電源電位Ｖppに接続されている。そして、そのソースと接地電位ＧＮＤ間に抵抗Ｒ５、Ｒ６とが直列に接続され、その相互接続点４がＰＭＯＳトランジスタＱ８のゲートに接続されている。従って、第１の電源電位Ｖppの電位が一定であれば相互接続点４の電位も一定となりＰＭＯＳトランジスタＱ８のゲートには、そのソース電位を基準とする一定電圧が印加されることになる。
【００３５】
このＰＭＯＳトランジスタＱ８のゲート−ソース間電圧Ｖgs8の電圧とそのドレイン電流Ｉd5（負荷電流ＩＬに等しい）との関係は、良く知られているように図６のようになっている。ＰＭＯＳトランジスタＱ８が線形領域で動作している場合には、ドレイン電流Ｉd8とドレイン−ソース間電圧Ｖds8とはほぼ比例関係を示す。即ち、この領域ではＰＭＯＳトランジスタＱ８のソース−ドレイン間抵抗値はほぼ一定と見なすことができる。そして、その抵抗値はゲート−ソース間電圧Ｖgs8を調整することにより、かなり大きく変化させることができる。
【００３６】
ＰＭＯＳトランジスタＱ８のゲート−ソース間電圧Ｖgs8は、例えば図中の抵抗Ｒ５、Ｒ６をＣrＳｉ材料で形成しておき、それをトリミングすることにより容易に調整することができる。従って、集積回路の製造段階でＰＭＯＳトランジスタＱ８や抵抗Ｒ５、Ｒ６の形成にバラツキが生じたとしても、製造後に抵抗Ｒ５あるいはＲ６をトリミングすることによりＰＭＯＳトランジスタＱ８のソース−ドレイン間抵抗値を目標とする値に正確に一致させることができる。
【００３７】
そのようにしてＰＭＯＳトランジスタＱ８のソース−ドレイン間抵抗値を目標とする値に正確に調整すれば、前記（５）式で計算される制限電流値ＩＬ０の値も目標とする値に正確に一致することになる。本発明に係る過電流保護回路１ａの場合、シャント抵抗として機能するＰＭＯＳトランジスタＱ８のソース−ドレイン間抵抗値は広範囲に調整可能であることから、従来回路の図１に示した過電流保護回路１の場合よりも制限電流値ＩＬ０の値を一層正確に目標値に一致させられる効果を奏する。
【００３８】
（第２の実施形態）
図２は本発明に係る過電流保護回路の第２の実施形態の回路構成を示したものである。なお、図中、図１と同一または相当部分には同一符号を付して説明を繰り返さない。
第１の実施形態である図１の過電流保護回路１ａでは、第１の電源電位Ｖppと接地電位ＧＮＤとの間の電圧を抵抗Ｒ５、Ｒ６により分圧した電圧をＰＭＯＳトランジスタＱ８のゲートに印加していた。ＰＭＯＳトランジスタＱ８のソース−ドレイン間抵抗が一定であるためには、ゲート−ソース間電圧Ｖgs8の値が一定である必要がある。そのためには第１の実施形態の回路の場合、第１の電源電位Ｖppが接地電位ＧＮＤに対して常に一定であることが必要とされる。
【００３９】
これに対して第２の実施形態の過電流保護回路１ｂは、第１の電源電位Ｖppが接地電位ＧＮＤに対して若干変動しても、ＰＭＯＳトランジスタＱ８のソース−ドレイン間抵抗が一定に維持されるように改善を加えた回路である。
ＰＭＯＳトランジスタＱ８のソース−ドレイン間抵抗を一定に維持するには、ゲート−ソース間電圧Ｖgs8が一定であればよい。第１の電源電位Ｖppが変動しても電圧Ｖgs8が一定に維持されるようにするために、本実施形態では第１の電源電位Ｖppよりも常に一定電圧だけ低い低電位線５を作りだしている。そして、第１の電源電位Ｖppとその低電位線５との間に第１、第２の抵抗Ｒ５、Ｒ６を接続してその相互接続点４の電圧をＰＭＯＳトランジスタＱ８のゲートに印加している。
【００４０】
そのようにすれば、第１の電源電位Ｖppが変動しても第１の電源電位Ｖppと相互接続点４の間の電圧、即ち、ＰＭＯＳトランジスタＱ８のソースとゲート間の電圧Ｖgs8は一定に維持されるために、ＰＭＯＳトランジスタＱ８のソース−ドレイン間の抵抗値は一定に維持される。
第１の電源電位Ｖppよりも一定電圧だけ低い低電位線５は、図２に示すように第１の電源電位Ｖppと接地電位ＧＮＤとの間に、ツェナーダイオードＺＤ１と抵抗Ｒ９とをツェナーダイオードＺＤ１を第１の電源電位Ｖpp側にして直列に接続してその相互接続点につながる線を低電位線５としている。このようにして抵抗Ｒ５、Ｒ６の両端にはツェナーダイオードＺＤ１の一定電圧が印加されるようにしている。
【００４１】
これにより、本実施形態の過電流保護回路１ｂの場合には第１の電源電位Ｖppが変動してもＰＭＯＳトランジスタＱ８のソース−ドレイン間の抵抗値は一定に維持される。従って（５）式で計算される制限電流値ＩＬ０の値が第１の電源電位Ｖppの変動の影響を受けないという効果を奏する。
【図面の簡単な説明】
【００４２】
【図１】第１の実施形態に係る過電流保護回路１ａの構成図である。
【図２】第２の実施形態に係る過電流保護回路１ｂの構成図である。
【図３】従来技術に係る図１相当図である。
【図４】トランジスタＱ５の負荷曲線を説明する図である。
【図５】負荷ＲＬの抵抗値と負荷電流ＩＬとの関係を示す図である。
【図６】ＰＭＯＳトランジスタＱ８の典型的な動作特性図である。
【符号の説明】
【００４３】
図面中、１、１ａ、１ｂは過電流保護回路、２は第１のカレントミラー回路、３は第２のカレントミラー回路、４は相互接続点、５は低電位線、ＧＮＤは接地電位、ＩＬは負荷電流、Ｑ１はＮＭＯＳトランジスタ、Ｑ２は第１のＰＮＰトランジスタ、Ｑ３は第２のＰＮＰトランジスタ、Ｑ４は第１のＮＰＮトランジスタ、Ｑ５は第２のＮＰＮトランジスタ、Ｑ６は第３のＰＮＰトランジスタ、Ｑ７は第４のＰＮＰトランジスタ、Ｑ８はＰＭＯＳトランジスタ（負荷電流制御素子）、Ｒ２はシャント抵抗、Ｒ５は第１の抵抗、Ｒ６は第２の抵抗、ＲＬは負荷、Ｖccは第２の電源電位（Ｖcc）、Ｖppは第１の電源電位を示す。
【図１】
2005252968.tif 000003
【図２】
2005252968.tif 000004
【図３】
2005252968.tif 000005
【図４】
2005252968.tif 000006
【図５】
2005252968.tif 000007
【図６】
2005252968.tif 000008