(57)【要約】【課題】クラックが発生しにくくて信頼性に優れるにもかかわらず、比較的安価な中継基板を提供することにある。【解決手段】本発明の中継基板３１は、樹脂製中継基板本体３８、複数の導体部３５、バンプ形成用パッド４９、はんだバンプ３６等を備える。樹脂製中継基板本体３８は、面接続端子２２を有する半導体素子２１が実装されるべき第１面３２と、第２面３３とを有する。バンプ形成用パッド４９は、複数の導体部３５における第１面側端部に配置されている。はんだバンプ３６は、バンプ形成用パッド４９の表面上に配置され、面接続端子２２と電気的に接続される。【選択図】  図１
2005243760.tif 000002
【特許請求の範囲】
【請求項１】
面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有する略板形状の樹脂製中継基板本体と、
第１面側端部及び第２面側端部を有し、前記第１面及び前記第２面間を貫通する複数の導体部と、
前記第１面側端部に配置されたバンプ形成用パッドと、
前記バンプ形成用パッドの表面上に配置され、前記面接続端子と電気的に接続されるべきはんだバンプと
を備えることを特徴とする中継基板。
【請求項２】
面接続パッドを有する樹脂製基板を備え、かつ、
面接続端子を有する半導体素子が実装されるべき第１面、及び前記樹脂製基板の表面上に実装される第２面を有する略板形状の樹脂製中継基板本体と、
第１面側端部及び第２面側端部を有し、前記第１面及び前記第２面間を貫通する複数の導体部と、
前記第１面側端部に配置された第１バンプ形成用パッドと、
前記第１バンプ形成用パッドの表面上に配置され、前記面接続端子と電気的に接続されるべき第１はんだバンプと、
前記第２面側端部に配置された第２バンプ形成用パッドと、
前記第２バンプ形成用パッドの表面上に配置され、前記面接続パッドと電気的に接続されるべき第２はんだバンプとを有する中継基板を備えた
ことを特徴とする中継基板付き樹脂製基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と基板との間に介在して両者間の導通を図る中継基板、中継基板付き樹脂製基板に関するものである。
【背景技術】
【０００２】
近年、ＩＣチップが搭載された配線基板（ＩＣ搭載基板やＩＣパッケージなど）とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを導体柱を介して互いに導通した構造体が各種知られている（例えば、特許文献１参照）。かかるインターポーザの材料としてはセラミック等の無機材料が用いられ、導体柱の材料として導電性金属が用いられる。また、最近では、上記のインターポーザとは異なるレベルでの接続を図るもの、具体的にはＩＣチップ−配線基板間の接続を図るインターポーザも提案されている。本明細書では便宜上前者を「マザーボード側インターポーザ」と呼び、後者を「ＩＣチップ側インターポーザ」と呼ぶこともある。
【特許文献１】特開２０００−２０８６６１号公報（図２（ｄ）等）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ＩＣチップは一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成されている。これに対して、配線基板は半導体材料よりもかなり熱膨張係数が大きな材料、例えば１０．０ｐｐｍ／℃以上の樹脂材料等を用いて形成されている。よって、ＩＣチップ側インターポーザを用いた構造体では、ＩＣチップ−配線基板間の熱膨張係数差に起因して応力が発生しやすい。この応力は、インターポーザと他部品との接合部分やＩＣチップ自身にクラックを発生させ、構造体の信頼性を低下させる要因となる。従って、クラックの発生を防止するためには、ＩＣチップ側インターポーザに例えば高い剛性を付与して、応力に耐えるようにすることが望ましい。よって、ＩＣチップ側インターポーザの材料としては、現状では、ヤング率の高いセラミック等の無機材料が適していると考えられている。
【０００４】
しかしながら、セラミック材料（とりわけ高ヤング率のセラミック材料）は焼成が必要なことから高価であり、インターポーザの低コスト化が難しくなるという問題があった。
【０００５】
本発明は上記の課題に鑑みてなされたものであり、その目的は、クラックが発生しにくくて信頼性に優れるにもかかわらず、比較的安価な中継基板、中継基板付き樹脂製基板を提供することにある。
【課題を解決するための手段】
【０００６】
そこで、本願発明者は、応力に起因するクラック発生の防止を図るべく、鋭意研究を行った。
【０００７】
次式１に示すように、ヤング率（縦弾性係数：Ｅ）は、材料が弾性的に挙動する場合の応力σとひずみεとの比であって、材料の強さの尺度となる。
【０００８】
Ｅ＝σ／ε      ・・・式１
【０００９】
上記式１を変形した次式２によると、応力σはヤング率Ｅとひずみεとの積で表現される。この式２は、ヤング率Ｅの値が小さくなれば、応力の値σも小さくなることを意味している。
【００１０】
σ＝Ｅ・ε      ・・・式２
【００１１】
そこで、本願発明者は、高剛性中継基板材料の使用という従来の発想とは全く逆の手法をあえて採ること、つまり低剛性中継基板材料を使用することを想到した。また、本願発明者は、応力に起因するクラック発生の防止という観点から、中継基板における導体の部分にも着目し、それを利用する方法を模索した。その結果、下記の発明を完成させるに至ったのである。
【００１２】
そして上記課題を解決するための手段としては、面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有する略板形状の樹脂製中継基板本体と、第１面側端部及び第２面側端部を有し、前記第１面及び前記第２面間を貫通する複数の導体部と、前記第１面側端部に配置されたバンプ形成用パッドと、前記バンプ形成用パッドの表面上に配置され、前記面接続端子と電気的に接続されるべきはんだバンプとを備えることを特徴とする中継基板をその要旨とする。
【００１３】
上記課題を解決するための別の手段としては、熱膨張係数が１０．０ｐｐｍ／℃以上６０．０ｐｐｍ／℃以下であって面接続パッドを有する樹脂製基板を備え、かつ、面接続端子を有する半導体素子が実装されるべき第１面、及び前記樹脂製基板の表面上に実装される第２面を有する略板形状の樹脂製中継基板本体と、第１面側端部及び第２面側端部を有し、前記第１面及び前記第２面間を貫通する複数の導体部と、前記第１面側端部に配置された第１バンプ形成用パッドと、前記第１バンプ形成用パッドの表面上に配置され、前記面接続端子と電気的に接続されるべき第１はんだバンプと、前記第２面側端部に配置された第２バンプ形成用パッドと、前記第２バンプ形成用パッドの表面上に配置され、前記面接続パッドと電気的に接続されるべき第２はんだバンプとを有する中継基板を備えたことを特徴とする中継基板付き樹脂製基板をその要旨とする。前記樹脂製基板の熱膨張係数は、１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であることがより好ましい。
【００１４】
従って、これらの発明によれば、セラミック材料等のような無機材料製中継基板を使用した中継基板とは異なり、樹脂製中継基板本体を使用して中継基板を構成している。樹脂材料はセラミック材料に比べて剛性が低いので、樹脂製基板が熱膨張または熱収縮したときでも、中継基板本体がそれに追従して弾性的にひずむ（変形する）ことができる。また、バンプ形成用パッドの表面上に配置されたはんだバンプは、比較的軟質な金属であって剛性が低いので、樹脂製基板が熱膨張または熱収縮したときでも、それに追従して弾性的にひずむ（変形する）ことができる。よって、熱膨張係数差に起因して発生する応力の影響は、上記２つの部材がひずむことによる相乗効果により、確実に軽減される。ゆえに、中継基板と他部品（例えば樹脂製基板や半導体素子）との接合部分や半導体素子自身にクラックが発生しにくくなり、信頼性に優れた中継基板、中継基板付き樹脂製基板を実現することができる。
【００１５】
また、概して樹脂材料はセラミック材料ほど高価ではないことに加え、はんだも比較的安価な材料であるといえる。このため、これらを材料として使用すれば、比較的安価な中継基板、中継基板付き樹脂製基板を実現することができる。
【００１６】
中継基板や中継基板付き樹脂製基板を構成する樹脂製中継基板本体は、第１面及び第２面を有する略板形状の部材である。樹脂製中継基板本体の第１面は、面接続端子を有する半導体素子が実装されるべき面、換言すると、面接続端子を有する半導体素子が実装される予定の面である。前記半導体素子としては、例えば、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満のものが使用される。このような半導体素子の例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＩＣチップ）などを挙げることができる。なお、樹脂製中継基板本体の第１面上に実装されるべき半導体素子の数は、１つであってもよく２つ以上であってもよい。
【００１７】
ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜２００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。
【００１８】
前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく応力の影響も次第に大きくなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。また、半導体素子の厚さも特に限定されないが、１．０ｍｍ以下（ただし０ｍｍは含まず。）であることがよい。半導体素子が１．０ｍｍ以下になると、半導体素子の強度が弱くなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。
【００１９】
一方、中継基板付き樹脂製基板を構成する樹脂製中継基板本体の第２面は、面接続パッドを有する樹脂製基板の表面上に実装されている面である。中継基板を構成する樹脂製中継基板本体の第２面は、面接続パッドを有する樹脂製基板の表面上に実装されるべき面、換言すると、面接続パッドを有する樹脂製基板の表面上に実装される予定の面である。前記面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。このような面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。
【００２０】
なお、本発明において樹脂製基板を用いる理由は、基板材料を樹脂とすることで全体の低コスト化を図るためである。ここで、樹脂製基板とは、樹脂材料を主体として構成された基板のことを意味する。かかる樹脂製基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。
【００２１】
この場合において樹脂製基板の熱膨張係数は、１０．０ｐｐｍ／℃以上６０．０ｐｐｍ／℃以下であることが好ましく、１０．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下であることがより好ましい。熱膨張係数が１０．０ｐｐｍ／℃未満になると、樹脂製基板が高コスト化しやすくなるからである。また、熱膨張係数が６０．０ｐｐｍ／℃を超える樹脂製基板を使用した場合には、半導体素子等との熱膨張係数差が非常に大きくなる。よって、たとえ中継基板を介在したとしても応力の影響を十分に低減できない可能性があるからである。
【００２２】
また、樹脂製基板は導体回路を備える配線基板であることが好ましく、このような配線基板上には半導体素子やその他の電子部品などが実装される。
【００２３】
中継基板や中継基板付き樹脂製基板を構成する樹脂製中継基板本体は、ヤング率が２５ＧＰａ以下（ただし、０ＧＰａは除く。）であることが好ましい。その理由は、ヤング率が２５ＧＰａを超える樹脂製中継基板本体では、樹脂製中継基板本体がひずむことによる応力軽減効果が得にくくなるからである。なお、樹脂製中継基板本体のヤング率は、０．０１ＧＰａ以上１０ＧＰａ以下がさらに好ましく、０．０１ＧＰａ以上５ＧＰａ以下が特に好ましい。ヤング率が１０ＧＰａ以下であると、樹脂製中継基板本体がひずむことによる応力軽減効果を十分に得ることができる。
【００２４】
樹脂製中継基板本体は、上記のように低ヤング率であることに加えて、低熱膨張性であることが好ましい。即ち、かかる樹脂製中継基板本体の熱膨張係数は、半導体素子及び樹脂製基板の中間的な値であることが好ましく、例えば５．０ｐｐｍ／℃以上３０．０ｐｐｍ／℃以下がよく、５．０ｐｐｍ／℃以上２０．０ｐｐｍ／℃以下がさらによく、５．０ｐｐｍ／℃以上１０．０ｐｐｍ／℃以下が特によい。その理由は、樹脂製中継基板本体の熱膨張係数が５．０ｐｐｍ／℃未満であると、半導体素子との熱膨張係数差が小さくなる一方、樹脂製基板との熱膨張係数差が大きくなる。よって、中継基板と樹脂製基板との接合部分に大きな応力が作用するようになり、好ましくないからである。逆に、樹脂製中継基板本体の熱膨張係数が３０．０ｐｐｍ／℃を超えると、樹脂製基板との熱膨張係数差が小さくなる一方、半導体素子との熱膨張係数差が大きくなる。よって、中継基板と半導体素子との接合部分に大きな応力が作用するようになり、好ましくないからである。
【００２５】
また、樹脂製中継基板本体は、低剛性及び低熱膨張性を有するばかりでなく、絶縁性を有することが好ましい。その理由は、絶縁性を有しない中継基板本体の場合、導体部との絶縁を図るために絶縁層を形成する必要が生じ、構造の複雑化及びそれに伴う高コスト化といった問題が生じるからである。これに対して、絶縁性を有する中継基板本体では、絶縁層が不要となるため構造の簡略化及び低コスト化を達成することができる。
【００２６】
ここで、樹脂製中継基板本体とは、樹脂材料を主体として構成された中継基板本体のことを意味する。かかる樹脂製中継基板本体に用いられる樹脂材料の好適例としては、エポキシ系樹脂、ポリイミド系樹脂、ＢＴ系樹脂（ビスマレイミド−トリアジン系樹脂、ゴム系樹脂などがある。勿論、このような樹脂材料は、上記の低剛性、低熱膨張性及び絶縁性といった諸特性を併せ持つものであることが望ましい。
【００２７】
また、樹脂製中継基板本体における樹脂材料の含有量は、重量比で７０％以上、好ましくは８０％以上、さらに好ましくは９５％以上であることがよい。即ち、樹脂製中継基板本体は無機繊維及び無機フィラーを殆どまたは全く含まないことが好ましい。その理由は、樹脂製中継基板本体における無機物の含有量が多くなると、低いヤング率の達成が困難になるばかりでなく、高コスト化につながるおそれがあるからである。
【００２８】
樹脂製中継基板本体の厚さは、特に限定されないが、強いて言えば０．３ｍｍ以上１．０ｍｍ以下であることが好ましい。厚さが０．３ｍｍ未満であると、樹脂製中継基板本体がひずむことによる応力軽減効果が十分に得られない可能性があるからである。また、厚さが１．０ｍｍを超えると、構造体全体の厚さが増すばかりでなく、小径の導体部の形成が困難になり製造コストが高くつくおそれがあるからである。なお、樹脂製中継基板本体の厚さは、０．３ｍｍ以上０．７ｍｍ以下であることがより好ましい。
【００２９】
中継基板や中継基板付き樹脂製基板を構成する樹脂製中継基板本体は、第１面及び第２面の間を貫通する複数のビア（貫通孔）を有している。ビアの直径は特に限定されないが、例えば１２５μｍ以下であることがよく、１００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。隣接する前記ビア間の中心間距離も特に限定されないが、例えば２５０μｍ以下であることがよく、２００μｍ以下であることがよりよい（ただし、０μｍは含まず。）。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の導体部を形成できないからである。さらには、ビアの直径は８５μｍ以下、隣接する前記ビア間の中心間距離は１５０μｍ以下であることがよい（ただし、０μｍは含まず。）。
【００３０】
また、本発明の中継基板及び中継基板付き樹脂製基板は、複数のビア内に配置された複数の導体部を有している。これらの導体部は、例えば柱状に形成されるとともに、第１面側及び第２面側の各々に端部を有している。中継基板における複数の導体部は、半導体素子の面接続端子や、樹脂製基板の面接続パッドと電気的に接続されるべきものである。中継基板付き樹脂製基板における複数の導体部は、樹脂製基板の面接続パッドと電気的に接続されている。
【００３１】
前記複数の導体部は、例えばビア内を埋めるようにして設けられためっき層からなることがよい。この構成の利点は、比較的コストが安いこと、低抵抗の導体部を得やすいこと、バンプ形成用パッドの同時形成が可能なこと等である。めっきの種類としては特に限定されないが、例えば、はんだめっき、銅めっき、ニッケルめっき、銀めっき等が好適である。なお、導体部の確実な低抵抗化のために、ビア内はめっき層によってほぼ完全に埋められていることがよい。また、低コスト化の観点からすると、この場合銅めっきを選択することが好ましい。
【００３２】
このほか、複数のビア内にはんだペーストを充填印刷し、その後はんだをリフローさせるという方法を採用してもよい。勿論、はんだペーストに代えて銅ペーストや銀ペーストを使用することも許容される。また、鋳型のような治具を用いてその治具内に樹脂製中継基板本体及びはんだ塊をセットしてリフローを行うといった方法を採用してもよい。さらに、あらかじめ作製した導体柱をビア内に埋め込むという方法などを採用してもよい。あらかじめ作製した導体柱の具体例としては、はんだ柱、銅柱、銅合金柱、銀柱、ニッケル柱、鉄−ニッケル合金柱などを挙げることができる。
【００３３】
本発明においては、導体部の第１面側端部に第１バンプ形成用パッドが配置され、第１バンプ形成用パッドの表面上に面接続端子と電気的に接続されるべき第１はんだバンプが配置される。このように第１バンプ形成用パッドが配置された構成は、導体部の第１面側端部に対するバンプ形成を行う場合に有利である。その理由としては、例えば、第１はんだバンプの直径や形状が、導体部の第１面側端部の直径や形状に依存しなくなるからである。つまり、第１バンプ形成用パッドの大きさや形状を適宜設定することにより、第１はんだバンプの直径や形状をある程度制御可能となる結果、中継基板の製造が容易になるからである。また、導体部よりも大径の第１はんだバンプを配置しておくと、接触面積の増加につながるため、第１はんだバンプの固定強度の向上が期待できる。とりわけ、第１バンプ形成用パッドが配置された構成は、ビア及び導体部のファイン化がいっそう進んだときに有利である。
【００３４】
また、第１バンプ形成用パッドの表面上に配置された第１はんだバンプは、ビアの外部に位置しており、樹脂製中継基板本体によって拘束されているわけではない。それゆえ、第１はんだバンプは径方向（ＸＹ方向）へ比較的自由に弾性変形することが可能なため、好適な応力軽減効果を奏することができる。
【００３５】
なお、第１バンプ形成用パッドの表面上に第１はんだバンプを配置した構造は、バンプレスの半導体素子の実装が可能となる点において、有利である。
【００３６】
さらに、導体部の第２面側端部には第２バンプ形成用パッドが配置され、第２バンプ形成用パッドの表面上には面接続パッドと電気的に接続されるべき第２はんだバンプが配置されていてもよい。このように第２バンプ形成用パッドが配置された構成は、導体部の第２面側端部に対するバンプ形成を行う場合に有利である。その理由としては、第２はんだバンプの直径や形状の制御が可能になることに加え、第２はんだバンプの固定強度の向上が期待できるからである。また、構造上、第２はんだバンプも径方向（ＸＹ方向）へ比較的自由に弾性変形することが可能なため、好適な応力軽減効果を奏することができる。
【００３７】
ここで「バンプ形成用パッド」とは、導体部の端部に配置された導電層をいい、その裏面側の一部が第１面または第２面に接合しているものを指す。かかる導電層は、導体部と別体で形成されたものであってもよく、導体部と同じ材料により導体部と連続して形成されたものであってもよい。導体部と別体で形成された導電層の具体例としては、例えば、銅などの導電性金属からなるスパッタ層やＣＶＤ層などの導電性薄膜を挙げることができる。勿論、導電層はめっき等の手法により形成することも可能である。
【００３８】
また、複数の導体部が、第１面及び第２面間を貫通するビア内を埋めるようにして設けられた銅めっき層からなる場合には、バンプ形成用パッドを、ビア内を埋めるようにして形成された前記銅めっき層と連続して設けることが好適である。そしてこの構成であると、低コスト化、製造の容易化及び信頼性の向上を達成しやすくなる。
【００３９】
バンプ形成用パッドである導電層の表面には、はんだバンプとの接続信頼性の向上等を図るために、金めっきを施すことが好適であり、特にはニッケルめっきを介して金めっきを施すことがより好適である。
【００４０】
第１はんだバンプの突出量（具体的には第１バンプ形成用パッドの表面を基準とした第１はんだバンプの高さ）は、１０μｍ以上５００μｍ以下に設定されることがよく、特には１０μｍ以上３００μｍ以下に設定されることがよりよい。前記突出量が１０μｍ未満であると、第１はんだバンプ自身の弾性変形による応力軽減効果を十分に発揮できなくなるからである。一方、前記突出量が５００μｍを超えるような第１はんだバンプは、形成自体が困難であることに加え、面接続端子との接合も難しくなるおそれがあるからである。
【００４１】
第２はんだバンプの突出量（具体的には第２バンプ形成用パッドの表面を基準とした第２はんだバンプの高さ）についても、同様の理由で、１０μｍ以上５００μｍ以下に設定されることがよく、特には１０μｍ以上３００μｍ以下に設定されることがよりよい。
【００４２】
はんだバンプの形成に用いられるはんだの種類は特に限定されず、用途に応じて任意に選択することができる。好適なはんだの具体例を挙げると、錫鉛共晶はんだ（Ｓｎ／３７Ｐｂ：融点１８３℃）などがある。勿論、錫鉛共晶はんだ以外のＳｎ／Ｐｂ系はんだ、例えばＳｎ／３６Ｐｂ／２Ａｇという組成のはんだ（融点１９０℃）などを使用してもよい。さらには、上記のような鉛入りはんだ以外にも、鉛フリーはんだを選択することが可能である。鉛フリーはんだとは、鉛を全くまたは殆ど含まないはんだのことを意味し、例えば、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等を挙げることができる。なお、上記各系のはんだには微量元素（例えばＡｕ，Ｎｉ，Ｇｅ等）が含まれていてもよい。
【００４３】
例えば、樹脂製中継基板本体の表面上、とりわけ第１面上や第２面上には、半導体素子以外の電子部品や素子が１つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜キャパシタ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。そして、樹脂製中継基板本体の第１面上や第２面上には、前記電子部品同士、前記素子同士、あるいは前記電子部品や前記素子とバンプ形成用パッドとを接続する配線層が形成されていてもよい。このように電子部品や素子を設ければ、中継基板や中継基板付き樹脂製基板の付加価値を高めることができる。
【００４４】
例えば、薄膜キャパシタを備えた中継基板や中継基板付き樹脂製基板の場合、電源ライン上（即ち、基板側の電源回路と半導体素子側の電源端子とを結ぶ配線上）に薄膜キャパシタを配置しておくことがよい。このように構成すれば、電源ライン上のノイズ（電圧変動）を吸収することができる。よって、ＧＨｚ帯域の高周波ノイズを減らし、半導体素子を高速で動作させることが可能となる。ここで、薄膜キャパシタとは、導体間に強誘電体薄膜を挟み込んだ構造のキャパシタのことをいう。
【発明を実施するための最良の形態】
【００４５】
［第１実施形態］
【００４６】
以下、本発明を具体化した第１実施形態を図１〜図１５に基づき詳細に説明する。図１は、ＩＣチップ（半導体素子）２１と、インターポーザ（中継基板）３１と、配線基板（樹脂製基板）４１とからなる本実施形態の半導体パッケージ１１を示す概略断面図である。図２〜図１３は、インターポーザ３１の製造過程を説明するための部分概略断面図である。図１４は、完成したインターポーザ３１を示す概略断面図である。図１５は、半導体パッケージ１１を構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）６１を配線基板４１上に実装するときの状態を示す概略断面図である。
【００４７】
図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＩＣチップ２１と、インターポーザ３１と、配線基板４１とからなるＬＧＡ（ランドグリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＬＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）等であってもよい。ＭＰＵとしての機能を有するＩＣチップ２１は、縦１２．０ｍｍ×横１０．０ｍｍ×厚さ０．７ｍｍの矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＩＣチップ２１の下面側表層には、図示しない回路素子が形成されている。また、ＩＣチップ２１の下面側には、複数の面接続端子２２が格子状に設けられている。これらの面接続端子２２の表面上に特にバンプは設けられていない。
【００４８】
前記配線基板４１は、上面４２及び下面４３を有する矩形平板状（４５ｍｍ角）の樹脂製多層配線基板である。この多層配線基板は、スルーホール導体５１を有する樹脂製のコア基板５２と、その両面に形成されたビルドアップ層とによって構成されている。かかるビルドアップ層は、複数層の樹脂絶縁層４４と複数層の導体回路４５とを交互に積層した構造を有している。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる配線基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。配線基板４１の上面４２には、インターポーザ３１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。配線基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、マザーボード接続用の面接続パッド４７は、インターポーザ接続用の面接続パッド４６よりも広い面積で広いピッチとなっている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、スルーホール導体５１、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、配線基板４１の上面４２には、図１５のＩＣチップ付きインターポーザ６１以外にも、チップキャパシタ、半導体素子、その他の電子部品（いずれも図示略）が実装されている。
【００４９】
本実施形態のインターポーザ３１は、いわゆるＩＣチップ側インターポーザと呼ばれるべきものであって、上面３２（第１面）及び下面３３（第２面）を有する矩形平板形状のインターポーザ本体３８（樹脂製中継基板本体）を有している。そして、このインターポーザ本体３８は、厚さ０．３ｍｍ程度のＢＴ樹脂により形成された板材からなる。かかる板材の熱膨張係数は約１０ｐｐｍ／℃、ヤング率は１〜５ＧＰａ程度である。
【００５０】
従って、インターポーザ本体３８の熱膨張係数は、配線基板４１の熱膨張係数よりも小さく、かつ、ＩＣチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ３１は、配線基板４１よりも低い熱膨張性を備えている。また、ＩＣチップ２１のヤング率が１９０ＧＰａ程度であるのに対し、インターポーザ本体３８のヤング率はそれよりも相当低くなっている。即ち、本実施形態のインターポーザ３１は、極めて低い剛性を備えている。また、本実施形態のインターポーザ本体３８は無機繊維及び無機フィラーを全く含んでいないため、インターポーザ本体３８における樹脂材料の含有量は重量比で９５％以上となっている。
【００５１】
インターポーザ３１を構成するインターポーザ本体３８には、上面３２及び下面３３を貫通する複数のビア３４（貫通孔）が格子状に形成されている。本実施形態では、ビア３４の直径が約１００μｍに設定され、隣接するビア３４，３４間の中心間距離（ビアピッチ）が約１５０μｍに設定されている。これらのビア３４は、配線基板４１が有する各面接続パッド４６の位置に対応している。そして、各々のビア３４内は、銅めっき層５７からなる直径約１００μｍの柱状の導体部３５によって、ほぼ完全に埋められている。これらの導体部３５の上端部には、銅からなる円形状の第１バンプ形成用パッド４９がそれぞれ形成されている。一方、これらの導体部３５の下端部には、銅からなる円形状の第２バンプ形成用パッド５０がそれぞれ形成されている。本実施形態では、第１バンプ形成用パッド４９及び第２バンプ形成用パッド５０の直径が１１０μｍ〜１２０μｍ程度に設定され、厚さが１μｍ〜１０μｍ程度に設定されている。
【００５２】
第１バンプ形成用パッド４９の表面上には、錫鉛はんだ（例えばＰｂ９０％−Ｓｎ１０％という組成のもの）を用いて第１はんだバンプ３６が突設されている。第１はんだバンプ３６は、ＩＣチップ２１側の面接続端子２２に電気的に接続されている。また、第２バンプ形成用パッド５０の表面上には、同じく錫鉛はんだ（例えばＰｂ９０％−Ｓｎ１０％という組成のもの）を用いて第２はんだバンプ３７が突設されている。第２はんだバンプ３７は、配線基板４１側の面接続パッド４６上に設けられた基板側はんだバンプ４０を介して、各面接続パッド４６に電気的に接続されている。
【００５３】
そして、このような構造の半導体パッケージ１１では、インターポーザ３１の導体部３５を介して、配線基板４１側とＩＣチップ２１側とが導通されている。ゆえに、インターポーザ３１を介して、配線基板４１−ＩＣチップ２１間で信号の入出力が行われるとともに、ＩＣチップ２１をＭＰＵとして動作させるための電源が供給されるようになっている。
【００５４】
ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。
【００５５】
まず、下記の要領で配線基板４１を作製する。即ち、スルーホール導体５１を有するコア基板５２を用意し、従来公知のビルドアッププロセスによってその両面に、樹脂絶縁層４４と導体回路４５とからなるビルドアップ層を形成する。そして、図示しないソルダーレジストを必要に応じて形成した後、はんだペーストの印刷及びリフローを行って、各面接続パッド４６上に基板側はんだバンプ４０をそれぞれ設ける。本実施形態では、基板側はんだバンプ４０の形成にあたって、例えば共晶はんだ（Ｐｂ３６％−Ｓｎ６４％）等が用いられる。
【００５６】
次に、下記の要領でインターポーザ３１を作製する。
【００５７】
まず、出発材料である銅張積層板５５を用意する。図２に示されるように、この銅張積層板５５は、矩形状をなすＢＴ樹脂板５４の両面に銅箔５６を貼着したものである。次に、このような銅張積層板５５に対し、例えば炭酸ガスレーザーを用いたレーザー加工等を行って、銅張積層板５５の表裏を貫通する多数のビア３４を形成する（図３参照）。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビア３４の形成を行っても構わない。次に、前記銅張積層板５５の全面に対してパネルめっきを施し、これによりビア３４の内部を銅めっき層５７で埋めるようにする（図４参照）。なお、このようなビアめっきを行うことで、銅箔５６の表面全体にも銅めっき層５７が析出する。次に、表裏両面の銅めっき層５７上に図示しないめっきレジストを形成し、この状態で銅めっき層５７及び銅箔５６における不要部分をエッチング除去する。その結果、第１バンプ形成用パッド４９及び第２バンプ形成用パッド５０が形成される（図５参照）。なお、バンプ形成用パッド４９，５０と導体部３５との間に境界はなく、両者は連続している。
【００５８】
次にインターポーザ本体３８を図示しないペースト印刷装置に移し、上面３２側に所定のはんだレジスト５８を設けた状態ではんだペースト６０を印刷する（図６参照）。このはんだレジスト５８には、各ビア３４がある位置に対応して多数の透孔５９が設けられている。はんだレジスト５８の厚さは、得ようとする第１はんだバンプ３６の大きさに基づいて決定される。本実施形態ではその厚さを１５０μｍ〜２００μｍ程度に設定している。そして、上記のはんだペースト印刷を行うと、各透孔５９内にはんだペースト６０が充填される（図７参照）。次に、インターポーザ本体３８の上面３２からはんだレジスト５８を除去し（図８参照）、所定温度でリフローを行って略半球状の第１はんだバンプ３６とする（図９参照）。
【００５９】
また、インターポーザ本体３８を裏返し、厚さ１５０μｍ〜２００μｍ程度に設定したはんだレジスト５８を先程とは反対側の面に設けた状態で、はんだペースト６０を印刷する（図１０参照）。上記のはんだペースト印刷を行うと、各透孔５９内にはんだペースト６０が充填される（図１１参照）。次に、インターポーザ本体３８からはんだレジスト５８を除去し（図１２参照）、所定温度でリフローを行って略半球状の第２はんだバンプ３７とする（図１３参照）。以上の結果、図１４に示す所望構造のインターポーザ３１が完成する。
【００６０】
次に、完成した前記インターポーザ３１の上面３２にＩＣチップ２１を載置する。このとき、ＩＣチップ２１側の面接続端子２２と、第１はんだバンプ３６とを位置合わせするようにする。そして、加熱して第１はんだバンプ３６をリフローすることにより、第１はんだバンプ３６と面接続端子２２とをフリップチップ接続する。その結果、図１５に示すＩＣチップ付きインターポーザ６１が完成する。
【００６１】
次に、インターポーザ３１側の各第２はんだバンプ３７と、配線基板４１側の各基板側はんだバンプ４０とを位置合わせして（図１５参照）、配線基板４１上に前記ＩＣチップ付きインターポーザ６１を載置する。そして、各導体部３５の下端面と各面接続パッド４６とを、各第２はんだバンプ３７及び各基板側はんだバンプ４０を介してそれぞれ接合する。この後、必要に応じてアンダーフィル（図示略）による界面の封止などを行えば、図１に示す半導体パッケージ１１が完成する。
【００６２】
従って、本実施形態によれば以下の効果を得ることができる。
【００６３】
（１）本実施形態のインターポーザ３１は、低ヤング率のインターポーザ本体３８を使用して構成されている。そのため、樹脂製の配線基板４１がＸＹ方向に熱膨張または熱収縮したときでもインターポーザ３１がそれに追従して弾性的にひずむ（変形する）ことができる。また、バンプ形成用パッド４９，５０の表面上に配置されたはんだバンプ３６，３７は、比較的軟質な金属であって剛性が低い。ゆえに、ゆえに、配線基板４１が熱膨張または熱収縮したときでも、はんだバンプ３６，３７がそれに追従して弾性的にひずむ（変形する）ことができる。よって、熱膨張係数差に起因して発生する応力の影響は、上記２つの部材がひずむことによる相乗効果により、確実に軽減される。しかも、このインターポーザ本体３８は低熱膨張性という好ましい性質も備えている。
【００６４】
以上のことから、インターポーザ３１と他部品（即ち配線基板４１やＩＣチップ２１）との接合部分や、ＩＣチップ２１自身にクラックが発生しにくくなる。その結果、信頼性に優れた半導体パッケージ１１を得ることができる。
【００６５】
（２）概して樹脂材料はセラミック材料ほど高価ではないため、本実施形態のようにこれをインターポーザ本体３８の形成材料として使用することで、比較的安価なインターポーザ３１を実現することができる。また、はんだも比較的安価な材料であるため、本実施形態のようにこれを材料として使用することで、比較的安価なインターポーザ３１を実現することができる。その結果、半導体パッケージ１１の低コスト化を容易に達成することが可能となる。勿論、本実施形態では配線基板４１についても樹脂製であり、このことは半導体パッケージ１１の低コスト化に確実に貢献している。
【００６６】
（３）しかも、本実施形態のインターポーザ本体３８は好適な絶縁性を有するＢＴ樹脂を材料として用いているため、導体部３５との絶縁を図るための絶縁層を特に必要としない。よって、構造の簡略化及び低コスト化を達成することができる。
【００６７】
（４）本実施形態のインターポーザ３１では、バンプ形成用パッド４９，５０の表面上にはんだバンプ３６，３７を設けた構成を採用している。このような構成であると、はんだバンプ３６，３７の直径や形状の制御が可能になるため、インターポーザ３１を容易に製造することができるようになる。また、バンプ形成用パッド４９，５０の表面と、はんだバンプ３６，３７の底面との接触面積を大きく確保することが可能なため、はんだバンプ３６，３７の固定強度を向上させることができる。よって、信頼性の高いインターポーザ３１を得ることができる。
【００６８】
（５）なお、本実施形態の半導体パッケージ１１は以下のような手順で製造することもできる。図１６に示されるように、配線基板４１の上面４２にインターポーザ３１をはんだ付け等により接合することで、インターポーザ付き配線基板（中継基板付き樹脂製基板）７１をあらかじめ作製する。その後、このインターポーザ付き配線基板７１の上面３２にＩＣチップ２１を接合し、所望の半導体パッケージ１１とする。
［第２実施形態］
【００６９】
以下、本発明を具体化した第２実施形態の半導体パッケージ１１を図１７に基づき詳細に説明する。
【００７０】
本実施形態の半導体パッケージ１１を構成するインターポーザ９１の場合、第１バンプ形成用パッド４９の表面上には、錫鉛はんだ（例えばＰｂ９０％−Ｓｎ１０％という組成のもの）を用いて第１はんだバンプ３６が突設されている。この点については上記第１実施形態と同じである。第１はんだバンプ３６は、ＩＣチップ２１側の面接続端子２２に電気的に接続されている。これに対して、本実施形態では、第２バンプ形成用パッド５０の表面上にあるべき第２はんだバンプ３７が省略されている。従って、第２バンプ形成用パッド５０が、基板側はんだバンプ４０を介して各面接続パッド４６に電気的に接続されている。
【００７１】
従って、本実施形態によると、第２はんだバンプ３７の形成のために必要なプロセスを省略でき、その結果としてさらなる低コスト化及び製造容易化を達成することができる。
【００７２】
以上説明した本発明は、上記第１実施形態、第２実施形態に限定されるものではなく、発明の範囲を逸脱しない限度において、適宜変更して適用できることは言うまでもない。
【００７３】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００７４】
（１）面接続端子を有する半導体素子が実装されるべき第１面、及び第２面を有し、前記第１面及び前記第２面間を貫通する複数のビアを有し、ヤング率が２ＧＰａ以上２５ＧＰａ以下である略板形状の樹脂製中継基板本体と、第１面側端部及び第２面側端部を有し、前記第１面及び前記第２面間を貫通する複数の導体部と、前記第１面側端部に配置されたバンプ形成用パッドと、前記バンプ形成用パッドの表面上に配置され、前記面接続端子と電気的に接続されるべきはんだバンプとを備えることを特徴とする中継基板。
【００７５】
（２）前記複数の導体部は、前記第１面及び前記第２面間を貫通するビア内を埋めるようにして設けられた銅めっき層からなることを特徴とする技術的思想１に記載の中継基板。
【００７６】
（３）前記複数の導体部は、前記第１面及び前記第２面間を貫通するビア内を埋めるようにして設けられた銅めっき層からなり、前記バンプ形成用パッドは、前記ビア内を埋めるようにして形成された前記銅めっき層と連続して設けられていることを特徴とする技術的思想１に記載の中継基板。
【００７７】
（４）前記半導体素子における少なくとも一辺は１０ｍｍ以上であり、前記半導体素子の厚さは１．０ｍｍ以上であることを特徴とする技術的思想１乃至３のいずれか１項に記載の中継基板。
【００７８】
（５）前記半導体素子は、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることを特徴とする技術的思想１乃至４のいずれか１項に記載の中継基板。
【００７９】
（６）前記ビアの直径は１００μｍ以下であり、隣接する前記ビア間の中心間距離は２００μｍ以下であることを特徴とする技術的思想１乃至５のいずれか１項に記載の中継基板。
【図面の簡単な説明】
【００８０】
【図１】ＩＣチップ（半導体素子）と、インターポーザ（中継基板）と、配線基板（樹脂製基板）とからなる第１実施形態の半導体パッケージを示す概略断面図。
【図２】同インターポーザの製造方法を説明するための部分概略断面図。
【図３】同インターポーザの製造方法を説明するための部分概略断面図。
【図４】同インターポーザの製造方法を説明するための部分概略断面図。
【図５】同インターポーザの製造方法を説明するための部分概略断面図。
【図６】同インターポーザの製造方法を説明するための部分概略断面図。
【図７】同インターポーザの製造方法を説明するための部分概略断面図。
【図８】同インターポーザの製造方法を説明するための部分概略断面図。
【図９】同インターポーザの製造方法を説明するための部分概略断面図。
【図１０】同インターポーザの製造方法を説明するための部分概略断面図。
【図１１】同インターポーザの製造方法を説明するための部分概略断面図。
【図１２】同インターポーザの製造方法を説明するための部分概略断面図。
【図１３】同インターポーザの製造方法を説明するための部分概略断面図。
【図１４】完成した第１実施形態のインターポーザを示す概略断面図。
【図１５】第１実施形態の半導体パッケージを構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）を配線基板上に実装するときの状態を示す概略断面図。
【図１６】第１実施形態の半導体パッケージを構成するにあたり、ＩＣチップをインターポーザ付き配線基板（中継基板付き樹脂製基板）上に実装するときの状態を示す概略断面図。
【図１７】ＩＣチップ（半導体素子）と、インターポーザ（中継基板）と、配線基板（樹脂製基板）とからなる第２実施形態の半導体パッケージを示す概略断面図。
【符号の説明】
【００８１】
２１…半導体素子としてのＩＣチップ
２２…面接続端子
３１，９１…中継基板としてのインターポーザ
３２…第１面としての上面
３３…第２面としての下面
３４…ビア
３５…導体部
３６…第１はんだバンプ
３７…第２はんだバンプ
３８…樹脂製中継基板本体としてのインターポーザ本体
４１…樹脂製基板
４６…面接続パッド
４９…第１バンプ形成用パッド
５０…第２バンプ形成用パッド
５７…めっき層としての銅めっき層
７１…中継基板付き樹脂製基板としてのインターポーザ付き配線基板
【図１】
2005243760.tif 000003
【図２】
2005243760.tif 000004
【図３】
2005243760.tif 000005
【図４】
2005243760.tif 000006
【図５】
2005243760.tif 000007
【図６】
2005243760.tif 000008
【図７】
2005243760.tif 000009
【図８】
2005243760.tif 000010
【図９】
2005243760.tif 000011
【図１０】
2005243760.tif 000012
【図１１】
2005243760.tif 000013
【図１２】
2005243760.tif 000014
【図１３】
2005243760.tif 000015
【図１４】
2005243760.tif 000016
【図１５】
2005243760.tif 000017
【図１６】
2005243760.tif 000018
【図１７】
2005243760.tif 000019