(57)【要約】【課題】  半導体素子にアタックを加えなく素子を電気的にテストするためのプローブセンシング用パッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスターを提供する。【解決手段】  半導体素子にアタックを加えなく素子を電気的にテストするためのプローブセンシング用パッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスターにおいて、前記プローブパッドはプローブ針が接触するプローブ領域を含む。また、センシング領域は前記プローブ領域の端部位と接し、プローブ針が前記プローブ領域を離れて接触しているかをセンシングする。プローブパッドによってプローブ針がパッドに接触する位置の不良可否を検査することができる。【選択図】            図１
2005333128.tif 000002
【特許請求の範囲】
【請求項１】
プローブ針が接触するプローブ領域と、
前記プローブ針が前記プローブ領域を離れて接触しているかをセンシングするために前記プローブ領域の端部位と接しているセンシング領域と、
を含むことを特徴とするプローブパッド。
【請求項２】
前記プローブ領域は、絶縁物質を含むことを特徴とする請求項１記載のプローブパッド。
【請求項３】
前記絶縁物質は、シリコン酸化物を含むことを特徴とする請求項２記載のプローブパッド。
【請求項４】
前記センシング領域は、導電性物質を含むことを特徴とする請求項１記載のプローブパッド。
【請求項５】
前記プローブ領域の端部位は、４つの面を有する矩形であり、前記センシング領域は前記プローブ領域の端部位と接することを特徴とする請求項１記載のプローブパッド。
【請求項６】
前記センシング領域は、前記プローブ領域の４つの面のうち対向する２つの面と接し、前記２つの面は前記プローブパッドを横切る前記プローブ針のスライディング方向と実質的に平行なことを特徴とする請求項５記載のプローブパッド。
【請求項７】
前記センシング領域は、前記プローブ領域の４つの面全部と接することを特徴とする請求項５記載のプローブパッド。
【請求項８】
前記センシング領域は、前記プローブ領域の対向する２つの面と接する第１幅と、
前記第１幅と異なり前記プローブ領域の残りの２つの面と接する第２幅と、を含むことを特徴とする請求項７記載のプローブパッド。
【請求項９】
前記プローブ領域は正四角形であり、前記センシング領域は正四角形を除いた長方形であることを特徴とする請求項８記載のプローブパッド。
【請求項１０】
前記センシング領域及び前記プローブ領域の上部表面は、同一平面上に位置することを特徴とする請求項１記載のプローブパッド。
【請求項１１】
前記センシング領域及び前記プローブ領域の上部表面は、互いに異なる平面上に位置することを特徴とする請求項１記載のプローブパッド。
【請求項１２】
前記プローブ領域の上部面は、前記センシング領域の上部面より高いことを特徴とする請求項１１記載のプローブパッド。
【請求項１３】
前記プローブ領域の上部面は、前記センシング領域の上部面より低いことを特徴とする請求項１１記載のプローブパッド。
【請求項１４】
前記互いに異なる平面間の距離は、前記プローブ針を前記センシング領域とプローブ領域に接触することを可能にする距離と実質的に同一であるかまたは短いことを特徴とする請求項１１記載のプローブパッド。
【請求項１５】
前記センシング領域の間隔は、２ないし２０μｍであることを特徴とする請求項１記載のプローブパッド。
【請求項１６】
前記センシング領域と電気的に連結されたセンシング回路をさらに含むことを特徴とする請求項１記載のプローブパッド。
【請求項１７】
前記センシング回路は、前記センシング回路と接地との間に連結されたレジストであることを特徴とする請求項１６記載のプローブパッド。
【請求項１８】
前記センシング領域は、単一センシング回路と接しながら電気的に連結されることを特徴とする請求項１記載のプローブパッド。
【請求項１９】
前記プローブ領域は、導電性物質を含むことを特徴とする請求項１記載のプローブパッド。
【請求項２０】
前記導電性物質は、金属を含むことを特徴とする請求項１９記載のプローブパッド。
【請求項２１】
前記センシング領域は、絶縁物質を含むことを特徴とする請求項１記載のプローブパッド。
【請求項２２】
前記プローブ領域と電気的に連結されたセンシング回路をさらに含むことを特徴とする請求項１記載のプローブパッド。
【請求項２３】
前記センシング回路は、アースされたことを特徴とする請求項２２記載のプローブパッド。
【請求項２４】
前記センシング回路は、前記センシング回路と接地との間に連結されたレジストを含むことを特徴とする請求項２３記載のプローブパッド。
【請求項２５】
前記プローブ領域は、
前記センシング領域と接して第１物質からなる第１領域と、
前記第１領域に接して前記第１物質より堅固な第２物質からなる第２領域と、を含むことを特徴とする請求項１記載のプローブパッド。
【請求項２６】
前記第１領域は絶縁物質を含み、前記第２領域は金属を含むことを特徴とする請求項２５記載のプローブパッド。
【請求項２７】
前記第１領域の上部面は、前記第２領域の上部面より低いことを特徴とする請求項２５記載のプローブパッド。
【請求項２８】
前記第１及び第２領域の上部面間の段差は、３０００ないし８０００Åであることを特徴とする請求項２７記載のプローブパッド。
【請求項２９】
前記第２領域の上部面は前記センシング領域の上部面と実質的に同一な平面上に位置することを特徴とする請求項２７記載のプローブパッド。
【請求項３０】
前記第１領域の幅は２ないし２０μｍであることを特徴とする請求項２５記載のプローブパッド。
【請求項３１】
前記第２領域と前記センシング領域の上部に形成された保護膜をさらに含むことを特徴とする請求項２５記載のプローブパッド。
【請求項３２】
前記保護膜は、絶縁物質を含むことを特徴とする請求項３１記載のプローブパッド。
【請求項３３】
前記保護膜の厚さは、１００ないし２０００Åであることを特徴とする請求項３１記載のプローブパッド。
【請求項３４】
前記第１領域の上部面は、前記第２領域の上部面と実質的に同一な平面上に位置することを特徴とする請求項２５記載のプローブパッド。
【請求項３５】
チップ領域に具備された予備半導体素子に電気的信号を入出力するための第１パッドと、
プローブ針が接触するプローブ領域及び前記プローブ針が前記プローブ領域を離れて接触しているかをセンシングするための前記プローブ領域の端部位と接しているセンシング領域を含む第２パッドと、
を具備する半導体素子の搭載された基板。
【請求項３６】
前記第２パッドは、チップ領域に具備することを特徴とする請求項３５記載の半導体素子の搭載された基板。
【請求項３７】
前記第２パッドは、チップ領域とチップ領域との間に当るスクライブ領域に具備することを特徴とする請求項３５記載の半導体素子が搭載された基板。
【請求項３８】
前記第２パッドは、基板に形成されたそれぞれの単位半導体素子内に少なくとも一つずつ具備することを特徴とする請求項３５記載の半導体素子の搭載された基板。
【請求項３９】
少なくとも２つの第２パッドが一つの単位半導体素子内に具備され、前記単位半導体素子内に形成される第２パッドは前記センシング領域のサイズがそれぞれ異なることを特徴とする請求項３５記載の半導体素子が搭載された基板。
【請求項４０】
前記第２パッドは、一つ以上の単位半導体素子からなるグループ内に１つずつ具備することを特徴とする請求項３５記載の半導体素子の搭載された基板。
【請求項４１】
前記第１パッド及び第２パッドは、同一の大きさ及び形状を有することを特徴とする請求項３５記載の半導体素子の搭載された基板。
【請求項４２】
前記第２パッドは、前記パッドにプローブされるプローブ針の摺動方向と平行の方向の長さが前記第１パッドと同一であることを特徴とする請求項３５記載の半導体素子の搭載された基板。
【請求項４３】
前記第２パッドのプローブ領域下部面と基板との間には絶縁膜パターンのみが具備されることを特徴とする請求項３５記載の半導体装素子の搭載された基板。
【請求項４４】
前記絶縁膜パターンは、シリコン酸化物からなることを特徴とする請求項４３記載の半導体素子の搭載された基板。
【請求項４５】
前記絶縁膜パターンの側面にはプローブダメージを防止するための障壁層パターンが具備されることを特徴とする請求項４３記載の半導体素子の搭載された基板。
【請求項４６】
前記障壁層パターンは、金属からなることを特徴とする請求項４５記載の半導体素子の搭載された基板。
【請求項４７】
前記第２パッドのプローブ領域は絶縁物質からなり、前記第２パッドのセンシング領域は導電物質からなることを特徴とする請求項３５記載の半導体素子の搭載された基板。
【請求項４８】
前記センシング領域は、グラウンドレベルと連結されたことを特徴とする請求項４７記載の半導体素子の搭載された基板。
【請求項４９】
前記センシング領域は、抵抗体を含み、前記抵抗体がグラウンドレベルと連結されたセンシング回路と連結されたことを特徴とする請求項４７記載の半導体素子の搭載された基板。
【請求項５０】
前記抵抗体は、抵抗またはダイオードを含むことを特徴とする請求項４９記載の半導体素子の搭載された基板。
【請求項５１】
前記第２パッドのプローブ領域下部面と基板との間には半導体素子を成す素子構造物が具備されることを特徴とする請求項３５記載の半導体素子の搭載された基板。
【請求項５２】
前記プローブ領域で前記センシング領域と接している第１領域は絶縁物質からなり、前記第１領域に接する第２領域には前記絶縁物質より堅固な物質からなり、前記センシング領域は導電性物質からなることを特徴とする請求項５１記載の半導体素子の搭載された基板。
【請求項５３】
前記センシング領域は、抵抗体がグラウンドレベルと連結されたセンシング回路と連結されることを特徴とする請求項５２記載の半導体素子の搭載された基板。
【請求項５４】
前記第２領域の上部面及び前記センシング領域の上部面は、同一の平面上にあり、前記第１領域の上部面は前記第２領域の上部面に比べて低く位置することを特徴とする請求項５２記載の半導体素子の搭載された基板。
【請求項５５】
前記第２領域及び前記センシング領域の表面には保護用絶縁膜が形成されたことを特徴とする請求項５４記載の半導体素子の搭載された基板。
【請求項５６】
前記保護用絶縁膜は、前記第１領域を成す絶縁物質と同一の物質から形成されたことを特徴とする請求項５５記載の半導体素子の搭載された基板。
【請求項５７】
前記保護用絶縁膜は、前記プローブ針が接触する際接触圧力によって除去されることができる厚さを有することを特徴とする請求項５５記載の半導体素子の搭載された基板。
【請求項５８】
前記第２パッドのプローブ領域は、導電物質からなり、前記第２パッドのセンシング領域は絶縁物質からなることを特徴とする請求項３５記載の半導体素子の搭載された基板。
【請求項５９】
前記プローブ領域は抵抗体を含み、前記抵抗体がグラウンドレベルと連結されたセンシング回路と連結されたことを特徴とする請求項５８記載の半導体素子の搭載された基板。
【請求項６０】
半導体素子に電気的信号を入出力するための第１パッド、及びプローブ領域と前記プローブ領域の端部位にセンシング領域を含む第２パッドにそれぞれプローブ針を接触させる段階Ｉ）と、
前記第２パッドに接触したプローブ針が前記センシング領域と接触されたかを検査する段階ＩＩ）と、
前記検査の結果によって、前記第１パッドに電気的な信号を印加して前記半導体素子を１次テストする段階ＩＩＩ）と、
を実施することを特徴とする半導体素子検査方法。
【請求項６１】
前記ＩＩ）段階は、
前記プローブ針を通じて第１パッドは全部グラウンドレベルに保持させる段階と、
前記プローブ針を通じて前記第２パッドに選択的に電流をパルシングする段階と、
前記電流がパルシングされた第２パッドから電圧を測定する段階と、
前記測定された電圧レベルが設定された範囲を離れる場合に前記センシング領域と接触したこととして判断する段階と、
を実施して成すことを特徴とする請求項６０記載の半導体素子検査方法。
【請求項６２】
前記プローブ針を通じて前記第２パッドに選択的に電流をパルシングする際、電気的信号を入出力する独立されたチャンネルを使用して電流をパルシングすることを特徴とする請求項６１記載の半導体素子検査方法。
【請求項６３】
前記プローブ針を通じて前記第２パッドに選択的に電流をパルシングする際、前記第１パッドのうちいずれか一つのパッドに電気的信号を入出力するチャンネルを使用して電流をパルシングすることを特徴とする請求項６１記載の半導体素子検査方法。
【請求項６４】
前記第２パッドのセンシング領域と前記プローブ針と接触される場合には前記半導体素子をテストする以前に、
前記接触されたプローブ針を前記第１及び第２パッドから分離する段階と、
前記第１パッド及び前記第２パッドとプローブ針とをアラインする段階と、
前記プローブ針を前記第１パッド及び第２パッドと再接触させる段階と、をさらに実施することを特徴とする請求項６０記載の半導体素子検査方法。
【請求項６５】
前記半導体素子のテストを実施した後、
前記接触されたプローブ針を前記第１及び第２パッドから分離する段階Ｉ）と、
前記第１パッド及び前記第２パッドとプローブ針とをアラインする段階ＩＩ）と、
前記プローブ針を前記第１パッド及び第２パッドと接触させる段階ＩＩＩ）と、
前記第２パッドのセンシング領域が前記プローブ針と接触されるかを確認する段階ＩＶ）と、
前記検査の結果によって、以前に実施されたテスト条件と異なる条件で前記半導体素子を２次テストする段階Ｖ）と、をさらに実施することを特徴とする請求項６０記載の半導体素子検査方法。
【請求項６６】
前記１次テスト工程の際、前記第２パッドのセンシング領域が前記プローブ針と接触した場合には、前記ＩＶ）段階を省略することを特徴とする請求項６０記載の半導体素子検査方法。
【請求項６７】
前記１次テストの際、前記第２パッドのセンシング領域が前記プローブ針と接触された場合には、前記ＩＶ）段階の結果に関係なしに前記２次テストを実施することを特徴とする請求項６０記載の半導体素子検査方法。
【請求項６８】
前記１次テストの際、前記第２パッドのセンシング領域が前記プローブ針と接触されない場合には、
前記ＩＩ）段階で前記第２パッドのセンシング領域が前記プローブ針と接触されない場合に限って２次テストを実施することを特徴とする請求項６０記載の半導体素子検査方法。
【請求項６９】
半導体素子に電気的信号を入出力するための第１パッド、及び前記第１パッドに接触されたプローブ針の接触位置が正常的であるかを検査するための第２パッドにそれぞれ電気的信号を印加するための信号印加部と、
前記第２パッドから電気的信号を測定する信号測定部と、
前記信号測定部から測定された結果によって半導体素子のテスト進行可否を指示する制御部と、
を具備することを特徴とする基板に搭載された半導体素子テスター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子を検査する装置及び方法に関する。より詳細には、基板に搭載されている半導体素子にアタックを加えなく電気的に前記半導体素子をテストするためのプローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスターに関する。
【背景技術】
【０００２】
一般的に、半導体素子の製造工程は基板上に蒸着、写真、エッチング、イオン注入及び金属工程などからなり、前記単位工程を反復して実施することで前記基板上には複数の半導体素子（以下、チップＣｈｉｐ）が形成される。
【０００３】
前記基板上に複数のチップが完成されファブアウト（Ｆａｂ  ｏｕｔ）された基板は各チップを電気的に検査するＥＤＳ（ｅｌｅｃｔｒｉｃ  ｄｉｅ  ｓｏｒｔｉｎｇ）工程を経るようになる。前記ＥＤＳ工程を簡単に見ると、まず、基板上に形成されている各チップの正常及び非正常可否を確認するためのプリレーザーテスト（ｐｒｅ  ｌａｓｅｒ  ｔｅｓｔ）を遂行する。以後、前記非正常チップ中でリペア可能なチップをリペアするためのレーザーリペア工程を実施し、再度リペアしたチップのみを選んで正常及び非正常の可否を確認するポストレーザーテストを実施する。続いて、プリレーザー及びポストレーザーテスト条件を異なるようにして前記各チップの正常及び非正常可否を確認するファイナルテストを実施する。
【０００４】
前記テスト工程は、前記各チップに形成されているパッドに電気的信号を印加した後出力されるデータが正常であるかを確認する工程である。前記パッドに電気的信号を印加し電気的信号を出力するためには各パッドに信号伝達用プローブ針が接触されなければならない。
【０００５】
ところで、最近の半導体素子が高容量を有することによって電気的信号を入出力するパッドは非常に増加されている。また、基板に形成されているチップのテスト時間を短縮させるために１回のプローブ針接触の際、複数のチップに形成されているパッドを同時に接触するようにして、複数のチップに同時にテストを遂行している。
【０００６】
前記のように、接触しなければならないパッドが増加されることによって前記パッドそれぞれに信号伝達用プローブ針が正確な位置に接触することが非常に難しくなっている。さらに、前記で説明したように一つのチップに数回のテスト工程が進行され、前記各テスト工程の際毎に前記各パッドにプローブ針が再接触されるので、前記各パッドにプローブ針が接触する回数が数回に至るようになる。従って、各パッドに前記プローブ針が正常位置で接触できない確率がさらに増加するようになる。
【０００７】
万一、前記プローブ針が正常位置に接触されなく前記パッドのエッジ部位にプローブ針が接触されると深刻な品質不良を誘発するようになる。さらに、前記パッドのエッジ部位にプローブ針が接触されても通常のオープン／ショートテストなどで感知されないので継続的に基板プローブ不良が発生するようになる。前記プローブ不良が発生すると、良品の半導体チップにアタックが加えられ前記半導体チップを不良に処理しなければならない。従って、深刻な歩留まりの減少を来たすようになる。
【０００８】
前記プローブ針による半導体素子のアタックを防止するための方法の一例が特許文献１に開示されている。前記開示された方法によると、プローブパッドを傾斜プローブ領域及びボンディング領域に区分する。しかし、前記方法によるとプローブパッドの大きさが増加される。そして、前記プローブ領域を離れて前記パッドのエッジ部位にプローブ針が接触される場合には同一に品質不良が発生するようになる。また、最近増加しているウェーハ状態のチップ販売の際には適用されない。
【特許文献１】特開平８−１１１４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明の第１の目的はプローブ不良を感知するためのプローブパッドを提供することにある。
【００１０】
本発明の第２の目的は前記したプローブパッドを含む半導体素子の搭載された基板を提供することにある。
【００１１】
本発明の第３の目的は前記したプローブパッドを含む半導体素子を検査するに適合した方法を提供することにある。
【００１２】
本発明の第４の目的は前記プローブパッドを含む半導体素子を検査するに適合した装置を提供することにある。
【課題を解決するための手段】
【００１３】
前記した第１の目的を達成するために、本発明の一実施例によるプローブセンサーは、プローブ針が接触するプローブ領域を具備する。また、前記プローブ針が前記プローブ領域を離れて接触しているかをセンシングするために前記プローブ領域の端部位と接しているセンシング領域を含む。
【００１４】
前記した第２の目的を達成するために本発明の一実施例によるプローブパッドを含む半導体素子が搭載された基板で、第１パッドはチップ領域に具備された予備半導体素子に電気的信号を入出力するために具備する。また、第２パッドはプローブ針が接触するプローブ領域及び前記プローブ針が前記プローブ領域を離れて接触しているかをセンシングするために前記プローブ領域の端部位と接しているセンシング領域を含む。
【００１５】
前記した第３の目的を達成するために本発明の一実施例による半導体素子を検査するために、まず、半導体素子に電気的信号を入出力するための第１パッド、及びプローブ領域と前記プローブ領域の端部位にセンシング領域を含む第２パッドにそれぞれプローブ針を接触させる。前記第２パッドに接触したプローブ針が前記センシング領域と接触されているかを検査する。続いて、前記検査の結果によって前記第１パッドに電気的信号を印加して前記半導体素子を１次テストして半導体素子を検査する。
【００１６】
前記した第４の目的を達成するために本発明の一実施例による半導体素子を検査装置において、信号印加部は半導体素子に電気的信号を入出力するための第１パッド、及び前記第１パッドに接触されたプローブ針の位置を検査するための第２パッドにそれぞれ電気的信号を印加する。信号測定部は前記第２パッドから電気的信号を測定する。また、制御部は前記信号測定部から測定された結果によって半導体素子のテスト進行可否を指示する。
【００１７】
本発明によると、前記プローブセンシングパッドを用いてＥＤＳ工程の際プローブ針が正常的にパッドと接触しているかを確認した後動作関連及び電流関連テストを進行することができる。
【発明の効果】
【００１８】
本発明によると、プローブセンシングパッドを用いてＥＤＳ工程の際プローブ針がパッドと正常的な位置に接触しているかを確認した後動作関連及び電流関連テストを進行することができる。
【００１９】
前記プローブ針が半導体素子に具備されるパッドと正常的な位置で接触されなく一方に傾いている場合すぐアライン状態を正しくすることができる。従って、前記プローブ針の接触によるプローブセンシングパッドのエッジ部位のアタックを最小化することができる。これにより、前記プローブセンシングパッドの品質不良を最小化することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
【００２１】
（実施例１）
図１は本発明の第１実施例によるプローブパッドを示す平面図である。図２は図１に示したプローブパッドを示す断面図である。
【００２２】
図１に示すように、直四角形形状のプローブ領域１０ａが具備される。前記プローブ領域１０ａはプローブ針が正常的に接触される領域である。前記プローブ領域１０ａはプローブ針の摺動方向と平行な辺の長さが長くなっている。従って、前記プローブ針が正常的に接触することができるマージンがさらに増加される。
【００２３】
前記プローブ領域１０ａは全体が絶縁物質からなる。前記プローブ領域はシリコン酸化物またはシリコン窒化物からなることができ、望ましくは、シリコン酸化物からなる。これは、前記シリコン窒化物の場合ハードにプローブされる場合膜が破れる現象が発生することがあるからである。
【００２４】
前記プローブ領域１０ａの端部位と接するようにセンシング領域１０ｂが具備される。前記センシング領域１０ｂは前記プローブ針が前記プローブ領域１０ａを離れるかをセンシングするための領域である。前記センシング領域１０ｂは前記プローブ領域１０ａの端部位を取り囲むように形成されている。前記センシング領域１０ｂは全体が導電性物質からなり、具体的には金属物質からなる。
【００２５】
前記センシング領域１０ｂは前記プローブ領域１０ａの各辺から所定間隔を有するように形成されている。従って、前記プローブ領域１０ａ及びセンシング領域１０ｂからなるプローブパッド１０は直四角形形状を有する。前記センシング領域の間隔ｄ１は２ないし２０μｍ程度が適当である。前記プローブパッド１０は前記センシング領域にプローブ針が接触した場合プローブ位置不良を感知する。そのため、前記センシング領域１０ｂの間隔が非常に小さい場合にはプローブ針がプローブパッド１０のエッジ部位にとても近くプローブされる場合のみに不良を感知することができ、前記センシング領域１０ｂの間隔があまり大きい場合には正常プローブ領域が過度に限定され不良が過多に発生することになる。
【００２６】
図２に示すように、前記センシング領域１０ｂ及び前記プローブ領域１０ａの上部表面は同一平面上に位置する。
【００２７】
図３及び図４は本実施例によるプローブパッドの他の形態の断面図である。図３及び図４に示されたように、前記センシング領域１０ｂ及び前記プローブ領域１０ａに段差をつけることができる。即ち、図３のように前記センシング領域１０ｂの上部面が前記プローブ領域１０ａの上部面に比べて高く位置することができる。また、図４のように、前記センシング領域１０ｂの上部面が前記プローブ領域１０ａの上部面に比べて低く位置することができる。前記段差はプローブ針が接触する深さよりも小さくするべきである。
【００２８】
前記センシング領域１０ｂはセンシング回路と連結されている。具体的に、単位センシング回路１４は前記センシング領域１０ｂと連結されている抵抗体を具備し前記抵抗体はグラウンドレベルと連結される。ここで、前記抵抗体は抵抗またはダイオードを含む。他の形態で、前記センシング領域１０ｂは前記抵抗体が連結されていない状態にグラウンドレベルと連結されることもできる。前記センシング領域１０ｂは前記プローブ領域１０ａを取り囲むように形成されており、センシング領域１０ｂは全体が連結されている形状を有する。そのため、前記センシング領域１０ｂには１個の単位センシング回路が連結される。
【００２９】
（実施例２）
図５は本発明の第２実施例によるプローブパッドを示す平面図である。本実施例はプローブパッドの形状が正四角形であることを除いては前記第１実施例と同一である。
【００３０】
図５に示すように、正四角形形状のプローブ領域１５ａが具備される。前記プローブ領域１５ａはプローブ針が正常的に接触される領域である。前記プローブ領域１５ａは全体が絶縁物質からなる。前記プローブ領域はシリコン酸化物またはシリコン窒化物からなることができ、望ましくはシリコン酸化物からなる。
【００３１】
前記プローブ領域１５ａの端部位と接するようにセンシング領域１５ｂが具備される。前記センシング領域１５ｂは前記プローブ針が前記プローブ領域１５ａを離れるかをセンシングするための領域である。前記センシング領域１５ｂは前記プローブ領域１５ａの端部位を取り囲むように形成されている。前記センシング領域１５ｂは全体が導電性物質からなり、具体的に金属物質からなることができる。
【００３２】
前記センシング領域１５ｂは前記プローブ領域１５ａの各辺から所定間隔を有するように形成されている。前記プローブ領域１５ａの各辺から離隔される前記センシング領域１５ｂの間隔はそれぞれ同一であるかまたは異なることができる。即ち、前記センシング領域１５ｂは示されたように正四角形の形状を有するかまたは直四角形形状を有することもできる。
【００３３】
（実施例３）
図６は本発明の第３実施例によるプローブパッドを示す平面図である。
【００３４】
図６に示すように、直四角形形状のプローブ領域２０ａが具備される。前記プローブ領域２０ａはプローブ針が正常的に接触される領域である。前記プローブ領域２０ａは全体が導電物質からなる。前記プローブ領域２０ａは、例えば、金属物質からなることができる。
【００３５】
前記プローブ領域２０ａの端部位と接するようにセンシング領域２０ｂが具備される。前記センシング領域２０ｂは前記プローブ針２０ａが前記プローブ領域２０ａを離れるかをセンシングするための領域である。前記センシング領域２０ｂは前記プローブ領域２０ａの端部位を取り囲むように形成されている。前記センシング領域２０ｂは全体が絶縁物質からなり、具体的にシリコン酸化物またはシリコン窒化物からなることができる。
【００３６】
前記プローブ領域２０ａはセンシング回路２４と連結されている。具体的に、前記単位センシング回路２４は前記センシング領域と連結されている抵抗体を具備し前記抵抗体はグラウンドレベルと連結される。ここで、前記抵抗体は抵抗またはダイオードを含む。他の形態で、前記プローブ領域２０ａは前記抵抗体が連結されてない状態でグラウンドレベルと連結されることもできる。
【００３７】
前記形状を有するプローブパッド２０はプローブ針が前記センシング領域２０ｂのみを接触する場合のみに不良として感知する。即ち、前記プローブ針が前記センシング領域２０ｂとプローブ領域２０ａにかけて前記２つの領域全部と接触する場合には正常として感知する。そのため、他の条件が全部同一な場合には前記実施例１の場合に比べてセンシング領域２０ｂの間隔をさらに大きくすることが望ましい。
【００３８】
前記センシング領域２０ｂは前記プローブ領域２０ａの各辺から所定間隔を有するように形成されている。このとき、前記センシング領域２０ｂの間隔ｄ２は５ないし２０μｍ程度が適当である。前記センシング領域２０ｂの間隔が非常に小さい場合にはエッジ部位に近くプローブされ不良に感知されるべき場合にも、前記プローブ領域２０ａに前記プローブ針がかけられプローブ不良を正常と間違って感知するようになる。反面、前記センシング領域２０ｂの間隔があまり大きい場合には正常プローブ領域が過度に限定されプローブ位置不良が過多に発生することになる。
【００３９】
図示されていなが、前記プローブパッドが正四角形形状を有することもできる。
【００４０】
（実施例４）
図７は本発明の第４実施例によるプローブパッドを示す平面図である。本実施例はセンシング領域の形状及びセンシング回路連結を除いては前記第１実施例と同一である。前記第１実施例と同一の説明は省略する。
【００４１】
図７に示すように、直四角形形状のプローブ領域３０ａが具備される。前記プローブ領域３０ａはプローブ針の摺動方向と平行な辺の長さが長くなっている。
【００４２】
前記プローブ領域３０ａの端部位と接するようにセンシング領域３０ｂが具備される。前記センシング領域３０ｂは前記プローブ領域３０ａの端部位の少なくとも一辺と接するように形成されている。また、前記センシング領域３０ｂは前記センシング領域３０ｂと接しているプローブ領域３０ａの辺から所定間隔を有する。前記センシング領域３０ｂの間隔は２ないし２０μｍ程度が適当である。前記プローブ領域３０ａの端部位の少なくとも一辺と接するセンシング領域３０ｂは多様な形状を有する。
【００４３】
その中で、図７のように、前記センシング領域３０ｂは前記プローブ領域３０ａで前記プローブ針の摺動方向と平行な辺の端部位に形成されることが最も望ましい。これは、前記プローブ針が、パッドで前記プローブ針の摺動方向と平行なエッジ部位に接触するプローブ不良が最も頻繁に発生されるからである。以下、便宜上前記プローブ針の摺動方向をＹ方向とし、前記Ｙ方向と平行な方向をＸ方向とする。
【００４４】
示されたように、前記センシング領域３０ｂが前記プローブ領域３０ａの４辺のうちＸ方向の辺のみに接して形成された場合、前記センシング領域３０ｂは互いに連結されていない。従って、前記独立されたそれぞれのセンシング領域３０ｂにセンシング回路が電気的に連結されなければならない。即ち、一つのプローブパッド３０で前記センシング領域３０ｂが互いに連結されていない形態に２部分に分けられている場合には、前記センシング領域３０ｂを互いに電気的に連結した後一つの単位センシング回路を連結する。または、前記センシング領域３０ｂにそれぞれ一つずつ２個の単位センシング回路３４を連結する。
【００４５】
図示されていないが、前記プローブパッドが正四角形形状を有することもできる。
【００４６】
（実施例５）
図８は本発明の第５実施例によるプローブパッドを示す平面図である。図９は図８に示したプローブパッドの断面図である。
【００４７】
図８に示すように、プローブ針が接触する直四角型形状のプローブ領域４２が具備される。前記プローブ針が前記プローブ領域４２を離れて接触するかをセンシングするために前記プローブ領域４２の端部位と接するようにセンシング領域４４が具備される。
【００４８】
前記プローブ領域４２は互いに異なる物質からなる第１領域４２ａと第２領域４２ｂとで区分される。具体的に、前記センシング領域４４と接する部位に絶縁物質からなる第１領域４２ａが具備される。また、前記プローブ領域４２は前記第１領域４２ａと接して前記第１領域４２ａを成す絶縁物質より堅固な物質からなる第２領域４２ｂを具備する。前記絶縁物質はシリコン酸化物またはシリコン窒化物を挙げることができる。前記堅固な物質は金属を含む。このとき、前記第２領域４２ｂは前記センシング領域と連結されない島形状を有する。前記第２領域４２ｂは前記プローブ針の接触に起因して前記プローブ領域４２下部の構造物の損傷を防止するために形成される。
【００４９】
前記センシング領域４４は全体が導電性物質からなり、具体的に金属物質からなることができる。前記センシング領域４４は前記プローブ領域４２の各辺から所定間隔を有するように形成されている。前記センシング領域４４の間隔２ないし２０μｍ程度が適当である。
【００５０】
前記センシング領域４４はセンシング回路と連結されている。
【００５１】
図９に示すように、前記プローブ領域４２で、第１領域４２ａの上部面は前記第２領域４２ｂの上部面より低く位置する。前記第１領域４２ａ及び第２領域４２ｂの段差は３０００ないし８０００Å程度である。
【００５２】
前記第１領域４２ａは前記センシング領域４４の各辺から所定間隔を有するように形成されている。前記第１領域４２ａの間隔は２ないし２０μｍ程度が適当である。前記第１領域４２ａの間隔があまり小さいと、プローブ針が接触によって前記第２領域４２ｂの金属が落ち前記第２領域４２ｂと前記センシング領域４４とが互いにショートされてしまう。また、前記第１領域４２ａの間隔があまり大きいと、プローブ針接触の際プローブ針が損傷されてしまう。
【００５３】
また、前記プローブ領域４２に含まれている前記第２領域４２ｂの上部面と前記センシング領域４４の上部面は段差がなく同一平面上にある。
【００５４】
前記第２領域４２ｂを成す物質及び前記センシング領域４４を成す物質の表面に保護用絶縁膜４６をさらに形成することができる。前記保護用絶縁膜４６は前記プローブ針が接触する際の圧力によって充分に除去されることができる厚さを有する。具体的に、前記保護用絶縁膜４６は１００ないし２０００Åの厚さを有する。前記保護用絶縁膜４６は前記第１領域４２ａを成す絶縁物質と同一な物質からなることができる。
【００５５】
図示されていないが、プローブ領域４２が正四角形形状を有することができ、それにより、前記プローブパッドが正四角形形状を有することもできる。
【００５６】
（実施例６）
図１０は本発明の第６実施例によるプローブパッドを示す断面図である。実施例６はプローブ領域に当る第１領域及び第２領域の上部面とセンシング領域の上部面が同一平面上にあることを除いては前記実施例５と同一である。
【００５７】
図１０に示すように、プローブ針が接触する直四角形形状のプローブ領域５０が具備される。前記プローブ針が前記プローブ領域５０を離れて接触するかをセンシングするために前記プローブ領域５０の端部位と接するようにセンシング領域５０が具備される。
【００５８】
前記プローブ領域５０は互いに異なる物質からなる第１領域５０ａと第２領域５０ｂとで区分される。具体的に、前記センシング領域５２と接する部位に絶縁物質からなる第１領域５０ａが具備される。また、前記プローブ領域５０は前記第１領域５０ａと接して前記第１領域５０ａを成す絶縁物質より堅固な物質からなる第２領域５０ｂを具備する。
【００５９】
前記センシング領域５０は全体が導電性物質からなり、具体的に金属物質からなることができる。前記センシング領域５０はセンシング回路と連結されている。
【００６０】
前記プローブ領域５０において、第１領域５０ａの上部面は前記第２領域５０ｂの上部面と同一平面上に位置する。即ち、前記第１領域５０ａの上部面及び第２領域５０ｂの上部面に段差がない。図示されていないが、前記第１領域５０ａ、第２領域５０ｂ及び前記センシング領域５２の表面上には絶縁物質からなる保護用絶縁膜をさらに形成することができる。前記保護用絶縁膜は前記プローブ針が接触する際の圧力によって充分に除去されることができる厚さを有する。
【００６１】
図示していないが、プローブ領域が正四角形形状を有することができ、これにより前記プローブパッドが正四角形形状を有することもできる。
【００６２】
（実施例７）
図１１ないし図１３は本発明の第７実施例による半導体素子が搭載された基板の平面図である。図１４は図１１ないし図１３に示された半導体素子で第２パッドの断面図である。
【００６３】
図１１ないし図１３に示すように、基板１００は半導体素子が形成されるためのチップ領域１０２、及び記チップ領域１０２とチップ領域１０２との間に当るスクライブライン１０４で区分される。前記それぞれのチップ領域１０２には単位半導体素子が形成される。
【００６４】
前記それぞれのチップ領域１０２に当る基板には単位半導体素子を構成する素子構造物（図示せず）が形成されており、前記素子構造物上には前記単位半導体素子を動作させるために電気的信号を入出力させるための複数の第１パッド１１０が具備される。前記第１パッド１１０は導電性物質からなり、前記第１パッド１１０周辺には前記第１パッド１１０を保護するためのパッシベーション膜（図示せず）が形成されている。前記第１パッド１１０には前記第１パッド１１０を電気的に保護するための保護回路（図示せず）を連結することができる。前記保護回路は抵抗体がグラウンドレベルと連結される構造を有する。前記抵抗体は抵抗またはダイオードを含む。
【００６５】
また、前記半導体素子を電気的にテストするために前記第１パッド１１０と接触するプローブ針が正常位置に接触しているかを確認するための第２パッド１０が具備される。
【００６６】
具体的に、前記第２パッド１０はプローブ針が接触するプローブ領域１０ａと、前記プローブ針が前記プローブ領域を離れて接触しているかをセンシングするために前記プローブ領域１０ａの端部位と接しているセンシング領域１０ｂと、で構成される。本実施例においての前記第２パッド１０は第１実施例で説明したプローブセンシングパッドと同一である。  従って、前記第２パッド１０に対する詳細な説明は省略する。
【００６７】
前記第２パッド１０のセンシング回路に含まれる抵抗体は前記第１パッド１１０の保護回路に含まれる抵抗体に比べて低い抵抗値を有することが望ましい。前記第２パッド１０は実際半導体素子の動作には関与せず単にプローブ針がプローブされた位置が正常であるかのみを確認するので前記抵抗を低くしても大きな問題はない。また、前記抵抗を低くすることによってプローブ位置不良に対するスクリン効果を増加させることができる。
【００６８】
前記第１パッド１１０と第２パッド１０は同一な大きさ及び同一なエッジ形状を有する。
【００６９】
前記第２パッド１０はチップ領域１０２内に具備される。前記第２パッド１０は前記第１パッド１１０と並んで位置することが最も望ましい。
【００７０】
前記第２パッド１０は前記基板に形成されたそれぞれの単位半導体素子内に少なくとも一個ずつ具備することができる。また、前記第２パッド１０は一つ以上の単位半導体素子からなるグループ内に１個ずつ具備することができる。
【００７１】
図１１では、前記単位半導体素子に前記第２パッド１０が１個具備された形状を示す。
【００７２】
図１２では、前記単位半導体素子に前記第２パッド１０が複数個具備された形状を示す。前記第２パッド１０を複数個具備する場合センシング能力は向上されるが、半導体素子内に第２パッド１０が占める面積が増加される。前記単位半導体素子に第２パッド１０が複数個が具備される場合、各第２パッド１０でのセンシング領域１０ｂの間隔ｄ３、ｄ４を異なるように形成することができる。前記センシング領域１０ｂの間隔ｄ３、ｄ４を異ならせる場合、プローブ針が第１及び第２パッド１１０、１０のどの部位に接触するかに関するより詳細な情報を知ることができる。
【００７３】
これを具体的に説明すると、単位半導体素子内に前記センシング領域１０ｂの大きさが異なる第２パッド１０が具備される場合、プローブ針はそれぞれの第２パッド１０にそれぞれ接触される。このとき、前記プローブ針は全部プローブ領域１０ａと接触するかまたは全部センシング領域１０ｂと接触することもできる。また、プローブ針は前記センシング領域１０ｂの間隔が大きい第２パッド（１０、図１２の下端第２パッド）ではセンシング領域１０ｂと接触し、前記センシング領域１０ｂの間隔が小さい第２パッド（１０、図１２の上端第２パッド）ではプローブ領域１０ａに接触することもできる。このように、プローブ針が前記センシング領域１０ｂの間隔によってプローブ領域１０ａまたはセンシング領域１０ｂに接触することを用いて前記プローブ針が第１及び第２パッド１１０、１０のどの部位に接触するかを間接的に知ることができる。
【００７４】
図１３では、２つ以上の単位半導体素子からなるグループ内に前記第２パッド１０が一つ具備された形状を示す。この場合、前記基板１００内に形成されている第２パッド１０の個数が減少される。前記第２パッド１０の個数が減少されることによって、前記第２パッド１０をテストするためのテスト設備の信号チャンネルを減少させることができる。
【００７５】
図１４に示すように、前記第２パッド１０のプローブ領域１０ａの下部面と下部バルク基板９０との間には絶縁膜パターン１３０のみが具備される。前記絶縁膜パターン１３０はシリコン酸化物からなることが望ましい。万一、前記第２パッド１０のプローブ領域１０ａの下部面にも半導体素子を成す素子構造部が形成されていると、前記第２パッド１０のプローブ針を接触する際下部の素子構造物にアタックが加えられることができる。
【００７６】
前記絶縁膜パターン１３０の側面には、バリア層パターン１３２が具備される。前記バリア層パターンは前記絶縁膜パターン１３０周辺に形成されている半導体素子構造物にプローブ針が浸透することを防止するための障壁パターンである。前記バリア層パターン１３２は前記絶縁膜パターン１３０に比べて堅固な物質からなる。例えば、バリア層パターン１３２は金属からなることができる。
【００７７】
（実施例８）
図１５に示すように、本発明の第８実施例による半導体素子の搭載された基板の平面図である。本発明の第８実施例は前記第７実施例と第２パッドのサイズを除いては同一である。
【００７８】
図１０に示すように、第２パッド１０はプローブ針の摺動方向と平行な方向の辺の長さが前記第１パッド１１０と同一である。前記第２パッド１０でプローブ針の摺動方向と垂直な方向の辺の長さはこれに対応する前記第１パッド１１０の辺の長さより小さく形成することができる。この場合、半導体素子で前記第２パッド１０が占める面積が減少される効果がある。
【００７９】
（実施例９）
図１６ないし図１８は本発明の第９実施例による半導体素子の搭載された基板の平面図である。本発明の第９実施例は前記第７実施例と比べて基板で第２パッドが形成される位置が異なる。
【００８０】
図１６ないし図１８に示すように、基板１００は半導体素子が形成されるためのチップ領域１０２、及び前記チップ領域とチップ領域との間に当るスクライブライン１０４で区分される。前記それぞれのチップ領域１０２には単位半導体素子（図示せず）が形成される。
【００８１】
前記チップ領域１０２に形成されている単位半導体素子に電気的信号を入出力させるための複数の第１パッド１１０が具備される。前記第１パッド１１０は導電性物質からなる。前記第１パッド１１０には前記第１パッド１１０を電気的に保護するための保護回路が連結されることができる。前記保護回路は抵抗体及び前記抵抗体がグラウンドレベルと連結される構造を有する。
【００８２】
また、プローブ針が接触するプローブ領域１０ａ及び前記プローブ針が前記プローブ領域１０ａを離れて接触しているかをセンシングするために前記プローブ領域１０ａの端部位と接しているセンシング領域１０ｂを含む第２パッド１０が具備される。前記第２パッド１０は前記第１実施例のプローブセンシングパッドと同一であるので詳細な説明は省略する。
【００８３】
前記第２パッド１０はスクライブライン１０４に具備される。
【００８４】
具体的に、前記第２パッド１０は単位半導体素子に形成されている第１パッド１１０と並ぶように前記スクライブライン１０４に形成されることができる。前記第２パッド１０は基板に隣接する２つの単位半導体素子の間に当るスクライブライン１０４に少なくとも一つずつを具備することができる。また、前記第２パッド１０は一つ以上の単位半導体素子からなる。各グループの境界に当るスクライブライン１０４に一つずつを具備することができる。
【００８５】
図１６では、並んでいる２つの単位半導体素子に当るスクライブライン１０４に第２パッド１０が１つ具備された形状を示す。
【００８６】
図１７では並んでいる２つの単位半導体素子の間に当るスクライブライン１０４に第２パッド１０が複数個具備された形状を示す。
【００８７】
図１８では、単位半導体素子からなる各グループの境界に当るスクライブライン１０４領域に第２パッド１０が１個ずつ具備された形状を示す。
【００８８】
前記スクライブライン１０４に形成される第２パッド１０は前記第１パッド１１０と同一のエッジ形状及び大きさを有する。
【００８９】
前記のように、第２パッド１０をスクライブライン１０４に形成する場合チップ領域内の面積を占めないという長所がある。また、基板を後続工程によって組立てる場合前記スクライブライン１０４は切られるので最終組立てられた半導体素子の形状は変わらない。
【００９０】
（実施例１０）
図１９は本発明の第１０実施例による半導体素子が搭載された基板の平面図である。本発明の第１０実施例は前記第９実施例と第２パッドの大きさを除いては同一である。
【００９１】
図１９に示すように、第２パッド１０はプローブ針の摺動方向と平行な方向（Ｙ方向）の長さが前記第１パッド１１０と同一である。前記プローブ針の摺動方向と垂直な方向（Ｘ方向）の長さは前記第１パッド１１０より小さく形成されることができる。本実施例は、前記スクライブラインのＸ方向の長さが前記第１パッド１１０のＸ方向の辺の長さに比べて小さい場合適用することができる。
【００９２】
（実施例１１）
図２０は本発明の第１１実施例による半導体素子が搭載された基板の平面図である。図２１は本実施例の半導体素子に形成された第２パッドの断面図である。
【００９３】
図２０に示すように、基板１００は半導体素子が形成されるためのチップ領域１０２、及び前記チップ領域１０２とチップ領域１０２との間に当るスクライブライン１０４で区分される。前記それぞれのチップ領域１０２には単位半導体素子が形成される。
【００９４】
前記それぞれのチップ領域１０２に当る下部バルク基板には単位半導体素子を構成する素子構造物（図示せず）が形成されており、前記素子構造物上には前記単位半導体素子を動作させるために前記素子構造物に電気的信号を入出力させるための複数の第１パッド２１０が具備される。前記第１パッド２１０は導電性物質からなり、前記第１パッド２１０周辺には前記第１パッド２１０を保護するためのパッシベーション膜（図示せず）が形成されている。前記第１パッド２１０には前記第１パッド２１０を電気的に保護するための保護回路（図示せず）が連結されることができる。前記保護回路は抵抗体及び前記抵抗体がグラウンドレベルと連結される構造を有する。前記抵抗体は抵抗またはダイオードを含む。
【００９５】
また、前記半導体素子を電気的にテストするために前記第１パッド２１０と接触するプローブ針が正常位置で接触しているかを確認するための第２パッド２０が具備される。
【００９６】
具体的に、前記第２パッド２０はプローブ針が接触するプローブ領域と、前記プローブ針が前記プローブ領域２０ａを離れて接触しているかをセンシングするために前記プローブ領域の端部位と接しているセンシング領域２０ｂとで構成される。本実施例においての前記第２パッド２０は第３実施例で説明したプローブセンシングパッドと同一である。従って、前記第２パッド２０に対する詳細な説明は省略する。
【００９７】
前記第２パッド２０のプローブ領域２０ａの下部面と下部面バルク基板９０との間には半導体素子構造物１３０が形成されている。前記第２パッド２０のプローブ領域２０ａが絶縁物質に比べて堅固な特徴を有する導電物質から形成されるので、プローブする際加えられるアタックによって前記プローブ領域２０ａ下に半導体素子構造物１３０が損傷されることを最少化することができる。前記第１パッド及び第２パッド表面部位を除いた残りの部位には通常ポリイミド物質からなるパッシベーション膜２６が形成されている。
【００９８】
図示していないが、前記プローブ領域２０ａ下部面と基板との間に半導体素子構造物１３０が形成されなく導電性パターンまたは絶縁パターンに形成することもできる。
【００９９】
前記第１パッド２１０と第２パッド２０は同一の大きさ及び同一のエッジ形状を有する。図示していないが、他の形態として、前記第２パッド２０は前記第２パッドを成す辺のＹ方向の長さのみを前記第１パッド２１０と同一に形成することができる。
【０１００】
前記第２パッド２０はチップ領域１０２内に具備することができる。図示されたように、前記第２パッド２０は前記基板１００に形成されたそれぞれの単位半導体素子内に少なくとも一つずつを具備することができる。図示していないが、他の形態として、前記第２パッド２０は一つ以上の単位半導体素子からなるグループ内に１個ずつを具備することができる。
【０１０１】
他の形態に、前記第２パッド２０はスクライブライン２０４にも具備されることができる。前記第２パッド２０は基板１００に形成された、並んでいる２つの単位半導体素子の間に当るスクライブライン２０４領域に少なくとも一つずつを具備することができる。また、前記第２パッド２０は一つ以上の単位半導体素子からなる各グループの境界に当るスクライブライン２０４領域に一つずつを具備することができる。
【０１０２】
（実施例１２）
図２２は本発明の第１２実施例による半導体素子の搭載された基板の平面図である。図２３は本実施例の半導体素子に形成された第２パッドの断面図である。
【０１０３】
図２２に示すように、基板１００は半導体素子が形成されるためのチップ領域１０２、及び前記チップ領域１０２とチップ領域との間に当るスクライブライン１０４で区分される。前記それぞれのチップ領域１０２には単位半導体素子が形成される。
【０１０４】
前記チップ領域１０２に形成されている単位半導体素子に電気的信号を入出力させるための複数の第１パッド３１０が具備される。前記第１パッド３１０は導電性物質からなる。前記第１パッド３１０には前記第１パッド３１０を電気的に保護するための保護回路を連結することができる。前記保護回路は抵抗体及び前記抵抗体がグラウンドレベルと連結される構造を有する。
【０１０５】
また、プローブ針が接触しているプローブ領域４２、及び前記プローブ針が前記プローブ領域４２を離れて接触しているかをセンシングするために前記プローブ領域４２の端部位と接しているセンシング領域４４を含む第２パッド４０が具備される。前記第２パッド４０は前記第５実施例のプローブセンシングパッドと同一なので詳細な説明は省略する。
【０１０６】
図２３に示すように、前記第２パッド４０のプローブ領域４２の下部面と下部面バルク９０との間には半導体素子構造物１３０が形成されている。前記プローブ領域４２の第２領域４２ｂは絶縁物質に比べて堅固な物質から形成されるので、前記プローブ領域４２の下に半導体素子構造物１３０が形成されてもプローブ針の接触による圧力で前記半導体素子構造物１３０にアタックが加えられることを最小化することができる。前記第１パッド３１０及び第２パッド４０表面を除いた残りの部位には通常ポリイミド物質からなるパッシベーション膜４８が形成されている。
【０１０７】
図示していないが、前記プローブ領域４２下部面と下部バルク基板９０との間に半導体素子構造物１３０が形成されず導電性パターンまたは絶縁パターンに形成することもできる。
【０１０８】
前記第１パッド３１０と第２パッド４０は同一の大きさ及び同一のエッジ形状を有することができる。
【０１０９】
他の形態で、前記第２パッド４０は前記第２パッド４０を成す辺のＹ方向長さのみが前記第１パッド３１０と同一に形成することもできる。
【０１１０】
前記第２パッド４０はチップ領域１０２内に具備することができる。前記第２パッド４０は前記基板１００に形成されたそれぞれの単位半導体素子内に少なくとも一個ずつを具備することができる。または、前記第２パッド４０は一つ以上の単位半導体素子からなるグループ内に１個ずつを具備することもできる。
【０１１１】
他の形態で、前記第２パッド４０はスクライブライン１０４に具備することができる。前記第２パッド４０は基板１００に形成された、並んでいる２つの単位半導体素子の間に当るスクライブライン１０４領域に少なくとも一つずつを具備することができる。また、前記第２パッド４０は一つ以上の単位半導体素子からなる各グループの境界に当るスクライブライン１０４領域に１個ずつを具備することもできる。
【０１１２】
（実施例１３）
図２４に示すように、本発明の第１３実施例による半導体素子の搭載された基板の平面図である。本発明の第１３実施例は実施例４のプローブパッドと同一な第２パッド３０が具備される。
【０１１３】
図２４に示すように、前記第２パッド３０はチップ領域１０２内に具備することができる。前記第２パッド３０は前記基板１００に形成されたそれぞれの単位半導体素子内に少なくとも一個ずつを具備することができる。
【０１１４】
また、前記第２パッド３０は一つ以上の単位半導体素子からなるグループ内に１個ずつを具備することもできる。
【０１１５】
他の形態で、前記第２パッド３０はスクライブライン１０４に具備することができる。前記第２パッド３０は基板１００に形成された、並んでいる２つの単位半導体素子の間に当るスクライブライン１０４領域に少なくとも一つずつを具備することができる。または、前記第２パッド３０は一つ以上の単位半導体素子からなる各グループの境界に当るスクライブライン１０４領域に一個ずつを具備することもできる。
【０１１６】
以下、前記実施例７ないし１３で説明した基板に搭載されている半導体素子を検査する方法について説明する。
【０１１７】
通常、ファブアウトＦａｂ  ｏｕｔされた半導体素子はＥＤＳを通じて各半導体素子を電気的に検査する。これのために、各半導体素子のパッドにプローブ針を接触させることで前記パッドに信号を入出力する。
【０１１８】
一般に、半導体素子のパッドと接触する部位であるプローブ針の先はＬ字形状を有し、プローブチップの傾斜によって前記プローブ針と前記パッドとの接触面積が異なる。ところで、前記プローブチップの傾斜が緩慢になるなどのプローブカードの不良が発生したり、または前記プローブ針とパッド間のアラインが不良な場合には、前記プローブ針が前記パッドで前記プローブ針の摺動方向と平行なエッジ部位に接触してアタックを加えるプローブ不良が発生される。そのため、以下で説明する半導体素子の検査工程にはプローブ針とパッドが接触された位置が正常であるかを検査する過程が含まれる。
【０１１９】
図２５は半導体素子検査過程を示す流れ図である。図２７はプローブカードで同時に４つの単位半導体素子をプローブされた状態を示す平面図である。
【０１２０】
図２５及び図２７に示すように、半導体素子に電気的信号を入出力するための第１パッド１１０、及びプローブ領域１０ａと前記プローブ領域１０ａの端部位にセンシング領域１０ｂを含む第２パッドにそれぞれプローブ針１５０を接触させる（Ｓ１０）。
【０１２１】
具体的に、複数のプローブ針１５０が具備されるプローブカードを基板とアラインし（一直線に合わせる）、前記完成された基板１００に形成されている第１及び第２パッド１１０、１０にプローブ針を接触させる。このとき、前記プローブカードのプローブ針１５０は一つ以上の単位半導体素子に形成されている第１及び第２パッド１１０、１０を同時にプローブする。前記プローブされている単位半導体素子は後続工程を通じて同時に検査される。
【０１２２】
前記第２パッド１０に接触したプローブ針１５０が前記センシング領域１０５ｂと接触したかを検査する（Ｓ１２）。
【０１２３】
前記検査工程を見ると、まず、プローブ針１５０を通じて前記第２パッド１０に選択的に電流をパルシングする（流す）。前記電流がパルシングされた第２パッド１０から電圧を測定する。このとき、前記プローブ針１５０が前記第２パッド１０のプローブ領域１０ａと接触されている場合と、前記第２パッド１０のセンシング領域１０ｂに接触されている場合に測定される電圧レベルが大きな差異を示す。前記プローブ針１５０が前記プローブ領域１０ａに接触する場合測定されることができる電圧レベルを設定し、測定された電圧レベルが前記設定された電圧レベル範囲を離れる場合前記プローブ針１５０とセンシング領域１０ｂが互いに接触したこととして判断する。このとき、プローブされた第２パッド１０のうちいずれか一つで設定された範囲を離れた場合にも不良として判定する。
【０１２４】
前記プローブ針１５０を通じて前記第２パッド１０に選択的に電流をパルシングする際、電気的信号を入出力する独立されたチャンネルを使用して電流をパルシングすることができる。しかし、電気的信号を入出力するためのチャンネルが不足する場合には、前記第１パッド１１０のうちいずれか一つのパッドに電気的信号を入出力するチャンネルを共通で使用して前記第２パッド１０に電流をパルシングすることもできる。
【０１２５】
前記では、電流をパルシングし電圧レベルを測定したが、反対に電圧を印加し電流を測定してプローブ位置の不良を検査する方法も可能であることを示す。
【０１２６】
前記検査結果、前記プローブ針１５０が前記第２パッド１０にセンシング領域１０ｂと接触される場合Ｓ１４には、前記プローブカードと第１及び第２パッド１１０、１０のアライン状態を補正する（Ｓ１６）。これのために、前記接触されたプローブ針１５０を前記第１及び第２パッド１１０、１０から分離する。前記第１パッド１１０及び前記第２パッド１０とプローブ針１５０を再度アラインする。続いて、前記プローブ針１５０を前記第１パッド１１０及び第２パッド１０と再接触させた後検査を遂行する（Ｓ１０、Ｓ１２）。以後、前記１次テストＳ１８を進行する。
【０１２７】
反面、前記プローブ針１５０が前記第２パッド１０プローブ領域１０ａに正常的に接触された場合Ｓ１４には、すぐ前記半導体素子を１次テストする（Ｓ１８）。
【０１２８】
前記１次テストはバーンイン（ｂｕｒｎ−ｉｎ）、プリレーザーテスト及びポストレーザーテストのうちいずれか一つであることができる。
【０１２９】
前記１次テストが完了されると、前記接触されたプローブ針１５０を前記第１及び第２パッド１１０、１０から分離する。前記半導体素子の１次テストを完了した後、レーザーリペア工程または２次テストをさらに実施することができる。これのために、前記プローブカードと前記第１パッド及び第２パッドをアラインする。続いて、前記プローブ針１５０を前記第１パッド１１０及び第２パッド１０と再接触させる（Ｓ２０）。
【０１３０】
次に、以前の工程の際前記プローブ針が前記第２パッドのセンシング領域と接触したことがあるかをまず確認する（Ｓ２２）。前記１次テスト工程の際前記プローブ針１５０が前記第２パッド１０のセンシング領域１０ｂと接触した場合には、前記センシング領域１０ｂがアタックを受け前記センシング領域１０ｂの形状が異なることがある。従って、前記１次テスト工程の際前記プローブ針１５０が第２パッド１０のセンシング領域１０ｂと接触した場合には前記プローブ位置に対する検査結果を完全に信頼することはできない。
【０１３１】
前記１次テスト工程の際、前記プローブ針１５０が前記第２パッド１０のセンシング領域１０ｂと接触した場合には前記プローブ針１５０が前記第２パッドと接触するかを工程を省略し２次テストを進行する（Ｓ３０）。
【０１３２】
反面、前記１次テストの際前記プローブ針１５０が前記第２パッド１０のセンシング領域１０ｂと接触しないで正常位置で接触された場合には、前記プローブ針１５０が前記第２パッド１０のセンシング領域１０ｂと接触するかを検査する（Ｓ２４）。
【０１３３】
次に、前記検査結果前記プローブ針１５０が前記第２パッド１０のセンシング領域１０ｂと接触されない場合に限って２次テストを実施する（Ｓ３０）。万一、前記検査結果前記第２パッド１０のセンシング領域１０ｂが前記プローブ針１５０と接触する場合Ｓ２６にはプローブカードとパッドのアライン状態を補正し（Ｓ２８）、再接触させた後検査工程を反復実施する（Ｓ２０、Ｓ２２）。
【０１３４】
図２６は半導体素子検査過程を示す他の形態の流れ図である。
【０１３５】
図２６の工程過程は１次テスト以前までの工程は前記図２５と同一である。前記図２５を参照にして説明したのと同一な過程を実施して前記１次テストが完了されると、前記接触されたプローブ針１５０を前記第１及び第２パッド１１０、１０から分離する。前記半導体素子の１次テストを完了した後、レーザーリペア工程または２次テストをさらに実施することができる。これのために、前記プローブカードと前記第１パッド及び第２パッドをアラインする。続いて、前記プローブ針１５０を前記第１パッド１１０及び第２パッド１０と再接触させる（Ｓ２０）。
【０１３６】
前記プローブ針が前記第２パッドのセンシング領域と接触するかを検査する（Ｓ４０）。前記検査結果、前記プローブ針が前記第２パッド１０のセンシング領域１０ｂと接触されない場合には（Ｓ４２）、すぐ２次テストを実施する（Ｓ４８）。
【０１３７】
前記検査結果、前記プローブ針が前記第２パッド１０のセンシング領域１０ｂと接触した場合には（Ｓ４２）、以前の工程の際前記プローブ針が前記第２パッドのセンシング領域と接触したことがあるかをまず確認する。
【０１３８】
前記１次テスト工程の際前記プローブ針１５０が前記第２パッド１０のセンシング領域１０ｂと接触した場合には（Ｓ４４）、前記プローブ針が前記第２パッド１０のセンシング領域１０ｂと接触されるかを確認する工程を省略しすぐ２次テストを進行する（Ｓ４８）。
【０１３９】
反面、前記１次テストの際プローブ針１５０が前記第２パッド１０のセンシング領域１０ｂと接触せず正常位置で接触した場合には（Ｓ４４）、前記プローブカードとパッドのアライン状態を補正し（Ｓ４６）、再接触された後検査工程を反復実施する（Ｓ２０、Ｓ４０）。
【０１４０】
以下、前記実施例７ないし１３の基板に搭載されている半導体素子を検査する方法に対する具体的な実施例を説明する。
【０１４１】
（実施例１４）
図２８及び図２９は本発明の第１４実施例による半導体素子の搭載された基板の半導体素子検査方法のうち一部工程を説明するための平面図である。本実施例の方法は実施例７、８、９、１０、１２及び１３の半導体素子検査の際同一に適用することができる。
【０１４２】
まず、半導体素子検査の際プリレーザーテスト過程に対して説明する。
【０１４３】
半導体素子に電気的信号を入出力するための第１パッド、及びプローブ領域と前記プローブ領域の端部位にセンシング領域を含む第２パッドにそれぞれプローブ針を接触させる。具体的に、複数のプローブ針が具備されるプローブカードを基板とアラインし、前記基板に形成されている第１及び第２パッドにプローブ針を接触させる。このとき、前記プローブカードのプローブ針は１個以上の単位半導体素子に形成されている第１及び第２パッドを同時にプローブする。前記プローブされている単位半導体素子は後続工程を通じて同時に検査される。
【０１４４】
前記第１パッドと前記プローブ針が電気的に連結されているかを確認するためのオープン／ショートテスト工程を実施する。
【０１４５】
オープン／ショートテスト工程で不良が発生しないと、前記第２パッドに接触したプローブ針が前記センシング領域と接触されているかを検査する。前記プローブ針が前記プローブ領域と接触せず前記センシング領域と接触する場合、前記プローブカードと前記第１及び第２パッドが互いに正常位置で接触しないこととしてみることができる。以下、前記検査工程を具体的に説明する。
【０１４６】
図２８及び図２９に示すように、前記プローブ針１５０を通じて前記第２パッド１０に選択的に−１０ないし−５００μＡの範囲内の一定電流をパルシングする。前記パルシング工程の際限界電圧レベルを設定する。限界電圧レベルは−３ないし−５Ｖ範囲内で設定することができる。前記プローブ針を通じて前記第２パッド１０に選択的に電流をパルシングする際、電気的信号を入出力する独立されたチャンネル４を使用する。
【０１４７】
前記電流がパルシングされた第２パッド１０から電圧を測定する。
【０１４８】
万一、図２８に示されたように、前記プローブ針１５０がプローブ領域１０ａと接触される場合には、前記プローブ針は前記第１及び第２パッド１１０、１０の正常位置で接触することと判定することができる。この場合、前記プローブ領域１０ａは電気的に連結されている部分がないのでフローティング状態になる。従って、前記−１０ないし−５００μＡの範囲内の一定電流をパルシングする際限界電圧レベル近くまで負の電圧に下降するようになる。
【０１４９】
反面、図２９に示されたように、前記プローブ針１５０が前記センシング領域１０ｂと接触される場合には前記プローブ針１５０は前記第１及び第２パッド１１０、１０のエッジ部位に傾いて接触することとして判定することができる。この場合、前記センシング領域１０ｂは導電物質からなるので、前記センシング回路１４を経て電流が流れるようになる。従って、前記センシング回路１４の抵抗が小さい場合には電圧レベルは０Ｖ近くまで増加される。さらに、前記センシング領域１０ｂが抵抗体の連結されていない状態でグラウンドレベルと連結されている場合にはさらに０Ｖに近くなる。
【０１５０】
前記測定された電圧が設定された範囲を離れる場合、前記センシング領域１０ｂと接触したこととして判断する。例えば、前記電圧測定結果−２００ｍＶないし−６０００ｍＶである場合センシング領域と接触しないこととして判断する。しかし、前記判断基準となる電圧の範囲はパルシング電流、センシング回路内に含まれた抵抗体の大きさなどによって異なるので前記範囲に限定されることではない。
【０１５１】
前記プローブ針１５０が前記第２パッド１０にセンシング領域１０ｂと接触されない場合には、正常位置に接触されたこととして判断しすぐ前記半導体素子に対する１次テスト工程を実施する。前記１次テスト工程に含まれるアイテムは例えば、スタンバイ電流テスト、動作電流テスト、動作テスト、漏洩電流テストなどを挙げることができる。
【０１５２】
前記プローブ針１５０が前記第２パッド１０にセンシング領域１０ｂと接触される場合には、前記半導体素子を１次テストする以前にプローブカードと第１及び第２パッド１１０、１０のアライン状態を補正しなければならない。これのために、前記接触されたプローブ針１５０を前記第１及び第２パッド１１０、１０から分離する。前記第１パッド１１０及び前記第２パッド１０とプローブカードを再度アラインする。続いて、前記プローブ針１５０を前記第１パッド及び第２パッド１１０、１０と再接触する。以後、前記半導体素子に対する１次テスト工程を実施する。
【０１５３】
前記１次テスト工程が完了されると、前記プローブ針１５０と前記第１及び第２パッド１１０、１０を分離する。
【０１５４】
前記説明したプリレーザーテスト過程が終わると、前記テストで非正常に分類されたチップのうちリペア可能なチップをリペアするレーザーリペア工程を実施する。
【０１５５】
前記レーザーリペア工程が完了されると、前記リペアが正常的に実施されるかを確認するためのポストレーザーテスト工程を実施する。前記ポストレーザーテスト工程はリペアを実施したチップのみを選んで正常及び非正常可否を確認する工程である。
【０１５６】
前記ポストレーザーテスト工程段階は、前記プリレーザーテスト工程段階と非常に類似する。従って、重複される説明は省略する。
【０１５７】
前記第１パッド１０と前記プローブ針１５０が電気的に連結されているかを確認するためのオープン／ショートテスト工程を実施する。
【０１５８】
オープン／ショートテスト工程で不良が発生しないと、まず、プローブ針１５０と接触している第１及び第２パッド１１０、１０が以前の前記プリレーザーテスト工程でプローブ位置検査の際不良が発生したかの可否を確認する。
【０１５９】
万一、前記プリレーザーテスト工程の際、前記プローブ針１５０と前記第２パッド１０のセンシング領域１０ｂが接触する場合には、すぐ２次テストを実施する。前記２次テストは前記プリレーザーテスト工程の１次テストと同一に実施する。
【０１６０】
反面、前記プリレーザーテスト工程の際、前記プローブ針と前記第２パッド１０のプローブ領域１０ａが正常的に接触した場合には、前記第２パッド１０に接触したプローブ針１５０が前記センシング領域１０ｂと接触されているかを検査する。前記検査の細部段階は前記プリレーザーテスト工程と同一である。
【０１６１】
前記検査結果、前記プローブ針１５０が前記第２パッド１０のセンシング領域１０ｂと接触されない場合には正常位置で接触したこととして判断しすぐ前記半導体素子に対する２次テスト工程を実施する。しかし、前記プローブ針１５０と前記第２パッド１０にセンシング領域１０ｂが接触される場合には、前記プローブカードと第１及び第２パッド１１０、１０のアライン状態を補正した後再接触させた後２次テスト工程を実施する。
【０１６２】
続いて、前記プリレーザーテスト工程及びポストレーザーテスト工程で正常的な半導体素子として判定されたチップに対して最終テスト工程を実施する。
【０１６３】
前記最終テスト工程も前記ポストレーザーテスト工程と同一な工程順序に実施する。具体的に、前記最終テスト工程は前記オプンショートテスト及びプローブカードのライン状態を検査する工程を前記ポストレーザーテスト工程と同一に実施する。前記工程を完了した後実際的な電気的テスト工程である３次テストを実施する。前記３次テストは前記１次及び２次テスト工程と各アイテムをテストする条件が異なる。
【０１６４】
前記過程を通じて半導体素子を検査するためのＥＤＳ工程を完了する。
【０１６５】
（実施例１５）
図３０は本発明の第１５実施例による半導体素子の搭載された基板の半導体素子検査方法のうち一部工程を説明するための断面図である。本実施例の方法は実施例７、８、９、１０、１２及び１３の半導体素子検査の際同一に適用することができる。
【０１６６】
本実施例はパッドとプローブ針の接触位置を検査する段階を除いては前記第１４実施例の方法と同一である。従って、前記接触位置を検査する段階にのみを説明する。
【０１６７】
前記第１４実施例で説明したように、半導体素子に電気的信号を入出力するための第１パッド、及びプローブ領域と前記プローブ領域の端部位にセンシング領域を含む第２パッドにそれぞれプローブ針が接触されている。
【０１６８】
図３０に示すように、前記プローブ針１５０を通じて前記第１パッド１１０に電気的信号を入出力するための複数のチャンネルＣＨ１、ＣＨ２、ＣＨ３が具備される。前記チャンネルはそれぞれの第１パッド１１０に１個ずつ電気的に連結される。前記第１パッド１１０のうちいずれか一つに連結されているチャンネルＣＨ３は前記第２パッド１０と接触されたプローブ針１５０と共通に連結される。前記第２パッド１０と連結されているチャンネルは共通チャンネルＣＨ３として説明する。
【０１６９】
前記第２パッド１０と電気的に連結されている共通チャンネルＣＨ３を使用し、前記プローブ針１５０を通じて前記第２パッド１０に選択的に−１０ないし−５００μＡの範囲内の一定電流をパルシングする。前記パルシング工程の際限界電圧レベルを設定する。限界電圧レベルは−３ないし−５Ｖ範囲内で設定することができる。前記センシングチャンネルを使用して電流をパルシングする場合、前記第２パッド１０だけではなく前記センシングチャンネルと連結される第１パッド１１０にも電流が印加される。
【０１７０】
前記電流がパルシングされた第２パッドから電圧を測定する。
【０１７１】
前記第１パッド１１０に印加された電流は保護回路１１２を経てグラウンドに流れるようになる。また、前記プローブ針１５０が第２パッド１０のプローブ領域１０ａと接触される場合には、前記プローブ領域１０ａは電気的に連結されている部分がないのでフローティング状態になる。
【０１７２】
反面、前記プローブ針１５０が第２パッド１０のセンシング領域１０ｂと接触される場合には、前記電流はセンシング回路を経てグラウンドに流れるようになる。この場合、前記第１パッド１１０及び第２パッド１０にそれぞれ電流パスが出来て前記プローブ針１５０が第２パッド１０のプローブ領域と接触される場合に比べて電圧レベルがさらに０に近くなる。
【０１７３】
このように、電圧レベルの差異を用いて正常位置で接触された場合の電圧レベルの範囲を設定する。前記測定された電圧が設定された範囲を離れる場合、前記センシング領域と接触したこととして判断する。
【０１７４】
本実施例の方法として接触位置を検査する場合は、前記半導体素子で第１パッドの保護回路に具備される抵抗体に比べて前記第２パッドのセンシング回路に具備される抵抗体の抵抗値がさらに低く形成されていることが接触位置を検査することにより適合する。
【０１７５】
前記プローブカードと基板が互いに正常位置で接触したかを検査する工程の以外には前記第１４実施例と同一に実施する。
【０１７６】
（実施例１６）
以下、本発明の第１６実施例による半導体素子の搭載された基板の半導体素子検査方法を説明する。本実施例の方法は実施例１１の半導体素子検査の際適用することができる。
【０１７７】
本実施例はパッドとプローブ針の接触位置を検査する段階を除いては前記第１４実施例の方法と同一である。従って、前記接触位置を検査する段階のみを説明する。
【０１７８】
前記実施例１４で説明したように、半導体素子に電気的信号を入出力するための第１パッド２１０、及びプローブ領域と前記プローブ領域の端部位にセンシング領域を含む第２パッド２０にそれぞれプローブ針が接触されている。
【０１７９】
前記プローブ針を通じて前記第２パッド２０に選択的に−１０ないし−５００μＡの範囲内の一定電流をパルシングする。前記パルシング工程の際限界電圧レベルを設定する。限界電圧レベルは−３ないし−５Ｖ範囲内で設定することができる。前記プローブ針を通じて前記第２パッド２０に選択的に電流をパルシングする際、電気的信号を入出力する独立されたチャンネルを使用する。
【０１８０】
前記電流がパルシングされた第２パッド２０から電圧を測定する。
【０１８１】
万一、前記プローブ針がプローブ領域２０ａと接触される場合には、前記プローブ領域２０ａが導電物質からなるので前記プローブ領域２０ａと連結されている前記センシング回路（２４、図６参照）を通じてグラウンドレベルに電流が流れるようになる。従って、前記センシング回路２４の抵抗が小さい場合には電圧レベルが０Ｖ近くまで増加される。さらに、前記センシング領域２０ｂに抵抗が連結されない状態にグラウンドレベルと連結されている場合にはより０Ｖに近くなる。
【０１８２】
反面、前記プローブ針がセンシング領域２０ｂと接触される場合には前記センシング領域２０ｂが絶縁物質からなり電気的に連結されている部分がないのでフローティング状態になる。そのため、前記−１０ないし−５００μＡの範囲内の一定電流をパルシングする際限界電圧レベル近所まで負の電圧に下降するようになる。
【０１８３】
このような電圧レベルの差異を用いて正常位置に接触された場合の電圧レベルの範囲を設定する。前記測定された電圧が設定された範囲を離れる場合、前記センシング領域と接触したこととして判断する。
【０１８４】
他の方法で、前記第１パッド２１０のうちいずれか一つに連結されているチャンネルを前記第２パッド２０と接触されたプローブ針と電気的に連結させ前記チャンネルを共通に使用することもできる。このときも、同一の方法で前記プローブカードと基板が互いに正常位置で接触したかを検査することができる。
【０１８５】
前記プローブカードと基板が互いに正常位置で接触したかを検査する工程以外には前記第１４実施例と同一に実施する。
【０１８６】
（実施例１７）
図３１は本発明の実施例による半導体素子テスターを示すブロック図である。
【０１８７】
半導体素子テスター４００は大きくプローブカードを取り付けるためのプローブカード装着部４０２が具備される。装着されるプローブカードは基板の半導体素子に形成されている第１パッド及び第２パッドとプローブ針が接触するように形成される。基板に形成されている半導体素子が異なる場合、前記素子内に形成されているパッドの位置及びサイズが異なる。従って、前記テストしようとする半導体素子が変更された場合これに適合したプローブカードを再装着することができるように構成されている。
【０１８８】
テスト対象半導体素子のテストアイテム別に各テスト条件が貯蔵されているテストプログラム４０４が具備される。前記テストプログラム部４０４によって前記テスト対象半導体素子に適合したプログラムを呼び出してテストを進行することができる。
【０１８９】
前記半導体素子に電気的信号を入出力するための第１パッド、及び前記第１パッドに接触されたプローブ針のアライン状態を検査するための第２パッドにそれぞれ電気的信号を印加する信号印加部４０６が具備される。前記信号印加部４０６は前記テストプログラム４０４に貯蔵されている各テスト条件通り前記半導体素子に形成された第１及び第２パッドに電気的な信号を印加する。前記信号印加部４０６は前記第１及び第２パッドに電気的信号を印加し出力するための複数のチャンネルを含む。前記チャンネルは少なくとも一つの半導体素子内に具備される第１パッドの有効個数と同一な個数分だけ具備されなければならない。ここで、前記第１パッドの有効個数は各テストアイテムを進行する際少なくとも一度以上の信号の入出力が要求される第１パッドの個数を意味する。
【０１９０】
前記第１及び第２パッドから出力される電気的信号を測定する信号測定部４０８が具備される。
【０１９１】
前記信号測定部４０８から測定された結果の入力を受け、半導体素子のテスト信号可否を指示する制御部３１０が具備される。
【０１９２】
例えば、信号測定部４０８は前記プローブ針が正常位置に接触しているかを確認するために前記第２パッドから電圧レベルを測定する。次に、前記制御部３１０は前記電圧レベルが設定された範囲を離れない場合に限って半導体素子のテスト進行可否を指示する。
【０１９３】
前記説明した半導体素子テストを使用して、前記プローブ針が正常位置で接触しているかを確認した後動作関連及び電流関連テストを進行することができる。
【０１９４】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【産業上の利用可能性】
【０１９５】
本発明は、半導体素子を検査する工程で利用することができる。
【図面の簡単な説明】
【０１９６】
【図１】本発明の第１実施例によるプローブパッドを示す平面図である。
【図２】図１に示されたプローブパッドを示す断面図である。
【図３】図１に示されたプローブパッドの他の形態の断面図である。
【図４】図１に示されたプローブパッドの他の形態の断面図である。
【図５】本発明の第２実施例によるプローブパッドを示す平面図でる。
【図６】本発明の第３実施例によるプローブパッドを示す平面図である。
【図７】本発明の第４実施例によるプローブパッドを示す平面図である。
【図８】本発明の第５実施例によるプローブパッドを示す平面図である。
【図９】図８に示しプローブパッドの断面図である。
【図１０】本発明の第６実施例によるプローブパッドを示す断面図である。
【図１１】本発明の第７実施例による半導体素子の搭載された基板の平面図である。
【図１２】本発明の第７実施例による半導体素子の搭載された基板の平面図である。
【図１３】本発明の第７実施例による半導体素子の搭載された基板の平面図である。
【図１４】図１１ないし１３に示された半導体素子で第２パッドの断面図である。
【図１５】本発明の第８実施例による半導体素子の搭載された基板の平面図である。
【図１６】本発明の第９実施例による半導体素子の搭載された基板の平面図である。
【図１７】本発明の第９実施例による半導体素子の搭載された基板の平面図である。
【図１８】本発明の第９実施例による半導体素子の搭載された基板の平面図である。
【図１９】本発明の第１０実施例による半導体素子の搭載された基板の平面図である。
【図２０】本発明の第１１実施例による半導体素子の搭載された基板の平面図である。
【図２１】本実施例の半導体素子に形成された第２パッドの断面図である。
【図２２】本発明の第１２実施例による半導体素子の搭載された基板の平面図である。
【図２３】本実施例の半導体素子に形成された第２パッドの断面図である。
【図２４】本発明の第１３実施例による半導体素子の搭載された基板の平面図である。
【図２５】半導体素子検査過程を示す流れ図である。
【図２６】半導体素子検査過程を示す他の流れ図である。
【図２７】プローブカードで半導体素子がプローブされた状態を示す平面図である。
【図２８】本発明の第１４実施例による半導体素子の搭載された基板の半導体素子検査方法のうち一部工程を説明するための平面図である。
【図２９】本発明の第１４実施例による半導体素子の搭載された基板の半導体素子検査方法のうち一部工程を説明するための平面図である。
【図３０】本発明の第１５実施例による半導体素子の搭載された基板の半導体素子検査方法のうち一部工程を説明するための断面図である。
【図３１】本発明の実施例による半導体素子テスターを示すブロック図である。
【符号の説明】
【０１９７】
１０、２０、４０      第２パッド
１０ａ、１５ａ、２０ａ、３０ａ      プローブ領域
１０ｂ、１５ｂ、２０ｂ、３０ｂ      センシング領域
３４      センシング回路
４２ａ      第１領域
４２ｂ      第２領域
４６      保護用絶縁膜
１００      基板
１０２      チップ領域
１０４      スクライブライン
１１０、２１０、３１０      第１パッド
１３０      絶縁膜パッド
１３２      バリア層パターン
１５０      プローブ針
３１０      制御部
４０４      テストプログラム部
４０６      信号印加部
４０８      信号測定部
【図１】
2005333128.tif 000003
【図２】
2005333128.tif 000004
【図３】
2005333128.tif 000005
【図４】
2005333128.tif 000006
【図５】
2005333128.tif 000007
【図６】
2005333128.tif 000008
【図７】
2005333128.tif 000009
【図８】
2005333128.tif 000010
【図９】
2005333128.tif 000011
【図１０】
2005333128.tif 000012
【図１１】
2005333128.tif 000013
【図１２】
2005333128.tif 000014
【図１３】
2005333128.tif 000015
【図１４】
2005333128.tif 000016
【図１５】
2005333128.tif 000017
【図１６】
2005333128.tif 000018
【図１７】
2005333128.tif 000019
【図１８】
2005333128.tif 000020
【図１９】
2005333128.tif 000021
【図２０】
2005333128.tif 000022
【図２１】
2005333128.tif 000023
【図２２】
2005333128.tif 000024
【図２３】
2005333128.tif 000025
【図２４】
2005333128.tif 000026
【図２５】
2005333128.tif 000027
【図２６】
2005333128.tif 000028
【図２７】
2005333128.tif 000029
【図２８】
2005333128.tif 000030
【図２９】
2005333128.tif 000031
【図３０】
2005333128.tif 000032
【図３１】
2005333128.tif 000033