(57)【要約】【課題】  動作が安定で、キャリア移動度が向上された有機半導体素子を提供する。【解決手段】  基板、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極及び保護膜を有する有機半導体素子であって、該ゲート絶縁層に接して結晶粒からなる有機半導体層が設けられ、該有機半導体層のゲート絶縁層に接する面における結晶粒の平均粒径が該有機半導体層のゲート絶縁層とは反対側の面における平均粒径よりも大きい有機半導体素子。有機半導体層のゲート絶縁層に接する面における結晶粒の平均粒径Ｄが１６０〜６００ｎｍであり、有機半導体層のゲート絶縁層とは反対側の面における結晶粒の平均粒径Ｅが５０〜１５０ｎｍである。【選択図】        なし【特許請求の範囲】
【請求項１】
基板、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極及び保護膜を有する有機半導体素子であって、該ゲート絶縁層に接して結晶粒からなる有機半導体層が設けられ、該有機半導体層のゲート絶縁層に接する面における結晶粒の平均粒径が該有機半導体層のゲート絶縁層とは反対側の面における平均粒径よりも大きいことを特徴とする有機半導体素子。
【請求項２】
前記有機半導体層の前記ゲート絶縁層に接する面における結晶粒の平均粒径Ｄが１６０〜６００ｎｍであり、該有機半導体層の該ゲート絶縁層とは反対側の面における結晶粒の平均粒径Ｅが５０〜１５０ｎｍであることを特徴とする請求項１に記載の有機半導体素子。
【請求項３】
前記平均粒径が異なる２種の結晶粒の平均粒径の比（Ｅ／Ｄ）が０．３〜０．７であることを特徴とする請求項１に記載の有機半導体素子。
【請求項４】
前記有機半導体層がアセン類から成ることを特徴とする請求項１乃至４のいずれかの項に記載の有機半導体素子。
【請求項５】
基板、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極及び保護膜を有する有機半導体素子の製造方法であって、有機半導体物質を蒸発源から蒸発させる真空蒸着法により有機半導体層を形成する蒸着工程を有し、該蒸着工程中に、該蒸発源の温度を上昇させることを特徴とする有機半導体素子の製造方法。
【請求項６】
前記蒸発源の温度上昇速度が３℃／ｍｉｎ乃至１０℃／ｍｉｎの範囲であることを特徴とする請求項５記載の有機半導体素子の製造方法。
【請求項７】
前記有機半導体層の成膜開始時の膜成長速度をＡ（Å／ｓ）とし、成膜終了時の膜成長速度をＢ（Å／ｓ）としたとき、下記（１）式に示される関係を満足することを特徴とする請求項５または６に記載の有機半導体素子の製造方法。
【数１】
2005064489.tif 000005
［ただし、０．１Å／ｓ≦Ａ≦１０Å／ｓ、５Å／ｓ≦Ｂ≦３０Å／ｓである。］
【請求項８】
請求項１乃至４のいずれかに記載の有機半導体素子により形成されたことを特徴とする有機半導体装置。
【請求項９】
請求項５乃至７のいずれかに記載の有機半導体素子の製造方法により作製された有機半導体素子により形成されたことを特徴とする有機半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体素子およびその製造方法に関し、特に有機薄膜トランジスタ（有機ＴＦＴ）、更に詳しくはキャリア移動度が向上したＴＦＴ及びこの有機ＴＦＴの製造方法に関する。
【背景技術】
【０００２】
有機ＴＦＴは一般に、一連の導電ゲート電極，ゲート絶縁層，能動（半導体）有機材料の薄い（厚さ１μｍ未満）層，および水平に間隔を置く２つの導電ストリップ（ソース電極とドレイン電極）によって構成される。このトランジスタは、ゲート電極に印加される電圧の極性に応じて、エンハンスメント・モードまたは空乏モードのいずれかで動作できる。
【０００３】
また、有機ＴＦＴの特徴は、低コストであること、原材料が豊富であること、およびスピン・コーティング（ｓｐｉｎ  ｃｏａｔｉｎｇ）や真空蒸着という単純な技術を用いることによって作製でき、また広域用途が可能であることが挙げられる。更に、有機ＴＦＴは、多結晶またはアモルファス・シリコンをベースにした従来の薄膜トランジスタ（３５０℃以上の加工温度が必要）に比べて、加工温度が低いという利点（通常２００℃未満）があり、一般に高温に弱い基板、例えばプラスチック基板上に作成することが可能となる。
【０００４】
このように、有機ＴＦＴの特徴としては、低コスト・プロセスの適用が可能、折り曲げ可能という特徴を持つ。こうした特徴を持つ有機ＴＦＴの応用例として、スマートカード、ＩＣタグやディスプレーが挙げられる。
【０００５】
これまで、有機ＴＦＴの開発は、そのキャリア移動度の値μが１０-4から１０-5ｃｍ2 ／Ｖｓと低いことからも分かるように、使用する有機材料の半導体特性が十分でないことによって阻まれてきた。
【０００６】
ここで、一般的な有機ＴＦＴは、ガラス基板、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極及び有機半導体膜の構成からなる。ゲート電極に印加する電圧（ゲート電圧、Ｖｇ）を変えることで、ゲート絶縁膜と有機半導体膜の界面の電荷量を過剰、或いは不足にし、ソース電極／有機半導体／ドレイン電極間を流れるドレイン電流値（Ｉｄ）を変化させ、スイッチングを行う。
【０００７】
有機ＴＦＴの性能を示す物理量として、移動度、オンオフ比、ゲート電圧しきい値が用いられる。移動度は、ＶＩｄとＶｇが線形関係にある飽和領域における、ＶＩｄ−Ｖｇ曲線の傾きに比例し、電流の流れ易さの度合いを示す。オンオフ比は、Ｖｇを変化させた時の最小Ｉｄと最大Ｉｄの強度比で表される。ゲート電圧しきい値は、前記飽和領域における、ＶＩｄ−Ｖｇ曲線に接する直線のＸ切片で定義され、スイッチングが起こるゲート電圧を示す。
【０００８】
有機半導体層としてペンタセンを用いた有機ＴＦＴの特性は、有機半導体薄膜の結晶粒径と相関がある。
例えば、非特許文献１には、有機半導体層としてペンタセンを真空蒸着法で成膜し、そのときの膜成長速度及び基板温度と移動度についての関係を調べている。それによると、膜成長速度が１〜３Å／ｓ程度の遅い膜成長速度の時が最も移動度が高いことを示している。このことは、低い膜成長速度によって良質な有機半導体層を得ることを目的としている。また、成膜条件を変えずにペンタセンの膜厚を変えた場合のＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）像を観察している。ここでは、薄い膜厚のときには、結晶粒が格子定数を反映して階段状に成長している。しかし、膜厚を厚くした場合は、この結晶粒が集合し、葉脈状になっていることを示している。この場合、結晶粒径が大きくなるが、結晶粒界も多く存在するため移動度が低くなることが懸念される。
【０００９】
また、非特許文献２には、オクタデシルトリクロロシラン（ＯＴＳ）を塗布した酸化シリコン（ＳｉＯ2 ）上に、基板温度が９０℃で成膜した第１層のペンタセンと、基板温度が室温で成膜した第２層のペンタセンの２層からなる有機半導体薄膜層により、高性能の有機ＴＦＴを得ることを開示している。ここで、２層のペンタセンを用いているのは、第１層のペンタセンでは結晶粒間の空隙が多く見られ、この空隙を埋めるために結晶粒の小さな第２層のペンタセンを成膜している。このことによって、高移動度の有機ＴＦＴを実現している。この場合、第１層のペンタセンを成膜した後に、冷却後、第２層のペンタセンを成膜しているため、製造プロセスが煩雑になるため、高コストになる懸念がある。
【非特許文献１】Ｙ．Ｙ．Ｌｉｎ，Ｄ，Ｊ，Ｇｕｎｄｌａｃｈ，Ｓ．Ｆ．Ｎｅｌｓｏｎ，ａｎｄ  Ｔ．Ｎ．Ｊａｃｋｓｏｎ，“ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ＯＮ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ”Ｖｏｌ．４４，Ｎｏ．８，ｐ．１３２５−１３３１、１９９７年
【非特許文献２】Ｙ．Ｙ．Ｌｉｎ，Ｄ．Ｊ．Ｇｕｎｄｌａｃｈ，Ｓ．Ｈ．Ｎｅｌｓｏｎ，ａｎｄ  Ｔ．Ｎ．Ｊａｃｋｓｏｎ，“ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ”Ｖｏｌ．１８，Ｎｏ．１２，ｐ．６０６−６０８、１９９７年
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記のように、有機半導体素子には、以下のような問題がある。
有機半導体素子の電界移動度に影響を与える要因として結晶粒径がある。チャネル長（ソース電極とドレイン電極間の距離）に比して結晶粒径が小さい場合、キャリアは、結晶粒界を越えて伝導しなければならない。このことによって移動度が減少する。しかも、結晶粒間に空隙が存在する場合は、移動度が一層低下する。本発明では、有機半導体素子のチャネルにあたるゲート絶縁層と有機半導体層の界面の有機半導体層の結晶粒間の空隙を少なくするものである。
【００１１】
つまり、本発明は、上記問題点を解決するためになされたものであり、大面積基板上に均一に作製でき、ゲート電極に印加する電圧によってドレイン電流を大きく変調させることができる有機半導体素子を提供するものである。
また、本発明は、大きな結晶粒径を有し、結晶粒界間に空隙が少ない有機半導体膜を用いた、動作が安定で、キャリア移動度が向上された有機半導体素子を提供するものである。
また、本発明は、この有機半導体素子を低コストで製造する方法を提供するものである。
【課題を解決するための手段】
【００１２】
本発明者等は、上記の目的を解決するために種々の検討を重ねた結果、下記のような手段が有効であることを見出した。
即ち、本発明は、基板、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極及び保護膜を有する有機半導体素子であって、該ゲート絶縁層に接して結晶粒からなる有機半導体層が設けられ、該有機半導体層のゲート絶縁層に接する面における結晶粒の平均粒径が該有機半導体層のゲート絶縁層とは反対側の面における平均粒径よりも大きいことを特徴とする有機半導体素子である。
【００１３】
ここで、ゲート絶縁層とは反対側の面とは、保護膜（あるいは保護膜、ソース電極、ドレイン電極）に接する面である。
前記有機半導体層の前記ゲート絶縁層に接する面における結晶粒の平均粒径Ｄが１６０〜６００ｎｍであり、該有機半導体層の該ゲート絶縁層とは反対側の面における結晶粒の平均粒径Ｅが５０〜１５０ｎｍであることが好ましい。
前記平均粒径が異なる２種の結晶粒の平均粒径の比（Ｅ／Ｄ）が０．３〜０．７であることが好ましい。
前記有機半導体層がアセン類から成ることが好ましい。
【００１４】
また、本発明は、基板、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極及び保護膜を有する有機半導体素子の製造方法であって、有機半導体物質を蒸発源から蒸発させる真空蒸着法により有機半導体層を形成する蒸着工程を有し、該蒸着工程中に、該蒸発源の温度を上昇させることを特徴とする有機半導体素子の製造方法である。有機半導体層は、前記ゲート絶縁層上に形成することが好ましい。
【００１５】
前記蒸発源の温度上昇速度が３℃／ｍｉｎ乃至１０℃／ｍｉｎの範囲であることが好ましい。なお、蒸発源の温度は連続的に上昇させても良いし、段階的に上昇させても良い。
前記有機半導体層の成膜開始時の膜成長速度をＡ（Å／ｓ）とし、成膜終了時の膜成長速度をＢ（Å／ｓ）としたとき、下記（１）式に示される関係を満足することが好ましい。
【００１６】
【数１】
2005064489.tif 000002
【００１７】
［ただし、０．１Å／ｓ≦Ａ≦１０Å／ｓ、５Å／ｓ≦Ｂ≦３０Å／ｓである。］
【００１８】
さらに、本発明は、上記の有機半導体素子により形成されたことを特徴とする有機半導体装置である。
さらに、本発明は、上記の有機半導体素子の製造方法により作製された有機半導体素子により形成されたことを特徴とする有機半導体装置である。
【発明の効果】
【００１９】
本発明は、ゲート絶縁層と有機半導体層の界面で、大きい結晶粒間の空隙を小さな結晶粒で埋めるように形成した、結晶粒間の空隙が無い有機半導体層を使用するので、高移動度の有機半導体素子を提供することができる。
また、本発明の製造方法によれば、上記の結晶粒間の空隙が無い有機半導体層を使用した、高移動度の有機半導体素子を容易に製造することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を詳細に説明する。
本発明の有機半導体素子は、基板、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極／ドレイン電極及び保護膜を有する有機半導体素子であって、該ゲート絶縁層に接して結晶粒からなる有機半導体層が設けられ、該有機半導体層のゲート絶縁層に接する面における結晶粒の平均粒径が該有機半導体層のゲート絶縁層とは反対側の面における平均粒径よりも大きいことを特徴とする有機半導体素子である。
【００２１】
本発明において、有機半導体素子とは、少なくとも基板、導電ゲート電極、ゲート絶縁層、水平に間隔を置くソース電極とドレイン電極、及び有機半導体層によって構成される。有機半導体素子は、ゲート電極に印加される電圧の極性に応じて、蓄積状態または空乏状態の何れかで動作する。
【００２２】
次に本発明の有機半導体素子について図面に基づいて具体的に説明する。
図１は、本発明の有機半導体素子の一実施形態を示す概略断面図である。図１において、１０１は基板、１０２はゲート絶縁層、１０３は有機半導体層、１０４はソース電極、１０５はドレイン電極、１０６はゲート電極を示す。
【００２３】
なお、図１に示す有機半導体素子は、有機半導体素子としての最小の構成要素であり、この構成に必要に応じて有機半導体素子の保護膜や有機半導体素子分離のためのフィールド絶縁膜、有機半導体の結晶配向性を向上させるための配向膜を加えても構わない。また、図１に示す有機半導体素子の構造に限られるわけではなく、本発明の目的を達成できる構造であれば構わない。
【００２４】
本発明は、ゲート絶縁層に接して設けられている結晶粒からなる有機半導体層の結晶粒間の空隙を無くし、煩雑な工程を必要とすることなく、高移動度の有機半導体素子を提供するものである。
【００２５】
本発明の有機半導体素子の製造方法は、有機半導体物質を蒸発源から蒸発させる真空蒸着法により有機半導体層を形成する蒸着工程を有し、該蒸着工程中に、該蒸発源の温度を上昇させることに特徴がある。該有機半導体層の成膜は、該蒸発源の温度を上昇させている間に、開始、終了させても良い。もっとも、成膜中に、連続的に、あるいは段階的に、該蒸発源の温度を上昇させても良い。
【００２６】
従来の有機半導体層を真空蒸着法により形成する方法では、蒸発源の温度を一定にして有機半導体層を成膜するのが一般的である。これは有機半導体層の膜質を制御するのが容易であるためである。しかし、有機半導体は、その結晶粒のサイズによって移動度が変化する。このため有機半導体層とゲート絶縁層の界面での有機半導体結晶粒の結晶サイズが重要である。
【００２７】
本発明では、蒸発源の低い温度で有機半導体の膜成長速度が遅いときから有機半導体層の成膜を開始する。このとき形成される有機半導体層の有機半導体の結晶粒のサイズは大きいが、結晶粒間に空隙も存在する。しかし、蒸発源の温度が急激に上昇しているため有機半導体層の膜成長速度も急激に増加し、小さな結晶粒が形成される。このため成膜初期の段階にあった大きな結晶粒の空隙を埋めるように、小さな結晶粒の有機半導体層が成長する。
【００２８】
有機半導体層とゲート絶縁層の界面での有機半導体層の結晶粒の状態を観察することは困難である。従って、本発明では有機半導体層の結晶成長開始時と終了時の結晶粒のサイズを比較する。
【００２９】
本発明の好適な形態にかかる手法を用いて、ゲート絶縁膜上に有機半導体層を形成した場合、例えば、該ゲート絶縁層に接する面から反対側の面に向けて、結晶粒径が斬時あるいは段階的に減少するような有機半導体層を形成することができる。
【００３０】
有機半導体層の結晶粒の平均粒径は成膜初期の結晶粒の平均粒径Ｄが１６０〜６００ｎｍ、好ましくは１６０〜３００ｎｍであるのが望ましい。平均粒径が１６０ｎｍ未満である場合、結晶粒のサイズが小さいため移動度が低くなり、また、平均粒径が６００ｎｍを越えると、結晶粒間の空隙が大きくなるため、移動度が低くなる。
【００３１】
成膜終了時の結晶粒の平均粒径Ｅが５０〜１５０ｎｍ、好ましくは８０〜１４０ｎｍであるのが望ましい。平均粒径が５０ｎｍ未満である場合、結晶粒が小さすぎるため移動度が低くなるため、また、平均粒径が１５０ｎｍを越えると、成膜初期の結晶粒間隔を埋めることができないので好ましくない。
【００３２】
前記成膜初期の結晶粒Ｄの平均粒径と、成膜終了時の結晶粒Ｅの平均粒径とのの結晶粒の平均粒径の比（Ｅ／Ｄ）が０．３〜０．７の範囲内であることが良く、より好ましくは０．４〜０．６の範囲であることが望ましい。０．３未満の場合、成膜終了時の結晶粒が小さく、このような小さな結晶粒を作製することは困難であり、また０．７を越える場合、成膜終了時の結晶粒が大きく、成膜開始時の空隙よりも大きくなるため、移動度が低くなる。
【００３３】
本発明における有機半導体層の結晶粒の平均粒径は、二値化処理のためのしきい値を設定し、決定された粒子１個当たりの平均面積から計算された粒子径を示し、走査型プローブ顕微鏡（セイコ−インスツメント社製  ＳＰＩ３８００）によりダイナミックフォースモード（ＤＦＭモード）で観察された形状像（走査エリア：２．０μｍ、走査周波数：０．６５Ｈｚ）により測定された値を表わす。ゲート絶縁層上に有機半導体層を形成する場合、該有機半導体層のゲート絶縁層とは反対側の面における平均粒径は、かかる手法によって、成膜終了後の有機半導体層表面を観察し、計算することによって得ることができる。また、有機半導体層のゲート絶縁層に接する面における結晶粒の平均粒径は、有機半導体層の成膜を途中（例えば、膜厚１５ｎｍ）で中止して、その表面を上記同様に観察し、計算することによって得ることができる。
【００３４】
また、本発明の好適な形態では、有機半導体素子の有機半導体層を真空蒸着法により形成する有機半導体素子の製造方法であって、有機半導体物質が蒸発源から蒸発する際に、蒸発源の温度が上昇中に有機半導体層の成膜を開始し、同じ一連の温度上昇過程の途中で有機半導体層の成膜を終了することができる。
【００３５】
この場合、蒸発源の温度の上昇速度としては、３℃／ｍｉｎ〜１０℃／ｍｉｎの範囲であることが良く、好ましくは、４℃／ｍｉｎ〜６℃／ｍｉｎの範囲であることが望ましい。蒸発源の温度の上昇速度が３℃／ｍｉｎ未満の場合、小さい結晶粒がゲート絶縁膜層に達することができないので、移動度が上がらない。また、蒸発源の温度の上昇速度が１０℃／ｍｉｎを越える場合、有機半導体層の膜厚を制御しづらくなるので好ましくない。
【００３６】
有機半導体層がペンタセンの場合、真空度が１×１０-4〜４×１０-4Ｐａの範囲内で、成膜開始の温度が２１０〜２５０℃、成膜終了の温度が２６０〜２８０℃の範囲内であることが望ましい。
【００３７】
成膜開始時の蒸発源の温度が２１０℃未満の場合、ペンタセン薄膜が成長しないので、移動度が低くなる。成膜開始時の蒸発源の温度が２５０℃を越える場合、結晶粒のサイズが小さくなるため、移動度が低下する。
【００３８】
また、成膜終了時の蒸発源の温度が２４０℃未満の場合、有機半導体の結晶粒のサイズが大きく、成膜開始時にできた空隙を埋めることができないので、移動度が低くなる。また、成膜終了時の蒸発源の温度が３００℃を越える場合、有機半導体層の膜厚が大きくなるためオン／オフ比が小さくなる。
【００３９】
ペンタセンの膜成長速度は、成膜開始時の膜成長速度をＡ（Å／ｓ）とし、成膜終了時の膜成長速度をＢ（Å／ｓ）としたとき、下記（１）式に示される関係を満足するのが好ましい。
【００４０】
【数２】
2005064489.tif 000003
【００４１】
ただし、０．１Å／ｓ≦Ａ≦１０Å／ｓ、５Å／ｓ≦Ｂ≦３０Å／ｓである。
【００４２】
具体的には、ペンタセンの膜成長速度は、成膜開始時が０．１〜１０Å／ｓ、好ましくは１〜５Å／ｓの範囲内で、成膜終了時が５〜３０Å／ｓ、好ましくは１０〜２５Å／ｓの範囲内であることが望ましい。
【００４３】
成膜開始時のペンタセンの膜成長速度が０．１Å／ｓ未満の場合、蒸発源温度が２１０℃では、ペンタセン薄膜は成長しない。成膜開始時のペンタセンの膜成長速度が１０Å／ｓを越える場合、有機半導体層の結晶粒が小さくなるため移動度が低下する。
【００４４】
成膜終了時のペンタセンの膜成長速度が５Å／ｓ未満の場合、初期の結晶粒径と同等であるため空隙が多く存在するので、移動度が低くなる。成膜終了時のペンタセンの膜成長速度が３０Å／ｓを越える場合、結晶粒が小さいため移動度が低下する。
【００４５】
次に、本発明の有機半導体素子の構成要素である基板、ゲート絶縁層、ゲート電極、ソース／ドレイン電極について説明する。
本発明に用いられる基板としては、絶縁性の材料であれば広い範囲から選択することが可能である。具体的には、ガラス、アルミナ焼結体などの無機材料、ポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレ−ト（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などのポリエチレンフィルム、ポリフェニレンスルフィド膜、ポリパラキシレン膜、ハイインパクトスチロール（ＨＩＰＳ）等の各種絶縁性プラスチック等、ガラエポと呼ばれるガラスクロスにエポキシ樹脂を含浸した基材が使用可能である。
【００４６】
特にプラスチック基板やガラエポなどを用いると、軽量でフレシキブルな有機ＴＦＴを作製することができ有用である。もちろんこれらの材料に限られるわけではなく、絶縁性材料として有機半導体素子を適正に駆動できるものであれば構わない。
【００４７】
また、本発明に用いられるゲート電極としては、金、銀、白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケル、カルシウム等の金属やこれら金属を用いた合金や、ポリシリコン、アモリファスシリコン、錫酸化物、酸化インジウム、インジウム・錫酸化物（ＩＴＯ）等の無機材料が望ましい。これらの無機材料は既存のフォトリソグラフ法やマスク蒸着などによって電極を形成することができる。また、電極形成プロセスが簡便な塗布法を用いたポリアニリン、ポリチオフェン等の有機材料、或いは銀ペーストなどの導電性インクが望ましい。もちろんこれらの材料に限られるわけではなく、また、これらの材料を２種以上併用しても差し支えない。
【００４８】
本発明に用いられるゲート絶縁膜に用いる材料として、既存パターンプロセスを用いることができる酸化シリコン、窒化ケイ素のほか、酸化タンタル、酸化イットリウム、酸化チタン、酸化アルミニウムを含む金属酸化物、チタン酸バリウムストロンチウム、チタン酸ストロンチウム、チタン酸バリウム、チタン酸鉛、チタン酸カルシウム、チタン酸マグネシウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、ジルコニウム酸鉛、ジルコニウム酸バリウム、ジルコニウム酸ストロンチウム、ジルコニウム酸カルシウムが挙げられる。他にも、ジルコニウム酸チタン酸鉛ランタン、チタン酸鉛ランタン、チタン酸ビスマス、チタン酸ランタン、フッ化バリウムマグネシウム、二酸化チタン、五酸化二タンタル、三酸化二イットリウム等の無機材料が望ましい。
【００４９】
また、ゲート絶縁膜に用いられる塗布法が可能な有機材料からなる絶縁物としては、低分子材料、高分子材料、オリゴマー材料のいずれであってもよい。例えば、高誘電率の有機高分子またはオリゴマー材料としては、シアノエチルセルロース、シアノエチルヒドロキシエチルセルロース、シアノエチルヒドロキシプロピルセルロース、シアノエチルジヒドロキシプロピルセルロース、シアノエチルアミロース、シアノエチルスターチ、シアノエチルジヒドロキシプロピルスターチ、シアノエチルプルラン、シアノエチルグリシドールプルラン、シアノエチルポリビニルアルコール、シアノエチルポリヒドロキシメチレン、シアノエチルシュクロース、シアノエチルソルビトール等のシアノエチル基含有高分子またはオリゴマー、ポリフッ化ビニリデン、フッ化ビニリデン−トリフルオロエチレン共重合体等のビニリデン系高分子、ポリクロロピレン、ポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリメチルメタクリレート、ポリサルフォン、ポリカーボネート、ポリイミド、フェノール樹脂、シルセスキオキサン等が挙げられる。もちろんこれらの有機、無機材料に限られるわけではなく、これらの材料を２種以上併用しても差し支えない。
【００５０】
本発明で用いるソース電極及びドレイン電極の材料としては、ほとんどの有機半導体が、電荷を輸送するキャリアがホールであるＰ型半導体であることから、半導体層とオーミック接触をとるために、仕事関数の大きい金属が望ましい。具体的には、金、白金が挙げられるが、これらの材料に限定されるわけではない。ここでいう仕事関数とは、固体中の電子を外部に取り出すのに必要な電位差であり、真空準位とフェルミ準位のエネルギー差を電荷量で割った値として定義される。また、半導体層表面にドーパントを高密度にドープした場合は、金属／半導体間をキャリアがトンネルすることが可能となり、金属の材質によらなくなるため、ゲート電極であげた金属材料或いは有機導電性材料も対象となる。
【００５１】
本発明に用いられる有機半導体層を形成する有機半導体材料としては、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機けい素化合物等が望ましい。具体的な材料としては、ペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等が挙げられるが、これらの材料に限定されるわけではない。特に、アセン類が好ましい。
【００５２】
本発明の有機半導体素子の製造方法では、無機絶縁膜等にはプラズマＣＶＤ法が用いられ、金属膜、錫酸化物、酸化インジウム、ＩＴＯ等には、スパッタ法が用いられる。また、導電性有機材料、導電性インク、絶縁性有機材料、有機半導体材料を原料とする薄膜の作製方法は、スピンコート法、キャスト法、引き上げ法、真空蒸着法が挙げられる。
【００５３】
次に、本発明の有機半導体素子の他の実施態様を図面に基づいて説明する。
図２は、本発明の有機半導体素子の他の実施態様を示す概略断面図である。図２（ａ）は本発明の有機半導体素子の平面図、図２（ｂ）は構造断面図を示す。１は基板としてシリコン基板、２はゲート絶縁層としてＳｉＯ2層、３は有機半導体層としてペンタセン、４はソース電極、５はドレイン電極、６は基板１の裏面に作製したゲート電極として銀ペーストを示している。また、ソース電極４、ドレイン電極５は金である。
【００５４】
次に、本発明の有機半導体素子により形成される有機半導体装置について説明する。
本発明で作製される有機半導体素子は、低温で作製ができ、樹脂基板などにも作製することができる。このような特徴を生かして、表示装置（アクティブマトリックス液晶ディスプレー、ペーパーライクディスプレーなど）に使用することができる。また、本発明の有機半導体素子は低コストで作ることも可能であるため、セキュリティカードなどのタグ用トランジスタにも使うこともできる。
【実施例】
【００５５】
以下、実施例を示し本発明をさらに具体的に説明する。
本発明による有機半導体層に用いるペンタセン蒸着膜の作製方法について説明する。
本発明で使用したシリコン基板は、ボロンをドープしたＰ型基板である。基板の抵抗率は、０．１〜０．２Ωｃｍである。結晶軸は＜１００＞であった。ＳｉＯ2 膜は膜厚２００ｎｍで、シリコン基板表面をウエット熱酸化法により形成した。酸化条件は、炉の温度を９５０℃にし、Ｈ2 とＯ2 の流入比を０．５６とした。
【００５６】
シリコン基板の洗浄法は以下の通りである。純度９９％以上のアセトンにシリコン基板をつけ超音波洗浄を５分間行い、その後、純水につけ超音波洗浄を５分間行う工程を、それぞれ２回実施した。洗浄後、純水をＮ2 ガスで吹き払った後、波長１８４．９ｎｍ、２５３．７ｎｍの紫外（ＵＶ）光を強度６５ｍＷ、照射時間２０ｓ間の条件で照射し、有機汚染物を除去した。次に、ＳｉＯ2 膜表面上の水分除去及びＵＶ光照射によるＳｉＯ2 膜中へのキャリア注入を熱緩和させるため、シリコン基板をＮ2 雰囲気下中、２５０℃の炉中で１時間熱した。
【００５７】
このＳｉＯ2 膜上に、金属蒸着マスクをおいて、真空蒸着法によりソース電極及びドレイン電極を作製した。電極材料は金である。電極の作製条件は以下の通りである。チャンバー内の到達真空度は、３×１０-5Ｐａである。基板温度は室温に設定した。純度９９．９％以上の純金細線をＭｏ金属でできた抵抗加熱用ボートにのせ、ボート上約３０ｃｍの位置に基板を置き、ボートを加熱して金を蒸着した。平均蒸着速度は、０．５ｎｍ／ｓｅｃにした。また、金蒸着膜の膜厚は１００ｎｍにした。ソース電極とドレイン電極間の距離Ｌは３０μｍ、ソース、ドレイン電極の長さはＷは１ｍｍとした。
【００５８】
次に、ペンタセン蒸着膜を以下の方法で作製した。
原料のペンタセン粉末は、市販の粉末を昇華法により精製したものを用いた。ペンタセン蒸着膜は、拡散ポンプで真空排気を行う真空蒸着装置を用いて形成した。ペンタセン蒸着膜の作製条件は以下の通りである。蒸着装置チャンバー内の到達真空度は、１〜７×１０-4Ｐａである。前記ペンタセン粉末をＫ−ｃｅｌｌに入れ、Ｋ−ｃｅｌｌ上約１５ｃｍの位置に基板を置き、セルを特定の温度プログラムで加熱して、ペンタセンを昇華させて基板表面上に蒸着した。基板の加熱はヒーターボードを用いて１２５℃として、ヒーターボードの基板とほぼ同じ高さに水晶振動子を置き、振動子の共鳴周波数の変化から、膜厚及び蒸着速度を算出した。ペンタセン膜の膜厚は２００ｎｍにした。
【００５９】
以上により、ペンタセン蒸着膜を完成した。
最後に、シリコン基板の裏面にゲート電極取り出し用銀ペーストを塗布した。
以上により、ペンタセン蒸着膜を用いた有機半導体素子（ペンタセンＴＦＴ）が完成した。
【００６０】
実施例１
先に説明した有機半導体素子の製造法において、有機半導体層の成膜方法を説明する。
Ｋ−Ｃｅｌｌのルツボ温度を図３に示すような温度プログラムで上昇して成膜した。ルツボ温度が２３０℃の時、Ｋ−Ｃｅｌｌのシャッターを開き（図３中矢印１で示す。）、ペンタセンの成膜を開始した。このときのペンタセン膜の膜成長速度は、１．２Å／ｓであった。
ルツボ温度が２６５℃の時、Ｋ−Ｃｅｌｌのシャッターを閉じ、ペンタセンの成膜を終了した。このときのペンタセン膜の膜成長速度は、１５Å／ｓであった。
【００６１】
この温度プログラムを用いて、ペンタセン膜の成膜開始時と成膜終了時のペンタセン膜の表面形状を走査型プローブ顕微鏡によりＤＦＭモードで観察した。図４は、ペンタセン膜の蒸着開始時の結晶粒の粒子構造を示す形状像を示したものであり、膜厚は１５ｎｍであった。ペンタセン結晶粒の平均粒径は２２６ｎｍであり、結晶粒間に空隙がみられた。
【００６２】
図５は、ペンタセン蒸着終了時の結晶粒の粒子構造を示す形状像を示したものであり、膜厚は１００ｎｍである。ペンタセン結晶粒の平均粒径は１１４ｎｍである。この小さな結晶粒によって、ペンタセン成膜開始時にできた空隙を埋めることができる。これは、ルツボ温度の上昇温度が早いため、ペンタセン結晶の粒径が急激に減少するので空隙を埋めることができる。
【００６３】
このペンタセン蒸着膜を有機半導体層として用いた有機半導体素子のＴＦＴ特性を測定した。
Ｖg −Ｉd 曲線は、以下の構成の測定系で測定した。測定装置はＡｇｉｌｅｎｔ社（製）の４１５６Ｃ（商品名）を用いて測定した。有機半導体素子を真空チャックで金属製のステージに固定し、ステージからゲート電圧Ｖg を銀ペーストに印加する。有機半導体素子のソース電極とドレイン電極に直径０．５ｍｍのプローバ針を接触させ、ドレイン電圧Ｖｄを印加する。
【００６４】
図６にペンタセンＴＦＴのＶG −（ＩD ）1/2 曲線を示す。本実施例で作製したペンタセン蒸着膜のペンタセンＴＦＴでは、ＶG ＝−３．０ＶでＩD が増加し、ＶG ＝−２０ＶでＩD ＝−３．４８×１０-6Ａ流れる。このグラフを基に移動度を式（２）により算出した。
【００６５】
【数３】
2005064489.tif 000004
【００６６】
ここで、ＣOXはゲート絶縁膜の静電容量、Ｗ、Ｌは、各々チャネル長、チャネル幅である。
本実施例のペンタセンＴＦＴの移動度は、０．１８ｃｍ2 ／Ｖｓであった。
【００６７】
参考例１
実施例１と同様の方法でペンタセンＴＦＴを作製した。ただし、ペンタセン蒸着膜の作製法は実施例１と異なり、Ｋ−Ｃｅｌｌのルツボ温度は、２３５℃で一定であった。ペンタセン蒸着膜の膜厚は、実施例１と同様２００ｎｍであった。この方法で作製したペンタセン蒸着膜の結晶粒の粒子構造を示す形状像を図７に示す。この形状像のペンタセン蒸着膜の膜厚は１５ｎｍであった。つまり、ペンタセン蒸着膜の結晶成長開始時の表面状態を観察している。この製造法では、ペンタセン結晶粒のサイズは、５００ｎｍと大きいが、結晶粒間に空隙が見られる。また、ここでは図示しないが膜厚が２００ｎｍの場合の形状像も図７と同等であり、その粒子径も４５０ｎｍであった。従って、このときのゲート絶縁層に接する粒子径とこのゲート絶縁層と反対側の面での粒子径の比は０．９０であった。
【００６８】
このペンタセン蒸着膜を有機半導体層として使用した有機半導体素子のＴＦＴ特性を測定した。測定法は、実施例１と同じ方法である。
図８にペンタセンＴＦＴのＶG −（ＩＤ）1/2 曲線を示す。本参考例で作製したペンタセン蒸着膜のペンタセンＴＦＴでは、ＶG ＝−３．５ＶでＩD が増加し、ＶG ＝−２０ＶでＩD ＝−４．６×１０-6Ａ流れる。このときのペンタセンＴＦＴの移動度は、０．１２ｃｍ2 ／Ｖｓであった。
【００６９】
参考例２
実施例１と同様の方法でペンタセンＴＦＴを作製した。ただし、ペンタセン蒸着膜の作製法は実施例１と異なり、Ｋ−Ｃｅｌｌのルツボ温度を図９に示すような温度プログラムで上昇して成膜した。ルツボ温度が２３０℃の時、Ｋ−Ｃｅｌｌのシャッターを開き（図９中矢印３で示す。）、ペンタセンの成膜を開始した。このときのペンタセン膜の膜成長速度は、２Å／ｓであった。
ルツボ温度が２５０℃の時、Ｋ−Ｃｅｌｌのシャッターを閉じ、ペンタセンの成膜を終了した。このときのペンタセン膜の膜成長速度は、６Å／ｓであった。
【００７０】
ペンタセン蒸着膜の膜厚は、実施例１と同様２００ｎｍであった。この温度プログラムを用いて、ペンタセン膜の成膜開始時の表面形状像を図１０に、成膜終了時のペンタセン膜の表面形状を図１１に示す。図１０の表面形状像は、ペンタセンの膜厚が１５ｎｍのときのものである。ペンタセン膜の成膜開始時のペンタセン結晶粒の平均粒径は３００ｎｍであり、結晶粒間に空隙がみられた。また、ペンタセン膜成膜終了時のペンタセン結晶粒の平均粒径は２２０ｎｍであった。
従って、このときのゲート絶縁層に接する粒子径とこのゲート絶縁層と反対側の面での粒子径の比は０．７３であった。
【００７１】
このペンタセン蒸着膜を有機半導体層として使用した有機半導体素子のＴＦＴ特性を測定した。測定法は、実施例１と同じ方法である。
図１２にペンタセンＴＦＴのＶG−（ＩD）1/2曲線を示す。本参考例で作製したペンタセン蒸着膜のペンタセンＴＦＴでは、ＶG＝＋３．５ＶでＩDが増加し、ＶG＝−２０ＶでＩD＝−３．８×１０-6Ａ流れる。このときのペンタセンＴＦＴの移動度は、０．０９ｃｍ2／Ｖｓであった。
【産業上の利用可能性】
【００７２】
本発明の有機半導体素子は、ゲート絶縁層と有機半導体層の界面で、大きい結晶粒間の空隙を小さな結晶粒で埋めるように形成した、結晶粒間の空隙が無い有機半導体層を使用するので、高移動度を示し、スマートカード、ＩＣタグやディスプレー等の有機半導体素子として利用することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の有機半導体素子の一実施形態を示す概略断面図である。
【図２】本発明の有機半導体素子の他の実施態様を示す概略断面図である。
【図３】本発明の一実施形態であるＫ−Ｃｅｌｌの温度プログラムを示す図である。
【図４】本発明の一形態である有機半導体素子を用いたペンタセン蒸着膜の結晶粒の粒子構造を示す形状像である。
【図５】本発明の一形態である有機半導体素子を用いたペンタセン蒸着膜の結晶粒の粒子構造を示す形状像である。
【図６】本発明の一形態である有機半導体素子のＶG−（ＩD）1/2曲線を示す図である。
【図７】参考例１の有機半導体素子を用いたペンタセン蒸着膜の結晶粒の粒子構造を示す形状像である。
【図８】参考例１の有機半導体素子のＶG−（ＩD）1/2曲線を示す図である。
【図９】参考例２のＫ−Ｃｅｌｌの温度プログラムを示す図である。
【図１０】参考例２の有機半導体素子を用いたペンタセン蒸着膜の結晶粒の粒子構造を示す形状像である。
【図１１】参考例２の有機半導体素子を用いたペンタセン蒸着膜の結晶粒の粒子構造を示す形状像である。
【図１２】参考例２の有機半導体素子のＶG−（ＩD）1/2曲線を示す図である。
【符号の説明】
【００７４】
１、１０１  基板
２、１０２  ゲート絶縁層
３、１０３  有機半導体層
４、１０４  ソース電極
５、１０５  ドレイン電極
６、１０６  ゲート電極
【図１】
2005064489.tif 000006
【図２】
2005064489.tif 000007
【図３】
2005064489.tif 000008
【図６】
2005064489.tif 000009
【図８】
2005064489.tif 000010
【図９】
2005064489.tif 000011
【図１２】
2005064489.tif 000012
【図４】
2005064489.tif 000013
【図５】
2005064489.tif 000014
【図７】
2005064489.tif 000015
【図１０】
2005064489.tif 000016
【図１１】
2005064489.tif 000017