(57)【要約】【課題】応力が加わった場合でも半導体素子のコーナ部とプリント配線基板との接合部分の破断を防止する。【解決手段】配線パターンが形成されたプリント配線基板３上に略矩形状の半導体素子２が表面実装されたプリント回路板１において、半導体素子２は、プリント配線基板３との接続面２ａに、接続面２ａの各コーナ部６を除いてプリント配線基板３上に形成されたパッド７にはんだ付けされる接続パッド５が配列されている。【選択図】図２
2005064274.tif 000002
【特許請求の範囲】
【請求項１】
配線パターンが形成されたプリント配線基板上に略矩形状の半導体素子が表面実装されたプリント回路板において、
上記半導体素子は、上記プリント配線基板との接続面に、該接続面の各コーナ部を除いて上記プリント配線基板上に形成されたパッドにはんだ付けされる接続パッドが配列されていることを特徴とするプリント回路板。
【請求項２】
上記半導体素子は、上記接続パッドが略円形状に配列されていることを特徴とする請求項１記載のプリント回路板。
【請求項３】
上記半導体素子は、上記接続パッドが多角形状に配列されていることを特徴とする請求項１記載のプリント回路板。
【請求項４】
略矩形状に形成された半導体素子のプリント配線基板との接続面に、該接続面の各コーナ部を除いて上記プリント配線基板との接続を図る接続パッドを配列する工程と、
上記半導体素子の接続パッドと接続されるパッドが形成された上記プリント配線基板上に上記半導体素子を実装する工程とを有するプリント回路板の製造方法。
【請求項５】
上記半導体素子は、上記接続パッドが略円形状に配列されていることを特徴とする請求項４記載のプリント回路板の製造方法。
【請求項６】
上記半導体素子は、上記接続パッドが多角形状に配列されていることを特徴とする請求項４記載のプリント回路板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ等が表面実装されたプリント回路板に関し、特に、ＢＧＡ（ball grid array）等のパッケージの下面全体を電極として用いる半導体パッケージが実装されるプリント回路板に関する。
【背景技術】
【０００２】
従来より、電子機器の小型化、高密度化に伴い、プリント回路板に表面実装される半導体パッケージは、ＱＦＰ（quad flat package）やＳＯＰ（small outline package）等の周辺にリード端子が設けられたペリフェラル型（peripheral）から、ＢＧＡ（ball grid array）やＬＧＡ（land grid array）等のパッケージの下面全体を電極として用いるエリアアレイ型（area array type）に移行しつつある。また、最近では携帯情報端末機器を中心に、チップと同じか又は同等の大きさを持つインターポーザー上にチップを搭載しパッケージした、ＢＧＡよりさらに狭ピッチに形成したＣＳＰ（chip size package）が用いられるようになっている。
【０００３】
これらＬＧＡやＣＳＰ等に代表されるエリアアレイ型の半導体パッケージは、下面全体に電極が配列されると共に、この電極上にはんだボールあるいははんだバンプが形成されている。そして、この半導体パッケージは、プリント配線基板上に形成されクリームはんだが塗布されたパッド上に搭載され、リフロー工程を経て基板表面に実装される。
【０００４】
一般に、このようなＢＧＡ接続構造の半導体パッケージ５０は、図７に示すように、略矩形状に形成され、下面５０ａには複数の電極５１がパッケージの形状に応じて格子状に配列されている。この電極５１は、半導体パッケージ５０の下面５０ａの形状に応じて配列されることにより、下面５０ａの各コーナ部５２，５２，５２，５２に、格子状に配列された電極５１のコーナ部の電極５１ａ，５１ａ，５１ａ，５１ａが位置されている。
【０００５】
そして、各電極５１には、プリント配線基板５３へ実装するためのはんだボールあるいははんだバンプが形成される。その後、半導体パッケージ５０は、図８に示すように、プリント配線基板５３のパッド５４上に搭載される。このパッド５４には予めクリームはんだが塗布されており、半導体パッケージ５０が搭載された後、リフロー工程を経ることにより半導体パッケージ５０の電極５１がプリント配線基板５３のパッド５４と接続される。これにより、半導体パッケージ５０が表面実装されたプリント回路板５５が形成される。
【０００６】
ところで、このようなプリント回路板５５は、各種電子機器に組み込まれる作業工程や、各種電子機器に組み込まれた後の実使用時等において、曲げや引っ張り等の様々な外力による応力を受けることがある。その際、プリント回路板５５は、半導体パッケージ５０の下面５０ａに形成された複数の電極５１の内、各コーナ部５２，５２，５２，５２に位置する電極５１ａの接続部分に最もストレスが加わる。
【０００７】
すなわち、半導体パッケージ５０の下面５０ａに形成された複数の電極５１は、当該半導体パッケージ５０の形状に応じて格子状に配列され、下面５０ａの各コーナ部５２，５２，５２，５２に、格子のコーナ部の電極５１ａ，５１ａ，５１ａ，５１ａが位置されている。また、半導体パッケージ５０が実装されるプリント配線基板５３のパッド５４も、格子状に配列された電極５１に応じて略矩形状に形成されている。したがって、プリント回路板５５が応力を受けると、図９に示すように、半導体パッケージ５０とプリント配線基板５３との接続部の端部となる、下面５０ａの各コーナ部５２，５２，５２，５２に位置する電極５１ａ，５１ａ，５１ａ，５１ａとパッド５４との接合部分にこの応力が集中してしまう。このため、従来のプリント回路板５５においては、半導体パッケージ５０の電極５１ａ，５１ａ，５１ａ，５１ａとパッド５４との接合部分が破断してしまう問題があった。
【０００８】
【特許文献１】特開２００３−１００９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本願は、応力が加わった場合でも半導体素子のコーナ部とプリント配線基板との接合部分の破断を防止することができるプリント回路板及びプリント回路板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決するために、本発明に係るプリント回路板は、配線パターンが形成されたプリント配線基板上に略矩形状の半導体素子が表面実装されたプリント回路板において、上記半導体素子は、上記プリント配線基板との接続面に、該接続面の各コーナ部を除いて上記プリント配線基板上に形成されたパッドにはんだ付けされる接続パッドが配列されているものである。
【００１１】
また、本発明に係るプリント回路板の製造方法は、略矩形状に形成された半導体素子のプリント配線基板との接続面に、該接続面の各コーナ部を除いて上記プリント配線基板との接続を図る接続パッドを配列する工程と、上記半導体素子の接続パッドと接続されるパッドが形成された上記プリント配線基板上に上記半導体素子を実装する工程とを有するものである。
【発明の効果】
【００１２】
このようなプリント回路板及びプリント回路板の製造方法によれば、プリント回路板が曲げや引っ張り等の様々な外力による応力を受けた場合においても、半導体パッケージに配列された複数の接続パッドの一部に応力が集中することはない。
【００１３】
すなわち、プリント回路板の半導体パッケージは、プリント配線基板との接続部となる接続パッドがその配列形状においてコーナ部が設けられていない。したがって、接続パッドは、略矩形状に形成された半導体パッケージの各コーナ部には設けられていない。このため、半導体パッケージは、プリント回路板が曲げられる等により何れかの方向から応力を受けた際にも各接続パッドに均等に応力を受けることができる。したがって、プリント回路板は、どの方向から応力を受けた場合でも、一部の接続パッドに当該応力が集中することを防ぎ、各接続パッドに加わる応力を分散することにより緩和させることができる。これにより、プリント回路板は、組み込まれた電子機器等の製品寿命を延ばすことができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明が適用されたプリント回路板及びこのプリント回路板の製造方法について図面を参照しながら詳細に説明する。このプリント回路板１は、図１に示すように、半導体素子が収納された半導体パッケージ２と、この半導体パッケージ２が表面実装されたプリント配線基板３とを有する。
【００１５】
半導体パッケージ２は、半導体のベアチップをセラミック材や有機絶縁基板のパッケージに収容するとともに、略矩形状に形成されたパッケージの下面２ａを電極として用いるエリアアレイ型の半導体素子である。また、半導体パッケージ２は、図２に示すように、下面全体にボール型のはんだバンプ４が設けられた接続パッド５が複数形成されたＢＧＡあるいはＣＳＰタイプの接続構造を備え、各接続パッド５には図示を省略する微細配線あるいは微小バイアが連続されている。
【００１６】
この半導体パッケージ２の下面２ａに複数形成されている接続パッド５は、略円形状に配設され、その配列形状においてはコーナ部が設けられていない。これにより、接続パッド５は、略矩形状に形成された下面２ａの各コーナ部６，６，６，６には設けられていない。
【００１７】
このような半導体パッケージ２が実装されるプリント配線基板３は、例えばガラスエポキシ樹脂を用いた銅張積層板であり、公知のフォトリソグラフィを用いたプリントエッチ法等によって、一面又は両面に回路パターンが形成されている。
【００１８】
また、プリント配線基板３は、半導体パッケージ２の実装面側の回路パターンに、半導体パッケージ２が接続されるパッド７が形成されている。このパッド７には、プリント配線基板３上にパッド７のパターンに応じた開口部が形成されたメタルマスクが密着された後はんだペーストが印刷されることにより、適量のはんだが塗布され、次いで、半導体パッケージ２が搭載される。その後、プリント配線基板３のリフロー工程を経ることにより、接続パッド５上に設けられたはんだバンプ４がパッド７に塗布されたはんだペーストと接合され、半導体パッケージ２がプリント配線基板３に実装される。
【００１９】
このようなプリント回路板１によれば、各種電子機器に組み込まれる作業工程や、各種電子機器に組み込まれた後の実使用時等において、曲げや引っ張り等の様々な外力による応力を受けた場合においても、半導体パッケージ２の下面２ａに形成された複数の接続パッド５の一部に応力が集中することはない。
【００２０】
すなわち、プリント回路板１の半導体パッケージ２は、下面２ａに形成されプリント配線基板３との接続部となる接続パッド５が略円形状に配設され、その配列形状においてコーナ部が設けられていない。したがって、接続パッド５は、略矩形状に形成された半導体パッケージ２の下面２ａの各コーナ部６，６，６，６には設けられていない。このため、半導体パッケージ２は、プリント回路板１が曲げられる等により何れかの方向から応力を受けた際にも各接続パッド５に均等に応力を受けることができる。したがって、プリント回路板１は、どの方向から応力を受けた場合でも、一部の接続パッド５に当該応力が集中することを防ぎ、各接続パッド５に加わる応力を分散することにより緩和させることができる。これにより、プリント回路板１は、組み込まれた電子機器等の製品寿命を延ばすことができる。
【００２１】
このようなプリント回路板１は次のようにして製造される。先ず、半導体パッケージ２の製造方法について説明すると、図３（Ａ）に示すように、セラミック材や有機絶縁基板等のパッケージ基板１０に、接続パッド５を含む所定の配線パターンを形成する。このとき、接続パッド５は、図２に示すように、略円形状に配列され、その配列形状においてはコーナ部が設けられていない。
【００２２】
次いで、図３（Ｂ）に示すように、パッケージ基板１０上にＬＳＩやＵＬＳＩ等の半導体チップ１１を接着し、ワイヤーボンディング、ＴＡＢ等により配線パターンと接続する。その後、金属、セラミック、モールド樹脂等によってパッケージがされる。
【００２３】
次いで、図３（Ｃ）に示すように、接続パッド５が形成された面に、パッドの配列形状に応じた開口部が形成されたマスクを貼着し、クリームはんだを印刷することにより、各接続パッド５上にはんだバンプ４を形成する。
【００２４】
このようにして形成される半導体パッケージ２が実装されるプリント配線基板３は、図４（Ａ）に示すように、ガラスエポキシ樹脂基板に銅箔を貼着した銅張積層板１２に、公知のフォトリソグラフィを用いたプリントエッチ法等によって、一面又は両面にパッド７を含む回路パターンが形成される。
【００２５】
次いで、パッド７が形成された面に、パッド７のパターンに応じた開口部が形成されたメタルマスクが密着される。その後、図４（Ｂ）に示すように、はんだペーストが印刷されることにより、適量のはんだが塗布される。
【００２６】
次いで、図５（Ａ）に示すように、プリント配線基板３のパッド７上に半導体パッケージ２が搭載される。その後、プリント配線基板３は、リフロー炉を通されることにより、半導体パッケージ２の接続パッド５に設けられたはんだバンプ４とプリント配線基板３のパッド７に塗布されたはんだペーストとが溶融し接合される。これにより、図５（Ｂ）に示すように、半導体パッケージ２がプリント配線基板３上に実装されたプリント回路板１が製造される。
【００２７】
このようにして製造されるプリント回路板１は、その後、各種電子機器に組み込まれていく。このとき、プリント回路板１は、電子機器の組み立て工程や実使用時において、曲げ等の外力により応力を受けた場合にも、半導体パッケージ２の下面２ａに形成された複数の接続パッド５の一部に応力が集中することはない。
【００２８】
すなわち、プリント回路板１の半導体パッケージ２は、下面２ａに形成されプリント配線基板３との接続部となる各接続パッド５が略円形状に配設され、その配列形状においてコーナ部が設けられていない。したがって、接続パッド５は、略矩形状に形成された半導体パッケージ２の下面２ａの各コーナ部６，６，６，６には設けられていない。このため、半導体パッケージ２は、プリント回路板１が曲げられる等により応力を受けた際にも接続パッド５に均等に応力を受けることができる。したがって、プリント回路板１は、どの方向から応力を受けた場合でも、一部の接続パッド５に応力が集中することを防ぎ、各接続パッド５に加わる応力を分散することにより緩和させることができる。これにより、プリント回路板１は、組み込まれた電子機器等の製品寿命を延ばすことができる。
【００２９】
以上、本発明が適用されたプリント回路板及びプリント回路板の製造方法について詳細に説明したが、本発明は、上述した構成に限られず、例えば、半導体パッケージ２の下面２ａに形成される接続パッド５は、略円形状以外にも、図６に示すように、略八角形状に形成してもよい。この場合、接続パッド５の配列形状においてコーナ部が生じてしまうが、当該コーナ部は鈍角となるため、当該コーナ部に加わる応力がコーナ部周辺の複数の接続パッド５に分散され、各接続パッド５にかかる応力を緩和させることができる。したがって、図６に示す、接続パッド５が略八角形状に配列された半導体パッケージ２を有するプリント回路板によっても、組み込まれた電子機器の製品寿命を延ばすことができる。なお、接続パッド５の配列形状は、八角形状に限らず、より多くのコーナ部を有する多角形状であればさらに応力を分散させることができる。特に、各コーナが備える角度が鈍角となる形状に配列することにより、各コーナ部にかかる応力を分散させることができる。
【００３０】
その他、半導体パッケージ２の接続パッド５の配列形状は、角のない形状であれば、特定の接続パッドに応力が集中することなく、半導体パッケージ２とプリント配線基板３との接続箇所が破断することを防止することができる。
【００３１】
また、図６に示すように、半導体パッケージ２の下面２ａの中央部に接続パッド５の配列スペースがある場合は、下面２ａのコーナ部６周辺に設けられていた接続パッド５の換わりに、中央部に接続パッド５を配列することができる。したがって、接続パッド５をコーナ部６を除く領域に配列した場合にも、パッケージサイズ大きくすることなく必要な数の接続パッド５を設けることができる。
【００３２】
なお、プリント配線基板３に実装される半導体素子は、パッケージされたもの以外にも、ベアチップを用いてもよい。すなわち、下面に接続端子が略円形状に配列された当該ベアチップをプリント配線基板３のパッド７上に直接搭載する方式を用いても同様の作用、効果を有する。
【図面の簡単な説明】
【００３３】
【図１】本発明が適用されたプリント回路板を示す断面図である。
【図２】半導体パッケージの接続パッドの配列形状を示す底面図である。
【図３】半導体パッケージの製造工程を示す図である。
【図４】プリント配線基板の製造工程を示す図である。
【図５】半導体パッケージをプリント配線基板に実装する工程を示す図である。
【図６】他の半導体パッケージの接続パッドの配列形状を示す図である。
【図７】従来のＢＧＡ接続構造の半導体パッケージを示す底面図である。
【図８】従来の半導体パッケージが実装されたプリント回路板を示す側面図である。
【図９】応力が加わった従来のプリント回路板を示す側面図である。
【符号の説明】
【００３４】
１  プリント回路板、２  半導体パッケージ、３  プリント配線基板、４  はんだバンプ、５  接続パッド、６  コーナ部、７  パッド、１０  パッケージ基板、１１  半導体チップ、１２  銅張積層板
【図１】
2005064274.tif 000003
【図２】
2005064274.tif 000004
【図３】
2005064274.tif 000005
【図４】
2005064274.tif 000006
【図５】
2005064274.tif 000007
【図６】
2005064274.tif 000008
【図７】
2005064274.tif 000009
【図８】
2005064274.tif 000010
【図９】
2005064274.tif 000011