(57)【要約】【課題】  本発明は、効率的な競合解消能力を有し、小型の形状係数の範囲内の寸法のハウジングに適合する小型、低価格、低電力の無線周波トランシーバーの提供を目的とする。【解決手段】  本発明のトランシーバーは、直接変換受信器、電圧制御発振器、位相ロックループ回路、ディジタル制御分周回路、及び、コンピュータと他の装置との間の無線通信用のパッチアンテナが小型のエンクロージャーに収容されている。トランシーバーは、電力を節約するためアイドル状態のとき休止モードに入る。署名検出器によって、データパケットに埋め込まれた署名ワードを認識することにより、ノイズと有効メッセージを識別し得る。【選択図】  図１
2005312078.tif 000002
【特許請求の範囲】
【請求項１】
長さＬと幅Ｗを有する導電性材料からなる第１のシートと；
長さＬと幅Ｗを有する導電性材料からなる第２のシートと；
上記第１のシートと上記第２のシートの間に介挿された誘電性材料の層とからなるアンテナ。
【請求項２】
長さＬは幅Ｗに等しい請求項１記載のアンテナ。
【請求項３】
上記導電性材料からなる第１及び第２のシートは銅製である請求項１記載のアンテナ。
【請求項４】
上記誘電性材料の層はエポキシ製である請求項３記載のアンテナ。
【請求項５】
長さＬと幅Ｗは異なる請求項１記載のアンテナ。
【請求項６】
第１及び第２の対向する辺と、周囲を画成する縁とを有する絶縁材料の本体と；
上記本体の上記第１の辺に配置された導電性材料の第１のプレートと；
上記本体の上記第２の辺に配置された導電性材料の第２のプレートと；
上記周囲の第１の場所に配置され、上記第１のプレートと接触した第１の部分及び上記第２のプレートと接触した第２の部分を有する伝導性材料からなる第１の調整クリップと；
上記周囲の第２の場所に配置され、上記第１のプレートと接触した第１の部分及び上記第２のプレートと接触した第２の部分を有する伝導性材料からなる第２の調整クリップとからなるアンテナ。
【請求項７】
上記導電性材料の第１及び第２のプレートは、夫々、金属鋳物からなる請求項６記載のアンテナ。
【請求項８】
上記導電性材料の第１及び第２のプレートは、夫々、シートメタルからなる請求項６記載のアンテナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ通信用無線周波トランシーバーに係り、特に、コンピュータと他の装置の間の無線通信用の内蔵アンテナに関する。
【背景技術】
【０００２】
従来の殆どの小型無線周波トランシーバーは、無線周波回路用とディジタル回路用の複数の印刷回路基板を用いて組み立てられている。その上、一般的にディジタル回路部品よりも物理的な寸法の大きい通常のアンテナ及び無線周波部品は、以下に説明する理由から小型の形状のハウジング内に収まらない。
【０００３】
従来のトランシーバーの機械的調整装置が、位相ロックループ（ＰＬＬ）回路及びディジタル的に制御された分周回路を有する電圧制御発振器のようなディジタル周波数制御の改良と、電圧調整部品を備えた直接変換（ホモダイン）受信器の使用とによって除去されたとしても、従来の無線周波トランシーバーは、ＰＣＭＣＩＡ（パーソナルコンピュータメモリカード国際協会）規格の形状のような携帯型ＰＣ（パーソナルコンピュータ）によって必要とされる新規かつ小型の形状のハウジングに組み込むためには大き過ぎる無線周波部品を依然として含んでいる。物理的及び電気的なＰＣＭＣＩＡ標準規格は、カリフォルニア州  サニーバレー市  イーストデュエン  1030G.にあるパーソナルコンピュータメモリカード国際協会から発行されＰＣＭＣＩＡ規格に記載されている。最新版は１９９２年１１月に発行された第２版である。ここでは、上記刊行物の全体を引用する。その上、無線周波回路に使用する商業的に入手可能な従来の高価な復調器は、殆どの場合、耐ノイズ性が制限されている。一方、専用の復調器は、非常に高価、或いは、嵩が大き過ぎるので、小さい携帯型パーソナルコンピュータへの応用に必要な薄い形状には利用できない。
【０００４】
小さいアンテナは、小型無線周波トランシーバーに利用可能であり、より小さいアンテナの中には、小さい印刷回路基板に合うよう設計されているものがある。しかし、上記従来の小さいアンテナは、通常、全方向性ではなく、放射効率が低く、整合特性が悪く、或いは、パーソナルコンピュータの作業環境に通常見られる近傍の伝導性面への感度が非常に高い駆動インピーダンスを有する。
【０００５】
パーソナルコンピュータの作業環境は、一般的に、多数のパーソナルコンピュータ及び周辺機器からなる。無線周波トランシーバーは、既に発生中の他の伝送を妨害しないことが必要である。数台のトランシーバーが同じチャンネルを目指して競合するとき、上記トランシーバーがチャンネルを共有、又は、競合を解消する何らかの手段を持たない場合、このチャンネルは実際的に遮断される。
【０００６】
幾つかの従来の妨害回避技術は不適切であることが分かっている。一つの従来の妨害回避法は、チャンネルが占有されているかどうかを判定するためキャリヤ検出（ＣＤ）システムを使用する。かかるシステムにおいて、キャリヤ検出回路は、トランシーバーに送信前に空きチャンネルを待機させる。しかし、非常に狭い周波数域が割り当てられた環境の場合、帯域外の信号、又は、高いノイズレベルの環境によって、キャリヤ検出回路から“チャンネル使用中”の誤まった警告が簡単に生じるので、それ以外の利用可能なチャンネル上の動作を阻止する可能性がある。このことは、特に、工業、科学及び医療用（ＩＳＭ）帯域において顕著である。多数の利用者が別のタイプの伝送フォーマット及び／又はプロトコルを採用し、関連のない動作の伝送周波数帯域を共有する。ＩＳＭ帯域中には、確定したチャンネル又は帯域幅、及び、保護されていないチャンネルは存在しない。
【０００７】
領域内の他の受信器の局部発振器（ＬＯ）の放射は、キャリヤ検出回路に対する搬送信号であることが分かるので、キャリヤ検出妨害回避技術は領域内に他の受信器が存在することにより更に複雑化する。この問題は、局部発振器が受信器と同一周波数である直接変換無線の場合に悪化する。その上、他の関連のない信号及びノイズは、ネットワーク上のトラフィックであることが分かる。その理由は、従来の直接変換受信器の無線周波入力段が広帯域を有するので、近くにある信号源はネットワーク上のトラフィックとして誤って解釈される場合があるからである。
【０００８】
他の従来の妨害回避技術には、（元々、“スマートモデム(smart  modem)”のためにヘイズ社（Hayes  Corporation)によって特定され）事実上の標準規格になったアテンション（ＡＴ）コマンドセットを有する通信コマンドセットの使用が含まれている。上記アテンションコマンドは、配線されたモデムを用いて動作するよう設計されているので、上記コマンドセットは、別の競合及びハンドシェーキングの問題及び要求を有する無線周波トランシーバーの典型的な動作には、必ずしも適合しない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
電力消費も携帯型トランシーバーの他の主要な関心事である。セル形電話のような商業的に入手可能な携帯型無線トランシーバーの殆どは、１乃至３ワットの範囲で伝送する。例えば、使い捨ての９ボルトバッテリー、又は、新世代のパームトップ形パーソナルコンピュータを給電するため通常使用される少数のＡＡＡ形バッテリーのような小さいバッテリーを用いて、長期の期間（日数）の間、上記トランシーバーを動作させることは、不可能である。その代わりに、殆どの通常の携帯型トランシーバーは、典型的に、再充電が必要になる前に最大で８時間の間動作するより大きいニッケル−カドミウム電池を必要とする。従って、従来の無線周波トランシーバーの設計は、ラップトップ又はパープトップ型パーソナルコンピュータのような低電力の携帯型コンピュータに組み込み場合には適当ではない。
【００１０】
休止モード又は低電力モードは、バッテリーの寿命を延ばすため携帯型受信器に実現されている。上記モードにおいて、メッセージの欠落、或いは、メッセージの受取に過度な遅延が発生してはならない。従来の方法は：（ａ）主要な休止中の受信器を喚起するため給電されたままの低電力の広帯域受信器を使用し、或いは、（ｂ）期待された送信を聴取するため休止中の受信器を所定のスケジュールで周期的に喚起することに関係している。しかし、上記の両方の方法には本質的な欠点がある。
【００１１】
低電力広帯域受信器は、ノイズ、又は、隣の周波数の伝送を受信されるべきメッセージとして解釈し、主要な受信器を不必要に喚起するので、電力を消費する。或いは、同期式に喚起される形の受信器は、中央制御手段によって同期させる必要があるので、一般的に、パーソナルコンピュータ及び周辺機器のような独立した端末の間のランダムな伝送に適当ではない。
【００１２】
電力を節約する他の従来の方法は、クロックを停止し、必要とされるときにクロックを再起動する。しかし、クロックを再起動し、受信器の再開動作の前にクロック発振器を十分に安定化させるためには、復旧時間に不所望の遅延が生じる。
【００１３】
従って、パーソナルコンピュータ及び／又は周辺機器で使用するため、効率的な競合解消能力を有し、小型の形状の範囲内で寸法が定められたハウジングに適合する小型、低価格、かつ、低電力の無線周波トランシーバーが必要とされる。
【課題を解決するための手段】
【００１４】
本発明は、ＰＣＭＣＩＡ規格のようなメモリカード形の寸法のパッケージのような小さい小型パッケージに低電力ディジタル及びアナログ回路と、無線周波アンテナとを収容し得ないことから生じる従来技術の欠点を解決するため、電圧制御発振器（ＶＣＯ）と、直角位相検出器と、小型アンテナとを有する直接変換、又は、ゼロ中間周波トランシーバーを提供する。直接変換受信器回路及び直角位相検出器は、低電力消費及び良好なノイズ除去の双方と、小さい形状とを得るため非常に重要である。直角位相検出器において、帯域外の信号の除去は、シリコンに実装された復調器の三角関数を用いて行われ、一方、ヘテロダイン回路において、除去は、嵩張った機械的又は水晶フィルタで得られる。低電力消費は、周波数偏移変調（ＦＳＫ）を検出するディジタル直角位相検出器を用いて達成される。これにより、高価な線形増幅器の代わりに低電流の非線形Ｉ及びＱ増幅器を得ることができる。
【００１５】
その上、低電力トランシーバーは、電力消費を更に最小化するため休止モード機能を有する。本発明の一実施例において、トランシーバーが受信モードであるとき、電圧制御発振器によって供給された局部発振器（ＬＯ）信号をアンテナから遮断する少なくとも二つのアナログスイッチが直列しているので、受信器の局部発振器によって発生されたあらゆるノイズの影響は著しく低減され、アンテナからの局部発振器の放射は最小限に抑えられる。
【００１６】
例えば、パッチアンテナのような小型アンテナは、トランシーバーのパッケージの外側シェル又はエンクロージャの一体的な部分を形成し得る。本発明のある実施例では、外側シェルは金属鋳物である。或いは、シェルは金属シートから打ち抜いてもよい。シェル又はエンクロージャは誘電性材料で充填してもよい。
【００１７】
精密な調整は、アンテナの共振周波数応答を調節する外部エンクロージャに調整クリップを付加することにより行われる。
【００１８】
ある実施例の場合、署名検出器は、データパケットに埋め込まれた署名ワードを認識することにより、トランシーバーに、ノイズ又は妨害と、有効なメッセージとを識別させる。
【発明を実施するための最良の形態】
【００１９】
図１は本発明による小型無線周波トランシーバー１５０に接続されるホストコンピュータ１００の斜視図である。トランシーバー１５０は、コンピュータ１００のＰＣＭＣＩＡ規格のスロットに部分的に挿入されている。動作のためプラグインされた場合、カードの非常に小さい部分だけがコンピュータの側面から突き出す。図１にＷで示されているトランシーバーパッケージ１５０の幅は、ＰＣＭＣＩＡ規格のタイプ１及びタイプ２の場合、２．１２６インチ（５．４ｃｍ）である。現在の規格によれば、長さＬは３．３７０インチ（８．５６ｃｍ）である。コンピュータのスロットに依存して、（Ｔで示された）カードの厚さは、タイプ１とタイプ２のカードの場合、夫々、３ｍｍ乃至５ｍｍである。コネクタは、ホストコンピュータ１００に部分的に挿入され、図示されていないカードの端に沿って包含されている。ＰＣＭＣＩＡ規格の場合、上記カードはピン番号４のコネクタに特定されているので、特にアドレス指定する必要はない。
【００２０】
一実施例において、トランシーバー１５０は、ＰＣＭＣＩＡ規格のパッケージ内に配置された一つの印刷回路基板（ＰＣＢ）上に集積されたアンテナ、無線周波及びディジタル回路と共に、上記ＰＣＭＣＩＡ規格の形式のパッケージ内に配置されている。他の実施例の場合、アンテナは、ホストコンピュータのハウジング又は他の原因によって生じる本来的な無線周波の遮蔽を解決するためＰＣＭＣＩＡ規格のパッケージの外側に配置してもよい。本発明のトランシーバーはＰＣＭＣＩＡ規格の形式に実装するのに好適であるが、トランシーバーは上記環境における使用だけに限定されるわけではない。
【００２１】
図２にはトランシーバー１５０の簡単化されたブロック図が示されている。トランシーバー１５０は、（点線で示されている）発振器部２００と、（点線で示されている）スイッチング及びミキシング部２１０と、ベースバンド増幅器／フィルタ２２０と、アンテナ２５０と、復調部２３０と、変調部２６０と、データインタフェースバス２９９に接続されたデータバッファ２８０と、ホストインタフェース２９１とからなる。更に、ディジタル制御論理部２９５はトランシーバー１５０にディジタル制御を提供する。トランシーバー１５０の受信部及び送信部は、フィードバック制御ループ２０５を介して電圧制御発振器（ＶＣＯ）２０４を駆動するシンセサイザー２０２に接続された基準発振器２０１からなる同一の発振器部２００を共有する。
【００２２】
送信モード中に、送信されるべきディジタルデータは、データインタフェースバス２９９及びホストインタフェース２９１を介してデータバッファ２８０にロードされる。次いで、データは、変調部２６０で処理され、電圧制御発振器２０４に供給され、伝送信号を周波数変調する。電圧制御発振器２０４からの信号は、電圧制御発振器２０４を基準発振器２０１にロックするためシンセサイザー２０２へ帰還される。電圧制御発振器２０４からの変調信号は、スイッチ２１１、２１２を介して供給され、アンテナ２５０を介して伝送される。
【００２３】
受信モード中に、スイッチ２１２は、アンテナ２５０を介して受信された信号を広帯域フィルタ２１３に通し、ミキシング部２１５に印加される前に増幅するため上記信号を低ノイズ増幅器（ＬＮＡ）２１４の入力に供給する。電圧制御発振器２０４は、局部発振（ＬＯ）信号を、スイッチ２１１を介してミキシング部２１５に供給する。増幅された受信信号と局部発振信号は、ミキシング部２１５で結合され、その差動信号はベースバンド増幅器／フィルタ２２０で増幅される。ベースバンド増幅器／フィルタ２２０からの増幅された論理レベル信号は、復調部２３０で復調され、得られたデータストリームのバイトは、ホストインタフェース２９１とデータインタフェースバス２９９を介してホストコンピュータ１００に伝達する前にデータバッファ２８０に格納される。
【００２４】
送信／受信スイッチ２１２及び送信／局部発振スイッチ２１１の対は、アンテナ２５０をトランシーバー１５０の受信器部又は送信器部の何れか一方に選択的に接続する手段を提供する。他の実施例において、電力を節約し、トランシーバー１５０内の構成部品の総数を最低限に抑えるため、受信器部と送信器部は共通の構成部品を共有する。
【００２５】
図３は送信／局部発振スイッチ２１１と、送信／受信スイッチ２１２をより詳細に示す図である。上記各スイッチは、送信／受信スイッチ２１２では２１２Ａ及び２１２Ｂで示され、送信／局部発振スイッチ２１１では２１１Ａ及び２１１Ｂで示されている２方向のアナログスイッチからなる。装置２１２Ａ、２１２Ｂ、２１１Ａ及び２１１Ｂは、標準的なＭＯＳＦＥＴ形集積回路装置で実現することができる。更に、送信／受信スイッチ２１２は、第１及び第２のインバータ２１２Ｃ及び２１２Ｄを夫々有する。同様に、送信／局部発振スイッチ２１１は、インバータ２１１Ｃ及び２１１Ｄを有する。ディジタル制御論理２９５からの制御信号は、制御バス２９０を介して送信／受信スイッチ２１２と、送信／局部発振スイッチ２１１とに供給される。Ｒｘ制御(Rx  control)及びＴｘ制御(Tx  control)で示されたディジタル制御信号は、スイッチ２１１及び２１２の入力ノードに供給される。
【００２６】
図４にはスイッチ２１１、２１２の送信及び受信モードの夫々の信号路が示されている。受信モードにおいて、スイッチ２１１及び２１２は、直列した二つの開いたスイッチで局部発振器信号を減衰させることにより、発振器部２００とアンテナ２５０の間に絶縁を設ける。更に、スイッチ２１１及び２１２は、トランシーバー１５０の受信器部分の感度を低下させないよう、低ノイズ増幅器（ＬＮＡ）２１４の入力に現れる局部発振信号の影響を最小限に抑える。一方、送信モードの場合、スイッチ２１２は、送信信号によってトランシーバー１５０の感度の高い受信器の増幅器入力に過負荷が加えられることを防止する。
【００２７】
図５は、低ノイズ増幅器２１４とミキシング部２１５の詳細なブロック図である。低ノイズ増幅器２１４は、第２の増幅器２１５ｂとミキサー２１５ｉ及び２１５ｑの本来的により高いノイズ数を克服するため低いノイズ数（Ｆ１）と、高い利得（Ａ１）とを有するよう設計されている。ノイズ数は以下の式：
Ftotal  =  F1  +  (F2  -  1)/A1  +  (Fmixer  -  1)/A1A2
によって定められ、式中、F1は低ノイズ増幅器２１４のノイズ数を表わし、A1は低ノイズ増幅器２１４の利得を表わし、F2は増幅器２１５ｂのノイズ数を表わし、A2は増幅器２１５ｂの利得を表わす。
【００２８】
Fmixerは、ミキサー２１５ｉ又は２１５ｑの何れかのノイズ数である。送信／受信スイッチ２１２と低ノイズ増幅器２１４の間に接続された広帯域フィルタ２１３（図２）によって、例えば、９０２ＭＨｚと９２８ＭＨｚの間の帯域のような帯域内の低い挿入損失と共に、当該周波数帯域の外側で強い信号に対する弁別性が得られる。かかる広帯域フィルタは、調整する必要がないように固定の受動構成部品の適当な値を選択することにより実現される。標準的な受動フィルタの設計は上記構成の選択のため使用される。
【００２９】
ミキシング部２１５のＩミキサー２１５ｉ及びＱミキサー２１５ｑは、スイッチ２１１からの局部発振信号と、増幅器２１５ｂで増幅された低ノイズ増幅器２１４の出力とを組合せ、夫々のベースバンド信号Ｉbb及びＱbbを生成する。直角位相シフタ２１５ａは、２台のミキサーへの二つの局部発振入力の間に９０度の位相関係を与える。出力された差動信号は、位相だけが相違する二つのベースバンド信号が得られるように上記９０度の位相関係を維持する。受信信号は局部発振周波数の上下の周波数にシフトされるので、９０度の位相シフトの順序は、二つの信号ＩbbとＱbbの間で逆転する。ミキサー２１５ｉ及び２１５ｑは、双対で平衡されているので、各ミキサーの出力で、局部発振信号と、低ノイズ増幅器からの信号はバランスアウトされる。これにより、和及び差の信号（及び、元の周波数のリーク）が残る。差動（ベースバンド）信号を除く全ての周波数は、ベースバンド増幅器／フィルタ内のローパスフィルタ２１１ｉ及び２１１ｑと、上記高周波数での増幅器の損失とによって減衰させられる。
【００３０】
図６を参照するに、ミキサー２１５ｉ及び２１５ｑの出力信号、即ち、Ｉbb及びＱbbは、ベースバンド増幅器／フィルタ部２２０によって別個に処理される。最初に、信号Ｉbb及びＱbbは、ローパスフィルタ２２１ｉ及び２２１ｑによってフィルタリングされ、次いで、高利得増幅器２２２ｉ及び２２２ｑによって増幅される。得られた信号は、ローパスフィルタ２２３ｉ及び２２３ｑによってフィルタリングされ、比較器２２５ｉ及び２２５ｑにおいて、夫々飽和増幅器の中心基準レベルと比較される前に、飽和増幅器２２４ｉ及び２２４ｑによって増幅される。ローパスフィルタ２２３ｉ及び２２３ｑは、信号Ｉbb及びＱbbの加算周波数と、高調波を除去するための機能を行い、一方、飽和増幅器２２４ｉ及び２２４ｑは、増幅器２２４ｉ及び２２４ｑからの夫々の完全に飽和した出力信号のゼロ交差における位相情報だけをそのままの状態に保ち、全ての振幅変化を除去する機能を果たす。最後に、比較器２２５ｉ及び２２５ｑは、増幅器２２４ｉ及び２２４ｑの出力信号を、論理レベルＩ及び論理レベルＱによって示された出力として夫々リード線２２６ｉ及び２２６ｑに供給された論理レベル信号Ｉin及びＱinの対に変換する。直接変換受信回路は、図６のＩチャンネルフィルタ及びＱチャンネルフィルタの寸法を縮小する際に重要である。従来技術において、小さい、低コストの受信器は、ヘテロダイン受信回路を使用する。ヘテロダイン回路で使用される中間周波フィルタの選択性の要求量は、中間周波が復調器の中心周波数を上回る量と同じ量大きい。直接変換回路において、中間周波は復調器の中心周波数と同一である。これにより、フィルタ選択性の要求量は減少するのでより小さいフィルタを使用し得るようになる。一実施例において、中間周波及び復調器周波数はゼロであるので、ローパス中間周波フィルタの使用が可能になり、更に、フィルタの寸法を小さくすることが可能である。
【００３１】
もう一度図２を参照すると、トランシーバー１５０の受信及び送信部は、同一の周波数シンセサイザー２０２及び電圧制御発振器２０４を共有する。上記周波数シンセサイザー２０２の１台を図７に示す。電力低下中、即ち、休止モード中の電力消費を最小限に抑えるため、周波数シンセサイザー２０２を周波数帯域の中心にドリフトさせる。電力低下の休止モードを以下に詳細に説明する。
【００３２】
フィードバック制御ループ２０５を介してシンセサイザー２０２に接続された電圧制御発振器（ＶＣＯ）２０４は、送信器周波数で発振する。シンセサイザー２０２の電力が低下したとき、即ち、休止区間中、電圧制御発振器２０４は、一定のスタンバイ制御電圧を供給する加算接合２０４ａ（図２８に示されている）の固定抵抗分圧器によって定められた周波数帯域内で発振し続ける。上記配置、即ち、固定抵抗分圧器によって、シンセサイザー２０２は、電源投入時、即ち、喚起の際の周波数ロックオンと整定時間を最低限に抑えることができる。
【００３３】
基準発振器２０１は、シンセサイザー２０２が休止モード中に電力が低下したとき、給電され続ける。オン状態に維持することにより、基準発振器２０１は、安定な周波数を維持し、受信器の動作が再開されたとき即座に利用可能である。安定な周波数が維持されているので、基準発振器２０１は、トランシーバー１５０が休止モードのとき、給電され続けているディジタル回路にクロック信号を供給し得る。発振器部２００は、周波数シンセサイザー２０２内の分周器回路のディジタルプログラミングによって９０２乃至９２８ＭＨｚの全帯域に亘り動作する。
【００３４】
フィードバック制御ループ回路２０５は、電力増幅器２０５ａと、ローパスフィルタ（ＬＰＦ）２０５ｂと、プリスケーラー２０５ｃと、ループフィルタ／増幅器２０５ｄとからなる。最初に、電圧制御発振器２０４からの出力信号は、電力増幅器２０５ａによって増幅される前に、絶縁とパッド（図示しない）とに係るＦＣＣ（連邦通信委員会）を承諾する要求に応じて高調波を減衰させるためローパスフィルタ２０５ｂによって処理される。電力増幅器２０５ａからの出力信号は、次いで、例えば、周波数制御信号を介してシンセサイザー２０２の制御下で、６４又は６５分割する２重係数のプリスケーラー２０５ｃに供給される。
【００３５】
すべてのシンセサイザーの調整は、プログラマブルな集積回路シンセサイザー２０２によって得られる。シンセサイザー２０２は、分周器と、位相検波器と、集積回路内の分周器及び２重係数の分割プリスケーラー２０５ｃを制御する制御回路とからなる。シンセサイザー２０２は、内部分圧器から内部ディジタル位相検波器に印加された信号を処理し、次いで、そのデューティサイクルは、一方が基準分周器から、もう一方がプリスケーラーの後に続く分周器からの二つの入力の相対的な位相に依存するチャージポンプパルスを出力する。チャージポンプパルスの中の重要なデューティサイクルパルス列は、電圧制御発振器へのループフィードバックに制御電圧を供給するべくフィードバックループのフィルタのキャパシタンスを充電するため使用される。チャージポンプパルスは、シンセサイザー２０２からの出力として与えられ、ループフィルタ／増幅器（ＡＭＰ／ＬＰＦ）２０５ｄに供給され、これにより、加算接合２０４ａに電圧制御信号を供給する。加算接合２０４ａからの出力信号は、電圧制御発振器２０４の可変キャパシタ（バリキャップ）ＶＶＣ１に供給される。上記閉ループフィードバック制御方式によって、シンセサイザー２０２は、カップリング電圧制御発振器２０４を介してプログラムされたチャンネル／周波数にロックし得るようになる。変調部２６０（図２）からの直列（データ）信号は、電圧可変キャパシタＶＶＣ１に接続された加算接合２０４ａを制御することにより電圧制御発振器２０４の出力信号を変調する。上記実施例において、ローパスフィルタ２０５ｂは、当業者に周知であり、文献から得られる標準的な式を用いて計算できる固定の値のインダクタンスとキャパシタンスを有する構成部品で実現されている。同様に、増幅器／ローパスフィルタ２０５ｄ、即ち、ループフィルタは、固定の値の抵抗及びキャパシタンスを有する構成部品からなる。両方のフィルタのための構成部品の値は、確立されたフィルタ設計の定式から得られる。
【００３６】
変調部２６０からの変調信号は、加算接合２０４ａ（図２８）に供給され、バリキャップＶＶＣ１に供給された加算信号は、変調部２６０から加算接合２０４ａに与えられた到来データビットが“１”であるか、又は、“０”であるかに依存して、電圧制御発振器の周波数を中心周波数の上又は下に３００ＫＨｚシフトする。例えば、マンチェスター符号化を用いて、到来データストリームの周波数スペクトルは、ループフィルタ／増幅器２０５ｄの帯域通過周波数の上に維持される。制御ループ電圧の平均値は一定に維持され、これにより、上記フィードバック制御ループ回路２０５をロック状態に維持し得るようになる。或いは、従来の汎用非同期式レシーバトランスミッタ（ＵＡＲＴ）を、より簡単化された変調／復調の一実施例に使用してもよい。かかる実施例は、例えば、上記の技術における電圧制御発振器２０４の３００ＫＨｚの偏移と同じ方向に周波数をシフトさせるため、到来データストリームを変調器回路に供給し、基準発振器２０１に可変電圧キャパシタ（ＶＶＣ）を含ませるので、周波数シフトの影響は、フィードバックループの位相検波器で打ち消される。これにより、ロックを妨害することなく、ループの帯域内で変調が行えるようになる。二つの発振器（基準発振器２０１及び電圧制御発振器２０４）で周波数シフトを注意深く平衡させることにより、平均の中心周波数を変えるループフィルタ２０５ｄを通る信号の変化を回避することが可能である。このことが必要になる理由は、ＵＡＲＴがループの通過帯域内に周波数成分を有するからである。
【００３７】
図８には、復調部２３０と、変調部２６０と、データバッファ２８０の詳細なブロック図が示され、ホストインタフェース２９１が更に示されている。ベースバンド／増幅器２２０からの論理レベル出力信号Ｉin及びＱinは、復調器２３１の非同期式状態装置によって復調され、二相復号化器２３２によって（マンチェスター復号化のような）適当な復号化スキームで復号化される。
【００３８】
ＵＡＲＴの実施例の場合、非同期式復調器２３１の出力は、直列ビットをバイトに変換するため従来のＵＡＲＴに接続される。従って、トランシーバー１５０の具体的な実装に依存して、多数の変調／復調スキームの中の何れか一つを使用することが可能である。
【００３９】
上記の如く、論理レベル信号Ｉin及びＱinは、変調器の状態装置に供給される。変調器２３１の出力ノードは、（マンチェスター式）二相復号化器２３２に接続されている。復号化器２３２は、復調器２３１から到来する信号からクロック信号を取り出し、データと、埋め込まれた署名と、ヘッダと、エラー検出バイトとからなる直列データビットストリームを生成する。二相復号化器２３２からの復号化された直列データストリームは、次に、署名検出器シフトレジスタ２３３及び直列並列シフトレジスタ２３４に同時に供給される。シフトレジスタ２３３は、すべての埋め込まれた署名と、有効なデータビットストリームが受け取られたかどうかを示すトランシーバー１５０のディジタル制御論理２９５への出力制御信号とを検出する。有効なビットストリームは、常に、連続的に受けられた二つの署名ワードから始まる。データビットストリームが有効な場合、シフトレジスタ２３４は、直列データビットストリームのデータのバイトへの変換を開始する。上記データのバイトは、次いで、入力データバッファ２８１への転送前に一時的に保持する先入れ先出し（ＦＩＦＯ）レジスタ２３５にロードされる。次いで、入力データバッファ２８１に格納されたデータバイトは、ホストコンピュータ１００の直接制御の下でホストインタフェース２９１及びデータインタフェースバス２９９を介してホストコンピュータ１００に転送される。
【００４０】
逆に、ホストコンピュータからトランシーバーへのデータ送信中、受信器への送信のため、ディジタルデータのバイトは、ホストコンピュータ１００の制御の下でデータインタフェースバス２９９及びホストインタフェース２９１を介して出力データバッファ２８２にロードされる。更に、内部論理は、出力データバッファ２８２に格納されたデータを出力ＦＩＦＯレジスタ２６４にロードすることにより次の送信フェーズを開始する。最初に出力されるデータバイトは、出力ＦＩＦＯレジスタ２６４から並列直列シフトレジスタ２６３にロードされ、次のデータバイトが後に続く。
【００４１】
得られた直列データビットストリームは、マンチェスター方式二相符号化器２６２に供給され、変調器２６１によって処理され、次いで、電圧制御発振器２０４の加算接合２０４ａに供給される。変調器２６１によって生成された出力データビットストリームは、瞬間の周波数を中心周波数の上下に２００ＫＨｚシフトさせ、これにより、アンテナ２５０を介する送信前に電圧制御発振器２０４の出力信号の周波数偏移が得られる。
【００４２】
図９には、発振器部２００と、スイッチング及びミキサー部２１０と、Ｉ／Ｑ信号発生部２２０とからなる上記トランシーバー１５０のアナログ部分の詳細なブロック図が示されている（ディジタル制御及びホストインタフェース回路は図示しない）。
【００４３】
トランシーバー１５０の物理的な寸法を小さく保つため、小型アンテナ２５０は、ディジタル回路及び無線周波構成部品と共に印刷回路基板（ＰＣＢ）上に配置されている。一実施例において、アンテナ２５０は、当該帯域の中心周波数の１／２の波長よりも小さい寸法のパッチアンテナである。厳密な寸法は当該周波数帯域と、絶縁基質の誘電率とに依存している。標準的な定式が寸法を決めるため利用される。適当に設計された駆動回路によって、当該周波数帯域に亘る電気的にショートしたアンテナ構造の効率的なカップリングが得られる。アンテナ２５０は、水平面内で略全方向性であり、伝導性面の近くで感度が低く、小さい寸法に対し合理的な放射効率が得られる。従来の定式によって設計された関連する整合システムは、トランシーバー１５０とアンテナ２５０の間に効率的な電力カップリングを発生する。
【００４４】
図１０の（Ａ）は典型的なパッチアンテナ３５０ａの平面図である。同図の（Ｂ）は線Ｌ１−Ｌ１から見た側面図である。アンテナ３５０ａの送信／受信パッチ３３０ａは、第１の寸法ＤがＤ＝１／２波長で表わされた導電性プレートである。パッチ３３０ａは、誘電体層によって隔離された（導電性プレートである）より大きい接地面３１０ａに取付けられている。パッチ３３０ａは駆動点３３５ａを介して駆動される。アンテナ３５０ａは、接地面３１０ａと並行する放射面の波形を結合する場を用いてパッチ３３０ａの周辺でスロットアンテナの組として機能する。放射の原理的なローブの方向は、パッチ３３０ａの面に垂直であり、接地面３１０ａ上で放射する。
【００４５】
本発明の一面によれば、パッチアンテナ３５０ｂが設けられ、トランシーバー１５０において、以下ブロックで示すアンテナ２５０に単独で使用される。パッチアンテナ３５０ｂは、図１１の平面図（Ａ）と、（Ａ）の線Ｌ２−Ｌ２から見た側面図（Ｂ）とに示されている。パッチアンテナ３５０ｂは、導電性プレートであるパッチ３３０ｂと、同様に導電性プレートであり、誘電体層３２０ｂによって隔離された接地面３１０ｂとからなる。パッチアンテナ３５０ｂは、一つのコーナーにある接続点３３５ｂで駆動される。図１１から分かるように、接地面３１０ｂはパッチ３３０ｂと同一寸法である。パッチ３３０ｂと接地面３１０ｂは、例えば、導電性のある銅或いは他の材料により構成される。誘電体層３２０ｂは、例えば、エポキシ又はテフロン（登録商標）製である。パッチアンテナ３５０ｂは、印刷回路基板の誘電性材料が誘電体層３２０ｂとして機能する印刷回路基板の一部として構成してもよい。図１１の（Ａ）に示したように、寸法Ａは、当該周波数に基づいて１／４波長の長さになるよう選択される。アンテナ３５０ｂの寸法Ｂは寸法Ａと等しく、この例の場合、一つの共振周波数しか利用できない。しかし、寸法Ａが寸法Ｂと等しくない場合、上記アンテナに対し、二つの共振周波数を利用可能である。図１１の（Ｂ）に示したように、接地面３１０ｂの接続点３１５ｂは、パッチ３３０ｂ上の接続点３３５ｂの直下に置かれる。図示した実施例では、パッチ及び接地面への電気接続は一つのコーナーに置かれているが、他の接続場所は、上部（３３５ｂ）と下部（３１５ｂ）の接続点が並べられた場合に使用される。コーナーに接続点を設ける利点は、これによって、アンテナの最小の寸法が得られる点である。パッチ３３０ｂ及び接地面３１０ｂは、両面印刷回路基板の薄片を用いて構成される。アンテナ３５０ｂは、パッチの面に３６０°放射されたパターンを得るためスロットとして矩形状パッチの側面を用いて共振する。略正方形のパッチ（又は、実質的に正方形のパッチ）は、略全方向性のパッチの面に放射パターンを発生する。上記の如く、アンテナ３５０ｂは印刷回路基板に集積され、印刷回路基板の基質に配設された駆動線によって印刷回路基板に接合されている。
【００４６】
図１２の（Ｂ）は、トランシーバー１５０を含むＰＣＭＣＩＡ規格の形状のカード又は同様の小さい電子パッケージ上のスロットアンテナ３５０の平面図である。スロットアンテナ３５０は以下で詳細に説明する。図１２の（Ｄ）は、同図の（Ｂ）の線Ｌ１−Ｌ１に沿って見た側面図であり、上部カバー３８２ａと、下部金属カバー３８２ｂと、フレーム３８１と、調整クリップ３８４ａとが示されている。図１３はＰＣＭＣＩＡ規格の無線周波カード／アンテナの結合体３８０の斜視図である。図１４は、アンテナ３５０及びフレーム３８１の分解斜視図である。図１２の（Ｄ）には、印刷回路基板から送信／受信スイッチ２１２へのリード線が接続された駆動点３８７ａ及び３８７ｂが示されている。
【００４７】
図１２の（Ｃ）には、同図の（Ｂ）の線Ｌ２−Ｌ２に沿って見たＰＣＭＣＩＡ規格の無線周波カード／アンテナ３８０の端面が示されている。同図には、接地クリップ３８５ｂが示されている。ＰＣＭＣＩＡ規格の形状を用いて本発明を説明しているが、本発明は如何なる特定の形状又はコンピュータシステムにも限定されない。
【００４８】
ＰＣＭＣＩＡ規格の無線周波カード／アンテナ３８０は、１対の金属カバー３８２ａ及び３８２ｂの間に介挿されたプラスチック材料からなる絶縁フレーム３８１と、図１７に示された印刷回路基板組立体３８８とからなる。絶縁フレームを構成する際に使用するのに特に有利な材料は、２０％のファイバーガラスが充填されたポリカーボネート材料であることが分かった。上記組立体は、ＰＣＭＣＩＡ規格の無線周波カード／アンテナ３８０が分解斜視図で示されている図１４を参照することによってより良く認められる。完全に組み立てられた場合、印刷回路基板組立体３８８は、フレーム３８１の内側と、上部カバー３８２ａと下部カバー３８２ｂの間に置かれている。図の複雑さを低減するため、トランシーバー１５０用の電子回路が置かれた印刷回路基板３８８は図１４では示さない。無線周波カード／アンテナ３８０は、プラスチック製のクレジッドカードと略同じ大きさを占めるが、数倍の厚さがある。無線周波カード／アンテナ３８０は、無線周波カード／アンテナ３８０のコネクタの端面の領域を殆ど占めるＰＣＭＣＩＡ標準規格の８６ピンコネクタ３８３を有する。無線周波カード／アンテナ結合体３８０は、コンピュータ又は他の周辺機器のハウジング内のＰＣＭＣＩＡ規格のスロットに挿入されるので、無線周波カード／アンテナ３８０は、カードのフロントエンド（コネクタ端の反対側）を除いてハウジング内に実質的に閉じ込められる。殆どのＰＣＭＣＩＡ規格のエンクロージャーは、フロントエンド３８０ｂを除いて数レベルのシールドを提供する。カバー３８２ａ及び３８２ｂからなるアンテナ３５０は、無線周波カード／アンテナ３８０を形成するため調整クリップ３８４ａ及び３８５ｂと共に、フレーム３８１と印刷回路基板組立体３８８と一体化される。従って、アンテナ３５０の一部分は、無線周波エネルギーの放射及び／又は受信の際に効率を良くするためフロントエンド３５０ｂの中にあり、或いは、フロントエンド３５０ｂに取付けられる必要がある。  
調整クリップ３８４ａと、３８５ｂは、金属カバー３８２ａ及び３８２ｂに電気接続し、ホストコンピュータ１００又はディジタル装置の設計に依存して、無線周波カード／アンテナ３８０をホストコンピュータ又はディジタル装置に接続する。調整チップ３８４ａ及び３８５ｂは、上部カバー３８２ａと下部カバー３８２ｂを接続する場所にあるので、外側に向いたＵ字形のスロットが無線周波カード／アンテナ３８０のフロント部３８０ｂの周辺と、各側面３８４、３８５の下側に形成される。Ｕ字形スロットは、例えば、グラスファイバーを含むポリカーボネートであり、フレーム３８１を絶縁することにより全体的又は部分的に設けられた誘電性材料で充填されている。上記Ｕ字形スロットは、（Ｕ字形の脚部形成する）カバー３８２ａ及び３８２ｂの一部分と、Ｕ字形の湾曲部を形成する調整クリップ３８４ａ及び３８５ｂとからなる。アンテナ駆動点３８７ａ、３８７ｂの対は、フロントエンド３８０ｂの中心において、そのエッジで、夫々、上部カバー３８２ａ及び下部カバー３８２ｂに接続されているので、スロットアンテナ３５０が形成される。アンテナ３５０は、スロットの有効な寸法及び誘電率に依存した周波数で共振する。
【００４９】
上記Ｕ字形スロットは幾つかの方法で調整可能である。調整クリップ３８４ａ、３８５ｂは、Ｕ字形スロットの有効長さを変えるため再配置又は幅の変更を行うことが可能であり、或いは、Ｕ字形スロットを短くするため付加的な調整クリップ（図示しない）を挿入してもよく、これにより、共振周波数が増加する。逆に、側面３８５上で調整クリップ３８５ｂの代わりにより狭い調整クリップを追加することにより、共振周波数が低下する影響が生じる。駆動点３８７ａ、３８７ｂは駆動点でのインピーダンスを変えるため再配置することが可能である。
【００５０】
他の実施例ではアンテナ３５０は金属製鋳物である。或いは、アンテナ３５０は、図１５に示したように中心にカットされたスロット３９６を有する金属シート３９０から始めて構成してもよい。シート３９０からアンテナ３５０を構成する方法は、図１５乃至１６に示されている。
【００５１】
図１６の（Ａ）に示したように、シート３９０は、図示された構造を形成するため軸３９６ａ及び３９６ｂに沿って直角に後ろへ折り曲げられる。次いで、シート部分３９０の４枚のパネル３８２ａｂ、３８２ａｃ、３８２ｂａ及び３８２ｂｃが取り除かれ、同図の（Ｂ）に示した構造が得られる。各側面３８２ａ及び３８２ｂは、図示しないコネクタのため使用される開口端３９１を有する同図の（Ｃ）に示した構造を形成するため、直角に後ろへ折り曲げられる。得られたスロットアンテナ３５０は、パッチアンテナ３５０ｂの変形であるので、駆動点の共振周波数及びインピーダンスの調整のためスタブの短縮、駆動点の移動のようなパッチアンテナの調整技術を同様に適用可能である。
【００５２】
アンテナ３５０と、方向性の放射パターンの有効性は、図１に示したようなホストコンピュータのＰＣＭＣＩＡ規格のハウジングのシールド効果に依存している。ホストコンピュータ１００のハウジングのＰＣＭＣＩＡ規格スロットの外側に最大で１．５インチ（３．８１ｃｍ）突出するＰＣＭＣＩＡ規格の無線周波カード／アンテナ３８０を有する拡張ＰＣＭＣＩＡ規格カード形式の場合、上記シールド効果の表われ方は少なくなる。本実施例のアンテナ３５０は全方向性ではないので、従来の外部アンテナ（例えば、１／２波長のダイポール、又は、１／４波長のホイップからなる従来のアンテナ）のように効率的ではないが、アンテナ３５０によれば、製造コストの増加は僅かであり、約３０フィート（９．１ｍ）の範囲の低電力伝送に十分な無線周波効率のある頑丈な内蔵型アンテナが得られる。
【００５３】
図１７の（Ａ）は印刷回路基板組立体３８８の平面図である。上記の如く、印刷回路基板組立体３８８は、絶縁フレーム３８１と、金属カバー３８２ａ及び３８２ｂとの組合せによって形成された空洞に収容されている。ディジタルＡＳＩＣである素子３８８ｃには、データバッファ２８０と、ホストインタフェース２９１と、ディジタル制御論理２９５とが含まれている。図１７の（Ｂ）を参照して最も良く分かるように、印刷回路基板組立体３８８は、第１の印刷回路基板３８８ａ及び第２の印刷回路基板３８８ｂからなる。ブリッジコネクタ３８８ｅは、基板３８８ａと３８８ｂとを接続するため使用されている。二つの基板を使用する理由は、部品３８８ｃの厚さと、ＰＣＭＣＩＡ規格タイプ２の制限（５ｍｍに制限されている）のためである。より薄い構成部品を用いるならば、単一のボードを使用可能である。更に、同図の（Ｂ）に示されているように、コネクタ３８８ｄにより、印刷回路基板３８８ａ及び３８８ｂ上の素子からコネクタ３８３のピンに電気接続が得られる。
【００５４】
図１８は復調器２３１の状態装置４００の一実施例のブロック図である。図１９は図１８の状態装置の状態図であり、図２０は図１８の状態装置の詳細論理レベル実装の説明図である。復調器２３１の状態装置４００は、入力クロック信号ＣＬＫと、ベースバンド増幅器／フィルタ２２０からの論理レベル信号Ｉin及びＱinの４個の全てのエッジとに基づいて動作するので、ＳＮ比の改善が得られる。状態装置４００は、図２０に示したように従来の商業的に入手可能なディジタル論理構成部品を用いて実装される。図２０では、図面を簡単化するため、信号ＮＩi、Ｉi、Ｉo、ＮＩo、Ｑo、ＮＱo、Ｑi及びＮＱiを伝達するラインと、これらの信号を受ける装置との間の接続は示されていないが、上記接続が行われていることを理解する必要がある。
【００５５】
状態装置４００は、ＡＮＤ／ＯＲプログラマブル論理部品だけを用いて実装可能であるが、クロック信号ＣＬＫによってトリガーされた５個のＤ形ラッチ４１０、４２０、４１７、４２７及び４３０が状態装置４００に組み込まれているので、状態装置４００のＳＮ比は改善される。ラッチ４１０、４２０、４１７、４２７及び４３０は状態装置４００内に付加的な内部状態情報を生じ、状態装置４００は、信号雑音によって生じる不正な状態遷移を検出、無視することが可能になる。クロック信号ＣＬＫはディジタル制御論理２９５のクロック信号発生器によって発生される。好ましくは、クロック信号ＣＬＫは、論理レベル信号Ｉin及びＱinの周波数の少なくとも１０倍の周波数を有する。クロック信号発生器は、基準発振器を分周するような周知のクロック信号発生器回路を用いて実装可能である。
【００５６】
状態装置の動作を以下に説明する。４個の入力信号、より詳細には、論理レベル信号Ｉin及びＱinと、クロック信号ＣＬＫと、リセット信号が状態装置４００によって使用される。上記入力信号から、復調器２３１の状態装置４００は、出力信号ＤOUTを発生する。上記の如く、論理レベル信号Ｉin及びＱinは、通常の場合、直交、即ち、９０°位相がずれているが、ノイズパルスによる悪影響を受ける可能性がある。
【００５７】
信号ＲＥＳＥＴは、出力信号ＤOUTを好ましいデフォルト状態にセットするため使用される。逆に、初期デフォルト状態が不要ならば、信号ＲＥＳＥＴは必要ない。クロック信号ＣＬＫは、到来するデータストリーム（Ｉin及びＱin）の期待されるクロックレートの少なくとも１０倍のクロックレートを有するので、ノイズ圧縮が行われる。
【００５８】
クロック信号ＣＬＫのためのクロック周波数の選択は、全体の応答時間とＳＮ比との間の妥協である。データ伝送レートが高くなると、データ伝送遅延を最小限に抑えるが、ノイズパルスの悪影響を増加させる。一方、データ伝送レートが低くなると、Ｓ／Ｎイミュニティは増加するが、データ伝送時間が増加する。クロック信号ＣＬＫは、例えば、発振器部２００（図２及び７）の基準発振器２０１によって与えられた１４．７ＭＨｚの信号を分周することにより取り出された７ＭＨｚの周波数を得るため選択される。クロック遷移の間で生じるノイズパルスは、状態装置４００の出力に影響を与えない点に注意が必要である。クロック入力されたＤ形ラッチ４１０、４２０、４１７、４２７及び４３０は、状態装置４００の動作の基本原理に本質的ではないが、入力信号Ｉin及びＱinにクロックを供給し、二つの付加的に内部信号Ｉo及びＱoを発生させることにより、上記ラッチは復調器２３１のＳＮ比をかなり改善する。
【００５９】
図１９には、８個のラッチされた入力状態と関係する出力状態とが示され、状態装置４００は入力信号のエッジ遷移だけに応答し、入力信号レベルには応答しないことが分かる。同図において、太い実線は出力状態内の入力遷移を表わし、細い実線は出力状態間の遷移を表わし、点線は不正又は２重の入力遷移を表わしている。出力信号ＤOUTの“１”状態から“０”状態への変化を生じさせる４個の状態遷移と、出力信号ＤOUTを“０”状態から“１”状態に変化させる４個の状態遷移がある。他の全ての状態遷移は、状態装置４００によって無視されている。
【００６０】
図２０を参照すると、入力論理レベル信号Ｉin及びＱinは、夫々、Ｄ形ラッチ４１０及び４２０に印加されている。ラッチ４１０及び４２０はクロック信号ＣＬＫによってクロックが供給される。夫々の“Ｑ”出力ラッチ４１０及び４２０は、クロックに同期した入力状態Ｉo及びＱoを供給する。出力がＯＲゲート４１５の反転入力の対応する組に接続された４個の入力ＮＡＮＤゲート４１１、４１２、４１３及び４１４の第１の組は、出力信号ＤOUTが“１”状態であるべき入力状態の条件を検出する。出力が第２のＯＲゲート４２５の反転入力の対応する組に接続された４個のＮＡＮＤゲート４２１、４２２、４２３及び４２４の第２の組によって、出力信号ＤOUTが“０”状態であるべき４個の遷移状態が検出される。各ＮＡＮＤゲート４１１，４１２，４１３，４１４，４２１，４２２，４２３，４２４の（４個の）入力ノードは、二つのラッチされた（安定）状態のノードと、二つの遷移状態のノードとに接続されている。
【００６１】
以下の表Ｉには、状態装置４００によって検出可能な４個の状態遷移の二つの組と、二つの夫々のＤOUT状態とが表わされている。
【００６２】
表Ｉ
Ｄout＝１の場合の入力              Ｄout＝０の場合の入力
Ｉout    Ｑout    Ｉin    Ｑin      Ｉout    Ｑout    Ｉin    Ｑin
０      ０      １      ０          ０      ０      ０      １
１      ０      １      １          ０      １      １      １
１      １      ０      １          １      １      １      ０
０      １      ０      ０          １      ０      ０      ０
図２１は対応するＩとＱの状態を示すタイミングチャートである。同図のタイミングチャートは、Ｉinを基準とし、遅れているＱin（Ｑout＝１の場合のＱin）と、進んでいるＱin（Ｑ’out＝１の場合のＱ’in）とに関しＩinとＱinの直交関係を表わしている。Ｉin及びＱinの安定状態は、Ｑout＝１と、Ｑ’outに対する図に示されている。状態装置の出力を決める遷移は、水平方向に左から右へビットの対を読むことにより知ることができる。
【００６３】
図２０によれば、三つの付加的なＤ形ラッチ４１７、４２７、４３０は、ノイズと、動揺する出力信号ＤOUTからの妨害とによって生じたスイッチングの過渡現象を防止する。出力信号ＤOUTは、ラッチ４１０、４２０、４１７、４２７及び４３０の入力がクロックに同期して供給されたときだけ状態を変化させるので、ＳＮ比が改善される。
【００６４】
状態装置４００の１６個の可能な状態遷移の中で、４個の状態遷移だけが出力信号ＤOUTを意図しない誤った状態と見なし得ると考えられるので、ＳＮ比は４倍改善される。それにも係わらず、ノイズパルス又はスパイクが出力信号に誤った状態を取らせるとき、状態装置４００を正しい状態に戻すので、状態装置４００を誤りのある状態から復旧させる状態遷移の連続的なシーケンスが存在する。従って、復調器２３１の状態装置４００によれば、非常に高価であり、かつ、非常に嵩が大きいため低価格の小型形式、例えば、ＰＣＭＣＩＡ規格のカード形式では使用できない専用の復調器を必要とすることなく、Ｓ／Ｎの能力が改善され、トランシーバー１５０の信頼性のある低コストの受信器部が得られる。
【００６５】
その上、復調器２３１の信号特性と適合するよう選択された随意的なアナログ又はディジタルフィルタ（図示しない）は、ＳＮ比を更に改善するため復調器２３１の論理レベル入力信号Ｉin、Ｑinをフィルタリングするため加えることができる。同様に、随意的な出力フィルタ（図示しない）、又は、出力信号ＤOUTを処理する他の信号処理手段は、復調器２３１の出力ノイズイミュニティを更に改善するため使用可能である。
【００６６】
一実施例において、トランシーバー１５０は、ローカルエリアネットワーク環境で動作する複数の独立した非同期式トランシーバーの中の一つである。各無線周波トランシーバーは、有効な伝送が進行中の場合に干渉を回避するため必要である。幾つかのトランシーバーが同一の周波数／チャンネルを競合するとき、トランシーバーがチャンネルを効率的に共有し、あらゆる可能性のある競合を解消する手段を持たない限り、チャンネルは実際的に阻止される。
【００６７】
ある種の実施例の場合、トランシーバー１５０は、無線の搬送波感知多重アクセス／衝突防止（ＣＳＭＡ／ＣＡ）ネットワークの実装に衝突防止（ＣＡ）技術を使用する。競合／衝突の検出は、送信器のハードウェア又はファームウェアの何れかを用いて頻繁な間隔で直列データビットストリームに埋め込まれた署名ワードが存在するため実現可能になる。この点について、以下に図２２乃至２６を参照して説明する。トランシーバー１５０は、受信器のハードウェア又はファームウェアを用いて上記署名ワードを認識するので、上記伝送は“有効”ネットワーク信号であると認定される。
【００６８】
上記の如く、ハードウェアに実装された際の署名ワードのプロトコル管理は、変調部２６０及び復調部２３０に委ねられている。図２２及び２３には、本発明の変調部２６０の一部分及び復調部２３０の一部分の詳細な実施例が夫々示されている。図８及び２２を参照すると、変調部２６０は、データバス２８５と、二相符号化器２６２の間に二つの交番データパスを有する。第１のデータパスは、一対の有効な署名バイトを署名レジスタ２６０ａ及び２６０ｂにロードするためのパスである（図２２）。次いで、署名レジスタ２６０ａ及び２６０ｂに格納された署名バイトは、シフトレジスタ２６０ｃ及び２６０ｄで夫々シフトされる。データバイトは、１バイトのシフトが行われる出力ＦＩＦＯレジスタ２６４と、並列直列シフトレジスタ２６３に同時にロードされる。
【００６９】
トランシーバー１５０にデータパケットの送信準備ができているとき、ＯＲゲート２６０ｅを介して二相符号化器２６２（図８）に接続された一対の有効な署名バイトを保持するシフトレジスタ、即ち、シフトレジスタ２６０ｃ及び２６０ｄ（図２２）は、署名バイトに対応する出力信号を変調器２６１を介して電圧制御発振器２０４に出力する。データは、ファームウェア又は制御論理ハードウェアの制御の下でシフトレジスタ２６０ｃ及び２６０ｄの中でクロック同期させられる。上記データのビットは、送信器の発振器の標準的な広帯域ＦＳＫ変調を生成するため、二つの周波数の間で電圧制御発振器の周波数を偏移させる。次に、データビットは出力ＦＩＦＯレジスタ２６４から並列直列シフトレジスタ２６３を介してＯＲゲート２６０ｅに伝達され、更に、二相復号化器（図８）に伝達され、データビットは変調器２６１によって変調される。変調器２６１からの変調信号は、電圧制御発振器２０４の加算接合２０４ａに出力される（図７）。
【００７０】
逆に、図２３に示したように、トランシーバー１５０が受信モードの場合、復調部２３０は、比較器２３３ｃ及び２３３ｄの組を用いて、到来するデータパケットの署名バイトを比較する。署名レジスタ２３３ｅ及び２３３ｆは、有効な署名ワードで予めロードされている。到来する全データバイトは、比較器２３３ｃ、２３３ｄに到来するデータストリームの２バイトを同時に比較させるシフトレジスタ２３３ｅ、２３３ｂを通る。両方の比較器２３３ｃ及び２３３ｄで一致が検出されたとき、即ち、トランシーバー１５０が有効な署名ワードを認識したとき、有効なデータビットストリームが通過する予定であることを通知する制御信号は、ゲート２３３ｇからトランシーバー１５０のディジタル制御回路又はホストコンピュータ１００に送られる。
【００７１】
二つの有効な署名ワードの検出の成功によって、直列並列シフトレジスタ２３４は到来するデータを受け入れ始めることが可能になり、到来するデータは、同時に１バイトずつ入力ＦＩＦＯレジスタ２３５（図８）に供給される。入力ＦＩＦＯレジスタ２３５に格納されたデータは、次に、入力データバッファ２８０（図８）に転送される。同時に、比較器２３３ｃ、２３３ｄは、直列シフトレジスタ２３３ａ、２３３ｂと共に、可能な有効署名ワードに対し全ての引き続くデータバイトの対を比較し続ける。従って、有効署名ワードが検出された場合、ディジタル制御信号が、ＯＲゲート２３３ｇからトランシーバー１５０のディジタル制御論理２９５のマイクロコントローラ部に常に出力される。
【００７２】
復調部２３０によれば、ネットワーク上の有効なトラフィックを検出することによる衝突防止手段を備えた搬送波感知多重アクセス／衝突防止無線周波ローカルエリアネットワークを提供する。搬送波周波数の検出の必要性を除去することにより、トランシーバー１５０は、無効な伝送及びノイズ信号を無視すると共に、有効なネットワークトラフィックを正確に認定し得る。かくして、送信されたデータの各パケットに特定の間隔で署名情報を挿入する場合、有効なネットワークデータ伝送を高い正解率で認定することが可能である。
【００７３】
一実施例において、署名ワードをデータパケットのヘッダに挿入することにより、署名ワードがデータパケットの開始を検出する識別フィールドとして使用されている。復調部２３０は、次の直列データビットストリームを同期させる前にパケットヘッダ内の署名ワードを検出する。多数のトランシーバーが物理的な設備の範囲内で同一の周波数又はチャンネルで動作しているときに、トラフィックの発生源を検出するため、別個の署名ワードを使用することが可能である。かかる実施例の場合、競合論理はファームウェアに実装され、即ち、専用の競合ハードウェアは用いられていない。当業者は、ハードウェア、ソフトウェア、又は、それらの組合せによって同一の機能を実現可能である。
【００７４】
データは所定の構造及び最大サイズのパケットで送信されるので、データをチェックして、正確に受信されていない場合、データを再送信することが可能である。別のパケットが第１の送信器によって同一チャンネルで伝送されているとき、第２の送信器によるパケットの送信を回避する必要がある。従来技術のシステムにおいて、発生中のパケットを用いた衝突防止は、通常、ある形式の搬送波検出システムによって得られる。搬送波検出は、特に、ＩＳＭ帯域の場合、ノイズ、干渉、又は、隣のチャンネルのトラフィックを発生中のパケットとして誤って認定することが屡々あるという欠点がある。
【００７５】
上記搬送波検出の欠点は、干渉されるべきではないパケットをチャンネル内(in-channel)データとして認定するための特別のバイト、又は、署名ワードをパケットのデータストリームに挿入することにより解決し得る。各チャンネルは、チャンネル内信号と隣接チャンネル信号を識別するため固有の署名ワード、例えば、図２４に示された署名ワードＳＢ１及びＳＢ２を有してもよい。図２４には、チャンネル外の干渉をチャンネル内のパケットの衝突と識別するための別個の署名ワードと共に、隣接するチャンネル上の二つのパケットの一部分が示されている。
【００７６】
上記署名ワードは、パケットの先頭を認定するためパケットのヘッダに使用してもよい。パケットの先頭の署名ワードは繰り返してもよいので、パケットの本体における衝突防止に使用されるようなヘッダの先頭を検出するため同一のハードウェア又はソフトウェアを使用することが可能である。
【００７７】
図２４には、署名ワードが周期的な間隔でパケット内のデータビットストリームに埋め込まれた本発明の署名ワードの一実施例が示されている。例えば、チャンネル１及びチャンネル２に割り当てられた二つの別個の署名ワードＳＢ１及びＳＢ２は、夫々、４７  ４７ｈ及び７４  ７４ｈである。署名ワードＳＢ１、ＳＢ２は、データの２２バイト毎にデータパケット内に挿入されるので、聴取トランシーバー、例えば、トランシーバー１５０は、対応する１１５．２Ｋビット／秒のデータレートで２  １／４ミリ秒以内にそのチャンネル上のネットワークトラフィックを検出し得るようになる。チャンネルのトラフィックの誤認定の確率は、０．００００１５である。ランダムなノイズに対し２16＝６５，５３６個の可能なビットパターンを有する２バイト＝１６ビットを考慮して上記確率を計算すると、ランダムな署名を表わす一つのパターンを発生するノイズの確率は、１／６５，５３６＝０．００００１５２６である。
【００７８】
更に、ランダム信号に起因して“有効”署名ワードを誤認識する場合のペナルティーは、数ミリ秒の１個のパケットの遅延、即ち、ランダムなバックオフと聴取サイクルのため必要な時間間隔だけである。署名ワード検出は、従来の搬送波周波数検出スキームを用いることが非常に困難な場合と同一条件下で通信し得るようになる利点がある。その上、署名ワードプロトコルのオーバーヘッドが全体的なデータスループットに与える影響は僅かしかない。パケットのデータ部分で伝送される文字の１／１２は署名文字である場合を想定して上記オーバーヘッドを計算すると、データパケットのオーバーヘッドと遅延時間に対する比は、実際のスループットの削減を支障のないチャンネルの５％未満に減少させる。
【００７９】
図２５には、チャンネル１（図２４）の署名ワードを使用するデータパケットの全体が示されている。署名ワードＳＢ１はデータパケットの先頭に２回挿入され、一つの署名ワードＳＢ１が周期的な間隔でデータパケット内に設けられている点に注意が必要である。より具体的に言うと、データパケットの先頭で、署名ワードＳＢ１は、２回挿入され、４バイトで与えられた１６進数パターン４７Ｈによって構成され、一方、データパケット内で、署名ワードＳＢ１は、図２５に示したように周期的に挿入されている。図２４を参照して、署名ワードは、２２バイトのデータ毎にデータパケット内に挿入されていることを説明したが、一つのデータパターンをパケットに挿入する頻度の決定は、当然、設計者の裁量の範囲内である。その上、上記実施例のシステムの場合、署名ワードは１ワード毎に２バイトを採用しているが、１バイト、或いは、、それ以外のバイト数又はビット数を署名ワードに使用してよいことは当然認められる。
【００８０】
図２６には、復調部２３０に含まれたゲート２３３ｇ（図２３）からの署名検出器の出力パルスが示されている。図２６の署名パルスは、図２５に示したデータパケットの開始に関して合わされ、パルスＰ１は署名ワードＳＢ１の最初の出現によって得られ、パルスＰ２は署名ワードＳＢ２の２回目の出現によって発生されたことに注意する必要がある。同様に、パターンＰ３及びＰ４の双方は、データパケット内にある署名ワードＳＢ１によって発生される。上記パルスによれば、二つの狭い間隔のパルスＰ１及びＰ２によってデータパケットの開始を認定する機能が得られる。同様に、データパケット中に、パルスＰ３及びＰ４は、発生中のパケットとの衝突を防止するため、他のトランシーバーによる同一チャンネル上の伝送の開始を抑止するため使用される。署名ワードの挿入に起因した付加的なオーバーヘッドは、衝突を防止し、再送信の必要性を回避することにより補償される。署名ワードの使用によって、更に、搬送波検出技術が送信の開始時を定めるため使用された場合に生じるであろう間違った警告に起因した伝送の開始の遅延は回避される。
【００８１】
図２６において、データパケットの先頭の署名ワードＳＢ１の対は、時間間隔Ｔ1だけ離れた出力パルスＰ１及びＰ２を生じさせることに注意が必要である。データパケット内で繰り返された一つの署名ワードＳＢ１によって間隔Ｔ2が得られる。このようなタイミング関係の場合、電力の節約と衝突防止の両方を実現することが可能である。電力の節約に関し、データパケットの先頭によってパルス間隔Ｔ1が生じるので、トランシーバーがそのトランシーバーに向けられたデータパケットが送出されたことが報告された後、上記の時間間隔だけ離れたパルスの受信は、受信先のトランシーバーの受信部内のプロセッサをターンオンする信号として使用される。時間Ｔ2だけ離れた署名ワードは、データを送信する準備がある送信器に時間のフレームＴ2の範囲内に署名ワードの受信の聴取を可能にさせ、署名パルスを受信しないままＴ2を上回る時間間隔が経過した場合、上記時間フレーム内にパルスが出現しないということは、チャンネル上にデータを送信している他の送信器は存在しないことを示しているので、送信器は送信に着手する。
【００８２】
上記の如く、図２３に示した実施例において、復調部２３０は、専用ハードウェア、例えば、直列シフトレジスタ２３３ａ、２３３ｂと、ディジタル比較器２３３ｃ、２３３ｄと、シフトレジスタ２３３ｅ、２３３ｆに格納された所定の（デフォルト）署名ワードとを用いて実装されている。或いは、動作中に、署名シフトレジスタ２３３ｅ及び２３３ｆは、ホストコンピュータ１００によって定義された他の署名ワードと共にロードしてもよい。他の署名ワードは、特定の周波数（チャンネル）に対し選択されているので、隣接するチャンネル間の接近した周波数間隔によって他のチャンネルの干渉は生じない。
【００８３】
図２７には、典型的なデータパケットのストリームが示されている。同図の（Ａ）には、ヘッダの３２バイトと、後続のデータの５１２バイトと、後続のチェックサムバイトと、後続のアクノリッジのウェイトと、アクノリッジと、空きチャンネルを照合するための聴取ウェイトと、次のデータパケットが示されている。機能毎の典型的なバイト及び遅延時間が更に示されている。同図の（Ｂ）には、同図の（Ａ）においてデータ専用の領域に署名ワード（２バイト）が挿入されたデータストリームが示されている。同図の（Ｃ）には、スループット計算のため同図の（Ｂ）のパケットに以下の名前：
ｔＨ  ＝  ヘッダ時間
ｔＳＰ  ＝  署名パケット時間
ｔＣＳ  ＝  チェックサム時間
ｔＲ  ＝  送信から受信へのスイッチング時間
ｔＡ  ＝  アクノリッジ時間
ｔＬ  ＝  チャンネルのトラフィック聴取時間
が付けられたパケットが示されている。上記時間は、ハードウェアのパラメータ及びネットワークのプロトコルに依存する。
【００８４】
本発明の実施例において、トランシーバー回路の種々の部分が必要ではないとき、例えば、休止モード中に総電力消費を削減するため、トランシーバー１５０に電力管理能力が具備されている場合がある。第１に、トランシーバー１５０の機能的に別個の回路部分は、動作中ではないとき、別々に電源を止められる。第２、トランシーバー１５０の受信部は、ネットワーク動作を聴取するため受信部を周期的に喚起する送信器の喚起区間（以下に説明する）と関係した時間にタイマーがセットされているので、到来するトラフィックがないとき、電源を止められる。トランシーバー１５０の送信部のデューティサイクル（即ち、送信器がオンしている時間のパーセンテージ）は、典型的な応用の場合、受信時の電力消費と同等の送信時電力消費を伴うので、約１％である。トランシーバー１５０の受信部のデューティサイクルは約１０％に低減され、トランシーバー１５０は、その時間の８９％でアイドル状態（又は“休止”）にさせられる。第３に、１２ＭＨｚ乃至１６ＭＨｚの周波数で走行するシステムクロック信号ＣＬＫは、休止モード中に動作禁止にされたトランシーバー１５０の部分から切断される。例えば、休止モード中に、喚起タイマーと関係した分周回路を除く全ての回路は、システムクロックＣＬＫから切り離される。他の実施例の場合、喚起タイマーは、電力消費を更に低減するため、３２ＫＨｚで走行する低い方の速度のクロックから駆動される。
【００８５】
しかし、設計によって発振器部２００は非常に僅かの電力を取るので、電力を節約するため発振器部２００の電源を完全には停止できない。発振器部２００の一部を給電したままの状態に維持することにより、発振器の再スタートのオーバーヘッドを除去し、発振器部２００の安定性を改良する。休止モード中に、電圧制御発振器２０４及び基準発振器２０１は給電されたままである。シンセサイザー２００は、休止モード中に、レジスタの設定値を保持するため設けられ、電流ドレインは、上記構成部品に対し約１マイクロアンペアである。かくして、低電力の発振器部２００は、トランシーバー１５０の“休止と受信”の比を最適化させることが可能になる。
【００８６】
図２８は発振器部２００の詳細なブロック図であり、トランシーバー１５０が休止モードのとき、給電されたままの基準発振器２０１及び電圧制御発振器２０４の両方が表わされている。抵抗Ｒ１はループフィルタ増幅器２０５ｄに接続された加算接合抵抗である。抵抗Ｒ２は、阻止キャパシタＣ１を介して変調部２６０に接続された加算接合抵抗である。抵抗Ｒ３及びＲ４は、分圧器を形成し、９１５ＭＨｚの中心周波数を供給するよう選択された抵抗値を有し、これにより、変調部２６０からの出力信号によって加算接合信号を無効にさせ得るようになるが、変調部２６０及びループフィルタ増幅器２０５ｄが給電を停止されたとき、依然として安定なデフォルト電圧をバリキャップＶＶＣ１に供給する能力がある。抵抗Ｒ３及びＲ４の（電圧制御発振器がチャンネルの中心でロックされたとき、必要とされる電圧を測定するための標準的な分圧の式を用いて計算される）抵抗値の比は、電圧制御発振器２０４の周波数を所望の周波数帯域の中央に調整するよう選択される。例えば、９００ＭＨｚのＩＳＭ帯域に対し、周波数は、（９０２＋９２８）÷２＝９１５ＭＨｚによって計算された９１５ＭＨｚになるように選択される。
【００８７】
上記の如く、発振器２００の要所部分が休止モード中に給電されたままの場合、電力がシンセサイザー２０２で回復されたとき、シンセサイザー２０２は、動作を再開し、電圧制御発振器２０４を先にプログラムされた周波数にセットする。基準発振器２０１は休止モード中に給電を停止されていないので、例えば、基準発振器２０１は、正確かつ安定な周波数制御信号を電圧制御発振器２０４に供給可能である。その上、電圧制御発振器２０４のトランジスタＱ１は、非常に小さいノイズ数を有する低電力トランジスタであり、送信器及び局部発振器用の低位相ノイズソースが得られる。低電力基準発振器２０１は、最低のノイズ数の点で動作するので、発振器部２００によって生成された位相ノイズは最小限に抑えられる。
【００８８】
図２９に示したように、トランシーバー１５０の受信部は、メッセージの受信、又は、送信前の他の伝送の聴取に使用されていないとき、所定の時間の間隔中、給電を停止、即ち、休止モードに入るようプログラムされている。一方、図３０及び３１には、送信及び受信モード中のトランシーバー１５０の（給電された）動作的な部分６２０、６３０が示されている。
【００８９】
電源停止サイクルは、一連の注意パケットからなる喚起の送信メッセージを発生する機能を行うトランシーバー１５０の送信部と適合する。かくして、トランシーバー１５０には、割り込み駆動式喚起プロトコルと自動（タイムアウト）喚起プロトコルとが設けられている。
【００９０】
図３２は、第１のトランシーバー７００ａの典型的な接続シーケンスを表わすタイミングチャートであり、休止モード中の第２のトランシーバー７００ｂを喚起することを意図するトランシーバー７００ａの送信器部及び受信器部のタイミングが示されている。同図において、トランシーバー７００ｂは、受信器部のタイミングだけが示されている。同図に示された夫々のタイミングの間隔は以下の式：
Ｔawake＞  （Ｔlisten  ＋  ２Ｔalert）
Ｔwakeup  ＞  （Ｔsleep＋  Ｔawake）
によって制御されることに注意が必要である。
【００９１】
典型的な喚起シーケンスを以下に説明する。第１に、トランシーバー７００ａは、トランシーバー７００ｂが休止モードにある間に、トランシーバー７００ｂの少なくとも一つのモニタリング間隔と一致する必要がある一連の注意パケットからなる喚起シーケンスを送信する。換言すれば、第１のトランシーバー７００ａの注意パケットは、休止中のトランシーバー７００ｂが喚起期間中に少なくとも一つの注意パケットを受けるのに十分な頻度で送信される必要がある。従って、トランシーバー７００ａは、トランシーバー７００ｂの所定の休止区間Ｔsleepよりも僅かに長い注意パケットを送るようプログラムされている。かかる重複によって、二つの非同期式トランシーバー、即ち、トランシーバー７００ａ及びトランシーバー７００ｂは、同期のための手段がなくても、接続を確立し得るようになる。
【００９２】
トランシーバー７００ｂがモニタリングを行い（一時的に呼び出され）、トランシーバー７００ａからの注意（喚起）パケットを受信するとき、トランシーバー７００ｂは、休止モードを終了し、アクノリッジ信号ＡＣＫを呼出し側のトランシーバー７００ａに送出し、トランシーバー７００ａにメッセージの送出を許可する。典型的なメッセージ（パケット）の送信中に消費される平均電力は、トランシーバーをスタンバイ（休止モード）状態又は動作準備完了の何れかに維持するため必要とされる電力よりも遙に小さい。
【００９３】
トランシーバー７００ａのホストコンピュータ１００への通信インタフェースは、トランシーバー７００ｂからの“アクノリッジ”の結果としてハードウェア割り込みが発生されるまで、給電を停止されたままである。送信を試みる前に、トランシーバー７００ａは、同一周波数上で送信する他の動作的なトランシーバーを聴取する。第３のトランシーバーが動作的である場合、トランシーバー７００ａは、第３のトランシーバーが送信を終了するのを待機している間、電力を節約するため、一定（又はランダムな）時間間隔に亘って給電が停止される。
【００９４】
図３３には、トランシーバー７００ａからトランシーバー７００ｂに一つのメッセージ（パケット）を送るプロトコルが表わされている。喚起の際に、トランシーバー７００ｂは、アクノリッジ信号“ＡＣＫ”を期待しているトランシーバー７００ａに“ＡＣＫ”信号を送る。トランシーバー７００ａは、次いで、トランシーバー７００ｂにメッセージ（パケット）を自由に送出する。
【００９５】
トランシーバー７００ｂの受信部のデューティサイクルは図３４に示されている。トランシーバー１５０のようなトランシーバーの受信部の典型的な動作パラメータは、５００ボルトで１００ｍＡ（５００ｍＷ）である。従って、１０：１又は１０％のデューティサイクルによって、１０ｍＡの平均電流、即ち、５０ｍＷが得られる。
【００９６】
上記の如く、電力の節約は、種々の回路が動作機能のため必要とはされていないとき、トランシーバー１５０のクロックをディジタル回路の入力に対しゲートをオフすることにより更に改善される。しかし、基準発振器２０１は、連続的に走行し、即ち、給電され続けている。休止モード中に、喚起回路以外の全ての回路は、クロック入力がゲートオフされているので、静的な電力だけを得る。基準発振器２０１は、安定性及び低位相ノイズのため水晶制御されている。喚起の際に、クロック信号ＣＬＫによって駆動された通常のクロック回路は、スイッチオンされ、必要とされる動作的な精度により早く戻るため、オンの状態を維持する。
【００９７】
本発明の一実施例のソフトウェアインタフェースのブロック図が図３５に示されている。この実施例によれば、回線モデムと互換性のあるヘイズ(Hayes)の“ＡＴ”コマンドセットが採用され、標準的な商業ソフトウェアパッケージの利用が可能になる。以下の表IIには、“ＡＴ”コマンドセットが表わされている。更に、標準的なＣＯＭポートを利用、又は、ホストコンピュータバス上で標準的なＵＡＲＴ（ＣＯＭポートとしてアドレス指定可能）をエミュレートするインタフェースを実装することにより、上記インタフェースは、ホストコンピュータ（ソフトウェア）から見ると、恰も内部通信（ＣＯＭ）ポートを介して通信しているように見える。
【００９８】
表II
“ＡＴコマンドセット”
無線周波モデルに実現されたＡＴコマンドセットは、殆どのヘイズ互換性の９６００／２４００ボーのモデムに実現された通常のＡＴコマンドセットの非常に小さい部分集合である。実現されたコマンドを以下に掲載する。
【００９９】
ＤｐＮ      ノードＩＤｎの無線周波モデムのダイヤル。ｎは４乃至１２桁の１６進数である。
【０１００】
ＤＴｎ      ノードＩＤｎの無線周波モデムのダイヤル。ｎは４乃至１２桁の１６進数である。
【０１０１】
Ｅ０        コマンド状態文字エコーの禁止
Ｅ１*      コマンド状態文字エコーの許可
Ｉ０        製品ＩＤとファームウェア版数の返答
Ｑ０*      無線周波モデムの結果コードの返答
Ｑ１        無線周波モデムの結果コードの返答無し
Ｖ０        数値形式による結果コードの表示
Ｖ１*      語数の多い（英語）形式による結果コードの表示
Ｓ０＝ｎ    ｎは、自動応答の場合には非ゼロであり、応答無しの場合にはゼロであり、デフォルトは０である。
【０１０２】
*はデフォルト設定値を示している。
【０１０３】
１２桁長未満のＩＤは後側にゼロが詰められている点に注意が必要である。
【０１０４】
Ｘコマンドは実現されていないので、デフォルトのＸコマンド設定値は、Ｘ１である。
【０１０５】
＆Ｃ及び＆Ｄコマンドは実現されていないので、デフォルトは＆Ｃ１＆Ｄ２である。これにより、無線周波リンクがある間に搬送波がアサートされることを意味する。
【０１０６】
上記の如く、トランシーバー１５０は、衝突防止を備えた搬送波感知多重アクセスプロトコルを実現する。上記プロトコルによって、同一周波数上、同一サービスエリア内で、干渉することなく多数のトランシーバーを動作させ得るようになる。
【０１０７】
搬送波感知多重アクセス／衝突防止プロトコルは、衝突を最小限に抑えるため、トランシーバーが送信前に聴取することを必要とするので優れている。衝突は、聴取期間の終了と、送信の開始の間の短い間隔だけで生じる可能性がある。衝突が発生しない場合、衝突に合っている両方のトランシーバーは、２番目の衝突の可能性を最小限に抑えるため、送信を試みる前に、ランダムな時間間隔を待機することが要求される。
【０１０８】
その上、上記実施例において、パケットは、エラー検出時に自動的に再送信されるので、従来の無線リンクを介した簡単な直接通信プロトコルによって得られる信頼性よりも高いレベルの信頼性が得られる。再送信前の時間遅延は、好ましくは、トランシーバー７００ｂの受信部が、エラーをチェックし、“ＡＣＫ”を送り返すため必要とする最大の時間にセットされる。典型的に、リトライ回数は、例えば、１００回のようにデフォルトの数にセットされるが、特定のソフトウェアアプリケーションによってそれ以外の数にセットしてもよく、或いは、ネットワーク環境に適合させてもよい。
【０１０９】
上記実施例において、エラー検出は、データパケット内のバイトの和の残余であるチェックバイトによって行われる。送信器において、全てのバイトは、２バイトの和を充たすため加算され、１６ビットからのオーバーフローは無視される。上記２進数の補数がデータバイトの後に送信される。受信器において、同一の総和が行われ、オーバーフローは同様に無視して、残余が送信された補数に加算される。エラーが存在しない場合、オーバーフローが無視された残余と補数の合計はゼロに一致すべきである。これにより、簡単ではあるが、効果的なエラー検出が行われる。
【０１１０】
トランシーバー１５０は、ソフトウェア、ファームウェア、及び／又は、ハードウェアの追加によって周波数アジリティ(agility)が得られるので、動作中に周波数を変更し得るようになる。上記実施例において、自動的な周波数アジリティがファームウェアで実現される。これにより、特定の機器又は環境に合わせ得る柔軟性のあるアルゴリズムが作成される。デフォルトの周波数アジリティアルゴリズムは、トランシーバー１５０に組み込むことが可能であり、必要があれば、アプリケーションソフトウェアによって無効にしてもよい。ある種の応用では、周波数アジリティファームウェアにより、上記応用のため最適化されたアルゴリズムに従って、アプリケーションプログラムはシンセサイザー２０２を特定の周波数又はチャンネルに再プログラミングし得るようになる。
【０１１１】
周波数アジリティの実現
周波数アジリティは、トランシーバーの周波数を変える外部ソフトウェアの追加、又は、付加的な内部ファームウェアによって組み込まれている。内部ファームウェアによれば自動周波数アジリティ動作が得られ、外部周波数アジリティの使用によって、上記アルゴリズムは特定の機器環境に合わせることが可能である。内部ファームウェアは、通信のため使用されるチャンネルを得る手段を提供するため、ファームウェア又はハードウェアの何れかで実現された署名検出を利用する。探索されるべきチャンネルの数を最小限に抑えるためのハードウェア又はファームウェアの選択によってチャンネルが予め明確であるならば、上記チャンネルは帯域の範囲内で任意的である。基本原理は、頻繁な間隔で出現する埋め込まれた署名バイトの対を検出するため短い時間にチャンネルを検査することである。典型的なアルゴリズムは、予めチャンネルを優先順位に割り当て、空のチャンネルを見つける可能性を最大限にするため帯域の範囲内で飛び回る。トランシーバーは、全て同一の初期“呼出し”チャンネルで動作するが、メッセージがプログラム可能な試行回数の範囲内で承認されなかった場合、送信器は、優先度リスト内の次のチャンネルに変わり、そのチャンネルにパケットを通すことを試みる。
【０１１２】
メッセージを期待している受信器は、メッセージ中の少なくとも二つの署名を受信するため必要な期間に亘って聴取し、何も受信されなかった場合、次の優先度のチャンネルに進む。受信器は、ネットワークのトランシーバーの中からチャンネルに送信している一つのトランシーバーを非常に早く判定することができるので、受信器は送信器よりも早くチャンネルを走査することが可能である。これによって、受信器は送信器を捉え、通信し得るようになる。
【０１１３】
可能なアルゴリズムは呼出しチャンネルを使用し、意図された受信器が有効な署名を認定した場合、そのアドレスを探索することが可能である。たとえ、ノイズの多いチャンネルであっても、通常、幾らかのデータを通過させることは可能であるが、完全なパケットは得られない。パケットが正しくない場合、受信器は否アクノリッジ（ＮＡＣＫ）を送信器に送出し、送信器は、プログラム可能な個数のＮＡＣＫの後、次の優先度のチャンネルに移り、もう一度試行する。受信器は、これ以上は上記送信器を検出しないので、次の優先度のチャンネルに移り、かつ、必要があれば、呼出し送信器に到達するまで順番に各チャンネルを移動する。
【０１１４】
好ましい一実施例において、Ｎ個のプログラマプルチャンネルと、プログラマブル優先度リストと、部分的にプログラマブルな署名ワードと、次のチャンネルに移る前のプログラマブルな送信器のリトライ回数と、次のチャンネルに移る前のプログラマブルな受信器の聴取時間と、休止する前のプログラマブルなチャンネル探索数とを考える。例示的なデフォルト値は、８チャンネルと、チャンネルの優先順位１−８−４−６−２−７−３−５と、署名ワードｗ１−ｗ２−ｗ３−ｗ４−ｗ５−ｗ６−ｗ７−ｗ８と、リトライ数＝１０回と、聴取時間２ミリ秒と、休止前のチャンネル探索数５個とからなる。優先度チャンネルリストをゼロにセットすることにより、周波数アジリティは禁止される。２台のトランシーバーは、同一チャンネル及び同一チャンネル署名を有する限り、共に動作し得る。優先度リストと、送信リトライ数と、聴取時間と、チャンネル探索数は、２台のトランシーバーが通信するために同一であることは必要ではない。
【０１１５】
ＰＣＭＣＩＡ規格の形状は、例えば、拡張された１．５インチ（３．８１ｃｍ）のように変形してもよい。ＰＣＭＣＩＡ規格の形状のトランシーバー１５０とホストコンピュータ１００の間には、並列バスインタフェース、ラインプリンタポートのような直列ポート、及び、モデムエミュレーティングインタフェースを含む他のインタフェースを用いることが可能である。
【０１１６】
図３５には、無線周波モデムを実現するため利用されたハードウェア及びソフトウェアのブロックが示されている。
【０１１７】
特定の実施例を参照して本発明を説明したが、上記本発明の説明は限定することを意図したものではなく、本発明の目的の範囲内で他の実施例を実現することが可能である。従って、ＰＣＭＣＩＡ規格の形状の無線周波トランシーバーを用いて本発明を説明したが、本発明の原理は、ネットワーク環境の無線通信の場合にも同様に適用できる。
【０１１８】
上記の説明のように、本発明によれば、トランシーバーはアイドル状態にあるとき、いつでも休止状態に入るので、電力が節約される。更に、データパケットに埋め込まれた署名ワードを認識することにより、ノイズと有効なメッセージとを識別し得るようになる。
【０１１９】
更に、本発明によれば、衝突防止機能を実現できるので、同一周波数上、同一サービスエリア内で、干渉することなく多数のトランシーバーを動作させ得る利点がある。更に、エラー検出時にパケットを自動的に再送信することにより、従来の無線リンクを介した簡単な直接通信プロトコルによって得られる信頼性よりも高いレベルの信頼性が得られる。トランシーバーは、ソフトウェア、ファームウェア、及び／又は、ハードウェアの追加によって周波数鋭敏性が得られ、動作中に周波数を変更し得るようになるので、特定の機器又は環境に合わせ得る柔軟性のある周波数アジリティアルゴリズムをトランシーバーに組み込むことが可能になる。
【０１２０】
以下、本発明により教示される手段を例示的に列挙する。
【０１２１】
（付記１）    印刷回路基板と；
上記印刷回路基板上に配置された無線周波送信器及び無線周波受信器と；
上記印刷回路基板上に配置され、上記送信器及び上記受信器をホストコンピュータに電気接続するコネクタと；
少なくとも部分的に上記印刷回路基板を取り囲み、上記無線周波送信器及び上記無線周波受信器に接続され、無線周波信号を送信及び受信するスロットアンテナとからなるホストコンピュータ用無線周波トランシーバー。
【０１２２】
（付記２）  メモリカードインタフェースを有するホストコンピュータ用無線周波トランシーバーであって：
上記トランシーバーを収容するメモリカード互換性のエンクロージャと；
上記エンクロージャ内に配置された無線周波送信器及び無線周波受信器と；
上記エンクロージャ上に配置され、上記無線周波送信器及び上記無線周波受信器をホストコンピュータのメモリカードインタフェースに電気接続するコネクタと；
上記メモリカード互換性のエンクロージャに配置され、上記無線周波送信器及び上記無線周波受信器に接続され、無線周波信号を送信及び受信するアンテナとからなる無線周波トランシーバー。
【０１２３】
（付記３）  上記エンクロージャは拡張メモリカードフォーマットと互換性がある付記２記載の無線周波トランシーバー。
【０１２４】
（付記４）  無線周波トランシーバーとホストコンピュータの結合体であって：
少なくとも部分的に上記ホストコンピュータ内に配置され、上にコンピュータのローカルバスがある印刷回路基板と；
上記印刷回路基板上に配置された無線周波送信器及び無線周波受信器と；
上記無線周波送信器及び上記無線周波受信器を上記コンピュータのローカルバスに電気接続するコネクタと；
少なくとも部分的に上記印刷回路基板を取り囲み、上記無線周波送信器及び上記無線周波受信器に接続され、無線周波信号を送信及び受信するアンテナとからなる結合体。
【０１２５】
（付記５）  上記アンテナはパッチアンテナである付記１記載の無線周波トランシーバー。
【０１２６】
（付記６）  上記アンテナはスロットアンテナである付記１記載の無線周波トランシーバー。
【０１２７】
（付記７）  上記コネクタは上記印刷回路基板の第１の縁に配置され、上記アンテナは上記印刷回路基板の第２の対向する縁に配置されている付記１記載の無線周波トランシーバー。
【０１２８】
（付記８）  上記アンテナは第１及び第２の導電性プレートからなり、上記印刷回路基板は上記第１及び第２の導電性プレートの間に介挿されている付記１記載の無線周波トランシーバー。
【０１２９】
（付記９）  上記第１及び第２の導電性プレートの各々は、金属鋳物からなる付記８記載の無線周波トランシーバー。
【０１３０】
（付記１０）  上記第１及び第２の導電性プレートは、シートメタルからなる付記８記載の無線周波トランシーバー。
【０１３１】
（付記１１）  誘電性材料が、上記第１及び第２の導電性プレートの周辺で上記プレートの間に介挿され、これにより、エンクロージャを画成し、
上記第１のプレートに接触する一方の部分及び上記第２のプレートに接触するもう一方の部分を有し上記アンテナを回転させる第１及び第２の導電性バーが、上記エンクロージャ上に設けられている付記８記載の無線周波トランシーバー。
【０１３２】
（付記１２）  上記エンクロージャはメモリカードと同じ形状を有する付記１１記載の無線周波トランシーバー。
【０１３３】
（付記１３）  上記エンクロージャは拡張メモリカードと同じ形状を有する付記１１記載の無線周波トランシーバー。
【０１３４】
（付記１４）  上記エンクロージャは拡張メモリカードと同じ形状を有し、上記第１及び第２の導電性プレートはシートメタルからなる付記１１記載の無線周波トランシーバー。
【０１３５】
（付記１５）  上記送信器は発振器を更に有し、上記トランシーバーが受信モードであるとき、上記発振器は少なくとも二つのスイッチによって上記アンテナから隔離され、これにより、上記発振器によって上記受信器に生じるノイズを低減する付記１記載の無線周波トランシーバー。
【０１３６】
（付記１６）  上記無線周波受信器は、受信信号のディジタル署名を認定する署名検出器を更に有する付記１記載の無線周波トランシーバー。
【０１３７】
（付記１７）  上記無線周波送信器は、署名ワードを送信する署名作成器を更に有する付記１６記載の無線周波トランシーバー。
【０１３８】
（付記１８）  無線周波送信器部と；
無線周波受信器部と；
アンテナ端子と；
無線周波送信信号を受ける無線周波送信入力端子と、上記アンテナ端子に接続された受信器入力端子と、上記無線周波受信部に接続された受信出力端子と、上記アンテナ端子に接続された無線周波出力端子と、制御信号入力端子とを有し、上記受信器入力端子を上記受信器出力端子に選択的に接続するため動作可能な第１のスイッチと、上記無線周波入力端子を上記無線周波出力端子に選択的に接続するため動作可能な第２のスイッチとからなる送信／受信スイッチング部と；
無線周波送信信号を受ける無線周波送信入力端子と、局部発振器信号を受ける局部発振器入力端子と、無線周波送信出力端子と、局部発振器信号を上記無線周波受信器部に供給する局部発振器出力端子と、制御信号入力端子とを有し、上記無線周波送信入力端子を上記無線周波送信出力端子に選択的に接続するため動作可能な第１のスイッチと、上記局部発振器入力端子を上記局部発振器出力端子に選択的に接続するため動作可能な第２のスイッチとからなる送信／局部発振器スイッチング部と；
上記送信／局部発振器スイッチング部の上記無線周波送信出力端子を上記送信／受信スイッチング部の上記無線周波送信入力端子に接続する手段と；
上記送信／受信スイッチング部の上記制御入力端子及び上記送信／局部発振器スイッチング部の上記制御入力端子に接続され、その送信モード制御信号の受信に応答して、上記送信／局部発振器スイッチング部の上記第１のスイッチが閉じられ、かつ、上記送信／局部発振器スイッチング部の上記第２のスイッチが開かれ、更に、上記送信／受信スイッチング部の上記第１のスイッチが開かれ、かつ、上記送信／受信スイッチング部の上記第２のスイッチが閉じられる送信モード制御信号を、上記送信／受信スイッチング部及び上記送信／局部発振器スイッチング部に供給する手段を有する制御回路とからなる無線周波トランシーバー。
【０１３９】
（付記１９）  上記制御回路は、その受信モード制御信号の受信に応答して、上記送信／受信スイッチング部の上記第１のスイッチが閉じられ、かつ、上記送信／受信スイッチング部の上記第２のスイッチが開かれ、更に、上記送信／局部発振器スイッチング部の上記第１のスイッチが開かれ、かつ、上記送信／局部発振器スイッチング部の上記第２のスイッチが閉じられる受信モード制御信号を、上記送信／受信スイッチング部の上記制御入力端子及び上記送信／局部発振器スイッチング部の上記制御入力端子に供給する手段を更に有する付記１８記載の無線周波トランシーバー。
【０１４０】
（付記２０）  上記送信／受信スイッチング部の上記第１及び第２のスイッチと、上記送信／局部発振器スイッチング部の上記第１及び第２のスイッチは、夫々、電界効果トランジスタ装置により構成される付記１８記載の無線周波トランシーバー。
【０１４１】
（付記２１）  長さＬと幅Ｗを有する導電性材料からなる第１のシートと；
長さＬと幅Ｗを有する導電性材料からなる第２のシートと；
上記第１のシートと上記第２のシートの間に介挿された誘電性材料の層とからなるアンテナ。
【０１４２】
（付記２２）  長さＬは幅Ｗに等しい付記２１記載のアンテナ。
【０１４３】
（付記２３）  上記導電性材料からなる第１及び第２のシートは銅製である付記２１記載のアンテナ。
【０１４４】
（付記２４）  上記誘電性材料の層はエポキシ製である付記２３記載のアンテナ。
【０１４５】
（付記２５）  長さＬと幅Ｗは異なる付記２１記載のアンテナ。
【０１４６】
（付記２６）  第１及び第２の対向する辺と、周囲を画成する縁とを有する絶縁材料の本体と；
上記本体の上記第１の辺に配置された導電性材料の第１のプレートと；
上記本体の上記第２の辺に配置された導電性材料の第２のプレートと；
上記周囲の第１の場所に配置され、上記第１のプレートと接触した第１の部分及び上記第２のプレートと接触した第２の部分を有する伝導性材料からなる第１の調整クリップと；
上記周囲の第２の場所に配置され、上記第１のプレートと接触した第１の部分及び上記第２のプレートと接触した第２の部分を有する伝導性材料からなる第２の調整クリップとからなるアンテナ。
【０１４７】
（付記２７）  上記導電性材料の第１及び第２のプレートは、夫々、金属鋳物からなる付記２６記載のアンテナ。
【０１４８】
（付記２８）  上記導電性材料の第１及び第２のプレートは、夫々、シートメタルからなる付記２６記載のアンテナ。
【０１４９】
（付記２９）  入力及び出力を有する復調器と；
上記復調器からのデータを受ける入力と、直列データを供給する第１の出力とを有する二相復号化器と；
上記復調器の出力を上記二相復号化器の入力に接続する手段と；
上記二相復号化器からの復号化データを受ける入力を有し、上記復号化データを格納する復号化データ記憶手段と、署名を格納する署名記憶回路と、上記復号化データ記憶手段及び上記署名記憶回路に接続され、上記格納された復号化データを上記格納された署名と比較する比較回路とを有する署名検出器と；
上記二相復号化器の出力を上記署名検出器の入力に接続する手段と；
上記二相復号化器から直列データを受ける入力及び並列データを供給する出力とを有する直列−並列データ変換回路と、
上記二相復号化器の出力を上記直列−並列データ変換回路の入力に接続する手段とからなる無線周波受信器の復調部。
【０１５０】
（付記３０）  上記復号化データ記憶手段は直列シフトレジスタからなる付記２９記載の復調部。
【０１５１】
（付記３１）  上記直列−並列データ変換回路は、直列−並列シフトレジスタからなる付記２９記載の復調部。
【０１５２】
（付記３２）  第１の送信器及び第１の受信器を有する第１のトランシーバーと、第２の送信器及び第２の受信器を有する第２のトランシーバーの間のデータ通信方法であって：
上記第１及び第２のトランシーバーが動作していないとき、上記第１及び第２の受信器を休止区間と聴取区間とからなるスタンバイ区間に入れる段階からなる方法。
【０１５３】
（付記３３）  上記休止区間と聴取区間は交番する付記３２記載の方法。
【０１５４】
（付記３４）  上記第２の受信器の少なくとも一つの上記聴取区間中に、上記第１の送信器から少なくとも一つの喚起信号を送信する段階と；
上記第２の受信器で上記喚起信号を受ける段階と；
上記第２の送信器を上記スタンバイモードから戻す段階とを更に有する付記３２記載の方法。
【０１５５】
（付記３５）  上記第２の送信器からアクノリッジ信号を送出する段階と；
上記第１の受信器で上記アクノリッジ信号を受ける段階とを更に有する付記３４記載の方法。
【０１５６】
（付記３６）  送信部及び受信部を有する複数のトランシーバーにより構成され、データが情報のパケットの形式で伝送される通信システムを動作させる方法であって：
（ａ）第１の署名ワードを作成する段階と；
（ｂ）上記情報のパケットの各々の送信の前に上記第１の署名ワードを送信する段階とからなる方法。
【０１５７】
（付記３７）  （ｃ）第２の署名ワードを作成する段階と；
（ｄ）各情報のパケット内で上記第２の署名ワードを送信する段階とを更に有する付記３６記載の方法。
【０１５８】
（付記３８）  段階（ｃ）において、上記第２の署名ワードは上記第１の署名ワードに対応するよう作成される付記３７記載の方法。
【０１５９】
（付記３９）  段階（ｄ）において、上記第１の署名ワードは、上記各パケットの送信の前に複数回送信される付記３６記載の方法。
【０１６０】
（付記４０）  上記情報のパケットは複数の情報のパケットを含み、段階（ｂ）において、上記第１の署名ワードは上記各パケットの送信の前に複数回送信され、段階（ｄ）において、上記第２の署名ワードは上記各パケットの情報のブロックの間の間隔で伝送される付記３７記載の方法。
【０１６１】
（付記４１）  署名ワードを作成し、上記署名ワードを出力に供給する署名作成器と；
入力及び出力を有する並列−直列データ変換回路と；
第１の入力と第２の入力と出力を有し、上記第１又は第２の入力で受信された信号を上記出力に選択的に供給するため動作する結合回路と；
上記署名作成器の出力を上記結合回路の第１の入力に接続する手段と；
上記並列−直列データ変換回路の出力を上記結合回路の第２の入力に接続する手段とからなる無線周波送信器の変調部。
【０１６２】
（付記４２）  入力及び出力を有する二相符号化器と；
上記結合回路の出力を上記二相符号化器の入力に接続する手段とを更に有する付記４１記載の変調部。
【０１６３】
（付記４３）  入力及び出力を有する変調器と；
上記二相符号化器の出力を上記変調器の入力に接続する手段とを更に有する付記４２記載の変調部。
（付記４４）  上記並列−直列データ変換回路は、並列−直列シフトレジスタからなる付記４１記載の変調部。
【図面の簡単な説明】
【０１６４】
【図１】本発明の小型トランシーバーに接続されたホストコンピュータの斜視図である。
【図２】トランシーバーの簡単化されたブロック図である。
【図３】受信モード中に発振器をアンテナから遮断するアナログスイッチ対を表わす図である。
【図４】図３に示した緩衝スイッチの送信及び受信信号路を示す図である。
【図５】図２のトランシーバーに使用された低ノイズ増幅器とミキシング部の詳細ブロック図である。
【図６】増幅器／フィルタ部のセットによって形成されたＩbbとＱbbの並列処理路の説明図である。
【図７】発振器部２００の概要と、トランシーバーに使用された電圧制御発振器の詳細部分の構成図である。
【図８】図２のトランシーバーに使用された復調部２３０と、変調部２６０と、データバッファ２８０の詳細ブロック図である。
【図９】図２のトランシーバーのアナログ部分２００及び２１０の詳細ブロック図である。
【図１０】（Ａ）は従来の典型的なパッチアンテナの上面図であり、（Ｂ）は（Ａ）の線Ｌ１−Ｌ１から見た側面図である。
【図１１】（Ａ）は本発明のパッチアンテナの上面図であり、（Ｂ）は（Ａ）の線Ｌ２−Ｌ２から見た側面図である。
【図１２】（Ｂ）は本発明の一実施例のアンテナの平面図、（Ａ）は（Ｂ）の線Ｌ１−Ｌ１から見た側面図、（Ｃ）は（Ｂ）の線Ｌ２−Ｌ２から見た側面図、（Ｄ）は（Ｂ）の線Ｌ３−Ｌ３から見た側面図である。
【図１３】ＰＣＭＣＩＡ形の無線周波カード／アンテナの斜視図である。
【図１４】本発明によるトランシーバーのアンテナ部、フレーム及びコネクタの分解斜視図である。
【図１５】従来技術の通常のスロットアンテナの平面図である。
【図１６】（Ａ）乃至（Ｃ）は図１５のスロットアンテナの構造から始めて（Ｃ）のスロットアンテナを製造する順次の段階の説明図である。
【図１７】（Ａ）は本発明で使用される印刷回路基板の平面図であり、（Ｂ）は（Ａ）の線Ｌ−Ｌから見た側面図である。
【図１８】復調部で使用される状態装置の一実施例のブロック図である。
【図１９】図１８の状態装置の状態図である。
【図２０】図１８の状態装置の詳細な論理レベルの実装の説明図である。
【図２１】状態装置のＩ及びＱ状態を示すタイミングチャートである。
【図２２】本発明による変調部の一部を示す図である。
【図２３】本発明による復調部の一部を示す図である。
【図２４】署名ワードが周期的間隔でデータビットストリームに埋め込まれた本発明の一実施例の説明図である。
【図２５】チャンネル１の署名ワードを用いて伝送された典型的なデータパケットの説明図である。
【図２６】図２４の受信署名ワードによって得られた署名検出器からの出力パルスの説明図である。
【図２７】（Ａ）乃至（Ｃ）は典型的なデータパケットストリームの説明図である。
【図２８】トランシーバーが休止モードである場合に給電され続ける基準発振器と電圧制御発振器の両方を表わす発振器部の詳細なブロック図である。
【図２９】点線内に示された部分が休止モードの機能説明と共に例示されたトランシーバーのブロック図である。
【図３０】点線内に示された部分は送信モード中に動作的に給電される部分を表わすトランシーバーのブロック図である。
【図３１】点線で示された部分は受信モード中に給電される部分を表わすトランシーバーのブロック図である。
【図３２】２台のトランシーバー間の典型的な接続シーケンスを表わすタイミングチャートである。
【図３３】一方のトランシーバーからもう一方のトランシーバーに信号メッセージ（データパケット）を送出する典型的なプロトコルを示す図である。
【図３４】トランシーバーの受信部のデューティサイクルの説明図である。
【図３５】シルアルポート（ＲＳ−２３２規格）及びＡＴ形の命令セットを使用する無線周波モデムのソフトウェアを説明するブロック図である。
【符号の説明】
【０１６５】
１００    ホストコンピュータ
１５０    トランシーバー
２００    発振器部
２０１    基準発振器
２０２    シンセサイザー
２０４    電圧制御発振器（ＶＣＯ）
２０４ａ    加算接合
２０５    フィードバック制御ループ
２０５ａ    電力増幅器
２０５ｂ，２１１ｉ，２１１ｑ    ローパスフィルタ
２０５ｃ    プリスケーラー
２０５ｄ    ループフィルタ／増幅器
２１０    スイッチング及びミキシング部
２１１    送信／受信スイッチ
２１１Ａ，２１１Ｂ，２１２Ａ，２１２Ｂ    アナログスイッチ
２１１Ｃ，２１１Ｄ，２１２Ｃ，２１２Ｄ    インバータ
２１２    送信／局部発振スイッチ
２１３    広帯域フィルタ
２１４    低ノイズ増幅器（ＬＮＡ）
２１５    ミキシング部
２１５ｉ，２１５ｑ    ミキサー
２２０    ベースバンド増幅器／フィルタ
２２１ｉ，２２１ｑ，２２３ｉ，２２３ｑ    ローパスフィルタ
２２２ｉ，２２２ｑ    高利得増幅器
２２４ｉ，２２４ｑ    飽和増幅器
２２５ｉ，２２５ｑ，２３３ｃ，２３３ｄ    比較器
２３０    復調部
２３１    復調器
２３２    二相復号化器
２３３    署名検出器シフトレジスタ
２３３ａ，２３３ｂ    直列シフトレジスタ
２３３ｃ，２３３ｄ    比較器
２３３ｅ，２３３ｆ    シフトレジスタ
２３３ｇ    ゲート
２３４    直列並列シフトレジスタ
２３５    先入れ先出しシフトレジスタ
２５０    アンテナ
２６０    変調部
２６０ａ，２６０ｂ    署名レジスタ
２６１    変調器
２６２    二相符号化器
２６４    出力ＦＩＦＯバッファ
２８０    データバッファ
２８１    入力データバッファ
２８２    出力データバッファ
２８５    データバス
２９０    制御バス
２９１    ホストインタフェース
２９５    ディジタル制御論理部
２９９    データインタフェースバス
３５０    スロットアンテナ
３５０ｂ    フロントエンド
３８０    無線周波カード／アンテナ結合体
３８０ｂ    フロント部
３８１    フレーム
３８２ａ    上部カバー
３８２ｂ    下部金属カバー
３８３    コネクタ
３８４，３８５    側面
３８４ａ    調整クリップ
３８５ｂ    接地クリップ
３８７ａ，３８７ｂ    駆動点
３８８    印刷回路基板組立体
３８８ａ，３８８ｂ    印刷回路基板
３８８ｃ    ディジタルＡＳＩＣ素子
３８８ｅ    ブリッジコネクタ
３９０    シート
３９１    開口端
４００    状態装置
４１０，４１７，４２０，４２７，４３０    ラッチ
４１１，４１２，４１３，４１４，４２１，４２２，４２３，４２４    ＮＡＮＤゲート
４１５，４２５    ＯＲゲート
【図１】
2005312078.tif 000003
【図２】
2005312078.tif 000004
【図３】
2005312078.tif 000005
【図４】
2005312078.tif 000006
【図５】
2005312078.tif 000007
【図６】
2005312078.tif 000008
【図７】
2005312078.tif 000009
【図８】
2005312078.tif 000010
【図９】
2005312078.tif 000011
【図１０】
2005312078.tif 000012
【図１１】
2005312078.tif 000013
【図１２】
2005312078.tif 000014
【図１３】
2005312078.tif 000015
【図１４】
2005312078.tif 000016
【図１５】
2005312078.tif 000017
【図１６】
2005312078.tif 000018
【図１７】
2005312078.tif 000019
【図１８】
2005312078.tif 000020
【図１９】
2005312078.tif 000021
【図２０】
2005312078.tif 000022
【図２１】
2005312078.tif 000023
【図２２】
2005312078.tif 000024
【図２３】
2005312078.tif 000025
【図２４】
2005312078.tif 000026
【図２５】
2005312078.tif 000027
【図２６】
2005312078.tif 000028
【図２７】
2005312078.tif 000029
【図２８】
2005312078.tif 000030
【図２９】
2005312078.tif 000031
【図３０】
2005312078.tif 000032
【図３１】
2005312078.tif 000033
【図３２】
2005312078.tif 000034
【図３３】
2005312078.tif 000035
【図３４】
2005312078.tif 000036
【図３５】
2005312078.tif 000037