(57)【要約】  【課題】  光ディスク装置などの電源の低電圧化に好適で、ＤＣ−ＤＣコンバータＩＣとリセットＩＣを組合せた複合ＩＣを容易に実現でき、しかも回路全体を初期化するリセット時間の短縮を可能にした直流電源回路を提供することにある。  【解決手段】  本発明は、供給電源から入力される直流電圧を、１．５Ｖ程度以下の低電圧に変換して出力するＤＣ−ＤＣコンバータ１１と、リセット信号を出力するリセット回路１３とを備え、該リセット回路１３から出力される前記リセット信号が、前記ＤＣ−ＤＣコンバータの出力遅延時間ｔｄ１に第２の遅延時間ｔｄ２を加えたリセット遅延時間（ｔｄ１＋ｔｄ２）を有するように構成したことを特徴とする直流電源回路である。【選択図】  図１
2005086853.tif 000002
【特許請求の範囲】
【請求項１】
供給電源から入力される直流電圧を、１．５Ｖ程度以下の低電圧に変換して出力するＤＣ−ＤＣコンバータと、
リセット信号を出力するリセット回路とを備え、
該リセット回路から出力される前記リセット信号が、前記ＤＣ−ＤＣコンバータの出力遅延時間に第２の遅延時間を加えたリセット遅延時間を有するように構成したことを特徴とする直流電源回路。
【請求項２】
前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣコンバータ用ＩＣで形成し、前記リセット回路をリセット回路用ＩＣで形成したことを特徴とする請求項１記載の直流電源回路。
【請求項３】
供給電源から入力される直流電圧を、１．５Ｖ程度以下の低電圧に変換して出力するＤＣ−ＤＣコンバータと、
前記供給電源から入力される直流電圧の立ち上がりを基準にして前記ＤＣ−ＤＣコンバータから出力する電圧の立ち上がりの出力遅延時間を決める第１遅延回路と、
前記供給電源から得られる直流電圧の立ち上がりを基に前記第１遅延回路で決められた前記出力遅延時間に第２の遅延時間を加えたリセット遅延時間を得る第２遅延回路と、
該第２遅延回路で得られたリセット遅延時間でリセット信号を出力するリセット回路とを備えたことを特徴とする直流電源回路。
【請求項４】
前記ＤＣ−ＤＣコンバータおよび前記第１遅延回路によりＤＣ−ＤＣコンバータ用ＩＣを形成し、前記第２遅延回路および前記リセット回路によりリセット回路用ＩＣを形成したことを特徴とする請求項３記載の直流電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク装置等に用いられる電源の低電圧化に好適な直流電源回路、特に、ＤＣ−ＤＣコンバータＩＣとリセットＩＣとを組合せた複合ＩＣを容易に実現できる直流電源回路に関する。
【背景技術】
【０００２】
直流電源回路の従来技術としては、特開平１０−２３２７２２号公報（従来技術１）及び特開２００３−１３４８０８号公報（従来技術２）が知られていた。
【０００３】
従来技術１には、直流供給電源、遅延リセット回路、遅延スタートストップ回路及びＤＣ−ＤＣコンバータを設け、上記遅延リセット回路が上記直流供給電源の瞬断時に上記遅延スタートストップ回路をリセットして瞬断直後の電源再突入の安定化をはかる直流電源回路が記載されている。
【０００４】
また、従来技術２には、ＤＣ−ＤＣコンバータの出力電圧の異常検知を行い、遮断状態にする異常検知回路部と、該異常検知回路部から所定の異常検知信号が出力されるとパルスを所定値になるまでカウントして所定のリセット信号を出力して上記異常検知回路部に対して異常検知信号の出力を停止させるリセット信号発生回路部とを備えたことが記載されている。
【０００５】
【特許文献１】特開平１０−２３２７２２号公報
【０００６】
【特許文献２】特開２００３−１３４８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年、ノートＰＣ等の携帯用途の高まりと共に、光ディスク装置の電源に対する低電圧化の要求が高まってきている。
【０００８】
その一方で、電源周りでは、ＤＣ−ＤＣコンバータＩＣとリセットＩＣの複合化が進められ、光ディスク装置などを制御するＬＳＩの駆動電圧は、半導体プロセスの微細加工技術の進展によって１．５Ｖまで低減する一方で、リセットＩＣにおける異常検出電圧は、１．５Ｖ以下とすると誤動作が生じることから、供給電源に対してＤＣ−ＤＣコンバータＩＣとリセットＩＣとを独立構成とする電源回路の改良が必要とされるようになってきている。
【０００９】
他方、リセット回路は、過電流や外来ノイズによる異常に対してＤＣ−ＤＣコンバータの出力遮断の後、自動的に電圧出力を再開させると共に、電源やクロックの安定、発振安定、ＤＳＰ（Digital Signal Processor）内部のレジスタの初期化など回路動作に重要な役割を持っており、リセット出力は必ずＤＣ−ＤＣコンバータの出力より遅くしなければならないので、ＤＣ−ＤＣコンバータの出力電圧をリセット回路に入力するのが一般的な手法であった。しかしながら、ＤＣ−ＤＣコンバータの出力電圧が１．５Ｖ程度以下に低電圧化し、この出力電圧にノイズ等が重畳されるとリセット回路が誤動作してしまうという課題を有していた。
【００１０】
そこで、最近の電源の低電圧化に対応するため、図４に示すように、ＤＣ−ＤＣコンバータ３１の出力電圧１．５Ｖ程度と、リセット回路３３の異常検出最適電圧を独立に得ることが必要となり、ＤＣ−ＤＣコンバータ３１とリセット回路３３の各々に第１遅延回路３２、第２遅延回路３４を設けて、図５に示すように、設計時におけるリセット遅延時定数ｔｄ３の調整で、ＤＣ−ＤＣコンバータの出力タイミングｔｄ１に対してマージンを持ってリセット電圧設定を得るようにしていた。なお、第２遅延回路３４は、５Ｖ電源を監視し、リセット出力をｔｄ３遅延させている。しかしながら、これらの回路を製造する際、第１遅延回路３２における遅延時定数ｔｄ１及び第２遅延回路３４におけるリセット遅延時定数ｔｄ３がばらつく関係で、常に、リセット遅延時定数ｔｄ３と遅延時定数ｔｄ１との差の値（ｔｄ３−ｔｄ１）が非常に小さくなってしまう、若しくはマイナスの値になってしまうことを防止するために、製造時の遅延時定数ｔｄ１のばらつきを考慮して遅延時定数ｔｄ３を非常に長い時間を設定する必要が生じ、その結果、５Ｖ電源が立ち上がってから、クロックの安定、発振安定及びＤＳＰ内部のレジスタなどの回路全体が初期化されるまで時間が長時間要してしまうという課題を有していた。
【００１１】
本発明の目的は、上記課題を解決すべく、光ディスク装置などの電源の低電圧化に好適で、ＤＣ−ＤＣコンバータＩＣとリセットＩＣを組合せた複合ＩＣを容易に実現でき、しかも回路全体を初期化するリセット時間の短縮を可能にした直流電源回路を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、供給電源から入力される直流電圧を、１．５Ｖ程度以下の低電圧に変換して出力するＤＣ−ＤＣコンバータと、リセット信号を出力するリセット回路とを備え、該リセット回路から出力される前記リセット信号が、前記ＤＣ−ＤＣコンバータの出力遅延時間（出力遅延時定数）ｔｄ１に第２の遅延時間（第２の遅延時定数）ｔｄ２を加えたリセット遅延時間（リセット遅延時定数）（ｔｄ１＋ｔｄ２）を有するように構成したことを特徴とする直流電源回路である。
【００１３】
また、本発明は、前記ＤＣ−ＤＣコンバータをＤＣ−ＤＣコンバータ用ＩＣで形成し、前記リセット回路をリセット回路用ＩＣで形成したことを特徴とする。
【００１４】
また、本発明は、供給電源から入力される直流電圧を、１．５Ｖ程度以下の低電圧に変換して出力するＤＣ−ＤＣコンバータと、前記供給電源から入力される直流電圧の立ち上がりを基準にして前記ＤＣ−ＤＣコンバータから出力する電圧の立ち上がりの出力遅延時間（出力遅延時定数）ｔｄ１を決める第１遅延回路と、前記供給電源から得られる直流電圧の立ち上がりを基に前記第１遅延回路で決められた前記出力遅延時間に第２の遅延時間（第２の遅延時定数）ｔｄ２を加えたリセット遅延時間（リセット遅延時定数）（ｔｄ１＋ｔｄ２）を得る第２遅延回路と、該第２遅延回路で得られたリセット遅延時間でリセット信号を出力するリセット回路とを備えたことを特徴とする直流電源回路である。
【００１５】
また、本発明は、前記ＤＣ−ＤＣコンバータおよび前記第１遅延回路によりＤＣ−ＤＣコンバータ用ＩＣを形成し、前記第２遅延回路および前記リセット回路によりリセット回路用ＩＣを形成したことを特徴とする。
【発明の効果】
【００１６】
以上説明したように、本発明によれば、光ディスク装置などの電源の低電圧化に好適で、ＤＣ−ＤＣコンバータＩＣとリセットＩＣを組合せた複合ＩＣを容易に実現でき、しかもＤＣ−ＤＣコンバータの出力タイミングに対して十分マージンを持ったリセット電圧作動を可能にすると共に回路全体を初期化するリセット時間の短縮を可能にした直流電源回路を実現できる効果を奏する。
【発明を実施するための最良の形態】
【００１７】
本発明に係る光ディスク装置などの直流電源回路の実施の形態について図１及び図２を用いて説明する。
【００１８】
本発明に係る直流電源回路は、図１に示すように、光ディスク装置などを制御するＬＳＩの駆動電圧が半導体プロセスの微細加工技術の進展によって１．５Ｖ程度、さらにはそれ以下に低電圧化される傾向にあり、リセット回路用ＩＣにおける異常検出電圧が１．５Ｖ程度以下とすると誤動作が生じることから、供給直流電源（例えば５Ｖ）に対してＤＣ−ＤＣコンバータ１１を有するＤＣ−ＤＣコンバータ用ＩＣとリセット回路１３を有するリセット回路用ＩＣとを独立構成とする。
【００１９】
そして、ＤＣ−ＤＣコンバータ１１とリセット回路（第２遅延回路１４も含ませてもよい。）１３は、供給直流電源（例えば５Ｖ）が入力されるように並列に接続される。図１においては、供給直流電源（例えば５Ｖ）がＤＣ−ＤＣコンバータ１１と第２遅延回路１４との各々に入力されるように構成されている。第１遅延回路（ＤＣ−ＤＣコンバータ１１に含ませてもよい。）１２は、ＤＣ−ＤＣコンバータ１１に接続され、ＤＣ−ＤＣコンバータ１１の出力１．５Ｖ程度以下の出力遅延時定数（出力開始時定数）ｔｄ１を決定して制御するものである。第２遅延回路１４には、供給直流電源（例えば５Ｖ）が入力され、該電源を監視するよう構成される。更に、第１遅延回路１２と第２遅延回路１４とを直列構成とする。その結果、第２遅延回路１４において、第２の遅延時定数ｔｄ２を第１遅延回路１２から得られる出力開始時定数ｔｄ１に加算してリセット遅延時定数（ｔｄ１＋ｔｄ２）を得てリセット回路１３に入力することになるので、図２に示すように、製造時において出力開始時定数ｔｄ１にばらつきが生じたとしても、リセット回路１３から出力されるリセット信号の立ち上がりは、必ず低電圧化された出力電圧（１．５Ｖ程度以下）の立ち上がりよりも確実に後になり、製造工程でのばらつきを抑制する必要もなく、コスト低減を実現することができる。
【００２０】
以上説明したように、例えば５Ｖ電源が立ち上がってからＤＣ−ＤＣコンバータ１１からは出力遅延時定数（出力開始時定数）ｔｄ１（ｎｓオーダー）経過後、１．５Ｖ程度以下の低電圧が立ち上がって光ディスク装置などの全体回路に供給され、さらにその後第２の遅延時定数ｔｄ２（ｎｓオーダー）経過後、リセット回路１３からは全体回路（クロック回路、発振回路、ＤＳＰ（Digital Signal Processor）内部のレジスタなど）に対してリセット信号により初期化されることになる。即ち、いずれの電源回路においても、リセット回路１３から出力されるリセット信号の立ち上がりは、必ず低電圧化された出力電圧（１．５Ｖ程度以下）の立ち上がりよりも確実に後にすることが可能となる。その結果、光ディスク装置などにおいて動作が開始されることになる。また、過電流や外来ノイズによる異常に対してＤＣ−ＤＣコンバータの出力遮断後、自動的に電圧出力を再開させるときも同様となる。
【００２１】
次に、本発明に係る直流電源回路を備えた光ディスク装置の一実施の形態について図３を用いて説明する。即ち、光ディスク装置のシステム構成は、ＤＶＤドライブ２０と、パソコンや端末等のホストコンピュータ３０とで構成される。光ディスク１はスピンドルモータ４で駆動されて、光ピックアップ２で情報の再生が行われる。光ピックアップ２は、送りモータ３で光ディスク１の半径方向に移送される。光ピックアップ２で読み取られたディスクのデータは、ＲＦアンプ５で増幅されて、デコーダ６で復調される。復調化されたデータは、メモリ制御部７を介して内部メモリであるバッファメモリ８に一時的に記憶され、内部の基準クロックに従って読み出され、インタフェース部９を介してホストコンピュータ２５に送られる。２１は、光ピックアップ２、送りモータ３及びスピンドルモータ４を制御するサーボ制御部である。２２は、サーボ制御部２１、ＲＦアンプ５、デコーダ６、メモリ制御部７及びインターフェース部９を制御するシステム制御部である。
【００２２】
従って、本発明に係る直流電源回路のＤＣ−ＤＣコンバータ１１から出力される１．５Ｖ以下の直流電源は、ＬＳＩを主に駆動する電源として、ＲＦアンプ５、デコーダ６、メモリ制御部７、インタフェース部９、サーボ制御部２１及びシステム制御部２２などの回路に供給される。
【００２３】
また、本発明に係る直流電源回路のリセット回路１３から出力されるリセット信号は、サーボ制御部２１、システム制御部２２及びメモリ制御部７などの回路（クロック回路、発振回路、ＤＳＰ（Digital Signal Processor）内部のレジスタなど）に入力されてリセットされて初期化されることになる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る光ディスク装置などの電源の低電圧化に好適で、ＤＣ−ＤＣコンバータＩＣとリセットＩＣを組合せた複合ＩＣで構成される直流電源回路の一実施の形態を示すブロック図である。
【図２】本発明に係る図１に示す直流電源回路におけるＤＣ−ＤＣコンバータおよびリセット回路の遅延時間タイミングを示す図である。
【図３】本発明に係る直流電源回路を備えた光ディスク装置の一実施の形態を示す図である。
【図４】比較例である直流電源回路の構成を示した図である。
【図５】比較例である図４に示す直流電源回路おけるＤＣ−ＤＣコンバータおよびリセット回路の遅延時間タイミングを示す図である。
【符号の説明】
【００２５】
７…メモリ制御部、１１…ＤＣ−ＤＣコンバータ（ＤＣ−ＤＣコンバータ用ＩＣ）、１２…第１遅延回路（ＤＣ−ＤＣコンバータ用ＩＣに含まれる。）、１３…リセット回路（リセット回路用ＩＣ）、１４…第２遅延回路（リセット回路用ＩＣに含まれる。）、２０…ＤＶＤドライブ、２１…サーボ制御部、２２…システム制御部。
【図１】
2005086853.tif 000003
【図２】
2005086853.tif 000004
【図３】
2005086853.tif 000005
【図４】
2005086853.tif 000006
【図５】
2005086853.tif 000007