(57)【要約】【課題】ＳＢＤ（ショットキー・バリア・ダイオード）と保護用ＺＤ（定電圧ダイオード）を並列に接続したアバランシェ耐量の大きい半導体装置において、短いＴrr、低いＶfを有した半導体装置を提供する。【解決手段】素子中央にＺＤを構成するＰ+型拡散領域２１を形成し、Ｐ型不純物総量の増加を防いだ。耐圧維持手段としてはＰ型不純物総量の増加を招くカードリングの代わりに、開口部に近い部位ほど薄くなる多結晶シリコン４３＋ＳｉＯ2層３８上にショットキー・バリアメタル層５及び第１電極金属膜６の周縁部によるフィールド・プレートが構成された耐圧維持構造を組み合わせた。【選択図】図１
2005251786.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に、前記半導体基板よりも第１導電型の不純物濃度の低い第１導電型の半導体層が形成され、第２導電型の拡散領域が前記半導体層に形成され、前記半導体層の前記半導体基板と接する面と反対側の主面上に絶縁層が形成され、前記絶縁層上に多結晶シリコン層が形成され、前記多結晶シリコン層上にショットキー・バリアメタル層が形成されてなる半導体装置であって、
前記拡散領域は前記主面においてドット状に露出し、
前記絶縁層に、前記拡散領域直上で開口する第１絶縁開口部と、第１絶縁開口部を包囲するリング状の第２絶縁開口部とが形成され、
前記第２絶縁開口部に臨む前記絶縁層の縁部は、前記第２絶縁開口部に近い部位ほど薄く形成され、
前記多結晶シリコン層に、前記第１絶縁開口部の少なくとも一部と重なる範囲で開口する第１多結晶シリコン開口部が形成され、
同じく前記多結晶シリコン層に、前記第２絶縁開口部とほぼ重なるリング状で、外周縁及び内周縁が前記第２絶縁開口部内に及んだ第２多結晶シリコン開口部が形成され、
前記ショットキー・バリアメタル層と前記半導体層の第１導電型領域とが、前記第２多結晶シリコン開口部を介して接触してショットキー接合を形成し、
前記拡散領域と前記半導体層の第１導電型領域とが定電圧ダイオードを構成し、
前記ショットキー・バリアメタル層及び前記拡散領域に電気的に接続する第１電極金属膜と、前記半導体層の第１導電型領域側の電極となる第２電極金属膜とが設けられ、
前記ショットキー・バリアメタル層及び前記第１電極金属膜が、前記第２多結晶シリコン開口部の外周側において、前記多結晶シリコン及び／又は前記絶縁層を介して前記半導体層と対向するフィールド・プレートを構成していることを特徴とする半導体装置。
【請求項２】
第１導電型の半導体基板上に、前記半導体基板よりも第１導電型の不純物濃度の低い第１導電型の半導体層が形成され、第２導電型の拡散領域が前記半導体層に形成され、前記半導体層の前記半導体基板と接する面と反対側の主面上に絶縁層が形成され、前記絶縁層上に多結晶シリコン層が形成され、前記多結晶シリコン層上にショットキー・バリアメタル層が形成されてなる半導体装置であって、
前記拡散領域は前記主面においてドット状に露出し、
前記絶縁層に、前記拡散領域の露出面及びその周囲の前記半導体層の第１導電型領域を内包する絶縁開口部が形成され、
前記絶縁開口部に臨む前記絶縁層の縁部は、前記絶縁開口部に近い部位ほど薄く形成され、
前記多結晶シリコン層に、周縁が前記絶縁開口部内に及んで前記絶縁開口部内で開口し、前記拡散領域の露出面及びその周囲の前記半導体層の第１導電型領域を内包する多結晶シリコン開口部が形成され、
前記ショットキー・バリアメタル層と前記半導体層の第１導電型領域とが、前記多結晶シリコン開口部を介して接触してショットキー接合を形成し、
前記拡散領域と前記半導体層の第１導電型領域とが定電圧ダイオードを構成し、
前記ショットキー・バリアメタル層及び前記拡散領域に電気的に接続する第１電極金属膜と、前記半導体層の第１導電型領域側の電極となる第２電極金属膜とが設けられ、
前記ショットキー・バリアメタル層及び前記第１電極金属膜が、前記多結晶シリコン開口部の外周側において、前記多結晶シリコン及び／又は前記絶縁層を介して前記半導体層と対向するフィールド・プレートを構成していることを特徴とする半導体装置。
【請求項３】
第１導電型の半導体基板上に、前記半導体基板よりも第１導電型の不純物濃度の低い第１導電型の半導体層が形成され、第２導電型の拡散領域が前記半導体層に形成され、前記半導体層の前記半導体基板と接する面と反対側の主面上に絶縁層が形成され、前記半導体層上にショットキー接合が形成されてなる半導体装置であって、
前記拡散領域は前記主面においてドット状に露出する第１拡散領域と、第１拡散領域を包囲し前記主面においてリング状に露出する第２拡散領域とからなり、
前記絶縁層に、前記第１拡散領域の露出面から前記第２拡散領域の内周縁部までを内包する絶縁開口部が形成され、
ショットキー・バリアメタル層と前記半導体層の第１導電型領域とが、前記絶縁開口部を介して接触してショットキー接合を形成し、
前記第１拡散領域と前記半導体層の第１導電型領域とが定電圧ダイオードを構成し、
前記第２拡散領域がカードリングを構成し、
前記ショットキー・バリアメタル層、前記第１拡散領域及び前記第２拡散領域に電気的に接続する第１電極金属膜と、前記半導体層の第１導電型領域側の電極となる第２電極金属膜とが設けられてなることを特徴とする半導体装置。
【請求項４】
電子線照射により前記半導体層に格子欠陥が形成されてなる請求項１、請求項２又は請求項３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキー・バリア・ダイオードに保護用の定電圧ダイオードを並列に接続した半導体装置に関するものである。
【背景技術】
【０００２】
従来、ショットキー・バリア・ダイオード（以下「ＳＢＤ」という。）の保護素子としてＳＢＤに定電圧ダイオードを並列に接続した半導体装置が用いられている。定電圧ダイオード（以下「ＺＤ」という。）は、アバランシェ降伏時には電圧値が一定に保たれるという特性を利用したものとしてよく知られる。
特許文献１〜４には、ＳＢＤにＺＤを並列に接続した半導体装置が記載されている。  
【０００３】
特許文献１〜３には、ショットキーバリア領域の周辺にＰ型ガードリングを形成し、このＰ型ガードリングと接触するＮ型領域とで形成されるＰＮ接合をＺＤとした半導体装置が記載されている。
特許文献４には、リング状のショットキー接合領域の内外周にＰ型カードリングを形成し、内周側のカードリング内にＰ型拡散領域を形成し、このＰ型拡散領域と接触するＮ型拡散領域とで形成されるＰＮ接合をＺＤとした半導体装置が記載されている。
【０００４】
以上のようなＳＢＤと保護用ＺＤを並列に接続した半導体装置のＳＢＤ部とＺＤ部のそれぞれのＶＩ特性を図１５に示し、等価回路を図１６に示す。
図１５に示すようにＺＤのアバランシェ降伏電圧（以下「ＶB」という。）はＳＢＤのＶBより低いため、逆電圧印加時にＺＤが降伏すると印加電圧はほとんど上がらず、ＳＢＤではアバランシェ降伏は起こらない。
このようにアバランシェ耐量の大きい保護用ＺＤがアバランシェ降伏を受け持つことにより、ＳＢＤ単独の半導体装置よりも、ＳＢＤと保護用ＺＤを並列に接続した半導体装置の方がアバランシェ耐量が全体として大きくなる。
【０００５】
ところで、ＳＢＤ単独の半導体装置においては、保護回路が無いため、適度な安全率をもってＶBを設計しなければならない。ＳＢＤのＶBを大きくするためにはエピタキシャル層の厚みを大きく、その比抵抗を高く設計しなければならない。その結果、順方向電圧降下（以下「Ｖf」という。）が高くなってしまう。
これに対しＳＢＤと保護用ＺＤを並列に接続した半導体装置においては、上述のようにＺＤによってサージ電圧からＳＢＤが保護されるので、エピタキシャル層の厚みを比較的薄く、その比抵抗を比較的低く設計することができる。その結果、Ｖfを低くすることができる。
以上説明したように、ＳＢＤと保護用ＺＤを並列に接続した半導体装置は、高耐圧、低Ｖfの有用なデバイスである。
【特許文献１】特開昭６１−１６６１６４号公報
【特許文献２】特開平９−９５２２号公報
【特許文献３】特開２０００−１６４８９４号公報
【特許文献４】特開平８−１０７２２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし以上の従来技術にあっては次のような問題があった。
ＳＢＤと保護用ＺＤを並列に接続した半導体装置においてアバランシェ耐量を大きくするためには、ＺＤを構成するＰ型領域を深くし、Ｐ型領域及びＮ型領域の不純物濃度を高くして、保護用ＺＤのアバランシェ耐量を高める必要がある。不純物は横方向にも拡散するため、Ｐ型領域を深く形成すればするほどその幅も拡幅する。このとき、拡散幅は（マスク開口幅）＋（拡散深さの約1.6倍）となる。Ｐ型不純物拡散時のマスク開口の幅を狭小にするにもアライナの能力に限界があるため、拡散深さに依存せずに拡散幅を狭小にすることにも限界がある。以上の結果、Ｐ型領域の体積・面積は増大し、Ｐ型不純物濃度も下げることができないので、Ｐ型不純物の総量が増大する。
また、大電流用途の要請に応じて素子面積を大きくすると、素子外周のＰ型ガードリングの周は長くなり、それに伴って、その体積及び面積が大きくなる。体積が大きくなる結果、Ｐ型不純物の総量が増大する。Ｐ型領域の面積が大きくなる結果、ＳＢＤの面積が減少する。
【０００７】
特許文献１〜３記載の構造を採用する場合、上記事情を考慮して耐圧設計すると、ＺＤを構成するＰ型ガードリングが大きく、かつ、高濃度となり、そのＰ型不純物の総量が増大する。Ｐ型不純物の総量が増大すると、順バイアス時の少数キャリアの注入量が増加して逆方向回復時間（以下「Ｔrr」という。）が長くなるという問題があった。
また、Ｐ型ガードリングの面積増大によって、アクティブエリア内のショットキー接合の面積率が減少し、特に電流密度の小さな領域においてＶfが増大するという問題があった。
【０００８】
特許文献４記載の構造を採用する場合、ＺＤのＰＮ接合を構成するＰ型拡散領域に隣接するＰ型カードリングを設けるから、順バイアス時にこのＰ型カードリングからも少数キャリアの注入が起こる分、注入量が増加して逆方向回復時間（以下「Ｔrr」という。）が長くなるという問題があった。
また、ＺＤのＰＮ接合を構成するＰ型拡散領域に隣接するＰ型カードリングにより、アクティブエリア内のショットキー接合の面積率が減少し、特に電流密度の小さな領域においてＶfが増大するという問題があった。
【０００９】
本発明は以上の従来技術における問題に鑑みてなされたものであって、ＳＢＤと保護用ＺＤを並列に接続したアバランシェ耐量が大きい半導体装置において、短いＴrr、低いＶfを有した半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するための請求項１記載の発明は、第１導電型の半導体基板上に、前記半導体基板よりも第１導電型の不純物濃度の低い第１導電型の半導体層が形成され、第２導電型の拡散領域が前記半導体層に形成され、前記半導体層の前記半導体基板と接する面と反対側の主面上に絶縁層が形成され、前記絶縁層上に多結晶シリコン層が形成され、前記多結晶シリコン層上にショットキー・バリアメタル層が形成されてなる半導体装置であって、
前記拡散領域は前記主面においてドット状に露出し、
前記絶縁層に、前記拡散領域直上で開口する第１絶縁開口部と、第１絶縁開口部を包囲するリング状の第２絶縁開口部とが形成され、
前記第２絶縁開口部に臨む前記絶縁層の縁部は、前記第２絶縁開口部に近い部位ほど薄く形成され、
前記多結晶シリコン層に、前記第１絶縁開口部の少なくとも一部と重なる範囲で開口する第１多結晶シリコン開口部が形成され、
同じく前記多結晶シリコン層に、前記第２絶縁開口部とほぼ重なるリング状で、外周縁及び内周縁が前記第２絶縁開口部内に及んだ第２多結晶シリコン開口部が形成され、
前記ショットキー・バリアメタル層と前記半導体層の第１導電型領域とが、前記第２多結晶シリコン開口部を介して接触してショットキー接合を形成し、
前記拡散領域と前記半導体層の第１導電型領域とが定電圧ダイオードを構成し、
前記ショットキー・バリアメタル層及び前記拡散領域に電気的に接続する第１電極金属膜と、前記半導体層の第１導電型領域側の電極となる第２電極金属膜とが設けられ、
前記ショットキー・バリアメタル層及び前記第１電極金属膜が、前記第２多結晶シリコン開口部の外周側において、前記多結晶シリコン及び／又は前記絶縁層を介して前記半導体層と対向するフィールド・プレートを構成していることを特徴とする半導体装置である。
なお、第１導電型領域側の電極となる第２電極金属膜は、例えば、前記半導体基板の裏面に電極金属膜を被着形成することにより設けることができる。また第２電極金属膜は、前記主面の第１導電型領域に電極金属膜を被着形成することにより設けることができる。
【００１１】
請求項２記載の発明は、第１導電型の半導体基板上に、前記半導体基板よりも第１導電型の不純物濃度の低い第１導電型の半導体層が形成され、第２導電型の拡散領域が前記半導体層に形成され、前記半導体層の前記半導体基板と接する面と反対側の主面上に絶縁層が形成され、前記絶縁層上に多結晶シリコン層が形成され、前記多結晶シリコン層上にショットキー・バリアメタル層が形成されてなる半導体装置であって、
前記拡散領域は前記主面においてドット状に露出し、
前記絶縁層に、前記拡散領域の露出面及びその周囲の前記半導体層の第１導電型領域を内包する絶縁開口部が形成され、
前記絶縁開口部に臨む前記絶縁層の縁部は、前記絶縁開口部に近い部位ほど薄く形成され、
前記多結晶シリコン層に、周縁が前記絶縁開口部内に及んで前記絶縁開口部内で開口し、前記拡散領域の露出面及びその周囲の前記半導体層の第１導電型領域を内包する多結晶シリコン開口部が形成され、
前記ショットキー・バリアメタル層と前記半導体層の第１導電型領域とが、前記多結晶シリコン開口部を介して接触してショットキー接合を形成し、
前記拡散領域と前記半導体層の第１導電型領域とが定電圧ダイオードを構成し、
前記ショットキー・バリアメタル層及び前記拡散領域に電気的に接続する第１電極金属膜と、前記半導体層の第１導電型領域側の電極となる第２電極金属膜とが設けられ、
前記ショットキー・バリアメタル層及び前記第１電極金属膜が、前記多結晶シリコン開口部の外周側において、前記多結晶シリコン及び／又は前記絶縁層を介して前記半導体層と対向するフィールド・プレートを構成していることを特徴とする半導体装置である。
【００１２】
請求項３記載の発明は、第１導電型の半導体基板上に、前記半導体基板よりも第１導電型の不純物濃度の低い第１導電型の半導体層が形成され、第２導電型の拡散領域が前記半導体層に形成され、前記半導体層の前記半導体基板と接する面と反対側の主面上に絶縁層が形成され、前記半導体層上にショットキー接合が形成されてなる半導体装置であって、
前記拡散領域は前記主面においてドット状に露出する第１拡散領域と、第１拡散領域を包囲し前記主面においてリング状に露出する第２拡散領域とからなり、
前記絶縁層に、前記第１拡散領域の露出面から前記第２拡散領域の内周縁部までを内包する絶縁開口部が形成され、
ショットキー・バリアメタル層と前記半導体層の第１導電型領域とが、前記絶縁開口部を介して接触してショットキー接合を形成し、
前記第１拡散領域と前記半導体層の第１導電型領域とが定電圧ダイオードを構成し、
前記第２拡散領域がカードリングを構成し、
前記ショットキー・バリアメタル層、前記第１拡散領域及び前記第２拡散領域に電気的に接続する第１電極金属膜と、前記半導体層の第１導電型領域側の電極となる第２電極金属膜とが設けられてなることを特徴とする半導体装置である。
【００１３】
請求項４記載の発明は、電子線照射により前記半導体層に格子欠陥が形成されてなる請求項１、請求項２又は請求項３記載の半導体装置である。
【発明の効果】
【００１４】
本発明によれば、ＺＤ（定電圧ダイオード）を構成する第２導電型拡散領域が素子中央にドット状に形成されるので、耐圧設計に応じてこの第２導電型拡散領域を深く形成しても、その拡散幅は（マスク開口幅）＋（拡散深さの約1.6倍）であり、加えてリング状のマスク開口に比較してドット状のマスク開口の総面積は小さくでき、特許文献１〜３のリング状に形成する従来構造に比較して第２導電型拡散領域の体積及び半導体層主面への露出面積が大きくならず、素子面積の増大に応じてこれらが大きくなることもない。したがって、第２導電型不純物の総量の増大を抑えることができるとともに、アクティブエリア内のショットキー接合の面積の減少を抑えることができる。
また、請求項１,２記載の発明によれば、耐圧維持構造としてショットキー接合外周にフィールド・プレートを有する。さらに、フィールド・プレート下の絶縁層の縁部は絶縁開口部に近い部位ほど薄く形成されているため、ショットキー接合外周の絶縁層縁部における電界の局所集中が緩和され、耐圧を向上させている。このような耐圧維持構造をショットキー接合外周に備えているので、ショットキー接合外周にガードリングを形成せずとも十分な耐圧を確保することができ、ガードリングを形成しない分、第２導電型不純物の総量の増大及びアクティブエリア内のショットキー接合の面積の減少を抑えることができる。
請求項３記載の発明のように、ショットキー接合外周にガードリングを形成する場合でも、そのガードリングを素子中央ドット状の第２導電型拡散領域ほど深く形成する必要が無く、素子中央ドット状の第２導電型拡散領域より浅めに形成すれば、第２導電型不純物の総量の増大及びアクティブエリア内のショットキー接合の面積率の減少を抑えることができる。
本発明は、素子中央ドット状の第２導電型拡散領域に隣接するショットキー接合内周側のカードリングを有さない。これによっても第２導電型不純物の総量の増大及びアクティブエリア内のショットキー接合の面積率の減少を抑えることができる。
以上により、所望の耐圧設計をしても第２導電型不純物の総量の増大を抑えることができる。第２導電型不純物が抑えられるので、順バイアス時の少数キャリアの注入量が抑えられＴrrを短くすることができるという効果がある。
また、アクティブエリア内のショットキー接合の面積率の減少を抑えられるので、特に電流密度の小さな領域においてＶfを低く抑えることができるという効果がある。
したがって、本発明によれば、ＳＢＤと保護用ＺＤを並列に接続したアバランシェ耐量の大きい半導体装置において、従来構造に比較して短いＴrr、低いＶfを有した半導体装置を得ることができる。
【００１５】
請求項１記載の発明は、請求項２，３記載の発明と異なり、素子中央ドット状の第２導電型拡散領域直上で開口する第１絶縁開口部と、第１絶縁開口部を包囲するリング状の第２絶縁開口部とを有する。第１絶縁開口部と第２絶縁開口部との間に形成される絶縁層は、第１導電型の半導体層とショットキー・バリアメタル層を隔絶する作用がある。
そのため、ＺＤの所望の耐圧を得るために第２導電型拡散領域に接する第１導電型の半導体層に第１導電型不純物を拡散し部分的に高濃度の領域をもってＰＮ接合を形成した場合、高濃度領域とショットキー・バリアメタルを上記絶縁層によって隔絶できる。
したがって、高濃度領域とショットキー・バリアメタルの接触した部分でのバリアハイトの低下による漏れ電流の増加を防止できるという効果がある。
言い換えれば、ＺＤ部とＳＢＤ部について所望の特性を得るために別々に設計できる。このことは工業的に重要である。
【００１６】
請求項４記載の発明によれば、電子線照射により半導体層に格子欠陥が形成されており、格子欠陥により逆回復時の残留キャリアの消滅が早まるので、さらにＴrrを短くすることができるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。以下の実施形態においては、第１導電型はＮ型に対応し、第２導電型はＰ型に対応する。
【００１８】
〔第１実施形態〕
まず、図１に示す本発明第１実施形態の半導体装置につき説明する。図１は、本発明第１実施形態の半導体装置の断面図(b)、及びショットキー・バリアメタル層及び第１電極金属膜を透視して描いた主面の平面図(a)である。初めに図１〜４を参照して製造方法につき説明する。
【００１９】
（工程１）まず、図２(a)に示すように、シリコンバルク結晶に砒素やアンチモン等のＮ型不純物を高濃度に不純物導入したＮ+型のシリコン基板１上に、エピタキシャル成長によりＮ型のエピタキシャル層２を形成する。例えば、エピタキシャル層２に添加する不純物として、フォスフィン（ＰＨ3）を用いる。
【００２０】
（工程２）次に、図２(b)に示すように、熱酸化法又はＣＶＤ法によりエピタキシャル層２のシリコン基板１と接する面と反対側の主面上に絶縁層としてＳｉＯ2層３を形成する。例えば、ＳｉＯ2層３の厚さを0.8μｍとする。
【００２１】
（工程３）次に、図２(c)に示すように、周知のフォトリソグラフィー法を用いてＳｉＯ2層３の素子形成領域中央にドット状の開口部３１を形成する。
【００２２】
（工程４）次に、図２(d)に示すように、開口部３１を有したＳｉＯ2層３２をマスクとして、ボロンをエピタキシャル層２にイオン注入する。
【００２３】
（工程５）次に、図３(a)に示すように、周知のフォトリソグラフィー法を用いてＳｉＯ2層３２に開口部３１を包囲するリング状の開口部３３を形成する。
【００２４】
（工程６）次に、図３(b)に示すように、工程４でイオン注入したボロンを熱拡散して活性化し、ＺＤを構成するＰ+型拡散領域２１を形成するとともに、開口部３１，３３を有したＳｉＯ2層３４より薄く酸化膜を成長させて、段差を有したＳｉＯ2層３５を形成する熱処理を実施する。
【００２５】
（工程７）次に、図３(c)に示すように、周知のフォトリソグラフィー法を用いてＳｉＯ2層３５のうち工程６で形成した薄膜部の一部を除去して、Ｐ+型拡散領域２１直上で開口する第１絶縁開口部３６及び第１絶縁開口部３６を包囲するリング状の第２絶縁開口部３７とを有したＳｉＯ2層３８を形成する。なお、図３(c)に示すように素子形成領域周縁部のＳｉＯ2層３５の薄膜部も同時に除去する。
第２絶縁開口部３７においては、薄膜部を開口周囲に残し段差を形成する。その結果、図３(c)に示すように第２絶縁開口部３７に臨む絶縁層３８の縁部は、第２絶縁開口部３７に近い部位ほど薄くなる２段の階段状に形成される。説明の便宜のため下の段を構成するＳｉＯ2層を下段絶縁層３８ａ、上の段を構成するＳｉＯ2層を上段絶縁層３８ｂと呼ぶこととする。
なお、第１絶縁開口部３６によってＰ+型拡散領域２１のみを露出させ、Ｎ型領域２２を露出させない。第１絶縁開口部３７によってＮ型領域２２のみを露出させ、Ｐ+型拡散領域２１を露出させない。
【００２６】
（工程８）次に、図４(a)に示すように、ＳｉＯ2層３８が形成された主面上に多結晶シリコンを減圧ＣＶＤ法により堆積させ、多結晶シリコン層４を形成する。多結晶シリコン層４の厚さは、下段絶縁層３８ａより薄くする。多結晶シリコン層４には、不純物を添加していない高抵抗物質を用いる。
【００２７】
（工程９）次に、図４(b)に示すように、周知のフォトリソグラフィー法を用いて第１絶縁開口部３６と重なる範囲で開口する第１多結晶シリコン開口部４１を形成するとともに、第２絶縁開口部３７（図３(c)参照）とほぼ重なるリング状で、外周縁４２ａ及び内周縁４２ｂが第２絶縁開口部３７内に及んだ第２多結晶シリコン開口部４２を形成する。また同時に上段絶縁層３８ｂ上の所定位置より外側の多結晶シリコン層４を除去する。
結果として、第２多結晶シリコン開口部４２の内周側及び外周側のそれぞれにおいて多結晶シリコン層４３が２段のＳｉＯ2層３８上に敷設されることにより開口部４２から見て３段の登り階段形状が形成される。
なお、図４(b)に示すように第１多結晶シリコン開口部４１の全部が第１絶縁開口部３６の全部と重なるように形成してもよいが、少なくとも第１多結晶シリコン開口部４１の一部が第１絶縁開口部３６の一部と重なるように形成し、その重なった開口部を介して多結晶シリコン層４３より上層に形成される電極金属膜とＰ+型拡散領域２１とを電気的に接続させることができればよい。
【００２８】
（工程１０）次に、第１多結晶シリコン開口部４１及び第２多結晶シリコン開口部４２内のエピタキシャル層２上、並びに多結晶シリコン層４３上にショットキー・バリアメタル層５を蒸着形成する（図１(b)参照）。ここで、ショットキー・バリアメタルとしてはモリブデン（Ｍｏ）を用いる。
【００２９】
（工程１１）その後、ショットキー・バリアメタル層５上に、第１電極金属膜６を被着形成する。また、シリコン基板１の裏面に第２電極金属膜７を被着形成する（図１(b)参照）。ここで、第１電極金属膜６としてはアルミニウム（Ａｌ）を用いる。第２電極金属膜７としては、シリコン基板１裏面から、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）からなる多層電極膜を用いる。
【００３０】
以上の工程により、図１に示す本実施形態の半導体装置が完成する。図１(b)に示すように、ショットキー・バリアメタル層５を介在させても第１電極金属膜６とＰ+型拡散領域２１との電気的接続は可能である。これに代え、第１多結晶シリコン開口部４１内のショットキー・バリアメタル層５の全部を除去したＰ+型拡散領域２１上、又は一部を除去したショットキー・バリアメタル層５１上及びＰ+型拡散領域２１上に第１電極金属膜６１を形成することにより、図５に示すように第１電極金属膜６１がＰ+型拡散領域２１に接触する構造にしてもよい。
【００３１】
以上の工程において、エピタキシャル層２の不純物濃度及び層厚、並びにＰ+型拡散領域２１の不純物濃度及び深さは、図１５に示すようにＺＤのＶBがＳＢＤのＶBより低く、かつ、所望の耐圧が得られるように、平板平面型ＰＮ接合の片側階段接合モデル解析法、シミュレーションモデル解析法などの周知の解析技術を用いて適宜選定することができる。
【００３２】
以上の製造方法により構成された本実施形態の半導体装置は、その特徴的構造により優れた耐圧特性、Ｔrr特性及びＶf特性を発揮する。
中央にドット状に形成されたＰ+型拡散領域２１は、Ｎ型領域２２とＺＤを構成し、ＳＢＤと並列に接続する保護素子を構成する。
Ｐ+型拡散領域２１とＳｉＯ2層３８及び多結晶シリコン層４３によって隔てられた周囲のリング状の第２多結晶シリコン開口部４２において、ショットキー・バリアメタル層５とＮ型領域２２とが接触しＳＢＤが構成される。過大な電圧が印加された時は、中央のＺＤが先にブレークダウンすることによりＳＢＤは保護される。
【００３３】
エピタキシャル層２はＰ+型拡散領域２１以外にＰ型領域を有さない。Ｐ+型拡散領域２１はドット状であるため、チップ外周に設けたリング状のもののように、素子面積に依存してＰ型リング状領域の周が長くなり、その体積及び面積の増加を招くことがなく、拡散深さに依存する拡散幅の増加に伴う体積及び面積の増加も少ない。そのため、耐圧設計に応じてＰ+型拡散領域２１の不純物濃度及び深さを様々に変更しても、Ｐ型不純物の総量の増加及びアクティブエリア内のショットキー接合の面積の減少を抑えることができ、これにより短いＴrr、低いＶfを維持することが容易になる。
【００３４】
ショットキー接合周辺の耐圧維持構造としても、ショットキー・バリアメタル層５及び第１電極金属膜６の周縁部によりフィールド・プレートが構成され、このフィールド・プレート下の多結晶シリコン４３及びＳｉＯ2層３８の縁部が開口部に近い部位ほど薄く形成されている。そのため、カードリング等のＰ型領域を形成しなくとも十分な耐圧を確保することができる。
【００３５】
第１絶縁開口部３６と第２絶縁開口部３７との間に形成されるＳｉＯ2層は、エピタキシャル層２とショットキー・バリアメタル層５を隔絶しており、図６に示すように、ＺＤの所望の耐圧を得るためにＰ+型拡散領域２１に接するＮ型領域にＮ型不純物を拡散し部分的に高濃度の領域２４をもってＰＮ接合を形成した場合、Ｎ型高濃度領域２４とショットキー・バリアメタル層５１を上記ＳｉＯ2層によって隔絶することが可能である。
したがって、Ｎ型高濃度領域とショットキー・バリアメタルの接触した部分でのバリアハイトの低下によって起こる漏れ電流の増加を防止できる。
【００３６】
〔第２実施形態〕
次に、図７に示す本発明第２実施形態の半導体装置につき説明する。図７は本発明第２実施形態の半導体装置の断面図(b)、及びショットキー・バリアメタル層及び第１電極金属膜を透視して描いた主面の平面図(a)である。
図７に示すように、本実施形態の半導体装置は、上記第１実施形態の半導体装置から第１絶縁開口部３６と第２絶縁開口部３７との間に形成されるリング状のＳｉＯ2層及びその上の多結晶シリコンを除いた構造に等しい。初めに図２、図８、図９を参照して製造方法につき説明する。
【００３７】
（工程１〜４）まず、図２(a)〜(d)に示すように上記第１実施形態の工程１〜４を同様に実施する。以上により、ボロンのイオン注入まで終了する。
【００３８】
（工程５）次に、図８(a)に示すように、周知のフォトリソグラフィー法を用い、ＳｉＯ2層３２の開口部３１の周囲部分を除去して開口部３９を形成し、リング状のＳｉＯ2層３ａを形成する。
【００３９】
（工程６）次に、図８(b)に示すように、工程４でイオン注入したボロンを熱拡散して活性化し、ＺＤを構成するＰ+型拡散領域２１を形成するとともに、開口部３９を有したＳｉＯ2層３ａより薄く酸化膜を成長させて、段差を有したＳｉＯ2層３ｂを形成する熱処理を実施する。
【００４０】
（工程７）次に、図８(c)に示すように、周知のフォトリソグラフィー法を用いてＳｉＯ2層３ｂのうち工程６で形成した薄膜部の一部を除去して、Ｐ+型拡散領域２１の露出面及びその周囲のＮ型領域２２を内包する絶縁開口部３ｃを有したＳｉＯ2層３ｄを形成する。なお、図８(c)に示すように素子形成領域周縁部のＳｉＯ2層３ｂの薄膜部も同時に除去する。
絶縁開口部３ｃにおいては、薄膜部を開口周囲に残し段差を形成する。その結果、図８(c)に示すように絶縁開口部３ｃに臨む絶縁層３ｄの縁部は、絶縁開口部３ｃに近い部位ほど薄くなる２段の階段状に形成される。説明の便宜のため下の段を構成するＳｉＯ2層を下段絶縁層３ｄａ、上の段を構成するＳｉＯ2層を上段絶縁層３ｄｂと呼ぶこととする。
【００４１】
（工程８）次に、図９(a)に示すように、ＳｉＯ2層３ｄが形成された主面上に多結晶シリコンを減圧ＣＶＤ法により堆積させ、多結晶シリコン層４４を形成する。多結晶シリコン層４４の厚さは、下段絶縁層３ｄａより薄くする。多結晶シリコン層４４には、不純物を添加していない高抵抗物質を用いる。
【００４２】
（工程９）次に、図９(b)に示すように、周知のフォトリソグラフィー法を用いて、周縁４５ａが絶縁開口部３ｃ（図８(c)参照）内に及んで、絶縁開口部３ｃ内で開口し、Ｐ+型拡散領域２１の露出面及びその周囲のＮ型領域２２を内包する多結晶シリコン開口部４５を形成する。また同時に上段絶縁層３ｄｂ上の所定位置より外側の多結晶シリコン層４４を除去する。
結果として、多結晶シリコン開口部４５の周囲において多結晶シリコン層４６が２段のＳｉＯ2層３ｄ上に敷設されることにより開口部４５から見て３段の登り階段形状が形成される。
【００４３】
（工程１０）次に、図９(c)に示すように、多結晶シリコン開口部４５内のエピタキシャル層２上、及び多結晶シリコン層４６上にショットキー・バリアメタル層５２を蒸着形成する。ここで、ショットキー・バリアメタルとしてはモリブデン（Ｍｏ）を用いる。
【００４４】
（工程１１）その後、図９(c)に示すように、ショットキー・バリアメタル層５２上に、第１電極金属膜６２を被着形成する。また、シリコン基板１の裏面に第２電極金属膜７を被着形成する。ここで、第１電極金属膜６としてはアルミニウム（Ａｌ）を用いる。第２電極金属膜７としては、シリコン基板１裏面から、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）からなる多層電極膜を用いる。
【００４５】
以上の工程により、図７に示す本実施形態の半導体装置が完成する。図７(b)に示すように、ショットキー・バリアメタル層５２を介在させても第１電極金属膜６２とＰ+型拡散領域２１との電気的接続は可能である。これに代え、Ｐ+型拡散領域２１上のショットキー・バリアメタル層５２の全部を除去したＰ+型拡散領域２１上、又は一部を除去したショットキー・バリアメタル層５３上及びＰ+型拡散領域２１上に第１電極金属膜６３を形成することにより、図１０に示すように第１電極金属膜６３がＰ+型拡散領域２１に接触する構造にしてもよい。
【００４６】
以上の工程において、エピタキシャル層２の不純物濃度及び層厚、並びにＰ+型拡散領域２１の不純物濃度及び深さは、図１５に示すようにＺＤのＶBがＳＢＤのＶBより低く、かつ、所望の耐圧が得られるように、平板平面型ＰＮ接合の片側階段接合モデル解析法、シミュレーションモデル解析法などの周知の解析技術を用いて適宜選定することができる。
【００４７】
以上の製造方法により構成された本実施形態の半導体装置は、その特徴的構造により優れた耐圧特性、Ｔrr特性及びＶf特性を発揮する。
中央にドット状に形成されたＰ+型拡散領域２１は、Ｎ型領域２２とＺＤを構成し、ＳＢＤと並列に接続する保護素子を構成する。
Ｐ+型拡散領域２１の周囲において、ショットキー・バリアメタル層５２とＮ型領域２２とが接触しＳＢＤが構成される。過大な電圧が印加された時は、中央のＺＤが先にブレークダウンすることによりＳＢＤは保護される。
【００４８】
エピタキシャル層２はＰ+型拡散領域２１以外にＰ型領域を有さない。Ｐ+型拡散領域２１はドット状であるため、チップ外周に設けたリング状のもののように、素子面積に依存してＰ型リング状領域の周が長くなり、その体積及び面積の増加を招くことがなく、拡散深さに依存する拡散幅の増加に伴う体積及び面積の増加も少ない。そのため、耐圧設計に応じてＰ+型拡散領域２１の不純物濃度及び深さを様々に変更しても、Ｐ型不純物の総量の増加及びアクティブエリア内のショットキー接合の面積の減少を抑えることができ、これにより短いＴrr、低いＶfを維持することが容易になる。
【００４９】
ショットキー接合周辺の耐圧維持構造としても、ショットキー・バリアメタル層５２及び第１電極金属膜６２の周縁部によりフィールド・プレートが構成され、このフィールド・プレート下の多結晶シリコン４６及びＳｉＯ2層３ｄの縁部が開口部に近い部位ほど薄く形成されている。そのため、カードリング等のＰ型領域を形成しなくとも十分な耐圧を確保することができる。
【００５０】
〔第３実施形態〕
次に、図１１に示す本発明第３実施形態の半導体装置につき説明する。図１１は本発明第３実施形態の半導体装置の断面図(b)、及びショットキー・バリアメタル層及び第１電極金属膜を透視して描いた主面の平面図(a)である。
図１１に示すように、本実施形態の半導体装置は、上記第２実施形態の半導体装置に対し耐圧維持構造をフィールド・プレートからガードリングに変更した構造に等しい。初めに図２(a)(b)、図１２、図１３を参照して製造方法につき説明する。
【００５１】
（工程１,２）まず、図２(a)(b)に示すように上記第１実施形態の工程１,２を同様に実施する。以上により、エピタキシャル層２の主面上にＳｉＯ2層３が形成され、図２(b)に示す状態となる。
【００５２】
（工程３）次に、図１２(a)に示すように、周知のフォトリソグラフィー法を用いてＳｉＯ2層３の素子形成領域中央にドット状の開口部３１を形成すると同時に、この開口部３１を包囲するリング状の開口部３ｅを形成する。
【００５３】
（工程４）次に、図１２(b)に示すように、開口部３１,３ｅを有したＳｉＯ2層３ｆをマスクとして、ボロンをエピタキシャル層２にイオン注入する。
【００５４】
（工程５）次に、図１２(c)に示すように、工程４でイオン注入したボロンを熱拡散して活性化し、ＺＤを構成するＰ+型拡散領域２１及びＰ+型カードリング２３を形成するとともに、開口部３１,３ｅを有したＳｉＯ2層３ｆより薄く酸化膜を成長させて、段差を有したＳｉＯ2層３ｇを形成する熱処理を実施する。
【００５５】
（工程６）次に、図１３(a)に示すように、周知のフォトリソグラフィー法を用いてＰ+型カードリング２３上の所定位置より内側のＳｉＯ2層３ｇを除去して、Ｐ+型拡散領域２１の露出面から第２拡散領域たるＰ+型カードリング２３の内周縁部までを内包する絶縁開口部３ｈを有したＳｉＯ2層３ｉを形成する。なお、図１３(a)に示すように素子形成領域周縁部のＳｉＯ2層３ｇの一部も同時に除去する。
絶縁開口部３ｈにおいては、工程５で形成したＳｉＯ2層３ｇの薄膜部を開口周囲に残し段差を形成する。その結果、図１３(a)に示すように絶縁開口部３ｈに臨む絶縁層３ｉの縁部は、絶縁開口部３ｈに近い部位ほど薄くなる２段の階段状に形成される。説明の便宜のため下の段を構成するＳｉＯ2層を下段絶縁層３ｉａ、上の段を構成するＳｉＯ2層を上段絶縁層３ｉｂと呼ぶこととする。
【００５６】
（工程７）次に、図１３(b)に示すように、絶縁開口部３ｈ内のエピタキシャル層２上、下段絶縁層３ｉａ上、及び上段絶縁層３ｉｂの内周縁部上にショットキー・バリアメタル層５４を蒸着形成する。ここで、ショットキー・バリアメタルとしてはモリブデン（Ｍｏ）を用いる。
【００５７】
（工程８）その後、図１３(c)に示すように、ショットキー・バリアメタル層５４上に、第１電極金属膜６４を被着形成する。なお、図１３(c)に示すようにショットキー・バリアメタル層５４と第１電極金属膜６４のパターンエッジを同位置に形成する場合は、ショットキー・バリアメタル層５４及び第１電極金属膜６４を同時にエッチングすることによりこれらのパターンエッジを揃えるとよい。ショットキー・バリアメタル層５４と第１電極金属膜６４のパターンエッジを異なる位置に形成してもよい。
また、シリコン基板１の裏面に第２電極金属膜７を被着形成する。ここで、第１電極金属膜６４としてはアルミニウム（Ａｌ）を用いる。第２電極金属膜７としては、シリコン基板１裏面から、チタン（Ｔｉ）、ニッケル（Ｎｉ）、金（Ａｕ）からなる多層電極膜を用いる。
【００５８】
以上の工程により、図１１に示す本実施形態の半導体装置が完成する。図１１(b)に示すように、ショットキー・バリアメタル層５４を介在させても第１電極金属膜６４とＰ+型拡散領域２１との電気的接続は可能である。これに代え、Ｐ+型拡散領域２１上のショットキー・バリアメタル層５４の全部を除去したＰ+型拡散領域２１上、又は一部を除去したショットキー・バリアメタル層５５上及びＰ+型拡散領域２１上に第１電極金属膜６５を形成することにより、図１４に示すように第１電極金属膜６５がＰ+型拡散領域２１に接触する構造にしてもよい。
【００５９】
以上の工程において、エピタキシャル層２の不純物濃度及び層厚、並びにＰ+型拡散領域２１の不純物濃度及び深さは、図１５に示すようにＺＤのＶBがＳＢＤのＶBより低く、かつ、所望の耐圧が得られるように、平板平面型ＰＮ接合の片側階段接合モデル解析法、シミュレーションモデル解析法などの周知の解析技術を用いて適宜選定することができる。
【００６０】
以上の製造方法により構成された本実施形態の半導体装置は、その特徴的構造により優れた耐圧特性、Ｔrr特性及びＶf特性を発揮する。
中央にドット状に形成されたＰ+型拡散領域２１は、Ｎ型領域２２とＺＤを構成し、ＳＢＤと並列に接続する保護素子を構成する。
Ｐ+型拡散領域２１の周囲において、ショットキー・バリアメタル層５２とＮ型領域２２とが接触しＳＢＤが構成される。過大な電圧が印加された時は、中央のＺＤが先にブレークダウンすることによりＳＢＤは保護される。
【００６１】
Ｐ+型拡散領域２１はドット状であるため、リング状のもののように、素子面積に依存してＰ型リング状領域の周が長くなり、その体積及び面積の増加を招くことがなく、拡散深さに依存する拡散幅の増加に伴う体積及び面積の増加も少ない。そのため、耐圧設計に応じてＰ+型拡散領域２１の不純物濃度及び深さを様々に変更しても、Ｐ型不純物の総量の増加及びアクティブエリア内のショットキー接合の面積の減少を抑えることができ、これにより短いＴrr、低いＶfを維持することが容易になる。
【００６２】
ショットキー接合周辺の構造としては、Ｐ+型カードリング２３を素子中央ドット状のＰ+型拡散領域２１より浅めに形成すれば、Ｐ型不純物の総量の増大及びアクティブエリア内のショットキー接合の面積率の減少を抑えることができる。
【００６３】
〔第４実施形態〕
上記第１〜３の実施形態の半導体装置に対し、周知の方法でウエファ裏面又は表面から電子線照射を行う。これによりエピタキシャル層２中に結晶格子欠陥が生じ、この結晶格子欠陥が少数キャリアの再結合中心となって少数キャリアの消滅を早め、逆回復時の残留キャリアの消滅を早める。そのため、さらにＴrrを短くすることができる。
【００６４】
本発明は、以上説明した第１〜４実施形態に限定されるものではなく、種々の変形が可能である。例えば、Ｎ型領域２２はＺＤを構成するのに濃度勾配をもってＰ+型拡散領域２１に接してもよいし、部分的に異なる濃度領域をもってＰＮ接合を形成してもよい。部分的に異なる濃度領域は、層状をなしＮ型領域２２は多層に積層されたエピタキシャル層により構成してもよい。
【００６５】
また、ＺＤを構成するＰ+型拡散領域２１は、Ｎ+型のシリコン基板１に達していてもよい。Ｐ+型拡散領域２１の主面に露出するドット形状は、円形のほか、角が丸められた略四角形、略六角形等の多角形近似の形状でもよい。
【００６６】
上記実施形態では、絶縁開口部に臨むＳｉＯ2層の縁部を階段形状としたが、本発明はこの形状に限定されず、ＳｉＯ2層の上部にエッチングレイトの高い材料を添加した後にエッチングして開口する周知の方法により、絶縁開口部に臨むＳｉＯ2層の縁部を絶縁開口部に近い部位ほど薄いテーパ状に形成してもよい。
【００６７】
上記実施形態では、多結晶シリコン層を不純物を添加していない高抵抗物質としたが、ＳＢＤの耐圧維持構造としてフィールド・プレートが機能する程度に高い抵抗値とすればよい。多結晶シリコン層は、アモルファスシリコンを含んだ層であっても良い。さらにアモルファスシリコン層に置き換えることもできる。
【００６８】
ショットキー・バリアメタルは、モリブデン（Ｍｏ）に限らず、タングステン（Ｗ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等でもよく、所望する特性に応じて適宜取捨選択すればよい。
また、上記実施形態では、ショットキー・バリアメタルによりショットキー接合を形成したが、本発明はこれに限られず、ショットキー・バリアメタルをエピタキシャル層２上で熱処理することによりシリサイド層を形成し、このシリサイド層とエピタキシャル層２Ｎ型領域とでショットキー接合を形成してもよい。
本発明は以上の実施形態の構成の本質的でない部分を他に置き換えた構成を含む。
【図面の簡単な説明】
【００６９】
【図１】本発明第１実施形態の半導体装置の断面図(b)、及びショットキー・バリアメタル層及び第１電極金属膜を透視して描いた主面の平面図(a)である。
【図２】本発明第１実施形態の半導体装置を製造する製造方法の工程断面図である（一部、第２，第３実施形態と共通）。
【図３】本発明第１実施形態の半導体装置を製造する製造方法の図２に続く工程断面図である。
【図４】本発明第１実施形態の半導体装置を製造する製造方法の図３に続く工程断面図である。
【図５】本発明第１実施形態の半導体装置を基本とする変形例の断面図である。
【図６】本発明第１実施形態の半導体装置を基本とする他の変形例の断面図である。
【図７】本発明第２実施形態の半導体装置の断面図(b)、及びショットキー・バリアメタル層及び第１電極金属膜を透視して描いた主面の平面図(a)である。
【図８】本発明第２実施形態の半導体装置を製造する製造方法の図２(d)に続く工程断面図である。
【図９】本発明第２実施形態の半導体装置を製造する製造方法の図８に続く工程断面図である。
【図１０】本発明第２実施形態の半導体装置を基本とする変形例の断面図である。
【図１１】本発明第３実施形態の半導体装置の断面図(b)、及びショットキー・バリアメタル層及び第１電極金属膜を透視して描いた主面の平面図(a)である。
【図１２】本発明第３実施形態の半導体装置を製造する製造方法の図２(b)に続く工程断面図である。
【図１３】本発明第３実施形態の半導体装置を製造する製造方法の図１２に続く工程断面図である。
【図１４】本発明第３実施形態の半導体装置を基本とする変形例の断面図である。
【図１５】ＳＢＤ部とＺＤ部のそれぞれのＶＩ特性曲線図である。
【図１６】ＳＢＤと保護用ＺＤを並列に接続した半導体装置の等価回路図である。
【符号の説明】
【００７０】
１…シリコン基板（半導体基板）  ２…エピタキシャル層（半導体層）  ３８…ＳｉＯ2層  ４３…多結晶シリコン層  ５…ショットキー・バリアメタル層  ６…第１電極金属膜  ７…第２電極金属膜
【図１】
2005251786.tif 000003
【図２】
2005251786.tif 000004
【図３】
2005251786.tif 000005
【図４】
2005251786.tif 000006
【図５】
2005251786.tif 000007
【図６】
2005251786.tif 000008
【図７】
2005251786.tif 000009
【図８】
2005251786.tif 000010
【図９】
2005251786.tif 000011
【図１０】
2005251786.tif 000012
【図１１】
2005251786.tif 000013
【図１２】
2005251786.tif 000014
【図１３】
2005251786.tif 000015
【図１４】
2005251786.tif 000016
【図１５】
2005251786.tif 000017
【図１６】
2005251786.tif 000018