(57)【要約】【課題】  従来の半導体装置の製造方法では、層間絶縁膜のシリコンに基板面内膜厚分布の特性により、膜厚が厚い箇所における、エッチング後のコンタクトホールが金属配線に到達することができないという接続不良を生じた。【解決手段】  本発明に係る半導体装置の研磨方法は、半導体基板上に形成された膜のうちの一の部分であって厚さが他の部分より大きい一の部分を他の部分より優先的にエッチングする工程を含む。【選択図】  図１
2005183595.tif 000002
【特許請求の範囲】
【請求項１】
前記半導体基板上に形成された膜のうちの一の部分であって厚さが他の部分より大きい前記一の部分を前記他の部分より優先的に研磨する工程を含むことを特徴とする半導体装置の研磨方法。
【請求項２】
表面に膜が形成された半導体基板を、当該表面を下向きにした状態で保持しつつ移動可能な保持機構と、
エッチング液を流出し当該エッチング液を前記膜に当接させることにより前記膜を研磨する研磨機構とを含み、
前記研磨機構は、前記保持機構による移動の助勢下で、前記膜のうちの一の部分であって厚さが他の部分より大きい前記一の部分を前記他の部分より優先的に研磨することを特徴とする半導体装置の研磨装置。
【請求項３】
前記研磨機構は、前記エッチング液を表面張力により凝集可能な程度に流出し、当該前記表面張力により凝集したエッチング液を前記膜に当接させることを特徴とする請求項２記載の半導体装置の研磨装置。
【請求項４】
前記膜のうち前記半導体基板の周縁の近傍に位置する部分を研磨する、筒状の形状を有する筒状研磨機構を更に含むことを特徴とする請求項２記載の半導体装置の研磨装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の研磨方法、及び当該研磨方法を使用する研磨装置に関する。
【背景技術】
【０００２】
図５、６は、従来の半導体装置の研磨方法を示す断面図である。以下、従来の半導体装置の研磨方法について図５、６に沿って説明する。
【０００３】
工程Ｓ２０：シリコン基板１００の表面を鏡面研磨する。前記シリコン基板１００の直径方向の全面を断面として示しており、ＥＬ領域はシリコン基板外周左側領域、ＭＥＬ領域はシリコン基板の中心と外周左の中間領域、ＣＥ領域はシリコン基板中心領域、ＭＥＲ領域はシリコン基板中心と外周右の中間領域、ＥＲ領域はシリコン基板外周右側領域を示す。
【０００４】
工程Ｓ２１：シリコン基板１００の表面に、ゲート絶縁膜を形成し(図示せず)、その上にゲート電極１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ、１０１ｅ、１０１ｆ、１０１ｇ、１０１ｈ，１０１ｉ、１０１ｊを形成する。
【０００５】
工程Ｓ２２：ゲート電極１０１ａ〜１０１ｊが形成されたシリコン基板１００及びゲート電極１０１ａ〜１０１ｊ上に、ＣＶＤ（Chemical Vapor Deposition）法またはプラズマＣＶＤ法により酸化珪素のような層間絶縁膜１０２を成長させる。
【０００６】
工程Ｓ２３：ＣＶＤ法及びプラズマ法のような堆積方法により、層間絶縁膜１０２上に、後述する平坦な表面を得るべく行なうＣＭＰ（Chemical Mechanical Polishing）のために用いる、層間絶縁膜１０２と同一な組成、即ち酸化珪素からなる犠牲膜１０３を堆積する。
【０００７】
工程Ｓ２４：犠牲膜１０３に上記のＣＭＰを行なうことにより、犠牲膜１０３の表面を概ね平坦化する。
【０００８】
工程Ｓ２５：フォトリソグラフィを行ない、並びに、層間絶縁膜１０２の厚さ、犠牲膜１０３の厚さ、及びＣＭＰにより研磨する厚さに基づき予め定められた深さｄのエッチングを施すことにより、ゲート電極１０１ａ〜１０１ｊと、平坦化された犠牲膜１０３の表面上に後の工程で形成すべき金属配線（図示せず）とを接続するために用いるコンタクトホール１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ、１０４ｅ、１０４ｆ、１０４ｇ、１０４ｈ、１０４ｉ、１０４ｊを形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記した従来の半導体装置の研磨方法では、犠牲膜１０３の表面に、ＣＭＰを施された後であっても、図６の工程Ｓ２４に示されるように、シリコン基板全体でみれば、絶縁膜の厚さが異なっている。これにより、図６の工程Ｓ２５に図示のように、膜厚が厚くなっている領域、即ち、１０３ｂでは、上記した深さｄのエッチングを行なった後のコンタクトホール１０４ａ、１０４ｂが金属配線１０１ａ、１０１ｂに到達することができないという接続不良を生じるという問題があった。あるいは、深さＬの部分、即ちコンタクトホール１０４ｃ、１０４ｄが金属配線１０１ｃ、１０１ｄの表面を過剰にエッチングしてしまう、あるいは、上述の逆の現象が発生してコンタクト不良を生じる問題があった。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置の研磨方法は、上記した課題を解決すべく、前記半導体基板上に形成された膜のうちの一の部分であって厚さが他の部分より大きい前記一の部分を前記他の部分より優先的に研磨する工程を含む。
【００１１】
本発明に係る半導体装置の研磨方法によれば、前記半導体基板上に形成された前記膜のうち、前記他の部分より厚さが大きい前記一の部分を前記他の部分より優先的に研磨することから、当該優先的な研磨を行なわない従来の半導体装置の研磨方法に比して、前記膜の表面の平坦性を向上させることができる。これにより、前記膜中に形成するコンタクトホール及び前記半導体基板上の金属配線間で上記した接続不良が生じることを回避することが可能となる。
【００１２】
本発明に係る半導体装置の研磨装置は、表面に膜が形成された半導体基板を、当該表面を下向きにした状態で保持しつつ移動可能な保持機構と、エッチング液を流出し当該エッチング液を前記膜に当接させることにより前記膜を研磨する研磨機構とを含み、前記研磨機構は、前記保持機構による移動の助勢下で、前記膜のうちの一の部分であって厚さが他の部分より大きい前記一の部分を前記他の部分より優先的に研磨する。
【００１３】
上記した本発明に係る半導体装置の研磨装置では、前記研磨機構は、前記エッチング液を表面張力により凝集可能な程度に流出し、当該前記表面張力により凝集したエッチング液を前記膜に当接させる。
【００１４】
上記した本発明に係る半導体装置の研磨装置では、前記膜のうち前記半導体基板の周縁の近傍に位置する部分を研磨する、筒状の形状を有する筒状研磨機構を更に含む。
【発明を実施するための最良の形態】
【００１５】
本発明に係る半導体装置の研磨装置について図面を参照して説明する。
【実施例】
【００１６】
図１は、実施例の半導体装置の研磨装置の構成を示す側面図である。実施例の半導体装置の研磨装置１は、シリコン基板１０を全体として平坦にするために用いられる犠牲膜２を平坦に研磨すべく、より正確には、犠牲膜２のうちの相対的に凸形状の度合いが顕著である部分を優先的に平坦化すべく、保持部３と、吐出部４とを有する。
【００１７】
保持機構である保持部３は、上記したようなシリコン基板１０上の顕著な隆起部分の位置と吐出部４の位置とを一致させるべく、その接触面３ａ及びシリコン基板１０の接触面１０ａ間の接触により、例えば、物理的な把持又は真空チャックにより保持し、かつ、シリコン基板１０を上下逆さに保持した状態で、シリコン基板１０の接触面１０ａに垂直な方向に上下の移動を行うと共に、接触面１０ａに平行な方向に前後及び左右の移動を行なう。また、保持部３は、後述のようなシリコン基板１０の乾燥のために、接触面１０ａに垂直な方向を回転軸としてシリコン基板１０を回転させる。
【００１８】
研磨機構である吐出部４は、吐出口４ａから弗酸等のエッチング液６を吐出し、より正確には、流出する。吐出部４は、詳しくは、エッチング液５が当該液５の表面張力により、上方に凸な円弧の形状を維持できるような流量のエッチング液５、又は特定の一箇所を集中的に液を当てるという指向性を有する吐出状態になるような流量及び流速のエッチング液５を吐出する。
【００１９】
図２、３は、実施例の半導体装置の研磨装置の動作を示す断面図である。以下、実施例の半導体装置の研磨装置の動作を図２、３に沿って説明する。説明及び理解を容易にすべく、図２、３に図示のシリコン基板１０と図１に図示のシリコン基板１０とは、正立及び倒立の関係にある。
【００２０】
工程Ｓ１０：シリコン基板１０の表面１０ｂを鏡面研磨する。
【００２１】
工程Ｓ１１：シリコン基板１０の表面１０ｂに、従来知られた方法によりゲート絶縁膜（図示せず）を形成した後、ＣＶＤ（Chemical Vapor Deposition）法により、シリコン基板１０の表面１０ｂの全体にポリシリコン膜（図示せず）を形成し、さらに、当該ポリシリコン膜にフォトリソグラフィ及びエッチングを行なうことにより、図示のような概ね矩形状の複数のゲート電極１１を形成する。
【００２２】
工程Ｓ１２：ＣＶＤ法により、シリコン基板１０及びゲート電極１１上に、ゲート電極１１の上方に形成されるべき金属配線（図示せず）とゲート電極１１との間の層間絶縁膜として機能すべきＩＬＤ（Inter-Level(Layer) Dielectric）膜１２を堆積する。
【００２３】
工程Ｓ１３：ＣＶＤ法により、ＩＬＤ膜１２上に、当該ＩＬＤ膜１２と同一な組成を有する犠牲膜１３を成長させる。シリコン基板全体でみると、図示のような膜厚差Ｋが存在することになる。これはＣＶＤ法の特性であり同心円状に膜厚分布が変化する。一例として、図示のような膜厚の面内傾向であるとする。また、ミクロ的に見ると各パターンによる凹凸が生じるが、前期膜厚差Ｋと比較すれば十分無視できる大きさである。
【００２４】
工程Ｓ１４：シリコン基板１０を保持している保持部３は、最も膜厚が厚いシリコン基板外周部の１３ｂ、１３ｃの位置と吐出部４の位置とが合致するように、上記の左右移動又は前後移動を移動を行なう。保持部３による上記移動の後、吐出部４は、エッチング液５を、表面張力を維持することができる、又は上記した志向性ある突出状態を実現することができる条件に調整する。
【００２５】
吐出部４によるエッチング液５の流出状態の調整後、保持部３は、上記した上下移動を行なうことにより、犠牲膜１３の凸領域１３ｂ、１３ｃを、吐出部４のエッチング液５に当接させ、当該当接を計算及び経験則等に基づき予め定められた所定時間だけ維持する。これにより、隆起部分１３ｂ、１３ｃを、膜厚が薄い領域１３ａ、１３ｄ、１３ｅに優先して研磨することにより、凸状の部分１３ｃ、１３ｄを他の部分１３ａ、１３ｄ、１３ｅと概ね同一の高さにする。
【００２６】
領域部分１３ｂの研磨の終了後、吐出部４は、エッチング液５を純水に切り換え、シリコン基板１０上に残留するエッチング液５を洗い流し、さらに、保持部は、シリコン基板１０の接触面１０ａに垂直な方向を軸としてシリコン基板１０を回転させることにより、シリコン基板１０を乾燥させる。
【００２７】
工程Ｓ１５：ＣＭＰを施すことにより犠牲膜１３の表面を全体的に研磨することによって、犠牲膜１３の表面を全面的に平坦化する。
【００２８】
工程Ｓ１６：フォトリソグラフィ及びエッチングを施すことにより、ＩＬＤ膜１２及び犠牲膜１３に、ゲート電極１１との接続を確立するためのコンタクトホール１４を形成する。
【００２９】
上述したように、実施例の半導体装置の研磨装置１では、吐出部４が、犠牲膜１３の表面のうちシリコン基板全体として膜厚が相対的に厚い部分１３ｂ、１３ｃを優先的にエッチングすることから、従来の研磨装置による研磨に比して、犠牲膜１３の表面の平坦度を向上させることができ、これにより、ゲート電極１１及びコンタクトホール１４間の接続不良を低減することが可能になる。
【００３０】
図４は、変形例の半導体装置の研磨装置の構成を示す。図２の工程Ｓ１３に示されるように、シリコン基板１０上に形成される絶縁膜１２、犠牲膜１３の膜厚が相対的に厚い領域が１３ｂ、１３ｄ、１３ｃである、図４に示されるように、例えば、高密度プラズマＣＶＤ法により製造される絶縁膜１２、犠牲膜１３の表面上での略中心に位置する隆起部分、及び略周縁に位置するリング状の隆起部分の凸状の度合いが著しいときには、研磨装置１は、上述した吐出部４に代えて、図４に図示のような、筒状研磨機構である筒状の第１の吐出部８、当該第１の吐出部７の概ね中央に設けられた第２の吐出部９を用いることが望ましい。第１の吐出部７及び第２の吐出部８を用いて犠牲膜１３を研磨することにより、上記したシリコン基板の中心に位置する隆起部分及び周縁に位置する隆起部分を優先的にかつ同時的に平坦化することが可能になる。
ここでは、ＣＶＤ法により成膜される絶縁膜のシリコン基板内での膜厚面内分布の調整に関する記述を行なったが、加えてＣＭＰの研磨特性、シリコン基板面内での研磨レート分布も含めた本発明の半導体装置のノズル位置、エッチング時間による処理をすることも、同様の効果が得られることは明白である。
【図面の簡単な説明】
【００３１】
【図１】実施例の半導体装置の研磨装置の構成を示す図。
【図２】実施例の半導体装置の研磨装置の動作を示す図（その１）。
【図３】実施例の半導体装置の研磨装置の動作を示す図（その２）。
【図４】実施例の半導体装置の他の研磨装置の構成を示す図。
【図５】従来の半導体装置の研磨方法を示す図（その１）。
【図６】従来の半導体装置の研磨方法を示す図（その２）。
【符号の説明】
【００３２】
１  研磨装置    ２  犠牲膜    ３  保持部    ４  吐出部    ５  エッチング液    １０  シリコン基板。
【図１】
2005183595.tif 000003
【図２】
2005183595.tif 000004
【図３】
2005183595.tif 000005
【図４】
2005183595.tif 000006
【図５】
2005183595.tif 000007
【図６】
2005183595.tif 000008