(57)【要約】【課題】  素子の直列抵抗を減らし、工程を簡素化させる逆メサ構造を用いた光集積素子及びその製造方法を提供する。【解決手段】  逆メサ構造を用いた光集積素子であって、半導体レーザー、光変調器、半導体光増幅器、光検出器が集積された第１の導電型の基板２１と、第１の導電型の基板２１上にメサ構造で順次に形成された第１の導電型のクラッド層２２及び活性層２３と、該活性層の上に逆メサ構造で形成された第２の導電型のクラッド層２４と、第２の導電型のクラッド層２４の上面に形成され、該上面の幅よりも狭い幅を有するように形成されたオームコンタクト層２５と、メサ構造及び逆メサ構造の側壁を埋め込むように形成された電流遮断層２８と、集積された素子の間に形成された少なくとも１つのウィンドー領域と、を備える。【選択図】  図２Ｆ
2005333144.tif 000002
【特許請求の範囲】
【請求項１】
逆メサ構造を用いた光集積素子であって、
半導体レーザー、光変調器、半導体光増幅器、及び光検出器が集積された第１の導電型の基板と、
前記第１の導電型の基板の上にメサ構造で順次に形成された第１の導電型のクラッド層及び活性層と、
前記活性層の上に逆メサ構造で形成された第２の導電型のクラッド層と、
前記第２の導電型のクラッド層の上面に形成され、第２の導電型のクラッド層の上面の幅よりも狭い幅を有するように形成されたオームコンタクト層と、
前記メサ構造及び逆メサ構造の側壁を埋め込むように形成された電流遮断層と、
前記集積された素子の間に形成された少なくとも１つのウィンドー領域と、
を備えることを特徴とする光集積素子。
【請求項２】
前記少なくとも１つのウィンドー領域は、前記オームコンタクト層の表面と比較して、過度に成長(overgrowth)されていること
を特徴とする請求項１記載の光集積素子。
【請求項３】
前記オームコンタクト層は、前記第２の導電型のクラッド層の上面の幅よりも、０．１乃至２μｍ程度狭い幅を有すること
を特徴とする請求項１記載の光集積素子。
【請求項４】
前記第２の導電型のクラッド層は、素子の直列抵抗の特性或いは優れた高周波応答の特性を得るために、略０．８乃至２．０μｍの厚さを有すること
を特徴とする請求項１記載の光集積素子。
【請求項５】
前記第２の導電型のクラッド層の厚さは、略１．２乃至１．６μｍの厚さを有すること
を特徴とする請求項４記載の光集積素子。
【請求項６】
前記第１の導電型のクラッド層は、ｎ型のＩｎＰ層であり、前記第２の導電型のクラッド層は、ｐ型のＩｎＰ層であること
を特徴とする請求項１乃至５のいずれか１項記載の光集積素子。
【請求項７】
前記逆メサ構造を有する第２の導電型のクラッド層は、前記第１の導電型の基板の上面に対して６０°程度傾斜しているエッチング面を備えること
を特徴とする請求項１乃至６のいずれか１項記載の光集積素子。
【請求項８】
前記ウィンドー領域は、光出力面(facet)での光フィードバック(optical feedback)を減らすために、前記半導体光増幅器のチップと前記光検出器との間に形成されること
を特徴とする請求項１乃至７のいずれか１項記載の光集積素子。
【請求項９】
前記ウィンドー領域は、前記光変調器と前記半導体光増幅器との素子間の離隔のための減衰ウィンドー(attenuation window)領域を備えること
を特徴とする請求項８記載の光集積素子。
【請求項１０】
逆メサ構造を用いた光集積素子の製造方法であって、
(ａ) 半導体レーザー、光変調器、半導体光増幅器、及び光検出器が集積される基板の上に、第１の導電型のクラッド層、活性層、第２の導電型のクラッド層、及びオームコンタクト層を順次に形成する工程と、
(ｂ) 前記第２の導電型のクラッド層の少なくとも一部が露出するように前記オームコンタクト層をエッチングする工程と、
(ｃ) 前記オームコンタクト層の全部を取り囲むように、前記第２の導電型のクラッド層の上にメサマスクパターンを形成する工程と、
(ｄ) 前記メサマスクパターンを用いたエッチング工程を通して、前記第２の導電型のクラッド層を逆メサ構造にエッチングし、前記活性層及び第１の導電型のクラッド層をメサ構造にエッチングする工程と、
(ｅ) 前記メサ構造及び逆メサ構造の側壁を埋めるように、電流遮断層を形成する工程と、
を含むことを特徴とする光集積素子の製造方法。
【請求項１１】
前記工程(ａ)は、ワンステップ(one step)の半導体層の再成長工程を通じて行われること
を特徴とする請求項１０記載の光集積素子の製造方法。
【請求項１２】
前記工程(ｂ)は、
前記オームコンタクト層の所望のサイズよりも広い幅を有するマスクパターンを前記オームコンタクト層の上に形成する工程と、
選択エッチング工程を通して、前記所望のサイズとなるように前記オームコンタクト層をエッチングする工程と、を含むこと
を特徴とする請求項１０記載の光集積素子の製造方法。
【請求項１３】
前記工程(ｄ)は、
前記メサマスクパターンを用いたドライエッチング工程を通して、前記第２の導電型のクラッド層及び活性層をエッチングする工程と、
前記第２の導電型のクラッド層の結晶面(１１１)Ｂが現れると、構造とエッチング液との反応が格段に低下するウェットエッチング工程と、を通して、前記第２の導電型のクラッド層、活性層、及び第１の導電型のクラッド層をエッチングする工程と、を含むこと
を特徴とする請求項１０記載の光集積素子の製造方法。
【請求項１４】
前記第２の導電型のクラッド層は、ｐ＋-ＩｎＰクラッド層を含み、前記ウェットエッチング工程で使用されるエッチング液は、１０:２:１００の比率で混合されたＨＢｒ，Ｈ２Ｏ２ ，Ｈ２Ｏを含むこと
を特徴とする請求項１３記載の光集積素子の製造方法。
【請求項１５】
前記第２の導電型のクラッド層は、そのエッチング面が、前記第１の導電型の基板の上面に対して６０°程度傾斜するようにエッチングされること
を特徴とする請求項１４記載の光集積素子の製造方法。
【請求項１６】
前記工程(ｅ)は、
前記逆メサ構造及びメサ構造を形成した後に、 厚く成長するウィンドー領域に対応した開口部を有するフォトマスクを用いて、前記オームコンタクト層の上に前記ウィンドー領域を過成長させるために使用するウィンドーマスクパターンを形成する工程と、
前記ウィンドー領域に半導体層を厚く再成長させた後に、前記半導体層が半絶縁(semi-insulating)特性を有するようにドーパントをドーピングする工程と、を含むこと
を特徴とする請求項１０記載の光集積素子の製造方法。
【請求項１７】
前記ドーパントは、Ｆｅ，Ｃｏ，Ｃｒ，Ｍｎ，及びＴｉからなる群から選択される遷移金属(transition metal)を含むこと
を特徴とする請求項１６記載の光集積素子の製造方法。
【請求項１８】
前記ドーパントは、Ｆｅを含むこと
を特徴とする請求項１７記載の光集積素子の製造方法。
【請求項１９】
前記第２の導電型のクラッド層は、素子の直列抵抗特性或いは優れた高周波応答特性を得るために、略０．８乃至２．０μｍの厚さを有すること
を特徴とする請求項１４記載の光集積素子の製造方法。
【請求項２０】
前記第２の導電型のクラッド層は、略１．２乃至１．６μｍの厚さを有すること
を特徴とする請求項１４記載の光集積素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光集積素子に関し、より詳しくは、素子の直列抵抗を減らし、製造工程を簡素化させることが可能な、逆メサ構造を用いた光集積素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、光集積回路(Photonic Integrated Circuit)の実現のために、種々の機能の光素子を単一基板上に集積することについての研究が活発に行なわれている。特に、半導体レーザー、光変調器、半導体光増幅器、及び光検出器が単一基板の上に集積された、増幅器及び変調器集積分布帰還型レーザーダイオード(the amplifier and modulator integrated distributed-feedback laser diode；以下、ＡＭＬと称する。)についての関心が高くなっている。
【０００３】
図１は、埋め込みヘテロ構造(buried hetero-structure;ＢＨ)を有する従来のＡＭＬ素子の構造を示す断面図である。図１に示すように、従来のＡＭＬ素子は、ｎ-ＩｎＰクラッド層１と、活性層２と、ｉ-ｎ電流遮断層３と、ｐ-ＩｎＰクラッド層４と、コンタクト層５と、絶縁層６と、を含み、また、ｐ-ＩｎＰクラッド層４は、メサ構造を有していることが一般的である。
【０００４】
かかる従来のＡＭＬ素子は、電流遮断層の種類によっても異なるが、回折格子(grating)形成のための成長(layer growth)、メサ(mesa)エッチングのための成長、電流遮断層のための成長、ｐ-クラッド層の成長、及び素子間離隔(isolation)のための絶縁層成長(insulating layer growth)の、５回の再成長工程が必要とされる。しかしながら、このような再成長工程が増加するほど、表面の平坦度は低くなり、また、フォトリソグラフィ(photo-lithography)工程での整列誤差は大きくなる。
【０００５】
また、電界吸収変調器が集積された分布帰還型レーザー(ＥＭＬ)或いはＡＭＬ素子の場合には、光出力面(facet)での反射を最小にすることが必要とされ、ウィンドー領域のイレギュラーな表面により出力ビームの特性(far field pattern;以下、ＦＦＰと称する。)が大きく歪曲される現象が発生する。すなわち、ウィンドー領域の全体の厚さが薄くなると、ウィンドー領域の表面から反射されたビームは、直進するビームとの干渉を引き起こし、その結果、サイドローブ(side lobe)が発生し、さらには、ピーク(peak)値が０にまで偏るオフセット(offset)現象まで発生し得る。従って、ｐ-クラッド層の全体の厚さは、比較的厚く形成することが必要とされる。しかしながら、ｐ-クラッド層の厚さが増加すると、素子の直列抵抗も増加する。その結果、上記の構造を有する素子は、必然的に、厚いｐ-クラッド層による直列抵抗の増加を引き起こし、特に、１０Ｇｂ／ｓ以上の高速で動作する素子の場合には、素子のＲＦ特性が劣化する、という問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記背景に鑑みて、本発明の目的は、エピタキシー工程の簡素化を通じて製造工程を簡素化させることができる逆メサ構造を用いた光集積素子及びその製造方法を提供することにある。
【０００７】
本発明の他の目的は、素子の直列抵抗を低減させることによって、ＲＦ特性を向上させることができる逆メサ構造を用いた光集積素子及びその製造方法を提供することにある。
【０００８】
本発明のまた他の目的は、ウィンドー構造を有する素子において、光出力ビームの垂直方向にＦＦＰ分布を改善させることができる逆メサ構造を用いた光集積素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上述の目的を達成するために、本発明に係る逆メサ構造を用いた光集積素子は、半導体レーザー、光変調器、半導体光増幅器、及び光検出器が集積された第１の導電型の基板と、第１の導電型の基板上にメサ構造で順次に形成された第１の導電型のクラッド層及び活性層と、逆メサ構造で前記活性層の上に形成された第２の導電型のクラッド層と、第２の導電型のクラッド層の上面に形成され、第２の導電型のクラッド層の上面の幅よりも狭い幅を有するように形成されたオームコンタクト層と、前記メサ構造及び逆メサ構造の側壁を埋め込むように形成された電流遮断層と、前記集積された素子の間に形成された少なくとも１つのウィンドー領域と、を備えることを特徴とする。 
【００１０】
望ましくは、前記少なくとも１つのウィンドー領域は、オームコンタクト層の表面と比較して過度に成長(overgrowth)することを特徴とする。
【００１１】
また、本発明の他の側面は、逆メサ構造を用いた光集積素子の製造方法であって、半導体レーザー、光変調器、半導体光増幅器、及び光検出器が集積される基板の上に、第１の導電型のクラッド層、活性層、第２の導電型のクラッド層、及びオームコンタクト層を順次に形成する工程(ａ)と、第２の導電型のクラッド層の少なくとも一部が露出するように前記オームコンタクト層をエッチングする工程(ｂ)と、オームコンタクト層の全部を取り囲むように、第２の導電型のクラッド層の上にメサマスクパターンを形成する工程(ｃ)と、メサマスクパターンを用いたエッチング工程を通して、第２の導電型のクラッド層を逆メサ構造にエッチングし、活性層及び第１の導電型のクラッド層をメサ構造にエッチングする工程(ｄ)と、メサ構造及び逆メサ構造の側壁を埋めるように、電流遮断層を形成する工程(ｅ)と、を含むことを特徴とする。
【発明の効果】
【００１２】
本発明に従う逆メサ構造を用いた光集積素子及びその製造方法は、１ステップ(one-step)の成長工程により、活性層及びクラッド層を形成することができる。また、逆メサ構造が形成された後に電流遮断層／素子離隔層が成長するので、再成長工程は、３回の製造工程を通じて終えることができ、工程の簡素化が図られる。
【００１３】
また、クラッド層を薄い厚さで形成することができるので、直列抵抗を格段に減少させ、素子の熱的特性を改善させ、１０ＧＨｚ以上の動作周波数範囲でも優秀な高周波特性を保証することができる。
【００１４】
さらに、マルチローブ(multi-lobe)形態のＦＦＰは、ウィンドー領域の厚さを増加させることによってシングルローブ(single-lobe)形態のＦＦＰに変更することができ、これによって、光ファイバーに対する結合効率を改善させることができるという長所がある。
【発明を実施するための最良の形態】
【００１５】
以下、本発明による好適な一の実施形態について、添付図面を参照しながら詳細に説明する。下記の説明において、本発明の要旨のみを明瞭にする目的で、関連した公知の機能又は構成に関する具体的な説明は省略する。
【００１６】
図２Ａ乃至図２Ｆは、本発明の一の実施形態による埋め込みヘテロ(ＢＨ)構造を有するＡＭＬ素子の製造工程を示す断面図であり、以下、これら各図を参照して、本実施形態のＡＭＬ素子の製造工程について説明する。
【００１７】
まず、図２Ａを参照すると、ｎ＋-ＩｎＰ基板２１の上面から、ｎ＋-ＩｎＰクラッド層２２と、ＩｎＧａＡｓＰ活性層２３と、ｐ＋-ＩｎＰクラッド層２４と、ＩｎＧａＡｓＰオームコンタクト層２５と、を順次に成長させる。この工程は、ワンステップ(one step)の半導体層の再成長工程を通じて行われる。
【００１８】
次に、ｐ＋-ＩｎＰクラッド層２４の少なくとも一部が露出するように、ＩｎＧａＡｓＰオームコンタクト層２５をエッチングする工程を遂行する。本実施形態では、図２Ｂを参照すると、ＩｎＧａＡｓＰオームコンタクト層２５の上に、第１のＳｉＯ２マスク２６が、このオームコンタクト層２５の所望のサイズよりも広い幅のマスクパターンとして形成される。ここでは、第１のＳｉＯ２マスク２６は、略２．５μｍの幅(Ｗ)にて形成される。
【００１９】
ここで図２Ｃを参照すると、第１のＳｉＯ２マスク２６の下部に形成されたＩｎＧａＡｓＰオームコンタクト層２５は、１ : １ : ５の比率で混合されたＨ３ＰＯ４ ，Ｈ２Ｏ２ ，及びＨ２Ｏを含む選択エッチング液（selective etchant）を使用して、このＩｎＧａＡｓＰオームコンタクト層２５の幅が２μｍになるように、ウェットエッチングされる。
【００２０】
続いて、ＩｎＧａＡｓＰオームコンタクト層２５から上記第１のＳｉＯ２マスク２６を除去した後に、図２Ｄに示すように、ＩｎＧａＡｓＰオームコンタクト層２５の上に、メサマスクパターンとしての略５μｍの幅を有する第２のＳｉＯ２マスク２７が、該オームコンタクト層２５の全部をとり囲むように形成される。
【００２１】
図２Ｅを参照すると、第２のＳｉＯ２マスク２７をエッチングマスクとして使用したドライエッチング(dry etching)工程を通じて、略３μｍの深さを有するＡＭＬ素子に垂直メサ構造が生じるように、活性層２３に達するまでエッチングを行って予め垂直メサ構造を形成した後に、１０ : ２ : １００の比率で混合されたＨＢｒ ，Ｈ２Ｏ２ ，及びＨ２Ｏを含む非選択エッチング液（non-selective etchant）を使用して、さらにエッチング工程を実行する。上記のエッチング工程の結果として、ｐ＋-ＩｎＰクラッド層２４は逆メサ構造を有し、ＩｎＧａＡｓＰ活性層２３及びｎ＋-ＩｎＰクラッド層２２はメサ構造を有する。ここで、逆メサ構造は、(１１１)Ｂの結晶面が現れると、構造とエッチング液(etchant)との反応が格段に低下する、というウェットエッチング工程(wet etching)の特性を用いることで、形成される。この構造は、ＩｎＰ物質の固有の特性によって、ｎ＋-ＩｎＰ基板２１の上面に対して略６０°の角度でエッチングされる。また、このエッチングによって、ＩｎＧａＡｓＰオームコンタクト層２５が、ｐ＋-ＩｎＰクラッド層２４の上面の幅よりも、０．１乃至２μｍ程度狭い幅となるように形成される。逆メサ構造でｐ＋-ＩｎＰクラッド層２４がエッチングされた後に、ＩｎＧａＡｓＰ活性層２３は、p＋-ＩｎＰクラッド層２４とＩｎＧａＡｓＰ活性層２３との組成が相互に異なるので、逆メサ構造の代わりにメサ構造でエッチングされる。また、図２Ｅに示す構造は、ウェットエッチング工程のみを遂行して得ることができる。従って、工程時間を短縮させるためには、ドライエッチング工程とともにウェットエッチング工程を遂行することが望ましい。さらに、素子内の直列抵抗を減少させるためには、活性層２３とＩｎＧａＡｓＰオームコンタクト層２５との間に形成されたｐ＋-ＩｎＰクラッド層２４の厚さを薄くする必要がある。大きな厚さのｐ＋-ＩｎＰクラッド層を使用することも可能ではあるが、所望の直列抵抗の特性及び優秀な高周波応答の特性を得るためには、ｐ＋-ＩｎＰクラッド層は、薄い厚さ、例えば、０．８乃至２．０μｍの厚さ、さらには１．２乃至１．６μｍとすることが望ましい。本実施形態では、ｐ＋-ＩｎＰクラッド層２４は、略１．４μｍの厚さを有する。
【００２２】
図２Ｆを参照すると、ＦｅドーピングされたＩｎＰ層２８は、電流遮断及び素子間の電気的な分離のために、逆メサ及びメサ構造を有するＡＭＬ素子の側壁に形成される。Ｆｅ，Ｃｏ，Ｃｒ，Ｍｎ，またはＴｉのような遷移金属は、ＩｎＰ物質が半絶縁(semi-insulating)の特性を有することが出来るように、ドーパントとして使用される。本実施形態において、ＩｎＰ層２８は、漏れ電流を少なくする目的のために、Ｆｅでドーピングされる。
【００２３】
一方、図２Ａ乃至図２Ｆに示すように、ＥＭＢＨ(etched mesa buried hetero-structure)形態の逆メサ構造は、直列抵抗を減らすことができる。しかしながら、前述したウィンドー構造によれば、チップ(tip)から放出されたビームは、クラッド層の厚さが薄いがために、ウィンドー構造の表面から反射され得る。このような反射されたビームは、直進するビーム（liner beam）と干渉を引き起こし、ＦＦＰ効率を低下させ得る。また、オフセット(offset)角度がウィンドー領域の厚さに対して敏感に変化することもあるので、ウィンドー領域の厚さは、増加させられることが必要となる。
【００２４】
図３は、本発明の他の実施形態に従って、ウィンドー領域に過成長(overgrowth)が適用された場合のＡＭＬ素子を概略的に示す断面図であり、図４は、図３に示すようなウィンドー領域に過成長を適用するためのフォトマスクのレイアウトを示す図である。
【００２５】
図３を参照すると、ＡＭＬ素子は、レーザーダイオード(ＬＤ)、変調器(ＭＯＤ)、半導体光増幅器(ＳＯＡ)、及びモニタフォトダイオード(ＭＰＤ)を含み、これらが１つの基板３１の上に集積されている。変調器(ＭＯＤ)と半導体光増幅器(ＳＯＡ)との間には、減衰ウィンドー(attenuation window)、すなわち、離隔領域Ａが形成される。光出力面(facet)での光フィードバック(optical feedback)を減らすために、半導体光増幅器(ＳＯＡ)のチップと光出力面(facet)との間には、ウィンドー領域(window area)Ｂ及びＣが形成される。離隔領域Ａとウィンドー領域Ｂ及びＣは、オームコンタクト層３５の表面と比較して、厚く過成長(overgrowth)される。
【００２６】
次に、このＡＭＬ素子の製造工程を説明する。
【００２７】
図３及び図４を参照すると、ｎ＋-ＩｎＰ基板３１の上面に、ｎ＋-ＩｎＰクラッド層３２と、活性層３３と、ｐ＋-ＩｎＰクラッド層３４と、ＩｎＧａＡｓＰオームコンタクト層３５と、を順次に成長させる。これは、図２Ａの製造工程と同一である。
【００２８】
その次に、ＩｎＧａＡｓＰオームコンタクト層３５の上に、第１のＳｉＯ２マスクを略２．５μｍの幅(Ｗ)で形成(図２Ｂ参照)した後に、ＩｎＧａＡｓＰオームコンタクト層３５の幅が２μｍになるように、第１のＳｉＯ２マスクの下部に形成されたＩｎＧａＡｓＰオームコンタクト層３５をウェットエッチングする(図２Ｃ参照)。さらに、第１のＳｉＯ２マスクを除去した後に、ＩｎＧａＡｓＰオームコンタクト層３５の上に略５μｍの幅を有する第２のＳｉＯ２マスクを形成し(図２Ｄ参照)、ドライ及びウェットエッチング工程を通じて逆メサ構造を形成する(図２Ｅ参照)。
【００２９】
その次に、図４に示すように、ウィンドー領域Ａ，Ｂ，及びＣ(図３参照)に対応した開口部を有するフォトマスク４０を用いて、過成長のためのマスクパターン４１をＩｎＧａＡｓＰオームコンタクト層３５に形成する。
【００３０】
そして、このウィンドー領域Ａ，Ｂ，及びＣにＩｎＰ層を厚く再成長させ、Ｆｅをウィンドー領域Ａ，Ｂ，及びＣにドーピングして、電流遮断／離隔層を形成する。
【００３１】
図５は、本発明に従ってウィンドー領域に過成長が適用される場合と、ウィンドー領域に過成長が適用されない従来の場合とにおける、ウィンドー領域の表面での光の反射程度を比較して示す図である。
【００３２】
図５を参照すると、ウィンドー領域が平坦な面５１を有する場合に、出力ビームは、矢印５２で示すように、ウィンドー領域の表面から反射される。一方、本願発明に従って、ウィンドー領域が過成長された部分５３を有する場合には、出力ビームは、ウィンドー領域の表面から反射されないで、矢印５４で示すように、そのまま直進する。従って、本発明の実施形態によれば、オフセット角度を減らし、干渉を最小限に抑えることができ、その結果、マルチローブ(multi-lobe)形態のＦＦＰがシングルローブ(single-lobe)形態のＦＦＰに変更されることができる。
【００３３】
以上、本発明を具体的な実施形態を参照して詳細に説明したが、特許請求の範囲に記載されるような本発明の精神及び範囲を外れることなく、形式や細部等についての種々の変形が可能であることは勿論である。したがって、本発明の範囲は、上述した実施形態に限定されるものではなく、特許請求の範囲の範囲及び該記載と均等なものによって定められるべきである。
【図面の簡単な説明】
【００３４】
【図１】従来の埋め込みヘテロ(ＢＨ)構造を有するＡＭＬ素子を示す断面図である。
【図２Ａ】本発明の一の実施形態に従う埋め込みヘテロ(ＢＨ)構造を有するＡＭＬ素子の製造工程を示す断面図である。
【図２Ｂ】本発明の一の実施形態に従う埋め込みヘテロ(ＢＨ)構造を有するＡＭＬ素子の製造工程を示す断面図である。
【図２Ｃ】本発明の一の実施形態に従う埋め込みヘテロ(ＢＨ)構造を有するＡＭＬ素子の製造工程を示す断面図である。
【図２Ｄ】本発明の一の実施形態に従う埋め込みヘテロ(ＢＨ)構造を有するＡＭＬ素子の製造工程を示す断面図である。
【図２Ｅ】本発明の一の実施形態に従う埋め込みヘテロ(ＢＨ)構造を有するＡＭＬ素子の製造工程を示す断面図である。
【図２Ｆ】本発明の一の実施形態に従う埋め込みヘテロ(ＢＨ)構造を有するＡＭＬ素子の製造工程を示す断面図である。
【図３】本発明の他の実施形態に従うウィンドー領域に過成長が適用されたＡＭＬ素子の概略断面図である。
【図４】図３に示すウィンドー領域に過成長を適用するためのフォトマスクのレイアウトである。
【図５】本発明に従ってウィンドー領域に過成長が適用される場合と、ウィンドー領域に過成長が適用されない従来の場合とにおける、ウィンドー領域の表面での光の反射程度を比較して示す図である。
【符号の説明】
【００３５】
２１  ｎ＋-ＩｎＰ基板（第１の導電型の基板）
２２  ｎ＋-ＩｎＰクラッド層（第１の導電型のクラッド層）
２３  活性層
２４  ｐ＋-ＩｎＰクラッド層（第２の導電型のクラッド層）
２５  ＩｎＧａＡｓＰオームコンタクト層
２８  ＩｎＰ層（電流遮断層）
Ａ，Ｂ，Ｃ  ウィンドー領域
【図１】
2005333144.tif 000003
【図２Ａ】
2005333144.tif 000004
【図２Ｂ】
2005333144.tif 000005
【図２Ｃ】
2005333144.tif 000006
【図２Ｄ】
2005333144.tif 000007
【図２Ｅ】
2005333144.tif 000008
【図２Ｆ】
2005333144.tif 000009
【図３】
2005333144.tif 000010
【図４】
2005333144.tif 000011
【図５】
2005333144.tif 000012