(57)【要約】【課題】  電界強度を緩和することにより、大きな電界強度に起因する不具合の発生を防止して、信頼性の向上を図ることのできる半導体装置、実装構造体、電気光学装置、および電子機器を提供すること。【解決手段】  電気光学装置では、駆動用ＩＣ１３を第２の基板２０に実装するにあたって、バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・については、電位差が最も大きなもの同士については離間させて、その間に中間の電位のバンプを配置し、かつ、隣接するバンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・間、あるいは導電パターン２４Ａ、２４Ｂ、２４Ｃ・・間の最大電位差が大きなものについては間隔を広げる。【選択図】    図６
2005243913.tif 000002
【特許請求の範囲】
【請求項１】
それぞれに所定の電位が印加される複数のバンプが配置された半導体装置において、
前記複数のバンプには、隣接するバンプ同士に印加される電位の最大電位差が大きな第１のバンプ対と、隣接するバンプ同士で前記第１のバンプ対よりも印加される電位の最大電位差が小さな第２のバンプ対とが含まれており、
前記第１のバンプ対同士の間隔は、前記第２のバンプ対同士の間隔よりも広いことを特徴とする半導体装置。
【請求項２】
それぞれに所定の電位が印加される複数のバンプが配置された半導体装置において、
前記複数のバンプには、印加される電位の最大電位差が最も大きな２つのバンプと、前記２つのバンプのそれぞれに印加される電位の間の電位が印加される他のバンプとが含まれており、
前記他のバンプは、前記２つのバンプの間に配置されていることを特徴とする半導体装置。
【請求項３】
請求項２において、前記２つのバンプと前記他のバンプには、隣接するバンプ同士に印加される電位の最大電位差が大きな第１のバンプ対と、隣接するバンプ同士で前記第１のバンプ対よりも印加される電位の最大電位差が小さな第２のバンプ対とが含まれており、
前記第１のバンプ対同士の間隔は、前記第２のバンプ対同士の間隔よりも広いことを特徴とする半導体装置。
【請求項４】
請求項１ないし３のいずれかに記載の半導体装置が実装された被実装体と、
前記被実装体上に形成され、前記複数のバンプのそれぞれに対応して設けられた複数の導電パターンとを備えたことを特徴とする実装構造体。
【請求項５】
請求項４において、前記複数の導電パターンには、隣接する導電パターン同士に印加される電位の最大電位差が大きな第１の導電パターン対と、隣接する導電パターン同士で前記第１の導電パターン対よりも印加される電位の最大電位差が小さな第２の導電パターン対とが含まれており、
前記第１の導電パターン対同士の間隔は、前記第２の導電パターン対同士の間隔よりも広いことを特徴とする実装構造体。
【請求項６】
請求項４において、前記複数の導電パターンには、それぞれに印加される電位の最大電位差が前記複数の導電パターンの中で最も大きな２つの導電パターンと、前記２つの導電パターンのそれぞれに印加される電位の間の電位が印加される他の導電パターンとが含まれており、
前記他の導電パターンは、前記２つの導電パターンの間に配置されていることを特徴とする実装構造体。
【請求項７】
請求項６において、前記２つの導電パターンと前記他の導電パターンは、前記２つの導電パターンを基準として、印加される電位順に配列されていることを特徴とする実装構造体。
【請求項８】
請求項６または７において、前記２つの導電パターンと前記他の導電パターンは、隣接する導電パターン同士のそれぞれに印加される電位の最大電位差が大きいほどその導電パターン同士の間隔が広くなるように配置されていることを特徴とする実装構造体。
【請求項９】
請求項４ないし８のいずれかにおいて、前記半導体装置は樹脂層を介して前記被実装体に実装されており、
前記複数の導電パターンは、一部が前記樹脂層に被覆されており、前記被覆された領域外の隣接する導電パターン同士の間隔は、前記被覆された領域内での間隔よりも広いことを特徴とする実装構造体。
【請求項１０】
請求項４ないし８のいずれかにおいて、前記複数の導電パターンは、一部が前記半導体装置に被覆されており、前記被覆された領域外の隣接する導電パターン同士の間隔は、前記被覆された領域内での間隔よりも広いことを特徴とする実装構造体。
【請求項１１】
請求項４ないし１０のいずれかにおいて、前記複数の導電パターンは、表面側にＩＴＯ層を備えるとともに、隣接する導電パターン同士の間隔は、以下の式
隣接する導電パターン間の最大電位差／隣接する導電パターン間隔
で求められる電界強度が２００Ｖ／ｍｍ以下となるように配置されていることを特徴とする実装構造体。
【請求項１２】
請求項４ないし１０のいずれかにおいて、前記複数の導電パターンは、表面側にクロム層を備えるとともにも、隣接する導電パターン同士の間隔は、以下の式
隣接する導電パターン間の最大電位差／隣接する導電パターン間隔
で求められる電界強度が１５０Ｖ／ｍｍ以下となるように配置されていることを特徴とする実装構造体。
【請求項１３】
請求項４ないし１２のいずれかに規定する実装構造体を備えた電気光学装置であって、
前記被実装体は、電気光学物質を保持する電気光学装置用基板であることを特徴とする電気光学装置。
【請求項１４】
請求項４ないし１２のいずれかに規定する実装構造体を備えた電気光学装置であって、
前記被実装体は、電気光学物質を保持する電気光学装置用基板に接続された配線基板であることを特徴とする電気光学装置。
【請求項１５】
請求項１３または１４において、前記複数のバンプは所定の電源電圧が入力されるバンプであり、
前記半導体装置は前記複数のバンプの他に、所定の信号が入力される複数のバンプと、所定の信号を出力する複数のバンプとを備えていることを特徴とする電気光学装置。
【請求項１６】
請求項１３ないし１５のいずれかに規定された電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多数のバンプが配列された半導体装置、この半導体装置を備えた実装構造体、電気光学装置、および電子機器に関するものである。さらに詳しくは、バンプあるいは当該バンプに接続される被実装体側の導電パターンのレイアウト技術に関するものである。
【背景技術】
【０００２】
液晶装置などの電気光学装置では、マトリクス状に配置された各画素を駆動するために、電気光学物質としての液晶を保持する電気光学装置用基板上にＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装した構造、あるいはＩＣチップをＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）実装した可撓性基板（配線基板）を電気光学装置用基板に接続した構造が用いられている。
【０００３】
このような構造のうち、例えば前者の構造のものでは、図１１に示すように、駆動用ＩＣ１３Ｘを異方性導電膜１４０（Ａｎｉｓｏｔｒｏｐｉｃ  ｃｏｎｄｕｃｔｉｖｅ  ｆｉｌｍ）などによって電気光学装置用基板２０Ｘに実装し、図１２（Ａ）に示すように、駆動用ＩＣ１３Ｘにおいて等間隔に形成されている多数のバンプ１３０Ｘと、図１２（Ｂ）に示すように、電気光学装置用基板２０Ｘに等間隔に形成されている多数の導電パターン２００Ｘとを電気的に接続する（例えば、特許文献１参照）。
【特許文献１】特開２００３−３６０３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、図１２（Ａ）、（Ｂ）に示す構造では、以下に説明する問題点がある。図１２（Ａ）、（Ｂ）に示す駆動用ＩＣ１３Ｘには、バンプ１３０Ｘとして、電気光学装置用基板２０Ｘの側に形成されている画素に信号を出力する第１のバンプ群１３１Ｘと、導電パターン２００Ｘを介して配線基板２９Ｘに電気的に接続される第２のバンプ群１３２Ｘとがあり、駆動用ＩＣ１３Ｘに電源回路を内蔵すると、第２のバンプ群１３２Ｘでは、隣接するバンプ間に非常に高い電位差が発生し、隣接するバンプ間での電界強度が高くなる。また、これらのバンプに接続する導電パターン２００Ｘにおいて、隣接する導電パターン間に極めて高い電位差が発生することになり、隣接する導電パターン間での電界強度が高くなる。その結果、駆動用ＩＣ１３Ｘを異方性導電膜１４０によって電気光学装置用基板２０Ｘに実装した状態で高温雰囲気下で耐湿試験を行うと、導電パターン２００Ｘのうち、隣接する導電パターン間の電界強度の高い導電パターンでは、異方性導電膜１４０あるいは駆動用ＩＣ１３Ｘから露出している部分で電食が発生することがある。また、異方性導電膜１４０に含まれる異物によって、隣接するバンプ間での電界強度が高いバンプに電食あるいは短絡などの不具合が発生することがある。
【０００５】
以上の問題点に鑑みて、本発明の課題は、電界強度を緩和することにより、大きな電界強度に起因する不具合の発生を防止して、信頼性の向上を図ることのできる半導体装置、実装構造体、電気光学装置、および電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明では、それぞれに所定の電位が印加される複数のバンプが配置された半導体装置において、前記複数のバンプには、隣接するバンプ同士に印加される電位の最大電位差が大きな第１のバンプ対と、隣接するバンプ同士で前記第１のバンプ対よりも印加される電位の最大電位差が小さな第２のバンプ対とが含まれており、前記第１のバンプ対同士の間隔は、前記第２のバンプ対同士の間隔よりも広いことを特徴とする。
【０００７】
本願明細書において最大電位差とは、バンプあるいは導電パターンに印加される電位が時系列に変化し、隣接するバンプ間あるいは導電パターン間の電位差が変化する場合において、変化する電位差の最大値のことをいう。従って、電位が変動する場合は、変動前と変動後のそれぞれで電位差を計り、その差が大きい方を最大電位差とする。
【０００８】
本発明では、隣接するバンプ間の最大電位差が大きな第１のバンプ対には、隣接するバンプ間の最大電位差が小さな第２のバンプ対よりも大きな間隔が形成されているため、隣接するバンプ間の電界強度を低減することができる。従って、高温雰囲気下で耐湿試験を行った場合、あるいは異方性導電膜に導電性異物が混入した場合でも、大きな電界強度に起因する電食あるいは短絡などの不具合の発生を防止することができるので、半導体装置の実装構造体の信頼性を向上することができる。
【０００９】
本発明の別の形態では、それぞれに所定の電位が印加される複数のバンプが配置された半導体装置において、前記複数のバンプには、印加される電位の最大電位差が最も大きな２つのバンプと、前記２つのバンプのそれぞれに印加される電位の間の電位が印加される他のバンプとが含まれており、前記他のバンプは、前記２つのバンプの間に配置されていることを特徴とする。
【００１０】
本発明では、印加される電位が対をなすバンプ対であっても単に隣接させるのではなく、あくまで、隣接するバンプ間の最大電位差を優先的に考慮してバンプを配置する。このため、隣接するバンプ間で最大電位差が低いので、電界強度を低減することができる。それ故、高温雰囲気下で耐湿試験を行った場合、あるいは異方性導電膜に導電性異物が混入した場合でも、大きな電界強度に起因する電食あるいは短絡などの不具合が発生することがなく、半導体装置の実装構造体の信頼性を向上することができる。
【００１１】
ここで、前記２つのバンプと前記他のバンプには、隣接するバンプ同士に印加される電位の最大電位差が大きな第１のバンプ対と、隣接するバンプ同士で前記第１のバンプ対よりも印加される電位の最大電位差が小さな第２のバンプ対とが含まれており、前記第１のバンプ対同士の間隔は、前記第２のバンプ対同士の間隔よりも広くなっていることが好ましい。
【００１２】
本発明に係る半導体装置は、該半導体装置が実装された被実装体と、前記被実装体上に形成され、前記複数のバンプのそれぞれに対応して設けられた複数の導電パターンとを備えた実装構造体に用いられる。
【００１３】
本発明に係る実装構造体において、前記複数の導電パターンには、隣接する導電パターン同士に印加される電位の最大電位差が大きな第１の導電パターン対と、隣接する導電パターン同士で前記第１の導電パターン対よりも印加される電位の最大電位差が小さな第２の導電パターン対とが含まれており、前記第１の導電パターン対同士の間隔は、前記第２の導電パターン対同士の間隔よりも広いことが好ましい。このように構成すると、隣接する導電パターン間の電界強度を低減することができる。従って、高温雰囲気下で耐湿試験などにおいて、導電パターン間での電界強度に起因する電食あるいは短絡などの不具合が発生することがないので、半導体装置の実装構造体の信頼性を向上することができる。
【００１４】
本発明において、前記複数の導電パターンには、それぞれに印加される電位の最大電位差が前記複数の導電パターンの中で最も大きな２つの導電パターンと、前記２つの導電パターンのそれぞれに印加される電位の間の電位が印加される他の導電パターンとが含まれており、前記他の導電パターンは、前記２つの導電パターンの間に配置されていることが好ましい。
【００１５】
本発明において、前記２つの導電パターンと前記他の導電パターンは、前記２つの導電パターンを基準として、印加される電位順に配列されていることが好ましい。このように構成すると、隣接する導体パターン同士の最大電位差が小さいので、隣接する導電パターン同士の間隔の拡張を必要最小限に止めた構成で、隣接する導体パターン間の電界強度を低減することができる。
【００１６】
本発明において、前記２つの導電パターンと前記他の導電パターンは、隣接する導電パターン同士のそれぞれに印加される電位の最大電位差が大きいほどその導電パターン同士の間隔が広くなるように配置されていることが好ましい。
【００１７】
本発明において、前記半導体装置が樹脂層を介して前記被実装体に実装されている場合、前記複数の導電パターンは、一部が前記樹脂層に被覆されることになり、前記被覆された領域外の隣接する導電パターン同士の間隔は、前記被覆された領域内での間隔よりも広いことが好ましい。樹脂層から露出している部分では、樹脂層で被覆された領域に比較して、高温雰囲気下での耐湿試験などにおいて導電パターン間の電界強度に起因する電食などの不具合が発生しやすいので、樹脂層から露出している領域において隣接する導体パターン同士の間隔を広げ、電界強度を低減することが好ましい。
【００１８】
本発明において、前記複数の導電パターンは、一部が前記半導体装置に被覆されており、前記被覆された領域外の隣接する導電パターン同士の間隔は、前記被覆された領域内での間隔よりも広いことが好ましい。半導体装置から露出している部分では、半導体装置で被覆された領域に比較して、高温雰囲気下での耐湿試験などにおいて導電パターン間の電界強度に起因する電食などの不具合が発生しやすいので、半導体装置から露出している領域において隣接する導体パターン同士の間隔を広げ、電界強度を低減することが好ましい。
【００１９】
本発明において、前記複数の導電パターンが表面側にＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）層を備えている場合、隣接する導電パターン同士の間隔は、以下の式
隣接する導電パターン間の最大電位差／隣接する導電パターン間隔
で求められる電界強度が２００Ｖ／ｍｍ以下となるように配置されていることが好ましい。ここで、電食などをより確実に防止するという観点からすれば、複数の導電パターンが表面側にＩＴＯ層を備えている場合には、電界強度を１００Ｖ／ｍｍ以下とすることが好ましい。
【００２０】
本発明において、前記複数の導電パターンが表面側にクロム（Ｃｒ）層を備えている場合、隣接する導電パターン同士の間隔は、以下の式
隣接する導電パターン間の最大電位差／隣接する導電パターン間隔
で求められる電界強度が１５０Ｖ／ｍｍ以下となるように配置されていることが好ましい。さらに、電食などをさらに確実に防止するという観点からすれば、電界強度を１００Ｖ／ｍｍ以下とすることが好ましい。ここで、電食などをより確実に防止するという観点からすれば、複数の導電パターンが表面側にクロム層を備えている場合には、電界強度を７５Ｖ／ｍｍ以下とすることが好ましい。
【００２１】
本発明に係る実装構造体は電気光学装置に用いることができ、この場合、前記被実装体は、例えば、電気光学物質を保持する電気光学装置用基板である。また、本発明に係る実装構造体を電気光学装置に適用する場合、前記被実装体が、電気光学物質を保持する電気光学装置用基板に接続された配線基板であってもよい。本発明における電気光学装置は、例えば、一対の電気光学装置基板の間に電気光学物質として液晶が保持された液晶装置、あるいは、電気光学装置用基板上に電気光学物質としてエレクトロルミネッセンス材料が形成されたエレクトロルミネッセンス表示装置などである。
【００２２】
本発明において、前記複数のバンプは所定の電源電圧が入力されるバンプであり、前記半導体装置は、前記複数のバンプの他に、所定の信号が入力される複数のバンプと、所定の信号を出力する複数のバンプとを備えている場合がある。電源電圧が入力されるバンプには、電位差が大きなバンプが含まれているので、このようなバンプに対して本発明を適用することが好ましい。
【００２３】
本発明に係る電気光学装置は、モバイルコンピュータや携帯電話機などといった電子機器の表示部などして用いられる。
【発明を実施するための最良の形態】
【００２４】
図面を参照して、本発明の実施の形態として、本発明をパッシブマトリクス型液晶装置（電気光学装置）に適用した例を中心に説明する。
【００２５】
［実施の形態１］
（液晶装置の全体構成）
図１および図２はそれぞれ、本発明を適用した電気光学装置の斜視図、および分解斜視図である。図３は、図１のＩ−Ｉ′線で電気光学装置を切断したときのＩ側端部の断面図である。図１および図２には、電極パターンおよび端子などを模式的に示してあるだけであり、実際の電気光学装置では、より多数の電極パターンや端子が形成されている。
【００２６】
図１および図２において、本形態の電気光学装置１は、パッシブマトリクス型のＳＴＮ・カラー表示用の液晶パネル１′（実装構造体）を備えている。液晶パネル１′は、所定の間隙を介してシール材３０によって貼り合わされた矩形のガラスなどからなる一対の基板１０、２０を有しており、シール３０は、一対の基板１０、２０のうちの一方に塗布されたものである。基板１０、２０間には、シール材３０によって液晶封入領域３５が区画されているとともに、この液晶封入領域３５内には、電気光学物質としての液晶３６が封入されている。ここでは、前記一対の基板のうち、液晶封入領域３５内で縦方向に延びる複数列の第１の電極パターン４０が形成されている方の基板を第１の基板１０とし、液晶封入領域３５内で横方向に延びる複数列の第２の電極パターン５０が形成されている方の基板を第２の基板２０（被実装体）とする。
【００２７】
ここに示す電気光学装置１は透過型の例であり、照明装置９をバックライトとして所定の表示を行なう。このため、液晶パネル１′の両面のうち、第２の基板２０の外側表面には偏光板２０９が貼られ、第１の基板１０の外側表面には偏光板１０９が貼られている。また、第１の電極パターン４０および第２の電極パターン５０はいずれも、ＩＴＯ膜に代表される透明導電膜によって形成されている。
【００２８】
なお、第２の電極パターン５０の下に絶縁膜を介してパターニングされたアルミニウムや銀合金等の膜を薄く形成すれば、半透過・半反射型の電気光学装置を構成できる。また、第２の電極パターン５０をアルミニウムや銀合金等の反射膜で形成するとともに、それに光透過孔を形成しても、半透過・半反射型の電気光学装置を構成できる。さらに、偏向板２０９に半透過反射板をラミネートすることでも半透過・半反射型の電気光学装置１を構成できる。さらにまた、第２の電極パターン５０の下に反射性の膜を配置すれば、反射型の電気光学装置を構成でき、この場合には、第２の基板２０の裏面側から照明装置９を省略すればよい。
【００２９】
電気光学装置１では、外部との間での信号の入出力、および基板間の導通のいずれを行うにも、第１の基板１０および第２の基板２０の同一方向に位置する各基板辺１０１、２０１付近において第１の基板１０および第２の基板２０のそれぞれに形成されている第１の端子形成領域１１および第２の端子形成領域２１が用いられる。第２の基板２０は、第１の基板１０よりも大きいため、第２の基板２０は、第１の基板１０と第２の基板２０とを貼り合わせたときに第１の基板１０の基板辺１０１から張り出す張り出し領域２５を備えており、この張り出し領域２５に形成されているＩＣ実装端子２６、２７に対して駆動用ＩＣ１３が異方性導電膜１４０を介してＣＯＧ実装され、基板実装端子２８に可撓性基板２９が異方性導電膜１４０を介して実装されている。
【００３０】
このような実装構造を構成するにあたって、第２の基板２０では、ＩＴＯ膜からなる第２の電極パターン５０の配線部分５１が張り出し領域２５まで延びており、その端部によって、第２の端子形成領域２１には、駆動用ＩＣ１３のバンプが電気的に接続されるＩＣ実装端子２７が形成されている。
【００３１】
また、第２の端子形成領域２１には、ＩＣ実装端子２７より基板辺２０１の側に位置する部分に、可撓性基板２９を実装するための基板実装端子２８が形成され、これらの基板実装端子２８を構成するＩＴＯ膜からなる導電パターン２４は、駆動用ＩＣ１３の実装領域まで延びて、そのバンプと電気的に接続されるＩＣ実装端子２６を構成している。
【００３２】
また、第２の端子形成領域２１において、駆動用ＩＣ１３より液晶封入領域３５の側に位置する部分は、第１の基板１０の側との基板間導通用に用いられるので、第１の基板１０との重なり部分に、複数の基板間導通用端子７０が形成されている。これらの基板間導通用端子７０を構成するＩＴＯ膜からなるパターンも、配線部分７１として駆動用ＩＣ１３の実装領域まで延びて、駆動用ＩＣ１３のバンプと電気的に接続されるＩＣ実装端子２７を構成している。これに対して、第１の基板１０において、第１の端子形成領域１１は、第２の基板２０の側との基板間導通に用いられるので、第２の基板２０との重なり部分には、複数の基板間導通用端子６０が形成されている。これらの基板間導通用端子６０は、いずれもＩＴＯ膜からなる第１の電極パターン４０の端部によって構成されている。従って、第１の基板１０と第２の基板２０とを、基板間導通剤を含有するシール材３０で貼り合わせて基板間で基板間導通用端子６０、７０同士を導通させた後、第２の基板２０に駆動用ＩＣ１３および可撓性基板２９を実装し、この状態で、可撓性基板２９から駆動用ＩＣ１３に所定の信号を入力すれば、駆動用ＩＣ１３から出力された信号は、第１の電極パターン４０および第２の電極パターン５０に供給される。
【００３３】
図３に示すように、第１の基板１０には、第１の電極パターン４０と第２の電極パターン５０との交点に相当する領域に赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタ７Ｒ、７Ｇ、７Ｂが形成され、これらのカラーフィルタ７Ｒ、７Ｇ、７Ｂの表面側に、アクリル樹脂などからなる平坦化膜１３、ＩＴＯ膜からなる第１の電極パターン４０、およびポリイミド膜からなる配向膜１２がこの順に形成されている。また、カラーフィルタ７Ｒ、７Ｇ、７Ｂの下層側には、金属膜あるいは樹脂からなる遮光膜１６が形成されている。これに対して、第２の基板２０には、ＩＴＯ膜からなる第２の電極パターン５０、アクリル樹脂やシリコン酸化膜などからなるオーバーコート膜２９、およびポリイミド膜からなる配向膜２２がこの順に形成されている。従って、可撓性基板２９を介して駆動用ＩＣ１３に信号を入力すると、駆動用ＩＣ１３から第１の電極パターン４０および第２の電極パターン５０の各々に所定の信号が供給されるので、第１の電極パターン４０と第２の電極パターン５０との交点に相当する各画素毎で液晶４を駆動することができ、所定のカラー画像を表示することができる。
【００３４】
（電界強度低減構造）
図４（Ａ）、（Ｂ）は、本発明の実施の形態１に係る電気光学装置に用いた駆動用ＩＣのバンプのレイアウトを示す説明図、およびこの駆動用ＩＣを第２の基板の導電パターン上に実装した状態を模式的に示す説明図である。なお、図４（Ａ）、（Ｂ）において、バンプは、駆動用ＩＣの下面に形成されて、かつ、導電パターンの駆動用ＩＣ実装端子付近は駆動用ＩＣの下方に位置するが、位置関係などが分かりやすいように、バンプおよび導電パターンのいずれについても実線で表してある。また、異方性導電膜１４０については、その存在を明確にするため、駆動用ＩＣ１３から大きくはみ出した状態で表してある。
【００３５】
図４（Ａ）、（Ｂ）に示すように、本形態の電気光学装置１において、駆動用ＩＣ１３は電源回路を内蔵しており、その能動面側には、図２に示すＩＣ実装端子２７に電気的に接続して各画素への信号を出力する第１のバンプ群１３１と、ＩＣ実装端子２６に電気的に接続して可撓性基板２９に電気的に接続される電源回路用の第２のバンプ群１３２と、ＩＣ実装端子２６に電気的に接続して可撓性基板２９に電気的に接続される制御用の第３のバンプ群１３３を備えている。これらのバンプ群のうち、バンプ群１３１、１３３では、隣接するバンプ間での最大電位差が低いので、隣接するバンプ同士の間隔が狭いのに対して、電源系の第２のバンプ群１３２では、隣接するバンプ間での最大電位差が高いので、隣接するバンプ同士の間隔を広くしてある。それでも、電源系の第２のバンプ群１３２では、他のバンプ群３１、３３と比較して、隣接するバンプ間での最大電位差が高くなるので、本形態では、図４（Ａ）、（Ｂ）および表１を参照して説明する以下の電界強度低減構造を採用してある。
【００３６】
本形態では、駆動用ＩＣ１３の第２のバンプ群１３２に含まれる各バンプを図面に向かって左側からバンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌとしたとき、各バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌの間にはすべて０．０２ｍｍの間隔が形成されている。各バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌは各々、ＣＡＰ４Ｎ用、ＣＡＰ４Ｐ用、ＣＡＰ３Ｎ用、ＣＡＰ３Ｐ用、ＣＡＰ２Ｎ用、ＣＡＰ２Ｐ用、ＣＡＰ５Ｐ用、ＣＡＰ５Ｎ用、ＧＮＤ用、ＶＤＤ用、ＭＶ２用、Ｖ２用であり、各々に印加される電圧、および隣接するバンプ間での最大電位差は、表１に示す通りである。
【００３７】
【表１】
2005243913.tif 000003
【００３８】
本形態では、液晶を時分割して極性反転駆動を行うので、バンプによっては、第１周期と第２周期で電位が切り替わる。従って、表１には、各バンプの電位差として最大電位差を示してある。ここで、最大電位差とは、バンプあるいは導電パターンに印加される電位が時系列に変化し、隣接するバンプ間あるいは導電パターン間の電位差が変化する場合において、変化する電位差の最大値のことをいう。従って、電位が変動する場合は、変動前と変動後のそれぞれで電位差を計り、その差が大きい方を最大電位差とする。
【００３９】
また、表１中、バンプ間の電界強度は、以下の式
隣接するバンプ間の最大電位差／隣接するバンプ間隔
で求められた値であり、導電パターン間の電界強度は、以下の式
隣接する導電パターン間の最大電位差／隣接する導電パターン間隔
で求められた値である。なお、表１において、導電パターン２４の間隔は、駆動用ＩＣ１３を異方性導電膜１４０によって実装した状態で、駆動用ＩＣ１３および異方性導電膜１４０から露出している領域における間隔の最小値である。
【００４０】
ＣＡＰ用は各々、可撓性基板２９に実装されている複数のキャパシタ（図示せず）の各々に電気的に接続されるものであり、駆動用ＩＣ１３内の電源回路で各種電位を生成するために、ＣＡＰ４Ｎ用とＣＡＰ４Ｐ用は対になって９Ｖの電圧を発生させ、ＣＡＰ３Ｎ用とＣＡＰ３Ｐ用は対になって６Ｖの電圧を発生させ、ＣＡＰ２Ｎ用とＣＡＰ２Ｐ用は対になって３Ｖの電圧を発生させ、ＣＡＰ５Ｎ用とＣＡＰ５Ｐ用は対になって１０．５Ｖの電圧を発生させる。また、ＶＤＤ用とＧＮＤ用は対になって論理回路を駆動する。さらに、ＭＶ２用とＶ２用は極性反転した各々の周期において液晶に最高電圧を印加するためのものであり、対になっている。
【００４１】
このように駆動用ＩＣ１３では、バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌを所定のＣＡＰ用同士、ＶＤＤ用とＧＮＤ用、およびＭＶ２用とＶ２用を対にして隣接する位置に並べ、かつ、パンプ同士の間隔を全て０．０２ｍｍに設定してある。
【００４２】
これに対して、第２の基板２０では、駆動用ＩＣ１３のバンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌに電気的に接続する導電パターン２４を各々、導電パターン２４Ａ、２４Ｂ、２４Ｃ・・２４Ｌとしたとき、各導電パターン２４の位置は、バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌに対応しているが、導電パターン２４を斜めに延ばすなどの構成を採用して、駆動用ＩＣ１３および異方性導電膜１４０から露出している領域における導電パターン２４の間隔を駆動用ＩＣ１３および異方性導電膜１４０で被覆されている領域における導電パターン２４より間隔を広げてある。また、導電パターン２４の間隔については、隣接する導電パターン間の最大電位差に応じて、表１に示すように、０．０６ｍｍ、０．０４ｍｍ、０．０４ｍｍ、０．０２ｍｍ、０．０２ｍｍ、０．０６ｍｍ、０．０７ｍｍ、０．０６ｍｍ、０．０２ｍｍ、０．０８ｍｍ、０．１４ｍｍの間隔が確保されている。
【００４３】
すなわち、隣接する導電パターン同士に印加される電位の最大電位差が大きな第１の導電パターン対と、隣接する導電パターン同士で第１の導電パターン対よりも印加される電位の最大電位差が小さな第２の導電パターン対とにおいて、最大電位差が大きな第１の導電パターン対同士の間隔は、最大電位差の小さな第２の導電パターン対同士の間隔よりも広く設定してある。例えば、最大電位差が６Ｖの導電パターン２４Ｃ、２４Ｄからなる対を第１の導電パターン対とし、最大電位差が３Ｖの導電パターン２４Ｅ、２４Ｆからなる対を第２の導電パターン対としたとき、第１の導電パターン対（導電パターン２４Ｃ、２４Ｄ）については導電パターンの間隔を０．０４ｍｍとし、第２の導電パターン対（導電パターン２４Ｅ、２４Ｆ）については導電パターンの間隔を０．０２ｍｍとしてある。他の導電パターン２４でも同様であり、それ故、最大電位差が３Ｖ、６Ｖ、９Ｖ、１０．５、１２Ｖ、２１Ｖと大きくなるほど、導電パターン同士の間隔が０．０２ｍｍ、０．０４ｍｍ、０．０６ｍｍ、０．０７ｍｍ、０．０８ｍｍ、０．１４ｍｍと広がっている。
【００４４】
従って、本形態の電気光学装置１ａでは、駆動用ＩＣ１３において隣接するバンプ間に、最高１０５０Ｖ／ｍｍの高い電界強度が発生しているが、隣接する導電パターン間に発生する電界強度は、いずれも１５０Ｖ／ｍｍである。
【００４５】
なお、比較例として、表２には、駆動用ＩＣ１３の構成が同一で、かつ、図１２（Ａ）、（Ｂ）を参照して説明したように、導電パターンを同一の間隔（０．０２ｍｍ）で配置した場合における各導電パターン間の電界強度などを示してある。表２に示す従来条件では、隣接する導電パターン間に、最高で１０５０Ｖ／ｍｍの高い電界強度が発生するため、駆動用ＩＣ１３を異方性導電膜１４０で実装した後、高温雰囲気下で耐湿試験を行うと、異方性導電膜１４０から露出している部分で電食が発生する。
【００４６】
【表２】
2005243913.tif 000004
【００４７】
以上説明したように、本発明の実施の形態１に係る電気光学装置１において、駆動用ＩＣ１３および異方性導電膜１４０から露出している領域では、隣接する導電パターン間の最大電位差が大きな導電パターン間については、隣接する導電パターン間の最大電位差が小さな導電パターン間よりも大きな間隔を形成してあるので、隣接する導電パターン間の電界強度が低減されている。従って、駆動用ＩＣ１３を異方性導電膜１４０で実装した後、高温雰囲気下で耐湿試験を行っても、駆動用ＩＣ１３および異方性導電膜１４０から露出している部分で導電パターン２４に電食が発生しない。それ故、本形態によれば、電気光学装置１の信頼性が高い。
【００４８】
ここで、隣接する導電パターン間に発生する電界強度については、導電パターン２４の表面側がＩＴＯ層からなる場合には、２００Ｖ／ｍｍ以下であれば電食の発生を防止でき、電食などをより確実に防止するという観点からすれば、電界強度を１００Ｖ／ｍｍ以下とすることが好ましい。
【００４９】
また、導電パターンが表面側にクロム層を備えている場合には、電界強度が１５０Ｖ／ｍｍ以下であれば、電食の発生を防止でき、電食などをより確実に防止するという観点からすれば、電界強度を７５Ｖ／ｍｍ以下とすることが好ましい。
【００５０】
なお、導電パターンがＩＴＯ層およびクロム層からなり、かつ、クロム層が露出している場合には、クロム層を優先して電界強度を１５０Ｖ／ｍｍ以下とすることが好ましい。
【００５１】
［実施の形態２］
図５（Ａ）、（Ｂ）は、本発明の実施の形態２に係る電気光学装置に用いた駆動用ＩＣのバンプのレイアウトを示す説明図、およびこの駆動用ＩＣを第２の基板の導電パターン上に実装した状態を示す説明図である。なお、図５（Ａ）、（Ｂ）においても、バンプは、駆動用ＩＣの下面に形成されて、かつ、導電パターンの駆動用ＩＣ実装端子付近は駆動用ＩＣの下方に位置するが、位置関係などが分かりやすいように、バンプおよび導電パターンのいずれについても実線で表してある。また、本形態の電気光学装置は、基本的な構成が実施の形態１と同様であるため、本形態の特徴部分のみについて説明する。
【００５２】
図５（Ａ）、（Ｂ）に示すように、本形態の電気光学装置１においても、実施の形態１と同様、駆動用ＩＣ１３は電源回路を内蔵しており、その能動面側には、図２に示すＩＣ実装端子２７に電気的に接続して各画素への信号を出力する第１のバンプ群１３１と、ＩＣ実装端子２６に電気的に接続して可撓性基板２９に電気的に接続される電源系の第２のバンプ群１３２と、ＩＣ実装端子２６に電気的に接続して可撓性基板２９に電気的に接続される制御系の第３のバンプ群１３３を備えている。これらのバンプ群のうち、電源回路用の第２のバンプ群１３２では、他のバンプ群３１、３３と比較して、隣接するバンプ間に非常に高い電位差が発生する。そこで、本形態では、図５（Ａ）、（Ｂ）および表３を参照して説明する以下の電界強度低減構造を採用してある。
【００５３】
本形態においては、駆動用ＩＣ１３の第２のバンプ群１３２に含まれる各バンプを図面に向かって左側からバンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌとしたとき、各バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌと、印加される電位との関係は、表３に示すように、各バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌの順に、Ｖ２用、ＣＡＰ５Ｐ用、ＣＡＰ５Ｎ用、ＭＶ２用、ＣＡＰ４Ｎ用、ＣＡＰ４Ｐ用、ＣＡＰ３Ｎ用、ＣＡＰ３Ｐ用、ＣＡＰ２Ｎ用、ＣＡＰ２Ｐ用、ＧＮＤ用、ＶＤＤ用に設定してある。
【００５４】
【表３】
2005243913.tif 000005
【００５５】
ここで、Ｖ２用とＭＶ２用は、極性反転した各々の周期において液晶に最高電圧を印加するためのもので、印加される電位の最大電位差が最も大きな２つのバンプ１３２Ａ、１３２Ｄに相当する。本形態では、このような１３２Ａ、１３２Ｄについては離間させ、Ｖ２用のバンプ１３２ＡとＭＶ２用のバンプ１３２Ｄとの間には、他のバンプとして、バンプ１３２Ａ、１３２Ｄの間の電位が印加されるＣＡＰ５Ｐ用のバンプ１３２Ｂと、ＣＡＰ５Ｎ用のバンプ１３２Ｃとを配置してある。しかも、バンプ１３２Ｂ、１３２Ｃは、２つのバンプ１３２Ａ、１３２Ｄを基準として、印加される電位順に配列されている。このため、バンプ間の最大電位差は、最高で１０．５Ｖと低い。
【００５６】
また、本形態では、隣接するバンプ間の最大電位差が大きなバンプについては、隣接するバンプ間の最大電位差が小さなバンプ間よりも大きな間隔を形成してある。すなわち、隣接するバンプ同士に印加される電位の最大電位差が大きな第１のバンプ対と、隣接するバンプ同士で第１のバンプ対よりも印加される電位の最大電位差が小さな第２のバンプ対とにおいて、最大電位差が大きな第１のバンプ対同士の間隔は、最大電位差の小さな第２のバンプ対同士の間隔よりも広く設定してある。例えば、最大電位差が３Ｖのバンプ間についてはバンプの間隔を０．０５ｍｍとし、最大電位差が６Ｖのバンプ間についてはバンプの間隔を０．０８ｍｍとし、最大電位差が９Ｖのバンプ間についてはバンプの間隔を０．１ｍｍとし、最大電位差が１０．５Ｖのバンプ間についてはバンプの間隔を０．１ｍｍとしてあり、最大電位差が大きくなるほど、バンプ同士の間隔を広げてある。それ故、本形態では、バンプ間の電界強度は、１０５Ｖ／ｍｍ以下である。
【００５７】
また、第２の基板２０では、駆動用ＩＣ１３のバンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌに電気的に接続する導電パターン２４を各々、導電パターン２４Ａ、２４Ｂ、２４Ｃ・・２４Ｌとしたとき、これらの導電パターン２４Ａ、２４Ｂ、２４Ｃ・・２４Ｌの配列順序は、バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌに対応している。従って、印加される電位の最大電位差が最も大きな２つの導電パターン２４Ａ、２４Ｄについては離間させ、これらの導電パターン２４Ａ、２４Ｄの間には、他の導電パターンとして、導電パターン２４Ａ、２４Ｄの間の電位が印加される導電パターン２４Ｂと、導電パターン２４Ｃとを配置してある。しかも、導電パターン２４Ｂ、２４Ｃは、２つの導電パターン２４Ａ、２４Ｄを基準として、印加される電位順に配列されている。このため、導電パターン間の最大電位差は、最高で１０．５Ｖと低い。
【００５８】
また、隣接する導電パターン同士の間隔については、最大電位差に対応して、０．０２ｍｍ〜０．０７ｍｍと変化させてある。すなわち、隣接する導電パターン同士に印加される電位の最大電位差が大きな第１の導電パターン対と、隣接する導電パターン同士で第１の導電パターン対よりも印加される電位の最大電位差が小さな第２の導電パターン対とにおいて、最大電位差が大きな第１の導電パターン対同士の間隔は、最大電位差の小さな第２の導電パターン対同士の間隔よりも広く設定されている。具体的には、最大電位差が３Ｖの導電パターン間については導電パターンの間隔を０．０２ｍｍとし、最大電位差が６Ｖの導電パターン間については導電パターンの間隔を０．０４ｍｍとし、最大電位差が９Ｖの導電パターン間については導電パターンの間隔を０．６ｍｍとし、最大電位差が１０．５Ｖの導電パターン間については導電パターンの間隔を０．７ｍｍとしてあり、最大電位差が大きくなるほど、導電パターン同士の間隔を広げてある。それ故、本形態では、導電パターン間の電界強度は、１５０Ｖ／ｍｍである。
【００５９】
このように、本発明の実施の形態２に係る電気光学装置１では、対になっているバンプ同士であっても電位差が大きなもの同士については離間させて、その間に中間の電位のバンプを配置し、かつ、隣接するバンプ間あるいは導電パターン間の最大電位差が大きなものについては間隔を広げてある。それ故、駆動用ＩＣ１３を異方性導電膜１４０で実装した後、高温雰囲気下で耐湿試験を行っても、異方性導電膜１４０から露出している部分で導電パターンに電食が発生するということがない。また、異方性導電膜１４０に含まれる異物などによって、バンプに電食あるいは短絡などの不具合が発生することもない。それ故、本形態によれば、電気光学装置１の信頼性を向上することができる。
【００６０】
［実施の形態３］
図６（Ａ）、（Ｂ）は、本発明の実施の形態３に係る電気光学装置に用いた駆動用ＩＣのバンプのレイアウトを示す説明図、およびこの駆動用ＩＣを第２の基板の導電パターン上に実装した状態を示す説明図である。なお、図６（Ａ）、（Ｂ）においても、バンプは、駆動用ＩＣの下面に形成されて、かつ、導電パターンの駆動用ＩＣ実装端子付近は駆動用ＩＣの下方に位置するが、位置関係などが分かりやすいように、バンプおよび導電パターンのいずれについても実線で表してある。また、本形態の電気光学装置は、基本的な構成が実施の形態１と同様であるため、本形態の特徴部分のみについて説明する。
【００６１】
図６（Ａ）、（Ｂ）に示すように、本形態の電気光学装置１においても、実施の形態１と同様、駆動用ＩＣ１３は電源回路を内蔵しており、その能動面側には、図２に示すＩＣ実装端子２７に電気的に接続して各画素への信号を出力する第１のバンプ群１３１と、ＩＣ実装端子２６に電気的に接続して可撓性基板２９に電気的に接続される電源系の第２のバンプ群１３２と、ＩＣ実装端子２６に電気的に接続して可撓性基板２９に電気的に接続される制御系の第３のバンプ群１３３を備えている。これらのバンプ群のうち、電源系の第２のバンプ群１３２では、他のバンプ群３１、３３と比較して、隣接するバンプ間に非常に高い電位差が発生する。そこで、本形態では、図６（Ａ）、（Ｂ）および表４を参照して説明する以下の電界強度低減構造を採用してある。
【００６２】
本形態においては、駆動用ＩＣ１３の第２のバンプ群１３２に含まれる各バンプを図面に向かって左側からバンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌとしたとき、各バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌと電位との関係は、表４に示すように、各バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌの順に、ＣＡＰ５Ｎ用、ＭＶ２用、ＣＡＰ４Ｎ用、ＣＡＰ３Ｎ用、ＣＡＰ２Ｎ用、ＣＡＰ４Ｐ用、ＣＡＰ３Ｐ用、ＣＡＰ２Ｐ用、ＧＮＤ用、ＶＤＤ用、ＣＡＰ５Ｐ用、Ｖ２用に設定してある。
【００６３】
【表４】
2005243913.tif 000006
【００６４】
ここで、ＭＶ２用のバンプ１３２ＢとＶ２用のバンプ１３２Ｌは、極性反転した各々の周期において液晶に最高電圧を印加するためのもので、印加される電位の最大電位差が最も大きな２つのバンプに相当する。本形態では、このような２つのバンプ１３２Ｂ、１３２Ｌについては離間させ、ＭＶ２用のバンプ１３２ＢとＶ２用のバンプ１３２Ｌとの間には、他のバンプとして、バンプ１３２Ｂ、１３２Ｌの間の電位が印加されるバンプ１３２Ｃ〜１３２Ｋを配置してある。また、ＣＡＰ５Ｎ用とＣＡＰ５Ｐ用、ＣＡＰ４Ｎ用とＣＡＰ４Ｐ用、ＣＡＰ３Ｎ用とＣＡＰ３Ｐ用、ＣＡＰ２Ｎ用とＣＡＰ２Ｐ用も、対になっているが、これら対をなすバンプについても最大電位差が大きいので離間させ、それらの間の電位が印加されるバンプを配置してある。しかも、バンプ１３２Ｂ〜１３２Ｌは、２つのバンプ１３２Ｂ、１３２Ｌを基準として、印加される電位順に配列されている。このため、バンプ間の最大電位差は、最高で１０．５Ｖと低い。しかも、最大電位差が０Ｖの３つのバンプ１３２Ｆ、Ｇ、Ｈが存在する。
【００６５】
また、本形態では、隣接するバンプ間の最大電位差が大きなバンプについては、隣接するバンプ間の最大電位差が小さなバンプ間よりも大きな間隔を形成してある。すなわち、隣接するバンプ同士に印加される電位の最大電位差が大きな第１のバンプ対と、隣接するバンプ同士で第１のバンプ対よりも印加される電位の最大電位差が小さな第２のバンプ対とにおいて、最大電位差が大きな第１のバンプ対同士の間隔は、最大電位差の小さな第２のバンプ対同士の間隔よりも広く設定してある。例えば、最大電位差が０Ｖあるいは３Ｖのバンプ間についてはバンプの間隔を０．０３ｍｍとし、最大電位差が９Ｖあるいは１０．５Ｖのバンプ間についてはバンプの間隔を０．１ｍｍとしてある。それ故、本形態では、バンプ間の電界強度は、１０５Ｖ／ｍｍ以下である。
【００６６】
また、第２の基板２０では、駆動用ＩＣ１３のバンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌに電気的に接続する導電パターン２４を各々、導電パターン２４Ａ、２４Ｂ、２４Ｃ・・２４Ｌとしたとき、これらの導電パターン２４Ａ、２４Ｂ、２４Ｃ・・２４Ｌの配列順序は、バンプ１３２Ａ、１３２Ｂ、１３２Ｃ・・１３２Ｌに対応している。従って、本形態では、２つの導電パターン２４Ｂ、２４Ｌについては離間させ、導電パターン２４Ｂと導電パターン２４Ｌとの間には、他の導電パターンとして、導電パターン２４Ｂ、２４Ｌの間の電位が印加される導電パターン２４Ｃ〜２４Ｋが配置されている。しかも、導電パターン２４Ｂ〜２４Ｌは、２つの導電パターン２４Ｂ、２４Ｌを基準として、印加される電位順に配列されている。このため、導電パターン間の最大電位差は、最高で１０．５Ｖと低い。
【００６７】
また、隣接する導電パターン同士の間隔については、最大電位差に対応して、０．０２ｍｍ〜０．０７ｍｍと変化させてある。すなわち、隣接する導電パターン同士に印加される電位の最大電位差が大きな第１の導電パターン対と、隣接する導電パターン同士で第１の導電パターン対よりも印加される電位の最大電位差が小さな第２の導電パターン対とにおいて、最大電位差が大きな第１の導電パターン対同士の間隔は、最大電位差の小さな第２の導電パターン対同士の間隔よりも広く設定されている。具体的には、最大電位差が３Ｖの導電パターン間については導電パターンの間隔を０．０２ｍｍとし、最大電位差が９Ｖの導電パターン間については導電パターンの間隔を０．０６ｍｍとし、最大電位差が１０．５Ｖの導電パターン間については導電パターンの間隔を０．０７としてあり、最大電位差が大きくなるほど、導電パターン同士の間隔を広げてある。それ故、本形態では、導電パターン間の電界強度は、最高で１５０Ｖ／ｍｍである。
【００６８】
また、最大電位差が０Ｖの３つのバンプ１３２Ｆ、Ｇ、Ｈに対応する導電パターン２４Ｆ、２４Ｇ、２４Ｈについては、導電パターン間隔を０ｍｍ、すなわち、導電パターン２４Ｆ、２４Ｇ、２４Ｈを１つの導電パターンでまとめてある。
【００６９】
このように、本発明の実施の形態３に係る電気光学装置１では、対になっているバンプ同士であっても電位差が大きなもの同士については離間させて、その間に中間の電位のバンプを配置し、かつ、隣接するバンプ間あるいは導電パターン間の最大電位差が大きなものについては間隔を広げてある。それ故、駆動用ＩＣ１３を異方性導電膜１４０で実装した後、高温雰囲気下で耐湿試験を行っても、異方性導電膜１４０から露出している部分で導電パターンに電食が発生するということがない。また、異方性導電膜１４０に含まれる異物などによって、バンプに電食あるいは短絡などの不具合が発生することもない。それ故、本形態によれば、電気光学装置１の信頼性を向上することができる。
【００７０】
さらに本形態では、バンプ１３２の位置を決定するにあたって、バンプ同士の対関係を無視して、最大電位差の大小を優先してバンプ１３２の位置を設定したため、バンプ間の最大電位差、および導電パターン間の最大電位差が１０．５Ｖとなる箇所は２箇所のみであり、２箇所のみにおいて間隔を広げればよい。また、導電パターン２４Ｆ、２４Ｇ、２４Ｈについては最大電位差が０Ｖであるため、導電パターン間隔を０ｍｍ、すなわち、導電パターン２４Ｆ、２４Ｇ、２４Ｈを１つの導電パターンでまとめてある。それ故、本形態によれば、駆動用ＩＣ１３上でのバンプ１３２のレイアウト、および第２の基板２０上における導電パターン２４のレイアウトが容易である。
【００７１】
［その他の実施の形態］
なお、本形態のように、駆動用ＩＣ１３が異方性導電膜１４０などの樹脂層を介して第２の基板２０に実装されている場合、導電パターン２４において、樹脂層から露出している部分では、樹脂層で被覆された領域に比較して、高温雰囲気下での耐湿試験などにおいて導電パターン２４間の電界強度に起因する電食などの不具合が発生しやすい。また、導電パターン２４において、駆動用ＩＣ１３から露出している部分では、駆動用ＩＣ１３で被覆された領域に比較して、高温雰囲気下での耐湿試験などにおいて導電パターン２４間の電界強度に起因する電食などの不具合が発生しやすい。従って、第２の基板２０の導電パターン全体に対して本発明に係る電界強度低減構造を採用できない場合には、実施の形態１のように、少なくとも、第２の基板２０上で異方性導電膜１４０や駆動用ＩＣ１３から露出している領域の導電パターン２４のみに対して、隣接する導電パターン２４間の最大電位差が大きな導電パターン間を広げるなどの電界強度低減構造を採用して、露出部分で起こりやすい電食を防止してもよい。
【００７２】
また、実施の形態２、３でも、実施の形態１と同様、導電パターン２４を斜めに延ばすことにより、第２の基板２０上で駆動用ＩＣ１３や異方性導電膜１４０から露出している領域では、駆動用ＩＣ１３や異方性導電膜１４０で被覆されている領域と比較して、隣接する導電パターン同士の間隔をさらに広げるなどの電界強度低減構造を採用して、露出部分で起こりやすい電食などをより確実に防止する構成を採用してもよい。
【００７３】
また、上記形態では、ＩＣをＣＯＧ実装する場合に本発明を適用した例を説明したが、図７に示すように、駆動用ＩＣ１３をＣＯＦ実装した可撓性基板２９（配線基板）を液晶パネル１′の第２の基板２０に実装する場合がある。このような場合おいても、駆動用ＩＣ１３のバンプ、および可撓性基板２９の導電パターンについては本発明を適用すればよい。
【００７４】
さらに、上記形態では、駆動用ＩＣ１３の実装に異方性導電膜１４０を用いた例を説明したが、その他の実装方法を採用した場合に本発明を適用してもよい。
【００７５】
［本発明を適用可能な電気光学装置の構成］
上記形態はいずれも、パッシブマトリクス型の液晶装置からなる電気光学装置に本発明を適用したが、図８ないし図１０を参照して以下に説明する各電気光学装置に対して本発明を適用してもよい。
【００７６】
図８は、画素スイッチング素子としてＴＦＤ素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図９は、画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図１０は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
【００７７】
図８に示すように、画素スイッチング素子として非線形素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置１ａでは、複数の配線としての走査線５１ａが行方向に形成され、複数のデータ線５２ａが列方向に形成されている。走査線５１ａとデータ線５２ａとの各交差点に対応する位置には画素５３ａが形成され、この画素５３ａでは、液晶層５４ａと、画素スイッチング用のＴＦＤ素子５６ａ（非線形素子）とが直列に接続されている。各走査線５１ａは走査線駆動回路５７ａによって駆動され、各データ線５２ａはデータ線駆動回路５８ａによって駆動される。
【００７８】
このように構成した電気光学装置１ａでも、基板上に駆動用ＩＣをＣＯＧ実装した構造、あるいは、駆動用ＩＣをＣＯＦ実装した可撓性基板を電気光学装置用基板に接続した構造が採用されるので、本発明を適用することが好ましい。
【００７９】
図９に示すように、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置１ｂでは、マトリクス状に形成された複数の画素の各々に、画素端子９ｂ、および画素端子９ｂを制御するための画素スイッチング用のＴＦＴ３０ｂが形成されており、画素信号を供給するデータ線６ｂが当該ＴＦＴ３０ｂのソースに電気的に接続されている。データ線６ｂに書き込む画素信号は、データ線駆動回路２ｂから供給される。また、ＴＦＴ３０ｂのゲートには走査線３１ｂが電気的に接続されており、所定のタイミングで、走査線３１ｂにパルス的に走査信号が走査線駆動回路３ｂから供給される。画素端子９ｂは、ＴＦＴ３０ｂのドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０ｂを一定期間だけそのオン状態とすることにより、データ線６ｂから供給される画素信号を各画素に所定のタイミングで書き込む。このようにして画素端子９ｂを介して液晶に書き込まれた所定レベルの画素信号は、対向基板に形成された対向電極との間で一定期間保持される。
【００８０】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素端子９ｂと対向電極との間に形成される液晶容量と並列に蓄積容量７０ｂ（キャパシタ）を付加することがある。この蓄積容量７０ｂによって、画素端子９ｂの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量７０ｂを形成する方法としては、容量を形成するための配線である容量線３２ｂとの間に形成する場合、あるいは前段の走査線３１ｂとの間に形成する場合もいずれであってもよい。
【００８１】
このように構成した電気光学装置１ｂでも、基板上に駆動用ＩＣをＣＯＧ実装した構造、あるいは、駆動用ＩＣをＣＯＦ実装した可撓性基板を電気光学装置用基板に接続した構造が採用されるので、本発明を適用することが好ましい。
【００８２】
図１０に示すように、電荷注入型有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型電気光学装置は、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００８３】
ここに示す電気光学装置１００ｐでは、複数の走査線３ｐと、この走査線３ｐの延設方向に対して交差する方向に延設された複数のデータ線６ｐと、これらのデータ線６ｐに並列する複数の共通給電線２３ｐと、データ線６ｐと走査線３ｐとの交差点に対応する画素１５ｐとが構成されている。データ線６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路１０１ｐが構成されている。走査線３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路１０４ｐが構成されている。
【００８４】
また、画素１５ｐの各々には、走査線３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ３１ｐと、この第１のＴＦＴ３１ｐを介してデータ線６ｐから供給される画像信号を保持する保持容量３３ｐと、この保持容量３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ３２ｐと、第２のＴＦＴ３２ｐを介して共通給電線２３ｐに電気的に接続したときに共通給電線２３ｐから駆動電流が流れ込む発光素子４０ｐとが構成されている。
【００８５】
ここで、発光素子４０ｐは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極２０ｐは、データ線６ｐなどを跨いで複数の画素１５ｐにわたって形成されている。
【００８６】
このように構成した電気光学装置１ｐにおいても、基板上に駆動用ＩＣをＣＯＧ実装した構造、あるいは、駆動用ＩＣをＣＯＦ実装した可撓性基板を電気光学装置用基板に接続した構造が採用されるので、本発明を適用することが好ましい。
【００８７】
また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置などの各種の電気光学装置に適用できる。
【図面の簡単な説明】
【００８８】
【図１】本発明を適用した電気光学装置の斜視図である。
【図２】本発明を適用した電気光学装置の分解斜視図である。
【図３】図１のＩ−Ｉ′線で電気光学装置を切断したときのＩ側端部の断面図である。
【図４】（Ａ）、（Ｂ）は、本発明の実施の形態１に係る電気光学装置に用いた駆動用ＩＣのバンプのレイアウトを示す説明図、およびこの駆動用ＩＣを第２の基板の導電パターン上に実装した状態を示す説明図である。
【図５】（Ａ）、（Ｂ）は、本発明の実施の形態２に係る電気光学装置に用いた駆動用ＩＣのバンプのレイアウトを示す説明図、およびこの駆動用ＩＣを第２の基板の導電パターン上に実装した状態を示す説明図である。
【図６】（Ａ）、（Ｂ）は、本発明の実施の形態３に係る電気光学装置に用いた駆動用ＩＣのバンプのレイアウトを示す説明図、およびこの駆動用ＩＣを第２の基板の導電パターン上に実装した状態を示す説明図である。
【図７】本発明の別の実施の形態に係る電気光学装置の説明図である。
【図８】画素スイッチング素子として非線形素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図９】画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図１０】電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。
【図１１】従来の電気光学装置の斜視図である。
【図１２】（Ａ）、（Ｂ）は、従来の電気光学装置に用いた駆動用ＩＣのバンプのレイアウトを示す説明図、およびこの駆動用ＩＣを第２の基板の導電パターン上に実装した状態を示す説明図である。
【符号の説明】
【００８９】
１  電気光学装置、１′  液晶パネル（実装構造体）、１０  第１の基板、１３  駆動用ＩＣ（半導体装置）、２０  第２の基板（電気光学装置用基板）、２４  導電パターン、２９  可撓性基板、１３１  第１のバンプ群、１３２  第２のバンプ群、１４０  異方性導電膜
【図１】
2005243913.tif 000007
【図２】
2005243913.tif 000008
【図３】
2005243913.tif 000009
【図４】
2005243913.tif 000010
【図５】
2005243913.tif 000011
【図６】
2005243913.tif 000012
【図７】
2005243913.tif 000013
【図８】
2005243913.tif 000014
【図９】
2005243913.tif 000015
【図１０】
2005243913.tif 000016
【図１１】
2005243913.tif 000017
【図１２】
2005243913.tif 000018