(57)【要約】【課題】  配線の表面に１μｍを超す凹凸を形成することなく層間絶縁層と配線の接着強度が確保でき、高速電気信号を効率よく伝送可能で、微細な配線間のイオンマイグレーションを防止し、信頼性の高い多層配線基板、半導体チップ搭載基板と半導体パッケージ、及びそれらの製造方法を提供する。【解決手段】  コア基板１００の片面または両面に、層間絶縁層１０４と配線（１０６ａ、ｂ、ｃ）が複数層形成された多層配線基板であって、少なくとも前記配線の表面の一部は、表面粗さがＲａで０．０１〜０．４μｍであり、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜が形成されている多層配線基板。【選択図】  図１
2005086071.tif 000002
【特許請求の範囲】
【請求項１】
コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、少なくとも前記配線の表面の一部は、表面粗さがＲａで０．０１〜０．４μｍであり、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜が形成されていることを特徴とする多層配線基板。
【請求項２】
前記表面粗さは、酸性溶液あるいはアルカリ性溶液による処理で形成されたことを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記表面粗さは、酸化・還元処理で形成されたことを特徴とする請求項１に記載の多層配線基板。
【請求項４】
前記腐食抑制剤は、硫黄含有有機化合物または窒素含有有機化合物を少なくとも１種以上含んでいることを特徴とする請求項１ないし請求項３のいずれかに記載の多層配線基板。
【請求項５】
前記層間絶縁層は、熱硬化性の有機絶縁材料が主成分であることを特徴とする請求項１ないし請求項４のいずれかに記載の多層配線基板。
【請求項６】
請求項１ないし請求項５のいずれかに記載の多層配線基板であって、前記多層配線基板の一方の表面には半導体チップ接続端子が、他方の表面には外部接続端子が形成されていることを特徴とする半導体チップ搭載基板。
【請求項７】
コア基板の片面または両面に、層間絶縁層を形成する工程と配線を形成する工程を有する多層配線基板の製造方法であって、少なくとも前記配線の表面の一部に、Ｒａで０．０１〜０．４μｍの表面粗さを形成する工程と、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜を形成する工程を有することを特徴とする多層配線基板の製造方法。
【請求項８】
前記表面粗さを形成する工程が、酸性溶液あるいはアルカリ性溶液による処理で形成される工程であることを特徴とする請求項７に記載の多層配線基板の製造方法。
【請求項９】
前記表面粗さを形成する工程が、酸化・還元処理により形成される工程であることを特徴とする請求項７に記載の多層配線基板の製造方法。
【請求項１０】
前記絶縁膜を形成する工程が、硫黄含有有機化合物または窒素含有有機化合物を少なくとも１種以上含む腐食抑制剤溶液で処理する工程であることを特徴とする請求項７ないし請求項９のいずれかに記載の多層配線基板の製造方法。
【請求項１１】
前記層間絶縁層を形成する工程は、熱硬化性の有機絶縁材料を主成分とする材料を用いる工程であることを特徴とする請求項７ないし請求項１０のいずれかに記載の多層配線基板の製造方法。
【請求項１２】
請求項７ないし請求項１１のいずれかに記載の多層配線基板の製造方法であって、前記多層配線基板の一方の表面に半導体チップ接続端子を形成する工程と、他方の面に外部接続端子を形成する工程をさらに有することを特徴とする半導体チップ搭載基板の製造方法。
【請求項１３】
請求項６に記載の半導体チップ搭載基板、または、請求項１２に記載の半導体チップ搭載基板の製造方法で製造された半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップを封止する樹脂から構成される半導体パッケージ。
【請求項１４】
請求項１２に記載の半導体チップ搭載基板の製造方法により半導体チップ搭載基板を製造する工程、前記半導体チップ搭載基板に半導体チップを搭載する工程、前記半導体チップを樹脂で封止する工程を有することを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法に関する。
【背景技術】
【０００２】
近年の情報化社会の発展は目覚しく、民生機器ではパソコン、携帯電話などの小型化、軽量化、高性能化、高機能化が進められ、産業用機器としては無線基地局、光通信装置、サーバ、ルータなどのネットワーク関連機器など、大型、小型を問わず、同じように機能の向上が求められている。また、情報伝達量の増加に伴い、年々扱う信号の高周波化が進む傾向にあり、高速処理および高速伝送技術の開発が進められている。実装関係についてみると、ＣＰＵ、ＤＳＰや各種のメモリなどのＬＳＩの高速化、高機能化と共に、新たな高密度実装技術としてシステムオンチップ(ＳｏＣ)、システムインパッケージ(ＳｉＰ)などの開発が盛んに行われている。このために、半導体チップ搭載基板やマザーボードも、高周波化、高密度配線化、高機能化に対応するために、ビルドアップ方式の多層配線基板が使用されるようになってきた。
【０００３】
ビルドアップ方式の多層配線基板は、層間絶縁層形成工程と配線形成工程を相互に繰り返して製造される。この製造方法では、層間絶縁層と配線間の接着強度と、微細な配線間の絶縁信頼性を確保することが重要である。これらを満足するため、従来の方法として、下記に示した方法が行われてきた。
【０００４】
つまり、配線表面にミクロンオーダーの粗化形状を付与し、アンカー効果によって配線と絶縁樹脂との接着力を得る方法である。配線が銅である場合は、例えば無機酸および銅の酸化剤からなる主剤と、少なくとも一種のアゾール類および少なくとも一種のエッチング抑制剤からなる助剤とを含む水溶液を用いて銅表面にミクロンオーダーの粗化形状を付与する方法(特開２０００−２８２２６５号公報)、マイクロエッチングによって高さが１．５〜５．０μｍの範囲の連続的な凹凸を形成した後、クロメート処理とカップリング剤処理を施す方法(特開平９−２４６７２０号公報)などがある。
【０００５】
【特許文献１】特開２０００−２８２２６５号公報
【０００６】
【特許文献２】特開平９−２４６７２０号公報
【０００７】
また、微細配線の形成においても、エッチングにより配線を形成するサブトラクト法で、歩留り良く形成できる配線は、配線幅／配線間隔（以下、Ｌ／Ｓという。）＝５０μｍ／５０μｍが限度である。更に微細なＬ／Ｓ＝３５μｍ／３５μｍ程度の配線形成では、表面に比較的薄いめっき層を形成しておき、その上にめっきレジストを形成して、電気めっきで配線を必要な厚さに形成し、めっきレジストを剥離後に、比較的薄いめっき層をソフトエッチングで除去するというセミアディティブ法が使用され始めている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述の層間絶縁層と配線の接着強度を向上させる従来技術は、配線表面に１μｍを超す凹凸を形成し、アンカー効果によって接着強度を確保していた。しかし、このように表面が１μｍを超す凹凸形状の配線に高速の電気信号を流すと、表皮効果により電気信号は配線の表面付近に集中して流れるようになるため、伝送損失が大きくなるという問題がある。また、更に微細なＬ／Ｓ＝２５μｍ／２５μｍ未満の配線になると、従来の方法で配線表面の粗化を行った場合、配線が細くなったり、配線幅のばらつきが大きくなったりするという問題がある。
【０００９】
本発明の目的は、上記従来技術の問題点を改善するためになされたものであり、配線の表面に１μｍを超す凹凸を形成することなく層間絶縁層と配線の接着強度が確保でき、高速電気信号を効率よく伝送可能な多層配線基板（マザーボード、半導体チップ搭載基板）と半導体パッケージ、及びそれらの製造方法を提供することである。
【００１０】
また、本発明の他の目的は、微細な配線間のイオンマイグレーションを防止し、信頼性の高い多層配線基板、半導体チップ搭載基板と半導体パッケージ、及びそれらの製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、表面粗さがＲａで０．０１〜０．４μｍである凹凸を配線表面に形成し、さらにその配線表面上に、カップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜を形成することを基本とし、次のように構成される。
（１）コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、少なくとも前記配線の表面の一部は、表面粗さがＲａで０．０１〜０．４μｍであり、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜が形成されていることを特徴とする多層配線基板。
（２）前記表面粗さは、酸性溶液あるいはアルカリ性溶液による処理で形成されたことを特徴とする上記（１）に記載の多層配線基板。
（３）前記表面粗さは、酸化・還元処理で形成されたことを特徴とする上記（１）に記載の多層配線基板。
（４）前記腐食抑制剤は、硫黄含有有機化合物または窒素含有有機化合物を少なくとも１種以上含んでいることを特徴とする上記（１）ないし上記（３）のいずれかに記載の多層配線基板。
（５）前記層間絶縁層は、熱硬化性の有機絶縁材料が主成分であることを特徴とする上記（１）ないし上記（４）のいずれかに記載の多層配線基板。
（６）上記（１）ないし上記（５）のいずれかに記載の多層配線基板であって、前記多層配線基板の一方の表面には半導体チップ接続端子が、他方の表面には外部接続端子が形成されていることを特徴とする半導体チップ搭載基板。
（７）コア基板の片面または両面に、層間絶縁層を形成する工程と配線を形成する工程を有する多層配線基板の製造方法であって、少なくとも前記配線の表面の一部に、Ｒａで０．０１〜０．４μｍの表面粗さを形成する工程と、かつ、その表面上にカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜を形成する工程を有することを特徴とする多層配線基板の製造方法。
（８）前記表面粗さを形成する工程が、酸性溶液あるいはアルカリ性溶液による処理で形成される工程であることを特徴とする上記（７）に記載の多層配線基板の製造方法。
（９）前記表面粗さを形成する工程が、酸化・還元処理により形成される工程であることを特徴とする上記（７）に記載の多層配線基板の製造方法。
（１０）前記絶縁膜を形成する工程が、硫黄含有有機化合物または窒素含有有機化合物を少なくとも１種以上含む腐食抑制剤溶液で処理する工程であることを特徴とする上記（７）ないし上記（９）のいずれかに記載の多層配線基板の製造方法。
（１１）前記層間絶縁層を形成する工程は、熱硬化性の有機絶縁材料を主成分とする材料を用いる工程であることを特徴とする上記（７）ないし上記（１０）のいずれかに記載の多層配線基板の製造方法。
（１２）上記（７）ないし上記（１１）のいずれかに記載の多層配線基板の製造方法であって、前記多層配線基板の一方の表面に半導体チップ接続端子を形成する工程と、他方の面に外部接続端子を形成する工程をさらに有することを特徴とする半導体チップ搭載基板の製造方法。
（１３）上記（６）に記載の半導体チップ搭載基板、または上記（１２）に記載の半導体チップ搭載基板の製造方法で製造された半導体チップ搭載基板と、前記半導体チップ搭載基板に搭載された半導体チップと、前記半導体チップを封止する樹脂から構成される半導体パッケージ。
（１４）上記（１２）に記載の半導体チップ搭載基板の製造方法により半導体チップ搭載基板を製造する工程、前記半導体チップ搭載基板に半導体チップを搭載する工程、前記半導体チップを樹脂で封止する工程を有することを特徴とする半導体パッケージの製造方法。
【発明の効果】
【００１２】
配線の表面に１μｍを超す凹凸を形成することなく層間絶縁層と配線の接着強度が確保でき、高速電気信号を効率よく伝送可能な多層配線基板（マザーボード、半導体チップ搭載基板）と半導体パッケージ、及びそれらの製造方法を提供でき、微細な配線間のイオンマイグレーションを防止し、信頼性の高い多層配線基板、半導体チップ搭載基板と半導体パッケージ、及びそれらの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を用いて本発明の実施の形態を説明する。ここでは、半導体チップ搭載基板について説明するが、配線表面処理方法や層間絶縁層（ビルドアップ層）形成方法等は多層配線基板でも同様に行うことができる。
【００１４】
（表面粗さ）
本発明において、Ｒａは、平均粗さであり、触針式表面粗さ計などを用い測定することが可能である（ＪＩＳ  Ｃ  ６４８１参照）。
コア基板の片面または両面に、層間絶縁層と配線が複数層形成された多層配線基板であって、少なくとも前記配線の表面の一部は、表面粗さがＲａで０．０１〜０．４μｍであることが高速電気信号の伝達特性の面から必要で、更に０．０１〜０．３μｍであることが好ましい。０．４μｍを超えると形成する配線の幅変動が大きく、また、高速電気信号の減衰が大きくなる。０．０１μｍ未満では、ピール強度が十分に得られなくなるという傾向がある。なお、コア基板及びビルドアップ層の表面のＲａは、触針式表面粗さ計などを用い測定することが可能である。
【００１５】
（酸性溶液）
当該発明に用いる酸性溶液としては、塩酸、硫酸、硝酸、リン酸、酢酸、蟻酸、塩化第二銅、硫酸第二鉄などの鉄化合物、アルカリ金属塩化物、過硫酸アンモニウムなどから選ばれる化合物、またはこれらを組み合わせた水溶液、または、クロム酸、クロム酸-硫酸、クロム酸-フッ酸、重クロム酸、重クロム酸-ホウフッ酸などの酸性の６価クロムを含む水溶液で処理してもよい。これらの処理液の濃度および処理時間については、表面粗さがＲａで０．０１〜０．４μｍとなるように適宜条件を選択して用いることが好ましい。
【００１６】
（アルカリ性溶液）
当該発明に用いるアルカリ性溶液としては、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、等のアルカリ金属やアルカリ土類金属の水酸化物溶液が使用でき、また、これらの溶液は、有機酸、キレート剤等を加えて用いることも可能である。これらの処理液の濃度および処理時間については、表面粗さがＲａで０．０１〜０．４μｍとなるように適宜条件を選択して用いることが好ましい。
【００１７】
（酸化剤または還元剤を有する処理液）
本発明で用いる酸化・還元処理で形成される表面粗さは、配線として例えば、銅を用いる場合は、酸化剤を含む水溶液に銅配線を浸漬し、銅表面に酸化銅皮膜を形成し、次いで、還元処理により酸化銅皮膜を還元し、銅配線表面に微細な凹凸形状を形成しても良い。その場合、前記酸性またはアルカリ性溶液を用いて処理を行った後に、組み合わせて処理を行うことが可能であり、表面粗さがＲａで０．０１〜０．４μｍとなるように処理をすればよい。前記酸化剤を含む水溶液としては、亜塩素酸ナトリウムなどの酸化剤が使用でき、更にＯＨ陰イオン源およびリン酸三ナトリウムなどの緩衝剤を含むものが好ましい。また、還元処理を行う水溶液としては、ｐＨ９．０から１３．５に調整したアルカリ性溶液中にホルムアルデヒド、パラホルムアルデヒド、芳香族アルデヒド化合物を添加した水溶液、または次亜リン酸および次亜リン酸塩などを含んだ水溶液が使用できる。
また、これらの処理の前処理として、溶剤、酸性水溶液またはアルカリ性水溶液を用いて配線表面の清浄化を行う脱脂処理を行うことが好ましい。脱脂処理は、アルカリ性および酸性の水溶液を用いればよく、特に限定はしないが、前記の酸性水溶液またはアルカリ性水溶液であることが好ましい。さらに１〜５Ｎの硫酸水溶液で配線表面を洗浄することが好ましい。前処理として、脱脂処理及び硫酸洗浄は適宜組み合わせて行っても良い。
【００１８】
（カップリング剤）
更に、前記の酸溶液またはアルカリ溶液による処理、または、酸化剤または還元剤を有する処理液により配線表面を表面粗さがＲａで０．０１〜０．４μｍとなるように処理した後、カップリング剤を含む溶液を用いて処理を行うことが可能である。前記カップリング剤の含有量は、溶液全体に対して、０．０１重量％〜５重量％が好ましく、０．１重量％〜１．０重量％がさらに好ましい。カップリング剤の併用により、配線と層間絶縁層（ビルドアップ層）との密着強度が向上できる。使用するカップリング剤はシラン系カップリング剤、アルミニウム系カップリング剤、チタン系カップリング剤が挙げられ、中でもシラン系カップリング剤が好ましく、例えば、シラン系カップリング剤は、エポキシ基、アミノ基、メルカプト基、イミダゾール基、ビニル基、またはメタクリル基等の官能基を分子中に有し、これらのシラン系カップリング剤の少なくとも１種もしくは２種以上の混合物を含有する溶液を使用することができる。シラン系カップリング剤溶液の調整に使用される溶媒は、水或いはアルコール、ケトン類等を用いることが可能である。また、カップリング剤の加水分解を促進するために、少量の酢酸や塩酸等の酸を添加することもできる。カップリング剤による処理は、調整したカップリング剤溶液に浸漬、スプレー噴霧、塗布等の方法により処理を行うことができる。前記のシラン系カップリング剤で処理した基板は、自然乾燥、加熱乾燥、または真空乾燥により乾燥を行うが、使用するカップリング剤の種類によって、乾燥前に水洗または超音波洗浄を行うことも可能である。
【００１９】
（腐食抑制剤）
本発明で用いる腐食抑制剤としては、配線表面の酸化を抑制する効果のあるものであり、配線が銅である場合に好ましい腐食抑制剤としては、メルカプト基、スルフィド基、又はジスルフィド基のような硫黄原子を含有する化合物もしくは、分子内に−Ｎ＝またはＮ＝Ｎまたは−ＮＨ２を含む窒素含有有機化合物を少なくとも１種以上含む化合物であり、前記の酸性溶液またはアルカリ性溶液またはカップリング剤溶液に加えて用いることも可能である。カップリング剤を含む溶液による処理の前または後に、別工程で、腐食抑制剤を含む溶液を用いて処理を行うことも可能である。
【００２０】
（メルカプト基、スルフィド基、又はジスルフィド基のような硫黄原子を含有する化合物）
メルカプト基、スルフィド基、又はジスルフィド基のような硫黄原子を含有する化合物としては、脂肪族チオール(ＨＳ-(ＣＨ2)n-Ｒ(但し、式中、ｎは１から２３までの整数、Ｒは一価の有機基、水素基またはハロゲン原子を表す)で表される構造を有し、Ｒはアミノ基、アミド基、カルボキシル基、カルボニル基、ヒドロキシル基のいずれかであることが好ましいが、これに限定したものではなく、炭素数１〜１８のアルキル基、炭素数1〜８のアルコキシ基、アシルオキシ基、ハロアルキル基、ハロゲン原子、水素基、チオアルキル基、チオール基、置換されていても良いフェニル基、ビフェニル基、ナフチル基、複素環などが挙げられる。Ｒ中のアミノ基、アミド基、カルボキシル基、ヒドロキシル基は、１個でも問題ないが、１個以上であることが好ましく、他に上記のアルキル基等の置換基を有していても良い。式中、ｎが１から２３までの整数で示される化合物を用いることが好ましく、さらに、nが４から１５までの整数で示される化合物がより好ましく、またさらに６から１２までの整数で示される化合物であることが特に好ましい)、チアゾール誘導体(チアゾール、2-アミノチアゾール、2-アミノチアゾール-4-カルボン酸、アミノチオフェン、ベンゾチアゾール、2-メルカプトベンゾチアゾール、2-アミノベンゾチアゾール、2-アミノ-4-メチルベンゾチアゾール、2-ベンゾチアゾロール、2,3-ジヒドロイミダゾ〔2,1-b〕ベンゾチアゾール-6-アミン、2-(2-アミノチアゾール-4-イル)-2-ヒドロキシイミノ酢酸エチル、2-メチルベンゾチアゾール、2-フェニルベンゾチアゾール、2-アミノ-4-メチルチアゾール等)、チアジアゾール誘導体(1,2,3-チアジアゾール、1,2,4-チアジアゾール、1,2,5-チアジアゾール、1,3,4-チアジアゾール、2-アミノ-5-エチル-1,3,4-チアジアゾール、5-アミノ-1,3,4-チアジアゾール-2-チオール、2,5-メルカプト-1,3,4-チアジアゾール、3-メチルメルカプト-5-メルカプト-1,2,4-チアジアゾール、2-アミノ-1,3,4-チアジアゾール、2-(エチルアミノ)-1,3,4-チアジアゾール、2-アミノ-5-エチルチオ-1,3,4-チアジアゾール等)、メルカプト安息香酸、メルカプトナフトール、メルカプトフェノール、4-メルカプトビフェニル、メルカプト酢酸、メルカプトコハク酸、3-メルカプトプロピオン酸、チオウラシル、3-チオウラゾール、2-チオウラミル、4-チオウラミル、2-メルカプトキノリン、チオギ酸、1-チオクマリン、チオクモチアゾン、チオクレゾール、チオサリチル酸、チオチアヌル酸、チオナフトール、チオトレン、チオナフテン、チオナフテンカルボン酸、チオナフテンキノン、チオバルビツル酸、チオヒドロキノン、チオフェノール、チオフェン、チオフタリド、チオフテン、チオールチオン炭酸、チオルチドン、チオールヒスチジン、3-カルボキシプロピルジスルフィド、2-ヒドロキシエチルジスルフィド、2-アミノプロピオン酸、ジチオジグリコール酸、D-システイン、ジ-t-ブチルジスルフィド、チオシアン、チオシアン酸等があげられる。
【００２１】
(分子内に−Ｎ＝またはＮ＝Ｎまたは−ＮＨ２を含む窒素含有有機化合物を少なくとも１種以上含む化合物)
分子内に−Ｎ＝またはＮ＝Ｎまたは−ＮＨ２を含む窒素含有有機化合物を少なくとも１種以上含む好ましい化合物としては、トリアゾール誘導体(1H-1,2,3-トリアゾール、2H-1,2,3-トリアゾール、1H-1,2,4-トリアゾール、4H-1,2,4-トリアゾール、ベンゾトリアゾール、1-アミノベンゾトリアゾール、3-アミノ-5-メルカプト-1,2,4-トリアゾール、3-アミノ-1H-1,2,4-トリアゾール、3,5-ジアミノ-1,2,4-トリアゾール、3-オキシ-1,2,4-トリアゾール、アミノウラゾール等)、テトラゾール誘導体(テトラゾリル、テトラゾリルヒドラジン、1H-1,2,3,4-テトラゾール、2H-1,2,3,4-テトラゾール、5-アミノ-1H-テトラゾール、1-エチル-1,4-ジヒドロキシ5H-テトラゾール-5-オン、5-メルカプト-1-メチルテトラゾール、テトラゾールメルカプタン等)、オキサゾール誘導体(オキサゾール、オキサゾリル、オキサゾリン、ベンゾオキサゾール、3-アミノ-5-メチルイソオキサゾール、2-メルカプトベンゾオキサゾール、2-アミノオキサゾリン、2-アミノベンゾオキサゾール等)、オキサジアゾール誘導体(1,2,3-オキサジアゾール、1,2,4-オキサジアゾール、1,2,5-オキサジアゾール、1,3,4-オキサジアゾール、1,2,4-オキサジアゾロン-5、1,3,4-オキサジアゾロン-5等)、オキサトリアゾール誘導体(1,2,3,4-オキサトリアゾール、1,2,3,5-オキサトリアゾール等)、プリン誘導体(プリン、2-アミノ-6-ヒドロキシ-8-メルカプトプリン、2-アミノ-6-メチルメルカプトプリン、2-メルカプトアデニン、メルカプトヒポキサンチン、メルカプトプリン、尿酸、グアニン、アデニン、キサンチン、テオフィリン、テオブロミン、カフェイン等)、イミダゾール誘導体(イミダゾール、ベンゾイミダゾール、2-メルカプトベンゾイミダゾール、4-アミノ-5-イミダゾールカルボン酸アミド、ヒスチジン等)、インダゾール誘導体(インダゾール、3-インダゾロン、インダゾロール等)、ピリジン誘導体(2-メルカプトピリジン、アミノピリジン等)、ピリミジン誘導体(2-メルカプトピリミジン、2-アミノピリミジン、4-アミノピリミジン、2-アミノ-4,6-ジヒドロキシピリミジン、4-アミノ-6-ヒドロキシ-2-メルカプトピリミジン、2-アミノー4-ヒドロキシ-6-メチルピリミジン、4-アミノ-6-ヒドロキシ-2-メチルピリミジン、4-アミノ-6-ヒドロキシピラゾロ[3,4-d]ピリミジン、4-アミノ-6-メルカプトピラゾロ[3,4-d]ピリミジン、2-ヒドロキシピリミジン、4-メルカプト-1H-ピラゾロ[3,4-d]ピリミジン、4-アミノ-2,6-ジヒドロキシピリミジン、2,4-ジアミノ-6-ヒドロキシピリミジン、2,4,6-トリアミノピリミジン等)、チオ尿素誘導体(チオ尿素、エチレンチオ尿素、2-チオバルビツール酸等)、アミノ酸(グリシン、アラニン、トリプトファン、プロリン、オキシプロリン等)、1,3,4-チオオキサジアゾロン-5、チオクマゾン、2-チオクマリン、チオサッカリン、チオヒダントイン、チオピリン、γ-チオピリン、グアナジン、グアナゾール、グアナミン、オキサジン、オキサジアジン、メラミン、2,4,6-トリアミノフェノール、トリアミノベンゼン、アミノインドール、アミノキノリン、アミノチオフェノール、アミノピラゾール等があげられる。
【００２２】
（腐食抑制剤の溶液）
本発明で使用する腐食抑制剤を含む溶液の調整には、水および有機溶媒を使用することができる。有機溶媒の種類は、特に限定はしないが、メタノール、エタノール、n-プロピルアルコール、n-ブチルアルコールなどのアルコール類、ジ-n-プロピルエーテル、ジ-n-ブチルエーテル、ジアリルエーテルなどのエーテル類、ヘキサン、ヘプタン、オクタン、ノナンなどの脂肪族炭化水素、ベンゼン、トルエン、フェノールなどの芳香族炭化水素などを用いることができ、これらの溶媒を１種類ないし２種類以上組み合わせて用いることもできる。
【００２３】
（腐食抑制剤溶液の濃度および処理時間）
本発明で用いる腐食抑制剤溶液の濃度は、０．１〜５０００ｐｐｍの濃度の範囲が好ましい。さらに、０．５〜３０００ｐｐｍの範囲がより好ましく、また、さらに１〜１０００ｐｐｍの範囲であることが特に好ましい。腐食抑制剤の濃度が０．１ｐｐｍ未満では、マイグレーション抑制効果が十分でなく、また配線と絶縁樹脂との十分な密着強度を得ることもできない。腐食抑制剤の濃度が５０００ｐｐｍを超えると、マイグレーション抑制効果は得られるが、配線と絶縁樹脂との十分な密着強度を得ることができない。配線表面を、腐食抑制剤を含んだ溶液により処理を行う時間については特に限定はせず、腐食抑制剤の種類および濃度に応じて適宜変化させることが好ましい。
【００２４】
（絶縁膜の厚み）
本発明のカップリング剤または腐食抑制剤を少なくとも一種以上含む絶縁膜の厚みは、０．５ｎｍ〜５０ｎｍの厚みの範囲が好ましい。さらに、０．５〜２０ｎｍの範囲がより好ましく、またさらに単分子膜であることが特に好ましい。
【００２５】
（配線表面の金属コート）
配線表面に表面粗さがＲａで０．３μｍ以下の形状を形成した後、膜厚が５ｎｍ以上、０．４μｍ以下である、配線と同種類もしくは異種金属を、連続的もしくは離散的に前記配線表面にコーティングし、表面粗さがＲａで０．０１〜０．４μｍの形状を形成し、さらに前記同種類もしくは異種金属をコーティングした配線表面上に、カップリング剤もしくは腐食抑制剤を少なくとも一種以上含む絶縁膜を形成することが可能である。前記同種類もしくは異種金属としては、銅、ニッケル、亜鉛、クロム、金、銀、パラジウム、モリブデン、チタン、タングステン、錫、鉛、アルミニウム、鉄、インジウム、コバルト、タリウム、ビスマス、ルテニウム、ロジウム、ガリウム、ゲルマニウム等があげられ、これらを少なくとも一種類以上含む金属もしくは合金からなるものであってよい。前記同種類もしくは異種金属を配線表面にコーティングする方法としては、それらの金属を含んだ溶液に浸漬する方法、それらの金属を含んだ溶液をスプレー噴霧、塗布する等の方法がある。また、必要な部分だけ金属をスパッタリングや真空蒸着することによってコーティングすることも可能である。
【００２６】
（配線の断面積）
配線表面に表面粗さがＲａで０．０１〜０．４μｍとなる処理を施す場合、処理前の配線断面積（Ｓ）と処理後の断面積(Ｓ´)では、Ｓ´＜Ｓとなるが、配線の断面積の減少は少ない方が好ましい。したがって、処理前後の配線断面積比(=Ｓ´／Ｓ)は、０．５以上であることが好ましく、０．７以上であることがより好ましい。
【００２７】
（半導体チップ搭載基板）
図１及び図８に、本発明の半導体チップ搭載基板の一実施例（片面ビルドアップ層２層）の断面模式図を示した。ここでは、ビルドアップ層を片面にのみ形成した実施形態で説明するが、必要に応じて図８に示すようにビルドアップ層は両面に形成しても良い。
【００２８】
本発明の半導体チップ搭載基板は、図１に示すように、半導体チップが搭載される側の絶縁層であるコア基板１００上に、半導体チップ接続端子及び第１の層間接続端子１０１を含む第1の配線１０６ａが形成される。コア基板の他方の側には、第２の層間接続端子１０３を含む第２の配線１０６ｂが形成され、第１の層間接続端子と第２の層間接続端子は、コア基板の第１の層間接続用ＩＶＨ（インタースティシャルバイアホール）１０２を介して電気的に接続される。コア基板の第２の配線側には、ビルドアップ層１０４が形成され、ビルドアップ層上には第３の層間接続端子を含む第３の配線１０６ｃが形成され、第２の層間接続端子と第３の層間接続端子は、第２の層間接続用ＩＶＨ１０８を介して電気的に接続される。
【００２９】
ビルドアップ層が複数形成される場合は、同様の構造を積層し、最外層のビルドアップ層上には、マザーボードと接続される外部接続端子１０７が形成される。配線の形状や各々の接続端子の配置等は特に制限されず、搭載する半導体チップや目的とする半導体パッケージを製造するために、適宜設計可能である。また、半導体チップ接続端子と第１の層間接続端子等を共用することも可能である。更に、最外層のビルドアップ層上には、必要に応じてソルダレジスト等の絶縁被覆１０９を設けることもできる。
【００３０】
（コア基板）
コア基板の材質は特に問わないが、有機基材、セラミック基材、シリコン基材、ガラス基材などが使用できる。熱膨張係数や絶縁性を考慮すると、セラミックや、ガラスを用いることが好ましい。ガラスのうち非感光性ガラスとしては、ソーダ石灰ガラス（成分例：ＳｉＯ２ ６５〜７５ｗｔ％、Ａｌ２Ｏ３ ０．５〜４ｗｔ％、ＣａＯ ５〜１５ｗｔ％、ＭｇＯ ０．５〜４ｗｔ％、Ｎａ２Ｏ １０〜２０ｗｔ％）、ホウ珪酸ガラス（成分例：ＳｉＯ２ ６５〜８０ｗｔ％、Ｂ２Ｏ３ ５〜２５ｗｔ％、Ａｌ２Ｏ３ １〜５ｗｔ％、ＣａＯ ５〜８ｗｔ％、ＭｇＯ ０．５〜２ｗｔ％、Ｎａ２Ｏ ６〜１４ｗｔ％、Ｋ２Ｏ １〜６ｗｔ％）等が挙げられる。また、感光性ガラスとしてはＬｉ２Ｏ−ＳｉＯ２系結晶化ガラスに感光剤として金イオン及び銀イオンを含むものが挙げられる。
【００３１】
有機基板としては、ガラス布に樹脂を含浸させた材料を積層した基板や樹脂フィルムが使用できる。使用する樹脂としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキッド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。
【００３２】
これらの樹脂には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。
【００３３】
コア基板の厚さは１００〜８００μｍの範囲であるのが、ＩＶＨ形成性の点で好ましく、更に１５０〜５００μｍの範囲であるのがより好ましい。
【００３４】
（ビルドアップ層）
層間絶縁層（ビルドアップ層）１０４は、絶縁材料からなり、絶縁材料としては、熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できる。またビルドアップ層（層間絶縁層）は熱硬化性の有機絶縁材料を主成分とするのが好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキッド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス（２−ヒドロキシエチル）イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、３量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等を用いることができる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。
【００３５】
絶縁材料には充填材を添加しても良い。充填材としては、シリカ、タルク、水酸化アルミニウム、ホウ酸アルミニウム、窒化アルミニウム、アルミナ等が挙げられる。
【００３６】
（熱膨張係数）
半導体チップの熱膨張係数とコア基板の熱膨張係数とが近似していて、かつコア基板の熱膨張係数とビルドアップ層の熱膨張係数とが近似していることが好ましいが、これに限定したものではない。さらに、半導体チップ、コア基板、ビルドアップ層の各々の熱膨張係数をα１、α２、α３（ｐｐｍ／℃）としたとき、α１≦α２≦α３であることがより好ましい。
【００３７】
具体的には、コア基板の熱膨張係数α２は、７〜１３ｐｐｍ／℃が好ましく、更に好ましくは９〜１１ｐｐｍ／℃である。ビルドアップ層の熱膨張係数α３は１０〜４０ｐｐｍ／℃であるのが好ましく、更に好ましくは１０〜２０ｐｐｍ／℃であり、１１〜１７ｐｐｍ／℃が特に好ましい。
【００３８】
（ヤング率）
ビルドアップ層のヤング率は、１〜５ＧＰａであるのが熱ストレスに対する応力緩和の点で好ましい。ビルドアップ層中の充填材は、ビルドアップ層の熱膨張係数が１０〜４０ｐｐｍ／℃、ヤング率が１〜５ＧＰａになるように添加量を適宜調整して添加するのが好ましい。
【００３９】
（半導体チップ搭載基板の製造方法）
半導体チップ搭載基板は、以下の製造方法の組み合わせで製造することができる。製造工程の順番は、本発明の目的を逸脱しない範囲では、特に制限しない。
【００４０】
（配線形成方法）
配線の形成方法としては、コア基板表面またはビルドアップ層上に金属箔を形成し、金属箔の不要な箇所をエッチングで除去する方法（サブトラクト法）、コア基板表面またはビルドアップ層上の必要な箇所にのみめっきにより配線を形成する方法（アディティブ法）、コア基板表面またはビルドアップ層上に薄い金属層（シード層）を形成し、その後、電解めっきで必要な配線を形成した後、薄い金属層をエッチングで除去する方法（セミアディティブ法）がある。
【００４１】
（エッチングによる配線形成）
金属箔の配線となる箇所にエッチングレジストを形成し、エッチングレジストから露出した箇所に、化学エッチング液をスプレー噴霧して、不要な金属箔をエッチング除去し、配線を形成することができる。例えば、金属箔として銅箔を用いる場合、エッチングレジストは、通常の配線板に用いることのできるエッチングレジスト材料を使用できる。例えばレジストインクをシルクスクリーン印刷してエッチングレジストを形成したり、またエッチングレジスト用ネガ型感光性ドライフィルムを銅箔の上にラミネートして、その上に配線形状に光を透過するフォトマスクを重ね、紫外線で露光し、露光しなかった箇所を現像液で除去してエッチングレジストを形成する。化学エッチング液には、塩化第二銅と塩酸の溶液、塩化第二鉄溶液、硫酸と過酸化水素の溶液、過硫酸アンモニウム溶液など、通常の配線板に用いる化学エッチング液を用いることができる。
【００４２】
（めっきによる配線形成）
また、配線は、コア基板またはビルドアップ層上の必要な箇所にのみ、めっきを行うことで形成することも可能であり、通常のめっきによる配線形成技術を用いることができる。例えば、コア基板に無電解めっき用触媒を付着させた後、めっきが行われない表面部分にめっきレジストを形成して、無電解めっき液に浸漬し、めっきレジストに覆われていない箇所にのみ、無電解めっきを行い配線を形成する。
【００４３】
（セミアディティブ法による配線形成）
コア基板表面またはビルドアップ層上に、セミアディティブ法の薄い金属層（シード層）を形成する方法は、蒸着またはめっきによる方法と、金属箔を貼り合わせる方法がある。また同様の方法で、サブトラクト法の金属箔を形成することもできる。
【００４４】
(蒸着またはめっきによる薄い金属層（シード層）の形成)
コア基板表面またはビルドアップ層上に蒸着またはめっきによって薄い金属層（シード層）を形成することができる。例えば、薄い金属層（シード層）として、スパッタリングにより下地金属と薄膜銅層を形成する場合、薄膜銅層を形成するために使用されるスパッタリング装置は、２極スパッタ、３極スパッタ、４極スパッタ、マグネトロンスパッタ、ミラートロンスパッタ等を用いることができる。スパッタに用いるターゲットは、密着を確保するために、例えばＣｒ、Ｎｉ、Ｃｏ、Ｐｄ、Ｚｒ、Ｎｉ／Ｃｒ、Ｎｉ／Ｃｕ等の金属を下地金属として用い、５〜５０ｎｍスパッタリングする。その後、銅をターゲットにして１００〜５００ｎｍスパッタリングして薄膜銅層を形成できる。
【００４５】
また、コア基板表面またはビルドアップ層上にめっき銅を、０．５〜３μｍ無電解銅めっきし、形成することもできる。
【００４６】
(金属箔を貼り合わせる方法)
コア基板またはビルドアップ層に接着機能がある場合は、金属箔をプレスやラミネートによって貼り合わせることにより薄い金属層（シード層）を形成することもできる。しかし、薄い金属層を直接貼り合わせるのは非常に困難であるため、厚い金属箔を張り合わせた後にエッチング等により薄くする方法や、キャリア付金属箔を貼り合わせた後にキャリア層を剥離する方法などがある。例えば前者としてはキャリア銅／ニッケル／薄膜銅の三層銅箔があり、キャリア銅をアルカリエッチング液で、ニッケルをニッケルエッチング液で除去する方法がある。後者としては、アルミ、銅、絶縁樹脂などをキャリアとしたピーラブル銅箔などが使用でき、５μｍ以下の薄い金属層（シード層）を形成できる。また、厚み９〜１８μｍの銅箔を貼り付け、５μｍ以下になるように、エッチングにより均一に薄くし、薄い金属層（シード層）を形成することもできる。
【００４７】
（セミアディティブによる配線形成）
前述の方法で形成された薄い金属層（シード層）上に、めっきレジストを必要なパターンに形成し、薄い金属層（シード層）を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後に薄い金属層（シード層）をエッチング等により除去し、配線が形成できる。
【００４８】
（配線の形状）
配線の形状は特に問わないが、少なくとも半導体チップが搭載される側には半導体チップ接続端子１６（ワイヤボンド端子等）、その反対面にはマザーボード等と電気的に接続される外部接続続端子（はんだボール等が搭載される箇所）及びそれらを繋ぐ展開配線、層間接続端子等から構成される。また、配線の配置も特に問わないが、図３に示したように（内層配線、層間接続端子等は省略）、半導体チップ接続端子より内側に外部接続端子を形成したファン−インタイプや、図４に示したような半導体チップ接続端子の外側に外部接続端子を形成したファン−アウトタイプ、またはこれらを組み合わせたタイプでもよい。図５に、ファン−インタイプ半導体チップ搭載基板の平面図を、図６にファン−アウトタイプ半導体チップ搭載基板の平面図を示した。なお、半導体チップ接続端子１６の形状は、ワイヤボンド接続やフリップチップ接続などが、可能であれば、特に問わない。また、ファン−アウト、ファン−インどちらのタイプでも、ワイヤボンド接続やフリップチップ接続などは、可能である。さらに必要に応じて、半導体チップと電気的に接続されないダミーパターン２１(図６参照)を形成してもかまわない。ダミーパターンの形状や配置も特には問わないが、半導体搭載領域に均一に配置するのが好ましい。これによって、ダイボンド接着剤で半導体チップを搭載する際に、半導体チップが割れたり、ボイドが発生しにくくなり、信頼性を向上できる。
【００４９】
(バイアホール)
本発明の半導体チップ搭載基板は、複数の配線層を有するため、各層の配線を電気的に接続するためのバイアホールを設けることができる。バイアホールは、コア基板またはビルドアップ層に接続用の穴を設け、この穴を導電性ペーストやめっき等で充填し形成できる。穴の加工方法としては、パンチやドリルなどの機械加工、レーザ加工、薬液による化学エッチング加工、プラズマを用いたドライエッチング法などがある。
【００５０】
また、ビルドアップ層のバイアホール形成方法としては、予めビルドアップ層に導電性ペーストやめっきなどで導電層を形成し、これをコア基板にプレス等で積層する方法などもある。
【００５１】
（絶縁被覆の形成）
半導体チップ搭載基板の外部接続端子側には絶縁被覆を形成することができる。パターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を確保するためには、感光性のソルダレジスト、カバーレイフィルム、フィルム状レジストを用いるのが好ましい。材質としては、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の材料を用いることができる。
【００５２】
このような絶縁被覆は硬化時の収縮があるため、片面だけに形成すると基板に大きな反りを生じやすい。そこで、必要に応じて半導体チップ搭載基板の両面に絶縁被覆を形成することもできる。この場合は、反りは絶縁被覆の厚みによって変化するため、両面の絶縁被覆の厚みは実験的に反りが発生しないように調整することがより好ましい。さらに、絶縁被覆の熱膨張係数は、一般的には大きな材料が多いため、このような絶縁被覆を半導体チップ搭載側に形成する場合は、フレームの半導体パッケージ領域の外側だけに形成するのが好ましい。また、絶縁被覆の厚みは５〜５０μｍであることが好ましく、１０〜３０μｍがより好ましい。厚みが５０μｍ以上では、半導体チップ搭載基板全体の厚みが厚くなり、５μｍ以下では絶縁性に問題が発生する場合がある。
【００５３】
（配線のめっき）
配線の必要な部分にニッケル、金めっきを順次施すことができる。さらに必要に応じてニッケル、パラジウム、金めっきとしても良い。これらのめっきは、配線の半導体チップ接続端子と、マザーボードまたは他の半導体パッケージと電気的に接続するための外部接続端子に施されるのが一般的である。このめっきは、無電解めっき、または電解めっきのどちらを用いてもよい。また、必要に応じて、露出した配線、ダミーパターン、補強パターン等の金属パターン表面に同時に施すこともできる。
【００５４】
（半導体チップ搭載基板の製造方法）
このような半導体チップ搭載基板は、以下のような工程で製造することができる。図２の（ａ）〜（ｇ）に、本発明の半導体チップ搭載基板の製造方法の実施形態の一例を断面模式図で示した。ただし、製造工程の順番は、本発明の目的を逸脱しない範囲では、特に制限しない。
【００５５】
（工程ａ）
（工程ａ）は、図２（ａ）に示したようにコア基板１００上に第１の配線１０６ａを作製する工程である。
【００５６】
例えば片面に銅層が形成されたコア基板に第１の配線形状にエッチングレジストを形成し、塩化銅や塩化鉄などのエッチング液を用いて配線を作製することができる。ガラス基板上に銅層を作製するには、スパッタリング、蒸着、めっき等により薄膜を形成した後、電気銅めっきで膜厚を所望の厚みまでめっきすることにより、銅層を得ることができる。
【００５７】
なお、第１の配線１０６ａは、第１の層間接続端子１０１及び半導体チップ接続端子（半導体チップと電気的に接続される部分）を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。
【００５８】
（工程ｂ）
（工程ｂ）は、図２（ｂ）に示したように、前記第１の層間接続端子１０１と、後述する第２の配線とを接続するための第1の層間接続用ＩＶＨ１０２（バイアホール）を形成する工程である。
【００５９】
バイアホールの形成は、コア基板が非感光性基材の場合、レーザ光を用いることができる。非感光性基材としては、前述した非感光性ガラスなどが挙げられるが、これに限定したものではない。この場合、使用するレーザ光は限定されるものではなく、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができる。また、コア基板が感光性基材の場合、バイアホール以外の領域をマスクし、バイアホール部に紫外光を照射する。なお感光性基材としては、前述した感光性ガラスなどが挙げられるが、これに限定したものではない。この場合、紫外光を照射後、熱処理とエッチングによりバイアホールを形成する。また、コア基板が、有機溶剤等の薬液による化学エッチング加工が可能な基材の場合は、化学エッチングによってバイアホールを形成することもできる。形成されたバイアホールは層間を電気的に接続するために、導電性のペーストやめっきなどで充填して層間接続のための導電層を形成することができる。
【００６０】
（工程ｃ）
（工程ｃ）は、図２（ｃ）に示したように、コア基板の第１の配線１０６ａと反対側の面に第２の配線１０６ｂを形成する工程である。コア基板の第１の配線と反対の面に（工程ａ）と同様に銅層を形成し、その銅層を必要な配線形状にエッチングレジストを形成し、塩化銅や塩化鉄等のエッチング液を用いて第２の配線を形成する。銅層の形成方法としては、（工程ａ）と同様にスパッタリング、蒸着、無電解めっきなどで銅薄膜を形成した後、電気銅めっきを用いて所望の厚みまで銅めっきすることにより銅層が得られる。
【００６１】
なお、第２の配線は第２の層間接続端子１０３を含んでおり、微細配線の形成方法としてはセミアディティブ法を用いても良い。
【００６２】
（工程ｄ）
（工程ｄ）は、図２（ｄ）に示すように前記第２の配線を形成した面にビルドアップ層（層間絶縁層）１０４を形成する工程である。まず、第２の配線表面を脱脂処理または硫酸洗浄後に、酸性あるいはアルカリ性あるいは酸化剤を含む水溶液に浸漬して配線表面に酸化銅皮膜を形成し、次いで、還元剤を含む水溶液に浸漬し、前記酸化銅皮膜を還元処理することによって、銅配線表面のＲａ（平均粗さ）が０．０１〜０．４μｍとなるように処理を行う。続いてカップリング剤または腐食抑制剤を少なくとも一種以上含む溶液による処理を行い第２の配線表面に極薄の絶縁膜を形成する。
【００６３】
次に、コア基板１００表面及び第２の配線１０６ｂ表面に、ビルドアップ層（層間絶縁層）１０４を形成する。ビルドアップ層１０４の絶縁材料としては、前記したように熱硬化性樹脂、熱可塑性樹脂、またはそれらの混合樹脂が使用できるが、熱硬化性樹脂を主成分とするのが好ましい。ワニス状の材料の場合、印刷やスピンコートで、またはフィルム状の絶縁材料の場合、ラミネートやプレスなどの手法を用いてビルドアップ層を得ることができる。絶縁材料が熱硬化性材料を含む場合は、さらに加熱硬化させることが望ましい。
【００６４】
（工程ｅ）
（工程ｅ）は、図２（ｅ）に示したように、前記ビルドアップ層に第２の層間接続用のＩＶＨ（バイアホール）１０８を形成する工程であり、バイアホールの形成手段としては、一般的なレーザ穴あけ装置を使用することができる。レーザ穴あけ機で用いられるレーザの種類はＣＯ2レーザ、ＹＡＧレーザ、エキシマレーザ等を用いることができるが、ＣＯ2レーザが生産性及び穴品質の点で好ましい。また、ＩＶＨ径が３０μｍ未満の場合は、レーザ光を絞ることが可能なＹＡＧレーザが適している。また、ビルドアップ層が有機溶剤等の薬液による化学エッチング加工が可能な材料の場合は、化学エッチングによってバイアホールを形成することもできる。
【００６５】
（工程ｆ）
（工程ｆ）は、図２（ｆ）に示したように、前記第２のバイアホールが形成されたビルドアップ層上に、第３の配線１０６ｃを形成する工程である。また、Ｌ／Ｓ＝３５μｍ／３５μｍ以下の微細な配線を形成するプロセスとしては、前記したセミアディティブ法が好ましい。ビルドアップ層上に、蒸着またはめっきによる方法や金属箔を貼り合わせる方法などにより、シード層を形成する。前述の方法で形成された薄い金属層上に、めっきレジストを必要なパターンに形成し、薄い金属層を介して電解銅めっきにより配線を形成する。その後、めっきレジストを剥離し、最後に薄い金属層をエッチング等により除去し、微細な配線が形成できる。
【００６６】
（工程ｄ）から（工程ｆ）までを繰り返して、（ｇ）（図１）に示すようにビルドアップ層（層間絶縁層）１０４を２層以上作製してもよい。この場合、最外のビルドアップ層に形成された層間接続端子が、外部接続端子１０７となる。
【００６７】
（工程ｇ）
（工程ｇ）は、図２（ｇ）に示したように、外部接続端子以外の最外層の配線等を保護するための絶縁被覆１０９を形成する工程である。絶縁被覆材としては、ソルダレジストが一般的に用いられ、熱硬化型や紫外線硬化型のものが使用できるが、レジスト形状を精度良く仕上げることができる紫外線硬化型のものが好ましい。
【００６８】
（半導体チップ搭載基板の形状）
半導体チップ搭載基板２２の形状は、特に問わないが、図７に示したようなフレーム形状にすることが好ましい。半導体チップ搭載基板の形状をこのようにすることで、半導体パッケージの組立てを効率よく行うことができる。以下、好ましいフレーム形状について詳細に説明する。
【００６９】
図７に示したように、半導体パッケージ領域１３（１個の半導体パッケージとなる部分）を行及び列に各々複数個等間隔で格子状に配置したブロック２３を形成する。さらに、このようなブロックを複数個行及び列に形成する。図７では、２個のブロックしか記載していないが、必要に応じて、ブロックも格子状に配置してもよい。ここで、半導体パッケージ領域間のスペース部の幅は、５０〜５００μｍが好ましく、１００〜３００μｍがより好ましい。さらに、後に半導体パッケージを切断するときに使用するダイサーのブレード幅と同じにするのが最も好ましい。
【００７０】
このように半導体パッケージ領域を配置することで、半導体チップ搭載基板の有効利用が可能になる。また、半導体チップ搭載基板の端部には、位置決めのマーク等１１を形成することが好ましく、貫通穴によるピン穴であることがより好ましい。ピン穴の形状や配置は、形成方法や半導体パッケージの組立て装置に合うように選択すればよい。
【００７１】
さらに、前記半導体パッケージ領域間のスペース部や前記ブロックの外側には補強パターン２４を形成することが好ましい。補強パターンは、別途作製し半導体チップ搭載基板と貼り合わせてもよいが、半導体パッケージ領域に形成される配線と同時に形成された金属パターンであることが好ましく、さらに、その表面には、配線と同様のニッケル、金などのめっきを施すか、絶縁被覆をすることがより好ましい。補強パターンが、このような金属の場合は、電解めっきの際のめっきリードとして利用することも可能である。また、ブロックの外側には、ダイサーで切断する際の切断位置合わせマーク２５を形成することが好ましい。このようにして、フレーム形状の半導体チップ搭載基板を作製することができる。
【００７２】
（半導体パッケージ）
図３に、本発明のフリップチップタイプ半導体パッケージの実施形態の一例を断面模式図で示す。図３に示したように本発明の半導体パッケージは、上記本発明の半導体チップ搭載基板に、さらに半導体チップ１１１が搭載されているもので、半導体チップと半導体チップ接続端子とを接続バンプ１１２を用いてフリップチップ接続することによって電気的に接続して得ることができる。
【００７３】
さらに、これらの半導体パッケージには、図示するように、半導体チップと半導体チップ搭載基板の間をアンダーフィル材１１３で封止することが好ましい。アンダーフィル材の熱膨張係数は、半導体チップ及びコア基板１００の熱膨張係数と近似していることが好ましいがこれに限定したものではない。さらに好ましくは（半導体チップの熱膨張係数）≦（アンダーフィル材の熱膨張係数）≦（コア基板の熱膨張係数）である。さらに、半導体チップの搭載には異方導電性フィルム（ＡＣＦ）や導電性粒子を含まない接着フィルム（ＮＣＦ）を用いて行うこともできる。この場合は、アンダーフィル材で封止する必要がないため、より好ましい。さらに、半導体チップを搭載する際に超音波を併用すれば、電気的な接続が低温でしかも短時間で行えるため特に好ましい。
【００７４】
また、図４には、ワイヤボンドタイプ半導体パッケージの実施形態の断面図を示した。半導体チップの搭載には、一般のダイボンドペーストも使用できるが、ダイボンドフィルム１１７を用いるのがより好ましい。半導体チップと半導体チップ接続端子との電気的な接続は金ワイヤ１１５を用いたワイヤボンドで行うのが一般的である。半導体チップの封止は、半導体用封止樹脂１１６をトランスファモールドで行うことができる。その場合、半導体チップの少なくともフェース面を半導体用封止樹脂で封止するが、封止領域は、必要な部分だけを封止しても良いが、図４のように半導体パッケージ領域全体を封止するのが、より好ましい。これは、半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板において、基板と封止樹脂を同時にダイサー等で切断する場合、特に有効な方法である。
【００７５】
また、マザーボードとの電気的な接続を行うために、外部接続端子には、例えば、はんだボール１１４を用いることができる。はんだボールには、共晶はんだやＰｂフリーはんだが用いられる。はんだボールを外部接続端子に固着する方法としては、Ｎ２リフロー装置を用いるのが一般的であるがこれに制限したものではない。
【００７６】
半導体パッケージ領域を行及び列に複数個配列した半導体チップ搭載基板においては、最後に、ダイサー等を用いて個々の半導体パッケージに切断する。
【００７７】
以下に、本発明を実施例に基づいて詳細に説明するが、本発明はこれに制限されるものではない。
【実施例】
【００７８】
（実施例１）
（工程ａ）
コア基板１００として０．４ｍｍ厚のソーダガラス基板（熱膨張係数１１ｐｐｍ／℃）を用意し、片面にスパッタリングにより２００ｎｍの銅薄膜を形成した後、電気銅めっきで１０μｍの厚さまでめっきを行った。なおスパッタリングは、日本真空技術株式会社製装置型番ＭＬＨ−６３１５を用いて、以下に示した条件１で行った。その後、第１の配線１０６ａとなる部分にエッチングレジストを形成し、塩化第二鉄エッチング液を用いてエッチングして第１の配線１０６ａ（第１の層間接続端子１０１及び半導体チップ接続端子を含む）を形成した。
（条件１）
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
【００７９】
（工程ｂ）
第１の配線が形成されたガラス基板の第１の配線と反対面から第１の層間接続端子に到達するまで、レーザで穴径５０μｍのＩＶＨ穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数５０、マスク径０．４ｍｍの条件でＩＶＨ穴の形成を行った。
【００８０】
得られたＩＶＨの穴に導電性ペーストＭＰ−２００Ｖ（日立化成工業株式会社製、商品名）を充填して、１６０℃３０分で硬化し、ガラス基板の第１の層間接続端子と電気的に接続し、第１の層間接続用ＩＶＨ（バイアホール）を形成した。
【００８１】
（工程ｃ）
（工程ｂ）で形成された第１の層間接続用ＩＶＨ（第１のバイアホール）と電気的に接続するために、ガラス基板の、第１の配線と反対側の面にスパッタリングにより２００ｎｍの銅薄膜を形成した後、電気銅めっきで１０μｍの厚さまでめっきを行った。スパッタリングは、（工程ａ）と同様に行った。さらに、（工程ａ）と同様に第２の配線の形状にエッチングレジストを形成し、塩化第二鉄エッチング液を用い、エッチングして第２の配線１０６ｂ（第２の層間接続端子１０３を含む）を形成した。
【００８２】
（工程ｄ）
（工程ｃ）で形成した第２の配線側の面に、２００ｍｌ／Ｌに調整した酸性脱脂液Ｚ−２００(ワールドメタル社製、商品名)に、液温５０℃で２分間浸漬した後、液温５０℃の水に２分間浸漬することにより湯洗し、さらに１分間水洗した。次いで、３．６Ｎの硫酸水溶液に1分間浸漬し、1分間水洗した後、黒化処理液ＨＩＳＴ−５００(日立化成工業株式会社製、商品名)に８５℃で３０秒間浸漬した。この後、５分間水洗し、還元処理液ＨＩＳＴ−１００(日立化成工業株式会社製、商品名)に４０℃で２分４０秒間浸漬し、さらに１０分間水洗を行った。この前処理工程を経た後に、酢酸によりｐＨ５に調整した水溶液に、アミノメチルトリメチルシランの濃度が０．５重量％となるように調整した水溶液に２５℃で、１０分間浸漬した。さらに水洗することなく、常温（２５℃）にて乾燥を行った。
【００８３】
次に、層間絶縁層（ビルドアップ層）１０４を次のように形成した。すなわち、シアネ―トエステル系樹脂組成物の絶縁ワニスをスピンコート法により、条件１５００ｒｐｍで、ガラス基板上に塗布し、厚み２０μｍの絶縁層を形成した後、常温（２５℃）から６℃／ｍｉｎの昇温速度で２３０℃まで加熱し、２３０℃で８０分間保持することにより熱硬化し、１５μｍのビルドアップ層を形成した。
【００８４】
（工程ｅ）
ビルドアップ層１０４の表面から第２の層間接続用端子１０３に到達するまで、レーザで穴径５０μｍのＩＶＨ穴を形成した。レーザにはＹＡＧレーザＬＡＶＩＡ−ＵＶ２０００（住友重機械工業株式会社製、商品名）を使用し、周波数４ｋＨｚ、ショット数２０、マスク径０．４ｍｍの条件でＩＶＨ穴の形成を行った。
【００８５】
（工程ｆ）
第３の配線形成及び第２のバイアホール形成のために、スパッタリングにより、給電層となる下地金属Ｎｉ層２０ｎｍを形成し、さらに薄膜銅層２００ｎｍを形成した。スパッタリングは、日本真空技術株式会社製ＭＬＨ−６３１５を用いて以下に示した条件２で行った。
（条件２）
（ニッケル）
電流：５．０Ａ
電圧：３５０Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：０．３ｎｍ／秒
（銅）
電流：３．５Ａ
電圧：５００Ｖ
アルゴン流量：３５ＳＣＣＭ
圧力：５×１０−３Ｔｏｒｒ（４．９×１０−２Ｐａ）
成膜速度：５ｎｍ／秒
【００８６】
次に、めっきレジストＰＭＥＲ  Ｐ−ＬＡ９００ＰＭ（東京応化工業株式会社製、商品名）を用いスピンコート法で、薄膜銅層上に、膜厚２０μｍのめっきレジスト層を形成した。１０００ｍＪ／ｃｍ２の条件で露光し、ＰＭＥＲ現像液Ｐ−７Ｇを用いて２３℃で６分間浸漬揺動し、Ｌ／Ｓ＝１０μｍ／１０μｍのレジストパターンを形成した。その後、硫酸銅めっき液を用いてパターン銅めっきを約５μｍ行った。めっきレジストの剥離は、メチルエチルケトンを用いて室温（２５℃）で１分間浸漬し除去した。下地金属Ｎｉ層及び薄膜銅層のクイックエッチングには、ＣＰＥ−７００（三菱瓦斯化学株式会社製、商品名）の５倍希釈液を用いて、３０℃で３０秒間浸漬揺動することにより、これらをエッチング除去し、配線を形成した。
【００８７】
（工程ｇ）
この後、（工程ｄ）〜（工程ｆ）までを再度繰り返し、ビルドアップ層及び外部接続端子１０７を含む最外層の配線をさらに一層形成し、最後にソルダーレジスト１０９を形成して、図１（１パッケージ分の断面図）、図５（１パッケージ分の平面図）、及び図７（半導体チップ搭載基板全体図）に示すようなファン−インタイプＢＧＡ用半導体チップ搭載基板を作製した。
【００８８】
(工程ｈ)
前記（工程ａ）〜（工程ｇ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、接続バンプ１１２の形成された半導体チップ１１１を、フリップチップボンダを用いて超音波を印加しながら必要な数だけ搭載した。さらに、半導体チップ搭載基板と半導体チップの隙間に、半導体チップ端部からアンダーフィル材を注入し、オーブンを用いて８０℃で１時間の１次硬化及び１５０℃で４時間の２次硬化を行った。次に、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで半導体チップ搭載基板を切断し、図３に示す半導体パッケージを作製した。
【００８９】
（実施例２）
(工程ａ)〜（工程ｇ）
（工程ｄ）で実施例1と同様の前処理を行った後、１１−アミノウンデカンチオール・ハイドロクロライド(同人化学研究所社製、商品名)の濃度が５ｐｐｍであるエタノール溶液に２５℃で、1時間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより２段洗浄を行った。洗浄を行った後、常温（２５℃）にて乾燥し、配線表面に脂肪族チオールを含む絶縁膜を形成した。
【００９０】
（工程ｈ）
前記（工程ａ）〜（工程ｇ）により作製された半導体チップ搭載基板の半導体チップ搭載領域に、ダイボンドフィルムＤＦ−１００（日立化成工業株式会社製、商品名）１１７を用いて、半導体チップ１１１を必要な数だけ搭載した。ダイボンドフィルムは、半導体チップ搭載基板に仮接着しても良く、または、半導体チップの裏面に仮接着しても良い。次に、ワイヤボンダＵＴＣ２３０（株式会社新川製、商品名）で、半導体チップ上の端子と半導体チップ搭載基板の半導体チップ接続端子とを、直径２５μｍの金ワイヤ１１５で電気的に接続した。さらに、半導体チップを封止樹脂１１６であるＣＥＬ９２００（日立化成工業株式会社製、商品名）を用いて、圧力１０ＭＰａ、温度１８０℃、時間９０秒で、図７に示した１ブロック２３を一体にトランスファモールドした。次に、温度１８０℃のオーブンで５時間の熱処理を行い、封止樹脂及びダイボンドフィルムを完全硬化して、外部接続端子に直径０．４５ｍｍの鉛・錫共晶はんだボール１１４をＮ２リフロー装置で融着した。最後に、幅２００μｍのブレードを装着したダイサーで封止樹脂と半導体チップ搭載基板を同時に切断し、図４に示した半導体パッケージを作製した。
【００９１】
（実施例３）
実施例1と同様の前処理を行った後、2-アミノチアゾール(和光純薬工業株式会社製、商品名)の濃度が、１０ｐｐｍであるエタノール溶液に２５℃で、１０分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより２段洗浄を行った。洗浄を行った後、常温（２５℃）にて乾燥し、配線表面に2-アミノチアゾールを含む絶縁膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
【００９２】
（実施例４）
実施例1と同様の前処理を行った後、5-アミノ-1,3,4-チアジアゾール-2-チオール(和光純薬工業株式会社製、商品名)の濃度が、１０ｐｐｍであるエタノール溶液に２５℃で、１０分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより２段洗浄を行った。洗浄を行った後、常温（２５℃）にて乾燥し、配線表面に5-アミノ-1,3,4-チアジアゾール-2-チオールを含む絶縁膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
【００９３】
（実施例５）
実施例1と同様の前処理を行った後、3-アミノ-5-メルカプト-1,2,4-トリアゾール(和光純薬工業株式会社製、商品名)の濃度が、１０ｐｐｍであるエタノール溶液に２５℃で、１０分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより２段洗浄を行った。洗浄を行った後、常温（２５℃）にて乾燥し、配線表面に3-アミノ-5-メルカプト-1,2,4-トリアゾールを含む絶縁膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
【００９４】
（実施例６）
実施例1と同様の前処理を行った後、2-アミノ-6-ヒドロキシ-8-メルカプトプリン(和光純薬工業株式会社製、商品名)の濃度が、１０ｐｐｍであるエタノール溶液に２５℃で、１０分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより２段洗浄を行った。洗浄を行った後、常温（２５℃）にて乾燥し、配線表面に2-アミノ-6-ヒドロキシ-8-メルカプトプリンを含む絶縁膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
【００９５】
（実施例７）
実施例1と同様の前処理を行った後、プリン(和光純薬工業株式会社製、商品名)の濃度が、１００ｐｐｍであるエタノール溶液に２５℃で、１０分間浸漬した。浸漬終了後、エタノール溶液に1分間浸漬し、さらにまたエタノール溶液に1分間浸漬することにより２段洗浄を行った。洗浄を行った後、常温（２５℃）にて乾燥し、配線表面にプリンを含む絶縁膜を形成した。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
【００９６】
（実施例８）
実施例1と同様の前処理を行った後、1重量％の重クロム酸ナトリム水溶液に３０秒浸漬した後、酢酸によりｐＨ５に調整した水溶液に、アミノメチルトリメチルシランの濃度が０．５重量％となるように調整した水溶液に２５℃で、１０分間浸漬した。さらに水洗することなく、常温（２５℃）にて乾燥を行った。それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
【００９７】
（実施例９）
防錆処理を施していない１８μｍの電解銅箔ＧＴＳ−１８(古河サーキットフォイル株式会社製、商品名)を５ｃｍ×８ｃｍに切り出し、この電解銅箔を試験片として、これに実施例１の（工程ｄ）に記載された表面処理を施した。
【００９８】
低誘電正接高耐熱多層材料として使用することが可能な、厚さ０．８ｍｍのガラス布-シアネートエステル系樹脂組成物含浸両面銅張り積層板であるＭＣＬ−ＬＸ−６７（日立化成工業株式会社製、商品名）の片面に、シアネートエステル系樹脂組成物をガラスクロスに含浸させたプリプレグのＧＸＡ−６７Ｎ（日立化成工業株式会社製、商品名）を、さらに最外層に前記の電解銅箔と同様の表面処理を施した電解銅箔を積層し、３．０ＭＰａの圧力で常温（２５℃）から６℃／ｍｉｎの昇温速度で２３０℃まで加熱し、２３０℃において１時間保持することにより積層接着し、接着性試験用基板を作製した。なお、絶縁樹脂層と電解銅箔との接着面は、シャイニー面（Ｓ面）側とした。
【００９９】
（実施例１０）
電解銅箔に対する表面処理が、実施例２の（工程ｄ）に記載された表面処理である以外は、実施例９と同様に行った。
【０１００】
（実施例１１）
電解銅箔に対する表面処理が、実施例３の（工程ｄ）に記載された表面処理である以外は、実施例９と同様に行った。
【０１０１】
（実施例１２）
電解銅箔に対する表面処理が、実施例４の（工程ｄ）に記載された表面処理である以外は、実施例９と同様に行った。
【０１０２】
（実施例１３）
電解銅箔に対する表面処理が、実施例５の（工程ｄ）に記載された表面処理である以外は、実施例９と同様に行った。
【０１０３】
（実施例１４）
電解銅箔に対する表面処理が、実施例６の（工程ｄ）に記載された表面処理である以外は、実施例９と同様に行った。
【０１０４】
（実施例１５）
電解銅箔に対する表面処理が、実施例７の（工程ｄ）に記載された表面処理である以外は、実施例９と同様に行った。
【０１０５】
（実施例１６）
電解銅箔に対する表面処理が、実施例８の（工程ｄ）に記載された表面処理である以外は、実施例９と同様に行った。
【０１０６】
（比較例１）
(工程ｄ)で、２００ｍｌ／Ｌに調整した酸性脱脂液Ｚ−２００(ワールドメタル社製、商品名)に、液温５０℃で２分間浸漬した後、液温５０℃の水に２分間浸漬することにより湯洗し、さらに1分間水洗した。次いで、３．６Ｎの硫酸水溶液に1分間浸漬し、1分間水洗し、アミノメチルトリメチルシランを用いることなく、それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した。
【０１０７】
（比較例２）
(工程ｄ)で、マイクロエッチング剤であるメックエッチボンドＣＺ８１００（メック株式会社製、商品名）に４０℃で１分３０秒間浸漬し、水洗した後、常温にて３．６Ｎの硫酸水溶液に６０秒間浸漬し、更に水洗を1分間行い、アミノメチルトリメチルシランを用いることなく、それ以外の工程は、実施例１と同様にしてファン−インタイプＢＧＡ用半導体チップ搭載基板及び半導体パッケージを作製した
【０１０８】
（比較例３）
電解銅箔に対する表面処理が、比較例１の（工程ｄ）に記載された表面処理である以外は、実施例９同様に行った。
【０１０９】
（比較例４）
電解銅箔に対する表面処理が、比較例２の（工程ｄ）に記載された表面処理である以外は、実施例９同様に行った。
【０１１０】
以上のように作製した半導体パッケージに対し、以下の信頼性試験を行った。また、実施例９〜１６及び比較例３〜４に記載の表面処理を施した電解銅箔を用い、銅表面の平坦性評価試験及び接着性試験を行った。それらの結果を表１、２に示した。
【０１１１】
（半導体パッケージの信頼性試験）
各々の半導体パッケージを、吸湿処理を行った後、到達温度２４０℃、長さ２ｍのリフロー炉に０．５ｍ／分の条件で流し、２２個のサンプルをリフローし、クラックの発生を調べ、発生した場合をＮＧとした。結果を表１に示した。また、同様に２２個のサンプルを厚さ０．８ｍｍのマザーボードに実装し、−５５〜１２５℃、３０分／３０分の条件で、温度サイクル試験を行い、試験後、ヒューレットパッカード社製マルチメータ３４５７Ａを用い、導通抵抗値を測定し、はんだボールの接続信頼性を調べた。初期抵抗値より１０％以上、抵抗値が変化した場合をＮＧとした。結果を表１に示した。
【０１１２】
(銅表面の平坦性評価試験)
実施例９〜１６及び比較例４〜６に記載された表面処理を施した電解銅箔の試験片（５ｃｍ×８ｃｍ）を用い、その電解銅箔のシャイニー面(Ｓ面)側の表面粗さ(Ｒａ)を、触針式表面粗さ計サーフテストＳＶ−４００(株式会社ミツトヨ社製、商品名)を用いて、測定した。Ｒａ（平均粗さ）が０．０１〜０．４μｍのものを○、Ｒａが０．０１〜０．４μｍの範囲外のものを×とした。結果を表２に示した。
【０１１３】
(接着性試験)
実施例９〜１６及び比較例４〜６に記載された接着性試験用基板を用いて、接着性試験を行った。接着性の指標となるピール強度(ｇｆ／ｃｍ)の測定には、レオメータＮＲＭ−３００２Ｄ−Ｈ(不動工業株式会社製、商品名)を用い、電解銅箔を基板に対して角度を９０度に常に維持し、基板と垂直方向に５０ｍｍ／ｍｉｎの速度で引き剥がした。ピール強度の値が３００ｇｆ／ｃｍ以上の値を示した場合を○、３００ｇｆ／ｃｍ未満の値を示した場合を×とした。結果を表２に示した。
【０１１４】
【表１】
2005086071.tif 000003
【０１１５】
【表２】
2005086071.tif 000004
【０１１６】
実施例１から１６に示したように、本発明の場合、銅箔と絶縁樹脂との接着強度（ピール強度）は、３００ｇｆ／ｃｍ以上あり、また作製した半導体パッケージの接続信頼性も極めて良好であった。それに対し、比較例１から６に示したように、接着強度（ピール強度）は、３００ｇｆ／ｃｍ未満であり、また作製した半導体パッケージの接続信頼性も不十分であった。したがって本発明のように、配線表面粗さがＲａで０．０１〜０．４μｍであり、かつその表面上にカップリング剤もしくは腐食抑制剤を少なくとも一種以上含む絶縁膜を形成することにより、層間絶縁層と配線の接着強度が確保でき、信頼性が良好でかつ、高速電気信号を効率よく伝送可能な多層配線基板（マザーボード、半導体チップ搭載基板）と半導体パッケージが製造できる。
【図面の簡単な説明】
【０１１７】
【図１】本発明の一実施形態が適用される半導体チップ搭載基板の断面図。
【図２】（ａ）〜（ｇ）は本発明の半導体チップ搭載基板の製造方法の一実施形態を示す工程図。
【図３】本発明の一実施形態が適用されるフリップチップタイプ半導体パッケージの断面図。
【図４】本発明の一実施形態が適用されるワイヤボンドタイプ半導体パッケージの断面図。
【図５】本発明のファン−インタイプ半導体チップ搭載基板の平面図。
【図６】本発明のファン−アウトタイプ半導体チップ搭載基板の平面図。
【図７】本発明の半導体チップ搭載基板のフレーム形状を表す平面図。
【図８】本発明の一実施形態が適用される半導体チップ搭載基板の断面図。
【符号の説明】
【０１１８】
１１．位置決めのマーク（位置合わせ用ガイド穴）
１３．半導体パッケージ領域
１４．ダイボンドフィルム接着領域（フリップチップタイプ）
１５．半導体チップ搭載領域（フリップチップタイプ）
１６．半導体チップ接続端子
１７．ダイボンドフィルム接着領域（ワイヤボンドタイプ）
１８．半導体チップ搭載領域（ワイヤボンドタイプ）
１９．外部接続端子
２０．展開配線
２１．ダミーパターン
２２．半導体チップ搭載基板
２３．ブロック
２４．補強パターン
２５．切断位置合わせマーク
１００    コア基板
１０１    第１の層間接続端子
１０２    第1の層間接続用ＩＶＨ（バイアホール）
１０３    第２の層間接続端子
１０４    層間絶縁層（ビルドアップ層）
１０５    第３の層間接続用ＩＶＨ（バイアホール）
１０６ａ  第１の配線
１０６ｂ  第２の配線
１０６ｃ  第３の配線
１０７    外部接続端子
１０８    第２の層間接続用ＩＶＨ（バイアホール）
１０９    絶縁被覆（ソルダレジスト）
１１１    半導体チップ
１１２    接続バンプ
１１３    アンダーフィル材
１１４    はんだボール
１１５    金ワイヤ
１１６    半導体用封止樹脂
１１７    ダイボンドフィルム
【図１】
2005086071.tif 000005
【図２】
2005086071.tif 000006
【図３】
2005086071.tif 000007
【図４】
2005086071.tif 000008
【図５】
2005086071.tif 000009
【図６】
2005086071.tif 000010
【図７】
2005086071.tif 000011
【図８】
2005086071.tif 000012