(57)【要約】【課題】  磁性体シートの磁性体部に生じた応力に起因するインダクタンス値の変化を防止し、コイル状導体の両端側に位置する導体パターンにおいては、端子電極との接続状態が良好であると共に磁性体部との間の空隙が低減された積層型インダクタを提供すること。【解決手段】  積層型インダクタ１は、コイル状導体５が内設された素子２と、素子２の側面に形成され、コイル状導体５の両端部に接続された一対の端子電極３，３とを有している。コイル状導体５の両端側には、それ以外の部位を構成する導体パターン６の縮率より小さい縮率を有する導体パターン６によって構成された低縮率領域が設けられている。そして、低縮率領域を構成する導体パターン６の縮率と、それ以外の部位を構成する導体パターン６の縮率との差は１０〜２２％となっている。【選択図】  図２
2005072267.tif 000002
【特許請求の範囲】
【請求項１】
コイル状導体を構成する導体パターンが表面に形成された複数の磁性体シートが積層された積層体と、
前記積層体の側面に形成され、前記コイル状導体の両端側に位置する前記導体パターンに接続された一対の端子電極と、を備え、
前記コイル状導体の両端側には、それ以外の部位を構成する前記導体パターンの縮率より小さい縮率を有する前記導体パターンによって構成された低縮率領域が設けられており、
前記低縮率領域を構成する前記導体パターンの縮率と、前記それ以外の部位を構成する前記導体パターンの縮率との差が１０〜２２％であることを特徴とする積層型インダクタ。
【請求項２】
前記積層体の最外層に位置する前記磁性体シートに形成された前記導電パターンは、前記低縮率領域を構成していることを特徴とする請求項１記載の積層型インダクタ。
【請求項３】
前記低縮率領域を構成する前記導体パターンは、前記磁性体シートにおける前記一対の端子電極が形成された側面同士の間隔の１／４以下の長さであることを特徴とする請求項１または２記載の積層型インダクタ。
【請求項４】
前記低縮率領域を構成する前記導体パターンの縮率は、１０％より大きいことを特徴とする請求項１〜３いずれか一項記載の積層型インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型インダクタに関する。
【背景技術】
【０００２】
一般に、積層型インダクタは、コイル状導体を構成する導体パターンが形成された複数の磁性体シートを積層した積層体を有し、各導体パターンが磁性体シートに形成されたビアホールを介して相互に接続されることによって構成されている。また、上記導体パターンのうち、コイル状導体の両端側に位置し入出力端に相当する導体パターンは、磁性体シートの縁部まで引き出された状態に形成されている（以下、この導体パターンを「端部導体」という。）。そして、この端部導体は、磁性体シートの縁部まで引き出された部分において、磁性体シートが積層されてなる積層体の端面に形成された銀等からなる端子電極に接続されている（例えば、特許文献１参照。）。
【特許文献１】特開２００３−１０９８２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような積層型インダクタでは、外部の温度変化や磁気の影響により磁性体シートの磁性体部が膨張・収縮して変形しようとする。しかし、磁性体部の変形は導体パターンによって規制され磁性体部には応力が発生する。すると、この応力によって磁性体部から磁界が発生し、この磁界によってインダクタンスの値が変化してしまう虞がある。
【０００４】
しかし、積層型インダクタでは、磁性体シートを積層した積層体を形成した後、または積層体の端面に端子電極用の導体ペーストを塗布した後に焼成が行われることによって、積層体の導体パターンおよび磁性体部が焼成時の加熱によって収縮する。このとき、導体パターンの縮率は磁性体部の縮率よりも大きいため、磁性体部に比べて導体パターンの方がより収縮し、導体パターンと磁性体部との間に空隙が生じる。従って、磁性体部に応力が発生することはなく、上述したような応力の発生に起因するインダクタンス値の変化を防止でき、電磁気的特性を安定させることができる。
【０００５】
ところが、端部導体は、焼成時の加熱により磁性体シートの縁部から内部へと引き込むように収縮してしまう。これにより、端部導体と端子電極との接触面積の減少、更には端部導体が端子電極から離隔するといった事態を引き起こす虞がある。また、端部導体と磁性体部との間に生じた空隙に、例えば水分が滞留して、磁気特性の低下やショートなどを引き起こす可能性がある。
【０００６】
そこで、磁性体部に生じた応力に起因するインダクタンス値の変化を防止するという課題と、端部導体と端子電極との接続状態を良好にすると共に、端部導体と磁性体部との間に生じる空隙を低減するという課題との双方を同時に解決することが求められている。
【０００７】
上記特許文献１では、端部導体の縮率を１０％以下とし、それ以外の導体パターンの縮率を１０％以上とすることにより、端部導体については磁性体部との間の空隙を少なくし、それ以外の導体パターンについては磁性体部との間にある程度の空隙が形成されるようにしている。
【０００８】
しかしながら、磁性体材料は特性によって縮率が異なるため、特許文献１に記載の発明では様々な縮率の磁性体に適合させることが困難であり、必ずしも好ましい結果を得ることはできない。
【０００９】
本発明は、上記従来技術の有する課題に鑑みてなされたものであり、磁性体シートの磁性体部に生じた応力に起因するインダクタンス値の変化を防止し、コイル状導体の両端側に位置する導体パターンにおいては、端子電極との接続状態が良好であると共に磁性体部との間の空隙が低減された積層型インダクタを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、コイル状導体を構成する導体パターンが表面に形成された複数の磁性体シートが積層された積層体と、積層体の側面に形成され、コイル状導体の両端側に位置する導体パターンに接続された一対の端子電極と、を備え、コイル状導体の両端側には、それ以外の部位を構成する導体パターンの縮率より小さい縮率を有する導体パターンによって構成された低縮率領域が設けられており、低縮率領域を構成する導体パターンの縮率と、それ以外の部位を構成する導体パターンの縮率との差が１０〜２２％であることを特徴とするものである。
【００１１】
本発明の積層型インダクタによれば、積層型インダクタの製造の過程で焼成を行ったときに、コイル状導体の両端側に位置する低縮率領域を構成する導体パターンについては収縮が抑制され、それ以外の導体パターンについては磁性体シートの磁性体部との間に空隙が形成されるような導体パターンの縮率を特性によって異なる磁性体シートの縮率に合わせて選定することができる。このため、コイル状導体の両端側の導電パターンについては、端子電極との接触状態の悪化や磁性体部との間での空隙の発生といった事態を防止することができ、コイル状導体のそれ以外の部分については、磁性体部での応力の発生を防止することができる。
【００１２】
積層体の最外層に位置する磁性体シートに形成された導電パターンは、低縮率領域を構成していることが好ましい。これにより、各磁性体シートに対して同じ縮率の導体パターンを形成すればよいので製造が容易となる。
【００１３】
低縮率領域を構成する導体パターンは、磁性体シートにおける一対の端子電極が形成された側面同士の間隔の１／４以下の長さであることが好ましい。これにより、コイル状導体の両端側に位置する導体パターンの収縮量が小さくなるため、上記収縮率の差をより確実に１０〜２２％とすることができる。
【００１４】
また、低縮率領域を構成する導体パターンの縮率は、１０％より大きいことが好ましい。これにより、導体パターンの収縮量が小さいために磁性体シートの磁性体部に応力が生じクラックが発生してしまうという事態を防止することができる。
【発明の効果】
【００１５】
本発明によれば、コイル状導体の両端側に、それ以外の部位を構成する導体パターンの縮率より小さい縮率を有する導体パターンによって構成された低縮率領域を設け、この低縮率領域を構成する導体パターンの縮率と、それ以外の部位を構成する導体パターンの縮率との差を１０〜２２％としたため、特性によって異なる磁性体シートの縮率に合わせて導体パターンの縮率を選定することができる。従って、磁性体シートの磁性体部に生じた応力に起因するインダクタンス値の変化を防止し、コイル状導体の両端側に位置する導体パターンにおいては、端子電極との接続状態が良好であると共に磁性体部との間の空隙が低減された積層型インダクタを提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。
【００１７】
図１は、本発明の実施形態に係る積層型インダクタを示す斜視図であり、図２は、図１に示す積層型インダクタの断面図である。積層型インダクタ１は、直方体形状の素子２と、この素子２の長手方向の両端部に形成された１対の端子電極３，３とを備えている。素子２は、磁性材料からなる素子本体部４と、該素子本体部４の内部に形成されたコイル状導体５とから構成されている。コイル状導体５の両端側に位置する始端部５ａ及び終端部５ｂは、素子本体部４の縁部まで引き出されており、それぞれ端子電極３，３に接続されている。なお、ここでいう始端部５ａ及び終端部５ｂとは、コイル状導体５の端部のみならずその周辺の部位も含まれ、後述する低縮率領域を構成している。
【００１８】
図３は、素子２の分解斜視図である。図３に示すように、素子２は、コイル状導体５を構成する導体パターン６が形成された複数の磁性体グリーンシート（磁性体シート）７と、積層した磁性体グリーンシート７の上下に積層され、導体パターン６が形成されていない複数の磁性体グリーンシート８とによって構成されている。
【００１９】
磁性体グリーンシート７，８は、例えばフェライト粉末等の磁性体粉末をバインダーで結着させてシート状に形成したものが用いられる。磁性体グリーンシート７，８の厚さは、例えば２０μｍ程度である。
【００２０】
また、導体パターン６の形成には、例えば銀粉をバインダーで混練して形成した導体ペーストが用いられる。この導体パターン６は、磁性体グリーンシート７が積層したときに接続されてコイル状となるように磁性体グリーンシート７上に形成されている。本実施形態に係る素子２では、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６は、磁性体グリーンシート７の一対の端子電極３，３を結ぶ側辺に対し略平行で、且つ、磁性体グリーンシート７の縁部まで引き出され磁性体グリーンシート７の端面に露出した状態に形成されている。また、それ以外の導体パターン６は、各磁性体グリーンシート７に対してコイル状導体５の１／２ターン分が形成されている。コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６の長さ（図２に示すＸ）は、磁性体グリーンシート７における上記した一対の端子電極３，３が形成された側面同士の間隔の（図２に示すＹ）の１／４以下となっている。
【００２１】
以上のような複数の磁性体グリーンシート７に形成された導体パターン６は、各磁性体グリーンシート７に形成されたスルーホール９を介して相互に接続されることによってコイル状をなし、上述したコイル状導体５を構成する。また、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６は、磁性体グリーンシート７の縁部において端子電極３，３にそれぞれ接続されている（図２参照）。
【００２２】
次に、上記の積層型インダクタ１の製造方法について説明する。
【００２３】
まず、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト、Ｎｉ−Ｃｕ系フェライト等の磁性体を用い、公知の手法により複数枚の磁性体グリーンシート７，８を作製する。
【００２４】
次に、磁性体グリーンシート７の所定の位置に、レーザー加工等によってスルーホール９を形成する。そして、上述した導体ペーストを用いて、例えばスクリーン印刷により、磁性体グリーンシート７上に導体パターン６を形成し、その後乾燥させる。
【００２５】
このとき、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６と、それ以外の導体パターン６とでは、異なる平均粒径の銀粉を使用し、それぞれの導体パターン６の縮率を異なる値にする。そして、コイル状導体５の両端側に、それ以外の部位を構成する導体パターン６の縮率より小さい縮率を有する導体パターン６から構成される低縮率領域を形成する。そして、この低縮率領域を構成する導体パターン６の縮率と、コイル状導体５のそれ以外の部位を構成する導体パターン６の縮率との差を１０〜２２％とする。つまり、コイル状導体５の始端部５ａ及び終端部５ｂを低縮率領域とし、この始端部５ａ及び終端部５ｂに位置する導体パターン６の縮率から、それ以外の導体パターン６の縮率を引いた値が、−１０〜−２２％となるようにする。
【００２６】
本実施形態では、導体パターン６が形成された磁性体グリーンシート７のみで構成された積層体の最外層に位置する磁性体グリーンシート７に、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６を形成している。そして、この最外層に形成された導体パターン６の縮率が、それ以外の層に位置する磁性体グリーンシート７に形成された導体パターン６の縮率よりも小さくなるようにしている。更にこのとき、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６の縮率を、１０％よりも大きくする。例えば、後述する実施例１のように、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６については、平均粒径が０．３μｍの銀粉を使用して縮率を２９．８％とし、それ以外の導体パターンについては、平均粒径が１．１μｍの銀粉を使用して縮率を１４．９％とする。
【００２７】
次に、磁性体グリーンシート８と、導体パターン６が形成された磁性体グリーンシート７とを積層・圧着する。この場合、まず、複数枚の磁性体グリーンシート８を積層し、その磁性体グリーンシート８の上に複数枚の磁性体グリーンシート７を積層し、更にその磁性体グリーンシート７の上に複数枚の磁性体グリーンシート８を積層する。つまり、積層された複数枚の磁性体グリーンシート７（積層体）を、複数枚の磁性体グリーンシート８によって上下から挟んだ状態とする。これにより、磁性体グリーンシート７の導体パターン６が保護される。なお、圧着の際に磁性体グリーンシート７，８に加える圧力は、例えば、６５０〜１０００Ｋｇ／ｃｍ2程度とするのが好ましい。
【００２８】
磁性体グリーンシート７のスルーホール９は、隣り合う導体パターン６の端部同士が重なる場所に形成されており、導体パターン６が磁性体グリーンシート７の積層によりスルーホール９を介して螺旋状に接続されるようになっている。
【００２９】
次に、積層した磁性体グリーンシート７，８を所定の形状・大きさに切断し、所定の温度で焼成する。積層した磁性体グリーンシート７，８は、一般に端子電極３，３の形成された位置が特定しやすいように直方体とし、例えば、焼成後に直方体の長手方向の長さが１．０ｍｍ、直方体の幅と高さが０．５ｍｍ程度となるように切断する。この場合、コイル状導体５の始端部５ａ及び終端部５ｂに位置し磁性体グリーンシート７の端面に露出した導体パターン６が直方体の長手方向の端面に位置するように切断する。また、焼成の温度は、例えば、８７０℃程度とする。
【００３０】
次に、磁性体グリーンシート７，８が積層されてなる積層体の導体パターン６が露出した端面に、銀を主成分とする導体ペーストを塗布して焼き付け、更に電気めっきを施すことによって端子電極３，３を形成する。以上により、本実施形態に係る積層型インダクタ１が完成する。なお、電気めっきは、銅とニッケルと錫、ニッケルと錫、ニッケルと金、ニッケルと銀などを用いて行うのが好ましい。
【００３１】
従来の積層型インダクタでは、図４の（ａ）に示すように、製造の過程で焼成を行った場合、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６が、素子本体部（磁性体グリーンシート７の磁性体部）４の縁部から内部へと引き込むように収縮してしまう（図４では、コイル状導体の終端部５ｂを示している。）。このため、導体パターン６と端子電極３との接触状態が悪化してしまう。また、導体パターン６と素子本体部４との間に空隙が生じ、例えばこの空隙に水分が滞留して磁気特性の低下を引き起こす可能性がある。
【００３２】
また、空隙が内部に水分を滞留したままの状態で電気めっきによりシールドされると、プリント基板上への積層型インダクタの実装に際し、半田の溶解温度である１８３℃以上でリフローすると、空隙に滞留した水分が熱膨張して気化し、電気めっき被膜が破壊されてしまう。更に、空隙に滞留した水分の気化により、溶融した半田が飛散する虞がある。この飛散した半田が近傍の電気部品の端子に達して急冷された場合、半田によるショートとなって回路動作を不能にする原因となってしまう。
【００３３】
しかし、上述した本実施形態に係る積層型インダクタ１では、コイル状導体５の低縮率領域、すなわち始端部５ａ及び終端部５ｂに位置する導体パターン６の縮率をそれ以外の導体パターン６の縮率よりも小さくしているため、焼成を行った際、図４（ｂ）に示すように、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６については収縮が抑制される。また、それ以外の導体パターン６については素子本体部４との間に空隙を形成させることができる。これにより、コイル状導体５の始端部５ａ及び終端部５ｂについては、端子電極３，３との接触状態の悪化や磁性体部との間での空隙の発生といった事態を確実に防止し、コイル状導体５のそれ以外の部分については、磁性体部での応力の発生を確実に防止できる。そして、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６の縮率から、それ以外の導体パターン６の縮率を引いた値を−１０〜−２２％とし、それぞれの縮率を相対的に変化するようにしているため、磁性体グリーンシート７の磁性体部の縮率が特性によって異なる場合にも適合させることができる。従って、より信頼性の高い積層型インダクタ１を実現することができる。なお、上述した本発明の効果をより確実に奏する積層型インダクタ１を得るためには、コイル状導体５の低縮率領域、すなわち始端部５ａ及び終端部５ｂを構成する導体パターン６の縮率と、それ以外の部位を構成する導体パターン６の縮率との差を１２〜２０％とするのが望ましい。
【００３４】
また、本実施形態の積層型インダクタ１では、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６の長さを、磁性体グリーンシート７の長手方向、すなわち磁性体グリーンシート７の端子電極３，３が形成された端面同士の間隔の１／４以下としている。これにより、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６の収縮する絶対量が小さくなるため、積層型インダクタ１の製造に際し、上記収縮率の差を１０〜２２％とするのが容易となる。
【００３５】
更に、本実施形態の積層型インダクタ１では、コイル状導体５の始端部５ａ及び終端部５ｂに位置し低縮率領域を構成している導体パターン６の縮率を１０％より大きくしている。これにより、導体パターン６の収縮量が小さいために素子本体部４に応力が発生してクラックが生じてしまう（図５参照。）という事態を防止することができる。
【００３６】
ところで、従来、銀等の導体パターン６の主成分に所定量のパラジウム（Ｐｄ）を加えて導体パターン６を形成することによって、コイル状導体５の始端部５ａ及び終端部５ｂに位置する導体パターン６およびそれ以外の導体パターン６を所望の縮率に調整する積層型インダクタが知られている。しかしながら、この方法では、パラジウムが高価であるために積層型インダクタ１の製造コストが高くなってしまう。上記本実施形態に係る方法によれば、銀粉の平均粒径を変えることによって導体パターン６の縮率を変化させているため、製造コストを低く抑えることができる。
【００３７】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されるものではない。例えば、焼成前の積層した磁性体グリーンシート７，８の端面に、銀を主成分とする端子電極用の導体ペーストを塗布してから、この端子電極用の導体ペーストと共に所定の温度で焼成をするようにしてもよい。また、本発明は、インダクタに限らずチップビーズに適用しても同様の効果を得ることができる。
【実施例】
【００３８】
以下、表１及び表２を参照して本発明の積層型インダクタの実施例について説明する。なお、以下の実施例１，２では、コイル状導体の両端側に位置する始端部及び終端部に位置し低縮率領域を構成する導体パターンを「端部導体」と呼び、それ以外の導体パターンを「内部導体」と呼ぶことにする。
（実施例１）
まず、表１を参照して本発明の積層型インダクタの実施例１について説明する。
【００３９】
本実施例では、本発明に係る積層型インダクタ（表１では、「実施例」と記す）と、従来の積層型インダクタ（表１では、「比較例」と記す）とについて、端部導体と端子電極が断線した個数と、端部導体と素子本体部との空隙に滞留した水分が気化することにより、溶融した半田が飛散した個数とを調べた。
【００４０】
本実施例の積層型インダクタでは、端部導体については、平均粒径が１．１μｍの銀粉を用いて縮率を１４．９％とし、内部導体については、平均粒径が０．３μｍの銀粉を用いて縮率を２９．８％とした。従って、本実施例の積層型インダクタは、端部導体の縮率から内部導体の縮率を引いた縮率差は、−１４．９％となっている。一方、比較例の積層型インダクタは、端部導体及び内部導体共に２９．８％で縮率差が０％のものを使用した。これらの積層型インダクタについて、端部導体と端子電極が断線した個数と溶融した半田が飛散した個数とを調べた結果を表１に示す。
【００４１】
【表１】
2005072267.tif 000003
表１に示すように、本実施例に係る積層型インダクタでは、半田が飛散した個数、端部導体と端子電極が断線した個数共に２００００個中０個であった。一方、比較例に係る積層型インダクタでは、半田が飛散した個数が２００００個中２６個、端部導体と端子電極が断線した個数が２００００個中９４個発生したことが確認された。
（実施例２）
次に、表２を参照して本発明の積層型インダクタの実施例２について説明する。
【００４２】
本実施例では、端部導体の縮率から内部導体の縮率を引いた値（縮率差）が、−７％，−１０％，−１２％，−１５％，−２０％，−２２％、−２５％の積層型インダクタをそれぞれ２００００個製造し、各縮率差において、端部導体と端子電極が断線した積層型インダクタの個数と、端部導体の近傍の素子本体部にクラックが生じた積層型インダクタの個数とを調べた。その結果を表２に示す。
【００４３】
【表２】
2005072267.tif 000004
表２に示すように、縮率差が−７％のとき、端部導体と端子電極が断線した積層型インダクタは２００００個中０個であったが、素子本体部にクラックが生じた積層型インダクタは２００００個中１８４個も発生していた。また、縮率差が−２５％のとき、素子本体部にクラックが生じた積層型インダクタは２００００個中０個であったが、端部導体と端子電極が断線した積層型インダクタは、２００００個中２４１個も発生していた。
【００４４】
一方、縮率差が−１０％のときでは、端部導体と端子電極が断線した積層型インダクタは２００００個中０個、素子本体部にクラックが生じた積層型インダクタは２００００個中４個であり、縮率差が−２２％のときでは、断線した積層型インダクタは２００００個中５個、素子本体部にクラックが生じた積層型インダクタは２００００個中０個であった。
【００４５】
そして、縮率差が−１２％，−１５％，−２０％のときでは、端部導体と端子電極とが断線した積層型インダクタ及び素子本体部にクラックが生じた積層型インダクタは共に皆無であった。
【００４６】
以上の結果により、端部導体の縮率から内部導体の縮率を引いた縮率差は、−１０〜−２２％であるのが好ましく、更には、−１２〜−２０％とするのがより好ましいことが確認された。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係る積層型インダクタを示す斜視図である。
【図２】図１に示す積層型インダクタの断面図である。
【図３】図２に示す素子の分解斜視図である。
【図４】図４（ａ）は、従来の積層型インダクタにおける図２に示す領域Ａの拡大図であり、図４（ｂ）は、本発明に係る積層型インダクタにおける図２に示す領域Ａの拡大図である。
【図５】従来の積層型インダクタにおける図２に示す領域Ａの拡大図である。
【符号の説明】
【００４８】
１…積層型インダクタ、２…素子、３…端子電極、４…素子本体部、５…コイル状導体、５ａ…始端部（低縮率領域）、５ｂ…終端部（低縮率領域）、６…導体パターン、７，８…磁性体グリーンシート（磁性体シート）、９…スルーホール。
【図１】
2005072267.tif 000005
【図２】
2005072267.tif 000006
【図３】
2005072267.tif 000007
【図４】
2005072267.tif 000008
【図５】
2005072267.tif 000009