(57)【要約】【課題】リセット信号のポートへの切り換えを行うことなく、ウォッチドッグタイマの診断を行うことによって、診断中のＣＰＵ暴走時においても、ウォッチドッグタイマが正常に動作していれば復帰が可能となる電子制御装置を提供することにある。【解決手段】ＣＰＵ２は、ＣＰＵ２からウォッチドッグタイマ３に供給されるＰ−ＲＵＮ信号が停止した際に、ウォッチドッグタイマ３がＣＰＵ２に対してリセット動作をしたか否かを判定することでウォッチドッグタイマ３の故障診断をおこなう。リセット動作時には、ＣＰＵ２は、Ｐ−ＲＵＮ信号の停止前にＥＥＰＲＯＭ５にエータを書き込むので、ウォッチドッグタイマ３がリセット動作をしたかしないかの判定を、ＥＥＰＲＯＭ５に書き込んだデータを用いて判断する。【選択図】  図１
2005025290.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータと、このマイクロコンピュータからのプログラムランニング信号に基づいて、前記マイクロコンピュータの異常状態を検出するウォッチドッグタイマを有する電子制御装置において、
前記マイクロコンピュータは、前記マイクロコンピュータから前記ウォッチドッグタイマに供給されるプログラムランニング信号が停止した際に、前記ウォッチドッグタイマが前記マイクロコンピュータに対してリセット動作をしたか否かを判定することでウォッチドッグタイマの故障診断をおこなうこと特徴とする電子制御装置。
【請求項２】
請求項１記載の電子制御装置において、
前記マイクロコンピュータは、前記ウォッチドッグタイマがリセット動作をしたかしないかの判定を、記憶装置に書き込んだデータを用いて判断することを特徴とする電子制御装置。
【請求項３】
請求項２記載の電子制御装置において、
前記記憶装置に書き込んだデータは、前記プログラムランニング信号の停止前に前記記憶装置に書き込むことを特徴とする電子制御装置。
【請求項４】
請求項１記載の電子制御装置において、
前記マイクロコンピュータは、前記ウォッチドッグタイマがリセット動作をしたかしないかの判定を、前記マイクロコンピュータがプログラムランニング信号の停止後の規定期間中にリセットがかからないことで判断することを特徴とする電子制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵより出力するＰ−ＲＵＮ信号をウォッチドッグタイマに入力することにより、ＣＰＵの暴走を検知する電子制御装置に関する。
【０００２】
【従来の技術】
従来の電子制御装置としては、例えば，特開平５−２１６７１１号公報に記載されているように、ウォッチドッグタイマを診断するために、ＣＰＵへのリセット信号を診断時のみポートに切り換えて診断をおこなうものが知られている。
【０００３】
【特許文献１】
特開平５−２１６７１１号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、特開平５−２１６７１１号公報に記載されている方法では、リセット信号をポート側に切り換えているときにＣＰＵの暴走が発生した場合、ＣＰＵのリセット端子を操作することができなくなるため、復帰が不可能となるという問題があった。
【０００５】
本発明の目的は、リセット信号のポートへの切り換えを行うことなく、ウォッチドッグタイマの診断を行うことによって、診断中のＣＰＵ暴走時においても、ウォッチドッグタイマが正常に動作していれば復帰が可能となる電子制御装置を提供することにある。
【０００６】
【課題を解決するための手段】
（１）上記目的を達成するために、本発明は、マイクロコンピュータと、このマイクロコンピュータからのプログラムランニング信号に基づいて、前記マイクロコンピュータの異常状態を検出するウォッチドッグタイマを有する電子制御装置において、前記マイクロコンピュータは、前記マイクロコンピュータから前記ウォッチドッグタイマに供給されるプログラムランニング信号が停止した際に、前記ウォッチドッグタイマが前記マイクロコンピュータに対してリセット動作をしたか否かを判定することでウォッチドッグタイマの故障診断をおこなうようにしたものである。
かかる構成により、リセット信号のポートへの切り換えを行うことなく、ウォッチドッグタイマの診断を行うことによって、診断中のＣＰＵ暴走時においても、ウォッチドッグタイマが正常に動作していれば復帰が可能となる。
【０００７】
（２）上記（１）において、好ましくは、前記マイクロコンピュータは、前記ウォッチドッグタイマがリセット動作をしたかしないかの判定を、記憶装置に書き込んだデータを用いて判断するようにしたものである。
【０００８】
（３）上記（２）において、好ましくは、前記記憶装置に書き込んだデータは、前記プログラムランニング信号の停止前に前記記憶装置に書き込むようにしたものである。
【０００９】
（４）上記（１）において、好ましくは、前記マイクロコンピュータは、前記ウォッチドッグタイマがリセット動作をしたかしないかの判定を、前記マイクロコンピュータがプログラムランニング信号の停止後の規定期間中にリセットがかからないことで判断するようにしたものである。
【００１０】
【発明の実施の形態】
以下、図１〜図４を用いて、本発明の一実施形態による電子制御装置の構成及び動作について説明する。
最初に、図１を用いて、本実施形態による電子制御装置のシステム構成について説明する。
図１は、本発明の一実施形態による電子制御装置の構成を示すシステム構成図である。
【００１１】
電子制御装置１は、マイクロコンピュータ（ＣＰＵ）２と、ウォッチドッグタイマ３と、電源回路４と、ＥＥＰＲＯＭ５と、警告ランプ駆動用ドライバ６とを備えている。また、電子制御装置１の外部には、電源９と、電源スイッチ８と、警告ランプ７とが接続される。
【００１２】
電源スイッチ８が投入されると、電源９からの電圧に基づいて、電源回路４のレギュレータにより一定電圧が生成され、ＣＰＵ２と、、ウォッチドッグタイマ３と、ＥＥＰＲＯＭ５とに供給される。ウォッチドッグタイマ３が出力するリセット信号ＲＥＳは、ＣＰＵ２に入力する。また、ＣＰＵ２が出力するプログラムランニング（Ｐ−ＲＵＮ）信号は、ウォッチドッグタイマ３に入力する。
【００１３】
次に、図２を用いて、本発明の一実施形態による電子制御装置におけるウォッチドッグタイマの正常時の動作について説明する。
図２は、本発明の一実施形態による電子制御装置におけるウォッチドッグタイマの正常時の動作を示すタイムチャートである。図２において横軸は時間を示している。図２（Ａ）は電源回路４の出力電圧を示している。図２（Ｂ）はウォッチドッグタイマ３が出力するリセット信号ＲＥＳを示している。図２（Ｃ）はウォッチドッグタイマ３が出力するＰ−ＲＵＮ信号を示している。図２（Ｄ）は警告ランプ７の動作状態を示している。図２（Ｅ）はＣＰＵ２の内部のＲＯＭのデータの内容を示している。図２（Ｆ）はＥＥＰＲＯＭ５のデータを示している。
【００１４】
図２（Ａ）に示すように、電源スイッチ８が投入されると、電源回路４はレギュレータにより制御用定電源電圧をＣＰＵ２，ウォッチドッグタイマ３，ＥＥＰＲＯＭ５に供給する。ウォッチドッグタイマ３は、制御用定電源電圧値が所定値を超えた時点からＣＰＵへの発振子出力が安定するまでの間（時刻ｔ１の前まで）、図２（Ｂ）に示すように、リセット信号ローレベルを出力する。
【００１５】
次に、時刻ｔ１において、図２（Ｂ）に示すように、リセット信号立上がるとＣＰＵ２は正常起動し、Ｐ−ＲＵＮ信号をウォッチドッグタイマ３に出力し続ける。
【００１６】
時刻ｔ２において、ＣＰＵ２は、図２（Ｅ）及び図２（Ｆ）に示すように、ＣＰＵ２の内部のＲＯＭに記憶されたデータ（この例では、「＄５５」というデータ）をＥＥＰＲＯＭ５に書込む。
【００１７】
書込みが終了すると、時刻ｔ３において、ＣＰＵ２は、図２（Ｃ）に示すように、Ｐ−ＲＵＮ信号を停止させる。これにより、時刻ｔ４において、ウォッチドッグタイマ３は、図２（Ｂ）に示すように、リセット信号ローレベルを出力し、ＣＰＵ２はリセット状態となる。
【００１８】
時刻ｔ５において、図２（Ｂ）に示すように、再び、リセット信号立上がると、ＣＰＵ２が再度正常に復帰し、図２（Ｃ）に示すように、Ｐ−ＲＵＮ信号を出力し始める。
【００１９】
そして、時刻ｔ６において、ＣＰＵ２は、リセット前に書き込んだＥＥＰＲＯＭ５の内部に記憶されているデータを読み出し、ＣＰＵ２の内部の書き込み元であるＲＯＭデータと比較する。比較した結果、データが合致した場合、時刻ｔ７において、図２（Ｆ）に示すように、ＥＥＰＲＯＭ５の書き込みデータをクリアし（＄ＦＦにし）、ウォッチドッグタイマ３の動作診断を終了する。これによって、ウォッチドッグタイマ３が正常に動作していることを診断できる。
【００２０】
次に、図３を用いて、本発明の一実施形態による電子制御装置におけるウォッチドッグタイマの異常時の動作について説明する。
図３は、本発明の一実施形態による電子制御装置におけるウォッチドッグタイマの異常時の動作を示すタイムチャートである。図３の縦軸及び横軸は、図２と同様である。
【００２１】
図３（Ａ）に示すように、電源スイッチ８が投入されると、電源回路４はレギュレータにより制御用定電源電圧をＣＰＵ２，ウォッチドッグタイマ３，ＥＥＰＲＯＭ５に供給する。ウォッチドッグタイマ３は、制御用定電源電圧値が所定値を超えた時点からＣＰＵへの発振子出力が安定するまでの間（時刻ｔ１の前まで）、図３（Ｂ）に示すように、リセット信号ローレベルを出力する。
【００２２】
次に、時刻ｔ１において、図３（Ｂ）に示すように、リセット信号立上がるとＣＰＵ２は正常起動し、Ｐ−ＲＵＮ信号をウォッチドッグタイマ３に出力し続ける。
【００２３】
時刻ｔ２において、ＣＰＵ２は、図３（Ｅ）及び図２（Ｆ）に示すように、ＣＰＵ２の内部のＲＯＭに記憶されたデータをＥＥＰＲＯＭ５に書込む。
【００２４】
書込みが終了すると、時刻ｔ３において、ＣＰＵ２は、図３（Ｃ）に示すように、Ｐ−ＲＵＮ信号を停止させる。ここまでの動作は、正常時の動作と同様である。Ｐ−ＲＵＮ信号が停止すると、ウォッチドッグタイマ３が正常な場合には、ウォッチドッグタイマ３は、図２（Ｂ）に示したように、リセット信号ローレベルを出力し、ＣＰＵ２はリセット状態とする。
【００２５】
しかしながら、ウォッチドッグタイマ３が故障しているため、時刻ｔ４においても、図３（Ｂ）に示すように、ウォッチドッグタイマ３はリセット信号を出力することなく、時刻ｔ５においても、ＣＰＵ２は、図３（Ｃ）に示すように、リセット信号の立上がりが出力されないため、Ｐ−ＲＵＮ信号の出力停止を継続している。
【００２６】
そして、図３（Ｄ）に示すように、Ｐ−ＲＵＮ信号停止から規定時間以上経過した時点（時刻ｔ６）において、ＣＰＵ２は、警告ランプ駆動用ドライバ６にＯＮ信号ハイレベルを出力し、警告ランプ７を点灯させることによって、ウォッチドッグタイマが故障していることを知らせることが可能となる。
【００２７】
次に、図４を用いて、本発明の一実施形態による電子制御装置の制御動作について説明する。
図４は、本発明の一実施形態による電子制御装置の制御動作を示すフローチャートである。
【００２８】
電源スイッチ８により電源が投入され、リセット信号の立ち上がりを検出することにより、ステップｓ１０において、ＣＰＵ２は、リセットルーチンとして、初期設定プログラムを実行する。
【００２９】
そして、ステップｓ２０において、ＣＰＵ２は、一定周期のＰ−ＲＵＮ信号出力を開始する。
【００３０】
次に、ステップｓ３０において、ＣＰＵ２は、ＥＥＰＲＯＭ５の所定アドレスからデータ読み出しを行い、ステップｓ４０において、ＣＰＵ２は、その値が、例えば＄５５か否かを判定する。読み出したデータが＄５５の場合にはステップｓ１００に進み、＄５５でない場合にはステップｓ５０に進む。
【００３１】
図２の時刻ｔ２の時点では、ＥＥＰＲＯＭ５のデータ初期値は＄ＦＦであるため、ステップｓ５０において、ＣＰＵ２は、ＥＥＰＲＯＭ５の所定アドレスに＄５５の書き込みを行う。
【００３２】
次に、ステップｓ６０において、ＣＰＵ２は、Ｐ−ＲＵＮ信号を停止させ、規定時間中にウォッチドッグタイマによるリセットが発生するのを待つ。リセット信号の発生を監視するため、タイマを起動して、ステップｓ７０において、ＣＰＵ２は、タイマに＋１を加算する。そして、ステップｓ７０において、ＣＰＵ２はタイマの値が規定値を超えたか否かを判定する。越えない場合にはステップｓ７０に戻り、越えた場合にはステップｓ９０に進。
【００３３】
ここで正常動作として、規定時間以内に、ウォッチドッグタイマによるリセットが発生した場合は、破線に示すように、ステップｓ１０に戻り、再度ＣＰＵ２の初期設定（ステップｓ１０），Ｐ−ＲＵＮ信号出力（ステップｓ２０），ＥＥＰＲＯＭ５の所定データ読み出し（ステップｓ３０），データ比較（ステップｓ４０）を実行する。
【００３４】
ステップｓ４０の判定において、ここでは、ＥＥＰＲＯＭ５読み出しデータは＄５５となっているので、ステップｓ１００に進み、ＣＰＵ２は、ＥＥＰＲＯＭ５の所定データをクリアしてウォッチドッグタイマ故障診断判定制御は終了となる。なお、ここまでのフロー中のどの時点でＣＰＵの暴走が起こった場合でも、ＣＰＵ２はウォッチドッグタイマのリセット信号を検出できる構成となっている。
【００３５】
一方、ウォッチドッグタイマの故障時は、ステップｓ６０におけるＰ−ＲＵＮ信号停止のあとリセットが発生しないため、ステップｓ７０タイマの加算を繰り返し、ステップｓ８０の判定により、規定値を超えた時点で、ステップｓ９０において、ＣＰＵ２は、警告ランプ７を点灯させてウォッチドッグタイマの故障を知らせ終了となる。
【００３６】
なお、以上の説明では、データを書き込む記憶装置として、ＥＥＰＲＯＭを用いているが、ＲＡＭを用いることもできる。
【００３７】
また、故障診断の結果は、警告ランプ７により表示しているが、他の制御装置や表示装置に出力するようにしてもよく、故障診断の結果を他の制御装置や表示装置に通信にて伝達することができる。また、故障診断の結果を記憶装置に記憶させておくこともできる。
【００３８】
以上説明したように、本実施形態によれば、リセット信号の切り換えを行うことなくウォッチドッグタイマの診断をおこなうことができるため、診断中にＣＰＵが暴走した場合でも、ウォッチドッグタイマが正常であれば、確実に復帰することができる。
【００３９】
【発明の効果】
本発明によれば、リセット信号のポートへの切り換えを行うことなく、ウォッチドッグタイマの診断を行うことによって、診断中のＣＰＵ暴走時においても、ウォッチドッグタイマが正常に動作していれば復帰が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態による電子制御装置の構成を示すシステム構成図である。
【図２】本発明の一実施形態による電子制御装置におけるウォッチドッグタイマの正常時の動作を示すタイムチャートである。
【図３】本発明の一実施形態による電子制御装置におけるウォッチドッグタイマの異常時の動作を示すタイムチャートである。
【図４】本発明の一実施形態による電子制御装置の制御動作を示すフローチャートである。
【符号の説明】
１…電子制御装置
２…ＣＰＵ
３…ウォッチドッグタイマ
４…電源回路
５…ＥＥＰＲＯＭ
６…警告ランプ駆動用ドライバ
７…警告ランプ
８…電源スイッチ
９…電源
【図１】
2005025290.tif 000003
【図２】
2005025290.tif 000004
【図３】
2005025290.tif 000005
【図４】
2005025290.tif 000006