(57)【要約】【課題】本発明は、半導体集積回路への搭載が可能な小さなキャパシタンスで負帰還動作を安定化し、製造コストを低減することが可能なスイッチング電源回路を提供することを目的とする。【解決手段】本発明のスイッチング電源回路は、直流出力電圧を出力する電源出力端子１２と誤差増幅回路１６の入力との間にスイッチド・キヤパシタ回路１９が設けられており、直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路１６からの出力信号と基準信号とがパルス幅変調回路１９において比較され、パルス幅変調回路１５の出力信号により電圧変換部１２が入力電圧に対して所定の期間を有して連続的にオン／オフ動作するよう構成されている。【選択図】図１
2005333796.tif 000002
【特許請求の範囲】
【請求項１】
コイルにエネルギーを蓄積し、蓄積したエネルギーを前記コイルから放出するチョッピング動作を行って所定の直流出力電圧を出力するスイッチング電源回路であって、
前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、
前記誤差増幅回路の入力端子と出力端子との間に接続された第１のコンデンサと、
傾斜波形を有する基準信号と前記誤差増幅回路の出力信号とを比較してＰＷＭ信号を出力するパルス幅変調回路と、
少なくとも前記コイルと、前記コイルから放出したエネルギーを平滑する第２のコンデンサを含み、前記ＰＷＭ信号に応じた前記チョッピング動作を行って、前記所定の直流出力電圧を電源出力端子に出力する電圧変換部と、
前記電源出力端子と前記誤差増幅回路の入力端子との間に設けられたスイッチド・キャパシタ回路と、
を具備することを特徴とするスイッチング電源回路。
【請求項２】
前記スイッチド・キャパシタ回路の入出力の端子間に第３のコンデンサを設けた請求項１記載のスイッチング電源回路。
【請求項３】
前記基準信号が基準信号発生回路で生成された三角波信号又はのこぎり波信号である請求項１または請求項２記載のスイッチング電源回路。
【請求項４】
前記スイッチド・キャパシタ回路のサンプリング信号を前記基準信号と連動させるよう構成された請求項１または請求項２記載のスイッチング電源回路。
【請求項５】
前記基準信号を分周する分周回路をさらに具備し、前記分周回路の出力信号で前記スイッチド・キャパシタ回路をサンプリング動作させるように構成された請求項１または請求項２記載のスイッチング電源回路。
【請求項６】
コイルにエネルギーを蓄積し、蓄積したエネルギーを前記コイルから放出するチョッピング動作を行って所定の直流出力電圧を出力するスイッチング電源回路を集積化した半導体装置であって、
前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、
前記誤差増幅回路の入力端子と出力端子との間に接続された第１のコンデンサと、
傾斜波形を有する基準信号と前記誤差増幅回路の出力信号とを比較してＰＷＭ信号を出力するパルス幅変調回路と、
少なくとも前記コイルと、前記コイルから放出したエネルギーを平滑する第２のコンデンサを含み、前記ＰＷＭ信号に応じた前記チョッピング動作を行って、前記所定の直流出力電圧を電源出力端子に出力する電圧変換部と、
前記電源出力端子と前記誤差増幅回路の入力端子との間に設けられたスイッチド・キャパシタ回路とを具備し、
少なくとも前記誤差増幅回路、前記第１のコンデンサ、前記パルス幅変調回路及び前記スイッチド・キャパシタ回路を１つの半導体基板内に形成していることを特徴とする半導体装置。
【請求項７】
前記スイッチド・キャパシタ回路の入出力の端子間に接続される第３のコンデンサを前記半導体基板内に形成した請求項６記載の半導体装置。
【請求項８】
前記基準信号が基準信号発生回路で生成された三角波信号又はのこぎり波信号である請求項６または請求項７記載の半導体装置。
【請求項９】
前記スイッチド・キャパシタ回路のサンプリング信号を前記基準信号と連動させるように構成された請求項６または請求項７記載の半導体装置。
【請求項１０】
前記基準信号を分周する分周回路をさらに具備し、前記分周回路の出力信号で前記スイッチド・キャパシタ回路をサンプリング動作させるように構成された請求項６または請求項７記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源回路に関するものであって、特に半導体装置内に集積化可能なスイッチング電源回路に関するものである。
【背景技術】
【０００２】
近年、携帯電話やデジタルスチルカメラ等の携帯型電子機器において、さらなる小型化・軽量化・低コスト化が求められており、これらの携帯型電子機器の電源回路としては、半導体集積回路により構成されたスイッチング電源回路が用いられている。図７は従来技術によるスイッチング電源回路の構成を示すブロック図である。
【０００３】
以下、図面を参照しながら従来技術によるスイッチング電源回路について説明する。
図７に示した従来のスイッチング電源回路は、直流電圧が入力される電源入力端子１と所定の直流出力電圧を出力する出力端子２とが電圧変換部３に設けられており、電圧変換部３がパワートランジスタ５３、コイル５４、ダイオード５５及び出力平滑コンデンサ５６で構成されている。また、このスイッチング電源回路には、プリドライブ回路４、パルス幅変調回路５、誤差増幅回路６、基準電圧を発生する基準電圧回路７、基準信号を発生する基準信号発生回路８、及び出力電圧設定抵抗５０，５１が設けられている。なお、誤差増幅回路６の入出力間にはコンデンサ５２が接続されている。このように構成された従来のスイッチング電源回路は、負帰還動作により出力端子２から安定した直流出力電圧が出力される。
【特許文献１】特許第３１９０９１４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図７のように構成された従来のスイッチング電源回路における負帰還動作について図８を用いて説明する。図８は、前述のように構成された従来のスイッチング電源回路における利得と位相との関係を示す周波数特性図である。
【０００５】
従来のスイッチング電源回路において、直流出力電圧が出力電圧設定抵抗５０及び５１により分圧されて、直流出力電圧に比例した検出電圧が検出される。この検出電圧と基準電圧回路７からの基準電圧が誤差増幅回路６において比較される。検出電圧が基準電圧より高いとき、誤差増幅回路６の出力電圧は低下する。低下した誤差増幅回路６の出力電圧は、パルス幅変調回路５に入力され、基準信号発生回路８の基準信号と比較される。この場合には、誤差増幅回路６の出力電圧が基準信号発生回路８の基準信号より低くなるため、パルス幅変調回路５は電圧変換部３のパワートランジスタ５３の導通時間が短くなるパルス信号を、プリドライブ回路４を介して電圧変換部３に出力する。この結果、電圧変換部３の電源出力端子２に発生する直流出力電圧は低下する。
【０００６】
一方、検出電圧が基準電圧より低いとき誤差増幅回路６の出力電圧は上昇する。上昇した誤差増幅回路６の出力電圧は、パルス幅変調回路５に入力され、基準信号発生回路８の基準信号と比較される。この場合には、誤差増幅回路６の出力電圧が基準信号発生回路８の基準信号より高くなるため、パルス幅変調回路５はパワートランジスタ５３の導通時間が長くなるパルス信号を出力する。この結果、電圧変換部３の出力端子２に発生する直流出力電圧は上昇する。このようにスイッチング電源回路は、直流出力電圧の検出電圧と、基準電圧との誤差が小さくなるように直流出力電圧をレベル制御する負帰還動作を行って、直流出力電圧が所定の値になるように安定化される。
【０００７】
以下、負帰還動作の安定性について、図７及び図８を用い説明する。図７において、誤差増幅回路６の入出力間にはコンデンサ５２が接続されている。このコンデンサ５２は帰還容量として機能し、誤差増幅回路６は積分型の増幅回路となる。図８において、帰還容量が異なった場合の２つの周波数特性曲線を示し、利得・位相特性１は利得・位相特性２より帰還容量を大きく設定した場合を示す特性図である。
以下、誤差増幅回路６の入出力間の帰還容量が小さく、図８において破線で示す利得・位相特性２の場合について説明する。この場合、カットオフ周波数ｆｃ（ポールＰ２）以下の周波数では、裸利得（負帰還をしない状態の利得）で増幅動作を行う。一方、カットオフ周波数ｆｃ（ポールＰ２）を超える周波数では周波数が高くなるにしたがい−６ｄＢ／オクターブの割合で利得が低下している。誤差増幅回路６の利得が０ｄＢ（１倍の増幅度）になる周波数をゼロクロス周波数ｆｚ０とすると、このゼロクロス周波数ｆｚ０においてはキャパシタンスＣ２（帰還容量）を有するコンデンサ５２のインピーダンス１／（２π×ｆｚ０×Ｃ２）と誤差増幅回路６の入力に接続される入力抵抗Ｚｉの値が等しくなっている。このゼロクロス周波数ｆｚ０より高い周波数の時には、誤差増幅回路６は減衰器として機能する。ここで誤差増幅回路６の入力に接続される入力抵抗Ｚｉは、抵抗５０，５１との並列抵抗で考えれば良いので、利得・位相特性２の場合のゼロクロス周波数ｆｚ０は下記式（１）で表すことができる。
【０００８】
ｆｚ０＝１／（２π×Ｚｉ×Ｃ２）                                （１）
【０００９】
一方、電圧変換部３におけるインダクタンスＬ１を有するコイル５４とキャパシタンスＣ１を有する出力平滑コンデンサ５６で決定される共振周波数ｆＬにおいて、２次のＬＣフィルターが生成される。共振周波数ｆＬを下記式（２）に示す。
【００１０】
ｆＬ＝１／（２π×√（Ｌ１×Ｃ１））                            （２）
【００１１】
この利得特性と位相特性が図８に破線で示す利得・位相特性２である。図８においては、利得がゼロｄＢになる周波数をゼロクロス周波数ｆｚ０として表示している。
位相特性は、カットオフ周波数ｆｃ（ポールＰ２）の１／１０より大きな周波数になると、位相が進み始めて、カットオフ周波数ｆｃでは４５°の進み位相になり、カットオフ周波数ｆｃ（ポールＰ２）の１０倍の周波数では略９０°の進み位相となる。
上記の利得・位相特性２に示すような特性を有し、共振周波数ｆＬがゼロクロス周波数ｆｚ０より小さいと、以下のような問題が生じる。
パルス幅変調回路５は、基準信号発生回路８の出力信号と、誤差増幅回路６の出力信号とを比較した比較誤差に応じてパルス幅を制御するＰＷＭ信号を生成する。そのＰＷＭ信号をプリドライブするプリドライブ回路４を介してパワートランジスタ５３をチョッピング動作させる。このとき生じたチョッピング信号が、電圧変換部３を構成するコイル５４とコンデンサ５６によって平滑された直流出力電圧に変換される。チョッピン動作を行った際に共振周波数ｆＬの周波数でリンギング現象が生じる。このリンギング現象で生じたリンギング信号は、誤差増幅回路６において更に増幅される。そして、パルス幅変調回路５は、増幅したリンギング信号と基準信号とを比較して、チョッピング信号を生成することになる。従って、チョッピング動作する度にリンギング現象を起こすと、発振現象と類似した現象を起こすことになり、回路全体の動作が不安定になる。
【００１２】
この問題を解決するためには、コンデンサ５２のキャパシタンスＣ２を大きく設定し、ゼロクロス周波数をｆｚ０からｆｚ１へと低い周波数に変更し、ｆｚ１＜ｆＬが成立するように、図８に実線により示した位相・利得特性１のように設定する。図８に示すような位相・利得特性１であれば、誤差増幅回路６は共振周波数ｆＬ時の利得が０ｄＢ以下、即ち減衰器として機能している。このため、負帰還経路の回路動作の安定化が図られている。負帰還動作の安定化を目的とし、例えば日本国の特許第３１９０９１４号明細書には、その図７に誤差増幅回路の入出間に位相補正回路を設けた積分型誤差増幅回路を構成したものが開示されている。
【００１３】
しかしながら、携帯電話やデジタルスチルカメラなどの携帯型機器内で使用される半導体集積回路には小型化・軽量化と同時に高速に情報処理を可能にする高速化が求められ、更に低コスト化も求められている。したがって、スイッチング電源回路においても小型化・軽量化、高速化、及び低コスト化が必要とされている。スイッチング電源回路において、出力負荷電流と部品の実装スペースの制約から一般的にコイル５４のインダクタンスＬ１は４７μＨ以下であり、出力平滑コンデンサ５６のキャパシタンスＣ１も４７μＦ以下である。これにより、共振周波数ｆＬは４ＫＨｚ程度になる。また、従来のスイッチング電源回路の負帰還動作を安定化するため、積分型誤差増幅回路でのゼロクロス周波数ｆｚ１には、ｆｚ１＜４ｋＨｚの関係が必要である。
【００１４】
例えば、誤差増幅回路６の入力抵抗Ｚｉの値を１００ｋΩ程度とすると、式（１）より、コンデンサ５２のキャパシタンスＣ２は４００ｐＦ程度となり、非常に大きな帰還容量が必要となる。半導体集積回路へ搭載可能なキャパシタンスは、一般的に最大でも５０ｐＦである。それより大きな容量の場合にはパッケージの外部に接続する構成が採用される。従って、このような大きな帰還容量はスイッチング電源回路を集積化した半導体集積回路において外付け部品の増加を招くという問題がある。
また、回路全体を安定動作させるためには、周波数の高い領域で利得特性を低下させる必要があるため、高域周波数の領域での過渡的な応答性が劣化するという問題も発生する。
更に、出力負荷電流や部品スペースが携帯型電子機器毎に異なり、コイル５４のインダクタンスＬ１と出力平滑コンデンサ５６のキャパシタンスＣ１が電子機器毎に変更されるため、共振周波数ｆＬが電子機器毎に異なっている。従って、帰還容量を電子機器毎に最適化する必要があるため、最適化した半導体集積回路を開発する時間が電子機器の開発期間を遅らせる要因となっていた。
本発明は、前述の従来技術によるスイッチング電源回路における問題を解決することを目的として、半導体集積回路への搭載が可能な小さなキャパシタンスで負帰還動作を安定化し、製造コストを低減することが可能なスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記の目的を達成するために、本発明に係る第１の観点のスイッチング電源回路は、
コイルにエネルギーを蓄積し、蓄積したエネルギーを前記コイルから放出するチョッピング動作を行って所定の直流出力電圧を出力するスイッチング電源回路であって、
前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、
前記誤差増幅回路の入力端子と出力端子との間に接続された第１のコンデンサと、
傾斜波形を有する基準信号と前記誤差増幅回路の出力信号とを比較してＰＷＭ信号を出力するパルス幅変調回路と、
少なくとも前記コイルと、前記コイルから放出したエネルギーを平滑する第２のコンデンサを含み、前記ＰＷＭ信号に応じた前記チョッピング動作を行って、前記所定の直流出力電圧を電源出力端子に出力する電圧変換部と、
前記電源出力端子と前記誤差増幅回路の入力端子との間に設けられたスイッチド・キャパシタ回路と、を具備する。このように構成された本発明のスイッチング電源回路は、スイッチド・キャパシタ回路が値の大きな入力抵抗として機能するため、負帰還ループの伝達特性であるゼロクロス周波数を十分に低くすることができ、小さな帰還容量で負帰還動作を安定化することができる。そのため、帰還容量を含むスイッチング電源回路を集積化することが可能である。
【００１６】
また、本発明に係る第２の観点のスイッチング電源回路は、前述の第１の観点の前記スイッチド・キャパシタ回路の入出力の端子間に第３のコンデンサを設けてもよい。このように構成された本発明のスイッチング電源回路は、負帰還動作を安定にするとともに、高域周波数の過渡応答性を改善することができる。
また、本発明に係る第３の観点のスイッチング電源回路は、前述の第１の観点又は第２の観点の前記基準信号が基準信号発生回路で生成される三角波信号又はのこぎり波信号であってもよい。
【００１７】
また、本発明に係る第４の観点のスイッチング電源回路は、前述の第１の観点又は第２の観点の前記スイッチド・キャパシタ回路のサンプリング周波数を前記基準信号と連動させる構成でもよい。このように構成された本発明のスイッチング電源回路は、基準信号の周波数を変化させることにより、ゼロクロス周波数を自由に設定することができる。
さらに、本発明に係る第５の観点のスイッチング電源回路は、前述の第１の観点又は第２の観点の前記基準信号を分周する分周回路をさらに具備し、前記分周回路の出力信号で前記スイッチド・キャパシタ回路をサンプリング動作させるように構成してもよい。このように構成された本発明のスイッチング電源回路は、基準信号の周波数を低下しなくても、スイッチド・キャパシタ回路のサンプリング周波数を分周回路の分周比の割合で低下させることができ、負荷変動に対する応答性を犠牲にせずに、負帰還動作の発振対策を容易に行うことができる。
【００１８】
前述の目的を達成するために、本発明に係る第６の観点の半導体装置は、
コイルにエネルギーを蓄積し、蓄積したエネルギーを前記コイルから放出するチョッピング動作を行って所定の直流出力電圧を出力するスイッチング電源回路を集積化した半導体装置であって、
前記直流出力電圧と基準電圧との誤差を増幅する誤差増幅回路と、
前記誤差増幅回路の入力端子と出力端子との間に接続された第１のコンデンサと、
傾斜波形を有する基準信号と前記誤差増幅回路の出力信号とを比較してＰＷＭ信号を出力するパルス幅変調回路と、
少なくとも前記コイルと、前記コイルから放出したエネルギーを平滑する第２のコンデンサを含み、前記ＰＷＭ信号に応じた前記チョッピング動作を行って、前記所定の直流出力電圧を電源出力端子に出力する電圧変換部と、
前記電源出力端子と前記誤差増幅回路の入力端子との間に設けられたスイッチド・キャパシタ回路とを具備し、
少なくとも前記誤差増幅回路、前記第１のコンデンサ、前記パルス幅変調回路及び前記スイッチド・キャパシタ回路を１つの半導体基板内に形成している。このように構成された本発明の半導体装置におけるスイッチング電源回路は、スイッチド・キャパシタ回路内に構成されたコンデンサと第１のコンデンサとの整合性が良好なため、負帰還ループの周波数特性を製造ばらつきの影響を受けずに設定することができる。その一方で、スイッチド・キャパシタ回路が値の大きな入力抵抗として機能し、小さな帰還容量で負帰還動作を安定化することができ、均一な特性のスイッチング電源回路を製造することができる。従って、このスイッチング電源用の半導体装置は、製造ばらつきが少なく、製造コストを低減することができる。
また、本発明に係る半導体装置によれば、前述の本発明のスイッチング電源回路を集積化することにより、均一な特性のスイッチング電源回路を提供することができると共に、スイッチド・キャパシタ回路の作用により、誤差増幅回路の入力抵抗を非常に大きくすることが可能となり、ゼロクロス周波数を低域周波数側へ移行することが可能となり、直流出力電圧を安定化するための負帰還動作を安定にすることができる。なお、本発明において、低域周波数とは、相対的に低い周波数であって、目安として１ｋＨｚ以下の周波数をいう。
さらに、本発明に係る半導体装置は、基準信号を分周する分周回路を具備し、前記分周回路の出力信号でスイッチド・キャパシタ回路をサンプリング動作させるように構成してもよい。このように構成された本発明の半導体装置は、基準信号の周波数を低下しなくても、スイッチド・キャパシタ回路のサンプリング周波数を分周回路の分周比の割合で低下させることができ、負荷変動に対する応答性を犠牲にせずに、負帰還動作の発振対策を容易に行うことができる。
【発明の効果】
【００１９】
本発明に係るスイッチング電源回路において、スイッチド・キャパシタ回路に並列に接続されたコンデンサは、誤差増幅回路の入力インピーダンスを高域周波数において小さくすることができ、高域周波数での過渡応答性を向上することができる。なお、高域周波数とは、相対的に高い周波数であって、目安として１００ｋＨｚ以上の周波数をいう。
本発明に係るスイッチング電源回路において、スイッチド・キャパシタ回路のサンプリング周波数は基準信号と連動しているため、基準信号の周波数を変化させることにより、ゼロクロス周波数を自由に設定することができる。
【００２０】
本発明に係るスイッチング電源回路よれば、半導体集積回路に搭載できる小容量で安定な負帰還動作を行うことができ、高域周波数における良好な過渡応答性の向上と、製造コストの低減化を図ることができる。
本発明によれば、小型軽量で信頼性の高いスイッチング電源回路を提供することが可能となる。
本発明に係るスイッチング電源回路によれば、スイッチド・キャパシタ回路により、誤差増幅回路の入力抵抗を非常に大きくすることが可能となり、誤差増幅回路の入力端子と出力端子の間に接続される帰還容量の値を小さくしても、ゼロクロス周波数を低い周波数に設定することが可能となり、帰還容量を含むスイッチング電源回路を半導体装置へ集積化することを可能にする。
【００２１】
また、本発明に係るスイッチング電源回路において、スイッチド・キャパシタ回路に並列に接続されたコンデンサは、高域周波数における入力インピーダンスを小さくし、高域周波数での過渡応答性を向上することができる。また、スイッチド・キャパシタ回路のサンプリング周波数は基準信号と連動しているので、基準信号の周波数を変化させることにより、ゼロクロス周波数を自由に設定することができる。
さらに、本発明の半導体装置によれば、上記効果を有するスイッチング電源回路が集積化されているため、量産する時の製造ばらつきが小さくて、安定に動作する、小型軽量のスイッチング電源回路を提供することが可能となる。
発明の新規な特徴は添付の請求の範囲に特に記載したものに他ならないが、構成及び内容の双方に関して本発明は、他の目的や特徴と合わせて図面と共に以下の詳細な説明を読むことにより、より良く理解され評価されるであろう。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係るスイッチング電源回路の好適な実施の形態を添付の図面を参照にしつつ詳細に説明する。
【００２３】
《実施の形態１》
図１は本発明に係る実施の形態１のスイッチング電源回路の構成を示すブロック図である。図２は本発明に係る実施の形態１のスイッチング電源回路の利得・位相特性を示す周波数特性図である。
【００２４】
図１に示すように、実施の形態１のスイッチング電源回路は、直流電圧が入力される電源入力端子１１と、所定値に安定化した直流出力電圧を出力する電源出力端子１２とが設けられており、これらの電源入力端子１１と電源出力端子１２がパワートランジスタ６６、コイル６７、ダイオード６８及び出力平滑コンデンサ６９で構成される電圧変換部１３に設けられている。また、このスイッチング電源回路には、パワートランジスタ６６をパルス幅変調したパルスでオン／オフ動作（チョッピング動作）させる駆動信号制御部１０が設けられている。駆動信号制御部１０は、プリドライブ回路１４、パルス幅変調回路１５、誤差増幅回路１６、基準電圧を発生する基準電圧回路１７、基準信号を発生する基準信号発生回路１８、出力電圧設定抵抗６０，６１、及びスイッチド・キャパシタ回路１９を有して構成されている。
【００２５】
図１に示すように、誤差増幅回路１６の入出力間にはキャパシタンスＣ２を有するコンデンサ６５が設けられている。基準信号発生回路１８が生成する基準信号は、三角波又はのこぎり波のような傾斜波形を有する信号であり、所定の周波数で繰り返される。
スイッチド・キャパシタ回路１９は、出力電圧設定抵抗６０，６１の接続点と誤差増幅回路１６の一方の反転入力端子との間に設けられており、サンプリング周波数ｆｓと同期してオン／オフ動作するスイッチ６２，６３と、キャパシタンスＣ３を有するコンデンサ６４で構成されている。ここで、サンプリング周波数ｆｓは基準信号発生回路１８から出力する基準信号の動作周波数に連動している。
【００２６】
また、図２において、ゼロクロス周波数ｆｚ１は、図１に示すスイッチド・キャパシタ回路１９のサンプリング信号のサンプリング周波数ｆｓと、コンデンサ６４のキャパシタンスＣ３とコンデンサ６５のキャパシタンスＣ２（帰還容量）とで決定される周波数である。また、ｆＬは電圧変換部１３のコイル６７のインダクタンスＬ１と出力平滑コンデンサ６９のキャパシタンスＣ１で決まる共振周波数である。図２において、ゼロクロス周波数ｆｚ１は共振周波数ｆＬよりも低い周波数領域に設定（ｆｚ１＜ｆＬ）されていることが必要である。
【００２７】
前記のように構成された実施の形態１のスイッチング電源回路の動作について説明する。
スイッチド・キャパシタ回路１９のサンプリング周波数ｆｓとコンデンサ６４のキャパシタンスＣ３で決定されるスイッチド・キャパシタ回路１９の等価抵抗Ｒは下記式（３）で表すことができる。
【００２８】
Ｒ＝１／（ｆｓ×Ｃ３）                                          （３）
【００２９】
従って、コンデンサ６４のキャパシタンスＣ３を小さな値に設定すれば、Ｚｉ＜＜Ｒに設定することが可能である。スイッチド・キャパシタ回路１９の等価抵抗Ｒと誤差増幅回路１６の帰還容量とによって、ゼロクロス周波数ｆｚ１を決定することができる。誤差増幅回路１６の利得が０ｄＢとなるゼロクロス周波数ｆｚ１では、コンデンサ６５のインピーダンス１／（２π×ｆｚ１×Ｃ２）と、等価抵抗Ｒとが等しい状態である。従って、ゼロクロス周波数ｆｚ１は、式（３）に基づいて下記式（４）により示すことができる。
【００３０】
ｆｚ１＝（１／２π）×（Ｃ３／Ｃ２）×ｆｓ                        （４）
【００３１】
スイッチド・キャパシタ回路１９のコンデンサ６４のキャパシタンスＣ３と誤差増幅回路１６の帰還容量であるコンデンサ６５のキャパシタンスＣ２の容量比を小さく設定すれば、ゼロクロス周波数ｆｚ１をコイル６７のインダクタンスＬ１と出力平滑コンデンサ６９のキャパシタンスＣ１で決まる共振周波数ｆＬよりも低い周波領域に設定することが容易に可能となる。図２に示すように、共振周波数ｆＬにおいて、誤差増幅回路１６の利得が０ｄＢ以下になっており、電圧変換部１３で発生するリンギング現象を減衰することができるため、スイッチング電源回路全体を安定に動作させることが可能となる。
【００３２】
実施の形態１のスイッチング電源回路においては、スイッチド・キャパシタ回路１９のコンデンサ６４のキャパシタンスＣ３と、誤差増幅回路1６の帰還容量とを小さな値で設計することが可能である。キャパシタンスの小さなコンデンサは、半導体基板に形成する時の平面形状が小さくなるため、半導体集積回路に搭載することは容易であり、実施の形態１のスイッチング電源回路は優れた経済性と安定性を有する。
【００３３】
なお、実施の形態１のスイッチング電源回路においては、少なくとも駆動信号制御部１０は半導体装置に集積化されており、パワートランジスタ６６及びダイオード６８は出力負荷の仕様に応じて半導体装置に集積化される。このため、小型軽量で信頼性の高い半導体装置を提供することができる。
【００３４】
実施の形態１のスイッチング電源回路は、直流出力電圧を入力電圧より降圧する降圧型のスイッチング電源回路について説明した。しかし、本発明はこのような構成に限定されるものではなく、直流出力電圧を入力電圧より昇圧させる昇圧型のスイッチング電源回路や、入力電圧に対して極性を反転した直流出力電圧（負の直流出力電圧）を出力する極性反転型のスイッチング電源回路においても適用することができる。
【００３５】
図３は実施の形態１のスイッチング電源回路の構成を適用した昇圧型スイッチング電源回路の構成を示すブロック図である。図４は実施の形態１のスイッチング電源回路の構成を適用した極性反転型のスイッチング電源回路の構成を示すブロック図である。図３及び図４において、駆動信号制御部１０は図１に示した降圧型のスイッチング電源回路と同じ構成である。図３に示す昇圧型のスイッチング電源回路の電圧変換部１３Ａは、駆動信号制御部１０の出力信号に応じてパワートランジスタＴｒ１がチョッピング動作を行う。そして、パワートランジスタＴｒ１がオンした時にエネルギーをコイルＬ１に蓄えて、パワートランジスタＴｒ１がオフした時に、ダイオードＤ１がコイルＬ１に蓄えられたエネルギーを整流して、昇圧した直流出力電圧を電源出力端子１２に出力している。
【００３６】
図４に示す極性反転型のスイッチング電源回路の電圧変換部１３Ｂは、駆動信号制御部１０の出力信号に応じてパワートランジスタＴｒ１がチョッピング動作を行う。そして、パワートランジスタＴｒ１がオンした時にエネルギーをコイルＬ１に蓄えて、パワートランジスタＴｒ１がオフした時に、ダイオードＤ１がコイルＬ１に蓄えられたエネルギーを整流して、負の直流出力電圧を電源出力端子１２に出力している。
【００３７】
《実施の形態２》
図５は本発明に係る実施の形態２のスイッチング電源回路の構成を示すブロック図である。
【００３８】
図５に示すように、実施の形態２のスイッチング電源回路は、前述の実施の形態１のスイッチング電源回路の構成にスイッチド・キャパシタ回路２９と並列にコンデンサ９０を設けた構成である。
実施の形態２のスイッチング電源回路は、直流電圧が入力される入力端子２１と所定の直流出力電圧を出力する出力端子２２が設けられており、これらの入力端子２１と出力端子２２がパワートランジスタ７６、コイル７７、ダイオード７８及び出力平滑コンデンサ７９で構成される電圧変換部２３に設けられている。また、このスイッチング電源回路には、パワートランジスタ７６をパルス幅変調したパルスでオン／オフ動作（チョッピング動作）させる駆動信号制御部２０が設けられている。駆動信号制御部２０は、プリドライブ回路２４、パルス幅変調回路２５、誤差増幅回路２６、基準電圧を発生する基準電圧回路２７、基準信号を発生する基準信号発生回路２８、出力電圧設定抵抗７０，７１、スイッチド・キャパシタ回路２９及びこのスイッチド・キャパシタ回路２９の入出力間に接続された容量Ｃ４を有するコンデンサ９０を有して構成されている。
【００３９】
図５に示すように、誤差増幅回路２６の入出力端を接続するように、すなわち誤差増幅回路２６と並列にキャパシタンスＣ２（帰還容量）を有するコンデンサ７５が設けられている。基準信号発生回路２８が生成する基準信号は、三角波又はのこぎり波のような傾斜を有する波形信号であり、所定の周波数で繰り返される。
スイッチド・キャパシタ回路２９は、出力電圧設定抵抗７０，７１の接続点と誤差増幅回路２６の一方の反転入力端子との間に設けられており、サンプリング周波数ｆｓと同期してオン／オフ動作するスイッチ７２，７３とキャパシタンスＣ３を有するコンデンサ７４で構成されている。
【００４０】
前述の実施の形態１におけるスイッチド・キャパシタ回路１９で説明したように、実施の形態２におけるスイッチド・キャパシタ回路２９は、入出力間のインピーダンスが等価的に抵抗値の大きな抵抗のように機能している。このため、積分増幅回路として機能する誤差増幅回路２６は高域周波数における応答性が悪くなる。しかし、コンデンサ９０をスイッチド・キャパシタ回路２９の入出力間に並列接続することにより、特に高域周波数に対する応答性が改善される。従って、実施の形態２のスイッチング電源回路は、直流出力電圧を安定化するための負帰還動作を安定にするとともに、高域周波数での過渡応答に対しても優れた特性を実現する。
また、実施の形態２のスイッチング電源回路は、半導体集積回路への搭載が容易であり、優れた経済性と安定性と過渡応答性を可能とする。
【００４１】
《実施の形態３》
前述した実施の形態１では、スイッチド・キャパシタ回路１９が抵抗として機能し、コンデンサ６４のキャパシタンスＣ３を小さくして大きな抵抗値の等価抵抗Ｒを得ている。これによって、高域周波数（特に共振周波数ｆＬ）における利得を低下させて、リンギング現象の影響を無くし、スイッチング電源回路の負帰還動作の安定化を図っている。しかしながら、コンデンサ６４のキャパシタンスを小さくするのにも限界があり、０．２ｐＦ以下のキャパシタンスにすると、配線材料に付随する配線容量が影響して、スイッチド・キャパシタ回路１９が本来機能を果たさなくなる。この結果、スイッチド・キャパシタ回路１９と帰還容量のみによって周波数特性を決定することができず、量産時の製造ばらつきによって発振するという不都合が生じる。このような問題を解決する実施の形態３のスイッチング電源回路を以下に説明する。
図６は本発明に係る実施の形態３のスイッチング電源回路の構成を示すブロック図である。
【００４２】
図６に示すように、実施の形態３のスイッチング電源回路は、前述の実施の形態１のスイッチング電源回路の構成に基準信号発生回路からの基準信号が入力されてスイッチド・キャパシタ回路を制御する分周回路４０を設けた構成である。
実施の形態３のスイッチング電源回路は、直流電圧が入力される入力端子３１と所定の直流出力電圧を出力する出力端子３２が設けられており、これらの入力端子３１と出力端子３２がパワートランジスタ８６、コイル８７、ダイオード８８及び出力平滑コンデンサ８９で構成される電圧変換部３３に設けられている。また、このスイッチング電源回路には、パワートランジスタ８６をパルス幅変調したパルスでオン／オフ動作（チョッピング動作）させる駆動信号制御部３０が設けられている。駆動信号制御部３０は、プリドライブ回路３４、パルス幅変調回路３５、誤差増幅回路３６、基準電圧を発生する基準電圧回路３７、基準信号を発生する基準信号発生回路３８、出力電圧設定抵抗８０，８１、スイッチド・キャパシタ回路３９及び分周回路４０を有して構成されている。
【００４３】
図６に示す実施の形態３においては、スイッチド・キャパシタ回路３９が分周回路４０の出力信号によってサンプリング動作を行う。実施の形態３におけるその他の点は、前述の図１に示す実施の形態１と同じであるため、実施の形態３においても前述の実施の形態１と同様に発振対策ができることは容易に理解できるであろう。そのためサンプリング動作について説明する。
【００４４】
分周回路４０は、基準信号発生回路３８の出力信号を所定の分周比で分周するため、サンプリング周波数ｆｓが基準信号発生回路３８からの基準信号との間に比例関係（ｆｓ∝ｆ）があり、基準信号の動作周波数ｆより低い周波数のサンプリング信号を生成することができる。これにより、前述の実施の形態１において示した式（３）から判るように、サンプリング周波数ｆｓが低下すると、それに反比例して等価抵抗Ｒを大きくすることができる。従って、スイッチド・キャパシタ回路３９のコンデンサ８４のキャパシタンスＣ３を比較的大きくしても、大きな値の等価抵抗Ｒを得ることができる。この結果、配線材料の配線容量の影響を受けずに等価抵抗Ｒを設定することができ、このスイッチング電源回路をプリント基板上に構成しても、半導体集積回路に集積化しても安定な回路動作を実現できる。
また、スイッチング電源回路としては、負荷変動による直流出力電圧の変動に応答してその直流出力電圧を安定化する負荷応答性が重要である。その負荷応答性は、ＰＷＭ制御する繰返し周波数、即ち基準信号の周波数を高くすると、負荷変動に素早く応答し、周波数を低くすると負荷変動に追従しにくくなる。
実施の形態３のスイッチング電源回路においては、基準信号の周波数を低下しなくても、スイッチド・キャパシタ回路のサンプリング周波数を分周回路の分周比の割合で低下させることができ、負荷変動に対する応答性を犠牲にせずに、負帰還動作の発振対策を容易に行うことができる。
【００４５】
実施の形態３の構成を応用した変形例について、具体的な数値を挙げて以下に説明する。
例えば、変形例１として１／８分周を行う分周回路４０を用いた場合、基準信号の動作周波数ｆの１／８の周波数になるサンプリング周波数ｆｓでサンプリング動作することになる。このため、前述の実施の形態１と同じ値のキャパシタンスＣ３を用いたとしても８倍の等価抵抗Ｒを得ることができ、ゼロクロス周波数ｆｚ１を１／８の周波数に移行させることができる。この結果、変形例１のスイッチング電源回路は発振対策を容易に行うことができる。
そして、実施の形態１と同じ周波数の基準信号で動作させる場合には、８倍の容量のキャパシタンスＣ３を用いた変形例２においても、実施の形態１と同じ抵抗値の等価抵抗Ｒを得ることができる。この変形例２の場合、プリント基板や半導体基板に回路を作り込む場合、配線容量が回路動作に影響しにくくなり、製造ばらつきの影響を殆ど受けずに均一な品質で量産することが可能となる。
【００４６】
また、変形例３として１／８分周を行う分周回路４０を用い、且つ実施の形態１の４倍のキャパシタンスＣ３を用いた場合、前述の式（３）により等価抵抗Ｒは実施の形態１の２倍になり、ゼロクロス周波数ｆｚ１を１／２の周波数に移行することができる。この場合、実施の形態１に比べて４倍大きい容量値を用いても、ゼロクロス周波数ｆｚを低域周波数側に移行することができる。この変形例３のスイッチング電源回路は、前述の実施の形態１に比べて発振現象が起きにくく、且つ回路動作の安定性が配線容量の影響を受けにくいという、前述の変形例１と変形例２の両方の効果を備えた優れた回路設計が可能となる。
また、実施の形態３の分周回路４０の分周比は、１／２以上の分周比であれば同様の効果が得られるが、スイッチド・キャパシタ回路３９のサンプリング周波数ｆｓが低くなると、出力端子３２に接続された負荷に流れる負荷電流が変動した時に直流出力電圧を安定化する応答性が悪くなる。このため、負荷変動への応答性を配慮すると、１／２分周〜１／１６分周までの範囲の分周比の分周回路を採用することが好ましい。
【００４７】
なお、前述した各実施の形態１から３においては、入力側のスイッチと出力側のスイッチを同相でスイッチ動作させる同相型のスイッチド・キャパシタ回路（１９，２９，３９）を用いた事例で説明したが、逆相でスイッチ動作するスイッチド・キャパシタ回路を用いても同様に動作して同様の効果が得られる。また、本発明のスイッチング電源回路は、上記のようなスイッチド・キャパシタ回路に限定されるものではなく、その他にも、スイッチを余分に付加してスイッチングノイズを抑制するスイッチド・キャパシタ回路を用いてもよい。また、前述した各実施形態１から３においては、整流用のダイオード（６８，７８，８８及びＤ１）がシリコンダイオードまたはショットキーダイオードであるものとして説明したが、整流用のダイオードをＭＯＳトランジスタに置き換えることが可能であり、そのＭＯＳトランジスタを主スイッチであるパワートランジスタのチョッピング動作と逆位相でオン／オフ動作させれば、ＭＯＳトランジスタによる整流動作を行うことができ、整流用のダイオードと同様の効果が得られる。本発明は、前述の実施の形態の構成による効果と基本的には同様の効果が得られ、要求される設計仕様に合わせて適宜採用すればよい。
【００４８】
以上に説明したように、本発明は電子機器における電源回路として用いられるスイッチング電源回路であり、経済性及び安定性において優れているため携帯電話やポータブル電子機器等において有用である。
発明をある程度の詳細さをもって好適な形態について説明したが、この好適形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。
【産業上の利用可能性】
【００４９】
本発明は、半導体装置内に集積可能で、製造コストを低減することができるスイッチング電源回路に関しており、電源回路において有用な発明である。
【図面の簡単な説明】
【００５０】
【図１】本発明に係る実施の形態１のスイッチング電源回路の構成を示すブロック図
【図２】本発明に係る実施の形態１のスイッチング電源回路の利得・位相特性を示す周波数特性図
【図３】本発明に係る実施の形態１のスイッチング電源回路の構成を適用した昇圧型のスイッチング電源回路の構成を示すブロック図
【図４】本発明に係る実施の形態１のスイッチング電源回路の構成を適用した極性反転型のスイッチング電源回路の構成を示すブロック図
【図５】本発明係る実施の形態２のスイッチング電源回路の構成を示すブロック図
【図６】本発明係る実施の形態３のスイッチング電源回路の構成を示すブロック図
【図７】従来のスイッチング電源回路の構成を示すブロック図
【図８】従来のスイッチング電源回路における利得・位相特性を示す周波数特性図
【符号の説明】
【００５１】
１０  駆動信号制御部
１１、１２  電源入力端子
１３  電圧変換部
１４  プリドライブ回路
１５  パルス幅変調回路
１６  誤差増幅回路
１７  基準電圧回路
１８  基準信号発生回路
１９  スイッチド・キャパシタ回路
６０、６１  出力電圧設定抵抗
６２、６３  スイッチ
６４、６５  コンデンサ
６６  パワートランジスタ
６７  コイル
６８  ダイオード
６９  出力平滑コンデンサ
【図１】
2005333796.tif 000003
【図２】
2005333796.tif 000004
【図３】
2005333796.tif 000005
【図４】
2005333796.tif 000006
【図５】
2005333796.tif 000007
【図６】
2005333796.tif 000008
【図７】
2005333796.tif 000009
【図８】
2005333796.tif 000010