(57)【要約】【課題】  半導体集積回路において、例えばスキャンチェーンやスキャンテスト時の制御信号を実現するための配線リソースの規模を小さくし、配線の利用効率を高めて、チップ面積の削減を図る。【解決手段】  フリップフロップ回路１０３用の電源配線又はグランド配線１０１と、それ以外のスタンダードセル１０４用の電源配線又はグランド配線１０２とは、各々、別系統で配置される。スキャンテストのシフト動作時には、フリップフロップ回路１０３用の電源配線又はグランド配線１０１は通常動作時と同様に供給し、スタンダードセル１０４用の電源配線又はグランド配線１０２は、通常入力信号１０５２とスキャンテスト信号１０５１とを選択するセレクタ１０５用の選択信号用の信号配線として使用される。【選択図】  図１
2005252143.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源系統の電源配線及びグランド配線から供給される電源にて動作する内部回路を有する半導体集積回路において、
前記内部回路に備えるフリップフロップ回路用の電源配線又はグランド配線と、
前記フリップフロップ回路以外の電源配線又はグランド配線とを備え、
前記フリップフロップ回路以外の電源配線又はグランド配線は、半導体集積回路の特性評価時に信号配線として使用される
ことを特徴とする半導体集積回路。
【請求項２】
前記請求項１記載の半導体集積回路において、
通常動作時の通常入力信号とスキャン時のシフト入力信号とを入力し、スキャン時に前記シフト入力信号を選択信号に基づいて選択するセレクト回路を有し、
前記フリップフロップ回路以外の電源配線又はグランド配線は、前記スキャン時の選択信号用の配線として前記セレクト回路に接続される
ことを特徴とする半導体集積回路。
【請求項３】
前記請求項２記載の半導体集積回路において、
前記フリップフロップ回路以外の電源配線又はグランド配線と、前記セレクト回路との間には、前記フリップフロップ回路以外の電源配線又はグランド配線の電位変化を増大させるレベルシフト回路が配置される
ことを特徴とする半導体集積回路。
【請求項４】
前記請求項１記載の半導体集積回路において、
前記フリップフロップ回路以外の電源配線又はグランド配線は、前記フリップフロップ回路のスキャン入力端子に接続され、
前記フリップフロップ回路以外の電源配線又はグランド配線を、スキャン時にはスキャン入力信号配線として用いる
ことを特徴とする半導体集積回路。
【請求項５】
前記請求項４記載の半導体集積回路において、
前記フリップフロップ回路以外の電源配線又はグランド配線は、横方向及び縦方向に格子状に配置され、
前記横方向又は縦方向の電源配線又はグランド配線は、スキャン時に複数個の前記フリップフロップ回路のうち１個を選択する選択信号用の配線として使用され、
残る前記縦方向又は横方向の電源配線又はグランド配線は、スキャン入力信号用の配線として使用される
ことを特徴とする半導体集積回路。
【請求項６】
前記請求項１記載の半導体集積回路において、
前記フリップフロップ回路以外の電源配線又はグランド配線は、前記フリップフロップ回路のスキャン出力端子に接続され、
前記フリップフロップ回路以外の電源配線又はグランド配線を、スキャン時にはスキャン出力信号配線として用いる
ことを特徴とする半導体集積回路。
【請求項７】
前記請求項６記載の半導体集積回路において、
前記フリップフロップ回路以外の電源配線又はグランド配線は、横方向及び縦方向に格子状に配置され、
前記横方向又は縦方向の電源配線又はグランド配線は、スキャン時に複数個の前記フリップフロップ回路のうち１個を選択する選択信号用の配線として使用され、
残る前記縦方向又は横方向の電源配線又はグランド配線は、スキャン出力信号用の配線として使用される
ことを特徴とする半導体集積回路。
【請求項８】
前記請求項７記載の半導体集積回路において、
前記フリップフロップ回路のスキャン出力側と、前記スキャン出力信号用の配線として使用される電源配線又はグランド配線との間には、スイッチ回路が配置され、
前記スイッチ回路は、前記選択信号用の配線としての電源配線又はグランド配線から前記選択信号を受ける
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数系統の電源配線及びグランド配線を備えた半導体集積回路に関し、詳しくは、一部の電源配線又はグランド配線をスキャンテスト時に信号配線として使用する半導体集積回路に関する。
【背景技術】
【０００２】
従来の技術では、スイッチ素子の信号端子と電源端子又はグランド端子との共用化により半導体集積回路の回路の削減を実現している（例えば、特許文献１参照）。従来技術では、電源配線又はグランド配線と外部ピンを共用する信号の極性が電源配線又はグランド配線と反転になる場合、電源配線又はグランド配線と切り離すスイッチを挿入することにより、回路の実現を図っている。
【特許文献１】特開平８−９７３７２号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、半導体集積回路では、縮退故障等の不具合が無いかを確認するために、スキャンテストによる評価を行うことがある。スキャンテストは回路故障の検出手法として確度は高いが、専用の制御回路や制御ピン、フリップフロップ回路間に挿入するスキャンチェーン、通常動作時とスキャンテスト時との両制御信号を配する必要があり、回路実現のためにチップ面積へ与える影響は大きく、単価コストの増大や歩留りの低下につながっている。更に、スキャンチェーンは通常動作時に使用しない配線であるが、フリップフロップ回路の出力に接続されていて、トグルすることがあるため、通常動作時に使用する配線に対しクロストークを誘発することがある。また、近隣の配線との間に配線容量を有することとなり、消費電力の増大や動作速度の低下を引き起こすことが考えられる。
【０００４】
本発明の目的は、スキャンテスト専用の回路や配線を削減し、前記した不具合の原因を低減することにある。
【課題を解決するための手段】
【０００５】
前記の目的を達成するため、本発明では、電源配線又はグランド配線を、フリップフロップ回路用とそれ以外用とに電源系統を分け、フリップフロップ回路以外用の電源配線又はグランド配線を、半導体集積回路の例えばスキャンテスト時のような特性の評価時には、信号配線として用いることとする。
【０００６】
すなわち、請求項１記載の発明の半導体集積回路は、複数の電源系統の電源配線及びグランド配線から供給される電源にて動作する内部回路を有する半導体集積回路において、前記内部回路に備えるフリップフロップ回路用の電源配線又はグランド配線と、前記フリップフロップ回路以外の電源配線又はグランド配線とを備え、前記フリップフロップ回路以外の電源配線又はグランド配線は、半導体集積回路の特性評価時に信号配線として使用されることを特徴とする。
【０００７】
請求項２記載の発明は、前記請求項１記載の半導体集積回路において、通常動作時の通常入力信号とスキャン時のシフト入力信号とを入力し、スキャン時に前記シフト入力信号を選択信号に基づいて選択するセレクト回路を有し、前記フリップフロップ回路以外の電源配線又はグランド配線は、前記スキャン時の選択信号用の配線として前記セレクト回路に接続されることを特徴とする。
【０００８】
請求項３記載の発明は、前記請求項２記載の半導体集積回路において、前記フリップフロップ回路以外の電源配線又はグランド配線と、前記セレクト回路との間には、前記フリップフロップ回路以外の電源配線又はグランド配線の電位変化を増大させるレベルシフト回路が配置されることを特徴とする。
【０００９】
請求項４記載の発明は、前記請求項１記載の半導体集積回路において、前記フリップフロップ回路以外の電源又はグランド配線は、前記フリップフロップ回路のスキャン入力端子に接続され、前記フリップフロップ回路以外の電源配線又はグランド配線を、スキャン時にはスキャン入力信号配線として用いることを特徴とする。
【００１０】
請求項５記載の発明は、前記請求項４記載の半導体集積回路において、前記フリップフロップ回路以外の電源配線又はグランド配線は、横方向及び縦方向に格子状に配置され、前記横方向又は縦方向の電源配線又はグランド配線は、スキャン時に複数個の前記フリップフロップ回路のうち１個を選択する選択信号用の配線として使用され、残る前記縦方向又は横方向の電源配線又はグランド配線は、スキャン入力信号用の配線として使用されることを特徴とする。
【００１１】
請求項６記載の発明は、前記請求項１記載の半導体集積回路において、前記フリップフロップ回路以外の電源配線又はグランド配線は、前記フリップフロップ回路のスキャン出力端子に接続され、前記フリップフロップ回路以外の電源配線又はグランド配線を、スキャン時にはスキャン出力信号配線として用いることを特徴とする。
【００１２】
請求項７記載の発明は、前記請求項６記載の半導体集積回路において、前記フリップフロップ回路以外の電源配線又はグランド配線は、横方向及び縦方向に格子状に配置され、前記横方向又は縦方向の電源配線又はグランド配線は、スキャン時に複数個の前記フリップフロップ回路のうち１個を選択する選択信号用の配線として使用され、残る前記縦方向又は横方向の電源配線又はグランド配線は、スキャン出力信号用の配線として使用されることを特徴とする。
【００１３】
請求項８記載の発明は、前記請求項７記載の半導体集積回路において、前記フリップフロップ回路のスキャン出力側と、前記スキャン出力信号用の配線として使用される電源配線又はグランド配線との間には、スイッチ回路が配置され、前記スイッチ回路は、前記選択信号用の配線としての電源配線又はグランド配線から前記選択信号を受けることを特徴とする。
【００１４】
以上により、請求項１〜８記載の発明では、フリップフロップ回路以外の例えば論理セル等は、半導体集積回路の例えばスキャンテストのシフト動作時には、動作せず、従って、これら論理セル等の電源配線又はグランド配線は、その電位を変更しても何ら支障がない状況にある。この状況から、前記フリップフロップ回路以外用の電源配線又はグランド配線をスキャンテスト時に使用する信号配線として使用するので、従来設けていたスイッチ回路を配置することなく、半導体集積回路のスキャンテスト時に使用する回路の削減が図られる。特に、入出力ピンの削減による半導体集積回路の外周部分での面積削減だけでなく、内部回路の面積も削減でき、面積削減がより効果的である。
【００１５】
また、スキャンテスト制御信号用の信号配線や、スキャンチェーンの入出力信号用の信号配線を専用に設けている場合には、半導体集積回路の通常動作時に、これ等信号配線は使用されないがトグルすることがあって、近隣の信号配線へクロストークの影響を出す可能性があるが、請求項１〜８記載の発明では、通常動作時には、トグルすることがない電源配線やグランド配線を、スキャンテスト用の信号配線として使用するので、クロストークの影響が有効に低減される。
【発明の効果】
【００１６】
以上説明したように、請求項１〜８記載の発明によれば、例えばスキャンテスト機能付きの半導体集積回路などにおいて、入出力ピンの削減による半導体集積回路の外周部分での面積削減だけでなく、内部回路の面積も削減できると共に、信号配線間のクロストークの影響を有効に低減することができる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
以下、本発明の請求項２に相当する実施形態の一例を図１に示す。
【００１８】
図１において、１０１及び１０２は各々電源配線又はグランド配線、１０３は内部回路に備えるフリップフロップ回路、１０４は前記フリップフロップ回路１０３以外のスタンダードセル、１０５はセレクト回路、１０５１はスキャンテストのシフト動作時の入力信号、１０５２は通常動作時の入力信号を示す。電源配線又はグランド配線１０１は前記フリップフロップ回路１０３及びセレクト回路１０５の電源端子又はグランド端子に接続され、他の電源配線又はグランド配線１０２は前記スタンダードセル１０４の電源端子又はグランド端子へ接続される。前記他の電源配線又はグランド配線１０２は、更にスキャンテスト（半導体集積回路の特性評価時）のシフト動作時に選択信号用の信号配線として、前記セレクト回路１０５の制御端子へも接続されている。
【００１９】
ここで、説明を簡略化するために、前記電源配線又はグランド配線１０１、１０２を共にグランド配線として設計した場合について、以下に説明する。
【００２０】
グランド配線１０１及び１０２は、各々、個別に電位制御ができるよう設計される。また、セレクト回路１０５は、グランド配線１０２の電位極性が高電位のときにはスキャンテストのシフト動作時の入力信号１０５１を選択し、低電位のときには通常動作時の入力信号１０５２を選択するように設計される。
【００２１】
通常動作時には、グランド配線１０１及び１０２が共にグランド電位となるので、セレクト回路１０５の制御端子は低電位となって、通常動作時の入力信号１０５２が選択される。これにより、フリップフロップ回路１０３には、クロック信号を印加すると、通常動作時の入力信号がラッチされる。
【００２２】
スキャンテストのシフト動作時に、グランド配線１０１はグランド電位のままであるが、他のグランド配線１０２には、信号配線として機能させて、高電位を入力させる。その結果、セレクト回路１０５は、このシフト動作時の入力信号１０５１を選択するので、フリップフロップ回路１０３はスキャンテストのシフト動作時の入力信号をラッチする。
【００２３】
尚、グランド配線１０２は、フリップフロップ回路以外のスタンダードセル１０４用のグランド配線としても共用されているが、スキャンテストのシフト動作時には、フリップフロップ回路１０３及びセレクト回路１０５のみが動作すれば、必要な機能を実現できるので、問題ない。
【００２４】
尚、グランド配線１０１及び１０２を電源配線として設計した場合であっても、制御信号の極性の割当を変更することにより、同様な回路を実現可能である。また、スキャンテストのモード制御信号も、各方面のクロックの制御等の論理に絡むことが多くて、半導体集積回路の広い範囲に分配する必要があるので、グランド配線又は電源配線１０２をこのモード制御信号用の信号配線として共用することも可能である。
【００２５】
（第２の実施形態）
次に、本発明の請求項３記載の発明の実施形態の一例を図２に示す。本実施形態も、図１の説明と同様に、符号１０１及び１０２はグランド配線として設計されている場合について説明するが、図１の説明と同様に、電源配線としての設計も可能である。
【００２６】
図２の構成では、図１におけるフリップフロップ回路１０３以外のグランド配線１０２と、セレクト回路１０５との間に、前記フリップフロップ回路１０３以外のグランド配線１０２の電位変化を増大させるレベルシフト回路１０６が挿入される。
【００２７】
図１の実施形態においては、スキャンテストのシフト動作時には、通常時にグランド配線であるグランド配線１０２を高電位側へ移行させることにより、信号配線として機能させて、セレクト回路１０５を制御していたが、通常時のグランド配線１０２を高電位へ移行させることは、リーク電流の増加等、誤動作を引き起こす要因となるノイズが発生する可能性がある。このため、レベルシフト回路１０６を挿入することにより、スキャンシフト時の制御の際にグランド配線１０２の電位をグランド電位から引き上げる電位の程度を小さくでき、リーク電流などの誤動作の原因となるノイズを低減することができる。
【００２８】
（第３の実施形態）
図３は、本発明の請求項５記載の発明の第３の実施形態の一例を示す。
【００２９】
同図において、３０３及び３０４はフリップフロップ回路、３０５１及び３０５２は前記フリップフロップ回路以外のスタンダードセルである。また、３０１は横方向に配置された前記フリップフロップ回路３０３、３０４用の電源配線又はグランド配線、３０２１及び３０２２は縦方向に配置された補強用のグランド配線、３０３１及び３０４１は横方向に配置された前記フリップフロップ回路以外のスタンダードセル３０５１及び３０５２用のグランド配線、３０３２及び３０４２は前記フリップフロップ回路３０３、３０４のホールド制御信号のデコード回路、３０３３及び３０４３は前記フリップフロップ回路３０３、３０４の通常動作時とスキャンテストのシフト動作時との間で入力信号の切替を行うセレクト回路である。
【００３０】
更に、同図において、３０３４及び３０３５は、各々、縦方向の２本の補強用のグランド配線３０２１、３０２２と横方向のスタンダードセル用のグランド配線３０３１とをノーマル動作時に接続するトランジスタ（スイッチ回路）、３０４４及び３０４５は、各々、前記縦方向の２本の補強用のグランド配線３０２１、３０２２と横方向のスタンダードセル用のグランド配線３０４１とをノーマル動作時に接続するトランジスタ（スイッチ回路）である。
【００３１】
前記縦及び横方向に格子状に配置した５本の電源配線又はグランド配線３０１、３０２１、３０２２、３０３１、３０４１は、各々、個別に電位制御できるように設計される。通常動作時には、グランド配線３０２２がグランド電位にあり、また他のグランド配線３０２１、３０３１、３０４１が全てグランド電位であるので、トランジスタ３０３４、３０３５、３０４４、３０４５がオン状態になって、補強用のグランド配線３０２１、３０２２が横方向のフリップフロップ回路以外用のグランド配線３０３１、３０４１を補強する。また、デコード回路３０３２及び３０４２は、各々、補強用のグランド配線３０２２と横方向のフリップフロップ回路以外用のグランド配線３０３１、３０４１との電位によってデコードされて、フリップフロップ回路３０３、３０４がデータをホールドしないような制御になるよう設計される。
【００３２】
一方、スキャンテスト時には、補強用のグランド配線３０２２の電位を立ち上げる。これにより、補強用のグランド配線３０２１、３０２２を横方向のフリップフロップ回路以外用のグランド配線３０３１、３０４１から切り離す。
【００３３】
その後、補強用のグランド配線３０２１をスキャンイン用の信号配線として使用して、スキャンテストのシフト動作時の入力信号を各セレクト回路３０３３、３０４３のスキャン入力端子に入力する。また、横方向のフリップフロップ回路以外用のグランド配線３０３１、３０４１をセレクト回路３０３３、３０４３への選択信号用の信号配線として使って、その電位を高電位側に移行させる。これにより、セレクト回路３０３３、３０４３及びデコード回路３０３２、３０４２が制御されて、フリップフロップ回路３０３、３０４の何れか一方が選択されて、その選択されたフリップフロップ回路にスキャン入力信号の書き込みが行われる。
【００３４】
尚、グランド配線３０２１、３０２２、３０３１、３０４１をグランド配線として説明したが、極性を反転した同様の回路を構成することにより、電源配線としても設計可能である。
【００３５】
（第４の実施形態）
図４は本発明の請求項８記載の発明の実施形態の一例を示す。
【００３６】
同図において、４０１はフリップフロップ回路４０３、４０４用の横方向に配置されたグランド配線、４０２は縦方向に配置された補強用のグランド配線、４０３１及び４０４１はフリップフロップ回路以外のスタンダードセル４０５１、４０５２用の横方向に配置されたグランド配線、４０３２、４０４２はインバータ、４０３３、４０３４、４０４３及び４０４４はＰｃｈ型トランジスタ（スイッチ回路）を各々示す。
【００３７】
通常動作時には、グランド配線４０２、４０３１及び４０４１が全てグランドに保たれているため、トランジスタ４０３３及び４０４３がオン状態、他のトランジスタ４０３４、４０４４がオフ状態となる。従って、縦方向の補強用のグランド配線４０２が横方向のグランド配線４０３１及び４０４１の補強グランド配線となる。
【００３８】
スキャンテスト時のシフト動作の際には、前記縦方向の補強用のグランド配線４０２を高電位にする。これにより、トランジスタ４０３３、４０４３がオフ状態となって、縦方向の補強用のグランド配線４０２が横方向のグランド配線４０３１、４０４１から切り離される。次に、補強用のグランド配線４０２をスキャンアウト用の信号配線として用いて、フリップフロップ回路４０３、４０４からデータを読み出すモードでの動作を行う。つまり、一方のフリップフロップ回路４０３の選択は横方向のグランド配線４０３１を、他方のフリップフロップ回路４０４の選択は横方向の他のグランド配線４０４１を用いて行う。横方向のグランド配線４０３１が高電位になると、インバータ４０３２を経てＰｃｈ型トランジスタ４０３４がオン状態となり、一方、横方向の他のグランド配線４０４１が高電位になると、インバータ４０４２を経てＰｃｈ型トランジスタ４０４４がオン状態となる。従って、フリップフロップ回路４０３、４０４のデータを、補強用のグランド配線４０２をスキャン出力信号配線として使用して、読み出すことができ、スキャンアウトとしてグランド端子を共用化できることが可能となる。
【００３９】
尚、以上の説明では、スイッチ回路としてトランジスタを用いたが、他に同
様の制御ができる仕組みを用いることも可能である。
【００４０】
（第５の実施形態）
続いて、図５に本発明の第５の実施形態の半導体集積回路を示す。
【００４１】
同図において、５０１はフリップフロップ回路５０６用の横方向に延びる電源配線又はグランド配線、５０２は前記フリップフロップ回路５０６以外のスタンダードセル５１０用の横方向に延びるグランド配線、５０３は前記スタンダードセル５１０用の横方向に延びる電源配線、５０４は縦方向に延びる補強用のグランド配線、５０５は縦方向に延びる補強用の電源配線、５０７はＮＡＮＤ回路、５０８はセレクト回路、５０９１〜５０９３はＰｃｈ型トランジスタである。
【００４２】
前記セレクト回路５０８は、前記フリップフロップ回路以外用の電源配線５０３が信号配線として機能したときにその電位により制御され、その電位が低電位のときには、信号配線としての縦方向の補強用のグランド配線５０４からのスキャンシフト信号を選択し、その電位が高電位のときには、通常動作時の入力信号を選択する。ＮＡＮＤ回路５０７は、前記フリップフロップ回路５０６のホールド制御を行い、フリップフロップ回路５０６はＮＡＮＤ回路５０７の出力が低電位の場合にのみ、データをホールドする。
【００４３】
通常動作時には、フリップフロップ回路以外用のグランド配線５０２及び補強用のグランド配線５０４はグランド電位に、フリップフロップ回路以外用の電源配線５０３及び補強用の電源配線５０５は電源電位となり、Ｐｃｈ型トランジスタ５０９１、５０９２はオン状態、他のＰｃｈ型トランジスタ５０９３はオフ状態となる。これにより、縦方向の補強用のグランド配線５０４及び補強用の電源配線５０５は、各々、グランド配線５０２及び電源配線５０３を補強する。また、フリップフロップ回路５０６の出力と前記補強用の電源配線５０５とはＰｃｈ型トランジスタ５０９３により切り離されており、セレクト回路５０８は通常動作時の入力信号を選択する。ＮＡＮＤ回路５０７の出力は高電位となり、フリップフロップ回路５０６は、ホールドを解除して、フリップフロップ回路として動作する。
【００４４】
一方、スキャンテスト時には、初期状態では通常動作と同様の設定をする。その後、横方向のグランド配線５０２を立ち上げ、２個のＰｃｈ型トランジスタ５０９１、５０９２をオフ動作させて、縦方向の補助用のグランド配線５０４及び補助用の電源配線５０５を、各々、横方向のグランド配線５０２及び電源配線５０３から切り離す。次に、データを書き込むフリップフロップ回路としてフリップフロップ回路５０６を選択するために、横方向の電源配線５０３を信号配線として、その電位を立ち下げると、セレクト回路５０８は、信号配線としての補助用のグランド配線５０４からのシフト用の入力信号を選択することになり、クロック信号と共にフリップフロップ回路５０６に前記シフト用の入力信号が取り込まれる。一通り、図示しない他のフリップフロップ回路にもシフト用の入力信号を書き込んだ後、横方向のグランド配線５０２及び補助用のグランド配線５０４を低電位に、縦方向の電源配線５０３及び横方向の補助用の電源配線５０５を高電位にして、通常動作と同様にした後、キャプチャ動作を行う。次に、横方向のグランド配線５０２を再度立ち上げると共に、横方向の電源配線５０３の電位を低電位に制御して、Ｐｃｈ型トランジスタ５０９３をオン状態にすることにより、フリップフロップ回路５０６の信号を縦方向の補助用の電源配線５０５から読み出す。これで一連のスキャンテスト動作が実現される。
【産業上の利用可能性】
【００４５】
以上説明したように、本発明は、入出力ピンや、例えばスキャンテスト用の信号配線の削減や、集積回路の内部に位置する制御回路等の規模を有効に削減出きると共に、信号配線間のクロストークの影響を有効に低減することができるので、各種の半導体集積回路、特にスキャンテスト機能付きの半導体集積回路に適用して有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態の半導体集積回路を示す図である。
【図２】本発明の第２の実施形態の半導体集積回路を示す図である。
【図３】本発明の第３の実施形態の半導体集積回路を示す図である。
【図４】本発明の第４の実施形態の半導体集積回路を示す図である。
【図５】本発明を第５の実施形態の半導体集積回路を示す図である。
【符号の説明】
【００４７】
103、303、304、
403、404、506   フリップフロップ回路
101、301、401、501  フリップフロップ回路用の電源配線又はグランド配線
102、3031、3041、
4031、4041、502、503
フリップフロップ回路以外の電源配線又はグランド配線
104、3051、3052、
4051、4052、510   フリップフロップ回路以外のスタンダードセル
105、3033、3043、508
セレクト回路
106                 レベルシフト回路
3034、3035、3044、3045、
4033、4034、4043、4044、
5091、5092、5093  トランジスタ（スイッチ回路）
3021、3022、402、
504、505             補強用電源配線又はグランド配線
【図１】
2005252143.tif 000003
【図２】
2005252143.tif 000004
【図３】
2005252143.tif 000005
【図４】
2005252143.tif 000006
【図５】
2005252143.tif 000007