(57)【要約】  【目的】この発明は、ソフトウエア無線機に用いる高周波信号処理回路に関するものである。  【構成】  シフトレジスタ６の０、２、４、６の各段は中間周波信号の９０°置きのデータであり、当該各段の出力とＳｉｎのルックアップテーブルを０、１、０、ー１として積をとるためシフトレジスタ６の３段目の出力（４ビット）に７段目の出力（４ビット）を補数への変換器４１ａにより補数に変換したものを加算してΣＳｉｎ検出器４１の出力が算出され、同様に、各段の出力とＣｏｓのルックアップテーブルを１、０、ー１、０として積をとるためシフトレジスタ６の１段目の出力（４ビット）に５段目の出力（４ビット）を補数への変換器４２ａにより補数に変換したものを加算してΣＣｏｓ検出器４２の出力が算出される。【選択図】          図３
2005252445.tif 000002
【特許請求の範囲】
【請求項１】
ソフトウエアあるいはプログラムが主要な構成要素でありあるいは主要な制御手段であるソフトウエア無線機において、
当該無線機が比較的に高い周波数で動作し高速の処理が必要な回路手段によって構成され、
当該回路手段において、受信機から出力される高周波信号あるいはベースバンド信号に必要な処置を施し基準クロックによりサンプリングしてデジタル信号に変換し、当該デジタル信号を時系列でシフトレジスタに蓄積し、当該シフトレジスタ出力から振幅スペクトルと位相スペクトルのいずれか一方あるいは両方をリアルタイムで解析することを特徴とする高周波論理回路  
【請求項２】
ソフトウエアあるいはプログラムが主要な構成要素でありあるいは主要な制御手段であるソフトウエア無線機において、
当該無線機が比較的に高い周波数で動作し高速の処理が必要な回路手段によって構成され、
当該回路手段において、複数の受信機から出力される高周波信号あるいはベースバンド信号に必要な処置を施し個別の受信機毎に基準クロックによりサンプリングしてデジタル信号に変換し、当該デジタル信号を論理回路によって個別の受信機毎に演算処理して加算を行い、当該論理回路から出力される当該複数の受信機について加算されたデジタル信号をアナログ信号に変換して高周波信号としあるいは直接復調してベースバンド信号とし、
当該論理回路において、当該デジタル信号を時系列でシフトレジスタに蓄積し、当該シフトレジスタの出力から振幅スペクトルを解析し、当該シフトレジスタの出力をＮ乗しあるいはＮ逓倍してキャリアをリカバリし、当該リカバリされたキャリアの位相スペクトルを解析し、当該シフトレジスタの出力を必要な時系列で取り出して掛算を行い、当該位相スペクトルの解析結果により当該シフトレジスタから必要な時系列で当該デジタル信号の一部あるいは全部を取り出すための制御を行い、当該振幅スペクトルの解析結果と当該取り出されたデジタル信号とを掛算し、
当該個別の受信機毎に実施された掛算の結果を加算して出力することによって受信ダイバーシテイ機能を実現することを特徴とする高周波論理回路  
【請求項３】
ソフトウエアあるいはプログラムが主要な構成要素でありあるいは主要な制御手段であるソフトウエア無線機において、
当該無線機が比較的に高い周波数で動作し高速の処理が必要な回路手段によって構成され、
当該回路手段において基準クロックに同期して並列あるいは直列に入力される単一あるいは複数ビットのデジタル信号と正弦波成分あるいは余弦波成分を検出するためのルックアップテーブルとの積をとり必要な時系列分について加算を行い、
当該ルックアップテーブルが正弦波成分に対しては０、１、０、−１の繰返しであり、余弦波成分に対しては１、０、−１、０の繰返しであり、当該加算器において当該ルックアップテーブルの値が１の時にはデジタル信号をそのままで加算し当該ルックアップテーブルの値がー１の時には当該デジタル信号の補数を求めて加算し当該ルックアップテーブルの値が０の時には無視することによって当該デジタル信号から正弦波成分と余弦波成分の何れか一方あるいは両方を検出することを特徴とする高周波論理回路  
【請求項４】
ソフトウエアあるいはプログラムが主要な構成要素でありあるいは主要な制御手段であるソフトウエア無線機において、
当該無線機が比較的に高い周波数で動作し高速の処理が必要な回路手段によって構成され、
当該回路手段において基準クロックに同期して並列あるいは直列に入力されるデジタル信号の正負を表す最上位のビットのみを用いて飽和させあるいは任意のビットで区切って飽和させることによってＮ乗あるいはＮ逓倍を行い当該Ｎ乗あるいはＮ逓倍を行った出力信号と正弦波信号あるいは余弦波信号のルックアップテーブルとの積をとり必要な時系列分について加算を行い、
当該ルックアップテーブルが正弦波信号に対しては０、１、０、−１の繰返しであり、余弦波信号に対しては１、０、−１、０の繰返しであり、当該加算器において当該ルックアップテーブルの値が１の時にはデジタル信号をそのままで加算し当該ルックアップテーブルの値がー１の時には当該デジタル信号の補数を求めて加算し当該ルックアップテーブルの値が０の時系列では無視することによって当該デジタル信号から正弦波成分と余弦波成分を検出し当該正弦波成分と余弦波成分を加算することで振幅スペクトルを検出しあるいは当該正弦成分と余弦波成分を比較することで位相スペクトルを検出しあるいはこれらの両方を検出することを特徴とする高周波論理回路  
【請求項５】
当該正弦波成分あるいは余弦波成分あるいはこれらの両方の成分の組合わせにおいて、
当該成分の出力がデジタル信号であり、当該デジタル信号の正負を表す最上位ビットの組合わせあるいは当該最上位のビットと任意のビットとの組合わせによって正弦波成分と余弦成分の比較を行い当該デジタル信号の位相を検出することを特徴とする請求項第３項と第４項に記載の高周波論理回路  
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ソフトウエアあるいはプログラムが主要な構成要素でありあるいは主要な制御手段であるソフトウエア無線機において、当該無線機が比較的に高い周波数で動作し高速の処理が必要な回路手段から構成され、ＤＳＰ(Digital Signal Processor)やマイコンでは処理が難しいかあるいは超高速の処理速度を要求される高周波信号の処理機能を論理回路で実現するための高周波論理回路に関するものである。
【背景技術】
【０００２】
近年、無線機の高度化に連れてソフトウエアあるいはプログラムを交換することで広い範囲の用途に適用できる無線機の間発が進んでおり、高速の処理が可能なＤＳＰが用いられて高周波回路のソフトウエア化が進んでいる。
しかしながら、高速処理が可能なＤＳＰを採用してもリアルタイムの処理が難しく、電流消費が大きくなる問題点があり、高速処理が可能な論理回路の実現が要求されている。
【特許文献１】特開平８−１６３１０３号公報
【非特許文献１】荒木純道企画・監修「ソフトウエア無線の基礎と応用」サイペック株式会社ナレッジサービス事業部門出版２００２年
【非特許文献２】松尾憲一著「スペクトラム拡散技術のすべて」東京電機大学出版局出版２００２年
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の方法ではＤＳＰを用いて無線機のソフトウエア化を行うため、高速の動作が可能なＤＳＰを用いても処理能力には限界があり、また、高速動作をさせると電流消費が大きくなる等の問題点がある。
【課題を解決するための手段】
【０００４】
この発明に係わる高周波論理回路は、上記の問題点を解決するためになされたものであり、近年実用化が進んでいるＰＬＤ(Plogramable Logic Device) あるいはＦＰＧＡ(Field Programable Gate Array)を用いてプログラムすることで高周波信号を処理する論理回路を構成することにより動作速度が速くしかも消費電流を少なくするためのものである。
【発明の効果】
【０００５】
この発明の高周波論理回路において、現状のＰＬＤあるいはＦＰＧＡの規模は３０万ゲートに及び処理可能な周波数も数１００ＭＨｚから数ＧＨｚに及び、ゲートの遅延時間がナノ秒のオーダーであることから、高速処理が可能で消費電流の少ない高周波論理回路が実現できる。
【発明を実施するための最良の形態】
【０００６】
この発明に係わる高周波論理回路は、ＰＬＤあるいはＦＰＧＡを活用して高周波信号を処理するための基本となる高周波論理回路をプログラムにより構成し、当該基本となる高周波論理回路を組合わせることで、ソフトウエア無線機に必要な機能を実現する。
【実施例１】
【０００７】
以下、本発明の実施例を図１に従って説明する。図１において、１ａ、１ｂはアンテナあるいはセンサー、２は受信機、３は受信機２の中間周波増幅部、４はアナログデジタル変換器、６はレジスタ、７は振幅ベクトル検出回路、９ａ、９ｂは位相ベクトル検出回路、２１はアンテナ切替合成器、１０１、１０２、１０３は接続端子、２０１は信号検出回路である。
アンテナあるいはセンサー１ａと１ｂが特定の間隔をおいて設置されアンテナ切替合成器２１を介して受信機２に接続されている。アンテナあるいはセンサー１ａ、１ｂで受信した超音波信号あるいは高周波信号あるいは光信号は受信機２で増幅しあるいは中間周波信号へ変換し、中間周波数に変換された場合には中間周波増幅器３により増幅し、Ｎビットのアナログデジタル変換器４によりそれぞれデジタル信号に変換する。
アナログデジタル変換器４の出力はＮビット×Ｍ段のレジスタ６により記憶され、振幅スペクトル検出回路７により振幅スペクトルが検出され、位相スペクトル検出器９により位相スペクトルが検出され、それぞれの接続端子１０２と１０３から出力される。
ここで、アンテナ１ａ、１ｂで受信した超音波信号あるいは高周波信号あるいは光信号が副搬送波あるいは変調信号で変調されあるいはスペクトル拡散されている場合にはＮ乗しあるいはＮ逓倍しあるいは逆拡散して搬送波成分あるいは副搬送波成分を抽出してからアナログデジタル変換器４に入力されてデジタル信号に変換されあるいはデジタル信号に変換された後で搬送波成分あるいは副搬送波成分あるいは必要な信号成分を抽出した後に上記の処理を実施する。
特に、アンテナ１ａ、１ｂで受信した超音波信号あるいは高周波信号あるいは光信号がスペクトル拡散されている場合には、デジタル信号に変換する前に逆拡散することで検出精度が向上する。
また、受信した超音波信号あるいは高周波信号あるいは光信号がＢＰＳＫ変調を受けている時にはシフトレジスタ６を８段とし２乗あるいは２逓倍し１／４πシフトＱＰＳＫ変調を受けている時には１６段とし４乗あるいは４逓倍した後に上記の処理を実施する。
【実施例２】
【０００８】
図２は本発明の他の実施例であり、１ａ、１ｂはアンテナあるいはセンサー、２ａ、２ｂは受信機、３ａ、３ｂは受信機２ａ、２ｂの中間周波増幅部、４ａ、４ｂはアナログデジタル変換器、５ａ、５ｂは選択回路、６ａ、６ｂはシフトレジスタ、７ａ、７ｂは振幅ベクトル検出回路、８ａ、８ｂはＮ乗またはＮ逓倍回路、９ａ、９ｂは位相ベクトル検出回路、１０ａ、１０ｂは振幅制御回路、１１ａ、１１ｂは位相制御回路、１２ａ、１２ｂは掛算回路、１３は加算器、１４はデジタルアナログ変換器、１０１ａ、１０１ｂ、１０４は接続端子、２０２は受信ダイバーシテイ回路である。
アンテナ１ａと１ｂが特定の間隔をおいて設置され受信機２ａと２ｂにそれぞれ接続されている。アンテナあるいはセンサー１ａ、１ｂで受信した超音波信号あるいは高周波信号あるいは光信号は受信機２ａ、２ｂで増幅しあるいは増幅と中間周波信号へ変換し、中間周波数に変換された場合には中間周波増幅器３ａと３ｂにより増幅し、少なくともＮビットのアナログデジタル変換器４ａと４ｂによりそれぞれデジタル信号に変換する。
受信機２ａ、２ｂが受信する超音波信号あるいは高周波信号あるいは光信号がＢＰＳＫ変調を受けている場合、アナログデジタル変換器４ａ、４ｂの出力は４ビット×８段のシフトエレジスタ６ａ、６ｂにより記憶され、振幅スペクトル検出回路７ａ、７ｂにより振幅スペクトルが検出され、一方、Ｎ乗またはＮ逓倍回路８ａ、８ｂによってＮ倍の周波数に変換され搬送波あるいは副搬送波の位相が位相スペクトル検出回路９ａ、９ｂにより検出される。
振幅スペクトル検出回路７ａ、７ｂの出力は振幅制御回路１０ａ、１０ｂを介して掛算器１２ａ、１２ｂに入力され、選択回路５ａ、５ｂの出力と掛算される。一方、位相スペクトル検出回路９ａ、９ｂの出力は位相制御回路１１ａ、１１ｂによって制御信号に変換され選択回路５ａ、５ｂを制御し基準クロックと同期した搬送波あるいは副搬送波の位相となる段の出力を選択している。
掛算回路１２ａと１２ｂの出力は加算回路１３で加算され、デジタルアナログ変換器１４によりアナログ信号に変換されて出力される。
ここで、Ｎ乗またはＮ逓倍回路８ａ、８ｂは、アナログデジタル変換器４ａ、４ｂのＭＳＢ（最上位ビット）を用いて飽和させ０交差点を検出してＮ乗あるいはＮ逓倍する他、任意のレベルでクランプすることでデジタル信号の段階で歪み回路を構成している。
また、掛算器１２ａ、１２ｂでは、入力のビット数が４ビットの場合、４ビットのままで下位のビットを切り捨てるか８ビットの出力として下位のビットも出力するかあるいは中間の任意のビットを出力することができる。
また、受信した超音波信号あるいは高周波信号あるいは光信号がＢＰＳＫ変調を受けている時にはシフトレジスタ６ａ、６ｂは８段とし２乗あるいは２逓倍する必要があり、１／４πシフトＱＰＳＫ変調を受けている時には１６段とし４乗あるいは４逓倍とする必要がある。
【０００９】
図３は本発明の振幅スペクトル検出回路の実施例であり、４はアナログデジタル変換器、１５は基準クロック発振器、６はＮビット８段のシフトレジスタ、４１はΣＳｉｎ検出器、４１ａは補数への変換器、４２はΣＣｏｓ検出器、４２ａは補数への変換器、４３は加算器、１０５、１０６、１０７は接続端子、２０３は振幅スペクトル検出回路である。
基準クロック発振器１５は、受信機２の中間周波数の８倍の周波数で発振しており、シフトレジスタ６のＮビット８段で中間周波信号１サイクル分のデータが記憶されている。
シフトレジスタ６の０、２、４、６の各段は中間周波信号の９０°置きのデータであり、当該各段の出力とＳｉｎのルックアップテーブルを０、１、０、−１として積をとるためにシフトレジスタ６の３段目の出力（Ｎビット）と７段目の出力（Ｎビット）を補数への変換器４１ａにより補数に変換したものとを加算してΣＳｉｎ検出器４１の出力が算出され、同様に、当該各段の出力とＣｏｓのルックアップテーブルを１、０、ー１、０として積をとるためにシフトレジスタ６の１段目の出力（Ｎビット）と５段目の出力（Ｎビット）を補数への変換器４２ａにより補数に変換したものとを加算してΣＣｏｓ検出器４２の出力が算出される。
ΣＳｉｎ検出器４１の出力とΣＣｏｓ検出器４２の出力とを加算器４３で加算すると、振幅スペクトルが求められる。
ここで、シフトレジスタ６の段数を中間周波信号の１サイクル分としたが、任意のサイクル数でよく、４ビットでなく任意のビット数でも同様な効果が得られる。
【００１０】
図４は本発明のキャリア検出回路の実施例であり、４はアナログデジタル変換器、１５は基準クロック発振器、６はＮビット８段のシフトレジスタ、４１はΣＳｉｎ検出器、４１ａ、４１ｂは補数への変換器、４２はΣＣｏｓ検出器、４２ａ、４２ｂは補数への変換器、４４は比較器、１０５、１０６、１０８は接続端子、２０４は位相スペクトル検出回路である。
基準クロック発振器１５は、受信機２の中間周波数の８倍の周波数で発振しており、シフトレジスタ６のＮビット８段で中間周波信号１サイクル分のデータが記憶されている。
シフトレジスタ６の０、１、２、３、０、１、２、３の各段は中間周波信号が２逓倍された信号の９０°置きのデータであり中間周波信号の２サイクル分に相当し、当該各段の出力とＳｉｎのルックアップテーブルを０、１、０、−１として積をとるために２段目と６段目の出力（２ビット×２）と４段目と８段目の出力（２ビット×２）を補数への変換器４１ａにより補数に変換したものとを加算してΣＳｉｎ検出器４１の出力が算出され、同様に、当該各段の出力とＣｏｓのルックアップテーブルを１、０、ー１、０として積をとるために１段目と５段目の出力（２ビット×２）と３段目と７段目の出力（２ビット×２）を補数への変換器４２ａにより補数に変換したものとを加算してΣＣｏｓ検出器４２の出力が算出される。
ΣＳｉｎ検出器４１の出力とΣＣｏｓ検出器４２の出力を比較器４４で比較することで、位相スペクトルが求められる。
ここで、シフトレジスタ６の段数を中間周波信号を２逓倍して２サイクル分としたが、任意のサイクル数でよく、２ビットでなく任意のビット数でも同様な効果が得られる。
【００１１】
図５は本発明の位相制御回路の真理値表の実施例であり、ΣＳｉｎ検出器４１の出力２ビット分とΣＣｏｓ検出器４２の出力２ビット分とを比較器４４で比較した結果から、位相角度と選択回路の選択肢が１６分割の場合と８分割の場合について例示されている。
例えば、ΣＳｉｎ検出器４１の出力の最上位ビットが０（正数）であり第２ビットが１のとき、ΣＣｏｓ検出器４２の出力の最上位ビットが０（正数）であり第２ビットが１のとき、選択回路５ａ、５ｂの第１選択肢が選択されるものとする。
ここで、ΣＳｉｎ検出器４１、ΣＣｏｓ検出器４２、および選択回路５ａ、５ｂは高速で動作が可能であるのでリアルタイムで処理が可能となる。
【００１２】
以上の説明では、振幅スペクトル検出回路、位相スペクトル検出回路、信号検出回路、および受信ダイバーシテイ回路に適用する場合について説明したが、その他の高周波回路に適用して簡易でしかも高速の演算が可能な回路が適用できるメリットがある。
【産業上の利用可能性】
【００１３】
本発明は、上記のように構成されているため、高周波回路の制御が高速でリアルタイムで処理できることから、ＤＳＰを用いることなくソフトウエア無線機が実現できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】本発明の振幅スペクトル検出回路の実施例である。
【図４】本発明の位相スペクトル検出回路の実施例である。
【図５】本発明の位相制御回路の真理表の実施例である。
【符号の説明】
【００１５】
１ａ、１ｂ                          アンテナ
２、２ａ、２ｂ                      受信機
３、３ａ、３ｂ                      中間周波増幅器
４、４ａ、４ｂ                      アナログデジタル変換器
５ａ、５ｂ                          選択回路
６、６ａ、６ｂ                      レジスタあるいはシフトレジスタ
７、７ａ、７ｂ                      振幅スペクトル検出回路
８ａ、８ｂ                          Ｎ乗またはＮ逓倍
９、９ａ、９ｂ                      位相スペクトル検出回路
１０ａ、１０ｂ                      振幅制御回路
１１ａ、１１ｂ                      位相制御回路
１２ａ、１２ｂ                      掛算器
１３                                加算器
１４                                デジタルアナログ変換器
１５                                基準発振器
２１                                アンテナ切替合成器
１０１、１０２、１０３              接続端子
４１                                ΣＳｉｎ検出器
４１ａ、４１ｂ                      補数への変換器
４２                                ΣＣｏｓ検出器
４２ａ、４２ｂ                      補数への変換器
４３                                加算器
４４                                比較器
１０１、１０２、１０３              接続端子
１０４、１０５、１０６              接続端子
２０１、２０２、２０３、２０４      高周波論理回路
【図１】
2005252445.tif 000003
【図２】
2005252445.tif 000004
【図３】
2005252445.tif 000005
【図４】
2005252445.tif 000006
【図５】
2005252445.tif 000007