(57)【要約】【課題】  中間基板として構成されるコンデンサの製造方法であって、実装される半導体部品の小型化ないし高集積化に対応して、高い位置精度でビアを形成することができる方法を提供する。【解決手段】  本発明にかかるコンデンサの製造方法は、緻密化したセラミック材料からなる板状部材５０’の板厚方向にビアホール５１ｈを形成し、該ビアホール５１ｈにビア導体５１となる金属ペースト１３０を充填することにより金属ペースト充填済み板状部材５０’を作製し、この板状部材５０’をセラミック材料の融点よりも低温で二次焼成することによりセラミック材料とビア導体とからなる板状基体５０を得るとともに、その板状基体５０上に強誘電体薄膜と金属薄膜とを積層することにより、中間基板としてのコンデンサ１を得る。【選択図】  図４
2005243842.tif 000002
【特許請求の範囲】
【請求項１】
緻密化したセラミック材料からなる板状部材の板厚方向にビアホールを形成し、該ビアホールにビア導体となる金属ペーストを充填することにより金属ペースト済み板状部材を作製し、この板状部材を前記セラミック材料の融点よりも低温で二次焼成することにより前記セラミック材料と前記ビア導体とからなる板状基体を得るとともに、その板状基体上に強誘電体薄膜と金属薄膜とを積層することにより、中間基板としてのコンデンサを得ることを特徴とするコンデンサの製造方法。
【請求項２】
緻密化したセラミック材料からなる板状部材の板厚方向にビアホールを形成し、該ビアホールにビア導体となる金属を充填メッキすることにより前記セラミック材料と前記ビア導体とからなる板状基体を得るとともに、その板状基体上に強誘電体薄膜と金属薄膜とを積層することにより、中間基板としてのコンデンサを得ることを特徴とするコンデンサの製造方法。
【請求項３】
緻密化したセラミック材料からなる板状部材の板厚方向にビアホールを形成し、該ビアホールに金属製のビア導体を圧縮状態で充填することにより前記セラミック材料と前記ビア導体とからなる板状基体を得るとともに、その板状基体上に強誘電体薄膜と金属薄膜とを積層することにより、中間基板としてのコンデンサを得ることを特徴とするコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサの製造方法に関する。
【背景技術】
【０００２】
ＣＰＵやその他のＬＳＩなどの高速動作する集積回路デバイスにおいては、集積回路内の複数の回路ブロックに対し、共通の電源から分岐する形で電源線が割り振られているが、回路ブロック内の多数の素子が同時に高速でスイッチングすると、電源から一度に大きな電流が引き出され、電源電圧の変動が一種のノイズとなり、電源線を介して各回路ブロックに伝播してしまう問題がある。そこで、各回路ブロック毎に電源インピーダンスを下げるためのデカップリングコンデンサを設けることが、電源電圧変動によるブロック間ノイズ伝播を抑制する上で有効である。また、サージノイズなどの外来性ノイズを交流フィルタリング的に除去するバイパスコンデンサ（「パスコン」と通称される）が、同様の接続形態で設けられる場合もある。
【０００３】
ところで、ＣＰＵなどの大規模な集積回路の場合、作りこまれる回路ブロックの数も多く、電源端子やグランド端子の数も増加する傾向にあり、端子間距離もどんどん縮小しつつある。デカップリングコンデンサは各回路ブロックに向かう電源線毎に接続する必要があり、多数の端子が密集した集積回路にコンデンサを個別接続するのが実装技術的に困難であるばかりでなく、小型化等の流れにも逆行する。
【０００４】
そこで、特許文献１及び非特許文献１には、強誘電体薄膜と金属薄膜とを積層し、密集した集積回路側端子に個別に接続される多数のコンデンサ端子を、フォトリソグラフィー技術を用いて作りこんだ薄膜デカップリングコンデンサが開示されている。高速スイッチング時の電源電圧変動によるノイズ問題が特に表面化しやすい高周波領域（特に１００ＭＨｚ以上）においては、電源インピーダンスに占める誘導性リアクタンス項の比重が大きくなるため、デカップリングコンデンサに導通する電源端子とグランド端子との距離をなるべく接近させることが、電源インピーダンス低減に効果的である。また、端子部分のインダクタンスが増加すると、デカップリングコンデンサの容量成分と結合して共振点が生じ、十分なインピーダンス低減効果が得られる帯域幅が縮小する問題もある。従って、上記のようにフォトリソグラフィー技術を利用して端子間距離の小さい薄膜コンデンサを作製することは、単に素子の小型化だけでなく、本来の目的である電源インピーダンス低減とその広帯域化にも寄与する利点がある。
【０００５】
特許文献１にも開示されているように、こうした薄膜デカップリングコンデンサは、強誘電体薄膜と金属薄膜とをセラミック製の板状基体上に積層し、半導体素子とオーガニック配線基板との間に配置される中間基板として作製することができる。板状基体には、半導体素子とオーガニック配線基板との電気的な接続を取るためのビアが、板厚方向に貫通形成される。
【特許文献１】特開２００３−１４２６２４号公報
【非特許文献１】栗原  和明「低インダクタンス薄膜デカップリングキャパシタの開発」  エレクトロニクス実装技術  第１９巻（２００３年）第１号、５０頁
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで近年、半導体素子とオーガニック配線基板との間に配置される中間基板は、実装されるＬＳＩやＩＣの小型化ないし高集積化の流れを受けてビアの間隔の縮小を余儀なくされている。もちろん、この問題は、中間基板としての薄膜デカップリングコンデンサに対しても及ぶ。薄膜デカップリングコンデンサに用いる板状基体は、従来、セラミック粉末を樹脂バインダとともに成形したグリーンシートにビアホールを穿設し、金属ペーストを用いてこのビアホールを充填し、これを積層して焼成することにより製造されていた。しかし、この方法は、焼成時にグリーンシートの積層体に相当の収縮が生ずるとともに、収縮量のばらつきも大きいため、ビア形成の位置精度確保には、もはや対応できなくなりつつある。
【０００７】
また、セラミック材料と、ビアを形成するための金属ペーストパターンとを同時焼成することが前提だったため、アルミナや窒化珪素、あるいは窒化アルミニウムといった焼成温度の高いセラミックの場合、その焼成温度でも溶融・流出しない高融点金属（例えば、ＭｏやＷなど）を導体材料として用いなければならなかったり、逆に、導電性の高い金属（例えばＣｕ等）を採用したい場合は、これと同時焼成が可能なように焼成温度が調整されたセラミック（例えば、高融点セラミックとガラスとの複合セラミック材料）を誘電体層の材質として用いる必要が生ずるなど、材質選定に非常に大きな制約があった。前者の場合は導体の電気伝導率に難を生じやすく、後者の場合は、金属との同時焼成性の制約のためセラミックの材質が限定され、例えば半導体部品との線膨張係数差を一定以上に縮小できないなどが、大きな問題となっている。
【０００８】
そこで本発明は、中間基板として構成されるコンデンサの製造方法であって、実装される半導体部品の小型化ないし高集積化に対応して、高い位置精度でビアを形成することができるコンデンサの製造方法を提供することを課題とする。
【課題を解決するための手段および発明の効果】
【０００９】
上記課題を解決するために本発明にかかるコンデンサの製造方法の第一は、緻密化したセラミック材料からなる板状部材の板厚方向にビアホールを形成し、該ビアホールにビア導体となる金属ペーストを充填することにより金属ペースト充填済み板状部材を作製し、この板状部材をセラミック材料の融点よりも低温で二次焼成することによりセラミック材料とビア導体とからなる板状基体を得るとともに、その板状基体上に強誘電体薄膜と金属薄膜とを積層することにより、中間基板としてのコンデンサを得ることを主要な特徴とする。
【００１０】
本発明において「緻密化したセラミック材料」とは、相対密度（材料の（空隙等を含んだ）見かけ密度を理論密度によって規格化したものである）にて８５％以上の密度を有するセラミック材料のことであり、粉末原料の焼成によって製造される焼成セラミックの場合は、該焼成によって上記相対密度以上に高密度化したセラミックをいう。他方、ガラス材料（ガラス相と、それよりも高融点のセラミック相との複合材料（いわゆるガラスセラミック材料）を概念として含む）の場合は、ガラス相の溶融により気泡等が離脱して、上記相対密度以上に高密度化したセラミックをいう。
【００１１】
上記方法では、既に緻密化したセラミック材料の状態で、ビア導体を形成するためのビアホールを形成する。そして、そのビアホールに金属ペーストを充填して、金属ペースト充填済み板状部材を作製し、これを二次焼成することにより板状基体を得る。板状部材に形成されたビアホールは、二次焼成によって寸法的に大きく収縮するようなことは全くない。すなわち、板状部材にビアホールを一旦高精度に形成してしまいさえすれば、従来工程のごとき焼成収縮の影響を受けることなく、ビアホールの形成位置精度を最終的なコンデンサに引き継ぐことができる。
【００１２】
また、課題を解決するために本発明にかかるコンデンサの製造方法の第二は、緻密化したセラミック材料からなる板状部材の板厚方向にビアホールを形成し、該ビアホールにビア導体となる金属を充填メッキすることによりセラミック材料とビア導体とからなる板状基体を得るとともに、その板状基体上に強誘電体薄膜と金属薄膜とを積層することにより、中間基板としてのコンデンサを得ることを主要な特徴とする。
【００１３】
上記方法では、既に緻密化したセラミック材料の状態で、ビア導体を形成するためのビアホールを形成する。そして、そのビアホールに金属を充填メッキすることにより板状基体を得る。すなわち、板状部材にビアホールを一旦高精度に形成してしまいさえすれば、従来工程のごとき焼成収縮の影響を受けることなく、ビアホールの形成位置精度を最終的なコンデンサに引き継ぐことができる。
【００１４】
また、課題を解決するために本発明にかかるコンデンサの製造方法の第三は、緻密化したセラミック材料からなる板状部材の板厚方向にビアホールを形成し、該ビアホールに金属製のビア導体を圧縮状態で充填することによりセラミック材料とビア導体とからなる板状基体を得るとともに、その板状基体上に強誘電体薄膜と金属薄膜とを積層することにより、中間基板としてのコンデンサを得ることを主要な特徴とする。
【００１５】
上記方法では、既に緻密化したセラミック材料の状態で、ビア導体を形成するためのビアホールを形成する。そして、そのビアホールに金属製のビア導体を圧縮状態で充填することにより板状基体を得る。すなわち、板状部材にビアホールを一旦高精度に形成してしまいさえすれば、従来工程のごとき焼成収縮の影響を受けることなく、ビアホールの形成位置精度を最終的なコンデンサに引き継ぐことができる。板状部材に形成されたビアホール内にビア導体が圧縮状態にて充填されるから、ビア導体と板状部材との結合力を高めることができる。
【００１６】
また、ビアホールにビア導体となる金属材料を室温よりも低温にて圧縮状態にて充填し、その後室温に戻すことにより、ビアホールを形成しているセラミック材料と、ビア導体をなす金属材料との膨張変位の差に基づいて該ビア導体に対する圧縮応力を増加させた冷やし嵌め工程を採用することができる。これにより、ビア導体と板状部材との結合力が高められ、ビア導体の脱落等を一層効果的に防止できる。
【００１７】
板状部材のビアホールは、以下のようにして形成することができる。すなわち、一つの好適な態様においては、ビアホールウィンドウを有したマスク材で板状部材の主表面を覆い、その覆われた主表面に研削砥粒を投射するショットブラスト処理を行なって、ビアホールウィンドウに対応したパターンにてビアホールを穿設する。他の一つの好適な態様においては、ビアホールウィンドウを有したマスク材で板状部材の主表面を覆い、その覆われた主表面にエッチング処理を行なって、ビアホールウィンドウに対応したパターンにてビアホールを穿設する。他の一つの好適な態様においては、板状部材にビアホールをレーザーにより穿設する。
【００１８】
また、上記した各方法によれば、同時焼成工程を採用する場合に比して、板状基体の表面のポアや面荒れの発生が抑制される。同時焼成工程では、金属とセラミックの焼成収縮差に基づいて、表面にポアや面荒れが生じ易い。板状基体の全体で見ると、たいした大きさのポアや面荒れでない場合であっても、コンデンサの要部である強誘電体薄膜や金属薄膜の形成には大きな影響を及ぼすことが懸念される。なぜなら、強誘電体薄膜や金属薄膜は、板状基体に比して極めて薄く（たとえば各々１μｍ程度）作られるものだからである。板状基体の表面にポアや面荒れが生じていると、強誘電体薄膜や金属薄膜の成膜精度が低下し、最悪の場合、導通不良や短絡といった不具合の原因となる恐れがある。そういった観点においても、本発明の適用が薄膜コンデンサの製造に極めて好適であるといえる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、コンデンサ１を、半導体集積回路素子２と主基板３との間に配置される中間基板として構成した例である（以下、必要に応じ、中間基板１ともいう）。また、本実施形態において板状体の第一主表面は、図中にて上側に表れている面とし、第二主表面は下側に表れている面とする。
【００２０】
半導体集積回路素子２は第二主表面に各々複数の信号端子、電源端子及びグランド端子からなる素子側端子アレー４を有し、中間基板１の第一主表面に形成された薄膜積層体側端子アレー５に対し、半田接続部６を介してフリップチップ接続されている。他方、主基板３はマザーボード、あるいは２段目の中間基板をなすオーガニック積層パッケージ基板であり、いずれもセラミック粒子あるいは繊維をフィラーとして強化された高分子材料を主体に構成されており、半田ボールあるいは金属ピンからなる主基板側端子アレー８において、中間基板１の第二主表面に形成された基体側端子アレー７に対し、半田接続部９を介して接続されている。中間基板をなすコンデンサ１は、図２に示すように、半導体集積回路素子２の電源ラインに並列接続されるデカップリングコンデンサとして機能する。なお、図２の等価回路では、電源ライン毎に独立したデカップリングコンデンサを設けているように描いているが、これらのデカップリングコンデンサは全て、同一電圧の電源ラインとグランドとの間に並列接続されるので、以下の実施形態においては、該デカップリングコンデンサを、単一のコンデンサとして電源ライン間で共用化した構成により代表させて説明する（ただし、これに限られるものではない）。
【００２１】
図３に示すように、コンデンサ１は、板状基体５０と、その板状基体５０の第一主表面に、薄膜コンデンサを構成する薄膜積層体１０が接合された構造を有する。薄膜積層体１０の第一主表面には、一方が電源端子、他方がグランド端子として使用される第一種端子５ａと第二種端子５ｂとが互い違いの格子状（あるいは千鳥状でもよい）に配列され、薄膜積層体側端子アレー５を形成している。また、板状基体５０の第二主表面には、一方が電源端子、他方がグランド端子として使用される第一種基体側端子７ａと第二種基体側端子７ｂとが、薄膜積層体側端子アレー５の端子配列に対応した、互い違いの格子状（あるいは千鳥状でもよい）に配列されて、基体側端子アレー７を形成している。なお、いずれのアレー５，７も、電源端子とグランド端子との格子状配列を取り囲む形態で複数の信号用端子５ｓ及び信号用基体側端子７ｓを有している。
【００２２】
図４は、コンデンサ（中間基板）１の詳細構造を示すものである。
薄膜積層体１０は、コンデンサを形成する複数の誘電体薄膜１３と複数の電極導体薄膜１４，１７とが交互に積層されたものである。該薄膜積層体１０の第一主表面には、第一種端子５ａと第二種端子５ｂとが直流的に互いに分離された形で形成されている。電極導体薄膜１４，１７は、第一種端子５ａに導通する第一種電極導体薄膜１４と、第二種端子５ｂに導通する第二種電極導体薄膜１７とが、誘電体薄膜１３により隔てられた形で積層方向に交互に配列している。
【００２３】
一方、板状基体５０側の第一種基体側端子７ａと第二種基体側端子７ｂとは、薄膜積層体１０の第二主表面に最も近い第一種電極導体薄膜１４及び第二種電極導体薄膜１７にそれぞれ、薄膜積層体１０側の結合導体部１５，１９を介して結合されている。この構造により、図１に示すように、薄膜積層体１０の第一主表面に形成された第一種端子５ａ及び第二種端子５ｂには、シリコン集積回路チップ等で構成された半導体集積回路素子２（図１）側の電源端子及びグランド端子（アレー４）がそれぞれ半田接続できる。また、板状基体５０の第二主表面側の第一種基体側端子７ａ及び第二種基体側端子７ｂには、主基板３側の電源端子及びグランド端子（アレー８）をそれぞれ接続できる。かくして、上記コンデンサ１は、半導体集積回路素子２と主基板３との中間に位置して両者の接続の仲立ちをする中間基板として機能させることができる。
【００２４】
図４に戻り、一部拡大例示するように、積層方向に隣接する一方の同種電極導体薄膜（ここでは、第二種電極導体薄膜）１７（Ａ）と、他方の同種電極導体薄膜１７（Ｂ）との間に、第一の誘電体薄膜１３（Ａ）と、他種電極導体薄膜（ここでは、第一種電極導体薄膜）１４と、第二の誘電体薄膜１３（Ｂ）とがこの順序で配列してなる。第一の誘電体薄膜１３（Ａ）に形成された第一貫通孔１３ｈ（Ａ）と、他種電極導体薄膜１４に形成された第二貫通孔１６とは面内投影にて重なりを有し、該第二貫通孔１６と第二の誘電体薄膜１３（Ｂ）に形成された第三貫通孔１３ｈ（Ｂ）とが面内投影にて重なりを有している（例示した部分では、これらの貫通孔は円形断面により同軸的に配置されている）。そして、第一貫通孔１３ｈ（Ａ）と第三貫通孔１３ｈ（Ｂ）とをそれぞれ充填する形で、一方の同種電極導体薄膜１７（Ａ）と、他方の同種電極導体薄膜１７（Ｂ）とを結合する結合導体部１９が形成されている。そして、第二貫通孔１６内において、第一の誘電体薄膜１３（Ａ）及び第二の誘電体薄膜１３（Ｂ）とそれぞれ一体化（結合）された誘電体孔内充填部１３ｖにより、結合導体部１９の外周面と該第二貫通孔１６の内周面とが直流的に分離されてなる。上記構造において、第一種電極導体薄膜１４と第二種電極導体薄膜１７とが反転した構造部も同様に形成されている。本実施形態では、一方の同種電極導体薄膜１７（Ａ）から第一結合導体薄膜部１９ａが突出し、他方の同種電極導体薄膜１７（Ｂ）から第二結合導体薄膜部１９ｂが突出し、第二貫通孔１６内にてそれら第一結合導体薄膜部１９ａと第二結合導体薄膜部１９ｂとが互いに結合して一体の結合導体部１９を形成している（ただし、一方の同種電極導体薄膜から突出する結合導体部の先端を、他方の同種電極導体薄膜に直接結合してもよい）。
【００２５】
電極導体薄膜１４，１７の多層化により合計面積が拡大し、かつ、誘電体層の薄膜化効果とも相俟って、素子寸法が小さくとも、実現可能な静電容量を大幅に増加させることができる。図４では、貫通孔１６，１８の図示に伴い、電極導体薄膜１４，１７は面内方向に分断されているように見えるが、実際は図５のごとく、貫通孔１６，１８以外の部分では面内方向に連続薄膜を形成している。また、誘電体薄膜１３についても同様である。
【００２６】
誘電体薄膜１３の厚さは、例えば１０ｎｍ以上１０００ｎｍ以下、より望ましくは３０ｎｍ以上５００ｎｍ以下である。他方、電極導体薄膜１４，１７の厚さは、例えば１０ｎｍ以上５００ｎｍ以下、より望ましくは５０ｎｍ以上５００ｎｍ以下である。電極導体薄膜１４，１７及び結合導体部１５（１９）は、例えばＣｕ、Ａｇ、ＡｕあるいはＰｔなどの金属で構成でき、スパッタリング、真空蒸着などの気相成膜法にて形成され、本実施形態では真空蒸着により形成している。他方、誘電体薄膜１３及び誘電体孔内充填部１３ｖは、酸化物あるいは窒化物などの無機誘電体で構成され、高周波スパッタリング、反応性スパッタリング、化学気相堆積法（Chemical Vapor Deposition：ＣＶＤ）などの気相成膜法により形成される。本実施形態では、誘電体薄膜１３及び誘電体孔内充填部１３ｖを、ペロブスカイト型結晶構造を有した複合酸化物、例えばチタン酸バリウム、チタン酸ストロンチウム及びチタン酸鉛の１種又は２種以上にて構成された酸化物薄膜を、ゾルゲル法により形成している。
【００２７】
なお、結合導体部１５（１９）にて結合される同種の電極導体薄膜１４（１７）は、直流抵抗増大を防止するために、電極導体薄膜１４（１７）毎に、同じ主表面側にて該電極導体薄膜１４（１７）に導通する結合導体部１５（１９）を複数個形成してあり、具体的には、薄膜積層体側端子アレー５の各端子と同数にて、結合導体部１５（１９）が分散形成されてなる。複数個の結合導体部１５（１９）は、異種であって最も近接するもの同士の縁間間隔が、２０μｍ以上３００μｍ以下に設定されている。
【００２８】
また、薄膜積層体側アレー５内の第一種端子５ａと第二種端子５ｂとは、該第一主表面に最も近い第一種電極導体薄膜１４及び第二種電極導体薄膜１７に対し、それぞれ直接（本実施形態では第一種電極導体薄膜１４側）又は補助結合導体部１９’（本実施形態では第二種電極導体薄膜１７側）を介して層厚方向に結合された構造となっている。また、最も隣接する第一種端子５ａと第二種端子５ｂとの縁間間隔は、２０μｍ以上３００μｍ以下とされる。デカップリングコンデンサ１に使用する場合、これら異種端子は一方が電源端子、他方がグランド端子として機能するが、この両者を縁間間隔にて３００μｍ以下に接近させることにより、異種の端子を流れる逆相的な交流波形同士のキャンセル効果により見かけのインダクタンスを低減でき、ひいてはコンデンサ１の更なる低インピーダンス化に貢献する。また、隣接する異種の結合導体部１５，１９間でも同様の効果が生じている。
【００２９】
コンデンサ１は、薄膜コンデンサをなす薄膜積層体１０の成膜ベースとなる板状基体５０に、基体側端子７ａ，７ｂ，７ｓと基体側結合導体部５１ａ，５１ｂ，５１ｓを作り込み、該板状基体５０を中間基板の構成要素として取り込んでいる。したがって、特許文献１のごとき基体の剥離工程が不要となる上、中間基板の剛性が大幅に向上する。板状基体５０は、具体的には薄膜積層体１０よりも厚く形成され（例えば１００μｍ以上２ｍｍ以下）、本実施形態では、アルミナ又はガラスセラミックがその構成材料として採用されている。該材質は、半導体集積回路素子２をなすシリコンと主基板３の主体をなす高分子材料との中間の線膨張係数を有し、誘電体薄膜１３をなす高誘電率セラミックよりもヤング率が高い。
【００３０】
次に、本実施形態のコンデンサ（中間基板）１においては、基体側端子アレー７の端子配列間隔が、薄膜積層体側端子アレー５の端子配列間隔よりも広く設定されている。板状基体５０の第一主表面には、第一種基体側端子７ａに導通する第一種基体側結合導体部５１ａと、第二種基体側端子７ｂに導通する第二種基体側結合導体部５１ｂとの各端部が、薄膜積層体側端子アレー５の端子間隔よりも（平均値にて）大間隔にて配列している。この場合、薄膜積層体側端子アレー５側の狭い端子間隔を、広い基体側端子アレー７の端子配列に合わせるために、コンデンサ１の内部で端子間隔の変換を行う必要がある。
【００３１】
本実施形態では、薄膜積層体１０の第二主表面（板状基体５０の第一主表面）において、第一種基体側結合導体部５１ａ及び第二種基体側結合導体部５１ｂが、薄膜積層体側端子アレー５よりも大間隔にて配列しており、それぞれ、薄膜積層体１０の該第二主表面に最も近い第一種電極薄膜導体１４及び第二電極薄膜導体１７に対し、直接（本実施形態では、第一種電極薄膜導体１４側）又は補助結合導体部１５”（本実施形態では第二電極薄膜導体１７側）を介して積層方向に結合されてなる。上記構造では、薄膜積層体１０との境界をなす薄膜積層体１０の第二主表面（板状基体５０の第一主表面）において、大間隔の基体側結合導体部５１ａ，５１ｂに第一端子結合導体部１５及び第二端子結合導体部１９の間隔が合わせ込まれるよう、端子間隔の変換が薄膜積層体１０の内部にて行われる。
【００３２】
具体的には、図４に示すように、電極導体薄膜１４，１７の少なくとも一層、ここでは、最上層を除く各々全ての電極導体薄膜１４，１７が間隔変換用薄膜ＬＴとされている。間隔変換用薄膜ＬＴにおいては当該電極導体薄膜１４，１７に対し、薄膜積層体側端子アレー５側からは結合導体部１５（Ａ）（１９（Ａ））が第一配列間隔ｄ１にて接続し、基体側端子アレー７側からは、該第一配列間隔ｄ１よりも広い第二配列間隔ｄ２にて結合導体部１５（Ｂ）（１９（Ｂ））が接続する。つまり、間隔変換用薄膜ＬＴは、その上下に接続する結合導体部１５（１９）の接続位置を互いに異ならせることで、端子間隔の変換を実現している。また、コンデンサ１を構成する電極導体薄膜１４，１７を間隔変換用薄膜ＬＴとして利用することで、半導体集積回路素子が接続される薄膜積層体１０の第一主表面側に、特許文献１のような端子間隔変換のための引き回し配線部を形成する必要がなくなり、コンデンサ端子部のインダクタンスを大幅に低減することができる。なお、間隔変換用薄膜ＬＴの上下に接続する結合導体部１５（Ａ）（１９（Ａ））及び結合導体部１５（Ｂ）（１９（Ｂ））の配列間隔は、例えば等間隔配列を基本に設計できるが、異極性の結合導体部との干渉回避などのため局所的に間隔変更されることもあり、最終的な配列間隔は必ずしも等間隔になるとは限らない。上記の第一配列間隔ｄ１及び第二配列間隔ｄ２は、こうした場合も考慮して、複数の結合導体部の各縁間間隔の平均値にて表すものとしている。例えば、変換前の配列間隔が１００μｍ以上２００μｍ以下の範囲に分布し、変換後の配列間隔が１５０μｍ以上３００μｍの範囲に分布していて、両者の間で間隔範囲の重なりを生じていても、平均値にて表した第二配列間隔ｄ２が同じく第一配列間隔ｄ１よりも大きくなっていればよいのである。
【００３３】
図４においては、第一種電極導体薄膜１４と第二種電極導体薄膜１７との双方が、それぞれ間隔変換用薄膜ＬＴとして利用されている。第一種電極導体薄膜１４は第一種端子５ａに導通する結合導体部１５の間隔拡張に使用され、第二種電極導体薄膜１７は第二種端子５ｂに導通する結合導体部１９の間隔拡張に使用されている。
【００３４】
図４のごとく、各種別の端子に対応した結合導体部の間隔を、薄膜積層体１０内の積層方向において互いに異なる位置で拡張変換すれば、積層方向の同一位置において、静電容量形成に寄与しない異極性の補助導体薄膜を混在させる必要がなくなり、静電容量の低下を防止することができる。図４において、例えば、間隔変換用薄膜ＬＴに対し薄膜積層体側端子アレー５側に最も近い同種の電極導体薄膜１４を変換前薄膜ＬＢとし、同じく基体側端子アレー７側に最も近い同種の電極導体薄膜１４を変換後薄膜ＬＡとして定義すると、変換前薄膜ＬＢと間隔変換用薄膜ＬＴとの間、及び間隔変換用薄膜ＬＴと変換後薄膜ＬＡとの間では、各結合導体部１５（１９）の結合位置が面内方向にてそれぞれ互いに一致している。他方、各薄膜間に位置する２つの他種電極導体薄膜１７，１７には、間隔変換用薄膜ＬＴを介した第一配列間隔ｄ１から第二配列間隔ｄ２への変換に伴い、結合導体部１５（Ａ），１５（Ｂ）を通すための第二貫通孔１３，１３同士を互いにずれて形成してある。その結果、結合導体部の間隔変換を行なうにもかかわらず、第一種電極導体薄膜１４及び第二種電極導体薄膜１７に形成する貫通孔１６，１８は、結合導体部１５，１９を通す必要最小限の面積で済み、貫通孔形成による静電容量低下の影響を可及的に排除することができる。
【００３５】
また、図４に示すごとく、本実施形態のコンデンサ１においては、基体側端子アレー７の方が薄膜積層体側端子アレー５よりもアレー面積が大きくなっている。そこで、その面積差を利用して、薄膜積層体１０の第二主表面側に配列する、第一種電極導体薄膜１４と第二種電極導体薄膜１７との組の一部のもの、ここでは最下層の２層１４（Ｗ），１７（Ｗ）を、第一主表面側に配列する第一種電極導体薄膜１４と第二種電極導体薄膜１７との組よりも大面積としている。これにより、コンデンサ１の静電容量を一層高めることができる。
【００３６】
また、薄膜積層体１０の第一主表面には、第一種端子５ａ及び第二種端子５ｂの他に、薄膜積層体側端子アレー５の外周領域を割り当てる形で、前述の信号用端子５ｓが複数形成されている。ここれら信号用端子５ｓは、板状基体５０の第二主表面に形成された信号用基体側端子７ｓに対し、薄膜積層体１０内にて電極導体薄膜１４，１７に導通しない形で（本実施形態では、電極導体薄膜１４，１７を面内方向外側に迂回する形で）、薄膜積層体１０内の信号用結合導体部２２及び板状基体５０内の信号用基体側結合導体部５１ｓを介して接続されている。また、薄膜積層体１０内において信号用結合導体部２２を覆う誘電体層（以下、補助誘電体層と称する）１２は、電極導体薄膜１４，１７を覆う誘電体層１３よりも低誘電率の材料（本実施形態では、例えば二酸化珪素である）にて形成されている。
【００３７】
図４では、薄膜積層体側端子アレー５は基体側端子アレー７内に投影関係において包含されるように形成されており、アレーの外側に位置する端子ほど、配置間隔拡大に伴うアレー間の対応端子同士の位置ずれ量が大きい。従って、薄膜積層体側端子アレー５の外周領域に配置される信号用端子５ｓは、対応する信号用基体側端子７ｓに接続するために、薄膜積層体１０内に形成される面内方向の引き回し配線部２１も長く確保する必要がある。図４の実施形態では、薄膜積層体側端子アレー５から基体側端子アレー７への端子間隔変換量が比較的大きく設定されているため、内側に位置する信号用端子５ｓの引き回し配線部２１が、外側の信号用端子５ｓの引き回し配線部２１と面内方向に干渉することを避けるため、両配線部２１，２１を、互いに異なる層に作りこんでいる。
【００３８】
上記コンデンサ１０は、例えば以下のような工程に従い製造することができる。まず、図１２に示すように、緻密化したセラミック材料からなる板状部材５０’の板厚方向にビアホール５１ｈを形成する。さらに、ビアホール５１ｈにビア導体３５を充填形成することにより板状基体５０を作製する。
【００３９】
上記のごとく、既に緻密化したセラミック材料の状態で、ビアホール５１ｈを形成したのち、ビア導体５１を充填形成する工程が採用される。ビア導体５１を充填形成する工程では、板状部材５０’を緻密化するための処理が実施されない。従って、後述の種々の方法により、板状部材５０’にビアホール３５ｈを一旦高精度に形成してしまいさえすれば、焼成収縮の影響を受けることなく、その精度を最終的なコンデンサ１に引き継ぐことができる。
【００４０】
以下、さらに詳細に説明する。中間基板としてのコンデンサ１は近年低背化が求められる傾向にあり、板状部材５０’（板状基体５０）も０．１ｍｍ以上０．８ｍｍ以下（好ましくは０．３ｍｍ以上０．７ｍｍ以下）程度の薄いものが必要となる。本発明では、コンデンサ製造に際して板状部材５０’は、上記厚さのものを単独でハンドリングする必要があり、しかも、製造時には、１０〜２０ものコンデンサ１を一括製造するために、縦横に複数個の板状部材５０’が格子状に配列・一体化された大判状態でのハンドリングが求められる。従って、大判の大面積状態でもたわみ変位に十分耐えることができるように、なるべく剛性の高い材質、すなわちヤング率のなるべく高い材質（具体的には１０ＧＰａ以上）を選定することが望ましい。
【００４１】
板状部材５０’は、具体的にはガラス材料板にて構成できる。ガラス材料は、組成による融点（あるいは軟化点）調整が容易で、緻密で気泡の少ない薄板を効率よく製造できる利点を生ずる。具体的には、図６に示すように、溶融ガラス６０を板状に成形したガラス材料板６２は、例えばロール６１を用いたロール成形法を採用することにより、厚さの調整を高精度に行なうことができ、製造能率も高く安価である。
【００４２】
ガラス材料は、具体的には、骨格成分が二酸化珪（シリカ）であるシリカ系ガラスを使用することができる。セラミック材料（セラミック誘電体）としての用途に適した物性調整を行なうため、ＳｉＯ２以外の種々のガラス添加成分を配合することができる。溶融ガラスの流動性を高め、気泡残留等を抑制する観点においては、煤溶材成分として、Ｎａ２Ｏ、Ｋ２ＯあるいはＬＩ２Ｏなどのアルカリ金属酸化物や、Ｂ２Ｏ３（硼酸）の配合が有効である。ただし、前者の配合量が過剰になるとガラスの誘電率特性が悪化する惧れがあり、Ｂ２Ｏ３の配合量が過剰になると、ガラスの水への溶解度が大きくなり、水や水溶液との接触を伴う後工程（例えばメッキ工程など）でのガラスの溶出が問題となる場合がある。
【００４３】
他方、ＢａＯやＳｒＯなどのアルカリ土類金属酸化物を添加すると、ガラス材料の誘電率特性を向上させることができる。しかし、過剰の添加は、ガラスの線膨張係数の増大、ひいては部品側との線膨張係数差の拡大を招きやすくなり、熱応力による接続不良などにつながる場合がある。また、ガラス軟化点の上昇により流動性低下が著しくなり、気泡残留等の不具合を招く場合がある。
【００４４】
なお、ガラスの線膨張係数の増大抑制には、ＳｉＯ２成分の含有率を高めること（例えば７０質量％以上（１００質量％含む）、あるいはＺｎＯをガラス添加成分として配合することがそれぞれ有効である。一方、Ｔｉ、ＺｒないしＨｆの酸化物は、ガラスの誘電率特性向上の他、ガラスの耐水性改善にも効果がある。しかし、過剰の添加は、ガラス軟化点の上昇により流動性低下が著しくなり、気泡残留等の不具合を招く場合がある。
【００４５】
シリカ系ガラス材料（酸化物系ガラス材料）は、Ｓｉ成分の含有率がＳｉＯ２換算にて６８質量％以上９９質量％以下であり、Ｓｉ以外のカチオン成分が、室温から２００℃までの温度範囲においてＳｉＯ２よりも線膨張係数の大きい酸化物（以下、線膨張係数調整用酸化物という）を形成する酸化物形成カチオンにて構成されることにより、１ｐｐｍ／℃室温から２００℃までの平均の線膨張係数が１ｐｐｍ／℃以上７ｐｐｍ／℃以下に調整されたものを採用することにより、（線膨張係数がＳｉＯ２より大きい）酸化物成分の種類と含有量とに応じて、ガラス材料の線膨張係数を１ｐｐｍ／℃以上の任意の値に自由に調整できる。その結果、図１において、コンデンサ１は、実装される半導体集積回路素子２との線膨張係数の差を可及的に縮小することができ、半田接続部６を介した薄膜積層体側端子アレー５と素子側端子アレー４との接続が、該線膨張係数差に基づく熱的な剪断応力により破断したりする不具合を大幅に減ずることができ、接続の信頼性を高めることができる。半導体集積回路素子２がＳｉ半導体部品（室温から２００℃までの平均の線膨張係数：３ｐｐｍ／℃）の場合、シリカ系ガラス材料の線膨張係数は１ｐｐｍ以上６ｐｐｍ以下、特に、２ｐｐｍ／℃以上５ｐｐｍ／℃以下に調整することが望ましい。他方、半導体部品１がＧａＡｓと格子整合するＩＩＩ−Ｖ族化合物からなる化合物半導体部品（例えばＧａＡｓ系の次世代型高速ＣＰＵやＭＭＩＣ（Monolithic Microwave Integrated Circuit））である場合、該半導体の線膨張係数が５〜６ｐｐｍ／℃程度なので、シリカ系ガラス材料の線膨張係数が４ｐｐｍ／℃以上７ｐｐｍ／℃以下に調整されていることが望ましい。
【００４６】
ＳｉＯ２よりも線膨張係数の大きい酸化物は、アルカリ金属酸化物（Ｎａ２Ｏ、Ｋ２Ｏ、Ｌｉ２Ｏ：２０〜５０ｐｐｍ／℃）、アルカリ土類金属酸化物（ＢｅＯ、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ：８〜１５ｐｐｍ／℃）、ＺｎＯ（６ｐｐｍ／℃）、Ａｌ２Ｏ３（７ｐｐｍ／℃）など、種々例示でき、誘電特性や融点、さらにはガラス流動性などを考慮して適宜選定すればよい。なお、ＳｉＯ２の含有率は、線膨張係数を上記範囲内のものとするために、６８質量％以上９９質量％以下（好ましくは８０質量％以上８５質量％以下）に調整し、残部を上記の線膨張係数調整用酸化物にて構成することができる。ＳｉＯ２の含有率が６８質量％未満では、ガラス材料の線膨張係数を７ｐｐｍ／℃以下に留めることが困難となり、半導体部品との間の線膨張係数差を十分に縮小できなくなる。９９質量％を超えると、ガラス融点が上昇し、気泡残留等の小さい良質のガラスをガラスの製造コストが増大する。また、ガラス材料の線膨張係数１ｐｐｍ／℃以上に確保することが難しくなる場合もある。
【００４７】
以下は、本発明に採用可能なガラス組成の具体例である：
ＳｉＯ２：８０．９質量％、Ｂ２Ｏ３：１２．７質量％、Ａｌ２Ｏ３：２．３質量％、Ｎａ２Ｏ：４．０質量％、Ｋ２Ｏ：０．０４質量％、Ｆｅ２Ｏ３：０．０３質量％
軟化点：８２１℃、線膨張係数（２０℃から２００℃までの平均値）：３．２５ｐｐｍ／℃
【００４８】
また、板状部材５０’は、粉末セラミック原料を焼成して得られる焼成セラミック板にて構成することもできる。図７に示すように、周知のセラミックグリーンシート６３（セラミック原料粉末を、高分子材料からなる結合材、さらには分散剤、解膠剤及び溶媒などとともに混練し、シート状に成形したものである）を焼成することにより、焼成セラミック板にて構成された板状部材５０’を簡単に得ることができる。
【００４９】
この場合、従来の工程との違いは、セラミックグリーンシート６３を、ビアホール非形成の状態で焼成する点にある。従来工程のごとく、グリーンシートに形成したビアに金属ペーストを充填したあとで同時焼成を行なうと、セラミックと金属粉末との焼成収縮率の大幅に異なるために、その収縮率差に伴う不均一応力の影響を受けて、ビアの位置ずれが著しくなる。
【００５０】
焼成セラミック板を採用する場合、使用するセラミックの具体的な材質としては、誘電率特性に優れて、しかも薄板状態でも後述のハンドリングに耐える剛性（ヤング率）を有し、かつ、線膨張係数が比較的小さい材質として、窒化珪素系焼成セラミック（約３ｐｐｍ／℃）又は窒化アルミニウム系焼成セラミック（約４ｐｐｍ／℃）を好適に採用することができる。この場合、窒化珪素ないし窒化アルミニウムからなる主相の含有比率が８０質量％以上９９質量％以下であり、残部が焼結助剤成分に由来したガラス相となっている組成のものを使用することが望ましい。主相の含有比率が９９質量％を超えるとセラミックの緻密化が困難となり、８０質量％未満になると、焼結助剤に由来した粒界相（ガラス相比率が増加し、所期の線膨張係数が得られなくなる場合がある。窒化珪素ないし窒化アルミニウムは、いずれも線膨張係数がＳｉに近く、Ｓｉ半導体部品との線膨張係数差の縮小に有効である。
【００５１】
緻密化したセラミックからなる板状部材５０’には、ビアホールを種々の方法により個別形成できる。図８はショットブラスト処理を用いる方法を示している。すなわち、工程１のごとく、ビアホールウィンドウ２０２を有したマスク材２０１で板状部材５０’の主表面をまず覆う。次いで、工程２のように、その覆われた主表面に研削砥粒１６２を投射するショットブラスト処理を行なって、ビアホールウィンドウ２０２に対応したパターンにてビアホール５１ｈを穿設していく。ショットブラストによるセラミックの研削速度は、後述の化学的なエッチングの速度よりも相当大きく、ビアホールの加工を迅速に行なうことができる利点がある。マスク材２０１は高分子材料にて構成でき、感光性高分子材料ないしフォトレジストを使用することにより、微細なビアホールパターンを周知のフォトリソグラフィー技術により簡便に形成できる。
【００５２】
ショットブラストノズル１６０は、複数個のビアホールウィンドウ２０２を包含できる投射面積を有したものを使用することにより、多数のビアホール５１ｈを効率的に形成することが可能となる。また、マスク材２０１は、ショットブラスト処理時において極端に早く摩耗が進行すると、十分な深さのビアホール５１ｈが形成される前にマスクの消耗が著しくなり、ビアホールウィンドウ２０２が拡大して所期の開口寸法のビアホール５１ｈが得られなくなる。従って、マスク材２０１は、セラミック材料よりも摩耗しにくい高分子弾性材料（つまり、自身の弾性変形により、研削砥粒の衝突を吸収しやすい材料）にて構成しておくのがよい。このようなマスク材用の高分子材料の市販品としては、ＡＬＰＨＯ２０２Ｊ４０（ニチゴモートン（株）：アルカリ現像型ドライフィルム（アクリル系）：層厚約４０μｍ）を例示できる。
【００５３】
一方、図９は、ビアホールをエッチングにより形成する例を示すものである。すなわち、ビアホールウィンドウ２０４を有したマスク材２０３で板状部材５０’の主表面を覆い、その覆われた主表面にエッチング処理を行なって、ビアホールウィンドウ２０４に対応したパターンにてビアホール５１ｈを穿設する。エッチングは化学エッチングにより行なうことができ、そのエッチャント２０５は板状部材５０’の材質に応じて選定する。例えば、シリカ系ガラス材料の場合は、フッ酸系のエッチャント２０５を使用できる。マスク材２０３は周知のフォトレジストにて構成でき、通常のフォトリソグラフィー技術を用いてビアホールウィンドウ２０４をパターニングできる。ビアホールの穿孔速度はショットブラスト処理よりも小さいが、エッチャント２０５浴中に板状部材５０’を浸漬しておくだけでビアホール形成できる簡便性があり、また、大面積の板状部材５０’を一括処理できる利点もある。
【００５４】
板状部材５０’には、ビアホール５１ｈをレーザーＬＢにより穿設することも可能である。この場合、使用可能なレーザーＬＢとしては、例えば炭酸ガスレーザーが、設備が比較的簡略で加工能率も高いことから、本発明に好適に採用できる。他方、より微細な加工を行ないたい場合は、レーザービーム径をより小さく絞ることができるよう、発振波長のより短いレーザー（例えばＹＡＧレーザー、エキシマレーザー、あるいは半導体レーザー）を用いることが有効である。なお、レーザー光からの熱吸収を促進して加工効率を高めるために、板状部材５０’を構成するセラミックにＣｒ２Ｏ３等の着色用の顔料を配合しておくと好ましい場合がある（特に、透光性の高いガラス材料を使用する場合）。
【００５５】
次に、ビア導体の形成態様について説明する。
まず、図１３に示すように、ビア導体５１は、その構成材料となる金属粉末１３０をビアホール５１ｈ内に充填した後、板状部材５０’を構成するセラミック材料の融点よりも低温で二次焼成して形成されたものとして形成することができる。図１３において、二次焼成は焼成炉Ｆを用いて行なっている。
【００５６】
ビア導体５１の形成に際して、金属ペースト（金属粉末）１３０でそれらのパターンを形成後、焼成する工程は、グリーンシートに金属ペーストを用いてパターン形成し、焼成する従来の工程と一見類似しているようにも見える。しかし、従来の工程ではセラミックと金属ペーストとの同時焼成が前提であったから、アルミナや窒化珪素、あるいは窒化アルミニウムといった焼成温度の高いセラミックの場合、その焼成温度でも溶融・流出しない高融点金属（例えば、ＭｏやＷなど）を導体材料として用いなければならなかったり、逆に、導電性の高い金属（例えばＣｕ等）を採用したい場合は、これと同時焼成が可能なように焼成温度が調整されたセラミックを用いる必要が生ずるなど、材質選定に非常に大きな制約があった。前者の場合は導体の電気伝導率に難を生じやすく、後者の場合は、金属との同時焼成性と線膨張係数調整（具体的には、半導体部品との線膨張係数差をできるだけ縮小すること）とを両立させることが一般には相当困難となる問題がある。しかし、すでに緻密化したセラミック板を使用することで、金属粉末１３０の二次焼成の温度は、セラミックの融点以下の範囲で自由に設定することができる。その結果、セラミックないし金属の材料選定の幅が大幅に拡大できるようになり、上記のようなセラミックの線膨張係数の適正化と、導体の電気伝導率改善とを容易に両立することができるようになる。
【００５７】
また、金属メッキを採用することにより、次のような効果も達成することができる：
（１）形成する導体が始めから緻密であり、金属ペーストの二次焼成を用いる場合のように導体収縮が問題とならないので、ビアホール５１ｈの内面に対する導体の結合力を高めることができる。
（２）メッキ工程は、有機結合材のような炭素汚染源となる物質の介在が少ないため、炭素含有量の低い導体をより得やすい利点がある。
【００５８】
従来のグリーンシートは、単体では剛性が低すぎ、また、焼成による収縮を考慮すれば、メッキにより直接ビア導体を充填するようなことは到底不可能であった。つまり、セラミック製の部材であるにもかかわらず、いわゆるオーガニック配線基板と同様に金属メッキによりビア導体５１の形成が可能となることは、緻密化した板状部材５０’を使用する本発明の大きな特徴の一つである。
【００５９】
図１４に示すように、ビア導体５１を、ビアホール内に充填形成された金属メッキ層５１（Ｐ）とすることもできる。この場合、導体は、メッキ可能な金属には限定されるものの、セラミックの焼成温度や融点による制約を受けないことには変わりがない。この場合、このメッキは無電解メッキにて行なうことが、板状部材５０’へのメッキ導通路形成が不要になるので好ましい。無電解メッキの容易性を考慮すれば、無電解Ｃｕメッキ又は無電解Ｎｉメッキを採用するのがよく、導体の導電性向上も考慮すれば無電解Ｃｕメッキを採用することが最も望ましい。
【００６０】
具体的には、工程１のように、ビアホール５１ｈを形成した板状部材５０’を用意し、その表面に前処理としての活性化処理を行なう。次に、工程２に示すように、その板状部材５０’のビアホール５１ｈを除く表面に、フォトレジストからなるメッキレジスト層２０７を形成する。そして、工程３に示すように、ビアホール５１ｈに無電解メッキ層５１（Ｐ）を充填形成し、工程４に示すようにメッキレジスト層２０７を除去すれば、金属メッキ層からなるビア導体５１を得ることができる。なお、メッキレジスト層２０７を形成せず、板状部材５０’の全面に金属メッキ層を形成し、その後、被メッキ部分以外の領域に形成されたメッキ層を、エッチングにより除去するようにしてもよい。
【００６１】
ビア導体ないし層状導体要素の具体的な材質としては、電気伝導率、価格、比較的低温での二次焼成（例えば２００℃以上１２００℃以下）が可能なこと、あるいは無電解メッキが容易であることなどを勘案すれば、Ｃｕ系金属（Ｃｕを主成分とする金属：「主成分」は５０質量％以上のこと）あるいはＡｇ系金属（Ａｇを主成分とする金属）を採用することが好ましい。特に、配線幅及び配線間領域の幅が１５０μｍ以下（特に７０μｍ以下）の配線部を、金属ペースト（粉末）の二次焼成にて形成する場合、その金属粉末の平均粒径は２μｍ以上３μｍのものを採用するとよい。そして、上記のごとく、本発明においては、炭素含有率や無機フィラーの削減も容易であるから、事実上純Ｃｕに近い組成（つまり、Ｃｕ含有率が９５質量％以上）の層状導体要素あるいはビア導体も簡単に得ることができる。これにより、層状導体要素、特に微細な配線部の電気伝導率を大幅に向上することができ、表皮効果により通電領域の実効断面積が小さくなる高周波領域（特に１ＧＨｚ以上）での信号伝送効率を大幅に高めることができる。
【００６２】
次に、本発明においては、緻密化したセラミックからなる板状部材５０’にビア導体５１をいわば後付的に形成するため、ビア導体５１と板状部材５０’との結合力が不足していると、板状基体５０ハンドリングする際に、僅かな衝撃でもビア導体５１の脱落が生じやすくなり、不良の原因を生む。特に、ビアホール５１ｈ内に金属ペーストを充填して二次焼成する工程が採用される場合は、ペーストの焼成収縮により、得られるビア導体５１とビアホール５１ｈの内側面との間に隙間が生ずることがあり、ビア導体５１と板状部材５０’との結合力不足はより生じやすいといえる。
【００６３】
そこで、板状部材５０’のビアホール５１ｈに金属製のビア導体５１を圧縮状態で充填することが有効である。この場合、図１６の工程１に示すように、ビアホール５１ｈに、その開口から突出するビア導体５１を配置した後、工程２に示すように、板状部材５０’を室温よりも低温（例えば液体窒素温度（７７Ｋ））に冷却し、ビアホール５１ｈとビア導体５１との隙間を拡張する。その状態で（すなわち、室温よりも低温にて）、工程３に示すように、ビア導体５１を圧縮して隙間を解消し、その後、工程４に示すように室温に戻す。すると、ビアホール５１ｈを形成しているセラミック材料と、ビア導体５１をなす金属材料との膨張変位の差に基づいて、該ビア導体５１に対する圧縮応力は増加する（つまり、冷やし嵌め処理が施される）。
【００６４】
ビア導体５１の形成方法は、既に説明した通り、ビアホール５１ｈに金属粉末を充填した後、二次焼成する方法や、ビアホール５１ｈに金属を充填メッキすることによりビア導体を形成する方法を採用できるが、図１５の工程１に示すように、金属線材（例えばＣｕ線）８０を予め定められた長さに切断して得られる金属片８１を、工程２に示すように、ビアホール５１ｈ内に挿入することによりビア導体５１となす方法も採用可能である。この方法は、二次焼成やメッキなどの工程が不要で、簡便である利点を有する。この場合、工程１及び工程２において、ビアホール５１ｈの内径よりも径小であり、かつ深さよりも長い金属片８１を作り、工程３に示すように、ビアホール５１ｈからの突出部分を圧縮してビアホール５１ｈ内に強制充填すれば、ビア導体５１のビアホール５１ｈ内での拘束力を効果的に増強することができる。
【００６５】
なお、図１１に示すように、ビアホール５１ｈの内面にも面粗し処理を施すことも有効である。しかし、小径（例えば５０μｍ以上１００μｍ以下）で大きなアスペクト比（例えば１．５以上３以下）を有するビアホール５１ｈの場合、内面の面粗しが困難な場合がある。そこで、これに代わる方法として、図１７に示すように、ビアホール５１ｈを、孔深さ方向の途中位置において板状部材５０’の主表面への開口径よりも径大となる径大部ＦＰを有するものとして形成することができる。これにより、ビアホール５１ｈに充填されたビア導体５１が板状部材５０’の開口部から抜け落ちる等の不具合を効果的に防止できる。
【００６６】
具体的には、ビアホール５１ｈの内周面を、孔深さ方向の途中位置にて半径方向外向きに膨出する凸湾曲面が、前記孔深さ方向に１つ（図１７）又は２以上（図１８）形成された形状を有するものとすることができる。このような湾曲面は、比較的簡単な方法により形成でき、ビア導体５１の脱落防止効果も顕著である。以下、その具体的な方法について説明する。
【００６７】
図１７に示すように、板状部材５０’は、セラミック原料粉末を高分子材料結合材にて結合した単体のグリーンシート１５０を焼成して形成することができる。そして、該グリーンシート１５０のビアホール形成位置に、焼成時に蒸発ないし分解する材料（例えば、アクリル樹脂ボールなど）からなる球状体１５１を埋設して焼成を行なう。すると、焼成時に球状体１５１が消失した後には、球状の内面を有する孔が残留するので、これをビアホール５１ｈとして使用することができる。可撓性の高いグリーンシート１５０に球状体１５１を埋設してしまえば、焼成により始めからビアホール５１ｈを有したセラミック板が得られるので工程が簡便である。
【００６８】
一方、レーザー加工によりビアホールを形成する場合は、セラミック板に対するレーザービームの照射条件調整によっても、内面に径大部を生じたビアホール５１ｈを形成できる。例えば、形成途中の孔の底に常時焦点が合うように焦点追尾を行ないつつレーザー照射を行なう場合は、孔の深さ方向途中位置でレーザービームのパワーを一旦上昇させ、その後再びパワーダウンさせれば、焼き飛ばされるセラミックの量が深さ方向途中位置で極大となるため、該位置に径大部を形成することができる。
【００６９】
一方、レーザービームの強度そのものを調整する代わりに、図１８に示すように、レーザービームＬＢを、板状部材５０’の表面よりも深くなるように（つまり、オーバーフォーカス）となるように、焦点位置を作為的にずらすことで内面に径大部を生じたビアホール５１ｈを得る方法もある。具体的には、レーザービームＬＢの焦点を、板状部材５０’の主表面から一定深さの位置に合焦するように固定して加工を行なうと、ビアホール５１ｈを掘り進むにつれて、レーザービームＬＢは最初オーバーフォーカスとなり、ジャストフォーカスの状態を経てアンダーフォーカスの状態へと移り変わる。レーザーパワーの材料への集中はジャストフォーカス位置で最も大きくなるため、該位置に径大部ＦＰを形成することができる。この効果を顕著に得るには、レーザービームＬＢの照射光学系の焦点距離をある程度短く設定すること（つまり、焦点深度を小さくすること）が有効である。図１８においては、上記オーバーフォーカスを利用した径大部ＦＰの形成を、レーザービームＬＢの焦点位置を段階的に移動させながら行い、径大部ＦＰを孔深さ方向に複数箇所有するビアホール５１ｈを形成している。
【００７０】
以上のようにして板状基体５０を用意する。なお、各基体側結合導体部５１（ビア導体５１）において板状基体５０の第二主表面側には、メッキ等により基体側端子７ａ，７ｂ，７ｓ（図４参照）を予め形成しておく。なお、図１４で説明したごとく、メッキ法によりビア導体５１をビアホール５１ｈ内に充填する場合には、基体側端子７ａ，７ｂ，７ｓを連続して形成できる利点があり、その分の工程数が少なくなることによる生産コストの低減が期待できる。
【００７１】
次に、この板状基体５０上に薄膜積層体１０を形成する工程について、図１９を参照しつつ説明する。まず、工程１に示すように、板状基体５０の第一主表面上に誘電体薄膜３を成膜する。そして、工程２に進み、形成した金属薄膜２０は、第一種電極導体薄膜１４と第二種電極導体薄膜１７とを直流的に分離するため、不要な結合導体薄膜部との結合を、フォトリソグラフィー工程を用いたエッチングにより解消する。例えば金属薄膜２０を第二種電極導体薄膜１７とする場合は、第一種電極導体薄膜１４と導通することになる結合導体薄膜部（図１９の工程２では第一結合導体薄膜部１５ａ）の周囲をドーナツ状にエッチングして貫通孔１８を形成し、内側に残った金属薄膜２０を第一種電極導体薄膜１４用の第一結合導体薄膜部１５ａとする（Ａ工程）。他方、金属薄膜２０を第一種電極導体薄膜１４とする場合は、第二種電極導体薄膜１７と導通することになる結合導体薄膜部の周囲をドーナツ状にエッチングして貫通孔１６を形成し、内側に残った金属薄膜２０を第二種電極導体薄膜１７用の第一結合導体薄膜部１９ａとする（Ｂ工程）。図１９の工程２では、Ａ工程を実施している。
【００７２】
続いて、工程３に進み、エッチング終了後の第二種電極導体薄膜１７（Ｂ工程では第一種電極導体薄膜１４）の全面を覆うように誘電体薄膜１３を成膜する。ゾルゲル法を用いる場合は、例えば次のような工程を採用できる。まず、誘電体薄膜を形成する高誘電率酸化物の原料となるアルコキシド、例えばチタン酸バリウムを主たる誘電体材料として用いる場合はチタンイソプロポキシドを、金属バリウムとともにアルコール系の有機溶媒に溶解させる。このとき、金属バリウムはアルコール系の有機溶媒と反応して、バリウムアルコキシドの形で溶解する。なお、誘電率特性等の調整のため、チタン酸ストロンチウムやチタン酸鉛を配合したい場合は、溶液中にストロンチウムノルマルブトキシドや酢酸鉛などを溶解させるとよい。なお、溶媒となるアルコール系有機溶媒は、キレート形成性を有するもの、例えばエタノールとアセチルアセトンとの混合溶媒や、２−エトキシエタノールなどを使用することが望ましい。また、得られる溶液の粘性調整などのために、少量（アルコール系有機溶媒と等量以下）の水を溶液に配合し、各金属源を適度に重合させてもよい。上記のようにして得られた溶液は、加熱等により均質化した後、スピンコート法などの周知の塗付方法により膜状塗布される。そして、これを乾燥後、５００℃以上１０００℃以下にて焼成し、結晶質の高誘電率薄膜を得ることができる。なお、ゾルゲル法に代えてスパッタリングやＣＶＤ法を用いてもよい。
【００７３】
このとき、貫通孔１８（Ｂ工程では貫通孔１６）と第一結合導体薄膜部１９ａ（Ｂ工程では第一結合導体薄膜部１５ａ）との間のドーナツ状の隙間は誘電体薄膜１３の材料にて埋められ、誘電体孔内充填部１３ｖが形成される。このとき、誘電体孔内充填部１３ｖの内側の結合導体薄膜部１９ａ（１５ａ）は誘電体薄膜１３により一旦覆われるが、フォトリソグラフィー工程により貫通孔１３ｈを形成して露出させる（エッチング液としては、例えはフッ酸系水溶液を使用できる）。また、第二種電極導体薄膜１７（Ｂ工程では第一種電極導体薄膜１４）用の第一結合導体薄膜部１９ａ（Ｂ工程では結合導体薄膜部１５ａ）を形成するために、これに対応する位置にも貫通孔１３ｈを形成する。なお、第二種電極導体薄膜１７（Ｂ工程では第一種電極導体薄膜１４）を前述の間隔変換用薄膜ＬＴとする場合は、間隔変更量に合わせて貫通孔１３ｈの形成位置をずらせばよい。
【００７４】
そして、工程４に示すように、工程１と同様の金属薄膜２０を形成する。工程５で形成された貫通孔１３ｈ内は、金属で埋まって第二結合導体薄膜部１９ｂ（１５ｂ）が形成され、誘電体孔内充填部１３ｖ内部の第一結合導体薄膜部１９ａ（１５ａ）と一体化して結合導体部１９（１５）となる。以下、工程２に戻って以降の工程を繰り返すことにより、工程５に示すように、第一種電極導体薄膜１４と第二種電極導体薄膜１７とを直流的に分離した形で順次積層形成できる（なお、工程４はＡ工程とＢ工程とを交互に繰り返す）。なお、図４においては、第一種電極導体薄膜１４と第二種電極導体薄膜１７との積層形成が完了した後に、信号用結合導体２２及び引き回し配線部２１と、補助誘電体層１２との積層形成を一括して行うようにしている。そして、さらにメッキ等により端子５ｓ，５ｂ，５ａを形成した後、ソルダーレジスト層を兼ねた保護セラミック層１１を、二酸化珪素等を用いて形成することにより、コンデンサ１が完成する。
【００７５】
なお、以上で説明した実施形態においては、単一の層で構成された板状部材５０’にビアホール５１ｈの形成工程、ビア導体５１の充填工程を行なったが、金属（ビア導体５１）充填済み板状部材５０（板状基体５０でもある）を複数積層することにより、板状基体５３を構成してもよい。その実施例を示すのが図２０である。すなわち、コンデンサ１’は、複数層のセラミック誘電体層５２，５２が板厚方向にされてなる板状基体５３の第一主表面に、薄膜コンデンサを構成する薄膜積層体１０が接合された構造を有する。同時焼成によらず、複数の金属充填済み板状部材５０を積層して一体化するために、以下のような方法を採用することが好適である。
【００７６】
すなわち、図２０では複数の金属充填済み板状部材５０同士が熱圧着により直接貼り合わされ、各セラミック誘電体層５２が構成されている。具体的には、金属充填済み板状部材を複数積層して積層体を作り、その積層体を加圧しながら加熱する。たとえば、積層体を加熱炉内で加熱しつつパンチ間にて挟圧するホットプレスを採用することができる。
【００７７】
上記のように熱圧着を用いる方法は、積層状態（あるいはその後の加熱・加圧状態）において、上下のビア導体５１同士が直接接触でき、接着層などの介在の心配がないので、両者の間に良好な導通状態を確実に形成できる利点がある。また、当然、接着層の塗付も不要だから工数削減にも寄与する。
【００７８】
また、金属充填済み板状部材５０同士を接着層を介して貼り合わせることも可能である。この態様は、接着層の塗付工程が必要となる代わりに、熱圧着のような高温での加熱が不要となるから、例えば板状部材５０’が高融点のセラミックで構成されている場合でも、接着上の制約が少ない利点がある（ガラスやホットメルト型接着剤を使用する場合は、多少の加熱は必要であるが、板状部材５０’を構成するセラミックの溶融温度ないし軟化点よりは、はるかに低い温度で接着が可能である）。
【００７９】
接着層はエポキシ樹脂系接着剤などの有機系の接着剤を用いることも可能であるが、無機系の接着剤を使用することも可能であり、特に、板状基体５３を構成するセラミックよりも低融点のガラス材料にて構成すると、強固で耐熱性のある接着状態を容易に得ることができる。
【００８０】
接着層を形成する際に留意すべきことは、接着層自体が絶縁性であるため、板状部材５０’の主表面に露出しているビア導体５１の表面に接着剤が付着すると、貼り合わせ後の両者の導通が阻害される可能性がある点である。この問題を解決するために、いくつかの方法がある。まず、ビア導体５１の表面への接着層の形成を極力回避するために、ビア導体５１の背景領域にのみ選択的に接着剤（ガラス材料の場合は、ガラス材料粉末ペーストやスラリーである）を塗付する方法である。
【００８１】
ビア導体５１の背景領域にのみ接着層を形成するには、ビア導体５１だけを被覆するマスクを用いる方法も考えられるが、微細なビアのみを正確に覆い隠すことはかなり難しい。そこで、より簡便な方法として、ビア導体５１の領域も含めて板状部材５０’の主表面全面に接着剤をベタ塗りし、その後、ビア導体５１上に残留している余分な接着剤を、スキージを用いて掻き取る方法がある。ガラス材料を接着層として用いる場合、配線部間の狭いスペースにもガラス材料粉末のペーストないしスラリーが精度よく充填できるよう、使用するガラス粉末の平均粒度を、線間領域幅よりも十分小さく（例えば１／１０以下）調整しておくことが望ましい。
【００８２】
上記方法で、特にガラス材料を用いる場合、ビア導体５１よりも低い融点を有するガラスを用い、接着時に（あるいは接着に先立って予め）、そのガラス材料からなる接着層を一旦溶融させることが有効である。金属表面とのぬれが小さいガラス融液がビア導体５１の表面にて撥かれるので、ガラス残留による導通不良を効果的に防止することができる。なお、必要に応じて、ビア導体５１の表面に残っている微量のガラスを、金属充填済み板状部材５０の積層前にフッ酸等のエッチング液により軽くエッチングする、等の方法により除去してもよい。
【００８３】
ＳｉＯ２を主体とするガラス材料を接着層として使用する場合、アルカリ金属酸化物、ホウ酸あるいは酸化鉛等の煤溶材の配合量を高めること（例えば合計で２０質量％以上５０質量％以下：特に酸化リチウムは流動性改善に効果がある）が、溶融時のガラスの流動性を高め、ビア導体５１の表面への残留を防止する上で有効である。また、Ｍｏ、Ｗ、Ｎｉ、Ｃｏ、Ｆｅ及びＭｎの１種又は２種以上の金属の酸化物を例えば１０質量％以内（望ましくは１質量％以上）の範囲で添加すると、溶融時のガラスの流動性を改善する効果をさらに高めることができる。
【００８４】
最後に、図２１に示すように、薄膜積層体側端子アレー５との基体側端子アレー７との端子配列間隔を同一に設定したコンデンサ１００とすることも好適である。この場合、図２２に示すように、間隔変換用薄膜ＬＴ，ＬＴは形成されない。この場合、薄膜積層体１０を通る信号線の長さは薄膜積層体の厚さに等しく、信号波長よりも十分に短い。この程度であれば、薄膜積層体１０の誘電体層を（信号ラインを覆う部分も含めて）、全て高誘電率セラミックで形成しても信号品質への影響は小さく、製造コストの低減にも寄与する。また、図４においては、該第一種端子５ａが第一種電極導体薄膜１４に直接接続され、第二種端子５ｂが第二種電極導体薄膜１７に対し補助結合導体部１９’を介して接続されていたが、図２２では、該第一種端子５ａが第一種電極導体薄膜１４に対し補助結合導体部１５’を介して接続され、第二種端子５ｂが第二種電極導体薄膜１７に対し直接接続された構造となっている。
【図面の簡単な説明】
【００８５】
【図１】本発明の方法にて製造されるコンデンサを中間基板として構成した一例を示す側面模式図。
【図２】集積回路用のデカップリングコンデンサの使用形態の一例を示す等価回路図。
【図３】図１のコンデンサを取り出して示す平面図及び側面断面模式図。
【図４】図３のコンデンサの詳細構造を示す断面図。
【図５】電極導体薄膜の平面形態を例示して示す模式図。
【図６】ガラス材料により板状部材を製造する方法を示す模式図。
【図７】焼成セラミックにより板状部材を製造する方法を示す模式図。
【図８】ショットブラストによりビアホールを形成する例を示す工程説明図。
【図９】エッチングによりビアホールを形成する例を示す工程説明図。
【図１０】レーザー加工によりビアホールを形成する例を示す工程説明図。
【図１１】ビアホールの拡大断面模式図。
【図１２】ビアホールにビア導体を充填形成する概念説明図。
【図１３】ビア導体を金属ペーストの二次焼成にて形成する例を示す工程説明図。
【図１４】ビア導体を金属メッキにて形成する例を示す工程説明図。
【図１５】ビア導体をビアホールに圧縮充填する例を示す工程説明図。
【図１６】ビア導体をビアホールに冷やし嵌めにより圧縮充填する例を示す工程説明図。
【図１７】径大部を有するビアホールの第一形成例を示す工程説明図。
【図１８】径大部を有するビアホールの第二形成例を示す工程説明図。
【図１９】図４のコンデンサの製造方法の一例を示す工程説明図。
【図２０】図４のコンデンサの第一変形例を示す断面図。
【図２１】同じく第二変形例を示す平面図及び側面断面模式図。
【図２２】図２１の要部拡大断面模式図。
【符号の説明】
【００８６】
１，１’，１００  コンデンサ
５１  ビア導体
５１ｈ  ビアホール
５０’  板状部材
１３０  金属ペースト（金属粉末）
２０１，２０３  マスク材
２０２，２０４  ビアホールウィンドウ
【図１】
2005243842.tif 000003
【図２】
2005243842.tif 000004
【図３】
2005243842.tif 000005
【図４】
2005243842.tif 000006
【図５】
2005243842.tif 000007
【図６】
2005243842.tif 000008
【図７】
2005243842.tif 000009
【図８】
2005243842.tif 000010
【図９】
2005243842.tif 000011
【図１０】
2005243842.tif 000012
【図１１】
2005243842.tif 000013
【図１２】
2005243842.tif 000014
【図１３】
2005243842.tif 000015
【図１４】
2005243842.tif 000016
【図１５】
2005243842.tif 000017
【図１６】
2005243842.tif 000018
【図１７】
2005243842.tif 000019
【図１８】
2005243842.tif 000020
【図１９】
2005243842.tif 000021
【図２０】
2005243842.tif 000022
【図２１】
2005243842.tif 000023
【図２２】
2005243842.tif 000024