(57)【要約】【課題】  回路部品数とメイン経路上のインピーダンスを減らすためのプラズマディスプレイパネルおよびプラズマディスプレイパネルの駆動装置を提供すること。【解決手段】  プラズマディスプレイパネルの走査駆動部の上昇ランプ電圧生成部３４０は，第３トランジスタ（Ｍ３）と第４トランジスタ（Ｍ４）の接点と第５トランジスタ（Ｍ５）に連結される第１キャパシタ（Ｃｓｅｔ）と，第１キャパシタ（Ｃｓｅｔ）の他端とスキャンＩＣ３８０の第１トランジスタ（Ｍ１０）に電気的に連結される第５トランジスタ（Ｍ５）を含んで構成されるので，回路インピーダンスを最小化することができ，サステイン電圧波形の歪みを減少させることができる。また，メイン放電経路上に複数のＦＥＴが並列に連結されてなるメインスイッチを除去するため，回路部品数が減少し，回路ボードのサイズを縮小させることができる。【選択図】    図６
2005122164.tif 000002
【特許請求の範囲】
【請求項１】
走査電極および維持電極と；
前記走査電極および前記維持電極間に形成されるパネルキャパシタと；
を含むプラズマディスプレイパネルの駆動装置において，
接点が前記走査電極に電気的に連結される第１トランジスタと第２トランジスタとを含み，スキャン電圧を前記走査電極に供給するスキャンＩＣと；
第１電圧の電源と第２電圧の電源との間に直列に連結され，接点が前記走査電極に電気的に連結される第３トランジスタおよび第４トランジスタを含み，前記走査電極に前記第１電圧または前記第２電圧を印加する維持放電電圧生成部と；
前記第３トランジスタと前記第４トランジスタの接点に一端が連結される第１キャパシタ，および前記第１キャパシタの他端と前記第１トランジスタに電気的に連結される第５トランジスタを含み，第３電圧から第４電圧まで上昇する上昇ランプ電圧を前記走査電極に印加する上昇ランプ電圧生成部と；
を含むことを特徴とする，プラズマディスプレイパネルの駆動装置。
【請求項２】
前記第３トランジスタおよび前記第４トランジスタの接点と前記第２トランジスタとの間に電気的に連結される第６トランジスタと，第５電圧の電源と前記第２トランジスタに電気的に連結される第７トランジスタとを含み，前記第３電圧から前記第５電圧まで下降する下降ランプ電圧を前記走査電極に印加する下降ランプ電圧生成部をさらに含むことを特徴とする，請求項１に記載のプラズマディスプレイパネルの駆動装置。
【請求項３】
前記第１トランジスタに電気的に連結される第８トランジスタを含み，前記第８トランジスタを介して，前記スキャン電圧を前記第１トランジスタに供給するスキャン電圧生成部をさらに含むことを特徴とする，請求項１または２のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項４】
前記第１電圧が維持放電電圧であり，前記第２電圧が接地電圧であることを特徴とする，請求項１，２または３のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項５】
前記第１キャパシタには，前記第４電圧と前記第３電圧間の差に相当する電圧が充電されていることを特徴とする請求項１，２，３または４のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項６】
列方向に配列される複数のアドレス電極と，行方向に交互に配列される走査電極および維持電極を含むプラズマパネルと，
前記走査電極は，スキャン電圧および維持放電電圧を供給する走査駆動部を含み，
前記走査駆動部は，
接点が前記走査電極に電気的に連結される第１トランジスタおよび第２トランジスタを含み，前記スキャン電圧を前記走査電極に供給するスキャンＩＣと；
第１電圧の電源と第２電圧の電源との間に直列に連結され，接点が前記走査電極に電気的に連結される第３トランジスタおよび第４トランジスタを含み，前記走査電極に前記第１電圧または前記第２電圧を印加する維持放電電圧生成部と；
前記第３トランジスタと前記第４トランジスタの接点に一端が連結される第１キャパシタ，および前記第１キャパシタの他端と前記スキャンＩＣの前記第１トランジスタに電気的に連結される第５トランジスタを含む第３電圧から第４電圧まで上昇する上昇ランプ電圧を前記走査電極に印加する上昇ランプ電圧生成部と；
を含むことを特徴とする，プラズマディスプレイパネル。
【請求項７】
前記第３トランジスタおよび前記第４トランジスタの接点と前記第２トランジスタとの間に電気的に連結される第６トランジスタ，および第５電圧の電源と前記第２トランジスタに電気的に連結される第７トランジスタを含む下降ランプ電圧生成部をさらに含むことを特徴とする，請求項６に記載のプラズマディスプレイパネル。
【請求項８】
前記第１トランジスタに電気的に連結される第８トランジスタを含み，前記第８トランジスタを介して，前記スキャン電圧を前記第１トランジスタに供給するスキャン電圧生成部をさらに含むことを特徴とする，請求項６または７のいずれかに記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマディスプレイパネル（ＰＤＰ；Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）およびプラズマディスプレイパネルの駆動装置に関するものである。
【背景技術】
【０００２】
近年，液晶表示装置（ＬＣＤ；Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ），電界放出表示装置（ＦＥＤ；Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ），ＰＤＰなどの平面表示装置が活発に開発されている。これら平面表示装置のうちＰＤＰは，ほかの平面表示装置に比べ，輝度および発光効率が高くて視野角が広いという利点がある。したがって，４０インチ以上の大型表示装置のなかで，ＰＤＰが従来のＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）を代替することができる表示装置として脚光を浴びている。
【０００３】
ＰＤＰは，気体放電により生成されたプラズマを用いて文字または映像を表示する平面表示装置であって，その大きさに応じて数十個から数百万個以上のピクセルがマトリックス状に配列されている。ＰＤＰは，印加される駆動電圧波形の形態と放電セルの構造によって直流型（ＤＣ型）と交流（ＡＣ型）に区分される。
【０００４】
直流型ＰＤＰは，電極が放電空間にそのまま露出しているため，電圧が印加されている間，電流が放電空間に流れる。よって，電流制限のための抵抗を設けなければならない欠点がある。反面，交流型ＰＤＰは，電極を誘電体層が覆っているため，自然なキャパシタンス成分の形成により電流が制限され，放電時においてイオンの衝撃から電極が保護されるので，直流型に比べて寿命が長いという利点がある。
【０００５】
図１は，ＡＣ型プラズマディスプレイパネルの部分斜視図である。図１に示すように，第１ガラス基板１上には，誘電体層２および保護膜３で覆われた走査電極４と維持電極５が対をなして平行に設けられる。第２ガラス基板６上には，絶縁体層７で覆われた複数のアドレス電極８が設けられる。アドレス電極８間の絶縁体層７上には，アドレス電極８と平行に隔壁９が設けられる。また，絶縁体層７の表面，隔壁９および隔壁９の両側面には蛍光体１０が形成されている。第１ガラス基板１と第２ガラス基板６は，走査電極４とアドレス電極８，かつ維持電極５とアドレス電極８が直交するよう，放電空間１１を介在して対向配置されている。アドレス電極８と対をなす走査電極４および維持電極５との交差部にある放電空間１１が放電セル１２を形成する。
【０００６】
図２は，プラズマディスプレイパネルの電極配列を示す図である。図２に示すように，ＰＤＰの電極はｍ×ｎのマトリックス構成を有し，具体的には，列方向にはアドレス電極（Ａ１〜Ａｍ）が配列され，行方向にはｎ行の走査電極（Ｙ１〜Ｙｎ）および維持電極（Ｘ１〜Ｘｎ）が交互に配列されている。以下では，走査電極を“Ｙ電極”，維持電極を“Ｘ電極”という。図２に示す放電セル１２は図１に示す放電セル１２と対応する。
【０００７】
図３は，従来技術に係るプラズマディスプレイパネルの駆動波形図である。図３に示すように，従来のＰＤＰの駆動方法によると，各サブフィールドは，リセット区間，アドレス区間，および維持区間から構成される。
【０００８】
リセット区間は，以前の維持放電の壁電荷状態を消去し，つぎのアドレス放電を安定的に行うため，壁電荷をセットアップする役割を果たす。
【０００９】
アドレス区間は，パネルのなかで，点灯されるセルと点灯されないセルを選択し，点灯されるセル（アドレスされたセル）に壁電荷を積んでおく動作を行う区間である。
【００１０】
維持区間はアドレスされたセルに実際に画像を表示するための放電を行う区間である。
【００１１】
以下，プラズマディスプレイパネルの駆動方法におけるリセット区間の動作をより詳細に説明する。
【００１２】
図３に示すように，従来のリセット区間は、Ｙランプ上昇区間、およびＹランプ下降区間からなる。
（１）Ｙランプ上昇区間
この区間では，アドレス電極およびＸ電極を０Ｖに維持し，Ｙ電極に，電圧Ｖｓから電圧Ｖｓｅｔに向かって緩やかに上昇するランプ電圧を印加する。このランプ電圧が上昇しているうち，全ての放電セルでは，Ｙ電極からアドレス電極およびＸ電極にそれぞれ一番目の微弱なリセット放電が起こる。その結果，Ｙ電極に（−）壁電荷が蓄積され，同時にアドレス電極およびＸ電極には（＋）壁電荷が蓄積される。
（２）Ｙランプ下降区間
次いで，リセット区間の後半には，Ｘ電極を定電圧Ｖｅに維持したままで，Ｙ電極に，電圧Ｖｓから陰電圧である電圧Ｖｎｆに向かって緩やかに下降するランプ電圧を印加する。このランプ電圧が下降するうち，全ての放電セルでは，二番目の微弱なリセット放電がさらに起こる。
【００１３】
図４は，図３に示す駆動波形を具現する従来のプラズマディスプレイパネルの駆動回路図である。
【００１４】
図４に示す従来の駆動回路によると，Ｙランプ上昇区間（スイッチＹｒｒがオンされ，パネルキャパシタに印加される電圧がＶｓからＶｓｅｔまで上昇する区間）に印加される電圧を電圧Ｖｓから分離させるため，メインスイッチＹｐｐが必要である。ところで，メインスイッチＹｐｐはメイン放電経路上に位置するため，実際には，並列に連結された複数のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）が必要である。したがって，従来の駆動回路によると，回路のインピーダンスと部品数が増加するため，全体ボードのサイズとコストが増加する問題点があった。また，従来の駆動回路によると，メイン経路上のインピーダンスが増加するため，維持放電の際，放電マージンによくない影響を与える問題点がある。ここで，メイン放電経路とは，維持放電区間で維持放電電圧ＶｓがパネルキャパシタＣｐに印加される経路である。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし，従来の駆動回路によると，メイン放電経路上にメインスイッチＹｐｐがあるため，並列に連結された複数のＦＥＴが必要である。そのため，回路のインピーダンスと部品数が増加し，全体ボードのサイズとコストが増加するという問題点があった。したがって，本発明は，このような問題に鑑みてなされたものであり，本発明の目的とするところは，回路部品数とメイン経路上のインピーダンスを減らことが可能なプラズマディスプレイパネルおよびプラズマディスプレイパネルの駆動装置を提供することにある。
【課題を解決するための手段】
【００１６】
上記課題を解決するために，本発明のある観点によれば，プラズマディスプレイパネルの駆動装置は，走査電極および維持電極と，走査電極および維持電極間に形成されるパネルキャパシタとを含むプラズマディスプレイパネルの駆動装置であって，接点が走査電極に電気的に連結される第１トランジスタと第２トランジスタを含み，スキャン電圧を走査電極に供給するスキャンＩＣと，第１電圧の電源と第２電圧の電源との間に直列に連結され，接点が走査電極に電気的に連結される第３トランジスタおよび第４トランジスタを含み，走査電極に第１電圧または第２電圧を印加する維持放電電圧生成部と，第３トランジスタと第４トランジスタの接点に一端が連結される第１キャパシタ，および第１キャパシタの他端と第１トランジスタに電気的に連結される第５トランジスタを含み，第３電圧から第４電圧までに上昇する上昇ランプ電圧を走査電極に印加する上昇ランプ電圧生成部とを含むことを特徴とする。
【００１７】
従来のメインスイッチＹｐｐを除去する代わりに，上昇ランプ電圧を印加するための第５トランジスタをスキャンＩＣの第１０トランジスタに連結させるため，回路インピーダンスを最小化することにより，サステイン電圧波形の歪みを減少させることができる。したがって，メイン経路上に複数のＦＥＴが並列に連結されて構成されるメインスイッチを除去するため，回路部品数が減少し，回路ボードのサイズを縮小させることができる。
【００１８】
上記第３トランジスタおよび上記第４トランジスタの接点と上記第２トランジスタに電気的に連結される第６トランジスタと，第５電圧の電源と上記第２トランジスタとの間に電気的に連結される第７トランジスタとを含み，上記第３電圧から上記第５電圧まで下降する下降ランプ電圧を上記走査電極に印加する下降ランプ電圧生成部をさらに含むことができる。
【００１９】
上記第１トランジスタに電気的に連結される第８トランジスタを含み，上記第８トランジスタを介して，上記スキャン電圧を上記第１トランジスタに供給するスキャン電圧生成部をさらに含むことができる。
【００２０】
上記第１電圧が維持放電電圧であり，上記第２電圧が接地電圧であってもよい。
【００２１】
上記第１キャパシタには，上記第４電圧と上記第３電圧間の差に相当する電圧が充電されてもよい。
【００２２】
上記課題を解決するために，本発明の別の観点によれば，プラズマディスプレイパネルは，列方向に配列される多数のアドレス電極と，行方向に交互に配列される走査電極および維持電極を含むプラズマパネルと，走査電極にスキャン電圧および維持放電電圧を供給する走査駆動部とを含み，走査駆動部は，接点が走査電極に電気的に連結される第１トランジスタおよび第２トランジスタを含み，スキャン電圧を走査電極に供給するスキャンＩＣと，第１電圧の電源と第２電圧の電源との間に直列に連結され，接点が走査電極に電気的に連結される第３トランジスタおよび第４トランジスタを含み，走査電極に第１電圧または第２電圧を印加する維持放電電圧生成部と，第３トランジスタと第４トランジスタの接点に一端が連結される第１キャパシタ，および第１キャパシタの他端とスキャンＩＣの第１トランジスタに電気的に連結される第５トランジスタを含み，第３電圧から第４電圧までに上昇する上昇ランプ電圧を走査電極に印加する上昇ランプ電圧生成部とを含むことを特徴とする。
【００２３】
上記第３トランジスタおよび上記第４トランジスタの接点と上記第２トランジスタとの間に電気的に連結される第６トランジスタ，および第５電圧の電源と上記第２トランジスタに電気的に連結される第７トランジスタを含む下降ランプ電圧生成部をさらに含むことができる。
【００２４】
上記第１トランジスタに電気的に連結される第８トランジスタを含み，上記第８トランジスタを介して，上記スキャン電圧を上記第１トランジスタに供給するスキャン電圧生成部をさらに含むことができる。
【発明の効果】
【００２５】
本発明によると，従来のメインスイッチＹｐｐを除去する代わりに，上昇ランプ電圧を印加するためのトランジスタ（第５トランジスタ）をスキャンＩＣの上部トランジスタ（第１０トランジスタ）に連結させるため，回路インピーダンスを最小化することにより，サステイン電圧波形の歪みを減少させることができる。したがって，メイン経路上に複数のＦＥＴが並列に連結されて構成されるメインスイッチを除去するため，回路部品数が減少し，回路ボードのサイズを縮小させることができる。
【発明を実施するための最良の形態】
【００２６】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２７】
以下，添付図面に基づいて本発明の実施形態について詳細に説明する。図５は，本発明の実施形態に係るプラズマディスプレイパネル（ＰＤＰ）を示す図である。図５に示すように，本発明の実施形態に係るＰＤＰは，プラズマパネル１００，アドレス駆動部２００，Ｙ電極駆動部３００，Ｘ電極駆動部４００，および制御部５００を含む。プラズマパネル１００は，列方向に配列された多数のアドレス電極（Ａ１〜Ａｍ），行方向に配列された第１維持電極（Ｙ１〜Ｙｎ），および第２維持電極（Ｘ１〜Ｘｎ）を含む。
【００２８】
アドレス駆動部２００は，制御部５００からアドレス駆動制御信号（ＳＡ）を受信し，表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。  
【００２９】
Ｙ電極駆動部３００およびＸ電極駆動部４００は，制御部５００からそれぞれＹ電極駆動信号（ＳＹ）とＸ電極駆動信号（ＳＸ）を受信してそれぞれＸ電極とＹ電極に印加する。
【００３０】
制御部５００は，外部から映像信号を受信し，アドレス駆動制御信号（ＳＡ），Ｙ電極駆動信号（ＳＹ）およびＸ電極駆動信号（ＳＸ）を生成し，それぞれアドレス駆動部２００，Ｙ電極駆動部３００およびＸ電極駆動部４００に伝達する。
【００３１】
図６は，本発明の実施形態に係るＹ電極駆動部３００の詳細な回路図である。図６に示すように，本発明の実施形態に係るＹ電極駆動部３００は，維持放電電圧生成部３２０と，Ｙ上昇ランプ電圧生成部３４０と，Ｙ下降ランプ電圧生成部３６０と，スキャン電圧生成部３７０と，スキャンＩＣ３８０とを含む。
【００３２】
維持放電電圧生成部３２０は，トランジスタＭ１，トランジスタＭ２，トランジスタＭ３，トランジスタＭ４，ダイオードＤ１，ダイオードＤ２，ダイオードＤ３，ダイオードＤ４，インダクタＬ１，およびキャパシタＣ１を含む。トランジスタＭ３，トランジスタＭ４は，維持放電電圧である電圧（Ｖｓ）の電源と接地電圧の電源との間に直列に連結され，電圧（Ｖｓ）および接地電圧をそれぞれパネルキャパシタＣｐに供給するためのスイッチング素子である。キャパシタＣ１，インダクタＬ１，およびトランジスタＭ１，トランジスタＭ２は電力回収回路を構成して，パネルキャパシタＣｐの電圧を電圧（Ｖｓ）で充電させるか，あるいは接地電圧で放電させる役割を果たす。
【００３３】
ここで，トランジスタＭ３およびトランジスタＭ４は，第３トランジスタおよび第４トランジスタに相当し，維持放電電圧（Ｖｓ）および接地電圧は，それぞれ第１電圧，第２電圧に相当する。
【００３４】
スキャンＩＣ３８０は，接点が走査電極（パネルキャパシタＣｐの一端）に連結されるトランジスタＭ１０，トランジスタＭ１１を含み，プラズマディスプレイパネルの走査電極（Ｙ電極）に順次スキャン電圧（Ｖｓｃ）を供給する役割を果たす。
【００３５】
ここで，トランジスタＭ１０およびトランジスタＭ１１は，それぞれ第１トランジスタおよび第２トランジスタに相当する。
【００３６】
スキャン電圧生成部３７０は，ダイオードＤ６，ダイオードＤ７，キャパシタＣ２，およびトランジスタＭ９を含む。このスキャン電圧生成部３７０は，スキャン電圧（Ｖｓｃ）をダイオードＤ６，ダイオードＤ７，トランジスタＭ９を介してスキャンＩＣ３８０のトランジスタＭ１０のドレインに供給する。
【００３７】
ここで，トランジスタＭ９は，第８トランジスタに相当する。
【００３８】
Ｙ上昇ランプ電圧生成部３４０は，ダイオードＤ５，キャパシタＣｓｅｔ，およびトランジスタＭ５を含み，パネルキャパシタＣｐに電圧（Ｖｓ）から電圧（Ｖｓｅｔ）までに上昇する上昇ランプ電圧を印加する。キャパシタＣｓｅｔはトランジスタＭ３，トランジスタＭ４間の接点とトランジスタＭ５のドレインに連結され，トランジスタＭ５のソースはスキャンＩＣ３８０の上部トランジスタＭ１０に連結される。
【００３９】
ここで，キャパシタＣｓｅｔは，第１キャパシタに相当し，トランジスタＭ５は，第５トランジスタに，また電圧（Ｖｓ）および電圧（Ｖｓｅｔ）は，それぞれ第３電圧および第４電圧に相当する。
【００４０】
Ｙ下降ランプ電圧生成部３６０は，トランジスタＭ６，トランジスタＭ７，トランジスタＭ８を含み，パネルキャパシタＣｐに電圧（Ｖｓ）から陰電圧であるＶｎｆまで下降する下降ランプ電圧を印加する。トランジスタＭ６は，トランジスタＭ３，トランジスタＭ４間の接点とスキャンＩＣ３８０の下部トランジスタＭ１１に連結される。トランジスタＭ７，トランジスタＭ８は，電圧（Ｖｎｆ）の電源とスキャンＩＣ３８０の下部トランジスタＭ１１に連結される。
【００４１】
ここで，トランジスタＭ６は，第６トランジスタに相当し，トランジスタＭ７またはトランジスタＭ８は第７トランジスタに，また電圧（Ｖｎｆ）は，第５電圧に相当する。
【００４２】
図６に示す本発明の実施形態に係る駆動回路によると，図４に示すメインスイッチＹｐｐを除去する代わりに，上昇ランプ電圧を印加するためのトランジスタＭ５をスキャンＩＣ３８０の上部トランジスタＭ１０に連結する。この際，本発明の実施形態に係るトランジスタＭ５はメイン放電経路上に存在しないため，一つのＦＥＴを用いて具現することができる。ここで，メイン放電経路は，維持放電区間で維持放電電圧Ｖｓがパネルキャパシタに印加される経路である。例えば，図６を参照すると，メイン放電経路は，維持放電区間でＭ６スイッチおよびＭ１１スイッチを通じて維持放電電圧がパネルキャパシタＣｐに伝達される経路のことである。
【００４３】
このように，本発明の実施形態によると，メイン経路上に存在する従来のメインスイッチＹｐｐを除去するため，回路インピーダンスを最小にすることにより，サステイン電圧波形の歪みを減少させることができる。また，メイン経路上に複数のＦＥＴが並列に連結されてなるメインスイッチＹｐｐを除去するため，回路の部品数が減少し，回路ボードのサイズが減少する利点がある。
【００４４】
つぎに，図６に基づき，本発明の実施形態に係る駆動方法を詳細に説明する。まず，キャパシタＣｓｅｔに電圧（Ｖｓｅｔ−Ｖｓ）が充電されていると仮定する。このような電圧の充電はトランジスタＭ４をオンさせることで簡単に行うことができる。
【００４５】
トランジスタＭ３をオンさせた状態で，トランジスタＭ４，トランジスタＭ６，トランジスタＭ７，トランジスタＭ８，トランジスタＭ９，トランジスタＭ１１をオフさせる一方で，トランジスタＭ５，トランジスタＭ１０はオンさせる。すると，キャパシタＣｓｅｔの第１端子に電圧（Ｖｓ）が供給され，キャパシタＣｓｅｔには電圧（Ｖｓｅｔ−Ｖｓ）が予め充電されているため，キャパシタＣｓｅｔの第２端子の電圧はＶｓｅｔとなる。そして，キャパシタＣｓｅｔの第２端子の電圧（Ｖｓｅｔ）は，トランジスタＭ５とスキャンＩＣ３８０の上部トランジスタＭ１０を介して，パネルキャパシタＣｐの第１端子（Ｙ電極）に供給される。この際，トランジスタＭ５はソース−ドレイン間に一定の電流を流すランプスイッチであるため，パネルキャパシタＣｐの第１端子（Ｙ電極）には，電圧（Ｖｓ）から電圧（Ｖｓｅｔ）まで単調に（ランプで）上昇する電圧が印加される。
【００４６】
ここで，ランプスイッチとは，パネルキャパシタＣｐにランプ電圧（１次関数的に増加または減少する電圧）を印加するためのスイッチである。具体的には，例えば，トランジスタＭ５のドレインとソースの間に定電流（即ち，時間によって変わらない電流）を流すためには，トランジスタＭ５がパネルキャパシタＣｐにランプ電圧を印加する必要がある。つまり，パネルキャパシタＣｐに印加される電圧Ｖ(ｐ)は，下記の数式１のように，パネルキャパシタＣｐに印加される電流ｉ(ｐ)（即ち，ランプスイッチのソースとドレインの間に流れる電流）が定電流Ｉである場合には，時間が増加するに伴って１次元的に増加または減少するランプ電圧となる。
【００４７】
【数１】
2005122164.tif 000003
【００４８】
その後，トランジスタＭ６，トランジスタＭ１１をオンさせ，トランジスタＭ５，トランジスタＭ１０をオフさせる。すると，Ｙ電極に電圧（Ｖｓ）が印加される。
【００４９】
次いで，トランジスタＭ６をオフさせ，トランジスタＭ７，トランジスタＭ８をオンさせる。すると，パネルキャパシタＣｐの第１端子（Ｙ電極）の電圧は，電圧（Ｖｓ）から陰電圧（Ｖｎｆ）までにランプで下降する。
【００５０】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００５１】
【図１】交流型プラズマディスプレイパネルの部分斜視図である。
【図２】プラズマディスプレイパネルの電極配列を示す図である。
【図３】プラズマディスプレイパネルの駆動波形図である。
【図４】図３に示す駆動波形を具現するための従来のプラズマディスプレイパネルの駆動回路図である。
【図５】本発明の実施形態に係るプラズマディスプレイパネルを示す図である。
【図６】本発明の実施形態に係るプラズマディスプレイパネルの駆動回路図である。
【符号の説明】
【００５２】
１    第１ガラス基板
２    誘電体層
３    保護膜
４    走査電極
５    維持電極
６    第２ガラス基板
７    絶縁体層
８    アドレス電極
９    隔壁
１０    蛍光体
１１    放電空間
１２    放電セル
１００    プラズマパネル
２００    アドレス駆動部
３００    Ｙ電極駆動部
３２０    維持放電電圧生成部
３４０    Ｙ上昇ランプ電圧生成部
３６０    Ｙ下降ランプ電圧生成部
３７０    スキャン電圧生成部
３８０    スキャンＩＣ
４００    Ｘ電極駆動部
５００    制御部
Ａ１〜Ａｍ    アドレス電極
Ｘ１〜Ｘｎ    維持電極
Ｙ１〜Ｙｎ    走査電極
【図１】
2005122164.tif 000004
【図２】
2005122164.tif 000005
【図３】
2005122164.tif 000006
【図４】
2005122164.tif 000007
【図５】
2005122164.tif 000008
【図６】
2005122164.tif 000009