(57)【要約】【課題】  タイムスロット入替回路を搭載した多重化装置を対向させた場合、特定のタイムスロットを入れ替えない設定としたいかなる場合においても疑似同期となる可能性を排除する。【解決手段】  Ｎ個のＭＦ同期回路１は、入力データ信号１１の同期をとるとともにマルチフレーム同期ビットが所定のタイムスロットに無いときは同期外れ信号１３を出力する。ＭＦ同期回路と一対一対応のクランプ回路７は、一時記憶メモリからの読出しデータを出力するがマルチフレーム同期外れ信号がイネーブルの時は当該マルチフレームの一時記憶メモリからの読出しデータ全体（Ｍビット分）を所定のクランプデータにクランプする。クランプ回路と一対一対応のＭＦ同期ビット挿入回路８は，クランプ回路の出力に接続され当該マルチフレームの所定のタイムスロットにマルチフレーム同期ビットを挿入してクランプ回路の出力をデータ出力１２として外部へ導く。【選択図】        図４
2005086227.tif 000002
【特許請求の範囲】
【請求項１】
それぞれがＭマルチフレーム構成のＮ個の入力データ信号の同期をとって一時記憶メモリにシーケンシャルに書き込み、ランダムに読み出すことにより任意のタイムスロットを入れ替えるタイムスロット入替回路において、
前記入力データ信号の同期をとるとともにマルチフレーム同期ビットが所定のタイムスロットに無いときは同期外れ信号を出力するＮ個のマルチフレームフレーム同期回路と、
前記一時記憶メモリからの読出しデータを出力するが前記マルチフレーム同期外れ信号がイネーブルの時は当該マルチフレームの前記一時記憶メモリからの読出しデータ全体（Ｍビット分）を所定のクランプデータにクランプする前記マルチフレーム同期回路と一対一対応のクランプ回路と、
前記クランプ回路の出力に接続され当該マルチフレームの所定のタイムスロットにマルチフレーム同期ビットを挿入して前記クランプ回路の出力をデータ出力として外部へ導く前記クランプ回路と一対一対応のマルチフレーム同期ビット挿入回路とを設けたことを特徴とするタイムスロット入替回路。
【請求項２】
それぞれがＭマルチフレーム構成のＮ個のデータ入力の同期をとって一時記憶メモリにシーケンシャルに書き込み、ランダムに読み出すことにより任意のタイムスロットを入れ替えるタイムスロット入替回路において、
前記データ入力についてそれぞれ独立にマルチフレーム同期をとるとともにマルチフレーム同期ビットが所定のタイムスロットに無いときは同期外れ信号を出力するＮ個のＭＦ同期回路と、
前記ＭＦ同期回路から出力されるマルチフレーム同期ビットのタイムスロット位置を元に前記一時記憶メモリの（Ｍ×Ｎ）メモリアドレス空間における前記データ入力の書込みアドレスを指定し、かつマルチフレーム同期確立時は前記マルチフレーム同期ビットを所定のフレームのタイムスロットに対応させるように動作する書込みカウンタと、
運用者によって予め設定されるタイムスロットの入替の要否にしたがって前記一時記憶メモリに対する読出しアドレスを格納しているアドレス制御メモリと、
前記アドレス制御メモリのアドレスを生成する読出しカウンタと、
前記一時記憶メモリからの読出しデータを出力するが前記マルチフレーム同期外れ信号がイネーブルの時は当該マルチフレームの前記一時記憶メモリからの読出しデータ全体（Ｍビット分）を所定のクランプデータにクランプする前記ＭＦ同期回路と一対一対応のクランプ回路と、
前記クランプ回路の出力に接続されマルチフレームの所定のタイムスロットにマルチフレーム同期ビットを挿入して前記クランプ回路の出力をデータ出力として外部へ導くＭＦ同期ビット挿入回路と、
前記読出し動作とマルチフレーム同期ビット挿入動作との同期をとるための基準タイミングを前記読出しカウンタおよびＭＦ同期ビット挿入回路に与える読出し基準位相発生器とを設けたことを特徴とするタイムスロット入替回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主としてデジタル通信ネットワークの時分割多重化装置に使用されるタイムスロット入替回路、特にマルチフレーム構成の入力データ信号の同期をとって一時記憶メモリにシーケンシャルに書き込み、ランダムに読み出すことで任意のタイムスロットを入れ替えるタイムスロット入替回路に関する。
【背景技術】
【０００２】
この種の従来技術の例として、単一の一時記憶メモリ，単一の書込みアドレス発生器および単一の読出しアドレス発生器を設け、コンパクトで制御を容易にしたタイムスロット入替回路が知られている（例えば、特許第２５５３３０２号）。
【０００３】
また、他のタイムスロット入替回路の例を図１７に示す（文献公知発明に係わるものでない）。この例では、Ｎ個のデータ入力それぞれに対してＮ個のＭＦ同期ユニット1-1〜1-Nで独立にＮ個のマルチフレーム同期をとり、マルチフレーム位相の揃ったＭ×Ｎのデータを一次記憶メモリ１０にシーケンシャルに書き込み、ランダムに読み出すことで任意のタイムスロットを入れ替え可能とする。そして、一次記憶メモリ１０からの読出しデータにつき、マルチフレーム同期ビットＦを改めて挿入してタイムスロットが入れ替えられたＭマルチフレーム構成のデータ出力12-1〜12-Nを得る。
【０００４】
Ｍマルチフレーム構成のＮ個のデータ入力1-1〜1-Nの内、マルチフレーム同期ビットＦを除く残りの部分（例えば、マルチフレーム同期ビットが１ビットの場合は、（Ｍ−１）×Ｎ個）のデータの全てが常にタイムスロット入替え動作が可能である。この動作の中には、タイムスロットを入替えないまま出力する動作も含む。
【０００５】
なお、マルチフレーム同期回路は、マルチフレーム同期ビットが検出できない状態が前方保護段数を超えて継続し同期外れを検出すると、同期外れ信号ＦＳＯ１３を出力する。いずれかの同期外れ信号ＦＳＯ１３の出力があるときは、例えば警報ランプの点灯等により運用者の注意を喚起する。
【０００６】
図１８は図１７に示したタイムスロット入替回路の動作概要を説明するための図である。図１８では、一次記憶メモリを書込み空間と読出し空間と分離して示し、タイムスロットの入替の様子を明示した模式図である。図１８において、ビットＡは書込み空間上の位置（２，１）から読出し空間上の位置（３，２）、ビットＢは書込み空間上の位置（２，２）から読出し空間上の位置（３，１）に入れ替っているが、ビットＣにはタイムスロットの入替がないことが分かる。
【０００７】
【特許文献１】特許第２５５３３０２号（第１−第７頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来のタイムスロット入替回路（図１７）を搭載した時分割多重化装置をＡ局〜Ｂ局間で対向させてデータ通信を行う場合、特定の条件下で疑似同期が発生する可能性があるという問題点がある。
【０００９】
具体的に説明する。図１８において、ＭＦ同期回路１が同期外れのとき、ビットＣはマルチフレーム１〜Ｍ（メモリ空間では（1,N）〜（M,N））のいずれに書き込まれるかは確定しない。そして、マルチフレーム同期外れ状態であるにもかかわらず偶然に同期確立時と同一のフレーム２に書き込まれる状態を経て、その後にマルチフレーム同期引込み後方保護により、正式にマルチフレーム同期確立状態へ移行するという可能性がある。
【００１０】
この場合、メモリ空間上、（2,N）はタイムスロットを入れ替えないで読み出す設定であると、上記のマルチフレーム同期引込みの前後においてビットＣは書込み時と同一のタイムスロット（メモリ空間上は（2,N））のデータとして読み出される。
【００１１】
図１９は、上記の動作をするマルチフレーム同期回路を備えたタイムスロット入替回路を搭載した時分割多重化装置が、Ａ局とＢ局で対向して２０マルチフレーム（MF1〜MF20）のデータが第Ｋビット(BIT K)に多重化され、Ａ局〜Ｂ局間を伝送する場合の状態を示す。図１８中央部の“タイムスロット入替”が図１９の左右の“他ＴＳ他ＢＩＴタイムスロット入替”に相当する。マルチフレームをＭ＝20MF，ＭＦ同期ビットＦをMF1の１ビットと定義し、MF11は予備用、MF2〜MF10とMF12〜MF20がチャネル１〜９（CH1〜CH9）に充当されている。また、CH1およびCH9についてタイムスロットを入替えない設定とされている。
【００１２】
受信側では同期外れのためMF1〜MF20の順序が送信側から１１フレーム分だけずれている。したがって、一方のＡ局から送出されたMF1のＭＦ同期ビットＦがＢ局でタイムスロットを入替えない設定としたCH1およびCH9でループバックされ、その折り返されてきたＭＦ同期ビットＦを自局で検出してしまい、本来の相手局のＭＦ同期ビットＦを正しく検出できず、いわゆる疑似同期状態となっていることが分かる。
【００１３】
すなわち、Ａ局，Ｂ局のマルチフレーム同期回路で上記の偶然が発生しつつ、かつ、Ａ局，Ｂ局より送出されたＭＦ同期ビットＦが相互に相手局の「タイムスロットを入替えない設定」の部分で自局へループバックされつつ、そのまま同期引込み完了となる状態が発生しているのである。
【００１４】
なお、タイムスロットを入れ替えない設定のビットＣが他のフレーム、例えばMF2，MF10，MF12，MF20とした場合でも同様の偶然は発生し得る。すなわち、マルチフレーム同期外れであるにもかかわらず偶然、同期確立後と同一の位相状態となり、MF2，MF10，MF12，MF20に書き込まれたデータがタイムスロットを入れ替えない設定に従ってMF2，MF10，MF12，MF20で読み出され得る。
【００１５】
以上のように、従来のタイムスロット入替回路では、一部のタイムスロットを入替えない設定とした場合、対向するＡ局，Ｂ局の双方のマルチフレーム同期回路において同期引込み時、自局から送出したマルチフレーム同期ビットが偶然、相互に対向局のタイムスロットを入れ替えない設定部分を通って自局に折り返され、自局の送出したマルチフレーム同期ビットＦを自局で検出してしまう、疑似同期状態が発生する場合があるという問題点がある。
【００１６】
そこで、本発明の目的は、特定のタイムスロットを入替えない設定としたいかなる場合においても、対向するＡ局，Ｂ局の双方のマルチフレーム同期回路で疑似同期状態が発生しない信頼性の高いタイムスロット入替回路を提供することにある。なお、前記特許公報記載の従来技術からは、このような問題の存否を伺わせるような明らかな記載はない。
【課題を解決するための手段】
【００１７】
本発明のタイムスロット入替回路は、それぞれがＭマルチフレーム構成のＮ個の入力データ信号の同期をとって一時記憶メモリにシーケンシャルに書き込み、ランダムに読み出すことにより任意のタイムスロットを入れ替えるタイムスロット入替回路において、入力データ信号の同期をとるとともにマルチフレーム同期ビットが所定のタイムスロットに無いときは同期外れ信号を出力するＮ個のマルチフレームフレーム同期回路と、一時記憶メモリからの読出しデータを出力するが前記マルチフレーム同期外れ信号がイネーブルの時は当該マルチフレームの一時記憶メモリからの読出しデータ全体（Ｍビット分）を所定のクランプデータにクランプするマルチフレーム同期回路と一対一対応のクランプ回路と、クランプ回路の出力に接続され当該マルチフレームの所定のタイムスロットにマルチフレーム同期ビットを挿入してクランプ回路の出力をデータ出力として外部へ導くクランプ回路と一対一対応のマルチフレーム同期ビット挿入回路とを設けたことを特徴とする。
【００１８】
より具体的には、本発明のタイムスロット入替回路は、それぞれがＭマルチフレーム構成のＮ個のデータ入力（図４の11-1〜11-N）の同期をとって一時記憶メモリ（図４の１０）にシーケンシャルに書き込み、ランダムに読み出すことにより任意のタイムスロットを入れ替えるタイムスロット入替回路において、データ入力についてそれぞれ独立にマルチフレーム同期をとるとともにマルチフレーム同期ビットが所定のタイムスロットに無いときは同期外れ信号（図４の13-1〜13-N）を出力するＮ個のＭＦ同期回路（図４の1-1〜1-N）と、ＭＦ同期回路から出力されるマルチフレーム同期ビットのタイムスロット位置を元に一時記憶メモリの（Ｍ×Ｎ）メモリアドレス空間におけるデータ入力の書込みアドレスを指定し、かつマルチフレーム同期確立時は前記マルチフレーム同期ビットを所定のフレームのタイムスロットに対応させるように動作する書込みカウンタ（図４の２）と、運用者によって予め設定されるタイムスロットの入替の要否にしたがって一時記憶メモリに対する読出しアドレスを格納しているアドレス制御メモリ（図４の４）と、アドレス制御メモリのアドレスを生成する読出しカウンタ（図４の３）と、一時記憶メモリからの読出しデータを出力するがマルチフレーム同期外れ信号がイネーブルの時は当該マルチフレームの一時記憶メモリからの読出しデータ全体（Ｍビット分）を所定のクランプデータにクランプするＭＦ同期回路と一対一対応のクランプ回路（図４の7-1〜7-N）と、クランプ回路の出力に接続されマルチフレームの所定のタイムスロットにマルチフレーム同期ビットを挿入してクランプ回路の出力をデータ出力（図４の12-1〜12-N）として外部へ導くＭＦ同期ビット挿入回路（図４の8-1〜8-N）と、読出し動作とマルチフレーム同期ビット挿入動作との同期をとるための基準タイミングを読出しカウンタおよびＭＦ同期ビット挿入回路に与える読出し基準位相発生器（図４の９）とを設けたことを特徴とする。
【発明の効果】
【００１９】
本発明によるタイムスロット入替回路は、マルチフレーム同期外れ信号がイネーブルの時は当該マルチフレームの一時記憶メモリからの読出しデータ全体（Ｍビット分）を所定のクランプデータにクランプするＭＦ同期回路を設けたため、一部のタイムスロットを入替えない設定としたいかなる場合であっても、同期外れ時に対向局のタイムスロット入れ替えない部分を通って自局に折り返されてくるのはクランプデータであるので、Ａ局，Ｂ局双方のマルチフレーム同期引込み時、自局より送出したマルチフレーム同期ビットを自局で検出してしまうという、疑似同期状態が発生しない、信頼性の高いタイムスロット入替回路を実現する効果を有する。
【発明を実施するための最良の形態】
【００２０】
本発明は、それぞれがＭマルチフレーム構成のＮ個のデータ入力の同期をとって一時記憶メモリにシーケンシャルに書き込み、ランダムに読み出すことにより任意のタイムスロットを入れ替えるタイムスロット入替回路に関する。
【００２１】
Ｎ個のＭＦ同期回路は、データ入力についてそれぞれ独立にマルチフレーム同期をとるとともにマルチフレーム同期ビットが所定のタイムスロットに無いときは同期外れ信号を出力する。書込みカウンタは、ＭＦ同期回路から出力されるマルチフレーム同期ビットのタイムスロット位置を元に一時記憶メモリの（Ｍ×Ｎ）メモリアドレス空間におけるデータ入力の書込みアドレスを指定し、かつマルチフレーム同期確立時は前記マルチフレーム同期ビットを所定のフレームのタイムスロットに対応させるように動作する。
【００２２】
アドレス制御メモリは、運用者によって予め設定されるタイムスロットの入替の要否にしたがって一時記憶メモリに対する読出しアドレスを格納しており、読出しカウンタは、このアドレス制御メモリのアドレスを生成する。
【００２３】
ＭＦ同期回路と一対一対応で設けられたクランプ回路は、一時記憶メモリからの読出しデータを出力するが、マルチフレーム同期外れ信号がイネーブルの時は当該マルチフレームの一時記憶メモリからの読出しデータ全体（Ｍビット分）を所定のクランプデータにクランプする。クランプデータは、例えばオール“１”とされる。
【００２４】
ＭＦ同期ビット挿入回路は、クランプ回路の出力に接続され、マルチフレームの所定のタイムスロットにマルチフレーム同期ビットを挿入してクランプ回路の出力をデータ出力として外部へ導く。読出し基準位相発生器は、読出し動作とマルチフレーム同期ビット挿入動作との同期をとるための基準タイミングを読出しカウンタおよびＭＦ同期ビット挿入回路に与える。
【実施例１】
【００２５】
先ず、タイムスロット入替回路を搭載した時分割多重化装置を局の間で対向させてデータ伝送を行う場合の概念について説明する。
【００２６】
図１はＡ局とＢ局の間で伝送路を経由して８Ｋフレームを伝送する場合の模式図である。Ａ局（Ｂ局）においてＢ局（Ａ局）に向けて送出すべくタイムスロット入替されたデータは、伝送路８Ｋフレーム終端ブロックにて８Ｋフレームが付加され、伝送路へ送出される。Ｂ局（Ａ局）では、伝送路８Ｋフレーム終端ブロックにて伝送路受信データに対する８Ｋフレーム同期をとり、８Ｋフレーム以外のデータをタイムスロット入替ブロックへ渡す。なお、８Ｋフレームとは、周期が８キロヘルツ、すなわち１２５マイクロ秒間隔で繰り返されるマルチフレーム群をいう。マルチフレーム群を構成するマルチフレームはBITと称される単位で指定される。
【００２７】
図２は８Ｋフレームのフォーマットの一例を示す。この８Ｋフレームには、第Ｋビット(BIT K)に２０マルチフレーム（20MFといい、マルチフレームMF1〜MF20で一単位となる)が定義されている。20MFのマルチフレーム構成の一例を図３に示す。この例では、20MFのMF1にマルチフレーム同期ヒ゛ットＦ(20MF毎にＦ＝“１”，反転Ｆ＝“０”が交互に出現するものと仮定)が定義され、かつ、MF2〜MF10およびMF12〜MF20に0.8kb/sの9CHのデータ(CH1〜CH9)が定義されている。
【００２８】
さて、図４は本発明のタイムスロット入替回路の一実施例を示すブロック図である。このタイムスロット入替回路が図１におけるタイムスロット入替を実行する。図４における入力データ１１は、図３のようなマルチフレーム構成となっている。
【００２９】
図４を参照すると、本タイムスロット入替回路は、データ入力11-1〜11-Nと一対一対応のＭＦ同期回路1-1〜1-Nと、書込みカウンタ２と、読出しカウンタ３と、アドレス制御メモリ４と、Ｗ／Ｒ制御回路５と、セレクタ６と、データ出力12-1〜12-Nと一対一対応のクランプ回路7-1〜7-Nと、データ出力12-1〜12-Nと一対一対応のＦビット挿入回路8-1〜8-Nと、読出し基準位相発生器９と、一時記憶メモリ１０とで構成されている。なお、以下の説明において、データ入力に付せられた参照番号11-1〜11-Nは入力データを示すものとして、また、データ出力に付せられた参照番号12-1〜12-Nは出力データを示すものとして使用することがある。
【００３０】
ＭＦ同期回路1-1〜1-Nは、データ入力11-1〜11-Nについてそれぞれ独立にマルチフレーム同期をとるとともに、Ｍマルチフレーム内におけるＭＦ同期ビットＦのタイムスロットの位置（位相情報）を書込みカウンタ２へ通知する。また、ＭＦ同期回路1-1〜1-Nは、ＭＦ同期ビットＦが所定のタイムスロット（例えば、Ｍマルチフレームの第１ビット）に無いときは同期外れ信号FSO13-1〜FSO13-Nをクランプ回路7-1〜7-Nと外部へ出力する。外部では、同期外れ信号FSO13-1〜FSO13-Nは警報ランプの点灯等に使用され、これによって、運用者はマルチフレーム同期引込みのために必要な措置を講じることができる。
【００３１】
書込みカウンタ２は、（Ｍ×Ｎ）のメモリアドレス空間において、データ入力K（K＝1,2…N）について、（1,K），（2,K）…（M,K）の書込みアドレスを指定し、かつ、マルチフレーム同期確立時はＭＦ同期ビットＦを例えば先頭のアドレス（1,K）に対応させるように動作する。なお、マルチフレーム同期外れ時には、ＭＦ同期ビットＦの位置と先頭アドレス（1,K）の対応関係は不確定となる。
【００３２】
一方、読出しカウンタ３はアドレス制御メモリ４のアドレスを生成する。このアドレスは、（Ｍ×Ｎ）のメモリアドレス空間において、データ出力K（K＝1,2…N）について、（1,K），（2,K）…（M,K）の読出しアドレスを指定する。
【００３３】
アドレス制御メモリ４は、読出しカウンタ３からのアドレスに、一次記憶メモリ１０に対する読出しアドレスを格納している。格納している読出しアドレスは、タイムスロットの入替が設定されていない場合であれば、読出しカウンタ３からのアドレスと一致する。しかし、タイムスロットの入替が設定された場合は異なったものとなる。タイムスロットの入替の要否は運用者によって予めアドレス制御メモリ４に設定される。
【００３４】
Ｗ／Ｒ制御回路５は、一次記憶メモリ１０に対して書込みと読出しの別を通知するともに、セレクタ５に対して書込みと読出しに応じた選択信号を出力する。
【００３５】
セレクタ６は、Ｗ／Ｒ制御回路５からの選択信号によって、書込みカウンタ２とアドレス制御メモリ４のいずれかの出力を選択し、一次記憶メモリ１０に対するアドレスとして出力する。
【００３６】
クランプ回路７は、着目するマルチフレームがマルチフレーム同期外れの時（同期外れ信号FSO13がイネーブルの時）に限り、着目するマルチフレームの一時記憶メモリ１０からの読出しデータ全体（Ｍビット分）をクランプする。クランプは、例えば、読出しデータ全体（Ｍビット分）をオール“１”とすることによって行うことができる。ここで、マルチフレーム同期回路1-K（K＝1,2…N）がマルチフレーム同期外れの場合について着目すると、読出しアドレス（１，Ｋ），（２，Ｋ）…（Ｍ，Ｋ）からのＭビット分の読出しデータ（この中にはタイムスロットを入れ替えないで読み出す設定のデータが含まれている場合もある）がマルチフレーム同期外れの間に限りクランプされる。なお、クランプ回路７は、マルチフレーム同期外れでないときは、一時記憶メモリ１０からの読出しデータをスルーする。
【００３７】
Ｆビット挿入回路8-Kは、クランプ回路7-Kからの出力（１，Ｋ）にマルチフレーム同期ビットＦを挿入する。なお、このとき、アドレス制御メモリ４のアドレスを指定する読出しカウンタ３およびＦビット挿入回路８に対し、読出し基準位相発生器９が基準タイミングを与え、上記ランダム読出し動作とＦ挿入動作の連携をとる。従って、（２，Ｋ），（３，Ｋ）…（Ｍ，Ｋ）の（Ｍ−１）ビット分の読出しデータ（この中にはタイムスロットを入替えないで読出す設定のデータが含まれている場合もある）が、データ入力11-Kがマルチフレーム同期外れの間に限りクランプされたデータ出力12-Kを得る。
【００３８】
読出し基準位相発生器９は、読出し動作とＦビット挿入動作の同期をとるための基準タイミングを読出しカウンタ３およびＦビット挿入回路8-1〜8-Nに与える。
【００３９】
一時記憶メモリ１０は、Ｍマルチフレーム構成の入力データ１１を書込みカウンタ２で指定されるアドレスにシーケンシャルに書き込んでいく。データメモリ１０に書込まれたＭ×Ｎのデータは、アドレス制御メモリ４に設定されたデータで指定される読出しアドレスでランダムに読み出されていく。
【００４０】
次に、本のタイムスロット入替回路の動作について説明する。
【００４１】
本タイムスロット入替回路の正常な動作の概要は従来技術の説明に使用した図１８によって同様に説明できる。図１８では、一次記憶メモリを書込み空間と読出し空間と分離して示し、タイムスロットの入替の様子を明示している。
【００４２】
図１８は、一時記憶メモリ１０に書き込まれたＭ×Ｎのデータの内のビットＡ，Ｂ，Ｃに着目し、タイムスロットを入れ替えて読み出す設定のビットＡ，Ｂと、タイムスロットを入れ替えないで読み出す設定のビットＣについて、書込み空間と読出し空間における各データ配置の例を示す。
【００４３】
図１８より明らかなように、タイムスロットを入れ替えて読み出す設定のビットＡ，Ｂについては、アドレスを（Ｍ座標，Ｎ座標）で表現するとすれば、Ａの書込みアドレス：（２，１）≠Ａの読出しアドレス：（３，２）Ｂの書込みアドレス：（２，２）≠Ｂの読出しアドレス：（３，１）であり、一方、タイムスロットを入れ替えないで読み出す設定のデータＣについてはＣの書込みアドレス：（２，Ｎ）＝Ｃの読出しアドレス：（２，Ｎ）である。
【００４４】
より具体的に説明するために、図３の20MFのデータが図２の８Ｋフレームの第Ｋビット(BIT K)に多重化され、図１のＡ局〜Ｂ局間（「20MF伝送」部分）で正常に伝送される状態を図５と図６に示す。図５はタイムスロットの入れ替えない設定がない場合、図６はタイムスロットの入れ替えない設定がある場合に対応する。なお、図５および図６においては、伝送路８ＫフレームはＡ局，Ｂ局にて正しく終端され、一方の局から送出された８ＫフレームのBIT Kは対向局でも正しくBIT Kとして受信されることを前提としている。
【００４５】
正常伝送の場合であるからＭＦ同期回路１は同期外れ信号FSO13を出力せず、クランプ回路７は機能しない。したがって、一次記憶メモリ１０からの読出しデータはＦビット挿入回路８を経てデータ出力１２となる。このような正常伝送状態は安定であり、再同期引込みが発生するまで維持される。
【００４６】
図５および図６において、送信側でMF1に挿入されたＭＦ同期ビットＦが受信側のMF1で正しく検出され、その結果、CH1〜CH9のデータが双方向共正しく伝送されていることを示している。図５ではCH1〜CH9のタイムスロット全てが入替対象とされる。図６では、タイムスロットの入れ替えない設定がされているCH1およびCH9のタイムスロットはループバックされ、他のCH2〜CH8のタイムスロットが入替対象とされる。
【００４７】
次に、同期外れが発生した場合の動作について説明する。
【００４８】
図７は、本発明のタイムスロット入替回路の同期外れ発生時における動作の概要を説明するための図である。図７において、データ入力11-Nのマルチフレーム２のビットＣ（メモリ空間上、（2,N））に着目する。
【００４９】
ＭＦ同期回路1-Nが同期外れを検出した場合、ビットＣが偶然に同期確立時と同一のマルチフレーム２に書き込まれる状態を経て、その後マルチフレーム同期確立状態へ移行することがある。この場合、上記マルチフレーム同期引込みの前後において、タイムスロットを入れ替えないで読み出す設定のビットＣは書込み時と同一のタイムスロット（メモリ空間上では（2,N））のデータとして読み出される。クランプ回路7-Nはマルチフレーム同期外れの間、ビットＣを含む（１，Ｎ），（２，Ｎ），…（Ｍ，Ｎ）のＭビット分の読出しデータをクランプする。
【００５０】
そして、クランプ回路7-Nの出力の後段に位置するＦビット挿入回路8-Nは、（１，Ｎ）の読出しデータの代わりにＭＦ同期ビットＦを挿入する。従って、（２，Ｎ），（３，Ｎ）…（Ｍ，Ｎ）の（Ｍ−１）ビット分の読出しデータ（この中にはタイムスロットを入替えないで読出す設定のビットＣが含まれている）が、ＭＦ同期回路1-Nが同期外れを検出している間に限りクランプされたデータ出力12-Nを得る。
【００５１】
なお、ＭＦ同期回路1-Nで同期引込みが完了すると、クランプ回路７によるデータ出力12-Nに対する上記クランプ動作は解除される。
【００５２】
図８は、上記の動作をするマルチフレーム同期回路を備えたタイムスロット入替回路を搭載した時分割多重化装置が、Ａ局とＢ局で対向して２０マルチフレーム（MF1〜MF20）のデータが第Ｋビット(BIT K)に多重化され、Ａ局〜Ｂ局間を伝送する場合に、図７におけるのと同様の偶然が発生した状態を示す。図７中央部の“タイムスロット入替”が図８の左右の“他ＴＳ他ＢＩＴタイムスロット入替”に相当する。マルチフレームをＭ＝20MF，ＭＦ同期ビットＦをMF1の１ビットと定義し、MF11は予備用、MF2〜MF10とMF12〜MF20がチャネル１〜９（CH1〜CH9）に充当されている。また、CH1およびCH9についてタイムスロットを入替えない設定とされている。
【００５３】
図８より明らかなように、受信側では同期外れのためMF1〜MF20の順序が送信側から１１フレーム分だけずれている。しかし、タイムスロットを入れ替えない設定に従ってMF2，MF10，MF12，MF20で読出されたデータは、マルチフレーム同期外れの間はクランプされて対向局へ送出される。このため、自局より送出したマルチフレーム同期ビットＦが相手局で折返されて自局で検出してしまうという図１９のような疑似同期状態にはならず、結局、相手局から送出されたマルチフレーム同期ビットＦを正しく検出し、必ず正常同期状態（図６と同じ状態）となる。
【００５４】
すなわち、マルチフレーム同期外れであるにもかかわらず偶然、同期確立後と同一の位相状態となりMF2，MF10，MF12，MF20に書き込まれたデータがタイムスロットを入れ替えない設定に従ってMF2，MF10，MF12，MF20で読出された場合、そのMF2，MF10，MF12，MF20で読み出されたデータは、マルチフレーム同期外れの間、全てクランプされる。
【００５５】
更に具体的に説明すると、Ａ局で同期外れのためMF2〜MF20をクランプデータとし、MF1にＭＦ同期ビットＦを挿入してＢ局へ伝送している。Ａ局のMF1はＢ局のMF10にあたり、これがＢ局で折り返されるときにクランプデータとされる。そして、このクランプデータがＡ局に伝送されてくるので、Ａ局のMF1はクランプデータとなる。結局、Ａ局のMF1では、当初挿入してＢ局へ送出したＭＦ同期ビットＦに代わってクランプデータを検出するため、同期外れとなり、擬似同期にはならないのである。
【００５６】
図６および図８による上述の説明は、図３の２０マルチフレームにおける［MF2，MF10，MF12，MF20］、すなわち［CH1,CH9］がタイムスロットを入れ替えない設定の場合を例にとったものであるが、他のいかなるケースにおいても同様である。そのために４つの例を掲げておく。
【００５７】
図９および図１０は［MF3，MF9，MF13，MF19］（［CH2,CH8］）、図１１および図１２は［MF4，MF8，MF14，MF18］（［CH3,CH7］）、図１３および図１４は［MF5，MF7，MF15，MF17］（［CH4,CH6］）、図１５および図１６は［MF6，MF16］（［CH5］）がタイムスロットを入れ替えない設定の場合をそれぞれ示している。図９，１１，１３，１５は同期外れがなく正常な伝送状態、図１０，図１２，図１４，図１６は同期外れであるが疑似同期とならない状態を示している。
【００５８】
このように、本発明によれば、タイムスロットを入れ替えない設定がどのようであっても、確実に擬似同期状態を回避できる。
【図面の簡単な説明】
【００５９】
【図１】タイムスロット入替回路を搭載した多重化装置をＡ局〜Ｂ局間で対向させた状態の説明図
【図２】図１における伝送路８Ｋフレーム構成の一例を示す説明図
【図３】図２における２０ＭＦのマルチフレーム構成の一例を示す説明図
【図４】本発明のタイムスロット入替回路の一実施例を示すブロック図
【図５】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がない場合）に正常状態となる代表例を示す説明図
【図６】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に正常状態となる代表例を示す説明図
【図７】本発明のタイムスロット入替回路の同期外れ発生時における動作の概要を説明するための図
【図８】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に同期外れが発生したが、疑似同期状態とはならないことの代表例を示す説明図
【図９】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に正常状態となる第２の例を示す説明図
【図１０】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に同期外れが発生したが、疑似同期状態とはならないことの第２の例を示す説明図
【図１１】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に正常状態となる第３の例を示す説明図
【図１２】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に同期外れが発生したが、疑似同期状態とはならないことの第３の例を示す説明図
【図１３】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に正常状態となる第４の例を示す説明図
【図１４】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に同期外れが発生したが、疑似同期状態とはならないことの第４の例を示す説明図
【図１５】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に正常状態となる第５の例を示す説明図
【図１６】多重化装置をＡ局〜Ｂ局間で対向させて伝送した場合（タイムスロットを入れ替えない設定がある場合）に同期外れが発生したが、疑似同期状態とはならないことの第５の例を示す説明図
【図１７】従来のタイムスロット入替回路の一例を示すブロック図
【図１８】マルチフレーム同期回路を備えたタイムスロット入替回路の動作概要の説明図
【図１９】従来のタイムスロット入替回路において図６と同一の条件で偶然、疑似同期状態となる一例を示す説明図
【符号の説明】
【００６０】
１      ＭＦ同期回路
２      書込みカウンタ
３      読出しカウンタ
４      アドレス制御メモリ
５      W/R制御回路
６      セレクタ
７      クランプ回路
８      Ｆビット挿入回路
９      読出し基準位相発生器
１０    一時記憶メモリ
１１    データ入力
１２    データ出力
１３    同期外れ信号
【図１】
2005086227.tif 000003
【図２】
2005086227.tif 000004
【図３】
2005086227.tif 000005
【図４】
2005086227.tif 000006
【図５】
2005086227.tif 000007
【図６】
2005086227.tif 000008
【図７】
2005086227.tif 000009
【図８】
2005086227.tif 000010
【図９】
2005086227.tif 000011
【図１０】
2005086227.tif 000012
【図１１】
2005086227.tif 000013
【図１２】
2005086227.tif 000014
【図１３】
2005086227.tif 000015
【図１４】
2005086227.tif 000016
【図１５】
2005086227.tif 000017
【図１６】
2005086227.tif 000018
【図１７】
2005086227.tif 000019
【図１８】
2005086227.tif 000020
【図１９】
2005086227.tif 000021