【手続補正書】
【提出日】平成22年8月10日(2010.8.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルブロックと、
半導体メモリ装置の外部から入力された一般データ及びマスキング情報を前記メモリセルブロックに伝送可能なように信号処理を行って出力するデータ入力部と、
前記データ入力部と前記メモリセルブロックとの間に連結された広域データラインと、
前記広域データラインに連結され、前記広域データラインを介して伝送されるマスキング情報を記録する複数のレジスタと、
マスキング情報選択信号によって前記複数のレジスタのマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する多重化部と
を含むことを特徴とする半導体メモリ装置。
【請求項２】
前記複数のレジスタの全てにマスキング情報が記録される動作時間の周期と、前記メモリセルブロックにデータが記録される動作時間の周期とが同一であることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項３】
一般データのバースト長と前記複数のレジスタの数によってマスキング情報のバースト長が決定されることを特徴とする請求項１又は２に記載の半導体メモリ装置。
【請求項４】
メモリセルブロックと、
半導体メモリ装置の外部から入力された一般データ及びマスキング情報を前記メモリセルブロックに伝送可能なように信号処理を行って出力するデータ入力部と、
前記データ入力部と前記メモリセルブロックとの間に連結された広域データラインと、
前記広域データラインに連結され、前記広域データラインを介して伝送されるマスキング情報を記録する第１及び第２のレジスタと、
マスキング情報選択信号によって前記第１及び第２のレジスタのマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する多重化部と
を含むことを特徴とする半導体メモリ装置。
【請求項５】
前記メモリセルブロックは、所定の制御信号を入力され、前記マスキング情報が前記広域データラインを介して伝送される区間の間に記録動作を行わないように構成されることを特徴とする請求項１，３又は４のいずれかに記載の半導体メモリ装置。
【請求項６】
前記データ入力部は、
複数のデータ入出力ピンを有するパッドと、
前記パッドを介して前記半導体メモリ装置の外部から入力される直列データを並列データに変換する直列／並列変換部と、
前記並列データをラッチし、出力制御信号によって前記広域データラインに出力するラッチ部と
を含むことを特徴とする請求項１，３，４又は５のいずれかに記載の半導体メモリ装置。
【請求項７】
前記出力制御信号は、前記半導体メモリ装置の外部から入力されたライト命令によって生成される信号であることを特徴とする請求項６に記載の半導体メモリ装置。
【請求項８】
前記第１及び第２のレジスタにマスキング情報が記録される動作時間の周期と、前記メモリセルブロックにデータが記録される動作時間の周期とが同一であることを特徴とする請求項４に記載の半導体メモリ装置。
【請求項９】
前記第１のレジスタは、一般データのバースト長の半分に該当するバースト長でマスキング情報が記録され、前記第２のレジスタは、前記一般データのバースト長の残りの半分に該当するバースト長でマスキング情報が記録されることを特徴とする請求項４又は８に記載の半導体メモリ装置。
【請求項１０】
前記多重化部から出力されたマスキング情報をラッチし、前記データ入力部のデータ出力タイミングと同じタイミングに出力するラッチ部をさらに含むことを特徴とする請求項１，４，７又は９のいずれかに記載の半導体メモリ装置。
【請求項１１】
メモリセルブロックと、前記メモリセルブロックに連結され、一般データ及びマスキング情報を伝送するための広域データラインと、前記広域データラインに連結された複数のマスキング情報記録用レジスタとを備えた半導体メモリ装置のデータマスキング方法であって、
マスキング情報記録命令が入力される場合、既設定された一般データのバースト長と同じ周期で複数のマスキング情報を前記複数のマスキング情報記録用レジスタに記録する段階と、
マスキングを含むデータ記録命令が入力される場合、前記複数のマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する段階と
を含む半導体メモリ装置のデータマスキング方法。
【請求項１２】
前記マスキング情報を前記複数のマスキング情報記録用レジスタに記録する段階は、
前記複数のマスキング情報記録用レジスタの各々に対して前記一般データのバースト長を前記レジスタの数で除算したバースト長でマスキング情報を記録する段階であることを特徴とする請求項１１に記載の半導体メモリ装置のデータマスキング方法。
【請求項１３】
前記マスキング情報を前記複数のマスキング情報記録用レジスタに記録する間に、所定の制御信号を用いて前記メモリセルブロックの記録動作を中止させる段階をさらに含むことを特徴とする請求項１１又は１２に記載の半導体メモリ装置のデータマスキング方法。
【請求項１４】
前記マスキングを含むデータ記録命令は、前記マスキング情報記録用レジスタの数だけ定義されていることを特徴とする請求項１１乃至１３のいずれかに記載の半導体メモリ装置のデータマスキング方法。
【請求項１５】
メモリセルブロックと、前記メモリセルブロックに連結され、一般データ及びマスキング情報を伝送するための広域データラインと、前記広域データラインに連結された第１及び第２のレジスタと、を備えた半導体メモリ装置のデータマスキング方法であって、
マスキング情報記録命令が入力される場合、既設定された一般データのバースト長と同じ周期で第１及び第２のマスキング情報を前記第１及び第２のマスキング情報記録用レジスタに記録する段階と、
マスキングを含むデータ記録命令が入力される場合、前記第１及び第２のマスキング情報のうち１つを選択し、前記メモリセルブロックに出力する段階と
を含むことを特徴とする半導体メモリ装置のデータマスキング方法。
【請求項１６】
前記第１及び第２のマスキング情報を前記第１及び第２のレジスタに記録する段階は、
前記第１のレジスタに対して前記一般データのバースト長の一部に該当するバースト長で第１のマスキング情報を記録する段階と、
前記第２のレジスタに対して前記一般データのバースト長の残りに該当するバースト長で第２のマスキング情報を記録する段階と
を含むことを特徴とする請求項１５に記載の半導体メモリ装置のデータマスキング方法。
【請求項１７】
前記第１及び第２のマスキング情報を前記第１及び第２のレジスタに記録する段階は、
前記第１のレジスタに対して前記一般データのバースト長の半分に該当するバースト長で第１のマスキング情報を記録する段階と、
前記第２のレジスタに対して前記一般データのバースト長の残りの半分に該当するバースト長で第２のマスキング情報を記録する段階と
を含むことを特徴とする請求項１５又は１６に記載の半導体メモリ装置のデータマスキング方法。
【請求項１８】
前記第１及び第２のマスキング情報を前記第１及び第２のレジスタに記録する間に、所定の制御信号を用いて前記メモリセルブロックの記録動作を中止させる段階をさらに含むことを特徴とする請求項１５乃至１７のいずれかに記載の半導体メモリ装置のデータマスキング方法。
【請求項１９】
前記マスキングを含むデータ記録命令は、前記第１及び第２のレジスタの各々に対して定義されていることを特徴とする請求項１５乃至１８のいずれかに記載の半導体メモリ装置のデータマスキング方法。