(57)【要約】  本発明は、低照明条件下での視認（特に夜間視）に特に適した画像センサに関する。  当該センサは、シリコン基板から出発して集積回路チップ（ＩＣ）上に形成されている。当該センサは、  −  少なくとも１個のフォトダイオードおよび複数のトランジスタを各々含む能動ピクセルの行および列からなるマトリクス（ＭＰ）と、  −  当該マトリクスの外側にあるマトリクスの制御回路（ＣＴＲＬ）、およびマトリクスの外側にある信号読取回路（ＲＤ）とを含んでいる。  当該センサのフォトダイオードは、当該能動層が当該シリコン基板上で成長したエピタキシャル層である場合は抵抗率が少なくとも５００オーム・ｃｍであって当該能動層がシリコン基板の上部からなる場合は抵抗率が少なくとも２０００オーム・ｃｍである単結晶シリコンの能動層内に形成されている。当該センサの制御回路（ＣＴＲＬ）および読取回路（ＲＤ）は、単結晶シリコンの能動層と同一種類であって３０オーム・ｃｍ以下の抵抗率を有している少なくとも１個のドープされた大域的電位井戸（ＤＰＷ）内に形成されていて、当該電位井戸は当該能動層内に形成されていて当該マトリクスを含んでいない。
2015537375.tif 000002
【特許請求の範囲】
【請求項１】
第１の種類の導電率を有するシリコン基板（１２）から出発して集積回路チップ（ＩＣ）上に形成された画像センサであって、
−  前記基板の表面上に形成された前記第１の種類の導電率を有する単結晶シリコンの能動層内に形成された少なくとも１個のフォトダイオードおよび複数のトランジスタを各々含む能動ピクセルの行および列からなるマトリクス（ＭＰ）と、
−  前記マトリクスの外側にある前記マトリクスの制御回路（ＣＴＲＬ）、および前記マトリクスの外側にある信号読取回路（ＲＤ）と
を含む画像センサにおいて、
単結晶シリコンの前記能動層（１０）が、前記能動層が前記第１の種類の導電率を有する前記シリコン基板に接触して成長したエピタキシャル層である場合は少なくとも５００オーム・ｃｍの抵抗率を有し、前記能動層が前記シリコン基板の上部からなる場合は少なくとも２０００オーム・ｃｍの抵抗率を有することと、前記制御回路（ＣＴＲＬ）および前
記読取回路（ＲＤ）が、単結晶シリコンの前記能動層と同一種類であって３０オーム・ｃｍ以下の抵抗率を有している少なくとも１個のドープされた大域的電位井戸（ＤＰＷ）内に形成されていて、前記電位井戸が前記能動層内に形成され且つ前記ピクセルのマトリクスを含んでいないこととを特徴とする画像センサ。
【請求項２】
前記電位井戸が、前記能動層の表面から出発して約２〜５マイクロメートルの範囲の深さを有することを特徴とする、請求項１に記載の画像センサ。
【請求項３】
単結晶シリコンの前記能動層が５００〜２０００オーム・ｃｍの範囲の抵抗率を有するエピタキシャル層であることを特徴とする、請求項１または２に記載の画像センサ。
【請求項４】
前記エピタキシャル層の厚さが１０マイクロメートル〜５０マイクロメートルの範囲にあることを特徴とする、請求項３に記載の画像センサ。
【請求項５】
前記能動層が、５０００〜１００００オーム・ｃｍの範囲の抵抗率を有する非エピタキシャルシリコン基板の上部からなることを特徴とする、請求項１または２に記載の画像センサ。
【請求項６】
裏面照射されるべく設計されていて、前記ピクセルのマトリクスが形成されている前記能動層上で、前記出発シリコン基板の裏面全体またはほぼ全体が除去されていて、前面が別の基板へ転写された能動層だけが残されている、請求項１〜５のいずれか１項に記載の画像センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン基板に対しＣＭＯＳ技術を用いる画像センサに関する。
【背景技術】
【０００２】
高性能画像センサは、多数の互いに矛盾する制約を満たさなければならない。すなわち、分解能および生産量またはコストを向上させるべくピクセルを小型化しながら、特に瞬間画像取得モード（集積時間がピクセルの全ての行において共通な「スナップショット」モード）での信号の読み取り用に各ピクセル内に数個のトランジスタを取付けて、ピクセル飽和無しに照明の線形測定ダイナミックレンジを最大化すべく各ピクセル内における電子の記憶容量を高め、低照明条件下で極力低いノイズ且つ最高感度を実現する等である。
【０００３】
夜間、光は月から、または月が出ていない場合は遠くの銀河および大気中または惑星間宇宙に分散している粒子に反射される日光から発せられる空の「夜光」のいずれか、から発せられる。夜光または月光の発光スペクトルは、所与の波長区間（例えば１０ナノメートル区間）について毎秒１平方センチメートル当たりに受光された光子の個数として測定および表現することができる。
【０００４】
典型的に、月面反射のスペクトルは、可視領域および近赤外領域で多少均一であるが、月が出ていない場合、夜光発光は近赤外線領域よりも可視領域の方がはるかに微弱である。
【０００５】
月が出ていない場合、５×５マイクロメートルのピクセルにより夜間に受光される光子の個数は、露出時間が１／２５秒〜１／６０秒の場合で５〜１５個、すなわちビデオ画像の従来のフレームの持続時間であると推定できる。これらの光子は、可視波長ではなく近赤外線において主に見られる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、低光度および特に夜間視モードにおける画像取得のために、更にシリコンが１１００ナノメートルに達し得る波長まで光子を電子に変換する能力を有することを踏まえて、近赤外線領域における検知器の感度を極力高めることが重要である。
【課題を解決するための手段】
【０００７】
本発明の一つの目的は従って、検出の量子効率、換言すれば、可視領域（約４００ナノメートル〜８００ナノメートル）における検出に影響を及ぼすことなく近赤外線（約７５０ナノメートル〜１１００ナノメートル）において感光面で収集される電子電荷の個数と当該表面で受光される光子の個数との比率を向上させることにより画像センサの品質を向上させると同時に、当該センサと同一集積回路チップ上に形成される電子処理回路の製造との技術的互換性を保つことである。
【０００８】
この目的のため、本発明は、第１の種類の導電率を有するシリコン基板から出発して集積回路チップ上に形成された画像センサであって、
−  当該基板の表面上に形成された第１の種類の導電率を有する単結晶シリコンの能動層内に形成された少なくとも１個のフォトダイオードおよび複数のトランジスタを各々含む能動ピクセルの行および列からなるマトリクスと、
−  当該マトリクスの外側にある当該マトリクスの制御回路の部分および当該マトリクスの外側にある信号読取回路の部分と
を含む画像センサにおいて、
単結晶シリコンの能動層が、当該能動層が第１の種類の導電率を有するシリコン基板に接触して成長したエピタキシャル層である場合は少なくとも５００オーム・ｃｍの抵抗率を有し、当該能動層がシリコン基板の上部により直接形成された場合は少なくとも２０００オーム・ｃｍの抵抗率を有することと、制御回路および読取回路の当該部分が、単結晶シリコンの能動層と同一種類であって抵抗率が高々４０オーム・ｃｍである少なくとも１個のドープされた大域的電位井戸内に形成されていて、当該電位井戸は能動層内に形成され且つピクセルのマトリクスを含んでいないこととを特徴とする画像センサを提供する。
【０００９】
当該層内でに形成される電位井戸は、エピタキシャル層であるか否かに拘わらず当該能動層の表面から出発して、ＭＯＳトランジスタが正常動作できるたように好適には深さが数マイクロメートル（好適には約２〜５マイクロメートル）である。当該層自身が、ＣＭＯＳ技術要素（トランジスタ、コンデンサ、ダイオード等）の形成に使用する電位井戸を含んでいる。単結晶シリコンの能動層がエピタキシャル層である場合、当該層の厚さは好適には１０マイクロメートル〜５０マイクロメートルの範囲にあり、従って電位井戸はエピタキシャル能動層の深さ以上には延在しない。
【００１０】
この構造により明らかに、画像センサチップは、マトリクス用に予約された領域と、当該マトリクスの外側にある電子制御部および読取回路用に予約された領域に分割されており、これらの領域は、制御および読取回路用に予約された領域内の能動層が、ピクセルのマトリクス用に予約された領域内の能動層よりも極めて抵抗率（ドープされた電位井戸の抵抗率）が低いため、能動層の異なるドーピング率により区別される。ドーピング率と抵抗率の間には直接的な関係があり、抵抗率が小さいほどドーピング率が高い。
【００１１】
これにより、特に、正常動作する制御および読取回路を形成することができ、ピクセルのマトリクスの正常動作に関連する理由により抵抗率が大幅に増大するであろう能動層内で当該回路を直接形成する場合よりも、高い信頼性が得られる。特に、静電放電から保護するための構造がより良好に制御される。
【００１２】
ピクセルのマトリクスがエピタキシャル能動層内に形成される場合、好適には能動層の抵抗率として５００〜２０００オーム・ｃｍが選択される。非エピタキシャルシリコン基板（インゴットを張り、切断面にエピタキシが露出しないようにインゴットを切断することにより得られる基板）の上部内に直接形成される場合、好適には抵抗率が５０００〜１００００オーム・ｃｍの基板が得られる。
【００１３】
本発明はまた、裏面照射薄型センサ、すなわち、出発シリコン基板の裏面全体またはほぼ全体が除去されていて、前面が別の基板（キャリア基板）へ転写された能動層だけが残されたセンサの場合にも適用できる点に注意されたい。この場合、近赤外線領域ではなく青色領域の感度が向上し得る。
【００１４】
本発明の他の特徴および利点は、以下に添付図面を参照しながら示す詳細な記述を精査することで明らかになろう。
【図面の簡単な説明】
【００１５】
【図１】ピクセルのマトリクスおよび当該マトリクスの外側にある電子回路を含む、シリコン上に集積された画像センサの上面概略図である。
【図２】導電率は同一種類であるがドープ率がより低い層に拡散された大域的電位井戸であってピクセルのマトリクスに対応する領域を含まない電位井戸を示す。
【図３】当該電位井戸がマトリクスまたはマトリクスを囲む基板の接地リングを含んでおらず、且つマトリクスを囲む保護リングも含んでいない一変形形態を示す。
【図４】マトリクスと大域的電位井戸の境界におけるセンサの断面を示す。
【図５】本発明によるピクセルおよび従来技術を用いるピクセルに対する波長の関数として量子効率の曲線を示す。
【発明を実施するための形態】
【００１６】
図１に、集積回路チップＩＣ上に形成された画像センサの従来設計を示す。当該センサは、各ピクセルがフォトダイオードおよびＭＯＳトランジスタを含む能動ピクセルの行および列のマトリクスＭＰを含んでいる。これらのトランジスタを用いてピクセルを選択し、集積時間の開始と終了を制御し、光生成された電荷の量をピクセルの明るさを表す電圧レベルに変換する。マトリクスの外側に、大域的に２個のカテゴリに分けられる電子回路、すなわち制御回路ＣＴＲＬおよび読取回路ＲＤがある。制御回路ＣＴＲＬは特に、シーケンサおよび１行ずつピクセルを選択するための行アドレス指定回路等を含んでいる。読取回路ＲＤは、ピクセルにより生じたアナログ電圧レベルを収集するサンプリング回路、およびアナログデジタル変換回路を含んでいて、これらは他の信号処理機能をも含んでいてよい。
【００１７】
従来技術において、集積回路は、ドープされたがより低く従って抵抗率がより高い（典型的に５〜３０オーム・ｃｍ）エピタキシャル層である単結晶シリコンの能動層に覆われた抵抗率が低い（例えば１〜５０ミリオーム・ｃｍ）高ドープされたシリコン基板から始めて形成されている。以下において能動エピタキシャル層はＰ型であると仮定するが、Ｎ型であってもよく、この場合、以下に示す全ての種類の導電率を反転させる必要がある。
【００１８】
能動層内には、
−  ピクセルのフォトダイオード（Ｐ型の能動層内へのＮ型の拡散、Ｎ型の拡散は通常Ｐ型の表層により覆われている）、
−  ピクセルの他の回路素子、例えばピクセルのＮＭＯＳトランジスタのソースおよびドレイン、
−  回路ＣＴＲＬおよびＲＤのＰＭＯＳトランジスタが、能動層内に拡散されたＮ型の浅い（最大深さ１マイクロメートル）個別電位井戸（１トランジスタ当たり１個の電位井戸）内に形成される、制御回路ＣＴＲＬおよび読取回路ＲＤの一部を形成するＮＭＯＳトランジスタおよび他の回路素子、
−  ＭＯＳコンデンサおよびダイオードが形成されている。
【００１９】
図１の構造の能動エピタキシャル層の厚さは約５〜１０マイクロメートルである。
【００２０】
本発明によれば、フォトダイオードは最初に従来技術よりも抵抗率がはるかに高い、典型的にはエピタキシャル層の場合、抵抗率が従来技術よりも少なくとも２０〜５０倍高い少なくとも５００オーム・ｃｍである単結晶シリコンの能動層内に形成されている。また、制御回路ＣＴＲＬおよび読取回路ＲＤ、より一般的にはピクセルのマトリクスの外周ＰＲの外側にある全ての電子回路は、図２の破線領域に示すＰ型（Ｐ型能動層の場合）の少なくとも１個の深い大域的電位井戸ＤＰＷ内に配置されている。当該電位井戸は、回路のＰＭＯＳトランジスタに対するＮ型の個別電位井戸よりも深い。大域的電位井戸ＤＰＷの深さは好適には最低２〜４マイクロメートルであるが、いずれの場合も能動エピタキシャル層の深さ以下である。大域的電位井戸ＤＰＷのドーピング率は能動層ののドーピング率よりも高いため、大域的電位井戸ＤＰＷの抵抗率は能動層よりもはるかに低くなっている。大域的電位井戸ＤＰＷの抵抗率は、高々３０オーム・ｃｍであり、好適には５〜１０オーム・ｃｍの範囲にある。当該電位井戸は、マトリクスＭＰの表面およびマトリクスの一部をも含んでいない。換言すれば、電位井戸の縁は、図２に見られるように、マトリクスの外側から内側へ向かう際に、マトリクスの外周ＰＲの手前で終端している。電位井戸、能動層および基板は、同一種類、ここではＰ型のの導電率を有している。
【００２１】
マトリクスの外側の制御および読取回路ＣＴＲＬ、ＲＤは、またはこれらの回路の少なくとも一部は、Ｐ型の大域的電位井戸ＤＰＷ内に含まれていて、これらの回路のＰＭＯＳトランジスタは、大域的電位井戸ＤＰＷよりも浅いＮ型の個別電位井戸内に形成されている。Ｎ型の個別電位井戸の深さは約１マイクロメートルであってよい。「大域的電位井戸」という用語は、多数のトランジスタをおよび他の回路素子を含む回路の広範な部分が同一の電位井戸内に含まれていることを意味する。図２は１個の大域的電位井戸だけを示しているが、現実的な理由により、当該電位井戸を複数の異なる大域的電位井戸、例えば回路ＲＤ用に１個および回路ＣＴＲＬ用に別の１個の大域的電位井戸に再分割することも考えられることを理解されたい。また、これらの回路の特定の素子はＮ型の深い電位井戸内に形成されていてもよいが、本発明は本明細書において、能動層と同一種類であるがドーピング率が異なるＰ型の深い電位井戸内に形成された回路素子を想定している。
【００２２】
第一の実施形態において、能動層はエピタキシャル層である。当該層は、溶融シリコンの槽内から引き上げることにより形成されたシリコンのインゴットから切断された切片であるシリコン基板上に形成されている。断面の表面は研磨される。エピタキシャル層は、基板よりもドープ率がはるかに低い。後者の導電率は、能動層と同一種類である。好適にはＰ型且つ高レベルにドープされている。
【００２３】
第２の実施態様において、能動層は、基板の表面上で成長したエピタキシャル層に形成されるのではなく、シリコンのインゴットから切断された切片により自身が形成された基板の上部に形成されている。この場合、能動層（同じく導電率が基板と同一種類）の抵抗率は好適にはより高くてもよい。抵抗率は少なくとも２０００オーム・ｃｍ、好適には５０００オーム・ｃｍよりも高い。シリコンのインゴットはドーピング率を低めて作成されているため、このように高い抵抗率が得られる。
【００２４】
いずれの場合も、好適には、図３に示すように、ピクセルのマトリクスは２個の同心外周リングＡＮ１およびＡＮ２により囲まれていて、電位井戸ＤＰＷは当該マトリクスもこれらの２個の外周リングも含んでいない。マトリクスの外周ＰＲにより近い方の内側リングＡＮ１は、高レベルにドープされて接地点に電気的に接続されたＰ型の拡散領域からなり、その目的は、接地平面を形成すべくマトリクスＭＰの全領域内で能動層の電位をゼロに固定することである。外側リングＡＮ２は、高レベルにドープされて、略正電源電位Ｖｄｄに接続されたＮ型の拡散領域であり、その目的は、外部からスプリアス電荷がマトリクス領域ＭＰ内へ伝搬するのを防止する傾向を示す深い空乏領域を形成することである。
【００２５】
図４に、本発明によるセンサ構造の、マトリクスＭＰと深い大域的電位井戸ＤＰＷとの境界領域における図３のラインＩＶ〜ＩＶに沿って切断した断面図を示す。当該構造は、（裏面照射薄型センサの場合は製造工程で除去される）Ｐ型のシリコン基板１０、および同一種類であるが基板の上部で低レベルにドープされた（Ｐ−）単結晶シリコンの能動層１２を含んでいる。Ｐ＋型の外周リングＡＮ１およびＮ＋型の外周リングＡＮ２は表面から始めて拡散される。
【００２６】
ピクセルのマトリクスは、フォトダイオードの陽極を形成すべく能動層のＰ型の低レベルにドープされたシリコンを用いて、外周リングに囲まれた領域ＭＰ内に形成されている。陰極は、当該能動層内でＮ型の表面拡散領域により形成されていて、当該拡散領域自身が、陽極に電気的に接続されたＰ型の表面拡散領域により覆われている。ピクセルのトランジスタのチャネル領域は、（閾値電圧を設定すべくドーピング率を局所的に調整できる）能動層により形成されている。
【００２７】
読取回路ＲＤおよび制御回路ＣＴＲＬは、マトリクスおよび外周リングの外側にあって能動層よりはるかに高レベルにドープされたＰ型の電位井戸ＤＰＷ内に形成されている。これらの回路のＮＭＯＳトランジスタのチャネル領域は、閾値電圧を設定すべく潜在的にドーピング率が局所的に調整された大域的電位井戸ＤＰＷ（または特定の電位井戸）からなる。これらの回路のＰＭＯＳトランジスタは、大域的電位井戸の表面から始めて拡散されていて大域的電位井戸よりも浅いＮ型の個別の浅い電位井戸（約１マイクロメートルの）内に形成されている。これらのＰＭＯＳトランジスタのチャネル領域は個別電位井戸からなる。ここでも、チャネルのドーピング率は、閾値電圧を設定すべく調整可能である。
【００２８】
本発明の第１実施形態において、単結晶シリコンの能動層は、抵抗率が１〜２０ミリオーム・ｃｍである同一種類の導電率の高レベルドープされたシリコン基板上に堆積されたエピタキシャル層である。エピタキシャル層の深さは、好適には１０マイクロメートルより大きく、好適には１０〜５０マイクロメートルの範囲にある。その抵抗率は、５００オーム・ｃｍより高い、好適には５００〜３０００オーム・ｃｍの範囲にある。
【００２９】
エピタキシャル層を有していない第２の実施形態において、能動層は、自身が単結晶シリコンである基板により形成されていて、当該基板と同一種類の導電率である。この場合、基板は低レベルにドープされていて、その抵抗率は少なくとも２０００オーム・ｃｍであり、好適には５０００オーム・ｃｍ〜１００００オーム・ｃｍの範囲にある。基板の厚さは、例えば非薄型センサの場合、７００マイクロメートルであり得る。
【００３０】
上記２つの実施形態において、画像センサは薄型であって裏面照射タイプあり、換言すれば、能動層の前面上にマトリクスＭＰおよび電子回路を形成した後で、当該前面によりシリコン基板をキャリア基板上に接着し、次いで、能動層（エピタキシャルであろうとなかろうと）だけが数マイクロメートル〜数十マイクロメートルの厚さに残るまで出発基板の裏面を薄くする。製造途中および製造後にわたり機械的強度を提供するのはキャリア基板である。
【００３１】
前面照射の場合、能動層のシリコンの抵抗率が高いため、フォトダイオードの下側に自然に形成される空乏層域がより深くなり、深い箇所で光子により生成される電気電荷の収集量が大幅に向上する。シリコンが感度を有する最長の波長がシリコン内により深く侵入するため、電子の生成へのそれらの寄与は、これらの電子が隣接ピクセルに向かって基板内へ分散することなく、極めて効率的である。その結果空間分解能が向上する。これは特に、シリコンが、２５０ナノメートル（近紫外）から１０５０ナノメートル（近赤外）超までの波長の範囲内で感光性を有することから、近赤外波長に関係する。
【００３２】
能動層の深さは（当該層がエピタキシャル層からなる場合、または薄型センサの場合、８００〜１１００ナノメートルの範囲の波長を充分に感知可能であるように選択されており、次いでその深さは好適には１５マイクロメートルより深く、より好適には３０マイクロメートルより深くなるように選択されているのに対し、従来技術では通常５マイクロメートル未満である。深さが１５マイクロメートルよりも深い、またはより好適には３０マイクロメートルよりも深い場合、波長が８００ナノメートル〜１１００ナノメートルの範囲にある光子の大部分を検出できるものと考えられる。
【００３３】
従って赤色から近赤外の範囲の低レベルの光を測定する能力が従来技術よりも優れており、この事実は夜間視にとって重要であり、電子制御および読取回路の品質を低下させることなく実現される。これらの回路は実際、抵抗率が大き過ぎる基板内で直接形成されていた場合より非効率的に動作するであろう。これは特に、抵抗率が５００オーム・ｃｍよりも高い能動層内で直接形成されていた場合良好に動作しないであろうセンサの電子回路において必須の電圧基準回路で重要である。これはまた、基板内に形成された抵抗、または１枚のプレートが基板により形成されていて誘電体が基板の空乏部に結合されているコンデンサ、バイポーラートランジスタ等にあてはまり得る。
【００３４】
図５に、例示的に、本発明による、前面照射されてマイクロレンズにより覆われた側の５．３マイクロメートルのピクセルの量子効率を表す実線曲線を示す。これに対し、破線曲線は、標準的な技術を用いる同様のピクセルにおける量子効率を表す。
【図１】
2015537375.tif 000003
【図２】
2015537375.tif 000004
【図３】
2015537375.tif 000005
【図４】
2015537375.tif 000006
【図５】
2015537375.tif 000007
【手続補正書】
【提出日】平成27年6月18日(2015.6.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の種類の導電率を有するシリコン基板（１０）から出発して集積回路チップ（ＩＣ）上に形成された画像センサであって、
−  前記基板の表面上に形成された前記第１の種類の導電率を有する単結晶シリコンの能動層内に形成された少なくとも１個のフォトダイオードおよび複数のトランジスタを各々含む能動ピクセルの行および列からなるマトリクス（ＭＰ）と、
−  前記マトリクスの外側にある前記マトリクスの制御回路（ＣＴＲＬ）、および前記マトリクスの外側にある信号読取回路（ＲＤ）とを含み、
単結晶シリコンの能動層（１２）が、前記能動層が前記第１の種類の導電率を有する前記シリコン基板に接触して成長したエピタキシャル層である場合は少なくとも５００オーム・ｃｍの抵抗率を有し、前記能動層が前記シリコン基板の上部からなる場合は少なくとも２０００オーム・ｃｍの抵抗率を有し、前記制御回路（ＣＴＲＬ）および前記読取回路（ＲＤ）が、前記能動層内に形成され且つ前記ピクセルのマトリクスを含んでいない少なくとも１個のドープされた大域的電位井戸（ＤＰＷ）内に形成されている、画像センサにおいて、前記ドープされた大域的電位井戸が、前記ドープされた大域的電位井戸と前記能動層との間の導電率の種類の連続性により、単結晶シリコンの前記能動層と同一種類の導電率であり、３０オーム・ｃｍ以下の抵抗率を有していることを特徴とする画像センサ。
【請求項２】
前記電位井戸が、前記能動層の表面から出発して約２〜５マイクロメートルの範囲の深さを有することを特徴とする、請求項１に記載の画像センサ。
【請求項３】
単結晶シリコンの前記能動層が５００〜２０００オーム・ｃｍの範囲の抵抗率を有するエピタキシャル層であることを特徴とする、請求項１または２に記載の画像センサ。
【請求項４】
前記エピタキシャル層の厚さが１０マイクロメートル〜５０マイクロメートルの範囲にあることを特徴とする、請求項３に記載の画像センサ。
【請求項５】
前記能動層が、５０００〜１００００オーム・ｃｍの範囲の抵抗率を有する非エピタキシャルシリコン基板の上部からなることを特徴とする、請求項１または２に記載の画像センサ。
【国際調査報告】
2015537375.tif 000008
2015537375.tif 000009
2015537375.tif 000010
2015537375.tif 000011
2015537375.tif 000012
2015537375.tif 000013