(57)【要約】【課題】半導体チップと基板との接続に用いられる半田材料のリフローによる熱応力を最小限にし、封止樹脂中にボイドを発生させることなく半導体チップ素子面の破壊、特に半田材料の直上に配置された低誘電率絶縁膜の破壊を防止することができる半導体装置及びその組立方法を提供する。【解決手段】第１主面と第１主面に対向した第２主面を有するチップ搭載基板１と、第２主面に配置された複数の基板側内部電極パッド２と、基板側内部電極パッド２に接続された第１の半田ボール３と、第１の半田ボール３に接続された融点の高い第２の半田ボール４と、第２の半田ボール４に接続された半導体チップ６と、第１の半田ボール３及び第２の半田ボール４の周囲に封入された封止樹脂７とを備える。【選択図】      図１
2005011838.tif 000002
【特許請求の範囲】
【請求項１】
第１主面と該第１主面に対向した第２主面を有するチップ搭載基板と、
前記第２主面に配置された複数の基板側内部電極パッドと、
前記基板側内部電極パッドに接続された第１の半田ボールと、
前記第１の半田ボールに接続された該第１の半田ボールより融点が高い第２の半田ボールと、
前記第２の半田ボールに接続されたチップ側内部電極パッドを第３主面に有する半導体チップと、
前記第１の半田ボール及び前記第２の半田ボールの周囲に封入されたフラックス機能を有する封止樹脂
とを備えることを特徴とする半導体装置。
【請求項２】
前記第１の半田ボールは、Ｓｎ−Ｂｉ、Ｓｎ−Ｂｉ−Ａｇ、Ｓｎ−Ｚｎ、Ｓｎ−Ｚｎ−Ｂｉ、Ｓｎ−Ｂｉ−Ｉｎ、Ｂｉ−Ｉｎ、Ｓｎ−Ｉｎ、Ｂｉ−Ｐｄ、Ｉｎ−Ａｇ、Ｓｎ−Ｐｂのいずれかを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の半田ボールは、Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎのいずれかを有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記半導体チップの表面に有機樹脂を含む保護膜が配置されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記半導体チップの内部に低誘電率絶縁膜が配置されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記低誘電率絶縁膜は、比誘電率が３．５以下であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記低誘電率絶縁膜は、前記半導体チップの内部に配置された半導体素子、絶縁膜、及び金属膜に対する密着強度が１５Ｊ／ｍ２以下であることを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
前記第２主面に配置された第２基板側内部電極パッドと、
前記第２基板側内部電極パッドに接続された第３の半田ボールと、
前記第３の半田ボールに接続され、該第３の半田ボールより融点が高い第４の半田ボールと、
前記第４の半田ボールにそれぞれ接続された第２チップ側内部電極パッドを第３主面に有する第２半導体チップと、
前記第３の半田ボール及び前記第４の半田ボールの周囲に封入されたフラックス機能を有する封止樹脂
とを更に備えることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第３の半田ボールは、Ｓｎ−Ｂｉ、Ｓｎ−Ｂｉ−Ａｇ、Ｓｎ−Ｚｎ、Ｓｎ−Ｚｎ−Ｂｉ、Ｓｎ−Ｂｉ−Ｉｎ、Ｂｉ−Ｉｎ、Ｓｎ−Ｉｎ、Ｂｉ−Ｐｄ、Ｉｎ−Ａｇ、Ｓｎ−Ｐｂのいずれか一種を少なくとも有することを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記第４の半田ボールは、Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎのいずれか一種を少なくとも有することを特徴とする請求項８又は９に記載の半導体装置。
【請求項１１】
前記第２半導体チップの内部に低誘電率絶縁膜が配置されていることを特徴とする請求項８〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記低誘電率絶縁膜は、比誘電率が３．５以下であることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記低誘電率絶縁膜は、前記第２半導体チップの内部に配置された半導体素子、絶縁膜、及び金属膜に対する密着強度が１５Ｊ／ｍ２以下であることを特徴とする請求項１１又は１２に記載の半導体装置。
【請求項１４】
第１主面及び該第１主面に対向した第２主面を有するチップ搭載基板の第２主面に複数の基板側内部接続パッドを形成する工程と、
前記基板側内部接続パッドの上に複数の第１の半田ボールをそれぞれ形成する工程と、
前記第１主面の基板側内部接続パッド及び前記第１の半田ボールの周囲にフラックス機能を有する封止樹脂を塗布する工程と、
素子面を第３主面に有する半導体チップの第３主面に形成した第２の半田ボールと前記第１の半田ボールを対向させて位置合わせし、前記第１の半田ボールを溶融させて前記第２の半田ボールと前記第１の半田ボールとを接合する工程と、
前記封止樹脂を硬化させる工程
とを備えることを特徴とする半導体装置の組立方法。
【請求項１５】
加温された実装ステージの上に前記チップ搭載基板を載せ、前記実装ステージからの伝熱により前記第１の半田ボールを溶融させることを特徴とする請求項１４に記載の半導体装置の組立方法。
【請求項１６】
前記チップ搭載基板の第２主面に複数の第２基板側内部接続パッド形成する工程と、
前記第２基板側内部接続パッドの上に複数の第３の半田ボールをそれぞれ形成する工程と、
前記第２基板側内部接続パッド及び前記第３の半田ボールの周囲にフラックス機能を有する第２封止樹脂を塗布する工程と、
第２半導体チップの第３主面に形成した第４の半田ボールと前記第３の半田ボールを対向させて位置合わせし、前記第３の半田ボールを溶融させて前記第３の半田ボールと前記第４の半田ボールとを接合する工程と、
前記第２封止樹脂を硬化させる工程
とを更に備えることを特徴とする請求項１４に記載の半導体装置の組立方法。
【請求項１７】
前記チップ搭載基板の第１主面に複数の基板側外部接続パッドを形成する工程と、
前記基板側外部接続パッドの上に複数の外部接続ボールをそれぞれ形成し、該外部接続ボールをそれぞれ形成する際に発生する熱により前記第２の半田ボール及び前記第１の半田ボールを溶融させて内部接続体を形成する工程
とを含むことを特徴とする請求項１４に記載の半導体装置の組立方法。
【請求項１８】
前記内部接続体は、Ｓｎ−Ｂｉ、Ｓｎ−Ｂｉ−Ａｇ、Ｓｎ−Ｚｎ、Ｓｎ−Ｚｎ−Ｂｉ、Ｓｎ−Ｂｉ−Ｉｎ、Ｂｉ−Ｉｎ、Ｓｎ−Ｉｎ、Ｂｉ−Ｐｄ、Ｉｎ−Ａｇ、Ｓｎ−Ａｇ、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ｐｂ、Ｓｎ−Ｚｎのいずれか一種を少なくとも有することを特徴とする請求項１７に記載の半導体装置の組立方法。
【請求項１９】
前記半導体チップの内部に低誘電率絶縁膜を形成することを特徴とする請求項１４に記載の半導体装置の組立方法。
【請求項２０】
前記半導体チップの表面に有機樹脂を含む保護膜を形成することを特徴とする請求項１９に記載の半導体装置の組立方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に半田接続を用いた半導体装置及びその組立方法に関する。
【０００２】
【従来の技術】
ＬＳＩなどの半導体チップの高集積化に伴い、半導体装置の小型化、高密度化、多ピン化、高速化が進められている。表面実装型のパッケージにおいては、小型化、高密度化に対応するために、半導体素子と回路基板とを突起電極を介して接続するフリップチップ方式が広く利用されている。フリップチップ方式においては、まず表面に電極パッドを有する回路基板の上に封止樹脂が塗布される。次に、素子面に突起電極等を形成した半導体チップと回路基板とが対向して配置され、回路基板の電極パッドと半導体チップの突起電極とが接触する。続いてリフロー工程において、回路基板及び半導体チップに１５０℃前後の余熱が与えられ、封止樹脂の有するフラックス機能により突起電極及び電極パッド界面の酸化膜や異物が除去される。さらに、回路基板及び半導体チップに２００℃前後の高温で本加熱されることにより突起電極が溶融し、電極パッドと接合される。その後、キュア工程において突起電極及び電極パッドの周囲の封止樹脂が完全に硬化される。
【０００３】
このような半導体装置の組立方法においては、従来、鉛を含んだ半田ペースト等のバンプが、突起電極として一般的に利用されてきた。しかし、近年は廃棄された電子機器から鉛が流出し、地下水等の環境を汚染する危険があることから、鉛の使用を廃止する動きが強まっている。そこで、半導体装置の電極に用いる材料として、鉛を含まない半田（以下において「鉛フリー半田」という。）の実用化が進められている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開２００１−２９８０５１号公報
【０００５】
【発明が解決しようとする課題】
電極に用いられる鉛フリー半田の材料としては、例えばスズ−銀（Ｓｎ−Ａｇ）合金、スズ−亜鉛（Ｓｎ−Ｚｎ）合金等がある。しかし、Ｓｎ−Ａｇ合金等の鉛フリー半田は、一般的に融点が高いため、２００℃以上の高温状態でリフローを行わなければならない。このような高温状態でリフローを行うと、半導体チップや回路基板に強い熱応力が加わり、コプラナリティの悪化や信頼性の低下が発生する。さらに、回路基板として有機系の材料が使用された場合は、２００℃以上の高温状態でリフローすることで基板からガスが発生し、発生したガスが封止樹脂中に侵入する。一方、ガスが侵入した封止樹脂は、硬化反応が進行していく最中で粘度が上昇する。このため、封止樹脂に侵入したガスは、封止樹脂外へ十分に放出されることなく、ボイドとして残留する。さらに、リフローによる加熱により封止樹脂自体の熱収縮率も増大するため、半導体素子面に形成された電極等に対する応力が増大し、電極に亀裂等を生じさせてしまう。
【０００６】
一方、現在使用されているマイクロプロセッサは、膨大な情報を高速に処理するために、個々のトランジスタを相互に接続する配線の抵抗と、配線間の絶縁材の容量が問題となっている。具体的には、配線はアルミニウム（Ａｌ）から銅（Ｃｕ）へ、絶縁材はシリコン酸化膜から比誘電率の低い材料へと変化しつつある。しかし、近年の電子機器に用いられる材料は、一般的に機械的強度が弱い。特に、半導体チップ内部の絶縁材として利用される低誘電率絶縁膜（ｌｏｗ−ｋ膜）は、低誘電性を確保するために多孔質な構造を有しているので、機械的強度、密着強度等がシリコン酸化膜に比して著しく弱い。このため、高融点の鉛フリー半田を用いて電極のリフローを行うと、半導体チップ内部の低誘電率絶縁膜に対して強い熱応力が発生し、半田電極直下の低誘電率絶縁膜の破損や、半導体チップと回路基板との接着力の低下が生じる危険性がある。
【０００７】
本発明は、上記した従来技術の欠点を除くためになされたものであって、その目的とするところは、半導体チップと基板との接続に用いられる半田材料のリフローによる熱応力を最小限にし、封止樹脂中にボイドを発生させることなく半導体チップ素子面の破壊、特に半田材料の直上に配置された低誘電率絶縁膜の破壊を防止することができる半導体装置及びその組立方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、第１主面と第１主面に対向した第２主面を有するチップ搭載基板と、第２主面に配置された複数の基板側内部電極パッドと、基板側内部電極パッドに接続された第１の半田ボールと、第１の半田ボールに接続された第１の半田ボールより融点が高い第２の半田ボールと、第２の半田ボールに接続されたチップ側内部電極パッドを第３主面に有する半導体チップと、第１の半田ボール及び第２の半田ボールの周囲に封入されたフラックス機能を有する封止樹脂とを備える半導体装置であることを要旨とする。
【０００９】
本発明の第２の特徴は、第１主面及び第１主面に対向した第２主面を有するチップ搭載基板の第２主面に複数の基板側内部接続パッドを形成する工程と、基板側内部接続パッドの上に複数の第１の半田ボールをそれぞれ形成する工程と、第１主面の基板側内部接続パッド及び第１の半田ボールの周囲にフラックス機能を有する封止樹脂を塗布する工程と、素子面を第３主面に有する半導体チップの第３主面に形成した第２の半田ボールと第１の半田ボールを対向させて位置合わせし、第１の半田ボールを溶融させて第２の半田ボールと第１の半田ボールとを接合する工程と、封止樹脂を硬化させる工程とを備える半導体装置の組立方法であることを要旨とする。
【００１０】
【発明の実施の形態】
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。なお、電子機器の組立は、半導体大規模集積回路のチップ上での素子形成及び配線等により、いくつかの実装段階に分類されている。「１次実装体」は、図１、図１３及び図１６に示すように、搭載基板などにチップを接続した半導体装置（実装体）を指す。「２次実装体」は、図１、図１３及び図１６に示す１次実装体を実装基板上に実装した半導体装置（実装体）を指す。「３次実装体」は、２次実装体をマザーボード等に実装した半導体装置（実装体）を指す。
【００１１】
以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平均寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また、以下に示す第１及び第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において種々の変更を加えることができる。
【００１２】
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置（１次実装体）１００は、図１に示すように、第１主面と第１主面に対向した第２主面を有するチップ搭載基板１と、第２主面に配置された複数の基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄと、基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄに接続された第１の半田ボール３ａ，３ｂ，３ｃ，３ｄと、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄに接続された第２の半田ボール４ａ，４ｂ，４ｃ，４ｄと、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄに接続された半導体チップ６と、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄ及び第２の半田ボール４ａ，４ｂ，４ｃ，４ｄの周囲に封入されたフラックス機能を有する封止樹脂７とを備える。
【００１３】
チップ搭載基板１は、例えばエポキシ系樹脂からなる基材の第１主面及び第２主面に配線層１５及び基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄを備えたプリント基板である。基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄの上部には、ＳｉＯ２膜、ＰＳＧ膜等からなる保護膜１８が堆積されている。このようなチップ搭載基板１としては、有機系の種々な合成樹脂、セラミック、ガラス等の無機系の材料が使用可能である。有機系の樹脂材料としては、フェノール樹脂、ポリエステル樹脂、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂等が使用可能で、板状にする際の芯となる基材は、紙、ガラス布、ガラス基材などが使用される。無機系の基板材料として一般的なものはセラミックである。また、放熱特性を高めるものとして金属基板、透明な基板が必要な場合には、ガラスが用いられる。セラミック基板の素材としてはアルミナ（Ａｌ２Ｏ３）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ベリリア（ＢｅＯ）、窒化アルミニウム（ＡｌＮ）、窒化珪素（ＳｉＣ）等が使用可能である。さらに、鉄、銅などの金属上に耐熱性の高いポリイミド系の樹脂板を積層して多層化した金属ベースの基板（金属絶縁基板）でもかまわない。基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄ及び配線層１５には、アルミニウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）、金、銅等の導電性材料を利用することが可能である。あるいは、複数のポリシリコンゲート電極に接続されたゲート配線等の複数の信号線を介して、他の複数の電極を設けてもよい。ポリシリコンからなるゲート電極の代わりに、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、これらのシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等、あるいはこれらのシリサイドを用いたポリサイド等からなるゲート電極でもかまわない。また、チップ搭載基板１の内部には複数のビアが形成され、これらのビアに接続された内部埋め込み配線が複数層に配置されていてもよい。
【００１４】
基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄは、チップ搭載基板１の第２主面上に等間隔に離間して配置されている。基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄの位置、材質、数等は特に限定されない。これらの基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄには、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄがそれぞれ接続されている。第１の半田ボール３ａ，３ｂ，３ｃ，３ｄには、低融点の半田材料（低融点半田）が使用可能である。例えば、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄとして、スズ−ビスマス（Ｓｎ−Ｂｉ）系、スズ−ビスマス−銀（Ｓｎ−Ｂｉ−Ａｇ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系、スズ−亜鉛−ビスマス（Ｓｎ−Ｚｎ−Ｂｉ）系、スズ−ビスマス−インジウム（Ｓｎ−Ｂｉ−Ｉｎ）系、ビスマス−インジウム（Ｂｉ−Ｉｎ）系、スズ−インジウム（Ｓｎ−Ｉｎ）系、ビスマス−パラジウム（Ｂｉ−Ｐｄ）系、インジウム−銀（Ｉｎ−Ａｇ）系、スズ−鉛（Ｓｎ＝５ｗ％、Ｐｂ＝９５ｗ％）系のいずれかの半田材料が使用可能である。このうち、Ｓｎ−Ｂｉ系、Ｓｎ−Ｂｉ−Ａｇ系は１３８〜１５０℃程度、Ｓｎ−Ｚｎは１９８〜２１０℃程度、Ｓｎ−Ｂｉ−Ｉｎ系は１９０〜２００℃程度、Ｂｉ−Ｉｎ系は７２〜１２０℃程度、Ｓｎ−Ｉｎ系は１１６〜１３０℃程度、Ｉｎ−Ａｇ系は１４１〜１６０℃程度、Ｓｎ−Ｐｂ（Ｓｎ＝５ｗ％、Ｐｂ＝９５ｗ％）系は、３２０〜３３０℃程度の融点を有している。なお、鉛の環境への流出を考慮する点から、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄとしては、低融点の鉛フリー半田を使用するのが好ましい。例えば、チップ搭載基板１に有機系の材料を使用した場合は、基板からのガス発生を防ぐために、Ｓｎ−Ｂｉ系、Ｓｎ−Ｂｉ−Ａｇ系の低融点半田を第１の半田ボール３ａ，３ｂ，３ｃ，３ｄとして使用することができる。これらの第１の半田ボール３ａ，３ｂ，３ｃ，３ｄは、基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄの上に凹形状を有し、凹部の内側が球状の第２の半田ボール４ａ，４ｂ，４ｃ，４ｄの表面に密着して配置されている。
【００１５】
第２の半田ボール４ａ，４ｂ，４ｃ，４ｄは、図１に示すように、半導体チップ６の第３主面に配置されたチップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄにそれぞれ接続されている。第２の半田ボール４ａ，４ｂ，４ｃ，４ｄは、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄに比べて融点が高い半田材料（高融点半田）が使用できる。例えば、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄとしては、スズ−銀（Ｓｎ−Ａｇ）系、スズ−銀−銅（Ｓｎ−Ａｇ−Ｃｕ）系、スズ−鉛（Ｓｎ−Ｐｂ）系、スズ−亜鉛（Ｓｎ−Ｚｎ）系のいずれかの半田材料が使用可能である。このうち、Ｓｎ−Ａｇ系は２２０〜２２５℃程度、Ｓｎ−Ａｇ−Ｃｕ系は２１５〜２３０℃程度、Ｓｎ−Ｐｂ系（Ｓｎ＝６３ｗ％、Ｐｂ＝３５ｗ％）は１８０〜１８５℃程度、Ｓｎ−Ｚｎ系は１９５〜２１５℃程度の融点を有する。第２の半田ボール４ａ，４ｂ，４ｃ，４ｄの材料は、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄに使用される材料の融点に応じて適宜変更可能である。鉛を含む半田材料を使用する場合は、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄとしてＳｎ＝５ｗ％、Ｐｂ＝９５ｗ％の組成のＳｎ−Ｐｂが採用でき、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄとしてＳｎ＝６３ｗ％、Ｐｂ＝３７ｗ％の組成のＳｎ−Ｐｂが採用できる。一方、鉛の環境への流出を考慮する観点から、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄとして鉛フリー半田を使用することもできる。例えば、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄとしてＳｎ−Ｂｎが採用され、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄとしてＳｎ−Ａｇが採用されてもよい。
【００１６】
半導体チップ６内部の第３主面側には、素子部１０が形成されている。素子部１０は、例えば１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３程度のドナー若しくはアクセプタをドープした複数の高不純物密度領域（ソース領域／ドレイン領域、若しくはエミッタ領域／コレクタ領域等）等が形成されている。これらの高不純物密度領域に接続されるように、アルミニウム（Ａｌ）、アルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）、Ｃｕ等の金属配線（金属膜）が、低誘電率絶縁膜１２や絶縁膜（図示省略）を層間絶縁膜として多層に形成されている。また、図１に示すように、低誘電率絶縁膜１２の直下（図１の紙面下方向）には、チップ内部側電極パッド５ａ，５ｂ，５ｃ，５ｄが形成されている。そして、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄの下に、酸化膜（ＳｉＯ２）、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ３Ｎ４）、ポリイミド膜、あるいはエポキシ樹脂等の有機系樹脂からなる保護膜（パッシベーション膜）１３が形成され、半導体チップ６の第３主面の表面を覆っている。そして、保護膜１３の一部にチップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄを露出するように複数の開口部（図示省略）が設けられ、露出されたチップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄに、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄに接続されたバリアメタル１４ａ，１４ｂ，１４ｃ，１４ｄがそれぞれ形成されている。なお、低誘電率絶縁膜１２は、配線間の比誘電率を低く抑えるために比誘電率が３．５以下の材料が好ましい。このような低誘電率絶縁膜１２としては、炭素あるいはフッ素を添加した一酸化珪素（ＳｉＯＣ，ＳｉＯＦ）等の無機系絶縁材料、水素シルセスオキサンポリマー（ＨＳＱ）、有機シリカ、多孔質ＨＳＱ、ベンゾシクロブテン（ＢＣＢ）等や、これらの材料を多孔質化した膜が使用可能である。また、低誘電率絶縁膜１２は、剥離を防止するために、半導体チップ６の内部に配置された素子部（半導体素子）１０、絶縁膜、及び金属膜に対する密着強度を１５Ｊ／ｍ２以下にしてもよい。
【００１７】
封止樹脂７には、樹脂にフラックス剤を混入させた材料、硬化剤にフラックス効果を持たせた材料、樹脂にフィラーを混入させた材料、酸無水物を使用した材料等が使用可能である。樹脂材料としては、例えばエポキシ系、アクリル系、シリコン系、ポリイミド系等の樹脂が使用できる。
【００１８】
本発明の第１の実施の形態に係る１次実装体１００においては、チップ搭載基板１の上に低融点の第１の半田ボール３ａ，３ｂ，３ｃ，３ｄが配置される。これらの第１の半田ボール３ａ，３ｂ，３ｃ，３ｄは、例えば１５０℃程度の低温で加熱されることにより溶融するので、チップ搭載基板１の材料に有機系の樹脂を使用しても、チップ搭載基板１からガスが発生せず、封止樹脂７中にボイドが発生しにくい。また、チップ搭載基板１及び半導体チップ６が低温で接合されるので、チップ搭載基板１、半導体チップ６、及び封止樹脂７の熱収縮が小さくなり、チップ搭載基板１のコプラナリティや信頼性も向上する。さらに、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄには過度の熱応力が加わらないので、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄの上に配置された低誘電率絶縁膜１２の破損を防止できる。また、低誘電率絶縁膜１２の表面に、有機系の樹脂等からなる保護膜１３が配置されているので、低誘電率絶縁膜の剥離を防止できる。さらに、半田材料に鉛フリー半田を利用すれば、環境問題に対応した１次実装体１００が提供できる。
【００１９】
（第１の組立方法）
次に、図２〜図１０を用いて、本発明の第１の実施の形態に係る１次実装体１００の組立方法を説明する。なお、以下に述べる１次実装体１００の組立方法は一例であり、この変形例を含めて、これ以外の種々の組立方法により、実現可能であることは勿論である。
【００２０】
（イ）まず、半導体チップ６の第３主面に例えば１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３程度のドナー若しくはアクセプタをドープした複数の高不純物密度領域（ソース領域／ドレイン領域、若しくはエミッタ領域／コレクタ領域等）等を有する素子部１０を形成する。そしてこれらの高不純物密度領域に接続されるように、アルミニウム（Ａｌ）、若しくはアルミニウム合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）、Ｃｕ等の金属配線１１ａ，１１ｂ，・・・・・，１１ｅを低誘電率絶縁膜１２Ａ，１２Ｂを層間絶縁膜として多層に形成する。そして、最上層の配線層にチップ側内部電極パッド５ａを形成する。次に、チップ側内部電極パッド５ａの上部に酸化膜（ＳｉＯ２）、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ３Ｎ４）、あるいはポリイミド膜等からなる保護膜１３を形成する。そして、保護膜１３の一部に複数の開口部１３Ａを設け、チップ側内部電極パッド５ａを露出させる。
【００２１】
（ロ）次に、保護膜１３及び開口部１３Ａの上面にチタン（Ｔｉ）膜１４Ａ、Ｔｉ膜１４Ａの上面にニッケル（Ｎｉ）膜１４Ｂ、Ｎｉ膜１４Ｂの上面にパラジウム（Ｐｄ）膜１４Ｃをスパッタリング装置、または電子ビーム蒸着装置等を用いてそれぞれ形成し、これらの膜からなるバリアメタル１４の層を形成する。続いて、バリアメタル１４の上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜１６ａとフォトレジスト膜１６ｂとの間に溝を形成する。そして、図４に示すように、フォトレジスト膜１６ａとフォトレジスト膜１６ｂとの間の溝にメッキ法等によりＣｕ等の導電性材料１７を選択的に形成する。
【００２２】
（ハ）次に、図５に示すように、アセトン、剥離液などの溶媒を用いてフォトレジスト膜１６ａ，１６ｂを剥離し、導電性材料１７をマスクとしてＰｄ膜１４Ｃ、Ｎｉ膜１４Ｂ、Ｔｉ膜１４Ａの一部をそれぞれ除去する。Ｐｄ膜１４Ｃ及びＮｉ膜１４Ｂの除去には、王水系のエッチング液が使用できる。Ｔｉ膜１４の除去には、エチレンジアミン四酢酸系を用いることができる。続いて、図６に示すように、導電性材料１７の周囲にフラックスを塗布し、窒素雰囲気中で２００〜２２０℃、３０秒間程度加熱し、導電性材料１７をリフローしてバリアメタル層１４の上に第２の半田ボール４ａを形成する。その後、第２の半田ボール４ａが形成された半導体チップ６に対して電気的なテストが行われる。
【００２３】
（ニ）次に、図７に示すように、厚さ３０〜６０μｍのエポキシ樹脂等からなるチップ搭載基板１を用意する。チップ搭載基板１としては、エポキシ樹脂の他、ポリイミド樹脂、フェノール樹脂、セラミック基板、または炭化珪素基板等が使用可能である。チップ搭載基板１の第１主面には、Ｃｕ等からなる配線層１５を形成する。一方、第２主面には、Ｃｕ等からなる基板側内部電極パッド２ａを形成し、基板側内部電極パッド２ａの上部にＳｉＯ２膜、ＰＳＧ膜等からなる保護膜１８を堆積する。その後、保護膜１８の一部を除去して開口部１８Ａを設け、基板側内部電極パッド２ａを露出させる。続いて、基板側内部電極パッド２ａの上に第１の半田ボール３ａを形成する。
【００２４】
（ホ）次に、図８に示すように、基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄ及び第１の半田ボール３ａ，３ｂ，３ｃ，３ｄを取り囲むように、チップ搭載基板１の第１主面にフラックス機能を有する封止樹脂７を塗布する。なお、封止樹脂７の熱膨張係数を低下させ、樹脂の信頼性を向上させるためにフィラーを添加した材料を使用してもよい。続いて、図９に示すように、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄの上に第２の半田ボール４ａ，４ｂ，４ｃ，４ｄを対向させて位置合わせをする。その後、チップ搭載基板１及び半導体チップ６を炉等に入れ、半導体チップ６の上からチップ搭載基板１に向かって加圧しながら１５０℃程度で１〜１５秒間加熱し、リフローする。この結果、封止樹脂７が活性化し、封止樹脂７の持つフラックス効果により、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄの表面の酸化物や汚染物が除去される。続いて、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄが溶融し、図１０に示すように、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄの周囲に密着する。さらに、封止樹脂７を硬化させるために、チップ搭載基板１及び半導体チップ６をオーブン等で乾燥させる。
【００２５】
以上の工程により、図１に示すような１次実装体１００が実現可能となる。本発明の第１の実施の形態に係る１次実装体１００によれば、基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄの上に配置された第１の半田ボール３ａ，３ｂ，３ｃ，３ｄが１５０℃程度の低温で溶融し、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄに仮接続される。このため、チップ搭載基板１の材料に有機系の樹脂を使用した際に、チップ搭載基板１からガスが発生せず、封止樹脂７中にボイドが発生し難くなる。また、チップ搭載基板１と半導体チップ６とが低温で接続されることにより、チップ搭載基板１及び半導体チップ６の熱膨張、あるいは封止樹脂７の熱収縮の割合が小さくなり、チップ搭載基板１のコプラナリティや信頼性を向上させることができる。さらに、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄには過度の熱応力が加わらないので、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄが配置された低誘電率絶縁膜１２の破損を防止できる。低誘電率絶縁膜１２の表面には、有機系の樹脂等からなる保護膜１３が配置されているので、低誘電率絶縁膜１２の剥離を防ぐこともできる。
【００２６】
（第２の組立方法）
以下に、図１１及び図１２を用いて第２の組立方法を説明する。半導体チップ６及びチップ搭載基板１に第２の半田ボール４ａ，４ｂ，４ｃ，４ｄまたは第１の半田ボール３ａ，３ｂ，３ｃ，３ｄを形成するまでの方法は、図２〜図８に示す方法と同様であるので、説明を省略する。
【００２７】
まず、実装ステージ２０Ａ及び実装ツール２０Ｂを１５０℃程度に加温する。そして、チップ搭載基板１の第１主面を例えば真空チャックなどにより実装ステージ２０Ａ上に載せ、半導体チップ６の第３主面に対向した第４主面を真空チャック等により実装ツール２０Ｂ上に固定する。続いて、図１１に示すように、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄの上に第２の半田ボール４ａ，４ｂ，４ｃ，４ｄを対向させて位置を合わせする。次に、実装ツール２０Ｂの上から実装ステージ２０Ａ側に向かって加圧する。この結果、図１２に示すように、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄが溶融して変形し、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄの周囲に密着する。さらに、実装ステージ２０Ａ及び実装ツール２０Ｂの加温をやめ、冷却することにより、封止樹脂７を冷却し硬化させる。
【００２８】
（第１の実施の形態の変形例）
本発明の第１の実施の形態の変形例に係る半導体装置（１次実装体）１０２は、図１３に示すように、チップ搭載基板１の第２主面に配置された第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄと、第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄに接続された第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄと、第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄに接続された第４の半田ボール２４ａ，２４ｂ，２４ｃ，２４ｄと、第４の半田ボール２４ａ，２４ｂ，２４ｃ，２４ｄに接続された第２半導体チップ２６とを更に備える点が、図１に示す１次実装体１００と異なる。第２半導体チップ２６の第３主面には、第２素子部３０が配置されている。この第２素子部３０の下に第２低誘電率絶縁膜３２が配置され、第２低誘電率絶縁膜３２の下に第２チップ側内部電極パッド２５ａ，２５ｂ，２５ｃ，２５ｄが離間して配置されている。第２低誘電率絶縁膜３２の表面には、有機樹脂等からなる第２保護膜３３が形成されている。
【００２９】
第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄは、基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄと同様の構成である。第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄは、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄと同様の構成である。第４の半田ボール２４ａ，２４ｂ，２４ｃ，２４ｄは、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄと同様の構成である。また、第２素子部３０、第２低誘電率絶縁膜３２、第２チップ側内部電極パッド２５ａ，２５ｂ，２５ｃ，２５ｄ、及び第２保護膜３３は、素子部１０、低誘電率絶縁膜１２、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄ、及び保護膜１３と同様の構成であるので、説明を省略する。
【００３０】
（組立方法）
次に、図１３〜図１５を用いて本発明の第１の実施の形態の変形例に係る１次実装体１０２の組立方法を説明する。
【００３１】
（イ）まず、厚さ３０〜６０μｍのエポキシ樹脂等からなるチップ搭載基板１を用意する。チップ搭載基板１の第１主面には、Ｃｕ等からなる配線層１５を形成しておく。一方、第２主面には、Ｃｕ等からなる基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄ及び第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄをそれぞれ形成する。そして、基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄ及び第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄの周囲にＳｉＯ２膜、ＰＳＧ膜からなる保護膜１８を形成する。続いて、保護膜１８の一部を除去して基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄ及び第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄを露出させる。次に、基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄの上に第１の半田ボール３ａ，３ｂ，３ｃ，３ｄを形成し、第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄの上に第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄを形成する。次に、図１４に示すように、このチップ搭載基板１を１５０℃程度に加温した実装ステージ２０Ａに載せる。
【００３２】
（ロ）次に、基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄ及び第１の半田ボール３ａ，３ｂ，３ｃ，３ｄを取り囲むように、チップ搭載基板１の上にフラックス機能を有する封止樹脂７Ａを塗布する。第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄ及び第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄの上には、フラックス機能を有する封止樹脂７Ｂを塗布する。封止樹脂７Ａ及び封止樹脂７Ｂは、実装ステージ２０Ａからの熱により加熱されて活性化する。この結果、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄの表面の酸化物や汚染物が、封止樹脂７Ａの持つフラックス効果により除去される。同様に、第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄの表面の酸化物や汚染物が、封止樹脂７Ｂの持つフラックス効果により除去される。その後、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄを封止樹脂７Ａの表面に一部露出させる。第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄを封止樹脂７Ｂの表面に一部露出させる。
【００３３】
（ハ）続いて、図１４に示すように、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄの上に第２の半田ボール４ａ，４ｂ，４ｃ，４ｄを対向させて位置を合わせ、半導体チップ６の上からチップ搭載基板１に向かって加圧する。第１の半田ボール３ａ，３ｂ，３ｃ，３ｄは、実装ステージ２０Ａの熱により溶融し、図１５に示すように、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄの周囲に密着する。次に、第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄの上に第４の半田ボール２４ａ，２４ｂ，２４ｃ，２４ｄを対向させて位置を合わせ、第２半導体チップ６の上からチップ搭載基板１に向かって加圧する。第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄは、実装ステージ２０Ａの熱により溶融し、図１３に示すように、第４の半田ボール２４ａ，２４ｂ，２４ｃ，２４ｄの周囲に密着する。その後、さらに、実装ステージ２０Ａの加熱をやめ、冷却することにより封止樹脂７を冷却し、硬化させる。
【００３４】
以上の工程により、図１３に示す１次実装体１０２が実現可能となる。本発明の第１の実施の形態の変形例に係る１次実装体１０２によれば、最初に第１の半田ボール３ａ，３ｂ，３ｃ，３ｄが、実装ステージ２０Ａから伝達される熱によって溶融し、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄに仮接続される。このため、仮接続された第１半導体チップ６の隣に第２半導体チップ２６を実装する際に、封止樹脂７Ａ，７Ｂの流動による第１及び第２半導体チップ６，２６の位置のずれを防ぐことができ、複数の半導体素子を近接して実装できる。また、図１３に示す１次実装体１０２は１５０℃の低温で接合可能であるので、チップ搭載基板１の材料に有機系の樹脂を使用した際に、チップ搭載基板１からガスが発生せず、封止樹脂７中にボイドが発生し難くなる。さらに、チップ搭載基板１及び、半導体チップ６，２６の熱膨張、あるいは封止樹脂７の熱収縮が小さく抑えられるので、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄ及び第２チップ側内部電極パッド２５ａ，２５ｂ，２５ｃ，２５ｄに過度の応力が加わらない。このため、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄ及び第２チップ側内部電極パッド２５ａ，２５ｂ，２５ｃ，２５ｄの近傍に配置された低誘電率絶縁膜１２及び第２低誘電率絶縁膜３２に加わる応力を最小限に抑え、膜の破損を防止できる。
【００３５】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置（１次実装体）１０２は、図１６に示すように、基板側内部電極パッド２ａ，２ｂ，２ｃ，２ｄとチップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄとの間に内部接続体８ａ，８ｂ，８ｃ，８ｄが配置されている。また、チップ搭載基板１の第１主面に、基板側外部電極パッド１５ａ，１５ｂ，・・・・・，１５ｆがそれぞれ離間して配置され、基板側外部電極パッド１５ａ，１５ｂ，・・・・・，１５ｆの上に外部接続ボール２１ａ，２１ｂ，・・・・・，２１ｆがそれぞれ接続されている。他は、図１に示す１次実装体１００とほぼ同様の構成であるので、説明を省略する。
【００３６】
内部接続体８ａ，８ｂ，８ｃ，８ｄは、図１に示す第１の半田ボール３ａ，３ｂ，３ｃ，３ｄと第２の半田ボール４ａ，４ｂ，４ｃ，４ｄとが混合された電極である。内部接続体８ａ，８ｂ，８ｃ，８ｄは、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄに比べて融点が高く、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄに比べて融点が低い。内部接続体８ａ，８ｂ，８ｃ，８ｄとしては、低融点半田材料であるＳｎ−Ｂｉ系、Ｓｎ−Ｂｉ−Ａｇ系、Ｓｎ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系、Ｓｎ−Ｂｉ−Ｉｎ系、Ｂｉ−Ｉｎ系、Ｓｎ−Ｉｎ系、Ｉｎ−Ａｇ、Ｓｎ−Ｐｂ（Ｓｎ＝５ｗ％、Ｐｂ＝９５ｗ％）系、あるいは高融点半田材料であるＳｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｐｂ（Ｓｎ＝６３ｗ％、Ｐｂ＝３７ｗ％）系、及びＳｎ−Ｚｎ系の少なくとも２種類の半田材料が使用可能である。
【００３７】
基板側外部電極パッド１５ａ，１５ｂ，・・・・・，１５ｆには、Ｃｕ、Ａｕ、Ａｌ、若しくはＡｌ合金（Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ）等の導電性材料を利用することが可能である。あるいは、複数のポリシリコンゲート電極に接続されたゲート配線等の複数の信号線を介して、他の複数の電極を設けてもよい。ポリシリコンからなるゲート電極の代わりに、Ｗ、Ｔｉ、Ｍｏ等の高融点金属、これらのシリサイド（ＷＳｉ２，ＴｉＳｉ２，ＭｏＳｉ２）等、あるいはこれらのシリサイドを用いたポリサイド等からなるゲート電極でもかまわない。
【００３８】
外部接続ボール２１ａ，２１ｂ，・・・・・，２１ｆには、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄに比べて融点が高い半田材料が使用可能である。例えば、外部接続ボール２１ａ，２１ｂ，・・・・・，２１ｆとしては、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｐｂ系、Ｓｎ−Ｚｎ系の半田合金の他、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ａｇ、Ｂｉ、Ｚｎ、Ｉｎ、Ｓｂ、Ｃｕ、Ｇｅ、これらの混合物あるいは化合物のいずれかの材料を使用できる。
【００３９】
（組立方法）
次に、図１７及び図１８を用いて本発明の第２の実施の形態に係る１次実装体１０２の組立方法を説明する。なお、半導体チップ６及びチップ搭載基板１に第２の半田ボール４ａ，４ｂ，４ｃ，４ｄまたは第１の半田ボール３ａ，３ｂ，３ｃ，３ｄを形成するまでの方法は、図２〜図８に示す方法と同様であるので、説明を省略する。
【００４０】
第１主面に形成された配線層１５にフォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチングマスクとして配線層１５の一部を除去し、基板側外部電極パッド１５ａ，１５ｂ，・・・・・，１５ｆを形成する。基板側外部電極パッド１５ａ，１５ｂ，・・・・・，１５ｆの周囲にＳｉＯ２  、ＳｉＮ等からなる保護膜（図示省略）を形成してもよい。そして、図１７に示すように、基板側外部電極パッド１５ａ，１５ｂ，・・・・・，１５ｆの上に、例えばＳｎ−Ａｇ系の半田合金からなる外部接続ボール２１ａ，２１ｂ，・・・・・，２１ｆをそれぞれ形成し、２００℃程度に加温して、外部接続ボール２１ａ，２１ｂ，・・・・・，２１ｆをリフローする。リフローで発生する熱は、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄ及び第２の半田ボール４ａ，４ｂ，４ｃ，４ｄに伝達される。この結果、図１８に示すように、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄ及び第２の半田ボール４ａ，４ｂ，４ｃ，４ｄが溶融し、内部接続体８ａ，８ｂ，８ｃ，８ｄが形成される。これらの内部接続体８ａ，８ｂ，８ｃ，８ｄは、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄと第２の半田ボール４ａ，４ｂ，４ｃ，４ｄとがそれぞれ混合して形成されるため、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄより融点が高く、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄより融点が低くなる。
【００４１】
以上の工程により、図１６に示すような１次実装体１０２が実現可能となる。本発明の第２の実施の形態に係る１次実装体１０２によれば、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄが、例えば１５０℃程度の低温で溶融し、第２の半田ボール４ａ，４ｂ，４ｃ，４ｄに仮接続される。このため、チップ搭載基板１の材料として有機系の樹脂を使用した際に、チップ搭載基板１からガスが発生せず、封止樹脂７中のボイドが発生し難くなる。チップ搭載基板１と半導体チップ６とが低温で接続されることにより、チップ搭載基板１，半導体チップ６及び封止樹脂７の熱収縮が小さくなるので、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄに加わる熱応力が小さくなる。このため、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄの直上に配置された低誘電率絶縁膜１２に加わる応力を最小限に抑えることができ、膜の破損を防止できる。さらに、外部接続ボール２１ａ，２１ｂ，・・・・・，２１ｆをリフローする際に発生する熱により、内部接続体８ａ，８ｂ，８ｃ，８ｄが形成され、チップ搭載基板１と半導体チップ６との本接続がなされる。これらの内部接続体８ａ，８ｂ，８ｃ，８ｄは第１の半田ボール３ａ，３ｂ，３ｃ，３ｄより融点が高くなるため、１５０℃での高温放置試験や、−５５℃雰囲気及び１２５℃雰囲気を繰り返す熱サイクル試験を行っても、内部接続体８ａ，８ｂ，８ｃ，８ｄが溶融せず、１次実装体１０２の信頼度が確保できる。
【００４２】
（第２の実施の形態の変形例）
本発明の第２の実施の形態の変形例に係る半導体装置（１次実装体）１０３は、図１９に示すように、第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄと第２チップ側内部電極パッド２５ａ，２５ｂ，２５ｃ，２５ｄとの間に第２内部接続体２８ａ，２８ｂ，２８ｃ，２８ｄが配置されている。また、第２基板側内部電極パッド２２ａ，２２ｂ，２２ｃ，２２ｄに対向した第２主面に基板側外部電極パッド１５ｆ，１５ｇ，・・・・・，１５ｊがそれぞれ離間して配置され、これらの基板側外部電極パッド１５ｆ，１５ｇ，・・・・・，１５ｊに外部接続ボール２１ｆ，２１ｇ，・・・・・，２１ｊがそれぞれ接続されている。他は、図１３に示す１次実装体１０１とほぼ同様の構成であるので、説明を省略する。
【００４３】
第２内部接続体２８ａ，２８ｂ，２８ｃ，２８ｄは、図２０に示す第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄと第４の半田ボール２４ａ，２４ｂ，２４ｃ，２４ｄとが混合された電極である。第２内部接続体２８ａ，２８ｂ，２８ｃ，２８ｄは、第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄに比べて融点が高く、第４の半田ボール２４ａ，２４ｂ，２４ｃ，２４ｄに比べて融点が低い性質を有している。第２内部接続体２８ａ，２８ｂ，２８ｃ，２８ｄとしては、低融点半田材料であるＳｎ−Ｂｉ系、Ｓｎ−Ｂｉ−Ａｇ系、Ｓｎ−Ｚｎ系、Ｓｎ−Ｚｎ−Ｂｉ系、Ｓｎ−Ｂｉ−Ｉｎ系、Ｂｉ−Ｉｎ系、Ｓｎ−Ｉｎ系、Ｉｎ−Ａｇ系、Ｂｉ−Ｐｄ系、Ｓｎ−Ｐｂ（Ｓｎ＝５ｗ％、Ｐｂ＝９５ｗ％）系、あるいは高融点半田材料であるＳｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｐｂ（Ｓｎ＝６３ｗ％、Ｐｂ＝３７ｗ％）系、及びＳｎ−Ｚｎ系の少なくとも２種類の半田材料が使用可能である。
【００４４】
（組立方法）
次に、図１９及び図２０を用いて本発明の第２の実施の形態の変形例に係る１次実装体１０３の組立方法を説明する。
【００４５】
まず、第１主面に形成された配線層１５にフォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチングマスクとして配線層１５の一部を除去し、基板側外部電極パッド１５ａ，１５ｂ，・・・・・，１５ｊを形成する。基板側外部電極パッド１５ａ，１５ｂ，・・・・・，１５ｊの周囲にＳｉＯ２  、ＳｉＮ等からなる保護膜を形成してもよい。そして、図２０に示すように、基板側外部電極パッド１５ａ，１５ｂ，・・・・・，１５ｊの上に、例えばＳｎ−Ａｇ系の半田合金からなる外部接続ボール２１ａ，２１ｂ，・・・・・，２１ｊをそれぞれ形成し、２００℃程度で外部接続ボール２１ａ，２１ｂ，・・・・・，２１ｆをリフローする。リフローの際に発生する熱は、第１及び第３の半田ボール３ａ，３ｂ，・・・・・，２３ａ，・・・・・，２３ｄ、第２及び第４の半田ボール４ａ，４ｂ，・・・・・，２４ａ，・・・・・，２４ｄのそれぞれに伝達される。この結果、図１９に示すように、第１及び第２の半田ボール３ａ，３ｂ，・・・・・，２３ａ，・・・・・，２３ｄと第２及び第４の半田ボール４ａ，４ｂ，・・・・・，２４ａ，・・・・・，２４ｄとがそれぞれ溶融し、内部接続体８ａ，８ｂ，・・・・・，２８ａ，・・・・・，２８ｄが形成される。
【００４６】
以上の工程により、図１９に示すような１次実装体１０３が実現可能となる。本発明の第２の実施の形態の変形例に係る１次実装体１０３によれば、第１の半田ボール３ａ，３ｂ，３ｃ，３ｄと第２の半田ボール４ａ，４ｂ，４ｃ，４ｄとが仮接続された後に、第３の半田ボール２３ａ，２３ｂ，２３ｃ，２３ｄと第４の半田ボール２４ａ，２４ｂ，２４ｃ，２４ｄとが仮接続される。このため、第１半導体チップ６の隣に第２半導体チップ２６を実装する際に、封止樹脂７の流動による位置ずれを防ぐことができ、複数の半導体素子を近接して実装できる。また、図１９に示す１次実装体１０３は、１５０℃の低温で仮接続されるので、チップ搭載基板１の材料に有機系の樹脂を使用した際に、チップ搭載基板１からガスが発生せず、封止樹脂７中にボイドが発生し難くなる。また、封止樹脂７の熱による収縮率が小さく抑えられるので、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄ及び第２チップ側内部電極パッド２５ａ，２５ｂ，２５ｃ，２５ｄに過度の応力が加わらない。このため、チップ側内部電極パッド５ａ，５ｂ，５ｃ，５ｄの直上に配置された低誘電率絶縁膜１２、第２チップ側内部電極パッド２５ａ，２５ｂ，２５ｃ，２５ｄの直上に配置された低誘電率絶縁膜３２に加わる応力を最小限に抑えることができ、膜の破損を防止できる。さらに、外部接続ボール２１ａ，２１ｂ，・・・・・，２１ｆをリフローする際に発生する熱により、内部接続体８ａ，８ｂ，・・・・・，２８ａ，・・・・・，２８ｄが形成され、チップ搭載基板１と半導体チップ６、チップ搭載基板１と半導体チップ２６との本接続がなされる。これらの内部接続体８ａ，８ｂ，・・・・・，２８ａ，・・・・・，２８ｄは、第１の半田ボール３ａ，３ｂ，・・・・・，２３ａ，・・・・・，２３ｄより融点が高いので、１５０℃での高温放置試験や、−５５℃雰囲気及び１２５℃雰囲気を繰り返す熱サイクル試験を行っても、内部接続体８ａ，８ｂ，・・・・・，２８ａ，・・・・・，２８ｄが溶融せず、１次実装体１０３の信頼度を向上させることができる。
【００４７】
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００４８】
図１〜図１９に示す１次実装体１００，１０１，１０２，１０３においては、第１及び第３の半田ボール３ａ，３ｂ，・・・・・，２３ａ，・・・・・，２３ｄ、第２及び第４の半田ボール４ａ，４ｂ，・・・・・，２４ａ，・・・・・，２４ｄのそれぞれの半田材料の種類を部分的に変化させてもよい。例えば、半田材料がリフローにより加温されると、半導体チップ６，第２半導体チップ２６、及びチップ搭載基板１のそれぞれが膨張する。熱膨張による応力は、半導体チップ６、第２半導体チップ２６の中心部、あるいはチップ搭載基板１の中心部が最も弱く、半導体チップ６、半導体チップ２６、あるいはチップ搭載基板１の端部が最も強くなる。このため、例えば、図１に示す半導体チップ６の中心部にある第２の半田ボール４ｂ，４ｃに高融点の半田材料を使用し、端部にある第２の半田ボール４ａ，４ｄに第２の半田ボール４ｂ，４ｃより低融点の半田材料を使用することにより、半導体チップ６に形成された低誘電率絶縁膜１２の破壊を更に防止できる。
【００４９】
以上のように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００５０】
【発明の効果】
本発明によれば、半導体チップと基板との接続に用いられる半田材料のリフローによる熱応力を最小限にし、封止樹脂中にボイドを発生させることなく半導体チップ素子面の破壊、特に半田材料の直上に配置された低誘電率絶縁膜の破壊を防止することができる半導体装置及びその組立方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置（１次実装体）の一例を示す断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その１）である。
【図３】本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その２）である。
【図４】本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その３）である。
【図５】本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その４）である。
【図６】本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その５）である。
【図７】本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その６）である。
【図８】本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その７）である。
【図９】本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その８）である。
【図１０】本発明の第１の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その９）である。
【図１１】第２の組立方法の一例を示す断面図（その１）である。
【図１２】第２の組立方法の一例を示す断面図（その２）である。
【図１３】本発明の第１の実施の形態の変形例に係る半導体装置（１次実装体）の一例を示す断面図である。
【図１４】本発明の第１の実施の形態の変形例に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その１）である。
【図１５】本発明の第１の実施の形態の変形例に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その２）である。
【図１６】本発明の第２の実施の形態に係る半導体装置（１次実装体）の一例を示す断面図である。
【図１７】本発明の第２の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その１）である。
【図１８】本発明の第２の実施の形態に係る半導体装置（１次実装体）の組立方法の一例を示す断面図（その２）である。
【図１９】本発明の第２の実施の形態の変形例に係る半導体装置（１次実装体）の一例を示す断面図である。
【図２０】本発明の第２の実施の形態の変形例に係る半導体装置（１次実装体）の組立方法の一例を示す断面図である。
【符号の説明】
１…チップ搭載基板
２ａ，２ｂ，２ｃ，２ｄ…基板側内部電極パッド
３ａ，３ｂ，３ｃ，３ｄ…第１の半田ボール
４ａ，４ｂ，４ｃ，４ｄ…第２の半田ボール
５ａ，５ｂ，５ｃ，５ｄ…チップ側内部電極パッド
６…半導体チップ
７，７Ａ，７Ｂ…封止樹脂
８ａ，８ｂ，８ｃ，８ｄ…内部接続体
１０…素子部
１１ａ，１１ｂ，・・・・・，１１ｅ…金属配線
１２、１２Ａ、１２Ｂ…低誘電率絶縁膜
１３…保護膜
１３Ａ…開口部
１４Ａ…Ｔｉ膜
１４Ｂ…Ｎｉ膜
１４Ｃ…Ｐｄ膜
１４ａ，１４ｂ，１４ｃ，・・・・・，１４ｄ…バリアメタル
１５…配線層
１５ａ，１５ｂ，・・・・・，１５ｊ…基板側外部電極パッド
１６ａ，１６ｂ…フォトレジスト膜
１７…導電性材料
１８…保護膜
１８Ａ…開口部
２０Ａ…実装ステージ
２０Ｂ…実装ツール
２１ａ，２１ｂ，・・・・・，２１ｊ…外部接続ボール
２２ａ，２２ｂ，２２ｃ，２２ｄ…第２基板側内部電極パッド
２３ａ，２３ｂ，２３ｃ，２３ｄ…第３の半田ボール
２４ａ，２４ｂ，２４ｃ，２４ｄ…第４の半田ボール
２５ａ，２５ｂ，２５ｃ，２５ｄ…第２チップ側内部電極パッド
２６…第２半導体チップ
２８ａ，２８ｂ，２８ｃ，２８…第２内部接続体
３０…第２素子部
３２…第２低誘電率絶縁膜
３３…第２保護膜
１００，１０１，１０２，１０３…１次実装体
【図１】
2005011838.tif 000003
【図２】
2005011838.tif 000004
【図３】
2005011838.tif 000005
【図４】
2005011838.tif 000006
【図５】
2005011838.tif 000007
【図６】
2005011838.tif 000008
【図７】
2005011838.tif 000009
【図８】
2005011838.tif 000010
【図９】
2005011838.tif 000011
【図１０】
2005011838.tif 000012
【図１１】
2005011838.tif 000013
【図１２】
2005011838.tif 000014
【図１３】
2005011838.tif 000015
【図１４】
2005011838.tif 000016
【図１５】
2005011838.tif 000017
【図１６】
2005011838.tif 000018
【図１７】
2005011838.tif 000019
【図１８】
2005011838.tif 000020
【図１９】
2005011838.tif 000021
【図２０】
2005011838.tif 000022