(57)【要約】  信号受信及び処理を行い、より詳細には、ランダム相加インパルス性干渉の影響を低減する方法及びシステムを提供する。
2015500616.tif 000002
【特許請求の範囲】
【請求項１】
直交インパルス性ノイズを除去する装置であって、
所定の同相信号及び第１のインパルス性ノイズを含む入力同相信号を受信し、
フィルタリングされた入力同相信号を生成するように、構成された第１のローパスフィルタと、
所定の直交信号及び第２のインパルス性ノイズを含む入力直交信号を受信し、フィルタリングされた入力直交信号を生成するように、構成された第２のローパスフィルタと、
前記フィルタリングされた同相信号を受信し、
前記フィルタリングされた直交信号を受信し、
前記フィルタリングされた同相信号及び前記フィルタリングされた直交信号に基づき、制御信号を生成するように、構成されたノイズ検出部と、
前記フィルタリングされた同相信号を受信し、
前記制御信号を受信し、
前記制御信号に基づき、前記フィルタリングされた同相信号から前記第１のインパルス性ノイズを除去して前記所定の同相信号を出力するように、構成された第１のチャネルインパルス性ノイズ除去装置と、
前記フィルタリングされた直交信号を受信し、
前記制御信号を受信し、
前記制御信号に基づき、前記フィルタリングされた直交信号から前記第１のインパルス性ノイズを除去して前記所定の直交信号を出力するように、構成された第２のチャネルインパルス性ノイズ除去装置と、を備える、直交インパルス性ノイズを除去する装置。
【請求項２】
前記ノイズ検出部から受信した前記制御信号の一部に代えて、インパルス性干渉を０次補間器に置き換えた信号から得た機能を用いるように構成された制御インパルス発生装置を更に備える、請求項１に記載の装置。
【請求項３】
前記第１のチャネルインパルス性ノイズ除去装置及び前記第２のチャネルインパルス性ノイズ除去装置のそれぞれは、
遅延回路であって、少なくとも１つの入力及び少なくとも１つの出力を有し、前記遅延回路への前記少なくとも１つの入力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれへの前記入力である、遅延回路と、
被制御補間器であって、複数の入力及び少なくとも１つの出力を有し、前記被制御補間器への前記複数の入力の少なくとも１つが、前記遅延回路からの前記少なくとも１つの出力であり、前記被制御補間器への前記複数の入力の少なくとも他の１つが、少なくとも１つの他のソースからの出力であり、前記被制御補間器からの前記少なくとも１つの出力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれからの前記出力である、被制御補間器と、を備える、請求項１に記載の装置。
【請求項４】
前記第１のチャネルインパルス性ノイズ除去装置及び前記第２のチャネルインパルス性ノイズ除去装置のそれぞれは、
第１の遅延回路であって、少なくとも１つの入力及び少なくとも１つの出力を有し、前記第１の遅延回路への前記少なくとも１つの入力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれへの前記入力であり、前記第１の遅延回路からの前記少なくとも１つの出力が、前記第２の遅延回路及び前記被制御補間器のそれぞれへの入力である、第１の遅延回路と、
第２の遅延回路であって、少なくとも１つの入力及び少なくとも１つの出力を有し、前記第２の遅延回路への前記少なくとも１つの入力が、前記第１の遅延回路からの出力であり、前記第２の遅延回路からの前記少なくとも１つの出力が、前記スイッチへの入力である、第２の遅延回路と、
被制御補間器であって、複数の入力及び少なくとも１つの出力を有し、前記被制御補間器への前記複数の入力の前記少なくとも１つが、前記第１の遅延回路からの出力であり、前記被制御補間器への前記複数の入力の前記少なくとも他の１つが、前記ノイズ検出部からの入力であり、前記被制御補間器からの前記少なくとも１つの出力が、前記平滑化フィルタへの入力である、被制御補間器と、
平滑化フィルタであって、少なくとも１つの入力及び少なくとも１つの出力を有し、前記平滑化フィルタへの前記少なくとも１つの入力が、前記被制御補間器からの前記出力であり、前記平滑化フィルタからの前記少なくとも１つの出力が、前記スイッチへの入力である、平滑化フィルタと、
スイッチであって、複数の入力及び少なくとも１つの出力を有し、前記スイッチへの前記複数の入力の第１が、前記第２の遅延回路からの出力であり、前記スイッチへの前記複数の入力の第２が、前記平滑化フィルタからの出力であり、前記スイッチへの前記複数の入力の第３が、前記制御インパルス発生装置からの出力であり、前記スイッチからの前記少なくとも１つの出力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれからの出力である、スイッチと、を備える、請求項１に記載の装置。
【請求項５】
前記被制御補間器は、サンプルホールド部及びスイッチを有し、前記サンプルホールド部は、複数の入力及び少なくとも１つの出力を有し、前記サンプルホールド部への前記複数の入力の少なくとも１つは、前記被制御補間器への第１の入力であり、前記サンプルホールド部への前記複数の入力の少なくとも他の１つは、前記被制御補間器への第２の入力であり、前記サンプルホールド部からの前記少なくとも１つの出力は、前記スイッチへの第１の入力であり、前記スイッチは、複数の入力及び少なくとも１つの出力を有し、前記スイッチへの前記複数の入力の第１は、前記サンプルホールド部の前記少なくとも１つの出力であり、前記スイッチへの前記複数の入力の第２は、前記被制御補間器への前記第１の入力であり、前記スイッチへの前記複数の入力の第３は、前記被制御補間器への前記第２の入力である、請求項４に記載の装置。
【請求項６】
前記ノイズ検出部は、
閾値生成部と、
論理ブロックと、
第１のチャネル及び第２のチャネルであって、前記第１のチャネル及び前記第２のチャネルのそれぞれが、係数算出部、コンパレータ、及びインパルス発生装置を備え、前記第１のチャネル及び前記第２のチャネルのそれぞれが、前記論理ブロックに接続され、前記閾値生成部の出力が、前記第１のチャネル及び前記第２のチャネルの各コンパレータへの少なくとも１つの入力である、第１のチャネル及び第２のチャネルと、を備える、請求項１に記載の装置。
【請求項７】
前記第１のチャネル及び前記第２のチャネルのそれぞれの前記インパルス発生装置は、バックエッジ発生装置と、遅延部と、第１の論理ブロックと、第２の論理ブロックと、トリガと、を備え、前記インパルス発生装置への前記入力は、前記バックエッジ発生装置、前記第１の論理ブロック、及び前記トリガへの少なくとも１つの入力であり、前記バックエッジ発生装置からの出力は、前記遅延部への入力であり、前記遅延部からの出力は、前記第２の論理ブロックへの第１の入力であり、前記第２の論理ブロックからの出力は前記トリガへの入力であり、前記トリガからの前記出力は、前記第１のチャネル及び前記第２のチャネルのそれぞれの前記インパルス発生装置からの前記出力であり、前記第１の論理ブロックからの出力は、前記第２の論理ブロックへの第２の入力である、請求項６に記載の装置。
【請求項８】
前記遅延部は、
複数のトリガと、
複数の論理ブロックと、
バックエッジ発生装置と、
複数のフロントエッジ発生装置と、
複数の遅延回路と、を備え、前記遅延部への前記入力は、前記複数のトリガへの入力であり、前記複数のトリガの第１からの出力は、（ｉ）前記複数の論理ブロックの第１及び（ｉｉ）前記複数のフロントエッジ発生装置の第１を介した前記複数の遅延回路の第１への入力であり、前記複数の遅延回路の前記第１からの出力は、 前記複数のトリガの前記第１への第２の入力であり、
前記複数のトリガの第２からの出力は、（ｉ）前記複数の論理ブロックの前記第１及び（ｉｉ）順次に接続された前記複数のフロントエッジ発生装置の第２及び前記複数の遅延回路の第２を介した前記複数の論理ブロックの前記第２への入力であり、前記複数の論理ブロックの前記第２は、前記複数のフロントエッジ発生装置の前記第１からの第２の入力を有し、前記複数の論理ブロックの前記第２からの出力は、前記複数のトリガの前記第２への入力であり、前記複数の論理ブロックの前記第１からの出力は、前記バックエッジ発生装置への入力であり、前記バックエッジ発生装置からの前記出力は、前記遅延部からの前記出力である、請求項７に記載の装置。
【請求項９】
前記複数のフロントエッジ発生装置のそれぞれは、
遅延回路と、
複数の論理部と、を備え、前記フロントエッジ発生装置への前記入力は、前記遅延回路及び前記複数の論理部のそれぞれへの入力であり、前記遅延回路からの出力は、前記複数の論理部の第１への入力であり、前記複数の論理部の前記第１からの出力は、前記複数の論理部の前記第２への入力であり、前記複数の論理部の前記第２からの出力は、前記複数のフロントエッジ発生装置のそれぞれからの前記出力である、請求項８に記載の装置。
【請求項１０】
前記複数のバックエッジ発生装置のそれぞれは、
遅延回路と、
複数の論理部と、を備え、前記複数のバックエッジ発生装置のそれぞれへの前記入力は、（ｉ）前記遅延回路への入力及び（ｉｉ）前記複数の論理部の第１への前記複数の入力の第１であり、前記遅延回路からの出力は、前記複数の論理部の前記第１への前記複数の入力の第２であり、前記複数の論理部の前記第１からの出力は、前記複数の論理部の前記第２への前記複数の入力の第１であり、前記遅延回路からの前記出力は、前記複数の論理部の前記第２への前記複数の入力の第２であり、前記複数の論理部の前記第２からの出力は、前記複数のバックエッジ発生装置のそれぞれからの前記出力である、請求項８に記載の装置。
【請求項１１】
前記制御インパルス発生装置は、平滑化フィルタと、リレー回路と、を備え
前記制御インパルス発生装置への入力は、前記平滑化フィルタへの入力であり、前記平滑化フィルタからの出力は、前記リレー回路への入力であり、前記リレー回路からの出力は、前記制御インパルス発生装置からの前記出力である、請求項２に記載の装置。
【請求項１２】
直交インパルス性ノイズを除去する方法であって、
第１のローパスフィルタが、所定の同相信号及び第１のインパルス性ノイズを有する入力同相信号を受信する工程と、
前記第１のローパスフィルタが、フィルタリングされた入力同相信号を生成する工程と、第２のローパスフィルタが、所定の直交信号及び第２のインパルス性ノイズを有する入力直交信号を受信する工程と、前記第２のローパスフィルタが、フィルタリングされた入力直交信号を生成する工程と、
ノイズ検出部が、前記フィルタリングされた同相信号及び前記フィルタリングされた直交信号を受信する工程と、
前記フィルタリングされた同相信号及び前記フィルタリングされた直交信号に基づき、前記ノイズ検出部が、制御信号を生成する工程と、
第１のチャネルインパルス性ノイズ除去装置が、前記フィルタリングされた同相信号及び前記制御信号を受信する工程と、
前記制御信号に基づき、前記第１のチャネルインパルス性ノイズ除去装置が、前記フィルタリングされた同相信号から前記第１のインパルス性ノイズを除去して前記所定の同相信号を出力する工程と、
第２のチャネルインパルス性ノイズ除去装置が、前記フィルタリングされた直交信号を受信する工程と、
前記第２のチャネルインパルス性ノイズ除去装置が、前記制御信号を受信する工程と、
前記制御信号に基づき、前記第２のチャネルインパルス性ノイズ除去装置が、前記フィルタリングされた直交信号から前記第１のインパルス性ノイズを除去して前記所定の直交信号を出力する工程と、を含む、方法。
【請求項１３】
前記受信信号の一部に代えて、０次補間によって補償されたインパルス性干渉を含む信号から得た機能を用いることにより、制御インパルス発生装置が２次制御信号を生成する工程を更に含む、請求項１２に記載の方法。
【請求項１４】
前記第１のチャネルインパルス性ノイズ除去装置及び前記第２のチャネルインパルス性ノイズ除去装置のそれぞれは、
遅延回路であって、少なくとも１つの入力及び少なくとも１つの出力を有し、前記遅延回路への前記少なくとも１つの入力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれへの前記入力である、遅延回路と、
被制御補間器であって、複数の入力及び少なくとも１つの出力を有し、前記被制御補間器への前記複数の入力の少なくとも１つが、前記遅延回路からの前記少なくとも１つの出力であり、前記被制御補間器への前記複数の入力の少なくとも他の１つが、少なくとも１つの他のソースからの出力であり、前記被制御補間器からの前記少なくとも１つの出力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれからの前記出力である、被制御補間器と、を備える、請求項１２に記載の方法。
【請求項１５】
前記第１のチャネルインパルス性ノイズ除去装置及び前記第２のチャネルインパルス性ノイズ除去装置のそれぞれは、
第１の遅延回路であって、少なくとも１つの入力及び少なくとも１つの出力を有し、前記第１の遅延回路への前記少なくとも１つの入力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれへの前記入力であり、前記第１の遅延回路からの前記少なくとも１つの出力が、前記第２の遅延回路及び前記被制御補間器のそれぞれへの入力である、第１の遅延回路と、
第２の遅延回路であって、少なくとも１つの入力及び少なくとも１つの出力を有し、前記第２の遅延回路への前記少なくとも１つの入力が、前記第１の遅延回路からの出力であり、前記第２の遅延回路からの前記少なくとも１つの出力が、前記スイッチへの入力である、第２の遅延回路と、
被制御補間器であって、複数の入力及び少なくとも１つの出力を有し、前記被制御補間器への前記複数の入力の前記少なくとも１つが、前記第１の遅延回路からの出力であり、前記被制御補間器への前記複数の入力の前記少なくとも他の１つが、前記ノイズ検出部からの入力であり、前記被制御補間器からの前記少なくとも１つの出力が、前記平滑化フィルタへの入力である、被制御補間器と、
平滑化フィルタであって、少なくとも１つの入力及び少なくとも１つの出力を有し、前記平滑化フィルタへの前記少なくとも１つの入力が、前記被制御補間器からの前記出力であり、前記平滑化フィルタからの前記少なくとも１つの出力が、前記スイッチへの入力である、平滑化フィルタと、
スイッチであって、複数の入力及び少なくとも１つの出力を有し、前記スイッチへの前記複数の入力の第１が、前記第２の遅延回路からの出力であり、前記スイッチへの前記複数の入力の第２が、前記平滑化フィルタからの出力であり、前記スイッチへの前記複数の入力の第３が、前記制御インパルス発生装置からの出力であり、前記スイッチからの前記少なくとも１つの出力が、前記同相チャネルインパルス性ノイズ除去装置及び前記直交チャネルインパルス性ノイズ除去装置のそれぞれからの出力である、スイッチと、を備える、請求項１２に記載の方法。
【請求項１６】
前記被制御補間器は、サンプルホールド部及びスイッチを備え、前記サンプルホールド部は、複数の入力及び少なくとも１つの出力を有し、前記サンプルホールド部への前記複数の入力の少なくとも１つは、前記被制御補間器への第１の入力であり、前記サンプルホールド部への前記複数の入力の少なくとも他の１つは、前記被制御補間器への第２の入力であり、前記サンプルホールド部からの前記少なくとも１つの出力は、前記スイッチへの第１の入力であり、前記スイッチは、複数の入力及び少なくとも１つの出力を有し、前記スイッチへの前記複数の入力の第１は、前記サンプルホールド部の前記少なくとも１つの出力であり、前記スイッチへの前記複数の入力の第２は、前記被制御補間器への前記第１の入力であり、前記スイッチへの前記複数の入力の第３は、前記被制御補間器への前記第２の入力である、請求項１５に記載の方法。
【請求項１７】
前記ノイズ検出部は、
閾値生成部と、
論理ブロックと、
第１のチャネル及び第２のチャネルであって、前記第１のチャネル及び前記第２のチャネルのそれぞれが、係数算出部、コンパレータ、及びインパルス発生装置を備え、前記第１のチャネル及び前記第２のチャネルのそれぞれが、前記論理ブロックに接続され、前記閾値生成部の出力が、前記第１のチャネル及び前記第２のチャネルの各コンパレータへの少なくとも１つの入力である、第１のチャネル及び第２のチャネルと、を備える、請求項１２に記載の方法。
【請求項１８】
前記第１のチャネル及び前記第２のチャネルのそれぞれの前記インパルス発生装置は、バックエッジ発生装置と、遅延部と、第１の論理ブロックと、第２の論理ブロックと、トリガと、を備え、前記インパルス発生装置への前記入力は、前記バックエッジ発生装置、前記第１の論理ブロック、及び前記トリガへの少なくとも１つの入力であり、前記バックエッジ発生装置からの出力は、前記遅延部への入力であり、前記遅延部からの出力は、前記第２の論理ブロックへの第１の入力であり、前記第２の論理ブロックからの出力は前記トリガへの入力であり、前記トリガからの前記出力は、前記第１のチャネル及び前記第２のチャネルのそれぞれの前記インパルス発生装置からの前記出力であり、前記第１の論理ブロックからの出力は、前記第２の論理ブロックへの第２の入力である、請求項１７に記載の方法。
【請求項１９】
前記遅延部は、
複数のトリガと、
複数の論理ブロックと、
バックエッジ発生装置と、
複数のフロントエッジ発生装置と、
複数の遅延回路と、を有し、前記遅延部への前記入力は、前記複数のトリガへの入力であり、前記複数のトリガの第１からの出力は、（ｉ）前記複数の論理ブロックの第１及び（ｉｉ）前記複数のフロントエッジ発生装置の第１を介した前記複数の遅延回路の第１への入力であり、
前記複数の遅延回路の前記第１からの出力は、前記複数のトリガの前記第１への第２の入力であり、
前記複数のトリガの第２からの出力は、（ｉ）前記複数の論理ブロックの前記第１及び（ｉｉ）順次に接続された前記複数のフロントエッジ発生装置の第２及び前記複数の遅延回路の第２を介した前記複数の論理ブロックの前記第２への入力であり、前記複数の論理ブロックの前記第２は、前記複数のフロントエッジ発生装置の前記第１からの第２の入力を有し、前記複数の論理ブロックの前記第２からの出力は、前記複数のトリガの前記第２への入力であり、前記複数の論理ブロックの前記第１からの出力は、前記バックエッジ発生装置への入力であり、前記バックエッジ発生装置からの前記出力は、前記遅延部からの前記出力である、請求項１８に記載の方法。
【請求項２０】
前記複数のフロントエッジ発生装置のそれぞれは、
遅延回路と、
複数の論理部と、を備え、前記フロントエッジ発生装置への前記入力は、前記遅延回路及び前記複数の論理部のそれぞれへの入力であり、前記遅延回路からの出力は、前記複数の論理部の第１への入力であり、前記複数の論理部の前記第１からの出力は、前記複数の論理部の前記第２への入力であり、前記複数の論理部の前記第２からの出力は、前記複数のフロントエッジ発生装置のそれぞれからの前記出力である、請求項１９に記載の方法。
【請求項２１】
前記バックエッジ発生装置のそれぞれは、
遅延回路と、
複数の論理部と、を備え、前記複数のバックエッジ発生装置のそれぞれへの前記入力は、（ｉ）前記遅延回路への入力及び（ｉｉ）前記複数の論理部の第１への前記複数の入力の第１であり、前記遅延回路からの出力は、前記複数の論理部の前記第１への前記複数の入力の第２であり、前記複数の論理部の前記第１からの出力は、前記複数の論理部の前記第２への前記複数の入力の第１であり、前記遅延回路からの前記出力は、前記複数の論理部の前記第２への前記複数の入力の第２であり、前記複数の論理部の前記第２からの出力は、前記複数のバックエッジ発生装置のそれぞれからの前記出力である、請求項１９に記載の方法。
【請求項２２】
前記制御インパルス発生装置は、平滑化フィルタと、リレー回路と、を備え
前記制御インパルス発生装置への入力は、前記平滑化フィルタへの入力であり、
前記平滑化フィルタからの出力は、前記リレー回路への入力であり、
前記リレー回路からの出力は、前記制御インパルス発生装置からの前記出力である、請求項２に記載の装置。
【発明の詳細な説明】
【関連出願】
【０００１】
本願は、ロシア特許出願第２０１１  １５０８３４号（２０１１年１２月１４日出願）の優先権を主張し、その内容は参照により本明細書に組み込まれる。
【背景技術】
【０００２】
本発明は、概して、信号受信及び処理を行う、より詳細には、ランダム相加インパルス性干渉（random additive impulse interference）の影響を低減する、デジタルシステムに関する。
【０００３】
無線通信及び位置確認システムは、信号受信を妨害し得る様々な形態のノイズに影響されやすい。比較的高振幅で持続時間が短い１つ以上のパルスを含むランダムインパルス性ノイズは、よく遭遇するノイズである。一般に、ランダムインパルス性ノイズの原因として、電子レンジ、洗濯機、照明スイッチ、車のエンジン、及び他の電気機器が挙げられる。激しいインパルス性ノイズは、信号受信品質を劣化させ、バーストエラーを発生させる可能性がある。信号受信の品質を確保するために、システム設計者は、インパルス性ノイズを検出して除去するために、装置を受信器の受信経路に設置することが多い。
しかし、インパルス性ノイズは多様な特性を有する場合があるため、インパルス性ノイズの検出は複雑な課題である。従来技術において、ランダムインパルス性干渉を打ち消すよう設計された既知の方法及び装置が存在する。例えば、米国特許第７，７０６，５４２号において、装置は、ノイズ抽出部、ホールド部、ノイズ平滑化部、ホールド制御信号生成部、ローパスフィルタ、コンパレータ、及び絶対値回路を含有するが、本装置は、搬送波又は中間周波数の期間よりも持続時間がはるかに短いインパルス性ノイズを除去することを意図している。また、本装置は、デジタル変調による無線システムにおいて直ちに使用できない。更に、米国特許第７，１０３，１２２号において、ノイズ検出器、スイッチ、ホールド回路、及び他の構成要素を備える雑音消去器が開示されている。本特許において、ノイズの持続時間は、搬送波発振の期間よりもはるかに短いと想定されている。米国特許第７，５７３，９５９号及び第７，２３６，５４５号に記載の、同期符号分割多元接続（ＳＣＤＭＡ）システム（インパルス及びバーストノイズ及び／又は歪みを軽減するＳＣＤＭＡにおけるチップ消去及び処理）のストローブ及びインパルス性ノイズ処理部は、遅延ブロック及びインパルス性ノイズ検出ブロックを含有するが、かかる部は、持続時間が限られたインパルス性ノイズを除去するよう設計されている。
【発明の概要】
【０００４】
本開示は、概して、信号受信及び処理を行う、より詳細には、ランダム相加インパルス性干渉の影響を低減する、デジタルシステムに関する。具体的には、本開示が対象とするのは、第１のローパスフィルタが、所定の同相信号及び第１のインパルス性ノイズを有する入力同相信号を受信する工程と、第１ローパスフィルタが、フィルタリングされた入力同相信号を生成する工程と、第２のローパスフィルタが、所定の直交信号及び第２のインパルス性ノイズを有する入力直交信号を受信する工程と、第２のローパスフィルタが、フィルタリングされた入力直交信号を生成する工程と、ノイズ検出部が、フィルタリングされた同相信号及びフィルタリングされた直交信号を受信する工程と、フィルタリングされた同相信号及びフィルタリングされた直交信号に基づき、ノイズ検出部が、制御信号を生成する工程と、第１のチャネルインパルス性ノイズ除去装置が、フィルタリングされた同相信号及び制御信号を受信する工程と、制御信号に基づき、第１のチャネルインパルス性ノイズ除去装置が、フィルタリングされた同相信号から第１のインパルス性ノイズを除去して所定の同相信号を出力する工程と、第２のチャネルインパルス性ノイズ除去装置が、フィルタリングされた直交信号を受信する工程と、第２のチャネルインパルス性ノイズ除去装置が、制御信号を受信する工程と、制御信号に基づき、第２のチャネルインパルス性ノイズ除去装置が、フィルタリングされた直交信号から第１のインパルス性ノイズを除去して所定の直交信号を出力する工程と、である。
【０００５】
当業者には、以下の発明を実施するための形態及び添付図面を参照することにより、本発明の上記及び他の利点が明らかとなるであろう。
【図面の簡単な説明】
【０００６】
図１は、第１の実施形態によるインパルス性ノイズ除去装置を示す。
【０００７】
図２は、第２の実施形態によるインパルス性ノイズ除去装置を示す。
【０００８】
図３は、チャネルインパルス性ノイズ除去装置の実施形態を示す。
【０００９】
図４は、被制御インパルス発生装置の実施形態を示す。
【００１０】
図５は、被制御補間器の実施形態を示す。
【００１１】
図６は、チャネルインパルス性ノイズ除去装置の実施形態を示す。
【００１２】
図７は、ノイズ検出部の実施形態を示す。
【００１３】
図８は、インパルス発生装置の実施形態を示す。
【００１４】
図９は、遅延部の実施形態を示す。
【００１５】
図１０は、フロントエッジ発生装置の実施形態を示す。
【００１６】
図１１は、バックエッジ発生装置の実施形態を示す。
【００１７】
図１２は、直交インパルス性ノイズ除去装置の動作を示す例示的な信号プロファイルを示す。
【発明を実施するための形態】
【００１８】
現代のデジタル無線通信、位置確認及びナビゲーションシステムは、同相チャネル内、及び直交チャネル内のランダムインパルス性干渉の影響を軽減するためのインパルス性ノイズ除去システムを含む。同相信号は、基準信号によって多重化された信号である。直交信号は、９０［度］位相がずれた基準信号によって多重化された信号である。本発明の実施形態において、同相チャネル内の基準信号は余弦信号であり、直交チャネル内の基準信号は正弦信号である。
【００１９】
図１は、本発明の第１の実施形態による、直交インパルス性ノイズ除去装置システム１０００を示す。システム１０００は、同相チャネルのローパスフィルタ（ＬＰＦ）１１００、直交位相チャネルのＬＰＦ１２００、同相チャネルのインパルス性ノイズ除去装置１３００、直交位相チャネルのインパルス性ノイズ除去装置１４００、及びノイズ検出部１５００を備える。同相信号におけるインパルス性干渉を抑制するために、同相信号はシステム１０００によって以下のように処理される。信号１０５０は、ポート１００１を介してＬＰＦ１１００に送られるが、信号１０５０の周波数が遮断周波数よりも高い場合、ＬＰＦ１１００は信号１０５０を減衰させる。次に、フィルタリングされた信号１０５２は、出力ポート１００３を介してＬＰＦ１１００から出力され、同相チャネルのインパルス性ノイズ除去装置１３００の入力ポート１００５、及びノイズ検出部１５００の入力ポート１００７に、並行して送られる。実施形態において、インパルス性ノイズ除去装置は、インパルスの持続時間が所望の信号のチャネルインパルスの持続時間よりも短いインパルス性ノイズを抑制するように構成されているため、各ＬＰＦの帯域幅は、ノイズインパルスの最小の歪み及び加法性白色ガウス雑音（ＷＧＮ）の最大限のフィルタを考慮して選択される。つまり、ＬＰＦ帯域幅は、予想されたインパルス性干渉のスペクトルに合致することが求められる。
【００２０】
受信した同相信号１０５２の分析に基づき、ノイズ検出部１５００は、検出されたノイズインパルスと時間同期する制御信号１０５４を生成する。そして、制御信号１０５４は出力ポート１００９を介してノイズ検出部１５００から出力され、同相チャネルのインパルス性ノイズ除去装置１３００の入力ポート１０１０、及び直交位相チャネル１４００のインパルス性ノイズ除去装置１４００の入力ポート１０１１に送られる。同相チャネルのインパルス性ノイズ除去装置１３００において、ポート１００５及び１０１０を介して送られた信号は比較され、検出されたノイズは抑制される。続いて、インパルス性干渉を抑制した信号１０５８は、同相チャネルのインパルス性ノイズ除去装置１３００から、出力ポート１０１２を介して出力される。同相チャネルのインパルス性ノイズ除去装置１３００及びノイズ検出部１５００の更なる詳細については後述する。
【００２１】
直交位相信号におけるインパルス性干渉を抑制するために、直交位相信号はシステム１０００によって以下のように処理される。信号１０５１は、ポート１００２を介してＬＰＦ１２００に送られるが、信号１０５１の周波数が遮断周波数よりも高い場合、ＬＰＦ１２００は信号１０５１を減衰させる。次に、フィルタリングされた信号１０５３は、出力ポート１００４を介してＬＰＦ１２００から出力され、直交位相チャネルのインパルス性ノイズ除去装置１４００の入力ポート１００６、及びノイズ検出部１５００の入力ポート１００８に、並行して送られる。
【００２２】
受信した直交位相信号１０５３の分析に基づき、ノイズ検出部１５００は、検出されたノイズインパルスと時間同期する制御信号１０５４を生成する。そして、制御信号１０５４は出力ポート１００９を介してノイズ検出部１５００から出力され、同相チャネルのインパルス性ノイズ除去装置１４００の入力ポート１０１０、及び直交位相チャネルのインパルス性ノイズ除去装置１４００の入力ポート１０１１に送られる。直交位相チャネルのインパルス性ノイズ除去装置１４００において、ポート１００７及び１０１１を介して送られた信号は比較され、検出されたノイズは抑制される。続いて、インパルス性干渉を抑制した信号１０５７は、直交位相チャネルのインパルス性ノイズ除去装置１３００から、出力ポート１０１３を介して出力される。直交位相チャネルのインパルス性ノイズ除去装置１４００の更なる詳細については後述する。
【００２３】
図１のシステム１０００が同相信号及び直交位相信号を非同期的に又は同期的に処理し得ることは理解されよう。一般に、パルス干渉は、同相チャネル及び直交チャネルの両方において同時に発生し得るが、干渉のレベルが両チャネルにおいて異なる可能性があるため、干渉は各チャネルにおいて単独で検出し得ることは理解されよう。したがって、本発明の実施形態において、干渉は同相チャネルと直交チャネルという２つのチャネルのうちの１つにおいてのみ検出され得るという事実にもかかわらず、干渉補償はこれら両方のチャネルで実行される。
【００２４】
図２は、同相チャネルのＬＰＦ２１００、直交位相チャネルのＬＰＦ２２００、同相チャネルのインパルス性ノイズ除去装置２３００、直交位相チャネルのインパルス性ノイズ除去装置２４００、ノイズ検出部２５００、及び制御インパルス発生装置２６００を備える直交インパルス性ノイズ除去装置システム２０００の第２の実施形態を示す。
【００２５】
同相信号におけるインパルス性干渉を抑制するために、同相信号はシステム２０００によって以下のように処理される。信号２０５０は、ポート２００１を介してＬＰＦ２１００に送られ、信号２０５０の周波数が遮断周波数よりも高い場合、ＬＰＦ２１００は信号２０５０を減衰させる。次に、減衰させた信号２０５２は、出力ポート２００３を介してＬＰＦ２１００から出力され、同相チャネルのインパルス性ノイズ除去装置２３００の入力ポート２００５、及びノイズ検出部２５００の入力ポート２００７に、並行して送られる。
【００２６】
受信した同相信号１０５２の分析に基づき、ノイズ検出部２５００は、検出されたノイズインパルスと時間同期する制御信号２０５４を生成する。続いて、制御信号２０５４は出力ポート２００９を介してノイズ検出部２５００から出力され、入力ポート２０１０を介して同相チャネルのインパルス性ノイズ除去装置２３００に、直交位相チャネル入力ポート２０１１のインパルス性ノイズ除去装置２４００に、かつ、入力ポート２０１２を介して制御インパルス発生装置２６００に送られる。制御インパルス発生装置２６００は、出力ポート２０１３を介して制御インパルス発生装置２６００から出力され、入力２０１４を介して同相チャネルのインパルス性ノイズ除去装置２３００及び直交位相チャネルのインパルス性ノイズ除去装置２４００に送られる付加制御信号２０５６を生成する。
【００２７】
図３は、図１のインパルス性ノイズ除去装置１３００の実施形態を示す。インパルス性ノイズ除去装置１３００は、２つの順次に接続されたユニット、すなわち、遅延回路３１００、及び被制御補間器３２００を備えている。ここで信号３０５０は、遅延回路３１００の入力ポート３００１を介してインパルス性ノイズ除去装置１３００に送られる。信号は、インパルス性ノイズ除去装置３０００において、以下のように処理される。信号３０５２は、出力ポート３００２を介して遅延回路３１００から出力され、被制御補間器３２００の入力ポート３００３に送られる。更に、信号３０５４は、被制御補間器３２００の入力ポート３００４を介してインパルス性ノイズ除去装置１３００に入力される。信号３０５８は、被制御補間器３２００の出力ポート３００５を介してインパルス性ノイズ除去装置１３００から出力される。同様の信号処理を図１のインパルス性ノイズ除去装置１４００に適用し得ることは理解されよう。
【００２８】
実施形態において、遅延回路３１００における遅延時間は、図１のノイズ検出部１５００における信号遅延と等しくなるように選択される。被制御補間器３２００は、遅延回路３１００及び被制御補間器３２００を介してインパルス性ノイズ除去装置に送られる制御信号に従い、持続時間が有限のインパルス性干渉を生成する。インパルス性干渉中、信号の動作は、０次補間器を使用して受信信号を補間することにより決定される。実施形態において、０次又は１次補間器は、信号の動作を決定するために使用される。
【００２９】
図４は、図２の被制御インパルス発生装置２６００を示す。実施形態によると、被制御インパルス発生装置２６００は、順次に接続された平滑化フィルタ４１００、及びリレー回路４２００を備える。ここで、入力信号２０５４は、平滑化フィルタ４１００の入力ポート４００１を介して被制御インパルス発生装置に入力される。信号は、被制御インパルス発生装置２６００において、以下のように処理される。信号４０５２は、出力ポート４００２を介して平滑化フィルタ４１００から出力され、リレー回路４２００の入力ポート４００３に送られる。信号４０５６は、リレー回路４２００の出力ポート４００４を介して、被制御インパルス発生装置２６００から出力される。実施形態において、被制御インパルス発生装置２６００は、「窓（“ｗｉｎｄｏｗ”）」を生成するように構成されており、「窓」において又は「窓」の間、受信信号の断片は平滑化された信号から得た機能に置き換えられる。この平滑化された信号において、インパルス性干渉は、０次補間器によって補償されている。実施形態において、受信信号の断片が平滑化フィルタ４１００の出力からの信号に置き換えられた窓と持続時間が等しい方形波インパルスは、リレー回路４２００の出力ポート４００４で生成される。
【００３０】
図５は、図３の被制御補間器３２００を示す。被制御補間器３２００は、サンプルホールド部５１００及びスイッチ５２００を備える。信号は、被制御補間器３２００によって以下のように処理される。入力信号３０５２は、サンプルホールド回路５１００の入力ポート５００１を経由して被制御補間器、及びスイッチ５２００の入力ポート５００５に、並行して入力される。入力信号５０５４は、入力ポート５０３０を介して被制御補間器５０００に入力され、入力ポート５００２を介してサンプルホールド回路５１００に、かつ、入力ポート５００６を介してスイッチ５２００に、並行して送られる。信号５０５２は、出力ポート５００３を介してサンプルホールド回路５１００から出力され、入力ポート５００４を介してスイッチ５２００に送られる。信号は、スイッチ５２００の出力ポート５０２０を介して 被制御補間器３２００から出力され、図１の信号１０５８に対応する。
【００３１】
実施形態において、０次補間アルゴリズムを適用する場合、所望の信号（例えば、２位相偏移変調（ＢＰＳＫ）により変調されたもの、加法性白色ガウスノイズ（ＡＷＧＮ））とランダムインパルス性ノイズとの混合物を含む図１の入力信号１０５４は、スイッチ５２００の入力ポート５００５を介して図１のチャネルインパルス性ノイズ除去装置１３００、および被制御補間器３２００のサンプルホールド部５１００の入力ポート５００１に送られる。インパルス性ノイズが存在しない場合、受信信号は、スイッチ５２００の入力ポート５００５を介して、スイッチ５２００の出力ポート５０５６に送られる。
【００３２】
制御信号が被制御補間器３２００の入力ポート３００４に送られると、サンプルホールド部５１００のプロセッサは、受信信号の値を記憶し、スイッチ５２００の入力ポート５００４（「読み出し」モードに設定されている入力ポート５００４）に送信する。ひとたび被制御補間器３２００の入力ポート３００３における制御信号が「論理ゼロ」にリセットされると（すなわち、スイッチ切）、スイッチ５２００は、その入力ポート５００５が「読み出し」モードに設定されるようリセットされる。よって、ノイズインパルス発生中、被制御補間器３２００の出力ポート３００５における信号のレベルが固定されたままであることにより、インパルス性ノイズの影響は実質的に低減される。
【００３３】
図６は、図２のインパルス性ノイズ除去装置２３００を示す。インパルス性ノイズ除去装置２３００は、遅延回路６１００、遅延回路６４００、被制御補間器６２００、平滑化フィルタ６３００、及びスイッチ６５００を備える。信号は、インパルス性ノイズ除去装置２３００によって以下のように処理される。入力信号２０５２は、遅延回路６１００の入力ポート６００２を介してインパルス性ノイズ除去装置２３００に入力される。信号６０５２は、遅延回路６１００から出力され、入力ポート６００６を介して遅延回路６４００に、かつ、入力ポート６００４を介して被制御補間器６２００に、並行して送られる。入力信号２０５４は、被制御補間器６２００の入力ポート６０１２を介してインパルス性ノイズ除去装置２３００に入力される。出力信号６０５６は、出力ポート６０１１を介して被制御補間器６２００から出力され、入力ポート６００５を介して平滑化フィルタ６３００に送られる。出力信号６０６０は、出力ポート６００９を介して平滑化フィルタ６３００から出力され、入力ポート６００８を介してスイッチ６５００に送られる。入力信号２０５６は、スイッチ６５００の入力ポート６０１３を介してインパルス性ノイズ除去装置２３００に入力される。出力信号６０５８は、出力ポート６０１０を介して遅延回路６４００から入力ポート６００７を介してスイッチ６５００に出力される。出力信号２０５８は、スイッチ６５００の出力ポート６０１４を介してインパルス性ノイズ補間器２３００から出力される。
【００３４】
実施形態において、遅延回路６１００を経由して送られている、また被制御補間器６２００に送られている制御信号に従い、被制御補間器６２００は、持続時間が有限のインパルス性干渉（ストローブ）を送信する。インパルス性干渉中、信号の動作は、０次補間器を使用して受信信号を補間することにより決定される。実施形態において、０次又は１次補間器は、受信信号を補間するために使用されている。チャネルインパルス性ノイズ除去装置２３００の平滑化フィルタ６３００は、ＬＰＦとして利用され、その特性は、ノイズインパルス中の最終信号補間の要求順序に基づき選択可能である。実施形態において、遅延回路６４００は、平滑化フィルタ６３００における信号６０５６の信号遅延と等しい時間だけ信号６０５２を遅延させる。
【００３５】
実施形態において、インパルス性ノイズ除去装置２３００は、制御信号が「論理ゼロ」と等しい時、スイッチ６５００を経由して、遅延回路６４００からの信号を送信する。あるいは、インパルス性ノイズ除去装置２３００は、制御信号が「論理部」と等しい時、スイッチ６５００を経由して、平滑化フィルタ６３００からの信号を送信する。実施形態において、スイッチ６５００は、図５の被制御補間器３２００におけるスイッチ５２００と同様である。当業者は、図６のシステム構成が非限定的であり、追加の及び／又は所望の構成要素及び／又は構成を備えてもよいことを認識するであろう。
【００３６】
図７は、図１のノイズ検出部１５００を示す。ノイズ検出部１５００は、図２のノイズ検出部２５００の実施形態として実行し得る。ノイズ検出部１５００は２つの並行チャネルを備える。第１のチャネルは、順次に接続された絶対値を算出するための係数（絶対値）算出部７１００、コンパレータ７５００、及びインパルス発生装置７７００を備える。第２のチャネルは、順次に接続された絶対値を算出するための係数（絶対値）算出部７２００、コンパレータ７４００、及びインパルス発生装置７６００を備える。ノイズ検出部１５００は、出力７００７がコンパレータ７５００への第２の入力（入力７００９）、及びコンパレータ７４００への第２の入力（入力７００８）につながる閾値生成部７３００も備える。
【００３７】
実施形態において、係数算出部７１００及び７２００は、各入力７０２０及び７０３０を経由して各チャネルから受信した信号の絶対値を算出する。信号は、ノイズ検出部１５００において以下のように処理される。入力信号１０５２は、係数算出部７１００の入力ポート７００１を介してノイズ検出部１５００に送られる。係数算出部７１００において算出した値を含む出力信号７０５２は、出力ポート７００３を介して出力され、入力ポート７００５を介してコンパレータ７５００に送られる。閾値生成部７３００は、出力ポート７００７を介して閾値生成部７３００から出力され、入力ポート７００９を介してコンパレータ７５００に、かつ、入力ポート７００８を介してコンパレータ７４００に、並行して送られる信号７０５８を生成する。コンパレータ７５００において、信号７０５２内の値は、信号７０５８内の所定の閾値と比較され、コンパレータ部７５００において設定される。
【００３８】
実施形態において、閾値生成部７３００によって生成された閾値は、二値信号の２乗平均平方根値に正規化される。例えば、閾値を以下のように算出することができる。
2015500616.tif 000003
【００３９】
式中、Ｔsはチャネルシンボルの持続時間であり、τpはノイズインパルスの平均持続時間であり、ｈ2snは、シンボルの信号対ノイズ比ＳＮＲ（現在又は予測）であり、Ｕnは、ＳＮＲｈ2snにより決まる係数である。ＳＮＲが０〜２０ｄＢに変化する際、Ｕnは３〜６の範囲内であり得る。
【００４０】
出力信号７０５４は、出力ポート７０１１を介してコンパレータ７５００から出力され、インパルス発生装置７７００に送られる。
【００４１】
コンパレータ部７５００の出力ポート７０１１におけるインパルスの持続時間は、ノイズインパルスが所定の閾値を越えた時間により決定することができ、よって、これらのインパルスの持続時間は、ノイズインパルスの実際の持続時間よりも短い。インパルス発生装置７７００においてノイズインパルスを完全に補償するために、インパルスの持続時間を増やすことができる。続いて、生成された制御インパルス７０５６は、出力ポート７０１５を介してインパルス発生装置７７００から出力され、入力ポート７０１７を介して論理部ＯＲ７８００に送られる。
【００４２】
同様に、入力信号１０５３は、係数算出部７２００の入力ポート７００２を介してノイズ検出部１５００に送られる。係数算出部７２００において算出された値を含む出力信号７０５３は、出力ポート７００４を介して出力され、入力ポート７００６を介してコンパレータ７４００に送られる。コンパレータ７４００において、信号７０５３内の値は、閾値生成部７３００が出力した信号７０５８内の所定の閾値と比較され、コンパレータ部７４００において設定される。
【００４３】
出力信号７０５５は出力ポート７０１０を介してコンパレータ７４００から出力され、入力ポート７０１２を介してインパルス発生装置７６００に送られる。続いて、生成された制御インパルス７０５７は、出力ポート７０１４を介してインパルス発生装置７６００から出力され、入力ポート７０１６を介して論理部ＯＲ７８００に送られる。次に、ノイズ検出部１５００の出力信号１０５４は、論理部ＯＲ７８００の出力ポート７０１８から出力される。
【００４４】
図８は、インパルス発生装置７７００を示す。インパルス発生装置７７００は、図７のインパルス発生装置７６００の実施形態としても実行できる。実施形態において、インパルス発生装置７７００は、バックエッジ発生装置８１００、遅延部８２００、論理ブロックＡＮＤ８４００、論理ブロックＮＯ８３００、及びトリガ８５００を備える。信号は、インパルス発生装置７７００によって以下のように処理される。入力信号７０５４はバックエッジ発生装置８１００の入力ポート８００１、論理ブロックＮＯ８３００の入力ポート８００５、及びトリガ８５００の入力ポート８０１１を介し、並行してインパルス発生装置７７００に入力される。出力信号８０５２は、出力ポート８００２を介してバックエッジ発生装置８１００から出力され、入力ポート８００３を介して遅延部８２００に送られる。出力信号８０５６は、出力ポート８００４を介して遅延部８２００から出力され、入力ポート８００８を介して論理部ＡＮＤ８４００に送られる。出力信号８０５４は、出力ポート８００６を介して論理部ＮＯ８３００から出力され、入力ポート８００７を介して論理部ＡＮＤ８４００に送られる。論理部ＡＮＤ８４００は、出力ポート８００９を介して信号８０５８を出力し、信号８０５８は、入力ポート８０１０を介してトリガ８５００に送られる。出力信号７０５６は、トリガ８５００の出力ポート８０１２を介してインパルス発生装置７７００から出力される
【００４５】
実施形態において、トリガ８５００は、入力インパルスのフロントエッジにより「論理部」モードに設定される。バックエッジ発生装置８１００は、入力インパルスのバックエッジに対応する短いインパルスを生成する。このインパルスは、遅延部８２００によって所定の時間間隔だけ遅延させられ、設定トリガ８５００を「論理ゼロ」モードにリセットする。実施形態において、論理部ＮＯ８３００及びＡＮＤ８４００は、近い入力インパルスで、すなわち、１つのインパルスの遅延したバックエッジが、続くインパルスの持続時間に重なる際、設定トリガ８５００がリセットされるのを防止することが求められる。
【００４６】
図９は、遅延部８２００の実施形態を示す。遅延部８２００は、図８の遅延部８２００の実施形態として実行可能である。遅延部８２００は、２つのトリガ９４００及び９７００、２つの論理ブロックＯＲ９２００及び９８００、バックエッジ発生装置９９００、２つのフロントエッジ発生装置９３００及び９５００、及び２つの遅延回路９１００及び９６００を備える。遅延部８２００における信号は以下のように処理される。信号８０５２は、トリガ９７００の入力ポート９００１を介して遅延部８２００に、また、入力ポート９０１９を介してトリガ９４００に入力される。出力信号９０５２は、出力ポート９００２を介してトリガ９７００から出力され、入力ポート９００４を介して論理ブロックＯＲ９８００に、かつ、入力ポート９００９を介してフロントエッジ発生装置９５００に、並行して送られる。出力信号９０７１は、出力ポート９０２５を介してフロントエッジ発生装置９５００から出力され、入力ポート９０２０を介して遅延回路９６００に、かつ、入力ポート９０１６を介して論理ブロックＯＲ９２００に、並行して送られる。
【００４７】
出力信号９０６１は、出力ポート９０１０を介してトリガ９４００から出力され、入力ポート９００５を介して論理ブロックＯＲ９８００に、かつ、入力ポート９０１１を介してフロントエッジ発生装置９３００に並行して送られる。出力信号９０５３は、出力ポート９０１２を介してフロントエッジ発生装置９３００から出力され、入力ポート９０１３を介して遅延回路９１００に送られる。出力信号９０５５は、出力ポート９０１４を介して遅延回路９１００から出力され、 入力ポート９０１５を介して論理ブロックＯＲ９２００に送られる。出力信号９０５７は、出力ポート９０１７を介して論理ブロックＯＲ９２００から出力され、入力ポート９０１８を介してトリガ９４００に送られる。最後に、出力信号８０５６は、バックエッジ発生装置９９００の出力ポート９００８を介して遅延部８２００から出力される。
【００４８】
実施形態において、入力信号８０５２は、トリガ９７００及び９４００を「論理部」モードに設定する。フロントエッジ発生装置９５００は、トリガ９７００の出力９００２におけるインパルスのフロントエッジに対応する短いインパルスを生成する。遅延回路９６００が割り当てた遅延を伴う上述のインパルスは、トリガ９７００をリセットする。遅延回路９６００における遅延の値は、平均ノイズインパルス持続時間以上とするよう選択されてもよいことは理解されよう。
【００４９】
遅延部８２００の入力９０３０においては、遅延回路９６００の遅延値よりも短い間隔でインパルスが存在する可能性があるため、トリガ９４００、フロントエッジ発生装置９３００、遅延回路９１００、及び論理部ＯＲ９２００を備えた追加のチャネルが並行して存在している。第２の遅延回路９１００の遅延は、第１の遅延回路９６００における遅延と等しくなるよう設定可能である。上述のチャネルは、論理部ＯＲ９８００とバックエッジ発生装置９９００と共に、入力インパルスの最も近いペアの最後のインパルスに対して、割り当てられた値を遅延させた出力インパルスを発生させる。
【００５０】
図１０は、図９のフロントエッジ発生装置９３００の実施形態を示す。フロントエッジ発生装置９３００は、図９のフロントエッジ発生装置９５００の実施形態として実行可能である。フロントエッジ発生装置９３００は、遅延回路１０１００、論理ブロックＸＯＲ１０２００、及び論理ブロックＡＮＤ１０３００を備える。実施形態において、信号は、フロントエッジ発生装置９３００において以下のように処理される。信号９０５２は、遅延回路１０１００の入力ポート１０００１を介して、論理ブロックＸＯＲ１０２００の入力ポート１０００４を介して、かつ、論理ブロックＡＮＤ１０３００の入力ポート１００６０を介して、フロントエッジ発生装置９３００ に入力される。信号１００５２は、出力ポート１０００２を介して遅延回路１０１００から出力され、入力ポート１０００３を介して論理ブロックＸＯＲ１０２００に送られる。信号１００５４は、出力ポート１０００５を介して論理ブロックＸＯＲ１０２００から出力され、入力ポート１０００８を介して論理ブロックＡＮＤ１０３００に送られる。論理ブロックＡＮＤ１０３００からの出力信号８０６０、及びフロントエッジ発生装置９３００からの出力信号。当業者は、図９のシステム構成が制限的なものではなく、追加の及び／又は所望の構成要素及び／又は構成を備えてもよいことを認識するであろう。
【００５１】
図１１は、遅延部８２００のバックエッジ発生装置９９００を示す。バックエッジ発生装置９９００は、図８のバックエッジ発生装置８１００の実施形態として実行可能である。バックエッジ発生装置９９００は、遅延回路１１１００、論理ブロックＸＯＲ１１２００、及び論理ブロックＡＮＤ１１３００を備える。個々のシステムにおいて、遅延回路１１１００が１クロック遅延をもたらすことは理解されよう。
【００５２】
実施形態において、信号は、バックエッジ発生装置９９００において、以下のように処理される。 信号９０５４は、遅延回路１１１００の入力ポート１１００１を介して、また、論理ブロックＸＯＲ１１２００の入力ポート１１００４を介して、バックエッジ発生装置９９００に入力される。遅延回路１１１００は、入力ポート１１００３を介して論理ブロックＸＯＲ１１２００に、かつ、入力ポート１１００７を介して論理ブロックＡＮＤ１１３００に、並行して信号１１０５２を出力する。論理ブロックＸＯＲ１１２００は、出力ポート１１００５を介して信号１１０５４を出力し、入力ポート１１００６を介して論理ブロックＡＮＤ１１３００に出力する。論理ブロックＡＮＤ１１３００  出力ポート１１００８を介した論理ブロックＡＮＤ１１３００からの出力信号８０５６は、バックエッジ発生装置９９００からの出力信号である。
【００５３】
図１２は、信号プロファイルの例を示す。これらのプロファイルは、インパルス性ノイズ除去装置２ （図６）の動作を示す。信号プロファイルは、図６における６０５２、２０５４、及び２０５８として示した信号に対して提供される。これらの信号は、それぞれ、インパルス性ノイズ（信号６０５２）を補償する前の受信信号、ノイズ検出部１５００（点２０５４）の出力における信号、及びインパルス性ノイズ除去装置２３００（点２０５８）の出力における信号を表す。図１２におけるプロファイルは、直交信号の１つに対して提供される。提案された装置はチャネルに存在するインパルス性干渉を効率的に除去することが認められる。
【００５４】
上記の発明を実施するための形態は、あらゆる点で例示を目的とするものとして理解すべきものであって、本発明を限定するものとして理解すべきではなく、さらに、本明細書に開示された本発明の範囲は、発明を実施するための形態から判断すべきものではなく、特許法で規定される全容に基づいて解釈される請求項から判断すべきものである。本明細書に記載かつ示された諸実施形態が単に本発明の原理を例示するものにすぎないこと、並びに、種々の変更が本発明の趣旨及び範囲から逸脱することなく当業者により実行され得るものであることを理解されたい。当業者は、本発明の趣旨及び範囲から逸脱することなく、様々な別の技術の組み合わせを実行することが可能である。
【図１】
2015500616.tif 000004
【図２】
2015500616.tif 000005
【図３】
2015500616.tif 000006
【図４】
2015500616.tif 000007
【図５】
2015500616.tif 000008
【図６】
2015500616.tif 000009
【図７】
2015500616.tif 000010
【図８】
2015500616.tif 000011
【図９】
2015500616.tif 000012
【図１０】
2015500616.tif 000013
【図１１】
2015500616.tif 000014
【図１２】
2015500616.tif 000015
【国際調査報告】
2015500616.tif 000016
2015500616.tif 000017