【手続補正書】
【提出日】平成22年1月14日(2010.1.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の面、第２の面、Ｉ／Ｏパッドを含んで構成された集積回路チップ及び前形成の貫通接続構造物を含む層フレームと、
前記第１又は第２の面上に配置されて成る露出した導電性パッドと、
を含んで構成され、
前記前形成の貫通接続構造物は、前記層フレームを貫いて前記第１の面又は前記第２の面上に在る複数の素子からの電気信号の経路を形成する導電性構造物を含み、
前記Ｉ／Ｏパッドは、電気配線によって前記導電性構造物に電気的に接続され、
前記露出した導電性パッドは、前記導電性構造物に電気的に接続された、
ことを特徴とする層構造体。
【請求項２】
前記層フレームは、さらに成型された誘電材料を含んで構成されたことを特徴とする請求項１記載の層構造体。
【請求項３】
前記層フレームは、さらにポリイミド材料を含んで構成されたことを特徴とする請求項１記載の層構造体。
【請求項４】
前記導電性構造物は、前形成の金属化ポリマーカラムを含んで構成されたことを特徴とする請求項１記載の層構造体。
【請求項５】
前記前形成の金属化ポリマーカラムは、異方性導電膜又は異方性導電ペーストを含んで構成されたことを特徴とする請求項１記載の層構造体。
【請求項６】
前記導電性構造物は、さらに複数のスタッドバンプを含んで構成されたことを特徴とする請求項１記載の層構造体。
【請求項７】
前記層フレームは、さらにシリコンを含んで構成され、前記導電性構造物は、前記層フレームに形成された導電性ビアを含んで構成されたことを特徴とする請求項１記載の層構造体。
【請求項８】
前記前形成の貫通接続構造物を受入れる開口をさらに含んで構成されたことを特徴とする請求項１記載の層構造体。
【請求項９】
前記露出した導電性パッドは、電気配線によって前記導電性構造物に電気的に接続されていることを特徴とする請求項１記載の層構造体。
【請求項１０】
第１の面、第２の面、第１のＩ／Ｏパッドを含む第１の集積回路チップ及び第１の前形成の貫通接続構造物を含んで構成された第１の層フレームを含み、前記第１の前形成の貫通接続構造物が前記第１の層フレームを貫いて前記第１の面又は前記第２の面上に在る複数の素子からの電気信号の経路を形成する第１の導電性構造物を含んで構成され、前記第１のＩ／Ｏパッドが第１の電気配線によって前記第１の導電性構造物に電気的に接続されて成る第１の層構造体と、
第３の面、第４の面、第２のＩ／Ｏパッドを含む第２の集積回路チップ及び第２の前形成の貫通接続構造物を含んで構成された第２の層フレームを含み、前記第２の前形成の貫通接続構造物が前記第２の層フレームを貫いて前記第３の面又は前記第４の面上に在る複数の素子からの電気信号の経路を形成する第２の導電性構造物を含んで構成され、前記第２のＩ／Ｏパッドが第２の電気配線によって前記第２の導電性構造物に電気的に接続されて成る第２の層構造体と、
前記第１の導電性構造物に電気的に接続され、前記第１又は第２の面上に配置された第１の導電性パッドと、
前記第２の導電性構造物に電気的に接続され、前記第３又は第４の面上に配置された第２の導電性パッドと、
前記第１のＩ／Ｏパッドと前記第２のＩ／Ｏパッドとを電気的に接続するように形成された第３の導電性構造物と、
を含んで構成されたことを特徴とする積層体。
【請求項１１】
前記第３の導電性構造物は、異方性導電膜又は異方性導電ペーストを含んで構成されたことを特徴とする請求項１０記載の積層体。
【請求項１２】
前記第３の導電性構造物は、金属化ポリマーカラムを含んで構成されたことを特徴とする請求項１０記載の積層体。
【請求項１３】
前記第３の導電性構造物は、複数の積み重ねられたスタッドバンプを含む積み重ねられたスタッドバンプカラムを含んで構成されたことを特徴とする請求項１０記載の積層体。
【請求項１４】
前記第１及び第２の層構造体間にさらに熱管理層を含んで構成したことを特徴とする請求項１０記載の積層体。 
【請求項１５】
前記第１及び第２の層構造体間にさらに銅製のシムを含んで構成したことを特徴とする請求項１０記載の積層体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
非常に薄いマイクロ電子層を積層し相互接続することにより、リード長が短くなって寄生インピーダンスが低下し電子の飛行時間が短縮されて回路の動作速度が一部で速くなる。このような非常に多数の回路と層配線とを組み合わせれば、小さな体積の中に比較的大規模なＩ／Ｏ設計をすることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
１以上の同種又は異種の集積回路チップ（ＩＣ）及び「フィードスルーないし貫通接続構造物」とも呼ばれる１以上のエリアを相互に接続する構造物を備えた積層可能な層構造体が開示されている。本発明による層構造体は、第１の面、第２の面、Ｉ／Ｏパッドを含んで構成された集積回路チップ及び前形成の貫通接続構造物を含む層フレームと、前記第１又は第２の面上に配置されて成る露出した導電性パッドと、を含んで構成され、前記前形成の貫通接続構造物が前記層フレームを貫いて前記第１の面又は前記第２の面上に在る複数の素子からの電気信号の経路を形成する導電性構造物を含み、前記Ｉ／Ｏパッドが電気配線によって前記導電性構造物に電気的に接続され、前記露出した導電性パッドが前記導電性構造物に電気的に接続されたものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
また、本発明による積層体は、第１の面、第２の面、第１のＩ／Ｏパッドを含む第１の集積回路チップ及び第１の前形成の貫通接続構造物を含んで構成された第１の層フレームを含み、前記第１の前形成の貫通接続構造物が前記第１の層フレームを貫いて前記第１の面又は前記第２の面上に在る複数の素子からの電気信号の経路を形成する第１の導電性構造物を含んで構成され、前記第１のＩ／Ｏパッドが第１の電気配線によって前記第１の導電性構造物に電気的に接続されて成る第１の層構造体と、第３の面、第４の面、第２のＩ／Ｏパッドを含む第２の集積回路チップ及び第２の前形成の貫通接続構造物を含んで構成された第２の層フレームを含み、前記第２の前形成の貫通接続構造物が前記第２の層フレームを貫いて前記第３の面又は前記第４の面上に在る複数の素子からの電気信号の経路を形成する第２の導電性構造物を含んで構成され、前記第２のＩ／Ｏパッドが第２の電気配線によって前記第２の導電性構造物に電気的に接続されて成る第２の層構造体と、前記第１の導電性構造物に電気的に接続され、前記第１又は第２の面上に配置された第１の導電性パッドと、前記第２の導電性構造物に電気的に接続され、前記第３又は第４の面上に配置された第２の導電性パッドと、前記第１のＩ／Ｏパッドと前記第２のＩ／Ｏパッドとを電気的に接続するように形成された第３の導電性構造物と、を含んで構成されたものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
このように、本発明の複数の層構造体を積層し相互接続することにより、比較的小さな形状の要素内に高密度に配線して積層された層構造体を備える本発明の積層体としての三次元形の超小型電子モジュールの製造を可能とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
図１Ａ及び１Ｂは、それぞれ、層フレームの厚みを誇張した本発明の層構造体の実施形態を示している。なお、各図において、同一符号は同一の要素を示している。以下に詳述するように、層構造体１は、一般に、第１の面５と、反対側の第２の面１０とを有している。さらに、層構造体１は、層フレーム１５と、１以上の集積回路チップ２０と、１以上の貫通接続構造物２５とを備えている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
図２Ａは相互に接続された二層からなる積層可能な層構造体１の断面図である。貫通接続構造物２５は、第１の面５を終端とする第１の端子端部４５、及び第２の面１０を終端とする第２の端子端部５０を有する１以上の導電性構造物４０を備えている。このように電気的に面接続することにより、層構造体１の各面とそこにある素子との間を層フレーム１５の厚みを介して往復する電気信号の経路を確保することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
集積回路チップ２０の能動回路及び前形成された貫通接続構造物２５の表面は、全ての要素表面が第１の面５で実質的に同一面となるようにして、層体積内に埋め込まれる。これは、例えば、実質的に厚みが等しい集積回路チップ２０及び前形成された貫通接続構造物２５を準備し、仮接着剤を使用して型の中に集積回路チップ２０上の能動回路と貫通接続構造物２５の表面とを固定することにより実現することができる。上記各要素は、集積回路チップ２０及び貫通接続構造物２５とほぼ同じ厚みの封止材料中に埋め込まれる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
次に、第２の面１０の所定部分、集積回路チップ２０の不活性な表面及び貫通接続構造物２５の上記表面と反対側の面が削り戻される。即ち、研削、研磨、ＣＭＰ或は同等の手段により封止材料の過剰肉厚部分が除去される。これにより、層構造体が平坦化され、所要の厚みに形成される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
所要の薄型化がなされた後、ポリイミドのような誘電体又は絶縁体の層５７が層構造体１の第１及び第２の面５，１０上に形成される。Ｉ／Ｏパッド３５及び導電性の第１の端子端部４５は、既知のフォトリソグラフィプロセスを使用して、相互接続位置を形成すべく誘電体層５７を貫通して露出される。そして、この露出部分が接続パッド５８（第１の導電性パッド）となる。露出されたＩ／Ｏパッド３５や露出された第１の端子端部４５の中の選択されたものは、金属の電気配線５５を使用して、所定の位置に相互接続及び／又は配線される。金属の電気配線５５は、フォトリソグラフィ技術において知られているように、適当な導電性構造物４０、接続パッド５８及びＩ／Ｏパッド３５を相互に接続するために形成される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、相互接続するための接続パッド５８は、電気配線の露出部分により、各層表面上の所要位置に適宜形成されてもよい。図２Ａに示されているような複数の金属配線層は、多層の配線構造を形成するために、ポリイミド形成ステップ、ビアホール構造形成ステップ及び金属配線形成ステップを繰返し実行することにより容易に形成することができる。このような層構造体１（第１の層構造体）の表面の金属の多層配線は、層の表面に複雑な回路形成を可能にし、ＦＰＧＡ（field programmable gate array）のような高密度のＩ／Ｏを有する演算素子において有用である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
好ましい実施形態としての本実施形態においては、第２の面１０に貫通接続構造物２５の第２の端子端部５０が露出しており、そのうちの幾つか又は全てがＩ／Ｏパッド３５と電気的に接続されている。上述のプロセスを使用して第２の面１０に露出された第２の端子端部５０は、例えば、外側に突出して接続パッド５８上に形成された導電性の金属化ポリマーカラム６０、露出した第１又は第２の端子端部４５，５０、電気配線５５の露出した部分を使用して、隣接して積み重ねられた第２の層構造体としての他の層構造体１の第３又は第４の面上に配置された接続パッド５８（第２の導電性パッド）に電気的に接続される。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
また、分離された前形成のシリコンの貫通接続構造物２５は、シリコンの層フレーム材料内及びそれを貫通して直接設けられる。これにより、一体的な層フレーム及び貫通接続構造物組立体としての有益な効果、及び熱膨張率が良く適合することによる有益な効果を有する完全な層フレーム及び貫通接続構造物組立体が形成される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
ダイ・イン・シリコンの実施形態においては、集積回路チップ２０、及び／又は必要に応じて前形成の貫通接続構造物２５を受け入れる開口がドライ・リアクティブ・イオン・エッチング・プロセス（ＤＲＩＥ）を使用するフォトリソグラフィプロセスにより、又はシリコンブランクをウォータージェット切断してシリコンウェハ又はシリコンブランクに形成される。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
ＤＲＩＥプロセスは、正に垂直な側壁を形成することができ、またシリコン材料の体積エッチを可能とすることから、一般によく使用されている。ＤＲＩＥを使用すれば、チップと開口の側壁との間の隙間を最小にするように、集積回路チップ２０及び前形成の貫通接続構造物２５を受け入れる開口を精度よく形成することができる。しかし、受容可能な誤差及び端面粗さを有する適当な開口を形成するために如何なるシリコン除去手段が使用されてもよい。上述の成型された層フレーム１５の実施形態においては、あらゆる種類の集積回路チップ２０がダイ・イン・シリコンの実施形態に組み入れられる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
ダイ・イン・シリコンの実施形態において、集積回路チップ２０及び／又は前形成の貫通接続構造物２５は、それぞれ開口内に配置され、開口の側壁の隙間が適当な充填剤、又は封入材料で満たされる。Epoxy Set 3030は、ダイ・イン・シリコンの実施形態における隙間充填用として適した特性を有している。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
層対層の相互接続用の金属化ポリマーカラム６０を高アスペクト比で形成するプロセスは、本発明において使用される貫通接続構造物２５を前形成する際にも都合よく使用することができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
以下に詳述するように、本発明の積層モジュール６５の好ましい実施形態は、一般に、選択された第１又は第２の端子端部４５，５０、或は層構造体１の各面の所定位置に接続パッド５８を作成するために、相互に接続される層構造体１の選択された面上の電気配線５５の所定部分を露出させた構成としている。層構造体１の各面の接続パッド５８のうち選択された一つは、別の一つと位置合わせされて組み合わされる。その後、外側に突出した金属化ポリマーカラム６０が相対する他の層構造体１の少なくとも一面の所定の接続パッド５８上に電気的に接続するように形成される。形成された金属化ポリマーカラム６０は、相対する上記他の層構造体１の表面の相対する各接続パッド５８に位置合わせされ、該接続パッド５８に受け入れられる。これにより、一の層構造体１のＩ／０パッド（第１のＩ／Ｏパッド）と他の層構造体１のＩ／Ｏパッド（第２のＩ／Ｏパッド）とが各層構造体１の面上の電気配線５５及び上記金属化ポリマーカラム６０を介して電気的に接続されることになる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
図７Ａ〜７Ｄに示されているように、露出した接続パッド５８上又は選択された相互接続ポイント上に外部に突出して金属化ポリマーカラム６０を形成する好ましい工程においては、選択された層構造体１の面の上にSU-8層が形成され、そこに接続パッド５８の面積よりも小さい断面積を有するSU-8のポスト６８が周知のフォトリソグラフィプロセス（平板印刷法）を使用して各接続パッド５８の略中央に形成される。SU-8ポストは、それらが電気的に接続される対応する他の層構造体１の各接続パッド５８に受け入れられるように形成される。ポストの横断面積は、接続パッド５８の露出面積よりも小さくされて電気めっきが施された際に、両者間が電気的に確実に接続されるようになっている。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
ポスト形成後、SU-8のポスト６８の表面領域及び接続パッド５８、又は相互接続ポイントをめっきするように、金のようなフィールド金属６９が層構造体１の表面を覆ってスパッタされる。この工程により、SU-8の柱状ポスト６８はめっきされて効果的に金属化され、それが配置される接続パッド５８と電気的に接続可能とされる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
図８Ａ、８Ｂ及び８Ｃは、金属化ポリマーカラム６０の他の製造方法を示す工程図である。この製造方法においては、SU-8の層７２は、接続パッド５８上を含んで、層構造体１の表面に形成される。図８Ａに示すように、高アスペクト比のビアホール７５がSU-8の層７２に形成される。 次に、形成されたビアホール７５は、図８Ｂに示すように半田付け可能なポリマー８０で充填される。 最後に、SU-8の層の所定の部分がリアクティブイオンエッチング（ＲＩＥ）によって選択的に除去され、図８Ｃに示すように残った半田付け可能なポリマーカラム６０の略周面にSU-8の薄い被覆７２′が形成される。 半田付け可能なポリマー８０の上部は、後に電気的接続を行なうために露出されたままで、半田付け可能なポリマー８０の下部は接続パッド５８と電気的に接続される。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
図７Ｄ及び図８Ｃに示されている金属化ポリマーカラム６０は、高さが約200μｍである。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
上述の工程により金属化ポリマーカラム６０が形成された後、例えば、導電性ビアのような導電性構造物４０の端子端部、接続パッド５８、相互接続ポイント或はＩ／Ｏパッド３５を備えることができ、積み重ねるために選択された層構造体１の所定の接続パッド５８又は相互接続ポイント上に半田材料が成膜される。金属化ポリマーカラム６０は、半田リフローの際に、金属化ポリマーカラム６０と半田材料と各接続パッド５８、金属化ポリマーカラム６０と相互接続ポイント又はＩ／Ｏパッド３５との間が電気的に接続されるように配置される。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
層構造体１を相互に接続するために金属化ポリマーカラムを使用すれば、集積回路チップの能動回路が作動して発生する過度の熱を除去するための温度制御手段としてのエアフローや冷却材のフローを効果的に層間に導くことができる有効な独立したエアーギャップを層構造体間に形成する。モジュール中の層構造体に対して選択的に又は追加的に熱制御をする銅のシム（介物）のような熱制御要素を層間の所定位置に形成してもよい。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
図１０Ａは、上面及び下面の所定位置をエッチングして除去し、貫通孔１０１及び溝１０２を形成したシリコンウェハ１００を示している。この場合、溝１０２は、ウェハに１以上のチップ用窪み部を後で形成するための所定の犠牲表面領域を定めるために、所定の長さ及び深さを有している。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図１０Ｃは、図１０Ｂに示す金属層１１０の上面を平坦化した後のシリコンウェハ１００を示しており、その結果、各種の貫通孔１０１及び溝１０２が導電性金属で満たされ、シリコンウェハ１００の表面の選択された場所に露出した状態を示している。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
図１０Ｆは貫通孔１０１内の金属が露出する所定深さまで、またチップ用窪み部１２０を形成するための溝１０２による境界線内のシリコンウェハ材料を分離するように溝１０２に達する深さまで研磨、研削、ＣＭＰ、或は他の適当なプロセスにより裏面が削られて薄くされたウェハ１００を示している。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
図１０Ｊは、選択された接続パッドにチップのパッドを接続するために、ひっくり返されて表面に誘電体層１３０を追加形成し、金属層１４０をスパッタして形成したシリコンウェハ１００を示している。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
図１０Ｍは、ウェハの底面の選択された接続パッド５８上に半田バンプ１６０を形成したシリコンウェハ１００を示している。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
金属化ポリマーカラムを使用して相互接続し、また放熱系を改善するための熱管理層１５０を使用した本発明の積層モジュール６５の他の実施形態が図１１及び図１２に示されている。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
図１１は、ボール・グリッド・アレイ形態において、各層構造体が熱管理層１５０を備えた図１０Ｎに示す４層モジュール６５を拡大して図示している。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
図１２は、各層構造体１が熱管理層１５０及び、一例としてＦＰＧＡ、及びＦＰＧＡ機能を支援することができる二つのメモリ素子のような三つの代表的な集積回路チップ２０を備えた４層モジュール６５の他の実施形態を示している。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
上述のようにして得られた層構造体１及び積層モジュール６５によれば、確立されている半導体パッケージング工程を使用して、高密度配線接続及び装置のＩ／Ｏ接続が可能な多目的のモジュール化された高密度電子パッケージを形成することができる。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
【図１Ａ】本発明の層フレーム、集積回路チップ及び貫通接続構造物を示す斜視図であり、成型された層構造体を示している。
【図１Ｂ】本発明の層フレーム、集積回路チップ及び貫通接続構造物を示す斜視図であり、「ダイ・イン・シリコン」層構造体を示している。
【図２Ａ】２層構造体モジュールを示す図であり、積み重ねられた各層構造体が金属化ポリマーカラムによって相互に接続された状態を示している。
【図２Ｂ】図２Ａの詳細を示す図であり、金属化ポリマーカラムを示している。
【図３Ａ】２×２アレイの単体化される前の成型された層構造体を示す図である。
【図３Ｂ】単体化され、成型された層構造体の平面図であり、集積回路チップのＩ／Ｏパッドから貫通接続構造物に至る信号経路の電気配線を示している。
【図４Ａ】「ダイ・イン・シリコン」層構造体の配列を示す図であり、集積回路チップがエポキシ樹脂によってシリコンの層フレーム中の複数のチップ開口に埋め込まれた状態を示している。
【図４Ｂ】「ダイ・イン・シリコン」層構造体の配列を示す拡大図であり、集積回路チップがエポキシ樹脂によってシリコンの層フレーム中の複数のチップ開口に埋め込まれた状態を示している。
【図５】ベース基板上に形成された金属化フォトレジストポリマーカラムの配列を示す斜視図である。
【図６】相互に接続された層構造体の三次元積層の一例を示す斜視図である。
【図７Ａ】金属化ポリマーカラムの形成方法を示す工程図である。
【図７Ｂ】金属化ポリマーカラムの形成方法を示す工程図である。
【図７Ｃ】金属化ポリマーカラムの形成方法を示す工程図である。
【図７Ｄ】金属化ポリマーカラムの形成方法を示す工程図である。
【図８Ａ】金属化ポリマーカラムの他の形成方法を示す工程図である。
【図８Ｂ】金属化ポリマーカラムの他の形成方法を示す工程図である。
【図８Ｃ】金属化ポリマーカラムの他の形成方法を示す工程図である。
【図９】層構造体の製造及び積層組立のフローチャートを示す。
【図１０Ａ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｂ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｃ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｄ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｅ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｆ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｇ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｈ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｉ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｊ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｋ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｌ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｍ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１０Ｎ】「ダイ・イン・シリコン」層構造体、及び並列貫通接続構造物及び金属化ポリマーカラム構造を有する積層モジュールを製造する方法を示す工程図である。
【図１１】相互に接続された層構造体からなる典型的な積層モジュールの断面図である。
【図１２】相互に接続された層構造体からなる典型的な積層モジュールの断面図であり、各層構造体はＦＰＧＡ及び２つのメモリ素子を含み、裏面にパターン形成されたボール・グリッド・アレイを示す。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
１…層構造体
５…第１の面
１０…第２の面
１５…層フレーム
２０…集積回路チップ
２５…貫通接続構造物
３５…Ｉ／Ｏパッド
４０…導電性構造物
５５…電気配線
５８…接続パッド（導電性パッド）
６０…金属化ポリマーカラム
６５…積層モジュール（積層体）
１５０…熱管理層
１６０…半田バンプ