【手続補正書】
【提出日】平成22年1月7日(2010.1.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
なお、図示はしないが、第１実施形態では、第３層以上の層に設けられる電源線をＶＤＤ線とすることも可能である。この場合、ＶＳＳ線は第２層に設けられる。また、図示はしないが、第１実施形態では、第３層以上の層にＶＤＤ線とＶＳＳ線の両方を設けることも可能である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
（第２実施形態）
次に第２実施形態について説明する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
第３実施形態では、図５に示されるように、電源線１３５が、例えば第３層において、隣接する他のメモリセルと共有されている。その他の構成は、第１実施形態とほぼ同様である。図５において、隣接する他のメモリセルと共有されるのは、ＶＳＳ線１３５である。ＶＳＳ線１３５は、ワード線１３３，１３４と平行に延びている。隣接する他のメモリセルと電源線を共有することにより、電源線の幅方向（図５における縦方向）にメモリセルを縮小することができる。また、電源線を太くし、電源線の電気抵抗を小さくして消費電力を削減することができる。また、ワード線１３３とワード線１３４の間隔、あるいは、ワード線１３３とＶＳＳ線接続部１３７の間隔、ワード線１３４とＶＳＳ線接続部１３７の間隔の間隔を充分に確保して配線間ショートを抑制することができる。また、配線間カップリング容量を削減することができる。また、ワード線を太くして電気抵抗を小さくすることができる。なお、ＶＳＳ線１３５は、メモリセル毎に個別に設けることも可能である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
第３実施形態では、図７，８に示されるように、電源線を、ビット線の伸延方向に又はメッシュ状に配線することもできる。図７，８に示す例では、当該電源線はＶＳＳ線１３８，１３９である。図７に示される例では、ＶＳＳ線１３８をビット線延伸方向に延ばしている。これにより、同一のワード線により同時にアクティブ状態とされる行方向（ワード線延伸方向）に配列されたメモリセル群に対して、１もしくは２ビットに１本ずつビット線延伸方向からＶＳＳ線１３８，１３９を配置することができる。従って、ワード線延伸方向から電源供給する図６の形態と比較して、電源系的に強化され、メモリの安定した動作に寄与することができる。図８に示されるように、さらに横方向にもＶＳＳ線を接続したメッシュ構造のＶＳＳ線１３９とすれば、さらに強化された電源系を構成することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
図４６では、ロードトランジスタとゲート配線の接続は、コンタクトホールを経由した第１層の金属配線で行っていたが、図１６に示されるようなシェアードコンタクト形成技術を用いた場合にはセルが縦方向に縮小されることになる。すなわち、図１６に示されるような縦方向にやや大きめのコンタクト孔であるシェアードコンタクト孔１４５を用いると、図４６で示したような別々のコンタクト孔を形成する必要が無くなるので、縦方向に縮小されることになる。第１層配線の配線レイアウトも、図１７に示すように縦方向に縮小される。このようなケースでは、第２層配線のレイアウト、及び、主にワード線に用いている第３層配線のレイアウトが難しくなる。第２層での縦方向の配線レイアウトを縮小するには、前述の第２実施形態と同様の形態を用いることができる（図１８参照）。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
このような場合、図１３，１４，１５に示されるように、ＶＳＳ線１３８を第４層に配置し、第３層目にはＶＳＳ線接続部１３７を配置し、第３層においてワード線１３３１，１３４１を中途で屈曲させた構成とする。これにより、ＶＳＳ線用の電源線接続部１３７の収まりが良くなる。よって、メモリセルの縦方向長さが２．５グリッドとなった状態でレイアウトすることが可能となり、メモリセルの縦方向長さの縮小が可能となる。図１３、１４に示されるようにワード線１３３１，１３４１を９０度に屈曲させた場合、屈曲部での配線仕上がり幅が非常に太くなってしまうケースがあるので、図１５に示されるように、４５度等でなだらかに屈曲させてレイアウトすることもできる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
（第５実施形態）
第５実施形態について説明する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
しかしながら、３ポート構成では、ワード線を、２ポートの場合と変わらないセル縦方向長さ中に３本配置する必要が有る。こうした場合、ワード線を屈曲させることにより、セル縦方向長さの増加を抑制した配線レイアウトが可能となる（図２９，３０，３１参照）。図２９、３０，３１はそれぞれ、３本のワード線（書き込み用ワード線１５０、読み出し用ワード線１３３２，１３４２）を屈曲させた場合の第１配線層レイアウト、第２配線層レイアウト、第３配線層レイアウトを示す図である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
図３２に回路図を示すように、Ｗｒｉｔｅポート側がマルチポートとなった場合の３ポート構成でもほぼ同様である。つまり、図３３に示されるように、ドライブトランジスタからの拡散層分岐配線を行えば、メモリセルの縦方向長さを殆ど増加させることなく、第１層の下地をレイアウトすることができる。さらに、ワード線を屈曲させることにより、メモリセルの縦方向長さを抑制したレイアウトが可能となる。図３４、３５，３６はそれぞれ、３本のワード線（読み出し用ワード線１５３、書き込み用ワード線１３３３，１３４３）を屈曲させた場合の第１配線層レイアウト、第２配線層レイアウト、第３配線層レイアウトを示す図である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
１００  ワード線
１０１  正相ビット線
１０２  逆相ビット線
１０３  ラッチ内部ノード
１０７  アクセストランジスタ
１０８  ドライブトランジスタ
１０９  ロードトランジスタ
１１０  ２ポート用に付加されたアクセストランジスタ
１１１、１１３  ラッチ内部ノードの電位をゲートで受けるＲｅａｄポート用トランジスタ
１１２、１１４  ラッチ内部ノードの電位をゲートで受けるトランジスタと直列接続されたＲｅａｄポート用アクセストランジスタ
１２０  正相読み出し用ビット線
１２１  正相書き込み用ビット線
１２２、１２４  ＶＳＳ線
１２３  ＶＤＤ線
１２５  逆相書き込み用ビット線
１２６  逆相読み出し用ビット線
１２７、１２８  読み出し用ワード線接続部（第２層）
１２９、１３０  書き込み用ワード線接続部（第２層）
１３１、１３２  ＶＳＳ線接続部（第２層）
１３３  読み出し用ワード線（第３層）
１３４  書き込み用ワード線（第３層）
１３５  ワード線延伸方向に延びるＶＳＳ線（第３層）
１３６  ワード線延伸方向に延びるＶＳＳ線（第４層）
１３７  ワード線接続部（第３層）
１３８  ビット線延伸方向に延びるＶＳＳ線（第４層）
１３９  メッシュ形状のＶＳＳ線（第４層）
１４０  通常のメモリセル
１４１  ＴＡＰセル
１４５  シェアードコンタクト孔
１５０  書き込み用ワード線
１５１、１５２  読み出し用ワード線接続部（第２層）
１５３  読み出し用ワード線
１５４、１５５  書き込み用ワード線接続部（第２層）
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図２８
【補正方法】変更
【補正の内容】
【図２８】
2008211077.tif 000001
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図３１
【補正方法】変更
【補正の内容】
【図３１】
2008211077.tif 000002
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図３２
【補正方法】変更
【補正の内容】
【図３２】
2008211077.tif 000003
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図３６
【補正方法】変更
【補正の内容】
【図３６】
2008211077.tif 000004