(57)【要約】  シリコン・オン・インシュレータ物質を製造する方法は、第１のシリコン基板に熱的に結合された第１の窒化アルミニウム層を形成する工程と、少なくともシリコンの表面層を有する第２の基板に熱的に結合された第２の窒化アルミニウム層を形成する工程と、第１および第２の窒化アルミニウム層が第１および第２の基板との間に配置されるように、第１および第２の基板の前記第１および第２の窒化アルミニウム層を一緒に接着する工程と、第１および第２の窒化アルミニウム層により、第１のシリコン基板に対して電気的に絶縁されるが、熱的に結合されるシリコン層を残して、第２の基板のほとんどを除去する工程とを有する。
2015502655.tif 000002
【特許請求の範囲】
【請求項１】
シリコン・オン・インシュレータ物質を製造する方法であって、
第１のシリコン基板に熱的に結合された第１の窒化アルミニウム層を形成する工程と、
少なくともシリコンを含む表面層を有する第２の基板に熱的に結合された第２の窒化アルミニウム層を形成する工程と、
前記第１および第２の窒化アルミニウム層が前記第１および第２の基板との間に配置されるように、前記第１および第２の基板の前記第１および第２の窒化アルミニウム層を一緒に接着する工程と、
前記第１および第２の窒化アルミニウム層により前記第１のシリコン基板に対して電気的に絶縁されるが、熱的に結合されるシリコン層を残して、前記第２の基板のほとんどを除去する工程と
を備える方法。
【請求項２】
前記第１のシリコン基板は少なくとも１００Ωｃｍの電気抵抗率を有する、請求項１に記載の方法。
【請求項３】
前記第１のシリコン基板は結晶方位（１１１）を有する、請求項１に記載の方法。
【請求項４】
前記第１のシリコン基板は結晶方位（１００）を有する、請求項１または２に記載の方法。
【請求項５】
前記第１の窒化アルミニウム層は前記第１のシリコン基板上にエピタキシャル成長により形成される、請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記第２の窒化アルミニウム層は前記第２の基板上にエピタキシャル成長により形成される、請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記第１および第２の窒化アルミニウム層は、前記第１および第２の基板上に同時にエピタキシャル成長される、請求項１から４のいずれか一項に記載の方法。
【請求項８】
少なくとも前記第１の窒化アルミニウム層は結晶方位（００２）を有する、請求項５から７のいずれか一項に記載の方法。
【請求項９】
前記シリコン層は結晶方位（１００）を有する、請求項１から８のいずれか一項に記載の方法。
【請求項１０】
前記シリコン層は少なくとも１００Ωｃｍの電気抵抗率を有する、請求項１から９のいずれか一項に記載の方法。
【請求項１１】
前記第２の基板は、バルクシリコン基板である、請求項１から１０のいずれか一項に記載の方法。
【請求項１２】
前記除去する工程は、イオンカットプロセスを使って前記バルクシリコン基板を分離切除する、請求項１１に記載の方法。
【請求項１３】
前記第２の基板はシリコン・オン・インシュレータ基板である、請求項１から１０のいずれか一項に記載の方法。
【請求項１４】
前記第１および前記第２の基板の上にそれぞれ窒化シリコン層を形成する工程をさらに備え、
前記第１および第２の窒化アルミニウム層は前記窒化シリコン層上にそれぞれ形成される、請求項１から１３のいずれか一項に記載の方法。
【請求項１５】
前記第１および前記第２の窒化シリコン層上に第１および第２の接着層をそれぞれ形成する工程をさらに備え、
前記接着する工程は、前記第１および第２の接着層が前記第１および第２の窒化アルミニウム層の間に配置されるように、前記第１および第２の基板の前記第１および第２の接着層を一緒に接着する工程を含む、請求項１から１４のいずれか一項に記載の方法。
【請求項１６】
前記第１および第２の接着層はシリコン層である、請求項１５に記載の方法。
【請求項１７】
シリコン・オン・インシュレータ物質を製造する方法であって、
単結晶シリコン基板上に窒化アルミニウム層をエピタキシャル成長させる工程と、
前記窒化アルミニウム層上にシリコン層をエピタキシャル成長させる工程と
を備え、
前記シリコン層は、前記窒化アルミニウム層によって、前記シリコン基板に対して、電気的に絶縁されているが、熱的に接続されている、方法。
【請求項１８】
請求項１から１７のいずれか一項に記載の方法で製造されたシリコン・オン・インシュレータ物質。
【請求項１９】
（１００）シリコン層と、
シリコン基板と、
前記（１００）シリコン層と前記シリコン基板との間に配置された（００２）窒化アルミニウム層と
を備え、
前記（１００）シリコン層は、前記窒化アルミニウム層によって、前記シリコン基板に対して電気的に絶縁されているが、熱的に結合されている、シリコン・オン・インシュレータ物質。
【請求項２０】
前記シリコン基板は結晶方位（１１１）を有する、請求項１９に記載のシリコン・オン・インシュレータ物質。
【請求項２１】
前記シリコン基板、前記シリコン層、および、前記窒化アルミニウム層はエピタキシャル成長により形成される、請求項１９または２０に記載のシリコン・オン・インシュレータ物質。
【請求項２２】
前記窒化アルミニウム層と、前記シリコン基板および前記シリコン層の少なくともひとつとの間に配置された少なくともひとつの第３の材料からなる中間層をさらに備える、請求項１８から２１のいずれか一項に記載のシリコン・オン・インシュレータ物質。
【請求項２３】
シリコン層と、
シリコン基板と、
前記シリコン層と前記シリコン基板との間に配置された窒化アルミニウム層と、
前記窒化アルミニウム層の間に配置された少なくともひとつの接着層と
を備え、
前記シリコン層は、前記窒化アルミニウム層により、前記シリコン基板に対して、電気的に絶縁されているが、熱的に結合されている、シリコン・オン・インシュレータ物質。
【請求項２４】
前記少なくともひとつの接着層は少なくともひとつのシリコン層を含む、請求項２３に記載のシリコン・オン・インシュレータ物質。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体製造に関し、特に、半導体デバイスを製造するのに使用されるシリコン・オン・インシュレータ（ＳＯＩ）物質または製品、または、ＳＯＩ物質または製品の製造方法に関する。
【背景技術】
【０００２】
用語、“シリコン・オン・インシュレータ”または“ＳＯＩ”は、概して、絶縁層または基板と、それに支持され、取り付けられたシリコン薄膜層からなる合成半導体物質または製品を指す。後処理の開始材料としての役割を考慮して、このような物質は通常“基板”と呼ばれ、典型的に標準的なウエハ形状で提供され、標準的な半導体製造装置およびプロセスで使用される。
【０００３】
ＳＯＩ基板は、さまざまな異なる方法によって製造することができる。例えば、互換性のある絶縁基板（例えば、サファイア）上にシリコンの薄膜を直接堆積またはエピタキシャル成長させる方法、ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ  ｂｙ  ｉｎｐｌａｎｔａｔｉｏｎ  ｏｆ  ｏｘｙｇｅｎ）法によりバルクシリコンウエハ中に酸素を注入することにより単結晶シリコン層の下にＳｉＯ２の埋め込み層をインサイチュで形成する方法、ＢＥ−ＳＯＩ（ｂｏｎｄ−ａｎｄ−ｅｔｃｈ−ｂａｃｋ  ＳＯＩ）を含むウエハ貼り付け方法、および、米国特許第５，３７４，５６４号に記載されるスマートカット（商標）法などの層転写法などがある。ＳＯＩウエハはモノリシックまたはバルクシリコンウエハより高価であるが、高速電子デバイスが薄膜シリコン層中に形成される場合、接合容量の減少、待機電力の低下、放射線耐性およびラッチアップ防止など多くの技術的な利点をもたらす。
【０００４】
標準的なＳＯＩ基板は、薄膜シリコン層と厚い支持シリコンベースまたは基板との間で所望の電気的絶縁性を与える埋め込み酸化シリコン（ＳｉＯ２）層を有するサンドイッチ構造である。しかし、この埋め込み絶縁層もまた、ＳｉＯ２の比較的低い熱伝導率によりシリコン層中に形成されるデバイスからの熱流を遮蔽する。結果として、シリコン薄膜層中に形成されるＭＯＳＦＥＴデバイスのチャネルの温度は、バルクシリコン層内に形成された同様のデバイスの温度より実質的に高い温度まで、動作中に不可避的に上昇する。それによって、デバイスの性能が低下し、寿命が低下する。
【０００５】
この問題を解決するために、多くの研究者は、従来のＳｉＯ２ではなく、窒化アルミニウム（ＡｌＮ）の埋め込み層を絶縁層材料として使用したＳＯＩ基板を製造してきた。ＡｌＮの熱伝導率はＳｉＯ２の約１００倍であり（例えば、１３６Ｗ／ｍＫと１．４Ｗ／ｍＫ）かつ、シリコン自身の熱伝導率である１４５Ｗ／ｍＫとほぼ同等であるため、この構成は、従来のＳＯＩの深刻な自己加熱問題を大幅に改善した。さらに、ＡｌＮは優れた耐熱性を有するとともに、高い電気抵抗率およびシリコンに近い熱膨張係数を有する。
【０００６】
例えば、Ｍ．Ｚｈｕらによる“Ｆｏｒｍａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ−ｏｎ−ａｌｕｍｉｎｕｍ  ｎｉｔｒｉｄｅ  ｕｓｉｎｇ  ｉｏｎ−ｃｕｔ  ａｎｄ  ｔｈｅｏｒｅｔｉｃａｌ  ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  ｓｅｌｆ−ｈｅａｔｉｎｇ  ｅｆｆｅｃｔｓ”，Ｍａｔｅｒｉａｌｓ  Ｌｅｔｔｅｒｓ  ５９  （２００５）５１０−５１３，または、Ｃ．Ｍｅｎらによる“Ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ＳＯＩ  ｓｔｒｕｃｔｕｒｅ  ｗｉｔｈ  ＡｌＮ  ｆｉｌｍ  ａｓ  ｂｕｒｉｅｄ  ｉｎｓｕｌａｔｏｒ  ｂｙ  Ｉｏｎ−Ｃｕｔ  ｐｒｏｃｅｓｓ”，Ａｐｐｌｉｅｄ  Ｓｕｒｆａｃｅ  Ｓｃｉｅｎｃｅ  １９９（２００２）２８７−２９２に記載されるように、ＡｌＮ層は金属プラズマ浸漬イオン注入（Ｍｅ−ＰＩＩＩＤ）によって、または、Ａｌの電子ビーム蒸発および窒素イオンビームの同時衝突によるイオンビーム促進蒸着（ＩＢＥＤ）によって標準的シリコン（１００）ウエハ上に形成することができる。その後、堆積膜は、予め高エネルギーの水素イオンによって注入され、埋め込み層が形成された標準的シリコン（１００）ウエハに直接接着される。接着されたウエハは、ウエハとの接着を強化するために加熱され、イオン−カットまたはスマート−カット（商標）法を使って、注入されたウエハの表面層が分離切除される。結果として、シリコン・オン・窒化アルミニウムまたは“ＳＯＡＮ”基板が形成される。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＳＯＡＮ基板は有望ではあるものの、いまだ研究室レベルで、商業的に入手可能なレベルではない。本願発明の発明者らは、表面粗さおよびウエハ平坦度などの通常の要因のみではなく、２つの材料間の接着強度の特有の悪さに起因して、シリコンと窒化アルミニウム表面との間の接着性が悪くなっていることを見いだした。また、堆積されたＡｌＮ層の品質の悪さも一因である。
【０００８】
従来技術の一つ以上の問題点を解消し、少なくとも有用な代替案を提供するシリコン・オン・インシュレータ物質およびシリコン・オン・インシュレータ物質を形成する方法を提供することが所望される。
【課題を解決するための手段】
【０００９】
本願発明のいくつかの態様は、シリコン・オン・インシュレータ物質を製造する方法に関する。当該方法は、第１のシリコン基板に熱的に結合された第１の窒化アルミニウム層を形成する工程と、少なくともシリコンの表面層を有する第２の基板に熱的に結合された第２の窒化アルミニウム層を形成する工程と、第１および第２の窒化アルミニウム層が第１および第２の基板との間に配置されるように、第１および第２の基板の第１および第２の窒化アルミニウム層を一緒に接着する工程と、第１および第２の窒化アルミニウム層により第１のシリコン基板に対して電気的に絶縁されるが、熱的に結合されるシリコン層を残して、第２の基板のほとんどを除去する工程と含む。
【００１０】
ある態様において、第１のシリコン基板は少なくとも１００Ωｃｍの電気抵抗率を有する。ある態様において、第１のシリコン基板は結晶方位（１１１）を有する。他の態様において、第１のシリコン基板は結晶方位（１００）を有する。
【００１１】
ある態様において、第１の窒化アルミニウム層は第１のシリコン基板上にエピタキシャル成長により形成される。ある態様において、第２の窒化アルミニウム層は第２の基板上にエピタキシャル成長により形成される。ある態様において、第１および第２の窒化アルミニウム層は、第１および第２の基板上に同時にエピタキシャル成長される。
【００１２】
ある態様において、少なくとも第１の窒化アルミニウム層は結晶方位（００２）を有する。ある態様において、シリコン層は結晶方位（１００）を有する。ある態様において、シリコン層は少なくとも１００Ωｃｍの電気抵抗率を有する。ある態様において、第２の基板は、バルクシリコン基板である。
【００１３】
ある態様において、除去する工程は、イオンカットプロセスを使ってバルクシリコン基板を分離切除する。
【００１４】
前記第２の基板はシリコン・オン・インシュレータ基板である。
【００１５】
ある態様において、第１および第２の基板の上にそれぞれ窒化シリコン層を形成する工程をさらに備え、第１および第２の窒化アルミニウム層は窒化シリコン層上にそれぞれ形成される。
【００１６】
ある態様において、第１および第２の窒化シリコン層上に第１および第２の接着層をそれぞれ形成する工程をさらに備え、接着する工程は、第１および第２の接着層が第１および第２の窒化アルミニウム層の間に配置されるように、第１および第２の基板の第１および第２の接着層を一緒に接着する工程を含む。
【００１７】
ある態様において、第１および第２の接着層はシリコン層である。
【００１８】
本願発明のある態様は、シリコン・オン・インシュレータ物質を製造する方法に関する。当該方法は、単結晶シリコン基板上に窒化アルミニウム層をエピタキシャル成長させる工程と、窒化アルミニウム層上にシリコン層をエピタキシャル成長させる工程とを有し、シリコン層は、窒化アルミニウム層によって、シリコン基板に対して、電気的に絶縁されているが、熱的に接続されている。
【００１９】
本願発明のある態様は、シリコン・オン・インシュレータ物質に関する。当該物質は、（１００）シリコン層と、シリコン基板と、（１００）シリコン層とシリコン基板との間に配置された（００２）窒化アルミニウム層とを有し、（１００）シリコン層は、窒化アルミニウム層によって、シリコン基板に対して電気的に絶縁されているが、熱的に結合されている。
【００２０】
ある態様において、シリコン基板は結晶方位（１１１）を有する。ある態様において、シリコン基板、シリコン層、および、窒化アルミニウム層はエピタキシャル成長により形成される。
【００２１】
本願発明のある態様は、シリコン・オン・インシュレータ物質に関する。当該物質は、シリコン層と、シリコン基板と、シリコン層とシリコン基板との間に配置された窒化アルミニウム層と、窒化アルミニウム層の間に配置された少なくともひとつの接着層とを有し、シリコン層は、窒化アルミニウム層により、シリコン基板に対して、電気的に絶縁されているが、熱的に結合されている。
【００２２】
ある態様において、少なくともひとつの接着層は少なくともひとつのシリコン層を含む。
【００２３】
高い熱伝導率を有する低コスト基板を形成することにより、自己加熱効果を最小化しつつ、高周波および大パワー用の完全空乏化または一部空乏化相補型ＭＯＳ（ＣＭＯＳ）回路の製造が可能となる。圧電ＡｌＮ層を有する基板により、ｈｉｇｈ−Ｑ表面音響波（ＳＡＷ）デバイスも可能となる。
【００２４】
本願発明のいくつかの実施形態が、添付図面を参照して例示される。
【図面の簡単な説明】
【００２５】
【図１】図１は、本願発明の実施形態に従うシリコン・オン・インシュレータ（ＳＯＩ）物質または製品を製造するプロセスのフローチャートである。
【図２】図２は、図１のプロセスに従う２つの基板の断面図である。
【図３】図３は、図２に記載の基板上に窒化アルミニウム（ＡｌＮ）層が形成された断面図である。
【図４】図４は、２つの基板のＡｌＮを互いに接着して積層体を形成する様子を示す。
【図５】図５は、２つの基板のＡｌＮを互いに接着して形成した積層体を示す。
【図６】図６は、一方のシリコン基板の大部分が除去された後に、薄いシリコン層のみが残されて、ＳＯＩ物質または製品を与える積層体を示す。
【図７】図７は、図１のプロセスの一例であって、図３の一方のシリコンウエハ中にＡＩＮ層を通じて水素イオンを注入し、水素の埋め込み層を形成する様子を示す。
【図８】図８は、２つの基板のＡｌＮを互いに接着して積層体を形成する様子を示す。
【図９】図９は、２つの基板のＡｌＮを互いに接着して形成した積層体を示す。
【図１０】図１０は、薄膜シリコン層のみを残し、水素イオン注入された基板を水素の埋め込み層に対応する構造欠陥層に沿って分離切除する様子を示す。
【図１１】図１１は、分離切除することにより生じた表面の粗さを研磨によって除去した後の最終的なＳＯＩ物質を示す。
【図１２】図１２は、本願発明の他の実施形態に従うシリコン・オン・インシュレータ（ＳＯＩ）物質または製品を製造するプロセスのフローチャートである。
【発明を実施するための形態】
【００２６】
図１は、シリコン・オン・インシュレータ（ＳＯＩ）物質または製品を製造するためのプロセスのフローチャートである。プロセスは図２に示す、２枚の基板２０２、２０４から始まる。第１の基板２０２はシリコン基板であり、シリコンウエハであってもよい。第１の基板２０２は、少なくとも１００Ωｃｍの比較的高い電気抵抗率を有する。
【００２７】
第２の基板２０４は少なくともシリコンの表面層を含む任意の基板であってよい。例えば、第２の基板２０４は、シリコンウエハまたはシリコン・オン・インシュレータウエハであってもよい。第２の基板２０４のシリコン表面は少なくとも１００Ωｃｍの比較的高い電気抵抗率を有する。
【００２８】
プロセスのステップ１０２において、図３に示すように、第１の窒化アルミニウム層３０２が第１の基板上に形成されるか、または熱的に結合される。第２の窒化アルミニウム層３０４は第２の基板２０４上に形成されるか、熱的に結合される。概して、ＡＩＮ層３０２、３０４の各々の層厚は、使用用途に応じて選択されるが、典型的な層厚は、１００ｎｍから１μｍの範囲である。
【００２９】
ＡｌＮ層３０２、３０４は、さまざまな方法によって形成することができる。例えば、パルスレーザ堆積、反応スパッタリング、有機金属気相成長（ＭＯＣＶＤ）、ハイドライド気相成長、分子線エピタキシャル成長、金属プラズマ浸漬イオン注入（Ｍｅ−ＰＩＩＩＤ）、またはＡｌの電子ビーム蒸発および窒素イオンビームの同時衝突によるイオンビーム促進蒸着（ＩＢＥＤ）法などがある。ある例において、第１および第２の窒化アルミニウム層３０２、３０４は、同じ装置内で、並行に形成される。それによって、効率が改善され、製造コストが減少する。他の例において、第１および第２の窒化アルミニウム層３０２、３０４は、独立に形成されてもよい。
【００３０】
ある例において、少なくともひとつの第３材料からなる比較的薄い層が、窒化アルミニウム層３０２、３０４を形成する前に、基板２０２、２０４のシリコン表面と、窒化アルミニウム層３０２、３０４との間の接着を強化するべく、基板２０２、２０４のシリコン表面上に形成される。ある例において、窒化アルミニウム層の層厚は約５ｎｍである。しかし、当業者の知るとおり、他の層厚および材料が他の例において使用されてもよい。概して、ひとつ以上の材料からなるひとつ以上の比較的薄い層がシリコン基板２０２、２０４と窒化アルミニウム３０２、３０４との間にそれぞれ形成されてよい。
【００３１】
ある例において、第１の窒化アルミニウム層３０２は第１の基板２０２の単結晶シリコン表面層上にエピタキシャル成長される。ある例において、窒化アルミニウム層３０２、３０４が、基板２０２、２０４の単結晶シリコン表面層上にそれぞれエピタキシャル成長される。これにより、シリコン表面層へのＡｌＮ層３０２，３０４の強力な接着が保証され、ＡｌＮ層のＲＭＳ表面粗さは１ｎｍより小さくなる。ある例において、少なくとも第１の窒化アルミニウム層３０２は結晶方位（００２）を有する単結晶層である。この結晶方位の窒化アルミニウム層は所望の圧電特性を有する。ある例において、窒化アルミニウム３０２、３０４はともにこの結晶方位で形成される。ある例において、第１のシリコン基板２０２は結晶方位（１１１）を有するように選択され、この結晶方位のシリコン層上に結晶方位（００２）の窒化アルミニウムが最も簡単に成長される。結晶方位（１００）のシリコン層に対しても同様である。ある例において、第２の基板２０４のシリコン表面は（１００）の結晶方位を有する。これにより、最も標準的なシリコンプロセス（特に、ＣＭＯＳプロセス）が（１００）シリコンに対して構成されるので有用である。
【００３２】
図４および図５に示すように、ステップ１０４において、第２の基板２０４は裏返され、窒化アルミニウム層３０２、３０４の表面は、窒化アルミニウム層３０２、３０４の間でともに結合されはじめ、第１および第２の基板２０２、２０４との間に、窒化アルミニウム層３０２、３０４が配置されて積層体が形成される。窒化アルミニウムの両方の接着面は低い表面粗さを有し、窒化アルミニウム層３０２、３０４との間に強力な接着を形成するべく、溶融または直接ボンディングが使用されてもよい。当業者によって周知のように、溶融ボンディングは積層体を比較的低温で加熱することにより強化される。窒化アルミニウム層３０２、３０４が区別できない場合（例えば、それらが同じプロセスによって形成され、かつ同じ結晶方位を有している場合）一度接着した後に、単一の窒化アルミニウム層５０２が形成されると考えればよい（図５、６には、別々のＡＬＮ層が記載されているが）。２つの窒化アルミニウム層３０２、３０４の対面接着は、２つのシリコン基板２０２、２０４の間に、窒化アルミニウム層３０２、３０４が同時に形成される場合に比べより厚い窒化アルミニウム層を与える。これは、トータルの堆積／成長時間を増加させることなく達成され得る。
【００３３】
当業者に周知のように、窒化アルミニウムは酸素に曝されると、急速に酸化する。窒化アルミニウム層３０２上に酸化層が形成されると、２つのＡｌＮ層３０２、３０４の間の強力な接着が減少する。この酸化を抑制するために多くの前処理が可能であり、ＡｌＮ層３０２、３０４の成長後にできるだけ早く接着ステップを実行し、ＡｌＮ層３０２、３０４をキャップし、または、ＡｌＮ層３０２、３０４が窒素リッチ表面を有するようにＡｌＮ層３０２、３０４を形成することにより、真空環境下でＡｌＮ層３０２、３０４が維持される。
【００３４】
他の例において、窒化アルミニウム層３０２、３０４は、窒化アルミニウム層３０２、３０４上に第１および第２のシリコン層をそれぞれ形成することによりキャップされる。上記した実施形態と同様に、第２の基板２０４は裏返されるが、本実施形態においてはシリコン層の表面が相互に接着され、第１および第２基板２０２、２０４上にそれぞれ配置される窒化アルミニウム層３０２、３０４の間にシリコン層が配置されて積層体が形成される。当業者に周知のように、シリコン表面どうしの間の溶融または直接ボンディングは標準的でありかつ特性がよいプロセスであって、２つのシリコン面間の窒化アルミニウム層３０２、３０４の間に強力な接着を与える。シリコンボンディング層は、窒化アルミニウム層３０２、３０４の厚さに比べ非常に薄い（例えば、約５０ｎｍ）。したがって、積層体の全体の熱伝導率に対する影響は小さい。当業者が知るように、接着層の代わりに極端に薄い、シリコン以外の一つ以上の材料の膜が他の実施形態においてこの目的のために使用され得る。一方の基板が裏返され、接着層の２つの面が一緒に接着される場合、熱伝導率はより低くなり、窒化アルミニウム層３０２、３０４が互いに（または、同じ材料が使用される場合にはそれ自身に対して）良好な接着性を有する。例えば、ひとつの実施形態において、窒化シリコン接着層は窒化アルミニウム層３０２、３０４上に形成され、その後上述したように一緒に接着される。
【００３５】
ステップ１０６において、第２の基板２０４のほとんどが除去され、シリコンの比較的薄い層６０２が残される。ある例において、標準的なＢＥ−ＳＯＩウエハプロセスと同様の接着およびエッチバックプロセスを使ってこれが達成できる。第２の基板２０４がシリコン・オン・インシュレータ基板またはウエハの場合の例において、これは、第２の基板２０４を、インシュレータと表面シリコン層との間のインターフェースまで、エッチングおよび／または研磨することにより達成できる。ある例において、分離切除は、当業者に周知のスマートカット（商標）またはイオンカットプロセスを使って達成することができる。いずれの場合にも、シリコン層６０２の処理面は必要により研磨されてよい。
【００３６】
図１２は、他のプロセスのフローチャートを示し、第１のシリコン基板２０２およびエピタキシャル結晶方位（００２）の窒化アルミニウム層３０２がステップ１２０２で形成される。ウエハボンディング技術は使用せず、ステップ１２０４で新しいシリコン層が結晶方位（００２）の窒化アルミニウム層３０２上にエピタキシャル成長される。全プロセスはひとつのリアクタまたは成長チャンバ内で実行される。シリコン層は結晶方位（１００）または（１１１）を有するように成長される。
【００３７】
上記プロセスにより、窒化アルミニウムの層５０２により、シリコン基板２０２からシリコン薄膜層６０２が電気的に分離された、シリコン・オン・インシュレータ（ＳＯＩ）物質または製品が製造される。他の絶縁材料を使用するＳＯＩ構造と異なり、窒化アルミニウム層５０２の高い熱伝導率は、シリコン層６０２からシリコン基板２０２への熱伝導用の効果的通路を提供する。それにより、シリコン層６０２の上または内部に形成されるデバイスに対する熱的制限を緩和することができる。
【００３８】
ある例において、シリコンのベースまたは基板２０２は少なくとも４０Ωｃｍの電気的抵抗率を有し、ある例において少なくとも１００Ωｃｍを有し、シリコン層６０２上または内部に形成される電子デバイスおよびＨｉｇｈ−Ｑパッシブデバイスの高周波特性（例えば、ＧＨｚ以上）が改善される。
【００３９】
本発明の上記した実施形態によれば、高い熱伝導率を有する比較的低コストのＳＯＩが与えられる。それにより、高性能の完全空乏化または一部空乏化した高周波および高パワー用の相補型ＭＯＳ（ＣＭＯＳ）回路が、自己加熱効果の問題を解消することができる。窒化アルミニウム層５０２は優れた熱安定性、高い電気的抵抗、およびシリコンに近い熱膨張係数を有する。それにより、剥離する危険性を減少させることができる。
【実施例】
【００４０】
層厚２００ｎｍのＡｌＮ層７０２、７０４が、約３００℃の温度で反応性スパッタリング（ＲＳ）により、２枚のシリコンウエハ７０６、７０８の清浄なシリコン表面に同時に堆積された。ウエハ７０６、７０８は厚さが６００μｍであり、バルクの単結晶ウエハの表面粗さは１ｎｍより小さく、電気的抵抗率は１００Ωｃｍより大きい。両方のウエハ７６、７０８の結晶方位は（１００）であった。ＡｌＮ層７０２、７０４は酸化を抑制するべく窒素リッチな表面を有するように成長された。それにより、２枚のＡｌＮ層７０２、７０４の間の接着強度が増加した。
【００４１】
図７に示すように、シリコンウエハ７０８に対してのみ水素イオン７１０がＡｌＮ層７０４を通じて１５０ｋｅＶのエネルギー、イオン濃度６×１０１６ｃｍ−２でイオン注入された。これにより、ウエハ表面から約１．２１±０．０１μｍの深さ、すなわち、ＡｌＮ：Ｓｉインターフェースから約１．０μｍ下方に、水素の埋め込み層７１２が形成された。
【００４２】
図８に示すように、ＡｌＮ層７０２、７０４は、その後、Ｋａｒｌ  Ｓｕｓｓ  ＳＢ  ６  ＶＡＣ  ウエハボンダを使って、対面して室温で接着された。接着中、最初は小さい圧力が中央に印加され、その後、ウエハ積層体全体に対して１気圧の圧力が約１分間印加された。
【００４３】
図９は、形成されたウエハ積層体を示す。その後、積層体を低温で短時間（１２０℃、２時間）加熱することにより接着強度が増加し、その後、温度を上げて長時間（約３００℃、１０時間）加熱することにより接着強度が改善される。２枚の互いに接着されたＡｌＮ層７０２、７０４はその後、単一のＡｌＮ層９０２を構成すると考えることができる。
【００４４】
図１０に示すように、ウエハ積層体はその後、窒素雰囲気中で、４５０℃で１５分間加熱された。水素イオンが注入されたシリコンウエハ９０６は、水素埋め込み層７１２に対応する構造欠陥の埋め込み層に沿って分離除去され、ＡｌＮ層に取り付けられた比較的薄い（≒１．０μｍ）シリコン層１００２のみが残された。積層体は、その後、さらに接着強度を改善し、残留シリコン層１００２内の注入欠陥をアニールするべく、窒素雰囲気中で、１０００℃で１時間さらに熱処理された。
【００４５】
転写ウエハの剥がされた部分１００４は除去され、残った薄いシリコン層１００２がその後化学機械的研磨（ＣＭＰ）を使って研磨された。その結果、シリコン層１００２のイオンカット分離により生じた表面粗さ１００６が除去され、この例では、その厚さを減少させることができた。ＣＭＰプロセスは、最終的なＳｉ層１１０２の層厚が約１１００Åとなるように、制御された。概して、ＣＭＰプロセスは、シリコン層１１０２の任意の所望の厚さを与えるように制御可能である。例えば、０．２５μｍの完全空乏化ＣＭＯＳプロセスでは、約７５０Åの層厚のシリコン層が要求される。一方、０．５μｍの完全空乏化プロセスでは、約１１００Åの層厚が要求される。
【００４６】
図１１は、上記ステップにより形成されたＳＯＩウエハを示し、ＳＯＩウエハは、４００ｎｍの電気的絶縁層９０２上に配置された１１００Åのシリコン層１１０２と、厚いシリコン基板７０６上に配置された熱伝導性のＡｌＮ層９０２を含む。
【００４７】
本発明の態様から離れることなく、多くの修正が可能であることは当業者の知るところである。
【先行技術文献】
【特許文献】
【００４８】
【特許文献１】米国特許第５，３７４，５６４号明細書
【非特許文献】
【００４９】
【非特許文献１】Ｍ．Ｚｈｕらによる“Ｆｏｒｍａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ−ｏｎ−ａｌｕｍｉｎｕｍ  ｎｉｔｒｉｄｅ  ｕｓｉｎｇ  ｉｏｎ−ｃｕｔ  ａｎｄ  ｔｈｅｏｒｅｔｉｃａｌ  ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  ｓｅｌｆ−ｈｅａｔｉｎｇ  ｅｆｆｅｃｔｓ”，Ｍａｔｅｒｉａｌｓ  Ｌｅｔｔｅｒｓ  ５９  （２００５）５１０−５１３
【非特許文献２】Ｃ．Ｍｅｎらによる“Ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ＳＯＩ  ｓｔｒｕｃｔｕｒｅ  ｗｉｔｈ  ＡｌＮ  ｆｉｌｍ  ａｓ  ｂｕｒｉｅｄ  ｉｎｓｕｌａｔｏｒ  ｂｙ  Ｉｏｎ−Ｃｕｔ  ｐｒｏｃｅｓｓ”，Ａｐｐｌｉｅｄ  Ｓｕｒｆａｃｅ  Ｓｃｉｅｎｃｅ  １９９（２００２）２８７−２９２
【図１】
2015502655.tif 000003
【図２】
2015502655.tif 000004
【図３】
2015502655.tif 000005
【図４】
2015502655.tif 000006
【図５】
2015502655.tif 000007
【図６】
2015502655.tif 000008
【図７】
2015502655.tif 000009
【図８】
2015502655.tif 000010
【図９】
2015502655.tif 000011
【図１０】
2015502655.tif 000012
【図１１】
2015502655.tif 000013
【図１２】
2015502655.tif 000014
【手続補正書】
【提出日】平成25年3月5日(2013.3.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン・オン・インシュレータ物質を製造する方法であって、
第１のシリコン基板に熱的に結合された第１の窒化アルミニウム層を形成する工程と、
少なくともシリコンを含む表面層を有する第２の基板に熱的に結合された第２の窒化アルミニウム層を形成する工程と、
前記第１および第２の窒化アルミニウム層が前記第１および第２の基板との間に配置されるように、前記第１および第２の基板の前記第１および第２の窒化アルミニウム層を一緒に接着する工程と、
前記第１および第２の窒化アルミニウム層により前記第１のシリコン基板に対して電気的に絶縁されるが、熱的に結合されるシリコン層を残して、前記第２の基板のほとんどを除去する工程と
を備え、
前記接着された窒化アルミニウム層の全層厚は、少なくとも２００ｎｍに選択され、前記第１のシリコン基板と前記シリコンからなる層内に形成されたＣＭＯＳデバイスとの間に実質的な電気的絶縁性を与えつつ、前記第１および第２の窒化アルミニウム層の熱伝導率により、接着された窒化アルミニウム層を通じて熱を実質的に伝達することにより、前記シリコンの層内に形成された前記ＣＭＯＳデバイスの自己加熱を軽減する、
方法。
【請求項２】
前記接着された窒化アルミニウム層の全層厚は、略２００ｎｍから略２μｍである、請求項１に記載の方法。
【請求項３】
前記接着された窒化アルミニウム層の全層厚は、略２μｍである、請求項１に記載の方法。
【請求項４】
前記接着された窒化アルミニウム層の全層厚は、少なくとも２μｍである、請求項１に記載の方法。
【請求項５】
前記第１のシリコン基板は少なくとも１００Ωｃｍの電気抵抗率を有する、請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記第１のシリコン基板は結晶方位（１１１）を有する、請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記第１のシリコン基板は結晶方位（１００）を有する、請求項１から５のいずれか一項に記載の方法。
【請求項８】
前記第１の窒化アルミニウム層は前記第１のシリコン基板上にエピタキシャル成長により形成される、請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記第２の窒化アルミニウム層は前記第２の基板上にエピタキシャル成長により形成される、請求項１から８のいずれか一項に記載の方法。
【請求項１０】
前記第１および第２の窒化アルミニウム層は、前記第１および第２の基板上に同時にエピタキシャル成長される、請求項１から７のいずれか一項に記載の方法。
【請求項１１】
少なくとも前記第１の窒化アルミニウム層は結晶方位（００２）を有する、請求項８から１０のいずれか一項に記載の方法。
【請求項１２】
前記シリコン層は結晶方位（１００）を有する、請求項１から１１のいずれか一項に記載の方法。
【請求項１３】
前記シリコン層は少なくとも１００Ωｃｍの電気抵抗率を有する、請求項１から１２のいずれか一項に記載の方法。
【請求項１４】
前記第２の基板は、バルクシリコン基板である、請求項１から１３のいずれか一項に記載の方法。
【請求項１５】
前記除去する工程は、イオンカットプロセスを使って前記バルクシリコン基板を分離切除する、請求項１４に記載の方法。
【請求項１６】
前記第２の基板はシリコン・オン・インシュレータ基板である、請求項１から１３のいずれか一項に記載の方法。
【請求項１７】
前記第１および前記第２の基板の上にそれぞれ窒化シリコン層を形成する工程をさらに備え、
前記第１および第２の窒化アルミニウム層は前記窒化シリコン層上にそれぞれ形成される、請求項１から１６のいずれか一項に記載の方法。
【請求項１８】
前記第１および前記第２の窒化シリコン層上に第１および第２の接着層をそれぞれ形成する工程をさらに備え、
前記接着する工程は、前記第１および第２の接着層が前記第１および第２の窒化アルミニウム層の間に配置されるように、前記第１および第２の基板の前記第１および第２の接着層を一緒に接着する工程を含む、請求項１から１７のいずれか一項に記載の方法。
【請求項１９】
前記第１および第２の接着層はシリコン層である、請求項１８に記載の方法。
【請求項２０】
シリコン・オン・インシュレータ物質を製造する方法であって、
単結晶シリコン基板上に窒化アルミニウム層をエピタキシャル成長させる工程と、
前記窒化アルミニウム層上にシリコン層をエピタキシャル成長させる工程と
を備え、
前記シリコン層は、前記窒化アルミニウム層によって、前記シリコン基板に対して、電気的に絶縁されているが、熱的に接続されており、
前記エピタキシャル成長させた窒化アルミニウム層の層厚は、少なくとも２００ｎｍに選択され、前記単結晶シリコン基板と前記シリコン層内に形成されたＣＭＯＳデバイスとの間に実質的な電気的絶縁性を与えつつ、前記エピタキシャル成長させた窒化アルミニウム層の熱伝導率により、前記エピタキシャル成長させた窒化アルミニウム層を通じて前記単結晶シリコン基板へ熱を実質的に伝達することにより、前記シリコン層内に形成された前記ＣＭＯＳデバイスの自己加熱を軽減する、
方法。
【請求項２１】
請求項１から２０のいずれか一項に記載の方法で製造されたシリコン・オン・インシュレータ物質。
【請求項２２】
（１００）シリコン層と、
シリコン基板と、
前記（１００）シリコン層と前記シリコン基板との間に配置された（００２）窒化アルミニウム層と
を備え、
前記（１００）シリコン層は、前記窒化アルミニウム層により、前記シリコン基板と電気的に絶縁されるが、熱的に結合されており、前記（００２）窒化アルミニウム層の層厚は少なくとも２００ｎｍであり、前記シリコン基板と前記（１００）シリコン層内に形成されたＣＭＯＳデバイスとの間に実質的な電気的絶縁性を与えつつ、前記（００２）窒化アルミニウム層の熱伝導率により、前記（００２）窒化アルミニウム層を通じて熱を実質的に前記シリコン基板に伝達することにより、前記（１００）シリコン層内に形成された前記ＣＭＯＳデバイスの自己加熱を軽減する、シリコン・オン・インシュレータ物質。
【請求項２３】
前記シリコン基板は結晶方位（１１１）を有する、請求項２２に記載のシリコン・オン・インシュレータ物質。
【請求項２４】
前記シリコン基板、前記シリコン層、および、前記窒化アルミニウム層はエピタキシャル成長により形成される、請求項２２または２３に記載のシリコン・オン・インシュレータ物質。
【請求項２５】
前記窒化アルミニウム層と、前記シリコン基板および前記シリコン層の少なくともひとつとの間に配置された少なくともひとつの第３の材料からなる中間層をさらに備える、請求項２１から２４のいずれか一項に記載のシリコン・オン・インシュレータ物質。
【請求項２６】
シリコン層と、
シリコン基板と、
前記シリコン層と前記シリコン基板との間に配置された窒化アルミニウム層と、
前記窒化アルミニウム層の間に配置された少なくともひとつの接着層と
を備え、
前記シリコン層は、前記窒化アルミニウム層により、前記シリコン基板に対して、電気的に絶縁されているが、熱的に結合されており、前記窒化アルミニウム層の層厚は、少なくとも２００ｎｍに選択され、前記シリコン基板と前記シリコン層内に形成されたＣＭＯＳデバイスとの間に実質的な電気的絶縁性を与えつつ、前記窒化アルミニウム層の実質的な熱伝導により、前記窒化アルミニウム層を通じて熱を前記シリコン基板へ伝達することにより、前記シリコン層内に形成されたＣＭＯＳデバイスの自己加熱を軽減する、
シリコン・オン・インシュレータ物質。
【請求項２７】
前記少なくともひとつの接着層は、少なくともひとつのシリコン層を含む、請求項２６に記載のシリコン・オン・インシュレータ物質。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体製造に関し、特に、半導体デバイスを製造するのに使用されるシリコン・オン・インシュレータ（ＳＯＩ）物質または製品、または、ＳＯＩ物質または製品の製造方法に関する。
【背景技術】
【０００２】
用語、“シリコン・オン・インシュレータ”または“ＳＯＩ”は、概して、絶縁層または基板と、それに支持され、取り付けられたシリコン薄膜層からなる合成半導体物質または製品を指す。後処理の開始材料としての役割を考慮して、このような物質は通常“基板”と呼ばれ、典型的に標準的なウエハ形状で提供され、標準的な半導体製造装置およびプロセスで使用される。
【０００３】
ＳＯＩ基板は、さまざまな異なる方法によって製造することができる。例えば、互換性のある絶縁基板（例えば、サファイア）上にシリコンの薄膜を直接堆積またはエピタキシャル成長させる方法、ＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ  ｂｙ  ｉｎｐｌａｎｔａｔｉｏｎ  ｏｆ  ｏｘｙｇｅｎ）法によりバルクシリコンウエハ中に酸素を注入することにより単結晶シリコン層の下にＳｉＯ２の埋め込み層をインサイチュで形成する方法、ＢＥ−ＳＯＩ（ｂｏｎｄ−ａｎｄ−ｅｔｃｈ−ｂａｃｋ  ＳＯＩ）を含むウエハ貼り付け方法、および、米国特許第５，３７４，５６４号に記載されるスマートカット（商標）法などの層転写法などがある。ＳＯＩウエハはモノリシックまたはバルクシリコンウエハより高価であるが、高速電子デバイスが薄膜シリコン層中に形成される場合、接合容量の減少、待機電力の低下、放射線耐性およびラッチアップ防止など多くの技術的な利点をもたらす。
【０００４】
標準的なＳＯＩ基板は、薄膜シリコン層と厚い支持シリコンベースまたは基板との間で所望の電気的絶縁性を与える埋め込み酸化シリコン（ＳｉＯ２）層を有するサンドイッチ構造である。しかし、この埋め込み絶縁層もまた、ＳｉＯ２の比較的低い熱伝導率によりシリコン層中に形成されるデバイスからの熱流を遮蔽する。結果として、シリコン薄膜層中に形成されるＭＯＳＦＥＴデバイスのチャネルの温度は、バルクシリコン層内に形成された同様のデバイスの温度より実質的に高い温度まで、動作中に不可避的に上昇する。それによって、デバイスの性能が低下し、寿命が低下する。
【０００５】
この問題を解決するために、多くの研究者は、従来のＳｉＯ２ではなく、窒化アルミニウム（ＡｌＮ）の埋め込み層を絶縁層材料として使用したＳＯＩ基板を製造してきた。ＡｌＮの熱伝導率はＳｉＯ２の約１００倍であり（例えば、１３６Ｗ／ｍＫと１．４Ｗ／ｍＫ）かつ、シリコン自身の熱伝導率である１４５Ｗ／ｍＫとほぼ同等であるため、この構成は、従来のＳＯＩの深刻な自己加熱問題を大幅に改善した。さらに、ＡｌＮは優れた耐熱性を有するとともに、高い電気抵抗率およびシリコンに近い熱膨張係数を有する。
【０００６】
例えば、Ｍ．Ｚｈｕらによる“Ｆｏｒｍａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ−ｏｎ−ａｌｕｍｉｎｕｍ  ｎｉｔｒｉｄｅ  ｕｓｉｎｇ  ｉｏｎ−ｃｕｔ  ａｎｄ  ｔｈｅｏｒｅｔｉｃａｌ  ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  ｓｅｌｆ−ｈｅａｔｉｎｇ  ｅｆｆｅｃｔｓ”，Ｍａｔｅｒｉａｌｓ  Ｌｅｔｔｅｒｓ  ５９  （２００５）５１０−５１３，または、Ｃ．Ｍｅｎらによる“Ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ＳＯＩ  ｓｔｒｕｃｔｕｒｅ  ｗｉｔｈ  ＡｌＮ  ｆｉｌｍ  ａｓ  ｂｕｒｉｅｄ  ｉｎｓｕｌａｔｏｒ  ｂｙ  Ｉｏｎ−Ｃｕｔ  ｐｒｏｃｅｓｓ”，Ａｐｐｌｉｅｄ  Ｓｕｒｆａｃｅ  Ｓｃｉｅｎｃｅ  １９９（２００２）２８７−２９２に記載されるように、ＡｌＮ層は金属プラズマ浸漬イオン注入（Ｍｅ−ＰＩＩＩＤ）によって、または、Ａｌの電子ビーム蒸発および窒素イオンビームの同時衝突によるイオンビーム促進蒸着（ＩＢＥＤ）によって標準的シリコン（１００）ウエハ上に形成することができる。その後、堆積膜は、予め高エネルギーの水素イオンによって注入され、埋め込み層が形成された標準的シリコン（１００）ウエハに直接接着される。接着されたウエハは、ウエハとの接着を強化するために加熱され、イオン−カットまたはスマート−カット（商標）法を使って、注入されたウエハの表面層が分離切除される。結果として、シリコン・オン・窒化アルミニウムまたは“ＳＯＡＮ”基板が形成される。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＳＯＡＮ基板は有望ではあるものの、いまだ研究室レベルで、商業的に入手可能なレベルではない。本願発明の発明者らは、表面粗さおよびウエハ平坦度などの通常の要因のみではなく、２つの材料間の接着強度の特有の悪さに起因して、シリコンと窒化アルミニウム表面との間の接着性が悪くなっていることを見いだした。また、堆積されたＡｌＮ層の品質の悪さも一因である。
【０００８】
従来技術の一つ以上の問題点を解消し、少なくとも有用な代替案を提供するシリコン・オン・インシュレータ物質およびシリコン・オン・インシュレータ物質を形成する方法を提供することが所望される。
【課題を解決するための手段】
【０００９】
本願発明のいくつかの態様は、シリコン・オン・インシュレータ物質を製造する方法に関する。当該方法は、第１のシリコン基板に熱的に結合された第１の窒化アルミニウム層を形成する工程と、少なくともシリコンの表面層を有する第２の基板に熱的に結合された第２の窒化アルミニウム層を形成する工程と、第１および第２の窒化アルミニウム層が第１および第２の基板との間に配置されるように、第１および第２の基板の第１および第２の窒化アルミニウム層を一緒に接着する工程と、第１および第２の窒化アルミニウム層により第１のシリコン基板に対して電気的に絶縁されるが、熱的に結合されるシリコン層を残して、第２の基板のほとんどを除去する工程とを含み、接着された窒化アルミニウム層の全層厚は、少なくとも２００ｎｍに選択され、第１のシリコン基板とシリコンからなる層内に形成されたＣＭＯＳデバイスとの間に実質的な電気的絶縁性を与えつつ、第１および第２の窒化アルミニウム層の熱伝導率により、接着された窒化アルミニウム層を通じて熱を実質的に伝達することにより、シリコンの層内に形成されたＣＭＯＳデバイスの自己加熱を軽減する。
【００１０】
ある態様において、接着された窒化アルミニウム層の全層厚は、約２００ｎｍから約２μｍである。
【００１１】
ある態様において、接着された窒化アルミニウム層の全層厚は、約２μｍである。
【００１２】
ある態様において、接着された窒化アルミニウム層の全層厚は、少なくとも２μｍである。
【００１３】
ある態様において、第１のシリコン基板は少なくとも１００Ωｃｍの電気抵抗率を有する。ある態様において、第１のシリコン基板は結晶方位（１１１）を有する。他の態様において、第１のシリコン基板は結晶方位（１００）を有する。
【００１４】
ある態様において、第１の窒化アルミニウム層は第１のシリコン基板上にエピタキシャル成長により形成される。ある態様において、第２の窒化アルミニウム層は第２の基板上にエピタキシャル成長により形成される。ある態様において、第１および第２の窒化アルミニウム層は、第１および第２の基板上に同時にエピタキシャル成長される。
【００１５】
ある態様において、少なくとも第１の窒化アルミニウム層は結晶方位（００２）を有する。ある態様において、シリコン層は結晶方位（１００）を有する。ある態様において、シリコン層は少なくとも１００Ωｃｍの電気抵抗率を有する。ある態様において、第２の基板は、バルクシリコン基板である。
【００１６】
ある態様において、除去する工程は、イオンカットプロセスを使ってバルクシリコン基板を分離切除する。
【００１７】
前記第２の基板はシリコン・オン・インシュレータ基板である。
【００１８】
ある態様において、第１および第２の基板の上にそれぞれ窒化シリコン層を形成する工程をさらに備え、第１および第２の窒化アルミニウム層は窒化シリコン層上にそれぞれ形成される。
【００１９】
ある態様において、第１および第２の窒化シリコン層上に第１および第２の接着層をそれぞれ形成する工程をさらに備え、接着する工程は、第１および第２の接着層が第１および第２の窒化アルミニウム層の間に配置されるように、第１および第２の基板の第１および第２の接着層を一緒に接着する工程を含む。
【００２０】
ある態様において、第１および第２の接着層はシリコン層である。
【００２１】
本願発明のある態様は、シリコン・オン・インシュレータ物質を製造する方法に関する。当該方法は、単結晶シリコン基板上に窒化アルミニウム層をエピタキシャル成長させる工程と、窒化アルミニウム層上にシリコン層をエピタキシャル成長させる工程とを有し、シリコン層は、窒化アルミニウム層によって、シリコン基板に対して、電気的に絶縁されているが、熱的に接続されており、エピタキシャル成長させた窒化アルミニウム層の層厚は、少なくとも２００ｎｍに選択され、単結晶シリコン基板とシリコン層内に形成されたＣＭＯＳデバイスとの間に実質的な電気的絶縁性を与えつつ、エピタキシャル成長させた窒化アルミニウム層の熱伝導率により、エピタキシャル成長させた窒化アルミニウム層を通じて単結晶シリコン基板へ熱を実質的に伝達することにより、シリコン層内に形成されたＣＭＯＳデバイスの自己加熱を軽減する。
【００２２】
本願発明のある態様は、シリコン・オン・インシュレータ物質に関する。当該物質は、（１００）シリコン層と、シリコン基板と、（１００）シリコン層とシリコン基板との間に配置された（００２）窒化アルミニウム層とを有し、（１００）シリコン層は、窒化アルミニウム層によって、シリコン基板に対して電気的に絶縁されるが、熱的に結合されており、（００２）窒化アルミニウム層の層厚は少なくとも２００ｎｍであり、シリコン基板と（１００）シリコン層内に形成されたＣＭＯＳデバイスとの間に実質的な電気的絶縁性を与えつつ、（００２）窒化アルミニウム層の熱伝導率により、（００２）窒化アルミニウム層を通じて熱を実質的にシリコン基板に伝達することにより、（１００）シリコン層内に形成されたＣＭＯＳデバイスの自己加熱を軽減する。
【００２３】
ある態様において、シリコン基板は結晶方位（１１１）を有する。ある態様において、シリコン基板、シリコン層、および、窒化アルミニウム層はエピタキシャル成長により形成される。
【００２４】
本願発明のある態様は、シリコン・オン・インシュレータ物質に関する。当該物質は、シリコン層と、シリコン基板と、シリコン層とシリコン基板との間に配置された窒化アルミニウム層と、窒化アルミニウム層の間に配置された少なくともひとつの接着層とを有し、シリコン層は、窒化アルミニウム層により、シリコン基板に対して、電気的に絶縁されているが、熱的に結合されており、窒化アルミニウム層の層厚は、少なくとも２００ｎｍに選択され、シリコン基板とシリコン層内に形成されたＣＭＯＳデバイスとの間に実質的な電気的絶縁性を与えつつ、窒化アルミニウム層の実質的な熱伝導により、窒化アルミニウム層を通じて熱をシリコン基板へ伝達することにより、シリコン層内に形成されたＣＭＯＳデバイスの自己加熱を軽減する。
【００２５】
ある態様において、少なくともひとつの接着層は少なくともひとつのシリコン層を含む。
【００２６】
高い熱伝導率を有する低コスト基板を形成することにより、自己加熱効果を最小化しつつ、高周波および大パワー用の完全空乏化または一部空乏化相補型ＭＯＳ（ＣＭＯＳ）回路の製造が可能となる。圧電ＡｌＮ層を有する基板により、ｈｉｇｈ−Ｑ表面音響波（ＳＡＷ）デバイスも可能となる。
【００２７】
本願発明のいくつかの実施形態が、添付図面を参照して例示される。
【図面の簡単な説明】
【００２８】
【図１】図１は、本願発明の実施形態に従うシリコン・オン・インシュレータ（ＳＯＩ）物質または製品を製造するプロセスのフローチャートである。
【図２】図２は、図１のプロセスに従う２つの基板の断面図である。
【図３】図３は、図２に記載の基板上に窒化アルミニウム（ＡｌＮ）層が形成された断面図である。
【図４】図４は、２つの基板のＡｌＮを互いに接着して積層体を形成する様子を示す。
【図５】図５は、２つの基板のＡｌＮを互いに接着して形成した積層体を示す。
【図６】図６は、一方のシリコン基板の大部分が除去された後に、薄いシリコン層のみが残されて、ＳＯＩ物質または製品を与える積層体を示す。
【図７】図７は、図１のプロセスの一例であって、図３の一方のシリコンウエハ中にＡＩＮ層を通じて水素イオンを注入し、水素の埋め込み層を形成する様子を示す。
【図８】図８は、２つの基板のＡｌＮを互いに接着して積層体を形成する様子を示す。
【図９】図９は、２つの基板のＡｌＮを互いに接着して形成した積層体を示す。
【図１０】図１０は、薄膜シリコン層のみを残し、水素イオン注入された基板を水素の埋め込み層に対応する構造欠陥層に沿って分離切除する様子を示す。
【図１１】図１１は、分離切除することにより生じた表面の粗さを研磨によって除去した後の最終的なＳＯＩ物質を示す。
【図１２】図１２は、本願発明の他の実施形態に従うシリコン・オン・インシュレータ（ＳＯＩ）物質または製品を製造するプロセスのフローチャートである。
【発明を実施するための形態】
【００２９】
図１は、シリコン・オン・インシュレータ（ＳＯＩ）物質または製品を製造するためのプロセスのフローチャートである。プロセスは図２に示す、２枚の基板２０２、２０４から始まる。第１の基板２０２はシリコン基板であり、シリコンウエハであってもよい。第１の基板２０２は、少なくとも１００Ωｃｍの比較的高い電気抵抗率を有する。
【００３０】
第２の基板２０４は少なくともシリコンの表面層を含む任意の基板であってよい。例えば、第２の基板２０４は、シリコンウエハまたはシリコン・オン・インシュレータウエハであってもよい。第２の基板２０４のシリコン表面は少なくとも１００Ωｃｍの比較的高い電気抵抗率を有する。
【００３１】
プロセスのステップ１０２において、図３に示すように、第１の窒化アルミニウム層３０２が第１の基板上に形成されるか、または熱的に結合される。第２の窒化アルミニウム層３０４は第２の基板２０４上に形成されるか、熱的に結合される。概して、ＡＩＮ層３０２、３０４の各々の層厚は、使用用途に応じて選択されるが、典型的な層厚は、１００ｎｍから１μｍの範囲である。
【００３２】
ＡｌＮ層３０２、３０４は、さまざまな方法によって形成することができる。例えば、パルスレーザ堆積、反応スパッタリング、有機金属気相成長（ＭＯＣＶＤ）、ハイドライド気相成長、分子線エピタキシャル成長、金属プラズマ浸漬イオン注入（Ｍｅ−ＰＩＩＩＤ）、またはＡｌの電子ビーム蒸発および窒素イオンビームの同時衝突によるイオンビーム促進蒸着（ＩＢＥＤ）法などがある。ある例において、第１および第２の窒化アルミニウム層３０２、３０４は、同じ装置内で、並行に形成される。それによって、効率が改善され、製造コストが減少する。他の例において、第１および第２の窒化アルミニウム層３０２、３０４は、独立に形成されてもよい。
【００３３】
ある例において、少なくともひとつの第３材料からなる比較的薄い層が、窒化アルミニウム層３０２、３０４を形成する前に、基板２０２、２０４のシリコン表面と、窒化アルミニウム層３０２、３０４との間の接着を強化するべく、基板２０２、２０４のシリコン表面上に形成される。ある例において、窒化アルミニウム層の層厚は約５ｎｍである。しかし、当業者の知るとおり、他の層厚および材料が他の例において使用されてもよい。概して、ひとつ以上の材料からなるひとつ以上の比較的薄い層がシリコン基板２０２、２０４と窒化アルミニウム３０２、３０４との間にそれぞれ形成されてよい。
【００３４】
ある例において、第１の窒化アルミニウム層３０２は第１の基板２０２の単結晶シリコン表面層上にエピタキシャル成長される。ある例において、窒化アルミニウム層３０２、３０４が、基板２０２、２０４の単結晶シリコン表面層上にそれぞれエピタキシャル成長される。これにより、シリコン表面層へのＡｌＮ層３０２，３０４の強力な接着が保証され、ＡｌＮ層のＲＭＳ表面粗さは１ｎｍより小さくなる。ある例において、少なくとも第１の窒化アルミニウム層３０２は結晶方位（００２）を有する単結晶層である。この結晶方位の窒化アルミニウム層は所望の圧電特性を有する。ある例において、窒化アルミニウム３０２、３０４はともにこの結晶方位で形成される。ある例において、第１のシリコン基板２０２は結晶方位（１１１）を有するように選択され、この結晶方位のシリコン層上に結晶方位（００２）の窒化アルミニウムが最も簡単に成長される。結晶方位（１００）のシリコン層に対しても同様である。ある例において、第２の基板２０４のシリコン表面は（１００）の結晶方位を有する。これにより、最も標準的なシリコンプロセス（特に、ＣＭＯＳプロセス）が（１００）シリコンに対して構成されるので有用である。
【００３５】
図４および図５に示すように、ステップ１０４において、第２の基板２０４は裏返され、窒化アルミニウム層３０２、３０４の表面は、窒化アルミニウム層３０２、３０４の間でともに結合されはじめ、第１および第２の基板２０２、２０４との間に、窒化アルミニウム層３０２、３０４が配置されて積層体が形成される。窒化アルミニウムの両方の接着面は低い表面粗さを有し、窒化アルミニウム層３０２、３０４との間に強力な接着を形成するべく、溶融または直接ボンディングが使用されてもよい。当業者によって周知のように、溶融ボンディングは積層体を比較的低温で加熱することにより強化される。窒化アルミニウム層３０２、３０４が区別できない場合（例えば、それらが同じプロセスによって形成され、かつ同じ結晶方位を有している場合）一度接着した後に、単一の窒化アルミニウム層５０２が形成されると考えればよい（図５、６には、別々のＡＬＮ層が記載されているが）。２つの窒化アルミニウム層３０２、３０４の対面接着は、２つのシリコン基板２０２、２０４の間に、窒化アルミニウム層３０２、３０４が同時に形成される場合に比べより厚い窒化アルミニウム層を与える。これは、トータルの堆積／成長時間を増加させることなく達成され得る。
【００３６】
当業者に周知のように、窒化アルミニウムは酸素に曝されると、急速に酸化する。窒化アルミニウム層３０２上に酸化層が形成されると、２つのＡｌＮ層３０２、３０４の間の強力な接着が減少する。この酸化を抑制するために多くの前処理が可能であり、ＡｌＮ層３０２、３０４の成長後にできるだけ早く接着ステップを実行し、ＡｌＮ層３０２、３０４をキャップし、または、ＡｌＮ層３０２、３０４が窒素リッチ表面を有するようにＡｌＮ層３０２、３０４を形成することにより、真空環境下でＡｌＮ層３０２、３０４が維持される。
【００３７】
他の例において、窒化アルミニウム層３０２、３０４は、窒化アルミニウム層３０２、３０４上に第１および第２のシリコン層をそれぞれ形成することによりキャップされる。上記した実施形態と同様に、第２の基板２０４は裏返されるが、本実施形態においてはシリコン層の表面が相互に接着され、第１および第２基板２０２、２０４上にそれぞれ配置される窒化アルミニウム層３０２、３０４の間にシリコン層が配置されて積層体が形成される。当業者に周知のように、シリコン表面どうしの間の溶融または直接ボンディングは標準的でありかつ特性がよいプロセスであって、２つのシリコン面間の窒化アルミニウム層３０２、３０４の間に強力な接着を与える。シリコンボンディング層は、窒化アルミニウム層３０２、３０４の厚さに比べ非常に薄い（例えば、約５０ｎｍ）。したがって、積層体の全体の熱伝導率に対する影響は小さい。当業者が知るように、接着層の代わりに極端に薄い、シリコン以外の一つ以上の材料の膜が他の実施形態においてこの目的のために使用され得る。一方の基板が裏返され、接着層の２つの面が一緒に接着される場合、熱伝導率はより低くなり、窒化アルミニウム層３０２、３０４が互いに（または、同じ材料が使用される場合にはそれ自身に対して）良好な接着性を有する。例えば、ひとつの実施形態において、窒化シリコン接着層は窒化アルミニウム層３０２、３０４上に形成され、その後上述したように一緒に接着される。
【００３８】
ステップ１０６において、第２の基板２０４のほとんどが除去され、シリコンの比較的薄い層６０２が残される。ある例において、標準的なＢＥ−ＳＯＩウエハプロセスと同様の接着およびエッチバックプロセスを使ってこれが達成できる。第２の基板２０４がシリコン・オン・インシュレータ基板またはウエハの場合の例において、これは、第２の基板２０４を、インシュレータと表面シリコン層との間のインターフェースまで、エッチングおよび／または研磨することにより達成できる。ある例において、分離切除は、当業者に周知のスマートカット（商標）またはイオンカットプロセスを使って達成することができる。いずれの場合にも、シリコン層６０２の処理面は必要により研磨されてよい。
【００３９】
図１２は、他のプロセスのフローチャートを示し、第１のシリコン基板２０２およびエピタキシャル結晶方位（００２）の窒化アルミニウム層３０２がステップ１２０２で形成される。ウエハボンディング技術は使用せず、ステップ１２０４で新しいシリコン層が結晶方位（００２）の窒化アルミニウム層３０２上にエピタキシャル成長される。全プロセスはひとつのリアクタまたは成長チャンバ内で実行される。シリコン層は結晶方位（１００）または（１１１）を有するように成長される。
【００４０】
上記プロセスにより、窒化アルミニウムの層５０２により、シリコン基板２０２からシリコン薄膜層６０２が電気的に分離された、シリコン・オン・インシュレータ（ＳＯＩ）物質または製品が製造される。他の絶縁材料を使用するＳＯＩ構造と異なり、窒化アルミニウム層５０２の高い熱伝導率は、シリコン層６０２からシリコン基板２０２への熱伝導用の効果的通路を提供する。それにより、シリコン層６０２の上または内部に形成されるデバイスに対する熱的制限を緩和することができる。
【００４１】
ある例において、シリコンのベースまたは基板２０２は少なくとも４０Ωｃｍの電気的抵抗率を有し、ある例において少なくとも１００Ωｃｍを有し、シリコン層６０２上または内部に形成される電子デバイスおよびＨｉｇｈ−Ｑパッシブデバイスの高周波特性（例えば、ＧＨｚ以上）が改善される。
【００４２】
本発明の上記した実施形態によれば、高い熱伝導率を有する比較的低コストのＳＯＩが与えられる。それにより、高性能の完全空乏化または一部空乏化した高周波および高パワー用の相補型ＭＯＳ（ＣＭＯＳ）回路が、自己加熱効果の問題を解消することができる。窒化アルミニウム層５０２は優れた熱安定性、高い電気的抵抗、およびシリコンに近い熱膨張係数を有する。それにより、剥離する危険性を減少させることができる。
【実施例】
【００４３】
層厚２００ｎｍのＡｌＮ層７０２、７０４が、約３００℃の温度で反応性スパッタリング（ＲＳ）により、２枚のシリコンウエハ７０６、７０８の清浄なシリコン表面に同時に堆積された。ウエハ７０６、７０８は厚さが６００μｍであり、バルクの単結晶ウエハの表面粗さは１ｎｍより小さく、電気的抵抗率は１００Ωｃｍより大きい。両方のウエハ７６、７０８の結晶方位は（１００）であった。ＡｌＮ層７０２、７０４は酸化を抑制するべく窒素リッチな表面を有するように成長された。それにより、２枚のＡｌＮ層７０２、７０４の間の接着強度が増加した。
【００４４】
図７に示すように、シリコンウエハ７０８に対してのみ水素イオン７１０がＡｌＮ層７０４を通じて１５０ｋｅＶのエネルギー、イオン濃度６×１０１６ｃｍ−２でイオン注入された。これにより、ウエハ表面から約１．２１±０．０１μｍの深さ、すなわち、ＡｌＮ：Ｓｉインターフェースから約１．０μｍ下方に、水素の埋め込み層７１２が形成された。
【００４５】
図８に示すように、ＡｌＮ層７０２、７０４は、その後、Ｋａｒｌ  Ｓｕｓｓ  ＳＢ  ６  ＶＡＣ  ウエハボンダを使って、対面して室温で接着された。接着中、最初は小さい圧力が中央に印加され、その後、ウエハ積層体全体に対して１気圧の圧力が約１分間印加された。
【００４６】
図９は、形成されたウエハ積層体を示す。その後、積層体を低温で短時間（１２０℃、２時間）加熱することにより接着強度が増加し、その後、温度を上げて長時間（約３００℃、１０時間）加熱することにより接着強度が改善される。２枚の互いに接着されたＡｌＮ層７０２、７０４はその後、単一のＡｌＮ層９０２を構成すると考えることができる。
【００４７】
図１０に示すように、ウエハ積層体はその後、窒素雰囲気中で、４５０℃で１５分間加熱された。水素イオンが注入されたシリコンウエハ９０６は、水素埋め込み層７１２に対応する構造欠陥の埋め込み層に沿って分離除去され、ＡｌＮ層に取り付けられた比較的薄い（≒１．０μｍ）シリコン層１００２のみが残された。積層体は、その後、さらに接着強度を改善し、残留シリコン層１００２内の注入欠陥をアニールするべく、窒素雰囲気中で、１０００℃で１時間さらに熱処理された。
【００４８】
転写ウエハの剥がされた部分１００４は除去され、残った薄いシリコン層１００２がその後化学機械的研磨（ＣＭＰ）を使って研磨された。その結果、シリコン層１００２のイオンカット分離により生じた表面粗さ１００６が除去され、この例では、その厚さを減少させることができた。ＣＭＰプロセスは、最終的なＳｉ層１１０２の層厚が約１１００Åとなるように、制御された。概して、ＣＭＰプロセスは、シリコン層１１０２の任意の所望の厚さを与えるように制御可能である。例えば、０．２５μｍの完全空乏化ＣＭＯＳプロセスでは、約７５０Åの層厚のシリコン層が要求される。一方、０．５μｍの完全空乏化プロセスでは、約１１００Åの層厚が要求される。
【００４９】
図１１は、上記ステップにより形成されたＳＯＩウエハを示し、ＳＯＩウエハは、４００ｎｍの電気的絶縁層９０２上に配置された１１００Åのシリコン層１１０２と、厚いシリコン基板７０６上に配置された熱伝導性のＡｌＮ層９０２を含む。
【００５０】
本発明の態様から離れることなく、多くの修正が可能であることは当業者の知るところである。
【先行技術文献】
【特許文献】
【００５１】
【特許文献１】米国特許第５，３７４，５６４号明細書
【非特許文献】
【００５２】
【非特許文献１】Ｍ．Ｚｈｕらによる“Ｆｏｒｍａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ−ｏｎ−ａｌｕｍｉｎｕｍ  ｎｉｔｒｉｄｅ  ｕｓｉｎｇ  ｉｏｎ−ｃｕｔ  ａｎｄ  ｔｈｅｏｒｅｔｉｃａｌ  ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  ｓｅｌｆ−ｈｅａｔｉｎｇ  ｅｆｆｅｃｔｓ”，Ｍａｔｅｒｉａｌｓ  Ｌｅｔｔｅｒｓ  ５９  （２００５）５１０−５１３
【非特許文献２】Ｃ．Ｍｅｎらによる“Ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ＳＯＩ  ｓｔｒｕｃｔｕｒｅ  ｗｉｔｈ  ＡｌＮ  ｆｉｌｍ  ａｓ  ｂｕｒｉｅｄ  ｉｎｓｕｌａｔｏｒ  ｂｙ  Ｉｏｎ−Ｃｕｔ  ｐｒｏｃｅｓｓ”，Ａｐｐｌｉｅｄ  Ｓｕｒｆａｃｅ  Ｓｃｉｅｎｃｅ  １９９（２００２）２８７−２９２
【国際調査報告】
2015502655.tif 000015
2015502655.tif 000016
2015502655.tif 000017
2015502655.tif 000018
2015502655.tif 000019