【手続補正書】
【提出日】平成22年9月28日(2010.9.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の端子と第２の端子との間に電気的に接続された定電流回路と、電源電圧端子間の電位差によって発振周波数が変化する電圧制御発振回路と、ｎチャネル型トランジスタと、前記定電流回路によりゲートとソースとの間の電圧が一定となるｐチャネル型トランジスタと、容量と、を有し、
前記第１の端子および前記第２の端子が、前記電圧制御発振回路における前記電源電圧端子に相当し、
前記ｐチャネル型トランジスタのソースおよびドレインの一方は、前記第１の端子に電気的に接続され、
前記ｐチャネル型トランジスタのソースおよびドレインの他方は、前記ｎチャネル型トランジスタのソースおよびドレインの一方およびゲートに電気的に接続され、
前記ｐチャネル型トランジスタのゲートは、前記定電流回路の第３の端子に電気的に接続され、
前記ｎチャネル型トランジスタのソースおよびドレインの他方は、前記第２の端子に電気的に接続され、
前記ｎチャネル型トランジスタのゲートは、前記容量を介して前記第２の端子に電気的に接続され、
前記ｎチャネル型トランジスタのゲートは、前記電圧制御発振回路の入力端子に電気的に接続されることを特徴とする発振回路。
【請求項２】
第１の端子と第２の端子との間に電気的に接続された定電流回路と、電源電圧端子間の電位差によって発振周波数が変化する電圧制御発振回路と、第１のｎチャネル型トランジスタと、第１のｐチャネル型トランジスタと、容量と、を有し、
前記第１の端子および前記第２の端子が、前記電圧制御発振回路における前記電源電圧端子に相当し、
前記定電流回路は、第２のｐチャネル型トランジスタと、第３のｐチャネル型トランジスタと、第２のｎチャネル型トランジスタと、第３のｎチャネル型トランジスタと、抵抗と、を有し、
前記第２のｐチャネル型トランジスタおよび前記第３のｐチャネル型トランジスタのソースおよびドレインの一方は、それぞれ前記第１の端子に電気的に接続され、
前記第２のｐチャネル型トランジスタのソースおよびドレインの他方は、前記第２のｎチャネル型トランジスタのソースおよびドレインの一方および前記第３のｎチャネル型トランジスタのゲートに電気的に接続され、
前記第２のｐチャネル型トランジスタのゲートは、前記第３のｐチャネル型トランジスタのソースおよびドレインの他方およびゲートに電気的に接続され、
前記第３のｐチャネル型トランジスタのソースおよびドレインの他方は、前記第３のｎチャネル型トランジスタのソースおよびドレインの一方に電気的に接続され、
前記第３のｎチャネル型トランジスタのソースおよびドレインの他方は、前記第２のｎチャネル型トランジスタのゲートに電気的に接続され、
前記第３のｎチャネル型トランジスタのソースおよびドレインの他方は、前記抵抗を介して前記第２の端子と電気的に接続され、
前記第２のｎチャネル型トランジスタのソースおよびドレインの他方は、前記第２の端子に電気的に接続され、
前記第１のｐチャネル型トランジスタのソースおよびドレインの一方は、前記第１の端子に電気的に接続され、
前記第１のｐチャネル型トランジスタのソースおよびドレインの他方は、前記第１のｎチャネル型トランジスタのソースおよびドレインの一方およびゲートに電気的に接続され、
前記第１のｐチャネル型トランジスタのゲートは、前記第３のｐチャネル型トランジスタのソースおよびドレインの他方に電気的に接続され、
前記第１のｎチャネル型トランジスタのソースおよびドレインの他方は、前記第２の端子に電気的に接続され、
前記第１のｎチャネル型トランジスタのゲートは、前記容量を介して前記第２の端子に電気的に接続され、
前記第１のｎチャネル型トランジスタのゲートは、前記電圧制御発振回路の入力端子に電気的に接続されることを特徴とする発振回路。
【請求項３】
第１の端子と第２の端子との間に電気的に接続された定電流回路と、電源電圧端子間の電位差によって発振周波数が変化する電圧制御発振回路と、ｐチャネル型トランジスタと、前記定電流回路によりゲートとソースとの間の電圧が一定となるｎチャネル型トランジスタと、容量と、を有し、
前記第１の端子および前記第２の端子が、前記電圧制御発振回路における前記電源電圧端子に相当し、
前記ｎチャネル型トランジスタのソースおよびドレインの一方は、前記第２の端子に電気的に接続され、
前記ｎチャネル型トランジスタのソースおよびドレインの他方は、前記ｐチャネル型トランジスタのソースおよびドレインの一方およびゲートに電気的に接続され、
前記ｎチャネル型トランジスタのゲートは、前記定電流回路の第３の端子に電気的に接続され、
前記ｐチャネル型トランジスタのソースおよびドレインの他方は、前記第１の端子に電気的に接続され、
前記ｐチャネル型トランジスタのゲートは、前記容量を介して前記第１の端子に電気的に接続され、
前記ｐチャネル型トランジスタのゲートは、前記電圧制御発振回路の入力端子に電気的に接続されることを特徴とする発振回路。
【請求項４】
第１の端子と第２の端子との間に電気的に接続された定電流回路と、電源電圧端子間の電位差によって発振周波数が変化する電圧制御発振回路と、第１のｎチャネル型トランジスタと、第１のｐチャネル型トランジスタと、容量と、を有し、
前記第１の端子および前記第２の端子が、前記電圧制御発振回路における前記電源電圧端子に相当し、
前記定電流回路は、第２のｐチャネル型トランジスタと、第３のｐチャネル型トランジスタと、第２のｎチャネル型トランジスタと、第３のｎチャネル型トランジスタと、抵抗と、を有し、
前記第２のｎチャネル型トランジスタおよび前記第３のｎチャネル型トランジスタのソースおよびドレインの一方は、それぞれ前記第２の端子に電気的に接続され、
前記第２のｎチャネル型トランジスタのソースおよびドレインの他方は、前記第２のｐチャネル型トランジスタのソースおよびドレインの一方および前記第３のｐチャネル型トランジスタのゲートに電気的に接続され、
前記第２のｎチャネル型トランジスタのゲートは、前記第３のｎチャネル型トランジスタのソースおよびドレインの他方およびゲートに電気的に接続され、
前記第３のｎチャネル型トランジスタのソースおよびドレインの他方は、前記第３のｐチャネル型トランジスタのソースおよびドレインの一方に電気的に接続され、
前記第３のｐチャネル型トランジスタのソースおよびドレインの他方は、前記第２のｐチャネル型トランジスタのゲートと電気的に接続され、
前記第３のｐチャネル型トランジスタのソースおよびドレインの他方は、前記抵抗を介して前記第１の端子と電気的に接続され、
前記第２のｐチャネル型トランジスタのソースおよびドレインの他方は、前記第１の端子に電気的に接続され、
前記第１のｎチャネル型トランジスタのソースおよびドレインの一方は、前記第２の端子に電気的に接続され、
前記第１のｎチャネル型トランジスタのソースおよびドレインの他方は、前記第１のｐチャネル型トランジスタのソースおよびドレインの一方およびゲートに電気的に接続され、
前記第１のｎチャネル型トランジスタのゲートは、前記第３のｎチャネル型トランジスタのソースおよびドレインの他方に電気的に接続され、
前記第１のｐチャネル型トランジスタのソースおよびドレインの他方は、前記第１の端子に電気的に接続され、
前記第１のｐチャネル型トランジスタのゲートは、前記容量を介して前記第１の端子に電気的に接続され、
前記第１のｐチャネル型トランジスタのゲートは、前記電圧制御発振回路の入力端子に電気的に接続されることを特徴とする発振回路。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１の端子は前記第２の端子よりも電位が高いことを特徴とする発振回路。
【請求項６】
信号処理回路と、前記信号処理回路に記憶されたデータを送信するための信号を送受信するアンテナ回路と、を有し、
前記信号処理回路は請求項１乃至請求項５のいずれか一項に記載の発振回路と、前記アンテナ回路より受信した信号から電源電圧を生成する整流回路と、を含み、
前記電源電圧は、前記発振回路の前記第１の端子および前記第２の端子に供給されることを特徴とする半導体装置。
【請求項７】
信号処理回路と、前記信号処理回路に記憶されたデータを送信するための信号を送受信するアンテナ回路と、を有し、
前記信号処理回路は請求項１乃至請求項５のいずれか一項に記載の発振回路と、前記アンテナ回路より受信した信号から電源電圧を生成する整流回路と、電源回路と、を含み、
前記電源電圧は、前記電源回路を介して前記発振回路の前記第１の端子および前記第２の端子に供給されることを特徴とする半導体装置。
【請求項８】
請求項７において、
前記電源回路は、レギュレータ回路であることを特徴とする半導体装置。
【請求項９】
請求項６乃至請求項８のいずれか一項において、
前記半導体装置は、前記電源電圧を蓄えるバッテリーを有することを特徴とする半導体装置。