【手続補正書】
【提出日】平成22年1月18日(2010.1.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の領域と、前記第１の領域内に設けられた第２の領域とが規定された基板と、
前記第２の領域に設けられ、第１のトランジスタ、第２のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第１の回路と、前記第１の回路に電気的に接続された発光素子とを有する画素と、
前記第２の領域の外側の前記第１の領域に設けられ、前記第２の領域の前記第１のトランジスタ及び前記第２のトランジスタを検査するためのテストエレメントグループと、を有し、
前記テストエレメントグループは、第３のトランジスタ、第４のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第２の回路を有し、
前記第１のトランジスタは、ゲートが前記ゲート信号線に電気的に接続され、ソース又はドレインの一方は前記データ信号線に電気的に接続され、他方は前記第２のトランジスタのゲートに電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は前記電源線に電気的に接続され、他方は前記発光素子に電気的に接続され、
前記第３のトランジスタは、ゲートが前記ゲート信号線に電気的に接続され、ソース又はドレインの一方は前記データ信号線に電気的に接続され、他方は前記第４のトランジスタのゲートに電気的に接続され、前記第４のトランジスタのソース又はドレインの一方は前記電源線に電気的に接続され、
前記第２の回路の前記ゲート信号線の電位は一定とされていることを特徴とする半導体装置。
【請求項２】
第１の領域と、前記第１の領域内に設けられた第２の領域とが規定された基板と、
前記第２の領域に設けられ、第１のトランジスタ、第２のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第１の回路と、前記第１の回路に電気的に接続された発光素子とを有する画素と、
前記第２の領域の外側の前記第１の領域に設けられ、前記第２の領域の前記第１のトランジスタ及び前記第２のトランジスタを検査するためのテストエレメントグループと、を有し、
前記テストエレメントグループは、第３のトランジスタ、第４のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第２の回路を有し、
前記第１のトランジスタは、ゲートが前記ゲート信号線に電気的に接続され、ソース又はドレインの一方は前記データ信号線に電気的に接続され、他方は前記第２のトランジスタのゲートに電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は前記電源線に電気的に接続され、他方は前記発光素子に電気的に接続され、
前記第３のトランジスタは、ゲートが前記ゲート信号線に電気的に接続され、ソース又はドレインの一方は前記データ信号線に電気的に接続され、他方は前記第４のトランジスタのゲートに電気的に接続され、前記第４のトランジスタのソース又はドレインの一方は前記電源線に電気的に接続され、
前記第２の回路の前記ゲート信号線の電位は、バッファを用いることにより一定とされていることを特徴とする半導体装置。
【請求項３】
第１の領域と、前記第１の領域内に設けられた第２の領域とが規定された基板と、
前記第２の領域に設けられ、第１のトランジスタ、第２のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第１の回路と、前記第１の回路に電気的に接続された発光素子とを有する画素と、
前記第２の領域の外側の前記第１の領域の四隅に設けられ、前記第２の領域の前記第１のトランジスタ及び前記第２のトランジスタを検査するためのテストエレメントグループと、を有し、
前記テストエレメントグループは、第３のトランジスタ、第４のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第２の回路を有し、
前記第１のトランジスタは、ゲートが前記ゲート信号線に電気的に接続され、ソース又はドレインの一方は前記データ信号線に電気的に接続され、他方は前記第２のトランジスタのゲートに電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は前記電源線に電気的に接続され、他方は前記発光素子に電気的に接続され、
前記第３のトランジスタは、ゲートが前記ゲート信号線に電気的に接続され、ソース又はドレインの一方は前記データ信号線に電気的に接続され、他方は前記第４のトランジスタのゲートに電気的に接続され、前記第４のトランジスタのソース又はドレインの一方は前記電源線に電気的に接続されていることを特徴とする半導体装置。
【請求項４】
第１の領域と、前記第１の領域内に設けられた第２の領域とが規定された基板と、
前記第２の領域に設けられ、第１のトランジスタ、第２のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第１の回路と、前記第１の回路に電気的に接続された発光素子とを有する画素と、
前記第２の領域の外側の前記第１の領域の四隅に設けられ、前記第２の領域の前記第１のトランジスタ及び前記第２のトランジスタを検査するためのテストエレメントグループと、を有し、
前記テストエレメントグループは、第３のトランジスタ、第４のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第２の回路を有し、
前記第１のトランジスタは、ゲートが前記ゲート信号線に電気的に接続され、ソース又はドレインの一方は前記データ信号線に電気的に接続され、他方は前記第２のトランジスタのゲートに電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は前記電源線に電気的に接続され、他方は前記発光素子に電気的に接続され、
前記第３のトランジスタは、ゲートが前記ゲート信号線に電気的に接続され、ソース又はドレインの一方は前記データ信号線に電気的に接続され、他方は前記第４のトランジスタのゲートに電気的に接続され、前記第４のトランジスタのソース又はドレインの一方は前記電源線に電気的に接続され、
前記第２の回路の前記ゲート信号線の電位は一定とされていることを特徴とする半導体装置。
【請求項５】
第１の領域と、前記第１の領域内に設けられた第２の領域とが規定された基板と、
前記第２の領域に設けられ、第１のトランジスタ、第２のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第１の回路と、前記第１の回路に電気的に接続された発光素子とを有する画素と、
前記第２の領域の外側の前記第１の領域に設けられ、前記第２の領域の前記第１のトランジスタ及び前記第２のトランジスタを検査するためのテストエレメントグループと、
前記第１の領域の外側に設けられた少なくとも１つの端子と、を有し、
前記テストエレメントグループは、第３のトランジスタ、第４のトランジスタ、ゲート信号線、データ信号線及び電源線を有する第２の回路を有し、
前記第１のトランジスタは、ゲートが前記ゲート信号線に電気的に接続され、ソース又はドレインの一方は前記データ信号線に電気的に接続され、他方は前記第２のトランジスタのゲートに電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は前記電源線に電気的に接続され、他方は前記発光素子に電気的に接続され、
第３のトランジスタ又は第４のトランジスタの少なくとも一方が前記端子に電気的に接続され、
前記第２の回路の前記ゲート信号線の電位は一定とされていることを特徴とする半導体装置。
【請求項６】
さらに他の基板を有し、
前記基板に対向するように前記他の基板がシール材により固定されて、前記第１の領域が封止されており、
前記端子は、前記基板、前記他の基板及び前記シール材により封止された領域の外側に設けられていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
さらに３つの端子を有し、
第３のトランジスタ又は第４のトランジスタの少なくとも一方が前記３つの端子に電気的に接続されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
【請求項８】
第３のトランジスタ又は第４のトランジスタのソース及びドレインが、それぞれ２つの端子に電気的に接続されていることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
【請求項９】
前記第１の領域は、蒸着法により膜が設けられた蒸着領域であることを特徴とする請求項１乃至請求項８のいずれか１項に記載の半導体装置。