【手続補正書】
【提出日】平成22年5月12日(2010.5.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１及び第２の差動段と、
前記第１及び第２の差動段の出力信号を受け、増幅回路の出力端子を充電又は放電駆動する増幅段と、
を備え、
前記第１の差動段の入力対の第１の入力は、第１の信号を受け、
前記第２の差動段の入力対の第１の入力は、第２の信号を受け、
前記第１の差動段の入力対の第２入力には、前記第１の信号又は前記出力端子からの帰還信号が切替入力され、
前記第２の差動段の入力対の第２入力には、前記第２の信号又は前記出力端子からの帰還信号が切替入力される、ことを特徴とする増幅回路。
【請求項２】
前記第１の差動段は、第１の差動対を備え、
前記第２の差動段は、第２の差動対を備え、
前記第１及び第２の差動対の出力対に共通接続された負荷回路を備え、
前記第１及び第２の差動対の共通接続された出力対の少なくとも１つの出力が、前記増幅段の入力に接続されている、ことを特徴とする請求項１記載の増幅回路。
【請求項３】
前記第１の差動段は、
第１の差動対と、
前記第１の差動対の出力対に接続された第１の負荷回路と、
を備え、
前記第２の差動段は、
第２の差動対と、
前記第２の差動対の出力対に接続された第２の負荷回路と、
を備え、
前記増幅段の入力には、前記第１差動対の出力対の少なくとも１つの出力、又は前記２の差動対の出力対の少なくとも１つの出力が切替入力される、ことを特徴とする請求項１記載の増幅回路。
【請求項４】
前記第１の差動段の入力対の前記第１及び第２の入力に、前記第１の信号と前記出力端子からの帰還信号とがそれぞれ入力されるとき、前記第２の差動段の前記第１及び第２の入力には前記第２の信号が共通に入力される、ことを特徴とする請求項１乃至３のいずれか一に記載の増幅回路。
【請求項５】
前記第２の差動段の入力対の前記第１及び第２の入力に、前記第２の信号と前記出力端子からの帰還信号とがそれぞれ入力されるとき、前記第１の差動段の前記第１及び第２の入力には前記第１の信号が共通に入力される、ことを特徴とする請求項４に記載の増幅回路。
【請求項６】
前記第１の差動段の入力対の第２入力に前記出力端子からの帰還信号が入力されるとき、前記第２の差動段の入力対の第２入力には前記第２の信号が入力され、
前記第２の差動段の入力対の第２入力に前記出力端子からの帰還信号が入力されるとき、前記第１の差動段の入力対の第２入力には前記第１の信号が入力される、ことを特徴とする請求項１記載の増幅回路。
【請求項７】
前記第１の差動段の入力対の第２入力と前記出力端子に挿入されたスイッチと、
前記第１の差動段の入力対の第１の入力と第２入力間に挿入されたスイッチと、
前記第２の差動段の入力対の第２入力と前記出力端子に挿入されたスイッチと、
前記第２の差動段の入力対の第１の入力と第２入力間に挿入されたスイッチと、
を備えている、ことを特徴とする請求項１乃至３のいずれか一に記載の増幅回路。
【請求項８】
前記第１差動対の出力対の少なくとも１つの出力と前記増幅段の入力間に挿入されたスイッチと、
前記第２差動対の出力対の少なくとも１つの出力と前記増幅段の入力間に挿入されたスイッチと、
を備えている、ことを特徴とする請求項３記載の増幅回路。
【請求項９】
請求項１乃至８のいずれか一に記載の増幅回路と、
入力される第１及び第２のデジタル信号にそれぞれ対応した所定の電圧信号をサンプル・ホールドしてなる信号を、それぞれ、前記第１又は第２の信号として出力する第１及び第２のデジタルアナログ変換器と、
を備えている、ことを特徴とするデジタルアナログ変換回路。
【請求項１０】
請求項１乃至８のいずれか一に記載の増幅回路と、
タイムシリアルに入力される第１及び第２のデジタル信号に応じて、前記第１又は第２の信号をそれぞれ変換出力する第１及び第２のシリアルＤＡＣ（デジタルアナログ変換器）と、
を備えている、ことを特徴とするデジタルアナログ変換回路。
【請求項１１】
第１のデータ期間において、
前記第１のシリアルＤＡＣは、前記第１のデータ期間に入力された前記第１のデジタル信号を前記第１の信号に変換し、
前記第２のシリアルＤＡＣは、前記第１のデータ期間の１つ前のデータ期間に入力されたデジタル信号を変換した信号を保持し、
前記増幅回路は、前記第２のシリアルＤＡＣに保持される前記信号を前記出力端子より増幅出力し、
前記第１のデータ期間の後に続く第２のデータ期間において、
前記第２のシリアルＤＡＣは、前記第２のデータ期間に入力された前記第２のデジタル信号を前記第２の信号に変換し、
前記第１のシリアルＤＡＣは、前記第１のデータ期間に変換した前記第１の信号を保持し、
前記増幅回路は、前記第１の信号を出力端子より増幅出力する、ことを特徴とする請求項１０記載のデジタルアナログ変換回路。
【請求項１２】
前記第１及び第２のシリアルＤＡＣの少なくとも１方が
入力されたデジタル信号の各ビットの値に応じて、出力端を、第１の電位端子又は第２の電位端子との接続に切り替える切替スイッチと、
前記切替スイッチの前記出力端と前記第１電位端子間に接続された第１の容量と、
前記切替スイッチの前記出力端に一端が接続された第１のスイッチと、
前記第１のスイッチの他端と前記第１電位端子間に接続された第２の容量と、
前記第２の容量の端子間に接続される第２のスイッチと、
を備えている、ことを特徴とする請求項１１記載のデジタルアナログ変換回路。
【請求項１３】
前記第１のシリアルＤＡＣは、
入力されたデジタル信号の各ビットの値に応じて、出力端を、第１の電位端子又は第２の電位端子との接続に切り替える切替スイッチと、
前記切替スイッチの前記出力端と前記第１電位端子間に接続された第１の容量と、
前記切替スイッチの前記出力端に一端が接続された第１のスイッチと、
前記第１のスイッチの他端と前記第１電位端子間に接続された第２の容量と、
前記第２の容量の端子間に接続される第２のスイッチと、
を備え、
前記第２のシリアルＤＡＣは、
前記切替スイッチの前記出力端に一端が接続された第３のスイッチと、
前記第１のスイッチの他端と前記第１電位端子間に接続された第３の容量と、
前記第２の容量の端子間に接続される第４のスイッチと、
を備えている、ことを特徴とする請求項１１記載のデジタルアナログ変換回路。
【請求項１４】
請求項９乃至１３のいずれか一に記載のデジタルアナログ変換回路を含むデータドライバ。
【請求項１５】
シリアルパラレル変換及びラッチ回路と、
参照電圧発生回路と、
デジタルアナログ変換回路と、
出力切替回路と、
前記各回路に必要な制御信号を生成する制御信号発生回路と、
を備え、
前記シリアルパラレル変換及びラッチ回路は、入力デジタルデータ信号と前記制御信号発生回路からの制御信号とを入力し、シリアル化されているデータ信号を出力数に対応してパラレル変換し、ビット単位でラッチし、該ラッチしたデータ信号をビット単位に、前記デジタルアナログ変換回路へ出力し、
前記デジタルアナログ変換回路は、第１及び第２極性にそれぞれ対応するデジタルアナログ変換回路を備え、
前記第１極性側のデジタルアナログ変換回路は、
前記参照電圧発生回路で生成された第１、第２の参照電圧をそれぞれ入力し、前記シリアルパラレル変換及びラッチ回路よりビット単位で順次出力されるデータ信号に応じて第１極性側の電圧信号を変換出力し、
前記第２極性側のデジタルアナログ変換回路は、
前記参照電圧発生回路で生成された第３、第４の参照電圧を入力し、前記シリアルパラレル変換及びラッチ回路よりビット単位で順次出力されるデータ信号に応じて第２極性側の電圧信号を変換出力し、
前記出力切替回路は、前記制御信号発生回路からの制御信号に基づき、前記デジタルアナログ変換回路より出力される前記第１極性側の電圧信号と前記第２極性側の電圧信号を、所定のタイミングにて第１、第２のドライバ出力端子に切替出力し、
前記第１極性側のデジタルアナログ変換回路と前記第２極性側のデジタルアナログ変換回路は、それぞれ、請求項９乃至１３のいずれか一に記載のデジタルアナログ変換回路を含み、
前記第１極性側のデジタルアナログ変換回路の前記第１と第２の電位端子には前記第１と第２の参照電圧が供給され、
前記第２極性側のデジタルアナログ変換回路の前記第１、第２の電位端子には前記第３と第４の参照電圧が供給される、データドライバ。
【請求項１６】
請求項１４又は１５記載のデータドライバを備えた表示装置。
【請求項１７】
一方がデジタルアナログ変換を行うとき、他方は変換したアナログ電圧を保持する動作を、交互に切替えて行う、第１及び第２のＤＡＣ（デジタルアナログ変換器）と、
一方の差動回路が、その反転入力端にデジタルアナログ変換装置の出力端子が帰還接続されたボルテージフォロワ構成のとき、他方の差動回路の反転入力端と非反転入力端には同相信号が入力されるように切替制御される、第１及び第２の差動回路を含む増幅回路と、
を備え、
一方の差動回路がボルテージフォロワ構成のとき、前記一方の差動回路の非反転入力端には一方のＤＡＣより変換済みのアナログ電圧が入力され、反転入力端と非反転入力端に同相信号が入力される他方の差動回路に対応する他方のＤＡＣではデジタルアナログ変換が行われる、ことを特徴とするデジタルアナログ変換装置。
【請求項１８】
前記一方の差動回路がボルテージフォロワ構成のとき、デジタルアナログ変換が行われる前記他方のＤＡＣの出力信号が、前記同相信号として、前記他方の差動回路の反転入力端と非反転入力端に共通に入力される、ことを特徴とする請求項１７記載のデジタルアナログ変換装置。
【請求項１９】
一方が入力信号のサンプリング動作を行うとき、他方はサンプリングされた信号をホールドする動作を、交互に切替えて行う、第１及び第２のサンプル・ホールド回路と、
一方の差動回路が、その反転入力端に増幅器の出力端子が帰還接続されたボルテージフォロワ構成のとき、他方の差動回路の反転入力端と非反転入力端には同相信号が入力されるように切替制御される、第１及び第２の差動回路と、
を備え、
一方の差動回路がボルテージフォロワ構成のとき、前記一方の差動回路の非反転入力端には一方のサンプル・ホールド回路でホールドされた信号が入力され、反転入力端と非反転入力端に同相信号が入力される他方の差動回路に対応する他方のサンプル・ホールド回路ではサンプリング動作が行われる、ことを特徴とする増幅装置。
【請求項２０】
前記一方の差動回路がボルテージフォロワ構成のとき、サンプリング動作が行われる前記他方のサンプル・ホールド回路の出力信号が、前記同相信号として、前記他方の差動回路の反転入力端と非反転入力端に共通に入力される、ことを特徴とする請求項１９記載の増幅装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
本発明の１つのアスペクト（側面）に係る増幅回路は、第１及び第２の差動段と、
前記第１及び第２の差動段の出力信号を受け、増幅回路の出力端子を充電又は放電駆動する増幅段と、を備え、
前記第１の差動段の入力対の第１の入力は、第１の信号を受け、
前記第２の差動段の入力対の第１の入力は、第２の信号を受け、
前記第１の差動段の入力対の第２入力には、前記第１の信号又は前記出力端子からの帰還信号が切替入力され、
前記第２の差動段の入力対の第２入力には、前記第２の信号又は前記出力端子からの帰還信号が切替入力される、ことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
本発明に係る増幅回路において、前記第１の差動段の入力対の前記第１及び第２の入力に、前記第１の信号と前記出力端子からの帰還信号とがそれぞれ入力されるとき、前記第２の差動段の前記第１及び第２の入力には前記第２の信号が共通に入力される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
本発明に係る増幅回路において、前記第２の差動段の入力対の前記第１及び第２の入力に、前記第２の信号と前記出力端子からの帰還信号とがそれぞれ入力されるとき、前記第１の差動段の前記第１及び第２の入力には前記第１の信号が共通に入力される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
本発明に係る増幅回路において、前記第１の差動段の入力対の第２入力に前記出力端子からの帰還信号が入力されるとき、前記第２の差動段の入力対の第２入力には前記第２の信号が入力され、前記第２の差動段の入力対の第２入力に前記出力端子からの帰還信号が入力されるとき、前記第１の差動段の入力対の第２入力には前記第１の信号が入力される構成としてもよい。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
本発明に係る増幅回路において、前記第１の差動段の入力対の第２入力と前記出力端子に挿入されたスイッチと、前記第１の差動段の入力対の第１の入力と第２入力間に挿入されたスイッチと、前記第２の差動段の入力対の第２入力と前記出力端子に挿入されたスイッチと、前記第２の差動段の入力対の第１の入力と第２入力間に挿入されたスイッチと、を備えている。