【手続補正書】
【提出日】平成22年8月20日(2010.8.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎ×ｎ画素で構成される矩形画像の複数を入力してｎ×ｎ×ｍ画素を１ラインとするライン単位の画像データを出力する画像処理装置であって、
１ラインをｎ×ｎ×ｍ画素とするｎライン分の画素データを記憶可能な記憶手段と、
前記記憶手段に前記矩形画像を書き込むための書き込みアドレス、及び前記記憶手段からライン単位の画像データを読み出すための読み出しアドレスを生成するアドレス生成手段と、
ｎ×ｍ個の矩形画像が前記記憶手段に書き込まれる度に、前記書き込みアドレスの生成方式を第１の書き込みアドレス生成方式と第２の書き込みアドレス生成方式とで切替え、ｎライン分の画像データを前記記憶手段から読み出す度に、前記読み出しアドレスの生成方式を第１の読み出しアドレス生成方式と第２の読み出しアドレス生成方式とで切替える切替え手段と、
前記第１の書き込みアドレス生成方式に基づいて前記記憶手段への矩形画像の書き込みを行った後に、前記第１の読み出しアドレス生成方式に基づいて前記記憶手段からライン単位の画像データの読み出しを行うとともに、前記第２の書き込みアドレス生成方式に基づいて前記記憶手段への矩形画像の書き込みを行った後に前記第２の読み出しアドレス生成方式に基づいて前記記憶手段からライン単位の画像データの読み出しを行うよう前記記憶手段を制御する制御手段と、
を有することを特徴とする画像処理装置。
【請求項２】
前記制御手段は、前記第１の読み出しアドレス生成方式に基づいて１ライン以上でｎライン未満の画像データを前記記憶手段から読み出したことに応じて、当該画像データが読み出された領域への前記第２の書き込みアドレス生成方式に基づく矩形画像の書き込みを開始させ、前記第２の読み出しアドレス生成方式に基づいて１ライン以上でｎライン未満の画像データを前記記憶手段から読み出したことに応じて、当該画像データが読み出された領域へ前記第１の書き込みアドレス生成方式に基づく矩形画像の書き込みを開始させることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記制御手段は、前記第１の読み出しアドレス生成方式に基づいて１ライン分の画像データを前記記憶手段から読み出したことに応じて、当該画像データが読み出された領域への前記第２の書き込みアドレス生成方式に基づく矩形画像の書き込みを開始させ、前記第２の読み出しアドレス生成方式に基づいて１ライン分の画像データを前記記憶手段から読み出したことに応じて、当該画像データが読み出された領域へ前記第１の書き込みアドレス生成方式に基づく矩形画像の書き込みを開始させることを特徴とする請求項１又は２に記載の画像処理装置。
【請求項４】
前記第１の書き込みアドレス生成方式は、前記矩形画像をｎ画素ずつ各々異なるラインに書き込むためのアドレスを生成する方式であり、
前記第１の読み出しアドレス生成方式は、特定のラインに格納されるｎ×ｎ×ｍ画素の画像データをライン単位の画像データとして読み出すためのアドレスを生成する方式であり、
前記第２の書き込みアドレス生成方式は、前記矩形画像を同一ラインに書き込むためのアドレスを生成する方式であり、
前記第２の読み出しアドレス生成方式は、前記ｎラインに含まれる各ラインからｎ×ｍ画素の画像データをライン単位の画像データとして読み出すためのアドレスを生成する方式であることを特徴とする請求項１乃至３のいずれか１項に記載の画像処理装置。
【請求項５】
前記制御手段は、前記１ライン分の画像データを読み出した後、その読み出した画像データの領域に、次に入力される矩形画像を記憶することを特徴とする請求項１乃至４のいずれか１項に記載の画像処理装置。
【請求項６】
ｎ×ｎ画素で構成される矩形画像の複数を入力してｎ×ｎ×ｍ画素を１ラインとするライン単位の画像データを出力する画像処理装置であって、
１ラインをｎ×ｎ×ｍ画素とするｎライン分の画素データを記憶可能な記憶手段と、
前記記憶手段に前記矩形画像を書き込むための書き込みアドレス、及び前記記憶手段からライン単位の画像データを読み出すための読み出しアドレスを生成するアドレス生成手段と、
ｎ×ｍ個の矩形画像が前記記憶手段に書き込まれる度に、前記書き込みアドレスの生成方式を前記矩形画像をｎ画素ずつ各々異なるラインに書き込むための第１の書き込みアドレス生成方式と前記矩形画像を同一ラインに書き込むための第２の書き込みアドレス生成方式とで切替え、ｎライン分の画像データを前記記憶手段から読み出す度に、前記読み出しアドレスの生成方式を特定のラインに格納されるｎ×ｎ×ｍ画素の画像データをライン単位の画像データとして読み出すための第１の読み出しアドレス生成方式と前記ｎラインに含まれる各ラインからｎ×ｍ画素の画像データをライン単位の画像データとして読み出すための第２の読み出しアドレス生成方式とで切替える切替え手段と、
前記第１の書き込みアドレス生成方式に基づいて前記記憶手段への矩形画像の書き込みを行った後に、前記第１の読み出しアドレス生成方式に基づいて前記記憶手段からライン単位の画像データの読み出しを行うとともに、前記第２の書き込みアドレス生成方式に基づいて前記記憶手段への矩形画像の書き込みを行った後に前記第２の読み出しアドレス生成方式に基づいて前記記憶手段からライン単位の画像データの読み出しを行うよう前記記憶手段を制御する制御手段と、
を有することを特徴とする画像処理装置。
【請求項７】
１ラインをｎ×ｎ×ｍ画素とするｎライン分の画素データを記憶可能な記憶手段を有し、ｎ×ｎ画素で構成される矩形画像の複数を入力してｎ×ｎ×ｍ画素を１ラインとするライン単位の画像データを出力する画像処理装置における画像処理方法であって、
前記メモリに前記矩形画像を書き込むための書き込みアドレス、及び前記記憶手段からライン単位の画像データを読み出すための読み出しアドレスを生成する生成工程と、
ｎ×ｍ個の矩形画像が前記メモリに書き込まれる度に前記書き込みアドレスの生成方式を第１の書き込みアドレス生成方式と第２の書き込みアドレス生成方式とで切替え、ｎライン分の画像データを前記メモリから読み出す度に前記読み出しアドレスの生成方式を第１の読み出しアドレス生成方式と第２の読み出しアドレス生成方式とで切替える切替え工程と、
前記第１の書き込みアドレス生成方式に基づいて前記メモリへの矩形画像の書き込みを行った後に、前記第１の読み出しアドレス生成方式に基づいて前記メモリからライン単位の画像データの読み出しを行うとともに、前記第２の書き込みアドレス生成方式に基づいて前記メモリへの矩形画像の書き込みを行った後に、前記第２の読み出しアドレス生成方式に基づいて前記メモリからライン単位の画像データの読み出しを行うよう前記メモリを制御する制御工程と、
を有することを特徴とする画像処理方法。
【請求項８】
前記制御工程は、前記第１の読み出しアドレス生成方式に基づいて１ライン以上でｎライン未満の画像データを前記メモリから読み出したことに応じて、該画像データが読み出された領域への前記第２の書き込みアドレス生成方式に基づく矩形画像の書き込みを開始させ、前記第２の読み出しアドレス生成方式に基づいて１ライン以上でｎライン未満の画像データを前記メモリから読み出したことに応じて、該画像データが読み出された領域へ前記第１の書き込みアドレス生成方式に基づく矩形画像の書き込みを開始させることを特徴とする請求項７に記載の画像処理方法。
【請求項９】
前記制御工程は、前記第１の読み出しアドレス生成方式に基づいて１ライン分の画像データを前記メモリから読み出したことに応じて、該画像データが読み出された領域への前記第２の書き込みアドレス生成方式に基づく矩形画像の書き込みを開始させ、前記第２の読み出しアドレス生成方式に基づいて１ライン分の画像データを前記メモリから読み出したことに応じて、該画像データが読み出された領域へ前記第１の書き込みアドレス生成方式に基づく矩形画像の書き込みを開始させることを特徴とする請求項７又は８に記載の画像処理方法。
【請求項１０】
前記第１の書き込みアドレス生成方式は、前記矩形画像をｎ画素ずつ各々異なるラインに書き込むためのアドレスを生成する方式であり、
前記第１の読み出しアドレス生成方式は、特定のラインに格納されるｎ×ｎ×ｍ画素の画像データをライン単位の画像データとして読み出すためのアドレスを生成する方式であり、
前記第２の書き込みアドレス生成方式は、前記矩形画像を同一ラインに書き込むためのアドレスを生成する方式であり、
前記第２の読み出しアドレス生成方式は、前記ｎラインに含まれる各ラインからｎ×ｍ画素の画像データをライン単位の画像データとして読み出すためのアドレスを生成する方式であることを特徴とする請求項７乃至９のいずれか１項に記載の画像処理方法。
【請求項１１】
前記制御工程は、前記１ライン分の画像データを読み出した後、その読み出した画像データの領域に、次に入力される矩形画像を記憶することを特徴とする請求項７乃至１０のいずれか１項に記載の画像処理方法。
【請求項１２】
１ラインをｎ×ｎ×ｍ画素とするｎライン分の画素データを記憶可能な記憶手段を有し、ｎ×ｎ画素で構成される矩形画像の複数を入力してｎ×ｎ×ｍ画素を１ラインとするライン単位の画像データを出力する画像処理装置における画像処理方法であって、
前記メモリに前記矩形画像を書き込むための書き込みアドレス、及び前記記憶手段からライン単位の画像データを読み出すための読み出しアドレスを生成する生成工程と、
ｎ×ｍ個の矩形画像が前記メモリに書き込まれる度に前記書き込みアドレスの生成方式を前記矩形画像をｎ画素ずつ各々異なるラインに書き込むための第１の書き込みアドレス生成方式と前記矩形画像を同一ラインに書き込むための第２の書き込みアドレス生成方式とで切替え、ｎライン分の画像データを前記メモリから読み出す度に前記読み出しアドレスの生成方式を前記読み出しアドレスの生成方式を特定のラインに格納されるｎ×ｎ×ｍ画素の画像データをライン単位の画像データとして読み出すための第１の読み出しアドレス生成方式と前記ｎラインに含まれる各ラインからｎ×ｍ画素の画像データをライン単位の画像データとして読み出すための第２の読み出しアドレス生成方式とで切替える切替え工程と、
前記第１の書き込みアドレス生成方式に基づいて前記メモリへの矩形画像の書き込みを行った後に、前記第１の読み出しアドレス生成方式に基づいて前記メモリからライン単位の画像データの読み出しを行うとともに、前記第２の書き込みアドレス生成方式に基づいて前記メモリへの矩形画像の書き込みを行った後に、前記第２の読み出しアドレス生成方式に基づいて前記メモリからライン単位の画像データの読み出しを行うよう前記メモリを制御する制御工程と、
を有することを特徴とする画像処理方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
上記目的を達成するために本発明の一態様に係る画像処理装置は以下のような構成を備える。即ち、
ｎ×ｎ画素で構成される矩形画像の複数を入力してｎ×ｎ×ｍ画素を１ラインとするライン単位の画像データを出力する画像処理装置であって、
１ラインをｎ×ｎ×ｍ画素とするｎライン分の画素データを記憶可能な記憶手段と、
前記記憶手段に前記矩形画像を書き込むための書き込みアドレス、及び前記記憶手段からライン単位の画像データを読み出すための読み出しアドレスを生成するアドレス生成手段と、
ｎ×ｍ個の矩形画像が前記記憶手段に書き込まれる度に、前記書き込みアドレスの生成方式を第１の書き込みアドレス生成方式と第２の書き込みアドレス生成方式とで切替え、ｎライン分の画像データを前記記憶手段から読み出す度に、前記読み出しアドレスの生成方式を第１の読み出しアドレス生成方式と第２の読み出しアドレス生成方式とで切替える切替え手段と、
前記第１の書き込みアドレス生成方式に基づいて前記記憶手段への矩形画像の書き込みを行った後に、前記第１の読み出しアドレス生成方式に基づいて前記記憶手段からライン単位の画像データの読み出しを行うとともに、前記第２の書き込みアドレス生成方式に基づいて前記記憶手段への矩形画像の書き込みを行った後に前記第２の読み出しアドレス生成方式に基づいて前記記憶手段からライン単位の画像データの読み出しを行うよう前記記憶手段を制御する制御手段と、を有することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
上記目的を達成するために本発明の一態様に係る画像処理方法は以下のような工程を備える。即ち、
１ラインをｎ×ｎ×ｍ画素とするｎライン分の画素データを記憶可能な記憶手段を有し、ｎ×ｎ画素で構成される矩形画像の複数を入力してｎ×ｎ×ｍ画素を１ラインとするライン単位の画像データを出力する画像処理装置における画像処理方法であって、
前記メモリに前記矩形画像を書き込むための書き込みアドレス、及び前記記憶手段からライン単位の画像データを読み出すための読み出しアドレスを生成する生成工程と、
ｎ×ｍ個の矩形画像が前記メモリに書き込まれる度に前記書き込みアドレスの生成方式を第１の書き込みアドレス生成方式と第２の書き込みアドレス生成方式とで切替え、ｎライン分の画像データを前記メモリから読み出す度に前記読み出しアドレスの生成方式を第１の読み出しアドレス生成方式と第２の読み出しアドレス生成方式とで切替える切替え工程と、
前記第１の書き込みアドレス生成方式に基づいて前記メモリへの矩形画像の書き込みを行った後に、前記第１の読み出しアドレス生成方式に基づいて前記メモリからライン単位の画像データの読み出しを行うとともに、前記第２の書き込みアドレス生成方式に基づいて前記メモリへの矩形画像の書き込みを行った後に、前記第２の読み出しアドレス生成方式に基づいて前記メモリからライン単位の画像データの読み出しを行うよう前記メモリを制御する制御工程と、を有することを特徴とする。