Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成22年2月2日(2010.2.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
原稿の画像を読み取る読取部と、原稿に関係する識別情報が記載された記録媒体から画像を読み取る第２読取部と、原稿画像を処理するための制御部とを備え、制御部は、読取部および第２読取部を動作させ、読み取った原稿画像のファイルを保存するとき、記録媒体の画像から得られた識別情報に基づいてファイル名を付与するとともに、識別情報に基づいてファイルの保存先を決めることを特徴とする画像処理装置。
【請求項２】
第２読取部が複数の記録媒体の画像を読み取ったとき、制御部は、複数の原稿画像のファイルを作成し、ファイル毎に各記録媒体の識別情報に応じたファイル名を付けることを特徴とする請求項１記載の画像処理装置。
【請求項３】
第２読取部が複数の記録媒体の画像を読み取ったとき、制御部は、複数の原稿画像のファイルを作成し、ファイル毎に各記録媒体の識別情報に応じた保存先にファイルを保存することを特徴とする請求項１記載の画像処理装置。
【請求項４】
保存先は、装置内の記憶部あるいは装置外の記憶部とされたことを特徴とする請求項１〜３のいずれかに記載の画像処理装置。
【請求項５】
制御部は、原稿画像に固有の情報をファイル名に含めることを特徴とする請求項１〜４のいずれかに記載の画像処理装置。
【請求項６】
ファイル名は操作部から修正可能なことを特徴とする請求項１〜５のいずれかに記載の画像処理装置。
【請求項７】
制御部は、識別情報に基づいて、保存している原稿画像のファイルを検索することを特徴とする請求項１〜６のいずれかに記載の画像処理装置。
【請求項８】
制御部は、ＯＣＲ処理により記録媒体の画像から識別情報を取得することを特徴とする請求項１〜７のいずれかに記載の画像処理装置。
【請求項９】
読取部および第２読取部は、同時に読み取り動作を行うことを特徴とする請求項１〜８のいずれかに記載の画像処理装置。
【請求項１０】
原稿に関係する識別情報が記載された記録媒体から画像を読み取る読取部と、読み取られた画像を処理するための制御部とを備え、読取部が複数の記録媒体の画像を読み取ったとき、制御部は、原稿画像のファイルの保存に際し、複数の原稿画像のファイルを作成し、ファイル毎に各記録媒体の識別情報に基づいてファイル名を付与するとともに、識別情報に応じた保存先にファイルを保存することを特徴とする画像処理装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明によると、読み取った原稿画像の内容を推測できるファイル名を付けて、保存す
ることができるので、ファイル名のリストを見るだけで目的のファイルを見つけ出すこと
が可能となる。また、識別情報に基づいて保存先を決めることにより、関連するファイル
を集積することができ、ファイルの整理、管理が行いやすくなる。例えば、会社毎にファイルすることにより、必要なときに原稿画像の内容を確認しやすくなる。
【手続補正書】
【提出日】平成22年6月9日(2010.6.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の表面と、前記第１の表面に突設され、各々の突起の周囲が前記第１の表面に囲まれている複数の突起とを備えた基板と、
前記複数の突起の上面を被覆するとともに、前記複数の上面から側方に向かって延びて互いに連接している第１のＩＩＩ族窒素化合物層と、
前記第１の表面を被覆する第２のＩＩＩ族窒素化合物層と、
を具備し、前記第２のＩＩＩ族窒素化合物層の厚さは前記突起の高さ未満であることを特徴とするＩＩＩ族窒素化合物半導体発光ダイオード。
【請求項２】
前記第１のＩＩＩ族窒素化合物層上に順に設けられているＮ型半導体材料層と、アクティブ層と、Ｐ型半導体材料層とをさらに備えたことを特徴とする請求項１に記載のＩＩＩ族窒素化合物半導体発光ダイオード。
【請求項３】
前記基板がサファイヤであり、前記第１の表面がサファイヤのＣ面であって、前記Ｃ面が（０００１）面であることを特徴とする請求項１に記載のＩＩＩ族窒素化合物半導体発光ダイオード。
【請求項４】
前記複数の突起が（１１２０）、（１１２０）、（２１１０）、（２１１０）、（１２１０）および（１２１０）と平行する方向で、均等距離で配置されていることを特徴とする請求項１に記載のＩＩＩ族窒素化合物半導体発光ダイオード。
【請求項５】
第１の表面と、前記第１の表面に突設され、各々の突起の周囲が前記第１の表面に囲まれている複数の突起とを備えている基板を提供する工程と、
前記複数の突起の上面および前記第１の表面にＩＩＩ族窒素化合物を成長させる工程とを含み、
このうち前記ＩＩＩ族窒素化合物は前記複数の上面から側方に向かって延びて互いに連接しており、また前記第１の表面上の前記ＩＩＩ族窒素化合物の厚さは前記突起の高さ未満であることを特徴とするＩＩＩ族窒素化合物半導体発光ダイオードの製造方法。
【手続補正書】
【提出日】平成22年6月4日(2010.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の表面部半導体領域と、
第１導電型の深部半導体領域と、
表面部半導体領域と深部半導体領域を隔てている第２導電型の中間部半導体領域と、
表面部半導体領域から深部半導体領域に向けて中間部半導体領域内を伸びており、ゲート絶縁膜とそのゲート絶縁膜で被覆されているゲート電極を有しているトレンチゲートと、
表面部半導体領域と深部半導体領域の間に設けられている正孔蓄積層と、
一端がトレンチゲートの表面に接しているとともに、少なくとも一部が深部半導体領域内に突出している絶縁体の突出部と、を備えており、
前記トレンチゲートのゲート絶縁膜は、表面部半導体領域から深部半導体領域に向けて延びているとともに相互に対向している一対の側面と、一方の前記側面から他方の前記側面まで延びている底面を有しており、
前記突出部は、前記ゲート絶縁膜の底面の周縁部に接しており、
前記正孔蓄積層が前記突出部に接しているＩＧＢＴ。
【請求項２】
複数の突出部が前記ゲート絶縁膜の底面に接していることを特徴とする請求項１に記載のＩＧＢＴ。
【請求項３】
前記ゲート絶縁膜の底面に接している突出部と突出部の間に第２導電型の半導体領域が設けられており、その半導体領域がフローティングであることを特徴とする請求項２に記載のＩＧＢＴ。
【請求項４】
前記突出部は、前記ゲート絶縁膜の側面と平行な側面を有することを特徴とする請求項１〜３のいずれか一項に記載のＩＧＢＴ。
【請求項５】
表面部半導体領域と中間部半導体領域と深部半導体領域の半導体材料がシリコンであることを特徴とする請求項１〜４のいずれか一項に記載のＩＧＢＴ。
【請求項６】
前記突出部は、前記ゲート絶縁膜から突出する方向の厚みが、前記ゲート絶縁膜の厚みよりも厚いことを特徴とする請求項１〜５のいずれか一項に記載のＩＧＢＴ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ＩＧＢＴ
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
即ち、本明細書で開示される半導体装置は、第１導電型の表面部半導体領域と、第１導電型の深部半導体領域と、表面部半導体領域と深部半導体領域を隔てている第２導電型の中間部半導体領域と、トレンチゲートと、表面部半導体領域と深部半導体領域の間に設けられている正孔蓄積層と、絶縁体の突出部を備えている。トレンチゲートは、表面部半導体領域から深部半導体領域に向けて中間部半導体領域内を伸びている。トレンチゲートは、中間部半導体領域を貫通して深部半導体領域内に侵入してもよいし、侵入しなくてもよい。トレンチゲートが中間部半導体領域を貫通していない場合は、後述するように、突出部による第２の反転層を利用してキャリアを流すことが可能である。トレンチゲートは、ゲート絶縁膜と、そのゲート絶縁膜で被覆されているゲート電極を有している。トレンチゲートのゲート絶縁膜は、表面部半導体領域から深部半導体領域に向けて延びているとともに相互に対向している一対の側面と、一方の前記側面から他方の前記側面まで延びている底面を有している。突出部は、一端がトレンチゲートの表面に接しているとともに、少なくとも一部が深部半導体領域内に突出している。突出部はさらに、ゲート絶縁膜の底面の周縁部に接している。正孔蓄積層が突出部に接している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】削除
【補正の内容】
【手続補正書】
【提出日】平成22年8月6日(2010.8.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
前記第１のリッジストライプ部及び第２のリッジストライプ部は、前記半導体基板における前記各リッジストライプ部が延びる方向に対して垂直な幅方向の中心線に対して対称に形成されていることを特徴とする請求項１又は２に記載の半導体レーザ装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明は、前記従来の問題を解決し、活性層の結晶欠陥の発生を抑制すると共に、発光点に加わる応力の非対称性を改善し、信頼性の低下防止と偏光特性を向上できるようにすることを目的とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、第１又は第２の半導体レーザ装置において、第１のリッジストライプ部及び第２のリッジストライプ部は、半導体基板における各リッジストライプ部が延びる方向に対して垂直な幅方向の中心線に対して対称に形成されていることが好ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
ｐ型クラッド層２４における第２のリッジ部の両側面上及び両側方には、厚さが２００ｎｍのＳｉＮｘからなる電流ブロック層１５Ａが形成されている。電流ブロック層１５Ａの上の分離溝３に対して反対側の領域にのみ、厚さが５０ｎｍのＺｒＯ２からなる歪緩和層１５Ｂが形成されている。すなわち、第１の実施形態の赤外レーザ部２においては、第２のリッジ部の外側にのみ歪緩和層１５Ｂが形成されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
これに対し、歪緩和層１５Ｂの膜厚ｄ２が１０ｎｍ≦ｄ２≦３００ｎｍであり、且つ、電流ブロック層１５Ａの膜厚ｄ１が１００ｎｍ≦ｄ１≦４５０ｎｍである場合は、チップの反り量が低減して、信頼性が大幅に向上することが分かる。なお、図４においては、電流ブロック層１５Ａに窒化シリコン（ＳｉＮｘ）を用い、歪緩和層１５Ｂに酸化ジルコニウム（ＺｒＯ２）を用いた場合を示したが、本発明はこの組み合わせに限られず、例えば上述したＴｂ＜Ｔｃ＜Ｔｓの関係を満たす限りは、電流ブロック層１５Ａに酸化シリコン（ＳｉＯ２）、歪緩和層１５Ｂに窒化ジルコニウム（ＺｒＮ）を用いる構成、また、電流ブロック層１５Ａに窒化シリコン（ＳｉＮｘ）、歪緩和層１５Ｂに酸化アルミニウム（Ａｌ２Ｏ３）を用いる構成、また、電流ブロック層１５Ａに水素化アモルファスシリコン（α−Ｓｉ）、歪緩和層１５Ｂに酸化アルミニウム（Ａｌ２Ｏ３）を用いる構成であっても、同様の効果を得られることを確認している。参考までに、各材料の熱膨張係数を［表１］に示す。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
次に、図６（ａ）に示すように、第１エピタキシャル層及び第２エピタキシャル層が形成された基板１０をＭＯＣＶＤ反応炉から取り出す。その後、リソグラフィ法により、赤外レーザ部２を覆う第２のレジストパターン２７を形成し、形成した第２のレジストパターン２７をマスクとして、Ｈ２ＳＯ４又はＨＣｌを主成分とするエッチング液を用いたウェットエッチングを行うことにより、第２エピタキシャル層における赤外レーザ部２を除く部分を除去する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
なお、第３の実施形態においては、赤外レーザ部２のリッジ部の両側に厚さが均一な５０ｎｍのＺｒＯ２からなる歪緩和層２１５Ｂを形成する場合を説明したが、赤外レーザ部２には、第２のリッジ部の外側（分離溝３の反対側）により強い応力が掛かるため、歪緩和層２１５Ｂの膜厚を第２のリッジ部の内側（分離溝３に面する側）と外側とで変化させることが好ましい。例えば、外側の膜厚を例えば６０ｎｍと内側よりも厚くすると、チップに対する応力の左右非対称性をさらに改善することができ、偏光特性の向上に効果がある。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
なお、第６の実施形態においては、赤外レーザ部２のリッジ部の両側に厚さが均一な５０ｎｍのＺｒＯ２からなる歪緩和層５１５Ｂを形成する場合を説明したが、赤外レーザ部２には、第２のリッジ部の外側（分離溝３の反対側）により強い応力が掛かるため、歪緩和層５１５Ｂの膜厚を第２のリッジ部の内側（分離溝３に面する側）と外側とで変化させることが好ましい。例えば、外側の膜厚を例えば６０ｎｍと内側よりも厚くすると、チップに対する応力の左右非対称性をさらに改善することができ、偏光特性の向上に効果がある。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１２１
【補正方法】変更
【補正の内容】
【０１２１】
【図１】本発明の第１の実施形態に係る半導体レーザ装置を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体レーザ装置の通電試験による通電時間と電流変化率との関係を従来例と共に示したグラフである。
【図３】（ａ）は本発明の第１の実施形態に係る半導体レーザ装置における発光点のチップ上の位置と偏光比との関係を従来例と共に示したグラフである。（ｂ）は本発明の第１の実施形態に係る半導体レーザ装置における発光点のチップ上の位置と偏光角との関係を従来例と共に示したグラフである。
【図４】本発明の第１の実施形態に係る半導体レーザ装置の電流ブロック層の膜厚とチップの反り量及び信頼性との関係を示すグラフである。
【図５】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体レーザ装置の製造方法を示す工程順の断面図である。
【図６】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体レーザ装置の製造方法を示す工程順の断面図である。
【図７】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体レーザ装置の製造方法を示す工程順の断面図である。
【図８】本発明の第２の実施形態に係る半導体レーザ装置を示す断面図である。
【図９】本発明の第３の実施形態に係る半導体レーザ装置を示す断面図である。
【図１０】本発明の第４の実施形態に係る半導体レーザ装置を示す断面図である。
【図１１】本発明の第５の実施形態に係る半導体レーザ装置を示す断面図である。
【図１２】本発明の第６の実施形態に係る半導体レーザ装置を示す断面図である。
【手続補正書】
【提出日】平成22年8月3日(2010.8.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
中継装置を介して通信装置と情報の送受信を行うサーバであって、
前記通信装置との間で通信を行う時刻と、当該時刻において前記通信装置との間で行う通信の内容と、を特定するタイムスロット情報を記憶する記憶部と、
制御部と、を備え、
前記制御部は、
前記タイムスロット情報で特定される通信の内容が、前記通信装置に対して情報を送信する処理であって、前記通信装置に対して送信する情報がない場合には、前記中継装置に対して、前記通信装置からの接続を中継しないように指示を出すこと、
を特徴とするサーバ。
【請求項２】
請求項１に記載のサーバであって、
前記制御部は、
時刻を計測し、計測した時刻が、前記タイムスロット情報で特定される時刻よりも予め定められた時間前になった場合に、前記通信装置に対して送信する情報があるか否かを判断すること、
を特徴とするサーバ。
【請求項３】
請求項１又は２に記載のサーバであって、
前記記憶部には、前記通信装置に対して送信する情報があるか否かを特定する送信情報が記憶されており、
前記制御部は、
前記送信情報により、前記通信装置に対して送信する情報があるか否かを判断すること、
を特徴とするサーバ。
【請求項４】
請求項３に記載のサーバであって、
前記制御部は、
前記通信装置に対して送信する情報を生成する処理を行い、当該情報を生成した際に、前記送信情報に、前記通信装置に対して送信する情報があることを特定する情報を格納すること、
を特徴とするサーバ。
【請求項５】
中継装置を介してサーバに接続する通信装置であって、
前記サーバとの間で通信を行う時刻と、当該時刻において前記サーバとの間で行う通信の内容と、を特定するタイムスロット情報を記憶する記憶部と、
制御部と、を備え、
前記制御部は、
前記タイムスロット情報で特定される通信の内容が、前記サーバから情報を受信する処理であって、前記中継装置に接続できなかった場合には、前記サーバに受信する情報がなかったものとして、前記サーバから情報を受信する処理を終了すること、
を特徴とする通信装置。
【請求項６】
請求項５に記載の通信装置であって、
前記制御部は、
前記中継装置に接続できなかった理由が、前記中継装置における認証エラーである場合に、前記サーバに受信する情報がなかったものとして、前記サーバから情報を受信する処理を終了すること、
を特徴とする通信装置。
【請求項７】
請求項５又は６に記載の通信装置であって、
前記制御部は、
前記タイムスロット情報で特定されていない通信処理を行う際に、前記中継装置に接続できなかった場合には、前記サーバより情報を受信する処理を行う時刻として前記タイムスロット情報に特定されている時刻以外の時刻において、前記タイムスロット情報で特定されていない通信処理を行うこと、
を特徴とする通信装置。
【請求項８】
請求項７に記載の通信装置であって、
前記制御部は、
前記タイムスロット情報で特定されていない通信処理を行う際に、前記中継装置に接続できなかった場合には、前記サーバより情報を受信する処理を行う時刻として前記タイムスロット情報に特定されている時刻以外の時刻において、最も早く訪れる時刻において、前記タイムスロット情報で特定されていない通信処理を行うこと、
を特徴とする通信装置。
【請求項９】
中継装置を介してサーバに接続する通信装置であって、
前記サーバとの間で通信を行う時刻と、当該時刻において前記サーバとの間で行う通信の内容と、を特定するタイムスロット情報を記憶する記憶部と、
制御部と、を備え、
前記制御部は、
前記タイムスロット情報で特定される通信の内容が、前記サーバから情報を受信する処理であって、前記中継装置に接続できなかった場合には、前記中継装置に対して前記サーバへの接続要求をリトライすることなく、前記サーバから情報を受信する処理を終了すること、
を特徴とする通信装置。
【請求項１０】
サーバと、通信装置と、が中継装置を介して情報の送受信を行う通信システムであって、
前記サーバは、
前記通信装置との間で通信を行う時刻と、当該時刻において前記通信装置との間で行う通信の内容と、を特定する第一のタイムスロット情報を記憶する記憶部と、
制御部と、を備え、
前記サーバの前記制御部は、
前記第一のタイムスロット情報で特定される通信の内容が、前記通信装置に対して情報を送信する処理であって、前記通信装置に対して送信する情報がない場合には、前記中継装置に対して、前記通信装置からの接続を中継しないように指示を出し、
前記通信装置は、
前記サーバとの間で通信を行う時刻と、当該時刻において前記サーバとの間で行う通信の内容と、を特定する第二のタイムスロット情報を記憶する記憶部と、
制御部と、を備え、
前記通信装置の前記制御部は、
前記第二のタイムスロット情報で特定される通信の内容が、前記サーバから情報を受信する処理であって、前記中継装置に接続できなかった場合には、前記サーバに受信する情報がなかったものとして、前記サーバから情報を受信する処理を終了すること、
を特徴とする通信システム。
【手続補正書】
【提出日】平成22年6月30日(2010.6.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の第１の面側にカソードが形成され、第２の面側にアノードが形成されたダイオードと、
前記半導体基板の上に形成されたトランジスタとを備え、
前記トランジスタは、
前記半導体基板側から順次形成された第１の窒化物半導体層及び該第１の半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を含む半導体層積層体と、
前記半導体層積層体の上又は上部に互いに間隔をおいて形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間に形成されたゲート電極とを有し、
前記ソース電極は、前記アノードと電気的に接続され、
前記ドレイン電極は、前記カソードと電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記カソードは、前記半導体基板の前記第１の面側に形成されたｎ型領域からなり、
前記アノードは、前記半導体基板の前記第２の面側に形成されたｐ型領域からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ｐ型領域は、前記半導体基板の側縁部から間隔をおいて形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記カソードは、前記半導体基板の前記第１の面側に形成されたｎ型領域からなり、
前記アノードは、前記半導体基板の前記第２の面側に形成されたショットキー電極からなることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記カソードは、前記半導体基板の前記第１の面側に形成されたｎ型領域からなり、
前記アノードは、前記半導体基板の前記第２の面側に形成されたショットキー電極及び互いに間隔をおいて形成された複数のｐ型領域からなることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記半導体基板の前記第２の面に形成された裏面電極をさらに備え、
前記トランジスタは、前記第１の面の上に形成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項７】
前記トランジスタは、前記第１の面の上に形成され、
前記ショットキー電極は、裏面電極であることを特徴とする請求項４又は５に記載の半導体装置。
【請求項８】
前記ｎ型領域と、前記半導体基板の前記主面との間に形成され、前記半導体層積層体に含まれるIII族元素の拡散を防止する拡散防止層をさらに備えていることを特徴とする請求項２〜５のいずれか１項に記載の半導体装置。
【請求項９】
前記半導体基板の前記第１の面に形成された裏面電極をさらに備え、
前記トランジスタは、前記第２の面の上に形成されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項１０】
前記ドレイン電極と前記カソードとを接続するドレインビアプラグと、
前記ソース電極と前記アノードとを接続するソースビアプラグとをさらに備えていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記半導体基板は、シリコン、炭化硅素又は窒化ガリウムからなることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
基板の上に形成された第１の窒化物半導体層及び該第１の窒化物半導体層の上に形成され、前記第１の窒化物半導体層と比べてバンドギャップが大きい第２の窒化物半導体層を含む半導体層積層体と、
前記半導体層積層体の上又は上部に互いに間隔をおいて形成されたカソード電極、ソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、
前記カソード電極と前記ソース電極との間に形成された第１のｐ型半導体層と、
前記第１のｐ型半導体層の上に形成されたアノード電極とを備え、
前記ソース電極と前記アノード電極とは電気的に接続され、
前記ドレイン電極と前記カソード電極とは電気的に接続されていることを特徴とする半導体装置。
【請求項１３】
前記ゲート電極と前記半導体層積層体との間に形成された第２のｐ型半導体層をさらに備えていることを特徴とする請求項１〜１２のいずれか１項に記載の半導体装置。
【請求項１４】
第１の面側にダイオードのカソードとなるｎ型領域を有し、前記ｎ型領域と前記第１の面との間に拡散防止層を有する半導体基板を準備する工程（ａ）と、
前記半導体基板の第２の面側にダイオードのアノードを形成する工程（ｂ）と、
前記半導体基板の前記第１の面の上に、前記第１の面と平行な方向に電子が走行するチャネル領域並びにソース電極、ドレイン電極及びゲート電極を有する窒化物トランジスタを形成する工程（ｃ）と、
前記ドレイン電極と前記ｎ型領域とを電気的に接続するドレインビアプラグを形成する工程（ｄ）と、
前記ソース電極と前記アノードとを電気的に接続する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項１５】
前記工程（ａ）は、
前記半導体基板の前記第１の面側にｎ型不純物を注入することにより前記ｎ型領域を形成する工程（ａ１）と、
前記ｎ型領域の上部に酸素イオンを注入した後、熱処理を行うことにより、前記ｎ型領域の上部に酸化膜からなる拡散防止層を形成する工程（ａ２）とを含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記工程（ａ）は、
下層基板の第１の面側にｎ型不純物を注入することにより前記ｎ型領域を形成する工程（ａ１）と、
前記工程（ａ１）よりも後に、下層基板の前記第１の面に第１の酸化膜を形成する工程（ａ２）と、
上層基板の第１の面側に第２の酸化膜を形成する工程（ａ３）と、
前記第１の酸化膜と前記第２の酸化膜とを貼り合わせることにより、前記拡散防止層を形成する工程（ａ４）とを含むことを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１７】
前記工程（ｂ）は、前記半導体基板の第２の面側にｐ型不純物を注入して前記アノードを形成する工程であることを特徴とする請求項１４〜１６のいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記アノードは、前記不純物拡散層よりも前に形成することを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記工程（ｂ）は、前記半導体基板の第２の面側にショットキー電極を形成する工程であることを特徴とする請求項１４〜１６のいずれか１項に記載の半導体装置の製造方法。
【請求項２０】
前記工程（ｅ）は、前記ソース電極と前記アノードとを電気的に接続するソースビアプラグを形成する工程であることを特徴とする請求項１４〜１９のいずれか１項に記載の半導体装置の製造方法。
【手続補正書】
【提出日】平成21年12月11日(2009.12.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１４
【補正方法】変更
【補正の内容】
【請求項１４】
基板の主面の一部を覆う配線を形成する工程と、
前記基板上に、前記配線を覆う第１の部分と、前記配線から露出した前記主面を覆う第２の部分とを有する絶縁膜を形成する工程と、
前記第２の部分の少なくとも一部を覆い、前記第１の部分の少なくとも一部を露出する第１のマスク層を形成する工程と、
等方性エッチングにより、前記第１のマスク層から露出した前記絶縁膜を除去する工程と、
前記絶縁膜を除去する工程の後に、前記基板上に設けられかつ前記配線と電気的に接続された素子と、前記基板との間に前記配線および前記絶縁膜の各々を挟む部分を有しかつ前記基板上において前記素子を囲む部材とを形成する工程と、
前記基板上の前記部材に囲まれた領域上に空洞が形成されるように前記部材上にキャップを形成する工程とを備えた、半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の半導体装置の製造方法は、以下の工程を有している。
基板の主面の一部を覆う配線が形成される。基板上に、配線を覆う第１の部分と、配線から露出した主面を覆う第２の部分とを有する絶縁膜が形成される。第２の部分の少なくとも一部を覆い、第１の部分の少なくとも一部を露出する第１のマスク層が形成される。等方性エッチングにより、第１のマスク層から露出した絶縁膜が除去される。絶縁膜を除去する工程の後に、基板上に設けられかつ配線と電気的に接続された素子と、基板との間に配線および絶縁膜の各々を挟む部分を有しかつ基板上において素子を囲む部材とが形成される。基板上の部材に囲まれた領域上に空洞が形成されるように部材上にキャップが形成される。
【手続補正書】
【提出日】平成22年7月29日(2010.7.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
本発明の焼結磁石製造装置の第３実施例３０を図４に示す。本実施例の焼結磁石製造装置３０は、第１実施例と同様の充填手段３１、焼結手段３３及び密閉容器３５を有する。配向手段３２は第２実施例と同様の構成を有する。但し、配向手段３２は、コイルの軸（図中の一点鎖線）が充填手段３１と焼結手段３３を結ぶ直線と平行な方向を向き且つその直線からずれるように配置されている。このように配向手段３２を配置することにより、充填手段３１及び焼結手段３３の位置は配向手段３２の磁界漏洩範囲５１から外れる。搬送手段３４は充填焼成容器を充填手段３１から配向手段３２を経て焼結手段３３まで、配向手段３２の位置に合わせて非直線状に搬送する。本実施例の焼結磁石製造装置３０の動作は、搬送手段３４の上記動作を除いて、第１実施例の焼結磁石製造装置１０の動作と同様である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
１０、２０、３０…焼結磁石製造装置
１１、２１、３１…充填手段
１１１…給粉手段
１１２…ならし手段
１１３…振動手段
１１４…タッピング手段
１２、２２、３２…配向手段
１２１、２２１…空芯コイル
１３、２３、３３…焼結手段
１４、２４、３４…搬送手段
１４１…主搬送ライン
１４２…副搬送ライン
１４３…中間点
１５、２５、３５…密閉容器
１５１…突出部
１５２…外壁
２４１…主搬送手段
２４２…副搬送手段
２６…外容器収容手段
２６１…充填焼成容器昇降機
２６２…ガイド
２６３…外容器ホルダ
５１…磁界漏洩範囲
５２…充填焼成容器
５３…外容器
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2009164177.tif 000001
【手続補正書】
【提出日】平成22年10月29日(2010.10.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上に第１の層間絶縁膜を形成する工程（ａ）と、
前記第１の層間絶縁膜に、配線溝を形成する工程（ｂ）と、
前記配線溝に、バリアメタル膜及び銅シード膜を順次形成した後に配線用銅めっき膜を埋め込む工程（ｃ）と、
前記配線溝からはみ出た部分の前記バリアメタル膜、銅シード膜及び配線用銅めっき膜を除去し、前記配線溝中に配線を形成する工程（ｄ）と、
前記配線上を覆うように、銅よりも酸化還元電位の大きい元素を含む合金層を形成する工程（ｅ）と、
前記合金層上を含む前記第１の層間絶縁膜上に、絶縁性バリア膜を形成する工程（ｆ）と、
前記絶縁性バリア膜上を覆うように、低誘電率膜からなる第２の層間絶縁膜を形成する工程（ｇ）とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記絶縁性バリア膜の膜厚は、前記第２の層間絶縁膜の膜厚に対して１０％以上で且つ２０％以下であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２において、
前記絶縁性バリア膜の膜厚は、２０ｎｍ以上で且つ３０ｎｍ以下であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか一つにおいて、
前記合金層は、酸素を含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一つにおいて、
前記絶縁性バリア膜は、酸素を含むことを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか一つにおいて、
前記絶縁性バリア膜は、ＳｉＣＯ膜であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか一つにおいて、
前記銅よりも酸化還元電位の大きい元素は、Ｓｉ、Ｍｎ、Ａｌ、Ｃｏ及びＮｉのうちの少なくとも１つであることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１〜７のいずれか一つにおいて、
前記銅よりも酸化還元電位の大きい元素はＳｉであり、
前記合金層を、ＳｉＨ4 ガス及びＮＨ3 ガスを用いるプラズマＣＶＤ法により形成する半導体装置の製造方法。
【請求項９】
請求項１〜６のいずれか一つにおいて、
前記工程（ｅ）は、
ＳｉＨ4 ガスを用いてプラズマＣＶＤ法による処理を行なう第１のステップと、
前記第１のステップの後に、ＮＨ3 ガスを用いてプラズマＣＶＤ法による処理を行なう第２のステップとを備えることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜６のいずれか一つにおいて、
前記銅よりも酸化還元電位の大きい元素はＭｎ又はＡｌであり、
前記合金層は、前記銅シード膜にＭｎ又はＡｌを添加したものを用いて形成されることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１〜６のいずれか一つにおいて、
前記銅よりも酸化還元電位の大きい元素はＣｏ又はＮｉであり、
前記合金層を、無電解めっき法により形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１〜１１のいずれか一つにおいて、
前記工程（ｅ）の後で且つ前記工程（ｆ）の前に、前記合金層に対して酸素プラズマ処理を行なうことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１〜１１のいずれか一つにおいて、
前記工程（ｅ）の後で且つ前記工程（ｆ）の前に、前記合金層に対して３００℃以下の温度によるアニール処理を行なうことを特徴とする半導体装置の製造方法。
【請求項１４】
半導体基板上に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜に埋め込まれ、バリアメタル膜及び銅を含む導電膜を有する配線と、
前記配線上を含む前記第１の層間絶縁膜上に形成された絶縁性バリア膜と、
前記絶縁性バリア膜上に形成され、低誘電率膜からなる第２の層間絶縁膜とを備え、
前記配線は、前記絶縁性バリア膜との間に前記導電膜を覆うように形成され且つ銅よりも酸化還元電位の大きい元素を含む合金層を有することを特徴とする半導体装置。
【請求項１５】
請求項１４において、
前記絶縁性バリア膜の膜厚は、前記第２の層間絶縁膜の膜厚に対して１０％以上で且つ２０％以下であることを特徴とする半導体装置。
【請求項１６】
請求項１４又は１５において、
前記絶縁性バリア膜の膜厚は、２０ｎｍ以上で且つ３０ｎｍ以下であることを特徴とする半導体装置。
【請求項１７】
請求項１４〜１６のいずれか一つにおいて、
前記合金層は、酸素を含むことを特徴とする半導体装置。
【請求項１８】
請求項１４〜１７のいずれか一つにおいて、
前記絶縁性バリア膜は、酸素を含むことを特徴とする半導体装置。
【請求項１９】
請求項１４〜１８のいずれか一つにおいて、
前記絶縁性バリア膜は、ＳｉＣＯ膜であることを特徴とする半導体装置。
【請求項２０】
請求項１４〜１９のいずれか一つにおいて、
前記銅よりも酸化還元電位の大きい元素は、Ｓｉ、Ｍｎ、Ａｌ、Ｃｏ及びＮｉのうちの少なくとも１つを含むことを特徴とする半導体装置。
【請求項２１】
請求項１４〜２０のいずれか一つにおいて、
前記合金層は、ＣｕＳｉＮ、ＣｕＭｎ、ＣｕＡｌ、ＣｏＷＰ、ＣｏＷＢ、ＮｉＭｏＰ及びＮiＭｏＢのうちの少なくとも１つを含むことを特徴とする半導体装置。
【請求項２２】
請求項１４〜２０のいずれか一つにおいて、
前記合金層は、ＣｕＳｉＯＮ、ＣｕＭｎＯ、ＣｕＡｌＯ、ＣｏＯＷＰ、ＣｏＯＷＢ、ＮｉＯＭｏＰ及びＮｉＯＭｏＢのうちの少なくとも１つを含むことを特徴とする半導体装置。
【手続補正書】
【提出日】平成22年7月30日(2010.7.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
ここで、「強誘電体膜全体」とは、少なくとも、第１及び第２の電極９、１０、ドレイン電極５、ソース電極６下の強誘電体膜３を含む領域の意味である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
最初に、図１０（ａ）に示すように、ｍ行の第２のワード線２５ｍ、ｎ行（非選択行）の第１及び第２のワード線２４ｎ、２５ｎ、ソース線２３ｍ、２３ｎ及びバックゲート電極２８を接地し、ｍ行の第１のワード線２４ｍにＶselを印加する。データ”１”を書き込む半導体メモリセルａが接続されているビット線２７ｘにデータ電圧Ｖdat（典型的には１０Ｖ）を印加し、データ”０”を書き込む半導体メモリセルｂが接続されているビット線２７ｙには０Ｖを印加する。このとき、半導体メモリセルａ、ｂのメモリ素子３１ａ、３１ｂはオン状態となり、ドレイン電極２１ａ、２１ｂと中間電極２２ａ、２２ｂ間は導通するので、この領域のＺｎＯ膜４の電位はビット線電位と等しくなる。すなわち、データ”１”を書き込む半導体メモリセルａでは、メモリ素子３１下の強誘電体膜３には下向きに抗電圧を超える電圧Ｖdatが印加されるため、図１１（ａ）に示すように、分極は下を向く。一方、データ”０”を書き込む半導体メモリセルｂでは、メモリ素子３１下の強誘電体膜には電圧が印加されないため、図１１(a)に示すように、分極は図９（ｂ）に示したリセット状態で設定した上向きのままである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
ところで、非選択行であるｎ行における強誘電体膜３の分極状態を見てみると、Ｖdat
を印加したビット線２７ｘに接続された半導体メモリセルｃにおいて、ドレイン電極２１ｃ下の強誘電体膜３（図１１（ａ）の矢印Ａに示す領域）に抗電圧を越えるＶdatが印加されるために、リセット状態から分極が反転する現象（以下、書き込み動作におけるディスターブと呼ぶ）が発生している。
【手続補正書】
【提出日】平成22年10月1日(2010.10.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路基板の表面に半導体素子を実装する工程と、
前記回路基板と前記半導体素子との隙間に、流動性を有する樹脂を充填する工程と、
前記隙間に充填された前記樹脂を硬化させる工程と、
を備え、
前記隙間に前記樹脂を充填する工程では、
前記半導体素子の側面に対向するとともに、前記半導体素子の対向する側面と平行な方向における当該側面の中心部からの距離が離れるにつれて、前記半導体素子の側面から離間するように配列される複数の位置から前記隙間に前記樹脂を供給することを特徴とする半導体装置の製造方法。
【請求項２】
前記複数の位置にそれぞれノズルを配置して、当該それぞれのノズルから前記樹脂を供給することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記複数の位置に配置されたそれぞれのノズルの内径は、前記半導体素子の対向する側面と平行な方向における、前記それぞれのノズルが配置されている位置と当該側面の中心部との距離に応じて異なることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記複数の位置から前記樹脂を供給するタイミングは、前記半導体素子の対向する側面と平行な方向における、前記複数の位置のそれぞれの位置と当該側面の中心部との距離に応じて異なることを特徴とする請求項１記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明では上記課題を解決するために、回路基板の表面に半導体素子を実装する工程と、前記回路基板と前記半導体素子との隙間に、流動性を有する樹脂を充填する工程と、前記隙間に充填された前記樹脂を硬化させる工程と、を備え、前記隙間に前記樹脂を充填する工程では、前記半導体素子の側面に対向するとともに、前記半導体素子の対向する側面と平行な方向における当該側面の中心部からの距離が離れるにつれて、前記半導体素子の側面から離間するように配列される複数の位置から前記隙間に前記樹脂を供給することを特徴とする半導体装置の製造方法が提供される。
【手続補正書】
【提出日】平成22年10月1日(2010.10.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の回路層が形成された半導体チップの表面に、前記複数の回路層を隔離する溝部を形成する工程と、
前記回路層上に再配線層を形成する工程と、
前記再配線層上に突起電極を形成する工程と、
前記再配線層にワイヤの第１の端部を接続し、前記溝部の底部に前記ワイヤの第２の端部を接続する工程と、
前記半導体チップ、前記再配線層、前記突起電極、および前記ワイヤを封止樹脂で封止する工程と、
前記突起電極および前記第２の端部を前記封止樹脂から露出させる工程と、
前記半導体チップおよび前記封止樹脂を前記溝部で切断する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体チップおよび前記第２の端部を取り囲む枠部を有するように前記半導体チップおよび前記封止樹脂を前記溝部で切断する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の端部にハンダバンプを介して電子部品を接続することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記回路層と前記再配線層との間に、開口部を備える絶縁膜を形成する工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の製造方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は半導体装置の製造方法に関し、特に上下層間の導通を行う半導体装置の製造方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
本発明はこのような点に鑑みてなされたものであり、上下層の導通を実現し、従来と比較して形成コストが低い半導体装置の製造方法を提供することを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上記目的を達成するために、形成コストが低減された半導体装置の製造方法が提供される。
この半導体装置の製造方法は、複数の回路層が形成された半導体チップの表面に、前記複数の回路層を隔離する溝部を形成する工程と、前記回路層上に再配線層を形成する工程と、前記再配線層上に突起電極を形成する工程と、前記再配線層にワイヤの第１の端部を接続し、前記溝部の底部に前記ワイヤの第２の端部を接続する工程と、前記半導体チップ、前記再配線層、前記突起電極、および前記ワイヤを封止樹脂で封止する工程と、前記突起電極および前記第２の端部を前記封止樹脂から露出させる工程と、前記半導体チップおよび前記封止樹脂を前記溝部で切断する工程と、が要件とされる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記半導体装置の製造方法では、上下層の信号伝達を実現し、従来と比較して形成コストを低くすることができる。
【手続補正書】
【提出日】平成22年10月22日(2010.10.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子部品を実装する配線基板であって、
複数の端部及び該端部間に位置する略中央部分を有し、該略中央部分に前記電子部品の電極端子が接続可能に設けられた外部接続端子を備え、
前記外部接続端子の各端部が、前記配線基板の電子部品実装面側の絶縁層上に形成されるとともに、少なくとも端部の一部分が、前記絶縁層から露出するパッド部に電気的に接続され、前記外部接続端子の略中央部分が、当該電子部品実装面との間に空隙を保つように凸形状に形成されていることを特徴とする配線基板。
【請求項２】
前記外部接続端子は２層構造の導体層からなり、少なくとも外層側の導体層は、弾性を向上させる金属を含むめっき配線により形成されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記外部接続端子の略中央部分は、断面的に見たときにアーチ状に成形されていることを特徴とする請求項１に記載の配線基板。
【請求項４】
前記外部接続端子は、平面的に見たときに配線パターンが交差している形状に成形されるとともに、前記外部接続端子の略中央部分は、断面的に見たときにアーチ状に成形されていることを特徴とする請求項１に記載の配線基板。
【請求項５】
電子部品実装面側にパッド部を露出させて絶縁層が形成された配線基板本体を作製する工程と、
前記絶縁層上に、平面的に見たときにラインもしくはドットの形状を呈し、かつ、断面的に見たときに台形もしくは半円の形状を呈する犠牲層を形成する工程と、
前記犠牲層上に、前記パッド部に接続される外部接続端子を構成するめっき配線を形成する工程と、
前記犠牲層を除去する工程とを含むことを特徴とする配線基板の製造方法。
【請求項６】
前記犠牲層を形成後、前記めっき配線を形成する前に、前記犠牲層が形成されている側の面全体に第１の導体層を形成する工程を含み、
該第１の導体層上に、第２の導体層として前記めっき配線を、弾性を向上させる金属をめっき種として電解めっきにより形成することを特徴とする請求項５に記載の配線基板の製造方法。
【請求項７】
前記めっき配線を、平面的に見たときに配線パターンが交差している形状に形成することを特徴とする請求項５に記載の配線基板の製造方法。
【請求項８】
請求項１から４のいずれか一項に記載の配線基板に、電子部品が、その電極端子を導電性バンプを介して前記外部接続端子に接続させて実装されていることを特徴とする電子部品装置。
【請求項９】
電子部品実装面側にパッド部を露出させて絶縁層が形成された配線基板本体を作製する工程と、
前記絶縁層上に、平面的に見たときにラインもしくはドットの形状を呈し、かつ、断面的に見たときに台形もしくは半円の形状を呈する犠牲層を形成する工程と、
前記犠牲層上に、前記パッド部に接続される外部接続端子を構成するめっき配線を形成する工程と、
電子部品を、その電極端子を導電性バンプを介して前記めっき配線上に接続して実装する工程と、
前記犠牲層を除去する工程とを含むことを特徴とする電子部品装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
かかる従来技術に関連する技術としては、例えば、特許文献１に記載された半導体チップの実装構造がある。また、特許文献２及び３に記載された半導体装置、特許文献４に記載された半導体チップのアセンブリ、特許文献５に記載された半導体デバイス（半導体アセンブリ）、特許文献６に記載された超小型電子素子のコネクタがある。
【特許文献１】特開平１１−１９５６７６号公報
【特許文献２】特開平１１−３４０３６９号公報
【特許文献３】特開２００５−３５４１２０号公報
【特許文献４】特表平６−５０４４０８号公報
【特許文献５】特開２０００−３１１９１５号公報
【特許文献６】特開２００４−６８６２号公報
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
上記の従来技術の課題を解決するため、本発明の一形態によれば、電子部品を実装する配線基板であって、複数の端部及び該端部間に位置する略中央部分を有し、該略中央部分に前記電子部品の電極端子が接続可能に設けられた外部接続端子を備え、前記外部接続端子の各端部が、前記配線基板の電子部品実装面側の絶縁層上に形成されるとともに、少なくとも端部の一部分が、前記絶縁層から露出するパッド部に電気的に接続され、前記外部接続端子の略中央部分が、当該電子部品実装面との間に空隙を保つように凸形状に形成されていることを特徴とする配線基板が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
この形態に係る配線基板の構成によれば、外部接続端子は、その端部の一部分において配線基板のパッド部に電気的に接続され、その略中央部分（実装する電子部品の電極端子が接続される部分）において当該絶縁層との間に空隙が確保されている。これにより、電子部品を実装したときに温度サイクル試験等において配線基板と電子部品の熱膨張係数の違いに起因して両者間に応力（熱ストレス）が発生した場合でも、外部接続端子は、その空隙の存在により、電子部品の電極端子と配線基板のパッド部との接続状態を保ったまま、その発生した応力に応じて上下方向に弾性変形することができる。つまり、外部接続端子は、発生した熱ストレスを有効に吸収することができ、これによって、接続信頼性の向上を図ることができる。
【手続補正書】
【提出日】平成22年8月19日(2010.8.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
有機性汚水を導入して活性汚泥により生物処理する生物処理槽と、該生物処理槽内の活性汚泥混合液を固液分離する膜分離装置とを有した有機性汚水処理装置を構成する、前記膜分離装置の中に配された分離膜の洗浄方法であって、前記膜分離装置の透過液側から薬液を注入して、前記分離膜を薬液洗浄するに際し、薬液を注入するいずれかの時において、（Ｉ）薬液の注入濃度、かつ、（ＩＩ）薬液の注入速度または薬液の注入圧力のうち少なくともひとつ、を変動させることを特徴とする分離膜の洗浄方法。
【請求項２】
分離膜を薬液洗浄する前に、該分離膜を、実質的に薬液を含まない水により洗浄する、請求項１に記載の分離膜の洗浄方法。
【請求項３】
有機性汚水を導入して活性汚泥により生物処理する生物処理槽と、該生物処理槽内の活性汚泥混合液を固液分離する膜分離装置とを有した有機性汚水処理装置であって、該有機性汚水処理装置は、前記膜分離装置の中に配された分離膜を洗浄するために前記膜分離装置の透過液側から薬液を注入する薬液注入手段と、（Ｉ）薬液の注入濃度、かつ、（ＩＩ）薬液の注入速度または薬液の注入圧力のうち少なくともひとつ、を変動させる変動手段とを具備することを特徴とする有機性汚水処理装置。
【請求項４】
さらに、前記膜分離装置の透過液側から実質的に薬液を含まない水を注入する水注入手段を具備することを特徴とする、請求項３に記載の有機性汚水処理装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
（１）有機性汚水を導入して活性汚泥により生物処理する生物処理槽と、該生物処理槽内の活性汚泥混合液を固液分離する膜分離装置とを有した有機性汚水処理装置を構成する、前記膜分離装置の中に配された分離膜の洗浄方法であって、前記膜分離装置の透過液側から薬液を注入して、前記分離膜を薬液洗浄するに際し、薬液を注入するいずれかの時において、（Ｉ）薬液の注入濃度、かつ、（ＩＩ）薬液の注入速度または薬液の注入圧力のうち少なくともひとつ、を変動させることを特徴とする分離膜の洗浄方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
（３）有機性汚水を導入して活性汚泥により生物処理する生物処理槽と、該生物処理槽内の活性汚泥混合液を固液分離する膜分離装置とを有した有機性汚水処理装置であって、該有機性汚水処理装置は、前記膜分離装置の中に配された分離膜を洗浄するために前記膜分離装置の透過液側から薬液を注入する薬液注入手段と、（Ｉ）薬液の注入濃度、かつ、（ＩＩ）薬液の注入速度または薬液の注入圧力のうち少なくともひとつ、を変動させる変動手段とを具備することを特徴とする有機性汚水処理装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
下水や工場廃水等の有機性汚水を導入して、活性汚泥により生物処理する生物処理槽と、この生物処理槽内の活性汚泥混合液を固液分離する膜分離装置とを有した有機性汚水処理装置の運転に際し、前記膜分離装置の分離膜を透過液側から薬液洗浄するに際し、（Ｉ）薬液の注入濃度、かつ、（ＩＩ）薬液の注入速度または薬液の注入圧力のうち少なくともひとつを、薬液注入時中に変動させることにより、薬品洗浄にかかる薬液の削減および薬液洗浄の効率化を図ることが可能となる。