(57)【要約】【課題】メインＣＰＵの負荷や消費電力を大きくすることなく、バッファメモリの省電力化を確実に行い、装置全体の消費電力の低減を実現できるようにする。【解決手段】コントロールレジスタ部のＳＥＬＦ＿ＭＯＤＥビットがオンになっている場合には、バッファメモリに所定量以上のデータが格納されているので、セルフリフレュシュコマンドを発行して（ステップＳ１０２）、セルフリフレッシュモードとし、ＭＰＥＧデコーダからのＲＤＲＥＱ（リードリクエスト）信号が到来したら、セルフリフレッシュ解除コマンドを発行して（ステップＳ１０４）、オートリフレッシュモードとする。セルフリフレッシュモードの期間において、バッファメモリの消費電力を低減させる。【選択図】        図３
2005011460.tif 000002
【特許請求の範囲】
【請求項１】
所定量以上のデータをバッファメモリに格納したか否かを通知するようにする格納状態通知手段と、
前記バッファメモリからのデータを処理するデータ処理手段からのデータ読み出し要求を受け付ける受付手段と、
前記格納状態通知手段を通じて、所定量以上のデータが前記バッファメモリに格納されたことが通知された場合であって、前記受付手段を通じて、前記データ読み出し要求が受け付けられていない場合に、前記バッファメモリを非読み出し状態に遷移させる第１の制御手段と、
前記バッファメモリが非読み出し状態とされた後、前記受付手段を通じて、前記データ読み出し要求が受け付けられた場合に、前記バッファメモリを読み出し状態に遷移させる第２の制御手段と
を備えることを特徴とするメモリ制御装置。
【請求項２】
請求項１に記載のメモリ制御装置であって、
前記第１の制御手段と、前記第２の制御手段とは、前記バッファメモリの制御専用に設けられたものであることを特徴とするメモリ制御装置。
【請求項３】
所定量以上のデータがバッファメモリに格納されたか否かを確認する格納状況確認工程と、
前記バッファメモリからのデータを処理するデータ処理手段からのデータ読み出し要求を受け付けたか否かを確認する受付確認工程と、
前記格納状況確認工程において、所定量以上のデータが前記バッファメモリに格納されたことが確認され、前記受付確認工程において、前記データ読み出し要求が受け付けられていないと確認された場合に、前記バッファメモリを非読み出し状態に遷移させる第１の制御工程と、
前記バッファメモリが非読み出し状態とされた後、前記受付確認工程において、前記データ読み出し要求が受け付けられたと確認された場合に、前記バッファメモリを読み出し状態に遷移させる第２の制御工程と
を有することを特徴とするメモリ制御方法。
【請求項４】
請求項３に記載のメモリ制御方法であって、
前記第１の制御工程と、前記第２の制御工程とは、前記バッファメモリの制御専用に設けられたものであることを特徴とするメモリ制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、バッファメモリを介在させて、データの再生処理や記録処理、その他の種々のデータ処理を行う場合に用いる装置、方法に関する。
【０００２】
【従来の技術】
ハードディスクドライブ（以下、ＨＤＤと略称する。）の小型化が進み、メディアの径が３．５インチのＨＤＤが用いられたパーソナルコンピュータや映像音声記録再生装置などが広く利用されている。近年においては、さらに小型が進み、２．５インチ径、１．８インチ径、１インチ径といったメディアを用いたＨＤＤも普及してきており、デジタルビデオカメラ等の持ち運んで利用されるいわゆるモバイル機器への適用も考えられている。
【０００３】
そして、ＨＤＤなどのストレージを内蔵した例えば記録再生装置などにおいては、消費電力の省力化を実現するため、特許文献１（特開平１１−２３８３１４号公報）に開示されているように、バッファメモリを搭載することで、ストレージ内のデータを所定量分一括してバッファメモリに転送し、データ転送後は、ストレージを低消費電力モードに遷移させることで、ストレージにて費やす電力を下げるなどの方策が講じられている。
【０００４】
【特許文献１】
特開平１１−２３８３１４号公報
【０００５】
【発明が解決しようとする課題】
ところで、上述した特許文献１に開示された方式の場合、機器に対して新たにバッファメモリを搭載することになり、バッファメモリで消費される電力も無視できるほど小さなものではない。そのための対策が新たに必要となる。特に、モバイル機器において、消費電力の省力化の問題は、バッテリの使用時間を左右し、重要な問題である。この場合、装置のメインＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）が直接にバッファメモリを適切なタイミングでセルフリフレッシュモードに切り替えるようにすることで低消費電力化を行うことが考えられる。
【０００６】
この方式は、メインＣＰＵが、バッファメモリのデータ量を監視しながら、関連回路部からのバッファメモリへのデータの書き込み要求、および、バッファメモリからのデータの読み出し要求をも監視し、書き込みも読み出しも要求されていない場合に、そのバッファメモリをセルフリフレッシュモードにして、バッファメモリの消費電力を低減させるようにするものである。
【０００７】
しかしながら、この方式は、メインＣＰＵがほとんどの処理を担っているため、メインＣＰＵ自身をスタンバイモードに遷移させることができず、メインＣＰＵの消費電力を下げることができない。また、メインＣＰＵ自身が、ビットストリームの動作、すなわち、ビットストリームの利用状況（処理の進行状況）に応じて、バッファメモリへのデータの書き込みや読み出しを細かく切り替えるように制御することは困難である。
【０００８】
以上のことにかんがみ、この発明は、メインＣＰＵの負荷や消費電力を大きくすることなく、バッファメモリの省電力化を確実に行い、装置全体の消費電力の低減を実現できるようにする装置、方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載の発明のメモリ制御装置は、
所定量以上のデータをバッファメモリに格納したか否かを通知するようにする格納状態通知手段と、
前記バッファメモリからのデータを処理するデータ処理手段からのデータ読み出し要求を受け付ける受付手段と、
前記格納状態通知手段を通じて、所定量以上のデータが前記バッファメモリに格納されたことが通知された場合であって、前記受付手段を通じて、前記データ読み出し要求が受け付けられていない場合に、前記バッファメモリを非読み出し状態に遷移させる第１の制御手段と、
前記バッファメモリが非読み出し状態とされた後、前記受付手段を通じて、前記データ読み出し要求が受け付けられた場合に、前記バッファメモリを読み出し状態に遷移させる第２の制御手段と
を備えることを特徴とする。
【００１０】
この請求項１に記載の発明のメモリ制御装置によれば、格納状態通知手段を通じて、バッファメモリに所定量以上のデータが格納されたことが通知するようにされ、また、受付手段を通じて、バッファメモリに対するデータ読み出し要求が受け付けられていない場合には、バッファメモリに対してストレージからのデータの書き込みも発生しないし、かつ、バッファメモリからのデータの読み出しも発生しないので、バッファメモリは第１の制御手段により非読み出し状態とされ、バッファメモリの消費電力が低減するようにされる。
【００１１】
また、バッファメモリが第１の制御手段により、非読み出し状態とされた後に、受付手段がデータ読み出し要求を受け付けた場合には、第２の制御手段によりバッファメモリが読み出し状態とされ、データ処理手段からの要求に応じたデータの読み出しが行われるようにされる。
【００１２】
これにより、バッファメモリに対して、データの書き込みも読み出しも行わない状態にあることが分かっている期間においては、確実に消費電力を低減させるようにすることができ、装置全体の消費電力の低減を効果的に実現することができるようにされる。
【００１３】
【発明の実施の形態】
以下、図を参照しながらこの発明による装置、方法の一実施の形態について説明する。以下に説明する実施の形態においては、この発明による装置、方法をＨＤＤ（ハードディスクドライブ）を内蔵した画像音声再生専用装置に適用した場合を例にして説明する。
【００１４】
［画像音声再生専用装置について］
図１は、この実施の形態の画像音声再生専用装置を説明するためのブロック図である。この実施の形態においては、ＨＤＤ１内に再生されるべき画像データ、音声データの両方あるいは一方が予め格納されているものとする。
【００１５】
図１に示すように、この実施の形態の画像音声再生専用装置は、ＨＤＤ１、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２、メモリコントローラ３、ＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）デコーダ４、ＣＰＵ５、操作スイッチ部６、ＡＴＡ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ）インターフェイス部（図においてはＡＴＡＩ／Ｆと記載。）７、ＭＰＥＧインターフェイス（図においては、ＭＰＥＧＩ／Ｆと記載。）８、電源制御部１１、バッテリ１２、スイッチコントローラ１３を備えたものである。
【００１６】
図１において、各回路部を接続する細線矢印および細線は、各種のコマンド等を送受するための制御線であり、また、各回路部を接続する太線矢印および太線は、データを送受するためのデータ線を示している。このように、各回路部は、制御線とデータ線とで接続するようにされている。
【００１７】
図１に示したように、ＨＤＤ１に対しては、ＡＴＡインターフェイス７を備え、ＣＰＵ５からのＡＴＡコマンドを、ＡＴＡＩ／Ｆ７を介してＨＤＤ１に転送することにより、ＨＤＤ１の動作を制御することができるようにしている。すなわち、ＣＰＵ５は、ＨＤＤ１のデータをＣＰＵ５内のレジスタに取り込んだり、ＨＤＤ１を低消費電力モードへ遷移させるコマンド等を発行して、ＨＤＤ１を制御したりすることができるものである。
【００１８】
また、ＨＤＤ１の電源供給は、電源制御部１１から行われており、必要に応じて電源供給を入り切りすることができる。全システムの電源は、バッテリ部１２より供給されている。ＣＰＵ５では、ＨＤＤ１とのデータのやり取りの他に、操作スイッチ部６からの信号に従った処理や、動作フロー処理、割り込み処理、ファイルシステムに関する処理などが行われる。
【００１９】
ＣＰＵ５は、ＨＤＤ１についての低消費電力モードとしてスタンバイモードを有しており、この機能を用いることでＨＤＤ１における消費電力を大幅に低減することができるようにしている。
【００２０】
なお、ＨＤＤ１におけるスタンバイモードは、例えば、ＣＰＵ５を有する本体部からの情報を受け付けるためのＨＤＤ１のインターフェイス回路部分のみを動作状態（Ｅｎａｂｌｅ）にし、その他の部分、例えば、スピンドルモータ部、サーボ回路部、ＲＦ回路部、読み出しヘッドを移動させるアクチュエータ部などは非動作または停止させておくようにするモードであり、消費電力の低いモードである。
【００２１】
そして、ＨＤＤ１からＣＰＵ５内のレジスタに転送されたデータは、メモリコントローラ３を介して、バッファメモリとして用いられるＤＲＡＭ２内にデータを書き込むができるようにしている。ＤＲＡＭの容量は、例えば３２ＭＢｙｔｅ（メガバイト）である。ＤＲＡＭ２の容量を大きくした場合は、ＨＤＤ１の低消費電力モード状態の継続時間を長くすることができ、消費電力の更なる省力化を図ることができる。
【００２２】
メモリコントローラ３は、ＤＲＡＭ２への転送速度を落とすことがないように、バースト書き込みができるようになっている。逆に、ＤＲＡＭ２からの読み出し動作は、ＭＰＥＧデコーダ４からのデータ送出要求フラグを、ＭＰＥＧインターフェイス８を介してメモリコントローラ３に要求することにより行われる。
【００２３】
メモリコントローラ３では、ＤＲＡＭ２のアドレス管理をＦＩＦＯ（Ｆａｓｔ−Ｉｎ  Ｆａｓｔ−Ｏｕｔ）動作的に行うようにしており、これにより通常のＦＩＦＯコントローラと同様に、ライト時（書き込み時）におけるＦＵＬＬフラグ（満杯フラグ）や、リード時（読み出し時）におけるＡＬＭＯＳＴ‐ＥＭＰＴＹフラグ（空フラグ）を検出することができ、また、そのタイミングでＣＰＵ５に対して割り込みを発生することもできるようにしている。
【００２４】
すなわち、ＨＤＤ１からのデータがＤＲＡＭ２にいっぱいに記録された場合には、メモリコントローラ３は、ＣＰＵ５に対してＦＵＬＬフラグを割り込み信号として出力することにより、ＨＤＤ１からのデータのＤＲＡＭ２へのデータの書き込みを停止することができる。
【００２５】
また、ＤＲＡＭ２に記録されたデータが読み出されて所定量以下になった場合には、メモリコントローラ３は、ＣＰＵ５に対してＡＬＭＯＳＴ‐ＥＭＰＴＹフラグを割り込み信号として出力することにより、ＨＤＤ１からのデータのＤＲＡＭ２への書き込みを再開することができる。
【００２６】
ＭＰＥＧデコーダ４は、内部に記憶容量が例えば２００ｋＢ（キロバイト）程度のデコード処理用のバッファメモリとして用いられるＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）４１を備えたものである。そして、ＭＰＥＧデコーダ４は、いわゆるＭＰＥＧ方式でエンコード（圧縮符号化）され、この実施の形態においいては、１．５ＭＢＰＳ（メガビット／秒）の転送レートで送られてくるデータをデコード（圧縮復号化）する。
【００２７】
なお、ＭＰＥＧデコーダ４においては、デコードするデータをＲＡＭ４１でバッファリングしているが、ＲＡＭ４１に蓄積データがＦＵＬＬ（満杯）でない状態になると、ＭＰＥＧデコーダ４は、後述もするようにＤＡＴＡ＿ＲＥＱ（データリクエスト）信号を送出してデータ送出要求を行う。
【００２８】
ＭＰＥＧデコーダ４でデコードされた音声データは音声出力部であるスピーカー部１０に供給され、ＭＰＥＧデコーダ４でデコードされた画像データは画像再生部であるＬＣＤディスプレイ９に供給される。これにより、ＭＰＥＧデコーダ４でデコードされた画像データに応じた画像がＬＣＤディスプレイ９の表示画面に表示され、また、ＭＰＥＧデコーダ４でデコードされた音声データに応じた音声がスピーカー１０から放音され、ユーザーに利用されることになる。
【００２９】
操作スイッチ部６には、各種入力用ボタンが設けられており、ユーザーからの操作入力が受け付けられ、入力の度に、ＣＰＵ５に対する割り込み信号を発生させる。操作スイッチ部６は、どのボタンスイッチに対する入力信号か判断するために、専用のレジスタを有している。ＣＰＵ５は割り込み信号を受けた直後に、そのレジスタを参照することとなる。
【００３０】
このように、この実施の形態の画像音声再生専用装置においては、ＤＲＡＭ２をバッファメモリとして用い、ＨＤＤ１に蓄積されているデータを、ＤＲＡＭ２を介して、ＭＰＥＧデコーダ４に供給するようにしている。この場合、ＤＲＡＭ２にＨＤＤ１からのデータをいっぱいに取り込んだ後において、ＤＲＡＭ２のデータ量がある程度の量にまで低下するまで、ＨＤＤ１をスタンバイモードに遷移させることにより、ＨＤＤ１の消費電力を低減させることができるようにしている。
【００３１】
さらに、この実施の形態の画像音声再生専用装置においては、ＭＰＥＧデコーダ４は、ＲＡＭ４１を備え、ＤＲＡＭ２からのデータをバッファリングしているので、常時、ＤＲＡＭ２からのデータがＭＰＥＧデコーダ４に供給されるのではなく、ＭＰＥＧデコーダ４のＲＡＭ４１にＤＲＡＭ２からのデータをいっぱいに取り込んだ後においては、ＤＲＡＭ２からのデータの読み出しを停止させる。
【００３２】
このＤＲＡＭ２からのデータの読み出し停止期間において、ＤＲＡＭ２をセルフリフレッシュモードとする。このセルフリフレュシュモードは、ＤＲＡＭ２に対してデータの書き込みも読み出しも行わない場合において、必要最小限のタイミングでリフレッシュ動作だけを行うようにして、ＤＲＡＭ２に記憶されているデータを保持するようにし、ＤＲＡＭ２の消費電力を低減させるようにするものである。
【００３３】
この場合、ＣＰＵ５がＤＲＡＭ２をセルフリフレッシュモードに切り替えるのではなく、メモリコントローラ３にその機能を持たせるようにすることによって、リフレッシュ動作の必要となるＤＲＡＭ２の消費電力を低減させると共に、ＣＰＵ５自体の負荷をも軽減して、画像音声再生専用装置全体における消費電力を低減させるようにしている。
【００３４】
［メモリコントローラ３の構成と動作について］
図２は、この発明の要部であるメモリコントローラ３の内部構成を説明するためのブロック図である。まず、ＭＰＥＧデコーダ４からのデータの読み出し要求に応じて、メモリコントローラ３からＭＰＥＧデコーダ４にデータを供給する場合のメモリコントローラ３の基本的な動作について説明する。
【００３５】
ＤＲＡＭ２には、上述もしたように、ＣＰＵ５の制御により、ＨＤＤ１から読み出されたデータが、ＡＴＡインターフェイス７、メモリコントローラ３を通じて、既に書き込まれているものとする。
【００３６】
ＤＲＡＭ２からＭＰＥＧデコーダ４へのデータの送出は、ＭＰＥＧデコーダ４からのデータ送出要求信号を、ＭＰＥＧインターフェイス８を介してメモリコントローラ３に送信することにより行われる。この要求信号がＤＡＴＡ＿ＲＥＱ信号であり、この信号を受けるのが、リードレジスタコントロール部１４である。
【００３７】
リードレジスタコントロール部１４内には、リードレジスタカウンタ部１５が設けられており、これがリードレジスタ部１６内のデータ量を管理している。有効なデータ、すなわち、ＭＰＥＧデコーダ４に供給すべきデータがリードレジスタ部１６にある場合は、リードレジスタ部１６から、直接、ＭＰＥＧインターフェイス８を通じて、ＭＰＥＧデコーダ４にデータを送出することになる。この場合、リードレジスタコントロール部１４は、ＭＰＥＧデコーダ４への要求信号の応答として、ＤＡＴＡ＿ＶＡＬ（データバリッド）信号を出力する。
【００３８】
逆に、有効なデータがリードレジスタ部１６内にない場合は、ＤＲＡＭ２からリードレジスタ部１６にデータを転送する必要がある。このため、リードレジスタコントロール部１４は、セルフリフレッシュコントロール部１７に対してＲＤＲＥＱ（リードリクエスト）信号を出力する。
【００３９】
セルフリフレッシュコントロール部１７は、ＲＤＲＥＱ信号を受け付けると、ＳＤＲＡＭインターフェイス１８を通じて、ＣＯＭ信号（コマンド信号）としてリードコマンドをＤＲＡＭ２に送出する。この結果、ＤＲＡＭ２からのデータＲＤ［ｎ］がリードレジスタ部１６に供給され、リードレジスタ部１６にデータＲＤ［ｎ］が格納される。そして、上述したように、リードレジスタ部１６からＭＰＥＧデコーダ４に供給されることになる。
【００４０】
この場合には、セルフリフレッシュコントロール部１７は、ＲＤＡＣＫ（リードアクノリッジ）信号を送出し、リードレジスタコントロール部１４は、ＲＤＡＣＫ信号を受け取る。ＲＤＡＣＫ信号を受け取ったリードレジスタコントロール部１４は、ＲＤＲＥＱ信号を非アクティブにする。
【００４１】
このようにして、ＭＰＥＧデコーダ４からの要求に応じて、ＤＲＡＭ２に格納されたデータが順次に読み出されて、リードレジスタ部１６を介してＭＰＥＧデコーダ４に供給され、ここでデコードされて利用されることになる。
【００４２】
そして、この実施の形態の画像音声再生専用装置においては、ＤＲＡＭ２のセルフリフレッシュモードへの切り替え制御を、メモリコントローラ３において行うようにしている。
【００４３】
すなわち、コントロールレジスタ２０は、ＣＰＵバスと接続されており、ＣＰＵ５からデータを書き込むことにより、リフレッシュモードの切り替えを行うようにしている。具体的に言えば、ＨＤＤ１からの所定量分のデータをＤＲＡＭ２に書き込むと、ＣＰＵ５は、コントロールレジスタ２０のＳＥＬＦ＿ＭＯＤＥビット（セルフモードビット）をオンにする。
【００４４】
セルフリフレッシュコントロール部１７は、その内部に、状態管理部としてのステートマシーン部１９を備えている。このステートマシーン部１９は、コントロールレジスタ部２０のデータの状態を参照し、ＳＥＬＦ＿ＭＯＤＥビットがオンである場合には、ＤＲＡＭ２に対してセルフリフレッシュコマンドを発行し、ＤＲＡＭ２をセルフリフレッシュモードに遷移するようにしている。なお、セルフリフレッシュモード時においては、ＤＲＡＭ２へのデータの書き込み動作はできないように制限される。
【００４５】
そして、セルフリフレッシュモード時において、セルフリフレッシュコントロール部１７が、リードレジスタコントロール部１４からのＤＡＴＡ＿ＲＥＱ信号を受けたときは、セルフリフレッシュ解除コマンドを発行して、ＤＲＡＭ２のセルフリフレッシュモードを解除し、ＣＯＭ信号としてリードコマンドを発行して、これをＳＤＲＡＭインターフェイス１８を通じてＤＲＡＭ２に供給し、リード動作を実行するようにする。
【００４６】
これにより、後述もするように、セルフリフレッシュモードに遷移した後、ＤＡＴＡ＿ＲＥＱ信号を受け、セルフリフレッシュモードを解除するまでの間においては、リフレッシュ動作に必要な最低限の電力、例えば、セルフリフレッシュ電流として３ｍＡ程度の電流をＤＲＡＭ２に供給するのみで済むことになり、常時、スタンバイした状態に保持するために、スタンバイ電流として、９ｍＡ程度の電流をＤＲＡＭ２に供給している場合に比べ、大きく省力化を図ることが可能となる。
【００４７】
なお、ＣＯＭ信号には、上述もしたように、セルフリフレッシュモードに遷移させるためのセルフリフレッシュコマンド、セルフリフレッシュモードを解除するためのセルフリフレッシュ解除コマンド、データの読み出しを指示するリードコマンド等があり、コマンド毎に所定のビット列（ビットパタン）が割り当てられて用いられるようにされている。
【００４８】
そして、ＳＤＲＡＭインターフェイス部１８は、セルフリフレッシュコントロール部１７からのＣＯＭ信号からＤＲＡＭ２の信号仕様に合うコマンド信号を形成し、これを送出する。ＳＤＲＡＭインターフェイス部１８は、例えば、セルフリフレッシュモード時は、ＣＫＥ信号をロー（ＬＯＷ）レベルにし、ＤＲＡＭ２からのデータの読み出しを停止し、リード動作時には、ＣＫＥ信号をハイ（ＨＩ）レベルにして、ＤＲＡＭ２からのデータの読み出しができるようにしている。
【００４９】
すなわち、ＳＤＲＡＭインターフェイス部１８からＤＲＡＭ２に供給されるＣＫＥ信号がローレベル時において、上述したように、ＤＲＡＭ２へ供給する電流が、通常時の約３分の１程度に低減させることができるのである。
【００５０】
そして、ＤＲＡＭ２からのデータのリード動作が完了すると、ＳＤＲＡＭインターフェイス１８は、ＤＯＮＥ（完了）信号をセルフリフレッシュコントロール部１７に供給する。セルフリフレッシュコントロール部１７は、ＤＯＮＥ信号を受信すると、セルフリフレッシュモードから自動的にオートリフレッシュモードに遷移し、ＣＰＵ５の制御により、ＤＲＡＭ２に対するリフレッシュ動作が行うようにされる。
【００５１】
また、ＣＰＵ５が、コントロールレジスタ部２０のＳＥＬＦ＿ＭＯＤＥビットをオフにするようにした場合には、通常のオートリフレッシュモードが開始され、ＤＲＡＭ２に対する書き込み動作が可能となるようにされる。すなわち、ＨＤＤ１からのデータの書き込みが可能となる。
【００５２】
ここで、オートリフレッシュモードは、ＣＰＵ５により、ＤＲＡＭ２のリフレッシュ動作のタイミングなどを制御するモードであり、ＨＤＤ１からのデータの書き込み時やＤＲＡＭ２からのデータの読み出し時においては、データの書き込み処理や読み出し処理に影響を及ぼさず、かつ、ＤＲＡＭ２に記録されたデータが消滅することが無いように、ＣＰＵ５の制御により最適なタイミングでＤＲＡＭ２のリフレュシュ動作を行うようにするものである。
【００５３】
［セルフリフレッシュコントロール部の動作の詳細について］
次に、ステートマシーン部１９を備えたこの実施の形態のセルフリフレッシュコントロール部１７の動作について、図３のフローチャートを参照しながら説明する。
【００５４】
この実施の形態の画像音声再生専用装置に電源が投入されると、セルフリフレッシュコントロール部１７のステートマシーン部１９は、図３に示す処理を開始する。
【００５５】
まず、ステートマシーン部１９は、ＣＰＵ５からの書き込みにより、コントロールレジスタ２０のＳＥＬＦ＿ＭＯＤＥビットがオンになっているか否かを確認する（ステップＳ１０１）。ステップＳ１０１の確認処理において、コントロールレジスタ２０のＳＥＬＦ＿ＭＯＤＥビットがオンになっていないと判断した場合には、オートセルフリフレッシュモードへは遷移せずに、ステップＳ１０１からの処理を繰り返し、ＳＥＬＦ＿ＭＯＤＥビットがオンになるのを待つ。
【００５６】
ステップＳ１０１の確認処理において、コントロールレジスタ２０のＳＥＬＦ＿ＭＯＤＥビットがオンになっていると判断したときには、ステートマシーン部１９は、セルフリフレッシュモードに遷移するようにし、ＳＤＲＡＭインターフェイス部１８に対して、ＣＯＭ信号としてセルフリフレッシュコマンドを発行する（ステップＳ１０２）。
【００５７】
これにより、ＳＤＲＡＭインターフェイス部１８からＤＲＡＭ２へ供給されるＣＫＥ信号のレベルがローレベルとなり、ＤＲＡＭ２は、セルフリフレッシュモードとなり、必要最低限のリフレュシュ動作だけを行い、消費電力が低減するようにされる。
【００５８】
そして、ステートマシーン部１９は、リードレジスタコントロール部１４からのＲＤＲＥＱ信号がオン（アクティブ）になっており、ＤＲＡＭ２からのデータの読み出しが指示されているか否かを確認する（ステップＳ１０３）。ステップＳ１０３の確認処理において、ＲＤＲＥＱ信号がオンになっていなければ、ステップＳ１０３の確認処理を繰り返すようにし、引き続き、セルフリフレッシュ動作を継続して行うようにする。
【００５９】
ステップＳ１０３の確認処理において、リードレジスタコントロール部１４からのＲＤＲＥＱ信号がオン（アクティブ）になったと判断したときには、リード動作を行うために、ＳＤＲＡＭインターフェイス部１８に対して、ＣＯＭ信号としてセルフリフレッシュ解除コマンドを発行する（ステップＳ１０４）。
【００６０】
これにより、ＤＲＡＭ２へのＣＫＥ信号のレベルがハイレベルとなり、ＤＲＡＭ２に対して通常のリードライト動作が可能となり、リフレッシュモードは、ＣＰＵ５の制御によるオートリフレッシュモードへと遷移することになる。そして、ステートマシーン部１９は、ＳＤＲＡＭインターフェイス部１８へと、ＣＯＭ信号としてリードコマンドを発行する（ステップＳ１０５）。これにより、ＤＲＡＭ２のデータをリードレジスタ部１６へ転送できるようになる。
【００６１】
そして、ステートマシーン部１９は、ＳＤＲＡＭインターフェイス１８からのＤＯＮＥ信号がオンになったか否かを確認することにより、ＤＲＡＭ２からのデータのリードレジスタ部１６へ転送が完了したかどうかの確認をとる（ステップＳ１０６）。
【００６２】
ステップＳ１０６の確認処理において、ＤＯＮＥ信号がオンでない場合には、ステップＳ１０６の確認処理を繰り返し、引き続き、ＤＯＮＥ信号がＯＮになるのを監視する。ステップＳ１０６の確認処理において、ＤＯＮＥ信号がオンになったことを確認した場合には、ＤＲＡＭ２からのデータの転送完了と判断し、ステップＳ１０１からの処理を繰り返すようにする。
【００６３】
このように、ＣＰＵ５の制御により、ＨＤＤ１から読み出されたデータがバッファメモリとしてのＤＲＡＭ２にいっぱいに取り込まれた後に、ＣＰＵ５はコントロールレジスタ部２０のＳＥＬＦ＿ＭＯＤＥビットをオンにし、ＨＤＤ１をスタンバイモードにするとともに、ＣＰＵ５自身も必要最小限の電力しか消費しないいわゆるスタンバイモードに遷移させることができる。
【００６４】
そして、ＳＥＬＦ＿ＭＯＤＥビットがオンであるときには、ステートマシーン部１９は、ＤＥＲＡＭ２に対するデータの読み出し要求であるＲＤＲＥＱ信号がハイレベルになるまでの期間において、ＤＲＡＭ２をセルフリフレッシュモードに遷移させ、このセルフリフレュシュモードである期間においては、ＤＲＡＭ２における消費電力をも低減させるようにしている。
【００６５】
すなわち、図４（Ａ）に示すように、コントロールレジスタ部２０のＳＥＬＦ＿ＭＯＤＥビットがオンになると、ステートマシーン部１０は、ＳＤＲＡＭＩ／Ｆ１８に対してセルフリフレッシュコマンドを例えば時点ｔ１において発行し、図４（Ｂ）に示すように、ＳＤＲＡＭＩ／Ｆ１８からＤＲＡＭ２へのＣＫＥ信号をローレベルの信号にすることによって、ＤＲＡＭ２をセルフリフレッシュモードに遷移させる。
【００６６】
ＤＲＡＭ２がセルフリフレュシュモードに遷移した直後においては、図４（Ｃ）に示すように、ＤＲＡＭ２のデータの読み出し要求であるハイレベルのＲＤＲＥＱ信号は、リードレジスタコントロール部１４からセルフリフレッシュコントロール部１７にまだ供給されていない状態にある。すなわち、この場合、ＲＤＲＥＱ信号は、ローレベルのままである。
【００６７】
このように、コントロールレジスタ部２０のＳＬＦＥ＿ＭＯＤＥがオン状態にあり、かつ、ＣＫＥ信号とＲＤＲＥＱ信号とが共にローレベルである期間は、ＤＲＡＭ２がセルフリフレュシュモードとされ、データが書き込まれたり、読み出されたりする動作時よりも低い電力しか供給しないＤＲＡＭ省電力期間とすることができるようにされる。
【００６８】
そして、ＭＰＥＧデコーダ４からのＤＡＴＡ＿ＲＥＱ信号が発生し、図４（Ｃ）に示すように、セルフリフレッシュコントロール部１７からＳＤＲＡＭインターフェイス１８へのＲＤＲＥＱ信号がハイレベルになると、ステートマシーン部１９は、セルフリフレッシュ解除コマンドを時点ｔ２において発行し、図４（Ｂ）に示すように、ＣＫＥ信号をハイレベルの信号にすることによって、ＤＲＡＭ２をオートリフレッシュモードに遷移させる。
【００６９】
このように、少なくとも、ＲＤＲＥＱ信号がハイレベルの信号に変化し、ＣＫＥ信号とＲＤＲＥＱ信号とが共にローレベルである状態が終了すると、オートリフレッシュモードとなり、ＤＲＡＭ２には、動作に必要な通常の電力が供給するようにされるオートリフレュシュ期間となり、ＤＲＡＭ２へのアクセスができるようにされる。すなわち、ＤＲＡＭ２からのデータの読み出しができるようにされる。
【００７０】
この後、ＤＲＡＭ２から所定量分のデータが読み出され、リードレジスタ部１６に格納するようにされると、図４（Ｄ）に示すように、ＳＤＲＡＭＩ／ＦからハイレベルのＤＯＮＥ信号がセルフリフレッシュコントロール部１７に供給される。
【００７１】
そして、ステートマシーン部１９が、セルフリフレッシュコントロール部１７にハイレベルのＤＯＮＥ信号が供給されたことを検知すると、ハイレベルのＲＤＡＣＫ信号をリードレジスタコントロール部１４に送信することにより、図４（Ｃ）に示すように、リードレジスタコントロール部１４からのＲＤＲＥＱ信号をローレベルの信号にする。
【００７２】
この後、ステートマシーン部１９は、コントロールレジスタ部のＳＥＬＦ＿ＭＯＤＥビットを確認し、このＳＥＬＦ＿ＭＯＤＥビットがオン状態である場合には、再度、セルフリフレュシュコマンドを発行し、ＣＫＥ信号をローレベルの信号にして、ＤＲＡＭ２をセルフリフレュシュモードに遷移させ、ＤＲＡＭ２の消費電力を低減させるようにする。
【００７３】
このように、ＤＲＡＭ２にＨＤＤ１からのデータがいっぱいに取り込まれた後において、ＨＤＤ１、ＣＰＵ５を共にスタンバイモードに遷移させ、ＨＤＤ１、ＣＰＵ５の消費電力を低減させるようにする。さらに、この実施の形態の画像音声再生専用装置においては、ＨＤＤ１、ＣＰＵ５がスタンバイモードの状態にあるときに、ＤＲＡＭ２からデータの読み出しが行われていないときには、ＤＲＡＭ２自身もセルフリフレュシュモードという低消費電力モードに遷移させ、更なる消費電力の低減を行うことができるようにしている。
【００７４】
そして、セルフリフレッシュモードを用いない場合には、ＤＲＡＭ２の消費電力は、最低でもスタンバイ電流値（約９ｍＡ）程度は必要となる。しかし、セルフリフレッシュモードを設けるようにすることにより、このセルフリフレッシュモードの期間においては、セルフリフレッシュ電流値（約３ｍＡ）に近づけることができ、ＤＲＡＭ２における平均消費電力を低減化することができる。
【００７５】
また、上述した実施の形態においては、セルフリフレュシュコントロール部１７という専用のハードウェアにて、ＤＲＡＭのセルフリフレッシュモードの切り替え制御を行えるようにし、ＣＰＵはＤＲＡＭのセルフリフレッシュ制御を行わないようにしている。
【００７６】
これにより、ＣＰＵの処理の負荷を下げる効果があり、場合によっては、ＣＰＵをスタンバイモードにすることができる。最終的には、ストレージを内蔵したモバイル機器における全体の消費電力を下がることができ、モバイル機器における動作時間を延ばすことができる。
【００７７】
また、上述した実施の形態においては、主に、ＣＰＵ５とコントロールレジスタ部２０が、格納状態通知手段としての機能を有し、リードレジスタコントロール部１４が、データ処理手段であるＭＰＥＧデコーダ４からのデータ読み出し要求を受け付ける受付手段としての機能を有し、また、セルフリフレュシュコントロール部１７の主にステートマシーン部１９が、第１、第２の制御手段としての機能を有している。
【００７８】
なお、上述した実施の形態においては、ＤＲＡＭ２からのデータの転送レート（ビットレート）が低いほど、ＤＲＡＭ２が動作しない期間を長くすることができるので、ＤＲＡＭ２の消費電力の低減効果を大きくすることができる。
【００７９】
また、上述した実施の形態においては、セルフリフレッシュモードの切り替え制御をＣＰＵ５を用いないで、上述もしたように、ハードウェア回路部、具体的には、メモリコントロール部３において実現している。これにより、ＣＰＵの負荷が軽くなり、ＣＰＵ自体の消費電力を抑える効果もある。
【００８０】
また、上述の実施の形態においては、ＭＰＥＧデコーダ４が処理用バッファとしてのＲＡＭ４１を備えており、このＲＡＭ４１が設けられていることにより、ＤＲＡＭ２からデータを読み出さない期間が生じ、この期間において、ＤＲＡＭ２をセルフリフレッシュモードに切り替え可能なものとして説明した。しかし、これに限るものではない。
【００８１】
処理用バッファとしてのＲＡＭ４１は、ＭＰＥＧデコーダ４の前段にあってもよいし、また、ＭＰＥＧデコーダ４の外部に設けられていてもよい。また、場合によっては、ＭＰＥＧデコーダ４の後段に設けられている場合であってもよい。要は、ＤＲＡＭ２からのデータを常時連続的に処理するのではなく、ＤＲＡＭ２からのデータを一時保持して処理を行うようにする場合に、この発明を適用することができる。
【００８２】
また、上述した実施の形態においては、この発明を画像音声再生専用装置に適用した場合を例にして説明したが、これに限るものではない。ハードディスクレコーダ、ＤＶＤレコーダ、デジタルビデオカメラ等の記録装置や記録再生装置、あるいは種々の再生装置、データ処理装置等、データを比較的に大きな記憶容量を有するバッファメモリに蓄えてから、ビットスリーム供給する種々の装置に対して適用可能である。
【００８３】
すなわち、バッファメモリから読み出されたデータの供給先は、ＭＥＰＥデコードなどのデコード回路だけでなく、ＭＰＥＧエンコーダなどのエンコード回路であってもよいし、その他の種々のデータ処理回路であってもよい。
【００８４】
また、バッファメモリの記憶容量も種々のものが適用可能であるし、データの転送レート（ビットレート）も種々のものを用いることが可能である。また、バッファメモリは、ＤＲＡＭ、ＳＤＲＡＭなどのリフレッシュ動作が必要なものだけでなく、電力の消費モードの切り替えが可能な他の種々のメモリを用いる場合にこの発明を適用することが可能である。
【００８５】
【発明の効果】
以上説明したように、この発明によれば、データをバッファメモリに蓄えてから、これを処理部に対して供給する種々の装置において、バッファメモリにおける消費電力を低減させることができ、装置全体において、消費電力の更なる低減を実現することができる。特に、モバイル機器に適用した場合に、バッテリの寿命を延ばすことができ、モバイル機器の使用時間を延ばすことが可能となる。
【図面の簡単な説明】
【図１】この発明の一実施の形態が適用された画像音声再生専用装置を説明するためのブロック図である。
【図２】図１に示した画像音声再生専用装置のメモリコントロール部を説明するための図である。
【図３】メモリコントロール部の動作を説明するためのフローチャートである。
【図４】メモリコントロール部の動作を説明するためのタイミングチャートである。
【符号の説明】
１…ＨＤＤ（ハードディスクドライブ）、２…ＤＲＡＭ、３…メモリコントロール部、４…ＭＰＥＧデコーダ、５…ＣＰＵ、６…操作スイッチ部、７…ＡＴＡインターフェイス、８…ＭＰＥＧインターフェイス、９…ＬＣＤ、１０…スピーカー、１１…電源制御部、１２…バッテリ、１３…スイッチコントロール部、１４…リードレジスタコントロール部、１５…リードカウンタ部、１６…リードレジスタ部、１７…セルフリフレッシュ部、１８…ＳＤＲＡＭインターフェイス、１９…ステートマシーン部、２０…コントロールレジスタ部
【図１】
2005011460.tif 000003
【図２】
2005011460.tif 000004
【図３】
2005011460.tif 000005
【図４】
2005011460.tif 000006