(57)【要約】【課題】  線形で指示される階調データに対して非線形特性のアナログ電流を、少ない回路素子数でしかも簡単な回路構成によって生成することができる電流生成回路、その電流生成回路を用いた電気光学装置及び電子機器を提供する。【解決手段】  デジタル・アナログ変換回路２５は、画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）をアナログ信号である線形特性の出力電流（データ信号）ＩＤｍに変換する第１のデジタル・アナログ変換回路部２６と第２のデジタル・アナログ変換回路部２７とを備えている。第１のデジタル・アナログ変換回路部２６と第２のデジタル・アナログ変換回路部２７とは縦列接続されており、第１のデジタル・アナログ変換回路部２６の出力電流が第２のデジタル・アナログ変換回路部２７の基準電流として入力されている。これにより、入力される画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）に対して非線形のアナログ電流を出力できる。【選択図】      図４
2005122033.tif 000002
【特許請求の範囲】
【請求項１】
基準信号に基づいて複数の第１の副電流が生成され、前記第１の副電流の中から第１の制御信号に基づいて選択された第１の副電流を加算し第１の出力電流として出力する第１の電流加算回路と、
前記第１の出力電流に基づいて複数の第２の副電流が生成され、前記第２の副電流の中から第２の制御信号に基づいて選択された第２の副電流を加算し第２の出力電流として出力する第２の電流加算回路と
を備えたことを特徴とする電流生成回路。
【請求項２】
請求項１に記載の電流生成回路において、
前記複数の第１の副電流は、それぞれの電流値が２進加重の関係になるものを含んでいることを特徴とする電流生成回路。
【請求項３】
請求項１または２に記載の電流生成回路において、
前記複数の第２の副電流は、それぞれの電流値が２進加重の関係になるものを含んでいることを特徴とする電流生成回路。
【請求項４】
請求項１乃至３のいずれか１項に記載の電流生成回路において、
前記第１の制御信号と前記第２の制御信号とが同一、若しくは対応関係にあることを特徴とする電流生成回路。
【請求項５】
請求項１乃至４のいずれか１項に記載の電流生成回路において、
前記第１の出力電流に対して予め定めた比の第３の副電流を生成する手段をさらに含み、前記第２の出力電流に対して前記第３の副電流を加算する手段を備えることを特徴とする電流生成回路。
【請求項６】
第１の基準電圧と、前記第１の基準電圧がゲートに共通印加される複数の第１のトランジスタと、前記複数の第１のトランジスタが出力する電流を第１の制御信号に基づいて選択的に加算することにより第１の出力電流を生成する第１の合成手段と、を含む第１の電流加算回路と、
前記第１の出力電流に基づいて第２の基準電圧を生成する変換回路と、前記第２の基準電圧がゲートに共通印加される複数の第２のトランジスタと、前記複数の第２のトランジスタが出力する電流を第２の制御信号に基づいて選択的に加算することにより第２の出力電流を生成する第２の合成手段と、を含む第２の電流加算回路と、
を備えたことを特徴とする電流生成回路。
【請求項７】
請求項６に記載の電流生成回路において、
前記変換回路はゲートとドレインとが電気的に接続されるトランジスタを含むことを特徴とする電流生成回路。
【請求項８】
請求項６または７に記載の電流生成回路において、
前記複数の第１のトランジスタは、それぞれの利得比が２進加重された値に設定されていることを特徴とする電流生成回路。
【請求項９】
請求項６乃至８のいずれか１項に記載の電流生成回路において、
前記複数の第２のトランジスタは、それぞれの利得比が２進加重された値に設定されていることを特徴とする電流生成回路。
【請求項１０】
請求項８または９に記載の電流生成回路において、
前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの並列接続構成を含むことを特徴とする電流生成回路。
【請求項１１】
請求項８乃至１０のいずれか１項に記載の電流生成回路において、
前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの直列接続構成を含むことを特徴とする電流生成回路。
【請求項１２】
請求項６乃至１１のいずれか１項に記載の電流生成回路において、
前記第１の制御信号と前記第２の制御信号とが同一、若しくは対応関係にあることを特徴とする電流生成回路。
【請求項１３】
請求項６乃至１２のいずれか１項に記載の電流生成回路において、
前記第２の基準電圧がゲートに印加される第３のトランジスタをさらに含み、前記第２の出力電流に対して前記第３のトランジスタから出力される電流を加算する手段を備えることを特徴とする電流生成回路。
【請求項１４】
請求項６乃至１３のいずれか１項に記載の電流生成回路において、
前記第１の出力電流、または、前記複数の第２のトランジスタから出力される電流、または、前記第３のトランジスタから出力される電流の値を変化させる制御手段を備えることを特徴とする電流生成回路。
【請求項１５】
請求項１４に記載の電流生成回路において、
前記制御手段による電流変化の量を調整するための調整手段をさらに有することを特徴とする電流生成回路。
【請求項１６】
電気光学装置において、
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応してそれぞれ設けられた電気光学素子を有した画素部と、前記複数の走査線を走査するための走査線駆動回路と、前記複数のデータ線を介して対応する前記画素部にアナログ電流を供給するデータ線駆動回路とを具備し、
前記データ線駆動回路は、
基準信号に基づいて複数の第１の副電流が生成され、前記第１の副電流の中から第１の制御信号に基づいて選択された第１の副電流を加算し第１の出力電流として出力する第１の電流加算回路と、
前記第１の出力電流に基づいて複数の第２の副電流が生成され、前記第２の副電流の中から第２の制御信号に基づいて選択された第２の副電流を加算し第２の出力電流として出力する第２の電流加算回路と
を備えたことを特徴とする電気光学装置。
【請求項１７】
請求項１６に記載の電気光学装置において、
前記複数の第１の副電流は、それぞれの電流値が２進加重の関係になるものを含んでいることを特徴とする電気光学装置。
【請求項１８】
請求項１６または請求項１７に記載の電気光学装置において、
前記複数の第２の副電流は、それぞれの電流値が２進加重の関係になるものを含んでいることを特徴とする電気光学装置。
【請求項１９】
請求項１６乃至１８のいずれか１項に記載の電気光学装置において、
前記第１の制御信号と前記第２の制御信号とが同一、若しくは対応関係にあることを特徴とする電気光学装置。
【請求項２０】
請求項１６乃至１９のいずれか１項に記載の電気光学装置において、
前記第１の出力電流に対して予め定めた比の第３の副電流を生成する手段をさらに含み、前記第２の出力電流に対して前記第３の副電流を加算する手段を備えることを特徴とする電気光学装置。
【請求項２１】
電気光学装置において、
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応してそれぞれ設けられた電気光学素子を有した画素部と、前記複数の走査線を走査するための走査線駆動回路と、前記複数のデータ線を介して対応する前記画素部にアナログ電流を供給するデータ線駆動回路とを具備し、
前記データ線駆動回路は、
第１の基準電圧と、前記第１の基準電圧がゲートに共通印加される複数の第１のトランジスタと、前記複数の第１のトランジスタが出力する電流を第１の制御信号に基づいて選択的に加算することにより第１の出力電流を生成する第１の合成手段と、を含む第１の電流加算回路と、
前記第１の出力電流に基づいて第２の基準電圧を生成する変換回路と、前記第２の基準電圧がゲートに共通印加される複数の第２のトランジスタと、前記複数の第２のトランジスタが出力する電流を第２の制御信号に基づいて選択的に加算することにより第２の出力電流を生成する第２の合成手段と、を含む第２の電流加算回路と、
を備えたことを特徴とする電気光学装置。
【請求項２２】
請求項２１に記載の電気光学装置において、
前記変換回路はゲートとドレインとが電気的に接続されるトランジスタを含むことを特徴とする電気光学装置。
【請求項２３】
請求項２１または２２に記載の電気光学装置において、
前記複数の第１のトランジスタは、それぞれの利得比が２進加重された値に設定されていることを特徴とする電気光学装置。
【請求項２４】
請求項２１乃至２３のいずれか１項に記載の電気光学装置において、
前記複数の第２のトランジスタは、それぞれの利得比が２進加重された値に設定されていることを特徴とする電気光学装置。
【請求項２５】
請求項２３または２４に記載の電気光学装置において、
前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの並列接続構成を含むことを特徴とする電気光学装置。
【請求項２６】
請求項２３乃至２５のいずれか１項に記載の電気光学装置において、
前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの直列接続構成を含むことを特徴とする電気光学装置。
【請求項２７】
請求項２１乃至２６のいずれか１項に記載の電気光学装置において、
前記第１の制御信号と前記第２の制御信号とが同一、若しくは対応関係にあることを特徴とする電気光学装置。
【請求項２８】
請求項２１乃至２７のいずれか１項に記載の電気光学装置において、
前記第２の基準電圧がゲートに印加される第３のトランジスタをさらに含み、前記第２の出力電流に対して前記第３のトランジスタから出力される電流を加算する手段を備えることを特徴とする電気光学装置。
【請求項２９】
請求項２１乃至２８のいずれか１項に記載の電気光学装置において、
前記第１の出力電流、または、前記複数の第２のトランジスタから出力される電流、または、前記第３のトランジスタから出力される電流の値を変化させる制御手段を備えることを特徴とする電気光学装置。
【請求項３０】
請求項２９に記載の電気光学装置において、
前記制御手段による電流変化の量を調整するための調整手段をさらに有することを特徴とする電気光学装置。
【請求項３１】
請求項１６乃至３０のいずれか１項に記載の電気光学装置において、
前記電気光学素子は、有機エレクトロルミネッセンス素子であることを特徴とする電気光学装置。
【請求項３２】
請求項１乃至１５のいずれか１項に記載の電流生成回路を具備することを特徴とする電子機器。
【請求項３３】
請求項１６乃至３１のいずれか１項に記載の電気光学装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流生成回路、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
デジタル信号をアナログ信号に変換するデジタル・アナログ変換回路（ＤＡＣ）は、各種の電子機器に広く利用されている。例えば、有機エレクトロルミネッセンス表示装置等の電気光学表示装置に用いられるＤＡＣは、デジタル信号（階調データ）をアナログ電流値に変換して画素回路に供給する電流ＤＡＣが用いられている。この種の電流ＤＡＣは、ゲートが共通接続された各トランジスタのβ（利得係数）比を２進加重としたカレントミラーを構成し、各トランジスタに流れる電流を加算することによってデジタル信号に対してアナログ信号（アナログ電流）を得るようになっていた。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、用途によりデジタル信号に対して非線形のアナログ信号（電流）が必要な場合がある。例えば、前記電気光学装置では、γ（ガンマ）補正という信号処理がある。このγ補正は、線形で指示される階調データ（デジタル信号）に対してその階調で発光する輝度が人間の見た目に自然な階調に見えるように、その線形で指示される階調データに対して非線形特性（例えば指数的、対数的）のアナログ電流を出力させる信号処理である。
【０００４】
しかしながら、上記電流ＤＡＣは、線形のＤＡＣであって、線形で指示される階調データに対して非線形特性のアナログ電流を生成することができなかった。そこで、階調データに対して非線形特性のアナログ電流を生成するために、γ補正のための信号処理回路を用いていた。この信号処理回路は、回路素子数も多く複雑な回路であって回路規模が大型化していた。その結果、小型化、コスト低減が求められる電気光学装置においては大きな問題であった。
【０００５】
本発明は上記問題点を解消するためになされたものであって、その目的は、線形で指示される階調データに対して非線形特性のアナログ電流を、少ない回路素子数でしかも簡単な回路構成によって生成することができる電流生成回路、その電流生成回路を用いた電気光学装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
上記問題点を解決するために、本発明の電流生成回路は、基準信号に基づいて複数の第１の副電流が生成され、前記第１の副電流の中から第１の制御信号に基づいて選択された第１の副電流を加算し第１の出力電流として出力する第１の電流加算回路と、前記第１の出力電流に基づいて複数の第２の副電流が生成され、前記第２の副電流の中から第２の制御信号に基づいて選択された第２の副電流を加算し第２の出力電流として出力する第２の電流加算回路とを備えたことを要旨とする。
【０００７】
この発明によれば、第１の電流加算回路は、入力される第１の制御信号に比例した第１の出力電流を出力し、第２の電流加算回路はその第１の出力電流に基づいて、さらに入力された第２の制御信号に比例した第２の出力電流を出力する。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対して非線形性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【０００８】
本発明の電流生成回路は、前記複数の第１の副電流は、それぞれの電流値が２進加重の関係になるものを含んでいる。
この発明によれば、第１の副電流を第１の制御信号の各ビットに対応して重み付けすることにより、第１の電流加算回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【０００９】
本発明の電流生成回路は、前記複数の第２の副電流は、それぞれの電流値が２進加重の関係になるものを含んでいる。
この発明によれば、第２の副電流は第２の制御信号の各ビットに対応して重み付けすることにより、第２の電流加算回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００１０】
本発明の電流生成回路は、前記第１の制御信号と前記第２の制御信号とが同一、若しくは対応関係にある。
この発明によれば、第１の制御信号と第２の制御信号とが同一であるか、対応関係にあるかに依らず同一の電流生成回路の出力を得ることができる。
【００１１】
本発明の電流生成回路は、前記第１の出力電流に対して予め定めた比の第３の副電流を生成する手段をさらに含み、前記第２の出力電流に対して前記第３の副電流を加算する手段を備える。
【００１２】
この発明によれば、第１の出力電流に対して予め定めた比の第３の副電流を生成し、第２の電流加算回路の出力に対して、前記第３の副電流を加算することにより、電流生成回路は広い範囲の非線形性を持つアナログ電流出力を得ることができる。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対して広い範囲の非線形性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００１３】
本発明の電流生成回路は、第１の基準電圧と、前記第１の基準電圧がゲートに共通印加される複数の第１のトランジスタと、前記複数の第１のトランジスタが出力する電流を前記第１の制御信号に基づいて選択的に加算することにより第１の出力電流を生成する第１の合成手段と、を含む第１の電流加算回路と、前記第１の出力電流に基づいて第２の基準電圧を生成する変換回路と、前記第２の基準電圧がゲートに共通印加される複数の第２のトランジスタと、前記複数の第２のトランジスタが出力する電流を前記第２の制御信号に基づいて選択的に加算することにより第２の出力電流を生成する第２の合成手段と、を含む第２の電流加算回路とを備えた。
【００１４】
この発明によれば、第１の電流加算回路は第１の基準電圧がゲートに共通印加される複数の第１のトランジスタが出力する電流を前記第１の制御信号に基づいて選択的に加算することにより第１の出力電流を生成する。また、第２の電流加算回路は、前記第１の出力電流に基づいて第２の基準電圧を変換回路により生成し、前記第２の基準電圧がゲートに共通印加される複数の第２のトランジスタが出力する電流を前記第２の制御信号に基づいて選択的に加算することにより第２の出力電流を生成する。そのため、簡単な構成で線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００１５】
本発明の電流生成回路は、前記変換回路はゲートとドレインとが電気的に接続されるトランジスタを含む。
この発明によれば、変換回路はゲートとドレインとが電気的に接続されるトランジスタを含んでいる。そのため、簡単な構成で電流を電圧に変換できる。
【００１６】
本発明の電流生成回路は、前記複数の第１のトランジスタは、それぞれの利得比が２進加重された値に設定されている。
この発明によれば、複数の第１のトランジスタの利得係数を第１の制御信号の各ビットに対応して重み付けすることにより、電流生成回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００１７】
本発明の電流生成回路は、前記複数の第２のトランジスタは、それぞれの利得比が２進加重された値に設定されている。
この発明によれば、複数の第２のトランジスタの利得係数を第２の制御信号の各ビットに対応して重み付けすることにより、電流生成回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００１８】
本発明の電流生成回路は、前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの並列接続構成を含む。
この発明によれば、前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの並列接続することにより、電流生成回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を精度良く得ることができる。
【００１９】
本発明の電流生成回路は、前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの直列接続構成を含む。
この発明によれば、前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの直列接続することにより、電流生成回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を精度良く得ることができる。
【００２０】
本発明の電流生成回路は、前記第１の制御信号と前記第２の制御信号とが同一、若しくは対応関係にある。
この発明によれば、第１の制御信号と第２の制御信号とが同一であるか、対応関係にあるかに依らず同一の電流生成回路の出力を得ることができる。
【００２１】
本発明の電流生成回路は、前記第２の基準電圧がゲートに印加される第３のトランジスタをさらに含み、前記第２の出力電流に対して前記第３のトランジスタから出力される電流を加算する手段を備える。
【００２２】
この発明によれば、第２の基準電圧がゲートに印加される第３のトランジスタから出力される電流を第２の出力電流に対して加算することにより、電流生成回路は広い範囲の非線形性を持つアナログ電流出力を得ることができる。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対して広い範囲の非線形性を持つアナログ電流出力を得ることができる。従って、装置全体を小型化するとともに、コストを低減することができる。
【００２３】
本発明の電流生成回路は、前記第１の出力電流、または、前記複数の第２のトランジスタから出力される電流、または、前記第３のトランジスタから出力される電流の値を変化させる制御手段を備える。
【００２４】
この発明によれば、制御手段により、第１の出力電流、または複数の第２のトランジスタから出力される電流、または第３のトランジスタから出力される電流の値を変化させる。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対してより広い範囲の非線形性を持つアナログ電流出力を得ることができる。従って、装置全体を小型化するとともに、コストを低減することができる。
【００２５】
本発明の電流生成回路は、前記制御手段による電流変化の量を調整するための調整手段をさらに有する。
この発明によれば、調整手段により、前記制御手段による電流変化の量を調整する。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対してより広い範囲の非線形性を持つアナログ電流出力を得ることができる。従って、装置全体を小型化するとともに、コストを低減することができる。
【００２６】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応してそれぞれ設けられた電気光学素子を有した画素部と、前記複数の走査線を走査するための走査線駆動回路と、前記複数のデータ線を介して対応する前記画素部にアナログ電流を供給するデータ線駆動回路とを具備し、前記データ線駆動回路は、基準信号に基づいて複数の第１の副電流が生成され、前記第１の副電流の中から第１の制御信号に基づいて選択された第１の副電流を加算し第１の出力電流として出力する第１の電流加算回路と、前記第１の出力電流に基づいて複数の第２の副電流が生成され、前記第２の副電流の中から第２の制御信号に基づいて選択された第２の副電流を加算し第２の出力電流として出力する第２の電流加算回路とを備えた。
【００２７】
この発明によれば、第１の電流加算回路は、入力される第１の制御信号に比例した第１の出力電流を出力し、第２の電流加算回路はその第１の出力電流に基づいて、さらに入力された第２の制御信号に比例した第２の出力電流を出力する。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対して非線形性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００２８】
本発明の電気光学装置は、前記複数の第１の副電流は、それぞれの電流値が２進加重の関係になるものを含んでいる。
この発明によれば、第１の副電流を第１の制御信号の各ビットに対応して重み付けすることにより、第１の電流加算回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００２９】
本発明の電気光学装置は、前記複数の第２の副電流は、それぞれの電流値が２進加重の関係になるものを含んでいる。
この発明によれば、第２の副電流は第２の制御信号の各ビットに対応して重み付けすることにより、第２の電流加算回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００３０】
本発明の電気光学装置は、前記第１の制御信号と前記第２の制御信号とが同一、若しくは対応関係にある。
この発明によれば、第１の制御信号と第２の制御信号とが同一であるか、対応関係にあ
るかに依らず同一の電流生成回路の出力を得ることができる。
【００３１】
本発明の電気光学装置は、前記第１の出力電流に対して予め定めた比の第３の副電流を生成する手段をさらに含み、前記第２の出力電流に対して前記第３の副電流を加算する手段を備える。
【００３２】
この発明によれば、第１の出力電流に対して予め定めた比の第３の副電流を生成し、第２の電流加算回路の出力に対して、前記第３の副電流を加算することにより、電流生成回路は広い範囲の非線形性を持つアナログ電流出力を得ることができる。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対して広い範囲の非線形性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００３３】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応してそれぞれ設けられた電気光学素子を有した画素部と、前記複数の走査線を走査するための走査線駆動回路と、前記複数のデータ線を介して対応する前記画素部にアナログ電流を供給するデータ線駆動回路とを具備し、前記データ線駆動回路は、第１の基準電圧と、前記第１の基準電圧がゲートに共通印加される複数の第１のトランジスタと、前記複数の第１のトランジスタが出力する電流を前記第１の制御信号に基づいて選択的に加算することにより第１の出力電流を生成する第１の合成手段と、を含む第１の電流加算回路と、前記第１の出力電流に基づいて第２の基準電圧を生成する変換回路と、前記第２の基準電圧がゲートに共通印加される複数の第２のトランジスタと、前記複数の第２のトランジスタが出力する電流を前記第２の制御信号に基づいて選択的に加算することにより第２の出力電流を生成する第２の合成手段と、を含む第２の電流加算回路とを備えた。
【００３４】
この発明によれば、第１の電流加算回路は第１の基準電圧がゲートに共通印加される複数の第１のトランジスタが出力する電流を前記第１の制御信号に基づいて選択的に加算することにより第１の出力電流を生成する。また、第２の電流加算回路は、前記第１の出力電流に基づいて第２の基準電圧を変換回路により生成し、前記第２の基準電圧がゲートに共通印加される複数の第２のトランジスタが出力する電流を前記第２の制御信号に基づいて選択的に加算することにより第２の出力電流を生成する。そのため、簡単な構成で線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００３５】
本発明の電気光学装置は、前記変換回路はゲートとドレインとが電気的に接続されるトランジスタを含む。
この発明によれば、変換回路はゲートとドレインとが電気的に接続されるトランジスタを含んでいる。そのため、簡単な構成で電流を電圧に変換できる。
【００３６】
本発明の電気光学装置は、前記複数の第１のトランジスタは、それぞれの利得比が２進加重された値に設定されている。
この発明によれば、複数の第１のトランジスタの利得係数を第１の制御信号の各ビットに対応して重み付けすることにより、電流生成回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００３７】
本発明の電気光学装置は、前記複数の第２のトランジスタは、それぞれの利得比が２進加重された値に設定されている。
この発明によれば、複数の第２のトランジスタの利得係数を第２の制御信号の各ビット
に対応して重み付けすることにより、電流生成回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を得ることができる。従って、回路全体を小型化するとともに、コストを低減することができる。
【００３８】
本発明の電気光学装置は、前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの並列接続構成を含む。
この発明によれば、前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの並列接続することにより、電流生成回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を精度良く得ることができる。
【００３９】
本発明の電気光学装置は、前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの直列接続構成を含む。
この発明によれば、前記第１のトランジスタ、または、前記第２のトランジスタは、所定の利得を持つトランジスタの直列接続することにより、電流生成回路は、少ない回路素子数でしかも簡単な回路構成によって線形特性を持つアナログ電流出力を精度良く得ることができる。
【００４０】
本発明の電気光学装置は、前記第１の制御信号と前記第２の制御信号とが同一、若しくは対応関係にある。
この発明によれば、第１の制御信号と第２の制御信号とが同一であるか、対応関係にあるかに依らず同一の電流生成回路の出力を得ることができる。
【００４１】
本発明の電気光学装置は、前記第２の基準電圧がゲートに印加される第３のトランジスタをさらに含み、前記第２の出力電流に対して前記第３のトランジスタから出力される電流を加算する手段を備える。
【００４２】
この発明によれば、第２の基準電圧がゲートに印加される第３のトランジスタから出力される電流を第２の出力電流に対して加算することにより、電流生成回路は広い範囲の非線形性を持つアナログ電流出力を得ることができる。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対して広い範囲の非線形性を持つアナログ電流出力を得ることができる。従って、装置全体を小型化するとともに、コストを低減することができる。
【００４３】
本発明の電気光学装置は、前記第１の出力電流、または、前記複数の第２のトランジスタから出力される電流、または、前記第３のトランジスタから出力される電流の値を変化させる制御手段を備える。
【００４４】
この発明によれば、制御手段により、第１の出力電流、または複数の第２のトランジスタから出力される電流、または第３のトランジスタから出力される電流の値を変化させる。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対してより広い範囲の非線形性を持つアナログ電流出力を得ることができる。従って、装置全体を小型化するとともに、コストを低減することができる。
【００４５】
本発明の電気光学装置は、前記制御手段による電流変化の量を調整するための調整手段をさらに有する。
この発明によれば、調整手段により、前記制御手段による電流変化の量を調整する。そのため、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対してより広い範囲の非線形性を持つアナログ電流出
力を得ることができる。従って、装置全体を小型化するとともに、コストを低減することができる。
【００４６】
本発明の電気光学装置は、前記電気光学素子は、有機エレクトロルミネッセンス素子である。
この発明によれば、電気光学素子が有機エレクトロルミネッセンス素子である電気光学装置は、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対して非線形性を持つアナログ電流出力を得ることができる。
【００４７】
本発明の電子機器は、先に記載の電流生成回路を具備することを要旨とする。
この発明によれば、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対して非線形性を持つアナログ電流出力を得ることができる。
【００４８】
本発明の電子機器は、先に記載の電気光学装置を具備することを要旨とする。
この発明によれば、複雑な信号処理回路を備えることなしに、少ない回路素子数でしかも簡単な回路構成によって、デジタル入力信号に対して非線形性を持つアナログ電流出力を得ることができる。
【発明を実施するための最良の形態】
【００４９】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図４に従って説明する。図１は、電気光学装置として有機エレクトロルミネッセンス素子を用いた有機エレクトロルミネッセンス表示装置の電気的構成を示すブロック回路図である。図２は、表示パネル部１２の回路構成を示すブロック回路図である。図３は、画素回路２０の内部構成を示す回路図である。
【００５０】
図１において、有機エレクトロルミネッセンス表示装置１０は、信号生成回路１１、表示パネル部１２、走査線駆動回路１３及びデータ線駆動回路１４を備えている。尚、本実施形態における有機エレクトロルミネッセンス表示装置１０は、アクティブマトリクス駆動方式である。
【００５１】
有機エレクトロルミネッセンス表示装置１０の、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４はそれぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路１１、走査線駆動回路１３及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００５２】
信号生成回路１１は、図示しない外部装置からクロックパルスＣＰ及び４ビットの画像デジタルデータＤが入力される。信号生成回路１１は、クロックパルスＣＰに基づいて各走査線Ｙ１〜Ｙｎ（図２参照）を順次選択するタイミングを決めるための垂直同期信号ＶＳＹＮＣを作成する。また、信号生成回路１１は、クロックパルスＣＰに基づいて、データ信号ＩＤ１〜ＩＤｍを対応するデータ線Ｘ１〜Ｘｍ（図２参照）にそれぞれ出力するタイミングを決めるための水平同期信号ＨＳＹＮＣを作成する。
【００５３】
そして、信号生成回路１１は、画像デジタルデータＤに同期して垂直同期信号ＶＳＹＮＣを走査線駆動回路１３に出力するとともに、水平同期信号ＨＳＹＮＣをデータ線駆動回
路１４に出力する。また、信号生成回路１１は、画像デジタルデータＤをデータ線駆動回路１４に出力する。
【００５４】
表示パネル部１２は、図２に示すように、その列方向に沿って延びるｍ本のデータ線Ｘ１〜Ｘｍ（ｍは自然数）を備えている。また、表示パネル部１２は、その行方向に沿って延びるｎ本の走査線Ｙ１〜Ｙｎ（ｎは自然数）を備えている。ここで、前記ｍ本のデータ線Ｘ１〜Ｘｍは、この記載した順番で図２において左から右に形成されているものとする。同様に、前記ｎ本の走査線Ｙ１〜Ｙｎは、この記載した順番で図２において上から下に形成されているものとする。
【００５５】
そして、表示パネル部１２には、前記各データ線Ｘ１〜Ｘｍと前記各走査線Ｙ１〜Ｙｎとの交差部に対応した位置に画素部としての画素回路２０がそれぞれ配設されている。前記各画素回路２０は、それぞれ対応する前記データ線Ｘ１〜Ｘｍを介してデータ線駆動回路１４に接続されている。又、各画素回路２０は、それぞれ対応する前記走査線Ｙ１〜Ｙｎを介して走査線駆動回路１３に接続されている。なお、各画素回路２０は、列方向に伸びるｍ本の電源線Ｌｍ（ｍは自然数）と接続されている。従って、前記各画素回路２０は、それぞれ対応する電源線Ｌ１〜Ｌｍを介して駆動電圧Ｖｄｄが供給される。
【００５６】
図３は、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの交差部にそれぞれ対応して配設された画素回路２０の内部構成を示す回路図である。画素回路２０は、４個のトランジスタと１つの容量素子と１つの電気光学素子としての有機エレクトロルミネッセンス素子とから構成されている。詳述すると、画素回路２０は、駆動トランジスタＱｄ、第１のスイッチングトランジスタＱｓｗ１、第２のスイッチングトランジスタＱｓｗ２、第３のスイッチングトランジスタＱｓｗ３、保持キャパシタＣｏ及び有機エレクトロルミネッセンス素子ＯＬＥＤを備えている。駆動トランジスタＱｄはＰ型ＴＦＴであり、第１、第２及び第３のスイッチングトランジスタＱｓｗ１，Ｑｓｗ２，Ｑｓｗ３はＮ型ＴＦＴである。また、電気光学素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という）ＯＬＥＤは、その発光層が有機材料で構成されており、駆動電流Ｉｏｅｌが供給されることによって発光する発光素子である。
【００５７】
駆動トランジスタＱｄは、そのソースが駆動電圧Ｖｄｄを供給するｍ番目の電源線Ｌｍに接続されている。駆動トランジスタＱｄのドレインは、第１のスイッチングトランジスタＱｓｗ１のドレインと、第２のスイッチングトランジスタＱｓｗ２のソースとにそれぞれ接続されている。
【００５８】
また、駆動トランジスタＱｄのゲートには、保持キャパシタＣｏの第１電極Ｄ０１が接続されている。保持キャパシタＣｏの第２電極Ｄ０２は電源線Ｌｍに接続されている。駆動トランジスタＱｄのゲートとドレインとの間には第２のスイッチングトランジスタＱｓｗ２が接続されている。
【００５９】
第１のスイッチングトランジスタＱｓｗ１は、そのソースがデータ線Ｘｍに接続されている。第１のスイッチングトランジスタＱｓｗ１のゲートは前記第２のスイッチングトランジスタＱｓｗ２のゲートとともに前記走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続されている。第１のスイッチングトランジスタＱｓｗ１のドレインは、前記第２のスイッチングトランジスタＱｓｗ２のソースとともに第３のスイッチングトランジスタＱｓｗ３のドレインに接続されている。第３のスイッチングトランジスタＱｓｗ３のソースは、有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に接続されている。有機ＥＬ素子ＯＬＥＤの陰極Ｅ２は接地されている。第３のスイッチングトランジスタＱｓｗ３のゲートは、前記走査線Ｙｎを構成する第２の副走査線Ｙｎ２に接続されている。つまり、本実施形態では走査線Ｙｎは、第１の副走査線Ｙｎ１と第２の副走査線Ｙｎ２とで構成されている。
【００６０】
尚、本実施形態においては、画素回路２０を、駆動トランジスタＱｄと、第１のスイッチングトランジスタＱｓｗ１と、第２のスイッチングトランジスタＱｓｗ２と、第３のスイッチングトランジスタＱｓｗ３と、保持キャパシタＣｏと、有機ＥＬ素子ＯＬＥＤとで構成したが、これに限定されるものではなく、適宜変更してもよい。また、駆動トランジスタＱｄと、第１のスイッチングトランジスタＱｓｗ１と、第２のスイッチングトランジスタＱｓｗ２と、第３のスイッチングトランジスタＱｓｗ３のチャネル型は、これに限定されるものではなく、適宜Ｐ又はＮチャネル型を選択することが可能である。
【００６１】
走査線駆動回路１３は、前記信号生成回路１１からの垂直同期信号ＶＳＹＮＣに基づいて、表示パネル部１２に設けられた前記ｎ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に対応する走査信号ＳＣ１〜ＳＣｎ（ｎは自然数）を出力する。詳しくは、走査線駆動回路１３は、前記垂直同期信号ＶＳＹＮＣに基づいて、第１の副走査線Ｙｎ１を介して該第１の副走査線Ｙｎ１に接続された各第１及び第２のスイッチングトランジスタＱｓｗ１，Ｑｓｗ２のオン・オフ状態を制御する第１の副走査信号ＳＣ１１，ＳＣ２１，ＳＣ３１，・・・，ＳＣｎ１を作成する。また、走査線駆動回路１３は、前記垂直同期信号ＶＳＹＮＣに基づいて、第２の副走査線Ｙｎ２を介して該第２の副走査線Ｙｎ２に接続された各第３のスイッチングトランジスタＱｓｗ３のオン・オフ状態を制御する第２の副走査信号ＳＣ１２，ＳＣ２２，ＳＣ３２，・・・，ＳＣｎ２を作成する。第１の副走査信号ＳＣ１１〜ＳＣｎ１がＨレベルとなった時、第２の副走査信号ＳＣ１２〜ＳＣｎ２はＬレベルであり、第１の副走査信号ＳＣ１１〜ＳＣｎ１がＬレベルとなった後に第２の副走査信号ＳＣ１２〜ＳＣｎ２はＨレベルとなる。そして、第２の副走査信号ＳＣ１２〜ＳＣｎ２が再びＬレベルとなった後に、第１の副走査信号ＳＣ１１〜ＳＣｎ１がＨレベルとなる。
【００６２】
そして、この第１の副走査信号ＳＣ１１〜ＳＣｎ１と第２の副走査信号ＳＣ１２〜ＳＣｎ２とで走査信号ＳＣ１〜ＳＣｎが構成されている。これら走査信号ＳＣ１〜ＳＣｎによって、選択された走査線上の画素回路２０の保持キャパシタＣｏに対してデータ線駆動回路１４から出力されるアナログ電流信号（データ信号）に応じた電荷を書き込むタイミングと有機ＥＬ素子ＯＬＥＤが発光するタイミングが制御される。
【００６３】
データ線駆動回路１４には、信号生成回路１１から画像デジタルデータＤと水平同期信号ＨＳＹＮＣとが入力される。データ線駆動回路１４は、図２に示すように複数のデジタル・アナログ変換回路２５を備えている。複数のデジタル・アナログ変換回路２５の各々は対応するデータ線Ｘ１，Ｘ２，・・・，Ｘｍに接続されている。また、各デジタル・アナログ変換回路２５は、前記信号生成回路１１から出力された４ビットの画像デジタルデータＤを入力される。そして、各デジタル・アナログ変換回路２５は、入力された画像デジタルデータＤの大きさに対応したレベルのアナログ電流信号であるデータ信号ＩＤ１，ＩＤ２，・・・，ＩＤｍを作成する。そして、デジタル・アナログ変換回路２５は、前記信号生成回路１１から出力された水平同期信号ＨＳＹＮＣに従って前記データ信号ＩＤ１，ＩＤ２，・・・，ＩＤｍを対応するデータ線Ｘ１，Ｘ２，・・・，Ｘｍを介して各画素回路２０に一斉に出力する。
【００６４】
そして、走査線駆動回路１３から順番に出力される前記第１の副走査信号ＳＣ１１〜ＳＣｎ１によって選択された第１の副走査線Ｙ１１〜Ｙｎ１上の各画素回路２０においては、その第１のスイッチングトランジスタＱｓｗ１と第２のスイッチングトランジスタＱｓｗ２とがそれぞれオン状態に設定される。そして、駆動トランジスタＱｄはそのゲートとドレインが互いに接続されたダイオードとして機能する。このことによって、各デジタル・アナログ変換回路２５に基づくデータ信号ＩＤ１〜ＩＤｍが、それぞれ駆動トランジスタＱｄ、第１のスイッチングトランジスタＱｓｗ１、データ線Ｘ１〜Ｘｍという経路で流
れるとともに、そのときに、駆動トランジスタＱｄのゲートの電位に対応した電荷が保持キャパシタＣｏに蓄積される。
【００６５】
そして、前記選択された第１の副走査線Ｙ１１〜Ｙｎ１が非選択となると、第１のスイッチングトランジスタＱｓｗ１及び第２のスイッチングトランジスタＱｓｗ２は、オフの状態に設定されるが、保持キャパシタＣｏにおける電荷の蓄積状態は変化しないので、駆動トランジスタＱｄのゲート電位は、データ信号ＩＤｍが流れた時の電圧に保持される。また、第１の副走査線Ｙ１１〜Ｙｎ１が非選択となると、その非選択となった第１の副走査線Ｙ１１〜Ｙｎ１に対応する第２の副走査線Ｙ１２〜Ｙｎ２が第２の副走査信号ＳＣ１２〜ＳＣｎ２によって選択される。このため、第３のスイッチングトランジスタＱｓｗ３がオン状態に設定され、駆動トランジスタＱｄのソース・ドレイン間には、そのゲート電圧に応じた大きさの駆動電流Ｉｏｅｌが流れる。詳しくは、この駆動電流Ｉｏｅｌは電源線Ｌ１〜Ｌｍ、駆動トランジスタＱｄ、第３のスイッチングトランジスタＱｓｗ３、有機ＥＬ素子ＯＬＥＤという経路で流れる。このことによって、有機ＥＬ素子ＯＬＥＤが前記駆動電流Ｉｏｅｌ（データ信号の値）に応じた輝度階調で発光する。以降、各走査線Ｙ１，Ｙ２，・・・，Ｙｎが順次選択されることで各画素回路２０にデータ信号ＩＤ１，ＩＤ２，・・・，ＩＤｍが供給され、各有機ＥＬ素子ＯＬＥＤが駆動電流Ｉｏｅｌの電流レベルに応じた輝度で発光する。このようにすることで表示パネル部１２上に画像デジタルデータＤに応じた画像が表示される。
【００６６】
図４は、本実施形態におけるデジタル・アナログ変換回路２５の内部構成を説明するための図である。
デジタル・アナログ変換回路２５は、第１のデジタル・アナログ変換回路部２６と第２のデジタル・アナログ変換回路部２７とを備えている。第１のデジタル・アナログ変換回路部２６と第２のデジタル・アナログ変換回路部２７は、本実施形態においては、４ビットの画像デジタルデータＤ（Ｄ１〜Ｄ４）を線形特性のアナログ電流に変換する電流出力型デジタル・アナログ変換回路である。第１のデジタル・アナログ変換回路部２６と第２のデジタル・アナログ変換回路部２７は、それぞれ基準電流生成部と変換部とを備えており、第１のデジタル・アナログ変換回路部２６の出力電流が第２のデジタル・アナログ変換回路部２７の基準電流生成部に入力されている。
【００６７】
詳しくは、第１のデジタル・アナログ変換回路部２６は、基準電流生成部２６ａと変換部２６ｂとを備えている。基準電流生成部２６ａは、変換トランジスタＱｃ１と、基準電流源ＩＲとを備えている。そして、変換部２６ｂは、第１〜第４のスイッチングトランジスタＱｓｗ１１〜Ｑｓｗ１４と、第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４とを備えている。また、変換部２６ｂは、第１〜第４の電流ラインＬａ１１〜Ｌａ１４と第１〜第４のデジタル信号線Ｌｄ１１〜Ｌｄ１４とを備えている。
【００６８】
第１〜第４のスイッチングトランジスタＱｓｗ１１〜Ｑｓｗ１４は、４ビットの画像デジタルデータＤ１〜Ｄ４に応じてオン・オフ制御されるスイッチング素子として機能するトランジスタである。
【００６９】
変換トランジスタＱｃ１は、そのソースが駆動電圧Ｖｄｄに接続されている。変換トランジスタＱｃ１のドレインは、基準電流源ＩＲに接続されている。変換トランジスタＱｃ１はダイオード接続されており、変換トランジスタＱｃ１のゲートは共通ゲート線ＧＬ１に接続されている。共通ゲート線ＧＬ１は、第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４のそれぞれのゲートに接続されている。つまり、変換トランジスタＱｃ１と第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４のそれぞれとはカレントミラー回路を構成している。第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４のそれぞれのソースは駆動電圧Ｖｄｄを供給する電源線ＶＬ１に接続されており、それぞれのドレインは並列に配列さ
れた第１〜第４の電流ラインＬａ１１〜Ｌａ１４にそれぞれ接続されている。第１〜第４の電流ラインＬａ１１〜Ｌａ１４は、それぞれ対応する第１〜第４のスイッチングトランジスタＱｓｗ１１〜Ｑｓｗ１４の各ドレインに接続されている。
【００７０】
第１〜第４のスイッチングトランジスタＱｓｗ１１〜Ｑｓｗ１４は、その各ゲートがそれぞれ対応する第１〜第４のデジタル信号線Ｌｄ１１〜Ｌｄ１４に接続されている。第１〜第４のデジタル信号線Ｌｄ１１〜Ｌｄ１４は、信号生成回路１１から入力される画像デジタルデータＤ１〜Ｄ４の各ビットに対応している。また、第１〜第４のスイッチングトランジスタＱｓｗ１１〜Ｑｓｗ１４の各ソースは出力電流ラインＬｏ１に接続されている。
【００７１】
なお、図４の例では変換トランジスタＱｃ１、第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４はＰチャネル型トランジスタであり、第１〜第４のスイッチングトランジスタＱｓｗ１１〜Ｑｓｗ１４はＮチャネル型トランジスタである。
【００７２】
ここで、第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４の利得係数βの比は、１：２：４：８に設定されている。また、変換トランジスタＱｃ１の利得係数βは、第１の駆動トランジスタＱｄ１１と等しく設定されている。ここで、利得係数βは、β＝Ｍ×β０＝（μ×Ｃ×Ｗ／Ｌ）で定義され、Ｍは相対値、β０は所定の定数、μはキャリアの移動度、Ｃはゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４の利得係数βは、画像デジタルデータＤ１〜Ｄ４の各ビットの重みに対応づけられた値にそれぞれ設定されている。例えば、画像デジタルデータの最下位ビットＤ１は、利得係数βが最も小さな第１の駆動トランジスタＱｄ１１に接続されている第１のスイッチングトランジスタＱｓｗ１１に供給される。そして、画像デジタルデータの最上位ビットＤ４は、利得係数βが最も大きな第４の駆動トランジスタＱｄ１４に接続されている第４のスイッチングトランジスタＱｓｗ１４に供給される。
【００７３】
また、トランジスタの電流駆動能力は利得係数βに比例するので、変換トランジスタＱｃ１、第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４の電流駆動能力の比は、１：１：２：４：８である。従って、第１〜第４の電流ラインＬａ１１，Ｌａ１２，Ｌａ１３，Ｌａ１４に流れる第１〜第４のアナログ電流Ｉ１１，Ｉ１２，Ｉ１３，Ｉ１４の電流レベル比は、１：２：４：８となる。また、第１の基準電流Ｉｒｅｆと第１の電流ラインＬａ１１を流れる第１のアナログ電流Ｉ１１の電流レベル比は、１：１となる。
【００７４】
そして、第１のデジタル・アナログ変換回路部２６に第１の基準電流Ｉｒｅｆが入力されると、変換トランジスタＱｃ１には第１の基準電流Ｉｒｅｆが流れる。そして、信号生成回路１１から４ビットの画像デジタルデータＤが入力されると、その画像デジタルデータＤに基づいて第１〜第４のスイッチングトランジスタＱｓｗ１１〜Ｑｓｗ１４はオン状態となる。そして、第１〜第４のスイッチングトランジスタＱｓｗ１１〜Ｑｓｗ１４に接続された第１〜第４の電流ラインＬａ１１〜Ｌａ１４には第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４の電流駆動能力に応じた、すなわち２進加重された電流が流れる。そして、各電流ラインに流れる電流の総和は入力される画像デジタルデータＤ１〜Ｄ４に比例しており、出力電流ラインＬｏ１には第１の基準電流Ｉｒｅｆに対して２進加重された出力電流Ｉｏｕｔ１が流れ、第２のデジタル・アナログ変換回路部２７の基準電流生成部に出力される。出力電流Ｉｏｕｔ１は以下の関係となる。
【００７５】
Ｉｏｕｔ１＝（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）×Ｉｒｅｆ
第２のデジタル・アナログ変換回路部２７は、その基準電流生成部２７ａは、変換トランジスタＱｃ２を備えている。そして、その変換部２７ｂは、第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４と、第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ
２４とを備えている。また、第２のデジタル・アナログ変換回路部２７は、第１〜第４の電流ラインＬａ２１〜Ｌａ２４と第１〜第４のデジタル信号線Ｌｄ２１〜Ｌｄ２４とを備えている。
【００７６】
第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４は、４ビットの画像デジタルデータＤ（ＤＤ１〜ＤＤ４）に応じてオン・オフ制御されるスイッチング素子として機能するトランジスタである。ここで、画像デジタルデータＤＤ１〜ＤＤ４は、本実施形態においては画像デジタルデータＤ１〜Ｄ４と同じ信号であり、例えば、データ線駆動回路１４内に備えられた図示しないバッファを介して入力される。これを例えば、データ線駆動回路１４に備えられた図示しないラッチ回路等の保持手段により画像デジタルデータＤ１〜Ｄ４を保持し、前記画像デジタルデータＤ１〜Ｄ４とは異なるタイミングで画像デジタルデータＤＤ１〜ＤＤ４として第２のデジタル・アナログ変換回路部２７に入力してもよい。
【００７７】
変換トランジスタＱｃ２は、そのドレインが第１のデジタル・アナログ変換回路部２６の出力である出力電流ラインＬｏ１に接続されており、そのソースは接地されている。変換トランジスタＱｃ２はダイオード接続されており、変換トランジスタＱｃ２のゲートは共通ゲート線ＧＬ２に接続されている。共通ゲート線ＧＬ２は、第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４のそれぞれのゲートに接続されている。つまり、変換トランジスタＱｃ２と第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４のそれぞれとはカレントミラー回路を構成している。第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４のそれぞれのソースは接地されており、それぞれのドレインは並列に配列された第１〜第４の電流ラインＬａ２１〜Ｌａ２４にそれぞれ接続されている。第１〜第４の電流ラインＬａ２１〜Ｌａ２４は、それぞれ対応する第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４の各ソースに接続されている。
【００７８】
第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４は、その各ゲートがそれぞれ対応する第１〜第４のデジタル信号線Ｌｄ２１〜Ｌｄ２４に接続されている。第１〜第４のデジタル信号線Ｌｄ２１〜Ｌｄ２４は、信号生成回路１１から入力される画像デジタルデータＤＤ１〜ＤＤ４の各ビットに対応している。また、第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４の各ドレインは出力ラインＸｍに接続されている。第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４は、画像デジタルデータＤＤ１〜ＤＤ４に応じてオン・オフ制御されるスイッチング素子として機能するトランジスタである。
【００７９】
なお、図４の例では変換トランジスタＱｃ２、第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４、第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４はＮチャネル型である。
【００８０】
ここで、第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４の利得係数βの比は、第１のデジタル・アナログ変換回路部２６の第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４の利得係数βと同様に、１：２：４：８に設定されている。つまり、第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４の利得係数βは、画像デジタルデータＤＤ１〜ＤＤ４の各ビットの重みに対応づけられた値にそれぞれ設定されている。また、変換トランジスタＱｃ２の利得係数βは、第１の駆動トランジスタＱｄ２１と等しく設定されている。従って、変換トランジスタＱｃ２、第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４の電流駆動能力の比は、１：１：２：４：８である。
【００８１】
次に、第２のデジタル・アナログ変換回路部２７の前記第１〜第４の電流ラインＬａ２１，Ｌａ２２，Ｌａ２３，Ｌａ２４のそれぞれに流れる第１〜第４のアナログ電流Ｉ２１
，Ｉ２２，Ｉ２３，Ｉ２４は、それぞれの利得係数βに比例する。従って、第１〜第４の電流ラインＬａ２１，Ｌａ２２，Ｌａ２３，Ｌａ２４に流れる第１〜第４のアナログ電流Ｉ２１，Ｉ２２，Ｉ２３，Ｉ２４の電流レベル比は、１：２：４：８となる。また、第２の基準電流と第１の電流ラインＬａ２１を流れる第１のアナログ電流Ｉ２１の電流レベル比は、１：１となる。
【００８２】
そして、第２のデジタル・アナログ変換回路部２７に前記出力電流Ｉｏｕｔ１が第２の基準電流として入力されると、変換トランジスタＱｃ２には前記出力電流Ｉｏｕｔ１が流れる。そして、信号生成回路１１から４ビットの画像デジタルデータＤＤが入力されると、その画像デジタルデータＤＤに基づいてオン状態となったスイッチングトランジスタの電流ラインには第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４の駆動能力に応じた、すなわち２進加重された電流が流れる。そして、各電流ラインに流れる電流の総和は入力される画像デジタルデータＤＤ１〜ＤＤ４に比例しており、第２の基準電流、すなわち第１のデジタル・アナログ変換回路部２６の出力電流Ｉｏｕｔ１をさらに２進加重した出力電流がデータ信号ＩＤｍとして出力される。本実施形態では、画像デジタルデータＤＤ１〜ＤＤ４は画像デジタルデータＤ１〜Ｄ４と同じ信号であるため、画像デジタルデータＤＤ１〜ＤＤ４を画像デジタルデータＤ１〜Ｄ４とすると、出力電流（データ信号）ＩＤｍは以下の関係となる。なお、出力電流（データ信号）ＩＤｍは画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）の大きさのみに比例し、そのタイミングには依らないため、画像デジタルデータＤＤ１〜ＤＤ４と画像デジタルデータＤ１〜Ｄ４のタイミングが異なる場合においても以下の関係が成立する。
【００８３】
ＩＤｍ＝（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）×Ｉｏｕｔ１
＝（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）２×Ｉｒｅｆ
つまり、入力される画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）に対して２乗のアナログ電流出力である出力電流（データ信号）ＩＤｍが得られる。従って、表示パネル部１２におけるγ補正を近似的に実現することができる。
【００８４】
尚、特許請求の範囲に記載の基準信号は、例えば、本実施形態においては、第１の基準電流Ｉｒｅｆに対応している。また、特許請求の範囲に記載の第１の副電流は、例えば、本実施形態においては第１〜第４のアナログ電流Ｉ１１，Ｉ１２，Ｉ１３，Ｉ１４に対応している。また、特許請求の範囲に記載の第１の制御信号は、例えば、本実施形態においては４ビットの画像デジタルデータＤ（Ｄ１〜Ｄ４）に対応している。さらに、特許請求の範囲に記載の第１の電流加算回路は、例えば、本実施形態においては第１のデジタル・アナログ変換回路部２６に対応している。また、特許請求の範囲に記載の第１の出力電流は、例えば、本実施形態においてはＩｏｕｔ１に対応している。また、特許請求の範囲に記載の第２の副電流は、例えば、本実施形態においては第１〜第４のアナログ電流Ｉ２１，Ｉ２２，Ｉ２３，Ｉ２４に対応している。また、特許請求の範囲に記載の第２の制御信号は、例えば、本実施形態においては４ビットの画像デジタルデータＤＤ（ＤＤ１〜ＤＤ４）に対応している。さらに、特許請求の範囲に記載の第２の電流加算回路は、例えば、本実施形態においては第２のデジタル・アナログ変換回路部２７に対応している。また、特許請求の範囲に記載の第２の出力電流は、例えば、本実施形態においてはＩＤｍに対応している。
【００８５】
また、特許請求の範囲に記載の第１の基準電圧は、例えば、本実施形態においては変換トランジスタＱｃ１のゲート電圧に対応している。また、特許請求の範囲に記載の第１のトランジスタは、例えば、本実施形態においては第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４に対応している。また、特許請求の範囲に記載の第１の合成手段は、例えば、本実施形態においては出力電流ラインＬｏ１に対応している。
【００８６】
また、特許請求の範囲に記載の第２の基準電圧は、例えば、本実施形態においては変換トランジスタＱｃ２のゲート電圧に対応している。また、特許請求の範囲に記載の変換回路は、例えば、本実施形態においては変換トランジスタＱｃ２に対応している。また、特許請求の範囲に記載の第２のトランジスタは、例えば、本実施形態においては第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４に対応している。また、特許請求の範囲に記載の第２の合成手段は、例えば、本実施形態においては出力ラインＸｍに対応している。
【００８７】
また、特許請求の範囲に記載の電流生成回路は、例えば、本実施形態においてはデジタル・アナログ変換回路２５に対応している。さらに、特許請求の範囲に記載の電気光学装置は、例えば、本実施形態においては有機エレクトロルミネッセンス表示装置１０に対応している。
【００８８】
上記実施形態によれば、以下のような効果を得ることができる。
（１）上記実施形態では、データ線駆動回路１４に備えられた電流出力型のデジタル・アナログ変換回路２５は、線形特性の第１のデジタル・アナログ変換回路部２６と線形特性の第２のデジタル・アナログ変換回路部２７とを備えている。そして、第１のデジタル・アナログ変換回路部２６の出力電流は第２のデジタル・アナログ変換回路部２７の基準電流生成部に入力されている。
【００８９】
これにより、第１のデジタル・アナログ変換回路部２６によって第１の基準電流Ｉｒｅｆを２進加重した出力電流Ｉｏｕｔ１を第２の基準電流とし、その第２の基準電流を第２のデジタル・アナログ変換回路部２７によってさらに２進加重されたアナログ電流が出力電流（データ信号）ＩＤｍとして出力される。従って、入力される画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）に対して２乗のアナログ電流出力を得られる。
【００９０】
（２）上記実施形態では、線形特性の第１のデジタル・アナログ変換回路部２６と線形特性の第２のデジタル・アナログ変換回路部２７を直列に接続するだけで、入力される画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）に対して２乗特性となるアナログ電流出力を得た。そのため、特別な信号処理回路なしに線形で指示される階調データに対して非線形特性のアナログ電流を、少ない回路素子数でしかも簡単な回路構成によって生成することができる。従って、装置全体を小型化するとともに、コストを低減することができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。本実施形態では、第１実施形態で説明したデジタル・アナログ変換回路２５に調整手段２８を加えたことと、第２のデジタル・アナログ変換回路部２７に固定抵抗Ｒ１〜Ｒ５、可変抵抗Ｒ６、第５の駆動トランジスタＱｄ２５及び第５の電流ラインＬａ２５を加えたことが第１実施形態と異なる。以下の実施形態において、前記第１の実施形態と同様の部分については、同一の符号を付し、その詳細な説明は省略する。
【００９１】
図５に示すように、デジタル・アナログ変換回路２５は、調整手段２８を備えている。調整手段２８は、前記可変抵抗Ｒ６の抵抗値を調整する手段であり、その出力が可変抵抗Ｒ６に接続されている。第２のデジタル・アナログ変換回路部２７は、固定抵抗Ｒ１〜Ｒ５、可変抵抗Ｒ６、変換トランジスタＱｃ２、第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４及び第１〜第５の駆動トランジスタＱｄ２１〜Ｑｄ２５とを備えている。また、第２のデジタル・アナログ変換回路部２７は、第１〜第５の電流ラインＬａ２１〜Ｌａ２５と第１〜第４のデジタル信号線Ｌｄ２１〜Ｌｄ２４とを備えている。
【００９２】
固定抵抗Ｒ１は第１のデジタル・アナログ変換回路部２６の出力電流ラインＬｏ１と変換トランジスタＱｃ２のドレインとの間に接続されている。変換トランジスタＱｃ２のソ
ースは接地されている。変換トランジスタＱｃ２はダイオード接続されており、変換トランジスタＱｃ２のゲートは共通ゲート線ＧＬ２に接続されている。共通ゲート線ＧＬ２は、第１〜第５の駆動トランジスタＱｄ２１〜Ｑｄ２５のそれぞれのゲートに接続されている。つまり、変換トランジスタＱｃ２と第１〜第５の駆動トランジスタＱｄ２１〜Ｑｄ２５のそれぞれとはカレントミラー回路を構成している。第１〜第５の駆動トランジスタＱｄ２１〜Ｑｄ２５のそれぞれのソースは接地されており、それぞれのドレインは並列に配列された第１〜第５の電流ラインＬａ２１〜Ｌａ２５にそれぞれ接続されている。第１〜第４の電流ラインＬａ２１〜Ｌａ２４は、それぞれ対応する第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４の各ソースに接続されている。第１〜第４のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４の各ドレインと第２のデジタル・アナログ変換回路部２７の出力ラインＸｍとの間には、固定抵抗Ｒ２〜Ｒ５が接続されている。そして、第５の駆動トランジスタＱｄ２５のドレインと出力ラインＸｍとの間には、可変抵抗Ｒ６が接続されている。この可変抵抗Ｒ６は、調整手段２８により、本実施形態においては画像デジタルデータＤＤに関係なく抵抗値が設定され、例えば、工場出荷時の検査工程で有機エレクトロルミネッセンス表示装置１０の特性に合わせて個別に抵抗値を設定する。
【００９３】
ここで、第５の駆動トランジスタＱｄ２５の利得係数βの比は、第１の駆動トランジスタＱｄ２１の利得係数βと同じ値に設定されており、変換トランジスタＱｃ２と第５の駆動トランジスタＱｄ２５の電流駆動能力の比は、１：１である。つまり、固定抵抗Ｒ１の抵抗値と可変抵抗Ｒ６の抵抗値が等しい場合、第２の基準電流として流れる出力電流Ｉｏｕｔ１と第５の電流ラインＬａ２５に流れる第５のアナログ電流Ｉ２５は等しい値となる。第５の電流ラインＬａ２５に流れる第５のアナログ電流Ｉ２５は以下の関係になる。
【００９４】
Ｉ２５＝（Ｒ１／Ｒ６）×Ｉｏｕｔ１
つまり、固定抵抗Ｒ１に対して可変抵抗Ｒ６を小さくするほど第５の電流ラインＬａ２５に流れる第５のアナログ電流Ｉ２５は大きくなる。また、固定抵抗Ｒ２〜Ｒ５が第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４のそれぞれのオン抵抗に対して無視できる抵抗値であったとすると、固定抵抗Ｒ２〜Ｒ５は第１〜第４の駆動トランジスタＱｄ２１〜Ｑｄ２４に流れる電流値を制限しない。そして、第１〜第４の電流ラインＬａ２１〜Ｌａ２４を流れる電流の総和は、第１実施形態と同様に画像デジタルデータＤＤを画像デジタルデータＤとすると、（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）×Ｉｏｕｔ１となる。
【００９５】
従って、第２のデジタル・アナログ変換回路部２７の出力電流（データ信号）ＩＤｍは、第１実施形態と同様に画像デジタルデータＤＤを画像デジタルデータＤとすると、次のような関係となる。
【００９６】
ＩＤｍ＝（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）×Ｉｏｕｔ１＋Ｉ２５
＝｛（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）２＋（Ｒ１／Ｒ６）
×（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）｝×Ｉｒｅｆ
つまり、入力される画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）に対して非線形のアナログ電流出力が可能になる。さらに、可変抵抗Ｒ６の抵抗値を変えることにより、出力電流（データ信号）ＩＤｍの特性の傾きを変えることができる。つまり、固定抵抗Ｒ１に対して可変抵抗Ｒ６を小さくしていくと、第５の電流ラインＬａ２５に流れる第５のアナログ電流Ｉ２５は増加し、これにより出力電流（データ信号）ＩＤｍの傾きを急にすることができる。そして、固定抵抗Ｒ１に対して可変抵抗Ｒ６を大きくしていくと、第５の電流ラインＬａ２５に流れる第５のアナログ電流Ｉ２５は減少し、これにより出力電流（データ信号）ＩＤｍの傾きを緩くすることができる。従って、画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）に対して２乗のみならず、より広い範囲の非線形性を持った出力を得ることができ、表示パネル部１２におけるγ補正を近似的に実現することができる
。
【００９７】
尚、特許請求の範囲に記載の第３の副電流は、例えば、本実施形態においては第５のアナログ電流Ｉ２５に対応している。また、特許請求の範囲に記載の第３のトランジスタは、例えば、本実施形態においては第５の駆動トランジスタＱｄ２５に対応している。また、特許請求の範囲に記載の制御手段は、例えば、本実施形態においては可変抵抗Ｒ６に対応している。さらに、特許請求の範囲に記載の調整手段は、例えば、本実施形態においては調整手段２８に対応している。
【００９８】
上記実施形態によれば、以下のような効果を得ることができる。
（１）上記実施形態では、デジタル・アナログ変換回路２５に調整手段２８を加え、第２のデジタル・アナログ変換回路部２７に固定抵抗Ｒ１〜Ｒ５と、可変抵抗Ｒ６と第５の駆動トランジスタＱｄ２５と第５の電流ラインＬａ２５を加えた。そして、可変抵抗Ｒ６の値を変化させることにより、第５の電流ラインＬａ２５を流れる電流値を可変できる。これにより、特別な信号処理回路を設けることなしに２乗の非線形特性だけでなく、さらに広い範囲の非線形性を持ったアナログ電流を得ることができる。
【００９９】
（２）上記実施形態では、線形特性の第１のデジタル・アナログ変換回路部２６と線形特性の第２のデジタル・アナログ変換回路部２７を直列に接続した。そして、第２のデジタル・アナログ変換回路部２７に備えた可変抵抗Ｒ６の値を調整手段２８により変化させるだけで、入力される画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）に対して２乗の非線形特性だけでなく、さらに広い範囲の非線形特性のアナログ電流を少ない回路素子数で、しかも簡単な回路構成によって生成することができる。従って、装置全体を小型化するとともに、コストを低減することができる。
（第３実施形態）
次に、本発明を具体化した第３実施形態を図６に従って説明する。本実施形態では、第１実施形態で説明したデジタル・アナログ変換回路２５に調整手段２８を加えたことが第１実施形態と異なる。また、本実施形態では、第１実施形態で説明した第２のデジタル・アナログ変換回路部２７に第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃ、第５〜第７の電流ラインＬａａ，Ｌａｂ，Ｌａｃ及び第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃを加えたことが第１実施形態と異なる。以下の実施形態において、前記第１の実施形態と同様の部分については、同一の符号を付し、その詳細な説明は省略する。
【０１００】
図６に示すように、デジタル・アナログ変換回路２５は調整手段２８を備えている。調整手段２８は、前記第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃを選択的にオン状態にする手段であり、その出力が第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃの各ゲートに接続されている。第２のデジタル・アナログ変換回路部２７は、変換トランジスタＱｃ２、第１〜第７のスイッチングトランジスタＱｓｗ２１〜Ｑｓｗ２４，Ｑｓｗａ，Ｑｓｗｂ，Ｑｓｗｃ及び第１〜第７の駆動トランジスタＱｄ２１〜Ｑｄ２４，Ｑｄａ，Ｑｄｂ，Ｑｄｃとを備えている。また、第２のデジタル・アナログ変換回路部２７は、第１〜第７の電流ラインＬａ２１〜Ｌａ２４，Ｌａａ，Ｌａｂ，Ｌａｃと第１〜第４のデジタル信号線Ｌｄ２１〜Ｌｄ２４とを備えている。
【０１０１】
第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃは、そのゲートが共通ゲート線ＧＬ２に接続されており、そのソースはそれぞれ接地されている。第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃは、そのドレインが第５〜第７の電流ラインＬａａ，Ｌａｂ，Ｌａｃにそれぞれ接続されている。第５〜第７の電流ラインＬａａ，Ｌａｂ，Ｌａｃは、第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃのソースとそれぞれ接続されている。第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，
Ｑｓｗｃのドレインは、出力ラインＸｍに接続されており、そのゲートには調整手段２８からデジタル信号Ｄａ，Ｄｂ，Ｄｃがそれぞれ入力される。デジタル信号Ｄａ，Ｄｂ，Ｄｃは、本実施形態においては、画像デジタルデータＤ（ＤＤ）と関係なく、第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃのいずれか１つを選択的にオン状態にする信号である。例えば、デジタル信号ＤａがＨレベルの時は第５のスイッチングトランジスタＱｓｗａがオン状態となる。一方、デジタル信号Ｄａ及びＤｂはＬレベルとなり、第６及び第７のスイッチングトランジスタＱｓｗｂ，Ｑｓｗｃはオフ状態となる。
【０１０２】
ここで、第１の駆動トランジスタＱｄ２１、第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃの利得係数βの比は、それぞれ異なり、１：ａ：ｂ：ｃに設定されている。従って、変換トランジスタＱｃ２、第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃの電流駆動能力の比は、１：ａ：ｂ：ｃである。第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃは、第５〜第７の電流ラインＬａａ，Ｌａｂ，Ｌａｃを流れる第５〜第７のアナログ電流Ｉａ，Ｉｂ，Ｉｃのうちいずれか１つを選択的にオン状態とするため、その選択した１つの電流をＩｋとし、その電流駆動能力比をＫ倍とすると、Ｉｋは以下の関係となる。
【０１０３】
Ｉｋ＝Ｋ×Ｉｏｕｔ１（Ｋはａ，ｂ，ｃのうちいずれか１つ）
また、第１〜第４の電流ラインＬａ２１〜Ｌａ２４を流れる電流の総和は、第１実施形態と同様に（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）×Ｉｏｕｔ１となる。
【０１０４】
従って、第２のデジタル・アナログ変換回路部２７の出力電流（データ信号）ＩＤｍは、第１実施形態と同様に画像デジタルデータＤＤを画像デジタルデータＤとすると、次のような関係となる。
ＩＤｍ＝（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）×Ｉｏｕｔ１＋Ｋ×Ｉｏｕｔ１
＝｛（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）２
＋Ｋ×（１×Ｄ１＋２×Ｄ２＋４×Ｄ３＋８×Ｄ４）｝×Ｉｒｅｆ
つまり、入力される画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）に対して非線形のアナログ電流出力が可能になる。さらに、第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃのいずれか１つを選択することにより、アナログ電流出力特性の傾きを変えることができる。例えば、利得係数βの比をａ＜ｂ＜ｃとすると、第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃの順で、出力電流（データ信号）ＩＤｍの傾きを急にしていくことができる。従って、より広い範囲の非線形性を持った出力を得ることができ、表示パネル部１２におけるγ補正を近似的に実現することができる。
【０１０５】
尚、特許請求の範囲に記載の第３の副電流は、例えば、本実施形態においては第５〜第７のアナログ電流Ｉａ，Ｉｂ，Ｉｃに対応している。また、特許請求の範囲に記載の第３のトランジスタは、例えば、本実施形態においては第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃに対応している。また、特許請求の範囲に記載の制御手段は、例えば、本実施形態においては第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃに対応している。
【０１０６】
上記実施形態によれば、以下のような効果を得ることができる。
（１）上記実施形態では、デジタル・アナログ変換回路２５に調整手段２８を加え、第２のデジタル・アナログ変換回路部２７に第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃと第５〜第７の電流ラインＬａａ，Ｌａｂ，Ｌａｃと第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃを加えた。そして、第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃのいずれか１つを選択することにより、第５〜第７の電流ラインＬａ２５〜Ｌａ２７を流れる電流値を変化させた。これにより、特別な信号処理回路を設けることなしに２乗の非線形特性だけでなく、さらに広い範囲の非線形性を持った
アナログ電流を得ることができる。
【０１０７】
（２）上記実施形態では、線形特性の第１のデジタル・アナログ変換回路部２６と線形特性の第２のデジタル・アナログ変換回路部２７を直列に接続した。そして、第２のデジタル・アナログ変換回路部２７に備えた第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃのいずれか１つを選択するだけで、入力される画像デジタルデータＤ１〜Ｄ４（ＤＤ１〜ＤＤ４）に対して２乗の非線形特性のアナログ電流を生成できる。そして、２乗の非線形特性だけでなく、さらに広い範囲の非線形特性のアナログ電流を少ない回路素子数で、しかも簡単な回路構成によって生成することができる。従って、装置全体を小型化するとともに、コストを低減することができる。
（第４実施形態）
次に、第１〜第３実施形態で説明した電気光学装置としての有機ＥＬ素子を用いた有機エレクトロルミネッセンス表示装置１０の電子機器への適用について図７に従って説明する。有機エレクトロルミネッセンス表示装置１０は、モバイル型パーソナルコンピュータ、携帯電話、ビューワ、ゲーム機等の携帯情報端末、電子書籍、電子ペーパー等種々の電子機器に適用できる。また、有機エレクトロルミネッセンス表示装置１０は、ビデオカメラ、デジタルスチルカメラ、カーナビゲーション、カーステレオ、運転操作パネル、パーソナルコンピュータ、プリンタ、スキャナ、テレビ、ビデオプレーヤー等種々の電子機器に適用できる。
【０１０８】
図７は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図７において、モバイル型パーソナルコンピュータ１００は、キーボード１０１を備えた本体部１０２と、有機エレクトロルミネッセンス表示装置１０を用いた表示ユニット１０３とを備えている。この場合においても、有機エレクトロルミネッセンス表示装置１０を用いた表示ユニット１０３は前記第１〜３実施形態と同様な効果を発揮する。この結果、モバイル型パーソナルコンピュータ１００は、表示品位の優れた表示を実現することができる。
【０１０９】
なお、上記各実施形態は以下のように変更してもよい。
○上記第２実施形態では、可変抵抗Ｒ６は、工場出荷時の検査工程で有機エレクトロルミネッセンス表示装置１０の特性に合わせて個別に抵抗値を固定するようにした。これを、例えば可変抵抗Ｒ６を抵抗素子とアナログスイッチとで構成し、抵抗値調整の機能がＩＣチップに書き込まれたプログラムによってアナログスイッチを選択し、可変抵抗Ｒ６の抵抗値を表示画像に応じてリアルタイムに可変させてもよい。
【０１１０】
○上記第３実施形態では、それぞれ異なる利得係数βを持つ第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃと第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃを３種類用いて、それらを選択的にオン状態にすることにより非線形特性の傾きを変化させた。これを、３種類の第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃのうち２種類以上を組み合わせてオン状態にして、非線形特性の傾きを変化させてもよい。
【０１１１】
○上記第３実施形態では、それぞれ異なる利得係数βを持つ第５〜第７の駆動トランジスタＱｄａ，Ｑｄｂ，Ｑｄｃと第５〜第７のスイッチングトランジスタＱｓｗａ，Ｑｓｗｂ，Ｑｓｗｃを３種類用いて、非線形特性の傾きを変化させた。これを、２種類又は４種類以上の利得係数βを持つ駆動トランジスタとそれに対応するスイッチングトランジスタを用いて、それらを選択的にオン状態にすることにより非線形特性の傾きを変化させてもよい。また、これら２種類又は４種類以上のスイッチングトランジスタのうち２種類以上を組み合わせてオン状態にして、非線形特性の傾きを変化させてもよい。また、これらのスイッチングトランジスタを選択的にオンする機能がＩＣチップに書き込まれたプログラムによって各スイッチングトランジスタを表示画像に応じてリアルタイムに選択して、非
線形特性の傾きを変化させてもよい。
【０１１２】
○上記実施形態では、有機エレクトロルミネッセンス表示装置１０に適用して好適な結果を得たが、有機エレクトロルミネッセンス表示装置以外に音声圧縮装置に用いる非線形ＤＡＣに適用してもよい。
【０１１３】
○上記実施形態では、４ビットの画像デジタルデータＤをアナログ電流に変換するデジタル・アナログ変換回路２５に適用したが、これを３ビット以下、あるいは５ビット以上の画像デジタルデータＤをアナログ電流に変換するデジタル・アナログ変換回路２５に適用してもよい。
【０１１４】
○上記実施形態では、第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４，Ｑｄ２１〜Ｑｄ２４は、それぞれ異なる利得係数βを持つトランジスタであった。これを、同じ利得係数βを持つトランジスタを複数個並列接続又は直列接続し、その並列接続又は直列接続する個数を変えることにより、第１〜第４の駆動トランジスタＱｄ１１〜Ｑｄ１４，Ｑｄ２１〜Ｑｄ２４をそれぞれ等価的に異なる利得係数βにしてもよい。
【０１１５】
○上記実施形態では、画素回路２０に具体化して好適な効果を得たが、有機ＥＬ素子ＯＬＥＤ以外の例えばＬＥＤやＦＥＤ等の発光素子のような電流駆動素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶装置に具体化してもよい。
【０１１６】
○上記実施形態では、電流駆動素子として有機ＥＬ素子ＯＬＥＤについて具体化したが、無機エレクトロルミネッセンス素子に具体化してもよい。つまり、無機エレクトロルミネッセンス素子からなる無機エレクトロルミネッセンス表示装置に応用しても良い。
【０１１７】
○上記実施形態では、有機ＥＬ素子を用いた場合を例に説明したが、本発明はこれに限定されるものではなく、液晶素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）等にも適用可能である。
【図面の簡単な説明】
【０１１８】
【図１】第１実施形態の有機エレクトロルミネッセンス表示装置の電気的構成を示すブロック回路図。
【図２】同じく、表示パネル部の回路構成を示すブロック回路図。
【図３】同じく、画素回路の回路図。
【図４】同じく、デジタル・アナログ変換回路の構成を示すブロック回路図。
【図５】第２実施形態のデジタル・アナログ変換回路の構成を示すブロック回路図。
【図６】第３実施形態のデジタル・アナログ変換回路の構成を示すブロック回路図。
【図７】第４実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図。
【符号の説明】
【０１１９】
Ｃｏ…保持キャパシタ、Ｘｍ…データ線、Ｙｎ…走査線、ＯＬＥＤ…有機ＥＬ素子、Ｑｃ１，Ｑｃ２…変換トランジスタ、Ｑｄ１１〜Ｑｄ１４，Ｑｄ２１〜Ｑｄ２５，Ｑｄａ，Ｑｄｂ，Ｑｄｃ…第１〜第７の駆動トランジスタ、Ｑｓｗ１１〜Ｑｓｗ１４，Ｑｓｗ２１〜Ｑｓｗ２５，Ｑｓｗａ，Ｑｓｗｂ，Ｑｓｗｃ…第１〜第７のスイッチングトランジスタ、１０…有機エレクトロルミネッセンス表示装置、１１…信号生成回路、１２…表示パネル部、１３…走査線駆動回路、１４…データ線駆動回路、２０…画素回路、２５…デジタル・アナログ変換回路、２６…第１のデジタル・アナログ変換回路部、２７…第２のデジ
タル・アナログ変換回路部、２８…調整手段、１００…モバイル型パーソナルコンピュータ。
【図１】
2005122033.tif 000003
【図２】
2005122033.tif 000004
【図３】
2005122033.tif 000005
【図４】
2005122033.tif 000006
【図５】
2005122033.tif 000007
【図６】
2005122033.tif 000008
【図７】
2005122033.tif 000009