(57)【要約】      （修正有）【課題】デジタルアナログ変換でＢＣＤコード変換する手法を改善してより正確なコード変換を実現させ、クリア度の調整もできるＢＣＤコードマトリックスＤ／Ａコンバータアンプを提供する。【解決手段】デジタルアナログ変換した後、出力させた２進数データをマトリックスボード部７でＢＣＤコードに変換する最大２桁で随時、加算器に入り演算後、繰り上げモードはワンショットマルチ発振器から１発パルス発振して次上位桁の加算用レジスタに加算されることで正確なＢＣＤコード変換したものである。【選択図】図１
0003192889.tif 000002
【実用新案登録請求の範囲】
【請求項１】
入力端子からサンプリング回路で処理されたデジタル信号は、音量調節用のある数値を入力するエンコード回路とプロセッサで乗算演算して得た端数を含むデジタル信号をデジタルアナアログ変換回路の各端子に１０進数で１桁目ａルート、２桁目ｂルート、とルートごとに入力され次第随時演算する加算ユニットを構成する加算器と加算用レジスタにおいて、単純加算モードから出力したＤＡＣユニットでＢＣＤコードに変換して出力、さらに繰り上げ専用モードから次の上位ユニットＢの加算用ユニットに繰り上げパルスが繰り上がることを特徴としたＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【請求項２】
デジタルアナログ変換回路からＢＣＤコードに換える加算ユニットにおいて、繰り上げ専用モードからワンショットマルチ発振器のパルスをユニットＢの加算用レジスタに１発プリセットカウンタを介して１加算することを特徴とする請求項１記載のＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【考案の詳細な説明】
【技術分野】
【０００１】本考案は、デジタルアナログアンプにおいてＢＣＤコード変換を利用したデジタル信号をアナログ信号に換える変換器に関するものである。
【背景技術】
【０００２】サンプリング回路でデジタル処理した信号をアナログ変換する場合、正確な変換精度が確保しにくいため多くの端子を使いアナログ信号に換えていた。電流加算型やはしご回路等を用いていたのでアナログ波形が階段状になることが音再生などに歪みや不自然さなどの弊害になっている問題があった。【０００３】本考案は、この解決のためＢＣＤコードに変換する手段を使い且各ＢＣＤコードに分けて部分ごとに適当な波形を再生することをめざしてより高度なアナログ再生を行うものである。【０００４】提案者は既に実用新案登録第３１７６９０６号を提案しているが、このコンピュータデジタルアンプは、デジタルアナログ変換器が２進数で出力されるがその変換に伴うプログラムが複雑になるので実現が困難であった。
【考案の概要】
【考案が解決しようとする課題】
【０００５】本考案は、サンプリング回路で処理した後、プロセッサ演算で細かな端数を出力させＢＣＤコード変換でアナログ変換精度を上げることを可能とするＢＣＤコードマトリックスＤ／Ａコンバータアンプを提供する目的である。
【先行技術文献】
【０００６】
【特許文献】
【特許文献】実用新案登録第３１７６９０６号
【課題を解決する手段】
【０００７】本考案請求項１記載のＢＣＤコードマトリックスＤ／Ａコンバータアンプにおいて、サンプリング回路とプロセッサでボリューム調節するための音量に相当する数値を乗算演算して、デジタルアナログ変換回路を介して得た２進数コードをＢＣＤコードに換えるマトリックスボード部からエンコード回路を介してＢＣＤコードに組み替え、加算用マトリックスゲート部及びプロセッサユニットボード部の各加算ユニットで各１０進数の加算演算を行うことでＤＡＣユニットに出力して正確なアナログ信号に変換することを特徴とするものである。
【０００８】本考案請求項２記載のＢＣＤコードマトリックスＤ／Ａコンバータアンプにおいて、デジタル信号出力データをＢＣＤコードに変換するプロセッサユニットボード部は繰り上がりに相当するパルスを出力するワンショットマルチ発振器と次の上位桁の単純加算モード（Ｍモード）加算用レジスタにプリセットカウンタを介して繰り上げしておくことを特徴とするものである。
【考案の効果】
【０００９】本考案の改善方法は、従来のコンピュータによる演算で増幅する手段でデジタルアナログ変換手段をＢＣＤコード変換しやすいように替えることが可能であるために容易に加算するデバイスが使える点にある。これにより精密な音質解像度を可変できる増幅ができる。
【考案を実施するための最良の形態】
【００１０】デジタルアナログ変換回路から出力される２進数データは、１ビット目が「１」である。２ビット目が「２」である。３ビット目が「４」さらに４ビット目が「８」とビット数と出力する数値が「２」の乗数になっている。【００１１】加算回路に加算用レジスタを介して、２つの数値が入力される場合、最大「１８」になる。２桁数であるから２バイト分の容量を持つユニットが必要になる。これが１組になって複数個から成り立っている。【００１２】以下、考案の実施の一形態を図１から図４を用いて説明する。図１は、ＢＣＤコードマトリックスＤ／Ａコンバータアンプの全体の構成の図である。１は、入力端子で２サンプリング回路に接続されている。３サンプリング発振回路から高周波振動パルスが２サンプリング回路に入り標本化信号処理される。２サンプリング回路は、４プロセッサに接続されている。５増幅用エンコード回路は、４プロセッサに接続されボリューム調整のため整数値を代入して４プロセッサで乗算演算することで端数値の出力を得る。【００１３】端数値の出力データは、６デジタルアナログ変換回路では２進数で出力され前述の端子のビットと出力データの関係は示した通りである。【００１４】６デジタルアナログ変換回路は、２進数データをＢＣＤコードに変換する７マトリックスボード部に、接続される。７マトリックスボード部は端子１の出力は１０進法で１桁であるからＡルートで１選択、端子２は、同じく１桁であるのでＡルート２選択となる。１０位桁がＢルート、１００位桁がＣルートとなる。【００１５】７マトリックスボード部の横軸の各端子は、「０」から「９」までの端子でルートごとに８エンコード回路が配線されている。【００１６】７マトリックスボード部は９加算用マトリックスゲート部に接続され８エンコード回路を介して１０プロセッサユニットボード部に接続されている。１２加算用レジスタと１３加算器で単純加算モードつまりＭモードと繰り上げ専用モードであるＮモードで構成され繰り上げ数が「１」である場合、１４ワンショットマルチ発振器から１発パルスが出力され次の上位桁であるＢルートの１５プリセットカウンタを介して１４加算レジスタに加えられる。【００１７】１６ＤＡＣユニットは１７ＤＡＣ１に定電圧入力Ｖ１が掛けられ１８ＤＡＣ２に定電圧入力Ｖ２が１９ＤＡＣ３には定電圧入力Ｖ３が掛けられている。出力端子に２０抵抗器列群が多数個の抵抗器ｒ１，ｒ２，ｒ３など接続されて結線出力される。２１出力回路はプリアンプのような回路で構成され２２アナログアンプに入力して増幅後、出力される。【００１８】尚１６ＤＡＣユニットは１７ＤＡＣ１など複数個の１０進デコーダで構成され各桁２０抵抗器列群の端子に接続され数値に合う電流値を出力する。【００１９】信号処理が終了する時点で加算レジスタをリセットする必要があるが、これは１３加算器に別のデータが加えられると書き換え元のデータが消去されるので問題なく加算データをリセットする。【００２０】以上の構成でデジタルアナログ変換を行い、精密度を可変することができるデジタルアンプが実現することができる。
【図面の簡単な説明】
【００２１】
【図１】  本考案のサンプリングデジタルアンプの構成を示す図である。
【図２】  本考案のマトリックスボード部の構成図である。
【図３】  考案の加算用マトリックスゲード部の構成の図である。
【図４】  本考案のＤＡＣ回路の構成を示す図である。
【符号の説明】
【００２２】１      入力端子
２      サンプリング回路
３      サンプリング発振回路
４      プロセッサ
５      増幅用エンコード回路
６      デジタルアナログ変換回路
７      マトリックスボード部
８      エンコード回路
９      加算用マトリックスゲート部
１０    プロセッサユニットボード部
１１    加算ユニット
１２    加算用レジスタ
１３    加算器
１４    ワンショットマルチ発振器
１５    プリセットカウンタ
１６    ＤＡＣユニット
１７    ＤＡＣ１（１０進デコーダ）
１８    ＤＡＣ２
１９    ＤＡＣ３
２０    抵抗器列群
２１    出力回路
２２    アナログアンプ
１２０  加算レジスタＢ
１３０  加算器Ｂ
【図１】
0003192889.tif 000003
【図２】
0003192889.tif 000004
【図３】
0003192889.tif 000005
【図４】
0003192889.tif 000006
【手続補正書】
【提出日】平成25年6月14日(2013.6.14)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
入力端子からサンプリング回路で処理後、デジタルアナログ変換回路の各出力端子からの数値を随時演算する加算ユニットを構成する加算器と加算用レジスタにおいて、単純加算モードから出力したＤＡＣユニットでＢＣＤコードに変換して出力、さらに繰り上げ専用モードから次の上位ユニットＢの加算用ユニットに繰り上げパルスが繰り上がることを特徴としたＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【請求項２】
デジタルアナログ変換回路からＢＣＤコードに換える加算ユニットにおいて、繰り上げ専用モードからワンショットマルチ発振器のパルスをユニットＢの加算用レジスタに１発プリセットカウンタを介して１加算することを特徴とする請求項１記載のＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【手続補正書】
【提出日】平成25年8月9日(2013.8.9)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
プロセッサによる演算で増幅するアンプにおいて、デジタルアナログ変換回路からの２進数データ出力をマトリックスボード部で１０進数に分解して桁ごとにエンコード回路を介して加算ユニットに入力され、加算用レジスタに記憶させ桁上がりの数値はワンショットマルチ発振器で１発パルス出力、上位桁に相当する加算レジスタにプリセットカウンタを介して加算することでＢＣＤコードに換えることを特徴とするＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【請求項２】
ＢＣＤコードに変換され各ＤＡＣに適切な定電圧を加え、抵抗列を全て結線して出力することを特徴とする請求項１記載のＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【手続補正書】
【提出日】平成25年10月2日(2013.10.2)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
デジタル音声信号を入力端子に入力後プロセッサで演算処理を行いデジタルアナログ変換回路から出力される２進数データをＢＣＤコードに換えるためマトリックスボード部に入力、エンコード回路を介してプロセッサユニットボード部で桁毎に加算レジスタに加算して１０進数に相当するアナログ数値を出力するＤＡＣユニットに接続した複数個の抵抗器を結線し適切な定電圧を印加して抵抗器出力の電圧変化を行い、アナログ電圧を出力する複数個のＤＡＣ出力を全て結線して高精度音声信号を出力させることを特徴としたＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【請求項２】
デジタルアナログ変換回路から出力された２進数データからＢＣＤコードに換えるためプロセッサユニットボード部を構成する加算ユニットにおいて、繰り上げ専用モードからワンショットマルチ発振器が１発パルスを出力、プリセットカウンタを介して上位桁の加算用レジスタに加算することを特徴とする請求項１記載のＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【手続補正書】
【提出日】平成26年1月6日(2014.1.6)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
アナログ音声信号を入力端子に加えサンプリング回路で標本化、増幅用エンコード回路に任意の数値を入力しプロセッサで演算後、デジタルアナログ変換回路により２進数データを出力、桁毎に１０進数に換算する数に分解しデジタル値に変換するマトリックスボード部と複数のエンコード回路から構成される前述マトリックスボード部に桁毎に加算演算する複数の加算ユニットで構成された加算用マトリックスゲート部に接続しＢＣＤコードに変換するための桁毎に加算ユニットに随時加算するプロセッサユニットボード部の出力を複数のＤＡＣにそれぞれ複数個の抵抗器を接続した構成のＤＡＣユニットの電源に定電圧を加えて正確なアナログ信号に変換することを特徴とするＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【請求項２】
加算用マトリックスゲート部において加算レジスタで一時記憶し、加算器で演算後繰り上がり数が出た場合、ワンショットマルチ発振器がパルスを１発発振し次の上位桁の加算レジスタＢにおいてプリセットカウンタに繰り上がり数をプリセットして繰り上がり数を加算することを特徴とする請求項１記載のＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【手続補正書】
【提出日】平成26年4月9日(2014.4.9)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
アナログ信号を加えた入力端子と前記入力端子からデジタル信号に換えるサンプリング回路と任意の整数値で乗算するプロセッサと、増幅用エンコード回路の接続で前記プロセッサから出力された端数を含む２進数データを、デジタル信号に変換して出力するデジタルアナログ変換回路と、１０進数の各桁に対応する複数のエンコード回路を含み、前記デジタルアナログ変換回路から出力された前記２進数データを桁毎に１０進数に換算する数に分解し、デジタル値に変換するマトリックスボード部と、前記マトリックスボード部の出力を桁毎に加算演算する複数の加算ユニットで構成され、ＢＣＤコードを出力する加算用マトリックスゲート部及びプロセッサユニット部と、複数のＤＡＣにそれぞれ複数個の抵抗器が接続され、前記ＤＡＣのそれぞれに対して、前記複数個の抵抗器を介して定電圧が加えられ、前記複数個の抵抗器が結線出力から出力するＤＡＣユニットと、アナログアンプを備えたことを特徴とするＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【請求項２】
前記加算用マトリックスゲート部が、前記マトリックスボード部の出力を桁毎に一時子臆する複数個の加算用レジスタと、前記加算用レジスタの出力を桁毎に加算する複数の加算器と、前記加算器の出力に置いて繰り上がり数が出た場合、パルスを１発発振するワンショットマルチ発振回路と、前記パルスがン入力されると、前期次の上位桁の加算用レジスタに１を加算するプリセットカウンタを備えたことを特徴とする請求項１記載のＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【手続補正書】
【提出日】平成26年6月20日(2014.6.20)
【手続補正１】
【補正対象書類名】実用新案登録請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【実用新案登録請求の範囲】
【請求項１】
アナログ信号を加えた入力端子と前記入力端子からデジタル信号に換えるサンプリング回路と任意の整数値で乗算するためのプロセッサと、増幅用エンコード回路の接続で前記プロセッサから出力された端数を含む２進数データを、デジタル信号に変換して出力するデジタルアナログ変換回路と、１０進数の各桁に対応する複数のエンコード回路を含み、前記デジタルアナログ変換回路から出力された前記２進数データを桁毎に１０進数に換算する数に分解し、デジタル値に変換するマトリックスボード部と、前記マトリックスボード部の出力を桁毎に加算演算する複数の加算ユニットで構成され、ＢＣＤコードを出力する加算用マトリックスゲート部及びプロセッサユニット部と、複数のＤＡＣにそれぞれ複数個の抵抗器が接続され、前記ＤＡＣのそれぞれに対して、前記複数個の抵抗器を介して定電圧が加えられ、前記複数個の抵抗器が結線出力から出力するＤＡＣユニットと、アナログアンプを備えたことを特徴とするＢＣＤコードマトリックスＤ／Ａコンバータアンプ。
【請求項２】
前記加算用マトリックスゲート部が、前記マトリックスボード部の出力を桁毎に一時記憶する複数個の加算用レジスタと、前記加算用レジスタの出力を桁毎に加算する複数の加算器と、前記加算器の出力に置いて繰り上がり数が出た場合、パルスを１発発振するワンショットマルチ発振回路と、前記パルスが入力されると、前記次の上位桁の加算用レジスタに１を加算するプリセットカウンタを備えたことを特徴とする請求項１記載のＢＣＤコードマトリックスＤ／Ａコンバータアンプ。