【手続補正書】
【提出日】平成22年5月17日(2010.5.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
第１の電極ノードに接続される第１の導通ノードと、第２の電極ノードに接続される第２の導通ノードと、第１のベースノードとを有する第１のバイポーラトランジスタ、
前記第２の電極ノードと前記第１のバイポーラトランジスタのベースノードとの間に接続され、制御信号に従って選択的に導通し、導通時、前記第２の電極ノードと前記第１のバイポーラトランジスタのベースノードとを電気的に接続する第１導電型の第１の絶縁ゲート型電界効果トランジスタ、
ゲート電極と、前記第１の電極ノードに電気的に接続される第３の導通ノードと、前記第１のバイポーラトランジスタのベースノードに電気的に接続される第４の導通ノードとを有し、前記ゲート電極の電圧と前記第１の電極ノードの電圧とに従って選択的に導通し、導通時、前記第１の電極ノードと前記第１のバイポーラトランジスタのベースノードとを電気的に接続する第２導電型の第２の絶縁ゲート型電界効果トランジスタ、および
前記第２の電極ノードと前記第２の絶縁ゲート型電界効果トランジスタのゲート電極との間に接続され、前記第１のバイポーラトランジスタの非導通時に前記第２の絶縁ゲート型電界効果トランジスタのゲート絶縁膜に印加される電圧を緩和する電圧緩和素子を備える、半導体装置。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
前記電圧緩和素子は、前記第２の絶縁ゲート型電界効果トランジスタのゲート電極に電気的に接続される第５の導通ノードと、前記第２の電極ノードに電気的に接続される第６の導通ノードと、前記第１のバイポーラトランジスタのベースノードに電気的に接続される制御電極を有する接合型電界効果トランジスタである、請求項１記載の半導体装置。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１１
【補正方法】変更
【補正の内容】
【請求項１１】
第１導電型の半導体基板領域、
前記半導体基板領域表面に形成される第２導電型の第１の半導体領域、
前記半導体基板領域表面に前記第１の半導体領域と離れて形成される第２導電型の第２の半導体領域、
前記第１の半導体領域に隣接して形成される第１導電型の第３の半導体領域、
前記第２の半導体領域上および前記第１の半導体領域内の一部の領域の表面上に形成される第１導電型の第４の半導体領域、
前記第４の半導体領域表面の一部の領域に形成される第２導電型の第１の不純物領域、
前記第４の半導体領域および前記第１の不純物領域に電気的に接続するように形成される第１の電極層、
前記第１の不純物領域と前記第１の半導体領域の間の前記第４の半導体領域上および前記第１の半導体領域上の一部の領域上に第１の絶縁膜を介して形成される第２の電極層、
前記第１の半導体領域表面に前記第４の半導体領域と離れて、互いに間をおいて形成される第１導電型の第２および第３の不純物領域、
前記第１の半導体領域表面に前記第３の不純物領域と隣接して形成される第２導電型の第４の不純物領域、
前記第２の不純物領域に電気的に接続される第３の電極層、
前記第２および第３の不純物領域の間の前記第１の半導体領域表面上に第２の絶縁膜を介して形成される第４の電極層、
前記第３および第４の不純物領域に電気的に接続されるように形成される第５の電極層、および
前記第２の半導体領域表面に形成されるとともに前記第４の電極層に電気的に結合される第２導電型の第５の不純物領域を備える、半導体装置。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１６
【補正方法】変更
【補正の内容】
【請求項１６】
第１導電型の半導体基板領域、
前記半導体基板領域表面に互いに間をおいて形成される第２導電型の第１および第２の半導体領域、
前記第１の半導体領域に接して形成される第１導電型の第３の半導体領域、
前記第３の半導体領域上および前記第１の半導体領域内の一部の領域の表面上に形成される第１導電型の第４の半導体領域、
前記第４の半導体領域の一部の領域の表面に形成される第２導電型の第１の不純物領域、
前記第４の半導体領域および第１の不純物領域に電気的に接続されるように形成される第１の電極層、
前記第１の不純物領域と前記第１の半導体領域の間の前記第４の半導体領域上および前記第１の半導体領域上に第１の絶縁膜を介して形成される第２の電極層、
前記第１の半導体領域表面に前記第４の半導体領域と離れて、かつ互いに間をおいて形成される第１導電型の第２および第３の不純物領域、
前記第２の不純物領域に電気的に接続されるように形成される第３の電極層、
前記第２および第３の不純物領域の間の前記第１の半導体領域表面上に第２の絶縁膜を介して形成される第４の電極層、
前記第１の半導体領域表面に前記第３の不純物領域と隣接して形成される第２導電型の第４の不純物領域、
前記第３および第４の不純物領域に電気的に接続されるように形成される第５の電極層、および
前記第３および第４の不純物領域から離れて配置され、かつ前記第１の半導体領域と前記第２の半導体領域の一部の領域の表面上に連続的に前記第１および第２の半導体領域の間の前記半導体基板領域上にわたって形成されるとともに前記第４の電極層に電気的に接続される第１導電型の第５の不純物領域を備える、半導体装置。
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１７
【補正方法】変更
【補正の内容】
【請求項１７】
第１導電型の半導体基板領域、
前記半導体基板領域表面に互いに間をおいて形成される第２導電型の第１および第２の半導体領域、
前記第１の半導体領域に接して形成される第１導電型の第３の半導体領域、
前記第３の半導体領域上および前記第１の半導体領域内の一部の領域の表面上に形成される第１導電型の第４の半導体領域、
前記第４の半導体領域の一部の領域の表面に形成される第２導電型の第１の不純物領域、
前記第４の半導体領域および第１の不純物領域に電気的に接続されるように形成される第１の電極層、
前記第１の不純物領域と前記第１の半導体領域の間の前記第４の半導体領域上および前記第１の半導体領域上に第１の絶縁膜を介して形成される第２の電極層、
前記第１の半導体領域表面に前記第４の半導体領域と離れて、かつ互いに間をおいて形成される第１導電型の第２および第３の不純物領域、
前記第２の不純物領域に電気的に接続されるように形成される第３の電極層、
前記第２および第３の不純物領域の間の前記第１の半導体領域表面上に第２の絶縁膜を介して形成される第４の電極層、
前記第１の半導体領域表面に前記第３の不純物領域と隣接して形成される第２導電型の第４の不純物領域、
前記第３および第４の不純物領域に電気的に接続されるように形成される第５の電極層、
前記第１および第２の半導体領域の間に前記半導体基板領域と連結するように形成される第１導電型の第５の半導体領域、
前記第５の半導体領域表面に形成されるとともに前記第４の電極層に電気的に接続される第１導電型の５の不純物領域、および
前記半導体基板領域と前記第１の半導体領域の間および前記半導体基板領域と前記第２の半導体領域の間に互いに離れて形成される第２導電型の第１および第２の埋込半導体領域を備え、前記第５の半導体領域は、前記第１および第２の埋込半導体領域の間の領域を介して前記半導体基板領域に結合される、半導体装置。