【手続補正書】
【提出日】平成22年2月25日(2010.2.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
チャネル形成領域を有する半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成されたゲート電極用溝と、
前記ゲート電極用溝の底部に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上層において前記ゲート電極用溝に埋め込まれて形成されたゲート
電極と、
前記絶縁膜の一部として前記ゲート電極用溝の側壁を構成し、酸化シリコンまたはホウ
素含有窒化シリコンからなるオフセットスペーサと、
前記絶縁膜の一部として前記ゲート電極から遠い側の前記オフセットスペーサの両側部
に形成されたサイドウォールスペーサと、
少なくとも前記オフセットスペーサ及び前記サイドウォールスペーサの下部における前
記半導体基板において形成されたエクステンション領域を有するソース・ドレイン領域と
を有し、電界効果トランジスタが構成されていることを特徴とする
半導体装置。
【請求項２】
前記オフセットスペーサの前記ゲート電極側端面の位置が、実質的に前記エクステンシ
ョン領域のチャネル側の先端の位置決めになっている
請求項１に記載の半導体装置。
【請求項３】
前記ゲート電極は、タングステン、ハフニウム、タンタル、チタン、モリブデン、ルテ
ニウム、ニッケル、白金からなる群から選択された金属、該金属を含む合金、または、該
金属の化合物からなる
請求項１に記載の半導体装置。
【請求項４】
チャネル形成領域を有する半導体基板と、
前記半導体基板上に形成された絶縁膜と、
前記絶縁膜に形成されたゲート電極用溝と、
前記ゲート電極用溝の底部に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上層において前記ゲート電極用溝に埋め込まれて形成されたゲート
電極と、
前記絶縁膜の一部として前記ゲート電極用溝の側壁を構成し、前記ゲート電極側から窒
化シリコン膜またはホウ素含有窒化シリコン膜と酸化シリコン膜とが積層した構成のオフ
セットスペーサと、
前記絶縁膜の一部として前記ゲート電極から遠い側の前記オフセットスペーサの両側部
に形成されたサイドウォールスペーサと、
少なくとも前記オフセットスペーサ及び前記サイドウォールスペーサの下部における前
記半導体基板において形成されたエクステンション領域を有するソース・ドレイン領域と
を有し、電界効果トランジスタが構成されていることを特徴とする
半導体装置。
【請求項５】
前記オフセットスペーサの前記ゲート電極側端面の位置が、実質的に前記エクステンシ
ョン領域のチャネル側の先端の位置決めになっている
請求項４に記載の半導体装置。
【請求項６】
前記オフセットスペーサにおいて、前記窒化シリコン膜または前記ホウ素含有窒化シリ
コン膜が前記酸化シリコン膜より薄い
請求項４に記載の半導体装置。
【請求項７】
前記ゲート電極は、タングステン、ハフニウム、タンタル、チタン、モリブデン、ルテ
ニウム、ニッケル、白金からなる群から選択された金属、該金属を含む合金、または、該
金属の化合物からなる
請求項４に記載の半導体装置。
【請求項８】
チャネル形成領域を有する半導体基板にダミーゲート絶縁膜及びダミーゲート電極を形
成する工程と、
前記ダミーゲート電極の両側部に酸化シリコンまたはホウ素含有窒化シリコンからなる
オフセットスペーサを形成する工程と、
前記オフセットスペーサ及び前記ゲート電極をマスクとして前記半導体基板にエクステ
ンション領域を形成する工程と、
前記オフセットスペーサの両側部にサイドウォールスペーサを形成する工程と、
前記サイドウォールスペーサ、前記オフセットスペーサ及び前記ゲート電極をマスクと
して前記半導体基板にソース・ドレイン領域を形成する工程と、
前記ダミーゲート電極を被覆する絶縁膜を形成する工程と、
前記絶縁膜の上面から前記ダミーゲート電極が露出するまで前記絶縁膜を除去する工程
と、
前記ダミーゲート電極及びダミーゲート絶縁膜を除去してゲート電極用溝を形成する工
程と、
前記ゲート電極用溝の底部にゲート絶縁膜を形成する工程と、
前記ゲート電極用溝を埋め込んで前記ゲート絶縁膜の上層に導電層を形成する工程と、
前記ゲート電極用溝の外部の前記導電層を除去する工程と
を有して、電界効果トランジスタを形成し、
少なくとも前記ダミーゲート絶縁膜を除去する工程において、露出した前記絶縁層の表
面をアンモニア及びフッ化水素を含むエッチングガスで処理する第１処理と、前記第１処
理で形成された生成物を分解及び蒸発させる第２処理とを含むエッチング処理を行う
ことを特徴とする
半導体装置の製造方法。
【請求項９】
前記エッチング処理において前記第１処理で形成され、前記第２処理で分解及び蒸発さ
れる前記生成物が、（ＮＨ４）２ＳｉＦ６錯体である
請求項８に記載の半導体装置の製造方法。
【請求項１０】
チャネル形成領域を有する半導体基板にダミーゲート絶縁膜及びダミーゲート電極を形
成する工程と、
前記ダミーゲート電極の両側部に窒化シリコン膜と酸化シリコン膜またはホウ素含有窒
化シリコン膜とを順に積層させてオフセットスペーサを形成する工程と、
前記オフセットスペーサ及び前記ゲート電極をマスクとして前記半導体基板にエクステ
ンション領域を形成する工程と、
前記オフセットスペーサの両側部にサイドウォールスペーサを形成する工程と、
前記サイドウォールスペーサ、前記オフセットスペーサ及び前記ゲート電極をマスクと
して前記半導体基板にソース・ドレイン領域を形成する工程と、
前記ダミーゲート電極を被覆する絶縁膜を形成する工程と、
前記絶縁膜の上面から前記ダミーゲート電極が露出するまで前記絶縁膜を除去する工程
と、
前記ダミーゲート電極及びダミーゲート絶縁膜を除去してゲート電極用溝を形成し、前
記オフセットスペーサを構成する前記窒化シリコン膜を除去する工程と、
前記ゲート電極用溝の底部にゲート絶縁膜を形成する工程と、
前記ゲート電極用溝を埋め込んで前記ゲート絶縁膜の上層に導電層を形成する工程と、
前記ゲート電極用溝の外部の前記導電層を除去する工程と
を有して、電界効果トランジスタを形成することを特徴とする
半導体装置の製造方法。
【請求項１１】
少なくとも前記ダミーゲート絶縁膜を除去する工程において、露出した前記絶縁層の表
面をアンモニア及びフッ化水素を含むエッチングガスで処理する第１処理と、前記第１処
理で形成された生成物を分解及び蒸発させる第２処理とを含むエッチング処理を行う
ことを特徴とする
請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記エッチング処理において前記第１処理で形成され、前記第２処理で分解及び蒸発さ
れる前記生成物が、（ＮＨ４）２ＳｉＦ６錯体である
請求項１１に記載の半導体装置の製造方法。
【請求項１３】
チャネル形成領域を有する半導体基板にダミーゲート絶縁膜及びダミーゲート電極を形
成する工程と、
前記ダミーゲート電極の両側部に窒化シリコン膜またはホウ素含有窒化シリコン膜と酸
化シリコン膜とを順に積層させてオフセットスペーサを形成する工程と、
前記オフセットスペーサ及び前記ゲート電極をマスクとして前記半導体基板にエクステ
ンション領域を形成する工程と、
前記オフセットスペーサの両側部にサイドウォールスペーサを形成する工程と、
前記サイドウォールスペーサ、前記オフセットスペーサ及び前記ゲート電極をマスクと
して前記半導体基板にソース・ドレイン領域を形成する工程と、
前記ダミーゲート電極を被覆する絶縁膜を形成する工程と、
前記絶縁膜の上面から前記ダミーゲート電極が露出するまで前記絶縁膜を除去する工程
と、
前記オフセットスペーサを構成する前記窒化シリコン膜または前記ホウ素含有窒化シリ
コン膜の少なくとも一部を残しながら、前記ダミーゲート電極及びダミーゲート絶縁膜を
除去してゲート電極用溝を形成する工程と、
前記ゲート電極用溝の底部にゲート絶縁膜を形成する工程と、
前記ゲート電極用溝を埋め込んで前記ゲート絶縁膜の上層に導電層を形成する工程と、
前記ゲート電極用溝の外部の前記導電層を除去する工程と
を有して、電界効果トランジスタを形成することを特徴とする
半導体装置の製造方法。
【請求項１４】
少なくとも前記ダミーゲート絶縁膜を除去する工程において、露出した前記絶縁層の表
面をアンモニア及びフッ化水素を含むエッチングガスで処理する第１処理と、前記第１処
理で形成された生成物を分解及び蒸発させる第２処理とを含むエッチング処理を行う
ことを特徴とする
請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記エッチング処理において前記第１処理で形成され、前記第２処理で分解及び蒸発さ
れる前記生成物が、（ＮＨ４）２ＳｉＦ６錯体である
請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記オフセットスペーサを形成する工程において、前記窒化シリコン膜または前記ホウ
素含有窒化シリコン膜を前記酸化シリコン膜より薄くなるように形成する
請求項１３に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、本発明の半導体装置の製造方法は、チャネル形成領域を有する半導体基板にダミ
ーゲート絶縁膜及びダミーゲート電極を形成する工程と、前記ダミーゲート電極の両側部
に酸化シリコンまたはホウ素含有窒化シリコンからなるオフセットスペーサを形成する工
程と、前記オフセットスペーサ及び前記ゲート電極をマスクとして前記半導体基板にエク
ステンション領域を形成する工程と、前記オフセットスペーサの両側部にサイドウォール
スペーサを形成する工程と、前記サイドウォールスペーサ、前記オフセットスペーサ及び
前記ゲート電極をマスクとして前記半導体基板にソース・ドレイン領域を形成する工程と
、前記ダミーゲート電極を被覆する絶縁膜を形成する工程と、前記絶縁膜の上面から前記
ダミーゲート電極が露出するまで前記絶縁膜を除去する工程と、前記ダミーゲート電極及
びダミーゲート絶縁膜を除去してゲート電極用溝を形成する工程と、前記ゲート電極用溝
の底部にゲート絶縁膜を形成する工程と、前記ゲート電極用溝を埋め込んで前記ゲート絶
縁膜の上層に導電層を形成する工程と、前記ゲート電極用溝の外部の前記導電層を除去す
る工程とを有して、電界効果トランジスタを形成し、少なくとも前記ダミーゲート絶縁膜
を除去する工程において、露出した前記絶縁層の表面をアンモニア及びフッ化水素を含む
エッチングガスで処理する第１処理と、前記第１処理で形成された生成物を分解及び蒸発
させる第２処理とを含むエッチング処理を行うことを特徴とする。