【手続補正書】
【提出日】平成22年8月30日(2010.8.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体プロセス技術を利用して形成されたシリコンからなるセンサ素子と、
前記センサ素子を収納するパッケージとを備え、
前記センサ素子は、支持枠と、前記支持枠の内側に配置される構造体と、前記構造体を前記支持枠に揺動可能に支持する梁部とを含み、
少なくとも前記構造体の上面領域の一部には、前記センサ素子と電気的に接続される集積回路部が形成されていることを特徴とする、半導体装置。
【請求項２】
シリコンからなるセンサ素子と、
前記センサ素子を収納するパッケージとを備え、
前記センサ素子は、支持枠と、前記支持枠の内側に配置される構造体と、前記構造体を前記支持枠に揺動可能に支持する梁部とを含み、
前記構造体の上面領域の一部には、前記センサ素子と電気的に接続される集積回路部が形成されていることを特徴とする、半導体装置。
【請求項３】
センサ素子と、
前記センサ素子を収納するパッケージとを備え、
前記センサ素子は、支持枠と、前記支持枠の内側に配置される構造体と、前記構造体を前記支持枠に揺動可能に支持する梁部とを含み、
前記構造体に、集積回路部が形成されていることを特徴とする、半導体装置。
【請求項４】
前記センサ素子の前記梁部に、ピエゾ抵抗素子が形成されることによって、前記センサ素子が、前記構造体の変位量に応じて加速度を検出するピエゾ抵抗型の加速度センサ素子に構成されていることを特徴とする、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記構造体は、前記梁部を介して前記支持枠に支持される直方体状の第１構造体と、前記第１構造体に一体的に連結される直方体状の複数の第２構造体とを含み、
前記集積回路部は、前記複数の第２構造体の少なくとも１つの上面領域に形成されていることを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記集積回路部は、前記第１構造体の上面領域および前記複数の第２構造体の上面領域の各々に形成されていることを特徴とする、請求項５に記載の半導体装置。
【請求項７】
前記支持枠の上面領域には、電極端子部が設けられているとともに、前記複数の第２構造体の一部と前記支持枠とは、連結部によって連結されており、
前記連結部は、前記支持枠の前記電極端子部と前記集積回路部とを電気的に接続するための接続経路として機能するように構成されていることを特徴とする、請求項５または６に記載の半導体装置。
【請求項８】
前記集積回路部は、前記構造体の上面領域に加えて、前記支持枠の上面領域にも形成されていることを特徴とする、請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記集積回路部は、前記構造体の動きに基づいて検出される電気的な検出信号を増幅および補正して、物理量に比例した電圧として出力する機能を有するように構成されていることを特徴とする、請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記支持枠、前記構造体および前記梁部は、ＳＯＩ基板を加工することによって一体的に形成されていることを特徴とする、請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記センサ素子の前記支持枠は、平面的に見て、略矩形枠状に形成されており、中央部に略四角形状の開口部を有していることを特徴とする、請求項１〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記支持枠は、支持基板、絶縁層およびシリコン層から構成されていることを特徴とする、請求項１〜１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記第２構造体と前記支持枠および前記梁部との間には、隙間が設けられていることを特徴とする、請求項５〜１２のいずれかを１項に記載の半導体装置。
【請求項１４】
前記隙間は、加速度を受けて構造体が揺動した際に、前記第２構造体が前記支持枠や前記梁部と接触しない程度の大きさに構成されていることを特徴とする、請求項５〜１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記梁部はＳＯＩ基板のシリコン層から構成されており、短冊状に形成されていることを特徴とする、請求項１〜１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記梁部は、前記支持枠よりも厚みが小さくなっていることを特徴とする、請求項１〜１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記梁部の一方端部が前記支持枠の内側面に一体的に連結されており、他方端部が前記構造体の内側面に一体的に連結されていることを特徴とする、請求項１〜１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記梁部は、所定の第１方向に延びるとともに前記第１構造体を挟む２つ１組の前記梁部と、前記第１方向と交差する第２方向に延びるとともに前記第１構造体を挟む２つ１組の前記梁部とに分けられることを特徴とする、請求項１〜１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記集積回路部は、ホイ―トストン・ブリッジ回路に構成された前記ピエゾ抵抗素子と配線層を介して電気的に接続されていることを特徴とする、請求項４〜１８いずれか１項に記載の半導体装置。
【請求項２０】
前記電極端子部は、前記配線層を介して、前記集積回路部と電気的に接続されていることを特徴とする、請求項７に記載の半導体装置。
【請求項２１】
前記電極端子部は、前記集積回路によって増幅・補正された電気信号を外部に出力するための電極端子としての機能を有していることを特徴とする、請求項２０に記載の半導体装置。
【請求項２２】
前記パッケージは、下部容器と上部蓋とから構成されていることを特徴とする、請求項１〜２１のいずれか１項に記載の半導体装置。
【請求項２３】
前記下部容器は、積層構造を有するセラミック製の容器から構成されており、キャビティを有していることを特徴とする、請求項２２に記載の半導体装置。
【請求項２４】
前記下部容器の側壁の前記キャビティ側には、前記下部容器の上面よりも低い段差面が形成されていることを特徴とする、請求項２３に記載の半導体装置。
【請求項２５】
前記段差面にボンディングワイヤを介して、前記センサ素子の前記電極端子部と電気的に接続されるパッド電極が形成されていることを特徴とする、請求項２４に記載の半導体装置。
【請求項２６】
前記下部容器の下面には、前記配線層と電気的に接続される電極端子が形成されていることを特徴とする、請求項２２〜２５のいずれか１項に記載の半導体装置。
【請求項２７】
前記電極端子と前記パッド電極とは、前記下部容器内部に形成された配線部を介して、互いに電気的に接続されていることを特徴とする、請求項２６に記載の半導体装置。
【請求項２８】
前記センサ素子は、前記下部容器のキャビティの底面における中央部の領域に接着層を介して固着されていることを特徴とする、請求項１〜２７のいずれか１項に記載の半導体装置。
【請求項２９】
前記下部容器の前記キャビティの底面と前記センサ素子との間には、隙間部が形成されていることを特徴とする、請求項２３〜２８のいずれか１項に記載の半導体装置。
【請求項３０】
前記隙間部が５０μｍ〜１００μｍの高さを有することを特徴とする、請求項２９に記載の半導体装置。
【請求項３１】
前記ボンディングワイヤはＡｕまたはＡｌからなる金属細線から構成されていることを特徴とする、請求項２５〜３０のいずれか１項に記載の半導体装置。
【請求項３２】
前記キャビティは、前記上部蓋によって封止されていることを特徴とする、請求項２３〜２５のいずれか１項に記載の半導体装置。
【請求項３３】
前記上部蓋は、熱硬化性樹脂からなる接着層によって、前記下部容器の前記キャビティを密閉するように前記下部容器の上面に固着されていることを特徴とする、請求項２２〜３２のいずれか１項に記載の半導体装置。
【請求項３４】
前記上部蓋は、４２アロイ合金またはステンレスから構成されていることを特徴とする、請求項２２〜３３のいずれか１項に記載の半導体装置。
【請求項３５】
前記パッケージの内部は、窒素ガスまたはドライエアーでパージされていることを特徴とする、請求項１〜３４のいずれか１項に記載の半導体装置。
【請求項３６】
前記第２構造体のうちの１つの前記第２構造体の角部が、前記連結部によって支持枠の内側面と一体的に連結されていることを特徴とする、請求項７に記載の半導体装置。
【請求項３７】
前記連結部はシリコン層を含むように構成されていることを特徴とする、請求項７に記載の半導体装置。
【請求項３８】
前記連結部は、前記集積回路と前記パッド電極とを電気的に接続するための接続経路として機能するように構成されていることを特徴とする、請求項２５〜２７のいずれか１項に記載の半導体装置。
【請求項３９】
前記センサ素子は、３軸方向以外の加速度を検出する加速度センサ素子であることを特徴とする、請求項１〜３８のいずれか１項に記載の半導体装置。
【請求項４０】
前記センサ素子全体がＳＯＩ基板から構成されていることを特徴とする、請求項１〜３９のいずれか１項に記載の半導体装置。