【手続補正書】
【提出日】平成22年2月22日(2010.2.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のＭＩＳトランジスタと、前記第１のＭＩＳトランジスタと同じ導電型を有し、且つ、前記第１のＭＩＳトランジスタよりも高い閾値電圧を有する第２のＭＩＳトランジスタとを備えた半導体装置であって、
前記第１のＭＩＳトランジスタは、
半導体基板における第１の活性領域に形成された第１のチャネル領域と、
前記第１の活性領域における前記第１のチャネル領域上に形成された高誘電率絶縁膜からなる第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に接して設けられた第１の導電部と、前記第１の導電部上に形成された第２の導電部とを有する第１のゲート電極とを備え、
前記第２のＭＩＳトランジスタは、
前記半導体基板における第２の活性領域に形成され、前記第１のチャネル領域と同じ導電型を有する第２のチャネル領域と、
前記第２の活性領域における前記第２のチャネル領域上に形成された前記高誘電率絶縁膜からなる第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に接して設けられた第３の導電部と、前記第３の導電部上に形成された第４の導電部とを有する第２のゲート電極とを備え、
前記第３の導電部は、前記第１の導電部よりも薄い膜厚で、且つ、前記第１の導電部と同じ組成材料からなり、
前記第１の導電部及び前記第３の導電部は、金属又は金属化合物からなり、
前記第２の導電部及び前記第４の導電部は、シリコンからなることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２のゲート絶縁膜及び前記第２のゲート電極を有する前記第２のＭＩＳトランジスタは、前記第１のゲート絶縁膜及び前記第１のゲート電極を有する前記第１のＭＩＳトランジスタに比べてシリコンのミッドギャップ仕事関数に近い実効仕事関数を有していることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１のＭＩＳトランジスタ及び前記第２のＭＩＳトランジスタは、Ｐ型ＭＩＳトランジスタであり、
前記第１の導電部及び前記第３の導電部は、４．７ｅＶ以上で５．１５ｅＶ以下の仕事関数を有していることを特徴とする半導体装置。
【請求項４】
請求項１〜３のうちいずれか１項に記載の半導体装置において、
前記第１のＭＩＳトランジスタ及び前記第２のＭＩＳトランジスタは、Ｐ型ＭＩＳトランジスタであり、
前記第１の導電部及び前記第３の導電部は、窒化チタン膜、窒化タンタル膜又は炭化タンタル膜であることを特徴とする半導体装置。
【請求項５】
請求項１〜４のうちいずれか１項に記載の半導体装置において、
前記第１のＭＩＳトランジスタ及び前記第２のＭＩＳトランジスタは、Ｐ型ＭＩＳトランジスタであり、
前記第１の導電部及び前記第３の導電部は、窒化チタン膜からなり、
前記第１の導電部の膜厚は、２０ｎｍ以上であり、
前記第３の導電部の膜厚は、１５ｎｍ以下であることを特徴とする半導体装置。
【請求項６】
請求項１又は２に記載の半導体装置において、
前記第１のＭＩＳトランジスタ及び前記第２のＭＩＳトランジスタは、Ｎ型ＭＩＳトランジスタであり、
前記第１の導電部及び前記第３の導電部は、４．０５ｅＶ以上で４．５ｅＶ以下の仕事関数を有していることを特徴とする半導体装置。
【請求項７】
請求項１〜６のうちいずれか１項に記載の半導体装置において、
前記第２のチャネル領域は、前記第１のチャネル領域と同じ不純物濃度を有していることを特徴とする半導体装置。
【請求項８】
請求項１〜７のうちいずれか１項に記載の半導体装置において、
前記第２のゲート絶縁膜は、前記第１のゲート絶縁膜と同じ膜厚を有し、
前記第４の導電部は、前記第２の導電部と同じ膜厚を有していることを特徴とする半導体装置。
【請求項９】
請求項１〜８のうちいずれか１項に記載の半導体装置において、
前記第１のゲート電極の膜厚は、前記第２のゲート電極の膜厚に比べて厚いことを特徴とする半導体装置。
【請求項１０】
第１のＭＩＳトランジスタと、前記第１のＭＩＳトランジスタと同じ導電型を有し、且つ、前記第１のＭＩＳトランジスタよりも高い閾値電圧を有する第２のＭＩＳトランジスタとを備えた半導体装置であって、
前記第１のＭＩＳトランジスタは、
半導体基板における第１の活性領域に形成された第１のチャネル領域と、
前記第１の活性領域における前記第１のチャネル領域上に形成された高誘電率絶縁膜からなる第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に接して設けられた第１の導電部を有する第１のゲート電極とを備え、
前記第２のＭＩＳトランジスタは、
前記半導体基板における第２の活性領域に形成され、前記第１のチャネル領域と同じ導電型を有する第２のチャネル領域と、
前記第２の活性領域における前記第２のチャネル領域上に形成された前記高誘電率絶縁膜からなる第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に接して設けられた第２の導電部を有する第２のゲート電極とを備え、
前記第２の導電部は、前記第１の導電部と異なる組成材料からなることを特徴とする半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記第２の導電部は、前記第１の導電部に比べてシリコンのミッドギャップ仕事関数に近い仕事関数を有していることを特徴とする半導体装置。
【請求項１２】
請求項１０又は１１に記載の半導体装置において、
前記第１のゲート電極は、前記第１の導電部のみからなり、
前記第２のゲート電極は、前記第２の導電部のみからなることを特徴とする半導体装置。
【請求項１３】
請求項１０又は１１に記載の半導体装置において、
前記第１のゲート電極は、前記第１の導電部上に形成された第３の導電部を有し、
前記第２のゲート電極は、前記第２の導電部上に形成された第４の導電部を有していることを特徴とする半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記第１のゲート電極は、前記第１の導電部と前記第３の導電部との間に、前記第２の導電部と同じ導電材料からなる第５の導電部を有していることを特徴とする半導体装置。
【請求項１５】
請求項１３又は１４に記載の半導体装置において、
前記第３の導電部及び前記第４の導電部は、シリコンからなり、
前記第１の導電部は、第１の金属又は第１の金属化合物からなり、
前記第２の導電部は、第２の金属又は第２の金属化合物からなることを特徴とする半導体装置。
【請求項１６】
請求項１０〜１５のうちいずれか１項に記載の半導体装置において、
前記第１のＭＩＳトランジスタ及び前記第２のＭＩＳトランジスタは、Ｐ型ＭＩＳトランジスタであり、
前記第１の導電部は、窒化チタン膜であり、
前記第２の導電部は、窒化モリブデン膜又は窒化タンタル膜であることを特徴とする半導体装置。
【請求項１７】
請求項１０〜１６のうちいずれか１項に記載の半導体装置において、
前記第２のチャネル領域は、前記第１のチャネル領域と同じ不純物濃度を有していることを特徴とする半導体装置。
【請求項１８】
第１のゲート電極を有する第１のＭＩＳトランジスタと、前記第１のＭＩＳトランジスタと同じ導電型を有し、且つ、前記第１のＭＩＳトランジスタよりも高い閾値電圧を持つ第２のゲート電極を有する第２のＭＩＳトランジスタとを備えた半導体装置の製造方法であって、
半導体基板に、素子分離領域によって囲まれた第１の活性領域及び第２の活性領域を形成する工程（ａ）と、
前記第１の活性領域に第１のチャネル領域を形成すると共に、前記第２の活性領域に前記第１のチャネル領域と同じ導電型を有する第２のチャネル領域を形成する工程（ｂ）と、
前記工程（ｂ）の後に、前記第１の活性領域及び前記第２の活性領域の上に高誘電率絶縁膜を形成する工程（ｃ）と、
前記工程（ｃ）の後に、前記第１の活性領域上に前記高誘電率絶縁膜からなる第１のゲート絶縁膜を形成し、且つ、前記第１のゲート絶縁膜上に接して設けられた第１の導電部と前記第１の導電部上に設けられた第２の導電部とを有する前記第１のゲート電極を形成する共に、前記第２の活性領域上に前記高誘電率絶縁膜からなる第２のゲート絶縁膜を形成し、且つ、前記第２のゲート絶縁膜上に接して設けられた第３の導電部と前記第３の導電部上に設けられた第４の導電部とを有する前記第２のゲート電極を形成する工程（ｄ）とを備え、
前記第３の導電部は、前記第１の導電部よりも薄い膜厚で、且つ、前記第１の導電部と同じ組成材料からなり、
前記第１の導電部及び前記第３の導電部は、金属又は金属化合物からなり、
前記第２の導電部及び前記第４の導電部は、シリコンからなることを特徴とする半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、
前記工程（ｄ）は、前記第１の活性領域上の前記高誘電率絶縁膜に接する第１の金属膜を形成する工程（ｄ１）と、前記工程（ｄ１）の後に、前記第１の金属膜、及び前記第２の活性領域上の前記高誘電率絶縁膜に接する第２の金属膜を形成する工程（ｄ２）と、前記（ｄ２）の後に、前記第２の金属膜上にシリコン膜を形成する工程（ｄ３）と、前記工程（ｄ３）の後に、前記第１の活性領域上の前記シリコン膜、前記第２の金属膜、前記第１の金属膜、及び前記高誘電率絶縁膜をパターニングして、前記高誘電率絶縁膜からなる前記第１のゲート絶縁膜、前記第１の金属膜及び前記第２の金属膜からなる前記第１の導電部、及び前記シリコン膜からなる前記第２の導電部を形成すると共に、前記第２の活性領域上の前記シリコン膜、前記第２の金属膜、及び前記高誘電率絶縁膜をパターニングして、前記高誘電率絶縁膜からなる前記第２のゲート絶縁膜、前記第２の金属膜からなる前記第３の導電部、及び前記シリコン膜からなる前記第４の導電部を形成する工程（ｄ４）とを含むことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１８に記載の半導体装置の製造方法において、
前記工程（ｄ）は、前記高誘電率絶縁膜に接する金属膜を形成する工程（ｄ１）と、前記工程（ｄ１）の後に、第２の活性領域上の前記金属膜の上部をエッチングして、前記金属膜よりも膜厚の薄い金属薄膜部を形成する工程（ｄ２）と、前記工程（ｄ２）の後に、前記金属膜及び前記金属薄膜部の上にシリコン膜を形成する工程（ｄ３）と、前記工程（ｄ３）の後に、前記第１の活性領域上の前記シリコン膜、前記金属膜、及び前記高誘電率絶縁膜をパターニングして、前記高誘電率絶縁膜からなる前記第１のゲート絶縁膜、前記金属膜からなる前記第１の導電部、及び前記シリコン膜からなる前記第２の導電部を形成すると共に、前記第２の活性領域上の前記シリコン膜、前記金属薄膜部、及び前記高誘電率絶縁膜をパターニングして、前記高誘電率絶縁膜からなる前記第２のゲート絶縁膜、前記金属薄膜部からなる前記第３の導電部、及び前記シリコン膜からなる前記第４の導電部を形成する工程（ｄ４）とを含むことを特徴とする半導体装置の製造方法。