(57)【要約】【課題】容易かつ信頼性良く低コストに製造可能であり、高機能化を図ることができるチップ状電子部品及びその製造方法、並びにその実装構造を提供すること。【解決手段】基体上に複数個又は複数種の半導体チップを固定する工程と；絶縁物質を前記半導体チップ間を含む全面に被着する工程と；前記半導体チップを固定した疑似ウエーハを前記基体から剥離する工程と；前記絶縁物質からなる前記疑似ウエーハのダイシングエリアに、前記疑似ウエーハの厚さ方向に貫通した貫通孔を設ける工程と；前記貫通孔に導電性樹脂を充填する工程と；前記疑似ウエーハの両面において前記導電性樹脂に接続された配線をそれぞれ形成する工程と；前記半導体チップ間を切断して、前記導電性樹脂を厚さ方向に保持したチップ状電子部品に個片化する工程と；を有する、チップ状電子部品の製造方法、及びこれにより得られるチップ状電子部品、並びにその実装構造。【選択図】          図７
2005011856.tif 000002
【特許請求の範囲】
【請求項１】
基体上に複数個又は複数種の半導体チップをその電極面を下にして固定する工程と；絶縁物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と；前記半導体チップを固定した疑似ウエーハを前記基体から剥離する工程と；前記絶縁物質からなる前記疑似ウエーハのダイシングエリアに、前記疑似ウエーハの厚さ方向に貫通した貫通孔を設ける工程と；前記貫通孔に導電性樹脂を充填する工程と；前記疑似ウエーハの一方の面側及びそれとは反対側の他方の面側において前記導電性樹脂に接続された配線をそれぞれ形成する工程と；前記複数個又は複数種の半導体チップ間を前記ダイシングエリアに沿って切断して、前記導電性樹脂を厚さ方向に保持したチップ状電子部品に個片化する工程と；を有する、チップ状電子部品の製造方法。
【請求項２】
前記疑似ウエーハの前記ダイシングエリアに、機械加工又は光照射によって前記貫通孔を形成する、請求項１に記載したチップ状電子部品の製造方法。
【請求項３】
前記疑似ウエーハの前記ダイシングエリアに、前記複数個又は複数種の半導体チップのそれぞれに対応した前記貫通孔を複数列設ける、請求項１に記載したチップ状電子部品の製造方法。
【請求項４】
前記疑似ウエーハの前記ダイシングエリアに、前記複数個又は複数種の半導体チップに共用される前記貫通孔を一列に設ける、請求項１に記載したチップ状電子部品の製造方法。
【請求項５】
前記疑似ウエーハの表面及び裏面側において、前記貫通孔に充填された前記導電性樹脂に前記配線との接続電極をそれぞれ形成する、請求項１に記載したチップ状電子部品の製造方法。
【請求項６】
一方の面側及びこれとは反対側の他方の面側にそれぞれ配線及びその端子が形成され、少なくとも側面に絶縁物質層が被着されており、かつ、前記一方の面側及び他方の面側の各配線間を電気的に接続するための導電性樹脂層が前記絶縁物質層上又は内に形成されている、チップ状電子部品。
【請求項７】
前記導電性樹脂層がダイシングエリアに存在する、請求項６に記載したチップ状電子部品。
【請求項８】
前記絶縁物質層に前記基体の厚さ方向に貫通した凹状部又は貫通孔が形成され、これらに前記導電性樹脂が充填されている、請求項６に記載したチップ状電子部品。
【請求項９】
請求項６〜８のいずれか１項に記載したチップ状電子部品の複数個が、集積回路チップとして、前記一方の面側及び他方の面側の前記端子を介して積層されている、チップ状電子部品の実装構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造に好適なチップ状電子部品及びその製造方法、並びにその実装構造に関するものである。
【０００２】
【従来の技術】
近年、モジュールからなる半導体の部品セットの小型化に伴い、チップ状の部品である半導体チップやインターポーザ等の実装効率を向上することを目的として、これらの半導体パッケージのスタック（積層）構造に対する需要が増えている。
【０００３】
しかしながら、半導体チップをパッケージ化すると、その平面サイズはチップ面積よりも拡大してしまうため、スタック構造の効果を十二分に引き出すことができない。
【０００４】
この問題を解決するために、シリコンからなる半導体ウエーハに貫通孔を設けることにより、半導体ウエーハの裏面に外部回路との電気的接続用の外部端子を形成することを可能とするような方法の研究開発が、実用化に向けて進められている（例えば、後記の特許文献１参照。）。
【０００５】
以下、後記の特許文献１による上記したような方法の一例を、図１２、図１３及び図１４を参照して説明する。
【０００６】
まず、図１２（ａ）に示すように、シリコンからなる基体としての半導体ウエーハ５１を作製し、この半導体ウエーハ５１上に絶縁材料をスピンコート法や印刷法等で形成する。次に、絶縁材料をエッチング等で所定のパターンに加工して、開口部５３を有する絶縁層５２を形成し、更に、半導体ウエーハ５１及び絶縁層５２上に、これらを覆うようにして電極材料をスパッタリング等により形成する。次に、電極材料をエッチング等で所定のパターンに加工してランド５４を形成する。
【０００７】
次に、半導体ウエーハ５１、ランド５４及び絶縁層５２上に、これらを覆うようにして層間絶縁材料をスピンコート法や印刷法等で形成する。層間絶縁材料をエッチング等で所定のパターンに加工して、開口部５３に連通した他の開口部５８をスクライブライン領域に有し、更には、ランド５４上にビアホールを有する層間絶縁膜５６を形成する。
【０００８】
次に、半導体ウエーハ５１、ランド５４、層間絶縁膜５６及び絶縁層５２上に、これらを覆うようにして配線材料をスパッタリング等により形成する。配線材料をエッチング等で所定のパターンに加工して、ビアホール内及び層間絶縁膜５６上にわたって連続して設けられた配線５９を形成する。そして、半導体ウエーハ５１、層間絶縁膜５６、配線５９及び絶縁層５２上に、これらを覆うようにして配線保護材料をスピンコート法や印刷法等で形成する。
【０００９】
次に、配線保護材料をエッチング等で所定のパターンに加工して、開口部６２を有し、配線５９上にビアホール７４を有する配線保護層６１を形成する。ここで、後述のチップ状電子部品７９等の区画単位毎に、絶縁層５２、ランド５４、層間絶縁膜５６、配線５９及び配線保護層６１からなる積層体を表面配線部６３と称する。
【００１０】
次に、図１２（ｂ）に示すように、表面配線部６３の反対側である半導体ウエーハ５１の裏面から半導体ウエーハ５１の一部をＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）等で除去して、半導体ウエーハ５１にそれぞれのランド５４に至る貫通孔６４を形成する。
【００１１】
次に、図１３（ｃ）に示すように、後述の導電層６６と半導体ウエーハ５１とを電気的に絶縁するために、貫通孔６４の内壁面から半導体ウエーハ５１の裏面に連続して絶縁材料を所定の厚さに被着する。ここで、貫通孔６４の底部にはランド５４を露出させるように絶縁材料を被着させる。
【００１２】
次に、絶縁材料をエッチングして、貫通孔６４と半導体ウエーハ５１の裏面上の貫通孔６４の周辺部とに絶縁膜６５を残し、更に、貫通孔６４内に例えば無電解めっき法及び電解めっき法の組み合わせを用いた通常のスルーホールメッキにより導電性物質を充填して、導電層６６を形成する。このときの導電性物質は、ランド５４と接触して半導体ウエーハ裏面の絶縁膜６５の表面まで充填する。そして、半導体ウエーハ裏面においてはんだペーストを導電層６６上に印刷した後、ウエットバック法ではんだペーストを溶融してはんだバンプ６９を形成する。
【００１３】
次に、導電層６６やはんだバンプ６９及び表面配線部６３等を設けた半導体ウエーハ５１をブレード７０（又はレーザー）でスクライブライン７３に沿ってダイシング７１し、図１３（ｄ）に示すようなチップ状電子部品７９に個片化する。
【００１４】
次に、図１３（ｅ）に示すように、このチップ状電子部品７９の基板５１の表面配線部６３上においてはんだペーストを印刷法により配線５９上のビアホール７４内に転写し、更に、ウエットバック法ではんだペーストを溶融してはんだバンプ７８を形成する。
【００１５】
こうして作製されたチップ状電子部品７９は、例えば、図１４に示すように、はんだバンプ７８’を介してチップ状電子部品７９ａ及び７９ｂを上下にスタックでＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）実装することができる。
【００１６】
一方、本出願人は、ウエーハ一括処理を行うことができ、最先端のＬＳＩ（大規模集積回路）やベアチップで入手した場合でも、高歩留り、低コストにして信頼性良く提供可能な半導体チップ等のチップ状電子部品を提案した（例えば、後記の特許文献２参照。）。
【００１７】
即ち、特許文献２に係る発明は、まず、基板上に、処理前は粘着力を持つが処理後は粘着力が低下する粘着手段を貼り付け、この粘着手段の上に複数個又は複数種の半導体チップをその電極面を下にして固定し、保護物質を前記半導体チップ間を含む全面に被着する。次いで、前記粘着手段に所定の処理を施して前記粘着手段の粘着力を低下させて、前記半導体チップをその側面及び裏面において前記保護物質で固定した疑似ウエーハを剥離し、前記半導体チップ間において前記保護物質を切断して、図１５に示すような、チップ状電子部品８０を分離する。得られたチップ状電子部品８０は、同図に示すように、例えばバンプ電極８１を介して再配線用のインターポーザ８２と電気的に接続することができる。
【００１８】
そして、図１６に示すように、インターポーザ８２に接続されたチップ状電子部品８０の複数個をはんだボール８３を介して積層し、更にこの積層体を回路基板８４と電気的に接続することができる。
【００１９】
この特許文献２による製造方法によれば、チップ状電子部品を疑似ウエーハから切り出す際に、保護物質の部分を切断するので、チップ状電子部品本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えられる。
【００２０】
また、良品のチップ状電子部品を疑似ウエーハより切り出して再配列することにより、あたかも全品が良品チップのウエーハのようになって、ウエーハ一括でのはんだバンプ処理等が可能になり、低コストで歩留り良くフリップチップ用はんだバンプチップを形成できる。そして、自社製ウエーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００２１】
また、保護物質によってチップ側面及び裏面が覆われているので、Ｎｉ無電解めっき処理も可能であると共に、同じく保護物質によってチップ側面及び裏面が保護されているので、チップの個片後の実装ハンドリングにおいてもチップが保護され、良好な実装信頼性が得られる。
【００２２】
【特許文献１】
特開平５−６３１３７号公報（２頁２欄２５行目〜３頁３欄７行目、図１）
【特許文献２】
特開２００１−３１３３５０号公報（６頁９欄４２行目〜７頁１２欄２１行目、図１〜５）
【００２３】
【発明が解決しようとする課題】
しかしながら、上述したような特許文献１による方法は、図１２（ｂ）に示した工程で、シリコンからなる半導体ウエーハ５１中に貫通孔６４を形成するには、ＲＩＥ等のエッチング法を適用するが、この加工工程においては、高価な半導体製造装置を用いるためにコスト高となる。また、比較的脆弱な材質の半導体ウエーハ５１中に貫通孔６４を形成するので、半導体ウエーハ５１の破損を防ぐために、加工時間が長くなり、製造コストを更に上昇させてしまう。
【００２４】
また、半導体ウエーハ５１を構成するシリコン自体は導電性があるために、図１３（ｃ）に示した貫通孔６４内に導電層５７を設ける際には、予め貫通孔６４の内壁部及びはんだバンプ形成個所に絶縁膜６５を選択的に形成して絶縁分離処理を施す必要があり、これも作製工程を増加させ、かつ作業性が悪くなる。
【００２５】
また、外部接続用のはんだバンプ６９を形成する際に絶縁膜６５からはんだバンプ６９がはみ出してしまうと、はんだバンプ６９と半導体ウエーハ５１との間又ははんだバンプ６９間が短絡してしまう。
【００２６】
また、半導体ウエーハ５１を構成するシリコンは脆くて少しの衝撃でも欠け易い材質であるために、半導体ウエーハ５１又はシリコンが露出した構造物の取り扱いが困難となる。
【００２７】
一方、特許文献２は上記した優れた特長をもちつつも、改善すべき点がある。
【００２８】
即ち、図１５に示すように、得られるチップ状電子部品８０は、その片方の面側にのみ外部との接続が可能な電極８５を有するので、その複数個を積層する場合には、図１６に示すように、予めチップ状電子部品８０とインターポーザ８２とを電気的に接続した後、はんだボール８３を用いてチップ状電子部品８０の複数個を積層しなければならない。このため、全体としての厚みが大きくなる。
【００２９】
本発明は、上述したような問題点を解決するためになされたものであって、その目的は、容易かつ信頼性良く低コストに製造可能であり、単一部品としても更なる高機能化を図ることができる半導体集積回路チップ部品の如きチップ状電子部品及びその製造方法、並びにその実装構造を提供することにある。
【００３０】
【課題を解決するための手段】
即ち、本発明は、基体上に複数個又は複数種の半導体チップをその電極面を下にして固定する工程と；絶縁物質を前記複数個又は複数種の半導体チップ間を含む全面に被着する工程と；前記半導体チップを固定した疑似ウエーハを前記基体から剥離する工程と；前記絶縁物質からなる前記疑似ウエーハのダイシングエリアに、前記疑似ウエーハの厚さ方向に貫通した貫通孔を設ける工程と；前記貫通孔に導電性樹脂を充填する工程と；前記疑似ウエーハの一方の面側及びそれとは反対側の他方の面側において前記導電性樹脂に接続された配線をそれぞれ形成する工程と；前記複数個又は複数種の半導体チップ間を前記ダイシングエリアに沿って切断して、前記導電性樹脂を厚さ方向に保持したチップ状電子部品に個片化する工程と；を有する、チップ状電子部品の製造方法に係るものである。
【００３１】
また、一方の面側及びこれとは反対側の他方の面側にそれぞれ配線及びその端子が形成され、少なくとも側面に絶縁物質層が被着されており、かつ、前記一方の面側及び他方の面側の各配線間を電気的に接続するための導電性樹脂層が前記絶縁物質層上又は内に形成されている、チップ状電子部品に係り、更に、本発明のチップ状電子部品の複数個が、集積回路チップとして、前記一方の面側及び他方の面側の前記端子を介して積層されている、チップ状電子部品の実装構造に係るものである。
【００３２】
ここで、本発明における「チップ状電子部品」とは、チップ単品に留まらず、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ：（コンピュータ）中央演算処理装置）やメモリーなど異種複数の半導体チップ、或いは抵抗、コンデンサなどの実装部品を任意に平面的に組み合わせて配置し、樹脂などの前記絶縁物質で固定し、相互を再配線接続して、ひとつの高機能モジュール（システム・イン・パッケージ）として形成及び使用することが可能となるものである。
【００３３】
本発明の製造方法によれば、前記絶縁物質からなる前記疑似ウエーハの前記ダイシングエリアに、前記疑似ウエーハの厚さ方向に貫通した前記貫通孔を設けるので、上述した従来例のように、シリコンからなる半導体ウエーハそのものに貫通孔を形成し、この貫通孔に導電性物質を埋め込む加工を施すのに比べ、遥かに容易かつ信頼性が高く、また低コストである。また、前記貫通孔の孔径を比較的自由に選択することができる。
【００３４】
また、前記導電性樹脂は前記貫通孔に充填し易く、かつ前記絶縁物質との密着性に優れている。従って、例えば前記複数個又は複数種の半導体チップ間を前記ダイシングエリアに沿って切断する工程等で受ける外的力に対して、優れた耐久性を有する。これは、個片化された後のチップ状電子部品の形態又はチップ状電子部品の複数個が積層された形態においても同様である。
【００３５】
また、アナログ、デジタルにとらわれず、個々の良品チップのみ使用して組み合わせ、前記チップ状電子部品に個片化することができるので、ウエーハあたりの歩留まりにとらわれず、低コスト化することができる。また、自社製ウエーハのみならず、他社から購入したベアチップも取り混ぜての作製が可能である。
【００３６】
また、前記チップ状電子部品を前記疑似ウエーハから切り出す際に、前記絶縁物質の部分を切断し、従来例のようにシリコン部を切断することがないので、前記チップ状電子部品本体への悪影響（歪みやばり、亀裂等のダメージ）が少なく、さらに、大部分が前記絶縁物質で覆われているために実装ハンドリングがし易く、良好な実装信頼性が得られる。
【００３７】
また、上述したように、ＩＣチップだけでなく、チップ抵抗やコンデンサ等の受動部品、及び光学系部品等の多肢にわたる部品を一括して組み込むことができるので、高機能モジュールとしての形態も可能となる。
【００３８】
さらに、前記半導体チップの厚さ、大きさにとらわれずに作製することができ、かつ前記チップ状電子部品自体の厚さを非常に薄くすることができる。
【００３９】
そして、本発明の製造方法によって得られるチップ状電子部品及びその実装構造によれば、前記積層等の実装は樹脂からなる前記絶縁物質層上の前記端子を介して行うことができる。このため、線膨張係数を類似とすることができ、高信頼性のスタックドパッケージ（積層されたチップ状電子部品）を提供できる。
【００４０】
さらに、前記受動部品を含む前記複数個又は複数種の半導体チップを有し、高機能モジュールである本発明のチップ状電子部品を３次元的に積層することで、上記した高信頼性を保ちながら、高性能化を図ることができる。
【００４１】
【発明の実施の形態】
本発明の製造方法において、前記疑似ウエーハの前記ダイシングエリアに、ドリル等の機械加工又はレーザー等の光照射によって前記貫通孔を形成することが望ましい。
【００４２】
また、前記疑似ウエーハの前記ダイシングエリアに、前記複数個又は複数種の半導体チップのそれぞれに対応した前記貫通孔を複数列設けることが好ましい。この場合、前記個片化を行う前の状態で前記導電性樹脂層を介しての導通検査を行うことができる。
【００４３】
これに対し、前記個片化を行う前の状態では前記導電性樹脂層を介しての導通検査を行わず、前記個片化を行い、得られた前記チップ状電子部品のそれぞれに対して前記導電性樹脂層を介しての導通検査を行う場合は、上述した前記貫通孔を複数列設けるのに代えて、前記疑似ウエーハの前記ダイシングエリアに、前記複数個又は複数種の半導体チップに共用される前記貫通孔を一列に設けてもよい。前記一列の場合、上記した複数列の場合に比べて前記貫通孔の径をより大きくすることができる。
【００４４】
また、前記疑似ウエーハの表面及び裏面側において、前記貫通孔に充填された前記導電性樹脂に前記配線との接続電極をそれぞれ形成することが好ましい。
【００４５】
本発明のチップ状電子部品は、一方の面側及びこれとは反対側の他方の面側にそれぞれ配線及びその端子が形成され、少なくとも側面に絶縁物質層が被着されており、かつ、前記一方の面側及び他方の面側の各配線間を電気的に接続するための導電性樹脂層が前記絶縁物質層上又は内に形成されていることが特徴であるが、前記導電性樹脂層が前記ダイシングエリアに存在することが望ましい。
【００４６】
また、前記絶縁物質層にその厚さ方向に貫通した凹状部又は貫通孔が形成され、これらに前記導電性樹脂が充填されていることが望ましい。
【００４７】
次に、本発明の好ましい実施の形態を図面参照下に説明する。図１〜図５は、本発明に基づく製造方法の一例を工程順に示す概略断面図である。
【００４８】
まず、図１（ａ）に示すように、基体１上に、両面に粘着材層２ａ及び２ｂを有する両面テープ基材３をラミネーター等を用いて貼り付ける。
【００４９】
基体１としては、平坦性がよく、後述する半導体チップ４を配置する装置がマーカーを読み取れるものが好適に用いられ、例えばガラスやシリコン（Ｓｉ）等が挙げられる。
【００５０】
また、両面テープ基材３は上記したと同様に、後述する半導体チップ４を配置する装置がマーカーを読み取れるよう、光を透過することができるものが好適に用いられ、例えばポリエチレンテレフタレート（ＰＥＴ）やポリイミド等が挙げられる。
【００５１】
さらに、粘着材層２ａ及び２ｂとしては、両面テープ基材３の両面に同種の既存の自己剥離型粘着材等の粘着材を用いることができるが、例えば両面テープ基材３の基体１が配される面側に自己剥離型粘着材を用い、後述する半導体チップ４を配列する面側にはアクリル系粘着材を用いた方が、プロセス上好ましい。なお、粘着材層２ａ及び２ｂを有する両面テープ基材３は、図示するように基体１全面に付着してよいが、半導体チップ４の固定部分のみに局部的に（パターン化して）付着してもよく、半導体チップ４の表面に付着して基体１に貼付けてもよい。後者の場合は、後述する疑似ウエーハの剥離をより行い易くなる。
【００５２】
次に、図１（ｂ）に示すように、良品と確認された複数個又は複数種の半導体チップ４をチップ表面（デバイス面）を粘着材層２ｂ側にして配列し、粘着材層２ｂに貼り付ける。ここで重要なことは、自社、他社製のチップに関わらず、良品の半導体チップ４のみを基体１上に再配列させることである。
【００５３】
次に、図１（ｃ）に示すように、複数個又は複数種の半導体チップ４間を含む全面に、ポリエステル等の絶縁物質５を被着する。方法としては、金型プレスによる加圧成形、印刷法等による成形法などがある。この時、半導体チップ４は粘着材層２ｂの粘着性により保持固定されているので、動くことはない。印刷法ではエアー残り、巻き込みなどによるボイド発生や、狭ギャップ個所の未充填の懸念などがあるため、加圧成形法がより好ましい。
【００５４】
加圧成形法は、半導体チップ４が配列された基体１を金型に載せ、その上に樹脂（絶縁物質）５を載せてモールド成形する。金型温度は、粘着材層２ｂの材質の反応開始温度により制限されるが、例えば約１５０℃以下が好ましい。加熱加圧時間は使用する樹脂５により様々であるが、例えば１００ＫＮ前後で約１０分前後が好ましい。
【００５５】
次に、図１（ｄ）に示すように、半導体チップ４を固定した疑似ウエーハ６を基体１から剥離する。剥離方法は粘着材層２ａ及び２ｂの材質によるが、例えばＵＶ照射するか、或いは１３０〜１５０℃のオーブンに５〜１０分程度入れて加熱すればよい。これにより、図２（ｅ）に示すように、粘着材層２ａから基体１が強制的に剥離され、基体１と疑似ウエーハ６を分離することができる。
【００５６】
疑似ウエーハ６側に残った両面テープ基材３及び粘着材層２ａ、２ｂは、容易に手で引き剥がすことができる。そして、半導体チップ４面上の残留物を薬液を用いて除去する（図２（ｆ））。
【００５７】
次に、図２（ｇ）に示すように、ＢＧＲ（Ｂａｃｋ  Ｇｒｉｎｄ）装置等を用いて疑似ウエーハ６の裏面７を所定の厚さに研削する。ここで、疑似ウエーハ６の厚さとしては、１００μｍ未満も作製は可能であるが、物理的強度保持上１００μｍ以上、３００μｍ以下程度が好ましい。
【００５８】
上記のようにして一括成形された疑似ウエーハ６が完成する。
【００５９】
次に、図３（ｈ）に示すように、研削した疑似ウエーハ６の裏面７側に保護膜８ａを塗布する。なお、半導体チップ４は、例えばＳｉ基板９上にＳｉＯ２膜（図示省略）を介してＡｌパッド電極１０及びパッシベーション膜１１が形成されたものである。保護膜８ａとしては、硬化収縮の小さいものが好適に用いられ、例えばエポキシの感光性絶縁樹脂等が挙げられる。
【００６０】
次に、図３（ｉ）に概略断面図及び図８に概略平面図を示すように、疑似ウエーハ６のダイシングエリア１２に、複数個又は複数種の半導体チップ４のそれぞれに対応した貫通孔１３を複数列設ける。貫通孔１３の形成方法はドリル等を用いた機械的な方法が簡便であるが、多数の貫通孔１３を速やかに形成する場合などにはレーザー等の光照射加工でもよい。
【００６１】
また、貫通孔１３の数が多く、またその径も小さい場合は、図８（ｂ）に示すように、貫通孔１３をダイシングライン１２から若干ずらした位置に設けることが好ましい。ここでは、後述するダイシング後に残る導電性樹脂層１４の体積が導通するに充分な体積を持つことが重要である。
【００６２】
なお、疑似ウエーハ６の厚さｔは任意であるが、例えば１２０μｍ〜２５０μｍの間を想定することができる。
【００６３】
本発明に基づく製造方法によれば、絶縁物質５からなる疑似ウエーハ６のダイシングエリア１２に、疑似ウエーハ６の厚さｔ方向に貫通した貫通孔１３を設けるので、従来例のように、シリコンからなる半導体ウエーハそのものに貫通孔を形成し、この貫通孔に導電性物質を埋め込む加工を施すのに比べ、遥かに容易かつ信頼性が高く、また低コストである。また、貫通孔１３の直径を比較的自由に選択することができ、例えば直径１５０〜３００μｍとすることができる。
【００６４】
次に、図３（ｊ）に示すように、貫通孔１３中に導電性樹脂１４ａを充填する。導電性樹脂１４ａとしては銀ペーストが一般的であるが、Ｃｕ等の導電性ペースト材も用いることができる。充填方法は、一枚の疑似ウエーハ６に無数にある貫通孔１３に対し、一括して導電性樹脂１４ａを充填することができる方法として、スキージ１５を用いた印刷法等がある。
【００６５】
導電性樹脂１４ａは貫通孔１３に充填し易く、かつ絶縁物質５との密着性に優れている。従って、後述する複数個又は複数種の半導体チップ４間をダイシングエリア１２に沿って切断する工程等で受ける外的力に対して、優れた耐久性を有する。これは、個片化された後のチップ状電子部品の形態又はチップ状電子部品の複数個が積層された形態においても同様である。
【００６６】
また、疑似ウエーハ６のダイシングエリア１２に、複数個又は複数種の半導体チップ４のそれぞれに対応した貫通孔１３を複数列設けたので、前記個片化を行う前の現段階で、導電性樹脂１４ａが充填された貫通孔１３を介しての導通検査を行うことができる。
【００６７】
次に、図４（ｋ）に示すように、導電性樹脂１４ａをキュアして固めて導電性樹脂層１４を形成した後、疑似ウエーハ６の両面における導電性樹脂層１４の部分に無電解Ｃｕめっきを施す。これは、導電性樹脂層１４と、後述する再配線１８との接続をより確実なものとするためである。
【００６８】
次に、図４（ｌ）に示すように、半導体チップ４の表面１７側に再配線１８を形成する。再配線１８は、半導体チップ４間の配線（図示省略）及び半導体チップ４のＡｌパッド電極１０と導電性樹脂層１４とを電気的に接続し、更には後述する再配線電極部１９を形成するのに用いられる。再配線１８の形成方法としては、まず、保護膜８ｂを塗布して半導体チップの表面１７側の保護を行い、Ａｌパッド電極１０及び無電解Ｃｕめっき１６の部分を開口する。次いで、バリアメタルとしてチタン（Ｔｉ）を全面にスパッタリングし、まためっき電極としてＣｕ薄膜を全面スパッタ成膜し、更にその上にめっきレジストを塗布し、露光及び現像して、Ｃｕ配線のパターニングを行う。次いで、電気めっきにてＣｕを成膜する。再配線１８に必要な厚さとしては、例えば３〜８μｍ程度である。そして、レジストを剥離、さらにＣｕ、Ｔｉをエッチングで除去することにより、図４（ｌ）に示すようなＣｕの再配線パターン１８が完成する。
【００６９】
次に、図４（ｍ）に概略断面図及び図９に概略平面図を示すように、上記と同様にして裏面７側にも再配線１８をパターン形成する。さらに、表面１７及び裏面７に保護膜８ｃを全面塗布し、再配線電極部１９ａ及び１９ｂとする所定の位置を開口し、再配線工程を終了する。保護膜８ｃは、パターニング性の良いものが好適に用いられ、例えばエポキシの感光性絶縁樹脂等が挙げられる。
【００７０】
次に、図５（ｎ）に示すように、複数個又は複数種の半導体チップ４間をダイシングライン（エリア）１２に沿ってダイシングブレード２０を用いてダイシング２１を行う。
【００７１】
以上のようにして、図６（ａ）に示すような、導電性樹脂層１４を厚さ方向に保持したチップ状電子部品２２を作製することができる。
【００７２】
本発明に基づく製造方法によれば、絶縁物質５からなる疑似ウエーハ６のダイシングエリア１２に、疑似ウエーハ６の厚さ方向に貫通した貫通孔１３を設けるので、シリコンからなる半導体ウエーハそのものに貫通孔を形成し、この貫通孔に導電性物質を埋め込む加工を施す従来の方法に比べ、遥かに容易かつ信頼性が高く、また低コストである。また、貫通孔１３の孔径を比較的自由に選択することができる。
【００７３】
また、導電性樹脂１４ａは貫通孔１３に充填し易く、かつ絶縁物質５との密着性に優れている。従って、例えば複数個又は複数種の半導体チップ４間をダイシングエリア１２に沿って切断する工程等で受ける外的力に対して、優れた耐久性を有する。これは、個片化された後のチップ状電子部品２２の形態又はチップ状電子部品２２の複数個が積層された形態においても同様である。
【００７４】
また、アナログ、デジタルにとらわれず、個々の良品チップのみ使用して組み合わせ、チップ状電子部品２２に個片化することができるので、疑似ウエーハ６あたりの歩留まりにとらわれず、低コスト化することができる。また、自社製ウエーハのみならず、他社から購入したベアチップも取り混ぜての作製が可能である。
【００７５】
また、チップ状電子部品２２を疑似ウエーハ６から切り出す際に、絶縁物質５の部分を切断し、従来例のようにシリコン部を切断することがないので、チップ状電子部品２２本体への悪影響（歪みやばり、亀裂等のダメージ）が少なく、さらに、大部分が絶縁物質５で覆われているために実装ハンドリングがし易く、良好な実装信頼性が得られる。
【００７６】
また、上述したように、ＩＣチップだけでなく、チップ抵抗やコンデンサ等の受動部品、及び光学系部品等の多肢にわたる部品を一括して組み込むことができるので、高機能モジュールとしての形態も可能となる。
【００７７】
さらに、半導体チップ４の厚さ、大きさにとらわれずに作製することができ、かつチップ状電子部品２２自体の厚さを非常に薄くすることができる。
【００７８】
なお、図６（ｂ）に図６（ａ）のＸ−Ｘ線部分断面図を示すように、チップ状電子部品２２は、絶縁物質５にその厚さ方向に貫通した凹状部２３が形成され、これらに導電性樹脂１４ａが充填されているので、外側からの摩擦等に対して磨耗を生じ難く、耐久性に優れている。この導電性樹脂層１４により、半導体チップ４のＡｌパッド電極１０と再配線電極部１９ａ及び１９ｂとが電気的に良好に接続される。
【００７９】
前記積層等の実装は、樹脂からなる絶縁物質５上の前記端子としての再配線電極部１９ａ、１９ｂを介して行うことができ、即ち、前記積層の接続及び実装の接続部を、図１１に示すようなＦａｎ−Ｏｕｔした絶縁物質５の部分で行うことができる。従って、線膨張係数を類似とすることができ、高信頼性のスタックドパッケージ（積層されたチップ状電子部品）を提供することができる。
【００８０】
図７は、上記のようにして作製されたチップ状電子部品２２（厚みは、例えば１００〜２５０μｍ）の複数個が積層された実装構造の一例を示す概略断面図である。図示するように、各チップ状電子部品２２ａ、２２ｂ、２２ｃは、はんだバンプ２４を介してそれぞれに対応した再配線電極部１９同士が接続され、積層体の構造をなしている。そして、この積層体は、例えばインターポーザ基板２５にはんだバンプ２４を用いて接続され、更に回路基板（マザーボード）（図示省略）に接続される。図示省略したが、上記の積層体を直接に回路基板に接続することも勿論可能である。
【００８１】
本発明に基づくチップ状電子部品２２は、その両面に、導電性樹脂層１４を介して電気的に接続された再配線電極部１９を有するので、積層構造を形成した場合でも、はんだバンプ２４等を用いることができ、従来例に比べて厚みを低減することができる。また、前記受動部品を含む複数個又は複数種の半導体チップ４を有し、高機能モジュールである本発明に基づくチップ状電子部品２２を３次元的に積層することで、上記した高信頼性を保ちながら、高性能化を図ることができる。
【００８２】
これら高機能モジュールは、例えば小型高速高周波の移動体通信機器や携帯端末、超小型パソコン（ＰＣ：Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）等のあらゆる電子産業製品に使用することができる。
【００８３】
以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づき種々に変形が可能である。
【００８４】
例えば、図８（ｂ）及び図９に示すように、疑似ウエーハ６のダイシングエリア１２に、複数個又は複数種の半導体チップ４のそれぞれに対応した貫通孔１３を複数列設ける例を説明したが、本発明はこれに限らない。即ち、前記個片化を行う前の状態では導電性樹脂層１４を介しての導通検査を行わず、前記個片化を行い、得られたチップ状電子部品２２のそれぞれに対して導電性樹脂層１４を介しての導通検査を行う場合は、上述した貫通孔１３を複数列設けるのに代えて、図１０に示すように、疑似ウエーハ６のダイシングエリア１２に、複数個又は複数種の半導体チップ４に共用される貫通孔１３を一列に設けてもよい。前記一列の場合、上記した複数列の場合に比べて貫通孔１３の径をより大きくすることができる。
【００８５】
また、図６（ｂ）に示すように、絶縁物質５からなる前記絶縁物質層にその厚さ方向に貫通した凹状部２３が形成され、これらに導電性樹脂１４ａが充填されている例を説明したが、例えば図６（ｃ）に示すように、前記絶縁物質層に貫通孔２６が形成され、これらに導電性樹脂１４ａが充填されていてもよい。この場合は、導電性樹脂１４ａが絶縁物質層に囲まれているために、耐久性が一層向上する。
【００８６】
【発明の作用効果】
本発明の製造方法によれば、前記絶縁物質からなる前記疑似ウエーハの前記ダイシングエリアに、前記疑似ウエーハの厚さ方向に貫通した前記貫通孔を設けるので、シリコンからなる半導体ウエーハそのものに貫通孔を形成し、この貫通孔に導電性物質を埋め込む加工を施すのに比べ、遥かに容易かつ信頼性が高く、また低コストである。また、前記貫通孔の孔径を比較的自由に選択することができる。
【００８７】
また、前記導電性樹脂は前記貫通孔に充填し易く、かつ前記絶縁物質との密着性に優れている。従って、例えば前記複数個又は複数種の半導体チップ間を前記ダイシングエリアに沿って切断する工程等で受ける外的力に対して、優れた耐久性を有する。これは、個片化された後のチップ状電子部品の形態又はチップ状電子部品の複数個が積層された形態においても同様である。
【００８８】
また、アナログ、デジタルにとらわれず、個々の良品チップのみ使用して組み合わせ、前記チップ状電子部品に個片化することができるので、ウエーハあたりの歩留まりにとらわれず、低コスト化することができる。また、自社製ウエーハのみならず、他社から購入したベアチップも取り混ぜての作製が可能である。
【００８９】
また、前記チップ状電子部品を前記疑似ウエーハから切り出す際に、前記絶縁物質の部分を切断し、従来例のようにシリコン部を切断することがないので、前記チップ状電子部品本体への悪影響（歪みやばり、亀裂等のダメージ）が少なく、さらに、大部分が前記絶縁物質で覆われているために実装ハンドリングがし易く、良好な実装信頼性が得られる。
【００９０】
また、上述したように、ＩＣチップだけでなく、チップ抵抗やコンデンサ等の受動部品、及び光学系部品等の多肢にわたる部品を一括して組み込むことができるので、高機能モジュールとしての形態も可能となる。
【００９１】
さらに、前記半導体チップの厚さ、大きさにとらわれずに作製することができ、かつ前記チップ状電子部品自体の厚さを非常に薄くすることができる。
【００９２】
そして、本発明の製造方法によって得られるチップ状電子部品及びその実装構造によれば、前記積層等の実装は樹脂からなる前記絶縁物質層上の前記端子を介して行うことができる。このため、線膨張係数を類似とすることができ、高信頼性のスタックドパッケージ（積層されたチップ状電子部品）を提供することができる。
【００９３】
さらに、前記受動部品を含む前記複数個又は複数種の半導体チップを有し、高機能モジュールである本発明のチップ状電子部品を３次元的に積層することで、上記した高信頼性を保ちながら、高性能化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における、本発明に基づく製造方法を工程順に示す概略断面図である。
【図２】同、本発明に基づく製造方法を工程順に示す概略断面図である。
【図３】同、本発明に基づく製造方法を工程順に示す概略断面図である。
【図４】同、本発明に基づく製造方法を工程順に示す概略断面図である。
【図５】同、本発明に基づく製造方法を工程順に示す概略断面図である。
【図６】同、本発明に基づくチップ状電子部品の概略図である。
【図７】同、本発明に基づくチップ状電子部品の実装構造を示す概略図である。
【図８】同、本発明に基づく製造方法において、前記貫通孔を形成したときの概略平面図である。
【図９】同、本発明に基づく製造方法において、前記貫通孔に前記導電性樹脂を充填し、さらに再配線を形成したときの概略平面図である。
【図１０】同、他の本発明に基づく製造方法において、前記貫通孔に前記導電性樹脂を充填し、さらに再配線を形成したときの概略平面図である。
【図１１】同、前記半導体チップの概略平面図である。
【図１２】従来例による、チップ状電子部品の製造方法の概略断面図である。
【図１３】同、チップ状電子部品の製造方法の概略断面図である。
【図１４】同、チップ状電子部品の積層構造の概略断面図である。
【図１５】他の従来例による、チップ状電子部品の概略断面図である。
【図１６】同、チップ状電子部品の積層構造の概略断面図である。
【符号の説明】
１…基体、２ａ、２ｂ…粘着材層、３…両面テープ基材、４…半導体チップ、
５…絶縁物質、６…疑似ウエーハ、７…裏面、８…保護膜、
９…シリコン（Ｓｉ）基板、１０…Ａｌパッド電極、
１１…パッシベーション膜、１２…ダイシングライン（エリア）、
１３、２６…貫通孔、１４ａ…導電性樹脂、１４…導電性樹脂層、
１５…スキージ、１６…無電解Ｃｕめっき、１７…表面、１８…再配線、
１９ａ、１９ｂ…再配線電極部、２０…ダイシングブレード、
２１…ダイシング、２２…チップ状電子部品、２３…凹状部、
２４…はんだバンプ、２５…インターポーザ基板
【図１】
2005011856.tif 000003
【図２】
2005011856.tif 000004
【図３】
2005011856.tif 000005
【図４】
2005011856.tif 000006
【図５】
2005011856.tif 000007
【図６】
2005011856.tif 000008
【図７】
2005011856.tif 000009
【図８】
2005011856.tif 000010
【図９】
2005011856.tif 000011
【図１０】
2005011856.tif 000012
【図１１】
2005011856.tif 000013
【図１２】
2005011856.tif 000014
【図１３】
2005011856.tif 000015
【図１４】
2005011856.tif 000016
【図１５】
2005011856.tif 000017
【図１６】
2005011856.tif 000018