【手続補正書】
【提出日】平成22年10月14日(2010.10.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の外周によって画定される第１および第２の主要平坦表面を有する第１の基板と、
前記第１の基板の前記第２の主要平坦表面に電気的に結合された第１の半導体ダイと、
第２の外周によって画定される第１および第２の主要平坦表面を有する第２の基板と、
前記第２の基板の前記第１の主要平坦表面を、前記第１の基板の前記第２の主要表面に
電気的に結合させるように構成された第１の複数の垂直コネクタと、
前記半導体ダイと、前記第１の基板の前記第２の表面との間に位置し、かつ、前記垂直
コネクタの少なくともいくつかの少なくとも一部分を包含する第１の封入樹脂とを備え、
前記垂直コネクタが、前記第１の外周および第２の外周内に実質的に配置され、前記第２
の基板の前記第２の主要平坦表面が、１つまたは複数の電子部品を受けるように実質的に
利用可能である、半導体パッケージ。
【請求項２】
前記第１の半導体ダイが、フリップチップ構成で、前記第１の基板の前記第２の主要平
坦表面に電気的に結合される、請求項１に記載の半導体パッケージ。
【請求項３】
前記第１の基板の前記第２の表面と、前記第２の基板の前記第１の表面との間に位置す
る第２の封入樹脂をさらに備える、請求項１に記載の半導体パッケージ。
【請求項４】
前記第１の封入樹脂と、前記第２の封入樹脂とが、連続した樹脂材料を備える、請求項
３に記載の半導体パッケージ。
【請求項５】
前記第１の複数の垂直コネクタの少なくとも１つが、ボンド・オン・リード（ＢＯＬ）
接続を備える、請求項１に記載の半導体パッケージ。
【請求項６】
前記第１の複数の垂直コネクタの１つの少なくとも一部分が、スタッドバンプを備える
、請求項１に記載の半導体パッケージ。
【請求項７】
前記第２の基板の前記第２の主要平坦表面が、電子部品を受けるように構成される、請
求項１に記載の半導体パッケージ。
【請求項８】
前記第２の基板の前記第２の主要平坦表面が、ボールグリッドアレイを受けるようにさ
らに構成され、前記ボールグリッドアレイの少なくとも一部分が、約０．２５ｍｍから約
１．０ｍｍの間のボールピッチを有する、請求項７に記載の半導体パッケージ。
【請求項９】
前記第１の外周が、複数の外周側部を備え、前記第１の複数の垂直コネクタの少なくと
もいくつかが、前記外周側部の２つ以上に位置する、請求項１に記載の半導体パッケージ
。
【請求項１０】
前記第１の複数の垂直コネクタの少なくともいくつかが、前記第１および第２の外周の
少なくとも１つに沿って、概ね直径方向に対向する、請求項１に記載の半導体パッケージ
。
【請求項１１】
前記第１の基板が第１の基板縁部を有し、前記第１の半導体ダイが第１のダイ縁部を有
し、前記第１のダイ縁部と、前記第１の基板縁部との間の水平距離が、約０．２５ｍｍか
ら約１．５ｍｍの間である、請求項１に記載の半導体パッケージ。
【請求項１２】
前記第１のダイ縁部と、前記第１の基板縁部との間の前記水平距離が、約０．２５ｍｍ
から約１．０ｍｍの間である、請求項１１に記載の半導体パッケージ。
【請求項１３】
前記第１の基板が第１の基板縁部を有し、前記第１の半導体ダイが第１のダイ縁部を有
し、前記第１のダイ縁部と、前記第１の基板縁部との間の水平距離が、垂直コネクタの幅
にほぼ等しい、請求項１に記載の半導体パッケージ。
【請求項１４】
前記第１の基板に面した前記第１の半導体ダイの表面と、前記第２の基板の前記第１の
主要平坦表面との間の垂直距離が、約０．２ｍｍ未満である、請求項１に記載の半導体パ
ッケージ。
【請求項１５】
第３の外周によって画定される第１および第２の主要平坦表面を有する第３の基板と、
前記第３の基板の前記第２の主要平坦表面に電気的に結合された第２の半導体ダイと、
前記第１の基板の前記第１の主要平坦表面を、前記第３の基板の前記第２の主要平坦表
面に電気的に結合させるように構成された第２の複数の垂直コネクタとをさらに備える、
請求項１に記載の半導体パッケージ。
【請求項１６】
第１の基板と、半導体ダイと、第２の基板と、１つまたは複数の垂直コネクタとを設け
、前記第１および第２の基板がどちらとも、第１および第２の主要平坦表面を有するステ
ップと、
前記第１の基板の前記第２の主要平坦表面と、前記第２の基板の前記第１の主要平坦表
面と、前記１つまたは複数の垂直コネクタの少なくとも１つとによって、前記ダイを前記
第２の基板の前記第２の主要平坦表面に電気的に結合させるステップであって、少なくと
も１つまたは複数の垂直コネクタを、前記第１の基板の前記第２の主要平坦表面に結合さ
せるステップを含む、前記ダイを電気的に結合させるステップと、
前記ダイと、前記第１の基板との間に封入樹脂を設けるステップであって、前記封入樹
脂が、前記垂直コネクタの前記少なくとも１つまたは複数を、前記第１の基板の前記第２
の主要平坦表面に結合させる前記ステップの後に設けられ、前記第２の基板の前記第２の
主要平坦表面が、１つまたは複数の電子部品を受けるように実質的に利用可能である、封
入樹脂を設けるステップとを含む、半導体パッケージを製造する方法。
【請求項１７】
前記第１の基板と前記第２の基板との間に封入樹脂を設けるステップをさらに含む、請
求項１６に記載の方法。
【請求項１８】
前記封入樹脂の少なくともいくらかが、印刷封入によって設けられる、請求項１７に記
載の方法。
【請求項１９】
前記封入樹脂の少なくともいくらかが、トランスファモールドによって設けられる、請
求項１７に記載の方法。
【請求項２０】
前記封入樹脂の少なくともいくらかが、ノーフローアンダーフィル分注によって設けら
れる、請求項１７に記載の方法。
【請求項２１】
前記封入樹脂の少なくともいくらかが、アンダーフィルによって設けられる、請求項１７に記載の方法。
【請求項２２】
前記ダイと前記第１の基板との間の前記封入樹脂の一部分と、前記第１の基板と前記第
２の基板との間の前記封入樹脂の一部分とが、実質的に同時に設けられる、請求項１７に
記載の方法。
【請求項２３】
前記ダイと前記第１の基板との間の前記封入樹脂の一部分と、前記第１の基板と前記第
２の基板との間の前記封入樹脂の一部分とが、１つのステップで設けられる、請求項１７
に記載の方法。
【請求項２４】
前記ダイを前記第２の基板の前記第２の主要平坦表面に電気的に結合させるステップが
、
前記ダイを前記第１の基板の前記第２の主要表面に電気的に結合させるステップと、
前記１つまたは複数の垂直コネクタによって、前記第１の基板の前記第２の表面を、前
記第２の基板の前記第１の表面と電気的に結合させるステップとを含む、請求項１６に記
載の方法。
【請求項２５】
前記第１の基板の前記第２の主要平坦表面によって、前記ダイを前記第２の基板の前記
第２の主要平坦表面に電気的に結合させるステップが、
複数のはんだボールを用いて、前記ダイを前記第１の基板の前記第２の主要平坦表面に
取り付けるステップと、
前記１つまたは複数の垂直コネクタと前記はんだボールとをほぼ同時にリフローするス
テップとを含む、請求項１６に記載の方法。
【請求項２６】
前記第１の基板が第１の縁部を有し、前記ダイが第１の縁部を有し、前記ダイの前記第
１の縁部と、前記第１の基板の前記第１の縁部との間の水平距離が、約０．２５ｍｍから
約１．５ｍｍの間である、請求項１６に記載の方法。
【請求項２７】
前記ダイの前記第１の縁部と、前記第１の基板の前記第１の縁部との間の前記水平距離
が、約０．２５ｍｍから約１．０ｍｍの間である、請求項２６に記載の方法。
【請求項２８】
前記半導体ダイを取り付ける前記ステップと、前記第２の基板を設ける前記ステップと
が、実質的に同時に実施される、請求項１６に記載の方法。
【請求項２９】
追加の半導体デバイスを前記第２の基板の前記第２の主要平坦表面に電気的に結合させ
るステップをさらに含む、請求項１６に記載の方法。
【請求項３０】
請求項１６に記載の方法に従って製造された半導体パッケージ。
【請求項３１】
第１の外周によって画定される第１および第２の主要平坦表面を有する第１の基板であ
って、前記第２の主要平坦表面が、そこに結合された半導体ダイを有する第１の基板と、
第２の外周によって画定される第１および第２の主要平坦表面からなる第２の基板であ
って、前記第２の基板の前記第１の主要平坦表面が、１つまたは複数の垂直コネクタによ
って、前記第１の基板の前記第２の主要平坦表面に効果的に結合される第２の基板とを備
え、前記垂直コネクタが、前記第１の外周および前記第２の外周内に実質的に配置され、
前記第１の基板が第１の基板縁部を有し、前記ダイが第１のダイ縁部を有し、前記第１の
ダイ縁部と、前記第１の基板縁部との間の水平距離が、約０．２５ｍｍから約１．５ｍｍ
の間である、半導体パッケージ。