【手続補正書】
【提出日】平成22年10月12日(2010.10.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子接続用パッドを有する第１の配線基板と、
前記半導体素子接続用パッドに接続された半導体素子と、
前記半導体素子及び前記第１の配線基板と対向するように配置されると共に、前記第１の配線基板と電気的に接続された第２の配線基板と、を備えた半導体装置であって、
前記半導体素子に、前記第１の配線基板と対向する前記半導体素子の第１の面と、前記第２の配線基板と対向する前記半導体素子の第２の面とを電気的に接続する電極が設けられ、前記電極を介して、前記第１の配線基板と前記第２の配線基板とが電気的に接続され、
前記第１の配線基板と前記第２の配線基板との隙間を充填する封止樹脂が設けられたことを特徴とする半導体装置。
【請求項２】
前記半導体素子と、該半導体素子と対向する部分の前記第１の配線基板との隙間に、アンダーフィル樹脂が充填されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体素子は、半導体基板と、前記半導体基板に形成された半導体集積回路とを有し、
前記電極は、前記半導体集積回路と電気的に接続されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記第１の配線基板と対向する前記半導体素子の第１の面に、前記電極の一方の端部と接続されたパッド又は配線パターンを設け、
前記第２の配線基板と対向する前記半導体素子の第２の面に、前記電極の他方の端部と接続されたパッド又は配線パターンを設けたことを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置。
【請求項５】
前記半導体素子は、前記半導体素子接続用パッドにフリップチップ接続されていることを特徴とする請求項１ないし４のうち、いずれか１項記載の半導体装置。
【請求項６】
前記半導体素子と対向する前記第２の配線基板の面には、配線パターンが設けられており、
前記第２の配線基板の面に設けられた配線パターンと前記半導体素子の第２の面に設けられた前記パッド又は前記配線パターンとの間に内部接続端子を設け、前記内部接続端子を介して、前記第２の配線基板と前記電極とを電気的に接続したことを特徴とする請求項１ないし５のうち、いずれか１項記載の半導体装置。
【請求項７】
前記第１の配線基板に、前記半導体素子接続用パッドと電気的に接続された外部接続用パッドを設けたことを特徴とする請求項１ないし６のうち、いずれか１項記載の半導体装置。
【請求項８】
前記半導体素子と対向する側とは反対側に位置する前記第２の配線基板の面に、前記第２の配線基板の面に設けられた配線パターンと電気的に接続された電子部品接続用パッドを設け、
前記電子部品接続用パッドに電子部品を接続したことを特徴とする請求項６又は７記載の半導体装置。
【請求項９】
前記電極は、前記半導体素子を貫通する貫通電極であることを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体装置。
【請求項１０】
前記電極は、前記半導体素子の端面に設けられた端面電極であることを特徴とする請求項１ないし８のうち、いずれか１項記載の半導体装置。
【請求項１１】
半導体素子接続用パッドを有する第１の配線基板と、
前記半導体素子接続用パッドに接続され、前記半導体素子接続用パッドと電気的に接続された第１の半導体素子と、
前記第１の半導体素子上に積み重ねられ、前記第１の半導体素子と電気的に接続された少なくとも１つの第２の半導体素子と、
前記第１の配線基板及び前記第２の半導体素子と対向するように配置されると共に、前記第１の配線基板と電気的に接続された第２の配線基板と、を備えた半導体装置であって、
前記第１の半導体素子に前記第１の半導体素子を貫通する第１の貫通電極を設け、前記少なくとも１つの第２の半導体素子に前記第２の半導体素子を貫通する第２の貫通電極を設けると共に、前記第１及び第２の貫通電極を介して、前記第１の配線基板と前記第２の配線基板とを電気的に接続したことを特徴とする半導体装置。
【請求項１２】
半導体素子接続用パッドを有する第１の配線基板と、
前記半導体素子接続用パッドに接続され、前記半導体素子接続用パッドと電気的に接続された第１の半導体素子と、
前記第１の半導体素子上に積み重ねられ、前記第１の半導体素子と電気的に接続された少なくとも１つの第２の半導体素子と、
前記第１の配線基板及び前記第２の半導体素子と対向するように配置されると共に、前記第１の配線基板と電気的に接続された第２の配線基板と、を備えた半導体装置であって、
前記第１の半導体素子の端面に第１の端面電極を設け、前記少なくとも１つの第２の半導体素子の端面に第２の端面電極を設けると共に、
前記第１及び第２の端面電極を介して、前記第１の配線基板と前記第２の配線基板とを電気的に接続したことを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
封止樹脂３１１は、第１の配線基板３０１と第２の配線基板３０５との隙間を充填するように配置されている。封止樹脂３１１は、半導体素子３０２及び内部接続端子３０９を封止するための樹脂である。封止樹脂３１２は、半導体素子３０６、電子部品３０７、及び金属ワイヤ３４５を封止するように、絶縁層３３２の上面３３２Ａに設けられている（例えば、特許文献１参照。）。
【特許文献１】国際公開第０７／０６９６０６号パンフレット
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明の一観点によれば、半導体素子接続用パッドを有する第１の配線基板と、前記半導体素子接続用パッドに接続された半導体素子と、前記半導体素子及び前記第１の配線基板と対向するように配置されると共に、前記第１の配線基板と電気的に接続された第２の配線基板と、を備えた半導体装置であって、前記半導体素子に、前記第１の配線基板と対向する前記半導体素子の第１の面と、前記第２の配線基板と対向する前記半導体素子の第２の面とを電気的に接続する電極が設けられ、前記電極を介して、前記第１の配線基板と前記第２の配線基板とが電気的に接続され、前記第１の配線基板と前記第２の配線基板との隙間を充填する封止樹脂が設けられたことを特徴とする半導体装置が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
絶縁層３３は、コア基板３１の上面３１Ａに設けられており、配線３６の一部及びビア３７の側面を覆っている。絶縁層３３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂等を用いることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
このように、第１の配線基板１１に接続された半導体素子１３に、半導体素子１３を貫通すると共に、半導体集積回路５２と電気的に接続された貫通電極１５を設けることにより、半導体素子１３と対向する部分の第１の配線基板１１と、半導体素子１３と対向する部分の第２の配線基板２１との間において、従来の半導体装置３００に設けられた内部接続端子３０９よりも小さい内部接続端子１４，２３を用いて第１の配線基板１１と第２の配線基板２１とを電気的に接続することが可能となる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
半導体素子８６−２は、半導体素子８６−１上に積み重ねられている。半導体素子８６−２は、半導体基板１０１−２と、半導体基板１０１−２に形成された半導体集積回路１０２−２とを有する。半導体基板１０１−２としては、例えば、シリコン基板を用いることができる。半導体集積回路１０２−２は、半導体素子８６−２に設けられた貫通電極８８−２と電気的に接続されている。半導体素子８６−２は、半導体素子８６−２に設けられた貫通電極８８−２を介して、第１の配線基板１１、半導体素子１３，８６−１、及び第２の配線基板２１と電気的に接続されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１１５
【補正方法】変更
【補正の内容】
【０１１５】
このように、第１の配線基板１１に接続された半導体素子１３の端面に端面電極１４１を設けることにより、半導体素子１３と対向する部分の第１の配線基板１１と、半導体素子１３と対向する部分の第２の配線基板２１との間において、従来の半導体装置３００（図１参照）に設けられた内部接続端子３０９よりも小さい内部接続端子１４，２３を用いて第１の配線基板１１と第２の配線基板２１とを電気的に接続することが可能となる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】変更
【補正の内容】
【０１１６】
これにより、従来の半導体装置３００に設けられ、第１の配線基板３０１と第２の配線基板３０５との間に半導体素子３０２を収容する隙間を形成するための大きな内部接続用端子３０９が接続される内部接続用パッド３２１，３３８が不要となるので、第１及び第２の配線基板１１，２１の面方向のサイズの小型化が可能となり、半導体装置１４０の面方向のサイズを小型化できる。