(57)【要約】  通信システムは、特定のビット誤り率を達成するように動的に構成可能な反復多段デコーダ（１７０）を含む。１つの実施形態において、回路は、通信チャネルを通じて受信したデータを復号する第１のデコーダブロック（１５８）と第２のデコーダブロック（１５９）とを含む。制御回路（１７１）は、デコーダブロック（１５８，１５９）によって実行される反復の回数を変更することができる。デコーダブロックに用いられる演算ユニット（１６０，１６１）の数は、所望のシステム性能を達成するために動的に変更可能である。１つの実施形態において、接続を開始するシステムに基づいてリソースが割り当てられる。ある実施形態においてプログラマブル回路が用いられて多段デコーダを再構成する。
2015500613.tif 000002
【特許請求の範囲】
【請求項１】
ビット誤り率を規定するステップと、
受信機内の符号化データを受信するステップと、
前記符号化データのための信号対雑音比を検出するステップと、
前記検出された信号対雑音比のための前記規定されたビット誤り率を得るために、反復復号アルゴリズムのための復号反復回数を決定するステップと、
前記受信機内の反復多段デコーダにおいて、前記符号化データをデジタルに処理するステップとを備え、
前記反復多段デコーダは、前記反復復号アルゴリズムを、前記決定された復号反復回数、実行する、方法。
【請求項２】
前記規定されたビット誤り率を維持するために、前記検出された信号対雑音比の変化に基づいて、前記反復多段デコーダを再構成するステップをさらに備える、請求項１に記載の方法。
【請求項３】
前記反復多段デコーダを再構成するステップは、
前記反復多段デコーダの各段において動作する演算ユニットの数を変更するステップを含む、請求項２に記載の方法。
【請求項４】
前記反復多段デコーダの少なくとも一部は、プログラマブル回路上に構成され、
前記反復多段デコーダを再構成するステップは、
前記符号化されたデジタルデータのための前記検出された信号対雑音比に基づいて、前記プログラマブル回路を、異なる数の演算ユニットで部分的に再構成するステップを含む、請求項３に記載の方法。
【請求項５】
前記演算ユニットは、オフセットを有する加算比較選択（ＡＣＳ）演算ユニットを含む、請求項１〜請求項４のいずれか１項に記載の方法。
【請求項６】
前記方法は、
携帯機器と前記受信機との間の通信システムにおいて接続を確立するステップと、
前記接続のための最小スループットを決定するステップとをさらに備え、前記最小スループットは、前記接続を確立する前記携帯機器の識別子に基づく、請求項１〜請求項５のいずれか１項に記載の方法。
【請求項７】
前記接続は、前記携帯機器による第１の接続であり、前記携帯機器の第１のユーザは、第１のサービス品質を規定する第１のサービスプランを有し、前記最小のビット誤り率は、前記第１のサービス品質に対応し、前記方法は、さらに、
別の携帯機器と基地局との間の第２の接続を確立するステップを含み、前記第２の無線携帯機器の第２のユーザは、第２のサービス品質を規定する第２のサービスプランを有し、
前記第２の接続のための第２の最小ビット誤り率を決定するステップをさらに含み、前記第２の最小ビット誤り率は、前記接続を確立する他の携帯機器の識別子に基づき、前記第２の最小ビット誤り率は、前記第２のサービス品質に対応し、
前記基地局内の前記反復多段デコーダを再構成して、前記他の携帯機器から前記基地局に受信されたデジタルデータを復号するステップをさらに備え、前記反復多段デコーダは、前記第１の最小ビット誤り率とは異なる、少なくとも前記第２の接続のための前記第２の最小ビット誤り率を得るように構成される、請求項６に記載の方法。
【請求項８】
前記方法は、
前記受信機の第１のデコーダブロックにおいて、系統的データと、第１のパリティビットとを受けるステップをさらに備え、前記第１のパリティビットは、第１の符号化アルゴリズムを用いて前記系統的データを符号化することによって生成され、
前記受信機の第２のデコーダブロックにおいて、インターリーブされた系統的データと、第２のパリティビットとを受けるステップをさらに備え、前記第２のパリティビットは、前記第１の符号化アルゴリズムを用いた送信の前に、インターリーブされた系統的データを符号化することによって生成されて、前記第１のパリティビットと前記第２のパリティビットとは、実質的に無相関である、請求項１〜請求項７のいずれか１項に記載の方法。
【請求項９】
回路であって、
符号化データを受信して、前記符号化データのための信号対雑音比を検出し、前記検出された信号対雑音比のための規定されたビット誤り率を得るために、反復復号アルゴリズムのための復号反復回数を決定するように構成された受信機を備え、前記受信機は、
反復復号アルゴリズムを、前記決定された復号反復回数、実行するように構成されたデコーダと、
前記デコーダに結合されて、前記デコーダによって実行される反復の回数を変更するように構成された制御回路とを備える、回路。
【請求項１０】
前記デコーダは、さらに、
系統的データと、第１のパリティビットとを受けるように構成された第１のデコーダブロックを備え、前記第１のパリティビットは、第１の符号化アルゴリズムを用いて前記系統的データを符号化することによって生成され、
インターリーブされた系統的データと、第２のパリティビットとを受けるように構成された第２のデコーダブロックをさらに備え、前記第２のパリティビットは、前記第１の符号化アルゴリズムを用いた送信の前に、インターリーブされた系統的データを符号化することによって生成されて、前記第１のパリティビットと前記第２のパリティビットとは、実質的に無相関である、請求項９に記載の回路。
【請求項１１】
前記制御回路は、前記規定されたビット誤り率を維持するために、前記検出された信号対雑音比の変化に基づいて、前記第１のデコーダブロックと前記第２のデコーダブロックとを再構成する、請求項１０に記載の回路。
【請求項１２】
前記第１のデコーダブロックは、第１の複数の演算ユニットを備え、
前記第２のデコーダブロックは、第２の複数の演算ユニットを備え、
前記制御回路は、前記第１および第２のデコーダブロックにおいて動作する演算ユニットの数を変更する、請求項１０または請求項１１に記載の回路。
【請求項１３】
前記回路は、プログラマブル回路を備え、
前記プログラマブル回路は、部分的に再構成されて、前記第１および第２のデコーダブロックにおいて動作する演算ユニットの数を変更する、請求項１２に記載の回路。
【請求項１４】
前記演算ユニットは、前記演算ユニットをオンオフするためのイネーブル回路を備え、
前記制御回路は、前記第１および第２のデコーダブロックにおいて動作する前記演算ユニットをオンオフする、請求項１２または請求項１３に記載の回路。
【請求項１５】
前記回路は、
前記系統的データを受けて、インターリーブされた系統的データを生成するように構成された第１のインターリーバと、
前記第１のデコーダブロックから前記系統的データのための第１の最尤データを受けて、インターリーブされた第１の最尤データを生成するように構成された第２のインターリーバと、
第３のインターリーバとをさらに備え、前記第３のインターリーバは、前記第１のインターリーバの反転器であり、
前記第３のインターリーバは、前記第２のデコーダブロックから前記インターリーブされた系統的データのための第２の最尤データを受けるように構成され、
前記第１のデコーダブロックと、前記第２のデコーダブロックと、前記第１のインターリーバと、前記第２のインターリーバと、前記第３のインターリーバとは、プログラマブル回路上に実現される、請求項１０〜請求項１４のいずれか１項に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
この開示の実施形態は、集積回路装置（ＩＣ）に関する。より特定的には、実施形態は、通信システムにおける復号パラメータを変更するシステムおよび方法に関する。
【背景技術】
【０００２】
背景
通信システムは、情報を運ぶために用いられる。通信システムは、ある電子システムから別の電子システムへと情報（たとえばデータ）を送るために用いることができる。送信電子システムは、典型的には、通信チャネルを通じた送信のためにデータを処理するための送信機を含む。受信電子システムは、その通信チャネルを通じて受信した信号を処理するための受信機を含む。典型的には、データはある電子システムによって生成されて送信機に転送され、その送信機はチャネルを通じた送信のためのデータを処理する。同様に、受信機は受信信号を処理して、第２の電子システムへデータを転送する。
【０００３】
通信システムは、典型的には送信に先立ってデータを暗号化する。たとえば、受信機は、特定の符号化方式を用いてデータを符号化し得る。そのデータを受ける送信機は、復号方式を用いて符号化データを戻す。復号方式は、典型的にはデータを符号化するために用いられる特定の符号化方式を考慮する。データを符号化することは、通信チャネルを通じての送信の間に起こり得るデータ中の誤りを減らすおよび／または回復するのに役立つ。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
多くの通信アプリケーションにおいて、符号化および／または復号のためのデータ処理は、システムの主な制限である。たとえば、セルラー通信システムにおいて、基地局には多くの携帯端末からのデータを復号することが要求され得る。すなわち、基地局における復号は、非常なハードウェアの集中性をもたらし、その基地局の物理層のコストの５０パーセントを上回る原因となり得る。さらに、あるシステムにおける１００Ｍｂｐｓのデータレートが、次世代システムではギガビットレートへと向かっている。演算の複雑さの要求は、ある基地局において５００ＧＯＰ（「ＯＰ」は、８〜１２ビットのオーダの可変精度を用いる）のオーダの処理能力を伴う。概して、通信システムにおけるデータの復号のための、より効率的な技術を有することが有利であるだろう。
【課題を解決するための手段】
【０００５】
概要
ある実施形態において、方法は、ビット誤り率（bit error rate）を規定するステップと、受信機内の符号化データを受信するステップと、符号化データのための信号対雑音比を検出するステップと、検出された信号対雑音比のための規定されたビット誤り率を得るために、反復復号アルゴリズムのための復号反復回数を決定するステップと、受信機内の反復多段デコーダにおいて、符号化データをデジタルに処理するステップとを備え、反復多段デコーダは、前記反復復号アルゴリズムを、前記決定された復号反復回数実行し得る。
【０００６】
この実施形態および他の実施形態において、方法は、さらに規定されたビット誤り率を維持するために、検出された信号対雑音比の変化に基づいて、反復多段デコーダを再構成するステップをさらに備えることができる。
【０００７】
この実施形態および他の実施形態において、反復多段デコーダを再構成するステップは、反復多段デコーダの各段において動作する演算ユニットの数を変更するステップを含むことができる。
【０００８】
この実施形態および他の実施形態において、反復多段デコーダの少なくとも一部は、プログラマブル回路上に構成されることができ、反復多段デコーダを再構成するステップは、符号化されたデジタルデータのための検出された信号対雑音比に基づいて、プログラマブル回路を、異なる数の演算ユニットで部分的に再構成するステップを含むことができる。
【０００９】
この実施形態および他の実施形態において、演算ユニットは、オフセットを有する加算比較選択（ＡＣＳ）ユニットを含むことができる。
【００１０】
この実施形態および他の実施形態において、反復多段デコーダはターボデコーダとすることができる。
【００１１】
この実施形態および他の実施形態において、反復多段デコーダは、低密度パリティ検査（ＬＤＰＣ）デコーダとすることができる。
【００１２】
この実施形態および他の実施形態において、方法は、さらに、携帯機器と受信機との間の通信システムにおいて接続を確立するステップと、接続のための最小スループットを決定するステップとを備えることができ、最小スループットは、接続を確立する携帯機器の識別子に基づく。
【００１３】
この実施形態および他の実施形態において、接続は、携帯機器による第１の接続とすることができ、携帯機器の第１のユーザは、第１のサービス品質を規定する第１のサービスプランを有することができ、最小のビット誤り率は、第１のサービス品質に対応することができ、方法は、さらに、別の携帯機器と基地局との間の第２の接続を確立するステップを含むことができ、第２の無線携帯機器の第２のユーザは、第２のサービス品質を規定する第２のサービスプランを有することができ、方法は、さらに、第２の接続のための第２の最小ビット誤り率を決定するステップを含み、第２の最小ビット誤り率は、接続を確立する他の携帯機器の識別子に基づき、第２の最小ビット誤り率は、第２のサービス品質に対応することができ、方法は、さらに、基地局内の反復多段デコーダを再構成して、他の携帯機器から基地局に受信されたデジタルデータを復号するステップをさらに備え、反復多段デコーダは、第１の最小ビット誤り率とは異なる、少なくとも第２の接続のための第２の最小ビット誤り率を得るように構成される。
【００１４】
この実施形態および他の実施形態において、方法は、さらに、受信機の第１のデコーダブロックにおいて、系統的データと、第１のパリティビットとを受けるステップをさらに備えることができ、第１のパリティビットは、第１の符号化アルゴリズムを用いて系統的データを符号化することによって生成されることができ、方法は、さらに、受信機の第２のデコーダブロックにおいて、インタリーブされた系統的データと、第２のパリティビットとを受けるステップをさらに備えることができ、第２のパリティビットは、第１の符号化アルゴリズムを用いた送信の前に、インタリーブされた系統的データを符号化することによって生成されて、第１のパリティビットと第２のパリティビットとは実質的に無相関である。
【００１５】
回路の実施形態は、符号化データを受信して、符号化データのための信号対雑音比を検出し、検出された信号対雑音比のための規定されたビット誤り率を得るために、反復復号アルゴリズムのための復号反復回数を決定するように構成された受信機を備えることができ、受信機は、反復復号アルゴリズムを、決定された復号反復回数、実行するように構成されたデコーダと、デコーダに結合されて、デコーダによって実行される反復の回数を変更するように構成された制御回路とを備えることができる。
【００１６】
この実施形態および他の実施形態において、デコーダは、さらに、系統的データと、第１のパリティビットとを受けるように構成された第１のデコーダブロックを備えることができ、第１のパリティビットは、第１の符号化アルゴリズムを用いて系統的データを符号化することによって生成され、デコーダは、さらに、インタリーブされた系統的データと、第２のパリティビットとを受けるように構成された第２のデコーダブロックを備えることができ、第２のパリティビットは、第１の符号化アルゴリズムを用いた送信の前に、インタリーブされた系統的データを符号化することによって生成されることができ、第１のパリティビットと第２のパリティビットとは実質的に無相関である。
【００１７】
この実施形態および他の実施形態において、制御回路は、規定されたビット誤り率を維持するために、検出された信号対雑音比の変化に基づいて、第１のデコーダブロックと第２のデコーダブロックとを再構成することができる。
【００１８】
この実施形態および他の実施形態において、第１のデコーダブロックは、第１の複数の演算ユニットを備えることができ、第２のデコーダブロックは、第２の複数の演算ユニットを備えることができ、制御回路は、第１および第２のデコーダブロックにおいて動作する演算ユニットの数を変更することができる。
【００１９】
この実施形態および他の実施形態において、回路は、プログラマブル回路を備えることができ、プログラマブル回路は、部分的に再構成されて、第１および第２のデコーダブロックにおいて動作する演算ユニット数を変更することができる。
【００２０】
この実施形態および他の実施形態において、演算ユニットは、演算ユニットをオンオフするためのイネーブル回路を備えることができ、制御回路は、第１および第２のデコーダブロックにおいて動作する演算ユニットをオンオフすることができる。
【００２１】
この実施形態および他の実施形態において、第１のインタリーバは、系統的データを受けて、インタリーブされた系統的データを生成するように構成されることができ、第２のインタリーバは、第１のデコーダブロックから系統的データのための第１の尤度値を受けて、インタリーブされた第１の尤度値を生成するように構成されることができ、第３のインタリーバは、第１のインタリーバの反転器であり、第３のインタリーバは、第２のデコーダブロックからインタリーブされた系統的データのための第２の尤度値を受けるように構成可能であり、第１のデコーダブロックと、第２のデコーダブロックと、第１、第２および第３のインタリーバとは、プログラム回路上に実現される。
【００２２】
方法の他の実施形態は、第１のシステムと第２のシステムとの間の通信システムにおける接続を確立するステップと、その接続のための最小ビット誤り率を決定するステップとを備えることができ、最小ビット誤り率は、前記接続を確立する第１の電子システムの識別子に基づくことができ、方法は、さらに、第２の電子システムにおける反復多段デコーダを構成して、第１のシステムから第２の電子システムに受信されるデジタルデータを復号するステップを備え、反復多段デコーダは、少なくとも前記最小ビット誤り率を得るように構成される。
【００２３】
この実施形態および他の実施形態において、方法は、さらに、接続のための最小スループットを決定するステップを備えることができ、最小スループットは、前記接続を確立する第１の電子システムの識別子に基づくことができ、反復多段デコーダを構成するステップは、反復多段デコーダの各段において動作する演算ユニットの数を変更するステップを含むことができる。
【００２４】
この実施形態および他の実施形態において、反復多段デコーダは、プログラマブル回路上に構成されることができ、反復多段デコーダを構成するステップは、最小ビット誤り率を維持するために、異なる数の演算ユニットでプログラマブル回路を部分的に再構成するステップを含むことができる。
【００２５】
この実施形態および他の実施形態において、第２のシステムは、無線基地局とすることができ、第１のシステムは、第１の無線携帯機器とすることができ、接続は、第１の無線携帯機器との第１の接続とすることができ、第１の無線携帯機器の第１のユーザは、第１のサービス品質を規定する第１のサービスプランを有することができ、最小ビット誤り率は、第１のサービス品質に対応し、方法は、さらに、第２の無線携帯機器と無線基地局との間の第２の接続を確立するステップを含むことができ、第２の無線携帯機器の第２のユーザは、第２のサービス品質を規定する第２のサービスプランを有することができ、方法は、さらに第２の接続のための第２の最小ビット誤り率を決定するステップを備えることができ、第２の最小ビット誤り率は、前記接続を確立する第２の無線携帯機器の識別子に基づき、第２の最小ビット誤り率は、第２のサービス品質に対応することができ、方法は、さらに、無線基地局において反復多段デコーダを構成して、第２の無線端末機器から無線基地局に受信されるデジタルデータを復号するステップを備えることができ、反復多段デコーダは、第１の最小ビット誤り率とは異なる第２の接続のための第２の最小ビット誤り率を少なくとも達成するように構成される。
【００２６】
この実施形態および他の実施形態において、反復多段デコーダは、ターボデコーダまたは、低密度パリティ検査（ＬＤＰＣ）デコーダとすることができる。
【図面の簡単な説明】
【００２７】
【図１】１つの実施形態に従う、通信システムにおける復号パラメータを変更することを示す図である。
【図２】１つの実施形態に従う、送信エンコーダおよび受信デコーダの例を示す図である。
【図３】１つの実施形態に従う、動的復号を有するプログラマブル装置を示す図である。
【図４】他の実施形態に従う、異なるサービス品質のためにデコーダのパラメータを変更することを示す図である。
【図５】ある実施形態に従う回路を実施するためのプログラマブル装置のブロック図である。
【発明を実施するための形態】
【００２８】
詳細な説明
図１は、１つの実施形態に従う、通信システムにおける復号パラメータを変更することを示す。本明細書に開示される１以上の実施形態は、所望のシステム性能基準に基づいて、たとえば反復回数のような、受信機内のデコーダの処理パラメータを動的に変更することを含む。この例において、送信機１５１は、エンコーダ１５２を含む。送信機１５１はデータを受信し、エンコーダ１５２は特定の符号化アルゴリズムを用いてデータを符号化する。符号化されたデータは、無線チャネルのような通信チャネル１５３を通じて、受信機１５４に送られる。受信機１５４は、アナログフロントエンド１５５と、アナログデジタルコンバータ（「Ａ／Ｄ」）１５６と、検出器１５７と、デコーダ１７０とを含む。デコーダ１７０は、デコーダブロック１５８と、デコーダブロック１５９とを含む反復多段デコーダである。例としての反復多段デコーダは、たとえば、ターボデコーダおよび低密度パリティ検査デコーダを含む。アナログフロントエンド１５５は、通信チャネル１５３上の信号を受信して、たとえば、増幅、復調、フィルタリングまたはゲイン制御といった前処理を実行する。Ａ／Ｄ１５６は、アナログ信号をデジタルデータに変換するが、そのデジタルデータは送信前に符号化されたものである。検出器１５７は、その入力においてＡ／Ｄ１５６から時系列信号を受信して、チャネル復号のための準備においてその信号を復調するとともに等化する。符号化デジタルデータは、反復多段デコーダ１７０に受信される。
【００２９】
以下により詳細に説明されるように、ある実施形態は、制御回路１７１を含むことができ、制御回路１７１は、デコーダ１７０によって実行される反復回数を変更して、規定されたビット誤り率と、検出された受信データの信号対雑音比とに基づいて受信データを復号する。１つの実施形態において、ビット誤り率は、たとえば、受信機の動作パラメータの一部として規定することができる。符号化データ信号が受信機１５４において受信される場合、符号化データ信号のための信号対雑音比を検出することができる、受信機システムは、反復復号アルゴリズムのための復号反復回数を決定して、検出された信号の信号対雑音比のための規定されたビット誤り率を得ることができる。以下により詳細に説明されるように、反復デコーダは、より多くの反復回数、特定の復号アルゴリズムを反復することによって、改善されたビット誤り率を得ることができる。したがって、制御回路１７１は、反復多段デコーダ１７０を構成して、低い信号対雑音比のためのより多くの反復を実行することができ、制御回路１７１は、反復多段デコーダ１７０を構成して、たとえばより高い信号対雑音比のための反復を、より少ない回数で実行することができる。特定のビット誤り率を維持するために、たとえばモンテカルロシミュレーションのようなシミュレーションを、異なる信号対雑音比のために求められる異なる復号反復回数を決定するのに用いることができる。たとえば、特定のＬＤＰＣデコーダ構成の場合、特定のビット誤り率の目標を得るために、０．５，０．７，０．９，１．１，１．３，１．５，１．７，１．９Ｅｂ／Ｎｏの間隔での信号対雑音比の値に対して、２８，２２，１６，１１，７，５，４，３の復号反復回数を要求することができる。以下により詳細に説明されるように、デコーダ段における演算ユニットの数を変更することによって、幅広い信号対雑音比の範囲にわたりレイテンシとスループットとを維持することができる。デコーダ段は、たとえば信号対雑音比の機能として復号処理において動作する。信号対雑音比が低い場合、より高度な並列処理のためにより多くの演算ユニットを用いて、レイテンシを低減するとともにスループットを高めることができ、信号対雑音比がより高い場合には、より少ない演算ユニットを用いて電力およびリソースを節約することができる。
【００３０】
図１を再び参照して、反復多段デコーダ１７０は、デコーダ１５８およびデコーダ１５９を含む。各々のデコーダ段は、復号タスクを実行するための演算ユニットを含む。デコーダ１５８は、演算ユニット１６１Ａ−Ｎを含み、デコーダ１５９は、演算ユニット１６０Ａ−Ｎを含む。この例において、演算ユニットは、オフセットを有する加算比較選択（ＡＣＳ）演算ユニット（「ＡＣＳＯ」）である。デコーダ１５８における演算ユニット１６１Ａ−Ｎと、デコーダ１５９における演算ユニット１６０Ａ−Ｎとは、符号化データ信号をデジタル処理して、反復復号アルゴリズム（たとえば、ターボまたはＬＤＰＣ）を実行するために用いられる。たとえば受信機の出力において、結果としての復号データが生成される。
【００３１】
デコーダ１５８および１５９は、制御回路１７１によって構成されて、たとえば復号の反復を、決定された回数で実行する。復号の反復の回数は、上記のように、信号対雑音比に基づく。特定の実施形態に従う反復多段デコーダは、復号処理の反復の間に、データ経路１９０において情報（たとえば、中間的結果の尤度）を交換して、復号結果の精度を改善する。１つの実施形態において、システムは受信信号の信号対雑音比を検出して、検出された信号対雑音比の変化に基づいて反復多段デコーダ１７０を再構成して、規定のビット誤り率を維持する。たとえば、ビット誤り率が規定されたならば、制御回路１７１は、検出された信号対雑音比の変化に基づいてデコーダブロック１５８およびデコーダブロック１５９を再構成して、規定のビット誤り率を維持することができる。信号対雑音比が変化した場合、たとえば、反復回数を変更することができる。他の実施形態において、反復多段デコーダの各段において動作する演算ユニット１６０−１６１の数は、信号対雑音比が変化する場合に変更することができる。演算ユニット１６０−１６１は、たとえば、演算ユニットをオンまたはオフさせるイネーブル回路（図示せず）を含むことができる。制御回路１７１は、たとえば、各ユニット内のイネーブル回路に信号を送ることによって演算ユニット回路ブロックをオンオフすることによって、第１および第２のデコーダブロックで動作する演算ユニット数を変更することができる。１つの実施形態において、受信機の部分をプログラマブル回路（たとえばプログラマブルロジック回路）において実現することができ、復号のために用いられる演算ユニットの数は、たとえば、プログラマブル回路を部分的に再構成することによって変更することができる。
【００３２】
図２は、１つの実施形態に従う、例示的な送信エンコーダおよび受信デコーダの例を示す。この図示された例において、送信エンコーダ２０１はビットストリームｂ（ｎ）を受信する。複数のビットがエンコーダ２０１の出力へと通過するときに、それらビットに、「系統的」（systematic）データを示す「ｓ」という新しい名前が付けられる。「ｓ」は、当業者にとっては馴染みの用語である。エンコーダ２０１は、２つのパリティビットストリームｐ１およびｐ２を生成する。第１のパリティビットは、符号化アルゴリズムを用いて、系統的ビットｓを符号化することによって生成される。この例において、第１のパリティビットは、再帰系統的符号器２１０（ＲＳＣ１）を用いて符号化される。再帰系統的符号器２１０は、たとえば線形帰還シフトレジスタとすることができる。系統的ビットｓは、インタリーバ２１１によって処理されて、別の再帰系統的符号器２１２（ＲＳＣ２）によって符号化されて、第２のパリティビットｐ２を生成する。この例において、系統的ビットと２つのパリティビットストリームとは、交換子（commutator）２１３において結合されて、送信のための結合ビットストリームを形成する。ビットストリームは、たとえば以下の単純な例で示される。
【００３３】
ｓ＝［ｂ０，ｂ１，ｂ２，ｂ３，ｂ４，ｂ５，ｂ６，ｂ７，ｂ８，．．．］
ｐ１＝［ｐ０１，ｐ１１，ｐ２１，ｐ３１，ｐ４１，ｐ５１，ｐ６１，ｐ７１，ｐ８１，．．．］
ｐ２＝［ｐ０２，ｐ１２，ｐ２２，ｐ３２，ｐ４２，ｐ５２，ｐ６２，ｐ７２，ｐ８２，．．．］
パリティビットｐ２は、インタリーブされた系統的ビットのためのパリティビットであり、パリティビットｐ１とは実質的に無相関である。この例において、交換子２１３の出力は、［ｂ０，ｐ０１，ｐ０２，ｂ１，ｐ１１，ｐ１２，．．．］である。交換データは、通信チャネル２９９を通じて送信されて、受信デコーダ２０２に与えられる。
【００３４】
受信デコーダ２０２は、系統的データｓと、第１のパリティビットｐ１と、第２のパリティビットｐ２とを受信する。デコーダ２０２は、たとえばターボデコーダであり、ターボデコーダは、デコーダ２２０と、デコーダ２２１と、インタリーバ２２２−２２４を含む。インタリーバ２２３は、インタリーバ２１１，２２２，２２４に対して逆インタリーブ機能を実行する。デコーダ２２０は、系統的データｓと、第１のパリティビットｐ１とを受ける。デコーダ２２０は、演算ユニット２３０Ａ−Ｎを含む。演算ユニット２３０Ａ−Ｎは、この例において、ＡＣＳＯユニットである。同様に、デコーダ２２１も系統的データと第２のパリティビットｐ２とを受ける。しかしながら、第２のパリティビットは、エンコーダにおいてインタリーブされた系統的データを用いて生成されているので、インタリーバ２２４は、系統的データｓとデコーダ２２１の入力との間で構成されて、デコーダ２２１によって演算された系統的データシーケンスは、第２のパリティビットｐ２に対応する。デコーダ２２１は同様に、演算ユニット２３１Ａ−Ｎを含む。この例において、演算ユニット２３１Ａ−ＮもＡＣＳＯユニットである。デコーダ２２０−２２１は、たとえば、最大ポステリオリ（ＭＡＰ）デコーダとすることができる。
【００３５】
デコーダ２２０−２２１は、系統的データ入力と、パリティビットと、情報を他のデコーダから受ける。この例において、デコーダ２２０は、デコーダ２２１から、系統的データｓと、パリティデータｐ１と尤度情報とを受信する。デコーダ２２０は、各々の受信された系統的データビットのための尤度値（likelihood value）を出力する。同様に、デコーダ２２１は、デコーダ２２０から、インタリーブされた系統的データｓ′と、パリティデータｐ２と、尤度情報とを受信する。デコーダ２２１は、尤度値を出力する。尤度値は、各々のデコーダによって処理された特定の系統的ビットの各々についての情報を与える。たとえば、尤度値は、正の値と負の値との間（たとえば、２．４，−１．７４，５．１２３，１．８，−０．６，．．．）の範囲にわたることができる。より多くの正の値が、ビットがおそらく「１」であることを示すことができる。より多くの負の値が、ビットがおそらく「０」であることを示すことができる。０に近い値は、ビットの値が不確定であることを示すことができる。デコーダ２２０によって生成される尤度値は、インタリーバ２２２に結合されて、デコーダ２２０からのインタリーブされた尤度値は、デコーダ２２１への入力として与えられる。同様に、デコーダ２２１によって生成された尤度値は、インタリーバ２２３（インタリーバ２２２の反転器）に結合されて、デコーダ２２１からのインタリーブされた尤度値（すなわち系統的データｓに関してデインタリーブされた値）は、デコーダ２２０への入力として与えられる。デコーダ２２０によって生成されてデコーダ２２１へと送られる尤度値は、Ｌ12eと示される。デコーダ２２１によって生成されてデコーダ２２０に送られる尤度値は、Ｌ21eと示される。最初に、１回目の反復では、デコーダ２２０および２２１は、他のデコーダ段からの尤度入力なしに出力を生成する。２回目の反復において、他のデコーダからの尤度出力が、各々のデコーダによって生成された尤度値を改善するために用いられる。各反復において生成される尤度値は、後の反復の尤度値を改善するために用いられる。さらなる反復はビット誤り率を改善するが、処理時間によるレイテンシを増大させるとともにスループットを減少させる。
【００３６】
この例において、各々のデコーダによって生成される尤度値は、他のデコーダからの尤度値によって改善されるが、その尤度値は、特定の反復において得られる新しい情報を表わすのみである。尤度値の符号における「ｅ」は、尤度値によって表わされる外部情報を指す。たとえば、１つの実施形態において、尤度値は、デコーダによって生成され、入力尤度値が、その生成された尤度値から減算されて新しい（すなわち外部の）情報が得られる。したがって、実施形態では、たとえば特定の反復サイクルにおいて学習されたもののみが出力可能である。
【００３７】
上記のように、反復回数はビット誤り率に影響を与える。したがって、あるしきい値を超えるビット誤り率を維持するために、低い信号対雑音比のために反復を増大させることが望ましいであろう。１つの実施形態において、反復の回数は、信号対雑音比に基づいて設定されて、デコーダ２２０は設定された回数の反復を実行する。１つの実施形態において、巡回冗長検査（ＣＲＣ）を、各反復の後で実行することができる。データがＣＲＣをパスした場合、システムは、たとえば設定された反復回数に到達する前に反復を終わらせることができる。反復サイクルが終了した場合、尤度値はデコーダ２２０の出力に与えられる。
【００３８】
図３は、１つの実施形態に従う、動的復号を有するプログラマブル装置を示す。１つの実施形態において、デコーダは、プログラマブル装置３５０上で実現可能である。ターボデコーダおよびＬＤＰＣデコーダのような反復多段デコーダが、たとえばトレリスの複数のノードにわたり同一の計算を実行することができる。したがって、そのような回路は、上記の同じ演算ユニットの多数の例（インスタンス）を有することができる。ある特定の実施形態において、演算ユニットの数を変更することは、上記のように、演算ユニットをオンまたはオフさせること、あるいはプログラマブル装置を部分的に再構成することを含むことができる。他の実施形態において、ブロック３０１および３０２は、たとえばプロセッサ上のソフトウェアルーチンとして実現することができ、異なる数のそのようなブロックは、ソフトウェアルーチンへの呼出を通じてアクセスされる。この例は、プログラマブル装置３５０におけるＡＣＳＯ演算ユニット３０１−３０２の特定の実現例を示している。ＡＣＳＯ３０１は、加算器３１０−３１３と、マルチプレクサ３１５と、ルックアップテーブル３１４とを含む。たとえばターボ符号を実現するデコーダは、トレリスにわたる値を処理するために多くのＡＣＳＯユニットを必要とする。加算器３１０は、前の反復から、第１の分岐確率Ｇk0および転送状態メトリックＡk-1,0を受けて、加算器３１１は、前の反復から、異なる分岐確率Ｇk1および転送状態メトリックＡk-1,1を受ける。転送状態確率Ａkを生成するために、訂正ファクタとしてオフセットが与えられる。
【００３９】
図４は、別の実施形態に従う、異なるサービス品質のためにデコーダのパラメータを変更することを示す。サービス品質は、セルラー通信を用いた例において説明される。たとえば、無線携帯機器（たとえば携帯電話４９０Ａ−Ｎ）は、１以上の受信チャネル４１０を含む基地局を有する無線通信システムにおいて接続を確立することができる。より多くの携帯電話が基地局チャネルにアクセスするにつれて、復号リソースに対する要求が増大する。ある例において、ある客のために最小ビット誤り率を確保することが望ましくあり得る。客は、基地局を運営する無線キャリアにサービスプランのための支払いをすることができる。基地局は、たとえば最小ビット誤り率および／またはスループットを確保することができる。基地局受信チャネルにおけるデコーダは、異なる客のために異なる動作パラメータを提供するように、その客とサイトを運営する携帯キャリアとの合意に基づいて、変更することができる。１つの実施形態において、ある携帯電話と基地局との間の接続が確立された場合、基地局は、接続を確立する携帯電話の識別子（identification）を決定する。たとえば、受信チャネル４１０は、携帯電話の識別子を決定することができる。携帯電話の識別子を用いて、基地局は、最小ビット誤り率を、接続を確立した携帯電話の識別子に基づいて（たとえば、携帯電話ＩＤに関連する動作パラメータに基づいて）決定することができる。受信チャネル４１０は、アナログフロントエンド４１１と、Ａ／Ｄ４１２と、検出器４１３と、反復多段デコーダ４１４とを含む。ＩＤブロック４１５は、通話（call）を確立する携帯電話を決定して、デコーダ４１４を構成するためのパラメータを検索することができる。制御回路４１６は、ＩＤブロック４１５からデコーダパラメータを受けて、デコーダを、たとえば通話者のプランによって禁止された特定の最小ビット誤り率を達成するために必要な反復を実行することができる。受信チャネル４１０は、信号対雑音比を検出して、たとえば通話者のプランでの要求に合うために必要な反復を設定することができる。１つの実施形態において、接続を確立する携帯電話のための最小スループットが決定される。最小スループットが最大レイテンシと等価であり、システムは、デコーダのパラメータを調整することによっても設定されることができることが理解されるべきである。最小スループット要求も、たとえば接続を確立する携帯電話を認識することによって決定することができる。反復多段デコーダ４１４は、デコーダの各段において動作する演算ユニットの数を変更することによって、異なるスループット要求を満たすために変更することができる。上記のように、演算ユニットは、（たとえば、特定用途集積回路（ＡＳＩＣ）中の）イネーブル回路によってオンまたはオフ可能である。代わりに、デコーダ４１４は、プログラマブル回路の全体または一部において実現可能である。部分的にプログラマブル回路を再構成することによって（たとえば、携帯電話を認識することによってスループット要求が決定された後に）、追加の、またはより少ない演算ユニットがデコーダに取込まれてもよい。したがって、第１の携帯電話４９０Ａは、基地局受信チャネル４１０との接続を確立することができ、その携帯電話が認識されて、最小ビット誤り率またはスループットが、第１の反復および第１の数の演算ユニットでデコーダ４１４をプログラミングすることによって確立される。第２の携帯電話４９０Ｂは、基地局受信チャネル４１０と別の接続を確立することができ、第２の携帯電話が認識されて、たとえば第２の反復および第２の数の演算ユニットでデコーダ４１４をプログラミングすることによって、異なる最小ビット誤り率または異なるスループットが確立される。第１の携帯電話が認識されると、プログラマブル回路は部分的に再構成されて、デコーダは最小ビット誤り率を確保するのに十分な回数の反復を実行する。プログラマブル回路は、部分的に再構成されて、最小スループット（最大レイテンシ）を満たすために必要な数の演算ユニットを含むことができる。第２の携帯電話が認識された場合、プログラマブル回路は、部分的に再構成されて、デコーダは異なる最小ビット誤り率を確保するのに十分な回数の反復を実行する。プログラマブル回路は、部分的に再構成されて、異なる最小スループットを満たすために必要な、より少ないまたは追加の演算ユニットを含むことができる。上記の例は、無線セルラーネットワークに向けられた例示的アプリケーションの例を示しているが、上記の技術は、他の通信システムにおける他の電子機器間での接続に適用可能なことが理解されるべきである。
【００４０】
ＦＰＧＡは、複数の異なる種類のプログラマブル回路をアレイ状に含む。以下の例は、上記した、デコーダ性能を変更するための処理および回路を実現するために用いることが可能なプログラマブル装置の１つの例を示している。ＦＰＧＡは、部分的に再構成されて復号を行うための追加の、またはより少ない演算ユニットを含むことができる。図５における例は、ＦＰＧＡアーキテクチャ１００を示し、アーキテクチャ１００は、マルチギガビットトランシーバ（ＭＧＴ）１０１と、コンフィギュラブルロジックブロック（ＣＬＢ）１０２と、ランダムアクセスメモリブロック（ＢＲＡＭ）１０３と、入力／出力ブロック（ＩＯＢ）１０４と、コンフィギュレーションおよびクロッキングロジック（コンフィギュレーション／クロック）１０５と、デジタル信号処理ブロック（ＤＳＰ）１０６と、専用Ｉ／Ｏブロック１０７（たとえば、コンフィギュレーションポートおよびクロックポート）と、デジタルクロックマネージャ、アナログ−デジタルコンバータ、およびシステムモニタリングロジックなどの他のプログラマブルロジック１０８とを含む、多数の異なるプログラマブルタイルを含み得る。
【００４１】
あるＦＰＧＡにおいて、各プログラマブルタイルは、プログラマブル相互接続要素（ＩＮＴ）１１１を含み、ＩＮＴ１１１は、隣接する各タイルの対応する相互接続要素に対して規格化された接続を有する。このため、まとめられたプログラマブル相互接続要素は、示されたＦＰＧＡのためのプログラマブル相互接続構造を実現する。各々のプログラマブル相互接続要素（ＩＮＴ１１１）は、図５の上部に含まれる例によって示されるように、同じタイル内でプログラマブルロジック要素に対する接続も含む。
【００４２】
たとえば、ＣＬＢ１０２は、ユーザーロジックと単一のプログラマブル相互接続要素（ＩＮＴ）１１１とを実現するようにプログラミングされ得るコンフィギュラブルロジック要素（ＣＬＥ）１１２を含み得る。ＢＲＡＭ１０３は、１つ以上のプログラマブル相互接続要素に加えて、ＢＲＡＭロジック要素（ＢＲＬ）１１３を含み得る。通常、タイルに含まれる相互接続要素の数は、タイルの高さに依存する。図示された実施形態において、ＢＲＡＭタイルは、５つのＣＬＢと同じ高さを有するが、他の数（たとえば、４つ）も使用され得る。ＤＳＰタイル１０６は、適切な数のプログラマブル相互接続要素に加えてＤＳＰロジック要素（ＤＳＰＬ）１１４を含み得る。ＩＯＢ１０４は、１つのプログラマブル相互接続要素（ＩＮＴ）１１１のインスタンスに加え、たとえば２つのＩ／Ｏロジック要素（ＩＯＬ）１０５のインスタンスを含み得る。当業者にとって明らかなように、たとえばＩ／Ｏロジック要素１１５に接続される実際のＩ／Ｏパッドは、通常は入力／出力ロジック要素１１５の領域に制限されない。
【００４３】
図５に描かれる例において、ダイの中心付近の列領域（図５に網掛けで示される）は、コンフィギュレーション（構成）、クロック、および他の制御ロジックに使用される。この列から延在する水平領域１０９は、ＦＰＧＡの幅方向にわたってクロックおよびコンフィギュレーション信号を分配するために使用される。他の実施形態において、コンフィギュレーションロジックは、たとえばダイのコーナーのような、ＦＰＧＡダイの他の領域に配置されることもできる。
【００４４】
図５に示されるアーキテクチャを利用するあるＦＰＧＡは、ＦＰＧＡの大部分を構成する規則的な列構造を分断させる追加のロジックブロックを含む。追加のロジックブロックは、プログラマブルブロックおよび／または専用回路であり得る。たとえば、図５に示されるプロセッサブロックＰＲＯＣ１１０は、ＣＬＢおよびＢＲＡＭの複数列に及ぶ。
【００４５】
ＰＲＯＣ１１０は、ＩＣのプログラマブル回路を実施する型の一部として作られる、ハードウェアによって実現されるプロセッサとして実施され得る。ＰＲＯＣ１１０は、複雑さの範囲が、たとえばプログラムコードを実行可能なシングルコアの個別のプロセッサから、１つ以上のコア、モジュール、コプロセッサ、もしくはインターフェイスなどを有するプロセッサシステム全体にまで及ぶ、様々な異なるタイプのプロセッサおよび／またはシステムのいずれかを示し得る。
【００４６】
なお、図５は、例示的なＦＰＧＡ構造のみを示すことを意図している。たとえば、列におけるロジックブロックの数、列の相対幅、列の数および順序、列に含まれるロジックブロックのタイプ、ロジックブロックの相対サイズ、アレイにおけるロジックブロックの場所、および図５の上部に含まれる相互接続／ロジックの実現は、純粋に例示である。たとえば、１つ以上の隣接するＣＬＢの列を有する実際のＦＰＧＡは、通常はＣＬＢのある場所に含まれ、ユーザロジックの効率的な実施を容易とするが、隣接するＣＬＢの列の数は、ＦＰＧＡの全体的なサイズに伴って異なる。
【００４７】
１つ以上の実施形態は、通信システムにおいて使用される様々な構成可能（コンフィギュラブル）な処理機能に適用できると考えられるべきである。他の局面および実施形態は、ここに開示される発明の詳細および実施を考慮することによって当業者にとって明らかとなる。明細書および図示された実施形態は、例としてのみ考慮され、本発明の真の範囲および精神は以下の請求項によって示されることが意図される。
【図１】
2015500613.tif 000003
【図２】
2015500613.tif 000004
【図３】
2015500613.tif 000005
【図４】
2015500613.tif 000006
【図５】
2015500613.tif 000007
【手続補正書】
【提出日】平成26年2月1日(2014.2.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受信機（１５４）によって、ビット誤り率を規定するステップと、
前記受信機（１５４）内の符号化データを受信するステップと、
前記符号化データのための信号対雑音比を検出するステップと、
前記検出された信号対雑音比のための前記規定されたビット誤り率を得るために、反復復号アルゴリズムのための復号反復回数を決定するステップと、
前記受信機（１５４）内の反復多段デコーダ（１７０）において、前記符号化データをデジタルに処理するステップとを備え、
前記反復多段デコーダ（１７０）は、前記反復復号アルゴリズムを、前記決定された復号反復回数、実行し、
前記反復多段デコーダ（１７０）は、デコーダブロック（１５８，１５９，２２０，２２１）を有し、前記デコーダブロック（１５８，１５９，２２０，２２１）は、第１のデコーダブロックと第２のデコーダブロックとを有し、前記第１のデコーダブロックは、複数の加算比較選択（ＡＣＳ）演算ユニット（１６１）を有し、前記第１のデコーダブロックは、複数のＡＣＳ演算ユニット（１６０）を有する、方法。
【請求項２】
前記規定されたビット誤り率を維持するために、前記検出された信号対雑音比の変化に基づいて、前記反復多段デコーダ（１７０）を再構成するステップをさらに備える、請求項１に記載の方法。
【請求項３】
前記反復多段デコーダ（１７０）を再構成するステップは、
前記反復多段デコーダ（１７０）の１以上の前記デコーダブロック（１５８，１５９，２２０，２２１）において動作する前記ＡＣＳ演算ユニット（１６０，１６１）の数を変更するステップを含む、請求項２に記載の方法。
【請求項４】
前記反復多段デコーダ（１７０）の少なくとも一部は、プログラマブル回路上に構成され、
前記反復多段デコーダ（１７０）を再構成するステップは、
前記符号化されたデジタルデータのための前記検出された信号対雑音比に基づいて、前記プログラマブル回路を、異なる数のＡＣＳ演算ユニット（１６０，１６１）で部分的に再構成するステップを含む、請求項３に記載の方法。
【請求項５】
前記ＡＣＳ演算ユニットは、転送状態確率を生成するための訂正ファクタを含む、請求項１〜請求項４のいずれか１項に記載の方法。
【請求項６】
前記方法は、
携帯機器（４９０Ａ）と前記受信機（４１０）との間の通信システムにおいて接続を確立するステップと、
前記接続のための最小スループットを決定するステップとをさらに備え、前記最小スループットは、前記接続を確立する前記携帯機器（４９０Ａ）の識別子に基づく、請求項１〜請求項５のいずれか１項に記載の方法。
【請求項７】
前記接続は、前記携帯機器（４９０Ａ）による第１の接続であり、前記携帯機器（４９０Ａ）の第１のユーザは、第１のサービス品質を規定する第１のサービスプランを有し、前記最小のビット誤り率は、前記第１のサービス品質に対応し、前記方法は、さらに、
第２の無線携帯機器（４９０Ｂ）と基地局との間の第２の接続を確立するステップを含み、前記第２の無線携帯機器（４９０Ｂ）の第２のユーザは、第２のサービス品質を規定する第２のサービスプランを有し、
前記第２の接続のための第２の最小ビット誤り率を決定するステップをさらに含み、前記第２の最小ビット誤り率は、前記接続を確立する前記第２の無線携帯機器（４９０Ｂ）の識別子に基づき、前記第２の最小ビット誤り率は、前記第２のサービス品質に対応し、
前記基地局内の前記反復多段デコーダ（１７０，４１４）を再構成して、前記第２の無線携帯機器（４９０Ｂ）から前記基地局に受信されたデジタルデータを復号するステップをさらに備え、前記反復多段デコーダ（１７０，４１４）は、前記第１の最小ビット誤り率とは異なる、少なくとも前記第２の接続のための前記第２の最小ビット誤り率を得るように構成される、請求項６に記載の方法。
【請求項８】
前記方法は、
前記受信機（２０２）の前記第１のデコーダブロック（２２０）において、系統的データ（ｓ）と、第１のパリティビット（ｐ１）とを受けるステップをさらに備え、前記第１のパリティビット（ｐ１）は、第１の符号化アルゴリズムを用いて前記系統的データ（ｓ）を符号化することによって生成され、
前記受信機（２０２）の前記第２のデコーダブロック（２２１）において、インターリーブされた系統的データ（ｓ´）と、第２のパリティビット（ｐ２）とを受けるステップをさらに備え、前記第２のパリティビット（ｐ２）は、前記第１の符号化アルゴリズムを用いた送信の前に、インターリーブされた系統的データ（ｓ´）を符号化することによって生成されて、前記第１のパリティビット（ｐ１）と前記第２のパリティビット（ｐ２）とは、実質的に無相関である、請求項１〜請求項７のいずれか１項に記載の方法。
【請求項９】
回路であって、
符号化データを受信して、前記符号化データのための信号対雑音比を検出し、前記検出された信号対雑音比のための規定されたビット誤り率を得るために、反復復号アルゴリズムのための復号反復回数を決定するように構成された受信機（１５４）を備え、前記受信機（１５４）は、
反復復号アルゴリズムを、前記決定された復号反復回数、実行するように構成された反復多段デコーダ（１７０）を備え、
前記反復多段デコーダ（１７０）は、第１のデコーダブロック（１５８，２２０）と、第２のデコーダブロック（１５９，２２１）とを含み、前記第１のデコーダブロック（１５８，２２０）は、第１の複数の加算比較選択（ＡＣＳ）演算ユニット（１６１）を含み、前記第２のデコーダブロック（１５９，２２１）は、第２の複数のＡＣＳ演算ユニット（１６０）を含み、
前記反復多段デコーダ（１７０）に結合されて、前記反復多段デコーダ（１７０）によって実行される反復の回数を変更するように構成された制御回路（１７１）とを備える、回路。
【請求項１０】
前記第１のデコーダブロック（１５８，２２０）は、系統的データ（ｓ）と、第１のパリティビット（ｐ１）とを受けるように構成され、前記第１のパリティビット（ｐ１）は、第１の符号化アルゴリズムを用いて前記系統的データ（ｓ）を符号化することによって生成され、
前記第２のデコーダブロック（１５９，２２１）は、インターリーブされた系統的データ（ｓ´）と、第２のパリティビット（ｐ２）とを受けるように構成され、前記第２のパリティビット（ｐ２）は、前記第１の符号化アルゴリズムを用いた送信の前に、インターリーブされた系統的データ（ｓ´）を符号化することによって生成されて、前記第１のパリティビット（ｐ１）と前記第２のパリティビット（ｐ２）とは、実質的に無相関である、請求項９に記載の回路。
【請求項１１】
前記制御回路（１７１）は、前記規定されたビット誤り率を維持するために、前記検出された信号対雑音比の変化に基づいて、前記第１のデコーダブロック（１５８，２２０）と前記第２のデコーダブロック（１５９，２２１）とを再構成する、請求項１０に記載の回路。
【請求項１２】
前記制御回路（１７１）は、前記第１および第２のデコーダブロック（１５８，１５９，２２０，２２１）において動作する前記ＡＣＳ演算ユニット（１６０，１６１）の数を変更する、請求項１０または請求項１１に記載の回路。
【請求項１３】
前記回路は、プログラマブル回路を備え、
前記プログラマブル回路は、部分的に再構成されて、前記第１および第２のデコーダブロック（１５８，１５９，２２０，２２１）において動作する前記ＡＣＳ演算ユニット（１６０，１６１）の数を変更する、請求項１２に記載の回路。
【請求項１４】
前記第１および第２のデコーダブロック（１５８，１５９，２２０）における前記ＡＣＳ演算ユニット（１６０，１６１）は、前記ＡＣＳ演算ユニット（１６０，１６１）をオンオフするためのイネーブル回路を備え、
前記制御回路（１７１）は、前記第１および第２のデコーダブロック（１５８，１５９，２２０，２２１）において動作する前記ＡＣＳ演算ユニット（１６０，１６１）をオンオフする、請求項１２または請求項１３に記載の回路。
【請求項１５】
前記回路は、
前記系統的データ（ｓ）を受けて、インターリーブされた系統的データ（ｓ´）を生成するように構成された第１のインターリーバ（２２４）と、
前記第１のデコーダブロック（１５８，２２０）から前記系統的データ（ｓ）のための第１の尤度値を受けて、インターリーブされた第１の尤度値を生成するように構成された第２のインターリーバ（２２２）と、
第３のインターリーバ（２２３）とをさらに備え、前記第３のインターリーバ（２２３）は、前記第１のインターリーバ（２２４）の反転器であり、
前記第３のインターリーバ（２２３）は、前記第２のデコーダブロック（１５９，２２１）から前記インターリーブされた系統的データ（ｓ´）のための第２の尤度値を受けるように構成され、
前記第１のデコーダブロック（１５８，２２０）と、前記第２のデコーダブロック（１５９，２２１）と、前記第１のインターリーバと、前記第２のインターリーバと、前記第３のインターリーバ（２２２，２２３，２２４）とは、プログラマブル回路上に実現される、請求項１０〜請求項１４のいずれか１項に記載の回路。
【国際調査報告】
2015500613.tif 000008
2015500613.tif 000009
2015500613.tif 000010
2015500613.tif 000011