【誤訳訂正書】
【提出日】平成22年2月12日(2010.2.12)
【誤訳訂正１】
【訂正対象書類名】明細書
【訂正対象項目名】０００３
【訂正方法】変更
【訂正の内容】
【０００３】
SRAMデバイスのミニチュア化は、このようなバッテリー電源装置のためにSRAMデバイスを望ましくする他の特徴である。しかし、所望のミニチュア化は、より小さなSRAMデバイスに対して望ましくない動作問題を含むかもしれない。例えば、SRAMデバイスの大きさが減少するにしたがって、電流のリーク(漏洩)が増加する。電流のリークは、スリープモード、スタンバイモードの間及びアクティブモードの間でも問題になる。実際に、ＩDDQで表わすことができる電流リークは、SRAMデバイスの大きさが減少しつづけるにしたがって、アクティブモードの間において、より重要な事項になった。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】０００６
【訂正方法】変更
【訂正の内容】
【０００６】
代表的な６つのトランジスタSRAMメモリセル(SRAMの基本単位)は、２つのｐチャネル“プルアップ”トランジスタ、２つのｎチャネル“プルダウン”トランジスタ及び、一般的にｎチャネルトランジスタである２つのアクセストランジスタから成っている。トランジスタのｐドープ及びｎドープされたチャネルの強さは、全体としてSRAMメモリの性能に影響を及ぼす。例えば、強いｎチャネルの場合、特に、弱いｐチャネルを伴っていると、SNMは不適当に低くなる。満足なSNMを得るために、ｎチャネルを弱く及び/またはｐチャネルを強くしてみたくなる。しかし、弱いｎチャネルの場合、特に、強いｐチャネルを伴っていると、Ｖtripは不適当に低くなる。
【誤訳訂正３】
【訂正対象書類名】明細書
【訂正対象項目名】０００９
【訂正方法】変更
【訂正の内容】
【０００９】
よって、この分野で必要とされるものは、アクティブモードの間、減少した電流リークを有する改善されたSRAMデバイスである。更に、減少された電流リークを有する改善されたSRAMデバイスは、強いSNM及び書込みトリップ電圧Ｖtripを必要とする。
【誤訳訂正４】
【訂正対象書類名】明細書
【訂正対象項目名】００１１
【訂正方法】変更
【訂正の内容】
【００１１】
従って、本発明は、現存するSRAMデバイスより大きな電力の節約および良好なSNM及び書込みトリップ電圧Ｖtripのトレードオフを提供し、広いプロセスマージンを可能にする。増強した低動作電圧ＶESSを与えることは、増強した低動作電圧ＶESSが基板電圧(一般に、低い動作電圧ＶSS)より大きいので、メモリセルの両端の電圧を低くし、バックバイアス効果によりスレッショルド電圧Ｖtnを上昇することによって、電流リークＩDDQを減少する。SNMは、減少したセル電圧によってSNMの低下を適当に補償するバックバイアス効果から高いＶtnによって改善される。SNMが改善されると、関連したワードラインの電圧がREADにおけるようにアクセスに対して、またはWRITEのためアクセスされたローにおいてアドレスされないカラムに対して上昇されると、セルは最小の乱れを受ける。同様に、改善されたSNMは、アドレスされないカラムのセルを乱すことなしに、ＷＲＩＴＥ動作を許す。
【誤訳訂正５】
【訂正対象書類名】明細書
【訂正対象項目名】００１２
【訂正方法】変更
【訂正の内容】
【００１２】
増強された低い動作電圧の弱点は読取り電流Ｉreadの減少であるが、しかし、Ｉreadは、READ動作の間、アドレスされたカラムに対してより低い値で増強された低動作電圧ＶESSを与えることによって回復される。本発明は、WRITE動作に対してREAD動作に対してより低い値で増強された低動作電圧ＶESSを与えることもできる。更に、増強された低い動作電圧ＶESSは、SNM及び書込みトリップ電圧の失敗が発生した場合、例えば、プロセスの重大な事態に対して高い電圧で増強された低動作電圧ＶESSを与えることによって、プロセス変化を補償するようにセットされることができる。書込みトリップ電圧が最悪の場合であるとき、増強された低動作電圧ＶESSを高い値に与えることもできる。更に、例えば、テストの間低い電圧動作に対して増強した低動作電圧ＶESSを高い値に与えることができる。
【誤訳訂正６】
【訂正対象書類名】明細書
【訂正対象項目名】００１５
【訂正方法】変更
【訂正の内容】
【００１５】
この分野の当業者が以下に示す本発明の詳細な説明をよりよく理解できるように、本発明の好適な、及び代替の特徴を上に概括した。本発明の請求項の主題を形成する本発明の更なる特徴が、以下に説明される。当業者は、本発明の同じ目的を達成するための他の構造を設計し、または変更するための基本として、開示された概念及び特定の実施例を容易に理解することができることを認識すべきである。また、当業者は、このような等価な構成は本発明の精神及び範囲から逸脱しないことを理解するであろう。本発明のより完全な理解のために、次の詳細な説明が添付の図面と結合して参照される。強調するが様々な特徴は縮尺に従って描かれていない。実際に、様々な特徴の寸法は議論の明確化のため任意に増加させたり、減少させたりすることができる。次の説明が添付の図面と結合して参照される。
【誤訳訂正７】
【訂正対象書類名】明細書
【訂正対象項目名】００１６
【訂正方法】変更
【訂正の内容】
【００１６】
先ず、図1を参照すると、本発明の原理による、一般に100で示されるSRAMデバイスの実施例の回路図が示されている。SRAM100は、SRAMのアレー110、ローの周辺回路120、カラムの周辺回路130及びアレーの低電圧制御回路140を含む。一般に、SRAMアレー110は、対応する多数のワードラインおよびビットラインを有するカラムとローのマトリックスに編成されたマルチメモリセルを有する。例えば、SRAMデバイスアレー110は、256のカラムと256のローのメモリセルを有する。しかし、説明を簡単にするために、SRAMのアレー110の第１、第２、及び第３のカラム112、114、116を有する単一のローのみが示されている。
【誤訳訂正８】
【訂正対象書類名】明細書
【訂正対象項目名】００２４
【訂正方法】変更
【訂正の内容】
【００２４】
更に、アレーの低電圧制御回路140は、増強された低動作電圧ＶESSを与えるために、他の要素、例えば、ROMまたは電圧レギュレータを用いることができる。また、アレーの低電圧制御回路140は、例えば、WRITE動作、READ動作、テストモード、またはプロセスコーナに基づいて、増強された低動作電圧ＶESSをSRAM110に選択的に与えるために、論理回路を有することもできる。この倫理回路は、これらの選択を行うためにフューズまたはトランジスタを用いることができる。論理回路は、アレーの低電圧制御回路140の選択を指示する関連するマイクロプロセッサである。
【誤訳訂正９】
【訂正対象書類名】明細書
【訂正対象項目名】００２９
【訂正方法】変更
【訂正の内容】
【００２９】
図２を参照すると、本発明の原理によって実行されるSRAMデバイス(一般に、200で示される)を動作する方法の実施例が示されている。SRAMデバイスは、大きさが変るSRAMを有する。例えば、SRAMデバイスアレーは、256のカラムと256のローのメモリセルを有する。SRAMデバイスは、１つより多いSRAMアレーを含むことができる集積回路(ＩＣ)に用いられる。一般に、SRAMアレーには、低動作電圧ＶSS及び高動作電圧ＶDDがそれぞれ与えられる。低動作電圧ＶSS及び高動作電圧ＶDDは、チップ供給電圧である。本方法200は、ステップ205においてSRAMデバイスを動作する要求で始まる。