【手続補正書】
【提出日】平成22年2月26日(2010.2.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
グループが、サンプル処理番号で１２８番毎にサンプルが３２個抽出されて形成されるグループであることを特徴とする請求項２記載のマッチドフィルタ。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
読み出すグループを特定する読み出しアドレスをデュアルポートＲＡＭに出力するアドレス生成回路を備え、
前記アドレス生成回路は、０から１２７のアドレスを８アドレス毎に抽出した１６個のアドレスから成る８個の読み出しアドレスパターンを記憶しており、
２５６kHzのクロックで８個の読み出しアドレスパターンを順次切り替えて選択すると共に、４MHzのクロックで前記選択された読み出しアドレスパターンに含まれる１６個のアドレスを先頭から順次出力することを特徴とする請求項５記載のマッチドフィルタ。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
読み出すグループを特定する読み出しアドレスをデュアルポートＲＡＭに出力するアドレス生成回路を備え、
前記アドレス生成回路は、０から１２７のアドレスを８アドレス毎に抽出した１６個のアドレスから成る８個の読み出しアドレスパターンに基づいて、前記各読み出しアドレスパターン毎に、前記パターンを構成する１６個のアドレスの配置を順次シフトさせて生成した１６通りの読み出しアドレスパターンを備えることにより、計１２８個の読み出しアドレスパターンを記憶しており、
２５６kHzのクロックで前記１２８個の読み出しアドレスパターンを順次切り替えて選択すると共に、４MHzのクロックで前記選択された読み出しアドレスパターンに含まれる１６個のアドレスを前記配列順に先頭から順次出力することを特徴とする請求項７記載のマッチドフィルタ。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、本発明は、５１２チップ８倍オーバーサンプリングのサンプルに基づいて相関値データを出力するマッチドフィルタであって、入力信号の同相成分と直交成分のそれぞれについて、読み出し時には、書き込まれたサンプルを、３２のサンプルから成る１２８のグループに分割して、グループ毎に一括して書き込み速度よりも高速で順次読み出すデュアルポートＲＡＭと、グループ毎に一括して読み出されたデータをサンプル毎に分割して、３２のサンプルを一斉に出力するビット分割部と、１２８個のグループの内の１６個のグループから順次入力された１６個のサンプルを１ブロックとして、各サンプルをそれぞれ対応する拡散コードで順次逆拡散して、逆拡散結果を積算して、ブロック毎の積算値を出力する３２個の逆拡散積算処理回路とを備え、同相成分の３２個の逆拡散積算処理回路の出力と、直交成分の３２個の逆拡散積算処理回路の出力から、ブロック毎の絶対値を算出する３２個の絶対値算出回路と、３２個の絶対値算出回路の出力を積算して相関値データを出力する積算部とを備えたことを特徴としている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、本発明は、上記マッチドフィルタにおいて、グループが、サンプル処理番号で１２８番毎にサンプルが３２個抽出されて形成されるグループであることを特徴としている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、本発明は、上記マッチドフィルタにおいて、読み出すグループを特定する読み出しアドレスをデュアルポートＲＡＭに出力するアドレス生成回路を備え、アドレス生成回路は、０から１２７のアドレスを８アドレス毎に抽出した１６個のアドレスから成る８個の読み出しアドレスパターンを記憶しており、２５６kHzのクロックで８個の読み出しアドレスパターンを順次切り替えて選択すると共に、４MHzのクロックで前記選択された読み出しアドレスパターンに含まれる１６個のアドレスを先頭から順次出力することを特徴としている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、本発明は、上記マッチドフィルタにおいて、読み出すグループを特定する読み出しアドレスをデュアルポートＲＡＭに出力するアドレス生成回路を備え、アドレス生成回路は、０から１２７のアドレスを８アドレス毎に抽出した１６個のアドレスから成る８個の読み出しアドレスパターンに基づいて、各読み出しアドレスパターン毎に、当該パターンを構成する１６個のアドレスの配置を順次シフトさせて生成した１６通りの読み出しアドレスパターンを備えることにより、計１２８個の読み出しアドレスパターンを記憶しており、２５６kHzのクロックで１２８個の読み出しアドレスパターンを順次切り替えて選択すると共に、４MHzのクロックで選択された読み出しアドレスパターンに含まれる１６個のアドレスを配列順に先頭から順次出力することを特徴としている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
また、本発明によれば、５１２チップ８倍オーバーサンプリングのサンプルに基づいて相関値データを出力するマッチドフィルタであって、入力信号の同相成分と直交成分のそれぞれについて、読み出し時には、書き込まれたサンプルを、３２のサンプルから成る１２８のグループに分割して、グループ毎に一括して書き込み速度よりも高速で順次読み出すデュアルポートＲＡＭと、グループ毎に一括して読み出されたデータをサンプル毎に分割して、３２のサンプルを一斉に出力するビット分割部と、１２８個のグループの内の１６個のグループから順次入力された１６個のサンプルを１ブロックとして、各サンプルをそれぞれ対応する拡散コードで順次逆拡散して、逆拡散結果を積算して、ブロック毎の積算値を出力する３２個の逆拡散積算処理回路とを備え、同相成分の３２個の逆拡散積算処理回路の出力と、直交成分の３２個の逆拡散積算処理回路の出力から、ブロック毎の絶対値を算出する３２個の絶対値算出回路と、３２個の絶対値算出回路の出力を積算して相関値データを出力する積算部とを備えたマッチドフィルタとしているので、逆拡散処理用乗算器及び積算処理用加算器がブロックの数だけで済み、乗算器及び加算器の数を１６分の１にすることができ、回路規模を大幅に縮小することができる効果がある。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
また、本発明によれば、上記マッチドフィルタにおいて、１ビット５１２チップ分の４０９６個のサンプルが全てデュアルポートＲＡＭに書き込まれた後で、読み出しを開始するマッチドフィルタとして、読み出すグループを特定する読み出しアドレスをデュアルポートＲＡＭに出力するアドレス生成回路を備え、アドレス生成回路は、０から１２７のアドレスを８アドレス毎に抽出した１６個のアドレスから成る８個の読み出しアドレスパターンを記憶しており、２５６kHzのクロックで８個の読み出しアドレスパターンを順次切り替えて選択すると共に、４MHzのクロックで前記選択された読み出しアドレスパターンに含まれる１６個のアドレスを先頭から順次出力するマッチドフィルタとしているので、２５６kHzの８クロックで、デュアルポートＲＡＭに書き込まれた４０９６個の全てのサンプルを読み出すことができ、処理を迅速に行うことができる効果がある。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
また、本発明によれば、上記マッチドフィルタにおいて、読み出すグループを特定する読み出しアドレスをデュアルポートＲＡＭに出力するアドレス生成回路を備え、アドレス生成回路は、０から１２７のアドレスを８アドレス毎に抽出した１６個のアドレスから成る８個の読み出しアドレスパターンに基づいて、各読み出しアドレスパターン毎に、当該パターンを構成する１６個のアドレスの配置を順次シフトさせて生成した１６通りの読み出しアドレスパターンを備えることにより、計１２８個の読み出しアドレスパターンを記憶しており、２５６kHzのクロックで１２８個の読み出しアドレスパターンを順次切り替えて選択すると共に、４MHzのクロックで選択された読み出しアドレスパターンに含まれる１６個のアドレスを配列順に先頭から順次出力するマッチドフィルタとしているので、書き込みを中断することなく読み出しを並行して行って処理を一層迅速に行うことができると共に、中断による本来の受信データの相関値検出を取り逃すことなく、安定した受信処理ができる効果がある。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
例えば、図７の例では、最初の１クロックでは、読み出しアドレス「０」が指定され、図６に示した読み出しアドレス「０」に格納されているサンプルを一斉に読み出す。この時読み出される処理サンプル番号は、図７の左端の列に示されており、サンプル「０」「１２８」「２５６」「３８４」…「３９６８」の３２個である。本マッチドフィルタでは、便宜上１つの読み出しアドレスによって読み出される３２個のサンプルの集合を「グループ」と称する。各グループは、処理サンプル番号で１２８番毎にサンプルを抽出した集合となっている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
［実施の形態の効果］
本発明の実施の形態に係るマッチドフィルタによれば、５１２チップ８倍オーバーサンプルの場合、サンプルホールド回路として、１２８×２５６bitのサイズのメモリを備えたデュアルポートＲＡＭ１２，２２を用いて、書き込み時には１ビット分のサンプルを２５６kHz×４０９６クロックで記憶し、４０９６サンプルを全て記憶すると読み出しに移行して、４MHzのクロックで、サンプル番号の１２８番毎に３２個のサンプルを１つのグループとしてまとめて順次読み出して、bit分割部３ａ及び３ｂが各グループから１サンプルずつを抽出して、４MHzで３２個の逆拡散積算処理回路４０，５０に出力し、逆拡散積算処理回路４０，５０が、与えられた拡散コードを用いてサンプル毎に逆拡散してブロック毎の逆拡散結果を積算し、１６サンプルで１ブロックとして２５６kHz毎に１６サンプル分の積算値を出力し、絶対値算出回路６がＩ信号、Ｑ信号の積算値に基づいて３２個のブロック毎の絶対値を算出し、積算部８が、ブロック毎の絶対値を積算して相関値データを出力するマッチドフィルタとしているので、ブロック毎に逆拡散及び積算を行うことにより、乗算器及び加算器を１／１６の数にすることができ、回路規模を縮小することができる効果がある。