(57)【要約】【課題】回路図から容易に、回路図における回路素子の位置関係をそのまま反映した電子回路を作成することができ、その結果、回路の動作原理の理解や考察がし易くなり、作成後の変更も容易に行うことができるブレッドボードを提供する。【解決手段】ブレッドボードの構成要素であるセルＣＬ内において、端子を保持する穴Ｈが複数個ならんでいるものを一接続ラインとして、トランジスタの３端子をそれぞれ接続するための３つの接続ラインＬ１，Ｌ２，Ｌ３を、当該トランジスタ５の回路図記号上の３端子（Ｂ，Ｃ，Ｅ）と近似した形態で配置し、このようなセルＣＬをマトリックス状に配置する。【選択図】      図３
2005011900.tif 000002
【特許請求の範囲】
【請求項１】
回路素子の端子が差し込まれるとこれを保持する穴が電気的に相互に接続された状態で複数個並んでいるものを一接続ラインとして、当該接続ラインが多数配置されたブレッドボードであって、
トランジスタの３端子をそれぞれ接続するための３つの接続ラインが、当該トランジスタの回路図記号上の３端子と近似した形態で配置されていることを特徴とするブレッドボード。
【請求項２】
前記形態で配置された３つの接続ラインを含む領域を１セルとして、これをマトリックス状に配置して成る請求項１記載のブレッドボード。
【請求項３】
前記形態で配置された３つの接続ラインにはそれぞれ異なる着色が施されている請求項１記載のブレッドボード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、主として電子回路の試作に用いられる半田付け不要のブレッドボードに関する。
【０００２】
【従来の技術】
電子回路を試作するための基板としては、ブレッドボードが一般的に使用されている（例えば、非特許文献１参照。）。かかるブレッドボードの表面には、回路素子の端子を容易に抜き差しすることができ、かつ、差し込むだけで端子を保持する穴（コネクタ内蔵）が縦横に所定ピッチで多数形成されている。また、例えば横方向に１ラインを形成する５個の穴ごとに、ボード裏面又は内部で各穴が相互に電気的に接続されている。従って、複数の端子を当該５個の穴のいずれかに差し込むと、それらは相互に接続される。すなわち、半田付け不要で、電子回路を作成することができる。
【０００３】
図８は、簡単な電子回路の一例（スイッチＳ１の切替から一定時間発光ダイオード（ＬＥＤ）が点灯する回路）を示す回路図である。また、図９は、図８におけるトランジスタＱ１，Ｑ２、抵抗Ｒ１，Ｒ２，Ｒ３、及び電解コンデンサＣ１についての、ブレッドボード１０上への実体配線図である。このような実体配線図通りに回路素子やリード線を装着することにより、初心者でも回路図と一致した電子回路を作成することができる。
【０００４】
【非特許文献１】
ＳＰＥＣＴＲＵＭ電子工作、ブレッドボードの使い方ノウハウ、［平成１５年６月１６日検索］、インターネット＜ＵＲＬ：  ｈｔｔｐ：／／ｓｐｅａｎａ−１．ｈｐ．ｉｎｆｏｓｅｅｋ．ｃｏ．ｊｐ／ｂｒｅａｄｂｏａｒｄ／ｂｒｅａｄｂｏａｒｄ．ｈｔｍ＞
【０００５】
【発明が解決しようとする課題】
しかしながら、図９の実体配線図に示す各回路素子の位置は、図８の回路図上の位置とは全く異なっている。すなわち、図９において、トランジスタＱ１，Ｑ２の配置は回路図と左右が逆であり、抵抗Ｒ１，Ｒ２，Ｒ３の配置も回路図とは位置的に対応していない。かかる見かけ上の非対応が生じるのは、回路図から実体配線図を作成するとき、接続点から回路図を見て、相互に接続されるべき各端子を横方向の同一ライン上に集める、という空間的な「変換」が行われているからである。
【０００６】
上記のような変換は、３端子を有するトランジスタの存在によって複雑なものとなるので、熟練者でも困難を伴い、まして初心者では極めて困難である。そのため、比較的簡単な電子回路についても、初心者が回路図を基にしてブレッドボード上に回路を組むことは困難であり、電子回路の学習や実験・研究の重大な障害になっている。
一方、電子回路作成後、例えば抵抗の抵抗値やコンデンサの容量を変えて動作確認をしたい場合や、回路の一部を変更したい場合等、回路の動作原理の考察や、学習・研究に不可欠の設計変更を行う際、ブレッドボードに実装された素子が回路図上のどれに相当するかを理解しなければならない。しかし、配線をたどって調べるのは面倒であり、回路素子数が増大すれば困難な作業となる。そのため、回路の解析のための思考を試みる意欲すら削がれる結果をも生じる。
【０００７】
上記のような従来の問題点に鑑み、本発明は、回路素子の位置が回路図通りに対応している電子回路を容易に作成することができ、その結果、回路の動作原理の認識や作成後の回路素子等の変更も容易に行うことができるブレッドボードを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、回路素子の端子が差し込まれるとこれを保持する穴が電気的に相互に接続された状態で複数個並んでいるものを一接続ラインとして、当該接続ラインが多数配置されたブレッドボードであって、トランジスタの３端子をそれぞれ接続するための３つの接続ラインが、当該トランジスタの回路図記号上の３端子と近似した形態で配置されていることを特徴としている。
上記のように構成されたブレッドボードでは、トランジスタを実装したとき、３つの接続ラインが、当該トランジスタの回路図記号上の３端子と近似した形態で存在している。従って、回路図記号上のトランジスタの３端子が接続されている接続ラインが一目瞭然となり、トランジスタ及びその周辺の素子の位置が回路図に対応した電子回路を、実体配線図を要することなく容易に作成することができる。また、このようにして実際に作成された電子回路は、トランジスタ及びその周辺の回路素子の位置が回路図に対応しているので、回路の動作原理の理解や考察もし易く、作成後の設計変更も極めて容易に行うことができる。
【０００９】
また、前記形態で配置された３つの接続ラインを含む領域を１セルとして、これをマトリックス状に配置して成るブレッドボードとしてもよい。
この場合、セル内の各接続ライン間に、端子（足）を自在に調節できる抵抗やコンデンサ等の回路素子を取り付けることができるとともに、セル間にはこのような回路素子を縦横自在に取り付けることができる。従って、主として縦横のラインを基調として作成される回路図の形態を、ほとんどそのままブレッドボード上に実際の電子回路として構成することができる。
【００１０】
また、前記形態で配置された３つの接続ラインにはそれぞれ異なる着色が施されていてもよい。
この場合、各穴がどの接続ラインに属するかの視認性を高め、端子接続の誤りを防止することができる。
【００１１】
【発明の実施の形態】
図１は、本発明の一実施形態によるブレッドボード１の平面図である。当該ブレッドボード１は矩形であり、従来のブレッドボードと同様の厚さを有する。ブレッドボード１内には、基本パターンである矩形のセルＣＬがマトリックス状に例えば５行５列配置された、回路素子の実装エリアＡが存在している。セルＣＬは、全体を考える際の仮想的な領域の要素であり、物理的に他と分離されているのではない。但し、碁盤の目状の縦横の線は、視覚的に各セルＣＬを見やすくするため、実際に着色表示等することが好ましい。
【００１２】
上記各セルＣＬには多数の穴Ｈが、全体として図示の形態を構成するように設けられている。この穴Ｈとは、単なる物理的な穴を意味するのではなく、従来のブレッドボードに設けられているものと同じ機能を有する雌のコネクタとしての穴を意味している。すなわち、内部にコネクタ（図示せず。）を備えた穴Ｈは、回路素子の端子を抜き差し可能とする機能、及び、差し込まれた端子を保持する機能を有する。
【００１３】
図２は、１セルＣＬの拡大図であり、（ａ）は平面図、（ｂ）は裏面図である。（ａ）において、横方向に所定ピッチＰ１で並ぶ複数個（本例では４個）の穴Ｈは、セルＣＬの裏面に形成された導電性のパターン２によって相互に電気的に接続され、一つの接続ラインＬ１を構成している。また、接続ラインＬ１に対して６０度の角度で斜め上方向に所定ピッチＰ２で並ぶ複数個（本例では４個）の穴Ｈは、セルＣＬの裏面に形成された導電性のパターン３によって相互に電気的に接続され、一つの接続ラインＬ２を構成している。さらに、接続ラインＬ１に対して、接続ラインＬ２とは反対側へ６０度の角度で斜め下方向に所定ピッチＰ３で並ぶ複数個（本例では４個）の穴Ｈは、セルＣＬの裏面に形成された導電性のパターン４によって相互に電気的に接続され、一つの接続ラインＬ３を構成している。
【００１４】
上記各接続ラインＬ１，Ｌ２，Ｌ３は、表面側において、４つの穴Ｈを結ぶように、直線状の互いに異なる着色（例えば緑、赤、青）が施される。これにより、各穴Ｈがどの接続ラインに属するかの視認性を高め、端子接続の誤りを防止することができる。
なお、本例では裏面のパターン２，３，４によって各接続ラインＬ１，Ｌ２，Ｌ３の穴間の電気的接続（短絡）がなされているが、このような短絡手段はセルＣＬの内部に設けられる場合もある。
【００１５】
上記各接続ラインＬ１，Ｌ２，Ｌ３のセル中央寄りの端部にあってセルＣＬの中央付近で横方向へ直線状に並ぶ３つの穴Ｈについては、（ａ）に示す横方向のピッチＰ０が２．５４ｍｍであり、これは、トランジスタの３端子（ベース、コレクタ、エミッタ）のピッチと一致している。また、各接続ラインＬ１，Ｌ２，Ｌ３は、当該３つの穴Ｈを始点として、互いに交差することなく異なる方向へ延びている。すなわち、各接続ラインＬ１，Ｌ２，Ｌ３は相互に絶縁され、全体として一定の形態（Ｙの字を横にしたような形態）を構成している。各接続ラインＬ１，Ｌ２，Ｌ３における穴間のピッチＰ１，Ｐ２，Ｐ３は、上記ピッチＰ０と同一であってもよいし、同一でなくてもよい。また、穴Ｈの数は、必要により増減することができる。
【００１６】
図３の（ａ）及び（ｂ）はそれぞれ、上記のように構成されたセルＣＬに、トランジスタ５を差し込んだ状態を示す平面図及び側面図である。（ｃ）は、このトランジスタ５の回路図記号である。（ａ）及び（ｂ）に示すように、トランジスタ５のベースＢ、コレクタＣ及びエミッタＥは、それぞれ、接続ラインＬ１の右端の穴Ｈ、接続ラインＬ２の下端の穴Ｈ及び接続ラインＬ３の上端の穴Ｈに挿入される。
【００１７】
ここで、（ａ）に示す実装状態と、（ｃ）の回路図記号とを対比すると明らかなように、３つの接続ラインＬ１，Ｌ２，Ｌ３は、回路図記号上のベース、コレクタ、エミッタにそれぞれ近似した形態で配置されている。従って、（ａ）の状態を見れば、接続ラインＬ１がベースに、接続ラインＬ２がコレクタに、接続ラインＬ３がエミッタに、それぞれ接続されていることが一目瞭然であり、トランジスタ５に接続される周辺の回路素子の一端をどの穴Ｈに差し込めばよいかを、容易に認識することができる。これにより、トランジスタ５及びその周辺の電子回路を、実体配線図を要することなく容易に作成することができる。また、このようにして実際に作成された電子回路は、トランジスタ及びその周辺の回路素子の位置が回路図に対応しているので、回路の動作原理の理解や考察もし易く、作成後の設計変更も極めて容易に行うことができる。
【００１８】
一方、上記セルＣＬ内の各接続ラインＬ１，Ｌ２，Ｌ３相互間は絶縁されており、各接続ライン間に、端子（足）を自在に調節できる抵抗やコンデンサ等の回路素子を取り付けることができる。また、ブレッドボード１に多数のセルＣＬがマトリックス状に配置されていることによって、セル間にはこのような回路素子を縦横自在に取り付けることができる。従って、主として縦横のラインを基調として作成される回路図の形態を、ほとんどそのままブレッドボード１上に実際の電子回路として構成することができる。
【００１９】
図４は、図８に示す電子回路のＸ部をブレッドボード１上に実装した状態を示す平面図である。このような実体配線は、実体配線図なしで、回路図から直接、構成することができる。ここで、便宜上各セルＣＬの符号を、図示のようにＣＬ１１，ＣＬ１２，ＣＬ１３及びＣＬ２１，ＣＬ２２，ＣＬ２３とすると、トランジスタＱ１及びＱ２はそれぞれ、前述の要領でセルＣＬ２２及びＣＬ２３に取り付けられる。トランジスタＱ１のベースに接続される抵抗Ｒ１は、セルＣＬ２１の接続ラインＬ１と、セルＣＬ２２の接続ラインＬ１との間に、取り付けられる。トランジスタＱ１のコレクタに接続される抵抗Ｒ２は、セルＣＬ２２の接続ラインＬ２と、セルＣＬ１２の接続ラインＬ２との間に、取り付けられる。また、トランジスタＱ２のコレクタに接続される抵抗Ｒ３は、セルＣＬ２３の接続ラインＬ２と、セルＣＬ１３の接続ラインＬ２との間に、取り付けられる。電解コンデンサＣ１は、セルＣＬ２１の接続ラインＬ１とＬ３との間に取り付けられる。発光ダイオード（ＬＥＤ）は、セルＣＬ２３の接続ラインＬ２とＬ３との間に取り付けられる。
【００２０】
一方、トランジスタＱ１のコレクタとトランジスタＱ２のベースとを結ぶリード線Ｗ１は、セルＣＬ２２の接続ラインＬ２と、セルＣＬ２３の接続ラインＬ１との間に取り付けられる。抵抗Ｒ２及びＲ３の上端側を結ぶリード線Ｗ２は、セルＣＬ１２の接続ラインＬ２と、セルＣＬ１３の接続ラインＬ２との間に取り付けられる。さらに、セルＣＬ１２の接続ラインＬ２からリード線Ｗ３が、スイッチＳ１（図８）に接続される。また、接地側の電路を形成するリード線Ｗ４及びＷ５はそれぞれ、セルＣＬ２１の接続ラインＬ３とセルＣＬ２２の接続ラインＬ３との間、及び、セルＣＬ２２の接続ラインＬ３とセルＣＬ２３の接続ラインＬ３との間に取り付けられる。さらに、セルＣＬ２３の接続ラインＬ３からリード線Ｗ６が、電源Ｐｓ（図８）のマイナス側に接続される。また、セルＣＬ２１の接続ラインＬ１からリード線Ｗ７が、スイッチＳ１（図８）に接続される。
【００２１】
このようにして、図８の回路図をほとんどそのまま具現化した形態の電子回路を、実体配線図を要することなく容易に作成することができる。また、このようにして実際に作成された電子回路は、回路素子の位置が回路図にすべて対応しているので、回路の動作原理の理解や考察もし易く、作成後の設計変更も極めて容易に行うことができる。
【００２２】
なお、上記実施形態のブレッドボード１はトランジスタを使用する回路の作成に好適であるが、さらにＩＣ等を併用するブレッドボードとして、図５に示すように、上記ブレッドボード１と従来のブレッドボード１０とを合体させて、１枚の複合型ブレッドボードにしてもよい。この場合、トランジスタ及びその周辺の回路素子は上部のブレッドボード１に実装し、ＩＣ等は下部のブレッドボード１０に実装することができる。但し、トランジスタと似た形の、端子が一列に並んでいるタイプのオペアンプは、上記実施形態のブレッドボード１上に実装することも可能である。
【００２３】
また、上記ブレッドボード１はセルＣＬがすべて同一のものであるが、例えば図６の（ａ）に示すように隣接する２列のセルＣＬにおける接続ラインＬ１，Ｌ２，Ｌ３を左右対称にすれば、（ｂ）に示すようなミラー状に接続された２つのトランジスタＱ１，Ｑ２を含む電子回路に好適なブレッドボードを提供することができる。同様に、（ｃ）に示すように（ａ）とは左右逆の形で対称なセルＣＬを設けることにより、（ｄ）に示すような、ベースを互いに接続した２つのトランジスタＱ１，Ｑ２を含む電子回路に好適なブレッドボードを提供することができる。
【００２４】
また、ＦＥＴ（電界効果トランジスタ）の場合には、図７の（ｂ）に示す回路図記号を考慮して、これに形態を近似させるべく、（ａ）に示すように接続ラインＬ２，Ｌ３を接続ラインＬ１と直交させつつ上下に延ばしてもよい。なお、ＦＥＴの３端子は主としてゲートＧ、ソースＳ、ドレインＤの順に並んでいるので、ゲートＧを接続ラインＬ１に、ソースＳを接続ラインＬ３に、ドレインＤを接続ラインＬ２に、それぞれ接続する。
【００２５】
【発明の効果】
以上のように構成された本発明のブレッドボードによれば、トランジスタを実装したとき、３つの接続ラインが、当該トランジスタの回路図記号上の３端子と近似した形態で存在しているので、回路図記号上のトランジスタの３端子が接続されている接続ラインが一目瞭然となり、トランジスタ及びその周辺の電子回路を、実体配線図を要することなく容易に作成することができる。また、このようにして実際に作成された電子回路は、トランジスタ及びその周辺の回路素子の位置が回路図に対応しているので、回路の動作原理の理解や考察もし易く、作成後の設計変更も極めて容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるブレッドボードの平面図である。
【図２】図１に示すブレッドボードにおけるセルの拡大図であり、（ａ）は平面図、（ｂ）は裏面図である。
【図３】（ａ）及び（ｂ）はそれぞれ、図２に示すセルに、トランジスタを差し込んだ状態を示す平面図及び側面図である。（ｃ）は、このトランジスタの回路図記号である。
【図４】図８に示す電子回路のＸ部を、図１に示すブレッドボード上に実装した状態を示す平面図である。
【図５】図１のブレッドボードと従来のブレッドボードとを合体させて１枚の複合型ブレッドボードにしたものを示す平面図である。
【図６】隣接するセル内の接続ラインを左右対称に配置した２つの例と、それらに適した電子回路の例を示す図である。
【図７】接続ラインの配置を、ＦＥＴの回路図記号に近似した形態とした一例を示す図である。
【図８】トランジスタを用いた電子回路の一例である。
【図９】従来のブレッドボードに対する実体配線図の一部を示す図である。
【符号の説明】
１    ブレッドボード
５    トランジスタ
６    ＦＥＴ
ＣＬ  セル
Ｈ    穴
Ｌ１，Ｌ２，Ｌ３    接続ライン
【図１】
2005011900.tif 000003
【図２】
2005011900.tif 000004
【図３】
2005011900.tif 000005
【図４】
2005011900.tif 000006
【図５】
2005011900.tif 000007
【図６】
2005011900.tif 000008
【図７】
2005011900.tif 000009
【図８】
2005011900.tif 000010
【図９】
2005011900.tif 000011