【手続補正書】
【提出日】平成22年9月13日(2010.9.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体素子が搭載される半導体素子搭載用パッドと、前記半導体素子搭載用パッドが設けられる絶縁層と、前記半導体素子が搭載される半導体素子搭載領域とを有する配線基板本体と、
前記半導体素子搭載用パッドが形成された側の前記絶縁層の面に接着され、前記半導体素子搭載領域を露出する半導体素子搭載用貫通部を有するスティフナーと、を備えた配線基板であって、
前記スティフナーに前記半導体素子搭載領域よりも外側に位置する部分の前記絶縁層の面を露出する貫通部が設けられ、
前記貫通部は、前記スティフナーの前記配線基板本体の各辺に対応する部分ごとに、複数設けられ、かつ、
前記貫通部の平面視における形状は、長方形において短辺が略半円となる形状であり、前記形状の長辺は、前記半導体素子搭載領域の１つの辺と対向するように設けられることを特徴とする配線基板。
【請求項２】
前記配線基板本体は、前記絶縁層に設けられ、電子部品が搭載される電子部品搭載用パッドを有し、
前記スティフナーに、前記電子部品が搭載される領域に対応する部分の前記絶縁層の面を露出する電子部品搭載用貫通部を設けたことを特徴とする請求項１記載の配線基板。
【請求項３】
前記貫通部と前記電子部品搭載用貫通部とを一体的に構成したことを特徴とする請求項２記載の配線基板。
【請求項４】
半導体素子が搭載される半導体素子搭載用パッドと、前記半導体素子搭載用パッドが設けられる絶縁層と、前記半導体素子が搭載される半導体素子搭載領域とを有する配線基板本体と、
前記半導体素子搭載用パッドが形成された側の前記絶縁層の面に接着され、前記半導体素子搭載領域を露出する半導体素子搭載用貫通部を有するスティフナーと、を備えた配線基板であって、
前記スティフナーの外周部に、前記半導体素子搭載領域よりも外側に位置する部分の前記絶縁層の面を露出する切り欠き部を設けたことを特徴とする配線基板。
【請求項５】
前記配線基板本体は、前記絶縁層に設けられ、電子部品が搭載される電子部品搭載用パッドを有し、
前記スティフナーに、前記電子部品が搭載される領域に対応する部分の前記絶縁層の面を露出する電子部品搭載用貫通部を設けたことを特徴とする請求項４記載の配線基板。
【請求項６】
前記切り欠き部と前記電子部品搭載用貫通部とを一体的に構成したことを特徴とする請求項５記載の配線基板。
【請求項７】
前記半導体素子搭載用貫通部は、前記半導体素子を収容する収容部と、前記収容部の側壁に対応する部分のスティフナーに設けられ、前記絶縁層の面を露出する他の切り欠き部とを有することを特徴とする請求項１ないし６のうち、いずれか一項記載の配線基板。
【請求項８】
半導体素子が搭載される半導体素子搭載用パッドと、前記半導体素子搭載用パッドが設けられる絶縁層と、前記半導体素子が搭載される半導体素子搭載領域とを有する配線基板本体と、
前記半導体素子搭載用パッドが形成された側の前記絶縁層の面に接着され、前記半導体素子搭載領域を露出する半導体素子搭載用貫通部を有するスティフナーと、を備えた配線基板の製造方法であって、
複数の前記配線基板本体が隣接するように配置され、前記複数の配線基板本体が一体的に構成された基板を形成する基板形成工程と、
前記半導体素子搭載領域に対応する部分の前記基板を露出する前記半導体素子搭載用貫通部と、前記半導体素子搭載領域よりも外側に位置する部分の前記絶縁層の面を露出する貫通部とを備え、複数の前記スティフナーの母材となるスティフナー母材を形成するスティフナー母材形成工程と、
接着剤により、前記基板に設けられた前記絶縁層の面に前記スティフナー母材を接着する接着工程と、
前記接着工程後に、前記基板及び前記スティフナー母材を切断して、前記複数の配線基板本体及び前記複数のスティフナーを個片化する切断工程と、を含むことを特徴とする配線基板の製造方法。
【請求項９】
前記貫通部は、前記配線基板本体の外周部に対応する部分の前記絶縁層の面から隣り合う他の前記配線基板本体の外周部に対応する部分の前記絶縁層の面に亘る領域の前記絶縁層の面を露出するように形成することを特徴とする請求項８記載の配線基板の製造方法。
【請求項１０】
前記スティフナー母材形成工程では、前記半導体素子搭載用貫通部及び前記貫通部を同時に形成することを特徴とする請求項８又は９に記載の配線基板の製造方法。
【請求項１１】
前記基板は、前記絶縁層に設けられ、電子部品が搭載される電子部品搭載用パッドを有し、
前記スティフナー母材は、前記電子部品搭載用パッドが形成される領域に対応する部分の前記絶縁層の面を露出する電子部品搭載用貫通部を備え、
前記スティフナー母材形成工程では、前記電子部品搭載用貫通部と前記半導体素子搭載用貫通部及び前記貫通部とを同時に形成することを特徴とする請求項８又は９記載の配線基板の製造方法。
【請求項１２】
前記接着工程の前に、前記電子部品を前記電子部品搭載用パッドに搭載する電子部品搭載工程を設けたことを特徴とする請求項１１記載の配線基板の製造方法。
【請求項１３】
絶縁層と、該絶縁層上に設けられた、半導体素子が搭載される半導体素子搭載用パッドと、前記半導体素子が搭載される半導体素子搭載領域よりも外側に形成された、電子部品が搭載される電子部品搭載用パッドとを有する配線基板本体と、
前記半導体素子搭載用パッドが形成された側の前記絶縁層の面に接着され、前記半導体素子搭載領域を露出する半導体素子搭載用貫通部と前記電子部品搭載用パッドを露出する電子部品搭載用貫通部とを有するスティフナーと、を備えた配線基板の製造方法であって、
前記電子部品搭載用パッドに前記電子部品を搭載する電子部品搭載工程と、
該電子部品搭載工程の後に、接着剤を介して前記スティフナーを前記半導体素子搭載用パッドが形成された側の前記絶縁層の面に密着させて、余分な接着剤を前記電子部品搭載用貫通部内にはみ出させる接着工程と、を含むことを特徴とする配線基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明の一観点によれば、半導体素子が搭載される半導体素子搭載用パッドと、前記半導体素子搭載用パッドが設けられる絶縁層と、前記半導体素子が搭載される半導体素子搭載領域とを有する配線基板本体と、前記半導体素子搭載用パッドが形成された側の前記絶縁層の面に接着され、前記半導体素子搭載領域を露出する半導体素子搭載用貫通部を有するスティフナーと、を備えた配線基板であって、前記スティフナーに前記半導体素子搭載領域よりも外側に位置する部分の前記絶縁層の面を露出する貫通部が設けられ、前記貫通部は、前記スティフナーの前記配線基板本体の各辺に対応する部分ごとに、複数設けられ、かつ、前記貫通部の平面視における形状は、長方形において短辺が略半円となる形状であり、前記形状の長辺は、前記半導体素子搭載領域の１つの辺と対向するように設けられることを特徴とする配線基板が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本発明によれば、半導体素子搭載用パッドが形成された側の絶縁層の面に接着されるスティフナーの外周部に半導体素子搭載領域よりも外側に位置する部分の絶縁層の面を露出する貫通部を設けることにより、スティフナーと絶縁層とを接着する際に用いられる接着剤のうち、余分な接着剤を貫通部に露出された部分の絶縁層の面にはみ出させ、半導体素子搭載領域に対応する部分の絶縁層の面にはみ出る余分な接着剤の量を少なくして、半導体素子搭載領域に対応する部分の絶縁層の面にはみ出る余分な接着剤の高さを低くすることが可能となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明の他の観点によれば、半導体素子が搭載される半導体素子搭載用パッドと、前記半導体素子搭載用パッドが設けられる絶縁層と、前記半導体素子が搭載される半導体素子搭載領域とを有する配線基板本体と、前記半導体素子搭載用パッドが形成された側の前記絶縁層の面に接着され、前記半導体素子搭載領域を露出する半導体素子搭載用貫通部を有するスティフナーと、を備えた配線基板であって、前記スティフナーの外周部に前記半導体素子搭載領域よりも外側に位置する部分の前記絶縁層の面を露出する切り欠き部を設けたことを特徴とする配線基板が提供される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
本発明によれば、半導体素子搭載用パッドが形成された側の絶縁層の面に接着されるスティフナーに半導体素子搭載領域よりも外側に位置する部分の絶縁層の面を露出する切り欠き部を設けることにより、スティフナーと絶縁層とを接着する際に用いられる接着剤のうち、余分な接着剤を切り欠き部に露出された部分の絶縁層の面にはみ出させ、半導体素子搭載領域に対応する部分の絶縁層の面にはみ出る余分な接着剤の量を少なくして、半導体素子搭載領域に対応する部分の絶縁層の面にはみ出る余分な接着剤の高さを低くすることが可能となる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
これにより、切断工程において、貫通部を通過するようにスティフナー母材が切断されるため、切断工程に要する時間を従来よりも短縮することが可能となるので、配線基板の生産性を向上させることができる。また、スティフナー母材を切断する際に使用する切断用工具（例えば、ダイサーやスライサー等）の磨耗量を少なくすることが可能となるため、配線基板の製造コストを低減することができる。
本発明のその他の観点によれば、絶縁層と、該絶縁層上に設けられた、半導体素子が搭載される半導体素子搭載用パッドと、前記半導体素子が搭載される半導体素子搭載領域よりも外側に形成された、電子部品が搭載される電子部品搭載用パッドとを有する配線基板本体と、前記半導体素子搭載用パッドが形成された側の前記絶縁層の面に接着され、前記半導体素子搭載領域を露出する半導体素子搭載用貫通部と前記電子部品搭載用パッドを露出する電子部品搭載用貫通部とを有するスティフナーと、を備えた配線基板の製造方法であって、前記電子部品搭載用パッドに前記電子部品を搭載する電子部品搭載工程と、該電子部品搭載工程の後に、接着剤を介して前記スティフナーを前記半導体素子搭載用パッドが形成された側の前記絶縁層の面に密着させて、余分な接着剤を前記電子部品搭載用貫通部内にはみ出させる接着工程と、を含むことを特徴とする配線基板の製造方法が提供される。