【手続補正書】
【提出日】平成22年9月15日(2010.9.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体記憶装置におけるセンスアンプを制御するセンスアンプ制御回路であって、
前記センスアンプは、互いに異なる増幅動作を行う第１の増幅手段と第２の増幅手段とを、段階的に増幅動作させることによって、メモリセルに接続しているビット線対の差電位を増幅するセンスアンプであり、
前記センスアンプ制御回路は、
少なくとも前記第１の増幅手段の動作初期段階で前記第２の増幅手段に動作を開始させ、所定の時間が経過すると、前記第２の増幅手段の動作を停止させる第１の手段を有し、
前記第１の増幅手段及び前記第２の増幅手段は、共通に前記ビット線対に接続されている、
ことを特徴とするセンスアンプ制御回路。
【請求項２】
請求項１に記載のセンスアンプ制御回路であって、
更に、第２の手段を有し、
前記第２の手段は、前記第１の増幅手段が増幅動作を行っている間に、前記第１の増幅手段の動作の開始とは独立に、前記第２の増幅手段の動作を開始させる、
ことを特徴とするセンスアンプ制御回路。
【請求項３】
請求項２に記載のセンスアンプ制御回路であって、
前記第２の手段は、所定の信号が示す活性時間に応じて前記第２の増幅手段の動作を開始及び停止させるものであり、
前記所定の信号が所定の非活性時間を含めて繰り返し供給される場合でも、第２の増幅手段を停止することなく継続的に動作させる
ことを特徴とするセンスアンプ制御回路。
【請求項４】
請求項２に記載のセンスアンプ制御回路であって、
前記第２の手段は、前記所定の信号に応じて前記第２の増幅手段の動作を開始または停止させるものであり、前記第１の増幅手段が増幅動作の実行を停止している場合、前記所定の信号の指示に関わらず前記第２の増幅手段の動作を開始させない、
ことを特徴とするセンスアンプ制御回路。
【請求項５】
請求項１から請求項４のいずれか一項に記載のセンスアンプ制御回路であって、
前記第１の増幅手段は、前記ビット線対に接続された相補トランジスタからなるフリップフロップであり、
前記第２の増幅手段は、少なくともたすきがけ接続された１対のトランジスタと、前記第２の手段による制御に応じて前記１対のトランジスタを動作させるトランジスタとを含む、
ことを特徴とするセンスアンプ制御回路。
【請求項６】
請求項１から請求項５のいずれか一項に記載のセンスアンプ制御回路であって、
前記第２の増幅手段は、
前記第１の増幅手段が動作を開始する前に動作を開始し、
前記第１の増幅手段が動作を開始し、前記第１の増幅手段が増幅動作している間に、動作を停止する、
ことを特徴とするセンスアンプ制御回路。
【請求項７】
請求項１から請求項６のいずれか一項に記載のセンスアンプ制御回路であって、
前記第２の増幅手段が有するトランジスタの閾値電圧は、前記第１の増幅手段が有するトランジスタの閾値電圧よりも低い、
ことを特徴とするセンスアンプ制御回路。
【請求項８】
請求項５に記載のセンスアンプ制御回路であって、
前記１対のトランジスタは、前記相補トランジスタのフリップフロップに含まれるトランジスタよりも低い閾値電圧を有する、
ことを特徴とするセンスアンプ制御回路。
【請求項９】
請求項５または請求項８に記載のセンスアンプ制御回路であって、
前記１対のトランジスタは、Ｎ型電界効果トランジスタで構成されている
ことを特徴とするセンスアンプ制御回路。
【請求項１０】
半導体記憶装置におけるセンスアンプを制御するセンスアンプ制御回路であって、
前記センスアンプは、互いに異なる増幅動作を行う第１の増幅手段と第２の増幅手段を、段階的に増幅動作させることによって、メモリセルに接続している前記ビット線対の差電位を増幅するセンスアンプであり、
前記センスアンプ制御回路は、
前記第２の増幅手段に対して、少なくとも前記第１の増幅手段の動作初期段階で動作を開始させ、所定の時間が経過すると動作を停止させる第１の手段と、
前記第１の増幅手段が増幅動作の間に、前記第１の増幅手段の動作の開始とは独立に、前記第２の増幅手段の動作を開始させる第２の手段と
を有し、
前記第１の増幅手段は、
前記ビット線対に接続された相補トランジスタのフリップフロップであり、
前記第２の増幅手段は、
たすきがけ接続された１対のトランジスタと、前記第２の手段による制御に応じて前記１対のトランジスタを前記ビット線対に接続又は非接続するトランジスタとを有し、
前記たすきがけ接続された１対のトランジスタは、第１トランジスタ及び第２トランジスタを有し、
前記１対のトランジスタを前記ビット線対に接続又は非接続する前記トランジスタは、第３トランジスタ及び第４トランジスタを有し、
前記第１トランジスタ及び前記第２トランジスタのソースはグランド電源線に接続され、前記第１トランジスタのドレインが前記第３トランジスタのソースに接続され、前記第２トランジスタのドレインが前記第４トランジスタのソースに接続され、前記第３トランジスタ及び前記第４トランジスタのゲートは、前記第２の手段の制御線に接続され、前記第１トランジスタのゲートは前記第４トランジスタのドレインと前記ビット線対のいずれか一方に接続し、前記第２トランジスタのゲートは前記第３トランジスタのドレインと前記ビット線対の他方に接続する、
ことを特徴とするセンスアンプ制御回路。
【請求項１１】
請求項１０に記載のセンスアンプ制御回路であって、
前記第１トランジスタ及び前記第２のトランジスタは、前記第３トランジスタ及び前記第４のトランジスタよりも低い閾値電圧を有する、
ことを特徴とするセンスアンプ制御回路。
【請求項１２】
請求項１０または請求項１１に記載のセンスアンプ制御回路であって、
前記第２の手段は、前記第１の手段とは独立して前記第２の増幅手段を前記センスアンプのカラムスイッチの動作と連動させて動作させる、
ことを特徴とするセンスアンプ制御回路。
【請求項１３】
請求項１０から請求項１２のいずれか１項に記載のセンスアンプ制御回路であって、
前記第２の手段は、前記メモリセルへの書き込み動作に対応し、前記第１の手段とは独立して前記第２の増幅手段を動作させる、
ことを特徴とするセンスアンプ制御回路。
【請求項１４】
請求項１３に記載のセンスアンプ制御回路であって、
前記第２の手段は、前記書き込み動作に対応し、前記センスアンプのカラムスイッチが動作を開始してから所定の時間が経過して動作を停止した後も、前記第１の手段と独立して前記第２の増幅手段を動作させる、
ことを特徴とするセンスアンプ制御回路。
【請求項１５】
互いに異なる増幅動作を行う第１の増幅手段及び第２の増幅手段を段階的に増幅動作させることにより、メモリセルに接続しているビット線対の差電位を増幅する、半導体記憶装置におけるセンスアンプの制御方法であって、
少なくとも前記第１の増幅手段の動作初期段階で前記第２増幅手段を動作させ、
前記第１の増幅手段が増幅動作を開始する前に前記第１の増幅手段の動作の開始とは独立に前記第２の増幅手段の動作を開始させ、前記第１の増幅手段が増幅動作を行っている間も前記第１の増幅手段の増幅動作とは独立に前記第２の増幅手段の増幅動作を行わせ、
前記第１の増幅手段に動作を開始させた後の前記第１の増幅手段が増幅動作している間に、前記第１の増幅手段の動作の停止とは独立に前記第２の増幅手段の動作を停止させる、
ことを特徴とするセンスアンプの制御方法。
【請求項１６】
半導体記憶装置におけるセンスアンプを制御するセンスアンプ制御回路であって、
前記センスアンプは、互いに異なる増幅動作を行う第１の増幅手段及び第２の増幅手段を、段階的に増幅動作させることによって、メモリセルに接続している前記ビット線対の差電位を増幅するセンスアンプであり、
前記センスアンプ制御回路は、
前記第１の増幅手段の動作の活性と独立して、前記第２の増幅手段の動作の活性をカラムスイッチの動作と対応させ、所定の時間が経過した後、前記第１の増幅手段が増幅動作中に、前記第２の増幅手段の動作を停止させる手段を有し、
前記第１の増幅手段及び前記第２の増幅手段は、共通に前記ビット線対に接続されている、
ことを特徴とするセンスアンプ制御回路。
【請求項１７】
請求項１６に記載のセンスアンプ制御回路であって、
前記手段は、前記第１の増幅手段の増幅動作と独立して、書き込み動作に対応する、
ことを特徴とするセンスアンプ制御回路。
【請求項１８】
請求項１７に記載のセンスアンプ制御回路であって、
前記手段は、前記カラムスイッチが動作を開始してから所定の時間が経過した後に、前記カラムスイッチが動作を停止した後も、前記第２の増幅手段の動作の制御を前記第１の増幅手段の制御とは独立して行う、
ことを特徴とするセンスアンプ制御回路。
【請求項１９】
請求項１６から請求項１８のいずれか一項に記載のセンスアンプ制御回路であって、
前記手段は、前記カラムスイッチの動作の開始と停止の継続的な繰り返しに対応して、前記継続的な繰り返しの期間中、前記第２の増幅手段を継続的に動作させる、
ことを特徴とするセンスアンプ制御回路。