Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成22年1月25日(2010.1.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
格納部に記録された電子画像情報を読み出して、前記読み出した電子画像情報の全部又は一部について印刷を指示する印刷制御装置であって、
所定の時間区分を一覧表示する表示部と、
前記格納部に記録された電子画像情報を前記所定の時間区分毎に分類する制御部と、
所定の操作を受け付け、その受け付けた操作の内容を前記制御部に指示する操作部と、を備え、
前記制御部は、
前記一覧表示された所定の時間区分のうちの１つ又は複数の時間区分を特定するための操作を含む印刷のための所定の操作を、前記操作部が受け付けると、その操作によって特定された時間区分に分類される全部又は一部の電子画像情報の印刷を指示するよう制御する、印刷制御装置。
【請求項２】
前記制御部は、
前記格納部に記録された前記電子画像情報を、前記電子画像情報の撮像日時又は前記格納部への記録日時を示す時間区分毎に分類する、請求項１に記載の印刷制御装置。
【請求項３】
前記表示部は、
前記所定の時間区分に分類された前記電子画像情報のうちいずれかの電子画像情報に対応するサムネイル画像を、前記一覧表示中に表示する、請求項１に記載の印刷制御装置。
【請求項４】
前記制御部によって印刷を指示された電子画像情報を、外部機器に出力するデータ出力部をさらに備える、請求項１に記載の印刷制御装置。
【請求項５】
前記データ出力部は、異なる複数の出力プロトコルに対応可能であって、
前記制御部は、前記電子画像情報を外部機器に出力する際、前記複数の出力プロトコルのうちいずれかを選択可能である、請求項４に記載の印刷制御装置。
【請求項６】
時計部をさらに備え、
前記表示部は、前記一覧表示のうち前記時計部から出力される日時情報と同じ時間区分を、他の時間区分とは別の態様で表示する、請求項１記載の印刷制御装置。
【請求項７】
前記表示部は、
前記操作部で受け付けた操作に応じて設定された印刷内容を表示する、請求項１に記載の印刷制御装置。
【請求項８】
前記制御部は、
前記操作部で特定された時間区分に分類される前記電子画像情報の、前記格納部内における所在情報を含むテーブルを作成する、請求項１に記載の印刷制御装置。
【請求項９】
格納部に記録された電子画像情報を読み出して、前記読み出した電子画像情報の全部又は一部について印刷を指示する印刷制御装置を備えた撮像装置であって、
前記印刷制御装置は、
所定の時間区分を一覧表示する表示部と、
前記格納部に記録された電子画像情報を前記所定の時間区分毎に分類する制御部と、
所定の操作を受け付け、その受け付けた操作の内容を前記制御部に指示する操作部と、を備え、
前記制御部は、
前記一覧表示された所定の時間区分のうちの１つ又は複数の時間区分を特定するための操作を含む印刷のための所定の操作を、前記操作部が受け付けると、その操作によって特定された時間区分に分類される全部又は一部の電子画像情報の印刷を指示するよう制御する、撮像装置。
【請求項１０】
格納部に記録された電子画像情報を読み出して、前記読み出した電子画像情報の全部又は一部について印刷を指示する印刷制御装置であって、
所定の撮影場所区分を一覧表示する表示部と、
前記格納部に記録された電子画像情報を前記所定の撮影場所区分毎に分類する制御部と、
所定の操作を受け付け、その受け付けた操作の内容を前記制御部に指示する操作部と、を備え、
前記制御部は、
前記一覧表示された所定の撮影場所区分のうちの１つ又は複数の撮影場所区分を特定するための操作を含む印刷のための所定の操作を、前記操作部が受け付けると、その操作によって特定された撮影場所区分に分類される全部又は一部の電子画像情報の印刷を指示するよう制御する、印刷制御装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の印刷制御装置は、格納部に記録された電子画像情報を読み出して、前記読み出した電子画像情報の全部又は一部について印刷を指示する印刷制御装置であって、所定の時間区分を一覧表示する表示部と、前記格納部に記録された電子画像情報を前記所定の時間区分毎に分類する制御部と、所定の操作を受け付け、その受け付けた操作の内容を前記制御部に指示する操作部と、を備え、前記制御部は、前記一覧表示された所定の時間区分のうちの１つ又は複数の時間区分を特定するための操作を含む印刷のための所定の操作を、前記操作部が受け付けると、その操作によって特定された時間区分に分類される全部又は一部の電子画像情報の印刷を指示するよう制御する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の撮像装置は、格納部に記録された電子画像情報を読み出して、前記読み出した電子画像情報の全部又は一部について印刷を指示する印刷制御装置を備えた撮像装置であって、前記印刷制御装置は、所定の時間区分を一覧表示する表示部と、前記格納部に記録された電子画像情報を前記所定の時間区分毎に分類する制御部と、所定の操作を受け付け、その受け付けた操作の内容を前記制御部に指示する操作部と、を備え、前記制御部は、前記一覧表示された所定の時間区分のうちの１つ又は複数の時間区分を特定するための操作を含む印刷のための所定の操作を、前記操作部が受け付けると、その操作によって特定された時間区分に分類される全部又は一部の電子画像情報の印刷を指示するよう制御するものである。
【手続補正書】
【提出日】平成22年3月5日(2010.3.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の質問器それぞれからの信号を受信するアンテナ回路と、
前記複数の質問器それぞれからの信号と発振回路からの信号をもとに、異なる周波数の信号が周波数混合器により生成され、生成された前記異なる周波数の信号が、バンドパスフィルタを介して前記信号検出部に出力されることにより、前記複数の質問器それぞれからの信号を選別する信号選別部と、
前記信号選別部において選別された信号の強度を検出する信号検出部と、を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記複数の質問器それぞれからの信号は、互いに周波数が異なることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記信号選別部は、前記発振回路の発振周波数を制御する発振周波数制御回路を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記信号検出部は、前記信号選別部において選別された信号を解読する復調回路及びベースバンド信号処理回路を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記信号検出部において、整流回路から出力される信号がＡ／Ｄ変換回路を介して中央演算装置に入力されることにより、前記信号選別部において選別された信号の強度を検出することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項４のいずれか一において、
前記信号検出部において、整流回路から出力される信号がＡ／Ｄ変換回路を介して中央演算装置に入力されることにより、前記信号選別部において選別された信号の強度を検出し、検出された前記強度をもとに、前記半導体装置と前記質問器の距離を算出することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記アンテナ回路が送受信する信号を増幅するための増幅回路をさらに有することを特徴とする半導体装置。
【請求項８】
複数の質問器からの信号をもとに半導体装置の位置の情報を検出するための位置検出方法であって、
前記半導体装置が有するアンテナ回路が前記複数の質問器それぞれからの信号を受信し、
前記半導体装置が有する信号選別部において、前記複数の質問器それぞれからの信号と発振回路からの信号をもとに、異なる周波数の信号が周波数混合器により生成され、生成された前記異なる周波数の信号が、バンドパスフィルタを介して前記信号検出部に出力されることにより、前記複数の質問器それぞれからの信号を選別し、
前記半導体装置が有する信号検出部において、前記信号選別部において選別された信号の強度を検出し、
前記複数の質問器のいずれか一に、検出した前記強度の情報を送信することを特徴とする位置検出方法。
【請求項９】
請求項８において、
前記複数の質問器それぞれからの信号は、互いに周波数が異なることを特徴とする位置検出方法。
【請求項１０】
請求項８または請求項９において、
前記信号検出部において、整流回路から出力される信号がＡ／Ｄ変換回路を介して中央演算装置に入力されることにより、前記信号選別部において選別された信号の強度を検出することを特徴とする位置検出方法。
【請求項１１】
請求項８または請求項９において、
前記信号検出部において、整流回路から出力される信号がＡ／Ｄ変換回路を介して中央演算装置に入力されることにより、前記信号選別部において選別された信号の強度を検出し、検出された前記強度をもとに、前記半導体装置と前記質問器の距離を算出することを特徴とする位置検出方法。
【手続補正書】
【提出日】平成22年4月12日(2010.4.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体膜と、前記半導体膜上の第１の絶縁膜と、前記第１の絶縁膜上のゲート電極とを有するトランジスタを有し、
前記半導体膜の側面と接する第２の絶縁膜を有し、
前記半導体膜は、チャネル形成領域、ソース領域、ドレイン領域、並びに前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を有し、
前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域とに接することを特徴とする半導体装置。
【請求項２】
半導体膜と、前記半導体膜上の第１の絶縁膜と、前記第１の絶縁膜上のゲート電極とを有するトランジスタを有し、
前記半導体膜の側面と接する第２の絶縁膜を有し、
前記半導体膜は、チャネル形成領域、ソース領域、ドレイン領域、並びに前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を有し、
前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域と前記チャネル形成領域とに接することを特徴とする半導体装置。
【請求項３】
半導体膜と、前記半導体膜上の第１の絶縁膜と、前記第１の絶縁膜上の電荷蓄積層と、前記電荷蓄積層上の第２の絶縁膜と、前記第２の絶縁膜上のゲート電極とを有するメモリを有し、
前記半導体膜の側面と接する第３の絶縁膜を有し、
前記半導体膜は、チャネル形成領域、ソース領域、ドレイン領域、並びに前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を有し、
前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域とに接することを特徴とする半導体装置。
【請求項４】
半導体膜と、前記半導体膜上の第１の絶縁膜と、前記第１の絶縁膜上の電荷蓄積層と、前記電荷蓄積層上の第２の絶縁膜と、前記第２の絶縁膜上のゲート電極とを有するメモリを有し、
前記半導体膜の側面と接する第３の絶縁膜を有し、
前記半導体膜は、チャネル形成領域、ソース領域、ドレイン領域、並びに前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を有し、
前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域と前記チャネル形成領域とに接することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記半導体膜は化合物半導体であることを特徴とする半導体装置。
【請求項６】
請求項５において、前記化合物半導体は、ＺｎＯまたはａ−ＩｎＧａＺｎＯであることを特徴とする半導体装置。
【請求項７】
半導体膜、第１の絶縁膜及び第１の導電膜が順に積層された島状の積層体を形成し、
前記島状の積層体を覆うように第２の絶縁膜を形成し、
前記第１の導電膜と前記第２の絶縁膜との表面の高さが概略一致するように、前記第２の絶縁膜の一部を除去して前記第１の導電膜の表面を露出させ、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜をマスクとして、前記半導体膜に不純物元素を導入して、ソース領域及びドレイン領域を形成し、
前記第２の導電膜を形成した後に、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿った前記半導体膜の一部に、前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を形成し、
前記不純物領域は、前記ソース領域と前記ドレイン領域とに接することを特徴とする半導体装置の作製方法。
【請求項８】
半導体膜、第１の絶縁膜及び第１の導電膜が順に積層された島状の積層体を形成し、
前記島状の積層体を覆うように第２の絶縁膜を形成し、
前記第１の導電膜と前記第２の絶縁膜とは表面の高さが概略一致するように、前記第２の絶縁膜の一部を除去して前記第１の導電膜の表面を露出させ、
前記第１の導電膜上に第２の導電膜を形成し、
前記第２の導電膜をマスクとして、前記半導体膜に不純物元素を導入して、ソース領域及びドレイン領域を形成し、
前記第１の導電膜を形成する前に、前記半導体膜の一部に、前記ソース領域及び前記ドレイン領域と異なる導電型を有する不純物領域を形成することで、
前記不純物領域は、前記ソース領域から前記ドレイン領域の方向に延びる前記半導体膜の辺に沿って設けられ、前記ソース領域と前記ドレイン領域と前記チャネル形成領域とに接することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成22年4月8日(2010.4.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に接して又は絶縁層上に接して、第１の導電層と、接続配線と、を有し、
前記第１の導電層及び前記接続配線を覆う有機化合物層と、
前記有機化合物層を覆う第２の導電層と、を有し、
前記第１の導電層、前記有機化合物層、及び前記第２の導電層は記憶素子を形成し、
前記接続配線及び前記第２の導電層は、前記有機化合物層に形成される開口部において電気的に接続されることを特徴とする半導体装置。
【請求項２】
請求項１において、前記接続配線は前記第１の導電層と同時に形成されることを特徴とする半導体装置。
【請求項３】
請求項１又は２において、前記接続配線は、前記第１の導電層の周辺であって、且つ前記第２の導電層と重畳する領域に形成されていることを特徴とする半導体装置。
【請求項４】
基板上に接して又は絶縁層上に接して、第１の導電層、第１の接続配線、及び第２の接続配線を有し、
第１の導電層、前記第１の接続配線、及び前記第２の接続配線を覆う有機化合物層と、
前記有機化合物層を覆う第２の導電層と、を有し、
前記第１の導電層、前記有機化合物層、及び前記第２の導電層は記憶素子を形成し、
前記第２の導電層は、前記有機化合物層に形成される開口部において前記第１の接続配線及び前記第２の接続配線に電気的に接続されることを特徴とする半導体装置。
【請求項５】
請求項４において、前記第１の接続配線及び前記第２の接続配線は、前記第１の導電層及び前記第２の導電層と同時に形成されることを特徴とする半導体装置。
【請求項６】
請求項４又は５において、前記第１の接続配線及び前記第２の接続配線は、前記第１の導電層を挟んだ周辺であって、且つ前記第２の導電層と重畳する領域に形成されることを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項において、前記第１の導電層、前記有機化合物層、及び前記第２の導電層が重なる領域において記憶素子を形成することを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、前記記憶素子に整流素子が接続されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至８のいずれか一項において、前記第１の導電層にスイッチング素子が接続されていることを特徴とする半導体装置。
【請求項１０】
基板上に接して又は絶縁層上に接して第１の導電層及び接続配線を同時に形成し、
前記第１の導電層及び前記接続配線を覆って有機化合物層を形成し、
前記有機化合物層の一部を除去して前記接続配線の一部を露出した後、前記有機化合物層上及び前記接続配線の露出部上に第２の導電層を形成し、
前記接続配線及び前記第２の導電層は、前記接続配線の露出部において電気的に接続されることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１０において、前記有機化合物層の一部にレーザ光を照射して前記有機化合物層の一部を除去することを特徴とする半導体装置の作製方法。
【請求項１２】
基板上に接して又は絶縁層上に接して第１の導電層及び接続配線を同時に形成し、
前記第１の導電層及び前記接続配線を覆って有機化合物層を形成し、
前記有機化合物層上に第２の導電層を形成し、
前記接続配線、前記有機化合物層及び前記第２の導電層が重畳する領域にレーザ光を照射して、前記有機化合物層及び第２の導電層を溶融させて前記接続配線及び前記第２の導電層を電気的に接続させることを特徴とする半導体装置の作製方法。
【請求項１３】
基板上に接して又は絶縁層上に接して第１の導電層、第１の接続配線、及び第２の接続配線を同時に形成し、
前記第１の導電層、前記第１の接続配線、及び前記第２の接続配線を覆って有機化合物層を形成し、
前記有機化合物層上に第２の導電層を形成した後、
前記第１の接続配線および前記第２の接続配線に電圧を印加して、前記有機化合物層の結晶状態や導電性、形状を変化させて、前記第２の導電層を介して前記第１の接続配線及び前記第２の接続配線を電気的に接続することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成22年4月7日(2010.4.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路と、前記集積回路を外部回路に接続する電極と、を有する半導体装置であって、
前記電極は、端部と、突起部を有する中央部と、前記端部と前記中央部の間の周辺部と、を有し、
前記周辺部は前記中央部から前記端部にかけて膜厚が減少するなだらかなテーパ形状を有し、
前記突起部は前記周辺部から前記中央部に向かって傾斜角が連続的に変化する形状を有することを特徴とする半導体装置。
【請求項２】
集積回路と、前記集積回路を外部回路に接続する電極と、を有する半導体装置であって、
前記電極は、端部と、突起部を有する中央部と、前記端部と前記中央部の間の周辺部と、を有し、
前記周辺部は前記中央部から前記端部にかけて膜厚が減少するなだらかな勾配を持った直線形状を有し、
前記突起部は前記周辺部から前記中央部に向かって傾斜角が連続的に変化する形状を有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記外部回路は、アンテナであることを特徴とする半導体装置。
【請求項４】
請求項１または請求項２において、
前記電極は、基材上に設けられた導電性の膜であることを特徴とする半導体装置。
【請求項５】
請求項４において、
前記基材は、フィルムであることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記電極が有する前記周辺部と前記外部回路の間に絶縁性の物質を有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記電極は、スクリーン印刷法により形成されたことを特徴とする半導体装置。
【請求項８】
集積回路及び電極を有する半導体装置と、前記電極が電気的に接続される外部回路と、を有する電子機器であって、
前記電極は、端部と、突起部を有する中央部と、前記端部と前記中央部の間の周辺部と、を有し、
前記周辺部は前記中央部から前記端部にかけて膜厚が減少するなだらかなテーパ形状を有し、
前記突起部は前記周辺部から前記中央部に向かって傾斜角が連続的に変化する形状を有し、且つ前記外部回路に物理的に接続可能であることを特徴とする電子機器。
【請求項９】
集積回路及び電極を有する半導体装置と、前記電極が電気的に接続される外部回路と、を有する電子機器であって、
前記電極は、端部と、突起部を有する中央部と、前記端部と前記中央部の間の周辺部と、を有し、
前記周辺部は前記中央部から前記端部にかけて膜厚が減少するなだらかな勾配を持った直線形状を有し、
前記突起部は前記周辺部から前記中央部に向かって傾斜角が連続的に変化する形状を有し、且つ前記外部回路に物理的に接続可能であることを特徴とする電子機器。
【請求項１０】
集積回路及び電極を有する半導体装置と、前記半導体装置が電気的に接続される外部回路と、を有する電子機器であって、
前記電極は、端部と、突起部を有する中央部と、前記端部と前記中央部の間の周辺部と、を有し、
前記周辺部は前記中央部から前記端部にかけて膜厚が減少するなだらかなテーパ形状を有し、
前記突起部は前記周辺部から前記中央部に向かって傾斜角が連続的に変化する形状を有し、且つ前記外部回路に物理的に接続されていることを特徴とする電子機器。
【請求項１１】
集積回路及び電極を有する半導体装置と、前記半導体装置が電気的に接続される外部回路と、を有する電子機器であって、
前記電極は、端部と、突起部を有する中央部と、前記端部と前記中央部の間の周辺部と、を有し、
前記周辺部は前記中央部から前記端部にかけて膜厚が減少するなだらかな勾配を持った直線形状を有し、
前記突起部は前記周辺部から前記中央部に向かって傾斜角が連続的に変化する形状を有し、且つ前記外部回路に物理的に接続されていることを特徴とする電子機器。
【請求項１２】
請求項８乃至請求項１１のいずれか一項において、
前記外部回路は、アンテナであることを特徴とする電子機器。
【請求項１３】
請求項８乃至請求項１１のいずれか一項において、
前記外部回路は、基材上に設けられた導電性の膜であることを特徴とする電子機器。
【請求項１４】
請求項１３において、
前記基材は、フィルムであることを特徴とする電子機器。
【請求項１５】
請求項８乃至請求項１４のいずれか一項において、
前記電極は、前記外部回路に絶縁性の物質を介して接続されていることを特徴とする電子機器。
【請求項１６】
請求項８乃至請求項１５のいずれか一項において、
前記電極は、スクリーン印刷法により形成されることを特徴とする電子機器。
【請求項１７】
スクリーンメッシュを有する印刷版を用いたスクリーン印刷法によりパターンを形成する半導体装置の作製方法であって、
前記スクリーンメッシュの孔にインクを充填し、
前記スクリーンメッシュの下に被写体をセットし、
前記スクリーンメッシュ上でスキージを走査させ、前記インクで前記被写体上にパターンを形成し、
前記スキージの走査速度ｘは０．１５ｍ／ｓｅｃ以上０．２０ｍ／ｓｅｃ以下であり、前記スキージの圧力の、前記スクリーンメッシュと垂直な方向の成分であるスキージ印圧ｙは９４ＭＰａ以上１８８ＭＰａ以下であり、且つ該スキージ印圧ｙが、１２８０ｘ−１０３≦ｙ≦２２４０ｘ−２１７の範囲内にあることを特徴とする半導体装置の作製方法。
【請求項１８】
請求項１７において、
前記スキージは角部を面取りされた形状であることを特徴とする半導体装置の作製方法。
【請求項１９】
請求項１７において、
前記スキージはくさび形状を有することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成22年3月31日(2010.3.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、端部にテーパ形状を有する導電層と、
前記導電層の一部又は全部に接して設けられた一導電型の不純物元素を有する第１の半導体層と、
前記第１の半導体層上に接して設けられた第２の半導体層と、
前記第２の半導体層上に接して設けられた前記第１の半導体層とは逆の導電型の不純物元素を有する第３の半導体層と、
が積層された光電変換層において、
前記光電変換層の端部の側面は、第１のテーパ角を有する面と、第２のテーパ角を有する面と、を有し、
前記第１のテーパ角を有する面は、前記第１の半導体層が有する端部の側面と、前記第２の半導体層が有する端部の側面の一部と、を有し、
前記第２のテーパ角を有する面は、前記第２の半導体層が有する端部の側面の一部と、前記第３の半導体層が有する端部の側面と、を有し、
前記第１のテーパ角を有する面と前記第２のテーパ角を有する面は、異なるテーパ角を有することを特徴とする光電変換素子。
【請求項２】
基板と、
前記基板上に形成され、端部にテーパ形状を有する導電層と、
導電層の一部又は全部に接して設けられた一導電型の不純物元素を有する第１の半導体層と、
前記第１の半導体層上に接して設けられた第２の半導体層と、
前記第２の半導体層上に接して設けられた前記第１の半導体層とは逆の導電型の不純物元素を有する第３の半導体層と、
が積層された光電変換層において、
前記光電変換層の端部の側面は、第１のテーパ角を有する面と、第２のテーパ角を有する面と、を有し、
前記第１のテーパ角を有する面は、前記第１の半導体層が有する端部の側面と、前記第２の半導体層が有する端部の側面の一部と、を有し、
前記第２のテーパ角を有する面は、前記第２の半導体層が有する端部の側面の一部と、前記第３の半導体層が有する端部の側面と、を有し、
前記第１のテーパ角を有する面のテーパ角は、前記第２のテーパ角を有する面のテーパ角よりも大きいことを特徴とする光電変換素子。
【請求項３】
請求項１又は請求項２において、
前記第１乃至第３の半導体層はシリコンを主成分とすることを特徴とする光電変換素子。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の半導体層はｐ型半導体層であり、
前記第２の半導体層は真性半導体層であり、
前記第３の半導体層はｎ型半導体層であり、
前記導電層は透光性を有する基板上に形成されていることを特徴とする光電変換素子。
【請求項５】
請求項４において、
前記基板はガラス基板であることを特徴とする光電変換素子。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１の半導体層は保護層上に設けられており、
前記保護層は前記導電層の端部を覆っていることを特徴とする光電変換素子。
【請求項７】
請求項６において、
前記保護層はカラーフィルター層を有し、
前記カラーフィルター層と光電変換層の間にはオーバーコート層を有することを特徴とする光電変換素子。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記光電変換素子は下地層上に形成され、
前記下地層はポリイミド、アクリル、エポキシ樹脂のいずれか一又は複数の材料からなることを特徴とする光電変換素子。
【請求項９】
請求項８において、
前記下地層における、前記光電変換素子と重畳しない領域は凹凸形状であることを特徴とする光電変換素子。
【請求項１０】
請求項９において、
前記下地層の凹凸形状の領域上には下地層と同一の材料からなる層が設けられていることを特徴とする光電変換素子。
【請求項１１】
請求項１乃至１０のいずれか一項において、
前記導電層は透光性を有する導電性材料であることを特徴とする光電変換素子。
【請求項１２】
請求項１乃至１１のいずれか一項において、
前記導電層はチタンからなることを特徴とする光電変換素子。
【請求項１３】
請求項１乃至請求項１２のいずれか一項に記載の光電変換素子と、
薄膜トランジスタと、
を有することを特徴とする半導体装置。
【請求項１４】
請求項１乃至請求項１２のいずれか一項に記載の光電変換素子と、
前記光電変換素子に接続された出力を増幅する電流増幅回路と、
を有し、
前記電流増幅回路は、複数のトランジスタを有するカレントミラー回路であることを特徴とする半導体装置。
【請求項１５】
請求項１３又は請求項１４において、
前記光電変換素子と、前記薄膜トランジスタと、を有し、
前記光電変換素子の端部と重畳する領域に遮光層が設けられていることを特徴とする半導体装置。
【請求項１６】
請求項１３乃至請求項１５のいずれか一項において、
前記薄膜トランジスタが有する半導体層のチャネル形成領域と重畳する基板側には遮光層が設けられていることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】光電変換素子並びに半導体装置
【手続補正書】
【提出日】平成22年4月9日(2010.4.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された半導体膜と、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有する半導体装置であって、
前記ゲート絶縁膜の端部は、前記半導体膜の端部よりも突出し、
前記ゲート絶縁膜は、前記半導体膜の側面を覆わず、
前記ゲート電極と前記半導体膜は接しないことを特徴とする半導体装置。
【請求項２】
基板と、
前記基板上に形成された半導体膜と、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体膜、前記ゲート絶縁膜、前記ゲート電極を覆う絶縁膜と、
を有する半導体装置であって、
前記ゲート絶縁膜の端部は、前記半導体膜の端部よりも突出し、
前記ゲート絶縁膜は、前記半導体膜の側面を覆わず、
前記ゲート電極と前記半導体膜は接しないことを特徴とする半導体装置。
【請求項３】
基板と、
前記基板上に形成された下地絶縁膜と、
前記下地絶縁膜上に形成された半導体膜と、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有する半導体装置であって、
前記半導体膜の側面と、前記ゲート絶縁膜と、前記下地絶縁膜と、前記ゲート電極とによって形成された空間を有することを特徴とする半導体装置。
【請求項４】
基板と、
前記基板上に形成された半導体膜と、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有する半導体装置であって、
前記ゲート絶縁膜の面積は、前記半導体膜の面積よりも大きく、
前記ゲート絶縁膜は、前記半導体膜の側面と接しないことを特徴とする半導体装置。
【請求項５】
基板と、
前記基板上に形成された半導体膜と、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有する半導体装置であって、
前記半導体膜は、前記ゲート絶縁膜の端部より内側に形成されていることを特徴とする半導体装置。
【請求項６】
基板と、
前記基板上に形成された下地絶縁膜と、
前記下地絶縁膜上に形成された半導体膜と、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
を有する半導体装置であって、
前記ゲート絶縁膜の面積は、前記半導体膜の面積よりも大きく、
前記ゲート絶縁膜は、前記下地絶縁膜と接しないことを特徴とする半導体装置。
【請求項７】
基板上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして前記半導体膜及び前記絶縁膜をエッチングして、第１の半導体膜とゲート絶縁膜を形成し、
前記レジスト及び前記ゲート絶縁膜をマスクとして、前記第１の半導体膜をエッチングして前記ゲート絶縁膜の内側の領域に配置される第２の半導体膜を形成し、
前記第２の半導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項８】
基板上に半導体膜を形成し、
前記半導体膜上に絶縁膜を形成し、
前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして前記絶縁膜をエッチングして、ゲート絶縁膜を形成し、
前記レジストをマスクとして、前記半導体膜をエッチングして前記ゲート絶縁膜の内側の領域に配置される島状の半導体膜を形成し、
前記島状の半導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極を形成することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成22年4月23日(2010.4.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板を有し、
前記絶縁表面上の全面に素子分離領域及び素子領域を含む半導体層を有し、
前記素子分離領域及び前記素子領域は接しており、
前記素子分離領域は酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を含み、前記素子分離領域は前記素子領域より抵抗が高いことを特徴とする半導体装置。 
【請求項２】
絶縁表面を有する基板を有し、
前記絶縁表面上の全面に素子分離領域及び素子領域を含む半導体層を有し、
前記素子領域はソース領域、ドレイン領域及びチャネル形成領域を有し、
前記素子分離領域及び前記素子領域は接しており、
前記素子分離領域は酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を含み、
前記素子分離領域は前記チャネル形成領域より結晶性が低いことを特徴とする半導体装置。 
【請求項３】
絶縁表面を有する基板を有し、
絶縁表面上の全面に素子分離領域、前記素子分離領域を介して隣接する第１の素子領域及び第２の素子領域を含む半導体層を有し、
前記素子分離領域は酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を含み、
前記素子分離領域は前記第１の素子領域及び前記第２の素子領域より抵抗が高いことを特徴とする半導体装置。 
【請求項４】
絶縁表面を有する基板を有し、
絶縁表面上の全面に素子分離領域、前記素子分離領域を介して隣接する第１の素子領域及び第２の素子領域を含む半導体層を有し、
前記第１の素子領域は第１のソース領域、第１のドレイン領域及び第１のチャネル形成領域を含み、
前記第２の素子領域は第２のソース領域、第２のドレイン領域及び第２のチャネル形成領域を含み、
前記素子分離領域は酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を含み、
前記素子分離領域は前記第１のチャネル形成領域及び前記第２のチャネル形成領域より結晶性が低いことを特徴とする半導体装置。 
【請求項５】
請求項１又は請求項２において、
前記素子分離領域及び前記素子領域上に前記ゲート絶縁層、前記ゲート絶縁層上にゲート電極層を有し、
前記ゲート電極層は前記ゲート絶縁層を介して前記素子分離領域及び前記素子領域上に亘って設けられることを特徴とする半導体装置。 
【請求項６】
請求項３又は請求項４において、
前記素子分離領域、前記第１の素子領域及び前記第２の素子領域上に前記ゲート絶縁層、前記ゲート絶縁層上にゲート電極層を有し、
前記ゲート電極層は前記ゲート絶縁層を介して前記素子分離領域及び前記第１の素子領域、又は前記素子分離領域及び前記第２の素子領域上に亘って設けられることを特徴とする半導体装置。 
【請求項７】
請求項１又は請求項３のいずれか一項において、
前記半導体層上に第１の絶縁層を有し、
前記第１の絶縁層上に電荷蓄積層を有し、
前記電荷蓄積層上に第２の絶縁層を有し、
前記第２の絶縁層上に導電層を有することを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、
前記素子分離領域に含まれる不純物元素の濃度は、１×１０２０ｃｍ−３以上４×１０２２ｃｍ−３未満であることを特徴とする半導体装置。 
【請求項９】
請求項１乃至８のいずれか一項において、
前記素子分離領域の抵抗率は、１×１０１０Ω・ｃｍ以上であることを特徴とする半導体装置。 
【請求項１０】
請求項１乃至９のいずれか一項において、
前記素子分離領域は希ガス元素を含むことを特徴とする半導体装置。 
【請求項１１】
絶縁表面を有する基板の全面に半導体層を形成し、
前記半導体層に選択的に酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を添加し、前記半導体層に素子領域及び前記不純物元素を含む素子分離領域を形成し、
前記素子分離領域は前記素子領域より抵抗が高いことを特徴とする半導体装置の作製方法。 
【請求項１２】
絶縁表面を有する基板の全面に半導体層を形成し、
前記半導体層上に前記ゲート絶縁層を形成し、
前記半導体層に選択的に酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を添加し、前記半導体層に素子領域及び前記不純物元素を含む素子分離領域を形成し、
前記素子領域はソース領域、ドレイン領域及びチャネル形成領域を形成し、
前記素子分離領域は前記チャネル形成領域より結晶性が低いことを特徴とする半導体装置の作製方法。 
【請求項１３】
請求項１１において、
前記半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上に電荷蓄積層を形成し、
前記電荷蓄積層上に第２の絶縁層を形成し、
前記第２の絶縁層上に導電層を形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１０乃至１３のいずれか一項において、
前記素子分離領域に含まれる不純物元素の濃度は、１×１０２０ｃｍ−３以上４×１０２２ｃｍ−３未満とすることを特徴とする半導体装置の作製方法。 
【請求項１５】
請求項１０乃至１４のいずれか一項において、
前記素子分離領域の抵抗率は、１×１０１０Ω・ｃｍ以上とすることを特徴とする半導体装置の作製方法。 
【請求項１６】
請求項１０乃至１５のいずれか一項において、
前記素子分離領域に希ガス元素を添加することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成22年4月23日(2010.4.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面を有する基板を有し、
前記絶縁表面上の全面に第１の素子分離領域、第２の素子分離領域、及び素子領域を含む半導体層を有し、
前記素子領域はソース領域、ドレイン領域及びチャネル形成領域を含み、
前記第１の素子分離領域は前記第２の素子分離領域と接しており、
前記第２の素子分離領域は前記素子領域と接しており、
前記第１の素子分離領域は酸素、窒素、及び炭素のうち少なくとも一種以上の第１の不純物元素を含み、
前記第２の素子分離領域は前記ソース領域及び前記ドレイン領域と逆の導電型を前記第２の素子分離領域に付与する第２の不純物元素を含み、
前記第１の素子分離領域は前記チャネル形成領域より結晶性が低いことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１の素子分離領域、前記第２の素子分離領域、及び前記素子領域上に絶縁層を有し、前記絶縁層上に導電層を有し、
前記導電層は前記絶縁層を介して前記第１の素子分離領域、前記第２の素子分離領域及び前記素子領域上に亘って設けられることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記素子領域を囲って前記第２の素子分離領域が設けられ、前記第２の素子分離領域を囲って前記第１の素子分離領域が設けられることを特徴とする半導体装置。
【請求項４】
絶縁表面を有する基板を有し、
前記絶縁表面上の全面に第１の素子分離領域、第２の素子分離領域、第３の素子分離領域、第１の素子領域及び第２の素子領域を含む半導体層を有し、
前記第１の素子領域は第１のソース領域、第１のドレイン領域及び第１のチャネル形成領域を含み、
前記第２の素子領域は第２のソース領域、第２のドレイン領域及び第２のチャネル形成領域を含み、
前記第１の素子分離領域は前記第２の素子分離領域及び前記弟３の素子分離領域と接しており、
前記第２の素子分離領域は前記第１の素子領域と接しており、
前記第３の素子分離領域は前記第２の素子領域と接しており、
前記第１のソース領域、前記第１のドレイン領域、前記第２のソース領域、及び前記第２のドレイン領域は同じ導電型であり、
前記第１の素子分離領域は酸素、窒素、及び炭素のうち少なくとも一種以上の第１の不純物元素を含み、
前記第２の素子分離領域及び前記第３の素子分離領域は、前記第１のソース領域、前記第１のドレイン領域、前記第２のソース領域、及び前記第２のドレイン領域と逆の導電型を前記第２の素子分離領域及び前記第３の素子分離領域に付与する第２の不純物元素を含み、
前記第１の素子分離領域は前記第１のチャネル形成領域及び前記第２のチャネル形成領域より結晶性が低いことを特徴とする半導体装置。
【請求項５】
絶縁表面を有する基板を有し、
前記絶縁表面上の全面に第１の素子分離領域、第２の素子分離領域、第３の素子分離領域、第１の素子領域及び第２の素子領域を含む半導体層を有し、
前記第１の素子領域は第１のソース領域、第１のドレイン領域及び第１のチャネル形成領域を含み、
前記第２の素子領域は第２のソース領域、第２のドレイン領域及び第２のチャネル形成領域を含み、
前記第１の素子分離領域は前記第２の素子分離領域及び前記第３の素子分離領域と接しており、
前記第２の素子分離領域は前記第１の素子領域と接しており、
前記第３の素子分離領域は前記第２の素子領域と接しており、
前記第１のソース領域及び前記第１のドレイン領域はｎ型の不純物領域であり、
前記第２のソース領域及び前記第２のドレイン領域はｐ型の不純物領域であり、
前記第１の素子分離領域は酸素、窒素、及び炭素のうち少なくとも一種以上の第１の不純物元素を含み、
前記第２の素子分離領域はｐ型を前記第２の素子分離領域に付与する不純物元素を含み、
前記第３の素子分離領域はｎ型を前記第３の素子分離領域に付与する不純物元素を含み、
前記第１の素子分離領域は前記第１のチャネル形成領域及び前記第２のチャネル形成領域より結晶性が低いことを特徴とする半導体装置。
【請求項６】
請求項４又は請求項５において、
前記第１の素子領域、前記第２の素子領域、前記第１の素子分離領域、前記第２の素子分離領域、及び前記第３の素子分離領域上に絶縁層を有し、
前記絶縁層上に導電層を有し、
前記導電層は前記絶縁層を介して前記第１の素子領域、前記第２の素子領域、前記第１の素子分離領域、前記第２の素子分離領域、及び前記第３の素子分離領域上に亘って設けられることを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項において、前記第１の素子分離領域に含まれる前記第１の不純物元素の濃度は、１×１０２０ｃｍ−３以上４×１０２２ｃｍ−３未満であることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、
前記第１の素子分離領域は希ガス元素を含むことを特徴とする半導体装置。
【手続補正書】
【提出日】平成22年2月12日(2010.2.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法及び半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上にモリブデン膜を形成し、
前記モリブデン膜上に酸化モリブデン膜を形成し、
前記酸化モリブデン膜上に絶縁膜を形成し、
前記絶縁膜上に非晶質構造を有する半導体膜を形成し、
前記絶縁膜及び前記非晶質構造を有する半導体膜を前記基板から剥離して、可撓性基板に前記絶縁膜及び前記非晶質構造を有する半導体膜を転置することを特徴とする半導体装置の作製方法。
【請求項２】
基板上にモリブデン膜を形成し、
前記モリブデン膜上に酸化モリブデン膜を形成し、
前記酸化モリブデン膜上に絶縁膜を形成し、
前記絶縁膜上に有機化合物を有する半導体膜を形成し、
前記絶縁膜及び前記有機化合物を有する半導体膜を前記基板から剥離して、可撓性基板に前記絶縁膜及び前記有機化合物を有する半導体膜を転置することを特徴とする半導体装置の作製方法。
【請求項３】
基板上にモリブデン膜を形成し、
前記モリブデン膜上に酸化モリブデン膜を形成し、
前記酸化モリブデン膜上に絶縁膜を形成し、
前記絶縁膜上に第１電極を形成し、
前記第１電極上に有機化合物または無機化合物を有する発光層を形成し、
前記発光層上に第２電極を形成し、
前記絶縁膜、前記第１電極、前記発光層、及び前記第２電極を前記基板から剥離して、可撓性基板に前記絶縁膜、前記第１電極、前記発光層、及び前記第２電極を転置することを特徴とする半導体装置の作製方法。
【請求項４】
基板上にモリブデン膜を形成し、
前記モリブデン膜上に酸化モリブデン膜を形成し、
前記酸化モリブデン膜上に印刷法により導電層を印刷し、
前記導電層を焼成し、前記導電層を覆う絶縁膜を形成し、
前記導電層、及び前記絶縁膜を前記基板から剥離して、可撓性基板に前記導電層、及び前記絶縁膜を転置することを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記導電層は、アンテナであることを特徴とする半導体装置の作製方法。
【請求項６】
請求項４または５において、
前記導電層は、前記酸化モリブデン膜と接して形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至３のいずれか一において、
前記基板から剥離する際、前記酸化モリブデン膜と、前記絶縁膜との界面が分離することを特徴とする半導体装置の作製方法。
【請求項８】
請求項１乃至６のいずれか一において、
前記基板から剥離する際、前記モリブデン膜と、前記酸化モリブデン膜との界面が分離することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至６のいずれか一において、
前記基板から剥離する際、前記モリブデン膜内が分離することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至６のいずれか一において、
前記基板から剥離する際、前記酸化モリブデン膜内が分離することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至１０のいずれか一において、
前記モリブデン膜は、前記基板と接して形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至１１のいずれか一において、
前記モリブデン膜は、スパッタ法により形成されていることを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至１２のいずれか一において、
前記基板から剥離する前に部分的にレーザ光を照射することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至１３のいずれか一において、
５００℃以上の加熱処理を行わず、前記基板から剥離することを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１乃至１４のいずれか一において、
前記基板は、ガラス基板、セラミックス基板、或いは石英基板であることを特徴とする半導体装置の作製方法。
【請求項１６】
可撓性基板と、
モリブデン膜及び酸化モリブデン膜が順次形成された基板を剥離して、前記可撓性基板に転置された絶縁膜及び非晶質構造を有する半導体膜と、を有することを特徴とする半導体装置。
【請求項１７】
可撓性基板と、
モリブデン膜及び酸化モリブデン膜が順次形成された基板を剥離して、前記可撓性基板に転置された絶縁膜及び有機化合物を有する半導体膜と、を有することを特徴とする半導体装置。
【請求項１８】
請求項１６または１７において、
前記可撓性基板に対向して設けられた第２可撓性基板と、
前記可撓性基板と、前記第２可撓性基板との間に設けられた電子インクと、を有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成22年4月6日(2010.4.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の導電層と、
第２の導電層と、
前記第１の導電層と前記第２の導電層とに挟持される液晶性を示す化合物を含む層と、
前記第１の導電層と前記第２の導電層とに挟持され、前記液晶性を示す化合物を含む層に接する有機化合物を含む層と、を有し、
前記液晶性を示す化合物を含む層は前記第１の導電層に接して形成されており、少なくとも第１の相から第２の相へ相転移する層であることを特徴とする記憶素子。
【請求項２】
請求項１において、
前記液晶性を示す化合物を含む層の前記第１の相は固体状態であり、前記第２の相は液晶状態又は液体状態であることを特徴とする記憶素子。
【請求項３】
請求項１又は請求項２において、
前記第１の導電層及び前記第２の導電層の間に電圧を印加することによって起きる温度変化により、前記液晶性を示す化合物を含む層は前記第１の相から前記第２の相へ相転移することを特徴とする記憶素子。
【請求項４】
請求項１又は請求項２において、
前記第１の導電層及び前記第２の導電層の間に電圧を印加することによって起きる温度変化により、前記液晶性を示す化合物を含む層は前記第１の相から前記第２の相へ相転移するとともに、前記液晶性を示す化合物を含む層と前記第１の導電層が混合物を形成し、前記液晶性を示す化合物を含む層が導電層として機能することを特徴とする記憶素子。
【請求項５】
請求項３又は請求項４において、
前記第１の導電層及び前記第２の導電層の間に電圧を印加することによって起きる温度変化により、前記有機化合物を含む層の形状が変化し、前記第１の導電層と前記第２の導電層が短絡することを特徴とする記憶素子。
【請求項６】
請求項１乃至５のいずれか一において、
前記有機化合物を含む層は、有機樹脂を含む層、正孔輸送性を有する有機化合物を含む層又は電子輸送性を有する有機化合物を含む層であることを特徴とする記憶素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】記憶素子
【手続補正書】
【提出日】平成22年3月23日(2010.3.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも２つの薄膜トランジスタを有するカレントミラー回路を有し、
前記薄膜トランジスタは、チャネル形成領域、ソース領域およびドレイン領域を有する
島状半導体膜、ゲート絶縁膜、ゲート電極、ソース電極およびドレイン電極を有し、
前記カレントミラー回路は寄生抵抗を補正する補正抵抗を有し、
前記補正抵抗は、前記ゲート電極の寄生抵抗、前記ソース電極の寄生抵抗、前記ドレイ
ン電極の寄生抵抗を補正することを特徴とする半導体装置。
【請求項２】
ゲート電極と、ソース電極と、ドレイン電極を含む第１のトランジスタと、
ゲート電極と、ソース電極と、ドレイン電極を含む第２のトランジスタと、
第１のトランジスタのドレイン電極、第２のトランジスタのドレイン電極に電気的に接
続された第１の端子と、
第１のトランジスタのソース電極、第２のトランジスタのソース電極に電気的に接続さ
れた第２の端子と、
を有し、
前記第１のトランジスタのゲート電極は、接点を介して前記第２のトランジスタのゲー
ト電極に接続され、かつ、前記第１のトランジスタのゲート電極は、前記第１のトランジ
スタのドレイン電極に電気的に接続され、
前記第１の端子から、前記第１のトランジスタのドレイン電極及び前記第１のトランジ
スタのソース電極を通って、第２の端子までの経路である第１の経路の抵抗値と、前記第
１の端子から、第２のトランジスタのドレイン電極及び前記第２のトランジスタのソース
電極を通って、第２の端子までの経路である第２の経路の抵抗値が同じになるように、前
記第１の経路もしくは前記第２の経路の一方または双方に補正抵抗を形成し、
前記第１のトランジスタのゲート電極から前記接点までの経路である第３の経路の抵抗
値と、前記第２のトランジスタのゲート電極から前記接点までの経路である第４の経路の
抵抗値が同じになるように、前記第３の経路もしくは前記第４の経路の一方または双方に
補正抵抗を形成することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記補正抵抗は、前記ゲート電極と同じ材料を含む配線を有することを特徴とする半導
体装置。
【請求項４】
請求項１または請求項２において、
前記補正抵抗は、前記ソース電極またはドレイン電極と同じ材料を含む配線を有するこ
とを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一に記載の半導体装置を組み込んだ電子機器。
【手続補正書】
【提出日】平成21年11月26日(2009.11.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
土台(1)と、この土台(1)の定位置にダウエルピン(3)を介して連結される歯形模型(4)とを備える間接法作業模型であって、
土台(1)が、上面と下面を開口する外周壁(6A)を有し、外周壁(6A)の内側に中空部(6B)を設けてなる形状にプラスチックを成形している成形枠(6)と、この成形枠(6)の中空部(6B)に充填してなる石膏泥を硬化させた石膏成形部(7)とを備え、
成形枠(6)の中空部(6B)に充填している石膏成形部(7)にダウエルピン(3)を挿入する連結孔(5)を設け、この連結孔(5)にダウエルピン(3)を挿入して、歯形模型(4)を土台(1)に連結するようにしてなる間接法作業模型。
【請求項２】
成形枠(6)の下端開口部を分離可能な閉塞蓋(8)で閉塞している請求項１に記載される間接法作業模型。
【請求項３】
閉塞蓋(8)が、成形枠(6)の下端開口縁(6a)に剥離できるように連結しているシート材(8A)である請求項２に記載される間接法作業模型。
【請求項４】
閉塞蓋(8)が、成形枠(6)の下端部に脱着できるように連結しているゴム状弾性体の蓋材(8B)である請求項２に記載される間接法作業模型。
【請求項５】
成形枠(6)の底部に、ダウエルピン(3)の先端を引き抜きできるように挿通でき、かつ、石膏成形部(7)の石膏泥を硬化する状態で成形枠(6)から分離できる挿入プレート(9)を配設している請求項１に記載される間接法作業模型。
【請求項６】
石膏成形部(7)が、成形枠(6)の外周壁(6A)の上縁よりも突出する突出部(17)を有する請求項１に記載される間接法作業模型。
【請求項７】
成形枠(6)が、外周壁(6A)の内側に内壁(6C)を一体的に成形して設けており、この内壁(6C)の内側を中空部(6B)としてなる請求項１に記載される間接法作業模型。