(57)【要約】【課題】  磁気トンネル接合での復元可能な抵抗変化を利用した磁気メモリの情報読み出し方法を提供する。【解決手段】  この方法は、電磁気的撹乱によって変化する磁気トンネル接合の電気抵抗をモニタリングすることによって、磁気トンネル接合に記録された情報を判読することを特徴とする。この時、前記磁気トンネル接合は横の長さ及び縦の長さが互いに異なることが望ましく、前記電磁気的撹乱は前記磁気トンネル接合の短い方向に流れる電流によって形成される磁場の変化であることが望ましい。【選択図】  図８
2005011502.tif 000002
【特許請求の範囲】
【請求項１】
磁気メモリの磁気トンネル接合ＭＴＪに貯蔵された情報を判読する方法において、
前記ＭＴＪにおける電気抵抗変化を誘発するのに十分な電磁場を前記磁気トンネル接合に印加する段階であって、前記ＭＴＪにおける電気抵抗変化は少なくとも前記印加される電磁場の除去に反応して除去される、電磁場を前記磁気トンネル接合に印加する段階と、
前記ＭＴＪに対する前記電磁場の印加と関連した前記ＭＴＪの電気抵抗の変化を測定する段階と、
前記ＭＴＪの電気抵抗の測定された変化に基づいて前記ＭＴＪの情報を決める段階と、
を含むことを特徴とする磁気メモリの判読方法。
【請求項２】
前記ＭＴＪは自由膜を含むことを特徴とし、
前記印加される電磁場は、前記自由膜を第１磁気分極状態から第２磁気分極状態に歪曲させ、前記印加される電磁場が除去されることによって、前記自由膜が少なくとも前記第１磁気分極状態に復元されるのに十分に小さいサイズであることを特徴とする請求項１に記載の磁気メモリの判読方法。
【請求項３】
前記ＭＴＪに電磁場を印加する段階は、前記ＭＴＪに隣接して電流を印加する段階を含み、前記電流は、前記ＭＴＪの電気抵抗の変化を誘発するには十分に大きく、前記印加される電流を除去することによって、前記ＭＴＪの電気抵抗の前記変化が除去されるのに十分に小さな強さを有することを特徴とする請求項１に記載の磁気メモリの判読方法。
【請求項４】
前記ＭＴＪの電気抵抗の変化を測定する段階は、
前記電磁場が前記ＭＴＪに印加されない間に、第１電気抵抗として前記ＭＴＪの電気抵抗を測定する段階と、
前記電磁場が前記ＭＴＪに印加される間に、第２電気抵抗として前記ＭＴＪの電気抵抗を測定する段階と、
前記ＭＴＪの電気抵抗の変化を測定するため、前記第１及び第２電気抵抗を比較する段階と、
を含むことを特徴とする請求項１に記載の磁気メモリの判読方法。
【請求項５】
前記ＭＴＪに貯蔵された情報を決める段階は、前記電磁場が前記ＭＴＪに印加される時、前記ＭＴＪの電気抵抗が増加するか否かを判断する段階を含むことを特徴とする請求項１に記載の磁気メモリの判読方法。
【請求項６】
前記ＭＴＪに貯蔵された情報を決める段階は、前記電磁場が前記ＭＴＪに印加される時、前記ＭＴＪの電気抵抗が少なくとも所定のスレショルドの大きさまで増加するか否かを判断する段階を含むことを特徴とする請求項５に記載の磁気メモリの判読方法。
【請求項７】
前記ＭＴＪに貯蔵された情報を決める段階は、前記電磁場が前記ＭＴＪに印加される時、前記ＭＴＪの電気抵抗が減少するか否かを判断する段階を含むことを特徴とする請求項１に記載の磁気メモリの判読方法。
【請求項８】
前記ＭＴＪに貯蔵された情報を決める段階は、前記電磁場が前記ＭＴＪに印加される時、前記ＭＴＪの電気抵抗が少なくとも所定のスレショルドの大きさまで減少するか否かを判断する段階を含むことを特徴とする請求項７に記載の磁気メモリの判読方法。
【請求項９】
前記ＭＴＪは長さ及び幅が互いに異なり、これに相応する磁化困難軸と磁化容易軸とを有し、前記電磁場は前記磁化困難軸の方向に印加されることを特徴とする請求項１に記載の磁気メモリの判読方法。
【請求項１０】
前記ＭＴＪに電磁場を印加する段階は、前記ＭＴＪの前記磁化困難軸の方向に沿って前記電気抵抗の変化が誘発されるように、前記ＭＴＪに隣接して電流を印加する段階を含むことを特徴とする請求項９に記載の磁気メモリの判読方法。
【請求項１１】
前記ＭＴＪに貯蔵された情報を決める段階は、
前記ＭＴＪに前記電磁場を印加する時、前記ＭＴＪの電気抵抗が減少する場合、前記ＭＴＪは第１二進値に対する情報を貯蔵すると決め、
前記ＭＴＪに前記電磁場を印加する時、前記ＭＴＪの電気抵抗が増加する場合、前記ＭＴＪは第２二進値に対する情報を貯蔵すると決める段階を含むことを特徴とする請求項１に記載の磁気メモリの判読方法。
【請求項１２】
前記ＭＴＪは、固定膜、前記固定膜上の被固定膜、前記被固定膜上の絶縁膜及び前記絶縁膜上の自由膜を含み、前記印加される電磁場は、前記自由膜を第１磁気分極状態から第２磁気分極状態に歪曲させるのに十分に大きく、前記印加される電磁場が除去されることによって、前記自由膜が少なくとも前記第１磁気分極状態に復元されるのに十分に小さいサイズであることを特徴とする請求項１に記載の磁気メモリの判読方法。
【請求項１３】
前記固定膜は反強磁性膜を含み、前記被固定膜は強磁性膜を含み、前記自由膜は強磁性膜を含むことを特徴とする請求項１２に記載の磁気メモリの判読方法。
【請求項１４】
前記固定膜はＩｒＭｎ、ＰｔＭｎ、ＭｎＯ、ＭｎＳ、ＭｎＴｅ、ＭｎＦ２、ＦｅＦ２、ＦｅＣｌ２、ＦｅＯ、ＣｏＣｌ２、ＣｏＯ、ＮｉＣｌ２、ＮｉＯ及びＣｒのうちから選択された少なくとも一つであることを特徴とする請求項１２に記載の磁気メモリの判読方法。
【請求項１５】
前記被固定膜はＦｅ、Ｃｏ、Ｎｉ、Ｇｄ、Ｄｙ、ＭｎＡｓ、ＭｎＢｉ、ＭｎＳｂ、ＣｒＯ２、ＭｎＯＦｅ２Ｏ３、ＦｅＯＦｅ２Ｏ３、ＮｉＯＦ２Ｏ３、ＣｕＯＦｅ２Ｏ３、ＭｇＯＦｅ２Ｏ３、ＥｕＯ、Ｙ３Ｆｅ５Ｏ１２、及びＲｕのうちから選択された少なくとも一つであることを特徴とする請求項１２に記載の磁気メモリの判読方法。
【請求項１６】
前記自由膜はＦｅ、Ｃｏ、Ｎｉ、Ｇｄ、Ｄｙ、ＭｎＡｓ、ＭｎＢｉ、ＭｎＳｂ、ＣｒＯ２、ＭｎＯＦｅ２Ｏ３、ＦｅＯＦｅ２Ｏ３、ＮｉＯＦｅ２Ｏ３、ＣｕＯＦｅ２Ｏ３、ＭｇＯＦｅ２Ｏ３、ＥｕＯ、Ｙ３Ｆｅ５Ｏ１２、及びＲｕのうちから選択された少なくとも一つであることを特徴とする請求項５に記載の磁気メモリの判読方法。
【請求項１７】
磁気メモリで長軸及び短軸を有する正方形の磁気トンネル接合ＭＴＪに貯蔵された情報を判読する方法において、
前記ＭＴＪの第１電気抵抗を測定する段階と、
前記ＭＴＪに隣接し、前記ＭＴＪの短軸に平行な導電線に電流を印加して、前記ＭＴＪ内に電磁場を発生させる段階と、
前記導電線に前記電流を印加する間に、前記ＭＴＪの第２電気抵抗を測定する段階と、
前記第１電気抵抗及び第２電気抵抗を比較して、前記ＭＴＪに貯蔵された情報を決める段階と、
を含むことを特徴とする磁気メモリの判読方法。
【請求項１８】
前記導電線に電流を印加する段階は、前記ＭＴＪの電気抵抗変化を誘発するのに十分に大きく、前記印加される電流を除去することによって、前記ＭＴＪの電気抵抗の変化が除去されるのに十分に小さい電流を印加する段階を含むことを特徴とする請求項１７に記載の磁気メモリの判読方法。
【請求項１９】
前記ＭＴＪは固定膜、前記固定膜上の被固定膜、前記被固定膜上の絶縁膜及び前記絶縁膜上の自由膜を含み、前記印加される電流の強さは、前記自由膜を第１磁気分極状態から第２磁気の分極状態に歪曲させるのに十分に大きく、前記印加される電流が除去されることによって、前記自由膜が少なくとも前記第１磁気分極状態に復元されるのに十分に小さいことを特徴とする請求項１７に記載の磁気メモリの判読方法。
【請求項２０】
前記第１電気抵抗及び前記第２電気抵抗を比較して、前記ＭＴＪに貯蔵された情報を決める段階は、前記電流が前記導電線に印加される時、前記ＭＴＪの電気抵抗が増加するか、または減少するかを判断する段階を含むことを特徴とする請求項１７に記載の磁気メモリの判読方法。
【請求項２１】
前記第１電気抵抗及び前記第２電気抵抗を比較して前記ＭＴＪに貯蔵された情報を決める段階は、
前記導電線に前記電流を印加する時、前記ＭＴＪの電気抵抗が減少する場合、前記ＭＴＪは第１二進値に対する情報を貯蔵すると判断し、
前記導電線に前記電流を印加する時、前記ＭＴＪの電気抵抗が増加する場合、前記ＭＴＪは第２二進値に対する情報を貯蔵すると判断する段階を含むことを特徴とする請求項１７に記載の磁気メモリの判読方法。
【請求項２２】
磁気メモリで長軸及び短軸を有する正方形の磁気トンネル接合ＭＴＪに貯蔵された情報を判読する方法において、
ビットラインとＭＯＳトランジスタのドレインとを通じて前記ＭＴＪの第１電気抵抗を測定する段階と、
前記ＭＴＪに隣接し、前記ＭＴＪの短軸に平行なデジットラインに電流を印加して、前記ＭＴＪ内に電磁場を発生させる段階と、
前記デジットラインに前記電流を印加する間に、前記ビットラインと前記ＭＯＳトランジスタのドレインとを通じて前記ＭＴＪの第２電気抵抗を測定する段階と、
前記第１電気抵抗及び第２電気抵抗を比較して、前記ＭＴＪに貯蔵された情報を決める段階と、
を含むことを特徴とする磁気メモリの判読方法。
【請求項２３】
前記第１電気抵抗及び前記第２電気抵抗を比較して、前記ＭＴＪに貯蔵された情報を決める段階は、
前記デジットラインに前記電流を印加する時、前記ＭＴＪの電気抵抗が減少する場合、前記ＭＴＪは第１二進値に対する情報を貯蔵すると判断し、
前記デジットラインに前記電流を印加する時、前記ＭＴＪの電気抵抗が増加する場合、前記ＭＴＪは第２二進値に対する情報を貯蔵すると判断する段階を含むことを特徴とする請求項２２に記載の磁気メモリの判読方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の動作方法に関するものであり、特に、磁気トンネル接合での復元可能な抵抗変化を利用した磁気メモリの情報読み出し方法に関するものである。
【背景技術】
【０００２】
移動通信及びコンピュータなどのような電子産業の発展に従って、多様な機能及び優れた性能をともに有する半導体装置に対する要求が増加している。しかし、現在使用されるＳＲＡＭ（Ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、ＤＲＡＭ（ｄｙｎａｍｉｃ  ＲＡＭ）、フラッシュメモリ（ＦＬＡＳＨ  ｍｅｍｏｒｙ）及び強誘電体メモリ（ＦｅＲＡＭ、ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）などのようなメモリ装置は前記求められる多様な機能及び優れた性能を同時に満たしていない。すなわち、前記メモリ装置は下の表１に開示したように長所及び短所をともに有するので、電子装置で求められるすべての特性を全部満たしていない。
【０００３】
【表１】
2005011502.tif 000003
【０００４】
図１ＡはＰチャンネルＭＯＳＦＥＴ（ｐ−ｃｈａｎｎｅｌ  ＭＯＳＦＥＴ）をプルアップ素子（ｐｕｌｌ−ｕｐ  ｄｅｖｉｃｅ）として使用するプルＣＭＯＳ（ｆｕｌｌ  ＣＭＯＳ）型ＳＲＡＭの単位セルを示す回路図である。前記ＳＲＡＭは読み出し（ｒｅａｄ）及び記録（ｗｒｉｔｅ）速度が非常に速いか、消耗電力が少ない長所を有する。しかし、前記ＳＲＡＭは、図示したように、単位セル（ｕｎｉｔ  ｃｅｌｌ）が６個のトランジスタで構成されるので、高集積化しにくい。
【０００５】
図１Ｂは通常のＤＲＡＭのセルアレイを示す回路図である。図示したように、前記ＤＲＡＭの単位セルは一つのトランジスタ及び一つのキャパシタで構成されるので、その面積は前記ＳＲＡＭよりも非常に少ない、おおよそ１０Ｆ２（Ｆは最小加工サイズ（ｍｉｎｉｍｕｍ  Ｆｅａｔｕｒｅ  ｓｉｚｅ）を示す）である。したがって、前記ＤＲＡＭは前記ＳＲＡＭよりも高集積化しやすい。しかし、前記ＤＲＡＭは電荷の漏洩（ｌｅａｋａｇｅ）による情報の損失を防止するため、数ミリ秒（ｍｓ）位ごとにリフレッシュ（ｒｅｆｒｅｓｈ）動作が必要である。
【０００６】
一方、携帯用電子装置に対する需要が増加することによって、電源供給に関係なく貯蔵された情報を維持する不揮発性は、メモリ素子で求められるまた他の特性になっている。しかし、前記ＳＲＡＭ及びＤＲＡＭは不揮発性がない。これによって、携帯用電子装置の分野では不揮発性を有するフラッシュメモリ及び強誘電体メモリに対する関心が増加している。
【０００７】
図１Ｃは通常のＮＡＮＤ型フラッシュメモリのセルアレイを示す回路図である。前記ＮＡＮＤ型フラッシュメモリはセルキャパシタがなく、単位セルごとにコンタクトを有しないので、その単位セル面積はＤＲＡＭの単位セル面積よりも小さい４〜８Ｆ２である。これによって、前記ＮＡＮＤ型フラッシュメモリは高集積化が最も容易なメモリ素子として理解される。しかし、知られたように、前記フラッシュメモリは記録モード（ｗｒｉｔｅ  ｍｏｄｅ）では動作電圧が５〜１２Ｖで高く、特に消去（ｅｒａｓｅ）速度が遅い短所を有する。これに加えて、前記動作電圧を高めるため周辺回路に配置されるパンピング回路は前記フラッシュメモリの高集積化を妨害する。また、前記フラッシュメモリは再使用可能な回数がおおよそ１０５〜１０６回に制限される短所を有する。
【０００８】
また他の不揮発性メモリである強誘電体メモリは、一つのトランジスタと一つのキャパシタとで構成され、これによって、その単位セル構造は前記ＤＲＡＭと類似である。一方、前記強誘電体メモリは前記キャパシタを強誘電性物質で形成することによって、不揮発の特性を有するが、読み出し動作の破壊的な（ｄｅｓｔｒｕｃｔｉｖｅ）特性によって読み出し動作ごとに再記録（ｒｅｗｒｉｔｉｎｇ）が求められる。また、前記強誘電体メモリは再使用可能な回数に制限があり、中間水準の動作速度を有する。これに加えて、強誘電体材料で誘発される難しさ、すなわち水素との高い反応性、高温アニールの必要性及びセル面積／セル電圧のスケーリング（ｓｃａｌｌｉｎｇ）の難しさなどは強誘電体メモリの開発のため解決しなければならない技術的課題として残っている。
【０００９】
これと比較して、ＭＲＡＭ（ｍａｇｎｅｔｉｃ  ＲＡＭまたはｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ＲＡＭ）は不揮発性であり、再使用回数に制限がなく、高集積化しやすく、高速動作及び低電圧動作が可能な長所を有する。しかし、従来の技術による前記ＭＲＡＭの読み出し動作は、前記強誘電体メモリと同様に破壊的である。
【００１０】
通常の磁気メモリは磁気トンネル接合４０、デジットライン３０及びビットライン５０を具備する（図４参照）。前記磁気トンネル接合４０の基本的な構造は固定膜（ｐｉｎｎｉｎｇ  ｌａｙｅｒ、４２）、被固定膜（ｐｉｎｎｅｄ  ｌａｙｅｒ、４４）、絶縁膜４６及び自由膜（ｆｒｅｅ  ｌａｙｅｒ、４８）で構成される。前記磁気トンネル接合４０の上部面（すなわち、前記自由膜４８）は前記ビットライン５０に接続され、前記磁気トンネル接合４０の下部面（すなわち、前記固定膜４２）は所定のスイッチ素子（例えば、ＭＯＳトランジスタ）に連結される。追加的な下部電極３５がこのようなスイッチ素子との連結のため、前記磁気トンネル接合４０の下に配置される。
【００１１】
前記固定膜４２は前記被固定膜４４の磁化方向を固定する役割を果たし、これによって、前記被固定膜４４の磁化方向は通常な読み出し／記録動作中には変わらない。一方、前記自由膜４８の磁化方向は前記被固定膜４４の磁化方向に対して変わることができる。しかし、前記自由膜４８が有することができる安定した（ｓｔａｂｌｅ）磁化方向は前記被固定膜４４の磁化方向と同一、または反対の状態である。この時に、前記磁気トンネル接合４０の抵抗は前記自由膜４８と前記被固定膜４４との磁化方向が同一の方向であるか、逆方向であるかに従って大きく変わる。このような磁化方向に依存的な抵抗特性は前記磁気トンネル接合４０を具備する磁気メモリの動作原理で利用される。
【００１２】
一方、特定セルに貯蔵された情報を読み出す動作は、前記磁気トンネル接合４０の抵抗を測定した後、測定された抵抗を基準抵抗（ｒｅｆｅｒｅｎｃｅ  ｒｅｓｉｓｔａｎｃｅ）と比較する段階を含む。この時に、前記基準抵抗を選択する方法に従って、外部基準方式（ｅｘｔｅｒｎａｌ  ｒｅｆｅｒｎｃｅ  ｓｃｈｅｍｅ）と自己基準方式（ｓｅｌｆ  ｒｅｆｅｒｅｎｃｅ  ｓｃｈｅｍｅ）とに区分することができる。前記外部基準方式は前記基準抵抗として、所定の基準素子（ｒｅｆｅｒｅｎｃｅ  ｄｅｖｉｃｅ）の抵抗を使用し、前記自己基準方式は（下により詳細に説明するように）前記基準抵抗として、自己の他の状態の抵抗を使用する。
【００１３】
ところで、前記磁気トンネル接合４０の抵抗は前記絶縁膜４６の厚さに従って幾何級数的に変わる。このため、前記外部基準方式による読み出し動作が有効に進行されるためには、前記絶縁膜４６の厚さの変化をおおよそ１Å以内に調節しなければならないという技術的困難がある。その結果、最近には磁気メモリの読み出し方法で自己基準方式に対する関心が増加している。
【００１４】
図６は従来の自己基準方式による磁気メモリの読み出し動作を説明するための順序図である。これと関連した従来の技術は特許文献１に発見することができる。
【００１５】
図６を参照すると、磁気トンネル接合４０の初期電気抵抗Ｒｉを測定する８０。この時、初期電気抵抗Ｒｉは前記磁気トンネル接合４０に記録された初期の情報に相応する。以後、同一の磁気トンネル接合４０に所定の情報を記録する第１書き込み動作を実行した後８２、前記第１書き込み動作８２が実行された前記磁気トンネル接合４０の最終電気抵抗Ｒｆを再測定する８４。続いて、前記初期電気抵抗Ｒｉと最終電気抵抗Ｒｆとを比較する８６。前記磁気トンネル接合４０の初期情報が前記第１書き込み動作８２によって記録される最終情報と同一であれば、前記初期電気抵抗と前記最終電気抵抗との差Ｒｆ−Ｒｉは所定のサイズよりも小さいはずであり、二つの情報が異なったら、前記差Ｒｆ−Ｒｉは前記所定のサイズよりも大きいはずである。このような差を利用することによって、前記磁気トンネル接合４０に貯蔵された初期の情報を判読することができる。以後、前記初期情報と最終情報とが異なったら、追加的な第２書き込み動作を通じて前記磁気トンネル接合４０を初期の状態に復元させる８８。
【００１６】
一方、上述の自己基準方式の読み出し動作は、強誘電体メモリと同一で破壊的な方式（ｄｅｓｔｒｕｃｔｉｖｅ  ｓｃｈｅｍｅ）の読み出し動作である。このような破壊的な方式は一度の読み出し動作のため、少なくとも一度の書き込み動作を実行しなければならない非効率性を有する。
【特許文献１】米国特許第６，３８５，１０９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明の目的は、磁気メモリの効率的な読み出し方法を提供することにある。
【００１８】
本発明の他の目的は、磁気メモリの非破壊的な読み出し方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は復元可能な電磁気的撹乱を利用する磁気メモリの読み出し方法を提供する。
【００２０】
本発明の多様な実施の形態によると、情報は磁気メモリの磁気トンネル接合から読み出される。前記磁気トンネル接合の電気抵抗の変化を誘発するのに十分な電磁場が前記磁気トンネル接合に印加される。前記印加される電磁場が除去される時、前記磁気トンネル接合の電気抵抗の前記変化も消える。前記電気抵抗の変化は測定されて、前記磁気トンネル接合に貯蔵された情報を判読するのに利用される。
【００２１】
前記電磁場は（測定に適するように）前記電気抵抗を変化させるのに十分に大きいが、情報が前記磁気メモリから非破壊的に読み出されるように、前記電磁場が除去された後には前記磁気トンネル接合の電気抵抗の復元を可能にするほどに小さい。
【００２２】
本発明のまた他の実施の形態によると、前記磁気トンネル接合の電気抵抗の変化は前記電磁場が前記磁気トンネル接合に印加されない間に、第１電気抵抗を測定し、前記電磁場が前記磁気トンネル接合に印加される間に、第２電気抵抗を測定した後、前記第１及び第２電気抵抗を比較する段階を含むことができる。この時、前記磁気トンネル接合の電気抵抗が減少する場合、前記磁気トンネル接合は前記第１二進値に該当する情報を貯蔵すると判読され、前記電気抵抗が増加する場合、第２二進値に該当する情報を貯蔵すると判読され得る。
【００２３】
前記磁気トンネル接合は自由膜を含むことができる。前記印加される電磁場は前記自由膜を第１磁気分極状態から第２磁気分極状態に歪曲させることができるだけ十分に大きく、同時に、前記印加される電磁場が除去される場合、前記自由膜を前記第１磁気分極状態に復元させることができるだけ十分に小さい強さを有することができる。
【発明の効果】
【００２４】
本発明によると、復元可能な撹乱現象を利用することによって、非破壊的な磁気メモリの読み出し動作が可能である。これによって、破壊的な読み出し動作で実行される追加的な書き込み及び復元過程などが不必要である。その結果、消耗電力が少ないながら、速い読み出し動作が可能である。また、本発明による磁気メモリの読み出し方式は自己基準方式により進行される。その結果、絶縁膜の厚さを正確に制御しなければならない技術的難しさを克服することができる。
【発明を実施するための最良の形態】
【００２５】
以下、添付の図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明は、ここで説明される実施の形態に限定されず、他の形態で具体化することもできる。むしろ、ここで紹介される実施の形態は開示された内容が徹底し、完全になれるように、そして当業者に本発明の思想を十分に伝達するために提供されるものである。図面において、層及び領域の厚さは明確性のために誇張されたものである。また層が他の層または基板上にあると言及される場合に、それは他の層または基板上に直接形成されることができるもの、またはそれらの間に第３の層が介在されることもできるものである。
【００２６】
以下では、図２乃至図４を参照して通常のＭＲＡＭの構造を説明する。図２は通常のＭＲＡＭのセルアレイの一部を示す平面図であり、図３は図２のＩ−Ｉ′に沿って切断した断面を示す。図４は通常のＭＲＡＭの構造をより詳細に説明するための斜視図である。
【００２７】
図２乃至図４を参照すると、半導体基板１０の所定の領域には素子分離膜１２が配置されて活性領域１１を限定する。前記素子分離膜１２を含む半導体基板の上部には、前記活性領域１１及び素子分離膜１２を横切る複数個のゲート電極１５、すなわち複数個のワードラインが配置される。前記活性領域１１の各々は前記一対のゲート電極１５と垂直に交差する。すなわち、前記活性領域１１の方向を行方向（ｘ軸方向）とする時、前記ゲート電極１５は列方向（ｙ軸方向）に配置される。前記ゲート電極１５の間の活性領域１１には共通ソース領域１６ｓが配置され、前記共通ソース領域１６ｓの両側の活性領域１１にはドレイン領域１６ｄが配置される。これによって、前記活性領域１１と前記ゲート電極１５とが交差する地点にはセルトランジスタが形成される。
【００２８】
前記セルトランジスタを有する半導体基板の全面は層間絶縁膜２０で覆われる。前記層間絶縁膜２０内には前記ゲート電極１５に平行な複数個のデジットライン（ｄｉｇｉｔ  ｌｉｎｅ、３０）が配置される。前記層間絶縁膜２０及びデジットライン３０上には前記ゲート電極１５を横切る、すなわち前記活性領域１１に平行な複数個のビットライン５０が配置される。前記ビットライン５０と前記デジットライン３０との間には、磁気トンネル接合（ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ、ＭＴＪ、４０）が配置される。前記磁気トンネル接合４０と前記デジットライン３０との間には、前記ドレイン領域１６ｄの上部に延長された下部電極３５が配置される。前記磁気トンネル接合４０は前記下部電極３５の上部面と前記ビットライン５０の下部面に直接接触する。前記層間絶縁膜２０内には、前記下部電極３５と前記ドレイン領域１６ｄとを電気的に連結する垂直配線２５が配置される。前記垂直配線２５は順次に積層された複数個のプラグ構造体を含むこともできる。前記共通ソース領域１６ｓの上部にはソースプラグ２６及びソースライン２８が順次に連結される。
【００２９】
前記磁気トンネル接合４０は、上述のように、順次に積層された固定膜（ｐｉｎｎｉｎｇ  ｌａｙｅｒ、４２）、被固定膜（ｐｉｎｎｅｄ  ｌａｙｅｒ、４４）、絶縁膜４６及び自由膜（ｆｒｅｅ  ｌａｙｅｒ、４８）で構成される。前記固定膜４２はＩｒＭｎ、ＰｔＭｎ、ＭｎＯ、ＭｎＳ、ＭｎＴｅ、ＭｎＦ２、ＦｅＦ２、ＦｅＣｌ２、ＦｅＯ、ＣｏＣｌ２、ＣｏＯ、ＮｉＣｌ２、ＮｉＯ及びＣｒなどのような反強磁性膜（ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ  ｌａｙｅｒｓ）のうちから選択された少なくとも一つからなることが望ましい。前記被固定膜４４及び自由膜４８は各々Ｆｅ、Ｃｏ、Ｎｉ、Ｇｄ、Ｄｙ、ＭｎＡｓ、ＭｎＢｉ、ＭｎＳｂ、ＣｒＯ２、ＭｎＯＦｅ２Ｏ３、ＦｅＯＦｅ２Ｏ３、ＮｉＯＦｅ２Ｏ３、ＣｕＯＦｅ２Ｏ３、ＭｇＯＦｅ２Ｏ３、ＥｕＯ、及びＹ３Ｆｅ５Ｏ１２などのような強磁性膜のうちから選択された少なくとも一つからなることが望ましい。特に、前記被固定膜４４は上述の強磁性物質の間にルテニウム膜Ｒｕがさらに介在される３層構造であり得る。前記絶縁膜４６はアルミニウム酸化膜であることが望ましい。
【００３０】
本発明の実施の形態によると、前記磁気トンネル接合４０の模様は異方性（ａｎｉｓｏｔｒｏｐｙ）を有する。例えば、前記磁気トンネル接合４０は横の長さ及び縦の長さが互いに異なる長方形であり得る。このような模様の異方性により、前記磁気トンネル接合４０は磁気的異方性（ｍａｇｎｅｔｉｃ  ａｎｉｓｏｔｒｏｐｙ）を有する。すなわち、前記自由膜４８の磁気分極（ｍａｇｎｅｔｉｃ  ｐｏｌａｒｚａｔｉｏｎ）を変化させるため必要な磁場の強さは前記磁気トンネル接合４０の長い方向よりも短い方向でさらに大きい。方向に従って変わる、このような磁場の強さにより、前記磁気トンネル接合４０の短い方向は磁化困難軸（ｈａｒｄ  ａｘｉｓ）と呼ばれ、長い方向は磁化容易軸（ｅａｓｙ  ａｘｉｓ）と呼ばれる。これに加えて、前記自由膜４８の磁気分極は印加される磁場の方向に従って異なる磁化特性を示す。このような磁化特性の異方性に対しては下の図７Ａ及び図７Ｂを参照して詳細に説明する。
【００３１】
一方、本発明による磁気メモリの単位セルは平面的にだけでなく、立体的に配列することもできる。すなわち、前記磁気メモリのセルを含む平面は複数個であり得る。これに加えて、本発明による磁気メモリはトランジスタが形成される半導体基板を具備、または具備しない実施の形態全部に可能である。すなわち、前記単位セルはトランジスタを具備しないこともできる。この場合、前記磁気メモリはトランジスタで構成される機能回路に連結されることができる。その連結方法は、チップパッケージに使用されるワイヤボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）、フリップチップボンディング（ｆｌｉｐ−ｃｈｉｐ  ｂｏｎｄｉｎｇ）、ソルダバンプ（ｓｏｌｄｅｒ  ｂｕｍｐｓ）を利用した連結などの方法が使用されることができる。
【００３２】
図５はＭＯＳトランジスタを具備する磁気メモリのセルアレイを示す回路図である。
【００３３】
図５を参照すると、複数個のセルトランジスタが行方向及び列方向に沿って２次元的に配列される。前記セルトランジスタは各々のゲートＧ、ソースＳ及びドレインＤを具備し、半導体基板に形成されるＭＯＳＦＥＴとして、複数個のワードラインＷＬ及びビットラインＢＬによって連結される。前記ワードラインＷＬ及びビットラインＢＬは各々の行方向及び列方向に沿って配列されて、前記セルトランジスタのゲートＧ及びドレインＤに接続される。前記ビットラインＢＬと前記セルトランジスタとの間には磁気トンネル接合（ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ、ＭＴＪ）が配置される。前記ＭＴＪはＭＲＡＭで情報貯蔵のための構造として使用される。
【００３４】
前記セルトランジスタを横切る複数個のデジットラインＤＬが配置される。前記デジットラインＤＬは通常、前記ワードラインＷＬに平行な方向に配置される。結果的に、前記ワードラインＷＬ及び前記デジットラインＤＬは全部前記ビットラインＢＬを横切る。この時、所定のセルトランジスタを選択する所定のワードラインＷＬ、ビットラインＢＬ及びデジットラインＤＬを考慮する時、前記ワードラインＷＬ及び前記デジットラインＤＬによって選択されるセルトランジスタは同一である。すなわち、前記ワードラインＷＬ及び前記デジットラインＤＬは同一の方向に配置されたセルトランジスタを連結する。これに比べて、前記ビットラインＢＬは前記ワードラインＷＬ及びデジットラインＤＬに垂直な方向に配置されたセルトランジスタを連結する。
【００３５】
図７Ａ及び図７Ｂは各々、磁化容易軸及び磁化困難軸方向に印加される磁場による自由膜の磁化特性を示すグラフである。
【００３６】
図７Ａを参照すると、外部の磁場が磁化容易軸の方向に印加される場合、前記磁気トンネル接合４０はいわゆる履歴現象（ｈｙｓｔｅｒｅｓｉｓ）と呼ばれる磁化特性を示す。前記履歴現象は、前記自由膜４８の磁化（ｍａｇｎｅｔｉｚａｔｉｏｎ）が外部磁場（ｅｘｔｅｒｎａｌ  ｍａｇｎｅｔｉｃ  ｆｉｅｌｄ）の変化よりも遅く進行される物理的現象である。前記自由膜４８の磁気分極は外部磁場が印加されることによって、所定の捻れ状態（ｄｉｓｔｏｒｔｉｏｎ）を有するが、外部磁場が臨界大きさ（ａまたはｂ）を越えた以後には、自然的に復元不可能な磁気分極状態になる。前記磁気分極の状態を復元するためには反対方向であり、同時に臨界大きさを越えた外部磁場が印加されなければならない。これによって、図示したように、前記自由膜４８の磁気分極グラフは外部磁場の強さが増加する間（１）と反対方向に増加する間（２）とで互いに異なる。
【００３７】
一方、図７Ｂを参照すると、外部の磁場が磁化困難軸の方向に印加される場合、印加される電圧に対する前記自由膜４８の磁化曲線３は線形的な特性を示す。すなわち、前記自由膜４８の磁気分極は外部磁場が印加されることによって、捻れ状態を有するが、このような外部磁場が消えれば、最初の磁気分極状態に復元される。
【００３８】
本発明による磁気メモリの読み出し動作は前記自由膜４８の磁気分極が復元される特性を利用する。すなわち、本発明の読み出し動作は電磁気的撹乱を通じて変わる前記磁気トンネル接合４０の抵抗を測定し、前記電磁気的撹乱は前記自由膜４８の磁気分極を復元可能な範囲でねじる役割を果たす。したがって、前記外部磁場が前記磁化容易軸の方向である場合、印加される外部磁場の強さは所定の臨界大きさよりも小さくなければならない。これに比べて、前記外部磁場が前記磁化困難軸方向の場合には、このような制約は緩和され得る。
【００３９】
図８は本発明の望ましい実施の形態による磁気メモリの読み出し方法を説明するための順序図であり、図９は電磁気的撹乱現象によって示す磁気トンネル接合の抵抗特性を説明するためのグラフである。
【００４０】
図８及び図９を参照すると、磁気トンネル接合４０の初期電気抵抗Ｒｉを測定する９０。この時、前記電気抵抗を測定する方法は前記磁気トンネル接合ＭＴＪ４０の両端（すなわち、自由膜４８と固定膜４２との間）を流れる電流を測定する方法を使用することができる。前記初期電気抵抗Ｒｉは前記磁気トンネル接合４０に記録された初期の情報に相応する。
【００４１】
以後、同一の磁気トンネル接合４０を電磁気的に撹乱させながら、電気抵抗Ｒｉ′を測定する。前記電磁気的撹乱（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｄｉｓｔｕｒｂａｎｃｅ）は前記磁気トンネル接合４０の周辺に配置されたデジットライン３０の電流を変化させる方法からなることが望ましい。前記電磁気的撹乱は前記ビットライン５０を通じて行うこともできる。前記電磁気的撹乱によって前記磁気トンネル接合４０の磁化方向は安定した二つの状態、すなわち平行状態または反平行状態から脱した捻れ状態を有し、このような捻れ状態は前記磁気トンネル接合４０の電気抵抗を変化させる。図９に示したように、初期状態で前記自由膜４８と前記固定膜４２との磁化方向が平行になる場合、前記磁気トンネル接合４０の電気抵抗ＲＭＴＪ．Ｐは前記電磁気的撹乱によって増加する（ΔＲＰ＞０）。また、初期状態で前記磁化方向が反平行する場合、前記電磁気的撹乱によって前記電気抵抗ＲＭＴＪ．Ａは減少する（ΔＲＡ＜０）。
【００４２】
続いて、前記電磁気的撹乱をなくせば、磁気分極の捻れ状態は消える。これによって、前記磁気トンネル接合４０の電気抵抗は初期の電気抵抗Ｒｉに復元される。この時、前記撹乱による電気抵抗の変化（ΔＲＡまたはΔＲＰ）がプラスであるか、マイナスであるかを比較することによって、前記磁気トンネル接合４０に貯蔵された初期の情報を判読することができる。
【００４３】
本発明によると、前記復元の過程のため、追加的な書き込み動作は必要ない。このように追加的な過程がないので、本発明は消耗電力が少ないながら、速い読み出し動作を可能にする。
【図面の簡単な説明】
【００４４】
【図１Ａ】通常のプルＣＭＯＳ型のＳＲＡＭの単位セルを示す回路図である。
【図１Ｂ】通常のＤＲＡＭのセルアレイを示す回路図である。
【図１Ｃ】通常のＮＡＮＤ型のフラッシュメモリのセルアレイを示す回路図である。
【図２】通常の磁気メモリＭＲＡＭのセルアレイの一部を示す平面図である。
【図３】通常の磁気メモリのセルアレイを示す工程断面図である。
【図４】通常の磁気トンネル接合ＭＴＪを具備する磁気メモリの構造を説明するための斜視図である。
【図５】通常の磁気メモリのセルアレイを示す回路図である。
【図６】従来の技術による磁気メモリの読み出し方法を説明するための順序図である。
【図７Ａ】磁化容易軸方向に印加される磁場による磁気トンネル接合の自由膜の磁化分極特性を示すグラフである。
【図７Ｂ】磁化困難軸方向に印加される磁場による磁気トンネル接合の自由膜の磁化分極特性を示すグラフである。
【図８】本発明の望ましい実施の形態による磁気メモリの読み出し方法を説明するための順序図である。
【図９】本発明の望ましい実施の形態により実行される読み出し動作を説明するため、電磁気的撹乱現象によって測定される磁気トンネル接合の抵抗特性を説明するためのグラフである。
【図１Ａ】
2005011502.tif 000004
【図１Ｂ】
2005011502.tif 000005
【図１Ｃ】
2005011502.tif 000006
【図２】
2005011502.tif 000007
【図３】
2005011502.tif 000008
【図４】
2005011502.tif 000009
【図５】
2005011502.tif 000010
【図６】
2005011502.tif 000011
【図７Ａ】
2005011502.tif 000012
【図７Ｂ】
2005011502.tif 000013
【図８】
2005011502.tif 000014
【図９】
2005011502.tif 000015