【手続補正書】
【提出日】平成22年3月17日(2010.3.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発光ダイオードと、前記発光ダイオードの駆動電流経路に接続された駆動トランジスタと、前記駆動トランジスタの制御ノードに結合する保持キャパシタとを含み、入力される駆動信号に基づいて、前記発光ダイオードを逆バイアスした非発光状態で前記保持キャパシタの保持電圧を補正してから前記発光ダイオードを発光可能な状態にバイアスする画素回路と、
前記発光ダイオードを逆バイアスしないで発光停止を行う第２レベルの信号と、前記第２レベルより低く前記発光ダイオードを逆バイアスする第１レベルの信号と、前記第２レベルより高く発光を可能とする第３レベルの信号とを有する前記駆動信号を発生し、当該駆動信号を前記画素回路に供給する駆動信号発生回路と、
を有する自発光型表示装置。
【請求項２】
前記駆動トランジスタと前記発光ダイオードのアノードが接続され、
前記発光ダイオードのカソードの電位が前記第１レベルと前記第２レベルとの間の所定レベルで固定され、
前記駆動信号発生回路は、前記第２レベルの信号、前記第１レベルの信号、前記第３レベルの信号が順次繰り返される前記駆動信号を発生し、当該発生した駆動信号を、前記駆動トランジスタの動作電流が流れる２つのノードのうち、前記発光ダイオードが接続されたノードと反対のノードから前記駆動トランジスタを介して前記発光ダイオードに供給する
請求項１に記載の自発光型表示装置。
【請求項３】
前記駆動信号発生回路は、前記画素回路に対し、前記画素回路に前記第３レベルの信号を供給する前に、前記第１レベルの信号を一定期間供給する
請求項１または２に記載の自発光型表示装置。
【請求項４】
前記駆動信号発生回路は、前記画素回路に対し、前記第１レベルの信号を供給する前に、前記第２レベルの信号を供給する
請求項３に記載の自発光型表示装置。
【請求項５】
前記駆動信号発生回路は、前記第２レベルの信号、前記第１レベルの信号、前記第３レベルの信号が順次繰り返される前記駆動信号を発生し、当該駆動信号を前記画素回路に供給する
請求項４に記載の自発光型表示装置。
【請求項６】
前記駆動信号は、１フレームまたは１フィールド期間内に、前記第１レベルの信号、前記第３レベルの信号および前記第２レベルの信号を有する
請求項５に記載の自発光型表示装置。
【請求項７】
発光ダイオードと、前記発光ダイオードの電流駆動経路に接続された駆動トランジスタと、前記駆動トランジスタの制御ノードに結合する保持キャパシタとを含む画素回路を備える自発光型表示装置の駆動方法であって、
前記発光ダイオードを逆バイアスしないで発光停止を行う発光停止処理ステップと、
前記発光ダイオードを逆バイアスするとともに前記保持キャパシタの保持電圧を初期化する一定期間の初期化ステップと、
前記駆動トランジスタに対する補正とデータ電圧の前記制御ノードへの書き込みとを行う補正・書き込みステップと、
前記書き込んだデータ電圧に応じて、前記発光ダイオードに発光可能バイアスを印加する発光可能バイアスの印加ステップと、
を含む自発光型表示装置の駆動方法。
【請求項８】
前記発光停止処理ステップ、前記初期化ステップおよび前記発光可能バイアスの印加ステップにおいて、前記駆動トランジスタが接続された前記発光ダイオードのアノード電位を、前記初期化ステップで最小値、前記発光可能バイアスの印加ステップで最大値、前記発光停止処理ステップで前記最小値と前記最大値の間の値をとる３値の駆動信号で制御する
請求項７に記載の自発光型表示装置の駆動方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
発明の一形態（第１形態）に関わる自発光型表示装置は、発光ダイオード、前記発光ダイオードの駆動電流経路に接続される駆動トランジスタ、および、前記駆動トランジスタの制御ノードに結合する保持キャパシタを含む画素回路と、駆動信号発生回路とを有する。
前記駆動信号発生回路は、前記発光ダイオードを逆バイアスしないで発光停止を行う第２レベルの信号と、前記第２レベルより低く前記発光ダイオードを逆バイアスする第１レベルの信号と、前記第２レベルより高く発光を可能とする第３レベルの信号とを有する前記駆動信号を発生し、当該駆動信号を前記画素回路に供給する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の他の形態（第２形態）に関わる自発光型表示装置は、上記第１形態の特徴に加えて、次の特徴を有する。
すなわち、第２形態の自発光型表示装置は、前記駆動トランジスタと前記発光ダイオードのアノードが接続され、前記発光ダイオードのカソードの電位が前記第１レベルと前記第２レベルとの間の所定レベルで固定され、前記駆動信号発生回路は、前記駆動信号発生回路は、前記第２レベルの信号、前記第１レベルの信号、前記第３レベルの信号が順次繰り返される前記駆動信号を発生し、当該発生した駆動信号を、前記駆動トランジスタの動作電流が流れる２つのノードのうち、前記発光ダイオードが接続されたノードと反対のノードから前記駆動トランジスタを介して前記発光ダイオードに供給する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
有機ＥＬ素子は、流れる電流量が極端に大きくなると経時変化により、その特性が低下する。この特性の低下は、前述した閾値電圧や移動度の補正である程度補償（補正）されるが、極端な特性低下は完全に補正できないため、特性低下は最初から小さいほうが望ましい。このため、発光輝度を上げる制御を行う場合、駆動電流量を上げるのではなく発光許可期間を長くする制御（パルスのデューティ比制御）を行うことがある。
また、画面周囲の環境が明るいときは全体の発光輝度を上げて画面を見やすくするために、上記補正の限界を考慮して発光許可期間を長くする制御を行うことがある。さらに、低消費電力化の要請から輝度を下げるが、このとき駆動電流量を下げるのではなく発光時間を短くして対処する場合がある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
画素回路３（１，１）、３（２，１）が垂直方向の映像信号線ＤＴＬ（１）に接続されている。同様に、画素回路３（１，２）、３（２，２）が垂直方向の映像信号線ＤＴＬ（２）に接続され、画素回路３（１，３）、３（２，３）が垂直方向の映像信号線ＤＴＬ（３）に接続されている。映像信号線ＤＴＬ（１）〜ＤＴＬ（３）は、Ｈセレクタ５によって駆動される。
第１行の画素回路３（１，１）、３（１，２）および３（１，３）が書込走査線ＷＳＬ（１）に接続されている。同様に、第２行の画素回路３（２，１）、３（２，２）および３（２，３）が書込走査線ＷＳＬ（２）に接続されている。書込走査線ＷＳＬ（１），ＷＳＬ（２）は、書き込み信号走査回路４２によって駆動される。
また、第１行の画素回路３（１，１）、３（１，２）および３（１，３）が電源走査線ＤＳＬ（１）に接続されている。同様に、第２行の画素回路３（２，１）、３（２，２）および３（２，３）が電源走査線ＤＳＬ（２）に接続されている。電源走査線ＤＳＬ（１），ＤＳＬ（２）は、水平画素ライン駆動回路４１によって駆動される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
図６（Ｃ）と図６（Ｄ）に、第１パルスＰ１と第２パルスＰ２の４フィールド相当の波形図を示す。
図６（Ｃ）に示す第１パルスＰ１は、図６（Ａ）に示す発光停止処理期間（ＬＭ−ＳＴＯＰ）と初期化期間（ＩＮＴ）との合計時間に相当する“Ｈ”レベルをとり、１フィールド内のその他の期間は“Ｌ”レベルをとる波形を有する。
図６（Ｄ）に示す第２パルスＰ２は、初期化期間（ＩＮＴ）に“Ｌ”レベルをとり、１フィールド内のその他の期間は“Ｈ”レベルをとる波形を有する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
図５に示すシフトレジスタ４１１は、不図示のクロック発生回路からクロック信号を入力し、クロック信号から、図６（Ｃ）と図６（Ｄ）に示す１フィールド分の第１および第２パルスＰ１，Ｐ２を発生して、発生した２つのパルスをそれぞれシフトさせる回路である。あるいは、シフトレジスタ４１１は、他の不図示のパルス発生回路で発生した第１および第２パルスＰ１，Ｐ２を単に、シフトさせるものでもよい。
シフトレジスタ４１１に、第１および第２パルスＰ１，Ｐ２の出力のための出力タップが、パルスごとにｎ個、合計２ｎ個設けられている。この数「ｎ」は、画素アレイ２が有する画素行数ｎと同じ数であり、各画素行に対して、第１パルスＰ１の出力タップと第２パルスＰ２の出力タップが対で設けられている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図７に、１つのユニット４１２Ｕの回路例を示す。本例では、第１レベル（低電位Ｖｃｃ＿Ｌ）が第１基準電位Ｖｓｓ１、第２レベル（中電位Ｖｃｃ＿Ｍ）が第２基準電位Ｖｓｓ２、第３レベル（高電位Ｖｃｃ＿Ｈ）が電源電位Ｖｄｄである。
図７に示すユニット４１２Ｕは、２つのＮＭＯＳ構成のトランジスタＮ１，Ｎ２と、１つのＰＭＯＳ構成のトランジスタＰＡ１と、２入力を有する２つのアンド回路ＡＮＤ１，ＡＮＤ２と、１つのインバータＩＮＶ１とを有する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
トランジスタＰＡ１とＮ１が、電源電位Ｖｄｄの供給線と第２基準電位Ｖｓｓ２の供給線との間に縦続接続され、トランジスタＰＡ１とＮ１間のノードが出力（ｏｕｔ）に接続されている。出力（ｏｕｔ）と第１基準電位Ｖｓｓ１の供給線との間に、トランジスタＮ２が接続されている。
トランジスタＰＡ１のゲートと、アンド回路ＡＮＤ１の一方入力と、アンド回路ＡＮＤ２の一方入力とが、第１入力（ｉｎ１）に接続されている。アンド回路ＡＮＤ１の他方入力が第２入力（ｉｎ２）に接続され、アンド回路ＡＮＤ２の他方入力がインバータＩＮＶ１を介して第２入力（ｉｎ２）に接続されている。
アンド回路ＡＮＤ１の出力がトランジスタＮ１のゲートに接続され、アンド回路ＡＮＤ２の出力がトランジスタＮ２のゲートに接続されている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
図７に示す回路の動作を、図６を参照して説明する。
図６（Ｃ)および図６（Ｄ）に示すように、時間ｔ０以前は、第１パルスＰ１が“Ｈ”レベル、第２パルスＰ２が“Ｌ”レベルである。このとき、トランジスタＰＡ１がオフ、アンド回路ＡＮＤ１の出力が“Ｌ”でトランジスタＮ１がオフ、アンド回路ＡＮＤ２の出力が“Ｈ”でトランジスタＮ２がオンしているため、出力(out)は第１基準電位Ｖｓｓ１を出力している（図６（Ｂ））。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
発光許可期間（ＬＭ）に対応する時間ｔ０〜ｔ１の区間になると第１パルスＰ１が“Ｈ”レベルから“Ｌ”レベルに遷移し、第２パルスＰ２が“Ｌ”レベルから“Ｈ”レベルに遷移する。このため、図７において、トランジスタＰＡ１がターンオンし、アンド回路ＡＮＤ２の出力が“Ｈ”から“Ｌ”に遷移し、トランジスタＮ２がオフする。このときアンド回路ＡＮＤ１の入力が共に反転するものの、出力は“Ｌ”を維持するためトランジスタＮ１はオフのままである。よって、出力(out)は、第１基準電位Ｖｓｓ１の出力状態から、電源電位Ｖｄｄの出力状態に切り替わる（図６（Ｂ））。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
発光停止処理期間（ＬＭ−ＳＴＯＰ）に対応する時間ｔ１〜ｔ２の区間になると第１パルスＰ１が“Ｌ”レベルから“Ｈ”レベルに遷移する。このため、図７において、トランジスタＰＡ１がオフし、アンド回路ＡＮＤ１の入力に“Ｈ”が揃うため、その出力が“Ｌ”から“Ｈ”に遷移し、トランジスタＮ１がターンオンする。このときアンド回路ＡＮＤ２の一方入力が反転するものの、他方入力が“Ｌ”のままであるため出力は“Ｌ”を維持し、トランジスタＮ２はオフのままである。よって、出力(out)は、電源電位Ｖｄｄの出力状態から、第２基準電位Ｖｓｓ２の出力状態に切り替わる（図６（Ｂ））。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
初期化期間（ＩＮＴ）に対応する時間ｔ２〜ｔ３の区間になると第２パルスＰ２が“Ｈ”レベルから“Ｌ”レベルに遷移する。このため、図７において、アンド回路ＡＮＤ２の入力に“Ｈ”が揃うため、その出力が“Ｌ”から“Ｈ”に遷移し、トランジスタＮ２がターンオンする。このときアンド回路ＡＮＤ１の他方入力が“Ｈ”から“Ｌ”反転するため、その出力も“Ｈ”から“Ｌ”に反転し、トランジスタＮ１がオフする。第１パルスＰ１は“Ｈ”レベルを維持するため、トランジスタＰＡ１はオフのままである。よって、出力(out)は、第２基準電位Ｖｓｓ２の出力状態から第１基準電位Ｖｓｓ１の出力状態に切り替わる（図６（Ｂ））。
以上ようにして、３値を有する波形の電源駆動パルスＤＳが発生し、同じ３値波形が続く他のフィールドでも同様に繰り返される。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
閾値補正期間（ＶＴＣ）の開始時（時間Ｔ１６）の直前において、オン状態のサンプリングトランジスタＭｓがデータ基準電位Ｖｏをサンプリングしている状態であるため、図９（Ａ）に示すように、駆動トランジスタＭｄのゲート電位Ｖｇは、一定のデータ基準電位Ｖｏで電気的に固定された状態にある。
この状態で時間Ｔ１６にて、電源駆動パルスＤＳの電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移すると、駆動トランジスタＭｄのソースとドレイン間に電源駆動パルスＤＳの最大振幅値に相当する電源電位Ｖｄｄが印加される。そのため、駆動トランジスタＭｄがオンし、ドレイン電流Ｉｄｓが流れる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
図１２の制御における発光停止処理期間（ＬＭ−ＳＴＯＰ）は、図４の制御における発光停止処理期間（ＬＭ−ＳＴＯＰ）と異なり、途中の時間Ｔ０Ｄにて書込駆動パルスＷＳがハイレベルに活性化されるため図４の制御における初期化期間（ＩＮＴ）を兼ねる処理期間である。
よって、閾値補正期間（ＶＴＣ）の処理の直前に行う補正準備（初期化）は、発光停止期間（ＬＭ−ＳＴＯＰ）で行われる。
【手続補正１６】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2009169239.tif 000001