【手続補正書】
【提出日】平成21年12月24日(2009.12.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
樹脂基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、
前記樹脂基板の前記配線パターンが形成された面が絶縁層により被覆され、
該絶縁層の表面に、前記突部の頂部に延出する前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さに露出して形成されていることを特徴とする配線基板。
【請求項２】
下層の配線パターンと上層の配線パターンとが電気的に接続されるとともに、絶縁層を介して積層して形成された配線基板において、
前記下層の配線パターンの下地層となる絶縁層の表面に、前記下層の配線パターンと突部とが、該突部の頂部上に前記下層の配線パターンが延出して形成され、
前記下層の配線パターンが形成された面が前記絶縁層により被覆されるとともに、該絶縁層の表面に、前記突部の頂部に延出する前記下層の配線パターンの接続部の表面が、該絶縁層の表面と均一高さに露出して形成され、
該露出して形成された前記接続部に前記上層の配線パターンが電気的に接続されて形成されていることを特徴とする配線基板。
【請求項３】
前記下層の配線パターンと上層の配線パターンとは、前記突部の頂部において、単数の配線パターンと複数の配線パターンとを接続する構成、あるいは複数の配線パターン同士を接続する構成に設けられていることを特徴とする請求項２記載の配線基板。
【請求項４】
前記突部は、頂部が平坦面に形成されていることを特徴とする請求項１〜３のいずれか一項記載の配線基板。
【請求項５】
前記突部は、側面が傾斜面に形成され、前記配線パターンは該傾斜面上を通過して前記接続部に接続されていることを特徴とする請求項１〜４のいずれか一項記載の配線基板。
【請求項６】
前記絶縁層の表面と前記接続部の表面との段差高が、５μｍ以下であることを特徴とする請求項１〜５のいずれか一項記載の配線基板。
【請求項７】
樹脂基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、前記樹脂基板の前記配線パターンが形成された面が絶縁層により被覆され、該絶縁層の表面に、前記突部の頂部に形成された前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さに露出して形成されている配線基板に半導体素子または半導体装置が実装された半導体装置であって、
前記接続部が、前記半導体素子または前記半導体装置の接続電極に位置合わせして形成された接続用のパッドとして形成され、
前記半導体素子または半導体装置が接続端子により前記接続部と電気的に接続して実装されていることを特徴とする半導体装置。
【請求項８】
樹脂基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、前記基板の前記配線パターンが形成された面が絶縁層により被覆され、該絶縁層の表面に、前記突部の頂部に形成された前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さに露出して形成されている配線基板に半導体素子または半導体装置が実装された半導体装置であって、
前記接続部が、前記半導体素子とワイヤボンディング接続によって接続されるボンディングパッドとして形成され、
前記半導体素子または半導体装置の接続電極と前記接続部とがボンディングワイヤにより接続されて実装されていることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】配線基板および半導体装置
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、配線基板および半導体装置に関し、より詳細には配線層間の電気的な接続構造を特徴とする配線基板およびこの配線基板を用いた半導体装置に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
次に、絶縁層１４の表面に、配線パターンとなる部位が露出するようにレジストパターン１８を形成する（図９(c)）。次に、めっきシード層１６をめっき給電層とする電解銅めっきを施し、めっきシード層１６の露出面に銅めっき２０を盛り上げて形成する（図９(d)）。図９(e)は、レジストパターン１８を除去した後、絶縁層１４の表面に露出しているめっきシード層１６の部分を除去し、配線パターン２２を独立パターンとした状態を示す。
ビア穴１４ａに充填された銅めっき２０は下層の配線パターン１２と上層の配線パターン２２とを電気的に接続するビア２０ａとなり、下層の配線パターン１２と上層の配線パターン２２とがビア２０ａを介して電気的に接続された状態になる。
【特許文献１】特開２００３−２１８５１６号公報
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明はこれらの課題を解決すべくなされたものであり、層間で配線パターンを電気的に接続する際にビア穴を形成する方法によらずに配線パターンを接続することによって、配線パターンを高密度に形成することを可能とし、また、フリップチップ接続によって搭載された半導体素子のアンダーフィルを的確に行うことができる配線基板およびこの配線基板を用いた半導体装置を提供することを目的とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記目的を達成するために、本発明は次の構成を備える。
すなわち、樹脂基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、前記樹脂基板の前記配線パターンが形成された面が絶縁層により被覆され、該絶縁層の表面に、前記突部の頂部に延出する前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さに露出して形成されていることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、下層の配線パターンと上層の配線パターンとが電気的に接続されるとともに、絶縁層を介して積層して形成された配線基板において、前記下層の配線パターンの下地層となる絶縁層の表面に、前記下層の配線パターンと突部とが、該突部の頂部上に前記下層の配線パターンが延出して形成され、前記下層の配線パターンが形成された面が前記絶縁層により被覆されるとともに、該絶縁層の表面に、前記突部の頂部に延出する前記下層の配線パターンの接続部の表面が、該絶縁層の表面と均一高さに露出して形成され、該露出して形成された前記接続部に前記上層の配線パターンが電気的に接続されて形成されていることを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、樹脂基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、前記樹脂基板の前記配線パターンが形成された面が絶縁層により被覆され、該絶縁層の表面に、前記突部の頂部に形成された前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さに露出して形成されている配線基板に半導体素子または半導体装置が実装された半導体装置であって、前記接続部が、前記半導体素子または前記半導体装置の接続電極に位置合わせして形成された接続用のパッドとして形成され、前記半導体素子または半導体装置が接続端子により前記接続部と電気的に接続して実装されていることを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、樹脂基板の表面に、配線パターンと突部とが、該突部の頂部上に前記配線パターンが延出して形成され、前記基板の前記配線パターンが形成された面が絶縁層により被覆され、該絶縁層の表面に、前記突部の頂部に形成された前記配線パターンの接続部の表面が、該絶縁層の表面と均一高さに露出して形成されている配線基板に半導体素子または半導体装置が実装された半導体装置であって、前記接続部が、前記半導体素子とワイヤボンディング接続によって接続されるボンディングパッドとして形成され、前記半導体素子または半導体装置の接続電極と前記接続部とがボンディングワイヤにより接続されて実装されていることを特徴とする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明に係る配線基板によれば、樹脂基板あるいは絶縁層に突部を形成して層間で配線パターンを電気的に接続する構成としたことによって、配線基板の製造工程を簡素化でき、配線基板の製造を容易にすることができる。また、突部に形成した接続部で配線パターンを層間で電気的に接続することによって、ビア穴を利用して配線パターンを接続する方法と比較して高密度に配線パターンを形成することが可能になる。また、絶縁層の表面と突部の頂部に設けられた接続部の表面とを均一高さに設けることにより、配線基板に半導体素子をフリップチップ接続してアンダーフィルする際に、アンダーフィル樹脂の充填性を向上させることができる。また、本発明に係る半導体装置は、はんだバンプ等の接続端子あるいはワイヤボンディングによって半導体素子あるいは半導体装置を配線基板に確実に実装でき、半導体装置の製造を容易にし、信頼性の高い半導体装置として提供することができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
以下、本発明の好適な実施の形態について添付図面とともに詳細に説明する。
（配線基板の製造方法）
図１〜３は配線基板の製造方法の製造工程例として、コア基板３０に配線パターンを形成する工程を示す、図は各工程での基板の断面図を示す。
図１(a)は、配線パターンを形成するコア基板３０を示す。コア基板３０としては、たとえばガラスエポキシ等からなる樹脂基板が使用できる。通常、コア基板３０は複数の配線層を備え、これらを電気的に導通するためめっきスルーホールが形成される。図ではこれらの構成を省略している。
図１(b)は、コア基板３０の表面に突部３２を形成した状態を示す。この突部３２は層間で配線パターンを電気的に接続する平面配置位置に合わせ、コア基板３０の表面に形成する配線パターンの厚さよりも高くなるように形成する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
なお、上記実施形態では、配線基板に半導体素子を搭載した例を示したが、半導体素子のかわりにあらかじめパッケージングされた半導体装置、たとえばＣＳＰ（チップサイズパッケージ）、ＢＧＡ（Ball Grid Array)、ＭＣＭ（マルチチップモジュール）を上記配線基板に搭載することも可能である。この場合は、半導体素子が搭載された半導体装置と配線基板の接続部４０ｃとを、はんだボール等の接続端子を介して接合して実装することができる。