(57)【要約】回路基板間で電子信号を通信する改良技術は、ＴＸ信号を伝える導電トレースをＲＸ信号を伝える導電トレースから分離し、異なるミッドプレーン回路基板層のセットのそれぞれの回路基板の間に、分離されたＴＸ信号とＲＸ信号とを伝達する。この層は、単一の基板上の異なる回路基板層であっても、異なる基板上の異なる回路基板層であってもよい。【選択図】図５
2015530717.tif 000002
【特許請求の範囲】
【請求項１】
カードアセンブリ間に電子信号を伝達するシステムであって、
第１カードアセンブリであって、（ｉ）前記第１カードアセンブリが発生する送信（ＴＸ）信号を伝える複数の導電トレースを、前記第１カードアセンブリにより受信される受信（ＲＸ）信号を伝える複数の導電トレースから分離する回路基板と、（ｉｉ）前記ＴＸ信号を伝える複数の前記導電トレースに電気的に結合する第１コネクタと、（ｉｉｉ）前記ＲＸ信号を伝える複数の前記導電トレースに電気的に結合する第２コネクタと、を含む第１カードアセンブリと、
ミッドプレーンアセンブリであって、（ｉ）前記第１カードアセンブリの前記第１コネクタに結合する第１コネクタと、（ｉｉ）前記第１カードアセンブリの前記第２コネクタに結合する第２コネクタと、（ｉｉｉ）前記ミッドプレーンアセンブリの前記第１コネクタに結合して前記第１カードアセンブリと第２カードアセンブリとの間で前記ＴＸ信号を伝達する第１のミッドプレーン回路基板層セットと、（ｉｖ）前記ミッドプレーンアセンブリの前記第２コネクタに結合して前記第１カードアセンブリと前記第２カードアセンブリとの間で前記ＲＸ信号を伝達する、前記第１のミッドプレーン回路基板層セットと区別された第２のミッドプレーン回路基板層セットと、を含むミッドプレーンアセンブリとを備え、
前記システムは、これにより、異なるミッドプレーン回路基板層セットを介して前記第１カードアセンブリと前記第２カードアセンブリとの間でＴＸ信号およびＲＸ信号を伝達するよう構成される、システム。
【請求項２】
前記第２カードアセンブリは、
前記第２カードアセンブリにより受信される受信（ＲＸ）信号を伝える複数の導電トレースを、前記第２カードアセンブリが発生する送信（ＴＸ）信号を伝える複数の導電トレースから分離する回路基板と、
前記ＲＸ信号を伝える複数の導電トレースに電気的に結合する第１コネクタと、
前記ＴＸ信号を伝える複数の導電トレースに電気的に結合する第２コネクタと、を含み、
前記ミッドプレーンアセンブリは、
（ｉ）前記第１のミッドプレーン回路基板層セットおよび前記第２カードアセンブリの前記第１コネクタに結合する第３コネクタと、
（ｉｉ）前記第２のミッドプレーン回路基板層セットおよび前記第２カードアセンブリの前記第２コネクタに結合する第４コネクタと、をさらに含む、請求項１に記載のシステム。
【請求項３】
前記第１カードアセンブリが発生する各ＴＸ信号は２本のレッグを有する差分信号であり、前記第１カードアセンブリが発生する各ＴＸ信号のレッグはいずれも前記第１のミッドプレーン回路基板層セットを介して前記第１カードアセンブリと前記第２カードアセンブリとの間で伝達される、請求項２に記載のシステム。
【請求項４】
前記第１カードアセンブリにより受信される各ＲＸ信号は２本のレッグを有する差分信号であり、前記第１カードアセンブリにより受信される各ＲＸ信号のレッグはいずれも前記第２のミッドプレーン回路基板層セットを介して前記第１カードアセンブリと前記第２カードアセンブリとの間で伝達される、請求項３に記載のシステム。
【請求項５】
前記第１カードアセンブリの前記第１コネクタは、前記ＲＸ信号を伝える導電トレースのいずれにも電気的に接続されていない、請求項３に記載のシステム。
【請求項６】
前記第１カードアセンブリの前記第２コネクタは、前記ＴＸ信号を伝える導電トレースのいずれにも電気的に接続されていない、請求項５に記載のシステム。
【請求項７】
前記ミッドプレーンアセンブリは、複数の層を有するミッドプレーンボードを含み、前記ミッドプレーンボードの前記複数の層は、前記第１のミッドプレーン回路基板層セットおよび前記第２のミッドプレーン回路基板層セットを含む、請求項６に記載のシステム。
【請求項８】
前記ミッドプレーンアセンブリは、第１ミッドプレーンボードと第２ミッドプレーンボードとを含み、
前記第１ミッドプレーンボードは、前記第１のミッドプレーン回路基板層セットを有し、
前記第２ミッドプレーンボードは、前記第２のミッドプレーン回路基板層セットを有する、請求項４に記載のシステム。
【請求項９】
前記第１カードアセンブリは、複数の第１カードアセンブリのアレイの１つであり、前記第１ミッドプレーンボードは、前記複数の第１カードアセンブリのアレイのカードアセンブリそれぞれの第１コネクタに接続する第１のリニアコネクタのアレイを形成する複数の第１コネクタを含む、請求項８に記載のシステム。
【請求項１０】
前記第２カードアセンブリは、複数の第２カードアセンブリのアレイの１つであり、前記第１ミッドプレーンボードは、前記複数の第２カードアセンブリのアレイのカードアセンブリそれぞれの第１コネクタに接続する第２のリニアコネクタのアレイを形成する複数の第２コネクタを含む、請求項９に記載のシステム。
【請求項１１】
前記第２ミッドプレーンボードは、前記複数の第１カードアセンブリのアレイのカードアセンブリそれぞれの第２コネクタに接続する第１のリニアコネクタのアレイを形成する複数の第１コネクタを含む、請求項１０に記載のシステム。
【請求項１２】
前記第２ミッドプレーンボードは、前記複数の第２カードアセンブリのアレイのカードアセンブリそれぞれの第２コネクタに接続する第２のリニアコネクタのアレイを形成する複数の第２コネクタを含む、請求項１１に記載のシステム。
【請求項１３】
前記第１ミッドプレーンボードおよび前記第２ミッドプレーンボードは、互いに固定されてアセンブリを形成する、請求項８に記載のシステム。
【請求項１４】
第１カードアセンブリと第２カードアセンブリとの間にミッドプレーンアセンブリを介して電子信号を伝達する方法であって、
前記第１カードアセンブリが発生する送信（ＴＸ）信号を伝える複数の導電トレースの、前記第１カードアセンブリにより受信される受信（ＲＸ）信号を伝える複数の導電トレースからの、（ｉ）前記ＴＸ信号を伝える導電トレースと前記第１カードアセンブリの第１コネクタとの電気的な接続と、（ｉｉ）前記ＲＸ信号を伝える導電トレースと前記第１カードアセンブリの第２コネクタとの電気的な接続とを含む、物理的な分離を行い、
前記ミッドプレーンアセンブリの第１のミッドプレーン回路基板層セットを介して、前記第１カードアセンブリの前記第１コネクタで前記ＴＸ信号を伝える導電トレースを、前記第２カードアセンブリの第１コネクタに電気的に結合し、
前記ミッドプレーンアセンブリの前記第１のミッドプレーン回路基板層セットと区別された前記ミッドプレーンアセンブリの第２のミッドプレーン回路基板層セットを介して、前記第１カードアセンブリの前記第２コネクタで前記ＲＸ信号を伝える導電トレースを、前記第２カードアセンブリの第２コネクタに電気的に結合する、方法。
【請求項１５】
各ＴＸ信号は２本のレッグを有する差分信号であり、前記第１カードアセンブリの前記第１コネクタで各ＴＸ信号を伝える導電トレースの前記第２カードアセンブリの前記第１コネクタへの電気的な結合は、各ＴＸ信号の両方のレッグを前記第１カードアセンブリの第１コネクタから前記第２カードアセンブリの第１コネクタへ電気的に伝達することを含む、請求項１４に記載の方法。
【請求項１６】
各ＲＸ信号は２本のレッグを有する差分信号であり、前記第１カードアセンブリの前記第２コネクタで各ＲＸ信号を伝える導電トレースの前記第２カードアセンブリの前記第２コネクタへの電気的な結合は、各ＲＸ信号の両方のレッグを前記第１カードアセンブリの第１コネクタから前記第２カードアセンブリの第１コネクタへ電気的に伝達することを含む、請求項１５に記載の方法。
【請求項１７】
前記ＴＸ信号を伝える導電トレースの電気的な結合は、前記ＲＸ信号を伝える導電トレースのいずれへの電気的結合も含まない、請求項１６に記載の方法。
【請求項１８】
前記ＲＸ信号を伝える導電トレースの電気的な結合は、前記ＴＸ信号を伝える導電トレースのいずれへの電気的結合も含まない、請求項１７に記載の方法。
【請求項１９】
前記ミッドプレーンアセンブリは、複数の層を有するミッドプレーンボードを含み、前記複数の層は、前記第１のミッドプレーン回路基板層セットおよび前記第２のミッドプレーン回路基板層セットを含む、請求項１８に記載の方法。
【請求項２０】
前記ミッドプレーンアセンブリは第１ミッドプレーンボードと第２ミッドプレーンボードとを含み、
前記ＴＸ信号を伝える導電トレースの電気的な結合は、前記第１ミッドプレーンボードにより行われ、
前記ＲＸ信号を伝える導電トレースの電気的な結合は、前記第２ミッドプレーンボードにより行われる、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板間電子通信におけるクロストークの低減に関するものである。
【背景技術】
【０００２】
多くの電子技術の応用において、複数の回路基板アセンブリの使用が必要とされる。一般に、回路基板アセンブリは、１以上の筐体に収容される。この筐体は、独立型であってもよいし、ラックに設置されるものであってもよい。通常、データセンターやそのほかの施設には、それぞれ複数の筐体を保持する多数のラックが置かれている。このラックは、気温や湿度等、環境の制御可能な室内にまとめて設けられてもよい。
【０００３】
ラック内では、バックプレーンまたはミッドプレーンを介して異なる回路基板アセンブリの間で電子信号を伝達することが一般的である。よくある状況としては、筐体の一方の端部に挿された第１の回路基板アセンブリセットが、当該筐体の反対側の端部に挿された第２の回路基板アセンブリセットと、第１の回路基板アセンブリセットおよび第２の回路基板アセンブリセットの間にあるミッドプレーンを介して、電子信号を通信する。いくつかの例では、電子信号は差分信号として与えられる。周知のように、１つの差分信号は、「レッグ（leg）」と呼ばれることもある２つの部分を含む。レッグ間の電圧または電流は、この差分信号のデジタル値を示す。通常、差分信号のデジタル値が変化すると、異なるレッグ間の電圧または電流における差分の極性が反転する。通常、差分信号のレッグは、２本のレッグが同じ様な影響を受けるが差分にはほとんど影響を与えることがない状態で、一方のレッグに結合されたノイズが他方のレッグにも結合しやすいように、回路基板上およびシステム内を隣り合わせで送られる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、差分信号を用いる場合であっても、クロストークが電子システムにおけるデジタル通信を損なうおそれがある。例えば、多くのシステムでは、差分信号を送受信する差動モジュールおよび／または装置を使用している。差分信号はレッグが隣り合わせで送られた場合には内部雑音排除性を備えるものであるが、ある回路基板から送信される差分信号と同じ回路基板が受信する差分信号との間のクロストークを防ぐことは難しいことがある。システムは、特に、送信（ＴＸ）信号が受信（ＲＸ）信号と静電気的に結合するときに引き起こされるクロストークの影響を受けやすいが、これはＲＸ信号の振幅がＴＸ信号よりもずっと小さい傾向があることによる。高振幅のＴＸ信号をアサートする装置が、同じ装置の低振幅ＲＸ信号を妨害することは珍しいことではない。問題となる妨害は、回路基板のトレース（配線）間、コネクタ、またはバックプレーンまたはミッドプレーン等の伝送経路のどこででも起こり得るものであり、深刻な場合には回路基板間での通信エラーを引き起こすことがある。システム設計者は、送信（ＴＸ）信号と受信（ＲＸ）信号の間にスペースを注意深く設け、またグランドプレーンおよび電力面として静電シールドを設けることによって、クロストークを最低限に抑えようとしているが、これらの対策の結果、回路基板が多数の層を含む非常に複雑かつ高価なものとなる場合がある。
【課題を解決するための手段】
【０００５】
従来の設計とは対照的に、回路基板間で電子信号を通信する改良技術は、ＴＸ信号を伝える導電トレースをＲＸ信号を伝える導電トレースから分離し、異なるミッドプレーン回路基板層のセットのそれぞれの回路基板の間に、分離されたＴＸ信号とＲＸ信号とを伝達する。この層は、単一の基板上の異なる回路基板層であっても、異なる基板上の異なる回路基板層であってもよい。例えば、あるミッドプレーン回路基板が、第１基板で発生したＴＸ信号を第１基板と第２基板との間で伝達させ、別のミッドプレーン回路基板が、第１基板で受信されたＲＸ信号を第１基板と第２基板との間で伝達させる。このようにして、ＲＸ信号およびＴＸ信号の間のクロストークは、大幅に低減もしくは排除される。
【０００６】
ある実施形態は、カードアセンブリ間に電子信号を伝達するシステムに関するものである。上記システムは、第１カードアセンブリであって、（ｉ）上記第１カードアセンブリが発生する送信（ＴＸ）信号を伝える複数の導電トレースを、上記第１カードアセンブリにより受信される受信（ＲＸ）信号を伝える複数の導電トレースから分離する回路基板と、（ｉｉ）上記ＴＸ信号を伝える複数の導電トレースに電気的に結合する第１コネクタと、（ｉｉｉ）上記ＲＸ信号を伝える複数の導電トレースに電気的に結合する第２コネクタと、を含む第１カードアセンブリを備える。上記システムは、さらにミッドプレーンアセンブリを備える。上記ミッドプレーンアセンブリは、（ｉ）上記第１カードアセンブリの上記第１コネクタに結合する第１コネクタと、（ｉｉ）上記第１カードアセンブリの上記第２コネクタに結合する第２コネクタと、（ｉｉｉ）第１のミッドプレーン回路基板層セットであって、上記ミッドプレーンアセンブリの上記第１コネクタに結合して上記第１カードアセンブリと第２カードアセンブリとの間で上記ＴＸ信号を伝達するミッドプレーン回路基板層のセットと、（ｉｖ）上記第１のミッドプレーン回路基板層セットと区別された第２のミッドプレーン回路基板層セットであって、上記ミッドプレーンアセンブリの上記第２コネクタに結合して上記第１カードアセンブリと上記第２カードアセンブリとの間で上記ＲＸ信号を伝達するミッドプレーン回路基板層のセットと、を含む。よって、上記システムは、異なるミッドプレーン回路基板層セットを介して上記第１カードアセンブリと上記第２カードアセンブリとの間でＴＸ信号およびＲＸ信号を伝達するよう構成される。
【０００７】
別の実施形態は、第１カードアセンブリと第２カードアセンブリとの間にミッドプレーンアセンブリを介して電子信号を伝達する方法に関するものである。上記方法は、上記第１カードアセンブリが発生する送信（ＴＸ）信号を伝える複数の導電トレースの、上記第１カードアセンブリにより受信される受信（ＲＸ）信号を伝える複数の導電トレースからの、（ｉ）上記ＴＸ信号を伝える導電トレースと上記第１カードアセンブリの第１コネクタとの電気的な接続と、（ｉｉ）上記ＲＸ信号を伝える導電トレースと上記第１カードアセンブリの第２コネクタとの電気的な接続とを含む、物理的な分離を行う。上記方法は、さらに、上記ミッドプレーンアセンブリの第１のミッドプレーン回路基板層セットを介して、上記第１カードアセンブリの上記第１コネクタで上記ＴＸ信号を伝える導電トレースを、上記第２カードアセンブリの第１コネクタに電気的に結合する。上記方法は、またさらに、上記ミッドプレーンアセンブリの上記第１のミッドプレーン回路基板層セットと区別された上記ミッドプレーンアセンブリの第２のミッドプレーン回路基板層セットを介して、上記第１カードアセンブリの上記第２コネクタで上記ＲＸ信号を伝える導電トレースを、上記第２カードアセンブリの第２コネクタに電気的に結合する。
【図面の簡単な説明】
【０００８】
上述およびそのほかの特徴ならびに利点は、添付の図面に示す以下の本発明の具体的な実施形態の説明より明らかとなる。図面を通して、同一参照符号は同一の要素を示す。図面は必ずしも縮尺通りではなく、本発明の各種の実施形態の原理を説明することを重視するものである。添付の図面は以下の通りである。
【０００９】
【図１】図１は、本発明の実施形態を実施可能なシステムの一例を示す等角図である。
【図２】図２は、図１のシステムを異なる視点から見た等角図である。
【図３】図３は、図１のシステムの一例の別の等角図であって、筐体後部の回路基板アセンブリを取り外してミッドプレーンコネクタが見えるようにした図である。
【図４】図４は、２つの互いに固定されたミッドプレーンボードを備えるミッドプレーンアセンブリの一例を示す等角図である。
【図５】図５は、第１カードアセンブリのＴＸ信号およびＲＸ信号を分離し、当該信号をそれぞれミッドプレーン回路基板層の異なるセットを介して第２カードアセンブリとの間で通信するよう構成された、図１のシステムの要素を示す簡易側面図である。
【図６】図６は、第１カードアセンブリのＴＸ信号およびＲＸ信号を分離し、当該信号をそれぞれミッドプレーン回路基板を介して第２カードアセンブリとの間で通信するよう構成された、図１のシステムの要素を示す簡易側面図である。
【図７】図７は、２つのミッドプレーンボードを介して第２カードアセンブリのアレイに結合した第１カードアセンブリのアレイであって、当該ミッドプレーンボードの一方が第１カードアセンブリのアレイで生成されたＴＸ信号を伝達し、当該ミッドプレーンボードの他方が第１カードアセンブリのアレイで受信されたＲＸ信号を伝達する第１カードアセンブリのアレイを示す簡易側面図である。
【図８】図８は、電子システムの異なる回路基板で信号を通信するプロセスの一例を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について説明する。言うまでもなく、これらの実施形態は本発明の各種の特徴および原理を説明するための例として提示されるものであり、本発明はここに開示される具体的な実施形態の例よりも広義である。
【００１１】
回路基板間で電子信号を通信する改良技術は、ＴＸ信号を伝える導電トレースを、ＲＸ信号を伝える導電トレースから分離し、異なるミッドプレーン回路基板層のセットのそれぞれの回路基板の間に、分離されたＴＸ信号とＲＸ信号とを伝達する。
【００１２】
（システム環境の例）
図１〜図３は、本発明の改良技術を実施可能なシステムの一例を示す様々な図である。本発明の注目すべき改良点については、「クロストーク低減」という見出しの項で説明する。
【００１３】
まず、図１から、システムの一例が、第１領域１１０、第２領域１２０、第３領域１３０を含む筐体１００として実現されることがわかる。領域１１０，１２０，１３０は、筐体１００内部に様々な要素を収容するための空間である。図に示すように、第１領域１１０は１以上の回路基板アセンブリ（ＰＣＡ）１１２からなる第１アレイを含み、第２領域１２０は１以上のＰＣＡ１２２（例えば、図６でよくわかるように、ミッドプレーンボード）からなる第２アレイを含み、第３領域１３０は１以上のＰＣＡ１３２からなる第３アレイを含む。
【００１４】
符号１０２は、互いに直交するＸＹＺの空間における相対的な方向を示す。このように、ＰＣＡ１１２および１３２がＸＹＺ空間のＹＺ面に平行に配置されており、ＰＣＡ１２２はＸＹＺ空間のＸＺ面に平行に配置されていることがわかる。第１領域１１０、第２領域１２０、第３領域１３０が、正のＺ方向に連続的に拡張していることがわかる。
【００１５】
図に示す具体的な例において、ＰＣＡ１１２からなる第１アレイは、ハーフハイトＰＣＡ（すなわち、領域１１０にＰＣＡを収容するための鉛直高さの半分を占める）として設けられる。ただし、ＰＣＡは代替的に全高または全体の高さのそのほかの割合を占めるものであってもよいため、これは一例に過ぎない。ある実施形態では、第１領域１１０の上半分のＰＣＡは、ＰＣＡ１１２からなる第１アレイと同様に筐体１００の他の要素と相互接続する別のＰＣＡアレイとみなすことができる。
【００１６】
第２領域１２０は、さらに複数のファントレイ１２６を含み、各ファントレイ１２６は複数のファン１２８を有することがわかる。合計８つのファントレイ１２６が図示されるが、任意の適切な数のファントレイを設けることができる。ファントレイ１２６は、第２領域１２０におけるＰＣＡ１２２の間に配置される。例えば、２つのファントレイ１２６がＰＣＡ１２２の上部ペアと下部ペアの間に配される様子が示されている。
【００１７】
図に示す例では、第２領域１２０に６つのＰＣＡ１２２が設けられている。ただし、個々の実装に最も適した任意の適切な数のＰＣＡ１２２が含まれてよい。ＰＣＡ１２２は図示（図６参照）のようにペアで設けられてもよく、またＰＣＡ１２２は個別に設けられてもよい。いくつかの例では、領域１２０の底部（例えば、ファントレイ１２６の最下部の下方）、領域１２０の上部（例えば、ファントレイ１２６の最上部の上方）、および／またはそのほかの垂直方向の位置に、追加でＰＣＡ１２２が設けられる。
【００１８】
図に示すＰＣＡ１１２，１２２，１３２の向きでは、第２領域１２０のＰＣＡ１２２は、各ＰＣＡ１２２が複数のＰＣＡ１１２，１３２を横断してこれと接続するように、第１領域１１０および第３領域１３０のＰＣＡ１１２，１３２とエッジツーエッジかつ直交して接触することがわかる。例えば、第１領域１１０のＰＣＡ１１２は、ＰＣＡ１２２のコネクタ１２４ａと係合するコネクタ１１４を含む。同様に、ＰＣＡ１３２は、ＰＣＡ１２２のコネクタ１２４ｂと係合するコネクタ１３４（図２においてよくわかる）を含む。よって、ＰＣＡ１２２のアレイはミッドプレーンを形成するとみなすことができ、個々のＰＣＡ１２２をミッドプレーンボードとみなすことができる。ＰＣＡ１１２および１３２は、コネクタ１１４がＰＣＡ１２２（ミッドプレーンボード）のコネクタ１２４ａと係合し、コネクタ１３４がＰＣＡ１２２のコネクタ１２４ｂと係合した状態で、ガイドカードに沿って筐体１００内の指定された位置に挿入することができる。
【００１９】
通常、ＰＣＡ１２２は、異なるＰＣＡ間で電気信号を伝達するための、導電性のあるトレース、グランドプレーン、電力面等を含む。しかしながら、異なる実装例においては異なる要求があり、ＰＣＡ１２２には、特定の使用事例の要求に応じて、トレース、プレーン、さらには電気的要素が設けられてもよい。一例では、ＰＣＡ１２２は、第１領域１１０のＰＣＡ１１２と第３領域１３０のＰＣＡ１３２との間に電気的接続を形成する、導電性のあるトレースを含む。
【００２０】
ＰＣＡ１２２に長さがあるため、ＰＣＡ１２２の全長を信号の経路指定に利用することができ、従来のバックプレーンおよびミッドプレーンを用いる場合に比べて信号の経路指定がより簡単に実現されることが多い。いくつかの例では、ＰＣＡ１２２は、経路指定要件、所望の数のＰＣＡ層、利用可能な空間、コスト、およびその他の要因に基づいて、長くも短くも形成することができる。よって、ＰＣＡ１２２の長さは、設計者が具体的用途の筐体の開発する際に検討することが可能な、さらなる自由度をもたらす。
【００２１】
図に示す構成では、ＸＹＺ空間のＺ方向への気流１５０が、実質的に方向転換することなく形成されることも明らかとなっている。例えば、空気は、筐体１００の第１領域１１０に入り、筐体１００の後方で第３領域１３０から出ていく前に、第１領域１１０のＰＣＡ１１２の間を通過し、第２領域１２０のファン１２８を通過し、第３領域１３０のＰＣＡ１３２の間を通過する。ＰＣＡ１１２，１２２，１３２は全て気流１５０の方向に平行（すなわち、Ｚ軸に平行）に配置されるため、空気は実質的に妨げられることなくＰＣＡ１１２，１２２，１３２を通過する。言うまでもなく、電子部品、コネクタ、ヒートシンク、ファンフレーム、およびその他の要素が気流１５０を若干妨げ、したがって空気の塊の流れを小規模ながら変更することがある。そのため、このような空気の塊は、筐体１００の要素の周囲やその間を通過する際にわずかに方向転換することがある。しかしながら、このような障害物は予測されたものであり、また要素の冷却を促すため、望ましいものである。ただし、全体として見た場合、気流１５０は筐体１００の前方から後方に通過する直線コースを維持する。気流１５０の方向は前方から後方へ延びるように示されているが、例に示す実施形態では、逆方向の気流１５０であっても同様に機能する。
【００２２】
筐体１００は、従来の筐体に勝る多くの注目すべき利点を有する。例えば、気流１５０が直線コースを進むため、ファン１２８は大量の空気を角で方向転換させる必要がない。よって、ファン１２８は著しく小型化および／もしくは低出力化することができ、ならびに／または設けるファンの数を減らすことができる。このようにして、筐体１００は、従来の筐体に比べて消費する電力を減らすことができる。また、気流１５０の直接経路によって入口および／または出口プレナムの必要がなくなり、これにより、筐体１００を従来の筐体よりも小型化することができる。さらにまた、ミッドプレーンボード／バックプレーンボードとして用いられるＰＣＡ１２２は、従来のミッドプレーンカード／バックプレーンカードに比べて安価に、より少ない層数および経路指定の制約で製造することが可能になる場合がある。全体として、これらの要因により、筐体１００の初期コストを著しく低減することができる。また、従来の設計と比較して、筐体１００の作業コストおよび事故率を低減することができる。
【００２３】
他の図に、筐体１００のさらに別の図を示す。図２は、背後から見た筐体１００を示し、ＰＣＡ１２２のコネクタ１２４ｂと、これと組み合わさるＰＣＡ１３２のコネクタ１３４の図を示している。図３は、ＰＣＡ１１２からなる第１アレイを取り外してＰＣＡ１２２のコネクタ１２４ａを露出した状態の筐体１００を示す。
【００２４】
図４は、例ＰＣＡ１２２を２つ含むアセンブリ４００の一例を示す。図４に示すＰＣＡ１２２は、それぞれ、コネクタ１２４ａからなる第１アレイを第１端４１０ａに有し、このコネクタ１２４ａは第１領域１１０におけるＰＣＡ１１２のコネクタ１１４（図１）と係合するよう構成される。また、ＰＣＡ１２２は、それぞれ、コネクタ１２４ｂからなる第２アレイを第２端４１０ｂに有し、このコネクタ１２４ｂは第３領域１３０におけるＰＣＡ１３２のコネクタ１３４（図２）と係合するよう構成される。図４に示す２つのＰＣＡ１２２は、例えば、ねじ４１２、接着剤、またはその他の種類の留め具もしくは材料を用いて、互いに固定されている。いくつかの例では、ＰＣＡ１２２間に、短絡を防止および／または空隙を充填するための絶縁層が挟まれる。さらに別の例では、金属層（不図示）がＰＣＡ１２２間に配置される。この金属層は、筐体１００の電気接地に接続またはＡＣ結合されて、図４に示す２つのＰＣＡ１２２の間に静電シールドを設ける。また、１以上の絶縁層が設けられて、ＰＣＡ１２２のシールドへの短絡を防止する。
【００２５】
図４に示す例において、２つのＰＣＡ１２２は、実質的に互いに機械的鏡像として構成される。最上部のＰＣＡのコネクタ１２４ａおよび１２４ｂは表向き（すなわち、正のＹ方向）であり、最底部のＰＣＡのコネクタ１２４ａおよび１２４ｂは、最上部のＰＣＡのコネクタとは反対方向の下向き（すなわち、負のＹ方向）である。
【００２６】
アセンブリ４００としてＰＣＡ１２２を設けることにより、第２領域１２０の空間を効率的に使用することができ、気流１５０の抵抗を最小限に抑える助けとなる。ただし、言うまでもないが、ＰＣＡ１２２のアセンブリは、図４に示すものとは異なるように構成することもできる。例えば、相似形状（鏡像ではない）のＰＣＡ１２２を任意の適切な構成で上下に積層してもよい。加えて、ＰＣＡ１２２は、複数のＰＣＡ１２２の任意のアセンブリから独立して、個別に設けられてもよい。また、アセンブリ４００には２つのＰＣＡ１２２が含まれている様子が示されるが、より多数のＰＣＡを含む別のアセンブリが構成されてもよい。図に示す例は、ただの例示である。
【００２７】
（クロストーク低減）
図５は、第１カードアセンブリ５１０と第２カードアセンブリ５４０との間で、ミッドプレーンアセンブリ５２０を介して、電子信号を通信する構成例を示す図である。図に示す例では、第１カードアセンブリ５１０は、筐体１００の第１領域に設けられた任意のＰＣＡ１１２として実現することができ、第２カードアセンブリ５４０は、第３領域１３０に設けられた任意のＰＣＡ１３２として実現することができる。ミッドプレーンアセンブリ５２０は、第２領域１２０の任意のＰＣＡ１２２、または第２領域１２０のＰＣＡ１２２の任意の組み合わせとして実現することができる。
【００２８】
図に示すように、第１カードアセンブリ５１０は、ＴＸ信号を伝える回路基板トレースまたは配線５１２を、ＲＸ信号を伝える回路基板トレース５１４から分離する。例えば、第１カードアセンブリ５１０は多数の差動要素を含んでもよく、これらの差動要素は差動ＴＸ出力を出力し、差動ＲＸ入力を受信し、および／またはＴＸ出力およびＲＸ入力の両方を有する。分離されたＴＸトレース５１２は第１コネクタ５１６に伝達され、分離されたＲＸトレース５１４は第２コネクタ５１８に伝達される。一例では、コネクタ５１６および５１８は高密度信号コネクタであって、第１カードアセンブリ５１０にはんだ付けまたは圧入されてもよく、コネクタ１１４の具体例として実現される（図１）。
【００２９】
同様にして、第２カードアセンブリ５４０は、ＲＸ信号を伝える回路基板トレースまたは配線５４２を、ＴＸ信号を伝える回路基板トレース５４４から分離する。例えば、第２カードアセンブリ５４０もまた多数の差動要素を含み、これらの差動要素は差動ＴＸ出力を出力し、差動ＲＸ入力を受信し、および／またはＴＸ出力およびＲＸ入力の両方を有する。分離されたＲＸトレース５４２は第２カードアセンブリ５４０の第１コネクタ５４６に伝達され、分離されたＴＸトレース５４４は第２カードアセンブリ５４０の第２コネクタ５４８に伝達される。一例では、コネクタ５４６および５４８は、第２カードアセンブリ５４０にはんだ付けまたは圧入された高密度信号コネクタであって、コネクタ１３４の具体例として実現される（図２）。
【００３０】
図５に示すように、ミッドプレーンアセンブリ５２０はコネクタ５２６を含み、これは第１カードアセンブリのコネクタ５１６に組み合わさるか取り付けられる。ミッドプレーンアセンブリ５２０はコネクタ５３６も含み、これは第２カードアセンブリ５４０のコネクタ５４６に組み合わさるか取り付けられる。第１のミッドプレーン層５３０のセットは、コネクタ５２６からコネクタ５３６へ信号を伝達するトレース、配線、および／またはプレーンを含む。よって、第１のミッドプレーン層５３０のセットは、第１カードアセンブリ５１０で発信されるＴＸ信号を第２カードアセンブリ５４０に伝達し、ここでＴＸ信号はＲＸトレース５４２のコネクタ５４６から出てくる。
【００３１】
同じく図５に示すように、ミッドプレーンアセンブリ５２０はコネクタ５２８を含み、これは第１カードアセンブリのコネクタ５１８に組み合わさるか取り付けられる。ミッドプレーンアセンブリ５２０はコネクタ５３８も含み、これは第２カードアセンブリ５４０のコネクタ５４８に組み合わさるか取り付けられる。第２のミッドプレーン層５３２のセットは、コネクタ５２８からコネクタ５３８へ信号を伝達するトレース、配線、および／またはプレーンを含む。よって、第２のミッドプレーン層５３２のセットは、第２カードアセンブリ５４０で発信されるＴＸ信号を第１カードアセンブリ５１０に伝達し、ここでＴＸ信号はＲＸトレース５１４のコネクタ５１８から出てくる。
【００３２】
第１のミッドプレーン層５３０のセットは、第１カードアセンブリ５１０で発生するＴＸ信号と第１カードアセンブリ５１０により受信されるＲＸ信号との間のクロストークを大幅に低減もしくは排除することができるよう、第２のミッドプレーン層５３２のセットから物理的に区別される。また、図５の構成は、第２カードアセンブリ５４０で発生するＴＸ信号と第２カードアセンブリ５４０により受信されるＲＸ信号との間のクロストークを低減もしくは排除する。このようにクロストークが低減されることにより、第１カードアセンブリ５１０と第２カードアセンブリ５４０との間の通信エラーも、同様に低減もしくは排除される。
【００３３】
いくつかの例では、第１のミッドプレーン層５３０のセットおよび第２のミッドプレーン層５３２のセットは、単一の回路基板の異なる層に設けられる。例えば、層１〜４は第１のセット５３０に属してもよく、層６〜９が第２のセット５３２に属してもよい。層５は、第１の層５３０のセットを第２の層５３２のセットからさらに分離してこの層のセット間に静電シールドを設けるためのグランドプレーンとして設けることができる。
【００３４】
図６に、別の構成例を示す。ここでは、第１のミッドプレーン層５３０のセットは第１ミッドプレーンボード６１０に設けられ、第２のミッドプレーン層５３２のセットは第２ミッドプレーンボード６２０に設けられる。ミッドプレーンボード６１０および６２０は、それぞれの対応するコネクタ間に信号を伝達する、物理的に区別される基板である。したがって、図に示すように、カードアセンブリ５１０および５４０のいずれかからのＴＸ信号およびＲＸ信号を伝えるトレースは、異なるミッドプレーンボード６１０および６２０上で、互いに物理的に区別され、高い信号絶縁を促進する。この高い絶縁性により、図６の構成は特に有利なものとなる。加えて、ミッドプレーンボード６１０および６２０は、通常、多数の層を設けることなく、安価に製造することができる。
【００３５】
図７は、図６に類似ではあるが、複数のカードアセンブリ間に突出する構成を示す。ここでは、個々のミッドプレーンボード７１０および７２０（それぞれミッドプレーンボード６１０および６２０に類似）が、後方に拡張して、カードアセンブリ５１０のように複数の第１カードアセンブリ５１０ａ〜５１０ｎのアレイに接続し、カードアセンブリ５４０のように複数の第２カードアセンブリ５４０ａ〜５４０ｎのアレイに接続する様子が示されている。一例では、第１カードアセンブリ５１０ａ〜５１０ｎは複数のＰＣＡ１１２により実現され、第２カードアセンブリは複数のＰＣＡ１３２により実現される。ミッドプレーンボード７１０および７２０は１対のＰＣＡ１２２により実現される。具体的な例では、ミッドプレーンボード７１０および７２０は、図４に示すようなアセンブリ４００により実現される。一例では、ミッドプレーンボード７１０は、第１カードアセンブリ５１０ａ〜ｎそれぞれのＴＸトレース５１２から、第２カードアセンブリ５４０ａ〜ｎのそれぞれに信号を伝達する（図６参照）。同様に、ミッドプレーンボード７２０は、第２カードアセンブリ５４０ａ〜ｎそれぞれのＴＸトレース５４４から、第１カードアセンブリ５１０ａ〜ｎのそれぞれに信号を伝達する。
【００３６】
図８に、ミッドプレーンアセンブリを介して第１カードアセンブリと第２カードアセンブリとの間で電子信号を伝達するプロセス８００の例を示す。プロセス８００は、例えば図１のシステムによって実行される。
【００３７】
ステップ８１０において、第１カードアセンブリが発生する送信（ＴＸ）信号を伝える複数の導電トレースは、第１カードアセンブリにより受信される受信（ＲＸ）信号を伝える複数の導電トレースから物理的に分離される。トレースの分離は、（ｉ）ＴＸ信号を伝える導電トレースと第１カードアセンブリの第１コネクタとの電気的な接続と、（ｉｉ）ＲＸ信号を伝える導電トレースと第１カードアセンブリの第２コネクタとの電気的な接続とを含む。
【００３８】
ステップ８１２において、ミッドプレーンアセンブリの第１のミッドプレーン回路基板層セットを介して、第１カードアセンブリの第１コネクタでＴＸ信号を伝える導電トレースを、第２カードアセンブリの第１コネクタに電気的に結合させる。
【００３９】
ステップ８１４において、ミッドプレーンアセンブリの第１のミッドプレーン回路基板層セットと区別されたミッドプレーンアセンブリの第２のミッドプレーン回路基板層セットを介して、第１カードアセンブリの第２コネクタでＲＸ信号を伝える導電トレースを、第２カードアセンブリの第２コネクタに電気的に結合させる。
【００４０】
以上、回路基板間で電子信号を通信する改良技術を説明した。この技術は、ＴＸ信号を伝える導電トレース５１２をＲＸ信号を伝える導電トレース５１４から分離し、異なるミッドプレーン回路基板層５３０および５３２のセットのそれぞれの回路基板５１０および５４０の間に、分離されたＴＸ信号とＲＸ信号とを伝達する。層５３０および５３２は、単一の基板上の異なる回路基板層であっても、異なる基板上の異なる回路基板層であってもよい（例えば、６１０および６２０、または７１０および７２０）。このようにして、ＲＸ信号およびＴＸ信号の間のクロストークは、大幅に低減もしくは排除される。
【００４１】
本明細書において、「備える」「含む」「有する」という用語は、ある事項、ステップ、要素、または何らかの局面をオープンエンド形式で記述するために用いられる。また、本明細書においては、特に記載がない限り、「セット」という用語は１以上の何かを意味する。本明細書においていくつかの実施形態を開示したが、言うまでもなく、これらの実施形態はほんの一例として提示されたものであり、本発明はこれら特定の実施形態に限定されるものではない。また、「前方」「後方」「上部」「底部」等の用語は、本明細書では参照の便宜のために用いられる。ただし、筐体１００には特に要求される方向がないことは言うまでもない。
【００４２】
以上、いくつかの実施形態を説明したが、多数のこれに代わる実施形態または変形例が可能である。例えば、ミッドプレーンアセンブリは導電トレースを含む１以上の回路基板を含むものとして説明したが、トレースのほか、ケーブルや個別配線等の別のタイプの導体を用いてもよい。
【００４３】
また、具体的な実施形態を参照して各種の特徴を図示および説明を行ったが、このような特徴は、開示された実施形態およびその変形例のいずれに含まれてもよい。よって、言うまでもなく、任意の実施形態に関連して開示される特徴は、その他の任意の実施形態の変形例として含まれる。したがって、本明細書に開示される実施形態の形状および細部に、本発明の範囲から逸脱することなく、種々の変更が可能であることは、当業者には言うまでもない。
【図１】
2015530717.tif 000003
【図２】
2015530717.tif 000004
【図３】
2015530717.tif 000005
【図４】
2015530717.tif 000006
【図５】
2015530717.tif 000007
【図６】
2015530717.tif 000008
【図７】
2015530717.tif 000009
【図８】
2015530717.tif 000010
【国際調査報告】
2015530717.tif 000011