(57)【要約】  一例において、ＨＤＭＩ送信アプリケーションのための組み込み式ディエンファシス（４１５Ａ、Ｂ）を有する高速プリドライバ（４００）及び電圧レベルコンバータ（４０５）が提供される。典型的な集積回路は、シリアライザと、シリアライザから差動入力を受信するために結合されたプリドライバと、ドライバと、を含む。プリドライバ（４００）は、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタ（４１０Ａ−Ｄ）を備えるＰＭＯＳクロスカップルドレベルコンバータと、クロスカップルドレベルコンバータの出力部（ｏｕｔｎ、ｏｕｔｐ）に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタ（４１５Ａ、Ｂ）と、を含む。ドライバは、プリドライバ出力部に結合され、プリドライバから差動入力を受信するように構成される。
2015502087.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
シリアライザと、
前記シリアライザから差動入力を受信するために結合されたプリドライバであって、
４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータと、
前記クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタを備えるプリドライバと、
前記プリドライバの出力部に結合され、前記プリドライバから差動入力を受信するように構成されたドライバと、を備える、集積回路。
【請求項２】
前記差動入力の各入力は、前記クロスカップルドレベルコンバータの各々の相補的入力部に結合される請求項１に記載の集積回路。
【請求項３】
前記差動入力の各入力は、前記ディエンファシスＰＭＯＳトランジスタの各々の１つの入力部に結合される請求項１に記載の集積回路。
【請求項４】
前記クロスカップルドレベルコンバータとアースとの間に結合されたテール電流制御トランジスタと、
前記テール電流制御トランジスタを制御するために結合されたカレントミラーと、をさらに備える請求項１に記載の集積回路。
【請求項５】
前記第１のカレントミラーによって制御され、前記２つのディエンファシスＰＭＯＳトランジスタに電流を供給するために結合された第２のカレントミラーをさらに備える請求項４に記載の集積回路。
【請求項６】
前記シリアライザは、第１の電力領域によって電源が投入され、前記クロスカップルドレベルコンバータは、第２の電力領域によって電源が投入される請求項１に記載の集積回路。
【請求項７】
前記集積回路は、ＨＤＭＩ  ｖ１．４コンパチブルデバイス、モバイルデバイス、セットトップボックス、テレビ、コンピュータ、コンピュータビデオカード、ゲームコンソール、ＤＶＤプレーヤー、衛星受信機、モニタ、ディスプレイヘッドセット、ビデオリピータ、ビデオカメラ、ホームシアター受信機、及びビデオ切り換えデバイスのうちの少なくとも１つと一体化される請求項１に記載の集積回路。
【請求項８】
前記シリアライザ、前記プリドライバ、及び前記ドライバのうちの少なくとも１つは、少なくとも１つの半導体ダイ上に集積される請求項１に記載の集積回路。
【請求項９】
方法であって、
シリアライザから差動入力を受信することと、
プリドライバ差動出力信号の第１の出力を生成するために前記差動入力の第１の入力のレベルを変換することと、
前記プリドライバ差動出力信号の第２の出力を生成するために前記差動入力の第２の入力のレベルを変換することと、
前記プリドライバ差動出力信号の前記第１の出力を生成するために前記差動入力の前記第１の入力をディエンファシスすることと、
前記プリドライバ差動出力信号の前記第２の出力を生成するために前記差動入力の前記第２の入力をディエンファシスすることと、を備える、方法。
【請求項１０】
前記第１及び第２の入力を前記ディエンファシスすることは、前記第１及び第２の入力の前記レベルを前記変換することと並行して行われる請求項９に記載の方法。
【請求項１１】
前記第１及び第２の入力の前記レベルを前記変換することは、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータを使用することを備える請求項９に記載の方法。
【請求項１２】
前記第１及び第２の入力を前記ディエンファシスすることは、前記クロスカップルドレベルコンバータの前記出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタを使用することをさらに備える請求項１１に記載の方法。
【請求項１３】
シリアライザからの差動入力をプリドライブするように構成された装置であって、
前記差動入力を受信するための手段と、
プリドライバ差動出力信号の第１の出力を生成するために前記差動入力の第１の入力のレベルを変換するための手段と、
前記プリドライバ差動出力信号の第２の出力を生成するために前記差動入力の第２の入力のレベルを変換するための手段と、
前記プリドライバ差動出力信号の前記第１の出力を生成するために前記差動入力の前記第１の入力をディエンファシスするための手段と、
前記プリドライバ差動出力信号の前記第２の出力を生成するために前記差動入力の前記第２の入力をディエンファシスするための手段と、を備える、装置。
【請求項１４】
前記第１及び第２の入力の前記レベルを前記変換することと並行して前記第１及び第２の入力をディエンファシスするための手段をさらに備える請求項１３に記載の装置。
【請求項１５】
前記第１及び第２の入力のレベルを変換するための前記手段は、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータを備える請求項１３に記載の装置。
【請求項１６】
前記第１及び第２の入力をディエンファシスするための前記手段は、前記クロスカップルドレベルコンバータの前記出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタをさらに備える請求項１５に記載の装置。
【請求項１７】
前記装置は、少なくとも１つの半導体ダイ上に少なくとも部分的に集積される請求項１３に記載の装置。
【請求項１８】
非一時的なコンピュータによって読み取り可能な媒体であって、
リソグラフィックデバイスによって実行されたときに、
シリアライザと、
前記シリアライザから差動入力を受信するために結合されたプリドライバであって、
４つ全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータと、
前記クロスカップルドレベルコンバータの前記出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタと、を備えるプリドライバと、
前記プリドライバ出力部に結合され、前記プリドライバから前記差動入力を受信するように構成されたドライバと、を備える集積回路の少なくとも一部を製作することを前記リソグラフィックデバイスに行わせる格納された命令を備える、非一時的なコンピュータによって読み取り可能な媒体。
【請求項１９】
前記リソグラフィックデバイスによって実行されたときに、前記クロスカップルドレベルコンバータの各々の相補的入力部に結合されたシリアライザ差動出力部の各出力部を製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２０】
前記リソグラフィックデバイスによって実行されたときに、前記２つのディエンファシスＰＭＯＳトランジスタの各々の１つの入力部に結合されたシリアライザ差動出力部の各出力部を製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２１】
前記リソグラフィックデバイスによって実行されたときに、前記クロスカップルドレベルコンバータとアースとの間に結合されたテール電流制御トランジスタ、及び前記テール電流制御トランジスタを制御するために結合されたカレントミラーを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２２】
前記リソグラフィックデバイスによって実行されたときに、第１の電力領域によって電源が投入される前記シリアライザ及び第２の電力領域によって電源が投入される前記クロスカップルドレベルコンバータを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２３】
前記リソグラフィックデバイスによって実行されたときに、少なくとも１つの半導体ダイ上に集積される前記シリアライザ、前記プリドライバ、及び前記ドライバのうちの少なくとも１つを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２４】
方法であって、
シリアライザから差動入力を受信するためのステップと、
プリドライバ差動出力信号の第１の出力を生成するために前記差動入力の第１の入力のレベルを変換するためのステップと、
前記プリドライバ差動出力信号の第２の出力を生成するために前記差動入力の第２の入力のレベルを変換するためのステップと、
前記プリドライバ差動出力信号の前記第１の出力を生成するために前記差動入力の前記第１の入力をディエンファシスするためのステップと、
前記プリドライバ差動出力信号の前記第２の出力を生成するために前記差動入力の前記第２の入力をディエンファシスするためのステップと、を備える、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、エレクトロニクスに関するものである。本開示は、より具体的には、ただし非排他的に、高精細度ビデオインタフェース（ＨＤＭＩ（登録商標））送信アプリケーションのための組み込み式ディエンファシスを有する高速プリドライバ及び電圧レベルコンバータに関するものである。
【背景技術】
【０００２】
異なる電圧レベル間で入力を変換し及び従来の送信装置よりも少ない電力を消費しかつより高い帯域幅を有する送信装置（例えば、高精細度ビデオインタフェース（ＨＤＭＩ）装置）に関する市場需要が存在する。送信装置の一例は、高精細度ビデオインタフェース（ＨＤＭＩ）コンパチブルな装置である。ＨＤＭＩは、音声及び映像情報を、例えば、デジタルビデオディスク（ＤＶＤ）プレーヤー、デジタルテレビ（ＤＴＶ）、高精細度ＴＶ（ＨＤＴＶ）、セットトップボックス、及びその他の音声及び／又は映像デバイスとともに使用する単一のデジタルインタフェースに統合する仕様である。高精細度マルチメディアインタフェースは、マルチチャネルサラウンドサウンドオーディオとともに標準化された、拡張された又は高精細度の映像形式をサポートする。高精細度マルチメディアインタフェースの利益の一部は、非圧縮デジタル映像、及び、複数のコネクタ及びケーブルに代わる単一のコネクタであるが、それらに限定されない。
【０００３】
従来のデバイスでは、シリアライザの出力は、１．０Ｖ電力領域での高速レール・ツー・レール信号である。１０ｍＡを超える電流で駆動するために、シリアライザの後のドライバは、従来は、大型のｎ型金属酸化膜珪素（ＮＭＯＳ）差動トランジスタ対である。ＮＭＯＳ差動対の入力キャパシタンスは高く、それは、従来のデバイスの帯域幅を制限する。
【０００４】
さらに、従来のドライバは、オープンドレイン構造を使用し、ドライバの電流の大部分は、１．０Ｖよりも高い電圧（例えば、３．３Ｖ）を有する電源から来る。従って、１．０Ｖ電力領域からの入力を、１．０Ｖ電力領域とそれよりも高い電力領域との間の中間の電力領域に変換するための高速、高性能回路が要求される。
【０００５】
従って、従来の方法及び装置の問題を軽減する方法及び装置が必要であることが産業界で長い間感じられており、ＨＤＭＩ送信アプリケーションのための組み込み式ディエンファシスを有する高速プリドライバ及び電圧レベルコンバータを含む。
【発明の概要】
【０００６】
本発明の概要は、本教示の幾つかの態様に関する基本的な理解を提供するものである。本発明の概要は、詳細さが徹底的でなく、及びすべての極めて重要な特徴を特定することを意図するものではなく、さらに、請求項の範囲を限定することを意図するものでもない。
【０００７】
一例においては、入力の電圧レベルを変更するための方法が提供される。差動入力がシリアライザから受信される。プリドライバ差動出力信号の第１の出力を生成するために差動入力の第１の入力のレベルが変換され、プリドライバ差動出力信号の第２の出力を生成するために差動入力の第２の入力のレベルが変換される。第１及び第２の入力のレベルを変換することは、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルド（ｃｒｏｓｓ−ｃｏｕｐｌｅｄ）レベルコンバータを使用することを含むことができる。差動入力の第１の入力が、プリドライバ差動出力信号の第１の出力を生成するためにディエンファシスされ（ｄｅｅｍｐｈａｓｉｚｅ）、差動入力の第２の入力が、プリドライバ差動出力信号の第２の出力を生成するためにディエンファシスされる。第１及び第２の入力をディエンファシスすることは、第１及び第２の入力のレベルを変換することと並行して行うことができる。さらに、第１及び第２の入力をディエンファシスすることは、クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタを使用することを含むことができる。
【０００８】
他の例では、シリアライザからの差動入力をプリドライブ（ｐｒｅ−ｄｒｉｖｅ）するように構成された装置が提供される。装置は、差動入力を受信するための手段と、プリドライバ差動出力信号の第１の出力を生成するために差動入力の第１の入力のレベルを変換するための手段と、プリドライバ差動出力信号の第２の出力を生成するために差動入力の第２の入力のレベルを変換するための手段と、プリドライバ差動出力信号の第１の出力を生成するために差動入力の第１の入力をディエンファシスするための手段と、プリドライバ差動出力信号の第２の出力を生成するために差動入力の第２の入力をディエンファシスするための手段と、を含む。第１及び第２の入力のレベルを変換するための手段は、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータを含むことができる。さらに、第１及び第２の入力をディエンファシスするための手段は、クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタをさらに含むことができる。装置は、第１及び第２の入力のレベルを変換することと並行して第１及び第２の入力をディエンファシスするための手段も含むことができる。一例では、装置は、少なくとも１つの半導体ダイ上において少なくとも部分的に集積される。装置は、半導体ダイ内に集積することができ、及び、ＨＤＭＩ  ｖ１．４コンパチブルデバイス、モバイルデバイス、セットトップボックス、テレビ、コンピュータ、コンピュータビデオカード、ゲームコンソール、ＤＶＤプレーヤー、衛星受信機、モニタ、ディスプレイヘッドセット、ビデオリピータ、ビデオカメラ、ホームシアター受信機、及び映像切り換えデバイスから成るグループから選択されたデバイス内に組み入れることができる。さらなる例では、リソグラフィックデバイスによって実行された場合に装置の少なくとも一部を製作することをリソグラフィックデバイスに行わせる格納された命令を備える非一時的なコンピュータによって読み取り可能な媒体が提供される。
【０００９】
さらなる例では、集積回路が提供される。装置は、シリアライザと、シリアライザから差動入力を受信するために結合されたプリドライバと、プリドライバ出力部に結合されてプリドライバから差動入力を受信するように構成されたドライバと、を含む。差動入力の各入力は、クロスカップルドレベルコンバータの各々の相補的入力部及び／又はディエンファシスＰＭＯＳトランジスタの各々の１つの入力部に結合することができる。プリドライバは、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータと、クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタとを含む。集積回路は、クロスカップルドレベルコンバータとアースの間に結合されたテール電流制御トランジスタと、テール電流制御トランジスタに結合されたカレントミラーと、を含むこともできる。第２のカレントミラーを結合することができ、第１のカレントミラーによって制御され、２つのディエンファシスＰＭＯＳトランジスタに電流を供給する。さらに、シリアライザは、第１の電力領域によって電源を投入することができ、クロスカップルドレベルコンバータは、第２の電力領域によって電源を投入することができる。一例では、シリアライザ、プリドライバ、及びドライバのうちの少なくとも１つが少なくとも１つの半導体ダイ上に集積される。集積回路は、ＨＤＭＩ  ｖ１．４コンパチブルデバイス、モバイルデバイス、セットトップボックス、テレビ、コンピュータ、コンピュータビデオカード、ゲームコンソール、ＤＶＤプレーヤー、衛星受信機、モニタ、ディスプレイヘッドセット、ビデオリピータ、ビデオカメラ、ホームシアター受信機、及び映像切り換えデバイスのうちの少なくとも１つと一体化することができる。さらなる例では、リソグラフィックデバイスによって実行された場合に装置の少なくとも一部を製作することをリソグラフィックデバイスに行わせる格納された命令を備える非一時的なコンピュータによって読み取り可能な媒体が提供される。
【００１０】
一例では、入力の電圧レベルを変更するための方法が提供される。方法は、シリアライザから差動入力を受信するためのステップと、プリドライバ差動出力信号の第１の出力を生成するために差動入力の第１の入力のレベルを変換するためのステップと、プリドライバ差動出力信号の第２の出力を生成するために差動入力の第２の入力のレベルを変換するためのステップと、を含む。さらに、方法は、プリドライバ差動出力信号の第１の出力を生成するために差動入力の第１の入力をディエンファシスするためのステップと、プリドライバ差動出力信号の第２の出力を生成するために差動入力の第２の入力をディエンファシスするためのステップとを含む。
【００１１】
上記は、詳細な発明を実施するための形態についてより良く理解できるようにするために本教示の特徴及び技術上の利点の一部について概説したものである。発明を実施するための形態でも追加の特徴及び利点が説明されている。概念及び開示される実施形態は、本教示の同じ目的を遂行するために変更するか又はその他の構造を設計するための基礎として簡単に利用することができる。該同等の構造は、請求項において示される教示の技術を逸脱するものではない。教示の特徴である新規の特徴は、さらなる目的及び利点とともに、発明を実施するための形態及び添付図からより良く理解される。それらの図の各々は、例示及び説明することのみを目的としてする提供されており、本教示を制限しない。
【図面の簡単な説明】
【００１２】
添付される図面は、本教示の例について説明するために提示されており、制限するものではない。
【図１】本開示の実施形態を有利に採用することができる典型的な通信システムを描いた図である。
【図２】送信機の典型的なブロック図を描いた図である。
【図３】典型的なプリドライババッファを描いた図である。
【図４】第１の典型的なプリドライバを描いた図である。
【図５】第２の典型的なプリドライバを描いた図である。
【図６】ディエンファシスを有する及びディエンファシスを有さない典型的なプリドライバ出力を描いた図である。
【図７】ＨＤＭＩ信号をプリドライブし、電圧変換し、及びディエンファシスするための典型的な方法のフローチャートである。
【００１３】
共通の慣行により、図面によって描かれる特徴は、原寸どおりに描く必要はない。従って、描かれる特徴の寸法は、明確化を目的として恣意的に拡大又は縮小されている。共通の慣行により、図面の一部は明確化を目的として簡略化されている。従って、これらの図面は、特定の装置又は方法のすべてのコンポーネントを描いているわけではない。さらに、同様の参照数字は、本明細書及び図全体を通じての同様の特徴を示している。
【発明を実施するための形態】
【００１４】
序論
高精細度映像インタフェース（ＨＤＭＩ）送信アプリケーションのための電圧レベル変換及びディエンファシスを提供する高速プリドライバが提供される。一例では、集積回路は、シリアライザ回路と、シリアライザ回路から差動入力を受信するために結合されたプリドライバと、ドライバ回路と、を含む。プリドライバは、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータとＰＭＯＳクロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタとを含む。ドライバ回路は、プリドライバ出力部に結合され、プリドライバから差動入力を受信するように構成される。プリドライバは、毎秒数ギガビットのデータレートで電力領域間でデータを転送させることができる低電力の、高速回路ブロックである。プリドライバは、それの帯域幅を拡張するための組み込み式のディエンファシス能力も有する。プリドライバがＮＭＯＳに基づく差動ドライバを駆動するためのプリドライバとして使用される場合は、プリドライバ及び電圧レベルコンバータは、立ち上がりエッジヘッドルームを低減させずに、信号の立ち下がりエッジをエンファシスする。
【００１５】
プリドライバは、ＨＤＭＩ送信デバイス（例えば、３．４Ｇｂ／秒で送信するＨＤＭＩｖ１．４準拠デバイス）と一体化することができる。プリドライバは、複数の電力領域を有する、電流モードロジック（ＣＭＬ）に基づくドライバと一体化することができる。
ここにおいて開示される典型的な装置及び方法によって提供される１つの利点は、速度が従来のデバイスよりも向上することである。他の利点は、高い駆動電圧レベルと低い電力消費量である（例えば、典型的なコーナーでディエンファシスなしで１．５ｍＡ）。さらに、内部ノードにおいて帯域幅の制限がある場合にヘッドルームを劣化させない有利な立ち下がりエッジディエンファシス機能も提供される。
【００１６】
プリドライバは、電力領域を越えての低−高電圧レベル間での入力を変換することができる。さらに、プリドライバは、大型のｎ型金属酸化膜珪素（ＮＭＯＳ）トランジスタを駆動することができる。
【００１７】
本教示の例が本出願の本文及び図面において開示される。それらの例は、有利なことに、長い間感じられてきた産業界のニーズ、及びその他のこれまでに識別されていないニーズに対処しており、さらに、従来の方法及び装置の欠点を軽減する。発明の適用範囲を逸脱することなしに代替実施形態を案出することができる。さらに、本教示の態様を曖昧にするのを回避するために、本教示の従来の要素は詳細には説明されないことがあり、又は省略されることがある。
【００１８】
語句“典型的な”は、“１つの例、事例、又は実例を提供すること”を意味するためにここにおいて用いられる。“典型的な”として説明されるいずれの実施形態も、その他の実施形態よりも好ましい又は有利であるとは必ずしも解釈されるべきではない。同様に、語句“本発明の実施形態”は、本発明のすべての実施形態が説明される特徴、利点、又は動作モードを含むことを要求するわけではない。本明細書における表現“一例では”、“例”、“１つの特徴では”、及び／又は“特徴”の使用は、必ずしも同じ特徴及び／又は例を意味しない。さらに、特定の特徴及び／又は構造は、１つ以上のその他の特徴及び／又は構造と結合することができる。
【００１９】
表現“接続された”、“結合された”、又はその変形は、直接又は間接にかかわらず、2つ以上の要素間のあらゆる接続又は結合を意味し、及び、ひとつに“接続”又は“結合”されている２つの要素間における１つ以上の中間的な要素の存在を包含することができることが注記されるべきである。要素間の結合又は接続は、物理的、論理的、又はそれらの組み合わせであることができる。ここにおいて採用される場合において、幾つかの非限定的な及び非包括的な例として、２つの要素は、１つ以上のワイヤ、ケーブル、及び／又はプリントされた電気的接続の使用によって、及び電磁エネルギー、例えば、無線周波数領域、マイクロ波領域及び／又は光学（可視及び不可視の両方）領域において波長を有する電磁エネルギーの使用によってひとつに“接続”又は“結合”されているとみなすことができる。
用語“信号”は、あらゆる信号、例えば、データ信号、音声信号、映像信号、マルチメディア信号、を含むことができることが理解されるべきである。情報および信号は、様々な異なる技術及び技法のうちのいずれかを用いて表すことができる。例えば、上記の説明全体を通じて参照されることがあるデータ、命令、プロセスステップ、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場、磁粒子、光学場、光学粒子、又はそれらのあらゆる組合せによって表すことができる。
【００２０】
“第１の”、“第２の”、等の指定文字を用いたここにおける要素への言及は、概して、それらの要素の数量又は順序を制限するものではないことが理解されるべきである。むしろ、これらの指定文字は、２つ以上の要素を区別する又は１つの要素の複数の例を区別する便利な方法としてここにおいて使用することができる。従って、第１及び第２の要素への言及は、２つの要素のみを採用可能であるという意味ではなく、さらに、第１の要素が第２の要素に必ず先行しなければならないという意味ではない。さらに、別記がないかぎり、一組の要素は、１つ以上の要素を備えることができる。さらに、説明又は請求項で使用される“Ａ、Ｂ、又はＣのうちの少なくとも１つ”の形態の用語は、“Ａ又はＢ又はＣ又はこれらの要素のいずれかの組み合わせ”を意味する。
【００２１】
ここにおいて使用される用語は、特定の実施形態について説明することのみを目的とするものであり、限定することは意図されない。ここにおいて使用される場合において、単数形は、文脈上明確に示されない限り、複数形も含むことが意図される。語句“備える”、“備えた”、“含む”、及び／又は“含んだ”は、ここにおいて使用されるときには、記載される特徴、整数（ｉｎｔｅｇｅｒ）、ステップ、動作、要素、及び／又はコンポーネントの存在を明示するものであるが、１つ以上のその他の特徴、整数、ステップ、動作、要素、コンポーネント、及び／又はそのグループの存在又は追加を排除するものではない。
【００２２】
以下の説明では、一定の特徴について説明するために一定の用語が使用される。用語“モバイルデバイス”は、携帯電話、移動通信デバイス、パーソナルデジタルアシスタント、モバイルパームヘルド（ｐａｌｍｅ  ｈｅｌｄ）コンピュータ、無線デバイス、及び／又は典型的には人によって搬送される及び／又は何らかの形態の通信能力を有する（例えば、無線、赤外線、短距離無線、等）その他のタイプのポータブルな電子デバイスを含み、ただしそれらに限定されない。
【００２３】
図の説明
図１は、本開示の実施形態を有利な形で採用することができる典型的な通信システム１００を描く。例示する目的上、図１は、３つの遠隔ユニット１２０、１３０、及び１５０、及び２つの基地局１４０を示す。従来の無線通信システムは、これよりもはるかに多くの遠隔ユニット及び基地局を有することができることが認識されるであろう。遠隔ユニット１２０、１３０、及び１５０は、ここにおいてさらに説明される本開示の実施形態１２５Ａ−Ｃの少なくとも一部を含む。図１は、基地局１４０及び遠隔ユニット１２０、１３０、及び１５０からの順方向リンク信号１８０、及び、遠隔ユニット１２０、１３０、及び１５０から基地局１４０への逆方向リンク信号１９０を示す。
【００２４】
図１において、遠隔ユニット１２０は、無線ローカループシステムにおける携帯電話として示され、遠隔ユニット１３０は、ポータブルコンピュータとして示され、遠隔ユニット１５０は、固定位置の遠隔ユニットとして示される。例えば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、例えば、パーソナルデータアシスタント、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽ユニット、又はデータ又は映像を格納又は取り出すその他のあらゆるデバイス、又はそれらのあらゆる組み合わせであることができる。図１は、本開示の教示により遠隔ユニットを例示しているが、本開示は、これらの典型的な例示されたユニットには限定されない。本開示の実施形態は、試験及び特徴描写のために、メモリとオンチップ回路とを含むアクティブな集積回路を含むあらゆるデバイスにおいて適切に採用することができる。
図２は、通信回路２００の典型的なブロック図である。通信回路２００は、送信機２０５と、送信ライン２１０と、受信機２１５と、を含む。送信機２０５は、シリアライザ２２０と、プリドライババッファ２２５と、プリドライバ２３０と、ドライバ２３５と、を含む。送信機２０５のコンポーネントは、ＨＤＭＩ  ｖ１．４コンパチブルデバイス、モバイルデバイス、セットトップボックス、テレビ、コンピュータ、コンピュータビデオカード、ゲームコンソール、ＤＶＤプレーヤー、衛星受信機、モニタ、ディスプレイヘッドセット、ビデオリピータ、ビデオカメラ、ホームシアター受信機、及び／又は映像切り換えデバイスと一体化することができる。
シリアライザ２２０は、Ｎのパラレルビットのデータを低データレートで取り、Ｎ×高クロック速度でシリアルにプリドライバにシフトアウトする(ｓｈｉｆｔ  ｏｕｔ)。例えば、シリアライザ２２０は、８００ＭＨｚの出力シリアルデータストリームを生成するために１００ＭＨｚで幅が８ビットのパラレル入力データをシリアライズすることができる。シリアライザ出力２４０は、差動（ｄ０／１ｐ及びｄ０／１ｎ）出力であることができる。ｉｎ０ｐとｉｎ１ｐとの間には１ビットの遅延が存在し、ｉｎ０ｎとｉｎ１ｎとの間には１ビットの遅延が存在する。シリアライザ出力２４０の１つの導体がアースされている場合は、シリアライザ出力２４０は、シングルエンド（ｓｉｎｇｌｅ−ｅｎｄｅｄ）の出力であることができる。
プリドライババッファ２２５は、シリアライザ出力２４０（ｄ０／１ｐ及びｄ０／１ｎ）を受信し、分離、ＥＳＤ保護、及びプリドライババッファ出力２４５（ｉｎ０／１ｎ及びｉｎ０１ｐ）をプリドライバ２３０に提供する。
【００２５】
プリドライバ２３０は、プリドライババッファ出力２４５（ｉｎ０／１ｎ及びｉｎ０１ｐ）をドライバ入力に合わせて好適化し、ドライバ２３５の入力特性を補償する。例えば、プリドライバ２３０は、電圧レベル、例えば、共通モード電圧及び／又はピーク電圧、を変換することができる。プリドライバ２３０は、ドライバ２３５の入力インピーダンスを補償するためにシリアライザ出力２４０の波形を調整することもできる。プリドライバ出力２５０は、差動（ｏｕｔｐ及びｏｕｔｎ）出力であることができる。プリドライバ出力２５０の１つの導体がアースされている場合は、プリドライバ出力２５０は、シングルエンドの出力であることができる。ここでは、図３及び図４を参照してプリドライバ２３０の例について説明される。
【００２６】
ドライバ２３５は、プリドライバ２３０からの入力を増幅し、ドライバ出力２５５（ｔｘｐ及びｔｘｎ）を送信ライン２１０に提供する。送信ライン２１０は、ＨＤＭＩケーブルであることができる。ドライバ出力２５５は、差動（ｔｘｐ及びｔｘｎ）出力であることができる。ドライバ出力２５５の１つの導体がアースされている場合は、ドライバ出力２５５は、シングルエンドの出力であることができる。
【００２７】
通信回路２００は、３つの異なる電力領域を有することができる。第１の電力領域２６０（ＶＤＤＣＸ及びＶＳＳＣＸ）は、送信機内にあり、シリアライザの少なくとも一部及びプリドライバの少なくとも一部に電源を投入する。一例では、第１の電力領域２６０は、約１．０ボルトの電圧を有する。第２の電力領域２６５（ＶＤＤＸ及びＶＳＳＸ）は、送信機内にあり、プリドライバ２３０の少なくとも一部及びドライバの少なくとも一部に電源を投入する。一例では、第２の電力領域２６５は、約１．８ボルトの電圧を有する。第３の電力領域２７０（ＶＤＤＲＸ）は、受信機２１５内にあり、送信ライン２１０を介してドライバ２３５に電力を提供する。一例では、第３の電力領域２７０は、約３．０ボルトの電圧を有する。
【００２８】
図３は、典型的なプリドライババッファ２２５を描く。プリドライババッファ２２５は、図２では別個のブロックとして描かれているが、プリドライバ２３０の一部、プリドライバ２３０の入力部内、であることができる。プリドライババッファ２２５は、シリアライザ出力２４０（ｄ０／１ｐ及びｄ０／１ｎ）のバッファリングを行い、相補型金属酸化膜珪素（ＣＭＯＳ）バッファ３００は、第１の電力領域２６０によって電源が投入される。プリドライババッファ２２５は、高圧サージを第２の電力領域２６５に分岐させる静電放電（ＥＳＤ）保護回路３０５も有する。プリドライババッファ出力２４５（ｉｎ０／１ｎ及びｉｎ０／１ｐ）は、プリドライバ２３０への入力である。
【００２９】
図４は、プリドライバ２３０の一例である第１のプリドライバ４００を描く。第１のプリドライバ４００は、毎秒数ギガビットのデータレートで電力領域間でデータを転送させる低電力の、高速回路ブロックである。第１のプリドライバ４００は、入力プリドライババッファ出力２４５（ｉｎ０／１ｎ及びｉｎ０／１ｐ）の立ち上がりエッジ及び立ち下がりエッジもディエンファシスする。
【００３０】
第１のプリドライバ４００は、４つのｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタ４１０Ａ−Ｄを備えるＰＭＯＳクロスカップルドレベルコンバータ４０５を含む。クロスカップルドレベルコンバータ４０５の各々の相補的入力は、４つのプリドライババッファ出力（ｉｎ０ｎ及びｉｎ０ｐ）のうちの２つに結合される。クロスカップルドレベルコンバータ４０５の出力は、プリドライバ出力２５０（ｏｕｔｐ及びｏｕｔｎ）である。クロスカップルドレベルコンバータ４０５は、電圧レベル、例えば、共通モード電圧及び／又はピーク電圧、を変換する。ＰＭＯＳトランジスタ４１０Ａ−Ｄは、プリドライバ出力２５０（ｏｕｔｐ及びｏｕｔｎ）がＶＤＤＸ／２乃至ＶＤＤＸであるようにサイズを設定することができる。プリドライバ出力２５０（ｏｕｔｐ及びｏｕｔｎ）の交差点は、約（ＶＤＤＸ−ＶＤＤＣＸ）／２であることができる。
第１のプリドライバ４００は、クロスカップルドレベルコンバータ４０５の出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタ４１５Ａ−Ｂも含む。ディエンファシスＰＭＯＳトランジスタ４１５Ａ−Ｂは、クロスカップルドレベルコンバータ４０５と並列に結合され、オーバードライブされ、第１のプリドライバ４００の帯域幅を増大させる。ｉｎ０ｐとｉｎ１ｐとの間には１ビットの遅延が存在し、ｉｎ０ｎとｉｎ１ｎとの間には１ビットの遅延が存在する。
【００３１】
ディエンファシスＰＭＯＳトランジスタ４１５Ａ−Ｂ及びクロスカップルドレベルコンバータ４０５は、第２の電力領域２６５（ＶＤＤＸ及びＶＳＳＸ）によって電源が投入される。ＮＭＯＳカレントミラー４２０は、電流源４２５によって制御され、従って、ＮＭＯＳ電流ステアリングを提供する。電流源４２５及びＮＭＯＳカレントミラー４２０は、プリドライバ出力２５０（ｏｕｔｐ及びｏｕｔｎ）のピーク電圧（ｖｃｍ）及び交差点を設定するテール電流トランジスタ４３０も制御する。交差点が低すぎる場合は、ドライバの電流源は有限の出力抵抗を有するため、ペア内スキュー（ｉｎｔｒａ−ｐａｉｒ  ｓｋｅｗ）が発生する。従って、交差点は、ペア内スキューを軽減する上で十分な高さに設定することができる。さらに、ＮＭＯＳカレントミラー４２０は、２つのディエンファシスＰＭＯＳトランジスタ４１５Ａ−Ｂ間での電流の流れを制御するＰＭＯＳカレントミラー４３５を制御する。
【００３２】
図５は、プリドライバ２３０の一例である第２のプリドライバ５００を描く。第２のプリドライバ５００は、毎秒数ギガビットのデータレートで電力領域間でデータを転送させる低電力の、高速回路である。第２のプリドライバは、それの帯域幅を拡張させるディエンファシス能力を有する。第２のプリドライバ５００が、ＮＭＯＳに基づく差動ドライバを駆動するためのプリドライバ２３０として使用される場合は、第２のプリドライバ５００は、立ち上がりエッジヘッドルームを低減させずに信号の立ち下がりエッジをエンファシスする。
【００３３】
第２のプリドライバ５００は、４つのｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタ５１０Ａ−Ｄを備えるＰＭＯＳクロスカップルドレベルコンバータ５０５を含む。クロスカップルドレベルコンバータ５０５の各々の相補的入力は、４つのプリドライババッファ出力（ｉｎ０ｎ及びｉｎ０ｐ）のうちの２つに結合される。クロスカップルドレベルコンバータの出力は、プリドライバ出力２５０（ｏｕｔｐ及びｏｕｔｎ）である。クロスカップルドレベルコンバータ５０５は、電圧レベル、例えば、共通モード電圧及び／又はピーク電圧、を変換する。ＰＭＯＳトランジスタ５１０Ａ−Ｄは、プリドライバ出力２５０（ｏｕｔｐ及びｏｕｔｎ）がＶＤＤＸ／２乃至ＶＤＤＸの電圧であるようにサイズを設定することができる。プリドライバ出力２５０（ｏｕｔｐ及びｏｕｔｎ）の交差点は、約（ＶＤＤＸ−ＶＤＤＣＸ）／２であることができる。
第２のプリドライバ５００は、クロスカップルドレベルコンバータ５０５の出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタ５１５Ａ−Ｂも含む。ディエンファシスＰＭＯＳトランジスタ５１５Ａ−Ｂは、クロスカップルドレベルコンバータ５０５と並列に結合され、オーバードライブされ、第２のプリドライバ５００の帯域幅を増大させる。ｉｎ０ｐとｉｎ１ｐとの間には１ビットの遅延が存在し、ｉｎ０ｎとｉｎ１ｎとの間には１ビットの遅延が存在する。
【００３４】
ディエンファシスＰＭＯＳトランジスタ５１５Ａ−Ｂ及びクロスカップルドレベルコンバータ５０５は、第２の電力領域２６５（ＶＤＤＸ及びＶＳＳＸ）によって電源が投入される。ＰＭＯＳカレントミラー５２０は、電流源５２５によって制御され、従って、ＰＭＯＳ電流ステアリングを提供する。電流源５２５及びＰＭＯＳカレントミラー５２０は、プリドライバ出力２５０（ｏｕｔｐ及びｏｕｔｎ）のピーク電圧及び交差点を設定する第１の主タップ電流トランジスタ５３０も制御する。交差点が低すぎる場合は、ドライバの電流源は有限の出力抵抗を有するため、ペア内スキューが発生する。従って、交差点は、ペア内スキューを軽減する上で十分な高さに設定することができる。さらに、ＰＭＯＳカレントミラー５２０は、２つのディエンファシスＰＭＯＳトランジスタ５１５Ａ−Ｂ間での電流の流れを制御する第２の主タップ電流トランジスタ５３５を制御する。第２の主タップ電流トランジスタ５３５は、２つのディエンファシスＰＭＯＳトランジスタ５１５Ａ−Ｂのディエンファシス強度を設定するようにサイズを設定することができる。
図６は、ディエンファシス６１０を有する場合及びディエンファシス６１５を有さない場合の、シングルエンドの出力６０５を含む典型的なプリドライバ出力６００を描く。典型的なプリドライバ出力６００は、ディエンファシス６２５を有する場合及びディエンファシス６３０を有さない場合の差動出力６２０も含む。
【００３５】
図７は、ＨＤＭＩ信号をプリドライブし、電圧変換し、及びディエンファシスするための典型的な方法７００を描く。ＨＤＭＩ信号をプリドライブし、電圧変換し、及びディエンファシスするための方法７００は、ここによって説明される装置、例えば、送信機２０５、によって実施することができる。
【００３６】
ステップ７０５において、差動入力がシリアライザから受信される。
【００３７】
ステップ７１０において、プリドライバ差動出力信号の第１の出力を生成するために差動入力の第１の入力のレベルが変換される。４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータを変換のために使用することができる。
ステップ７１５において、プリドライバ差動出力信号の第２の出力を生成するために差動入力の第２の入力のレベルが変換される。４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータを変換のために使用することができる。
ステップ７２０において、プリドライバ差動出力信号の第１の出力を生成するために差動入力の第１の入力がディエンファシスされる。クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタをディエンファシスのために使用することができる。
ステップ７２５において、プリドライバ差動出力信号の第２の出力を生成するために差動入力の第２の入力がディエンファシスされる。クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタをディエンファシスのために使用することができる。第１及び第２の入力をディエンファシスすることは、第１及び第２の入力のレベルを変換することと並行して行うことができる。
【００３８】
当業者は、情報及び信号は様々な異なる技術及び技法のうちのいずれかを用いて表すことができることを評価するであろう。例えば、上記の説明全体を通じて参照されることがあるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場、磁粒子、光学場、光学粒子、又はそれらのあらゆる組合せによって表すことができる。
【００３９】
さらに、ここにおいて開示される実施形態と関係させて説明される様々な例示的な論理ブロック、モジュール、回路、及びアルゴリズムのステップは、電子ハードウェア、コンピュータソフトウェア、又は両方の組み合わせとして実装可能であることを当業者はさらに評価するであろう。ハードウェアとソフトウェアのこの互換性を明確に例示するため、上記においては、様々な例示的なコンポーネント、ブロック、モジュール、回路、及びステップが、それらの機能の観点で一般的に説明されている。該機能がハードウェアとして又はソフトウェアとして実装されるかは、特定の用途及び全体的システムに対する設計上の制約事項に依存する。当業者は、説明されている機能を各々の特定の用途に合わせて様々な形で実装することができるが、該実装決定は、本開示の適用範囲からの逸脱を生じさせるものであるとは解釈されるべきではない。
【００４０】
幾つかの態様では、ここにおける教示は、（例えば、帯域幅、送信電力、コーディング、インターリービング、等のうちの１つ以上を指定することによって）利用可能なシステムリソースを共有することによって複数のユーザとの通信をサポートすることが可能な多元接続システムにおいて採用することができる。例えば、ここにおける教示は、次の技術のうちのいずれか１つ又はそれらの組み合わせに対して適用することができる。すなわち、符号分割多元接続（ＣＤＭＡ）システム、多搬送波ＣＤＭＡ（ＭＣＣＤＭＡ）、ワイドバンドＣＤＭＡ（Ｗ−ＣＤＭＡ）、高速パケットアクセス（ＨＳＰＡ、ＨＳＰＡ＋）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、単一搬送波ＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、又はその他の多元接続技法。ここにおける教示を採用する無線通信システムは、１つ以上の規格、例えば、ＩＳ−９５、ｃｄｍａ２０００、ＩＳ−８５６、Ｗ−ＣＤＭＡ、ＴＤＳＣＤＭＡ、及びその他の規格、を実装するように設計することができる。ＣＤＭＡネットワークは、無線技術、例えば、ユニバーサル地上無線アクセス（ＵＴＲＡ）、ｃｄｍａ２０００、又はその他の技術、を実装することができる。ＵＴＲＡは、Ｗ−ＣＤＭＡと、ローチップレート（ＬＣＲ）と、を含む。ｃｄｍａ２０００技術は、ＩＳ−２０００規格、ＩＳ−９５規格及びＩＳ−８５６規格を網羅する。ＴＤＭＡネットワークは、グローバル移動体通信システム（ＧＳＭ（登録商標））、等の無線技術を実装することができる。ＯＦＤＭＡネットワークは、エボルブドＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ８０２．１１、ＩＥＥＥ８０２．１６、ＩＥＥＥ８０２．２０、Ｆｌａｓｈ−ＯＦＤＭ．ＲＴＭ、等の無線技術を実装することができる。ＵＴＲＡ、Ｅ−ＵＴＲＡ、及びＧＳＭは、ユニバーサル移動体電気通信システム（ＵＭＴＳ）の一部である。ここにおける教示は、３ＧＰＰロングタームエボリューション（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）（ＬＴＥ）システム、ウルトラ−モバイルブロードバンド（Ｕｌｔｒａ−Ｍｏｂｉｌｅ  Ｂｒｏａｄｂａｎｄ）（ＵＭＢ）システム、及びその他のタイプのシステムにおいて実装することができる。ＬＴＥは、Ｅ−ＵＴＲＡを使用するＵＭＴＳのリリース版である。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＧＳＭ、ＵＭＴＳ及びＬＴＥは、“第３世代パートナーシッププロジェクト”（３ＧＰＰ）という名称の組織から提供される文書において記述され、ｃｄｍａ２０００は、“第３世代パートナーシッププロジェクト２”（３ＧＰＰ２）という名称の組織からの文書において記述される。本開示の幾つかの態様は、３ＧＰＰ用語を用いて説明することができるが、ここにおける教示は、３ＧＰＰ（例えば、Ｒｅ１９９、Ｒｅ１５、Ｒｅ１６、Ｒｅ１７）技術、３ＧＰＰ２（例えば、１ｘＲＴＴ、１ｘＥＶ−ＤＯ  ＲｅｌＯ、ＲｅｖＡ、ＲｅｖＢ）技術、及びその他の技術にも適用可能であることが理解されるべきである。それらの技法は、ロングタームエボリューション（ＬＴＥ）を含む新興のネットワーク及び将来のネットワークにおいて使用可能である。
【００４１】
ここにおいて開示される実施形態と関係させて説明される方法、シーケンス及び／又はアルゴリズムは、ハードウェア内において、プロセッサによって実行されるソフトウェアモジュール内において、又はそれらの２つの組み合わせにおいて直接具現化することができる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取り外し可能ディスク、ＣＤ−ＲＯＭ、又は当業において既知であるあらゆるその他の形態の記憶媒体内に常駐することができる。典型的な記憶媒体がプロセッサに結合され、このため、プロセッサは、記憶媒体から情報を読み取ること、及び記憶媒体に情報を書き込むことができる。代替においては、記憶媒体は、プロセッサと一体化することができる。
さらに、多くの実施形態は、例えば、コンピューティングデバイスの要素によって行われる行為のシーケンスの観点で説明される。ここにおいて説明される様々な行為は、特定の回路（例えば、特定用途向け集積回路（ＡＳＩＣ））によって、１つ以上のプロセッサによって実行されるプログラム命令によって、又は両方の組み合わせによって行うことができる。さらに、ここにおいて説明されるこれらの一連の行為は、実行された時点でここにおいて説明される機能を実行することを関連付けられたプロセッサに行わせる対応するコンピュータ命令の組を格納しているあらゆる形態のコンピュータによって読み取り可能な記憶媒体内において完全に具現化されるとみなすことができる。従って、本発明の様々な態様は、幾つかの異なる形態で具現化することができ、それらのすべてが請求される主題の範囲内であることが企図されている。さらに、ここにおいて説明される実施形態の各々に関して、該実施形態の対応する形態は、ここにおいては、例えば、説明される行為を行うように“構成された論理”として説明することができる。
【００４２】
本発明の一実施形態は、ここにおいて説明される方法を具現化したコンピュータによって読み取り可能な媒体を含むことができる。従って、本発明は、示される例には限定されず、ここにおいて説明される機能を実行するためのあらゆる手段が本発明の実施形態内に含まれる。
【００４３】
開示されるデバイス及び方法は、コンピュータによって読み取り可能な媒体上に格納されるＧＤＳＩＩ及びＧＥＲＢＥＲコンピュータファイルに入れるように設計および構成することができる。これらのファイルは、リソグラフィックデバイスを用いて、これらのファイルに基づいてデバイスを製作する製作担当者に提供される。その結果得られる製品は、半導体ウェハーであり、半導体ダイに切断され、各々の半導体チップとしてパッケージ化される。そして、そのチップがデバイス、例えば、モバイルデバイス、において採用される。
【００４４】
記載されている又は例示されているいずれの事柄も、請求項において述べられているかどうかにかかわらず、コンポーネント、ステップ、特徴、目的、利益、利点、又は同等を公衆に提供することは意図していない。本開示は、本発明の典型的な実施形態について説明する一方で、添付される請求項によって定義される発明の範囲を逸脱することなしに様々な変更及び修正をここにおいて行うことが可能である。
【図１】
2015502087.tif 000003
【図２】
2015502087.tif 000004
【図３】
2015502087.tif 000005
【図４】
2015502087.tif 000006
【図５】
2015502087.tif 000007
【図６】
2015502087.tif 000008
【図７】
2015502087.tif 000009
【手続補正書】
【提出日】平成26年9月29日(2014.9.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路であって、
シリアライザと、
前記シリアライザから差動入力を受信するために結合されたプリドライバであって、
４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータと、
前記クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタを備えるプリドライバと、
前記プリドライバの出力部に結合され、前記プリドライバから差動入力を受信するように構成されたドライバと、を備える、集積回路。
【請求項２】
前記シリアライザからの前記差動入力の各入力ラインは、前記クロスカップルドレベルコンバータの各々の相補的入力部に結合される請求項１に記載の集積回路。
【請求項３】
前記シリアライザからの前記差動入力の各入力ラインは、前記ディエンファシスＰＭＯＳトランジスタの各々の１つの入力部に結合される請求項１に記載の集積回路。
【請求項４】
前記クロスカップルドレベルコンバータとアースとの間に結合されたテール電流制御トランジスタと、
前記テール電流制御トランジスタを制御するために結合されたカレントミラーと、をさらに備える請求項１に記載の集積回路。
【請求項５】
第１のカレントミラーによって制御され、前記２つのディエンファシスＰＭＯＳトランジスタに電流を供給するために結合された第２のカレントミラーをさらに備える請求項４に記載の集積回路。
【請求項６】
前記シリアライザは、第１の電力領域によって電源が投入され、前記クロスカップルドレベルコンバータは、第２の電力領域によって電源が投入される請求項１に記載の集積回路。
【請求項７】
前記集積回路は、ＨＤＭＩ（登録商標）  ｖ１．４コンパチブルデバイス、モバイルデバイス、セットトップボックス、テレビ、コンピュータ、コンピュータビデオカード、ゲームコンソール、ＤＶＤプレーヤー、衛星受信機、モニタ、ディスプレイヘッドセット、ビデオリピータ、ビデオカメラ、ホームシアター受信機、及びビデオ切り換えデバイスのうちの少なくとも１つと一体化される請求項１に記載の集積回路。
【請求項８】
前記シリアライザ、前記プリドライバ、及び前記ドライバのうちの少なくとも１つは、少なくとも１つの半導体ダイ上に集積される請求項１に記載の集積回路。
【請求項９】
方法であって、
シリアライザから差動入力を受信することと、
プリドライバ差動出力信号の第１の出力を生成するために前記差動入力の第１の入力のレベルを変換することと、
前記プリドライバ差動出力信号の第２の出力を生成するために前記差動入力の第２の入力のレベルを変換することと、
前記プリドライバ差動出力信号の前記第１の出力を生成するために前記差動入力の前記第１の入力をディエンファシスすることと、
前記プリドライバ差動出力信号の前記第２の出力を生成するために前記差動入力の前記第２の入力をディエンファシスすることと、を備える、方法。
【請求項１０】
前記第１及び第２の入力を前記ディエンファシスすることは、前記第１及び第２の入力の前記レベルを前記変換することと並行して行われる請求項９に記載の方法。
【請求項１１】
前記第１及び第２の入力の前記レベルを前記変換することは、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータを使用することを備える請求項９に記載の方法。
【請求項１２】
前記第１及び第２の入力を前記ディエンファシスすることは、前記クロスカップルドレベルコンバータの出力ラインに結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタを使用することをさらに備える請求項１１に記載の方法。
【請求項１３】
シリアライザからの差動入力をプリドライブするように構成された装置であって、
前記シリアライザからの前記差動入力を受信するための手段と、
プリドライバ差動出力信号の第１の出力を生成するために前記差動入力の第１の入力のレベルを変換するための手段と、
前記プリドライバ差動出力信号の第２の出力を生成するために前記差動入力の第２の入力のレベルを変換するための手段と、
前記プリドライバ差動出力信号の前記第１の出力を生成するために前記差動入力の前記第１の入力をディエンファシスするための手段と、
前記プリドライバ差動出力信号の前記第２の出力を生成するために前記差動入力の前記第２の入力をディエンファシスするための手段と、を備える、装置。
【請求項１４】
前記第１及び第２の入力の前記レベルを前記変換することと並行して前記第１及び第２の入力をディエンファシスするための手段をさらに備える請求項１３に記載の装置。
【請求項１５】
前記第１及び第２の入力のレベルを変換するための前記手段は、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータを備える請求項１３に記載の装置。
【請求項１６】
前記第１及び第２の入力をディエンファシスするための前記手段は、前記クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタをさらに備える請求項１５に記載の装置。
【請求項１７】
前記装置は、少なくとも１つの半導体ダイ上に少なくとも部分的に集積される請求項１３に記載の装置。
【請求項１８】
非一時的なコンピュータによって読み取り可能な媒体であって、
リソグラフィックデバイスによって実行されたときに、
シリアライザと、
前記シリアライザから差動入力を受信するために結合されたプリドライバであって、
４つ全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータと、
前記クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタと、
を備えるプリドライバと、
プリドライバ出力部に結合され、前記プリドライバから前記差動入力を受信するように構成されたドライバと、
を備える集積回路の少なくとも一部を製作することを前記リソグラフィックデバイスに行わせる格納された命令を備える、非一時的なコンピュータによって読み取り可能な媒体。
【請求項１９】
前記リソグラフィックデバイスによって実行されたときに、前記クロスカップルドレベルコンバータの各々の相補的入力部に結合されたシリアライザ差動出力部の各出力ラインを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２０】
前記リソグラフィックデバイスによって実行されたときに、前記２つのディエンファシスＰＭＯＳトランジスタの各々の１つの入力部に結合されたシリアライザ差動出力部の各出力ラインを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２１】
前記リソグラフィックデバイスによって実行されたときに、前記クロスカップルドレベルコンバータとアースとの間に結合されたテール電流制御トランジスタ、及び前記テール電流制御トランジスタを制御するために結合されたカレントミラーを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２２】
前記リソグラフィックデバイスによって実行されたときに、第１の電力領域によって電源が投入される前記シリアライザ及び第２の電力領域によって電源が投入される前記クロスカップルドレベルコンバータを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２３】
前記リソグラフィックデバイスによって実行されたときに、少なくとも１つの半導体ダイ上に集積される前記シリアライザ、前記プリドライバ、及び前記ドライバのうちの少なくとも１つを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備える請求項１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
【請求項２４】
方法であって、
シリアライザから差動入力を受信するためのステップと、
プリドライバ差動出力信号の第１の出力を生成するために前記差動入力の第１の入力のレベルを変換するためのステップと、
前記プリドライバ差動出力信号の第２の出力を生成するために前記差動入力の第２の入力のレベルを変換するためのステップと、
前記プリドライバ差動出力信号の前記第１の出力を生成するために前記差動入力の前記第１の入力をディエンファシスするためのステップと、
前記プリドライバ差動出力信号の前記第２の出力を生成するために前記差動入力の前記第２の入力をディエンファシスするためのステップと、を備える、方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
記載されている又は例示されているいずれの事柄も、請求項において述べられているかどうかにかかわらず、コンポーネント、ステップ、特徴、目的、利益、利点、又は同等を公衆に提供することは意図していない。本開示は、本発明の典型的な実施形態について説明する一方で、添付される請求項によって定義される発明の範囲を逸脱することなしに様々な変更及び修正をここにおいて行うことが可能である。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  集積回路であって、
シリアライザと、
前記シリアライザから差動入力を受信するために結合されたプリドライバであって、
４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータと、
前記クロスカップルドレベルコンバータの出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタを備えるプリドライバと、
前記プリドライバの出力部に結合され、前記プリドライバから差動入力を受信するように構成されたドライバと、を備える、集積回路。
［Ｃ２］  前記差動入力の各入力は、前記クロスカップルドレベルコンバータの各々の相補的入力部に結合されるＣ１に記載の集積回路。
［Ｃ３］  前記差動入力の各入力は、前記ディエンファシスＰＭＯＳトランジスタの各々の１つの入力部に結合されるＣ１に記載の集積回路。
［Ｃ４］  前記クロスカップルドレベルコンバータとアースとの間に結合されたテール電流制御トランジスタと、
前記テール電流制御トランジスタを制御するために結合されたカレントミラーと、をさらに備えるＣ１に記載の集積回路。
［Ｃ５］  前記第１のカレントミラーによって制御され、前記２つのディエンファシスＰＭＯＳトランジスタに電流を供給するために結合された第２のカレントミラーをさらに備えるＣ４に記載の集積回路。
［Ｃ６］  前記シリアライザは、第１の電力領域によって電源が投入され、前記クロスカップルドレベルコンバータは、第２の電力領域によって電源が投入されるＣ１に記載の集積回路。
［Ｃ７］  前記集積回路は、ＨＤＭＩ  ｖ１．４コンパチブルデバイス、モバイルデバイス、セットトップボックス、テレビ、コンピュータ、コンピュータビデオカード、ゲームコンソール、ＤＶＤプレーヤー、衛星受信機、モニタ、ディスプレイヘッドセット、ビデオリピータ、ビデオカメラ、ホームシアター受信機、及びビデオ切り換えデバイスのうちの少なくとも１つと一体化されるＣ１に記載の集積回路。
［Ｃ８］  前記シリアライザ、前記プリドライバ、及び前記ドライバのうちの少なくとも１つは、少なくとも１つの半導体ダイ上に集積されるＣ１に記載の集積回路。
［Ｃ９］  方法であって、
シリアライザから差動入力を受信することと、
プリドライバ差動出力信号の第１の出力を生成するために前記差動入力の第１の入力のレベルを変換することと、
前記プリドライバ差動出力信号の第２の出力を生成するために前記差動入力の第２の入力のレベルを変換することと、
前記プリドライバ差動出力信号の前記第１の出力を生成するために前記差動入力の前記第１の入力をディエンファシスすることと、
前記プリドライバ差動出力信号の前記第２の出力を生成するために前記差動入力の前記第２の入力をディエンファシスすることと、を備える、方法。
［Ｃ１０］  前記第１及び第２の入力を前記ディエンファシスすることは、前記第１及び第２の入力の前記レベルを前記変換することと並行して行われるＣ９に記載の方法。
［Ｃ１１］  前記第１及び第２の入力の前記レベルを前記変換することは、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータを使用することを備えるＣ９に記載の方法。
［Ｃ１２］  前記第１及び第２の入力を前記ディエンファシスすることは、前記クロスカップルドレベルコンバータの前記出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタを使用することをさらに備えるＣ１１に記載の方法。
［Ｃ１３］  シリアライザからの差動入力をプリドライブするように構成された装置であって、
前記差動入力を受信するための手段と、
プリドライバ差動出力信号の第１の出力を生成するために前記差動入力の第１の入力のレベルを変換するための手段と、
前記プリドライバ差動出力信号の第２の出力を生成するために前記差動入力の第２の入力のレベルを変換するための手段と、
前記プリドライバ差動出力信号の前記第１の出力を生成するために前記差動入力の前記第１の入力をディエンファシスするための手段と、
前記プリドライバ差動出力信号の前記第２の出力を生成するために前記差動入力の前記第２の入力をディエンファシスするための手段と、を備える、装置。
［Ｃ１４］  前記第１及び第２の入力の前記レベルを前記変換することと並行して前記第１及び第２の入力をディエンファシスするための手段をさらに備えるＣ１３に記載の装置。
［Ｃ１５］  前記第１及び第２の入力のレベルを変換するための前記手段は、４つの全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータを備えるＣ１３に記載の装置。
［Ｃ１６］  前記第１及び第２の入力をディエンファシスするための前記手段は、前記クロスカップルドレベルコンバータの前記出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタをさらに備えるＣ１５に記載の装置。
［Ｃ１７］  前記装置は、少なくとも１つの半導体ダイ上に少なくとも部分的に集積されるＣ１３に記載の装置。
［Ｃ１８］  非一時的なコンピュータによって読み取り可能な媒体であって、
リソグラフィックデバイスによって実行されたときに、
シリアライザと、
前記シリアライザから差動入力を受信するために結合されたプリドライバであって、
４つ全ｐ型金属酸化膜珪素（ＰＭＯＳ）トランジスタを備えるＰＭＯＳクロスカップルドレベルコンバータと、
前記クロスカップルドレベルコンバータの前記出力部に結合されたディエンファシスタップを形成する２つのディエンファシスＰＭＯＳトランジスタと、を備えるプリドライバと、
前記プリドライバ出力部に結合され、前記プリドライバから前記差動入力を受信するように構成されたドライバと、を備える集積回路の少なくとも一部を製作することを前記リソグラフィックデバイスに行わせる格納された命令を備える、非一時的なコンピュータによって読み取り可能な媒体。
［Ｃ１９］  前記リソグラフィックデバイスによって実行されたときに、前記クロスカップルドレベルコンバータの各々の相補的入力部に結合されたシリアライザ差動出力部の各出力部を製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備えるＣ１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
［Ｃ２０］  前記リソグラフィックデバイスによって実行されたときに、前記２つのディエンファシスＰＭＯＳトランジスタの各々の１つの入力部に結合されたシリアライザ差動出力部の各出力部を製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備えるＣ１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
［Ｃ２１］  前記リソグラフィックデバイスによって実行されたときに、前記クロスカップルドレベルコンバータとアースとの間に結合されたテール電流制御トランジスタ、及び前記テール電流制御トランジスタを制御するために結合されたカレントミラーを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備えるＣ１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
［Ｃ２２］  前記リソグラフィックデバイスによって実行されたときに、第１の電力領域によって電源が投入される前記シリアライザ及び第２の電力領域によって電源が投入される前記クロスカップルドレベルコンバータを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備えるＣ１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
［Ｃ２３］  前記リソグラフィックデバイスによって実行されたときに、少なくとも１つの半導体ダイ上に集積される前記シリアライザ、前記プリドライバ、及び前記ドライバのうちの少なくとも１つを製作することを前記リソグラフィックデバイスに行わせる格納された命令をさらに備えるＣ１８に記載の非一時的なコンピュータによって読み取り可能な媒体。
［Ｃ２４］  方法であって、
シリアライザから差動入力を受信するためのステップと、
プリドライバ差動出力信号の第１の出力を生成するために前記差動入力の第１の入力のレベルを変換するためのステップと、
前記プリドライバ差動出力信号の第２の出力を生成するために前記差動入力の第２の入力のレベルを変換するためのステップと、
前記プリドライバ差動出力信号の前記第１の出力を生成するために前記差動入力の前記第１の入力をディエンファシスするためのステップと、
前記プリドライバ差動出力信号の前記第２の出力を生成するために前記差動入力の前記第２の入力をディエンファシスするためのステップと、を備える、方法。
【国際調査報告】
2015502087.tif 000010
2015502087.tif 000011
2015502087.tif 000012