【手続補正書】
【提出日】平成22年7月14日(2010.7.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、
前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、
支持体上に金属層と絶縁層とを順次積層し、積層された前記金属層及び前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、
前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、
前記支持体を前記内部接続端子側に押圧し、前記金属層と前記内部接続端子とを圧着させる圧着工程と、
前記支持体を除去する支持体除去工程と、
前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、
前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、
前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、
支持体上に絶縁層を積層し、積層された前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、
前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、
前記支持体を前記内部接続端子側に押圧し、前記内部接続端子の上面を前記絶縁層から露出させる露出工程と、
前記支持体を除去する支持体除去工程と、
前記絶縁層上に、前記アライメント用パターンを露出する貫通溝を有する金属層を形成する金属層形成工程と、
前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、
前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記電極パッドと前記アライメント用パターンとを同一の工程で形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記アライメント用パターンに基づき、前記半導体基板の前記スクライブ領域の位置と前記貫通溝の位置とのアライメントを行うことを特徴とする請求項１又は２記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明の一観点によれば、複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、支持体上に金属層と絶縁層とを順次積層し、積層された前記金属層及び前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、前記支持体を前記内部接続端子側に押圧し、前記金属層と前記内部接続端子とを圧着させる圧着工程と、前記支持体を除去する支持体除去工程と、前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明の他の観点によれば、複数の半導体チップ形成領域、及び前記複数の半導体チップ形成領域の間に配置されたスクライブ領域を有する半導体基板を前記スクライブ領域で切断する工程を含む、電極パッドを有した半導体チップと、前記電極パッドに配設された内部接続端子と、前記半導体チップ上に形成された絶縁層と、前記絶縁層上に形成され前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記スクライブ領域にアライメント用パターンを形成するアライメント用パターン形成工程と、前記電極パッド上に前記内部接続端子を形成する内部接続端子形成工程と、支持体上に絶縁層を積層し、積層された前記絶縁層に前記スクライブ領域に対応する貫通溝を形成する貫通溝形成工程と、前記支持体の前記絶縁層側を、前記半導体基板の前記内部接続端子が形成された側に貼り付けて、前記半導体基板上に、前記スクライブ領域と対向する部分に貫通溝を有した前記絶縁層を形成する絶縁層形成工程と、前記支持体を前記内部接続端子側に押圧し、前記内部接続端子の上面を前記絶縁層から露出させる露出工程と、前記支持体を除去する支持体除去工程と、前記絶縁層上に、前記アライメント用パターンを露出する貫通溝を有する金属層を形成する金属層形成工程と、前記アライメント用パターンに基づき、前記配線パターンの形成位置のアライメントを行い、前記金属層をパターニングして前記配線パターンを形成する配線パターン形成工程と、前記配線パターン形成工程後に、前記半導体基板を含む前記スクライブ領域の前記貫通溝内に露出する部分を切断する切断工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
なお、半導体装置１０の外周部において、半導体チップ１１と絶縁層１３との境界部分に生じている段差は、後述するように、半導体基板３１等を切断する際のダイシングブレード３５と切断位置Ｃとの位置ずれを考慮し、ダイシングブレード３５の位置ずれが発生した場合でも、ダイシングブレード３５が絶縁層１３に接触することなく、確実に半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断するために、ダイシングブレード３５と貫通溝２６の壁面との間に片側Ｗ２の隙間を設けているために生じるものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
図１３〜図２８は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図であり、図２９は、アライメント用パターンの例を示す図（図１７に示す半導体装置の平面図）である。また、図３０〜３２は、アライメント用パターンの他の例を示す図であり、図３３は、半導体基板の平面図である。図１３〜図３２において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１６〜図３２において、Ａは複数の半導体装置形成領域（以下、「半導体装置形成領域Ａ」とする）、Ｂは複数の半導体装置形成領域を分離するスクライブ領域（以下、「スクライブ領域Ｂ」とする）、Ｃはダイシングブレードが半導体基板３１等を切断する位置（以下、「切断位置Ｃ」とする）を示している。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
次いで、図２７に示す工程では、半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断位置Ｃに沿って切断する（切断工程）。半導体基板３１等の切断は、例えば、ダイシングによって行う。ここで、ダイシングブレード３５の幅Ｗ１はスクライブ領域Ｂの幅以下に設定されている。また、例えば、ダイシング装置に起因するダイシングブレード３５と切断位置Ｃとの位置ずれを考慮し、ダイシングブレード３５の位置ずれが発生した場合でも、ダイシングブレード３５が絶縁層１３に接触することなく、確実に半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断するために、ダイシングブレード３５と貫通溝２６の壁面との間に片側Ｗ２の隙間を設けている。ダイシングブレード３５の幅Ｗ１は、例えば、０．０４ｍｍとすることができる。また、ダイシングブレード３５と貫通溝２６の壁面と隙間Ｗ２は、例えば、０．０８ｍｍとすることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
次いで、図２８に示す工程では、半導体基板３１等の切断は完了し、複数の半導体装置１０が製造される。なお、半導体装置１０の外周部において、半導体チップ１１と絶縁層１３との境界部分に生じている段差は、前述のように、半導体基板３１等を切断する際のダイシングブレード３５と切断位置Ｃとの位置ずれを考慮し、ダイシングブレード３５の位置ずれが発生した場合でも、ダイシングブレード３５が絶縁層１３に接触することなく、確実に半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分を切断するために、ダイシングブレード３５と貫通溝２６の壁面との間に片側Ｗ２の隙間を設けているために生じるものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
さらに、半導体基板３１上に形成される絶縁層１３に、スクライブ領域Ｂを露出する貫通溝２６を設けることにより、切断工程において、半導体基板３１を含むスクライブ領域Ｂの貫通溝２６内に露出する部分が切断され、半導体チップ１１と保護膜１３との界面が剥離することが抑制されるため、半導体装置１００の歩留まりを向上させることができる。