【手続補正書】
【提出日】平成22年2月26日(2010.2.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
正電極、および負電極を有する蓄電素子の電圧検出器であって、
エミッタ端子を前記負電極に接続し、ベース端子とコレクタ端子を接続した第１ｐｎｐ型トランジスタと、
一端を前記正電極に接続した電圧電流変換素子と、
エミッタ端子を前記電圧電流変換素子の他端に接続し、ベース端子を前記第１ｐｎｐ型トランジスタの前記ベース端子に接続した第２ｐｎｐ型トランジスタと、
前記第１ｐｎｐ型トランジスタの前記コレクタ端子に接続され、前記コレクタ端子から電流を引く電流源と、
前記第２ｐｎｐ型トランジスタのコレクタ端子に接続され、コレクタ電流を検出する電流検出回路と、
前記電流検出回路の出力から前記正電極と前記負電極の間の電圧を出力する電圧出力回路とを備え、
前記蓄電素子の前記負電極は前記電流検出回路に対して正の電圧にバイアスされており、
前記蓄電素子は直列に接続されるとともに、
複数の前記蓄電素子の最大電圧を有する正電極と、複数の前記蓄電素子の最小電圧を有する負電極を除く他の負電極との間にそれぞれ電流補償抵抗器を接続した構成を有し、
前記電流補償抵抗器は、前記各蓄電素子の負電極に接続された前記第１ｐｎｐ型トランジスタの前記コレクタ端子から引かれる電流と前記各電圧電流変換素子に流れる電流の和電流を供給でき、かつ前記蓄電素子の電圧が均等である場合は前記各電流補償抵抗器に流れる電流と前記和電流が等しくなるような抵抗値を有するようにするとともに、
前記電流源の電流値が直列接続された前記蓄電素子の総電圧に比例するようにした蓄電素子の電圧検出器。
【請求項２】
前記第１ｐｎｐ型トランジスタ、および前記第２ｐｎｐ型トランジスタに替えて、それぞれ第１ｐ型ＦＥＴ、および第２ｐ型ＦＥＴを備え、
前記第１ｐｎｐ型トランジスタ、および前記第２ｐｎｐ型トランジスタの前記エミッタ端子への接続を、前記第１ｐ型ＦＥＴ、および前記第２ｐ型ＦＥＴのソース端子に、それぞれ行い、
前記第１ｐｎｐ型トランジスタ、および前記第２ｐｎｐ型トランジスタの前記ベース端子への接続を、前記第１ｐ型ＦＥＴ、および前記第２ｐ型ＦＥＴのゲート端子に、それぞれ行い、
前記第１ｐｎｐ型トランジスタ、および前記第２ｐｎｐ型トランジスタの前記コレクタ端子への接続を、前記第１ｐ型ＦＥＴ、および前記第２ｐ型ＦＥＴのドレイン端子に、それぞれ行った請求項１に記載の蓄電素子の電圧検出器。
【請求項３】
正電極、および負電極を有する蓄電素子の電圧検出器であって、
エミッタ端子を前記正電極に接続し、ベース端子とコレクタ端子を接続した第１ｎｐｎ型トランジスタと、
一端を前記負電極に接続した電圧電流変換素子と、
エミッタ端子を前記電圧電流変換素子の他端に接続し、ベース端子を前記第１ｎｐｎ型トランジスタの前記ベース端子に接続した第２ｎｐｎ型トランジスタと、
前記第１ｎｐｎ型トランジスタの前記コレクタ端子に接続され、前記コレクタ端子に電流を供給する電流源と、
前記第２ｎｐｎ型トランジスタのコレクタ端子に接続され、コレクタ電流を検出する電流検出回路と、
前記電流検出回路の出力から前記正電極と前記負電極の間の電圧を出力する電圧出力回路とを備え、
前記蓄電素子の前記正電極は前記電流検出回路に対して負の電圧にバイアスされており、
複数の前記蓄電素子は直列に接続されるとともに、
複数の前記蓄電素子の最小電圧を有する負電極と、複数の前記蓄電素子の最大電圧を有する正電極を除く他の正電極との間にそれぞれ電流補償抵抗器を接続した構成を有し、
前記電流補償抵抗器は、前記各蓄電素子の正電極に接続された前記第１ｎｐｎ型トランジスタの前記コレクタ端子に供給される電流と前記各電圧電流変換素子に流れる電流の和電流を供給でき、かつ前記蓄電素子の電圧が均等である場合は前記各電流補償抵抗器に流れる電流と前記和電流が等しくなるような抵抗値を有するようにするとともに、
前記電流源の電流値が直列接続された前記蓄電素子の総電圧に比例するようにした蓄電素子の電圧検出器。
【請求項４】
前記第１ｎｐｎ型トランジスタ、および前記第２ｎｐｎ型トランジスタに替えて、それぞれ第１ｎ型ＦＥＴ、および第２ｎ型ＦＥＴを備え、
前記第１ｎｐｎ型トランジスタ、および前記第２ｎｐｎ型トランジスタの前記エミッタ端子への接続を、前記第１ｎ型ＦＥＴ、および前記第２ｎ型ＦＥＴのソース端子に、それぞれ行い、
前記第１ｎｐｎ型トランジスタ、および前記第２ｎｐｎ型トランジスタの前記ベース端子への接続を、前記第１ｎ型ＦＥＴ、および前記第２ｎ型ＦＥＴのゲート端子に、それぞれ行い、
前記第１ｎｐｎ型トランジスタ、および前記第２ｎｐｎ型トランジスタの前記コレクタ端子への接続を、前記第１ｎ型ＦＥＴ、および前記第２ｎ型ＦＥＴのドレイン端子に、それぞれ行った請求項３に記載の蓄電素子の電圧検出器。
【請求項５】
前記電流源を駆動、停止させる駆動スイッチを前記電流源に接続し、前記蓄電素子の電圧検出時にのみ前記駆動スイッチをオンにして前記電流源を駆動させる請求項１、または３に記載の蓄電素子の電圧検出器。
【請求項６】
前記電圧電流変換素子は抵抗器からなり、前記抵抗器の抵抗値が切替可能な構成とした請求項１、または３に記載の蓄電素子の電圧検出器。
【請求項７】
前記電流源の電流が前記蓄電素子の前記正電極と前記負電極の間の電圧に比例するようにした請求項１、または３に記載の蓄電素子の電圧検出器。
【請求項８】
前記電流源の電流、および前記電流補償抵抗器の電流を駆動停止する駆動スイッチを前記電流源、および前記電流補償抵抗器の一端に接続し、前記蓄電素子の電圧検出時にのみ前記駆動スイッチをオンにして前記電流源および前記電流補償抵抗器を駆動させる請求項１、または３に記載の蓄電素子の電圧検出器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
前記従来の課題を解決するために、本発明の蓄電素子の電圧検出器は、正電極、および負電極を有する蓄電素子に対し、エミッタ端子を前記負電極に接続し、ベース端子とコレクタ端子を接続した第１ｐｎｐ型トランジスタと、一端を前記正電極に接続した電圧電流変換素子と、エミッタ端子を前記電圧電流変換素子の他端に接続し、ベース端子を前記第１ｐｎｐ型トランジスタの前記ベース端子に接続した第２ｐｎｐ型トランジスタと、前記第１ｐｎｐ型トランジスタの前記コレクタ端子に接続され、前記コレクタ端子から電流を引く電流源と、前記第２ｐｎｐ型トランジスタのコレクタ端子に接続され、コレクタ電流を検出する電流検出回路と、前記電流検出回路の出力から前記正電極と前記負電極の間の電圧を出力する電圧出力回路とを備え、前記蓄電素子の前記負電極は前記電流検出回路に対して正の電圧にバイアスされており、前記蓄電素子は直列に接続されるとともに、複数の前記蓄電素子の最大電圧を有する正電極と、複数の前記蓄電素子の最小電圧を有する負電極を除く他の負電極との間にそれぞれ電流補償抵抗器を接続した構成を有し、前記電流補償抵抗器は、前記各蓄電素子の負電極に接続された前記第１ｐｎｐ型トランジスタの前記コレクタ端子から引かれる電流と前記各電圧電流変換素子に流れる電流の和電流を供給でき、かつ前記蓄電素子の電圧が均等である場合は前記各電流補償抵抗器に流れる電流と前記和電流が等しくなるような抵抗値を有するようにするとともに、前記電流源の電流値が直列接続された前記蓄電素子の総電圧に比例するようにしたものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、本発明の蓄電素子の電圧検出器は、正電極、および負電極を有する蓄電素子に対し、エミッタ端子を前記正電極に接続し、ベース端子とコレクタ端子を接続した第１ｎｐｎ型トランジスタと、一端を前記負電極に接続した電圧電流変換素子と、エミッタ端子を前記電圧電流変換素子の他端に接続し、ベース端子を前記第１ｎｐｎ型トランジスタの前記ベース端子に接続した第２ｎｐｎ型トランジスタと、前記第１ｎｐｎ型トランジスタの前記コレクタ端子に接続され、前記コレクタ端子に電流を供給する電流源と、前記第２ｎｐｎ型トランジスタのコレクタ端子に接続され、コレクタ電流を検出する電流検出回路と、前記電流検出回路の出力から前記正電極と前記負電極の間の電圧を出力する電圧出力回路とを備え、前記蓄電素子の前記正電極は前記電流検出回路に対して負の電圧にバイアスされており、複数の前記蓄電素子は直列に接続されるとともに、複数の前記蓄電素子の最小電圧を有する負電極と、複数の前記蓄電素子の最大電圧を有する正電極を除く他の正電極との間にそれぞれ電流補償抵抗器を接続した構成を有し、前記電流補償抵抗器は、前記各蓄電素子の正電極に接続された前記第１ｎｐｎ型トランジスタの前記コレクタ端子に供給される電流と前記各電圧電流変換素子に流れる電流の和電流を供給でき、かつ前記蓄電素子の電圧が均等である場合は前記各電流補償抵抗器に流れる電流と前記和電流が等しくなるような抵抗値を有するようにするとともに、前記電流源の電流値が直列接続された前記蓄電素子の総電圧に比例するようにしたものである。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2008191137.tif 000001