【手続補正書】
【提出日】平成22年2月10日(2010.2.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型のトランジスタを形成する第１の領域と第２導電型のトランジスタを形成する第２の領域とを有する半導体基板の上に、ゲート絶縁膜を形成する第１の工程と、
前記ゲート絶縁膜の上に、シリコンからなる第１の導電膜を形成する第２の工程と、
前記第１の導電膜における前記第２の領域に含まれる部分を除去することにより、前記第２の領域から前記ゲート絶縁膜を露出する第３の工程と、
前記第３の工程よりも後に、前記第２の領域における前記ゲート絶縁膜の上に第１のメ  タル膜を形成する第４の工程とを備え、
前記第４の工程よりも後に、前記第１の領域上において少なくとも前記第１の導電膜をパターニングすることにより前記第１の導電膜から第１のゲート電極を形成する第５の工程と、
前記第４の工程よりも後に、前記第２の領域上において少なくとも前記第１のメタル膜をパターニングすることにより前記第１のメタル膜から第２のゲート電極を形成する第６の工程とをさらに備え、
前記第４の工程と前記第５の工程との間に、前記第１の導電膜及び第１のメタル膜の上にシリコンからなる第２の導電膜を形成する第７の工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記第３の工程と前記第４の工程との間に、
前記第２の領域における露出した前記ゲート絶縁膜の上に、前記ゲート絶縁膜の仕事関数の値を調整する絶縁膜を形成する第８の工程をさらに備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第３の工程と前記第４の工程との間に、
前記第２の領域における前記ゲート絶縁膜の上に、前記ゲート絶縁膜の仕事関数の値を調整する第２のメタル膜を形成する第８の工程をさらに備えていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第８の工程よりも後に、
前記半導体基板を熱処理することにより、前記第２のメタル膜を構成する原子を前記ゲート絶縁膜に拡散させることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第４の工程よりも後に、前記第１の領域から前記第１の導電膜を選択的に除去することにより、前記第１の領域から前記ゲート絶縁膜を露出する第９の工程と、
前記第９の工程よりも後に、前記第１の領域における前記ゲート絶縁膜の上に第３のメタル膜を形成する第１０の工程とをさらに備えていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第９の工程と前記第１０の工程との間に、
前記第１の領域における前記ゲート絶縁膜の上に、前記ゲート絶縁膜の仕事関数の値を調整する第４のメタル膜を形成する第１１の工程をさらに備えていることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１１の工程よりも後に、
前記半導体基板を熱処理することにより、前記第４のメタル膜を構成する原子を前記ゲート絶縁膜に拡散させることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
第１導電型のトランジスタを形成する第１の領域と第２導電型のトランジスタを形成する第２の領域とを有する半導体基板の上に、ゲート絶縁膜を形成する第１の工程と、
前記ゲート絶縁膜の上に、シリコンからなる第１の導電膜を形成する第２の工程と、
前記第１の導電膜における前記第１の領域に含まれる部分を除去することにより、前記第１の領域から前記ゲート絶縁膜を露出する第３の工程と、
前記第３の工程よりも後に、前記第１の領域における前記ゲート絶縁膜の上に絶縁膜及びシリコンからなる第２の導電膜を形成する第４の工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項９】
前記第４の工程よりも後に、前記第１の領域上において少なくとも前記第２の導電膜をパターニングすることにより前記第２の導電膜から第１のゲート電極を形成すると共に、前記第２の領域上において少なくとも前記第１の導電膜をパターニングすることにより前記第１の導電膜から第２のゲート電極を形成する第５の工程と、
前記第１のゲート電極及び第２のゲート電極をメタルによりフルシリサイド化する第６の工程とをさらに備えていることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
第１導電型のトランジスタを形成する第１の領域と第２導電型のトランジスタを形成する第２の領域とを有する半導体基板の上に、ゲート絶縁膜を形成する第１の工程と、
前記ゲート絶縁膜の上に、シリコンからなる第１の導電膜を形成する第２の工程と、
前記第１の導電膜における前記第１の領域に含まれる部分を除去することにより、前記第１の領域から前記ゲート絶縁膜を露出する第３の工程と、
前記第３の工程よりも後に、前記第１の領域における前記ゲート絶縁膜の上に第１のメタル膜及びシリコンからなる第２の導電膜を形成する第４の工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１１】
前記第４の工程よりも後に、前記第１の領域上において少なくとも前記第２の導電膜をパターニングすることにより前記第２の導電膜から第１のゲート電極を形成すると共に、前記第２の領域上において少なくとも前記第１の導電膜をパターニングすることにより前記第１の導電膜から第２のゲート電極を形成する第５の工程と、
前記第１のゲート電極及び第２のゲート電極を第２のメタルによりフルシリサイド化する第６の工程とをさらに備えていることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
半導体基板の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されたシリコンからなる第１の導電膜、該第１の導電膜の上に形成されたメタルシリサイド膜及び該メタルシリサイド膜の上に形成されたシリコンからなる第２の導電膜から構成されたゲート電極とを備えていることを特徴とする半導体装置。
【請求項１３】
半導体基板の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上に形成された第１のメタルシリサイド膜、該第１のメタルシリサイドの上に形成された第２のメタルシリサイド膜及び該第２のメタルシリサイド膜の上に形成された第３のメタルシリサイド膜から構成されたゲート電極とを備えていることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
次に、図１３（ｄ）に示すように、半導体基板１０１の全面に、すなわちＮＦＥＴ形成領域５０Ｎにおいては露出したゲート絶縁膜１０３の上に、また、ＰＦＥＴ形成領域５０ＰにおいてはＴｉＮ膜１０４の上に、ポリシリコン膜１０６を全面的に堆積する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、第１の半導体装置の製造方法は、第４の工程よりも後に、第１の領域から第１の導電膜を選択的に除去することにより、第１の領域からゲート絶縁膜を露出する第９の工程と、第９の工程よりも後に、第１の領域におけるゲート絶縁膜の上に第３のメタル膜を形成する第１０の工程とをさらに備えていることが好ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
この場合に、半導体装置の製造方法は、第９の工程と第１０の工程との間に、第１の領域におけるゲート絶縁膜の上に、ゲート絶縁膜の仕事関数の値を調整する第４のメタル膜を形成する第１１の工程をさらに備えていることが好ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
さらにこの場合に、半導体装置の製造方法は、第１１の工程よりも後に、半導体基板を熱処理することにより、第４のメタル膜を構成する原子をゲート絶縁膜に拡散させることが好ましい。