【手続補正書】
【提出日】平成22年2月17日(2010.2.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタルデータを生成するデジタルデータ生成部と、
前記デジタルデータを所定の格納単位数分格納可能な一時格納部と、
出力制御クロックを生成するクロック生成部と、
前記出力制御クロックに同期して、前記一時格納部に格納された前記デジタルデータを一単位毎に格納するデータ格納部とを備え、前記データ格納部に格納された前記デジタルデータを出力する、
パラレルデータ出力制御回路。
【請求項２】
請求項１記載のパラレルデータ出力制御回路であって、
前記一時格納部は前記所定の格納単位数を超えない所定単位以上の前記デジタルデータの格納が不足しているとき、少なくとも前記所定単位分の前記デジタルデータの出力要求を前記デジタルデータ生成部に対して行う、
パラレルデータ出力制御回路。
【請求項３】
請求項１あるいは請求項２記載のパラレルデータ出力制御回路であって、
前記出力制御クロックに同期して、前記デジタルデータの取り込みタイミングを指示する書き込み制御信号を出力する書き込み制御出力部をさらに備える、
パラレルデータ出力制御回路。
【請求項４】
時系列に変化するパラレルデータ出力波形を規定する波形設定用パラメータが格納可能なパラメータ格納部と、
前記波形設定用パラメータにより規定された出力波形データをデジタルデータとして生成する波形生成論理部とを備える、
パラレルデータ出力制御回路。
【請求項５】
請求項４記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記パラレルデータ出力波形の立ち上がり及び立ち下がり波形を規定する立ち上がり及び立ち下がり用パラメータを有し、
前記立ち上がり用パラメータは、立ち上がり時刻み回数、立ち上がり時刻み時間幅及び刻み立ち上がり量を含み、前記立ち下がり用パラメータは、立ち下がり時刻み回数、立ち下がり時刻み時間幅及び刻み立ち下がり量を含み、
前記波形生成論理部は、
前記立ち上がり時刻み回数分、前記立ち上がり時刻み時間幅毎に前記刻み立ち上がり量上昇する立ち上がり波形が実現され、かつ、前記立ち下がり時刻み回数分、前記立ち下がり時刻み時間幅毎に前記刻み立ち下がり量下降する立ち下がり波形が実現されるように、前記パラレルデータを生成する、
パラレルデータ出力制御回路。
【請求項６】
請求項４あるいは請求項５記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、パラレルデータ変化開始時の初期値設定用パラメータを含む、
パラレルデータ出力制御回路。
【請求項７】
請求項４ないし請求項６のうち、いずれか１項に記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記パラレルデータ出力波形の極性を設定可能なパラメータを含む、
パラレルデータ出力制御回路。
【請求項８】
請求項４ないし請求項７のうち、いずれか１項に記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記パラレルデータ出力波形の極値到達後その状態の保持時間を規定するパラメータを含む、
パラレルデータ出力制御回路。
【請求項９】
請求項４ないし請求項８のうち、いずれか１項に記載のパラレルデータ出力制御回路であって、
前記パラメータ格納部は複数の部分パラメータ格納部を有し、前記複数の部分パラメータ格納部は前記パラレルデータ出力波形内容が異なる複数種の波形設定用パラメータが格納可能であり、
前記波形生成論理部は、前記複数の部分パラメータ格納部から得られる前記複数種の波形設定用パラメータに基づき、複数種のパラレルデータ出力波形を出力可能とする、
パラレルデータ出力制御回路。
【請求項１０】
請求項４ないし請求項９記載のうち、いずれか１項に記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記パラレルデータ出力波形の立ち上がり波形及び立ち下り波形を互いに独立して設定可能なパラメータを含む、
パラレルデータ出力制御回路。
【請求項１１】
請求項４ないし請求項１０記載のうち、いずれか１項に記載のパラレルデータ出力制御回路であって、
前記波形生成論理部は、前記出力波形データの取り込みタイミングを指示する書き込み制御信号を出力する書き込み制御信号出力機能を備える、
パラレルデータ出力制御回路。
【請求項１２】
請求項１１記載のパラレルデータ出力制御回路であって、
前記波形設定用パラメータは、前記書き込み制御信号の極性、出力期間、出力位置を設定可能なパラメータを含む、
パラレルデータ出力制御回路。
【請求項１３】
請求項１ないし請求項１２のうちいずれか１項に記載のパラレルデータ出力制御回路と、
前記パラレルデータ出力制御回路から出力される前記デジタルデータをＤ／Ａ変換するＤＡＣと、
を備える半導体装置。
【請求項１４】
ＣＰＵと、
前記ＣＰＵからのデータを記憶し前記ＣＰＵにリクエスト信号を出力するデータバッファと、
前記データバッファからの出力を記憶するレジスタと、
書き込み制御信号を出力する書き込み制御出力部と、
前記レジスタからの出力を外部に出力する第１の外部接続端子群と、
前記書き込み制御出力部からの前記書き込み制御信号を外部に出力する第２の外部接続端子群とを備え、
前記リクエスト信号は、前記レジスタへ前記データバッファから所定時間間隔でデータ転送がされることにより前記データバッファの記憶領域に空き領域が生じると出力され、
前記第２の外部接続端子群からの前記書き込み制御信号は、前記第１の外部接続端子群の出力信号よりもさらに所定時間後に出力することを特徴とする、
半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
＜実施の形態１＞
（構成）
図１はこの発明の実施の形態１であるパラレルデータ出力制御回路である制御マイコンの構成を示すブロック図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
同図に示すように、実施の形態１の制御マイコン１は、１０ビットのＤ／Ａ変換用データＤａｔａと１ビットの書き込み制御信号ＷＲを外部出力端子群１８（第１の外部出力端子群）及び外部出力端子部１９（第２の外部出力端子群）を介してパラレルＤＡＣ２に出力する。パラレルＤＡＣ２は書き込み制御信号ＷＲの指示する制御タイミングでＤ／Ａ変換用データＤａｔａをＤ／Ａ変換してその変換結果をＤＡＣ出力ＤＡ−ＯＵＴとして出力する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
さらに、波形生成論理部３５は時間管理用レジスタ部３２の部分レジスタ群３２ａから、変調Ａ刻み立ち上がり量ＶＲＡΔ及び変調Ａ刻み立ち下がり量ＶＦＡΔに関する時間管理用パラメータを取得する。具体的には、パラメータＰＤＩ＿ＲＴＡ１〜ｐを取得して立ち上がり時刻み時間幅ΔｔＲ１〜ΔｔＲｐを設定し、パラメータＰＤＩ＿ＦＴＡ１〜ｑを取得して立ち下がり時刻み時間幅ΔｔＦ１〜ΔｔＦｑを設定する。この際、ｐ≧ＡＲＮ，ｑ≧ＡＦＮを満足する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
次に、変調Ｂ立ち下がり期間ｔ４ｆにおいて、変調Ｂ立ち下がり初期値ＶＦＢ０から、立ち下がり時刻み回数ＢＦＮかけて、立ち下がり時刻み時間幅ΔｔＦｊ（ｊ＝１〜ＢＦＮ）毎に変調Ｂ刻み立ち下がり量ＶＦＢΔ分出力値を順次下降させる制御を行う。その結果、変調Ｂ立ち下がり期間ｔ４ｆの終了時には変調Ｂ立ち上がり初期値ＶＲＢ０に達する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
そして、パラメータＰＤＩ＿ＲＤＣを取得して変調Ｃ刻み立ち上がり量ＶＲＣΔを設定し、パラメータＰＤＩ＿ＦＤＣを取得して変調Ｃ刻み立ち下がり量ＶＦＣΔを設定する。また、パラメータＰＤＩ＿ＷＴ０Ｃを取得して変調Ｃ開始待機時間ｔ５を設定し、パラメータＰＤＩ＿ＷＴ１Ｃを取得して変調Ｃ立ち上がり後待ち期間ｔ６ｒｗを設定し、パラメータＰＤＩ＿ＷＴ２Ｃを取得して変調Ｃ立ち下がり後待ち期間ｔ６ｆｗを設定する。さらに、パラメータＰＤＩ＿ＲＥＰＣを取得して変調Ｃ出力サイクル繰り返し回数ｎを設定する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
さらに、波形生成論理部３５は時間管理用レジスタ部３２の部分レジスタ群３２ｃから、変調Ｃ刻み立ち上がり量ＶＲＣΔ及び変調Ｃ刻み立ち下がり量ＶＦＣΔに関する時間管理用パラメータを取得する。具体的には、パラメータＰＤＩ＿ＲＴＣ１〜ｒを取得して立ち上がり時刻み時間幅ΔｔＲ１〜ΔｔＲｔを設定し、パラメータＰＤＩ＿ＦＴＣ１〜ｕを取得して立ち下がり時刻み時間幅ΔｔＦ１〜ΔｔＦｕを設定する。この際、ｔ≧ＣＲＮ，ｕ≧ＣＦＮを満足する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
まず、図１０に示すように、変調Ｂの出力制御動作終了後、変調Ｃ立ち上がり初期値ＶＲＣ０を変調Ｃ開始待機時間ｔ５において維持する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
次に、変調Ｃ立ち上がり期間ｔ６ｒにおいて、変調Ｃ立ち下がり初期値ＶＦＣ０から、立ち下がり時刻み回数ＣＦＮかけて、立ち下がり時刻み時間幅ΔｔＦｊ（ｊ＝１〜ＣＦＮ）毎に変調Ｃ刻み立ち下がり量ＶＦＣΔ分出力値を順次下降させる制御を行う。その結果、変調Ｃ立ち上がり期間ｔ６ｒの終了時には変調Ｃ立ち上がり初期値ＶＲＣ０に達する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正の内容】
【０１０５】
なお、変調Ｃ開始待機時間ｔ５、変調Ｃ立ち上がり期間ｔ６ｒ、変調Ｃ立ち上がり後待ち期間ｔ６ｒｗ、変調Ｃ立ち下がり期間ｔ６ｆ、変調Ｃ立ち下がり後待ち期間ｔ６ｆｗそれぞれにおけるＤ／Ａ変換用データＤａｔａ及び書き込み制御信号ＷＲの出力は、変調Ａの時と同様に行われる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１０７
【補正方法】変更
【補正の内容】
【０１０７】
なお、パラレルＤＡＣ２の性能によっては、１２ビット、１６ビット等のＤ／Ａ変換用データＤａｔａを必要とする場合がある。そうしたユーザ側の要求に応える場合を想定し、例えば、波形生成論理部３５とレジスタ３８とを１６ビット幅で構成しておくことを提案する。パラレルＤＡＣ２が１０ビット精度であれば、レジスタ３８のうち下位１０ビットをパラレルＤＡＣに出力させる。パラレルＤＡＣ２が１２ビット精度であれば、レジスタ３８のうち下位１２ビットをパラレルＤＡＣに出力させる。パラレルＤＡＣ２が１６ビット精度であれば、レジスタ３８の１６ビット幅を全て使ってパラレルＤＡＣ２に出力させる。出力の切り替えは、例えば、レジスタ３８についてのマイコン３の外部出力端子群（Ｄ／Ａ変換用データＤａｔａが得られる外部出力端子群、以下、「外部出力端子群Ｄａｔａ」と略記する場合あり）のうち１０ビットをＤＡＣ２と電気的に接続することで、切り替えることができ、マイコン１の汎用利用性がさらに高まり、パラレルＤＡＣの制御用半導体装置としてはさらに好適な半導体装置となる。１６個の外部端子を有する外部出力端子群Ｄａｔａのうち未使用の外部接続端子については、電位を基準電位または電源電位に固定するか、高インピーダンス状態に電位固定しても良い。また、１７ビットのパラレルＤＡＣの場合は、パラレルＤＡＣの上位１６ビットに外部出力端子群からのＤ／Ａ変換用データＤａｔａを与え、パラレルＤＡＣの最下位１ビットについては固定信号を与えるようにする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１１３
【補正方法】変更
【補正の内容】
【０１１３】
したがって、実施の形態２のパラレルデータ出力制御回路３は、上記波形設定用パラメータを用いて、立ち上がり波形及び立ち下がり波形の設定を独立して設定することができる。このため、外部回路の応答特性が異なる場合に対応して、立ち上がり波形と立ち下がり波形を異なる内容に設定することができ、外部回路の応答特性が同じ場合に対応して、立ち上がり波形と立ち下がり波形を同一内容に設定することもできる効果を奏する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
また、変調設定用レジスタ群３１内の上記波形設定用パラメータは、立ち上がり後の極大値あるいは立ち下がり後の極小値に到達後、その状態の保持時間を規定するパラメータを含んでいる。例えば、変調Ａを例に挙げれば、変調Ａ立ち上がり後待ち期間ｔ２ｒｗによって極値到達後の保持時間を設定することができる。
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2009077353.tif 000001
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2009077353.tif 000002