【手続補正書】
【提出日】平成22年9月7日(2010.9.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
差動データ信号線を介して転送される差動信号のシリアルデータを受信し、受信シリアルデータを出力するデータレシーバ回路と、
差動クロック信号線を介して転送される差動信号のクロックを受信し、受信クロックを出力するクロックレシーバ回路と、
前記クロックレシーバ回路からの前記受信クロックにより生成されるサンプリングクロックに基づいて、前記データレシーバ回路からの前記受信シリアルデータをサンプリングして、パラレルデータに変換するシリアル／パラレル変換回路を少なくとも有するロジック回路ブロックと、
発振回路を内蔵し、外部から供給されるクロックではない自走のクロックである自走クロックを生成して出力する自走クロック生成回路と、
前記差動クロック信号線を介してクロックが転送されているか否かを検出するクロック検出回路と、
を含み、
前記クロックレシーバ回路は、
前記自走クロック生成回路から前記自走クロックを受け、前記差動クロック信号線を介してクロックが転送されていないことが検出された場合には前記受信クロックの代わりに前記自走クロックを前記ロジック回路ブロックに出力することを特徴とするシリアルインターフェース回路。
【請求項２】
請求項１において、
前記クロックレシーバ回路は、
その第１の入力端子に前記受信クロックが入力され、その第２の入力端子に前記自走クロックが入力され、前記クロック検出回路からの検出信号に基づいて、前記受信クロック又は前記自走クロックのいずれかを選択して出力するクロックセレクタを含むことを特徴とするシリアルインターフェース回路。
【請求項３】
請求項１又は２において、
前記データレシーバ回路は、
前記自走クロック生成回路から前記自走クロックを受け、前記差動クロック信号線を介してクロックが転送されていなことが検出された場合には前記受信シリアルデータの代わりに前記自走クロックを前記ロジック回路ブロックに出力することを特徴とするシリアルインターフェース回路。
【請求項４】
請求項３において、
前記データレシーバ回路は、
その第１の入力端子に前記受信シリアルデータが入力され、その第２の入力端子に前記自走クロックが入力され、前記クロック検出回路からの検出信号に基づいて、前記受信シリアルデータ又は前記自走クロックのいずれかを選択して出力するデータセレクタを含むことを特徴とするシリアルインターフェース回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記クロック検出回路は、
前記クロックレシーバ回路からの前記受信クロックと前記自走クロック生成回路からの自走クロックを比較することで、前記差動クロック信号線を介してクロックが転送されているか否かを検出することを特徴とするシリアルインターフェース回路。
【請求項６】
請求項５において、
前記クロック検出回路は、
前記受信クロックの周波数と、前記自走クロックの周波数を比較し、前記受信クロックの周波数の方が前記自走クロックの周波数よりも低い場合に、前記差動クロック信号線を介してクロックが転送されていないと判定することを特徴とするシリアルインターフェース回路。
【請求項７】
請求項５又は６において、
前記自走クロック生成回路は、
前記自走クロックの周波数をＦＣ１とし、前記差動クロック信号線でのクロックの周波数範囲の最小周波数をＦＬとし、最大周波数をＦＨとした場合に、ＦＣ１＜ＦＬに設定された周波数ＦＣ１の前記自走クロックを生成して出力することを特徴とするシリアルインターフェース回路。
【請求項８】
請求項７において、
前記自走クロック生成回路は、
前記自走クロックを生成するための自走発振回路を含み、
前記自走発振回路は、
前記自走発振回路の発振周波数をＦＯＳＣとした場合に、ＦＯＳＣ＜ＦＬに設定された発振周波数ＦＯＳＣで、発振動作を行うことを特徴とするシリアルインターフェース回路。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記クロックレシーバ回路からの前記受信クロックに基づいてサンプリングクロックを生成するサンプリングクロック生成回路を含み、
前記自走クロック生成回路は、
前記自走クロックの周波数をＦＣ１とし、前記サンプリングクロック生成回路の動作下限周波数をＦＯＰＬとした場合に、ＦＯＰＬ＜ＦＣ１に設定された周波数ＦＣ１の前記自走クロックを生成して出力し、
前記クロックレシーバ回路は、
前記差動クロック信号線を介してクロックが転送されていないことが検出された場合には、ＦＯＰＬ＜ＦＣ１に設定された周波数ＦＣ１の前記自走クロックを前記サンプリングクロック生成回路に対して出力することを特徴とするシリアルインターフェース回路。
【請求項１０】
請求項１乃至９のいずれかにおいて、
前記自走クロック生成回路は、
周波数ＦＣ１の第１の自走クロックを生成して前記クロックレシーバ回路に対して出力すると共に、ＦＣ２＜ＦＣ１に設定された周波数ＦＣ２の第２の自走クロックを生成して前記クロック検出回路に対して出力することを特徴とするシリアルインターフェース回路。
【請求項１１】
請求項１０において、
前記クロックレシーバ回路からの前記受信クロックに基づいてサンプリングクロックを生成するサンプリングクロック生成回路を含み、
前記自走クロック生成回路は、
前記サンプリングクロック生成回路の動作下限周波数をＦＯＰＬとした場合に、ＦＣ２＜ＦＯＰＬ＜ＦＣ１に設定された周波数ＦＣ１の前記第１の自走クロックを生成して出力し、
前記クロックレシーバ回路は、
前記差動クロック信号線を介してクロックが転送されていないことが検出された場合には、ＦＣ２＜ＦＯＰＬ＜ＦＣ１に設定された周波数ＦＣ１の前記第１の自走クロックを、前記サンプリングクロック生成回路に対して出力することを特徴とするシリアルインターフェース回路。
【請求項１２】
請求項１乃至１１のいずれかにおいて、
前記クロック検出回路は、
前記自走クロックの周波数に応じた時定数で、第１のキャパシタが接続されるチャージ・ポンプノードへの電荷の充電を行う充電回路と、
前記受信クロックの周波数に応じた時定数で前記チャージ・ポンプノードからの電荷の放電を行う放電回路と、
前記チャージ・ポンプノードの電圧の検出を行う電圧検出回路を含むことを特徴とするシリアルインターフェース回路。
【請求項１３】
請求項１２において、
前記放電回路は、
第２のキャパシタが接続される第１の中間ノードと第１の電源との間に設けられ、前記受信クロックが第１の電圧レベルである場合にオンになる第１導電型の第１のトランジスタと、
前記チャージ・ポンプノードと前記第１の中間ノードとの間に設けられ、前記受信クロックが第２の電圧レベルである場合にオンになる第１導電型の第２のトランジスタを含み、
前記充電回路は、
第３のキャパシタが接続される第２の中間ノードと前記チャージ・ポンプノードとの間に設けられ、前記自走クロックが第２の電圧レベルである場合にオンになる第２導電型の第３のトランジスタと、
第２の電源と前記第２の中間ノードとの間に設けられ、前記自走クロックが第１の電圧レベルである場合にオンになる第２導電型の第４のトランジスタを含むことを特徴とするシリアルインターフェース回路。
【請求項１４】
請求項１２又は１３において、
前記電圧検出回路はシュミットトリガ回路により構成されることを特徴とするシリアルインターフェース回路。
【請求項１５】
請求項１乃至１４のいずれかに記載のシリアルインターフェース回路と、
前記シリアルインターフェース回路により受信されたデータ又はクロックに基づき動作するデバイスと、
を含むことを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】シリアルインターフェース回路及び電子機器
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、シリアルインターフェース回路及び電子機器に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明に係る幾つかの態様によれば、トランジスタの経時変化による信頼性の劣化等を防止できるシリアルインターフェース回路及びこれを含む電子機器を提供できる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明は、差動データ信号線を介して転送される差動信号のシリアルデータを受信し、受信シリアルデータを出力するデータレシーバ回路と、差動クロック信号線を介して転送される差動信号のクロックを受信し、受信クロックを出力するクロックレシーバ回路と、前記クロックレシーバ回路からの前記受信クロックにより生成されるサンプリングクロックに基づいて、前記データレシーバ回路からの前記受信シリアルデータをサンプリングして、パラレルデータに変換するシリアル／パラレル変換回路を少なくとも有するロジック回路ブロックと、発振回路を内蔵し、外部から供給されるクロックではない自走のクロックである自走クロックを生成して出力する自走クロック生成回路と、前記差動クロック信号線を介してクロックが転送されているか否かを検出するクロック検出回路とを含み、前記クロックレシーバ回路は、前記自走クロック生成回路から前記自走クロックを受け、前記差動クロック信号線を介してクロックが転送されていないことが検出された場合には前記受信クロックの代わりに前記自走クロックを前記ロジック回路ブロックに出力するシリアルインターフェース回路に関係する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
また本発明は、上記のいずれかに記載のシリアルインターフェース回路と、前記シリアルインターフェース回路により受信されたデータ又はクロックに基づき動作するデバイスとを含む電子機器に関係する。