(57)【要約】  電気回路構造（１００）は、第１の導電層を用いて形成される第１のトレース（１０５）と、第２の導電層を用いて形成される第２のトレース（１１０）とを含むことができる。第１のトレースは、第２のトレースと鉛直方向に整列可能である。電気回路構造は、第１の導電層と第２の導電層との間の第３の導電層中に、導電性材料から形成されるビアセグメント（１１５）を含むことができる。ビアセグメントは、第１のトレースと第２のトレースとを接触させて、第１の導電層に平行な方向に電気信号を伝えるように構成される第１の導体構造を形成することができる。
2015516684.tif 000002
【特許請求の範囲】
【請求項１】
電気回路構造であって、
第１の導電層を用いて形成される第１のトレースと、
第２の導電層を用いて形成される第２のトレースとを備え、
前記第１のトレースは前記第２のトレースと鉛直方向に整列され、さらに
前記第１の導電層と前記第２の導電層との間の第３の導電層中に導電材料から形成されるビアセグメントを備え、
前記ビアセグメントは、前記第１のトレースと前記第２のトレースとを接触させて、前記第１の導電層に平行な方向に電気信号を伝えるように構成される第１の導体構造を形成する、電気回路構造。
【請求項２】
前記ビアセグメントは前記第１のトレースおよび前記第２のトレースと鉛直方向に整列される、請求項１に記載の電気回路構造。
【請求項３】
前記ビアセグメントは、前記第１のトレースおよび前記第２のトレースに垂直な方向よりも、前記第１のトレースおよび前記第２のトレースに平行な方向に長い、請求項１または２に記載の電気回路構造。
【請求項４】
前記第１の導電層と前記第２の導電層との間の前記第３の導電層中に導電材料から形成されるビア素子をさらに備え、
前記ビア素子は、前記第１の導体構造の一部として、前記第１のトレースと前記第２のトレースとを接触させる、請求項１から３のいずれかに記載の電気回路構造。
【請求項５】
前記ビア素子は最小限の距離だけ前記ビアセグメントから離される、請求項４に記載の電気回路構造。
【請求項６】
前記ビア素子は、前記第１のトレースおよび前記第２のトレースと鉛直方向に整列される、請求項４または５に記載の電気回路構造。
【請求項７】
マイクロストリップ回路を形成する前記第２のトレースの下に位置する第１の基準平面をさらに備える、請求項１から６のいずれかに記載の電気回路構造。
【請求項８】
前記第１のトレースの上方に位置する第１の基準平面と、
ストリップ線路回路を形成する前記第２のトレースの下方に位置する第２の基準平面と、をさらに備える、請求項１から６のいずれかに記載の電気回路構造。
【請求項９】
前記第１の導体構造を少なくとも部分的に包含するファラデー箱をさらに備える、請求項１から６のいずれかに記載の電気回路構造。
【請求項１０】
前記第１の導電層を用いて形成される第３のトレースと、
前記第２の導電層を用いて形成される第４のトレースとをさらに備え、
前記第３のトレースは前記第４のトレースと鉛直方向に整列され、さらに
前記第１の導電層と前記第２の導電層との間の前記第３の導電層中に導電材料から形成されるビア素子を備え、
前記ビア素子は、前記第３のトレースと前記第４のトレースとを接触させて、第２の導体構造を形成する、請求項１から９のいずれかに記載の電気回路構造。
【請求項１１】
前記第１の導体構造および前記第２の導体構造は差動対を形成する、請求項１０に記載の電気回路構造。
【請求項１２】
電気回路構造を形成する方法であって、
第１の導電層を用いて第１のトレースを形成することと、
前記第１の導電層の上方に、第２の導電層中の導電材料のビアセグメントを形成することと、
第２の導電層を用いて、前記第２の導電層の上方に第３のトレースを形成することとを備え、
前記第１のトレースは前記第２のトレースと鉛直方向に整列され、
前記ビアセグメントは、前記第１のトレースと前記第２のトレースとを接触させて、前記第１の導電層に平行な方向に電気信号を伝えるように構成される導体構造を形成する、方法。
【請求項１３】
前記ビアセグメントは、前記第１のトレースおよび前記第２のトレースに垂直な方向よりも、前記第１のトレースおよび前記第２のトレースに平行な方向に長い、請求項１２に記載の方法。
【請求項１４】
前記第１のトレースの下に位置する第１の基準平面を形成することと、
ストリップ線路回路を形成する前記第２のトレースの上方に位置する第２の基準平面を形成することと、をさらに備える、請求項１２または１３に記載の方法。
【請求項１５】
前記導体構造を少なくとも部分的に包含するファラデー箱を形成することをさらに備える、請求項１２または１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書内に開示される１つ以上の実施形態は、電気回路内で用いるための導体構造に関する。より特定的には、１つ以上の実施形態は、ビア技術を用いた導体構造の形成に関する。
【背景技術】
【０００２】
背景
電気回路製造プロセスは、さらに小さな（微細な）設計ルールを用いたさらに小さな装置の製作を容易にすることを進め続けている。有機基板を用いる集積回路（ＩＣ）技術を参照すると、たとえば、約２０μｍのオーダの微細なライントレースを形成することができる。同様に、間隔を特定する設計ルールは約２０μｍのオーダであり得る。対応して、電気回路の誘電体層の厚みは、それがプリント回路基板（ＰＣＢ）技術またはＩＣ技術を用いて実現されていても、浅い傾向がある。再びＩＣ技術を参照すると、誘電体層の厚みは約３０μｍのオーダであり得る。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
特徴の大きさおよび注記される微細な設計ルールを与えられると、１００オームの差動インピーダンスという目標を満たす差動チャネルの実現は典型的に、約２５μｍのオーダの狭いトレース幅および約１５−２０μｍのトレース高さを有する。記載のような寸法の１つ以上のトレースを用いて形成されるチャネルには、特に高周波数で信号を伝播するチャネルの能力に影響するさまざまな異なる種類の損失という欠点がある可能性がある。
【０００４】
記載のようなチャネルには、誘電材料の結果として生じる誘電損失、トレースの表面の何らかの粗さの結果として生じる損失、および表皮効果による損失を含むがこれらに限定されないさまざまな異なる種類の損失という欠点がある可能性がある。一般的に、「表皮効果」は、たとえば高周波信号などの交流電流が導体内で広がって、そのために電流密度が導体の表面またはその近くで最高になり、より大きな深さでは導体の表面から中心に向かって低くなる傾向を指す。電流は、導体（たとえばトレース）の「表皮」またはその中を主に流れる。「表皮」は、外面と表皮厚さと呼ばれる導体内の高さとの間の導体の部分として定義することができる。表皮効果により、表皮厚さがより小さいより高周波数で導体の実効抵抗が大きくなり、これにより導体の有効断面が小さくなってしまう。
【課題を解決するための手段】
【０００５】
要約
電気回路構造は、第１の導電層を用いて形成される第１のトレースと、第２の導電層を用いて形成される第２のトレースとを含むことができる。第１のトレースは第２のトレースと鉛直方向に整列されることができる。電気回路構造は、第１の導電層と第２の導電層との間の第３の導電層中に導電材料から形成されるビアセグメントを含むことができる。ビアセグメントは、第１のトレースと第２のトレースとを接触させて、第１の導電層に平行な方向に電気信号を伝えるように構成される第１の導体構造を形成することができる。
【０００６】
１つの局面では、ビアセグメントは第１のトレースおよび第２のトレースと鉛直方向に整列されることができる。別の局面では、ビアセグメントは、第１のトレースおよび第２のトレースに垂直な方向よりも、第１のトレースおよび第２のトレースに平行な方向に長くなることができる。
【０００７】
電気回路構造は、第１の導電層と第２の導電層との間の第３の導電層中に導電材料から形成されるビア素子を含むことができる。ビア素子は、第１の導体構造の一部として、第１のトレースと第２のトレースとを接触させることができる。ビア素子は最小限の距離だけビアセグメントから離されることができる。ビア素子も、第１のトレースおよび第２のトレースと鉛直方向に整列されることができる。
【０００８】
別の局面では、電気回路構造は、マイクロストリップ回路を形成する第２のトレースの下に位置する第１の基準平面を含むことができる。また別の局面では、電気回路構造は、第１のトレースの上方に位置する第１の基準平面と、ストリップ線路回路を形成する第２のトレースの下方に位置する第２の基準平面とを含むことができる。
【０００９】
電気回路構造は、第１の導体構造を少なくとも部分的に包含するファラデー箱も含むことができる。
【００１０】
電気回路構造は、第１の導電層を用いて形成される第３のトレースと、第２の導電層を用いて形成される第４のトレースとをさらに含むことができる。第３のトレースは第４のトレースと鉛直方向に整列されることができる。電気回路構造は、第１の導電層と第２の導電層との間の第３の導電層中に導電材料から形成されるビア素子を含むことができる。ビア素子は、第３のトレースと第４のトレースとを接触させて、第２の導体構造を形成することができる。
【００１１】
別の局面では、第１の導体構造および第２の導体構造は差動対を形成することができる。
【００１２】
電気回路構造を形成する方法も記載される。第１の導電層を用いて第１のトレースが形成され、第１の導電層の上方に、第２の導電層中の導電材料のビアセグメントが形成される。次に、第２の導電層を用いて、第２の導電層の上方に第３のトレースが形成される。第１のトレースは第２のトレースと鉛直方向に整列される。ビアセグメントは、第１のトレースと第２のトレースとを接触させて、第１の導電層に平行な方向に電気信号を伝えるように構成される導体構造を形成する。
【００１３】
ビアセグメントは、第１のトレースおよび第２のトレースに垂直な方向よりも、第１のトレースおよび第２のトレースに平行な方向に長くなることができる。
【００１４】
方法はさらに、第１のトレースの下方に位置する第１の基準平面を形成することと、ストリップ線路回路を形成する第２のトレースの上方に位置する第２の基準平面を形成することとをさらに含むことができる。
【００１５】
別の局面では、方法は、導体構造を少なくとも部分的に包含するファラデー箱を形成することを含むことができる。
【００１６】
別の電気回路は、第１の導電層を用いて形成される第１のトレースと、第２の導電層を用いて形成される第２のトレースとを含むことができる。第１のトレースは第２のトレースと鉛直方向に整列されることができる。電気回路構造は、第１の導電層と第２の導電層との間の第３の導電層中に導電材料から形成される複数のビア素子を含むことができる。複数のビア素子の各々のビア素子は、第１のトレースと第２のトレースとを接触させて、第１の導電層に平行な方向に電気信号を伝えるように構成される集積導体構造を形成することができる。
【００１７】
１つの局面では、複数のビア素子の各々のビア素子は第１のトレースおよび第２のトレースと鉛直方向に整列されることができる。
【００１８】
別の局面では、電気回路構造は、マイクロストリップ回路を形成する第２のトレースの下に位置する第１の基準平面を含むことができる。
【００１９】
また別の局面では、電気回路構造は、第１のトレースの上方に位置する第１の基準平面と、ストリップ線路回路を形成する第２のトレースの下方に位置する第２の基準平面とを含むことができる。
【００２０】
電気回路構造は、集積導体構造を少なくとも部分的に包含するファラデー箱も含むことができる。
【００２１】
導体構造を含む電気回路も記載される。導体構造は、第１の導電層を用いて形成される第１のトレースと、第２の導電層を用いて形成される第２のトレースとを含むことができる。第１のトレースは第２のトレースと鉛直方向に整列されることができる。電気回路は、第１の導電層と第２の導電層との間の第３の導電層中に導電材料から形成される第１のビア素子を含むことができる。第１のビア素子は、第１のトレースと第２のトレースとを接触させて、第１の導電層に平行な方向に電気信号を伝えるように構成される伝送チャネルの一部として集積導体構造を形成することができる。
【００２２】
電気回路は、第１の導電層と第２の導電層との間の第３の導電層中に導電材料から形成される第２のビア素子を含むことができる。第２のビア素子は、集積導体構造の一部として第１のトレースと第２のトレースとを接触させることができる。
【００２３】
１つの局面では、電気回路は、マイクロストリップ回路を形成する第２のトレースの下に位置する第１の基準平面を含むことができる。
【００２４】
別の局面では、電気回路は、第１のトレースの上方に位置する第１の基準平面と、ストリップ線路回路を形成する第２のトレースの下方に位置する第２の基準平面とを含むことができる。
【図面の簡単な説明】
【００２５】
【図１−１】導体構造の第１の斜視図である。
【図１−２】導体構造の第２の斜視図である。
【図１−３】導体構造の第３の斜視図である。
【図２】導体構造の第４の斜視図である。
【図３】導体構造の第５の斜視図である。
【図４】構造を図示する第１の断面図である。
【図５】構造を図示する第２の断面図である。
【図６】構造を図示する第３の断面図である。
【図７】構造を図示する第４の断面図である。
【図８】構造を図示する第５の断面図である。
【発明を実施するための形態】
【００２６】
詳細な説明
明細書は新規とみなされる１つ以上の実施形態の特徴を規定する請求項で締め括られるが、１つ以上の実施形態は図面と関連した記載の論考からより十分に理解されると考えられる。必要に応じて、この明細書内に１つ以上の詳細な実施形態が開示される。しかしながら、１つ以上の実施形態は単に例示であることを認めるべきである。したがって、この明細書内に開示される具体的な構造的かつ機能的詳細は、限定としてではなく、請求項の根拠としておよび事実上任意の適切に詳細な構造で１つ以上の実施形態をさまざまに用いることを当業者に教示するための代表的な根拠として、単に解釈されるべきである。さらに、本明細書で用いる用語および文言は限定ではなく、むしろ本明細書に開示される１つ以上の実施形態の理解可能な記載を提供することを意図する。
【００２７】
この明細書内に開示される１つ以上の実施形態は、電気回路内で用いるための導体構造に関し、より特定的には、ビア技術を用いた導体構造の形成に関する。たとえば、複数のトレースを用いて導体構造を形成することができる。各々が電気回路の異なる導電層に位置する、たとえば２つのトレースを鉛直方向に整列させることができる。２つのトレース間にビアセグメントを形成することができ、これは、各々それぞれのトレースを接触させて、集積された単一の統合導体構造である導体構造を形成する。導体構造は、従来のトレースよりも断面積が大きい。結果的に得られる導体構造は、特に高周波数用途で、たとえば低損失などの向上した性能を与えることができる。
【００２８】
例示的な構造は、たとえば、分離された点、円柱、もしくは円筒などの従来の態様で導体層間のビア（または複数のビア）を形作ることができる製造技術を用いて、および／またはビア形状がそのように限定されていない製造技術を用いて、実現可能である。たとえば、１つ以上の製造技術は、トレース、立方体、立方形（cuboid）、直方体（rectangular cuboid）、または（たとえば各々の角が正確に９０度である必要がない）そのわずかな変形、平面などの任意の自由形態形状のビア（もしくは複数のビア）の形成を可能にする。応じて、この明細書内に記載されるような伝送チャネルを、本明細書に記載のようなビアまたは複数のビアを用いて差動（differential）または片端接地（single-ended）導体構造として実現することができる。
【００２９】
ＩＣまたはプリント回路基板（ＰＣＢ）の場合にパッケージ基板で実現されていても、この明細書内に開示される導体構造を高周波数伝送チャネルを形成するのに用いることができる。高周波数伝送チャネルの例は、たとえば、「ビア層」を用いて製作または形成可能なストリップ線路およびマイクロストリップトレースを含むことができる。増大した断面積を与えることに加えて、導体構造は標準的なインピーダンスを与えるように構成可能である。たとえば、導体構造は、１００オームの差動インピーダンスを与えるように構成可能である。低損失誘電体および平滑化された表面プロファイルを用いることなどの他の特徴の結果、高周波数で動作するのに好適な非常に低損失の伝送チャネルを得ることができる。たとえば、この明細書内に記載される伝送チャネルを用いて、約１９ギガビット毎秒（Ｇｂｐｓ）から約５６Ｇｂｐｓまでの速度で信号を伝送することができる。認められるように、構造はより低い速度または周波数の信号を伝えることができる。
【００３０】
さらに、達成されるより大きな断面積により、この明細書内に開示される導体構造の直流（ＤＣ）抵抗が低減される。この明細書内に開示される１つ以上の実施形態は、たとえば、約１５ｍｍ〜約２５ｍｍの伝送チャネル長さを用いる場合、約１０ＧＨｚ−２５ＧＨｚの信号について１．５ｄｂの挿入損を得ることができる。挿入損のこのレベルは、特に、散逸率（ＤＦ）約０．００８（または約０．０１〜０．００３の範囲内）、および２０００Ａに近い平滑性（たとえば約５００Ａ〜２０００Ａの範囲内）を達成可能な表面プロセスである低損失誘電体の場合に達成可能である。
【００３１】
図１−１は、例示的な導体構造１００−１の第１の斜視図である。導体構造１００−１は、たとえばパッケージ基板においてまたはＰＣＢ内など、ＩＣ内で実現可能な導体の例である。描かれるように、導体構造１００−１は、トレース（たとえば第１のトレース）１０５−１、トレース（たとえば第２のトレース）１１０−１、およびビアセグメント１１５−１を含むまたはこれらから形成されることができる集積導体構造である。
【００３２】
トレース１０５−１は、電気回路の第１の導電層を用いて実現可能である。トレース１１０−１は、電気回路の第２のおよび異なる導電層を用いて実現可能である。各々の導電層は、ｘ軸およびｙ軸によって規定される平面に平行に実現可能である。導電層を形成するのに用いることができる導電材料の一例は銅などの金属であり得る。第１の導電層および第２の導電層は、たとえば、２つの導電層が絶縁（たとえば誘電）層で離されるＩＣまたはＰＣＢ内で実現可能である。一般的に、トレース１０５−１およびトレース１１０−１は、それぞれ第１および第２の導電層中にトレース１０５−１およびトレース１１０−１を含むことができる「パターニングされた層」を残す電気回路製造プロセスを通して各々それぞれの導電層の部分を除去することによって形成可能である。
【００３３】
注記されるように、第１の導電層および第２の導電層を絶縁層で離すことができる。２つの連続した導電層を離す導電層はビア層と称されることがある。用いることができる誘電材料の例は、支持ガラスファイバを有するものを含むプリプレグ型、ＡＢＦ膜を含む膜型、またはセラミック型を含むことができるが、これらに限定されない。
【００３４】
ビア層を用いて、トレース１０５−１をトレース１１０−１に電気的に結合するように構成可能な１つ以上のビア素子を形成することができる。一般的に、「ビア素子」は、電気回路中の導体の異なる層または導電層間の鉛直方向の電気的接続を指す。たとえばＩＣ内では、用語「ビア」は、その中に鉛直方向の電気的接続を実現するために導電材料を形成することができる、絶縁層内に形成される開口を指すことができることがある。この明細書内で用いるように、用語「ビア」、「ビア素子」、および「ビアセグメント」は、単にその中に接続が形成される開口に対して、鉛直方向の物理的かつ電気的接続を指す。
【００３５】
図示および記載の容易の目的のため、従来のビアおよびビアセグメントの両方を指すのに「ビア素子」という文言を用いる。「ビアセグメント」という文言は、従来のビアの特徴である円柱、円筒、プラグ、または（実質的に球形の）点形状に制限されない自由形態の態様で形作られるビアを指すのに用いられる。たとえば、ビアセグメントは、絶縁層中に形成されるトレース、立方体、立方形、直方体、平面などとして形成可能である。「ビア」という用語は、従来のビアを指すのに用いられる。
【００３６】
１つの局面では、トレース１１０−１、ビアセグメント１１５−１、およびトレース１０５−１を形成するのに用いられるさまざまな金属層が一連のパターニングされた金属層を用いて形成されるプロセスを用いて、ビアセグメントを形成することができる。各々の層は、たとえばビアセグメント１１５−１が形成される層を含むパターニングされた金属層として形成可能である。層は、たとえばフォトレジスト技術を用いて形成することができ、これにより、トレース１０５−１およびトレース１１０−１の各々の場合にそうであるように、ビアセグメント１１５−１の自由形態形状が形成され得るようになる。この点において、ビアセグメント１１５−１が形成される層は、トレース１０５−１および１１０−１を形成するのに用いられる金属層とは別個でかつこれらとは異なる金属層から製作される。トレース１０５−１、ビアセグメント１１５−１、およびトレース１１０−１が形成される金属層の積層構造の形成の後に、過剰な材料（たとえば金属）を除去して、たとえば母材または基板の表面上に構築することができる導体構造１００−１を形成することができる。その後、たとえば酸化物誘電材料などの記載のような絶縁材料を周囲の導体構造１００−１に充填することができる。
【００３７】
図示の目的のため、図１にはさまざまな種類の金属層を図示していない。たとえば、金属層と誘電材料との間の改良された接着を容易にするように含んでもよい金属接着層を示していない。さらに、含まれてもよいバリア金属層を示していない。図示では、トレース１１０−１の下方に第１の金属接着層を形成することができ、トレース１０５−１とビアセグメント１１５−１との間に第２の金属接着層を形成することができる。トレース１１０−１とビアセグメント１１５−１などとの間にバリア金属層を形成することができる。導体構造１００−１を構築するために与えられる例は図示の目的のために与えられ、そのため、限定として意図されるものではないことを認めるべきである。導体構造１００−１を形成するのに他の技術を用いることができる。
【００３８】
図１−１に描かれるように、ビアセグメント１１５−１は、形状が直方体であり、幅１３０−１を超える長さ１２５−１を有することができる。一般的に、トレース１０５−１は、トレース１１０−１と鉛直方向に整列される。トレース１０５−１はさらに、トレース１１０−１と同じではなくても実質的に同様に形作られ、たとえば、同じ幅および高さを有することができる。ビアセグメント１１５−１は、トレース１０５−１およびトレース１１０−１と同じ幅を有することができる。ビアセグメント１１５−１は、トレース１０５−１およびトレース１１０−１の両者と鉛直方向に整列され得る。さらに、ビアセグメント１１５−１は、トレース１０５−１の下面と接し、トレース１１０−１の頂面と接する。描かれる例では、ビアセグメント１１５−１は、トレース１０５−１およびトレース１１０−１の長手方向の形状および方向と一致する矩形形状に形成される。ビアセグメント１１５−１がこの態様で形成されると、たとえばトレースとして形作られると、導体構造１００−１は、トレース１０５−１、トレース１１０−１、およびビアセグメント１１５−１を含む集積導体構造を形成する。トレース１０５−１、トレース１１０−１、およびビアセグメント１１５−１を鉛直方向に整列させることができ、これにより、上から見ると、ｘ−ｙ平面中のさまざまな方向のうち任意の方向に進むことができる同じ信号経路またはテンプレートを各々が辿るように、単一の導体が集積導体構造１００−１の一部として現れる（たとえばトレース１０５−１のみが見える）ことが認められるべきである。
【００３９】
一般的に、ビアセグメント１１５−１などのビアセグメントは、ビアセグメントの形状が、ｘ−ｙ平面中のさまざまな方向のうち任意の方向にトレースによってとられる形状または経路に対応することができることを特徴とする。たとえば、トレース１０５−１および１１０−１は、ビアセグメント１１５−１がその同じ経路を辿るように実現された状態で、ｘ−ｙ平面内でたとえば４５および／または９０度などのさまざまな角度のうち任意の角度に延在するかつ曲がることができる。このように、導体構造１００−１を用いて、ダイバンプ場所からたとえば目的のパッケージピン場所へ、信号または複数の信号を接続することができる。
【００４０】
ビアセグメントの長さは一般的に幅を超え、かなりの量、幅を超える可能性がある。たとえばビアセグメントは、ｘ−ｚ平面にとられる矩形または方形の断面を有することができる。ビアセグメントは、ｘ−ｙ平面にとられる矩形の（およびある例では方形の）断面を有することができる。たとえば、ビアセグメントの長さは、ビアセグメントの幅の２倍、３倍以上であり得る。このように、図１−１の座標系を参照すると、ビアセグメントは、導体構造を形成する上方または下方のトレースに垂直な方向（たとえばｘおよびｚ方向のうち一方または両方）よりも、それに平行な方向（ｙ方向）により長くなることができる。ビア素子は一般的にたとえば９０度などの鋭い角を有して図示されるが、ビア素子の端縁は平滑にされ得るまたは丸められ得ることをさらに認めるべきである。
【００４１】
比較して、ビアのｘ−ｙ平面の断面は、形状が円形であるまたは丸い。さらに、ビアは典型的に、ビアの頂部での径がビアの底部においてとは異なる。このように、ｘ−ｚ平面のビアの断面は方形または矩形ではない。
【００４２】
示されるような導体構造１００−１の全体的な高さ１３５−１は、導体を形成するのに典型的に用いられるような単一のトレース（たとえばトレース１０５−１）単独の高さ１２０−１を超える。導体構造１００−１の結果的に得られる高さ１３５−１は、単一のトレースの高さ１２０−１の２倍プラスビアセグメント１１５−１の高さを含む。導体構造１００の結果的に得られる断面積は、単一のトレースの表面積よりも増大した表面積を与える。この増大した表面積は、導体構造１００−１が表皮効果を受けにくく、高周波数導体として向上した性能を与えることを意味する。
【００４３】
一般的に、導体構造１００−１は、電気信号がその中を伝播される方向を特徴とすることができる。導体構造１００−１は、ｚ軸に平行な（かつｘ−ｙ平面に垂直な）方向に対して、ｘ−ｙ平面に平行な任意の方向に信号を搬送することができる。このように、導体構造１００−１を用いて、従来のビア技術の場合にそうであるような鉛直方向に信号を伝えるのに対して、導体構造１００−１が含まれる集積回路を製作するのに用いられる層に平行な平面で信号を伝播することができる。
【００４４】
図１−２は、例示的な導体構造１００−２の第２の斜視図である。導体構造１００−２は、ビアセグメント１１５−２の幅（または径）がトレース１０５−２およびトレース１１０−２の幅よりも狭いという例外があるものの、実質的に図１−１および導体構造１００−１を参照して記載されたように実現可能である。このように、トレース１０５−２および１１０−２の各々がビアセグメント１１５−２から「張り出している」といえる。ビアセグメント１１５−２は依然として、トレース１０５−２およびトレース１１０−２の両方と鉛直方向に整列されて、Ｉビーム型アーキテクチャを製作することができる。
【００４５】
１つの局面では、トレース１０５−２および１１０−２と比べてより小さなビアセグメント１１５−２の幅は、特定のプロセス技術の結果であり得る。さらに、ビアセグメント１１５−２のより小さな幅は、たとえばトレース１０５−２および／または１１０−２の幅の割合などの特定の範囲内に維持され得る。たとえば、トレース１０５−２および１１０−２は幅が約６０μｍであり得る一方で、ビアセグメント１１５−２は幅が約４０μｍである。本明細書に開示される特定の幅は図示の目的のみのために与えられており、そのため、本明細書に開示される１つ以上の実施形態の限定として意図されるものではないことを認めるべきである。
【００４６】
図１−３は、例示的な導体構造１００−３の第３の斜視図である。導体構造１００−３は、ビアセグメント１１５−３の幅（または径）がトレース１０５−３およびトレース１１０−３の幅よりも大きいという例外があるものの、実質的に図１−１および導体構造１００−１を参照して記載されたように実現可能である。このように、ビアセグメント１１５−３がトレース１０５−３および１１０−３の各々から「張り出している」といえる。ビアセグメント１１５−３は依然として、トレース１０５−３およびトレース１１０−３の両方と鉛直方向に整列されることができる。
【００４７】
１つの局面では、トレース１０５−３および１１０−３と比べてより大きなビアセグメント１１５−３の幅は、特定のプロセス技術の結果であり得る。さらに、ビアセグメント１１５−３のより大きな幅は、たとえばトレース１０５−３および／または１１０−３の幅の割合などの特定の範囲内に維持され得る。たとえば、トレース１０５−３および１１０−３は幅が約４０μｍであり得る一方で、ビアセグメント１１５−３は幅が約６０μｍである。本明細書に開示される特定の幅は図示の目的のみのために与えられており、そのため、本明細書に開示される１つ以上の実施形態の限定として意図されるものではないことを認めるべきである。
【００４８】
図２は例示的な導体構造２００の第４の斜視図である。導体構造２００は、電気回路の一部としての、ＩＣまたはＰＣＢ内に実現可能な導体の例である。描かれるように、導体構造２００は、トレース（たとえば第１のトレース）２０５、トレース（たとえば第２のトレース）２１０、ならびに複数のビアセグメント２１５、２２０、および２２５を含むことができる集積導体構造である。
【００４９】
導体構造２００は、トレースに関する寸法および構造的局面の観点で、図１の導体構造１００と実質的に同様であり得る。しかしながら、導体構造１００とは異なり、単一の連続的なビアセグメントに対して、複数のビアセグメントが用いられる。１つの局面では、ビアセグメント２１５−２２５の各々は長さが同じまたは実質的に同じであり得る。ｙ方向のビアセグメント２１５−２２５の各々の長さは依然としてｘ方向のビアセグメント２１５−２２５の各々の幅を超えることができる。しかしながら、１つの局面では、ビアセグメント２１５−２２５の形状が直方体であるよりもむしろ、ビアセグメント２１５−２２５は立方体であり得る。ビアセグメント２１５は、２３０で示される距離または間隔だけビアセグメント２２０から離されることができる。同様に、ビアセグメント２２０は、距離または間隔２３０だけビアセグメント２２５から離されることができる。導体構造２００は、さらなるビアセグメントを有して、ｙ方向にトレース２０５および２１０を延ばして所望の長さを達成することによって続くように実現され得ることを認めるべきである。論じるように、導体構造２００は、ｘ−ｙ平面内の任意の方向に続くことができ、たとえばｙ方向などの特定の方向へ続くのは、図示の目的のためのみである。
【００５０】
１つの局面では、導体構造２００が物理的完全性を維持することを確実にするように、ビアセグメント２１５−２２５の各々の長さを限定することができる。たとえば、ビアセグメント２１５−２２５の各々は、約２ミリメートルの長さに限定可能である。たとえば、距離または間隔２３０は約１００μｍであり得る。別の例では、間隔は約１８０μｍ、２００μｍなどであり得る。応じて、導体構造２００は、トレース２０５およびトレース２１０が連続的であるがビアセグメントがそうなっていない集積導体構造を図示する。
【００５１】
ビアセグメントの最大長さは、用いられる特定の電気回路作製技術および電気回路に対する応力効果などに関する他の構造的考慮の関数であることを認めるべきである。そのため、ビアセグメントの長さに対する２ミリメートルの制限およびビアセグメント間の１００μｍの間隔は図示の目的のためのみに設けられ、この明細書内に開示される実施形態の限定として意図されるものではない。
【００５２】
別の局面では、ビアセグメントの連続対同士の間の間隔は同じである必要はない。たとえば、場合によっては、間隔は不規則であり得る。すなわち、第１の対の連続ビアセグメント間の間隔は第２の（次の）連続ビアセグメント対の間隔とは異なり得る。場合によっては、たとえば導体構造２００の損失および／またはインピーダンスなどの所望の電気的性質に応じて間隔を決めることができる。さらに、ビアセグメント中の破損または他の意図しない機械的不連続を回避する間隔という観点で導体構造２００の機械的（たとえば物理的）要件が満たされると仮定すると、ビアセグメント間の間隔を大きくまたは小さくして導体構造２００のインピーダンスを変えることができる。同様に、所望のインピーダンスを達成するために、ビアセグメントの長さを変えることができる。
【００５３】
図３は、例示的な導体構造３００の第５の斜視図である。導体構造３００は、ＩＣまたはＰＣＢ内に実現可能な導体の例である。描かれるように、導体構造３００は、トレース（たとえば第１のトレース）３０５、トレース（たとえば第２のトレース）３１０、ならびに複数のビア３１５、３２０、３２５、および３３０を含むことができる集積導体構造である。
【００５４】
導体構造３００は、トレースに関する寸法および構造的局面の観点で、それぞれ図１および図２の導体構造１００および導体構造２００と実質的に同様であり得る。導体構造１００とは異なり、複数のビアが用いられる。ビアセグメントが用いられる構造２００とは異なり、導体構造３００は、たとえば従来のビアなどのビアを用いてトレース３０５をトレース３１０に結合する。導体構造３００は、２つのトレースを結合する細長いチャネルまたはトレース形状を有効に形成するビアセグメントを製作する能力を有するものに対して、従来のビアの製作を支持する電気回路作製技術を用いて形成可能である。応じて、ビア３１５−３３０の各々は従来のビアとして実現可能である。このように、ビア３１５−３３０の各々は（長軸が短軸よりも大きい）楕円または長円形の円柱を含む円筒または円柱として実現されるように、丸められた端縁を有することができる。
【００５５】
１つの局面では、ビア３１５は、３４０で示される距離または間隔だけビア３２０から離されることができる。ビア３２０は、距離または間隔３４０だけビア３２５から離されることができる。ビア３２５は、距離または間隔３４０だけビア３３０から離されることができる。しかしながら、図２を参照して論じたように、ビアの連続対間の間隔は同じまたは一定である必要がないことを認めるべきである。
【００５６】
また別の実施形態では、ビアとビアセグメントとの組合せを用いる導体構造を実現可能である。たとえば、トレース３０５およびトレース３１０などのトレースを１対のビア素子（たとえば１つのビアと１つのビアセグメント）を用いて結合することができる。このように、導体構造を形成する際に用いられるビア素子は、ビアとビアセグメントとが交互になったものであることができる。さらに、たとえば電気回路内のインピーダンスを制御するのに、そのように望まれれば、ビア／ビアセグメントのパターンを用いることができる。
【００５７】
図４は例示的な構造４００を図示する第１の断面図である。構造４００は、この明細書の図１−図３を参照して説明した導体構造の任意のものを用いて実現される高周波数伝送チャネルの例である。構造４００は、たとえば２つの平行な導電層などの２つの平行な基準平面間に１つ以上の導体構造が位置するストリップ線路型の回路を実現する。この明細書内で用いるように、「基準平面」という文言は接地面または電力面を指すことができる。
【００５８】
示されるように、構造４００は、頂部基準平面４０５、導電層４１０、導電層４１５、および底部基準平面４２０を含む。基準平面４０５および４２０の各々は、導電層から形成されるまたは導電層として実現されることができる。導電層４１０および４１５は、１つ以上のトレースがその中に形成され得るパターニングされた層であり得る。基準平面４０５は絶縁層４２５によって導電層４１０から離され得る。導電層４１０は絶縁層４３０によって導電層４１５から離され得る。最後に、導電層４１５は絶縁層４３５によって基準平面４２０から離され得る。たとえばビアおよび／またはビアセグメントなどのビア素子は、絶縁層４２５、４３０、および／または４３５のうちいずれか１つの中に実現可能である。
【００５９】
特定の導電層を用いて形成される各々のトレースは、トレースがその一部である特定の構造を参照するのに用いられる文字と組合わせて、当該導電層の参照番号によって表わされる。たとえば、導電層４１０から形成されるトレースは、４１０Ａ、４１０Ｂ、４１０Ｃ、および４１０Ｄと標識付けされる。ビア素子は、ビア素子がその一部である特定の構造を表わす文字と組合わせて、その中にビア素子が実現される特定の層に対応する、たとえば４３０などの参照番号で表わされる。参照番号についてのこの基準はこの明細書の残余の図を通して用いられる。
【００６０】
構造４００は導体構造Ｂおよび導体構造Ｃを含む。導体構造Ｂは、トレース４１０Ｂ、トレース４１５Ｂ、およびトレース４１０Ｂと４１０Ｃとの間にこれらと接して位置するビア素子４３０Ｂから形成され得る。導体構造Ｃは、トレース４１０Ｃ、トレース４１５Ｃ、およびトレース４１０Ｃと４１５Ｃとの間にこれらと接して位置するビア素子４３０Ｃから形成され得る。１つの配置では、導体構造ＢおよびＣは差動対を形成することができる。
【００６１】
別の局面では、導体構造ＢおよびＣの各々は、導体構造ＡおよびＤを用いて形成されるファラデー箱内に含まれることができる。たとえば、導体構造ＡおよびＤは、頂部および底部という例外はあるものの、すべての側で導体構造ＢおよびＣを囲む断面に示される連続的な導体構造の２つの側を表わすことができる。このように、導体構造ＡおよびＤは、少なくとも部分的に導体構造ＢおよびＣを包含するまたは囲むように形成される導電「壁」を表わす。図４に描かれる例では、たとえば導体構造ＡおよびＤなどのファラデー箱の壁は、導体構造ＢおよびＣと同じ高さであり、水平方向にこれらと整列される。
【００６２】
図示の目的のため、典型的な絶縁（誘電）層厚み（Ｈ）は約５０μｍであり得る。典型的な導体層（およびしたがってトレース）厚み（Ｈ１）は約１５μｍであり得る。このように、導体構造Ｂは、たとえば、約１５μｍ＋５０μｍ＝６５μｍの高さを有する。トレースの幅（Ｗ）は約４０μｍであり得る。トレース同士の間の間隔（Ｓ）は約８０μｍであり得る。導体Ｂから同一平面上の帰路面（return plane）（ファラデー箱および導体Ａの端縁）までの間隔（Ｓ１）は約８０μｍであり得る。このように、導体構造Ｂの断面幅（たとえば周）は約６５μｍ×２＋４０μｍ×２＝２１０μｍである。
【００６３】
比較として、従来のトレース（たとえばトレース４１０Ｂ単独）の断面幅（周）は、約４０μｍ×２＋１５μｍ×２＝１１０μｍである。より幅の広いトレースが用いられる層スキップ（skip-layer）技術などの他の技術は、トレース幅を約４０μｍから７０μｍに増大させる。応じて、層スキップ技術を用いると、トレースの断面幅は依然として約７０μｍ×２＋１５μｍ×２＝１７０μｍである。応じて、導体構造ＢおよびＣはたとえば、増大した表面積を与え（これにより表皮効果を低減し）、さらに、たとえば向上したチャネルピッチなどの向上したトレース密度を与える。
【００６４】
幅、高さ、および間隔の寸法は例示の目的のために与えられ、この明細書内に開示される１つ以上の実施形態の限定として意図されるものではないことを認めるべきである。寸法は、片端接地導体の、および／または、たとえば１００オームなどの差動対の、所望のインピーダンス目標に達するようにモデリングおよび特徴付けを通して較正されるか、またはそれ以外のやり方で調節されることができる。さらに、用いられる誘電材料について以上の例では約３．２〜３．４であると仮定された誘電率の変更を通じて寸法を変えることができる。
【００６５】
別の実施形態では、構造４００は、片端接地伝送チャネルとして実現可能である。たとえば、単一の導体構造（すなわちＢまたはＣ）のみが導体構造ＡとＤとの間に含まれるように、導体構造Ｂまたは導体構造Ｃのいずれかを除去することができる。単一の導体構造中では、導体構造をファラデー箱の壁同士の間の真ん中に置くことができる。
【００６６】
図１を参照して論じたように、導体構造Ａ、Ｂ、Ｃ、およびＤは、複数のパターニングされた金属層を建てることによって形成することができる。導体構造Ａ、Ｂ、Ｃ、およびＤが一旦形成されると、絶縁層４３０および４２５を加えるまたは充填することができる。このように、従来の技術は、既に基礎上に位置する絶縁層中に開口を製作して、金属が開口の中に流入して、トレースをその中に実現すべき金属層を形成する際にビアを製作できるようにする一方で、絶縁層４３０および４２５は、導体構造Ａ、Ｂ、Ｃ、およびＤの形成後に構築されて導体構造Ａ、Ｂ、Ｃ、およびＤを囲む。
【００６７】
図５は、例示的な構造５００を図示する第２の断面図である。構造５００は、この明細書の図１−図３を参照して説明した導体構造のうち任意のものを用いて実現される高周波数伝送チャネルの例である。構造５００は、２つの平行な基準平面間に１つ以上の導体構造が位置するストリップ線路型の回路を実現する。
【００６８】
示されるように、構造５００は、頂部基準平面５０５、導電層５１０、導電層５１５、および底部基準平面５２０を含む。基準平面５０５および５２０の各々は、導電層から形成されるまたは導電層として実現されることができる。導電層５１０および５１５は、１つ以上のトレースがその中に形成され得るパターニングされた層であり得る。基準平面５０５は絶縁層５２５によって導電層５１０から離され得る。導電層５１０は絶縁層５３０によって導電層５１５から離され得る。最後に、導電層５１５は絶縁層５３５によって基準平面５２０から離され得る。たとえばビアおよび／またはビアセグメントなどのビア素子は、絶縁層５２５、５３０、および／または５３５のうちいずれか１つの中に実現可能である。
【００６９】
構造５００は導体構造Ｂおよび導体構造Ｃを含む。導体構造Ｂは、トレース５１０Ｂ、トレース５１５Ｂ、およびトレース５１０Ｂと５１０Ｃとの間にこれらと接して位置するビア素子５３０Ｂから形成され得る。導体構造Ｃは、トレース５１０Ｃ、トレース５１５Ｃ、およびトレース５１０Ｃと５１５Ｃとの間にこれらと接して位置するビア素子５３０Ｃから形成され得る。１つの配置では、導体構造ＢおよびＣは差動対を形成することができる。
【００７０】
示されるように、導体構造Ｂおよび導体構造Ｃの各々は、導体構造ＡおよびＤを用いて形成されるファラデー箱内に含まれる。導体構造Ａは、ビア素子５２５Ａ、５３０Ａ、および５３５Ａ、ならびにトレース５１０Ａおよび５１５Ａから形成され得る。導体構造Ｄは、ビア素子５２５Ｄ、５３０Ｄ、および５３５Ｄ、ならびにトレース５１０Ｄおよび５１５Ｄから形成され得る。導体構造ＡおよびＤは各々が、基準平面５０５から基準平面５２０へのたとえば壁などの連続構造を形成することができ、かつ導体構造ＡおよびＤの各々が基準平面５０５と５２０との両方と結合することを認めるべきである。たとえば、導体構造ＡおよびＤは、頂部および底部という例外はあるものの、すべての側で導体構造ＢおよびＣを囲む断面で示される連続的な導体構造の２つの側を表わすことができる。このように、導体構造ＡおよびＤは、少なくとも部分的に導体構造ＢおよびＣを包含するまたは囲むように形成される導電「壁」を表わす。図５に描かれる例では、導体構造ＡおよびＤは、導体構造ＢおよびＣの高さを超える高さを有する。示されるように、導体構造ＡおよびＤの各々は、導体構造ＢおよびＣよりもより高くおよびより低く延在する。
【００７１】
別の実施形態では、構造５００は、片端接地伝送チャネルとして実現可能である。たとえば、単一の導体構造（すなわちＢまたはＣ）のみが導体構造ＡおよびＤ内に含まれるように、導体構造Ｂまたは導体構造Ｃのいずれかを除去することができる。単一の導体構造の場合、導体構造をファラデー箱の壁同士の間の真ん中に置くことができる。
【００７２】
図６は、例示的な構造６００を図示する第３の断面図である。構造６００は、この明細書の図１−図３を参照して説明した導体構造のうち任意のものを用いて実現される高周波数伝送チャネルの例である。構造６００は、２つの平行な基準平面間に各々それぞれの回路の１つ以上の導体構造が位置する複数のストリップ線路型の回路を実現する。
【００７３】
示されるように、構造６００は、頂部基準平面６０５、導電層６１０、導電層６１５、および底部基準平面６２０を含む。基準平面６０５および６２０の各々を導電層から形成することができる。導電層６１０および６１５は、１つ以上のトレースがその中に形成され得るパターニングされた層であり得る。基準平面６０５は絶縁層６２５によって導電層６１０から離され得る。導電層６１０は絶縁層６３０によって導電層６１５から離され得る。最後に、導電層６１５は絶縁層６３５によって基準平面６２０から離され得る。たとえばビアおよび／またはビアセグメントなどのビア素子は、絶縁層６２５、６３０、および／または６３５のうちいずれか１つの中に実現可能である。
【００７４】
構造６００は、たとえば差動対などの３つの導体構造対を含む。第１の対は導体構造Ｂおよび導体構造Ｃを含む。導体構造Ｂは、トレース６１０Ｂ、トレース６１５Ｂ、およびトレース６１０Ｂと６１５Ｂとの間にこれらと接して位置するビア素子６３０Ｂから形成され得る。導体構造Ｃは、トレース６１０Ｃ、トレース６１５Ｃ、およびトレース６１０Ｃと６１５Ｃとの間にこれらと接して位置するビア素子６３０Ｃから形成され得る。
【００７５】
第２の対は導体構造Ｅおよび導体構造Ｆを含む。導体構造Ｅは、トレース６１０Ｅ、トレース６１５Ｅ、およびトレース６１０Ｅと６１５Ｅとの間にこれらと接して位置するビア素子６３０Ｅから形成され得る。導体構造Ｆは、トレース６１０Ｆ、トレース６１５Ｆ、およびトレース６１０Ｆと６１５Ｆとの間にこれらと接して位置するビア素子６３０Ｆから形成され得る。
【００７６】
第３の対は導体構造Ｈおよび導体構造Ｉを含む。導体構造Ｈは、トレース６１０Ｈ、トレース６１５Ｈ、およびトレース６１０Ｈと６１５Ｈとの間にこれらと接して位置するビア素子６３０Ｈから形成され得る。導体構造Ｉは、トレース６１０Ｉ、トレース６１５Ｉ、およびトレース６１０Ｉと６１５Ｉとの間にこれらと接して位置するビア素子６３０Ｉから形成され得る。
【００７７】
導体構造ＢおよびＣは、導体構造ＡおよびＤを用いて形成されるファラデー箱内に含まれる。導体構造Ａは、ビア素子６２５Ａ、６３０Ａ、および６３５Ａ、ならびにトレース６１０Ａおよび６１５Ａから形成され得る。導体構造Ｄは、ビア素子６２５Ｄ、６３０Ｄ、および６３５Ｄ、ならびにトレース６１０Ｄおよび６１５Ｄから形成され得る。導体構造ＡおよびＤは各々が、基準平面６０５から基準平面６２０へのたとえば壁などの連続構造を形成することができ、かつ導体構造ＡおよびＤの各々が基準平面６０５と６２０との両方と結合することを認めるべきである。
【００７８】
導体構造ＥおよびＦは、導体構造ＤおよびＧを用いて形成される別のファラデー箱内に含まれる。導体構造Ｇは、ビア素子６２５Ｇ、６３０Ｇ、および６３５Ｇ、ならびにトレース６１０Ｇおよび６１５Ｇから形成され得る。図示されるように、導体構造Ｄは、導体構造ＢおよびＣを包含するファラデー箱に、かつ導体構造ＥおよびＦを包含するファラデー箱にも組入れられる。導体構造Ｇは、基準平面６０５から基準平面６２０へのたとえば壁などの連続構造を形成することができ、かつ導体構造Ｇは基準平面６０５と６２０との両方と結合することを認めるべきである。
【００７９】
導体構造ＨおよびＩは、導体構造ＧおよびＪを用いて形成される別のファラデー箱内に含まれる。導体構造Ｊは、ビア素子６２５Ｊ、６３０Ｊ、および６３５Ｊ、ならびにトレース６１０Ｊおよび６１５Ｊから形成され得る。導体構造Ｊは、基準平面６０５から基準平面６２０へのたとえば壁などの連続構造を形成することができ、かつ導体構造Ｊは基準平面６０５と６２０との両方と結合することを認めるべきである。図示されるように、導体構造Ｇは、導体構造ＥおよびＦを包含するファラデー箱に、かつ導体構造ＨおよびＩを包含するファラデー箱にも組入れられる。
【００８０】
別の実施形態では、構造６００は、一連の片端接地伝送チャネルとして実現可能である。たとえば、単一の導体構造（すなわちＢまたはＣ）のみが導体構造ＡとＤとの間に位置するように、導体構造Ｂまたは導体構造Ｃのいずれかを除去することができる。同様に、単一の導体構造（すなわちＥまたはＦ）のみが導体構造ＤとＧとの間に含まれるように、導体構造Ｅまたは導体構造Ｆのいずれかを除去することができる。最後に、単一の導体構造（すなわちＨまたはＩ）のみが導体構造ＧとＪとの間に含まれるように、導体構造Ｈまたは導体構造Ｉのいずれかを除去することができる。
【００８１】
図６は、高い伝送チャネル実装密度を支持する例示的な回路構造を図示する。良好なチャネルからチャネルへの分離を保ちつつ伝送チャネルのより高い実装密度を達成するために、図６は、ストリップ線路構成を実現する伝送チャネルがチャネルピッチ３×Ｗ＋２×Ｓ１＋Ｓを達成する構成を図示する。図４について以前注記した例示的な寸法を用いると、約３６０μｍ（３×４０μｍ＋２×８０μｍ＋８０μｍ）のチャネルピッチを達成することができる。
【００８２】
図７は、例示的な構造７００を図示する第４の断面図である。構造７００は、この明細書の図１−図３を参照して説明した導体構造のうち任意のものを用いて実現される高周波数伝送チャネルの例である。構造７００は、基準平面が１つ以上の導体構造の下方に実現されるが、基準平面が１つ以上の導体構造の上方には実現されない（たとえばすぐ上方にではない）マイクロストリップ型の回路を実現する。
【００８３】
示されるように、構造７００は、導電層７０５、導電層７１０、基準平面７１５、および基準平面７２０を含む。導電層７０５および７１０は、１つ以上のトレースがその中に形成され得るパターニングされた層であり得る。基準平面７１５および７２０の各々は、導電層から形成されることができる。導電層７０５は、絶縁層７２５によって導電層７１０から離され得る。導電層７１０は絶縁層７３０によって基準平面７１５から離され得る。最後に、基準平面７１５は絶縁層７３５によって基準平面７２０から離され得る。たとえばビアおよび／またはビアセグメントなどのビア素子は、絶縁層７２５、７３０、および／または７３５のうちいずれか１つに実現可能である。
【００８４】
構造７００は導体構造Ｂおよび導体構造Ｃを含む。導体構造Ｂは、トレース７０５Ｂ、トレース７１０Ｂ、およびトレース７０５Ｂと７１０Ｂとの間にこれらと接して位置するビア素子７２５Ｂから形成され得る。導体構造Ｃは、トレース７０５Ｃ、トレース７１０Ｃ、およびトレース７０５Ｃと７１０Ｃとの間にこれらと接して位置するビア素子７２５Ｃから形成され得る。１つの配置では、導体構造ＢおよびＣは差動対を形成することができる。
【００８５】
示されるように、導体構造ＢおよびＣの各々は、導体構造ＡおよびＤを用いて形成されるファラデー箱内に含まれる。導体構造Ａは、ビア素子７２５Ａおよび７３０Ａ、ならびにトレース７０５Ａおよび７１０Ａから形成され得る。導体構造Ｄは、ビア素子７２５Ｄおよび７３０Ｄ、ならびにトレース７０５Ｄおよび７１０Ｄから形成され得る。導体構造ＡおよびＤは各々が、導電層７０５から基準平面７１５へのたとえば壁などの連続構造を形成することができ、かつ導体構造ＡおよびＤの各々が導電層７０５と基準平面７１５との両方と結合することを認めるべきである。図７に描かれる例では、導体構造ＡおよびＤなどのファラデー箱の壁は、導体構造ＢおよびＣの高さを超える高さを有する。示されるように、導体構造ＡおよびＤの各々の頂部は導体構造ＢおよびＣの頂部と整列される。導体構造ＡおよびＤの各々の底部は導体構造ＢおよびＣよりも低く延在する。
【００８６】
別の実施形態では、構造７００は、片端接地伝送チャネルとして実現可能である。たとえば、単一の導体構造（すなわちＢまたはＣ）のみが導体構造ＡとＤとの間に位置するように、導体構造Ｂまたは導体構造Ｃのいずれかを除去することができる。単一の導体アーキテクチャ中では、単一の導体をファラデー箱の壁同士の間の真ん中に置くことができる。
【００８７】
図８は、例示的な構造８００を図示する第５の断面図である。構造８００は、この明細書の図１−図３を参照して説明した導体構造のうち任意のものを用いて実現される高周波数伝送チャネルの例である。構造８００は、基準平面が各々それぞれの回路の１つ以上の導体構造の下方に存在するが、基準平面が１つ以上の導体の上方には位置決めされない（たとえばすぐ上方ではない）複数のマイクロストリップ型回路を実現する。
【００８８】
示されるように、構造８００は、導電層８０５、導電層８１０、基準平面８１５、および基準平面８２０を含む。導電層８０５および８１０は、１つ以上のトレースがその中に形成され得るパターニングされた層であり得る。基準平面８１５および８２０の各々は導電層から形成されることができる。導電層８０５は、絶縁層８２５によって導電層８１０から離され得る。導電層８１０は絶縁層８３０によって基準平面８１５から離され得る。最後に、基準平面８１５は絶縁層８３５によって基準平面８２０から離され得る。たとえばビアおよび／またはビアセグメントなどのビア素子は、絶縁層８２５、８３０、および／または８３５のうちいずれか１つに実現可能である。
【００８９】
構造８００は、たとえば差動対などの３つの導体構造対を含む。第１の対は導体構造Ｂおよび導体構造Ｃを含む。導体構造Ｂは、トレース８０５Ｂ、トレース８１０Ｂ、およびトレース８０５Ｂと８１０Ｂとの間にこれらと接して位置するビア素子８２５Ｂから形成され得る。導体構造Ｃは、トレース８０５Ｃ、トレース８１０Ｃ、およびトレース８０５Ｃと８１０Ｃとの間にこれらと接して位置するビア素子８２５Ｃから形成され得る。
【００９０】
第２の対は導体構造Ｅおよび導体構造Ｆを含む。導体構造Ｅは、トレース８０５Ｅ、トレース８１０Ｅ、およびトレース８０５Ｅと８１０Ｅとの間にこれらと接して位置するビア素子８２５Ｅから形成され得る。導体構造Ｆは、トレース８０５Ｆ、トレース８１０Ｆ、およびトレース８０５Ｆと８１０Ｆとの間にこれらと接して位置するビア素子８２５Ｆから形成され得る。
【００９１】
第３の対は導体構造Ｈおよび導体構造Ｉを含む。導体構造Ｈは、トレース８０５Ｈ、トレース８１０Ｈ、およびトレース８０５Ｈと８１０Ｈとの間にこれらと接して位置するビア素子８２５Ｈから形成され得る。導体構造Ｉは、トレース８０５Ｉ、トレース８１０Ｉ、およびトレース８０５Ｉと８１０Ｉとの間にこれらと接して位置するビア素子８２５Ｉから形成され得る。
【００９２】
導体構造ＢおよびＣは、導体構造ＡおよびＤを用いて形成されるファラデー箱内に含まれる。導体構造Ａは、ビア素子８２５Ａおよび８３０Ａ、ならびにトレース８０５Ａおよび８１０Ａから形成され得る。導体構造Ｄは、ビア素子８２５Ｄおよび８３０Ｄ、ならびにトレース８０５Ｄおよび８１０Ｄから形成され得る。導体構造ＡおよびＤは各々が、導電層８０５から基準平面８１５へのたとえば壁などの連続構造を形成することができ、かつ導体構造ＡおよびＤの各々が導電層８０５と基準平面８１５との両方と結合することを認めるべきである。
【００９３】
導体構造ＥおよびＦは、導体構造ＤおよびＧを用いて形成される別のファラデー箱内に含まれる。導体構造Ｇは、ビア素子８２５Ｇおよび８３０Ｇ、ならびにトレース８０５Ｇおよび８１０Ｇから形成され得る。導体構造Ｇは、導電層８０５から基準平面８１５へのたとえば壁などの連続構造を形成することができ、かつ導体構造Ｇは導電層８０５と基準平面８１５との両方と結合することを認めるべきである。図示されるように、導体構造Ｄは、導体構造ＢおよびＣを包含するファラデー箱に、かつ導体構造ＥおよびＦを包含するファラデー箱にも組入れられる。
【００９４】
導体構造ＨおよびＩは、導体構造ＧおよびＪを用いて形成される別のファラデー箱内に含まれる。導体構造Ｊは、ビア素子８２５Ｊおよび８３０Ｊ、ならびにトレース８０５Ｊおよび８１０Ｊから形成され得る。導体構造Ｊは、導電層８０５から基準平面８１５へのたとえば壁などの連続構造を形成することができ、かつ導体構造Ｊは導電層８０５と基準平面８１５との両方と結合することを認めるべきである。図示されるように、導体構造Ｇは、導体構造ＥおよびＦを包含するファラデー箱に、かつ導体構造ＨおよびＩを包含するファラデー箱にも組入れられる。
【００９５】
別の実施形態では、構造８００は、一連の片端接地伝送チャネルとして実現可能である。たとえば、単一の導体構造（すなわちＢまたはＣ）のみが導体構造ＡとＤとの間に位置するように、導体構造Ｂまたは導体構造Ｃのいずれかを除去することができる。同様に、単一の導体構造（すなわちＥまたはＦ）のみが導体構造ＤとＧとの間に位置するように、導体構造Ｅまたは導体構造Ｆのいずれかを除去することができる。最後に、単一の導体構造（すなわちＨまたはＩ）のみが導体構造ＧとＪとの間に位置するように、導体構造Ｈまたは導体構造Ｉのいずれかを除去することができる。単一の導体構造アーキテクチャでは、単一の導体をファラデー箱の壁同士の間の真ん中に置くことができることを認めるべきである。
【００９６】
図８は、高い伝送チャネル実装密度を支持する実施形態を図示する。良好なチャネルからチャネルへの分離を保ちつつ伝送チャネルのより高い実装密度を達成するために、図８は、マイクロストリップ回路構成を実現する伝送チャネルがチャネルピッチ３×Ｗ＋２×Ｓ１＋Ｓを達成する構成を図示する。図４について以前注記した例示的な寸法を用いると、約３６０μｍ（３×４０μｍ＋２×８０μｍ＋８０μｍ）のチャネルピッチを達成することができる。
【００９７】
図２−図８を参照して図示していないが、図１−２および図１−３を参照して図示したように、トレースがビア素子から張り出すまたはビア素子がトレースから張り出すように導体構造を実現することができることを認めるべきである。技術の制約により、たとえばいずれかの場合の張出しが好ましくない場合、ビア素子を導体構造の部分から省略して、ファラデー箱を形成する側壁の実現のために保持することができる。しかしながら、典型的には、ビア素子は、たとえば伝送チャネルの始まりおよび終端の点など、伝送チャネルの始点／起点および終点に保持される。さらに、ＩＣ内の場所から伝送チャネルへ結合する信号を容易にするには、上側の層から伝送チャネル（または導体構造）へ接続するのに用いられる余分のビア素子が伝送チャネルの始まりの点において典型的に必要である。同様に、信号がＩＣのパッケージからパッケージピンへ結合できるようにするには、伝送チャネル（または導体構造）を終点のパッケージピン層に接続する余分のビア素子が必要である。
【００９８】
この明細書内に開示される１つ以上の実施形態は、誘電損、挿入損、表皮効果などからのいずれであっても、低減された損失という点で高周波数用途のための向上した性能を与える導体構造を記載する。導体構造は、向上したＤＣ性能を与え、マイクロストリップ型回路および／またはストリップ線路型回路などの高周波数伝送チャネルに用いられることができる。
【００９９】
説明の目的のため、本明細書に開示されるさまざまな発明の概念の完全な理解を与えるために具体的な術語を述べた。しかしながら、本明細書で用いられる用語法は、特定の実施形態のみを記載する目的のためであり、限定的になることを意図するものではない。たとえば、「１つの実施形態」、「実施形態」、または同様の表現に対するこの明細書を通じての参照は、実施形態と関連して記載される特定的な特徴、構造、または特性がこの明細書内に開示される少なくとも１つの実施形態に含まれることを意味する。このように、この明細書を通じての「１つの実施形態では」、「実施形態では」という文言、または同様の表現の出現は、すべて同じ実施形態を指すことがあるが、必ずしもそうであるわけではない。
【０１００】
本明細書で用いるような「ａ」および「ａｎ」という用語は１つ以上として規定される。本明細書で用いるような「複数の」という用語は２つ以上として規定される。本明細書で用いるような「別の」という用語は少なくとも第２以上として規定される。本明細書で用いるような「結合される」という用語は、他に示されなければ、介在する要素全くなしに直接にであっても、または１つ以上の介在する要素を伴なって間接的にであっても、接続されると規定される。２つの要素は、機械的に、電気的に結合される、または、通信チャネル、通路、ネットワーク、もしくはシステムを通して通信するようにつながれることもできる。
【０１０１】
本明細書で用いるような「および／または」という用語は、関連する列挙される項目のうち１つ以上のありとあらゆる可能な組合せを指し、かつこれを包含する。この明細書中で用いられる際、「含む」および／または「含んでいる」という用語は、述べられる特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、１つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはその群の存在または追加を排除するものではないことがさらに理解される。第１、第２などの用語は本明細書中でさまざまな要素を記載するのに用いられ得るが、明示的に順序付けが述べられなければまたは文脈が要件としていなければ、これらの要素は１つの要素を別の要素から区別するためにのみ用いられるのであるから、これらの要素がこれらの用語によって限定されてはならないことも理解される。
【０１０２】
この明細書内に開示される例示的な電気回路構造は、その必須の属性から逸脱することなく他の形態で具体化可能である。応じて、本発明の範囲を示すものとしては、以上の明細書よりもむしろ以下の請求項を参照すべきである。
【図１−１】
2015516684.tif 000003
【図１−２】
2015516684.tif 000004
【図１−３】
2015516684.tif 000005
【図２】
2015516684.tif 000006
【図３】
2015516684.tif 000007
【図４】
2015516684.tif 000008
【図５】
2015516684.tif 000009
【図６】
2015516684.tif 000010
【図７】
2015516684.tif 000011
【図８】
2015516684.tif 000012
【手続補正書】
【提出日】平成26年5月1日(2014.5.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気回路構造であって、
第１の導電層を用いて形成される第１のトレースと、
第２の導電層を用いて形成される第２のトレースとを備え、
前記第１のトレースは前記第２のトレースと鉛直方向に整列され、さらに
前記第１の導電層と前記第２の導電層との間の第３の導電層中に導電材料から形成される複数のビアセグメントと、
前記第１のトレースおよび前記第２のトレースの下に位置する第１の基準平面と、
前記第１の基準平面の下に位置して、表面、同一平面導波路を形成する第２の基準平面とを備え、
前記複数のビアセグメント間の間隔は所望のインピーダンスを達成するように決定され、
前記複数のビアセグメントは、前記第１のトレースと前記第２のトレースとを接触させて、前記第１の導電層に平行な方向に電気信号を伝えるように構成される第１の導体構造を形成する、電気回路構造。
【請求項２】
前記複数のビアセグメントは前記第１のトレースおよび前記第２のトレースと鉛直方向に整列される、請求項１に記載の電気回路構造。
【請求項３】
前記複数のビアセグメントのビアセグメントは、前記第１のトレースおよび前記第２のトレースに垂直な方向よりも、前記第１のトレースおよび前記第２のトレースに平行な方向に長い、請求項１または２に記載の電気回路構造。
【請求項４】
前記複数のビアセグメントの各々のビアセグメントは丸められた端縁を有する、請求項１から３のいずれかに記載の電気回路構造。
【請求項５】
前記第１の導電層を用いて形成される第３のトレースと、
前記第２の導電層を用いて形成される第４のトレースとをさらに備え、
前記第３のトレースは前記第４のトレースと鉛直方向に整列され、さらに
前記第１の導電層と前記第２の導電層との間の前記第３の導電層中に導電材料から形成されるビア素子を備え、
前記ビア素子は、前記第３のトレースと前記第４のトレースとを接触させて、第２の導体構造を形成する、請求項１から４のいずれかに記載の電気回路構造。
【請求項６】
前記第１の導体構造および前記第２の導体構造は差動対を形成する、請求項５に記載の電気回路構造。
【請求項７】
電気回路構造を形成する方法であって、
第１の導電層を用いて第１のトレースを形成することと、
前記第１の導電層の上方に、第２の導電層中の導電材料の複数のビアセグメントを形成することと、
第３の導電層を用いて、前記第２の導電層の上方に第２のトレースを形成することと、
前記第１のトレースの下に位置する第１の基準平面を形成することと、
前記第１の基準平面の下に位置して、表面、同一平面導波路を形成する第２の基準平面を形成することとを備え、
前記第１のトレースは前記第２のトレースと鉛直方向に整列され、
前記複数のビアセグメントは、前記第１のトレースと前記第２のトレースとを接触させて、前記第１の導電層に平行な方向に電気信号を伝えるように構成される導体構造を形成し、前記複数のビアセグメント間の間隔は所望のインピーダンスを達成するように決定される、方法。
【請求項８】
前記複数のビアセグメントのビアセグメントは、前記第１のトレースおよび前記第２のトレースに垂直な方向よりも、前記第１のトレースおよび前記第２のトレースに平行な方向に長い、請求項７に記載の方法。
【手続補正書】
【提出日】平成26年10月23日(2014.10.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気回路構造であって、
第１の導電層を用いて形成される第１のトレースと、
第２の導電層を用いて形成される第２のトレースとを備え、
前記第１のトレースは前記第２のトレースと鉛直方向に整列され、さらに
前記第１の導電層と前記第２の導電層との間の第３の導電層中に導電材料から形成される複数のビアセグメントと、
前記第１のトレースおよび前記第２のトレースの下に位置する第１の基準平面と、
前記第１のトレースおよび前記第２のトレースの第１の側上の第１の導体構造とを備え、前記第１の導体構造は、前記第１の導電層から前記第１の基準平面に延在し、さらに
前記第１のトレースおよび前記第２のトレースの第２の側上の第２の導体構造を備え、前記第２の導体構造は、前記第１の導電層から前記第１の基準平面に延在し、
前記複数のビアセグメント間の間隔は所望のインピーダンスを達成するように決定され、
前記複数のビアセグメントは、前記第１のトレースと前記第２のトレースとを接触させて、前記第１の導電層に平行な方向に電気信号を伝えるように構成される第３の導体構造を形成し、
前記第３の導体構造のすぐ上方には基準平面が位置決めされない、電気回路構造。
【請求項２】
前記複数のビアセグメントは前記第１のトレースおよび前記第２のトレースと鉛直方向に整列される、請求項１に記載の電気回路構造。
【請求項３】
前記複数のビアセグメントのビアセグメントは、前記第１のトレースおよび前記第２のトレースに垂直な方向よりも、前記第１のトレースおよび前記第２のトレースに平行な方向に長い、請求項１または２に記載の電気回路構造。
【請求項４】
前記複数のビアセグメントの各々のビアセグメントは丸められた端縁を有する、請求項１から３のいずれかに記載の電気回路構造。
【請求項５】
前記第１の導電層を用いて形成される第３のトレースと、
前記第２の導電層を用いて形成される第４のトレースとをさらに備え、
前記第３のトレースは前記第４のトレースと鉛直方向に整列され、さらに
前記第１の導電層と前記第２の導電層との間の前記第３の導電層中に導電材料から形成されるビア素子を備え、
前記ビア素子は、前記第３のトレースと前記第４のトレースとを接触させて、第４の導体構造を形成する、請求項１から４のいずれかに記載の電気回路構造。
【請求項６】
前記第３の導体構造および前記第４の導体構造は差動対を形成する、請求項５に記載の電気回路構造。
【請求項７】
電気回路構造を形成する方法であって、
第１の導電層を用いて第１のトレースを形成することと、
前記第１の導電層の上方に、第２の導電層中の導電材料の複数のビアセグメントを形成することと、
第３の導電層を用いて、前記第２の導電層の上方に第２のトレースを形成することと、
前記第１のトレースの下に位置する第１の基準平面を形成することと、
前記第１のトレースおよび前記第２のトレースの第１の側上に第１の導体構造を形成することとを備え、前記第１の導体構造は、前記第１の導電層から前記第１の基準平面に延在し、さらに
前記第１のトレースおよび前記第２のトレースの第２の側上に第２の導体構造を形成することを備え、前記第２の導体構造は、前記第１の導電層から前記第１の基準平面に延在し、
前記第１のトレースは前記第２のトレースと鉛直方向に整列され、
前記複数のビアセグメントは、前記第１のトレースと前記第２のトレースとを接触させて、前記第１の導電層に平行な方向に電気信号を伝えるように構成される第３の導体構造を形成し、前記複数のビアセグメント間の間隔は所望のインピーダンスを達成するように決定され、
前記第３の導体構造のすぐ上方には基準平面が位置決めされない、方法。
【請求項８】
前記複数のビアセグメントのビアセグメントは、前記第１のトレースおよび前記第２のトレースに垂直な方向よりも、前記第１のトレースおよび前記第２のトレースに平行な方向に長い、請求項７に記載の方法。
【請求項９】
前記第１の基準平面の下に位置決めされる第２の基準平面をさらに備える、請求項１に記載の電気回路構造。
【請求項１０】
前記第１の導体構造は第１のビア素子から形成され、前記第２の導体構造は第２のビア素子から形成される、請求項１に記載の電気回路構造。
【請求項１１】
前記第１の導体構造は連続構造であり、前記第２の導体構造は連続構造である、請求項１に記載の電気回路構造。
【請求項１２】
前記第１の基準平面の下に第２の基準平面を形成することをさらに備える、、請求項７に記載の方法。
【請求項１３】
前記第１の導体構造を形成することは第１のビア素子を有する導体構造を形成することを備え、前記第２の導体構造を形成することは第２のビア素子を有する導体構造を形成することを備える、請求項７に記載の方法。
【手続補正書】
【提出日】平成26年11月11日(2014.11.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気回路構造であって、
第１の導電層を用いて形成される第１のトレースと、
第２の導電層を用いて形成される第２のトレースとを備え、
前記第１のトレースは前記第２のトレースと鉛直方向に整列され、さらに
前記第１の導電層と前記第２の導電層との間の第３の導電層中に導電材料から形成される複数のビアセグメントと、
前記第１のトレースおよび前記第２のトレースの下に位置する第１の基準平面と、
前記第１のトレースおよび前記第２のトレースの第１の側上の第１の導体構造とを備え、前記第１の導体構造は、前記第１の導電層から前記第１の基準平面に延在し、さらに
前記第１のトレースおよび前記第２のトレースの第２の側上の第２の導体構造を備え、前記第２の導体構造は、前記第１の導電層から前記第１の基準平面に延在し、
前記複数のビアセグメント間の間隔は所望のインピーダンスを達成するように決定され、
前記複数のビアセグメントは、前記第１のトレースと前記第２のトレースとを接触させて、前記第１の導電層に平行な方向に電気信号を伝えるように構成される第３の導体構造を形成し、
前記第３の導体構造のすぐ上方には基準平面が位置決めされない、電気回路構造。
【請求項２】
前記複数のビアセグメントは前記第１のトレースおよび前記第２のトレースと鉛直方向に整列される、請求項１に記載の電気回路構造。
【請求項３】
前記複数のビアセグメントのビアセグメントは、前記第１のトレースおよび前記第２のトレースに垂直な方向よりも、前記第１のトレースおよび前記第２のトレースに平行な方向に長い、請求項１または２に記載の電気回路構造。
【請求項４】
前記複数のビアセグメントの各々のビアセグメントは丸められた端縁を有する、請求項１から３のいずれかに記載の電気回路構造。
【請求項５】
前記第１の導電層を用いて形成される第３のトレースと、
前記第２の導電層を用いて形成される第４のトレースとをさらに備え、
前記第３のトレースは前記第４のトレースと鉛直方向に整列され、さらに
前記第１の導電層と前記第２の導電層との間の前記第３の導電層中に導電材料から形成されるビア素子を備え、
前記ビア素子は、前記第３のトレースと前記第４のトレースとを接触させて、第４の導体構造を形成する、請求項１から４のいずれかに記載の電気回路構造。
【請求項６】
前記第３の導体構造および前記第４の導体構造は差動対を形成する、請求項５に記載の電気回路構造。
【請求項７】
電気回路構造を形成する方法であって、
第１の導電層を用いて第１のトレースを形成することと、
前記第１の導電層の上方に、第２の導電層中の導電材料の複数のビアセグメントを形成することと、
第３の導電層を用いて、前記第２の導電層の上方に第２のトレースを形成することと、
前記第１のトレースの下に位置する第１の基準平面を形成することと、
前記第１のトレースおよび前記第２のトレースの第１の側上に第１の導体構造を形成することとを備え、前記第１の導体構造は、前記第１の導電層から前記第１の基準平面に延在し、さらに
前記第１のトレースおよび前記第２のトレースの第２の側上に第２の導体構造を形成することを備え、前記第２の導体構造は、前記第１の導電層から前記第１の基準平面に延在し、
前記第１のトレースは前記第２のトレースと鉛直方向に整列され、
前記複数のビアセグメントは、前記第１のトレースと前記第２のトレースとを接触させて、前記第１の導電層に平行な方向に電気信号を伝えるように構成される第３の導体構造を形成し、前記複数のビアセグメント間の間隔は所望のインピーダンスを達成するように決定され、
前記第３の導体構造のすぐ上方には基準平面が位置決めされない、方法。
【請求項８】
前記複数のビアセグメントのビアセグメントは、前記第１のトレースおよび前記第２のトレースに垂直な方向よりも、前記第１のトレースおよび前記第２のトレースに平行な方向に長い、請求項７に記載の方法。
【請求項９】
前記第１の基準平面の下に位置決めされる第２の基準平面をさらに備える、請求項１に記載の電気回路構造。
【請求項１０】
前記第１の導体構造は第１のビア素子から形成され、前記第２の導体構造は第２のビア素子から形成される、請求項１に記載の電気回路構造。
【請求項１１】
前記第１の導体構造は連続構造であり、前記第２の導体構造は連続構造である、請求項１に記載の電気回路構造。
【請求項１２】
前記第１の基準平面の下に第２の基準平面を形成することをさらに備える、、請求項７に記載の方法。
【請求項１３】
前記第１の導体構造を形成することは第１のビア素子を有する導体構造を形成することを備え、前記第２の導体構造を形成することは第２のビア素子を有する導体構造を形成することを備える、請求項７に記載の方法。
【請求項１４】
前記第１の導体構造を形成することは第１の連続構造を形成することを備え、前記第２の導体構造を形成することは第２の連続構造を形成することを備える、請求項７に記載の方法。
【国際調査報告】
2015516684.tif 000013
2015516684.tif 000014