(57)【要約】【課題】ノイズ発生源となるマイクロストリップラインを省略して品質を高めた電子回路ユニットを提供すること。【解決手段】表層１ａと内層１ｃと裏層１ｂとを有する多層基板１上（表層１ａ）に実装されたＩＣ２が、表層１ａと内層１ｃ間を貫通する第１のビアホール３と、内層１ｃに設けられたスパイラル形状の導電パターンからなるインダクタ５と、内層１ｃと裏層１ｂ間を貫通する第２のビアホール４とを介して外部回路１０に接続されており、裏層１ｂにはグラウンドパターン６が形成されている。この電子回路ユニットは、インダクタ５の誘導成分と、インダクタ５とグラウンドパターン６間の容量成分とによって、ローパスフィルタの機能を持たせているため、チップインダクタやチップコンデンサを省略でき、多層基板１上にマイクロストリップラインを形成する必要がない。【選択図】      図２
2005011844.tif 000002
【特許請求の範囲】
【請求項１】
多層基板上に実装されたＩＣと、前記多層基板の内層に設けられた導電パターンからなるインダクタと、前記ＩＣの端子の近傍に設けられて該端子と前記インダクタとに接続されたビアホールと、前記多層基板の前記内層とは異なる層に設けられて前記インダクタとの間に容量成分を生ぜしめるグラウンドパターンとを備え、前記ＩＣを前記ビアホールおよび前記インダクタを介して外部回路に接続したことを特徴とする電子回路ユニット。
【請求項２】
請求項１の記載において、前記インダクタがスパイラル形状の導電パターンからなることを特徴とする電子回路ユニット。
【請求項３】
請求項１または２の記載において、前記インダクタの誘導成分と前記容量成分とによってローパスフィルタの機能を持たせたことを特徴とする電子回路ユニット。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣを実装して該ＩＣを外部回路と接続するために高周波信号の信号線路を設けた電子回路ユニットに係り、特に、該信号線路中にローパスフィルタを介在させる無線通信機器等に組み込んで好適な電子回路ユニットに関する。
【０００２】
【従来の技術】
従来より、この種の電子回路ユニットとしては、マイクロストリップラインが形成されたプリント基板上にＩＣとチップコンデンサ等のチップ部品とを実装し、これらＩＣおよびチップ部品をビアホールを介して該プリント基板の裏面で外部回路に接続するという構成のものが広く知られている（例えば、特許文献１参照）。一例として、ＩＣと外部回路間の信号線路中にローパスフィルタが介設されている電子回路ユニットの従来技術について説明すると、このものは、プリント基板上に実装したチップコンデンサやチップインダクタによってローパスフィルタが構成され、このローパスフィルタが第１のマイクロストリップラインを介してプリント基板上のＩＣの端子と接続されていると共に、このローパスフィルタが第２のマイクロストリップラインを介してビアホールの一端と接続されている。そして、このビアホールの他端が、グラウンドパターンが形成されているプリント基板の裏面で外部回路に接続されている。
【０００３】
したがって、ＩＣの出力端子が第１のマイクロストリップラインと接続されている場合には、ＩＣから出力された高周波信号が第１のマイクロストリップラインを経てローパスフィルタへ送られ、このローパスフィルタによって高調波などのノイズ成分が除去された信号が第２のマイクロストリップラインおよびビアホールを経て外部回路へ入力されるようになっている。また、ＩＣの入力端子が第１のマイクロストリップラインと接続されている場合には、外部回路から出力された高周波信号がビアホールおよび第２のマイクロストリップラインを経てローパスフィルタへ送られ、このローパスフィルタによって高調波などのノイズ成分が除去された信号が第１のマイクロストリップラインを経てＩＣへ入力されるようになっている。
【０００４】
【特許文献１】
特開平８−７９０１４号公報（第３−５頁、図３）
【０００５】
【発明が解決しようとする課題】
上述した従来の電子回路ユニットでは、プリント基板上に実装されるチップコンデンサやチップインダクタ等のチップ部品をＩＣやビアホールと接続するために、該プリント基板上に第１および第２のマイクロストリップラインをパターニングしておかねばならないが、これらマイクロストリップラインは不要輻射等のノイズ発生源になりやすいという問題があった。
【０００６】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、ノイズ発生源となるマイクロストリップラインを省略して品質を高めた電子回路ユニットを提供することにある。
【０００７】
【課題を解決するための手段】
上述した目的を達成するため、本発明の電子回路ユニットは、多層基板上に実装されたＩＣと、前記多層基板の内層に設けられたスパイラル形状等の導電パターンからなるインダクタと、前記ＩＣの端子（出力端子または入力端子）の近傍に設けられて該端子と前記インダクタとに接続されたビアホールと、前記多層基板の前記内層とは異なる層に設けられて前記インダクタとの間に容量成分を生ぜしめるグラウンドパターンとを備え、前記ＩＣを前記ビアホールおよび前記インダクタを介して外部回路に接続する構成にした。
【０００８】
このように構成された電子回路ユニットでは、ＩＣと外部回路間の信号線路中に必要な誘導成分（インダクタンス）や容量成分（キャパシタンス）、例えばローパスフィルタとして機能させるために必要な誘導成分や容量成分を、多層基板の内層に設けられた導電パターンからなるインダクタの誘導成分や、該インダクタとグラウンドパターン間の容量成分によって得ることができるので、ＩＣと外部回路間の信号線路中にチップインダクタやチップコンデンサが不要な構成が可能となる。そのため、多層基板上にマイクロストリップラインを形成しなくてもＩＣの端子を外部回路と接続することができ、マイクロストリップラインに起因する不要輻射等のノイズを大幅に低減することができる。
【０００９】
また、このように構成される電子回路ユニットでは、不要となるチップインダクタやチップコンデンサ用の実装スペースを省略できることから、平面的な大きさが縮小できて小型化が促進しやすくなる。
【００１０】
【発明の実施の形態】
以下、発明の実施の形態について図面を参照して説明すると、図１は本発明の実施形態例に係る電子回路ユニットの断面構造説明図、図２は該電子回路ユニットの模式図である。
【００１１】
図１，２に示す電子回路ユニットでは、表層１ａと裏層１ｂと内層１ｃとを有する多層基板１上（表層１ａ）に実装したＩＣ２が、ビアホール３，４や導電パターンからなるインダクタ５を介して外部回路１０に接続されている。表層１ａと内層１ｃとの間を貫通している第１のビアホール３は、ＩＣ２の出力端子２ａのほぼ真下に位置して該出力端子２ａに接続されている。インダクタ５は内層１ｃに形成されたスパイラル形状の導電パターンからなり、所定の誘導成分（インダクタンス）を持つようにスパイラルコイルのパターン長やパターン幅が設定されている。このインダクタ５の一端は第１のビアホール３の真下に位置して該ビアホール３の下端に接続されており、インダクタ５の他端は内層１ｃと裏層１ｂとの間を貫通している第２のビアホール４の真上に位置して該ビアホール４の上端に接続されている。第２のビアホール４の下端は多層基板１の裏層１ｂにおいて外部回路１０と接続される接続部４ａとなっており、この裏層１ｂには接続部４ａを除く広い領域にグラウンドパターン６が形成されている。これにより、インダクタ５とグラウンドパターン６とが容量結合され、両者５，６間に所定の容量成分（キャパシタンス）が付与されている。そして、本実施形態例に係る電子回路ユニットでは、インダクタ５の誘導成分と、インダクタ５とグラウンドパターン６間の容量成分とによって、ローパスフィルタの機能を持たせている。
【００１２】
このように構成された電子回路ユニットにおいて、ＩＣ２の出力端子２ａから出力された高周波信号は、第１のビアホール３とインダクタ５および第２のビアホール４を経て外部回路１０へ入力されるが、この信号線路はローパスフィルタを含む回路と等価であり、そのフィルタ機能によって高調波などのノイズ成分を除去することができる。そして、この電子回路ユニットでは、ローパスフィルタとして機能させるために必要な誘導成分や容量成分が、多層基板１の内層１ｃに設けられた導電パターンからなるインダクタ５の誘導成分や、インダクタ５とグラウンドパターン６間の容量成分によって得られるように設計してあるので、ＩＣ２と外部回路１０間の信号線路中にチップインダクタやチップコンデンサが不要な構成が実現されている。その結果、多層基板１上にマイクロストリップラインを形成することなくＩＣ２の出力端子２ａを外部回路１０と接続することができ、マイクロストリップラインに起因する不要輻射等のノイズが大幅に低減できる。しかも、不要となるチップインダクタやチップコンデンサ用の実装スペースを省略できることから、この電子回路ユニットは平面的な大きさが縮小できて小型化が促進しやすくなっている。
【００１３】
なお、ＩＣ２の入力端子を第１のビアホール３の上端と接続し、外部回路１０から出力された高周波信号が第２のビアホール４とインダクタ５および第１のビアホール３を経てＩＣ２へ入力されるように構成した電子回路ユニットの場合も、上述した実施形態例と同等の効果が得られることは言うまでもない。
【００１４】
図３は本発明の他の実施形態例に係る電子回路ユニットの模式図であり、図２と対応する部分には同一符号を付してある。
【００１５】
図３に示す電子回路ユニットでは、表層１１ａと裏層１１ｂとの間に上下２層の内層１１ｃ，１１ｄを有する多層基板１１を採用して、内層１１ｃ，１１ｄにそれぞれスパイラル形状の導電パターンからなるインダクタ５，７を形成し、両インダクタ５，７を直列に接続することによってスパイラルコイルのパターン長を増大させている。ＩＣ２が実装されている多層基板１１上（表層１１ａ）には、インダクタ５と対向する広い領域にグラウンドパターン８が形成されている。表層１１ａと内層１１ｃとの間を貫通している第１のビアホール３は、ＩＣ２の出力端子２ａのほぼ真下に位置して該出力端子２ａに接続されている。内層１１ｃに形成されたインダクタ５の一端は第１のビアホール３の真下に位置して該ビアホール３の下端に接続されており、インダクタ５の他端は内層１１ｃと内層１１ｄとの間を貫通している第３のビアホール９の真上に位置して該ビアホール９の上端に接続されている。第３のビアホール９の下端はその真下に位置するインダクタ７の一端に接続されており、このインダクタ７の他端は内層１１ｄと裏層１１ｂとの間を貫通している第２のビアホール４の真上に位置して該ビアホール４の上端に接続されている。そして、第２のビアホール４の下端が多層基板１１の裏層１１ｂにおいて外部回路１０と接続される接続部４ａとなっており、この裏層１１ｂの接続部４ａを除く広い領域にグラウンドパターン６が形成されている。
【００１６】
かかる構成において、内層１１ｃに形成されたインダクタ５は第１の誘導成分を有すると共に、このインダクタ５とグラウンドパターン８とが容量結合されているため、両者５，８間には第１の容量成分が付与されている。また、内層１１ｄに形成されたインダクタ７は第２の誘導成分を有すると共に、このインダクタ７とグラウンドパターン６とが容量結合されているため、両者７，６間には第２の容量成分が付与されている。そして、本実施形態例に係る電子回路ユニットでは、これら第１および第２の誘導成分と第１および第２の容量成分とによって、ローパスフィルタの機能を持たせている。
【００１７】
したがって、図３に示す電子回路ユニットにおいては、ＩＣ２の出力端子２ａから出力された高周波信号が第１のビアホール３、インダクタ５、第３のビアホール９、インダクタ７および第２のビアホール４を経て外部回路１０へ入力され、この信号線路中に介在するローパスフィルタのフィルタ機能によって高調波などのノイズ成分を除去することができる。そして、この電子回路ユニットの場合も前述した実施形態例と同様に、多層基板１１上にマイクロストリップラインを形成することなくＩＣ２の出力端子２ａを外部回路１０と接続することができ、マイクロストリップラインに起因する不要輻射等のノイズが大幅に低減できると共に、不要となるチップインダクタやチップコンデンサ用の実装スペースを省略できるため、平面的な大きさが縮小できて小型化が促進しやすくなっている。
【００１８】
なお、表層１１ａにグラウンドパターンを形成する十分なスペースが確保できない場合には、例えば、内層１１ｃ，１１ｄ間に設けた別の内層にグラウンドパターンを形成してもよい。
【００１９】
また、ＩＣ２の入力端子を第１のビアホール３の上端と接続して、外部回路１０から出力された高周波信号が第２のビアホール４、インダクタ７、第３のビアホール９、インダクタ５および第１のビアホール３を経てＩＣ２へ入力されるように構成した電子回路ユニットの場合も、上述した実施形態例と同等の効果が得られることは言うまでもない。
【００２０】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【００２１】
ＩＣと外部回路間の信号線路中に必要な誘導成分や容量成分が、多層基板の内層に設けられた導電パターンからなるインダクタの誘導成分や、該インダクタとグラウンドパターン間の容量成分によって得られる電子回路ユニットなので、チップインダクタやチップコンデンサを省略できて多層基板上にマイクロストリップラインが不要な構成が実現でき、よってマイクロストリップラインに起因する不要輻射等のノイズが大幅に低減できて品質が向上する。また、不要となるチップインダクタやチップコンデンサ用の実装スペースを省略できることから、平面的な大きさが縮小できて小型化が促進しやすくなる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係る電子回路ユニットの断面構造説明図である。
【図２】該電子回路ユニットの模式図である。
【図３】本発明の他の実施形態例に係る電子回路ユニットの模式図である。
【符号の説明】
１，１１  多層基板
２  ＩＣ
２ａ  出力端子
３，４，９  ビアホール
５，７  インダクタ
６，８  グラウンドパターン
１０  外部回路
１ａ，１１ａ  表層
１ｂ，１１ｂ  裏層
１ｃ，１１ｃ，１１ｄ  内層
【図１】
2005011844.tif 000003
【図２】
2005011844.tif 000004
【図３】
2005011844.tif 000005