(57)【要約】【課題】過度応答を向上させ、負荷変動による出力電圧の変動を極力抑えることができる電源回路を提供する。【解決手段】帰還ラインＬ２と接地間に接続され常時シンク電流を発生させ前記シンク電流によってＦＥＴ３へのゲート電圧を所定値まで持ち上げる定電流源６と、帰還ラインＬ２と接地間に接続されＦＥＴ３をオフさせる信号と同期してオンするＦＥＴ７とを備えた。負荷が無負荷あるいは軽負荷から重負荷に移行した時、その前にＦＥＴ３のゲート電圧が所定値まで持ち上げられているので、ＦＥＴ３が素早く応答でき、また、負荷５が重負荷から無負荷あるいは軽負荷に移行した時、出力電圧の跳ね上がりがあっても、出力電圧を抑え、所定の電圧に極力速く戻すことができる。【選択図】      図１
2005011280.tif 000002
【特許請求の範囲】
【請求項１】
帰還電圧と基準電圧との差分に応じた電圧を出力する差動増幅器と、この差動増幅器の出力電圧を制御電圧として入力し前記制御電圧に応じた電流を出力する出力電流制御素子と、この出力電流制御素子からの出力電流を負荷に供給するための出力ラインと、この出力ラインに接続され前記出力ラインの電圧を前記帰還電圧として前記差動増幅器に帰還させる帰還ラインとを備えた電源回路であって、前記帰還ラインと接地間に接続され常時シンク電流を発生させ前記シンク電流によって前記出力電流制御素子への前記制御電圧を所定値まで持ち上げるシンク電流発生手段を設けたことを特徴とする電源回路。
【請求項２】
前記シンク電流発生手段としては定電流源を用いることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記帰還ラインと接地間に接続され前記出力電流制御素子をオフさせる信号と同期してオンするスイッチング素子を設けたことを特徴とする請求項１に記載の電源回路。
【請求項４】
前記出力ラインと接地間にコンデンサが接続されている構成の場合、前記スイッチング素子がオンした時に少なくとも前記コンデンサの電荷を抜き取ることを特徴とする請求項３に記載の電源装置。
【請求項５】
前記スイッチング素子としてはｎチャンネルＦＥＴを用いることを特徴とする請求項３または請求項４に記載の電源装置。
【請求項６】
前記出力電流制御素子としてはｎチャンネルＦＥＴを用いることを特徴とする請求項１に記載の電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷に所定の電圧を供給する電源回路に関し、特に、負荷変動による出力電圧の変動を抑える機能を有する電源回路に関する。
【０００２】
【従来の技術】
図４は従来の電源回路に含まれるｎチャンネルＦＥＴドライバの回路図である。このｎチャンネルＦＥＴドライバにおいて、差動増幅器１の非反転入力端子（＋端子）にはラインＬ３を介して基準電圧源２の正極側が接続され、差動増幅器１の反転入力端子（−端子）には帰還ラインＬ２が接続されている。基準電圧源２の負極側は接地されている。また、差動増幅器１の出力端子にはラインＬ４を介して出力用のｎチャンネルＦＥＴ３（以下単にＦＥＴ３という）のゲートが接続されている。
【０００３】
ＦＥＴ３のドレインはラインＬ６を介して第１の電源Ｅ１に接続され、ＦＥＴ３のソースは出力ラインＬ１に接続されている。また、差動増幅器１の反転入力端子（−端子）に接続された帰還ラインＬ２は、出力ラインＬ１と接続され、この出力ラインＬ１には、コンデンサ４の一端および負荷５の一端が接続されている。また、コンデンサ４の他端および負荷５の他端は接地されている。
【０００４】
差動増幅器１は、基準電圧源２から非反転入力端子（＋端子）に供給される基準電圧Ｖｒｅｆ  と、反転入力端子（−端子）に供給される帰還ラインＬ２からの帰還電圧Ｖｂとの差分を相互コンダクタンス（またはゲイン）Ｇｍで定まる電圧／電流変換効率で電流に変換し、この電流をラインＬ４を介してＦＥＴ３のゲートに供給するものである。この差動増幅器１は、電源供給ラインＬ７を介して第２の電源Ｅ２に接続され、接地ラインＬ８を介して接地されている。
【０００５】
次に上記のように構成されたｎチャンネルＦＥＴドライバの動作について説明する。
【０００６】
差動増幅器１は、基準電圧源２からラインＬ３を介して非反転入力端子（＋端子）に供給される基準電圧Ｖｒｅｆと、帰還ラインＬ２を介して反転入力端子（−端子）に供給される帰還電圧Ｖｂとの差分電圧を相互コンダクタンスＧｍに応じた変換効率で電圧／電流変換を行い、出力電流をラインＬ４を介してＦＥＴ３のゲートに供給する。これにより、ＦＥＴ３はゲート電流に応じたソース電流を出力ラインＬ１に流し、このソース電流による電圧が負荷５に供給されると共に帰還電圧Ｖｂとして帰還ラインＬ２に生じる。
【０００７】
ここで、例えば負荷５が重負荷から無負荷へ移行したとすると、図５（ａ）に示すように、無負荷の期間Ｔ１では出力電流（負荷電流）Ｉｏ  は零になり、期間Ｔ１の経過後に再び負荷５が重負荷に戻ると、出力電流Ｉｏ  は重負荷時のレベルになる。このような出力電流Ｉｏ  の変化に応じて出力電圧（負荷電圧）Ｖｏ  は、図５（ｂ）に示すように変化し、ＦＥＴ３へのゲート電圧Ｖｇ  は、図５（ｃ）に示すように変化する。
【０００８】
出力ラインＬ１の出力電流Ｉｏ（負荷５の電流Ｉｏ）が図５（ａ）に示すように変化し、これに応じて、  出力電圧Ｖｏ  が例えば、図５（ｂ）に示すように変化し、ゲート電圧Ｖｇ  が図５（ｃ）に示すように変化するのは、次のような動作によるものである。
【０００９】
負荷５が重負荷から無負荷になり、出力電流Ｉｏが零となった後、出力電圧Ｖｏは過度現象により時点ｔ１から上昇していき、時点ｔ１２で出力電圧Ｖｏ  が電圧Ｖ２だけ高くなり、時点ｔ８で所定の電圧に戻る。差動増幅器１からＦＥＴ３のゲートに与えられるゲート電圧Ｖｇ  は、時点ｔ１０から時点ｔ３までＬレベルに張り付き、ＦＥＴ３はオフのままとなる。
【００１０】
即ち、負荷５が重負荷から無負荷になり、図５に示すように、出力電流Ｉｏ  が時点ｔ１で零になるが、時点ｔ１以降、出力電圧Ｖｏ  は過度現象により電圧Ｖ２だけ持ち上げられる。その電圧Ｖ２は比較的高く、また時点ｔ１から時点ｔ１２までの期間、および時点ｔ１から時点ｔ８の期間も長くなっている。
【００１１】
次に時点ｔ３で、負荷５が無負荷から重負荷になったとすると、負荷５に出力電流Ｉｏ  が流れ、出力電圧Ｖｏ  は、過度現象により、時点ｔ３から降下していき時点ｔ１３で電圧がＶ２’下がり、この後、上昇していき時点ｔ９で所定の電圧に戻る。その電圧Ｖ２’は、幅が大きく、時点ｔ３から時点ｔ１３までの期間および時点ｔ３から時点ｔ９までの期間は比較的長いものになっている。
【００１２】
【特許文献１】
特開平８−１９０４３７号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、このような構成の従来の電源回路においては、重負荷から無負荷あるいは軽負荷へ移行した時、出力電圧が持ち上がってしまった状態から元の出力電圧の設定値まで戻るまで、負荷５に並列接続されたコンデンサ４の容量値が大きい程時間が多くかかってしまい、そのため、出力電圧の変動値が大きくなって出力電圧を速く安定化させるための過度応答が低下する。
【００１４】
また、その過度応答のタイミングで無負荷あるいは軽負荷から重負荷へ移行すれば、ＦＥＴ３のゲート電圧は低い電圧からの反応になってしまうため、ゲート電圧に応じたＦＥＴ３の動作が遅れ、負荷５の立ち上がりに対しても過度応答は低下してしまう。このように過度応答が低下した結果、このような構成の従来の電源回路では、負荷変動周波数が低い場合には問題ないが、負荷変動周波数が高い場合にはＦＥＴ３の動作が追従できないので、出力電圧を速く安定させることができない。
【００１５】
また、その他の従来の電源回路では、負荷変動による出力電圧の変動を抑えるために出力帰還抵抗のインピーダンス成分などを低くして無負荷状態においても例えば数ｍＡ程度の電流を差動増幅器に引いて対策をしているものがあるが、前記出力帰還抵抗を用いているため、この場合も、重負荷から軽負荷（無負荷）へ移行した際、出力電圧が持ち上がってしまった状態から元の出力電圧の設定値まで戻るまで、負荷に並列接続されたコンデンサの容量値が大きい程時間が多くかかっていまい、そのため、出力電圧の変動値が大きくなって出力電圧を速く安定化させるための過度応答が低下することになる。
【００１６】
なお、特許文献１に記載の半導体装置および電源電圧発生回路では、出力電流制御素子としてはｐチャンネルＦＥＴが用いられており、ｐチャンネルＦＥＴへの入力電圧を高い目に設定しなければならないので、出力効率が劣り、また比較回路の出力信号の振幅を抑制するための２つの抵抗素子により、無駄な消費電力が生じるという欠点がある。
【００１７】
本発明は、上記のような課題を解決するためになされたもので、過度応答を向上させて、負荷変動による出力電圧の変動を極力抑えることができ、また、無駄な消費電力の削減も図れる電源回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、帰還電圧と基準電圧との差分に応じた電圧を出力する差動増幅器と、この差動増幅器の出力電圧を制御電圧として入力し前記制御電圧に応じた電流を出力する出力電流制御素子と、この出力電流制御素子からの出力電流を負荷に供給するための出力ラインと、この出力ラインに接続され前記出力ラインの電圧を前記帰還電圧として前記差動増幅器に帰還させる帰還ラインと、前記出力ラインと接地間に接続されたコンデンサとを備えた電源回路であって、前記帰還ラインと接地間に接続され常時シンク電流を発生させ前記シンク電流によって前記出力電流制御素子への前記制御電圧を所定値まで持ち上げるシンク電流発生手段を設けたことを特徴とする電源回路を提供する。
【００１９】
この構成の電源回路においては、前記シンク電流発生手段から常時シンク電流を発生させることにより、前記出力電流制御素子の制御電圧が所定値まで持ち上げられ、負荷が無負荷あるいは軽負荷から重負荷に移行した時に前記出力電流制御素子が素早く応答できるようにしている。即ち、負荷が無負荷あるいは軽負荷から重負荷に移行した時、出力電圧は過度現象により瞬間的に下がるが、前記シンク電流発生手段からのシンク電流によって前記出力電流制御素子の制御電圧が所定値まで持ち上げられているので、前記出力電流制御素子が素早く応答でき、これにより、負荷変動による出力電圧の変動を極力抑え、過度応答の特性の向上を図っている。
【００２０】
また、負荷が重負荷から無負荷あるいは軽負荷に移行した時、出力電圧の持ち上がりがあっても、前記シンク電流により、出力電圧を所定の電圧に極力速く戻すことができ、これにより、負荷変動による出力電圧の変動を極力抑え、過度応答の特性の向上を図っている。
【００２１】
また、本発明では、前記シンク電流発生手段としては定電流源を用いるので、一定のシンク電流が得られ、前記出力電流制御素子の制御電圧を所定値に精度良く持ち上げることが可能になる。
【００２２】
また、本発明では、前記帰還ラインと接地間に接続され前記出力電流制御素子をオフさせる信号と同期してオンするスイッチング素子を設けたので、負荷が重負荷から無負荷あるいは軽負荷に移行した時、過度現象により出力電圧が持ち上がった時に、前記スイッチング手段は前記出力ラインと接地間の容量成分から素早く電荷を抜き取るので、負荷変動による出力電圧の変動を更に抑え、更に過度応答の特性の向上を図っている。
【００２３】
また、本発明では、前記出力ラインと接地間にコンデンサが接続されている構成の場合、前記スイッチング素子がオンした時に少なくとも前記コンデンサの電荷を抜き取るので、負荷が重負荷から無負荷あるいは軽負荷に移行した時、過度現象により出力電圧が持ち上がった時に、前記出力ラインと接地間の少なくとも前記コンデンサから素早く電荷が抜き取られ、これにより、負荷変動による出力電圧の変動が更に抑えられ、更に過度応答の特性が向上する。
【００２４】
また、本発明では、前記スイッチング素子としてはｎチャンネルＦＥＴを用いるので、入力電圧が低い場合でも前記ＦＥＴは動作可能であり、消費電力も少なく、動作効率が高くなる。
【００２５】
また、本発明では、前記出力電流制御素子としてはｎチャンネルＦＥＴを用いるので、入力電圧が低い場合でも前記ＦＥＴは動作可能であり、出力電圧を効率良く負荷に供給することができ、消費電力の削減を図ることができる。
【００２６】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の一実施形態に係る電源回路に含まれるｎチャンネルＦＥＴドライバの回路図である。このｎチャンネルＦＥＴドライバにおいて、差動増幅器１の非反転入力端子（＋端子）にはラインＬ３を介して基準電圧源２の正極側が接続され、差動増幅器１の反転入力端子（−端子）には帰還ラインＬ２が接続されている。基準電圧源２の負極側は接地されている。また、差動増幅器１の出力端子にはラインＬ４を介して出力用のｎチャンネルＦＥＴ３（以下単にＦＥＴ３という）のゲートが接続されている。
【００２７】
ＦＥＴ３のドレインは、ラインＬ６を介して第１の電源Ｅ１に接続され、ＦＥＴ３のソースは、出力ラインＬ１に接続されている。差動増幅器１の反転入力端子（−端子）に接続された帰還ラインＬ２には、定電流源６の一端およびスイッチング用のｎチャンネルＦＥＴ７（以下単にＦＥＴ７という）のドレインが接続されている。帰還ラインＬ２は出力ラインＬ１と接続され、この出力ラインＬ１には、コンデンサ４の一端および負荷５の一端が接続されている。ＦＥＴ７のソース、定電流源６の他端、コンデンサ４の他端、および負荷５の他端は接地されている。
【００２８】
差動増幅器１において、電源Ｅ２の電圧を供給する電源供給ラインＬ７と接地ラインＬ８間にはｐチャンネルＦＥＴ１１（以下単にＦＥＴ１１という）とｎチャンネルＦＥＴ１２（以下単にＦＥＴ１２という）とが直列接続されている。ＦＥＴ１１のソースは電源供給ラインＬ７に接続され、ＦＥＴ１１のドレインはＦＥＴ１２のドレインに接続されている。ＦＥＴ１２のソースは接地ラインＬ８を介して接地されている。ＦＥＴ１１のゲートとＦＥＴ１２のゲートは接続され、ラインＬ５を介してＦＥＴ７のゲートに接続されている。
【００２９】
差動増幅器１は、基準電圧源２から非反転入力端子（＋端子）に供給される基準電圧源２からの基準電圧Ｖｒｅｆ  と、反転入力端子（−端子）に供給される帰還ラインＬ２からの帰還電圧Ｖｂとの差分を相互コンダクタンス（またはゲイン）Ｇｍで定まる電圧／電流変換効率で電流に変換し、この電流をラインＬ４を介してＦＥＴ３のゲートに供給するものである。
【００３０】
次に上記のように構成されたｎチャンネルＦＥＴドライバの動作について説明する。
【００３１】
差動増幅器１は、基準電圧源２からラインＬ３を介して非反転入力端子（＋端子）に供給される基準電圧Ｖｒｅｆ    と、帰還ラインＬ２を介して反転入力端子（−端子）に供給される帰還電圧Ｖｂとの差分電圧を相互コンダクタンスＧｍに応じた変換効率で電圧／電流変換を行い、出力電流をラインＬ４を介してＦＥＴ３のゲートに供給する。これにより、ＦＥＴ３はゲート電流に応じたソース電流を出力ラインＬ１に流し、このソース電流による電圧が負荷５に供給されると共に帰還電圧Ｖｂとして帰還ラインＬ２に生じる。
【００３２】
ここで、例えば負荷５が重負荷から無負荷へ移行したとすると、図２（ａ）に示すように、無負荷の期間Ｔ１では出力電流（負荷電流）Ｉｏ  は零になり、期間Ｔ１の経過後に再び負荷５が重負荷に戻ると、出力電流Ｉｏ  は重負荷時のレベルになる。このような出力電流Ｉｏ  の変化に応じて出力電圧（負荷電圧）Ｖｏ  は、図２（ｂ）に示すように変化し、ＦＥＴ３へのゲート電圧Ｖｇ  は、図２（ｃ）に示すように変化する。
【００３３】
出力ラインＬ１の出力電流Ｉｏ（負荷５の電流Ｉｏ）が図２（ａ）に示すように変化し、これに応じて  出力電圧Ｖｏが例えば図２（ｂ）に示すように変化し、ゲート電圧Ｖｇ  が図２（ｃ）に示すように変化するのは、次のような動作によるものである。
【００３４】
負荷５が重負荷から無負荷になり、出力電流Ｉｏが零となった後、出力電圧Ｖｏが過度現象により上昇していき、差動増幅器１は、図２（ｂ）に示すように時点ｔ１から時点ｔ２との間（期間Ｔ２）で出力電圧Ｖｏ  が電圧Ｖ１だけ高くなった時点ｔ７でＬレベル信号を出力する。これにより、ＦＥＴ３のゲートには前記Ｌレベル信号が入力され、ＦＥＴ３はオフする。また、この時、前記Ｌレベル信号に同期したＨレベル信号がラインＬ５からＦＥＴ７のゲートに入力され、これによりＦＥＴ７はオンし、負荷変動に対する応答を改善している。
【００３５】
負荷５が重負荷から無負荷に移行すると、電源Ｅ１からＦＥＴ３を介して定電流源６に流れるシンク電流により、出力電圧Ｖｏ  を所定の電圧に速く戻すことができると共に、ＦＥＴ３をオフさせる信号（前記Ｌレベル信号）と同期してＦＥＴ７をオンし、これによりコンデンサ４から素早く電荷を抜き、出力電圧Ｖｏ  の持ち上がりを抑え、負荷変動に対する出力電圧Ｖｏ  の変動を更に抑え、更に過度応答の特性を向上させている。
【００３６】
即ち、負荷５が重負荷から無負荷になり、図２に示すように、出力電流Ｉｏ  が時点ｔ１で零になるが、出力電圧Ｖｏ  は過度現象により時点ｔ１から時点ｔ２の期間Ｔ２内の時点ｔ７で電圧Ｖ１だけ持ち上げられる。その電圧Ｖ１は従来に比べ低く、また、時点ｔ１から時点ｔ７までの期間、および時点ｔ１から時点ｔ２までの期間Ｔ２は短くなっており、出力電圧Ｖｏ  の過度応答が改善されたものになっている。また、ＦＥＴ３へのゲート電圧Ｖｇ  は、定電流源６から発生するシンク電流により、時点ｔ５から時点ｔ３で示すように持ち上げられ、次の負荷５の変動（無負荷から重負荷への移行）への応答速度を速くしている。
【００３７】
次に時点ｔ３で、負荷５が無負荷から重負荷になったとすると、負荷５に出力電流Ｉｏ  が流れ、出力電圧Ｖｏ  は、過度現象により、時点ｔ３から降下していき時点ｔ４で電圧がＶ１’下がり、この後、上昇していき時点ｔ６で所定の電圧に戻る。その電圧Ｖ１’は、低く、時点ｔ３から時点ｔ４までの期間、および時点ｔ３から時点ｔ６までの期間Ｔ３は従来に比べ短くなっており、出力電圧Ｖｏ  の過度応答が改善されたものになっている。
【００３８】
即ち、時点ｔ３で、負荷５が無負荷から重負荷になったとすると、その前の段階でＬレベルに落ちきったＦＥＴ３のゲート電圧Ｖｇ  を定電流源６によるシンク電流によってある程度持ち上げ、このゲート電圧Ｖｇ  をある程度持ち上げた状態から急に負荷５が重負荷になった時に差動増幅器１を応答させてゲート電圧Ｖｇ  をＨレベルにする時に、時点ｔ３から時点ｔ４までの移動距離が従来に比べ短くなり、出力電圧Ｖｏ  が電圧Ｖ１’だけ落ち込んだ時点ｔ４で、ＦＥＴ３は電源Ｅ１の電圧を確保し、時点ｔ６以降において負荷５間に所定の電圧を供給する。
【００３９】
図３は本発明の一実施形態に係る電源回路に含まれるｎチャンネルＦＥＴドライバにおいてシンク電流が有る場合と無い場合との違いを説明するための出力電流と出力電圧とゲート電圧との関係を示す信号波形図である。
【００４０】
図３において、図２に示す構成要素に対応するものには同一の符号を付している。図３（ｂ）において、時点ｔ１から時点ｔ２までの期間にあり変動電圧がＶ１である出力電圧Ｖｏ  は、シンク電流が有る場合の電圧波形を示す。時点ｔ１から時点ｔ８までの期間にあり変動電圧がＶ２である出力電圧Ｖｏ  は、シンク電流が無い場合の電圧波形を示す。これらの電圧波形で示すように、Ｖ１＜Ｖ２であり、ここでは重負荷から軽負荷に変化した時の過度応答が改善されていることが分かる。また、時点ｔ３から時点ｔ６までの期間にあり変動電圧がＶ１’である出力電圧Ｖｏ  は、シンク電流が有る場合の電圧波形を示す。時点ｔ３から時点ｔ９までの期間にあり変動電圧がＶ２’である出力電圧Ｖｏ  は、シンク電流が無い場合の電圧波形を示す。これらの電圧波形で示すように、Ｖ１’＜Ｖ２’であり、ここでは無負荷から重負荷に変化した時の過度応答が改善されていることが分かる。
【００４１】
図３（ｃ）において、ｍ１はシンク電流が有る場合の時点ｔ３からのゲート電圧Ｖｇ  の立ち上がりを示すラインであり、ｍ２はシンク電流が無い場合の時点ｔ３からのゲート電圧Ｖｇ  の立ち上がりを示すラインである。即ち、シンク電流が有る場合には、ゲート電圧Ｖｇ  が時点ｔ５以降シンク電流により持ち上がり、時点ｔ３でラインｍ１で示すように立ち上がり、時点ｔ６でゲート電圧Ｖｇ  が所定値に達する。一方、シンク電流が無い場合には、ゲート電圧Ｖｇ  は時点ｔ１０から時点ｔ３までの間はＬレベルのままで、時点ｔ３でラインｍ２で示すように立ち上がり、時点ｔ１１でゲート電圧Ｖｇ  が所定値に達する。
【００４２】
この図３（ｃ）から分かるように、シンク電流が有る場合はゲート電圧Ｖｇ  が所定値に達するまでの時間は、シンク電流が無い場合に比べ、早く達することができ、これにより、ＦＥＴ３の応答が速くなり、出力電圧Ｖｏ  を速く所定の電圧に戻すことができる。
【００４３】
以上説明した実施形態によれば、負荷５が無負荷から重負荷に移行した時は、その前の無負荷時において、定電流源６によるシンク電流によって出力用ｎチャンネルＦＥＴ３のゲート電圧がある程度持ち上げられているので、そのＦＥＴ３は素早く応答することができ、これにより、負荷変動による出力電圧の変動を極力抑え、過度応答の特性の向上を図ることができる。
【００４４】
また、負荷５が重負荷から無負荷に移行した時は、スイッチング用ｎチャンネルＦＥＴ７のオン動作によりコンデンサ４の電荷が抜き取られるので、出力電圧の持ち上がりを抑えることができ、また、前記シンク電流により出力電圧を所定の電圧に速く戻すことができ、これにより、負荷変動による出力電圧の変動を更に抑え、更に過度応答の特性の向上を図ることができる。
【００４５】
したがって、この実施形態では、定電流源６およびスイッチング用ｎチャンネルＦＥＴ７を備えているので、負荷５が無負荷から重負荷に移行した時、および重負荷から無負荷に移行した時に発生する出力電圧の変動を極力抑え、過度応答の特性の向上を更に図ることができることになる。また、出力電流制御素子およびスイッチング素子はｎチャンネルＦＥＴを用いているので、消費電力の削減を図ることができる。
【００４６】
なお、上記実施形態では、負荷５が無負荷から重負荷、重負荷から無負荷に移行した場合について説明したが、負荷５が軽負荷から重負荷、重負荷から軽負荷に移行した場合も、差動増幅器１およびＦＥＴ３のリニア動作により、同様な動作を行い、同様な効果が得られる。また、上記実施形態では、ＦＥＴ７はコンデンサ４の電荷を抜き取ると説明したが、このコンデンサ４の他に出力ラインＬ１に容量成分があれば、この容量成分の電荷も抜き取ることができ、負荷変動に対する応答速度を速めることが可能になる。
【００４７】
【発明の効果】
以上のように本発明によれば、帰還電圧と基準電圧との差分に応じた電圧を出力する差動増幅器と、この差動増幅器の出力電圧を制御電圧として入力し前記制御電圧に応じた電流を出力する出力電流制御素子と、この出力電流制御素子からの出力電流を負荷に供給するための出力ラインと、この出力ラインに接続され前記出力ラインの電圧を前記帰還電圧として前記差動増幅器に帰還させる帰還ラインと、前記出力ラインと接地間に接続されたコンデンサとを備えた電源回路であって、前記帰還ラインと接地間に接続され常時シンク電流を発生させ前記シンク電流によって前記出力電流制御素子への前記制御電圧を所定値まで持ち上げるシンク電流発生手段を設けたので、負荷が無負荷あるいは軽負荷から重負荷に移行した時に前記出力電流制御素子が素早く応答でき、これにより、負荷変動による出力電圧の変動が極力抑えられ、過度応答の特性が向上する。また、負荷が重負荷から無負荷あるいは軽負荷に移行した時は、前記シンク電流により出力電圧を所定の電圧に速く戻すことができ、これにより、負荷変動による出力電圧の変動を極力抑え、過度応答の特性の向上を図ることができる。
【００４８】
また、本発明によれば、前記シンク電流発生手段としては定電流源を用いるので、一定のシンク電流が得られ、前記出力電流制御素子の制御電圧を所定値に精度良く持ち上げることが可能になる。
【００４９】
また、本発明によれば、前記帰還ラインと接地間に接続され前記出力電流制御素子をオフさせる信号と同期してオンするスイッチング素子を設けたので、負荷が重負荷から無負荷あるいは軽負荷に移行した時、過度現象により出力電圧が持ち上がった時に、前記出力ラインと接地間の容量成分から素早く電荷が抜き取られ、これにより、負荷変動による出力電圧の変動を更に抑えられ、更に過度応答の特性が向上する。
【００５０】
また、本発明によれば、前記出力ラインと接地間にコンデンサが接続されている構成の場合、前記スイッチング素子がオンした時に少なくとも前記コンデンサの電荷を抜き取るので、負荷が重負荷から無負荷あるいは軽負荷に移行した時、過度現象により出力電圧が持ち上がった時に、少なくとも前記コンデンサから素早く電荷が抜き取られ、これにより、負荷変動による出力電圧の変動が更に抑えられ、更に過度応答の特性が向上する。
【００５１】
また、本発明では、前記スイッチング素子としてはｎチャンネルＦＥＴを用いるので、入力電圧が低い場合でも前記ＦＥＴは動作可能であり、消費電力も少なく、動作効率が高くなる。
【００５２】
また、本発明では、前記出力電流制御素子としてはｎチャンネルＦＥＴを用いるので、入力電圧が低い場合でも前記ＦＥＴは動作可能であり、出力電圧を効率良く負荷に供給することができ、消費電力の削減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る電源回路に含まれるｎチャンネルＦＥＴドライバの回路図である。
【図２】本発明の一実施形態に係る電源回路に含まれるｎチャンネルＦＥＴドライバにおける出力電流と出力電圧とゲート電圧との関係を示す信号波形図である。
【図３】本発明の一実施形態に係る電源回路に含まれるｎチャンネルＦＥＴドライバにおいてシンク電流が有る場合と無い場合との違いを説明するための出力電流と出力電圧とゲート電圧との関係を示す信号波形図である。
【図４】従来の電源回路に含まれるｎチャンネルＦＥＴドライバの回路図である。
【図５】前記従来の電源回路に含まれるｎチャンネルＦＥＴドライバにおける出力電流と出力電圧とゲート電圧との関係を示す信号波形図である。
【符号の説明】
１    差動増幅器
３    出力用ｎチャンネルＦＥＴ（出力電流制御素子）
４    コンデンサ
５    負荷
６    定電流源（シンク電流発生手段）
７    スイッチング用ｎチャンネルＦＥＴ（スイッチング素子）
Ｌ１    出力ライン
Ｌ２    帰還ライン
【図１】
2005011280.tif 000003
【図２】
2005011280.tif 000004
【図３】
2005011280.tif 000005
【図４】
2005011280.tif 000006
【図５】
2005011280.tif 000007