【手続補正書】
【提出日】平成22年1月29日(2010.1.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１基板に形成された共通電極と、
液晶を介して第１基板と合着剤により貼り合わせられる第２基板上に交差するように形成されたゲートライン及びデータラインと、
前記ゲートライン及びデータラインに接続された薄膜トランジスタと、
前記ゲートライン方向の長辺と前記データライン方向の短辺を有する各サブピクセル領域に形成されて前記薄膜トランジスタに接続された画素電極と、
複数の駆動チップから受信された駆動信号をデータラインに供給するファンアウトラインと、
異なる前記駆動チップに接続された前記ファンアウトライン間に形成されて前記共通電極に共通電圧を供給する第１導電スペーサと、
同一の前記駆動チップに接続された前記ファンアウトライン間に形成されて前記共通電極に共通電圧を供給する第２導電スペーサとを備えることを特徴とする液晶表示装置。
【請求項２】
前記ファンアウトラインと交差するように形成されて前記第１及び第２導電スペーサを接続する共通電圧供給ラインをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記共通電圧供給ラインが前記同一の駆動チップに接続されたファンアウトライン毎に区分されるように複数形成されることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記共通電極には前記ファンアウトラインに対応する領域毎に異なる共通電圧が供給されることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記第２導電スペーサが、前記同一の駆動チップに接続された前記ファンアウトラインのうち中央に位置するファンアウトラインと隣接するように形成されることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記短辺方向に沿って前記サブピクセルを経由するように形成された複数のストレージラインをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記同一の駆動チップに接続された前記ファンアウトライン毎に形成され、前記ストレージラインに共通に接続されたストレージ供給ラインをさらに備えることを特徴とする請求項６に記載の液晶表示装置。
【請求項８】
前記ストレージ供給ラインが、前記同一の駆動チップに接続されたファンアウトラインに対応する領域に位置するストレージライン毎に異なるストレージ電圧を供給することを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記ファンアウトラインと交差する前記ストレージ供給ラインが前記合着剤と重なるように形成されることを特徴とする請求項７に記載の液晶表示装置。
【請求項１０】
前記ファンアウトラインを覆うように形成され、前記合着剤の圧力を緩衝することのできる程度の厚さを有する保護膜をさらに含むことを特徴とする請求項７に記載の液晶表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【発明の名称】液晶表示装置
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は液晶の電気的及び光学的特性を利用した画素マトリクスにより映像を表示する。液晶表示装置の各画素は、データ信号による液晶配列を変化させて光透過率を調節する赤、緑、青のサブピクセルの組み合わせにより所望の色を実現する。各サブピクセルは、スイッチング素子である薄膜トランジスタを介して画素電極に供給されたデータ信号と共通電極に供給された共通電圧との差電圧を充電して液晶を駆動する。薄膜トランジスタは、ゲートラインに供給されたゲートオン電圧によりターンオンしてデータラインに供給されたデータ信号を画素電極に充電し、ゲートラインに供給されたゲートオフ電圧によりターンオフして画素電極に充電されたデータ信号が維持されるようにする。ここで、ゲートラインに供給されたゲートオフ電圧は、画素電極に充電されたデータ信号が維持されるように安定した電圧を維持しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、液晶表示装置においては、液晶を介して重なったデータラインと共通電極との間に存在する寄生容量のカップリング作用により、データラインに供給されるデータ信号によって共通電圧がスイングするリップル現象が発生してクロストークが発生する。特に画面に極性の偏りが激しい特定パターンを表示する場合、共通電圧のリップル成分が増加することによってクロストークは激しくなる。
【０００４】
従って、本発明が達成しようとする技術的課題は、クロストークを防止して画質を向上させることのできる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
前記技術的課題を達成するために、本発明１による液晶表示装置は、第１基板に形成された共通電極と、液晶を介して第１基板と合着剤により貼り合わせられる第２基板上に交差するように形成されたゲートライン及びデータラインと、前記ゲートライン及びデータラインに接続された薄膜トランジスタと、前記ゲートライン方向の長辺と前記データライン方向の短辺を有する各サブピクセル領域に形成されて前記薄膜トランジスタに接続された画素電極と、回路フィルム上に実装されて前記データラインを駆動させる駆動チップと、前記駆動チップからの駆動信号を前記データラインに供給するファンアウトラインと、異なる前記駆動チップに接続された前記ファンアウトライン間に形成されて前記共通電極に共通電圧を供給する第１導電スペーサと、同一の前記駆動チップに接続された前記ファンアウトライン間に形成されて前記共通電極に共通電圧を供給する第２導電スペーサとを備えることを特徴とする。
【０００６】
また、発明２は、発明１において、前記液晶表示装置は、前記ファンアウトラインと交差するように形成されて前記第１及び第２導電スペーサを接続する共通電圧供給ラインをさらに備えることを特徴とする。
【０００７】
ここで、発明３は、発明２において、前記共通電圧供給ラインは、前記同一の駆動チップに接続されたファンアウトライン毎に区分されるように複数形成されることを特徴とする。
【０００８】
また、発明４は、発明３において、前記共通電極には、前記ファンアウトラインに対応する領域毎に異なる共通電圧が供給されることを特徴とする。
【０００９】
また、発明５は、発明４において、前記第２導電スペーサは、前記同一の駆動チップに接続された前記ファンアウトラインのうち中央に位置するファンアウトラインと隣接するように形成されることを特徴とする。
【００１０】
一方、発明６は、発明１において、前記液晶表示装置は、前記短辺方向に沿って前記サブピクセルを経由するように形成された複数のストレージラインをさらに備えることを特徴とする。
【００１１】
また、発明７は、発明６において、前記液晶表示装置は、前記同一の駆動チップに接続された前記ファンアウトライン毎に形成されて前記ストレージラインに共通に接続されたストレージ供給ラインをさらに備えることを特徴とする。
【００１２】
ここで、発明８は、発明７において、前記ストレージ供給ラインは、前記同一の駆動チップに接続されたファンアウトラインに対応する領域に位置するストレージライン毎に異なるストレージ電圧を供給することを特徴とする。
【００１３】
一方、発明９は、発明７において、前記ファンアウトラインと交差する前記ストレージ供給ラインは、前記合着剤と重なるように形成されることを特徴とする。
【００１４】
ここで、前記合着剤はソフトスペーサを含むことを特徴とする。
【００１５】
又は、発明１０は、発明７において、前記ファンアウトラインを覆うように形成された保護膜は、有機絶縁膜から形成されることを特徴とする。
【００１６】
前記技述的課題を達成するために、液晶表示装置は、第１基板に形成された共通電極と、液晶を介して第１基板と合着剤により貼り合わせられる第２基板上に交差するように形成されたゲートライン及びデータラインと、前記ゲートライン及びデータラインに接続された薄膜トランジスタと、前記ゲートライン方向の長辺と前記データライン方向の短辺を有する各サブピクセル領域に形成されて前記薄膜トランジスタに接続された画素電極と、前記短辺方向に沿って前記サブピクセルを経由するように形成された複数のストレージラインと、前記複数のストレージラインに共通に接続されて前記合着剤と少なくとも一部重なったストレージ供給ラインとを備えることを特徴とする。
【００１７】
また、前記液晶表示装置は、前記第２基板上に形成されて前記共通電極に共通電圧を供給する導電スペーサと、前記導電スペーサと隣接するように形成されて前記共通電圧をフィードバックするフィードバックスペーサとをさらに備えることを特徴とする。
【００１８】
また、前記フィードバックスペーサを介してフィードバックされた共通電圧と逆位相の補償信号を前記ストレージラインに供給することを特徴とする。
【００１９】
一方、前記ストレージ供給ラインの幅は４〜６ｍｍであることを特徴とする。
【００２０】
前記合着剤がソフトスペーサを含むことを特徴とする。
【００２１】
前記ファンアウトラインを覆うように形成され、前記合着剤の圧力を緩衝することのできる程度の厚さを有する保護膜をさらに含むことを特徴とする。
【００２２】
前記ストレージ供給ラインが前記合着剤の少なくとも一部分と重なることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、クロストークを防止して画質を向上させることのできる液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
前記技述的課題以外の本発明の他の技術的課題及び利点は、添付図面を参照した本発明の好ましい実施形態についての説明により明白になるであろう。
【００２５】
以下、添付図面を参照して本発明の実施形態について説明する。
【００２６】
図１は本発明の第１実施形態による液晶表示装置を概略的に示す図である。図２は図１に示す液晶表示装置の薄膜トランジスタ基板における２つのサブピクセルを示す平面図、図３は図１に示す液晶表示装置における回路フィルムと第１及び第２導電スペーサに接続されるパッドとを示す平面図である。
【００２７】
図１に示す液晶表示装置は、液晶表示パネル１３０と、プリント基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ  ：  ＰＣＢ）１５４と、回路フィルム１７０とを備え、液晶表示パネル１３０には画像表示部１０８と、画像表示部１０８のゲートラインＧＬを駆動するゲート駆動部（第１ゲート駆動部１０２、第２ゲート駆動部１１２）とが形成され、プリント基板１５４にはデータラインＤＬを駆動するデータ駆動チップ１０４が形成され、回路フィルム１７０はプリント基板１５４と液晶表示パネル１３０との間を接続する。また、ＰＣＢ１５４は、タイミング制御部１０６と電源部１６４とを備える。
【００２８】
第１ゲート駆動部１０２及び第２ゲート駆動部１１２は、画像表示部１０８の両側部に位置してゲートラインＧＬを分割駆動する。例えば、第１ゲート駆動部１０２は奇数ゲートラインＧＬ１、ＧＬ３、…、ＧＬｎ−１を駆動し、第２ゲート駆動部１１２は偶数ゲートラインＧＬ２、ＧＬ４、…、ＧＬｎを駆動する。第１ゲート駆動部１０２及び第２ゲート駆動部１１２は複数の薄膜トランジスタを含むシフトレジスタから構成されるので、液晶表示パネル１３０の画像表示部１０８の薄膜トランジスタ及び複数の信号ラインＤＬ、ＧＬ、ＳＬ（ストレージライン）と共に形成され、非表示領域に内蔵される。第１ゲート駆動部１０２及び第２ゲート駆動部１１２は、タイミング制御部１０６からのゲート制御信号並びに電源部１６４からのゲートオン電圧及びゲートオフ電圧を利用して画像表示部１０８のゲートラインＧＬ１〜ＧＬｎを順次駆動する。
【００２９】
画像表示部１０８のデータラインＤＬを分割駆動する複数のデータ駆動チップ１０４のそれぞれは回路フィルム１７０上に実装され、回路フィルム１７０は異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ  ：  ＡＣＦ）を介して液晶表示パネル１３０及びＰＣＢ１５４に付着される。データ駆動チップ１０４を実装した回路フィルム１７０としては、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）又はＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）が利用される。これとは異なり、データ駆動チップ１０４は回路フィルム１７０を使用しないで液晶表示パネル１３０の薄膜トランジスタ基板上にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式で直接実装されてもよい。データ駆動チップ１０４は、タイミング制御部１０６からのデジタルデータをガンマ電圧部（図示せず）からのガンマ電圧を利用してアナログデータ信号に変換し、画像表示部１０８のゲートラインＧＬ１〜ＧＬｎが駆動される各水平期間に同期してデータラインＤＬにアナログデータ信号を供給する。
【００３０】
ＰＣＢ１５４に実装されたタイミング制御部１０６は、データ駆動チップ１０４並びに第１ゲート駆動部１０２及び第２ゲート駆動部１１２を制御する。タイミング制御部１０６からのデータ信号と複数のデータ制御信号はＰＣＢ１５４と回路フィルム１７０を経由して各データ駆動チップ１０４に供給され、複数のゲート制御信号はＰＣＢ１５４、回路フィルム１７０、及び液晶表示パネル１３０の薄膜トランジスタ基板１１０を経由して第１ゲート駆動部１０２及び第２ゲート駆動部１１２に供給される。
【００３１】
液晶表示パネル１３０の画像表示部１０８は、赤（以下、Ｒという）、緑（以下、Ｇという）、青（以下、Ｂという）サブピクセルで構成された複数の画素がマトリクス状に配列されて画像を表示する。画像表示部１０８は、Ｒ、Ｇ、Ｂサブピクセル毎に薄膜トランジスタＴＦＴが形成された薄膜トランジスタ基板１１０と、カラーフィルタが形成されたカラーフィルタ基板１１３とが液晶を介して貼り合わせられて形成される。Ｒ、Ｇ、Ｂサブピクセルは垂直方向に交互に繰り返し配列され、同じ色のサブピクセルは水平方向のストライプ状に配列される。画像表示部１０８にＲ、Ｇ、Ｂサブピクセルが垂直方向に配列されることにより、Ｒ、Ｇ、Ｂサブピクセルが水平方向に配列された液晶表示装置よりデータラインＤＬ数が１／３に減少し、この結果データラインＤＬ１〜ＤＬｍ（ｍ＝１以上の整数）を駆動するデータ駆動チップ１０４の数も減少する。つまり、従来の液晶パネルの場合、垂直方向に長い、例えば３つのサブ画素が水平方向に順に配置されるため、各サブ画素の画素電極にデータ電圧を供給するためには、３本のデータラインが必要である。一方、上記の本発明の構成によれば、サブ画素が３つの場合、水平方向に長いサブ画素が垂直方向に順に配置さるため、データラインを垂直方向に配置させることで、各サブ画素の画素電極に共通にデータ電圧を供給することができる。よって、従来よりもデータライン数を１／３に減らすことができる。
【００３２】
ここで、Ｒ、Ｇ、Ｂサブピクセルの垂直方向配列にデータラインが減少した分だけゲートラインＧＬが増加して第１及び第２ゲート駆動部１０２、１１２のサイズが大きくなるが、ゲート駆動部１０２、１１２の回路構成がデータ駆動チップ１０４より簡単なので製造コストは節減される。つまり、従来の液晶パネルの場合は水平方向に配置されるゲートラインＧＬにより３つのサブ画素に共通にゲート電圧を供給可能であるが、上記本発明の構成によれば３つのサブ画素にゲート電圧を供給するには３本のゲートラインＧＬが必要となる。特に、ゲート駆動部１０２、１１２がアモルファスシリコン（Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ）薄膜を利用した薄膜トランジスタ基板に内蔵されるので製造コストはさらに節減される。
【００３３】
薄膜トランジスタ基板１１０は、図２に示すように、ゲートラインＧＬとデータラインＤＬの交差により定義されたサブピクセル領域に形成された画素電極１３２と、ゲートラインＧＬ及びデータラインＤＬと画素電極１３２間に接続された薄膜トランジスタ１００とを含む。
【００３４】
ゲートラインＧＬとデータラインＤＬは、ゲート絶縁膜２１２（図４Ａ、図４Ｂ参照）を介して交差するように絶縁基板上に形成される。ゲートラインＧＬとデータラインＤＬの交差構造により各サブピクセル領域が区分される。ストレージラインＳＬは、絶縁性の下部基板１０１（図４Ａ、図４Ｂ参照）上にデータラインＤＬと並んで形成され、その幹部が各サブピクセルの中央部を短軸方向（図２中、第１方向）に延在する。また、ストレージラインＳＬは、第１方向に延在する幹部から、図２に示すように第２方向に延在する枝部１１８を有している。
【００３５】
図２に示すように、薄膜トランジスタ１００は、下部基板１０１（図４Ａ、図４Ｂ参照）上に、ゲートラインＧＬに含まれるゲート電極１３６と、データラインＤＬに接続されたソース電極１３８と、画素電極１３２に接続されたドレイン電極１３４と、ソース電極１３８及びドレイン電極１３４に接続された半導体層とを備える。例えば、ゲート電極１３６は下部基板１０１上に形成され、ゲート電極１３６上にはゲート絶縁膜２１２が形成され、ゲート絶縁膜２１２上に活性層１１４及びオーミック接触層１１６を含む半導体層が形成され、半導体層上にソース電極１３８及びドレイン電極１３４が形成される。また、ソース電極１３８及びドレイン電極１３４上には保護膜２１８が形成され、その上部に画素電極１３２が形成される。半導体層は、ソース電極１３８とドレイン電極１３４との間にチャネルを形成する活性層１１４と、活性層１１４とソース電極１３８及びドレイン電極１３４のそれぞれとのオーミック接触のためのオーミック接触層１１６とから構成される。このような半導体層は、データラインＤＬ及びストレージラインＳＬの下部にもさらに形成される。特に、上下に隣接する２つのサブピクセルにそれぞれ形成された薄膜トランジスタ１００は、極性の異なる左右データラインＤＬにそれぞれ接続される。すなわち、データラインＤＬに接続された薄膜トランジスタ１００の接続方向を垂直方向（図２中、第１方向）に沿って順番に変わるようにする。例えば、奇数ゲートラインＧＬｉに接続された奇数水平ラインの薄膜トランジスタ１００は、データラインＤＬｊ＋１の左側に位置する画素電極１３２に接続される。偶数ゲートラインＧＬｉ＋１に接続された偶数水平ラインの薄膜トランジスタ１００は、データラインＤＬｊの右側に位置する画素電極１３２に接続される。これにより、各データラインＤＬｊ、ＤＬｊ＋１に供給されるデータ信号の極性が隣接するデータラインＤＬのデータ信号と異なり、フレーム単位でのみ反転しても画素電極１３２は水平及び垂直方向に隣接する画素電極１３２と異なる極性のデータ信号を充電してドット反転方式で駆動される。
【００３６】
画素電極１３２は保護膜を貫通するコンタクトホール１２８を介して各薄膜トランジスタ１００のドレイン電極１３４に接続される。画素電極１３２は、カラーフィルタ基板１１３の共通電極間に電界を形成し、これにより液晶分子が配列される。また、画素電極１３２は、ストレージラインＳＬと少なくとも一層の絶縁膜を介して重なってストレージキャパシタを形成する。このストレージキャパシタにより、画素電極１３２に充電されたデータ信号を安定して維持することができる。このようなストレージキャパシタを形成するストレージラインＳＬは、各回路フィルム１７０の最左側に位置する出力パッドに接続された共通ストレージパッド１５０に接続されたストレージ供給ライン１２６を介して電源部１６４からのストレージ電圧が供給される（図３参照）。なお、下部基板１０１直上のストレージ供給ライン１２６と、ストレージラインＳＬとがゲート絶縁層２１２を挟んで配置されており、互いに図３のコンタクト１２６ａを介して電気的に接続されている。
【００３７】
図４Ａ、図４Ｂに示すように、画素電極１３２と共に液晶を駆動する共通電極は、カラーフィルタ基板１１３に形成される。図４Ａは図３の第１及び第２導電スペーサ部分のＩ−Ｉ’線断面図、図４Ｂは図３の第１及び第２導電スペーサ部分のＩ−Ｉ’線断面図である。この共通電極１５８は上部基板１１上に形成、図３及び図４に示すように、各回路フィルム１７０の最右側に位置する出力パッドに接続された共通電圧入力パッド１６０、第１共通電圧供給ライン１４８、第１共通電圧パッド２２０、及び第１導電スペーサ１２０を経由して電源部１６４からの共通電圧が供給される。なお、導電スペーサは、導電性を有する物質から形成されている。ここで、第１共通電圧パッド２２０は異なるデータ駆動チップ１０４に接続されたデータファンアウトライン１７２間に形成される。このような第１共通電圧パッド２２０上には第１導電スペーサ１２０が形成される。なお、データファンアウトライン１７２とは、データ入力パッド１４０と、データラインＤＬとを接続するラインであり、データ駆動チップ１０４からのアナログデータ信号をデータラインＤＬに伝達する。
【００３８】
また、共通電極１５８は、第１共通電圧パッド２２０に接続された第２共通電圧供給ライン１２４、第２共通電圧パッド２１０、及び第２導電スペーサ１２２を経由して電源部１６４からの共通電圧が供給される。第２共通電圧供給ライン１２４は、複数のデータラインＤＬに接続された複数のデータファンアウトライン１７２のそれぞれと交差するように形成される。このために、第２共通電圧供給ライン１２４はデータファンアウトライン１７２と異なる平面上に形成される。例えば、第２共通電圧供給ライン１２４は、図４Ａに示すように、パッド上部電極１４６と同一金属で保護膜２１８上に形成されるか、又は、図４Ｂに示すように、パッド下部電極１４２と同一金属で下部基板１０１上に形成される。また、第２共通電圧供給ライン１２４は、隣接する各データファンアウトライン１７２と交差するように形成された第２共通電圧供給ライン１２４と互いに接続されるように形成されて共通電圧の遅延を防止する。
【００３９】
第２共通電圧パッド２１０は、同一のデータ駆動チップ１０４に接続されたデータファンアウトライン１７２間に形成される。特に、第２共通電圧パッド２１０は、図３に示すように、同一のデータ駆動チップ１０４に接続されたデータファンアウトライン１７２のうち中央に位置するデータファンアウトライン１７２と隣接するように形成される。このような第２共通電圧パッド２１０上には第２導電スペーサ１２２が形成される。
【００４０】
このような第１共通電圧パッド２２０及び第２共通電圧パッド２１０は、ゲートラインＧＬと同一金属で同一平面上に形成されたパッド下部電極１４２と、パッド下部電極１４２を覆うように形成されたゲート絶縁膜２１２及び保護膜２１８を貫通するパッドコンタクトホール１４４と、パッドコンタクトホール１４４によりパッド下部電極１４２に接続されたパッド上部電極１４６とを備える。なお、図４Ａではパッド上部電極１４６は、第２共通電圧供給ライン１２４の一部であり、一方図４Ｂではパッド下部電極１４２は、第２共通電圧供給ライン１２４の一部である。
【００４１】
このように、本発明による液晶表示装置は、データラインＤＬの数を減少させる構造において、データファンアウトライン１７２間に形成された第２共通電圧パッド２１０及び第２導電スペーサ１２２により共通電圧の歪みを補償できる。つまり、第２共通電圧供給ライン１２４を第２方向に配置し、複数の第１共通電圧パッド２２０、複数の第２共通電圧パッド２１０、複数の第１導電スペーサ１２０、複数の第２導電スペーサ１２２等を介して、共通電極１５８に共通電圧が供給されている。このように回路フィルム１７０毎に、つまり各ユニットごとに共通電圧ラインから直に、共通電圧が共通電極１５８に供給されるため、データライン及び共通電極により例え寄生容量が発生したとしても、共通電極の共通電圧がスイングするリップル現象を弱め、クロストークを抑制することができる。
【００４２】
図５は本発明の第２実施形態による液晶表示装置を概略的に示す図である。
【００４３】
図５に示す液晶表示装置は、図１に示す液晶表示装置に比して、第２共通電圧供給ラインが各データ駆動チップ毎に区分されることを除いては同じ構成要素を備える。よって、同じ構成要素についての詳細な説明は省略する。
【００４４】
第２共通電圧供給ライン１２４は、複数のデータラインＤＬに接続された複数のデータファンアウトライン１７２のそれぞれと交差するように形成される。ここで、第２共通電圧供給ライン１２４は、データ駆動チップ１０４に接続されたデータファンアウトライン１７２毎に互いに分離されるように形成される。例えば、第１〜第３データ駆動チップ１０４Ａ、１０４Ｂ、１０４Ｃのそれぞれに接続されたデータファンアウトライン１７２と交差するように形成された第２共通電圧供給ライン１２４Ａ、１２４Ｂ、１２４Ｃは、互いに分離されるように形成される。この場合、第１〜第３データ駆動チップ１０４Ａ、１０４Ｂ、１０４Ｃのいずれか１つに接続されたデータファンアウトライン１７２と第２共通電圧供給ライン１２４間に並列に接続された寄生容量の総容量値は、図２に示すデータファンアウトライン１７２の全てと第２共通電圧ライン１２４間に並列に接続された寄生容量の総容量値より小さい。これにより、データファンアウトライン１７２のＲＣ遅延差が除去され、データ信号の偏差を減らすことができる。
【００４５】
また、第２共通電圧供給ライン１２４がデータ駆動チップ１０４毎に分離されることにより、データ駆動チップ１０４毎に異なる共通電圧を供給できる。これにより、位置によって共通電極１５８の歪みの程度に差が発生した場合、歪みの程度に応じて位置に対応した異なる共通電圧を供給する。
【００４６】
このように、本発明による液晶表示装置は、データラインＤＬの数を減少させる構造において、データファンアウトライン１７２間に形成された第２共通電圧パッド２１０及び第２導電スペーサ１２２により共通電圧の歪みを補償できる。また、本発明による液晶表示装置は、データ駆動チップ毎に第２共通電圧供給ラインが分離されることにより、データ駆動チップ毎に異なる共通電圧を供給し、共通電圧の歪みに応じて最適に制御することができる。
【００４７】
図６は本発明の第３実施形態による液晶表示装置を概略的に示す図である。
【００４８】
図６に示すように、本発明の第３実施形態による液晶表示装置は、図５に示す液晶表示装置に比して、ストレージ供給ラインが各データ駆動チップ毎に区分されることを除いては同じ構成要素を備える。よって、同じ構成要素についての詳細な説明は省略する。
【００４９】
ストレージ供給ライン１２６は、複数のデータラインＤＬと交差するように形成され、データ駆動チップ１０４毎に互いに分離されるように形成される。例えば、第１〜第３データ駆動チップ１０４Ａ、１０４Ｂ、１０４Ｃのそれぞれに対応する第１〜第３ストレージ供給ライン１２６Ａ、１２６Ｂ、１２６Ｃは、互いに分離されるように形成される。互いに分離された第１〜第３ストレージ供給ライン１２６Ａ、１２６Ｂ、１２６Ｃのそれぞれは、該当ストレージ供給ライン１２６Ａ、１２６Ｂ、１２６Ｃに接続されたストレージラインＳＬに、独立してストレージ電圧を供給する。ここで、第１〜第３ストレージ供給ライン１２６Ａ、１２６Ｂ、１２６Ｃのそれぞれは、画像表示部１０８の位置によってストレージ電圧に偏差が発生した場合、該当ストレージラインＳＬ毎に異なるストレージ電圧を供給する。
【００５０】
このように、本発明による液晶表示装置は、データラインＤＬの数を減少させる構造において、データファンアウトライン１７２間に形成された第２共通電圧パッド２１０及び第２導電スペーサ１２２により共通電圧の歪みを補償できる。また、本発明による液晶表示装置は、データ駆動チップ毎に第２共通電圧供給ラインが分離されることにより、データ駆動チップ毎に異なる共通電圧を供給し、共通電圧の歪みに応じて最適に制御することができる。それだけでなく、本発明による液晶表示装置は、データ駆動チップ毎にストレージ供給ラインが分離されることにより、位置によるストレージ電圧の偏差に応じて異なるストレージ電圧を供給できる。
【００５１】
図７は本発明の第４実施形態による液晶表示装置を概略的に示す図、図８Ａは８は図７のＡ部分を拡大した平面図、図８Ｂは図８Ａの液晶表示装置のＩＩＩ−ＩＩＩ’線断面図、図９は図８Ａの液晶表示装置のＩＩ−ＩＩ’線断面図である。
【００５２】
図７に示すように、本発明の第４実施形態による液晶表示装置は、共通電圧をフィードバックして共通電圧の歪みの程度によってその共通電圧の逆位相となる信号をストレージラインに印加することにより、データ信号の電位変動を最小化する構造である。このために、本発明の第４実施形態による液晶表示装置は、図２に示す液晶表示装置に比して、共通電圧を共通電極に供給する共通電圧パッドと、その共通電圧パッドと隣接するように形成されたフィードバックスペーサ及びラインと、共通電圧の歪みの程度によって逆位相信号をストレージラインに供給するストレージ供給ラインとを除いては同じ構成要素を備える。よって、同じ構成要素についての詳細な説明は省略する。
【００５３】
図８Ａに示すように、共通電圧供給ライン１４８は、共通電圧パッド２２０と、回路フィルム１７０に接続された共通電圧入力パッド１６０とを最短距離で接続させる。この共通電圧供給ライン１４８は、他のラインに比べて相対的に大きな幅に形成されて共通電圧供給ライン１４８自体のライン抵抗を減少させる。これにより、共通電圧供給ライン１４８の自体の抵抗が減少することにより、共通電極１５８に供給される共通電圧の偏差を最小化できる。ここで、共通電圧パッド２２０は、前述の図３、図４Ａ、図４Ｂ等と同様に、例えば図８Ｂに示すようにパッド下部電極１４２、パッド下部電極１４２を覆うように形成されたゲート絶縁膜２１２及び保護膜２１８を貫通するパッドコンタクトホール１４４と、パッドコンタクトホール１４４によりパッド下部電極１４２に接続されたパッド上部電極１４６とを備える。図８Ｂでは、パッド上部電極１４６が、共通電圧入力パッド１６０から共通電圧が印加される共通電圧供給ライン１４８の一部を構成している。よって、共通電極１５８には、共通電圧入力パッド１６０、共通電圧供給ライン１４８、複数の共通電圧パッド２２０、及び複数の第１導電スペーサ１２０を経由して電源部１６４からの共通電圧が供給される。
【００５４】
フィードバックスペーサ１９２は、ゲートパッド１６２と隣接するように形成されたフィードバックパッド１６６及びフィードバックライン１９０を介して回路フィルム１７０に接続され、第１導電スペーサ１２０と隣接するように形成されており、第１導電スペーサ１２０を介して共通電極１５８に印加された共通電圧をフィードバックする。つまり、図８Ｂに示すように、フィードバックスペーサ１９２が共通電極１５８から共通電圧の入力を受け、パッド下部電極１９０ａ及びフィードバックライン１９０を介して、フィードバックパッド１６６に共通電圧をフィードバックする。このような第１導電スペーサ１２０及びフィードバックスペーサ１９２は、同一の回路フィルム１７０の一方に隣接するように形成される。
【００５５】
ストレージ供給ライン１２６は合着剤１８８と重なるように形成され、ストレージ供給ライン１２６の幅が相対的に広くなる。例えば、ストレージ供給ライン１２６の幅は約４〜６ｍｍに形成される。これにより、ストレージ供給ライン１２６自体の抵抗が減少するので、ストレージラインＳＬに供給されるストレージ電圧の偏差を最小化できる。ここで、ストレージ供給ライン１２６とストレージ供給パッド１５０を最短距離で接続するために、これらを接続させるストレージ接続ライン２０２は直線状に形成される。なお、合着剤１８８は、薄膜トランジスタ基板１１０とカラーフィルタ基板１１３とを合着させるための接着剤である。
【００５６】
一方、ストレージ供給ライン１２６は、図９に示すように、ゲートラインＧＬと同一金属で下部基板１０１上に形成され、データファンアウトライン１７２はデータラインＤＬと同一金属でゲート絶縁膜２１２上にストレージ供給ライン１２６を横切るように形成される。ストレージラインＳＬは、データラインＤＬと同一金属でゲート絶縁膜２１２上に形成される。このようなストレージラインＳＬとストレージ供給ライン１２６は、保護膜２１８及びゲート絶縁膜２１２を貫通する接続コンタクトホール１５６を介して露出される。露出したストレージラインＳＬ及びストレージ供給ライン１２６は、接続電極１９６を介して互いに接続される。
【００５７】
データファンアウトライン１７２上に形成された保護膜２１８は、合着剤１８８に伝達された圧力を緩衝することのできる厚い有機膜で約２μｍ以上に形成される。これは液晶表示パネル１３０に所定の圧力が加えられると、その圧力がグラスファイバなどからなる合着剤１８８に伝達されて合着剤１８８下部に位置するストレージ供給ライン１２６及びデータファンアウトライン１７２間の短絡現象が発生するためである。それ以外にも、外部からの衝撃によるデータファンアウトライン１７２とストレージ供給ライン１２６間の短絡現象を防止するために、合着剤１８８は弾力を有するソフトスペーサが含まれる材質で形成される。
【００５８】
このように、本発明による液晶表示装置は、合着剤と重なって相対的に大きな幅を有するようにストレージ供給ラインが形成される。これにより、本発明による液晶表示装置は、ストレージ供給ライン自体のライン抵抗が減少するので、ストレージ電圧の偏差を最小化できる。
【００５９】
前述したように、本発明による液晶表示装置は、データラインの数を減少させる構造において、データファンアウトライン間に形成された共通電圧パッド及び導電スペーサにより共通電圧の歪みを補償できる。また、本発明による液晶表示装置は、データラインの数を減少させる構造において、合着剤と重なって相対的に大きな幅を有するストレージ供給ラインにより、ストレージ電圧の偏差を最小化できる。
【００６０】
以上、説明した内容により、当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることを理解するであろう。従って、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるのではなく、特許請求の範囲により定義されるべきである。
【産業上の利用可能性】
【００６１】
本発明は、クロストークを防止して画質を向上させることができるため、各種表示装置に適用可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の第１実施形態による液晶表示装置を概略的に示す図である。
【図２】図１に示す液晶表示装置の薄膜トランジスタ基板における２つのサブピクセルを示す平面図である。
【図３】図１に示す液晶表示装置における回路フィルムと第１及び第２導電スペーサに接続されるパッドとを示す平面図である。
【図４Ａ】図３の第１及び第２導電スペーサ部分のＩ−Ｉ’線断面図である。
【図４Ｂ】図３の第１及び第２導電スペーサ部分のＩ−Ｉ’線断面図である。
【図５】本発明の第２実施形態による液晶表示装置を概略的に示す図である。
【図６】本発明の第３実施形態による液晶表示装置を概略的に示す図である。
【図７】本発明の第４実施形態による液晶表示装置を概略的に示す図である。
【図８Ａ】図７のＡ部分を拡大した平面図である。
【図８Ｂ】図８Ａの液晶表示装置のＩＩＩ−ＩＩＩ’線断面図である。
【図９】図８Ａの液晶表示装置のＩＩ−ＩＩ’線断面図である。
【符号の説明】
【００６３】
薄膜トランジスタ     １００
下部基板      １０１
第１ゲート駆動部     １０２
第２ゲート駆動部     １１２
第３データ駆動チップ １０４
タイミング制御部     １０６
画像表示部    １０８
薄膜トランジスタ基板 １１０
カラーフィルタ基板   １１３
活性層 １１４
オーミック接触層     １１６
第１導電スペーサ     １２０
第２導電スペーサ     １２２
第２共通電圧供給ライン      １２４
ストレージ供給ライン １２６
液晶表示パネル       １３０
画素電極      １３２
ドレイン電極  １３４
ゲート電極    １３６
ソース電極    １３８
データ入力パッド     １４０
パッド下部電極       １４２
パッド上部電極       １４６
共通電圧供給ライン   １４８
ＰＣＢ １５４
共通電極      １５８
共通電圧入力パッド   １６０
電源部 １６４
フィードバックパッド １６６
回路フィルム  １７０
データファンアウトライン    １７２
合着剤 １８８
フィードバックライン １９０
フィードバックスペーサ      １９２第２共通電圧パッド    ２１０
ゲート絶縁層  ２１２
保護膜 ２１８
第１共通電圧パッド   ２２０