(57)【要約】 【課題】  媒体上の記録位置の精度とサンプルパルスの設定精度を向上させ、光ディスク記録装置の転送レートを高速化する。【解決手段】  コントローラＬＳＩ（１１）より記録信号（１００，１０２）と同期クロック（１０１，１０３）を各２系統出力し、１系統をレーザドライブＬＳＩ（５）へ送り、他方をアナログフロントエンドＬＳＩ（１０）に送り、２系統の記録信号は独立にコントローラＬＳＩ内部で遅延調整可能とする。サンプルホールドパルス生成回路をアナログフロントエンドＬＳＩ内部に設け、前記記録信号と同期クロックは２Ｖ以下の小振幅のインタフェースを用いる。媒体上の記録位置の位置決め精度の向上、そして、記録動作の高速化に資することができる。【選択図】        図１
2005122817.tif 000002
【特許請求の範囲】
【請求項１】
記録信号に基づいてレーザ光を記録媒体に照射して情報記録を行なう光学的情報記録装置であって、
レーザ光源と、
前記レーザ光源の駆動回路と、
前記レーザ光源から出射されたレーザ光を検出して得られる出射光信号をサンプルホールドする第１のサンプルホールド回路及び前記記録媒体に照射されたレーザ光の反射光を検出して得られる反射光信号をサンプルホールドする第２のサンプルホールド回路の内の少なくとも一つと、
前記少なくとも一つのサンプルホールド回路のサンプルホールドタイミングを前記記録信号に基づいて定めるサンプルホールドタイミング生成回路と、
前記サンプルホールドタイミング生成回路に供給する記録信号の遅延をプログラマブルに設定可能な第１遅延回路とを有し、
前記少なくとも一つのサンプルホールド回路と前記サンプルホールドタイミング生成回路とを１個の半導体チップ上に設けたことを特徴とする光学的情報記録装置。
【請求項２】
前記レーザ光源の駆動回路に供給する記録信号の遅延をプログラマブルに設定可能な第２遅延回路を有することを特徴とする請求項１記載の光学的情報記録装置。
【請求項３】
前記第１遅延回路による遅延量を指定する制御レジスタを有することを特徴とする請求項１記載の光学的情報記録装置。
【請求項４】
前記第１遅延回路による遅延量を指定する制御レジスタと前記第２遅延回路による遅延量を指定する制御レジスタとを有することを特徴とする請求項２記載の光学的情報記録装置。
【請求項５】
記録信号に基づいてレーザ光を記録媒体に照射して情報の記録を行なう光学的情報記録装置に用いる半導体回路デバイスであって、
レーザ光源から出射されたレーザ光を検出して得られる出射光信号をサンプルホールドする第１のサンプルホールド回路と及び前記記録媒体に照射されたレーザ光の反射光を検出して得られる反射光信号をサンプルホールドする第２のサンプルホールド回路の内少なくとも一つと、
前記少なくとも一つのサンプルホールド回路のサンプルホールドタイミングを前記記録信号に基づいて定めるサンプルホールドタイミング生成回路と、
前記サンプルホールドタイミング生成回路に供給する記録信号の遅延をプログラマブルに設定可能な第１遅延回路とを、１個の半導体チップに有することを特徴とする半導体回路デバイス。
【請求項６】
前記レーザ光源の駆動回路に供給する上記記録信号の遅延をプログラマブルに設定可能な第２遅延回路を有することを特徴とする請求項５記載の半導体回路デバイス。
【請求項７】
前記レーザ光源の駆動回路を有することを特徴とする請求項５記載の半導体回路デバイス。
【請求項８】
レーザ光源を備えた光ピックアップに実装されることを特徴とする請求項５記載の半導体回路デバイス。
【請求項９】
上記記録信号を差動で受けるための小振幅インタフェースを有することを特徴とする請求項５記載の半導体回路デバイス。
【請求項１０】
記録信号に基づいてレーザ光を記録媒体に照射して情報の記録を行なう光学的情報記録装置に用いる半導体回路デバイスであって、
上記記録媒体から読み出されたデータを外部に転送するためのインターフェイス回路と、上記光ディスクに記録すべき記録信号を変調するための変調回路と、
サンプルホールド回路のサンプルホールドタイミングを定めるためのサンプルホールドタイミング生成回路に供給されるところの上記変調回路で変調された記録信号に対して遅延をプログラマブルに設定可能な第１遅延回路と、を１個の半導体チップに有することを特徴とする半導体回路デバイス。
【請求項１１】
上記レーザー光を出射するためのレーザ光源の駆動回路に供給されるところの上記変調回路で変調された記録信号に対して遅延をプログラマブルに設定可能な第２遅延回路を有することを特徴とする請求項１０記載の半導体回路デバイス。
【請求項１２】
前記第１遅延回路による遅延量を指定する制御レジスタを有することを特徴とする請求項１０記載の半導体回路デバイス。
【請求項１３】
上記変調回路に変調された記録信号を差動で送るための小振幅インタフェースを有することを特徴とする請求項１０記載の半導体回路デバイス。
【請求項１４】
記録信号に基づいてレーザ光を記録媒体に照射して情報記録を行なう光学的情報記録装置であって、
レーザ光源と、
前記レーザ光源の駆動回路と、
前記レーザ光源から出射されたレーザ光を検出して得られる出射光信号をサンプルホールドする第１のサンプルホールド回路及び前記記録媒体に照射されたレーザ光の反射光を検出して得られる反射光信号をサンプルホールドする第２のサンプルホールド回路の内の少なくとも一つと、
前記少なくとも一つのサンプルホールド回路のサンプルホールドタイミングを前記記録信号に基づいて定めるサンプルホールドタイミング生成回路と、
前記サンプルホールドタイミング生成回路に供給する記録信号の遅延をプログラマブルに設定可能な第１遅延回路と、前記レーザ光源の駆動回路に供給する記録信号の遅延をプログラマブルに設定可能な第２遅延回路と、を有することを特徴とする光学的情報記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクなどの記録媒体への情報の光学的記録、特にパルス状の信号で光強度を変調したレーザビームを記録媒体に照射することによる情報記録に関する。
【背景技術】
【０００２】
光学的な情報記録再生装置は、情報記録媒体の記録膜に光ビームを照射し、穴あけピット、相変化ピット、色素ピット或いは磁気ドメイン等の記録マークを記録膜に形成し情報を記録し、記録媒体からの反射光を用いて情報を再生する。前記記録媒体に対する高密度記録化に伴い、情報記録媒体面に記録されるマーク（あるいはビット）はたとえば０.５μm長以下のものを形成することが要求され、このマーク形成を実現するために記録パワーをパルス分割化（マルチパルス化）し、さらにそのレベルを多値（例えば３値や４値）に変化させるパワー制御が必要となってきている。例えば特許文献１に示されるように、記録信号からマルチパルスを生成するマルチパルス回路を光ピックアップ上またはレーザドライブ回路内部に設ける構成が提案されている。
【０００３】
ＣＤ−Ｒ記録装置では、情報の記録を行う際にＯＰＣ（optimum power control）と称する記録時レーザパワーの最適化制御を行っている。ＯＰＣはディスクの所定エリアにユーザデータの記録されない試し書き用のエリアを設け、パワーを変化させて記録し、記録中の反射光量の波形から最適パワー値を求めるパワー制御方法である。さらに、ＲＯＰＣ（running optimum power control）とよばれるパワー制御手法では、ユーザデータの記録中も反射光量を測定し、試し書きによるＯＰＣ時の反射光量と比較する。この比較結果をもとにユーザデータの記録中に書き込みパワーを変更し、ドライブの温度変動等によるマーク形成条件の変化を補償する。
【０００４】
光ディスクでは媒体に記録するための変調方式として連続する０の数と１の数を制限するような符号であるラン長制限符号を使い、再生データに同期したクロックを用いるセルフクロッキング動作を可能としている。例えばＤＶＤ規格ではラン長制限符号とパルス状の信号を立ち上がりエッジ又は立ち下がりエッジごとに反転するようなＮＲＺＩ変換を併用することで、マーク長とスペース長ともに３Ｔ〜１４Ｔ（Ｔ:記録ビットの単位周期）に制限している。例えば相変化材料または有機色素を記録膜に使用した光ディスクでは、マークで強い強度のレーザを照射し、スペースでレーザの強度を弱める。また、マークでは反射率が低くスペースでは反射率が高い。記録時のマークの形成過程において、マークの形成開始タイミングでは、ほぼスペースの状態に近く、反射光量が大きい。マークの形成が進むに従い反射光量は減少していく。ＯＰＣやＲＯＰＣで反射光量をモニタする場合、マーク形成過程の所定タイミングのパルス信号を用いてサンプルホールドして反射光量に対応する電気信号をＡＤ変換する手法が採られる。マーク形成過程で反射光量は変化するが、十分なタイミング精度でサンプルホールドパルスを生成すれば、複数のマークで取得した反射光量の情報の間のバラツキは低減できる。
【０００５】
光ディスクでは再生時のレーザパワーを電気信号に変換し目標のレベルと比較し差分をキャンセルする様レーザパワーを制御するＡＰＣ(auto power control)回路を設け、レーザパワーの変動を抑える方法が一般的に用いられている。近年、記録パワーの制御についても同様の手法が用いられるケースがある。記録時のレーザパワーはマークを形成するタイミングで強く、スペースで弱く、一様ではない。この場合もマーク形成タイミング又はスペースタイミングに対応したパルス信号を用いて、レーザパワーの強度信号をサンプルホールドし、この信号を目標となる基準信号と比較し、これをキャンセルする様にサーボ制御する。この場合は出射光のマークまたはスペースに対応した電気信号をサンプルホールドするため、ＯＰＣの時に用いる反射光に比べて、マーク形成タイミング内のサンプルタイミング位置のずれによるレベル変動は小さい。
【０００６】
上記以外にも記録中に反射光から得られるサーボ信号やＷＯＢＢＬＥ信号も記録データで変調がかかるため、マーク部とスペース部の間で信号のレベルが大きく変動する。また、先に述べた通り、マーク部の形成過程で反射率が変化するため、記録中の同じマーク部のタイミング位置によっても信号のレベルが変動する。このようなサーボ信号やＷＯＢＢＬＥ信号をマーク部またはスペース部の何れかで一旦サンプルホールドしたのちに後段のサーボ回路やＷＯＢＢＬＥ検出回路へ送る手法が最近使われ始めている。
【０００７】
特許文献２には光ディスクへのデータ記録中にレーザパワーを最適化する技術が記載される。即ち、半導体レーザより出射されたレーザ光をフォトディテクタで検出して、その光強度を所定のサンプルパルスでサンプルホールドする。サンプルホールド結果に従ってレーザパワーを最適化する。このとき、レーザ出射光の伝播経路の応答時間に応じてサンプルパルスのタイミングを設定可能にしている。
【０００８】
一般的な光ディスクでは、ディスク面に螺旋状または同心円状の情報トラックを設け、レーザービームを情報トラックに沿って照射することにより情報の記録・再生を行う。情報トラックは、記録データの管理を容易にするために、セクタと呼ばれる単位に区切られ、それぞれに対しアドレスが付与される。記録可能な光ディスクのデータフォーマットは、大きく２種類に分けることができる。
【０００９】
１つはアドレス部とデータ部が分離されたセクタフォーマットであり、ＩＳＯ／ＩＥＣ１００８９等で標準化されている光磁気ディスク、ＤＶＤ―ＲＡＭ等がこれに相当する。アドレス部が完全に分離されているため、記録中であってもアドレスの再生とデータの記録を互いに影饗させることなく時分割で行う事ができる。また、アドレス部とデータ部の境界は通常Ｇａｐ領域と呼ばれる緩衝領域が設けられており、記録装置は、データ記録中にＧａｐ領域を用いて記録中のどのセクタにおいてもレーザパワー制御を行うことが可能である。
【００１０】
もう１つはアドレス部とデータ部が時分割に分離されていないセクタフォーマットであり、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−Ｒ、ＤＶＤ−ＲＷ等がこれに相当する。分離されたアドレス部がないため、データを連続して記録することができ、その分、記録密度（フオーマット効率）を高めることが出来る。一方、データの記録を行いながら、同時にアドレスの再生を行う必要があり、レーザパワーの制御もデータ記録中に行わなければならない。
【００１１】
【特許文献１】特開２００１−４３５３１号公報
【００１２】
【特許文献２】特開２００１−３５７５２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
以上述べたような光ディスクドライブ装置において、近年高速記録化が進んでいる。光ディスクドライブでは記録データの記録転送レートを高速化する場合、基本となる記録転送レートに対する高速化したい所望の記録転送レートの比と、同じ比率で記録媒体の回転速度を基本回転速度にたいして高速化して、媒体上のビット当たりのマーク長を一定に保ち媒体互換性を確保する。現在市場に出ている光ディスクの内、例えばＤＶＤ−Ｒと呼ばれている光ディスクの記録再生ドライブでは、例えば基本回転速度の４倍で回転させ、記録データのビットレートを基本速度の４倍に向上させている。１Ｔ周期は基本回転速度の場合で３８ns（ナノ秒）前後であるが、４倍速記録時には９.６ns前後となる。更に今後１６倍速程度に高速化が進むと、１Ｔ周期は２.４nsとなる。１６倍速では記録マークの通過時間は３Ｔで７.２ns、１１Ｔで２６.４nsとなる。
【００１４】
このような高速化によって記録マークの通過時間が短くなるため、ＯＰＣ／ＲＯＰＣやＡＰＣで記録中に出射光や反射光に対応する電気信号をサンプルするパルス信号のパルス幅は小さくなる。たとえば１Ｔ幅のサンプルパルスは１６倍速では２.４nsであり、この場合、従来用いられているようなＬＶＴＴＬ（low voltage transistor - transistor logic）等での転送は困難である。近年、ＬＶＤＳ（low voltage differential signaling）等小振幅の伝送が増えているが差動でインタフェースを採らなければならない等の制約が発生すると考えられる。また、差動で転送した場合、複数のサンプルパルスをコントローラＬＳＩからアナログフロントエンドＬＳＩへ伝送した場合、コントローラＬＳＩ及びアナログフロントエンドＬＳＩ双方の端子の増大につながる。また、多数の高周波のサンプル信号を基板上を伝送した場合、基板ノイズの増加にもつながる。
【００１５】
また、１Ｔ周期が短くなると、基板上の信号の伝送遅延や回路処理による遅延時間が１Ｔ周期、及び、ひいてはマーク長、スペース長に対して相対的に大きくなる。このような遅延は温度や電圧でも変動するし、光ディスクドライブ毎やＬＳＩ毎に変動するため、媒体上の記録位置の位置決め精度を悪化させる。また、先に述べたサンプルパルスのタイミング設定精度に影響する。
【００１６】
本発明の目的は、レーザ光検出のサンプルタイミングを容易に最適に保つことを可能にすることにある。
【００１７】
本発明の他の目的は、光ディスク等の記録媒体へのデータ記録の信頼性を向上させることにある。
【００１８】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１９】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００２０】
〔１〕本発明に係る光学的情報記録装置は、記録信号に基づいてレーザ光を記録媒体に照射して情報記録を行なうものであって、レーザ光源と、前記レーザ光源の駆動回路と、前記レーザ光源から出射されたレーザ光を検出して得られる出射光信号をサンプルホールドする第１のサンプルホールド回路と、前記記録媒体に照射されたレーザ光の反射光を検出して得られる反射光信号をサンプルホールドする第２のサンプルホールド回路と、前記記録信号に基づいて第１のサンプルホールド回路のサンプルホールドタイミングと第２のサンプルホールド回路のサンプルホールドタイミングとを定めるサンプルホールドタイミング生成回路と、前記サンプルホールドタイミング生成回路に供給する記録信号の遅延をプログラマブルに設定可能な第１遅延回路と、を有する。上記より、記録信号によりレーザ光源を駆動する応答系と、記録信号によりレーザ光源を駆動してレーザ光を出射させてそれをサンプリングする応答系との間の遅延時間の相違に対して、前記第１遅延回路による遅延量の設定次第で、記録される情報とサンプリングされる情報との間の関係を望ましい状態に整合させることが容易になる。前記レーザ光源の駆動回路に供給する記録信号の遅延をプログラマブルに設定可能な第２遅延回路を設ければ、更に容易になる。２系統の遅延回路の遅延時間の調整範囲を広く取ることができ、温度変化や電源変動による回路遅延時間の変動時にたいしても調整が容易になる。これらにより、レーザ光検出のサンプルタイミングを容易に最適に保つことが可能になり、また、光ディスク等の記録媒体へのデータ記録の信頼性向上にも資することが可能になる。
【００２１】
前記第１遅延回路による遅延時間は、記録中のディスクからの反射光によって得られる記録マークのタイミングと、同様に反射光から得られるプリピット信号のタイミングを比較することにより求めた時間差を参照して決定することができる。第２の遅延回路による遅延時間は、アナログフロントエンド部の内部で特定マーク長の記録信号からサンプル信号を生成し、このサンプル信号のタイミングでディスクからの反射光に対応する電気信号をサンプルホールドし、サンプルホールドした値を参照して決定することができる。
【００２２】
本発明の望ましい形態として、前記第１遅延回路による遅延量、第２遅延回路による遅延量を指定する制御レジスタを有する。プログラマブルに遅延時間を設定するのが容易である。
【００２３】
〔２〕本発明に係る半導体回路デバイスは、記録信号に基づいてレーザ光を記録媒体に照射して情報の記録を行なう光学的情報記録装置に用いるデバイスであって、レーザ光源から出射されたレーザ光を検出して得られる出射光信号をサンプルホールドする第１のサンプルホールド回路と、前記記録媒体に照射されたレーザ光の反射光を検出して得られる反射光信号をサンプルホールドする第２のサンプルホールド回路と、前記記録信号に基づいて第１のサンプルホールド回路のサンプルホールドタイミングと第２のサンプルホールド回路のサンプルホールドタイミングとを定めるサンプルホールドタイミング生成回路と、前記サンプルホールドタイミング生成回路に供給する記録信号の遅延をプログラマブルに設定可能な第１遅延回路と、を有する。上記同様に、記録信号によりレーザ光源を駆動する応答系と、記録信号によりレーザ光源を駆動してレーザ光を出射させてそれをサンプリングする応答系との間の遅延時間の相違に対して、前記第１遅延回路による遅延量の設定次第で、記録される情報とサンプリングされる情報との間の関係を望ましい状態に整合させることが容易になる。前記レーザ光源の駆動回路に供給する記録信号の遅延をプログラマブルに設定可能な第２遅延回路を設ければ、更に容易になる。本発明の具体的な形態として、上記記録信号を差動で受けるための小振幅インタフェースを有する。
【００２４】
〔３〕本発明に係る半導体回路デバイスは、記録信号に基づいてレーザ光を記録媒体に照射して情報の記録を行なう光学的情報記録装置に用いる半導体回路デバイスであって、上記記録媒体から読み出されたデータを外部に転送するためのインターフェイス回路と、上記光ディスクに記録すべき記録信号を変調するための変調回路と、サンプルホールド回路のサンプルホールドタイミングを定めるためのサンプルホールドタイミング生成回路に供給されるところの上記変調回路で変調された記録信号に対して遅延をプログラマブルに設定可能な第１遅延回路と、を１個の半導体チップに有する。
【００２５】
具体的な形態として、上記レーザー光を出射するためのレーザ光源の駆動回路に供給されるところの上記変調回路で変調された記録信号に対して遅延をプログラマブルに設定可能な第２遅延回路を有する。また、前記第１遅延回路による遅延量を指定する制御レジスタを有する。また、上記変調回路に変調された記録信号を差動で送るための小振幅インタフェースを有する。
【００２６】
〔４〕本発明に係る光学的情報記録装置は、記録信号に基づいてレーザ光を記録媒体に照射して情報記録を行なう光学的情報記録装置であって、レーザ光源と、前記レーザ光源の駆動回路と、前記レーザ光源から出射されたレーザ光を検出して得られる出射光信号をサンプルホールドする第１のサンプルホールド回路及び前記記録媒体に照射されたレーザ光の反射光を検出して得られる反射光信号をサンプルホールドする第２のサンプルホールド回路の内の少なくとも一つと、前記少なくとも一つのサンプルホールド回路のサンプルホールドタイミングを前記記録信号に基づいて定めるサンプルホールドタイミング生成回路と、前記サンプルホールドタイミング生成回路に供給する記録信号の遅延をプログラマブルに設定可能な第１遅延回路と、前記レーザ光源の駆動回路に供給する記録信号の遅延をプログラマブルに設定可能な第２遅延回路と、を有する。
【発明の効果】
【００２７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２８】
すなわち、記録媒体上の記録位置の精度とサンプルパルスの設定精度を向上させることが可能になる。
【発明を実施するための最良の形態】
【００２９】
《第１の実施形態》
図１に本発明の一実施形態である情報記録再生装置の一例を示す。光ディスク１はスピンドルモータにより保持され、回転する。光ディスク１を形成する記録膜としては、光磁気記録膜、相変化形記録膜、有機色素膜がある。情報記録再生装置は、情報の記録再生を行うためのレーザ光１０６を発光する半導体レーザ４と半導体レーザ４からのレーザ光１０６をディスク面上に１ミクロン程度の光スポットとして形成する光学系（図示せず）と、光ディスク１からの反射光１０８を用いて情報の再生および自動焦点、トラック追跡などの光点制御を行うための光検出器としてのＰＤ６(photo detector)と、ＰＤ６による光―電流変換後の電流を電圧に変換するＩ−Ｖ変換器８とを有する。また、Ｉ−Ｖ変換器８の出力をサンプルホールドするサンプルホールド（Ｓ／Ｈ）回路１８と、この値をＡＤ（analog to digital）変換するＡＤ変換器２０と、ＡＤ変換器２０の出力を受け取り、少なくともＭＰＵ（micro processing unit）２８及びＭＥＭ（memory）２９を設けて構成され光ディスクドライブ全体を制御するシステムコントロール部１２と、反射光電圧１１１を２値化する２値化回路１４と、この出力に対して同期クロックを生成するＰＬＬ（phase locked loop）１５と、必要に応じてＮＲＺＩ（non return to zero inverted）変換の復号化、ランレングス制限符号（ラン長制限符号）の復号化、及びＥＣＣ（error correction code）訂正等を行いユーザデータを再生するデータ再生回路１６と、ユーザデータを外部機器やデバイスに転送するインタフェース回路１７と、再生データ１２２に埋め込まれたディスク上のデータの位置情報に対応するＩＤ番号を再生するＩＤ再生回路２２と、ＩＤ再生回路の出力のＩＤ検出タイミング信号１２７でカウント値を補正し、セクタやブロック等、媒体上の記録単位に同期してカウントするセクタカウンタ２３と、インタフェース回路１７から送られる記録すべきユーザデータに、ＥＣＣ符号付加、ランレングス符号化、ＮＲＺＩ変換等の変調処理を行いカウント値１２１と同期した変調データ１１７とこれに同期した記録クロック１１８を出力する変調回路２４と、変調データ１１７をシステムコントロール部１２の指示による遅延時間分遅らせる遅延回路２５と、同様にシステムコントロール部１２の指示による遅延時間分遅らせる遅延回路２６とを有する。更に情報記録再生装置は、変調データ１１７を遅延させた記録信号１０２とこれに同期した記録クロック１０３より記録信号１０２のマークに対応するタイミングに対応したパルス信号、または、記録信号１０２のスペースのタイミングに対応したパルス信号を生成するＳ／Ｈ信号生成回路２１と、半導体レーザ４の出射光を電流に変換するＰＤ７と、ＰＤ７の出力を電流―電圧変換するＩ−Ｖ変換器９と、この出力の出射光電圧１１２を前記Ｓ／Ｈ信号生成回路２１の出力の出射光サンプルパルス１１６でサンプルホールドするＳ／Ｈ回路１９とを有する。Ｓ／Ｈ回路１９の出力の出射光サンプルホールド信号１１４はレーザドライブＬＳＩ５へ送られる。レーザドライブＬＳＩ５は、記録クロックを用いて記録信号１００の記録マークのタイミングをパルス状に変調してマルチパルス信号を生成するマルチパルス生成回路を内蔵し、このマルチパルス信号のピー���に対応して半導体レーザ４へ出力するレーザ駆動電流１０５のレベルを２値以上で切り替える。レーザ駆動電流１０５の値は出射光サンプルホールド信号１１４が指定レベルとなるようサーボ制御される。前記マルチパルス生成回路と半導体レーザ４の電流駆動機能はレーザドライブＬＳＩ５に設けられる。レーザパワーをサーボ制御する方法については図１には示されていないが、出射光サンプルホールド信号１１４と目標値電圧値との差をとり、誤差が小さくなる様に半導体レーザ４のレーザ駆動電流１０５を増減させるようにすればよい。
【００３０】
以上述べた記録再生装置は光ピックアップ部２と回路基板３に分割され、光ピックアップ２にはＦＰＣ（flexible printed circuit）基板が配置され、このＦＰＣ基板上には、先に述べたレーザドライブＬＳＩ５、半導体レーザ４、ＰＤ６、ＰＤ７、及びＩ−Ｖ変換器８，９を少なくとも含んで構成され、回路基板３にはＡＦＥＬＳＩ（analog front end large scale integrated circuit）１０とコントローラＬＳＩ１１、システムコントロール部１２とを少なくとも含んで構成され、光ピックアップ部２と回路基板３はケーブルで接続される。ＡＦＥＬＳＩ１０は２値化回路１４、ＰＬＬ１５、Ｓ／Ｈ回路１８、Ｓ／Ｈ回路１９、ＡＤ変換器２０、及びＳ／Ｈ信号生成回路２１を含んで構成される。コントローラＬＳＩ１１はデータ再生回路１６、ＩＤ再生回路２２、セクタカウンタ２３、インタフェース回路１７、変調回路２４、遅延回路２５、及び遅延回路２６を含んで構成される。システムコントロール部１２としては、ここでは詳しく述べないが、ＭＥＭ２９としてＭＰＵ２８の動作プログラムを保有するプログラムメモリやＭＰＵ２８のワークメモリとされるＲＡＭ等を含んで構成される。システムコントロール部１２はＭＰＵ２８のバスや制御ポートを介して、ＡＦＥＬＳＩ１０とコントローラＬＳＩ１１を制御する。光ピックアップ部２に配置される回路基板としてはＦＰＣ基板を用いるのが好適であるが、一般的な回路基板を用いても良い。また、光ピックアップ部２はスレッドモータ１３で移動可能とされ、光スポットをディスク１上の任意のトラックへ照射することを可能とする。前記レーザドライブＬＳＩ５、アナログフロントエンドＬＳＩ１０、コントローラＬＳＩ１１、及びシステムコントロール部１２は夫々単結晶シリコンなどの１個の半導体基板（半導体チップ）に形成されている。
【００３１】
前記２値化回路１４としては、ＤＶＤフォーラム策定のＤＶＤＲＡＭ規格に示されるようにＩＤ部がトラック上に一定間隔でプリピットとして配置され、一つのＩＤから次のＩＤまでの期間にユーザデータを記録するような場合には、図１に示す通り反射光電圧１１１を２値化し、この２値化後のデータに対してＰＬＬをかけ、コントローラＬＳＩ１１に配置されるデータ再生回路１６とＩＤ再生回路２２でデータとＩＤをそれぞれ復調する。また、同じＤＶＤフォーラム策定のＤＶＤ−Ｒ規格に示されるようにＩＤが記録トラック（グルーブ）に隣接するランド部分にピットとして記録される場合には図１とは若干異なるが、ユーザデータの再生は図１に示される２値化回路１４、ＰＬＬ１５、データ再生回路１６によって行い、ランドプリピットとして記録されるＩＤ情報はＡＦＥＬＳＩ１０内部に公知のランドプリピット検出回路を設け、この２値化されたプリピット信号をコントローラＬＳＩ１１にプリピットによるＩＤ情報を一定の規則で復号化するＩＤ再生回路を設け、プリピット信号からＩＤ情報を再生し、この再生タイミング信号でカウント値を補正することによりセクタカウンタ２３のタイミングを光ディスク１上のランド上に配置されたプリピットによるＩＤ（identfication）のタイミングに同期させればよい。さらに、ＣＤ−Ｒ（compact disc recordable）規格に示されるようにＷＯＢＢＬＥ（記録面の蛇行もしくはうねり）の周波数や、位相を変化させてＩＤ情報を記録する場合があり、このような光ディスクの場合にはＷＯＢＢＬＥを検出し２値化する回路と、この信号からＩＤを再生する回路を設けてこのＩＤの再生タイミングでカウント値を補正することによりセクタカウンタをＷＯＢＢＬＥによるＩＤのタイミングに同期させればよい。このように、２値化回路１４とＰＬＬ１５とデータ再生回路１６とＩＤ再生回路２２は、対象となるディスクの規格に応じて、その構成が決まる。セクタの同期に関しては、トラック上のユーザデータを再生する機能とＩＤ再生機能を有し、セクタカウンタ２３を媒体上のＩＤのタイミングに同期をとることができればよい。また、セクタカウンタ２３を補正する信号としてはＩＤ情報の検出結果を用いても良いが、ＩＤを再生するための同期信号の検出タイミング等でセクタカウンタの同期を採るようにしてよい。本発明は記録されたＷＯＢＢＬＥやランドプリピット、ユーザデータと同一トラック上に交互に配置されるプリピット等、予めディスクに記録された位置情報信号の一部または全部を用い、この信号でセクタカウンタ２３の動作タイミングに同期を採り、結局、セクタカウンタ値１２１の変化タイミングに同期がかかればよい。
【００３２】
セクタカウンタ２３のクロックとしては、所望の周波数の発振器のクロックを用いればよい。また、先に述べたＷＯＢＢＬＥ信号から逓倍または分周した信号をクロックとすれば、光ディスクを回転させるモータ等に起因する回転変動やディスクの偏心に追従してクロックの周期が変化する場合にも、媒体上の位置情報と良好にタイミングを採ることができる。また、図１には図示されていないが変調回路のクロックとしても発振器のクロックを用いても良いが、先に述べたのと同様、ＷＯＢＢＬＥから生成したクロックを用いても良い。遅延回路２５と遅延回路２６をシフトレジスタで構成した場合にはクロックが必要であるが、記録クロック１１８、記録クロック１０１、記録クロック１０３としても変調回路と同じクロックを用いると回路構成が簡単になる。
【００３３】
前記Ｓ／Ｈ回路１８、Ｓ／Ｈ回路１９としては、例えばアナログスイッチとコンデンサで構成するスイッチドキャパシタ回路等を用いればよい。
【００３４】
図２に図１のＳ／Ｈ信号生成回路２１の一例を示す。記録信号１０２を記録クロック１０３にて取り込みシフトするシフトレジスタ４０a〜４０oと、このシフトレジスタ４０a〜４０oの出力値よりマーク長（強い強度によるレーザ光照射長）またはスペース長（強い強度によるレーザ光照射長）を検出するパルス幅検出回路４２と、同じシフトレジスタ４０a〜４０oの出力値より記録マークまたはスペースのタイミングに対応したパルス信号を出力するパルス生成回路４１と、パルス生成回路４１の出力のパルスを選択するセルクタ４３と、４４から構成される。パルス幅検出回路４２は３Ｔ〜１４Ｔの規定の幅のパルス幅を検出したとき、その幅を示すパルス幅計測値１２６を出力し、それ以外は０を出力する。セレクタ４３，４４はパルス幅計測値１２６で指示される幅に応じたタイミングで変化するサンプルパルスをパルス生成回路４２の出力から選択して出力する。１１５，１１６は選択されて出力されたサンプルパルスである。セレクタ４３，４４にはシステムコントロール部１２から制御信号１２５が供給され、サンプルパルス１１５，１１６のタイミングを調整可能にされる。例えば、再生パルス１１１，１１２の整定時間によって、再生パルスの後半にサンプルタイミングをシストするような制御を可能にする。
【００３５】
図３に図１と図２の動作タイムチャートを示す。図３はコントローラＬＳＩ１１内部でＮＲＺＩ変換された値を記録信号１０２と記録信号１００として出力する場合について図示している。図３において、ディスク上の書き込みタイミング５０６aが例えば図に示す位置とすると、対応する変調データ１１７は変調データ出力タイミング１２９のように、ディスク上の書き込みタイミング５０６aに対して早めに出力させる。変調データ１１７は遅延回路２６でＴｗ１分だけ遅延して、光ピックアップ２に実装されたレーザドライブＬＳＩ５へ送られる。レーザドライブＬＳＩ５内部でマルチパルスを生成し、レーザ駆動電流１０５を出力し、この電流に対応したレーザ光強度１１０でレーザ光１０６がＴｗ２遅れて出射され、トラック上のマーク１２０はＴｗ３遅れて形成される。遅延時間Ｔｗ１をシステムコントロール部１２の指示で切り替えることにより、書き込み位置をディスク上の書き込みタイミング５０６ａに合わせることを可能とする。遅延時間Ｔｗ１の切換えは制御信号２７にて遅延回路２６に指示される。
【００３６】
また、図３で形成された記録マーク１２０に対応した反射光電圧１１１がＴｗ４遅れて出力される。一方、変調データ１１７は遅延回路２５でＴｓ１分遅延して、ＡＦＥＬＳＩ１０に内蔵したＳ／Ｈ信号生成回路２１へ送られる。パルス幅検出回路４２は、シフトレジスタ４０a〜４０oの出力をデコードしてパルス幅計測値１２６を出力する。例えば６Ｔ長のマークを検出する場合、図３に示す通り、４０h〜４０oが０１１１１１１０と一致したことをパルス幅検出回路４２が検出することにより、パルス幅検出回路４２の内部のフリップフロップ（図示せず）に値“６”を格納し、後続のシフト動作によって４０n、４０oが"０，１"となった時に、前記フリップフロップに“０”をラッチするようにする。このフリップフロップの出力値はシフトレジスタ４０oの６Ｔパルス期間だけ“６”とされ、それ以外のタイミングでは“０”とされる。同様に、パルス幅検出回路４２が３Ｔ〜１４Ｔのマークそれぞれに対応して４０h〜４０oの値をデコードし、それぞれのマークに対応してパルス幅検出回路４２の内部のフリップフロップに値３〜１４をセットし、４０n、４０oが“０，１”となった時に前記フリップフロップに“０”をラッチするようにし、これをパルス幅計測値１２６として出力すれば、シフトレジスタ４０oの“Ｈ”期間の間そのパルス幅の値をパルス幅計測値１２６は保持し、“Ｌ”期間では”０”を出力する。
【００３７】
例えば３Ｔのパルスではパルス幅が短いためサンプルホールドのタイミング設定が困難になる。特に１Ｔの時間が数ns以下となると例えば３Ｔの反射光パルスに対してサンプルホールドのタイミングを精度良く設定することが困難になる。所定長以上のマークまたはスペースに対してサンプルホールドパルスを設定することが望ましい。図２のＳ／Ｈ信号生成回路２１では、パルス幅計測値１２６の値に応じてサンプルホールドのタイミングを設定するようにし、例えば所定長以下のマークではサンプルパルスを出力しない様にしても良い。また、Ｓ／Ｈ信号生成回路２１の遅延時間は、マーク長またはスペース長を検出して、これに対応したタイミングを自由に設定可能とする場合には、マーク／スペース長の計測時間が必要で、計測する最長マーク／スペース長と同等かまたはそれ以上の時間が必要になる。
【００３８】
ここでは図示していないが、Ｓ／Ｈ信号生成回路２１の他の例として、例えば４Ｔ以上のマークに対して、例えば２Ｔ遅れてサンプルパルスを出力し、サンプル終了は反射光のマーク部分終端の例えば１Ｔ前といったタイミング設定の仕方をする場合には、３段のシフトレジスタを設け、１段当たり１Ｔ遅らせるとすると、３段目と入力信号のアンドをとれば良く、この信号はシフトレジスタの１段目の出力信号の立ち上がりに対して２Ｔ遅れで、立ち下がりに対して１Ｔ前の信号となる。すなわち、仮想的に１Ｔ遅れたサンプルホールド信号となる。このように、Ｓ／Ｈ信号生成回路２１の回路構成にもよるが、１Ｔ〜最大マーク長／スペース長程度かそれ以上の回路遅延が生じる。
【００３９】
また、レーザドライブＬＳＩ５に内蔵するマルチパルス生成回路としては、例えば、１Ｔ周期の同期クロックの正相と逆相で交互にシフトするシフトレジスタを設け、その出力のデコード値からマルチパルスが簡単に生成できる。しかし、一方で特開２００１−４３５３１号公報に示されるようにレーザドライブ回路部にＰＬＬ回路を設け、このＰＬＬ回路を記録クロックに同期して１Ｔ周期より十分速い周期で発振させ、この高周波クロックを用いて、各パルスの幅を高精度に補正する方式が提案されている。レーザドライブＬＳＩの回路構成は複雑になり信号の回路遅延時間も増える場合がある。
【００４０】
さらに、最近転送レートの高速化を目指して、光ディスク記録再生装置において高倍速化が進んでいる。例えばＤＶＤフォーラムで規格化されているＤＶＤ−Ｒ規格では、４倍速の記録再生装置が製品化され始めており、さらに１６倍速程度まで高速化が進むと１Ｔ周期が２.４nsとなり、これまで述べたクロック単位で設定される遅延時間に加えて、論理ゲートの遅延時間や入出力バッファの遅延時間が無視できなくなる。記録信号は、セクタカウンタ２３の媒体との同期誤差と、記録信号１００の光ピックアップへ接続する伝送路の遅延、マルチパルス生成回路を含むレーザドライブＬＳＩ５内部の遅延、レーザドライブＬＳＩ５の電流の立ち上がり時間による遅延、及び、半導体レーザ４から光ディスク上にマークを形成するまでの遅延等すべてを含んだ時間分だけ媒体上の記録タイミングよりも早く、遅延回路２６から記録信号１００が出力されることが望ましい。本発明では、以上述べた遅延時間分、変調データ１１７は媒体上の書き込みタイミングよりも早く出力する。また、これら遅延時間は伝送路遅延やゲート遅延等を含んでおり、ＬＳＩのプロセスバラツキや環境条件に影響を受ける。変調データ１１７を早める時間にはこれらバラツキを含んで十分マージンをとることが望ましい。遅延回路２６の遅延時間切換え範囲としては、少なくともこれらバラツキを補正可能な範囲がシステムコントロール部１２からの信号２７による指示で設定可能とされる。遅延回路２６の回路構成としては、受動素子や論理ゲートによる複数段の遅延回路の各出力、または、シフトレジスタの各出力をシステムコントロール部の指示で切り替えるセレクタ回路で構成してもよい。
【００４１】
コントローラＬＳＩ１１の構成としては、多種の周辺回路にも対応可能とすることが望ましい。また、記録信号１００に関して説明したのと同様に、光ディスク１への記録の高速化が進むと、ゲート遅延や伝送路遅延等がマーク長／スペース長の減少に応じて相対的に大きくなり、１１５や１１６のサンプルパルス信号にもタイミング設定精度を向上させる必要が生じる。本発明では、記録信号の遅延回路２５をコントローラＬＳＩ内部に設け、変調信号１０２の伝達経路におけるコントローラＬＳＩ１１の出力バッファの動作遅延時間とＳ／Ｈ信号生成回路２１の遅延時間と、反射光サンプルパルス１１５のＳ／Ｈ回路１８入力端までの伝送遅延との和から、伝送路の遅延も含んで光ディスク上の記録位置のタイミングから反射光電圧１１１がＳ／Ｈ回路１８の入力端に到達するまでの遅延時間を引いた値以上、変調データ１１７を早めて出力する。また、先に延べた記録信号１００を経由するパスの説明と同様に伝送路の遅延やゲート遅延等は温度／半導体プロセスの変動でばらつくし、セクタカウンタ２３は再生系の遅延の温度変動等により媒体との相対関係が変動する。変調データ１１７はそれらバラツキも含んで最大となる遅延時間以上早く出力するようにされる。遅延回路２５の遅延時間切換え範囲としては、これらバラツキを補正可能な調整範囲以上で設定可能とし、対応するマークの所定位置に反射光サンプルパルスを設定可能とする。遅延回路２５の回路構成としては、受動素子や論理ゲートによる複数段の遅延回路の各出力、または、シフトレジスタの各出力をシステムコントロール部の指示で切り替えるセレクタ回路で構成してもよい。
【００４２】
図１１には前記遅延回路２５，２６，２０４，２０５の一例が示される。直列された遅延素子ＤＥＬの出力はアンドゲートＡＮＤとオアゲートＯＲからなるセレクタＳＥＬで選択される。セレクタＳＥＬに対する選択制御は遅延制御レジスタＲＥＧにロードされる遅延制御データ２７によって決定される。遅延制御データ２７は選択すべきアンドゲートＡＮＤの位置に対応するビットが“１”、その他のビットが“０”にされる。遅延制御データ２７はシステムコントロール部１２から供給される。遅延制御レジスタＲＥＧはシステムコントロール部１２に配置されてもよい。尚、図１１には変調信号１１７の構成だけを図示しているが記録クロック１１８、サンプルパルス２５５，サンプルパルス２５６に対しても同様に構成すればよい。
【００４３】
図１に示される記録信号１０２と記録信号１００とを共通の信号である変調データ１１７にすることも可能である。即ち、このような場合には記録信号１００から光ディスク１上の記録タイミングまでの遅延時間と、記録信号１０２からＳ／Ｈ回路１８または１９の入力端までの遅延と光ディスク１上のマーク／スペースからＳ／Ｈ回路１８または１９の差との内、どちらか長いほうの時間以上、早く変調データ１１７を出力し、遅延回路２５をＡＦＥＬＳＩ１０に設け、遅延回路２６をレーザドライブＬＳＩ５の内部に設けてタイミング補正すれば良い。ただし、遅延回路２５，２６をシフトレジスタとして構成する場合は、一般にコントローラＬＳＩ１１は主にロジック回路をＡＦＥＬＳＩ１０側よりも高集積化するので、コントローラＬＳＩ１１側に設けるほうが望ましい。また、遅延回路２５及び２６に相当するタイミング調整機能をコントローラＬＳＩ１１側及びＡＦＥＬＳＩ１０と、レーザドライブＬＳＩ５との双方に設け、タイミングの祖粗調整をコントローラＬＳＩ１１側で行い、微調整をＡＦＥＬＳＩ１０及びレーザドライブＬＳＩ５側で行うようにしてもよい。
【００４４】
また、遅延回路２５及び２６をＡＦＥＬＳＩ１０とレーザドライブＬＳＩ５側に設けた場合、変調回路２４の出力の変調データ１１７とこれに同期した記録クロック１１８は共通の同じ信号として、コントローラＬＳＩ１１からＡＦＥＬＳＩ１０とレーザドライブＬＳＩ５へ送出するが、コントローラＬＳＩ１１の出力端子として接続先毎に２系統設けたほうが反射の低減や終端のし易さの点からの好ましい。
【００４５】
また、１Ｔ周期が数ns程度まで高速化された場合、遅延回路２５及び２６で補正をかけたとしても反射光電圧１１１や出射光電圧１１２に対する反射光サンプルパルス１１３及び出射光サンプルパルスのタイミング設定精度は悪化する。この精度低下分を考慮してサンプルパルスを設定することが望ましい。例えばマークのタイミングをサンプルする場合、サンプルパルスは少なくとも反射光電圧１１１や出射光電圧１１２の安定化時間にプラスしてさらに１Ｔ〜２Ｔ程度前縁から遅らせてセットし、１Ｔ〜２Ｔ程度後縁より速いタイミングでリセットするのが望ましい。
【００４６】
また、図１の例はマルチパルスで記録する場合を例にとって説明したが、矩形状の記録パルスやその他の形状でも良い。さらに図１のようにマルチパルスで記録する場合は反射光電圧１１１や出射光電圧１１２を同一マーク内で信号がパルス状に急峻に変化するためバンドパスフィルタやロウパスフィルタをかけた後の信号をサンプルホールドするようにしても良いが、これらフィルタ回路の遅延時間を考慮して遅延回路２５の遅延時間を設定する必要がある。
【００４７】
以上述べたように、本発明ではサンプルホールド信号生成回路２１はＡＦＥＬＳＩ１０内部に設けられる。サンプルパルス信号はＡＦＥＬＳＩ１０内部で記録信号１０２から生成するため、出射光および反射光のサンプル回路１８，１９の制御に要するコントローラＬＳＩ１１からの信号入力端子は記録信号１０２と記録クロック１０３だけで良く、仮にこれらにＬＶＤＳ（low voltage differential signaling）等の差動小振幅差動インタフェースを用いたとしても４本で良い。また、Ｓ／Ｈ信号生成回路２１をＡＦＥＬＳＩ１０内部に設けていることにより、サンプルパルス信号は端子本数の制約にとらわれずに何本でも生成可能である。これに対し、サンプルホールド信号生成手段を、レーザドライブＬＳＩやＡＦＥＬＳＩのようにアナログ回路を多く含むＬＳＩに設けずに、論理回路が高集積に実装可能なコントローラＬＳＩ内部に設けると、例えば１Ｔ周期が数ns程度になれば、１Ｔ〜３Ｔ幅程度のサンプルパルスをコントローラＬＳＩからＡＦＥＬＳＩにＬＶＴＴＬ（low voltage transistor - transistor logic）で送ることは困難になる。そうすると、ＬＶＤＳ（low voltage differential signaling）等の小振幅インタフェースが必須で、さらに差動で転送する必要性が出てくる。従来、通常２本〜数本程度のサンプルパルス信号がコントローラＬＳＩから直接ＡＦＥＬＳＩに送られる構成やＬＳＩ製品が多いが、このように記録の高速化が進む中、サンプルパルスの小振幅の差動インタフェースが１０本前後必要になれば、システムを構成するＬＳＩの端子増を招くばかりか、基板ノイズの原因となる。
【００４８】
さらに、今後ＤＶＤ−Ｒ等の記録スピードが８倍速、１６倍速へと推移していくと、現状のＣＬＶ（constant linear velocity）記録方式からＣＡＶ（constant angular velocity）記録またはパーシャルＣＡＶ等の記録方式へ移行していくと考えられる。現在ＤＶＤ−Ｒ（digital video disk - recordable）等の光ディスクの記録装置で用いられているＣＬＶ記録方式ではディスク上の記録マークの単位となる長さを内外周を問わず一定として、一方ディスクを回転させることにより光スポットが、単位となる記録マークを通過する時間も一定として、半導体レーザ照射で発生する熱の伝達によるマーク形成条件を一定に保っている。ＤＶＤ−Ｒ等の光ディスクの内周部の１回転分のトラックの長さは、外周の半分程度であり、ＣＬＶ記録方式の場合、回転速度は内周で速く、外周では遅く回転させる。しかしながら、ＣＬＶ方式でさらなる倍速向上を進めると、スピンドルモータとディスクも含めた回転制御系の制約から、回転の速い内周部で速度の限界となる。高価なモータを使うか、互換性を度外視すれば実現可能かもしれないが、現実的ではない。このような場合の速度向上策としてディスクを一定角速度で回転させるＣＡＶ記録方式を用いる。ＣＡＶ記録方式では内外周とも同じ角速度で回転させるので、ＣＬＶの最内周の回転速度がＣＡＶと同じであれば、外周の転送レートはＣＡＶ記録方式の方があがるため、平均した転送レートは向上する。近年ＣＤ−Ｒ／ＣＤ−ＲＷ等の記録装置でも用いられている。
【００４９】
このようなＣＡＶ記録方式を用いた場合、外周部の１Ｔ周期は内周部の半分程度となり記録クロックの周期もこれに対応して変化するので、ゲート遅延や伝送路の遅延時間を１Ｔ周期で換算した遅延時間は、内外周で一定とはならない。遅延回路２５及び遅延回路２６として、それぞれ複数段のシフトレジスタとこの複数の出力をセレクタ回路へ入力し、システムコントロール部１２の出力の制御信号２７でセレクトする構成とした場合、記録クロックの１周期または正／逆両相を使用して０.５周期に対応する時間がタイミングの調整単位となる。仮に内周でこのような遅延回路２５，２６を用いて正確にタイミング補正したとしても、外周では１Ｔの周期が半分程度となり、１Ｔ周期と相関を持たない固定のゲート遅延や伝送路の遅延時間分は１Ｔ周期換算で大きく見えてしまう。これに対処するのに、ディスク上のトラックを半径方向に所定数のエリアに分割し、各エリア毎の遅延回路２５、２６の遅延時間情報をＭＥＭ２９に格納しておき、エリアに応じてＭＥＭ２９から対応する遅延時間情報を読み出し、これを元に遅延回路２５，２６の遅延時間を設定するようにしてもよい。ＭＥＭ２９にはフラッシュメモリのような書換え可能な不揮発性メモリを用いるのがよい。
【００５０】
《第２の実施形態》
次に本発明の第２の実施形態について説明する。はじめに第２の実施形態に好適な光ディスクの一例を図９と図１０を用いて説明する。図１０は光ディスクの記録面に対して垂直な方向から見た図である。グルーブ５０１とランド５０２が図１０に示す通り螺旋上に交互に配置される。図９は図１０の光ディスクの断面図を示し、光スポット１０６は図に示す側から照射し、光スポット１０６はディスクの回転に合わせてグルーブ５０１のトラックを追跡する。ランド部５０２にはランドプリピット５０３が配置され、このランドプリピット５０３の間隔の組み合わせによりＩＤ情報を記録する。このランドプリピット５０３群の内の特定ピットと、グルーブ５０１へ記録される記録信号中の同期信号の１４Ｔマーク（またはスペース）とが同期するように記録される。記録マークの同期信号部分以外には１４Ｔマーク（またはスペース）は存在しない。マーク／ランドプリピットの詳細についてはＤＶＤフォーラム作成のＤＶＤ−Ｒ／ＲＷ規格に記載されており、ランドプリピットは公知のプッシュプル方式等によるトラッキング誤差信号から容易に再生できる。また、グルーブ５０１とランド５０２は図９に示されるように蛇行させても良い。このような蛇行したトラックは一般にＷＯＢＢＬＥと呼ばれており、プッシュプル方式等によるトラッキング誤差信号からＷＯＢＢＬＥ信号を再生しこの信号に対してＰＬＬをかけることにより、トラック上の位置に同期したクロックを容易に生成することができる。また、図９と図１０の光ディスク１は図４に示す第２の実施形態に好適な例であるが、第１の実施形態、後述する更に別の第３の実施形態、第４の実施形態にも使用可能な一例であり、これらの実施形態に対してはランドプリピット５０３の有無に関わらず使用可能であるが、ランドプリピットが無い場合には、ＷＯＢＢＬＥ変調方式によるＩＤ情報等これに変わるＩＤ情報が予め記録されていることが望ましい。尚、前記ランドプリピットやＷＯＢＢＬＥから再生されるクロックは媒体タイミングとして位置付けられる。
【００５１】
本発明の第２の実施形態を図４に示す。図４のＡＦＥＬＳＩ１０aとシステムコントロール部１２a以外の回路は図１と同様であり、図４の構成は図１のＡＦＥＬＳＩ１０及びシステムコントロール部１２と置き換えられる。すなわち図４の反射光電圧１１１と出射光電圧１１２及び出射光サンプルホールド信号１１４は図１の光ピックアップ２と接続され、再生データ１２２と再生データの同期クロック１２３と記録信号１０２と記録クロック１０３は図１のコントローラＬＳＩ１１へ接続される。図４の２値化回路１４、ＰＬＬ１５、Ｓ／Ｈ回路１８、Ｓ／Ｈ回路１９、ＡＤ変換器２０、Ｓ／Ｈ信号生成回路２１は、図１と同じ回路でよい。図４のＳ／Ｈ信号生成回路２１は図２のＳ／Ｈ信号生成回路２１と同じでも良いが、図４の構成ではパルス幅計測値１２６を１４Ｔタイミングゲート生成回路６０に出力可能とする。また、図１では、システムコントロール部１２からコントローラＬＳＩ１１とレーザドライブＬＳＩ５に信号を接続してあるが、これらは図４では記載していないが、同様にシステムコントロール部１２aから接続しても良い。
【００５２】
以下図４を用いて本発明の第２の実施形態について詳細に説明する。図４のＡＦＥＬＳＩ１０aにおいて、２値化回路１４、ＰＬＬ１５、Ｓ／Ｈ回路１８、Ｓ／Ｈ回路１９、ＡＤ変換器２０、Ｓ／Ｈ信号生成回路２１は、図１のものと同じ動作をするので説明は省略する。図４では、新たにプッシュプル方式のトラッキングエラー信号からランドプリピット５０３(略称：ＬＰＰ)を検出するＬＰＰ検出回路５１と、反射光電圧１１１を２値化する２値化回路５５と、この出力のパルス幅を検出し１３Ｔまたは１４Ｔ以上の時に検出パルスを出力する１４Ｔ検出回路５６と、記録信号１０２からマークのパルス幅のカウント値であるパルス幅計測値１２６から１４Ｔのマーク用のゲート信号を生成する１４Ｔタイミングゲート生成回路６０と、１４Ｔ検出タイミングゲート１５９とＬＰＰ検出パルス１６０のアンドをとるアンドゲート５２と、１４Ｔ検出タイミングゲート１５９と１４Ｔ検出信号のアンドを採るアンドゲート５３と、アンドゲート５２の出力のパルスのタイミングでカウンタがスタートし、アンドゲート５３の出力のパルスのタイミングでカウント値をホールドするカウンタ５４と、カウンタ５４のカウント値１６４の値を参照してコントローラＬＳＩ１１の記録タイミングを補正するシステムコントロール部１２aとで構成される。図９のようにＩＤ情報がランドプリピットに記録される光ディスクに適用する場合は、図４には図示していないが、２値化回路１４，ＰＬＬ１５の他に、ＬＰＰ検出パルス１６０をコントローラＬＳＩ１１へ送り、ＬＰＰからＩＤを検出するＩＤ検出回路を設けて、この検出タイミングでセクタカウンタ２３のタイミングを補正しても良い。
【００５３】
図５を用いて、図４の構成の動作タイミングを説明する。図４では図示していないが、図４の周辺回路として、例えば図１のコントローラＬＳＩ１１、光ピックアップ２を接続した場合について説明する。セクタカウンタ２３は媒体（光ディスク）面上のタイミングに同期して動作するカウンタで、このカウンタのカウント値１２１に同期して変調データ１１７を生成する。この変調データ１１７にＬＰＰ近傍では１４Ｔのマーク（またはスペース）を出力する。この変調データ１１７は遅延回路２６において、例えばＴｗ１分遅れて記録信号１００として出力する。レーザ光１０６は記録信号１００からＴｗ２だけ遅れて発光し、その強度はレーザ光強度１１０に示される。１４Ｔの記録マーク５０５はレーザ光（強度）１１０に対してＴｗ３遅れて、グルーブ５０１上に形成される。反射光電圧１１１はさらにＴｗ４だけ遅れて出力され、２値化されて、このパルス幅が１３Ｔまたは１４Ｔ以上の時、１４Ｔ検出パルス１６１を出力する。一方反射光電圧１１１から例えばプッシュプル方式等によりトラッキング誤差信号を生成し、この信号を所定レベルでスライスすることにより媒体タイミングよりＴlpp時間遅れて、ＬＰＰ検出パルス１６０が得られる。一方変調データ１１７からＴs１遅れて、記録信号１０２に同じ１４Ｔのマークが出力される。この１４Ｔマーク長はＳ／Ｈ信号生成回路２１においてパルス幅を検出しパルス幅計測値１２６に値“１４”を出力する。パルス幅計測値１２６は記録信号１０２に対してＴｓ２だけ遅れて出力され、パルス幅計測値１２６を“１４”でデコードして１４Ｔタイミングパルス１６７を生成し、前記１４Ｔタイミングパルス１６７をＴ１４tだけ遅らせて１４Ｔタイミングゲート１５９を生成する。１４Ｔタイミングゲート１５９の“Ｈ”期間にＬＰＰ検出パルス１６０が検出されたらカウンタ５４をクリアすると同時にスタートさせ、１４Ｔタイミングゲート１５９の“Ｈ”期間に１４Ｔ検出パルス１６１のパルスが検出されたらカウンタを停止させる。１４Ｔ検出パルス１６１のタイミングでホールドされたカウント値１６４が、ＬＰＰ検出パルス１６０と１４Ｔ検出パルス１６１のタイミング差を示し、図５の例では７Ｔの差を計測したことになる。
【００５４】
図５において１４Ｔの記録マーク５０５のちょうど中間位置にランドプリピット５０３が対応するようにディスク上に記録する。Ｔｗ４とＴｌｐｐは反射光の遅延時間であり、配線長や回路構成を合わせることによりある程度遅延時間を合わせることができ、反射光２値化信号１６６の１４Ｔタイミングパルス１６７の中央にＬＰＰ検出パルス１６０のタイミングが来るようにすればよい。１４Ｔマークとそれ以外の３〜１１Ｔのマークを区別するため、マークの幅が１３Ｔまたは１４Ｔ以上の時にパルス信号を出力する１４Ｔ検出パルス１６１を用いて、ＬＰＰ検出パルス１６０とのずれ量を測ることにより書き込み位置ずれを検出する。カウント値１６４が示すずれ量が“７”より大きい場合は１４Ｔ検出パルス１６１が遅れていることを示し、遅延回路２６の遅延時間を調整してＴｗ１を必要時間分小さくしてやれば良い。また、カウント値１６４が示すずれ量が“７”より小さい場合は１４Ｔ検出パルス１６１の進んでいることを示し、遅延回路２６の遅延時間を調整してＴｗ１を必要時間分大きくしてやれば良い。
【００５５】
以上述べたように、第２の実施形態によれば、ＬＰＰを設けた光ディスクにおいて記録位置の調整が可能である。また、光ディスクにゴミが付着したり、記録膜に欠陥がある場合ＬＰＰ検出パルス１６０や１４Ｔ検出パルス１６１を検出できなかったり、誤った位置で検出したりする虞がある。このような問題に対してはシステムコントロール部１２aにおいて、カウント値１６４の値を複数回測定し、値の妥当性をチェックしたり、平均化した値を取得値として扱う等の処理を行っても良いし、また、ＡＤ変換値を記憶手段に格納する機能を設けたり、平均化回路を設けても良く、これらをシステムコントロール部１２aから参照可能とする。またシステムコントロール部１２aがカウント値１６４を取得するタイミングについては図４には図示していないが、例えば１４Ｔ検出パルス１６１を割り込み信号としてシステムコントロール部１２aに入力してこのタイミングでカウント値１６４を参照するようにしても良い。また、記録途中で温度上昇等により回路遅延が変動するケースがあり、所定時間毎にカウント値１６４をチェックして値が変わった場合に遅延回路２６の遅延時間を変更するようにしても良い。以上ランドプリピットを例にとって説明したが、本実施形態は記録中に特定の記録マーク形成中の反射光と、これに対応するプリピットのタイミングを比較し、書き込み位置のずれ量を検出しこれを補正するもので、プリピットの形状や配置はどのようなものでも良い。また、図４の例は１４Ｔ記録マークの中央にプリピットが対応する例であるが、プリピットと記録マークのあるべき前後関係はいかようでもよい。すなわち、プリピットと記録マークが一定の時間関係で対応させる仕様であれば、両者の相対的な時間を計り、期待する時間と異なっている場合に補正するようにすればよい。  また、図４の例は特定の記録マークと、プリピットのタイミングのずれ量を検出したが、ＷＯＢＢＬＥと呼ばれるディスク上に、トラックを蛇行させる形状をとるケースがある。このＷＯＢＢＬＥを蛇行させる周期や周波数、位相等に変調をかけ、ＩＤを記録する。ＷＯＢＢＬＥはプッシュプル方式のトラッキング誤差信号と同様に容易に電気信号に可能である。このＷＯＢＢＬＥ検出信号をプリピットのタイミング信号の代わりに用い、対応する特定マークとのずれ量を検出しても良い。たとえばＷＯＢＢＬＥのエッジと特定マークにタイミング関係があれば両者のずれ量を測っても良い。また、ＷＯＢＢＬＥに所定の変調がかかっている場合にはＷＯＢＢＬＥの特定パターンや特定の幅の検出タイミングと、特定マークのタイミングのずれ量を測っても良い。
【００５６】
ディスク上の特定のエリアにユーザデータが記録されることの無いテスト用の領域を設けているディスクがあり、例えばＯＰＣ等に用いられる。こうした領域に記録し、以上のべた方法で書き込み位置のずれ量を検出しておき、これを補正すると、記録開始時の書き込み位置ずれ量を小さく抑えることができる。また、前記テスト用の領域を用いる場合は、テスト領域に記録後の再生時に反射光の特定マークとプリピットのずれ量を検出することによっても、書き込み位置ずれを検出することがでるので、この書き込み位置ずれ量を補正する方法を採用してもよい。また、図４の例では記録信号１０２から１４Ｔマークを検出して１４Ｔタイミングゲート１５９を生成しているが、この機能と同等のものをコントローラＬＳＩ１１側に設けても良い。また、セクタカウンタ２３のデコードにより１４Ｔタイミングゲートを生成しても良い。図４の１４Ｔタイミングゲート１５９は誤検出を防止する信号であり、ＬＰＰ検出パルス１６０と１４Ｔ検出パルス１６１が存在しないタイミングをできるだけ精度よくマスクできれば良く、ＬＰＰ検出パルス１６０用と１４Ｔ検出パルス１６１用を個別に設けても良いし、またノイズが少ないシステムであれば設けなくとも良い。
【００５７】
また、２値化回路５５の入力信号として反射光電圧１１１を接続しているが、出射光電圧１１２と反射光電圧１１１の光路差と回路バラツキによるスキューが小さい場合には、反射光電圧１１１を２値化回路５５に接続すれば、カウンタ５４で書き込み位置ずれとほぼ同様の情報が得られる。反射光のＳ／Ｎが悪い場合には出射光電圧１１１を用いるようにすることもできる。
【００５８】
《第３の実施形態》
本発明の第３の実施形態を図６を用いて説明する。図６のＡＦＥＬＳＩ１０bとシステムコントロール部１２b以外の回路は図１と同様であり、図６の構成は図１のＡＦＥＬＳＩ１０及びシステムコントロール部１２と置き換えられる。すなわち図６の反射光電圧１１１と出射光電圧１１２と出射光サンプルホールド信号１１４は図１の光ピックアップ２と接続され、再生データ１２２と再生データの同期クロック１２３と記録信号１０２と記録クロック１０３は図１のコントローラＬＳＩ１１へ接続される。また、図６の２値化回路１４、ＰＬＬ１５、Ｓ／Ｈ回路１８、Ｓ／Ｈ回路１９、ＡＤ変換器２０は、図１と同じで回路でよい。図６のＳ／Ｈ信号生成回路２０３は図１のＳ／Ｈ信号生成回路２１とは異なり、後で図７を用いて説明するが、２５０a〜２５０gのサンプルパルス群を出力可能とするが、それ以外はＳ／Ｈ信号生成回路２１とほぼ同様の構成とされる。サンプルパルス２５０a〜２５０gはそれぞれＳ／Ｈ回路２００a〜２００gに接続され、反射光電圧を２５０a〜２５０gそれぞれのタイミングでサンプルホールドする。Ｓ／Ｈ信号生成回路２０３の出力のサンプルパルス２５５は図１の反射光サンプルパルス１１１と同じ信号出力とされ、これが入力する遅延回路２０４はシステムコントロール部１２bからの制御信号２５４により０から所定時間の間で所定時間刻みで遅延時間を設定可能とされる。制御信号２５４で遅延時間を０に設定すると、遅延回路２０４の出力信号２５１は図１の反射光サンプルパルスとほぼ同じタイミングのパルス出力とされる。また、Ｓ／Ｈ信号生成回路２０３の出力のサンプルパルス２５６は図１の出射光サンプルパルス１１２と同じ信号出力とされ、これが入力する遅延回路２０５ではシステムコントロール部１２bからの制御信号２５３により０から所定時間の間で所定時間刻みで遅延時間が設定可能とされる。制御信号２５３で遅延時間を０に設定すると遅延回路２０５の出力の出射光サンプルパルス２５２は図１の出射光サンプルパルス１１６とほぼ同じタイミングのパルス出力とされる。反射光サンプルホールド信号１１３と、サンプルホールド回路２００a〜２００gの出力信号を、システムコントロール部１２bの出力の制御信号２５９，２６０により選択するセレクタ回路２０１，２０２、セレクタ回路２０２の出力をＡＤ変換するＡＤ変換器２０を設ける。ＡＤ変換値２５７はシステムコントロール部１２bで参照可能とされる。尚、遅延回路２０４，２０５は、反射光サンプルパルスと出射光サンプルパルスを共通の記録信号１０２から生成するとき双方の遅延時間の微調整を行なうという意義が有る。
【００５９】
図６の実施形態の動作を図７のタイムチャートを用いて説明する。図６のＡＦＥＬＳＩ１０bとシステムコントロール部１２bの周辺回路として、例えば図１のコントローラＬＳＩ１１、光ピックアップ２を接続した場合について説明する。セクタカウンタ２３は媒体面上のタイミングに同期して動作するカウンタで、このカウンタのカウント値に同期して変調データ１１７が生成される。この変調データ１１７を図１と遅延回路２６でＴｗ１だけ遅らせ、記録信号１００を出力する。さらにレーザドライブＬＳＩ５や半導体レーザ４の遅延時間(Ｔｗ２＋Ｔｗ３)だけ遅延してディスク上に記録マーク５０４が形成される。反射光電圧１１１はＴｗ４だけ遅れてＡＦＥＬＳＩ１０bへ入力される。これに対して遅延回路２５でＴｓ１だけ遅延して記録信号１０２が出力される。記録信号１０２は第１の実施形態で説明した通り、Ｓ／Ｈ信号生成回路２０３内部のパルス幅検出機能等でＴｓ２分遅延する。サンプルパルス２５０a〜２５０gは記録信号１０２からＴｓ２分遅延したタイミングからそれぞれ記録クロック１０３の１ＣＬＫ幅のパルスをそれぞれ１ＣＬＫずつシフトした波形として生成される。サンプルホールド回路２００a〜２００gでは、サンプルパルス２５０a〜２５０gによって、サンプルパルスのタイミングに対応した反射光電圧１１１のＶ１〜Ｖ７がホールドされる。Ｖ１〜Ｖ７は図６のセレクタ回路２０１，２０２を用いて切り替え、それぞれＡＤ変換器２０へ入力される。セレクタ２０１及びセレクタ２０２を切り替えることで、このＶ１〜Ｖ７のＡＤ変換値２５７をシステムコントロール部１２bが取得し、反射光電圧１１１の概形を得ることができ、反射光電圧１１１のタイミングを求めることが可能になる。反射光電圧１１１のタイミングを求める手段としては、例えばＶ４からＶ５で電圧値が急激に大きくなっていることを利用し、反射光電圧１１１の立ち上がりを検出し、この立上りタイミングから所定の遅延で反射光サンプルパルス２５１を遅延回路２０４を用いて遅らせばよい。記録信号１０２はＡＦＥＬＳＩ１０bの入力バッファやＳ／Ｈ信号生成回路２０３内部のゲート遅延等で遅れ、一方反射光電圧１１１もＰＤ１０９やＩ−Ｖ変換器８等で遅れる。本実施形態では、Ｓ／Ｈ回路１８の両入力信号のスキューを同様の構成のＳ／Ｈ回路２００a〜２００gを用いてサンプルホールドして測定することにより、反射光サンプルホールドパルス２５１を反射光電圧１１１に対して精度良く設定可能とする。
【００６０】
また、図６の例では複数のタイミングの複数のサンプルパルス２５０a〜２５０gを用いてこのタイミングでそれぞれ複数のＳ／Ｈ回路２００a〜２００gに信号をサンプルホールドしたが、サンプルパルスを１本とし、Ｓ／Ｈ回路を一つだけ設けて、測定回毎にこのサンプルパルスのパルスタイミングを微小シフトして各回の測定結果より、図７のＶ１〜Ｖ７の情報を取得するようにしてもよい。
【００６１】
《第４の実施形態》
図８に本発明の第４の実施形態を示す。図１と同一機能を有する回路ブロックにはそれと同じ参照符号を付してその詳細な説明は省略する。図８のレーザドライブ回路５aは図１のレーザドライブＬＳＩ５の機能と同等とし、レーザドライブ回路５aを含めて、対応する回路ブロック間の接続は図１と同じである。図８の構成が図１と異なる点は、光ピックアップ２cに配置したレーザドライブＬＳＩ５c内部に、少なくとも遅延回路２５、遅延回路２６、Ｓ／Ｈ信号生成回路２１、Ｓ／Ｈ回路１８、Ｓ／Ｈ回路１９、ＡＤ変換器２０及びレーザドライブ回路５aを設け、図１ではコントローラＬＳＩ１１に内蔵していた遅延回路２５，２６が図８ではレーザドライブＬＳＩ５c側に配置した点である。図８に示している通りＩ−Ｖ変換器８，９をレーザドライブＬＳＩ５c内部に設けても良い。また２値化回路１４とＰＬＬ１５は、一つのＬＳＩとしても良いし、また、コントローラＬＳＩ内部にアナログ機能として２値化回路１４とＰＬＬ１５を設けても良い。
【００６２】
第４の実施形態によれば、コントローラＬＳＩ１１cより変調データ１１７と記録クロック１１８をレーザドライブＬＳＩへ送り、Ｓ／Ｈ信号生成回路２１とＳ／Ｈ回路１８，１９をレーザドライブ内部に設け、記録速度が高くなるとＬＳＩ間の転送が困難になる高周波の信号を変調データ１１７と変調データ１１７に同期した記録クロック１１８のみをコントローラＬＳＩ１１cからレーザドライブＬＳＩ５cへ転送するようにし、その他の反射光サンプルパルス１１５や出射光サンプルパルス１１６等の周波数の高い信号をレーザドライブＬＳＩ１１cの内部で生成するようにした。これにより記録系の高速の信号ラインをたかだか２本に抑えることができ、ノイズを低減できる。もちろん光ディスクの読み出し書き込み速度が早くなればなるほど変調データ１１７と変調データ１１７に同期した記録クロック１１８にはＬＶＤＳ（low voltage differential signaling）等の小振幅インタフェースを用い、更に差動で送る方がよい。また、図１では記録信号１０２から反射光サンプルパルス及び出射光サンプルパルスまでの回路パスがＡＦＥＬＳＩ１０に、記録信号１００からレーザ駆動電流１０５までの回路パスをレーザドライブＬＳＩ５に設けており、異なるＬＳＩ間の遅延やスキューを合わせ込むことが難しい。図８では、記録データ１１７から記録信号１０２を経由して反射光サンプルパルス１１５及び出射光サンプルパルス１１６へのパスと、記録データ１１７から記録信号１００を経由してレーザ駆動電流１０５までのパスが同じレーザドライブＬＳＩ５ｃと同半導体チップ上に設けて遅延時間やスキューの合わせ込みを容易にしている。特に本発明では前記２つのパスの内、スキューの合わせ込みが困難な、回路基板３c上のコントローラＬＳＩ１１cから光ピックアップ２c上のレーザドライバへつながる記録データ１１７を共通の信号として転送し、この信号をもとにレーザドライブＬＳＩ５c内部で反射光サンプルパルス１１５や出射光サンプルパルス１１６、及び、レーザ駆動電流１０５を生成している。光ピックアップ２cはディスク上のレーザスポット位置を移動可能な様移動可能としており、回路基板３cとの間はケーブルで接続され比較的伝送路が長くなり、伝送遅延が大きくなる。遅延時間の大きな回路基板３cと光ピックアップ２c間のパスを同じ記録データ１１７の共通のパスとして、反射光サンプルパルス１１５や出射光サンプルパルス１１６、及び、レーザ駆動電流１０５を生成することで、反射光サンプルパルス１１５や出射光サンプルパルス１１６の設定精度を向上させることができる。
【００６３】
以上説明した各実施形態によれば、記録信号で変調されたレーザ光の反射光電圧１１１と出射光電圧１１２を記録マークまたはスペース部のタイミングで精度良くサンプルホールドすることができ、光ディスク記録装置の転送レートの高速化が可能になる。
【００６４】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００６５】
前述の第１、第２、第４の実施形態ではＳ／Ｈ信号生成回路２１において反射光サンプルパルス１１５と出射光サンプルパルス１１６を生成し、第３の実施形態ではＳ／Ｈ信号生成回路２０３と遅延回路２０４と遅延回路２０５で反射光サンプルパルス２５１と出射光サンプルパルス２５２を生成して、ＯＰＣ／ＲＯＰＣ及びＡＰＣに使用するサンプルホールド信号を生成しているが、これに限らない。反射光電圧１１１はデータの記録中、記録信号に変調され大きくレベルが変動する。例えば、サーボ信号やＷＯＢＢＬＥ再生信号は、例えば公知のプッシュプル方式等によるトラッキング誤差信号から容易に再生できるが、記録中は反射光は記録信号に変調されて変動する。記録中、サーボ信号やＷＯＢＢＬＥ再生信号の元になる信号を記録マークのタイミングでサンプルホールドしてこれら変動を低減する方法が近年提案されている。こうした場合でも本発明を適用すれば、精度よくサンプルホールドのタイミングを設定できる。また、実施形態では記録中の記録マークのタイミングでサンプルホールドする例について述べているが、記録中のスペース部でサンプルホールドしても良い。例えば出射光電圧１１２のスペース部においてサンプルホールドして、記録中のスペース部のレーザパワーにＡＰＣをかけても良い。また、反射光電圧１１１をスペース部でサンプルホールドし、このサンプルホールド信号を基にサーボ信号やＷＯＢＢＬＥ信号を生成するようにしても良い。反射光電圧１１１は、記録中の記録マークのタイミングでは記録マークの形成過程で反射率が減少して電圧レベルが減少するが、スペース部ではそのようなことはない。スペース部のサンプルホールド信号生成手段として例えば図１の記録信号１０２を反転してからＳ／Ｈ信号生成回路２１へ入力すれば、容易にスペース部のサンプルホールド信号が生成できる。本発明は記録中のマーク部及びスペース部をサンプルホールドする場合の何れにも適用可能であるし、また、サンプルパルスの用途は例えばＯＰＣ／ＲＯＰＣ／ＡＰＣ／サーボ信号生成／ＷＯＢＢＬＥ信号生成であるが、他の用途にも使用できる。
【００６６】
また、第１乃至第４の実施形態では、主にデータの記録時の動作について主に述べたが、データの再生回路を一緒に設けても良い。図示していないが、本発明は、再生回路を併設する場合、記録信号と記録クロックを停止させるようにしても良い。例えば図１の構成では、記録信号１０２と記録クロック１０３と記録信号１００と記録クロック１０１をシステムコントロール部１２の指示で停止させるゲート回路をコントローラＬＳＩ１１の出力段に設けても良い。再生中に信号１００〜１０３が高周波数で変化すると再生信号に対してノイズを発生させる可能性があり、本発明はこれら信号を停止させる機能を設けても良い。再生時に記録信号１００、１０２を停止させるのは自明であるが、図１の例ではＳ／Ｈ信号生成回路１１５をＡＦＥＬＳＩ１０内部に設けており、記録信号に同期した記録クロックもＡＦＥＬＳＩ１０に転送するので、これを停止可能として、再生時のノイズを低減することができる。特にＡＦＥＬＳＩ１０内部にアナログ的な再生機能が内蔵されるケースが大きく、クロック停止によるノイズ低減効果は大きい。レーザドライブＬＳＩ５へ転送する記録クロック１０１についても停止可能とすればなお良い。また、停止するゲート回路はコントローラＬＳＩの出力段に設けるのが好適ではあるが、ＡＦＥＬＳＩ１０内部でも良いしレーザドライブＬＳＩ５内部でも、また、それ以外の場所でも良い。要は記録信号と記録クロックを停止させる手段を設けて、再生時のノイズを低減すればよい。また、ＤＶＤフォーラム策定のＤＶＤＲＡＭ規格に代表される様にＩＤと称するプリピットと、記録エリアが交互に同一トラック上に配置される構成が提案されているが、このようなディスクに記録する場合にはＩＤ部分のプリピット再生時は記録クロックと記録データを停止させ、記録エリアにおいては記録クロックと記録データを出力可能とする。第２〜第４実施形態についても本発明は、再生時に記録信号とともに記録クロックを停止させる機能を設けても良い。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態の光ディスク記録装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態のＳ／Ｈ信号生成回路の一例を示すブロック図である。
【図３】本発明の第１の実施形態のタイミング図である。
【図４】本発明の第２の実施形態のアナログフロントエンドＬＳＩの構成を示すブロック図である。
【図５】本発明の第２の実施形態のタイミング図である。
【図６】本発明の第３の実施形態のアナログフロントエンドＬＳＩの構成を示すブロック図である。
【図７】本発明の第３の実施形態のタイミング図である。
【図８】本発明の第４の実施形態の光ディスク記録装置の構成を示すブロック図である。
【図９】本発明を適用可能な光ディスクの断面図である。
【図１０】本発明を適用可能な光ディスクの図である。
【図１１】記憶信号を遅延させる遅延回路の論理構成を例示する説明図である。
【符号の説明】
【００６８】
１  光ディスク
２  光ピックアップ
３  回路基板
４  半導体レーザ
５  レーザドライブＬＳＩ
６，７  フォトデテクタ（略称：ＰＤ）
８，９  Ｉ−Ｖ変換器
１０  アナログフロントエンドＬＳＩ（略称：ＡＦＥＬＳＩ）
１０ａ  アナログフロントエンドＬＳＩ（略称：ＡＦＥＬＳＩ）
１０ｂ  アナログフロントエンドＬＳＩ（略称：ＡＦＥＬＳＩ）
１１  コントローラＬＳＩ
１２  システムコントロール部
１２ａ  システムコントロール部
１２ｂ  システムコントロール部
１３  スレッドモータ
１４  ２値化回路
１５  ＰＬＬ
１６  データ再生回路
１７  インタフェース回路
１８，１９  Ｓ／Ｈ回路
２０  ＡＤ変換器
２１  Ｓ／Ｈ信号生成回路
２２  ＩＤ再生回路
２３  セクタカウンタ
２４  変調回路
２５，２６  遅延回路
２７  遅延制御データ
４０ａ〜４０ｏ  シフトレジスタ
４１  パルス生成回路
４２  パルス幅検出回路
４３，４４  セレクタ
５１  ＬＰＰ検出回路
５２，５３  アンドゲート
５４  カウンタ
５５  ２値化回路
５６  １４Ｔ検出回路
６０  １４Ｔタイミングゲート生成回路
１００  記録信号
１０１  記録クロック
１０２  記録信号
１０３  記録クロック
１０４  制御信号
１０５  レーザ駆動電流
１０６  レーザ光
１０７  出射光
１０８  反射光
１０９  反射光検出電流
１１０  出射光検出電流
１１１  反射光電圧
１１２  出射光電圧
１１３  反射光サンプルホールド信号
１１４  出射光サンプルホールド信号
１１５  反射光サンプルパルス
１１６  出射光サンプルパルス
１１７  変調データ
１１８  記録クロック
１２０  トラック上のマーク
１２１  カウント値
１２２  再生データ
１２３  再生クロック
１２４  ＡＤ変換値
１２５  制御信号
１２６  パルス幅計測値
１２７  ＩＤ検出タイミング信号
１５１  制御信号
１５９  １４Ｔタイミングゲート
１６０  ＬＰＰ検出パルス
１６１  １４Ｔ検出パルス
１６４  カウント値
１６５  制御信号
１６６  反射光２値化信号
１６７  １４Ｔタイミングパルス
２００ａ〜２００ｇ  Ｓ／Ｈ回路
２０１，２０２  セレクタ回路
２０３  Ｓ／Ｈ信号生成回路
２０４，２０５  遅延回路
２５０ａ〜２５０ｇ  サンプルパルス
２５１  反射光サンプルパルス
２５２  出射光サンプルパルス
２５３，２５４  制御信号
２５５，２５６  サンプルパルス
２５７  ＡＤ変換値
２５８  制御信号
２５９，２６０  制御信号
２ｃ  光ピックアップ
３ｃ  回路基板
５ａ  レーザドライブ回路
５ｃ  レーザドライブＬＳＩ
１１ｃ  コントローラＬＳＩ
１２ｃ  システムコントロール部
１３ｃ  スレッドモータ
５０１  グルーブトラック
５０２  ランドトラック
５０３  ランドプリピット
５０４  記録マーク
５０５  １４Ｔマーク
５０６  ディスク上の書き込みタイミング
Ｔｗ１〜Ｔｗ５  遅延時間
Ｔｓ１，Ｔｓ２  遅延時間
Ｔｓｒ，Ｔｓｏ  遅延時間
Ｔ１４ｔ  遅延時間
【図１】
2005122817.tif 000003
【図２】
2005122817.tif 000004
【図３】
2005122817.tif 000005
【図４】
2005122817.tif 000006
【図５】
2005122817.tif 000007
【図６】
2005122817.tif 000008
【図７】
2005122817.tif 000009
【図８】
2005122817.tif 000010
【図９】
2005122817.tif 000011
【図１０】
2005122817.tif 000012
【図１１】
2005122817.tif 000013