【手続補正書】
【提出日】平成22年3月4日(2010.3.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路が形成された形成面である第1面及び前記第１面とは反対面である第２面を有するシリコン基板と、
前記シリコン基板の前記集積回路を含む前記第1面上に設けられた第1の絶縁膜と、
前記第1の絶縁膜上に設けられた電極パッドと、
前記第1面側からの平面視した時に前記電極パッドの領域内に位置し、前記電極パッドと電気的に接続するプラグと、
前記シリコン基板と前記プラグとの間に位置し、前記シリコン基板と前記プラグとを絶縁するための絶縁膜と、
前記第1面側からの平面視した時に前記プラグの領域内に位置し、前記シリコン基板を貫通し前記プラグと電気的に接続する貫通電極と、
前記シリコン基板と前記貫通電極との間に位置する第２の絶縁膜と、
を有することを特徴とする半導体装置。
【請求項２】
前記プラグは、前記第１面に形成され、前記貫通電極の周囲を囲むリング状であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記リング状のプラグの中心軸を含む断面において、前記プラグの形状が、三角形で、かつ、前記シリコン基板の前記第１面から前記第２面に向かって先細形状であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
平面視におけるプラグの内径をａ、前記先細形状のプラグの先端径をｂ、プラグの外径をｃ、前記貫通電極の先端径をｒとし、断面におけるプラグの高さをｈ、前記電極パッドの裏面と前記貫通電極の先端との距離をｄとしたときに、
ａ＜ｒ＜ｃ  かつ  ｒ＜ｂ  の場合    ｄ＜ｈ＊（ｒ−ａ）／（ｂ−ａ）
ａ＜ｒ＜ｃ  かつ  ｒ＞ｂ  の場合
ｄ＜ｈ−ｈ＊（ｒ−ｂ）／（ｃ−ｂ）＝ｈ＊（ｃ−ｒ）／（ｃ−ｂ）
の関係式が成り立つように各寸法ａ，ｂ，ｃ，ｈ，ｒが定められていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記プラグの内側に第二のプラグが立設されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記電極パッド及び前記貫通電極は、前記シリコン基板に複数形成されていることを特徴とする請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
集積回路が形成された形成面である第１面と、前記第１面とは反対面である第２面と、を有するシリコン基板の、
前記シリコン基板の第1面とは反対面である第2面から電極パッドに向けて形成された貫通電極とを備える半導体装置の製造方法であって、
前記シリコン基板の前記第1面の前記電極パッド形成領域から、前記第2面に向けて平面視リング状の凹部を形成する工程と、
前記凹部範囲に絶縁膜を配置する工程と、
前記絶縁膜上に導電材料を充填し平面視リング状のプラグを形成する工程と、
前記プラグを覆う前記電極パッドを形成する工程と、
前記第2面から前記電極パッドに向けて前記絶縁膜に到達する孔を形成する工程と、
少なくとも前記プラグの一部を露出させる工程と、
前記シリコン基板の前記第2面と前記プラグの露出範囲と前記孔の側面に第2絶縁膜を形成する工程と、
前記プラグの露出範囲の第2絶縁膜を除去する工程と、
前記孔に導電材料を充填し前記電極パッドと導通する貫通電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項８】
前記シリコン基板の裏面を研磨して、前記シリコン基板を薄型化する工程を有することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記孔を形成する工程は、前記シリコン基板をエッチング処理することにより、複数の前記電極パッドに向けて複数の前記孔を同時に形成することを特徴とする請求項７または８に記載の半導体装置の製造方法。
【請求項１０】
請求項１〜６のいずれかに記載の半導体装置を備えていることを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記の課題を解決するために、本発明の半導体装置は、  集積回路が形成された形成面である第1面及び前記第１面とは反対面である第２面を有するシリコン基板と、前記シリコン基板の前記集積回路を含む前記第1面上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられた電極パッドと、前記第1面側からの平面視した時に前記電極パッドの領域内に位置し、前記電極パッドと電気的に接続するプラグと、前記シリコン基板と前記プラグとの間に位置し、前記シリコン基板と前記プラグとを絶縁するための絶縁膜と、前記第1面側からの平面視した時に前記プラグの領域内に位置し、前記シリコン基板を貫通し前記プラグと電気的に接続する貫通電極と、前記シリコン基板と前記貫通電極との間に位置する第２の絶縁膜と、を有することを特徴とする
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
このように構成することで、シリコン基板の裏面から貫通電極を形成するための孔を形成する際に、電極パッドに立設されたプラグの一部を露出させ、プラグを介して貫通電極と電極パッドとを電気的に接続することができる。これにより、貫通電極を電極パッドまで到達させる必要がなくなるため、シリコン基板の過剰なエッチングによるノッチの発生を防止することができ、接続信頼性の高い貫通電極を備えた半導体装置を提供することができる効果がある。
また、孔の状態にばらつきが生じた場合、すなわち貫通電極から電極パッドまでの距離にばらつきが生じた場合であっても、プラグによりこのばらつきを吸収することができるため、貫通電極と電極パッドとを確実に電気的接続することができる。また、これにより、エッチング速度を上昇させることも可能であるため、生産性を向上することができる効果がある。
さらに、プラグおよび貫通電極とシリコン基板との間に形成された絶縁膜により、互いに直接接触してしまうことがなくなるため、プラグおよび貫通電極とシリコン基板との間の電流リークの発生、および酸素や水分などによる浸食などを防止することができる効果がある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、本発明の半導体装置は、前記電極パッドおよび前記貫通電極は、前記シリコン基板に複数形成されていることを特徴とする。
このように構成することで、複数の貫通電極の間で、電極パッドから貫通電極までの距離にばらつきが生じた場合であっても、プラグによりこの距離のばらつきを吸収することができ、全ての貫通電極において電極パッドと電気的に接続することができる効果がある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、本発明の半導体装置は、前記プラグおよび前記貫通電極の形状は、前記シリコン基板の薄型化加工後の厚さ寸法誤差、および前記貫通電極を形成するため前記シリコン基板に形成される孔の深さ寸法誤差の少なくともいずれか一方を考慮して決定されることを特徴とする。
このように構成することで、同時に形成する複数の孔の全てにおいてプラグを露出させることができるため、貫通電極とプラグとを全ての箇所において確実に電気的に接続させることができる効果がある。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、本発明の半導体装置の製造方法は、集積回路が形成された形成面である第１面と、前記第１面とは反対面である第２面と、を有するシリコン基板の、前記シリコン基板の第1面とは反対面である第2面から電極パッドに向けて形成された貫通電極とを備える半導体装置の製造方法であって、  前記シリコン基板の前記第1面の前記電極パッド形成領域から、前記第2面に向けて平面視リング状の凹部を形成する工程と、前記凹部範囲に絶縁膜を配置する工程と、前記絶縁膜上に導電材料を充填し平面視リング状のプラグを形成する工程と、前記プラグを覆う前記電極パッドを形成する工程と、前記第2面から前記電極パッドに向けて前記絶縁膜に到達する孔を形成する工程と、少なくとも前記プラグの一部を露出させる工程と、前記シリコン基板の前記第2面と前記プラグの露出範囲と前記孔の側面に第2絶縁膜を形成する工程と、前記プラグの露出範囲の第2絶縁膜を除去する工程と、前記孔に導電材料を充填し前記電極パッドと導通する貫通電極を形成する工程と、を有することを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
このように構成することで、孔形成時のエッチング速度の違いによって電極パッドから貫通電極までの距離にばらつきを生じた場合であっても、プラグによってこのばらつきを吸収し、プラグを介して貫通電極と電極パッドとを電気的に接続することができるため、接続信頼性の高い貫通電極を備えた半導体装置を提供することができる効果がある。
また、電極パッドに貫通電極を直接接触させなくてもよいため、孔形成時のエッチング速度の違いによるノッチの発生を防止することができ、歩留まりを向上することができる効果がある。
また、プラグを形成することによって電極パッドから貫通電極までの距離のばらつきを吸収できるため、エッチング速度を上昇させることができ、生産性を向上することができる効果がある。
さらに、プラグおよび貫通電極とシリコン基板との間に絶縁膜を形成したため、プラグおよび貫通電極とシリコン基板とが直接接触してしまうことがなくなり、プラグおよび貫通電極とシリコン基板との間の電流リークの発生、および酸素や水分などによる浸食などを防止することができる効果がある。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
また、本発明の半導体装置の製造方法は、前記シリコン基板の裏面を研磨して、前記シリコン基板を薄型化する工程を有することを特徴とする。
このように構成することで、シリコン基板の薄型化加工によりシリコン基板の厚さ寸法に寸法誤差を生じ、これにより電極パッドと貫通電極との距離にばらつきを生じた場合であっても、プラグによってこのばらつきを吸収し、プラグを介して貫通電極と電極パッドとを電気的に接続することができるため、シリコン基板の薄型化加工にも確実に対応することができる効果がある。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、本発明の半導体装置の製造方法は、前記孔を形成する工程では、前記シリコン基板をエッチング処理することにより、複数の前記電極パッドに向けて複数の前記孔を同時に形成し、前記エッチング処理は、いずれかの前記孔が前記シリコン基板を貫通したとき、またはそれ以前に停止することを特徴とする。
このように構成することで、最短時間でシリコン基板を貫通した孔が過剰にエッチングされることを防止することができる。つまり、孔の側壁にノッチが発生することを防止できるため、歩留まりを向上することができる効果がある。