【手続補正書】
【提出日】平成22年5月10日(2010.5.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に金属層を形成する金属層形成工程と、
前記金属層の全体を押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、
前記内部接続端子の上端部と接触する部分の前記金属層を押圧して、前記内部接続端子に第１の凹部を形成すると共に、前記金属層に第２の凹部を形成する凹部形成工程と、
前記凹部形成工程後に、前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記凹部形成工程における前記金属層と前記内部接続端子の上端部との接触面積は、前記金属層押圧工程における前記金属層と前記内部接続端子の上端部との接触面積よりも大きいことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記凹部形成工程では、前記第１の凹部の底面及び側面に前記金属層を接触させることを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に金属層を形成する金属層形成工程と、
前記金属層の全体を押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、
前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、
前記内部接続端子の上端部と接触する部分の前記配線パターンを押圧して、前記内部接続端子に第１の凹部を形成すると共に、前記配線パターンに第２の凹部を形成する凹部形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記凹部形成工程における前記配線パターンと前記内部接続端子の上端部との接触面積は、前記金属層押圧工程における前記金属層と前記内部接続端子の上端部との接触面積よりも大きいことを特徴とする請求項４記載の半導体装置の製造方法。
【請求項６】
前記凹部形成工程では、前記第１の凹部の底面及び側面に前記配線パターンを接触させることを特徴とする請求項４又は５記載の半導体装置の製造方法。
【請求項７】
複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に金属層を形成する金属層形成工程と、
前記金属層の全体を押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、
前記内部接続端子の上端部の外周部に配置された部分の前記金属層を押圧して、前記絶縁層に前記内部接続端子の上端部の外周面を露出する第１の凹部を形成すると共に、前記金属層に第２の凹部を形成する凹部形成工程と、
前記凹部形成工程後に、前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記凹部形成工程では、前記第１の凹部に設けられた部分の前記金属層が前記内部接続端子の上端部の外周側面の少なくとも一部を覆うことを特徴とする請求項７記載の半導体装置の製造方法。
【請求項９】
複数の半導体チップが形成される半導体基板と、電極パッドを有した前記複数の半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
前記内部接続端子が設けられた側の前記複数の半導体チップと前記内部接続端子とを覆うように絶縁層を形成する絶縁層形成工程と、
前記絶縁層上に金属層を形成する金属層形成工程と、
前記金属層の全体を所定の圧力で押圧して、前記金属層と前記内部接続端子の上端部とを接触させる金属層押圧工程と、
前記金属層をエッチングして前記配線パターンを形成する配線パターン形成工程と、
前記内部接続端子の上端部の外周部に配置された部分の前記配線パターンを押圧して、前記絶縁層に前記内部接続端子の上端部の外周面を露出する第１の凹部を形成すると共に、前記配線パターンに第２の凹部を形成する凹部形成工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
前記凹部形成工程では、前記配線パターンが前記内部接続端子の上端部の外周側面の少なくとも一部を覆うことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
半導体チップと、前記半導体チップと接続された内部接続端子と、前記内部接続端子の部分を除いて半導体チップを覆うように形成された絶縁層と、前記絶縁層上に設けられ、前記内部接続端子と接続された配線パターンと、前記配線パターンに接続された外部接続端子と、前記配線パターン及び前記絶縁層を覆い、前記配線パターンと前記外部接続端子との接続部を露出する開口部を有するソルダーレジストと、を備えた半導体装置であって、
前記内部接続端子は、前記配線パターン側の面と、前記配線パターン側に設けられた凹部の側面及び底面とが、前記配線パターンに接触されていることを特徴とする半導体装置。
【請求項１２】
半導体チップと、前記半導体チップと接続された内部接続端子と、前記内部接続端子の部分を除いて半導体チップを覆うように形成された絶縁層と、前記絶縁層上に設けられ、前記内部接続端子と接続された配線パターンと、前記配線パターンに接続された外部接続端子と、前記配線パターン及び前記絶縁層を覆い、前記配線パターンと前記外部接続端子との接続部を露出する開口部を有するソルダーレジストと、を備えた半導体装置であって、
前記絶縁層は、前記内部接続端子の前記配線パターン側の面の外周の側面部が露出されるように、前記外周に凹部を有し、
前記内部接続端子は、前記配線パターン側の面と、前記絶縁層から露出された前記外周の側面部とが、前記配線パターンに接触されていることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置及びその製造方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、半導体装置及びその製造方法に係り、半導体基板に形成された複数の半導体チップの電極パッドに設けられた内部接続端子の上端部と配線パターンとを電気的に接続する半導体装置及びその製造方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部の上面は、樹脂層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。樹脂層１０３は、内部接続端子１０２が設けられた側の半導体チップ１０１を覆うように設けられている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
また、金属層の全体を押圧して金属層と内部接続端子の上端部とを接触させた後、金属層をエッチングして配線パターンを形成し、その後、内部接続端子の上端部の外周部に配置された部分の配線パターンを押圧して、絶縁層に内部接続端子の上端部の外周面を露出する第１の凹部を形成すると共に、配線パターンに第２の凹部を形成することにより、内部接続端子の上端部の外周面と配線パターンとが接触して、内部接続端子と配線パターンとの接触面積が増加するため、内部接続端子と配線パターンとの間の密着性を向上させることができると共に、内部接続端子と配線パターンとの間に絶縁層が介在されにくくなる（絶縁層の影響により内部接続端子と配線パターンとの間の抵抗値が増加することがなくなる）ため、半導体装置の歩留まりを向上させることができる。
本発明のその他の観点によれば、半導体チップと、前記半導体チップと接続された内部接続端子と、前記内部接続端子の部分を除いて半導体チップを覆うように形成された絶縁層と、前記絶縁層上に設けられ、前記内部接続端子と接続された配線パターンと、前記配線パターンに接続された外部接続端子と、前記配線パターン及び前記絶縁層を覆い、前記配線パターンと前記外部接続端子との接続部を露出する開口部を有するソルダーレジストと、を備えた半導体装置であって、前記内部接続端子は、前記配線パターン側の面と、前記配線パターン側に設けられた凹部の側面及び底面とが、前記配線パターンに接触されていることを特徴とする半導体装置が提供される。
本発明によれば、配線パターンと半導体チップとを電気的に接続する内部接続端子に凹部を設けると共に、凹部上に配置された部分の配線パターンに凹部を設けて、凹部の形成領域に対応する部分の配線パターンを凹部の側面及び底面と接触させることにより、内部接続端子と配線パターンとの接触面積が大きくなるため、内部接続端子と配線パターンとの間の抵抗値を小さくすることが可能となるので、半導体装置の歩留まりを向上できる。
本発明のその他の観点によれば、半導体チップと、前記半導体チップと接続された内部接続端子と、前記内部接続端子の部分を除いて半導体チップを覆うように形成された絶縁層と、前記絶縁層上に設けられ、前記内部接続端子と接続された配線パターンと、前記配線パターンに接続された外部接続端子と、前記配線パターン及び前記絶縁層を覆い、前記配線パターンと前記外部接続端子との接続部を露出する開口部を有するソルダーレジストと、を備えた半導体装置であって、前記絶縁層は、前記内部接続端子の前記配線パターン側の面の外周の側面部が露出されるように、前記外周に凹部を有し、前記内部接続端子は、前記配線パターン側の面と、前記絶縁層から露出された前記外周の側面部とが、前記配線パターンに接触されていることを特徴とする半導体装置が提供される。
本発明によれば、内部接続端子の上端部の上面と配線パターンとを接触させると共に、絶縁層に内部接続端子の上端部の外周側面を露出するリング状の凹部を設け、凹部の上方に配置された部分の配線パターンにリング状の凹部を設けて、凹部に配置された部分の配線パターンにより内部接続端子の上端部の外周側面を覆うことにより、内部接続端子と配線パターンとの接触面積が増加するため、内部接続端子と配線パターンとの間の密着性を向上させることができると共に、内部接続端子と配線パターンとの間に絶縁層が介在されにくくなる（絶縁層の影響により内部接続端子と配線パターンとの間の抵抗値が増加することがなくなる）ため、半導体装置の歩留まりを向上させることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
これにより、凹部１４Ｂに対応する部分の金属層３３は、内部接続端子１２の凹部１２−１Ａの側面及び底面と接触するため、凹部形成工程における金属層３３と内部接続端子１２の上端部１２−１との接触面積を、金属層押圧工程における金属層３３と内部接続端子１２の上端部１２−１との接触面積よりも大きくすることができる。突出部３７の形状としては、例えば、円柱や四角柱等を用いることができる。また、内部接続端子１２の高さＨ１が３０μｍの場合、突出部３７の突出量Ｃは、例えば、１０μｍとすることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
図１７に示す工程において使用したプレス用工具３６の代わりに、図２３に示す断面形状が台形とされた突出部４２を有したプレス用工具４１を用いて、凹部形成工程を行ってもよい。この場合、図２４に示すように、内部接続端子１２の上端部１２−１に凹部１２−１Ｂ（凹部１２−１Ｂの底面からその上方に離間するにつれて幅広形状とされている）が形成されると共に、配線パターン１４に凹部１４Ｃ（凹部１４Ｃの底面からその上方に離間するにつれて幅広形状とされている）が形成される。