【手続補正書】
【提出日】平成22年1月8日(2010.1.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子及び出力端子と、インダクタンス素子とキャパシタンス素子によって構成された第１、第２の共振回路を備えるバンドパスフィルタを、電極パターンを有する積層体により構成した高周波回路部品であって、
前記第１、第２の共振回路を構成する各インダクタンス素子を、それぞれ、並列接続した少なくとも２つ以上のインダクタンス素子で構成し、
前記並列接続した少なくとも２つ以上のインダクタンス素子は積層方向で互いに重なり合うように形成されるとともに、その両端部同士はそれぞれビアホールで接続され、
前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記キャパシタンス素子用の電極パターンに接続されていることを特徴とする高周波回路部品。
【請求項２】
入力端子及び出力端子を有し、第１乃至第７の複数のキャパシタンス素子と第１及び第２の複数のインダクタンス素子とを主構成とするバンドパスフィルタを、電極パターンを有する積層体により構成した高周波回路部品であって、
前記第１のインダクタンス素子と前記第２のインダクタンス素子とは電磁的に結合し、
前記第１のインダクタンス素子の一端は、前記第１のキャパシタンス素子を介して前記入力端子に接続され、
前記第１のインダクタンス素子と前記第１のキャパシタンス素子との接続点とグランドとの間に前記第２のキャパシタンス素子が接続され、
前記第１のインダクタンス素子の他端はグランドに接続され、
前記第２のインダクタンス素子の一端は、前記第５のキャパシタンス素子を介して前記出力端子に接続され、
前記第２のインダクタンス素子と前記第５のキャパシタンス素子との接続点とグランドの間に前記第４のキャパシタンス素子が接続され、
前記第２のインダクタンス素子の他端はグランドに接続され、
前記第３のキャパシタンス素子は、前記入力端子と前記出力端子との間に接続され、
前記第６のキャパシタンス素子は、前記第１のインダクタンス素子の一端と前記第２のキャパシタンス素子との接続点と前記出力端子との間に接続され、
前記第７のキャパシタンス素子は、前記第２のインダクタンス素子の前記一端と前記第４のキャパシタンス素子との接続点と入力端子との間に接続され、
更に、前記第１のインダクタンス素子と前記第２のインダクタンス素子とを、それぞれ、並列接続した少なくとも２つ以上のインダクタンス素子で構成し、
前記並列接続した少なくとも２つ以上のインダクタンス素子は積層方向で互いに重なり合うように形成され、
前記並列接続した少なくとも２つ以上のインダクタンス素子の両端部同士はそれぞれビアホールで接続されているとともに、
前記第１のインダクタンス素子を構成する前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記第２のキャパシタンス素子用の電極パターンに接続され、
前記第２のインダクタンス素子を構成する前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記第４のキャパシタンス素子用の電極パターンに接続されていることを特徴とする高周波回路部品。
【請求項３】
前記第１のキャパシタンス素子と前記第２のキャパシタンス素子は、前記第１のインダクタンス素子とは異なる層に形成された電極パターンを共用し、
前記第４のキャパシタンス素子と前記第５のキャパシタンス素子は、前記第２のインダクタンス素子とは異なる層に形成された電極パターンを共用することを特徴とする請求項２に記載の高周波回路部品。
【請求項４】
前記入力端子および出力端子は、それぞれ、積層方向に重なるように複数層に渡って接続されたビアホールに接続されていることを特徴とする請求項１〜３のいずれかに記載の高周波回路部品。
【請求項５】
高周波回路を積層体で一体化した高周波回路部品であって、
前記高周波回路は、少なくとも２つの互いに周波数の異なる通信システムに共用可能な高周波回路であって、
互いに周波数が異なる通信システムで送受信が可能な複数のアンテナに接続される複数のアンテナ側端子と第１及び第２の送信側端子および第１及び第２の受信側端子との接続を切り替える少なくとも４つの端子を備えた高周波スイッチと、
該高周波スイッチの一つの端子と前記第１及び第２の受信側端子との間に接続された第１の分波回路と、
前記高周波スイッチの他の端子と前記第１及び第２の送信側端子との間に接続された第２の分波回路と、
前記第１の分波回路に接続されたバンドパスフィルタとを備え、
前記バンドパスフィルタは、入力端子及び出力端子と、インダクタンス素子とキャパシタンス素子によって構成された第１、第２の共振回路を備え、
前記第１、第２の共振回路を構成する各インダクタンス素子を、それぞれ、並列接続した少なくとも２つ以上のインダクタンス素子で構成し、
前記並列接続した少なくとも２つ以上のインダクタンス素子は積層方向で互いに重なり合うように形成されるとともに、その両端部同士はそれぞれビアホールで接続され、
前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記キャパシタンス素子用の電極パターンに接続されていることを特徴とする高周波回路部品。
【請求項６】
高周波回路を積層体で一体化した高周波回路部品であって、
前記高周波回路は、少なくとも２つの互いに周波数の異なる通信システムに共用可能な高周波回路であって、
互いに周波数が異なる通信システムで送受信が可能な複数のアンテナに接続される複数のアンテナ側端子と第１及び第２の送信側端子および第１及び第２の受信側端子との接続を切り替える少なくとも４つの端子を備えた高周波スイッチと、
該高周波スイッチの一つの端子と前記第１及び第２の受信側端子との間に接続された第１の分波回路と、
前記高周波スイッチの他の端子と前記第１及び第２の送信側端子との間に接続された第２の分波回路と、
前記第１の分波回路に接続されたバンドパスフィルタとを備え、
前記バンドパスフィルタは、入力端子及び出力端子を有し、第１乃至第７の複数のキャパシタンス素子と第１及び第２の複数のインダクタンス素子とを主構成とし、
前記第１のインダクタンス素子と前記第２のインダクタンス素子とは電磁的に結合し、
前記第１のインダクタンス素子の一端は、前記第１のキャパシタンス素子を介して前記入力端子に接続され、
前記第１のインダクタンス素子と前記第１のキャパシタンス素子との接続点とグランドとの間に前記第２のキャパシタンス素子が接続され、
前記第１のインダクタンス素子の他端はグランドに接続され、
前記第２のインダクタンス素子の一端は、前記第５のキャパシタンス素子を介して前記出力端子に接続され、
前記第２のインダクタンス素子と前記第５のキャパシタンス素子との接続点とグランドの間に前記第４のキャパシタンス素子が接続され、
前記第２のインダクタンス素子の他端はグランドに接続され、
前記第３のキャパシタンス素子は、前記入力端子と前記出力端子との間に接続され、
前記第６のキャパシタンス素子は、前記第１のインダクタンス素子の一端と前記第２のキャパシタンス素子との接続点と前記出力端子との間に接続され、
前記第７のキャパシタンス素子は、前記第２のインダクタンス素子の前記一端と前記第４のキャパシタンス素子との接続点と入力端子との間に接続され、
更に、前記第１のインダクタンス素子と前記第２のインダクタンス素子とを、それぞれ、並列接続した少なくとも２つ以上のインダクタンス素子で構成し、
前記並列接続した少なくとも２つ以上のインダクタンス素子は積層方向で互いに重なり合うように形成され、
前記並列接続した少なくとも２つ以上のインダクタンス素子の両端部同士はそれぞれビアホールで接続されているとともに、
前記第１のインダクタンス素子を構成する前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記第２のキャパシタンス素子用の電極パターンに接続され、
前記第２のインダクタンス素子を構成する前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記第４のキャパシタンス素子用の電極パターンに接続されていることを特徴とする高周波回路部品。
【請求項７】
前記第１のキャパシタンス素子と前記第２のキャパシタンス素子は、前記第１のインダクタンス素子とは異なる層に形成された電極パターンを共用し、
前記第４のキャパシタンス素子と前記第５のキャパシタンス素子は、前記第２のインダクタンス素子とは異なる層に形成された電極パターンを共用することを特徴とする請求項６に記載の高周波回路部品。
【請求項８】
前記入力端子および出力端子は、それぞれ、積層方向に重なるように複数層に渡って接続されたビアホールに接続されていることを特徴とする請求項５〜７のいずれかに記載の高周波回路部品。
【請求項９】
前記高周波回路は、前記第１の分波回路の低周波側端子に接続された前記バンドパスフィルタと前記第１の受信側端子との間に接続された第１の平衡−不平衡変換回路と、前記第１の分波回路の高周波側端子と前記第２の受信側端子との間に接続された第２の平衡−不平衡変換回路とを更に備え、
前記第１の平衡−不平衡変換回路、及び前記第２の平衡−不平衡変換回路は、インダクタンス素子、キャパシタンス素子を主構成とし、前記インダクタンス素子、キャパシタンス素子の少なくとも一部を、電極パターンを有する積層体により構成し、
前記第１の分波回路、前記バンドパスフィルタ及び前記第１の平衡−不平衡変換回路は積層方向から見て互いに重ならないように並置され、
前記バンドパスフィルタと前記第１の分波回路および前記第１の平衡−不平衡変換回路とは前記複数層に渡って接続されたビアホールを介して接続されていることを特徴とする請求項８に記載の高周波回路部品。
【請求項１０】
請求項１〜９のいずれかに記載の高周波回路部品を用いたマルチバンド通信装置であって、
各通信システムでの送信データを変調し受信データを復調する送受信回路部と、
前記高周波スイッチの切り替えを制御するスイッチ回路制御部とを備えたことを特徴とするマルチバンド通信装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本願第１の発明は、入力端子及び出力端子と、インダクタンス素子とキャパシタンス素子によって構成された第１、第２の共振回路を備えるバンドパスフィルタを、電極パターンを有する積層体により構成した高周波回路部品であって、前記第１、第２の共振回路を構成する各インダクタンス素子を、それぞれ、並列接続した少なくとも２つ以上のインダクタンス素子で構成し、前記並列接続した少なくとも２つ以上のインダクタンス素子は積層方向で互いに重なり合うように形成されるとともに、その両端部同士はそれぞれビアホールで接続され、前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記キャパシタンス素子用の電極パターンに接続されていることを特徴とする高周波回路部品である。
本願第２の発明は、入力端子（ＩＮ）及び出力端子（ＯＵＴ）を有し、第１乃至第７の複数のキャパシタンス素子と第１及び第２の複数のインダクタンス素子とを主構成とするバンドパスフィルタ（ＦＩＬ１）を、電極パターンを有する積層体により構成した高周波回路部品であって、前記第１のインダクタンス素子（Ｌｐｇ１）と前記第２のインダクタンス素子（Ｌｐｇ２）とは電磁的に結合し、前記第１のインダクタンス素子（Ｌｐｇ１）の一端は、前記第１のキャパシタンス素子（Ｃｐｇ１）を介して前記入力端子（ＩＮ）に接続され、前記第１のインダクタンス素子（Ｌｐｇ１）と前記第１のキャパシタンス素子（Ｃｐｇ１）との接続点（ｐ１）とグランド（ＧＮＤ）との間に前記第２のキャパシタンス素子（Ｃｐｇ２）が接続され、前記第１のインダクタンス素子（Ｌｐｇ１）の他端はグランドに接続され、前記第２のインダクタンス素子（Ｌｐｇ２）の一端は、前記第５のキャパシタンス素子（Ｃｐｇ５）を介して前記出力端子（ＯＵＴ）に接続され、前記第２のインダクタンス素子（Ｌｐｇ２）と前記第５のキャパシタンス素子（Ｃｐｇ５）との接続点（ｐ２）とグランドとの間に前記第４のキャパシタンス素子（Ｃｐｇ４）が接続され、前記第２のインダクタンス素子（Ｌｐｇ２）の他端はグランドに接続され、前記第３のキャパシタンス素子は、前記入力端子（ＩＮ）と前記出力端子（ＯＵＴ）との間に接続され、前記第６のキャパシタンス素子（Ｃｐｇ６）は、前記第１のインダクタンス素子（Ｌｐｇ１）の一端と前記第２のキャパシタンス素子（Ｃｐｇ２）との接続点（ｐ１）と前記出力端子（ＯＵＴ）との間に接続され、前記第７のキャパシタンス素子（Ｃｐｇ７）は、前記第２のインダクタンス素子（Ｌｐｇ２）の前記一端と前記第４のキャパシタンス素子（Ｃｐｇ４）との接続点（ｐ２）と入力端子（ＩＮ）との間に接続され、更に、前記第１のインダクタンス素子（Ｌｐｇ１）と前記第２のインダクタンス素子（Ｌｐｇ２）とを、それぞれ、並列接続した少なくとも２つ以上のインダクタンス素子（Ｌｐｇ１ａ、Ｌｐｇ１ｂ）、（Ｌｐｇ２ａ、Ｌｐｇ２ｂ）で構成し、前記並列接続した少なくとも２つ以上のインダクタンス素子は積層方向で互いに重なり合うように形成され、前記並列接続した少なくとも２つ以上のインダクタンス素子の両端部同士はそれぞれビアホールで接続されているとともに、前記第１のインダクタンス素子を構成する前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記第２のキャパシタンス素子用の電極パターンに接続され、前記第２のインダクタンス素子を構成する前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記第４のキャパシタンス素子用の電極パターンに接続されていることを特徴とする高周波回路部品である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、前記高周波回路部品において、前記第１のキャパシタンス素子と前記第２のキャパシタンス素子は、前記第１のインダクタンス素子とは異なる層に形成された電極パターンを共用し、前記第４のキャパシタンス素子と前記第５のキャパシタンス素子は、前記第２のインダクタンス素子とは異なる層に形成された電極パターンを共用することが好ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
さらに、前記入力端子および出力端子は、それぞれ、積層方向に重なるように複数層に渡って接続されたビアホールに接続されていることが好ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本願第３の発明は、高周波回路を積層体で一体化した高周波回路部品であって、前記高周波回路は、少なくとも２つの互いに周波数の異なる通信システムに共用可能な高周波回路であって、互いに周波数が異なる通信システムで送受信が可能な複数のアンテナ（ＡＮＴ１，ＡＮＴ２）に接続される複数のアンテナ側端子（Ａｎｔ１，Ａｎｔ２）と第１及び第２の送信側端子（２．４Ｇ＿Ｔｘ，５Ｇ＿Ｔｘ）および第１及び第２の受信側端子（２．４Ｇ＿Ｒｘ＋，２．４Ｇ＿Ｒｘ−及び５Ｇ＿Ｒｘ＋，５Ｇ＿Ｒｘ−）との接続を切り換える少なくとも４つの端子（ｐａ，ｐｂ，ｐｃ，ｐｄ）を備えた高周波スイッチ（ＳＷ１）と、該高周波スイッチ（ＳＷ１）の一つの端子（ｐｃ）と前記第１及び第２の受信側端子（２．４Ｇ＿Ｒｘ＋、２．４Ｇ＿Ｒｘ−及び５Ｇ＿Ｒｘ＋，５Ｇ＿Ｒｘ−）との間に接続された第１の分波回路（Ｄｉｐ１）と、前記高周波スイッチ（ＳＷ１）の他の端子（ｐｄ）と前記第１及び第２の送信側端子（２．４Ｇ＿Ｔｘ，５Ｇ＿Ｔｘ）との間に接続された第２の分波回路（Ｄｉｐ２）と、前記第１の分波回路（Ｄｉｐ１）に接続されたバンドパスフィルタとを備え、前記バンドパスフィルタは、入力端子及び出力端子と、インダクタンス素子とキャパシタンス素子によって構成された第１、第２の共振回路を備え、前記第１、第２の共振回路を構成する各インダクタンス素子を、それぞれ、並列接続した少なくとも２つ以上のインダクタンス素子で構成し、前記並列接続した少なくとも２つ以上のインダクタンス素子は積層方向で互いに重なり合うように形成されるとともに、その両端部同士はそれぞれビアホールで接続され、前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記キャパシタンス素子用の電極パターンに接続されていることを特徴とする高周波回路部品である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
また、本願第４の発明は、高周波回路を積層体で一体化した高周波回路部品であって、前記高周波回路は、少なくとも２つの互いに周波数の異なる通信システムに共用可能な高周波回路であって、互いに周波数が異なる通信システムで送受信が可能な複数のアンテナに接続される複数のアンテナ側端子と第１及び第２の送信側端子および第１及び第２の受信側端子との接続を切り替える少なくとも４つの端子を備えた高周波スイッチと、該高周波スイッチの一つの端子と前記第１及び第２の受信側端子との間に接続された第１の分波回路と、前記高周波スイッチの他の端子と前記第１及び第２の送信側端子との間に接続された第２の分波回路と、前記第１の分波回路に接続されたバンドパスフィルタとを備え、前記バンドパスフィルタは、入力端子及び出力端子を有し、第１乃至第７の複数のキャパシタンス素子と第１及び第２の複数のインダクタンス素子とを主構成とし、前記第１のインダクタンス素子と前記第２のインダクタンス素子とは電磁的に結合し、前記第１のインダクタンス素子の一端は、前記第１のキャパシタンス素子を介して前記入力端子に接続され、前記第１のインダクタンス素子と前記第１のキャパシタンス素子との接続点とグランドとの間に前記第２のキャパシタンス素子が接続され、前記第１のインダクタンス素子の他端はグランドに接続され、前記第２のインダクタンス素子の一端は、前記第５のキャパシタンス素子を介して前記出力端子に接続され、前記第２のインダクタンス素子と前記第５のキャパシタンス素子との接続点とグランドの間に前記第４のキャパシタンス素子が接続され、前記第２のインダクタンス素子の他端はグランドに接続され、前記第３のキャパシタンス素子は、前記入力端子と前記出力端子との間に接続され、前記第６のキャパシタンス素子は、前記第１のインダクタンス素子の一端と前記第２のキャパシタンス素子との接続点と前記出力端子との間に接続され、前記第７のキャパシタンス素子は、前記第２のインダクタンス素子の前記一端と前記第４のキャパシタンス素子との接続点と入力端子との間に接続され、更に、前記第１のインダクタンス素子と前記第２のインダクタンス素子とを、それぞれ、並列接続した少なくとも２つ以上のインダクタンス素子で構成し、前記並列接続した少なくとも２つ以上のインダクタンス素子は積層方向で互いに重なり合うように形成され、前記並列接続した少なくとも２つ以上のインダクタンス素子の両端部同士はそれぞれビアホールで接続されているとともに、前記第１のインダクタンス素子を構成する前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記第２のキャパシタンス素子用の電極パターンに接続され、前記第２のインダクタンス素子を構成する前記並列接続した少なくとも２つ以上のインダクタンス素子の、一端部はビアホールを介してグランド電極に接続され、他端部はビアホールを介して前記第４のキャパシタンス素子用の電極パターンに接続されていることを特徴とする高周波回路部品である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、前記高周波回路部品において、前記第１のキャパシタンス素子と前記第２のキャパシタンス素子は、前記第１のインダクタンス素子とは異なる層に形成された電極パターンを共用し、前記第４のキャパシタンス素子と前記第５のキャパシタンス素子は、前記第２のインダクタンス素子とは異なる層に形成された電極パターンを共用することが好ましい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
さらに、前記高周波回路部品において、前記入力端子および出力端子は、それぞれ、積層方向に重なるように複数層に渡って接続されたビアホールに接続されていることが好ましい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
さらに、前記高周波回路部品において、前記高周波回路は、前記第１の分波回路の低周波側端子に接続された前記バンドパスフィルタと前記第１の受信側端子との間に接続された第１の平衡−不平衡変換回路と、前記第１の分波回路の高周波側端子と前記第２の受信側端子との間に接続された第２の平衡−不平衡変換回路とを更に備え、前記第１の平衡−不平衡変換回路、及び前記第２の平衡−不平衡変換回路は、インダクタンス素子、キャパシタンス素子を主構成とし、前記インダクタンス素子、キャパシタンス素子の少なくとも一部を、電極パターンを有する積層体により構成し、前記第１の分波回路、前記バンドパスフィルタ及び前記第１の平衡−不平衡変換回路は積層方向から見て互いに重ならないように並置され、前記バンドパスフィルタと前記第１の分波回路および前記第１の平衡−不平衡変換回路とは前記複数層に渡って接続されたビアホールを介して接続されていることが好ましい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明は、前記いずれかの高周波回路部品を用いたマルチバンド通信装置であって、各通信システムでの送信データを変調し受信データを復調する送受信回路部（３０）と、前記高周波スイッチの切り換えを制御するスイッチ回路制御部（５０）とを備えたことを特徴とするマルチバンド通信装置である。