(57)【要約】【課題】製造が比較的容易であってかつ接続信頼性にも優れた、半導体素子と中継基板と基板とからなる構造体を提供すること。【解決手段】本発明の構造体１１は、半導体素子１５と中継基板２１と基板４１とからなる。中継基板本体３８の第１面３２には半導体素子１５が実装され、第２面３３は基板４１の表面上に実装される。中継基板本体３８の第１面２２側には複数の第１面側端子２８が配置され、第２面２３側には複数の第２面側端子２９が配置される。第１面側端子２８及び第２面側端子２９は互いに導通構造３０，３１，３２を介して導通している。隣接する第２面側端子２９，２９の間の中心間距離３７は、隣接する第１面側端子２８，２８の間の中心間距離３６よりも大きくなるように設定される。【選択図】  図１
2005011908.tif 000002
【特許請求の範囲】
【請求項１】
面接続端子を有する半導体素子が実装される第１面と、第２面とを有し、無機絶縁材料からなる略板形状の中継基板本体と、
前記第１面側に配置された複数の第１面側端子と、
前記第２面側に配置された複数の第２面側端子と、
前記中継基板本体に設けられ、前記第１面側端子及び前記第２面側端子を互いに導通させる導通構造と
を備え、
隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されていることを特徴とする中継基板。
【請求項２】
前記導通構造は、中継基板厚さ方向に延びる複数の導体柱と、中継基板面方向に延びかつ前記導体柱と接続される複数の配線からなる配線群とによって構成され、前記配線群は、隣接する配線同士の間隔が広くなるファンアウト部を有していることを特徴とする請求項１に記載の中継基板。
【請求項３】
前記第１面側端子の直径は１２５μｍ以下であり、隣接する前記第１面側端子間の中心間距離は２５０μｍ以下であることを特徴とする請求項１または２に記載の中継基板。
【請求項４】
面接続端子を有する半導体素子を備え、かつ、
前記半導体素子が実装される第１面と、第２面とを有し、無機絶縁材料からなる略板形状の中継基板本体と、前記第１面側に配置された複数の第１面側端子と、前記第２面側に配置された複数の第２面側端子と、前記中継基板本体に設けられ、前記第１面側端子及び前記第２面側端子を互いに導通させる導通構造とを備え、隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えた
ことを特徴とする半導体素子付き中継基板。
【請求項５】
熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、
第１面と、前記基板の表面上に実装される第２面とを有し、無機絶縁材料からなる略板形状の中継基板本体と、前記第１面側に配置された複数の第１面側端子と、前記第２面側に配置された複数の第２面側端子と、前記中継基板本体に設けられ、前記第１面側端子及び前記第２面側端子を互いに導通させる導通構造とを備え、隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えた
ことを特徴とする中継基板付き基板。
【請求項６】
熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、
熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、
前記半導体素子が実装される第１面と、前記基板の表面上に実装される第２面とを有し、無機絶縁材料からなる略板形状の中継基板本体と、前記第１面側に配置された複数の第１面側端子と、前記第２面側に配置された複数の第２面側端子と、前記中継基板本体に設けられ、前記第１面側端子及び前記第２面側端子を互いに導通させる導通構造とを備え、隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えた
ことを特徴とする、半導体素子と中継基板と基板とからなる構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体に関するものである。
【０００２】
【従来の技術】
近年、ＩＣチップが実装された配線基板（ＩＣチップ搭載基板やＩＣパッケージ基板など）とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを互いに接続した構造体が各種知られている（例えば、特許文献１参照）。また、この種の構造体に用いられるＩＣチップは、一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成される。一方、中継基板や配線基板については、それよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成されることが多い。ただし、ＩＣチップとＩＣチップ搭載基板との間に中継基板を介在させた構造体については、現在知られていない。
【０００３】
そこで本願発明者は、ＩＣチップとＩＣチップ搭載基板との間に中継基板を介在させた構造体を実現するために、中継基板の上面にＩＣチップ実装用の上面側パッドを形成し、中継基板の下面にＩＣ搭載基板と接続される下面側パッドを形成することを考えている。また、中継基板の厚さ方向に延びる複数の導体柱を設け、これら導体柱を介して上面側パッド群と下面側パッド群とを互いにダイレクトに接続して導通させることを考えている。さらに、必要に応じて上面側パッドや下面側パッドの上にはんだバンプを形成することも考えている。
【０００４】
【特許文献１】
特開２０００−２０８６６１号公報（図２（ｄ）等）
【０００５】
【発明が解決しようとする課題】
ところで、最近では集積回路技術の進歩によりＩＣチップの高集積化がますます進んでおり、それに伴ってＩＣチップ側端子が多端子化したり、隣接する端子間の中心間距離が微小化したりする傾向にある。そしてこの場合には、中継基板の上面側パッドの中心間距離を小さくする必要が生じ、さらにこれに合わせて中継基板の下面側パッドについても中心間距離を小さくする必要が生じる。
【０００６】
ところで、上面側パッドとＩＣチップ側端子との接続に関してはそれほど多くのはんだ量が必要とされないが、下面側パッドとＩＣチップ搭載基板側の端子との接続に関しては、確実な接続を担保するために比較的多くのはんだ量が必要とされる。つまり、下面側パッド上のはんだバンプは、上面側パッド上のはんだバンプよりも大きく形成される必要がある。しかしながら、中心間距離を小さくした下面側パッド上に大きなはんだバンプを形成しようとしても、隣接した下面側パッド間ではんだブリッジが生じやすくなる。よって、はんだバンプの形成が非常に困難になり、結果として中継基板が製造しにくくなり、中継基板の歩留まりも低下する。また、はんだブリッジの発生を未然に回避すべく、下面側パッド上のはんだバンプの大きさを必要量以下に制限してしまうと、中継基板とＩＣチップ搭載基板との間に高い接続信頼性を付与できなくなるおそれがある。
【０００７】
しかも、下面側パッドの中心間距離を小さくした場合には、さらにこれに合わせてＩＣチップ搭載基板側の面接続パッドについても中心間距離を小さくする必要が生じるため、やはり上述したような問題が発生する。また、一般的にＩＣチップ搭載基板やＩＣパッケージ基板は、中継基板よりも複雑な配線構造を有しているため、製造原価が高い。ゆえに、ＩＣチップ搭載基板やＩＣパッケージ基板の歩留まり低下によってＩＣチップ搭載基板やＩＣパッケージ基板の不良品発生率が増加すると、確実に全体のコストアップにつながってしまう。
【０００８】
また最近では、ＩＣチップの高速化に伴い、ＩＣチップを大型化してより多くの演算回路を形成しようとする動向がある。しかし、ＩＣチップの処理能力が向上すると発熱量も増大することから、熱応力の影響も次第に大きくなる。また、ＩＣチップをＩＣチップ搭載基板やＩＣパッケージ基板に実装する際には一般にはんだが使用されるが、はんだが溶融温度から常温に冷却する際には、ＩＣチップと、ＩＣチップ搭載基板やＩＣパッケージ基板との熱膨張係数差に起因して熱応力が発生する。そして、特にＩＣチップの一辺のうちのいずれかの大きさが１０．０ｍｍを超えると、大きな熱応力がＩＣチップと中継基板との界面等に作用することで、チップ接合部分にクラック等が生じるおそれがある。また、ＩＣチップの厚みが１．０ｍｍよりも小さくなると、強度が弱まり、クラック等が生じるおそれがある。それゆえ、ＩＣチップと中継基板との間に高い接続信頼性を付与できなくなるという問題がある。
【０００９】
本発明は上記の課題に鑑みてなされたものであり、その目的は、製造が比較的容易であってかつ接続信頼性にも優れた、半導体素子と中継基板と基板とからなる構造体を提供することにある。また、本発明の別の目的は、上記の優れた構造体を実現するうえで好適な、中継基板、半導体素子付き中継基板、中継基板付き基板を提供することにある。
【００１０】
【課題を解決するための手段、作用及び効果】
そして、上記の課題を解決する手段としては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子を備え、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、前記半導体素子が実装される第１面と、前記基板の表面上に実装される第２面とを有し、無機絶縁材料からなる略板形状の中継基板本体と、前記第１面側に配置された複数の第１面側端子と、前記第２面側に配置された複数の第２面側端子と、前記中継基板本体に設けられ、前記第１面側端子及び前記第２面側端子を互いに導通させる導通構造とを備え、隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えたことを特徴とする、半導体素子と中継基板と基板とからなる構造体がある。
【００１１】
従って、この構造体によると、隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されているため、第２面側端子上に例えばバンプを容易に形成すること等が可能となる。ゆえに、製造が比較的容易な中継基板とすることができる。またこの場合、第２面側端子に対応する面接続パッドの間の中心間距離も大きめに設定可能となるため、基板（例えば、ＩＣチップ搭載基板やＩＣパッケージ基板）側の面接続パッド上に例えばバンプを容易に形成すること等が可能となる。ゆえに、製造が比較的容易な基板とすることができる。また、基板の歩留まりが向上して不良品発生率が低下するため、低コスト化にも寄与する。
【００１２】
さらに、第２面側端子上及び面接続パッド上に所望の大きさのバンプが形成可能となる結果、中継基板と基板との間に高い接続信頼性を付与することができる。さらにこの構造体では、無機絶縁材料からなる略板形状の中継基板本体を用いているため、半導体素子との熱膨張係数差が小さくなり、半導体素子に直接大きな熱応力が作用しなくなる。よって、たとえ半導体素子が大型で発熱量が多いものであったとしても、クラック等が起こりにくい。ゆえに、中継基板と半導体素子との間にも高い接続信頼性を付与することができる。
【００１３】
半導体素子と中継基板と基板とからなる上記の構造体を実現するうえで好適なものとしては、面接続端子を有する半導体素子が実装される第１面と、第２面とを有し、無機絶縁材料からなる略板形状の中継基板本体と、前記第１面側に配置された複数の第１面側端子と、前記第２面側に配置された複数の第２面側端子と、前記中継基板本体に設けられ、前記第１面側端子及び前記第２面側端子を互いに導通させる導通構造とを備え、隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されていることを特徴とする中継基板がある。さらに、面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装される第１面と、第２面とを有し、無機絶縁材料からなる略板形状の中継基板本体と、前記第１面側に配置された複数の第１面側端子と、前記第２面側に配置された複数の第２面側端子と、前記中継基板本体に設けられ、前記第１面側端子及び前記第２面側端子を互いに導通させる導通構造とを備え、隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えたことを特徴とする半導体素子付き中継基板、も好適である。加えて、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有する基板を備え、かつ、第１面と、前記基板の表面上に実装される第２面とを有し、無機絶縁材料からなる略板形状の中継基板本体と、前記第１面側に配置された複数の第１面側端子と、前記第２面側に配置された複数の第２面側端子と、前記中継基板本体に設けられ、前記第１面側端子及び前記第２面側端子を互いに導通させる導通構造とを備え、隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えたことを特徴とする中継基板付き基板、も好適である。
【００１４】
ここで前記半導体素子としては、熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有するものを使用することが好適である。かかる半導体素子の例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＩＣチップ）などを挙げることができる。前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく熱応力の影響も次第に大きくなるため、本願発明の課題が発生しやすくなるからである。また、半導体素子の厚さは特に限定されないが、１．０ｍｍ以下であることがよい。半導体素子が１．０ｍｍ以下になると、半導体素子の強度が弱まってクラック等が生じるおそれがあり、それゆえ半導体素子と中継基板との間に高い接続信頼性を付与できない、という本願発明の課題が発生しやすくなるからである。
【００１５】
前記基板としては、熱膨張係数が５．０ｐｐｍ／℃以上であって面接続パッドを有するものが使用される。前記基板としては、半導体素子やその他の電子部品などが実装される基板、特には半導体素子やその他の電子部品などが実装され、それらを電気的に接続する導体回路を備えた配線基板が挙げられる。熱膨張係数が５．０ｐｐｍ／℃以上であるという条件を満たしていれば、基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。
【００１６】
樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。前記セラミック基板の具体例としては、例えば、アルミナ基板、ベリリア基板、ガラスセラミック基板、結晶化ガラス等の低温焼成材料からなる基板などがある。前記金属基板の具体例としては、例えば、銅基板や銅合金基板、銅以外の金属単体からなる基板、銅以外の金属の合金からなる基板などがある。
【００１７】
また、基板が有する面接続パッドとは、中継基板との電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。
【００１８】
前記中継基板は、無機絶縁材料からなる略板形状の中継基板本体を有している。中継基板本体の熱膨張係数は特に限定されないが、半導体素子及び基板の中間的な値であることが好ましく、具体的には２．０ｐｐｍ／℃以上８．０ｐｐｍ／℃未満であることがよい。その理由は、仮に中継基板本体の熱膨張係数が８．０ｐｐｍ／℃を超えると、半導体素子との熱膨張係数差が十分に小さくならず、半導体素子に対する熱応力の影響を十分に低減できないからである。従って、例えば熱膨張係数が２．６ｐｐｍ／℃程度のシリコン製ＩＣチップを選択した場合には、熱膨張係数が３．０ｐｐｍ／℃以上８．０ｐｐｍ／℃未満の中継基板本体を用いることが好適であると言える。また、より好ましくは熱膨張係数が３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満の中継基板本体を用いることが好適である。
【００１９】
ここで中継基板本体を構成する材料としては、セラミックに代表される無機材料が使用される。セラミックは概して樹脂材料よりも熱膨張係数が小さく、中継基板本体用の材料として好適だからである。また、セラミックは低熱膨張係数という特性以外にも好ましい特性を備えているからである。かかるセラミックの好適例としては、酸化物系の絶縁性エンジニアリングセラミック（例えばアルミナやベリリア等）や、非酸化物系の絶縁性エンジニアリングセラミック（例えば窒化アルミニウム、窒化珪素、窒化ほう素等に代表される窒化物系の絶縁性エンジニアリングセラミック）などがある。なお、中継基板本体に用いられるセラミックは、１０００℃以上の高温にて焼成されたものばかりでなく、７００℃〜８００℃程度の比較的低温にて焼成されたセラミック（いわゆる低温焼成セラミック）であってもよい。前記低温焼成セラミックとしては、ホウケイ酸ガラス、アルミナやシリカなどを成分としたものがよく知られている。
【００２０】
ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜１００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。ちなみに、アルミナの熱膨張係数は例えば７．６ｐｐｍ／℃、窒化アルミニウムの熱膨張係数は４．４ｐｐｍ／℃、窒化珪素の熱膨張係数は３．０ｐｐｍ／℃、低温焼成セラミックの熱膨張係数は５．５ｐｐｍ／℃である。
【００２１】
中継基板本体を構成する材料として選択されるセラミックは、上記のように絶縁性を有していることがよい。その理由は、絶縁性を有しない中継基板本体では、導体柱等の導通構造を形成する際にあらかじめ絶縁層を設ける必要があるが、絶縁性を有する中継基板本体ならばそれが不要になるからである。従って、中継基板の構造の複雑化や工数の増加を回避でき、ひいては構造体全体の低コスト化に貢献できるからである。
【００２２】
前記中継基板本体の厚さは特に限定されないが、強いて言えば０．１ｍｍ以上０．７ｍｍ以下であることが好ましく、特には０．１ｍｍ以上０．３ｍｍ以下であることがより好ましい。このような厚さ範囲内であると、構造体を構成したときに半導体素子接合部分に加わる熱応力が比較的小さくなり、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどの防止に有利となる。
【００２３】
また中継基板本体は、上記のように低熱膨張性であるばかりでなく、高剛性であること（例えばヤング率や曲げ弾性率が高いこと）が好ましい。即ち、中継基板本体の剛性、具体的にいうとヤング率は、少なくとも半導体素子よりも高いことがよく、２００ＧＰａ以上、特には３００ＧＰａ以上であることがよい。その理由は、中継基板本体に高い剛性が付与されていれば、中継基板本体に大きな熱応力が加わったとしても、その熱応力に耐えることができるからである。従って、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどを未然に防ぐことができるからである。なお、かかる条件を満たすセラミック材料としては、アルミナ（ヤング率＝２８０ＧＰａ）、窒化アルミニウム（ヤング率＝３５０ＧＰａ）、窒化珪素（ヤング率＝３００ＧＰａ）などがある。
【００２４】
また、中継基板本体の剛性を示す別の指標である曲げ弾性率は、２００ＭＰａ以上、特には３００ＭＰａ以上であることがよい。その理由は、中継基板本体に高い剛性が付与されていれば、中継基板本体に大きな熱応力が加わったとしても、その熱応力に耐えることができるからである。従って、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどを未然に防ぐことができるからである。なお、かかる条件を満たすセラミック材料としては、アルミナ（曲げ弾性率＝３５０ＭＰａ）、窒化アルミニウム（曲げ弾性率＝３５０ＭＰａ）、窒化珪素（曲げ弾性率＝６９０ＭＰａ）、低温焼成セラミック（曲げ弾性率＝２００ＭＰａ）などがある。
【００２５】
さらに前記中継基板本体は、上記のような低熱膨張性、高剛性であるばかりでなく、高放熱性であることがより好ましい。ここで「高放熱性」とは、少なくとも放熱性（例えば熱伝導率）が基板よりも高いことを意味する。その理由は、放熱性の高い中継基板本体を用いれば、半導体素子が発生した熱を速やかに伝達して放散することができるため、熱応力の緩和を図ることができるからである。従って、大きな熱応力が作用しなくなり、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどを未然に防ぐことができるからである。
【００２６】
前記中継基板本体の第１面側には複数の第１面側端子が配置される一方、第２面側には複数の第２面側端子が配置されている。
【００２７】
前記第１面側端子の数については特に限定されるべきではないが、通常は半導体素子が有する面接続端子の数に準じるようにして設定される。第１面側端子の大きさについても特に限定されるべきではないが、具体的には直径１２５μｍ以下、特には直径１００μｍ以下であることがよい（ただし０μｍは除く。）。かかる中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。また、隣接する前記第１面側端子間の中心間距離は２５０μｍ以下、さらには２００μｍ以下、特には１５０μｍ以下であることがよい（ただし０μｍは除く。）。その理由は、かかる中心間距離がこの程度まで微小化したときに、第２面側端子の形成が困難化する、という本発明の課題が発生しやすくなるからである。
【００２８】
また、複数の第２面側端子の数、大きさ等についても特に限定されるべきではないが、通常、第２面側端子の数は前記第１面側端子の数とほぼ同じだけ形成される。
【００２９】
前記中継基板本体には、第１面側端子及び第２面側端子を互いに導通させる導通構造が設けられている。前記導通構造は、中継基板厚さ方向に延びる複数の導体柱と、中継基板面方向に延びかつ前記導体柱と接続される複数の配線からなる配線群とによって構成され、前記配線群は、隣接する配線同士の間隔が広くなるファンアウト部を有していることがよい。ここで「隣接する配線同士の間隔が広くなる」とは、主として中継基板本体中央部から中継基板本体外周部に向かう複数の配線がある場合において、隣接する配線同士が中継基板面方向に離れる結果、それら配線同士の間隔が広くなることを意味する。なお、隣接する第２面側端子間の中心間距離が隣接する第１面側端子間の中心間距離よりも大きい構造は、ファンアウト部を有する配線群を設けることにより、比較的容易に実現することができる。
【００３０】
前記導体柱は、例えば中継基板本体に設けられた孔内に導電性金属を充填することにより形成可能である。かかる導体柱の一方の端面上には第１面側接続端子が配置されることがよく、他方の端面上には第２面側接続端子が配置されることがよい。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属を挙げることができる。２種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。孔内に導電性金属を充填する具体的な手法としては、例えば、導電性金属を含む流動状材料（例えば導電性金属ペースト）を作製しそれを印刷充填する手法があるほか、導電性金属めっきを施す手法などがある。導体柱の直径は特に限定されるべきではないが、第１面側接続端子及び第２面側接続端子の直径よりも小さいことがよく、具体的には１００μｍ以下であることが好ましく、８０μｍ以下であることが特に好ましい（ただし０μｍは除く。）。かかる導体柱が小径であると、中継基板本体の内部における導体柱の占有率が小さくなり、その分だけ中継基板本体の内部に配線を形成可能なスペースが増えるからである。
【００３１】
前記配線は、例えば中継基板本体に導電性金属からなる層を所定パターン状に形成したものが好適である。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される１種または２種以上の金属を挙げることができる。２種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。配線を形成する具体的な手法としては、例えば、導電性金属を含む流動状材料（例えば導電性金属ペースト）を作製しそれを印刷する手法があるほか、導電性金属めっきを施す手法、導電性金属をスパッタする手法などがある。なお、配線形成用の導電性金属は、導体柱形成用の導電性金属と同種のものであってもよく、異種のものであってもよい。
【００３２】
ここで、隣接する配線同士の間隔が広くなるファンアウト部を有する配線群は、中継基板本体の表層または内層のいずれに配置されていてもよいが、とりわけ中継基板本体の内層に配置されていることが望ましい。中継基板本体の表層に配線群を配置した場合、はんだの付着等を避けるための保護構造（例えばソルダーレジスト）を形成する必要が生じ、構造の複雑化や高コスト化につながるおそれがある。これに対して、中継基板本体の内層に配線群を配置すれば、はんだの付着等を避けるための構造が不要になり、構造の複雑化や高コスト化を防止することができるからである。しかも、中継基板本体の表層（特に第１面側の表層）に配線群を配置した場合であって、第１面側接続端子が多端子化したり中心間距離が微小化したようなときには、配線の引き回しが困難になり、中継基板の製造が困難になってしまう。これに対して、中継基板本体の内層に配線群を配置すれば、第１面側接続端子の状態にあまり左右されることなく、配線の引き回しを比較的自由に行うことができる。よって、中継基板の製造が困難になりにくい。なお、上記のような構造の好適例としては、中継基板本体として、複数枚のセラミック絶縁材料を積層した構造のセラミック積層焼結体を挙げることができる。即ち、配線群をセラミック絶縁材料間に挟み込んだ構造であれば、かかるセラミック絶縁材料自体が配線群を保護する保護構造として機能するからである。
【００３３】
セラミック製の中継基板本体に対し、導電性金属ペースト等の導電性金属を含む材料を用いて導体柱及び配線群を形成する場合、同時焼成法を採用しても後焼成法を採用してもよい。同時焼成法とは、セラミックと導電性金属とを同時に焼結させる方法のことを指す。後焼成法とは、先にセラミックを焼結させた後に導電性金属の充填及び導電性金属の焼結を行う方法のことを指す。
【００３４】
同時焼成法を採用した中継基板の製造方法としては、複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記セラミック未焼結体の表面に導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする中継基板の製造方法、が好適である。また、より好適な中継基板の製造方法としては、複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記セラミック未焼結体の表面に導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記金属充填工程及び前記金属層形成工程を経た前記セラミック未焼結体を、前記導電性金属からなる層を内層に配置した状態で複数枚積層しかつ一体化して未焼結積層体を形成する積層工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする中継基板の製造方法、がある。
【００３５】
一方、後焼成法を採用した中継基板の製造方法としては、複数の貫通孔を有するセラミック未焼結体を焼成して焼結体を作製する第１焼成工程と、前記焼結体における前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記焼結体の表面に前記導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記導電性金属を焼成する第２焼成工程と、前記金属充填工程、前記金属層形成工程及び前記第２焼成工程を経た前記焼結体を、前記導電性金属からなる層を内層に配置した状態で複数枚積層しかつ一体化して積層焼結体を形成する積層工程と、を含むことを特徴とする中継基板の製造方法、が好適である。
【００３６】
同時焼成法及び後焼成法のいずれを採用するかについては、中継基板を構成するセラミックの種類等に依存するが、どちらの焼成方法も可能であって低コスト化を優先したい場合には、同時焼成法を採用することが有利である。後焼成法に比べて同時焼成法のほうが一般に工数が少なくて済み、その分だけ効率よく生産することが可能であり、低コスト化にも確実に寄与するからである。なお、セラミックが高温焼成セラミックであってかつ同時焼成法を採用するような場合、導体柱を構成する導電性金属としては、タングステン、モリブデン、タンタル及びニオブから選択される少なくとも１つの高融点金属であることが好適である。即ち、１０００℃を超える焼成時の高温に遭遇したとしても酸化したり蒸発したりすることもなく、好適な焼結体と化して貫通孔内に残留しうるからである。セラミックが低温焼成セラミックであってかつ同時焼成法を採用するような場合には、導体柱を構成する導電性金属はとりわけ高融点金属である必要はない。よってこの場合には、タングステン等よりも融点は低いが導電性に優れる金属（例えば銅、銀、金等）を選択することができる。
【００３７】
中継基板を構成するセラミックが、金属材料との同時焼成が不可能なセラミック（例えば窒化珪素など）であれば、必然的に後焼成法が採用されることになるが、その場合には、貫通孔の内壁面に何らかのメタライズ層が形成されることがよい。貫通孔の内壁面（即ちセラミック焼結体からなる面）と導電性金属との間にメタライズ層が存在せず、両者が直接接触していると、両者間に高い密着強度を付与することが困難になる場合がある。これに対して、貫通孔の内壁面と導電性金属との間にメタライズ層が介在していると、両者間に高い密着強度を付与しやすくなる。それゆえ、貫通孔の内壁面と導電性金属との界面にクラック等が起こりにくくなり、セラミックと金属との界面での信頼性向上を図ることができる。一方、金属材料との同時焼成が可能なセラミックを採用した場合においては、メタライズ層は必ずしも必要ではないので、形成されてもされなくてもよい。
【００３８】
第１面側接続端子及び第２面側接続端子の少なくとも一方の表面上には、はんだバンプ等の突起電極が形成されていることが好ましく、特には第１面側接続端子及び第２面側接続端子の両方にはんだバンプが形成されていることがより好ましい。その理由は、中継基板側にはんだバンプが突設されていると、面接続端子や面接続パッドとの接続を容易にかつ確実に行うことができるからである。前記はんだバンプは、例えば、公知のはんだ材料を印刷してリフローすることにより形成可能である。
【００３９】
前記中継基板本体の第１面上や第２面上には、半導体素子以外の電子部品や素子が１つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップコンデンサ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜コンデンサ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。例えば、チップコンデンサや薄膜コンデンサを備えた中継基板であると、低抵抗化、低インダクタンス化を図ることができるため、高性能な構造体を実現しやすくなる。
【００４０】
【発明の実施の形態】
以下、本発明を具体化した一実施形態を図１〜図５に基づき詳細に説明する。図１は、ＩＣチップ（半導体素子）１５と、インターポーザ（中継基板）２１と、ＩＣパッケージ基板としての配線基板（基板）４１とからなる本実施形態の半導体パッケージ構造体（構造体）１１を示す概略断面図である。図２はインターポーザ２１を示す概略断面図であり、図３はインターポーザ２１を示す部分拡大平面図である。図４は、ＩＣチップ付きインターポーザ６１（半導体素子付き中継基板）を示す概略断面図である。図５は、ＩＣチップ付きインターポーザ６１を配線基板４１上に実装するときの状態を示す概略断面図である。
【００４１】
図１に示されるように、本実施形態の半導体パッケージ構造体１１は、上記のように、ＩＣチップ１５と、インターポーザ２１と、配線基板４１とからなるＬＧＡ（ランドグリッドアレイ）である。なお、半導体パッケージ構造体１１の形態は、ＬＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）等であってもよい。ＭＰＵとしての機能を有するＩＣチップ１５は、１０ｍｍ角の矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＩＣチップ１５の下面側表層には、図示しない回路素子が形成されている。また、ＩＣチップ１５の下面側には、複数の面接続端子１６が格子状に設けられている。隣接する複数の面接続端子１６，１６の中心間距離は、本実施形態では１２０μｍに設定されている。
【００４２】
前記配線基板４１は、上面４２及び下面４３を有する矩形平板状の部材からなり、複数層の樹脂絶縁層４４と複数層の導体回路４５とを有する、いわゆる多層配線基板である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる配線基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。配線基板４１の上面４２には、インターポーザ２１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。隣接する複数の面接続パッド４６，４６の中心間距離は、本実施形態では２００μｍに設定されている。各々の面接続パッド４６の表面上には、突起電極である基板側はんだバンプ４９が形成されている。配線基板４１の下面４３には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、マザーボード接続用の面接続パッド４７は、インターポーザ接続用の面接続パッド４６よりも広い面積で広いピッチとなっている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、配線基板４１の上面４２には、図２に示すＩＣチップ付きインターポーザ６１以外にも、チップコンデンサ、半導体素子、その他の電子部品（いずれも図示略）が実装されている。
【００４３】
図１，図２等に示されるように、インターポーザ２１は、上面２２（第１面）及び下面２３（第２面）を有する矩形平板形状のインターポーザ本体３８（中継基板本体）を有している。インターポーザ本体３８は、多層構造を有するアルミナ基板からなる。より詳細にいうと、本実施形態のインターポーザ本体３８は、第１アルミナ絶縁層２４と第２アルミナ絶縁層２５とを積層した２層構造を有する厚さ０．３ｍｍのアルミナ基板からなる。かかるアルミナ基板の熱膨張係数は約７．６ｐｐｍ／℃、ヤング率は約２８０ＧＰａ、曲げ弾性率は約３５０ＭＰａである。従って、インターポーザ本体３８の熱膨張係数は、配線基板４１の熱膨張係数よりも小さく、かつ、ＩＣチップ１５の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ２１は、配線基板４１よりも低い熱膨張性を備えていると言える。また、アルミナ基板のヤング率は、ＩＣチップ１５よりも高い（即ち１９０ＧＰａ以上である）ことから、本実施形態のインターポーザ２１は高い剛性を備えている。なお、インターポーザ本体３８を低温焼成セラミック基板としてもよい。
【００４４】
インターポーザ本体３８を構成する第１アルミナ絶縁層２４には、インターポーザ２１の厚さ方向に延びる複数のビア（貫通孔）が格子状に形成されていて、それらビア内にはタングステン（Ｗ）からなる導体柱３０が設けられている。インターポーザ本体３８を構成する第２アルミナ絶縁層２５にも、インターポーザ２１の厚さ方向に延びる複数のビア（貫通孔）が形成されていて、それらビア内にはタングステンからなる導体柱３１が設けられている。本実施形態の場合、導体柱３０，３１の直径はともに約８０μｍに設定されている。
【００４５】
上面２２において各々の導体柱３０の上端面がある位置には、第１面側端子である上面側パッド２８が配置されている。上面側パッド２８は円形状かつ直径１２０μｍであって、隣接する上面側パッド２８，２８間の中心間距離３６（図３参照）は約２００μｍに設定されている。一方、下面２３において各々の導体柱３１の下端面がある位置には、第２面側端子である下面側パッド２９が配置されている。下面側パッド２９は円形状かつ直径１２０μｍであって、隣接する下面側パッド２９，２９間の中心間距離３７（図３参照）は約３００μｍに設定されている。即ち、本実施形態では、隣接する下面側パッド２９，２９間の中心間距離３７が、隣接する上面側パッド２８，２８間の中心間距離３６よりも１００μｍ程度大きくなるように設定されている。
【００４６】
各上面側パッド２８の表面上には略半球状をした上面側はんだバンプ２６が設けられている。これらの上面側はんだバンプ２６は上面２２から突出しており、ＩＣチップ１５側の面接続端子１６に対して接続されている。各下面側パッド２９の表面上には略半球状をした下面側はんだバンプ２７が設けられている。これらの下面側はんだバンプ２７は下面２３から突出しており、配線基板４１側の面接続パッド４６に対し基板側はんだバンプ４９を介して接続されている。
【００４７】
図１，図２，図３等に示されるように、インターポーザ本体３８の内層、より詳細にいうと第１アルミナ絶縁層２４と第２アルミナ絶縁層２５との界面には、所定パターン状に形成された複数の配線３２からなる配線群が配置されている。これらの配線３２はタングステン（Ｗ）からなり、インターポーザ２１の面方向に延びている。かかる配線群は、隣接する配線３２同士の間隔が広くなるファンアウト部３３を複数箇所に有している（図３参照）。
【００４８】
図１，図２，図４に示されるように、前記配線群は、インターポーザ本体３８の中央部から外周部に向かう複数の配線３２によって構成されている。配線３２の一端は第１アルミナ絶縁層２４に属する導体柱３０の内端に接続され、配線３２の他端は第２アルミナ絶縁層２５に属する導体柱３１の内端に接続されている。その結果、上面側パッド２８→導体柱３０→配線３２→導体柱３１→下面側パッド２９という経路（またはこれと逆の経路）を経て電流が流れるようになっている。従って、このような構造の半導体パッケージ構造体１１では、インターポーザ２１の導体柱３０，３１及び配線３２を介して、配線基板４１側とＩＣチップ１５側とが電気的に接続される。ゆえに、インターポーザ２１を介して、配線基板４１−ＩＣチップ１５間で信号の入出力が行われるとともに、ＩＣチップ１５をＭＰＵとして動作させるための電源が供給されるようになっている。なお、インターポーザ本体３８を低温焼成セラミック基板とした場合には、導体柱３０，３１及び配線３２は、導電性の高い銀（Ａｇ）や銅（Ｃｕ）を用いて形成されることがよい。かかる導体柱３０，３１や配線３２を有するインターポーザ２１は、高速化に適したものとなる。
【００４９】
ここで、上記構造の半導体パッケージ構造体１１を製造する手順について説明する。
【００５０】
インターポーザ２１は例えば下記の手順を経て作製される。まず、周知のセラミックグリーンシート形成技術によって、厚さ約０．１５ｍｍのアルミナグリーンシートを２枚作製する（未焼結体作製工程）。アルミナグリーンシートにおける所定位置には、格子状にビア（貫通孔）が透設される。ビア（貫通孔）の形成は、例えばドリリング加工、パンチング加工、レーザ加工によって行われる。ビア（貫通孔）の形成を、各アルミナグリーンシートの成形時に同時に行ってもよい。いずれにしても本実施形態では、未焼結体の段階で穴明け加工を行っているため、焼結体になった段階で穴明け加工を行う方法に比べて、比較的容易にかつ低コストで穴明けを行うことができる。
【００５１】
次に、スクリーン印刷装置などを使用して従来周知のタングステンペースト（導電性金属を含むペースト）を印刷し、ビア内にタングステンペーストを充填する（金属充填工程）。さらに、このような金属充填工程の後、さらにアルミナグリーンシートに対してタングステンペーストを印刷する（金属層形成工程）。その結果、一方のアルミナグリーンシートの表面に後に配線３２となるペースト印刷層を所定パターン状に形成するとともに、裏面に後に下面側パッド２９となるペースト印刷層を形成する。また、他方のアルミナグリーンシートの表面に、後に上面側パッド２８となるペースト印刷層を形成する。
【００５２】
次に、上記２枚のアルミナグリーンシートを積層して厚さ方向にプレス圧を加えることにより、これらのアルミナグリーンシートを一体化して、アルミナグリーンシート積層体を形成する（積層工程）。このとき、後に配線３２となるペースト印刷層を内層に配置するようにする。次に、アルミナグリーンシート積層体を焼成炉に移して千数百℃に加熱することにより、アルミナ及びペースト中のタングステンを同時に焼結させる（同時焼成工程）。さらに、上面側パッド２８上及び下面側パッド２９上に、公知のはんだ材料（例えばＳｎ／Ａｇ＝９６．５／３．５のはんだ材料など）を印刷した後、リフローを行う。その結果、上面側パッド２８上に所定高さの上面側はんだバンプ２６を形成するとともに、下面側パッド２９上にそれよりも高さが大きい下面側はんだバンプ２７を形成する（バンプ形成工程）。以上の結果、図２に示すインターポーザ２１が得られる。
【００５３】
次に、完成したインターポーザ２１の上面２２にＩＣチップ１５を載置する。このとき、ＩＣチップ１５側の面接続端子１６と、インターポーザ２１側の上面側はんだバンプ２６とを位置合わせするようにする。そして、加熱して各上面側はんだバンプ２６をリフローすることにより、上面側はんだバンプ２６と面接続端子１６とを接合する。その結果、図４に示すＩＣチップ付きインターポーザ６１が完成する。
【００５４】
次に、あらかじめ配線基板４１を作製するとともに、面接続パッド４６上に公知のはんだ材料を印刷してリフローすることにより、基板側はんだバンプ４９を形成しておく。次に、インターポーザ２１側の下面側はんだバンプ２７と、面接続パッド４６上の基板側はんだバンプ４９とを位置合わせして（図５参照）、配線基板４１上に前記ＩＣチップ付きインターポーザ６１を載置する。そして、下面側バンプ２７と面接続パッド４６とを接合する。この後、必要に応じてアンダーフィル材（図示略）による界面の封止などを行えば、図１に示す半導体パッケージ構造体１１が完成する。
【００５５】
従って、本実施形態によれば以下の効果を得ることができる。
【００５６】
（１）この半導体パッケージ構造体１１（構造体）では、隣接する下面側パッド２９，２９の間の中心間距離３７が、隣接する上面側パッド２８，２８の間の中心間距離３６よりも大きくなるように設定されている。そのため、下面側パッド２９上に、はんだ量が多くて大きめの下面側はんだバンプ２７を容易に形成することが可能となる。ゆえに、製造が比較的容易なインターポーザ２１とすることができる。またこの場合には、下面側パッド２９に対応する面接続パッド４６の間の中心間距離も大きめに設定可能となる。よって、配線基板４１側の面接続パッド４６上に、はんだ量が多くて大きめの基板側はんだバンプ４９を容易に形成することが可能となる。ゆえに、製造が比較的容易な配線基板４１とすることができる。また、配線基板４１の歩留まりが向上して不良品発生率が低下するため、半導体パッケージ構造体１１の低コスト化を図ることができる。
【００５７】
さらに、下面側パッド２９上及び面接続パッド４６上に所望の大きさのはんだバンプ２７，４９が形成可能となる結果、インターポーザ２１と配線基板４１とがはんだを介して強固に接合されるようになる。よって、インターポーザ２１と配線基板４１との間に高い接続信頼性を付与することができる。
【００５８】
（２）この半導体パッケージ構造体１１（構造体）は、アルミナからなる略板形状のインターポーザ本体３８を用いて構成されている。よって、インターポーザ２１とＩＣチップ１５との熱膨張係数の差が小さくなっている。それゆえ、ＩＣチップ１５に直接大きな熱応力が作用しなくなる。よって、たとえＩＣチップ１５が大型で発熱量が多いものであったとしても、ＩＣチップ１５とインターポーザ２１との界面にクラック等が起こりにくい。ゆえに、チップ接合部分等に高い信頼性を付与することができ、接続信頼性や耐久性に優れた半導体パッケージ構造体１１を実現することができる。しかも、アルミナは窒化珪素等に比べれば安価なセラミック材料であり、タングステンも一般的によく使用される導電性金属材料であることから、これらを組み合わせれば比較的安価なインターポーザ２１、半導体パッケージ構造体１１を実現することができる。
【００５９】
（３）本実施形態では、ペースト中に含まれるタングステンを焼結させる方法として同時焼成法を採用していることから、比較的工数が少なくて済み、その分だけインターポーザ２１を効率よく低コストで生産することができる。
【００６０】
なお、本発明の実施形態は以下のように変更してもよい。
【００６１】
・例えば、上記実施形態の半導体パッケージ構造体１１（構造体）は、次のようにして製造されてもよい。まず、配線基板４１の上面４２にインターポーザ２１をはんだ付け等により接合することで、インターポーザ付き配線基板７１（中継基板付き基板）をあらかじめ作製する。その後、このインターポーザ付き配線基板７１の上面２２にＩＣチップ１５を接合し、所望の半導体パッケージ構造体１１とする（図６参照）。
【００６２】
・上記実施形態の半導体パッケージ構造体１１では、２層構造のインターポーザ本体３８を用いてインターポーザ２１を構成していたが、３層以上の多層構造のインターポーザ本体を用いてインターポーザ２１を構成してもよい。逆に、多層構造ではなく単層構造のインターポーザ本体を用いてインターポーザ２１を構成してもよい。
【００６３】
・上記実施形態では、インターポーザ本体３８の内層のみに配線群を形成した態様であったが、これに限定されず、例えば内層及び上面２２に配線群を形成した態様、内層及び下面２３に配線群を形成した態様、内層、上面２２及び下面２３に配線群を形成した態様であってもよい。
【００６４】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６５】
（１）前記複数の第１面側端子の表面上には第１面側バンプが形成され、前記複数の第２面側端子の表面上には第２面側バンプが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の中継基板。
【００６６】
（２）前記複数の第１面側端子の表面上には第１面側はんだバンプが形成され、前記複数の第２面側端子の表面上には、前記第１面側はんだバンプよりもはんだ量が多い第２面側はんだバンプが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の中継基板。
【００６７】
（３）前記配線群は前記中継基板本体の内層に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の中継基板。
【００６８】
（４）前記配線群は前記中継基板本体の内層にのみ配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の中継基板。
【００６９】
（５）前記中継基板本体は、複数枚のセラミック絶縁材料を積層した構造のセラミック積層焼結体からなり、前記配線群は、前記セラミック積層焼結体の内層に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の中継基板。
【００７０】
（６）前記中継基板本体の厚さは０．１ｍｍ以上０．７ｍｍ以下であることを特徴とする請求項１乃至３のいずれか１項に記載の中継基板。
【００７１】
（７）前記中継基板本体の厚さは０．１ｍｍ以上０．３ｍｍ以下であることを特徴とする請求項１乃至３のいずれか１項に記載の中継基板。
【００７２】
（８）前記半導体素子における少なくとも一辺は１０．０ｍｍ以上であることを特徴とする請求項１乃至３のいずれか１項に記載の中継基板。
（９）前記半導体素子の厚さは１．０ｍｍ以下であることを特徴とする請求項１乃至３のいずれか１項に記載の中継基板。
【００７３】
（１０）熱膨張係数が２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であって面接続端子を有する半導体素子が実装される第１面と、第２面とを有し、複数枚のセラミック絶縁材料を積層した構造のセラミック積層焼結体からなる略板形状の中継基板本体と、前記第１面側に配置された複数の第１面側端子と、前記第２面側に配置された複数の第２面側端子と、前記複数の第１面側端子の表面上に形成された第１面側はんだバンプと、前記複数の第２面側端子の表面上に形成され、前記第１面側はんだバンプよりもはんだ量が多い第２面側はんだバンプと、前記中継基板本体に設けられ、中継基板厚さ方向に延びる複数の導体柱と、中継基板面方向に延びるようにして前記中継基板本体の内層に設けられかつ前記導体柱と接続される複数の配線からなり、隣接する配線同士の間隔が広くなるファンアウト部を有する配線群と、を備え、前記複数の導体柱及び前記配線群を介して、前記第１面側端子及び前記第２面側端子が互いに導通されるとともに、隣接する第２面側端子の間の中心間距離が、隣接する第１面側端子の間の中心間距離よりも大きくなるように設定されていることを特徴とする中継基板。
【００７４】
（１１）複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記セラミック未焼結体の表面に導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする請求項１乃至３のいずれか１項に記載の中継基板の製造方法。
【００７５】
（１２）複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記セラミック未焼結体の表面に導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記金属充填工程及び前記金属層形成工程を経た前記セラミック未焼結体を、前記導電性金属からなる層を内層に配置した状態で複数枚積層しかつ一体化して未焼結積層体を形成する積層工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする請求項１乃至３のいずれか１項に記載の中継基板の製造方法。
【図面の簡単な説明】
【図１】ＩＣチップ（半導体素子）と、インターポーザ（中継基板）と、配線基板（基板）とからなる実施形態の半導体パッケージ構造体（構造体）を示す概略断面図。
【図２】本実施形態の半導体パッケージ構造体を構成するインターポーザ（中継基板）を示す概略断面図。
【図３】実施形態のインターポーザ（中継基板）を示す部分拡大平面図。
【図４】本実施形態の半導体パッケージ構造体を構成するＩＣチップ付きインターポーザ（半導体素子付き中継基板）を示す概略断面図。
【図５】本実施形態のＩＣチップ付きインターポーザを配線基板上に実装するときの状態を示す概略断面図である。
【図６】別の実施形態において、ＩＣチップをインターポーザ付き配線基板（中継基板付き基板）上に実装するときの状態を示す概略断面図。
【符号の説明】
１１…半導体素子と中継基板と基板とからなる構造体としての半導体パッケージ構造体
１５…半導体素子としてのＩＣチップ
１６…面接続端子
２１…中継基板としてのインターポーザ
２２…（中継基板本体の）第１面としての上面
２３…（中継基板本体の）第２面としての下面
２８…第１面側端子としての上面側パッド
２９…第２面側端子としての下面側パッド
３０，３１…導通構造の一部である導体柱
３２…導通構造の一部である配線
３３…ファンアウト部
３６…隣接する第１面側端子の間の中心間距離
３７…隣接する第２面側端子の間の中心間距離
３８…中継基板本体としてのインターポーザ本体
４１…基板としての配線基板
４６…面接続パッド
６１…半導体素子付き中継基板としてのＩＣチップ付きインターポーザ
７１…中継基板付き基板としてのインターポーザ付き配線基板
【図１】
2005011908.tif 000003
【図２】
2005011908.tif 000004
【図３】
2005011908.tif 000005
【図４】
2005011908.tif 000006
【図５】
2005011908.tif 000007
【図６】
2005011908.tif 000008