(57)【要約】【課題】簡易な構成でありながら、出力トランジスタに発生するリーク電流による出力電圧の変動を十分に抑制することができるボルテージレギュレータを提供する。【解決手段】出力端子Ｖｏｕｔと接地との間に、リーク電流吸収回路４１を設ける。このリーク電流吸収回路は、出力端子Ｖｏｕｔに一端が接続された第１の抵抗４５と、出力端子と接地との間で互いに直列に接続された第２及び第３の抵抗４６及び４７と、ドレインが第１の抵抗の他端に接続され、ソースが接地され、ゲートが第２の抵抗と第３の抵抗との接続点に接続されたリーク電流流吸収用トランジスタ４８とを含んでいる。【選択図】          図４
2005011133.tif 000002
【特許請求の範囲】
【請求項１】
電源端子と出力端子との間に接続された出力トランジスタと、該出力トランジスタを介して前記電源端子から前記出力端子へ供給される出力電圧を分圧して検出電圧を生成するための分圧回路と、基準電圧と前記検出電圧とに基づいて前記出力トランジスタを制御し前記出力電圧を安定化させるオペアンプとを備えたボルテージレギュレータにおいて、
前記基準電圧から独立動作して前記出力トランジスタのリーク電流を吸収するリーク電流吸収回路を設けたことを特徴とするボルテージレギュレータ。
【請求項２】
請求項１に記載のボルテージレギュレータにおいて、
前記リーク電流吸収回路は、前記出力端子に接続された第１の抵抗と、当該第１の抵抗と接地との間に接続されたリーク電流制御用トランジスタと、前記出力端子と前記接地との間で互いに直列接続され、かつその接続点に前記リーク電流制御用トランジスタの制御端子が接続された第２及び第３の抵抗と、を備えていることを特徴とするボルテージレギュレータ。
【請求項３】
請求項２に記載のボルテージレギュレータにおいて、
前記第１の抵抗と平行に前記リーク電流制御用トランジスタの温度特性を補償する温度補償用トランジスタを接続したことを特徴とするボルテージレギュレータ。
【請求項４】
請求項１に記載のボルテージレギュレータにおいて、
前記リーク電流吸収回路は、前記出力端子に接続された抵抗と、当該抵抗と接地との間に接続されたリーク電流制御用トランジスタとを備え、
前記トランジスタの制御端子に、前記オペアンプへ供給されるオン／オフ信号を反転した反転信号が供給されるようにしたことを特徴とするボルテージレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ボルテージレギュレータに関し、特に、出力トランジスタのオフリーク電流による出力電圧の変動を抑制する技術に関する。
【０００２】
【従来の技術】
ボルテージレギュレータの基本構成は、図１に示すようなものである。即ち、ボルテージレギュレータは、第１の電源端子１１と出力端子１２との間に接続された出力トランジスタＱ１１と、出力端子１２と第２の電源端子（接地端子）１３との間に接続され、出力端子１２の電圧（出力電圧ＶＯ）を分圧する１対の直列接続された抵抗Ｒ１１及びＲ１２と、入力端子１４の入力電圧ＶＩと抵抗Ｒ１１及びＲ１２で分圧された電圧とを比較して出力トランジスタＱ１１を制御するオペアンプＯＰ１１とを有している。
【０００３】
図１のボルテージレギュレータの入力端子１４に基準電圧（＝ＶＩ）を与えることにより、出力端子２に出力される出力電圧ＶＯは、理想的には、ＶＯ＝ＶＩ（Ｒ１１／Ｒ１２＋１）、となり、電源電圧に依存せず安定化される。
【０００４】
ところが、実際には、出力トランジスタＱ１１にリーク電流が発生することがあり、出力電圧は変動する。そこで、従来から出力トランジスタに発生するリーク電流を吸収して出力電圧の変動を抑えるように構成されたボルテージレギュレータが知られている。
【０００５】
従来のリーク電流に対する対策を施したボルテージレギュレータは、図２に示すように構成されている（例えば、特許文献１参照。）。
【０００６】
詳述すると、図２のボルテージレギュレータは、第１の電源端子２１及び出力端子２２にソース及びドレインが夫々接続された第１のトランジスタＱ２１と、出力端子２２と第２の電源端子２３との間に直列接続された第１、第２及び第３の抵抗Ｒ２１，Ｒ２２およびＲ２３と、出力端子２２及び第２の電源端子にドレイン及びソースが夫々接続された第２のトランジスタＱ２２と、反転入力端子が入力端子２３に接続され非反転入力端子が第１の抵抗Ｒ２１と第２の抵抗Ｒ２２との接続点に接続されるとともに、その出力端子が第１のトランジスタＱ２１のゲートに接続された第１のオペアンプＯＰ１と、反転入力端子が入力端子２３に接続され、非反転入力端子が第２の抵抗Ｒ２２と第３の抵抗Ｒ２３との接続点に接続されるとともに、その出力端子が第１のトランジスタＱ２１のゲートに接続された第２のオペアンプＯＰ２とを有している。
【０００７】
このボルテージレギュレータにおいて、第１のオペアンプＯＰ２１は、図１のオペアンプ同様、出力電圧を安定化させるように、即ち、ＶＯ＝ＶＩ（Ｒ２１／（Ｒ２２＋Ｒ２３）＋１）となるように、第１のトランジスタＱ１を制御する。その際、第１のトランジスタＱ２１がオフした状態であるにもかかわらずリーク電流が流れてしまうと、出力端子２２の出力電圧ＶＯが上昇する。第２のオペアンプＯＰ２２は、出力電圧ＶＯの上昇に伴い第２の抵抗Ｒ２２と第３の抵抗Ｒ２３との接続点における電圧が上昇して入力電圧ＶＩを超えると、第２のトランジスタＱ２２をオンさせ、リーク電流を吸収する。こうして、図２のボルテージレギュレータでは、出力トランジスタである第１のトランジスタにリーク電流が発生しても、それを吸収して、出力電圧が変動することを抑制することができる。
【０００８】
【特許文献１】
特開平６−１３８９６１号公報（特に、第１図）
【０００９】
【発明が解決しようとする課題】
従来のボルテージレギュレータは、出力トランジスタのリーク電流による出力電圧の変動を抑制するためにオペアンプを用いており、構成が複雑であるという問題点がある。
【００１０】
そこで、本発明は、より簡易な構成でありながら、出力トランジスタに発生するリーク電流による出力電圧の変動を十分に抑制することができるボルテージレギュレータを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明によれば、電源端子（ＶＤＤ）と出力端子（Ｖｏｕｔ）との間に接続された出力トランジスタ（３１）と、該出力トランジスタを介して前記電源端子から前記出力端子へ供給される出力電圧を分圧して検出電圧を生成するための分圧回路（３２）と、基準電圧と前記検出電圧とに基づいて前記出力トランジスタを制御し前記出力電圧を安定化させるオペアンプ（３６）とを備えたボルテージレギュレータにおいて、前記基準電圧から独立動作して前記出力トランジスタのリーク電流を吸収するリーク電流吸収回路（４１）を設けたことを特徴とするボルテージレギュレータが得られる。
【００１２】
具体的には、上記ボルテージレギュレータにおいて、前記リーク電流吸収回路（４１Ａ）は、前記出力端子に接続された第１の抵抗（４５）と、当該抵抗と接地との間に接続されたリーク電流制御用トランジスタ（４８）と、前記出力端子と前記接地との間で互いに直列に接続され、かつその接続点に前記リーク電流制御用トランジスタの制御端子が接続された第２及び第３の抵抗（４６，４７）と、を備えている。
【００１３】
あるいは、上記ボルテージレギュレータにおいて、前記リーク電流吸収回路（４１Ｂ）は、前記出力端子に接続された抵抗（６１）と、当該抵抗と接地との間に接続されたリーク電流制御用トランジスタ（６２）とを備え、前記トランジスタの制御端子に、前記オペアンプへ供給されるオン／オフ信号を反転した反転信号が供給されるようにしてある。
【００１４】
なお、上記かっこ内の符号は、本発明の理解を容易にするために付したものであって、何ら本発明を限定するものではない。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１６】
図３に本発明の一実施の形態に係るボルテージレギュレータ３０の概略構成を示す。
【００１７】
図示のボルテージレギュレータ３０は、ソース及びドレインが夫々電源端子ＶＤＤ及び出力端子Ｖｏｕｔに接続された出力トランジスタ３１と、出力トランジスタ３１を介して出力端子Ｖｏｕｔへ供給される出力電圧を分圧して検出電圧とする分圧回路３２と、位相補正用コンデンサ３３と、基準電圧を発生させるための定電流源３４及び基準電圧源３５と、検出電圧と基準電圧とを比較して出力トランジスタ３１を制御するオペアンプ３６と、電流制限回路３７と、ＮＯＴ回路対３８と、分離用トランジスタ３９と、入力抵抗４０と、分圧回路３２と並列に（即ち、出力端子Ｖｏｕｔと接地との間に）接続されたリーク電流吸収回路４１とを備えている。
【００１８】
このボルテージレギュレータ３０では、ＯＮ／ＯＦＦ端子ＣＥにハイレベル“Ｈ”が入力されると、オペアンプ３６が動作する。オペアンプ３６には、その反転入力端子に定電流源３４及び基準電圧源３５により生成された基準電圧が、非反転入力端子に分圧回路３２で出力電圧を分圧して得た検出電圧が与えられる。それゆえ、オペアンプ３６は、ＯＮ／ＯＦＦ端子ＣＥにハイレベル“Ｈ”が入力されると、分圧電圧が基準電圧に一致するように出力トランジスタ３１を制御する。つまりオペアンプ３６は、分圧電圧が基準電圧よりも低い場合には、出力トランジスタ３１をオンさせて、出力電圧を上昇させる一方、分圧電圧が基準電圧以上の場合には、出力トランジスタ３１をオフさせて、出力電圧を降下させる。
【００１９】
一方、ＯＮ／ＯＦＦ端子ＣＥにローレベル“Ｌ”が入力されると、オペアンプ３６は動作を停止する。このとき、出力トランジスタ３１のゲートは、電流制限回路３７の働きによりハイレベルに維持され、出力トランジスタ３１はオフしたままとなる。
【００２０】
リーク電流吸収回路４１は、出力トランジスタ３１がオフしているときにこの出力トランジスタ３１に流れるリーク電流を吸収する。出力トランジスタ３１に流れるリーク電流は、ＯＮ／ＯＦＦ端子ＣＥにローレベルが供給されたとき、あるいは軽負荷時であって高温時（例えば、８５℃以上）に発生し易い。
【００２１】
リーク電流吸収回路４１は、例えば、図４に示すように構成される。即ち、このリーク電流吸収回路４１は、出力端子Ｖｏｕｔに一端が接続された第１の抵抗４５と、出力端子Ｖｏｕｔと接地との間で互いに直列に接続された第２及び第３の抵抗４６及び４７と、ドレインが第１の抵抗４５の他端に接続され、ソースが接地され、ゲートが第２の抵抗４６と第３の抵抗４７との接続点に接続されたリーク電流吸収用トランジスタ４８とを有している。
【００２２】
このリーク電流吸収回路４１では、出力端子Ｖｏｕｔに供給される出力電圧を第２の抵抗４６と第３の抵抗４７とで分圧した分圧電圧が所定値以上になったとき、リーク電流吸収用トランジスタ４８がオンさせて、出力トランジスタ３１に発生したリーク電流を吸収する。これにより、出力トランジスタ３１がオフしているときのリーク電流による出力電圧の上昇を防止することができる。しかも、リーク電流吸収用トランジスタ４８を制御するためにオペアンプを必要としない。
【００２３】
なお、図４のリーク電流吸収回路４１では、周囲の温度変化によりリーク電流吸収用トランジスタ４８の特性（しきい値）が変化するおそれがある。つまり、このリーク電流吸収回路４１は、周囲の温度変化により出力電圧を安定化させることができなくなるおそれがある。
【００２４】
そこで、リーク電流吸収用トランジスタ４８の温度特性を補償するために、図５に示すように、第１の抵抗４５と並列に接続された温度補償用トランジスタ５１を設けるようにしてもよい。このリーク電流吸収回路４１Ａでは、周囲の温度変化に伴いリーク電流吸収用トランジスタ４８のしきい値が上昇し（例えば、０．６Ｖ→１．１Ｖ）、出力電圧が所定値以上になったにもかかわらず、リーク電流吸収用トランジスタ４８がオンしないような場合に、温度補償用トランジスタ５１がオンしてリーク電流吸収用トランジスタ４８のソース・ドレイン間電圧を大きくし、それによってリーク電流吸収用トランジスタ４８をオンさせる。その結果、このリーク電流吸収回路４１Ａは、周囲の温度変化の影響を殆ど受けること無く、出力電圧を安定化させることができる。
【００２５】
また、リーク電流吸収回路４１は、図６に示すように構成されてもよい。このリーク電流吸収回路４１Ｂは、一端が出力端子Ｖｏｕｔに接続された抵抗６１と、ドレインが抵抗６１の他端に接続され、ソースが接地され、ゲートがＮＯＴ回路対３８の２つのＮＯＴ回路の接続点に接続されたリーク電流吸収用トランジスタ６２とを有している。
【００２６】
図６のリーク電流吸収回路４１Ｂでは、ＯＮ／ＯＦＦ端子ＣＥへの入力がローレベルになると、その反転信号であるハイレベルがリーク電流吸収用トランジスタ６２のゲートに与えられる。その結果、リーク電流吸収用トランジスタ６２ががオンし、出力トランジスタ３１に流れるリーク電流を吸収する。
【００２７】
以上のようにして、本実施の形態に係るボルテージレギュレータによれば、簡易な構成でありながら、出力トランジスタのリーク電流を吸収することができ、安定した出力電圧を得ることができる。
【００２８】
以上、本発明について一実施の形態に即して説明したが、本発明は上記実施の形態に限定されるものではない。
【００２９】
例えば、上記実施の形態では出力トランジスタ３１としてｐチャネルＭＯＳトランジスタを用いた場合について説明したが、出力トランジスタは、ｎチャネルＭＯＳトランジスタでも、ＰＮＰあるいはＮＰＮバイポーラトランジスタでもよい。これらの場合の出力トランジスタとオペアンプとの接続関係を、図７（ａ），（ｂ）及び（ｃ）にそれぞれ示す。
【００３０】
また、リーク電流吸収用トランジスタについても、上記実施の形態ではｎチャネルＭＯＳトランジスタを用いたが、別のタイプのトランジスタを用いることができる。
【００３１】
【発明の効果】
本発明によれば、基準電圧から独立して動作するリーク電流吸収回路を設け、出力トランジスタに発生するリーク電流を吸収するようにしたことで、簡易な構成でありながら、出力電圧の変動を十分に抑制することができる。
【図面の簡単な説明】
【図１】従来のボルテージレギュレータの基本構成を示す回路図である。
【図２】従来のリーク電流対策を施したボルテージレギュレータの構成を示す回路図である。
【図３】本発明の一実施の形態に係るボルテージレギュレータの構成を示す回路図である。
【図４】図３のボルテージレギュレータに用いられるリーク電流吸収回路の一構成例を説明するための回路図である。
【図５】図４のボルテージレギュレータの変形例を説明するための回路図である。
【図６】図３のボルテージレギュレータに用いられるリーク電流吸収回路の他の構成例を説明するための回路図である。
【図７】（ａ），（ｂ）及び（ｃ）は、図３のボルテージレギュレータに出力トランジスタとして使用可能な各種トランジスタとオペアンプとの接続関係を示す回路図である。
【符号の説明】
３０      ボルテージレギュレータ
３１      出力トランジスタ
３２      分圧回路
３３      出力コンデンサ
３４      定電流源
３５      基準電圧源
３６      オペアンプ
３７      電流制限回路
３８      ＮＯＴ回路対
３９      分離用トランジスタ
４０      入力抵抗
４１      リーク電流吸収回路
４５      第１の抵抗
４６      第２の抵抗
４７      第３の抵抗
４８      リーク電流吸収用トランジスタ
５１      温度補償用トランジスタ
６１      抵抗
６２      リーク電流吸収用トランジスタ
【図１】
2005011133.tif 000003
【図２】
2005011133.tif 000004
【図３】
2005011133.tif 000005
【図４】
2005011133.tif 000006
【図５】
2005011133.tif 000007
【図６】
2005011133.tif 000008
【図７】
2005011133.tif 000009