(57)【要約】【課題】【解決手段】一体型ノイズシールドを有するデバイスが開示されている。デバイスは、半導体デバイスを実質的に囲む複数の垂直シールド構造を備える。デバイスは、さらに、半導体デバイスの上方にあり導電性流体で実質的に満たされた開口部を備えており、複数の垂直シールド構造および導電性流体は、半導体デバイスを周囲放射から遮蔽する。いくつかの実施形態において、デバイスは、さらに、半導体デバイスを周囲放射から遮蔽する導電性底部シールドを半導体デバイスの下方に備える。いくつかの実施形態において、開口部は、生物サンプルを半導体デバイス内に導入することを可能にするよう構成されている。いくつかの実施形態において、垂直シールド構造は複数のビアを備えており、複数のビアの各々は、２以上の導電層を接続する。いくつかの実施形態において、デバイスはナノ細孔デバイスを含み、ナノ細孔デバイスは、ナノ細孔アレイの単一セルを備える。【選択図】図２
2015509658.tif 000002
【特許請求の範囲】
【請求項１】
一体型ノイズシールドを有するデバイスであって、
半導体デバイスを実質的に囲む複数の垂直シールド構造と、
前記半導体デバイスの上方にあり、導電性流体で実質的に満たされた開口部と、
を備え、
前記複数の垂直シールド構造および前記導電性流体は、前記半導体デバイスを周囲放射から遮蔽する、デバイス。
【請求項２】
請求項１に記載のデバイスであって、さらに、前記半導体デバイスを周囲放射から遮蔽する導電性底部シールドを前記半導体デバイスの下方に備える、デバイス。
【請求項３】
請求項２に記載のデバイスであって、前記導電性底部シールドは金属層を備える、デバイス。
【請求項４】
請求項２に記載のデバイスであって、前記導電性底部シールドは基板層を備える、デバイス。
【請求項５】
請求項１に記載のデバイスであって、前記開口部は、生物サンプルを前記半導体デバイス内に導入することを可能にするよう構成されている、デバイス。
【請求項６】
請求項１に記載のデバイスであって、前記垂直シールド構造は複数のビアを備え、前記複数のビアの各々は、２以上の導電層を接続する、デバイス。
【請求項７】
請求項６に記載のデバイスであって、前記複数のビアは、前記半導体デバイスを囲む１つの同心リング内に配列されている、デバイス。
【請求項８】
請求項６に記載のデバイスであって、前記複数のビアは、複数の同心リング内に配列され、ビアの第１のリング内の前記ビアは、ビアの第２のリング内の前記ビアからオフセットされている、デバイス。
【請求項９】
請求項１に記載のデバイスであって、前記導電性流体は電解質を含む、デバイス。
【請求項１０】
請求項１に記載のデバイスであって、前記デバイスはナノ細孔デバイスを含み、前記ナノ細孔デバイスは、ナノ細孔アレイの単一セルを備える、デバイス。
【請求項１１】
請求項１に記載のデバイスであって、さらに、前記一体型ノイズシールドの一部を形成する導電層を備え、前記導電層は、前記複数の垂直シールド構造の上方にあり、前記導電層は、前記複数の垂直シールド構造から水平方向かつ半径方向外向きに拡張されて、前記複数の垂直シールド構造の間の複数のギャップを通らないように周囲放射を遮蔽する、デバイス。
【請求項１２】
請求項１に記載のデバイスであって、さらに、前記一体型ノイズシールドの一部を形成する２以上の導電層と、前記２以上の導電層の間の酸化物層と、を備え、前記酸化物層は、コンデンサを形成するよう構成されている、デバイス。
【請求項１３】
請求項１に記載のデバイスであって、さらに、導電層を前記導電性流体から絶縁する酸化物層を備える、デバイス。
【請求項１４】
請求項１３に記載のデバイスであって、前記酸化物層は、コンデンサを形成するよう構成されている、デバイス。
【請求項１５】
デバイスをノイズから遮蔽するための方法であって、
半導体デバイスを実質的に囲む複数の垂直シールド構造を提供する工程と、
前記半導体デバイスの上方にあり、導電性流体で実質的に満たされた開口部を提供する工程と、
を備え、
前記複数の垂直シールド構造および前記導電性流体は、前記半導体デバイスを周囲放射から遮蔽する、方法。
【請求項１６】
請求項１５に記載の方法であって、さらに、前記半導体デバイスを周囲放射から遮蔽する導電性底部シールドを前記半導体デバイスの下方に提供する工程を備える、方法。
【請求項１７】
請求項１５に記載の方法であって、前記開口部は、生物サンプルを前記半導体デバイス内に導入することを可能にするよう構成されている、方法。
【請求項１８】
請求項１５に記載の方法であって、前記垂直シールド構造は複数のビアを備え、前記複数のビアの各々は、２以上の導電層を接続する、方法。
【請求項１９】
請求項１８に記載の方法であって、前記複数のビアは、前記半導体デバイスを囲む１つの同心リング内に配列されている、方法。
【請求項２０】
請求項１８に記載の方法であって、前記複数のビアは、複数の同心リング内に配列され、ビアの第１のリング内の前記ビアは、ビアの第２のリング内の前記ビアからオフセットされている、方法。
【請求項２１】
請求項１５に記載の方法であって、前記導電性流体は電解質を含む、方法。
【請求項２２】
請求項１５に記載の方法であって、前記デバイスはナノ細孔デバイスを含み、前記ナノ細孔デバイスは、ナノ細孔アレイの単一セルを備える、方法。
【発明の詳細な説明】
【背景技術】
【０００１】
近年の半導体産業での超小型化の進展により、生物工学研究者が、従来は大きかった検知ツールをますます小さいフォームファクタにパッキングする、つまり、いわゆるバイオチップにパッキングすることが可能になった。デバイス寸法が縮小しているため、バイオチップのための高感度測定技術を開発することが望ましい。
【図面の簡単な説明】
【０００２】
以下の詳細な説明と添付の図面において、本発明の様々な実施形態を開示する。
【０００３】
【図１】積分増幅器を用いたバイオセンサアレイの１つのセル内で、電流、電圧、または、電荷などの物理的特性を測定するためのセンサ回路１００の一実施形態を示すブロック図。
【０００４】
【図２】一体型ノイズシールドを備えた半導体デバイス２００の一実施形態を示す断面図。
【０００５】
【図３Ａ】垂直シールド構造２１８の構成例の上面図を示す図。
【０００６】
【図３Ｂ】垂直シールド構造２１８の別の構成例の上面図を示す第２の図。
【０００７】
【図４】一体型ノイズシールドを備えた半導体デバイス４００の一実施形態を示す断面図。
【発明を実施するための形態】
【０００８】
本発明は、処理、装置、システム、物質の組成、コンピュータ読み取り可能な格納媒体上に具現化されたコンピュータプログラム製品、および／または、プロセッサ（プロセッサに接続されたメモリに格納および／またはそのメモリによって提供される命令を実行するよう構成されたプロセッサ）を含め、様々な形態で実装されうる。本明細書では、これらの実装または本発明が取りうる任意の他の形態を、技術と呼ぶ。一般に、開示された処理の工程の順序は、本発明の範囲内で変更されてもよい。特に言及しない限り、タスクを実行するよう構成されるものとして記載されたプロセッサまたはメモリなどの構成要素は、ある時間にタスクを実行するよう一時的に構成された一般的な構成要素として、または、タスクを実行するよう製造された特定の構成要素として実装されてよい。本明細書では、「プロセッサ」という用語は、１または複数のデバイス、回路、および／または、コンピュータプログラム命令などのデータを処理するよう構成された処理コアを指すものとする。
【０００９】
以下では、本発明の原理を示す図面を参照しつつ、本発明の１または複数の実施形態の詳細な説明を行う。本発明は、かかる実施形態に関連して説明されているが、どの実施形態にも限定されない。本発明の範囲は、特許請求の範囲によってのみ限定されるものであり、多くの代替物、変形物、および、等価物を含む。以下の説明では、本発明の完全な理解を提供するために、多くの具体的な詳細事項が記載されている。これらの詳細事項は、例示を目的としたものであり、本発明は、これらの具体的な詳細事項の一部または全てがなくとも特許請求の範囲に従って実施可能である。簡単のために、本発明に関連する技術分野で周知の技術事項については、本発明が必要以上にわかりにくくならないように、詳細には説明していない。
【００１０】
内径が１ナノメートルのオーダーの細孔サイズを有するナノ細孔膜デバイスが、高速ヌクレオチド配列決定での有望性を示した。ナノ細孔は、非常に小さい孔であり、孔形成タンパク質によって形成されてもよいし、シリコンまたはグラフェンなどの合成材料内の孔として形成されてもよい。導電性流体に浸漬されたナノ細孔にわたって電圧ポテンシャルが印加されると、ナノ細孔においてイオンの伝導から生じる小さいイオン電流を観察できる。分子（ＤＮＡまたはＲＮＡ分子など）がナノ細孔を通過する時、分子は、ナノ細孔を部分的または完全に塞ぎうる。イオン電流の大きさは細孔サイズの影響を受けるので、ＤＮＡまたはＲＮＡ分子によるナノ細孔の閉塞は、ナノ細孔を通る電流の大きさの変化を引き起こす。イオン電流の妨害は、ＤＮＡ分子の塩基対配列と相関しうることが示されている。
【００１１】
しかしながら、ナノ細孔膜デバイスを用いた分子の特性評価は、様々な難題に直面している。難題の１つは、非常に低レベルの信号の測定である：ナノ細孔を通るイオン電流の大きさは非常に小さく、通例、数十ないし数百ピコアンペア（ｐＡ）のオーダーである。したがって、ナノ細孔を通るかかる低レベル電流の任意の変化を検出することは、非常に困難になる。
【００１２】
低レベル電流測定のための１つの効果的な回路技術は、積分増幅器を用いることである。積分増幅を用いて低レベル電流を測定することには、いくつかの利点がある。積分増幅器は、多くの測定期間にわたる電流を平均し、それが、或る程度までノイズの影響を低減するのに役立つ。また、積分増幅器は、さらなるフィルタリングを必要とすることなしに帯域幅を目標の帯域幅に制限する。さらに、測定場所での積分増幅器のための回路は、他の測定技術に対応するものと比較して小さいため、大規模な測定セルのアレイを備えたバイオセンサアレイの製造が実現可能になり、かかるアレイは、一本鎖ＤＮＡの特性評価などの用途で分子を特定するのに非常に望ましい。
【００１３】
図１は、積分増幅器を用いたバイオセンサアレイの１つのセル内で、電流、電圧、または、電荷などの物理的特性を測定するためのセンサ回路１００の一実施形態を示すブロック図である。図１に示すように、物理的特性は、検出信号１０４として検出器１０２によって検出される。センサ回路１００は、以下で詳述するように、サンプリングなしに検出信号１０４の平均値を測定するために用いられてよい。
【００１４】
いくつかの実施形態において、開始フラグ１０６が、積分増幅器１０８をリセットし、経時的に検出信号１０４の連続積分を開始する。積分出力１１０は、比較器１１２を用いてトリップ閾値１１４と比較される。積分出力１１０がトリップ閾値１１４に達すると、トリップフラグ１１６が、検出信号１０４の積分を終了させるための積分増幅器１０８へのフィードバック信号として用いられてよい。例えば、トリップフラグ１１６が「オン」すなわちアサートされた時に、積分が終了される。開始フラグ１０６のアサーションとトリップフラグ１１６のアサーションとの間の持続時間は、検出信号１０４の平均値（例えば、電流の平均値）に比例する。したがって、トリップフラグ１１６の「オン」および「オフ」（１ビットのみの情報）が、検出信号１０４の平均値を計算するためにセルから外部プロセッサに送信されてよい。あるいは、「オン／オフ」情報は、遅延処理のためにセルから外部ストレージに送信されてもよい。例えば、開始フラグ１０６およびトリップフラグ１１６がそれぞれアサートされたクロックサイクルが、外部ストレージに記録されてよい。次いで、２つのアサートされたフラグの間のクロックサイクルの数が、後に検出信号１０４の平均値を決定するために用いられてよい。
【００１５】
いくつかの実施形態において、複数の積分サイクルにわたって検出信号１０４を積分することによって、より正確な結果が得られうる。例えば、検出信号１０４の決定された平均値は、複数の積分サイクルにわたってさらに平均されてよい。いくつかの実施形態において、開始フラグ１０６は、少なくとも部分的にトリップフラグ１１６に基づいている。例えば、開始フラグ１０６は、トリップフラグ１１６がアサートされたことに応答して再アサートされてよい。この例において、トリップフラグ１１６は、積分増幅器１０８を再初期化するためのフィードバック信号として用いられ、結果として、検出信号１０４の別の積分サイクルが、前の積分サイクルの終了後すぐに開始しうる。トリップフラグ１１６がアサートされた直後に開始フラグ１０６を再アサートすることで、積分されないために測定されない信号を検出器１０２が生成する時間の一部が削減される。積分は、信号が利用可能である時間のほぼ全体にわたって行われる。結果として、信号の情報の大部分が得られることにより、測定信号の平均値を取得する時間が最小化される。
【００１６】
センサ回路１００の感度は、サンプリングなしに検出信号１０２を連続積分するによって最大化される。これは、測定信号の帯域幅を制限するよう機能する。続いて、図１を参照すると、トリップ閾値１１４および積分係数Ａが、測定信号の帯域幅を設定する。積分係数Ａが減少またはトリップ閾値１１４が増加すると、測定信号の帯域幅は減少する。
【００１７】
しかしながら、低電流測定回路は、外部ノイズ源および測定回路自体の内部のノイズ源など、様々なノイズ源の影響を受けやすい。低電流測定回路の性能に影響する外部ノイズ源は、交流（ＡＣ）ラインノイズ、蛍光灯設備からの安定器ノイズ、電磁干渉（ＥＭＩ）など、数多く存在する。
【００１８】
低電流測定回路の性能に影響する内部ノイズ源は、積分増幅器からの電圧およびノイズ成分と、測定源からの抵抗ノイズとを含む。これらの成分は、積分器のノイズゲイン（＝（１＋Ｃｉｎ／Ｃｆｂ））によって増幅され、ここで、Ｃｉｎは総入力容量であり、Ｃｆｂは積分コンデンサ（すなわち、積分増幅器のためのフィードバックコンデンサ（Ｃｆｂ））である。
【００１９】
図２は、一体型ノイズシールドを備えた半導体デバイス２００の一実施形態を示す断面図である。いくつかの実施形態において、半導体デバイス２００は、ナノ細孔アレイの１つのセル内のナノ細孔デバイスであり、一体型ノイズシールドは、外部ノイズ源および内部ノイズ源の両方からナノ細孔デバイスを遮蔽する。いくつかの実施形態において、本明細書に開示された一体型ノイズシールドは、様々なノイズ源の影響を受けやすい低レベル信号測定が行われるバイオセンサ半導体アレイなど、他のタイプのバイオセンサ半導体アレイに組み込むこともできる。以下では、ナノ細孔デバイスを半導体デバイス２００の一例として用いることとする。しかしながら、ナノ細孔デバイスは、例示のためだけに選択されたものであり、したがって、本願は、この具体的な例のみに限定されない。
【００２０】
一体型ノイズシールドは、様々なノイズ源の影響を受けやすい半導体デバイス２００の部分を囲んで保護する。例えば、続いて図２を参照すると、ノイズの影響を受けやすい半導体デバイス２００の部分は、生物サンプル２０２、測定電極２０４、その他の測定集積回路（図示せず）などを含み、半導体デバイス２００のこれらの部分は、一体型ノイズシールドによって囲まれて保護される。一体型ノイズシールドは、任意の導電材料を用いて形成することができる。
【００２１】
一体型ノイズシールドは、底部シールドを含む。続けて図２を参照すると、底部シールドは、ノイズの影響を受けやすい半導体デバイス２００の部分の下方に配置される１または複数の導電層（２０６Ａおよび２０６Ｂ）を備える。いくつかの実施形態において、導電層２０６Ａは、金属層５（Ｍ５）であり、半導体デバイス２００の上部金属層２０８（Ｍ６）の下方の金属層である。導電層２０６Ｂは、金属層５’（Ｍ５’またはＭＩＭキャップ層）であり、酸化物薄層２１０を挟んでＭ５の上部に配置された金属層である。いくつかの実施形態において、底部シールドは、多結晶シリコンなどを含む金属以外の導電材料を用いて形成される。いくつかの実施形態において、半導体デバイス２００は、基板の層など他の導電層を備える。基板の層は、通例、厚くて導電性があるので、半導体基板２００の底部シールド層として機能する。
【００２２】
一体型ノイズシールドは、上部シールドを含む。上部シールドは、開口部２１２を備えた導電層２０８を備える。続けて図２を参照すると、上部シールドの導電層２０８は、ノイズの影響を受けやすい半導体デバイス２００の部分の上方に配置された金属層である。いくつかの実施形態において、導電層２０８は、金属層６（Ｍ６）であり、半導体デバイス２００の上部金属層である。いくつかの実施形態において、開口部２１２は、生物サンプル２０２を半導体デバイス２００によって試験または分析できるように、生物サンプル２０２を半導体デバイス２００に導入することを可能にする。
【００２３】
上部シールドは、さらに、ノイズの影響を受けやすい半導体デバイス２００の部分に堆積されて覆う導電液体シールド２１４を備える。導電液体シールド２１４がなければ、開口部２１２は、様々なノイズ源に半導体デバイス２００を曝す。さらに、導電層２０８（例えば、Ｍ６）は、導電液体シールド２１４と接触しえない。したがって、導電層２０８は、導電液体シールド２１４から絶縁するために、酸化物層２１６で被覆されている。いくつかの実施形態において、導電液体シールド２１４は、電解質を導電性にする自由イオンを含む電解質である。
【００２４】
一体型ノイズシールドは、さらに、側面シールドを含む。側面シールドは、半導体デバイス２００のノイズに敏感な部分を実質的に囲む側壁を形成する複数の垂直シールド構造２１８を備える。図２では、２つの垂直シールド構造２１８のみを示していることに注意されたい。しかしながら、垂直シールド構造２１８の数は、３以上であってもよい。いくつかの実施形態において、垂直シールド構造２１８は、ビアを備える。ビアは、絶縁材料に孔をエッチングしてエッチング孔にタングステンまたはその他の導電材料を蒸着することによって形成される。ビアは、半導体デバイス２００の様々な金属層またはその他の導電層の間の垂直導電接続を行うために用いられる。例えば、図２を参照すると、ビア２１８は、導電層２０８および導電層２０６Ａを相互接続する。
【００２５】
複数の垂直シールド構造２１８は、最大の遮蔽を達成するために様々な構成で配置されうる。図３Ａは、垂直シールド構造２１８の構成例の上面図である。図３Ａに示すように、複数の垂直シールド構造２１８（例えば、ビア）は、半導体デバイス２００の測定電極２０４およびその他のノイズに敏感な部分を囲む長方形レイアウトに配列されてよい。ただし、他の構成の形状も用いることができる。例えば、複数の垂直シールド構造２１８は、半導体デバイス２００の測定電極２０４およびその他のノイズに敏感な部分を囲む同心リングに配列されてもよい。
【００２６】
図３Ｂは、垂直シールド構造２１８の別の構成例の上面図を示す第２の図である。この構成では、複数の垂直シールド構造２１８が、複数の同心の正方形またはリング（例えば、２つの同心の正方形など）に配置される。いくつかの実施形態において、或るリング内の垂直シールド構造２１８は、別のリング内の垂直シールド構造２１８からオフセットされており、すなわち、垂直シールド構造２１８のリングは整列されていない。半導体デバイス２００のノイズに敏感な部分を囲む単一の連続的なシールド壁が、良好な遮蔽を提供しうるが、かかるシールド壁の実装は、様々な設計または技術的制約によって実現可能でない場合がある。図３Ｂに示すように、垂直シールド構造２１８の１つのリングを別のリングからオフセットすることにより、遮蔽効果は、半導体デバイス２００のノイズに敏感な部分を囲む単一の連続的なシールド壁を形成することによって達成される効果に近くなる。
【００２７】
続いて図２を参照すると、導電層２０８は、上部シールドの一部であり、それぞれ矢印２１８および２２０によって示す方向に水平方向かつ半径方向外向きに拡張することができる。このように導電層２０８を外側に拡張すると、ルーフエッジまたはオーニング（ａｗｎｉｎｇ）によるシールドが形成され、干渉の一部が複数の垂直シールド構造２１８の間の複数のギャップを通過することをさらに防ぐことができる。
【００２８】
いくつかの実施形態において、上述の導電層２０８の拡張量は、複数の垂直シールド構造２１８の密度とトレードオフされうる。ビアは、通例、タングステンで形成されており、ビアがより高密度で実装される場合、タングステンの研磨がより困難になる。したがって、いくつかの実施形態において、複数の垂直シールド構造２１８は、干渉の一部が複数の垂直シールド構造２１８の間に侵入するのを防ぐために導電層２０８がさらに外側に拡張されて拡張ルーフエッジまたはオーニングを形成する場合、さらに間隔を空けられてよい。
【００２９】
いくつかの実施形態において、半導体デバイス２００の一体型シールドを形成する導電層または酸化物層の一部は、コンデンサを形成するために用いられる。例えば、図２に示すように、Ｍ５’およびＭ５の間の酸化物層２１０は、コンデンサ２２２を形成する。いくつかの実施形態において、半導体デバイス２００は、様々な目的のためにコンデンサを必要とする。例えば、半導体デバイス２００内の積分増幅器は、コンデンサを必要としうるが、それはコンデンサ２２２によって提供されうる。
【００３０】
図４は、一体型ノイズシールドを備えた半導体デバイス４００の一実施形態を示す断面図である。一体型ノイズシールドは、様々なノイズ源の影響を受けやすい半導体デバイス４００の部分を囲んで遮蔽する。
【００３１】
一体型ノイズシールドは、底部シールドを含む。続いて図４を参照すると、底部シールドは、能動半導体回路を含む層４０４など、ノイズの影響を受けやすい半導体デバイス４００の部分の下方に配置された基板層４０２を備える。
【００３２】
一体型ノイズシールドは、上部シールドを含む。この実施形態において、上部シールドは、生物サンプル２０２などノイズの影響を受けやすい半導体デバイス４００の部分の上に堆積されてそれらの部分を覆う導電液体シールド２１４を備える。導電層４０６（例えば、Ｍ６）は、導電液体シールド２１４と接触しえない。したがって、導電層４０６は、導電液体シールド２１４から絶縁するために、酸化物層２１６で被覆されており、液体シールドは、先に述べたように、電解質水溶液であってよい。
【００３３】
一体型ノイズシールドは、さらに、側面シールドを含む。側面シールドは、半導体デバイス４００のノイズに敏感な部分を実質的に囲む側壁を形成する複数の垂直シールド構造２１８（例えば、ビア）を備える。
【００３４】
複数の垂直シールド構造２１８は、最大の遮蔽を達成するために様々な構成で配置されうる。例えば、図３Ａおよび図３Ｂと同様の構成が用いられてよい。
【００３５】
続いて図４を参照すると、導電層４０６は、それぞれ矢印４０８および４１０によって示す方向に半径方向外向きに拡張することができる。このように導電層４０６を外側に拡張すると、ルーフエッジまたはオーニングが形成され、干渉の一部が複数の垂直シールド構造２１８の間に侵入することを防ぐことができる。いくつかの実施形態において、上述の導電層４０６の拡張量は、複数の垂直シールド構造２１８の密度とトレードオフされうる。
【００３６】
上述の実施形態は、理解しやすいようにいくぶん詳しく説明されているが、本発明は、提供された詳細事項に限定されるものではない。本発明を実施する多くの代替方法が存在する。開示された実施形態は、例示であり、限定を意図するものではない。
【図１】
2015509658.tif 000003
【図２】
2015509658.tif 000004
【図３Ａ】
2015509658.tif 000005
【図３Ｂ】
2015509658.tif 000006
【図４】
2015509658.tif 000007
【国際調査報告】
2015509658.tif 000008