(57)【要約】本発明の態様は、低ドロップアウト（ＬＤＯ）線形電源システムを含む。システムは、入力電圧に基づいて出力部において出力電圧を生成するように構成された通過素子を含む。システムはまた、出力部に結合され、且つ周波数補償を提供して出力電圧の所望の周波数応答を提供するように構成された補償増幅段を含む。システムは、補償増幅段及び通過素子を相互接続し、且つ入力電圧の所与の範囲内において入力電圧にほぼ比例する出力電圧を生成するためにＤＣ利得スケーリングを提供するように構成された利得増幅段を更に含む。
2015530684.tif 000002
【特許請求の範囲】
【請求項１】
低ドロップアウト（ＬＤＯ）線形電源システムであって、
入力電圧に基づいて出力部において出力電圧を生成するように構成された通過素子と、
前記出力部に結合され、周波数応答を提供して前記出力電圧及び基準電圧に関連するフィードバック電圧に応じて安定化電圧を生成するように構成された補償増幅段と、
前記補償増幅段及び前記通過素子を相互接続し、且つ前記安定化電圧に基づいて制御電圧を生成するように構成された利得増幅段とを備え、
前記制御電圧は、前記安定化電圧の周波数応答とほぼ等しい前記周波数応答を有し、
前記制御電圧は、前記入力電圧の所与の範囲内において前記入力電圧にほぼ比例する前記出力電圧を生成するために前記安定化電圧のＤＣ利得スケーリングと共に前記通過素子に供給される、システム。
【請求項２】
前記補償増幅段は、
前記安定化電圧を生成するように構成された補償演算増幅器（ＯＰ−ＡＭＰ）を含む、請求項１に記載のシステム。
【請求項３】
前記補償増幅段は、
前記出力部と前記補償演算増幅器の第１の入力部との間に結合された抵抗容量フィードフォワードネットワークと、
前記補償演算増幅器の前記第１の入力部と出力部との間に結合された抵抗容量フィードバックネットワークとを含み、
前記抵抗容量フィードフォワードネットワーク及びフィードバックネットワークが協働して、前記出力電圧の前記周波数応答に影響を及ぼし、且つ前記安定化電圧の極めて迅速な過渡応答を提供する、請求項２に記載のシステム。
【請求項４】
前記補償演算増幅器が反転演算増幅器として構成されるように、前記補償演算増幅器の前記第１の入力部が、反転入力部である、請求項３に記載のシステム。
【請求項５】
前記利得増幅段は、第１の入力部において前記安定化電圧を受信するように、且つ出力部において前記制御電圧を生成するように構成された利得演算増幅器を含む、請求項２に記載のシステム。
【請求項６】
前記制御電圧が、前記安定化電圧に比例する大きさを有する、請求項５に記載のシステム。
【請求項７】
前記基準電圧及び前記出力電圧が、前記フィードバック電圧を生成するように構成された分圧器によって相互接続される、請求項２に記載のシステム。
【請求項８】
前記通過素子が、バイポーラ接合トランジスタ（ＢＪＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及びダーリントントランジスタ対の１つとして構成される、請求項１に記載のシステム。
【請求項９】
請求項１に記載のＬＤＯ線形電源システムを含む集積回路（ＩＣ）チップ。
【請求項１０】
前記集積回路チップが、前記出力電圧の出力フィルタリングを提供するために、前記集積回路チップの外部の前記出力部に結合されたコンデンサ及び関連する等価直列抵抗（ＥＳＲ）を受け入れるように構成された端子を含む、請求項９に記載の集積回路チップ。
【請求項１１】
低ドロップアウト（ＬＤＯ）線形電源システムであって、
入力電圧に基づいて出力部において出力電圧を生成するように構成された通過素子と、
前記出力部に結合され、周波数補償を提供して前記出力電圧及び基準電圧に関連するフィードバック電圧に応じて安定化電圧を生成するように構成された補償増幅段と、
前記補償増幅段及び前記通過素子を相互接続し、且つ前記安定化電圧に基づいて制御電圧を生成するように構成された利得増幅段であって、前記制御電圧は、前記安定化電圧の周波数応答とほぼ等しい周波数応答を有し、前記制御電圧は、前記入力電圧にほぼ比例する前記出力電圧を生成するために、前記安定化電圧のＤＣ利得スケーリングと共に前記通過素子に供給される、前記利得増幅段と、
前記出力電圧の出力フィルタリングを提供するために、前記出力部に結合されたコンデンサ及び関連する等価直列抵抗（ＥＳＲ）とを備える、システム。
【請求項１２】
前記補償増幅段は、
前記安定化電圧を生成するように構成された補償演算増幅器（ＯＰ−ＡＭＰ）を含む、請求項１１に記載のシステム。
【請求項１３】
前記補償増幅段は、
前記出力部と前記補償演算増幅器の第１の入力部との間に結合された抵抗容量フィードフォワードネットワークと、
前記補償演算増幅器の前記第１の入力部と出力部との間に結合された抵抗容量フィードバックネットワークとを含み、
前記抵抗容量フィードフォワードネットワーク及びフィードバックネットワークが協働して、前記出力電圧の前記周波数応答に影響を及ぼし、且つ前記安定化電圧のかなり迅速な過渡応答を提供する、請求項１２に記載のシステム。
【請求項１４】
前記利得増幅段は、
第１の入力部において前記安定化電圧を受信するように、且つ出力部において前記制御電圧を生成するように構成された利得演算増幅器を含む、請求項１２に記載のシステム。
【請求項１５】
前記基準電圧及び前記出力電圧が、前記フィードバック電圧を生成するように構成された分圧器によって相互接続される、請求項１２に記載のシステム。
【請求項１６】
請求項１１に記載のＬＤＯ線形電源システムを含む集積回路（ＩＣ）チップであって、前記コンデンサ及びＥＳＲの外部コンデンサを受け入れるように構成される集積回路（ＩＣ）チップ。
【請求項１７】
低ドロップアウト（ＬＤＯ）線形電源システムを含む集積回路（ＩＣ）チップであって、前記低ドロップアウト線形電源システムは、
入力電圧に基づいて出力部において出力電圧を生成するように構成された通過素子と、
前記出力部に結合され、前記出力電圧及び基準電圧に関連するフィードバック電圧に応じて安定化電圧を生成するように構成された補償演算増幅器（ＯＰ−ＡＭＰ）を含む補償増幅段であって、周波数補償を提供して前記出力電圧の所望の周波数応答を提供するように構成される前記補償増幅段と、
前記補償増幅段及び前記通過素子を相互接続し、且つ第１の入力部において前記安定化電圧を受信し出力部において制御電圧を生成するように構成された利得演算増幅器を含む利得増幅段であって、前記制御電圧が、前記通過素子を制御するために制御入力部で供給され、前記利得増幅段が、前記入力電圧にほぼ比例する前記出力電圧を生成するように前記通過素子を制御するために、前記安定化電圧に関する前記制御電圧のＤＣ利得スケーリングを提供するように構成される、前記利得増幅段と、
前記出力電圧に関連する出力フィルタリングを提供するために、前記集積回路チップの外部の前記出力部に結合されたコンデンサ及び関連する等価直列抵抗（ＥＳＲ）を受け入れるように構成された端子とを備える、集積回路（ＩＣ）チップ。
【請求項１８】
前記補償増幅段は、
前記出力部と前記補償演算増幅器の第１の入力部との間に結合された抵抗容量フィードフォワードネットワークと、
前記補償演算増幅器の前記第１の入力部と出力部との間に結合された抵抗容量フィードバックネットワークとを含み、
前記抵抗容量フィードフォワードネットワーク及びフィードバックネットワークが協働して、前記出力電圧の前記周波数応答に影響を及ぼし、且つ前記安定化電圧の極めて迅速な過渡応答を提供する、請求項１７に記載のシステム。
【請求項１９】
前記基準電圧及び前記出力電圧が、前記フィードバック電圧を生成するように構成された分圧器によって相互接続される、請求項１７に記載のシステム。
【請求項２０】
前記補償演算増幅器が反転演算増幅器として構成されるように、前記補償演算増幅器の前記第１の入力部が、反転入力部である、請求項１７に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に電子回路に関し、特に２段階低ドロップアウト線形電源システム及び方法に関する。
【背景技術】
【０００２】
向上した効率で動作する電力変換及び調整回路に対する要求が、ますます増加している。かかる一タイプの調整回路が、低ドロップアウト（ＬＤＯ：ｌｏｗ−ｄｒｏｐｏｕｔ）線形電源（線形調整器）として周知である。ＬＤＯ線形電源は、入力電圧と出力電圧との間の非常に小さな差で動作できるＤＣ／ＤＣ線形電圧調整器として特徴付けることができる。ＬＤＯ電源は、次の点で、典型的な線形電源に勝る多くの利点を示すことができる。即ち、ＬＤＯ線形電源が、典型的には、より低い最低動作電圧で動作でき、且つ典型的には、より高い効率動作及びより低い熱放散を有し得るという点である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＬＤＯ設計に関する一般的な課題には、広範囲な負荷値及び出力容量値にわたって低ドロップアウト及び安定性を保証することを含むことができる。
【課題を解決するための手段】
【０００４】
本発明の一態様は、低ドロップアウト（ＬＤＯ：ｌｏｗ−ｄｒｏｐｏｕｔ）線形電源システムを含む。システムは、入力電圧に基づいて出力部において出力電圧を生成するように構成された通過素子を含む。システムはまた、出力部に結合され、且つ周波数補償を提供して出力電圧の所望の周波数応答を提供するように構成された補償増幅段を含む。システムは、補償増幅段及び通過素子を相互接続し、且つ入力電圧の所与の範囲内において入力電圧にほぼ比例する出力電圧を生成するためにＤＣ利得スケーリングを提供するように構成された利得増幅段を更に含む。
【０００５】
本発明の別の実施形態は、ＬＤＯ線形電源システムを含む。システムは、入力電圧に基づいて出力部において出力電圧を生成するように構成された通過素子を含む。システムはまた、出力部に結合され、且つ周波数補償を提供して出力電圧の所望の周波数応答を提供するように構成された補償増幅段を含む。システムはまた、補償増幅段及び通過素子を相互接続し、且つ入力電圧の所与の範囲内において入力電圧にほぼ比例する出力電圧を生成するためにＤＣ利得スケーリングを提供するように構成された利得増幅段を含む。システムは、出力電圧の出力フィルタリングを提供するために出力部に結合されたコンデンサ及び関連する等価直列抵抗器（ＥＳＲ：ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔｏｒ）を更に含む。本発明の別の実施形態は、ＬＤＯ線形電源システムを含む集積回路（ＩＣ）チップを含む。システムは、入力電圧に基づいて出力部において出力電圧を生成するように構成された通過素子を含む。システムはまた、出力部に結合され、且つ出力電圧及び基準電圧に関連するフィードバック電圧に応じて安定化電圧を生成するように構成された補償演算増幅器（ＯＰ−ＡＭＰ）を含む補償増幅段を含む。補償増幅段は、周波数補償を提供して出力電圧の所望の周波数応答を提供するように構成することができる。システムはまた、補償増幅段及び通過素子を相互接続し、且つ第１の入力部で安定化電圧を受信して出力部で制御電圧を生成するように構成された利得ＯＰ−ＡＭＰを含む利得増幅段を含む。制御電圧は、通過素子を制御するために制御入力部で供給することができ、利得増幅段は、入力電圧にほぼ比例する出力電圧を生成するためにＤＣ利得スケーリングを提供するように構成される。システムは、出力電圧の出力フィルタリングを提供するために、ＩＣの外部の、出力部に結合されたコンデンサ及び関連する等価直列抵抗（ＥＳＲ：ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔｏｒ）を受け入れるように構成された端子を更に含む。
【図面の簡単な説明】
【０００６】
【図１】本発明の態様に従って、低ドロップアウト（ＬＤＯ：ｌｏｗ−ｄｒｏｐｏｕｔ）線形電源システムの例を示す。
【図２】本発明の態様に従って、ＬＤＯ線形電源回路の例を示す。
【図３】本発明の態様に従って、ＬＤＯ線形電源回路の別の例を示す。
【発明を実施するための形態】
【０００７】
本発明は、一般に電子回路に関し、特に２段階低ドロップアウト（ＬＤＯ：ｌｏｗ−ｄｒｏｐｏｕｔ）線形電源システム及び方法に関する。ＬＤＯ線形電源システムは、入力電圧に基づき、ＬＤＯ線形電源システムの出力部において出力電圧を生成するように構成される通過素子を含む。出力電圧は、入力電圧の所与の範囲内では入力電圧にほぼ比例することができ、その入力電圧の所与の範囲を超えては、出力電圧は、通過素子の飽和に基づいてほぼ一定になり得る。例として、通過素子は、Ｎチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、ＰチャネルＭＯＳＦＥＴ、ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ：ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ）、ＰＮＰ  ＢＪＴとして、又はダーリントントランジスタ対（例えばＮＰＮ又はＰＮＰ  ＢＪＴ）として、一般的なフレームワーク（framework）内に構成することができる。
【０００８】
ＬＤＯ線形電源システムはまた、ＬＤＯ線形電源システムの出力部に結合される補償増幅段として構成される第１の増幅段を含む。例として、補償増幅段は、反転演算増幅器（ＯＰ−ＡＭＰ）及び複数の抵抗容量（ＲＣ）ネットワークを含む。反転ＯＰ−ＡＭＰは、出力電圧及び基準電圧に関連するフィードバック電圧に基づいて安定化電圧を生成するように構成される。ＲＣネットワークは、出力部と補償ＯＰ−ＡＭＰの第１の入力部との間に結合されたＲＣフィードフォワードネットワークと、補償ＯＰ−ＡＭＰの第１の入力部と出力部との間に結合されたＲＣフィードバックネットワークとを含むことができる。ＲＣフィードフォワードネットワーク及びフィードバックネットワークは協働して、ステップ負荷を用い、出力電圧の周波数応答に影響を及ぼし、且つ安定化電圧の極めて迅速な過渡応答を提供することができる。
【０００９】
ＬＤＯ線形電源システムはまた、通過素子及び補償増幅段を相互接続する利得増幅段として構成された第２の増幅段を含む。従って、利得増幅段は、反転ＯＰ−ＡＭＰからの安定化電圧出力から通過素子をバッファするように動作する。例えば、利得増幅段は、安定化電圧を受信するように、且つ安定化電圧に比例する大きさを有する制御電圧を生成するように構成された利得ＯＰ−ＡＭＰを含む。制御電圧は、線形モード及び飽和モードのうちの１つで通過素子を動作させるために、通過素子の制御入力部に供給され、それによって、出力電圧が、入力電圧の所与の範囲にわたって入力電圧にほぼ比例できるようにする。
【００１０】
図１は、本発明の態様に従って、低ドロップアウト（ＬＤＯ：ｌｏｗ−ｄｒｏｐｏｕｔ）線形電源システム１０の例を示す。ＬＤＯ線形電源１０は、入力電圧ＶＩＮの所与の範囲にわたって入力電圧ＶＩＮにほぼ比例する大きさを有する出力電圧ＶＯＵＴを生成するように構成される。例として、閾値の大きさを超える大きさに増加する入力電圧ＶＩＮに応じて、出力電圧ＶＯＵＴは、ほぼ一定の最大の大きさで供給されても良い。ＬＤＯ線形電源システム１０は、本明細書でより詳細に説明されるように、入力電圧ＶＩＮに基づいてほぼ安定した大きさで出力電圧ＶＯＵＴが供給されることになる様々な用途のいずれにおいても実現することができる。
【００１１】
ＬＤＯ線形電源システム１０は、ＬＤＯ線形電源１２を含み、ＬＤＯ線形電源１２は、集積回路（ＩＣ）チップに配置することができる。ＬＤＯ線形電源１２は、通過素子（pass element）１４を含み、通過素子１４は、トランジスタとして構成することができる。通過素子１４は、入力電圧ＶＩＮ及び出力部１６における出力電圧ＶＯＵＴを相互接続する。例えば、通過素子１４は、Ｎチャネル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、ＰチャネルＭＯＳＦＥＴ、ＮＰＮバイポーラ接合トランジスタ（ＢＪＴ：ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ）、ＰＮＰ  ＢＪＴとして、又はダーリントントランジスタ対（例えばＮＰＮ又はＰＮＰ  ＢＪＴ）として構成することができる。例として、通過素子１４は、負電圧として出力電圧ＶＯＵＴを供給するために、ＰチャネルＭＯＳＦＥＴ、ＰＮＰ  ＢＪＴとして、又はＰＮＰ  ＢＪＴのセットを含むダーリントン対として実現することができる。
【００１２】
ＬＤＯ線形電源１２はまた、出力部１６に結合される補償増幅段１８を含む。補償増幅段１８は、出力部１６における出力電圧ＶＯＵＴと関連付けられる安定化電圧ＶＳＴＡを生成するように構成される。例として、補償増幅段１８は、基準電圧ＶＲＥＦと、出力電圧ＶＯＵＴに関連付けられるフィードバック電圧とに基づき、出力において安定化電圧ＶＳＴＡを生成するように構成される補償演算増幅器（ＯＰ−ＡＭＰ）を含む。更に、補償増幅段１８は、安定化電圧ＶＳＴＡ、つまり出力電圧ＶＯＵＴの周波数応答に影響を及ぼすように、且つ安定化電圧ＶＳＴＡの極めて迅速な過渡応答を提供するように協働する複数の抵抗容量（ＲＣ）ネットワーク２０を含む。
【００１３】
安定化電圧ＶＳＴＡは、通過素子１４及び補償増幅段１８を相互接続する利得増幅段２２に供給される。利得増幅段２２は、通過素子１４が、入力電圧ＶＩＮの所与の範囲の大きさにわたって線形領域で動作され得るように、通過素子１４の制御入力部に供給される制御電圧ＶＣＴＲＬを生成するように構成される。例として、利得増幅段２２は、安定化電圧ＶＳＴＡに基づいて制御電圧ＶＣＴＲＬを生成する利得ＯＰ−ＡＭＰを含む。例えば、制御電圧ＶＣＴＲＬは、安定化電圧ＶＳＴＡにほぼ比例することができる。従って、制御電圧ＶＣＴＲＬは、ステップ負荷を用いて安定化電圧ＶＳＴＡとほぼ同じ周波数応答及び極めて迅速な過渡応答を示すことができる。
【００１４】
ＬＤＯ線形電源１２は、接触端子、リード、はんだパッド、又は様々な他の外部電気接続点などの端子２４を更に含む。図１の例において、端子２４は、基準電圧ＶＲＥＦ及び入力電圧ＶＩＮを受け取るように、且つ出力電圧ＶＯＵＴ、及びグランドとして図１の例に示されている低電圧レール（low-voltage rail）への接続部を提供するように構成される。出力電圧ＶＯＵＴ及びグランドへの接続部を提供する端子２４はまた、ＬＤＯ線形電源１２に接続される出力コンデンサＣＯＵＴ及び等価直列抵抗器（ＥＳＲ：ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔｏｒ）（例えば、ＩＣパッケージの外部の）を受け入れるように構成することができる。例として、ＥＳＲは、出力コンデンサＣＯＵＴに関連する寄生抵抗に対応することができる。
【００１５】
ＬＤＯ線形電源システム１０を２段階増幅システムとして実現することによって、ＬＤＯ線形電源システム１０は、比較的単純な構成だが、しかし典型的なＬＤＯ線形電源システムに勝る改善された能力を有する回路として実現することができる。一例として、典型的なＬＤＯ線形電源システムは、外部コンデンサ及び外部抵抗器接続部によって提供されるＥＳＲを介して、出力電圧フィルタリング及び周波数補償（即ちループ成形）の両方を利用する。ＬＤＯ線形電源システム用の出力電圧フィルタリング及び周波数補償のかかる要件は、それぞれのゼロ（zero）の出力コンデンサがループ安定性のために実現され、一方でそれぞれの出力コンデンサを含むＥＳＲが出力フィルタリング用に実現されるように、互いに衝突する（conflict）可能性がある。かかる要件の衝突は、ＥＳＲの関数としての出力電流に関して、非常に狭い安定領域に帰着し、従って「死のトンネル（Tunnel of Death）」、即ち、その外側ではＬＤＯ線形電源システムの安定性が影響を受ける「死のトンネル」として典型的に知られている安定領域を生成する可能性がある。ＬＤＯ線形電源システム１０は、出力コンデンサＣＯＵＴ及びＥＳＲが、出力電圧ＶＯＵＴの出力フィルタリングを提供し、一方で、補償増幅段１８が、出力コンデンサＣＯＵＴと無関係に（即ち、ゼロの出力コンデンサＣＯＵＴを実現することなしに）、ＬＤＯ線形電源システム１０の周波数補償を提供するように、出力フィルタリング及び周波数補償の機能を分離することによって狭い「死のトンネル」問題を克服する。その結果、ＬＤＯ線形電源システム１０は、出力コンデンサＣＯＵＴの出力フィルタリング機能及び所望の周波数応答を劣化させることなく、出力コンデンサＣＯＵＴ、つまりＥＳＲの広範囲なコンポーネント値にわたって、極めて大きな安定性を示すことができる。
【００１６】
更に、典型的なＬＤＯ線形電源システムは、出力電圧に関連するフィードバックを関連通過素子の制御入力と相互接続する単一の増幅段だけを実現し、それによって、出力電圧に一層直接的に基づいた信号で通過素子を駆動する。従って、典型的なＬＤＯ線形電源システムの堅牢性もまた、典型的なＬＤＯ線形電源のクロスオーバ周波数、利得及び位相余裕、並びに電源電圧変動除去に関して、負荷の変動を通じて影響を受ける可能性がある。補償増幅段１８及び利得増幅段２２の両方を２段階実装形態に組み込むことによって、利得増幅段２２は、通過素子１４に対するローディング効果を減結合する（decouple）ために、通過素子１４と出力電圧ＶＯＵＴの周波数補償との間に十分なバッファリングを提供する。別の言い方をすると、補償増幅段１８は、出力電圧ＶＯＵＴと利得増幅段２２によって提供されるＤＣ利得スケーリング（DC gain scaling）との間のバッファリングを提供する。従って、ＬＤＯ線形電源システム１０は、様々なローディング条件にわたって、十分なクロスオーバ周波数、利得及び位相余裕、及び電源電圧変動除去を維持することができる。更に、２つの増幅段を実現することによって、ＬＤＯ線形電源システム１０は、比較的単純な設計を維持し、一方で、典型的なＬＤＯ線形電源システムに対してかなり改善された性能を達成することができる。更に、ＬＤＯ線形電源システム１０の最も単純な構成は、ＬＤＯ線形電源システム１０が、出力電圧ＶＯＵＴの生成において超低ドロップアウト能力を提供するために、電源システム１０に実現される回路コンポーネントに対して柔軟になり得るように、様々な通過素子のどれもが、最小の変形で収容され得るようにする。
【００１７】
図２は、本発明の態様に従って、ＬＤＯ線形電源回路５０の例を示す。ＬＤＯ線形電源回路５０は、ＩＣチップ（即ちＩＣパッケージ）に含むことができる。ＬＤＯ線形電源回路５０は、図１の例におけるＬＤＯ線形電源１２に対応することができる。従って、図２の例の以下の説明において、図１の例を参照することができる。
【００１８】
ＬＤＯ線形電源回路５０は、入力電圧ＶＩＮの所与の範囲にわたって、入力電圧ＶＩＮにほぼ比例する大きさを有する出力電圧ＶＯＵＴを生成するように構成される。例として、閾値の大きさを超える大きさに増加する入力電圧ＶＩＮに応じて、出力電圧ＶＯＵＴは、ほぼ一定の最大の大きさで供給されても良い。ＬＤＯ線形電源回路５０は、本明細書でより詳細に説明されるように、出力電圧ＶＯＵＴが、入力電圧ＶＩＮに基づいて、ほぼ安定した大きさで供給されることになる様々な用途のいずれにおいても実現することができる。
【００１９】
ＬＤＯ線形電源回路５０は、ＮチャネルＭＯＳＦＥＴ（Ｎ−ＦＥＴ）Ｎ１として図２の例に示されている通過素子５２を含む。Ｎ−ＦＥＴ  Ｎ１は、ドレインにおいて入力電圧ＶＩＮに結合され、且つ出力電圧ＶＯＵＴを供給する出力部５４にソースを介して結合される。図２の例において、Ｎ−ＦＥＴ  Ｎ１は、入力電圧ＶＩＮの所与の範囲の大きさにわたる線形領域においてＮ−ＦＥＴ  Ｎ１を制御するために、ゲートで制御電圧ＶＣＴＲＬを受信する。
【００２０】
ＬＤＯ線形電源回路５０はまた、出力部５４に結合される補償増幅段５６を含む。補償増幅段５６は、非反転入力部において基準電圧ＶＲＥＦに基づいて安定化電圧ＶＳＴＡを、且つノード６０に結合された反転入力部においてフィードバック電圧ＶＦＢを生成するように構成される補償ＯＰ−ＡＭＰ５８を含む。従って、補償ＯＰ−ＡＭＰ５８は、多数の補償ＯＰ−ＡＭＰ５８用の高速過渡応答を提供するために、反転ＯＰ−ＡＭＰとして構成される。補償増幅段５６はまた、出力部５４、及びグランドとして図２の例に示されている低電圧レールを相互接続する抵抗器セットＲ１、Ｒ２及びＲ３を含む。抵抗器Ｒ１及びＲ２は、電圧ＶＤＩＶ１を生成するために第１の分圧器を形成し、抵抗器Ｒ２及びＲ３は、電圧ＶＤＩＶ２を生成するために第２の分圧器を形成する。フィードバック電圧ＶＦＢは、コンデンサＣ１及び抵抗器Ｒ４によって形成された抵抗容量フィードフォワードネットワークを介し電圧ＶＤＩＶ１に基づいて、抵抗器Ｒ５を介し電圧ＶＤＩＶ２に基づいて、且つコンデンサＣ２及び抵抗器Ｒ６によって形成された抵抗容量フィードバックネットワークを介し安定化電圧ＶＳＴＡに基づいて、ノード６０で生成される。従って、フィードバック電圧ＶＦＢは、出力電圧ＶＯＵＴ及び安定化電圧ＶＳＴＡに基づいて生成される。従って、補償ＯＰ−ＡＭＰ５８は、安定化電圧ＶＳＴＡ、つまり出力電圧ＶＯＵＴの周波数応答に影響を及ぼすようにＬＤＯ線形電源回路５０の周波数補償を提供するために、且つ安定化電圧ＶＳＴＡの極めて迅速な過渡応答を提供するために、安定化電圧ＶＳＴＡを生成する誤差増幅器として動作する。
【００２１】
安定化電圧ＶＳＴＡは、通過素子５２及び補償増幅段５６を相互接続する利得増幅段６２に供給される。利得増幅段６２は、抵抗器Ｒ７を介して制御電圧ＶＣＴＲＬを生成するように構成される利得ＯＰ−ＡＭＰ６４を含む。制御電圧ＶＣＴＲＬは、Ｎ−ＦＥＴ  Ｎ１が、入力電圧ＶＩＮの所与の範囲の大きさにわたって線形領域で動作され得るように、Ｎ−ＦＥＴ  Ｎ１のゲートに供給される。図２の例において、利得ＯＰ−ＡＭＰ６４は、抵抗器Ｒ８を介し利得ＯＰ−ＡＭＰ６４の反転入力部で安定化電圧ＶＳＴＡを受信し、且つ抵抗器Ｒ９を介し非反転入力部でグランドに結合される。更に、フィードバック抵抗器Ｒ１０が、利得ＯＰ−ＡＭＰ６４の出力部及び反転入力部を相互接続する。従って、利得ＯＰ−ＡＭＰ６４は、制御電圧ＶＣＴＲＬを生成する際に安定化電圧ＶＳＴＡのＤＣ利得スケーリングを提供するように、且つ補償ＯＰ−ＡＭＰ５８の周波数応答を、影響を与えることから負荷インピーダンスを減結合するためにバッファリングを提供するように構成される。その結果、制御電圧ＶＣＴＲＬは、安定化電圧ＶＳＴＡとほぼ同じ周波数応答及び極めて迅速な過渡応答を示すことができる。従って、Ｎ−ＦＥＴ  Ｎ１は、制御電圧ＶＣＴＲＬに基づき、入力電圧ＶＩＮの所与の範囲の大きさにわたって線形領域で動作することができる。
【００２２】
ＬＤＯ線形電源回路５０が、図２の例に限定されるようには意図されていないことを理解されたい。例えば、ＬＤＯ線形電源回路５０は、補償段５６及び／又は利得段６２に関してほぼ同じ所望の結果を達成するために、追加又は代替の回路コンポーネントを用いて実現することができる。更に、通過素子５２は、Ｎ−ＦＥＴとして実現されることに限定されず、その代わりに、通過素子５２が抵抗器Ｒ７を通して供給される電流によって制御され得るように、ＮＰＮ  ＢＪＴ又はＮＰＮダーリントン対として実現され得る。従って、ＬＤＯ線形電源回路５０は、様々な方法で構成することができる。
【００２３】
図３は、本発明の態様に従って、ＬＤＯ線形電源回路１００の別の例を示す。ＬＤＯ線形電源回路１００は、ＩＣチップ（即ちＩＣパッケージ）に含むことができる。ＬＤＯ線形電源回路１００は、図１の例におけるＬＤＯ線形電源１２に対応することができる。従って、図３の例の以下の説明において、図１の例を参照することができる。
【００２４】
ＬＤＯ線形電源回路１００は、入力電圧ＶＩＮの所与の範囲にわたって、入力電圧ＶＩＮにほぼ比例する大きさを有する出力電圧ＶＯＵＴを生成するように構成される。本明細書でより詳細に説明されるように、出力電圧ＶＯＵＴは、図３の例において負電圧とすることができる。例として、閾値の大きさ未満の大きさに減少する入力電圧ＶＩＮに応じて、出力電圧ＶＯＵＴは、ほぼ一定の最小の大きさで供給されても良い。ＬＤＯ線形電源回路１００は、本明細書でより詳細に説明されるように、入力電圧ＶＩＮに基づいて、ほぼ安定した大きさで出力電圧ＶＯＵＴが供給されることになる様々な用途のいずれにおいても実現することができる。
【００２５】
ＬＤＯ線形電源回路１００は、ＰチャネルＭＯＳＦＥＴ（Ｐ−ＦＥＴ）Ｐ１として図３の例に示されている通過素子１０２を含む。Ｐ−ＦＥＴ  Ｐ１は、ソースにおいて入力電圧ＶＩＮに結合され、且つ出力電圧ＶＯＵＴを供給する出力部１０４にドレインを介して結合される。図３の例において、Ｐ−ＦＥＴ  Ｐ１は、入力電圧ＶＩＮの所与の範囲の大きさにわたって線形領域でＰ−ＦＥＴ  Ｐ１を制御するために、ゲートにおいて制御電圧ＶＣＴＲＬを受信する。抵抗器Ｒ１１が、入力電圧ＶＩＮ及び制御電圧ＶＣＴＲＬを相互接続し、始動条件用に所望のバイアスを提供する。
【００２６】
ＬＤＯ線形電源回路１００はまた、出力部１０４に結合される補償増幅段１０６を含む。補償増幅段１０６は、抵抗器Ｒ１２を介して低電圧用レールに結合されることに基づき、非反転入力部において安定化電圧ＶＳＴＡを生成するように、且つノード１１０に結合される反転入力部においてフィードバック電圧ＶＦＢを生成するように構成される補償ＯＰ−ＡＭＰ１０８を含む。従って、補償ＯＰ−ＡＭＰ１０８は、多数の補償ＯＰ−ＡＭＰ１０８用に高速過渡応答を提供するための反転ＯＰ−ＡＭＰとして構成される。補償増幅段１０６はまた、出力部１０４及び基準電圧ＶＲＥＦを相互接続する抵抗器Ｒ１３及びＲ１４のセットを含む。抵抗器Ｒ１３及びＲ１４は、電圧ＶＤＩＶ３を生成するための分圧器を形成する。フィードバック電圧ＶＦＢは、コンデンサＣ３及び抵抗器Ｒ１５によって形成された抵抗容量フィードフォワードネットワークを介し抵抗器Ｒ１６を介した電圧ＶＤＩＶ３に基づいて、且つコンデンサＣ４及び抵抗器Ｒ１７によって形成された抵抗容量フィードバックのネットワークを介した安定化電圧ＶＳＴＡに基づいて、ノード１１０で生成される。従って、フィードバック電圧ＶＦＢは、出力電圧ＶＯＵＴ及び安定化電圧ＶＳＴＡに基づいて生成される。従って、補償ＯＰ−ＡＭＰ１０８は、安定化電圧ＶＳＴＡ、つまり出力電圧ＶＯＵＴの周波数応答に影響を及ぼすようにＬＤＯ線形電源回路１００の周波数補償を提供するために、且つ安定化電圧ＶＳＴＡの極めて迅速な過渡応答を提供するために、安定化電圧ＶＳＴＡを生成する誤差増幅器として動作する。
【００２７】
安定化電圧ＶＳＴＡは、通過素子１０２及び補償増幅段１０６を相互接続する利得増幅段１１２に供給される。利得増幅段１１２は、抵抗器Ｒ１８を介して制御電圧ＶＣＴＲＬを生成するように構成される利得ＯＰ−ＡＭＰ１１４を含む。制御電圧ＶＣＴＲＬは、Ｐ−ＦＥＴ  Ｐ１が、入力電圧ＶＩＮの所与の範囲の大きさにわたって線形領域で動作され得るように、Ｐ−ＦＥＴ  Ｐ１のゲートに供給される。図３の例において、利得ＯＰ−ＡＭＰ１１４は、抵抗器Ｒ１９を介し利得ＯＰ−ＡＭＰ１１４の反転入力部において安定化電圧ＶＳＴＡを受信し、且つ抵抗器Ｒ２０を介し非反転入力部においてグランドに結合される。更に、フィードバック抵抗器Ｒ２１が、利得ＯＰ−ＡＭＰ１１４の出力部及び反転入力部を相互接続する。従って、利得ＯＰ−ＡＭＰ１１４は、制御電圧ＶＣＴＲＬを生成する際に安定化電圧ＶＳＴＡのＤＣ利得スケーリングを提供するように構成される。その結果、制御電圧ＶＣＴＲＬは、安定化電圧ＶＳＴＡとほぼ同じ周波数応答及び極めて迅速な過渡応答を示すことができる。従って、Ｐ−ＦＥＴ  Ｐ１は、制御電圧ＶＣＴＲＬに基づいて、入力電圧ＶＩＮの所与の範囲の大きさにわたって線形領域で動作することができる。
【００２８】
ＬＤＯ線形電源回路１００が、図３の例に限定されるようには意図されていないことを理解されたい。例えば、ＬＤＯ線形電源回路１００は、補償段１０６及び／又は利得段１１２に関してほぼ同じ所望の結果を達成するために、追加又は代替の回路コンポーネントを用いて実現することができる。更に、通過素子１０２は、Ｐ−ＦＥＴとして実現されることに限定されず、その代わりに、通過素子１０２が抵抗器Ｒ１８を通して供給される電流によって制御され得るように、ＰＮＰ  ＢＪＴ又はＰＮＰダーリントン対として実現され得る。従って、ＬＤＯ線形電源回路１００は、様々な方法で構成することができる。
【００２９】
上記で説明したものは、本発明の例である。本発明を説明するために、コンポーネント又は方法のあらゆる考えられる組み合わせを説明することは、もちろん不可能であるが、しかし当業者は、本発明の更なる多くの組み合わせ及び置き換えが可能であることを理解されよう。従って、本発明は、添付の請求項を含む本出願の範囲内に入る全てのかかる変更、修正及び変形を包含するように意図されている。
【図２】
2015530684.tif 000003
【図３】
2015530684.tif 000004
【図１】
2015530684.tif 000005
【手続補正書】
【提出日】平成27年4月27日(2015.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
低ドロップアウト（ＬＤＯ）線形電源システムであって、
入力電圧に基づいて出力部において出力電圧を生成するように構成された通過素子と、
前記出力部に結合され、周波数応答を提供して前記出力電圧及び基準電圧に関連するフィードバック電圧に応じて安定化電圧を生成するように構成された補償増幅段と、
前記補償増幅段及び前記通過素子を相互接続し、且つ前記安定化電圧に基づいて制御電圧を生成するように構成された利得増幅段とを備え、
前記制御電圧は、前記安定化電圧の周波数応答とほぼ等しい前記周波数応答を有し、
前記制御電圧は、前記入力電圧の所与の範囲内において前記入力電圧にほぼ比例する前記出力電圧を生成するために前記安定化電圧のＤＣ利得スケーリングと共に前記通過素子に供給される、システム。
【請求項２】
前記補償増幅段は、
前記安定化電圧を生成するように構成された補償演算増幅器（ＯＰ−ＡＭＰ）を含む、請求項１に記載のシステム。
【請求項３】
前記補償増幅段は、
前記出力部と前記補償演算増幅器の第１の入力部との間に結合された抵抗容量フィードフォワードネットワークと、
前記補償演算増幅器の前記第１の入力部と出力部との間に結合された抵抗容量フィードバックネットワークとを含み、
前記抵抗容量フィードフォワードネットワーク及びフィードバックネットワークが協働して、前記出力電圧の前記周波数応答に影響を及ぼし、且つ前記安定化電圧の極めて迅速な過渡応答を提供する、請求項２に記載のシステム。
【請求項４】
前記補償演算増幅器が反転演算増幅器として構成されるように、前記補償演算増幅器の前記第１の入力部が、反転入力部である、請求項３に記載のシステム。
【請求項５】
前記利得増幅段は、第１の入力部において前記安定化電圧を受信するように、且つ出力部において前記制御電圧を生成するように構成された利得演算増幅器を含む、請求項２に記載のシステム。
【請求項６】
前記制御電圧が、前記安定化電圧に比例する大きさを有する、請求項５に記載のシステム。
【請求項７】
前記基準電圧及び前記出力電圧が、前記フィードバック電圧を生成するように構成された分圧器によって相互接続される、請求項２に記載のシステム。
【請求項８】
前記通過素子が、バイポーラ接合トランジスタ（ＢＪＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及びダーリントントランジスタ対の１つとして構成される、請求項１に記載のシステム。
【請求項９】
請求項１に記載のＬＤＯ線形電源システムを含む集積回路（ＩＣ）チップ。
【請求項１０】
前記集積回路チップが、前記出力電圧の出力フィルタリングを提供するために、前記集積回路チップの外部の前記出力部に結合されたコンデンサ及び関連する等価直列抵抗（ＥＳＲ）を受け入れるように構成された端子を含む、請求項９に記載の集積回路チップ。
【請求項１１】
低ドロップアウト（ＬＤＯ）線形電源システムであって、
入力電圧に基づいて出力部において出力電圧を生成するように構成された通過素子と、
前記出力部に結合され、周波数補償を提供して前記出力電圧及び基準電圧に関連するフィードバック電圧に応じて安定化電圧を生成するように構成された補償増幅段と、
前記補償増幅段及び前記通過素子を相互接続し、且つ前記安定化電圧に基づいて制御電圧を生成するように構成された利得増幅段であって、前記制御電圧は、前記安定化電圧の周波数応答とほぼ等しい周波数応答を有し、前記制御電圧は、前記入力電圧にほぼ比例する前記出力電圧を生成するために、前記安定化電圧のＤＣ利得スケーリングと共に前記通過素子に供給される、前記利得増幅段と、
前記出力電圧の出力フィルタリングを提供するために、前記出力部に結合されたコンデンサ及び関連する等価直列抵抗（ＥＳＲ）とを備える、システム。
【請求項１２】
前記補償増幅段は、
前記安定化電圧を生成するように構成された補償演算増幅器（ＯＰ−ＡＭＰ）を含む、請求項１１に記載のシステム。
【請求項１３】
前記補償増幅段は、
前記出力部と前記補償演算増幅器の第１の入力部との間に結合された抵抗容量フィードフォワードネットワークと、
前記補償演算増幅器の前記第１の入力部と出力部との間に結合された抵抗容量フィードバックネットワークとを含み、
前記抵抗容量フィードフォワードネットワーク及びフィードバックネットワークが協働して、前記出力電圧の前記周波数応答に影響を及ぼし、且つ前記安定化電圧のかなり迅速な過渡応答を提供する、請求項１２に記載のシステム。
【請求項１４】
前記利得増幅段は、
第１の入力部において前記安定化電圧を受信するように、且つ出力部において前記制御電圧を生成するように構成された利得演算増幅器を含む、請求項１２に記載のシステム。
【請求項１５】
請求項１１に記載のＬＤＯ線形電源システムを含む集積回路（ＩＣ）チップであって、前記コンデンサ及びＥＳＲの外部コンデンサを受け入れるように構成される集積回路（ＩＣ）チップ。
【国際調査報告】
2015530684.tif 000006
2015530684.tif 000007
2015530684.tif 000008