(57)【要約】【課題】データが変換を受けたことが証明され、且つ、データが変換を受けていないことが証明され得ること。【解決手段】データＡｊを記録する第１メモリ１３と、データＡｊをデータＢｊに変換する変換器と、データＢｊを記録する第２メモリ８とから構成されている。変換器は、データＡｊに対応する変換規則Ｆｊ−１を生成する規則生成器６と、下記変換式：Ｂｊ＝Ｆｊ−１・Ａｊを計算する計算器７とから形成されている。変換規則Ｆｊ−１は、有限集合を形成する。生成される変換規則は有限集合に属し、任意のデータＡｊに対応して生成される変換規則は、その有限集合に属し、変換規則が爆発的に増大することはなく、１つのコンピュータの中でデータＢｊが確実に生成される。データＢｊは無限に連鎖化されていくが、変換規則は僅かな数の要素として１つの有限集合に必ず属している。【選択図】        図２
2005011294.tif 000002
【特許請求の範囲】
【請求項１】
任意のサイズのデータを一定のサイズに変換する変換器。
【請求項２】
時系列線上で時間的に先行する原データＡｊと前記時系列線上で時間的に後行する原データＡｊ＋１を記録する第１メモリと、
前記原データＡｊを真データＢｊに変換し前記原データＡｊ＋１を真データＢｊ＋１に変換する変換器と、
前記真データＢｊと前記真データＢｊ＋１を記録する第２メモリとを構成し、
前記変換器は、
データＢｊに対応する変換規則Ｆｊを生成する規則生成器と、
下記変換式：
Ｂｊ＋１＝Ｆｊ・Ａｊ＋１
を計算する計算器とを形成し、
前記原データＡｊは第１有限集合を形成し、前記変換規則Ｆｊは第２有限集合を形成する
データ保存コンピュータ。
【請求項３】
前記規則生成器は、原データに対応して数学的に前記変換規則を生成する数学的規則を有する
請求項２のデータ保存コンピュータ。
【請求項４】
Ｆｊ＝Ｂｊである
請求項２のデータ保存コンピュータ。
【請求項５】
Ｂｊ＋１＝（Ｂｊ）＋（Ａｊ＋１）
である
請求項４のデータ保存コンピュータ。
【請求項６】
前記第１有限集合は前記第２有限集合に埋め込まれる
請求項２のデータ保存コンピュータ。
【請求項７】
前記第２有限集合は可換群を形成している
請求項２のデータ保存コンピュータ。
【請求項８】
前記原データＡｊと前記原データＡｊ＋１はともにｎ進ｍ桁で形成され、前記原データＡｊと前記原データＡｊ＋１のそれぞれの桁の数はともに０，１，２，・・・，ｎ−１のうちの１つの数であり、前記原データＡｊと前記原データＡｊ＋１はそれぞれに、Ｕ１Ｕ２・・・Ｕｓ・・・ＵｍとＶ１Ｖ２・・・Ｖｓ・・・Ｖｍとで表され、前記可換群は前記原データＡｊと前記原データＡｊ＋１とを足し加える可換性の加算群を形成し、前記変換規則は下記加算規則：Ｗｓ＝Ｕｓ＋Ｖｓ＝Ｖｓ＋Ｕｓ
を含み、前記加算規則は、Ｕｓ＋Ｖｓ＝ｎであれば、前記Ｗｓを０に置換する
請求項７のデータ保存コンピュータ。
【請求項９】
Ｆｊ＝Ｂｊである
請求項７又は８のデータ保存コンピュータ。
【請求項１０】
前記真データＢｊを前記原データＡｊに対応する端末に送信する送信器
を更に構成する請求項２〜９から選択される２請求項のデータ保存コンピュータ。
【請求項１１】
データ処理器を更に構成し、
前記データ処理器は、
２進１６桁の前記データＡｊを２進８桁の分割データに分割する分割処理器と、
前記２進８桁の分割データを４進８桁の数ａｂｃｄｅｆｇｈに変換する変換処理器とを形成し、前記原データＡｊと前記原データＡｊ＋１はそれぞれに、４進８桁でＵ１Ｕ２・・・Ｕｓ・・・ＵｍとＶ１Ｖ２・・・Ｖｓ・・・Ｖｍとで表され、ここでｍは８であり、
前記２進８桁を前記４進８桁に変換する規則は、任意のｓ桁目について下記式：
Ｕｓ＝１＋ｄ
Ｖｓ＝１＋ｄ
で表され、前記ｄは前記４進８桁の数ａｂｃｄｅｆｇｈのｄで代表されている
請求項２のデータ保存コンピュータ。
【請求項１２】
前記第２有限集合は可換群と非可換群を形成し、前記規則生成器は前記可換群から前記非可換群を生成する
請求項２のデータ保存コンピュータ。
【請求項１３】
前記規則生成器は、
前記可換群を生成する第１規則生成器と、
前記可換群を非可換群化する第２規則生成器とを構成し、
前記変換式のＦｊは、前記第２規則により非可換群に形成されている
請求項１２のデータ保存コンピュータ。
【請求項１４】
前記第２規則生成器は、加算規則に非可換性の加算規則を追加することにより、前記可換群を非可換群に変換する
請求項１３のデータ保存コンピュータ。
【請求項１５】
前記原データＡｊと前記原データＡｊ＋１はともにｎ進ｍ桁で形成され、前記原データＡｊと前記原データＡｊ＋１のそれぞれの桁の数はともに０，１，２，・・・，ｎ−１のうちの１つの数であり、前記原データＡｊと前記原データＡｊ＋１はそれぞれに、Ｕ１Ｕ２・・・Ｕｓ・・・ＵｍとＶ１Ｖ２・・・Ｖｓ・・・Ｖｍとで表され、前記可換群は前記原データＡｊと前記原データＡｊ＋１とを足し加える可換性の加算群を形成し、前記変換規則は下記加算規則：
Ｗｓ＝Ｕｓ＋Ｖｓ≠Ｖｓ＋Ｕｓ
を含み、前記加算規則は、Ｕｓ＋Ｖｓ＝ｎであれば、前記Ｗｓを０に置換する
請求項１４のデータ保存コンピュータ。
【請求項１６】
計算機基板を更に構成し、
前記原データＡｊは、Ａｊ１Ａｊ２・・・Ａｊｎで表され、
前記Ａｊ１Ａｊ２・・・Ａｊｎを連鎖化して作成する連鎖化データＢｊ１Ｂｊ２・・・Ｂｊｎの第１末端部分を記録する第１末端部分記録器を更に構成し、
前記計算機基板は、
第１計算機部分と、
第２計算機部分とを形成し、
前記第１計算機部分は、
前記Ａｊ１Ａｊ２・・・Ａｊｎを一時的に保持する一時的保持器と、
前記変換器と、
前記変換器により前記一時的保持器に保持されている前記Ａｊ１Ａｊ２・・・Ａｊｎを変換して作成する連鎖化データＢｊ１Ｂｊ２・・・Ｂｊｎの第２末端部分Ｂｊｎと前記第１末端部分Ｂｎとを比較する比較器（３３）とを構成し、
前記比較器は、前記第１末端部分と前記第２末端部分とが一致した場合に一致信号を出力し、前記第１末端部分と前記第２末端部分とが一致しない場合に不一致信号を出力し、
前記一時的保持器に保持されている前記Ａｊ１Ａｊ２・・・Ａｊｎは、前記一致信号に対応して前記第２計算機部分に導入され、前記不一致信号に対応して前記第２計算機部分に導入されない
請求項２のデータ保存コンピュータ。
【請求項１７】
前記原データＡｊと前記原データＡｊ＋１は、コンピュータのハード部分を動作させるコンピュータ言語であり、前記原データＡｊと前記原データＡｊ＋１は前記コンピュータ言語のうちで互いに時系列的に隣り合う言語部分である
請求項２のデータ保存コンピュータ。
【請求項１８】
前記第１末端部分Ｂｎのｎと前記第２末端部分Ｂｎのｎは同じではない
請求項１７のデータ保存コンピュータ。
【請求項１９】
原データＡｊを記録する第１メモリと、
前記原データＡｊをコンピュータに対して通信回線を介して送信する送信器と、
真データＢｊを受信する受信器と、
前記真データＢｊを記録する第２メモリとを構成し、
前記真データＢｊは、下記変換式：
Ｂｊ＋１＝Ｆｊ・Ａｊ＋１
により変換されて前記受信器により受信される
データ保存端末。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ保存コンピュータ、及び、データ保存端末に関し、特に、データの真理性を判定するデータ保存コンピュータ、及び、データ保存端末に関する。
【０００２】
【従来の技術】
改竄に対応する欧米系言語はない。日本語感覚の改竄は、定義することができるであろうか。そのような定義は、不可能である。互いに異なる任意の２つのデータの間の関係は、変換である。日本語感覚の改竄は、このような意味の変換としては理解され得ない。欧米系の哲学は、日本語感覚の改竄を欧米系言語体系に埋め込むことができない。命題＜このデータは変換されていない＞は、証明可能であろうか。この命題が証明され得ない場合には、欧米系哲学は完全ではなく不完全である。矛盾的な表現では、”このデータは改竄されているが、改竄されているこのデータはデータとしては真正データであるから、改竄されていることはない。”
【０００３】
データの真理性の条件として、データの真正性の他にデータの見読性が追加されることが好ましい。３．１４１５９２６が４．１４１５９２６に書き換えられた場合には、ロケットの軌道に異常が発生する。目で見ただけでデータに改竄があることが分かることは、事故を未然に防ぐことができる点で有効である。
【０００４】
データが改竄されていないことがコンピュータ上で証明され得ることは、代数理論のコンピュータ応用の最高度の成果である。そのような代数理論は、変換規則、特に有限集合の要素の間の可換群のような絶好の形式を含み、コンピュータ上で特に２進値のようなデジタル信号を完全に覆い尽くしている。本発明者は、本発明に先行する発明の存在を知らないが、本発明の構成のために用いる数学的技術として代数系を紹介することができ、特に、アーベル群、ディラック行列、クリフォード環が有用である。
【０００５】
データが変換を受けたことは証明され、且つ、データが変換を受けていないことは証明される。データＡについて同一律が成立するコンピュータの実現が望まれる。
【０００６】
【非特許文献１】
掘田良之著、「作数学シリーズ  代数入門−群と加群−」、裳華房発行、１９９９，第１１版発行
【０００７】
【発明が解決しようとする課題】
本発明の課題は、データが変換を受けたことが証明され、且つ、データが変換を受けていないことが証明されるデータ保存コンピュータ、及び、データ保存端末を提供することにある。
本発明の他の課題は、データが変換を受けたことが証明され、且つ、データが変換を受けていないことが証明される計算規則を有し、データ数の増大に対して計算が破綻することがない計算データ保存コンピュータ、及び、データ保存端末を提供することにある。
【０００８】
【課題を解決するための手段】
その課題を解決するための手段が、下記のように表現される。その表現中に現れる技術的事項には、括弧（）つきで、番号、記号等が添記されている。その番号、記号等は、本発明の実施の複数の形態又は複数の実施例のうちの少なくとも１つの実施の形態又は複数の実施例を構成する技術的事項、特に、その実施の形態又は実施例に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態又は実施例の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態又は実施例の技術的事項に限定されて解釈されることを意味しない。
【０００９】
本発明によるデータ保存コンピュータは、時系列線上（Ｔ）で時間的に先行する原データＡｊと時系列線上（Ｔ）で時間的に後行する原データＡｊ＋１を記録する第１メモリ（１３）と、原データＡｊを真データＢｊに変換し原データＡｊ＋１を真データＢｊ＋１に変換する変換器と、真データＢｊと真データＢｊ＋１を記録する第２メモリ（８）とから構成されている。変換器は、データＡｊに対応する変換規則Ｆｊを生成する規則生成器（６）と、下記変換式：Ｂｊ＋１＝Ｆｊ・Ａｊ＋１を計算する計算器（７）とから形成されている。原データＡｊは第１有限集合を形成し、変換規則Ｆｊは第２有限集合を形成する。
【００１０】
生成される変換規則は有限集合に属し、任意の原データＡｊに対応して生成される変換規則は、その有限集合に属し、変換規則が爆発的に増大することはなく、１つのコンピュータの中でデータＢｊが確実に生成される。原データは、学術論文誌のように永久的に増加し続けるが、真データＢｊは有限である。データＢｊは無限に連鎖化されていくが、変換規則は僅かな数の要素として１つの有限集合に必ず属している。単に計算規則を作成した場合には、コンピュータはその計算が破綻することがある。写像を有限集合の要素として作成することにより、計算に破綻が生じない。プログラムの完全な作成を保証することができる。時系列上で隣り合うデータが一方方向に連鎖し、１つのデータの変更はそのデータより後行するデータの全てを変更する。このような連鎖の順序は、論理作用の順序に一致することは、数学的に且つ物理的に公理である。連鎖データは、時間的順序を互いに確定し、且つ、データ変更の情報を確実に提供し、データの変更が存在する事実、又は、データの変更が存在しない事実のいずれかが確実に又は高確率で証明される。データＡｊとデータＢｊは、本明細書で仮に原データと真データで区別されて呼称されるが、原データの”原”と真データの＃真＃は、区別のための記号的用語であり、それらに技術的意義はない。
【００１１】
規則生成器（６）は、変換規則をテーブルから呼び出さない。その変換規則を原データＡｊと真データＢｊとから計算規則により計算して生成する。その計算規則は、後述される例で示されるように、単純な加算演算規則であり、テーブルを形成するメモリが不要であり、テーブルから規則を読み出すことによる時間的遅延がない。特に、Ｆｊ＝Ｂｊであることは、ＢｊをＦｊに変換する規則変換の回路を不要にし、計算が省略され計算工学的に有利である。コンピュータの計算特性は、１と０の加減算能力である。変換は、１と０の足し算だけで行われる。特には、Ｂｊ＋１＝（Ｂｊ）＋（Ａｊ＋１）であり、計算規則は極度に簡素化される。この計算規則（集まり）は、加法群と呼ばれる。公開データの連鎖のためには、高度に暗号化される計算規則でなく、計算速度が最高である計算規則の簡素化が重要である。Ｂ２＝Ｂ１＋Ａ２であれば、Ｂ２とＢ１が保存されていれば、
−Ｂ１＋Ｂ２＝−Ｂ１＋Ｂ１＋Ａ２＝Ａ２
の計算を行って、Ａ２＝−Ｂ１＋Ｂ２＝Ｂ２−Ｂ１により、Ａ２が逆算的に求められる。このような逆元を持つ群が計算規則として採用されることにより、データの修復が可能である（数学的にはデータが毀損されることはない。）。
【００１２】
第１有限集合は第２有限集合に埋め込まれる。両集合が１つの集合として記述され、２つの集合をハード上に記述する必要がなく、ハード構造が簡素化される。特に、規則集合はテーブルとしてメモリに記録されずその都度に規則生成器により生成される場合には、２つのテーブルが必要でなく、２つのテーブルから規則を読み出す必要がなく、計算速度性能の劣化を回避することができる。
【００１３】
第２有限集合は可換群を形成している。群を形成し、有限集合の中で逆算が確実に可能である。原データＡｊと前記原データＡｊ＋１はともにｎ進ｍ桁で形成され、原データＡｊと原データＡｊ＋１のそれぞれの桁の数はともに０，１，２，・・・，ｎ−１のうちの１つの数であり、原データＡｊと原データＡｊ＋１はそれぞれに、Ｕ１Ｕ２・・・Ｕｓ・・・ＵｍとＶ１Ｖ２・・・Ｖｓ・・・Ｖｍとで表される。この場合に、可換群は原データＡｊと原データＡｊ＋１とを足し加える可換性の加算群を形成する。その変換規則は加算規則：Ｗｓ＝Ｕｓ＋Ｖｓ＝Ｖｓ＋Ｕｓを含んでいる。加算規則は、Ｕｓ＋Ｖｓ＝ｎであれば、ｗｓを０に置換することにより、容易にサイクリックに閉じる集合又は加算群を形成することができる。変換規則として置換行列のような非可換群を用いる場合には、計算量が多くなるが、加算群は０〜３も４つの数の加算のみで構築され、１＋３＝０のようにサイクリックに計算する２値計算コンピュータの計算特性をそのままに利用することができて、プログラムも計算回路も簡素である。この場合に、Ｆｊ＝Ｂｊであることは回路を極めて簡素化する。計算規則は、規則生成器によりデータ変換の都度に生成され、変換規則をテーブルとして用意する必要がなく、メモリ容量を削減することができ、結果的に、計算速度の遅延を回避することができる。
【００１４】
真データＢｊを原データＡｊに対応する端末に送信する送信器の追加は特に有益である。夥しい数のユーザーは個別にそれぞれに原データＡｊと真データＢｊを保持していて、データ対Ａｊ−Ｂｊと他のユーザーが保有するデータから、データ対Ａｊ−Ｂｊの対応の真正性を実証することができ、中央のメモリコンピュータが仮に破壊されても、個々人は互いにデータを交換しあうことにより原データ集合を再生することができる。夥しい数のユーザー端末に入り込んで全てのユーザー端末のデータを改竄することは実質的に不可能である。部分的に改竄しても、その改竄の事実が直ちに曝露される。
【００１５】
データ処理器（５）が追加される。データ処理器（５）は、２進１６桁のデータＡｊを２進８桁の分割データに分割する分割処理器（１１）と、２進８桁の分割データを４進８桁の数ａｂｃｄｅｆｇｈに変換する変換処理器（１２）とを形成する。原データＡｊと原データＡｊ＋１はそれぞれに、４進８桁でＵ１Ｕ２・・・Ｕｓ・・・ＵｍとＶ１Ｖ２・・・Ｖｓ・・・Ｖｍとで表される。この場合には、ｍは８である。２進８桁を４進８桁に変換する規則は、任意のｓ桁目について下記式：Ｕｓ＝１＋ｄ，Ｖｓ＝１＋ｄで表され、ｄは４進８桁の数ａｂｃｄｅｆｇｈのｄで代表されている。このようにサイクリックに形成される進数変換規則は、極めて簡素に構築される。
【００１６】
第２有限集合は可換群と非可換群を形成することが好ましい。規則生成器（６）は可換群から非可換群を生成する。隣り合う原データの順序の入れ替えに対して、時系列的に後行するデータの不変性を保持することができる。非可換群の導入は、その確率を実質的に零にすることができる。
【００１７】
規則生成器（６）は、可換群を生成する第１規則生成器と、可換群を非可換群化する第２規則生成器とから構成され得る。変換式のＦｊは、第２規則により非可換群に形成される。可換性と非可換性を持つハイブリッド群は、改竄の確率を極めて小さくする。第２規則生成器は、加算規則に非可換性の加算規則を追加することにより、可換群を非可換群に変換する。このような規則は、既述のようにサイクリック加算規則で形成され、規則生成を簡素化する。
【００１８】
原データＡｊと原データＡｊ＋１はともにｎ進ｍ桁で形成され、原データＡｊと原データＡｊ＋１のそれぞれの桁の数はともに０，１，２，・・・，ｎ−１のうちの１つの数であり、原データＡｊと原データＡｊ＋１はそれぞれに、Ｕ１Ｕ２・・・Ｕｓ・・・ＵｍとＶ１Ｖ２・・・Ｖｓ・・・Ｖｍとで表され、可換群は原データＡｊと原データＡｊ＋１とを足し加える可換性の加算群を形成する。変換規則は下記加算規則：Ｗｓ＝Ｕｓ＋Ｖｓ≠Ｖｓ＋Ｕｓを含む。加算規則は、Ｕｓ＋Ｖｓ＝ｎであればＷｓを０に置換するサイクリック性は、既述の通り計算規則を簡素化する。
【００１９】
計算機基板（２８）に連鎖回路を設けることは、コンピュータの安全性を飛躍的に向上させる。原データＡｊは、Ａｊ１Ａｊ２・・・Ａｊｎで表される。このＡｊ１Ａｊ２・・・Ａｊｎを連鎖化して作成する連鎖化データＢｊ１Ｂｊ２・・・Ｂｊｎの第１末端部分を記録する第１末端部分記録器が計算機基板（２８）に形成される。計算機基板（２８）は、第１計算機部分と、第２計算機部分とから形成される。第１計算機部分は、Ａｊ１Ａｊ２・・・Ａｊｎを一時的に保持する一時的保持器（３２）と、既述の変換器と、変換器により一時的保持器に保持されているＡｊ１Ａｊ２・・・Ａｊｎを変換して作成する連鎖化データＢｊ１Ｂｊ２・・・Ｂｊｎの第２末端部分Ｂｊｎと第１末端部分Ｂｎとを比較する比較器（３３）とから構成される。比較器（３３）は、第１末端部分と第２末端部分とが一致した場合に一致信号を出力し、第１末端部分と第２末端部分とが一致しない場合に不一致信号を出力する。一時的保持器（３３）に保持されているＡｊ１Ａｊ２・・・Ａｊｎは、一致信号に対応して第２計算機部分に導入され、不一致信号に対応して第２計算機部分に導入されない。
【００２０】
ＣＰＵと称されるハード部分には、多様なプログラム言語に対応するトランジスタ回路が形成される。そのようなプログラムに変更がある場合に、その変更が検出され変更がある場合には、そのプログラムは使用されない。このような計算機基板（２８）は、原データＡｊと原データＡｊ＋１はがコンピュータのハード部分を動作させるコンピュータ言語であり、原データＡｊと原データＡｊ＋１がコンピュータ言語のうちで互いに時系列的に隣り合う言語部分である場合に特に有効である。プログラムが改竄された場合には、プログラムの言語数（ビット数）は同じであるか、多くなるか、又は、少なくなって、第１末端部分Ｂｎのｎと第２末端部分Ｂｎのｎが同じあるとは限らない。
【００２１】
本発明によるデータ保存端末は、原データＡｊを記録する第１メモリと、原データＡｊをコンピュータに対して通信回線を介して送信する送信器と、真データＢｊを受信する受信器と、真データＢｊを記録する第２メモリとから構成されている。真データＢｊは、下記変換式：Ｂｊ＋１＝Ｆｊ・Ａｊ＋１により変換されて受信器により受信される。このような端末は、既述のデータ保存コンピュータのデータ真正性を補完的に証明することができる。
【００２２】
本発明によるデータ保存コンピュータは、記述又は演算のために用いられる２値数又は多値数が用いられるコンピュータのための全ての言語の変換に適用され、特に、２値１６桁数、又は、２値３２桁数で表される言語の変換のために有用である。現在のコンピュータで用いられる言語の表現は、２値１６桁で十分に表され得る。イメージデータは、２値１６桁で再表現される。数式表現記号は、２値１６桁で表現可能である。
【００２３】
【発明の実施の形態】
図に対応して、本発明によるデータ保存コンピュータは、コンピュータが多数のユーザー端末に接続されて設けられている。そのコンピュータ１は、図１に示されるように、膨大な数のユーザー端末２に双方向に接続している。それぞれのユーザー端末２は、バス線、光ファイバのような有線、又は、電波のような無線の通信回線３によりデータＡｊをコンピュータ１に送信することができる。データＡｊのｊは、ユーザー端末２を区別する指標ではない。コンピュータ１は、送受信器４とデータ加工器５と関数器６とデータ連鎖化演算器７と連鎖化データメモリ８とから形成されている。送受信器４は、任意の端末２からデータＡｊを受信する。データＡｊの受信を受け付けて一時的にデータＡｊを預かる貯蔵メモリ９が送受信器４に内蔵されることが好ましい。
【００２４】
送受信器４は、ビット処理器５に接続している。ビット処理器５は、データＡｊを８ビット単位Ａｊ＜８＞に分割する分割処理器１１と、その８ビット単位Ａｊ＜８＞を更に加工して１６ビット単位Ａｊ＜１６＞に変換する変換処理器１２とから形成されている。変換処理器１２は、関数器６とデータ連鎖化演算器７とに接続している。変換処理器１２から出力される１６ビット単位Ａｊ＜１６＞は、関数器６とデータ連鎖化演算器７に入力される。関数器６は、１６ビット単位Ｂｊ−１＜１６＞に対応する写像（関数）Ｆｊ−１を選択する。関数器６から出力される写像Ｆｊ−１は、データ連鎖化演算器７に入力する。データ連鎖化演算器７は、１６ビット単位Ａｊ＜１６＞に写像Ｆｊ−１を作用させて連鎖化１６ビット単位Ｂｊ＜１６＞を作製する。
Ｂｊ＝Ｆｊ−１・Ａｊ・・・（１）
【００２５】
連鎖化１６ビット単位Ｂｊ＜１６＞は、データ連鎖化演算器７から出力されて連鎖化データメモリ８に入力され連鎖化データメモリ８で記録される。連鎖化データメモリ８は、更に、生データメモリ１３を付属的に備えている。連鎖化１６ビット単位Ｂｊ＜１６＞に対応する８ビット単位Ａｊ＜８＞は、貯蔵メモリ９から出力され生データメモリ１３に記録される。
【００２６】
図２は、本発明によるデータ保存コンピュータの実施の形態を示している。多数の端末２−１，２，３・・・は、時間軸方向Ｔに並んでいる。コンピュータ１には、有限集合を定義しその有限集合の中で計算規則を規定している。
Ｄ＜１６＞：１６ビットの整数の全体である集合（４進８桁で表現）
Ｄ＜８＞：８ビットの整数の全体である集合（２進８桁で表現）
Ｆ１：初期変換規則（特に、３３３３３３３３：コンピュータ上では、１１１１１１１１１１１１１１１１で表現）
【００２７】
ステップＳ１：
コンピュータ１は、ユーザー端末２−１が送信する第１データＡ１を送受信器４で時刻Ｔ１−１に受信する。データＡ１が一定バイト数（例示：１０キロバイト）に満たない場合には、送受信器４はデータを繰り返して１０キロバイトのデータに改める。全てのデータＡｊは１０キロバイト単位で扱われる。受信時のデータＡｊが１０キロバイトを越え２０キロバイトを越えない場合には、データＡｊは、１つの１０キロバイトのデータＡｊと他の１つの１０キロバイトのデータＡｊ＋１に分割される。
【００２８】
ステップＳ２：
分割処理器１１は、データＡｊを多数の８ビット単位Ａｊ＜８＞に分割する。分割されたデータＡｊは、複数の８ビット単位Ａｊ＜８＞の順序列である８ビット分割データ｛ａ（ｊ，１），ａ（ｊ，２），・・・，ａ（ｊ，ｎ）｝として表される。
Ａｊ＝ａ（ｊ，１），ａ（ｊ，２），ａ（ｊ，３），ａ（ｊ，４）・・・，    ａ（ｊ，１０２３８），ａ（ｊ，１０２３９），ａ（ｊ，１０２４０）
ここで、ａ（１，１）が００００００００であり、ａ（１，２）が１１１１１１１１であれば、｛ａ（１，１），ａ（１，２）｝は、｛００００００００１１１１１１１１｝である。８ビット分割データの個数がｎであれば、最後の８ビット分割データａ（１，ｎ）で表され、今の場合、ｎ＝１０２４０である。全ての８ビット分割データが互いに異なる場合には、ｎの最大値は２の８乗であり１０２４である。互いに異なる８ビット分割データがそれぞれに１０回ずつ含まれるデータＡｊでは、全ビット数は１０２４０である。この数ｎは、コンピュータメモリのスケールに対して適正であるように定められる。このようなＡｊは、１頁分といわれる。
【００２９】
ステップＳ３：
コンピュータ１は、全ての８ビット分割データａ（１，ｉ）をそれぞれに集合Ｄ１６に埋め込む処理を変換処理器１２で実行する。変換処理器１２の埋込み処理は、８ビット分割データａ（１，ｉ）の２進８桁数を４進８桁数に進数変換することである。この進数変換として、２進８桁の０を１に置換し、且つ、２進８桁の１を２に置換する操作が採択される。進数変換として、下記の変換が例示される。
ａ（１，１）→ａ’（１，１）
ａ（１，１）＝０１１０１１１０
ａ’（１，１）＝１２２１２２２１
２進コンピュータでは、ａ’（１，１）は下記のように表現される。
ａ’（１，１）＝０１１０１００１１０１０１００１
以下、ａ’はａで記載される。
【００３０】
ステップＳ４：
４進８桁分割データａ（１，ｉ）は、変換処理器１２からデータ連鎖化演算器７に送信される。関数器６から選択される写像（関数又はオペレータであるが、以下、変換規則といわれる）は、初期的に設定されている初期規則Ｆ１が関数器６から出力されてデータ連鎖化演算器７に入力される。初期規則Ｆ０は、下記のように定められている。
Ｆ０＝ｆ（０，１），ｆ（０，２），・・・，ｆ（０，１０２４０）
ｆ（０，１）＝ｆ（０，２）＝・・・＝ｆ（０，１０２４０）＝３３３３３３３３
初期規則Ｆ０の作用により、第１連鎖化データＢ１が生成される。
Ｂ１＝Ｆ０・Ａ１
ここで、既述の通り、Ｂ１、Ｆ０、Ａ１はそれぞれに４進８桁で表現されている。Ｂ１は、ｂ（１，１），ｂ（１，２），・・・，ｂ（１，１０２４０）で表される。
初期規則ｆ０の操作は、下記の加算規則に一致している。
ａ（１，１）＝１２２１２２２１
ａ（１，２）＝１１２１１２１１
ａ（１，ｎ）＝２２１２１１１２
ここでｎは、１０２４０である。
ｂ（１，１）＝ｆ（０，１）・ａ（１，１）
ｂ（１，２）＝ｆ（０，２）・ａ（１，２）
ｂ（１，ｎ）＝ｆ（０，ｎ）・ａ（１，ｎ）  ・・・（１−１）
ｆ（０，１）・ａ（１，１）は、桁ごとに独立した足し算を表す。その足し算の規則は、下記のように規則化され、足し算群を形成している。
【００３１】
足し算群：
０＋０＝０＋０＝０，０＋１＝１＋０＝１，０＋２＝２＋０＝２，
０＋３＝３＋０＝３，１＋１＝１＋１＝２，１＋２＝２＋１＝３，
１＋３＋３＋１＝０，２＋３＝３＋２＝１
０と１と２と３とから構成される４進数集合の任意の２つの数の足し算の結果の数は、その４数集合に含まれる。従って、この４数集合は、加算規則を充足する加算群を構成している。このような加算群は、有限集合を簡易に構成することができる点で、コンピュータの計算規則を簡素化して高速化することができる。実施の本形態の群は、サイクリックに同一閉集合に含まれるサイクリック群である。このような群としては他に、置換行列群、その他の多様な群が用いられ得る。これらの群は、可換群を形成している。群の要素がｇｊで表されれば、
ｇｓ・ｇｔ＝ｇｔ・ｇｓ
今の場合には、
ｇｓ＋ｇｔ＝ｇｔ＋ｇｓ
【００３２】
このような規則のもとで、ｂ（１，１）＝ｆ（０，１）・ａ（１，１）の計算は、下記に示される。桁数は、左から勘定される。ａ（１，１）の４桁目は、１である。
１桁目
１＋３＝０
２桁目
２＋３＝１
３桁目
２＋３＝１
４桁目
１＋３＝０
５桁目
２＋３＝１
６桁目
２＋３＝１
７桁目
２＋３＝１
８桁目
１＋１＝０
【００３３】
演算結果：
2005011294.tif 000003
【００３４】
非可換群化：
このような計算規則には、下記の制限が課される。ａ（１，ｉ）にｆ０を足す場合に、ｋ（＞１）桁目の足し算では、ａ（１，ｉ）のｎ桁目は、ｆ（０，ｉ）の１桁目からｋ−１桁目までの数の和が奇数であれば、ｆ（０，ｉ）の１は３に置換され、ｆ（０，ｉ）の２は２に置換される。このような置換により、可換群は、非可換群化されて非可換群に変換される。
【００３５】
ステップＳ５：
ｂ（１，１），ｂ（１，２），・・・，ｂ（１，ｉ），・・・，ｂ（１，ｎ）
で形成される初期的連鎖化データＢ１は、コンピュータ１のデータ連鎖化演算器７で作成され、連鎖化データメモリ８に送信され連鎖化データメモリ８で記録されるとともに、通信回線３を介して端末２−１に返信され、図２に示されるように、端末２−１の個人的メモリ１４に記録される。初期的連鎖化データＢ１が連鎖化データメモリ８で記録される際には、図１に示されるように、登録完了信号１５が連鎖化データメモリ８から出力され、登録完了信号１５は貯蔵メモリ９に送信され、登録完了信号１５を受信した貯蔵メモリ９は、データＢ１に対応するデータ（生データ）Ａ１を生データメモリ１３に送信する。そのデータＡ１は、生データメモリ１３に時刻Ｔ１−２で記録されてその後に永久に保存される。
【００３６】
時刻Ｔ１−２は、データ変換ｆ（０，ｉ）・ａ（１，ｉ）の変換の際に、ａ（１，ｎ）の１つ又は複数の８ビット単位に組み込まれることが望ましい。ａ（１，１）とａ（１，２）には、時刻Ｔ１−２だけでなく、送信者の氏名、住所、国籍（これらは将来的には、ＩＤとして与えられる）の記載のために割り付けられることが好ましい。このようなＴ１−２は、プライオリティー確定の時刻に一致する。このようなＴ１−２の存在なしに、プライオリティーの時間的順序は、データ連鎖により確定される。
【００３７】
ステップＳ６：
ステップＳ１〜ステップＳ５は数学的準備のプロセスであるが、ステップＳ６は本発明の本質的数学的変換である。第１変換規則Ｆ１は、データＢ１から作成される。
Ｆ１＝ｆ（１，１），ｆ（１，２），・・・，ｆ（１，１０２４０）
ｆ１＝ｇ・ｂ１  ・・・（２）
ｆ（１，ｉ）＝ｇ・ｂ（１，ｉ）  ・・・（２−１）
ここで、分割データｂ（１，ｉ）から変換規則ｆ（１，ｉ）を生成する連鎖的規則生成写像である。ｇとして、最も簡単な写像は、恒等変換写像として１である。
ｇ＝１
従って、式（２−１）は、下記の恒等変換式（２−３）で表される。
ｆ（１，ｉ）＝ｂ（１，ｉ）・・・（２−３）
図１に示されるように、データｂ（１，ｉ）は、データ連鎖化演算器７から出力されて関数器６に入力される。関数器６は、恒等変換写像を式（２−３）の形で有し、データｂ（１，ｉ）に恒等であるｆ（１，ｉ）を式（２−３）に従って生成する。
【００３８】
ステップＳ７：
コンピュータ１は、変換規則ｆ（１，ｉ）を生成して、第２生データＡ２の受信を待ち受ける。端末２−２がコンピュータ１に対して送信する第２生データＡ２は、時刻Ｔ２−１にコンピュータ１の貯蔵メモリ９で受信される。第２生データＡ２に対して、ステップＳ１で述べられた繰り返し処理と分割処理とが実行される。
【００３９】
ステップＳ８：
第２生データＡ２に対して、ステップＳ２で述べられた８ビット単位Ａ２＜８＞の分割が分割処理器１１で実行される。
ステップＳ９：
第２生データＡ２の８ビット単位Ａｊ＜８＞に対して、ステップＳ３で述べられた埋込み処理が変換処理器１２で実行され、その２進８桁数は４進８桁数に進数変換される。
【００４０】
ステップＳ９
第２生データの４進８桁分割データａ（２，ｉ）は、変換処理器１２からデータ連鎖化演算器７に送信される。ステップＳ６の変換式（２−３）により関数器６で生成される第２規則ｆ（１，ｉ）は、データ連鎖化演算器７に入力される。データ連鎖化演算器７は、下記式により、第２連鎖化データＢ２を生成する。
ｂ（２，１）＝ｆ（１，１）・ａ（２，１）
ｂ（２，２）＝ｆ（１，２）・ａ（２，２）
ｂ（２，ｎ）＝ｆ（１，ｎ）・ａ（２，ｎ）
ステップＳ４のｎがステップＳ９のｎに一致するように、ステップＳ１と同様にステップＳ７で１頁分のデータ量が調整されている。
【００４１】
ステップＳ１０：
ｂ（２，１），ｂ（２，２），・・・，ｂ（２，ｉ），・・・，ｂ（２，ｎ）
で形成される第２連鎖化データＢ２は、コンピュータ１のデータ連鎖化演算器７で作成され、連鎖化データメモリ８に送信され連鎖化データメモリ８で記録されるとともに、通信回線３を介して端末２−２に返信され、図２に示されるように、端末２−２の個人的メモリ１４に記録される。第２連鎖化データＢ２が連鎖化データメモリ８で記録される際には、登録完了信号１５が連鎖化データメモリ８から出力され、登録完了信号１５は貯蔵メモリ９に送信され、登録完了信号１５を受信した貯蔵メモリ９は、データＢ２に対応するデータ（生データ）Ａ２を生データメモリ１３に送信する。そのデータＡ２は、生データメモリ１３に時刻Ｔ２−２で記録されてその後に永久に保存される。時刻Ｔ２−２と送信者のＩＤがデータＡ２に含まれることが望ましいことは、既述の通りである。
【００４２】
ステップＳ１１：
Ｆ２＝ｆ（２，１），ｆ（２，２），・・・，ｆ（２，１０２４０）
ｆ２＝ｇ・ｂ２
ｆ（２，ｉ）＝ｇ・ｂ（２，ｉ）＝１・ｂ（２，ｉ）
により、関数器６は第２変換規則Ｆ２を生成する。
【００４３】
ステップＳ１〜ステップＳ１１が繰り返さる。生データＡｊを受信するコンピュータ１は、順々に第ｊ連鎖化データＢｊを生成し、第ｊ連鎖化データＢｊに対応する第ｊ変換規則Ｆｊを生成する。
ｂ（ｊ，１）＝ｆ（ｊ−１，１）・ａ（ｊ，１）
ｆ（ｊ，１）＝ｂ（ｊ，１）
ｂ（ｊ，２）＝ｆ（ｊ−１，２）・ａ（ｊ，２）
ｆ（ｊ，２）＝ｂ（ｊ，２）
ｂ（ｊ，ｎ）＝ｆ（ｊ−１，ｎ）・ａ（ｊ，ｎ）
ｆ（ｊ，ｎ）＝ｂ（ｊ，ｎ）
【００４４】
第ｊ連鎖化データは、第ｊ−１連鎖化データと第ｊ生データとから生成される。
ｂ（ｊ，ｉ）＝ｂ（ｊ−１，ｉ）・ａ（ｊ，ｉ）・・・（３）
第ｊ−１連鎖化データは、第ｊ−２連鎖化データと第ｊ−１生データとから生成される。
ｂ（ｊ−１，ｉ）＝ｂ（ｊ−２，ｉ）・ａ（ｊ−１，ｉ）・・・（４）
式（４）の左辺が式（３）に代入されて、
ｂ（ｊ，ｉ）
＝ｂ（ｊ−１，ｉ）・ａ（ｊ，ｉ）
＝｛ｂ（ｊ−２，ｉ）・ａ（ｊ−１，ｉ）｝・ａ（ｊ，ｉ）・・・（５）
この式の右辺の計算は、前（右辺の右側）から開始される。この式の右辺の計算は、｛｝の中の部分が時間的に先に計算されることにより表現されている。この式は、下記の式で一般化されている。
Ｂ（ｉ）
＝Ｆ（ｉ−１）・Ａ（ｉ）
＝Ｂ（ｉ−１）・Ａ（ｉ）
＝｛Ｆ（ｉ−２）・Ａ（ｉ−１）｝・Ａ（ｉ）
＝｛Ｂ（ｉ−２）・Ａ（ｉ−１）｝・Ａ（ｉ）
＝｛｛｛Ｆ（ｉ−３）・Ａ（ｉ−２）｝・Ａ（ｉ−１）｝・Ａ（ｉ）｝
＝｛｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝・Ａ（ｉ−１）｝・Ａ（ｉ）｝・・・（６）
【００４５】
今、Ａ（ｉ−１）がＡ’（ｉ−１）に変更されたことが仮定される。｛｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝・Ａ（ｉ−１）｝は、｛｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝・Ａ’（ｉ−１）｝に変更される。｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝は、既述の加算群の４進数である。簡単のため、数列は４進４桁であることが仮定される。Ａ（ｉ）として、ｐｑｒｓが選択される。ｐ，ｑ，ｒ，ｓは、それぞれに、集合｛０，１，２，３｝の任意の１つの要素に一致している。｛Ｂ（ｉ−３）・Ａ（ｉ−２）は、ｔｕｖｗで表される。ｔ，ｕ，ｖ，ｗは、それぞれに、集合｛０，１，２，３｝の任意の１つの要素に一致している。ＡがＡ’に変換されれば、ｐ，ｑ，ｒ，ｓはそれぞれｐ’，ｑ’，ｒ’，ｓ’に変換される。ｐ，ｑ，ｒ，ｓのうちの１つは０ではない。下記のような変換関係がある。
ｐ＋ｔ→ｐ’＋ｔ
ｑ＋ｕ→ｑ’＋ｕ
ｒ＋ｖ→ｒ’＋ｖ
ｓ＋ｗ→ｓ’＋ｗ
ｐ’，ｑ’，ｒ’，ｓ’の全てが０であれば、（ｐ＋ｔ）と（ｐ’＋ｔ）は同じであり、（ｑ＋ｕ）と（ｑ’＋ｕ）は同じであり、（ｒ＋ｖ）と（ｒ’＋ｖ）は同じであり、（ｓ＋ｗ）と（ｓ’＋ｗ）は同じである。しかし、（ｐ，ｑ，ｒ，ｓ）として（０，０，０，０）は例外扱いとして初期的に用いられていないので、（ｐ，ｑ，ｒ，ｓ）が（０，０，０，０）に一致することはない。０以外の数が０，１，２，３の任意の数に足し加えられる場合には、加算結果はサイクリックに、
０＋１＝１，０＋２＝２，０＋３＝３，
１＋１＝２，１＋２＝３，１＋３＝０，
２＋１＝３，２＋２＝０，２＋３＝１，
３＋１＝０，３＋２＝１，３＋３＝２
のように歩進し、０＋０＝０が存在しないので、（ｐ’，ｑ’，ｒ’，ｓ’）が（ｐ，ｑ，ｒ，ｓ）に一致することはない。
従って、
｛｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝・Ａ’（ｉ−１）｝                    ≠｛｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝・Ａ（ｉ−１）｝
【００４６】
図２で、コンピュータ１の側のＡ２（＝Ａ（２））が変更されれば（日本的言語では、改竄されれば）、コンピュータ１の側のＢ２が変更され、Ｂ２はＢ２’に変更される。コンピュータ１と端末２−２の間では、コンピュータ１のＢ２がコンピュータ１の中でＢ２’に変更された場合に、そのＢ２’が端末２−２の個人的メモリ１４に送信され、端末２−２のＢ２がＢ２’に変更される変換システムは存在しない。コンピュータ１は、端末２−２から端末２−２のＢ２を送信してもらえる。端末２−２から送信されてコンピュータ１が受け取るＢ２がコンピュータ１に保存されているＢ２に一致すれば、コンピュータ１と端末２−２の間で不正行為がない限り、コンピュータ１のＢ２は真正であることが判明する。
【００４７】
Ａ１が変更されれば、｛Ｂ１，Ｂ２，・・・，Ｂｎ｝の任意の要素Ｂｉが変更される。コンピュータ１のＢｉと端末２−ｉのＢｉとが比較され、コンピュータ１のＢｉが端末２−ｉのＢｉに不一致であれば、ｉより小さいｋで表されるＢｋのうちの少なくとも１つが変更されていることが判明する。誰かが全ての端末２−ｉに侵入して全てのＡｉを変更することは実質的に不可能である。誰かがコンピュータ１のＡｉを変更し、更に、コンピュータ１の全てのＡｋ（ｋ＞ｉ）を変更し、且つ、全ての端末２−ｋ（ｋ＞ｉ）を変更することは実質的に不可能である。
【００４８】
式（６）の｛｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝・Ａ（ｉ−１）｝・Ａ（ｉ）｝のＡ（ｉ−２）｝とＡ（ｉ−１）との両方が変更された場合が次に考察される。下記の２つの式のうちの一方は真であり、そのうちの他方は偽である。
｛｛｛Ｂ（ｉ−３）・Ａ’（ｉ−２）｝・Ａ’（ｉ−１）｝・Ａ（ｉ）｝      ＝｛｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝・Ａ（−１）｝・Ａ（ｉ）｝          ・・・（７−１）
又は、
｛｛｛Ｂ（ｉ−３）・Ａ’（ｉ−２）｝・Ａ’（ｉ−１）｝・Ａ（ｉ）｝      ≠｛｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝・Ａ（ｉ−１）｝・Ａ（ｉ）｝        ・・・（７−２）
ここで、
Ｂ（ｉ−３）＝ｐ，ｑ，ｒ，ｓ
Ａ’（ｉ−２）＝ｔ，ｕ，ｖ，ｗ
Ａ’（ｉ−１）＝ｔ’，ｕ’，ｖ’，ｗ’
Ａ（ｉ−２）＝ｘ，ｙ，ｚ，ｏ
Ａ（ｉ−１）＝ｘ’，ｙ’，ｚ’，ｏ’
が仮定される。
｛｛Ｂ（ｉ−３）・Ａ’（ｉ−２）｝・Ａ’（ｉ−１）
＝（ｐ，ｑ，ｒ，ｓ）＋（ｔ，ｕ，ｖ，ｗ）＋（ｔ’，ｕ’，ｖ’，ｗ’）
＝（ｐ＋ｔ＋ｔ’，ｑ＋ｕ＋ｕ’，ｒ＋ｖ＋ｖ’，ｓ＋ｗ＋ｗ’）
Ａ’（ｉ−２）｝とＡ’（ｉ−１）の変更が、これらが互いに入れ替わる変更であれば、計算規則により、
ｔ＋ｔ’＝ｔ’＋ｔ，ｕ＋ｕ’＝ｕ’＋ｕ，ｖ＋ｖ’＝ｖ’＋ｖ，
ｗ＋ｗ’＝ｗ’＋ｗ
であるから、式（７−１）が真であり式（７−２）が偽である。このような改竄の必要性はないので、現実には行われない。仮にこのような改竄が行われて実害はない（データの復元は容易である。）。
【００４９】
｛｛Ｂ（ｉ−３）・Ａ（ｉ−２）｝・Ａ（ｉ−１）
＝（ｐ，ｑ，ｒ，ｓ）＋（ｘ，ｙ，ｚ，ｏ）＋（ｘ’，ｙ’，ｚ’，ｏ’）
＝（ｐ＋ｘ＋ｘ’，ｑ＋ｙ＋ｙ’，ｒ＋ｚ＋ｚ’，ｓ＋ｏ＋ｏ’）
次に、下式：
ｔ＋ｔ’＝ｘ＋ｘ’，
ｕ＋ｕ’＝ｙ＋ｙ’
ｖ＋ｖ’＝ｚ＋ｚ’
ｗ＋ｗ’＝ｏ＋ｏ’
が成立すれば、隣り合う２つのデータを改竄する（書き換える）ことにより、その２つのデータ以後に関して式（６）の連鎖化１６ビット単位Ｂ（ｉ）＜１６＞の不変性を保存することができる。
【００５０】
このような不変性について、次に、実用化される現実のコンピュータの書換可能確率の計算方法が述べられる。実用化される現実のコンピュータとして現在汎用されているコンピュータが用いられることが望ましい。現在汎用されているコンピュータの計算単位は、２進１６桁のデータである。ここでは、４進８桁として表現されている。時系列的に隣り合う４進８桁の２つのデータは、下記のように表現される。
ａｂｃｄｅｆｇｈ
ｉｊｋｌｍｎｏｐ
１６個の変数ａ〜ｐは、それぞれに、０，１，２，３のいずれかである。４進８桁のデータには、１文字が対応している。隣り合う２つのデータのうちで時系列的に先行するデータはＤＦで表され、時系列的に後行するデータはＤＲで表される。データＤＦとして”＋”が例示される。データＤＲとして、”−”が例示される。”＋４ｍｇ”を”−４ｍｇ”に訂正する必要がある場合に、データＤＦ”＋”はデータＤＦ”−”に訂正され、同時に、データＤＲの”Ｘ”がデータ”Ｙ”に書き換えられる。データ”ａｂｃｄｅｆｇｈ”は、”ａ’ｂ’ｃ’ｄ’ｅ’ｆ’ｇ’ｈ’”に変更され、同時に、データ”ｉｊｋｌｍｎｏｐ”は、”ｉ’ｊ’ｋ’ｌ’ｍ’ｎ’ｏ’ｐ’”に変更される。
不変性保持のための条件は、下記の通りである。
ａ’＋ｉ’＝ａ＋ｉ＝一定
ｂ’＋ｊ’＝ｂ＋ｊ＝一定
ｃ’＋ｋ’＝ｃ＋ｋ＝一定
ｄ’＋１’＝ｄ＋１＝一定
ｅ’＋ｍ’＝ｅ＋ｍ＝一定
ｆ’＋ｍ’＝ｆ＋ｎ＝一定
ｇ’＋ｏ’＝ｇ＋ｏ＝一定
ｈ’＋ｐ’＝ｈ＋ｐ＝一定
【００５１】
意図的に変更されているａ’ｂ’ｃ’ｄ’ｅ’ｆ’ｇ’ｈ’の８つの桁の数は、０〜３のうちから選択される１つの数に決定されている。ａ’が決定されている（ａ’＋ｉ’）が一定であるためには、ｉ’は４つの数０，１，２，３のうちの１つが決定される。８つの数の組合せであるｉ’，ｊ’，ｋ’，１’，ｍ’，ｎ’，ｏ’，ｐ’は、それぞれに４つの数０，１，２，３のうちの１つに決定される。このように決定される”ｉ’ｊ’ｋ’ｌ’ｍ’ｎ’ｏ’ｐ’”が意図的変更者が意図する１文字に一致する確率の最小値は、４の８乗（＝２の１６乗）分の１である。変更前のデータＤＲが”機械”であり変更後のデータＤＲが”器械”であるような特殊な場合には、データＤＲの所有者は”機械が”器械”に書き換えられた事実の存在を主張することは極めて困難である。このように有意に書き換えることができる確率は極めて小さい。有意に書き換えられない場合には、書き換えの可能性が高く、データＤＲの所有者は、データＤＦより時系列的に先行するデータにより自己の真正なデータを回復することができる。
【００５２】
データＡｊは、既述の通りに、２進８桁で表されている。
２つのデータＡｊは、１２１２２１２１と２２１２１２２１とで例示される。それぞれの１桁目どうしの加算は、１＋２であり３である。（１＋２）の１を２に書き換えた場合に、３が保存されるためには、（１＋２）の２は１に書き換えられ得る。２桁目どうしの足し算は、（２＋２）であり４である。（２＋２）の一方の２を１に書き換えた場合に、４が保存されるためには、（１＋２）の他方の２は３に書き換えられなければならないが、データＡ２は１と２だけで構成されるので、（１＋２）の他方の２を３に書き換えることは不可能である。２つのデータの同じ桁目の数がともに２である確率は、４分の１である。書き換え可能確率は、１桁目に関して２分の１である。全体に合計値の不変性を維持することができる確率は、Ａ１が（１１１１１１１１）の場合であり、その確率は２５６分の１である。この２５６分の１は、１文字のみの書き換え可能確率である。ｊ文字の可能確率は、２５６分の１のｊ乗である。１文字のみの書き換え可能確率は、変換規則が非可換群であれば、格段に小さくなる。改竄者にとって有意義である改竄は実質的に不可能である。２５６分の１の改竄可能確率の改竄困難性を突破して、改竄が仮に行われても、その改竄の事実がコンピュータ１又は膨大な数のユーザー２−ｊの誰かにより発見されることは既述の通りである。そのような改竄が行われた場合には、そのデータはコンピュータ１により自動修復される。
【００５３】
図２に示されるデータＡ２とデータＡ３とが既述ように書き換えられた場合に、変換規則Ｂ２は変更されているが、変換規則Ｂ３は不変に維持されている。端末２−２は、端末２−１から変換規則Ｂ１を通信回線を介して入手することができる。端末２−２は、端末２−２が保存しているＡ２と端末２−１から入手したＢ１を用いて、Ｂ１・Ａ２を計算して、端末２−２が保存するＢ２について、Ｂ２＝Ｂ１・Ａ２を確認することができる。このように確認した真正なＡ２をコンピュータ１に送信し、コンピュータ１はその真正なＡ２を端末２−２から入手して、書き換えられているＡ’２をＢ２＝Ｂ１・Ａ２によりその真正性が確認されたＡ２に連鎖化データメモリ８の中で書き換える。コンピュータ１は、Ｂ２＝Ｂ１・Ａ２により真正なＢ２を求めることができる。コンピュータ１は、Ｂ３＝Ｂ２・Ａ３から、真正なＡ３を求めることができる。コンピュータ１は、書き換えられているＡ’３を真正なＡ３に連鎖化データメモリ８の中で書き換える。
【００５４】
端末２−ｉがそれぞれに生データＡｉと変換規則Ｂｉを保存している。データの変更は、宇宙線による破壊、著作権違反に対応する書き換え、データテロリストによる侵入、予測不能の原因により起こる。データＡｉに変更があれば、データＡｋ（ｋ＞ｉ）の変更が端末２−ｊ（ｊは任意）により探知され、変更の事実が明らかにされる。
【００５５】
図３は、本発明によるデータ保存コンピュータの実施の形態を示している。実施の本形態は、データＡｊが通信回線３を介してコンピュータ１の送受信器４で受け付けられ、そのデータＡｊが既述の分割処理と４進８桁化処理を受けて生データメモリ１３に入力される点で、実施の図１の形態に同じである。実施の本形態では、アクセス不能生データメモリ１６と、アクセス可能連鎖化データメモリ１７と、アクセス不能連鎖化データメモリ１８とが追加されている点で、実施の図１の形態と異なっている。更に、データ分配器１９と連鎖化データ分配器２１とが追加されている。
【００５６】
最新のデータは、Ａｊｍａｘで表される。送受信器４は、最新データＡｊｍａｘを分配器１９に出力する。データ分配器１９は、最新データＡｊｍａｘのｊｍａｘに一致する最大番号を最新データＡｊｍａｘに付けて、その最大番号が付けられた最新データＡｊｍａｘを生データメモリ１３とアクセス不能生データメモリ１６に転送する。データＡｊは、生データメモリ１３の中で番地がｊである格納領域に格納される。生データメモリ１３は、書き換え不能メモリであることが望ましい。生データメモリ１３は、生データメモリ１３と送受信器４とを双方向に接続する開放線２２と送受信器４とを介して通信回線３に開放されている。
【００５７】
送受信器４とアクセス不能生データメモリ１６とを接続する開放線は、存在していない。データ分配器１９は、
ｊｍａｘ＝ｊｍａｘ＋１・・・（８）
を計算する。
【００５８】
データ分配器１９から出力されるＡｊｍａｘは、更に連鎖化データ分配器２１に入力される。連鎖化データ分配器２１は、データ連鎖化演算器７を含んでいる。データ連鎖化演算器７は、
Ｂｊｍａｘ＝Ｂｊｍａｘ−１．Ａｊｍａｘ・・・（９）
を計算する。最新連鎖化データＢｊｍａｘは、アクセス可能連鎖化データメモリ１７とアクセス不能連鎖化データメモリ１８とに分配される。アクセス可能連鎖化データメモリ１７は、開放線２３と送受信器４を介して通信回線３に開放されている。
【００５９】
式（８）のｊｍａｘは、データＡｊとして扱われ、連鎖化される。最新番号である最大番号（最大アドレス番号）は、Ｎｊで表される。式（１）のＡｊはＮｊに置換される。
Ｂｊ＝Ｆｊ・Ｎｊ・・・（１０）
データ分配器１９に保存されているｊｍａｘ（１〜ｎ：ｎは最新の値である最大値）が変更された場合には、その変更の事実を示す最大値変更信号２３がデータ分配器１９から出力される。
【００６０】
Ａｊに対応するｊｍａｘは、これが取り入れられて、新たにＡｊに置換されることは極めて重要である。
Ａｊ＝Ａｊ＋ｊｍａｘ
このような情報は、ａ（ｊ，０）として、Ａｊに組み込まれる。
【００６１】
データ分配器１９は、式（１０）を常態的に観察し、ｊｍａｘが変更された場合には、データ分配器１９とアクセス不能生データメモリ１６の間の電気回線２５を物理的に即時に遮断し、且つ、データ分配器１９と連鎖化データ分配器２１の間の電気回線２６を物理的に即時に遮断し、更に、連鎖化データ分配器２１とアクセス不能連鎖化データメモリ１８の間の電気回線２７を物理的に即時に遮断する。ここで、物理的遮断は、それらの電気回線２５，２６，２７が有線であれば、それらの有線を電気伝導的に切断することであり、それらの電気回線２５，２６，２７が無線であれば、それらの無線を送受信する送受信器の電源を切断する（送受信用周波数を零に近づける）ことである。
【００６２】
図４は、本発明によるデータ保存コンピュータの実施の更に他の形態を示している。実施の本形態は、コンピュータ１の中に連鎖化データメモリ８と生データメモリ１３が形成されている点は、実施の図１と図３の形態に同じである。実施の本形態では、計算機基板２８が設けられている。生データメモリ１３には、データＡ１Ａ２・・・Ａｎが書き込まれている。ここで、データＡ１Ａ２・・・Ａｎはコンピュータプログラムである。連鎖化データメモリ８には、データＡ１Ａ２・・・Ａｎに対応する連鎖化データＢ１Ｂ２・・・Ｂｎが書き込まれることは可能であるが、メモリ容量の減殺のために特にはそれの時系列的末端部分Ｂｎ以外のデータは書き込まれる必要はない。末端部分Ｂｎは、コンピュータ１に入力される時間的前にデータＡ１Ａ２・・・Ａｎの連鎖計算により求められている。連鎖化データメモリ８は書き換え不可能なハードウエアにより形成されていて、末端部分Ｂｎは連鎖化データメモリ８の中で書き換え不能に保持されている。
【００６３】
計算機基板２８は、第１計算機部分２９と第２計算機部分３１とが構成されている。第１計算機部分２９は、データー時的保持部分３２とデータ連鎖化演算器７と末端部分比較器３３とから構成されている。外部線３４は、コンピュータ１の接続点を介して生データメモリ１３に接続するとともに、計算機基板２８の接続点３５を介してデーター時的保持部分３２に接続している。生データメモリ１３は、内部線３６を介して接続点３５に接続している。生データメモリ１３のデータＡ１Ａ２・・・Ａｎはデータ連鎖化演算器７に入力される。データ連鎖化演算器７は、データＡ１Ａ２・・・Ａｎに対して連鎖化計算を実行して求める末端部分Ｂｎを出力する。データ連鎖化演算器７から出力される末端部分Ｂｎは、連鎖化データメモリ８が出力するＢｎとともに末端部分比較器３３に入力される。末端部分比較器３３は、データ連鎖化演算器７から出力される末端部分Ｂｎと連鎖化データメモリ８から出力されるＢｎとの一致性を比較し、データ連鎖化演算器７から出力される末端部分Ｂｎと連鎖化データメモリ８から出力されるＢｎとが一致すれば、一致信号３７を出力する。末端部分比較器３３から出力される一致信号３７は、データー時的保持部分３２に入力される。一致信号３７を受信したデーター時的保持部分３２は、データー時的保持部分３２に保持されているデータＡ１Ａ２・・・Ａｎを第２計算機部分３１に対して出力する。プログラムであるデータＡ１Ａ２・・・Ａｎが導入された第２計算機部分３１は、コンピュータとして動作する計算機本体部分を形成する。計算機本体部分は、ＣＰＵといわれることが多い。
【００６４】
外部線３４を介して不特定の外部侵入者が作成した不適正プログラムＡ１’Ａ２’・・・Ａｎ’がデーター時的保持部分３２に侵入した場合には、データ連鎖化演算器７は、その不適正プログラムＡ１’Ａ２’・・・Ａｎ’に対応する末端部分Ｂｎ’を計算して求める。末端部分比較器３３は、連鎖化データメモリ８に保持されている末端部分Ｂｎと末端部分Ｂｎ’との一致性を比較し、連鎖化データメモリ８に保持されている末端部分Ｂｎと末端部分Ｂｎ’との間に一致性がなければ、連鎖化データメモリ８に保持されている末端部分Ｂｎと末端部分Ｂｎ’との間に一致性がない不一致信号３８を出力する。不一致信号３８を受信したデーター時的保持部分３２は、不適正プログラムＡ１’Ａ２’・・・Ａｎ’を第２計算機部分３１に対して出力しない。
【００６５】
本発明によるデータ保存端末は、原データＡｊを記録する第１メモリと、原データＡｊをコンピュータに対して通信回線を介して送信する送信器と、真データＢｊを受信する受信器とと、真データＢｊを記録する第２メモリとから構成されている。送信器と受信器は、インタネット、ＬＡＮのような公開又は非公開の通信回線に接続されている。夥しい数の端末は、地球規模的にグローバルに、又は、１機関（例示：会社、病院）の中でローカルに互いに接続し合っている。外部のコンピュータにより、真データＢｊは既述の変換式により変換されて任意の受信器により受信され得る。多数の端末は、単一のデータ保存コンピュータのデータ証明に代理して個々にデータ証明を実行することができる。
【００６６】
５０×５０個のバイト数で形成される１つのデータ分は、仮に１頁分といわれる。２頁のデータ１，２の連鎖は、下記の３通りが可能である。
（１）データ１のｊ行ｋ列の１文字（８ビット又は２進１６桁）は、データ２のｊ行ｋ列の１文字に連鎖される。
（２）データ１のｊ＋１行ｋ＋１列の１文字は、データ１のｊ行ｋ列の１文字に連鎖される。
（３）（１）と（２）の連鎖の組合せ
【００６７】
［結論］
運動中の物体にある時刻で外力を変更すれば、その時刻以降の物体の位置座標の全ては変更される。本発明によるデータ連鎖性は、ニュートンの運動方程式のデータ連鎖性を有している。本発明は、真正性が要求される言語表現媒体の全てに利用されて有益である。データ連鎖は、書類の真正性を証明することができ、公証人のような人的証明を不要にする。そのような書類として、遺言書が好適に例示される。本明細書は他の書類を例示しないが、コンピュータの言語特に１と０とで表現される全ての言語の真正性を証明することができる。”あるメモリが他のメモリとそっくりと交換された”という表現は、自己矛盾である。銀行の原預金通帳（これに等価であるメモリ）が他のメモリと交換された場合、膨大な数の預金者の通帳の断片の集合の真預金通帳に対応して、原預金通帳は数学的に証明されて実質的に完全に再生可能である。再生不可能のデータが低い確率で残存することはやむを得ない。ユーザーの数が膨大に増加すれば、実質的に１００％の確率で遺伝子的修復が可能になると予測される。全てのデータに修復用データを組み込むことは賢明である。本明細書では、データの暗号化には言及していない。本発明は、公開されるデータに対して暗号化では不可能であるデータ真正性を証明つきで与えることができる。
【００６８】
【発明の効果】
本発明によるデータ保存コンピュータ、及び、データ保存端末は、連鎖計算が破綻することがなく、確実に連鎖データを保存することができることが証明ずみである計算システムを構築することができる。論理の前後と時間の前後が一致する公理によりデータの時間的前後列を形成する連鎖データは、データのプライオリティーを証明することができる。
【図面の簡単な説明】
【図１】図１は、本発明によるデータ保存コンピュータの実施の形態を示す回路ブロックである。
【図２】図２は、本発明によるデータ保存コンピュータの実施の形態を示すフロー図である。
【図３】図３は、本発明によるデータ保存コンピュータの実施の他の形態を示す回路ブロック図である。
【図４】図４は、本発明によるデータ保存コンピュータの実施の更に他の形態を示す回路ブロック図である。
【符号の説明】
５…データ処理器
６…規則生成器
７…計算器
８…第２メモリ
１１…分割処理器
１３…第１メモリ
２８…計算機基板
３１…第２計算機部分
３２…第１末端部分記録器
【図１】
2005011294.tif 000004
【図２】
2005011294.tif 000005
【図３】
2005011294.tif 000006
【図４】
2005011294.tif 000007