(57)【要約】  高周波モジュールは、所望の周波数帯域で電磁信号を送信できる、所望の周波数帯域で電磁信号を受信できる、又はそれらの両方ができる半導体集積回路（３）においてアンテナアセンブリ（４）を含む。高周波モジュールは、信号グランドプレーンを形成する導電層（８）を含む。アンテナアセンブリ（４）と信号グランドプレーンを形成する導電層（８）との間に誘電体スペーシング（ｄ１、ｄ２）がある。半導体集積回路（３）の少なくとも１つの半導体層（ｄ１）は、この誘電体スペーシング（ｄ１、ｄ２）の部分を形成する。誘電体スペーシング（ｄ１、ｄ２）は、アンテナアセンブリ（４）から信号グランドプレーンを形成する導電層（８）を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられている。【選択図】図１
2015537188.tif 000002
【特許請求の範囲】
【請求項１】
所望の周波数帯域で電磁信号を送信すること、及び所望の周波数帯域で電磁信号を受信することの少なくとも１つを実行するように設けられた半導体集積回路（３）におけるアンテナアセンブリ（４）と、
信号グランドプレーン（８）を形成する導電層と、
前記アンテナアセンブリと前記信号グランドプレーンを形成する前記導電層との間の誘電体スペーシング（ｄ１、ｄ２）とを備え、
前記半導体集積回路の少なくとも１つの半導体層（ｄ１）は、前記誘電体スペーシングの部分を形成し、前記誘電体スペーシングは、前記アンテナアセンブリから前記信号グランドプレーンを形成する前記導電層を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられていることを特徴とする高周波モジュール。
【請求項２】
前記誘電体スペーシング（ｄ１、ｄ２）は、前記半導体集積回路（３）が実装された基板（１）を含むことを特徴とする請求項１に記載の高周波モジュール。
【請求項３】
前記信号グランドプレーンを形成する前記導電層（８）は、前記基板（１）における前記半導体集積回路（３）が実装された側と反対側に設けられていることを特徴とする請求項２に記載の高周波モジュール。
【請求項４】
前記誘電体スペーシング（ｄ１、ｄ２）は、下記数式で表される実効誘電体厚みｄｔｏｔ／λを有し、
【数１】
2015537188.tif 000005
（式中、ｄ１は前記半導体集積回路（３）の前記少なくとも１つの半導体層の厚みを示し、
ｄ２は前記基板（１）の厚みを示し、
ｅｒ１は前記少なくとも１つの半導体層の誘電率を示し、
ｅｒ２は前記基板の誘電率を示し、
λは前記所望の周波数帯域における周波数での自由空間波長を示す。）
前記厚みｄ１及び厚みｄ２は、前記実効誘電体厚みｄｔｏｔ／λが０．２２〜０．２８の範囲に含まれる範囲にあることを特徴とする請求項３に記載の高周波モジュール。
【請求項５】
前記基板（１）は、エポキシ材料を含むことを特徴とする請求項２〜４のいずれか１項に記載の高周波モジュール。
【請求項６】
前記エポキシ材料は、ＦＲ４、ＲＯ４００３及びＲＯ４３５０（ＲＯ４００３及びＲＯ４３５０はRogers Corporationの商標）のいずれか一つの型であることを特徴とする請求項５に記載の高周波モジュール。
【請求項７】
前記基板（１）は、半導体集積回路（３）を、信号グランドプレーンを形成する導電層（８）に電気的に接続するために設けられた少なくとも１つの導電ビア（９）を含むことを特徴とする請求項３〜６のいずれか１項に記載の高周波モジュール。
【請求項８】
前記アンテナアセンブリ（４）に設けられた被覆層（２）をさらに備えていることを特徴とする請求項１〜７のいずれか１項に記載の高周波モジュール。
【請求項９】
前記被覆層（２）は、該被覆層が前記所望の周波数帯域における電磁信号のための電磁レンズを構成するような形状を有することを特徴とする請求項８に記載の高周波モジュール。
【請求項１０】
前記被覆層（２）は、傾斜した縁部を含むことを特徴とする請求項９に記載の高周波モジュール。
【請求項１１】
前記被覆層（２）は、エポキシ材料を含むことを特徴とする請求項８〜１０のいずれか１項に記載の高周波モジュール。
【請求項１２】
前記半導体集積回路（３）は、レーダ探知を実行するために設けられていることを特徴とする請求項１〜１１のいずれか１項に記載の高周波モジュール。
【請求項１３】
プリント基板に表面実装するのに適合されることを特徴とする請求項１〜１２のいずれか１項に記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、高周波モジュールに関する。高周波モジュールは、例えばレーダ探知を実行するために配置され得る。高周波モジュールは、例えばプリント基板に表面実装するのに適合され得る。
【背景技術】
【０００２】
高周波モジュールは、電磁信号を送信できる、電磁信号を受信できる、又はそれらの両方をできる半導体集積回路を含み得る。そのため、アンテナアセンブリが半導体集積回路に配置され得る。そのようなコンパクトな構造は、特に電磁信号がミリメーターの波長範囲にある場合に用いられ得る。
【０００３】
米国特許出願公開２００８／０２７８４００Ａ１号には、アンテナチップ及びパッケージを含む電子機器が記載されている。そのパッケージは、表面実装されたチップ及び封止材料を含む。アンテナチップは、基板、特にシリコン基板と、アンテナ構造を含む。穴が、アンテナ構造の近傍において、基板に設けられている。この穴は、エッチングにより形成される。アンテナ構造の近傍の基板における穴は、アンテナ放射特性を改善させる。
【発明の概要】
【０００４】
比較的に低いコストで十分な性能を有する高周波モジュールが得られるようにするための方法が必要である。
【０００５】
この必要性により良く応えるために、本発明の一態様では、
‐所望の周波数帯域で電磁信号を送信すること、及び所望の周波数帯域で電磁信号を受信することの少なくとも１つを実行するように設けられた半導体集積回路におけるアンテナアセンブリと、
‐信号グランドプレーンを形成する導電層と、
‐アンテナアセンブリと信号グランドプレーンを形成する導電層との間の誘電体スペーシングとを備え、半導体集積回路の少なくとも１つの半導体層は、誘電体スペーシングの部分を形成し、誘電体スペーシングは、アンテナアセンブリから信号グランドプレーンを形成する導電層を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられている高周波モジュールを提供する。
【０００６】
そのような高周波モジュールにおいて、アンテナアセンブリにより放射された電磁信号は、半導体集積回路の半導体基板内に部分的に入るであろう。信号グランドプレーンは、この半導体基板に吸収された電磁信号の一部に対する反射体となる。信号グランドプレーンは、反射された電磁信号を提供する。誘電体スペーシングは、この反射された電磁信号が  いわば、放射された電磁信号と強め合う干渉をすることを確実にする。すなわち、反射された電磁信号は、放射された電磁信号に加わり、従って、所望の方向に放射される電磁信号が増大する。半導体基板内に入る放射された電磁信号の一部は、従来のアンテナオンチップ装置のように失われずに、効率的な送信、受信又はそれらの両方に寄与できる。
【０００７】
上述の高周波モジュールには、上述の特許出願公開により提示された電子機器に対していくつかの利点がある。特に、上記高周波モジュールにおいて、半導体集積回路は、上述の特許出願公開に記載されているような穴を設ける必要がない。その結果、この穴の形成のための追加のエッチングステップを必要としない。製造がより容易であり、従ってコストがより低くなる。
【０００８】
さらに、上述の特許出願公開で提示されるような穴は、この穴を有する半導体集積回路を比較的に壊れやすくする。半導体集積回路に被覆層が設けられる場合、半導体集積回路がダメージを受けるリスクがある。半導体集積回路は、製造プロセスにおいてそのような点で壊れるおそれがある。これに対して、上記高周波モジュールの製造プロセスにおいて、半導体集積回路がダメージを受けるリスクはほとんどない。
【０００９】
本発明の一実施形態は、別々の段落に記載された以下の１つ又はそれ以上の追加的特徴を有利に含む。これらの追加的特徴は、それぞれ、比較的に低いコストでの十分な性能に寄与する。
【００１０】
誘電体スペーシングは、半導体集積回路が実装された基板を有利に含む。
【００１１】
信号グランドプレーンを形成する導電層は、基板における半導体集積回路が実装された側と反対側に有利に設けられる。
【００１２】
誘電体スペーシングは、下記数式で表される実効誘電体厚みｄｔｏｔ／λを有し、
【００１３】
【数１】
2015537188.tif 000003
【００１４】
式中、ｄ１は半導体集積回路の少なくとも１つの半導体層の厚みを示し、
ｄ２は基板の厚みを示し、
ｅｒ１は少なくとも１つの半導体層の誘電率を示し、
ｅｒ２は基板の誘電率を示し、
λは所望の周波数帯域における周波数での自由空間波長を示し、
厚みｄ１及び厚みｄ２は、実効誘電体厚みｄｔｏｔ／λが０．２２〜０．２８の範囲に含まれるように決定される。
【００１５】
基板は、エポキシ材料を有利に含む。
【００１６】
エポキシ材料は、ＦＲ４、ＲＯ４００３及びＲＯ４３５０のうちの一つの型が有利であり、ＲＯ４００３及びＲＯ４３５０はRogers Corporationの商標である。
【００１７】
基板は、半導体集積回路を、信号グランドプレーンを形成する導電層に電気的に接続するために設けられた少なくとも１つの導電ビアを有利に含む。
【００１８】
高周波モジュールは、アンテナアセンブリに設けられた被覆層を有利に含む。
【００１９】
被覆層は、被覆層が所望の周波数帯域における電磁信号のための電磁レンズを構成するような形状を有利に有する。
【００２０】
被覆層は、エポキシ材料を有利に含む。
【００２１】
半導体集積回路は、レーダ探知を実行するために設けられ得る。
【００２２】
高周波モジュールは、プリント基板に表面実装するのに有利に適する。
【００２３】
説明の目的のために、本発明のいくつかの実施形態の詳細な説明を添付の図面を参照して行う。
【図面の簡単な説明】
【００２４】
【図１】図１はパッケージに組み込まれたレーダ集積回路を含むレーダモジュールを示す図である。
【図２】図２はレーダモジュールの断面を示す図である。
【図３】図３はレーダモジュールの有利な変形例の断面を示す図である。
【図４】図４は複数のレーダモジュールを含むレーダアセンブリを示す図である。
【図５】図５はレーダモジュールの効率的な製造のために用いられ得る成形型を示す図である。
【発明を実施するための形態】
【００２５】
図１は、パッケージに組み込まれたレーダ集積回路（ＩＣ）３を含むレーダモジュールを示す。レーダＩＣ３は、例えば接着により基板１に実装される。基板１は、プリント基板（ＰＣＢ）等であってもよく、以下便宜上ＰＣＢ１と呼ぶ。ＰＣＢ１は、標準ＦＲ４−エポキシ、又はＲＯ４００３若しくはＲＯ４３５０等のより特別な材料等の材料であってもよく、ＲＯ４００３及びＲＯ４３５０はRogers Corporationの商標である。レーダＩＣ３は、複数のボンディングワイヤ６によりＰＣＢ１の銅配線に電気的に接続される。しかしながら、他の実施形態において、電気的接続は、バンプ及びフリップチッピングを介してレーダＩＣ３に提供され得る。
【００２６】
レーダモジュールは、レーダＩＣ３に設けられたアンテナアセンブリ４をさらに含む。図１において、単純化のためにアンテナアセンブリ４を表す３つのアンテナが描かれる。しかしながら、アンテナアセンブリ４は、異なる数のアンテナを含んでもよい。これらのオンチップアンテナは、レーダＩＣ３における能動回路構成に接続され得る。アンテナアセンブリ４の周囲領域には、以下に説明するように基板１の底層を除いて実質的に導電材料がないことが好ましい。この構造の利点は、レーダＩＣ３とＰＣＢ１との間の低周波及びデジタル接続を提供するのに十分であることである。
【００２７】
この例において、更なるＩＣ５も基板１に実装される。この更なるＩＣ５は、例えばマイクロコントローラ、マイクロプロセッサ、ＤＳＰ、ＦＰＧＡ又は他の型の集積回路（ＤＳＰはDigital Signal Processorの頭文字であり、ＦＰＧＡはFieldProgrammable Gate Arrayの頭文字である）であってもよい。更なるＩＣ５は、ボンディングワイヤ６を介してＰＣＢの銅配線に電気的に接続される。なお、他の実施形態において、複数のレーダＩＣが単一の基板に実装されてもよく、マイクロプロセッサ等の１つ又はそれ以上の更なるＩＣと通信してもよい。
【００２８】
レーダＩＣ３等の実装される種々の構成要素を有するＰＣＢ１は、被覆層２により被覆された構造を形成し、被覆層２はエポキシ材料であってもよい。この被覆層は、以後、便宜上エポキシ層２という。エポキシ層２は、レーダモジュールを完全に被覆してもよく、これによりシリコンに水分が到達することを防止し、製品寿命を増大する。住友ベークライト社のＥＭＥ−Ｇ７７０Ｈ等のエポキシ材料は、エポキシ層２を形成するのに適する。
【００２９】
レーダＩＣ３は、高周波（ＲＦ）信号をアンテナアセンブリ４に適用すること、及びアンテナアセンブリ４から受信されたＲＦ信号を処理することによりデータ探知を行うことができる。すなわち、レーダＩＣ３は、アンテナアセンブリ４を介して電磁波を送信及び受信する。一実施形態において、これらのＲＦ信号が例えば６０ＧＨｚの周波数を有する場合、アンテナアセンブリ４はミリメーターのオーダーで小さくすることができる。レーダＩＣ３は、低周波信号により更なるＩＣ５と通信し得る。更なるＩＣ５は、例えば物体までの距離、物体の速度及び物体の大きさを決定するために、レーダＩＣ３からのデータを処理し得る。
【００３０】
図１に示されたレーダモジュールの利点は、ユーザが複雑なＲＦ挙動について懸念する必要がなく、低周波アナログ及び／又はデータ信号接続の提供のみをしなければならないということである。レーダモジュールは、ユーザがユーザの製品内に最小限のタイム-タイム-マーケットでこのモジュールを容易に設計できるように、十分に試験され、仕様を定められ得る。レーダモジュールは、最新の電子装置製造プロセスでピックアンドプレイスされ得る表面実装形態であってもよい。
【００３１】
図２は、レーダモジュールの断面を示す。レーダＩＣ３は、ＰＣＢ１に接着され、エポキシ層２により被覆される。ボンディングワイヤ６は、電気的接続を提供する。ビア９は、ボンディングワイヤ６を、レーダＩＣ３が実装されたＰＣＢの上面からＰＣＢの底面のパッド７までに電気的に接続し得る。レーダＩＣ３の下の複数のビアは、レーダＩＣ３の底面をＰＣＢ１の底面の更なるパッド８に接続するために提供され得る。これらの接続は、信号グランド接続を構成し、ヒートシンクとの熱的結合を提供し得る。更なるパッド８は、信号グランドプレーンを形成する導電層であってもよい。従って、このパッドは、以下、信号グランドプレーンという。
【００３２】
パッド７及び信号グランドプレーン８、並びに更なるパッドは、例えばはんだ付けによりマザーボード上にレーダモジュールを実装するのに用いられ得る。代替的に、パッド７及び信号グランドプレーン８、並びに更なるパッドは、ピンを有してもよく、そのピンは、レーダモジュールが一部を形成するシステムとの電気的接続をおこなってもよい。これらの接続は、電源、グランド、データ及びプログラミングインターフェイス、並びにこのシステムとの他の接続のために用いられ得る。
【００３３】
一般に、シリコン基板上のアンテナは、この基板内にも放射し得る。シリコン基板は通常、損失があるため、特定の量の放射エネルギーが損失されるであろう。さらに、図１に示すようにアンテナを有するレーダＩＣを導電基板に実装することは、この導電基板からアンテナに戻る反射を生じ得る。放射された信号の反射は、放射された信号の位相と反対の位相を有し、すなわち、反射は位相が１８０°異なり得る。この場合、放射された信号は、比較的に大きい度に減衰され得る。
【００３４】
図２を参照して、この減衰の問題は、レーダＩＣ３のシリコン基板とＰＣＢ１との間の導電層を除くことにより緩和され得る。例えば、レーダＩＣ３のシリコン基板とＰＣＢ１との間に接着剤が設けられている場合、この接着剤は、非導電性であることが好ましい。すなわち、アンテナアセンブリ４の下の領域は、導電材料がないことが好ましい。図２に示された高周波モジュールにおいて、ＰＣＢ１のレーダＩＣ３が実装された側の導電層に間隙２０がある。アンテナアセンブリ４の下に位置するこの間隙２０は、非導電性接着剤により満たされ得る。
【００３５】
導電層は、反射の位相を規定するためにＰＣＢ１の底側に提供され得る。レーダモジュールは、アンテナに戻る反射された波がこのアンテナから放射された波と同じ位相になるように設計され得る。反射された波は、いわばアンテナから放射された波と強め合う干渉をする。このように、反射は、所望の方向に放射された波の強さを増大する。この方向から受信された信号も、強度が増大される。
【００３６】
より具体的に、図１及び図２に示されたレーダモジュールにおいて、アンテナアセンブリ４は、レーダＩＣ３内において金属層で形成され得る。この金属層は、レーダＩＣ３のシリコン基板上にある。シリコン基板は、図２に示すように、厚みｄ１を有する。ＰＣＢ１は、図２に示すように、厚みｄ２を有する。シリコン基板及びＰＣＢ１は、アンテナアセンブリ４と信号グランドプレーン８との間に誘電体スペーシングの部分を形成する。アンテナアセンブリ４により放射された、又はアンテナアセンブリ４により受信された電磁信号は、アンテナアセンブリ４から信号グランドプレーン８のこの誘電体スペーシングを通過する。
【００３７】
総実効誘電体厚みｄｔｏｔ／λは、以下の数式で定義され、
【００３８】
【数２】
2015537188.tif 000004
【００３９】
式中、ｄ１及びｄ２は、上述のとおりであり、図２に示すとおりであり、ｅｒ１はシリコン基板の誘電率を表し、ｅｒ２はＰＣＢ１の誘電率を表し、λは所望の周波数帯域における周波数での自由空間波長を表す。所望の周波数帯域は、通常、レーダＩＣ３が送信できる周波数範囲、及びレーダＩＣ３がアンテナアセンブリ４を通るＲＦ信号を受信できる周波数範囲をカバーする。
【００４０】
総実効誘電体厚みｄｔｏｔ／λが、例えば０．２２〜０．２８に含まれる範囲内の約０．２５の範囲内である場合、十分な性能が得られ得る。信号グランドプレーン８は、アンテナアセンブリ４により放射された電磁信号に対する反射体となる。反射された電磁信号は、いわばこの放射された電磁信号と強め合う干渉をする。すなわち、反射された電磁信号は、放射された電磁信号に加わり、従って、エポキシ層２を通って所望の方向に放射された電磁エネルギーを増大する。
【００４１】
これに関して、アンテナアセンブリ４により放射された電磁信号は、上方に方向付けられた成分と下方に方向付けられた成分とを有する。上方に方向付けられた成分は、エポキシ層２を通過し、その後に自由空間に到達し、その後に、あるならば所望の標的に到達する。下方に方向付けられた成分は、レーダＩＣ３のシリコン基板内に放射され、誘電体スペーシングを通過する。アンテナアセンブリ４により放射された電磁信号の上方に方向付けられた成分は、反射された電磁信号の元となる下方に方向付けられた成分の位相と反対の位相を有する。上方に方向付けられた成分と下方に方向付けられた成分とで反対である位相は、総実効誘電体厚みｄｔｏｔ／λが約０．２５の範囲内である場合に得られ得る十分な性能を説明する。
【００４２】
実際に、総実効誘電体厚みｄｔｏｔ／λの算出は、レーダＩＣ３が通常、異なる誘電率を有し得るいくつかの層を含む可能性があるため、より複雑となり得る。より正確な算出は、これを考慮に入れてもよく、種々の層の種々の条件を含んでもよく、層の条件は、層の厚み及び誘電率を含む。そのような正確な算出は、レーダＩＣ３とＰＣＢ１との間に設けられ、特定の厚みを有する接着層をさらに考慮に入れてもよい。
【００４３】
例えば、シリコン基板の厚みであるｄ１の標準値は０．１ｍｍであり、ＰＣＢ１の厚みであるｄ２の標準値は０．５ｍｍである。シリコン基板の誘電率であるｅｒ１の標準値は１１．９であり、ＰＣＢ１の誘電率であるｅｒ２の標準値は３．６６である。これらの標準値での総実効誘電体厚みｄｔｏｔ／λは０．２６であり、最適値の０．２５に十分に近い。電磁シミュレータを用いたコンピュータに基づくシミュレーションは、総実効誘電体厚みｄｔｏｔ／λが最適値の０．２５により近い高周波モジュールを考えるのに用いられ得る。
【００４４】
より具体的に、アンテナアセンブリから信号グランドプレーンまでの誘電体スペーシングを通過する所望の周波数帯域内の電磁信号が６０°〜１２０°の範囲内に含まれる位相変位を受けるように、オンチップアンテナアセンブリから信号グランドプレーンまでの誘電体スペーシングが設けられている場合、十分な性能が得られ得る。より好ましくは、この位相変位は８０°〜１００°の範囲内に含まれる。
【００４５】
図２を参照して、ＰＣＢ１の厚みｄ２が臨界値を超える場合、表面波が発生され得る。表面波は損失を誘導するため、好適に避けられるべきである。ＰＣＢ１の適切な厚みを見つけるための設計努力が必要となり得る。
【００４６】
図３は、レーダモジュールの有利な変形例の断面を示す。その断面は、以下の特徴を除いて、図２に示す断面と同様である。図３において、エポキシ層２は、直角の縁部の代わりに傾斜した縁部を有する。これらの傾斜した縁部は、エポキシ層２における表面波の発生を無効にし、レーダＩＣ３の基板層における表面波の発生をも無効にし得る。その縁部は丸みが付けられてもよい。図３に示すものと異なる多くの形状が可能である。さらに、傾斜した縁部を有するエポキシ層２のこの特徴は、他の利点を提供する。これらの縁部は、アンテナアセンブリ４から放射されるエネルギーを適切に集中させる一種のレンズとして作用させ得る。
【００４７】
図３に示す有利な変形例は、所望の周波数帯域における電磁信号のための電磁レンズを構成する被覆層の特徴を含む。なお、原理的に、この特徴は、アンテナアセンブリと該アンテナアセンブリ上に設けられた被覆層を有するいずれの高周波モジュールにも適用され得る。すなわち、この特徴は、本願明細書に記載のような信号グランドプレーンを形成する導電層や誘電体スペーシングの存在を必要とはしない。その上、この特徴は、半導体集積回路に設けられるアンテナアセンブリさえも必要とはしない。レンズ形成被覆層は、例えばプリント基板上にあるアンテナアセンブリ上に設けられ得る。
【００４８】
図４は複数のレーダモジュールを含むレーダアセンブリを示し、ここで、レーダモジュールは、上述の図１〜３に示すレーダモジュールと同様のものであってもよい。このアセンブリは、３×８＝２４のモジュールのマトリクスを有する例である。例えば６０ＧＨｚ等の高周波で動作するレーダモジュールは、例えばミリメーターからセンチメーターのオーダーといった比較的に小型であってもよい。そのような小型のレーダモジュールの操作及びアライメント等は、大量生産において困難となり得る。図４に示すレーダモジュールのマトリクス又は１００のレーダモジュールマトリクスの操作はより容易となる。
【００４９】
生産プロセスは以下のようなものにすることができる。２４個の装置の統合レイアウトを含むＰＣＢが生産される。続いて、２４個のレーダＩＣ及び２４個のマイクロプロセッサＩＣは、ＰＣＢに接着され、ＰＣＢに対するボンドワイヤ接続が行われる。このアセンブリは、成形型に封入され、エポキシを用いて射出成形される。エポキシのキュアリングの後、アセンブリは切り取られ、２４個のデバイスがそれぞれ輸送のために準備される。
【００５０】
図５は、図３に示すようなレーダモジュールの効率的な製造のために用いられ得る成形型の断面を示す。成形型は、エポキシ被覆層を含むレーダモジュールを得るために用いられる。成形型は、図３に示す傾斜した縁部を形成するための凸部１８を含む上面内壁が組み込まれている。この例において、成形型は、３つのレーダＩＣを被覆する３つのエポキシ層を規定する３つの領域１５、１６、１７を含む。成形型は、板チョコを生産するための成形型と同様の形状を有する。
【００５１】
要約すると、それは、所望の周波数帯域で電磁信号を送信でき、所望の周波数帯域で電磁信号を受信でき、又はその両方ができる半導体集積回路（３）におけるアンテナアセンブリ（４）を含む高周波モジュールの実施形態である。高周波モジュールにおいて、導電層（８）は信号グランドプレーンを形成する。アンテナアセンブリ（４）と信号グランドプレーンを形成する導電層（８）との間には誘電体スペーシング（ｄ１、ｄ２）がある。半導体集積回路（３）の少なくとも１つの半導体層（ｄ１）は、この誘電体スペーシング（ｄ１、ｄ２）の部分を形成する。誘電体スペーシング（ｄ１、ｄ２）は、アンテナアセンブリ（４）から信号グランドプレーンを形成する導電層（８）までの誘電体スペーシング（ｄ１、ｄ２）を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられている。
【００５２】
（注釈）
上述の図面を参照した詳細な説明は、単に特許請求の範囲で定義した本発明及び追加の特徴の説明である。本発明は、多くの異なる方法で実施することができる。これを説明するために、いくつかの代替案を簡単に示す。
【００５３】
本発明は、電磁信号の送信、受信又はそれらの両方に関する多くの型の製品又は方法に有利に適用され得る。レーダへの適用は単なる例である。他の例として、本発明はテレコミュニケーション装置に有利に適用され得る。
【００５４】
「アンテナアセンブリ」の用語は、広義に理解されるべきである。その用語は、電磁信号を電気信号に変換できる装置、又はその逆ができる装置のいずれも含み得る。半導体集積回路におけるアンテナアセンブリは、半導体集積回路の製造プロセスの際に形成され得る。代替的に、アンテナアセンブリは、既に製造された半導体集積回路に設けられ得る。
【００５５】
「誘電体スペーシング」の用語は、広義に理解されるべきである。その用語は、アンテナアセンブリと信号グランドプレーンとの間に存在する材料のいずれの物理的構造又は成分を含み得る。例えば、誘電体スペーシングは、詳細な説明及び図面に記載の実施形態のようなプリント基板を含む必要がない。なお、「シリコン」の用語は、便宜上、詳細な説明で用いたものであり、他の半導体材料の使用を排除するものではない。
【００５６】
一般に、本発明の実施の異なる方法は数多くあり、異なる実施は、異なるトポロジーを有し得る。所定のトポロジーにおいて、単一のモジュールは複数の作用を果たし、複数のモジュールは共同で単一の作用を果たし得る。これに関して、図面はよく表している。
【００５７】
上記注釈は、図面を参照した詳細な説明が限定を目的とするものではなく、本発明の説明であるということを説明する。本発明は、添付した特許請求の範囲内にある多くの代替案で実施が可能である。特許請求の範囲が意図する範囲内、及び特許請求の範囲の均等の範囲内における全ての変更は、それらの範囲内に含まれる。特許請求の範囲におけるいずれの引用符号も特許請求の範囲を限定するように解釈されるべきでない。「含む（comprising）」の用語は、特許請求の範囲に挙げられた要素又はステップ以外の存在を排除するものでない。要素又はステップの前の「一つの（ａ）」又は「一つの（ａｎ）」の用語は、複数のそのような要素又はステップの存在を排除するものではない。それぞれの従属請求項がそれぞれの追加の特徴を定義することは、特許請求の範囲に反映された追加の特徴以外の追加の特徴を組み合わせることを排除するものではない。
【図１】
2015537188.tif 000006
【図２】
2015537188.tif 000007
【図３】
2015537188.tif 000008
【図４】
2015537188.tif 000009
【図５】
2015537188.tif 000010
【手続補正書】
【提出日】平成26年7月28日(2014.7.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、高周波モジュールに関する。高周波モジュールは、例えばレーダ探知を実行するために配置され得る。高周波モジュールは、例えばプリント基板に表面実装するのに適合され得る。
【背景技術】
【０００２】
高周波モジュールは、電磁信号を送信できる、電磁信号を受信できる、又はそれらの両方をできる半導体集積回路を含み得る。そのため、アンテナアセンブリが半導体集積回路に配置され得る。そのようなコンパクトな構造は、特に電磁信号がミリメーターの波長範囲にある場合に用いられ得る。
【０００３】
米国特許出願公開２００８／０２７８４００Ａ１号には、アンテナチップ及びパッケージを含む電子機器が記載されている。そのパッケージは、表面実装されたチップ及び封止材料を含む。アンテナチップは、基板、特にシリコン基板と、アンテナ構造を含む。穴が、アンテナ構造の近傍において、基板に設けられている。この穴は、エッチングにより形成される。アンテナ構造の近傍の基板における穴は、アンテナ放射特性を改善させる。
【０００４】
米国特許出願公開２０１０／００３３３９５Ａ１号には、トランシーバ、アンテナ及びレシーバを統合する半導体チップが記載されている。トランシーバに接続されたアンテナは、基板の前側に配置された誘電体層に配置されている。反射板とアンテナとの分離は、約４分の１波長のミリメーター波であり、それは、アンテナの放射効率を増大する。基板貫通誘電性ビアのアレイは、アンテナと反射板との間の材料の実効誘電率を低減するために用いられ、それにより、ミリメーター波の波長を低減し、放射効率を増大する。
【発明の概要】
【０００５】
比較的に低いコストで十分な性能を有する高周波モジュールが得られるようにするための方法が必要である。
【０００６】
この必要性により良く応えるために、本発明の一態様では、
‐所望の周波数帯域で電磁信号を送信すること、及び所望の周波数帯域で電磁信号を受信することの少なくとも１つを実行するように設けられた半導体集積回路におけるアンテナアセンブリと、
‐信号グランドプレーンを形成する導電層と、
‐アンテナアセンブリと信号グランドプレーンを形成する導電層との間の誘電体スペーシングとを備え、誘電体スペーシングは、半導体集積回路の少なくとも１つの半導体層を含み、誘電体スペーシングは、アンテナアセンブリから信号グランドプレーンを形成する導電層を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられており、
‐誘電体スペーシングは、半導体集積回路が実装されたプリント基板様の基板を含み、信号グランドプレーンを形成する導電層は、プリント基板様の基板における半導体集積回路が実装された側と反対側に設けられている高周波モジュールを提供する。
【０００７】
そのような高周波モジュールにおいて、アンテナアセンブリにより放射された電磁信号は、半導体集積回路の半導体基板内に部分的に入るであろう。信号グランドプレーンは、この半導体基板に吸収された電磁信号の一部に対する反射体となる。信号グランドプレーンは、反射された電磁信号を提供する。誘電体スペーシングは、この反射された電磁信号が  いわば、放射された電磁信号と強め合う干渉をすることを確実にする。すなわち、反射された電磁信号は、放射された電磁信号に加わり、従って、所望の方向に放射される電磁信号が増大する。半導体基板内に入る放射された電磁信号の一部は、従来のアンテナオンチップ装置のように失われずに、効率的な送信、受信又はそれらの両方に寄与できる。
【０００８】
上述の高周波モジュールには、上述の特許出願公開のうち最初の出願公開により提示された電子機器に対していくつかの利点がある。特に、上記高周波モジュールにおいて、半導体集積回路は、上述の特許出願公開に記載されているような穴を設ける必要がない。その結果、この穴の形成のための追加のエッチングステップを必要としない。製造がより容易であり、従ってコストがより低くなる。また、上述の２つめの特許出願公開と比較しても製造をより容易にし、コストを低くできる。
【０００９】
さらに、上述の最初の特許出願公開で提示されるような穴は、この穴を有する半導体集積回路を比較的に壊れやすくする。半導体集積回路に被覆層が設けられる場合、半導体集積回路がダメージを受けるリスクがある。半導体集積回路は、製造プロセスにおいてそのような点で壊れるおそれがある。これに対して、上記高周波モジュールの製造プロセスにおいて、半導体集積回路がダメージを受けるリスクはほとんどない。
【００１０】
本発明の一実施形態は、別々の段落に記載された以下の１つ又はそれ以上の追加的特徴を有利に含む。これらの追加的特徴は、それぞれ、比較的に低いコストでの十分な性能に寄与する。
【００１１】
誘電体スペーシングは、下記数式で表される実効誘電体厚みｄｔｏｔ／λを有し、
【００１２】
【数１】
2015537188.tif 000011
【００１３】
式中、ｄ１は半導体集積回路の少なくとも１つの半導体層の厚みを示し、
ｄ２は基板の厚みを示し、
ｅｒ１は少なくとも１つの半導体層の誘電率を示し、
ｅｒ２は基板の誘電率を示し、
λは所望の周波数帯域における周波数での自由空間波長を示し、
厚みｄ１及び厚みｄ２は、実効誘電体厚みｄｔｏｔ／λが０．２２〜０．２８の範囲に含まれるように決定される。
【００１４】
基板は、エポキシ材料を有利に含む。
【００１５】
エポキシ材料は、ＦＲ４、ＲＯ４００３及びＲＯ４３５０のうちの一つの型が有利であり、ＲＯ４００３及びＲＯ４３５０はRogers Corporationの商標である。
【００１６】
基板は、半導体集積回路を、信号グランドプレーンを形成する導電層に電気的に接続するために設けられた少なくとも１つの導電ビアを有利に含む。
【００１７】
高周波モジュールは、アンテナアセンブリに設けられた被覆層を有利に含む。
【００１８】
被覆層は、被覆層が所望の周波数帯域における電磁信号のための電磁レンズを構成するような形状を有利に有する。
【００１９】
被覆層は、エポキシ材料を有利に含む。
【００２０】
半導体集積回路は、レーダ探知を実行するために設けられ得る。
【００２１】
高周波モジュールは、プリント基板に表面実装するのに有利に適する。
【００２２】
説明の目的のために、本発明のいくつかの実施形態の詳細な説明を添付の図面を参照して行う。
【図面の簡単な説明】
【００２３】
【図１】図１はパッケージに組み込まれたレーダ集積回路を含むレーダモジュールを示す図である。
【図２】図２はレーダモジュールの断面を示す図である。
【図３】図３はレーダモジュールの有利な変形例の断面を示す図である。
【図４】図４は複数のレーダモジュールを含むレーダアセンブリを示す図である。
【図５】図５はレーダモジュールの効率的な製造のために用いられ得る成形型を示す図である。
【発明を実施するための形態】
【００２４】
図１は、パッケージに組み込まれたレーダ集積回路（ＩＣ）３を含むレーダモジュールを示す。レーダＩＣ３は、例えば接着により基板１に実装される。基板１は、プリント基板（ＰＣＢ）等であってもよく、以下便宜上ＰＣＢ１と呼ぶ。ＰＣＢ１は、標準ＦＲ４−エポキシ、又はＲＯ４００３若しくはＲＯ４３５０等のより特別な材料等の材料であってもよく、ＲＯ４００３及びＲＯ４３５０はRogers Corporationの商標である。レーダＩＣ３は、複数のボンディングワイヤ６によりＰＣＢ１の銅配線に電気的に接続される。しかしながら、他の実施形態において、電気的接続は、バンプ及びフリップチッピングを介してレーダＩＣ３に提供され得る。
【００２５】
レーダモジュールは、レーダＩＣ３に設けられたアンテナアセンブリ４をさらに含む。図１において、単純化のためにアンテナアセンブリ４を表す３つのアンテナが描かれる。しかしながら、アンテナアセンブリ４は、異なる数のアンテナを含んでもよい。これらのオンチップアンテナは、レーダＩＣ３における能動回路構成に接続され得る。アンテナアセンブリ４の周囲領域には、以下に説明するように基板１の底層を除いて実質的に導電材料がないことが好ましい。この構造の利点は、レーダＩＣ３とＰＣＢ１との間の低周波及びデジタル接続を提供するのに十分であることである。
【００２６】
この例において、更なるＩＣ５も基板１に実装される。この更なるＩＣ５は、例えばマイクロコントローラ、マイクロプロセッサ、ＤＳＰ、ＦＰＧＡ又は他の型の集積回路（ＤＳＰはDigital Signal Processorの頭文字であり、ＦＰＧＡはFieldProgrammable Gate Arrayの頭文字である）であってもよい。更なるＩＣ５は、ボンディングワイヤ６を介してＰＣＢの銅配線に電気的に接続される。なお、他の実施形態において、複数のレーダＩＣが単一の基板に実装されてもよく、マイクロプロセッサ等の１つ又はそれ以上の更なるＩＣと通信してもよい。
【００２７】
レーダＩＣ３等の実装される種々の構成要素を有するＰＣＢ１は、被覆層２により被覆された構造を形成し、被覆層２はエポキシ材料であってもよい。この被覆層は、以後、便宜上エポキシ層２という。エポキシ層２は、レーダモジュールを完全に被覆してもよく、これによりシリコンに水分が到達することを防止し、製品寿命を増大する。住友ベークライト社のＥＭＥ−Ｇ７７０Ｈ等のエポキシ材料は、エポキシ層２を形成するのに適する。
【００２８】
レーダＩＣ３は、高周波（ＲＦ）信号をアンテナアセンブリ４に適用すること、及びアンテナアセンブリ４から受信されたＲＦ信号を処理することによりデータ探知を行うことができる。すなわち、レーダＩＣ３は、アンテナアセンブリ４を介して電磁波を送信及び受信する。一実施形態において、これらのＲＦ信号が例えば６０ＧＨｚの周波数を有する場合、アンテナアセンブリ４はミリメーターのオーダーで小さくすることができる。レーダＩＣ３は、低周波信号により更なるＩＣ５と通信し得る。更なるＩＣ５は、例えば物体までの距離、物体の速度及び物体の大きさを決定するために、レーダＩＣ３からのデータを処理し得る。
【００２９】
図１に示されたレーダモジュールの利点は、ユーザが複雑なＲＦ挙動について懸念する必要がなく、低周波アナログ及び／又はデータ信号接続の提供のみをしなければならないということである。レーダモジュールは、ユーザがユーザの製品内に最小限のタイム-タイム-マーケットでこのモジュールを容易に設計できるように、十分に試験され、仕様を定められ得る。レーダモジュールは、最新の電子装置製造プロセスでピックアンドプレイスされ得る表面実装形態であってもよい。
【００３０】
図２は、レーダモジュールの断面を示す。レーダＩＣ３は、ＰＣＢ１に接着され、エポキシ層２により被覆される。ボンディングワイヤ６は、電気的接続を提供する。ビア９は、ボンディングワイヤ６を、レーダＩＣ３が実装されたＰＣＢの上面からＰＣＢの底面のパッド７までに電気的に接続し得る。レーダＩＣ３の下の複数のビアは、レーダＩＣ３の底面をＰＣＢ１の底面の更なるパッド８に接続するために提供され得る。これらの接続は、信号グランド接続を構成し、ヒートシンクとの熱的結合を提供し得る。更なるパッド８は、信号グランドプレーンを形成する導電層であってもよい。従って、このパッドは、以下、信号グランドプレーンという。
【００３１】
パッド７及び信号グランドプレーン８、並びに更なるパッドは、例えばはんだ付けによりマザーボード上にレーダモジュールを実装するのに用いられ得る。代替的に、パッド７及び信号グランドプレーン８、並びに更なるパッドは、ピンを有してもよく、そのピンは、レーダモジュールが一部を形成するシステムとの電気的接続をおこなってもよい。これらの接続は、電源、グランド、データ及びプログラミングインターフェイス、並びにこのシステムとの他の接続のために用いられ得る。
【００３２】
一般に、シリコン基板上のアンテナは、この基板内にも放射し得る。シリコン基板は通常、損失があるため、特定の量の放射エネルギーが損失されるであろう。さらに、図１に示すようにアンテナを有するレーダＩＣを導電基板に実装することは、この導電基板からアンテナに戻る反射を生じ得る。放射された信号の反射は、放射された信号の位相と反対の位相を有し、すなわち、反射は位相が１８０°異なり得る。この場合、放射された信号は、比較的に大きい度に減衰され得る。
【００３３】
図２を参照して、この減衰の問題は、レーダＩＣ３のシリコン基板とＰＣＢ１との間の導電層を除くことにより緩和され得る。例えば、レーダＩＣ３のシリコン基板とＰＣＢ１との間に接着剤が設けられている場合、この接着剤は、非導電性であることが好ましい。すなわち、アンテナアセンブリ４の下の領域は、導電材料がないことが好ましい。図２に示された高周波モジュールにおいて、ＰＣＢ１のレーダＩＣ３が実装された側の導電層に間隙２０がある。アンテナアセンブリ４の下に位置するこの間隙２０は、非導電性接着剤により満たされ得る。
【００３４】
導電層は、反射の位相を規定するためにＰＣＢ１の底側に提供され得る。レーダモジュールは、アンテナに戻る反射された波がこのアンテナから放射された波と同じ位相になるように設計され得る。反射された波は、いわばアンテナから放射された波と強め合う干渉をする。このように、反射は、所望の方向に放射された波の強さを増大する。この方向から受信された信号も、強度が増大される。
【００３５】
より具体的に、図１及び図２に示されたレーダモジュールにおいて、アンテナアセンブリ４は、レーダＩＣ３内において金属層で形成され得る。この金属層は、レーダＩＣ３のシリコン基板上にある。シリコン基板は、図２に示すように、厚みｄ１を有する。ＰＣＢ１は、図２に示すように、厚みｄ２を有する。シリコン基板及びＰＣＢ１は、アンテナアセンブリ４と信号グランドプレーン８との間に誘電体スペーシングの部分を形成する。アンテナアセンブリ４により放射された、又はアンテナアセンブリ４により受信された電磁信号は、アンテナアセンブリ４から信号グランドプレーン８のこの誘電体スペーシングを通過する。
【００３６】
総実効誘電体厚みｄｔｏｔ／λは、以下の数式で定義され、
【００３７】
【数２】
2015537188.tif 000012
【００３８】
式中、ｄ１及びｄ２は、上述のとおりであり、図２に示すとおりであり、ｅｒ１はシリコン基板の誘電率を表し、ｅｒ２はＰＣＢ１の誘電率を表し、λは所望の周波数帯域における周波数での自由空間波長を表す。所望の周波数帯域は、通常、レーダＩＣ３が送信できる周波数範囲、及びレーダＩＣ３がアンテナアセンブリ４を通るＲＦ信号を受信できる周波数範囲をカバーする。
【００３９】
総実効誘電体厚みｄｔｏｔ／λが、例えば０．２２〜０．２８に含まれる範囲内の約０．２５の範囲内である場合、十分な性能が得られ得る。信号グランドプレーン８は、アンテナアセンブリ４により放射された電磁信号に対する反射体となる。反射された電磁信号は、いわばこの放射された電磁信号と強め合う干渉をする。すなわち、反射された電磁信号は、放射された電磁信号に加わり、従って、エポキシ層２を通って所望の方向に放射された電磁エネルギーを増大する。
【００４０】
これに関して、アンテナアセンブリ４により放射された電磁信号は、上方に方向付けられた成分と下方に方向付けられた成分とを有する。上方に方向付けられた成分は、エポキシ層２を通過し、その後に自由空間に到達し、その後に、あるならば所望の標的に到達する。下方に方向付けられた成分は、レーダＩＣ３のシリコン基板内に放射され、誘電体スペーシングを通過する。アンテナアセンブリ４により放射された電磁信号の上方に方向付けられた成分は、反射された電磁信号の元となる下方に方向付けられた成分の位相と反対の位相を有する。上方に方向付けられた成分と下方に方向付けられた成分とで反対である位相は、総実効誘電体厚みｄｔｏｔ／λが約０．２５の範囲内である場合に得られ得る十分な性能を説明する。
【００４１】
実際に、総実効誘電体厚みｄｔｏｔ／λの算出は、レーダＩＣ３が通常、異なる誘電率を有し得るいくつかの層を含む可能性があるため、より複雑となり得る。より正確な算出は、これを考慮に入れてもよく、種々の層の種々の条件を含んでもよく、層の条件は、層の厚み及び誘電率を含む。そのような正確な算出は、レーダＩＣ３とＰＣＢ１との間に設けられ、特定の厚みを有する接着層をさらに考慮に入れてもよい。
【００４２】
例えば、シリコン基板の厚みであるｄ１の標準値は０．１ｍｍであり、ＰＣＢ１の厚みであるｄ２の標準値は０．５ｍｍである。シリコン基板の誘電率であるｅｒ１の標準値は１１．９であり、ＰＣＢ１の誘電率であるｅｒ２の標準値は３．６６である。これらの標準値での総実効誘電体厚みｄｔｏｔ／λは０．２６であり、最適値の０．２５に十分に近い。電磁シミュレータを用いたコンピュータに基づくシミュレーションは、総実効誘電体厚みｄｔｏｔ／λが最適値の０．２５により近い高周波モジュールを考えるのに用いられ得る。
【００４３】
より具体的に、アンテナアセンブリから信号グランドプレーンまでの誘電体スペーシングを通過する所望の周波数帯域内の電磁信号が６０°〜１２０°の範囲内に含まれる位相変位を受けるように、オンチップアンテナアセンブリから信号グランドプレーンまでの誘電体スペーシングが設けられている場合、十分な性能が得られ得る。より好ましくは、この位相変位は８０°〜１００°の範囲内に含まれる。
【００４４】
図２を参照して、ＰＣＢ１の厚みｄ２が臨界値を超える場合、表面波が発生され得る。表面波は損失を誘導するため、好適に避けられるべきである。ＰＣＢ１の適切な厚みを見つけるための設計努力が必要となり得る。
【００４５】
図３は、レーダモジュールの有利な変形例の断面を示す。その断面は、以下の特徴を除いて、図２に示す断面と同様である。図３において、エポキシ層２は、直角の縁部の代わりに傾斜した縁部を有する。これらの傾斜した縁部は、エポキシ層２における表面波の発生を無効にし、レーダＩＣ３の基板層における表面波の発生をも無効にし得る。その縁部は丸みが付けられてもよい。図３に示すものと異なる多くの形状が可能である。さらに、傾斜した縁部を有するエポキシ層２のこの特徴は、他の利点を提供する。これらの縁部は、アンテナアセンブリ４から放射されるエネルギーを適切に集中させる一種のレンズとして作用させ得る。
【００４６】
図３に示す有利な変形例は、所望の周波数帯域における電磁信号のための電磁レンズを構成する被覆層の特徴を含む。なお、原理的に、この特徴は、アンテナアセンブリと該アンテナアセンブリ上に設けられた被覆層を有するいずれの高周波モジュールにも適用され得る。すなわち、この特徴は、本願明細書に記載のような信号グランドプレーンを形成する導電層や誘電体スペーシングの存在を必要とはしない。その上、この特徴は、半導体集積回路に設けられるアンテナアセンブリさえも必要とはしない。レンズ形成被覆層は、例えばプリント基板上にあるアンテナアセンブリ上に設けられ得る。
【００４７】
図４は複数のレーダモジュールを含むレーダアセンブリを示し、ここで、レーダモジュールは、上述の図１〜３に示すレーダモジュールと同様のものであってもよい。このアセンブリは、３×８＝２４のモジュールのマトリクスを有する例である。例えば６０ＧＨｚ等の高周波で動作するレーダモジュールは、例えばミリメーターからセンチメーターのオーダーといった比較的に小型であってもよい。そのような小型のレーダモジュールの操作及びアライメント等は、大量生産において困難となり得る。図４に示すレーダモジュールのマトリクス又は１００のレーダモジュールマトリクスの操作はより容易となる。
【００４８】
生産プロセスは以下のようなものにすることができる。２４個の装置の統合レイアウトを含むＰＣＢが生産される。続いて、２４個のレーダＩＣ及び２４個のマイクロプロセッサＩＣは、ＰＣＢに接着され、ＰＣＢに対するボンドワイヤ接続が行われる。このアセンブリは、成形型に封入され、エポキシを用いて射出成形される。エポキシのキュアリングの後、アセンブリは切り取られ、２４個のデバイスがそれぞれ輸送のために準備される。
【００４９】
図５は、図３に示すようなレーダモジュールの効率的な製造のために用いられ得る成形型の断面を示す。成形型は、エポキシ被覆層を含むレーダモジュールを得るために用いられる。成形型は、図３に示す傾斜した縁部を形成するための凸部１８を含む上面内壁が組み込まれている。この例において、成形型は、３つのレーダＩＣを被覆する３つのエポキシ層を規定する３つの領域１５、１６、１７を含む。成形型は、板チョコを生産するための成形型と同様の形状を有する。
【００５０】
要約すると、それは、所望の周波数帯域で電磁信号を送信でき、所望の周波数帯域で電磁信号を受信でき、又はその両方ができる半導体集積回路（３）におけるアンテナアセンブリ（４）を含む高周波モジュールの実施形態である。高周波モジュールにおいて、導電層（８）は信号グランドプレーンを形成する。アンテナアセンブリ（４）と信号グランドプレーンを形成する導電層（８）との間には誘電体スペーシング（ｄ１、ｄ２）がある。半導体集積回路（３）の少なくとも１つの半導体層（ｄ１）は、この誘電体スペーシング（ｄ１、ｄ２）の部分を形成する。誘電体スペーシング（ｄ１、ｄ２）は、アンテナアセンブリ（４）から信号グランドプレーンを形成する導電層（８）までの誘電体スペーシング（ｄ１、ｄ２）を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられている。
【００５１】
（注釈）
上述の図面を参照した詳細な説明は、単に特許請求の範囲で定義した本発明及び追加の特徴の説明である。本発明は、多くの異なる方法で実施することができる。これを説明するために、いくつかの代替案を簡単に示す。
【００５２】
本発明は、電磁信号の送信、受信又はそれらの両方に関する多くの型の製品又は方法に有利に適用され得る。レーダへの適用は単なる例である。他の例として、本発明はテレコミュニケーション装置に有利に適用され得る。
【００５３】
「アンテナアセンブリ」の用語は、広義に理解されるべきである。その用語は、電磁信号を電気信号に変換できる装置、又はその逆ができる装置のいずれも含み得る。半導体集積回路におけるアンテナアセンブリは、半導体集積回路の製造プロセスの際に形成され得る。代替的に、アンテナアセンブリは、既に製造された半導体集積回路に設けられ得る。
【００５４】
「誘電体スペーシング」の用語は、広義に理解されるべきである。その用語は、アンテナアセンブリと信号グランドプレーンとの間に存在する材料のいずれの物理的構造又は成分を含み得る。例えば、誘電体スペーシングは、詳細な説明及び図面に記載の実施形態のようなプリント基板を含む必要がない。なお、「シリコン」の用語は、便宜上、詳細な説明で用いたものであり、他の半導体材料の使用を排除するものではない。
【００５５】
一般に、本発明の実施の異なる方法は数多くあり、異なる実施は、異なるトポロジーを有し得る。所定のトポロジーにおいて、単一のモジュールは複数の作用を果たし、複数のモジュールは共同で単一の作用を果たし得る。これに関して、図面はよく表している。
【００５６】
上記注釈は、図面を参照した詳細な説明が限定を目的とするものではなく、本発明の説明であるということを説明する。本発明は、添付した特許請求の範囲内にある多くの代替案で実施が可能である。特許請求の範囲が意図する範囲内、及び特許請求の範囲の均等の範囲内における全ての変更は、それらの範囲内に含まれる。特許請求の範囲におけるいずれの引用符号も特許請求の範囲を限定するように解釈されるべきでない。「含む（comprising）」の用語は、特許請求の範囲に挙げられた要素又はステップ以外の存在を排除するものでない。要素又はステップの前の「一つの（ａ）」又は「一つの（ａｎ）」の用語は、複数のそのような要素又はステップの存在を排除するものではない。それぞれの従属請求項がそれぞれの追加の特徴を定義することは、特許請求の範囲に反映された追加の特徴以外の追加の特徴を組み合わせることを排除するものではない。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所望の周波数帯域で電磁信号を送信すること、及び所望の周波数帯域で電磁信号を受信することの少なくとも１つを実行するように設けられた半導体集積回路（３）におけるアンテナアセンブリ（４）と、
信号グランドプレーン（８）を形成する導電層と、
前記アンテナアセンブリと前記信号グランドプレーンを形成する前記導電層との間の誘電体スペーシング（ｄ１、ｄ２）とを備え、
前記誘電体スペーシングは、前記半導体集積回路の少なくとも１つの半導体層（ｄ１）を含み、前記誘電体スペーシングは、前記アンテナアセンブリから前記信号グランドプレーンを形成する前記導電層を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられており、
前記誘電体スペーシング（ｄ１、ｄ２）は、前記半導体集積回路（３）が実装されたプリント基板様の基板（１）を含み、
前記信号グランドプレーンを形成する前記導電層（８）は、前記プリント基板様の基板（１）における前記半導体集積回路（３）が実装された側と反対側に設けられていることを特徴とする高周波モジュール。
【請求項２】
前記誘電体スペーシング（ｄ１、ｄ２）は、下記数式で表される実効誘電体厚みｄｔｏｔ／λを有し、
【数１】
2015537188.tif 000013
（式中、ｄ１は前記半導体集積回路（３）の前記少なくとも１つの半導体層の厚みを示し、
ｄ２は前記プリント基板様の基板（１）の厚みを示し、
ｅｒ１は前記少なくとも１つの半導体層の誘電率を示し、
ｅｒ２は前記プリント基板様の基板の誘電率を示し、
λは前記所望の周波数帯域における周波数での自由空間波長を示す。）
前記厚みｄ１及び厚みｄ２は、前記実効誘電体厚みｄｔｏｔ／λが０．２２〜０．２８の範囲に含まれる範囲にあることを特徴とする請求項３に記載の高周波モジュール。
【請求項３】
前記プリント基板様の基板（１）は、エポキシ材料を含むことを特徴とする請求項１又は２に記載の高周波モジュール。
【請求項４】
前記エポキシ材料は、ＦＲ４、ＲＯ４００３及びＲＯ４３５０（ＲＯ４００３及びＲＯ４３５０はRogers Corporationの商標）のいずれか一つの型であることを特徴とする請求項３に記載の高周波モジュール。
【請求項５】
前記プリント基板様の基板（１）は、半導体集積回路（３）を、信号グランドプレーンを形成する導電層（８）に電気的に接続するために設けられた少なくとも１つの導電ビア（９）を含むことを特徴とする請求項１〜４のいずれか１項に記載の高周波モジュール。
【請求項６】
前記アンテナアセンブリ（４）に設けられた被覆層（２）をさらに備えていることを特徴とする請求項１〜５のいずれか１項に記載の高周波モジュール。
【請求項７】
前記被覆層（２）は、該被覆層が前記所望の周波数帯域における電磁信号のための電磁レンズを構成するような形状を有することを特徴とする請求項６に記載の高周波モジュール。
【請求項８】
前記被覆層（２）は、傾斜した縁部を含むことを特徴とする請求項７に記載の高周波モジュール。
【請求項９】
前記被覆層（２）は、エポキシ材料を含むことを特徴とする請求項６〜８のいずれか１項に記載の高周波モジュール。
【請求項１０】
前記半導体集積回路（３）は、レーダ探知を実行するために設けられていることを特徴とする請求項１〜９のいずれか１項に記載の高周波モジュール。
【請求項１１】
プリント基板に表面実装するのに適合されることを特徴とする請求項１〜１０のいずれか１項に記載の高周波モジュール。
【手続補正書】
【提出日】平成26年10月31日(2014.10.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、高周波モジュールに関する。高周波モジュールは、例えばレーダ探知を実行するために配置され得る。高周波モジュールは、例えばプリント基板に表面実装するのに適合され得る。
【背景技術】
【０００２】
高周波モジュールは、電磁信号を送信できる、電磁信号を受信できる、又はそれらの両方をできる半導体集積回路を含み得る。そのため、アンテナアセンブリが半導体集積回路に配置され得る。そのようなコンパクトな構造は、特に電磁信号がミリメーターの波長範囲にある場合に用いられ得る。
【０００３】
米国特許出願公開２００８／０２７８４００Ａ１号には、アンテナチップ及びパッケージを含む電子機器が記載されている。そのパッケージは、表面実装されたチップ及び封止材料を含む。アンテナチップは、基板、特にシリコン基板と、アンテナ構造を含む。穴が、アンテナ構造の近傍において、基板に設けられている。この穴は、エッチングにより形成される。アンテナ構造の近傍の基板における穴は、アンテナ放射特性を改善させる。
【０００４】
米国特許出願公開２０１０／００３３３９５Ａ１号には、トランシーバ、アンテナ及びレシーバを統合する半導体チップが記載されている。トランシーバに接続されたアンテナは、基板の前側に配置された誘電体層に配置されている。反射板とアンテナとの分離は、約４分の１波長のミリメーター波であり、それは、アンテナの放射効率を増大する。基板貫通誘電性ビアのアレイは、アンテナと反射板との間の材料の実効誘電率を低減するために用いられ、それにより、ミリメーター波の波長を低減し、放射効率を増大する。
【発明の概要】
【０００５】
比較的に低いコストで十分な性能を有する高周波モジュールが得られるようにするための方法が必要である。
【０００６】
この必要性により良く応えるために、本発明の一態様では、
‐所望の周波数帯域で電磁信号を送信すること、及び所望の周波数帯域で電磁信号を受信することの少なくとも１つを実行するように設けられた半導体集積回路におけるアンテナアセンブリと、
‐信号グランドプレーンを形成する導電層と、
‐アンテナアセンブリと信号グランドプレーンを形成する導電層との間の誘電体スペーシングとを備え、誘電体スペーシングは、半導体集積回路の少なくとも１つの半導体層と、半導体集積回路が実装されたプリント基板とを含み、信号グランドプレーンを形成する導電層は、プリント基板様の基板における半導体集積回路が実装された側と反対側に設けられており、
アンテナアセンブリから信号グランドプレーンを形成する導電層を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられている高周波モジュールを提供する。
【０００７】
そのような高周波モジュールにおいて、アンテナアセンブリにより放射された電磁信号は、半導体集積回路の半導体基板内に部分的に入るであろう。信号グランドプレーンは、この半導体基板に吸収された電磁信号の一部に対する反射体となる。信号グランドプレーンは、反射された電磁信号を提供する。誘電体スペーシングは、この反射された電磁信号が  いわば、放射された電磁信号と強め合う干渉をすることを確実にする。すなわち、反射された電磁信号は、放射された電磁信号に加わり、従って、所望の方向に放射される電磁信号が増大する。半導体基板内に入る放射された電磁信号の一部は、従来のアンテナオンチップ装置のように失われずに、効率的な送信、受信又はそれらの両方に寄与できる。
【０００８】
上述の高周波モジュールには、上述の特許出願公開のうち最初の出願公開により提示された電子機器に対していくつかの利点がある。特に、上記高周波モジュールにおいて、半導体集積回路は、上述の特許出願公開に記載されているような穴を設ける必要がない。その結果、この穴の形成のための追加のエッチングステップを必要としない。製造がより容易であり、従ってコストがより低くなる。また、上述の２つめの特許出願公開と比較しても製造をより容易にし、コストを低くできる。
【０００９】
さらに、上述の最初の特許出願公開で提示されるような穴は、この穴を有する半導体集積回路を比較的に壊れやすくする。半導体集積回路に被覆層が設けられる場合、半導体集積回路がダメージを受けるリスクがある。半導体集積回路は、製造プロセスにおいてそのような点で壊れるおそれがある。これに対して、上記高周波モジュールの製造プロセスにおいて、半導体集積回路がダメージを受けるリスクはほとんどない。
【００１０】
本発明の一実施形態は、別々の段落に記載された以下の１つ又はそれ以上の追加的特徴を有利に含む。これらの追加的特徴は、それぞれ、比較的に低いコストでの十分な性能に寄与する。
【００１１】
誘電体スペーシングは、下記数式で表される実効誘電体厚みｄｔｏｔ／λを有し、
【００１２】
【数１】
2015537188.tif 000014
【００１３】
式中、ｄ１は半導体集積回路の少なくとも１つの半導体層の厚みを示し、
ｄ２はプリント基板の厚みを示し、
ｅｒ１は少なくとも１つの半導体層の誘電率を示し、
ｅｒ２はプリント基板の誘電率を示し、
λは所望の周波数帯域における周波数での自由空間波長を示し、
厚みｄ１及び厚みｄ２は、実効誘電体厚みｄｔｏｔ／λが０．２２〜０．２８の範囲に含まれるように決定される。
【００１４】
プリント基板は、エポキシ材料を有利に含む。
【００１５】
エポキシ材料は、ＦＲ４、ＲＯ４００３及びＲＯ４３５０のうちの一つの型が有利であり、ＲＯ４００３及びＲＯ４３５０はRogers Corporationの商標である。
【００１６】
プリント基板は、半導体集積回路を、信号グランドプレーンを形成する導電層に電気的に接続するために設けられた少なくとも１つの導電ビアを有利に含む。
【００１７】
高周波モジュールは、アンテナアセンブリに設けられた被覆層を有利に含む。
【００１８】
被覆層は、被覆層が所望の周波数帯域における電磁信号のための電磁レンズを構成するような形状を有利に有する。
【００１９】
被覆層は、エポキシ材料を有利に含む。
【００２０】
半導体集積回路は、レーダ探知を実行するために設けられ得る。
【００２１】
高周波モジュールは、主要なプリント基板に表面実装するのに有利に適する。
【００２２】
説明の目的のために、本発明のいくつかの実施形態の詳細な説明を添付の図面を参照して行う。
【図面の簡単な説明】
【００２３】
【図１】図１はパッケージに組み込まれたレーダ集積回路を含むレーダモジュールを示す図である。
【図２】図２はレーダモジュールの断面を示す図である。
【図３】図３はレーダモジュールの有利な変形例の断面を示す図である。
【図４】図４は複数のレーダモジュールを含むレーダアセンブリを示す図である。
【図５】図５はレーダモジュールの効率的な製造のために用いられ得る成形型を示す図である。
【発明を実施するための形態】
【００２４】
図１は、パッケージに組み込まれたレーダ集積回路（ＩＣ）３を含むレーダモジュールを示す。レーダＩＣ３は、例えば接着により基板１に実装される。基板１は、プリント基板（ＰＣＢ）等であってもよく、以下便宜上ＰＣＢ１と呼ぶ。ＰＣＢ１は、標準ＦＲ４−エポキシ、又はＲＯ４００３若しくはＲＯ４３５０等のより特別な材料等の材料であってもよく、ＲＯ４００３及びＲＯ４３５０はRogers Corporationの商標である。レーダＩＣ３は、複数のボンディングワイヤ６によりＰＣＢ１の銅配線に電気的に接続される。しかしながら、他の実施形態において、電気的接続は、バンプ及びフリップチッピングを介してレーダＩＣ３に提供され得る。
【００２５】
レーダモジュールは、レーダＩＣ３に設けられたアンテナアセンブリ４をさらに含む。図１において、単純化のためにアンテナアセンブリ４を表す３つのアンテナが描かれる。しかしながら、アンテナアセンブリ４は、異なる数のアンテナを含んでもよい。これらのオンチップアンテナは、レーダＩＣ３における能動回路構成に接続され得る。アンテナアセンブリ４の周囲領域には、以下に説明するようにＰＣＢ１の底層を除いて実質的に導電材料がないことが好ましい。この構造の利点は、レーダＩＣ３とＰＣＢ１との間の低周波及びデジタル接続を提供するのに十分であることである。
【００２６】
この例において、更なるＩＣ５もＰＣＢ１に実装される。この更なるＩＣ５は、例えばマイクロコントローラ、マイクロプロセッサ、ＤＳＰ、ＦＰＧＡ又は他の型の集積回路（ＤＳＰはDigital Signal Processorの頭文字であり、ＦＰＧＡはFieldProgrammable Gate Arrayの頭文字である）であってもよい。更なるＩＣ５は、ボンディングワイヤ６を介してＰＣＢの銅配線に電気的に接続される。なお、他の実施形態において、複数のレーダＩＣが単一のＰＣＢに実装されてもよく、マイクロプロセッサ等の１つ又はそれ以上の更なるＩＣと通信してもよい。
【００２７】
レーダＩＣ３等の実装される種々の構成要素を有するＰＣＢ１は、被覆層２により被覆された構造を形成し、被覆層２はエポキシ材料であってもよい。この被覆層は、以後、便宜上エポキシ層２という。エポキシ層２は、レーダモジュールを完全に被覆してもよく、これによりシリコンに水分が到達することを防止し、製品寿命を増大する。住友ベークライト社のＥＭＥ−Ｇ７７０Ｈ等のエポキシ材料は、エポキシ層２を形成するのに適する。
【００２８】
レーダＩＣ３は、高周波（ＲＦ）信号をアンテナアセンブリ４に適用すること、及びアンテナアセンブリ４から受信されたＲＦ信号を処理することによりデータ探知を行うことができる。すなわち、レーダＩＣ３は、アンテナアセンブリ４を介して電磁波を送信及び受信する。一実施形態において、これらのＲＦ信号が例えば６０ＧＨｚの周波数を有する場合、アンテナアセンブリ４はミリメーターのオーダーで小さくすることができる。レーダＩＣ３は、低周波信号により更なるＩＣ５と通信し得る。更なるＩＣ５は、例えば物体までの距離、物体の速度及び物体の大きさを決定するために、レーダＩＣ３からのデータを処理し得る。
【００２９】
図１に示されたレーダモジュールの利点は、ユーザが複雑なＲＦ挙動について懸念する必要がなく、低周波アナログ及び／又はデータ信号接続の提供のみをしなければならないということである。レーダモジュールは、ユーザがユーザの製品内に最小限のタイム-タイム-マーケットでこのモジュールを容易に設計できるように、十分に試験され、仕様を定められ得る。レーダモジュールは、最新の電子装置製造プロセスでピックアンドプレイスされ得る表面実装形態であってもよい。
【００３０】
図２は、レーダモジュールの断面を示す。レーダＩＣ３は、ＰＣＢ１に接着され、エポキシ層２により被覆される。ボンディングワイヤ６は、電気的接続を提供する。ビア９は、ボンディングワイヤ６を、レーダＩＣ３が実装されたＰＣＢの上面からＰＣＢ１の底面のパッド７までに電気的に接続し得る。レーダＩＣ３の下の複数のビアは、レーダＩＣ３の底面をＰＣＢ１の底面の更なるパッド８に接続するために提供され得る。これらの接続は、信号グランド接続を構成し、ヒートシンクとの熱的結合を提供し得る。更なるパッド８は、信号グランドプレーンを形成する導電層であってもよい。従って、このパッドは、以下、信号グランドプレーンという。
【００３１】
パッド７及び信号グランドプレーン８、並びに更なるパッドは、例えばはんだ付けによりマザーボード上にレーダモジュールを実装するのに用いられ得る。代替的に、パッド７及び信号グランドプレーン８、並びに更なるパッドは、ピンを有してもよく、そのピンは、レーダモジュールが一部を形成するシステムとの電気的接続をおこなってもよい。これらの接続は、電源、グランド、データ及びプログラミングインターフェイス、並びにこのシステムとの他の接続のために用いられ得る。
【００３２】
一般に、シリコン基板上のアンテナは、この基板内にも放射し得る。シリコン基板は通常、損失があるため、特定の量の放射エネルギーが損失されるであろう。さらに、図１に示すようにアンテナを有するレーダＩＣを導電基板に実装することは、この導電基板からアンテナに戻る反射を生じ得る。放射された信号の反射は、放射された信号の位相と反対の位相を有し、すなわち、反射は位相が１８０°異なり得る。この場合、放射された信号は、比較的に大きい度に減衰され得る。
【００３３】
図２を参照して、この減衰の問題は、レーダＩＣ３のシリコン基板とＰＣＢ１との間の導電層を除くことにより緩和され得る。例えば、レーダＩＣ３のシリコン基板とＰＣＢ１との間に接着剤が設けられている場合、この接着剤は、非導電性であることが好ましい。すなわち、アンテナアセンブリ４の下の領域は、導電材料がないことが好ましい。図２に示された高周波モジュールにおいて、ＰＣＢ１のレーダＩＣ３が実装された側の導電層に間隙２０がある。アンテナアセンブリ４の下に位置するこの間隙２０は、非導電性接着剤により満たされ得る。
【００３４】
導電層は、反射の位相を規定するためにＰＣＢ１の底側に提供され得る。レーダモジュールは、アンテナに戻る反射された波がこのアンテナから放射された波と同じ位相になるように設計され得る。反射された波は、いわばアンテナから放射された波と強め合う干渉をする。このように、反射は、所望の方向に放射された波の強さを増大する。この方向から受信された信号も、強度が増大される。
【００３５】
より具体的に、図１及び図２に示されたレーダモジュールにおいて、アンテナアセンブリ４は、レーダＩＣ３内において金属層で形成され得る。この金属層は、レーダＩＣ３のシリコン基板上にある。シリコン基板は、図２に示すように、厚みｄ１を有する。ＰＣＢ１は、図２に示すように、厚みｄ２を有する。シリコン基板及びＰＣＢ１は、アンテナアセンブリ４と信号グランドプレーン８との間に誘電体スペーシングの部分を形成する。アンテナアセンブリ４により放射された、又はアンテナアセンブリ４により受信された電磁信号は、アンテナアセンブリ４から信号グランドプレーン８のこの誘電体スペーシングを通過する。
【００３６】
総実効誘電体厚みｄｔｏｔ／λは、以下の数式で定義され、
【００３７】
【数２】
2015537188.tif 000015
【００３８】
式中、ｄ１及びｄ２は、上述のとおりであり、図２に示すとおりであり、ｅｒ１はシリコン基板の誘電率を表し、ｅｒ２はＰＣＢ１の誘電率を表し、λは所望の周波数帯域における周波数での自由空間波長を表す。所望の周波数帯域は、通常、レーダＩＣ３が送信できる周波数範囲、及びレーダＩＣ３がアンテナアセンブリ４を通るＲＦ信号を受信できる周波数範囲をカバーする。
【００３９】
総実効誘電体厚みｄｔｏｔ／λが、例えば０．２２〜０．２８に含まれる範囲内の約０．２５の範囲内である場合、十分な性能が得られ得る。信号グランドプレーン８は、アンテナアセンブリ４により放射された電磁信号に対する反射体となる。反射された電磁信号は、いわばこの放射された電磁信号と強め合う干渉をする。すなわち、反射された電磁信号は、放射された電磁信号に加わり、従って、エポキシ層２を通って所望の方向に放射された電磁エネルギーを増大する。
【００４０】
これに関して、アンテナアセンブリ４により放射された電磁信号は、上方に方向付けられた成分と下方に方向付けられた成分とを有する。上方に方向付けられた成分は、エポキシ層２を通過し、その後に自由空間に到達し、その後に、あるならば所望の標的に到達する。下方に方向付けられた成分は、レーダＩＣ３のシリコン基板内に放射され、誘電体スペーシングを通過する。アンテナアセンブリ４により放射された電磁信号の上方に方向付けられた成分は、反射された電磁信号の元となる下方に方向付けられた成分の位相と反対の位相を有する。上方に方向付けられた成分と下方に方向付けられた成分とで反対である位相は、総実効誘電体厚みｄｔｏｔ／λが約０．２５の範囲内である場合に得られ得る十分な性能を説明する。
【００４１】
実際に、総実効誘電体厚みｄｔｏｔ／λの算出は、レーダＩＣ３が通常、異なる誘電率を有し得るいくつかの層を含む可能性があるため、より複雑となり得る。より正確な算出は、これを考慮に入れてもよく、種々の層の種々の条件を含んでもよく、層の条件は、層の厚み及び誘電率を含む。そのような正確な算出は、レーダＩＣ３とＰＣＢ１との間に設けられ、特定の厚みを有する接着層をさらに考慮に入れてもよい。
【００４２】
例えば、シリコン基板の厚みであるｄ１の標準値は０．１ｍｍであり、ＰＣＢ１の厚みであるｄ２の標準値は０．５ｍｍである。シリコン基板の誘電率であるｅｒ１の標準値は１１．９であり、ＰＣＢ１の誘電率であるｅｒ２の標準値は３．６６である。これらの標準値での総実効誘電体厚みｄｔｏｔ／λは０．２６であり、最適値の０．２５に十分に近い。電磁シミュレータを用いたコンピュータに基づくシミュレーションは、総実効誘電体厚みｄｔｏｔ／λが最適値の０．２５により近い高周波モジュールを考えるのに用いられ得る。
【００４３】
より具体的に、アンテナアセンブリから信号グランドプレーンまでの誘電体スペーシングを通過する所望の周波数帯域内の電磁信号が６０°〜１２０°の範囲内に含まれる位相変位を受けるように、オンチップアンテナアセンブリから信号グランドプレーンまでの誘電体スペーシングが設けられている場合、十分な性能が得られ得る。より好ましくは、この位相変位は８０°〜１００°の範囲内に含まれる。
【００４４】
図２を参照して、ＰＣＢ１の厚みｄ２が臨界値を超える場合、表面波が発生され得る。表面波は損失を誘導するため、好適に避けられるべきである。ＰＣＢ１の適切な厚みを見つけるための設計努力が必要となり得る。
【００４５】
図３は、レーダモジュールの有利な変形例の断面を示す。その断面は、以下の特徴を除いて、図２に示す断面と同様である。図３において、エポキシ層２は、直角の縁部の代わりに傾斜した縁部を有する。これらの傾斜した縁部は、エポキシ層２における表面波の発生を無効にし、レーダＩＣ３の基板層における表面波の発生をも無効にし得る。その縁部は丸みが付けられてもよい。図３に示すものと異なる多くの形状が可能である。さらに、傾斜した縁部を有するエポキシ層２のこの特徴は、他の利点を提供する。これらの縁部は、アンテナアセンブリ４から放射されるエネルギーを適切に集中させる一種のレンズとして作用させ得る。
【００４６】
図３に示す有利な変形例は、所望の周波数帯域における電磁信号のための電磁レンズを構成する被覆層の特徴を含む。なお、原理的に、この特徴は、アンテナアセンブリと該アンテナアセンブリ上に設けられた被覆層を有するいずれの高周波モジュールにも適用され得る。すなわち、この特徴は、本願明細書に記載のような信号グランドプレーンを形成する導電層や誘電体スペーシングの存在を必要とはしない。その上、この特徴は、半導体集積回路に設けられるアンテナアセンブリさえも必要とはしない。レンズ形成被覆層は、例えばプリント基板上にあるアンテナアセンブリ上に設けられ得る。
【００４７】
図４は複数のレーダモジュールを含むレーダアセンブリを示し、ここで、レーダモジュールは、上述の図１〜３に示すレーダモジュールと同様のものであってもよい。このアセンブリは、３×８＝２４のモジュールのマトリクスを有する例である。例えば６０ＧＨｚ等の高周波で動作するレーダモジュールは、例えばミリメーターからセンチメーターのオーダーといった比較的に小型であってもよい。そのような小型のレーダモジュールの操作及びアライメント等は、大量生産において困難となり得る。図４に示すレーダモジュールのマトリクス又は１００のレーダモジュールマトリクスの操作はより容易となる。
【００４８】
生産プロセスは以下のようなものにすることができる。２４個の装置の統合レイアウトを含むＰＣＢが生産される。続いて、２４個のレーダＩＣ及び２４個のマイクロプロセッサＩＣは、ＰＣＢに接着され、ＰＣＢに対するボンドワイヤ接続が行われる。このアセンブリは、成形型に封入され、エポキシを用いて射出成形される。エポキシのキュアリングの後、アセンブリは切り取られ、２４個のデバイスがそれぞれ輸送のために準備される。
【００４９】
図５は、図３に示すようなレーダモジュールの効率的な製造のために用いられ得る成形型の断面を示す。成形型は、エポキシ被覆層を含むレーダモジュールを得るために用いられる。成形型は、図３に示す傾斜した縁部を形成するための凸部１８を含む上面内壁が組み込まれている。この例において、成形型は、３つのレーダＩＣを被覆する３つのエポキシ層を規定する３つの領域１５、１６、１７を含む。成形型は、板チョコを生産するための成形型と同様の形状を有する。
【００５０】
要約すると、それは、所望の周波数帯域で電磁信号を送信でき、所望の周波数帯域で電磁信号を受信でき、又はその両方ができる半導体集積回路（３）におけるアンテナアセンブリ（４）を含む高周波モジュールの実施形態である。高周波モジュールにおいて、導電層（８）は信号グランドプレーンを形成する。アンテナアセンブリ（４）と信号グランドプレーンを形成する導電層（８）との間には誘電体スペーシング（ｄ１、ｄ２）がある。半導体集積回路（３）の少なくとも１つの半導体層（ｄ１）は、この誘電体スペーシング（ｄ１、ｄ２）の部分を形成する。誘電体スペーシング（ｄ１、ｄ２）は、アンテナアセンブリ（４）から信号グランドプレーンを形成する導電層（８）までの誘電体スペーシング（ｄ１、ｄ２）を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられている。
【００５１】
（注釈）
上述の図面を参照した詳細な説明は、単に特許請求の範囲で定義した本発明及び追加の特徴の説明である。本発明は、多くの異なる方法で実施することができる。これを説明するために、いくつかの代替案を簡単に示す。
【００５２】
本発明は、電磁信号の送信、受信又はそれらの両方に関する多くの型の製品又は方法に有利に適用され得る。レーダへの適用は単なる例である。他の例として、本発明はテレコミュニケーション装置に有利に適用され得る。
【００５３】
「アンテナアセンブリ」の用語は、広義に理解されるべきである。その用語は、電磁信号を電気信号に変換できる装置、又はその逆ができる装置のいずれも含み得る。半導体集積回路におけるアンテナアセンブリは、半導体集積回路の製造プロセスの際に形成され得る。代替的に、アンテナアセンブリは、既に製造された半導体集積回路に設けられ得る。
【００５４】
「誘電体スペーシング」の用語は、広義に理解されるべきである。その用語は、アンテナアセンブリと信号グランドプレーンとの間に存在する材料の物理的構造及び成分を含む。詳細な説明及び図面に記載の実施形態において、誘電体スペーシングは、半導体層及びプリント基板を含む。なお、「シリコン」の用語は、便宜上、詳細な説明で用いたものであり、他の半導体材料の使用を排除するものではない。
【００５５】
一般に、本発明の実施の異なる方法は数多くあり、異なる実施は、異なるトポロジーを有し得る。所定のトポロジーにおいて、単一のモジュールは複数の作用を果たし、複数のモジュールは共同で単一の作用を果たし得る。これに関して、図面はよく表している。
【００５６】
上記注釈は、図面を参照した詳細な説明が限定を目的とするものではなく、本発明の説明であるということを説明する。本発明は、添付した特許請求の範囲内にある多くの代替案で実施が可能である。特許請求の範囲が意図する範囲内、及び特許請求の範囲の均等の範囲内における全ての変更は、それらの範囲内に含まれる。特許請求の範囲におけるいずれの引用符号も特許請求の範囲を限定するように解釈されるべきでない。「含む（comprising）」の用語は、特許請求の範囲に挙げられた要素又はステップ以外の存在を排除するものでない。要素又はステップの前の「一つの（ａ）」又は「一つの（ａｎ）」の用語は、複数のそのような要素又はステップの存在を排除するものではない。それぞれの従属請求項がそれぞれの追加の特徴を定義することは、特許請求の範囲に反映された追加の特徴以外の追加の特徴を組み合わせることを排除するものではない。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所望の周波数帯域で電磁信号を送信すること、及び所望の周波数帯域で電磁信号を受信することの少なくとも１つを実行するように設けられた半導体集積回路（３）におけるアンテナアセンブリ（４）と、
信号グランドプレーン（８）を形成する導電層と、
前記アンテナアセンブリと前記信号グランドプレーンを形成する前記導電層との間の誘電体スペーシング（ｄ１、ｄ２）とを備え、
前記誘電体スペーシングは、
前記半導体集積回路の少なくとも１つの半導体層（ｄ１）と、
前記半導体集積回路（３）が実装されたプリント基板（１）とを含み、
前記誘電体スペーシングは、前記アンテナアセンブリから前記信号グランドプレーンを形成する前記導電層を通過する所望の周波数帯域における電磁信号が６０°〜１２０°の範囲に含まれる位相変位を受けるように設けられており、
前記信号グランドプレーンを形成する前記導電層（８）は、前記プリント基板（１）における前記半導体集積回路（３）が実装された側と反対側に設けられていることを特徴とする高周波モジュール。
【請求項２】
前記誘電体スペーシング（ｄ１、ｄ２）は、下記数式で表される実効誘電体厚みｄｔｏｔ／λを有し、
【数１】
2015537188.tif 000016
（式中、ｄ１は前記半導体集積回路（３）の前記少なくとも１つの半導体層の厚みを示し、
ｄ２は前記プリント基板（１）の厚みを示し、
ｅｒ１は前記少なくとも１つの半導体層の誘電率を示し、
ｅｒ２は前記プリント基板の誘電率を示し、
λは前記所望の周波数帯域における周波数での自由空間波長を示す。）
前記厚みｄ１及び厚みｄ２は、前記実効誘電体厚みｄｔｏｔ／λが０．２２〜０．２８の範囲に含まれる範囲にあることを特徴とする請求項３に記載の高周波モジュール。
【請求項３】
前記プリント基板（１）は、エポキシ材料を含むことを特徴とする請求項１又は２に記載の高周波モジュール。
【請求項４】
前記エポキシ材料は、ＦＲ４、ＲＯ４００３及びＲＯ４３５０（ＲＯ４００３及びＲＯ４３５０はRogers Corporationの商標）のいずれか一つの型であることを特徴とする請求項３に記載の高周波モジュール。
【請求項５】
前記プリント基板（１）は、半導体集積回路（３）を、信号グランドプレーンを形成する導電層（８）に電気的に接続するために設けられた少なくとも１つの導電ビア（９）を含むことを特徴とする請求項１〜４のいずれか１項に記載の高周波モジュール。
【請求項６】
前記アンテナアセンブリ（４）に設けられた被覆層（２）をさらに備えていることを特徴とする請求項１〜５のいずれか１項に記載の高周波モジュール。
【請求項７】
前記被覆層（２）は、該被覆層が前記所望の周波数帯域における電磁信号のための電磁レンズを構成するような形状を有することを特徴とする請求項６に記載の高周波モジュール。
【請求項８】
前記被覆層（２）は、傾斜した縁部を含むことを特徴とする請求項７に記載の高周波モジュール。
【請求項９】
前記被覆層（２）は、エポキシ材料を含むことを特徴とする請求項６〜８のいずれか１項に記載の高周波モジュール。
【請求項１０】
前記半導体集積回路（３）は、レーダ探知を実行するために設けられていることを特徴とする請求項１〜９のいずれか１項に記載の高周波モジュール。
【請求項１１】
プリント基板に表面実装するのに適合されることを特徴とする請求項１〜１０のいずれか１項に記載の高周波モジュール。
【国際調査報告】
2015537188.tif 000017
2015537188.tif 000018
2015537188.tif 000019