【手続補正書】
【提出日】平成22年6月4日(2010.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源電圧を測定する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
各々に前記電圧測定器からのサンプルホールドされていない被測定電圧を印加する被測定電圧端子及び前記基準電圧発生器からの基準電圧を印加する基準電圧端子を備え、前記被測定電圧端子及び基準電圧端子にそれぞれ入力される電圧の比較を行い両者の差からデジタル信号に変換するものであって、各々を並列接続する複数の比較器と、
前記各比較器の隣接する基準電圧端子間及び終端側にある比較器と前記基準電圧発生器の電源線間に接続し、前記基準電圧発生器からの基準電圧を分圧する複数の分圧抵抗からなる分圧回路と、
前記複数の比較器の出力を同期してラッチするラッチ回路と、
を具備し、前記電圧測定器からの被測定電圧の波形変化を検出できるようにしたことを特徴する電圧信号検出器。
【請求項２】
電源電圧を測定する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
各々に前記電圧測定器からのサンプルホールドされていない被測定電圧を印加する被測定電圧端子及び前記基準電圧発生器からの基準電圧を印加する基準電圧端子を備え、前記被測定電圧端子及び基準電圧端子にそれぞれ入力される電圧の比較を行い両者の差からデジタル信号に変換するものであって、各々を並列接続する複数の比較器と、
前記各比較器の隣接する基準電圧端子間及び終端側にある異常電圧検出用の比較器と前記基準電圧発生器の電源線間に接続し、前記基準電圧発生器からの基準電圧を分圧する複数の分圧抵抗からなる分圧回路と、
前記複数の比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記クロック信号発生器からのクロック信号により前記比較器の出力をラッチするラッチ指示信号をラッチ回路と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路と、
を具備したことを特徴とする異常電圧監視装置。
【請求項３】
電源電圧を測定する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
各々に前記電圧測定器からのサンプルホールドされていない被測定電圧を印加する被測定電圧端子及び前記基準電圧発生器からの基準電圧を印加する基準電圧端子を備え、前記被測定電圧端子及び基準電圧端子にそれぞれ入力される電圧の比較を行い両者の差からデジタル信号に変換するものであって、各々を並列接続する複数の比較器と、
前記各比較器の隣接する基準電圧端子間及び終端側にある異常電圧検出用の比較器と前記基準電圧発生器の電源線間に接続し、前記基準電圧発生器からの基準電圧を分圧する複数の分圧抵抗からなる分圧回路と、
前記複数の比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記クロック信号発生器からのクロック信号をインクリメントし前記比較器の出力をラッチするラッチ指示信号をラッチ回路と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
を具備したことを特徴とする異常電圧監視装置。
【請求項４】
電源電圧を測定する電圧測定器と、
基準電圧を発生する基準電圧発生器と、
各々に前記電圧測定器からのサンプルホールドされていない被測定電圧を印加する被測定電圧端子及び前記基準電圧発生器からの基準電圧を印加する基準電圧端子を備え、前記被測定電圧端子及び基準電圧端子にそれぞれ入力される電圧の比較を行い両者の差からデジタル信号に変換するものであって、各々を並列接続する複数の比較器と、
前記各比較器の隣接する基準電圧端子間及び終端側にある比較器と前記基準電圧発生器の電源線間に接続し、前記基準電圧発生器からの基準電圧を分圧する複数の分圧抵抗からなる分圧回路と、
前記複数の比較器の出力を同期してラッチするラッチ回路と、
所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、
前記クロック信号発生器からのクロック信号をインクリメントし前記比較器の出力をラッチするラッチ指示信号をラッチ回路と、
前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、
前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマと、
を具備したことを特徴とする異常電圧監視装置。
【請求項５】
前記記録装置への書き込みは、前記記録装置からデータ読み出し状態を示す信号があるとき行えないようにしたことを特徴とする請求項２〜４のいずれか一つに記載の異常電圧監視装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
前記目的を達成するため、請求項２に対応する発明は、  電源電圧を測定する電圧測定器と、基準電圧を発生する基準電圧発生器と、各々に前記電圧測定器からのサンプルホールドされていない被測定電圧を印加する被測定電圧端子及び前記基準電圧発生器からの基準電圧を印加する基準電圧端子を備え、前記被測定電圧端子及び基準電圧端子にそれぞれ入力される電圧の比較を行い両者の差からデジタル信号に変換するものであって、各々を並列接続する複数の比較器と、前記各比較器の隣接する基準電圧端子間及び終端側にある異常電圧検出用の比較器と前記基準電圧発生器の電源線間に接続し、前記基準電圧発生器からの基準電圧を分圧する複数の分圧抵抗からなる分圧回路と、前記複数の比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記クロック信号発生器からのクロック信号により前記比較器の出力をラッチするラッチ指示信号をラッチ回路と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む書き込み回路とを具備したことを特徴とする異常電圧監視装置である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
前記目的を達成するため、請求項３に対応する発明は、電源電圧を測定する電圧測定器と、基準電圧を発生する基準電圧発生器と、各々に前記電圧測定器からのサンプルホールドされていない被測定電圧を印加する被測定電圧端子及び前記基準電圧発生器からの基準電圧を印加する基準電圧端子を備え、前記被測定電圧端子及び基準電圧端子にそれぞれ入力される電圧の比較を行い両者の差からデジタル信号に変換するものであって、各々を並列接続する複数の比較器と、前記各比較器の隣接する基準電圧端子間及び終端側にある異常電圧検出用の比較器と前記基準電圧発生器の電源線間に接続し、前記基準電圧発生器からの基準電圧を分圧する複数の分圧抵抗からなる分圧回路と、前記複数の比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記クロック信号発生器からのクロック信号をインクリメントし前記比較器の出力をラッチするラッチ指示信号をラッチ回路と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路とを具備したことを特徴とする異常電圧監視装置である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
前記目的を達成するため、請求項４に対応する発明は、電源電圧を測定する電圧測定器と、基準電圧を発生する基準電圧発生器と、各々に前記電圧測定器からのサンプルホールドされていない被測定電圧を印加する被測定電圧端子及び前記基準電圧発生器からの基準電圧を印加する基準電圧端子を備え、前記被測定電圧端子及び基準電圧端子にそれぞれ入力される電圧の比較を行い両者の差からデジタル信号に変換するものであって、各々を並列接続する複数の比較器と、前記各比較器の隣接する基準電圧端子間及び終端側にある比較器と前記基準電圧発生器の電源線間に接続し、前記基準電圧発生器からの基準電圧を分圧する複数の分圧抵抗からなる分圧回路と、前記複数の比較器の出力を同期してラッチするラッチ回路と、所定周期でクロック信号を発生し、このクロック信号により前記ラッチ回路に対してラッチ指示信号を与えるクロック信号発生器と、前記クロック信号発生器からのクロック信号をインクリメントし前記比較器の出力をラッチするラッチ指示信号をラッチ回路と、前記ラッチ回路でラッチされた前記比較器のデータを記録装置に書き込む際のアドレスを発生するアドレス発生回路と、前記比較器の出力のうち異常とみなした異常検出信号が出力されてから一定時間の間前記比較器のデータを記録装置に書き込む信号を有効にするタイマとを具備したことを特徴とする異常電圧監視装置である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
図３は実施形態１のメリットである、高速化について説明するための図である。図３の実線は、電圧測定信号３を示しており、電圧測定信号３が図３のように変化した場合、確実に“１”となるビット、△で示すように各比較器Ｏの特性により“１”か“０”と定まらない所謂不定となるビットがある。このことを例えば“１”を示す最上位のビットをもってその電圧値として採用する、或いは最下位ビットから“１”が連続する信号のみを有意とみなす処理、あるいは各比較器Ｏの遅れ特性を予め測定することで得られる情報からそのビット信号を補正する処理を記憶装置の後段に設けることで目的の精度を十分に満足し、かつ高速化が実現できる。