【手続補正書】
【提出日】平成22年3月25日(2010.3.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
この発明にかかる半導体装置の製造方法の第１の態様は、半導体基板を用意する工程と、前記半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極形成後、前記半導体基板中にＬＤＤ領域を形成する工程と、前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように前記ゲート絶縁膜よりも膜厚の厚い酸化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記サイドウォール形成後、前記半導体基板中にソースおよびドレイン領域を形成する工程と、前記ソースおよびドレイン領域を形成後、前記ソースおよびドレイン領域上にコバルトを堆積する工程と、前記コバルトを堆積後、前記ソースおよびドレイン領域にコバルトシリサイド膜を熱処理によって形成する工程と、を有する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
この発明にかかる半導体装置の製造方法の第２の態様は、半導体基板を用意する工程と、前記半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極形成後、前記半導体基板に窒素を注入する工程と、前記窒素の注入後、前記半導体基板中にＬＤＤ領域を形成する工程と、前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように酸化シリコン膜を形成する工程と、前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記サイドウォール形成後、前記半導体基板中に不純物を添加する工程と、前記不純物を添加する工程の後、熱処理により、ソースおよびドレイン領域の形成と、注入された前記窒素による前記酸化シリコン膜の窒化と、をする工程と、前記ソースおよびドレイン領域の形成と、前記酸化シリコン膜を窒化する工程の後、前記ソースおよびドレイン領域上にコバルトを堆積する工程と、前記コバルトを堆積後、前記ソースおよびドレイン領域にコバルトシリサイド膜を熱処理によって形成する工程と、を有する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
この発明にかかる半導体装置の製造方法の第３の態様は、その第１の態様であって、前記ソースおよびドレイン領域の形成は、９５０度から１１００度のいずれかの温度の熱処理で形成される。
この発明にかかる半導体装置の製造方法の第４の態様は、その第３の態様であって、前記コバルトシリサイド膜の形成は、６００度より低い温度により形成される。
この発明にかかる半導体装置の製造方法の第５の態様は、その第２の態様であって、前記酸化シリコン膜はＣＶＤ法により形成され、前記ゲート絶縁膜よりも膜厚が厚く形成される。
この発明にかかる半導体装置の製造方法の第６の態様は、その第２の態様又は第５の態様であって、前記ソースおよびドレイン領域の形成は、９５０度から１１００度のいずれかの温度の熱処理で形成される。
この発明にかかる半導体装置の製造方法の第７の態様は、その第２の態様又は第５の態様又は第６の態様であって、前記コバルトシリサイド膜の形成は、６００度より低い温度により形成される。
この発明にかかる半導体装置の製造方法の第８の態様は、半導体基板を用意する工程と、前記半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極形成後、前記半導体基板中にＬＤＤ領域を形成する工程と、前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように前記ゲート絶縁膜よりも膜厚の厚い酸化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記サイドウォール形成後、前記半導体基板中にソースおよびドレイン領域を形成する工程と、前記ソースおよび前記ドレイン領域を形成後、前記ソースおよびドレイン領域上にニッケルを堆積する工程と、前記ニッケルを堆積後、前記ソースおよびドレイン領域にニッケルシリサイド膜を熱処理によって形成する工程と、を有する。
この発明にかかる半導体装置の製造方法の第９の態様は、半導体基板を用意する工程と、前記半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極形成後、前記半導体基板に窒素を注入する工程と、前記窒素の注入後、前記半導体基板中にＬＤＤ領域を形成する工程と、前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように酸化シリコン膜を形成する工程と、前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記サイドウォール形成後、前記半導体基板中に不純物を添加する工程と、前記不純物を添加する工程の後、熱処理により、ソースおよびドレイン領域の形成と、注入された前記窒素による前記酸化シリコン膜の窒化と、をする工程と、前記ソースおよびドレイン領域の形成と、前記酸化シリコン膜を窒化する工程の後、前記ソースおよびドレイン領域上にニッケルを堆積する工程と、前記ニッケルを堆積後、前記ソースおよびドレイン領域にニッケルシリサイド膜を熱処理によって形成する工程と、を有する。
この発明にかかる半導体装置の製造方法の第１０の態様は、その第９の態様であって、前記酸化シリコン膜はＣＶＤ法により形成され、前記ゲート絶縁膜よりも膜厚が厚く形成される。
この発明にかかる半導体装置の製造方法の第１１の態様は、半導体基板を用意する工程と、前記半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極形成後、前記半導体基板に窒素を注入する工程と、前記窒素の注入後、前記半導体基板中にＬＤＤ領域を形成する工程と、前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように前記ゲート絶縁膜よりも膜厚の厚い酸化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記サイドウォール形成後、前記半導体基板に不純物を添加する工程と、前記不純物を添加する工程の後、熱処理により、ソースおよびドレイン領域の形成と、注入された前記窒素による前記酸化シリコン膜の窒化と、をする工程と、前記ソースおよびドレイン領域の形成と、前記酸化シリコン膜を窒化する工程の後、前記ソースおよびドレイン領域上にコバルトを堆積する工程と、前記コバルトを堆積後、前記ソースおよびドレイン領域にコバルトシリサイド膜を熱処理によって形成する工程と、を有する。
この発明にかかる半導体装置の製造方法の第１２の態様は、その第１１の態様であって、前記コバルトシリサイド膜の形成は、６００度より低い温度により形成される。
この発明にかかる半導体装置の製造方法の第１３の態様は、その第１２の態様であって、前記ソースおよびドレイン領域の形成は、９５０度から１１００度のいずれかの温度の熱処理で形成される。
この発明にかかる半導体装置の製造方法の第１４の態様は、半導体基板を用意する工程と、前記半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極形成後、前記半導体基板に窒素を注入する工程と、前記窒素の注入後、前記半導体基板中にＬＤＤ領域を形成する工程と、前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように前記ゲート絶縁膜よりも膜厚の厚い酸化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、前記サイドウォール形成後、前記半導体基板に不純物を添加する工程と、前記不純物を添加する工程の後、熱処理により、ソースおよびドレイン領域の形成と、注入された前記窒素による前記酸化シリコン膜の窒化と、をする工程と、前記ソースおよびドレイン領域の形成と、前記酸化シリコン膜を窒化する工程の後、前記ソースおよびドレイン領域上にニッケルを堆積する工程と、前記ニッケルを堆積後、前記ソースおよびドレイン領域にニッケルシリサイド膜を熱処理によって形成する工程と、を有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明にかかる半導体装置の製造方法によれば、横方向の拡散を抑制することで、ゲート耐圧の劣化、ゲート酸化膜信頼性の低下、およびゲート電極とソース／ドレイン電極との電気的短絡等を抑制するＭＩＳトランジスタを製造することができる。またサイドウォールのバッファ層は、ゲート絶縁膜とシリコン基板との界面における界面準位の生成を抑制する役割を果たし、トランジスタ特性の劣化が抑制される。またバッファ層に窒化酸化シリコン層を用いることにより高いホットエレクトロン耐性を得る点で有利である。
【手続補正８】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板を用意する工程と、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極形成後、前記半導体基板中にＬＤＤ領域を形成する工程と、
前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように前記ゲート絶縁膜よりも膜厚の厚い酸化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォール形成後、前記半導体基板中にソースおよびドレイン領域を形成する工程と、
前記ソースおよびドレイン領域を形成後、前記ソースおよびドレイン領域上にコバルトを堆積する工程と、
前記コバルトを堆積後、前記ソースおよびドレイン領域にコバルトシリサイド膜を熱処理によって形成する工程と、
を有する半導体装置の製造方法。
【請求項２】
半導体基板を用意する工程と、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極形成後、前記半導体基板に窒素を注入する工程と、
前記窒素の注入後、前記半導体基板中にＬＤＤ領域を形成する工程と、
前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように酸化シリコン膜を形成する工程と、
前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォール形成後、前記半導体基板中に不純物を添加する工程と、
前記不純物を添加する工程の後、熱処理により、ソースおよびドレイン領域の形成と、注入された前記窒素による前記酸化シリコン膜の窒化と、をする工程と、
前記ソースおよびドレイン領域の形成と、前記酸化シリコン膜を窒化する工程の後、前記ソースおよびドレイン領域上にコバルトを堆積する工程と、
前記コバルトを堆積後、前記ソースおよびドレイン領域にコバルトシリサイド膜を熱処理によって形成する工程と、
を有する半導体装置の製造方法。
【請求項３】
前記ソースおよびドレイン領域の形成は、９５０度から１１００度のいずれかの温度の熱処理で形成される請求項１記載の半導体装置の製造方法。
【請求項４】
前記コバルトシリサイド膜の形成は、６００度より低い温度により形成される請求項３記載の半導体装置の製造方法。
【請求項５】
前記酸化シリコン膜はＣＶＤ法により形成され、前記ゲート絶縁膜よりも膜厚が厚く形成される請求項２に記載の半導体装置の製造方法。
【請求項６】
前記ソースおよびドレイン領域の形成は、９５０度から１１００度のいずれかの温度の熱処理で形成される請求項２又は請求項５に記載の半導体装置の製造方法。
【請求項７】
前記コバルトシリサイド膜の形成は、６００度より低い温度により形成される請求項２、請求項５，及び請求項６のいずれか一つに記載の半導体装置の製造方法。
【請求項８】
半導体基板を用意する工程と、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極形成後、前記半導体基板中にＬＤＤ領域を形成する工程と、
前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように前記ゲート絶縁膜よりも膜厚の厚い酸化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォール形成後、前記半導体基板中にソースおよびドレイン領域を形成する工程と、
前記ソースおよび前記ドレイン領域を形成後、前記ソースおよびドレイン領域上にニッケルを堆積する工程と、
前記ニッケルを堆積後、前記ソースおよびドレイン領域にニッケルシリサイド膜を熱処理によって形成する工程と、
を有する半導体装置の製造方法。
【請求項９】
半導体基板を用意する工程と、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極形成後、前記半導体基板に窒素を注入する工程と、
前記窒素の注入後、前記半導体基板中にＬＤＤ領域を形成する工程と、
前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように酸化シリコン膜を形成する工程と、
前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォール形成後、前記半導体基板中に不純物を添加する工程と、
前記不純物を添加する工程の後、熱処理により、ソースおよびドレイン領域の形成と、注入された前記窒素による前記酸化シリコン膜の窒化と、をする工程と、
前記ソースおよびドレイン領域の形成と、前記酸化シリコン膜を窒化する工程の後、前記ソースおよびドレイン領域上にニッケルを堆積する工程と、
前記ニッケルを堆積後、前記ソースおよびドレイン領域にニッケルシリサイド膜を熱処理によって形成する工程と、
を有する半導体装置の製造方法。
【請求項１０】
前記酸化シリコン膜はＣＶＤ法により形成され、前記ゲート絶縁膜よりも膜厚が厚く形成される請求項９に記載の半導体装置の製造方法。
【請求項１１】
半導体基板を用意する工程と、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極形成後、前記半導体基板に窒素を注入する工程と、
前記窒素の注入後、前記半導体基板中にＬＤＤ領域を形成する工程と、
前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように前記ゲート絶縁膜よりも膜厚の厚い酸化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォール形成後、前記半導体基板に不純物を添加する工程と、
前記不純物を添加する工程の後、熱処理により、ソースおよびドレイン領域の形成と、注入された前記窒素による前記酸化シリコン膜の窒化と、をする工程と、
前記ソースおよびドレイン領域の形成と、前記酸化シリコン膜を窒化する工程の後、前記ソースおよびドレイン領域上にコバルトを堆積する工程と、
前記コバルトを堆積後、前記ソースおよびドレイン領域にコバルトシリサイド膜を熱処理によって形成する工程と、
を有する半導体装置の製造方法。
【請求項１２】
前記コバルトシリサイド膜の形成は、６００度より低い温度により形成される請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記ソースおよびドレイン領域の形成は、９５０度から１１００度のいずれかの温度の熱処理で形成される請求項１２記載の半導体装置の製造方法。
【請求項１４】
半導体基板を用意する工程と、
前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極形成後、前記半導体基板に窒素を注入する工程と、
前記窒素の注入後、前記半導体基板中にＬＤＤ領域を形成する工程と、
前記ＬＤＤ領域を形成後、前記ゲート電極と前記半導体基板を覆うように前記ゲート絶縁膜よりも膜厚の厚い酸化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜を形成後、前記酸化シリコン膜を覆うように前記酸化シリコン膜よりも膜厚が厚い窒化シリコン膜をＣＶＤ法により形成する工程と、
前記酸化シリコン膜と前記窒化シリコン膜をエッチングし、前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記サイドウォール形成後、前記半導体基板に不純物を添加する工程と、
前記不純物を添加する工程の後、熱処理により、ソースおよびドレイン領域の形成と、注入された前記窒素による前記酸化シリコン膜の窒化と、をする工程と、
前記ソースおよびドレイン領域の形成と、前記酸化シリコン膜を窒化する工程の後、前記ソースおよびドレイン領域上にニッケルを堆積する工程と、
前記ニッケルを堆積後、前記ソースおよびドレイン領域にニッケルシリサイド膜を熱処理によって形成する工程と、
を有する半導体装置の製造方法。