Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成22年1月14日(2010.1.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電極層及び第２の電極層間に、混合原子価化合物を含む有機発光材料を有する発光層を設けることを特徴とする発光素子。
【請求項２】
第１の電極層及び第２の電極層間に、ホスト材料及びゲスト材料を含む有機発光材料を有する発光層が設けられ、前記ホスト材料が混合原子価化合物であることを特徴とする発光素子。
【請求項３】
第１の電極層及び第２の電極層間に、ホスト材料及びゲスト材料を含む有機発光材料を有する発光層が設けられ、前記ゲスト材料が混合原子価化合物であることを特徴とする発光素子。
【請求項４】
第１の電極層及び第２の電極層間に、ホスト材料及びゲスト材料を含む有機発光材料を有する発光層が設けられ、前記ホスト材料及び前記ゲスト材料が混合原子価化合物であることを特徴とする発光素子。
【請求項５】
請求項１乃至４のいずれか一項において、前記発光層の前記第１の電極層側及び前記第２の電極層側の少なくとも一方に混合原子価化合物を含む機能層を設けることを特徴とする発光素子。
【請求項６】
請求項１乃至５のいずれか一項において、前記混合原子価化合物は遷移金属元素を有することを特徴とする発光素子。
【請求項７】
請求項１乃至５のいずれか一項において、前記混合原子価化合物は希土類金属元素を有することを特徴とする発光素子。
【請求項８】
請求項１乃至７のいずれか一項において、前記混合原子価化合物を構成する一元素は複数の価数を有することを特徴とする発光素子。
【請求項９】
請求項１乃至７のいずれか一項において、前記混合原子価化合物を構成する複数の元素はそれぞれ複数の価数を有することを特徴とする発光素子。
【請求項１０】
請求項１乃至９のいずれか一項の発光素子を有することを特徴とする発光装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
図５（Ｃ）は機能層として混合原子価化合物を含む電子輸送層５３が混合原子価化合物を含む有機発光材料を有する発光層５１と第２の電極層８０との間に設けられている。電子輸送層５３は電子注入層であってもよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
図５（Ｂ）は機能層として混合原子価化合物を含む有機発光材料を有する発光層５１を挟んで第１の電極層６０と接して正孔輸送層５２が、第２の電極層８０と接して電子輸送層５３がそれぞれ設けられている。機能層である正孔輸送層５２及び電子輸送層５３のどちらか一方、あるいは正孔輸送層５２及び電子輸送層５３の両方に混合原子価化合物が含まれていてもよい。
【手続補正書】
【提出日】平成22年1月14日(2010.1.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に設けられ、一対の不純物領域の間に設けられたチャネル形成領域を含む島状の結晶性半導体層と、
前記結晶性半導体層の周囲を囲み、前記結晶性半導体層の側面に接して設けられた第１絶縁層と、
前記チャネル形成領域上に設けられ、前記結晶性半導体層を横断するように設けられたゲート電極と、
前記チャネル形成領域と前記ゲート電極との間に設けられた第２絶縁層と、
前記結晶性半導体層及び前記ゲート電極の上に形成された第３絶縁層と、
前記第３絶縁層を介して、前記一対の不純物領域とそれぞれ電気的に接続される一対の導電層と、
を有し、
前記チャネル形成領域の膜厚は５０ｎｍ乃至７０ｎｍの範囲で設けられ、
前記一対の不純物領域は前記チャネル形成領域よりも膜厚が大きい領域を有し、
前記一対の不純物領域と前記一対の導電層とは、前記チャネル形成領域よりも膜厚が大きい領域で電気的に接続されており、
前記第２絶縁層は、前記ゲート電極が重畳する領域の前記結晶性半導体層及び前記第１絶縁層を覆うことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記一対の不純物領域は一部にシリサイド領域を有し、
前記シリサイド領域で前記導電層と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記一対の不純物領域において前記チャネル形成領域よりも膜厚が大きい領域は、膜厚８０ｎｍ乃至１００ｎｍの範囲であることを特徴とする半導体装置。
【請求項４】
基板上に島状の結晶性半導体層を形成し、
前記結晶性半導体層の周囲を囲み、前記結晶性半導体層の側面と接する第１絶縁層を形成し、
前記結晶性半導体層を選択的にエッチングすることにより、前記選択的にエッチングした領域を膜厚５０ｎｍ乃至７０ｎｍの範囲にし、
前記結晶性半導体層及び前記第１絶縁層の上に第２絶縁層を形成し、
前記第２絶縁層を介して前記結晶性半導体層の前記選択的にエッチングした領域上にゲート電極を形成し、
前記ゲート電極をマスクとして前記結晶性半導体層に不純物元素を添加し、自己整合的に一対の不純物領域と、前記一対の不純物領域の間にチャネル形成領域と、を形成し、
前記結晶性半導体層及び前記ゲート電極の上に第３絶縁層を形成し、
前記第３絶縁層を介して前記一対の不純物領域とそれぞれ電気的に接続される一対の導電層を形成し、
前記ゲート電極は前記結晶性半導体層を横断するように形成され、
前記チャネル形成領域は前記結晶性半導体層の前記選択的にエッチングした領域に形成され、
前記一対の不純物領域は前記結晶性半導体層のエッチングされなかった領域に形成されることを特徴とする半導体装置の作製方法。
【請求項５】
請求項４において、
前記一対の不純物領域に接する金属層を形成し、
熱処理を行うことにより、前記金属層と、前記金属層と接する前記一対の不純物領域の一部と、を反応させ、前記一対の不純物領域の一部にシリサイド領域を形成することを特徴とする半導体装置の作製方法。
【手続補正書】
【提出日】平成21年12月16日(2009.12.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
積層された多層構造の配線パターンであって、前記配線パターンはその一部が垂直方向に屈曲して設けられた層間接続部を備え、上下側の前記配線パターンが前記層間接続部によって相互接続された前記多層構造の配線パターンと、
前記多層構造の配線パターンの間に充填され、前記配線パターンを一体化する樹脂部とを有し、
前記配線パターンはリードフレームから形成されることを特徴とする配線基板。
【請求項２】
前記配線パターンの前記層間接続部の先端部がはんだを介して他の前記配線パターンに接続されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記配線パターンの前記層間接続部の先端部が他の前記配線パターンの開口部にはめ込まれてかしめ接続されていることを特徴とする請求項１に記載の配線基板。
【請求項４】
前記配線パターンは３層以上の多層配線パターンであって２層以上の前記樹脂部からなる層間絶縁部を有し、前記配線パターンの層間接続部は、２層以上の前記層間絶縁部を貫通して上下側の前記配線パターンを相互接続する積層貫通接続部を含むことを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
【請求項５】
請求項１乃至４のいずれか一項の配線基板と、
前記配線基板の外面の前記配線パターンに接続されて実装された半導体チップとを有することを特徴とする半導体装置。
【請求項６】
枠部に繋がる配線パターンを備えたリードフレームを複数用意する工程であって、前記複数のリードフレームは、前記配線パターンの一部が垂直方向に屈曲されて設けられた層間接続部を有する前記リードフレームを含み、
前記複数のリードフレームを重ねて積層し、上下側の前記リードフレームの配線パターンを前記層間接続部によって接続する工程と、
トランスファモールド法によって、前記リードフレームの間に樹脂を充填することにより、前記複数のリードフレームを一体化する樹脂部を形成する工程と、
前記積層されたリードフレームの前記枠部に対応する部分を切断する工程とを有することを特徴とする配線基板の製造方法。
【請求項７】
前記層間接続部を有する前記配線パターンを備えたリードフレームは、
金属薄板を加工することにより、前記枠部に繋がる前記配線パターン形成する工程と、
前記配線パターンの一部を金型によって加工することにより、前記層間接続部を形成する工程とによって形成されることを特徴とする請求項６に記載の配線基板の製造方法。
【請求項８】
前記上下側のリードフレームの配線パターンを層間接続部によって接続する工程において、
前記層間接続部の先端部をはんだを介して他の前記配線パターンに接続するか、あるいは、前記層間接続部の先端部を他の前記配線パターンの開口部にはめ込んでかしめ接続することを特徴とする請求項６又は７に記載の配線基板の製造方法。
【請求項９】
枠部に繋がる配線パターンを備えたリードフレームを複数用意する工程と、
前記複数のリードフレームの配線パターンの間に導電性ボールを配置した状態で、前記複数のリードフレームを重ねて積層し、上下側の前記リードフレームの前記配線パターンを前記導電性ボールで接続する工程と、
トランスファモールド法によって、前記リードフレームの間に樹脂を充填することにより、前記複数のリードフレームを一体化する樹脂部を形成する工程と、
前記積層されたリードフレームの前記枠部に対応する部分を切断する工程とを有することを特徴とする配線基板の製造方法。
【請求項１０】
前記配線パターンの間に導電性ボールを配置する際に、前記配線パターンに設けられた凹部に前記導電性ボールを接合して配置することを特徴とする請求項９に記載の配線基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記課題を解決するため、本発明は配線基板に係り、積層された多層構造の配線パターンであって、前記配線パターンはその一部が垂直方向に屈曲して設けられた層間接続部を備え、上下側の前記配線パターンが前記層間接続部によって相互接続された前記多層構造の配線パターンと、前記多層構造の配線パターンの間に充填され、前記配線パターンを一体化する樹脂部とを有し、前記配線パターンはリードフレームから形成されることを特徴とする。
【手続補正書】
【提出日】平成22年6月7日(2010.6.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上で希土類元素含有層を少なくとも部分的に除去するための方法であって、
基板を準備する工程と、
上記基板上に上記希土類元素含有層を形成する工程と、
上記希土類元素含有層の少なくとも一部を露呈するために、感光性イメージング層を形成しマスク構造を形成する工程と、
上記の希土類元素含有層の露呈部分にＣｌ含有及び／又はＢｒ含有プラズマをさらし、上記の露呈される希土類元素含有層の少なくとも一部を塩化物化（臭化物化）する工程と、
上記の希土類元素含有層の塩化物化（臭化物化）された部分をウェットエッチングを用いて除去する工程と、
を備えることを特徴とする方法。
【請求項２】
上記の希土類元素含有層の露呈部分にさらす工程が、異方性ドライエッチングプラズマを使用して実行されることを特徴とする請求項１記載の方法。
【請求項３】
上記の希土類元素含有層の少なくとも一部の除去が、希土類元素含有層にゲート構造をパターニングすることに関連することを特徴とする請求項１記載の方法。
【請求項４】
上記希土類元素含有層が高ｋゲート誘電体層であり、
その構造が半導体デバイスにおけるゲート構造であることを特徴とする請求項３記載の方法。
【請求項５】
上記希土類元素含有層が高ｋ誘電体層であり、
上記高ｋ誘電体層の形成工程の後、さらに、
上記高ｋ誘電体層上にゲート電極層を形成する工程と、
ゲート構造を形成するため、感光性イメージング層を形成し、上記感光性イメージング層にフォトリソグラフパターンを転写する工程と、
上記ゲート電極層に上記ゲート構造のパターンを転写する工程と、
を備えることを特徴とする請求項１記載の方法。
【請求項６】
上記ゲート電極層がＴａＮ、ＴｉＮ、ＴａＮ／ＴｉＮ層の一つであることを特徴とする請求項５記載の方法。
【請求項７】
上記の希土類元素含有層の露呈部分にさらす工程が、Ｃｌ及び／又はＢｒ含有プラズマを使用して上記ゲート電極層に上記ゲート構造を転写する工程の間に、異方性ドライエッチングプラズマにより実行され、上記希土類元素含有層の露呈部分が塩化物化（臭化物化）されることを特徴とする請求項５記載の方法。
【請求項８】
上記希土類元素含有層は、ＤｙＳｃＯ３、ＬａＳｃＯ３、ＰｒＳｃＯ３、ＮｄＳｃＯ３、ＧｄＳｃＯ３、ＴｂＳｃＯ３、ＨｏＳｃＯ３、ＥｒＳｃＯ３、ＴｍＳｃＯ３、ＹｂＳｃＯ３、及びＬｕＳｃＯ３の少なくとも１種から選択されるスカンジウム酸化物を含む高ｋ材料であることを特徴とする請求項１記載の方法。
【請求項９】
上記希土類元素含有層は、ＤｙＯ３、ＬａＯ３、ＰｒＯ３、ＮｄＯ３、ＧｄＯ３、ＴｂＯ３、ＨｏＯ３、ＥｒＯ３、ＴｍＯ３、ＹｂＯ３、及びＬｕＯ３の少なくとも１種から選択される希土類元素酸化物を含む高ｋ材料であることを特徴とする請求項１記載の方法。
【請求項１０】
上記希土類元素含有層が、ＤｙＳｃＯ３を含む高ｋ材料層であることを特徴とする請求項１記載の方法。
【請求項１１】
上記Ｃｌ含有プラズマがＣｌ２若しくはＢＣｌ３含有プラズマであることを特徴とする請求項１記載の方法。
【請求項１２】
上記Ｂｒ含有プラズマが、Ｂｒ２若しくはＨＢｒ含有プラズマであることを特徴とする請求項１〜１１のいずれかに記載の方法。
【請求項１３】
上記の塩化物化（臭化物化）された希土類元素含有層の一部を取り除く工程の後、さらに、上記感光性イメージング層の残りの部分を除去する工程を備えることを特徴とする請求項１記載の方法。
【請求項１４】
上記基板が、シリコンウェハであることを特徴とする請求項１記載の方法。
【請求項１５】
上記ウェットエッチングが、ウォータベースのリンスにより行われることを特徴とする請求項１記載の方法。
【請求項１６】
上記の高ｋ材料層の露呈部分にＣｌ及び／又はＢｒ含有プラズマをさらす工程の間の基板バイアスが、−３０Ｖであることを特徴とする請求項１記載の方法。
【請求項１７】
上記の高ｋ材料層の露呈部分にＣｌ及び／又はＢｒ含有プラズマをさらす工程の間のプラズマパワーが、１００Ｗ〜１２００Ｗの範囲にあることを特徴とする請求項１記載の方法。
【請求項１８】
上記の高ｋ材料層の露呈部分にＣｌ及び／又はＢｒ含有プラズマをさらす工程の間のプラズマパワーが、約４５０Ｗであることを特徴とする請求項１記載の方法。
【請求項１９】
上記の高ｋ材料層の露呈部分にＣｌ及び／又はＢｒ含有プラズマをさらす工程の間のプラズマ圧力が、最大１０ｍＴ（１．３３３Ｐａ）、最大８０ｍＴ（１０．６６５Ｐａ）であることを特徴とする請求項１記載の方法。
【請求項２０】
半導体装置においてゲート構造をパターニングするための、請求項１に係る方法の使用。
【手続補正書】
【提出日】平成22年1月25日(2010.1.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に設けられ化合物半導体からなるＰ型半導体層と、
前記Ｐ型半導体層上に設けられた化合物半導体層と、
第１長手方向と前記第１長手方向よりも短い第１短手方向を有する素子分離領域と、
前記化合物半導体層に設けられ、前記素子分離領域の前記第１長手方向を介し隣接する複数の活性領域と、
前記素子分離領域に設けられ、前記Ｐ型半導体層と電気的に接続され、前記第１長手方向に沿った方向に複数設けられるか、または、第２長手方向と前記第２長手方向よりも短い第２短手方向を備えた構造を有しかつ前記第２長手方向は前記第１長手方向に沿って設けられてなる接続部と、
前記隣接する活性領域それぞれに設けられた複数のＦＥＴであって、前記複数のＦＥＴのうち少なくとも１つのＦＥＴのソース電極は前記活性領域以外において前記接続部の電位と接続されている前記複数のＦＥＴと、
を具備することを特徴とする半導体装置。
【請求項２】
前記接続部の電位はグランド電位であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記Ｐ型半導体層は前記基板に接して設けられていることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記素子分離領域は、イオン注入により形成されてなることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記接続部は前記基板に設けられたバイアホールであることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記接続部は前記ＦＥＴを囲むように設けられていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記基板は、ＧａＡｓ、ＳｉＣ、サファイア又はＧａＮのいずれかからなることを特徴とする請求項１から６のいずれか一項記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
上記課題を解決するため、本発明は、基板上に設けられ化合物半導体からなるＰ型半導体層と、前記Ｐ型半導体層上に設けられた化合物半導体層と、第１長手方向と前記第１長手方向よりも短い第１短手方向を有する素子分離領域と、前記化合物半導体層に設けられ、前記素子分離領域の前記第１長手方向を介し隣接する複数の活性領域と、前記素子分離領域に設けられ、前記Ｐ型半導体層と電気的に接続され、前記第１長手方向に沿った方向に複数設けられるか、または、第２長手方向と前記第２長手方向よりも短い第２短手方向を備えた構造を有しかつ前記第２長手方向は前記第１長手方向に沿って設けられてなる接続部と、前記隣接する活性領域それぞれに設けられた複数のＦＥＴであって、前記複数のＦＥＴのうち少なくとも１つのＦＥＴのソース電極は前記活性領域以外において前記接続部の電位と接続されている前記複数のＦＥＴと、を具備することを特徴とする半導体装置である。本発明によれば、素子分離領域下のＰ型半導体層をＦＥＴのソース電極の電位とすることにより、サイドゲート効果を抑制することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
上記構成において、前記基板は、ＧａＡｓ、ＳｉＣ、サファイア又はＧａＮのいずれかからなる構成とすることができる。
【手続補正書】
【提出日】平成21年12月8日(2009.12.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】表示装置及びその作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の半導体層を有するｐチャネル型の第１のトランジスタが設けられた画素領域と、第２の半導体層を有する第２のトランジスタが設けられた駆動回路領域と、を有する表示装置の作製方法であって、
下地膜となる絶縁層を形成する工程を行い、
前記下地膜となる絶縁層の前記第２の半導体層が設けられる位置にｐ型を付与する不純物を導入する工程を行い、
前記下地膜となる絶縁層上に半導体層を形成する工程を行い、
前記半導体層を結晶化するとともに前記不純物を選択的に前記半導体層に導入する工程を行い、
前記駆動回路領域に形成された前記半導体層を薄膜化する工程を行い、
前記半導体層をエッチングして、前記画素領域に前記第１の半導体層を形成し、前記駆動回路領域に前記第２の半導体層を形成する工程を行い、
前記第１の半導体層の縁部分及び前記第２の半導体層の縁部分にハロゲンを導入するとともプラズマ処理を行うことによって、前記第１の半導体層の縁部分に第１の絶縁層を形成し、前記第２の半導体層の縁部分に第２の絶縁層を形成する工程を行い、
前記第１及び第２の半導体層、並びに、前記第１及び前記第２の絶縁層を覆うゲート絶縁層を形成する工程を行い、
前記ゲート絶縁層上の前記第１の半導体層と重なる位置に第１のゲート電極を形成し、前記ゲート絶縁層上の前記第２の半導体層と重なる位置に第２のゲート電極を形成する工程を行うことを特徴とする表示装置の作製方法。
【請求項２】
第１の半導体層を有する第１のトランジスタが設けられた画素領域と、第２の半導体層を有する第２のトランジスタが設けられた駆動回路領域とを有する表示装置の作製方法であって、
半導体層を形成する工程を行い、
前記駆動回路領域に形成された前記半導体層を薄膜化する工程を行い、
前記半導体層をエッチングして、前記画素領域に前記第１の半導体層を形成し、前記駆動回路領域に前記第２の半導体層を形成する工程を行い、
前記第１及び第２の半導体層上にゲート絶縁層を形成する工程を行い、
前記ゲート絶縁層上の前記第１の半導体層と重なる位置に第１のゲート電極を形成し、前記ゲート絶縁層上の前記第２の半導体層と重なる位置に第２のゲート電極を形成する工程を行い、ことを特徴とする表示装置の作製方法。
【請求項３】
第１の半導体層を有する第１のトランジスタが設けられた画素領域と、第２の半導体層を有する第２のトランジスタが設けられた駆動回路領域とを有する表示装置の作製方法であって、
半導体層を形成する工程を行い、
前記駆動回路領域に形成された前記半導体層を薄膜化する工程を行い、
前記半導体層をエッチングして、前記画素領域に前記第１の半導体層を形成し、前記駆動回路領域に前記第２の半導体層を形成する工程を行い、
前記第１の半導体層の縁部分及び前記第２の半導体層の縁部分にハロゲンを導入するとともプラズマ処理を行うことによって、前記第１の半導体層の縁部分に第１の絶縁層を形成し、前記第２の半導体層の縁部分に第２の絶縁層を形成する工程を行い、
前記第１及び第２の半導体層、並びに、前記第１及び前記第２の絶縁層を覆うゲート絶縁層を形成する工程を行い、
前記ゲート絶縁層上の前記第１の半導体層と重なる位置に第１のゲート電極を形成し、前記ゲート絶縁層上の前記第２の半導体層と重なる位置に第２のゲート電極を形成する工程を行うことを特徴とする表示装置の作製方法。
【請求項４】
第１の半導体層を有するｐチャネル型の第１のトランジスタが設けられた画素領域と、第２の半導体層を有する第２のトランジスタが設けられた駆動回路領域と、を有する表示装置の作製方法であって、
下地膜となる絶縁層を形成する工程を行い、
前記下地膜となる絶縁層の前記第２の半導体層が設けられる位置にｐ型を付与する不純物を導入する工程を行い、
前記下地膜となる絶縁層上に半導体層を形成する工程を行い、
前記半導体層を結晶化するとともに前記不純物を選択的に前記半導体層に導入する工程を行い、
前記駆動回路領域に形成された前記半導体層を薄膜化する工程を行い、
前記半導体層をエッチングして、前記画素領域に前記第１の半導体層を形成し、前記駆動回路領域に前記第２の半導体層を形成する工程を行い、
前記第１及び第２の半導体層上にゲート絶縁層を形成する工程を行い、
前記ゲート絶縁層上の前記第１の半導体層と重なる位置に第１のゲート電極を形成し、前記ゲート絶縁層上の前記第２の半導体層と重なる位置に第２のゲート電極を形成する工程を行うことを特徴とする表示装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記半導体層を薄膜化する工程は、前記駆動回路領域に形成された前記半導体層の表面を改質して改質領域を形成し、前記改質領域を除去することによって行うことを特徴とする表示装置の作製方法。
【請求項６】
第１のトランジスタが設けられた画素領域と、第２のトランジスタが設けられた駆動回路領域とを有し、
前記第２のトランジスタの半導体層の膜厚は、前記第１のトランジスタの半導体層の膜厚よりも薄いことを特徴とする表示装置。
【手続補正書】
【提出日】平成22年4月27日(2010.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インタレース映像信号からプログレッシブ映像信号を生成する際の、注目フィールドに含まれる注目画素における画素値の変化予測値を算出する変化予測値算出装置であって、
順次入力されるフィールドをそれぞれ１つずつ保持する複数のフィールドメモリと、
入力中のフィールドと、前記複数のフィールドメモリのいずれかに格納された該入力中のフィールドの１つ前のフィールドと、に基づいて、前記注目画素における画素値の変化予測値を算出する変化予測値算出手段と、
前記複数のフィールドメモリに格納された複数のフィールドと、前記入力中のフィールドとからなるフィールドの集合に含まれる、互いのフィールド間隔が２となるいずれか２つのフィールドにおける、前記注目画素を中心とする予め定められた領域に含まれる各画素の、互いに同じ位置に存在するもの同士の画素値の差分に基づいてフレーム間差分係数を算出する、フレーム間差分係数算出手段と、
前記フレーム間差分係数算出手段において算出された前記フレーム間差分係数にもとづいて変化予測値の補正値を算出する補正値算出手段と、
前記変化予測値算出手段において算出された変化予測値を、前記補正値算出手段において算出された前記補正値に基づいて補正し、当該補正後の変化予測値を出力する変化予測値補正手段と、
を備えることを特徴とする変化予測値算出装置。
【請求項２】
前記複数のフィールドメモリは、前記注目フィールドと、前記注目フィールドに先行するフィールドと、前記注目フィールドに後行するフィールドと、のいずれかをそれぞれ保持する
ことを特徴とする請求項１に記載の変化予測値算出装置。
【請求項３】
前記変化予測値算出手段は、
前記注目フィールドに含まれる、前記注目画素に隣接する２つのラインに含まれる画素の画素値と、前記フィールドメモリに保持された前記注目フィールドに隣接するフィールドに含まれる、前記注目画素における画素値と、の少なくともいずれかに基づいて、前記補正前の変化予測値を算出する
ことを特徴とする請求項１又は２に記載の変化予測値算出装置。
【請求項４】
シーンチェンジの有無を判定するシーンチェンジ判定手段を更に備え、
前記補正値算出手段は、更に、前記シーンチェンジ判定手段において判定されたシーンチェンジの有無に基づいて前記補正値を算出する
ことを特徴とする請求項１乃至３のいずれか１項に記載の変化予測値算出装置。
【請求項５】
インタレース映像信号を入力し、プログレッシブ映像信号を生成して出力するＩＰ変換処理装置であって、
請求項１乃至４のいずれか１項に記載の変化予測値算出装置と、
前記注目フィールドと、当該注目フィールドに隣接するフィールドと、前記変化予測値算出装置において算出された前記補正後の変化予測値と、に基づいて、該注目フィールドに含まれるライン間に補間すべき補間画素値を作成する補間画素作成手段と、
を備えることを特徴とするＩＰ変換処理装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
上記目的を達成するため、本発明による変化予測値算出装置は以下の構成を備える。即ち、
インタレース映像信号からプログレッシブ映像信号を生成する際の、注目フィールドに含まれる注目画素における画素値の変化予測値を算出する変化予測値算出装置であって、
順次入力されるフィールドをそれぞれ１つずつ保持する複数のフィールドメモリと、
入力中のフィールドと、前記複数のフィールドメモリのいずれかに格納された該入力中のフィールドの１つ前のフィールドと、に基づいて、前記注目画素における画素値の変化予測値を算出する変化予測値算出手段と、
前記複数のフィールドメモリに格納された複数のフィールドと、前記入力中のフィールドとからなるフィールドの集合に含まれる、互いのフィールド間隔が２となるいずれか２つのフィールドにおける、前記注目画素を中心とする予め定められた領域に含まれる各画素の、互いに同じ位置に存在するもの同士の画素値の差分に基づいてフレーム間差分係数を算出する、フレーム間差分係数算出手段と、
前記フレーム間差分係数算出手段において算出された前記フレーム間差分係数にもとづいて変化予測値の補正値を算出する補正値算出手段と、
前記変化予測値算出手段において算出された変化予測値を、前記補正値算出手段において算出された前記補正値に基づいて補正し、当該補正後の変化予測値を出力する変化予測値補正手段と、
を備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、上記目的を達成するため、本発明によるＩＰ変換処理装置は以下の構成を備える。即ち、
インタレース映像信号を入力し、プログレッシブ映像信号を生成して出力するＩＰ変換処理装置であって、
上記の変化予測値算出装置と、
前記注目フィールドと、当該注目フィールドに隣接するフィールドと、前記変化予測値算出装置において算出された前記補正後の変化予測値と、に基づいて、該注目フィールドに含まれるライン間に補間すべき補間画素値を作成する補間画素作成手段と、
を備える。
【手続補正書】
【提出日】平成21年12月22日(2009.12.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の第１面側に形成された第１構造部および第２構造部を有し、
前記第１構造部および前記第２構造部は、圧電体膜と、該圧電体膜の前記第１面側に形成された下部電極と、該圧電体膜の前記第１面とは反対側に形成された上部電極と、を有し、
前記第１構造部および前記第２構造部のうち少なくとも前記第２構造部は、前記上部電極の前記第１面側、または前記第１面とは反対側に温度補償膜を有し、
前記第１構造部は負の周波数温度特性を有すると共に、前記第２構造部は正の周波数温度特性を有し、
前記第１構造部と前記第２構造部とが電気的に並列に結合されてなることを特徴とするバルク音響振動子。
【請求項２】
基板の第１面側に形成された第１構造部および第２構造部を有し、
前記第１構造部および前記第２構造部は、圧電体膜と、該圧電体膜の前記第１面側に形成された下部電極と、該圧電体膜の前記第１面とは反対側に形成された上部電極と、を有し、
前記第１構造部および前記第２構造部は、前記上部電極の前記第１面側、または前記第１面とは反対側に温度補償膜を有し、
前記第１構造部は負の周波数温度特性を有すると共に、前記第２構造部は正の周波数温度特性を有し、
前記第２構造部の前記温度補償膜は、前記第１構造部の前記温度補償膜よりも膜厚が大きく、
前記第１構造部と前記第２構造部とが電気的に並列に結合されてなることを特徴とするバルク音響振動子。
【請求項３】
基板の第１面側に形成され、電気的に並列に結合された第１構造部および第２構造部を形成する工程と、
前記第１構造部および第２構造部の最上層に温度補償膜を形成する工程と、
前記第１構造部および前記第２構造部の周波数温度特性を測定する工程と、
前記周波数温度特性に応じて前記第１構造部または前記第２構造部の前記温度補償膜の膜厚を調整する工程と、を具備し、
前記第１構造部および前記第２構造部は、圧電体膜と、該圧電体膜の前記第１面側に形成された下部電極と、該圧電体膜の前記第１面とは反対側に形成された上部電極と、を有し、
前記第１構造部は負の周波数温度特性を有すると共に、前記第２構造部は正の周波数温度特性を有することを特徴とするバルク音響振動子の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】バルク音響振動子、及び、その製造方法
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
斯かる実情に鑑み、本発明のバルク音響振動子は、圧電体膜、該圧電体膜を挟む一対の電極、及び、温度補償膜を含む積層構造を有するバルク音響振動子において、前記圧電体膜、前記一対の電極を備えると同時に、負の周波数温度特性を備えた第１構造部と、前記温度補償膜により正の周波数温度特性を備えた第２構造部とが形成され、前記第１構造部と前記第２構造部とが電気的に並列に結合されてなることを特徴とする。
また、ある実施形態では、基板の第１面側に形成された第１構造部および第２構造部を有し、前記第１構造部および前記第２構造部は、圧電体膜と、該圧電体膜の前記第１面側に形成された下部電極と、該圧電体膜の前記第１面とは反対側に形成された上部電極と、を有し、前記第１構造部および前記第２構造部のうち少なくとも前記第２構造部は、前記上部電極の前記第１面側、または前記第１面とは反対側に温度補償膜を有し、  前記第１構造部は負の周波数温度特性を有すると共に、前記第２構造部は正の周波数温度特性を有し、前記第１構造部と前記第２構造部とが電気的に並列に結合されてなることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明において、前記温度補償膜は、前記第１構造部と前記第２構造部の双方に含まれていることが好ましい。また、ある実施形態では、基板の第１面側に形成された第１構造部および第２構造部を有し、前記第１構造部および前記第２構造部は、圧電体膜と、該圧電体膜の前記第１面側に形成された下部電極と、該圧電体膜の前記第１面とは反対側に形成された上部電極と、を有し、前記第１構造部および前記第２構造部は、前記上部電極の前記第１面側、または前記第１面とは反対側に温度補償膜を有し、前記第１構造部は負の周波数温度特性を有すると共に、前記第２構造部は正の周波数温度特性を有し、前記第２構造部の前記温度補償膜は、前記第１構造部の前記温度補償膜よりも膜厚が大きく、前記第１構造部と前記第２構造部とが電気的に並列に結合されてなることを特徴とする。温度補償膜が第１構造部と第２構造部の双方に含まれていることにより、第１構造部の負の周波数温度特性と、これを補償するための第２構造部の正の周波数温度特性のいずれの周波数温度係数の絶対値をも小さくすることができるため、常用温度域における両構造部間の周波数差が小さくなることから効率的な共振状態を獲得できるとともに、各構造部の温度依存性がそれぞれ低減されるため、補償量の過不足を抑制しやすくなることから、周波数温度特性の低減をさらに図ることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
また、本発明のバルク音響振動子の製造方法は、圧電体膜、該圧電体膜を挟む一対の電極、及び、温度補償膜を含む積層構造を有するバルク音響振動子の製造方法において、前記積層構造の形成工程では、少なくとも前記圧電体膜及び前記一対の電極を含み、負の周波数温度特性を有する第１構造部と、前記圧電体膜及び前記一対の電極に加えて前記温度補償膜を含み、正の周波数温度特性を有する第２構造部との対応する各層同士をそれぞれ並行して形成し、前記第１構造部と前記第２構造部とを電気的に並列に結合させることを特徴とする。
また、ある実施形態では、基板の第１面側に形成され、電気的に並列に結合された第１構造部および第２構造部を形成する工程と、前記第１構造部および第２構造部の最上層に温度補償膜を形成する工程と、前記第１構造部および前記第２構造部の周波数温度特性を測定する工程と、前記周波数温度特性に応じて前記第１構造部または前記第２構造部の前記温度補償膜の膜厚を調整する工程と、を具備し、前記第１構造部および前記第２構造部は、圧電体膜と、該圧電体膜の前記第１面側に形成された下部電極と、該圧電体膜の前記第１面とは反対側に形成された上部電極と、を有し、前記第１構造部は負の周波数温度特性を有すると共に、前記第２構造部は正の周波数温度特性を有することを特徴とする。
【手続補正書】
【提出日】平成22年1月7日(2010.1.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に第１電極を形成する工程と、
前記第１電極上に圧電体層を形成する工程と、
前記圧電体層上に第１の温度補償層を形成する工程と、
前記第１の温度補償層上に第２電極を形成する工程と、
前記第２電極上に前記第１の温度補償層よりも厚い第２の温度補償層を形成する工程と、を具備することを特徴とするバルク音響振動子の製造方法。
【請求項２】
基板上に第１電極を形成する工程と、
前記第１電極上に第１の温度補償層を形成する工程と、
前記第１の温度補償層上に圧電体層を形成する工程と、
前記圧電体層上に第２電極を形成する工程と、
前記第２電極上に前記第１の温度補償層よりも厚い第２の温度補償層を形成する工程と、を具備することを特徴とするバルク音響振動子の製造方法。
【請求項３】
前記第１電極と前記圧電体層と前記第２電極と前記第１の温度補償層とを含む積層部は、負の周波数温度特性を有することを特徴とする請求項１または２に記載のバルク音響振動子の製造方法。
【請求項４】
前記第１の温度補償層および前記第２の温度補償層は、ＳｉＯ2、ＴｅＯ5、ＺｒＯ、ＺｒＯ2、ＦｅＮｉ合金のいずれかの材料を用いることを特徴とする請求項１ないし３のいずれか一項に記載のバルク音響振動子の製造方法。
【請求項５】
基板と、
前記基板上に形成された第１電極と、
前記第１電極の上層に形成された圧電体層と、
前記圧電体層の上層に形成された第２電極と、
前記第１電極の上層で且つ前記第２電極の下層に形成された第１の温度補償層と、
前記第２電極の上層に形成され前記第１の温度補償層よりも厚い第２の温度補償層と、を具備することを特徴とするバルク音響振動子。
【請求項６】
前記第１の温度補償層および前記第２の温度補償層は、ＳｉＯ2、ＴｅＯ5、ＺｒＯ、ＺｒＯ2、ＦｅＮｉ合金のいずれかの材料を用いることを特徴とする請求項５に記載のバルク音響振動子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
斯かる実情に鑑み、本発明のバルク音響振動子の製造方法は、圧電体膜、該圧電体膜を挟む一対の電極、及び、温度補償膜を含む積層構造を具備するバルク音響振動子の製造方法において、前記圧電体膜、前記一対の電極、及び、前記一対の電極間に配置される第１の前記温度補償膜を含む積層部分を形成する第１積層工程と、前記一対の電極の外側に配置される第２の前記温度補償膜を形成する第３の工程と、を具備することを特徴とする。
また、ある実施形態のバルク音響振動子の製造方法では、基板上に第１電極を形成する工程と、前記第１電極上に圧電体層を形成する工程と、前記圧電体層上に第１の温度補償層を形成する工程と、前記第１の温度補償層上に第２電極を形成する工程と、前記第２電極上に前記第１の温度補償層よりも厚い第２の温度補償層を形成する工程と、を具備することを特徴とする。また、ある実施形態のバルク音響振動子の製造方法では、基板上に第１電極を形成する工程と、前記第１電極上に第１の温度補償層を形成する工程と、前記第１の温度補償層上に圧電体層を形成する工程と、前記圧電体層上に第２電極を形成する工程と、前記第２電極上に前記第１の温度補償層よりも厚い第２の温度補償層を形成する工程と、を具備することを特徴とする。また、前記第１の温度補償層および前記第２の温度補償層は、ＳｉＯ2、ＴｅＯ5、ＺｒＯ、ＺｒＯ2、ＦｅＮｉ合金のいずれかの材料を用いることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
次に、本発明のバルク音響振動子は、圧電体膜、及び、該圧電体膜を挟む一対の電極を含む積層構造を具備するバルク音響振動子において、前記積層構造には、前記一対の電極間に配置された第１の温度補償膜と、前記一対の電極の外側に配置された第２の温度補償膜とが含まれることを特徴とする。この場合に、第２の温度補償膜は一対の電極のうち上方に配置される電極上に配置されていることが好ましい。また、第１の温度補償膜は圧電体膜と上方に配置される電極との間に配置されていることが好ましい。
また、ある実施形態のバルク音響振動子は、基板と、前記基板上に形成された第１電極と、前記第１電極の上層に形成された圧電体層と、前記圧電体層の上層に形成された第２電極と、前記第１電極の上層で且つ前記第２電極の下層に形成された第１の温度補償層と、前記第２電極の上層に形成され前記第１の温度補償層よりも厚い第２の温度補償層と、を具備することを特徴とする。また、前記第１の温度補償層および前記第２の温度補償層は、ＳｉＯ2、ＴｅＯ5、ＺｒＯ、ＺｒＯ2、ＦｅＮｉ合金のいずれかの材料を用いることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
絶縁膜２上に形成された積層構造１０Ｘは、それぞれ、Ｐｔ／Ｔｉの積層構造などの金属等の導電体よりなる下部電極（第１電極）１１と、ＡｌＮ、ＺｎＯなどの圧電体よりなる圧電体膜（圧電体層）１２と、非圧電体よりなる温度補償膜１４Ａと、Ｐｔ／Ｔｉなどの金属等の導電体よりなる上部電極（第２電極）１３と、非圧電体よりなる温度補償膜１４Ｂとが順次に積層された構造を有する。当該積層構造１０Ｘにおいては、下部電極１１と上部電極１３との間に交流電圧を印加することで、内部に積層方向のバルク音響波が生成され、このバルク音響波の共振特性によって所定の共振周波数を備えた振動子が構成されるようになっている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
上記温度補償膜（温度補償層）１４Ａ、１４Ｂは、ＳｉＯ2、ＴｅＯ5、ＺｒＯｘ（ｘ＝１〜２）などの誘電体からなる薄膜で構成される。ただし、当該温度補償膜をＦｅ−Ｎｉ合金などの金属で構成することも可能である。これらの温度補償膜１４Ａ，１４Ｂは、バルク音響振動子１０の周波数温度特性を低減するためのものであり、積層構造１０Ｘの温度補償、つまり周波数温度特性の調整のために設けられている。すなわち、圧電体膜１２Ａ，１２Ｂの特性に起因して、温度補償膜１４Ａ，１４Ｂを含まない積層構造は一般的に負の周波数温度特性、つまり、温度が上昇すると共振周波数が低下する特性を備えたものとなるが、温度補償膜１４Ａ，１４Ｂを形成することで、積層構造１０Ｘの周波数温度特性をきわめて小さなものとすることができる。
【手続補正書】
【提出日】平成22年2月10日(2010.2.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インタレース映像信号からノンインタレース映像信号を生成する際の、現フィールド中の隣接する２ラインの間の動き検出対象画素の動き量を検出する動き量検出装置であって、
前記動き検出対象画素を挟む現フィールドの前記２ライン上の２画素の値の差分値を算出し、算出した差分値と予め設定された閾値と比較することで、前記２画素間に水平方向エッジがあるか否かを判定する第１の判定手段と、
前記２画素の値の平均値を第１の仮補間画素値として算出する第１の仮補間画素算出手段と、
前フィールド中の前記動き検出対象画素と同じ位置にある画素と、現フィールド中の前記２画素それぞれとの差分値を算出し、当該差分値を比較し、前記２画素のうち、差分が小さくなる方を第２の仮補間画素値として算出する第２の仮補間画素算出手段と、
前記第１の判定手段が前記水平方向エッジがないと判定した場合には、前記第１の仮補間画素値を仮補間画素値として選択し、前記第１の判定手段が前記水平方向エッジがあると判定した場合には前記第２の仮補間画素値を仮補間画素値として選択する選択手段と、
該選択手段で選択した仮補間画素値、前記前フィールド中の前記動き検出対象画素と同じ位置にある画素の値、及び、前記２画素の差分値に基づき、動き検出対象画素の動き量を算出する動き量算出手段とを備え、
前記動き量算出手段は、
前記選択手段で選択した仮補間画素値と、前記前フィールド中の前記動き検出対象画素と同じ位置にある画素の値との差分絶対値ｅを演算する第１の演算手段と、
前記２画素の差分値をｆと表わしたとき、ｅ／（ｅ＋ｆ）を算出し、当該算出の結果を動き検出対象画素の動き量として出力する第２の演算手段と
を備えることを特徴とする動き量検出装置。
【請求項２】
請求項１の動き量検出装置を有し、インタレース映像信号からノンインタレース映像信号を生成する画像処理装置であって、
前記動き量算出手段で算出された動き量をｍ、前記前フィールド中の前記動き検出対象画素と同じ位置にある画素の値をｃ、前記平均値をｄと表わしたとき、出力すべき動き量検出対象位置の画素値ｇを、
ｇ＝ｍ×ｄ＋（１−ｍ）×ｃ
として算出し、出力する補間画素出力手段
を備えることを特徴とする画像処理装置。
【請求項３】
インタレース映像信号からノンインタレース映像信号を生成する際の、現フィールド中の隣接する２ラインの間の動き検出対象画素の動き量を検出する動き量検出装置の制御方法であって、
第１の判定手段が、前記動き検出対象画素を挟む現フィールドの前記２ライン上の２画素の値の差分値を算出し、算出した差分値と予め設定された閾値と比較することで、少なくとも前記２画素間に水平方向エッジがあるか否かを判定する第１の判定工程と、
第１の仮補間画素算出手段が、前記２画素の値の平均値を第１の仮補間画素値として算出する第１の仮補間画素算出工程と、
第２の仮補間画素算出手段が、前フィールド中の前記動き検出対象画素と同じ位置にある画素と、現フィールド中の前記２画素それぞれとの差分値を算出し、当該差分値を比較し、前記２画素のうち、差分が小さくなる方を第２の仮補間画素値として算出する第２の仮補間画素算出工程と、
選択手段が、前記第１の判定工程が前記水平方向エッジがないと判定した場合には、前記第１の仮補間画素値を仮補間画素値として選択し、前記第１の判定工程が前記水平方向エッジがあると判定した場合には前記第２の仮補間画素値を仮補間画素値として選択する選択工程と、
動き量算出手段が、該選択工程で選択した仮補間画素値、前記前フィールド中の前記動き検出対象画素と同じ位置にある画素の値、及び、前記２画素の差分値に基づき、動き検出対象画素の動き量を算出する動き量算出工程と有し、
前記動き量算出工程は、
第１の演算手段が、前記選択工程で選択した仮補間画素値と、前記前フィールド中の前記動き検出対象画素と同じ位置にある画素の値との差分絶対値ｅを演算する第１の演算工程と、
第２の演算手段が、前記２画素の差分値をｆと表わしたとき、ｅ／（ｅ＋ｆ）を算出し、当該算出の結果を動き検出対象画素の動き量として出力する第２の演算工程と
を有することを特徴とする動き量検出装置の制御方法。
【請求項４】
請求項１の動き量検出装置を有し、インタレース映像信号からノンインタレース映像信号を生成する画像処理装置の制御方法であって、
補間画素出力手段が、前記動き量算出手段で算出された動き量をｍ、前記前フィールド中の前記動き検出対象画素と同じ位置にある画素の値をｃ、前記平均値をｄと表わしたとき、出力すべき動き量検出対象位置の画素値ｇを、
ｇ＝ｍ×ｄ＋（１−ｍ）×ｃ
として算出し、出力する補間画素出力工程
を有することを特徴とする画像処理装置の制御方法。
【請求項５】
コンピュータに読込ませ実行させることで、前記コンピュータを、請求項１又は２の各手段として機能させることを特徴とするコンピュータプログラム。
【請求項６】
請求項５に記載のコンピュータプログラムを格納したことを特徴とするコンピュータ可読記憶媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
かかる課題を解決するため、例えば本発明の動き量検出装置は以下の構成を備える。すなわち、
インタレース映像信号からノンインタレース映像信号を生成する際の、現フィールド中の隣接する２ラインの間の動き検出対象画素の動き量を検出する動き量検出装置であって、
前記動き検出対象画素を挟む現フィールドの前記２ライン上の２画素の値の差分値を算出し、算出した差分値と予め設定された閾値と比較することで、前記２画素間に水平方向エッジがあるか否かを判定する第１の判定手段と、
前記２画素の値の平均値を第１の仮補間画素値として算出する第１の仮補間画素算出手段と、
前フィールド中の前記動き検出対象画素と同じ位置にある画素と、現フィールド中の前記２画素それぞれとの差分値を算出し、当該差分値を比較し、前記２画素のうち、差分が小さくなる方を第２の仮補間画素値として算出する第２の仮補間画素算出手段と、
前記第１の判定手段が前記水平方向エッジがないと判定した場合には、前記第１の仮補間画素値を仮補間画素値として選択し、前記第１の判定手段が前記水平方向エッジがあると判定した場合には前記第２の仮補間画素値を仮補間画素値として選択する選択手段と、
該選択手段で選択した仮補間画素値、前記前フィールド中の前記動き検出対象画素と同じ位置にある画素の値、及び、前記２画素の差分値に基づき、動き検出対象画素の動き量を算出する動き量算出手段とを備え、
前記動き量算出手段は、
前記選択手段で選択した仮補間画素値と、前記前フィールド中の前記動き検出対象画素と同じ位置にある画素の値との差分絶対値ｅを演算する第１の演算手段と、
前記２画素の差分値をｆと表わしたとき、ｅ／（ｅ＋ｆ）を算出し、当該算出結果を動き検出対象画素の動き量として出力する第２の演算手段とを備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正書】
【提出日】平成22年3月9日(2010.3.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データを伝送する高周波信号の処理を行なう通信回路部と、
超近距離を隔てて対向する通信相手と電界結合するための高周波結合器とを備え、
前記高周波結合器は、前記の超近距離に配置された通信相手と電界結合した際のインピーダンス整合がとられている、
通信装置。
【請求項２】
前記高周波結合器は、電極と、直列インダクタ、並列インダクタを高周波信号伝送路に接続して構成される、
請求項１に記載の通信装置。
【請求項３】
前記高周波結合器は、超近距離を隔てて対向する通信相手が持つ同様の高周波結合器との間で所望の高周波帯域を通過するバンドパス・フィルタを構成するように、前記の並列及び直列インダクタ、並びにキャパシタンスの定数が決定される、
請求項２に記載の通信装置。
【請求項４】
前記高周波結合器は、前記通信回路部と接続される入力側の特性インピーダンスに対し通信相手に対向する出力側の特性インピーダンスが低下するインピーダンス変換回路を構成するように、前記の並列インダクタ並びにキャパシタンスの定数が決定される、
請求項２に記載の通信装置。
【請求項５】
前記高周波結合器を構成する電極は、前記通信回路部を実装するプリント基板上に所定の高さを隔てて取り付けられている、
請求項２に記載の通信装置。
【請求項６】
前記所定の高さは、プリント基板のグランドとの電界結合を抑制できる距離であり、インピーダンス・マッチングを実現する直列インダクタを構成できる距離であり、該直列インダクタに流れる電流による不要電波の放射が大きくならない距離である、
請求項５に記載の通信装置。
【請求項７】
前記電極は略半球形である、
請求項２に記載の通信装置。
【請求項８】
前記高周波結合器間により伝送された前記高周波信号を整流し、電力を生成する電力生成手段をさらに備える、
請求項１に記載の通信装置。
【請求項９】
電界結合による高周波信号の通信に用いられる高周波結合器であって、
電極と、直列インダクタ、並列インダクタを高周波信号伝送路に接続して構成され、
超近距離に配置された通信相手と電界結合した際のインピーダンス整合がとられている、
高周波結合器。
【請求項１０】
高周波信号伝送路を、直列インダクタ、並列インダクタを介して電極のほぼ中央に接続する、
請求項９に記載の高周波結合器。
【請求項１１】
前記直列インダクタ、前記並列インダクタは、使用波長に依存する長さを持つ導体で構成される、
請求項９に記載の高周波結合器。
【請求項１２】
超近距離を隔てて対向する通信相手が持つ同様の高周波結合器との間で所望の高周波帯域を通過するバンドパス・フィルタを構成するように、前記の並列及び直列インダクタ、並びにキャパシタンスの定数が決定される、
請求項９に記載の高周波結合器。
【請求項１３】
高周波信号が入力される入力側の特性インピーダンスに対し通信相手と電界結合する出力側の特性インピーダンスが低下するインピーダンス変換回路を構成するように、前記の並列インダクタ並びにキャパシタンスの定数が決定される、
請求項９に記載の高周波結合器。
【請求項１４】
前記電極は、プリント基板上に所定の高さを隔てて取り付けられる、
請求項９に記載の高周波結合器。
【請求項１５】
前記所定の高さは、プリント基板のグランドとの電界結合を抑制できる距離であり、インピーダンス・マッチングを実現する直列インダクタを構成できる距離であり、該直列インダクタに流れる電流による不要電波の放射が大きくならない距離である、
請求項１４に記載の高周波結合器。
【請求項１６】
前記電極は略半球形である、
ことを特徴とする請求項９に記載の高周波結合器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】通信装置並びに高周波結合器