【手続補正書】
【提出日】平成22年11月10日(2010.11.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続されていることを特徴とする整流回路。
【請求項２】
入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続され、
前記抵抗は、前記トランジスタのゲート電極と前記一方の出力端子との間に電気的に接続されていることを特徴とする整流回路。
【請求項３】
請求項１または請求項２において、前記トランジスタはｎチャネル型であり、該トランジスタのソース領域及びドレイン領域の一方が、前記ダイオードのカソードに電気的に接続されていることを特徴とする整流回路。
【請求項４】
請求項１または請求項２において、前記トランジスタはｐチャネル型であり、該トランジスタのソース領域及びドレイン領域の一方が、前記ダイオードのアノードに電気的に接続されていることを特徴とする整流回路。
【請求項５】
請求項１乃至請求項４のいずれか１項において、前記ダイオードはｎチャネル型のトランジスタであり、該トランジスタのソース領域及びドレイン領域の一方と、該トランジスタのゲート電極とが電気的に接続されていることを特徴とする整流回路。
【請求項６】
請求項１乃至請求項４のいずれか１項において、前記ダイオードはｐチャネル型のトランジスタであり、該トランジスタのソース領域及びドレイン領域の一方と、該トランジスタのゲート電極とが電気的に接続されていることを特徴とする整流回路。
【請求項７】
入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続されており、
前記第３の容量は前記２つの出力端子の間に電気的に接続されていることを特徴とする電源回路。
【請求項８】
入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、ゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続されており、
前記第３の容量は前記２つの出力端子の間に電気的に接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記一方の出力端子との間に電気的に接続されていることを特徴とする電源回路。
【請求項９】
請求項７または請求項８において、前記トランジスタはｎチャネル型であり、該トランジスタのソース領域及びドレイン領域の一方が、前記ダイオードのカソードに電気的に接続されていることを特徴とする電源回路。
【請求項１０】
請求項７または請求項８において、前記トランジスタはｐチャネル型であり、該トランジスタのソース領域及びドレイン領域の一方が、前記ダイオードのアノードに電気的に接続されていることを特徴とする電源回路。
【請求項１１】
請求項７乃至請求項１０のいずれか１項において、前記ダイオードはｎチャネル型のトランジスタであり、
該トランジスタのソース領域及びドレイン領域の一方と、該トランジスタのゲート電極とが電気的に接続されていることを特徴とする電源回路。
【請求項１２】
請求項７乃至請求項１０のいずれか１項において、前記ダイオードはｐチャネル型のトランジスタであり、
該トランジスタのソース領域及びドレイン領域の一方と、該トランジスタのゲート電極とが電気的に接続されていることを特徴とする電源回路。
【請求項１３】
アンテナから交流電圧が印加される整流回路を有し、
前記整流回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続されていることを特徴とする半導体装置。
【請求項１４】
アンテナから交流電圧が印加される整流回路を有し、
前記整流回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記一方の出力端子との間に電気的に接続されていることを特徴とする半導体装置。
【請求項１５】
アンテナと、アンテナから交流電圧が印加される整流回路とを有し、
前記整流回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されていることを特徴とする半導体装置。
【請求項１６】
アンテナと、アンテナから交流電圧が印加される整流回路とを有し、
前記整流回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記一方の出力端子との間に電気的に接続されていることを特徴とする半導体装置。
【請求項１７】
アンテナから交流電圧が印加される電源回路を有し、
前記電源回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続されており、
前記第３の容量は前記２つの出力端子の間に電気的に接続されていることを特徴とする半導体装置。
【請求項１８】
アンテナから交流電圧が印加される電源回路を有し、
前記電源回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続されており、
前記第３の容量は前記２つの出力端子の間に電気的に接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記一方の出力端子との間に電気的に接続されていることを特徴とする半導体装置。
【請求項１９】
アンテナと、アンテナから交流電圧が印加される電源回路とを有し、
前記電源回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続されており、
前記第３の容量は前記２つの出力端子の間に電気的に接続されていることを特徴とする半導体装置。
【請求項２０】
アンテナと、アンテナから交流電圧が印加される電源回路とを有し、
前記電源回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域及びドレイン領域の一方と、前記トランジスタのゲート電極の間に電気的に接続されており、
前記トランジスタのソース領域及びドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが電気的に接続されており、
前記第３の容量は前記２つの出力端子の間に電気的に接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記一方の出力端子との間に電気的に接続されていることを特徴とする半導体装置。
【請求項２１】
請求項１３乃至請求項２０のいずれか１項において、前記トランジスタはｎチャネル型であり、該トランジスタのソース領域及びドレイン領域の一方が、前記ダイオードのカソードに電気的に接続されていることを特徴とする半導体装置。
【請求項２２】
請求項１３乃至請求項２０のいずれか１項において、前記トランジスタはｐチャネル型であり、該トランジスタのソース領域及びドレイン領域の一方が、前記ダイオードのアノードに電気的に接続されていることを特徴とする半導体装置。
【請求項２３】
請求項１３乃至請求項２２のいずれか１項において、前記ダイオードはｎチャネル型のトランジスタであり、該トランジスタのソース領域及びドレイン領域の一方と、該トランジスタのゲート電極とが電気的に接続されていることを特徴とする半導体装置。
【請求項２４】
請求項１３乃至請求項２２のいずれか１項において、前記ダイオードはｐチャネル型のトランジスタであり、該トランジスタのソース領域及びドレイン領域の一方と、該トランジスタのゲート電極とが電気的に接続されていることを特徴とする半導体装置。