【手続補正書】
【提出日】平成22年10月14日(2010.10.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のマッチライン及び第１のサーチラインに接続され、第１のデータを記憶する第１の記憶素子と、上記第１のサーチラインを介して入力される第１の検索データと上記第１のデータとを比較して上記比較結果を示す信号を発生して上記第１のマッチラインに出力する第１の比較手段とを含む第１のメモリセルと、
第２のマッチライン及び第２のサーチラインに接続され、第２のデータを記憶する第２の記憶素子と、上記第２のサーチラインを介して入力される第２の検索データと上記第２のデータとを比較して上記比較結果を示す信号を発生して上記第２のマッチラインに出力する第２の比較手段とを含む第２のメモリセルとを備えた連想記憶装置において、
上記第１のマッチラインと電源との間に接続される第１のスイッチ手段と、上記第２のマッチラインとグランドとの間に接続される第２のスイッチ手段と、上記第１及び第２のマッチラインの間に接続される第３のスイッチ手段とを含むマッチラインイコライズ手段と、
上記第１及び第２の比較手段による上記比較の前に、上記第１及び第２のスイッチ手段をオンしかつ上記第３のスイッチ手段をオフした後に、上記第１及び第２のスイッチ手段をオフしかつ上記第３のスイッチ手段をオンするように制御することにより上記第１及び第２のマッチラインの電位を互いに等しくする制御手段とを備えたことを特徴とする連想記憶装置。
【請求項２】
上記第１のメモリセルと上記第２のメモリセルのうちの一方は上記連想記憶装置のＰチャネルメモリ領域に形成され、上記第１のメモリセルと上記第２のメモリセルのうちの他方は上記連想記憶装置のＮチャネルメモリ領域に形成されたことを特徴とする請求項１記載の連想記憶装置。
【請求項３】
上記第１のメモリセルと上記第２のメモリセルは上記連想記憶装置のＰチャネルメモリ領域に形成されたことを特徴とする請求項１記載の連想記憶装置。
【請求項４】
上記第１のメモリセルと上記第２のメモリセルは上記連想記憶装置のＮチャネルメモリ領域に形成されたことを特徴とする請求項１記載の連想記憶装置。
【請求項５】
第３のマッチライン及び第３のサーチラインに接続され、第３のデータを記憶する第３の記憶素子と、上記第３のサーチラインを介して入力される第３の検索データと上記第３のデータとを比較して上記比較結果を示す信号を発生して上記第３のマッチラインに出力する第３の比較手段とを含む第３のメモリセルと、
上記第１のサーチラインと上記第３のサーチラインとの間に接続されるサーチラインイコライズ手段をさらに備え、
上記制御手段は、上記サーチラインイコライズ手段が、上記第１及び第３の比較手段による上記比較の前に、上記第１及び第３のサーチラインの電位を互いに等しくするように制御することを特徴とする請求項１乃至４のうちのいずれか１つに記載の連想記憶装置。
【請求項６】
上記制御手段により上記第１及び第２のマッチラインの電位を互いに等しくするときの電位は実質的に上記電源の電圧とグランドの電圧との和の１／２であることを特徴とする請求項１乃至５のうちのいずれか１つに記載の連想記憶装置。
【請求項７】
第１のマッチライン及び第１のサーチラインに接続され、第１のデータを記憶する第１の記憶素子と、上記第１のサーチラインを介して入力される第１の検索データと上記第１のデータとを比較して上記比較結果を示す信号を発生して上記第１のマッチラインに出力する第１の比較手段とを含む第１のメモリセルと、
第２のマッチライン及び第２のサーチラインに接続され、第２のデータを記憶する第２の記憶素子と、上記第２のサーチラインを介して入力される第２の検索データと上記第２のデータとを比較して上記比較結果を示す信号を発生して上記第２のマッチラインに出力する第２の比較手段とを含む第２のメモリセルとを備えた連想記憶装置において、
上記第１のサーチラインと上記第２のサーチラインとの間に接続されるサーチラインイコライズ手段と、
上記サーチラインイコライズ手段が、上記第１及び第２の比較手段による上記比較の前に、上記第１及び第２のサーチラインの電位を互いに等しくするように制御する制御手段とを備えたことを特徴とする連想記憶装置。
【請求項８】
上記第１のメモリセルと上記第２のメモリセルのうちの一方は上記連想記憶装置のＰチャネルメモリ領域に形成され、上記第１のメモリセルと上記第２のメモリセルのうちの他方は上記連想記憶装置のＮチャネルメモリ領域に形成されたことを特徴とする請求項７記載の連想記憶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
図２において、ＴＣＡＭセルであるＮＣＡＭセル１１は、ＳＲＡＭ１３及び１４と、排他的論理和回路である比較回路１５及び１６と、ワードラインＷＬｎと、ビットライン対ＢＬｎ０，／ＢＬｎ０と、ビットライン対ＢＬｎ１，／ＢＬｎ１と、サーチライン対ＳＬｎ，／ＳＬｎとを備えて構成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
図２において、マッチラインイコライズ回路５０は、Ｐチャネル型ＭＯＳ電界効果トランジスタ２１と、Ｎチャネル型ＭＯＳ電界効果トランジスタ２２と、Ｎチャネル型ＭＯＳ電界効果トランジスタ２３及びＰチャネル型ＭＯＳ電界効果トランジスタ２４からなるＣＭＯＳスイッチとを備えて構成される。ここで、Ｐチャネル型ＭＯＳ電界効果トランジスタ２１のゲート電極にはメモリコントローラ１００からのリセット反転信号／ＲＳＴが入力され、一方の電極は電源に接続され、他方の電極はマッチラインＭＬｐに接続される。また、Ｎチャネル型ＭＯＳ電界効果トランジスタ２２のゲート電極にはメモリコントローラ１００からのリセット信号ＲＳＴが入力され、一方の電極は接地され、他方の電極はマッチラインＭＬｎに接続される。さらに、Ｎチャネル型ＭＯＳ電界効果トランジスタ２３のゲート電極にはメモリコントローラ１００からのマッチラインイコライズ信号ＥＱが入力され、一方の電極はマッチラインＭＬｐに接続され、他方の電極はマッチラインＭＬｎに接続される。またさらに、Ｐチャネル型ＭＯＳ電界効果トランジスタ２４のゲート電極にはメモリコントローラ１００からのマッチラインイコライズ反転信号／ＥＱが入力され、一方の電極はマッチラインＭＬｐに接続され、他方の電極はマッチラインＭＬｎに接続される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
図５において、ＮＣＡＭセル１１ａ及び１１ｂは、図２のＮＣＡＭセル１１と同様に構成される。ただし、ＮＣＡＭセル１１ａは、ＮＣＡＭセル１１に比較して、マッチラインＭＬｎに代えてマッチラインＭＬｎａを備え、ワードラインＷＬｎに代えてワードラインＷＬｎａを備える。また、ＮＣＡＭセル１１ｂは、ＮＣＡＭセル１１に比較して、マッチラインＭＬｎに代えてマッチラインＭＬｎｂを備え、ワードラインＷＬｎに代えてワードラインＷＬｎｂを備える。さらに、図５において、マッチラインイコライズ回路５０ａは、図２のマッチラインイコライズ回路５０と同様に構成される。ただし、Ｐチャネル型ＭＯＳ電界効果トランジスタ２１のゲート電極にはメモリコントローラ１００からのリセット反転信号／ＲＳＴが入力され、一方の電極は電源に接続され、他方の電極はマッチラインＭＬｎｂに接続される。また、Ｎチャネル型ＭＯＳ電界効果トランジスタ２２のゲート電極にはメモリコントローラ１００からのリセット信号ＲＳＴが入力され、一方の電極は接地され、他方の電極はマッチラインＭＬｎａに接続される。メモリコントローラ１００は、実施の形態１のメモリコントローラ１００と同様に、制御信号ＥＱ，／ＥＱ，ＲＳＴ及び／ＲＳＴを発生して出力する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
図８において、ＰＣＡＭセル１ａ及び１ｂは、図２のＰＣＡＭセル１と同様に構成される。ただし、ＰＣＡＭセル１ａは、ＰＣＡＭセル１に比較して、マッチラインＭＬｐに代えてマッチラインＭＬｐａを備え、ワードラインＷＬｐに代えてワードラインＷＬｐａを備える。また、ＰＣＡＭセル１ｂは、ＰＣＡＭセル１に比較して、マッチラインＭＬｐに代えてマッチラインＭＬｐｂを備え、ワードラインＷＬｐに代えてワードラインＷＬｐｂを備える。さらに、図８において、マッチラインイコライズ回路５０ｂは、図２のマッチラインイコライズ回路５０と同様に構成される。ただし、Ｐチャネル型ＭＯＳ電界効果トランジスタ２１のゲート電極にはメモリコントローラ１００からのリセット反転信号／ＲＳＴが入力され、一方の電極は電源に接続され、他方の電極はマッチラインＭＬｐａに接続される。また、Ｎチャネル型ＭＯＳ電界効果トランジスタ２２のゲート電極にはメモリコントローラ１００からのリセット信号ＲＳＴが入力され、一方の電極は接地され、他方の電極はマッチラインＭＬｐｂに接続される。メモリコントローラ１００は、実施の形態１のメモリコントローラ１００と同様に、制御信号ＥＱ，／ＥＱ，ＲＳＴ及び／ＲＳＴを発生して出力する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
図９は、図７のＴＣＡＭ装置の動作の一例を示すタイミングチャートである。図９に示すように、図７のＴＣＡＭ装置の検索動作において、マッチラインＭＬｐａの電位は図３のマッチラインＭＬｐの電位と同様に変化する。また、タイミングｔ１５〜ｔ１６のリセット期間及びタイミングｔ１６〜ｔ１７のイコライズ期間において、マッチラインＭＬｐｂの電位は図３のマッチラインＭＬｎの電位と同様に変化する。さらに、タイミングｔ１７〜ｔ１８のサーチ期間において、マッチラインＭＬｐｂの電位は、ＰＣＡＭセル１ｂのＳＲＡＭ３の記憶データとサーチラインＳＬｐの検索データとが一致しかつ、ＰＣＡＭセル１ｂのＳＲＡＭ４の記憶データとサーチライン／ＳＬｐの検索データが一致するとき、図９に「一致のとき」で示すように、図３のマッチラインＭＬｎの電位と同様に変化する。しかしながら、それ以外の場合は、タイミングｔ１７〜ｔ１８のサーチ期間において、マッチラインＭＬｐｂの電位は、図９に「不一致のとき」で示すように、電源電位ＶＤＤに上昇する。上述のように、一般に、大半の記憶データは検索データと一致しないため、図９のサーチ期間において、大半のマッチラインＭＬｐａ及びＭＬｐｂの各電位は電源電位ＶＤＤに上昇する。従って、実施の形態３に係るＴＣＡＭ装置によれば、消費電力の大半は、タイミングｔ１８において、マッチラインＭＬｐｂを電源電位ＶＤＤからグランド電位ＧＮＤに放電する時に消費されるものであり、従来技術に比較して消費電力及びピーク電流を１／２に削減できるという特有の効果を有する。実施の形態３に係るＴＣＡＭ装置は、実施の形態１に係るＴＣＡＭ装置に比較して消費電流及びピーク電流の削減効果は小さいが、メモリセルを１つの種類に統一することにより回路規模を縮小できるという効果を奏する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
図１０において、ＰＣＡＭアレイ１２１ｂは、２行１列のＰＣＡＭセル１ｃ及び１ｄを備える。ここで、ＰＣＡＭセル１ｃ及び１ｄはそれぞれ、図２のＰＣＡＭセル１においてＰチャネル型ＭＯＳ電界効果トランジスタ８及び１０をそれぞれ、電源に接続せずに接地した構成を有する。また、ＮＣＡＭアレイ１２２ｂは、２行１列のＮＣＡＭセル１１ｃ及び１１ｄを備える。ここで、ＮＣＡＭセル１１ｃ及び１１ｄはそれぞれ、図２のＮＣＡＭセル１１においてＮチャネル型ＭＯＳ電界効果トランジスタ１８及び２０をそれぞれ、接地せずに、電源に接続した構成を有する。さらに、ＮＣＡＭアレイ１２３ｂは、２行１列のＮＣＡＭセル１１ｅ及び１１ｆを備え、ＮＣＡＭアレイ１２２ｂと同様に構成される。またさらに、ＰＣＡＭアレイ１２４ｂは、２行１列のＰＣＡＭセル１ｅ及び１ｆを備え、ＰＣＡＭアレイ１２１ｂと同様に構成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
また、図１０において、サーチラインイコライズ回路９０ａ及び９０ｂは互いに同一の構成を有する。サーチラインイコライズ回路９０ａは、インバータ６１ａ，６４ａ，６５ａ，６１ｂ，６４ｂ，６５ｂと、Ｐチャネル型ＭＯＳ電界効果トランジスタ６２ａ、６８ａ，６６ａ，６２ｂ，６８ｂ，６６ｂと、Ｎチャネル型ＭＯＳ電界効果トランジスタ６３ａ，６９ａ，６７ａ，６３ｂ，６９ｂ，６７ｂとを備えて構成される。ここで、図１０の紙面上で、サーチラインイコライズ回路９０ａの左半分と右半分とは同様に構成されるので、左半分のみを説明する。グローバルサーチラインＧＳＬは、インバータ６１ａと、Ｐチャネル型ＭＯＳ電界効果トランジスタ６２ａとＮチャネル型ＭＯＳ電界効果トランジス６３ａを備えて構成されるＣＭＯＳスイッチとを介して、サーチライン／ＳＬｐに接続される。なお、インバータ６１ａは、サーチライン／ＳＬｐのデータがグローバルサーチラインＧＳＬのデータに対して反転データになるように設けられる。グローバルサーチラインＧＳＬは、インバータ６４ａ及び６５ａと、Ｐチャネル型ＭＯＳ電界効果トランジスタ６６ａ及びＮチャネル型ＭＯＳ電界効果トランジスタ６７ａを備えて構成されるＣＭＯＳスイッチとを介して、サーチラインＳＬｎに接続される。インバータ６４ａ及び６５ａは、サーチラインＳＬｎのデータがグローバルサーチラインＧＳＬのデータと同相になるように設けられたものである。さらに、サーチライン／ＳＬｐ及びＳＬｎは、Ｐチャネル型ＭＯＳ電界効果トランジスタ６８ａ及びＮチャネル型ＭＯＳ電界効果トランジスタ６９ａを備えて構成されるＣＭＯＳスイッチを介して互いに電気的に接続される。なお、図１０の紙面上で、サーチラインイコライズ回路９０ａの右半分の回路は、グローバルサーチライン／ＧＳＬの反転データがサーチラインＳＬｐに出力され、グローバルサーチライン／ＧＳＬの同相のデータがサーチライン／ＳＬｎに出力され、サーチラインＳＬｐとサーチライン／ＳＬｎとがＣＭＯＳスイッチを介して互いに電気的に接続されるように構成される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
図１２は、図１０のＴＣＡＭ装置の動作の一例を示すタイミングチャートである。図１２において、タイミングｔ１０からｔ１３の期間は、図１０のＴＣＡＭ装置の検索動作の１サイクルを示す。ここで、検索動作の１サイクルは、タイミングｔ１０からｔ１１までのリセット期間と、タイミングｔ１１からｔ１２までのイコライズ期間と、タイミングｔ１２からｔ１３までのサーチ期間とを有する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
タイミングｔ１０においてグローバルサーチラインＧＳＬがローレベルであるときは、ハイレベルの制御信号ＭＥＱＳに応答して、アンドゲート７１ｃはローレベルの制御信号ＥＱＳａを発生してＮチャネル型ＭＯＳ電界効果トランジスタ６９ａのゲート電極に出力し、インバータ７２ｃはハイレベルの制御信号／ＥＱＳａを発生してＰチャネル型ＭＯＳ電界効果トランジスタ６８ａのゲート電極に出力する。さらに、ローレベルの制御信号ＭＳＥに応答して、アンドゲート７１ａは、ローレベルの制御信号／ＳＥａを発生してＰチャネル型ＭＯＳ電界効果トランジスタ６２ａ及び６６ａの各ゲート電極に出力し、インバータ７２ａは、ハイレベルの制御信号ＳＥａを発生してＮチャネル型ＭＯＳ電界効果トランジスタ６３ａ及び６７ａの各ゲート電極に出力する。従って、グローバルサーチラインＧＳＬとサーチライン／ＳＬｐ及びＳＬｎが接続され、図１２のリセット期間において波線で示すように、サーチライン／ＳＬｐはハイレベルを維持し、サーチラインＳＬｎはローレベルを維持する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
一方、タイミングｔ１０においてグローバルサーチラインＧＳＬがハイレベルであるときは、ハイレベルの制御信号ＭＥＱＳに応答して、アンドゲート７１ｃはハイレベルの制御信号ＥＱＳａを発生してＮチャネル型ＭＯＳ電界効果トランジスタ６９ａのゲート電極に出力し、インバータ７２ｃはローレベルの制御信号／ＥＱＳａを発生してＰチャネル型ＭＯＳ電界効果トランジスタ６８ａのゲート電極に出力する。さらに、ローレベルの制御信号ＭＳＥに応答して、アンドゲート７１ａは、ハイレベルの制御信号／ＳＥａを発生してＰチャネル型ＭＯＳ電界効果トランジスタ６２ａ及び６６ａの各ゲート電極に出力し、インバータ７２ａは、ローレベルの制御信号ＳＥａを発生してＮチャネル型ＭＯＳ電界効果トランジスタ６３ａ及び６７ａの各ゲート電極に出力する。従って、グローバルサーチラインＧＳＬとサーチライン／ＳＬｐ及びＳＬｎが遮断され、ローレベルのサーチライン／ＳＬｐとハイレベルのサーチラインＳＬｎが接続され、図１２のリセット期間において実線で示すように、サーチライン／ＳＬｐ及びサーチラインＳＬｎの電位は、それぞれＶＤＤ／２になる。以下、サーチライン／ＳＬｐ及びサーチラインＳＬｎの電位を等しくする動作を、サーチラインイコライズ動作という。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図１２のタイミングｔ１１からタイミング１３の期間において、メモリコントローラ１００は、ローレベルの制御信号ＭＥＱＳを発生してアンドゲート７１ｃの第２の入力端子及びアンドゲート７１ｄの第２の入力端子に出力するとともに、ハイレベルの制御信号ＭＳＥを発生してアンドゲート７１ａの第２の入力端子及びアンドゲート７１ｂの第２の入力端子に出力する。さらに、タイミングｔ１１において、メモリコントローラ１００は、グローバルサーチライン対／ＧＳＬ，ＧＳＬをローレベルに設定する。これに応答して、アンドゲート７１ｃはローレベルの制御信号ＥＱＳａを発生してＮチャネル型ＭＯＳ電界効果トランジスタ６９ａのゲート電極に出力し、インバータ７２ｃはハイレベルの制御信号／ＥＱＳａを発生してＰチャネル型ＭＯＳ電界効果トランジスタ６８ａのゲート電極に出力する。さらに、アンドゲート７１ａは、ローレベルの制御信号／ＳＥａを発生してＰチャネル型ＭＯＳ電界効果トランジスタ６２ａ及び６６ａの各ゲート電極に出力し、インバータ７２ａは、ハイレベルの制御信号ＳＥａを発生してＮチャネル型ＭＯＳ電界効果トランジスタ６３ａ及び６７ａの各ゲート電極に出力する。従って、サーチライン／ＳＬｐは電源電位ＶＤＤであるハイレベルに設定され、サーチラインＳＬｎはグランド電位ＧＮＤであるローレベルに設定される。
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2009110616.tif 000001
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2009110616.tif 000002
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2009110616.tif 000003