【手続補正書】
【提出日】平成21年12月2日(2009.12.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
このような物理量と、残留分極量との関係は、事前に実験的に測定しておけばよい。例えば、下部電極の配向性から残留分極量を予測する場合には、下部電極での、結晶の配向性以外の物理量が、目標値の範囲にあると仮定して、下部電極の結晶の配向性が、各値の場合に、最終的な残留分極量として得られる値を実験的に求めておけばよい。また、下部電極での、結晶の配向性以外の物理量を複数個条件設定しておき（パラメータとして値を指定しておき）、下部電極の結晶の配向性と最終的な残留分極量との関係を実験的に求めておいてもよい。なお、ここで、配向性とは、いわゆるミラー指数で示される結晶面の方向をいう。（例えば、もう一つの下部電極のパラメータとして、下部電極が所定の膜厚より薄く形成されるとＱＳＷが低下するが、下部電極が所定の膜厚より薄く形成されると、下部電極の結晶配向性の値が変化する。半面、下部電極が所定の膜厚より厚く形成されるとＱＳＷはあまり変化しない。この場合、下部電極の結晶配向性の値も殆ど変化しない。）次に、Ｓ２での予測値に基づき、製造パラメータを調整して残留分極量を制御しつつ、強誘電体層を形成する（Ｓ３）。ここで、製造パラメータは、例えば、強誘電体層を結晶化させる熱処理条件、例えば、アニール温度、アニール時間、アニール時に半導体基板がさらされる雰囲気中のガスの成分比等である。さらに、製造パラメータとして、強誘電体の強誘電体の膜厚、強誘電体を構成する材料の成分等を用いることができる。強誘電体の膜厚は、測定することもできるし、製造時の目標値を用いてもよい。また、強誘電体を構成する材料の成分は、例えば、強誘電体としてＰＺＴを使用した場合に、含まれる鉛の含有率（すなわち、Pb/(Zr+Ti)の比率をいう）である。この成分は、分光分析等の周知の技術で測定してもよいし、製造時の目標値を用いてもよい。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
そこで、強誘電体の配向性と残留分極量の関係を実験的に測定しておけば、下部電極配向性を測定することで、強誘電体の残留分極量を予測することが可能になる。すなわち、下部電極配向性からＰＺＴ配向性を推定し、ＰＺＴ配向性から残留分極量を予測すればよい。
（２）強誘電体結晶配向性からの残留分極量の予測
図２Ｋに、強誘電体（ＰＺＴ）配向性と、そのＰＺＴを誘電体として使用した強誘電体キャパシタの残留分極量との関係を示す。図２Ｋのように、ＰＺＴの配向性が＜１００＞で支配的になると、残留分極量が低下する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
上部電極の面積の制御は、例えば、上部電極のパターンを形成するレジストパターンの面積を増減すればよい。例えば、レジストパターンの増減は、例えば、レチクルパターンの寸法を増加または減少すればよい。また、同一のレチクルを用いる場合でも、露光量を増加または減少することでレジストパターンの寸法を増減してもよい。さらに、同一のレジストパターンに対して、エッチング量、または、エッチングの選択比を変更することで、エッチング後の上部電極の寸法を増加または減少してもよい。
（第２の方法）付記６、７に対応
第２の方法は、図１のＳ５の工程での残留分極量の測定と、Ｓ６での下部電極のパターン形成によって実現する。すなわち、強誘電体キャパシタの上部電極形成後に、下部電極のパターン形成前に強誘電体キャパシタの残留分極量を実測する。測定方法は、上部電極と強誘電体とに、それぞれプローブを接触させ、従来から知られたソーヤタワー回路を用いて測定する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正の内容】
【００６４】
そして、測定値が、目標値を下回る場合に、ポリイミドの熱処理工程にて残留分極を促進する。一方、測定値が、目標値を上回る場合に、ポリイミドの熱処理工程にて残留分極を抑制する。ポリイミドは、半導体装置の最上位層を被覆する樹脂材料である。ポリイミドは、熱処理によって硬化される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
＜プレーナ型キャパシタでの実施例＞
以下、図９から図２８Ｂに基づいて、本発明をプレーナ型キャパシタの製造に適用した実施例を説明する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
図２８Ａ、図２８Ｂに製造フローの工程２０を示す。図２８Ａは、基板上面から見た図であり、図２８Ｂは、断面図である。ここでは、ＰＡＤを形成するために、Ｐ−ＳＩＮ膜上にレジストパターンを形成する。レジストパターンをマスクとして、ＰＡＤ部をエッチングする。エッチングは、Ｐ−ＴＥＯＳ−ＮＳＧ膜とＰ−ＳＩＮ膜をエッチングし、第３配
線層Ｌ３の積層膜の上部ＴｉＮ膜１５０ｎｍも同時にエッチングする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】変更
【補正の内容】
【０１２７】
図３５は、アルミナ（ＡＬＯ）膜形成、および層間絶縁膜形成工程を示している。ＡＬＯ膜は、水素・水分に対するバリア膜として機能する。さらに、図３６−３７は、上部電極側のプラグ層パターン形成（ホール層形成）、およびタングステンプラグ形成工程を示している。以降の手順は、プレーナ型キャパシタの場合と同様である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１３２
【補正方法】変更
【補正の内容】
【０１３２】
【図１】本発明の一実施形態に係る半導体装置製造工程の概要を示す図である。
【図２Ａ】スパッタリングによる成膜時のスパッタリング装置への投入電力と、形成された下部電極の配向性を示す図である。
【図２Ｂ】Ｘ線回折の強度分布（ロッキングカーブ）の半値幅を示す図である。
【図２Ｃ】スパッタリングによる成膜時のアルゴンガス流量と、形成された下部電極の配向性を示す図である。
【図２Ｄ】Ｘ線回折の強度分布（ロッキングカーブ）の半値幅を示す図である。
【図２Ｅ】スパッタリングによる成膜時の電力およびアルゴンガス流量が標準値の場合と、配向性が向上した組み合わせの条件の場合の、それぞれの下部電極の配向性を示す図である。
【図２Ｆ】Ｘ線回折の強度分布（ロッキングカーブ）の半値幅を示す図である。
【図２Ｇ】下部電極の＜２２２＞配向性を制御したときに、その上部に形成される強誘電体（ＰＺＴ）配向率を示す図である。
【図２Ｈ】強誘電体（ＰＺＴ）配向率を示す図である。
【図２Ｉ】成膜時の温度と、＜２２２＞配向性との関係を示す図である。
【図２Ｊ】Ｘ線回折の強度分布（ロッキングカーブ）の半値幅を示す図である。
【図２Ｋ】強誘電体（ＰＺＴ）配向性と、そのＰＺＴを誘電体として使用した強誘電体キャパシタの残留分極量との関係を示す図である。
【図２Ｌ】同一の強誘電体試料（ＰＺＴ）での＜１００＞配向性と＜１１１＞配向性との関係を示す図である。
【図３Ａ】ＰＺＴ中の相対鉛量を固定し、ＰＺＴ結晶生成時の結晶化アニール温度と、その結晶化アニールによって形成されたＰＺＴを含むＦｅＲＡＭの残留分極量との関係を示す図である。
【図３Ｂ】上部電極の反射率を固定し、ＰＺＴ結晶生成時の結晶化アニール温度と、その結晶化アニールによって形成されたＰＺＴを含むＦｅＲＡＭの残留分極量との関係を示す図である。
【図３Ｃ】ＰＺＴの結晶化アニール温度の残留分極量への影響を品質工学にしたがった感度で示した図である。
【図４Ａ】ＰＺＴ結晶化アニール温度を固定し、ＰＺＴ結晶中の相対鉛量と、そのＰＺＴを含むＦｅＲＡＭの残留分極量との関係を示す。
【図４Ｂ】上部電極の反射率を固定し、ＰＺＴ結晶中の相対鉛量と、そのＰＺＴを含むＦｅＲＡＭの残留分極量との関係を示す。
【図４Ｃ】ＰＺＴ中の相対鉛量の残留分極量への影響を品質工学にしたがった感度で示した図である。
【図５Ａ】ＰＺＴ中の相対鉛量を固定し、上部電極の光の反射率と、その上部電極を含むＦｅＲＡＭの残留分極量との関係を示す。
【図５Ｂ】ＰＺＴ結晶化アニール温度を固定し、上部電極の光の反射率と、その上部電極を含むＦｅＲＡＭの残留分極量との関係を示す。
【図６】異なる温度で回復アニールを実施した場合に対する残留分極量を示す図である。
【図７Ａ】ＰＺＴの膜厚と残留分極量との関係を示す図である。
【図７Ｂ】結晶化アニール時に酸素流量と、残留分極量との関係を示す図である。
【図８Ａ】上部電極の膜厚と、上部電極下部に形成された強誘電体の残留分極量との関係を示す図である。
【図８Ｂ】上部電極の結晶化アニール温度と、上部電極下部に形成された強誘電体の残留分極量との関係を示す図である。
【図９】プレーナ型キャパシタ製造フローの工程１（トランジスタ層形成）を示す図である。
【図１０Ａ】工程２Ａ（層間膜形成）を示す図である。
【図１０Ｂ】工程２Ｂ（ＡＬＯ膜形成）を示す図である。
【図１１】工程３（上部電極成膜）を示す図である。
【図１２Ａ】工程４Ａ（上部電極形状の形成）を示す図である。
【図１２Ｂ】工程４Ｂ（強誘電体パターン、上部電極パターンの断面）を示す図である。
【図１２Ｃ】工程４Ｃ（強誘電体パターン、上部電極パターンの上面）を示す図である。
【図１３Ａ】工程５Ａ（層間膜形成）を示す図である。
【図１３Ｂ】工程５Ｂ（上部電極形状の上面図）を示す図である。
【図１４】工程６を示す図（キャパシタ拡大図）である。
【図１５】工程７（コンタクトホール形成）を示す図である。
【図１６Ａ】工程８Ａ（トランジスタへのＷプラグ形成）を示す図である。
【図１６Ｂ】工程８Ｂ（キャパシタへのＷプラグ形成）を示す図である。
【図１７Ａ】工程９Ａ（Ｐ−ＳＩＯＮ膜を除去）を示す図である。
【図１７Ｂ】工程９Ｂ（第１配線層成膜）を示す図である。
【図１８】工程１０（第１配線層パターン形成）を示す図である。
【図１９】工程１１（層間膜形成）を示す図である。
【図２０Ａ】工程１２Ａ（コンタクトホール形成）を示す図である。
【図２０Ｂ】工程１２Ｂ（Ｗプラグ形成）を示す図である。
【図２１】工程１３（第２配線層成膜）を示す図である。
【図２２】工程１４（第２配線層パターン形成、層間膜形成）を示す図である。
【図２３】工程１５（コンタクトホール形成）を示す図である。
【図２４】工程１６（Ｗプラグ形成）を示す図である。
【図２５】工程１７（第３配線層成膜）を示す図である。
【図２６】工程１８（第２配線層パターン形成）を示す図である。
【図２７】工程１９（Ｐ−ＳＩＮ膜形成）を示す図である。
【図２８Ａ】工程２０Ａ（保護膜形成、上面図）を示す図である。
【図２８Ｂ】工程２０Ｂ（保護膜形成）を示す図である。
【図２９】スタック型キャパシタ製造工程（ＴｉＮ膜〜ＴＥＯＳ膜）を示す図である。
【図３０】製造工程（ＴＥＯＳ膜〜レジスト形成）を示す図である。
【図３１】製造工程（ＴＥＯＳ膜エッチング）を示す図である。
【図３２】製造工程（ＴｉＮ膜エッチング）を示す図である。
【図３３】製造工程（強誘電体エッチング）を示す図である。
【図３４】製造工程（ＴｉＮ膜剥離）を示す図である。
【図３５】製造工程（ＡＬＯ膜スパッタリング〜層間絶縁膜形成）を示す図である。
【図３６】製造工程（コンタクトホール形成）を示す図である。
【図３７】製造工程（Ｗプラグ形成）を示す図である。