【手続補正書】
【提出日】平成22年4月6日(2010.4.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】ビデオデータ制御回路、表示装置、電子機器、ビデオデータ制御回路の駆動方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力される第１のビデオデータを、第２のビデオデータに変換して出力するビデオデータ格納部と、
入力される前記第２のビデオデータをフォーマット変換するフォーマット変換部と、を有し、
前記ビデオデータ格納部は、
第１のラインメモリ及び第２のラインメモリを有し、
前記第１のラインメモリまたは前記第２のラインメモリに、第１の順序で前記第１のビデオデータを書き込み、前記第１の順序とは異なる第２の順序で、書き込まれた前記第１のビデオデータを読み出すことで、前記第１のビデオデータとは異なる前記第２のビデオデータとして前記フォーマット変換部に出力するものであることを特徴とするビデオデータ制御回路。
【請求項２】
入力される第１のビデオデータを、第２のビデオデータに変換して出力するビデオデータ格納部と、
入力される前記第２のビデオデータを、１フレーム期間がｎ（ｎは２以上の自然数）個のサブフレーム期間に分割され、前記ｎ個のサブフレーム期間それぞれにおいて、複数の画素それぞれの点灯または非点灯を選択することで階調を表現させるためのビデオデータにフォーマット変換するフォーマット変換部と、を有し、
前記ビデオデータ格納部は、
第１のラインメモリ及び第２のラインメモリを有し、
前記第１のラインメモリまたは前記第２のラインメモリに、第１の順序で前記第１のビデオデータを書き込み、前記第１の順序とは異なる第２の順序で、書き込まれた前記第１のビデオデータを読み出すことで、前記第１のビデオデータとは異なる前記第２のビデオデータとして前記フォーマット変換部に出力するものであることを特徴とするビデオデータ制御回路。
【請求項３】
請求項１または２において、
前記第１の順序とは、前記第１のラインメモリ又は第２のラインメモリのｙ方向（アドレスの列方向）に順次書き込みを行った後、ｘ方向（アドレスの行方向）に順次書き込みを行うステップを含む順序であり、
前記第２の順序とは、前記第１のラインメモリ又は第２のラインメモリのｘ方向（アドレスの行方向）に順次読み出しを行った後、ｙ方向（アドレスの列方向）に順次読み出しを行うステップを含む順序であることを特徴とするビデオデータ制御回路。
【請求項４】
請求項１乃至３のいずれか一において、
前記第１の順序とは、前記第１のラインメモリ又は第２のラインメモリのｚ方向（アドレスの奥行き方向）に書き込まれ、ｙ方向（アドレスの列方向）に順次書き込みを行った後、ｘ方向（アドレスの行方向）に順次書き込みを行う順序であり、
前記第２の順序とは、前記第１のラインメモリ又は第２のラインメモリのｚ方向（アドレスの奥行き方向）に読み出され、ｘ方向（アドレスの行方向）に順次読み出しを行った後、ｙ方向（アドレスの列方向）に順次読み出しを行う順序であることを特徴とするビデオデータ制御回路。
【請求項５】
請求項１乃至４のいずれか一において、
前記フォーマット変換部は、第１のフレームメモリ及び第２のフレームメモリを有し、前記第１のラインメモリ及び前記第２のラインメモリのバス幅は、前記第１のフレームメモリ及び前記第２のフレームメモリのバス幅と同じであることを特徴とするビデオデータ制御回路。
【請求項６】
複数の画素を有する表示パネルと、
入力される第１のビデオデータを、第２のビデオデータに変換して出力するビデオデータ格納部と、入力される前記第２のビデオデータを第３のビデオデータにフォーマット変換するフォーマット変換部と、を含み、前記表示パネルに前記第３のビデオデータを供給するビデオデータ制御回路と、を有し、
前記ビデオデータ格納部は、
第１のラインメモリ及び第２のラインメモリを有し、
前記第１のラインメモリまたは前記第２のラインメモリに、第１の順序で前記第１のビデオデータを書き込み、前記第１の順序とは異なる第２の順序で、書き込まれた前記第１のビデオデータを読み出すことで、前記第１のビデオデータとは異なる前記第２のビデオデータとして前記フォーマット変換部に出力するものであることを特徴とする表示装置。
【請求項７】
複数の画素を有する表示パネルと、
入力される第１のビデオデータを、第２のビデオデータに変換して出力するビデオデータ格納部と、入力される前記第２のビデオデータを、１フレーム期間がｎ（ｎは２以上の自然数）個のサブフレーム期間に分割され、前記ｎ個のサブフレーム期間それぞれにおいて、複数の画素それぞれの点灯または非点灯を選択することで階調を表現させるための第３のビデオデータにフォーマット変換するフォーマット変換部と、を含み、前記表示パネルに前記第３のビデオデータを供給するビデオデータ制御回路と、を有し、
前記ビデオデータ格納部は、
第１のラインメモリ及び第２のラインメモリを有し、
前記第１のラインメモリまたは前記第２のラインメモリに、第１の順序で前記第１のビデオデータを書き込み、前記第１の順序とは異なる第２の順序で、書き込まれた前記第１のビデオデータを読み出すことで、前記第１のビデオデータとは異なる前記第２のビデオデータとして前記フォーマット変換部に出力するものであることを特徴とする表示装置。
【請求項８】
請求項６または７において、
前記第１の順序とは、前記第１のラインメモリ又は第２のラインメモリのｙ方向（アドレスの列方向）に順次書き込みを行った後、ｘ方向（アドレスの行方向）に順次書き込みを行うステップを含む順序であり、
前記第２の順序とは、前記第１のラインメモリ又は第２のラインメモリのｘ方向（アドレスの行方向）に順次読み出しを行った後、ｙ方向（アドレスの列方向）に順次読み出しを行うステップを含む順序であることを特徴とする表示装置。
【請求項９】
請求項６乃至８のいずれか一において、
前記第１の順序とは、前記第１のラインメモリ又は第２のラインメモリのｚ方向（アドレスの奥行き方向）に書き込まれ、ｙ方向（アドレスの列方向）に順次書き込みを行った後、ｘ方向（アドレスの行方向）に順次書き込みを行う順序であり、
前記第２の順序とは、前記第１のラインメモリ又は第２のラインメモリのｚ方向（アドレスの奥行き方向）に読み出され、ｘ方向（アドレスの行方向）に順次読み出しを行った後、ｙ方向（アドレスの列方向）に順次読み出しを行う順序であることを特徴とする表示装置。
【請求項１０】
請求項６乃至９のいずれか一において、
前記フォーマット変換部は、第１のフレームメモリ及び第２のフレームメモリを有し、前記第１のラインメモリ及び前記第２のラインメモリのバス幅は、前記第１のフレームメモリ及び前記第２のフレームメモリのバス幅と同じであることを特徴とする表示装置。
【請求項１１】
請求項６乃至１０のいずれか一に記載の表示装置を表示部に備えたことを特徴とする電子機器。
【請求項１２】
入力される第１のビデオデータを、第２のビデオデータに変換して出力し、第１のラインメモリ及び第２のラインメモリを備えたビデオデータ格納部と、
入力される前記第２のビデオデータをフォーマット変換するフォーマット変換部と、を有し、
前記第１のラインメモリまたは前記第２のラインメモリに、第１の順序で前記第１のビデオデータを書き込み、
前記第１の順序とは異なる第２の順序で、書き込まれた前記第１のビデオデータを読み出し、
前記第１のビデオデータとは異なる前記第２のビデオデータとして前記フォーマット変換部に出力することを特徴とするビデオデータ制御回路の駆動方法。
【請求項１３】
入力される第１のビデオデータを、第２のビデオデータに変換して出力し、第１のラインメモリ及び第２のラインメモリを備えたビデオデータ格納部と、
入力される前記第２のビデオデータを、１フレーム期間がｎ（ｎは２以上の自然数）個のサブフレーム期間に分割され、前記ｎ個のサブフレーム期間それぞれにおいて、複数の画素それぞれの点灯または非点灯を選択することで階調を表現させるためのビデオデータにフォーマット変換するフォーマット変換部と、を有し、
前記第１のラインメモリまたは前記第２のラインメモリに、第１の順序で前記第１のビデオデータを書き込み、
前記第１の順序とは異なる第２の順序で、書き込まれた前記第１のビデオデータを読み出し、
前記第１のビデオデータとは異なる前記第２のビデオデータとして前記フォーマット変換部に出力することを特徴とするビデオデータ制御回路の駆動方法。
【請求項１４】
請求項１２または１３において、
前記第１の順序とは、前記第１のラインメモリ又は第２のラインメモリのｙ方向（アドレスの列方向）に順次書き込みを行った後、ｘ方向（アドレスの行方向）に順次書き込みを行うステップを含む順序であり、
前記第２の順序とは、前記第１のラインメモリ又は第２のラインメモリのｘ方向（アドレスの行方向）に順次読み出しを行った後、ｙ方向（アドレスの列方向）に順次読み出しを行うステップを含む順序であることを特徴とするビデオデータ制御回路の駆動方法。
【請求項１５】
請求項１２乃至１４のいずれか一において、
前記第１の順序とは、前記第１のラインメモリ又は第２のラインメモリのｚ方向（アドレスの奥行き方向）に書き込まれ、ｙ方向（アドレスの列方向）に順次書き込みを行った後、ｘ方向（アドレスの行方向）に順次書き込みを行う順序であり、
前記第２の順序とは、前記第１のラインメモリ又は第２のラインメモリのｚ方向（アドレスの奥行き方向）に読み出され、ｘ方向（アドレスの行方向）に順次読み出しを行った後、ｙ方向（アドレスの列方向）に順次読み出しを行う順序であることを特徴とするビデオデータ制御回路の駆動方法。