【手続補正書】
【提出日】平成22年2月23日(2010.2.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の第１のＭＩＳトランジスタと第２導電型の第２のＭＩＳトランジスタとを備えた半導体装置において、
前記第１のＭＩＳトランジスタは、
半導体基板における第１の活性領域上に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成された第２の金属膜からなる第１のゲート電極と、
前記第１のゲート電極の側面上から前記第１の活性領域における前記第１のゲート電極の側方に位置する領域の上面上に跨って形成された絶縁膜とを備え、
前記第２のＭＩＳトランジスタは、
前記半導体基板における第２の活性領域上に形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に形成され第１の金属膜と前記第１の金属膜上に形成された導電膜とからなる第２のゲート電極と、
前記第２のゲート電極の側面上から前記第２の活性領域における前記第２のゲート電極の側方に位置する領域の上面上に跨って形成された前記絶縁膜と、
前記第２の活性領域における前記第２のゲート電極の外側方下に形成された第２導電型のソースドレイン領域とを備え、
前記ソースドレイン領域は、前記第２の活性領域に設けられたトレンチ内に形成され、前記第２の活性領域におけるチャネル領域のゲート長方向に第１の応力を生じさせるシリコン混晶層を含み、
前記第１の金属膜と前記第２の金属膜とは、互いに異なる金属材料からなり、
前記第１のゲート電極及び前記第２のゲート電極の各上面上には、前記絶縁膜が形成されていないことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２のＭＩＳトランジスタは、ｐ型ＭＩＳトランジスタであり、
前記シリコン混晶層は、ＳｉＧｅ層からなり、
前記第１の応力は、圧縮応力であることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１の金属膜は、前記第２の金属膜に比べて膜厚が薄いことを特徴とする半導体装置。
【請求項４】
請求項１〜３のうちいずれか１項に記載の半導体装置において、
前記第１の金属膜と前記第２の金属膜とは、互いに仕事関数が異なっていることを特徴とする半導体装置。
【請求項５】
請求項１〜４のうちいずれか１項に記載の半導体装置において、
前記絶縁膜の膜厚は、前記第１のゲート電極の膜厚に比べて薄いことを特徴とする半導体装置。
【請求項６】
請求項１〜５のうちいずれか１項に記載の半導体装置において、
前記導電膜は、前記第２の金属膜からなることを特徴とする半導体装置。
【請求項７】
請求項１〜５のうちいずれか１項に記載の半導体装置において、
前記導電膜は、シリコン膜からなり、
前記シリコン膜上に形成された金属シリサイド膜をさらに備えていることを特徴とする半導体装置。
【請求項８】
請求項１〜７のうちいずれか１項に記載の半導体装置において、
前記第１のゲート絶縁膜は、前記第２のゲート絶縁膜と同じ絶縁材料からなることを特徴とする半導体装置。
【請求項９】
請求項１〜５、７のうちいずれか１項に記載の半導体装置において、
前記第１のゲート絶縁膜は、前記第２のゲート絶縁膜と異なる絶縁材料からなることを特徴とする半導体装置。
【請求項１０】
請求項１〜９のうちいずれか１項に記載の半導体装置において、
前記第１のゲート電極の側面上に形成された断面形状がＬ字状の第１の内側サイドウォールと、
前記第２のゲート電極の側面上に形成された断面形状がＬ字状の第２の内側サイドウォールとをさらに備え、
前記絶縁膜は、前記第１の内側サイドウォール及び前記第２の内側サイドウォールの上に接して形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１〜１０のうちいずれか１項に記載の半導体装置において、
前記絶縁膜は、前記第１の活性領域におけるチャネル領域のゲート長方向に第２の応力を生じさせる応力絶縁膜であることを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記第１のＭＩＳトランジスタは、ｎ型ＭＩＳトランジスタであり、
前記絶縁膜は、シリコン窒化膜からなり、
前記第２の応力は、引っ張り応力であることを特徴とする半導体装置。
【請求項１３】
請求項１〜１２のうちいずれか１項に記載の半導体装置において、
前記第１のゲート絶縁膜及び前記第２のゲート絶縁膜は、比誘電率が１０以上の金属酸化物からなる高誘電率膜を含むことを特徴とする半導体装置。
【請求項１４】
半導体基板における第１の活性領域上に形成された第１導電型の第１のＭＩＳトランジスタと、前記半導体基板における第２の活性領域上に形成された第２導電型の第２のＭＩＳトランジスタとを有する半導体装置の製造方法であって、
前記第１の活性領域上に第１のゲート絶縁膜、第１の金属膜及び第１のシリコン膜を有する第１のゲート電極形成部を形成すると共に、前記第２の活性領域上に第２のゲート絶縁膜、第１の金属膜及び第２のシリコン膜を有する第２のゲート電極形成部を形成する工程（ａ）と、
前記工程（ａ）の後に、前記第２の活性領域における前記第２のゲート電極形成部の外側方下にトレンチを形成する工程（ｂ）と、
前記トレンチ内に、前記第２の活性領域におけるチャネル領域のゲート長方向に応力を生じさせるシリコン混晶層を形成する工程（ｃ）と、
前記工程（ｃ）の後に、前記半導体基板上に前記第１のゲート電極形成部及び前記第２のゲート電極形成部を覆う絶縁膜を形成する工程（ｄ）と、
前記第１のシリコン膜及び前記第２のシリコン膜の上方に形成されている前記絶縁膜を除去して、前記第１のシリコン膜及び前記第２のシリコン膜の各上面を露出する工程（ｅ）と、
前記工程（ｅ）の後に、前記第１のゲート電極形成部における前記第１のシリコン膜及び前記第１の金属膜を順次除去して、前記第１の活性領域上に前記絶縁膜に囲まれた第１の凹部を形成する工程（ｆ）と、
前記第１の凹部内に第２の金属膜を形成する工程（ｇ）とを備え、
前記第１のＭＩＳトランジスタの第１のゲート電極は、前記第２の金属膜からなり、
前記第２のＭＩＳトランジスタの第２のゲート電極は、前記第２のゲート電極形成部における前記第１の金属膜を含むことを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記工程（ｆ）は、前記第１の活性領域上に前記第１のゲート絶縁膜が底面に露出する前記第１の凹部を形成すると共に、前記第２のゲート電極形成部における前記第２のシリコン膜を除去して、前記第２の活性領域上に前記絶縁膜に囲まれ、前記第１の金属膜が底面に露出する第２の凹部を形成する工程を含み、
前記工程（ｇ）は、前記第１の凹部内における前記第１のゲート絶縁膜上に前記第２の金属膜を形成すると共に、前記第２の凹部内における前記第１の金属膜上に前記第２の金属膜を形成する工程を含み、
前記第２のゲート電極は、前記第２のゲート電極形成部における前記第１の金属膜と、前記第１の金属膜上に形成された前記第２の金属膜とからなることを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１４に記載の半導体装置の製造方法において、
前記工程（ｆ）は、前記第１の活性領域上に前記第１のゲート絶縁膜が底面に露出する前記第１の凹部を形成する工程を含み、
前記工程（ｇ）は、前記第１の凹部内における前記第１のゲート絶縁膜上に前記第２の金属膜を形成する工程を含み、
前記工程（ｇ）の後に、前記第２のシリコン膜上に金属シリサイド膜を形成する工程（ｈ）をさらに備え、
前記第２のゲート電極は、前記第２のゲート電極形成部における前記第１の金属膜及び前記第２のシリコン膜からなることを特徴とする半導体装置の製造方法。
【請求項１７】
請求項１４に記載の半導体装置の製造方法において、
前記工程（ｆ）は、前記第１のゲート電極形成部における前記第１のシリコン膜、前記第１の金属膜及び前記第１のゲート絶縁膜を順次除去して、前記第１の活性領域上に前記第１の活性領域が底面に露出する前記第１の凹部を形成する工程を含み、
前記工程（ｇ）は、前記第１の凹部内に第３のゲート絶縁膜を形成すると共に、前記第３のゲート絶縁膜上に前記第２の金属膜を形成する工程を含み、
前記工程（ｇ）の後に、前記第２のシリコン膜上に金属シリサイド膜を形成する工程（ｈ）をさらに備え、
前記第２のゲート電極は、前記第２のゲート電極形成部における前記第１の金属膜及び前記第２のシリコン膜からなることを特徴とする半導体装置の製造方法。
【請求項１８】
請求項１４〜１７のうちのいずれか１項に記載の半導体装置の製造方法において、
前記工程（ａ）の後で、前記工程（ｂ）の前に、前記第１のゲート電極形成部の側面上に断面形状がＬ字状の第１の内側サイドウォールを形成すると共に、前記第２のゲート電極形成部の側面上に断面形状がＬ字状の第２の内側サイドウォールを形成する工程（ｉ）をさらに備え、
前記工程（ｄ）において、前記絶縁膜を、前記第１の内側サイドウォール及び前記第２の内側サイドウォールの上に接して形成することを特徴とする半導体装置の製造方法。