(57)【要約】【課題】 バスラインを通じて伝達される信号に対する終端を容易に提供できる装置及びこの装置を用いることによりソケットピン数の増加及び連続モジュールの必要性をなくせるメモリシステムを提供する。【解決手段】 前記終端提供装置は終端電圧に一端が連結される終端抵抗を含み、メモリモジュールの上端に装着されうるように凹状に形成されるか、又はソケットに装着されうるように凸状に形成される。前記メモリシステムは前記終端提供装置、即ちメモリモジュールの上端に装着されて使用される凹状の終端キャップとソケットに装着されて使用される凸状の終端キャップ及び二つのメモリモジュールの上端に装着されて二つのメモリモジュールの間の信号配線を形成するトップバス拡張部品を用いる。【選択図】図６
2005011338.tif 000002
【特許請求の範囲】
【請求項１】
ソケットに挿入されるメモリモジュールを備えるメモリシステムにおいてバスラインを通じて伝達される信号に対する終端を提供する終端提供装置であって、
終端電圧に一端が連結される終端抵抗を含み、
前記メモリモジュールの上端に装着されるように凹状に形成され、前記メモリモジュールの上端に装着されると、前記バスラインに前記終端抵抗の他端が連結されることを特徴とする終端提供装置。
【請求項２】
複数のソケットを備えるメモリシステムにおいてバスラインを通じて伝達される信号に対する終端を提供する終端提供装置であって、
終端電圧に一端が連結される終端抵抗を含み、
前記複数のソケットのいずれか一つに装着されるように凸状に形成され、前記複数のソケットのいずれか一つに装着されると、前記バスラインに前記終端抵抗の他端が連結されることを特徴とする終端提供装置。
【請求項３】
マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結されるソケットと、
前記ソケットに挿入されるメモリモジュールと、
前記メモリモジュールの上端に装着され、終端抵抗を含む凹状の終端キャップとを備えることを特徴とするメモリシステム。
【請求項４】
マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第１ソケットと、
前記マザーボード上に装着され、終端抵抗に連結される第２ソケットと、
前記第１ソケット及び前記第２ソケットにそれぞれ挿入される第１及び第２メモリモジュールと、
前記第１メモリモジュール及び前記第２メモリモジュールの上端に装着され、前記第１メモリモジュールから前記第２メモリモジュールへの信号配線を形成するトップバス拡張部品とを備えることを特徴とするメモリシステム。
【請求項５】
マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第１ソケットと、
前記マザーボード上に装着され、バスラインを通じて互いに連結される第２ソケット及び第３ソケットと、
前記第１ソケット及び前記第２ソケットにそれぞれ挿入される第１及び第２メモリモジュールと、
前記第１メモリモジュール及び前記第２メモリモジュールの上端に装着され、前記第１メモリモジュールから前記第２メモリモジュールへの信号配線を形成するトップバス拡張部品と、
前記第３ソケットに装着され、終端抵抗を含む凸状の終端キャップとを備えることを特徴とするメモリシステム。
【請求項６】
マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第１ソケットと、
前記マザーボード上に装着され、バスラインを通じて互いに連結される第２ソケット及び第３ソケットと、
前記第１ソケット、前記第２ソケット及び前記第３ソケットにそれぞれ挿入される第１、第２及び第３メモリモジュールと、
前記第１メモリモジュール及び前記第２メモリモジュールの上端に装着され、前記第１メモリモジュールから前記第２メモリモジュールへの信号配線を形成するトップバス拡張部品と、
前記第３メモリモジュールの上端に装着され、終端抵抗を含む凹状の終端キャップとを備えることを特徴とするメモリシステム。
【請求項７】
マザーボードと、
前記マザーボード上に装着されるメモリコントローラと、
前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第１ソケットと、
前記マザーボード上に装着され、バスラインを通じて互いに連結される第２ソケット及び第３ソケットと、
前記マザーボード上に装着され、終端抵抗に連結される第４ソケットと、
前記第１、第２、第３及び第４ソケットにそれぞれ挿入される第１、第２、第３及び第４メモリモジュールと、
前記第１メモリモジュール及び前記第２メモリモジュールの上端に装着され、前記第１メモリモジュールから前記第２メモリモジュールへの信号配線を形成する第１トップバス拡張部品と、
前記第３メモリモジュール及び前記第４メモリモジュールの上端に装着され、前記第３メモリモジュールから前記第４メモリモジュールへの信号配線を形成する第２トップバス拡張部品とを備えることを特徴とするメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はメモリシステムに係り、特にメモリモジュール又はソケットに装着される終端提供装置及びこれを用いるメモリシステムに関する。
【背景技術】
【０００２】
メモリシステムで８００Mbps以上の高速データ率に対する要求が高まっており、最近まで使用されているスタブバス方式の速度限界により、図１に示されたようなSLT(Short  Loop  Through)方式を用いるメモリシステムが提案されている。
【０００３】
図１を参照すれば、SLT方式を用いるメモリシステムでは、データ信号はメモリコントローラ１１から出力されるバスライン１２a及び最初のソケット１３を通じて最初のメモリモジュール１７のi番目ピンに入力されてDRAMの特定のピンに与えられる。DRAMの特定のピンに与えられたデータ信号は最初のメモリモジュール１７のj番目ピンを経て最初のソケット１３を通じてマザーボード上のバスライン１２bへ出力される。同じ方式でバスライン１２b、二番目ソケット１５及び二番目のメモリモジュール１９を通過したデータ信号は最後端で終端(termination)抵抗Ｒｔを通じて終端電圧Vtレベルに終端される。
【０００４】
前記のようなSLT方式を用いるメモリシステムでは、ソケット及びメモリモジュールに全ての信号数の２倍のピンを装着しなければならないため、ピン数が増加するという問題点がある。ピン数の増加はピンピッチを減少させて、ソケットのコストを増加させる。通常、ソケットのピンピッチが１.０mmから０.９mmに減少する場合、ソケットのコストは２倍以上増加する。また、ピン数の増加はモジュールの挿入力を強めてモジュール組立環境を悪化させる。
【０００５】
SLT方式の他の問題は、図２に示されたように、二つ以上のソケット１３、１５を含むメモリシステムでただ一つのモジュール１７のみが必要な場合に、全ての信号がモジュールを通じて連結されるため、DRAMが装着されていない連続モジュール２９が必要となり、メモリシステムのコストを増大させるという点である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の技術的課題は、SLT方式の問題点であるソケットピン数の増加及び連続モジュールの必要性を防止できるメモリシステムを提供するところにある。
【０００７】
本発明の他の技術的課題は、前記メモリシステムでバスラインを通じて伝達される信号に対する終端を容易に提供できる装置を提供するところにある。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するための本発明の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着されバスラインを通じて前記メモリコントローラに連結されるソケットと、前記ソケットに挿入されるメモリモジュールと、前記メモリモジュールの上端に装着され、終端抵抗を含む凹状の終端キャップと、を備えることを特徴とする。
【０００９】
前記技術的課題を達成するための本発明の他の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第１ソケットと、前記マザーボード上に装着され、終端抵抗に連結される第２ソケットと、前記第１ソケット及び前記第２ソケットにそれぞれ挿入される第１及び第２メモリモジュールと、前記第１メモリモジュール及び前記第２メモリモジュールの上端に装着され、前記第１メモリモジュールから前記第２メモリモジュールへの信号配線を形成するトップバス拡張部品と、を備えることを特徴とする。
【００１０】
前記技術的課題を達成するための本発明のさらに他の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第１ソケットと、前記マザーボード上に装着され、バスラインを通じて互いに連結される第２ソケット及び第３ソケットと、前記第１ソケット及び前記第２ソケットにそれぞれ挿入される第１及び第２メモリモジュールと、前記第１メモリモジュール及び前記第２メモリモジュールの上端に装着され、前記第１メモリモジュールから前記第２メモリモジュールへの信号配線を形成するトップバス拡張部品と、前記第３ソケットに装着され、終端抵抗を含む凸状の終端キャップと、を備えることを特徴とする。
【００１１】
前記技術的課題を達成するための本発明のさらに他の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第１ソケットと、前記マザーボード上に装着され、バスラインを通じて互いに連結される第２ソケット及び第３ソケットと、前記第１ソケット、前記第２ソケット及び前記第３ソケットにそれぞれ挿入される第１、第２及び第３メモリモジュールと、前記第１メモリモジュール及び前記第２メモリモジュールの上端に装着され、前記第１メモリモジュールから前記第２メモリモジュールへの信号配線を形成するトップバス拡張部品と、前記第３メモリモジュールの上端に装着され、終端抵抗を含む凹状の終端キャップと、を備えることを特徴とする。
【００１２】
前記技術的課題を達成するための本発明のさらに他の一面に係るメモリシステムは、マザーボードと、前記マザーボード上に装着されるメモリコントローラと、前記マザーボード上に装着され、バスラインを通じて前記メモリコントローラに連結される第１ソケットと、前記マザーボード上に装着され、バスラインを通じて互いに連結される第２ソケット及び第３ソケットと、前記マザーボード上に装着され、終端抵抗に連結される第４ソケットと、前記第１、第２、第３及び第４ソケットにそれぞれ挿入される第１、第２、第３及び第４メモリモジュールと、前記第１メモリモジュール及び前記第２メモリモジュールの上端に装着され、前記第１メモリモジュールから前記第２メモリモジュールへの信号配線を形成する第１トップバス拡張部品と、前記第３メモリモジュール及び前記第４メモリモジュールの上端に装着され、前記第３メモリモジュールから前記第４メモリモジュールへの信号配線を形成する第２トップバス拡張部品と、を備えることを特徴とする。
【００１３】
前記他の技術的課題を達成するための本発明の一面に係る終端提供装置は、ソケットに挿入されるメモリモジュールを備えるメモリシステムでバスラインを通じて伝達される信号に対する終端を提供する装置において、終端電圧に一端が連結される終端抵抗を含み、前記メモリモジュールの上端に装着されうるように凹状に形成され前記メモリモジュールの上端に装着されると、前記バスラインに前記終端抵抗が連結されることを特徴とする。
【００１４】
前記他の技術的課題を達成するための本発明の他の一面に係る終端提供装置は、 複数のソケットを備えるメモリシステムでバスラインを通じて伝達される信号に対する終端を提供する装置において、終端電圧に一端が連結される終端抵抗を含み、前記複数のソケットの中いずれか一つに装着されうるように凸状に形成され前記いずれか一つのソケットに装着されると、前記バスラインに前記終端抵抗が連結されることを特徴とする。
【発明の効果】
【００１５】
本発明に係る終端提供装置は、メモリモジュールの上端に又はソケットに装着されることにより、バスラインを通じて伝達される信号に対する終端を容易に提供できるという長所がある。また、前記終端提供装置を用いる本発明に係るメモリシステムは、SLT方式の問題点であるソケットピン数の増加を抑え、連続モジュールが不要となるという長所がある。
【発明を実施するための最良の形態】
【００１６】
本発明と本発明の動作上の利点及び本発明の実施により達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
【００１７】
以下、添付した図面に基づき本発明に係る望ましい実施形態を詳細に説明する。各図面に提示された同一の参照符号は同様の構成要素を示す。
【００１８】
図３は本発明の第１実施形態による終端提供装置であって、凹状の終端キャップを示す図面である。
【００１９】
図３を参照すれば、本発明の第１実施形態による終端提供装置は終端電圧Vtに一端が連結される二つの終端抵抗Ｒｔ１、Ｒｔ２を含み、メモリモジュールの上端に装着されうるように凹状に形成される。
【００２０】
第１実施形態による終端提供装置がメモリモジュールの上端に装着されると、メモリモジュール上のバスライン、言い換えればメモリモジュールが装着されるメモリシステムのバスラインに終端抵抗Ｒｔ１、Ｒｔ２が連結される。従って、メモリシステムで第１実施形態による終端提供装置をメモリモジュールの上端に装着することにより、バスラインを通じて伝達される信号に対する終端を容易に提供できる。
【００２１】
図４は本発明の第２実施形態による終端提供装置であって、凸状の終端キャップを示す図面である。
【００２２】
図４を参照すれば、本発明の第２実施形態による終端提供装置は終端電圧Vtに一端が連結される二つの終端抵抗Ｒｔ１、Ｒｔ２を含みソケットに装着されうるように凸状に形成される。
【００２３】
第２実施形態による終端提供装置がソケットに装着されると、ソケットに連結されるバスライン、言い換えればメモリシステムのバスラインに終端抵抗Ｒｔ１、Ｒｔ２が連結される。従って、メモリシステムで第２実施形態による終端提供装置をソケットに装着させることにより、バスラインを通じて伝達される信号に対する終端を容易に提供できる。
【００２４】
図５は本発明の一実施形態によるトップバス拡張部品を示す図面である。
【００２５】
前記トップバス拡張部品は最初のメモリモジュールから隣りの二番目のメモリモジュールへの信号配線５１、５２を形成するためのものであって、前記最初の及び二番目のメモリモジュールの上端に装着されうるように構成される。
【００２６】
以下、前述した凹状の終端キャップ、凸状の終端キャップ及びトップバス拡張部品を用いる本発明に係るメモリシステムが説明される。
【００２７】
図６は本発明の第１実施形態によるメモリシステムを示す図面であり、図７は本発明の第２実施形態によるメモリシステムを示す図面である。
【００２８】
第１実施形態及び第２実施形態によるメモリシステムでは、最大二つのモジュールが装着され、第１実施形態は単に一つのモジュールのみが装着された場合であり、第２実施形態は二つのモジュールが装着された場合である。
【００２９】
図６を参照すれば、本発明の第１実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ６１、マザーボード上に装着される第１及び第２ソケット６３、６５を備える。第１ソケット６３はバスライン６２を通じてメモリコントローラ６１に連結され、第２ソケット６５は終端抵抗Ｒｔを通じて終端電圧Vtに連結される。
【００３０】
特に第１ソケット６３にのみメモリモジュール６７が挿入され、メモリモジュール６７の上端には図３に示されたような終端抵抗Ｒｔ１、Ｒｔ２を含む凹状の終端キャップ６９が装着される。
【００３１】
これにより、第１ソケット６３を通じてメモリモジュール６７の下部に連結されるバスラインはモジュール６７上のDRAMのピンに連結された後、モジュール６７の上部に連結される。また、モジュール６７の上部に連結されたバスラインは凹状の終端キャップ６９内の終端抵抗Ｒｔ１、Ｒｔ２に連結される。
【００３２】
従って、第１実施形態のように一つのモジュール６７のみが使用される場合には終端がモジュール６７の上端に装着される凹状の終端キャップ６９により成されて連続モジュールを不要にする。
【００３３】
図７を参照すれば、本発明の第２実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ７１、マザーボード上に装着される第１及び第２ソケット７３、７５を備える。第１ソケット７３はバスライン７２を通じてメモリコントローラ７１に連結され、第２ソケット７５は終端抵抗Ｒｔを通じて終端電圧Vtに連結される。
【００３４】
第１ソケット７３及び第２ソケット７５にはそれぞれ第１メモリモジュール７７及び第２メモリモジュール７８が挿入され、第１メモリモジュール７７及び第２メモリモジュール７８の上端には図５に示されたようなトップバス拡張部品７９が装着される。トップバス拡張部品７９により第１メモリモジュール７７から第２メモリモジュール７８への信号配線が形成される。
【００３５】
これにより、第２メモリモジュール７８を通過して第２ソケット７５を通じてマザーボード上のバスラインに伝達された信号はマザーボード上の終端抵抗Ｒｔにより終端される。
【００３６】
第２実施形態のような構造では、モジュールの下部(上部)に入力された信号はモジュールの上部(下部)を通じて出力されるためモジュールの総ピン数は図１に示された従来技術と同一であるが、モジュールの上部(下部)一側のピン数は１/２になって、結局ソケットのピンピッチは図１に示された従来技術と比較して２倍になる。従って、ソケットのピン数が減少して、ソケットのコストが下がる。
【００３７】
図８は本発明の第３実施形態によるメモリシステムを示す図面であり、図９は本発明の第４実施形態によるメモリシステムを示す図面である。図１０は本発明の第５実施形態によるメモリシステムを示す図面であり、図１１は本発明の第６実施形態によるメモリシステムを示す図面である。
【００３８】
第３実施形態乃至第６実施形態によるメモリシステムでは、最大四つのモジュールが装着されうる。図８の第３実施形態は単に一つのモジュールのみが装着された場合であり、図９の第４実施形態は二つのモジュールが装着された場合である。図１０の第５実施形態は三つのモジュールが装着された場合であり、図１１の第６実施形態は四つのモジュールが装着された場合である。
【００３９】
図８を参照すれば、本発明の第３実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ８１、マザーボード上に装着される第１乃至第４ソケット８３−８６を備える。第１ソケット８３はバスライン８２を通じてメモリコントローラ８１に連結され、第４ソケット８６は終端抵抗Ｒｔを通じて終端電圧Vtに連結される。第２ソケット８４と第３ソケット８５とは互いに連結される。
【００４０】
特に、第１ソケット８３にのみメモリモジュール８７が挿入され、メモリモジュール８７の上端には図３に示されたような終端抵抗Ｒｔ１、Ｒｔ２を含む凹状の終端キャップ８８が装着される。これにより、第１ソケット８３を通じてメモリモジュール８７に連結されたバスラインは凹状の終端キャップ８８内の終端抵抗Ｒｔ１、Ｒｔ２に連結される。従って、終端がモジュール８７の上端に装着される凹状の終端キャップ８８により成される。
【００４１】
図９を参照すれば、本発明の第４実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ９０、マザーボード上に装着される第１乃至第４ソケット９２−９５を備える。第１ソケット９２はバスライン９１を通じてメモリコントローラ９０に連結され、第４ソケット９５は終端抵抗Ｒｔを通じて終端電圧Vtに連結される。第２ソケット９３と第３ソケット９４とは互いに連結される。
【００４２】
特に、第１ソケット９２及び第２ソケット９３にのみそれぞれメモリモジュール９６及びメモリモジュール９７が挿入され、二つメモリモジュール９６、９７の上端には図５に示されたようなトップバス拡張部品９８が装着される。トップバス拡張部品９８により第１メモリモジュール９６から第２メモリモジュール９７への信号配線が形成される。第３ソケット９４には図４に示されたような終端抵抗Ｒｔ１、Ｒｔ２を含む凸状の終端キャップ９９が装着される。
【００４３】
これにより、第２メモリモジュール９７を通過して第２ソケット９３及び第３ソケット９４を通じて伝達された信号は凸状の終端キャップ９９により終端される。
【００４４】
図１０を参照すれば、本発明の第５実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ１０１、マザーボード上に装着される第１乃至第４ソケット１０３−１０６を備える。第１ソケット１０３はバスライン１０２を通じてメモリコントローラ１０１に連結され、第４ソケット１０６は終端抵抗Ｒｔを通じて終端電圧Vtに連結される。第２ソケット１０４と第３ソケット１０５とは互いに連結される。
【００４５】
第１ソケット１０３、第２ソケット１０４及び第３ソケット１０５にそれぞれメモリモジュール１０７、メモリモジュール１０８及びメモリモジュール１０９が挿入され二つメモリモジュール１０７、１０８の上端にはトップバス拡張部品１１０が装着され、メモリモジュール１０９の上端には凹状の終端キャップ１１１が装着される。従って、終端がモジュール１０９の上端に装着される凹状の終端キャップ１１１により成される。
【００４６】
図１１を参照すれば、本発明の第６実施形態によるメモリシステムは、マザーボード(図示せず)、マザーボード上に装着されるメモリコントローラ１１１、マザーボード上に装着される第１乃至第４ソケット１１３−１１６を備える。第１ソケット１１３はバスライン１１２を通じてメモリコントローラ１１１に連結され、第４ソケット１１６は終端抵抗Ｒｔを通じて終端電圧Vtに連結される。第２ソケット１１４と第３ソケット１１５とは互いに連結される。
【００４７】
第１ソケット１１３、第２ソケット１１４、第３ソケット１１５及び第４ソケット１１６にそれぞれメモリモジュール１１７、メモリモジュール１１８、メモリモジュール１１９及びメモリモジュール１２０が挿入される。二つメモリモジュール１１７、１１８の上端にはトップバス拡張部品１２１が装着され、二つメモリモジュール１１９、１２０の上端にはトップバス拡張部品１２２が装着される。これにより、トップバス拡張部品１２１によりメモリモジュール１１７からメモリモジュール１１８への信号配線が形成され、トップバス拡張部品１２２によりメモリモジュール１１９からメモリモジュール１２０への信号配線が形成される。
【００４８】
前記第６実施形態では最後のメモリモジュール１２０を通過してソケット１１６を通じてマザーボード上のバスラインに伝達された信号はマザーボード上の終端抵抗Ｒｔにより終端される。
【００４９】
以上、図面と明細書とで最適な実施形態が開示された。ここで、特定の用語が使用されたが、これは単に本発明を説明するための目的で使用されたものであり、意味を限定したり特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、当業者であれば、これにより多様な変形及び均等な他の実施形態が可能であるという点を理解するであろう。従って、本発明の技術的範囲は特許請求の範囲の記載に基づいて定められなければならない。
【産業上の利用可能性】
【００５０】
本発明であるメモリモジュール又はソケットに装着される終端提供装置及びこれを用いるメモリシステムは、例えば、高速データ率を実現できるメモリシステムに効果的に適用可能である。
【図面の簡単な説明】
【００５１】
【図１】従来のSLT方式を用いるメモリシステムを示す図面である。
【図２】従来のSLT方式を用いるメモリシステムで連続モジュールが使用される場合を示す図面である。
【図３】本発明の第１実施形態による終端提供装置であって、凹状の終端キャップを示す図面である。
【図４】本発明の第２実施形態による終端提供装置であって、凸状の終端キャップを示す図面である。
【図５】本発明の一実施形態によるトップバス拡張部品を示す図面である。
【図６】本発明の第１実施形態によるメモリシステムを示す図面である。
【図７】本発明の第２実施形態によるメモリシステムを示す図面である。
【図８】本発明の第３実施形態によるメモリシステムを示す図面である。
【図９】本発明の第４実施形態によるメモリシステムを示す図面である。
【図１０】本発明の第５実施形態によるメモリシステムを示す図面である。
【図１１】本発明の第６実施形態によるメモリシステムを示す図面である。
【符号の説明】
【００５２】
６１ メモリコントローラ
６２    バスライン
６３、６５ 第１及び第２ソケット
６７    メモリモジュール
６９    凹状の終端キャップ
Ｒｔ、Ｒｔ１、Ｒｔ２    終端抵抗
Ｖｔ    終端電圧
【図１】
2005011338.tif 000003
【図２】
2005011338.tif 000004
【図３】
2005011338.tif 000005
【図４】
2005011338.tif 000006
【図５】
2005011338.tif 000007
【図６】
2005011338.tif 000008
【図７】
2005011338.tif 000009
【図８】
2005011338.tif 000010
【図９】
2005011338.tif 000011
【図１０】
2005011338.tif 000012
【図１１】
2005011338.tif 000013