(57)【要約】【課題】従来のタイミング制約値抽出フローでは、二分探索で解が収束するまでに多くの回路シミュレーションを必要とし、タイミング制約値抽出に多大な時間がかかってしまうという課題があった。【解決手段】従来のタイミング制約値抽出方法に加えて、過去に解析した電子回路構成におけるタイミング制約値のデータベースを持ち、計算する電子回路構成と一致するならば、データベース内のタイミング制約値を書き出すことを特徴とする学習機能をもったタイミング制約値抽出方法や、二分探索法で使用するシミュレーションタイムステップ、回路シミュレータ、回路接続情報、トランジスタモデルを切り替えることにより、タイミング制約値抽出の時間を大幅に削減することができる。【選択図】  図２
2005011060.tif 000002
【特許請求の範囲】
【請求項１】
順序回路を構成するセルのタイミング制約値の生成において、前記セルのデータ入力信号とクロック入力信号の入力波形を記載した入力波形情報と前記セルの電子回路構成を記載した回路接続情報と前記セルで使用しているトランジスタの電流電圧特性を記載したトランジスタモデルを参照し、前記セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する探索領域と終了条件となる許容誤差を設定するシミュレーション条件設定工程と、
第１のセルを構成する電子回路構成とデータベースに保存された第２のセルを構成する電子回路構成を比較する電子回路構成比較工程と、
前記比較の結果が一致の場合、前記第２のセルのタイミング制約値を前記第１のセルのタイミング制約値として抽出するタイミング制約値抽出工程と、
前記比較の結果が不一致の場合、前記探索領域と前記許容誤差と前記データ入力信号と前記クロック入力信号のそれぞれの変化時刻を設定し、二分探索法を実施して第１の探索領域を作成し、タイミング制約値を抽出するシミュレーション工程と
を含むタイミング制約値抽出方法。
【請求項２】
順序回路を構成するセルのタイミング制約値の生成において、
前記セルのデータ入力信号とクロック入力信号の入力波形を記載した入力波形情報と前記セルの電子回路構成を記載した回路接続情報と前記セルで使用しているトランジスタの電流電圧特性を記載したトランジスタモデルを参照し、前記セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差を設定するシミュレーション条件設定工程と、
前記第１の探索領域と前記第１の許容誤差を使用して前記データ入力信号と前記クロック入力信号それぞれの変化時刻を設定して第１の回路シミュレータで二分探索法を実施することにより、第２の探索領域を作成する第１のシミュレーション工程と、
前記第２の探索領域および第２の許容誤差を使用して前記データ入力信号と前記クロック入力信号それぞれの変化時刻を設定して第２の回路シミュレータで二分探索法を実施することにより、第３の探索領域を作成する第２のシミュレーション工程と、
前記第３の探索領域より前記セルのタイミング制約値を抽出するタイミング制約値抽出工程と
を含むタイミング制約値抽出方法。
【請求項３】
順序回路を構成するセルのタイミング制約値の生成において、
前記セルのデータ入力信号とクロック入力信号の入力波形を記載した入力波形情報と前記セルの電子回路構成を記載した回路接続情報と前記セルで使用しているトランジスタの電流電圧特性を記載したトランジスタモデルとシミュレーションで使用するタイムステップを記載したタイムステップ情報を参照し、前記セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差とシミュレーションの第１のタイムステップを設定するシミュレーション条件設定工程と、
前記第１の探索領域と前記第１の許容誤差と前記第１のタイムステップを使用して前記データ入力信号と前記クロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第２の探索領域を作成する第１のシミュレーション工程と、
前記第２の探索領域と第２の許容誤差と第２のタイムステップを使用して前記データ入力信号と前記クロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第３の探索領域を作成する第２のシミュレーション工程と、
前記第３の探索領域より前記セルのタイミング制約値を抽出するタイミング制約値抽出工程と
を含むタイミング制約値抽出方法。
【請求項４】
順序回路を構成するセルのタイミング制約値の生成において、
前記セルのデータ入力信号とクロック入力信号の入力波形を記載した入力波形情報と前記セルの電子回路構成を記載した複数個の回路接続情報と前記セルで使用しているトランジスタの電流電圧特性を記載した複数個のトランジスタモデルを参照し、前記セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差を設定するシミュレーション条件設定工程と、
前記第１の探索領域と前記第１の探索領域と第１のトランジスタモデルと第１の回路接続情報を使用して前記データ入力信号と前記クロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第２の探索領域を作成する第１のシミュレーション工程と、
前記第２の探索領域と第２の許容誤差と第２のトランジスタモデルと第２の回路接続情報を使用して前記データ入力信号と前記クロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第３の探索領域を作成する第２のシミュレーション工程と、
前記第３の探索領域より前記セルのタイミング制約値を抽出するタイミング制約値抽出工程と
を含むタイミング制約値抽出方法。
【請求項５】
前記第２の探索領域は、
前記第２の探索領域を設定し、回路シミュレーションを実施して波形情報を作成するシミュレーション工程と、
前記波形情報と期待値との比較を行う期待値比較工程と、
前記比較の結果が一致の場合、前記第２の探索領域を探索領域として設定する探索領域出力工程と、
前記比較の結果が不一致の場合、前記第２の探索領域を広げて前記第２の探索領域を再設定する探索領域設定工程と
を含む請求項２から請求項４までのいずれかに記載のタイミング制約値抽出方法。
【請求項６】
前記回路シミュレーションは、
データ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる許容誤差とを設定するシミュレーション条件設定工程と、
データ入力信号とクロック入力信号それぞれの変化時刻と前記第１の探索領域と前記許容誤差を設定し回路シミュレーションを実施することにより、第２の探索領域と波形情報を生成する回路シミュレーション工程と、
前記波形情報より目的とするタイミング制約が負値となるか判定する負値判定工程と、
前記負値判定工程で負値となる場合、前記タイミング制約値を零として出力するタイミング制約値出力工程と、
前記負値判定工程で正値となる場合、前記第２の探索領域が前記許容誤差内に収束しているか判定する収束判定工程と、
前記収束判定工程で収束していない場合、前記第２の探索領域を狭めて再設定する探索領域設定工程と、
前記収束判定工程で収束している場合は、前記第２の探索領域を出力する探索領域出力工程と
を含む請求項１から請求項４までのいずれかに記載のタイミング制約値抽出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路のタイミング検証に使用されるタイミング制約値抽出方法に関するものである。
【０００２】
【従来の技術】
以下、従来のタイミング制約値抽出方法について説明する。図７は従来のタイミング制約値抽出方法のフローチャートであり、１はセルのデータ入力端子とクロック入力端子にそれぞれ入力する入力波形情報であり、２は前記セルの電子回路構成を記載した回路接続情報であり、３は前記セルのトランジスタの電流電圧特性を記載したトランジスタモデルであり、４は抽出されたタイミング制約値である。５は入力波形情報１と回路接続情報２とトランジスタモデル３を参照し、データ入力端子とクロック入力端子それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる許容誤差とを設定するシミュレーション条件設定工程である。６はデータ入力端子とクロック入力端子それぞれの変化時刻を設定して前記探索領域と前記許容誤差を使用して回路シミュレーションを実施し、第２の探索領域を作成する回路シミュレーション工程である。７は第２の探索領域よりタイミング制約値を抽出するタイミング制約値抽出工程である。
【０００３】
以上のように構成されたタイミング制約値抽出方法について、以下にその動作を説明する。まず、入力情報として、タイミング制約値を抽出するセルのデータ入力信号とクロック入力信号の入力波形傾きの組み合わせを記載したファイルと、セルの電子回路構成を記載したファイルと、トランジスタの電流電圧特性を記載したトランジスタモデルファイルを入力し、データ入力信号とクロック入力信号それぞれの二分探索法を実施する探索領域と終了条件となる許容誤差を設定する。シミュレーション条件設定工程５で設定された情報に基づいてシミュレーション工程６で二分探索法を実施し、タイミング制約値を抽出する。かかる特徴を有するタイミング制約値抽出方法について開示した文献として、例えば特許文献１がある。
【０００４】
【特許文献１】
特開平７−４３４０７号公報（第３−５頁、第１−４図）
【０００５】
【発明が解決しようとする課題】
上記の従来のタイミング制約値抽出フローでは、二分探索法で解が収束するまでに多くの回路シミュレーションを必要とし、また高精度な解を探索するため回路シミュレーション時間が増大し、タイミング制約値を抽出するために多大な時間がかかってしまうという課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、タイミング制約値を高速に抽出するタイミング制約値抽出方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の課題を解決するために、本発明は次のような手段を講じる。
【０００８】
第１の解決手段として、本発明によるタイミング制約値抽出方法は、第１のセルを構成する電子回路構成とデータベースに保存された第２のセルを構成する電子回路構成を比較する電子回路構成比較工程と、前記比較の結果が一致の場合、第２のセルのタイミング制約値を第１のセルのタイミング制約値として抽出するタイミング制約値抽出工程とを備えている。
【０００９】
この構成によれば、データベースに過去に解析した電子回路構成とタイミング制約値を保持しておき、今回計算する電子回路構成と比較し、一致すれば、過去のタイミング制約値をライブラリの最終結果とすることにより、タイミング制約値を算出するシミュレーション時間を大幅に削減することができ、ひいてはライブラリ作成時間を大幅に削減することができる。
【００１０】
また、第２の解決手段として、本発明によるタイミング制約値抽出方法は、順序回路を構成するセルのタイミング制約値の生成において、前記セルのデータ入力信号とクロック入力信号の入力波形を記載した入力波形情報と前記セルの電子回路構成を記載した回路接続情報と前記セルで使用しているトランジスタの電流電圧特性を記載したトランジスタモデルを参照し、前記セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差を設定するシミュレーション条件設定工程と、前記第１の探索領域と前記第１の許容誤差を使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して第１の回路シミュレータで二分探索法を実施することにより、第２の探索領域を作成する第１のシミュレーション工程と、前記第２の探索領域および第２の許容誤差を使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して第２の回路シミュレータで二分探索法を実施することにより、第３の探索領域を作成する第２のシミュレーション工程とを備えている。
【００１１】
この構成によれば、設定した複数個の回路シミュレータを使用してシミュレーションを行うことで、タイミング制約値を算出するシミュレーション時間を大幅に削減することができ、ひいてはタイミング制約値抽出時間を大幅に削減することができる。
【００１２】
また、第３の解決手段として、本発明によるタイミング制約値抽出方法は、順序回路を構成するセルのタイミング制約値の生成において、前記セルのデータ入力信号とクロック入力信号の入力波形を記載した入力波形情報と前記セルの電子回路構成を記載した回路接続情報と前記セルで使用しているトランジスタの電流電圧特性を記載したトランジスタモデルとシミュレーションで使用するタイムステップを記載したタイムステップ情報を参照し、前記セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差と第１のタイムステップを設定するシミュレーション条件設定工程と、前記第１の探索領域と前記第１の許容誤差と前記第１のタイムステップを使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第２の探索領域を作成する第１のシミュレーション工程と、前記第２の探索領域と第２の許容誤差と第２のタイムステップを使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第３の探索領域を作成する第２のシミュレーション工程とを備えている。
【００１３】
この構成によれば、設定した複数のタイムステップを使用して回路シミュレーションを行うことで、シミュレーション時間を大幅に削減し、タイミング制約値抽出時間を大幅に削減することができる。
【００１４】
また、第４の解決手段として、本発明によるタイミング制約値抽出方法は、順序回路を構成するセルのタイミング制約値の生成において、前記セルのデータ入力信号とクロック入力信号の入力波形を記載した入力波形情報と前記セルの複数個の電子回路構成を記載した回路接続情報と前記セルで使用しているトランジスタの電流電圧特性を記載した複数個のトランジスタモデルを参照し、前記セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差を設定するシミュレーション条件設定工程と、前記第１の探索領域と前記第１の許容誤差と第１のトランジスタモデルと第１の回路接続情報を使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第２の探索領域と作成する第１のシミュレーション工程と、前記第２の探索領域と第２の許容誤差と第２のトランジスタモデルと第２の回路接続情報を使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第３の探索領域を作成する第２のシミュレーション工程とを備えている。
【００１５】
この構成によれば、複数個の回路接続情報と複数個のトランジスタモデルを使用して回路シミュレーションを行うことにより、シミュレーション時間を大幅に削減し、ライブラリ作成時間を大幅に削減することができる。
【００１６】
また、第５の解決手段として、本発明によるタイミング制約値抽出方法は、第２の探索領域を設定して回路シミュレーションを実施して波形情報を作成するシミュレーション工程と、前記波形情報と期待値との比較を行う期待値比較工程と、前記比較の結果が一致の場合、前記第２の探索領域を探索領域として設定する探索領域出力工程と、前記比較の結果が不一致の場合、前記第２の探索領域を広げて前記第２の探索領域を再設定する探索領域設定工程とを備えている。
【００１７】
この構成によれば、タイムステップ、回路シミュレータ、回路接続情報、トランジスタモデルの切り替えによる解析結果の誤差を考慮してタイムステップ、回路シミュレータ、回路接続情報、トランジスタモデルの切り替えを実現することができる。
【００１８】
また、第６の解決手段として、本発明によるタイミング制約値抽出方法は、データ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる許容誤差とを設定するシミュレーション条件設定工程と、データ入力信号とクロック入力信号それぞれの変化時刻と前記第１の探索領域と前記許容誤差を設定し回路シミュレーションを実施することにより、第２の探索領域と波形情報を生成する回路シミュレーション工程と、前記波形情報より目的とするタイミング制約値が負値となるか判定する工程と、前記判定工程で負値となる場合、前記タイミング制約値を零として出力するタイミング制約値出力工程とを備えている。
【００１９】
この構成によれば、タイミング制約値が負値を取る場合に二分探索を終了し、タイミング制約値を零として出力することにより、シミュレーション時間を大幅に削減することができ、ひいては二分探索法の実行時間を大幅に削減することができる。
【００２０】
【発明の実施の形態】
以下、本発明にかかわるタイミング制約値抽出方法の実施の形態を図面に基づいて詳細に説明する。
【００２１】
（第１の実施の形態）
図１は本発明の第１の実施形態におけるタイミング制約値抽出方法（学習機能）を示すフローチャートである。１はセルのデータ入力端子とクロック入力端子にそれぞれ入力する入力波形情報であり、２は前記セルの電子回路構成を記載した回路接続情報であり、３は前記セルのトランジスタの電流電圧特性を記載したトランジスタモデルであり、４は抽出されたタイミング制約値である。８は入力波形情報１と回路接続情報２とトランジスタモデル３を参照し、データ入力端子とクロック入力端子それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる許容誤差とを設定するシミュレーション条件設定工程である。９は第１のセルを構成する電子回路構成と第２のデータベースに保存された第２のセルを構成する電子回路構成を比較する電子回路構成比較工程である。１０は、前記比較の結果が一致の場合、第２のセルのタイミング制約値を第１のセルのタイミング制約値として抽出するタイミング制約値抽出工程である。１１は前記比較の結果が不一致の場合、前記探索領域と前記許容誤差とデータ入力信号とクロック入力信号のそれぞれの変化時刻を設定し、二分探索法を実施して第１のタイミング制約値を抽出するシミュレーション工程である。
【００２２】
次に動作について説明する。まず、データ入力信号とクロック入力信号の入力波形情報１が記載されているファイルと解析するトランジスタ回路の回路接続情報２と回路で使用されているトランジスタの電流電圧特性を記載したトランジスタモデル３を入力し、データとクロックの入力波形の傾きと二分探索を適用する探索領域と二分探索の終了条件となるタイミング制約値の許容誤差を設定する。そして、回路接続情報２より今回計算する電子回路構成を抽出し、今回計算する電子回路構成がデータベース内に保持されている電子回路構成と一致するものがないかどうかを調べる。もし一致していれば、データベースに保持されているタイミング制約値を最終結果とし、一致しなければ、先程入力したデータとクロックの入力波形の傾きと回路接続情報とトランジスタモデルと探索領域設定値と許容誤差設定値を使用して二分探索を行い、解を探索し、算出された結果を最終結果とする。
【００２３】
以上のように、本実施の形態によれば、データベースに過去に解析した電子回路構成とタイミング制約値を保持しておき、今回計算する電子回路構成と比較し、一致すれば、過去のタイミング制約値をライブラリの最終結果とすることにより、タイミング制約値を算出するシミュレーション時間を大幅に削減することができ、ひいてはライブラリ作成時間を大幅に削減することができる。
【００２４】
（第２の実施形態）
図２は本発明の第２の実施形態におけるタイミング制約値抽出方法（回路シミュレータ切り替え）を示すフローチャートである。１はセルのデータ入力端子とクロック入力端子にそれぞれ入力する入力波形情報であり、２は前記セルの電子回路構成を記載した回路接続情報であり、３は前記セルのトランジスタの電流電圧特性を記載したトランジスタモデルであり、４は抽出されたタイミング制約値である。１２は入力波形情報１と回路接続情報２とトランジスタモデル３を参照し、セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差を設定するシミュレーション条件設定工程である。１３は前記第１の探索領域と前記第１の許容誤差を使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して第１の回路シミュレータで二分探索法を実施することにより、第２の探索領域を作成する第１のシミュレーション工程である。１４は前記第２の探索領域および第２の許容誤差を使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して第２の回路シミュレータで二分探索法を実施することにより、第３の探索領域を作成する第２のシミュレーション工程である。１５は前記第３の探索領域を前記セルのタイミング制約値として抽出するタイミング制約値抽出工程である。
【００２５】
次に動作について説明する。まず、データ入力信号とクロック入力信号に入力する入力波形情報１と解析する電子回路の回路接続情報２と回路で使用するトランジスタの電流電圧特性を記載したトランジスタモデル３を入力し、データとクロックの入力波形の傾きと二分探索を実施する第１の探索領域と第１の終了条件となる許容誤差と設定する。先程入力した回路接続情報とトランジスタモデルと第１の探索領域設定値と第１の許容誤差値を使用して第１の回路シミュレータで二分探索を実施することにより、第２の探索領域を求める。次に、求めた第２の探索領域と第２の許容誤差と第２の回路シミュレータを使用して二分探索を実施することにより、第３の探索領域を求める。最後に算出した探索領域よりタイミング制約値を抽出する。
【００２６】
本実施の形態によれば、設定した複数個の回路シミュレータを使用してシミュレーションを行うことで、タイミング制約値を算出するシミュレーション時間を大幅に削減することができ、ひいてはタイミング制約値抽出時間を大幅に削減することができる。
【００２７】
（第３の実施形態）
図３は本発明の第３の実施形態におけるタイミング制約値抽出方法（シミュレーションタイムステップ切り替え）を示すフローチャートである。１はセルのデータ入力端子とクロック入力端子にそれぞれ入力する入力波形情報であり、２は前記セルの電子回路構成を記載した回路接続情報であり、３は前記セルのトランジスタの電流電圧特性を記載したトランジスタモデルであり、４は抽出されたタイミング制約値、１６はシミュレーションで使用するタイムステップを記載したタイムステップ情報である。１７は入力波形情報１と回路接続情報２とトランジスタモデル３とタイムステップ情報１６を参照し、前記セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差とシミュレーションの第１のタイムステップを設定するシミュレーション条件設定工程である。１８は前記第１の探索領域と前記第１の許容誤差と前記第１のタイムステップを使用して、データ入力信号とクロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第２の探索領域を作成する第１のシミュレーション工程である。１９は前記第２の探索領域と第２の許容誤差と第２のタイムステップを使用して、データ入力信号とクロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第３の探索領域を作成する第２のシミュレーション工程である。２０は前記第３の探索領域を前記セルのタイミング制約値として抽出するタイミング制約値抽出工程である。
【００２８】
次に動作について説明する。まず、データ入力信号とクロック入力信号の入力する入力波形情報１と解析する電子回路の接続を記載した回路接続情報２と回路で使用されているトランジスタの電流電圧特性を記載したトランジスタモデル３とシミュレーションで使用するタイムステップを記載したタイムステップ情報１６を入力し、データとクロックの入力波形の傾きと二分探索を実施する第１の探索領域と終了条件となる第１の許容誤差と第１のタイムステップを設定する。第１の探索領域と第１の許容誤差と第１のタイムステップを使用して二分探索を実施し第２の探索領域を求める。次に、求めた第２の探索領域と第２の許容誤差と第２のタイムステップを設定し二分探索を実施し第３の探索領域を求める。最後に算出された探索領域よりタイミング制約値を抽出する。
【００２９】
本実施の形態によれば、設定した複数のタイムステップを使用して回路シミュレーションを行うことで、シミュレーション時間を大幅に削減し、タイミング制約値抽出時間を大幅に削減することができる。
【００３０】
（第４の実施形態）
図４は本発明の第４の実施形態におけるタイミング制約値抽出方法（トランジスタモデル切り替え）を示すフローチャートである。１はセルのデータ入力端子とクロック入力端子にそれぞれ入力する入力波形情報であり、２１は前記セルの電子回路構成を記載した複数個の回路接続情報であり、２２は前記セルのトランジスタの電流電圧特性を記載した複数個のトランジスタモデルであり、４は抽出されたタイミング制約値である。２３は入力波形情報１と回路接続情報２１とトランジスタモデル２２を参照し、前記セルのデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差を設定するシミュレーション条件設定工程である。２４は前記第１の探索領域と前記第１の探索領域と第１のトランジスタモデルと第１の回路接続情報を使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第２の探索領域を作成する第１のシミュレーション工程である。２５は前記第２の探索領域と第２の許容誤差と第２のトランジスタモデルと第２の回路接続情報を使用してデータ入力信号とクロック入力信号それぞれの変化時刻を設定して回路シミュレータで二分探索法を実施することにより、第３の探索領域を作成する第２のシミュレーション工程である。２６は前記第３の探索領域を前記セルのタイミング制約値として抽出するタイミング制約値抽出工程である。
【００３１】
次に動作について説明する。まず、データ入力信号とクロック入力信号に入力する入力波形情報１と解析するトランジスタ回路の複数個の回路接続情報２１と回路で使用しているトランジスタの電流電圧特性を記載した複数個のトランジスタモデル２２を入力し、データとクロックの入力波形の傾きと二分探索法を実施する第１の探索領域と終了条件となる第１の許容誤差を設定する。前記第１の探索領域と前記第１の許容誤差と第１の回路接続情報と第１のトランジスタモデルを使用して二分探索を実施することにより、第２の探索領域を求める。求めた第２の探索領域と第２の許容誤差と第２の回路接続情報と第２のトランジスタモデルを使用して二分探索を実施することにより、第３の探索領域を求める。最後に算出した探索領域よりタイミング制約値を抽出する。
【００３２】
本実施の形態によれば、複数個の回路接続情報と複数個のトランジスタモデルを使用して回路シミュレーションを行うことにより、シミュレーション時間を大幅に削減し、ライブラリ作成時間を大幅に削減することができる。
【００３３】
（第５の実施形態）
図５は本発明の第５の実施形態におけるタイムステップ、回路シミュレータ、回路接続情報、トランジスタモデル切り替えによる誤差を考慮した探索領域設定のフローチャートである。２７は第２の探索領域を設定して回路シミュレーションを実施して波形情報を作成するシミュレーション工程である。２８は波形情報と期待値との比較を行う期待値比較工程である。２９は前記比較の結果が一致の場合、前記第２の探索領域を探索領域として設定する探索領域出力工程である。３０は前記比較の結果が不一致の場合、前記第２の探索領域を広げて前記第２の探索領域を再設定する探索領域設定工程である。
【００３４】
次に動作について説明する。まず、第２の探索領域を設定して回路シミュレーションを実施して前記第２の探索領域内に目的とする解が存在するかどうかを調べる。もし存在しなければ、第２の探索領域を広げて、再び回路シミュレーションを行う。もし存在すれば、第２の探索領域を探索領域として出力する。
【００３５】
本実施の形態によれば、タイムステップ、回路シミュレータ、回路接続情報、トランジスタモデルの切り替えによる解析結果の誤差を考慮してタイムステップ、回路シミュレータ、回路接続情報、トランジスタモデルの切り替えを実現することができる。
【００３６】
（第６の実施形態）
図６は本発明の第６の実施形態における二分探索法のフローチャートである。
【００３７】
３１はデータ入力信号とクロック入力信号それぞれの変化時刻を設定して二分探索法を実施する第１の探索領域と終了条件となる許容誤差とを設定するシミュレーション条件設定工程である。３２はデータ入力信号とクロック入力信号それぞれの変化時刻と前記探索領域と前記許容誤差を設定し回路シミュレーションを実施することにより、第２の探索領域と波形情報を生成する回路シミュレーション工程である。３３は前記波形情報より目的とするタイミング制約が負値となるか判定する負値判定工程である。３４は負値判定工程３３で負値となる場合、前記タイミング制約値を零として出力するタイミング制約値出力工程である。３５は負値判定工程３３で正値となる場合、前記第２の探索領域が前記許容誤差内に収束しているか判定する収束判定工程である。３６は収束判定工程３５で収束していない場合、第２の探索領域を狭めて再設定する探索領域設定工程である。３７は収束判定工程３５で収束している場合は、第２の探索領域を出力する探索領域出力工程である。
【００３８】
次に動作について説明する。設定された初期条件をもとに、まず探索領域内に解が存在するかどうかを調査するために回路シミュレーションを行う。得られた回路シミュレーション結果より解が探索領域内に存在するかどうかを判定する。もし存在するならば探索領域を狭めて再設定して回路シミュレーションを行う。もし解が探索領域区間内に存在するのであれば、算出されたタイミング制約値が負値をとるかどうかを判定する。もし負値であれば、タイミング制約値を零としてライブラリに書き込む。もし負値でなければ、探索領域がシミュレーション終了条件を満たしているかを判定し、満たしていなければ、探索領域をさらに狭めて設定し、回路シミュレーションを行う。これをタイミング制約値が負値を取るかシミュレーション条件を満たすまで行う。
【００３９】
本実施の形態によれば、タイミング制約値が負値を取る場合に二分探索を終了し、タイミング制約値を零として出力することにより、シミュレーション時間を大幅に削減することができ、ひいては二分探索法の実行時間を大幅に削減することができる。
【００４０】
【発明の効果】
以上のように、この発明によれば、データベースに過去に解析した電子回路構成とタイミング制約値を保持しておき、今回計算する電子回路構成と比較し、一致すれば、過去のタイミング制約値をライブラリの最終結果とすることにより、タイミング制約値を算出するシミュレーション時間を大幅に削減することができ、ひいてはライブラリ作成時間を大幅に削減することができる。
【００４１】
また、設定した複数個の回路シミュレータを使用してシミュレーションを行うことで、タイミング制約値を算出するシミュレーション時間を大幅に削減することができ、ひいてはタイミング制約値抽出時間を大幅に削減することができる。
【００４２】
また、設定した複数のタイムステップを使用して回路シミュレーションを行うことで、シミュレーション時間を大幅に削減し、タイミング制約値抽出時間を大幅に削減することができる。
【００４３】
また、複数個の回路接続情報とトランジスタモデルを使用して回路シミュレーションを行うことにより、シミュレーション時間を大幅に削減し、ライブラリ作成時間を大幅に削減することができる。
【００４４】
また、タイムステップ、回路シミュレータ、回路接続情報、トランジスタモデルの切り替えによる解析結果の誤差を考慮してタイムステップ、回路シミュレータ、回路接続情報、トランジスタモデルの切り替えを実現することができる。
【００４５】
また、タイミング制約値が負値を取る場合に二分探索を終了し、タイミング制約値を零として出力することにより、シミュレーション時間を大幅に削減することができ、ひいては二分探索法の実行時間の大幅な削減の実現を可能とする。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるタイミング制約値抽出方法を示すフローチャート（学習機能）
【図２】本発明の第２の実施形態におけるタイミング制約値抽出方法を示すフローチャート（回路シミュレータ切り替え）
【図３】本発明の第３の実施形態におけるタイミング制約値抽出方法を示すフローチャート（シミュレーションタイムステップ切り替え）
【図４】本発明の第４の実施形態におけるタイミング制約値抽出方法を示すフローチャート（回路接続情報切り替え）
【図５】本発明の第５の実施形態におけるタイムステップ／回路シミュレータ／回路接続情報／トランジスタモデル切り替えによる誤差を考慮した探索領域設定のフローチャート
【図６】本発明の第６の実施形態における負値のタイミング制約値の処理を追加した二分探索のフローチャート
【図７】従来のタイミング制約値抽出方法を示すフローチャート
【符号の説明】
１  入力波形情報
２  回路接続情報
３  トランジスタモデル
４  タイミング制約値
５  シミュレーション条件設定工程
６  シミュレーション工程
７  タイミング制約値抽出工程
８  シミュレーション条件設定工程
９  電子回路構成比較工程
１０  タイミング制約値抽出工程
１１  シミュレーション工程
１２  シミュレーション条件設定工程
１３  第１のシミュレーション工程（第１の回路シミュレータ）
１４  第２のシミュレーション工程（第２の回路シミュレータ）
１５  タイミング制約値抽出工程
１６  タイムステップ情報
１７  シミュレーション条件設定工程
１８  第１のシミュレーション工程（第１のタイムステップ）
１９  第２のシミュレーション工程（第２のタイムステップ）
２０  タイミング制約値抽出工程
２１  複数個の回路接続情報
２２  複数個のトランジスタモデル
２３  シミュレーション条件設定工程
２４  第１のシミュレーション工程（第１の回路接続情報）
２５  第２のシミュレーション工程（第２の回路接続情報）
２６  タイミング制約値抽出工程
２７  シミュレーション工程
２８  期待値比較工程
２９  探索領域出力工程
３０  探索領域設定工程
３１  シミュレーション条件設定工程
３２  シミュレーション工程
３３  負値判定工程
３４  タイミング制約値出力工程
３５  収束判定工程
３６  探索領域設定工程
３７  探索領域出力工程
【図１】
2005011060.tif 000003
【図２】
2005011060.tif 000004
【図３】
2005011060.tif 000005
【図４】
2005011060.tif 000006
【図５】
2005011060.tif 000007
【図６】
2005011060.tif 000008
【図７】
2005011060.tif 000009