【手続補正書】
【提出日】平成22年2月10日(2010.2.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いの極性が異なる第１の半導体領域と第２の半導体領域とを有する半導体基板の上に形成されたゲート絶縁膜と、
前記第２の半導体領域における前記ゲート絶縁膜の上に選択的に形成された第１の金属膜と、
前記第１の半導体領域における前記ゲート絶縁膜の上及び前記第２の半導体領域における前記第１の金属膜の上に形成されたシリコンからなる導電膜と、
前記第１の半導体領域において、前記導電膜からパターニングにより形成された第１のゲート電極と、
前記第２の半導体領域において、前記導電膜及び第１の金属膜からパターニングにより形成された第２のゲート電極と、
前記第１の半導体領域及び第２の半導体領域の上に形成され、前記第１のゲート電極及び第２のゲート電極を覆う絶縁膜と、
前記絶縁膜及び導電膜を貫通して前記第１の金属膜と直接に接続された第２の金属膜とを備えていることを特徴とする半導体装置。
【請求項２】
互いの極性が異なる第１の半導体領域及び第２の半導体領域の上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜における前記第１の半導体領域の上に形成された第１の導電膜を含む第１のゲート電極と、
前記ゲート絶縁膜における前記第２の半導体領域の上に順次形成され、第１の金属膜とシリコンからなる第２の導電膜とにより構成された第２のゲート電極と、
前記第１の半導体領域及び第２の半導体領域の上に前記ゲート電極を覆うように形成された絶縁膜と、
前記絶縁膜を貫通して前記第１の金属膜と接続された第２の金属膜とを備え、
前記第１の金属膜は、前記第２の半導体領域における前記第１の半導体領域との境界部分において前記第２の半導体領域に対して垂直に立ち上がる垂直部を有し、
前記第１の金属膜における前記垂直部の上端面は、前記第１の導電膜及び第２の導電膜から露出しており、
前記第２の金属膜は、前記第１の金属膜における前記垂直部の上端面と接続されていることを特徴とする半導体装置。
【請求項３】
前記第１の導電膜は、シリコンからなることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１の導電膜は、第３の金属膜であることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第１の導電膜の上面、前記第２の導電膜の上面及び前記第１の金属膜における前記垂直部の上端面を覆う第４の金属膜をさらに備え、
前記第２の金属膜は、前記第１の金属膜における前記垂直部の上端面と前記第４の金属膜を介して電気的に接続されていることを特徴とする請求項２〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１の導電膜の上面、前記第２の導電膜の上面及び前記第１の金属膜における前記垂直部の上端面を覆うように順次形成され、シリコンからなる第３の導電膜と第４の金属膜とをさらに備え、
前記第２の金属膜は、前記第４の金属膜及び第３の導電膜を貫通して前記第１の金属膜における前記垂直部の上端面と直接に接続されていることを特徴とする請求項２〜４のいずれか１項に記載の半導体装置。
【請求項７】
前記第４の金属膜は、金属シリサイド又は高融点金属からなることを特徴とする請求項５又は６に記載の半導体装置。
【請求項８】
半導体領域の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、第１の金属膜及びシリコンからなる導電膜を順次形成する工程と、
前記第１の金属膜及び導電膜をパターニングすることにより、前記第１の金属膜及び導電膜からゲート電極を形成する工程と、
前記半導体領域の上に、前記ゲート電極を覆う絶縁膜を形成する工程と、
前記絶縁膜及び導電膜に対して、前記第１の金属膜を露出するコンタクトホールを形成する工程と、
前記コンタクトホールに第２の金属膜を前記第１の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項９】
互いの極性が異なる第１の半導体領域と第２の半導体領域とを有する半導体基板の上に、ゲート絶縁膜を形成する工程と、
前記第２の半導体領域における前記ゲート絶縁膜の上に、第１の金属膜を選択的に形成する工程と、
前記第１の半導体領域における前記ゲート絶縁膜の上及び前記第２の半導体領域における前記第１の金属膜の上に、シリコンからなる導電膜を形成する工程と、
前記第１の半導体領域においては、前記導電膜をパターニングして前記導電膜から第１のゲート電極を形成し、前記第２の半導体領域においては、前記導電膜及び第１の金属膜をパターニングして前記導電膜及び第１の金属膜から第２のゲート電極を形成する工程と、
前記第１の半導体領域及び第２の半導体領域の上に、前記第１のゲート電極及び第２のゲート電極を覆う絶縁膜を形成する工程と、
前記絶縁膜及び導電膜に対して、前記第１の金属膜を露出するコンタクトホールを形成する工程と、
前記コンタクトホールに第２の金属膜を前記第１の金属膜と直接に接続されるように埋め込む工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１０】
互いの極性が異なる第１の半導体領域と第２の半導体領域とを有する半導体基板の上に、ゲート絶縁膜を形成する第１の工程と、
前記第１の半導体領域における前記ゲート絶縁膜の上に、シリコンからなる第１の導電膜を選択的に形成する第２の工程と、
前記第１の半導体領域における前記第１の導電膜の上及び該第１の導電膜における前記第２の半導体領域側の側面、並びに前記第２の半導体領域における前記ゲート絶縁膜の上に跨るように、第１の金属膜を形成する第３の工程と、
前記第１の金属膜の上に、シリコンからなる第２の導電膜を形成する第４の工程と、
前記第２の導電膜を研磨することにより、前記第１の導電膜と、前記第１の金属膜における前記第１の導電膜及び第２の導電膜に挟まれた第１の導電膜の側面上部分の上端面とを露出する第５の工程と、
前記第１の半導体領域においては、前記第１の導電膜をパターニングして前記第１の導電膜から第１のゲート電極を形成し、前記第２の半導体領域においては、前記第２の導電膜及び第１の金属膜をパターニングして前記第２の導電膜及び第１の金属膜から第２のゲート電極を形成する第６の工程と、
前記第１の半導体領域及び第２の半導体領域の上に、前記第１のゲート電極及び第２のゲート電極を覆う絶縁膜を形成する第７の工程と、
前記絶縁膜に対して、前記第１の金属膜における前記上端面を露出するコンタクトホールを形成する第８の工程と、
前記コンタクトホールに第２の金属膜を前記第１の金属膜における前記上端面と直接に接続されるように埋め込む第９の工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１１】
前記第１の工程と前記第２の工程との間に、
前記ゲート絶縁膜の上における前記第１の半導体領域に、第３の金属膜を選択的に形成する第１０の工程をさらに備え、
前記第６の工程において、前記第１のゲート電極は、前記第３の金属膜をもパターニングすることにより、前記第１の導電膜及び第３の金属膜により構成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
第３の半導体装置の製造方法は、第１の工程と第２の工程との間に、ゲート絶縁膜の上における第１の半導体領域に、第３の金属膜を選択的に形成する第１０の工程をさらに備え、第６の工程において、第１のゲート電極は、第３の金属膜をもパターニングすることにより、第１の導電膜及び第３の金属膜により構成されることが好ましい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
次に、図１１（ｂ）に示すように、リソグラフィ法及びドライエッチング法により、ゲートパターニングを行い、ＮＦＥＴ形成領域５０Ｎにおいては、第１のポリシリコン膜５及び第３のポリシリコン１２膜からなる第１のゲート電極部２０ａを形成する。一方、ＰＦＥＴ形成領域５０Ｐにおいては、ＴｉＮ膜４、第２のポリシリコン膜１１及び第３のポリシリコン膜１２からなるメタルゲートとなる第２のゲート電極部２０ｂを形成する。続いて、図示はしないが、ゲート電極２０をマスクとした半導体基板１へのエクステンション注入によるＬＤＤ層の形成、ゲート電極２０へのサイドウォール６の形成、及びゲート電極２０及びサイドウォール６をマスクとした半導体基板１へのソース／ドレイン注入を行い、注入された不純物の活性化熱処理を行う。その後、半導体基板１上の全面にニッケル（Ｎｉ）膜を堆積して、ソース／ドレインの上部及び第３のポリシリコン膜１２の上部にそれぞれニッケルシリサイド層７を形成する。ここで、第３のポリシリコン膜１２の厚さが１０ｎｍ程度の場合には、該第３のポリシリコン膜１２は、その膜厚の全体がニッケルシリサイド層７となる。