(57)【要約】【課題】より短時間で、欠陥位置の特定を容易に行えるコンタクトホールのオープン不良検査方法を提供する。【解決手段】半導体基板１１上に形成された第１の絶縁膜１２にコンタクトホール１４を形成する工程と、コンタクトホール１４にシリコン膜を埋め込む工程と、シリコン膜をエッチバックし、コンタクトホール内に島状の導電性ポリシリコン領域１６を形成する工程と、第１の絶縁膜１２上に第２の絶縁膜１５を形成する工程と、上記評価装置をエッチング液に浸漬し、導電性ポリシリコン領域１６を陽極化成の原理によってエッチングする工程と、上記評価装置上に形成されたエッチング欠陥の位置を特定する工程とを含む。これによってオープン不良の箇所を比較的短時間で簡易に特定することができる。【選択図】  図１
2005011948.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上または上方に設けられた第１の絶縁膜にコンタクトホールを形成する際の接続不良の評価方法であって、
上記第１の絶縁膜に上記コンタクトホールを形成する工程（ａ）と、
上記コンタクトホールを埋め、シリコンを含む導電性の半導体層を形成する工程（ｂ）と、
上記第１の絶縁膜上に第２の絶縁膜を形成する工程（ｃ）と、
上記半導体基板をエッチング液に浸漬して上記第２の絶縁膜を除去するとともに、上記半導体層を陽極化成によりエッチングする工程（ｄ）と、
上記工程（ｄ）でエッチングされた上記半導体層を検出する工程（ｅ）と
を備えている接続不良の評価方法。
【請求項２】
請求項１に記載の接続不良の評価方法において、
上記工程（ａ）の後、上記工程（ｂ）の前に、上記コンタクトホール内にメタル膜を設ける工程をさらに含む、接続不良の評価方法。
【請求項３】
請求項２に記載の接続不良の評価方法において、
上記メタル膜は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＷＮまたはＣｕからなる、接続不良の評価方法。
【請求項４】
請求項１に記載の接続不良の評価方法において、
上記半導体基板の上または上方で且つ上記第１の絶縁膜の下には、上記第１の絶縁膜と異なる材料からなるライナー絶縁膜がさらに設けられており、
上記工程（ａ）で形成される上記コンタクトホールは、上記ライナー絶縁膜まで達する、接続不良の評価方法。
【請求項５】
請求項４に記載の接続不良の評価方法において、
上記半導体基板上にはゲート絶縁膜が、
上記ゲート絶縁膜上で上記ライナー絶縁膜の下にはゲート電極が、
上記ゲート電極の側面上で且つ上記ライナー絶縁膜の下には絶縁体からなるサイドウォールがそれぞれさらに設けられており、
上記工程（ａ）で形成される上記コンタクトホールは、上記ゲート電極の上方と、上記半導体基板のうち上記ゲート電極の側方に位置する領域の上方とに開口する、接続不良の評価方法。
【請求項６】
請求項５に記載の接続不良の評価方法において、
上記ゲート電極の上方に開口する上記コンタクトホールと、上記ゲート電極の側方に位置する領域の上方に開口する上記コンタクトホールとは一体化されている、接続不良の評価方法。
【請求項７】
請求項４に記載の接続不良の評価方法において、
上記半導体基板上にはゲート絶縁膜が、
上記ゲート絶縁膜上にはゲート電極が、
上記ゲート電極の上で且つ上記ライナー絶縁膜の下には第３の絶縁膜が、
上記ゲート電極の側面上で且つ上記ライナー絶縁膜の下には絶縁体からなるサイドウォールがそれぞれさらに設けられており、
上記工程（ａ）では、上記コンタクトホールが上記ゲート電極に到達するようにＳＡＣ工程によって形成される、接続不良の評価方法。
【請求項８】
請求項１〜７のいずれか１つに記載の接続不良の評価方法において、
上記半導体層は、ｐ型シリコン層である、接続不良の評価方法。
【請求項９】
請求項１〜８のうちいずれか１つに記載の接続不良の評価方法において、
上記半導体層は、ポリシリコンまたはアモルファスシリコンからなっている、接続不良の評価方法。
【請求項１０】
請求項１〜９のうちいずれか１つに記載の接続不良の評価方法において、
上記エッチング液は、Ｆ原子を有するイオンを含んでいる、接続不良の評価方法。
【請求項１１】
請求項１０に記載の接続不良の評価方法において、
上記エッチング液は、ＢＨＦ液またはＨＦ液である、接続不良の評価方法。
【請求項１２】
請求項１〜１１のうちいずれか１つに記載の接続不良の評価方法において、
上記工程（ａ）でのコンタクトホールの形成は、ドライエッチングまたはウェットエッチングによるものである、接続不良の評価方法。
【請求項１３】
請求項９に記載の接続不良の評価方法において、
上記工程（ｂ）では、半導体材料を堆積した後にＣＭＰまたはエッチバックを行なうことにより上記半導体材料で上記コンタクトホールを埋める、接続不良の評価方法。
【請求項１４】
請求項１３に記載の接続不良の評価方法において、
上記工程（ｂ）は、
上記コンタクトホール内にノンドープトシリコン層を埋め込む工程と、
上記ノンドープシリコン層に不純物を導入する工程と
を含んでいる、接続不良の評価方法。
【請求項１５】
請求項１３に記載の接続不良の評価方法において、
上記工程（ｂ）は、
上記コンタクトホール内にｎ型不純物を含むシリコン層を堆積する工程を含んでいる、接続不良の評価方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造にあたり、コンタクトホールを形成する際の接続不良の評価方法に関し、特にオープン不良およびショート不良の評価方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の製造にあたって、コンタクトホールの形成後には、次のような方法によってオープン不良の検出が行われていた。この従来の検出・評価方法は、製造ライン上で行なうインライン検査（インライン評価）と、製造ラインと独立して行なうオフライン検査（オフライン評価）とに分けられる。
【０００３】
まず、インライン検査としては、レーザー光を用いた光電子測定が挙げられる。この方法においては、半導体基板上の絶縁膜にコンタクトホールを形成した後に、下地膜（半導体）は励起できるが絶縁膜は励起できない波長のレーザー光を試料表面に照射しながら、各コンタクトホールから放出される光電子量を測定していく。このとき、検出される光電子量が多ければコンタクトホールは開口しており、少なければオープン状態（開口していない状態）であることがわかる。この方法によれば、試料を破壊することなくコンタクトホールのオープン不良を検出することができる。（特許文献１参照）
また、別の方法として、試料から放出される二次電子を走査電子顕微鏡（ＳＥＭ）で観察するＶｏｌｔａｇｅ  ｃｏｎｔｒａｓｔ法がある。この方法では、半導体基板上の絶縁膜にコンタクトホールを形成した後、該コンタクトホールを導電体で埋める。その状態で、試料をＳＥＭ観察し、コンタクト部のコントラスト差を調べる。これは、コンタクトホールが開口しているか否かで２次電子の放出量が異なることを利用した評価法である。すなわち、コンタクトホールが基板と電気的に接続されていれば、電子の供給元があるため２次電子の放出は絶えず続くが、オープンしていれば（コンタクトホールが基板に達していなければ）、電子の供給元がないため２次電子の放出は少なくなる。従って、この２次電子量を調べることで、オープン不良を検出することができる。
【０００４】
これらの方法に対して、オフライン検査では、コンタクトアレイＴＥＧを使用した電気的な評価方法がある。すなわち、評価したいコンタクト形成工程においてエッチング条件を振る。その後、埋め込み工程や上部配線の形成工程を経て拡散を完了させ、コンタクト部が目的通りに形成されているか否かを電気的に評価する。これにより、コンタクトホールが設計通りに形成できるエッチング条件を知ることができる。
【０００５】
以上のような従来のオンライン評価及びオフライン評価は、コンタクトホール形成時のエッチング評価だけでなく、コンタクトホールの埋め込み工程で発生するボイドによるオープン不良、あるいはＳＡＣ（Ｓｅｌｆ  Ａｌｉｇｎｅｄ  Ｃｏｎｔａｃｔ）構造におけるコンタクトホール形成時のショート不良を検出する場合にも用いられる。
【０００６】
【特許文献１】
特許第３０１１１７３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のインライン評価方法では以下のような不具合があった。
【０００８】
まず、従来の評価方法は基本的にＳＥＭ観察であるため、電子線走査スピードの制約などから測定に長時間を要していた。このため、測定時間が非常に長い場合、半導体装置の生産効率の低下につながっていた。
【０００９】
さらに、従来の評価方法では、不良解析時において、欠陥位置の特定が容易ではなかった。すなわち、従来の評価方法において、光学的観察や通常のＳＥＭ観察などではオープン不良位置をそれと判断できない。したがって、ＦＩＢ（収束イオンビーム）などを用いた物理解析を行なう際には、欠陥のある座標をあらかじめ正確に押さえておく必要がある。これは同一パターンが並ぶコンタクトアレイＴＥＧなどでは容易なことではない。
【００１０】
また、ＴＥＧによる電気的な評価方法においても、評価できるコンタクト数は飛躍的に増加するものの、実験を行った後にも拡散が必要であり、評価を完了するためには時間がかかるという課題があった。
【００１１】
本発明の目的は、従来よりも短時間で、欠陥位置の特定を容易に行えるコンタクトホールのオープン不良検査方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の接続不良の評価方法は、半導体基板の上または上方に設けられた第１の絶縁膜にコンタクトホールを形成する際の接続不良の評価方法であって、上記第１の絶縁膜に上記コンタクトホールを形成する工程（ａ）と、上記コンタクトホールを埋め、シリコンを含む導電性の半導体層を形成する工程（ｂ）と、上記第１の絶縁膜上に第２の絶縁膜を形成する工程（ｃ）と、上記半導体基板をエッチング液に浸漬して上記第２の絶縁膜を除去するとともに、上記半導体層を陽極化成によりエッチングする工程（ｄ）と、上記工程（ｄ）でエッチングされた上記半導体層を検出する工程（ｅ）とを備えている。
【００１３】
この方法により、コンタクトホールが第１の絶縁膜を貫通していない場合には半導体層がエッチングされるので、コンタクトホールの開口不良箇所を容易に特定することができるようになる。また、従来の方法に比べて短時間且つハイスループットで開口不良の評価を行うことができる。
【００１４】
上記工程（ａ）の後、上記工程（ｂ）の前に、上記コンタクトホール内にメタル膜を設ける工程をさらに含むことにより、メタル膜によるコンタクトホールの埋め込み工程の評価も行うことができる。
【００１５】
上記半導体基板の上または上方で且つ上記第１の絶縁膜の下には、上記第１の絶縁膜と異なる材料からなるライナー絶縁膜がさらに設けられており、上記工程（ａ）で形成される上記コンタクトホールは、上記ライナー絶縁膜まで達していることにより、ライナー絶縁膜を用いたシェアードコンタクト形成工程の評価やＳＡＣ工程の評価などを行うことができる。
【００１６】
上記半導体基板上にはゲート絶縁膜が、上記ゲート絶縁膜上で上記ライナー絶縁膜の下にはゲート電極が、上記ゲート電極の側面上で且つ上記ライナー絶縁膜の下には絶縁体からなるサイドウォールがそれぞれさらに設けられており、上記工程（ａ）で形成される上記コンタクトホールは、上記ゲート電極の上方と、上記半導体基板のうち上記ゲート電極の側方に位置する領域の上方とに開口することにより、ＭＩＳＦＥＴのゲート電極とソース・ドレイン領域とにそれぞれ接続されるコンタクトホールを同時に形成する際に、適当なエッチング条件を短時間で知ることが可能となっている。
【００１７】
上記ゲート電極の上方に開口する上記コンタクトホールと、上記ゲート電極の側方に位置する領域の上方に開口する上記コンタクトホールとは一体化されていてもよい。このコンタクトは、一般的にシェアードコンタクトと呼ばれる。
【００１８】
上記半導体基板上にはゲート絶縁膜が、上記ゲート絶縁膜上にはゲート電極が、上記ゲート電極の上で且つ上記ライナー絶縁膜の下には第３の絶縁膜が、上記ゲート電極の側面上で且つ上記ライナー絶縁膜の下には絶縁体からなるサイドウォールがそれぞれさらに設けられており、上記工程（ａ）では、上記コンタクトホールが上記ゲート電極に電気的にショートしないようにＳＡＣ工程によって形成されることにより、ＳＡＣ工程により形成されるコンタクトの評価を従来よりも短時間で行うことができる。
【００１９】
上記半導体層は、ｐ型シリコン層であることにより、ｎ型シリコンを用いる場合に比べて接続不良の検出感度を著しく向上させることができるので好ましい。
【００２０】
上記エッチング液は、Ｆ原子を有するイオンを含んでいることが好ましい。
【００２１】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係るコンタクトホールの評価方法を示す断面図である。本実施形態では、後に説明する陽極化成という現象を利用してコンタクトホール形成時のエッチング不良の解析を行なう方法について説明する。なお、以下の明細書中で「コンタクトホール」とは、基板と上層配線層とを結ぶ一般的なコンタクトホールの他、多層配線層間を接続するためのビアホールをも含むものとする。
【００２２】
まず、図１（ａ）に示すように、例えばシリコンからなる半導体基板１１上にＨＤＰ−ＮＳＧなどのＳｉＯ２からなる第１の絶縁膜１２を３００ｎｍ堆積する。以下の説明では、この基板を「評価装置」と呼ぶものとする。
【００２３】
続いて、図１（ｂ）に示すように、評価装置の第１の絶縁膜１２上に所定のパターンを施したレジスト膜１３をリソグラフィーにより形成した後、オープン不良の有無を評価したい条件にて第１の絶縁膜１２のエッチングを行い、コンタクトホール１４を形成する。このエッチングはドライエッチングでもよいし、ウェットエッチングであってもよい。
【００２４】
次に、図１（ｃ）に示すように、レジスト膜１３を除去した後、ノンドープトシリコン膜を１００ｎｍ堆積し、エッチバックを行う。これにより、第１の絶縁膜１２上のノンドープトシリコン膜を除去し、コンタクトホール１４内にのみシリコン膜１６ａを残すことができる。ここで、エッチバックに代えて、ＣＭＰ（化学的機械的研磨）を行って評価装置の上面を平坦化してもよい。
【００２５】
続いて、注入エネルギー３０ｋｅＶ、ドーズ量３×１０１５（ｃｍ−２）でＢ（ボロン）イオンを基板全面に注入する。このエッチバックとイオン注入の工程は逆であってもかまわない。
【００２６】
次に、ＳＡ−ＮＳＧなどのＳｉＯ２からなる厚さ１００ｎｍの第２の絶縁膜１５を第１の絶縁膜１２上に形成する。次いで、評価装置に９００℃で６０ｍｉｎの熱処理を加えてドーパントを活性化させるとともに、ドーパントをシリコン膜１６ａの下部にまで拡散させる。これによって、コンタクトホールを埋め、島状あるいは柱状のｐ型ポリシリコン領域１６を形成する。
【００２７】
続いて、図１（ｄ）に示すように、この評価装置を濃度比２０：１で界面活性剤を添加したＢＨＦ（バッファードフッ酸）液１７中に浸漬し、第２の絶縁膜１５を除去するとともに、上記島状あるいは柱状のｐ型ポリシリコン領域１６とＢＨＦ液１７とを接触させる。この時、コンタクトホールが半導体基板にまで達している箇所ではｐ型ポリシリコン領域１６はエッチングされないが、半導体基板に達していない箇所ではｐ型ポリシリコン領域１６がエッチングされて空孔１８が生じる。
【００２８】
その後、欠陥検査装置を用いて、評価装置におけるｐ型ポリシリコン領域１６のエッチング箇所の有無を評価することにより、コンタクトホールのオープン箇所を特定することができる。本方法によれば、コンタクトホール形成時のオープン不良を従来よりも短時間且つハイスループットで検出することができる。その上、オープン不良が生じている箇所の特定も容易にできる。従って、本実施形態のコンタクトホールの評価方法によれば、半導体装置の生産効率を向上させることができる。
【００２９】
次に、コンタクトホールのオープン不良箇所に存在する形成されたｐ型ポリシリコン領域１６のみが選択的にエッチングされる理由について述べる。
【００３０】
本実施形態の方法において、ポリシリコンのエッチングは陽極化成、すなわち、ポーラスシリコンの形成もしくは電界研磨と同様のメカニズムにより発生する。
【００３１】
陽極化成とは、シリコン基板を陽極側に、Ｐｔなどの貴金属電極を陰極側に配置し、これをフッ酸中で通電すると不純物を含むシリコンがエッチングされる現象である。この現象においては、シリコン原子同士の強い共有結合が電荷の存在によって弱められるためフッ酸によってシリコンがエッチングされると考えられている。また、このエッチングレートは使用するフッ酸の濃度に依存する（Ｒ．Ｌ．Ｓｍｉｔｈ  ａｎｄ  Ｓ．Ｄ．Ｃｏｌｌｉｎｓ，  Ｊ．Ａｐｐｌ．Ｐｈｙｓ．  ７１  （１９９２）  Ｒ１参照）。これはフッ酸中のＨＦ２−イオンがエッチャントとして支配的に働くためであると考えられる。すなわち、陽極化成が発生するためには、ＨＦ２−イオンを含んでいることと、ＢＨＦ液１７とｐ型ポリシリコン領域１６とが触れる瞬間に電荷の授受が起こることが必要である。本実施形態では、半導体基板１１に接続されたｐ型ポリシリコン領域１６では電荷が基板方向に逃げるためエッチングが起こらず、半導体基板１１から電気的に浮いた状態にあるｐ型ポリシリコン領域１６でのみ電荷の授受が発生してエッチングが生じる。なお、陽極化成によるエッチングはノンドープのシリコンには生じず、不純物を含むシリコンに生じる。特に、ｐ型シリコンはｎ型シリコンに比べて著しくエッチングを受けやすいので、本実施形態の方法においては、コンタクトホールを埋めるシリコンをｐ型とすることによってｎ型シリコンを用いる場合よりも検出感度を高めることができる。
【００３２】
次に、図２を用いて陽極化成の発生メカニズムについてさらに説明する。
【００３３】
図２（ａ）〜（ｃ）は、ＢＨＦ液と評価装置でのエネルギーバンドを示す図である。なお、同図に示すＥｆは、フェルミエネルギーを示している。
【００３４】
図２（ａ）に示すように、ＢＨＦ液に浸漬した直後には、ＢＨＦ液とｐ型ポリシリコン領域との間にはエネルギー差が存在する。この状態から、ｐ型ポリシリコン領域上の第２の絶縁膜がエッチングされていくと、個々のｐ型ポリシリコン領域は半導体基板（図中のＳｕｂ）と電荷の授受を行って、ＢＨＦ液とフェルミエネルギーＥｆを等しくしようとする。
【００３５】
ここで、ｐ型ポリシリコン領域が、半導体基板と電気的に接続されていれば電荷の授受は可能なので、図２（ｂ）に示すように、やがてＢＨＦ液のフェルミエネルギーとｐ型ポリシリコン領域のフェルミエネルギーとは同レベルとなる。そして、最終的にＢＨＦ液とｐ型ポリシリコン領域とが接触する瞬間においてもＢＨＦ側への電荷の放出はなく、従って、ｐ型ポリシリコン領域でのエッチングは発生しない。
【００３６】
しかしながら、評価したいコンタクトホールがオープン不良を起こしており、ｐ型ポリシリコン領域が半導体基板と電気的に接続していなければ、半導体基板との電荷の授受は不可能であるので、図２（ｃ）に示すように、ＢＨＦ液とｐ型ポリシリコン領域との間にエネルギーレベル差ができたままの状態で第２の絶縁膜のエッチングが終了し、両者が接触する。この場合、ＢＨＦ液とｐ型ポリシリコンとの間で電荷の授受が発生し、ｐ型ポリシリコン領域がエッチングされる。
【００３７】
以上が、コンタクトホールの開口不良箇所でｐ型ポリシリコン領域がエッチングされる理由である。
【００３８】
なお、本実施形態の評価方法においては半導体基板として不純物を含むシリコン基板を用いたが、ＳｉＣ基板、ＳｉＧｅ基板、ダイアモンド基板など、これ以外の半導体基板を用いてもよい。ただし、基板に含まれる不純物は、陽極化成によりエッチングされるポリシリコンと同導電型であることがより好ましい。
また、ｐ型ポリシリコン領域に代えて不純物を含むアモルファスシリコンを用いてもよいし、ＳｉＣまたはＳｉＧｅ、ＳｉＧｅＣなどのシリコンを含む半導体を用いても陽極化成を生じさせることができる。ただし、半導体としての加工の容易さの点から見て、ポリシリコンまたはアモルファスシリコンを用いるのが最も好ましい。
【００３９】
なお、本実施形態の評価方法において、第２の絶縁膜１５の形成後に熱処理を行ったが、Ｂイオンを注入した直後に熱処理を行っても同様の効果を得ることができる。
【００４０】
また、本実施形態の評価方法において、コンタクトホール１４は、半導体基板１１上の第１の絶縁膜１２に形成されていたが、半導体基板１１上に多数の配線層と層間絶縁膜を形成した場合の、層間絶縁膜に設けられたビアホールであってもよい。
【００４１】
なお、エッチングを受けるｐ型ポリシリコンに代えてｎ型シリコンを用いる場合には、図１（ｃ）に示す工程で不純物注入を行わず、図１（ｃ）に示すノンドープトシリコンの形成に代えてｉｎ−ｓｉｔｕドーピングによりｎ型シリコンの形成を行ってもよい。
【００４２】
また、エッチング液としては、ＢＨＦ液の他にも高濃度でＨＦを含むＤＨＦ液など、Ｆ（フッ素）原子を有するイオンを含む溶液が用いられる。
【００４３】
（第２の実施形態）
本発明の第２の実施形態として、コンタクトホールにおけるメタル膜の埋め込み不良の評価方法を以下に説明する。下層と上層とを接続するコンタクトプラグの接続不良率は、コンタクトホールの開口不良率と該コンタクトホールの埋め込み不良率とを足し合わせたものになっている。このうち、本実施形態の評価方法では、コンタクトホールの埋め込み不良率を評価する。
【００４４】
図３（ａ）〜（ｄ）は、本実施形態のメタル膜の埋め込み不良の評価方法を示す断面図である。
【００４５】
まず、図３（ａ）に示すように、例えばｐ型シリコンからなる半導体基板２１上にＨＤＰ−ＮＳＧなどのＳｉＯ２からなる第１の絶縁膜２２を３００ｎｍ堆積して評価装置を形成する。続いて、評価装置にリソグラフィー処理を施した後、エッチングによりコンタクトホール２３を形成する。
【００４６】
次に、図３（ｂ）に示すように、ＴｉＮ（窒化チタン）／Ｔｉ膜２４を基板上に堆積する。ここで、ＴｉＮ膜の厚さは例えば２０ｎｍでＴｉ膜の厚さは１０ｎｍである。続いて、厚さ１００ｎｍのポリシリコンからなるノンドープトシリコン膜２５をＴｉＮ／Ｔｉ膜２４上に堆積する。
【００４７】
次に、図３（ｃ）に示すように、ＣＭＰにより第１の絶縁膜２２上のノンドープトシリコン膜２５及びＴｉＮ／Ｔｉ膜２４をそれぞれ除去し、コンタクトホール２３内にのみシリコン膜２７ａおよびＴｉＮ／Ｔｉ膜２４を残す。続いて、注入エネルギーが３０ｋｅＶ、ドーズ量３×１０１５（ｃｍ−２）の条件でＢイオンを評価装置の上面全体に注入する。ここで、ＣＭＰと注入の工程は逆であってもかまわない。続いて、第１の絶縁膜２２上にＳＡ−ＮＳＧなどのＳｉＯ２からなり、厚さ１００ｎｍの第２の絶縁膜２６を形成し、その後、９００℃×６０ｍｉｎの熱処理を評価装置に加えてドーパントを活性化させるとともに、ドーパントを埋め込まれたシリコン膜２７ａの下部にまで拡散させる。これによって、第１の絶縁膜２２によって３次元的に取り囲まれた島状あるいは柱状のｐ型ポリシリコン領域２７をコンタクトホール２３内に形成することができる。
【００４８】
次いで、図３（ｄ）に示すように、この評価装置を濃度比２０：１で界面活性剤を添加したＢＨＦ液２８中に浸漬して第２の絶縁膜２６を除去するとともに、ｐ型ポリシリコン領域２７とＢＨＦ液２８とを接触させる。この時、ＴｉＮ／Ｔｉ膜２４及びｐ型ポリシリコン領域２７が半導体基板２１に接続されている箇所ではｐ型ポリシリコン領域２７はエッチングされないが、コンタクトホール２３の開口不良または埋め込み不良によってＴｉＮ／Ｔｉ膜２４及びｐ型ポリシリコン領域２７が半導体基板２１に接続されていない箇所ではｐ型ポリシリコン領域２７がエッチングされて空孔２９が形成される
その後、欠陥検査装置を用いれば、評価装置におけるｐ型ポリシリコン領域２７のエッチング箇所を容易に検出することができる。
【００４９】
このように、本実施形態の評価方法によれば、ｐ型ポリシリコン領域２７のエッチングの有無を評価することによって、埋め込み不良を起こしたオープン不良箇所を従来のＳＥＭを用いる方法よりも短時間で特定することができる。しかも、エッチング箇所は容易に視認されるので、接続不良を起こしている箇所を特定することも可能となっている。
【００５０】
本実施形態の評価方法において、接続不良の発生率は、第１の実施形態で求められたコンタクトホールの開口不良率とメタル膜（ＴｉＮ／Ｔｉ膜）の埋め込み不良率とを掛けたものであると考えられる。両不良率とも、１よりはるかに小さいので、上記の２つの不良が同時に確率は無視できる。従って、本実施形態で求める接続不良の発生率と第１の実施形態で求めたコンタクトホールの開口不良の発生率とから、メタル膜の埋め込み不良の発生率を知ることができる。
【００５１】
また、図３（ａ）に示す工程で、コンタクトホール２３を確実に空けるために過剰なエッチングを行えば、本実施形態の方法で算出された接続不良の発生率をメタル膜の埋め込み不良の発生率とみなせるようになる。
【００５２】
なお、埋め込みに使用するメタル膜は、ＴｉＮ／ＴｉのほかにもＴａ、ＴａＮ、Ｗ、ＷＮ、Ｃｕなどの金属で構成されていてもよい。また、メタル膜は、単層であっても２層以上の積層膜でもよい。
【００５３】
（第３の実施形態）
次に、本発明の第３の実施形態として、エッチストップのショート不良の評価方法を以下に説明する。
【００５４】
図４（ａ）〜（ｄ）は、第３の実施形態に係るエッチストップのショート不良の評価方法を示す断面図である。
【００５５】
まず、図４（ａ）に示すように、半導体基板３１上にＰＥ−ＳｉＮ（プラズマ窒化膜）からなる厚さ３０ｎｍのライナー絶縁膜３２を形成する。次に、ライナー絶縁膜３２の上にＨＤＰ−ＮＳＧからなる厚さ３００ｎｍの第１の絶縁膜３３を堆積することにより評価装置を形成する。
【００５６】
続いて、図４（ｂ）に示すように、評価装置上にレジスト膜３４を形成後、リソグラフィー処理を行ってレジスト膜３４に所望のパターンを形成する。そして、ライナー絶縁膜３２でエッチングがストップするような条件でコンタクトホール３５を形成する。この工程ではドライエッチングを用いてもよいし、ウェットエッチングを用いてもよい。
【００５７】
次に、図４（ｃ）に示すように、レジスト膜３４を除去した後、ノンドープトシリコン膜を１００ｎｍ堆積する。続いて、ノンドープトシリコン膜のエッチバックを行い、第１の絶縁膜３３上のノンドープトシリコン膜を除去し、コンタクトホール３５内にのみシリコン膜を残す。続いて、注入エネルギー３０ｋｅＶ、ドーズ量３×１０１５（ｃｍ−２）のＢイオンを評価装置の上面全体に注入する。このエッチバックとイオン注入の工程とは逆であってもかまわない。
【００５８】
次いで、図４（ｃ）に示すように、例えばＳＡ−ＮＳＧなどのＳｉＯ２からなり、厚さ１００ｎｍの第２の絶縁膜３６を第１の絶縁膜３３上に形成した後、９００℃、６０ｍｉｎの熱処理を加えてドーパントを活性化させるとともに、ドーパントを埋め込まれたシリコン膜の下部にまで拡散させる。これによって、島状あるいは柱状のｐ型ポリシリコン領域３７がコンタクトホール３５内に形成される。
【００５９】
続いて、図４（ｄ）に示すように、この評価装置を濃度比２０：１で界面活性剤を添加したＢＨＦ液３８中に浸漬し、第２の絶縁膜３６を除去するとともに、上記島状あるいは柱状のｐ型ポリシリコン領域３７とＢＨＦ液３８とを接触させる。この時、ライナー絶縁膜３２でエッチストップされており、コンタクトホール３５が半導体基板３１に接続されない箇所では、ｐ型ポリシリコン領域３７がエッチングされて空孔３９が形成される。これに対し、エッチストップされずにコンタクトホール３５が半導体基板３１に到達している箇所ではｐ型ポリシリコン領域３７のエッチングは発生しない。
【００６０】
その後、欠陥検査装置を用いて、評価装置におけるｐ型ポリシリコン領域３７のうち、空孔３９が発生していない箇所を検出することによって、ショート箇所を特定することができる。
【００６１】
このようなショート不良の評価方法は、後の実施形態で説明するシェアードコンタクトの形成工程の評価や、ＳＡＣ工程の評価に利用できる。また、過電流が流れる場合に導通するアンチヒューズの形成工程の評価にも用いることができる。
【００６２】
（第４の実施形態）
本発明の第４の実施形態として、ドライエッチングを用いてシェアードコンタクトを形成する際の、ライナー絶縁膜のエッチストップ耐性の評価方法を説明する。
【００６３】
一般的に、シェアードコンタクトの形成工程においては、ゲート電極に接続するコンタクトホールと基板に接続するコンタクトホールとを同一のホールで同時に開口するため、相対的にエッチング量が少ないゲート電極上でオーバーエッチングが起こりやすく、ゲート電極への突き抜けが発生しやすい。コンタクトホールにおけるオーバーエッチ量が過大になると、コンタクトホールが基板電極まで達してゲート−基板間のショートの原因になりうる。そこで、あらかじめライナー絶縁膜のエッチストップ耐性を評価しておき、第一段階のエッチングを、コンタクトホールがライナー絶縁膜を貫通しない条件で行なうようにすることが行われる。その後、ライナー絶縁膜を選択的にエッチングする第２段階のエッチングを行えば、オーバーエッチングを起こすことなくゲート電極及びソース・ドレインに達するコンタクトホールを同時に形成することができる。以下に、本実施形態の評価方法を説明する。
【００６４】
図５（ａ）〜（ｄ）は、第４の実施形態に係るライナー絶縁膜のエッチストップ耐性の評価方法を示す断面図である。
【００６５】
まず、図５（ａ）に示すように、例えばシリコンからなる半導体基板４０上にシリコン酸化膜からなる素子分離用絶縁膜４１を形成する。その後、厚さ２．８ｎｍのゲート絶縁膜４２を半導体基板４０上に形成する。この際に、ゲート絶縁膜４２の厚さは、半導体基板４０と後で形成するゲート電極との間にトンネル効果による電荷の授受が可能な程度の薄さにしておく。
【００６６】
続いて、厚さ１００ｎｍのポリシリコン膜を基板上に堆積してからマスクの形成及びイオン注入工程を経てゲートパターニングを行い、ゲート電極４３を形成する。次に、上記ゲート電極を含む基板上に厚さ８０ｎｍのＬＰ−ＳｉＮ膜を堆積し、全面エッチバックを行ってサイドウォール４４をゲート電極４３の側面上に形成する。次いで、それぞれの厚さが２０ｎｍ、１０ｎｍ、１０ｎｍのＴｉＮ／Ｔｉ／Ｃｏ膜を基板上に堆積した後に熱処理及びウエットエッチングを行なうことにより、素子分離用絶縁膜４１を除く半導体基板４０上及びゲート電極４３上にＣｏＳｉ膜４５を形成する。
【００６７】
次に、基板上に厚さ３０ｎｍのＬＰ−ＳｉＮからなるライナー絶縁膜４６を堆積する。その後、ライナー絶縁膜４６上にＨＤＰ−ＮＳＧからなる第１の絶縁膜（層間絶縁膜）４７を堆積してから、ＣＭＰによって第１の絶縁膜４７の上面を平坦化する。以上のようにして評価装置を作成する。
【００６８】
次に、図５（ｂ）に示すように、コンタクトホールを形成するためのレジスト膜４８を第１の絶縁膜４７上に形成し、レジストパターニングを行なう。次いで、ゲート電極４３の上方及びゲート電極４３側方に位置する半導体基板４０の上方にコンタクトホール４９を形成する。このコンタクトホール４９は、ゲート電極４３上のＣｏＳｉ膜４５と半導体基板４０上のＣｏＳｉ膜４５とを同一のホールで同時に開口させる箇所を持つシェアードコンタクトであるとする。また、ここでコンタクトホール４９は、ライナー絶縁膜４６でエッチストップをかけるような条件でドライエッチングを行なうことにより形成される。なお、この際にゲート電極４３上方のライナー絶縁膜４６に欠陥が入ることがある。
【００６９】
続いて、図５（ｃ）に示すように、レジスト膜４８を除去した後、基板全面に厚さ１００ｎｍのノンドープトシリコンを堆積し、エッチバックを行なう。これにより、第１の絶縁膜４７上のノンドープトシリコン膜は除去され、ノンドープトシリコン膜はコンタクトホール４９内にのみ残る。次に、注入エネルギー３０ｋｅＶ、ドーズ量３×１０１５（ｃｍ−２）のＢイオンを基板全面に注入する。
【００７０】
次に、例えばＳＡ−ＮＳＧからなる厚さ１００ｎｍの第２の絶縁膜５０を第１の絶縁膜４７上に形成した後、９００℃、６０ｍｉｎの条件で熱処理を加えてドーパントを活性化させるとともにドーパントをノンドープトシリコン膜の下部にまで拡散させる。これにより、島状あるいは柱状のｐ型ポリシリコン領域５１をコンタクトホール４９内に形成する。
【００７１】
次に、図５（ｄ）に示すように、この評価装置を濃度比２０：１で界面活性剤を添加したＢＨＦ液５２中に浸漬し、第２の絶縁膜５０を除去するとともに、ｐ型ポリシリコン領域５１とＢＨＦ液３８とを接触させる。この時、ライナー絶縁膜４６でエッチストップされており、コンタクトホール４９がＣｏＳｉ膜４５に接続されない箇所では、ｐ型ポリシリコン領域５１がエッチングされて空孔５３が形成される。これに対し、エッチストップされずにコンタクトホール４９がＣｏＳｉ膜４５に到達している箇所ではｐ型ポリシリコン領域５１のエッチングは発生しない。
【００７２】
その後、欠陥検査装置を用いて、評価装置におけるｐ型ポリシリコン領域５１のうち、空孔５３が発生していない箇所を検出することによって、ライナー絶縁膜４６が突き抜けた箇所を特定することができる。
【００７３】
以上の方法であらかじめライナー絶縁膜４６を貫通しない条件を確認することができれば、その条件を実際にコンタクトホールを形成する際の第一段階のエッチングの条件とすることができる。次いで、第２段階のエッチングで選択的にライナー絶縁膜４６を除去すれば、オーバーエッチングを発生させることなくシェアードコンタクトを形成することができる。
【００７４】
なお、図５（ａ）〜（ｄ）では、ゲート電極４３の上方と、半導体基板４０のうちゲート電極４３の側方に位置する領域の上方にそれぞれ開口するコンタクトホールが一体化されている例を示しているが、互いのコンタクトホールは分離して設けられていてもよい。
【００７５】
（第５の実施形態）
次に、本発明の第５の実施形態として、ＳＡＣ構造におけるショート不良の評価方法を以下に説明する。
【００７６】
図６（ａ）〜（ｄ）は、第５の実施形態に係るショート不良の評価方法を示す断面図である。
【００７７】
まず、図６（ａ）に示すように、例えばシリコンからなる半導体基板６０上に、厚さ２．８ｎｍのゲート酸化膜６１を形成する。この時、ゲート酸化膜６１の膜厚は、半導体基板６０と後に設けるゲート電極との間にトンネル効果による電荷の授受が可能な程度の薄さであればよい。続いて、Ｐ（リン）ドープトポリシリコン膜を１００ｎｍ、ＷＳｉ２膜を１００ｎｍ、ＬＰ−ＳｉＮ膜を１５０ｎｍ、順次基板上に堆積した後、ゲートパターニングを行い、ゲート電極６２、ＷＳｉ２膜６３、ＬＰ−ＳｉＮ膜６４をそれぞれ形成する。次に、ゲート電極６２の上方を含む半導体基板６０上に厚さ８０ｎｍのＬＰ−ＳｉＮ膜を堆積し、全面エッチバックを行ってゲート電極６２の側面上にサイドウォール６５を形成する。続いて、ＬＰ−ＳｉＮからなる厚さ３０ｎｍのライナー絶縁膜６６を基板上に形成する。その後、層間絶縁膜としてＨＤＰ−ＮＳＧからなる厚さ５００ｎｍの第１の絶縁膜６７を形成してからＣＭＰ処理を行って、第１の絶縁膜６７の上面を平坦化して評価装置を得る。
【００７８】
次に、図６（ｂ）に示すように、コンタクトホールを形成するためのレジスト膜６８を第１の絶縁膜６７上に形成し、レジスト膜６８のパターニングを行なう。続いて、ライナー絶縁膜６６でエッチストップをかける条件にてドライエッチングを行い、コンタクトホール６９を形成する。この際に、コンタクトホール６９はＳＡＣ工程により開口するものとする。
【００７９】
次に、図６（ｃ）に示すように、レジスト膜６８を除去した後、基板上にノンドープトシリコン膜を１００ｎｍ堆積してからエッチバックを行う。これにより、第１の絶縁膜６７上のノンドープトシリコン膜を除去し、コンタクトホール６９内にのみノンドープトシリコン膜を残す。次いで、注入エネルギー３０ｋｅＶ、ドーズ量３×１０１５（ｃｍ−２）でＢイオンを基板の上面全体に注入する。このエッチバックと注入の工程は逆であってもかまわない。次に、例えばＳＡ−ＮＳＧからなる厚さ１００ｎｍの第２の絶縁膜７０を第１の絶縁膜６７上に形成し、９００℃で６０ｍｉｎの熱処理を加えてドーパントを活性化させるとともに、ドーパントを埋め込まれたノンドープトシリコン膜の下部にまで拡散させる。これによって、島状あるいは柱状のｐ型ポリシリコン領域７１をコンタクトホール６９内に形成する。
【００８０】
続いて、図６（ｄ）に示すように、この評価装置を濃度比２０：１で界面活性剤を添加したＢＨＦ液７２中に浸漬して第２の絶縁膜７０を除去するとともに、ｐ型ポリシリコン領域７１とＢＨＦ液７２とを接触させる。この時、ライナー絶縁膜６６でエッチストップされており、コンタクトホール６９がゲート電極６２（またはＷＳｉ２膜６３）に到達していない箇所ではｐ型ポリシリコン領域７１がエッチングされ、空孔７３が発生する。これに対し、ライナー絶縁膜６６でエッチストップされずにコンタクトホール６９がゲート電極６２（またはＷＳｉ２膜６３）に達した箇所ではｐ型ポリシリコン領域７１のエッチングは発生しない。
【００８１】
その後、欠陥検査装置を用いて、評価装置におけるシリコンエッチングの発生していない箇所を評価することによって、ショート箇所を特定することができる。
【００８２】
以上のように、本実施形態の評価方法によれば、従来よりも短時間でショート不良の評価が行える。このため、ＳＡＣ工程に適する条件を迅速に見いだすことが可能となり、半導体装置の設計速度を向上させることができるようになる。
【００８３】
なお、各実施形態において、コンタクトホール６９を埋めるｐ型ポリシリコン領域７１をｎ型ポリシリコンに代えても接続不良の評価は行える。ただし、ｐ型ポリシリコンを用いる方が、感度を向上させることができるので、より好ましい。また、ｎ型ポリシリコンを用いる場合には、ｉｎ  ｓｉｔｕドーピングによってイオン注入を行なうことなくポリシリコン領域を形成することができる。
【００８４】
また、第１の絶縁膜上のポリシリコン膜を除去する方法としては、エッチバックでなくＣＭＰを用いてもよい。
【００８５】
【発明の効果】
本発明の接続不良の評価方法によれば、陽極化成を利用してオープン不良およびショート不良の不良個所を、不純物を含むポリシリコン領域のエッチングの有無により評価することができるので、所要時間が従来よりも短く、高スループットで、かつ、不良解析時において欠陥位置を容易に特定することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｄ）は、本発明の第１の実施形態に係るコンタクトホールの開口不良の評価方法を示す断面図である。
【図２】（ａ）〜（ｃ）は、ＢＨＦ液と評価装置でのエネルギーバンドを示す図である。
【図３】（ａ）〜（ｄ）は、本発明の第２の実施形態に係るメタル膜の埋め込み不良の評価方法を示す断面図である。
【図４】（ａ）〜（ｄ）は、本発明の第３の実施形態に係るエッチストップのショート不良の評価方法を示す断面図である。
【図５】（ａ）〜（ｄ）は、本発明の第４の実施形態に係るライナー絶縁膜のエッチストップ耐性の評価方法を示す断面図である。
【図６】（ａ）〜（ｄ）は、本発明の第５の実施形態に係るショート不良の評価方法を示す断面図である。
【符号の説明】
１１、２１、３１、４０、６０            半導体基板
１２、２２、３３、４７、６７            第１の絶縁膜
１３、３４、４８、６８                  レジスト膜
１４、２３、３５、４９、６９            コンタクトホール
１５、２６、３６、５０、７０            第２の絶縁膜
１６、２７、３７、５１、７１            ｐ型ポリシリコン領域
１６ａ、２７ａ                          シリコン膜
１７、２８、３８、５２、７２            ＢＨＦ液
１８、２９、３９、５３、７３            空孔
２４                                    ＴｉＮ／Ｔｉ膜
２５                                    ノンドープトシリコン膜
３２、４６、６６                        ライナー絶縁膜
４１                                    素子分離用絶縁膜
４２                                    ゲート絶縁膜
４３、６２                              ゲート電極
４５                                    ＣｏＳｉ膜
６１                                    ゲート酸化膜
６３                                    ＷＳｉ２膜
６４                                    ＬＰ−ＳｉＮ膜
６５                                    サイドウォール
【図１】
2005011948.tif 000003
【図２】
2005011948.tif 000004
【図３】
2005011948.tif 000005
【図４】
2005011948.tif 000006
【図５】
2005011948.tif 000007
【図６】
2005011948.tif 000008