【手続補正書】
【提出日】平成22年3月17日(2010.3.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】記憶装置及びその作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１乃至第３の半導体層を形成し、
前記第１乃至第３の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上の前記第２の半導体層と重なる位置に第１のゲート電極を形成し、前記第１の絶縁層上の前記第３の半導体層と重なる位置に第２のゲート電極を形成し、
前記第２の半導体層の全体と第３の半導体層の全体とを覆う第１のレジストを形成し、
前記第１の半導体層の全体に第１のｎ型不純物を添加し、
前記第１のレジストを除去し、
前記第１の半導体層の第１の領域を覆う第２のレジストと前記第３の半導体層の全体を覆う第３のレジストを形成し、
前記第１の半導体層の第２の領域にｐ型不純物を添加するとともに、前記第１のゲート電極をマスクとして自己整合的に前記第２の半導体層に前記ｐ型不純物を添加し、
前記第２及び第３のレジストを除去し、
前記第１の半導体層の全体を覆う第４のレジストと前記第２の半導体層の全体を覆う第５のレジストとを形成し、
前記第２のゲート電極をマスクとして自己整合的に前記第３の半導体層に第２のｎ型不純物を添加し、
前記第４及び第５のレジストを除去し、
前記絶縁層及び前記第１及び第２のゲート電極を覆う第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に第１のコンタクトホールを形成し、
前記第１の層間絶縁膜上に第１の配線を形成し、
前記第１の配線を覆う第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜に第２のコンタクトホールを形成し、
前記第２の層間絶縁膜上に第１の電極を形成し、
前記第１の電極を覆う第３の層間絶縁膜を形成し、
前記第３の層間絶縁膜に前記第１の電極に達する開口部を形成し、
前記開口部において露出した前記第１の電極上及び前記第３の層間絶縁膜上に有機化合物層を形成し、
前記有機化合物層上に第２の電極を形成することを特徴とする記憶装置の作製方法。
【請求項２】
第１乃至第３の半導体層を形成し、
前記第１乃至第３の半導体層上に第１の絶縁層を形成し、
前記第２の半導体層の全体と第３の半導体層の全体とを覆う第１のレジストを形成し、
前記第１の半導体層の全体に第１のｎ型不純物を添加し、
前記第１のレジストを除去し、
前記絶縁膜に前記第１の半導体層の第１の領域に達する第３のコンタクトホールを形成し、
前記第１の絶縁層上の前記第１の半導体層の前記第１の領域と重なる位置にワード線を形成し、前記第１の絶縁層上の前記第２の半導体層と重なる位置に第１のゲート電極を形成し、前記第１の絶縁層上の前記第３の半導体層と重なる位置に第２のゲート電極を形成し、
前記第３の半導体層の全体を覆う第２のレジストを形成し、
前記ワード線をマスクとして自己整合的に前記第１の半導体層の第２の領域にｐ型不純物を添加するとともに、前記第１のゲート電極をマスクとして自己整合的に前記第２の半導体層に前記ｐ型不純物を添加し、
前記第２のレジストを除去し、
前記第１の半導体層の全体を覆う第３のレジストと前記第２の半導体層の全体を覆う第４のレジストとを形成し、
前記第２のゲート電極をマスクとして自己整合的に前記第３の半導体層に第２のｎ型不純物を添加し、
前記第３及び第４のレジストを除去し、
前記絶縁層及び前記第１及び第２のゲート電極を覆う第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に第１のコンタクトホールを形成し、
前記第１の層間絶縁膜上に第１の配線を形成し、
前記第１の配線を覆う第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜に第２のコンタクトホールを形成し、
前記第２の層間絶縁膜上に第１の電極を形成し、
前記第１の電極を覆う第３の層間絶縁膜を形成し、
前記第３の層間絶縁膜に前記第１の電極に達する開口部を形成し、
前記開口部において露出した前記第１の電極上及び前記第３の層間絶縁膜上に有機化合物層を形成し、
前記有機化合物層上に第２の電極を形成することを特徴とする記憶装置の作製方法。
【請求項３】
第１乃至第３の半導体層を形成し、
前記第１乃至第３の半導体層上に第１の絶縁層を形成し、
前記第１の絶縁層上の前記第２の半導体層と重なる位置に第１のゲート電極を形成し、前記第１の絶縁層上の前記第３の半導体層と重なる位置に第２のゲート電極を形成し、
前記第２の半導体層の全体と第３の半導体層の全体とを覆う第１のレジストを形成し、
前記第１の半導体層の全体に第１のｎ型不純物を添加し、
前記第１のレジストを除去し、
前記第１の半導体層の第１の領域を覆う第２のレジストと前記第３の半導体層の全体を覆う第３のレジストを形成し、
前記第１の半導体層の第２の領域にｐ型不純物を添加するとともに、前記第１のゲート電極をマスクとして自己整合的に前記第２の半導体層に前記ｐ型不純物を添加し、
前記第２及び第３のレジストを除去し、
前記第１の半導体層の全体を覆う第４のレジストと前記第２の半導体層の全体を覆う第５のレジストとを形成し、
前記第２のゲート電極をマスクとして自己整合的に前記第３の半導体層に第２のｎ型不純物を添加し、
前記第４及び第５のレジストを除去し、
前記絶縁層及び前記第１及び第２のゲート電極を覆う第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に複数の第１のコンタクトホールを形成し、
前記第１の層間絶縁膜上に複数の第１の配線を形成し、
前記第１の配線を覆う第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜に複数の第２のコンタクトホールを形成し、
前記第２の層間絶縁膜上に複数の第１の電極を形成し、
前記第１の電極を覆う第３の層間絶縁膜を形成し、
前記第３の層間絶縁膜に複数の前記第１の電極のそれぞれに達する複数の開口部を形成し、
前記開口部において露出した前記第１の電極上及び前記第３の層間絶縁膜上に有機化合物層を形成し、
前記有機化合物層上に第２の電極を形成することを特徴とする記憶装置の作製方法。
【請求項４】
第１乃至第３の半導体層を形成し、
前記第１乃至第３の半導体層上に第１の絶縁層を形成し、
前記第２の半導体層の全体と第３の半導体層の全体とを覆う第１のレジストを形成し、
前記第１の半導体層の全体に第１のｎ型不純物を添加し、
前記第１のレジストを除去し、
前記絶縁膜に前記第１の半導体層の第１の領域に達する第３のコンタクトホールを形成し、
前記第１の絶縁層上の前記第１の半導体層の前記第１の領域と重なる位置にワード線を形成し、前記第１の絶縁層上の前記第２の半導体層と重なる位置に第１のゲート電極を形成し、前記第１の絶縁層上の前記第３の半導体層と重なる位置に第２のゲート電極を形成し、
前記第３の半導体層の全体を覆う第２のレジストを形成し、
前記ワード線をマスクとして自己整合的に前記第１の半導体層の第２の領域にｐ型不純物を添加するとともに、前記第１のゲート電極をマスクとして自己整合的に前記第２の半導体層に前記ｐ型不純物を添加し、
前記第２のレジストを除去し、
前記第１の半導体層の全体を覆う第３のレジストと前記第２の半導体層の全体を覆う第４のレジストとを形成し、
前記第２のゲート電極をマスクとして自己整合的に前記第３の半導体層に第２のｎ型不純物を添加し、
前記第３及び第４のレジストを除去し、
前記絶縁層及び前記第１及び第２のゲート電極を覆う第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に複数の第１のコンタクトホールを形成し、
前記第１の層間絶縁膜上に複数の第１の配線を形成し、
前記第１の配線を覆う第２の層間絶縁膜を形成し、
前記第２の層間絶縁膜に複数の第２のコンタクトホールを形成し、
前記第２の層間絶縁膜上に複数の第１の電極を形成し、
前記第１の電極を覆う第３の層間絶縁膜を形成し、
前記第３の層間絶縁膜に複数の前記第１の電極のそれぞれに達する複数の開口部を形成し、
前記開口部において露出した前記第１の電極上及び前記第３の層間絶縁膜上に有機化合物層を形成し、
前記有機化合物層上に第２の電極を形成することを特徴とする記憶装置の作製方法。
【請求項５】
複数の薄膜トランジスタと、
複数のメモリセルを有するメモリセルアレイを有し、
前記複数のメモリセルは、それぞれ、接合したｎ型不純物領域とｐ型不純物領域を有する半導体膜と、前記半導体膜の上方に形成され、前記ｎ型不純物領域および前記ｐ型不純物領域のいずれか一方に接続された第１の導電層と、第１の導電層の上方の第２の導電層と、前記第１の導電層と前記第２の導電層の間に挟まれた有機化合物層と、を有し、
前記メモリセルの半導体膜は、前記薄膜トランジスタの半導体膜と同じ絶縁表面上に形成されていることを特徴とする記憶装置。
【請求項６】
ｎチャネル型薄膜トランジスタと、
ｐチャネル型薄膜トランジスタと、
複数のメモリセルを有するメモリセルアレイを有し、
前記複数のメモリセルは、それぞれ、接合したｎ型不純物領域とｐ型不純物領域を有する半導体膜と、前記半導体膜の上方に形成され、前記ｎ型不純物領域および前記ｐ型不純物領域のいずれか一方に接続された第１の導電層と、第１の導電層の上方の第２の導電層と、前記第１の導電層と前記第２の導電層の間に挟まれた有機化合物層と、を有し、
前記メモリセルの半導体膜は、前記ｎチャネル型薄膜トランジスタおよびｐチャネル型薄膜トランジスタの半導体膜と同じ絶縁表面上に形成され、
前記メモリセルの半導体膜のｎ型不純物領域におけるｎ型不純物の濃度は、前記ｎチャネル型薄膜トランジスタの半導体膜に形成されたｎ型不純物領域のｎ型不純物の濃度と等しいことを特徴とする記憶装置。
【請求項７】
ｎチャネル型薄膜トランジスタと、
ｐチャネル型薄膜トランジスタと、
複数のメモリセルを有するメモリセルアレイを有し、
前記複数のメモリセルは、それぞれ、接合したｎ型不純物領域とｐ型不純物領域を有する半導体膜と、前記半導体膜の上方に形成され、前記ｎ型不純物領域および前記ｐ型不純物領域のいずれか一方に接続された第１の導電層と、前記第１の導電層の上方の第２の導電層と、前記第１の導電層と前記第２の導電層の間に挟まれた有機化合物層と、を有し、
前記メモリセルの半導体膜は、前記ｎチャネル型薄膜トランジスタおよびｐチャネル型薄膜トランジスタの半導体膜と同じ絶縁表面上に形成され、
前記メモリセルの半導体膜のｐ型不純物領域におけるｐ型不純物の濃度は、前記ｐチャネル型薄膜トランジスタの半導体膜に形成されたｐ型不純物領域中のｐ型不純物の濃度と等しいことを特徴とする記憶装置。
【請求項８】
第１の導電層と第２の導電層との間に有機化合物層が挟まれた構造を有するメモリセルと、
前記第１の導電層と前記第２の導電層とのいずれか一方に電気的に接続されたダイオードを有し、
前記ダイオードは、同一の絶縁表面上に設けられたｎ型不純物領域とｐ型不純物領域とからなり、
前記ｎ型不純物領域と前記ｐ型不純物領域は隣接して設けられていることを特徴とする記憶装置。