【手続補正書】
【提出日】平成22年1月28日(2010.1.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板上にゲート電極を形成する領域を規定するダミーゲートを形成する工程と、
前記半導体基板表面に対して垂直方向の指向性スパッタであるコリメートスパッタ、ロングスロースパッタおよびイオンビームスパッタのいずれかにより、前記ダミーゲートの両側の前記半導体基板上、前記ダミーゲートの上面および側面を被覆し、かつ前記ダミーゲートの側面における厚みが前記ダミーゲートの両側の前記半導体基板上および前記ダミーゲートの上面に比べて小さい表面膜を形成する工程と、
前記ダミーゲートの側面に形成された前記表面膜を選択的に除去する工程と、
前記ダミーゲートおよび前記ダミーゲート上面の前記表面膜を除去する工程と、
前記半導体基板上の前記ダミーゲートを除去した領域に前記ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記表面膜を選択的に除去する工程は、ウエットエッチングにより実行されることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ダミーゲートはフォトレジストで形成されることを特徴とする請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記ダミーゲート全面にドライエッチングを施すことで、前記ダミーゲートの幅を狭幅化させる工程を有することを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記表面膜はＳｉ、ＳｉＯ２、ＳｉＮおよびＳｉＯＮのいずれかであることを特徴とする請求項１から４のいずれか一項記載の半導体装置の製造方法。
【請求項６】
前記半導体装置はＭＥＳＦＥＴおよびＨＥＭＴのいずれか一方であることを特徴とする請求項１から５のいずれか一項記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
短ゲート長のゲート電極を形成する方法として様々な方法が考えられている。例えば、特許文献１には、半導体基板上に形成したダミーゲートの幅を酸素プラズマによるドライエッチングで狭幅化した後、半導体基板上にＳｉＯ２膜を形成する。その後、ダミーゲートを除去し、その除去した領域にゲート電極を形成することで、短ゲート長のゲート電極を形成する方法が開示されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明は、半導体基板上にゲート電極を形成する領域を規定するダミーゲートを形成する工程と、前記半導体基板表面に対して垂直方向の指向性スパッタであるコリメートスパッタ、ロングスロースパッタおよびイオンビームスパッタのいずれかにより、前記ダミーゲートの両側の前記半導体基板上、前記ダミーゲートの上面および側面を被覆し、かつ前記ダミーゲートの側面における厚みが前記ダミーゲートの両側の前記半導体基板上および前記ダミーゲートの上面に比べて小さい表面膜を形成する工程と、前記ダミーゲートの側面に形成された前記表面膜を選択的に除去する工程と、前記ダミーゲートおよび前記ダミーゲート上面の前記表面膜を除去する工程と、前記半導体基板上の前記ダミーゲートを除去した領域に前記ゲート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、指向性スパッタを用いることで、ダミーゲートの側壁に形成される表面膜の厚さを薄くすることができるため、短ゲート長のゲート電極を形成することが可能となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記構成において、前記表面膜を選択的に除去する工程は、ウエットエッチングにより実行される構成とすることができる。この構成によれば、ダミーゲートの側壁に形成された表面膜を選択的にエッチングすることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記構成において、前記ダミーゲート全面にドライエッチングを施すことで、前記ダミーゲートの幅を狭幅化させる工程を有する構成とすることができる。この構成によれば、より幅の狭いダミーゲートを得るこができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
まず、発明者が特許文献１に係るゲート電極の製造方法の課題を明確にするために行った実験について説明する。図１（ａ）から図２（ｃ）は実験を行った比較例１に係るゲート電極の製造方法を説明するための断面図である。図１（ａ）を参照に、半導体基板１０上にフォトレジストを用い、ダミーゲート１２を形成する。ダミーゲート１２の幅Ｌ１ａは０．３μｍ、高さは５００ｎｍである。図１（ｂ）を参照に、酸素プラズマによりダミーゲート１２全面をドライエッチングしてダミーゲート１２の幅を狭幅化させる。これにより、ダミーゲート１２の幅Ｌ１ｂは０．１μｍとなる。図１（ｃ）を参照に、半導体基板１０上にＳｉＯ２からなる表面膜１６をスパッタを用い形成する。表面膜１６の膜厚は３００ｎｍである。ここで用いたスパッタは一般的なスパッタであり、等方的に表面膜１６がスパッタされるため、ダミーゲート１２の側壁にも十分な厚さｔ１の表面膜１６が形成される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
図３（ａ）から図５（ｃ）は本発明の実施例１に係るＭＥＳＦＥＴの製造方法を示す断面図である。図３（ａ）を参照に、ＧａＡｓ基板からなる半導体基板１０内に、例えばＭｇをイオン注入することでｐ型領域２０を形成し、例えばＳｉ＋をイオン注入することでｎ型能動層２２を形成する。半導体基板１０上にＥＣＲプラズマＣＶＤ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ  Ｐｌａｓｍａ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用い、ＳｉＮ層２４を形成する。図３（ｂ）を参照に、ゲート電極１４を形成すべき領域の半導体基板１０上に、ｉ線ステッパを用いフォトレジストによりゲート電極１４を形成する領域を規定するダミーゲート１２を形成する。ダミーゲート１２の幅Ｌ１ａは０．３μｍ、高さは５００ｎｍである。図３（ｃ）を参照に、ダミーゲート１２をマスクとしてセルフアラインイオン注入により、例えばＳｉ＋をドープして半導体基板１０内にｎ型能動層２２よりドープ濃度が高いｎ＋領域２６を形成する。その後、ダミーゲート１２の幅Ｌ１ａを細める目的で、酸素プラズマでダミーゲート１２全面をドライエッチングすることにより、ダミーゲート１２の幅を狭幅化させる。再度、ダミーゲート１２をマスクとして半導体基板１０内に、例えばＳｉ＋をドープして、ｎ型能動層２２よりドープ濃度が高くｎ＋領域２６よりドープ濃度が低いｎ´領域２８を形成する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
図４（ａ）を参照に、再度、酸素プラズマでダミーゲート１２全面をドライエッチングすることによりダミーゲート１２の幅を狭幅化させる。これにより、ダミーゲート１２の幅Ｌ１ｂは０．１μｍとなる。ダミーゲート１２をマスクとしてセルフアラインイオン注入により、例えばＳｉ＋をドープすることで半導体基板１０内にｎ型能動層２２よりドープ濃度が高くｎ´領域２８よりドープ濃度が低いｎ´´領域３０を形成する。このように、ｎ型能動層２２からｎ´´領域３０、ｎ´領域２８およびｎ＋領域２６と段階的にドープ濃度の高い不純物領域を設けることで、ｎ＋領域２６間に電圧を印加した場合に電界強度が局部的に集中することが避けられ、耐電圧性を上げることができる。図４（ｂ）を参照に、半導体基板１０上にコリメートスパッタによりＳｉＯ２である表面膜１６を形成する。表面膜１６の厚さは３００ｎｍである。ここで用いたコリメートスパッタは、半導体基板１０表面の垂直方向とスパッタ装置のＳｉＯ２ターゲット表面の垂直方向とが合致するように半導体基板１０を固定する方法である。これにより、半導体基板１０表面に対して主に垂直方向にスパッタが進む指向性スパッタを実現することができる。指向性スパッタであるコリメートスパッタを用いて表面膜１６を形成することで、ダミーゲート１２の側壁に形成される表面膜１６の厚さｔ２を非常に薄くすることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、実施例１によれば、図４（ａ）に示すように、フォトレジストでダミーゲート１２を形成した後、酸素プラズマでダミーゲート１２全面をドライエッチングすることで、ダミーゲート１２の幅を狭幅化させている。このため、フォトプロセスで形成可能なダミーゲート１２の最小幅よりさらに細い幅のダミーゲート１２を得ることができる。例えば、ｉ線ステッパを用いてダミーゲート１２の形成を行うと、形成可能なダミーゲート１２の最小幅は０．３μｍであるが、その後、酸素プラズマでダミーゲート１２全面をドライエッチングすることで、ダミーゲート１２の幅を例えば０．１μｍ等、０．３μｍ以下に狭幅化させることができる。このように、ダミーゲート１２全面に酸素プラズマによるドライエッチングを行い、ダミーゲート１２の幅を狭幅化させることで、より細い幅のダミーゲート１２を形成することができ、これにより、ダミーゲート１２の幅Ｌ１ｂで規定されるゲート長Ｌ３もより短くすることができる。