(57)【要約】  パワー半導体における電流センサのための半導体装置において、  半導体装置は、基板上に繰り返し配置された、絶縁ゲート電極を有する複数のトランジスタセルを含み、  第１領域にあるトランジスタセルのエミッタ端子は、第１導電層を介して少なくとも１つの出力端子に接続されており、  第２領域にあるトランジスタセルのエミッタ端子は、第２導電層を介して少なくとも１つのセンサ端子に接続されており、  センサ端子は、第１領域のトランジスタセルと、第２領域のトランジスタセルとを取り囲んでいる第１セル領域境界の外側に配置されており、  第２領域のトランジスタセルと、センサ端子との間には、第１セル領域境界に属するトレンチ構造が形成されており、  トレンチ構造には、基板の外縁部の方向に向かって、第１導電層に接続されたドープ層が隣接している。
2015510697.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体における電流センサのための半導体装置において、
前記半導体装置は、基板（１）上に繰り返し配置された、絶縁ゲート電極を有する複数のトランジスタセル（２）を含み、
第１領域（１２）にある前記トランジスタセル（２）のエミッタ端子（１０）は、第１導電層（１６）を介して少なくとも１つの出力端子（２５）に接続されており、
第２領域（１３）にある前記トランジスタセル（２）のエミッタ端子（１０）は、第２導電層（１７）を介して少なくとも１つのセンサ端子（１８）に接続されており、
前記センサ端子（１８）は、前記第１領域（１２）の前記トランジスタセル（２）と、前記第２領域（１３）の前記トランジスタセル（２）とを取り囲んでいる第１セル領域境界（１４）の外側に配置されており、
前記第２領域（１３）のトランジスタセル（２）と、前記センサ端子（１８）との間には、前記第１セル領域境界（１４）に属するトレンチ構造が形成されており、
前記トレンチ構造には、前記基板（１）の外縁部の方向に向かって、前記第１導電層（１６）に接続されたドープ層（１５）が隣接している、
ことを特徴とする半導体装置。
【請求項２】
前記トレンチ構造は、ダブルトレンチ構造として形成されている、
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２領域（１３）の前記トランジスタセル（２）は、多角形の形態、有利には半円形又は六角形の形態、又は、長方形又は正方形の形態で配置されている、
ことを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記第１領域（１２）の前記トランジスタセル（２）は、前記第２領域（１３）の前記トランジスタセル（２）を少なくとも部分的に、有利には３つの側で取り囲んでいる、
ことを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項５】
前記第１領域（１２）の前記トランジスタセル（２）は、前記第２領域（１３）の前記トランジスタセル（２）と、前記第２導電層（１７）とを完全に取り囲んでいる、
ことを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【請求項６】
前記第２領域（１３）の前記トランジスタセル（２）は、前記第１領域（１２）の前記トランジスタセル（２）とは空間的に分離されて配置されている、
ことを特徴とする請求項１から５のいずれか一項記載の半導体装置。
【請求項７】
前記センサ端子（１８）は、金属被覆面として絶縁層の上に配置されており、
前記絶縁層の層厚は、ゲート誘電体（１１）の層厚よりも大きい、
ことを特徴とする請求項６記載の半導体装置。
【請求項８】
前記第２領域（１３）の前記トランジスタセル（２）は、第２セル領域境界（１４’）によって取り囲まれている、
ことを特徴とする請求項６又は７記載の半導体装置。
【請求項９】
前記センサ端子（１８）及び前記第２領域（１３）の前記トランジスタセル（２）は、前記セル領域境界（１４）の外側に配置されている、
ことを特徴とする請求項１から８のいずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体における電流センサのための半導体装置に関し、特に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）とも呼ばれる絶縁ゲート電極を有するバイポーラトランジスタの形態のパワー半導体のための半導体装置に関する。
【０００２】
パワー半導体は通常、垂直構造として製造され、多数のトランジスタセルを有する。半導体基板の表側には、ゲート構造及びエミッタ構造が形成される。ゲート構造及びエミッタ構造は、少なくとも１つのｐｎ接合部を介して、全面的な金属被覆面として裏側に形成されたコレクタ層に接続されている。パワートランジスタでは、このセル構造が基板の広い範囲に亘って繰り返されており、これによって高電流をスイッチングすることが可能となっている。しかしながらこの場合には、短絡状態及び過負荷状態が回避されるよう注意しなければならない。したがって一般的な従来技術から、出力端子にシャント抵抗を取り付けて、主電流回路に場合によって発生しうる短絡状態及び過負荷状態を検出することが知られている。
【０００３】
さらに、エミッタ領域又はエミッタセルの一部分をセンサ端子を介して分岐させて、そこに流れる電流を信号として利用することは、従来技術である。このセンサ端子は、典型的にはエミッタ領域の内部にあり、エミッタセルによって完全又は部分的に充填されている。完全に充填されている場合には、複数のセンサセルがメインエミッタの中に非常に緊密に埋め込まれており、これらのセンサセルの動作は、メインエミッタセルの動作と殆ど違わないものと見込むことができる。しかしながら、エミッタ端子とセンサ端子のサイズ比率によって、センサ電流対メイン電流の固定的な比率が予め定められている。部分的にのみ充填されている場合には、この比率をより自由に構成できるという利点がある。しかしながらこのためには、埋め込みが緊密ではなくなり、セルがない領域が生じてしまい、このセルがない領域では、導通状態において場合によっては電荷担体プラズマが形成されることがある。
【０００４】
ＩＧＢＴの使用時において、乃至、既にＩＧＢＴの設計段階において、遮断時にエミッタを流れる電荷担体が個々のトランジスタセルに対して過負荷を与えないよう注意しなければならない。ｎチャネルを有するＩＧＢＴの例では、エミッタを流れる電荷担体の種類は、正孔によって決められている。特にセンサ領域とメインエミッタ領域の縁部に存在するセルに対して、過負荷及びラッチアップが発生する危険性が存在する。なぜなら、エミッタコンタクトを有さない、セルのない領域においても、電荷担体プラズマが形成されるからである。セルを有さないこの中間領域（セルがない領域）は、センサ端子が不完全に充填されている場合に存在するものであるが、しかしながらその一方で、この中間領域は、両方のエミッタ領域に接続されている導電層を分離させる必要性から生じたものでもある。
【０００５】
本発明の課題は、セルのない領域に存在する電荷担体プラズマの正孔が遮断時に流れ出ることによる、当該セルのない領域に境を接するセルに対する過負荷を低減することであり、それと同時に、複数のセンサセルをメインエミッタにできるだけ緊密に埋め込むことができるようにすることである。
【０００６】
この課題は、パワー半導体のための回路装置において、前記回路装置は、基板上に繰り返し配置された、絶縁ゲート電極を有する複数のトランジスタセルを含み、第１領域にあるトランジスタセルのエミッタ端子は、第１導電層を介して少なくとも１つの出力端子に接続されており、第２領域にあるトランジスタセルのエミッタ端子は、第２導電層を介して少なくとも１つのセンサ端子に接続されている、回路装置によって解決される。センサ端子は、第１領域のトランジスタセルと、第２領域のトランジスタセルとを取り囲んでいる第１セル領域境界の外側に配置されている。第２領域のトランジスタセルと、センサ端子との間には、第１セル領域境界に属するトレンチ構造が形成されており、トレンチ構造には、基板の外縁部の方向に向かって、第１導電層に接続されたドープ層が隣接しており、該トレンチ構造にはさらに、第１領域のトランジスタセルと、第２領域のトランジスタセルとの間に延在している。
【０００７】
本発明によれば、ＩＧＢＴセルからなるエミッタが、２つのセルグループに分割される。その１つはメインセルであり、メインセルは、第１導電層を介してエミッタ出力部に接続されている。このセルグループは、回路装置の基板面積の大部分を占める。第２導電層に接続されたより小さい部分は、センサセルである。センサセルは、電流センサとして使用され、外部抵抗を介して電圧信号を形成することができ、この電圧信号は、短絡及び過電流を検出するためにさらに処理することができる。第１導電層に接続されたドープ領域は、遮断プロセスの際に流れ出る正孔を導くために使用される。したがって、ラッチアップ発生の危険性を高め、ひいてはチップの損傷を導く可能性のあったこれらの正孔が、隣接する各メインセルに負荷を与えることはなくなる。
【０００８】
本発明の課題は、センサ端子を、アクティブセル領域の外側においてセンサ領域境界の後方に配置することによって解決される。この端子領域から生じる正孔は、メインエミッタの導電層に接続されたドープ層を介して排出される。これによってさらに、センサ領域のサイズ及び形を、センサ端子のサイズ及び形に依存せずに構成することができるようになる。
【０００９】
本発明の別の１つの実施形態によれば、第２領域のトランジスタセルは、任意の多角形の形態、有利には半円形又は半円形に類似した多角形の形態、又は、長方形又は正方形の形態で配置されている。
【００１０】
この配置は、通常の設計プログラムによって繰り返し構造として簡単に形成することができ、また、パワー半導体の通常の製造工程で実現可能である。
【００１１】
本発明の別の１つの実施形態によれば、第１領域のトランジスタセルは、第２領域のトランジスタセルを少なくとも部分的に、有利には３つの側で取り囲んでいる。
【００１２】
本発明の別の１つの実施形態によれば、第１領域のトランジスタセルは、第２領域のトランジスタセルを完全に取り囲んでいる。
【００１３】
本発明の別の１つの実施形態によれば、第２領域のトランジスタセルは、第１領域のトランジスタセルとは空間的に分離されて配置されている。
【００１４】
この実施形態においては、電流センサセルは、メインセルの中に緊密に埋め込まれるのではなく、メインセルから遠く離れたところで別個のセル領域境界によって取り囲まれている。これは、分離されたより小さいＩＧＢＴ半導体に相当し、スイッチオン状態乃至スイッチングプロセス中において、この小さいＩＧＢＴ半導体のプラズマと、メインＩＧＢＴのプラズマは、互いの間隔に応じて僅かにしか相互作用しないか、全く相互作用しない。それでもなお、２つの部分は、依然として１つのＩＧＢＴチップとして見なすことができる。なぜなら、チップ縁部の方向において共通の１つの縁部遮断構造によって取り囲まれているからである。
【００１５】
本発明の別の１つの実施形態によれば、センサ端子は、金属被覆面として絶縁層の上に配置されており、絶縁層の層厚は、ゲート誘電体の層厚よりも大きい。
【００１６】
この実施形態においては、センサ端子は、厚酸化物の上の任意の箇所に配置することができる。
【００１７】
本発明の別の１つの実施形態においては、第２領域のトランジスタセルは、第２セル領域境界によって取り囲まれている。
【００１８】
この実施形態は、特に、センサセルがメインセルから遠く離れたところに配置されている場合に使用される。
【００１９】
本発明の別の１つの実施形態によれば、センサ端子及び第２領域のトランジスタセルは、セル領域境界の外側に配置されている。
【００２０】
この実施形態においては、センサ端子と、第２領域のトランジスタセルとの間にダブルトレンチ構造は存在しない。
【００２１】
第２導電層は、セル領域境界の範囲にノッチを有することができ、このノッチにおいて、第２導電層がドープ層に接続されている。これによって、遮断プロセス時に流れ出る正孔を格段に良好に導くことができる。
【００２２】
以下、本発明を、添付した図面を参照しながら実施形態に基づいてより詳細に説明する。
【図面の簡単な説明】
【００２３】
【図１】トランジスタセルの断面図である。
【図２ａ】本発明の第１実施形態に基づく本発明による半導体装置の平面図である。
【図２ｂ】本発明の第１実施形態に基づく本発明による半導体装置の別の平面図である。
【図３】図２ａに基づく実施形態の別の概略図である。
【図４】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【図５】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【図６】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【図７】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【図８】本発明の別の実施形態に基づく本発明による半導体装置の平面図である。
【００２４】
図面では、同じ又は同じ機能を有する要素には同一の参照符号を付している。
【００２５】
図１には、回路装置１の一部が図示されている。回路装置１は、絶縁ゲート電極３（ＩＧＢＴ）を有する多数のトランジスタセル２のための基本セルである。図１から分かるように、例えばＰ＋ドープされた基板４は、裏側にコレクタ端子５を有しており、コレクタ端子は、通常は金属層として被着されている。コレクタ端子５と基板４の上には、この実施形態ではｎドープされているバッファ層６が被着されており、バッファ層６の上には、同じくｎドープされたエピタキシ層７が被着されている。エピタキシ層７の中には、ｐドープされたウェル８が例えばイオン注入によって設けられており、これらのウェル８の中にはそれぞれ２つのｎドープされた島９が設けられている。これらの島９は、ｐドープされたウェル８と共にエミッタ端子１０によって部分的に被覆されている。
【００２６】
ゲート電極３は、酸化ケイ素から形成された絶縁層１１によって取り囲まれており、この絶縁層１１は、トランジスタセル２の外側にも配置することができる。全体として、図示したこの実施形態においては、ｎチャネルＩＧＢＴのためのｎ＋ｐｎｐ＋構造が設けられている。しかしながら本発明を、別の種類のＩＧＢＴ、例えばｐチャネルＩＧＢＴ又は垂直構造を有するＩＧＢＴにおいて適用することも考えられる。
【００２７】
以下、本発明の第１実施形態に基づく回路装置１について説明する。図２ａは、回路装置１を上から見た平面図である。つまり、エミッタ端子１０を有する上面が図示されている。図２ａから見て取れるように、回路装置１は多数のトランジスタセル２を有しており、これらのトランジスタセル２は、第１領域１２及び第２領域１３に配置されている。図２ａに図示されている配置は、単なる一例であると理解されたい。
【００２８】
トランジスタセル２は、第１領域１２乃至第２領域１３を実質的に完全に被覆している。トランジスタセル２は、任意のパターンで配置することができ、このパターンは必ずしも規則的である必要はない。第１領域１２のトランジスタセル２は並列接続されており、パワー半導体のために使用される。
【００２９】
第２領域１３のトランジスタセル２も並列接続されており、電流センサのために使用される。これについては後でより詳細に説明する。第１領域１２のトランジスタセル２は、メインセルと呼ぶことができ、第２領域１３のトランジスタセル２は、センサセルと呼ぶことができる。
【００３０】
第１領域１２のトランジスタセル２及び第２領域１３のトランジスタセル２は、第１セル領域境界によって取り囲まれている。第１セル領域境界には、参照符号１４が付されている。第１セル領域境界１４は、基板内に設けられたトレンチの形態で形成されている。しかしながら、基板内に並んで延在する２つのトレンチから形成されたダブルトレンチ構造を使用することも可能である。第１セル領域境界１４の外側の領域には、ドープ層１５が設けられている。ドープ層１５は、図示した実施形態ではｐドープ層である。ドープ層１５は、図２ａでは斜線が付された面として表されている。
【００３１】
以下、図２ｂを参照しながら、第１領域１２のトランジスタセル２のコンタクトと、第２領域１３のトランジスタセル２のコンタクトとについてより詳細に説明する。このコンタクトは、図１の各エミッタ端子１０を接続している金属被覆層を介して行われる。図２ｂでは、より見やすくするために、第１領域１２のトランジスタセル２、第２領域１３のトランジスタセル２、ｐドープ層１５は図示していない。
【００３２】
第１領域１２のトランジスタセル２の各エミッタ端子１０は、第１導電層１６を介して接続されている。第１導電層１６は、適当な出力端子を介して、第１領域１２のトランジスタセル２の出力が供給される、パワートランジスタの出力部として使用することができる。
【００３３】
第２領域１３のトランジスタセル２の各エミッタ端子１０は、少なくとも１つのセンサ端子を有する第２導電層１７を介して接続されている。センサ端子は、ボンディングワイヤを介して外部抵抗に接続されており、これについては後ほど説明する。第２導電層１７は、センサ端子としても機能する。センサ端子は、参照符号１８によって図１に概略的に図示されている。このようにして、第２領域１３のトランジスタ２の各エミッタ端子と、センサ端子１８との間で電気接続が形成される。
【００３４】
図２ｂから見て取れるように、第１導電層１６と第２導電層１７との間にはギャップが開いており、したがってこのギャップの領域にある各エミッタ端子は、相互接続されていない。
【００３５】
図２ａに関連して既に説明したように、センサ端子１８の下側にはｐドープ層１５が位置しており、このｐドープ層１５は、第１縁部構造１４の外縁部に配置されている。この領域は、コンタクト１９を介して第１導電層１６に接続されている。それゆえｐドープ層１５は、遮断プロセスの際に流れ出る正孔を導くことができる。したがって、これらの正孔が、第１領域１２のトランジスタセル２の隣接する各セルに負荷をかけることはなくなる。
【００３６】
図３には、図１、図２ａ、２ｂに基づく回路装置１が再度概略的に図示されている。第１領域１２のトランジスタセル２は、メインセルＩＧＢＴ２１を形成する。第２領域１３のトランジスタセル２は、センサセルＩＧＢＴ２２を形成する。これら２つのＩＧＢＴの各コレクタ端子は、端子２６に接続することができ、各ゲート端子は、別の端子２７に接続することができる。メインセルＩＧＢＴ２１のエミッタ端子１０は、出力端子２５に接続されている。センサセルＩＧＢＴ２２のエミッタ端子１０は、センサ端子１８を介して例えば外部のオーム性抵抗２３のような素子に接続されており、信号２４を介して、出力端子２５における短絡状態又は過負荷状態を検出することができる。
【００３７】
以下、本発明の別の実施形態について説明する。ここでは実質的に、図２に関連して説明した実施形態との相違点を示す。
【００３８】
図４では、センサ端子１８の方向に向かって第２領域１３のトランジスタセル２の隣に、さらなる別のｐドープ領域１５’が配置されている。この別のｐドープ領域１５’は、ｐドープ領域１５とは分離されている。別のｐドープ領域１５’は、別のコンタクト１９’を介して第２導電層１７（図４には図示せず）に接続されている。
【００３９】
図５には、第２領域１３のトランジスタセル２の別の実施形態の配置が図示されている。第２領域１３のトランジスタセル２は、この実施形態においては長方形に配置されている。さらには、第２領域１３のトランジスタセル２のために、製造工程と両立可能な別の配置を提案することも考えられる。第２領域１３のトランジスタセル２は、任意の多角形の形態、有利には半円形又は半円形に類似した多角形の形態、又は、長方形又は正方形の形態で配置することが可能である。
【００４０】
図６には、第１領域１２のトランジスタセル２及び第２領域１３のトランジスタセル２の別の実施形態の配置が図示されている。この実施形態では、第１領域１２のトランジスタセル２と、第２領域１３のトランジスタセル２とが互いにより大きい間隔３０を有している。これまで図示した実施形態では、第１領域１２のトランジスタセル２と、第２領域１３のトランジスタセル３との間の間隔は、トランジスタセル２の直径をわずかに上回るだけであったが、その一方で図６の間隔３０は、例えばトランジスタセル２の直径の１０倍に相当する。
【００４１】
図７には、第２領域１３のトランジスタセル２が第２セル領域境界１４’によって取り囲まれている実施形態が図示されている。第２セル領域境界１４’は、ダブルトレンチ構造として形成することができる。第２領域１３のトランジスタセル２は、第１領域１２のトランジスタセル２の中に埋め込まれていない、つまり、第１領域１２のトランジスタセル２によって部分的に取り囲まれていない。そうではなく、第１領域１２のトランジスタセル２から遠く離れたところに配置されている。この領域に配置される厚酸化物に相応の開口部を設けることによって、センサ端子１８との接続が可能となる。
【００４２】
第２領域１３のトランジスタセル２は、別のｐドープ層１５’によって取り囲まれている。第１領域１２のトランジスタセル２は、第１セル領域境界１４の外側ではｐドープ層１５によって取り囲まれている。ｐドープ層１５と別のｐドープ層１５’とは、互いに分離されている。ｐドープ層１５は、上述した実施形態と同様に、コンタクト部１９によって第１導電層１６に接続される。別のｐドープ層１５’は、別のコンタクト部１９’によって第２導電層１７に接続されている。第１導電層１６と第２導電層１７とは、ここでも互いに分離されている。この実施形態では、ｐドープ層１５と別のｐドープ層１５’は、別のコンタクト部１９’に近いところで分離されている。しかしながらこのギャップは、コンタクト部１９と別のコンタクト部１９’の間の別の場所においても良好に延在することができる。第１導電層１６と第２導電層１７の間の分離ギャップに関しても同様である。
【００４３】
これに対して図８では、第２領域１３のトランジスタセル２が、センサ端子１８と共に、第２領域１２のトランジスタセル２のフィールドに埋め込まれている。この場合、セル領域境界１４は、センサ端子１８を取り囲むように配置される。
【図１】
2015510697.tif 000003
【図２ａ】
2015510697.tif 000004
【図２ｂ】
2015510697.tif 000005
【図３】
2015510697.tif 000006
【図４】
2015510697.tif 000007
【図５】
2015510697.tif 000008
【図６】
2015510697.tif 000009
【図７】
2015510697.tif 000010
【図８】
2015510697.tif 000011
【手続補正書】
【提出日】平成26年9月2日(2014.9.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パワー半導体における電流センサのための半導体装置において、
前記半導体装置は、基板（１）上に繰り返し配置された、絶縁ゲート電極を有する複数のトランジスタセル（２）を含み、
第１領域（１２）にある前記トランジスタセル（２）のエミッタ端子（１０）は、第１導電層（１６）を介して少なくとも１つの出力端子（２５）に接続されており、
第２領域（１３）にある前記トランジスタセル（２）のエミッタ端子（１０）は、第２導電層（１７）を介して少なくとも１つのセンサ端子（１８）に接続されており、
前記センサ端子（１８）は、前記第１領域（１２）の前記トランジスタセル（２）と、前記第２領域（１３）の前記トランジスタセル（２）とを取り囲んでいる第１セル領域境界（１４）の外側に配置されており、
前記第２領域（１３）のトランジスタセル（２）と、前記センサ端子（１８）との間には、前記第１セル領域境界（１４）に属するトレンチ構造が形成されており、
前記トレンチ構造には、前記基板（１）の外縁部の方向に向かって、前記第１導電層（１６）に接続されたドープ層（１５）が隣接している、
ことを特徴とする半導体装置。
【請求項２】
前記トレンチ構造は、ダブルトレンチ構造として形成されている、
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２領域（１３）の前記トランジスタセル（２）は、多角形の形態で配置されている、
ことを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記多角形は、六角形又は長方形又は正方形である、
ことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第２領域（１３）の前記トランジスタセル（２）は、半円形の形態で配置されている、
ことを特徴とする請求項１又は２記載の半導体装置。
【請求項６】
前記第１領域（１２）の前記トランジスタセル（２）は、前記第２領域（１３）の前記トランジスタセル（２）を少なくとも部分的に取り囲んでいる、
ことを特徴とする請求項１から５のいずれか一項記載の半導体装置。
【請求項７】
前記第１領域（１２）の前記トランジスタセル（２）は、前記第２領域（１３）の前記トランジスタセル（２）を３つの側で取り囲んでいる、
ことを特徴とする請求項６記載の半導体装置。
【請求項８】
前記第１領域（１２）の前記トランジスタセル（２）は、前記第２領域（１３）の前記トランジスタセル（２）と、前記第２導電層（１７）とを完全に取り囲んでいる、
ことを特徴とする請求項１から５のいずれか一項記載の半導体装置。
【請求項９】
前記第２領域（１３）の前記トランジスタセル（２）は、前記第１領域（１２）の前記トランジスタセル（２）とは空間的に分離されて配置されている、
ことを特徴とする請求項１から８のいずれか一項記載の半導体装置。
【請求項１０】
前記センサ端子（１８）は、金属被覆面として絶縁層の上に配置されており、
前記絶縁層の層厚は、ゲート誘電体（１１）の層厚よりも大きい、
ことを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記第２領域（１３）の前記トランジスタセル（２）は、第２セル領域境界（１４’）によって取り囲まれている、
ことを特徴とする請求項９又は１０記載の半導体装置。
【請求項１２】
前記センサ端子（１８）及び前記第２領域（１３）の前記トランジスタセル（２）は、前記セル領域境界（１４）の外側に配置されている、
ことを特徴とする請求項１から１１のいずれか一項記載の半導体装置。
【国際調査報告】
2015510697.tif 000012
2015510697.tif 000013
2015510697.tif 000014
2015510697.tif 000015
2015510697.tif 000016
2015510697.tif 000017