(57)【要約】【課題】画像処理に用いることが容易な形式で並行して入力する２種類の画像データを単一の画像メモリに記憶する。【解決手段】画像メモリ４０を複数のバンクを備えたバンク形式のダイナミックRAMとする。入力データ生成回路２００は２種類の画像データを交互に時分割多重化し、FIFO100、メモリ入力制御回路６００を介して画像メモリ４０に出力する。メモリアドレス制御回路７００は、画像メモリ４０に画像データが出力するたびにカウントアップするアドレスカウンタを供え、アドレスカウンタの最下位ビットによって、画像データを記憶する画像メモリ４０のバンクを切り換える。【選択図】図２
2005011520.tif 000002
【特許請求の範囲】
【請求項１】
並行して入力する複数種類の画像データを記憶する画像データ記憶装置であって、
連続的にアクセス可能な複数の記憶領域を備えた、単一の画像メモリと、
並行して入力する複数種類の画像データを各種類の画像データが順次現れるように時分割多重化し、前記画像メモリに出力する手段と、
各画像データの画像メモリへの出力に同期して、当該画像データを書き込む画像メモリのアドレスとして、当該画像データの種類に対して排他的に設定した記憶領域内のアドレスを生成するアドレス制御手段とを有することを特徴とする画像データ記憶装置。
【請求項２】
請求項１記載の画像データ記憶装置であって、
前記画像メモリは、バンク構成を具備したダイナミックRAMであり、前記各記
憶領域はバンクであることを特徴とする画像データ記憶装置。
【請求項３】
請求項１記載の画像データ記憶装置であって、
前記画像メモリへの、アクセスアドレスを伴うアクセスを受け付ける手段を有し、
前記メモリアドレス制御手段は、前記アクセスアドレスを、予め設定されたアクセスアドレスと画像メモリのアドレスとの対応関係に従って、画像メモリの記憶領域内のアドレスをアクセスするアドレスに変換する手段を有することを特徴とする画像データ記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同時に入力する複数種の画像データを画像メモリに記憶する技術に関し、特に、その低コスト化に関するものである。
【背景技術】
【０００２】
異なる種類の画像データを同時に出力するカメラとしては、たとえば、偶数フィールドと奇数フィールドの画像データを同時に出力するカメラが知られている。このようなカメラでは、画像の１フレーム中において隣り合う２ライン（奇数ライン：oddラインと、偶数ライン：evenライン）の画像データを同時に出力す
る。また、この他、異なる種類の画像データを同時に出力するカメラとしては、輝度信号：Y信号と、色差信号：UV信号を同時に出力するカメラや、RGB信号を同時に出力するカメラが知られている。
【０００３】
いま、偶数フィールドと奇数フィールドの画像データを同時に出力するカメラからの画像データを記憶する場合を例にとると、このような画像データを記憶する画像データ記憶装置の構成としては、次のような、いくつか構成が知られている。
【０００４】
図９（a）に示した構成では、中間バッファとしてフレームメモリを用意し、
入力データ制御装置において、偶数フィールドの画像データと奇数フィールドの各画素の画像データを交互に出力線上に時分割多重化し、これを順次フレームメモリに記憶する。そして、その後に、メモリ制御装置がフレームメモリより画像データを読み出し、画像メモリ上に、画像フレーム中のラインやライン中の画素の並びに従った並びで各画像データを記憶する。この結果、画像メモリ上に、画像フレームを再構成することができる。
【０００５】
また、図９（ｂ）に示すように、画素単位に時分割した偶数フィールドと奇数フィールドの画像データを直接画像メモリに記憶する技術も知られている。この場合の画像データ記憶装置の構成は、図９(a)の構成において、入力データ制御
装置の出力を、直接画像メモリに書き込む構成となる。
【０００６】
また、この他、図９（ｃ）に示すように、画像メモリを複数使用する構成や、図９（d）に示すように、スタティックRAMの様に任意のアドレスをオーバヘッドなしにアクセスできるメモリを使用する構成が知られている。
【０００７】
複数の画像メモリを使用する構成では、奇数フィールドの画像データと偶数フィールドの画像データを、各々異なる画像メモリに記憶する。
【０００８】
また、スタティックRAMを使用した構成は、直接、画像メモリ上に、画像フレ
ーム中のラインやライン中の画素の並びに従った並びで各画像データを記憶する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
たとえば、図９（a）に示す構成では、フレームメモリを必要とするため、比
較的コストが高くなる。また、一旦、フレームメモリをバッファとして使用しているために、最終的に画像メモリに画像データが記憶されるまでに時間がかかる。このため、画像メモリに記憶された画像データを用いて行われる画像処理に比較的大きな遅延が生じてしまう。これは、動画像処理などの高速な画像処理を行う場合に、特に問題となる。
【００１０】
また、図９（ｂ）に示したように画像データを記憶する、直接一つの画像メモリに記憶する構成では、画像処理に適した並び、形式で画像データが画像メモリに記憶されず、奇数フィールドと偶数フィールドの画像データが混在して記憶されるため、この画像データを画像処理に用いることが容易ではない。
【００１１】
また、図９（ｃ）の画像メモリを複数使用する構成では、一つの画像フレームの記憶に二つの画像メモリを要するため比較的コストが高くなる。
【００１２】
また、図９（d）のスタティックRAMを使用した場合は、スタティックRAMが比
較的高価であることや、スタティックRAMのアクセスに必要な信号線が多いこと
より、コストが高くなってしまう。ここで、この構成において、スタティックRAMに代えて、ダイナミックRAMを用いることができない理由は、ダイナミックRAM
では異なるロウアドレスにアクセスする場合には、比較的大きなオーバーヘッド時間を要することによるものである。
【００１３】
本発明は、このような事情を考慮し、画像処理に用いることが容易な形式で画像データを記憶する画像データ記憶装置を、比較的低コストで実現することを課題とする。
【課題を解決するための手段】
【００１４】
前記課題達成のために、本発明は、並行して入力する複数種類の画像データを記憶する画像データ記憶装置であって、シンクロナスDRAMなどの連続的にアクセス可能な複数の記憶領域を備えた単一の画像メモリと、並行して入力する複数種類の画像データを各種類の画像データが順次現れるように時分割多重化し、前記画像メモリに出力する手段と、各画像データの画像メモリへの出力に同期して、当該画像データを書き込む画像メモリのアドレスとして、当該画像データの種類に対して排他的に設定した記憶領域内のアドレスを生成するアドレス制御手段とを有することを特徴とする画像データ記憶装置を提供する。
【００１５】
このような画像データ記憶装置によれば、単一のシンクロナスDRAMなどの画像メモリを用いて、並行して入力する画像データを、オーバーヘッドなしに、それぞれ異なる記憶領域に記憶することができる。このように、画像データの種類毎に、異なる記憶領域に画像データを記憶することにより、画像データの利用、管理がたやすくなる。
【００１６】
また、さらに、前記メモリアドレス制御手段に、前記アクセスアドレスを、予め設定されたアクセスアドレスと画像メモリのアドレスとの対応関係に従って、画像メモリの記憶領域内のアドレスをアクセスするアドレスに変換する手段を備え、このような記憶領域毎に異なる種類の画像データを記憶する形式以外の所望の形式の記憶空間中で、画像メモリ中の画像データにアクセスできるようにすることもできる。
【発明の効果】
【００１７】
以上のように、本発明によれば、画像処理に用いることが容易な形式で画像データを記憶する画像データ記憶装置を、単一の画像メモリによって比較的低コストで実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明に係る画像データ記憶装置の一実施形態について説明する。
【００１９】
まず、本実施形態を、ODD/EVEN同時取り込み式カメラからの画像データの記憶に適用した場合ついて説明する。ここで、ODD/EVEN同時取り込み式カメラとは、同一画像フレームの奇数フィールドと偶数フィールドの画像データを二本の信号線を介して同時に出力するカメラであり、奇数フィールドと偶数フィールドの画像データをフィールド毎に交互に出力する従来のビデオ式カメラに比べ画面転送速度が二倍となっているカメラである。後述するように、本実施形態においては、奇数フィールドと偶数フィールドの画像データを同時に取り込み、信号線上で画像データが転送される周波数の倍以上の周波数でそれらのデータをサンプリングし、時分割多重化した画像データに変換し、奇数フィールドと偶数フィールドそれぞれの画像データを、バンク方式を採用する画像メモリの異なるバンク領域に記憶する。
【００２０】
図１に、本実施形態に係る画像データ記憶装置の構成を示す。
【００２１】
図中において、撮像装置１０から出力されたアナログの画像データ（同一画像フレームの奇数フィールドと偶数フィールドの画像データ）を、A/D変換器１５
を用いてデジタルの画像データに変換し、画像メモリ４０を制御するメモリ制御装置１００に奇数フィールドと偶数フィールドの画像データを同時に入力する。A/D変換器１５は、アナログの画像データから垂直同期信号、水平同期信号など
の同期信号を分離し、メモリ制御装置１００に出力する機能も有する。
【００２２】
メモリ制御装置１００では、入力された画像データとA/D変換器１５から入力
される同期信号を使用して、画像メモリ４０にデータを記憶するために、画像データの時分割多重化やメモリアドレスの発生、リード／ライトといったメモリアクセス制御信号の生成を行なう。
【００２３】
画像処理装置３０は、画像メモリ４０に記憶された画像データにアクセスし画像処理を行う装置である。ここで、本実施形態では、画像処理装置３０は、ユーザよりの指定などに基づいてメモリ制御装置１００が扱う画像データの形態を把握し、これに従ったメモリ制御装置１００の各種制御も行う。
【００２４】
また、画像データ記憶装置は、D/A２５、受像装置２０を備えている。D/A２５は、メモリ制御装置１００が画像メモリから読み出した画像データをアナログの画像データに変換し、受像装置２０に出力する。受像装置２０は、受け取った画像データに従った画像の表示を行う。
【００２５】
ここで、本実施形態では、画像メモリ４０として、シンクロナスDRAMなどの、バンク方式を採用したダイナミックRAMを使用する。ここで、バンク方式を採用
したダイナミックRAMは、バンクと呼ばれる複数の記憶領域を持ち、バンクが異
なれば、オーバヘッドなしに、異なるロウアドレスにデータをライトすることが可能である特徴をもっている。
【００２６】
以下、図２を用いて、メモリ制御装置１００の動作について説明する。
【００２７】
図中において、A/D変換器１５から入力される奇数フィールドデータ１６と偶
数フィールドデータ１７は、入力データ生成回路２００で、時分割多重化され交互化される。このとき、A/D変換器１５から入力される垂直同期信号、水平同期
信号は、入力制御回路３００に入力され、現在入力されている画像データが画面のどの位置の画像データかを調べるのに使用される。入力制御回路３００には、画像処理装置３０からバス１を介して、有効な画像データ領域を設定することができ、入力制御回路３００は、この設定に従い有効領域の画像データが入力されたことを、有効データ信号３０１を介してメモリアドレス制御回路７００に伝達する。有効データ信号３０１を受け取ったメモリアドレス制御回路７００は、これを基に、メモリアドレスの生成や、画像メモリ４０に画像データを記憶するのに必要な制御信号の生成などを行う。また、メモリアドレス制御回路７００は、有効な画像データが、画像メモリに出力されるように、メモリ入力制御回路６００を制御する。
【００２８】
図３を用いて、より詳細に、画像データの流れを説明すると、まず、入力データ生成回路２００において、画像データ１６、１７は、マルチプレクサ２１０によって、画像データ１６、１７が交互に現れるよう時分割多重化された画像データ２０１に変換される。ここで、マルチプレクサ２１０は、入力された画像データをA/D変換器１５のサンプリング周波数の二倍の周波数に同期して交互にセレ
クトし、画像データ２０１を生成する。そして、生成された画像データ２０１は、FIFO１１０に入力される。有効データ信号３０１に従い、有効な画像データだけがFIFO１１０に記憶される。このFIFO１１０は、画像メモリ４０にアクセスする動作周波数とA/D変換器１５のサンプリング周波数との間に差がある場合、そ
の速度差を吸収するために設けたものである。本実施形態におけるFIFO１１０は、前記の周波数の差を吸収するのに最低限必要な段数を備えた交代バッファ方式のFIFO１１０としている。ここで、二組のFIFO１１０を交互に用いる交代バッファ方式のFIFO１１０を備えることにより、メモリ入力制御回路６００は、一方のFIFO１１０の画像データを処理した後は、他方のFIFO１１０が満たされるまで動作する必要が無い。したがい、その期間、画像メモリ４０とのインタフェースであるバス５０を、画像メモリ４０に対する他のアクセスに用いることができる。
【００２９】
FIFO１１０の制御は、メモリ入力回路６００において、FIFO１１０の片方のバッファが有効な画像データで満たされたか否かをデータ選択回路６２０が判断し、満たされたならばFIFOアドレス発生回路６１０が発生するアドレスに従って画像データ１１１を満たされた方のFIFO１１０より読み出し、画像メモリ４０に出力する。前記データ選択回路６２０の判断は、メモリアドレス制御回路７００が有効データ信号３０１に従って出力する、有効画像データがFIFO１１０に入力されたことを示す信号７０１をカウントすることにより実行される。ただし、信号７０１に代えて有効データ信号３０１を用いるようにしてもよい。
【００３０】
ここで、A/D変換器１５から画像メモリ４０までの各信号線上への画像データ
の出力のタイミングチャートを図４に示す。
【００３１】
図４では、入力画像データの伝送周波数のクロック（A/D変換器１５のサンプ
リングクロック）をCLK1、マルチプレクサ２１０でサンプリングするのに使用されるクロックをCLK2と記述している。本実施形態において、奇数フィールドの画像データ１６と、偶数フィールドの画像データ１７は、時分割多重化された画像データ２０１に変換される（以下の図では、奇数フィールドODDのデータをoで、偶数フィールドEVENのデータをeで示す）。また、メモリアドレス制御回路７０
０で生成され、画像データを書き込むために画像メモリ４０に与えられるアドレスデータ４２は、FIFO１１０より画像データが出力されるタイミングを示すデータ選択信号７２０によって制御される。データ選択信号７２０は、有効データ信号３０１に従って、メモリ入力制御回路６００から画像データが画像メモリに出力される期間中、有効を示すように制御される。ただし、画像データを画像メモリに出力している期間中、有効を示すように、メモリ入力制御回路６００が、データ選択信号７２０をメモリアドレス制御回路７００に与えるようにしてもよい。
【００３２】
なお、図４では、簡明化のため、FIFO１００に入力される画像データ２０１の転送レートと、FIFO１１０より画像メモリに出力される画像データの転送レートが等しいものとして示した。
【００３３】
以下、メモリアドレス制御回路７００が生成する画像メモリ４０のメモリアドレスについて説明する。
【００３４】
まず、画像処理装置３０から、画像データの形態として図４データ１６、１７に示したように、奇数フィールドのデータと偶数フィールドのデータが並列に入力される形態が、メモリ制御装置１００に設定されている場合について説明する。
【００３５】
この場合、図５(b)のように、図２のメモリ入力制御回路６００から画像メモ
リ４０に出力される画像データに対して、これらが図５(C)に示すように奇数フ
ィールドの画像データと偶数フィールドの画像データが異なる画像メモリ４０のバンクA, Bに格納されるように、メモリアドレス制御回路７００はメモリアドレスを生成する。
【００３６】
このようなメモリアドレスは、次のようにして生成される。
【００３７】
すなわち、メモリアドレス制御回路７００は、有効データ信号３０１に基づいて、メモリ入力制御回路６００から画像データが画像メモリに出力されている期間中、内部に備えたカラムアドレスカウンタを画像メモリ４０への画像データの出力サイクル毎に、予め設定された画像フレームの横方向有効画素数の２倍の数まで、カウントアップしていく。そして、画像フレームの横方向有効画素数の２倍の数までカウントしたら、また、初めからカウントアップを行う動作を行う。また、内部に備えたロウアドレスカウンタを、カラムアドレスカウンタが画像フレームの横方向有効画素数の２倍の数までカウントする毎に、画像フレームの有効ライン数（奇数フィールドの有効ライン数と偶数フィールドの有効ライン数の和）までカウントアップしていく。そして、画像フレームの有効ライン数までカウントしたら、また、初めからカウントアップを行う動作を行う。
【００３８】
そして、メモリアドレス制御回路は、図６(b)に示す、このようなカラムアド
レスカウンタのカウントしたカラムアドレス７６１と、ロウアドレスカウンタがカウントしたロウアドレス７６２を、図６(c)に示すように変換することにより
、画像メモリ４０のアクセスに用いるカラムアドレス７７１とロウアドレス７７２を生成する。
【００３９】
すなわち、いま、カラムアドレスが１０ビット、ロウアドレスが９ビットで表現されるものとすると、図６(b)に示すカラムアドレス７６１の２ビット目から
１０ビット目のビット（x0〜x8）を下位側に１ビットづつずらして、１ビット目から９ビット目のビットとし、最下位ビットy0を最上位の１０ビット目ビットとして、画像メモリに与えるカラムアドレス７７１を生成する。ここで、このようにして生成されたカラムアドレス７７１の最上位ビットy0は、画像メモリ４０のバンクを指定するビット７６５となる。
【００４０】
このようなメモリアドレスの変換によって、奇数フィールドの画像データと偶数フィールドの画像データは、図５(ｃ)に示すように、それぞれ異なるバンクに、画像フレーム中の画素の並びに従って格納される。
【００４１】
次に、このようにして画像メモリ４０に記憶された画像データを、図１の画像処理装置３０からアクセスする場合について説明する。
【００４２】
ここで、画像処理装置３０上において、ユーザ（ユーザアプリケーション）は、一枚の画像フレームを、図５(a)に示すように、奇数フィールドと偶数フィー
ルドの画像データがライン毎に交互に配置されたものして管理している。言い換えるならば、奇数フィールド偶数フィールドの区別なし、一枚の画像フレームを一つの画像データの２次元の配列として管理している。
【００４３】
画像処理装置３０から、画像メモリ４０の画像データにリードアクセスする場合、画像処理装置は、この図５(a)の配列（ユーザ論理空間）に従ったカラムア
ドレス、ロウアドレスを、メモリ制御装置１００に渡す。メモリ制御装置１００は、受け取ったアドレスを以下に説明するように変換して、画像メモリ４０の画像データにアクセスし、読み出した画像データを画像処理装置３０に渡す。画像処理装置３０から、画像メモリ４０の画像データにライトアクセスする場合も同様に、画像処理装置は、図５(a)の配列に従ったカラムアドレス、ロウアドレス
を、ライトするデータと共にメモリ制御装置１００に渡す。メモリ制御装置１００は、受け取ったアドレスを以下に説明するように変換して、画像メモリ４０の画像データにアクセスし、画像処理装置３０から受け取った画像データを画像メモリに書き込む。
【００４４】
このようなメモリ制御装置１００のメモリアドレスの変換は、メモリアドレス制御回路７００によって次のように行う。
【００４５】
すなわち、図６(a)に示す画像処理装置３０から渡されたロウアドレス７５２
の最下位ビットy0を取り除いて、図６(c)に示す画像メモリ４０に与えるロウア
ドレス７７２とし、取り除いた最下位ビットy0を、図６(a)に示す画像処理装置
３０から渡されたカラムアドレス７５２の最上位ビット（画像メモリのバンク指定ビット７６５）として付加し、図６(c)に示す画像メモリ４０に与えるカラム
アドレス７７１とする。
【００４６】
もちろん、ハードウエア構成上有利であれば、一旦、図６(a)に示したメモリ
アドレスを、図６(b)に示したメモリアドレスに変換した後に、入力画像データ
の画像メモリ４０への記憶の際と同様にして図６(c)に示したメモリアドレスに
変換するようにしてもよい。
【００４７】
次に、画像処理装置３０から、画像データの形態として通常の形態が、メモリ制御装置１００に設定されている場合に、メモリアドレス制御回路７００が生成する画像メモリ４０のメモリアドレスについて説明する。ここで、通常の形態とは、１種類の画像データのみがシーケンシャルに画像データ記憶装置に入力する形態である。
【００４８】
この場合、図１において、A/D変換器１５は、信号線１５もしくは１６の一方
のみに画像データを出力する。入力データ生成回路２００は信号線１５もしくは１６の一方から受け取った画像データをそのままFIFO１１０に出力する。他の動作は、先に説明した画像データの形態が奇数フィールドのデータと偶数フィールドのデータが並列に入力される形態の場合と同様である。
【００４９】
この場合、メモリアドレス制御回路７００は、画像メモリ４０のアドレスとして、入力する画像データを記憶する場合は、図６(b)に示した内部のカラムアド
レスカウンタによるカラムアドレス７６１と、ロウアドレスカウンタによるロウアドレス７６２を、そのまま画像メモリ４０のカラムアドレス、ロウアドレスとして画像メモリ４９に出力する。また、画像処理装置３０から画像メモリのアクセスを行う場合は、メモリアドレス制御回路７００は、図６(a)に示した画像処
理装置３０から受け取ったカラムアドレス７５１と、画像処理装置３０から受け取ったロウアドレス７５２を、そのまま画像メモリ４０のカラムアドレス、ロウアドレスとして画像メモリ４９に出力する。
【００５０】
以上、本発明の一実施形態を、ODD/EVEN同時取り込み式カメラからの画像データの記憶に適用した場合について説明した。
【００５１】
以上説明した実施形態によれば、同時に入力する２種類（奇数フィールドと偶数フィールド）の画像データを、それぞれ単一の画像メモリの異なるバンクに記憶することができる。従って、書き込みに際してのオーバーヘッドの問題は生じない。また、本実施形態では、このような入力画像データ書き込みを、アドレスカウンタのカウント値のビット入れ替えによって実現すると共に、ユーザアプリケーションからのユーザ論理空間による画像メモリのアクセスもアドレスのビット入れ替えによって実現する。したがって、画像メモリのアクセスに複雑な回路は必要ない。また、入力する画像データが通常の形態の場合は、アドレスのビット入れ替えを行わないなど、その形態に応じてビットの入れ替えのルールを変更することにより、ユーザアプリケーションが、入力画像の形態を意識せず、同じように画像メモリの画像データを、ユーザアプリケーションが管理する画像空間（ユーザ論理空間）上で利用することを可能としている。もちろん、この他の入力する画像データの形態についても、その形態に応じてビットの入れ替えのルールを変更することにより、同様に対応することができる。
【００５２】
なお、このように、ユーザアプリケーションから各形態の画像データを同じようにユーザアプリケーションが管理する画像空間（ユーザ論理空間）において利用できるということは、ユーザアプリケーションが様々な画像処理が容易になることの他、画像データのＤＭＡ転送などを行えることなどより処理を高速化することができるいう利点もある。また、二種類の入力画像データを異なるバンクに分離して記録できるため、各画像データを独立に管理することが容易になるという利点もある。
【００５３】
さて、以上の実施形態では、ODD/EVEN同時取り込み式カメラを対象にして、奇数フィールドと偶数フィールドの画像データが同時にシステムに入力される場合への適用した場合について説明したが、図７に示すカラー画像のように、Ｙデータ１６（輝度データ）とUVデータ１７（色差データ）が同時に入力されるような場合にも、以上の実施形態を同様に適用することができる。
【００５４】
この場合、入力する画像データが図７(a)に示されるようなものである場合に
は、図７(b)で示されるような形式で画像データが画像メモリ４０に記憶される
。
【００５５】
なお、この場合に、ユーザアプリケーションは、先に示した奇数フィールド、偶数フィールド同時入力の場合と異なり、図７(b)と同じ形式で画像データを管
理するのがよい。このようにすることにより、ユーザアプリケーションは、輝度データと色差データに対する画像処理を容易に行なうことができる。また、この場合には、メモリ制御装置１００において、画像処理装置３０からの設定に従い、画像処理装置３０からのカラムアドレス、ロウアドレスの変換は行わないようにする。
【００５６】
また、以上の実施形態は、同一画像フレームを構成する複数種類の画像データではなく、異なる撮像装置で取得された２つの画像フレームの画像データが同時に入力する場合にも適用することができる。この場合、本実施形態によって、同一画像メモリの異なるバンクに、各カメラの画像データを各々記憶することができる。
【００５７】
これによって、同時刻の複数の画像データの取得を、少ない資源で達成することができる。
【００５８】
また、以上で説明した実施形態では、二種類の画像対するものであったが、メモリを構成するバンクが三つ以上の複数の場合には、そのバンクの数以下の範囲において、同時に入力する三種類以上の画像データを、同時に一つの画像メモリの異なるバンクに記憶するようにすることもできる。たとえば、R, G, B の三種類の画像データが同時に入力されるRGB形式のカラー画像を入力する場合には、
メモリ制御装置１００の入力データ生成回路２００のマルチプレクサ２１０における時分割多重化の切り替えを、各画像データのサンプリング周波数の三倍に設定し、メモリアドレス制御回路７００において、一つ画像データが画像メモリ４０に送られるサイクル毎に、指定するバンクを３つのバンクのうちで切り換えるカラムアドレスを生成するようにする。
【００５９】
また、以上の実施形態で示した画像データ記憶装置において、ユーザアプリケーションが、画像データの空間（ユーザ論理空間）を図８(a)に示すようにペー
ジ（Ｐ００〜Ｐ１３）に分けて管理するような場合、画像データ記憶装置において、図８(b)に示すように隣り合うページが画像メモリ４０の同じバンクに記憶
されないよう、各ページを画像メモリ上の空間（実メモリ空間）に配置するようにしてもよい。
【００６０】
これは、図８(c),(d)に示すように、画像処理装置３０からの設定に従ってメ
モリ制御装置１００のメモリ制御回路７００において、画像処理装置３０からのカラムアドレス８０１から上位２ビットxa,x9を除去し、代わりに画像処理装置
３０からのロウアドレス８０２の最上位ビットy9を上位２ビット目とし、最上位ビットを、除去したカラムアドレス８０１の上位２ビット目x9と画像処理装置３０からのロウアドレス８０２の最上位ビットy9との排他的論理和（図９e)によって求めた値とした、画像メモリ４０のカラムアドレス８０３を作成し、画像処理装置のロウアドレス８０２から、最上位ビットy9を除去し、画像処理装置３０からのカラムアドレス８０１の上位２ビットxa,x9を、最上位ビット上位２ビット
目として付加した画像メモリ４０のロウアドレス８０４を生成することにより実現することができる。
【００６１】
このような方法は、画像メモリ４０のバンクよりも大きな画像を取り扱う場合に有利であり、このような場合は、画像処理装置３０からの設定に従って、入力した大きな画像の画像データを、メモリアドレス制御回路７００において、内部のアドレスカウンタによるカラムアドレス、ロウアドレスを、画像処理装置３０からのアドレスの画像メモリ４０へのアドレスへの変換と同様にして変換したアドレスによって画像メモリに記憶するようにする。このようにすることにより、たとえば、図８(a)のP00,P01,P10,P11にまたがって配置される画像の一ラインを画像処理装置３０からアクセスする場合に、同じバンクの異なるロウにアクセスすることはない。したがって、オーバーヘッドが生ぜず、高速な処理が可能となる。
【図面の簡単な説明】
【００６２】
【図１】画像データ記憶装置の構成を示すブロック図である。
【図２】メモリ制御装置の構成を示すブロック図である。
【図３】入力データ生成回路およびメモリ入力制御回路の構成を示すブロック図である。
【図４】画像データの各部の入出力のタイミングを示すタイミングチャートである。
【図５】アドレス空間の関係を示した図である。
【図６】アドレス変換のようすを示した図である。
【図７】アドレス空間の関係を示した図である。
【図８】ページを使用する場合のアドレス空間の関係と、アドレス変換のようすを示した図である。
【図９】画像データ記憶装置の従来例を示す図である。
【符号の説明】
【００６３】
１  画像処理装置とのバスインタフェース
１０  撮像装置
１５  A/D変換器
２０  受像装置
２５  D/A変換器
３０  画像処理装置
４０  画像メモリ
５０  メモリとのバスインタフェース
１００  メモリ制御装置
【図１】
2005011520.tif 000003
【図２】
2005011520.tif 000004
【図３】
2005011520.tif 000005
【図４】
2005011520.tif 000006
【図５】
2005011520.tif 000007
【図６】
2005011520.tif 000008
【図７】
2005011520.tif 000009
【図８】
2005011520.tif 000010
【図９】
2005011520.tif 000011
【手続補正書】
【提出日】平成16年11月19日(2004.11.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｍ行×Ｎ列の画素からなる画像データの入力を受付け、該受付けた画像データを画像メモリに書き込み、或いは画像メモリに書き込まれた画像データを読み出す画像データ処理装置であって、
前記画像メモリには、複数のバンクが設けられていて、
前記入力された画像データを構成する各画素を書き込む画像メモリのアドレスとして、当該入力された画像データの互いに隣接する行毎に異なるバンクが指定されたアドレスを生成するアドレス制御手段と、
前記生成されたアドレスにしたがい前記入力された画像データを構成する各画素を前記指定されたバンクに書き込む手段と、を有すること
を特徴とする画像データ処理装置。
【請求項２】
Ｍ行×Ｎ列の画素からなる画像データの入力を受付け、該受付けた画像データを画像メモリに書き込み、或いは画像メモリに書き込まれた画像データを読み出す画像データ処理装置が行うメモリアクセス方法であって、
前記画像メモリには、複数のバンクが設けられていて、
前記画像データ処理装置は、
前記入力された画像データを構成する各画素を書き込む画像メモリのアドレスとして、当該入力された画像データの互いに隣接する行毎に異なるバンクが指定されたアドレスを生成するステップと、
前記生成されたアドレスにしたがい前記入力された画像データを構成する各画素を前記指定されたバンクに書き込むステップと、を実行すること
を特徴とするメモリアクセス方法。
【請求項３】
画像データの入力を受付け、該受付けた画像データを処理する画像データ処理装置であって
連続的にアクセス可能な複数の領域を有する画像メモリと、
前記入力された画像データを書き込む画像メモリのアドレスとして、当該画像データを連続的にアクセスすることができる領域に割り当てたアドレスを生成する手段と、
前記生成されたアドレスにしたがい前記画像データを画像メモリに書き込む手段と、を有すること
を特徴とする画像データ処理装置。