(57)【要約】      （修正有）【課題】高耐圧・低オン電圧な半導体装置を提供する。【解決手段】第１導電型の第１半導体領域１０と、第２導電型の第２半導体領域２０と、第１導電型の第３半導体領域３０と、複数の第２導電型の第４半導体領域４０と、第３半導体領域を貫通して第２半導体領域まで達する溝の内壁上に配置され、第３半導体領域の側面に対向する絶縁膜５０と、溝の内部において絶縁膜上に配置された制御電極６０と、第１半導体領域と電気的に接続する第１の主電極８０と、第３半導体領域及び第４半導体領域と電気的に接続する第２の主電極９０とを備える。溝の幅は溝と溝との間隔よりも広く、溝の側面と接する側の第２半導体領域２０と第３半導体領域３０とのＰＮ接合面の位置が、溝と溝との間であって絶縁膜５０から離間した第２半導体領域２０と第３半導体領域３０とのＰＮ接合面の位置よりも高いトレンチゲート型ＩＧＢＴである。【選択図】図１
0003193413.tif 000002
【実用新案登録請求の範囲】
【請求項１】
第１導電型の第１半導体領域と、
前記第１半導体領域上に配置された第２導電型の第２半導体領域と、
前記第２半導体領域上に配置された第１導電型の第３半導体領域と、
前記第３半導体領域上に互いに離間して配置された複数の第２導電型の第４半導体領域と、
前記第３半導体領域を貫通して前記第２半導体領域まで達する溝の内壁上に配置され、前記第３半導体領域の側面に対向する絶縁膜と、
前記溝の内部において前記絶縁膜上に配置された制御電極と、
前記第１半導体領域と電気的に接続する第１の主電極と、
前記第３半導体領域及び前記第４半導体領域と電気的に接続する第２の主電極と
を備え、
前記溝の幅は前記溝と前記溝との間隔よりも広く、
前記溝の側面と接する側の前記第２半導体領域と前記第３半導体領域とのＰＮ接合面の位置が、前記溝と前記溝との間であって前記絶縁膜から離間した前記第２半導体領域と前記第３半導体領域とのＰＮ接合面の位置よりも高いことを特徴とする半導体装置。
【請求項２】
前記溝の底部の位置をＨ１、
前記絶縁膜から離間した領域における前記第３の半導体領域の下部の高さをＨ２、
前記絶縁膜の側壁と接する領域における前記第３の半導体領域の下部の位置をＨ３としたとき、
Ｈ１＞Ｈ２＞Ｈ３、
１０＜Ｈ２／（Ｈ２−Ｈ３）＜５０
である請求項１の半導体装置。
【請求項３】
前記第４半導体領域は厚み方向の第1の部分と幅方向の第2の部分を有し、
前記溝の側面と接する側の前記第２半導体領域と前記第３半導体領域とのＰＮ接合面の位置が、前記溝と前記溝との間の前記第２半導体領域と前記第３半導体領域とのＰＮ接合面の位置よりも高くなる位置から、トレンチの側面までの幅が、
前記第４半導体領域の第1の部分の幅よりも大きい事を特徴とする請求項１又は２の半導体装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、ＩＧＢＴ構造を有する半導体装置に関する。
【背景技術】
【０００２】
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）は、高入力インピーダンス、低オン電圧を有することから、モータ駆動回路などで使用されている。しかし、ＩＧＢＴにおいては、耐圧とオン電圧がトレードオフの関係にある。
【０００３】
このため、耐圧を高く保持しつつ、オン電圧を下げるために種々の方法が提案されている。例えば、ドリフト領域よりも不純物濃度が高く正孔（ホール）が蓄積されるｎ型層（以下において「キャリア蓄積層」という。）をベース領域とドリフト領域との間に形成する構造が提案されている。この構造によればコレクタ領域からの正孔がエミッタ電極に到達することが妨げられ、オン電圧を下げられる（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３５３４５６号公報
【考案の概要】
【考案が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のように、半導体装置にドリフト領域よりも不純物濃度が高いキャリア蓄積層を配置する場合、空乏層が良好に広がり難く、耐圧とオン電圧のトレードオフを十分に解消することができないという問題があった。
【０００６】
上記問題点に鑑み、本考案は、高耐圧・低オン電圧な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本考案の一態様によれば、
第１導電型の第１半導体領域と、
前記第１半導体領域上に配置された第２導電型の第２半導体領域と、
前記第２半導体領域上に配置された第１導電型の第３半導体領域と、
前記第３半導体領域上に互いに離間して配置された複数の第２導電型の第４半導体領域と、
前記第３半導体領域を貫通して前記第２半導体領域まで達する溝の内壁上に配置され、前記第３半導体領域の側面に対向する絶縁膜と、
前記溝の内部において前記絶縁膜上に配置された制御電極と、
前記第１半導体領域と電気的に接続する第１の主電極と、
前記第３半導体領域及び前記第４半導体領域と電気的に接続する第２の主電極と
を備え、
前記溝の幅は前記溝と前記溝との間隔よりも広く、
前記溝の側面と接する側の前記第２半導体領域と前記第３半導体領域とのＰＮ接合面の位置が、前記溝と前記溝との間の前記第２半導体領域と前記第３半導体領域とのＰＮ接合面の位置よりも高いことを特徴とする半導体装置が提供される。
【考案の効果】
【０００８】
本考案によれば、高耐圧・低オン電圧な半導体装置を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本考案の実施形態に係る半導体装置の構造を示す模式的な断面図である。
【図２】本考案の実施形態に係る半導体装置の構造を示す模式的な平面図である。
【考案を実施するための形態】
【００１０】
次に、図面を参照して、本考案の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１１】
又、以下に示す実施形態は、この考案の技術的思想を具体化するための装置や方法を例示するものであって、この考案の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この考案の実施形態は、実用新案登録請求の範囲において、種々の変更を加えることができる。
【００１２】
図１に本考案の実施形態に係る半導体装置１の断面図を示し、図２に本考案の実施形態に係る半導体装置１の平面図を示す。図１は図２の平面図のa-aで切断した時の断面図であり、図２は溝と第３半導体領域３０の関係について示している。
【００１３】
図１に示す本考案の実施形態に係る半導体装置１は、第１導電型の第１半導体領域１０と、第１半導体領域１０上に配置された第２導電型の第２半導体領域２０と、第２半導体領域２０上に配置された第１導電型の第３半導体領域３０と、第３半導体領域３０上に互いに離間して配置された第２導電型の第４半導体領域４０と、第４半導体領域４０の上面から延伸して第４半導体領域４０及び第３半導体領域３０を貫通して第２半導体領域２０まで達する溝の内壁上に配置され、溝の底部及び第３半導体領域３０の側面に対向する絶縁膜５０と、溝の内部において絶縁膜５０上に配置された制御電極６０と、第１半導体領域１０と電気的に接続する第１の主電極８０と、第３半導体領域３０及び第４半導体領域４０と電気的に接続する第２の主電極９０を備える。半導体装置１では、溝同士の間隔Ｗ２は溝の幅Ｗ１以下である。また、溝の位置（ベース領域３０の上面からの距離Ｈ１）は溝の幅Ｗ１以下である。なお、図２の平面図で示すように、溝の幅方向（ｘ方向）とした場合、溝の延伸方向（X方向に垂直なY方向）の長さは溝の幅Ｗ１よりも長い。
【００１４】
本考案の第１の実施形態に係る半導体装置１は、図１に示すように、ｐ型のコレクタ領域１０と、コレクタ領域１０上に配置されたｎ型のドリフト領域２０と、ドリフト領域２０上に配置されたｐ型のベース領域３０と、ベース領域３０上に配置されたｎ型のエミッタ領域４０と、エミッタ領域４０の上面から延伸してエミッタ領域４０及びベース領域３０を貫通する溝の底面及び側面に配置された絶縁膜５０と、絶縁膜５０を介してベース領域３０と対向して溝の側壁上に形成されたゲート電極６０とを備える。  
【００１５】
半導体装置１は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であり、ゲート電極６０と対向するベース領域３０の表面がチャネル領域１００である。  
【００１６】
そして、図１に示すように、ベース領域３０とドリフト領域２０の界面を見た場合、絶縁膜５０の側壁と接する領域におけるベース領域３０の下部の位置（ベース領域３０の上面からの距離Ｈ３）は、ゲート酸化膜５０から離間した領域におけるベース領域３０の下部の位置（ベース領域３０の上面からの距離Ｈ２）よりも浅く形成されている。従って、溝の底部の位置（ベース領域３０の上面からの距離Ｈ１）は、Ｈ１＞Ｈ２＞Ｈ３の関係にある。ここで、１０＜Ｈ２／（Ｈ２−Ｈ３）＜５０の関係の関係がある。より好ましくは、３０＜Ｈ２／（Ｈ２−Ｈ３）＜５０、更に好ましくは４０＜Ｈ２／（Ｈ２−Ｈ３）＜５０である。  更に、図１に示すように、エミッタ領域４０は溝の側面に沿って対向して延びる（厚み方向に延びる）第１の部分４０Aと基板の上面に沿って対向して延びる（幅方向に延びる）第2の部分４０Bを含んでおり、逆L字形状の断面形状になっている。ここで、ベース領域３０とドリフト領域２０の界面を見た場合、溝と溝とで挟まれた領域において、厚み方向のベース領域３０の下部の位置が変化する箇所から溝の側面までの幅Ｌ３は、エミッタ領域４０の第２の部分４０Aの幅Ｌ１よりも長く、エミッタ領域４０の第１の部分４０Bの幅Ｌ２よりも短い。  
【００１７】
なお、ベース領域３０のゲート酸化膜５０と接する領域では、ゲート酸化膜５０から離間した領域、即ちゲート酸化膜５０とゲート酸化膜５０間の領域に比べて、不純物濃度が低い。つまり、半導体装置１は、ベース領域３０の不純物濃度がゲート酸化膜５０から離れるにつれて高くなる部分を有する。ちなみに、ベース領域３０の不純物濃度は、高いところで５×１０16〜１×１０13ｃｍ-3程度である。なお、ベース領域３０の不純物濃度が低いほど、距離Ｈ２と距離Ｈ３との差は大きい。  
【００１８】
これにより、溝の近傍のドリフト領域２０に比較的多く蓄積される正孔がエミッタ領域４０の第１の部分の近傍を通過する数が減少し、ラッチアップを改善することができる。また、エミッタ領域４０の第１の部分の不純物濃度をエミッタ領域４０の第２の部分の不純物濃度よりも下げることによって、半導体装置の短絡耐量を改善する事ができる。
【００１９】
第１導電型と第２導電型とは互いに反対導電型である。すなわち、第１導電型がｎ型であれば、第２導電型はｐ型であり、第１導電型がｐ型であれば、第２導電型はｎ型である。以下では、第１導電型がｐ型、第２導電型がｎ型の場合を例示的に説明する。
【００２０】
図１に示した実施形態に係る半導体装置１は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）である。以下では、説明を分かりやすくするため、第１半導体領域１０をｐ型のコレクタ領域１０、第２半導体領域２０をｎ型のドリフト領域２０、第３半導体領域３
０をｐ型のベース領域３０、第４半導体領域４０をｎ型のエミッタ領域４０として説明する。複数のエミッタ領域４０が、ベース領域の上面の一部に選択的に埋め込まれている。
更に、制御電極６０をゲート電極６０、第１の主電極８０をコレクタ電極８０、第２の主電極９０をエミッタ電極９０として説明する。ゲート電極６０と対向するベース領域３０の表面がチャネル領域１００である。溝の側面に形成された絶縁膜５０の領域がゲート絶
縁膜として機能する。
なお、ゲート電極６０の上面には層間絶縁膜７０が配置されている。層間絶縁膜７０を介してゲート電極６０の上方に、ベース領域３０とエミッタ領域４０とに接続するエミッタ電極９０が配置されている。層間絶縁膜７０によって、ゲート電極６０とエミッタ電極
９０とは電気的に絶縁されている。
また、図１に示した例では、ドリフト領域２０とコレクタ領域１０間に、ｎ型のバッファ層１５が配置されている。
【００２１】
先ず、半導体装置１の動作について説明する。エミッタ電極９０とコレクタ電極８０間に所定のコレクタ電圧を印加し、エミッタ電極９０とゲート電極６０間に所定のゲート電圧を印加する。例えば、コレクタ電圧は３００Ｖ〜１６００Ｖ程度、ゲート電圧は１０Ｖ
〜２０Ｖ程度である。このようにして半導体装置１をオン状態にすると、チャネル領域１００がｐ型からｎ型に反転してチャネルが形成される。形成されたチャネルを通過して、エミッタ電極９０から電子がドリフト領域２０に注入される。この注入された電子により
、コレクタ領域１０とドリフト領域２０との間が順バイアスされ、コレクタ電極８０からコレクタ領域１０を経由して正孔（ホール）がドリフト領域２０、ベース領域３０の順に移動する。更に電流を増やしていくと、コレクタ領域１０からの正孔が増加し、ベース領
域３０の下方に正孔が蓄積される。この結果、伝導度変調によってオン電圧が低下する。
【００２２】
半導体装置１をオン状態からオフ状態にする場合には、ゲート電圧をしきい値電圧よりも低くし、例えば、ゲート電圧をエミッタ電圧と同じ電位又は負電位となるように制御してチャネル領域１００を消滅させる。これにより、エミッタ電極９０からドリフト領域２
０への電子の注入が停止する。コレクタ電極８０の電位がエミッタ電極９０よりも高いので、ベース領域３０とドリフト領域２０との界面から空乏層が広がっていくと共に、ドリフト領域２０に蓄積された正孔はエミッタ電極９０に抜けていく。
【００２３】
このとき、正孔は、ゲート電極６０が形成された溝と溝との間を通過して移動する。つまり、溝と溝との間が正孔の吸出し口である。溝の幅Ｗ１を広げることにより、オン電圧が低下する。
【００２４】
エミッタ電極９０とコレクタ電極８０間に所定のコレクタ電圧を印加し、エミッタ電極９０とゲート電極６０間に所定のゲート電圧を印加して半導体装置１がオンすると、チャネル領域１００がｐ型からｎ型に反転してチャネルが形成される。形成されたチャネルを通過して、エミッタ電極９０から溝の側面に沿って主に移動してきた電子がドリフト領域２０に注入される。この注入された電子により、コレクタ領域１０とドリフト領域２０との間が順バイアスされ、正孔がコレクタ領域１０からドリフト領域２０に移動する。なお、溝底部の下方でのドリフト領域２０の厚みは３０μｍ〜１８０μｍであって、溝の幅Ｗ１に比べて十分広い。このため、溝の幅Ｗ１が広くなったとしても、溝に沿って移動した電子は、溝よりも深い領域においてドリフト領域２０で拡散する。これにより、溝間領域直下のコレクタ領域１０とドリフト領域２０の界面だけでなく、それよりも広い範囲でコレクタ領域１０とドリフト領域２０の界面が順バイアスとなり、正孔がコレクタ領域１０からドリフト領域２０に移動する。
【００２５】
コレクタ領域１０から移動してきた正孔は溝の底部によってその移動が妨げられ、溝の底部近傍のドリフト領域２０内に正孔が蓄積され、伝導度変調が生じる。溝の幅Ｗ１が広いほど溝の底部近傍のドリフト領域２０内で正孔が蓄積されやすい。このため、溝の幅Ｗ１が広く形成された半導体装置１によれば、キャリア蓄積層を配置しなくてもオン電圧を低減することができる。例えば６００Ｖ品の場合、溝の幅Ｗ１が７μｍ程度の場合に、最も効果的にオン電圧が低減される。一方、従来の半導体装置では、溝の幅Ｗ１は、広い場合でも１μｍ〜２μｍ程度である。
【００２６】
また、溝と溝との間隔（間隔Ｗ２）は、正孔がベース領域３０、そしてエミッタ電極９０へと移動するための窓口となる部分である。間隔Ｗ２が幅Ｗ１に比べて十分に狭いので、エミッタ電極９０へと移動する正孔の量が減少し、溝の底部付近のドリフト領域２０内に正孔が蓄積される。
【００２７】
なお、間隔Ｗ２が広いとベース領域３０の下方に蓄積されずにベース領域３０へと移動する正孔の量が増加するか、またはチップ面積が増大してしまう。したがって、オン電圧を低下させるためには、溝の幅Ｗ１が間隔Ｗ２よりも大きいことが好ましい。
また、絶縁膜５０の側壁と接する領域におけるベース領域３０の下部の位置は、絶縁膜５０から離間した領域におけるベース領域３０の下部の位置よりも浅く形成されている。従って、溝の底からベース領域３０の下部までのドリフト領域２０の距離が長くなり、溝の底部外側の下方により多くの正孔が蓄積される。
【００２８】
また、溝の幅Ｗ１を広くすることにより、半導体装置１の耐圧を向上させることができる。これは、以下の理由による。
【００２９】
半導体装置１をオン状態からオフ状態にすると、ベース領域３０とのＰＮ接合界面側からだけでなく、ゲート電極６０が形成された溝の底部周辺からもドリフト領域２０内に空乏層が広がっていく。このとき、空乏層の広がり方が一様で、より広範囲に広がっていることが好ましい。空乏層の広がりが不均一な場合、又は狭い場合には、耐圧が低下する。溝の幅Ｗ１が狭い場合には、電界集中点である溝の底面の両端部が近いために、溝の底面の直下において空乏層が良好に一様且つ広範囲に広がらない。しかし、溝の幅Ｗ１が広い場合には、溝の底面の端部が離間しているために、端部間の溝の底部の直下における空乏層はより一様に又はより広範囲に広がる。このため、溝の幅Ｗ１が広い半導体装置１では、耐圧が向上する。
【００３０】
なお、溝の底面に配置された領域の厚みｔ１が、溝の側面に配置されてベース領域３０に対向する領域の厚みｔ２よりも厚くなるように、絶縁膜５０は形成される。半導体装置１ではゲート電極６０が形成される溝の幅Ｗ１が広いため、溝の底面側のゲート電極６０と半導体領域との間に生じる寄生容量（Ｃgd）は増加する傾向にある。しかし、溝の底面側の絶縁膜５０の膜厚を厚くすることにより、寄生容量（Ｃgd）を低減することができる。
更に、絶縁膜から離間した領域における前記第３の半導体領域の下部の高さをＨ2よりも下の溝の側壁にも絶縁膜５０を厚く形成し、その厚く形成された絶縁膜５０の側面にゲート電極５０が形成されると、寄生容量（Ｃgd）を低減することができる。
【００３１】
絶縁膜５０の側面側はゲート絶縁膜として機能するため、絶縁膜５０の側面側の膜厚を厚くするのには限界がある。このため、絶縁膜５０の側面側の膜厚に比べて絶縁膜５０の底面側の膜厚を厚くすることが好ましい。絶縁膜５０の溝の底面での厚みｔ１は例えば３００ｎｍ程度であり、溝の側面での厚みｔ２は例えば１００ｎｍ程度である。
【００３２】
以上に説明したように、本考案の実施形態に係る半導体装置１では、ゲート電極６０が形成される溝の幅Ｗ１を広く、且つ、溝間の間隔Ｗ２を溝の幅Ｗ１以下に設定する。このため、半導体装置１によれば、溝底部近傍において正孔が蓄積されやすい。その結果、高耐圧・低オン電圧であり、且つ製造工程の増大が抑制された半導体装置を提供できる。
さらに、溝の側面と接する側のベース領域３０とドリフト領域２０とのＰＮ接合面の位置が、溝と溝との間のベース領域３０とドリフト領域２０とのＰＮ接合面の位置よりも高いことにより、溝底部近傍において正孔が蓄積されやすい。その結果、更なる高耐圧・低オン電圧が可能であり、且つ製造工程の増大が抑制された半導体装置を提供できる。
このように、本考案はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本考案の技術的範囲は上記の説明から妥当な実用新案登録請求の範囲に係る考案特定事項によってのみ定められるものである。
【符号の説明】
【００３３】
１…半導体装置
１０…コレクタ領域、第１半導体領域
１５…バッファ層
２０…ドリフト領域、第２半導体領域
２５…キャリア蓄積層
３０…ベース領域、第３半導体領域
４０…エミッタ領域、第４半導体領域
５０…絶縁膜
５５…溝
６０…ゲート電極、制御電極
７０…層間絶縁膜
８０…コレクタ電極、第１の主電極
９０…エミッタ電極、第２の主電極
１００…チャネル領域
【図１】
0003193413.tif 000003
【図２】
0003193413.tif 000004