(57)【要約】【課題】基板と別体に形成されたデカップリングコンデンサ等の回路部品を容易に搭載可能とし、これによって半導体装置用基板の高速信号に対する電気的特性を向上させる。【解決手段】デカップリングコンデンサ等の回路部品５０を基板に搭載可能に設けた半導体装置用基板３０であって、基板の実装面側からザグリ加工が施され、該ザグリ加工により回路部品５０と電気的に接続される接続端子２３ａが内底面に露出した部品搭載穴３２が設けられている。回路部品５０が接続端子２３ａと電気的に接続されて搭載され、半導体素子１０がフリップチップ接続によって基板に搭載されている。【選択図】        図１
2005011837.tif 000002
【特許請求の範囲】
【請求項１】
デカップリングコンデンサ等の回路部品を基板に搭載可能に設けた半導体装置用基板であって、
基板の素子搭載面と反対側の面からザグリ加工が施され、該ザグリ加工により回路部品と電気的に接続される接続端子が内底面に露出した部品搭載穴が設けられていることを特徴とする半導体装置用基板。
【請求項２】
前記基板が、コア基板に単層あるいは複数層に配線層が形成されてなり、
前記基板の素子搭載面と反対側の面からザグリ加工を施して、前記配線層に形成された接続端子が内底面に露出した部品搭載穴が設けられていることを特徴とする請求項１記載の半導体装置用基板。
【請求項３】
前記部品搭載穴が、半導体素子の搭載領域内に形成されていることを特徴とする請求項１または２記載の半導体装置用基板。
【請求項４】
前記部品搭載穴内に、接続端子と電気的に接続して回路部品が搭載されていることを特徴とする請求項１〜３のいずれか一項記載の半導体装置用基板。
【請求項５】
前記回路部品として、デカップリングコンデンサが搭載されていることを特徴とする請求項４記載の半導体装置用基板。
【請求項６】
請求項４または５記載の半導体装置用基板に、フリップチップ接続によって半導体素子が搭載されていることを特徴とする半導体装置。
【請求項７】
デカップリングコンデンサ等の回路部品を基板に搭載可能に設けた半導体装置用基板の製造方法であって、
単層あるいは複数層に配線層を形成した基板を用意し、
該基板の素子搭載面と反対側の面からザグリ加工を施して、基板の内層あるいは前記配線層の内層に形成されている、前記回路部品と電気的に接続する接続端子を露出させた部品搭載穴を形成して半導体装置用基板とすることを特徴とする半導体装置用基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置用基板、半導体装置およびその製造方法に関し、より詳細にはデカップリングコンデンサ等の回路部品を容易に搭載可能とした半導体装置用基板、半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＩＣは、高速化にともない電流量の変化が大きくなり、高速スイッチング等によって電源電圧の変動によるノイズの影響を受けやすくなってきている。また、ＩＣは低消費電力化とともに駆動電圧が低くなってきているため、電源電圧のわずかな変動によっても電圧の変動率が高くなり、電圧変動による影響を受けやすくもなっている。これらの問題はＩＣの高速化を阻害する限界要因となるものであり、これらの問題を解消する方法として、半導体素子の電源ラインと接地ラインとの間に並列にデカップリングコンデンサを設けることが行われている。
【０００３】
デカップリングコンデンサを配置する場合は、ＩＣの高密度化とともにＩＣ内部での稼動素子数が多くなるため、できるだけ大容量のコンデンサを配置することが必要不可欠であり、また高速信号に対するインダクタンスを小さくするため、稼動素子のできるだけ近くに配置して信号経路を短くする必要がある。このため、従来は、半導体素子が搭載されている面と同一の基板面上で半導体素子にできるだけ近い位置にコンデンサを配置したり、半導体素子の直下の基板の裏面側にコンデンサを配置したりしている。
【０００４】
なお、このような基板とは別体に形成したコンデンサを使用するかわりに、基板自体にデカップリングコンデンサを作り込んだ半導体装置用基板も提案されている。たとえば、ビルドアップ法等によって基板上に配線層を形成する際にデカップリングコンデンサを作り込む方法（特許文献１参照）、デカップリングコンデンサと配線層を回路基板に作り込んでインターポーザとして使用する方法（特許文献２参照）等である。
【０００５】
【特許文献１】
特開２００３−１３３５０７号公報
【特許文献２】
特開２００１ー２５０８８５号公報
【０００６】
【発明が解決しようとする課題】
上記の基板内にデカップリングコンデンサを組み込んだ半導体装置用基板は、基板にチップコンデンサ等のデカップリングコンデンサを搭載する方法にくらべて、半導体素子とデカップリングコンデンサとの間の配線長を短くすることができ、これによって回路のインダクタンスを小さくすることが可能である。しかしながら、ビルドアップ層等の層中にデカップリングコンデンサを作り込む場合は、コンデンサを組み込む場合にくらべて２桁〜５桁も小さな容量のものとなってしまい、ＩＣの高速化に好適に対応することができないという問題がある。
【０００７】
一方、基板にチップコンデンサ等のコンデンサを搭載する方法は、十分なデカップリング作用を有する大きな容量を備えたコンデンサを容易に搭載できるという利点はあるものの、基板内にデカップリングコンデンサを組み込む方法と比較して半導体素子と接続される配線長を短くすることができないという問題がある。半導体素子の直下の基板の裏面にデカップリングコンデンサを配置するようにする方法では、基板の厚さを薄くしてＩＣとデカップリングコンデンサとの配線長さを短くすることも考えられているが、基板の厚さを薄くすると半導体素子を搭載する基板として所要の強度が得られなくなり、半導体素子と基板との間に生じる熱応力によって基板が変形するといった問題が生じる。また、基板の半導体素子搭載面と反対側の面に回路部品を搭載する場合は、はんだバンプの高さよりも回路部品を低くするため薄い回路部品しか搭載できず、十分な容量のコンデンサを搭載することが難しいという問題がある。
【０００８】
また、基板内にコンデンサを埋め込む方法として、基板の表面近くにコンデンサを埋め込み、この上にビルドアップ法等によって配線層を形成するといったことも考えられるが、埋め込んだコンデンサの上部を平坦にすることは難しく、厚いコンデンサを埋め込むことができないため、十分な容量を得ることができないという問題がある。また、半導体素子と基板、コンデンサとの間で作用する熱応力によって、これらの接続部の信頼性に問題が生じ得る。このため、半導体装置用基板を量産する方法として現実的な方法として採用することが難しい。
【０００９】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、半導体素子の稼動部とデカップリングコンデンサ等の回路部品との配線長を極力短くすることによって回路のインダクタンスを効果的に抑えることができるとともに、基板とは別体に形成したデカップリングコンデンサ等の回路部品を容易に搭載可能とし、これによって半導体素子のさらなる高速化にも好適に対応することが可能であり、量産にも対応することができる、半導体装置用基板、半導体装置およびその製造方法を提供するにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、デカップリングコンデンサ等の回路部品を基板に搭載可能に設けた半導体装置用基板であって、基板の素子搭載面と反対側の面からザグリ加工が施され、該ザグリ加工により回路部品と電気的に接続される接続端子が内底面に露出した部品搭載穴が設けられていることを特徴とする。
【００１１】
また、前記基板が、コア基板に単層あるいは複数層に配線層が形成されてなり、前記基板の素子搭載面と反対側の面からザグリ加工を施して、前記配線層に形成された接続端子が内底面に露出した部品搭載穴が設けられていることを特徴とする。基板にザグリ加工を施して部品搭載穴を形成したことによって、基板の材厚を有効に利用して回路部品を基板に搭載することが可能になり、大容量のデカップリングコンデンサ等の回路部品を容易に搭載することが可能になり、高速信号特性のすぐれた半導体装置用基板として提供することが可能になる。
また、前記部品搭載穴が、半導体素子の搭載領域内に形成されていることにより、半導体素子と回路部品との配線長を効果的に短縮することができ、半導体装置の高速信号特性を向上させることができる。
また、前記部品搭載穴内に、接続端子と電気的に接続して回路部品が搭載されていることを特徴とする。半導体装置用基板は部品搭載穴に回路部品を搭載した状態で提供することもできる。回路部品として、デカップリングコンデンサを搭載した半導体装置用基板はとくに好適に使用できる。
【００１２】
また、前記半導体装置用基板に、フリップチップ接続によって半導体素子が搭載されていることを特徴とする。フリップチップ接続によって半導体素子を搭載した場合には、半導体素子と回路部品との配線長を効果的に短縮することができ、回路のインダクタンスを低減させて、高速信号に対する電気的特性の優れた半導体装置として提供することが可能になる。
【００１３】
また、デカップリングコンデンサ等の回路部品を基板に搭載可能に設けた半導体装置用基板の製造方法であって、単層あるいは複数層に配線層を形成した基板を用意し、該基板の素子搭載面と反対側の面からザグリ加工を施して、基板の内層あるいは前記配線層の内層に形成されている、前記回路部品と電気的に接続する接続端子を露出させた部品搭載穴を形成して半導体装置用基板とすることを特徴とする。本発明方法によれば、ビルドアップ法等の従来方法を利用して配線基板を形成した後、ザグリ加工によって部品搭載穴を形成して半導体装置用基板とすることができるから、配線基板の製造工程にはなんら制約が及ぼされず、容易に微細な配線パターンを形成することが可能であり、また、ザグリ加工によることで所要の深さ、大きさの部品搭載穴を形成することが可能になる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について、添付図面とともに詳細に説明する。図１は、本発明に係る半導体装置用基板３０に、フリップチップ接続によって半導体素子１０を搭載した半導体装置の構成を示す断面図である。
本実施形態の半導体装置用基板３０は、基板自体に、基板とは別体に形成したデカップリングコンデンサとしての回路部品５０を搭載したものであり、基板を半導体素子の搭載面とは反対側の面からザグリ加工して基板に部品搭載穴３２を形成し、部品搭載穴３２に回路部品５０を収容するようにして搭載したことを特徴とする。
【００１５】
部品搭載穴３２は基板をザグリ加工して一個または複数個の回路部品５０を収容するに十分な大きさの凹部状に形成するとともに、内底面に半導体素子１０と電気的に接続した接続端子２３ａを露出させ、接続端子２３ａと電気的に接続して回路部品５０を搭載可能とする。図示例では、回路部品５０の電極にはんだバンプ５２を設けて接続端子２３ａに回路部品５０をはんだ接続している。
回路部品５０を接続端子２３ａに接続した後、回路部品５０と部品搭載穴３２の内底面との隙間にアンダーフィル材５４を注入し、回路部品５０と部品搭載穴３２の内面との間に封止材５５を注入して回路部品５０と接続端子２３ａとの接続の確実性を高め、回路部品５０を封止する。
なお、回路部品５０を接続端子２３ａに電気的に接続する方法としては、はんだバンプ５２を使用する他に、通常のはんだ付けによる方法、導電性ペーストを使用する方法、異方性導電フィルムを利用して接続する方法等を利用することができる。
【００１６】
半導体装置用基板３０は樹脂基板からなるコア基板２０の両面に所定の配線パターン１６、１８を備えた配線層１２、１３を形成したものである。１４が電気的絶縁層、１５がビアである。
本実施形態の半導体装置用基板３０は、フリップチップ接続によって半導体素子１０を搭載するもので、基板の素子搭載面に半導体素子１０の電極配置に合わせて接続パッド１６ａを設けている。半導体素子１０ははんだバンプ１０ａを介して接続パッド１６ａにフリップチップ接続され、半導体素子１０と基板との間がアンダーフィルされる。
【００１７】
本実施形態では配線層１２は、ビア１５を介して接続パッド１６ａとコア基板２０の表面に形成した配線パターン２３とを電気的に接続した単層のものであるが、ビルドアップ法等により配線パターンを複数層に積層した配線層とすることも可能である。また、コア基板として多層形成したものを使用することも可能である。
２２はコア基板２０に設けた導通部、１８ａは配線層１３に設けたランド、４０はランド１８ａに接合した外部接続端子である。半導体素子１０はビア１５、導通部２２等を介して外部接続端子４０と電気的に接続される。
【００１８】
なお、本実施形態において、半導体装置用基板３０に対して施すザグリ加工とは、基板の一方の面から切削刃を用いて切削加工を施し、基板に所定の深さの凹部を形成する加工技術をいう。
内層に導体層が形成されている多層配線基板に対してザグリ加工を施して、内層の導体層を露出させるように加工する方法にはいくつかの方法があるが、本実施形態においては、切削刃を高速で回転させながら基板に進入させていき、切削刃が内層の導体層に接触した瞬間をセンサによって検知することにより、切削刃の切削位置を制御するようにしている。切削刃を高速で回転させるようにすること、切削刃が導体層に接触した瞬間を精度よく検知することによって、加工効率を下げることなく、導体層の削り過ぎを防止して内層の導体層を露出させるように加工することができる。
実際の加工においては、研削刃による検知精度を向上させることによって、内層の導体層の厚さが３５μｍ以上の場合には、導体層の表面を２０％程度以下ザグリ加工した状態で導体層を露出させることが可能となっている。
【００１９】
図１に示すように、本実施形態の半導体装置用基板３０はザグリ加工によって形成した部品搭載穴３２に回路部品５０を搭載する構成としたことによって、半導体素子１０の直下の一つまたは複数の必要個所に配線層１２を挟んで回路部品５０を配置することができ、半導体素子１０と回路部品５０とを接続する配線長をきわめて短くすることが可能となる。図示例の場合は、半導体素子１０と回路部品５０とは、接続パッド１６ａ、ビア１５およびコア基板２０の表面に形成された配線パターンを介して接続されている。回路部品５０は半導体素子１０の所要の電極にもっとも接近した配置となるように部品搭載穴３２内に配置すればよい。
このように、本実施形態の半導体装置用基板３０によれば、半導体素子１０とデカップリングコンデンサとを接続する配線長を短くすることができ、高速信号に対する回路のインダクタンスを効果的に低下させることが可能になる。
【００２０】
また、部品搭載穴３２はコア基板２０の厚さ分の深さ寸法を有しているから、この部品搭載穴３２に収納可能な大きさのチップコンデンサ等の回路部品５０を基板に搭載することが可能になる。実際には、基板に取り付けたはんだボール等の外部接続端子４０の高さ範囲内であれば、部品搭載穴３２から突出する大きさの回路部品５０を搭載することができる。また、コア基板２０の表面に配線層を積層して形成し、配線層の内層までザグリ加工することによって、より深い部品搭載穴３２を形成することも可能である。
【００２１】
本実施形態の半導体装置用基板３０は基板の材厚を利用して基板内に回路部品５０を搭載するように形成したことを特徴とするものであり、これによって、半導体装置の全体の厚さを厚くすることなく回路部品５０を搭載可能することを可能にしたものである。図１に示すようなコア基板２０上に配線層を形成した半導体装置用基板ではコア基板２０の厚さが基板全体の主要部を占めるから、基板の厚さを利用して回路部品５０を搭載する方法は、半導体装置の全体厚を変えずに回路部品５０を搭載する方法としてもっとも有効である。これによって、厚さの厚いコンデンサであっても基板に搭載することが可能となり、デカップリングコンデンサとして十分な容量を有するコンデンサを搭載することが可能となる。また、コア基板２０は所要の強度を備えているから、半導体素子１０をフリップチップ接続によって搭載した際に、半導体素子１０と半導体装置用基板３０との間で生じる熱応力に耐えることができる半導体装置用基板３０として提供することができる。
【００２２】
図２は、半導体装置用基板３０を素子搭載面の反対面側から見た状態を示す。本実施形態の半導体装置用基板３０では、半導体素子１０の搭載領域内に部品搭載穴３２が形成され、複数の回路部品５０が配置されている。回路部品５０は半導体素子１０との配置位置関係において、もっとも配線長が短くできる配置に搭載すればよい。最近の半導体素子１０は機能が複合化され、並列稼動する素子の複合体として構成されている。回路部品５０はこれらの素子で必要とされている部位の近くに配置する。
なお、実際に部品搭載穴３２を加工する工程では、基板を多数個取りする大判の基板をワークとし、個々の単位基板に対して、これらの部品搭載穴３２をザグリ加工によって形成する。
【００２３】
図３、４は図１に示す半導体装置用基板３０を製造する製造工程を示す。
半導体装置用基板３０はコア基板２０の両面に、ビルドアップ法等の公知の方法によって配線層を形成して得られるものであり、基板に配線層を形成する製造工程はとくに限定されるものではない。図１に示す半導体装置用基板３０はフィルドビアを備えた基板であり、以下では、銅バンプ付き銅箔を利用して配線層を形成する方法を示す。
【００２４】
図３（ａ）は、半導体装置用基板３０に使用する樹脂基板からなるコア基板２０を示す。このコア基板２０は両面銅張り基板に貫通孔を形成し、貫通孔にスルーホールめっきを施して導通部２２を形成し、基板の両面の銅箔をエッチングして配線パターン２３を形成したものである。コア基板２０の半導体素子１０を搭載する面には回路部品５０に接続される接続端子２３ａが形成されている。
図３（ｂ）は、コア基板２０の両面に銅バンプ付き銅箔２４、２５を接合する工程を示す。２４ａ、２５ａが銅バンプ付き銅箔２４、２５に形成されている銅バンプである。銅バンプ２４ａ、２５ａはコア基板２０に形成されている配線パターン２３の配置に合わせて形成されている。
【００２５】
２６は銅バンプ付き銅箔２４、２５をコア基板２０に接合するためのプリプレグである。銅バンプ付き銅箔２４、２５はプリプレグ２６とともにコア基板２０を両面から挟むように加圧および加熱することによってコア基板２０の両面に接合される。この接合操作の際に、銅バンプ付き銅箔２４、２５の銅バンプ２４ａ、２５ａは、その頂部がコア基板２０に形成されている配線パターン２３にくい込み、銅バンプ２４ａ、２５ａと配線パターン２３とが電気的に導通した状態となる。銅バンプ２４ａ、２５ａは頂部が細径に形成され、配線パターン２３の導体にくい込んで電気的導通が確実になされるように形成されている。プリプレグが溶融して硬化することにより、銅バンプ２４ａ、２５ａが配線パターン２３にくい込んだ状態で銅バンプ付き銅箔２４、２５がコア基板２０に一体に接合される（図３（ｃ））。
【００２６】
図３（ｄ）は、コア基板２０に接合された銅バンプ付き銅箔２４、２５の銅箔部分をエッチングして基板の両面に配線パターン１６、１８を形成した状態を示す。銅バンプ付き銅箔２４、２５は銅箔と銅バンプ２４ａ、２５ａとが一体形成されているから、銅箔をエッチングして配線パターン１６、１８を形成することにより、銅バンプ２４ａ、２５ａを介して層間で配線パターンが電気的に接続された状態になる。この場合、銅バンプ２４ａ、２５ａはフィルドビアとして作用し、プリプレグ２６は層間で配線パターンを電気的に絶縁する電気的絶縁層１４として作用する。
【００２７】
図４（ａ）は、本製造工程においてもっとも特徴的な工程で、コア基板２０にザグリ加工を施して部品搭載穴３２を形成した状態を示す。半導体装置用基板３０の素子搭載面と反対側の面から、ザグリ加工用の切削刃を回転させながら切削刃を基板内に進入させ、電気的絶縁層１４とコア基板２０を厚さ方向に切削して部品搭載穴３２を形成する。
部品搭載穴３２はコア基板２０の表面に形成されている接続端子２３ａの端面（コア基板２０に被着している面）を切削刃によってわずかに切削し、内底面に接続端子２３ａが露出するようにザグリ加工する。切削刃を部品搭載穴３２の形成領域に合わせて移動させることによって、所定の大きさに部品搭載穴３２を形成することができる。
【００２８】
ザグリ加工によって部品搭載穴３２を形成した後、必要に応じて部品搭載穴３２の内底面に露出している接続端子２３ａにめっきを施し、回路部品５０を搭載する（図４（ｂ））。回路部品５０ははんだバンプ、はんだ付け、導電性ペースト、異方導電性フィルム等を使用して接続端子２３ａと電気的に接続して部品搭載穴３２内に搭載する。
なお、半導体装置用基板３０は図４（ａ）に示す基板に部品搭載穴３２を形成した状態でも提供できるし、図４（ｂ）に示すように部品搭載穴３２に回路部品５０を搭載した状態でも提供することができる。
図４（ｃ）は、上述した方法によって形成した半導体装置用基板３０に半導体素子１０をフリップチップ接続によって搭載し、ランド１８ａに外部接続端子４０を接合した状態を示す。
【００２９】
本実施形態の半導体装置用基板３０の製造工程ではコア基板２０と銅バンプ付き銅箔２４、２５を利用して配線基板を形成した後、ザグリ加工によって部品搭載穴３２を形成している。このようにコア基板２０の両面あるいは一方の面に配線層を形成した後にザグリ加工を施して部品搭載穴３２を形成する方法は、基板に配線パターン等を高精度に形成して回路部品５０を搭載する方法としてきわめて有効である。コア基板２０に回路部品５０を搭載するための部品搭載穴３２をあらかじめ形成した後に、コア基板２０の両面に配線層を形成するといった方法による場合は、部品搭載穴３２を遮蔽したり部品搭載穴３２をなんらかの形で充填したりして配線層を形成するといった製造工程によらなければならず、ほとんど現実的な製造工程となり得ない。
【００３０】
一方、上述したザグリ加工によって部品搭載穴３２を形成して半導体装置用基板３０とする方法の場合は、配線基板を形成した後にザグリ加工によって部品搭載穴３２を形成する方法であるから、配線基板を形成する工程においては通常の配線基板の製造工程がそのまま利用できるという利点がある。すなわち、本発明方法によれば、多層板あるいはビルドアップ基板として通常の製造方法によって配線基板を形成した後、ザグリ加工により内層の導体層を削り出すことによって、回路部品５０を搭載する部品搭載穴３２を形成することが可能であり、きわめて微細な配線パターンを形成した配線基板に対してザグリ加工を施して半導体装置用基板とすることが可能となる。
【００３１】
図５は、コア基板２０の素子搭載面側に複数の配線層を積層して形成した基板に部品搭載穴３２を形成して半導体装置用基板３０とし、半導体装置用基板３０に半導体素子１０を搭載した半導体装置を示す。コア基板２０の半導体素子搭載面に形成された配線層は、ビア１５を介して層間で配線パターン１６が電気的に接続されて形成されている。
本実施形態では、図３、４に示す銅バンプ付き銅箔を使用し、フィルドビアに形成されたビア１５を介して層間で配線パターン１６が電気的に接続されているが、配線パターン１６を層間で電気的に接続する方法としては配線層の形成方法により、めっきによってビアを形成する方法、フィルドビアとして形成する方法、導電性ペーストをビア穴に充填して形成する方法等がある。ザグリ加工によって部品搭載穴３２を形成する方法は、これらの配線層の形成方法によって制限されたりするものではない。ビアの端面を削り出しして接続端子２３ａとする場合も、これらのいずれのビア形態にも適用できる。
【００３２】
図５に示す実施形態では、コア基板２０の素子搭載面側に形成された配線層の内層の導体層を削り出すことによって部品搭載穴３２を形成している。図１に示す実施形態のように、コア基板２０の端面位置に合わせてザグリ加工する他に、このように複数層に形成された配線層の内層位置に合わせてザグリ加工し、内底面に接続端子を露出させて部品搭載穴３２を形成するようにすることも可能である。
図では、コア基板２０の素子搭載面に形成した配線層の厚さを、説明上、コア基板２０の厚さに対して拡大した比率で示している。実際の多層配線基板では、ビルドアップ法等によってコア基板２０の表面に形成される配線層は、コア基板２０の厚さに対してはるかに薄く形成される。その意味で、回路部品５０をコア基板２０の材厚を利用して基板内に収納する構成とすることは部品の搭載方法として有効であり、また、半導体素子１０と回路部品５０との間の配線長も効果的に短縮することが可能となる。
【００３３】
図６は多層板からなるコア基板２０を使用した半導体装置用基板３０に半導体素子１０を搭載した半導体装置を示す。半導体装置用基板３０はコア基板２０の両面に複数層に配線層が積層して形成されたものである。この実施形態の場合も半導体装置用基板３０を素子搭載面と反対面側からザグリ加工し、素子搭載面と反対面側に部品搭載穴３２を形成し、部品搭載穴３２に回路部品５０を搭載している。コア基板２０の両面に多層に配線層が形成されている。
【００３４】
このように、半導体装置用基板としては、両面に配線パターンが形成された両面板をコア基板として、コア基板の両面にビルドアップ法等によって単層あるいは複数層に配線層を形成したもの、内層に配線パターンを形成して多層に形成したコア基板の両面に単層あるいは複数層に配線層を形成したもの、コア基板を使用せず、ビルドアップ工法のみで配線層を形成したものがある。本発明はこれらの半導体装置用基板に同様に適用することができる。また、内層に配線パターンを形成した多層にコア基板を形成したものについては、コア基板の内層の配線パターンを露出させるようにザグリ加工を施してデカップリングコンデンサを搭載するようにすることもできる。また、ビルドアップ基板の他に、通常の多層基板の内層を削り出してデカップリングコンデンサを搭載することも可能であることはもちろんである。
【００３５】
なお、上記実施形態においては、半導体素子１０をフリップチップ接続によって搭載した例を示したが、フリップチップ接続以外のワイヤボンディング等によって半導体素子１０を搭載した場合でも、上述したザグリ加工により基板の材厚を利用してデカップリングコンデンサを搭載するようにすることができる。  また、上記実施形態においては、回路部品５０としてデカップリングコンデンサを搭載する例を主として説明したが、コンデンサ以外に抵抗等の回路部品５０を搭載することももちろん可能である。また、上記実施形態においては、一つのパッケージに一つの半導体素子１０を搭載した例を示したが、複数の半導体素子を一つのパッケージに搭載し、各々の半導体素子に対応して部品搭載穴３２を１つもしくは複数形成し、部品搭載穴３２に適宜回路部品５０を搭載することによって、高速信号に対する電気的特性の優れた複合パッケージとして構成することができる。
【００３６】
【発明の効果】
本発明によれば、上述したように、基板の材厚を利用することによって、半導体装置の全体の厚さを厚くすることなく、基板と別体に形成された大容量のデカップリングコンデンサ等の回路部品を容易に搭載することを可能とし、これによって、高速信号に対する電気的特性の優れた半導体装置用基板として提供することが可能になる。また、部品搭載穴に回路部品を搭載する方法によることから、半導体素子と回路部品との配線長が効果的に短縮でき、回路のインダクタンスを低減させることによって、すぐれた電気的特性を得ることができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を示す断面図である。
【図２】実施形態の半導体装置用基板の底面図である。
【図３】半導体装置用基板の製造方法を示す説明図である。
【図４】半導体装置用基板の製造方法を示す説明図である。
【図５】本発明に係る半導体装置の他の実施形態の構成を示す断面図である。
【図６】本発明に係る半導体装置のさらに他の実施形態の構成を示す断面図である。
【符号の説明】
１０  半導体素子
１２、１３  配線層
１４  電気的絶縁層
１５  ビア
１６、１８、２３  配線パターン
２０  コア基板
２２  導通部
２３ａ  接続端子
２４、２５  銅バンプ付き銅箔
２４ａ、２５ａ  銅バンプ
２６  プリプレグ
３０  半導体装置用基板
３２  部品搭載穴
４０  外部接続端子
５０  回路部品
５４  アンダーフィル材
５５  封止材
【図１】
2005011837.tif 000003
【図２】
2005011837.tif 000004
【図３】
2005011837.tif 000005
【図４】
2005011837.tif 000006
【図５】
2005011837.tif 000007
【図６】
2005011837.tif 000008