【手続補正書】
【提出日】平成22年3月4日(2010.3.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした複数のプリデコーディング信号または接地電位を複数のサブワードラインにそれぞれ提供するサブワードライン駆動器を含む上部サブワードライン駆動器グループと、
第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした複数のプリデコーディング信号または接地電位を複数のサブワードラインにそれぞれ提供するサブワードライン駆動器を含む下部サブワードライン駆動器グループとを含む第１サブワードライン駆動部と、
前記第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした複数のプリデコーディング信号または接地電位を複数のサブワードラインにそれぞれ提供するサブワードライン駆動器を含む上部サブワードライン駆動器グループと、
前記第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした複数のプリデコーディング信号または接地電位を複数のサブワードラインにそれぞれ提供するサブワードライン駆動器を含む下部サブワードライン駆動器グループとを含む第２サブワードライン駆動部と、
を含み、
前記第１及び第２サブワードライン駆動部それぞれの上部サブワードライン駆動器グループと、下部サブワードライン駆動器グループに含まれたサブワードライン駆動器の中で、同一のプレデコーディング信号が入力され、互いに異なるグローバルワードラインイネーブル信号が印加される隣接したサブワードライン駆動器の出力端の間に連結されるトランジスタを含み、それぞれのトランジスタはそれぞれ連結されているサブワードライン駆動器に印加されるプリデコーディング信号の反転信号によって制御され、
前記第２グローバルワードラインイネーブル信号のラインは、メモリセルアレイで互いに交差して配列されることを特徴とするサブワードライン駆動回路とを備えることを特徴とする半導体メモリ。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした第１プリデコーディング信号または接地電位を第１サブワードラインに提供する第１サブワードライン駆動器と、
前記第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした第２プリデコーディング信号または接地電位を第３サブワードラインに提供する第２サブワードライン駆動器と、
第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした前記第２プリデコーディング信号または接地電位を第６サブワードラインに提供する第３サブワードライン駆動器と、
前記第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした前記第１プリデコーディング信号または接地電位を第８サブワードラインに提供する第４サブワードライン駆動器とを含む第１サブワードライン駆動部と、
前記第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした第４プリデコーディング信号または接地電位を第２サブワードラインに提供する第５サブワードライン駆動器と、
前記第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした第３プリデコーディング信号または接地電位を第４サブワードラインに提供する第６サブワードライン駆動器と、
前記第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした前記第３プリデコーディング信号または接地電位を第５サブワードラインに提供する第７サブワードライン駆動器と、
前記第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした前記第４プリデコーディング信号または接地電位を第７サブワードラインに提供する第８サブワードライン駆動器とを含む第２サブワードライン駆動部と、
前記第１サブワードライン及び接地電位の間に提供され、反転された第１プリデコーディング信号に応じて動作する第１スイッチング素子と、
前記第３及び第６サブワードラインの間に提供され、反転された第２プリデコーディング信号に応じて動作する第２スイッチング素子と、
前記第８サブワードライン及び接地電位の間に提供され、前記反転された第１プリデコーディング信号に応じて動作する第３スイッチング素子と、
前記第２サブワードライン及び接地電位の間に提供され、反転された第４プリデコーディング信号に応じて動作する第４スイッチング素子と、
前記第４及び第５サブワードラインの間に提供され、反転された第３プリデコーディング信号に応じて動作する第５スイッチング素子と、
前記第７サブワードライン及び接地電位の間に提供され、前記反転された第４プリデコーディング信号に応じて動作する第６スイッチング素子とを含み、
前記第１〜第８サブワードライン駆動器の各々が、前記第１又は第２グローバルワードラインイネーブル信号を入力端子に連結し、前記第１又は第２プリデコーディング信号を電源端子に連結し、前記第１〜第８サブワードラインの何れかに出力端子を連結するインバータで構成される半導体メモリ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
例えば、サブワードラインＳＷＬ０を活性化させるときには、ローデコーダ１０から出力された第１グローバルワードラインイネーブル信号の反転信号ＧＷＬＢ０がローレベルとなり、第１下位プリデコーディング信号Ｐ０がハイレベルになって、第１サブワードライン駆動部２０の第１サブワードライン駆動器ＳＷＬＤ１１からサブワードラインＳＷＬ０にハイレベルの第１下位プリデコーディング信号Ｐ０が出力され、サブワードラインＳＷＬ０に連結されたメモリセルアレイ４０のメモリセルに対して、ビットラインＢＬ０またはビットラインＢＬ２を経由してデータをリードまたはライトする動作が可能になる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
また、本発明の請求項２に係る半導体メモリは、第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした複数のプリデコーディング信号または接地電位を複数のサブワードラインにそれぞれ提供するサブワードライン駆動器を含む上部サブワードライン駆動器グループと、第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした複数のプリデコーディング信号または接地電位を複数のサブワードラインにそれぞれ提供するサブワードライン駆動器を含む下部サブワードライン駆動器グループとを含む第１サブワードライン駆動部と、前記第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした複数のプリデコーディング信号または接地電位を複数のサブワードラインにそれぞれ提供するサブワードライン駆動器を含む上部サブワードライン駆動器グループと、前記第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした複数のプリデコーディング信号または接地電位を複数のサブワードラインにそれぞれ提供するサブワードライン駆動器を含む下部サブワードライン駆動器グループとを含む第２サブワードライン駆動部と、を含み、前記第１及び第２サブワードライン駆動部それぞれの上部サブワードライン駆動器グループと、下部サブワードライン駆動器グループに含まれたサブワードライン駆動器の中で、同一のプレデコーディング信号が入力され、互いに異なるグローバルワードラインイネーブル信号が印加される隣接したサブワードライン駆動器の出力端の間に連結されるトランジスタを含み、それぞれのトランジスタはそれぞれ連結されているサブワードライン駆動器に印加されるプリデコーディング信号の反転信号によって制御され、前記第２グローバルワードラインイネーブル信号のラインは、メモリセルアレイで互いに交差して配列されることを特徴とするサブワードライン駆動回路とを備えて構成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また、本発明の請求項３に係る半導体メモリは、第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした第１プリデコーディング信号または接地電位を第１サブワードラインに提供する第１サブワードライン駆動器と、前記第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした第２プリデコーディング信号または接地電位を第３サブワードラインに提供する第２サブワードライン駆動器と、第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした前記第２プリデコーディング信号または接地電位を第６サブワードラインに提供する第３サブワードライン駆動器と、前記第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした前記第１プリデコーディング信号または接地電位を第８サブワードラインに提供する第４サブワードライン駆動器とを含む第１サブワードライン駆動部と、前記第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした第４プリデコーディング信号または接地電位を第２サブワードラインに提供する第５サブワードライン駆動器と、前記第２グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした第３プリデコーディング信号または接地電位を第４サブワードラインに提供する第６サブワードライン駆動器と、前記第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした前記第３プリデコーディング信号または接地電位を第５サブワードラインに提供する第７サブワードライン駆動器と、前記第１グローバルワードラインイネーブル信号に応答して、ローアドレス信号をプリデコーディングした前記第４プリデコーディング信号または接地電位を第７サブワードラインに提供する第８サブワードライン駆動器とを含む第２サブワードライン駆動部と、前記第１サブワードライン及び接地電位の間に提供され、反転された第１プリデコーディング信号に応じて動作する第１スイッチング素子と、前記第３及び第６サブワードラインの間に提供され、反転された第２プリデコーディング信号に応じて動作する第２スイッチング素子と、前記第８サブワードライン及び接地電位の間に提供され、前記反転された第１プリデコーディング信号に応じて動作する第３スイッチング素子と、前記第２サブワードライン及び接地電位の間に提供され、反転された第４プリデコーディング信号に応じて動作する第４スイッチング素子と、前記第４及び第５サブワードラインの間に提供され、反転された第３プリデコーディング信号に応じて動作する第５スイッチング素子と、前記第７サブワードライン及び接地電位の間に提供され、前記反転された第４プリデコーディング信号に応じて動作する第６スイッチング素子とを含み、前記第１〜第８サブワードライン駆動器の各々が、前記第１又は第２グローバルワードラインイネーブル信号を入力端子に連結し、前記第１又は第２プリデコーディング信号を電源端子に連結し、前記第１〜第８サブワードラインの何れかに出力端子を連結するインバータで構成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
前記第２サブワードライン駆動部３００は、前記第１サブワードライン駆動部２００と同様に、第５〜第８サブワードライン駆動器ＳＷＬＤ２０１〜ＳＷＬＤ２０４及び第４〜第６ＮＭＯＳトランジスタＮＭ２０１〜ＮＭ２０３を備えて構成され、第１，第２グローバルワードラインイネーブル信号の反転信号ＧＷＬＢ０，ＧＷＬＢ１により、第３，第４下位プリデコーディング信号Ｐ２，Ｐ３の電圧または接地電圧を第２，第４，第５，第７サブワードラインＳＷＬ１，ＳＷＬ３，ＳＷＬ４，ＳＷＬ６に選択的に出力する。第４〜第６ＮＭＯＳトランジスタＮＭ２０１〜ＮＭ２０３も、前記第１〜第３ＮＭＯＳトランジスタＮＭ２０１〜ＮＭ２０３と同様に構成され、第３下位プリデコーディング信号の反転信号ＰＢ２または第４下位プリデコーディング信号の反転信号ＰＢ３がゲート端子に印加されて、サブワードラインに連結される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
このとき、前記ローデコーダ１００から出力された第１グローバルワードラインイネーブル信号の反転信号ＧＷＬＢ０はローレベルになり、前記第１下位プリデコーディング信号Ｐ０はハイレベルになるので、ＰＭＯＳトランジスタＰＭ１１１はターンオンし、第１下位プリデコーディング信号の反転信号ＰＢ０はローレベルになるため、第１ＮＭＯＳトランジスタＮＭ１０１はターンオフされて第１サブワードラインＳＷＬ０が活性化され、第１サブワードラインＳＷＬ０に連結されたメモリセルアレイ４００のメモリセルにデータをリードまたはライトする動作が可能になる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
一方、第２グローバルワードラインイネーブル信号の反転信号ＧＷＬＢ１はハイレベルであるので、第１，第２サブワードライン駆動部２００，３００の第３，第４，第７，第８サブワードライン駆動器ＳＷＬＤ１０３，ＳＷＬＤ１０４，ＳＷＬＤ２０３，ＳＷＬＤ２０４の各ＮＭＯＳトランジスタＮＭ１１３，ＮＭ１１４，ＮＭ２１３，ＮＭ２１４がターンオンされて、第５〜第８サブワードラインＳＷＬ４〜ＳＷＬ７が接地端子に連結されて非活性化されるため、それら第５〜第８サブワードラインＳＷＬ４〜ＳＷＬ７に連結されたメモリセルアレイ４００の各メモリセルに格納されたデータは維持される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
さらに、第３プリデコーディング信号の反転信号ＰＢ２はハイレベルであるため、第２サブワードライン駆動部３００の第５ＮＭＯＳトランジスタＮＭ２０２がターンオンされて、第４サブワードラインＳＷＬ３は、ターンオンされたＮＭＯＳトランジスタＮＭ２１３を介して接地端子に連結された第５サブワードラインＳＷＬ４に連結され、第４サブワードラインＳＷＬ３は非活性化されて、ローレベルとなる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
さらに、第４プリデコーディング信号の反転信号ＰＢ３がハイレベルであるため、前記第２サブワードライン駆動部３００の第４ＮＭＯＳトランジスタＮＭ２０１がターンオンされて、第２サブワードラインＳＷＬ１を接地端子に連結するので、第２サブワードラインＳＷＬ１も非活性化される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
第２サブワードライン駆動部３００’の第５，第６サブワードライン駆動器ＳＷＬＤ２０１’，ＳＷＬＤ２０２’は第２グローバルワードラインイネーブル信号の反転信号ＧＷＬＢ１により駆動され、第７，第８サブワードライン駆動器ＳＷＬＤ２０３’、ＳＷＬＤ２０４’は第１グローバルワードラインイネーブル信号の反転信号ＧＷＬＢ０により駆動されるが、その動作は前記第１実施形態の動作と同様に行われる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
１００：ローデコーダ
２００：第１サブワードライン駆動部
３００，３００’：第２サブワードライン駆動部
４００：メモリセルアレイ
ＳＷＬＤ１０１〜ＳＷＬＤ１０４：第１〜第４サブワードライン駆動器
ＳＷＬＤ２０１〜ＳＷＬＤ２０４，ＳＷＬＤ２０１’〜ＳＷＬＤ２０４’：第５〜第８サブワードライン駆動器
ＮＭ１０１〜ＮＭ１０３，ＮＭ１１１〜ＮＭ１１４，ＮＭ２０１〜ＮＭ２０３，ＮＭ２１１〜ＮＭ２１４，ＮＭ２１１’〜ＮＭ２１４’：ＮＭＯＳトランジスタ
ＰＭ１１１〜ＰＭ１１４，ＰＭ２１１〜ＰＭ２１４，ＰＭ２１１’〜ＰＭ２１４’：ＰＭＯＳトランジスタ