【手続補正書】
【提出日】平成22年3月18日(2010.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリシステムであって、
ユーザ情報を記憶するために設けられ、互いに重複しない第１物理アドレスが個々に割り当てられる複数の第１ブロックと、
前記複数の第１ブロックのうちの欠陥ブロックの第１物理アドレスを個々に記憶するために設けられる複数の第２ブロックと、
論理アドレスと前記複数の第２ブロックに格納される情報とに基づいて、前記論理アドレスに対応する第１物理アドレスを求める演算装置と、
を備え、
前記第１ブロックは、記憶素子であり、
前記複数の第２ブロックには、互いに重複しない第２物理アドレスが個々に割り当てられており、
前記演算装置は、論理アドレスを用いて、前記複数の第２ブロックからターゲットブロックを検索し、前記ターゲットブロックから読み出される欠陥ブロックの第１物理アドレスと、前記ターゲットブロックの第２物理アドレスとに基づいて、前記ターゲットブロックから読み出された欠陥ブロックの第１物理アドレスより前方に存在する正常な第１ブロックの個数を求め、前記論理アドレスと前記個数とに基づいて、前記論理アドレスに対応する第１物理アドレスを求めることを特徴とするメモリシステム。
【請求項２】
請求項１に記載のメモリシステムであって、
前記複数の第２ブロックに記憶される複数の欠陥ブロックの第１物理アドレスは、前記第１物理アドレスの順に従って、前記第２物理アドレスの順で、前記複数の第２ブロックに格納されることを特徴とするメモリシステム。
【請求項３】
請求項１または請求項２に記載のメモリシステムであって、
前記複数の第１ブロックのうちの欠陥ブロックの第１物理アドレスを記憶する複数の予備ブロックと、
前記複数の予備ブロックに記憶されている情報を前記複数の第２ブロックに転送する転送部と、
をさらに備えることを特徴とするメモリシステム。
【請求項４】
コンピュータシステムであって、
必要に応じて論理アドレスを生成するコンピュータと、
ユーザ情報を記憶するために設けられ、互いに重複しない第１物理アドレスが個々に割り当てられる複数の第１ブロックを有するメモリと、
前記複数の第１ブロックのうちの欠陥ブロックの第１物理アドレスを個々に記憶するために設けられ、互いに重複しない第２物理アドレスが個々に割り当てられる複数の第２ブロックを有するコントローラメモリと、
前記コンピュータから受信した論理アドレスを用いて、前記複数の第２ブロックからターゲットブロックを検索し、前記ターゲットブロックから読み出される欠陥ブロックの第１物理アドレスと、前記ターゲットブロックの第２物理アドレスとに基づいて、前記ターゲットブロックから読み出された欠陥ブロックの第１物理アドレスより前方に存在する正常な第１ブロックの個数を求め、前記論理アドレスと前記個数とに基づいて、前記論理アドレスに対応する第１物理アドレスを求める演算装置と、
を備え、
前記第１ブロックは、記憶素子であることを特徴とするコンピュータシステム。
【請求項５】
請求項４に記載のコンピュータシステムであって、
前記メモリは、前記複数の第１ブロックのうちの欠陥ブロックの第１物理アドレスを記憶する複数の予備ブロックを有し、
前記コンピュータシステムは、
前記複数の予備ブロックに記憶されている情報を前記複数の第２ブロックに転送する転送部、
をさらに備えることを特徴とするコンピュータシステム。
【請求項６】
論理アドレスから物理アドレスを得る演算装置から物理アドレスを用いてアクセスされるメモリであって、
記憶素子群から構成され、互いに重複しない物理アドレスが割り当てられる複数のブロックを備え、
前記複数のブロックは、
ユーザ情報を記憶するために設けられる複数の第１ブロックと、
前記複数の第１ブロックのうちの欠陥ブロックの物理アドレスを個々に記憶するために設けられる複数の第２ブロックと、
を備え、
前記複数の第２ブロックに記憶される複数の欠陥ブロックの物理アドレスは、前記物理アドレスの順に従って、前記複数の第２ブロックに割り当てられた物理アドレスの順に、前記複数の第２ブロックに格納されることを特徴とするメモリ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記の課題を解決するため、請求項１の発明は、メモリシステムであって、ユーザ情報を記憶するために設けられ、互いに重複しない第１物理アドレスが個々に割り当てられる複数の第１ブロックと、前記複数の第１ブロックのうちの欠陥ブロックの第１物理アドレスを個々に記憶するために設けられる複数の第２ブロックと、論理アドレスと前記複数の第２ブロックに格納される情報とに基づいて、前記論理アドレスに対応する第１物理アドレスを求める演算装置とを備え、前記第１ブロックは、記憶素子であり、前記複数の第２ブロックには、互いに重複しない第２物理アドレスが個々に割り当てられており、前記演算装置は、論理アドレスを用いて、前記複数の第２ブロックからターゲットブロックを検索し、前記ターゲットブロックから読み出される欠陥ブロックの第１物理アドレスと、前記ターゲットブロックの第２物理アドレスとに基づいて、前記ターゲットブロックから読み出された欠陥ブロックの第１物理アドレスより前方に存在する正常な第１ブロックの個数を求め、前記論理アドレスと前記個数とに基づいて、前記論理アドレスに対応する第１物理アドレスを求めることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、請求項２の発明は、請求項１の発明に係るメモリシステムであって、前記複数の第２ブロックに記憶される複数の欠陥ブロックの第１物理アドレスは、前記第１物理アドレスの順に従って、前記第２物理アドレスの順で、前記複数の第２ブロックに格納されることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
また、請求項３の発明は、請求項１または請求項２の発明に係るメモリシステムであって、前記複数の第１ブロックのうちの欠陥ブロックの第１物理アドレスを記憶する複数の予備ブロックと、前記複数の予備ブロックに記憶されている情報を前記複数の第２ブロックに転送する転送部とをさらに備えることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
また、請求項４の発明は、コンピュータシステムであって、必要に応じて論理アドレスを生成するコンピュータと、ユーザ情報を記憶するために設けられ、互いに重複しない第１物理アドレスが個々に割り当てられる複数の第１ブロックを有するメモリと、前記複数の第１ブロックのうちの欠陥ブロックの第１物理アドレスを個々に記憶するために設けられ、互いに重複しない第２物理アドレスが個々に割り当てられる複数の第２ブロックを有するコントローラメモリと、前記コンピュータから受信した論理アドレスを用いて、前記複数の第２ブロックからターゲットブロックを検索し、前記ターゲットブロックから読み出される欠陥ブロックの第１物理アドレスと、前記ターゲットブロックの第２物理アドレスとに基づいて、前記ターゲットブロックから読み出された欠陥ブロックの第１物理アドレスより前方に存在する正常な第１ブロックの個数を求め、前記論理アドレスと前記個数とに基づいて、前記論理アドレスに対応する第１物理アドレスを求める演算装置とを備え、前記第１ブロックは、記憶素子であることを特徴とする。
また、請求項５の発明は、請求項４の発明に係るコンピュータシステムであって、前記メモリは、前記複数の第１ブロックのうちの欠陥ブロックの第１物理アドレスを記憶する複数の予備ブロックを有し、前記コンピュータシステムは、前記複数の予備ブロックに記憶されている情報を前記複数の第２ブロックに転送する転送部をさらに備えることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】