(57)【要約】【課題】光起電力デバイスを形成するための方法を提供する。【解決手段】本方法は、高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスを用いることによって、基板上に光起電力スタックの１つまたはそれ以上の層を蒸着するステップ（３０２）を含む。光起電力スタック上にコンタクトが形成される（３０６）ことによって、光起電力セルが提供される。全体的性能を改善するように構成された温度および継続時間にて、光起電力セルに対するアニール（３１０）が行われる。【選択図】図３
2015531992.tif 000002
【特許請求の範囲】
【請求項１】
光起電力デバイスを形成するための方法であって、
高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスを用いることによって、基板上に光起電力スタックの１つまたはそれ以上の層を蒸着するステップと、
光起電力セルを提供するために前記光起電力スタックの上にコンタクトを形成するステップと、
性能を改善するように設定された温度および継続時間にて前記光起電力セルをアニールするステップと
を含む、方法。
【請求項２】
前記１つまたはそれ以上の層は、前記基板上に形成された透明電極と、前記光起電力スタックのｐ型層との間のバッファ層を含む、請求項１に記載の方法。
【請求項３】
前記ＨＤＲ  ＰＥＣＶＤプロセスは、１秒当り３オングストロームまたはそれ以上の成膜速度を含む、請求項１に記載の方法。
【請求項４】
前記ＨＤＲ  ＰＥＣＶＤプロセスは、１〜９０ｍＴｏｒｒの真空圧力を含む、請求項１に記載の方法。
【請求項５】
アニールするステップは、５〜１０分間の継続時間を含む、請求項１に記載の方法。
【請求項６】
前記アニールするステップの前に前記光起電力セルをテストして、前記光起電力セルの特徴に基づいて前記光起電力セルの性能を最適化するように前記アニールするステップを適用するステップをさらに含む、請求項１に記載の方法。
【請求項７】
前記光起電力セルの前記特徴は、材料、寸法、および形成に用いられるプロセスを含む、請求項６に記載の方法。
【請求項８】
前記ＨＤＲ  ＰＥＣＶＤプロセスは、１００ｍＷ／ｃｍ２から１０Ｗ／ｃｍ２の電力を含む、請求項１に記載の方法。
【請求項９】
前記温度は、１５５〜２５０℃の範囲を含む、請求項１に記載の方法。
【請求項１０】
前記光起電力セルは、０．２５平方フィート（２３２ｃｍ２）よりも大きい一体的に形成された放射吸収面積を含む、請求項１に記載の方法。
【請求項１１】
光起電力デバイスを形成するための方法であって、
透明基板の透明電極上にｐ型層を蒸着するステップと、
前記ｐ型層の上に真性層を蒸着するステップと、
真性層の上にｎ型層を蒸着し、少なくとも前記ｐ型層、前記真性層および前記ｎ型層が高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスを用いて蒸着されることによって、前記基板上に光起電力スタックを形成する、ステップと、
光起電力セルを提供するために前記ｎ型層光起電力スタックの上にコンタクトを形成するステップ（３０６）と、
性能を改善するために、１５５〜２５０℃の温度で前記光起電力セルをアニールするステップ（３１０）と
を含む、方法。
【請求項１２】
前記光起電力スタックは、前記透明電極と前記ｐ型層との間に配されたバッファ層を含む、請求項１１に記載の方法。
【請求項１３】
前記ＨＤＲ  ＰＥＣＶＤプロセスは、１秒当り３オングストロームまたはそれ以上の成膜速度を含む、請求項１１に記載の方法。
【請求項１４】
前記ＨＤＲ  ＰＥＣＶＤプロセスは、１〜９０ｍＴｏｒｒの真空圧力を含む、請求項１１に記載の方法。
【請求項１５】
高速熱アニールは、５〜１０分間の継続時間を含む、請求項１１に記載の方法。
【請求項１６】
前記アニールするステップの前に前記光起電力セルをテストして、前記光起電力セルの特徴に基づいて前記光起電力セルの性能を最適化するように前記アニールするステップを適用するステップをさらに含む、請求項１１に記載の方法。
【請求項１７】
前記光起電力セルの前記特徴は、材料、寸法、および形成に用いられるプロセスを含む、請求項１６に記載の方法。
【請求項１８】
前記ＨＤＲ  ＰＥＣＶＤプロセスは、１００ｍＷ／ｃｍ２から１０Ｗ／ｃｍ２の電力を含む、請求項１１に記載の方法。
【請求項１９】
前記光起電力セルは、０．２５平方フィート（２３２ｃｍ２）よりも大きい一体的に形成された放射吸収面積を含む、請求項１１に記載の方法。
【請求項２０】
光起電力デバイスを形成するための方法であって、
透明基板の透明電極上にバッファ層を蒸着するステップと、
前記バッファ層の上にｐ型層を蒸着するステップと、
前記ｐ型層の上に真性層を蒸着するステップと、
前記真性層の上にｎ型層を蒸着し、少なくとも前記ｐ型層、前記バッファ層、前記真性層および前記ｎ型層が高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスを用いて蒸着されることによって、前記基板上に光起電力スタックを形成するステップであって、前記ＨＤＲ  ＰＥＣＶＤプロセスは、１ｍトルから９０ｍトルの真空圧力における１秒当り３オングストロームまたはそれ以上の成膜速度を含む、ステップと、
光起電力セルを提供するために前記ｎ型層光起電力スタックの上にコンタクトを形成するステップ（３０６）と、
性能を改善するために、１５５〜２５０℃の温度で５〜１０分間の継続時間にて前記光起電力セルをアニールするステップ（３１０）と
を含む、方法。
【請求項２１】
前記アニールするステップの前に前記光起電力セルをテストして、前記光起電力セルの特徴に基づいて前記光起電力セルの性能を最適化するように前記アニールするステップを適用するステップをさらに含む、請求項２０に記載の方法。
【請求項２２】
前記光起電力セルの前記特徴は、材料、寸法、および形成に用いられるプロセスを含む、請求項２１に記載の方法。
【請求項２３】
前記ＨＤＲ  ＰＥＣＶＤプロセスは、１００ｍＷ／ｃｍ２から約１０Ｗ／ｃｍ２の電力を含む、請求項２０に記載の方法。
【請求項２４】
前記光起電力セルは、０．２５平方フィート（２３２ｃｍ２）よりも大きい一体的に形成された放射吸収面積を含む、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光起電力デバイスおよびその製作方法に関し、より特定的には、安価な蒸着ツールによって製作された光起電力デバイスの効率を改善するデバイスおよび製作方法に関する。
【背景技術】
【０００２】
より効率的かつ安価な太陽エネルギが要求されることにより、ソーラ・パネルを製造するためのより高スループットかつ安価なツールが求められている。従来のソーラ・パネル製造は典型的に、十分な品質を達成するために超高真空および低い成膜速度（例、１オングストローム／秒）を必要とするプラズマ化学気相成長ツールに依存している。こうしたプロセスは、コストを低減し、かつ製作されるデバイスを保護するための低いプラズマ出力および低い気体圧力を特徴とする。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
これらのプロセスは生産性が低く、長期エネルギ解決策として太陽光発電を推進することの促進の妨げとなる。
【課題を解決するための手段】
【０００４】
光起電力デバイスを形成するための方法は、高成膜速度プラズマ化学気相成長（ｈｉｇｈ  ｄｅｐｏｓｉｔｉｏｎ  ｒａｔｅ  ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＨＤＲ  ＰＥＣＶＤ）プロセスを用いることによって、基板上に光起電力スタックの１つまたはそれ以上の層を蒸着するステップを含む。光起電力スタック上にコンタクトが形成されることによって、光起電力デバイス（セル）が提供される。全体的性能を改善するように構成された温度および継続時間にて、光起電力セルに対するアニールが行われる。
【０００５】
光起電力デバイスを形成するための別の方法は、透明基板の透明電極上にｐ型層を蒸着するステップと、ｐ型層の上に真性層を蒸着するステップと、真性層の上にｎ型層を蒸着し、少なくともｐ型層、真性層およびｎ型層が高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスを用いて蒸着されることによって、基板上に光起電力スタックを形成する、ステップと、ｎ型層光起電力スタックの上にコンタクトを形成することによって光起電力セルを提供するステップと、全体的性能を改善するために摂氏約１５５度から２５０度の温度で光起電力セルをアニールするステップとを含む。
【０００６】
光起電力デバイスを形成するためのさらに別の方法は、透明基板の透明電極上にバッファ層を蒸着するステップと、バッファ層の上にｐ型層を蒸着するステップと、ｐ型層の上に真性層を蒸着するステップと、真性層の上にｎ型層を蒸着し、少なくともｐ型層、バッファ層、真性層およびｎ型層が高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスを用いて蒸着されることによって、基板上に光起電力スタックを形成し、ＨＤＲ  ＰＥＣＶＤプロセスは、約１ｍトル（Ｔｏｒｒ）から約９０ｍトルの真空圧力において１秒当り３オングストローム以上の成膜速度を含む、ステップと、ｎ型層光起電力スタックの上にコンタクトを形成することによって光起電力セルを提供するステップと、全体的性能を改善するために摂氏約１５５度から２５０度の温度で約５分間から約１０分間の継続時間にて光起電力セルをアニールするステップとを含む。
【０００７】
光起電力デバイスは、高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスを用いることによって基板上に形成された光起電力スタックの１つまたはそれ以上の層を含む。光起電力スタックの上にコンタクトが形成されることによって、光起電力セルが提供される。光起電力セルの部分におけるコンタクト領域に隣接して欠陥低減ゾーンが配され、この欠陥低減ゾーンは全体的性能を改善するように構成されたアニールによって形成される。このアニールは、摂氏約１５５度から摂氏約２５０度の温度を含むことによって、欠陥低減ゾーンの導電性をより高くする。
【０００８】
別の光起電力デバイスは、透明基板の透明電極上に形成されたｐ型層と、ｐ型層の上に形成された真性層と、真性層の上に形成されたｎ型層とを含み、少なくともｐ型層、真性層およびｎ型層は高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスによって形成される。ｎ型層の上にコンタクトが形成される。ｎ型層のコンタクトに隣接して、およびｐ型層の透明電極に隣接して欠陥低減ゾーンが配され、この欠陥低減ゾーンは全体的性能を改善するように構成されたアニールによって形成される。このアニールは、摂氏約１５５度から摂氏約２５０度の温度を含む。
【０００９】
さらに別の光起電力デバイスは、透明基板の透明電極上に形成されたバッファ層と、バッファ層の上に形成されたｐ型層と、ｐ型層の上に形成された真性層と、真性層の上に形成されたｎ型層とを含み、少なくともｐ型層、バッファ層、真性層およびｎ型層は高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスの特徴を含むことによって、基板上に光起電力スタックを形成する。ＨＤＲ  ＰＥＣＶＤプロセスは、約１ｍトルから約９０ｍトルの真空圧力において１秒当り３オングストローム以上の成膜速度を含む。光起電力スタックのｎ型層の上にコンタクトが形成されることによって、光起電力セルが提供される。ｎ型層のコンタクトに隣接して、およびバッファ層の透明電極に隣接して欠陥低減ゾーンが配され、この欠陥低減ゾーンは全体的性能を改善するように構成されたアニールによって形成される。このアニールは、摂氏約１５５度から摂氏約２５０度の温度と、約５分間から約１０分間の継続時間とを含む。
【００１０】
上記およびその他の特徴および利点は、添付の図面と関連して読まれるべき以下の例示的実施形態の詳細な説明から明らかになるだろう。
【００１１】
本開示は、以下の図面を参照した以下の好ましい実施形態の説明において詳細を提供する。
【図面の簡単な説明】
【００１２】
【図１】本原理に従って形成された欠陥低減ゾーンを有する光起電力デバイスの断面図である。
【図２】アニールを行ったときと行わないときとの光起電力デバイス性能を示すための、電流密度Ｊ（ｍＡ／ｃｍ２）対電圧（Ｖ）を示すグラフである。
【図３】例示的実施形態に従う、高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスおよびアニールによって光起電力デバイスを製作するための方法を示すブロック図／流れ図である。
【発明を実施するための形態】
【００１３】
本原理に従って、高成膜速度および高スループットのプロセスによって製作された光起電力セルに対する効率改善を提供する方法およびデバイスが提供される。半導体デバイスの層は、しばしば低い蒸着エネルギを用いて蒸着される。低い蒸着エネルギは製造にとって好ましい。なぜなら、エネルギが低いことによって高品質のａ−Ｓｉ：Ｈ層蒸着が可能になり、かつエネルギ使用が少なくなるからである。設計者が低い蒸着エネルギを好むさらなる理由は、エネルギが低いことによって表面上のエネルギ・ボンバードメント（ｅｎｅｒｇｙ  ｂｏｍｂａｒｄｍｅｎｔ）が少ないプラズマが生成され、結果として半導体デバイス上に存在する構造の損傷が少なくなるためである。薄膜Ｓｉソーラ・セル適用においては、ｐ＋層を蒸着するための蒸着エネルギは高いことが望ましい。なぜなら、エネルギが高いほど微結晶相が形成される可能性が高くなるからである。微結晶相は、ｐ＋層と電極（例、透明導電酸化物（ＴＣＯ）から形成される）との間のバリアの高さを低減できる。
【００１４】
たとえば、光起電力スタック、および特にｐ−ｉ−ｎ構造（ｐ型層、真性（ｉｎｔｒｉｎｓｉｃ）層、ｎ型層）またはｎ−ｉ−ｐ構造（ｎ型層、真性層、ｐ型層）が含む層においては、界面におけるバンド・オフセットが層の結晶度に基づいて改善され得る。すなわち、結晶度が高いほど出力が高くなる。結晶度が高くなると、バリアをトンネル電流が流れることが可能になる。有用な実施例において、こうした改善はｐ＋層に対する透明導電酸化物（ＴＣＯ）の界面において得られ得る。開発されたＴＣＯ膜はすべてｎ型であるため、ＴＣＯ／ｐ＋層におけるバンド・オフセットは不可避である。
【００１５】
特に有用な実施形態においては、低コストの蒸着プロセスを用いて光起電力デバイスが構築される。これらのプロセスは、高成膜速度を利用しかつ低真空を用いるプラズマ化学気相成長（ＰＥＣＶＤ）（以下「高成膜速度ＰＥＣＶＤ」またはＨＤＲ  ＰＥＣＶＤと呼ばれる）を含む。ＨＤＲ  ＰＥＣＶＤプロセスはスループットを増加させるが、性能を低くするおそれがある。セル性能を改善するために、本発明者らは、ＨＤＲ  ＰＥＣＶＤデバイスの品質およびセル性能を改善するための方法を発見した。ＨＤＲ  ＰＥＣＶＤセルのセル性能を改善することによって、不利益を低減しながらＨＤＲ  ＰＥＣＶＤのすべての利点を利用できるようになる。
【００１６】
特に有用な実施形態においては、シリコン・ベースの光起電力デバイスが形成される。金属コンタクト（例、電極）の形成後、デバイス全体が低温アニール・プロセスを受ける。このアニール・プロセスの結果としてセル効率が約１〜３％改善し、これはソーラ産業において有意な改善である。本原理に従うと、競合する利点が重み付けされることによって、デバイスの品質および性能を維持しながら高スループットの製造プロセスが達成される。
【００１７】
基板および光起電力スタックを有する所与の例示的アーキテクチャによって本発明が説明されるが、本発明の範囲内でその他のアーキテクチャ、構造、基板、材料、ならびにプロセス特徴およびステップが変えられてもよいことが理解されるべきである。
【００１８】
さらに、たとえば層、領域または基板などの構成要素が別の構成要素の「上（ｏｎ）」または「上（ｏｖｅｒ）」にあると述べられるとき、その構成要素は他方の構成要素の直接上にあってもよいし、介在する構成要素が存在してもよいことが理解されるだろう。これに対し、ある構成要素が別の構成要素の「直接上（ｄｉｒｅｃｔｌｙ  ｏｎ）」または「直接上（ｄｉｒｅｃｔｌｙ  ｏｖｅｒ）」にあると述べられるとき、介在する構成要素は存在しない。さらに、ある構成要素が別の構成要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」または「結合される（ｃｏｕｐｌｅｄ）」と述べられるとき、その構成要素は他方の構成要素に直接接続または結合されてもよいし、介在する構成要素が存在してもよいことが理解されるだろう。これに対し、ある構成要素が別の構成要素に「直接接続される（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ）」または「直接結合される（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ）」と述べられるとき、介在する構成要素は存在しない。
【００１９】
光起電力デバイスに対する設計は、集積回路の集積化のために作成されてもよいし、プリント回路基板上の構成要素と組み合わされてもよい。この回路または基板（ｂｏａｒｄ）は、グラフィカル・コンピュータ・プログラミング言語において具現化されて、コンピュータ記憶媒体（たとえばディスク、テープ、物理ハード・ドライブ、またはたとえば記憶アクセス・ネットワーク内のものなどの仮想ハード・ドライブなど）に保存されてもよい。設計者がチップまたは光起電力デバイスを製作しないとき、設計者は結果として得られた設計を物理的手段によって（例、その設計を保存する記憶媒体のコピーを提供することによって）、または電子的に（例、インターネットを通じて）、直接的または間接的に伝送してもよい。
【００２０】
本明細書に記載される方法は、光起電力デバイス、もしくは光起電力デバイスを有する集積回路チップ、またはその両方の製作に用いられてもよい。結果として得られるデバイス／チップは、製作者によって原材料ウェハの形で（すなわち複数の非パッケージ・デバイス／チップを有する単一のウェハとして）、ベア・ダイ（ｂａｒｅ  ｄｉｅ）として、またはパッケージ化された形で配布されてもよい。後者の場合、デバイス／チップは、単一のチップ・パッケージ（たとえば、マザーボードまたはその他のより高レベルの担体に固定されたリードを有するプラスチック担体など）または複数のパッケージ（たとえば、片側もしくは両側表面の相互接続または埋込み相互接続を有するセラミック担体など）の中に装着される。いずれの場合にも、次いでそのデバイス／チップは、（ａ）たとえばマザーボードなどの中間製品もしくは（ｂ）最終製品の部分として、他のチップ、個別の回路構成要素もしくはその他の信号処理デバイス、またはその組み合わせと統合される。最終製品は集積回路チップを含むあらゆる製品であってもよく、その範囲は玩具、エネルギ・コレクタ、ソーラ・デバイス、およびディスプレイと、キーボードまたはその他の入力デバイスと、中央プロセッサとを有するコンピュータ製品またはデバイスを含むその他の適用にわたる。本明細書に記載される光起電力デバイスは、電子デバイス、住宅、ビル、車両などに電力を提供するために用いられるソーラ・セルまたはパネルに対して特に有用である。
【００２１】
加えて、材料化合物はたとえばＳｉＣまたはＳｉＧｅなどの元素の列挙によって記載されることが理解されるべきである。これらの化合物は、化合物内の元素の割合が異なるものを含んでおり、たとえばＳｉＧｅはＳｉｘＧｅ１−ｘを含み、ここでｘは１以下であることなどである。加えて、この化合物に他の元素が含まれても、なおも本原理に従って機能してもよい。付加的な元素を有する化合物を本明細書では合金と呼ぶことがある。
【００２２】
本実施形態は光起電力デバイスまたは回路の部分であってもよく、本明細書に記載される回路は集積回路チップ、ソーラ・セル、光電性デバイスなどのための設計の部分であってもよい。光起電力デバイスは、長さもしくは幅またはその両方がフィートまたはメートルのオーダである大規模なデバイスであってもよいし、計算器、太陽電池式照明などに用いるための小規模なデバイスであってもよい。
【００２３】
加えて、本発明はサブセルを含むタンデム（多接合）構造を含んでもよいことが理解されるべきであり、これは特定の材料に関して記載される。各サブセルはｐドープ層と、ｎドープ層と、非ドープ真性層とを含む。
【００２４】
図面において類似の番号は同じかまたは類似の構成要素を表しており、最初に図１を参照すると、一実施形態に従う例示的な光起電力デバイス１００が例示的に示される。本実施形態は光起電力デバイスまたは回路の部分であってもよく、本明細書に記載される回路は集積回路チップ、ソーラ・セル、光電性デバイスなどのための設計の部分であってもよい。本明細書に記載される光起電力デバイスは、好ましくは太陽光発電に用いるための、長さもしくは幅またはその両方がフィートまたはメートルのオーダである大規模なものである。したがって本原理には、より速い成膜速度およびより簡単な処理（ＨＤＲ  ＰＥＣＶＤ）によってより高スループットを提供する製作プロセスを伴う大規模なデバイスが好ましい。このことは処理チャンバ内のより低い真空圧力、より高い成膜速度などを含んでもよい。
【００２５】
デバイス１００は、高い光透過率を可能にする基板１０２を含む。基板１０２は、たとえばガラス、石英、シリコン、ポリマーなど、またはその組み合わせなどの透明材料を含んでもよい。電極１０４は、透明導電材料を含む。電極１０４は透明導電酸化物（ＴＣＯ）、たとえばフッ素ドープ酸化スズ（ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ  ｔｉｎ  ｏｘｉｄｅ）（ＳｎＯ２：Ｆまたは「ＦＴＯ」）、ドープ酸化亜鉛（例、ＺｎＯ：Ａｌ）、酸化インジウムスズ（ＩＴＯ）、またはその他の好適な材料などを含んでもよい。本実施例については、電極１０４に対してドープ酸化亜鉛が例示的に用いられる。電極１０４は、下にある活性光吸収材料まで光が通過することを可能にし、かつその光吸収材料から光生成電荷担体を輸送するための伝導を可能にする。電極１０４は、化学気相成長（ＣＶＤ）プロセス、低圧ＣＶＤ（ＬＰＣＶＤ）プロセス、またはプラズマ（ＰＥ−ＣＶＤ）プロセスによって蒸着されてもよい。
【００２６】
バッファ層１０５が用いられてもよい。バッファ層１０５は、ゲルマニウムまたはシリコンゲルマニウムを含んでもよく、かつたとえばＢ、Ｇａ、Ｉｎまたはその組み合わせなどのｐ型ドーパントを含んでもよい。一実施形態において、バッファ層１０５は、ゲルマニウムと、シリコンと、任意にはｐ型ドーパントと、水素とを含むシリコンゲルマニウム合金層を含む。本実施形態において、ゲルマニウムの原子濃度は５０％より高くてもよい。電極１０４の仕事関数によって、Ｇｅ内のＳｉ含有量は変動し得る。バッファ層１０５のゲルマニウムの原子濃度は、バッファ層１０５の上に形成されたｐドープ層１０６よりも高い。
【００２７】
バッファ層１０５はアモルファス、微結晶または単結晶であってもよい。バッファ層１０５は水素化された材料を含んでもよい。たとえば、バッファ層１０５が水素化アモルファスシリコンゲルマニウム合金、水素化微結晶シリコンゲルマニウム合金、水素化アモルファスゲルマニウム、または水素化微結晶ゲルマニウムを含むとき、バッファ層１０５の材料の水素化によって局在電子状態が減少し、バッファ層１０５の導電性が高くなる。水素化アモルファスゲルマニウムは、ＧｅＨ４プラズマを用いて形成されてもよい。バッファ層１０５は、たとえばＨＤＲ  ＰＥＣＶＤプロセスなどによって形成されてもよい。一実施形態において、ＨＤＲ  ＰＥＣＶＤプロセスは、約１００ｍＷ／ｃｍ２から約１０Ｗ／ｃｍ２の電力を含んでもよい。いずれかのプロセスに対する蒸着温度は約２００℃から約３００℃に維持されてもよいが、他の温度が用いられてもよい。たとえば３〜２５オングストローム／秒などを含む高成膜速度（ＨＤＲ）が提供される。バッファ層１０５は、層間のバンド・ギャップ・エネルギをより良好に遷移する。
【００２８】
バッファ層１０５の厚さは約１ｎｍから約１０ｎｍであってもよいが、もっと小さい厚さおよび大きい厚さが用いられてもよい。たとえば電極１０４とバッファ層１０５との間、およびバッファ層１０５とｐドープ層１０６との間などのすべてのバリアは、価電子帯の位置に存在する。バッファ層１０５を有する目的の１つは、電極１０４とｐドープ１０６との間に中間ギャップ・ブリッジ（ｍｉｄ−ｇａｐ  ｂｒｉｄｇｅ）を作製することである。
【００２９】
バッファ層１０５は、電極層１０４（例えばＺｎＯ）とｐドープ層１０６（例、ａ−ＳｉＣ：Ｈ）との間でフェルミ準位をより良好に整合させる。ＺｎＯの場合の電極層１０４のフェルミ準位は、約４．５ｅＶである。バッファ層１０５がないとき、電極１０４とｐドープ層１０６との間にはもっと大きなショットキー・バリアが存在する。バッファ層１０５があるとき、電極１０４およびバッファ層１０５のフェルミ準位は良好に整合され、バリア・オフセットを低減する。バッファ層１０５とｐドープ層１０６との間の伝導帯も良好に整合される。このやり方でショットキー・バリアが低減または除去され、その結果として、曲線因子（ｆｉｌｌ  ｆａｃｔｏｒ：ＦＦ）を犠牲にすることなくより高い開放電圧（ＶＯＣ）が可能になることによって、より良好な導電性およびより効率的なデバイス動作がもたらされる。特に有用な実施形態においては、バッファ層１０５の結晶度が増加することと、少なくとも曲線因子（ＦＦ）を維持しながら開放電圧（ＶＯＣ）が増加することとは相関すると考えられる。
【００３０】
ｐドープ層１０６は、アモルファス、微結晶または単結晶のｐドープ・シリコン含有材料を含んでもよい。ｐドープ層１０６は、以下を含むｐドープ・シリコン層であってもよい。すなわち、シリコンおよび少なくとも１つのｐ型ドーパントおよび任意の水素、またはシリコンと、炭素と、少なくとも１つのｐ型ドーパントと、任意の水素とを含むｐドープ・シリコン炭素合金層である。その他の材料が用いられてもよい。
【００３１】
場合によっては、ｐドープ層１０６は水素化されたアモルファス、微結晶または単結晶のｐドープ・シリコン含有材料を含んでもよい。水素化ｐドープ・シリコン含有材料は、担体ガスとしてシリコン含有反応ガスを有するプロセス・チャンバ内で蒸着されてもよい。水素化ｐドープ・シリコン含有材料への水素の取り込みを促進するために、水素を含む担体ガスが用いられてもよい。担体ガス内の水素ガスの水素原子が、蒸着された材料に取り込まれることによって、ｐドープ層１０６のアモルファスまたは微結晶の水素化ｐドープ・シリコン含有材料が形成される。
【００３２】
一実施形態において、ｐドープ層１０６はホウ素をドーパントとして含むが、その他のｐ型ドーパントが用いられてもよい。ｐドープ層１０６は、ジボランガス、トリメチルボランまたはその他のガスを用いて蒸着されてもよい。ｐドープ層１０６は約５〜３０ｎｍの厚さを有してもよい。特に有用な実施形態において、ｐドープ層１０６はアモルファスＳｉＣまたはＳｉを含む。ｐドープ層１０６の処理は、デバイスの効率にも影響し得る。たとえば、ｐドープ層１０６を蒸着するための蒸着パラメータは、バッファ層１０５の効果を高めるように選択されてもよい。
【００３３】
ｐドープ層１０６は、たとえばＨＤＲ  ＰＥＣＶＤプロセスなどによって形成されてもよい。バッファ層１０５またはデバイス１００内のあらゆるその他の層と同様に、ＨＤＲ  ＰＥＣＶＤによって、スループットが増加しかつ製作時間が低減することによってコストが低減される。ＨＤＲ  ＰＥＣＶＤ蒸着は、約１００ｍＷ／ｃｍ２から約１０Ｗ／ｃｍ２の電力を含んでもよい。このプロセスに対する蒸着温度は、約２００℃から約３００℃に維持されてもよいが、その他の温度が用いられてもよい。ｐドープ層１０６の厚さは約５ｎｍから約３０ｎｍであってもよいが、もっと小さい厚さおよび大きい厚さが用いられてもよい。
【００３４】
一実施形態において、ｐドープ層１０６（例、ａ−ＳｉＣ：Ｈ）は、フェルミ準位に関して電極層１０４（例えばＺｎＯ）またはバッファ層１０５（例、Ｇｅ）（用いられるとき）と整合される。ｐドープ層１０６上に適合材料から真性層１１０が形成される処理が続く。真性層１１０は非ドープであってもよく、たとえば水素化アモルファスＳｉ（ａ−Ｓｉ：Ｈ）などのアモルファスシリコン材料を含んでもよい。真性層１１０は約１５０〜３５０ｎｍの厚さを含んでもよいが、その他の厚さも予期される。真性層１１０は、ＨＤＲ  ＰＥＣＶＤプロセスを用いて、たとえばシランガスおよび水素ガスなどから形成されてもよい。真性層１１０を製作するためにＨＤＲ  ＰＥＣＶＤプロセスを用いることによって、真性層１１０の厚さが比較的大きいために最大限の時間の節約が提供される。
【００３５】
真性層１１０の上にドープ層１１２（例、ｎ型層）が形成される。層１１２はｎ型のＳｉ含有層、たとえば水素化微結晶（μｃ−Ｓｉ：Ｈ）、単結晶（Ｓｉ）またはアモルファス（ａ−Ｓｉ）層などを含んでもよい。層１１２はＨＤＲ  ＰＥＣＶＤプロセスによって蒸着されてもよい。ｎ型層１１２は、約５〜２０ｎｍの厚さを有してもよい。たとえばＡｇ、Ａｌなどの反射性金属を用いて、背部反射体もしくは底部電極１１４またはその両方が形成されてもよく、ＺｎＯまたはその他の層と組み合わされてもよい。好適な金属蒸着プロセス、たとえば物理もしくは化学気相成長、スパッタリング、蒸発、電気めっきまたは無電解めっきなどが用いられてもよい。デバイス１００においては、付加的な背部反射体など、または背部反射体の代わりのタンデム・セルなどを含む、その他の材料選択、層、構造などが用いられてもよいことが理解されるべきである。
【００３６】
さらに、図１に示される構造は例示的なものであって、その他の構造が用いられてもよく、たとえばこのｐ−ｉ−ｎスタックが逆転されてもよい（ｎ−ｉ−ｐ）ことが理解されるべきである。加えて、デバイス１００の１つまたはそれ以上の層はＨＤＲ  ＰＥＣＶＤ蒸着プロセスによって形成されてもよいが、他の層は他のプロセスを用いて形成されてもよい。
【００３７】
ＨＤＲ  ＰＥＣＶＤ蒸着プロセスは、真空チャンバ内で行われる。ここで用いられる真空チャンバは、超高真空圧力を含む必要はない。代わりに、本原理に従うと、低真空が用いられてもよい。低真空とは、約１ｍトルから約９０ｍトルの圧力を含む。この真空およびその他のパラメータによって、高い成膜速度を達成できる（例、３〜２５オングストローム／秒）。ＨＤＲ  ＰＥＣＶＤ蒸着プロセスの、たとえば蒸着電力、真空、処理温度などの特徴の結果として、デバイス・スループットの顕著な増加がもたらされる。
【００３８】
ｐ＋層、真性層、ｎ＋層および任意のバッファ層に対するアモルファスＧｅ：Ｈ（ａ−Ｇｅ：Ｈ）、アモルファスＳｉ：Ｈ（ａ−Ｓｉ：Ｈ）、微結晶Ｇｅ：Ｈ（μｃ−Ｇｅ：Ｈ）、微結晶Ｓｉ：Ｈ（μｃ−Ｓｉ：Ｈ）を蒸着するためにＨＤＲ  ＰＥＣＶＤが用いられてもよいことが、さらに理解されるべきである。加えて、これらの層を蒸着するために炭素ガスを取り入れることによって、ａ−ＳｉＣ：Ｈおよびμｃ−ＳｉＣ：Ｈが蒸着されてもよい。これらの材料の組み合わせも有用であってもよく、たとえばｐ＋層、真性層、ｎ＋層および任意のバッファ層に対してａ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＧｅ：Ｈが蒸着されてもよい。必要または所望に応じて、これらの層にその他の材料もしくは付加的な元素（適切なドーパントを含む）またはその両方が取り入れられてもよい。
【００３９】
すべての層、１つの層、または層のあらゆる組み合わせの形成にＨＤＲ  ＰＥＣＶＤが用いられてもよい。ＨＤＲ  ＰＥＣＶＤプロセスは、他のプロセス（例、その他の蒸着プロセス、ウェハ・ボンディングなど）と組み合わされてもよい。
【００４０】
特に有用な実施形態に従うと、底部電極１１４が形成された後に、デバイス性能を改善するために全体の構造１００がアニール・プロセスを受ける。アニール・プロセスは高速熱アニール（ＲＴＡ）を含んでもよく、制限された継続時間（例、約５分間から約１０分間）に対する特定の温度範囲（例、約１５５℃から約２５０℃）を標的とする。このアニールによって欠陥が直され、半導体材料に対する金属電極の接触抵抗が低減されると考えられる。加えて、特に電極１１０、１１４に最も近い頂部および底部の層（例えばｐ型層１０６およびｎ型層１１２）において、結晶度の増加が達成され得る。
【００４１】
電極１０４および１１４に隣接して、欠陥低減ゾーン１２０および１２２が配される。欠陥低減ゾーン１２０および１２２は緻密化されており、ｐ型層１０６またはｎ型層１１２の隣接する範囲よりも結晶性および導電性が高い。一実施形態において、欠陥ゾーン１２０および１２２は真性層１１０内に延在してもよい。光起電力デバイス１００は、長さおよび幅が大きいが厚さが小さいパネルを含む。アニールによって導電性の電極層１０４および１１４が加熱され、デバイスの厚さの方向の温度プロファイルが提供される。コンタクトにおける温度が実質的に均一なままにされる間、電極１０４および１１４に最も近い領域は最高温度でアニールされる。フォトダイオード層（ｐ−ｉ−ｎ）は熱伝導性がもっと低いため、構造内の深さとともに温度は下がる。欠陥低減ゾーン１２０および１２２を制御することによって、デバイスの最適な性能を定めるようにアニールの温度および継続時間を選択してもよい。
【００４２】
欠陥低減ゾーン１２０および１２２は、光起電力デバイス１００の特徴に基づいて構成され（デバイス１００の厚さにおける深さに基づいてサイズが定められ）てもよい。たとえば、層の数、層の寸法（例、厚さ）、層の特性（例、材料、形成プロセスなど）、およびその他の考慮点などを用いて、デバイス１００に対するアニールの影響が定められる。アニールの継続時間および温度（約５分間から約１０分間、１５５℃から２５０℃）を選択することによって、欠陥低減ゾーン１２０、１２２が構成されてもよい。
【００４３】
図２を参照すると、グラフは光起電力デバイス性能を示し、プロット２０２はアニールなしの場合、プロット２０４はアニールありの場合を示す。このグラフは、コンタクト形成後にアニールを行ったときと行わなかったときとの同じデバイスに対する電流密度Ｊ（ｍＡ／ｃｍ２）対電圧（Ｖ）（ボルト）をプロットしたものである。グラフから分かるとおり、プロット２０４は右にシフトしており、これはデバイス効率が改善したことを示す。プロット２０２および２０４は、ＨＤＲ  ＰＥＣＶＤ処理を用いて処理されたアモルファスＳｉベースの層を含むデバイスに対応する。このデバイスはｐ−ｉ−ｎ（ｐ型、真性、ｎ型）層を含んだ。アニール・プロセスは、２５０℃にて約５分間行われた。これらの知見に従うと、ＨＤＲ  ＰＥＣＶＤ形成に続いてＲＴＡを行うことによって、デバイス効率の改善がもたらされる。表Ｉは、アニール・プロセスを行ったときと行わなかったときとの同じセルに対して収集されたデータを示す。
【００４４】
【表１】
2015531992.tif 000003
【００４５】
表Ｉに従うと、この場合の全体的効率はほぼ２％増加した。ＦＦの６６．１５から７０．４２への増加（６．５％）が達成される。開放電圧（ＶＯＣ）は６．８％改善し、短絡電流は７％改善している。全体の変換効率は２１．７％改善している。特定のアニール条件を用いたアニール・プロセスによって、セル性能が最適化されてもよい。有利には、製作されたデバイスがアニールの前にテストされてもよい。次いで、適切なアニールが選択またはテストされることによって、最適化された性能向上が提供されてもよい。このプロセスは、デバイスを損なうことなく行われ得る。
【００４６】
加えて、大面積処理とは、たとえば１．５メートル掛ける０．６メートルなど、フィートまたはメートルのオーダの例示的サイズを有する大規模なデバイスに言及するものである。製造環境における大面積蒸着に対して、デバイスはソーラ・パネルを含んでもよい。本原理に従うと、特に有用な実施形態において作製される光起電力セルまたはパネルは、約６インチ（約１５．２ｃｍ）よりも大きい長さおよび幅の寸法を有する。有用な光起電力セルは、０．２５平方フィート（約２３２ｃｍ２）よりも大きい一体的に形成された放射吸収面積を含み、ここでセルの長さおよび幅は変動してもよい。こうしたデバイスに対しては、製作電力が低いことが好ましい。表Ｉに示される改善の結果として、顕著な金銭的節約ならびに時間およびエネルギの節約がもたらされる。
【００４７】
図３を参照すると、光起電力デバイスを形成するための方法が例示的に示される。いくつかの代替的実施においては、ブロック内に示される機能が図３に示されるのとは異なる順序で起こってもよいことに留意すべきである。たとえば、伴われる機能に依存して、連続して示される２つのブロックが実際には実質的に同時に実行されてもよいし、それらのブロックがときには逆の順序で実行されてもよい。加えて、ブロック図もしくは流れ図またはその両方の各ブロック、およびブロック図もしくは流れ図またはその両方のブロックの組み合わせは、指定された機能または動作を行う特定目的のハードウェアに基づくシステムによって実現されてもよいし、特定目的のハードウェアとコンピュータ命令との組み合わせによって実現されてもよいことを注記する。
【００４８】
ブロック３０２において、高成膜速度プラズマ化学気相成長（ＨＤＲ  ＰＥＣＶＤ）プロセスを用いることによって、基板上に光起電力スタックの１つまたはそれ以上の層が蒸着される。たとえばｐ型層、任意のバッファ層、真性層、ｎ型層などのこれらの層を異なるプロセスによって形成することも可能だが、これらの層をＨＤＲ  ＰＥＣＶＤプロセスによって形成することが好ましい。
【００４９】
ＨＤＲ  ＰＥＣＶＤプロセスは、好ましくは１秒当り３〜２５オングストロームまたはそれ以上の成膜速度を含み、かつ真空チャンバ内で以下の条件下で行われる。すなわち、真空圧力が約１ｍトルから約９０ｍトル、電力が約１００ｍＷ／ｃｍ２から約１０Ｗ／ｃｍ２、および温度が約２００℃から約３００℃である。バッファ層が用いられるとき、それはブロック３０４において、基板上に形成された透明電極とｐ型層との間に形成される。
【００５０】
ブロック３０６において、光起電力スタックの上に単数または複数のコンタクトが形成されることによって、光起電力セルが提供される。光起電力スタックが完成したときに一方のコンタクトが加えられてもよく、他方のコンタクトは、好ましくは光起電力スタックの形成前に、たとえば基板の透明電極上などに形成される。
【００５１】
ブロック３１０において、最後のコンタクトが形成された後に、光起電力セルに対してアニール・プロセスが行われる。このアニールは、好ましくはデバイスの全体的性能を改善するように構成された温度および継続時間にて行われる。
【００５２】
ブロック３１２において、アニールは、約５分間から約１０分間に制御された継続時間を含む。ブロック３１４において、アニールは、摂氏約１５５度から摂氏約２５０度に制御された温度範囲を含む。
【００５３】
ブロック３１６において、アニールの前に光起電力セルがテストされることによって、動作性能の最大限の改善を提供するためにアニールに要求されるパラメータが定められてもよい。
【００５４】
ブロック３１８において、光起電力セルが最適化される。これは、ブロック３２０においてアニールに対するパラメータを選択するステップを含んでもよい。アニール・パラメータ（例、継続時間、温度など）は、光起電力セルの特徴に基づいて光起電力セルの性能を最適化するように選択される。光起電力セルの特徴は、材料、寸法、形成に用いられるプロセスなどを含んでもよい。たとえば、コンタクトに隣接して欠陥低減ゾーンが作製されることを確実にするために、厚さ、材料、層の数などが考慮されるべきである。欠陥低減ゾーンは、アニールが欠陥を直して金属対半導体の抵抗を低減するための十分なエネルギを必要とする。光起電力スタックに対する損傷なしにより良好な導電性が達成されることを確実にするために、その熱エネルギは制限された継続時間の間だけ十分に進入する必要がある。このことは、デバイスに対する熱伝導性の実験もしくは計算またはその両方を含み得る。
【００５５】
ブロック３２２において、必要に応じて処理が続けられる。たとえば、単数または複数の背部反射体が形成されてもよい。その他の構造および層も想定される。
【００５６】
安価なＰＥＣＶＤによって製作される高効率ソーラ・セルに対する好ましい実施形態（限定ではなく例示であることが意図される）について説明したが、上記の教示を考慮して、当業者によって修正および変更が行われ得ることを注記する。したがって、開示される特定の実施形態において、添付の請求項によって概説されるとおりの本発明の範囲内にある変更が行われてもよいことが理解されるべきである。特許法により要求される詳細および具体性を伴い、こうして記載された本発明の局面をもって、特許証により保護されることが請求および所望される事柄は添付の請求項に示される。
【図１】
2015531992.tif 000004
【図２】
2015531992.tif 000005
【図３】
2015531992.tif 000006
【国際調査報告】
2015531992.tif 000007