(57)【要約】一態様は電力供給システムを含む。誤差増幅器は、基準電圧に対する出力電圧に関連付けられるフィードバックに基づいて誤差電圧を生成する。ＰＷＭ発生器は誤差電圧に基づいてＰＷＭ信号を生成する。電力段はＰＷＭ信号に基づいて出力電圧を生成する。電力段は、出力電流の大きさに関連付けられる温度補償センス電流を生成するトランスコンダクタンス増幅器を含む。出力電圧調整回路は、少なくとも１つのデジタル信号に基づいて出力電圧の所望の大きさを設定して、基準電圧およびフィードバック電圧を調整する。発振器システムは、クロック信号に基づいてコンデンサを繰返し充放電することに基づいてクロック信号を生成し、比較器は、コンデンサ電圧と、クロック信号の状態に基づいて変化する大きさを有する第２電圧とを比較する。
2015525059.tif 000002
【特許請求の範囲】
【請求項１】
電力供給システムであって、
基準電圧に対する電力供給システムの出力電圧に関連付けられるフィードバック電圧に基づいて誤差電圧を生成するように構成された誤差増幅器システムと、
前記誤差電圧に基づいてＰＷＭ信号を生成するように構成されたパルス幅変調（ＰＷＭ）発生器と、
前記ＰＷＭ信号に基づいて前記出力電圧を生成するように構成された電力段と、
第１のデジタル信号および第２のデジタル信号に応答して前記出力電圧の所望の大きさを設定するように構成された出力電圧調整回路とを備え、前記第１のデジタル信号が前記基準電圧の大きさを設定するように構成され、前記第２のデジタル信号が前記フィードバック電圧の大きさを調整するように構成されている、電力供給システム。
【請求項２】
前記出力電圧調整回路は、前記第１のデジタル信号に応答して前記基準電圧を生成するように構成された第１のデジタルアナログ変換器（ＤＡＣ）と、前記第２のデジタル信号に応答して微調整電圧を生成するように構成された第２のＤＡＣとを含み、前記フィードバック電圧は、前記微調整電圧および前記出力電圧に基づく大きさを有する、請求項１に記載のシステム。
【請求項３】
前記電力段は、前記フィードバック電圧を生成するように構成された分圧器を含み、前記分圧器は、少なくとも１つの可変抵抗器を含み、前記少なくとも１つの可変抵抗器の抵抗の大きさは、前記フィードバック電圧の大きさを調整するように前記第２のデジタル信号に基づいて設定される、請求項１に記載のシステム。
【請求項４】
前記分圧器は、
前記フィードバック電圧に関連付けられるフィードバックノードに接続された固定抵抗器と、
前記フィードバックノードと前記出力電圧に関連付けられる出力ノードとを相互接続する可変抵抗器であって、可変抵抗器の抵抗の大きさは、前記フィードバック電圧の大きさを調整するように前記第２のデジタル信号に基づいて設定される、前記可変抵抗器と
を含む、請求項３に記載のシステム。
【請求項５】
クロックノードにおいてクロック信号を生成するように構成された発振器システムをさらに備え、ＰＷＭ発生器は、前記誤差電圧および前記クロック信号に基づいて前記ＰＷＭ信号を生成するように構成されている、請求項１に記載のシステム。
【請求項６】
前記発振器システムは、
前記クロック信号の状態に基づいて繰返し充放電するように構成されたコンデンサと、
第１比較器ノードにおける前記コンデンサに関連付けられる第１電圧と、第２比較器ノードにおける第２電圧であって、前記クロック信号の状態に基づいて変化する大きさを有する第２電圧とを比較するように構成された比較器と
を含む、請求項５に記載のシステム。
【請求項７】
前記発振器システムはさらに、
前記クロックノードと前記第１比較器ノードとを相互接続するフィードバック回路素子であって、前記クロック信号が論理ロー状態にある間に前記コンデンサを実質的に放電するための第１放電電流経路として構成され、前記クロック信号が論理ハイ状態にある間に前記コンデンサを実質的に充電するための充電電流経路として構成される前記フィードバック回路素子と、
前記クロック信号が論理ロー状態である間に作動して、前記クロック信号が論理ロー状態である間に前記第１放電電流経路と並行して前記コンデンサを実質的に放電するための第２放電電流経路を供給するように構成されたトランジスタと
を含む、請求項６に記載のシステム。
【請求項８】
前記発振器システムはさらに、前記クロックノードと前記第２比較器ノードとを相互接続するフィードバック回路素子を含み、前記第２電圧は前記クロック信号が論理ハイ状態である間は第１の大きさを有し、前記クロック信号が論理ロー状態である間は第２の大きさを有し、前記第１の大きさは前記第２の大きさより大きい、請求項６に記載のシステム。
【請求項９】
ＰＷＭ発生器は、前記誤差電圧およびランプ信号に基づいて前記ＰＷＭ信号を生成するように構成され、前記電力段は、前記電力段に関連付けられる出力電流の大きさに関連付けられる温度補償センス電流を生成するように構成されたトランスコンダクタンス増幅器を含み、前記ランプ信号は前記温度補償センス電流に基づいて生成される、請求項１に記載のシステム。
【請求項１０】
クロック信号を生成するように構成された発振器システムをさらに備え、前記ランプ信号は、温度補償電流および前記クロック信号に関連付けられるランプ電流に基づいて生成される、請求項９に記載のシステム。
【請求項１１】
請求項１に記載の電力供給システムを備えた集積回路（ＩＣ）であって、アナログ電力供給制御装置のための後方互換性部品として構成されたＩＣ。
【請求項１２】
電力供給システムであって、
クロックノードにおいてクロック信号を生成するように構成された発振器システムであって、
前記クロック信号の状態に基づいて繰返し充放電するように構成されたコンデンサと、
第１比較器ノードにおける前記コンデンサに関連付けられる第１電圧と、第２比較器ノードにおける第２電圧であって、前記クロック信号の状態に基づいて変化する大きさを有する第２電圧とを比較するように構成された比較器と
を含む前記発振器システムと、
誤差電圧および前記クロック信号に基づいてＰＷＭ信号を生成するように構成されたパルス幅変調（ＰＷＭ）発生器と、
前記ＰＷＭ信号に基づいて出力電圧を生成するように構成された電力段と
を備えた電力供給システム。
【請求項１３】
前記発振器システムはさらに、
前記クロックノードと前記第１比較器ノードとを相互接続するフィードバック回路素子であって、前記クロック信号が論理ロー状態にある間に前記コンデンサを実質的に放電するための第１放電電流経路として構成され、前記クロック信号が論理ハイ状態にある間に前記コンデンサを実質的に充電するための充電電流経路として構成されるフィードバック回路素子と、
前記クロック信号が論理ロー状態である間に作動して、前記クロック信号が論理ロー状態である間に前記第１放電電流経路と並行して前記コンデンサを実質的に放電するための第２放電電流経路を供給するように構成されたトランジスタと
を含む、請求項１２に記載のシステム。
【請求項１４】
前記発振器システムはさらに、前記クロックノードと前記第２比較器ノードとを相互接続するフィードバック回路素子を含み、前記第２電圧は前記クロック信号が論理ハイ状態である間は第１の大きさを有し、前記クロック信号が論理ロー状態である間は第２の大きさを有し、前記第１の大きさは前記第２の大きさより大きい、請求項１２に記載のシステム。
【請求項１５】
請求項１２に記載の発振器システムを少なくとも備えた集積回路（ＩＣ）であって、前記コンデンサはＩＣに対し外部に構成され、前記クロック信号の周波数は抵抗性回路素子無しで前記コンデンサの容量に基づいて調整可能である、ＩＣ。
【請求項１６】
前記ＩＣはアナログ電力供給制御装置のための後方互換性部品として構成されている、請求項１５に記載のＩＣ。
【請求項１７】
前記誤差電圧は前記出力電圧に関連付けられるフィードバック電圧に基づいて生成され、システムはさらに、少なくとも１つのデジタル信号に応答して前記出力電圧の所望の大きさを設定するように構成された出力電圧調整回路を備え、前記少なくとも１つのデジタル信号は基準電圧の大きさを設定し、かつ前記フィードバック電圧の大きさを調整するように構成されている、請求項１２に記載のシステム。
【請求項１８】
前記出力電圧調整回路は、前記基準電圧を生成するように構成された第１のデジタルアナログ変換器（ＤＡＣ）と、微調整電圧を生成するように構成された第２のＤＡＣとを含み、前記フィードバック電圧は前記微調整電圧および前記出力電圧に基づく大きさを有する、請求項１７に記載のシステム。
【請求項１９】
前記電力段は前記フィードバック電圧を生成するように構成された分圧器を含み、前記分圧器は少なくとも１つの可変抵抗器を含み、前記少なくとも１つの可変抵抗器の抵抗の大きさは、前記フィードバック電圧の大きさを調整するために前記少なくとも１つのデジタル信号に基づいて設定される、請求項１７に記載のシステム。
【請求項２０】
ＰＷＭ発生器は、前記誤差電圧と、記温度補償電流と前記クロック信号に関連付けられたランプ電流とに基づいて生成されたランプ信号とに基づいてＰＷＭ信号を生成するように構成され、前記電力段は、前記電力段に関連付けられる出力電流の大きさに関連付けられる温度補償センス電流を生成するように構成されたトランスコンダクタンス増幅器を含む、請求項１２に記載のシステム。
【請求項２１】
電力供給システムであって、
基準電圧に対する電力供給システムのフィードバック電圧に基づいて誤差電圧を生成するように構成された誤差増幅器システムと、
前記誤差電圧およびランプ信号に基づいてＰＷＭ信号を生成するように構成された比較器を含むパルス幅変調（ＰＷＭ）発生器と、
前記ＰＷＭ信号に基づいて出力電圧を生成するように構成された電力段であって、電力段は、前記電力段に関連付けられる出力電流の大きさに関連付けられる温度補償センス電流を生成するように構成されたトランスコンダクタンス増幅器を含み、前記ランプ信号は前記温度補償センス電流に基づいて生成される、前記電力段と
を備える電力供給システム。
【請求項２２】
前記電力段はさらに、前記トランスコンダクタンス増幅器の出力と低電圧レールとを相互接続する利得抵抗器を含み、前記利得抵抗器は前記電力段に関連付けられる電流センスレベルを設定するように構成される、請求項２１に記載のシステム。
【請求項２３】
前記電力段は、
スイッチングノードと出力ノードとの間に直列に接続されたインダクタおよび第１抵抗器と、
前記スイッチングノードと中間ノードとを相互接続する第２抵抗器と、
前記中間ノードと前記出力ノードとを相互接続するコンデンサと
を含む、請求項２１に記載のシステム。
【請求項２４】
前記トランスコンダクタンス増幅器は、前記中間ノードに接続された第１入力と、前記出力ノードに接続された第２入力とを含み、前記トランスコンダクタンス増幅器は前記コンデンサの電圧を監視するように構成された、請求項２３に記載のシステム。
【請求項２５】
クロック信号を生成するように構成された発振器システムをさらに備え、前記ランプ信号は温度補償電流および前記クロック信号に関連付けられるランプ電流に基づいて生成される、請求項２１に記載のシステム。
【請求項２６】
前記発振器システムは、
前記クロック信号の状態に基づいて繰返し充放電するように構成されたコンデンサと、
第１比較器ノードにおける前記コンデンサに関連付けられる第１電圧と、第２比較器ノードにおける第２電圧であって、前記クロック信号の状態に基づいて変化する大きさを有する第２電圧とを比較するように構成された比較器と
を含む、請求項２５に記載のシステム。
【請求項２７】
前記発振器システムはさらに、
クロックノードと前記第１比較器ノードとを相互接続するフィードバック回路素子であって、前記クロック信号が論理ロー状態にある間に前記コンデンサを実質的に放電するための第１放電電流経路として構成され、前記クロック信号が論理ハイ状態にある間に前記コンデンサを実質的に充電するための充電電流経路として構成されるフィードバック回路素子と、
前記クロック信号が論理ロー状態である間に作動して、前記クロック信号が論理ロー状態である間に前記第１放電電流経路と並行して前記コンデンサを実質的に放電するための第２放電電流経路を供給するように構成されたトランジスタと
を含む、請求項２６に記載のシステム。
【請求項２８】
前記発振器システムはさらに、クロックノードと前記第２比較器ノードとを相互接続するフィードバック回路素子を含み、前記第２電圧は前記クロック信号が論理ハイ状態である間は第１の大きさを有し、前記クロック信号が論理ロー状態である間は第２の大きさを有し、前記第１の大きさは前記第２の大きさより大きい、請求項２６に記載のシステム。
【請求項２９】
少なくとも１つのデジタル信号に応答して前記出力電圧の所望の大きさを設定するように構成された出力電圧調整回路をさらに備え、前記少なくとも１つのデジタル信号は前記基準電圧の大きさを設定し、かつ前記フィードバック電圧の大きさを調整するように構成されている、請求項２１に記載のシステム。
【請求項３０】
前記出力電圧調整回路は、前記基準電圧を生成するように構成された第１のデジタルアナログ変換器（ＤＡＣ）と、微調整電圧を生成するように構成された第２のＤＡＣとを含み、前記フィードバック電圧は前記微調整電圧および前記出力電圧に基づく大きさを有する、請求項２９に記載のシステム。
【請求項３１】
前記電力段は前記フィードバック電圧を生成するように構成された分圧器を含み、前記分圧器は少なくとも１つの可変抵抗器を含み、前記少なくとも１つの可変抵抗器の抵抗の大きさは、前記フィードバック電圧の大きさを調整するために前記少なくとも１つのデジタル信号に基づいて設定される、請求項２９に記載のシステム。
【請求項３２】
発振器システムによりクロック信号を生成する方法であって、
前記クロック信号が論理ハイ状態である間に、第１比較ノードと、前記クロック信号に関連付けられるクロックノードとを相互接続する第１電流経路を介して、充電電流を供給するステップと、
前記充電電流を介してコンデンサを充電して前記第１比較ノードに第１比較電圧を生成するステップと、
前記第１比較電圧が第２比較電圧より高いことに応答して、前記クロック信号を論理ロー状態に設定するステップと、
前記クロック信号の論理ロー状態に応答して放電スイッチを作動させて第２電流経路を供給するステップと、
前記クロック信号が論理ロー状態である間に前記第１電流経路および前記第２電流経路を介してコンデンサを放電するステップと、
前記第２比較電圧が前記第１比較電圧より高いことに応答して、前記クロック信号を前記論理ハイ状態に設定し、前記放電スイッチを作動停止するステップと
を含む方法。
【請求項３３】
前記クロック信号が論理ロー状態に設定されたことに応答して前記第２比較ノードと前記クロックノードとを相互接続するフィードバック電流経路を介して前記第２比較電圧を低下させるステップと、
前記クロック信号が論理ハイ状態に設定されたことに応答して前記フィードバック電流経路を介して前記第２比較電圧を上昇させるステップと、
をさらに含む、請求項３０に記載の方法。
【請求項３４】
前記発振器システムは集積回路（ＩＣ）の少なくとも一部分として構成され、前記方法はさらに、ＩＣに対する外部コンデンサとしてコンデンサを供給することを含み、前記クロック信号の周波数は抵抗性回路素子無しで前記コンデンサの容量に基づいて調整可能である、請求項３２に記載の方法。
【請求項３５】
請求項３２に記載の方法を具体化してクロック信号に基づいて出力電圧を生成するように構成された電力供給システム。
【請求項３６】
電力供給システムにより出力電圧を生成する方法であって、
少なくとも１つのデジタル信号の値に基づいて基準電圧の大きさを設定するステップと、
少なくとも１つのデジタル信号に基づいて、前記出力電圧に関連付けられるフィードバック電圧のスケールファクタを調整するステップと、
前記基準電圧に対する前記出力電圧に関連付けられる前記フィードバック電圧の大きさに基づいて誤差電圧を生成するステップと、
前記誤差電圧およびクロック信号に基づいてパルス幅変調（ＰＷＭ）信号を生成するステップと、
ＰＷＭ信号に基づいて少なくとも１つのスイッチを制御して前記出力電圧を生成するステップと
を含む方法。
【請求項３７】
前記基準電圧の大きさを設定するステップは、前記基準電圧を生成するように構成されたデジタルアナログ変換器（ＤＡＣ）に少なくとも１つのデジタル信号を供給することに基づいて、前記基準電圧の大きさを設定することを含む、請求項３６に記載の方法。
【請求項３８】
前記フィードバック電圧のスケールファクタを調整するステップは、
デジタルアナログ変換器（ＤＡＣ）に少なくとも１つのデジタル信号を供給して微調整電圧を生成すること、
前記電力供給システムに関連付けられる出力ノードに接続された分圧器に関連付けられる少なくとも１つの可変抵抗器を調整することを含み、前記分圧器は、前記フィードバック電圧を生成するように構成されている、請求項３６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に電子回路に関し、特に電力供給システムおよび方法に関する。
【背景技術】
【０００２】
電力変換および調整回路の動作効率の改善に対する需要が高まっている。この種の調整回路の１つは、スイッチングレギュレータまたはスイッチング電源として知られている。スイッチング電源は、負荷に接続された１つまたは複数のトランジスタスイッチの「オン」および「オフ」のデューティ比を制御することによって、負荷への電力量を制御する。１つまたは複数のトランジスタスイッチの「オン」および「オフ」時間を制御するこのような方法の１つは、１つまたは複数のトランジスタスイッチの「オン」および「オフ」時間がＰＷＭ信号の相対的パルス幅によって決定されるようにパルス幅変調（ＰＷＭ：ｐｕｌｓｅ−ｗｉｄｔｈ−ｍｏｄｕｌａｔｅｄ）信号を生成することである。スイッチング電源は、調整された出力を供給するための効率的な機構として具体化されてきた。今日、様々な種類のスイッチング電源がある。これに加えて、複数の電源を共に組み込んで、例えば、各種の負荷に対して負荷点（ＰＯＬ：ｐｏｉｎｔ−ｏｆ−ｌｏａｄ）電力を供給するか、または出力電圧の生成の際に冗長性をもたせることができる。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明の一態様は電力供給システムを含む。システムは、基準電圧に対する電力供給システムの出力電圧に関連付けられるフィードバック電圧に基づいて誤差電圧を生成するように構成された誤差増幅器システムを含む。システムはまた、誤差電圧に基づいてＰＷＭ信号を生成するように構成されたパルス幅変調（ＰＷＭ）発生器をも含む。システムはまた、ＰＷＭ信号に基づいて出力電圧を生成するように構成された電力段をも含む。システムはさらに、少なくとも１つのデジタル信号に応答して出力電圧の所望の大きさを設定するように構成された出力電圧調整回路を含む。少なくとも１つのデジタル信号は、基準電圧の大きさを設定し、かつフィードバック電圧の大きさを調整するように構成される。
【０００４】
本発明の別の実施形態は電力供給システムを含む。システムは、クロックノードにおいてクロック信号を生成するように構成された発振器システムを含む。発振器システムは、クロック信号の状態に基づいて繰返し充放電するように構成されたコンデンサと、コンデンサに関連付けられる第１比較器ノードの第１電圧と第２比較器ノードの第２電圧とを比較するように構成された比較器とを含む。第２電圧は、クロック信号の状態に基づいて変化する大きさを有する。システムはまた、誤差電圧およびクロック信号に基づいてＰＷＭ信号を生成するように構成されたＰＷＭ発生器をも含む。システムはさらに、ＰＷＭ信号に基づいて出力電圧を生成するように構成された電力段を含む。
【０００５】
本発明の別の実施形態は電力供給システムを含む。システムは、基準電圧に対する電力供給システムのフィードバック電圧に基づいて誤差電圧を生成するように構成された誤差増幅器システムを含む。システムはまた、誤差電圧およびランプ信号に基づいてＰＷＭ信号を生成するように構成された比較器を備えたＰＷＭ発生器をも含む。システムはさらに、ＰＷＭ信号に基づいて出力電圧を生成するように構成された電力段を含み、電力段は、電力段に関連付けられる出力電流の大きさに関連付けられる温度補償センス電流を生成するように構成されたトランスコンダクタンス増幅器を備える。ランプ信号は温度補償センス電流に基づいて生成される。
【０００６】
本発明の別の実施形態は、発振器システムによりクロック信号を生成する方法を含む。方法は、クロック信号が論理ハイ状態である間に第１比較ノードとクロック信号に関連付けられるクロックノードとを相互接続する第１電流経路を介して充電電流を供給するステップと、充電電流を介してコンデンサを充電して第１比較ノードに第１比較電圧を生成するステップとを含む。方法はまた、第２比較電圧より高い第１比較電圧に応答してクロック信号を論理ロー状態に設定するステップと、クロック信号の論理ロー状態に応答して放電スイッチを作動させて第２電流経路を供給するステップとを含む。方法はさらに、クロック信号が論理ロー状態である間に第１電流経路および第２電流経路を介してコンデンサを放電するステップと、クロック信号を論理ハイ状態に設定するステップと、第１比較電圧より高い第２比較電圧に応答して放電スイッチを解除するステップとを含む。
【０００７】
本発明の別の実施形態は、電力供給システムにより出力電圧を生成する方法を含む。方法は、少なくとも１つのデジタル信号の値に基づいて基準電圧の大きさを設定するステップと、少なくとも１つのデジタル信号に基づいて出力電圧に関連付けられるフィードバック電圧のスケールファクタを調整するステップと、基準電圧に対する出力電圧に関連付けられるフィードバック電圧の大きさに基づいて誤差電圧を生成するステップとを含む。方法はさらに、誤差電圧およびクロック信号に基づいてＰＷＭ信号を生成するステップと、ＰＷＭ信号に基づいて少なくとも１つのスイッチを制御して出力電圧を生成するステップとを含む。
【図面の簡単な説明】
【０００８】
【図１】本発明の一態様に係る電力供給システムの例を示す。
【図２】本発明の一態様に係る発振器システムの例を示す。
【図３】本発明の一態様に係るタイミング図の例を示す。
【図４】本発明の一態様に係る電気供給回路の例を示す。
【図５】本発明の一態様に係る電力段の例を示す。
【図６】本発明の一態様に係る発振器システムを介してクロック信号を生成する方法の例を示す。
【図７】本発明の一態様に係る電力供給システムを介して出力電圧を生成する方法の例を示す。
【発明を実施するための形態】
【０００９】
本発明は一般的に電子回路に関し、特に電力供給システムおよび方法に関する。電力供給システムは、基準電圧に対する出力電圧に関連付けられるフィードバック電圧の大きさに基づいて誤差電圧を生成する誤差増幅器システムを含む。電力供給システムはまた、誤差電圧および発振器システムによって生成されるクロック信号に基づいて、ＰＷＭ信号を生成するパルス幅変調（ＰＷＭ）発生器をも含む。システムはさらに、ＰＷＭ信号に基づいて出力電圧を生成する電力段を含む。例として、電力段は、ＰＷＭ信号のデューティサイクルに基づいて制御されて、インダクタに流れる出力電流を生成する少なくとも１つのスイッチを含み、その出力電流に基づいて出力電圧が生成される。
【００１０】
例として、電力段は、出力電流の大きさに関連付けられる温度補償センス電流を生成するように構成されたトランスコンダクタンス増幅器を含む。温度補償センス電流は、クロック信号に基づいて生成されるランプ電圧と合成されて、ランプ信号が生成される。ＰＷＭ信号は、ランプ信号と誤差電圧との比較に基づいて生成される。本明細書に記載する場合、用語「温度補償」は、温度変化に対し実質的に感応しないセンス電流の大きさを指し、温度補償センス電流は、温度変化とは実質的に無関係に出力電流の大きさの指標を与える。
【００１１】
別の例として、システムはまた、少なくとも１つのデジタル信号に応答して出力電圧の所望の大きさを設定して、基準電圧およびフィードバック電圧の大きさを調整するように構成された出力電圧調整回路を含む。例えば、少なくとも１つのデジタル信号は、第１のデジタルアナログ変換器（ＤＡＣ）に供給される第１のデジタル信号を含み、ＤＡＣは、第１のデジタル信号の値に基づいて基準電圧を生成するように構成されている。少なくとも１つのデジタル信号は、第２のＤＡＣに供給される第２のデジタル信号をも含み、第２のＤＡＣは、第２のデジタル信号の値に基づいて微調整電圧を生成するように構成されている。電力段は、フィードバック電圧を生成するように構成された分圧器を含み、かつ少なくとも１つの可変抵抗器を含む。微調整電圧は少なくとも１つの可変抵抗器に供給され、出力電圧に対するフィードバック電圧のスケールファクタ（すなわち比例性）を調整することによってフィードバック電圧の大きさが調整される。
【００１２】
システムはさらに、クロック信号に基づいてコンデンサを繰返し充放電することに基づいてクロック信号を生成する発振器システムを含む。発振器システムはまた、コンデンサ電圧と、クロック信号の状態に基づいて変化する大きさを有する第２電圧とを比較する比較器をも含む。コンデンサは、クロック信号が生成されるクロックノードと第１比較ノードとを相互接続する第１電流経路を介して充電される。コンデンサは、論理ロー状態のクロック信号で作動するスイッチを介して放電される。従って、コンデンサは、第１電流経路と、クロック信号が論理ハイ状態である間にスイッチを介して提供される第２電流経路との両方を介して放電される。
【００１３】
図１は、本発明の一態様に係る電力供給システム１０の実施形態を示す。電力供給システム１０は、携帯型民生機器、工業用、または衛星観測機器または制御システムの部品のような極端な温度用途向けなど、種々の用途の何れにおいても具体化することができる。例えば、電力供給システム１０は、オンボードアナログ負荷点（ＰＯＬ）電力供給制御装置に取って代ることのできる集積回路（ＩＣ）として具体化されるなど、既存のアナログ制御電力供給システム設計のための後方互換性部品として具体化することができる。電力供給システム１０は出力電圧ＶＯＵＴを生成するように構成される。例として、電力供給システム１０は、内容全体を参照によって本明細書に援用する同時係属出願（代理人整理番号ＮＧ（ＳＴ）０２０７２６ＵＳ  ＰＲＩ）に記載されるような、複数の電源の１つとすることができる。
【００１４】
電源１０は、発振器システム１２、誤差増幅器システム１４、パルス幅変調（ＰＷＭ）発生器１６、および電力段１８を含む。発振器システム１２は、予め定められた周波数を有するデジタルパルスとすることのできるクロック信号ＣＬＫを生成するように構成される。誤差増幅器システム１４は、基準電圧ＶＲＥＦに基づいて誤差電圧ＶＥＲＲを生成するように構成される。誤差増幅器システム１４は、基準電圧ＶＲＥＦと、電力段１８から供給される出力電圧ＶＯＵＴに関連付けられるフィードバック電圧ＶＦＢとの間の差に基づいて、誤差電圧ＶＥＲＲを生成するように構成される。図１の例では、電力段１８は、例えば１より小さいスケールファクタで出力電圧ＶＯＵＴに比例する大きさを有するフィードバック電圧ＶＦＢを生成するように構成された分圧器２０を含む。従って、誤差電圧ＶＥＲＲは、出力電圧ＶＯＵＴと出力電圧ＶＯＵＴの所望の大きさとの間の差に対応する大きさを有する。
【００１５】
クロック信号ＣＬＫおよび誤差電圧ＶＥＲＲは各々、ＰＷＭ発生器１６に供給される。ＰＷＭ発生器１６は、クロック信号ＣＬＫおよび誤差電圧ＶＥＲＲに基づいてスイッチング信号ＰＷＭを生成する。例えば、ＰＷＭ発生器１６は、誤差電圧ＶＥＲＲと、クロック信号ＣＬＫに関連付けられるランプ信号とを比較して、誤差電圧ＶＥＲＲの大きさに比例するデューティサイクルを有するスイッチング信号ＰＷＭを生成する比較器を含む。スイッチング信号ＰＷＭは、電力段１８に供給され、スイッチング信号ＰＷＭのデューティサイクルに基づいて１つまたは複数のスイッチが制御されて、出力電圧ＶＯＵＴが生成される。出力電圧ＶＯＵＴによって、関連するコンピュータシステム内の種々のデバイスのいずれかを含む負荷に電力が供給される。
【００１６】
図１の例では、電力供給システム１０は、出力電圧ＶＯＵＴの大きさを制御するように構成された出力電圧調整回路２２をも含む。出力電圧調整回路２２は第１のデジタルアナログ変換器（ＤＡＣ）２４および第２のＤＡＣ２６を備える。第１のＤＡＣ２４は、第１のデジタル信号ＤＩＧ＿ＣＲＳの値に応答して、基準電圧ＶＲＥＦを生成するように構成される。例えば、第１のデジタル信号ＤＩＧ＿ＣＲＳは、基準電圧ＶＲＥＦの近似の大きさに対応する値を有する多ビットデジタル信号とすることができるので、第１のデジタル信号ＤＩＧ＿ＣＲＳは、出力電圧ＶＯＵＴの大きさに対する粗調整に対応する。例えば、基準電圧ＶＲＥＦは、デジタル信号ＤＩＧ＿ＣＲＳの増分毎に実質的に広範囲の異なる大きさを持つことができるので、フィードバック電圧ＶＦＢと出力電圧ＶＯＵＴとの間のスケールファクタに基づいて、基準電圧ＶＲＥＦの各増分により、出力電圧ＶＯＵＴに対する影響が結果的に比較的大きなものとなる。
【００１７】
同様にして、第２のＤＡＣ２６は、第２のデジタル信号ＤＩＧ＿ＦＩＮの値に応答して微調整電圧ＶＦＩＮを生成するように構成される。図１の例では、微調整電圧ＶＦＩＮは電力段１８の分圧器２０に供給される。例として、分圧器２０は、少なくとも１つの可変抵抗器を含むことができるので、微調整電圧ＶＦＩＮが少なくとも１つの可変抵抗器に供給されて、少なくとも１つの可変抵抗器の抵抗値が設定される。例えば、第２のデジタル信号ＤＩＧ＿ＦＩＮは、フィードバック電圧ＶＦＢと出力電圧ＶＯＵＴとの間のスケールファクタの近似の大きさに対応する値を有する多ビットデジタル信号とすることができるので、第２のデジタル信号ＤＩＧ＿ＦＩＮは、出力電圧ＶＯＵＴの大きさに対する微調整に対応することができる。例えば、フィードバック電圧ＶＦＢは、分圧器２０の少なくとも１つの可変抵抗器の抵抗に対し比較的小さい影響を及ぼすことができるので、微調整電圧ＶＦＩＮの各増分は、出力電圧ＶＯＵＴに対する影響が結果的に比較的小さなものとなる。出力電圧調整回路２２は図１の例では、ＤＡＣ２４および２６を含むものとして示されているが、出力電圧調整回路２２は、その代わりに、出力電圧ＶＯＵＴの粗調整および微調整のために、それぞれ変換されるか、あるいは誤差増幅器システム１４および分圧器２０に直接渡される１つまたは複数のアナログ電圧信号を受け取ることができることを理解されたい。
【００１８】
図２は、本発明の一態様に係る発振器システム５０の例を示す。発振器システム５０は、図１の例における発振器システム１２に対応することができる。従って、図２の例の以下の説明では、図１の例を参照する。例として、発振器システム５０は集積回路（ＩＣ）に組み込むことができる。
【００１９】
発振器システム５０は、比較器５２の出力に対応するクロック信号ＣＬＫをクロックノード５４において生成するように構成された比較器５２を含む。クロック信号ＣＬＫは、比較器５２の反転入力および非反転入力の各々の電圧の相対的な大きさに基づくデジタルパルスに対応する。図２の例では、比較器５２は、非反転入力における第１比較電圧ＶＯＳＣ＋と反転入力における第２比較電圧ＶＯＳＣ−とを比較する。クロック信号ＣＬＫは、第２比較電圧ＶＯＳＣ−より高い第１比較電圧ＶＯＳＣ＋に応答して論理ハイ状態を有し、クロック信号ＣＬＫは、第１比較電圧ＶＯＳＣ＋より高い第２比較電圧ＶＯＳＣ−に応答して論理ロー状態を有する。
【００２０】
図２の例では、発振器システム５０は、種々のＤＣ電力電圧の大きさ（例えば１２ボルト）である入力電圧ＶＩＮによって給電される。入力電圧ＶＩＮは、入力電圧ＶＩＮと中間ノード５６とを相互接続する抵抗器Ｒ１と、中間ノード５６と図２の例では接地として示される低電圧レールとを相互接続する抵抗器Ｒ２とによって分圧される。抵抗器Ｒ３は中間ノード５６と比較器５２の非反転入力とを相互接続する。第１比較電圧ＶＯＳＣ＋は、クロック信号ＣＬＫの論理ハイ状態で、入力電圧ＶＩＮの大きさおよび抵抗器Ｒ１、Ｒ２、およびＲ３の抵抗に基づく大きさを有する。発振器システム５０はまた、クロックノード５４と比較器５２の非反転入力とを相互接続する抵抗器Ｒ４を含む第１フィードバック電流経路をも含む。従って、第２比較電圧ＶＯＳＣ−が第１比較電圧ＶＯＳＣ＋より高くなると、比較器５２の出力は、抵抗器Ｒ４を通る第１フィードバック電流経路を介して電流をクロックノード５４からシンクし、クロック信号ＣＬＫの論理ロー状態を維持するように構成される。従って、第１比較電圧ＶＯＳＣ＋の大きさは、クロック信号ＣＬＫが論理ロー状態である間に実質的に低下する。
【００２１】
発振器システム５０はまた、クロック信号ＣＬＫを反転させて信号ＣＬＫ´を生成するように構成されたインバータ５８をも含む。信号ＣＬＫ´は、図２の例ではＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）として示されたトランジスタＱ１のベースに抵抗器Ｒ５を介して供給され、トランジスタＱ１の作動を制御する。トランジスＱ１はエミッタで接地され、かつ比較器５２の反転入力とトランジスタＱ１のコレクタとを相互接続する抵抗器Ｒ６に結合される。加えて、発振器システム５０は、比較器５２の反転入力と接地とを相互接続するコンデンサＣＥＸＴ、およびクロックノード５４と比較器５２の反転入力とを相互接続する抵抗器Ｒ７を含む第２フィードバック電流経路を含む。さらに、発振器システム５０は、入力電圧ＶＩＮとクロックノード５４とを相互接続する抵抗器Ｒ８を含む。
【００２２】
図２の例では、比較器５２が論理ハイ状態のクロック信号ＣＬＫを供給するときに、第１比較電圧ＶＯＳＣ＋は、前述の通り、実質的に高い大きさを有する。さらに、信号ＣＬＫ´は論理ロー状態を有するので、トランジスタＱ１は作動を停止する。従って、クロック信号ＣＬＫが論理ハイ状態である間に、コンデンサＣＥＸＴは、入力電圧ＶＩＮから抵抗器Ｒ８を通る電流経路を介し、かつ抵抗器Ｒ７を通る第２フィードバック経路を介して充電される。その結果、コンデンサＣＥＸＴが充電される速度は、コンデンサＣＥＸＴの容量値のみならず、抵抗器Ｒ８およびＲ７の抵抗値にも依存する。コンデンサＣＥＸＴが充電されるにつれて、第２比較電圧ＶＯＳＣ−の大きさは増大し始める。
【００２３】
第２比較電圧ＶＯＳＣ−の大きさが第１比較電圧ＶＯＳＣ＋より高い大きさに増大すると、比較器５２はクロック信号ＣＬＫを論理ロー状態に切り替える。それに応答して、信号ＣＬＫ´はインバータ５８を介して論理ハイ状態に切り替わり、その切り替わりにより抵抗器Ｒ５を介してトランジスタＱ１が作動する。従って、コンデンサＣＥＸＴは２つの別個の電流経路を介して放電し始める。図２の例では、第１電流経路はコンデンサＣＥＸＴから抵抗器Ｒ６および作動トランジスタＱ１を介して接地までであり、第２電流経路はコンデンサＣＥＸＴから抵抗器Ｒ７を経由してクロックノード５４への第２フィードバック経路を介して比較器５２の出力までであり、比較器５２の出力は、前述の通り、クロック信号ＣＬＫが論理ロー状態である間に電流をシンクする。従って、コンデンサＣＥＸＴが放電する速度は、コンデンサＣＥＸＴの容量値のみならず、抵抗器Ｒ６およびＲ７の抵抗値にも依存する。コンデンサＣＥＸＴは２つの電流経路（例えば抵抗器Ｒ６およびＲ７）を介して放電するので、クロック信号ＣＬＫが論理ロー状態である間にコンデンサＣＥＸＴは、単一電流経路（例えば抵抗器Ｒ７）を介して放電する場合より急速に放電することができる。コンデンサＣＥＸＴの放電の結果、第２比較電圧ＶＯＳＣ−は低下し始める。前述の通り、第１比較電圧ＶＯＳＣ＋はクロック信号ＣＬＫが論理ロー状態である間に低下する。従って、第２比較電圧ＶＯＳＣ−の大きさが第１比較電圧ＶＯＳＣ＋より低い大きさまで低下すると、比較器５２はクロック信号ＣＬＫを論理ハイ状態に切り替える。
【００２４】
図３は、本発明の一態様に係るタイミング図１００の例を示す。タイミング図１００は、図２の例における発振器システム５０の動作に対応している。タイミング図１００は、クロック信号ＣＬＫ、信号ＣＬＫ´、第１比較電圧ＶＯＳＣ＋、および第２比較電圧ＶＯＳＣ−を含む。従って、図３の例の以下の説明では、図２の例を参照する。
【００２５】
時間Ｔ０で、クロック信号ＣＬＫは論理ハイ状態を有する。従って、信号ＣＬＫ´はインバータ５８を介して論理ロー状態を有し、論理ロー状態によりトランジスタＱ１が作動停止し、第１比較電圧ＶＯＳＣ＋は、図３の例に電圧Ｖ１として示される相対的により大きな大きさを有し、第２比較電圧ＶＯＳＣ−は、入力電圧ＶＩＮから抵抗器Ｒ８およびＲ７を介する単一の充電電流経路で充電されることに基づいて増加し始める。時間Ｔ１で、第２比較電圧ＶＯＳＣ−は、第１比較電圧ＶＯＳＣ＋より大きな（例えば電圧Ｖ１より大きな）大きさまで増大する。その増大に応答して、比較器５２はクロック信号を論理ロー状態に切り替える。従って、信号ＣＬＫ´はインバータ５８を介して論理ハイ状態に切り替わり、その切り替わりにより抵抗器Ｒ５を介してトランジスタＱ１が作動する。加えて、第１比較電圧ＶＯＳＣ＋は、抵抗器Ｒ４を通る第１フィードバック電流経路を介した比較器５２の出力への電流シンクに基づいて、図３の例で電圧Ｖ２として示される相対的により小さい大きさまで低下する。従って、抵抗器Ｒ６およびトランジスタＱ１を介する第１放電電流経路、および抵抗器Ｒ７を通る第２フィードバック電流経路を介する比較器５２の出力への第２放電電流経路によるコンデンサＣＥＸＴの放電に基づいて、第２比較電圧ＶＯＳＣ−は低下し始める。
【００２６】
コンデンサＣＥＸＴは単一の充電電流経路を介して充電され、かつ２つの別個の電流経路を介して放電されるので、コンデンサＣＥＸＴは充電より急速に放電される。従って、図３の例に示す通り、第２比較電圧ＶＯＳＣ−は低下する場合より実質的に遅い速度で増加する。その結果、クロック信号ＣＬＫは５０％より実質的に大きいデューティサイクルを有する。時間Ｔ２で、第２比較電圧ＶＯＳＣ−は第１比較電圧ＶＯＳＣ＋より小さな大きさまで低下する。その低下に応答して、比較器５２はクロック信号ＣＬＫを論理ハイ状態に切り替える。従って、第１比較電圧ＶＯＳＣ＋は実質的により高い大きさまで増大し、第２比較電圧ＶＯＳＣ−は、前述と同様の単一の電流経路を介するコンデンサＣＥＸＴの充電に基づいて緩慢に増加し始める。時間Ｔ３で、第２比較電圧ＶＯＳＣ−は再び第１比較電圧ＶＯＳＣ＋より大きな大きさまで増大する。この増大に応答して、比較器５２はクロック信号ＣＬＫを論理ロー状態に切り替える。従って、第１比較電圧ＶＯＳＣ＋は実質的により低い大きさまで低下し、第２比較電圧ＶＯＳＣ−は、前述と同様の２つの電流経路を介するコンデンサＣＥＸＴの放電に基づいて、より急速に低下し始める。
【００２７】
タイミング図１００は図３の例に限定されないことを理解されたい。例えば、タイミング図１００は、図３の例では理想的なタイミング図として示されており、クロック信号ＣＬＫ、信号ＣＬＫ´、第１比較電圧ＶＯＳＣ＋、および第２比較電圧ＶＯＳＣ−の大きさは直線状ではないことがあることを理解されたい。例として、タイミング図１００では、クロック信号ＣＬＫおよび信号ＣＬＫ´の各遷移時に電圧ＶＯＳＣ＋およびＶＯＳＣ−は等しいように示されているが、第２比較電圧ＶＯＳＣ−は、時間Ｔ１およびＴ３では第１比較電圧ＶＯＳＣ＋より少し高くてもよく、かつ時間Ｔ２では第１比較電圧ＶＯＳＣ−より少し低くてもよいことを理解されたい。加えて、クロック信号ＣＬＫおよび信号ＣＬＫ´のみならず、第１比較電圧ＶＯＳＣ＋の遷移も、図３の例に示すように実質的に瞬時ではなく、漸近的であってよく、かつ不感時間を含んでいてもよく、かつ相互に対してわずかな遅延を含んでいてもよい。
【００２８】
再び図３の例を参照しながら説明すると、前述の通り、発振器システム５０は、ＩＣの一部として、または完全にＩＣとして含まれるように構成することができる。従って、抵抗器Ｒ１ないしＲ８は発振器システム５０の回路設計に組み込むことができ、値を固定することができる。しかし、コンデンサＣＥＸＴを単一の電流経路で充電し、かつコンデンサＣＥＸＴを２つの電流経路で放電するという発振器システム５０の特性のため、かつ比較器５２は第２比較電圧ＶＯＳＣ−を第１比較電圧ＶＯＳＣ＋の動的な大きさと比較するため、発振器システム５０は、コンデンサＣＥＸＴの容量値のみに基づいて調整可能な周波数を有する。従って、コンデンサＣＥＸＴは、クロック信号ＣＬＫの周波数を所望の値に設定するために交換することのできる外部コンデンサとして構成することができる。換言すると、第２比較電圧ＶＯＳＣ−の増加および減少の速度は両方ともコンデンサＣＥＸＴの容量値に基づくので、外部コンデンサの充電電流の大きさを設定する外部抵抗器に基づく周波数同調をも具体化する典型的な発振器システムとは対照的に、クロック信号ＣＬＫの周波数は、コンデンサＣＥＸＴ以外の追加の回路部品無しで同調することができる。従って、発振器システム５０は、周波数を設定するために追加の回路部品を必要とする典型的な発振器システムとは対照的に、単一コンデンサによる周波数設定を具体化することができる。例えば、典型的な周波数同調の実装例は、外部抵抗および外部容量の積に基づく周波数同調、および外部容量に対する外部抵抗の比に基づく不感時間設定を利用している。従って、発振器システム５０は、単一のコンデンサ、外部コンデンサＣＥＸＴだけを含み、より単純かつ適応可能な実装例を利用して、より安価でありかつ占有空間が少なくなる。
【００２９】
図４は、本発明の一態様に係る電気供給回路１５０の例を示す。電気供給回路１５０は、誤差増幅器システム１５２およびＰＷＭ発生器１５４を含む。電気供給回路１５０は電力供給システム１０に対応し、誤差増幅器システム１５２は誤差増幅器システム１４に対応し、かつＰＷＭ発生器１５４は図１の例におけるＰＷＭ発生器１６に対応している。従って、図４の例の以下の説明では、図１の例を参照する。
【００３０】
誤差増幅器システム１５２は誤差増幅器１５６を含む。誤差増幅器１５６は、基準電圧ＶＲＥＦをフィードバック電圧ＶＦＢと比較し、かつ基準電圧ＶＲＥＦとフィードバック電圧ＶＦＢとの間の差に基づく大きさを有する誤差電圧ＶＥＲＲを供給するように構成される。例として、フィードバック電圧ＶＦＢは、電力供給システム１０の出力電圧ＶＯＵＴに比例する大きさを有する。誤差電圧ＶＥＲＲは、本明細書でさらに詳述するように、出力電圧ＶＯＵＴの大きさを予め定められた大きさに維持するために、基準電圧ＶＲＥＦとフィードバック電圧ＶＦＢとの間の差に基づく大きさを有する。加えて、誤差増幅器システム１５２は、例えば誤差電圧ＶＥＲＲのための低域フィルタとして働くような、誤差電圧ＶＥＲＲおよびフィードバック電圧ＶＦＢを相互接続する１つまたは複数の補償回路部品等の追加の回路部品を含むことができることを理解されたい。
【００３１】
図１の例で前述した通り、基準電圧ＶＲＥＦおよびフィードバック電圧ＶＦＢの大きさは、出力電圧ＶＯＵＴの粗調整および微調整のための少なくとも１つのデジタル信号に基づく。例えば、基準電圧ＶＲＥＦは、第１のデジタル信号ＤＩＧ＿ＣＲＳに基づいて、第１のＤＡＣ２４によって生成される。別の例として、フィードバック電圧ＶＦＢは、分圧器２０によって生成され、分圧器２０は、第２のデジタル信号ＤＩＧ＿ＦＩＮに基づいて第２のＤＡＣ２６によって生成される微調整電圧ＶＦＩＮに基づいて設定される抵抗を有する少なくとも可変抵抗器を含む。従って、誤差増幅器システム１５２は、基準電圧ＶＲＥＦと、フィードバック電圧ＶＦＢの粗設定および微設定との比較に基づいて、誤差電圧ＶＥＲＲを生成して、出力電圧ＶＯＵＴの実質的に望ましい大きさを維持する。
【００３２】
図４の例では接地として示される低電圧レールから抵抗器ＲＥＲＲによって分離されたＰＷＭ発生器５４における比較ノード１５８に誤差電圧ＶＥＲＲを供給することができる。ＰＷＭ発生器１５４は、誤差電圧ＶＥＲＲと図４の例では電圧ＶＣＭＰとして示されたランプ信号とを比較するように構成された比較器１６０を含む。図４の例では、ＰＷＭ発生器１５４は、クロック信号ＣＬＫに基づいてランプ電圧ＶＲＭＰを生成するように構成されたランプ発生器１６２を含む。ＰＷＭ発生器１５４はまた、本明細書でさらに詳しく後述するように、電力段１８の出力電流の大きさに対応するセンス電流ＩＳＮＳをも受け取る。従って、ランプ信号ＶＣＭＰは、抵抗器ＲＲＭＰのランプ電圧ＶＲＭＰの電流とセンス電流ＩＳＮＳ（すなわち抵抗器ＲＳＣＵＲを介する）との和である信号である。ＰＷＭ発生器１５４は、センス電流ＩＳＮＳに対する誤差電圧ＶＥＲＲの大きさに基づくデューティサイクルを有するデジタルスイッチング信号ＰＷＭを生成する。
【００３３】
図５は、本発明の一態様に係る電力段２００の例を示す。電力段２００は図１の例における電力段１８に対応している。従って、図５の例の以下の説明では、図１および図４の例を参照する。
【００３４】
電力段２００はゲートドライバ２０２を含む。ゲートドライバ２０２は、図４の例におけるＰＷＭ発生器１５４から供給されるようなスイッチング信号ＰＷＭに応答して、スイッチング信号ＳＷ１およびＳＷ２を生成するように構成される。スイッチング信号ＳＷ１およびＳＷ２は、それぞれのトランジスタＮ１およびＮ２に供給される。トランジスタＮ１は入力電圧ＶＩＮおよびスイッチングノード２０４を相互接続し、トランジスタＮ２はスイッチングノード２０４を図５の例では接地として示される低電圧レールと相互接続する。電力段２００はまた、スイッチングノード２０４と出力電圧ＶＯＵＴが供給される出力２０６とを共同で相互接続する抵抗器ＲＯＵＴと直列に接続されたインダクタＬＯＵＴをも含み、さらに、出力２０６と低電圧レールとを相互接続する出力コンデンサＣＯＵＴを含む。従って、図５の例における電力段２００は、トランジスタＮ１およびＮ２の交互スイッチングに基づいて出力電圧ＶＯＵＴを生成して、インダクタＬＯＵＴおよびコンデンサＣＯＵＴを介する出力電流ＩＯＵＴを生成するバックコンバータとして構成される。
【００３５】
さらに、電力段２００は、出力２０６および中間ノードを相互接続する可変抵抗器ＲＶＡＲと、中間ノードおよび接地を相互接続する固定抵抗器Ｒ９とを含む分圧器２０８を含む。分圧器２０８は、フィードバック電圧ＶＦＢが出力電圧ＶＯＵＴに比例する大きさを有するように、フィードバック電圧ＶＦＢを生成すべく構成される。フィードバック電圧ＶＦＢは、図１および図４のそれぞれの例における誤差増幅器システム１４または誤差増幅器システム１５２等の誤差増幅器システムに供給することができる。図５の例では、可変抵抗器ＲＶＡＲは、微調整電圧ＶＦＩＮに基づいて設定される抵抗の大きさを有し、微調整電圧ＶＦＩＮは、図１の例におけるデジタル信号ＤＩＧ＿ＦＩＮに基づいて第２のＤＡＣ２６によって生成される微調整電圧ＶＦＩＮとすることができる。従って、デジタル信号ＤＩＧ＿ＦＩＮは、出力電圧ＶＯＵＴに対するフィードバック電圧ＶＦＢの比例割合を変化させるように選択された値を有する。従って、微調整により所望の大きさの出力電圧ＶＯＵＴが得られるように、フィードバック電圧ＶＦＢの大きさは、デジタル信号ＤＩＧ＿ＦＩＮによって調整される。
【００３６】
電力段２００は、出力電流ＩＯＵＴを測定してセンス電流ＩＳＮＳを生成するように構成されたトランスコンダクタンス増幅器２１０をも含む。図５の例では、トランスコンダクタンス増幅器２１０は、コンデンサＣＳＮＳの両端に接続された１対の入力を有し、コンデンサＣＳＮＳは出力２０６とスイッチングノード２０４に接続された抵抗器Ｒ１０とに接続されている。従って、トランスコンダクタンス増幅器２１０は、コンデンサＣＳＮＳの電圧ＶＣの大きさに基づいて出力ノード２１２にセンス電流ＩＳＮＳを生成するように構成され、電圧ＶＣの大きさは出力電流ＩＯＵＴの大きさに対応する。センス電流ＩＳＮＳは、図４の例に示すように、ランプ信号ＶＣＭＰが電流ＩＯＵＴに基づく大きさを持つように、ランプ信号ＶＣＭＰを生成するためにＰＷＭ発生器１５４に供給することができる。
【００３７】
図５の例では、抵抗器ＲＧＡＩＮは、図５の例で接地として示される低電圧レールと出力ノード２１２とを相互接続する。従って、抵抗器ＲＧＡＩＮは、電力段２００の電流センスレベルを設定するために実装可能な抵抗値を有する接地基準抵抗器である。例として、出力２１２の電圧ＶＳＮＳは、次式による大きさを有する。
【００３８】
ＶＳＮＳ＝ＩＯＵＴ＊ＲＯＵＴ＊ＧＭ＊ＲＧＡＩＮ    式１
式中、ＧＭはトランスコンダクタンス増幅器２１０のトランスコンダクタンスの値である。
【００３９】
従って、電流センスレベル（すなわちセンス電圧ＶＳＮＳ）は単一の抵抗器、抵抗器ＲＧＡＩＮに基づいて設定することができる。さらに、抵抗器ＲＧＡＩＮは接地基準であるので、電力段２００のノイズ感度および精度は、典型的な電力段と比較して実質的に向上することができる。さらに、トランスコンダクタンス増幅器２１０から出力されるセンス電流ＩＳＮＳは、抵抗器ＲＧＡＩＮに適応的に流れるので、電力段２００のデジタル制御を自己適応可能かつ再構成可能に達成することができる。
【００４０】
トランスコンダクタンス増幅器２１０を実装することによって、出力電流ΙＯＵＴの大きさの測定値は、実質的に温度変化に影響されない。例えば、典型的な電力段は、電力段の出力電流を決定するためにセンス抵抗器の電圧の測定を具体化することができる。しかし、そのような構成は温度変化に基づく誤差を生じ易く、かつ電流の一部分がセンス抵抗器を流れることに基づく追加の電力損失を被ることがあり得る。電力段２００ではトランスコンダクタンス増幅器２１０を実装することによって、宇宙のような極限環境において電力供給システム１０の動作に関して出力電流の測定が温度補償されて、典型的な電力供給システムよりもより効果的に高精度の大きさの出力電圧ＶＯＵＴが生成される。
【００４１】
電力段２００を図５の例に限定することを意図するものではないことを理解されたい。例えば電力段２００はバックコンバータとして示されているが、電力段には、例えばブーストまたはバックブーストコンバータのような、他のタイプの電源を実装することができる。加えて、電力段２００はトランジスタのために２つのＮ型電界効果トランジスタ（ＦＥＴ）を実装することに限定されず、代わりに単一のスイッチ、Ｐ型スイッチ、またはそれらの組合せを使用することができる。従って、電力段１００は様々なやり方で構成することができる。
【００４２】
上述したこのような構造上および機能上の特徴に鑑みて、特定の方法は図６および図７を参照することにより、いっそうよく理解されるであろう。図示した動作は、他の実施形態では、異なる順序でかつ他の動作のうちの少なくとも一方と同時に行ってもよいことを理解されたい。さらに、図示した全ての特徴が方法を具体化するために必須というわけではない。
【００４３】
図６は、本発明の一態様に係る発振器システムを介して、クロック信号を生成する方法２５０の例を示す。２５２で、クロック信号が論理ハイ状態である間に第１比較ノードとクロック信号に関連付けられるクロックノードとを相互接続する第１電流経路を介して、充電電流が供給される。充電電流は、クロック信号が論理ハイ状態である間に供給することができる。第１比較ノードは比較器の入力に対応し、クロックノードは比較器の出力に対応する。２５４で、コンデンサは充電電流を介して充電され、第１比較ノードに第１比較電圧を生成する。第１比較電圧は、単一の電流経路を介するコンデンサの充電に基づいて、比較的緩慢に増大する。
【００４４】
２５６で、第１比較電圧が第２比較電圧より高くなることに応答して、クロック信号は論理ロー状態に設定される。第２比較電圧は、クロック信号が論理ハイ状態である間は第１の大きさを有し、クロック信号が論理ロー状態である間は第２の大きさを有し、第１の大きさは第２の大きさより大きくなり始める。２５８で、放電スイッチは論理ロー状態のクロック信号に応答して作動して、第２電流経路を供給する。放電スイッチは、クロック信号の反転状態を有する信号によって作動するトランジスタとすることができる。２６０で、コンデンサは、クロック信号が論理ロー状態である間に第１電流経路および第２電流経路を介して放電される。コンデンサを２つの放電電流経路に基づいて、充電より急速に放電することができ、従って結果的に、コンデンサの電圧の低下は、上昇するときより急速である。２６２で、クロック信号は論理ハイ状態に設定され、放電スイッチは、第２比較電圧が第１比較電圧より高くなることに応答して作動を停止する。発振器システムはこのようにして動作を繰り返す。
【００４５】
図７は、本発明の一態様に係る電力供給システムを介して出力電圧を生成する方法３００の例を示す。３０２で、基準電圧の大きさは少なくとも１つのデジタル信号の値に基づいて設定される。基準電圧はＤＡＣに基づいて設定され、出力電圧の所望の大きさに対応する。３０４で、出力電圧に関連付けられるフィードバック電圧のスケールファクタは、少なくとも１つのデジタル信号に基づいて調整される。ＤＡＣを介して微調整電圧を生成し、出力電圧に基づいてフィードバック電圧を生成する分圧器における少なくとも１つの可変抵抗器の抵抗を微調整電圧を用いて調整することに基づいて、フィードバック電圧のスケールファクタを調整することができる。このようにして、基準電圧を調整して、出力電圧の大きさの粗調整を達成することができ、かつフィードバック電圧を調整して、出力電圧の大きさの微調整を達成することができる。
【００４６】
３０６で、基準電圧に対する出力電圧に関連付けられるフィードバック電圧の大きさに基づいて、誤差電圧が生成される。誤差電圧は、誤差増幅器を介して生成される。３０８で、誤差電圧およびクロック信号に基づいてＰＷＭ信号が生成される。クロック信号は、図２、図３、および図６の例に記載された発振器システムのような発振器システムによって、生成される。ＰＷＭ信号は、誤差電圧をクロック信号に基づいて生成されるランプ信号と比較することによって生成される。３１０で、少なくとも１つのスイッチがＰＷＭ信号に基づいて制御されて、出力電圧が生成される。電力段の出力電圧を生成するために、スイッチの制御は、バックコンバータなどにおけるＰＷＭ信号のデューティサイクルに基づくものとすることができる。電力段は、温度補償されたランプ信号の生成に関して出力電流の大きさを測定するトランスコンダクタンス増幅器を含むことができる。
【００４７】
上述したことは本発明の例である。言うまでもなく、本発明を説明するために構成要素または方法の考えられるあらゆる組合せを記載することは不可能であるが、本発明の多くのさらなる組合せおよび変形が可能であることを当業者は認識されるであろう。従って、本発明は、添付する特許請求の範囲を含めて本願の範囲に該当する全てのそのような変形例、変更例、変化例を包含するつもりである。
【図１】
2015525059.tif 000003
【図２】
2015525059.tif 000004
【図３】
2015525059.tif 000005
【図４】
2015525059.tif 000006
【図５】
2015525059.tif 000007
【図６】
2015525059.tif 000008
【図７】
2015525059.tif 000009
【国際調査報告】
2015525059.tif 000010
2015525059.tif 000011
2015525059.tif 000012
2015525059.tif 000013