(57)【要約】  本発明は、薄膜トランジスタ、該薄膜トランジスタを製造するためのマスク、アレイ基板及び表示装置を提供する。該薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、該薄膜トランジスタのチャネルは、曲折部（Ｂ）と、曲折部（Ｂ）の両側に位置する延伸部（Ａ）とを有し、且つ曲折部（Ｂ）のチャネル幅は延伸部（Ａ）のチャネル幅よりも広い。
2015514321.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタであって、前記薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、前記薄膜トランジスタのチャネルは、曲折部と、前記曲折部の両側に位置する延伸部とを有し、且つ前記曲折部のチャネル幅は、前記延伸部のチャネル幅よりも広いことを特徴とする薄膜トランジスタ。
【請求項２】
前記薄膜トランジスタは、ソース電極及びドレイン電極をさらに備え、前記チャネルは、前記ソース電極と前記ドレイン電極との間に位置し、且つ前記曲折部では、前記ソース電極は、ドレイン電極方向とは逆方向へ凹むように形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記薄膜トランジスタは、ソース電極及びドレイン電極をさらに備え、前記チャネルは、前記ソース電極と前記ドレイン電極との間に位置し、且つ前記曲折部では、前記ドレイン電極は、ソース電極方向とは逆方向へ凹むように形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記凹み部分の部分は、矩形、半円形または半楕円形であることを特徴とする請求項２または３に記載の薄膜トランジスタ。
【請求項５】
前記チャネル幅は、２μｍ〜６μｍであることを特徴とする請求項１から４の何れか一項に記載の薄膜トランジスタ。
【請求項６】
前記曲折部のチャネル幅は、３μｍ〜６μｍであることを特徴とする請求項１から５の何れか一項に記載の薄膜トランジスタ。
【請求項７】
前記延伸部のチャネル幅は、２μｍ〜３．５μｍであることを特徴とする請求項１から６の何れか一項に記載の薄膜トランジスタ。
【請求項８】
薄膜トランジスタを製造するためのマスクであって、前記マスクは、前記薄膜トランジスタのチャネルに対応するシングルスリットを備え、前記シングルスリットは、曲折部と、前記曲折部の両側に位置する延伸部とを備え、且つ前記曲折部のスリット幅は延伸部のスリット幅よりも広いことを特徴とする薄膜トランジスタを製造するためのマスク。
【請求項９】
前記マスクは、前記薄膜トランジスタのソース電極に対応する第１の領域と、前記薄膜トランジスタのドレイン電極に対応する第２の領域とをさらに備え、前記薄膜トランジスタのチャネルに対応する前記スリットは、前記第１の領域と前記第２の領域との間に位置し、且つ前記曲折部では、前記第１の領域は、前記第２の領域の方向とは逆方向へ凹むように形成されることを特徴とする請求項８に記載の薄膜トランジスタを製造するためのマスク。
【請求項１０】
前記マスクは、前記薄膜トランジスタのソース電極に対応する第１の領域と、前記薄膜トランジスタのドレイン電極に対応する第２の領域とをさらに備え、前記薄膜トランジスタのチャネルに対応する前記スリットは、前記第１の領域と前記第２の領域との間に位置し、且つ前記曲折部では、前記第２の領域は、前記第１の領域の方向とは逆方向へ凹むように形成されることを特徴とする請求項８に記載の薄膜トランジスタを製造するためのマスク。
【請求項１１】
前記凹み部分は、矩形、半円形又は半楕円形であることを特徴とする請求項９または１０に記載の薄膜トランジスタを製造するためのマスク。
【請求項１２】
前記第１の領域及び前記第２の領域は、光を透過しない領域であることを特徴とする請求項９から１１の何れか一項に記載の薄膜トランジスタを製造するためのマスク。
【請求項１３】
前記スリットの幅は１μｍ〜５μｍであることを特徴とする請求項８から１２の何れか一項に記載の薄膜トランジスタを製造するためのマスク。
【請求項１４】
前記曲折部のスリット幅は、２．５μｍ〜５μｍであることを特徴とする請求項８から１３の何れか一項に記載の薄膜トランジスタを製造するためのマスク。
【請求項１５】
前記延伸部のスリット幅は、１μｍ〜４μｍであることを特徴とする請求項８から１４の何れか一項に記載の薄膜トランジスタを製造するためのマスク。
【請求項１６】
請求項１から７の何れか一項に記載の薄膜トランジスタを備えることを特徴とするアレイ基板。
【請求項１７】
請求項１から７の何れか一項に記載の薄膜トランジスタを備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴと略称する）、該薄膜トランジスタを製造するためのマスク、アレイ基板及び表示装置に関する。
【背景技術】
【０００２】
フラットパネルディスプレイ分野では、薄膜トランジスタは、表示デバイスを製造するために肝心なデバイスである。よりよい表示品質を実現するために、薄膜トランジスタの特性を絶えず改善する必要がある。よりよいデバイス特性を実現するために、ＴＦＴのチャネルの幅を狭くすることは研究の趨勢の１つになっている。近年では常に、ＳＳＭ（Ｓｉｎｇｌｅ  Ｓｌｉｔ  Ｍａｓｋ、シングルスリットマスク）によって、幅が４μｍ以下であるＴＦＴチャネルが製造される。図１は、従来技術においてＳＳＭによって製造されたＴＦＴチャネルの構造の概略図である。図１に示すように、ＴＦＴチャネルは、ソース電極１とドレイン電極２との間にあり、且つＵ型構造を有する。該Ｕ型構造は、曲折部Ｂと、曲折部Ｂの両側に位置する延伸部Ａとを備える。曲折部Ｂ及び延伸部Ａにおけるチャネルは、幅がともにＬである。幅Ｌが３〜３．５μｍであるチャネルを形成する場合、曲折部Ｂは、延伸部Ａに対して透過率が若干に低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
これによって、チャネルの曲折部Ｂは露光時に透過率が低下しやすくなり、フォトレジストを完全に除去することができなくなり、パターニング工程後に曲折部Ｂのソース・ドレイン電極が短絡して不良になる。
【課題を解決するための手段】
【０００４】
本発明の実施例は、薄膜トランジスタを提供する。該薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、該薄膜トランジスタのチャネルは、曲折部と、曲折部の両側に位置する延伸部とを有し、かつ曲折部のチャネルの幅は延伸部のチャネルの幅よりも広い。
【０００５】
本発明の他の実施例は、薄膜トランジスタを製造するためのマスクを提供する。該マスクは、薄膜トランジスタのチャネルに対応するシングルスリットを有し、該シングルスリットは、曲折部と、曲折部の両側に位置する延伸部とを有し、且つ曲折部のスリット幅が延伸部のスリット幅よりも広い。
【０００６】
本発明の他の実施例は、アレイ基板を提供する。該アレイ基板は、上述のような薄膜トランジスタを備える。
【０００７】
本発明の他の実施例は、表示装置を提供する。該表示装置は、上述のような薄膜トランジスタを備える。
【０００８】
以下、本発明の実施例の技術案をさらに明確に説明するため、実施例の図面を簡単に説明する。明らかなように、以下の図面は本発明の一部の実施例に関するものに過ぎず、本発明を限定するものではない。
【図面の簡単な説明】
【０００９】
【図１】従来技術では、ＳＳＭによって製造されたＴＦＴチャネルの構造の概略図である。
【図２】本発明の実施例に係るＴＦＴを製造するマスクの構造の概略図である。
【図３】本発明の実施例に係るＴＦＴを製造するマスクの構造の概略図である。
【図４】本発明の実施例に係るＴＦＴを製造するマスクの構造の概略図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施例の目的、技術案及びメリットをさらに明確にするために、図面を参照しながら、本発明の実施例の技術案を明確且つ完全に説明する。下記の実施例は、当然ながら、本発明の実施例の一部であり、全ての実施例ではない。本発明の実施例に基づき、当業者が創造性のある労働をする必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に含まれる。
【００１１】
実施例１
本実施例は、薄膜トランジスタを製造するためのマスクを提供する。図２に示すように、該マスクは、薄膜トランジスタのチャネルに対応するシングルスリットを備え、該シングルスリットは、曲折部Ｂと曲折部Ｂの両側に位置する延伸部Ａとを有し、曲折部Ｂのスリット幅は延伸部Ａのスリット幅よりも広い。
【００１２】
例えば、図２に示すように、上述スリットはＵ字形状に形成される。
【００１３】
例えば、上述スリット幅は、１μｍ〜５μｍに形成される。
【００１４】
該マスクは、ＴＦＴのソース電極に対応する第１の領域１と、ＴＦＴのドレイン電極に対応する第２の領域２と、をさらに有する。薄膜トランジスタのチャネルに対応するスリットは、該第１の領域１と第２の領域２との間にある。第１の領域１及び第２の領域２は光が透過しない領域である。曲折部Ｂのスリット幅を延伸部Ａのスリット幅よりも広くするように、スリットの曲折部Ｂで、第１の領域１は、第２の領域の方向とは逆方向へ凹むように形成される。図２に示すように、凹み部分の形状は、矩形である。図３に示すように、凹み部分の形状は半円形である。また、凹み部分の形状は、半楕円形であってもよい。然し、凹み部分の形状は、矩形、半円形、半楕円形に限らない。
【００１５】
曲折部Ｂのスリット幅は２．５μｍ〜５μｍに形成されることが好ましい。このサイズは、現在通常に採用されるサイズよりも大きい。これによって、薄膜トランジスタを製造するとき、曲折部Ｂの透過率を向上させることができ、曲折部Ｂでチャネルの不良が生じやすいという問題が避けられる。曲折部Ｂのスリット幅が４μｍ以下であることがさらに好ましい。これは、薄膜トランジスタのチャネル幅が４μｍ以下であるとき、その特性がよくなるからである。
【００１６】
延伸部Ａのスリット幅は１μｍ〜４μｍに形成されることが好ましい。該部分のスリット幅は、製品性能の要求によって選択することができる。
【００１７】
前記マスクによって、製造される薄膜トランジスタのチャネルを最短にするとともに、チャネルの不良を防止することができる。よって、ＴＦＴの性能を向上させるとともに製品の歩留まりを向上させることができる。
【００１８】
実施例２
本実施例は、薄膜トランジスタを製造するためのマスクを提供する。図４に示すように、該マスクは、薄膜トランジスタのチャネルに対応するシングルスリットを備え、該シングルスリットは、曲折部Ｂと、曲折部Ｂの両側に位置する延伸部Ａとを有し、曲折部Ｂのスリット幅は延伸部Ａのスリット幅よりも広い。
【００１９】
例えば、図２に示すように、前記スリットはＵ字形状に形成される。
【００２０】
例えば、前記スリットの幅は１μｍ〜５μｍに形成される。
【００２１】
該マスクは、ＴＦＴのソース電極に対応する第１の領域１と、ＴＦＴのドレイン電極に対応する第２の領域２とをさらに有する。薄膜トランジスタのチャネルに対応するスリットは、該第１の領域１と第２の領域２との間にある。第１の領域１及び第２の領域２は光を透過しない領域である。曲折部Ｂのスリット幅を延伸部Ａのスリット幅よりも広くするために、スリットの曲折部Ｂでは、第２の領域は、第１の領域１の方向とは逆方向に凹むように形成される。凹み部分の形状は、矩形、半円形、半楕円形等であってもよい。図４に示すように、曲折部Ｂのスリット幅は、延伸部Ａのスリット幅よりも広い。これによって、曲折部Ｂの光透過率が向上する。
【００２２】
曲折部Ｂのスリット幅が２．５μｍ〜５μｍに形成されることが好ましい。該サイズは、現在通常に採用されるサイズよりも大きい。これによって、薄膜トランジスタを製造するとき、曲折部Ｂの透過率を向上させることができ、チャネル不良が曲折部Ｂで生じやすいという問題が避けられる。曲折部Ｂのスリット幅が４μｍ以下であることがさらに好ましい。これは、薄膜トランジスタのチャネル幅が４μｍ以下であるとき、その特性がよりよくなるからである。
【００２３】
延伸部Ａのスリット幅は１μｍ〜４μｍに形成されることが好ましい。該部分のスリット幅を、製品性能の要求によって選択することができる。
【００２４】
前記マスクによって、製造される薄膜トランジスタのチャネルを最短にするとともに、チャネル不良を防止することもできる。よって、ＴＦＴの性能を向上させるとともに製品の歩留まりを向上させることもできる。
【００２５】
実施例３
本実施例は薄膜トランジスタを提供する。該薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、該薄膜トランジスタのチャネルの幅は２μｍ〜６μｍである。
【００２６】
本実施例に係る薄膜トランジスタのチャネルは、曲折部Ｂと、曲折部Ｂの両側に位置する延伸部Ａとを有し、曲折部Ｂのチャネル幅は延伸部Ａのチャネル幅よりも広い。
【００２７】
例えば、本実施例に係る薄膜トランジスタのチャネルはＵ字形状に形成される。
【００２８】
本実施例に係る薄膜トランジスタは、ソース電極部分及びドレイン電極部分をさらに備え、チャネルは、ソース電極部分とドレイン電極部分との間に位置する。チャネルの曲折部Ｂでは、ソース電極部分は、ドレイン電極方向とは逆方向へ凹むように形成されるため、曲折部Ｂのチャネル幅は大きくなることができる。凹み部分の形状は、矩形、半円形、半楕円形等であってもよいが、それらに限らない。凹み部分が矩形であるチャネルを、図２に示すマスクによって製造でき、凹み部分が半円形であるチャネルを、図３に示すマスクによって製造できる。
【００２９】
曲折部Ｂのチャネル幅は３μｍ〜６μｍであることが好ましい。
【００３０】
延伸部Ａのチャネル幅は、２μｍ〜２．５μｍであることが好ましい。該部分のチャネル幅を製品の性能の要求によって選択することができる。
【００３１】
本実施例に係る薄膜トランジスタでは、チャネルを最短にするとともに、チャネル不良を防止することができる。よって、ＴＦＴの性能を向上させるとともに製品の歩留まりを向上させることもできる。
【００３２】
実施例４
本実施例は、薄膜トランジスタを提供する。該薄膜トランジスタのチャネルは、シングルスリットグレースケールマスクによって製造され、該薄膜トランジスタのチャネルの幅は２μｍ〜６μｍである。
【００３３】
本実施例に係る薄膜トランジスタのチャネルは、曲折部Ｂと、曲折部Ｂの両側に位置する延伸部Ａとを有し、曲折部Ｂのチャネル幅は延伸部Ａのチャネル幅よりも広い。
【００３４】
例えば、本実施例に係る薄膜トランジスタのチャネルはＵ字形状に形成される。
【００３５】
本実施例に係る薄膜トランジスタは、ソース電極部分及びドレイン電極部分をさらに備え、チャネルは、ソース電極部分とドレイン電極部分との間に位置する。チャネルの曲折部Ｂでは、ドレイン電極部分は、ソース電極方向とは逆方向へ凹むように形成されるため、曲折部Ｂのチャネル幅は広くなることができる。凹み部分の形状は、矩形、半円形、半楕円形等であってもよいが、それらに限らない。凹み部分が半楕円形であるチャネルを、図４に示すマスクによって製造できる。
【００３６】
曲折部Ｂのチャネル幅は３μｍ〜６μｍであることが好ましい。
【００３７】
延伸部Ａのチャネル幅は、２μｍ〜２．５μｍであることが好ましい。該部分のチャネル幅を製品の性能の要求によって選択することができる。
【００３８】
本実施例に係る薄膜トランジスタでは、チャネルを最短にするとともに、チャネル不良を防止することもできる。よって、ＴＦＴの性能を向上させるとともに製品の歩留まりを向上させることもできる。
【００３９】
実施例５
本実施例は、実施例１のマスクによって実施例３の薄膜トランジスタを製造する製造方法を提供する。該方法は、基板上に導電性のゲート金属層を形成し、１回目のパターニング工程によって基板上にゲート電極を形成し、そして、ゲート電極の上方にゲート絶縁層を形成し、その後、ゲート絶縁層上に半導体層及びソース・ドレイン電極金属層を形成するステップＳ１と、前記実施例１に係るシングルスリットグレースケールマスクによって、２回目のパターニング工程を行い、活性層、ソース電極、ドレイン電極及びチャネルを形成するように、前記ソース・ドレイン電極金属層及び前記半導体層をパターン化するステップＳ２と、を備える。
【００４０】
ソース・ドレイン電極金属層上に１層のフォトレジストを塗布し、実施例１に係るシングルスリットグレースケールマスクによって露光し、ソース電極及びドレイン電極に対応するフォトレジスト完全保留領域、薄膜トランジスタのチャネル領域に対応するフォトレジスト一部保留領域、及び他の領域に対応するフォトレジスト完全除去領域を形成する。フォトレジスト完全除去領域におけるソース・ドレイン電極金属層及び半導体層をエッチングし、活性層を形成する。アッシング工程によって、薄膜トランジスタのチャネル領域のフォトレジストを除去する。ソース電極、ドレイン電極、及び薄膜トランジスタのチャネルを形成するように、薄膜トランジスタのチャネル領域のソース・ドレイン電極金属層をエッチングする。残りのフォトレジストを除去し、薄膜トランジスタを得る。
【００４１】
該ステップでは、露光、現像及びエッチング工程のマージン（ｍａｒｇｉｎ）により、前記マスクのスリットのサイズが、最終的に形成される薄膜トランジスタのチャネルのサイズと完全に一致しない可能性がある。これは、合理的な工程誤差に属する。例えば、前記マスクのスリットの幅は１μｍ〜５μｍであり、前記薄膜トランジスタのチャネルの幅は２μｍ〜６μｍである。
【００４２】
本実施例では、各層状構造を、スピンコーティング、堆積、スパッタリング等の工程で形成することができ、且つ通常のフォトエッチング、プリント等によってパターニング工程を行える。
【００４３】
実施例６
本実施例は、実施例２に係るマスクによって、実施例４に係る薄膜トランジスタを製造する製造方法を提供する。該方法は、基板上に導電性のゲート金属層を形成し、１回目のパターニング工程によって基板上にゲート電極を形成し、そして、ゲート電極の上方にゲート絶縁層を形成し、その後、ゲート絶縁層上に半導体層及びソース・ドレイン電極金属層を形成するステップＳ１と、前記実施例２に係るシングルスリットグレースケールマスクによって、２回目のパターニング工程を行い、活性層、ソース電極、ドレイン電極及びチャネルを形成するように、前記ソース・ドレイン電極金属層及び前記半導体層をパターン化するステップＳ２と、を備える。
【００４４】
ソース・ドレイン電極金属層上に１層のフォトレジストを塗布し、実施例２に係るシングルスリットグレースケールマスクによって露光し、ソース電極及びドレイン電極に対応するフォトレジスト完全保留領域、薄膜トランジスタのチャネルに対応するフォトレジスト一部保留領域、及び他の領域に対応するフォトレジスト完全除去領域を形成する。フォトレジスト完全除去領域におけるソース・ドレイン電極金属層及び半導体層をエッチングし、活性層を形成する。アッシング工程によって、薄膜トランジスタのチャネル領域のフォトレジストを除去する。ソース電極、ドレイン電極、及び薄膜トランジスタのチャネルを形成するように、薄膜トランジスタのチャネル領域のソース・ドレイン電極金属層をエッチングする。残りのフォトレジストを除去し、薄膜トランジスタを得る。
【００４５】
該ステップでは、露光、現像及びエッチング工程のマージン（ｍａｒｇｉｎ）により、前記マスクのスリットのサイズが、最終的に形成される薄膜トランジスタのチャネルサイズと完全に一致しない可能性がある。これは、合理的な工程誤差に属する。例えば、前記マスクのスリットの幅は１μｍ〜５μｍであり、前記薄膜トランジスタのチャネルの幅は２μｍ〜６μｍである。
【００４６】
本実施例では、各層状構造を、スピンコーティング、堆積、スパッタリング等の工程で形成することができ、且つ通常のフォトエッチング、プリント等によってパターニング工程を行える。
【００４７】
本発明はアレイ基板をさらに提供する。該アレイ基板は、前記実施例におけるいずれかの薄膜トランジスタを備える。
【００４８】
また、本発明は表示装置をさらに提供する。該表示装置は、上述の実施例におけるいずれかの薄膜トランジスタを備える。前記表示装置は、液晶パネル、電子ペーパー、ＯＬＥＤパネル、液晶テレビ、液晶ディスプレイ、デジタルフォトフレーム、携帯電話、タブレットＰＣ等の表示機能を有するいずれかの製品または部材であってもよい。
【００４９】
以上は本発明の例示的な実施例のみであり、本発明の保護範囲を制限するものではない。本発明の保護範囲は請求項により確定される。
【符号の説明】
【００５０】
１    ソース電極に対応する領域
２    ドレイン電極に対応する領域
Ａ    延伸部
Ｂ    曲折部
【図１】
2015514321.tif 000003
【図２】
2015514321.tif 000004
【図３】
2015514321.tif 000005
【図４】
2015514321.tif 000006
【国際調査報告】
2015514321.tif 000007
2015514321.tif 000008
2015514321.tif 000009
2015514321.tif 000010
2015514321.tif 000011
2015514321.tif 000012