(57)【要約】本開示は、隣接するデータ状態間の谷内のメモリセル状態に関する装置および方法を含む。いくつかの方法は、メモリセルの状態が、それぞれのデータ状態と関連付けられる隣接する状態の分布間の谷内にあるかどうかを判定することを含むことができる。該方法はまた、メモリセルのデータ状態、およびメモリセルの状態が谷内にあるかどうかを示す信号を伝送することを含むことができる。【選択図】図２
2015531140.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルの状態が、それぞれのデータ状態と関連付けられる隣接する状態の分布間の谷内にあるかどうかを判定することと、
前記メモリセルのデータ状態、および前記メモリセルの前記状態が前記谷内にあるかどうかを示す信号を伝送することと、を含む、方法。
【請求項２】
前記信号を伝送することは、前記データ状態、および前記メモリセルの前記状態が前記谷内にあるかどうかの両方を表す、複数のデータの単位を伝送することを含む、請求項１に記載の方法。
【請求項３】
前記信号を伝送することは、前記メモリセルの前記データ状態を示し、かつ前記メモリセルの前記状態が前記谷内にないことを示すために必要な最小数のデータの単位を伝送することを含む、請求項２に記載の方法。
【請求項４】
前記複数のデータの単位は、状態の特定の分布に関して、前記メモリセルの前記状態のより具体的な場所を示すソフトデータを含まない、請求項２に記載の方法。
【請求項５】
前記信号を伝送することは、前記データ状態に直接的に対応する複数のデータの単位、および前記メモリセルの前記状態が前記谷内にあるかどうかを示す追加単位を含む信号を伝送することを含む、請求項１に記載の方法。
【請求項６】
前記複数のデータの単位は、ハードデータを含む、請求項５に記載の方法。
【請求項７】
前記方法は、前記メモリセルの前記状態を感知することを含む、請求項１〜６のいずれか１項に記載の方法。
【請求項８】
判定することは、感知回路で判定することを含み、
伝送することは、前記感知回路およびエントロピー符号化回路のうちの１つで伝送することを含む、請求項１〜６のいずれか１項に記載の方法。
【請求項９】
メモリセルのデータ状態を判定するように、ならびに
前記データ状態と関連付けられる状態の分布、および隣接するデータ状態と関連付けられる状態の分布に関して、前記メモリセルの状態が谷内にあるかどうかを判定するように、前記メモリセルを感知することと、
前記状態が前記谷内にあることに応答して、前記データ状態に対応する、第１の複数のデータの単位を伝送することと、
前記状態が前記谷内にないことに応答して、前記データ状態に対応する、第２の複数のデータの単位を伝送することと、を含む、方法。
【請求項１０】
前記メモリセルを感知することは、ランピング感知信号で前記メモリセルを感知することを含む、請求項９に記載の方法。
【請求項１１】
前記メモリセルを感知することは、複数の離散した感知信号で前記メモリセルを感知することを含む、請求項９に記載の方法。
【請求項１２】
前記第１の複数のデータの単位は、前記第２の複数のデータの単位よりも、少なくとも２つ多いデータの単位を含む、請求項９に記載の方法。
【請求項１３】
前記第１の複数のデータの単位および前記第２の複数のデータの単位は、前記データ状態に間接的に対応する、請求項９に記載の方法。
【請求項１４】
感知することは、感知回路で感知することを含み、
前記第１の複数のデータ単位を伝送すること、および前記第２の複数のデータ単位を伝送することは、前記感知回路およびエントロピー符号化回路のうちの１つで伝送することを含む、請求項９に記載の方法。
【請求項１５】
前記方法は、前記第１の複数のデータの単位の前記伝送に応答して、エラー訂正回路に対する低い確信度対数尤度比を生成することを含む、請求項９に記載の方法。
【請求項１６】
前記方法は、前記第２の複数のデータの単位の前記伝送に応答して、エラー訂正回路に対する高い確信度対数尤度比を生成することを含む、請求項９〜１５のいずれか１項に記載の方法。
【請求項１７】
メモリセルのデータ状態を判定するように、ならびに
前記データ状態と関連付けられる状態の分布、および隣接するデータ状態と関連付けられる状態の分布に関して、前記メモリセルの状態が谷内にあるかどうかを判定するように、前記メモリセルを感知することと、
前記状態が前記谷内にないことに応答して、より短いコード長を有し、かつ前記状態が前記谷内にあることに応答して、より長いコード長を有する、可変長コードとして、前記データ状態をエントロピー符号化することと、を含む、方法。
【請求項１８】
前記データ状態をエントロピー符号化することは、前記データ状態をハフマン符号化することを含む、請求項１７に記載の方法。
【請求項１９】
前記方法は、オープンＮＡＮＤフラッシュインターフェース（ＯＮＦＩ）準拠インターフェースを介して、前記エントロピー符号化されたデータ状態を伝送することを含む、請求項１７に記載の方法。
【請求項２０】
前記方法は、前記ＯＮＦＩインターフェースから前記伝送を受信するエントロピー復号器を介して、確定的に、前記エントロピー符号化されたデータ状態を含む、前記可変長コードの長さを判定することを含む、請求項１９に記載の方法。
【請求項２１】
感知することは、感知回路で感知することを含み、
エントロピー符号化することは、エントロピー符号化回路でエントロピー符号化することを含む、請求項１７〜２０のいずれか１項に記載の方法。
【請求項２２】
前記方法は、前記エントロピー符号化されたデータ状態を復号することと、エラー訂正回路に対して、前記状態が前記谷内にあるかどうかの指標を提供することと、を含む、請求項１７に記載の方法。
【請求項２３】
前記指標は、高い確信度または低い確信度対数尤度比を含む、請求項２２に記載の方法。
【請求項２４】
前記方法は、前記エラー訂正回路で低密度パリティチェックを実施することを含む、請求項２２に記載の方法。
【請求項２５】
装置であって、
メモリセルのアレイと、
前記アレイに連結される感知回路であって、
メモリセルを感知するように、ならびに
前記メモリセルの状態が、前記メモリセルのデータ状態と関連付けられる状態の分布の外側部分内にある時、指標を提供するように、構成される感知回路と、
前記感知回路に連結されるエントロピー符号化回路であって、
前記状態が前記分布の前記外側部分内にあるという前記指標に応答して、前記メモリセルの前記データ状態を表す、第１の複数のエントロピー符号化されたデータの単位を伝送するように、ならびに
前記状態が前記分布の内側部分内にあるという前記指標に応答して、前記メモリセルの前記データ状態を表す、第２の複数のエントロピー符号化されたデータの単位を伝送するように、構成されるエントロピー符号化回路と、を備える、装置。
【請求項２６】
前記感知回路は、アナログ・デジタル変換器（ＡＤＣ）に連結されるランピング感知信号生成器を含み、
前記ＡＤＣは、前記メモリセルの前記状態を表すｘ数のデータの単位を出力するように構成され、
前記感知回路は、前記エントロピー符号化回路に、前記メモリセルの前記データ状態を表す、ｘ数よりも少ないデータの単位を伝送するように構成される、請求項２５に記載の装置。
【請求項２７】
前記感知回路は、前記エントロピー符号化回路に対して、前記メモリセルの前記状態が前記分布の前記外側部分内にあるかどうかの指標を伝送するように構成される、請求項２６に記載の装置。
【請求項２８】
前記装置は、ｘ数のデータの単位を、複数のデータ状態と関連付けられる複数の状態の分布に相関させる、レベルマップ回路を含む、請求項２６に記載の装置。
【請求項２９】
前記感知回路は、前記ｘ数のデータの単位、および前記レベルマップ回路によって提供される前記相関に基づいて、前記メモリセルの前記状態が、前記メモリセルの前記データ状態と関連付けられる前記状態の分布の前記外側部分内にあるかどうかの前記指標を提供するように構成される、請求項２８に記載の装置。
【請求項３０】
前記感知回路は、複数の離散した感知信号を使用して、前記メモリセルを感知するように構成される、請求項２５に記載の装置。
【請求項３１】
前記装置は、前記エントロピー符号化回路が、前記第１または前記第２の複数のエントロピー符号化されたデータの単位を伝送する、前記エントロピー符号化回路に連結される、オープンＮＡＮＤフラッシュインターフェース（ＯＮＦＩ）準拠インターフェースをさらに備える、請求項２５〜３０のいずれか１項に記載の装置。
【請求項３２】
前記装置は、前記データ状態を、前記第１および前記第２の複数のエントロピー符号化されたデータの単位と相関させる、圧縮表を記憶する、請求項２５〜３０のいずれか１項に記載の装置。
【請求項３３】
装置であって、
第１のメモリセルのデータ状態を表す、第１の複数のデータの単位を復号をするように、
第２のメモリセルの前記データ状態を表す、第２の複数のデータの単位であって、前記第１の複数のデータの単位よりも大きい数のデータの単位を含む、第２の複数のデータの単位を復号するように、
前記第１のメモリセルの前記データ状態の、および前記第１のメモリセルの前記状態がそれぞれのデータ状態と関連付けられる隣接する状態の分布間の谷内にないという、第１の指標を伝送するように、ならびに
前記第２のメモリセルの前記データ状態の、および前記第２のメモリセルの前記状態が前記谷内にあるという、第２の指標を伝送するように、構成されるエントロピー復号回路を備える、装置。
【請求項３４】
前記装置は、前記エントロピー復号回路に連結される信頼性算出回路をさらに含み、前記信頼性算出回路は、前記エントロピー復号回路から前記第１および前記第２の指標を受信するように構成される、請求項３３に記載の装置。
【請求項３５】
前記信頼性算出回路は、前記第２のメモリセルの前記状態が前記谷内にあるという前記第２の指標に応答して、低確信度信号を伝送するように構成される、請求項３４に記載の装置。
【請求項３６】
前記装置は、前記信頼性算出回路に連結される、エラー訂正回路をさらに含み、前記エラー訂正回路は、信念伝播アルゴリズムへの入力として、前記第２のメモリセルの前記状態が前記谷内にあるという、前記第２の指標を使用するように構成される、請求項３５に記載の装置。
【請求項３７】
前記エラー訂正回路は、低密度パリティチェック復号器を備える、請求項３６に記載の装置。
【請求項３８】
前記信頼性算出回路は、前記第１のメモリセルの前記状態が前記谷内にないという前記第１の指標に応答して、高確信度信号を生成するように構成される、請求項３４に記載の装置。
【請求項３９】
前記信頼性算出回路は、対数尤度比生成回路を備える、請求項３４に記載の装置。
【請求項４０】
前記エントロピー復号回路は、インターフェースから前記第１および前記第２の複数のデータの単位を受信するようにさらに構成され、前記第１および前記第２の複数のデータの単位は、エントロピー符号化されたデータの単位を含み、
前記装置は、前記第１および前記第２の複数のエントロピー符号化されたデータの単位を、前記データ状態と相関させる、減圧表を記憶する、請求項３３〜３９のいずれか１項に記載の装置。
【請求項４１】
装置であって、
メモリデバイスであって、
メモリセルのアレイに連結される感知回路であって、前記アレイのメモリセルの状態が、それぞれのデータ状態と関連付けられる隣接する状態の分布間の谷内にあるかどうかを判定するように構成される、感知回路と、
前記感知回路に連結されるエントロピー符号化回路であって、前記メモリセルのデータ状態、および前記メモリセルの前記状態が前記谷内にあるかどうかを示す、可変長コードとして、前記データ状態をエントロピー符号化するように構成される、エントロピー符号化回路と、を含む、メモリデバイスと、
前記メモリデバイスに連結されるコントローラであって、
前記可変長コードから前記データ状態を復号するように構成される、エントロピー復号回路と、
前記メモリセルの前記状態が前記谷内にあるかどうかに基づいて、前記データ状態に対するエラー訂正を実施するように構成される、エラー訂正回路と、を含む、コントローラと、を備える、装置。
【請求項４２】
前記エントロピー符号化回路は、前記状態が前記谷内にないことに応答して、より短いコード長を有し、かつ前記状態が前記谷内にあることに応答して、より長いコード長を有する、前記可変長コードとして、前記データ状態をエントロピー符号化するように構成される、請求項４１に記載の装置。
【請求項４３】
前記メモリデバイスは、低密度パリティチェック（ＬＤＰＣ）符号化アルゴリズムを使用して、前記データ状態を符号化するように構成され、
エラー訂正回路は、ＬＤＰＣ復号アルゴリズムを使用して、前記データ状態を復号するように構成される、ＬＤＰＣ復号器を備える、請求項４１に記載の装置。
【請求項４４】
前記エントロピー符号化回路は、
前記メモリセルの前記状態が谷内にあることに応答して、前記メモリセルのデータ状態を表す、第１の複数のデータの単位を伝送するように、ならびに
前記メモリセルの前記状態が谷内にないことに応答して、前記メモリセルの前記データ状態を表す、第２の複数のデータの単位を伝送するように構成され、前記第２の複数のデータの単位は、前記第１の複数のデータの単位よりも多いデータの単位を含む、請求項４１〜４３のいずれか１項に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、半導体メモリおよび方法に、より具体的には、隣接するデータ状態間の谷内のメモリセル状態に関する装置および方法に関する。
【背景技術】
【０００２】
メモリデバイスは、典型的に、コンピュータまたは他の電子デバイスにおいて、内部、半導体、集積回路として提供される。揮発性および不揮発性メモリを含む、多くの異なるタイプのメモリがある。揮発性メモリは、そのデータ（例えば、ホストデータ、エラー情報等）を維持するために電力を必要とし得、とりわけランダムアクセスメモリ（ＲＡＭ）、動的ランダムアクセスメモリ（ＤＲＡＭ）、および同期動的ランダムアクセスメモリ（ＳＤＲＡＭ）が含まれる。不揮発性メモリは、給電されていない時に、記憶されたデータを保持することによって永続的なデータを提供し得、とりわけＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、読み取り専用メモリ（ＲＯＭ）、電気的に消去可能なプログラム可能なＲＯＭ（ＥＥＰＲＯＭ）、消去可能なプログラム可能なＲＯＭ（ＥＰＲＯＭ）、ならびに相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）、および磁気抵抗性ランダムアクセスメモリ（ＭＲＡＭ）といった、抵抗可変メモリが含まれ得る。
【０００３】
フラッシュメモリデバイスは、広範な電子用途のための不揮発性メモリとして使用され得る、フローティングゲートフラッシュデバイスおよび電荷捕獲フラッシュ（ＣＴＦ）デバイスに含まれるといった、電荷貯蔵構造を含むことができる。フラッシュメモリデバイスは、高いメモリ密度、高い信頼性、および低い電力消費を可能にする、１トランジスタメモリセルを使用し得る。
【０００４】
アレイアーキテクチャ内のメモリセルは、標的状態にプログラムすることができる。例えば、電荷は、メモリセルのフローティングゲート上に配置する、またはそこから除去して、セルをいくつかのデータ状態のうちの１つの中へ入れることができる。例えば、シングルレベルセル（ＳＬＣ）は、２つのデータの単位のうちの１つ（例えば、１または０）を表す、２つのデータ状態のうちの１つにプログラムすることができる。マルチレベルメモリセル（ＭＬＣ）は、３つ以上のデータ状態のうちの１つにプログラムすることができる。例えば、２つのデータの単位を記憶することが可能なＭＬＣは、４つのデータ状態のうちの１つにプログラムすることができ、３つのデータの単位を記憶することが可能なＭＬＣは、８つのデータ状態のうちの１つにプログラムすることができ、４つのデータの単位を記憶することが可能なＭＬＣは、１６のデータ状態のうちの１つにプログラムすることができる。ＭＬＣは、各セルが、２つ以上のデータの単位（例えば、２ビット以上）を表すことができるため、メモリセルの数を増加させることなく、より高い密度のメモリの製造を可能にすることができる。しかしながら、ＭＬＣは、隣接するデータ状態間を区別する能力が、時間および／または動作と共に劣化し得るため、感知動作に関して困難を提示し得る。
【図面の簡単な説明】
【０００５】
【図１】本開示のいくつかの実施形態に従う、不揮発性メモリアレイの一部分の概略図を例解する。
【図２】本開示のいくつかの実施形態に従う、それぞれのデータ状態と関連付けられる隣接する状態の分布、およびその間の谷の図を例解する。
【図３】本開示のいくつかの実施形態に従って動作されるメモリ装置のブロック図を例解する。
【図４】本開示のいくつかの実施形態に従う、エントロピー符号化されたデータの単位およびデータ状態を相関させる圧縮表を例解する。
【図５】本開示のいくつかの実施形態に従う、種々のデータ状態に対応する種々のエントロピー符号化されたデータの単位の伝送、ならびに種々のメモリセル上に記憶される状態が谷内および／または状態の分布の外側部分内にあるかどうかの表形式の表示を例解する。
【図６】本開示のいくつかの実施形態に従う、少なくとも１つを含む種々のアプローチに従う、コードワードエラー率（ＣＷＥＲ）対生のビットエラー率（ＲＢＥＲ）を例解するプロットである。
【発明を実施するための形態】
【０００６】
メモリデバイスは、メモリセルのデータ状態を感知する上で、エラーを訂正するように、エラー訂正回路（例えば、エラー訂正コード（ＥＣＣ）を実装する）を含むことができる。一部のエラー訂正回路は、ソフトデータでより効果的に動作し得る。ハードデータは、メモリセルのデータ状態にのみ対応するデータである。例えば、２ビットメモリセルは、４つのデータ状態のうちの１つにプログラムすることができ、ここで、各データ状態は、ハードデータ００、０１、１０、または１１のうちの１つに対応する。対照的に、メモリセルと関連付けられるソフトデータは、メモリセルがプログラムされた標的状態を表す、状態の分布（例えば、Ｖｔ分布）内のメモリセル上に記憶される状態の場所（例えば、閾値電圧（Ｖｔ））を示すことができる。加えて、メモリセルと関連付けられるソフトデータは、メモリセルの状態が、メモリセルがプログラムされた標的状態に対応するかどうかの確率を示すことができる。しかしながら、ハードデータと共にソフトデータを転送することは、帯域幅を減少させ得る。
【０００７】
本開示は、隣接するデータ状態間の谷内のメモリセル状態に関する装置および方法を含む。いくつかの方法は、メモリセルの状態が、それぞれのデータ状態と関連付けられる隣接する状態の分布間の谷内にあるかどうかを判定することを含むことができる。該方法は、メモリセルのデータ状態、およびメモリセルの状態が谷内にあるかどうかを示す信号を伝送することを含むことができる。
【０００８】
主に本明細書において述べられる実施例は、データ状態としての電荷貯蔵状態の使用、およびメモリセルの記憶された状態としてのメモリセル上に貯蔵される電荷の使用に焦点を当てているが、本開示はまた、データ状態を表すように、メモリセルの他の物理的な特性を使用する実施形態と共に使用することができる。例えば、他のデータ状態としては、電気抵抗状態、光抵抗状態等が挙げられ得るが、これらに限定されない。
【０００９】
以下の本開示の発明を実施するための形態において、その一部を形成し、かつどのように本開示の１つ以上の実施形態が実践され得るかの例解として示される、添付の図面を参照する。これらの実施形態は、当業者が本開示の実施形態を実践することを可能にするように、十分に詳細に説明され、他の実施形態が利用され得ること、ならびにプロセス、電気的、および／または構造的変更が、本開示の範囲から逸脱することなく行われ得ることが理解されるものとする。本明細書において使用される際、特に、図面中の参照数詞に関して、指示子「Ｎ」、「Ｍ」、および「Ｐ」は、いくつかのそのように指定される特定の特性を含むことができるということを示す。本明細書において使用される際、「いくつかの」特定のものは、かかるもののうちの１つ以上を指すことができる（例えば、いくつかのメモリデバイスは、１つ以上のメモリデバイスを指すことができる）。
【００１０】
本明細書における図面は、付番慣習に従っており、ここで、最初の桁（１つまたは複数）は、図面番号に対応し、残りの桁は、図面中の要素または構成要素を識別する。異なる図面間の同様の要素または構成要素は、同様の桁の使用によって識別され得る。例えば、１１１−１は、要素図１中の「１１」に言及し得、同様の要素は、図３中の３１１として言及され得る。理解されるように、本明細書における種々の実施形態に示される要素は、本開示のいくつかの追加の実施形態を提供するように、追加、交換、および／または排除することができる。加えて、理解されるように、図面において提供される要素の割合および相対的な縮尺は、本発明のある実施形態を例解することが意図され、制限の意味で捉えられるべきではない。
【００１１】
図１は、本開示のいくつかの実施形態に従う、不揮発性メモリアレイの一部分の概略図を例解する。図１の実施形態は、ＮＡＮＤアーキテクチャの不揮発性メモリアレイを例解する。しかしながら、本明細書において説明される実施形態は、本実施例に限定されない。図１に示されるように、メモリアレイ１００は、アクセス線（例えば、ワード線１０５−１、．．．、１０５−Ｎ）、および交差するデータ線（例えば、ローカルビット線１０７−１、１０７−２、１０７−３、．．．、１０７−Ｍ）を含む。デジタル環境におけるアドレス指定を容易にするために、ワード線１０５−１、．．．、１０５−Ｎの数、およびローカルビット線１０７−１、１０７−２、１０７−３、．．．、１０７−Ｍの数は、２のいくらかの累乗であり得る（例えば、２５６ワード線と４，０９６ビット線）。
【００１２】
メモリアレイ１００は、ＮＡＮＤストリング１０９−１、１０９−２、１０９−３、．．．、１０９−Ｍを含む。各ＮＡＮＤストリングは、不揮発性メモリセル１１１−１、．．．、１１１−Ｎを含み、各々は、それぞれのワード線１０５−１、．．．、１０５−Ｎに通信的に連結される。各ＮＡＮＤストリング（およびその構成メモリセル）はまた、ローカルビット線１０７−１、１０７−２、１０７−３、．．．、１０７−Ｍと関連付けられる。各ＮＡＮＤストリング１０９−１、１０９−２、１０９−３、．．．、１０９−Ｍのメモリセル１１１−１、．．．、１１１−Ｎは、ソース選択ゲート（ＳＧＳ）（例えば、電界効果トランジスタ（ＦＥＴ）１１３）とドレイン選択ゲート（ＳＧＤ）（例えば、ＦＥＴ１１９）との間のドレインソース間で直列に連結される。各ソース選択ゲート１１３は、ソース選択線１１７上の信号に応答して、それぞれのＮＡＮＤストリングを共通のソース１２３に選択的に連結するように構成され、一方で、各ドレイン選択ゲート１１９は、ドレイン選択線１１５上の信号に応答して、それぞれのＮＡＮＤストリングをそれぞれのビット線に選択的に連結するように構成される。
【００１３】
図１に例解される実施形態に示されるように、ソース選択ゲート１１３のソースは、共通のソース線１２３に連結される。ソース選択ゲート１１３のドレインは、対応するＮＡＮＤストリング１０９−１のメモリセル１１１−１のドレインに連結される。ドレイン選択ゲート１１９のドレインは、ドレインコンタクト１２１−１において、対応するＮＡＮＤストリング１０９−１のビット線１０７−１に連結される。ドレイン選択ゲート１１９のソースは、対応するＮＡＮＤストリング１０９−１の最後のメモリセル１１１−Ｎ（例えば、フローティングゲートトランジスタ）のドレインに連結される。
【００１４】
いくつかの実施形態において、不揮発性メモリセル１１１−１、．．．、１１１−Ｎの構造は、ソース、ドレイン、フローティングゲート、または他の電荷貯蔵構造、および制御ゲートを含む。メモリセル１１１−１、．．．、１１１−Ｎは、それぞれ、ワード線１０５−１、．．．、１０５−Ｎに連結される、それらの制御ゲートを有する。ＮＯＲアレイアーキテクチャは、メモリセルのストリングが、選択ゲート間で並列に連結されるであろうことを除き、同様にレイアウトされるであろう。さらに、ＮＯＲアーキテクチャは、アレイ内のメモリセルへのランダムアクセス（例えば、感知）を提供することができる（例えば、ＮＡＮＤアーキテクチャと同様に、ページベースのアクセスとは対照的に）。
【００１５】
選択されたワード線（例えば、１０５−１、．．．、１０５−Ｎ）に連結されるいくつか（例えば、サブセットまたは全て）のセルは、グループとして一緒にプログラムするおよび／または感知する（例えば、読み取る）ことができる。一緒にプログラムされるおよび／または感知されるいくつかのセルは、データのページに対応することができる。感知動作と関連して、特定のワード線に連結され、かつそれぞれの電荷貯蔵状態に一緒にプログラムされる、いくつかのセルは、標的ページと称され得る。プログラミング動作（例えば、書き込み動作）は、その選択されたアクセス線に連結される選択されたセルの閾値電圧（Ｖｔ）を、標的とされる電荷貯蔵状態に対応する所望のプログラム電圧レベルまで増加させるために、いくつかのプログラムパルス（例えば、１６Ｖ〜２０Ｖ）を選択されたワード線に印加することを含むことができる。
【００１６】
読み取りまたはプログラム検証動作といった感知動作は、選択されたセルの電荷貯蔵状態を判定するために、選択されたセルに連結されるビット線の電圧および／または電流変化を感知することを含むことができる。感知動作は、ビット線を事前荷電させること、および選択されたセルが導通し始める時に放電を感知することを含むことができる。２つの異なるタイプの感知動作が、以下で説明される（例えば、複数の離散した感知信号を使用することに対して、ランピング感知信号を使用するもの）。
【００１７】
選択されたセルの状態を感知することは、選択されたワード線にランピング感知信号（例えば、−２Ｖ〜＋３Ｖ）を提供しつつ、選択されていないセル上に貯蔵される電荷とは独立して、導通状態に、選択されていないセルを配置するのに十分なストリングの選択されていないセルに連結されるワード線に、信号（例えば、４．５Ｖといったパス電圧）を提供することを含むことができる。代替的に、選択されたセルの状態を感知することは、離散した感知電圧、例えば、−０．０５Ｖ、０．５Ｖ、および２Ｖを、選択されたワード線に、およびこのため、選択されたセルの制御ゲートに印加することを含み得る。読み取りおよび／または検証されている選択されたセルに対応するビット線は、選択されたワード線に印加される特定の感知信号に応答して、選択されたセルが導通するかどうかを判定するように感知することができる。例えば、選択されたセルの電荷貯蔵状態は、ビット線電流が、特定の状態と関連付けられる特定の参照電流に達する、ワード線電圧によって判定することができる。
【００１８】
図２は、本開示のいくつかの実施形態に従う、それぞれのデータ状態と関連付けられる隣接する状態の分布２０３−１、２０３−２、およびその間の谷２０１の図を例解する。ｘ軸（０〜８０の標識を伴う）は、メモリセルの状態の無単位の大きさを表す。ｙ軸（０〜０．１４の標識を伴う）は、特定の状態にプログラムされるメモリセルのパーセンテージを表す。隣接する状態の分布２０３−１、２０３−２は、メモリセル、および２つのデータ状態の各々に対するそれらの関連付けられた状態の統計的分布を表す。つまり、第１の状態の分布２０３−１は、第１のデータ状態に対応し、第２の状態の分布２０３−２は、第２のデータ状態に対応する。
【００１９】
例解されるように、各状態の分布２０３−１、２０３−２は、その中央の近傍、例えば、各データ状態に対する標的状態において、ピークを有し、ピークのいずれかの側において小さくなる。隣接する状態の分布間には、異なる状態の分布２０３−１、２０３−２に対応する状態が重なり合う、谷２０１がある。このため、より多くを知ることなく、例えば、３３〜４０間の状態を記憶するメモリセルは、状態の分布２０３−１、２０３−１のいずれかと関連付けられる標的状態を有した可能性がある。特定のメモリセルの状態（例えば、状態２２４−１または状態２２４−２）の正確な値を知ることは、どのデータ状態がメモリセルに対する標的であったかを判定する上で、エラー訂正回路を助力し得る。しかしながら、本明細書において説明されるように、かかるレベルの詳細を提供するデータの転送単位は、インターフェースにわたり、著しいスループットペナルティを創出し得る。したがって、本開示のいくつかの実施形態は、メモリセルのデータ状態を表すハードデータと共に、（例えば、ソフトデータによって提供され得るといった、状態のより具体的な大きさを示すデータを伴わずに）状態が谷２０１内にあるかどうかの指標を提供する。
【００２０】
本明細書においてより詳細に説明されるように、メモリセルの状態が谷２０１内にあるかどうかのかかる指標は、メモリセルに対して出力される、それらの単位のためのエントロピー符号化スキームを介して示すことができる。例えば、他の実施例の中でもとりわけ、エントロピー符号化された数のデータの単位の長さは、状態が谷２０１内にあるかどうかを示すことができるか、またはデータのエントロピー符号化された単位の特定の組み合わせは、状態が谷２０１内にあるかどうかを示すことができる。
【００２１】
一部の実施形態において、メモリセルの状態が谷２０１内にあるかどうかの指標は、追加単位（例えば、フラグ）を含むことができる。追加単位は、メモリセルのデータ状態に直接的に対応する複数のデータの単位を含む信号の一部として伝送することができる。メモリセルのデータ状態に直接的に対応する複数のデータの単位は、ハードデータを含むことができる。
【００２２】
状態の分布の１つ２０３−１に関して、状態２２４−１が分布２０３−１の外側部分内にあるかどうか（例えば、ピークのいずれかの側から特定の距離で）について、判定を行うことができる（例えば、感知回路によって）。例えば、分布２０３−１の外側部分は、ピークからの２つの標準偏差の外側のそれらの状態を含むことができるが、しかしながら、実施形態は、そのように限定されない。感知回路は、状態が分布の外側部分内にあるかどうかを判定するように、およびその指標を伝送するように構成することができる。状態が分布の外側部分内にあるかどうかの指標は、本明細書において説明されるように、状態が谷２０１内にあるという指標に類似し得る。例えば、指標は、エントロピー符号化回路に伝送することができる。外側部分の境界は、感知回路のためのプログラム可能なオプションであり得る。外側部分の境界の例としては、とりわけ、ピークからの種々の数の標準偏差、状態の種々の範囲の大きさ、および隣接する分布との重なり合いの種々のパーセンテージが挙げられ得る。図２に例解される分布２０３−１に関して、ピークの右側の外側部分は、例えば、状態２２４−１の右のそれらの状態を含むと定義することができる。
【００２３】
図３は、本開示のいくつかの実施形態に従って動作されるメモリ装置のブロック図を例解する。一部の実施形態に従い、メモリ装置は、例えば、メモリデバイス３２５、コントローラ３２７、またはメモリデバイス３２５およびコントローラ３２７の組み合わせであり得る。具体的に例解されていないが、コントローラ３２７は、メモリ制御機能性を提供するように、いくつかのプロセッサおよび／または特定用途向け集積回路（ＡＳＩＣ）を含むことができる。コントローラ３２７および／またはその種々の構成要素は、メモリデバイス３２５と同じダイ上にあり得るか、メモリデバイス３２５とは異なるダイ上にあるが、同じモジュール内であり得るか、またはメモリデバイス３２５およびコントローラ３２７の両方を含む、メモリシステム、例えば、固体状態ドライブ内にあり得る。メモリデバイス３２５は、いくつかのメモリセル３１１を（例えば、図１に例解されるメモリアレイ１００といったメモリアレイ内に）含むことができる。
【００２４】
メモリデバイス３２５は、感知回路３２９を含むことができる（例えば、メモリセル３１１を含むメモリアレイにアクセスするように、行復号器および／または列復号器によってアドレス信号を受信および復号するように）。一部の実施形態において、感知回路は、アナログ・デジタル変換器（ＡＤＣ）を含むことができる。ランピング感知信号は、ＡＤＣに（例えば、ランピング感知信号生成器を介して）、およびいくつかのメモリセル３１１に（例えば、行復号器を介して）出力することができる。いくつかの実施形態において、ランピング感知信号は、ある期間にわたって、開始の大きさから停止の大きさまで線形勾配で大きさを増加させることができる。開始および停止の大きさは、所与のアレイ内のメモリセル３１１をプログラムすることができる状態の範囲（例えば、−２Ｖ〜＋３Ｖ）を包含するように選択することができる。このように、ランピング感知信号は、単一の入力でもって、選択されたメモリセルの任意のデータ状態のための感知能力を提供することができる。信号のランピング期間は、メモリセルの状態の正確な検出との効率的な感知速度のバランスをとるように選択することができる。十分な電流が、関連付けられた感知線を通って流れる時（例えば、感知増幅器をトリップするために十分な）、ランピング感知信号からの入力を受信するＡＤＣの出力の値は、ラッチされ得る（例えば、ラッチ３３１において）。
【００２５】
ＡＤＣは、ランピング感知信号が変化する期間にわたり、カウンタと同様に機能し得る。ＡＤＣは、メモリセル３１１のデータ状態を表すデータの単位の数よりも、大きい数の単位を有するメモリセルの状態を表す値を出力するように構成することができる。例えば、ＡＤＣは、３つの単位（または別の数の単位）に対応する状態を記憶するように構成される、特定のメモリセル３１１に対して、７つの単位（例えば、ビット）を出力するように構成することができる。このため、ＡＤＣからの出力は、データ状態単独によって表されるものよりも、メモリセルの状態のより具体的な測定値を表すことができる。本明細書において説明されるように、例えば、データ状態に対応する３つの単位は、ハードデータを含み、一方で、残りの４つの単位は、ソフトデータを含むことができる。
【００２６】
ソフトデータは、正しいデータ状態がメモリセル３１１から感知されたがどうかを判定する上で助力するために、エラー訂正回路３５３に対して価値があり得る。しかしながら、全てのメモリセルに対して７つの単位を転送することは、各メモリセルに対してハードデータの３つのみの単位を転送すること（３つのデータの単位を記憶するメモリセルの例示的な場合）に対して、著しいスループットペナルティであり得る。このため、本開示のいくつかの実施形態に従い、ソフトデータの追加単位は、インターフェース３４３にわたって転送されない。むしろ、判定は、メモリセルの状態（例えば、ＡＤＣの出力によって表されるような）が、それぞれのデータ状態と関連付けられる、隣接する状態の分布間の谷内にあるかどうか、および／またはメモリセルの状態が、メモリセルのデータ状態と関連付けられる状態の分布の外側部分内にあるかどうかについて、行うことができる。
【００２７】
ＡＤＣは、メモリセルの状態を表す、ｘ数のデータの単位（例えば、７つのデータの単位）を出力するように構成することができる。しかしながら、感知回路３２９は、エントロピー符号化回路３４１へ、メモリセルのデータ状態を表す、ｘ数よりも少ないデータの単位（例えば、３つのデータの単位）を出力する（例えば、エントロピー符号化回路３４１へ）ように構成することができる。ｘ数のデータの単位は、メモリセルのデータ状態を判定する（例えば、どのレベルにメモリセルがプログラムされたかを判定する）ように、ラッチ３３１の各々からレベルマップ回路３３３−１、．．．、３３３−Ｐに出力することができる。レベルマップ回路３３３−１、．．．、３３３−Ｐは、ｘ数のデータの単位を、複数のデータ状態と関連付けられる複数の状態の分布と相関させることができる。
【００２８】
感知回路３２９は、ｘ数のデータの単位およびレベルマップ回路３３３−１、．．．、３３３−Ｐに基づいて、メモリセルの状態が谷内にあるかどうか、ならびに／またはメモリセルの状態が状態の分布の外側部分内にあるかどうかの指標を提供するように構成することができる。例えば、ｘ数のデータの単位はまた、メモリセルの状態が、それぞれのデータ状態と関連付けられる、隣接する状態の分布間の谷内にあるかどうか、および／またはメモリセルの状態が、メモリセルのデータ状態と関連付けられる状態の分布の外側部分内にあるかどうかを判定するように、谷チェック回路３３５−１、．．．、３３５−Ｐへ出力することができる。
【００２９】
一般的に、谷内にある状態を有する、および／または状態の分布の外側部分内にある状態を有する、メモリセルの不均一な分布が存在し得る。つまり、ほとんどのセルは、どのデータ状態にメモリセルがプログラムされたが明らかであるように、十分に状態の分布内である状態を有し得る。各メモリセル３１１に対して、感知回路３２９は、データ状態（例えば、レベル３３７−１、．．．、３３７−Ｐであり、ハードデータを含み得る）を判定することができ、かつエントロピー符号化回路３４１へ（例えば、指標３３９−１、．．．、３３９−Ｐを介して）、メモリセルの状態が谷内にあるかどうか、および／またはメモリセルの状態が状態の分布の外側部分内にあるかどうかを示すことができる。具体的に例解されていないが、メモリデバイス３２５は、データ状態を符号化する（例えば、低密度パリティチェック符号化アルゴリズムを使用して）ように構成することができる。
【００３０】
エントロピー符号化回路３４１は、無損失データ圧縮スキームを提供することができる。例えば、エントロピー符号化回路３４１は、ハフマン符号化を提供することができる。圧縮表の例は、図４に提供され、データへの符号化スキームの例示的な適用は、図５に提供される。エントロピー符号化回路３４１は、データ状態をエントロピー符号化されたデータの単位に相関させる圧縮表を利用することができる。圧縮表は、データ状態の各組み合わせの発生の推定された確率、ならびに状態が谷内および／または状態の分布の外側部分内にあるかどうかに基づいて導出される、可変長のエントロピー符号化されたデータの単位（例えば、コード）を含むことができる。例えば、特定のメモリセルが、十分な量のデータを前提として可能なデータ状態のうちのいずれか１つにプログラムされる、等しい確率が存在し得る。特定のメモリセルが谷内の状態を有する確率は、比較的低くあり得る（例えば、５％）。特定のメモリセルが谷内の状態を有する確率は、メモリデバイス３２５の寿命（例えば、年齢および／またはサイクル）にわたって増加し得る。したがって、エントロピー符号化回路は、メモリセルの状態が谷内にないことに応答して、より短いコード長を、およびメモリセルの状態が谷内にあることに応答して、より長いコード長を提供することができる。
【００３１】
エントロピー符号化回路３４１は、感知回路３２９の出力を符号化し、符号化された出力を、インターフェース３４３を介してコントローラ３２７に伝送することができる。一部の実施例において、インターフェース３４３は、オープンＮＡＮＤフラッシュインターフェース（ＯＮＦＩ）準拠インターフェースであり得る。感知回路３２９の符号化された出力は、メモリセルのデータ状態、ならびにメモリセルの状態が谷内にあるかどうか、および／または状態が状態の分布の外側部分内にあるかどうかを示す、信号を含むことができる。一部の実施形態において、符号化された出力の長さは、状態が、谷内および／または状態の分布の外側部分内にあるかどうかの指標を提供することができる（例えば、図４に関してより詳細に説明されるように、同じデータ状態に対して、谷内にない状態と比較して、より長いコード長によって示されるように）。特定のメモリセルの特定のデータ状態に対する、エントロピー符号化回路３４１から出力される、より大きい数のデータの単位は、特定のメモリセルの状態が谷内にあるということを示すことができる。
【００３２】
コントローラ３２７は、エントロピー復号回路３４５を含むことができ、これは、メモリデバイス３２５のインターフェース３４３に連結させることができる。エントロピー復号回路は、メモリデバイス３２５からエントロピー符号化回路３４１の出力を受信し、それを復号することができる。例えば、エントロピー復号回路３４５は、ハフマン復号を提供することができる。エントロピー復号回路３４５は、確定的に、エントロピー符号化されたデータ状態を含む可変長コードの長さを判定することができる（例えば、図４に関してより詳細に例解および説明されるように、可変長コードにわたるプレフィックス反復の欠如に基づいて）。エントロピー復号回路３４５は、可変長コードからエントロピー符号化されたデータ状態を復号することができ、エラー訂正回路３５１に（例えば、信頼性算出回路３５１を介して）、状態が谷内および／または状態の分布の外側部分内にあるかどうかの指標を提供することができる。いくつかの実施形態において、信頼性算出回路３５１はそれ自体、以下でより詳細に説明されるように、状態が谷内および／または状態の分布の外側部分内にあるかどうかの指標を提供することができる。
【００３３】
エントロピー復号回路３４５は、第１のメモリセルのデータ状態を表す、第１の複数のデータの単位を復号することができ、第２のメモリセルの同じデータ状態、ならびにメモリセルの状態が、それぞれのデータ状態と関連付けられる隣接する状態の分布間の谷内にあること、および／または状態が、メモリセルのデータ状態と関連付けられる状態の分布の外側部分内にあることを表す、第２の複数のデータの単位（異なるデータの単位）を復号することができる。第１の複数のデータの単位は、谷内にない、および／または状態の分布の外側部分内にない、状態を示す。
【００３４】
エントロピー復号回路３４５は、エントロピー符号化されたデータの単位およびデータ状態を相関させる、減圧表を利用することができる。一部の実施形態において、減圧表は、本明細書において説明される圧縮表と同じであり得る（例えば、図４に関して例解および説明される圧縮表）が、圧縮に関して逆のプロセスにおいて使用され得る。減圧表は、データ状態の各組み合わせの発生の推定された確率、ならびに状態が谷内および／または状態の分布の外側部分内にあるかどうかに基づいて導出される、可変長コードを含むことができる。減圧表の使用により、コントローラ３２７は、各メモリセル３１１に対して、データ状態（例えば、レベル３４７−１、．．．、３４７−Ｐであり、ハードデータを含み得る）を判定することができ、信頼性算出回路３５１（例えば、指標３４９−１、．．．、３４９−Ｐを介して）に、メモリセルの状態が谷内にあるかどうか、および／またはメモリセルの状態が状態の分布の外側部分内にあるかどうかを示すことができる。
【００３５】
コントローラ３２７は、エントロピー復号回路３４５に連結される信頼性算出回路３５１を含むことができる。例えば、信頼性回路３５１は、対数尤度比（ＬＬＲ）生成回路であり得る。信頼性算出回路３５１は、メモリセルの状態が、谷内および／または状態の分布の外側部分内にあることを示すデータ状態に対応する、データの単位の伝送（例えば、エントロピー復号回路３４５からの）に応答して、エラー訂正回路３５３に対して、低確信度ＬＬＲを生成することができる。信頼性算出回路３５１は、メモリセルの状態が谷内にないことを示すデータ状態に対応する、データの単位の伝送に応答して、エラー訂正回路３５３に対して、高確信度ＬＬＲを生成することができる。
【００３６】
コントローラ３２７は、信頼性算出回路３５１に連結されるエラー訂正回路３５３を含むことができる。例えば、エラー訂正回路３５３は、ＬＤＰＣ復号アルゴリズムを使用して、データ状態を復号するように構成される、低密度パリティチェック（ＬＤＰＣ）復号器であり得る。エラー訂正回路３５３は、メモリセルの状態が、谷内および／または状態の分布の外側部分内にあるかどうかに基づいて、示されたデータ状態に対するエラー訂正を実施するように（例えば、示されたデータ状態が正しいかどうかを判定するように）構成することができる。例えば、エラー訂正回路３５３は、確信伝播アルゴリズムへの入力として、メモリセルの状態が、谷内および／または状態の分布の外側部分内にあるという指標を使用するように構成することができる。
【００３７】
この最小限の追加の情報（例えば、メモリセルの状態が、谷内および／または状態の分布の外側部分内にあるという指標）は、エラー訂正回路３５３に対する劇的な性能改善を提供することができる。例えば、エラー訂正回路３５３は、８％のＥＣＣオーバヘッドを伴う、１×１０−５のコードワード失敗率に対する、３．３×１０−３の生のビットエラー率に対して、８．５×１０−３の生のビットエラー率を訂正するのに十分改善することができる。
【００３８】
具体的に例解されていないが、コントローラ３２７は、ステータス情報をステータスレジスタにロードすることができ、これは、入力／出力（Ｉ／Ｏ）回路とステータス情報をさらに通信することができる。Ｉ／Ｏ回路によって受信されるコマンドは、コマンドレジスタによってラッチすることができ、メモリデバイス３２５動作を制御するように、内部信号を生成するために、コントローラ３２７に転送することができる。コントローラ３２７は、ホストに連結され得る、および／またはその内部にあり得る。
【００３９】
コントローラ３２７は、ホスト回路からの制御接続によって提供される信号を復号することができる。これらの信号には、本明細書において説明されるようなデータ読み取り、データ書き込み、およびデータ消去動作を含む、メモリアレイ上での動作を制御するために使用される、チップ信号、書き込み許可信号、およびアドレスラッチ信号が含まれ得る。制御接続およびＩ／Ｏ接続は、集合的に、コントローラ３２７をホスト回路に連結する、ホストインターフェースと称され得る。コントローラ３２７は、状態機械、シーケンサ、制御回路、または何らかの他のタイプのコントローラであり得る。追加の回路および制御信号が提供され得ること、ならびに図３のメモリデバイスの詳細は、例解を容易にするために減少されていることが、当業者によって理解されるであろう。
【００４０】
図４は、本開示のいくつかの実施形態に従う、エントロピー符号化されたデータの単位およびデータ状態を相関させる圧縮表４５５を例解する。圧縮表４５５は、本明細書において説明されるような減圧表と類似し得る。第１の列「レベル」は、メモリセルのデータ状態を表す。第２の列「谷近傍」は、状態が、谷内にあるかどうか、および／またはメモリセルの状態が、それぞれのデータ状態と関連付けられる状態の隣接する分布間の谷内にあるかどうか、および／または状態が、メモリセルのデータ状態と関連付けられる状態の分布の外側部分内にあるということを表す。第３の列「符号化」は、データ状態に対応する、複数のエントロピー符号化されたデータの単位、ならびに同じそれぞれの行において示されるように、状態が谷内および／または状態の分布の外側部分内にあるかどうかを表す。例えば、第１の行は、データ状態０に対する「［０，０，０，０］」のエントロピー符号化されたデータの単位、ならびに状態が谷内および／または状態の分布の外側部分内にないという指標（例えば、「０」）を含む。
【００４１】
圧縮表４５５は、３つのデータの単位を記憶するように構成されるメモリセルのためのものであり、ここでは、各メモリセルは、８つのデータ状態（８レベルシステム）のうちの１つにプログラムされる。圧縮表は、メモリセルの状態が、谷内および／または状態の分布の外側部分内にある（１）、ならびに状態が、谷内および／または状態の分布の外側部分内にない（０）、両方の場合に対して、８つのデータ状態（レベル０〜７）の各々に対するエントリを含む。データ状態に対するエントロピー符号化は、状態が、谷内および／または状態の分布の外側部分内にない時に、より少ないデータの単位を、ならびに状態が、谷内および／または状態の分布の外側部分内にある時、より多いエントロピー符号化されたデータの単位を含む。
【００４２】
「０，０，０」は、状態が、谷内および／または状態の分布の外側部分内にあることを示す、それらのエントロピー符号化されたデータの単位に対するプレフィックスである（例えば、「０，０，０」は、状態が谷内にある時の「レベル０」に対するエントロピー符号化されたデータの単位である、「［０，０，０，１，１，０，１］」に対するプレフィックスである）ため、エントロピー符号化されたデータの単位「［０，０，０］」は、谷内にない状態と関連付けられる、８つのエントロピー符号化されたデータの単位のうちのいずれに対しても使用されない。このため、状態が谷内にない時の「レベル０」に対するエントロピー符号化されたデータの単位は、「［０，０，０，０］」である。かかる制約は、エントロピー符号化されたデータ状態を含む可変長コードの長さを判定する上で、エントロピー復号回路（例えば、図３に例解されるエントロピー復号回路３４５）を助力することができる（例えば、可変長のエントロピー符号化されたデータの単位にわたるプレフィックス反復の欠如に基づいて）。圧縮表４５５に列記される具体的なエントロピー符号化されたデータの単位は、例であり、当業者によって理解されるであろうように、エントロピー符号化されたデータの単位の他のコードまたは組み合わせを使用することができる。
【００４３】
圧縮表４５５に例解されるエントロピー符号化されたデータの単位は、エントロピー符号化回路によって伝送することができ、かつデータ状態、ならびにメモリセルの状態が、谷内および／または状態の分布の外側部分内にあるかどうかの両方を表すことができる。いくつかの実施形態において、エントロピー符号化回路は、メモリセルのデータ状態を示すために、ならびにメモリセルの状態が、谷内および／または状態の分布の外側部分内にないことを示すために必要な最小数のデータの単位を伝送することができる。例えば、圧縮表４５５に関して、３単位のメモリセルのデータ状態を示すための最小数のデータの単位は、３つのデータの単位である。また、３つのみのデータの単位は、この実施例におけるデータ状態１〜７に対して、メモリセルのデータ状態を示すため、ならびにメモリセルの状態が、谷内および／または状態の分布の外側部分内にないことを示すためには十分である。
【００４４】
特定のデータ状態（例えば、データ状態「レベル１」）に対して、第１の複数のエントロピー符号化されたデータの単位（例えば、「［０，０，０，１，１，０，０］」）は、状態が谷内および／または状態の分布の外側部分内にあること（例えば、「１」）に応答して、データ状態に対応して伝送することができる。同じ特定のデータ状態（例えば、データ状態「レベル１」）に対して、第２の複数のエントロピー符号化されたデータの単位（例えば、「［０，１，１］」）は、状態が谷内および／または状態の分布の外側部分内にないこと（例えば、「０」）に応答して、データ状態に対応して伝送することができる。圧縮表４５５に従い、状態が谷内および／または状態の分布の外側部分内にあること（例えば、「１」）と関連付けられる、複数のエントロピー符号化されたデータ単位は、状態が谷内および／または状態の分布の外側部分内にないこと（例えば、「０」）と関連付けられる、複数のエントロピー符号化されたデータ単位よりも大きい（例えば、少なくとも２つのデータ単位分、例えば、単一のフラグビットよりも多い）。第１および第２の複数のデータの単位の両方は、同じデータ状態（例えば、「レベル１」）に対応することができる。
【００４５】
かかるスキームは、状態が谷内および／または状態の分布の外側部分内にあることを示すために、少なくとも２つ多いデータの単位を含み得るが、全体的に、かかるスキームは、インターフェースにおいて、より大きいスループットを提供することができる。各メモリセルとの指標に必要とされるであろう、単一のフラグビットとは異なり、本スキームに従うより長いエントロピー符号化されたデータ単位は、特定のメモリセルが、谷内および／または状態の分布の外側部分内にある状態を記憶する時にのみ使用され、これは、本明細書において説明されるように、比較的まれに発生する。例えば、メモリセルあたり３単位を採用するメモリデバイスに関して、フラグビットは、３３％のスループットペナルティを課す。対照的に、本開示のいくつかの実施形態は、セルの５％が、谷内および／または状態の分布の外側部分内にある状態を記憶すると仮定すると、９．５％のスループットペナルティのみを伴って、同じ結果を達成することができる。
【００４６】
図５は、本開示のいくつかの実施形態に従う、種々のデータ状態に対応する種々のエントロピー符号化されたデータの単位の伝送、ならびに種々のメモリセル上に記憶される状態が谷内および／または状態の分布の外側部分内にあるかどうかの表形式の表示５５７を例解する。表形式の表示５５７の上部分は、０〜１５を付番されるメモリセルに対する、データ状態（例えば、「レベル」）、ならびに各メモリセルの状態が、谷内および／または状態の分布の外側部分内にあるかどうかの指標（０＝いいえ；１＝はい）を含む。表形式の表示５５７の下部分は、８単位幅のバスにわたって、１６のセルの各々に対して、どのようにエントロピー符号化されたデータの単位が伝送されるかを示す、０〜７を付番されるＤＱストローブを含む。図４への相互参照は、表形式の表示５５７に示される各データ状態と関連付けられる、エントロピー符号化されたデータの単位を示す。例えば、「セル０」は、「レベル７」および「谷０」に対する指標を有し、これは、図４を相互参照すると、エントロピー符号化されたデータの単位「［０，０，１］」と関連付けられる。したがって、「セル（０）」に対する「ＤＱ［０］」を見ると、エントロピー符号化されたデータの単位「０＿０＿１」は、「ＤＱ［０］」によって伝送される、第１の３つのデータの単位として例解される。理解されるように、同様の相互参照を、表形式の表示５５７に提示されるメモリセル、データ状態、および「谷」指標の各々に対して行うことができる。
【００４７】
図５において、メモリセルの５％超が、谷内および／または状態の分布の外側部分内にある状態を記憶すると示されるが、これは、メモリデバイスからのデータの実際のサンプルを示すためというよりもむしろ、例解目的で行われる。表形式の表示５５７は、異なる数のエントロピー符号化されたデータの単位が、本明細書において説明されるように、特定のメモリセルの状態が谷内および／または状態の分布の外側部分内にあることが示されるかどうかに依存して、同じデータ状態を示すように伝送され得ることを例解する。さらに、異なる数のエントロピー符号化されたデータの単位の伝送および受信の両方は、本明細書において説明されるように、いくつのエントロピー符号化されたデータの単位を、エントロピー符号化スキームの性質により、特定の伝送が含むかの追加の指標を伴うことなく発生し得る。
【００４８】
図６は、本開示のいくつかの実施形態に従う、少なくとも１つを含む種々のアプローチに従う、コードワードエラー率（ＣＷＥＲ）対生のビットエラー率（ＲＢＥＲ）を例解するプロットである。ＣＷＥＲおよびＲＢＥＲ軸上のハッシュマークは、プロットが両対数プロット（対数尺度を使用する）であることを示す。このプロットは、ＥＣＣへのハード入力（例えば、一部のこれまでのアプローチに従う第１の曲線６６２）に伴う、ハード読み取りのコードワード失敗率を、メモリセルの状態が谷内および／または状態の分布の外側部分内にあるという指標（例えば、本開示のいくつかの実施形態に従う第２の曲線６６４で例解されるような１つのソフト読み取りを介して）を有することに対して比較している。第１の曲線６６２は、ハード読み取り／ＥＣＣへのハード入力に伴う、コードワード失敗率である。第２の曲線６６４は、メモリセルの状態が谷内および／または状態の分布の外側部分内にあるという指標に伴う、コードワード失敗率である。水平線６６０は、１×１０−５のコードワードエラー率である。ハード読み取りは、３．３×１０−３のＲＢＥＲで、１×１０−５のコードワード失敗率を支持し得るが、メモリセルの状態が谷内および／または状態の分布の外側部分内にあるという指標では、８．５×１０−３のＲＢＥＲが支持され得る。
【００４９】
[結論]
本開示は、隣接するデータ状態間の谷内のメモリセル状態に関する装置および方法を含む。いくつかの方法は、メモリセルの状態が、それぞれのデータ状態と関連付けられる隣接する状態の分布間の谷内にあるかどうかを判定することを含むことができる。該方法は、メモリセルのデータ状態、およびメモリセルの状態が谷内にあるかどうかを示す信号を伝送することを含むことができる。
【００５０】
具体的な実施形態を本明細書において例解および説明してきたが、当業者は、同じ結果を達成すると算出される配設を、示される具体的な実施形態に代用することができることを理解するであろう。本開示は、本開示の１つ以上の実施形態の適応または改変を網羅することが意図される。上の説明は、制限的ではなく、例解的に行われていることが理解されるものとする。上の実施形態の組み合わせ、および本明細書において具体的に説明されていない他の実施形態は、上の説明を再考察すれば、当業者には明らかであろう本開示の１つ以上の実施形態の範囲は、上の構造および方法が使用される、他の用途を含む。したがって、本開示の１つ以上の実施形態の範囲は、添付の特許請求の範囲を、かかる特許請求の範囲が権利付与される同等物の全範囲と共に、参照して決定されるべきである。
【００５１】
前述の発明を実施するための形態において、一部の特性は、本開示を合理化する目的で、単一の実施形態に一緒にグループ化される。本開示の方法は、本開示の開示される実施形態が、各請求項で明示的に列挙されるものよりも多い特性を使用しなければならないという意図を反映するものとして解釈されないものとする。むしろ、以下の請求項が反映するように、発明の主題は、単一の開示される実施形態の全ての特性よりも少ない特性にある。このため、以下の特許請求の範囲は、本明細書において、各請求項は、別個の実施形態として自立する状態で、発明を実施するための形態に組み込まれる。
【図１】
2015531140.tif 000003
【図２】
2015531140.tif 000004
【図６】
2015531140.tif 000005
【図３】
2015531140.tif 000006
【図４】
2015531140.tif 000007
【図５】
2015531140.tif 000008
【手続補正書】
【提出日】平成27年3月5日(2015.3.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルの状態が、それぞれのデータ状態と関連付けられる隣接する状態の分布間の谷内にあるかどうかを判定することと、
前記メモリセルのデータ状態、および前記メモリセルの前記状態が前記谷内にあるかどうかを示す信号を伝送することと、を含む、方法。
【請求項２】
前記信号を伝送することは、前記データ状態、および前記メモリセルの前記状態が前記谷内にあるかどうかの両方を表す、複数のデータの単位を伝送することを含む、請求項１に記載の方法。
【請求項３】
前記信号を伝送することは、前記メモリセルの前記データ状態を示し、かつ前記メモリセルの前記状態が前記谷内にないことを示すために必要な最小数のデータの単位を伝送することを含む、請求項２に記載の方法。
【請求項４】
前記複数のデータの単位は、状態の特定の分布に関して、前記メモリセルの前記状態のより具体的な場所を示すソフトデータを含まない、請求項２に記載の方法。
【請求項５】
前記信号を伝送することは、前記データ状態に直接的に対応する複数のデータの単位、および前記メモリセルの前記状態が前記谷内にあるかどうかを示す追加単位を含む信号を伝送することを含む、請求項１に記載の方法。
【請求項６】
前記複数のデータの単位は、ハードデータを含む、請求項５に記載の方法。
【請求項７】
前記方法は、前記メモリセルの前記状態を感知することを含む、請求項１〜６のいずれか１項に記載の方法。
【請求項８】
判定することは、感知回路で判定することを含み、
伝送することは、前記感知回路およびエントロピー符号化回路のうちの１つで伝送することを含む、請求項１〜６のいずれか１項に記載の方法。
【請求項９】
メモリセルのアレイと、
前記アレイに連結される感知回路であって、
メモリセルの状態が、それぞれのデータ状態と関連付けられる隣接する状態の分布間の谷内にあるかどうかを判定し、かつ
前記メモリセルのデータ状態、および前記メモリセルの前記状態が前記谷にあるかどうかを示す信号を伝送するように構成される、感知回路と、を備える、装置。
【請求項１０】
前記感知回路は、前記データ状態、および前記メモリセルの前記状態が前記谷にあるかどうかの両方を表す、複数のデータの単位として前記信号を伝送するように構成される、請求項９に記載の装置。
【請求項１１】
前記感知回路は、前記メモリセルの前記データ状態を示し、かつ前記メモリセルの前記状態が前記谷にないことを示すために必要な最小数のデータの単位として前記信号を伝送するように構成される、請求項１０に記載の装置。
【請求項１２】
前記複数のデータの単位は、状態の特定の分布に関して、前記メモリセルの前記状態のより具体的な場所を示すソフトデータを含まない、請求項１０に記載の装置。
【請求項１３】
前記感知回路は、前記データ状態に直接的に対応する複数のデータの単位、および前記メモリセルの前記状態が前記谷にあるかどうかを示す追加単位として前記信号を伝送するように構成される、請求項９に記載の装置。
【請求項１４】
前記複数のデータの単位は、ハードデータを含む、請求項１３に記載の装置。
【請求項１５】
前記信号を伝送するためのエントロピー符号化回路を含む、請求項９に記載の装置。
【国際調査報告】
2015531140.tif 000009
2015531140.tif 000010
2015531140.tif 000011