(57)【要約】軸方向に取り付け可能な素子は、下部および上部電気接点を備える半導体チップを含む。下部ダイパッドは電気的および機械的にチップの下部電気接点に接続する。上部ダイパッドは電気的および機械的にチップの上部電気接点に接続する。第１の軸方向に延在する電気リードは電気的および機械的に上部ダイパッドに接続し、第１の軸方向に延在する。第２の軸方向に延在する電気リードは電気的および機械的に下部ダイパッドに接続し、第１の軸方向とは反対の第２の軸方向に延在する。パッケージング素材は半導体チップ、上部および下部ダイパッド、および第１および第２の軸方向に延在するリードの一部を封止する。第１および第２のリードはパッケージング素材から延在し、素子が別の電気部品に軸方向に取り付けられるように適応される。【選択図】図２
2015534286.tif 000002
【特許請求の範囲】
【請求項１】
軸方向に取り付け可能な素子であって、
（ａ）下部および上部電気接点を備える半導体チップと、
（ｂ）電気的および機械的に前記チップの前記下部電気接点に接続する下部ダイパッドと、
（ｃ）電気的および機械的に前記チップの前記上部電気接点に接続する上部ダイパッドと、
（ｄ）第１の軸方向に延在する電気リードであって、電気的および機械的に前記上部ダイパッドに接続し、第１の軸方向に延在する電気リードと、
（ｄ）第２の軸方向に延在する電気リードであって、電気的および機械的に前記下部ダイパッドに接続し、前記第１の軸方向とは反対の第２の軸方向に延在する電気リードと、
（ｅ）前記半導体チップ、前記上部および下部ダイパッド、および前記第１および第２の軸方向に延在するリードの一部を封止するパッケージング素材と、
を備え、
前記第１および第２のリードは前記パッケージング素材から延在し、素子が別の電気部品に軸方向に取り付けられるように適応される、素子。
【請求項２】
前記第１および第２のリードは共通の長手方向軸に沿って延在し、前記下部および上部ダイパッドは前記長手方向軸を含む平面に延在する、請求項１に記載の軸方向に取り付け可能な素子。
【請求項３】
前記上部および下部ダイパッドは、それぞれ前記第１および第２のリードにはんだ接合によって接続する、請求項１に記載の軸方向に取り付け可能な素子。
【請求項４】
前記上部および下部ダイパッドは、それぞれ前記第１および第２のリードにレーザ溶接によって接続する、請求項１に記載の軸方向に取り付け可能な素子。
【請求項５】
前記上部ダイパッドは上部平面に延在し、前記下部ダイパッドは下部平面に延在し、前記上部および下部平面は互いに平行であり、互いにずれている、請求項１に記載の軸方向に取り付け可能な素子。
【請求項６】
前記半導体チップは前記上部平面と下部平面との間に位置する、請求項５に記載の軸方向に取り付け可能な素子。
【請求項７】
前記パッケージング素材は円筒形の構成を有するハウジングである、請求項１に記載の軸方向に取り付け可能な素子。
【請求項８】
前記ハウジングは前記共通の長手方向軸に平行な円筒形の軸を有する、請求項７に記載の軸方向に取り付け可能な素子。
【請求項９】
前記パッケージング素材は長方形の構成を有するハウジングである、請求項１に記載の軸方向に取り付け可能な素子。
【請求項１０】
前記半導体チップは出力ダイオードである、請求項１に記載の軸方向に取り付け可能な素子。
【請求項１１】
前記半導体チップは過渡電圧サプレッサである、請求項１に記載の軸方向に取り付け可能な素子。
【請求項１２】
前記半導体チップはＬＥＤである、請求項１に記載の軸方向に取り付け可能な素子。
【請求項１３】
前記半導体チップは前記上部および下部ダイパッドにはんだ接合される、請求項１に記載の軸方向に取り付け可能な素子。
【請求項１４】
軸方向に取り付け可能な素子を形成する方法であって、
（ａ）下部ダイパッドを半導体チップの下部電気接点に電気的および機械的に接続することと、
（ｂ）上部ダイパッドを前記半導体チップの上部電気接点に電気的および機械的に接続することと、
（ｃ）第１の軸方向に延在する電気リードを前記上部ダイパッドに電気的および機械的に接続し、前記第１のリードは第１の軸方向に延在することと、
（ｄ）第２の軸方向に延在する電気リードを前記下部ダイパッドに電気的および機械的に接続し、前記第２のリードは、前記第１の軸方向とは反対の第２の軸方向に延在することと、
（ｅ）前記半導体チップ、前記上部および下部ダイパッド、前記第１および第２の軸方向に延在するリードの一部をパッケージング素材に封止することと、
を含み、
前記第１および第２のリードは前記パッケージング素材から延在し、前記素子が別の電気部品に軸方向に取り付けられるように適応される、方法。
【請求項１５】
前記下部および上部ダイパッドを平面に延在するように配置することをさらに含み、前記平面は前記第１および第２のリードが延在する長手方向軸を含む、請求項１４に記載の方法。
【請求項１６】
前記上部および下部ダイパッドを、前記第１および第２のリードにそれぞれはんだ接合によって接続することをさらに含む、請求項１４に記載の方法。
【請求項１７】
前記上部および下部ダイパッドを、前記第１および第２のリードにそれぞれレーザ溶接によって接続することをさらに含む、請求項１４に記載の方法。
【請求項１８】
請求項１４に記載の方法であって、前記上部ダイパッドを上部平面に延在するように配置し、前記下部ダイパッドを下部平面に延在するように配置することをさらに含み、前記上部および下部平面は互いに平行であり、互いにずれている、方法。
【請求項１９】
前記半導体チップを前記上部平面と下部平面との間に配置することをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記パッケージング素材は円筒形の構成を有する、請求項１４に記載の方法。
【請求項２１】
前記ハウジングの円筒形の軸を、前記共通の長手方向軸と平行になるように配置することをさらに含む、請求項２０に記載の方法。
【請求項２２】
前記パッケージング素材は長方形の構成を有する、請求項１４に記載の方法
【請求項２３】
請求項１６に記載の方法であって、前記はんだ接合を同時に形成することをさらに含み、前記はんだ接合は、前記上部および下部ダイパッドを前記半導体チップの前記上部および下部電気接点にそれぞれ接続する、方法。
【請求項２４】
請求項１６に記載の方法であって、上部ダイパッドを前記半導体チップの上部電気接点に接続する前記はんだ接合を形成する前に、前記下部ダイパッドを前記半導体チップの前記下部電気接点に接続する前記はんだ接合を形成することをさらに含む、方法。
【請求項２５】
請求項２４に記載の方法であって、前記下部ダイパッドを前記下部電気接点リードに接続する前記はんだ接合は、前記上部ダイパッドを前記半導体チップの前記上部電気接点に接続する前記はんだ接合を形成するために用いるはんだよりも溶融温度が高いはんだから形成される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
アキシャルパッケージは、多様なダイまたはチップを封止するために用いられる。様々な種類の多数のアキシャルパッケージが利用可能であり、その多くは標準化されている。たとえば、ＤＯ−４１は、整流器などに用いられる高出力ダイオードを封止するために一般に用いられるパッケージである。半導体技術協会によって一般に標準化される標準化アキシャルパッケージの別の例には、ＤＯ−１５、ＤＯ−２０１ＡＤおよびＰ６００が含まれる。
【背景技術】
【０００２】
図１ａおよび１ｂは典型的なアキシャルパッケージ１０の一例を示す。図１ａは組み立てるために位置合わせされている部品を示し、図１ｂは組み立て後の部品を示す。パッケージ１０はダイまたはチップ１５、はんだウェハ２０、およびリード２５を含み、リード２５の一端はリード頭部３０で終結する。図示するように、チップはリード頭部３０間に位置し、工程中にはんだが溶ける高温のリフロー工程を受けて、はんだウェハ２０によって接合される。部品は接合後に成形工程を経て、成形材料から形成された円筒形の本体内に封止される。
【０００３】
図１ａおよび１ｂに示すアキシャルパッケージの設計には複数の欠点がある。たとえば、図１ａから分かるように、部品を互いに注意深く搭載し、位置合わせする必要がある。この工程の性質から、部品を積み重ねるために自動工程を採用することは難しいため、手動工程が一般的に利用される。別の欠点は、チップの大きさに合わせて、様々な大きさのリード頭部を備えるリードが必要となることである。そのため、その内部で部品を積み重ねて位置合わせを行うために、様々な大きさのアセンブリが必要となる。機械的に損傷することがないようにチップを完全に覆わなければならないため、一種類の大きさのリード頭部を様々な大きさのチップに用いることはできない。ただし、位置合わせの問題が生じ得るため、リード頭部は大き過ぎてもいけない。この理由から、一種類の大きさのアセンブリを用いて、その内部で部品を位置合わせすることは現実的ではない。そのため、チップの大きさを選びなおすたびに、関連する部品すべてを変更する必要がある。結果的に、維持しなくてはならないリード頭部およびアセンブリの在庫が増える。
【０００４】
既存のアキシャルパッケージの設計のさらに別の欠点は、はんだ濡れ性が悪くなり得ることである。これは、フラックス洗浄工程を受けるには部品が繊細すぎるため、部品を接合するためにはんだフラックス工程を用いることができないためである。フラックスを用いないと、かなりのはんだボイドが生じることもある。この問題を克服するために、サブアセンブリをリフロー炉または真空炉で還元雰囲気にさらすことも多い。ただし、炉の制御および維持には注意深い管理が必要である。さらに、はんだリフロー工程は手動工程であり、はんだの品質に影響する多くの要因がある。これらの要因には、温度分布、ガス雰囲気、および一度に炉内に配置されるサブアセンブリの数が含まれる。これらの要因のそれぞれは変動することもあるため、最終的な素子においてロットごとに品質が異なることもある。
【０００５】
したがって、前述の問題を克服するアキシャルパッケージの設計を提供することが望ましい。
【発明の概要】
【０００６】
本発明の一態様によれば、軸方向に取り付け可能な素子が提供される。素子は、下部および上部電気接点を備える半導体チップを含む。下部ダイパッドは電気的および機械的にチップの下部電気接点に接続する。上部ダイパッドは電気的および機械的にチップの上部電気接点に接続する。第１の軸方向に延在する電気リードは、電気的および機械的に上部ダイパッドに接続し、第１の軸方向に延在する。第２の軸方向に延在する電気リードは、電気的および機械的に下部ダイパッドに接続し、第１の軸方向とは反対の第２の軸方向に延在する。パッケージング素材は、半導体チップと、上部および下部ダイパッドと、第１および第２の軸方向に延在するリードの一部とを封止する。第１および第２のリードはパッケージング素材から延在し、素子が別の電気部品に軸方向に取り付けられるように適応される。
【図面の簡単な説明】
【０００７】
【図１ａ】組み立てるために位置合わせされている、従来のアキシャルパッケージの一例の部品を示す。
【図１ｂ】組み立て後の従来のアキシャルパッケージを示す。
【図２】半導体ダイまたはチップなどの電子部品を収容する、アキシャルパッケージの一例の断面図を示す。
【図３】軸方向に取り付け可能な素子を作成するための工程の一例を示すフローチャートである。
【図４】軸方向に取り付け可能な素子を作成するための工程の別の例を示すフローチャートである。
【発明を実施するための形態】
【０００８】
図２は、半導体ダイまたはチップなどの電子部品を収容する、アキシャルパッケージの一例の断面図を示す。チップまたはダイは出力ダイオード、過渡電圧サプレッサ、ＬＥＤなどの任意の種類の電極素子であってもよい。図示するように、チップ１１５は、第１のダイパッド１２０の表面にはんだ付けされ、第１のダイパッド１２０とチップ１１５の下部表面上の電極との間の電気的接点を確立する。第１のダイパッド１２０は、製造の結果得られるアキシャルパッケージを貫通する長手方向または軸方向軸に平行な平面内に延在する。同様に、チップ１１５は第２のダイパッド１３０の表面にはんだ付けされ、第２のダイパッド１３０とチップ１１５の上部表面の電極との間の電気的接点を確立する。第２のダイパッド１３０も、製造の結果得られるアキシャルパッケージを貫通する長手方向または軸方向軸に平行な平面内に延在する。結果として、チップ１１５も軸方向または長手方向に延在する。ダイパッドおよびリードは、銅などの任意の適切な導電材から形成されてもよい。
【０００９】
第１の電気的ダイパッド１２０は第１の軸方向に延在するリード１２５に電気的に接続し、第２の電気ダイパッド１３０は第２の軸方向に延在するリード１３５に電気的に接続する。一部の実施形態では、電気接続は、はんだ接合またはレーザ溶接で確立されてもよい。別の実施形態では、ダイパッドおよびそれぞれのリードは、単一のリードフレームとして一体化して形成されてもよい。ダイパッド１２０および１３０、およびリード１２５および１３５はすべて軸方向に配向されるが、互いにずれている。それによって、ダイパッド１２０および１３０は、リード１２５および１３５が延在する面と平行ではあるが、それとは異なる平面に延在する。このようにして、ダイパッド１２０および１３０は互いに十分近いため、それぞれがダイ１１５のそれぞれの表面に接触する。
【００１０】
完成した構造はハウジング１４０を含み、ハウジング１４０はチップ１１５、およびダイパッド１２０および１３０を完全に封止する。第１および第２の軸方向に延在するリード１２５および１３５は、外部素子に電気的に接続できるように、素子ハウジング１４０から横方向外側に延在する。例示する実施形態では、リード１２５および１３５は共通の平面で素子から反対方向に延在するが、これは必須ではない。１つの実装では、標準のアキシャルパッケージ設計に適合して、ハウジング１４０は概して円筒形の構成を取る。ただし、ハウジングは他の形態をとることもある。たとえば、ある事例では、長方形の形状のハウジングが一部の適用では有利であることもある。
【００１１】
製造中に、典型的には、まずダイパッド１２０にはんだ層を塗布し、チップ１１５をダイパッド１２０上に配置することによって、チップ１１５はダイパッド１２０および１３０にはんだ接合される。次に、接合されていないチップの上部表面に、はんだ層を施してもよい。ダイパッド１３０を次にチップ１１５の上に配置し、結果として得られるアセンブリを高温リフロー工程で適切な溶融温度まで加熱することができる。このようにして、半導体チップ１１５とダイパッド１２０との間の接合、および半導体チップ１１５とダイパッド１３０との間の接合を同時に形成することができる。
【００１２】
別の実装では、半導体チップ１１５とダイパッド１２０との間の接合をまず形成し、その後、半導体チップ１１５とダイパッド１３０との間の接合を形成してもよい。この実装では、チップの上部表面に用いるはんだの溶融温度は、チップの下部表面上に用いるはんだの溶融温度より低くてもよい。これによって、上部表面接合工程の熱によって、先に形成された下部表面接合が溶けることを防ぐ。
【００１３】
その後の工程は、リードフレームを用いる素子の製造における既知の技術にしたがって実行することができる。たとえば、結果として得られるアセンブリを型内に配置してもよく、パッケージング素材、たとえばエポキシを圧力下で型に押し込めてもよい。素材は周囲を流れ、チップおよびダイパッドを完全に封止する。樹脂を硬化し、型を開けた後、素子は固体樹脂包装材１４０を備え、アキシャルリード１２５および１３５は固体樹脂包装材１４０から延在する。
【００１４】
複数の有利点が前述のアキシャルアセンブリ設計から生じる。まず、部品およびダイスの在庫管理を一体化することができる。図１に示す素子を製造する際に用いるアキシャル部品およびツールのほとんどは、もはや必要ない。必要ではなくなった物には、様々な大きさのリード頭部および様々な大きさのチップを収容するスタッキングボート、ダイスシェイクホルダーおよびリフロー炉が含まれる。在庫で管理する必要があるアキシャル部品は、直径が異なる少数の端子リードのみである。このアキシャルアセンブリに必要な他の部品およびダイスのすべては、表面実装製品ラインと共有できるため、大きく費用を節約できる可能性が生じる。
【００１５】
別の有利点は、製造工程を容易に自動化できることである。このように、アキシャルパッケージを形成するために用いられる従来の手動で搭載し、積層する工程は、表面実装のダイスはんだ工程に類似する自動工程に代替される。さらに、炉リフローステップで必要であった手動搭載も排除される。
【００１６】
前述のアキシャルアセンブリ設計から生じるさらに別の有利点は、安定した品質制御の維持が行いやすいことである。これが可能になる原因の一部は、ダイスはんだおよび洗浄のためにフラックスを用いることによって、はんだ濡れ性が良くなり、はんだボイドが少なくなるためである。自動工程の性質によっても、ロットごとに品質が異なる可能性が低くなる。
【００１７】
さらに、前述のアキシャルアセンブリ設計を製造するために用いる工程は、設計変更に対応しやすい。たとえば、チップの大きさが変更されても、ダイパッドおよびスタッキングボートを変更する必要はない。ＳＭＡ、ＳＭＢおよびＳＭＣなどの既存の表面実装パッケージは、それぞれ一定の範囲のチップの大きさに対応する。チップの大きさの変更によって、異なるダイパッドが必要であり、あるパッケージから別のパッケージ（たとえば、ＳＭＣからＳＭＢ）に変更が必要な場合は、このような変更も新しい工程で行うことができる。サブアセンブリが適切な直径を持つリードに適合し、接続する限り、サブアセンブリを任意のアキシャルパッケージを形成するように成形することができる。このように、製造工程は、設計変更に関して非常に柔軟である。
【００１８】
一部の実装では、アキシャルリードはスズで事前にめっきされたリードであってもよく、このリードはレーザ溶接によってダイパッドに接合されてもよい。このように、結果として得られるアキシャル部品では、リードをさらにめっきすることが必要ではない。その結果として、めっき費用は低減される。さらに、めっき工程中にリードが変形する恐れもない。結果として、アセンブリの収率を高く維持することができ、それによって、製造費用が低減する。
【００１９】
図３は、軸方向に取り付け可能な素子を製造するための工程の一例を示すフローチャートである。この方法はステップ３１０で開始され、第１の軸方向に延在するリードは電気的および機械的に下部ダイパッドに接続する。さらに、ステップ３２０では、第２の軸方向に延在するリードは、電気的および機械的に上部ダイパッドに接続する。半導体チップは、ステップ３３０で、下部ダイパッドにはんだ接合される。ステップ３４０において、はんだはチップの上部表面に塗布され、ステップ３５０において、上部ダイパッドは下部ダイパッドにはんだ接合される。最後に、ステップ３６０において、チップおよびダイパッドはパッケージング素材で封止される。
【００２０】
図４は、軸方向に取り付け可能な素子を製造するための工程の別の例を示すフローチャートである。この方法はステップ４１０で開始され、半導体チップは下部ダイパッドにはんだ接合される。ステップ４２０において、はんだはチップの上部表面に塗布され、ステップ４３０において、上部ダイパッドは下部ダイパッドにはんだ接合される。ステップ４４０において、第１の軸方向に延在するリードは電気的および機械的に下部ダイパッドに接続する。さらに、ステップ４５０において、第２の軸方向に延在するリードは電気的および機械的に上部ダイパッドに接続する。最後に、ステップ４６０において、チップおよびダイパッドはパッケージング素材で封止される。
【００２１】
もちろん、前述の通り、別の実装では、半導体チップ１１５とダイパッド１２０との間の接合、および半導体チップ１１５とダイパッド１３０との間の接合を同時に形成することもできる。この手法の１つの有利点は、接合チップ１１５をダイパッド１２０に接合するために用いるはんだの溶融温度は、チップをダイパッド１３０に接合するために用いるはんだと同じ溶融温度であってもよいことである。
【００２２】
前述の例および開示は、例示を目的とするものであって、限定的なものではない。前述の例および説明は多くの変形および代替を当業者に示唆するものである。これらの代替および変形は添付請求項の範囲に含まれるよう意図される。当該技術に精通した者は本明細書に記載する特定の実施形態に同等な他の実施形態を認識し得る。この同等の実施形態もまた、本明細書に添付の請求項に含まれるよう意図される。
【図１】
2015534286.tif 000003
2015534286.tif 000004
2015534286.tif 000005
2015534286.tif 000006
2015534286.tif 000007
【国際調査報告】
2015534286.tif 000008
2015534286.tif 000009
2015534286.tif 000010