(57)【要約】  本発明は、絶縁体層が少なくとも１つのプニクチド含有膜と相互作用するＭＩＳおよびＳＩＳデバイスにおける絶縁層の品質を向上させるための戦略を提供する。本発明の原理は、非常に薄い（２０ｎｍ以下）ｉ−ＺｎＳなどのカルコゲニドを含む絶縁膜が、プニクチド半導体を組み込むＭＩＳおよびＳＩＳデバイスにおいて驚くほどに優れたトンネル障壁であるという発見に少なくとも部分的に基づく。一態様では、本発明は、少なくとも１つのプニクチド半導体を含む半導体領域と、半導体領域と電気的に接続される絶縁領域であって、少なくとも１つのカルコゲニドを含んで０．５ｎｍ〜２０ｎｍの範囲内の厚さを有する絶縁領域と、絶縁領域が集電体領域と半導体領域との間に電気的に介在されるように、半導体領域と電気的に接続される整流領域とを備える光起電力デバイスに関する。【選択図】図１
2015532537.tif 000002
【特許請求の範囲】
【請求項１】
ａ）少なくとも１つのプニクチド半導体を含む半導体領域と、
ｂ）前記半導体領域に電気的に接続される絶縁領域であって、少なくとも１つのカルコゲニドを含み、０．５ｎｍ〜２０ｎｍの範囲内の厚さを有する絶縁領域と、
ｃ）前記絶縁領域が集電体領域と前記半導体領域との間に電気的に介在するように前記半導体領域と整流電気通信する整流領域と、を備える、光起電力デバイス。
【請求項２】
光起電力デバイスを製造する方法であって、
ａ）少なくとも１つのプニクチド半導体を含む半導体層を提供するステップと、
ｂ）前記半導体層上に、少なくとも１つのカルコゲニドを含み、０．５ｎｍ〜２０ｎｍの範囲の厚さを有する絶縁層を直接または間接的に形成するステップと、
ｃ）前記絶縁層上に追加層を直接または間接的に形成するステップであって、前記絶縁層が前記追加層と前記半導体層との間に電気的に介在し、かつ前記半導体層、前記絶縁層、および前記追加層が、前記追加層が前記半導体層と整流電気通信する光起電力接合を形成するように、追加層を形成するステップと、を含む、方法。
【請求項３】
前記プニクチド半導体は亜鉛および亜リン酸を含む、請求項１または２に記載のデバイスまたは方法。
【請求項４】
前記カルコゲニドは、亜鉛および硫黄またはｉ−ＺｎＳを含む、請求項１〜３のいずれかに記載のデバイスまたは方法。
【請求項５】
前記プニクチド半導体および前記カルコゲニドは、タイプＩバンド整合を有する、請求項１〜４のいずれかに記載のデバイスまたは方法。
【請求項６】
前記光起電力接合はＭＩＳまたはＳＩＳ接合を含む、請求項１〜５のいずれかに記載の方法。
【請求項７】
前記絶縁層は、１ｎｍ〜１５ｎｍの範囲内の厚さを有する、請求項１〜６のいずれかに記載のデバイスまたは方法。
【請求項８】
前記絶縁層は、１ｎｍ〜１０ｎｍの範囲内の厚さを有する、請求項１〜７のいずれかに記載のデバイスまたは方法。
【請求項９】
前記絶縁層は、少なくとも１つの亜鉛含有カルコゲニドを含む、請求項１〜８のいずれかに記載のデバイスまたは方法。
【請求項１０】
前記絶縁層は、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ１−ｙＳｅｙ、Ｚｎ１−ｘＣｄｘＳｅ、ＺｎＳ１−ｙＯｙ、ＣｄＳ、Ｚｎ１−ｘＣｄｘＳ、Ｍｇ１−ｘＺｎｘＳ、およびこれらの組み合わせからなる群から選択される少なくとも１つの亜鉛含有カルコゲニドを含む、請求項１〜９のいずれかに記載のデバイスまたは方法。
【請求項１１】
前記半導体領域は、ヒ化亜鉛（Ｚｎ３Ａｓ２）、アンチモン化亜鉛（Ｚｎ３Ｓｂ２）、リン化カドミニウム（Ｃｄ３Ｐ２）、ヒ化カドミニウム（Ｃｄ３Ａｓ２）、アンチモン化カドミニウム（Ｃｄ３Ｓｂ２）、およびそれらの組み合わせから選択される半導体を含む、請求項１〜１０のいずれかのデバイスの請求項に記載のデバイス。
【請求項１２】
前記半導体領域はｐ型リン化亜鉛を含む、請求項１〜１１のいずれかのデバイスの請求項に記載のデバイス。
【請求項１３】
前記半導体領域はｐ型リン化亜鉛を含み、前記半導体領域は前記半導体領域と前記絶縁領域との間の界面に近位のプニクチド合金を備える、請求項１〜１２のいずれかのデバイスの請求項に記載のデバイス。
【請求項１４】
前記整流領域はＭｇを含む金属導電体である、請求項１〜１３のいずれかのデバイスの請求項に記載のデバイス。
【請求項１５】
前記整流領域は、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ１−ｙＳｅｙ、Ｚｎ１−ｘＣｄｘＳｅ、ＺｎＳ１−ｙＯｙ、ＣｄＳ、Ｚｎ１−ｘＣｄｘＳ、Ｍｇ１−ｘＺｎｘＳ、およびそれらの組み合わせから選択される半導体を含む、請求項１〜１４のいずれかのデバイスの請求項に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権主張
本特許出願は、全ての目的についてその全体が本明細書に組み込まれる、２０１２年１０月９日付出願の、題名「ＰＨＯＴＯＶＯＬＴＡＩＣ  ＤＥＶＩＣＥＳ  ＩＮＣＯＲＰＯＲＡＴＩＮＧ  ＴＨＩＮ  ＣＨＡＬＣＯＧＥＮＩＤＥ  ＦＩＬＭ  ＥＬＥＣＴＲＩＣＡＬＬＹ  ＩＮＴＥＲＰＯＳＥＤ  ＢＥＴＷＥＥＮ  ＰＮＩＣＴＩＤＥ−ＣＯＮＴＡＩＮＩＮＧ  ＡＢＳＯＲＢＥＲ  ＬＡＹＥＲ  ＡＮＤ  ＥＭＩＴＴＥＲ  ＬＡＹＥＲ」の米国特許仮出願第６１／７１１，５８０号の利益を主張する。
【０００２】
本発明は、吸収体−絶縁体−集電体構造（例えば、ＭＩＳおよびＳＩＳ構造）を有するタイプの光起電力デバイスの分野におけるものである。より具体的には、本発明はそのような、絶縁体が少なくとも１つのカルコゲニドを含む極薄層であり、少なくとも１つの半導体層がプニクチド半導体を含むデバイスに関する。
【背景技術】
【０００３】
プニクチド系半導体は、ＩＩＢ／ＶＡ族半導体を含む。リン化亜鉛（Ｚｎ３Ｐ２）はＩＩＢ／ＶＡ族半導体の一種である。リン化亜鉛および類似のプニクチド系半導体材料は、薄膜光起電力デバイスにおける光活性吸収体としての著しい可能性を有する。例えば、リン化亜鉛は、１．５ｅＶの直接バンドギャップ、可視領域における高光吸収度（例えば、１０４〜１０５ｃｍ−１より大きい）、および長い少数キャリア拡張長（約５〜約１０μｍ）が報告されている。Ｎ．Ｃ．ＷｙｅｔｈおよびＡ．Ｃａｔａｌａｎｏ，Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ５０（３），１４０３−１４０７（１９７９）。これによって高集電効率が許容される。また、ＺｎおよびＰなどの材料は豊富にあり、低コストである。
【０００４】
リン化亜鉛はｐ型またはｎ型のいずれかとして知られる。今までは、ｐ型リン化亜鉛を生成するほうがとても簡単であった。Ａ．ＣａｔａｌａｎｏおよびＲ．Ｂ．Ｈａｌｌ，Ｊｏｕｒｎａｌ  ｏｆ  Ｐｈｙｓｉｃｓ  ａｎｄ  Ｃｈｅｍｉｓｔｒｙ  ｏｆ  Ｓｏｌｉｄｓ  ４１（６），６３５−６４０（１９８０）を参照のこと。ｎ型リン化亜鉛を、特に工業規模に好適な方法を用いて調製することは、いまだに挑戦的なことである。研究者らはｎ型リン化亜鉛を、分子線エピタキシー法によって、別々の亜鉛およびリン化物源を用いて調製してきた。Ｓｕｄａら、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，６９（１６），２４２６（１９９６）。これらの膜は低膜品質および化学量論上の制御不足によって、光起電力挙動を示さなかった。このことは、リン化亜鉛に基づくｐ−ｎホモ接合の生成を混同させた。
【０００５】
その結果、リン化亜鉛を用いる太陽電池は、Ｍｇショットキー接触、液体接触、またはｐ／ｎヘテロ接合を有して構成されるのが最も一般的となった。Ｆ．Ｃ．Ｗａｎｇ，Ａ．Ｌ．ＦａｈｒｅｎｂｒｕｃｈおよびＲ．Ｈ．Ｂｕｂｅ，Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ５３（１２），８８７４−８８７９（１９８２）。Ｍ．Ｂｈｕｓｈａｎ，Ｊ．Ａ．ＴｕｒｎｅｒおよびＢ．Ａ．Ｐａｒｋｉｎｓｏｎ，Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  １３３（３），５３６−５３９（１９８６）。Ｍ．ＢｈｕｓｈａｎおよびＡ．Ｃａｔａｌａｎｏ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ３８（１），３９−４１（１９８１）。例示的な光起電力デバイスは、ｐ−Ｚｎ３Ｐ２／Ｍｇに基づくショットキー接触を組み込むものを含み、太陽エネルギー変換について約６％より高い効率性を示している。Ｍ．ＢｈｕｓｈａｎおよびＡ．Ｃａｔａｌａｎｏ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ３８（１），３９−４１（１９８１）。このようなダイオードの効率性は、開路電圧を、Ｚｎ３Ｐ２およびＭｇなどの金属を含む接合について得られる約０．８ｅＶの障壁の高さによって、理論的に約０．５ボルトに制限する。
【０００６】
リン化亜鉛およびＭｇなどの金属接触に基づくショットキー系デバイスは、その性能が制限されている。１つの要因としては、金属−半導体界面の質を制御するのが難しいことが挙げられる。これらのデバイスの性能を向上させる１つの手法は、絶縁層、またはトンネル障壁を、半導体と金属の間の界面に組み込むことである。このような構造は、金属−絶縁体−半導体（ＭＩＳ）デバイスとして知られている。ＭＩＳデバイスは一般的に、少なくとも部分的により低い界面トラップ密度に起因して、従来のショットキーデバイスよりも良い性能を示す。電子工学では、トンネル接合とも呼ばれるトンネル障壁は、トンネル障壁よりも相対的に導電的な２つの材料の間にある、例えば薄い絶縁層または電位である障壁である。いかなる理論に縛られることを望むものではないが、電流は量子トンネル現象のプロセスによって障壁を通り抜けるものと考えられている。古典的には、電子流が障壁を通り抜ける可能性はゼロである。しかしながら、量子力学によれば、電子は障壁内にてゼロでない波の振幅を有するため、障壁を通り抜けるいくらかの可能性を有する。実際のところ、電流は実に障壁を通り抜ける。
【０００７】
以前のリン化亜鉛に基づくＭＩＳデバイスは、比較的厚いＡｌ２Ｏ３絶縁層およびＡｌ最上部接触を用いて生成されていた。Ｍ．Ｓ．Ｃａｓｅｙ，Ａ．Ｌ．Ｆａｈｒｅｎｂｒｕｃｈ，Ｒ．Ｈ．Ｂｕｂｅ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．６１（１９８７）２９４１−２９４６。これらのデバイスは、光起電力反応を最適化するためではなく、容量電圧測定を通してリン化亜鉛の表面性質を調査するために生成されている。
【０００８】
ＳＩＳデバイスの構造はＭＩＳデバイスのものと類似しているが、ＳＩＳデバイスでは絶縁層が２つの半導体層の間に挟まれている。理論的には、一方のＳ層は吸収機能を与えるように見られる一方で、他方のＳ層は集電体機能を与えるように見られる。望ましくは、絶縁層と片方または両方の半導体層との間の界面は、絶縁層が不在の２つの半導体間の界面に比べていくつかの場合ではより高品質となる。
【０００９】
ＭＩＳおよびＳＩＳデバイス、特にプニクチド系半導体を組み込む光起電力デバイスの電子的性能を改善させることに多くの研究および開発努力が向けられている。特に、絶縁層とその他の層との界面の質を改善する戦略が求められている。
【発明の概要】
【００１０】
本発明は、絶縁体層が少なくとも１つのプニクチド含有膜と相互作用するＭＩＳおよびＳＩＳデバイスにおける絶縁層の質を改善する戦略を提供する。本発明の原理は、少なくとも部分的に、カルコゲニド（例えばｉ−ＺｎＳ）を含む非常に薄い（２０ｎｍ以下の）絶縁膜が、プニクチド半導体を組み込むＭＩＳおよびＳＩＳデバイスにおいて驚くほどに優位なトンネル障壁であるという発見に基づいている。この発見は、プニクチド半導体（ｐ型Ｚｎ３Ｐ２など）と半導体カルコゲニド（例えば、比較的厚い、例えば８０ｎｍ以上のｎ型ＺｎＳ）との間の界面が、ｐ−ｎヘテロ接合を形成する目的で低電子品質を有する傾向があるという従来の理解に起因して、少なくとも部分的に期待されるものではない。したがって、ｐ型Ｚｎ３Ｐ２およびＺｎＳ間における界面エネルギー論がｐ−ｎ構造について低性能と結び付けられるなかで、ｐ型Ｚｎ３Ｐ２と内在するＺｎＳとの間の界面がＭＩＳおよびＳＩＳ構造においてそこまで電子的によく機能することは驚くことである。本発明は、プニクチド半導体およびカルコゲニド材料と関連付けられる伝導および価電子帯オフセットなどの電子的性質がｐ−ｎ構造については不適切である可能性はあるが、それでもなおＭＩＳまたはＳＩＳ構造における使用に非常によく一致すると理解する。
【００１１】
一態様では、本発明は光起電力デバイスに関し、光起電力デバイスは、
ａ）少なくとも１つのプニクチド半導体を含む半導体領域と、
ｂ）半導体領域に電気的に接続する絶縁領域であって、少なくとも１つのカルコゲニドを含み、０．５ｎｍ〜２０ｎｍの範囲内の厚さを有する絶縁領域と、
ｃ）絶縁領域が集電体領域と半導体領域との間に電気的に介在されるように、半導体領域と整流電気通信する整流領域とを含む。
【００１２】
別の態様では、本発明は光起電力デバイスを製造する方法に関し、本方法は、
ａ）少なくとも１つのプニクチド半導体を含む半導体層を提供するステップと、
ｂ）半導体層上に、少なくとも１つのカルコゲニドを含み、０．５ｎｍ〜２０ｎｍの範囲内の厚さを有する絶縁層を直接または間接的に形成するステップと、
ｃ）絶縁層上に追加層を、絶縁層が追加層と半導体層との間に介在するように直接または間接的に形成して、半導体層、絶縁層、および追加層によって、追加層が半導体層と整流電気通信する光起電力接合を形成するステップと、を含む。
【図面の簡単な説明】
【００１３】
【図１】プニクチド半導体を組み込む、例示的な光起電力デバイスの断面の概略図である。
【図２】界面についての大きな伝導帯スパイクが好適でないヘテロ接合を示す、ｐ型リン化亜鉛とｎ型硫化亜鉛との間のヘテロ接合についての可能なバンドギャップ整合を示すグラフである。
【図３ａ】本発明のＭｇ／ｉ−ＺｎＳ／ｐ−Ｚｎ３Ｐ２のＭＩＳ光起電力デバイスの概略図である。
【図３ｂ】図３ａのＭｇ／ｉ−ＺｎＳ／ｐ−Ｚｎ３Ｐ２のＭＩＳ光起電力デバイスの、暗所およびＡＭ１．５  １−Ｓｕｎ照明下での電流−電圧測定を示す。
【図４ａ】ｎ−ＺｎＳ／ｐ−Ｚｎ３Ｐ２のヘテロ接合光起電力デバイスの概略図を示す。
【図４ｂ】図４ａのｎ−ＺｎＳ／ｐ−Ｚｎ３Ｐ２のヘテロ接合光起電力デバイスの、暗所およびＡＭ１．５  １−Ｓｕｎ照明下での電流−電圧測定を示す。
【図５】ｐ−ｎヘテロ接合についてのタイプＩ、ＩＩおよびＩＩＩバンドギャップ整合の概略図である。
【発明を実施するための形態】
【００１４】
以下に記載の本発明の実施形態は、徹底的、または以下の具体的な説明に開示される正確な形態に制限されるように意図されるものではない。むしろ、実施形態は当業者が本発明の原理および実施を認識および理解できるように選択され記載されている。本明細書に引用される全ての特許、係属中の特許出願、公開された特許出願、および技術記事は、全ての目的についてそれぞれその全体を参照により本明細書に組み込まれる。
【００１５】
本発明の原理は、プニクチド含有吸収層およびエミッタ層の間に電気的に介在されるカルコゲニド薄膜を組み込む光起電力デバイスを提供するのに用いられる。光起電力デバイスは改善された電子的性能を示す。図１は、本発明に係る光起電力デバイス１０の例示的な実施形態を概略的に示す。デバイス１０は、入射光１２が電気エネルギーに変換する光起電力機能を組み込んでいる。
【００１６】
デバイス１０は半導体領域１４を組み込む。いかなる理論に縛られることを望むものではないが、半導体領域１４は少なくとも部分的に吸収体領域（吸収体発生装置とも呼ばれる）として機能するように考えられている。光起電力デバイスに関しては、吸収体は光子（すなわち、入射光）を吸収して光電流を生成する媒体を示す。光電流は、電子正孔対の生成の結果であると考えられている。負電荷を持つ電子が、ｐ型半導体領域における少数キャリアである。正電荷を持つキャリア（「孔」）が、ｎ型半導体領域における少数キャリアである。本発明の好ましい半導体領域はｐ型である。この理論を念頭に置いて、半導体領域１４は、光（例えば、１．３〜１．６ｅＶ）を取り込むバンドギャップ、入射光（例えば、α＞１×１０４ｃｍ−１）を取り込む高吸収係数、長い少数キャリア拡張長（例えば、＞５μｍ）を有する半導体材料を少なくとも１つ含むことが望ましい。半導体材料は望ましくは中間抵抗率、例えば、約１×１０−２Ωｃｍ〜約１×１０２Ωｃｍの範囲内の抵抗率を有する。このような特徴を有する半導体材料の例としては、リン化亜鉛が挙げられる。
【００１７】
したがって、半導体領域１４は少なくとも１つのプニクチド半導体を含む。「プニクチド」または「プニクチド化合物」という用語は、少なくとも１つのプニコゲンとプニコゲン以外の少なくとも１つの要素とを含む分子を示す。「プニコゲン」という用語は、元素周期表のＶＡ族からの任意の元素を示す。これらはまた、ＶＡ族または第１５族の元素とも呼ばれる。プニコゲンは、窒素、リン、ヒ素、アンチモン、およびビスマスを含む。リンおよびヒ素が好ましい。リンが最も好ましい。
【００１８】
プニコゲンに加えて、プニクチドのその他の元素は１つ以上の金属および／または非金属であってもよい。いくつかの実施形態では、非金属は１つ以上の半導体を含んでいてもよい。好適な金属および／または半導体の例としては、Ｓｉ、ＩＩＢ族金属（Ｚｎ、Ｃｄ、Ｈｇ）ならびに／もしくはその他の遷移金属、ランタノイド系に含まれる金属、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｎ、Ｐｂ、これらの組み合わせなどが挙げられる。上述の半導体材料に加えて、その他の非金属の例としては、Ｂ、Ｓ、Ｓｅ、Ｔｅ、Ｃ、Ｏ、Ｆ、Ｈ、それらの組み合わせなどが挙げられる。非金属プニクチドの例としては、リン化ホウ素、窒化ホウ素、ヒ化ホウ素、アンチモン化ホウ素、それらの組み合わせなどが挙げられる。１つ以上のプニコゲンに加えて金属および非金属成分の両方を含むプニクチドは、本明細書では混合プニクチドと呼ばれる。混合プニクチドの例としては、少なくとも１つのプニコゲンと（ａ）Ｚｎおよび／またはＣｄの少なくとも１つ、ならびに／もしくは（ｂ）Ｐ、Ａｓ、および／またはＳｂを少なくとも１つ含む化合物が挙げられる。
【００１９】
金属、非金属、および混合プニクチドの多くの実施形態は、光起電力的に活性であり、および／または半導体特性を示す。光起電力的に活性および／または半導体性のプニクチドの例としては、アルミニウム、ホウ素、カドミニウム、ガリウム、インジウム、マグネシウム、ゲルマニウム、スズ、シリコン、および／または亜鉛の１つ以上のリン化物、窒化物、アンチモン化物、および／またはヒ化物が挙げられる。このような化合物の例示的な例としては、リン化亜鉛、アンチモン化亜鉛、ヒ化亜鉛、アンチモン化アルミニウム、ヒ化アルミニウム、リン化アルミニウム、アンチモン化ホウ素、ヒ化ホウ素、リン化ホウ素、アンチモン化ガリウム、ヒ化ガリウム、リン化ガリウム、アンチモン化インジウム、ヒ化インジウム、リン化インジウム、アンチモン化アルミニウムガリウム、ヒ化アルミニウムガリウム、リン化アルミニウムガリウム、アンチモン化アルミニウムインジウム、ヒ化アルミニウムインジウム、リン化アルミニウムインジウム、アンチモン化ガリウムインジウム、ヒ化ガリウムインジウム、リン化ガリウムインジウム、アンチモン化マグネシウム、ヒ化マグネシウム、リン化マグネシウム、アンチモン化カドミニウム、ヒ化カドミニウム、リン化カドミニウム、それらの組み合わせなどが挙げられる。
【００２０】
プニクチド半導体の好ましい実施形態は、少なくとも１つのＩＩＢ族元素および少なくとも１つのＶＡ族元素を含む。このような材料は、ＩＩＢ／ＶＡ族半導体として呼ばれる。ＩＩＢ元素の例としては、Ｚｎおよび／またはＣｄが挙げられる。現在好ましいのはＺｎである。ＶＡ族元素（プニコゲンとも称される）の例としては、１つ以上のプニコゲンが挙げられる。亜リン酸が現在好まれる。
【００２１】
ＩＩＢ／ＶＡ族の半導体の例示的な実施形態としては、リン化亜鉛（Ｚｎ３Ｐ２）、ヒ化亜鉛（Ｚｎ３Ａｓ２）、アンチモン化亜鉛（Ｚｎ３Ｓｂ２）、リン化カドミニウム（Ｃｄ３Ｐ２）、ヒ化カドミニウム（Ｃｄ３Ａｓ２）、アンチモン化カドミニウム（Ｃｄ３Ｓｂ２）、これらの組み合わせなどが挙げられる。例示的な実施形態では、ＩＩＢ／ＶＡ族の半導体材料は、ｐ型および／またはｎ型Ｚｎ３Ｐ２を含む。ｐ型リン化亜鉛がより好ましい。ＩＩＢ族系の組み合わせおよび／またはＶＡ族系の組み合わせ（例えば、ｘおよびｙはそれぞれ個別に約０．００１〜約２．９９９であり、ｘ＋ｙは３である、ＣｄｘＺｎｙＰ２）を含むＩＩＢ／ＶＡ族の半導体を用いてもよい。任意に、その他の種類の半導体材料もまた領域１４に組み込まれてもよい。
【００２２】
本発明の実施に用いられるプニクチド組成物は、供給または形成されたままの非晶質および／もしくは結晶質であってもよいが、結果として得られるデバイス１０では結晶質であるのが望ましい。結晶質の実施形態は、単結晶質または多結晶質であってもよいが、単結晶質が好ましい。例示的な結晶相としては、正方晶、立方晶、単斜晶、非晶質などが挙げられる。正方晶の結晶相が、特にリン化亜鉛についてより好ましい。
【００２３】
光起電力および／または半導体特性を有するプニクチド組成物は、ｎ型またはｐ型であってもよい。半導体領域１４において使用するにはｐ型プニクチド膜が好ましい。このような材料は内的および／または外的にドープされる。多くの実施形態では、外的ドーパントは、約１０１３ｃｍ−３〜約１０２０ｃｍ−３の範囲内などの望ましいキャリア密度の確立を補助するのに効果的な様態で用いられてもよい。広範囲の外的ドーパントを用いてもよい。外的ドーパントの例としては、Ａｌ、Ａｇ、Ｂ、Ｍｇ、Ｃｕ、Ａｕ、Ｓｉ、Ｓｎ、Ｇｅ、Ｃｌ、Ｂｒ、Ｓ、Ｓｅ、Ｔｅ、Ｎ、Ｉ、Ｉｎ、Ｃｄ、Ｆ、Ｈ、それらの組み合わせなどが挙げられる。
【００２４】
半導体領域１４は、広範囲の厚さを有していてもよい。好適な厚さは、領域の目的、領域の組成、領域を形成するために用いられる方法、領域を構成する膜の結晶性および形態、および／またはその他の要因による。光起電力用途については、領域１４は光起電力性能のために入射光を取り込むのに効果的な厚さを有することが望ましい。膜が薄すぎると、多すぎる量の光が吸収されないで透過する可能性がある。厚すぎる層は光起電力機能を提供するが、増加した直列抵抗に起因して、効果的な光の取込みおよび低フィルファクタを得るために必要以上に材料を用いるという意味では無駄が多い。多くの実施形態では、領域１４は約１μｍ〜約１００μｍ、または約３μｍ〜約５０μｍであっても、または約５μｍ〜約１５μｍであってもよい範囲内の厚さを有する。
【００２５】
領域１４は単層または複数の層から形成されてもよい。単層はその全体にわたって概して均一な組成を有していてもよく、または膜全体にわたってシフトする組成物を有していてもよい。多層スタックにおける層は典型的にその隣接する層と異なる組成を有するが、このような実施形態において隣接しない層の組成は類似していても異なっていてもよい。
【００２６】
製造中、１つ以上の任意の処置を、領域１４の全てまたは一部に、領域が形成された後に、且つデバイス１０またはその前駆体に追加層が組み込まれる前に行ってもよい。例えば、上に積層される層を生成する前に領域１４の表面を研磨するための任意の処置を、表面を滑らかにする、表面をきれいにする、表面をすすぐ、表面をエッチングする、電子欠陥を減らす、酸化物を除去する、不動態化する、それらの組み合わせなどのために、行ってもよい。
【００２７】
例えば、１つの例示的な方法では、リン化亜鉛半導体材料の多結晶ブールが技術文献に記載される手順を用いて成長される。ブールはさいの目状に切られて、粗いウェハにされる。例示的な事前の前処理方法では、粗いウェハは好適な研磨法を用いて研磨される。ウェハの表面品質は、ウェハ表面が少なくとも２段階のエッチングおよび少なくとも１つの酸化を組み合わせて受けて、プニクチド膜表面をきれいにするだけでなく、低電子欠陥を有して非常に平滑性を高くする追加の前処理によってさらに改善される。表面はさらなる生成ステップのために良好に調製される。この一体化されたエッチング／酸化／エッチング処理は、全ての目的について全体が本明細書に参照により組み込まれる、Ｋｉｍｂａｌｌらの名で本出願と同日に出願された、「ＭＥＴＨＯＤ  ＯＦ  ＭＡＫＩＮＧ  ＰＨＯＴＯＶＯＬＴＡＩＣ  ＤＥＶＩＣＥＳ  ＩＮＣＯＲＰＯＲＡＴＩＮＧ  ＩＭＰＲＯＶＥＤ  ＰＮＩＣＴＩＤＥ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＦＩＬＭＳ」と題し、代理人整理番号第７１９５８号（ＤＯＷ００５８Ｐ１）を有する、譲受人の同時係属中の米国特許仮出願に記載される。
【００２８】
別の例として、領域１４の全てまたは一部を構成するプニクチド膜の表面品質を劇的に改善させるために、金属化／焼きなまし／除去処置を領域１４に形成することができる。このような処置によって対処される品質についての問題としては、研磨ダメージ、自然酸化、自然付着炭素、その他の表面不純物などが挙げられる。このような品質についての問題は、過度の表面欠陥密度、過度の表面トラップ状態、過度の表面再結合速度などを招く可能性がある。金属化／焼きなまし／除去処置は、全ての目的について全体が本明細書に組み込まれる、Ｋｉｍｂａｌｌらの名で本発明と同日に出願された、「ＭＥＴＨＯＤ  ＯＦ  ＭＡＫＩＮＧ  ＰＨＯＴＯＶＯＬＴＡＩＣ  ＤＥＶＩＣＥＳ  ＩＮＣＯＲＰＯＲＡＴＩＮＧ  ＩＭＰＲＯＶＥＤ  ＰＮＩＣＴＩＤＥ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＦＩＬＭＳ  ＵＳＩＮＧ  ＭＥＴＡＬＬＩＺＡＴＩＯＮ／ＡＮＮＥＡＬＩＮＧ／ＲＥＭＯＶＡＬ  ＴＥＣＨＮＩＱＵＥＳ」と題し、代理人整理番号第７１９５６号（ＤＯＷ００５６Ｐ１）を有する、譲受人の同時係属中の米国特許仮出願にさらに記載されている。この処置は不純物を除去し、結果として低電子欠陥を有する高不動態化表面を得る。
【００２９】
領域１４は好適な基板１６によって支持される。例示的な基板１６は剛性または柔軟であってもよいが、結果として得られるマイクロ電子デバイスが非平面と組み合わせて用いられ得る実施形態においては柔軟であることが望ましい。基板１６は単層または複数層構造を有していてもよい。プニクチド膜が光電子デバイスに組み込まれる場合、デバイスの正しい側が上を向くように組立てられた場合に、基板は完成デバイスにおいて膜の下に配置される層の少なくとも一部であってもよい。あるいは、基板は、デバイスが上から下の逆の方向で生成される場合に、完成されたデバイスにおいて膜の上に来る層の少なくとも一部であってもよい。
【００３０】
図示する目的のために、基板１４は任意の支持体１８および背面電気接触領域２０を含むように示されている。
【００３１】
支持体１８は、広範囲の材料から形成されてもよい。これらには、ガラス、石英、その他のセラミック材料、ポリマー、金属、金属合金、金属間化合物組成、織物または不織布、天然または合成セルロース系材料、これらの組み合わせなどが含まれる。薄膜光起電力デバイスを伴う多くの用途について、ステンレス鋼などの導電性支持体が、デバイスの裏側の容易な接触を可能とするのに好ましい。モノリシックに集積された光起電力デバイスについては、ポリイミドなどの非導電性基板が好ましい。支持体１８は、有機汚染物質などの汚染物質を除去するために、使用前に掃除されるのが望ましい。幅広い種類の掃除法を用いることができる。金属含有支持体から有機汚染物質を除去する一例としては、ＲＦプラズマを用いるなどのプラズマ洗浄が好適である。その他の便利な掃除法の例としては、イオンエッチング、湿式化学浴などが挙げられる。
【００３２】
背面電気接触領域２０は、結果として得られるデバイス１００を外部回路（図示せず）に電気的に接続する便利な方法を提供する。背面電気接触領域２０はまた、半導体領域１２を支持体１８から単離して二次汚染を最小限にする助けともなる。デバイス１０のいかなる領域と同様に、領域１８は、Ｃｕ、Ｍｏ、Ａｇ、Ａｕ、Ａｌ、Ｃｒ、Ｎｉ、Ｔｉ、Ｔａ、Ｎｂ、Ｗ、Ｚｎの１つ以上、およびそれらの組み合わせを含む、広範囲の電気的導電材料を用いた単層または複数層からなっていてもよい。Ａｇを組み込む導電性組成を、例示的な実施形態に用いてもよい。
【００３３】
一般的に背面電気接触領域２０は、結果として得られるデバイス１００の望ましい作動パラメータ（例えば、電圧および電流仕様）内で半導体領域１２と良品質の抵抗接点を提供するのに効果的な厚さを有する。背面電気接触領域２０の例示的な厚さは、約０．０１〜約１μｍ、好ましくは０．０５〜約０．２μｍの範囲内である。
【００３４】
背面電気接触領域２０は、支持体１８が形成、積層、またはその他の方法で領域１８にて塗布された後に、ＩＩＢ／ＶＡ族半導体材料に蒸着することができる。あるいは、ＩＩＢ／ＶＡ族半導体を背面電気接触領域２０および任意の支持体１８を有する基板に蒸着することができる。
【００３５】
絶縁領域２２は、領域１４上に設けられてそこに電気的に接続される。任意に、領域２２と領域１４との間に１つ以上の層（図示せず）を介在させてもよい。例えば、上記の金属化／焼きなまし／除去処置は、領域１４の処置された表面に近位の薄い合金領域を形成する傾向を有していてもよい。例示目的で、絶縁領域２２は介在する任意の層を示さずに、直接領域１４に形成されるように示されている。
【００３６】
金属種は、結果として得られる合金に、その合金が、合金の合計金属含量に基づいて、その金属を０．１〜９９．９原子パーセント、好ましくは１〜９９原子パーセントで含む場合に合金にすることができると考えられる。合金にすることができる種はドーパントから区別され、半導体膜などに実質的に低濃度で、例えば１×１０２０ｃｍ−３〜１×１０１５ｃｍ−３の範囲またはそれ以下の濃度で組み込まれる。
【００３７】
プニクチド膜組成物と合金することができる例示的な金属種としては、Ｍｇ、Ｃａ、Ｂｅ、Ｌｉ、Ｃｕ、Ｎａ、Ｋ、Ｓｒ、Ｒｂ、Ｃｓ、Ｂａ、Ａｌ、Ｇａ、Ｂ、Ｉｎ、Ｓｎ、Ｃｄを１つ以上、およびそれらの組み合わせが挙げられる。Ｍｇがより好ましい。例示によって、ＭｇはＺｎ３Ｐ２と合金することができ、Ｍｇ３ｘＺｎ３＊（１−ｘ）Ｐ２合金を形成し、ｘはＭｇ含量が、ＭｇおよびＺｎの合計量に基づいて０．８〜９９．２パーセントの金属（または陽イオン）原子パーセントであり得る値を有する。より好ましくは、ｘは１〜５パーセントの値を有する。合金をプニクチド半導体と使用することは、全ての目的について全体が本明細書に組み込まれる、Ｋｉｍｂａｌｌらの名で本出願と同日に出願された、「ＭＥＴＨＯＤ  ＯＦ  ＭＡＫＩＮＧ  ＰＨＯＴＯＶＯＬＴＡＩＣ  ＤＥＶＩＣＥＳ  ＩＮＣＯＲＰＯＲＡＴＩＮＧ  ＩＭＰＲＯＶＥＤ  ＰＮＩＣＴＩＤＥ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＦＩＬＭＳ  ＵＳＩＮＧ  ＭＥＴＡＬＬＩＺＡＴＩＯＮ／ＡＮＮＥＡＬＩＮＧ／ＲＥＭＯＶＡＬ  ＴＥＣＨＮＩＱＵＥＳ」と題し、代理人整理番号第７１９５６号（ＤＯＷ００５６Ｐ１）を有する、譲受人の同時係属中の米国特許仮出願にさらに記載されている。
【００３８】
好ましい実施形態では、領域２２に対する「絶縁」という用語は、領域２２が領域１４と整流領域２４との間でトンネル障壁機能性を示す、抵抗率および厚さを領域２２が有することを意味する。領域２２は広範囲の厚さを有していてもよい。しかし、領域２２が厚すぎると、抵抗が高すぎてトンネル障壁特性を低下させ、その結果として電気性能を低下させる可能性がある。層が薄すぎると、不動態化効果とトンネル障壁として作用する能力が、望む以上に多く低下される可能性がある。このような懸念のバランスを取って、領域２２の例示的な実施形態は、望ましくは０．５ｎｍ〜２０ｎｍ、好ましくは１ｎｍ〜１５ｎｍ、より好ましくは１ｎｍ〜１０ｎｍの範囲内の厚さを有する。これらの厚さは概して、ヘテロ接合の相手として作用する類似材料の層の厚さよりも小さい規模であるが、型にはまらない薄層はそれでもＭＩＳおよびＳＩＳ構造では優れたトンネル障壁として機能する。領域２２の抵抗率もまた、広範囲内にあってもよい。多くの実施形態では、領域２２は領域１４または２４のいずれかの抵抗率よりも大きい抵抗率を有し、少なくとも１０−１Ωｃｍ以上、好ましくは少なくとも１０３Ωｃｍ以上、より好ましくは少なくとも１０５Ωｃｍ以上、または少なくとも１０７Ωｃｍ以上であってもよい。多くの実施形態では、領域２２の抵抗率は１０１２Ωｃｍより少ないか１０１０Ωｃｍより少なくてもよい。
【００３９】
絶縁領域２２は少なくとも１つのカルコゲニド化合物を含む。「カルコゲニド」または「カルコゲニド化合物」という用語は、少なくとも１つのカルコゲンとカルコゲン以外の元素を少なくとも１つ含む分子を示す。「カルコゲン」という用語は、元素周期表の第１６族の任意の元素を示す。カルコゲンは、Ｏ、Ｓ、Ｓｅ、および／またはＴｅを含む。好ましいカルコゲニドは、硫化物類、セレン化物類、テルル化物類、またはＯ、Ｓ、Ｓｅ、および／またはＴｅを２つ以上含む化合物である。領域２２における使用に好適なカルコゲニド組成物は、ｉ型、ｎ型、またはｐ型であってもよい。ｎ型またはｐ型である場合、ｎまたはｐ特性はしばしば概して弱く、材料の抵抗率がそれでもまだ比較的高く、材料が絶縁材料内と同様に機能し得る。より好ましくは、ｉ−ＺｎＳなどのｉ型カルコゲニド膜は、領域２２における使用に好ましい。ｉ型カルコゲニド膜は、内的にドープされる膜である。
【００４０】
カルコゲンに加えて、カルコゲニドのその他の元素は１つ以上の金属、および／または非金属であってもよい。いくつかの実施形態では、非金属は１つ以上の半導体を含んでいてもよい。好適な金属および／または半導体の例としてはＳｉが挙げられる。好適な金属および／または半導体の例としてはＳｉ、Ｇｅ、ＩＩＢ族金属（Ｚｎ、Ｃｄ、Ｈｇ）、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、Ｓｎ、Ｐｂ、その他の遷移金属、ランタノイド系に含まれる金属、それらの組み合わせなどが挙げられる。上述の半導体材料に加えて、その他の非金属の例としては、Ｂ、Ｓ、Ｓｅ、Ｔｅ、Ｃ、Ｏ、Ｆ、Ｈ、それらの組み合わせなどが挙げられる。非金属カルコゲニドの例としては、硫化ホウ素、セレン化ホウ素、硫化セレン化ホウ素、それらの組み合わせなどが挙げられる。１つ以上のカルコゲンに加えて金属と非金属成分を両方含むカルコゲニドは、本明細書では混合カルコゲニドとして呼ばれる。
【００４１】
カルコゲニド組成物はまた、望ましくは半導体領域１４のバンドギャップよりも大きいバンドギャップを有する。いくつかの実施の形態では、領域１４のバンドギャップに対する好適なカルコゲニド組成物のバンドギャップの比率は、望ましくは１．２：１以上、または２：１以上、または３：１以上であってもよい。例示的な実施形態では、カルコゲニド組成物は少なくとも２．２ｅＶ、好ましくは少なくとも３．２ｅＶ、または少なくとも５ｅＶのバンドギャップを有する。例示として、ｉ−ＺｎＳは３．６８ｅＶのバンドギャップを有する。
【００４２】
好ましい実施形態では、領域２２に用いられるカルコゲニドは、１つ以上のＩＩ族金属および１つ以上のＶＩ族カルコゲンを含む。ＩＩ族金属は、外電子殻において２つの電子を含む金属である。これらは、Ｚｎ、Ｍｇ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｃｄ、および／またはＨｇを含む。ＺｎＳ、ＺｎＳｅ、またはセレン化硫化亜鉛が、このタイプの好ましいカルコゲニドである。ＺｎＳがより好ましい。好ましい実施形態では、絶縁領域２２は、硫化亜鉛、セレン化亜鉛、セレン化硫化亜鉛、テルル化亜鉛、テルル化硫化亜鉛、テルル化セレン化亜鉛、および硫化亜鉛、テルル化セレン化物などの、亜鉛含有カルコゲニドを含む。特に半導体領域１４がリン化亜鉛を含む場合は、硫化亜鉛が好ましい。有利に、硫化亜鉛は、それぞれ１ｅＶおよび１．２ｅＶの伝導帯オフセットおよび価電子帯オフセットを有するタイプＩバンド整合を有する。これらのオフセットは、Ｋｒａｕｔら、Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．４４，１６２０（１９８０）に記載のＫｒａｕｔ法、およびＫｒａｕｔら、Ｐｈｙｓ．Ｒｅｖ．Ｂ２８，１９６５（１９８３）に係る高解像度Ｘ線光電子分光法によって求められる。
【００４３】
カルコゲニド合金もまた、領域２２に用いられてもよい。合金は、バンド整合、格子整合などを調整する上で、いくつかの実施形態では望ましい場合がある。合金には、三元および四元の合金が含まれる。例示的な合金としては、Ｍ１−ｘＺｎｘＳ、ＺｎＳ１−ｙＳｅ、ＭｘＺｎ１−ｘＳ１−ｙＳｅｙの１つ以上が挙げられ、Ｍはそれぞれ独立してＺｎ以外の別の金属であり、ｘおよびｙはそれぞれ独立して好ましくは０．００１〜０．９９９の範囲内である。いくつかの場合では、Ｍを合金に組み入れすぎることで安定性などの所望の特徴を過度に低下させてしまう可能性がある。例えば、ＭｇおよびＺｎの合計量に対してＭｇを約６０原子パーセントよりも多く含む合金は、所望よりも空気中の安定性が低下する可能性がある。したがって、このような実施形態では、Ｍｇの含量は過度の安定性の低下を避けるために制限される。これは０．４〜０．９９９の範囲内のｘ値と対応する。
【００４４】
図２は、ｎ−ＺｎＳ／Ｚｎ３Ｐ２の界面についての可能なバンド整合を図示する。ｎ−ＺｎＳは、リン化亜鉛とのｐ−ｎヘテロ接合の相手として直接用いられる。図２は、ＥＰＳ測定によって実験的に求められた、提案されたｎ−ＺｎＳ／ｐ−Ｚｎ３Ｐ２のヘテロ接合太陽電池のバンド整合を示す。図２はこのヘテロ接合界面についての大きな伝導帯スパイクを示す。これは、界面を渡ってのキャリア搬送が阻止されるために低品質のヘテロ接合を示す。しかしながら有利に、本発明は、界面がｐ−ｎデバイスにおけるヘテロ接合として使用するには不適切であるが、少なくとも部分的にタイプＩバンド整合によって、そのような界面を組み込むＭＩＳまたはＳＩＳデバイスにおいては優れたトンネル障壁となることを認識する。したがって、本発明の態様の少なくとも一部は、プニクチド半導体とタイプＩバンド整合を有するカルコゲニドは、少なくとも１つのＳ層が少なくとも１つのプニクチド半導体を含むＭＩＳおよびＳＩＳデバイスにおいてトンネル障壁（すなわち、Ｉ層）を形成することができることを認識することである。
【００４５】
ｐ−ｎヘテロ接合は典型的に、より高いバンドギャップを有する材料と、より小さいバンドギャップを有する第２の材料との間で形成され、バンドギャップは各材料の伝導帯および価電子帯との間のギャップである。２つの材料の間のバンドギャップは、異なる方法で整合可能である。図５はタイプＩ整合１００、タイプＩＩ整合１２０、およびタイプＩＩＩ整合１４０を示す。タイプＩバンド整合は、より小さいバンドギャップ材料の伝導帯および価電子帯の端が完全により大きいバンドギャップ材料の伝導および価電子帯の端の中に存在するｐ−ｎヘテロ接合において発生する整合を示す。タイプＩ整合１００では、より大きなバンドギャップ材料は伝導帯および価電子帯１０２、１０４を有する。より小さいバンドギャップ材料は、伝導帯および価電子帯１０６、１０８を有する。なお、帯１０６および１０８は、タイプＩ整合を提供するために完全に帯１０２と１０４との間にあり、ストラドリングギャップ整合（ｓｔｒａｄｄｌｉｎｇ  ｇａｐ  ａｌｉｇｎｍｅｎｔ）とも呼ばれる。
【００４６】
タイプＩＩ整合１２０は、大きいバンドギャップ材料については伝導および価電子帯１２２および１２４を、より小さいバンドギャップ材料については伝導および価電子帯１２６および１２８を示す。帯１２６と１２８との間のバンドギャップは、帯１２２および１２４の間のバンドギャップと重なる。タイプＩＩ整合は、スタガードギャップ整合（ｓｔａｇｇｅｒｅｄ  ｇａｐ  ａｌｉｇｎｍｅｎｔ）とも呼ばれる。
【００４７】
タイプＩＩＩ整合１４０は、大きいバンドギャップ材料については伝導および価電子帯１４２および１４４を、より小さいバンドギャップ材料については伝導および価電子帯１４６および１４８を示す。帯１４６と１４８との間のバンドギャップは下に存在し、帯１４２と１４４との間のバンドギャップと重ならない。タイプＩＩＩ整合はまた、ブロークンギャップ整合（ｂｒｏｋｅｎ  ｇａｐ  ａｌｉｇｎｍｅｎｔ）とも呼ばれる。
【００４８】
いかなる理論に縛られることを望むものではないが、トンネル障壁機能は、少なくとも部分的に、Ｚｎ３Ｐ２および／またはＺｎＳとＺｎ３Ｐ２との間の界面を不動態化するＺｎＳの能力によって生じる。これは、ＺｎＳがＳｉ、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２、ＣｄＴｅ、およびＧａＡｓとより好適なｐ−ｎヘテロ接合の相手である用途において、ＺｎＳがヘテロ接合界面を不動態化することを示す実験報告書から提案されている。Ｇ．Ａ．Ｌａｎｄｉｓ，Ｊ．Ｊ．Ｌｏｆｅｒｓｋｉ，Ｒ．Ｂｅａｕｌｉｅｕ，Ｐ．Ａ．Ｓｅｋｕｌａｍｏｉｓｅ，Ｓ．Ｍ．Ｖｅｒｎｏｎ，Ｍ．Ｂ．Ｓｐｉｔｚｅｒ、およびＣ．Ｊ．Ｋｅａｖｎｅｙ，ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔ．Ｄｅｖ．３７，３７２（１９９０）、Ｙ．Ｈ．Ｋｉｍ，Ｓ．Ｙ．Ａｎ，Ｊ．Ｙ．Ｌｅｅ，Ｉ．Ｋｉｍ，Ｋ．Ｎ．Ｏｈ，Ｓ．Ｕ．Ｋｉｍ，Ｍ．Ｊ．Ｐａｒｋ、およびＴ．Ｓ．Ｌｅｅ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８５，７３７０（１９９９）、Ｔ．Ｎａｋａｄａ，Ｍ．Ｍｉｚｕｔａｎｉ，Ｙ．Ｈａｇｉｗａｒａ、およびＡ．Ｋｕｎｉｏｋａ，Ｓｏｌ．Ｅｎｅｒｇｙ  Ｍａｔｅｒ．Ｓｏｌ．Ｃｅｌｌｓ６７，２５５（２００１）、Ｊ．Ｍ．Ｗｏｏｄａｌｌ，Ｇ．Ｄ．Ｐｅｔｔｉｔ，Ｔ．Ｃｈａｐｐｅｌｌ、およびＨ．Ｊ．Ｈｏｖｅｌ，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．１６，１３８９（１９７９）。
【００４９】
したがって、本発明の原理を、光起電力デバイスにおけるＭＩＳおよびＳＩＳ接合についての相手を候補材料間のバンド整合を介して識別するために用いることができる。タイプＩ整合がバンド整合に対応する度合いはトンネル障壁性能を示す。一般的に、観察される整合がタイプＩ整合に近づくか得る、増加する度合いはより良いトンネル障壁を示す。さらに、いかなる理論に縛られることを望むものではないが、タイプＩ整合は、向上した電子的特長によるより良い不動態化を提供すると考えられている。端的には、バンド整合がタイプＩ整合に対応する度合いはＭＩＳおよびＳＩＳデバイスにおける使用についてのより良い適性を示す。
【００５０】
本発明の実施に用いられるカルコゲニド組成物は、供給されるか形成されるとおりに非晶質および／または結晶質であってもよいが、結果として得られるデバイス１０では望ましくは結晶質である。結晶質の実施形態は単結晶または多結晶であってもよいが、単結晶の実施形態が好ましい。例示的な結晶相としては、閃亜鉛鉱、ウルツ鉱、正方晶、立方晶、単斜晶などが挙げられ得る。
【００５１】
領域２２に用いられるカルコゲニド材料は、内的および／または外的にドープされていてもよい。例えば、ｉ−ＺｎＳなどの材料は、ＳＩＳおよびＭＩＳ構造において、デバイスの障壁の高さの両方を強調するだけではなく、反射および吸収などの要因によって電流における寄生損失を低下させるために用いてもよい。多くの実施形態では、外的ドーパントは、所望のキャリア密度、例えば約１０１３ｃｍ−３〜約１０２０ｃｍ−３の範囲内のキャリア密度を確立するのを補助するのに効果的な様態で用いられてもよい。広範囲の外的ドーパントを用いてもよい。外的ドーパントの例としては、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｆ、Ｃｌ、Ｂｒ、Ｉ、Ｍｎ、Ｃｕ、Ａｇ、Ｌｉ、Ｎａ、Ｋおよびそれらの組み合わせなどが挙げられる。領域２２は単層または複数層から形成されてもよい。単層は、一般的に均一の組成をその全体で有していてもよく、または膜にわたってシフトする組成を有していてもよい。典型的に、複数積層における層は、隣接する層と異なる組成を有するが、隣接しない層の組成は、そのような実施形態において類似していても異なっていてもよい。
【００５２】
デバイス１０は整流領域２４を組み込む。光起電力デバイスでは、整流領域は半導体領域１４と整流電気通信される領域を示す。一般的に、「整流」とは、整流領域２４、絶縁体領域２２、および半導体領域１４によって形成される接合のＩ〜Ｖ特徴が非線形かつ非対称であることを意味する。整流領域２４は、絶縁領域２２が整流領域２４と半導体領域１４との間に電気的に介在するように、半導体領域１４と電気的に接続する。整流領域２４が半導体を含む場合、デバイス１０はＳＩＳ構造を有する。整流領域２４は１つ以上の金属を含む場合、デバイス１０はＭＩＳ構造を有する。
【００５３】
いかなる理論に縛られることを望むものではないが、整流領域２４は、半導体領域１４の多数キャリアが少数キャリアと同一タイプである領域でもあると考えられている。この理論の下では、整流領域は半導体領域１４から少数キャリアを「回収」して、多数キャリアに「変換」する。したがって、いくつかの場合では、領域２４などの整流領域は工業では「集電体」とも呼ばれる。
【００５４】
デバイス１０のＭＩＳ実施形態では、広範囲の１つ以上の金属を領域２４に組み込んでもよい。一般的に、金属という用語は、金属、金属合金、金属間化合物組成、および／またはその他を含む。好適な金属は、領域２２が不在である場合、領域１４と直接的に接触するように蒸着されると、整流かつ非抵抗電気接触（ショットキー接触とも呼ばれる）を形成する。例示的な金属としては、Ｍｇ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ｇａ、Ｉｎ、Ｈｇ、それらの組み合わせなどが挙げられる。ＭＩＳデバイスの障壁の高さを増加させるために特定の金属を選択して、これによって開路電圧、ひいては光起電力変換効率も同様に潜在的に上昇させることができる。Ｍｇ金属が、その３．８ｅＶという低い作業機能のために好ましい。ＭｇはＭＩＳ構造において、特にＩ層におけるｉ−ＺｎＳおよびＳ層におけるＺｎ３Ｐ２との組み合わせることで、優れた性能を提供する。
【００５５】
ＳＩＳデバイスにおける好ましい集電体領域２４は、半導体領域１４よりも幅が広いバンドギャップを有する。好ましくは、整流領域２４と半導体領域１４とのバンドギャップの比は、少なくとも１．１：１、好ましくは少なくとも１．５：１、より好ましくは少なくとも２：１である。例示として、ｎ−ＺｎＳは３．６８ｅＶのバンドギャップを有し、ｎ−ＺｎＳを、半導体領域１４としてリン化亜鉛（１．５ｅＶのバンドギャップ）を有するＳＩＳ構造における好適な集電体とする。
【００５６】
デバイス１０のＳＩＳ実施形態において、領域２４では広範囲の半導体材料を用いてもよい。これらには、Ｓｉ、Ｇｅ、プニクチド、カルコゲニド、ｍｇＣｄＳ、ＭｇＣｄＳｅ、それらの組み合わせなどに基づく半導体が含まれる。領域２４にて用いられるより好ましい半導体材料は、領域１４に対してより高い障壁の高さを有する。少なくとも１．２ｅＶの障壁の高さの違いが望ましい。
【００５７】
いくつかのＳＩＳ実施形態では、１つ以上の半導体カルコゲニドが領域２４に含まれる。これらは、１つ以上のＩＩ族元素および１つ以上のＶＩ族元素を含む。ＩＩ族元素は、少なくとも１つのＣｄおよび／またはＺｎを含む。Ｚｎが好ましい。カルコゲンとも呼ばれるＶＩ族材料は、Ｏ、Ｓ、Ｓｅ、および／またはＴｅを含む。Ｓおよび／またはＳｅが好ましい。いくつかの実施形態では、Ｓがより好ましい。Ｓ対Ｓｅの原子比が１：１００〜１００：１、好ましくは１：１０〜１０：１、より好ましくは１：４〜４：１の範囲内であるその他の代表的な実施形態では、ＳとＳｅの組み合わせがより好ましい。１つの特に好ましい実施形態では、ＳとＳｅの合計量に基づいてＳを３０〜４０原子パーセント用いることが好適である。１つ以上のカルコゲンを組み込むエミッタ材料はまた、本明細書ではカルコゲニドとして呼ばれてもよい。例示的な半導体カルコゲニドとしては、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ１−ｙＳｅｙ、Ｚｎ１−ｘＣｄｘＳｅ、ＺｎＳ１−ｙＯｙ、ＣｄＳ、Ｚｎ１−ｘＣｄｘＳ、Ｍｇ１−ｘＺｎｘＳ、それらの組み合わせなどが挙げられる。これらの式では、ｘおよびｙは上に定義するとおりである。
【００５８】
特に好まれるＩＩ族／ＶＩ族半導体は、硫化亜鉛を含む。硫化亜鉛のいくつかの実施形態は、閃亜鉛鉱またはウルツ鉱結晶構造を有していてもよい。内的に、硫化亜鉛の立方形態は３．６８ｅＶのバンドギャップを２５℃で有する一方で、六方形態は３．９１ｅＶのバンドギャップを２５℃で有する。他の実施形態では、セレン化亜鉛を用いてもよい。セレン化亜鉛は、約２．７０ｅＶのバンドギャップを２５℃で有する内的な半導体である。
【００５９】
セレン化硫化亜鉛半導体を用いてもよい。セレン化硫化亜鉛の例自的な実施形態は、ＺｎＳｙＳｅ１−ｙの組成を有していてもよく、ｙは、Ｓ対Ｓｅの原子比が１：１００〜１００：１、好ましくは１：１０〜１０：１、より好ましくは１：４〜４：１の範囲内である値を有する。１つの特に好ましい実施形態では、ＳとＳｅの合計量に基づいてＳを３０〜４０原子パーセント用いることが好ましい。
【００６０】
有利に、ＺｎＳ、ＺｎＳｅ、またはセレン化硫化亜鉛材料は、伝導帯オフセット、バンドギャップ、表面不動態化などのいくつかのデバイスパラメータを最適化する可能性を提供する。これらの材料はまた、Ｋｉｍｂａｌｌらの名で２０１１年２月１１日付け出願の、「Ｍｅｔｈｏｄｏｌｏｇｙ  Ｆｏｒ  Ｆｏｒｍｉｎｇ  Ｐｎｉｃｔｉｄｅ  Ｃｏｍｐｏｓｉｔｉｏｎｓ  Ｓｕｉｔａｂｌｅ  Ｆｏｒ  Ｕｓｅ  Ｉｎ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  Ｄｅｖｉｃｅｓ」と称し、整理番号第７０３６０号（ＤＯＷ００３９Ｐ１）を有する、同時係属中の米国特許仮出願第６１／４４１，９９７号に教示されるように、化合物源から成長されてもよく、これは工業規模での製造を容易にするなど、多くの理由で有利である。しかしながら、これらの亜鉛カルコゲニドはリン化亜鉛などのプニクチド半導体と非常に良い組み合わせであるものの、２種類の材料間の伝導帯オフセットの大きさはそれでも過度に高い場合がある。格子の不整合は、望ましいものより大きい場合がある。例えば、ＺｎＳとＺｎ３Ｐ２は１．０ｅＶの伝導帯オフセットを有し、これはいくつかの実施の形態において過度の電流の欠損を引き起こし得る程度に大きい。また、２つの材料間で格子の不整合がある場合もある（約５．５％）。
【００６１】
領域２４が１つ以上の半導体カルコゲニドを含むと、伝導帯オフセットを低下させて吸収体と集電体との間の格子整合を改善させるために方法を任意に用いてもよい。全ての目的について本明細書にその全体が参照により組み込まれる、「ＭＥＴＨＯＤ  ＯＦ  ＭＡＫＩＮＧ  ＰＨＯＴＯＶＯＬＴＡＩＣ  ＤＥＶＩＣＥＳ  ＷＩＴＨ  ＲＥＤＵＣＥＤ  ＣＯＮＤＵＣＴＩＯＮ  ＢＡＮＤ  ＯＦＦＳＥＴ  ＢＥＴＷＥＥＮ  ＰＮＩＣＴＩＤＥ  ＡＢＳＯＲＢＥＲ  ＦＩＬＭＳ  ＡＮＤ  ＥＭＩＴＴＥＲ  ＦＩＬＭＳ」と題し、代理人整理番号第７１９５７号（ＤＯＷ００５７Ｐ１）を有する、Ｂｏｓｃｏらの名の譲受人の同時係属中の米国特許仮出願に、その調整方法が記載されている。
【００６２】
任意に、領域２４は１つ以上の追加成分を含んでいてもよい。このような成分の例としては、ｎ型またはｐ型特徴を強化するおよび／または領域２４のバンドギャップを増加させるためのドーパントを含む。領域２４に含まれてもよい例示的なドーパントとしては、Ａｌ、Ｃｄ、Ｓｎ、Ｉｎ、Ｇａ、Ｆ、それらの組み合わせなどが挙げられる。カルコゲニド半導体のアルミニウムでドープされた実施形態は、Ｏｌｓｅｎら、Ｖａｃｕｕｍ−ｅｖａｐｏｒａｔｄ  ｃｏｎｄｕｃｔｉｎｇ  ＺｎＳ  ｆｉｌｍｓ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３４（８）、１９７９年４月１５日、５２８−５２９、Ｙａｓｕｄａら、Ｌｏｗ  Ｒｅｓｉｓｔｉｖｉｔｙ  Ａｌ−ｄｏｐｅｄ  ＺｎＳ  Ｇｒｏｗｎ  ｂｙ  ＭＯＶＰＥ，Ｊ．ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ７７（１９８６）４８５−４８９に記載されている。カルコゲニド半導体のスズでドープされた実施形態は、Ｌｉら、Ｄｕａｌ−ｄｏｎｏｒ  ｃｏｄｏｐｉｎｇ  ａｐｐｒｏａｃｈ  ｔｏ  ｒｅａｌｉｚｅ  ｌｏｗ−ｒｅｓｉｓｔａｎｃｅ  ｎ−ｔｙｐｅ  ＺｎＳ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９９（５）、２０１１年８月、０５２１０９に記載されている。
【００６３】
領域２４は、広範囲の厚さを有していてもよい。好ましい厚さは、膜の目的、膜の組成、膜の形成に用いられる方法、膜の結晶性および形態、ならびに／またはその他の要因による。光起電力用途について、領域２４が薄すぎる場合、デバイス１０はショートするか、接合界面での逓減領域が過度に領域２４を含む可能性がある。厚すぎる層は、過剰なフリーキャリア再結合を結果として得る場合があり、デバイス電流および電圧にダメージを与えて最終的にデバイス性能を低下させる可能性がある。多くの実施形態では、これらの懸念のバランスを取って、領域２４の多くの実施形態は約１０ｎｍ〜約１ミクロン、または約５０ｎｍ〜約２００ｎｍの範囲内の厚さを有する。層の反射防止特性もまた、層の厚さをさらに抑制し得る。
【００６４】
付加的な層によってデバイス１０が完成する。領域２４にわたって窓層２６が提供される。窓層２６の上に透明電極層２８が形成される。層２８の上に収集グリッド３０が形成される。環境からデバイス１０を保護するのに、層３２によって概略的に示される１つ以上の環境保護障壁を用いることができる。
【００６５】
デバイス１０に対応する特に好ましい実施形態では、半導体領域１４はリン化亜鉛を含み、絶縁領域２２はｉ−ＺｎＳを含み、整流領域２４はＭｇを含む。この３層によってＭＩＳ構造が提供される。
【００６６】
デバイス１０の成分および特徴は、広範囲の方法を用いて製造されてもよい。例示的な方法としては、全ての目的について全体が本明細書に参照により組み込まれる、「ＭＥＴＨＯＤＯＬＯＧＹ  ＦＯＲ  ＦＯＲＭＩＮＧ  ＰＮＩＣＴＩＤＥ  ＣＯＭＰＯＳＩＴＩＯＮＳ  ＳＵＩＴＡＢＬＥ  ＦＯＲ  ＵＳＥ  ＩＮ  ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣ  ＤＥＶＩＣＥＳ」と題し、代理人整理番号第７０３６０−ＵＳ−ＰＳＰ号（ＤＯＷ００３９／Ｐ１）を有する、Ｇ．Ｍ．Ｋｉｍｂａｌｌらの名で２０１１年２月１１日に出願された、譲受人の同時係属中である米国特許仮出願第６１／４４１，９９７号に記載のような化合物源からの一致昇華（ｃｏｎｇｒｕｅｎｔ  ｓｕｂｌｉｍａｔｉｏｎ）、金属有機化学蒸着などの化学蒸着（ＣＶＤ）、化学浴析出法、蒸発、メッキ、焼きなまし、気圧ＣＶＤ、低圧ＣＶＤ、超高真空ＣＶＤ、エアロゾルアシストＣＶＤ、プラズマアシストＣＶＤ、高速熱ＣＶＤ、分子線エピタキシー、液浴エピタキシー、イオンビームスパッタリング、反応性スパッタリング、直流マグネトロンスパッタリング法、イオンアシスト蒸着、ＲＦスパッタリング、高ターゲット利用スパッタリング、結晶成長戦略、ガスフロースパッタリングプラズマ強化蒸着、原子層蒸着、これらの組み合わせなどが挙げられる。
【００６７】
本発明はさらに、以下の例示的な実施例に基づいて説明される。
【００６８】
実施例
Ｍｇ／ｉ−ＺｎＳ／ｐ−Ｚｎ３Ｐ２構造を有する太陽電池（図３ａに示すＭＩＳ型太陽電池）に加えてコントロールｎ−ＺｎＳ：Ａｌ／ｐ−Ｚｎ３Ｐ２のヘテロ接合太陽電池（図４ａ）をそれぞれ、装置、化合物源、および一致昇華法を用いてｐ＋−ＧａＡｓ基板上に調製する。図４ａは、Ｐｔ／Ｔｉ／Ｐｔ背面接触２１０、ｐ＋−ＧａＡｓ基板２０８、ｐ−Ｚｎ３Ｐ２（１μｍ）２０６、ｎ＋−ＺｎＳ（１２０ｎｍ）２０４、およびＡｌ最上部接触２０２を有する太陽電池２００を示す。製造機器はまた、成長中における外的ドーパントの追加のための追加源能力を有して構成される。Ｚｎ３Ｐ２、ＺｎＳ、およびＭｇ膜の蒸着を、＜２×１０−１０Ｔｏｒｒの最終圧力を有する超高真空ＭＢＥチャンバにて行った。Ｚｎ３Ｐ２源材料は、元素亜鉛およびリン（９９．９９９９％、Ａｌｆａ  Ａｅｓａｒ）から、８５０℃で合成された［Ａ．Ｃａｔａｌａｎｏ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ，４９（１９８０）６８１−６８６．Ｆ．Ｃ．Ｗａｎｇ，Ａ．Ｌ．Ｆａｈｒｅｎｂｒｕｃｈ，Ｒ．Ｈ．Ｂｕｂｅ，Ｊ．Ｅｌｅｃｔｒｏｎ．Ｍａｔｅｒ．，１１（１９８２）７５−８８．Ｓ．Ｆｕｋｅ，Ｙ．Ｔａｋａｔｓｕｋａ，Ｋ．Ｋｕｗａｈａｒａ，Ｔ．Ｉｍａｉ，Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ，８７（１９８８）５６７−５７０］。市販の硫化亜鉛（９９．９９９９％）およびＭｇ金属（９９．９９９９％）も用いられた。標準クヌーセン流出セルを用いて、３つの材料全てについて昇華源を提供した。亜鉛ドープされたｐ＋−ＧａＡｓ（００１）単結晶ウェハ（ＡＸＴ）をエピタキシャル基板として用いた。Ｐｔ／Ｔｉ／Ｐｔ抵抗背面接触をＧａＡｓ基板に、セル製造前に蒸着した。次にＧａＡｓをＭｏチャックに、Ｉｎ−Ｇａ共晶を用いて載置した。基板は真空下にて３５０℃で１時間脱ガスされて、自然酸化物を最長〜５分間、原子水素流に４５０℃で暴露することで除去した［Ｃ．Ｒｏｕｌｅａｕ，Ｒ．Ｐａｒｋ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，７３（１９９３）４６１０−４６１３．］。自然酸化物の除去は、ＲＨＥＥＤを用いて本来の場所で確認されて、縞模様の（１×１）表面再構築を得た。
【００６９】
ＧａＡｓ基板の表面調製の後に、図３ａのＭＩＳセルを、Ｚｎ３Ｐ２の厚い層（１〜５μｍ）と、続けて内的ＺｎＳの薄い層（１〜３ｎｍ）、そして〜１０ｎｍまでのＭｇ金属を蒸着することで製造した。Ｚｎ３Ｐ２およびＺｎＳ膜は、２００℃の基板温度にて蒸着されて、Ｍｇ金属膜は１００℃で蒸着された。図３ａはＰｔ／Ｔｉ／Ｐｔ背面接触２３２、ｐ＋−ＧａＡｓ基板２３０、ｐ−Ｚｎ３Ｐ２（１μｍ）２２８、ｉ−ＺｎＳ（１〜２ｎｍ）２２６、Ｍｇ金属（〜１０ｎｍ）２２４、およびＩＴＯ接触（〜７０ｎｍ）２２２を有するセル２２０を示す。最後に、インジウムスズ酸化物（ＩＴＯ）の最上導電層がデバイスの最上面に、１ｍｍ×１ｍｍの物理マスクを介したスパッタリングによって蒸着された。ＩＴＯ最上部接触はまた、デバイス単離を提供した。
【００７０】
図４ａに示すヘテロ接合太陽電池について、厚いＺｎ３Ｐ２層の蒸着の後、１２０ｎｍのＺｎＳ層が蒸着された。ＺｎＳは、追加の蒸発源を用いて外的Ａｌ金属不純物でｎ型ドープされた。Ａｌ金属バスバーを用いて、ドープされたＺｎＳエミッタ膜に最上部接触を生成した。
【００７１】
太陽電池デバイスの電流電圧（ＩＶ）特徴が暗所２４０およびＡＭ１．５  １−ｓｕｎ照明２４２の条件下で行われた。ＭＩＳデバイスについてのＩＶの測定を図３ｂに示す。図３ｂは、図３ａのＭｇ／ｉ−ＺｎＳ／ｐ−Ｚｎ３Ｐ２のＭＩＳ光起電力デバイスについて、暗所およびＡＭ１．５  １−Ｓｕｎ照明下での電流電圧測定を図示する。ＭＩＳデバイスは、〜３００ｍＶまでの開路電圧、７〜８ｍＡｃｍ−２の短回路電流密度、および５５％を超えるフィルファクタを有して、１．３〜１．５％の光起電力変換効率を示した。
【００７２】
ＺｎＳ／Ｚｎ３Ｐ２デバイスのＩＶ測定を図４ｂに示す。図４ｂは、図４ａのｎ−ＺｎＳ／ｐ−Ｚｎ３Ｐ２のヘテロ接合光起電力デバイスについての暗所２４０およびＡＭ１．５  １−Ｓｕｎ照明２４２下での電流電圧測定を図示する。ＺｎＳ／Ｚｎ３Ｐ２のヘテロ接合コントロールデバイスは、デバイスに十分な電流を通すことができないことに起因して、０．１％未満の光起電力変換効率を示した。これは、前述のＺｎＳ／Ｚｎ３Ｐ２界面における大きな伝導帯スパイクによるものである。しかしながら、これらのデバイスは、７００ｍＶより大きい開路電圧を示し、この値は以前に報告された値よりも高く、Ｚｎ３Ｐ２表面の改善された不動態化を示した。
【００７３】
これらの結果は、ＺｎＳ／Ｚｎ３Ｐ２の間のバンド整合が、ＺｎＳがＺｎ３Ｐ２表面の不動態化を与え、Ｚｎ３Ｐ２を光起電力吸収体として組み込むＭＩＳ太陽電池デバイスにおいてトンネル障壁（内在する層）としてよく機能することを示す。
【図１】
2015532537.tif 000003
【図２】
2015532537.tif 000004
【図３ａ】
2015532537.tif 000005
【図３ｂ】
2015532537.tif 000006
【図４ａ】
2015532537.tif 000007
【図４ｂ】
2015532537.tif 000008
【図５】
2015532537.tif 000009
【手続補正書】
【提出日】平成26年8月7日(2014.8.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｄ）少なくとも１つのプニクチド半導体を含む半導体領域と、
ｅ）前記半導体領域に電気的に接続される絶縁領域であって、少なくとも１つのカルコゲニド、少なくとも１つのＩＩ族金属を含み、０．５ｎｍ〜２０ｎｍの範囲内の厚さを有する絶縁領域と、
ｆ）前記絶縁領域が整流領域と前記半導体領域との間に電気的に介在するように前記半導体領域と整流電気通信する整流領域と、を備える、光起電力デバイス。
【請求項２】
光起電力デバイスを製造する方法であって、
ｄ）少なくとも１つのプニクチド半導体を含む半導体層を提供するステップと、
ｅ）前記半導体層上に、少なくとも１つのカルコゲニド、少なくとも１つのＩＩ族金属を含み、０．５ｎｍ〜２０ｎｍの範囲の厚さを有する絶縁層を直接または間接的に形成するステップと、
ｆ）前記絶縁層上に追加層を直接または間接的に形成するステップであって、前記絶縁層が前記追加層と前記半導体層との間に電気的に介在し、かつ前記半導体層、前記絶縁層、および前記追加層が、前記追加層が前記半導体層と整流電気通信する光起電力接合を形成するように、追加層を形成するステップと、を含む、方法。
【請求項３】
前記プニクチド半導体は亜鉛および亜リン酸を含む、請求項１または２に記載のデバイスまたは方法。
【請求項４】
前記カルコゲニドは、亜鉛および硫黄またはｉ−ＺｎＳを含む、請求項１〜３のいずれかに記載のデバイスまたは方法。
【請求項５】
前記プニクチド半導体および前記カルコゲニドは、タイプＩバンド整合を有する、請求項１〜４のいずれかに記載のデバイスまたは方法。
【請求項６】
前記光起電力接合はＭＩＳまたはＳＩＳ接合を含む、請求項１〜５のいずれかに記載の方法。
【請求項７】
前記絶縁層は、１ｎｍ〜１５ｎｍの範囲内の厚さを有する、請求項１〜６のいずれかに記載のデバイスまたは方法。
【請求項８】
前記絶縁層は、１ｎｍ〜１０ｎｍの範囲内の厚さを有する、請求項１〜７のいずれかに記載のデバイスまたは方法。
【請求項９】
前記絶縁層は、少なくとも１つの亜鉛含有カルコゲニドを含む、請求項１〜８のいずれかに記載のデバイスまたは方法。
【請求項１０】
前記絶縁層は、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ１−ｙＳｅｙ、Ｚｎ１−ｘＣｄｘＳｅ、ＺｎＳ１−ｙＯｙ、ＣｄＳ、Ｚｎ１−ｘＣｄｘＳ、Ｍｇ１−ｘＺｎｘＳ、およびこれらの組み合わせからなる群から選択される少なくとも１つの亜鉛含有カルコゲニドを含む、請求項１〜９のいずれかに記載のデバイスまたは方法。
【請求項１１】
前記半導体領域は、ヒ化亜鉛（Ｚｎ３Ａｓ２）、アンチモン化亜鉛（Ｚｎ３Ｓｂ２）、リン化カドミニウム（Ｃｄ３Ｐ２）、ヒ化カドミニウム（Ｃｄ３Ａｓ２）、アンチモン化カドミニウム（Ｃｄ３Ｓｂ２）、およびそれらの組み合わせから選択される半導体を含む、請求項１〜１０のいずれかのデバイスの請求項に記載のデバイス。
【請求項１２】
前記半導体領域はｐ型リン化亜鉛を含む、請求項１〜１１のいずれかのデバイスの請求項に記載のデバイス。
【請求項１３】
前記半導体領域はｐ型リン化亜鉛を含み、前記半導体領域は前記半導体領域と前記絶縁領域との間の界面に近位のプニクチド合金を備える、請求項１〜１２のいずれかのデバイスの請求項に記載のデバイス。
【請求項１４】
前記整流領域はＭｇを含む金属導電体である、請求項１〜１３のいずれかのデバイスの請求項に記載のデバイス。
【請求項１５】
前記整流領域は、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ１−ｙＳｅｙ、Ｚｎ１−ｘＣｄｘＳｅ、ＺｎＳ１−ｙＯｙ、ＣｄＳ、Ｚｎ１−ｘＣｄｘＳ、Ｍｇ１−ｘＺｎｘＳ、およびそれらの組み合わせから選択される半導体を含む、請求項１〜１４のいずれかのデバイスの請求項に記載のデバイス。
【手続補正書】
【提出日】平成27年6月3日(2015.6.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ａ）少なくとも１つのプニクチド半導体を含む半導体領域と、
ｂ）前記半導体領域に電気的に接続される絶縁領域であって、少なくとも１つのカルコゲニド、少なくとも１つのＩＩ族金属を含み、０．５ｎｍ〜２０ｎｍの範囲内の厚さを有する絶縁領域と、
ｃ）前記絶縁領域が整流領域と前記半導体領域との間に電気的に介在するように前記半導体領域と整流電気通信する整流領域と、を備える、光起電力デバイス。
【請求項２】
前記プニクチド半導体は亜鉛および亜リン酸を含む、または前記カルコゲニドは亜鉛および硫黄またはｉ−ＺｎＳ、または双方を含む、請求項１に記載のデバイス。
【請求項３】
前記プニクチド半導体および前記カルコゲニドは、タイプＩバンド配置を有する、請求項１または２のいずれかに記載のデバイス。
【請求項４】
前記光起電力接合はＭＩＳまたはＳＩＳ接合を含む、請求項１〜３のいずれかの方法請求項のいずれかに記載のデバイス。
【請求項５】
前記絶縁層は、１ｎｍ〜１５ｎｍの範囲内の厚さを有する、請求項１〜４のいずれかに記載のデバイス。
【請求項６】
前記絶縁層は、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ１−ｙＳｅｙ、Ｚｎ１−ｘＣｄｘＳｅ、ＺｎＳ１−ｙＯｙ、ＣｄＳ、Ｚｎ１−ｘＣｄｘＳ、Ｍｇ１−ｘＺｎｘＳ、およびこれらの組み合わせからなる群から選択される少なくとも１つの亜鉛含有カルコゲニドを含む、請求項１〜５のいずれかに記載のデバイス。
【請求項７】
前記半導体領域は、ヒ化亜鉛（Ｚｎ３Ａｓ２）、アンチモン化亜鉛（Ｚｎ３Ｓｂ２）、リン化カドミニウム（Ｃｄ３Ｐ２）、ヒ化カドミニウム（Ｃｄ３Ａｓ２）、アンチモン化カドミニウム（Ｃｄ３Ｓｂ２）、およびそれらの組み合わせから選択される半導体を含む、請求項１〜６のいずれかのデバイスの請求項に記載のデバイス。
【請求項８】
前記半導体領域はｐ型リン化亜鉛を含み、前記半導体領域は前記半導体領域と前記絶縁領域との間の界面に近位のプニクチド合金を備える、請求項１〜７のいずれかのデバイスの請求項に記載のデバイス。
【請求項９】
前記整流領域は、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＺｎＳ１−ｙＳｅｙ、Ｚｎ１−ｘＣｄｘＳｅ、ＺｎＳ１−ｙＯｙ、ＣｄＳ、Ｚｎ１−ｘＣｄｘＳ、Ｍｇ１−ｘＺｎｘＳ、およびそれらの組み合わせから選択される半導体を含む、請求項１〜８のいずれかのデバイスの請求項に記載のデバイス。
【請求項１０】
光起電力デバイスを製造する方法であって、
ａ）少なくとも１つのプニクチド半導体を含む半導体層を提供するステップと、
ｂ）前記半導体層上に、少なくとも１つのカルコゲニド、少なくとも１つのＩＩ族金属を含み、０．５ｎｍ〜２０ｎｍの範囲の厚さを有する絶縁層を直接または間接的に形成するステップと、
ｃ）前記絶縁層上に追加層を直接または間接的に形成するステップであって、前記絶縁層が前記追加層と前記半導体層との間に電気的に介在し、かつ前記半導体層、前記絶縁層、および前記追加層が、前記追加層が前記半導体層と整流電気通信する光起電力接合を形成するように、追加層を形成するステップと、を含む、方法。
【国際調査報告】
2015532537.tif 000010
2015532537.tif 000011
2015532537.tif 000012