(57)【要約】シリコン光起電装置の正孔ブロックシリコン‐酸化チタンヘテロ接合およびその形成方法を開示する。該電子装置は、間に電流路を有する少なくとも２つの電極を有する。また、該電子装置は、Ｓｉ層に酸化チタン層を被着することにより形成され、電流路内に配置されるヘテロ接合を有する。該ヘテロ接合は、正孔をブロックするように構成される。第１の電極はＳｉ層と電気的に接続されてよく、第２の電極は酸化チタン層と電気的に接続されてよい。また、装置は、電流路内においてＳｉ層中に配置されるｐｎ接合を有してよい。また、装置は、電流路内においてシリコン上に電子ブロックヘテロ接合を有してよい。
2015514305.tif 000002
【特許請求の範囲】
【請求項１】
間に電流路を有する少なくとも２つの電極と、
シリコン層に酸化チタン層を被着することにより形成され、前記電流路内に配置されるヘテロ接合と、
を備え、
前記ヘテロ接合は、正孔をブロックするように構成される、
電子装置。
【請求項２】
第１の電極は前記シリコン層と電気的に接続され、第２の電極は前記酸化チタン層と電気的に接続される、
請求項１に記載の装置。
【請求項３】
前記電流路内において前記シリコン層内に設けられるｐｎ接合、
を更に備える、請求項１に記載の装置。
【請求項４】
前記電流路内において前記シリコン層と電気的に接続される電子ブロック層、
を更に備える、請求項３に記載の装置。
【請求項５】
前記電子ブロック層は、前記シリコン層とヘテロ接合を形成する、
請求項４に記載の装置。
【請求項６】
前記電流路内において前記シリコン層と電気的に接続される電子ブロック層、
を更に備える、請求項２に記載の装置。
【請求項７】
前記電子ブロック層は、前記シリコン層とヘテロ接合を形成する、
請求項６に記載の装置。
【請求項８】
前記電極のうち少なくとも１つは、透明であるかまたはパターニングされる、
請求項１に記載の装置。
【請求項９】
光起電装置として構成される、請求項１に記載の装置。
【請求項１０】
前記酸化チタン層と前記シリコン層との間に接続され、前記電流路内に配置される不動態化層、
を更に備える、請求項１〜９のいずれか一項に記載の装置。
【請求項１１】
電子装置を作製する方法であって、
間に電流路を有する少なくとも２つの電極を設けるステップと、
シリコン層に被着された酸化チタン層を有し、前記電流路内に配置されるヘテロ接合を形成するステップと、
を含み、
前記ヘテロ接合は、正孔をブロックするように構成される、
方法。
【請求項１２】
前記酸化チタン層は、チタンアルコキシドを前駆体として、前記シリコン層上に形成される、
請求項１１に記載の方法。
【請求項１３】
前記酸化チタン層は、チタニウムテトラターシャリーブトキシド（Titanium（IV）tert-butoxide）を前駆体として形成される、
請求項１１に記載の方法。
【請求項１４】
第１の電極を前記シリコン層と電気的に接続し、第２の電極を前記酸化チタン層と電気的に接続するステップ、
を更に含む、請求項１１に記載の方法。
【請求項１５】
前記電流路内に、前記シリコン層内に配置されるｐｎ接合を形成するステップ、
を更に含む、請求項１１に記載の方法。
【請求項１６】
前記電流路内に、前記シリコン層と電気的に接続される電子ブロック層を形成するステップ、
を更に含む、請求項１５に記載の方法。
【請求項１７】
前記電子ブロック層は、前記シリコン層とヘテロ接合を形成する、
請求項１６に記載の方法。
【請求項１８】
前記電流路内に、前記シリコン層と電気的に接続される電子ブロック層を形成するステップ、
を更に含む、請求項１１に記載の方法。
【請求項１９】
前記電子ブロック層は、前記シリコン層とヘテロ接合を形成する、
請求項１８に記載の方法。
【請求項２０】
前記電極のうち少なくとも１つは、透明であるかまたはパターニングされる、
請求項１１に記載の方法。
【請求項２１】
前記電子装置は光起電装置として構成される、
請求項１１に記載の方法。
【請求項２２】
前記酸化チタン層と前記シリコン層との間に接続され、前記電流路内に配置される不動態化層を形成するステップ、
を更に含む、請求項１１〜２１のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
先行出願の相互参照
本願は、２０１２年３月１４日出願の先願である米国特許仮出願第６１／６１０，８９１号に対する優先権を主張し、その全体をここに援用する。
【０００２】
連邦政府による資金提供を受けた研究開発の記載
本発明は、エネルギー省により与えられた認可番号第ＤＥ−ＥＥ０００５３１５号と、全米科学財団により与えられた認可番号第ＤＭＲ−０８１９８６０号とに基づく政府支援により成された。本発明において、政府は一定の権利を有する。
【０００３】
本発明は半導体装置の技術分野に関し、より詳細には、そのような装置において正孔をブロックするための酸化チタンヘテロ接合の形成および利用に関する。
【背景技術】
【０００４】
電子装置においては、ある種類のキャリア（例えば電子）の流れに影響を与えることなく、他方の種類のキャリア（例えば正孔）の流れを妨げる能力が有用である。このようなキャリア選択的なブロック層は、バイポーラトランジスタや低リークダイオード、太陽電池等の一部の電子装置で利用される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許仮出願番号第６１／６１０，８９１号
【非特許文献】
【０００６】
【非特許文献１】Ｈ．Ｋｒｏｅｍｅｒ、Surface  Science、１９８３年、１３２、５４３頁
【非特許文献２】Ｓ．Ａｖａｓｔｈｉ他、ＤＯＩ：１０．１０６３／１．３４２９５８５
【非特許文献３】Ｔａｎａｋａ  Ｍ．他、２００３年、Proceedings  of  the  3rd  World  Conference  on  Photovoltaic  Energy  Conversion、Ｖｏｌ．１、９５５〜９５８頁、ＤＯＩ：１０．１１０９／ＷＣＰＥＣ．２００３．１３０５４４１
【非特許文献４】Ｔａｎａｋａ  Ｍ．他、１９９２年、Japanese  Journal  of  Applied  Physics、Ｖｏｌ．３１、３５１８〜３５２２頁
【非特許文献５】Ｊ．Ｃ．Ｂｅａｎ他、Journal  of  Vacuum  Science  &  Technology  A、１９８４年、２、４３６
【非特許文献６】Ｊ．Ｐｅｌｌｅｔｉｅｒ他、Journal  of  Applied  Physics、１９８４年、５５、９９４
【非特許文献７】Ｃ．Ｌｏｎｇ他、Journal  of  Applied  Physics、１９９９年、８６、２５０９
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ブロック層を実装する方法のひとつに、半導体のワイドバンドギャップヘテロ接合（シリコンのバンドギャップよりももう一方の半導体のバンドギャップの方が大きい接合）を用いることがある。しかしながら、シリコンには、そのようなワイドバンドギャップヘテロ接合を形成することは困難である。
【課題を解決するための手段】
【０００８】
本開示は、一般に、酸化チタンと結晶シリコンとのワイドバンドギャップヘテロ接合を包含する。酸化チタン‐シリコンヘテロ接合により、電子の流れを妨げることなく、正孔の流れを妨げることができる。該構成は、例えば低リークのダイオードや、低コストかつ高効率の光起電装置、光センサー、高利得のバイポーラトランジスタに用いられることが期待される。
【０００９】
シリコン光起電装置の正孔ブロックシリコン‐酸化チタンヘテロ接合およびその形成方法を開示する。該電子装置は、間に電流路を有する少なくとも２つの電極を有する。また、該電子装置は、シリコン層に酸化チタン層を被着することにより形成され該電流路内に配置されるヘテロ接合を有する。該ヘテロ接合は、正孔をブロックするように構成される。第１の電極は該シリコン層と電気的に接続されてよく、第２の電極は該酸化チタン層と電気的に接続されてよい。また、該装置は、該電流路内に、該シリコン層内に配置されるｐｎ接合を有してよい。
【００１０】
該シリコン層は、該電流路内において電子ブロック層と電気的に接続されてよい。該電子ブロック層は、該シリコン層とヘテロ接合を形成してよい。該電極のうち少なくとも１つは、透明であるかまたはパターニングされてよい。該装置は、光起電装置であってよい。また、該装置は、該酸化チタン層と該シリコン層との間に接続される不動態化層を有してよい。該不動態化層は、該電流路内に配置される。
【００１１】
また、電子装置を作製する方法を開示する。該方法は、間に電流路を有する少なくとも２つの電極を設けるステップを含む。ヘテロ接合は、シリコン層に酸化チタン層を被着することにより形成される。該ヘテロ接合は該電流路内に配置され、正孔をブロックするように構成される。該酸化チタン層は、チタンアルコキシドを前駆体として、該シリコン層上に形成されてよい。該酸化チタン層は、チタニウムテトラターシャリーブトキシド（Titanium（IV）tert-butoxide）を前駆体として形成されてよい。
【００１２】
第１の電極は該シリコン層と電気的に接続されてよく、第２の電極は該酸化チタン層と電気的に接続されてよい。ｐｎ接合は、該電流路において、該シリコン層内に形成されてよい。電子ブロック層は、該電流路内において、該シリコン層と電気的に接続されてよい。該電子ブロック層は、該シリコン層とヘテロ接合を形成してよい。電極のうち少なくとも１つは、透明であるかまたはパターニングされてよい。結果として得られる装置は、光起電装置であってよい。不動態化層は、該酸化チタン層と該シリコン層との間に接続され、該電流路内に配置されてよい。
【図面の簡単な説明】
【００１３】
【図１．１】電子ブロック層のバンド構成を示す図である。
【図１．２】正孔ブロック層のバンド構成を示す図である。
【図２．１】ｐｎホモ接合光起電装置を示す概略図である。
【図２．２】図２．１に示す光起電装置が照明下で外部負荷に接続される場合のバンド図である。
【図２．３】図２．１に示す光起電装置が非照明下で外部電圧源に接続される場合のバンド図である。
【図３．１】ｐ型シリコンに正孔ブロックシリコン‐酸化チタンヘテロ接合を設けた、光起電装置の一実施形態を示す概略図である。
【図３．２】図３．１に示す光起電装置が非照明下で外部電圧源に接続される場合のバンド図である。
【図４．１】電流路内にｐｎ接合を有するシリコンに正孔ブロックシリコン‐酸化チタンヘテロ接合を設けた、起電装置の一実施形態を示す概略図である。
【図４．２】図４．１に示す光起電装置が非照明下で外部電圧源に接続される場合のバンド図である。
【図５】酸化チタン層との間に不動態化層が設けられたシリコンに正孔ブロックシリコン‐酸化チタンヘテロ接合を設けた、光起電装置の一実施形態を示す概略図である。
【図６．１】ｎ型シリコンに正孔ブロックシリコン‐酸化チタンヘテロ接合と電子ブロックヘテロ接合とを設けた、光起電装置の一実施形態を示す概略図である。
【図６．２】図６．１に示す光起電装置が非照明下で外部電圧源に接続される場合のバンド図である。
【図７．１】ｐ型シリコンに正孔ブロックシリコン‐酸化チタンヘテロ接合と電子ブロックヘテロ接合とを設けた、起電装置の一実施形態を示す概略図である。
【図７．２】図７．１に示す光起電装置が非照明下で外部電圧源に接続される場合のバンド図である。
【図８】不動態化されたシリコン表面に正孔ブロックシリコン‐酸化チタンヘテロ接合と電子ブロックヘテロ接合とを設けた、光起電装置の一実施形態を示す概略図である。
【図９．１】ｐ型シリコン‐ＴｉＯ２ヘテロ接合光起電装置の一例を示す概略図である。
【図９．２】図９．１に示すヘテロ接合光起電装置の、非照明下およびＡＭ１．５照明下における電流電圧特性を示すグラフである。
【発明を実施するための形態】
【００１４】
定義
本明細書で用いられる「正孔」は、半導体材料において正電荷をもつキャリアを意味する。
【００１５】
本明細書で用いられる「電子」は、半導体材料において負電荷をもつキャリアを意味する。
【００１６】
本明細書で用いられる「酸化チタン」は、多くの既知の酸化チタン（ＴｉＯ、Ｔｉ２Ｏ３、ＴｉＯ２、Ｔｉ２Ｏ５等）のうち１種またはそれらの不定比化合物（ＴｉＯｘ、ここで０．１＜ｘ＜３）を主成分とする材料である。酸化チタン層は、ドープされてもよく、ドープされなくてもよい。
【００１７】
本明細書で用いられる「ホモ接合」は、同じ半導体材料から成り、異なる領域がｐ型（余分な正孔）とｎ型（余分な電子）にドープされたｐｎ接合である。例えば、図１．１および図１．２を参照。
【００１８】
本明細書で用いられる「ヘテロ接合」は、２つの半導体の接合である。ヘテロ接合では、該２つの半導体の、真空準位エネルギー対比の伝導帯最小エネルギーと価電子帯最大エネルギーとのうち、少なくとも一方が異なる。一般に、一方の半導体が他方の半導体よりも大きいワイドギャップを有する。
【００１９】
本明細書で用いられる「価電子帯端」または同等に「価電子帯最大エネルギー」は、半導体の価電子帯（Ｅｖ）の上端を意味する。半導体タイプの慣例によっては、半導体の最高被占分子軌道（Highest  Occupied  Molecular  Orbital：ＨＯＭＯ）を意味する場合もある。
【００２０】
本明細書で用いられる「伝導帯端」または同等に「伝導帯最小エネルギー」は、半導体の伝導帯（Ｅｃ）の下端を意味する。半導体タイプの慣例によっては、半導体の最低空分子軌道（Lowest  Unoccupied  Molecular  Orbital：ＬＵＭＯ）を意味する場合もある。
【００２１】
本明細書で用いられる「キャリアブロック層」は、電子ブロック層と、正孔ブロック層と、電子と正孔の両方をブロックする層とのうちいずれかを意味する。
【００２２】
本明細書で用いられる「電子ブロック層」は、シリコンからもう一方の半導体への正孔の輸送は妨げない一方、電子の輸送を妨げるように構成される半導体である。シリコンヘテロ接合では、この半導体は、その材料の価電子帯端（Ｅｖ）のエネルギーをシリコンの価電子帯端（Ｅｖ）のエネルギーにほぼ合わせ、その材料の伝導帯端（Ｅｃ）のエネルギーをシリコンの伝導帯端（Ｅｃ）のエネルギーよりかなり高くすることによって、実現することができる（例えば図１．１を参照）。
【００２３】
本明細書で用いられる「正孔ブロック層」は、シリコンからもう一方の半導体への電子の輸送は妨げない一方、正孔の輸送を妨げるように構成される半導体である。シリコンヘテロ接合では、この半導体は、その材料の伝導帯端（Ｅｃ）のエネルギーをシリコンの伝導帯端（Ｅｃ）のエネルギーにほぼ合わせ、その材料の価電子帯端（Ｅｖ）のエネルギーをシリコンの価電子帯端（Ｅｖ）のエネルギーよりかなり低くすることによって、実現することができる（例えば図１．２参照）。
【００２４】
本明細書で用いられる「表面不動態化」は、半導体表面において電気的に活性なミッドギャップ欠陥を除去することである。通常は、化学的処理、アニール処理または不動態化層の沈着が用いられる。
【００２５】
本明細書で用いられる「低温」は、およそ２００℃以下の温度である。
【００２６】
従来、バイポーラトランジスタやダイオード、太陽電池等の電子装置における正孔および電子の流れは、ドープされたｐｎホモ接合を用いて操作される。場合によっては、従来のｐｎ接合を増補または置換するためにワイドバンドギャップヘテロ接合を用いると有用である（非特許文献１）。このような状況を鑑みて、本明細書は、結晶シリコンと酸化チタンとのワイドバンドギャップヘテロ接合を開示する。
【００２７】
ワイドバンドギャップヘテロ接合の効果のひとつとして、キャリアのうち１つのみ、すなわち電子か正孔のいずれかのみを選択的にブロックするように構成できるという点がある。本開示では、電子のみをブロックするヘテロ接合を「電子ブロックヘテロ接合」といい、正孔のみをブロックするヘテロ接合を「正孔ブロックヘテロ接合」という。
【００２８】
電子は、第２の材料の「最高被占分子軌道」（ＨＯＭＯ）または価電子帯端（Ｅｖ）のエネルギーをシリコンの価電子帯端（Ｅｖ）のエネルギーにほぼ合わせる一方、第２の材料の「最低空分子軌道」（ＬＵＭＯ）または伝導帯端（Ｅｃ）のエネルギーがシリコンの伝導帯端（Ｅｃ）のエネルギーよりもかなり高くなるように構成することで、ブロックすることができる。２つの材料のＥｃが異なることによって、第２の材料に流れ込もうとするシリコンの電子に対して、大きなポテンシャルエネルギーの障壁ができる。この障壁により、電子の流れが減少する（例えば図１．１を参照）。
【００２９】
正孔は、第２の材料のＬＵＭＯまたはＥｃのエネルギーをシリコンのＥｃのエネルギーにほぼ合わせる一方、第２の材料のＨＯＭＯまたはＥｖのエネルギーがシリコンのＥｖのエネルギーよりもかなり低くなるように構成することで、ブロックすることができる。２つの材料のＥｖが異なることによって、第２の材料に流れ込もうとするシリコンの正孔に対して、大きなポテンシャルエネルギーの障壁ができる。この障壁により、正孔の流れが減少する（例えば図１．２を参照）。
【００３０】
電子ブロックヘテロ接合と正孔ブロックヘテロ接合のバンド構成に関するこのような設計基準を、図１．１および図１．２に示す。図１．１は、シリコンにおける電子ブロックヘテロ接合の接合部分のバンド構成を示す。図１．１において、以下の参照符号が適用される。
【００３１】
１Ａは、シリコンの伝導帯端（Ｅｃ）を示す。
【００３２】
１Ｂは、シリコンの価電子帯端（Ｅｖ）を示す。
【００３３】
１Ｃは、電子ブロック層のＬＵＭＯまたは伝導帯端を示す。
【００３４】
１Ｄは、電子ブロック層のＨＯＭＯまたは価電子帯端を示す。
【００３５】
１Ｅは、電子輸送が妨げられることを示す。
【００３６】
１Ｆは、正孔輸送が妨げられないことを示す。
【００３７】
図１．２は、シリコンにおける正孔ブロックヘテロ接合の接合部分のバンド構成を示す。以下の参照符号が適用される。
【００３８】
１Ａは、シリコンの伝導帯端（Ｅｃ）を示す。
【００３９】
１Ｂは、シリコンの価電子帯端（Ｅｖ）を示す。
【００４０】
１Ｇは、正孔ブロック層のＬＵＭＯまたは伝導帯端を示す。
【００４１】
１Ｈは、正孔ブロック層のＨＯＭＯまたは価電子帯端を示す。
【００４２】
１Ｉは、電子輸送が妨げられないことを示す。
【００４３】
１Ｊは、正孔輸送が妨げられることを示す。
【００４４】
酸化チタンの薄膜は、半導体性であることが分かった。シリコンと酸化チタンのバンド構成は、Ｅｖの差が３．４ｅＶである一方、Ｅｃの差はたった１０分の数ｅＶであった。シリコンと酸化チタンとの接合部分は、酸化チタンに流れ込もうとするシリコンの正孔をブロックする一方、電子は妨げずに通過させると予想される。シリコン‐酸化チタンヘテロ接合が正孔をブロックするという事実は、特許文献１に記載の、シリコンと酸化チタンを用いたダイオードの電流電圧特性によっても裏付けられた。
【００４５】
酸化チタンは、例えばＴｉＯ、Ｔｉ２Ｏ３、ＴｉＯ２、Ｔｉ２Ｏ５および不定比化合物といったいくつかの形態で、自然に存在することができる。ヘテロ接合の形成には、これらの形態のうちどれを用いてもよい。本開示で定義したように、酸化チタンは、酸化チタンの形態のうち任意のものの混合を主成分とする任意の層を意味する。窒素等の他の元素が添加されてもよいが、該層は、主としてチタンおよび酸素を含むものとする。
【００４６】
シリコンに形成される正孔ブロックヘテロ接合には、いくつかの適用例がある。例えば、高利得のヘテロ接合トランジスタや低リークダイオード、太陽電池がある。基本的な構成を説明するために、本明細書では、シリコン‐酸化チタンヘテロ接合を用いる太陽電池の実施形態をいくつか論じる。
【００４７】
単純なｐｎホモ接合の太陽電池について論じる。図２．１は、ｐｎホモ接合装置の構成を示す。該装置は、電極２Ａ、ｐ型シリコン層２Ｂ、ｎ型シリコン層２Ｃおよび第２の電極２Ｄを有する。電極２Ａと電極２Ｄのいずれかは、光を通すように透明であっても、パターニングされてもよい。ドーピングの違いにより、シリコンのｐ型領域とｎ型領域との接合部分には「内蔵」の電界が存在する。
【００４８】
照明下においてシリコンが光を吸収すると、シリコン内に電子および正孔が生じる。内蔵の電界により、光生成された電子および正孔は分離して、それぞれ対向する電極すなわち電極２と電極１に向かって流れ、光電流を生じる。
【００４９】
しかしながら、キャリアは完全に分離するわけではない。光起電作用では、ｎ型側に比べてｐ型側に正の電圧がかかるので、一部のキャリアは「間違った」方向に流れ、電極で再結合することにより消失する。装置の性能を改善するには、このような損失を低減することが望ましい。図２．２は、照明下において外部負荷２Ｉに接続された図２．１のバンド図である。図２．２には、光電流の流れ方向と、損失経路での電流の流れ方向とが示される。図２．２および図２．３では、以下の参照符号が適用される。
【００５０】
２Ｅは、電極１のフェルミ準位を示す。
【００５１】
２Ｆは、シリコンの伝導帯端を示す。
【００５２】
２Ｇは、シリコンの価電子帯端を示す。
【００５３】
２Ｈは、電極２のフェルミ準位を示す。
【００５４】
２Ｉは、外部負荷を示す。
【００５５】
２Ｊは、電子の再結合電流（損失経路）を示す。
【００５６】
２Ｋは、光誘起による電子光電流を示す。
【００５７】
２Ｌは、光誘起による正孔光電流を示す。
【００５８】
２Ｍは、正孔の再結合電流（損失経路）を示す。
【００５９】
非照明下では光電流は発生しないが、「損失」経路（２Ｊおよび２Ｍ）はアクティブである。したがって、この「非照明下電流」を測定することは、太陽電池の損失経路を直接測定することであり、非照明下電流が大きいほど損失が大きい。図２．３は、非照明下において外部電圧源２Ｎに接続された図２．１のバンド図であり、非照明下電流の要素を示す。
【００６０】
図３．１は、ｐｎ接合を正孔ブロックシリコン‐酸化チタンヘテロ接合で置き換えた光起電装置の一実施形態を示す概略図である。該光起電装置は、第１の電極３Ａ、ｐ型シリコン層３Ｂ、酸化チタン層３Ｃおよび第２の電極３Ｄを有する。電極３Ａと電極３Ｄのいずれかは、光を通すように透明であっても、パターニングされてもよい。ｐｎホモ接合装置（図２．１〜図２．３）と同様に、ヘテロ接合太陽電池はシリコンに内蔵電界を有し、光生成されたキャリアが分離される。この内蔵電界は、シリコンと酸化チタンとの仕事関数の差によるものであるか、或いはシリコンと電極３Ｄとの仕事関数の差によるものである。
【００６１】
酸化チタンとシリコンとではＥｖの差が大きいので、正孔に対するブロックは、ｐｎホモ接合でのブロックよりも大きい。よって、ヘテロ接合装置では、正孔の再結合電流をかなり低減することができる。図３．２は、図３．１に示すヘテロ接合光起電装置が非照明下において外部電圧源に接続される場合のバンド図である。以下の参照符号が適用される。
【００６２】
３Ｅは、電極１のフェルミ準位を示す。
【００６３】
３Ｆは、酸化チタンの伝導帯端を示す。
【００６４】
３Ｇは、酸化チタンの価電子帯端を示す。
【００６５】
３Ｈは、シリコンの伝導帯端を示す。
【００６６】
３Ｉは、シリコンの価電子帯端を示す。
【００６７】
３Ｊは、電極２のフェルミ準位を示す。
【００６８】
３Ｋは、電子の再結合電流（損失過程）を示す。
【００６９】
３Ｌは、正孔の再結合電流（損失過程）が価電子帯障壁により低減されることを示す。
【００７０】
ヘテロ接合太陽電池の別の実施形態では、シリコンが前もってｐｎホモ接合を有するように構成してよい。そのような電池において、正孔ブロックヘテロ接合は、正孔再結合による損失を更に低減することによって、ｐｎ接合太陽電池の性能を改善し得る。図４．１は、そのような光起電装置の概略図である。該光起電装置は、第１の電極４Ａ、ｐ型シリコン層４Ｂ、ｎ型シリコン層４Ｃ、酸化チタン層４Ｄおよび第２の電極４Ｅを有する。電極４Ａと電極４Ｅのいずれかは、透明であってもパターニングされてもよい。
【００７１】
上述のように、酸化チタンとシリコンとではＥｖの差が大きいので、ヘテロ接合装置では正孔の再結合電流が低減される。図４．２は、図４．１が非照明下において外部電圧源に接続される場合のバンド図である。以下の参照符号が適用される。
【００７２】
４Ｆは、電極１のフェルミ準位を示す。
【００７３】
４Ｇは、酸化チタンの伝導帯端を示す。
【００７４】
４Ｈは、酸化チタンの価電子帯端を示す。
【００７５】
４Ｉは、シリコンの伝導帯端を示す。
【００７６】
４Ｊは、シリコンの価電子帯端を示す。
【００７７】
４Ｋは、電極２のフェルミ準位を示す。
【００７８】
４Ｌは、電子の再結合電流（損失過程）を示す。
【００７９】
４Ｍは、正孔の再結合電流（損失過程）が障壁により低減されることを示す。
【００８０】
上述した太陽電池の実施形態では、正孔の再結合電流が減少するのみであり、電子の再結合電流は変化しない。電子の再結合を低減する方法のひとつは、シリコン基板を設計することである。例えば、フローティングゾーン法によるシリコン等のより再結合寿命の長い良質なシリコン基板を使用したり、シリコンのドーピングレベルを増大させたりすると、電子の再結合損失が低減され得る。太陽電池において損失を低減する別の方法としては、電子ブロックヘテロ接合を装置の積層構造に追加することがある。
【００８１】
非特許文献２には、有機半導体を用いた、シリコンに設けられる電子ブロックヘテロ接合が開示されている。同様のヘテロ接合を装置として用いて、電子をブロックしてよい。
【００８２】
両面ヘテロ接合は、アモルファスシリコン（およびアモルファスシリコン合金）を用いてシリコン光起電装置を作製することにより実証されている。一般に、結晶シリコン基板はｎ型であり、その上にｐ型アモルファスシリコンの薄膜が形成される。この接合は、真性薄膜とのヘテロ接合（Heterojunction  with  Intrinsic  Thin  Layer：ＨＩＴ）と呼ばれる（非特許文献３および非特許文献４を参照することにより、その全体をここに援用する）。該結晶シリコンの他方の面には、ｎ＋型のアモルファスシリコン層が形成される。こうして、ｐ−ｎ−ｎ＋接合が形成され、前面のｐｎ接合により電子がブロックされ、背面のｎｎ＋接合により正孔がブロックされる。ＨＩＴは効果的であるが、その作製にはプラズマ化学気相堆積システムが採用され、３００〜４００℃で危険なガスが用いられる。よって、複雑性が増すと共に、ＨＩＴ作製のコストも増大する。更に、ＨＩＴ装置では、その両面に同じ材料すなわちアモルファスシリコンを用いる。よって、両面のシリコン基板との接合部分において、急激な伝導と価電子帯オフセットを独立して調整することができない。
【００８３】
図６．１は、ｎ型シリコンに電子ブロック層と正孔ブロック酸化チタン層との両方を設けた光起電装置の一実施形態を示す概略図である。該光起電装置は、第１の電極６Ａ、電子ブロック層６Ｂ、ｎ型シリコン層６Ｃ、酸化チタン層６Ｄおよび第２の電極６Ｅを有する。電極６Ａと電極６Ｅのいずれかは、透明であってもパターニングされてもよい。
【００８４】
図６．２は、図６．１の光起電装置が非照明下において外部電圧源に接続される場合のバンド図である。以下の参照符号が適用される。
【００８５】
６Ｆは、電極１のフェルミ準位を示す。
【００８６】
６Ｇは、電子ブロック層のＬＵＭＯまたは伝導帯端を示す。
【００８７】
６Ｈは、電子ブロック層のＨＯＭＯまたは価電子帯端を示す。
【００８８】
６Ｉは、シリコンの伝導帯端を示す。
【００８９】
６Ｊは、シリコンの価電子帯端を示す。
【００９０】
６Ｋは、酸化チタンの伝導帯端を示す。
【００９１】
６Ｌは、酸化チタンの価電子帯端を示す。
【００９２】
６Ｍは、電極２のフェルミ準位を示す。
【００９３】
６Ｎは、電子の再結合電流（損失過程）がＥｃ障壁によって低減されることを示す。
【００９４】
６Ｏは、正孔の再結合電流（損失過程）がＥｖ障壁によって低減されることを示す。
【００９５】
密接に関連しているが異なる両面ヘテロ接合の実施形態では、ｎ型シリコンの代わりにｐ型シリコンを用いてよい。図７．１は、ｐ型シリコンに電子ブロック層と正孔ブロック酸化チタン層とを設けた光起電装置の一実施形態を示す概略図である。該光起電装置は、第１の電極７Ａ、電子ブロック層７Ｂ、ｐ型シリコン層７Ｃ、酸化チタン層７Ｄおよび第２の電極７Ｅを有する。電極７Ａと電極７Ｅのいずれかは、透明であるかまたはパターニングされてよい。
【００９６】
図７．２は、図７．１に示す光起電装置が非照明下において外部電圧源に接続される場合のバンド図である。以下の参照符号が適用される。
【００９７】
７Ｆは、電極１のフェルミ準位を示す。
【００９８】
７Ｇは、電子ブロック層のＬＵＭＯまたは伝導帯端を示す。
【００９９】
７Ｈは、電子ブロック層のＨＯＭＯまたは価電子帯端を示す。
【０１００】
７Ｉは、シリコンの伝導帯端を示す。
【０１０１】
７Ｊは、シリコンの価電子帯端を示す。
【０１０２】
７Ｋは、酸化チタンの伝導帯端を示す。
【０１０３】
７Ｌは、酸化チタンの価電子帯端を示す。
【０１０４】
７Ｍは、電極２のフェルミ準位を示す。
【０１０５】
７Ｎは、Ｅｃ障壁により電子の再結合電流（損失過程）が減少することを示す。
【０１０６】
７Ｏは、Ｅｖ障壁により正孔の再結合電流（損失過程）が減少することを示す。
【０１０７】
シリコン‐酸化チタン光起電装置の例を図９．１に示す。該太陽電池は、第１の電極（９Ａ）として機能する厚さ１５ｎｍの半透明のアルミニウム層と、ｐ型シリコンウエハ（９Ｂ）と、厚さ３ｎｍの酸化チタン層（９Ｃ）と、第２の電極（９Ｄ）として機能する厚さ２００ｎｍの銀層とを有する。シリコンに光が吸収されるとキャリアが生成され、光生成されたキャリアは、ＴｉＯ２‐ｐ型シリコンヘテロ接合により分離される。非照明下およびＡＭ１．５における電流電圧特性（図９．２）は、太陽電池特有の反応をはっきり示し、開回路電圧は０．５２Ｖ、短絡電流は１９．３ｍＡ／ｃｍ２である。
【０１０８】
従来、結晶シリコン（バンドギャップＥｇ＝１．１２ｅＶ）に対してワイドバンドギャップヘテロ接合を形成することは困難とされてきた。その主な理由は、シリコンと他の半導体との格子構造が合わないことである（非特許文献１）。この不整合は、バンドギャップの小さいＳｉ１−ｘＧｅｘ合金（Ｅｇ＝０．８〜１．１ｅＶ）では小さく、ｘ＝０．２５の場合は１％以下に過ぎない。よって、圧力をかけてＳｉＧｅ薄膜を引っ張ってシリコン格子に合わせることにより、バンドギャップの小さいヘテロ接合をシリコン上に形成することができる（非特許文献５）。しかしながら、このように仮晶として格子を合わせることは、３Ｃ−ＳｉＣ（Ｅｇ＝２．４ｅＶ）やダイヤモンド（Ｅｇ＝５．４ｅＶ）等のワイドバンドギャップのＩＶ族半導体を用いてワイドバンドギャップヘテロ接合をシリコンに形成するには適さない（非特許文献６）。３Ｃ−ＳｉＣもダイヤモンドもシリコンと同じ格子構造をもつが、その格子定数はシリコンの格子定数よりもそれぞれ２０％と３５％小さく、不整合が大きすぎるために、薄膜を引っ張って補うことができない（非特許文献７）。
【０１０９】
シリコン‐酸化チタンヘテロ接合では、アモルファスまたは多結晶の酸化チタン層を用いることにより、格子の不整合の問題を回避する。しかしそれでも、シリコンは結晶質である場合があり、結晶シリコン表面のシリコン原子における充填されていない価電子により、電気的に活性のミッドギャップ欠損状態が発生するおそれがある。シリコン表面におけるこのような「界面準位」により、再結合損失が生じるおそれもある。したがって、例えばシリコン表面を不動態化することによって、界面準位を除去する必要があることが判明した。
【０１１０】
シリコンを不動態化する方法のひとつとして、シリコンと酸化チタン層との間に中間層を設けることにより、シリコン表面の充填されていない価電子を満たすという方法がある。このような層はシリコン表面と酸化チタン層との間に位置するため、電流路内において、そこを流れる正孔の輸送を妨げないことが重要である。これは、正孔が任意のポテンシャル障壁を通り抜けられる程度に、中間層を薄くすることで達成され得る。また、正孔をブロックしないようにＥｖまたはＨＯＭＯを構成することで達成することもできる。
【０１１１】
シリコンを不動態化する別の方法として、酸化チタン自体がシリコンと反応するよう、適切な温度および周囲条件下で構造体を処理することがある。この場合、酸化チタン自体によって、シリコンの充填されていない結合が充填され得る。
【０１１２】
シリコン‐酸化チタンヘテロ接合を用いる任意の装置、例えば上述の装置実施形態に、適切な不動態化構成を組み込んでよい。例えば図５は、不動態化を伴う片面シリコン‐酸化チタン太陽電池を有する光起電装置の一実施形態を示す概略図である。該装置のシリコン層は、その電流路内にｐｎ接合を有してもよいし、有さなくてもよい。該光起電装置は、第１の電極５Ａ、シリコン層５Ｂ、不動態化層５Ｃ、酸化チタン層５Ｄおよび第２の電極５Ｅを有する。電極５Ａと電極５Ｅのいずれかは、透明であるかまたはパターニングされてよい。また、図８は、不動態化を伴う両面ヘテロ接合太陽電池（電子ブロック層と正孔ブロック層の両方を有する）概略図である。該装置は、第１の電極８Ａと、電子ブロック層８Ｂと、正孔の伝導を可能にする任意の不動態化層８Ｃと、シリコン層８Ｄと、電子の伝導を可能にする任意の不動態化層８Ｅと、正孔ブロック酸化チタン層８Ｆと、第２の電極８Ｇとを有する。電極８Ａと電極８Ｇのいずれかは、透明であるかまたはパターニングされてよい。
【０１１３】
酸化チタンは、化学蒸着プロセスによりシリコンに被着される。該プロセスでは、前駆体としてチタニウムテトラターシャリーブトキシド（Titanium（IV）tert-butoxide）を用いる。蒸着の前に、溶媒（アセトン、アルコール等）、塩基（水酸化アンモニウム等）および酸（塩酸、硫酸、フッ化水素酸等）を用いて、シリコン表面は洗浄される。一般に、蒸着サイクルは２つのステップから成る。まず、シリコンウエハを冷却（０〜１０℃）し、チタンアルコキシドの蒸気をチャンバーに導入する。このステップでは、シリコン表面にチタンアルコキシドの薄膜が形成される。次に、該シリコンウエハを熱して（８０〜１００℃）、チタンアルコキシドを二酸化チタンに熱分解する。温度と冷却サイクルの長さによって、厚さ１〜４ｎｍの二酸化チタンの堆積が得られる。蒸着サイクルを複数回繰り返すことで、より厚い膜を形成してもよい。
【０１１４】
シリコンに酸化チタンを蒸着する際には、一般に、任意のチタン有機金属前駆体を用いることができる。例としては、塩化チタン、四臭化チタン、チタンイソプロポキシドが挙げられる。
【０１１５】
上述した装置の実施形態はすべて、単結晶シリコンに基づくものである。しかし、他の種類のシリコンを用いて、上述の方法でヘテロ接合を形成してもよい。例えば、様々なシリコン合金（ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ等）、多結晶シリコン、微結晶シリコン、上級金属級（upgraded  metallurgical  grade）シリコン、リボン状シリコン、薄膜シリコン、それらの組合わせ等を用いて、ヘテロ接合光起電装置を構成することが想定される。また、このような種類のシリコンのヘテロ接合を、太陽電池やダイオード、トランジスタ等の光起電装置に用いてよい。
【０１１６】
シリコン‐酸化チタンヘテロ接合を低温で作製することにより、より一層有用性が高まる。８００℃を超える温度で形成されるｐｎ接合とは違い、シリコン‐酸化チタンヘテロ接合は、たった１００℃の温度で、単純な蒸着プロセスによって作製することができる。よって、作製プロセスの複雑性とコストとの両方を低減することができる。競合するＨＩＴ構造も３００℃程度で作製されるので、シリコン‐酸化チタン構造はコスト面で有利となり得る。
【０１１７】
結論として、開示の装置により、低温処理されたＴｉＯ２‐Ｓｉヘテロ接合が選択的にブロックを行うことが示される。特徴および要素を特定の組合わせで記載したが、各特徴または各要素は、他の特徴および要素を伴わずに単独で用いられてもよいし、或いは他の特徴および要素の有無に関わらず、様々な組合わせで用いられてもよい。
【図１．１】
2015514305.tif 000003
【図１．２】
2015514305.tif 000004
【図２．１】
2015514305.tif 000005
【図２．２】
2015514305.tif 000006
【図２．３】
2015514305.tif 000007
【図３．１】
2015514305.tif 000008
【図３．２】
2015514305.tif 000009
【図４．１】
2015514305.tif 000010
【図４．２】
2015514305.tif 000011
【図５】
2015514305.tif 000012
【図６．１】
2015514305.tif 000013
【図６．２】
2015514305.tif 000014
【図７．１】
2015514305.tif 000015
【図７．２】
2015514305.tif 000016
【図８】
2015514305.tif 000017
【図９．１】
2015514305.tif 000018
【図９．２】
2015514305.tif 000019
【国際調査報告】
2015514305.tif 000020
2015514305.tif 000021