(57)【要約】【解決手段】並列アーキテクチャ又は直列アーキテクチャの静止形コンバータ(502) が、複数のスイッチングセル(22, 24, 26, 28, 30)を備えており、複数のスイッチングセルは、並列又は直列に配置されており、関連付けられた制御モジュール(522, 524, 526, 528, 530)によって分散して制御されており、制御モジュールは、一連の通信リンクによってループに応じて接続されている。各制御モジュール(526) は制御モジュールの三角波電圧を生成するための単一の異なるローカルユニット(156) を有しており、ローカルユニットは、２つの隣り合う制御モジュール(524, 528)の三角波電圧の信号のみの関数として三角波電圧のインターリーブ位相の位置決めを制御する。各制御モジュール(526) は、並列アーキテクチャの場合には、分岐の電流を均衡させるためのローカルユニット(266) 及び／又はAVP タイプの出力電圧の内部調整のためのユニット(536) を有しており、直列アーキテクチャの場合には、セル電圧を均衡させるためのローカルユニット、及び／又はACP タイプの入力電流若しくは出力電流の内部調整のためのユニットを有している。
2015523046.tif 000002
【特許請求の範囲】
【請求項１】
電圧源Vin によって作動して出力電流Ioutを与えるように構成された並列アーキテクチャの静止形コンバータであって、
第１の電源入力端子(4) 、第２の電源入力端子(6) 、出力端子(10)、並列に配置された総数ｑの電子的なスイッチングセル(22, 24, 26, 28, 30)、前記出力端子(10)に第１の端部(42, 44, 46, 48, 50)に沿って共通に接続された総数ｑの出力分岐(32, 34, 36, 38, 40)、同一の総数ｑの制御モジュール(52, 54, 56, 58, 60; 252, 254, 256, 258, 260; 522, 524, 526, 528, 530; 722, 724, 726, 728, 730)、及び、前記制御モジュール(52, 54, 56, 58, 60)を閉ループで接続する数ｑの通信リンク(64, 66, 68, 70)の通信チェーン(61)を備えており、
各スイッチングセル(22, 24, 26, 28, 30)は、単一の異なる制御モジュール(52, 54, 56, 58, 60; 252, 254, 256, 258, 260; 522, 524, 526, 528, 530; 722, 724, 726, 728, 730)及び単一の異なる出力分岐(32, 34, 36, 38, 40)に関連付けられており、関連付けられた制御モジュール(56)、スイッチングセル(26)及び出力分岐(36)は、前記通信チェーン(61)内での位置決めのための１及びｑの間にある同一で単一の異なる整数のランクi によって識別されており、
前記通信チェーン(61)内で隣り合う、ランクi 及びランクi+1 の２つの任意の制御モジュール(56, 58) は、単一の異なる通信リンク(68)Li,i+1によって接続されており、
前記スイッチングセル(22, 24, 26, 28, 30)は夫々、直列に接続されている単一の異なる対の２つの電子スイッチ(80, 82; 84, 86; 88, 90; 92, 94; 96, 98)と、第１のセル電源端子(102, 104, 106, 108, 110)と、第２のセル電源端子(112, 114, 116, 118, 120)と、直列に接続されている２つの電子スイッチ(80, 82; 84, 86; 88, 90; 92, 94; 96, 98)に共有されて、関連付けられた出力分岐(32, 34, 36, 38, 40)の第２の端部(132, 134, 136, 138, 140)に接続された単一の異なる中間出力端子(122, 124, 126, 128, 130)とを有しており、
前記第１のセル電源端子(102, 104, 106, 108, 110)及び前記第２のセル電源端子(112, 114, 116, 118, 120)は、前記第１の電源入力端子(4) 及び前記第２の電源入力端子(6) に夫々接続されており、
各制御モジュール(52, 54, 56, 58, 60; 252, 254, 256, 258, 260; 522, 524, 526, 528, 530; 722, 724, 726, 728, 730)は、固有の三角波電圧を生成するための単一の異なるローカルユニット(152, 154, 156, 158, 160)を有しており、
ランクi の任意の制御モジュール(56; 256; 526; 726)の三角波電圧を生成するための前記ローカルユニット(156) は、２つの対応する通信リンク(66, 68)を介して任意の制御モジュール(56; 256; 526; 726)に隣り合う２つの制御モジュール(54, 58; 254, 258; 524, 528; 724, 728)によって与えられる、ランクi の任意の制御モジュール(56; 256; 526; 726)に隣り合うランクi-1 及びランクi+1 の２つの制御モジュール(54, 58; 254, 258; 524, 528; 724, 728)の三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内で三角波電圧のインターリーブ位相の位置決めを制御するように構成されており、i が１及びｑの間にあり、i が１に等しいときi-1 がｑに等しく、i がｑに等しいときi+1 が１に等しい並列アーキテクチャの静止形コンバータにおいて、
各制御モジュール(52, 54, 56, 58, 60 ;252, 254, 256, 258, 260 ;522, 524, 526, 528, 530 ;722, 724, 726, 728, 730)は、電流を均衡させるための単一の異なるローカルユニット(262, 264, 266, 268, 270)、及び／又はAVP タイプの出力電圧の内部調整のための単一の異なる内部ユニット(532, 534, 536, 538, 540 ; 732, 734, 736, 738, 740)を有しており、
ランクi の任意の制御モジュール(56; 256)の電流を均衡させるための前記ローカルユニット(266) は、ランクi の任意の制御モジュール(56; 256) に隣り合う制御モジュール(54, 58; 254, 256)に関連付けられた前記スイッチングセル(24, 28)に接続された２つの出力分岐(34, 38)を流れる２つの電流Ii-1，Ii+1の値の平均値と、ランクi の任意の制御モジュール(56; 256)に関連付けられた前記スイッチングセル(26)に接続された前記出力分岐(36)を流れる電流Iiの値との差のみに基づいて、デューティサイクルの補正値diを決定するように構成されており、
ランクi の任意の制御モジュール(56; 526; 726)のAVP タイプの出力電圧を調整するための前記内部ユニット(536; 736)は、固有の内部電圧及び／又は電流ループを実装することにより固有のデューティサイクルDiを決定すべく構成されており、該デューティサイクルDiは、ランクi の任意の制御モジュール(56; 526; 726)に関連付けられた前記スイッチングセル(26)に接続された前記出力分岐(36)を流れる電流Iiの値と、前記制御モジュール(56; 526)のランクi に応じて決まるスロープ係数αi との積によって決定されることを特徴とする並列アーキテクチャの静止形コンバータ。
【請求項２】
各制御モジュール(52, 54, 56, 58, 60; 252, 254, 256, 258, 260; 522, 524, 526, 528, 530)は、電流を均衡させるためのローカルユニット(262, 264, 266, 268, 270)、及びAVP タイプの出力電圧を調整するための内部ユニット(532, 534, 536, 538, 540)を有しているか、又は、AVP タイプの出力電圧を調整するための内部ユニットを有していない一方、電流を均衡させるためのローカルユニット(262, 264, 266, 268, 270)を有しており、
ランクi の任意の制御モジュールに関連付けられた出力分岐毎に、該任意の制御モジュールが電流を均衡させるためのローカルユニット及びAVP タイプの出力電圧を調整するための内部ユニットを有しているとき、前記出力分岐を流れる電流Iiの個々の測定値が与えられ、
ランクi の任意の制御モジュールに関連付けられた出力分岐毎に、該任意の制御モジュールが電流を均衡させるためのローカルユニットを有しており、AVP タイプの出力電圧を調整するための内部ユニットを有していないとき、前記出力分岐を流れる電流Iiの個々の測定値が与えられるか、又は、前記任意の制御モジュールに関連付けられた出力分岐を流れる電流と前記任意の制御モジュールに隣り合う制御モジュールに夫々関連付けられた２つの出力分岐を流れる電流との２つの差動測定値が与えられることを特徴とする請求項１に記載の並列アーキテクチャの静止形コンバータ。
【請求項３】
各制御モジュール(252, 254, 256, 258, 260)は、電流を均衡させるためのローカルユニット(262, 264, 266, 268, 270)を有しており、AVP タイプの出力電圧を調整するための内部ユニットを有しておらず、
前記制御モジュールの外側に設けられた主電圧及び／又は電流調整ループ(280) が、出力電圧Voutの測定値及び／又は出力電流Ioutの測定値と、基準電圧Vref及び／又は基準電流Irefとから前記出力分岐におけるコモンモードでのデューティサイクルD を決定すべく、外部調整モジュール(286) によって構成されており、
ランクi の制御モジュール(256)は夫々、コモンモードでのデューティサイクルD を受信すべく前記外部調整モジュール(286) に接続された受信端子と、前記コモンモードでのデューティサイクルD 、及びランクi の制御モジュールの電流を均衡させるためのローカルユニット(266) により決定されたデューティサイクルの補正値diの合計として、補正されたデューティサイクルD'i を計算するための単一の異なる加算器(346) とを有していることを特徴とする請求項２に記載の並列アーキテクチャの静止形コンバータ。
【請求項４】
前記制御モジュールの外側に設けられたAVP タイプの主電圧及び電流調整ループが、出力電圧Voutを測定するための電圧タップ(281) の測定値、出力電流Ioutを測定するための電流タップ(282) の測定値、基準電圧Vref、及びダミー電流源のためのスロープ係数αから前記出力分岐におけるコモンモードでのデューティサイクルD を決定すべく、外部調整モジュール(386) によって構成されており、
ランクi の制御モジュール(256) は夫々、AVP タイプのコモンモードでのデューティサイクルD を受信すべく前記外部調整モジュール(386) に接続された受信端子と、AVP タイプのコモンモードでのデューティサイクルD 、及びランクi の制御モジュールの電流を均衡させるためのローカルユニットにより決定されたデューティサイクルの補正値diの合計として、補正されたデューティサイクルD'i を計算するための単一の異なる加算回路とを有していることを特徴とする請求項３に記載の並列アーキテクチャの静止形コンバータ。
【請求項５】
各制御モジュール(522, 524, 526, 528, 530)は、電流を均衡させるためのローカルユニット(262, 264, 266, 268, 270)と、AVP タイプの出力電圧を調整するための内部ユニット(532, 534, 536, 538, 540)とを有しており、
AVP タイプの出力電圧を調整するための内部ユニットは夫々、AVP タイプの電圧を調整するための内部ループを有しており、該内部ループは、出力電圧Voutの測定値、関連付けられた出力分岐を流れる出力電流Iiの測定値、基準電圧Vref及び補正されたスロープ係数αi からコモンモードでの固有のデューティサイクルDiを決定すべく構成されており、
前記補正されたスロープ係数αi は、全ての制御モジュールに共有される平均スロープ係数αと、前記制御モジュールのランクi とは無関係な比例定数に応じてランクi の制御モジュールの電流を均衡させるための前記ローカルユニットによって決定される補正係数Vctrl(i)との積に比例し、
コモンモードでの前記固有のデューティサイクルDiは、基準電流Irefと前記補正されたスロープ係数αi 及び前記出力分岐を流れる測定された電流Iiの値の積との差により決まり、前記基準電流Irefは、基準電圧Vrefと、全ての制御モジュールに亘って略同一の定数1/R に応じて測定される出力電圧Voutの値との差に比例することを特徴とする請求項２に記載の並列アーキテクチャの静止形コンバータ。
【請求項６】
前記制御モジュール(52, 54, 56, 58, 60; 722, 724, 726, 728, 730)は夫々、AVP タイプの出力電圧を調整するための内部ユニット(732, 734, 736, 738, 740)を有しており、電流を均衡させるためのローカルユニットを有しておらず、
AVP タイプの出力電圧を調整するための内部ユニット(732, 734, 736, 738, 740)は夫々、AVP タイプの電圧内部調整ループを有しており、該電圧内部調整ループは、出力電圧Voutの測定値、関連付けられた出力分岐を流れる出力電流Iiの測定値、基準電圧Vref及び電流源の固有のスロープ係数αi からコモンモードでの固有のデューティサイクルDiを決定すべく構成されており、
前記固有のスロープ係数αi は、全ての制御モジュールに共有されるスロープ係数αの値に略等しいように調整されており、
コモンモードでの前記固有のデューティサイクルDiは、基準電流Irefと、前記固有のスロープ係数αi 及び前記出力分岐を流れる測定された電流Iiの値の積との差により決まり、前記基準電流Irefは、基準電圧Vrefと、全ての制御モジュールに亘って略同一の定数1/R に応じて測定される出力電圧Voutの値との差に比例することを特徴とする請求項１に記載の並列アーキテクチャの静止形コンバータ。
【請求項７】
任意のランクi の制御モジュール、該制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュール、及び対応する通信リンクLi-1,i，Li,i+1は、ランクi の出力分岐の電流Ii、ランクi-1 及びランクi+1 の隣の出力分岐の電流Ii+1，Ii-1、差動電流Ii−Ii-1，Ii+1−Ii、前記任意のランクi の制御モジュール及び該制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュールの三角波電圧の信号の内から得られる任意のランクi の制御モジュールに関連した関連情報を交換するように構成されていることを特徴とする請求項１乃至６のいずれかに記載の並列アーキテクチャの静止形コンバータ。
【請求項８】
前記出力分岐(32, 34, 36, 38, 40)は夫々、１又は複数の平滑用インダクタ(182, 184, 186, 188, 190)を有しており、任意の２つの隣り合う制御モジュールの２つの出力分岐の平滑用インダクタは接続可能であることを特徴とする請求項１乃至７のいずれかに記載の並列アーキテクチャの静止形コンバータ。
【請求項９】
ランクi の制御モジュールは夫々、同一のインタフェースを使用して第１の通信リンク及び第２の通信リンクに外部接続されて、前記ローカルユニットに内部接続されるべく構成された第１の接続ポート及び第２の接続ポートを有しており、
ランクi の制御モジュールは夫々、前記第１及び第２の接続ポートの前記ローカルユニットに対する切断／接続、及び前記第１及び第２の接続ポートの互いに対する切断／接続を並行して行うための切断／接続ユニットを有しており、前記第１及び第２の接続ポートが前記ローカルユニットに接続されており、前記第１及び第２の接続ポートが切断されている第１の状態と、前記第１及び第２の接続ポートが前記ローカルユニットから切断されており、前記第１及び第２の接続ポートが接続されている第２の状態との切換が、前記制御モジュールの外部の制御信号によって、又は前記制御モジュール内で生成される内部信号によって実行されることを特徴とする請求項１乃至８のいずれかに記載の並列アーキテクチャの静止形コンバータ。  
【請求項１０】
電圧源Vin及び電流源Iin によって作動して出力電圧Vout及び出力電流Ioutを与えるように構成された、直列アーキテクチャ及び分散制御の静止形コンバータであって、
第１の電源入力端子(1004)、第２の電源入力端子(1006)、出力端子(1010)、直列に配置された総数ｑの電子的なスイッチングセル(1022, 1024, 1026, 1028, 1030)、同一の総数ｑの制御モジュール(1052, 1054, 1056, 1058, 1060)、及び閉ループの前記制御モジュール(1052, 1054, 1056, 1058, 1060)を接続する数ｑの通信リンク(1062, 1064, 1066, 1070, 1071,1072)の通信チェーン(1061)を備えており、
各スイッチングセル(1022, 1024, 1026, 1028, 1030)は、単一の異なる制御モジュール(1052, 1054, 1056, 1058, 1060)に関連付けられており、前記スイッチングセル(1026)が前記第１及び第２の電源入力端子(1004, 1006)に可能な限り近くに接続されているとき、前記スイッチングセル(1026)及び関連付けられた制御モジュール(1056)は、１及びｑ以上の間にある同一で単一の異なる整数の位置決めのランクi によって識別され、
前記通信チェーン(1061)内で隣り合う、ランクi 及びランクi+1 の任意の２つの制御モジュール(1056, 1058)は、単一の異なる通信リンク(1068)Li,i+1によって接続されており、
前記スイッチングセル(1022, 1024, 1026, 1028, 1030)は夫々、前記位置決めのランクi がq とは異なるとき、前記スイッチングセル(1022, 1024, 1026, 1028)の入力に設けられた単一の異なる浮遊キャパシタンス(1102, 1104, 1106, 1108)を介して前記第１及び第２の電源入力端子(1004, 1006)に向かって並列に接続された単一の異なる対の電子スイッチ(1080,1082; 1084,1086; 1088,1090; 1092,1094; 1096,1098)と、２つの該電子スイッチ(1080, 1082; 1084, 1086; 1088, 1090; 1092, 1094; 1096, 1098)の入力及び前記浮遊キャパシタンス(1102, 1104, 1106, 1108)に接続された第１対の入力端子(1121, 1122; 1123, 1124; 1125, 1126; 1127, 1128; 1129, 1130)と、前記２つの電子スイッチ(1080, 1082; 1084, 1086; 1088, 1090; 1092, 1094; 1096, 1098)の出力に接続された第２対の出力端子(1131, 1132; 1133, 1134; 1135, 1136; 1137, 1138; 1139, 1140)とを有しており、
各制御モジュール(1052, 1054, 1056, 1058, 1060)は、固有の三角波電圧を生成するための単一の異なるローカルユニット(1152, 1154, 1156, 1158, 1160)を有しており、
ランクi の任意の制御モジュール(1056)の三角波電圧を生成するためのローカルユニット(1156)は、２つの対応する通信リンク(1066,1068) を介してランクi の任意の制御モジュール(1056)に隣り合う２つの制御モジュール(1054, 1058)によって与えられる、ランクi の任意の制御モジュール(1056)に隣り合うランクi-1 及びランクi+1 の２つの制御モジュール(1054, 1058)の三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内で三角波電圧のインターリーブ位相の位置決めを制御するように構成されており、ｉが１及びｑの間にあり、i が1に等しいときi-1 がｑに等しく、i がｑに等しいときi+1 が1に等しい直列アーキテクチャの静止形コンバータにおいて、
各制御モジュール(1052, 1054, 1056, 1058, 1060)は、電圧を均衡させるための単一の異なるローカルユニット(1262, 1264, 1266, 1268, 1270)、及び／又はACP タイプの入力電流の内部調整のための単一の異なるユニット(1432, 1434, 1436, 1438, 1440 ; 1632, 1634, 1636, 1638, 1640 ; 1732, 1734, 1736, 1738, 1740 ; 1832, 1834, 1836, 1838, 1840)を有しており、
ランクi の任意の制御モジュール(1056)のセル電圧を均衡させるための前記ローカルユニット(1266)は、ランクi の任意の制御モジュール(1056)に隣り合うランクi-1 ，i+1 の制御モジュール(1054, 1058)に関連付けられた前記スイッチングセル(1024, 1028)の２つのセル電圧Vi-1，Vi+1の値の平均値と、前記スイッチングセル(1026)のセル電圧Viの値との差のみに基づいて、デューティサイクルの補正値diを決定するように構成されており、ランクi の任意のスイッチングセル(1026)のセル電圧Viは、ランクi のスイッチングセル(1026)の差動入力電圧Vai 及び差動出力電圧Vbi 間の差に等しく、
ランクi の任意の制御モジュール(1056; 1256)のACP タイプの入力電流又は出力電流を調整するための前記内部ユニット(1436;1636;1736;1836)は、固有の内部電圧及び／又は電流ループを実装することにより固有のデューティサイクルDiを決定すべく構成されており、該デューティサイクルDiは、ランクi の任意の制御モジュール(1056; 1256)に関連付けられた前記スイッチングセル(1026)に接続された前記出力分岐に印加される電圧Viの値と、前記制御モジュール(1056; 1256)のランクi に応じて決まるスロープ係数αi との積によって決定されることを特徴とする直列アーキテクチャの静止形コンバータ。
【請求項１１】
各制御モジュールは、セル電圧を均衡させるためのローカルユニット(1262, 1264, 1266, 1268, 1270)、及びACP タイプの入力電流又は出力電流を調整するための内部ユニット(1432, 1434, 1436, 1438, 1440; 1632, 1634, 1636, 1638, 1640)を有しているか、又はACP タイプの入力電流又は出力電流を調整するための内部ユニットを有していない一方、セル電圧を均衡させるためのローカルユニット(1262, 1264, 1266, 1268, 1270)を有しており、
ランクi の任意の制御モジュール毎に、対応するスイッチングセルの電圧Viの測定値が、第１の差動入力電圧Vai の測定値及び第２の差動出力電圧Vbi の測定値に基づき与えられることを特徴とする請求項１０に記載の直列アーキテクチャの静止形コンバータ。
【請求項１２】
各制御モジュールは、ACP タイプの入力電流又は出力電流を調整するための内部ユニットを有していない一方、セル電圧を均衡させるためのローカルユニット(1262, 1264, 1266, 1268, 1270)を有しており、
前記制御モジュールの外側に設けられた主電圧及び／又は電流調整ループが、出力電圧Voutの測定値及び／又は入力電流Iin 若しくは出力電流Ioutの測定値と、基準電圧Vref及び／又は基準電流IrefとからコモンモードでのデューティサイクルD を決定すべく、外部調整モジュールによって構成されており、
ランクi の制御モジュールは夫々、前記コモンモードでのデューティサイクルD を受信すべく前記外部調整モジュールに接続された受信端子と、前記コモンモードでのデューティサイクルD 、及びランクi の制御モジュールのセル電圧を均衡させるためのローカルユニットにより決定されたデューティサイクルの補正値diの合計として、補正されたデューティサイクルD'i を計算するための単一の異なる加算器とを有していることを特徴とする請求項１１に記載の直列アーキテクチャの静止形コンバータ。
【請求項１３】
前記制御モジュールの外側に設けられたACP タイプの主電圧及び電流調整ループが、出力電圧Voutの測定値、入力電流Iin 又は出力電流Ioutの測定値、前記基準電流Iref及びダミー電流源のためのスロープ係数αから前記スイッチングセルにおけるコモンモードでのデューティサイクルD を決定すべく、外部調整モジュール(1286)によって構成されており、
ランクi の制御モジュールは夫々、ACP タイプのコモンモードでのデューティサイクルD を受信すべく前記外部調整モジュールに接続された受信端子と、ACP タイプのコモンモードでのデューティサイクルD 、及びランクi の制御モジュールのセル電圧を均衡させるためのローカルユニットにより決定されたデューティサイクルの補正値diの合計として、補正されたデューティサイクルD'i を計算するための単一の異なる加算器とを有していることを特徴とする請求項１２に記載の直列アーキテクチャの静止形コンバータ。
【請求項１４】
各制御モジュールは、セル電圧を均衡させるためのローカルユニット(1262, 1264, 1266, 1268, 1270)と、ACP タイプの入力電流を調整するための内部ユニット(1432, 1434, 1436, 1438, 1440)とを有しており、
ACP タイプの入力電流を調整するための内部ユニット(1432, 1434, 1436, 1438, 1440)は夫々、ACP タイプの入力電流を調整するための内部ループを有しており、該内部ループは、入力電流Iin の測定値、ランクi のスイッチングセルのセル電圧Viの測定値、基準電流Iref及び補正された逆スロープ係数αi から固有のデューティサイクルDiを決定すべく構成されており、
前記補正された逆スロープ係数αi は、全ての制御モジュールに共有される電圧源の平均逆スロープ係数αと、前記制御モジュールのランクi とは無関係な比例定数に応じてランクi の制御モジュールのセル電圧を均衡させるためのローカルユニットによって決定される補正係数Vctrl(i)との積に比例し、
ランクi のスイッチングセルに固有のデューティサイクルDiは、基準電圧Vrefと前記逆スロープ係数αi の逆数及びランクi のスイッチングセルに関して測定されたセル電圧Viの値の積との差により決まり、前記基準電圧Vrefは、前記基準電流Irefと、全ての制御モジュールに亘って略同一の定数Z/R に応じて測定される入力電流Iinの値との差に比例することを特徴とする請求項１１に記載の直列アーキテクチャの静止形コンバータ。
【請求項１５】
各制御モジュール(1622, 1624, 1626, 1628, 1630)は、セル電圧を均衡させるためのローカルユニット(1262, 1264, 1266, 1268, 1270)と、ACP タイプの出力電流を調整するための内部ユニット(1632, 1634, 1636, 1638, 1640)とを有しており、
ACP タイプの出力電流を調整するための内部ユニットは夫々、ACP タイプの電流を調整するための内部ループを有しており、該内部ループは、出力電流Ioutの測定値、ランクi のスイッチングセルのセル電圧Viの測定値、基準電流Iref及び補正された逆スロープ係数αi から固有のデューティサイクルDiを決定すべく構成されており、
前記補正された逆スロープ係数αi は、全ての制御モジュールに共有される電圧源の平均逆スロープ係数αと、前記制御モジュールのランクi とは無関係な比例定数に応じてランクi の制御モジュールのセル電圧を均衡させるためのローカルユニットによって決定される補正係数Vctrl(i)との積に比例し、
ランクi のスイッチングセルに固有のデューティサイクルDiは、基準電圧Vrefと、前記補正された逆スロープ係数αi の逆数及びランクi のスイッチングセルに関して測定されたセル電圧Viの値の積との差により決まり、前記基準電圧Vrefは、前記基準電流Irefと、全ての制御モジュールに亘って略同一の定数Z/R に応じて測定される出力電流Ioutの値との差に比例することを特徴とする請求項１１に記載の直列アーキテクチャの静止形コンバータ。
【請求項１６】
各制御モジュール(1722, 1724, 1726, 1728, 1730)は、セル電圧を均衡させるためのローカルユニットを有していない一方、ACP タイプの入力電流の内部調整のためのローカルユニット(1732, 1734, 1736, 1738, 1740)を有しており、
ACP タイプの入力電流を調整するための前記ローカルユニット(1732, 1734, 1736, 1738, 1740)は夫々、ACP タイプの電流を調整するための内部ループを有しており、該内部ループは、入力電流Iin の測定値、ランクi のスイッチングセルのセル電圧Viの測定値、基準電流Iref及び電圧源の補正された逆スロープ係数αi から固有のデューティサイクルDiを決定すべく構成されており、
前記補正された逆スロープ係数αi は、全ての制御モジュールに共有される逆スロープ係数αの値に略等しいように調整されており、
前記固有のデューティサイクルDiは、基準電圧Vrefと固有の逆スロープ係数αi の逆数及びランクi のスイッチングセルに関して測定されたセル電圧Viの値の積との差により決まり、前記基準電圧Vrefは、前記基準電流Irefと、全ての制御モジュールに亘って略同一の定数Z/R に応じて測定される入力電流Iinの値との差に比例することを特徴とする請求項１０に記載の直列アーキテクチャの静止形コンバータ。
【請求項１７】
各制御モジュール(1822, 1824, 1826, 1828, 1830)は、セル電圧を均衡させるためのローカルユニットを有していない一方、ACP タイプの出力電流の内部調整のためのローカルユニット(1832, 1834, 1836, 1838, 1840)を有しており、
ACP タイプの出力電流の内部調整のための前記ローカルユニット(1832, 1834, 1836, 1838, 1840)は夫々、ACP タイプの電流を調整するための内部ループを有しており、該内部ループは、出力電流Ioutの測定値、ランクi のスイッチングセルのセル電圧Viの測定値、基準電流Iref及び電圧源の補正された逆スロープ係数αi から固有のデューティサイクルDiを決定すべく構成されており、
前記補正された逆スロープ係数αi は、全ての制御モジュールに共有される逆スロープ係数αの値に略等しいように調整されており、
前記固有のデューティサイクルDiは、基準電圧Vrefと固有の逆スロープ係数αi の逆数及びランクi のスイッチングセルに関して測定されたセル電圧Viの値の積との差により決まり、前記基準電圧Vrefは、前記基準電流Irefと、全ての制御モジュールに亘って略同一の定数Z/R に応じて測定される出力電流Ioutの値との差に比例することを特徴とする請求項１０に記載の直列アーキテクチャの静止形コンバータ。
【請求項１８】
任意のランクi の制御モジュール、該制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュール、及び対応する通信リンクLi-1,i，Li,i+1は、ランクi のスイッチングセルのセル電圧Vi、ランクi-1 及びランクi+1 の隣のスイッチングセルのセル電圧Vi+1，Vi-1、任意のランクi の制御モジュール及び該制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュールの三角波電圧の信号の内から得られる任意のランクi の制御モジュールに関連した関連情報を交換するように構成されていることを特徴とする請求項１０乃至１７のいずれかに記載の直列アーキテクチャの静止形コンバータ。
【請求項１９】
ランクi の制御モジュールは夫々、同一のインタフェースを使用して第１の通信リンク及び第２の通信リンクに外部接続されて、前記ローカルユニットに内部接続されるべく構成された第１の接続ポート及び第２の接続ポートを有しており、
ランクi の制御モジュールは夫々、前記第１及び第２の接続ポートの前記ローカルユニットに対する切断／接続、及び前記第１及び第２の接続ポートの互いに対する切断／接続を並行して行うための切断／接続ユニットを有しており、前記第１及び第２の接続ポートが前記ローカルユニットに接続されており、前記第１及び第２の接続ポートが切断されている第１の状態と、前記第１及び第２の接続ポートが前記ローカルユニットから切断されており、前記第１及び第２の接続ポートが接続されている第２の状態との切換が、前記制御モジュールの外部の制御信号によって、又は前記制御モジュール内で生成される内部信号によって実行されることを特徴とする請求項１０乃至１８のいずれかに記載の並列アーキテクチャの静止形コンバータ。
【発明の詳細な説明】
【背景技術】
【０００１】
並列アーキテクチャ又は直列アーキテクチャの静止形コンバータが、並列又は直列のいずれかに配置された複数のスイッチングセルを有することが周知である。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】欧州特許出願公開第2458726 号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ほとんどの場合、スイッチングセルがコンバータの構造全体を調整して均衡を保つべく適切な制御指令を決定して送信するために、中央制御部が必要である。
【０００４】
高出力電流、低出力電圧及び高出力動力での適用のために、並列構造には重要な利点がある。最も分かり易い適用例が、例えば約100 A/nsの動力及び１Ｖに近い電圧で100Aの平均電流を必要とするマイクロコントローラを作動することである。これに近い電源が、電圧レギュレータモジュール（VRM ）と従来から呼ばれている。
【０００５】
並列構造を使用することによって、高い見掛け周波数がコンバータの入力及び出力で電流の波形に得られるため、フィルタの大部分を減らし得る。コンバータのスイッチング分岐夫々のみにより、出力電流の一部が流れることが可能になるため、スイッチング分岐のインダクタに関連した制約を減らして、低電流用の高速スイッチを使用することが可能になる。更に、インダクタが並列に配置されているので、誘導性蓄積量が著しく減るため、準瞬間的な負荷変化に正確に反応すべく非常に短い応答時間を得ることが可能になる。
【０００６】
並列アーキテクチャのコンバータの中央制御部又はスーパーバイザが、３つの機能を行なうように構成されている。第１の機能は、パルス幅変調（PWM ）指令のインターリーブを施すことである。第２の機能は、出力電圧、ここではマイクロコントローラの電圧を調整し得るデューティサイクルを計算することである。第３の機能は、コンバータのスイッチング分岐の電流を等しくするためにPWM 信号夫々に施されるべき補正値を決定することであり、各スイッチング分岐は、スイッチング分岐を流れる電流の値に関する情報をスーパーバイザに与える。
【０００７】
高電圧変換係数を必要とする変換適用、又は低い歪みレベルを確保しなければならない変換適用のために、直列構造には重要な利点がある。第１の適用例が、低い値の直流電圧を非常に高い値の直流電圧に増大させる場合に関する。この場合は、50を越える増幅率を有するブースタの製造を伴い、このような増幅率は、デューティサイクルが１に非常に近いスイッチングセルのアーキテクチャでは達成され得ない。第２の適用例が、３％未満の非常に低い歪みレベル（THD ）を必要とするDC／AC変換及びAC／DC変換の場合に関する。この場合、直列のマルチセル手法により、可能な限り正弦波信号に近い電圧波形を得ることが可能になる。
【０００８】
直列構造を使用することによって、高い見掛け周波数が、コンバータの入出力電圧の波形に得られるため、フィルタの大部分を減らし得る。コンバータの各スイッチングセルは、入力電圧全体の内の一部を印加されるだけであるため、低電圧用のスイッチを使用することが可能になる。
【０００９】
並列アーキテクチャのコンバータのスーパーバイザのように、直列アーキテクチャのコンバータのスーパーバイザは３つの主な機能を行なうように構成されている。第１の機能は、パルス幅変調（PWM ）指令のインターリーブを施すことである。第２の機能は、出力電流を調整し得るデューティサイクルを計算することである。第３の機能は、コンバータの基本的なセルの電圧を等しくするためにPWM 信号夫々に施されるべき補正値を決定することであり、セルは夫々、セルに印加される電圧の値に関する情報をスーパーバイザに与える。
【００１０】
静止形コンバータの並列構造及び直列構造は、電流の性質及び電圧の性質の間に存在する対称性の点で互いに対して二重構造であることに留意すべきである。
【００１１】
並列アーキテクチャ及び直列アーキテクチャのコンバータは、集中型スーパーバイザと様々なスイッチングセルとのリンクを提供し得る多くの相互接続部の実装を必要とする主な欠点を共有する。従って、スーパーバイザがFPGAによって構成されている場合、要素のピンの数により、制御され得るスイッチングセルの数が制限される。
【００１２】
従って、集中型スーパーバイザによって行われる計算タスク及び制御タスクを分散させるために、スイッチングセルの制御専用の制御モジュールと呼ばれる近くの回路にこれらのタスクをローカルに任せることが求められている。
【００１３】
第１のステップが、コンバータの他のインターリーブされた三角波電圧に基づき、一般的な制御モジュールに自身の三角波電圧を生成させて三角波電圧の位相、つまり時間位置を適用させることにより行われる。
【００１４】
このようなモジュールの製造が、マーク  クージノー（Marc Cousineau）らによる論文，「Triangular Carrier Self-Alignment Using Modular Approach for Interleaved Converter Control」，EPE 2011，14th European Conference on Power Electronics and Applications，バーミンガム，英国，2011年９月１日に記載されている。
【００１５】
技術的問題は、制御モジュール内でコンバータの制御機能のローカルな統合の程度を増大させることである。
【００１６】
並列アーキテクチャの場合には、このために、コンバータの分岐を流れる電流の値をコンバータの分岐を流れる電流全ての平均値と等しくするために必要なローカルな補正値を与えることができ、全ての制御モジュールがVrefで示される入力設定値に等しい出力電圧値又はIrefで示される入力設定値に等しい電流値を最終的に与えるように、分岐のローカルなデューティサイクルの値を決定することができるモジュールを製造することが必要である。
【課題を解決するための手段】
【００１７】
そのために、本発明は、電圧源Vin によって作動して出力電流Ioutを与えるように構成された並列アーキテクチャの静止形コンバータであって、
第１の電源入力端子、第２の電源入力端子、出力端子、並列に配置された総数ｑの電子的なスイッチングセル、前記出力端子に第１の端部に沿って共通に接続された総数ｑの出力分岐、同一の総数ｑの制御モジュール、及び、閉ループの前記制御モジュールを接続する数ｑの通信リンクの通信チェーンを備えており、
各スイッチングセルは、単一の異なる制御モジュール及び単一の異なる出力分岐に関連付けられており、関連付けられた制御モジュール、スイッチングセル及び出力分岐は、前記通信チェーン内での位置決めのための１及びｑの間にある同一で単一の異なる整数のランクi によって識別されており、
前記通信チェーン内で隣り合う、ランクi 及びランクi+1 の２つの任意の制御モジュールは、単一の異なる通信リンクLi,i+1によって接続されており、
前記スイッチングセルは夫々、直列に接続されている単一の異なる対の２つの電子スイッチと、第１のセル電源端子と、第２のセル電源端子と、直列に接続されている２つの電子スイッチに共有されて、関連付けられた出力分岐の第２の端部に接続された単一の異なる中間出力端子とを有しており、
前記第１のセル電源端子及び前記第２のセル電源端子は、前記第１の電源入力端子及び前記第２の電源入力端子に夫々接続されており、
各制御モジュールは、固有の三角波電圧を生成するための単一の異なるローカルユニットを有しており、
ランクi の任意の制御モジュールの三角波電圧を生成するための前記ローカルユニットは、２つの対応する通信リンクを介して任意の制御モジュールに隣り合う２つの制御モジュールによって与えられる、ランクi の任意の制御モジュールに隣り合うランクi-1 及びランクi+1 の２つの制御モジュールの三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内で三角波電圧のインターリーブ位相の位置決めを制御するように構成されており、i が１及びｑの間にあり、i が１に等しいときi-1 がｑに等しく、i がｑに等しいときi+1 が１に等しい並列アーキテクチャの静止形コンバータにおいて、
各制御モジュールは、電流を均衡させるための単一の異なるローカルユニット、及び／又はAVP タイプの出力電圧の内部調整のための単一の異なる内部ユニットを有しており、
ランクi の任意の制御モジュールの電流を均衡させるための前記ローカルユニットは、ランクi の任意の制御モジュールに隣り合う制御モジュールに関連付けられた前記スイッチングセルに接続された２つの出力分岐を流れる２つの電流Ii-1，Ii+1の値の平均値と、ランクi の任意の制御モジュールに関連付けられた前記スイッチングセルに接続された前記出力分岐を流れる電流Iiの値との差のみに基づいて、デューティサイクルの補正値diを決定するように構成されており、
ランクi の任意の制御モジュールのAVP タイプの出力電圧を調整するための前記内部ユニットは、固有の内部電圧及び／又は電流ループを実装することにより固有のデューティサイクルDiを決定すべく構成されており、該デューティサイクルDiは、ランクi の任意の制御モジュールに関連付けられた前記スイッチングセルに接続された前記出力分岐を流れる電流Iiの値と、前記制御モジュールのランクi に応じて決まるスロープ係数αi との積によって決定されることを特徴とする並列アーキテクチャの静止形コンバータに関する。
【００１８】
特定の一実施形態によれば、並列アーキテクチャの静止形コンバータは、以下の特徴の内の一又は複数を有する。
【００１９】
−  各制御モジュールは、電流を均衡させるためのローカルユニット、及びAVP タイプの出力電圧を調整するための内部ユニットを有しているか、又は、AVP タイプの出力電圧を調整するための内部ユニットを有していない一方、電流を均衡させるためのローカルユニットを有しており、
ランクi の任意の制御モジュールに関連付けられた出力分岐毎に、該任意の制御モジュールが電流を均衡させるためのローカルユニット及びAVP タイプの出力電圧を調整するための内部ユニットを有しているとき、前記出力分岐を流れる電流Iiの個々の測定値が与えられ、
ランクi の任意の制御モジュールに関連付けられた出力分岐毎に、該任意の制御モジュールが電流を均衡させるためのローカルユニットを有しており、AVP タイプの出力電圧を調整するための内部ユニットを有していないとき、前記出力分岐を流れる電流Iiの個々の測定値が与えられるか、又は、前記任意の制御モジュールに関連付けられた出力分岐を流れる電流と前記任意の制御モジュールに隣り合う制御モジュールに夫々関連付けられた２つの出力分岐を流れる電流との２つの差動測定値が与えられる。
【００２０】
−  各制御モジュールは、電流を均衡させるためのローカルユニットを有しており、AVP タイプの出力電圧を調整するための内部ユニットを有しておらず、
前記制御モジュールの外側に設けられた主電圧及び／又は電流調整ループが、出力電圧Voutの測定値及び／又は出力電流Ioutの測定値と、基準電圧Vref及び／又は基準電流Irefとから前記出力分岐におけるコモンモードでのデューティサイクルD を決定すべく、外部調整モジュールによって構成されており、
ランクi の制御モジュールは夫々、コモンモードでのデューティサイクルD を受信すべく前記外部調整モジュールに接続された受信端子と、前記コモンモードでのデューティサイクルD 、及びランクi の制御モジュールの電流を均衡させるためのローカルユニットにより決定されたデューティサイクルの補正値diの合計として、補正されたデューティサイクルD'i を計算するための単一の異なる加算器とを有している。
【００２１】
−  前記制御モジュールの外側に設けられたAVP タイプの主電圧及び電流調整ループが、出力電圧Voutの測定値、出力電流Ioutの測定値、基準電圧Vref、及びダミー電流源のためのスロープ係数αから前記出力分岐におけるコモンモードでのデューティサイクルD を決定すべく、外部調整モジュールによって構成されており、
ランクi の制御モジュールは夫々、AVP タイプのコモンモードでのデューティサイクルD を受信すべく前記外部調整モジュールに接続された受信端子と、AVP タイプのコモンモードでのデューティサイクルD 、及びランクi の制御モジュールの電流を均衡させるためのローカルユニットにより決定されたデューティサイクルの補正値diの合計として、補正されたデューティサイクルD'i を計算するための単一の異なる加算回路とを有している。
【００２２】
−  各制御モジュールは、電流を均衡させるためのローカルユニットと、AVP タイプの出力電圧を調整するための内部ユニットとを有しており、
AVP タイプの出力電圧を調整するための内部ユニットは夫々、AVP タイプの電圧を調整するための内部ループを有しており、該内部ループは、出力電圧Voutの測定値、関連付けられた出力分岐を流れる出力電流Iiの測定値、基準電圧Vref及び補正されたスロープ係数αi からコモンモードでの固有のデューティサイクルDiを決定すべく構成されており、
前記補正されたスロープ係数αi は、全ての制御モジュールに共有される平均スロープ係数αと、前記制御モジュールのランクi とは無関係な比例定数に応じてランクi の制御モジュールの電流を均衡させるための前記ローカルユニットによって決定される補正係数Vctrl(i)との積に比例し、
コモンモードでの前記固有のデューティサイクルDiは、基準電流Irefと前記補正されたスロープ係数αi 及び前記出力分岐を流れる測定された電流Iiの値の積との差により決まり、前記基準電流Irefは、基準電圧Vrefと、全ての制御モジュールに亘って略同一の定数1/R に応じて測定される出力電圧Voutの値との差に比例する。
【００２３】
−  前記制御モジュールは夫々、AVP タイプの出力電圧を調整するための内部ユニットを有しており、電流を均衡させるためのローカルユニットを有しておらず、
AVP タイプの出力電圧を調整するための内部ユニットは夫々、AVP タイプの電圧内部調整ループを有しており、該電圧内部調整ループは、出力電圧Voutの測定値、関連付けられた出力分岐を流れる出力電流Iiの測定値、基準電圧Vref及び電流源の固有のスロープ係数αi からコモンモードでの固有のデューティサイクルDiを決定すべく構成されており、
前記固有のスロープ係数αi は、全ての制御モジュールに共有されるスロープ係数αの値に略等しいように調整されており、
コモンモードでの前記固有のデューティサイクルDiは、基準電流Irefと、前記固有のスロープ係数αi 及び前記出力分岐を流れる測定された電流Iiの値の積との差により決まり、前記基準電流Irefは、基準電圧Vrefと、全ての制御モジュールに亘って略同一の定数1/R に応じて測定される出力電圧Voutの値との差に比例する。
【００２４】
−  任意のランクi の制御モジュール、該制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュール、及び対応する通信リンクLi-1,i，Li,i+1は、ランクi の出力分岐の電流Ii、ランクi-1 及びランクi+1 の隣の出力分岐の電流Ii+1，Ii-1、差動電流Ii−Ii-1，Ii+1−Ii、前記任意のランクi の制御モジュール及び該制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュールの三角波電圧の信号の内から得られる任意のランクi の制御モジュールに関連した関連情報を交換するように構成されている。
【００２５】
−  前記出力分岐は夫々、１又は複数の平滑用インダクタを有しており、任意の２つの隣り合う制御モジュールの２つの出力分岐の平滑用インダクタは接続可能である。
【００２６】
−  ランクi の制御モジュールは夫々、同一のインタフェースを使用して第１の通信リンク及び第２の通信リンクに外部接続されて、前記ローカルユニットに内部接続されるべく構成された第１の接続ポート及び第２の接続ポートを有しており、
ランクi の制御モジュールは夫々、前記第１及び第２の接続ポートの前記ローカルユニットに対する切断／接続、及び前記第１及び第２の接続ポートの互いに対する切断／接続を並行して行うための切断／接続ユニットを有しており、前記第１及び第２の接続ポートが前記ローカルユニットに接続されており、前記第１及び第２の接続ポートが切断されている第１の状態と、前記第１及び第２の接続ポートが前記ローカルユニットから切断されており、前記第１及び第２の接続ポートが接続されている第２の状態との切換が、前記制御モジュールの外部の制御信号によって、又は前記制御モジュール内で生成される内部信号によって実行される。
【００２７】
本発明は更に、電圧源Vin 及び電流源Iinによって作動して出力電圧Vout及び出力電流Ioutを与えるように構成された、直列アーキテクチャ及び分散制御の静止形コンバータであって、
第１の電源入力端子、第２の電源入力端子、出力端子、直列に配置された総数ｑの電子的なスイッチングセル、同一の総数ｑの制御モジュール、及び閉ループの前記制御モジュールを接続する数ｑの通信リンクの通信チェーンを備えており、
各スイッチングセルは、単一の異なる制御モジュールに関連付けられており、前記スイッチングセルが前記第１及び第２の電源入力端子に可能な限り近くに接続されているとき、前記スイッチングセル及び関連付けられた制御モジュールは、１及びｑ以上の間にある同一で単一の異なる整数の位置決めのランクi によって識別され、
前記通信チェーン内で隣り合う、ランクi 及びランクi+1 の任意の２つの制御モジュールは、単一の異なる通信リンクLi,i+1によって接続されており、
前記スイッチングセルは夫々、前記位置決めのランクi がq とは異なるとき、前記スイッチングセルの入力に設けられた単一の異なる浮遊キャパシタンスを介して前記第１及び第２の電源入力端子に向かって並列に接続された単一の異なる対の電子スイッチと、２つの該電子スイッチの入力及び前記浮遊キャパシタンスに接続された第１対の入力端子と、前記２つの電子スイッチの出力に接続された第２対の出力端子とを有しており、
各制御モジュールは、固有の三角波電圧を生成するための単一の異なるローカルユニットを有しており、
ランクi の任意の制御モジュールの三角波電圧を生成するためのローカルユニットは、２つの対応する通信リンクを介してランクi の任意の制御モジュールに隣り合う２つの制御モジュールによって与えられる、ランクi の任意の制御モジュールに隣り合うランクi-1 及びランクi+1 の２つの制御モジュールの三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内で三角波電圧のインターリーブ位相の位置決めを制御するように構成されており、ｉが１及びｑの間にあり、i が1に等しいときi-1 がｑに等しく、i がｑに等しいときi+1 が1に等しい直列アーキテクチャの静止形コンバータにおいて、
各制御モジュールは、電圧を均衡させるための単一の異なるローカルユニット、及び／又はACP タイプの入力電流の内部調整のための単一の異なるユニットを有しており、
ランクi の任意の制御モジュールのセル電圧を均衡させるための前記ローカルユニットは、ランクi の任意の制御モジュールに隣り合うランクi-1 ，i+1 の制御モジュールに関連付けられた前記スイッチングセルの２つのセル電圧Vi-1，Vi+1の値の平均値と、前記スイッチングセルのセル電圧Viの値との差のみに基づいて、デューティサイクルの補正値diを決定するように構成されており、ランクi の任意のスイッチングセルのセル電圧Viは、ランクi のスイッチングセルの差動入力電圧Vai 及び差動出力電圧Vbi 間の差に等しく、
ランクi の任意の制御モジュールのACP タイプの入力電流又は出力電流を調整するための前記内部ユニットは、固有の内部電圧及び／又は電流ループを実装することにより固有のデューティサイクルDiを決定すべく構成されており、該デューティサイクルDiは、ランクi の任意の制御モジュールに関連付けられた前記スイッチングセルに接続された前記出力分岐に印加される電圧Viの値と、前記制御モジュールのランクi に応じて決まるスロープ係数αi との積によって決定されることを特徴とする直列アーキテクチャの静止形コンバータに関する。
【００２８】
特定の実施形態によれば、直列アーキテクチャの静止形コンバータは、以下の特徴の内の一又は複数を有する。
【００２９】
−  各制御モジュールは、セル電圧を均衡させるためのローカルユニット、及びACP タイプの入力電流又は出力電流を調整するための内部ユニットを有しているか、又はACP タイプの入力電流又は出力電流を調整するための内部ユニットを有していない一方、セル電圧を均衡させるためのローカルユニットを有しており、
ランクi の任意の制御モジュール毎に、対応するスイッチングセルの電圧Viの測定値が、第１の差動入力電圧Vai の測定値及び第２の差動出力電圧Vbi の測定値に基づき与えられる。
【００３０】
−  各制御モジュールは、ACP タイプの入力電流又は出力電流を調整するための内部ユニットを有していない一方、セル電圧を均衡させるためのローカルユニットを有しており、
前記制御モジュールの外側に設けられた主電圧及び／又は電流調整ループが、出力電圧Voutの測定値及び／又は入力電流Iin 若しくは出力電流Ioutの測定値と、基準電圧Vref及び／又は基準電流IrefとからコモンモードでのデューティサイクルD を決定すべく、外部調整モジュールによって構成されており、
ランクi の制御モジュールは夫々、前記コモンモードでのデューティサイクルD を受信すべく前記外部調整モジュールに接続された受信端子と、前記コモンモードでのデューティサイクルD 、及びランクi の制御モジュールのセル電圧を均衡させるためのローカルユニットにより決定されたデューティサイクルの補正値diの合計として、補正されたデューティサイクルD'i を計算するための単一の異なる加算器とを有している。
【００３１】
−  前記制御モジュールの外側に設けられたACP タイプの主電圧及び電流調整ループが、出力電圧Voutの測定値、入力電流Iin 又は出力電流Ioutの測定値、前記基準電流Iref及びダミー電流源のためのスロープ係数αから前記スイッチングセルにおけるコモンモードでのデューティサイクルD を決定すべく、外部調整モジュールによって構成されており、
ランクi の制御モジュールは夫々、ACP タイプのコモンモードでのデューティサイクルD を受信すべく前記外部調整モジュールに接続された受信端子と、ACP タイプのコモンモードでのデューティサイクルD 、及びランクi の制御モジュールのセル電圧を均衡させるためのローカルユニットにより決定されたデューティサイクルの補正値diの合計として、補正されたデューティサイクルD'i を計算するための単一の異なる加算器とを有している。
【００３２】
−  各制御モジュールは、セル電圧を均衡させるためのローカルユニットと、ACP タイプの入力電流を調整するための内部ユニットとを有しており、
ACP タイプの入力電流を調整するための内部ユニットは夫々、ACP タイプの入力電流を調整するための内部ループを有しており、該内部ループは、入力電流Iin の測定値、ランクi のスイッチングセルのセル電圧Viの測定値、基準電流Iref及び補正された逆スロープ係数αi から固有のデューティサイクルDiを決定すべく構成されており、
前記補正された逆スロープ係数αi は、全ての制御モジュールに共有される電圧源の平均逆スロープ係数αと、前記制御モジュールのランクi とは無関係な比例定数に応じてランクi の制御モジュールのセル電圧を均衡させるためのローカルユニットによって決定される補正係数Vctrl(i)との積に比例し、
ランクi のスイッチングセルに固有のデューティサイクルDiは、基準電圧Vrefと前記逆スロープ係数αi の逆数及びランクi のスイッチングセルに関して測定されたセル電圧Viの値の積との差により決まり、前記基準電圧Vrefは、前記基準電流Irefと、全ての制御モジュールに亘って略同一の定数Z/R に応じて測定される入力電流Iinの値との差に比例する。
【００３３】
−  各制御モジュールは、セル電圧を均衡させるためのローカルユニットと、ACP タイプの出力電流を調整するための内部ユニットとを有しており、
ACP タイプの出力電流を調整するための内部ユニットは夫々、ACP タイプの電流を調整するための内部ループを有しており、該内部ループは、出力電流Ioutの測定値、ランクi のスイッチングセルのセル電圧Viの測定値、基準電流Iref及び補正された逆スロープ係数αi から固有のデューティサイクルDiを決定すべく構成されており、
前記補正された逆スロープ係数αi は、全ての制御モジュールに共有される電圧源の平均逆スロープ係数αと、前記制御モジュールのランクi とは無関係な比例定数に応じてランクi の制御モジュールのセル電圧を均衡させるためのローカルユニットによって決定される補正係数Vctrl(i)との積に比例し、
ランクi のスイッチングセルに固有のデューティサイクルDiは、基準電圧Vrefと、前記補正された逆スロープ係数αi の逆数及びランクi のスイッチングセルに関して測定されたセル電圧Viの値の積との差により決まり、前記基準電圧Vrefは、前記基準電流Irefと、全ての制御モジュールに亘って略同一の定数Z/R に応じて測定される出力電流Ioutの値との差に比例する。
【００３４】
−  各制御モジュールは、セル電圧を均衡させるためのローカルユニットを有していない一方、ACP タイプの入力電流の内部調整のためのローカルユニットを有しており、
ACP タイプの入力電流を調整するためのローカルユニットは夫々、ACP タイプの電流を調整するための内部ループを有しており、該内部ループは、入力電流Iin の測定値、ランクi のスイッチングセルのセル電圧Viの測定値、基準電流Iref及び電圧源の補正された逆スロープ係数αi から固有のデューティサイクルDiを決定すべく構成されており、
前記補正された逆スロープ係数αi は、全ての制御モジュールに共有される逆スロープ係数αの値に略等しいように調整されており、
前記固有のデューティサイクルDiは、基準電圧Vrefと固有の逆スロープ係数αi の逆数及びランクi のスイッチングセルに関して測定されたセル電圧Viの値の積との差により決まり、前記基準電圧Vrefは、前記基準電流Irefと、全ての制御モジュールに亘って略同一の定数Z/R に応じて測定される入力電流Iinの値との差に比例する。
【００３５】
−  各制御モジュールは、セル電圧を均衡させるためのローカルユニットを有していない一方、ACP タイプの出力電流の内部調整のためのローカルユニットを有しており、
ACP タイプの出力電流の内部調整のための前記ローカルユニットは夫々、ACP タイプの電流を調整するための内部ループを有しており、該内部ループは、出力電流Ioutの測定値、ランクi のスイッチングセルのセル電圧Viの測定値、基準電流Iref及び電圧源の補正された逆スロープ係数αi から固有のデューティサイクルDiを決定すべく構成されており、
前記補正された逆スロープ係数αi は、全ての制御モジュールに共有される逆スロープ係数αの値に略等しいように調整されており、
前記固有のデューティサイクルDiは、基準電圧Vrefと固有の逆スロープ係数αi の逆数及びランクi のスイッチングセルに関して測定されたセル電圧Viの値の積との差により決まり、前記基準電圧Vrefは、前記基準電流Irefと、全ての制御モジュールに亘って略同一の定数Z/R に応じて測定される出力電流Ioutの値との差に比例する。
【００３６】
−  任意のランクi の制御モジュール、該制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュール、及び対応する通信リンクLi-1,i，Li,i+1は、ランクi のスイッチングセルのセル電圧Vi、ランクi-1 及びランクi+1 の隣のスイッチングセルのセル電圧Vi+1，Vi-1、任意のランクi の制御モジュール及び該制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュールの三角波電圧の信号の内から得られる任意のランクi の制御モジュールに関連した関連情報を交換するように構成されている。
【００３７】
−  ランクi の制御モジュールは夫々、同一のインタフェースを使用して第１の通信リンク及び第２の通信リンクに外部接続されて、前記ローカルユニットに内部接続されるべく構成された第１の接続ポート及び第２の接続ポートを有しており、
ランクi の制御モジュールは夫々、前記第１及び第２の接続ポートの前記ローカルユニットに対する切断／接続、及び前記第１及び第２の接続ポートの互いに対する切断／接続を並行して行うための切断／接続ユニットを有しており、前記第１及び第２の接続ポートが前記ローカルユニットに接続されており、前記第１及び第２の接続ポートが切断されている第１の状態と、前記第１及び第２の接続ポートが前記ローカルユニットから切断されており、前記第１及び第２の接続ポートが接続されている第２の状態との切換が、前記制御モジュールの外部の制御信号によって、又は前記制御モジュール内で生成される内部信号によって実行される。
【００３８】
本発明は、単に一例として挙げられ、添付図面を参照して述べられている複数の実施形態の以下の記載を読むとより理解される。
【図面の簡単な説明】
【００３９】
【図１】本発明に係る並列アーキテクチャ及びDMC の静止形コンバータの第１の一般的な実施形態を示す図である。
【図２】図１に示されている第１の一般的な実施形態から得られた、本発明に係る並列アーキテクチャ及びDMC の静止形コンバータの第２の実施形態であって、電圧及び出力電流の外部調整が外部のループ及びモジュールによって実行され、制御のインターリーブ及び分岐電流の均衡が、分岐電流を均衡させるためのローカルユニットによって行われる第２の実施形態を示す図である。
【図３】図２に示されている電流を均衡させるためのローカルユニットによって分岐電流を均衡させる構成を示す一般的な図である。
【図４】図２に示されている外部のループ及びモジュールによって電圧及び出力電流の外部調整を実行する構成を示す図である。
【図５】AVP （適応型電圧ポジショニング）タイプの外部調整モジュールによる、図４に示されている外部調整のための構造上の実施形態の代替例を示す図である。
【図６】演算増幅器を使用した、図５に示されているAVP タイプの外部調整モジュールの実施形態を示す図である。
【図７】図２に示されている第１の実施形態から得られた、並列アーキテクチャ及びDMC の静止形コンバータの第３の実施形態であって、夫々の制御モジュールが、指令のインターリーブを制御するためのAVP タイプの内部調整のためのローカルユニットと出力電流を均衡させるためのローカルユニットとを有している第３の実施形態を示す図である。
【図８】図７に示されている並列アーキテクチャ及びDMC の静止形コンバータによって制御モジュール毎に、分岐電流のローカルな均衡と関連付けられたAVP タイプのローカルな内部調整を実行する構成を示す図である。
【図９】図２の第１の実施形態及び図７の第３の実施形態から得られた、並列アーキテクチャのコンバータの第４の実施形態であって、夫々の制御モジュールが、分岐電流を均衡させるためのローカルユニットを有していない一方、AVP タイプの出力電圧を調整するための内部ユニットを有している第４の実施形態を示す図である。
【図１０】図９に示されているAVP タイプの電圧のローカルな内部調整を実行する構成を示す図である。
【図１１】モジュールが通信チェーンから除去された場合に三角波電圧の生成機能に適用された、モジュール間の通信チェーンのための自動的な再構成手段の一例を示す図である。
【図１２】制御モジュールの通信インタフェース、及び通信チェーン内の隣り合う制御モジュール間のデータ交換の一例を示す図である。
【図１３】磁気結合が使用される出力分岐の平滑用インダクタと、２つの隣り合う出力分岐の電流のための差動測定モードとに関する特定の一構成を示す図である。
【図１４】本発明に係る直列アーキテクチャ及びDMC の静止形コンバータの第１の一般的な実施形態を示す図である。
【図１５】本発明に係る直列アーキテクチャ及びDMC の静止形コンバータの第１の一般的な実施形態を示す図である。
【図１６】図14及び15に示されている直列アーキテクチャの静止形コンバータのランクi のスイッチングセルと、ランクi のスイッチングセルのセル電圧を得ることを可能にする測定可能なパラメータとを示す一般的な図である。
【図１７】図14及び15に示されている第１の一般的な実施形態から得られた、本発明に係る直列アーキテクチャ及びDMC の静止形コンバータの第２の実施形態であって、電圧及び出力電流の外部調整が外部のループ及び回路によって実行され、指令のインターリーブ及びスイッチングセルのセル電圧の均衡がローカルユニットによって実行される第２の実施形態を示す図である。
【図１８】図17に示されている外部のループ及びモジュールによって、セル電圧の均衡と電圧及び出力電流の外部調整とを実行する構成を示す一般的な図である。
【図１９】図15に示されている第１の実施形態から得られた、直列アーキテクチャ及びDMC の静止形コンバータの第３の実施形態を示す図であって、夫々の制御モジュールが、ACP （適応型電流ポジショニング）タイプの入力電流の内部調整、及び指令のインターリーブの管理のためのローカルユニットと、スイッチングセルのセル電圧を均衡させるためのローカルユニットとを有している第３の実施形態を示す図である。
【図２０】ACP タイプの入力電流のローカルな内部調整、及びスイッチングセルのセル電圧のローカルな均衡のために、図19の直列アーキテクチャの静止形コンバータにDMC を実行するための構成を示す図である。
【図２１】演算増幅器を使用した、図20に示されているACP タイプの入力電流のローカルな内部調整に関する実施形態を示す図である。
【図２２】図19の第３の実施形態から得られた、直列アーキテクチャ及びDMC の静止形コンバータの第４の実施形態であって、夫々の制御モジュールが、ACP タイプの出力電流の内部調整及び指令のインターリーブの管理のためのローカルユニットと、スイッチングセルのセル電圧を均衡させるためのローカルユニットとを有している第４の実施形態を示す図である。
【図２３】図22の直列アーキテクチャの静止形コンバータによって、ACP タイプの出力電流のローカルな内部調整、及びスイッチングセルのセル電圧のローカルな均衡を行うための構成を示す図である。
【図２４】図19の第３の実施形態から得られた、直列アーキテクチャの静止形コンバータの第５の実施形態であって、夫々の制御モジュールが、スイッチングセルのセル電圧を均衡させるためのローカルユニットを有していない一方、ACP タイプの入力電流の内部調整のためのローカルユニットと、指令のインターリーブを管理するためのデバイスとを有している第５の実施形態を示す図である。
【図２５】スイッチングセルのセル電圧を均衡させるためのローカルユニットを有していない一方、図24の直列アーキテクチャの静止形コンバータによって、ACP タイプの入力電流のローカルな内部調整を実行するための構成を示す図である。
【図２６】図22の第４の実施形態から得られた、直列アーキテクチャ及びDMC の静止形コンバータの第６の実施形態であって、夫々の制御モジュールが、スイッチングセルのセル電圧を均衡させるためのローカルユニットを有さず、ACP タイプの出力電流の内部調整のためのローカルユニットと、指令のインターリーブを管理するためのデバイスとを有している第６の実施形態を示す図である。
【図２７】スイッチングセルのセル電圧のためのローカルな均衡ユニットを有していない一方、図26の直列アーキテクチャの静止形コンバータによって、ACP タイプの出力電流のローカルな内部調整のDMC を実行するための構成を示す図である。
【発明を実施するための形態】
【００４０】
図１によれば、並列アーキテクチャの静止形コンバータ2 は、電圧Vin の電源（不図示）に接続された第１の電源入力端子4 及び第２の電源入力端子6 を備えており、第２の電源入力端子6 は接地8 に接続されている。
【００４１】
静止形コンバータ2 は、並列に配置された値Coutの出力キャパシタンス16及び値Routの出力抵抗18によって構成された出力負荷14の第１の端部12に接続された出力端子10を備えており、出力負荷14の第２の端部20が接地8 に接続されており、出力抵抗18に出力電流Ioutが流れる。
【００４２】
静止形コンバータ2 は、
−  整数である総数ｑの並列に配置されたスイッチングセル22,24,26,28,30、
−  第１の端部42,44,46,48,50で出力端子10に共通に接続された同一の総数ｑの出力分岐32,34,36,38,40、
−  同一の総数ｑの制御モジュール52,54,56,58,60、
−  制御モジュール52,54,56,58,60をデイジーチェーンで接続する同数ｑの通信リンク62,64,66,68,70,72 を有する通信チェーン61
を更に備えている。
【００４３】
一般に、総数ｑは３以上である。
【００４４】
電子的なスイッチングセルは、単一の異なる制御モジュール及び単一の異なる出力分岐に夫々関連付けられている。
【００４５】
互いに関連付けられたあらゆる制御モジュール、あらゆるスイッチングセル及びあらゆる出力分岐は、１及びｑの間にある通信チェーン内の同一で単一の異なる整数の位置決めのランクによって識別される。
【００４６】
図１における一例として、スイッチングセル、制御モジュール及び出力分岐の共通の総数ｑは７以上である。５つの制御モジュールのみが示されており、つまり、１に等しいランクi の第１の制御モジュール52と、一般的なモジュールであるランクi の第２の制御モジュール56と、通信チェーン61内で一般的なモジュール56に先行して隣り合う一般的なモジュールであるランクi-1 の第３の制御モジュール54と、通信チェーン内で一般的なモジュール56に続く隣り合う一般的なモジュールであるランクi+1 の第４の制御モジュール58と、ランク１の第１の一般的なモジュール52に先行する隣り合う制御モジュールであるｑに等しいランクi の第５の制御モジュール60とが示されている。
【００４７】
通信チェーン61内で隣り合う任意の２つのランクi 及びランクi+1 の制御モジュールが、Li,i+1で示されている単一の異なる通信リンクによって接続されている。
【００４８】
３つの制御モジュール及び３つのスイッチングセルを備えたコンバータの最小限の構造では、ランク３の制御モジュールに続く隣り合う制御モジュールがランク１の制御モジュールであり、ランク１の制御モジュールに先行する隣り合う制御モジュールがランク３の制御モジュールであることに注目すべきである。  
【００４９】
位置決めのランクi は、通信チェーン61を構成するループ内で制御モジュールの接続によって設定される順序のみによって決まり、スイッチングセルの互いに対する相対的な空間的配置によって設定される順序によって決まらないことに更に注目すべきである。
【００５０】
スイッチングセル22,24,26,28,30は夫々、直列に接続された単一の異なる対の電子スイッチ80,82; 84,86; 88,90; 92,94; 96,98 と、第１の電源端子102,104,106,108,110 と、第２の電源端子112,114,116,118,120 と、２つの関連付けられた電子スイッチ80,82; 84,86; 88,90; 92,94; 96,98 によって夫々共有されて、関連付けられた出力分岐32,34,36,38,40の第２の端部132,134,136,138,140 に夫々接続された単一の異なる中間出力端子122,124,126,128,130 とを有している。
【００５１】
スイッチングセルの第１の電源端子102,104,106,108,110 及び第２の電源端子112,114,116,118,120 は、第１の電源入力端子4 及び第２の電源入力端子6 に夫々接続されている。
【００５２】
各制御モジュール52,54,56,58,60は、対応するスイッチングセル22,24,26,28,30の２つのスイッチのための増幅駆動ユニット142,144,146,148,150 と、固有の三角波電圧を生成するための単一の異なるローカルユニット152,154,156,158,160 とを有している。
【００５３】
ランクi の任意の制御モジュールの三角波電圧を生成するためのローカルユニットは夫々、２つの対応する通信リンクLi-1,i及び通信リンクLi,i+1を介して任意のランクi の制御モジュールに隣り合う２つのランクi-1, i+1の制御モジュールによって与えられる、ランクi の任意の制御モジュールに隣り合う２つのランクi-1, i+1の制御モジュールの三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内で三角波電圧のインターリーブ位相の位置決めを制御するように構成されている。位置決めのランクi は１及びｑの間にあり、ｉが１に等しいとき、i-1 はｑに等しく、ｉがｑに等しいとき、i+1 は１に等しい。 
【００５４】
従って、例えば、ランク１の第１の制御モジュール52の三角波電圧を生成するためのローカルユニット152 は、Lq,1及びL1,2で示されている２つの対応する通信リンク72，62を介して、第１の制御モジュール52に隣り合うランクq, 2の２つの制御モジュールによって与えられる、ランクq, 2の２つの隣の制御モジュールの三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内で三角波電圧のインターリーブ位相の位置決めを制御するように構成されている。
【００５５】
同様に、ランクｑの第５の制御モジュール60の三角波電圧を生成するためのローカルユニット160 は、Lq-1,q及びLq,1で示されている２つの対応する通信リンク71,72 を介して、ランクｑの第５の制御モジュール160 に隣り合うランクq-1, 1の２つの制御モジュールによって与えられる、ランクq-1, 1の２つの隣の制御モジュールの三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内で三角波電圧のインターリーブ位相の位置を制御するように構成されている。
【００５６】
制御モジュール52,54,56,58,60は夫々、図１に示されていない電流を均衡させるためのローカルユニット、及び／又は図１に示されていないAVP タイプの出力電圧を調整するための内部ユニットを有している。
【００５７】
ランクi の任意の制御モジュールの電流を均衡させるためのローカルユニットは夫々、ランクi の任意の制御モジュールに隣り合う制御モジュールに関連付けられたスイッチングセルに接続された２つの出力分岐を流れるIi-1，Ii+1で示されている２つの電流の値の平均値とランクi の任意の制御モジュールに関連付けられたスイッチングセルに接続された出力分岐を流れる電流Iiの値との差のみに基づいて、デューティサイクルの補正値diを決定するように構成されている。
【００５８】
ランクi の任意の制御モジュールのAVP タイプの出力電圧を調整する内部ユニットは夫々、固有の電圧及び／又は電流ループを実装することにより固有のデューティサイクルDiを決定すべく構成されており、固有のデューティサイクルDiは、任意の制御モジュールに関連付けられたスイッチングセルに接続された出力分岐を流れる電流Iiの値と制御モジュールのランクi により決まるスロープ係数αi との積によって決定される。このスロープ係数αi を調整することにより、AVP タイプの調整によって得られる特性Vout = f(Iout)のスロープの正確な調整が可能になる。
【００５９】
ランク1, i-1, i, i+1, qの出力分岐32,34,36,38,40は、182, 184, 186, 188, 190で示されている少なくとも１つの平滑用インダクタを夫々有しており、出力分岐を流れる出力電流の一部が、I1，Ii-1，Ii，Ii+1，Iqで夫々示されており、任意の２つの隣り合う出力分岐の平滑用インダクタは互いに結合されていない。
【００６０】
従って、AVP タイプの出力電圧の調整、出力分岐を流れる電流の均衡及び電圧の生成を電圧のインターリーブの管理に夫々の制御モジュールで関連付けることにより、任意の数ｑのスイッチングセルを備えた並列コンバータの完全な分散制御が可能になる。従って、中央制御部の必要性がない。
【００６１】
図２によれば、静止形コンバータ202 のDMC の第２の実施形態では、静止形コンバータ202 は、図１に示されている要素と同一の要素を備えており、同一の要素は、同一の参照番号で示されており、同一のアーキテクチャで配置されている。
【００６２】
並列アーキテクチャの静止形コンバータ202 は制御モジュール252, 254, 256, 258, 260 を備えており、制御モジュール252, 254, 256, 258, 260 は夫々、単一の異なる出力分岐32,34,36,38,40に関連付けられており、同一の増幅駆動ユニット142, 144, 146, 148, 150 と、固有の三角波電圧を生成するための同一のローカルユニット152, 154, 156, 158, 160 とを有している。
【００６３】
制御モジュール252, 254, 256, 258, 260 は夫々、AVP タイプの出力電圧の内部調整のためのローカルユニットを有していない一方、電流を均衡させるためのローカルユニット262, 264, 266, 268, 270 を有している。
【００６４】
１及びｑの間にある任意のランクi の制御モジュールの電流を均衡させるためのローカルユニットは夫々、任意の制御モジュールに隣り合う制御モジュールに関連付けられたスイッチングセルに接続された２つの出力分岐を流れる２つの電流Ii-1，Ii+1の値の平均値と任意の制御モジュールに関連付けられたスイッチングセルに接続された出力分岐を流れる電流Iiの値との差のみに基づいて、デューティサイクルの補正値diを決定するように構成されている。
【００６５】
静止形コンバータ202 は外部の主電圧電流ループ280 を備えており、主電圧電流ループ280 では、出力電圧Vout及び出力電流Ioutが、電圧タップ281 及び電流タップ282 によって夫々撮像される画像の観測量である。
【００６６】
静止形コンバータ202 は、第１の入力端子288 、第２の入力端子289 及び出力端子290 を有する外部調整モジュール286 を備えている。
【００６７】
第１の入力端子288 及び第２の入力端子289 は、出力電圧Voutを表す測定信号及び出力電流Ioutを表す測定信号を受信すべく、電圧タップ281 及び電流タップ282 に夫々接続されている。
【００６８】
外部調整モジュール286 は、出力電圧Voutの測定値、出力電流Ioutの測定値及び基準電圧Vrefから、出力分岐のためのコモンモードでのデューティサイクルD を決定するように構成されている。  
【００６９】
外部調整モジュール286 の出力端子290 は、コモンモードでの同一のデューティサイクルD をスイッチングセル22,24,26,28,30に与えるために、関連付けられた単一の異なる入力端子292, 294, 296, 298, 300 を介してローカルな制御モジュール252, 254, 256, 258, 260 に共有するように夫々接続されている。
【００７０】
ランク1, i-1, i, i+1, qの制御モジュール252, 254, 256, 258, 260 に関連付けられた出力分岐32,34,36,38,40は、出力分岐32,34,36,38,40を夫々流れる電流I1，Ii-1，Ii，Ii+1，Iqを測定するための単一の異なる個々の電流タップ302, 304, 306, 308, 310 を夫々有している。
【００７１】
個々の電流タップ302, 304, 306, 308, 310 は、対応する出力分岐32,34,36,38,40の電流I1，Ii-1，Ii，Ii+1，Iqの測定値を、電流を均衡させるためのローカルユニット262, 264, 266, 268, 270に与えるために、関連付けられた制御モジュール252, 254, 256, 258, 260 に夫々接続されている。
【００７２】
或いは、一組の制御モジュール252, 254, 256, 258, 260 からの任意の制御モジュール、例えばランクi の制御モジュール256 が、AVP タイプの出力電圧の内部調整のためのユニットを有しない一方、電流を均衡させるためのローカルユニット266 を有しているとき（これは図２の場合である）、ランクi の関連付けられた出力分岐36は、出力分岐36を流れる電流Iiと、制御モジュール256 に隣り合う制御モジュール254, 258に夫々関連付けられた２つの出力分岐34,38 を流れる電流Ii-1，Ii+1との２つの差動電流を測定するための電流タップを有している。
【００７３】
各制御モジュール252, 254, 256, 258, 260 は、コモンモードでのデューティサイクルD と対応する電流を均衡させるためのローカルユニット262, 264, 266, 268, 270 によって決定された夫々のデューティサイクルの補正値d1，di-1，di，di+1，dqとの合計として、補正されたデューティサイクルD'1 ，D'i-1 ，D'i ，D'i+1 ，D'q を計算すべく、関連付けられた単一の異なる加算器を有している。
【００７４】
従って、分岐電流を均衡させるための機能及び電圧を生成するための機能を電圧のインターリーブの管理に夫々の制御モジュールで関連付けることにより、中央制御部とスイッチングセルとの間で必要なコネクタ技術をかなり不要とすることが可能になる。この場合、外部回路で計算されるコモンモードでの共通のデューティサイクルの情報を伝える単一のワイヤが必要である。この情報は、電圧の形態で伝えられる。
【００７５】
図３によれば、図２の静止形コンバータ202 の簡略図には、図２に示されている電流を均衡させるためのローカルユニットによって出力分岐の電流を均衡させる構成312 がより詳細に示されている。
【００７６】
ここでは、ランクi-1 ，i ，i+1 の制御モジュール254, 256, 258 に夫々関連付けられた電流を均衡させるためのローカルユニット264, 266, 268 のみが示されている。
【００７７】
電流を均衡させるためのローカルユニット264, 266, 268 は、電流Ii-1，Ii，Ii+1の夫々前後であって、接続する対の通信リンク（Li-2,i-1；Li-1,i），（Li-1,i；Li,i+1）及び（Li,i-1；Li+1,i+2）によって夫々与えられる対の電流（Ii-2，Ii），（Ii-1，Ii+1），（Ii，Ii+2）の測定データからローカルな平均電流（Ii-2＋Ii）／２，（Ii-1＋Ii+1）／２，(Ii＋Ii+2)／２を決定すべく夫々構成されている。
【００７８】
電流を均衡させるためのローカルユニット264, 266, 268 は夫々、所与ｉに関してεi ＝（Ii-1＋Ii+1）／２−Iiの式を用いて差信号εi-1 ，εi ，εi+1 を計算すべく単一の異なる減算器を有している。
Iiは、ランクi の制御モジュールに関連付けられた出力分岐を流れる電流であり、
Ii-1及びIi+1は、通信チェーン61内における位置決めに関して、ランクi の制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュールに関連付けられた出力分岐を流れる電流である。
【００７９】
電流を均衡させるためのローカルユニット264, 266, 268 は夫々、差信号εi-1 ，εi ，εi+1 を対応するデューティサイクルの補正値di-1，di，di+1に変換するために、固有の伝達関数Ｃ△Ii-1(p) ，Ｃ△Ii(p) ，Ｃ△Ii+1(p) によって特徴付けられる単一の異なる変換フィルタを更に有している。
【００８０】
対応する制御モジュール254, 256, 258 の増幅駆動ユニット144, 146, 148 は夫々、D+di-1，D+di，D+di+1に夫々等しい補正されたデューティサイクルD'i-1 ，D'i ，D'i+1 を計算するために、単一の異なる関連付けられた加算器を有している。D は、図２に示されている外部調整モジュール286 によって与えられる共通のデューティサイクルを示す。 
【００８１】
図４によれば、図２に示されている外部の主電圧電流ループ及び外部調整モジュール286 によって出力電圧Vout及び出力電流Ioutの外部調整を行うための構成がより詳細に示されている。
【００８２】
一例として、ランクi の制御モジュール256 が、増幅駆動ユニット146 及び電流を均衡させるためのローカルユニット266 を有して部分的に示されている。
【００８３】
増幅駆動ユニット146 と、電流を均衡させるためのローカルユニット266 と、出力電圧及び出力電流を調整するための外部調整モジュール286 との相互作用インタフェースが更に示されている。
【００８４】
出力電圧Voutを調整するための外部調整モジュール286 は、AVP タイプの外部制御の欠如の点で従来のものであり、＋記号及び−記号によって夫々示されている２つの正入力端子及び負入力端子を有する第１の減算器314 と、コモンモードでの誤差電圧εV を基準電流Irefに変換するための第１の変換フィルタ316 と、＋記号及び−記号によって夫々示されている２つの正入力端子及び負入力端子を有する第２の減算器318 と、コモンモードでの誤差電流εI をスイッチングセル22,24,26,28 及び対応する出力分岐におけるコモンモードでのデューティサイクルD に変換するための第２の変換フィルタ320 とを有している。
【００８５】
電流を均衡させるためのローカルユニット266 の構造は、図３に示されている構造と同一であり、ローカルな差動電流信号εi を計算するための減算器、及び差動電流信号εi を対応するデューティサイクルの補正値diに変換するための、固有の伝達関数Ｃ△Ii(p) によって特徴付けられる変換フィルタが、参照番号326, 336によって夫々示されている。
【００８６】
増幅駆動ユニット146 の構造は図３に示されている構造と同一であり、D+diに等しい補正されたデューティサイクルD'i を計算するための加算器が参照番号346 によって示されており、異なる＋記号によって示されている第１入力端子及び第２入力端子を有している。第１入力端子は、共通のデューティサイクルD を受信するために外部調整モジュール286 に接続されている一方、第２入力端子は、ランクi の制御モジュールに対応するデューティサイクルの補正値diを受信するために電流を均衡させるためのローカルユニット266 に接続されている。
【００８７】
外部調整モジュール286 が作動しているとき、第１の減算器314 は、所定の基準電圧Vrefと電圧タップ281 によって測定された出力電圧Voutとの差を計算する。コモンモードでの誤差電圧εV を形成するこの差は、CV(S) で示される伝達関数によって特徴付けられる第１の変換フィルタ316 によって基準電流Irefに変換される。
【００８８】
基準電流Irefの信号及び電流タップ282 によって測定されたコンバータの出力電流Ioutの信号は、第２の減算器318 の正入力端子及び負入力端子に夫々導入される。
【００８９】
第２の減算器318 は、コモンモードでの誤差電流εI を得るために基準電流Irefの信号と出力電流Ioutの信号との差（Iref−Iout）を計算する。コモンモードでの誤差電流εI は、CI(s) によって示される伝達関数によって特徴付けられる第２の変換フィルタ320 によってコモンモードでのデューティサイクルD に変換される。
【００９０】
或いは、外部調整モジュール286 がAVP タイプの内部制御を行わず、行われる外部調整は、出力電圧の測定に基づく外部の出力電圧調整又は出力電流の測定に基づく外部の出力電流調整のいずれかである。
【００９１】
図５によれば、図４に示されている出力電圧Vout及び出力電流Ioutの外部調整の代替の構造的な実施形態が示されており、該実施形態では、従来の外部調整モジュール286 が、AVP タイプの外部調整モジュール386 と置き換えられている。
【００９２】
外部調整モジュール286 のように、外部調整モジュール386 は、２つの入力を有する第１の減算器314 及び２つの入力を有する第２の減算器318 を同様に有している。
【００９３】
外部調整モジュール386 は、第１の変換フィルタ316 と同様に、コモンモードでの誤差電圧εV を基準電流Irefに変換するための第１の変換フィルタ396 を有しており、第１の変換フィルタ396 は第１の減算器314 と第２の減算器318 との間に接続されている。第１の変換フィルタ396 の伝達関数CV(s) は、1/R に等しいゲインを有する比例タイプの特定の関数であり、R は第１の所定の定数である。
【００９４】
外部調整モジュール386 は、第２の変換フィルタ320 と同様に、コモンモードでの誤差電流εI を出力分岐のコモンモードでのデューティサイクルD に変換するための第２の変換フィルタ397 を有しており、第２の変換フィルタ397 は、第２の減算器318 と、コモンモードでの同一のデューティサイクルD を増幅駆動ユニットの加算器、特には図５に示されている加算器346 に与えるべく構成されている出力端子との間に接続されている。第２の変換フィルタ397 を特徴付ける伝達関数CI(s) は、1/Cpに等しい積分タイプの特定の関数であり、p はラプラス演算子を示し、C は第２の所定の定数を示す。
【００９５】
外部調整モジュール386 は、補正された電流α・Ioutを出力として第２の減算器318 の負入力で生成するために、スロープ係数αの比例回路398 を更に有している。スロープ係数αの比例回路398 は、第１の入力400 によって電流タップ282 に接続された乗算器398 によって示されており、乗算器398 のスロープ係数αは第２の入力402 で導入されることによって設定される。
【００９６】
図６では、図５に示されている外部調整モジュールが、例えば電子回路406 によって構成されており、電子回路406 の中心部分が、入力電圧のための第１の負入力端子412 、入力電圧のための第２の正入力端子414 及び出力端子415 を有する演算増幅器410 である。
【００９７】
電子回路406 は、第２の正入力端子414 に接続された、調整された基準電圧Vrefの電圧源416 と、第１の負入力端子412 に接続された第１端部、及び対応する測定信号Voutを受信すべく出力電圧を測定するための電圧タップに接続された第２端部を有する値R の入力抵抗418 とを有している。
【００９８】
電子回路406 は、演算増幅器410 の出力端子415 及び第１の負入力端子412 間にフィードバックで接続された、値Cのキャパシタンス420 と、スロープ係数αで出力電流Iout、つまり出力負荷14の電流によって直線的に調整された電流源α・Ioutとを有している。
【００９９】
静的な動作条件では、出力電圧Voutは以下の式を満たす。
Vout ＝ Vref−α・R・Iout      （式１）
【０１００】
動的な動作条件では、コモンモードでのデューティサイクルD を表す電圧VDは以下の式を満たす。
VD(p) ＝ −（1/C・p）・（Vout(p)/R）−（1/C・p）・α・Iout(p)      （式２）
ここで、p はラプラス演算子を示す。
【０１０１】
図７には、図２に示されている第１の実施形態から得られた、本発明に係る静止形コンバータ502 のDMC の第３の実施形態が示されており、図１に示されている要素と同一の要素は、同一の参照番号で示されている。
【０１０２】
静止形コンバータ502 は、図２に示されている制御モジュール252, 254, 256, 258, 260 から夫々置き換えられた制御モジュール522, 524, 526, 528, 530 を備えており、制御モジュール522, 524, 526, 528, 530 は出力分岐32,34,36,38,40に夫々関連付けられている。
【０１０３】
図２の静止形コンバータ202 のように、制御モジュール522, 524, 526, 528, 530 は、固有の三角波電圧を生成するための同一のローカルユニット152, 154, 156, 158, 160 と、分岐電流を均衡させるための同一のローカルユニット262, 264, 266, 268, 270 とを夫々有している。
【０１０４】
図２の静止形コンバータ202 とは異なり、制御モジュール522, 524, 526, 528, 530 は、AVP タイプの出力電圧の内部調整のためのローカルユニット532, 534, 536, 538, 540 と、図２の増幅駆動ユニット142, 144, 146, 148, 150 とは異なる増幅駆動ユニット542, 544, 546, 548, 550 とを夫々有している。
【０１０５】
図２の静止形コンバータ202 とは異なり、増幅駆動ユニット542, 544, 546, 548, 550 は、加算器が除かれている図２の増幅駆動ユニット142, 144, 146, 148, 150 に相当する。
【０１０６】
図２の静止形コンバータ202 とは異なり、出力電圧Vout及び出力電流Ioutのコモンモード調整のための外部の主電圧電流ループ280 及び外部調整モジュール286 が除かれており、制御モジュール522, 524, 526, 528, 530 内で実行される、AVP タイプの複数のローカルな内部調整によって置き換えられている。
【０１０７】
しかしながら、ローカルな内部調整の制限により、電圧タップ281 によって得られる静止形コンバータ502 のための出力電圧に関する情報を全ての制御モジュールに分配する必要がある。
【０１０８】
そのために、コンバータは、出力電圧Voutの情報を制御モジュール522, 524, 526, 528, 530 の各々に単一の異なる夫々の入力端子552, 554, 556, 558, 560 で供給するためのバス551 を形成するネットワークを備えている。
【０１０９】
AVP タイプの出力電圧の内部調整のためのローカルユニット532, 534, 536, 538, 540 は夫々、AVP タイプの単一の異なる電圧内部調整ループを有しており、電圧内部調整ループは、出力電圧Voutの測定値、対応する出力分岐32,34,36,38,40を夫々流れる出力電流I1，Ii-1，Ii，Ii+1，Iqの測定値、基準電圧Vref、及び補正された固有のスロープ係数α1 ，αi-1 ，αi ，αi+1 ，αq から固有のデューティサイクルD1，Di-1，Di，Di+1，Dqを決定するように構成されている。
【０１１０】
補正されたスロープ係数α1 ，αi-1 ，αi ，αi+1 ，αq は夫々、所定の基準スロープ係数αと制御モジュールのランクi と無関係の比例定数に応じて、対応する電流を均衡させるためのローカルユニット262,264,266,268,270によって決定されたデューティサイクルd1，di-1，di，di+1，dqとの積に比例する。
【０１１１】
ｉが１及びｑの間にある制御モジュールに関連付けられた固有のデューティサイクルDiは夫々、基準電流Irefと、補正されたスロープ係数αi 及び出力分岐の電流Iiの測定値の積αi・Iiとの差によって決まる。基準電流Irefは、基準電圧Vrefと、全ての制御モジュールに亘って略同一の比例定数1/R に応じて測定された出力電圧Voutの値との差に比例する。 
【０１１２】
図８には、AVP タイプの出力電圧の内部調整のためのローカルユニット532, 534, 536, 538, 540 による出力電圧Voutのローカルな内部調整を行うための構造が、より詳細に示されている。
【０１１３】
一例として、図８を簡略化するために、ランクi の制御モジュール526 のみが、増幅駆動ユニット546 、電流を均衡させるためのローカルユニット266 及び出力電圧Voutの内部調整のためのローカルユニット536 を有して部分的に示されている。
【０１１４】
増幅駆動ユニット546 と、電流を均衡させるためのローカルユニット266 と、出力電圧Voutの内部調整のためのローカルユニット536 との相互作用インタフェースが更に示されている。
【０１１５】
電流を均衡させるためのローカルユニット266 の構造は、図４及び５に示されている構造と同一である。
【０１１６】
増幅駆動ユニット546 の構造は図４及び５に示されている構造と同一である。
【０１１７】
出力電圧の内部調整のためのローカルユニット536 は、直列に接続された、図８に＋記号及び−記号によって夫々示されている２つの正入力端子564 及び負入力端子566 を有する第１の減算器562 と、コモンモードでの誤差電圧εV を基準電流Irefに変換するための比例タイプの第１の変換フィルタ568 と、＋記号及び−記号によって夫々示されている２つの正入力端子572 及び負入力端子574 並びに出力端子576 を有する第２の減算器570 と、コモンモードでの誤差電流εI をランクi の制御モジュールに固有のデューティサイクルDiに変換するための積分・変換タイプの第２の変換フィルタ578 とを有している。
【０１１８】
比例タイプの第１の変換フィルタ568 の伝達関数は1/R であり、R は所定の定数である。
【０１１９】
積分タイプの第２の変換フィルタ578 の伝達関数は1/Cpであり、C は所定の定数であり、p はラプラス演算子である。
【０１２０】
出力電圧の内部調整のためのローカルユニット536 は、補正されたスロープ係数αi の値を出力として生成するために、平均スロープ係数αの調整のための比例回路580 を更に有している。実際には、比例回路580 は、電流を均衡させるためのローカルユニットの出力にその入力で接続された固定ゲイン増幅器である。図８では、比例回路580 は、電流を均衡させるためのローカルユニット266 に接続された第１入力端子582 と、設定された平均スロープ係数αを受信するための第２入力端子584 と、出力端子586 とを有する第１の乗算器580 によって示されている。
【０１２１】
出力電圧の内部調整のためのローカルユニット536 は第２の乗算器590 を更に有しており、第２の乗算器590 は、比例回路580 の出力端子586 に接続された第１入力端子592 、ランクi の出力分岐を流れる電流Iiを測定するための電流タップに接続された第２入力端子594 、及び第２の減算器570 の負端子574 に接続された出力端子596 を有している。
【０１２２】
内部調整のためのローカルユニット536 が作動しているとき、第１の減算器562 は、所定の基準電圧Vrefと電圧タップ281 により測定された出力電圧Voutとの差を計算する。コモンモードでの誤差電圧εV を形成するこの差は、伝達関数1/R によって特徴付けられる第１の変換フィルタ568 によって基準電流Irefに変換される。
【０１２３】
ランクi の電流を均衡させるためのローカルユニット266 は、補正されたスロープ係数αi の値を第１の乗算器580 の出力として生成するために、次に平均スロープ係数αと掛けるスロープ補正係数Vctrl(i)の信号を送信する。
【０１２４】
補正されたスロープ係数αi の値及びランクi の出力分岐を流れる電流Iiの値を受信する第２の乗算器590 は、第２の減算器570 に与える積αi・Iiを計算する。
【０１２５】
出力電圧の内部調整のためのローカルユニット536 は、例えば、図６に示されている構造と同一の構造を有する電子回路によって構成されている。電子回路の中心部分は、第１の負入力電圧端子、第２の正入力電圧端子及び出力端子を有する演算増幅器である。
【０１２６】
電子回路は、第２の正入力電圧端子に接続された、調整された基準電圧Vrefの電圧源と、第１の負入力電圧端子に接続された第１端部及び対応する測定信号Voutを受信すべく出力電圧を測定するための電圧タップに接続された第２端部を有する値R の入力抵抗とを有している。
【０１２７】
電子回路は、演算増幅器の出力端子及び第１の負端子間にフィードバックで接続された値C のキャパシタンスと、ランクi の出力分岐を流れる電流Iiによって直線的に調整された電流αi・Iiを生成するための電流源とを更に有している。補正されたスロープ係数αi は、全ての制御モジュールに共有される平均スロープ係数αと、ランクi の制御モジュールに固有のスロープ補正係数Vctrl(i)とにより決まる。スロープ補正係数Vctrl(i)は、ランクi の出力分岐を流れる電流Iiとランクi-1 及びランクi+1 の隣の出力分岐を流れる２つの電流Ii-1，Ii+1とのローカルな均衡により決まる。
【０１２８】
静的な動作条件では、出力電圧Voutは以下の式を満たす。
Vout = Vref−αi・R・Ii      （式３）
【０１２９】
動的な動作条件では、コモンモードでのデューティサイクルDiを表す電圧VDi は、以下の式を満たす。
VDi(p) ＝ −（1/C・p）・（Vout(p)/R）−（1/C・p）・αi・Ii(p)      （式４）
ここで、p はラプラス演算子を表す。
【０１３０】
図９には、図７に示されている第３の実施形態から得られた、本発明に係る静止形コンバータ702 のDMC の第４の実施形態が示されており、図７に示されている要素と同一の要素は、同一の参照番号で示されている。
【０１３１】
静止形コンバータ702 は、出力分岐32,34,36,38,40に夫々関連付けられている制御モジュール522, 524, 526, 528, 530 から夫々置き換えられた制御モジュール722, 724, 726, 728, 730 を備えている。
【０１３２】
図７の静止形コンバータ502 のように、制御モジュール722, 724, 726, 728, 730 は夫々、固有の三角波電圧を生成するための同一のローカルユニット152, 154, 156, 158, 160 と、同一の増幅駆動ユニット142, 144, 146, 148, 150 とを有している。
【０１３３】
図７の静止形コンバータ502 のように、AVP タイプのローカルな内部調整の実行には、電圧タップ281 によって得られる静止形コンバータ702 の出力電圧Voutに関する情報を全ての制御モジュール722, 724, 726, 728, 730にバス551 を介して分配することが必要である。
【０１３４】
図７の静止形コンバータ502 とは異なり、制御モジュール722, 724, 726, 728, 730 は夫々、電流を均衡させるためのローカルユニットを有しておらず、AVP タイプの出力電圧の内部調整のためのローカルユニット732, 734, 736, 738, 740 を有している。
【０１３５】
AVP タイプの出力電圧の内部調整のためのローカルユニット732, 734, 736, 738, 740 は夫々、AVP タイプの単一で異なる電圧内部調整ループを有しており、電圧内部調整ループは、出力電圧Voutの測定値、対応する出力分岐32,34,36,38,40を流れる出力電流I1，Ii-1，Ii，Ii+1，Iqの測定値、基準電圧Vref、及び同一の所定の平均スロープ係数αの値に略等しい固有のスロープ係数α1 ，αi-1 ，αi ，αi+1 ，αq から固有のデューティサイクルD1，Di-1，Di，Di+1，Dqを決定すべく構成されている。
【０１３６】
ｉが１及びｑの間にある、制御モジュールに関連付けられた固有のデューティサイクルDiは夫々、基準電流Irefとαに略等しいスロープ係数αi 及び出力分岐の電流Iiの測定値の積αi ・Iiとの差により決まり、基準電流Irefは、基準電圧Vrefと、全ての制御モジュールで略同一の比例定数1/R に応じて測定される出力電圧Voutの値との差に比例する。
【０１３７】
従って本質的に、出力分岐夫々におけるAVP タイプの電圧調整により、出力分岐の電流の自然な均衡が可能になる。しかしながら、制御モジュール夫々の電子部品の要素の値間の僅かな不均衡が、分岐電流に僅かなずれを引き起こし得る。これらのずれが許容可能である（インダクタを備えたコンバータが互いに接続されていない）場合、AVP タイプの出力電圧の調整機能及び電圧の生成機能を電圧のインターリーブの管理と夫々の制御モジュールで関連付けることにより、任意の数ｑのスイッチングセルを備えた並列コンバータの完全な分散制御が可能になる。従って、中央制御部の必要性がない。
【０１３８】
図１０によれば、AVP タイプの出力電圧の内部調整のためのローカルユニット732, 734, 736, 738, 740 による出力電圧Voutのローカルな内部調整を行うための構造が、より詳細に示されている。
【０１３９】
一例として、図１０を簡略化するために、ランクi の制御モジュール726 のみが、増幅駆動ユニット546 、及び出力電圧の内部調整のためのローカルユニット736 を有して部分的に示されている。
【０１４０】
増幅駆動ユニット546 と、出力電圧Voutの内部調整のためのローカルユニット536 との相互作用インタフェースが更に示されている。
【０１４１】
AVP タイプの出力電圧の内部調整のためのローカルユニット736 は、図８のAVP タイプの出力電圧の内部調整のためのローカルユニット536 に対応し、ローカルユニット736 では、比例回路、つまり電流を均衡させるためのローカルユニットに接続された第１の乗算器580 が除かれている。
【０１４２】
乗算器590 は単一の乗算器であり、乗算器では、第１の入力端子592 が単一の平均スロープ係数αに略等しいスロープ係数αi に特有の設定値を受信し、第２の入力端子594 が、ランクi の出力分岐を流れる電流Iiを測定するための電流タップ306 に接続されている。
【０１４３】
内部調整のためのローカルユニット736 が作動しているとき、第１の減算器562 が、所定の基準電圧Vrefと電圧タップ281 によって測定された出力電圧Voutとの差εV を計算する。コモンモードでの誤差電圧を形成するこの差εV は、伝達関数1/R によって特徴付けられる第１の変換フィルタ568 によって基準電流Irefに変換される。
【０１４４】
乗算器590 は、全ての制御モジュールに共有される値αに略等しい設定値であるスロープ係数αi の値と、ランクi の出力分岐を流れる電流Iiの値とを受信して、第２の減算器570 に与えられる積α・Iiを計算する。
【０１４５】
出力電圧の内部調整のためのローカルユニット736 は、例えば、図６に示されている構造と同一の構造を有する電子回路によって構成されている。電子回路の中心部分は、第１の負入力電圧端子、第２の正入力電圧端子及び出力端子を有する演算増幅器である。
【０１４６】
電子回路は、第２の正入力電圧端子に接続された、調整された基準電圧Vrefの電圧源と、第１の負入力電圧端子に接続された第１端部及び対応する測定信号Voutを受信すべく出力電圧を測定するための電圧タップに接続された第２端部を有する値R の入力抵抗とを有している。
【０１４７】
電子回路は、演算増幅器の出力端子及び第１の負端子間にフィードバックで接続された値C のキャパシタンスと、ランクi の出力分岐を流れる電流Iiによって直線的に調整された電流α・Iiを生成するための電流源とを更に有している。
【０１４８】
静的な動作条件では、出力電圧Voutは以下の式を満たす。
Vout = Vref−α・R・Ii      （式５）
【０１４９】
動的な動作条件では、コモンモードでのデューティサイクルD を表す電圧VDは以下の式を満たす。
VD(p) ＝ −（1/C・p）・（Vout(p)/R）−（1/C・p）・α・Ii(p)      （式６）
ここで、p はラプラス演算子を表す。
【０１５０】
図11は、三角波電圧の生成機能に適用された、制御モジュール間の通信チェーンの自動再構成の実施形態の一例を示す。
【０１５１】
このような自動再構成機能を有するランクi の制御モジュール856 は、制御モジュール856 の三角波電圧信号tri(i)を生成するための電圧生成ユニット860 と、関連付けられたスイッチングセル26の増幅駆動ユニット862 とを有している。
【０１５２】
制御モジュール856 は、入出力端子を有する第１の接続ポート864 と、通信リンクLi-1,i及び通信リンクLi,i+1に夫々接続された入出力端子を有する第２の接続ポート866 とを有している。
【０１５３】
第１の接続ポート864 は、ランクi の制御モジュールの電圧生成ユニット860 によって生成されてtri(i)で示されている三角波電圧信号を送信するように構成された第１の出力端子868 と、先行するランクi-1 の隣り合う制御モジュールの電圧生成ユニットによって生成されてtri(i-1)で示されている三角波電圧信号を受信するように構成された第２の入力端子870 とを有している。
【０１５４】
第２の接続ポート866 は、次のランクi+1 の隣り合う制御モジュールの電圧生成ユニットによって生成されてtri(i+1)で示されている三角波電圧信号を受信するように構成された第３の入力端子872 と、ランクi の制御モジュールの電圧生成ユニット860 によって生成される三角波電圧信号tri(i)を送信するように構成された第４の出力端子874 とを有している。
【０１５５】
制御モジュールは、増幅駆動ユニット862 及び関連付けられたスイッチングセル26に接続された第５の出力端子876 を有しており、第５の出力端子876 を介してスイッチングセル26の制御信号が送信される。
【０１５６】
増幅駆動ユニット862 は、ランクi の制御モジュール856 の電圧生成ユニット860 によって生成される三角波電圧信号tri(i)を受信するための第１の入力端子878 と、増幅駆動ユニット862 を起動／停止するためのEnで示されている信号を受信するための第２の入力端子880 と、第５の出力端子876 に接続されたスイッチングセルの指令のための第３の出力端子882 とを有している。
【０１５７】
制御モジュール856 の三角波電圧信号tri(i)を生成するための電圧生成ユニット860 は、三角波電圧信号tri(i-1)を受信すべく第２の入力端子870 に接続された第１の入力端子884 と、三角波電圧信号tri(i+1)を受信すべく第３の入力端子872 に接続された第２の入力端子886 と、電圧生成ユニット860 によって生成される三角波電圧信号tri(i)を増幅駆動ユニット862 に与えるべく増幅駆動ユニット862 の第１の入力端子878 に接続された第３の出力端子890 とを有している。
【０１５８】
制御モジュールは、ランクi の制御モジュールの電圧生成ユニット860 に対する第１の接続ポート864 及び第２の接続ポート866 の接続／切断と、２つの第１の接続ポート及び第２の接続ポートの互いに対する接続／切断とを並行して行うための接続／切断手段892,894 を有している。
【０１５９】
ここで、接続／切断手段892,894 は第１のスイッチ892 及び第２のスイッチ894 を有しており、第１及び第２のスイッチは夫々、１つの入力、２つの出力及び２つの逆指令接点を有している。
【０１６０】
第１のスイッチ892 の入力895 が第１の出力端子868 に接続されており、第１の出力端子896 が第３の出力端子890 に接続されており、第２の出力端子897 が第３の入力端子872 に接続されている。
【０１６１】
第２のスイッチ894 の入力898 が第４の出力端子874 に接続されており、第１の出力端子900 が電圧生成ユニット860 の第３の出力端子890 に接続されており、第２の出力端子901 が第４の出力端子874 に接続されている。
【０１６２】
制御モジュールの内部又は外部で生成されるEnで示されている信号による起動指令が第１のスイッチ892 及び第２のスイッチ894 に送信されると、接続が、第１の接続ポート864 及び第１の入力端子884 間と、第４の出力端子874 及び第３の出力端子890 間とに夫々確立される一方、第１の出力端子868 及び第３の入力端子872 間と、第２の入力端子870 及び第４の出力端子874 間とで接続が夫々切断される。
【０１６３】
制御モジュールの内部又は外部で生成された逆状態のEnで示されている信号による停止指令が第１のスイッチ892 及び第２のスイッチ894 に送信されると、接続が、第１の出力端子868 及び第３の入力端子872 間と、第２の入力端子870 及び第４の出力端子874 間に夫々確立される一方、第１の接続ポート864 及び第１の入力端子884 間と、第４の出力端子874 及び第３の出力端子890 間とで接続が夫々切断される。
【０１６４】
一般には、ｉが１及びｑの間にあるランクi のあらゆる制御モジュールが、第１の通信リンク及び第２の通信リンクに外部接続されるように構成された第１の接続ポート及び第２の接続ポートを有している。
【０１６５】
ランクi の制御モジュールは夫々、ローカルユニットに対する接続ポートの接続／切断と、２つの接続ポートの互いに対する接続／切断とを並列に行うための接続／切断手段を有している。接続ポートがローカルユニットに接続されており、接続ポートが互いに対して切断されている第１の状態と、接続ポートがローカルユニットから切断されており、接続ポートが互いに対して接続されている第２の状態との切替が、制御モジュールの外部の指令信号によって、又は制御モジュール内で生成される内部指令信号によって実行される。
【０１６６】
従って、制御モジュールを互いに対してチェーン構成で配置することにより、制御モジュールの数を容易に変更することが可能である。実際、対象のモジュールに隣り合うモジュールを互いに接続することにより対象のモジュールをチェーンから除くことが可能である。この特性は、欠点がコンバータのスイッチングセルに生じる場合に特に興味深いことが分かっている。
【０１６７】
同一のデバイスが、分岐電流の値のモジュール間での伝達を管理するために更に使用される。
【０１６８】
図１２は、任意のランクi の制御モジュール902 の特定の一実施形態を示す。
【０１６９】
制御モジュール902 は、対応する通信リンクLi-1,i，Li,i+1を介して、図面に示されていないランクi-1 及びランクi+1 の２つの隣り合う制御モジュールに夫々接続されている。
【０１７０】
ここで、ランクi の制御モジュール902 は、固有の三角波電圧を生成するためのローカルユニット906 と、電流を均衡させるためのローカルユニット908 と、増幅駆動ユニット910 とを有している一方、AVP タイプの出力電圧の内部調整のためのローカルユニットを有していない。
【０１７１】
制御モジュール902 は、通信リンクLi-1,iを介して先行するランクi-1 の制御モジュールに接続するための第１の接続ポート904 と、通信リンクLi,i+1を介して次のランクi+1 の制御モジュールに接続するための第２の接続ポート906 とを有している。
【０１７２】
第１の接続ポート904 は、ランクi の制御モジュール902 の三角波電圧信号tri(i)を先行するランクi-1 の制御モジュールに与えるための第１の出力端子912 と、ランクi-1 の隣り合う制御モジュールからの三角波電圧信号tri(i-1)を受信するための第２の入力端子914 と、ランクi-1 の出力分岐を流れる電流Ii-1の測定値を受信するための第３の入力端子916 と、ランクi の出力分岐を流れる電流Iiの測定値を送信するための第４の出力端子918 とを有している。
【０１７３】
第２の接続ポート906 は、ランクi の制御モジュール902 の三角波電圧信号tri(i)を次のランクの制御モジュールに送信するための第５の出力端子920 と、次のランクi+1 の隣り合う制御モジュールの三角波電圧信号tri(i+1)を受信するための第６の入力端子922 と、ランクi+1 の出力分岐を流れる電流Ii+1の測定値を受信するための第７の入力端子924 と、ランクi の出力分岐を流れる電流Iiの測定値を送信するための第８の出力端子926 とを有している。
【０１７４】
制御モジュール902 は、ランクi の出力分岐を流れる電流Iiを測定するための電流タップに接続された第９の入力端子928 を更に有している。
【０１７５】
或いは、ランクi の制御モジュールは、電流を均衡させるためのローカルユニットに接続されたAVP タイプの出力電圧の内部調整のためのローカルユニットを有している。
【０１７６】
或いは、ランクi の制御モジュールは電流を均衡させるためのローカルユニットを有しておらず、全ての制御モジュールに亘って略同一の値のスロープ係数αを有するAVP タイプの出力電圧の内部調整のためのローカルユニットを有している。
【０１７７】
ランクi の制御モジュール毎に、ランクi の関連付けられた出力分岐を流れる個々の電流Iiの測定値をランクi の制御モジュールに与える必要があることに留意すべきである。
【０１７８】
より一般的には、任意のランクi の制御モジュール、該制御モジュールに隣り合うランクi-1 及びランクi+1 の２つの制御モジュール、及び対応する通信リンクLi-1,i，Li,i+1は、ランクi の出力分岐の電流Ii、ランクi-1 ，i+1 の隣の出力分岐の電流Ii-1，Ii+1（又は差動電流Ii−Ii-1及びIi+1−Ii）、任意のランクi の制御モジュール及び該制御モジュールに隣り合うランクi-1 ，i+1 の制御モジュールの三角波電圧信号から選択された任意のランクi の制御モジュールに関連した該制御モジュールを対象とした関連情報を交換すべく構成されている。得られたコネクタ技術では、各制御モジュールが自身の分岐電流及び三角波電圧に関する情報を該制御モジュールに隣り合う制御モジュールと交換する。
【０１７９】
平滑用インダクタと、出力分岐を流れる電流の測定とに関する実施形態の特定の一構成が、図１３に関連して述べられている。
【０１８０】
このような構成を備えた並列アーキテクチャの静止形コンバータ952 は、接続された平滑用インダクタを有する出力分岐954, 956, 958 を備えており、３つの出力分岐のみが図13に示されている。
【０１８１】
出力分岐954, 956, 958 は夫々、異なるスイッチングセル24, 26, 28に関連付けられて出力分岐の入力でスイッチングセルに接続されており、スイッチングセルは、通信チェーン内でランクi-1 ，i+1 のスイッチングセルに夫々関連付けられている。
【０１８２】
出力分岐954, 956, 958 は出力で出力負荷14の同一の入力端子に接続されている。
【０１８３】
出力分岐954, 956, 958 は、第１の巻線974,976,978 及び第２の巻線975,977,979 を夫々有しており、第１の巻線及び第２の巻線は直列に接続されて、第１のインダクタ及び第２の平滑用インダクタを形成する。
【０１８４】
同一の出力分岐における第１の巻線及び第２の巻線は、磁束の点で互いに結合されていないが、電流の流れ方向の点で反対方向に巻かれている。
【０１８５】
任意のランクi の出力分岐の第１の巻線は、単一の異なる磁束結合要素を介して次のランクの隣り合う出力分岐の第２の巻線に磁束の点で結合されている。
【０１８６】
ここでは、４つの磁束結合要素980, 984, 986, 988のみが示されており、第２の巻線975 のランクi-2 の出力分岐の第１の巻線（不図示）との磁束結合、ランクi-1 の出力分岐の第１の巻線974 の、次のランクi の出力分岐の第２の巻線977 との磁束結合、ランクi の出力分岐の第１の巻線976 の、次のランクi+1 の出力分岐の第２の巻線979 との磁束結合、及び、ランクi+1 の出力分岐の第１の巻線978 の、次のランクi+2 の出力分岐の第２の巻線（不図示）との磁束結合に夫々対応する。
【０１８７】
並列アーキテクチャの静止形コンバータ952 は、フラックスゲートタイプの差動電流測定センサ990, 994, 996, 998、つまり、２つの隣り合う出力分岐の出力に配置されて、互いに反対方向に流れる２つの電流ラインの電束を測定するためのセンサを備えている。
【０１８８】
図13にはこれらのみが示されている差動電流測定センサ990, 994, 996, 998は、差動電流測定値Ii-2−Ii-1，Ii-1−Ii，Ii−Ii+1，Ii+1−Ii+2を夫々与えるように本明細書では構成されている。
【０１８９】
ランクi の電流を均衡させるためのローカルユニットは夫々、２つの差動電流測定値（Ii-1−Ii）及び（Ii−Ii+1）からεi＝（Ii-1＋Ii+1）／２−Iiを計算するように構成されている。
【０１９０】
この構成及びその利点は、マシュー  ル  ブロック（Mathieu Le Bolloch），マーク  クージノー（Marc Cousineau）及びティエリー  メイナード（Thierry Meynard）著，「New Materless Moduar Curent-Sharing Technique for D/DC Parallel Converters」，EPE-PEMC 2010，14th International Power Electronics and Motion Conference，マケドニア共和国のオフリド，2010年９月６〜８日の文献に記載されている。
【０１９１】
可能であれば、つまり、静止形コンバータがローカルな内部調整手段を備えていないとき、且つスイッチングセル、平滑用インダクタ及び電流センサの設置により、ローカルな内部調整が可能であるとき、この解決法は出力フィルタ処理能力を高める。
【０１９２】
一般に、出力分岐は１又は複数の平滑用インダクタを夫々有している。
【０１９３】
任意の２つの隣り合う制御モジュールの２つの出力分岐の平滑用インダクタは、図13に示されているように選択されて結合され得るか、又は結合され得ず、制御モジュールは夫々電流を均衡させるためのローカルユニットを有している。
【０１９４】
従って、互いに結合された平滑用インダクタを使用したコンバータの場合には、分岐電流を均衡させるための機能及び電圧を生成するための機能を電圧のインターリーブの管理と夫々の制御モジュールで関連付けることにより、中央制御部とスイッチングセルとの間で必要なコネクタ技術を著しく減らすことが可能になる。分岐電流の差の測定に基づいて電流を均衡させることにより、高精度のセンサの使用を必要とすることなく、分岐電流の値を等しくすることが可能になることに注目してもよい。
【０１９５】
図14及び15によれば、直列アーキテクチャの静止形コンバータ1002は、第１の電源入力端子1004と、電圧Vinの電源（不図示）に接続された第２の電源入力端子1006とを備えており、第２の電源入力端子1006は接地1008に接続されている。
【０１９６】
直列の静止形コンバータ1002は、出力負荷1014に第１の端部1012で接続された出力端子1010を備えており、出力負荷1014は、例えば並列に配置された出力キャパシタンス及び値Routの出力抵抗によって構成されており、出力負荷1014の第２の端部1020が接地1008に接続されており、出力負荷に、Ioutで示されている出力電流又は負荷が与えられる。
【０１９７】
直列の静止形コンバータ1002は、
−  整数である総数ｑの直列に配置されたスイッチングセル1022, 1024, 1026, 1028, 1030、
−  図15のみに示されている同一の総数ｑの制御モジュール1052, 1054, 1056, 1058, 1060、
−  制御モジュー1052, 1054, 1056, 1058, 1060をデイジーチェーンで接続する同数ｑの通信リンク1062, 1064, 1066, 1068, 1070, 1072を有する通信チェーン1061
を更に備えている。
【０１９８】
一般に、総数ｑは３以上である。
【０１９９】
電子的なスイッチングセルは夫々、単一の異なる制御モジュールに関連付けられており、スイッチングセルが電源に可能な限り近くに接続されているとき、電子的なスイッチングセル及び関連付けられた制御モジュールは、ｉが１及びｑ以上の間にあって同一で単一の異なる整数の位置決めのランクi によって識別される。
【０２００】
一例として、図14及び15では、スイッチングセルの、ひいては制御モジュールの総数ｑが７以上である。５つの制御モジュールのみが示されており、つまり、１に等しいランクi の第１の制御モジュール1052と、一般的なモジュールであるランクi の第２の制御モジュール1056と、通信チェーン1061内で一般的なモジュール1056に先行する隣り合う一般的なモジュールであるランクi-1 の第３の制御モジュール1054と、通信チェーン1061内で一般的なモジュール1056に続く隣り合う一般的なモジュールであるランクi+1 の第４の制御モジュール1058と、通信チェーン内でランク１の一般的なモジュール1052に先行する隣り合うモジュールであるｑに等しいランクi の第５の制御モジュール1060とが示されている。
【０２０１】
通信チェーン1061内で隣り合うランクi 及びランクi+1 の任意の２つの制御モジュールは、Li,i+1によって示されている単一の異なる通信リンクによって接続されている。
【０２０２】
３つの制御モジュール及び３つのスイッチングセルを備えたコンバータの最小限の構造では、ランク３の制御モジュールに続く隣り合う制御モジュールはランク１の制御モジュールであり、ランク１の制御モジュールに先行する隣り合う制御モジュールはランク３の制御モジュールであることに注目すべきである。
【０２０３】
直列アーキテクチャの場合には、位置決めのランクi は、言うまでもなく通信チェーン1061を形成するループ内における制御モジュールのコネクタ技術によって与えられる順序により決まるが、まず、出力負荷1014に対する、又は電源に対して補足的なスイッチングセルの互いに対する直列接続によって設定される順序により決まることに注目すべきである。実際、スイッチングセルの直列接続の順序により、閉じた通信チェーン1061内での制御モジュールの接続順序が管理される。
【０２０４】
図14及び15に点線で境界が夫々画定されているスイッチングセル1022; 1024; 1026; 1028; 1030は夫々、単一の異なる対の電子スイッチ1080, 1082；1084, 1086；1088, 1090；1092, 1094；1096, 1098を有しており、電子スイッチは、位置決めのランクi がｑとは異なるとき、スイッチングセル1022, 1024, 1026, 1028の入力で第１及び第２の電源入力端子1004, 1006に向かって配置された単一の異なる浮遊キャパシタンス1102, 1104, 1106, 1108を介して並列に接続されている。
【０２０５】
スイッチングセル1022; 1024; 1026; 1028; 1030は、２つの対応するスイッチ1080, 1082；1084, 1086；1088, 1090；1092, 1094；1096, 1098の入力で夫々接続されている第１対の入力端子1121, 1122；1123, 1124；1125, 1126；1127, 1128；1129, 1130と、設けられている場合にはC1，Ci-1，Ci，Ci+1で示されている対応する浮遊キャパシタンス1102; 1104; 1106; 1108とを有している。
【０２０６】
スイッチングセル1022; 1024; 1026; 1028; 1030は、２つの対応するスイッチ1080, 1082；1084, 1086；1088, 1090；1092, 1094；1096, 1098の出力に夫々接続されている第２対の出力端子1131, 1132；1133, 1134；1135, 1136；1137, 1138；1139, 1140を夫々有している。
【０２０７】
ランク１のスイッチングセル1022の第２対の出力端子1131, 1132は、コンバータの単一の出力端子1010に共に接続されている。
【０２０８】
ランクｑのスイッチングセル1030の第１対の入力端子1129, 1130は、コンバータ1002の第１の電源入力端子1004及び第２の電源入力端子1006に夫々接続されている。
【０２０９】
ｉが１及びq-1 の間にある任意のランクi のスイッチングセルの第１対の入力端子、及び次のランクのスイッチングセルの第２対の出力端子は互いに夫々接続されている。
【０２１０】
制御モジュール1052, 1054, 1056, 1058, 1060は、対応するスイッチングセル1022, 1024, 1026, 1028, 1030の２つのスイッチのための増幅駆動ユニット1142, 1144, 1146, 1148, 1150と、固有の三角波電圧を生成するための単一の異なるローカルユニット1152, 1154, 1156, 1158, 1160とを夫々有している。
【０２１１】
ランクi の任意の制御モジュールの三角波電圧を生成するためのローカルユニットは夫々、２つの対応する通信リンクLi-1,i及び通信リンクLi,i+1を介してランクi の任意の制御モジュールに隣り合うランクi-1 ，i+1 の２つの制御モジュールによって与えられる、ランクi の任意の制御モジュールに隣り合うランクi-1 及びランクi+1 の２つの制御モジュールの三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内でインターリーブ位相の位置決めを制御するように構成されている。位置決めのランクi が１及びｑの間にあり、ｉが１に等しいときi-1 はｑに等しく、ｉがｑに等しいときi+1 は１に等しい。
【０２１２】
従って、例えば、ランク１の第１の制御モジュール1052の三角波電圧を生成するためのローカルユニット1152は、Lq,1及びL1,2で示されている２つの対応する通信リンク1072, 1062を介して第１の制御モジュール1052に隣り合うランクq, 2の２つの制御モジュールによって与えられる、ランクq, 2の２つの隣の制御モジュールの三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内で三角波電圧のインターリーブ位相の位置決めを制御するように構成されている。
【０２１３】
同様に、ランクｑの第５の制御モジュール1060の三角波電圧を生成するためのローカルユニット1160は、Lq-1,q及びLq,1で示されている２つの対応する通信リンク1071, 1072を介してランクｑの第５の制御モジュール1160に隣り合うランクq-1 及びランク１の制御モジュールによって与えられる、ランクq-1 及びランク１の２つの隣り合う制御モジュール1058, 1052の三角波電圧の信号のみに基づいて、全てのインターリーブされた三角波電圧内で三角波電圧のインターリーブ位相の位置を制御するように構成されている。
【０２１４】
制御モジュール1052, 1054, 1056, 1058, 1060は夫々、図15に示されていないセル電圧を均衡させるためのローカルユニット、及び／又は図15に示されていないACP （適応型電流ポジショニング）タイプの入力電流Iin 又は出力電流Ioutの内部調整のためのローカルユニットを有している。
【０２１５】
ランクi の任意の制御モジュールのセル電圧を均衡させるためのローカルユニットは夫々、ランクi の任意の制御モジュールに隣り合うランクi-1 及びランクi+1 の制御モジュールに関連付けられたスイッチングセルのVi-1，Vi+1で示されている２つのセル電圧の値の平均値と、ランクi の任意の制御モジュールに関連付けられたスイッチングセルのセル電圧Viの値との差のみに基づいて、デューティサイクルの補正値diを決定するように構成されている。
【０２１６】
所与のランクi の、ACP タイプのコンバータの入力電流又は出力電流の内部調整のためのローカルユニットは夫々、固有のデューティサイクルDiを決定するために、固有の入力電流又は出力電流ループを実装することにより構成されており、デューティサイクルDiは、任意の制御モジュールに関連付けられたスイッチングセルのセル電圧Viの値と制御モジュールのランクによって決まるスロープ係数αi との積によって決定される。
【０２１７】
従って、ACP タイプのコンバータの出力（又は入力）電流の調整機能、セル電圧の均衡機能、及び電圧を生成するための機能を電圧のインターリーブの管理と夫々の制御モジュールで関連付けることにより、任意の数ｑのスイッチングセルを備えた直列コンバータの完全な分散制御を得ることが可能になる。中央制御部の必要性がない。
【０２１８】
図16によれば、ｉが２及びq-1 の間である一般的なランクi のスイッチングセルが、例えばスイッチングセル1026によって示されている。
【０２１９】
セル電圧Viは、VHi で示されている第１のスイッチ1088の端子間の電圧とVLiで示されている第２のスイッチ1090の端子間の電圧との合計に等しい。
【０２２０】
セル電圧Viは、以下の式によっても表現され得る。
Vi = Vai−Vbi      （式７）
ここで、Vai は、並列に接続された浮遊キャパシタンスCiの端子間で測定される、第１対の入力端子1125, 1126間のランクi のスイッチングセルの差動入力電圧を示し、Vbiは、先行するランクi-1 のスイッチングセルの浮遊キャパシタンスCi-1の端子間で測定される、第２対の出力端子1135, 1136間のランクi のスイッチングセルの差動出力電圧を示す。
【０２２１】
この式は、Va1 がランク１のスイッチングセルと並列に接続されている浮遊キャパシタンスC1の端子間で測定される電圧に等しく、Vb1が０Ｖに等しい状態で、１に等しいｉに有効である。
【０２２２】
この式は、Vaq が、静止形コンバータの第１の電源入力端子1004及び第２の電源入力端子1006間で測定される入力電圧Vinに等しく、Vbq が、浮遊キャパシタンスCq-1の端子間で測定される、先行するランクq-1 のスイッチングセルの入力電圧に等しい状態で、ｑに等しいｉに有効である。
【０２２３】
図17によれば、直列アーキテクチャの静止形コンバータ1202のDMC の第２の実施形態では、静止形コンバータ1202は、図14及び15に示されている要素と同一の要素を備えており、同一の要素は、同一の参照番号で示されており、同一のアーキテクチャで配置されている。
【０２２４】
静止形コンバータ1202は制御モジュール1252, 1254, 1256, 1258, 1260を備えており、制御モジュール1252, 1254, 1256, 1258, 1260は夫々、図15に示されている制御モジュールと同様に、単一の異なるスイッチングセル1022, 1024, 1026, 1028, 1030に関連付けられており、同一の増幅駆動ユニット1142, 1144, 1146, 1148, 1150と、固有の三角波電圧を生成するためのローカルユニット1152, 1154, 1156, 1158, 1160とを有している。
【０２２５】
制御モジュール1252, 1254, 1256, 1258, 1260は夫々、ACP タイプの電流の内部調整のためのローカルユニットを有していない一方、セル電圧を均衡させるためのローカルユニット1262, 1264, 1266, 1268, 1270を有している。
【０２２６】
ｉが１及びｑの間にある任意のランクi の制御モジュールのセル電圧を均衡させるためのローカルユニットは夫々、ランクi の任意の制御モジュールに隣り合う制御モジュールに関連付けられたスイッチングセルの２つのセル電圧Vi-1，Vi+1の値の平均値とランクi の任意の制御モジュールに関連付けられたスイッチングセルのセル電圧Viの値との差のみに基づいて、デューティサイクルの補正値diを決定するように構成されている。
【０２２７】
静止形コンバータ1202は主電圧電流ループ1280を備えており、主電圧電流ループ1280では、出力電圧Vout及び出力電流Ioutが、電圧タップ1281 及び電流タップ1282 によって夫々撮像される画像の観測量である。
【０２２８】
静止形直列コンバータ1202は、第１の入力端子1288、第２の入力端子1289及び出力端子1290を有する外部調整モジュール1286を備えている。
【０２２９】
第１の入力端子1288及び第２の入力端子1289は、出力電圧Voutを表す測定信号及び出力電流Ioutを表す測定信号を受信するために、電圧タップ1281及び電流タップ1282に夫々接続されている。
【０２３０】
外部調整モジュール1286は、出力電圧Voutの測定値及び出力電流Ioutの測定値と基準電流IrefとからスイッチングセルのコモンモードでのデューティサイクルD を決定するように構成されている。
【０２３１】
外部調整モジュール1286の出力端子1290は、コモンモードでのデューティサイクルD をスイッチングセルに与えるために、関連付けられた単一の異なる入力端子1292, 1294, 1296, 1298, 1300を介して夫々のローカル制御モジュール1252, 1254, 1256, 1258, 1260と共有的に接続されている。
【０２３２】
スイッチングセル1022, 1024, 1026, 1028, 1030は夫々、ランク１、i-1、i+1の関連付けられた制御モジュール1252, 1254, 1256, 1258, 1260に、ひいてはセル電圧を均衡させるための対応するローカルユニットに、対応するセル電圧V1，Vi-1，Vi，Vi+1，Vqの測定値を与えるように構成されている。
【０２３３】
制御モジュール1252, 1254, 1256, 1258, 1260は夫々、コモンモードでのデューティサイクルD 及びセル電圧を均衡させるための対応するローカルユニット1262, 1264, 1266, 1268, 1270によって決定された夫々のデューティサイクルの補正値d1，di-1，di，di+1，dqの合計として、補正されたデューティサイクルD'1 ，D'i-1 ，D'i ，D'i+1 ，D'q を計算するための関連付けられた単一の異なる加算器を有している。
【０２３４】
従って、セル電圧を均衡させるための機能及び電圧を生成するための機能を電圧のインターリーブの管理と夫々の制御モジュールで関連付けることにより、中央制御部とスイッチングセルとの間で必要なコネクタ技術を著しく減らすことが可能である。ある場合には、外部回路で計算されるコモンモードでの共通のデューティサイクルの情報を伝える単一のワイヤが必要である。この情報は、電圧の形態で送信される。
【０２３５】
図18には、図17の静止形コンバータ1202のDMC の簡略図により、セル電圧の均衡を実行するための構成1302と、図17に示されている外部の主電圧電流ループ1280及び外部調整モジュール1286により出力電圧Vout及び出力電流Ioutの外部調整を実行するための構成1302とが示されている。
【０２３６】
一般的且つ代表的な例として、ランクi の制御モジュール1256は、増幅駆動ユニット1146及び電流を均衡させるためのローカルユニット1266を有して部分的に示されている。
【０２３７】
増幅駆動ユニット1146と、電流を均衡させるためのローカルユニット1266と、出力電圧及び出力電流の外部調整のための外部調整モジュール1286との相互作用インタフェースが更に示されている。
【０２３８】
出力電圧及び出力電流の外部調整のための外部調整モジュール1286は、ACP タイプの外部制御の欠如の点で従来のものであり、＋記号及び−記号によって夫々示されている２つの正入力端子及び負入力端子を有する第１の減算器1314と、コモンモードでの誤差電流εI を基準電圧Vrefに変換するための第１の変換フィルタ1316と、＋記号及び−記号によって夫々示されている２つの正入力端子及び負入力端子を有する第２の減算器1318と、コモンモードでの誤差電圧εV をスイッチングセルのためのコモンモードでのデューティサイクルD に変換するための第２の変換フィルタ1320とを有している。
【０２３９】
セル電圧を均衡させるためのローカルユニット1266は、一対の通信リンクLi-1,i，Li,i+1を介して夫々与えられる一対の隣のセル電圧Vi-1，Vi+1のデータからローカルな平均セル電圧（Vi-1＋Vi+1）／２を決定するように構成されている。
【０２４０】
セル電圧を均衡させるためのローカルユニット1266は、所与のｉに関して、εi ＝（Vi-1＋Vi+1）／２−Viを用いてローカルな差動電流信号εi を計算するための単一の異なる減算器1326を有している。
ここで、Viは、ランクi の制御モジュールに関連付けられた同一のランクi のスイッチングセルのセル電圧であり、
Vi-1及びVi+1は、対応するランクの制御モジュールに関連付けられたランクi-1 及びランクi+1 のスイッチングセルのセル電圧であり、ランクi-1 及びランクi+1 の制御モジュールは、通信チェーン1061における位置決めの点でランクi の制御モジュールに隣り合っている。
【０２４１】
セル電圧を均衡させるためのローカルユニット1266は、ローカルの差動電流信号εi を対応するデューティサイクルの補正値diに変換するために、固有の伝達関数Ｃ△Ii(p)によって特徴付けられる単一の異なる変換フィルタ1336を更に有している。
【０２４２】
制御モジュール1146に関連付けられたローカルの増幅駆動ユニット1146は、D+diに等しい補正されたデューティサイクルD'iを計算するための単一の異なる関連付けられた加算器1346を有しており、D は、図17に示されている外部調整モジュール1286によって与えられる共通のデューティサイクルを示す。 
【０２４３】
加算器1346は、図18の異なる箇所に＋記号によって示されている第１及び第２の正入力端子を有している。第１の正入力端子は、共通のデューティサイクルD を受信するために外部調整モジュール1286に接続されている一方、第２の正入力端子は、ランクi の制御モジュール1256に対応するデューティサイクルの補正値diを受信するために、電流を均衡させるためのローカルユニット1266に接続されている。
【０２４４】
外部調整モジュール1286が作動しているとき、第１の減算器1314は、所定の基準電流Irefと電流タップ1282により測定される出力電流Ioutとの差を計算する。コモンモードでの誤差電流εI を形成するこの差は、CI(s) で示される伝達関数によって特徴付けられる第１の変換フィルタ1316によって基準電圧Vrefに変換される。
【０２４５】
基準電圧Vrefの信号、及び電圧タップ1281によって測定される出力電圧Voutの信号は、第２の減算器1318の正入力端子及び負入力端子に夫々与えられる。
【０２４６】
第２の減算器1318は、コモンモードでの誤差電圧εV を得るべく、基準電圧Vrefの信号と出力電圧Voutの信号との差（Vref−Vout）を計算する。コモンモードでの誤差電圧εV は、CV(s) で示される伝達関数によって特徴付けられる第２の変換フィルタ1320によってコモンモードでのデューティサイクルD に変換される。
【０２４７】
或いは、外部調整モジュール1286はACP タイプの内部制御を行わず、行われる外部調整は、出力電圧の測定に基づく外部の出力電圧調整、又は出力電流の測定に基づく外部の出力電流調整のいずれかである。
【０２４８】
或いは、外部調整のための従来の外部調整モジュール1286はACP タイプの外部制御モジュールと置き換えられる。
【０２４９】
図19によれば、図17に示されている第１の実施形態からの本発明に係る静止形コンバータ1402のDMC の第３の実施形態が示されており、図19では、図17に示されている要素と同一の要素には同一の参照番号が付されている。
【０２５０】
静止形コンバータ1402は、図17に示されているスイッチングセル1022, 1024, 1026, 1028, 1030に夫々関連付けられている制御モジュール1252, 1254, 1256, 1258, 1260から夫々置き換えられた制御モジュール1422, 1424, 1426, 1428, 1430を備えている。
【０２５１】
図17の静止形直列コンバータ1202のように、制御モジュール1422, 1424, 1426, 1428, 1430は、固有の三角波電圧を生成するための同一のローカルユニット1152, 1154, 1156, 1158, 1160と、電流を均衡させるための同一のローカルユニット1262, 1264, 1266, 1268, 1270とを夫々有している。
【０２５２】
図17の静止形コンバータ1202とは異なり、制御モジュール1422, 1424, 1426, 1428, 1430は、ACP タイプの、入力電流Iin の内部調整のためのローカルユニット1432, 1434, 1436, 1438, 1440と、図17の増幅駆動ユニット1142, 1144, 1146, 1148, 1150とは異なる増幅駆動ユニット1442, 1444, 1446, 1448, 1450とを夫々有している。
【０２５３】
図17の静止形コンバータ1202とは異なり、増幅駆動ユニット1442, 1444, 1446, 1448, 1450は、対応する加算器が除かれている増幅駆動ユニット1142, 1144, 1146, 1148, 1150に相当する。
【０２５４】
図17の静止形コンバータ1202とは異なり、出力電圧Vout及び出力電流Ioutのコモンモード調整のための外部の主電圧電流ループ1280と、外部調整モジュール1286とが除かれており、制御モジュール1422, 1424, 1426, 1428, 1430内で実行されるACP タイプの複数のローカル調整と置き換えられている。
【０２５５】
しかしながら、ローカルな内部調整の実行には、入力電流を測定する電流タップ1451によって得られるコンバータ1402の出力電圧に関する情報を全ての制御モジュールに分配することが必要である。
【０２５６】
そのために、直列静止形コンバータ1402は、制御モジュール1422, 1424, 1426, 1428, 1430の各々に単一の異なる入力端子1452, 1454, 1456, 1458, 1460で入力電流Iinの測定情報を与えるためのバス1453を形成するネットワークを備えている。
【０２５７】
ACP タイプの入力電流を調整するための内部ユニット1432, 1434, 1436, 1438, 1440は、ACP タイプの単一の異なる内部電流調整ループを夫々有しており、内部電流調整ループは、入力電流Iinの測定値、対応するスイッチングセル1022, 1024, 1026, 1028, 1030のセル電圧V1，Vi-1，Vi，Vi+1，Vqの測定値、基準電流Iref及び補正された逆スロープ係数α1 ，αi-1 ，αi ，αi+1 ，αq から固有のデューティサイクルD1，Di-1，Di，Di+1，Dqを決定すべく構成されている。
【０２５８】
補正された逆スロープ係数α1 ，αi-1 ，αi ，αi+1 ，αq は夫々、所定の基準逆スロープ係数と、制御モジュールのランクi に無関係な比例定数に応じてセル電圧を均衡させるための対応するローカルユニット1262, 1264, 1266, 1268, 1270によって決定されるデューティサイクルd1，di-1，di，di+1，dqの逆数との積に比例する。
【０２５９】
ｉが１及びｑの間にあるランクi のスイッチングセルに固有のデューティサイクルDiは夫々、基準電圧Vrefと、補正された逆スロープ係数αi の逆数及びランクi のスイッチングセルの測定されたセル電圧Viの値の積（１／αi ）・Viとの差によって決まる。基準電圧Vrefは、基準電流Irefと、全ての制御モジュールに亘って略同一の定数Z/R に応じて測定される入力電流Iinの値との差に比例する。 
【０２６０】
図20には、図19の内部調整のためのローカルユニット1432, 1434, 1436, 1438, 1440により入力電流Iin のローカルな内部調整を実行する構成がより詳細に示されている。
【０２６１】
一例として、図20を簡略化するために、ランクi の制御モジュール1426のみが、増幅駆動ユニット1446、セル電圧を均衡させるためのローカルユニット1266及び入力電流の内部調整のためのローカルユニット1436を有して部分的に示されている。
【０２６２】
増幅駆動ユニット1446と、セル電圧を均衡させるためのローカルユニット1266と、入力電流Iinの内部調整のためのローカルユニット1436との相互作用インタフェースが更に示されている。
【０２６３】
セル電圧を均衡させるためのローカルユニット1266の構造は、図18に示されている構造と同一である。
【０２６４】
増幅駆動ユニット1446の構造は、図17に示されている構造に対して加算器1346が除かれている点で変更されている。
【０２６５】
入力電流の内部調整のためのローカルユニット1436は、直列に接続された、＋記号及び−記号によって図20に夫々示されている２つの正入力端子1464及び負入力端子1466を有する第１の減算器1462と、コモンモードでの誤差電流εI を基準電圧Vrefに変換するための比例タイプの第１の変換フィルタ1468と、＋記号及び−記号によって夫々示されている２つの正入力端子1472及び負入力端子1474並びに出力端子1476を有する第２の減算器1470と、誤差電圧εViをランクi の制御モジュールに固有のデューティサイクルDiに変換するための積分・変換タイプの第２の変換フィルタ1478とを有している。
【０２６６】
比例タイプの第１の変換フィルタ1468の伝達関数はZ/R と設定されており、Z 及びR は所定の定数である。
【０２６７】
積分タイプの第２の変換フィルタ1478の伝達関数は1/Cpと設定されており、C は所定の定数であり、p はラプラス演算子である。
【０２６８】
ランクi の入力電流Iin の内部調整のためのローカルユニット1436は、補正された逆スロープ係数αi の値の逆数を出力として与えるために、セル電圧を均衡させるためのローカルユニット1266により決まる補正係数Vctrl(i)に基づき平均逆スロープ係数αの逆数を調整するための比例回路1480を更に有している。
【０２６９】
実際には、比例回路1480は一定の利得増幅器１／Ｚαであり、その入力が、セル電圧を均衡させるためのローカルユニット1266の出力に接続されている。
【０２７０】
図20では、比例回路1480は、セル電圧を均衡させるためのローカルユニット1266に接続された第１の入力端子1482、一定の平均逆スロープ係数αを受信するための第２の入力端子1484、及び第３の出力端子1485を有する第１の乗算器1480として示されている。
【０２７１】
入力電流Iin の内部調整のためのローカルユニット1436は第２の乗算器1490を更に有しており、第２の乗算器1490は、比例回路1480の出力端子1485に接続された第１の入力端子1492、ランクi のスイッチングセルのセル電圧Viを測定するための電圧タップに接続された第２の入力端子1494、及び第２の減算器1470の負入力端子1474に接続された出力端子1496を有する。
【０２７２】
内部調整のためのローカルユニット1436が作動しているとき、第１の減算器1462は、所定の基準電流Irefと入力電流を測定するための電流タップ1451により測定された入力電流Iinとの差を計算する。コモンモードでの誤差電流εI を形成するこの差は、伝達関数Z/R によって特徴付けられる第１の変換フィルタ1468によって基準電圧Vrefに変換される。
【０２７３】
ランクi の電流を均衡させるためのローカルユニット1266は、定数1/Z と掛けた補正された逆スロープ係数αi の値の逆数を第１の乗算器1480の出力として生成するために、次に平均逆スロープ係数αの逆数と掛けるスロープ補正係数Vctrl(i)を送信する。
【０２７４】
第２の乗算器1490は、比例定数1/Z 及び補正された逆スロープ係数αi の逆数の積とランクi のスイッチングセルのセル電圧Viの値とを受信して、積(1/Z)・(1/αi )・Viを計算し、その後、この積は第２の減算器1470に与えられる。
【０２７５】
図21では、ACP タイプの入力電流Iinの内部調整のためのローカルユニット1436が、例えば電子回路1502によって構成されており、電子回路1502の中心部分は演算増幅器1504である。
【０２７６】
演算増幅器1504は、第１の入力電圧負端子1506、第２の入力電圧正端子1508及び出力端子1510を有している。
【０２７７】
電子回路1502は、第２の入力電圧正端子1508に接続されて、調整された基準電圧Vrefの電圧源1512と、第１の入力電圧負端子1506に接続された第１の端部、及び電圧に変換された入力電流の測定信号を受信すべくインピーダンス電流／電圧コンバータZ を介して入力電流を測定するための電流タップに接続された第２の端部を有する値Ｒの入力抵抗とを有している。
【０２７８】
電子回路1502は、演算増幅器1504の出力端子1510及び第１の入力電圧負端子1506間にフィードバックで接続された値C のキャパシタンスと、ランクi のスイッチングセルのセル電圧Viによって直線的に調整された電圧源(1/Z)・(1/αi )・Viとを更に有している。補正される逆スロープ係数αi は、全ての制御モジュールに共有される平均逆スロープ係数αと、ランクi の制御モジュールに固有のスロープ補正係数Vctrl(i)とにより決まる。スロープ補正係数Vctrl(i)は、ランクi のスイッチングセルのセル電圧Viと、ランクi-1 及びランクi+1 の対応する隣のスイッチングセルの２つのセル電圧Vi-1，Vi+1とのローカルな均衡により決まる。
【０２７９】
静的な動作条件では、入力電流Iin は以下の式を満たす。
Iin = Iref＋（R・Vi）／（Z2・αi）      （式８）
【０２８０】
動的な動作条件では、デューティサイクルDiを表す電圧VDiは、以下の式を満たす。
VDi(p) = −(1/C・p)・(Z・Iin(p)/R)−(1/C・p)・(1/Z・αi)・Vi(p)      （式９）
ここで、pはラプラス演算子を表す。
【０２８１】
図22には、図19に示されている第３の実施形態からの本発明に係る静止形コンバータ1602のDMC の第４の実施形態が示されており、静止形コンバータ1602は、図19に示されている要素と同一の要素の場合には同一の参照番号が付されている要素を備えている。
【０２８２】
図19の直列静止形コンバータ1402のように、制御モジュール1622, 1624, 1626, 1628, 1630は夫々、固有の三角波電圧を生成するための同一のローカルユニット1152, 1154, 1156, 1158, 1160と、セル電圧を均衡させるための同一のローカルユニット1262, 1264, 1266, 1268, 1270と、同一の増幅駆動ユニット1442, 1444, 1446, 1448, 1450とを有している。
【０２８３】
図19の静止形コンバータ1402とは異なり、ACP タイプのローカルな内部調整は、コンバータの入力電流Iin の代わりにコンバータの出力電流Ioutのローカルな調整である。
【０２８４】
静止形コンバータ1602は、スイッチングセル1022, 1024, 1026, 1028, 1030と夫々関連付けられて図19に示されている制御モジュール1422, 1424, 1426, 1428, 1430から夫々置き換えられた制御モジュール1622, 1624, 1626, 1628, 1630を備えている。制御モジュール1622, 1624, 1626, 1628, 1630は、制御モジュール1422, 1424, 1426, 1428, 1430と同一の要素及び同一のアーキテクチャを有しており、定数C ，R ，Z の調整値のみ制御モジュール1422, 1424, 1426, 1428, 1430とは異なる。
【０２８５】
図19の静止形コンバータ1402とは異なり、調整が望まれている電流の観測量を全ての制御モジュールに分配するためのバス1453の共有の端部が、出力電流Ioutを測定するための電流タップ1644に接続されている。
【０２８６】
図23によれば、ACP タイプの出力電流の内部調整のためのローカルユニット1632, 1634, 1636, 1638, 1640により出力電流のローカルな内部調整を実行する構成が、図20に示されている構成と同一であり、各第１の減算器の入力端子が、出力電流Ioutを共有して測定するための電流タップ1644に接続されている点が異なる。
【０２８７】
この調整演算の概念に関して、静的な動作条件では、出力電流Ioutは以下の式を満たすことを注目すべきである。
Iout = Iref＋（R・Vi/Z2・αi）*sign(Iref)      （式10）
sign(.)は符号関数を表す。
【０２８８】
動的な動作条件では、デューティサイクルDiを表す電圧VDiは以下の式を満たす。
VDi(p) = −（1/C・P）・（Z・Iout(p)/R）−（1/C・p）・（1/Z・αi）・Vi(p)  （式11）
【０２８９】
図24には、図19に示されている第３の実施形態からの本発明に係る直列静止形コンバータ1702のDMC の第５の実施形態が示されており、直列静止形コンバータ1702は、図19に示されている要素と同一の要素の場合には同一の参照番号が付されている要素を備えている。
【０２９０】
静止形コンバータ1702は、スイッチングセル1022, 1024, 1026, 1028, 1030に夫々関連付けられて図19に示されている制御モジュール1422, 1424, 1426, 1428, 1430から夫々置き換えられた制御モジュール1722, 1724, 1726, 1728, 1730を備えている。
【０２９１】
図19の静止形コンバータ1402のように、制御モジュール1722, 1724, 1726, 1728, 1730は夫々、固有の三角波電圧を生成するための同一のローカルユニット1152, 1154, 1156, 1158, 1160と、同一の増幅駆動ユニット1442, 1444, 1446, 1448, 1450とを有している。
【０２９２】
図19の静止形コンバータ1402のように、ACP タイプのローカルな内部調整の実行には、入力電流を測定するための電流タップ1451により得られる直列コンバータの入力電流Iin に関する情報をバス1453を介して全ての制御モジュールに分配することが必要である。
【０２９３】
図19の静止形コンバータ1402とは異なり、制御モジュール1722, 1724, 1726, 1728, 1730は夫々、セル電圧を均衡させるためのローカルユニットを有しておらず、ACP タイプの入力電流Iinの内部調整のためのローカルユニット1732, 1734, 1736, 1738, 1740を有している。
【０２９４】
ACP タイプの入力電流の内部調整のためのローカルユニット1732, 1734, 1736, 1738, 1740は、ACP タイプの入力電流を調整するための単一の異なる内部ループを夫々有しており、内部ループは、入力電流Iinの測定値と、対応するスイッチングセル1022, 1024, 1026, 1028のセル電圧V1，Vi-1，Vi，Vi+1，Vqの測定値と、基準電流Irefと、全ての制御モジュール1722, 1724, 1726, 1728, 1730に共有される所定の同一の平均逆スロープ係数αに略等しいように調整することにより補正された固有の逆スロープ係数α1 ，αi-1 ，αi ，αi+1 ，αq とから固有のデューティサイクルD1，Di-1，Di，Di+1，Dqを決定すべく構成されている。
【０２９５】
ｉが１及びｑの間にある制御モジュールに関連した固有のデューティサイクルDiは夫々、基準電圧Vrefと、αに略等しい固有の逆スロープ係数αi の逆数及びランクi のセル電圧Viの測定値の積（1/αi ）・Viとの差により決まる。基準電圧Vrefは、基準電流Irefと一組の制御モジュールに関して略同一の比例定数Z/R に応じて測定される入力電流Iinとの差に比例する。 
【０２９６】
従って、本来、夫々のスイッチングセルでのACP タイプの電流調整により、セル電圧の自然な均衡が可能になる。しかしながら、夫々の制御モジュールの電子部品の要素の値間の僅かな不均衡が、セル電圧に僅かなずれを引き起こし得る。このようなずれが許容可能である場合（これは一般的な場合である）、ACP タイプのコンバータの出力（又は入力）電流の調整機能、セル電圧を均衡させるための機能及び電圧を生成するための機能を電圧のインターリーブの管理と夫々の制御モジュールで関連付けることにより、任意の数ｑのスイッチングセルを備えた直列コンバータの完全な分散制御が可能になる。
【０２９７】
従って、中央制御部の必要性がない。
【０２９８】
図25には、ACP タイプの入力電流の内部調整のためのローカルユニット1732, 1734, 1736, 1738, 1740により入力電流Iinのローカルな内部調整を実行するための構成が更に詳細に示されている。
【０２９９】
一例として、図25を簡略化するために、ランクi の制御モジュール1726のみが、増幅駆動ユニット1446 、入力電流の内部調整のためのローカルユニット1736を有して部分的に示されている。
【０３００】
増幅駆動ユニット1446と、入力電流Iinの内部調整のためのローカルユニット1736との相互作用インタフェースが更に示されている。
【０３０１】
ACP タイプの入力電流の内部調整のためのローカルユニット1736は、図20のACP タイプの入力電流の内部調整のためのローカルユニット1436と同一であり、電圧を均衡させるためのローカルユニットに接続されている比例回路、つまり第１の乗算器1480が除かれている。
【０３０２】
乗算器1490は単一の乗算器であり、乗算器では、第１の入力端子1492が、αに略等しい補正された逆スロープ係数αi の逆数と比例定数との積である固有の設定値を受信する。つまり、１／（Z・α）を受信する。
【０３０３】
第２の入力端子1494は、ランクi のスイッチングセルによってセル電圧Viを供給する端子に接続されたままである。
【０３０４】
出力電圧の内部調整のためのローカルユニット1736は、例えば、図21に示されている電子回路1502の構造と同一の構造を有する電子回路によって構成されている。
【０３０５】
図21の電子回路1502とは異なり、ランクi のスイッチングセルのセル電圧Viによって直線的に調整された電圧源（1/Z ）・（1/αi ）・Viが、制御モジュールのランクi とは無関係な線形係数１／（Z・α）に応じてセル電圧Viによって直線的に調整された値（1/Z ）・（1/α）・Viの電圧源によって置き換えられている。
【０３０６】
静的な動作条件では、入力電流Iin は以下の式を満たす。
Iin = Iref＋（R・Vi／Z2・α）      （式12）
【０３０７】
動的な動作条件では、デューティサイクルDiを表す電圧VDiは以下の式を満たす。
VDi(p) = −（1/C・p）・（Z・Iin(p)/R）−（1/C・p）・（1/Z・α）・Vi(p)  （式13）
【０３０８】
図26によれば、図22に示されている第４の実施形態からの本発明に係る直列アーキテクチャの静止形コンバータ1802のDMC の第６の実施形態が示されており、静止形コンバータ1802は、図22に示されている要素と同一の要素の場合には同一の参照番号が付されている共通の要素を備えている。
【０３０９】
静止形コンバータ1802は、スイッチングセル1022, 1024, 1026, 1028, 1030に夫々関連付けられて図22に示されている制御モジュール1622, 1624, 1626, 1628, 1630から夫々置き換えられた制御モジュール1822, 1824, 1826, 1828, 1830を備えている。
【０３１０】
図22の静止形コンバータ1602のように、制御モジュール1822, 1824, 1826, 1828, 1830は夫々、固有の三角波電圧を生成するための同一のローカルユニット1152, 1154, 1156, 1158, 1160と、同一の増幅駆動ユニット1442, 1444, 1446, 1448, 1450とを有している。
【０３１１】
図22の静止形コンバータ1602のように、ACP タイプのローカルな内部調整の実行には、入力電流を測定するための電流タップ1644により得られる直列コンバータの出力電流に関する情報を、バス1453を介して全ての制御モジュールに分配することが必要である。
【０３１２】
図22の静止形コンバータ1602とは異なり、制御モジュール1822, 1824, 1826, 1828, 1830は夫々、セル電圧を均衡させるためのローカルユニットを有しておらず、ACP タイプの、出力電流Ioutの内部調整のためのローカルユニット1832, 1834, 1836, 1838, 1840を有している。
【０３１３】
ACP タイプの出力電流の調整のための内部ユニット1832, 1834, 1836, 1838, 1840は、ACP タイプの出力電流を調整するための単一の異なる内部ループを夫々有しており、内部ループは、出力電流Ioutの測定値と、対応するスイッチングセル1022, 1024, 1026, 1028, 1030のセル電圧V1，Vi-1，Vi，Vi+1，Vqの測定値と、基準電流Irefと、全ての制御モジュールに共有される所定の同一の平均逆スロープ係数αに略等しいように調整されて補正された固有の逆スロープ係数α1 ，αi-1 ，αi ，αi+1 ，αq とから固有のデューティサイクルD1，Di-1，Di，Di+1，Dqを決定すべく構成されている。
【０３１４】
ｉが１及びｑの間にある制御モジュールに関連した固有のデューティサイクルDiは夫々、基準電圧Vrefと、αに略等しい固有の逆スロープ係数αi の逆数及びランクi のセル電圧Viの測定値の積（1/αi ）・Viとの差により決まる。基準電圧Vrefは、基準電流Irefと全ての制御モジュールに関して略同一の比例定数Z/R に応じて測定される出力電流の値との差に比例する。
【０３１５】
図27によれば、ACP タイプの出力電流の内部調整のためのローカルユニット1832, 1834, 1836, 1838, 1840により出力電流のローカルな内部調整を実行する構成は、図26に示されているように、夫々の第１の減算器、例えば電子回路1462の入力端子が出力電流を共有して測定するための電流タップ1644に接続されている点を除いて、図25に示されている構造と同一である。
【０３１６】
この調整演算の概念に関して、静的な動作条件では、出力電流Ioutは以下の式を満たすことを注目すべきである。
Iout= Iref＋（R・Vi/Z2・α）*sign(Iref)      （式14）
【０３１７】
動的な動作条件では、デューティサイクルDiを表す電圧VDiは以下の式を満たす。
VDi(p) = −（1/C・P）・（Z・Iout(p)/R）−（1/C・p）・（1/Z・α）・Vi(p)（式15）
【０３１８】
並列アーキテクチャ又は直列アーキテクチャの静止形コンバータの様々な構成の全てに関して、スイッチングセルのスイッチは従来の電子スイッチである。
【０３１９】
例えば、電子スイッチは、バイポーラトランジスタ、パワーMOS トランジスタ、IGBTトランジスタ、GTO サイリスタなどから構成された組に包含されている。
【０３２０】
従来のシリコン技術に加えて、窒化ガリウムGaN 及び炭化ケイ素SiC のタイプの技術が、上述された静止形コンバータのためのスイッチを製造するために使用されてもよい。
【０３２１】
代替例として、上述された静止形コンバータの実施形態毎に、加算器が設けられている場合には加算器を除いた増幅駆動ユニットは夫々、関連付けられた制御モジュールの一部ではないが、関連付けられたスイッチングセルの近くに設けられている。
【図１】
2015523046.tif 000003
【図２】
2015523046.tif 000004
【図３】
2015523046.tif 000005
【図４】
2015523046.tif 000006
【図５】
2015523046.tif 000007
【図６】
2015523046.tif 000008
【図７】
2015523046.tif 000009
【図８】
2015523046.tif 000010
【図９】
2015523046.tif 000011
【図１０】
2015523046.tif 000012
【図１１】
2015523046.tif 000013
【図１２】
2015523046.tif 000014
【図１３】
2015523046.tif 000015
【図１４】
2015523046.tif 000016
【図１５】
2015523046.tif 000017
【図１６】
2015523046.tif 000018
【図１７】
2015523046.tif 000019
【図１８】
2015523046.tif 000020
【図１９】
2015523046.tif 000021
【図２０】
2015523046.tif 000022
【図２１】
2015523046.tif 000023
【図２２】
2015523046.tif 000024
【図２３】
2015523046.tif 000025
【図２４】
2015523046.tif 000026
【図２５】
2015523046.tif 000027
【図２６】
2015523046.tif 000028
【図２７】
2015523046.tif 000029
【国際調査報告】
2015523046.tif 000030
2015523046.tif 000031
2015523046.tif 000032
2015523046.tif 000033
2015523046.tif 000034
2015523046.tif 000035