(57)【要約】  当該画素ユニット駆動回路は、駆動薄膜トランジスタ、第１のスイッチ素子、格納コンデンサ及び駆動制御部を有し、前記駆動薄膜トランジスタのソース電極は、前記第１のスイッチ素子を通じてデータラインに接続され、前記駆動薄膜トランジスタのドレイン電極は前記駆動制御部を通じて前記ＯＬＥＤのアノード及び前記駆動電源の低レベル出力端にそれぞれ接続され、そのソース電極は駆動制御部を通じて駆動電源の高レベル出力端に接続され、そのゲート電極は駆動制御部を通じて駆動薄膜トランジスタのドレイン電極に接続され、駆動制御部は、前記格納コンデンサの放充電を制御することにより、駆動薄膜トランジスタが飽和帯で作業し、駆動薄膜トランジスタのゲート・ソース電圧を利用して駆動薄膜トランジスタの閾値電圧Ｖｔｈを補償するよう制御するために用いられる。本発明はＯＬＥＤパネルの輝度の不均一と輝度の減衰の問題を解決できる。
2015505980.tif 000002
【特許請求の範囲】
【請求項１】
ＯＬＥＤを駆動するための画素ユニット駆動回路であって、前記画素ユニット駆動回路は、駆動薄膜トランジスタ、第１のスイッチ素子、格納コンデンサ及び駆動制御部を有し、
前記格納コンデンサの第１端は前記駆動薄膜トランジスタのゲート電極に接続され、その第２端は駆動電源の高レベル出力端に接続され、
前記駆動薄膜トランジスタのソース電極は、前記第１のスイッチ素子を通じてデータラインに接続され、
前記駆動薄膜トランジスタのドレイン電極は前記駆動制御部を通じて前記ＯＬＥＤのアノード及び駆動電源の低レベル出力端にそれぞれ接続され、そのソース電極は前記駆動制御部を通じて前記駆動電源の高レベル出力端に接続され、そのゲート電極は前記駆動制御部を通じて前記駆動薄膜トランジスタのドレイン電極に接続され、
前記駆動制御部は、前記格納コンデンサの放充電を制御することにより、前記駆動薄膜トランジスタが飽和帯で作業し、前記駆動薄膜トランジスタのゲート・ソース電圧を利用して前記駆動薄膜トランジスタの閾値電圧Ｖｔｈを補償するよう制御するために用いられる画素ユニット駆動回路。
【請求項２】
前記駆動薄膜トランジスタはＰ型薄膜トランジスタである請求項１に記載の画素ユニット駆動回路。
【請求項３】
前記第１のスイッチ素子はＰ型薄膜トランジスタであり、
前記第１のスイッチ素子のゲート電極は制御信号を伝送するためのスキャンラインに接続され、そのソース電極はデータラインに接続され、そのドレイン電極は前記駆動薄膜トランジスタのソース電極に接続される請求項１又は２に記載の画素ユニット駆動回路。
【請求項４】
前記駆動制御部は、第２のスイッチ素子、第３のスイッチ素子、第４のスイッチ素子、及び第５のスイッチ素子を有し、
前記駆動薄膜トランジスタのドレイン電極と前記駆動電源の低レベル出力端の間に前記第２のスイッチ素子が接続され、
前記駆動薄膜トランジスタのゲート電極と前記駆動薄膜トランジスタのドレイン電極の間に前記第３のスイッチ素子が接続され、
前記駆動薄膜トランジスタのドレイン電極と前記ＯＬＥＤのアノードの間に前記第４のスイッチ素子が接続され、
前記駆動薄膜トランジスタのソース電極と前記駆動電源の高レベル出力端の間に前記第５のスイッチ素子が接続される請求項１〜３のいずれか１項に記載の画素ユニット駆動回路。
【請求項５】
前記第２のスイッチ素子、前記第３のスイッチ素子、前記第４のスイッチ素子、及び前記前第５のスイッチ素子はＰ型ＴＦＴであり、
前記第２のスイッチ素子のゲート電極は第１の制御ラインに接続され、そのソース電極は前記駆動薄膜トランジスタのドレイン電極に接続され、そのドレイン電極は前記駆動電源の低レベル出力端に接続され、
前記第３のスイッチ素子のゲート電極は前記スキャンラインに接続され、そのソース電極は前記駆動薄膜トランジスタのゲート電極に接続され、そのドレイン電極は前記駆動薄膜トランジスタのドレイン電極に接続され、
前記第４のスイッチ素子のゲート電極は第２の制御ラインに接続され、そのソース電極は前記駆動薄膜トランジスタのドレイン電極に接続され、そのドレイン電極は前記ＯＬＥＤのアノードに接続され、
前記第５のスイッチ素子のゲート電極は前記第２の制御ラインに接続され、そのソース電極は前記駆動電源の高レベル出力端に接続され、そのドレイン電極は前記駆動薄膜トランジスタのソース電極に接続される請求項４に記載の画素ユニット駆動回路。
【請求項６】
請求項１に記載する画素ユニット駆動回路に応用する画素ユニット駆動方法であって、
格納コンデンサが充電されるよう駆動制御部が制御する画素充電ステップと、
前記駆動薄膜トランジスタのゲート・ソース電圧が前記駆動薄膜トランジスタの閾値電圧Ｖｔｈになるまで前記格納コンデンサに前記駆動薄膜トランジスタを通じて放電させるよう駆動制御部が制御する画素放電ステップと、
駆動薄膜トランジスタのゲート電極電圧の安定を維持するよう駆動制御部が制御するバッファ切替ステップと、
前記駆動薄膜トランジスタが飽和帯で作業するよう制御し、且つ前記格納コンデンサの両端の電圧差が変化しないよう制御することによって、前記駆動薄膜トランジスタのゲート・ソース電圧が前記駆動薄膜トランジスタの閾値電圧Ｖｔｈを補償するようにして、前記駆動薄膜トランジスタを通じてＯＬＥＤの発光を駆動させるよう駆動制御部が制御するＯＬＥＤ発光表示駆動ステップと、を有する画素ユニット駆動方法。
【請求項７】
前記画素充電ステップは、第１のスイッチ素子が駆動薄膜トランジスタのソース電極とデータラインとの接続をオンにするステップと、前記駆動制御部が前記駆動薄膜トランジスタのドレイン電極と前記ＯＬＥＤのカソードとの接続をオンにし、前記駆動薄膜トランジスタのゲート電極と前記駆動薄膜トランジスタのドレイン電極との接続をオンにし、前記駆動薄膜トランジスタのソース電極と前記駆動電源の高レベル出力端との接続をオフにし、前記格納コンデンサが充電されるよう制御するステップとを有し、
前記画素放電ステップは、前記駆動制御部が前記駆動薄膜トランジスタのドレイン電極と前記ＯＬＥＤのカソードとの接続をオフにし、前記駆動薄膜トランジスタのゲート・ソース電圧が前記駆動薄膜トランジスタの閾値電圧Ｖｔｈになるまで前記格納コンデンサに前記駆動薄膜トランジスタを通じて放電させるよう前記駆動制御部が制御するステップを有し、
前記バッファ切替ステップは、前記第１のスイッチ素子が駆動薄膜トランジスタのソース電極とデータラインとの接続をオフにし、前記駆動制御部が前記駆動薄膜トランジスタのゲート電極と前記駆動薄膜トランジスタのドレイン電極との接続をオフにするステップを有し、
前記ＯＬＥＤ発光表示駆動ステップは、駆動制御部が前記駆動薄膜トランジスタのソース電極と前記駆動電源の高レベル出力端との接続をオンにし、前記駆動薄膜トランジスタのドレイン電極と前記ＯＬＥＤのアノードとの接続をオンにし、前記駆動薄膜トランジスタが飽和帯で作業するよう制御し、且つ前記格納コンデンサの両端の電圧差が変化しないよう制御することによって、前記駆動薄膜トランジスタのゲート・ソース電圧が前記駆動薄膜トランジスタの閾値電圧Ｖｔｈを補償するようにして、前記駆動薄膜トランジスタを通じてＯＬＥＤの発光を駆動させるステップを有する請求項６に記載の画素ユニット駆動方法。
【請求項８】
画素ユニットであって、ＯＬＥＤと請求項１ないし請求項５のいずれか1項に記載の画素ユニット駆動回路を有し、当該画素ユニット駆動回路はＯＬＥＤのアノードに接続され、前記ＯＬＥＤのカソードは駆動電源の低レベル出力端に接続される画素ユニット。
【請求項９】
表示装置であって、請求項８に記載の画素ユニットを有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機発光表示分野に関するものであり、特にＡＭＯＬＥＤ（アクティブマトリックス有機発光ダイオード）の画素ユニット駆動回路と方法、画素ユニット及び表示装置に関する。
【背景技術】
【０００２】
従来の画素ユニット駆動回路を図１に示しているが、当該駆動回路は、二つのトランジスタと一つのコンデンサを有し、一つのトランジスタはスイッチトランジスタＴ１であり、スキャンラインの出力するスキャン信号ＶSCANによって制御され、データライン上のデータ信号ＶDATAの入力を制御するために用いられ、もう一つのトランジスタは駆動トランジスタＴ２であり、ＯＬＥＤの発光を制御し、ＣＳは格納コンデンサであり、非スキャン期間にて駆動トランジスタＴ２に印加する電圧を維持するために用いられ、以上の回路は２Ｔ１Ｃ画素ユニット駆動回路と呼ばれる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＡＭＯＬＥＤ（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、アクティブマトリックス有機発光ダイオード）が発光できるのは、駆動トランジスタが飽和状態のときに発生する電流によって駆動されるからである。同一のグレーレベル電圧を入力した場合、前記駆動トランジスタの異なる閾値電圧では異なる駆動電流が発生するため、電流の不一致性を引き起こす。ＬＴＰＳ（低温多結晶シリコン技術）の製造プロセスにおいて、閾値電圧Ｖｔｈの均一性は非常に悪く、同時に閾値電圧Ｖｔｈにオフセットが生じることもあり、そのため従来の２Ｔ１Ｃ画素ユニット駆動回路の輝度の均一性は非常に悪かった。
【課題を解決するための手段】
【０００４】
本発明はＯＬＥＤパネルの輝度の均一性を向上させるための画素ユニット駆動回路と方法、画素ユニット及び表示装置を提供する。
【０００５】
上記の目的を果たすために、本発明の実施例はＯＬＥＤを駆動するための画素ユニット駆動回路であって、画素ユニット駆動回路は駆動薄膜トランジスタ、第１のスイッチ素子、格納コンデンサ及び駆動制御部を有し、
前記格納コンデンサの第１端は前記駆動薄膜トランジスタのゲート電極に接続され、その第２端は駆動電源の高レベル出力端に接続され、
前記駆動薄膜トランジスタのソース電極は、前記第１のスイッチ素子を通じてデータラインに接続され、
前記駆動薄膜トランジスタのドレイン電極は前記駆動制御部を通じて前記ＯＬＥＤのアノード及び駆動電源の低レベル出力端にそれぞれ接続され、そのソース電極は前記駆動制御部を通じて前記駆動電源の高レベル出力端に接続され、そのゲート電極は前記駆動制御部を通じて前記駆動薄膜トランジスタのドレイン電極に接続され、
前記駆動制御部は、前記格納コンデンサの放充電を制御することにより、前記駆動薄膜トランジスタが飽和帯で作業し、前記駆動薄膜トランジスタのゲート・ソース電圧を利用して前記駆動薄膜トランジスタの閾値電圧Ｖｔｈを補償するよう制御するために用いられる画素ユニット駆動回路を提供する。
【０００６】
一つの実施例において、前記駆動薄膜トランジスタはＰ型薄膜トランジスタである。
【０００７】
一つの実施例において、前記第１のスイッチ素子はＰ型薄膜トランジスタであり、
前記第１のスイッチ素子のゲート電極は制御信号を伝送するためのスキャンラインに接続され、そのソース電極はデータラインに接続され、そのドレイン電極は前記駆動薄膜トランジスタのソース電極に接続される。
【０００８】
一つの実施例において、前記駆動制御部は、第２のスイッチ素子、第３のスイッチ素子、第４のスイッチ素子、及び第５のスイッチ素子を有し、
前記駆動薄膜トランジスタのドレイン電極と前記駆動電源の低レベル出力端の間に前記第２のスイッチ素子が接続され、
前記駆動薄膜トランジスタのゲート電極と前記駆動薄膜トランジスタのドレイン電極の間に前記第３のスイッチ素子が接続され、
前記駆動薄膜トランジスタのドレイン電極と前記ＯＬＥＤのアノードの間に前記第４のスイッチ素子が接続され、
前記駆動薄膜トランジスタのソース電極と前記駆動電源の高レベル出力端の間に前記第５のスイッチ素子が接続される。
【０００９】
一つの実施例において、前記第２のスイッチ素子、前記第３のスイッチ素子、前記第４のスイッチ素子、及び前記前第５のスイッチ素子はＰ型ＴＦＴであり、
前記第２のスイッチ素子のゲート電極は第１の制御ラインに接続され、そのソース電極は前記駆動薄膜トランジスタのドレイン電極に接続され、そのドレイン電極は前記駆動電源の低レベル出力端に接続され、
前記第３のスイッチ素子のゲート電極は前記スキャンラインに接続され、そのソース電極は前記駆動薄膜トランジスタのゲート電極に接続され、そのドレイン電極は前記駆動薄膜トランジスタのドレイン電極に接続され、
前記第４のスイッチ素子のゲート電極は第２の制御ラインに接続され、そのソース電極は前記駆動薄膜トランジスタのドレイン電極に接続され、そのドレイン電極は前記ＯＬＥＤのアノードに接続され、
前記第５のスイッチ素子のゲート電極は前記第２の制御ラインに接続され、そのソース電極は前記駆動電源の高レベル出力端に接続され、そのドレイン電極は前記駆動薄膜トランジスタのソース電極に接続される。
【００１０】
本発明の実施例は、更に、上記画素ユニット駆動回路に応用する画素ユニット駆動方法であって、
格納コンデンサが充電されるよう駆動制御部が制御する画素充電ステップと、
前記駆動薄膜トランジスタのゲート・ソース電圧が前記駆動薄膜トランジスタの閾値電圧Ｖｔｈになるまで前記格納コンデンサに前記駆動薄膜トランジスタを通じて放電させるよう駆動制御部が制御する画素放電ステップと、
駆動薄膜トランジスタのゲート電極電圧の安定を維持するよう駆動制御部が制御するバッファ切替ステップと、
前記駆動薄膜トランジスタが飽和帯で作業するよう制御し、且つ前記格納コンデンサの両端の電圧差が変化しないよう制御することによって、前記駆動薄膜トランジスタのゲート・ソース電圧が前記駆動薄膜トランジスタの閾値電圧Ｖｔｈを補償するようにして、前記駆動薄膜トランジスタを通じてＯＬＥＤの発光を駆動させるよう駆動制御部が制御するＯＬＥＤ発光表示駆動ステップと、を有する画素ユニット駆動方法を提供する。
【００１１】
一つの実施例において、前記画素充電ステップは、第１のスイッチ素子が駆動薄膜トランジスタのソース電極とデータラインとの接続をオンにするステップと、前記駆動制御部が前記駆動薄膜トランジスタのドレイン電極と前記ＯＬＥＤのカソードとの接続をオンにし、前記駆動薄膜トランジスタのゲート電極と前記駆動薄膜トランジスタのドレイン電極との接続をオンにし、前記駆動薄膜トランジスタのソース電極と前記駆動電源の高レベル出力端との接続をオフにし、前記格納コンデンサが充電されるよう制御するステップとを有し、
前記画素放電ステップは、前記駆動制御部が前記駆動薄膜トランジスタのドレイン電極と前記ＯＬＥＤのカソードとの接続をオフにし、前記駆動薄膜トランジスタのゲート・ソース電圧が前記駆動薄膜トランジスタの閾値電圧Ｖｔｈになるまで前記格納コンデンサに前記駆動薄膜トランジスタを通じて放電させるよう前記駆動制御部が制御するステップを有し、
前記バッファ切替ステップは、前記第１のスイッチ素子が駆動薄膜トランジスタのソース電極とデータラインとの接続をオフにし、前記駆動制御部が前記駆動薄膜トランジスタのゲート電極と前記駆動薄膜トランジスタのドレイン電極との接続をオフにするステップを有し、
前記ＯＬＥＤ発光表示駆動ステップは、駆動制御部が前記駆動薄膜トランジスタのソース電極と前記駆動電源の高レベル出力端との接続をオンにし、前記駆動薄膜トランジスタのドレイン電極と前記ＯＬＥＤのアノードとの接続をオンにし、前記駆動薄膜トランジスタが飽和帯で作業するよう制御し、且つ前記格納コンデンサの両端の電圧差が変化しないよう制御することによって、前記駆動薄膜トランジスタのゲート・ソース電圧が前記駆動薄膜トランジスタの閾値電圧Ｖｔｈを補償するようにして、前記駆動薄膜トランジスタを通じてＯＬＥＤの発光を駆動させるステップを有する。
【００１２】
本発明の実施例は、更に、画素ユニットであって、ＯＬＥＤと前記の画素ユニット駆動回路を有し、当該画素ユニット駆動回路はＯＬＥＤのアノードに接続され、前記ＯＬＥＤのカソードは駆動電源の低レベル出力端に接続される画素ユニットを提供する。
【００１３】
本発明の実施例は、更に、複数の上記画素ユニットを有する表示装置を提供する。
【００１４】
本発明の実施例が提供する画素ユニット駆動回路と方法、画素ユニット及び表示装置は、従来技術と比べて、駆動薄膜トランジスタのゲート・ソース電圧がＯＬＥＤの駆動薄膜トランジスタの閾値電圧を補償するよう前記駆動制御部が格納コンデンサＣＳを制御することによって、ＯＬＥＤパネルの輝度の不均一と輝度の劣化の問題を解決する。
【図面の簡単な説明】
【００１５】
【図１】従来の２Ｔ１Ｃ画素ユニット駆動回路の回路図である。
【図２】本発明の第１の実施例に係る画素ユニット駆動回路の回路図である。
【図３Ａ】本発明の第２の実施例に係る画素ユニット駆動回路の回路図である。
【図３Ｂ】本発明の第２の実施例に係る画素ユニット駆動回路の第１の時間帯での等価回路図である。
【図３Ｃ】本発明の第２の実施例に係る画素ユニット駆動回路の第２の時間帯での等価回路図である。
【図３Ｄ】本発明の第２の実施例に係る画素ユニット駆動回路の第３の時間帯での等価回路図である。
【図３Ｅ】本発明の第２の実施例に係る画素ユニット駆動回路の第４の時間帯での等価回路図である。
【図４】当該実施例に係る画素ユニット駆動回路における各信号のシーケンス図である。
【発明を実施するための形態】
【００１６】
本発明は、画素ユニット駆動回路と方法、画素ユニット及び表示装置を提供し、ダイオードコネクション（Ｄｉｏｄｅ  Ｃｏｎｎｅｃｔｉｏｎ）を利用し、且つ格納コンデンサの放電の制御により、駆動薄膜トランジスタのゲート・ソース電圧がＯＬＥＤの駆動薄膜トランジスタの閾値電圧を補償するようにし、よってＯＬＥＤパネルの輝度の不均一と輝度の減衰の問題を解決する。
【００１７】
図２は本発明の第１の実施例に係る画素ユニット駆動回路の回路図を示すが、当該実施例に係る画素ユニット駆動回路は、ＯＬＥＤの駆動に用いられ、駆動薄膜トランジスタＤＴＦＴ、第１のスイッチ素子２１、格納コンデンサＣＳ及び駆動制御部２２を有し、
前記格納コンデンサＣＳの第１端は前記駆動薄膜トランジスタＤＴＦＴのゲート電極に接続され、第２端は出力電圧がＶＤＤである駆動電源の高レベル出力端に接続され、
前記駆動薄膜トランジスタＤＴＦＴのソース電極は前記第１のスイッチ素子２１を通じてデータラインＤａｔａに接続され、
前記駆動薄膜トランジスタＤＴＦＴのドレイン電極は前記駆動制御部２２を通じて前記ＯＬＥＤのアノード及び出力電圧がＶＳＳである前期駆動電源の低レベル出力端にそれぞれ接続され、そのソース電極は前記駆動制御部２２を通じて前記駆動電源の高レベル出力端に接続され、そのゲート電極は前記駆動制御部２２を通じて前記駆動薄膜トランジスタＤＴＦＴのドレイン電極に接続され、
前記駆動制御部２２は、前記格納コンデンサＣＳの放充電を制御することにより、前記駆動薄膜トランジスタＤＴＦＴが飽和帯で作業し、前記駆動薄膜トランジスタＤＴＦＴのゲート・ソース電圧を利用して前記駆動薄膜トランジスタＤＴＦＴの閾値電圧Ｖｔｈを補償するよう制御するために用いられ、
前記駆動制御部２２は更に制御信号を伝送するためのスキャンラインＳＣＡＮ及び制御ラインＣＲにそれぞれ接続される。
【００１８】
図２に示すように、本発明の第１の実施例に係る画素ユニット駆動回路において、前記第１のスイッチ素子２１は記号がＴ１である第１のスイッチＴＦＴであり、Ｔ１はＰ型薄膜トランジスタであり、
前記第１のスイッチ素子２１のゲート電極は制御信号を伝送するためのスキャンラインＳＣＡＮに接続され、そのソース電極はデータラインＤａｔａに接続され、そのドレイン電極は前記駆動薄膜トランジスタＤＴＦＴのソース電極に接続される。
【００１９】
図３Ａは本発明の第２の実施例に係る画素ユニット駆動回路の回路図を示すが、当該実施例に係る画素ユニット駆動回路は６Ｔ１Ｃ回路を採用し、Ｖｔｈを補償することにより前記駆動ＴＦＴの駆動電流を前記駆動ＴＦＴの閾値電圧Ｖｔｈと無関係にし、電流の一致を図り、均一性と依頼性を改善する。
【００２０】
当該実施例において、前記第１のスイッチ素子は記号がＴ１である第１のスイッチＴＦＴであり、前記第２のスイッチ素子は記号がＴ２である第２のスイッチＴＦＴであり、前記第３のスイッチ素子は記号がＴ３である第３のスイッチＴＦＴであり、前記第４のスイッチ素子は記号がＴ４である第４のスイッチＴＦＴであり、前記第５のスイッチ素子は記号がＴ５である第５のスイッチＴＦＴであり、前記駆動ＴＦＴの記号はＤＴＦＴであり、
前記第１のスイッチＴＦＴ、前記第２のスイッチＴＦＴ、前記第２のスイッチＴＦＴ、前記第４のスイッチＴＦＴ及び前記駆動ＴＦＴはＰ型ＴＦＴであり、Ｐ型ＴＦＴの閾値電圧はＶｔｈ＜０であり、
Ｔ４のドレイン電極は前記ＯＬＥＤのアノードに接続され、Ｔ４のソース電極はＤＴＦＴのドレイン電極に、Ｔ２のソース電極はＴ３のドレイン電極に接続され、Ｔ４のゲート電極はＴ５のゲート電極に接続され、
Ｔ２のドレイン電極は前記ＯＬＥＤのアノードに接続され且つ接地され、
Ｔ３のソース電極は前記ＤＴＦＴのゲート電極及び前記格納コンデンサＣＳの第１端に接続され、前記Ｔ３のゲート電極はＴ１のゲート電極に接続され、
Ｔ１のドレイン電極はＴ５のドレイン電極に接続され、Ｔ１のソース電極はデータラインＤａｔａに接続され、
Ｔ５のソース電極は出力電圧がＶＤＤである前記駆動電源の高レベル出力端に接続され、Ｔ５のドレイン電極はＤＴＦＴのソース電極に接続され、
Ｔ３のゲート電極はＴ１のゲート電極と制御信号を伝送するためのスキャンラインＳＣＡＮとに接続され、
Ｔ２のゲート電極は制御ラインＣＲ１に接続され、
Ｔ４のゲート電極はＴ５のゲート電極と制御ラインＣＲ２に接続される。
【００２１】
図３Ｂに示すように、本発明の第２の実施例に係る画素ユニット駆動回路が作業している時、第１の時間帯即ちプレチャージ段階において、前記スキャンラインＳＣＡＮと前記制御ラインＣＲ１は低レベルを出力し、Ｔ２、Ｔ３及びＴ１を制御してオンにし、前記制御ラインＣＲ２は高レベルとなり、Ｔ４、Ｔ５を制御してオフにし、このとき前記格納コンデンサＣＳの第１端は接地され、前記格納コンデンサＣＳの第２端は出力電圧がＶＤＤである前期駆動電源の高レベル出力端に接続され、よって前記格納コンデンサＣＳは充電され、Ａ点（即ち前記ＤＴＦＴのドレイン電極）の電圧とＢ点（即ち前記ＤＴＦＴのゲート電極）の電圧は０となり、Ｃ点（即ち前記ＤＴＦＴのソース電極）の電圧は前記データラインＤａｔａが出力する電圧Ｖｄａｔａとなる。
【００２２】
図３Ｃに示すように、本発明の第２の実施例にかかる画素ユニット駆動回路が作業している時、第２の時間帯即ちデータ書込及び放電補償段階において、前記スキャンラインＳＣＡＮは低レベルを出力し、Ｔ３及びＴ１を制御してオンにし、前記制御ラインＣＲ１及び前記制御ラインＣＲ２は高レベルを出力し、Ｔ４、Ｔ２、Ｔ５を制御してオフにし、前記ＤＴＦＴのゲート電極とドレイン電極を短絡し、よって前記ＤＴＦＴはダイオードの役割と等価になり、前記格納コンデンサＣＳの第１端はＤＴＦＴのゲート電極に接続され、前記格納コンデンサＣＳの第２端は出力電圧がＶＤＤである駆動電源の高レベル出力端に接続され、同時に前記ＤＴＦＴのソース電極（即ちＣ点）は出力電圧がＶｄａｔａである前記データラインＤａｔａに接続される。
ＤＴＦＴのゲート・ソース電極の電圧Ｖｇｓ（即ちＶＢ−ＶＣ）は−Ｖｄａｔａであり、Ｖｔｈより小さいため、ＤＴＦＴはオンになり、前記格納コンデンサＣＳはＤＴＦＴのＶｇｓがＤＴＦＴの閾値電圧Ｖｔｈに増大するまでＤＴＦＴを通じて前記データラインＤａｔａに放電し、このときＤＴＦＴはサブスレッショルド伝導の状態に入り、Ｃ点の電圧はＶｄａｔａに維持され、Ｂ点とＣ点間の電圧差（即ちＶｇｓ）はＤＴＦＴの閾値電圧Ｖｔｈであるため、ＤＴＦＴのゲート電極（即ちＢ点）の電圧はＶＣ＋Ｖｔｈ＝Ｖｄａｔａ＋Ｖｔｈとなり、前記格納コンデンサＣＳの第２端と第１端の間の電圧差はＶＤＤ−ＶＢ即ちＶＤＤ−Ｖｄａｔａ−Ｖｔｈとなる。
【００２３】
図３Ｄに示すように、本発明の第２の実施例にかかる画素ユニット駆動回路が作業している時、第３の時間帯即ちバッファ切換段階において、前記スキャンラインＳＣＡＮ、前記制御ラインＣＲ１及び前記制御ラインＣＲ２は高レベルを出力し、Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５を制御してオフにし、ＤＴＦＴのゲート電極（即ちＢ点）の電圧は前記格納コンデンサＣＳによってＶｄａｔａ＋Ｖｔｈに安定化される。
【００２４】
図３Ｅに示すように、本発明の第２の実施例にかかる画素ユニット駆動回路が作業している時、第４の時間帯即ちＯＬＥＤ駆動段階において、前記制御ラインＣＲ２は低レベルを出力し、Ｔ４、Ｔ５を制御してオンにし、前記制御ラインＣＲ１及び前記スキャンラインＳＣＡＮは高レベルを出力し、Ｔ２、Ｔ３、Ｔ１を制御してオフにし、このときＤＴＦＴは飽和帯で作業し、前記ＯＬＥＤに駆動電流が流れて、ＯＬＥＤを発光させる。
【００２５】
ＤＴＦＴのゲート電極（即ちＢ点）の電圧はＶｄａｔａ＋Ｖｔｈであり、ＤＴＦＴのソース電極はＴ５を通じて出力電圧がＶＤＤである前記駆動電源の高レベル出力端に接続され、即ちＤＴＦＴのゲート・ソース電極の電圧ＶｇｓはＶｄａｔａ＋Ｖｔｈ−ＶＤＤとなり、このとき前記ＯＬＥＤに流れる電流Ｉの計算式は式（１）に示すとおりである。
【００２６】
【数１】
2015505980.tif 000003
【００２７】
μ、Ｃｏｘ、Ｗ、ＬはそれぞれＤＴＦＴの電界効果移動度、ゲート絶縁層単位面積の蓄電容量、チャネル幅、チャネル長を示す。
当該第４の時間帯はＯＬＥＤ発光段階であり、前記ＯＬＥＤは前記データラインＤａｔａに次のフレームのデータが書き込まれるまで発光する。
【００２８】
このように、前記駆動ＴＦＴの駆動電流、即ち前記ＯＬＥＤに流れる電流をＶｄａｔａ−ＶＤＤのみによって決定されるようにすることで、前記駆動ＴＦＴの閾値電圧Ｖｔｈ及びＯＬＥＤのアノード電圧Ｖｔｈ_ｏｌｅｄの影響を受けず、当該駆動電流が前記駆動ＴＦＴの閾値電圧及び前記ＯＬＥＤのアノード電圧のオフセットによって変化することを回避し、流れ込んでゆく電流の均一性を改善し、ＯＬＥＤパネルの輝度の均一を図ることができる。
【００２９】
図４は当該実施例にかかる画素ユニット駆動回路におけるスキャンラインＳＣＡＮが出力するスキャン信号ＶＳＣＡＮ、データラインＤａｔａが出力するデータ信号Ｖｄａｔａ、第１の制御ラインＣＲ１が出力する制御信号ＶＣＲ１及び第２の制御ラインＣＲ２が出力する制御信号ＶＣＲ２のシーケンス図である。図４において、Ｄ、Ｅ、Ｆ、Ｇはそれぞれ第１の時間帯、第２の時間帯、第３の時間帯、第４の時間帯を示している。
【００３０】
以上は本発明に対する説明に過ぎず、限定するものではない。当業者が理解するように、添付の特許請求の範囲が限定する精神及び範囲を離脱しない場合、多数の修正、変化、または等価手段を行ってもよく、これらすべては本発明の保護範囲に含まれるものとする。
【符号の説明】
【００３１】
２１        第１のスイッチ素子
２２        駆動制御部
Ｔ１        第１のスイッチ素子
Ｔ２        第２のスイッチ素子
Ｔ３        第３のスイッチ素子
Ｔ４        第４のスイッチ素子
Ｔ５        第５のスイッチ素子
ＤＴＦＴ    駆動薄膜トランジスタ
Ｃｓ        格納コンデンサ
ＤＡＴＡ    データライン
ＳＣＡＮ    スキャンライン
【図１】
2015505980.tif 000004
【図３Ａ】
2015505980.tif 000005
【図３Ｂ】
2015505980.tif 000006
【図３Ｃ】
2015505980.tif 000007
【図３Ｄ】
2015505980.tif 000008
【図３Ｅ】
2015505980.tif 000009
【図４】
2015505980.tif 000010
【図２】
2015505980.tif 000011
【国際調査報告】
2015505980.tif 000012
2015505980.tif 000013
2015505980.tif 000014
2015505980.tif 000015