(57)【要約】集積回路のフレキシブルで実装効率の良いＩ／Ｏ設計は、回路設計を単純化し、設計時間を短縮する。１つの態様では、パッドに用いるＥＳＤ保護回路素子をこれらのパッド自身の下部に配置することで、信号Ｉ／Ｏバッファのみを残して、電源供給パッド用のセルは部分的に除去される。信号Ｉ／Ｏバッファに接続されたパッドは、カスタム回路素子に合わせて信号Ｉ／Ｏパッドか電源供給パッドのいずれかになり得る。カスタム回路素子は、あるバンク内の信号Ｉ／Ｏバッファは別のバンクの信号Ｉ／Ｏバッファの電源条件とは異なる電源条件を共有するような、フレキシブルなバンク構造をもたらす。バンクの数及び各バンクに属する信号Ｉ／Ｏバッファの数は、柔軟に決定される。カスタム回路素子は、例えば、ワイヤ・ボンディング、フリップチップボンディング、又はその他の種類のボンディングのような異なるパッケージ技術を用いてＩＣパッドが構成されるような、柔軟なパッド選択肢をもたらす。【選択図】図２
2015532530.tif 000002
【特許請求の範囲】
【請求項１】
Ｉ／Ｏ部を備える集積回路であって、当該Ｉ／Ｏ部は、
第一のＩ／Ｏスロットを占有する第一のＩ／Ｏバッファ及び隣接する第二のＩ／Ｏスロットを占有する第二のＩ／Ｏバッファであって、前記第一のＩ／Ｏスロット及び隣接する前記第二のＩ／Ｏスロットは互いに所定のＩ／Ｏスロットピッチで配置される、前記第一のＩ／Ｏバッファ及び前記第二のＩ／Ｏバッファと、
前記第一のＩ／Ｏバッファに接続される第一のＩ／Ｏパッド、前記第二のＩ／Ｏバッファに接続される第二のＩ／Ｏパッド、及び前記第一のＩ／Ｏバッファと前記第二のＩ／Ｏバッファのうち少なくとも１つに接続される第三のＩ／Ｏパッドを備えるＩ／Ｏパッドのグループであって、前記Ｉ／ＯパッドのグループのＩ／Ｏパッドは互い違いである、前記Ｉ／Ｏパッドのグループと、
Ｉ／Ｏパッドの下部に位置し、前記Ｉ／Ｏスロットピッチを増大させることなく、前記第三のＩ／Ｏパッドに対してＥＳＤ保護を与えるＥＳＤ保護回路と、を備える、
Ｉ／Ｏ部を備える集積回路。
【請求項２】
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも１つを実行するように構成されるカスタム回路素子を備える、
請求項１に記載のＩ／Ｏ部を備える集積回路。
【請求項３】
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも２つを実行するように前記カスタム回路素子が構成される、
請求項２に記載のＩ／Ｏ部を備える集積回路。
【請求項４】
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも３つを実行するように前記カスタム回路素子が構成される、
請求項２に記載のＩ／Ｏ部を備える集積回路。
【請求項５】
集積回路のＩ／Ｏ部をレイアウトする方法であって、
前記Ｉ／Ｏ部内で複数のフレキシブルなＩ／Ｏモジュールを配列するステップを含み、各フレキシブルなＩ／Ｏモジュールは、
第一のＩ／Ｏスロットを占有する第一のＩ／Ｏバッファ及び隣接する第二のＩ／Ｏスロットを占有する第二のＩ／Ｏバッファであって、前記第一のＩ／Ｏスロット及び隣接する前記第二のＩ／Ｏスロットは互いに所定のピッチで配置される、前記第一のＩ／Ｏバッファ及び前記第二のＩ／Ｏバッファと、
前記第一のＩ／Ｏバッファに接続される第一のＩ／Ｏパッド、前記第二のＩ／Ｏバッファに接続される第二のＩ／Ｏパッド、及び前記第一のＩ／Ｏバッファと前記第二のＩ／Ｏバッファのうち少なくとも１つに接続される第三のＩ／Ｏパッドを備えるＩ／Ｏパッドのグループであって、前記Ｉ／ＯパッドのグループのＩ／Ｏパッドは互い違いである、前記Ｉ／Ｏパッドのグループと、
Ｉ／Ｏパッドの下部に位置し、前記Ｉ／Ｏスロットピッチを増大させることなく、前記第三のＩ／Ｏパッドに対してＥＳＤ保護を与えるＥＳＤ保護回路と、を備える、
集積回路のＩ／Ｏ部をレイアウトする方法。
【請求項６】
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも１つを実行するために前記Ｉ／Ｏモジュールをカスタマイズすることをさらに備える、
請求項５に記載の集積回路のＩ／Ｏ部をレイアウトする方法。
【請求項７】
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも２つを実行するために前記Ｉ／Ｏモジュールをカスタマイズすることを備える、
請求項６に記載の集積回路のＩ／Ｏ部をレイアウトする方法。
【請求項８】
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも３つを実行するために前記Ｉ／Ｏモジュールをカスタマイズすることを備える、
請求項７に記載の集積回路のＩ／Ｏ部をレイアウトする方法。
【請求項９】
集積回路のＩ／Ｏ部をレイアウトするための非一時的な機械可読コンピュータ媒体であって、
フレキシブルなＩ／Ｏモジュールを定義するための命令を備え、当該フレキシブルなＩ／Ｏモジュールは、
第一のＩ／Ｏスロットを占有する第一のＩ／Ｏバッファ及び隣接する第二のＩ／Ｏスロットを占有する第二のＩ／Ｏバッファであって、前記第一のＩ／Ｏスロット及び隣接する前記第二のＩ／Ｏスロットは互いに所定のピッチで配置される、前記第一のＩ／Ｏバッファ及び前記第二のＩ／Ｏバッファと、
前記第一のＩ／Ｏバッファに接続される第一のＩ／Ｏパッド、前記第二のＩ／Ｏバッファに接続される第二のＩ／Ｏパッド、及び前記第一のＩ／Ｏバッファと前記第二のＩ／Ｏバッファのうち少なくとも１つに接続される第三のＩ／Ｏパッドを備えるＩ／Ｏパッドのグループであって、前記Ｉ／ＯパッドのグループのＩ／Ｏパッドは互い違いである、前記Ｉ／Ｏパッドのグループと、
Ｉ／Ｏパッドの下部に位置し、前記Ｉ／Ｏスロットピッチを増大させることなく、前記第三のＩ／Ｏパッドに対してＥＳＤ保護を与えるＥＳＤ回路と、を備える、
集積回路のＩ／Ｏ部をレイアウトするための非一時的な機械可読コンピュータ媒体。
【請求項１０】
前記集積回路の前記Ｉ／Ｏ部内で前記Ｉ／Ｏモジュールであって複数の隣接するＩ／Ｏモジュール同士を配置するための命令を備える、
請求項９に記載の集積回路のＩ／Ｏ部をレイアウトするための非一時的な機械可読コンピュータ媒体。
【請求項１１】
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも１つを実行するように前記Ｉ／Ｏモジュールをカスタマイズするための命令を備える、
請求項１０に記載の集積回路のＩ／Ｏ部をレイアウトするための非一時的な機械可読コンピュータ媒体。
【請求項１２】
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも２つを実行するように前記Ｉ／Ｏモジュールをカスタマイズするための命令を備える、
請求項１１に記載の集積回路のＩ／Ｏ部をレイアウトするための非一時的な機械可読コンピュータ媒体。
【請求項１３】
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも３つを実行するように前記Ｉ／Ｏモジュールをカスタマイズするための命令を備える、
請求項１２に記載の集積回路のＩ／Ｏ部をレイアウトするための非一時的な機械可読コンピュータ媒体。
【請求項１４】
コアロジック領域と、
当該コアロジック領域の外周を囲むＩ／Ｏ部と、を備え、
前記Ｉ／Ｏ部内にある回路素子は、複数の線形配列のＩ／Ｏスロットを占有する複数の信号Ｉ／Ｏバッファから実質的になり、その配列内で前記Ｉ／Ｏスロットは互いに所定のＩ／Ｏスロットピッチで配置される、
集積回路。
【請求項１５】
信号Ｉ／Ｏバッファの各組が２つの前記信号Ｉ／Ｏバッファを備える、信号Ｉ／Ｏバッファの複数の組と、
Ｉ／Ｏパッドの複数のグループであって、Ｉ／Ｏパッドの各グループは、付随した信号Ｉ／Ｏバッファの組と関連付けられ、第一、第二、及び第三のＩ／Ｏパッドを備える、前記Ｉ／Ｏパッドの複数のグループと、を備え、
前記第一、第二、第三のＩ／Ｏパッドは各々、付随した前記Ｉ／Ｏ信号バッファの組の前記２つのＩ／Ｏ信号バッファのうち少なくとも１つに接続される、
請求項１４に記載の集積回路。
【請求項１６】
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも１つを実行するように構成されるカスタム回路素子を備える、
請求項１５に記載の集積回路。
【請求項１７】
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも２つを実行するように構成されるカスタム回路素子を備える、
請求項１６に記載の集積回路。
【請求項１８】
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち３つを実行するように構成されるカスタム回路素子を備える、
請求項１６に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路（ＩＣ）に用いる入出力（Ｉ／Ｏ）回路素子に関する。
【背景技術】
【０００２】
複雑な集積回路では、しばしばＩ／Ｏが制限される。必要となる数のＩ／Ｏを収容するために集積回路が複雑ではない場合に要求されるサイズを超えてダイサイズが増大することとなる。一般的に、集積回路、特にＩ／Ｏが制限された集積回路については、集積回路のＩ／Ｏ部の設計が困難で手間がかかることが多い。さらには、製品設計の周期が短いことで、集積回路設計の周期も短いことが要求される。複雑でＩ／Ｏが制限された集積回路も含めた集積回路の設計時間と労力を削減するためには、新たなアプローチが必要とされる。
【０００３】
図１は、既存技術による例示的なＩＣダイのＩ／Ｏ回路素子の部分３００のレイアウトを上面から示す。ＩＣダイの外周の任意の辺に沿ってＩ／Ｏ回路素子３００を配置することができる。Ｉ／Ｏ回路素子３００は、同軸中心状にボンドパッドの２つの列を有する。すなわち、内側のパッド列１及び外側のパッド列２である。外周辺に沿ったパッドの配置は、２つの列の間でずらされている。ワイヤ・ボンディング工程では、内列１にある任意のボンドパッドがワイヤで接続されるよりも前に外列２に沿った全てのパッドがワイヤにより接続されることが典型的であるが、その逆もありうる。この配置により、ワイヤ・ボンディング装置の性能（最少パッドピッチ）を超えることなくより高密度にＩ／Ｏパッドを詰め込むことが可能となる。
【０００４】
図１中のボンドパッドは、信号ボンドパッド（ＳＩＧ）２０１と電源・接地ボンドパッドを有する。電源・接地ボンドパッドは、順に、集積回路のコアロジック部に用いる電源ボンドパッド（ＶＣＣ  ＣＯＲＥ）２０４、集積回路のコアロジック部に用いる接地ボンドパッド（ＶＳＳ  ＣＯＲＥ）２０５、集積回路のＩ／Ｏ部に用いる電源ボンドパッド（ＶＣＣ  ＩＯ）２０２、及び集積回路のＩ／Ｏ部に用いる接地ボンドパッド（ＶＳＳ  ＩＯ）２０３を有する。前述した各パッドは、区別された信号用Ｉ／Ｏセル（ＳＩＧ  ＩＯ）２１１、コアロジック電源Ｉ／Ｏセル（ＶＣＣ  ＣＯＲＥ）２１４、コアロジック接地セル（ＶＳＳ  ＣＯＲＥ）２１５、Ｉ／Ｏ電源セル（ＶＣＣ  ＩＯ）２１２、及びＩ／Ｏ接地セル（ＶＳＳ  ＩＯ）２１３を有するＩ／Ｏセル１３０の対応する１つのセルに接続される。４つの電源・接地セル１３０の主な機能は、接続している電源・接地パッドに対する静電気放電（ＥＳＤ）保護と、Ｉ／Ｏセルのグループ（ＳＩＧ  ＩＯ）２１１への電源供給及び接地を行うことである。
【０００５】
各セル１３０は、１つのＩ／Ｏスロットを占有し、そのＩ／Ｏスロット同士は所定のピッチで離れている。複雑な集積回路では、典型的には、Ｉ／Ｏパッドのおよそ３０％が電源・接地パッドになり、それに対応した割合のセル１３０が電源・接地セルとなる。
【図面の簡単な説明】
【０００６】
【図１】集積回路の既知のＩ／Ｏ回路素子の部分の図である。
【図２】集積回路のフレキシブルで実装効率の良いＩ／Ｏ回路素子の部分の図である。
【図３】図２のＩ／Ｏ回路素子の単一の外周セルのレイアウトの上面図である。
【図４Ａ】マスクプログラミングに従った図２のＩ／Ｏ回路素子の外周セルのインスタンスのレイアウトの上面図である。
【図４Ｂ】図４Ａの外周セルの断面図である。
【図４Ｃ】図４Ａの外周セルの他の断面図である。
【図４Ｄ】マスクプログラミングに従った図２のＩ／Ｏ回路素子の外周セルの他のインスタンスのレイアウトの上面図である。
【図４Ｅ】図４Ｄの外周セルの断面図である。
【図４Ｆ】図４Ｄの外周セルの他の断面図である。
【図５Ａ】マスクプログラムされた１つの構成に従ったパッド配置を示した、外周セルのグループの図である。
【図５Ｂ】マスクプログラムされた他の構成に従ったパッド配置を示した、外周セルのグループの図である。
【図５Ｃ】マスクプログラムされたさらに他の構成に従ったパッド配置を示した、外周セルのグループの図である。
【図６Ａ】マスクプログラムされた１つのＩ／Ｏバンク配置を示したＩＣの平面図である。
【図６Ｂ】マスクプログラムされた他のＩ／Ｏバンク配置を示したＩＣの平面図である。
【図７】フリップチップマスクプログラミングの選択肢に従って構成されるＩ／Ｏ回路素子の図である。
【図８Ａ】ワイヤ・ボンディングマスクプログラミングの選択肢に従って構成されるＩ／Ｏパッドを有するＩＣの図である。
【図８Ｂ】フリップチップボンディングマスクプログラミングの選択肢に従って構成されるＩ／Ｏパッドを有するＩＣの図である。
【発明を実施するための形態】
【０００７】
本発明は、付加された図面と併せて以下の詳細な説明からさらに理解される。集積回路のフレキシブルで実装効率の良いＩ／Ｏ設計は、回路設計を単純化し、設計時間を短縮する。１つの態様では、パッドに用いるＥＳＤ回路素子をこれらのパッド自身の下部に配置することで、信号Ｉ／Ｏバッファのみを残して、電源供給パッド用のセルは部分的に除去される。信号Ｉ／Ｏバッファに接続されたパッドは、カスタム回路素子に合わせて信号Ｉ／Ｏパッドか電源供給パッドのいずれかになり得る。カスタム回路素子はまた、あるバンク内の信号Ｉ／Ｏバッファは別のバンクの信号Ｉ／Ｏバッファの電源条件とは異なる電源条件を共有するような、フレキシブルなバンク構造をもたらす。バンクの数及び各バンクに属する信号Ｉ／Ｏバッファの数は、柔軟に決定される。カスタム回路素子はまた、例えば、ワイヤ・ボンディング、フリップチップボンディング、又はその他の種類のボンディングでＩＣパッドが構成できるような、柔軟なパッド選択肢ももたらす。
【０００８】
フレキシブルで実装効率の良いレイアウト
本発明のフレキシブルで実装効率の良いＩ／Ｏ回路素子の一態様では、図１の電源・接地セルの除去を含む。
【０００９】
図２に参照のとおり、あるＩＣのＩ／Ｏ回路素子の部分４００のレイアウトを上面から見た図が示されている。Ｉ／Ｏ回路素子４００は、３つの電源・接地パッドの外列４１０（すなわち、列３）を有する。また、Ｉ／Ｏ回路素子４００は、３つの中立的な（uncommitted）パッドの中列４２０Ａ（すなわち、列２）及び３つの中立的なパッドの内列４２０Ｂ（すなわち、列１）も有する。中立的なパッド４２０の多くは、Ｉ／Ｏ信号を取り扱うためにマスクプログラム（すなわち、プログラム、コミット、コンフィギュレーション、又はパーソナライズ）される。いくつかは使用されない可能性もあり、いくつかは電源・接地ラインとして使用されうる。Ｉ／Ｏ回路素子４００はまた、その１つずつが３つの電源・接地パッド４１０の各々に電気的に接続される３つの静電気放電（ＥＳＤ）保護回路、例えば、ＥＳＤ保護回路４６０Ｃも有する。
【００１０】
Ｉ／Ｏ回路素子４００はまた、６つの信号（ＳＩＧ）Ｉ／Ｏセル、又はＩ／Ｏバッファも有する。これらは、列１にある３つの中立的なパッド４２０Ｂに電気的に接続される３つの列１信号Ｉ／Ｏ（ＲＯＷ１ＳＩＧＩ／Ｏ）セル４５０Ａ、４５０Ｂ、及び４５０Ｃを有する。ＳＩＧＩ／Ｏセルはまた、列２にある３つの中立的なパッド４２０Ａに電気的に接続される３つの列２信号Ｉ／Ｏ（ＲＯＷ２ＳＩＧＩ／Ｏ）セル４４０Ａ、４４０Ｂ、及び４４０Ｃも有する。このように、各中立的なパッド４２０はセル４４０又はセル４５０のいずれかに電気的に接続される。Ｉ／Ｏ回路素子４００は、互い違いに三列という設計でボンドパッドを配置する。そのパッド位置は、内列１と外列３の間で、ダイの外周辺に沿って、一列である。そのパッド位置は、中列２と列１及び列３の両列にあるパッドとの間で互い違い（すなわち、配置のずれ）になる。
【００１１】
３つの電源・接地パッド４１０は各々、ＥＳＤ保護回路４６０の対応するインスタンスと電気的に接続される。各ＥＳＤ保護回路４６０は、１つ以上の中立的なパッド４２０の下部におおむね配置される。この方法により、Ｉ／Ｏ回路素子４００は任意の電源・接地外周セルの必要性を有利に排除する。このように、Ｉ／Ｏ回路素子４００は、パッドが制限されるＩＣに対して必要とされるＩ／Ｏダイ面積を有利に削減する。
【００１２】
６つのＳＩＧＩ／Ｏセル４４０又は４５０の各々の機能は、マスクプログラミングの手法により決定される。各セルの機能は、他の任意のＳＩＧＩ／Ｏセルの機能とは独立して決定される。マスクプログラマブルＩＣの場合、ウエハー製造工程の初期部は、ロアーマスクと呼ばれるマスクセットを通じて制御される。ウエハー製造工程の後期部は、レイトマスクと呼ばれるマスクセットを用いて制御される。例えば、現代のＩＣは、そのウエハー製造工程の異なるステップで３０又は４０の異なるマスクを使用するが、それに対して、所定の各ＩＣ設計をカスタマイズするためにたった１から例えば４までのマスクのみが必要とされうる。
【００１３】
ウエハー製造工程の後期部では、マスクプログラミングはＳＩＧＩ／Ｏセル４４０又は４５０の各インスタンスの機能性を決定する。１つの実施形態では、マスクプログラミングによって独立に選択できるそれらの各セルの機能は、次の一連の機能から選択できる。すなわち、（１）その特定のＳＩＧＩ／Ｏパッドのインスタンスに対応する特定の中立的なパッド４２０から入力信号を受ける機能、（２）パッド４２０に出力信号を供給する機能、（３）入力信号を受け、かつ、パッド４２０に出力信号を供給する機能、又は（４）ＩＣ内の電源・接地ラインの１つにパッド４２０を接続する機能、である。様々な発明の実施形態において、先に述べたＳＩＧＩ／Ｏセルのようなセルは、その一連の機能のより大きな範囲、又はより小さな範囲のマスクプログラマビリティを有することができる。
【００１４】
Ｉ／Ｏ回路素子４００内の中立的なパッド４２０は、レイトマスクのみを変更することによりマスクプログラムできる。このマスクプログラマビリティの特徴は、バラエティに富んだＩＣ設計のための高い自由度のサポートを有利にもたらす。
【００１５】
フレキシブルなパッド配置
図示された実施形態では、Ｉ／Ｏ回路素子４００は、３つの外周セルのインスタンス、５００Ａ、５００Ｂ、及び５００Ｃとして実施され、各インスタンスがそのマスクプログラミングを除いて同等である。外周セル５００のインスタンスは、ダイの外周辺に存在する唯一のセルでありうる。図３を参照して、一実施形態による単一の外周セル５００のレイアウトを上面から示す。図示された実施形態では、外周セル５００は、列２に配置される１つの中立的なパッド４２０Ａ、列１に配置される１つの中立的なパッド４２０Ｂ、１つの中立的な電源・接地パッド４１０、その中立的な電源・接地パッドに電気的に接続される１つのＥＳＤ保護回路４６０、中立的なパッド４２０Ａに電気的に接続される１つのＳＩＧＩ／Ｏセル４４０、及び中立的なパッド４２０Ｂに電気的に接続される１つのＳＩＧＩ／Ｏセル４５０を有する。また、外周セル５００はダイの外周辺に平行に配置される複数の電源・接地ラインも有する。図３に示された実施形態では、これらの電源・接地ラインはＶＳＳＩＯ５２０、ＶＳＳ５３０、ＶＣＣＩＯ５４０、ＶＣＣＰＤ５５０、ＶＲＥＦ５６０、及びＶＣＣ５７０である。これらの電源・接地ラインは各々、中立的な電源・接地パッド４１０に電気的に接続される。外周セルによって支持される電源・接地ラインの数は当然変わりうる。同様に、それらの電源・接地ラインの機能的性質及び名称も変わりうる。
【００１６】
外周セル５００の各特定のインスタンスの電源・接地ラインは各々、可変数個の複数の外周セルにラインが延び、共有されるように、又は、単一の外周セルの領域内のみに延びるようにマスクプログラム可能である。この方法では、レイトマスクのみを変えることによって、各電源・接地ラインのセル間での接続性がマスクプログラム（すなわち、プログラム、コミット、又はパーソナライズ）できる。このマスクプログラマビリティは、バラエティに富んだＩＣ設計のための高い自由度のサポートを有利にもたらす。
【００１７】
図４Ａを参照して、一実施形態による単一の外周セルのレイアウトを上面から示す。図４Ｂは、切断線４Ｂに沿って切断した際の、図４Ａと同じ外周セルの断側面図である。同様に、図４Ｃは、切断線４Ｃに沿って切断した際の、この同じ外周セルの断側面図である。
【００１８】
図４Ａ及び４Ｂは、電源・接地パッド４１０が、どのようにマスクプログラムされ、図示された外周セル内のＶＣＣＩＯ電源ラインと電気的に接続されるかを示す。この接続は、ビア層ＶＩＡ５のビア６１０Ａを通じて、下方に通る。この接続は、金属層Ｍ５にある金属路に沿って続き、その後、ビア６５０を通じて下方に続き、金属層Ｍ４にあるＶＣＣＩＯ電源ラインまで続く。また、図４Ａ及び４Ｂは、電源・接地パッド４１０が、どのようにマスクプログラムされ、この外周セル内のＥＳＤ保護回路５１０と接続されるかも示す。この電気的な接続は、ビア層ＶＩＡ４、ビア層ＶＩＡ３、又はビア層ＶＩＡ２の１つに各々ある３つのビア６３０Ａを通じて下方に通る。
【００１９】
図４Ａ及び４Ｃは、中立的なパッド４２０Ｂが、どのようにマスクプログラムされ、外周セル内にあるそれに対応するＩ／Ｏバッファと電気的に接続されるかを示す。この接続は、ビア層ＶＩＡ５にあるビア６２０Ａを通じて下方に通り、その後金属層Ｍ５の金属路に沿って通り、その後ビア層ビア４及びビア５のビア６４０を通じて下方に通り、その後金属層Ｍ３にある金属路に沿って通り、その後１つ以上のビアを通じてＩ／Ｏバッファまで下方に通る。
【００２０】
図４Ｄないし４Ｆは、一実施形態による他の単一の外周セルの対応する図を示す。注意すべきは、この外周セルは図４Ａに示したセルとは異なるマスクプログラミングを有する点で違いがあり、これらの２つのセルは、同じ初期マスクを有し、このように同じ中立的な潜在的機能性能を有するという点では同じである。
【００２１】
図４Ｄ及び４Ｅは、（図４Ａ及び４Ｂに示されたＶＣＣＩＯ電源ラインと対比して、）電源・接地パッド４１０が、どのようにマスクプログラムされ、この外周セル内のＶＣＣ電源ラインと電気的に接続されるかを示す。この接続は、層ＶＩＡ５のビア６１０Ｂを通じて下方に通り、その後金属層Ｍ５にある金属路に沿って通り、その後ビア６６０を通じて金属層Ｍ４にあるＶＣＣ電源ラインまで下方に通る。また、図４Ｄ及び４Ｅは、電源・接地パッド４１０が、どのようにマスクプログラムされ、この外周セル内のＥＳＤ保護回路５１０と電気的に接続されるかも示す。この電気的な接続は、ビア層ＶＩＡ４、ビア層ＶＩＡ３、又はビア層ＶＩＡ２の１つに各々ある３つのビア６３０Ｂを通じて下方に通る。
【００２２】
図４Ｄ及び４Ｆは、中立的なパッド４２０Ｂが、どのようにマスクプログラムされ、この外周セル内の電源ラインＶＳＳＩＯと接続されるかを示す。この電気的な接続は、ビア層ＶＩＡ５のビア６２０Ｂ及びビア層ＶＩＡ４のビア６７０により生じる。
【００２３】
まとめると、図４Ａ、４Ｂ、４Ｄ、及び４Ｅは、電源・接地パッド４１０が、この外周セル内にある電源・接地ラインのうち２つの所定の電源・接地ラインのいずれかと接続するためにどのようにマスクプログラムできるかを示している。異なるマスクプログラミングを用いることで、外周セルの各特定のインスタンスの各電源・接地パッドは、その外周セル内の任意の電源・接地ラインと接続するようにプログラムできる。このように、これらの図に示された金属層及びビア層に用いるレイトマスクに異なるレイアウトを用いることで、ＩＣの特定の機能的な要求をサポートするようにＩ／Ｏバンク構造（すなわち、バンク構造又は電源構造）を有利かつフレキシブルにカスタマイズすることができる。
【００２４】
同様に、図４Ａ、４Ｃ、４Ｄ、及び４Ｆは、中立的なパッド４２０Ｂが、それに対応するＩ／Ｏバッファ又は１つの電源ラインのいずれかと接続するためにどのようにマスクプログラムできるかを示している。異なるマスクプログラミングを用いることで、Ｉ／Ｏ信号に割り当てられていない任意の中立的なパッドは、任意の外周セル内にある任意の金属ラインと接続するようにプログラムできる。特定の電源ラインに接続する付加的なパッドは、そのライン上でスイッチングにより誘起される過渡電圧を避けるのに役立つことで、ＩＣのパフォーマンスを改善することができる。
【００２５】
フレキシブルなＩ／Ｏバンク
近年のＩＣを基本としたシステムでは、例えば、リムーバブルメディア又はデバイスとシステムを接続するデータ信号のように、システムの一部が比較的、高電圧かつ低速度に動作しうる。Ｉ／Ｏ標準はまた、タイミング及び速度変数を指定することが多い。これらは、その標準を使用するＩＣのＩ／Ｏバンク構造を設計している際に関係しうる。例えば、比較的高速度な信号が、比較的より大きな電流を消費する場合、各Ｉ／Ｏバンク内で電源・接地パッドはＩ／Ｏ信号パッドに対して比較的より大きな割合とする必要がある。同時に、同じシステム内で、そのシステムの別の部分は比較的、低電圧かつ高速度に動作しうる。例えば、高いメモリ性能を有するＩＣに高いプロセッシング性能を有するＩＣを接続するデータ信号である。市場の要求や製造性能が進展することにより、旧来のＩ／Ｏ標準は、新たな標準に徐々に置き換えられる。このように、近年のＩＣを基本としたいくつかのシステムは、比較的最近のＩ／Ｏ標準に従って動作する部分と、過去のＩ／Ｏ標準に従って動作する部分とを有する場合がある。このように、潜在的にバラエティに富んだＩ／Ｏ標準を扱うためには、簡単にカスタマイズできるバラエティに富んだ特定のＩＣが必要となる。そのようなＩ／Ｏ標準の例として、ＣＭＯＳ、ＬＶＣＭＯＳ、ＳＳＴＬ、ＥＣＬ、ＬＶＤＳなどが含まれるであろう。
【００２６】
図５Ａを参照して、外周セル５００のインスタンス、５００Ａ、５００Ｂ、５００Ｃ、及び５００Ｄを含む、Ｉ／Ｏ回路素子７００Ａの図を示す。同様に、図５Ｂ及び５Ｃは、各々も外周セル５００のインスタンス、５００Ａ、５００Ｂ、５００Ｃ、及び５００Ｄを含むＩ／Ｏ回路素子７００Ｂ及びＩ／Ｏ回路素子７００Ｃをそれぞれ示す。異なるＩ／Ｏ回路７００Ａ、７００Ｂ、及び７００Ｃは、このセル内の６つの電源・接地ライン、具体的には、電源・接地ラインＶＳＳＩＯ、ＶＳＳ、ＶＣＣＩＯ、ＶＣＣＰＤ、ＶＲＥＦ、及びＶＣＣに関する異なるマスクプログラミングによって区別される。Ｉ／Ｏ回路７００Ａ、７００Ｂ、及び７００Ｃにある外周セルの数は、例示に過ぎず、増減しても良い。電源・接地ラインの数及びそれらの機能もまた、例示に過ぎない。
【００２７】
図５Ａ、５Ｂ、及び５Ｃは、外周セル５００の電源・接地ラインのマスクプログラマビリティがいかにして複数のＩ／Ｏバンクを実装するだけでなく、ＶＲＥＦ１及びＶＲＥＦ２のようにＩ／Ｏバンクに亘る基準電圧をうまく混在させ整合させるためにも用いられるのか、を示す。このように、発明の実施形態による外周セルの電源・接地ラインのマスクプログラマビリティは、バラエティに富んだ所定のＩＣ設計に用いるバラエティに富んだＩ／Ｏバンク構造の設計において非常に高い自由度を有利にサポートする。
【００２８】
図６Ａ及び６Ｂを参照して、図６Ａは一実施形態による例示的なＩＣのダイ８００Ａの全体レイアウトを上面から示す。同様に、図６Ｂは異なる例のＩＣのダイ８００Ｂの全体レイアウトを上面から示す。図６Ａ及び６Ｂでは、例示された各ダイは、例えば外周セル４００（図２）を用いてもよい。外周セル４００は、３つの電源・接地パッドだけでなく、Ｉ／Ｏ信号についてよく用いられる６つの中立的なパッドも有する。中立的なパッドは、Ｉ／Ｏ信号用にマスクプログラムできる。代わりに、それらの中立的なパッドのいくつかは（又は全てでさえ）、ダイの電源条件を満たすのに役立つようマスクプログラムできる。外周セル４００はまた、３つの電源・接地パッド及び６つの電源・接地ラインも有する。各電源・接地パッドは、任意のそれら６つの電源・接地ラインに接続するように独立にマスクプログラムできる。ここに記載された原則に沿って、他の様々な実施形態では様々な設計の外周セルを用いることができる。
【００２９】
ダイ８００Ａ及び８００Ｂは各々、コアロジック１２０を有する。ＩＣ８００Ａ及び８００Ｂは非常に異なるＩ／Ｏバンク構造を有する。（図示した例では、ダイ８００Ａは様々な数のＩ／Ｏを含む７つのＩ／Ｏバンクを有し、ダイ８００Ｂは様々な数のＩ／Ｏを含む９つのＩ／Ｏバンクを有する。）これらのＩ／Ｏ構造は各々、マスクプログラミングを介して決定される。これらのＩ／Ｏバンクは各々、そのバンク内で用いられるＩ／Ｏ標準に関して他のＩ／Ｏバンクとは独立である。典型的には、異なるＩ／Ｏ標準は、図５Ａないし５Ｃに関連して先に図説したようにフレキシブルにサポートされるような異なる電源条件を有する。図６Ａ及び６Ｂは、本実施形態のマスクプログラマビリティの態様によってサポートされる有利なＩＣ設計自由度を示す。
【００３０】
フレキシブルなＩ／Ｏパッドボンディング選択肢
パッドボンディングの選択肢は、ワイヤ・ボンディング、フリップチップボンディング、又は他の種類のボンディングを含みうる。意義深いことに、ＩＣ設計サイクルの後半で、又はＩＣ設計が終了した後においてでさえ、ワイヤボンドパッケージとフリップチップパッケージの間の選択が可能である。
【００３１】
図７を参照して、パッドがワイヤボンドパッドではなくバンプパッドである、フリップチップパッド選択肢に従って構成されるＩ／Ｏ回路素子の図を示す。フリップチップパッケージの大きな利点として、バンプパッドのインスタンスはコアロジックの上に位置できる。外周セル５００Ａ、５００Ｂ、５００Ｃ、及び５００Ｄは各々、Ｉ／Ｏバッファ４４０及び４５０（図３）のような一組のＩ／Ｏバッファを有する。バッファのレイアウトは依然として同じである一方、（カスタム回路素子により定義される）パッドのレイアウトは異なる。奇数番の外周セル（５００Ａ、５００Ｃ）は、列６及び列４に２つの中立的なボンドパッドを有し列２に１つの電源・接地ボンドパッドを有する３つのボンドパッドと関連付けられる。ＥＳＤ保護回路（ＥＳＤａ、ＥＳＤｃ）は、外周セル（５００Ａ、５００Ｃ）のＩ／Ｏバッファと隣接し、一部、列６のボンドパッドの下部に位置する。ＥＳＤ保護回路（ＥＳＤａ、ＥＳＤｃ）が外周セルの中央に配置されるのに対し、列６にあるボンドパッドは、外周セルの左半分の中央に配置される。列２にある電源・接地ボンドパッドはコアロジック領域１２０の上部に位置する。
【００３２】
偶数番の外周セル（５００Ｂ、５００Ｃ）は、それらのボンドパッドが列１、３、及び５に位置するようにずれている（互い違いになっている）という点で異なる。奇数番及び偶数番の外周セルはペアとなり、より大きなモジュールを形成する。すなわち、モジュール９１０Ａを形成するように外周セル５００Ａ及び５００Ｂがペアとなり、モジュール９１０Ｂを形成するように外周セル５００Ｃ及び５００Ｄがペアとなる。
【００３３】
図８Ａ及び８Ｂを参照して、一実施形態によるＩＣダイ９００Ａの全体レイアウトを上面から見た図を図８Ａに示す。ダイ９００Ａはその４つの辺各々に沿って外周セル５００のインスタンスを有する。図８Ｂには、一実施形態によるＩＣダイ９００Ｂの全体レイアウトを上面から見た図が示されている。図８Ａでは、外周セル５００は四角を形成するように配置され、その中にコアロジック１２０が配置される。図８Ｂでは、外周モジュール９１０は四角を形成するように配置され、その中にコアロジック１２０が配置される。
【００３４】
ダイ９００Ａで用いられるように、外周セル５００は３つのボンドパッドを含みうる。ダイ９００Ｂで用いられる外周モジュール９１０は、バンプパッド９２０（図７）のような６つのバンプパッドを含みうる。外周セル５００と外周モジュール９１０間のこのような変更は、単純なマスクプログラミングの問題である。隣接するバンプパッドを隔てる最小間隔は、典型的には、ボンドパッド間で要求される最小間隔よりも大きくなる。
【００３５】
ワイヤボンドパッケージ及びフリップチップパッケージの両方の場合で、ある特定の特別なＩＣ設計では任意の特定のボンド・バンプパッドは使用されない可能性がある。同様に、任意の特定の中立的なボンド・バンプパッドは、信号ボンド・バンプパッド、又は電源・接地ボンド・バンプパッドのいずれかになるようにマスクプログラムされる可能性もある。
【００３６】
先の実施形態に関して述べたとおり、外周セルは、ここで明示的に説明しつつその付随的な図の中で示した手法を含む様々な方法でマスクプログラム可能であるが、それに限定されない。例えば、外周セルはウエハー製造工程の比較的遅い段階で、以下のいくつか又は全てを指定するようにマスクプログラムできる。すなわち、後半のウエハー製造ステップが完了した際に、ＩＣダイにおいてバンプパッド又はボンドパッドのいずれを含むのかという選択と、どの中立的なボンドパッド又は中立的なバンプパッドが入力信号に対して用いられるのか、どれが出力信号に対して用いられるのか、どれが双方向Ｉ／Ｏ信号に対して用いられるのか、及びどれが電源・接地ラインに対して用いられるのかということと、どの中立的なボンドパッド又は中立的なバンプパッドが入力信号に対して用いられるのか、どれが出力信号に対して用いられるのか、どれが双方向Ｉ／Ｏ信号に対して用いられるのか、及びどれが電源・接地ラインに対して用いられるのかということと、そしてＩＣのコアロジック内でのバラエティに富んだ機能特性と、である。
【００３７】
前述した実施形態により実装されたＩＣの設計で変更が生じた際に、製造における投入から出荷までの期間（turn around time（ＴＡＴ））を有利に削減するように、そのような後半のマスクプログラミングを採用することができる。ＩＣを製造するための潜在的な多数のマスク利用の一部のみが再構成される必要があるため、この後半のマスクプログラミングはまた、一連の各設計変更のため生じたコストを有利に削減することも可能である。これらの利点は、かかるＩＣ設計変更がバグ除去又は製品要件が発展した結果として成される場合に、実現することができる。
【００３８】
発明の実施形態は、集積回路のＩ／Ｏ部をレイアウトする方法、及び、そのようなレイアウトを完了するための命令を含む非一時的なコンピュータ可読媒体としても具現化できる。外周セル、マスクプログラマブル性能、及びＩ／Ｏバンクも含むがそれに限定されない。本発明の様々な特徴は、様々なハードウェア記述言語（ＨＤＬ）において表現できる。ＨＤＬによる記述は、ローレベルからハイレベルまで変わりうる。バラエティに富んだＨＤＬが技術的に知られている。バラエティに富んだコンピュータシステムもまた、技術的に知られている。１つ以上のＨＤＬを使用して、ＩＣの設計は、１つ以上のコンピュータシステムによって解釈（すわなち、処理、操作、コンパイル、合成、シミュレート、又は変形）可能な方法で表現できる。
【００３９】
ここで用いられているとおり、近似（approximation）の単語は、別段の定義がない限り、基準値のプラスマイナス１０％を意味するものとして使用される。
【００４０】
発明のさらなる観点については、添付の付録に明示してある。
【００４１】
本発明が、その精神又はその本質的な特徴から離れることなく、他の所定の形態で実現できることは当業者にとって明白である。従って、先の記述は例示的なものであり、これに限定されるものではない。発明の範囲は、先の記述によってではなく、付加された請求項によって定義され、あらゆる変更のうちその均等の範囲内にあるいくつかの変更については、その中に包含されるものとする。
【００４２】
付録：発明のさらなる観点
１９．Ｉ／Ｏ部を備える集積回路であって、当該Ｉ／Ｏ部は、
複数のＩ／Ｏバッファと、
当該複数のＩ／Ｏバッファに接続される複数のＩ／Ｏパッドであって、前記複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは、前記複数のＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続され、前記複数のＩ／ＯパッドにおけるＩ／Ｏパッドの数は前記複数のＩ／ＯバッファにおけるＩ／Ｏバッファの数よりも大きくなる、前記複数のＩ／Ｏパッドと、
前記複数のＩ／Ｏパッドの各Ｉ／Ｏパッドが、信号パッド又は固定電圧パッドのいずれかに定義されるように、前記複数のＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子と、を備え、
前記カスタム回路素子の構成に依存して、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは固定電圧パッドとして定義され、かつ、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは信号パッドとして定義される、
Ｉ／Ｏ部を備える集積回路。
【００４３】
２０．前記複数のＩ／Ｏパッドは、第一、第二、及び第三のＩ／Ｏパッドを備え、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも１つを実行するために構成されるカスタム回路素子をさらに備える、
請求項１９に記載のＩ／Ｏ部を備える集積回路。
【００４４】
２１．前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも２つを実行するために構成されるカスタム回路素子を備える、
請求項２０に記載のＩ／Ｏ部を備える集積回路。
【００４５】
２２．前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
の全てを実行するために構成されるカスタム回路素子を備える、
請求項２１に記載のＩ／Ｏ部を備える集積回路。
【００４６】
２３．Ｉ／Ｏ部を備える集積回路であって、当該Ｉ／Ｏ部は、
複数のＩ／Ｏバッファと、
当該複数のＩ／Ｏバッファに接続される複数のＩ／Ｏパッドであって、前記複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは、前記複数のＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続され、前記複数のＩ／ＯパッドにおけるＩ／Ｏパッドの数は前記複数のＩ／ＯバッファにおけるＩ／Ｏバッファの数よりも大きくなる、前記複数のＩ／Ｏパッドと、
前記複数のＩ／Ｏパッドの各Ｉ／Ｏパッドが、信号パッド、電源供給パッド、又は接地パッドのいずれかに定義されるように、前記複数のＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子と、を備え、
前記カスタム回路素子の構成に依存して、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは電源供給パッドとして定義され、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは接地パッドとして定義され、及び前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは信号パッドとして定義される、
Ｉ／Ｏ部を備える集積回路。
【００４７】
２４．Ｉ／Ｏ部を備える集積回路であって、当該Ｉ／Ｏ部は、
２つのＩ／Ｏバッファと、
当該２つのＩ／Ｏバッファに接続される３つのＩ／Ｏパッドであって、前記３つのＩ／Ｏパッドの各Ｉ／Ｏパッドは、前記２つのＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続される、前記３つのＩ／Ｏパッドと、
前記３つのＩ／Ｏパッドの各Ｉ／Ｏパッドが、信号パッド、電源供給パッド、又は接地パッドのいずれかに定義されるように、前記３つのＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子と、を備え、
前記カスタム回路素子の構成に依存して、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは電源供給パッドとして定義され、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは接地パッドとして定義され、及び前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは信号パッドとして定義される、
Ｉ／Ｏ部を備える集積回路。
【００４８】
２５．集積回路のＩ／Ｏ部をレイアウトする方法であって、
複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは複数のＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続されるような、前記複数のＩ／Ｏバッファ及び前記複数のＩ／Ｏバッファに接続される前記複数のＩ／Ｏパッド、を備える複数のフレキシブルなＩ／Ｏモジュールを前記Ｉ／Ｏ部内で配列するステップと、
前記複数のＩ／Ｏパッドの各Ｉ／Ｏパッドが、信号パッド又は固定電圧パッドのいずれかに定義されるように、前記複数のＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子をレイアウトするステップと、を含み、
前記カスタム回路素子の構成に依存して、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは固定電圧パッドとして定義され、かつ、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは信号パッドとして定義される、
集積回路のＩ／Ｏ部をレイアウトする方法。
【００４９】
２６．各フレキシブルなＩ／Ｏモジュールが複数のＩ／Ｏバッファを備え、前記複数のＩ／ＯパッドにおけるＩ／Ｏパッドの数は前記複数のＩ／ＯバッファにおけるＩ／Ｏバッファの数よりも大きいようにレイアウトが行われる、
請求項２５に記載の集積回路のＩ／Ｏ部をレイアウトする装置。
【００５０】
２７．集積回路のＩ／Ｏ部をレイアウトするための非一時的なコンピュータ可読媒体であって、
複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは複数のＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続されるような、前記複数のＩ／Ｏバッファ及び前記複数のＩ／Ｏバッファに接続される前記複数のＩ／Ｏパッド、を備える複数のフレキシブルなＩ／Ｏモジュールを前記Ｉ／Ｏ部内で配列するための命令と、
前記複数のＩ／Ｏパッドの各Ｉ／Ｏパッドが、信号パッド又は固定電圧パッドのいずれかに定義されるように、前記複数のＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子をレイアウトするための命令と、を備え、
前記カスタム回路素子の構成に依存して、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは固定電圧パッドとして定義され、かつ、前記複数のＩ／Ｏパッドの可変数個のＩ／Ｏパッドは信号パッドとして定義される、
集積回路のＩ／Ｏ部をレイアウトするための非一時的なコンピュータ可読媒体。
【００５１】
２８．各フレキシブルなＩ／Ｏモジュールが複数のＩ／Ｏバッファを備え、前記複数のＩ／ＯパッドにおけるＩ／Ｏパッドの数は前記複数のＩ／ＯバッファにおけるＩ／Ｏバッファの数よりも大きいような前記レイアウトを行うための命令を備える、
請求項２７に記載の集積回路のＩ／Ｏ部をレイアウトするための非一時的なコンピュータ可読媒体。
【００５２】
２９．Ｉ／Ｏ部を備える集積回路であって、当該Ｉ／Ｏ部は、
Ｉ／Ｏバッファの第一のバンクを形成する複数のＩ／Ｏバッファと、
Ｉ／Ｏバッファの第二のバンクを形成する複数のＩ／Ｏバッファと、
前記Ｉ／Ｏバッファの第一のバンクのＩ／Ｏバッファに接続されるＩ／Ｏパッドの第一のバンクを形成する複数のＩ／Ｏパッドであって、前記Ｉ／Ｏパッドの第一のバンクの各Ｉ／Ｏパッドは、前記Ｉ／Ｏバッファの第一のバンクの少なくとも１つのＩ／Ｏバッファに接続される、前記複数のＩ／Ｏパッドと、
前記Ｉ／Ｏバッファの第二のバンクのＩ／Ｏバッファに接続されるＩ／Ｏパッドのバンクを形成する複数のＩ／Ｏパッドであって、前記Ｉ／Ｏパッドの第二のバンクの各Ｉ／Ｏパッドは、前記Ｉ／Ｏバッファの第二のバンクの少なくとも１つのＩ／Ｏバッファに接続される、前記複数のＩ／Ｏパッドと、
前記Ｉ／Ｏパッドの第一のバンクの前記Ｉ／Ｏパッド及び前記Ｉ／Ｏパッドの第二のバンクのＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子と、を備え、
前記Ｉ／Ｏパッドの第一及び第二のバンクの各Ｉ／Ｏパッドが、信号パッド又は固定電圧パッドのいずれかに定義され、
前記Ｉ／Ｏパッドの第一のバンクにある各信号パッドは、前記Ｉ／Ｏパッドの第一のバンクの１つ以上のＩ／Ｏ標準の電源条件に従って電源供給され、
前記Ｉ／Ｏパッドの第二のバンクにある各信号パッドは、前記Ｉ／Ｏパッドの第一のバンクの１つ以上のＩ／Ｏ標準と異なる１つ以上の異なるＩ／Ｏ標準の異なる電源条件に従って電源供給され、
カスタム回路の異なる構成に従って、異なる数のＩ／Ｏパッドが前記Ｉ／Ｏパッドの第一のバンク及び前記Ｉ／Ｏパッドの第二のバンクに属するように定義される、
Ｉ／Ｏ部を備える集積回路。
【００５３】
３０．前記Ｉ／Ｏパッドのうち少なくともいくつかのＩ／Ｏパッドは、第一、第二、及び第三のＩ／Ｏパッドを有する３つのＩ／Ｏパッドのグループに分類され、前記Ｉ／Ｏバッファのうち少なくともいくつかのＩ／Ｏバッファは、第一及び第二のＩ／Ｏバッファを有するＩ／Ｏバッファの組に分類され、前記３つのＩ／Ｏパッドのグループの各々は、  前記Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドの各々が前記Ｉ／Ｏバッファの組の前記Ｉ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続されるように、前記Ｉ／Ｏバッファの組の１つと関連付けられる、
請求項２９に記載のＩ／Ｏ部を備える集積回路。
【００５４】
３１．Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
のうち少なくとも１つを実行するように構成されるカスタム回路素子を備える、
請求項３０に記載のＩ／Ｏ部を備える集積回路。
【００５５】
３２．Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
のうち少なくとも２つを実行するように構成されるカスタム回路素子を備える、
請求項３１に記載のＩ／Ｏ部を備える集積回路。
【００５６】
３３．Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを、少なくともワイヤ・ボンディング及びフリップチップボンディングを含む異なる複数の種類のボンディングのうち１つのボンディングに用いるＩ／Ｏパッドとして定義すること、
Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
の全てを実行するように構成されるカスタム回路素子を備える、
請求項３２に記載のＩ／Ｏ部を備える集積回路。
【００５７】
３４．集積回路のＩ／Ｏ部をレイアウトする方法であって、
複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは複数のＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続されるような、前記複数のＩ／Ｏバッファ及び前記複数のＩ／Ｏバッファに接続される前記複数のＩ／Ｏパッド、を備える複数のフレキシブルなＩ／Ｏモジュールを前記Ｉ／Ｏ部内で配列するステップと、
前記複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは、複数のＩ／Ｏバンクのうち１つのＩ／Ｏバンクに属するように定義され、各Ｉ／Ｏバンクは１つ以上のＩ／Ｏ標準の電源条件に従って構成され、前記Ｉ／Ｏバンクの異なるＩ／Ｏバンク同士の電源条件は異なるように、前記複数のＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子をレイアウトするステップと、を含む、
集積回路のＩ／Ｏ部をレイアウトする方法。
【００５８】
３５．集積回路のＩ／Ｏ部をレイアウトする方法であって、
複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは複数のＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続されるような、前記複数のＩ／Ｏバッファ及び前記複数のＩ／Ｏバッファに接続される前記複数のＩ／Ｏパッド、を備える複数のフレキシブルなＩ／Ｏモジュールを前記Ｉ／Ｏ部内で配列するステップと、
前記複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは、複数のＩ／Ｏバンクのうち１つのＩ／Ｏバンクに属するように定義され、各Ｉ／Ｏバンクは１つ以上のＩ／Ｏ標準の電源条件に従って構成され、前記Ｉ／Ｏバンクの異なるＩ／Ｏバンク同士の電源条件は異なるように、前記複数のＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子をレイアウトするステップと、を含む、
集積回路のＩ／Ｏ部をレイアウトする方法。
【００５９】
３６．各フレキシブルなＩ／Ｏモジュールが複数のＩ／Ｏバッファを備え、前記複数のＩ／ＯパッドにおけるＩ／Ｏパッドの数は前記複数のＩ／ＯバッファにおけるＩ／Ｏバッファの数よりも大きいようにレイアウトが行われる、
請求項３５に記載の集積回路のＩ／Ｏ部をレイアウトする装置。
【００６０】
３７．集積回路のＩ／Ｏ部をレイアウトするための非一時的なコンピュータ可読媒体であって、
複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは複数のＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続されるような、前記複数のＩ／Ｏバッファ及び前記複数のＩ／Ｏバッファに接続される前記複数のＩ／Ｏパッド、を備える複数のフレキシブルなＩ／Ｏモジュールを前記Ｉ／Ｏ部内で配列するための命令と、
前記複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは、複数のＩ／Ｏバンクのうち１つのＩ／Ｏバンクに属するように定義され、各Ｉ／Ｏバンクは１つ以上のＩ／Ｏ標準の電源条件に従って構成され、前記Ｉ／Ｏバンクの異なるＩ／Ｏバンク同士の電源条件は異なるように、前記複数のＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子をレイアウトするための命令と、を備える、
集積回路のＩ／Ｏ部をレイアウトするための非一時的なコンピュータ可読媒体。
【００６１】
３８．各フレキシブルなＩ／Ｏモジュールが複数のＩ／Ｏバッファを備え、前記複数のＩ／ＯパッドにおけるＩ／Ｏパッドの数は前記複数のＩ／ＯバッファにおけるＩ／Ｏバッファの数よりも大きいような前記レイアウトを行うための命令を備える、
請求項３７に記載の集積回路のＩ／Ｏ部をレイアウトするための非一時的なコンピュータ可読媒体。
【００６２】
３９．Ｉ／Ｏ部を備える集積回路であって、当該Ｉ／Ｏ部は、
互いに所定のＩ／Ｏスロットピッチで配置される隣接した複数のＩ／Ｏスロットを占有する複数のＩ／Ｏバッファと、
前記複数のＩ／Ｏバッファのレイアウトは、選択されたパッド選択肢に関わらず同じであるように、前記複数のＩ／Ｏバッファに接続される複数のＩ／Ｏパッドを定義するため、かつ、少なくともワイヤボンドパッド選択肢及びフリップチップパッド選択肢を含む複数のパッド選択肢の１つの選択肢に従って前記複数のＩ／Ｏパッドをカスタマイズするため、異なる複数の構成のうち１つの構成に従って構成されるカスタム回路素子と、を備える、
Ｉ／Ｏ部を備える集積回路。
【００６３】
４０．前記Ｉ／Ｏパッドのうち少なくともいくつかのＩ／Ｏパッドは、第一、第二、及び第三のＩ／Ｏパッドを有する３つのＩ／Ｏパッドのグループに分類され、前記Ｉ／Ｏバッファのうち少なくともいくつかのＩ／Ｏバッファは、第一及び第二のＩ／Ｏバッファを有するＩ／Ｏバッファの組に分類され、前記３つのＩ／Ｏパッドのグループの各々は、  前記Ｉ／Ｏパッドのグループの前記第一、第二、及び第三のＩ／Ｏパッドの各々が前記Ｉ／Ｏバッファの組の前記Ｉ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続されるように、前記Ｉ／Ｏバッファの組の１つと関連付けられる、
請求項３９に記載のＩ／Ｏ部を備える集積回路。
【００６４】
４１．前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも１つを実行するように構成されるカスタム回路素子を備える、
請求項３９に記載のＩ／Ｏ部を備える集積回路。
【００６５】
４２．前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも２つを実行するように構成されるカスタム回路素子を備える、
請求項４１に記載のＩ／Ｏ部を備える集積回路。
【００６６】
４３．前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドを電源供給パッド又は信号パッドのいずれかに定義すること、
前記第一、第二、及び第三のＩ／Ｏパッドのうち少なくとも１つのＩ／Ｏパッドに対して、方向性及びＩ／Ｏ標準のうち少なくとも１つを定義すること、
Ｉ／Ｏパッドのあるバンク内の各Ｉ／Ｏパッドは同一のＩ／Ｏパッド電源条件を有し、Ｉ／Ｏパッドの異なるバンク内のＩ／Ｏパッドは異なるＩ／Ｏパッド電源条件を有する、異なる複数のＩ／Ｏパッドのバンクを定義すること、
のうち少なくとも全てを実行するように構成されるカスタム回路素子を備える、
請求項４２に記載のＩ／Ｏ部を備える集積回路。
【００６７】
４４．複数のＩ／Ｏバッファを備える複数のフレキシブルなＩ／ＯモジュールをＩ／Ｏ部内で配列するステップと、
複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは、前記複数のＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続されるように、前記複数のＩ／Ｏバッファに接続される前記複数のＩ／Ｏパッドを定義するために構成されるカスタム回路素子をレイアウトするステップと、を含み、
前記複数のＩ／Ｏバッファのレイアウトは、選択されたパッド選択肢に関わらず同じであるように、少なくともワイヤボンドパッド選択肢及びフリップチップパッド選択肢を含む複数のパッド選択肢の１つの選択肢に従って前記複数のＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って前記カスタム回路素子が構成される、
集積回路のＩ／Ｏ部をレイアウトする方法。
【００６８】
４５．各フレキシブルなＩ／Ｏモジュールが複数のＩ／Ｏバッファを備え、前記複数のＩ／ＯパッドにおけるＩ／Ｏパッドの数は前記複数のＩ／ＯバッファにおけるＩ／Ｏバッファの数よりも大きいようにレイアウトが行われる、
請求項４４に記載の集積回路のＩ／Ｏ部をレイアウトする装置。
【００６９】
４６．複数のＩ／Ｏバッファを備える複数のフレキシブルなＩ／ＯモジュールをＩ／Ｏ部内で配列するための命令方法と、
複数のＩ／Ｏパッドの各Ｉ／Ｏパッドは、前記複数のＩ／Ｏバッファのうち少なくとも１つのＩ／Ｏバッファに接続されるように、前記複数のＩ／Ｏバッファに接続される前記複数のＩ／Ｏパッドを定義するために構成されるカスタム回路素子をレイアウトするための命令方法と、を備え、
前記複数のＩ／Ｏバッファのレイアウトは、選択されたパッド選択肢に関わらず同じであるように、少なくともワイヤボンドパッド選択肢及びフリップチップパッド選択肢を含む複数のパッド選択肢の１つの選択肢に従って前記複数のＩ／Ｏパッドをカスタマイズするための異なる複数の構成のうち１つの構成に従って前記カスタム回路素子が構成される、
集積回路のＩ／Ｏ部をレイアウトするための非一時的なコンピュータ可読媒体。
【００７０】
４７．各フレキシブルなＩ／Ｏモジュールが複数のＩ／Ｏバッファを備え、前記複数のＩ／ＯパッドにおけるＩ／Ｏパッドの数は前記複数のＩ／ＯバッファにおけるＩ／Ｏバッファの数よりも大きいような前記レイアウトを行うための命令を備える、
請求項４６に記載の集積回路のＩ／Ｏ部をレイアウトするための非一時的なコンピュータ可読媒体。
【符号の説明】
【００７１】
１２０    コアロジック（コアロジック領域）
１３０    Ｉ／Ｏセル
２０１    信号ボンドパッド（ＳＩＧ）
２０２    電源ボンドパッド（ＶＣＣ  ＩＯ）
２０３    接地ボンドパッド（ＶＳＳ  ＩＯ）
２０４    電源ボンドパッド（ＶＣＣ  ＣＯＲＥ）
２０５    接地ボンドパッド（ＶＳＳ  ＣＯＲＥ）
２１１    信号用Ｉ／Ｏセル（ＳＩＧ  ＩＯ）
２１２    Ｉ／Ｏ電源セル（ＶＣＣ  ＩＯ）
２１３    Ｉ／Ｏ接地セル（ＶＳＳ  ＩＯ）
２１４    コアロジック電源Ｉ／Ｏセル（ＶＣＣ  ＣＯＲＥ）
２１５    コアロジック接地セル（ＶＳＳ  ＣＯＲＥ）
３００    Ｉ／Ｏ回路素子（Ｉ／Ｏ回路素子の部分）
４００    Ｉ／Ｏ回路素子（Ｉ／Ｏ回路素子の部分、外周セル）
４１０    電源・接地パッド
４２０    中立的なパッド
４２０Ａ  中立的なパッド（列２）
４２０Ｂ  中立的なパッド（列１）
４４０    ＳＩＧＩＯセル（Ｉ／Ｏバッファ）
４４０Ａ  列２信号Ｉ／Ｏ（ＲＯＷ２ＳＩＧＩ／Ｏ）セル
４４０Ｂ  列２信号Ｉ／Ｏ（ＲＯＷ２ＳＩＧＩ／Ｏ）セル
４４０Ｃ  列２信号Ｉ／Ｏ（ＲＯＷ２ＳＩＧＩ／Ｏ）セル
４５０    ＳＩＧＩＯセル（Ｉ／Ｏバッファ）
４５０Ａ  列１信号Ｉ／Ｏ（ＲＯＷ１ＳＩＧＩ／Ｏ）セル
４５０Ｂ  列１信号Ｉ／Ｏ（ＲＯＷ１ＳＩＧＩ／Ｏ）セル
４５０Ｃ  列１信号Ｉ／Ｏ（ＲＯＷ１ＳＩＧＩ／Ｏ）セル
４６０    ＥＳＤ保護回路
４６０Ｃ  ＥＳＤ保護回路
５００    外周セル
５００Ａ  外周セル（外周セルのインスタンス）
５００Ｂ  外周セル（外周セルのインスタンス）
５００Ｃ  外周セル（外周セルのインスタンス）
５００Ｄ  外周セル（外周セルのインスタンス）
５１０    ＥＳＤ保護回路
５２０    電源・接地ライン（ＶＳＳＩＯ）
５３０    電源・接地ライン（ＶＳＳ）
５４０    電源・接地ライン（ＶＣＣＩＯ）
５５０    電源・接地ライン（ＶＣＣＰＤ）
５６０    電源・接地ライン（ＶＲＥＦ）
５７０    電源・接地ライン（ＶＣＣ）
６１０Ａ  ビア
６１０Ｂ  ビア
６２０Ａ  ビア
６２０Ｂ  ビア
６３０Ａ  ビア
６３０Ｂ  ビア
６４０    ビア
６５０    ビア
６６０    ビア
６７０    ビア
７００Ａ  Ｉ／Ｏ回路（Ｉ／Ｏ回路素子）
７００Ｂ  Ｉ／Ｏ回路（Ｉ／Ｏ回路素子）
７００Ｃ  Ｉ／Ｏ回路（Ｉ／Ｏ回路素子）
８００Ａ  ダイ（ＩＣ）
８００Ｂ  ダイ（ＩＣ）
９００Ａ  ダイ（ＩＣダイ）
９００Ｂ  ダイ（ＩＣダイ）
９１０    外周モジュール
９１０Ａ  モジュール
９１０Ｂ  モジュール
９２０    バンプパッド
【図１】
2015532530.tif 000003
【図２】
2015532530.tif 000004
【図３】
2015532530.tif 000005
【図４Ａ】
2015532530.tif 000006
【図４Ｂ】
2015532530.tif 000007
【図４Ｃ】
2015532530.tif 000008
【図４Ｄ】
2015532530.tif 000009
【図４Ｅ】
2015532530.tif 000010
【図４Ｆ】
2015532530.tif 000011
【図５Ａ】
2015532530.tif 000012
【図５Ｂ】
2015532530.tif 000013
【図５Ｃ】
2015532530.tif 000014
【図６Ａ】
2015532530.tif 000015
【図６Ｂ】
2015532530.tif 000016
【図７】
2015532530.tif 000017
【図８Ａ】
2015532530.tif 000018
【図８Ｂ】
2015532530.tif 000019
【国際調査報告】
2015532530.tif 000020