(57)【要約】  本発明は、チップ積層イメージセンサおよびその製造方法であって、より詳細には、各半導体基板に形成されるセンサの特性に合わせた基板物質を用いて第１半導体チップおよび第２半導体チップを製造した後、各半導体チップを積層させて形成された異種接合構造のチップ積層イメージセンサおよびその製造方法である。本発明に係る異種接合構造のチップ積層イメージセンサおよびその製造方法によれば、第１半導体チップに用いられる第１半導体基板と、第２半導体チップに用いられる第２半導体基板とを異なる材質にすることにより、各半導体チップに形成されたセンサの特性が十分に発揮できるという利点がある。
2015523713.tif 000002
【特許請求の範囲】
【請求項１】
チップ積層イメージセンサにおいて、
第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップと、
第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップとを備え、
前記第１半導体基板および前記第２半導体基板が互いに異なる材質からなる異種接合構造のチップ積層イメージセンサ。
【請求項２】
前記第１半導体基板が、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ基板である請求項１に記載の異種接合構造のチップ積層イメージセンサ。
【請求項３】
前記第１半導体基板が、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル基板である請求項１に記載の異種接合構造のチップ積層イメージセンサ。
【請求項４】
前記第１半導体基板が、シリコン−オン−インシュレータ特性を有するＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ基板である請求項１に記載の異種接合構造のチップ積層イメージセンサ。
【請求項５】
前記第２半導体基板が、シリコン基板である請求項２〜請求項４のいずれかに記載の異種接合構造のチップ積層イメージセンサ。
【請求項６】
前記回路領域には、転送トランジスタと、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される請求項５に記載の異種接合構造のチップ積層イメージセンサ。
【請求項７】
チップ積層イメージセンサにおいて、
第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、前記フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップと、
第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップとを備え、
前記第１半導体基板および前記第２半導体基板が互いに異なる材質からなる異種接合構造のチップ積層イメージセンサ。
【請求項８】
前記第１半導体基板が、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ基板である請求項７に記載の異種接合構造のチップ積層イメージセンサ。
【請求項９】
前記第１半導体基板が、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル基板である請求項７に記載の異種接合構造のチップ積層イメージセンサ。
【請求項１０】
前記第１半導体基板が、シリコン−オン−インシュレータ特性を有するＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ基板である請求項７に記載の異種接合構造のチップ積層イメージセンサ。
【請求項１１】
前記第２半導体基板が、シリコン基板である請求項８〜請求項１０のいずれかに記載の異種接合構造のチップ積層イメージセンサ。
【請求項１２】
前記回路領域が、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される請求項１１に記載の異種接合構造のチップ積層イメージセンサ。
【請求項１３】
チップ積層イメージセンサの製造方法において、
第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する第１半導体チップ形成ステップと、
第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する第２半導体チップ形成ステップと、
前記第１パッドおよび前記第２パッドが突出するように、前記第１半導体チップおよび前記第２半導体チップをエッチングする半導体チップエッチングステップと、
突出した前記第１パッドおよび前記第２パッドを互いに突き合わせて接触させることにより、前記第１半導体チップと前記第２半導体チップとをボンディングさせる半導体チップボンディングステップとを含み、
前記第１半導体基板および前記第２半導体基板が互いに異なる材質の基板を用いる異種接合構造のチップ積層イメージセンサの製造方法。
【請求項１４】
前記第１半導体チップ形成ステップが、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ材質の前記第１半導体基板を用いて第１半導体チップを形成するステップである請求項１３に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項１５】
前記第１半導体チップ形成ステップが、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル形態の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項１３に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項１６】
前記第１半導体チップ形成ステップが、シリコン−オン−インシュレータ特性を有するＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ材質の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項１３に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項１７】
前記第２半導体チップ形成ステップが、シリコン材質の前記第２半導体基板を用いて前記第２半導体チップを形成するステップである請求項１４〜請求項１６のいずれかに記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項１８】
前記第２半導体チップ形成ステップが、転送トランジスタと、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される前記回路領域を形成するステップである請求項１７に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項１９】
前記半導体チップボンディングステップが、銅酸化膜フュージョンボンディング、金属熱圧縮ボンディング、共晶ボンディング、または直接ボンディングの方法を利用して前記第１半導体チップと前記第２半導体チップとをボンディングさせるステップである請求項１３に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項２０】
チップ積層イメージセンサの製造方法において、
第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、前記フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する第１半導体チップ形成ステップと、
第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する第２半導体チップ形成ステップと、
前記第１パッドおよび前記第２パッドが突出するように、前記第１半導体チップおよび前記第２半導体チップをエッチングする半導体チップエッチングステップと、
突出した前記第１パッドおよび前記第２パッドを互いに突き合わせて接触させることにより、前記第１半導体チップと前記第２半導体チップとをボンディングさせる半導体チップボンディングステップとを備え、
前記第１半導体基板および前記第２半導体基板が互いに異なる材質の基板を用いる異種接合構造のチップ積層イメージセンサの製造方法。
【請求項２１】
前記第１半導体チップ形成ステップが、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ材質の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項２０に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項２２】
前記第１半導体チップ形成ステップが、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル形態の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項２０に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項２３】
前記第１半導体チップ形成ステップが、シリコン−オン−インシュレータ特性を有するＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ材質の前記第１半導体基板を用いて前記第１半導体チップを形成するステップである請求項２０に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項２４】
前記第２半導体チップ形成ステップが、シリコン材質の前記第２半導体基板を用いて前記第２半導体チップを形成するステップである請求項２１〜請求項２３のいずれかに記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項２５】
前記第２半導体チップ形成ステップが、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される前記回路領域を形成するステップである請求項２４に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【請求項２６】
前記半導体チップボンディングステップが、銅酸化膜フュージョンボンディング、金属熱圧縮ボンディング、共晶ボンディング、または直接ボンディングの方法を利用して前記第１半導体チップと前記第２半導体チップとをボンディングさせるステップである請求項２０に記載の異種接合構造のチップ積層イメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ積層イメージセンサおよびその製造方法に関するものであって、より詳細には、各半導体基板に形成されるセンサの特性に合わせた基板物質を用いて第１半導体チップおよび第２半導体チップを製造した後、各半導体チップを積層させて形成された異種接合構造のチップ積層イメージセンサおよびその製造方法に関するものである。
【背景技術】
【０００２】
半導体産業において、集積回路に対するパッケージング技術は、小型化に対する要求および実装の信頼性を満足させるために持続的に発展してきており、最近では、電気電子製品の小型化と共に高性能化が要求されるにつれ、２つ以上の半導体チップまたは、半導体パッケージを垂直に積み上げる３Ｄ構造のウエハのスタッキングに対する多様な技術が開発されている。
【０００３】
このようなウエハのスタッキングを用いた３Ｄ構造の素子は、ウエハを積層した後、厚さを減少させるためにウエハの後面をグラインディングする工程を経た後、後続の工程を行い、ソーイング工程を経てパッケージ化される。
【０００４】
このようなウエハのスタッキングを用いた３次元構造のチップ積層イメージセンサは、第１半導体チップと第２半導体チップとに別の工程を進行させた後、２つの半導体チップにそれぞれ形成されたボンディングパッドを互いに重ねて接触させる方式で製作される。
【０００５】
このような従来のチップ積層イメージセンサは、各半導体チップに形成されるセンサの特性を考慮しないまま、高速大容量のデータ処理のために、第１半導体チップおよび第２半導体チップともにシリコン（Ｓｉ）ベースの基板を使用しており、これによって、各センサで必要とする特性が十分に機能を発揮することができないという問題があった。
【発明の概要】
【課題を解決するための手段】
【０００６】
上記の技術的課題を達成するための、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサは、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップと、第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップとを備え、前記第１半導体基板および前記第２半導体基板が互いに異なる材質からなる。
【０００７】
上記の技術的課題を達成するための、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサは、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、前記フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップと、第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップとを備え、前記第１半導体基板および前記第２半導体基板が互いに異なる材質からなる。
【０００８】
上記の他の技術的課題を達成するための、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する第１半導体チップ形成ステップと、第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する第２半導体チップ形成ステップと、前記第１半導体チップと前記第２半導体チップとのボンディングのための作業を行うボンディング前処理ステップと、前処理された前記第１半導体チップの前記第１パッドおよび前処理された前記第２半導体チップの前記第２パッドを互いに突き合わせて接触させることにより、前記第１半導体チップと前記第２半導体チップとをボンディングさせる半導体チップボンディングステップとを含み、前記第１半導体基板および前記第２半導体基板が互いに異なる材質の基板を用いる。
【０００９】
上記の他の技術的課題を達成するための、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、前記フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する第１半導体チップ形成ステップと、第２半導体基板上に、前記第１パッドとボンディングされる第２パッドと、前記第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する第２半導体チップ形成ステップと、前記第１半導体チップと前記第２半導体チップとのボンディングのための作業を行うボンディング前処理ステップと、前処理された前記第１半導体チップの前記第１パッドおよび前処理された前記第２半導体チップの前記第２パッドを互いに突き合わせて接触させることにより、前記第１半導体チップと前記第２半導体チップとをボンディングさせる半導体チップボンディングステップとを含み、前記第１半導体基板および前記第２半導体基板が互いに異なる材質の基板を用いる。
【発明の効果】
【００１０】
本発明に係る異種接合構造のチップ積層イメージセンサおよびその製造方法によれば、第１半導体チップに用いられる第１半導体基板と、第２半導体チップに用いられる第２半導体基板とを異なる材質にすることにより、各半導体チップに形成されたセンサの特性が十分に発揮できるという利点がある。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの積層された半導体チップの断面図である。
【図２】本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの積層された半導体チップの断面図である。
【図３】本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法の工程フローチャートである。
【図４】本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法の工程フローチャートである。
【発明を実施するための形態】
【００１２】
以下、添付した図面を参照して、本発明をより詳細に説明する。
図１は、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの積層された半導体チップの断面を示す図である。
図１に示されているように、本発明に係る異種接合構造のチップ積層イメージセンサは、第１半導体チップ１０と、第２半導体チップ２０とを備え、第１半導体チップ１０を形成する第１半導体基板、および第２半導体チップ２０を形成する第２半導体基板が、互いに異なる材質からなる。
【００１３】
第１半導体チップ１０には、第１半導体基板上に、フォトダイオード１４と、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッド１７とが形成される。
第１半導体基板上において、フォトダイオード１４の上部に形成される第１バッファ層１８、カラーフィルタ１２、第２バッファ層１９、およびマイクロレンズ１１は公知であるので、詳細な説明は省略する。
【００１４】
第２半導体チップ２０には、第２半導体基板上に、第１パッド１７とボンディングされる第２パッド２１と、第１半導体チップ１０から伝達された映像電荷を外部に出力するための回路領域とが形成される。
【００１５】
第２半導体チップ２０に位置する回路領域には、転送トランジスタ２２と、リセットトランジスタ２３と、ソースフォロワトランジスタ２４と、遮断スイッチ用トランジスタ２５と、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング（ＣＤＳ）回路と、アナログ回路と、アナログデジタル変換器（ＡＤＣ）と、デジタル回路とが形成される。
【００１６】
第１半導体チップ１０を形成する第１半導体基板は、第１半導体チップ１０に形成されるセンサ部の特性を考慮して、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ材質の基板を用いることが好ましい。
【００１７】
また、第１半導体基板は、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル基板を用いることができ、シリコン−オン−インシュレータ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ、ＳＯＩ）特性を有するように、各材質の基板上に絶縁膜が形成されたＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ基板を用いてもよい。
一方、第２半導体チップ２０を形成する第２半導体基板は、シリコン基板を用いることが好ましい。
【００１８】
第２半導体チップ２０を形成する第２半導体基板は、その特性によってサファイアやＳｉＧｅなどのような非シリコン基板を用いてもよい。すなわち、第２基板の材質がどのようなものであるかに関係なく、第１基板と第２基板とは、互いに異なる材質からなり、第１半導体チップ１０と第２半導体チップ２０とのボンディング、すなわち、積層を利用して１つの回路として駆動するように実現される。
通常、第２基板は、シリコン基板を用い、第１基板は、非シリコン（ｎｏｎ−Ｓｉ）基板を用いることが好ましい。
【００１９】
すなわち、一例として、第１半導体チップ１０に形成されるセンサが赤外線センサの場合、赤外線によく感応するゲルマニウム（Ｇｅ）系材質の第１半導体基板を用いて第１半導体チップが形成され、高速のデータ処理が可能なシリコン材質の第２半導体基板を用いて第２半導体チップが形成されることにより、赤外線感応および高速のデータ処理をすべて行うことができる。
【００２０】
一方、第１半導体チップ１０に形成されるセンサは、微細電子制御技術（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ、ＭＥＭＳ）やその他の方法で製造されてもよく、このようなセンサの特性が十分に発揮できる材質の基板を用いて第１半導体チップを形成することができる。
本発明は、従来のチップ積層構造のセンサにおいて、センサ部がシリコン基板で一律的に形成されるのではなく、各センサ部の特性がよく発揮できる材質の基板を選択して用いることを特徴とする。
【００２１】
図２は、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの積層された半導体チップの断面を示す図である。
図２に示された本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサは、第１半導体チップ１０と、第２半導体チップ２０とを備え、第１半導体チップ１０を形成する第１半導体基板、および第２半導体チップ２０を形成する第２半導体基板は、互いに異なる材質からなる。
【００２２】
第１半導体チップ１０には、第１半導体基板上に、フォトダイオード１４と、該フォトダイオード１４により感知された映像信号に対応する映像電荷を浮遊拡散領域１４に転送する転送トランジスタ６と、フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッド１７とが形成される。
【００２３】
図２に示された本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサは、第１半導体チップ１０に、フォトダイオード１４のほか、転送トランジスタ６がさらに備えられる点を除いては、図１に示された異種接合構造のチップ積層イメージセンサと同一であるので、他の構成要素に関する詳細な説明は省略する。
【００２４】
図３は、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法の工程フローチャートである。
図３に示されているように、本発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体チップ形成ステップＳ３１０と、第２半導体チップ形成ステップＳ３２０と、ボンディング前処理ステップＳ３３０と、半導体チップボンディングステップＳ３４０と、後続の工程ステップＳ３５０とを含む。
【００２５】
第１半導体チップ形成ステップＳ３１０では、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する。
第２半導体チップ形成ステップＳ３２０では、第２半導体基板上に、第１パッドとボンディングされる第２パッドと、第１半導体チップから伝達された映像電荷を外部に出力するための回路領域とが形成された第２半導体チップを形成する。
【００２６】
すなわち、第２半導体チップ形成ステップＳ３２０では、転送トランジスタと、リセットトランジスタと、ソースフォロワトランジスタと、遮断スイッチ用トランジスタと、リードアウト回路と、垂直／水平デコーダと、センサ動作および画質に関与する相関重畳サンプリング回路と、アナログ回路と、アナログデジタル変換器と、デジタル回路とが形成される回路領域を形成する。
【００２７】
第１半導体チップ形成ステップＳ３１０および第２半導体チップ形成ステップＳ３２０は、手順に関係なく、並列的に進行することができる。また、第１半導体チップ形成ステップＳ３１０と、第２半導体チップ形成ステップＳ３２０とは、互いに異なる工程技術を適用して別途に進行してもよい。
【００２８】
ボンディング前処理ステップＳ３３０では、プラズマ処理、洗浄作業、または表面処理などの工程を利用して互いにボンディングされる第１半導体チップの表面および第２半導体チップの表面に対して前処理作業を行う。
以後、半導体チップボンディングステップＳ３４０では、前処理された第１半導体チップ１０の第１パッドと、前処理された第２半導体チップ２０の第２パッドとを互いに突き合わせて接触させることにより、第１半導体チップと第２半導体チップとをボンディングさせる。
【００２９】
ここで、第１半導体チップ形成ステップＳ３１０で用いられる第１半導体基板と、第２半導体チップ形成ステップＳ３２０で用いられる第２半導体基板とは、互いに異なる材質の基板を用いる。
すなわち、第１半導体チップ形成ステップＳ３１０では、第１半導体チップに形成されるセンサ部の特性によって、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯ材質の第１半導体基板を用いて第１半導体チップを形成することが好ましい。
【００３０】
一方、第１半導体チップ形成ステップＳ３１０では、シリコン基板上に、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＧａＮ、ＩｎＰ、ＩｎＧａＡｓ、またはＩｎＧａＺｎＯを単結晶で成長させたエピタキシャル形態の第１半導体基板を用いることができ、シリコン−オン−インシュレータ特性を有するように、各材質の基板上に絶縁膜が形成されたＧｅＯＩ、ＳｉＧｅＯＩ、ＧａＡｓＯＩ、ＧａＮＯＩ、ＩｎＰＯＩ、ＩｎＧａＡｓＯＩ、またはＩｎＧａＺｎＯＯＩ材質の第１半導体基板を用いてもよい。
【００３１】
この時、第２半導体チップ形成ステップＳ３２０では、シリコン材質の第２半導体基板を用いて第２半導体チップを形成することが好ましい。
一方、後続の工程ステップＳ３５０では、半導体チップボンディングステップＳ３４０の後、カラーフィルタやマイクロレンズなどを形成する。
【００３２】
図４は、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法の工程フローチャートである。
図４に示されているように、本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体チップ形成ステップＳ４１０と、第２半導体チップ形成ステップＳ４２０と、ボンディング前処理ステップＳ４３０と、半導体チップボンディングステップＳ４４０と、後続の工程ステップＳ４５０とを含む。
【００３３】
第１半導体チップ形成ステップＳ４１０では、第１半導体基板上に、フォトダイオードと、該フォトダイオードにより感知された映像信号に対応する映像電荷を浮遊拡散領域に転送する転送トランジスタと、フォトダイオードにより感知された映像信号に対応する映像電荷を外部に伝達するための第１パッドとが形成された第１半導体チップを形成する。
【００３４】
一方、図４に示された本発明の他の実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法は、第１半導体チップ形成ステップＳ４１０において、第１半導体チップに、フォトダイオードのほか、転送トランジスタがさらに備えられる点を除いては、図３に示された発明の一実施形態に係る異種接合構造のチップ積層イメージセンサの製造方法と同一であるので、第２半導体チップ形成ステップＳ４２０、ボンディング前処理ステップＳ４３０、半導体チップボンディングステップＳ４４０、および後続の工程ステップＳ４５０に関する詳細な説明は省略する。
【００３５】
以上のように、本発明に係る異種接合構造のチップ積層イメージセンサおよびその製造方法によれば、第１半導体チップに用いられる第１半導体基板と、第２半導体チップに用いられる第２半導体基板とを異なる材質にすることにより、各半導体チップに形成されたセンサの特性が十分に発揮できる利点がある。
【００３６】
以上、本発明に対する技術的思想を添付図面と共に述べたが、これは、本発明の好ましい実施形態を例示的に説明したものであり、本発明を限定するものではない。また、本発明の属する技術分野における通常の知識を有する者であれば誰でも本発明の技術的思想の範疇を離脱しない範囲内で多様な変形および模倣が可能であることは自明である。
【図１】
2015523713.tif 000003
【図２】
2015523713.tif 000004
【図３】
2015523713.tif 000005
【図４】
2015523713.tif 000006
【国際調査報告】
2015523713.tif 000007
2015523713.tif 000008
2015523713.tif 000009
2015523713.tif 000010