(57)【要約】ディスプレイアレイのディスプレイ素子は、少なくとも１つの固定された層および可動層を含む。可動層は、可動層上に電荷を置き、少なくとも１つの固定された層に電圧を印加することによって、少なくとも１つの固定された層に対して位置付けられる。少なくとも１つの固定された層は、可動層のどちらかの面に位置付けられた２つの層でありうる。可動層は、リセット段階、帯電段階、およびバイアス段階を実行することによってディスプレイ素子のアレイを駆動するときに所望の位置に位置付けられうる。
2015532732.tif 000002
【特許請求の範囲】
【請求項１】
電子機械ディスプレイ素子を定められたディスプレイ状態に置くために前記電子機械ディスプレイ素子に画像データを書き込む方法であって、前記ディスプレイ素子は、少なくとも１つの静止電極および可動電極を含み、前記方法は、
リセット期間中に、前記少なくとも１つの静止電極に第１の電圧を印加することと、
前記リセット期間に続く帯電期間中に、前記少なくとも１つの静止電極に第２の電圧を印加することと、
少なくとも部分的に第３の電圧によって定められた電荷Ｑで前記可動電極を帯電させるために、前記帯電期間中に前記可動電極に前記第３の電圧を印加することと、
前記帯電期間に続くバイアス期間中に、前記少なくとも１つの静止電極に前記第２の電圧とは異なる第４の電圧を印加することと、
前記バイアス期間中に、前記可動電極を電気的に絶縁することと、
を備える、方法。
【請求項２】
前記第２の電圧は実質的に０であり、前記第４の電圧は、非０である請求項１に記載の方法。
【請求項３】
前記リセット期間の少なくとも一部中に、前記可動電極に第５の電圧を印加することをさらに備える、請求項１に記載の方法。
【請求項４】
前記第１の電圧は実質的に０である、請求項３に記載の方法。
【請求項５】
前記第５の電圧は実質的に０である、請求項４に記載の方法。
【請求項６】
前記第１、第２、および第５の電圧は実質的に０であり、前記第３および第４の電圧は、非０である請求項３に記載の方法。
【請求項７】
前記電気機械ディスプレイ素子は第１および第２の静止電極を含み、前記可動電極は、前記第１および第２の静止電極の間に位置付けられ、前記第１の電圧、第２の電圧、および第４の電圧は、前記第１の静止電極および前記第２の静止電極をわたって印加された第１の電圧差、第２の電圧差および第４の電圧差である、請求項１に記載の方法。
【請求項８】
前記第１の電圧差は実質的に０である、請求項７に記載の方法。
【請求項９】
前記リセット期間の少なくとも一部中に、前記可動電極に第５の電圧を印加することをさらに備える、請求項７に記載の方法。
【請求項１０】
前記第５の電圧は実質的に０である、請求項９に記載の方法。
【請求項１１】
前記可動電極は、前記リセット期間中に電気的に絶縁される、請求項８に記載の方法。
【請求項１２】
前記リセット期間中に、前記電気機械ディスプレイ素子は、前記第１の静止電極と前記第２の静止電極との間でおおよそ中央に設置されるリセット状態に置かれる、請求項１０に記載の方法。
【請求項１３】
前記リセット期間中に、前記電気機械ディスプレイ素子は、前記第１の静止電極と前記第２の静止電極との間でおおよそ中央に設置されるリセット状態に置かれる、請求項１１に記載の方法。
【請求項１４】
前記第１の電圧差は非０である、請求項１０に記載の方法。
【請求項１５】
前記リセット期間中に、前記電気機械ディスプレイ素子は、前記第２の静止電極よりも前記第１の静止電極に近いリセット位置に置かれる、請求項１４に記載の方法。
【請求項１６】
前記第２の電圧差が前記第１および第２の静止電極に印加される前記バイアス期間に先立つ、かつ前記帯電期間に続くホールド期間中に、前記可動電極を電気的に絶縁することをさらに備える、請求項７に記載の方法。
【請求項１７】
電気機械ディスプレイ素子のアレイと、各電気機械ディスプレイ素子は、少なくとも１つの静止電極および可動電極を含む、
前記アレイに結合されたドライバ回路と、
を備え、前記ドライバ回路は、
リセット期間中に、前記少なくとも１つの静止電極に第１の電圧を印加し、
前記リセット期間に続く帯電期間中に、前記少なくとも１つの静止電極に第２の電圧を印加し、
少なくとも部分的に第３の電圧によって定められた電荷Ｑで前記可動電極を帯電させるために、前記帯電期間中に前記可動電極に前記第３の電圧を印加し、
前記帯電期間に続くバイアス期間中に、前記少なくとも１つの静止電極に前記第２の電圧とは異なる第４の電圧を印加し、
前記バイアス期間中に、前記可動電極を電気的に絶縁する、
ように構成される、ディスプレイ装置。
【請求項１８】
前記電気機械ディスプレイ素子は第１および第２の静止電極を含み、前記可動電極は、前記第１および第２の静止電極の間に位置付けられ、前記第１の電圧、第２の電圧、および第４の電圧は、前記第１の静止電極および前記第２の静止電極をわたって印加された第１の電圧差、第２の電圧差および第４の電圧差である、請求項１７に記載のディスプレイ装置。
【請求項１９】
前記第１および第２の静止電極は、前記ドライバ回路に接続された導電性材料の平行ストリップとして形成される、請求項１８に記載のディスプレイ装置。
【請求項２０】
前記可動電極は、基板に取り付けられた導電性支持アーム上で、前記導電性材料の平行ストリップ間で支持される、請求項１９に記載のディスプレイ装置。
【請求項２１】
前記支持アームは、１以上の駆動トランジスタと前記可動電極との間に導電性接続を提供する、請求項２０に記載のディスプレイ装置。
【請求項２２】
前記ドライバ回路と通信するように構成されるプロセッサと、前記プロセッサは画像データを処理するように構成される、
前記プロセッサと通信するように構成されるメモリデバイスと、
をさらに備える、請求項１７に記載のディスプレイ装置。
【請求項２３】
前記ドライバ回路に前記画像データの少なくとも一部を送るように構成されたコントローラ、
をさらに備える、請求項２２に記載のディスプレイ装置。
【請求項２４】
前記プロセッサに前記画像データを送るように構成された画像ソースモジュールをさらに備え、前記画像ソースモジュールは、受信機、トランシーバ、および送信機のうちの少なくとも１つを備える、請求項２２に記載のディスプレイ装置。
【請求項２５】
入力データを受信し、前記プロセッサに前記入力データを通信するように構成された入力デバイスをさらに備える、請求項２２に記載のディスプレイ装置。
【請求項２６】
電気機械ディスプレイ素子のアレイと、各電気機械ディスプレイ素子は、少なくとも１つの静止電極および可動電極を含む、
前記アレイのディスプレイ素子をリセットするために、少なくとも、前記少なくとも１つの静止電極にリセットする電圧を印加するための手段と、
前記アレイの前記ディスプレイ素子の前記可動電極を帯電させるために、前記少なくとも１つの静止電極および可動電極に帯電させる電圧を印加するための手段と、
定められたディスプレイ状態に前記アレイのディスプレイ素子を設定するために、前記少なくとも１つの静止電極に印加された前記帯電させる電圧とは異なるバイアスする電圧を、少なくとも、前記少なくとも１つの静止電極に印加するための手段と、
を備える、ディスプレイ装置。
【請求項２７】
リセットする電圧、帯電させる電圧、およびバイアスする電圧を印加するための前記手段は、ドライバ回路を含む、請求項２６に記載のディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001] 本開示は、アナログ干渉変調器および他のディスプレイシステムのためのデバイスおよび駆動スキームに関する。
【関連技術の説明】
【０００２】
[0002] 電気機械システム（ＥＭＳ）は、電気および機械素子、アクチュエータ、トランスデューサ、センサ、ミラーおよび光膜（optical film）のような光構成要素、および電子機器を有するデバイスを含む。ＥＭＳデバイスまたは素子は、限定されないがマイクロスケールおよびナノスケールを含む、様々なスケールで製造されうる。例えば、微小電気機械システム（ＭＥＭＳ：microelectromechanical systems）デバイスは、約１ミクロンから数百ミクロンまたはそれ以上に及ぶサイズを有する構造を含むことができる。ナノ電気機械システム（ＮＥＭＳ：nanoelectromechanical systems）デバイスは、例えば数百ナノメートルよりも小さいサイズを含む、１ミクロンよりも小さいサイズを有する構造を含むことができる。電気機械素子は、堆積、エッチング、リソグラフィ、ならびに／あるいは、基板および／または堆積された材料層（disposed material layer）の一部をエッチング除去する、もしくは電気的および電気機械デバイスを形成するために層を追加する他の微細加工プロセスを使用して作り出されうる。
【０００３】
[0003] ＥＭＳデバイスの１つのタイプは、干渉変調器（ＩＭＯＤ：interferometric modulator）と呼ばれる。ＩＭＯＤまたは干渉光変調器という用語は、光学干渉の原理を使用して光を選択的に吸収および／または反射するデバイスを指す。いくつかの実装では、ＩＭＯＤディスプレイ素子は、一対の導電性プレートを含むことができ、一対の導電性プレートの一方または双方が、全体的または部分的に、透明および／または反射性であることができ、ならびに適切な電気信号の印加時の相対運動（relative motion）が可能でありうる。例えば、１つのプレートは、基板をわたって堆積された、基板上に堆積された、または基板によって支持された静止層を含むことができ、もう一方のプレートは、空隙によって静止層から離隔された反射膜を含むことができる。別のプレートに対する１つのプレートの位置は、ＩＭＯＤディスプレイ素子に入射する光の光学干渉を変化させることができる。ＩＭＯＤベースのディスプレイデバイスは、幅広い範囲の適用を有し、特にディスプレイ能力を有するものに関して、既存の製品を改良し、新たな製品を作り出す際に使用されることが予期されている。
【発明の概要】
【０００４】
[0004] 本開示のシステム、方法、デバイスは各々、いくつかの革新的な態様を有し、それらのいずれも、単独で本明細書で開示されている所望の属性に対して責任を負うわけではない。
【０００５】
[0005] 本開示で説明されている主題の１つの革新的な態様は、電気機械ディスプレイ素子を定められたディスプレイ状態におくために、電子機械ディスプレイ素子に画像データを書き込む方法において実行されうる。ディスプレイ素子は、少なくとも１つの静止電極および可動電極を含むことができる。その方法は、リセット期間中に少なくとも１つの静止電極に第１の電圧を印加することと、リセット期間に続く帯電期間（charging period）中に少なくとも１つの静止電極に第２の電圧を印加することと、少なくとも部分的に第３の電圧によって定められた電荷Ｑで可動電極を帯電させるために、帯電期間中に可動電極に第３の電圧を印加することと、帯電期間に続くバイアス期間中に少なくとも１つの静止電極に、第２の電圧とは異なる第４の電圧を印加することと、バイアス期間中に可動電極を電気的に絶縁することと、を含むことができる。これらの実行のいくつかでは、電気機械ディスプレイ素子は、第１および第２の静止電極を含み、可動電極は、第１と第２の静止電極の間に位置付けられる。これらの実装では、第１の電圧、第２の電圧、および第４の電圧は、第１の静止電極および第２の静止電極の両端に（across）印加される第１の電圧差、第２の電圧差、および第４の電圧差でありうる。
【０００６】
[0006] 本開示で説明されている主題の別の革新的な態様は、ディスプレイ装置において実行されうる。ディスプレイ装置は、電気機械ディスプレイ素子のアレイを含むことができ、各電気機械ディスプレイ素子は、少なくとも１つの静止電極および可動電極を含む。ドライバ回路は、アレイに結合され、またリセット期間中に少なくとも１つの静止電極に第１の電圧を印加し、リセット期間に続く帯電期間中に少なくとも１つの静止電極に第２の電圧を印加し、少なくとも部分的に第３の電圧によって定められた電荷Ｑで可動電極を帯電させるために、帯電期間中に可動電極に第３の電圧を印加し、帯電期間に続くバイアス期間中に少なくとも１つの静止電極に、第２の電圧とは異なる第４の電圧を印加し、バイアス期間中に可動電極を電気的に絶縁するように構成されうる。いくつかの実装では、第１および第２の静止電極は、ドライバ回路に接続された導電性材料の平行ストリップとして形成される。いくつかの実装では、可動電極は、基板に取り付けられた導電性支持アーム上の導電性材料の平行ストリップの間で支持される。いくつかの実装では、支持アームは駆動トランジスタと可動電極との間の導電性接続を提供しうる。
【０００７】
[0007] 本開示で説明されている主題の別の革新的な態様はまた、ディスプレイ装置において実行されうる。ディスプレイ装置は、電気機械ディスプレイ素子のアレイを含むことができ、各電気機械ディスプレイ素子は、少なくとも１つの静止電極および可動電極を含む。ディスプレイ装置はまた、アレイのディスプレイ素子をリセットするために、少なくとも、その少なくとも１つの静止電極にリセットする電圧（resetting voltage）を印加するための手段と、アレイのディスプレイ素子の可動電極を帯電させるために、少なくとも１つの静止電極および可動電極に帯電させる電圧（charging voltage）を印加するための手段と、定められたディスプレイ状態にアレイのディスプレイ素子を設定するために、少なくとも１つの静止電極に印加された帯電させる電圧とは異なるバイアスする電圧（biasing voltage）を、少なくとも、その少なくとも１つの静止電極に印加するための手段と、を含むことができる。
【０００８】
[0008] 本開示で記述されている主題の１以上の実装の詳細は、付随の図面および以下の説明において述べられている。本開示で提供されている例は、ＥＭＳおよびＭＥＭＳベースのディスプレイの観点から主に説明されているけれども、本明細書で提供されている概念は、液晶ディスプレイ、有機発光ダイオード（「ＯＬＥＤ」）ディスプレイ、および電界放出ディスプレイのような他のタイプのディスプレイに適用することができる。他の特徴、態様、および利点は、説明、図面、および請求項から明らかになる。以下の図の相対的な寸法は原寸通りに描かれていないことがあることに留意されたい。
【図面の簡単な説明】
【０００９】
【図１Ａ】２つの異なる状態にある干渉変調器（ＩＭＯＤ）ディスプレイデバイスの画素を描いている等角図（isometric views）の例を図示している。
【図１Ｂ】２つの異なる状態にある干渉変調器（ＩＭＯＤ）ディスプレイデバイスの画素を描いている等角図（isometric views）の例を図示している。
【図２】光ＭＥＭＳディスプレイデバイスのための駆動する回路アレイを例示している概略的な回路図の例を図示している。
【図３】２つの固定された層および可動の第３の層を有するアナログ干渉変調器の実装の断面図を図示している。
【図４】図３の構造を有するディスプレイデバイスのための駆動する回路アレイを例示している概略的な回路図の例を図示している。
【図５】１つの実装にしたがった、干渉変調器のアレイの２つの行の等角図を図示している。
【図６】図５の電極に結合された駆動する回路アレイを図示している。
【図７Ａ】平面図において、干渉変調器、ブラックマスク（black mask）、走査線（scan line）、データ線（data line）、および出力ビアのロケーションのレイアウトを例示しているディスプレイ素子アレイの例を図示している。
【図７Ｂ】ディスプレイ素子アレイにおいて使用するポストおよび干渉変調器の等角図および頭上図（overhead）を図示している。
【図８】干渉変調器のアレイのための駆動する回路を例示している概略的な回路図の例を図示している。
【図９Ａ】干渉変調器のアレイのための駆動する回路を例示している概略的な回路図の例を図示している。
【図９Ｂ】図９Ａの実装にしたがった、ブラックマスク行の断面図を図示している。
【図１０Ａ】図９Ａの実装でディスプレイ素子にデータを書き込むように使用されうる上部および下部電極電圧、ならびにデータおよび走査線信号を例示しているタイミング図である。
【図１０Ｂ】図９Ａの実装でディスプレイ素子にデータを書き込むように使用されうる上部および下部電極電圧、ならびにデータおよび走査線信号を例示しているタイミング図である。
【図１０Ｃ】図６および８の実装でディスプレイ素子にデータを書き込むように使用されうる上部および下部電極電圧、ならびにデータおよび走査線信号を例示しているタイミング図である。
【図１１Ａ】複数のＩＭＯＤディスプレイ素子を含むディスプレイデバイスを例示しているシステムブロック図である。
【図１１Ｂ】複数のＩＭＯＤディスプレイ素子を含むディスプレイデバイスを例示しているシステムブロック図である。
【００１０】
[0023] 様々な図面における同様の参照番号および呼称は、同様の要素を示す。
【詳細な説明】
【００１１】
[0024] 以下の説明は、本発明の革新的な態様を説明する目的のためのある特定の実装を対象としている。しかしながら、当業者は、本明細書における教示が多数の異なる方法で適用されうることを容易に認識するだろう。説明されている実装は、動いていようと（例えば、ビデオ）、静止していようと（例えば、静止画像）、ならびにテキスト、グラフィック、または絵であろうと、画像を表示するように構成されうるあらゆるデバイス、装置、またはシステムにおいて実行されることができる。より具体的には、説明されている実装は、限定はされないが、モバイル電話、マルチメディアインターネット対応セルラ電話、モバイルテレビジョン受信機、ワイヤレスデバイス、スマートフォン、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、携帯情報端末（ＰＤＡ）、ワイヤレス電子メール受信機、ハンドヘルドまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、コピー機、スキャナ、ファクシミリデバイス、全世界測位システム（ＧＰＳ）受信機／ナビゲータ、カメラ、デジタルメディアプレイヤ（例えば、ＭＰ３プレイヤ）、カムコーダ、ゲーム機、腕時計、クロック、計算器、テレビジョンモニタ、フラットパネルディスプレイ、電子リーディングデバイス（例えば、電子書籍リーダ）、コンピュータモニタ、自動車ディスプレイ（オドメータおよびスピードメータディスプレイ等を含む）、コックピットコントロールおよび／またはディスプレイ、カメラビューディスプレイ（例えば、車両における後部ビューカメラのディスプレイ）、電子写真、電子ビルボードまたは標示、プロジェクタ、アーキテクチャ構造、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはプレイヤ、ＤＶＤプレイヤ、ＣＤプレイヤ、ＶＣＲ、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯機／乾燥機、パーキングメータ、パッケージング（例えば、微小電気機械システム（ＭＥＭＳ）アプリケーションを含む電気機械システム（ＥＭＳ）アプリケーション、ならびに非ＥＭＳアプリケーションにおける）、審美構造（例えば、一点の宝飾品または服飾品上の画像のディスプレイ）、ならびに様々なＥＭＳデバイス、等の様々な電子デバイスに関連付けられうる、あるいはそれらに含まれうる。本明細書における教示はまた、限定はされないが、電子切り替えデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動き感知デバイス、磁力計、コンシューマエレクトロニクスのための慣性構成要素、コンシューマエレクトロニクス製品の部品、バラクタ、液晶デバイス、電気泳動デバイス、駆動スキーム、製造プロセスおよび電子テスト機器、等の非ディスプレイアプリケーションにおいて使用されうる。したがって、その教示は、図で単独に描かれている実装に限定されるように意図されていないけれども、その代わりに当業者に容易に明らかになるような幅広い適用性を有する。
【００１２】
[0025] アクティブマトリクスディスプレイ装置は、ディスプレイアレイの各画素においてディスプレイ素子に加えてスイッチ回路を含むことができる。本明細書で説明されている実装では、スイッチ設計およびレイアウトは、干渉変調器を使用するディスプレイアレイのためのアクティブマトリクスシステムを実装しうる。そのレイアウトは、フィルファクタ（fill factor）に対する影響を低減するために各ディスプレイ素子に回路を堅く設置しうる。ブラックマスクは、各ディスプレイ素子における回路の視覚検出をブロックするように使用されうる。
【００１３】
[0026] 本開示で説明されている主題の特定の実装は、以下の潜在的な利点の１つ以上を実現するように実装されうる。本明細書で説明されている実装は、ディスプレイ素子への、およびディスプレイ素子からの比較的高速の電荷転送を使用する、電気機械ディスプレイ素子の精密なアナログ制御のための駆動スキームを提供する。より高速な画像フレーム書き込みは、ディスプレイ素子の機械的な安定化のためのどの書き込みも必要とされないため、電圧制御された駆動スキーム以上にそのような電荷制御された駆動スキームにより可能である。その実装は、電荷転送中に、ディスプレイ素子位置における不確実性のような電極設置の誤りの共通の原因（source）の影響を低減する間、堆積された電荷へのディスプレイ素子の略線形（nearly linear response）の応答を生成しうる。この誤りの低減は、既知のキャパシタンスを有する既知の状態にディスプレイ素子をリセットすることによって達成されうる。駆動スキーム実装はまた、ディスプレイ素子毎に１つまたは２つだけの駆動トランジスタが多くの実装で十分である状態の、少数の駆動トランジスタの使用を可能にする。いくつかの実装では、高キャパシタンス位置にディスプレイ素子をリセットすることは、電荷を転送するための駆動電圧を低下させることによって電力消費を低減する。さらに、固定された電荷がディスプレイ素子上でトラップされるとき、スティクション（stiction）制御が、ディスプレイ素子の部分間に静電気反発力を生成ことによって実行されうる。
【００１４】
[0027] 説明されている実装が適用しうる適したＥＭＳまたはＭＥＭＳデバイスあるいは装置の例は、反射型ディスプレイデバイスである。反射型ディスプレイデバイスは、光学干渉の原理を使用して、そこに入射するする光を選択的に吸収および／または反射するように実装されうる干渉変調器（ＩＭＯＤ）ディスプレイ素子を組み込むことができる。ＩＭＯＤディスプレイ素子は、部分的光吸収体（absorber）、吸収体を基準として（with respect to）可動である反射体、および吸収体と反射体との間に定められた光共振キャビティを含むことができる。いくつかの実装では、反射体は、２以上の異なる位置に移動されることができ、これは、光共振キャビティのサイズを変化させ、それによりＩＭＯＤの反射率に影響を及ぼす。ＩＭＯＤディスプレイ素子の反射スペクトルは、異なる色を生み出すために可視波長にわたってシフトされうるかなり広いスペクトル帯域を作り出すことができる。スペクトル帯域の位置は、光共振キャビティの厚さを変化させることによって調整されうる。光共振キャビティを変化させる１つの方法は、吸収体に対する反射体の位置を変化させることによるものである。
【００１５】
[0028] 図１Ａおよび１Ｂは、２つの異なる状態にある干渉変調器（ＩＭＯＤ）ディスプレイデバイスの画素を描いている等角図の例を図示している。ＩＭＯＤディスプレイデバイスは、１以上の干渉計測（interferometric）ＭＥＭＳディスプレイ素子を含む。これらのデバイスでは、ＭＥＭＳディスプレイ素子の画素は、明状態または暗状態のどちらかでありうる。明（「緩和」、「開」または「オン」）状態では、ディスプレイ素子は、例えばユーザに、入射可視光の大部分を反射する。逆に、暗（「作動」、「閉」または「オフ」）状態では、ディスプレイ素子はほとんど入射可視光を反射しない。いくつかの実装では、オンおよびオフ状態の光反射特性は逆にされうる。ＭＥＭＳ画素は、圧倒的に、黒および白に加えてカラーディスプレイを許容する特定の波長で反射するように構成されうる。
【００１６】
[0029] ＩＭＯＤディスプレイデバイスは、ＩＭＯＤの行／列アレイを含むことができる。各ＩＭＯＤは、（光ギャップまたはキャビティとも称される）空隙を形成するように互いから可変かつ制御可能な距離に位置付けられた一対の反射層、すなわち、可動反射層と固定された部分反射層とを含むことができる。可動反射層は、少なくとも２つの位置の間を移動されうる。第１の位置、すなわち緩和位置では、可動反射層は、固定された部分反射層から比較的長い距離に位置付けられうる。第２位置、すなわち作動位置では、可動反射層は、部分反射層に対してより近く位置付けられうる。２つの層から反射する入射光は、可動反射層の位置に依存して、強め合うようにまたは弱め合うように（constructively or destructively）干渉し、各画素に対して全反射状態または無反射（non-reflective）状態のいずれかを生成しうる。いくつかの実装では、ＩＭＯＤは、作動されていないときに反射状態にあることができ、可視スペクトル内の光を反射し、ならびに作動されていないときに暗状態にあることができ、可視範囲外の光（例えば、赤外光）を反射しうる。しかしながらいくつかの他の実装では、ＩＭＯＤは、作動されていないときに暗状態にあり、作動されているときに反射状態にあることがある。いくつかの実装では、印加された電圧の導入は、状態を変化させるために画素を駆動させることができる。いくつかの他の実装では、印加された電荷は、状態を変化させるために画素を駆動させることができる。
【００１７】
[0030] 図１Ａおよび１Ｂにおける描かれた画素は、ＩＭＯＤ１２の２つの異なる状態を描いている。図１ＡにおけるＩＭＯＤ１２では、可動反射層１４は、部分反射層を含む、光スタック１６から所定の（例えば、設計された）距離にある緩和位置に例示されている。どの電圧も、図１ＡにおけるＩＭＯＤ１２をわたって印加されないので、可動反射層１４は緩和、すなわち作動されていない状態に留まる。図１ＢにおけるＩＭＯＤ１２では、可動反射層１４は、光スタック１６に隣接する、またはほぼ隣接して、作動される位置に例示されている。図１ＢにおけるＩＭＯＤ１２をわたって印加される電圧Ｖａｃｔｕａｔｅは、作動された位置に可動反射層１４を作動させるのに十分である。
【００１８】
[0031] 図１Ａおよび１Ｂでは、画素１２の反射特性は、概して、画素１２上に入射する光を示す矢印１３、および左側の画素１２から反射する光１５で例示されている。詳細に例示されていないけれども、画素１２上に入射する光１３のほとんどが、光スタック１６に向けて透明基盤２０を通って透過される（transmit）ことになることは当業者によって理解されるだろう。その光スタック１６上に入射する光の一部は、光スタック１６の部分反射層を通って透過されることになり、一部は透明基盤２０を通って戻るように反射される（reflect back）ことになる。光スタック１６を通って透過される光１３の一部は、透明基盤２０に向けて（および通って）戻るように可動反射層１４で反射されることになる。光スタック１６の部分反射層から反射される光と可動反射層１４から反射される光との間の（強め合うまたは弱め合う）干渉は、画素１２から反射される光１５の（１以上の）波長を決定することになる。
【００１９】
[0032] 光スタック１６は、単一の層またはいくつかの層を含むことができる。（１以上の）層は、電極層、部分反射および部分透過層、ならびに透明な誘電体層のうちの１以上を含むことができる。いくつかの実装では、光スタック１６は、電気導電性であり、部分的に透明であり、および部分的に反射性であり、例えば、透明基盤２０上に上記の層の１以上を堆積することによって作製（fabricate）されることができる。電極層は、様々な金属、例えば酸化インジウムスズ（ＩＴＯ）等、様々な材料から形成されうる。部分反射層は、例えばクロム（Ｃｒ）、半導体、および誘電体等、の様々な金属のような、部分的に反射性である様々な材料から形成されうる。部分反射層は、材料の１以上の層から形成され、それらの層の各々は、単一の材料または材料の組み合わせから形成されうる。いくつかの実装では、光スタック１６は、光吸収体と導体の両方としての役割をする、金属または半導体の単一の半透明の膜（thickness）を含むことができる一方で、（例えば、光スタック１６の、またはＩＭＯＤの他の構造の）異なる、より導電性の高い層または部分が、ＩＭＯＤ画素間で信号をバスで運ぶ（bus）役割をする。光スタック１６はまた、１以上の導電性層または導電性／吸収層をカバーする、１以上の絶縁または誘電体層も含むことができる。
【００２０】
[0033] いくつかの実装では、アルミニウム（Ａｌ）のような高導電性および反射性材料は、可動反射層１４のために使用されうる。可動反射層１４は、ポスト１８の上面、およびポスト１８間に堆積された介在する犠牲材料の上面に堆積された１以上の金属層として形成されうる。犠牲材料がエッチング除去されるとき、定められたギャップ１９、すなわち光キャビティが可動反射層１４と光スタック１６との間に形成されうる。いくつかの実装では、ポスト１８間の間隔は約１‐１０００ｕｍであり、一方でギャップ１９は約１０，０００オングストローム（Å）未満でありうる。
【００２１】
[0034] いくつかの実装では、ＩＭＯＤの各画素は、作動状態にあろうと緩和状態にあろうと、原則的に、固定されたおよび可動反射層によって形成されるキャパシタである。どの電圧も印加されないとき、可動反射層１４ａは、図１Ａにおける画素１２によって例示されるように、可動反射層１４と光スタック１６との間にギャップ１９を伴う、機械的に緩和した状態に留まる。しかしながら、電位差、例えば電圧が、可動反射層１４および光スタック１６のうちの少なくとも１つに印加されるとき、対応する画素で形成されるキャパシタは帯電し、静電力がそれらの電極を引き合わせる。印加された電圧がしきい値を超える場合、可動反射層１４は、光スタック１６を変形し、光スタック１６の近くにまたはそれに逆らって移動することができる。光スタック１６内の誘電体層（図示せず）は、図１Ｂにおける作動された画素１２によって例示されているように、短絡を防ぎ、層１４と層１６との間の離隔距離を制御することができる。その挙動は、印加された電位差の極性にかかわらず同じである。アレイにおける一連の画素がいくつかの事例では「行」または「列」と称されることがあるけれども、ある方向を「行」と称し、別の方向を「列」と称することは恣意的であることを、当業者は容易に理解するだろう。言い換えれば、いくつかの配向では、行は列と見なされ、列は行であると見なされうる。さらに、ディスプレイ素子は、直交する行および列に一様に配置されるか（「アレイ」）、または、例えば、互いに対して一定の位置オフセットを有する、非線形構成で配置されるか（「モザイク」）でありうる。「アレイ」および「モザイク」という用語は、いずれかの構成を指しうる。したがって、ディスプレイは、「アレイ」または「モザイク」を含むものとして称されるけれども、その素子自体は、いかなる事例においても、互いに直交して配置される必要がなく、または一様な分布で配設される必要がないけれども、非対称形状および不均等に分布された素子を有する配置を含むことができる。
【００２２】
[0035] いくつかの実装では、一連のＩＭＯＤまたはＩＭＯＤのアレイ等において、光スタック１６は、ＩＭＯＤの一方の面に共通電圧を与える共通電極としての役割をしうる。可動反射層１４は、例えばマトリクス形式に配置された別個のプレートのアレイとして形成されうる。別個のプレートは、ＩＭＯＤ１２を駆動するための電圧信号を供給されうる。
【００２３】
[0036] 図１Ａから１Ｂで図示されているもののような実装では、ＩＭＯＤは、画像が透明基板２０の正面、すなわち、変調器が配置されている面の反対の面から閲覧される、直視型デバイス（direct-view devices）として機能する。これらの実装では、デバイスの背面部分は、反射層１４がデバイスのそれらの部分を光学的に遮蔽するので、ディスプレイデバイスの画質に影響を与えることまたは悪影響を及ぼすことなしに、構成および作用されうる。
【００２４】
[0037] 図２は、光ＭＥＭＳディスプレイデバイスのための駆動する回路２００を例示している概略的な回路図の例を図示している。駆動する回路アレイ２００は、ディスプレイアレイアセンブリ（assembly）のディスプレイ素子Ｄ１１〜Ｄｍｎに画像データを提供するためのアクティブマトリクスアドレッシングスキームを実行するために使用されうる。
【００２５】
[0038] 駆動する回路アレイ２００は、列ドライバ２１０、行ドライバ２２０、第１〜第ｍのデータ線Ｄ１〜Ｄｍ、第１〜第ｎの走査線Ｓ１〜Ｓｎ、およびスイッチまたは切り替え回路Ｓ１１〜Ｓｍｎのアレイを含む。データ線Ｄ１〜Ｄｍの各々は、列ドライバ（columndriver）２１０から延在し、スイッチＳ１１〜Ｓ１ｎ、Ｓ２１〜Ｓ２ｎ、．．．、Ｓｍ１〜Ｓｍｎのそれぞれの列に電気的に接続される。走査線Ｓ１〜Ｓｎの各々は、行ドライバ（row driver）２２０から延在し、スイッチＳ１１〜Ｓｍ１、Ｓ１２〜Ｓｍ２、．．．、Ｓ１ｎ〜Ｓｍｎのそれぞれの行に電気的に接続される。スイッチＳ１１〜Ｓｍｎは、データ線Ｄ１〜Ｄｍのうちの１つと、ディスプレイ素子Ｄ１１〜Ｄｍｎのうちのそれぞれの１つとの間に電気的に結合され、行ドライバ２２０から走査線Ｓ１〜Ｓｎのうちの１つを介して切り替え制御信号を受信する。
【００２６】
[0039] 列ドライバ２１０は、ディスプレイの外部から画像データを受信することができ、画像データをデータ線Ｄ１〜Ｄｍを介してスイッチＳ１１〜Ｓｍｎに、行ごとの基準で電圧信号の形式において提供することができる。ゲートドライバ２２０は、ディスプレイ素子Ｄ１１〜Ｄｍ１、Ｄ１２〜Ｄｍ２、．．．、Ｄ１ｎ〜Ｄｍｎの選択された行に関連付けられたスイッチＳ１１〜Ｓｍ１、Ｓ１２〜Ｓｍ２、．．．、Ｓ１ｎ〜Ｓｍｎをオンにすることによって、ディスプレイ素子Ｄ１１〜Ｄｍ１、Ｄ１２〜Ｄｍ２、．．．、Ｄ１ｎ〜Ｄｍｎの特定の行を選択することができる。選択された行におけるスイッチＳ１１〜Ｓｍ１、Ｓ１２〜Ｓｍ２、．．．、Ｓ１ｎ〜Ｓｍｎが、オンにされているとき、列ドライバ２１０からの画像データは、ディスプレイ素子Ｄ１１〜Ｄｍ１、Ｄ１２〜Ｄｍ２、．．．、Ｄ１ｎ〜Ｄｍｎの選択された行に渡される。
【００２７】
[0040] 動作中に、行ドライバ２２０は、走査線Ｓ１〜Ｓｎのうちの１つを介して、選択された行におけるスイッチＳ１１〜Ｓｍｎのゲートに電圧信号を提供することができ、それによりスイッチＳ１１〜Ｓｍｎをオンにする。列ドライバ２１０がデータ線Ｄ１〜Ｄｍのすべてに画像データを提供した後、選択された行のスイッチＳ１１〜Ｓｍｎは、ディスプレイ素子Ｄ１１〜Ｄｍ１、Ｄ１２〜Ｄｍ２、．．．、Ｄ１ｎ〜Ｄｍｎの選択された行に画像データを提供するために、オンにされ、それにより画像の一部を表示する。例えば、行において作動されるべきディスプレイ素子に関連付けられるデータ線は、例えば、±１０ボルト（正または負でありうる）に設定され、行において解放されるべき画素に関連付けられるデータ線は、例えば、０ボルトに設定されうる。次に、所与の行に関する走査線が、その行におけるスイッチをオンにし、選択されたデータ線電圧をその行の各ディスプレイ素子に印加して、アサートされる。これは、印加された±１０ボルトを有する画素を帯電および作動させ、印加された０ボルトを有する画素を放電および解放する。次に、スイッチＳ１１〜Ｓｍｎは、オフにされうる。スイッチがオフにされるとき、作動された画素上の電荷は、絶縁体およびオフ状態のスイッチを介するいくらかの漏れを除いて、保持されることになるので、ディスプレイ素子Ｄ１１〜Ｄｍ１、Ｄ１２〜Ｄｍ２、．．．、Ｄ１ｎ〜Ｄｍｎは、画像データをホールドすることができる。概して、この漏れは、データの別のセットが行に書き込まれるまで、ディスプレイ素子上に画像データを保持するのに十分なほど少ない。これらのステップは、行のすべてが選択され、画像データがそこに提供されるまで、各後続の行に対して繰り返されうる。図２の実装では、他の電圧レベルが光スタック１６上で利用されることができるけれども、光スタック１６は各画素で接地される。いくつかの実装では、このことは、基板上に連続的な光スタック１６を堆積させ、堆積された層の外周で全体のシートを接地すること（または何らかの他の電圧レベルに全体のシートを接合する（tying）こと）によって達成されうる。
【００２８】
[0041] 図３は、２つの固定された層および可動の第３の層を有する干渉変調器の実装の断面図を図示している。特に図３は、固定された第１の層８０２（代わりとして、静止電極、固定された導電性層、または上部電極と称される）、固定された第２の層８０４（代わりとして、静止電極、固定された導電性層、または下部電極と称される）、および固定された第１および第２の層８０２と８０４との間に位置付けられた可動の第３の層８０６（代わりとして、画像入力電極、可動導電性層、または可動電極と称される）を有するアナログ干渉変調器の実装を図示している。層８０２、８０４、および８０６の各々は、電極または他の導電性材料を含むことができる。例えば、固定された第１の層８０２は、金属製のプレートを含むことができる。層８０２、８０４、および８０６の各々は、それぞれの層上に形成された、または堆積された硬化層を使用して硬化されうる。１つの実装では、硬化層は、誘電体を含む。硬化層は、それが取り付けられる層を強固にかつ実質的に平坦に維持するために使用されうる。干渉変調器のいくつかの実装は、三端子干渉変調器と称されうる。本明細書で説明されているある特定の実装は、上部または下部電極（例えば、固定された第１の層８０２または固定された第２の層８０４）のうちの１つを省略することによって実装されうる。
【００２９】
[0042] 図３の実装では、３つの層８０２、８０４、および８０６は、絶縁ポスト８１０によって電気的に絶縁される。可動の第３の層８０６は、絶縁ポスト８１０から吊るされる。可動の第３の層８０６は、可動の第３の層８０６が固定された第１の層８０２に向かって概して上向き方向に変位（displace）されうるよう、または、固定された第２の層８０４に向かって概して下向き方向に変位されうるよう、変形するように構成される。いくつかの実装では、固定された第１の層８０２はまた、上部層または上部電極とも称されうる。いくつかの実装では、固定された第２の層８０４はまた、下部層または下部電極とも称されうる。干渉変調器８００は、基板８２０によって支持されうる。
【００３０】
[0043] 図３では、可動の第３の層８０６は、均衡位置にあるものとして実線を用いて例示されている。均衡位置は、可動層が、どの電荷も可動層上に存在せず、どの電圧も上部および下部電極に印加されないときに停止するようになる位置である。図３で例示されている指定の実装では、中間層の均衡位置は、上部電極と下部電極との間に原則的に中心に置かれるけれども、このことは必ずしも真実ではない。次に図３で例示されているように、ｄ０は、均衡状態にある可動の第３の層８０６と各固定された層８０２、８０４との間の名目上の距離に対応する。固定された第１の層８０２と固定された第２の層８０６との間の均衡位置からの可動の第３の層８０６の位置は、値ｘによって示されうる、ここにおいて、ｘの正の値は、固定された第１の層８０２に近い位置に対応し、ｘの負の値は、固定された第１の層８０２から遠い距離に対応する。固定された第１の層８０２と固定された第２の層８０４との間の実質的な中間点に位置付けられるとき、可動の第３の層８０６の位置は、名目上の位置ｘ０に対応しうる。いくつかの実装では、デバイスは、静電力が均衡位置から電極８０６を引き離し、機械回復力が均衡位置に向かって電極８０６を引き寄せることになるように構成されうる。中央層８０６の位置ｘは、いずれかの所与の時間におけるこれらの力のバランスによって決定されることになる。
【００３１】
[0044] 図３で例示されているように、電圧差は、固定された第１の層８０２と固定された第２の層８０４との間で印加されうる。図３の実装では、Ｖ０の電圧差は、固定された層の両端に印加され、それは、１つの指定の例では、固定された第１の層８０２に印加された−Ｖ０／２の電圧および固定された第２の層８０４に印加された電圧＋Ｖ０／２として印加されうる。固定された電荷Ｑが可動の第３の層８０６上に存在する場合、その電荷Ｑが負であれば可動の第３の層８０６は、固定された第２の層８０４に向かって静電的に引き寄せられることになる。その電荷Ｑが正であれば、可動の第３の層８０６は、固定された第１の層８０２に静電的に引き寄せられることになる。その電荷Ｑが０であれば、可動層８０６は、Ｖ０の大きさに関わらず、均衡位置に移動することになる。電荷Ｑが「臨界電荷（critical charge）」Ｑｃｒよりも大きければ、可動層８０６は不安定になり、Ｖ０の大きさに関わらず、０ボルトですら、＋ｄ０または−ｄ０に移動することになる。臨界電荷Ｑｃｒはデバイスの構造パラメータに依存し、各固定された層から等距離の均衡位置である可動層では、２Ｃ０（ｄ０）２ｋの平方根に等しい、ここにおいて、可動層が均衡位置にあるとき、Ｃ０は、固定された層８０２、８０４のうちの１つおよび可動層８０６によって定められたキャパシタのキャパシタンスであり、ｋは機械回復力のばね定数である。固定された第１および第２の層８０２と８０４上の電圧間にある可変電荷を可動の第３の層８０６に印加することによって、可動の第３の層８０６は、固定された第１および第２の層８０２と８０４との間の所望のロケーションに位置付けられ、所望の光応答を生成しうる。Ｑｃｒよりも小さい電荷では、可動層８０６の位置ｘは、
[0045] 
【数１】
2015532732.tif 000003
【００３２】
であることになる。
【００３３】
[0046] デバイスが、Ｑｃｒよりもずっと小さい電荷Ｑで駆動される場合、可動層８０６の偏光ｘは、固定された電圧Ｖ０に関する電荷Ｑと原則的に線形になる。Ｖ０の大きさが十分に大きい場合、０から±ｄ０への完全な偏光が、Ｑｃｒよりも多大に小さい電荷レベル±Ｑで得られうる。これは、可動層８０６の動きの全体の範囲にわたって十分に制御された偏光を生成する。式１からも見られうるように、ＱがＱｃｒよりも小さい場合、可動層上に電荷Ｑが存在している場合（in the presence of）でさえ、Ｖ０が０にされれば、可動層は均衡位置に移動することになる。
【００３４】
[0047] 固定された第１および第２の層８０２と８０４との間の電圧差Ｖ０は、デバイスの材料および構造に広く依存して変動することができ、多くの実装では約５‐１０ボルトの範囲にありうる。図１Ａおよび１Ｂを参照して上記で説明されている２つの層デバイスと同様に、可動の第３の層８０６は、基板８２０を通って干渉変調器に入る光を反射するミラーを含むことができる。ミラーは、金属材料を含むことができる。固定された第２の層８０４は、固定された第２の層８０４が吸収層として働くように部分吸収材料を含むことができる。可動の第３の層８０６から反射された光が基板８２０の面から閲覧されるとき、閲覧者は、中央のカラーとして反射された光を知覚することができる。可動の第３の層８０６の位置を調整することによって、光のある特定の波長は、選択的に反射されうる。
【００３５】
[0048] 図４は、図３の構造を有するディスプレイデバイスのための駆動する回路アレイを例示している概略的な回路図の例を図示している。全体的な装置は、図２の構造との多くの類似点を共有する。しかしながら図４で図示されているように、固定された第１の層８０２に対応する追加の上側層は各ディスプレイ素子に提供されている。固定された第１の層８０２は、バックプレートの下面上に堆積され、図３に関して説明されたように、それに印加される電圧＋Ｖ０／２を有することができる。固定された第２の層８０４は、図３に関して説明されたように、それに印加される電圧−Ｖ０／２を有することができる。これらの実装は、データ線Ｄ１‐Ｄｍ上で与えられた電圧が、ただ２つの異なる電圧のうちの１つよりもむしろ、可変電荷Ｑを生成するための電圧の範囲に置かれることを除いて、図２に関して上記で説明されたことと同様の方法で駆動されうる。このように、ある行に沿ったディスプレイ素子の可動の第３の層８０６は、各々、その行がその特定の行の走査線をアサートすることによって書き込まれるとき、上側および下側層（例えば、固定された第１の層８０２と固定された第２の層８０４と）の間のあらゆる特定の所望の位置に独立して置かれうる。アレイの各可動層上に所望の電荷Ｑを確実に置くための様々な駆動スキームが、図１０Ａ‐１０Ｃを参照して以下でさらに説明される。
【００３６】
[0049] 図５は、１つの実装にしたがった、干渉変調器のアレイの２つの行の等角図を図示している。図５にしたがった実装では、上部電極８０２および下部電極８０４は、それぞれがドライバ回路の出力に結合される各行に沿った電気的導電性ストリップとして形成されうる。これらの実装では、行に沿った上部および下部電極８０２と８０４に印加された電圧は、可動電極８０６に印加された電圧と共にドライバによって制御されうる。
【００３７】
[0050] 図６は、図５の電極に結合された駆動する回路アレイを例示している。図６は、単一の駆動トランジスタを伴う実装である。図６は、ディスプレイアレイにおける４つのディスプレイ素子を図示している。各ディスプレイ素子は、２つの静止電極、例えば（例示の明確性のために切り取られている）上部電極８０２および下部電極８０４、および可動電極８０６を含む。上部電極は、ドライバ回路と通信することができ、ここにおいてその通信は、ＴＥ１またはＴＥ２への回路における電気接続によって表される。下部電極は、ドライバ回路と通信することができる。下部電極は、ドライバ回路と通信することができ、ここにおいてその通信は、ＢＥ１またはＢＥ２への回路における電気接続によって表される。Ｎ行のアレイでは、ＴＥ１からＴＥＮが、およびＢＥ１からＢＥＮが存在することになる。これらの駆動線は、各行に関して独立して、上部電極８０２および下部電極８０４に印加される電圧を制御するように使用されうる。
【００３８】
[0051] 各ディスプレイ素子は、関連付けられた駆動トランジスタをさらに含む。駆動トランジスタのソース電極は、データ線、例えばＳ１またはＳ２に接続されうる。駆動トランジスタのゲート電極は、走査線（代わりとしてゲート線として称される）、例えばＤ１またはＤ２に接続されうる。ドレイン電極は、可動電極８０６に接続されうる。
【００３９】
[0052] 図６のディスプレイアレイは、様々な方法で構築されうる。１つの実装では、データ線、走査線および駆動トランジスタは、材料スタックの異なる層上の透明基盤（例えば図１で２０で指し示されている）上に堆積される。いくつかの実装では、リセット線のような追加の線および１つ以上のトランジスタが、例えば図９Ａの回路が利用されるときに、同様に堆積されうる。下部電極８０４は、これらの上部に堆積されうる。可動層８０６および上部電極８０２は、電極間にある犠牲材料を有するさらなる層に堆積され、犠牲材料はその後、可動電極８０６と上部および下部電極８０２、８０４との間の空隙を形成するためにエッチング除去される。いくつかの実装では、上部電極は、その基板上のディスプレイ素子の行に沿って位置合わせされる（aligned with）方式で、可動電極８０６を伴う作製基板をわたって配置されたバックプレート上に堆積され、かつその間に空隙を維持する。ディスプレイアレイを作り出すとき、ディスプレイ素子の光部分のために基板の表面領域のほとんど（as much of）を利用することが望ましい。アクティブマトリクスディスプレイでは、駆動線および駆動トランジスタは、多大な量のスペースを使い果たし、基板を通ってユーザに可視でありうる。図７Ａで例示されているように、ブラックマスクパターンもまた、ディスプレイ素子に一体化された駆動回路をユーザの視界から覆い隠すために、基板上に堆積されうる。このブラックマスクパターンが可能な限り小さい領域を有することが望ましく、したがって駆動回路のためのレイアウトは、ディスプレイ素子の光部分のために基板表面の大部分を利用するように、駆動回路のフットプリントを最小化するように以下で表されている。
【００４０】
[0053] 図７Ａは、平面図において、干渉変調器、ブラックマスク、走査線、データ線、および出力ビアのロケーションのレイアウトを例示しているディスプレイ素子アレイの例を図示している。図７Ａで例示されているように、ブラックマスクグリッド８３０は、基板８２０上に堆積されうる。このグリッドは、表示エリア（viewing area）８３４を定める。ブラックマスクは、行線および直交列線を用いたグリッドにおいて堆積されうる。他の実装では、行および列線は実質的に直交でありうる、または直交でないこともあり、例えば、列線が行線からのあるアングル、例えば垂線から３０度でありうる。ブラックマスクは、薄誘電体によって離隔されたより厚い完全な反射層（a thicker fully reflective layer）および薄い部分反射金属層から形成されうる。これは、図１Ｂに関して上記で説明された同じ原理にしたがって反射された光の弱まった干渉を生成し、基盤を閲覧するときにブラックマスクが堆積される暗視覚領域（dark visual area）を生成することができる。このブラックマスク８３０は、ブラックマスク８３０の上部上に堆積されたデータ線および走査線、ならびに絶縁体でカバーされうる。ブラックマスク８３０の上部上にはまた、各ディスプレイ素子の中央層８０６に接続する出力ビア８４０を有しうる（以下でさらに例示されている）駆動するトランジスタがある。下部電極８０４は、表示領域８３４の行に沿ったストリップにおけるブラックマスク８３０、データ線、走査線、および薄膜トランジスタをわたって堆積されうる。
【００４１】
[0054] 図７Ｂは、ディスプレイ素子アレイにおいて使用するポストおよび干渉変調器の等角図および頭上図を図示している。可動電極８０６は、アーム８４４にくっついて（on）基板８２０および静止電極を覆って（over）機械的に吊るされうる。可動電極８０６は、１つよりも多いアーム、例えば図７Ｂで図示されているように４つのアーム、に結合されうる。４つのアーム８４４を使用する機械的サスペンション（suspension）またはアーム８４４の対称的レイアウトは、可動電極８０６の安定性を増大させうる。図７Ｂの実装では、アームは、ブラックマスク８３０の列線と行線との間の交差点でまたはその交差点の近くで、ブラックマスク８３０をわたって出力ビア８４０に接続される。アーム８４４は、ｚ軸に沿った出力ビア８４０を直接わたっていないロケーションで可動電極８０６に接続されうる。したがってアーム８４４は、ｚ軸と基板８２０のプレーンとの間のアングルにありうる。
【００４２】
[0055] 図７Ａおよび７Ｂにしたがった実装では、アーム８４４およびビア８４０は、表示領域８３４の角で接続しうる。異なるディスプレイ素子の中央層８０６に接続された複数のアーム８４４はすべて、所与の出力ビア８４０で機械的に結合されうるけれども、アームのうちのただ１つが、各出力ビア８４０に電気的に接続されることになる。上部電極材料８０２のストリップ（図示せず）は、基板上で堆積されている下部電極８０４と同様の、および下部電極８０４に位置合わせされる行に沿って伸びている中央電極層８０６より上のポスト（これもまた図示せず）上に吊るされうるけれども、上部電極が下部電極８０２のように部分反射性である必要はなく、代わりにアルミニウムまたは他の金属のより厚い金属層でありうることは認識されるだろう。
【００４３】
[0056] 図７Ａのアレイでは、ブラックマスクは第１に基板上に堆積され、次に駆動線およびトランジスタが続き、ＭＥＭＳディスプレイ素子層が続く。ブラックマスク８３０は、ブラックまたは不透明コーティングであることができ、堆積、エッチング、リソグラフィ、ならびに／あるいは他の微細加工プロセスによって適用されうる。ブラックマスク８３０層は、全ての光をブロックするように、またはある特定の方向における光のある特定の波長をブロックするように形成またはパターニングされうる。ブラックマスクおよび回路層を形成するための他の実装が可能である。例えば、薄膜トランジスタおよび駆動線は、ＭＥＭＳディスプレイ素子層の上部上に、最後に堆積されうる。別の実装では、薄膜トランジスタは、ＭＥＭＳディスプレイ素子層よりも上に位置付けられるバックプレートの下面上に堆積されうる。また別の代わりの実装では、薄膜トランジスタおよび駆動線は、ブラックマスクおよびＭＥＭＳディスプレイ素子の下で、第１に基板上に形成され、デバイスは、堆積されたＭＥＭＳディスプレイ素子層よりも上に提供される透明バックプレートを通って閲覧されうる。
【００４４】
[0057] 図８は、図４および６でも例示されているものと同じ回路である、干渉変調器のアレイのための駆動する回路を例示している概略的な回路図の例を図示している。ディスプレイ素子は、２つの静止電極、例えば上部電極８０２および下部電極８０４、および可動電極８０６を含む。上部電極は、行ドライバ回路８１２と通信することができ、ここにおいてその通信は、ＴＥへの回路における電気接続によって表される。下部電極は、行ドライバ回路８１２と通信することができ、ここにおいてその通信は、ＢＥへの回路における電気接続によって表される。駆動トランジスタのソース電極は、列ドライバ８１６によって駆動されるデータ線Ｄ１に接続されうる。駆動トランジスタのゲート電極は、行ドライバ８１２によって駆動される走査線Ｓ１に接続されうる。ドレイン電極は、可動電極８０６に接続されうる。駆動トランジスタ８３８は、走査線Ｓ１が書き込み段階中にアサートされるとき、データ線Ｄ１に印加されたデータ書き込み電圧を中央電極８０６に接続するように使用されうる。書き込みデータ電圧は、可変電荷Ｑをこの電極８０６に印加することができる。図８は、ディスプレイアレイにおける１つのディスプレイ素子を図示しているけれども、データ線Ｄ１がディスプレイ素子の列における各ディスプレイ素子に関連付けられたトランジスタの各ソース電極に接続し、走査線Ｓ１がディスプレイ素子の行における各ディスプレイ素子と関連付けられた各トランジスタのゲートに接続することは認識されるだろう。これは、以下で説明される他の図で例示されているアレイの個々のディスプレイ素子の概略的な回路にも同様に当てはまる。
【００４５】
[0058] 図９Ａは、干渉変調器のアレイのための駆動する回路を例示している概略的な回路図の例を図示している。図９Ａの回路は、ディスプレイ素子毎に２つのトランジスタを含む。図９Ａは、ディスプレイアレイにおける１つのディスプレイ素子を図示している。ディスプレイ素子は、２つの静止電極、例えば上部電極８０２および下部電極８０４、ならびに画像入力電極、例えば可動電極８０６を含む。上部電極８０２は、行ドライバ回路８２０と通信することができ、ここにおいてその通信は、ＴＥ１への回路における電気接続によって表される。下部電極８０４は、行ドライバ回路８２０と通信することができ、ここにおいてその通信は、ＢＥ１への回路における電気接続によって表される。この実装におけるディスプレイ素子は、２つの関連付けられた駆動トランジスタをさらに含む。第１の駆動トランジスタ８３８、すなわち書き込み駆動トランジスタ、のソース電極、は、列ドライバ８２４によって駆動されるデータ線Ｄ１に接続されうる。第１の駆動トランジスタ８３８のゲート電極は、行ドライバ８２０によって駆動される走査線Ｓ１に接続されうる。第１の駆動トランジスタ８３８のドレイン電極は、可動電極８０６に接続されうる。第２の駆動トランジスタ８３９、すなわちリセット駆動トランジスタ、のソース電極、は、列ドライバ８２４によって駆動されるリセット線Ｒ１に接続されうる。第２の駆動トランジスタ８３９のゲート電極は、行ドライバ８２０によって駆動される走査リセット線ＳＲ１に接続されうる。第２の駆動トランジスタ８３９のドレイン電極は、可動電極８０６に接続されうる。
【００４６】
[0059] 駆動トランジスタ８３８は、走査線ＳＤ１が書き込み段階中にアサートされるとき、データ線Ｄ１に印加されたデータ書き込み電圧を可動電極８０６に接続するように使用されうる。書き込みデータ電圧は、可変電荷Ｑを可動電極８０６に印加することができる。駆動トランジスタ８３９は、走査線ＳＲ１がリセット段階中にアサートされるとき、リセット線Ｒ１に印加されたリセット電圧を中央電極８０６に接続するように使用されうる。いくつかの実装では、アレイの全ての列に対するリセット線は、一緒にまとめられ（ganged together）、接地または別の適した電圧レベルに結び付けられうる。電圧Ｖ０は、バイアス段階中に上部電極８０２と下部電極８０４との間で印加されうる。
【００４７】
[0060] 図９Ｂは、トランジスタ８３８および８３９の構成要素を例示している図９Ａのディスプレイアレイの一部の断面図を図示している。これは、トップゲートポリシリコン薄膜トランジスタで実装されるディスプレイアレイの１つの例である。図９Ｂの実装では、２つのデータ線Ｄ１およびＲ１は、（図９Ｂのページ中に（into the page of Figure 9B））１つの方向に走っており、２つの走査線ＳＤ１およびＳＲ１はこれらに直交して走っている。線形ポリシリコンストリップ８４６は、走査線の中間に平行して（parallel to in between the scan lines）走っている。ストリップ８４６は、駆動トランジスタ８３８と８３９の両方のためのチャネルを形成する。データ線Ｄ１は、Ｄ１をポリシリコンチャネル８４６に、その片方の端、例えば書き込み駆動トランジスタ８３８のソース電極、の近くで結合するビア８６０に接続される。データ線Ｒ１は、Ｒ１をポリシリコンチャネル８４６に、そのもう一方の端、例えばリセット駆動トランジスタ８３９のソース電極、の近くで結合するビア８６２に接続される。出力ビア８４０は、ポリシリコンストリップ８４６の中央近くでディスプレイ素子の面に位置付けられうる。走査線ＳＤ１は、出力ビア８４０とビア８６０との間のポリシリコン層８４６を覆うようにＳＤ１から伸びる走査線ＳＤ１の短い直交伸張（shortnorthogonal extention）によってゲート８５０ａおよび８５０ｂに接続される。走査線ＳＲ１は、ビア８４０とビア８６２との間のポリシリコン層８４６を覆うようにＳＲ１から伸びる走査線ＳＲ１の短い直交伸張によってゲート８５２ａおよび８５２ｂに接続される。出力ビア８４０は、画像入力電極の入力、例えば可動電極８０６のアーム８４４、に接続されうる。この２ゲート構造（双方のゲートが１つの共通の入力信号に接続された状態にある）は、いくつかのケースで漏れ電流低減の利益を有する薄膜トランジスタ構成の１つの例である。
【００４８】
[0061] 図１０Ａおよび１０Ｂは、図９Ａの２トランジスタ実装でディスプレイ素子にデータを書き込むように使用されうる上部および下部電極電圧、ならびにデータおよび走査線信号を例示しているタイミング図である。
【００４９】
[0062] 次に図１０Ａを参照すると、これらの実装では、ディスプレイ素子の行に画像データを書き込むプロセスは、３つの基本となる局面を含みうる。「リセット段階」中、接地電圧（あるいは他の適した電圧レベル）は、リセット線Ｒ１に印加され（線Ｒ１は全ての段階において接地されうる）、電圧はリセット駆動トランジスタ８３９をオンに切り替える時間期間１１２０において走査線ＳＲに印加されうる。接地電圧は、可動電極８０６に印加されうる。このリセット局面の初めに、上部電極８０２および下部電極８０４上の電圧もまた、接地するように運ばれうる。これは、行に沿ったディスプレイ素子の全ての電極から全ての電荷を取り除き、行に沿った可動電極８０６はその後、上部電極８０２と下部電極８０４との間の中央に置かれた、均衡状態にリセットしうる。その後、走査線ＳＲ上の電圧は、接地電圧でありうるゲートオフ電圧に戻されることができ、リセット駆動トランジスタ８３９をオフに切り替える。
【００５０】
[0063] 帯電段階時間期間１１３０中、画像データ電圧は、データ線Ｄ１に印加されることができ、電圧は、書き込み駆動トランジスタ８３８をオンに切り替えるように走査線Ｓ１に印加されうる。画像データ電圧は、可動電極８０６に印加されることができ、電荷Ｑが可動電極８０６上で蓄積することを引き起こす。行に沿った各ディスプレイ素子のための電荷Ｑは、書き込み手順が完了した後に可動電極８０６の所望の最終状態に基づいて選択される。データ線Ｄ１に印加された電圧は、ＶＤ１が印加されるときに可動電極８０６と接地された電極ＴＥ／ＢＥとの間に接続された既知のキャパシタンスＣ０の２つのキャパシタが存在するため、公式ＶＤ１＝Ｑ／２Ｃ０にしたがってこの電荷を可動電極に置くために選択される。この帯電段階は、この帯電時間が限定されている場合に可動電極８０６に対するあらゆる位置変化もまたこの電荷が印加されると限定されうるように、可動層８０６の機械応答時間と比較して相対的に速くありうる。さらに上記で留意されたように、印加された電荷ＱがＱｃｒより小さい限り、機械回復力は、０ボルトが上部電極８０２および下部電極８０４上に存在している間、中央位置に可動電極を維持することになる。このことは、上部電極および下部電極でのそれらのバイアス電圧における帯電を実行することよりもむしろ、これらの電極が０ボルトにホールドされている間に帯電段階を実行することの１つの利点である。電荷Ｑが印加された後、走査線Ｓ１上の電圧はゲートオフ電圧に戻されることができ、駆動トランジスタ８３８をオフに切り替える。
【００５１】
[0064] バイアス段階時間期間１１４０中、電圧Ｖ０は、上部電極線ＴＥおよび下部電極線ＢＥの両端に印加されうる。図１０Ａの波形では、これは、上部電極８０２に−Ｖ０／２を印加し、下部電極８０４に＋Ｖ０／２を印加することによってなされる。上記で留意されたように、帯電段階中の可動電極８０６のあらゆる早計な動きを最小化するために、帯電段階が完了した後にこの電圧を印加することは有利である。上部および下部電極をバイアス電圧で維持することよりもむしろ帯電段階中、０電圧でそれらを維持することに関する別の利点は、それが、どの静止電極がより高い相対的電力にあるのか（例えば、どれが＋Ｖ０／２にあるのか、およびどれが＋Ｖ０／２にあるのか）を入れ替えるとき、ゼロを通った段階的な移行を提供することである。図１０Ａで例示されているような書き込みサイクル間でのこの極性切り替えは、デバイス上の帯電立ち上がり（charge buildup）を低減することに有利である。帯電段階期間１１３０中に可動電極に置かれた電荷Ｑに依存して、ディスプレイ素子はその後、式１の公式にしたがって最後の位置ｘに移動し、画像情報にしたがって光応答を生成することになる。
【００５２】
[0065] リセット段階期間１１２０は、この現在の例において書き込み期間１１３０よりも長いことは留意されうる。ディスプレイ素子の電気応答は高速であるけれども、リセット段階のより長い時間期間は、ディスプレイ素子が（以前のフレームからの画像データにしたがってそこに設定された）その前の位置からリセット均衡位置に機械的に移動することを可能にし、これは、電極への印加された電圧により生じる実際の電荷転送よりも長い時間がかかる。この実装では、任意の所与の行に関するリセット局面が、１つの行がリセットされているときに他の行が帯電およびバイアスされうるように他の行の帯電およびバイアス段階でパイプライン（pipeline）されうる。
【００５３】
[0066] 図１０Ｂは、可動電極８０６が中央均衡状態以外の状態にリセットされる代わりの実装を例示しているタイミング図である。この実装では、リセット段階中に接地電圧は、データ線Ｒ１に印加されることができ、電圧は、リセット駆動トランジスタ８３９をオンに切り替えるように走査線ＳＲに印加されうる。したがってＲ１上の接地電圧は、可動電極８０６に印加されうる。上記で留意されたように、データ線Ｄ１に印加された電圧は、書き込み駆動トランジスタ８３８をオンに切り替えるのに十分などの電圧も走査線Ｓ１に印加されない場合に電荷が画像入力電極に搬送されることを引き起こすことなく、リセット段階中に（例えば、ディスプレイアレイの他の行を帯電させるために）非０電圧に変化することができる。加えて、接地電圧は、下部電極に印加され、非０電圧は、上部電極に印加されることができ、これは、可動電極８０６が上部電極８０２に向かって引き寄せられる、および上部電極８０２に逆らって引き離されることを引き起こす（絶縁層があらゆる短絡回路を阻むためにその間に提供されている）。
【００５４】
[0067] 帯電段階中に上部電極８０２上の電圧は０に戻され、上記で説明されたような画像データ電圧はデータ線Ｄ１に印加されることができ、電圧は、書き込み駆動トランジスタ８３８をオンに切り替えるように走査線ＳＤ１に印加されうる。画像電圧は、可動電極８０６に印加されることができ、電荷Ｑが画像入力電極上で蓄積することを引き起こす。電荷Ｑが印加された後、走査線ＳＤ１上の電圧は接地電圧に戻されることができ、駆動トランジスタをオフに切り替える。このケースでは、印加された電圧ＶＤ１は、ＶＤ１＝Ｑ／（Ｃ１＋Ｃ２）にしたがって計算され、ここにおいてＣ１は可動電極８０６および上部電極８０２によって形成されたキャパシタのキャパシタンスであり、Ｃ２は、可動電極８０６および下部電極８０４によって形成されたキャパシタのキャパシタンスであり、それらの双方ともディスプレイ素子の既知の構造および規模（dimension）から知られている。可動電極８０６が上部電極８０２または下部電極８０４に押されるとき、Ｃ１＋Ｃ２の値は概して、２Ｃ０よりもずっと大きくなり、より低いデータ電圧ＶＤ１が、中央均衡位置におけるリセット状態と比べて同じ電荷Ｑを印加するために使用されることを可能にする。
【００５５】
[0068] バイアス段階中に電圧Ｖ０は、上部電極線ＴＥおよび下部電極線ＢＥの両端に印加されうる。図１０Ｂの波形では、これは、上部電極に−Ｖ０／２の電圧を印加し、下部電極に＋Ｖ０／２の電圧を印加することによってなされる。上記にあるように、時間１１３０中の帯電段階中に可動電極に置かれた電荷Ｑに依存して、ディスプレイ素子はその後、式１の公式にしたがって最後の位置ｘに移動し、画像情報にしたがって光応答を生成することになる。
【００５６】
[0069] 図１０Ｃは、図６および８の単一の駆動トランジスタ実装でディスプレイ素子にデータを書き込むように使用されうる上部および下部電極電圧、ならびにデータおよび走査線信号を例示しているタイミング図である。図１０Ｃの実装では、行のディスプレイ素子は、可動電極８０６にリセット電圧を印加することなく、均衡状態にリセットされる。この実装では、リセット段階中、接地電圧は、リセット時間期間１２２０中に上部電極８０２および下部電極８０４に印加されうる。上記で留意されたように、ディスプレイ素子がＱｃｒよりも小さい電荷Ｑを使用して位置付けられる場合、以前のフレームに関するデータからのディスプレイ素子上に残されたあらゆる電荷Ｑがそこに留まり、上部および下部電極間のあらゆる電圧差を取り除くことは、依然として可動電極８０６が機械回復力の影響の下で中央均衡位置に移動することを引き起こすことになる。このリセット期間１２２０中に、接地電圧は、駆動トランジスタ８３８のオフに切り替えられた状態を維持するために走査線ＳＤ１に印加されうる。上記の実装に関して、この行に関するこの解放段階は、この行に関するトランジスタ８３８がオフであるため、他の行に関する書き込み段階でパイプラインされうる。時間期間１２３０における帯電段階中に、ならびに上部電極８０２および下部電極８０４が０ボルトで依然としてホールドされている状態で、画像データ電圧はデータ線Ｄ１に印加され、電圧は、駆動トランジスタ８３８をオンに切り替えるように走査線ＳＤ１に印加されうる。画像データ電圧は、その後、可動電極８０６に印加され、電荷Ｑがそこに蓄積することを引き起こす。電荷Ｑが印加された後、走査線Ｓ１上の電圧は接地電圧に戻されることができ、駆動トランジスタ８３８をオフに切り替える。
【００５７】
[0070] 時間期間１２４０におけるバイアス段階は上記で説明されたものと同一であり、ここにおいて電圧Ｖ０は上部電極線ＴＥおよび下部電極線ＢＥをわたって印加され、行に沿ったディスプレイ素子は、所望の位置に移動する。
【００５８】
[0071] 所望の場合、図６および８にあるような１つのトランジスタ８３８を用いて図１０Ａおよび１０Ｂで図示されているものと原則的に同一のリセット段階を実装することは可能である。１つのそのような実装では、各行に関して、データ線Ｄ１は、最初のリセット局面中にリセット電圧（例えば、接地）に向かうことができ、すぐに帯電局面が続き、ここにおいて一度ディスプレイ素子が（例えば、図１０Ａにあるような中央均衡位置、または図１０Ｂの変位された位置にある）所望の位置にリセットされるとＤ１上の電圧は、所望の電荷Ｑをインストールするために要求される電圧に移行する。しかしながら、これは、リセット位置への機械的移動のための長い待機時間が書き込まれる全ての行でもたらされるような欠点を有する。この不利益（penalty）は様々な方法で低減されうる。例えば、Ｄ１電圧出力は、短い持続時間リセット電圧と書き込み電圧との間で、各々の持続時間が機械応答時間よりむしろディスプレイ素子の電気応答時間に基づいて、入れ替わりうる。この実装では、リセット電圧がＤ１に印加される１以上の回数中、書き込まれている現在の線のいくつかの行分、先立った行は、そのトランジスタがオンにされ、その上部電極および下部電極が０ボルトにされる。これは、この行に沿った可動電極８０６から電荷を取り除くことになり、この行に関するトランジスタは迅速にオフにされうる。データ線Ｄ１上の電圧はその後、現在の行を帯電させるように使用されうる。フレーム書き込み手順が以前に非荷電された（uncharged）行に達する時間までに、それは所望のリセット状態に移動してしまっていることになり、帯電サイクルはその行に適用されうる。したがってリセットサイクルは帯電サイクルに先立ってアレイを下に移動する（move down）。別の実装では、リセット電圧と帯電させる電圧との間でＤ１を入れ替えるよりむしろ、Ｄ１は、５または１０帯電サイクル毎のように周期的にリセット電圧に向かうことができる。これらのリセットサイクルの各々の間に、現在書き込まれている行にいくつかの行分先立った行のグループの可動電極８０６はリセット電圧によって同時に非荷電され、フレーム書き込み手順がそれらの行に達したときに、連続して帯電する準備ができている。
【００５９】
[0072] 図１１Ａおよび１１Ｂは、複数のＩＭＯＤディスプレイ素子を含むディスプレイデバイス４０を例示しているシステムブロック図である。ディスプレイデバイス４０は、例えば、スマートフォン、セルラまたはモバイル電話でありうる。しかしながら、ディスプレイデバイス４０、またはこれの僅かなばらつきのあるもの（slight variation）の同じ構成要素はまた、テレビ、コンピュータ、タブレット、電子書籍リーダ、ハンドヘルドデバイス、およびポータブルメディアデバイスのような様々なタイプのディスプレイデバイスを例示している。
【００６０】
[0073] ディスプレイデバイス４０は、ハウジング４１、ディスプレイ３０、アンテナ４３、スピーカ４５、入力デバイス４８、およびマイクロフォン４６を含む。ハウジング４１は、射出成形および真空成形を含む様々な製造プロセスのうちのいずれかから形成されうる。加えて、ハウジング４１は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組み合わせを含む、様々な材料のいずれかから作られうる。ハウジング４１は、異なる色の、または異なるロゴ、ピクチャ、もしくはシンボルを含んでいる、他の取外し可能な部分と交換されうる、取外し可能な部分（図示せず）を含むことができる。
【００６１】
[0074] ディスプレイ３０は、本明細書で説明されている、双安定またはアナログディスプレイを含む様々なディスプレイのいずれかでありうる。ディスプレイ３０はまた、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ  ＬＣＤ、またはＴＦＴ  ＬＣＤ等のフラットパネルディスプレイ、あるいはＣＲＴまたは他の管デバイス等の非フラットパネルディスプレイを含むように構成されうる。加えて、ディスプレイ３０は、本明細書で説明されているＩＭＯＤベースディスプレイを含むことができる。
【００６２】
[0075] ディスプレイデバイス４０の構成要素は、図１１Ａで概略的に例示されている。ディスプレイデバイス４０は、ハウジング４１を含み、それの中に少なくとも部分的に密閉された追加の構成要素を含むことができる。例えば、ディスプレイデバイス４０は、トランシーバ４７に結合されうるアンテナ４３を含む、ネットワークインタフェース２７を含む。ネットワークインタフェース２７は、ディスプレイデバイス４０上で表示されうる画像データのためのソースでありうる。したがって、ネットワークインタフェース２７は、画像ソースモジュールの１つの例であるけれども、プロセッサ２１および入力デバイス４８もまた、画像ソースモジュールとしての役割をしうる。トランシーバ４７は、調整ハードウェア５２に接続されるプロセッサ２１に接続される。調整ハードウェア５２は、信号を調整（信号をフィルタまたは別の方法で操作）するように構成されうる。調整ハードウェア５２は、スピーカ４５およびマイクロフォン４６に接続されうる。プロセッサ２１はまた、入力デバイス４８およびドライバコントローラ２９に接続されうる。ドライバコントローラ２９は、フレームバッファ２８およびアレイドライバ２２に結合され、アレイドライバ２２は同様にディスプレイアレイ３０に結合されうる。図１１Ａに特に描かれていない素子を含むディスプレイデバイス４０における１以上の素子は、メモリデバイスとして機能するように構成され、プロセッサ２１と通信するように構成されうる。いくつかの実装では、電源５０は、特定のディスプレイデバイス４０の設計における実質的にすべての構成要素に電力を供給することができる。
【００６３】
[0076] ネットワークインタフェース２７は、ディスプレイデバイス４０がネットワークをわたって１以上のデバイスと通信することができるように、アンテナ４３およびトランシーバ４７を含む。ネットワークインタフェース２７はまた、例えばプロセッサ２１のデータ処理要件を軽減するいくつかの処理能力を有することができる。アンテナ４３は、信号を送信および受信することができる。いくつかの実装では、アンテナ４３は、ＩＥＥＥ１６．１１（ａ）、（ｂ）、または（ｇ）を含むＩＥＥＥ１６．１１規格、あるいはＩＥＥＥ８０２．１１ａ、ｂ、ｇ、ｎ、およびそれらのさらなる実装を含むＩＥＥＥ８０２．１１規格にしたがって、ＲＦ信号を送信および受信する。いくつかの他の実装では、アンテナ４３は、Ｂｌｕｅｔｏｏｔｈ規格にしたがってＲＦ信号を送信および受信する。セルラ電話のケースでは、アンテナ４３は、符号分割多元接続（ＣＤＭＡ）、周波数分割多元接続（ＦＤＭＡ）、時分割多元接続（ＴＤＭＡ）、グローバル移動体通信システム（ＧＳＭ（登録商標））、ＧＳＭ（登録商標）／ジェネラルパケットラジオサービス（ＧＰＲＳ：General Packet Radio Service）、エンハンスドデータＧＳＭ（登録商標）環境（ＥＤＧＥ：Enhanced Data GSM Environment）、地上基盤無線（ＴＥＴＲＡ：Terrestrial Trunked Radio）、広帯域ＣＤＭＡ（Ｗ‐ＣＤＭＡ（登録商標））、エボリューションデータオプティマイズド（ＥＶ‐ＤＯ: Evolution Data Optimized）、１ｘＥＶ‐ＤＯ、ＥＶ‐ＤＯ  Ｒｅｖ  Ａ、ＥＶ‐ＤＯ  Ｒｅｖ  Ｂ、高速パケットアクセス（ＨＳＰＡ）、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）、高速アップリンクパケットアクセス（ＨＳＵＰＡ）、発展型高速パケットアクセス（ＨＳＰＡ＋）、ロングタームエボリューション（ＬＴＥ）、ＡＭＰＳ、あるいは３Ｇ、４Ｇ、または５Ｇの技術を利用するシステムのようなワイヤレスネットワーク内で通信するために使用される他の既知信号を受信するように設計されうる。トランシーバ４７は、アンテナ４３から受信される信号を、それらがプロセッサ２１によって受信され、さらにプロセッサ２１によって操作されうるように予め処理することができる。トランシーバ４７はまた、プロセッサ２１から受信される信号を、それらがアンテナ４３を介してディスプレイデバイス４０から送信されうるように処理することもできる。
【００６４】
[0077] いくつかの実装では、トランシーバ４７は受信機によって置き換えられうる。加えていくつかの実装では、ネットワークインタフェース２７は画像ソースによって置き換えられ、画像ソースは、プロセッサ２１に送られる画像データを記憶する、または生み出すことができる。プロセッサ２１は、ディスプレイデバイス４０の全体の動作を制御することができる。プロセッサ２１は、ネットワークインタフェース２７または画像ソースから、圧縮された画像データのようなデータを受信し、生画像データに、または生画像データに容易に処理されうるフォーマットに、データを処理する。プロセッサ２１は、記憶のためにフレームバッファ２８に、またはドライバコントローラ２９に、処理されたデータを送ることができる。生データは通常、画像内の各ロケーションにおける画像特性を識別する情報を指す。例えは、そのような画像特性は、色、飽和、およびグレースケールレベルを含むことができる。
【００６５】
[0078] プロセッサ２１は、ディスプレイデバイス４０の動作を制御するために、マイクロコントローラ、ＣＰＵ、または論理ユニットを含むことができる。調整ハードウェア５２は、スピーカ４５に信号を送信するための、ならびにマイクロフォン４６から信号を受信するための増幅器およびフィルタを含むことができる。調整ハードウェア５２は、ディスプレイデバイス４０内の個別の構成要素であることができる、あるいはプロセッサ２１または他の構成要素内に組み込まれうる。
【００６６】
[0079] ドライバコントローラ２９は、直接プロセッサ２１、またはフレームバッファ２８のどちらかからプロセッサ２１によって生成された生画像データを取ることができ、アレイドライバ２２への高速送信のために適切に生画像データを再フォーマットすることができる。いくつかの実装では、ドライバコントローラ２９は、生画像データを、ディスプレイアレイ３０にわたって走査するのに適した時間順序を有するようなラスタ様フォーマットを有するデータフローに、再フォーマットすることができる。その後、ドライバコントローラ２９は、アレイドライバ２２にフォーマットされた情報を送る。ＬＣＤコントローラのようなドライバコントローラ２９はしばしば、スタンドアロン集積回路（ＩＣ）としてシステムプロセッサ２１と関連付けられるけれども、そのようなコントローラは多くの方法で実装されうる。例えば、コントローラは、ハードウェアとしてプロセッサ２１に埋め込まれるか、ソフトウェアとしてプロセッサ２１に埋め込まれるか、またはハードウェアにおいてアレイドライバ２２と完全に一体化されるか、でありうる。
【００６７】
[0080] アレイドライバ２２は、ドライバコントローラ２９からフォーマットされた情報を受信することができ、ビデオデータを、ディスプレイ素子のディスプレイのｘ‐ｙマトリクスから来る、数百の、および時には数千の（またはそれより多くの）リード線に毎秒何回も適用される波形の並列セットに再フォーマットすることができる。
【００６８】
[0081] いくつかの実装では、ドライバコントローラ２９、アレイドライバ２２、およびディスプレイアレイ３０は、本明細書で説明されているディスプレイのタイプのうちのいずれにも適している。例えば、ドライバコントローラ２９は、従来のディスプレイコントローラ、または双安定ディスプレイコントローラ（ＩＭＯＤディスプレイ素子コントローラ等）でありうる。加えて、アレイドライバ２２は、従来のドライバ、または双安定ディスプレイドライバ（ＩＭＯＤディスプレイ素子ドライバ等）でありうる。さらに、ディスプレイアレイ３０は、従来のディスプレイアレイ、または双安定ディスプレイアレイ（ＩＭＯＤディスプレイ素子のアレイを含むディスプレイ等）でありうる。いくつかの実装では、ドライバコントローラ２９は、アレイドライバ２２と一体化されうる。そのような実装は、高集積システム、例えば、モバイル電話、ポータブル電子デバイス、ウォッチまたは小面積ディスプレイ、において有用でありうる。
【００６９】
[0082] いくつかの実装では、入力デバイス４８は、例えば、ユーザがディスプレイデバイス４０の動作を制御することを可能にするように構成されうる。入力デバイス４８は、ＱＷＥＲＴＹキーボードもしくは電話キーパッド等のキーパッド、ボタン、スイッチ、ロッカ（rocker）、接触感知スクリーン（touch-sensitive screen）、ディスプレイアレイ３０と一体化された接触感知スクリーン、または圧力もしくは熱感知膜を含むことができる。マイクロフォン４６は、ディスプレイデバイス４０のための入力デバイスとして構成されうる。いくつかの実装では、マイクロフォン４６を通じたボイスコマンドは、ディスプレイデバイス４０の動作を制御するために使用されうる。
【００７０】
[0083] 電源５０は、様々なエネルギー貯蔵デバイスを含むことができる。例えば、電源５０は、ニッケルカドミウムバッテリーまたはリチウムイオンバッテリー等の再充電式バッテリでありうる。再充電可能なバッテリを使用する実装では、再充電式バッテリは、例えば、壁面ソケットまたは光起電デバイスもしくはアレイから来る電力を使用して、充電可能でありうる。代わりとして、再充電式バッテリは、ワイヤレスに充電可能でありうる。電源５０はまた、再生可能エネルギーソース、キャパシタ、あるいはプラスチック太陽電池または太陽電池塗料を含む太陽電池でありうる。電源５０は、壁コンセントから電力を受け取るように構成されうる。
【００７１】
[0084] いくつかの実装では、制御プログラマビリティは、電子ディスプレイシステムにおけるいくつかの場所に設置されうるドライバコントローラ２９に存在する。いくつかの他の実装では、制御プログラマビリティは、アレイドライバ２２に存在する。上記で説明された最適化は、任意の数のハードウェアおよび／またはソフトウェア構成要素で、かつ様々な構成で実行されうる。
【００７２】
[0085] 本明細書で使用されているように、項目のリスト「のうちの少なくとも１つ」を指す表現は、単一のメンバを含む、それらの項目のあらゆる組み合わせを指す。例として、「ａ、ｂ、またはｃのうちの少なくとも１つ」は、ａ、ｂ、ｃ、ａ‐ｂ、ａ‐ｃ、ｂ‐ｃ、およびａ‐ｂ‐ｃをカバーすることが意図される。
【００７３】
[0086] 本明細書で開示された実装と関連して説明される様々な実例となる論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組み合わせとして実装されうる。ハードウェアおよびソフトウェアの互換性は、概して機能性の点から説明され、様々な実例となる構成要素、ブロック、モジュール、回路、および上記で説明されたステップで例示されている。このような機能が、ハードウェアで実装されるか、ソフトウェアで実装されるかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。
【００７４】
[0087] 本明細書で開示された態様に関連して説明された様々な実例となる論理、論理ブロック、モジュール、および回路を実装するために使用されるハードウェアならびにデータ処理装置は、汎用単一チップのプロセッサまたは汎用マルチチップのプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、あるいは他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア構成要素、または本明細書で説明された機能を実行するために設計された、それらの任意の組合せで実装または実行されうる。汎用プロセッサは、マイクロプロセッサ、または、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシン（state machine）でありうる。プロセッサはまた、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１以上のマイクロプロセッサ、あるいはあらゆる他のこのような構成である、コンピューティングデバイスの組み合わせとして実装されうる。いくつかの実装では、特定のステップおよび方法は、所与の機能に特有である回路によって実行されうる。
【００７５】
[0088] １以上の様態では、説明されている機能は、本明細書で開示される構造、およびこれらの構造的均等物を含む、ハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェアまたはこれらのあらゆる組み合わせで実装されうる。本明細書で説明されている主題の実装はまた、データ処理装置による実行のための、またはデータ処理装置の動作を制御するためのコンピュータ記憶媒体上で符号化される、１以上のコンピュータプログラム、すなわちコンピュータプログラムの命令の１以上のモジュール、として実装されることができる。
【００７６】
[0089] 本開示で説明される実装への様々な変更は、当業者にとって容易に明らかであり、および、本明細書で定められる一般的な原理は、本開示の趣旨または範囲から逸脱することなく他の実装に適用されうる。したがって、本願の請求項は、本明細書で図示された実装に限定されることを意図されないけれども、本明細書で開示されたこの開示、原理、および新規な特徴と合致する最も広い範囲が与えられるべきである。加えて、「上側」および「下側」という用語が図を説明しやすくするために時折使用されており、適切に方向付けされたページ上の図の方向付けに対応する相対的な位置を示し、例えば実装されているようなＩＭＯＤディスプレイ素子の適切な方向付けを反映しているわけではないことを当業者は容易に認識するだろう。
【００７７】
[0090] 別個の実装のコンテクストで本明細書で説明されている、ある特定の特徴もまた、単一の実装で組み合わせて実装されることができる。反対に、単一の実装のコンテクストで説明されている様々な特徴もまた、複数の実装で別個に、または任意の適したサブコンビネーションで実装されうる。さらに、特徴はある特定の組み合わせで作用するように上記で説明され、最初のうちからでさえそのように請求されうるけれども、特許請求される組み合わせからの１以上の特徴は、いくつかのケースでは、その組み合わせから削除されることができ、請求される組み合わせは、サブコンビネーション、またはサブコンビネーションのバリエーションを対象にしうる。
【００７８】
[0091] 同様に、動作は、特定の順序で図面に描かれているけれども、所望の結果を得るために、そのような動作が図示された特定の順序で、または連続した順序で実行される必要がなく、または、すべての例示された動作が実行される必要がないことを当業者は容易に認識さするだろう。さらに、図面はフロー図の形式で１つ多い例示的なプロセスを概略的に描きうる。しかしながら、描かれていない他の動作が、概略的に例示されている例示的なプロセスに組み込まれうる。例えば、１以上の追加の動作が、例示された動作のいずれの前でも、後でも、同時でも、またはいずれの間でも実行されうる。ある特定の環境では、マルチタスクおよび平行処理は利点がある場合がある。さらに、上記で説明された実装における様々なシステム構成要素の分離が、すべての実装においてそのような分離を要求するように理解されるべきではなく、説明されているプログラム構成要素およびシステムは、概して、単一のソフトウェア製品に共に一体化される、または複数のソフトウェア製品にパッケージされることができると理解されるべきである。加えて、他の実装は、以下の請求項の範囲内にある。いくつかのケースでは、請求項に記載される動作は、異なる順序で実行されることができ、それでもなお所望の結果を得ることができる。
【図１Ａ】
2015532732.tif 000004
【図１Ｂ】
2015532732.tif 000005
【図２】
2015532732.tif 000006
【図３】
2015532732.tif 000007
【図４】
2015532732.tif 000008
【図５】
2015532732.tif 000009
【図６】
2015532732.tif 000010
【図７Ａ】
2015532732.tif 000011
【図７Ｂ】
2015532732.tif 000012
【図８】
2015532732.tif 000013
【図９Ａ】
2015532732.tif 000014
【図９Ｂ】
2015532732.tif 000015
【図１０Ａ】
2015532732.tif 000016
【図１０Ｂ】
2015532732.tif 000017
【図１０Ｃ】
2015532732.tif 000018
【図１１Ａ】
2015532732.tif 000019
【図１１Ｂ】
2015532732.tif 000020
【国際調査報告】
2015532732.tif 000021
2015532732.tif 000022