(57)【要約】本発明は、スタック構造を有する電力増幅器に関するものであって、本発明の一実施形態によるスタック構造を有する電力増幅器は、電源から電源電圧が印加され、入力信号を入力されて増幅する第１駆動増幅段と、電源入力端が、第１駆動増幅段の接地端と連結されて、仮想接地電圧が印加され、入力端が、第１駆動増幅段の出力端と連結されて、第１駆動増幅段の出力信号を入力されて増幅する第２駆動増幅段と、電源から電源電圧が印加され、入力端が、第２駆動増幅段の出力端と連結されて、第２駆動増幅段の出力信号を入力されて増幅する電力増幅段と、を含む。これにより、多段増幅器を構成する複数の駆動増幅段をスタック構造で連結させることによって、電源電圧を供給するレギュレータの個数を減らし、集積回路の設計面積を減らすことができる。【選択図】図２
2015521827.tif 000002
【特許請求の範囲】
【請求項１】
電源から電源電圧が印加され、入力信号を入力されて増幅する第１駆動増幅段と、
電源入力端が、前記第１駆動増幅段の接地端と連結されて、仮想接地電圧が印加され、入力端が、前記第１駆動増幅段の出力端と連結されて、前記第１駆動増幅段の出力信号を入力されて増幅する第２駆動増幅段と、
前記電源から前記電源電圧が印加され、入力端が、前記第２駆動増幅段の出力端と連結されて、前記第２駆動増幅段の出力信号を入力されて増幅する電力増幅段と、
を含むスタック構造を有する電力増幅器。
【請求項２】
電源入力端が、前記第２駆動増幅段の接地端と連結されて、前記仮想接地電圧が印加され、入力端が、前記第２駆動増幅段の出力端と連結されて、前記第２駆動増幅段の出力信号を入力されて増幅する第３駆動増幅段をさらに含み、
前記電力増幅段は、
前記第３駆動増幅段の出力信号を入力されて増幅する請求項１に記載のスタック構造を有する電力増幅器。
【請求項３】
前記第３駆動増幅段は、
前記第１または第２駆動増幅段に少なくとも一回順次に反復されて連結される請求項２に記載のスタック構造を有する電力増幅器。
【請求項４】
前記電源から前記電源電圧が印加され、入力端が、前記第１駆動増幅段の出力端と連結されて、前記第１駆動増幅段の出力信号を入力されて増幅する第３駆動増幅段と、
電源入力端が、前記第１及び第３駆動増幅段の接地端と連結されて、仮想接地電圧が印加され、入力端が、前記第３駆動増幅段の出力端と連結されて、前記第３駆動増幅段の出力信号を入力されて増幅する第４駆動増幅段と、をさらに含み、
前記第２駆動増幅段は、
入力端が、前記第４駆動増幅段の出力端と連結されて、前記第４駆動増幅段の出力信号を入力されて増幅する請求項１に記載のスタック構造を有する電力増幅器。
【請求項５】
前記第３駆動増幅段及び前記第４駆動増幅段は、
それぞれ前記第１駆動増幅段及び前記第２駆動増幅段に対応して少なくとも一回順次に反復されて連結される請求項４に記載のスタック構造を有する電力増幅器。
【請求項６】
前記第１駆動増幅段は、
ソースに前記電源から前記電源電圧が印加され、ゲートに第１入力信号が入力される第１トランジスタと、
前記第１トランジスタと反対極性を有し、ドレインに前記第１トランジスタのドレインが連結され、ゲートに前記第１入力信号が入力される第２トランジスタと、
ソースに前記電源から前記電源電圧が印加され、ゲートに第２入力信号が入力される第３トランジスタと、
前記第３トランジスタと反対極性を有し、ドレインに前記第３トランジスタのドレインが連結され、ゲートに前記第２入力信号が入力される第４トランジスタと、
を含む請求項１に記載のスタック構造を有する電力増幅器。
【請求項７】
前記第２駆動増幅段は、
ソースが、前記第２トランジスタのソース及び前記第４トランジスタのソースと連結され、ゲートが、前記第１トランジスタのドレイン及び前記第２トランジスタのドレインと連結される第５トランジスタと、
前記第５トランジスタと反対極性を有し、ドレインが、前記第５トランジスタのドレインと連結され、ゲートが、前記第５トランジスタのゲートと連結される第６トランジスタと、
ソースが、前記第２トランジスタのソース及び前記第４トランジスタのソースと連結され、ゲートが、前記第３トランジスタのドレイン及び前記第４トランジスタのドレインと連結される第７トランジスタと、
前記第７トランジスタと反対極性を有し、ドレインが、前記第７トランジスタのドレインと連結され、ゲートが、前記第７トランジスタのゲートと連結される第８トランジスタと、
を含む請求項６に記載のスタック構造を有する電力増幅器。
【請求項８】
一端が、前記第１トランジスタのゲート及び前記第２トランジスタのゲートと連結され、他端が、前記第１トランジスタのドレイン及び前記第２トランジスタのドレインと連結される第１抵抗と、
一端が、前記第３トランジスタのゲート及び前記第４トランジスタのゲートと連結され、他端が、前記第３トランジスタのドレイン及び前記第４トランジスタのドレインと連結される第２抵抗と、
をさらに含む請求項６に記載のスタック構造を有する電力増幅器。
【請求項９】
一端が、前記第５トランジスタのゲート及び前記第６トランジスタのゲートと連結され、他端が、前記第５トランジスタのドレイン及び前記第６トランジスタのドレインと連結される第３抵抗と、
一端が、前記第７トランジスタのゲート及び前記第８トランジスタのゲートと連結され、他端が、前記第７トランジスタのドレイン及び前記第８トランジスタのドレインと連結される第４抵抗と、
をさらに含む請求項７に記載のスタック構造を有する電力増幅器。
【請求項１０】
前記電力増幅段は、
前記第５トランジスタ及び第６トランジスタのドレインと連結される接点と連結されて、第１出力信号を入力され、前記第７トランジスタ及び第８トランジスタのドレインと連結される接点と連結されて、第２出力信号を入力される請求項７に記載のスタック構造を有する電力増幅器。
【請求項１１】
前記第１駆動増幅段には、前記第２駆動増幅段の接地端が電源入力端と連結されて、仮想接地電圧が印加され、
前記第２駆動増幅段には、前記電源から前記電源電圧が印加される請求項１に記載のスタック構造を有する電力増幅器。
【請求項１２】
電源から電源電圧が印加され、入力信号を入力されて増幅する第１駆動増幅段と、
前記電源から前記電源電圧が印加され、入力端が、前記第１駆動増幅段の出力端と連結されて、前記第１駆動増幅段の出力信号を入力されて増幅する第２駆動増幅段と、
電源入力端が、前記第１駆動増幅段の接地端及び前記第２駆動増幅段の接地端と連結されて、仮想接地電圧が印加され、入力端が、前記第２駆動増幅段の出力端と連結されて、前記第２駆動増幅段の出力信号を入力されて増幅する電力増幅段と、
を含むスタック構造を有する電力増幅器。
【請求項１３】
前記駆動増幅段または前記電力増幅段は、
差動増幅構造またはシングルエンド増幅構造で具現される請求項１ないし請求項１２のうち何れか一項に記載のスタック構造を有する電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタック構造を有する電力増幅器に係り、より詳細には、駆動増幅段に使われる増幅器をスタック構造で連結する技術に関する。
【背景技術】
【０００２】
電力増幅器は、駆動増幅段と電力増幅段とを含む。駆動増幅段（ｄｒｉｖｅｒ  ｓｔａｇｅ）は、電力増幅段（ｐｏｗｅｒ  ｓｔａｇｅ）で最大出力を有するように電力増幅段の前段に設けられて、入力信号をあらかじめ増幅するための目的として使われる。この場合、入力信号を増幅するためには、電源電圧ＶＤＤが必要となるが、電力増幅器を駆動増幅段と電力増幅段とで構成する場合には、各段での増幅利得が異なるので、電源電圧を別途に供給しなければならない。
【０００３】
図１は、従来の多段電力増幅器１００の回路図である。図１を参照すると、従来の多段電力増幅器１００は、第１駆動増幅段１１０、第２駆動増幅段１２０及び電力増幅段１３０を含む。この場合、第１駆動増幅段１１０は、入力端１１１を通じて入力された第１信号を増幅し、出力端１１４と連結された第２駆動増幅段１２０の入力端１２１に増幅された第１信号である第２信号を出力する。第２駆動増幅段１２０は、入力端１２１が第１駆動増幅段１１０の出力端１１４と連結されて、第２信号を入力されて増幅し、出力端１２４と連結された電力増幅段１３０の入力端１３１に第２信号を増幅した第３信号を出力する。電力増幅段１３０は、入力端１３１と連結された第２駆動増幅段１２０の出力端１２４から入力された第３信号を増幅し、出力端１３４を通じて第３信号を増幅した第４信号を出力する。
【０００４】
一般的な場合、第１駆動増幅段１１０及び第２駆動増幅段１２０は、電力増幅段１３０に比べて低い出力電力が必要である。したがって、第１駆動増幅段１１０、第２駆動増幅段１２０及び電力増幅段１３０が、互いにカスケード（ｃａｓｃａｄｅ）形態で連結され、第１駆動増幅段１１０及び第２駆動増幅段１２０の電源入力端１１２、１２２と電力増幅段１３０の電源入力端１３２には、互いに異なる電源電圧が印加され、それぞれの接地端１１３、１２３、１３３は、いずれも接地される構造の多段電力増幅器１００が開発された。この場合、第１及び第２駆動増幅段１１０、１２０に印加される電源電圧と電力増幅段１３０に印加される電源電圧とが異なるために、別個のレギュレータ（ｒｅｇｕｌａｔｏｒ）回路が必要であり、これにより、電力効率が低くなり、集積回路設計時に、回路の複雑性及び設計面積の減少を引き起こす問題点がある。
【０００５】
本発明の背景となる技術は、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国登録特許第１０−０７７５９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的な課題は、多段電力増幅器を構成するに当たり、電源電圧を供給するレギュレータの個数を減らし、集積回路の設計面積を減らすために、複数の駆動増幅段をスタック構造で連結させるスタック構造を有する電力増幅器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一実施形態に係るスタック構造を有する電力増幅器は、電源から電源電圧が印加され、入力信号を入力されて増幅する第１駆動増幅段と、電源入力端が、前記第１駆動増幅段の接地端と連結されて、仮想接地電圧が印加され、入力端が、前記第１駆動増幅段の出力端と連結されて、前記第１駆動増幅段の出力信号を入力されて増幅する第２駆動増幅段と、前記電源から前記電源電圧が印加され、入力端が、前記第２駆動増幅段の出力端と連結されて、前記第２駆動増幅段の出力信号を入力されて増幅する電力増幅段と、を含む。
【０００９】
また、電源入力端が、前記第２駆動増幅段の接地端と連結されて、前記仮想接地電圧が印加され、入力端が、前記第２駆動増幅段の出力端と連結されて、前記第２駆動増幅段の出力信号を入力されて増幅する第３駆動増幅段をさらに含み、前記電力増幅段は、前記第３駆動増幅段の出力信号を入力されて増幅することができる。
【００１０】
また、前記第３駆動増幅段は、前記第１または第２駆動増幅段に少なくとも一回順次に反復されて連結されうる。
【００１１】
また、前記電源から前記電源電圧が印加され、入力端が、前記第１駆動増幅段の出力端と連結されて、前記第１駆動増幅段の出力信号を入力されて増幅する第３駆動増幅段と、電源入力端が、前記第１及び第３駆動増幅段の接地端と連結されて、仮想接地電圧が印加され、入力端が、前記第３駆動増幅段の出力端と連結されて、前記第３駆動増幅段の出力信号を入力されて増幅する第４駆動増幅段と、をさらに含み、前記第２駆動増幅段は、入力端が前記第４駆動増幅段の出力端と連結されて、前記第４駆動増幅段の出力信号を入力されて増幅することができる。
【００１２】
また、前記第３駆動増幅段及び前記第４駆動増幅段は、それぞれ前記第１駆動増幅段及び前記第２駆動増幅段に対応して少なくとも一回順次に反復されて連結されうる。
【００１３】
また、前記第１駆動増幅段は、ソースに前記電源から前記電源電圧が印加され、ゲートに第１入力信号が入力される第１トランジスタと、前記第１トランジスタと反対極性を有し、ドレインに前記第１トランジスタのドレインが連結され、ゲートに前記第１入力信号が入力される第２トランジスタと、ソースに前記電源から前記電源電圧が印加され、ゲートに第２入力信号が入力される第３トランジスタと、前記第３トランジスタと反対極性を有し、ドレインに前記第３トランジスタのドレインが連結され、ゲートに前記第２入力信号が入力される第４トランジスタと、を含みうる。
【００１４】
また、前記第２駆動増幅段は、ソースが前記第２トランジスタのソース及び前記第４トランジスタのソースと連結され、ゲートが前記第１トランジスタのドレイン及び前記第２トランジスタのドレインと連結される第５トランジスタと、前記第５トランジスタと反対極性を有し、ドレインが、前記第５トランジスタのドレインと連結され、ゲートが、前記第５トランジスタのゲートと連結される第６トランジスタと、ソースが、前記第２トランジスタのソース及び前記第４トランジスタのソースと連結され、ゲートが、前記第３トランジスタのドレイン及び前記第４トランジスタのドレインと連結される第７トランジスタと、前記第７トランジスタと反対極性を有し、ドレインが、前記第７トランジスタのドレインと連結され、ゲートが、前記第７トランジスタのゲートと連結される第８トランジスタと、を含みうる。
【００１５】
また、一端が、前記第１トランジスタのゲート及び前記第２トランジスタのゲートと連結され、他端が、前記第１トランジスタのドレイン及び前記第２トランジスタのドレインと連結される第１抵抗と、一端が、前記第３トランジスタのゲート及び前記第４トランジスタのゲートと連結され、他端が、前記第３トランジスタのドレイン及び前記第４トランジスタのドレインと連結される第２抵抗と、をさらに含みうる。
【００１６】
また、一端が、前記第５トランジスタのゲート及び前記第６トランジスタのゲートと連結され、他端が、前記第５トランジスタのドレイン及び前記第６トランジスタのドレインと連結される第３抵抗と、一端が、前記第７トランジスタのゲート及び前記第８トランジスタのゲートと連結され、他端が、前記第７トランジスタのドレイン及び前記第８トランジスタのドレインと連結される第４抵抗と、をさらに含みうる。
【００１７】
また、前記電力増幅段は、前記第５トランジスタ及び第６トランジスタのドレインと連結される接点と連結されて、第１出力信号を入力され、前記第７トランジスタ及び第８トランジスタのドレインと連結される接点と連結されて、第２出力信号を入力されうる。
【００１８】
また、前記第１駆動増幅段には、前記第２駆動増幅段の接地端が電源入力端と連結されて、仮想接地電圧が印加され、前記第２駆動増幅段には、前記電源から前記電源電圧が印加されうる。
【００１９】
本発明のさらに他の実施形態に係るスタック構造を有する電力増幅器は、電源から電源電圧が印加され、入力信号を入力されて増幅する第１駆動増幅段と、前記電源から前記電源電圧が印加され、入力端が、前記第１駆動増幅段の出力端と連結されて、前記第１駆動増幅段の出力信号を入力されて増幅する第２駆動増幅段と、電源入力端が、前記第１駆動増幅段の接地端及び前記第２駆動増幅段の接地端と連結されて、仮想接地電圧が印加され、入力端が、前記第２駆動増幅段の出力端と連結されて、前記第２駆動増幅段の出力信号を入力されて増幅する電力増幅段と、を含む。
【００２０】
また、前記駆動増幅段または前記電力増幅段は、差動増幅構造またはシングルエンド増幅構造で具現されうる。
【発明の効果】
【００２１】
これにより、多段増幅器を構成する複数の駆動増幅段をスタック構造で連結させることによって、電源電圧を供給するレギュレータの個数を減らし、集積回路の設計面積を減らすことができる。
【図面の簡単な説明】
【００２２】
【図１】従来の多段電力増幅器の回路図である。
【図２】本発明の一実施形態に係るスタック構造を有する電力増幅器の回路図である。
【図３】図２のスタック構造を有する電力増幅器に駆動増幅段が追加された回路図である。
【図４】図２のスタック構造を有する電力増幅器にカスケード形態で駆動増幅段が追加された回路図である。
【図５】図２のスタック構造を有する電力増幅器で第１駆動増幅段と第２駆動増幅段との位置を変形させた回路図である。
【図６】図２のスタック構造を有する電力増幅器の第１駆動増幅段と第２駆動増幅段とを差動増幅器に具現した回路図である。
【図７】本発明のさらに他の実施形態に係るスタック構造を有する電力増幅器の回路図である。
【発明を実施するための形態】
【００２３】
以下、添付図面を参照して、本発明の実施形態を詳細に説明する。使われる用語は、実施形態での機能を考慮して選択された用語であって、その用語の意味は、ユーザ、運用者の意図または判例などによって変わりうる。したがって、後述する実施形態で使われた用語の意味は、本明細書に具体的に定義された場合には、その定義に従い、具体的な定義がない場合は、当業者が一般的に認識する意味として解釈されねばならない。
【００２４】
図２は、本発明の一実施形態によるスタック構造を有する電力増幅器の回路図である。
【００２５】
図２を参照すると、本発明の一実施形態によるスタック構造を有する電力増幅器２００は、第１駆動増幅段２１０、第２駆動増幅段２２０及び電力増幅段２３０を含む。
【００２６】
第１駆動増幅段２１０は、入力信号を入力されて増幅し、電源（図示せず）から電源電圧が印加される。具体的に、入力端２１１から入力信号を入力されて増幅し、電源入力端２１２から外部電源の電源電圧が印加される。また、第１駆動増幅段２１０の接地端２１３は、第２駆動増幅段２２０の電源入力端２２２と連結され、出力端２１４は、第２駆動増幅段２２０の入力端２２１と連結される。この場合、第１駆動増幅段２１０は、クラスＡ、ＡＢ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、及びＳのうち何れか１つの増幅特性を有しうる。
【００２７】
第２駆動増幅段２２０は、入力端２２１が第１駆動増幅段２１０の出力端２１４と連結されて、第１駆動増幅段２１０の出力信号を入力されて増幅し、電源入力端２２２が第１駆動増幅段２１０の接地端２１３と連結されて、仮想接地電圧が印加される。また、第２駆動増幅段２２０の接地端２２３は接地され、出力端２２４は電力駆動部２３０の入力端２３１と連結される。この場合、第２駆動増幅段２２０は、クラスＡ、ＡＢ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、及びＳのうち何れか１つの増幅特性を有しうる。
【００２８】
ここで、仮想接地電圧は、第２駆動増幅段２２０に印加される電源電圧を意味するものであって、具体的に、第１駆動増幅段２１０と第２駆動増幅段２２０とが電圧的には互いに連結されて、電源電圧が各増幅端２１０、２２０に配分されるが、実際には、各増幅端２１０、２２０に別個の電源電圧が印加される状態を意味する。したがって、第１駆動増幅段２１０の接地端２１３は、実際に接地されていないが、第２駆動増幅段２２０の電源入力端２２２と連結されることによって、仮想接地された効果を有する。
【００２９】
電力増幅段２３０は、入力端２３１が第２駆動増幅段２２０の出力端２２４と連結されて、第２駆動増幅段２２０の出力信号を入力されて増幅し、電源入力端２３２を通じて電源から電源電圧が印加され、接地端２３３は、接地され、出力端２３４は、増幅された第２駆動増幅段２２０の出力信号を電力増幅器２３０の出力信号に出力する。この場合、電力増幅段２３０は、クラスＡ、ＡＢ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、及びＳのうち何れか１つの増幅特性を有しうる。
【００３０】
図２のスタック構造を有する電力増幅器２００を、図１の多段増幅器１００と比較すると、第１駆動増幅段２１０の接地端２１３が接地されるものではなく、第２駆動増幅段２２０の電源入力端２２２に連結されて、仮想接地電源が印加されるという点で差異点がある。また、第１駆動増幅段２１０と電力増幅段２３０とが同じ電源から電源電圧が印加されるという点で差異点がある。
【００３１】
例えば、第１駆動増幅段２１０に印加される電源電圧が、３．３［Ｖ］である場合、第１駆動増幅段２１０及び第２駆動増幅段２２０のそれぞれには、１．６５［Ｖ］の電源電圧が印加されるような効果を有する。この場合、電力増幅段２３０は、第１駆動増幅段２１０と同じ電源電圧が印加されるので、３．３［Ｖ］の電源電圧が印加される。したがって、１つの電源電圧を用いて第１駆動増幅段２１０、第２駆動増幅段２２０及び電力増幅段２３０に電源電圧を印加することができる。したがって、図１と比較して、第１駆動増幅段２１０、第２駆動増幅段２２０及び電力増幅段２３０に互いに異なる電源電圧を供給するために使われるレギュレータの個数を減らすことができる。
【００３２】
また、駆動増幅段または電力増幅段は、差動増幅構造またはシングルエンド（ｓｉｎｇｌｅ−ｅｎｄｅｄ）増幅構造で具現されうる。例えば、第１駆動増幅段２１０、第２駆動増幅段２２０及び電力増幅段２３０いずれもが、差動増幅構造またはシングルエンド増幅構造で具現されうる。また、第１駆動増幅段２１０、第２駆動増幅段２２０は、差動増幅構造で具現され、電力増幅段２３０は、シングルエンド増幅構造で具現され、第１駆動増幅段２１０、第２駆動増幅段２２０は、シングルエンド構造で具現され、電力増幅段２３０は、差動増幅構造でも具現される。
【００３３】
図３は、図２のスタック構造を有する電力増幅器に駆動増幅段が追加された回路図である。
【００３４】
図３を参照すると、スタック構造を有する電力増幅器３００は、第１駆動増幅段３１０、第２駆動増幅段３２０、第３駆動増幅段３３０及び電力増幅段３４０を含む。
【００３５】
第１駆動増幅段３１０は、入力端３１１から入力信号が入力され、電源入力端３１２から電源電圧が印加され、接地端３１３は、第２駆動増幅段３２０の電源入力端３２２と連結され、出力端３１４は、第２駆動増幅段３２０の入力端３２１と連結される。
【００３６】
第２駆動増幅段３２０は、入力端３２１が第１駆動増幅段３１０の出力端３１４と連結され、電源入力端３２２が第１駆動増幅器３１０の接地端３１３と連結され、接地端３２３が第３駆動増幅器３３０の電源入力端３３２と連結され、出力端３２４が第３駆動増幅段３３０の入力端３３１と連結される。
【００３７】
第３駆動増幅段３３０は、入力端３３１が第２駆動増幅段３２０の出力端３２４と連結され、電源入力端３３２が第２駆動増幅段３２０の接地端３２３と連結され、接地端３３３は、接地され、出力端３３４は、電力増幅段３４０の入力端３４１と連結される。
【００３８】
電力増幅段３４０は、入力端３４１が第３駆動増幅段３３０の出力端３３４と連結され、電源入力端３４２には、第１駆動増幅段３１０の電源入力端３１２のような電源の電源電圧が印加され、接地端３４３は、接地され、出力端３４４を通じて第３駆動増幅段３３０から入力された信号を増幅して出力する。
【００３９】
例えば、第１駆動増幅段３１０の電源入力端３１２に印加される電源電圧が、４．５［Ｖ］である場合、第１駆動増幅段３１０、第２駆動増幅段３２０及び第３電力増幅段３３０に印加されるそれぞれの電源電圧は、実質的に１．５［Ｖ］になって、電源の電源電圧が１／３ほど分配される。また、電力増幅段３４０の電源電圧は、４．５［Ｖ］が印加される。したがって、１つの４．５［Ｖ］の電源電圧のみで全体電力増幅器３００を駆動させることができるために、電源電圧を供給するレギュレータを１つのみ使うことができる。
【００４０】
また、第３駆動増幅段３３０は、第１または第２駆動増幅段３１０、３２０に少なくとも一回順次に反復されて連結されうる。すなわち、第３駆動増幅段３３０のような連結方式で第４駆動増幅段（図示せず）、第５駆動増幅段（図示せず）などの下位駆動増幅段がさらに連結されうる。この場合、最下位駆動増幅段の出力端が電力増幅段３４０の入力端３４１と連結され、追加される駆動増幅段の個数は、ユーザの設定によって異なりうる。
【００４１】
図４は、図２のスタック構造を有する電力増幅器にカスケード形態で駆動増幅段が追加された回路図である。
【００４２】
図４を参照すると、スタック構造を有する電力増幅器４００は、第１駆動増幅段４１０、第２駆動増幅段４２０、第３駆動増幅段４３０、第４駆動増幅段４４０及び電力増幅段４５０を含む。
【００４３】
第１駆動増幅段４１０は、入力端４１１から入力信号が入力され、電源入力端４１２から電源電圧が印加され、接地端４１３は、第２駆動増幅段４２０の電源入力端４２２と連結され、出力端４１４は、第３駆動増幅段４３０の入力端４３１と連結される。
【００４４】
第２駆動増幅段４２０は、入力端４２１が第４駆動増幅段４４０の出力端４４４と連結され、電源入力端４２２が第１駆動増幅器４１０の接地端４１３と連結され、接地端４２３は、接地され、出力端４２４が電力増幅段４５０の入力端４５１と連結される。
【００４５】
第３駆動増幅段４３０は、入力端４３１が第１駆動増幅段４１０の入力端４１１と連結され、電源入力端４３２には、電源電圧が印加され、接地端４３３は、第４駆動増幅段４４０の電源入力端４４２と連結され、出力端４３４は、第４駆動増幅段４４０の入力端４４１と連結される。
【００４６】
第４駆動増幅段４４０は、入力端４４１が第３駆動増幅段４３０の出力端４３４と連結され、電源入力端４４２が第１駆動増幅段４１０の接地端４１３、第３駆動増幅段４３０の接地端４３３及び第２駆動増幅段４２０の電源入力端４２２と連結され、接地端４４３が接地され、出力端４４４は、第２駆動増幅段４２０の入力端４２１と連結される。
【００４７】
電力増幅段４５０は、入力端４５１が第２駆動増幅段４２０の出力端４２４と連結され、電源入力端４５２は、電源の電源電圧が印加され、接地端４５３は、接地され、出力端４５４は、第２駆動増幅段４２０の出力信号を増幅して出力する。
【００４８】
この場合、第１駆動増幅段４１０と第３駆動増幅段４３０は、互いにカスケード形態で連結されて、１つのセットを形成し、第２駆動増幅段４２０と第４駆動増幅段４４０は、互いにカスケード形態で連結されて、１つのセットを形成して、電源から印加される電源電圧が並列に分配される。例えば、第１駆動増幅段４１０、第３駆動増幅段４３０及び電力増幅段４５０に印加される電源電圧が、３．６［Ｖ］である場合、実質的に、第１駆動増幅段４１０及び第３駆動増幅段４３０には、１．８［Ｖ］の電源電圧が印加され、第２駆動増幅段４２０及び第４駆動増幅段４４０には、１．８［Ｖ］の電源電圧が印加され、電力増幅段４５０には、３．６［Ｖ］の電源電圧が印加される。
【００４９】
また、少なくとも１つの第３駆動増幅段４３０及び第４駆動増幅段４４０が、それぞれ第１駆動増幅段４１０及び第２駆動増幅段４２０にカスケード形態で少なくとも一回順次に反復されて連結されうる。追加される第３駆動増幅段４３０及び第４駆動増幅段４４０の個数は、ユーザの設定によって異なりうる。
【００５０】
図５は、図２のスタック構造を有する電力増幅器で第１駆動増幅段と第２駆動増幅段との位置を変形させた回路図である。
【００５１】
図５を参照すると、第１駆動増幅段５１０は、入力端５１１に入力信号が入力され、電源入力端５１２に第２駆動増幅段５２０の接地端５２３と連結されて、仮想電圧が印加され、接地端５１３は、接地され、出力端５１４は、第２駆動増幅段５２０の入力端５２１と連結されて、入力信号を増幅した信号を出力する。
【００５２】
第２駆動増幅段５２０は、入力端５２１が第１駆動増幅段５１０の出力端５１４と連結されて、入力信号を増幅した信号を入力され、電源入力端５２２には、電源電圧が印加され、接地端５２３は、第１駆動増幅段５１０の電源入力端５１２と連結されて、仮想電圧が印加され、出力端５２４は、外部の回路（図示せず）に増幅された信号を出力する。
【００５３】
このように、図５の第１駆動増幅段５１０及び第２駆動増幅段５２０を、図２の第１駆動増幅段２１０及び第２駆動増幅段２２０と比較すると、図５では、第１駆動増幅段５１０を下部に位置させ、第２駆動増幅段５２０を第１駆動増幅段５１０上に位置させるという点と、電源電圧が第２駆動増幅段５２０の電源入力端５２２に印加されるという点と、で差異点がある。
【００５４】
図６は、図２のスタック構造を有する電力増幅器の第１駆動増幅段と第２駆動増幅段とを差動増幅器に具現した回路図である。
【００５５】
図６を参照すると、差動構造を有する電力増幅器の第１駆動増幅段６１０は、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４を含む。この場合、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及び第４トランジスタＴ４は、ＣＭＯＳ、ＢＪＴ、ＨＢＴ、ＦＥＴ及びＨＥＭＴのうち何れか１つの特性を有するように具現されうる。本明細書では、第１トランジスタＴ１及び第３トランジスタＴ３は、Ｐ−ｔｙｐｅ  ｍｏｓｆｅｔであり、第２トランジスタＴ２及び第４トランジスタＴ４は、Ｎ−ｔｙｐｅ  ｍｏｓｆｅｔで設定したが、必ずしもこれに限定されるものではなく、第１トランジスタＴ１及び第３トランジスタＴ３をＮ−ｔｙｐｅ  ｍｏｓｆｅｔで、第２トランジスタＴ２及び第４トランジスタＴ４をＰ−ｔｙｐｅ  ｍｏｓｆｅｔで設定することも可能である。
【００５６】
第１トランジスタＴ１は、ソースに電源から電源電圧が印加され、ゲートに第１入力信号が入力され、ドレインは、第２トランジスタのドレインと連結される。第２トランジスタＴ２は、第１トランジスタＴ１と反対極性を有し、ドレインが第１トランジスタＴ１のドレインと連結され、ゲートに第１入力信号が入力され、第１トランジスタＴ１のゲートと連結される。
【００５７】
第３トランジスタＴ３は、第１トランジスタＴ１のような極性を有し、ソースに電源から電源電圧が印加され、ゲートに第１入力信号と他の第２入力信号とが入力され、ドレインは、第４トランジスタＴ４のドレインと連結される。第４トランジスタＴ４は、第３トランジスタＴ３と反対極性を有し、ドレインが第３トランジスタＴ３のドレインと連結され、ゲートに第２入力信号が入力され、第３トランジスタＴ３のゲートと連結される。
【００５８】
また、第１駆動増幅段６１０は、第１抵抗Ｒ１及び第２抵抗Ｒ２をさらに含みうる。第１抵抗Ｒ１は、一端が第１トランジスタＴ１のゲート及び第２トランジスタＴ２のゲートと連結され、他端が第１トランジスタＴ１のドレイン及び第２トランジスタＴ２のドレインと連結される。また、第２抵抗Ｒ２は、一端が第３トランジスタＴ３のゲート及び第４トランジスタＴ４のゲートと連結され、他端が第３トランジスタＴ３のドレイン及び第４トランジスタＴ４のドレインと連結される。これは、抵抗Ｒ１、Ｒ２を追加することによって、入力バイアスと出力バイアスとを同様に保持させるためである。
【００５９】
一方、第２駆動増幅段６２０は、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７及び第８トランジスタＴ８を含む。この場合、第５トランジスタＴ５、第６トランジスタＴ６、第７トランジスタＴ７及び第８トランジスタＴ８は、ＣＭＯＳ、ＢＪＴ、ＨＢＴ、ＦＥＴ及びＨＥＭＴのうち何れか１つの特性を有するように具現されうる。本明細書では、第５トランジスタＴ５及び第７トランジスタＴ７は、Ｐ−ｔｙｐｅ  ｍｏｓｆｅｔであり、第６トランジスタＴ６及び第８トランジスタＴ８は、Ｎ−ｔｙｐｅ  ｍｏｓｆｅｔで設定したが、必ずしもこれに限定されるものではなく、第５トランジスタＴ５及び第７トランジスタＴ７をＮ−ｔｙｐｅ  ｍｏｓｆｅｔで設定し、第６トランジスタＴ６及び第８トランジスタＴ８をＰ−ｔｙｐｅ  ｍｏｓｆｅｔで設定することも可能である。
【００６０】
第５トランジスタＴ５は、ソースが第２トランジスタＴ２のソース及び第４トランジスタＴ４のソースと連結されて、仮想電圧が印加される。また、ゲートが第１トランジスタＴ１のドレイン及び第２トランジスタＴ２のドレインと連結され、この場合、第１キャパシタＣ１が連結されて、直流成分を遮断させることができる。第６トランジスタＴ６は、第５トランジスタＴ５と反対極性を有し、ドレインが第５トランジスタＴ５のドレインと連結され、ゲートが第５トランジスタＴ５のゲートと連結される。
【００６１】
第７トランジスタＴ７は、第５トランジスタＴ５のような極性を有し、ソースが第２トランジスタＴ２のソース及び第４トランジスタＴ４のソースと連結されて、仮想電圧が印加される。また、ゲートが第３トランジスタＴ３のドレイン及び第４トランジスタＴ４のドレインと連結され、この場合、第２キャパシタＣ２が連結されて、直流成分を遮断させることができる。第８トランジスタＴ８は、第７トランジスタＴ７と反対極性を有し、ドレインが第７トランジスタＴ７のドレインと連結され、ゲートが第７トランジスタＴ７のゲートと連結される。
【００６２】
また、第２駆動増幅段６２０は、第３抵抗Ｒ３及び第４抵抗Ｒ４をさらに含みうる。第３抵抗Ｒ３は、一端が第５トランジスタＴ５のゲート及び第６トランジスタＴ６のゲートと連結され、他端が第５トランジスタＴ５のドレイン及び第６トランジスタＴ６のドレインと連結される。また、第４抵抗Ｒ４は、一端が第７トランジスタＴ７のゲート及び第８トランジスタＴ８のゲートと連結され、他端が第７トランジスタＴ７のドレイン及び第８トランジスタＴ８のドレインと連結される。これは、抵抗Ｒ３、Ｒ４を追加することによって、入力バイアスと出力バイアスとを同様に保持させるためである。
【００６３】
一方、第１駆動増幅段６１０の第１入力信号及び第２入力信号に対応した第１出力信号及び第２出力信号は、電力増幅段（図示せず）の入力端に印加される。電力増幅段は、第５トランジスタＴ５及び第６トランジスタＴ６のドレインが連結される接点と連結されて、第１出力信号を入力されうる。また、電力増幅段は、第７トランジスタＴ７及び第８トランジスタＴ８のドレインが連結される接点と連結されて、第２出力信号を入力されうる。
【００６４】
例えば、第１トランジスタＴ１及び第３トランジスタＴ３の電源入力端に電源電圧３．３［Ｖ］が印加される場合、第１駆動増幅段６１０及び第２駆動増幅段６２０のそれぞれには、約１．７［Ｖ］の電源電圧が印加される。このようにして、第１出力信号及び第２出力信号は、約０．８［Ｖ］の電源電圧と共に電力増幅段に出力される。この場合、電力増幅段では、トランジスタが正常動作するために、０．７［Ｖ］以上の電源電圧が必要となった場合、入力に第１出力信号及び第２出力信号が０．８［Ｖ］ほどの電源電圧が含まれているために、追加的な電源電圧なしに電力増幅段を駆動させうる。
【００６５】
図７は、本発明のさらに他の実施形態によるスタック構造を有する電力増幅器の回路図である。
【００６６】
図７を参照すると、本発明のさらに他の実施形態に係るスタック構造を有する電力増幅器７００は、第１駆動増幅段７１０、第２駆動増幅段７２０及び電力増幅段７３０を含む。
【００６７】
第１駆動増幅段７１０は、入力端７１１から入力信号が入力され、電源入力端７１２から電源電圧が印加され、接地端７１３は、電力増幅段７３０の電源入力端７３２と連結され、出力端７１４は、第２駆動増幅段７２０の入力端７２１と連結される。
【００６８】
第２駆動増幅段７２０は、入力端７２１が第１駆動増幅段７１０の出力端７１４と連結され、電源入力端７２２が第１駆動増幅器７１０の電源入力端７１２と連結されて、電源電圧が印加され、接地端７２３が電力増幅器７３０の電源入力端７３２と連結され、出力端７２４が電力増幅段７３０の入力端７３１と連結される。すなわち、第１駆動増幅段７１０と第２駆動増幅段７２０は、カスケード形態で連結される。
【００６９】
電力増幅段７３０は、入力端７３１が第２駆動増幅段７２０の出力端７２４と連結され、電源入力端７３２が第１駆動増幅段７１０の接地端７１３及び第２駆動増幅段７２０の接地端７２３と連結され、接地端７３３は、接地され、出力端７３４は、電力増幅段７３０の増幅信号を出力する。
【００７０】
図７の電力増幅器７００を、図２の電力増幅器２００と比較すると、図２の電力増幅器２００は、第１駆動増幅段２１０と第２駆動増幅段２２０とがスタック構造で連結されるが、図７の電力増幅器７００は、第１駆動増幅段７１０と第２駆動増幅段７２０はカスケード形態で連結され、第１駆動増幅段７１０と第２駆動増幅段７２０とを含む駆動増幅段と電力増幅段７３０とがスタック構造で連結されるという点で差がある。
【００７１】
また、駆動増幅段または電力増幅段は、差動増幅構造またはシングルエンド増幅構造で具現されうる。例えば、第１駆動増幅段７１０、第２駆動増幅段７２０及び電力増幅段７３０いずれもが、差動増幅構造またはシングルエンド増幅構造で具現されうる。また、第１駆動増幅段７１０、第２駆動増幅段７２０は、差動増幅構造で具現され、電力増幅段７３０は、シングルエンド増幅構造で具現され、第１駆動増幅段７１０、第２駆動増幅段７２０は、シングルエンド構造で具現され、電力増幅段７３０は、差動増幅構造でも具現される。
【００７２】
このように、本発明の実施形態によれば、多段増幅器を構成する複数の駆動増幅段をスタック構造で連結させることによって、電源電圧を供給するレギュレータの個数を減らし、集積回路の設計面積を減らすことができる。
【００７３】
以上、本発明は、図面を参照しながら記述される望ましい実施形態を中心に説明されたが、これに限定されるものではない。したがって、本発明は、記載の実施形態から導出可能な自明な変形例を包括するように意図された特許請求の範囲の記載によって解釈されなければならない。
【産業上の利用可能性】
【００７４】
本発明は、スタック構造を有する電力増幅器関連の技術分野に適用可能である。
【図４】
2015521827.tif 000003
【図７】
2015521827.tif 000004
【図１】
2015521827.tif 000005
【図２】
2015521827.tif 000006
【図３】
2015521827.tif 000007
【図５】
2015521827.tif 000008
【図６】
2015521827.tif 000009
【国際調査報告】
2015521827.tif 000010
2015521827.tif 000011
2015521827.tif 000012
2015521827.tif 000013