(57)【要約】集積回路のクロックシステムは、共振動作モードと非共振動作モードとの間でクロックシステム（Ｃｌｋ）を切り替えるときに用いられるスイッチを形成する、第１のトランジスタ（５０２）および第２のトランジスタ（５０４）を含む。インダクタは、共振モードにおけるクロックシステムのキャパシタンスで共振回路を形成する。スイッチは、スイッチが閉鎖されると、クロック信号（Ｃｌｋ）を受信し、クロック信号をインダクタに供給し、スイッチが開放されると、クロックシステムからインダクタを切断する。第１の高インピーダンス電圧源（５０１）および第２の高インピーダンス電圧源（５０３）はそれぞれ第１の電圧および第２の電圧をスイッチに供給し、第１のトランジスタのゲート電圧は、第１の電圧を中心としてクロック信号で遷移し、第２のトランジスタのゲート電圧は、ほぼ一定のオーバードライブ電圧が第１のトランジスタおよび第２のトランジスタに維持されるように、第２の電圧を中心としてクロック信号で遷移する。【選択図】図５
2015534670.tif 000002
【特許請求の範囲】
【請求項１】
スイッチであって、前記スイッチが閉鎖されると、前記スイッチの入力ノードでクロック信号を受信し、前記スイッチの出力ノードで前記クロック信号を供給するように結合されている、スイッチと、
前記スイッチと直列に結合されたインダクタであって、前記スイッチが閉鎖されると、クロックシステムが共振モードで動作可能であり、前記スイッチが開放されると、前記クロックシステムが非共振モードで動作可能である、インダクタと、
第１の電圧を、前記スイッチの第１のトランジスタの第１のゲートノードに供給するように結合された第１の高インピーダンス電圧源と、
第２の電圧を、前記スイッチの第２のトランジスタの第２のゲートノードに供給するように結合された第２の高インピーダンス電圧源と、を備える装置。
【請求項２】
前記第１のゲートノードでの第１のゲート電圧は、前記クロック信号に従って前記第１の電圧を中心にして遷移する、請求項１に記載の装置。
【請求項３】
前記クロック信号に従って前記第１の電圧を中心にした前記第１のゲート電圧の前記遷移は、前記スイッチが閉鎖される場合により大きい、請求項２に記載の装置。
【請求項４】
前記第２のゲートノードでの第２のゲート電圧は、前記クロック信号に従って前記第２の電圧を中心にして遷移する、請求項１〜３の何れかに記載の装置。
【請求項５】
前記クロック信号に従って前記第２の電圧を中心にした前記第２のゲート電圧の前記遷移は、前記スイッチが閉鎖される場合により大きい、請求項４に記載の装置。
【請求項６】
ほぼ一定のゲートオーバードライブ電圧が前記第１のゲートノードに維持されており、第２のほぼ一定のゲートオーバードライブ電圧が前記第２のゲートノードに維持されている、請求項１〜５の何れかに記載の装置。
【請求項７】
前記第１の高インピーダンス電圧源は、スイッチトキャパシタ回路を備え、前記スイッチは、ｐＦＥＴトランジスタおよびｎＦＥＴトランジスタを備える、請求項１〜６の何れかに記載の装置。
【請求項８】
前記スイッチトキャパシタ回路は、前記共振モードの動作において前記スイッチに供給される前記クロック信号よりも遅い別のクロック信号によってクロッキングされる、請求項７に記載の装置。
【請求項９】
第１の電圧を、第１の高インピーダンス電圧源からスイッチの第１のトランジスタのゲートに供給することと、
第２の電圧を、第２の高インピーダンス電圧源から前記スイッチの第２のトランジスタのゲートに供給することと、
前記第１のトランジスタおよび前記第２のトランジスタの各々の第１の導電ノードにクロック信号を供給し、前記スイッチが閉鎖されると、前記第１のトランジスタおよび前記第２のトランジスタの各々の第２の導電ノードからインダクタに前記クロック信号を供給することと、
前記スイッチが閉鎖された状態で、共振モードで前記クロック信号を用いてクロックシステムを動作し、前記スイッチが開放された状態で、非共振モードで前記クロックシステムを動作することと、を含む方法。
【請求項１０】
前記第１のトランジスタの前記ゲートでの第１のゲート電圧は、前記クロック信号の遷移に従って前記第１の電圧を中心として遷移し、前記第２のトランジスタの前記ゲートでの第２のゲート電圧は、前記クロック信号の前記遷移に従って前記第２の電圧を中心として遷移する、請求項９に記載の方法。
【請求項１１】
前記第１の電圧を中心とした前記第１のゲート電圧の電圧振幅は、前記スイッチが開放された状態よりも前記スイッチが閉鎖された状態でより大きい、請求項１０に記載の方法。
【請求項１２】
前記第１のトランジスタの前記ゲートで第１の実質的に一定のゲートオーバードライブ電圧を維持することと、前記第２のトランジスタの前記ゲートで第２の実質的に一定のゲートオーバードライブ電圧を維持することとをさらに含む、請求項９〜１１の何れかに記載の方法。
【請求項１３】
スイッチトキャパシタ回路から前記第１の電圧を供給することと、
前記スイッチトキャパシタ回路に、共振モードの動作において前記スイッチに供給される前記クロック信号よりも遅い第２のクロック信号を供給することと、をさらに含む、請求項９〜１２の何れかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示された実施形態は、クロッキングシステムに関し、より具体的には、クロッキングシステムの動作モード間を切り替えるのに用いられるスイッチに関する。
【背景技術】
【０００２】
電力消費は、回路設計の重要な部分である。それは、バッテリ式のモバイルシステムに特に当てはまる。例えば望ましくない抵抗または容量負荷によるトランジスタ内の漏洩電流および電力損失等のような、望まれていない電力損失の多くのソースが集積回路に見られ得る。電力消費は、モバイルバッテリ式のデバイスにおいて重要であるが、プロセッサごとの省電力が何倍にも増加するサーバファーム等の他の設定においても重要である。したがって、集積回路動作の効率を改善することは、バッテリの寿命を延ばすために、より一般的にはエネルギー消費を減少させるために、望ましい。
【発明の概要】
【課題を解決するための手段】
【０００３】
いくつかの実施形態では、装置は、スイッチであって、閉鎖されると、スイッチの入力ノードでクロック信号を受信し、スイッチの出力ノードでクロック信号を供給するように結合されている、スイッチを含む。第１の高インピーダンス電圧源は、第１の電圧を、スイッチの第１のトランジスタの第１のゲートノードに供給するように結合されている。
【０００４】
いくつかの実施形態では、方法は、第１の電圧を、結合された第１の高インピーダンス電圧源からスイッチの第１のトランジスタのゲートに供給することを含む。第２の電圧は、結合された第２の高インピーダンス電圧源からスイッチの第２のトランジスタのゲートに供給される。クロック信号は、第１のトランジスタおよび第２のトランジスタの各々の第１の導電ノードに供給され、第１のトランジスタおよび第２のトランジスタの各々の第２の導電ノードは、スイッチが閉鎖されると、クロック信号をインダクタに供給する。
【０００５】
いくつかの実施形態では、集積回路のクロックシステムは、第１トランジスタと第２のトランジスタとを有するスイッチを含む。スイッチは、閉鎖されると、クロックを受信し、クロック信号をインダクタに供給する。インダクタは、スイッチが閉鎖されると、集積回路のクロックシステムのキャパシタンスとともに共振回路を形成し、スイッチが開放されると、クロックシステムのキャパシタンスから切断される。第１のほぼ一定のオーバードライブ電圧が第１のトランジスタの第１のゲートノードに維持され、第２のほぼ一定のゲートオーバードライブ電圧が第２のトランジスタの第２のゲートノードに維持されるように、第１の高インピーダンス電圧源および第２の高インピーダンス電圧源はそれぞれ第１の電圧および第２の電圧をスイッチに供給する。
【０００６】
いくつかの実施形態では、インダクタをクロックシステムに選択的に結合するために、第１の回路を用いた低導電抵抗が実現される。この回路は、インダクタの第１の端子を第１の供給電圧に結合する第１のトランジスタと、インダクタの第１の端子を第２の供給電圧に結合する第２のトランジスタと、を含む。
【０００７】
本明細書に開示された実施形態は、添付図面を参照することによって、より良く理解することができ、その多くの目的、機能および利点が当業者に明らかになる。
【図面の簡単な説明】
【０００８】
【図１】いくつかの実施形態による、共振のクロッキングおよび通常のクロッキングの両方をサポートするデュアルモードクロッキングシステムの簡略化モデルを示す図である。
【図２】いくつかの実施形態による、例示的なクロック電圧とモードスイッチの電流波形とを示す図である。
【図３】いくつかの実施形態による、モードスイッチの簡略化モデルを示す図である。
【図４】いくつかの実施形態による、モードスイッチのサイジングトレードオフを示す図である。
【図５】いくつかの実施形態による、高インピーダンス電圧源を用いてモードスイッチのゲート端子を駆動する簡略図である。
【図６Ａ】いくつかの実施形態による、モードスイッチが閉鎖されたときのクロック電圧に対するｎＦＥＴおよびｐＦＥＴゲート電圧を示す図である。
【図６Ｂ】いくつかの実施形態による、モードスイッチが開放されたときのクロック電圧に対するｎＦＥＴおよびｐＦＥＴゲート電圧を示す図である。
【図７】いくつかの実施形態による、ゲート電圧をスイッチに発生させる高インピーダンス電圧発生器の例示的なスイッチトキャパシタの実装形態を示す図である。
【図８】いくつかの実施形態による、ゲート電圧をスイッチに発生させる高インピーダンス電圧発生器の例示的なスイッチトキャパシタの実装形態を示す図である。
【図９】モードスイッチの位置に基づいて低導電抵抗を実現する一実施形態を示す図である。
【０００９】
異なる図面で用いられる同一の符号は、類似または同一の項目を示している。
【発明を実施するための形態】
【００１０】
共振クロッキングシステムに用いられるスイッチのゲート端子に対する高インピーダンス電圧源の使用は、所定のスイッチ幅に対してスイッチのオン抵抗を減少させ、スイッチが開放されたときにスイッチを通過する漏洩の減少を提供し、それにより複数の周波数にわたってクロッキング効率を改善する。
【００１１】
クロック分配ネットワークは、クロックネットワークに接続された大量の寄生容量によって、今日の最高性能のデジタル回路における総電力消費量のかなりの部分を占める。エネルギー効率のより良いクロック分配を実装するための１つの技術は、共振クロッキングである。
【００１２】
図１は、いくつかの実施形態による、共振クロックシステム１００の簡略化モデルを示す図である。共振クロックシステム１００は、マイクロプロセッサの一部であってもよいし、グラフィックプロセッサの一部であってもよいし、クロックシステムを有する他の集積回路の一部であってもよい。共振クロックシステム１００の独特の特徴は、寄生ネットワークキャパシタンス（Ｃ）１０３と並列に接続されたインダクタンス（Ｌ）１０１を用いることである。クロックドライバ１０２の役割は、インダクタ１０１および寄生ネットワーク１０３によって形成されたＬＣシステムの寄生抵抗で失われたエネルギーのみを補充することである。したがって、共振クロッキングは、エネルギー効率を達成するために、効率的なＬＣ共振に依存する。寄生抵抗のない理想的なインダクタおよび配線の場合、クロックネットワークは、ゼロエネルギー散逸で発振する。共振クロッキングは、共振周波数に近い周波数で最も効率的である。
【００１３】
共振周波数よりはるかに低い周波数で共振クロックネットワークを駆動することは、プロセッサの正常な動作を妨げる不正な形式のクロック波形をもたらす。最新のマイクロプロセッサは、単一周波数で共振させるために設計された純粋な共振クロックネットワークによってサポートされ得ない周波数範囲にわたって動作する。広範囲の周波数に対処するための１つの方法は、デュアルクロック動作モードを使用することである。共振周波数に近い周波数では、プロセッサは、共振クロックモードで動作する。共振クロッキングがロバストに動作され得る範囲外の周波数では、クロックシステムは、通常（conventional）のモードまたは非共振モードで機能する。共振モードと非共振モードとの切り替えは、インダクタ１０１と直列のモードスイッチ１０４を用いて行われる。モードスイッチ１０４は、共振動作（ｒｃｌｋ）中には閉鎖してＬＣ回路を形成し、通常のモード（ｃｃｌｋ）では、開放してクロックシステムからインダクタを切断する。ここでの目的のために、モードスイッチ１０４（ＭＳｗ）は、図１に示されるように位置する。モードスイッチ１０４を使用することは、デュアルモードクロックの必要とされる機能性を提供するが、ＬＣタンクの抵抗を増加させ、共振クロッキング効率を減少させる。
【００１４】
図２は、モードスイッチ１０４と関連付けられた例示的なクロック電圧波形２０１および電流波形２０３を示す図である。図１の実施形態では、モードスイッチ１０４は、ｐＦＥＴデバイス１０７と、ｎＦＥＴデバイス１０９と、を含む。クロック電圧は、クロックサイクル中に接地からＶｄｄに遷移し、結果として、ｎＦＥＴ（ｐＦＥＴ）デバイスは、クロック信号がＶｄｄ（接地）に接近すると、ゲートオーバードライブ電圧の実質的な減少とみなして、抵抗の増加に寄与する。ゲートオーバードライブ電圧は、閾値電圧を超えた、ゲートとソースとの間の電圧（Ｖｇｓ）である。したがって、クロック信号が最高電圧（ほぼＶｄｄ）である場合、（ｎＦＥＴがオンであるときの）ソースとゲート電圧との差は、最小である。ゲートオーバードライブ電圧の減少によって寄与される抵抗の増加は、より大きいスイッチを用いることによって減少され得る。
【００１５】
図３は、モードスイッチの簡略図である。モードスイッチ１０４は、ゲートからドレインへのキャパシタンス（Ｃｇｄ）３０１，３０２と、ゲートからソースへのキャパシタンス（Ｃｇｓ）３０３，３０４とを含む。また、スイッチ１０４は、抵抗３０５として示された抵抗を含む。より大きいスイッチは、クロックネットワーク上の容量負荷を増加させ、モードスイッチ１０４およびインダクタ１０１の抵抗を流れるより高い電流によって、通常のモードでの散逸だけでなく共振モードでの散逸も増加させる。図４は、システム全体の重大な非効率性をもたらす、スイッチ抵抗とスイッチの容量負荷との間のトレードオフを示す図である。このトレードオフは、スイッチのサイズに関連している。より小さいスイッチは、例えば、４０１において４０３と比較して負荷が減少することにより、より高い効率の通常のクロックを提供する。より大きいスイッチは、例えば、例えば、４０５と比較して４０７まで改善した共振クロッキング性能を提供する。したがって、１つの動作モード（例えば、共振クロッキング）の効率を実現しようとすることは、非共振動作モードで効率を犠牲にすることであり、逆もまた同様である。
【００１６】
クロックネットワークに提供されたモードスイッチ抵抗と容量負荷との間のトレードオフから生じる非効率性に対する既存の解決法の１つは、低閾値電圧（Ｖｔｈ）デバイスを使用することである。しかしながら、この技術は、改善した性能を得るのに電力効率において特に重要な、特により高い電圧で、著しい抵抗減少を提供しない。モードスイッチの使用に関連する別の問題は、漏洩電流である。オン抵抗の低いモードスイッチを用いることは、モードスイッチがオフである場合にモードスイッチを通過するより高い漏洩電流が生じ得ることを意味する。低Ｖｔｈデバイスの使用は、オン／オフ電流比率を減少させ、スイッチが開放された場合にモードスイッチを通過する漏洩電流を増加させる。スイッチを通過するより高い漏洩電流は、さらなる望ましくない電力散逸をもたらす。
【００１７】
したがって、いくつかの実施形態では、所定のスイッチ幅のモードスイッチ１０４のオン抵抗を著しく減少させることによってモードスイッチ１０４のパレート効率性を改善することで、低Ｖｔｈデバイスの欠点に対処する。減少した抵抗は、共振モードにおける改善した効率に用いられることを可能にし、または、モードスイッチ幅の減少を通じて改善した通常モードのクロッキングのために、トレードオフされ得る。また、スイッチが開放されると、モードスイッチを通過する漏洩電流の減少を可能にする。
【００１８】
図５は、所定のスイッチ幅のモードスイッチ１０４のオン抵抗を減少させ、且つ、スイッチが開放されたときにモードスイッチを通過する漏洩電流の減少を提供する一実施形態の簡略図である。高インピーダンス電圧源Ｖｇｎ５０１，Ｖｇｐ５０３は、モードスイッチ１０４のゲートを駆動するレール内信号の代わりに、ゲート電圧がモードスイッチ１０４のソース／ドレイン電圧とともに遷移するのを可能にするために用いられる。高インピーダンス電圧源の使用は、モードスイッチ１０４の設計に関してより良いパレート効率性を可能にする。また、高インピーダンス電圧源の使用は、クロックネットワークにおける負荷の減少という付加的な利益を可能にするが、通常のモードでは、ゲート端子が交流センス内の浮動端子と考えられ得るので、最良のシナリオで、クロックノードへの負荷は、２Ｃｇｄ（図３による）からＣｇｄまで下がる。この仮定は、ＣｇｄがＣｇｓにほぼ等しいことである。ゲートが浮動し、モードスイッチがオフにされる場合には、２つの直列コンデンサから構成された２つの並列経路が存在する。これらの経路の各々はキャパシタンスがほぼＣｇｄ／２であり、したがって、結果として得られるキャパシタンスは、Ｃｇｄである。
【００１９】
図６Ａは、モードスイッチ１０４が共振モードで閉鎖されるときの、モードスイッチのｎＦＥＴデバイスおよびｐＦＥＴデバイスの印加ゲート電圧と、クロック信号と、の波形を示す図である。ゲート信号６０１，６０３は、信頼性限界が超えられないことを確保しながら、導電トランジスタ内にほぼ一定のゲートオーバードライブを維持するクロック信号６０５とともにいかに遷移するかに留意されたい。ほぼ一定または実質的に一定ということは、ゲートオーバードライブ電圧がシステムの必要性に応じた典型的な実施形態で、例えば、約１０％超またはそれ以下で変化しないことを意味する。ゲートオーバードライブの変化量は、供給のインピーダンスに依存する。供給インピーダンスが無限に高い場合、ゲートオーバードライブは、実際に、ほぼ一定（例えば、１％未満の変化）である。インピーダンスが低くなると、ゲート電圧は、最終的に、電力供給がゼロインピーダンスを有する場合にゲート電圧がソースドレイン電圧を全く追跡しなくなるまで、ソース／ドレイン電圧を追跡する。したがって、インピーダンスに応じて、いくつかの実施形態では、１０％超で変化するゲートオーバードライブを有することができるが、この変化は、モードスイッチの導電率を改善するのに十分に小さい。
【００２０】
さらに図６Ａを参照すると、高インピーダンス電圧源を使用する場合には、例えばゲート信号６０１で示されるゲート電圧は、クロック信号６０５を追跡する。図６Ａは、電力供給Ｖｇｎ５０１によって供給される電圧レベル６０２を中心としてクロック信号と同期して遷移するゲート電圧を示す図である。ゲート信号は、ソースおよびドレインがＣｇｄおよびＣｇｓ（図３参照）を超えてゲートをみたときのインピーダンスにより、クロック信号を追跡する。例えば、インピーダンスが低い場合（例えば、ゼロインピーダンスである場合）、ゲートは、ゲートおよびソースの電圧遷移にかかわらず、その電圧とちょうど関係している。一方、インピーダンスが高い場合には、ハイパスフィルタは、ＣｇｄおよびＣｇｓとともに、供給の抵抗と直列してみられる。高周波数クロックの場合には、ほぼすべての電圧がゲートノードに移される。当然のことながら、ハイパスフィルタにより、クロックが本当に遅い場合には、ゲート電圧の追跡を可能にするように、供給電圧に対して非常に大きいインピーダンスが必要とされる。
【００２１】
図６Ｂは、モードスイッチ１０４が開放されたときの高インピーダンス電圧源を有するモードスイッチ１０４の動作を示す図である。ゲート信号６１１，６１３は、信頼性限界が超えられないことを確保しながら、導電トランジスタ内のほぼ一定のゲートオーバードライブを維持するクロック信号６１５とともに遷移することに留意されたい。高インピーダンス電圧源の使用は、図６Ｂに示される開放状態の間、漏洩電流を大幅に減少させる。
【００２２】
高インピーダンス電圧源は、いくつかの技術によって生成することができ、そのうちの１つは、所望の電圧レベルを実現するための電荷ポンプの使用である。また、図６Ａは、ｎＦＥＴのゲート電圧（Ｖｇｎ）に対する１．５Ｖｄｄの直流レベル、および、ｐＦＥＴのゲート電圧（Ｖｇｐ）に対する−０．５Ｖｄｄの直流レベルを示しているが、電圧源の適切な電圧設定は、特定の設計のための要件に基づいて選択され得る。図６Ｂに示されるように、ゲート端子上の波形６１１，６１３の電圧振幅は、モードスイッチが開放される場合により低いことに留意されたい。それは、インダクタに接続された側のスイッチがトグルせず、代わりに結合電圧の振幅を減少させるのに役立つことによって、予期される。その結果として、電圧Ｖｇｎ，Ｖｇｐは、信頼性制約によって設定されるべきである。
【００２３】
図７および図８の各々は、高出力インピーダンスで１．５Ｖｄｄおよび−０．５Ｖｄｄの電圧を実現する実施形態を示す図である。図７の電荷ポンプの実施形態では、クロック信号を利用して、図７に示される位相１および位相２におけるスイッチの開放／閉鎖状態を交互に行う。位相１では、スイッチ７０１，７０３，７０６が閉鎖されており、直列に構成されたコンデンサ７０７，７０９を充電する。位相２では、スイッチ７１１，７１３，７１５，７１７が閉鎖されて、並列コンデンサ７０７，７０９と直列なＶｄｄを構成し、１．５Ｖｄｄの電圧が供給されることを可能にする。より高い出力インピーダンスを実現するために、より低い周波数クロックは、出力インピーダンスがスイッチ周波数に反比例するため、２つの位相間でスイッチを切り替えるために使用されてもよい。
【００２４】
図８は、クロック信号を利用して、位相１および位相２におけるスイッチの開放／閉鎖状態を交互に行う電荷ポンプの実施形態を示す図である。位相１では、スイッチ８０１，８０３，８０５が閉鎖されており、直列なコンデンサ８０７，８０９を充電する。位相２では、スイッチ８１３，８１５，８１７が閉鎖されており、−０．５Ｖｄｄの電圧が、並列に構成されたコンデンサ８０７，８０９から供給されることを可能にする。当然のことながら、図７および図８における特定の電圧値は例示であり、他の電圧値が特定のシステムの必要性によって供給されるように選択されてもよい。
【００２５】
本明細書に記載された実施形態は、デバイスの信頼性制約内で動作しながらモードスイッチ１０４のオン抵抗を減少させることと、デバイスの信頼性制約内で動作しながらモードスイッチ１０４のオフ抵抗（より低い漏洩）を増加させることと、を含むいくつかの利点を提供する。また、大幅に低い漏洩は、漏洩電流による実質的な電力損失をさらに回避しながら、モードスイッチに対してさらに低いＶｔｈデバイスの使用を可能にする。さらに、通常（非共振）のモードでは、モードスイッチに対する高インピーダンスのゲートドライバの使用は、クロックノード上の容量負荷を減少させ、改善したエネルギー効率を可能にする。
【００２６】
オン抵抗の減少は、モードスイッチ１０４のｎＦＥＴおよびｐＦＥＴデバイスの両方へのより高いゲートオーバードライブによって実現される。信頼性制約は、高インピーダンス電圧源の使用によって満たされ、これは、ソースおよびドレインの電圧がゲート端子に結合することを可能にし、それがソース／ドレインとともに遷移することを可能にし、それにより、クロック電圧レベルにかかわらず、実質的に一定のゲートオーバードライブを維持する。
【００２７】
モードスイッチ１０４が開放されると、デバイスは、従来の技術と比較して大幅に低い漏洩とともに大幅な遮断で動作する。このことは、通常のモードにおけるクロックシステムのエネルギー効率を改善する。いくつかの実施形態では、高インピーダンスの電源供給は、複数のモードスイッチにわたって共有される。いくつかの実施形態では、高インピーダンスの電源供給を共有するモードスイッチの数は、例えば、特定の数のスイッチを供給する高インピーダンスの電源供給の能力等のシステム要件によって決定される。共振モードから非共振モードに切り替わると、電源供給は、スイッチ（図５において図示せず）によって切り替えられ、したがって、−０．５ＶｄｄがｎＦＥＴまで進み、１．５ＶｄｄがｐＦＥＴまで進むことにも留意されたい。
【００２８】
いくつかの実施形態では、モードスイッチ１０４のｎＦＥＴおよびｐＦＥＴデバイスがより高いゲートオーバードライブで導電し、そうすることで所定のモードスイッチ幅に対するより低い導電抵抗を提供するように、モードスイッチ１０４を再配置することによるモードスイッチ内のより低いゲートオーバードライブに起因する、増加したＩ２Ｒ損失の問題に対処する。より高いオーバードライブは、ゲート電圧が低い間にはドレインおよびソース電圧がほぼＶｄｄであるので、ｐＦＥＴ９０１が共振モードでオンである場合に存在する。同様に、ｐＦＥＴ９０３の場合、ゲート電圧は、ソースおよびドレインが低い間には高い。
【００２９】
図９は、係る一実施形態の簡略化された表現を示す図である。モードスイッチは、ｐＦＥＴ９０１およびｎＦＥＴ９０３を用いるヘッダフッタ構成として実装される。ＦＥＴ９０１，９０３は、共振モードでオンにされ、非共振モードでオフにされる。ＦＥＴ９０１，９０３は、図５に示されるＦＥＴ５０２，５０４とは対照的に供給レール内電圧を使用し、これは、図７および図８に示される電荷ポンプからの供給電圧を増加させることに留意されたい。コンデンサ９０７，９０９は、インダクタ１０１のｎ２ノードが交流センスで接地するように接続されるのを確保することが含まれてもよい。それは、ノードｎ２がクロック信号の自然な直流値を帯びるように、インダクタにわたる直流降下（電流蓄積につながる）を回避し、同時に、接地接続のように現れるコンデンサ９０７，９０９を有する並列ＬＣタンク回路のように、インダクタ１０１およびクロックネットワークの負荷が見えるように、共振周波数で非常に低いインピーダンスを提供する。図９に示される構成で実現されたより高いオーバードライブおよびより低い導電抵抗のゲートは、図１に示されるスイッチ構成よりも、供給レール内電圧を用いる回路に対して著しく好適である。次に、減少した導電抵抗は、モードスイッチの導電抵抗とモードスイッチによる寄生負荷との間のより多くのパレート最適トレードオフに達するために使用されてもよい。
【００３０】
回路および物理的構造は、本明細書の実施形態を説明する際に一般的に仮定されたが、最新の半導体設計および製造では、物理的構造および回路は、その後の設計、シミュレーション、試験または製造段階で使用するためにデータ構造としてコンピュータ可読媒体に具体化され得ることがよく認識されている。例えば、このようなデータ構造は、回路の機能記述または回路のシステムを符号化することができる。機能的な記述データ構造は、例えば、レジスタ転送言語（ＲＴＬ）、Ｖｅｒｉｌｏｇにおけるハードウェア記述言語（ＨＤＬ）、または、設計、シミュレーションおよび／もしくは試験に使用されるいくつかの他の言語で符号化されてもよい。また、本明細書に記載された実施形態に対応するデータ構造は、例えば、Ｇｒａｐｈｉｃ  Ｄａｔａｂａｓｅ  Ｓｙｓｔｅｍ  ＩＩ（ＧＤＳＩＩ）データで符号化され、集積回路を製造するために使用されるフォトマスク生成のための集積回路レイアウトおよび／または情報を機能的に記述することができる。本明細書に記載された実施形態の機能的な記述態様を含む他のデータ構造は、製造プロセスの１つ以上のステップに使用されてもよい。
【００３１】
コンピュータ可読媒体としては、有形のコンピュータ可読媒体（例えば、ディスク、テープ、または、他の磁気、光学もしくは電子記憶媒体）が挙げられる。回路、システムおよび方法の符号化をコンピュータ可読媒体上に有する係る媒体に加えて、コンピュータ可読媒体は、本明細書に記載された実施形態またはその一部を実装するために使用され得る命令およびデータを記憶することができる。データ構造は、１つ以上のプロセッサ上で実行するソフトウェアによって、ハードウェア上で実行するファームウェアによって、ソフトウェアとファームウェアとハードウェアとの組み合わせによって、設計、シミュレーション、試験または製造段階の一部として利用されてもよい。
【００３２】
本明細書に記載された実施形態の説明は、例示であり、以下の特許請求の範囲に記載された本発明の範囲を限定することを意図していない。例えば、本発明の実施形態は、範囲がマイクロプロセッサに限定されない。むしろ、本明細書に記載された解決法は、一般的な集積回路に適用される。以下の特許請求の範囲に記載された本発明の範囲から逸脱することなく、本明細書に記載された説明に基づいて、本明細書に開示された実施形態の他の変形および修正がなされてもよい。
【図１】
2015534670.tif 000003
【図２】
2015534670.tif 000004
【図３】
2015534670.tif 000005
【図４】
2015534670.tif 000006
【図５】
2015534670.tif 000007
【図６Ａ】
2015534670.tif 000008
【図６Ｂ】
2015534670.tif 000009
【図７】
2015534670.tif 000010
【図８】
2015534670.tif 000011
【図９】
2015534670.tif 000012
【国際調査報告】
2015534670.tif 000013
2015534670.tif 000014