(57)【要約】シリコン基板をエッチングして異なる幅寸法を有するシリコントレンチを形成するシリコンエッチング法が開示される。この方法は、シリコン基板を提供するステップ（Ｓ１）と、マスク層をシリコン基板上に堆積するステップ（Ｓ２）と、マスク層を腐食させて異なる幅寸法を有するウィンドウを形成し、ステップＳ４の後に全てのシリコントレンチが同じ深さを有するように非最小幅寸法を有するウィンドウの少なくとも底部にて特定の厚さを有するマスク層を確保するステップ（Ｓ３）と、ウィンドウの底部のマスク層及びシリコン基板を腐食させてシリコントレンチを形成するステップ（Ｓ４）と、を含む。非最小幅寸法を有するウィンドウの底部に特定の厚さを有するマスク層が確保され、比較的大きなウィンドウが保護されて、比較的小さなウィンドウが最初にエッチングされるので、最終的に得られるシリコントレンチは同じ深さを有するようになる。【選択図】図２
2015534726.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板をエッチングして異なる幅寸法を有するシリコントレンチを形成するシリコンエッチング法であって、
シリコン基板を提供するステップ（Ｓ１）と、
マスク層を前記シリコン基板上に堆積するステップ（Ｓ２）と、
前記マスク層を腐食させて異なる幅寸法を有するウィンドウを形成し、ステップＳ４の後に全てのシリコントレンチが同じ深さを有するように非最小幅寸法を有するウィンドウの少なくとも底部にて特定の厚さを有するマスク層を確保するステップ（Ｓ３）と、
前記ウィンドウの底部の前記マスク層及び前記シリコン基板を腐食させてシリコントレンチを形成するステップ（Ｓ４）と、
を含む、方法。
【請求項２】
前記マスク層が、二酸化ケイ素、窒化ケイ素、又はフォトレジストから作られる、請求項１に記載のシリコンエッチング法。
【請求項３】
前記ステップＳ４において、前記ウィンドウの底部のマスク層及びシリコン基板が、ディープ反応性イオンエッチング法を用いて腐食される、請求項１に記載のシリコンエッチング法。
【請求項４】
前記ステップＳ４において、前記ウィンドウの底部のマスク層及びシリコン基板が、フッ素ベースのガスを用いて腐食される、請求項１に記載のシリコンエッチング法。
【請求項５】
前記ステップＳ４において、前記ウィンドウの底部のマスク層及びシリコン基板が、塩素ベースのガスを用いて腐食される、請求項１に記載のシリコンエッチング法。
【請求項６】
前記方法が更に、前記ステップＳ１の前に、前記シリコン基板を洗浄するステップを含む、請求項１に記載のシリコンエッチング法。
【請求項７】
前記シリコン基板が、ＲＣＡ規格の洗浄方法を用いて洗浄される、請求項６に記載のシリコンエッチング法。
【請求項８】
前記ステップＳ３において、全ての前記ウィンドウの底部において特定の厚さを有する前記マスク層が確保され、ウィンドウが大きくなるほど、より厚みのあるマスク層がウィンドウの底部において確保される、請求項１に記載のシリコンエッチング法。
【請求項９】
前記ステップＳ３において、最小ウィンドウの底部にある前記シリコン基板が露出され、他の全てのウィンドウの底部において特定の厚さを有する前記マスク層が確保され、ウィンドウが大きくなるほど、より厚みのあるマスク層がウィンドウの底部において確保される、請求項１に記載のシリコンエッチング法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、マイクロ電気機械システム（ＭＥＭＳ）処理の分野に関し、より詳細には、シリコン基板の表面でのエッチング法に関する。
【背景技術】
【０００２】
マイクロ電気機械システム（ＭＥＭＳ）は、マイクロエレクトロニクス技術をベースとして開発された小型化システムである。ＭＥＭＳは、物理的、化学的、及び生物学的センサ（情報取得を実施するよう構成された）、アクチュエータ、及び情報処理並びに記憶装置を統合したマイクロ統合システムである。ＭＥＭＳ技術により製作されるマイクロセンサ、マイクロアクチュエータ、マイクロ素子、マイクロメカニカル光学電気機械デバイス、真空マイクロエレクトロニクスデバイス、及びパワーエレクトロニクスデバイスは、航空、宇宙、自動車、生体臨床、環境モニタリング、軍事、及び人が関わることができるほぼ全ての分野において広く使用される。
【０００３】
フォトリソグラフは、ＭＥＭＳデバイスの製造プロセスにおいて最も頻繁に現れる処理ステップであり、フォトリソグラフの品質及び精度が、後続のプロセスの品質及び精度に直接的な影響を与える。フォトリソグラフは、その空間特性に応じて、平面リソグラフと立体リソグラフに分けることができる。
【０００４】
ＭＥＭＳフォトリソグラフ技術は、集積回路（ＩＣ）技術をベースとして開発される。最初に、フォトレジスト（ＰＲ）が基板上にコーティングされ、マスク上のパターンが、露光、現像、及びその他を介して基板上に転写される。フォトレジストのパターンはまた、腐食及びイオン注入される後続のプロセスのためのマスクとすることができ、最終的にはフォトレジストの層は除去される。シリコン材料及びバルクシリコン技術に基づいて製造されたＭＥＭＳマイクロセンサ及びＭＥＭＳマイクロアクチュエータに関する数十年に及ぶ研究の後、比較的熟成した設計方法及びプロセスの基礎は既に確立され、産業化が開始された。シリコン材料及びバルクシリコン技術は、ＭＥＭＳ技術の重要な研究領域の１つである。バルクシリコン技術のフォトリソグラフプロセスは、ＩＣ技術のフォトリソグラフプロセスとは異なるものである。
【０００５】
超大規模集積製造プロセスにおいて、シリコンのディープトレンチアイソレーション技術は、ＩＣ産業の高レベルの開発を促進させる必要な手段になっている。相補型金属酸化膜半導体（ＣＭＯＳ）におけるディープトレンチアイソレーション技術を実装することにより、ラッチアップ作用を効果的に克服することができ、バイポーラ回路において実装された場合、寄生容量を大幅に低減し、絶縁破壊電圧を増大させることができ、４メガバイトよりも大きな記憶スペースを有するダイナミックランダムアクセスメモリ（ＤＲＡＭ）においては、ディープトレンチアイソレーション技術は、蓄積キャパシタを形成するのに実装される。これらの応用は全て、ディープトレンチが得られるかどうかに依存する。
【０００６】
ディープ反応性イオンエッチング（ＤＲＩＥ）は、滑らかな表面を有した高アスペクト比の構造体を得ることができ、従って、マイクロ加工技術は、ＭＥＭＳ製造分野における主流技術の１つになっている。
【０００７】
ＤＲＩＥを用いたＭＥＭＳの腐食プロセスの間、マスクのウィンドウは異なるので腐食深さもまた異なる。図１を参照すると、シリコン（Ｓｉ）を腐食させるためにＤＲＩＥを用いると、二酸化ケイ素（ＳｉＯ2）がマスクであり、２つのウィンドウのサイズが異なるので（Ａ＞Ｂ）、一般的には、腐食深さＡは、腐食深さＢよりも大きい。これらの深さが異なる場合、製品性能が損なわれることになる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従って、エッチングしたシリコントレンチが同じ深さを有するようなシリコンエッチングを提供することが必要となる。
【課題を解決するための手段】
【０００９】
本開示により解決されるべき技術的問題は、異なる幅寸法を有するシリコントレンチがシリコン基板上にエッチングされたときに得られるシリコントレンチが同じ深さを有するようにするシリコンエッチング法を提供することである。
【００１０】
この目的を達成するために、本開示は、以下の技術的解決策を提供する。
【００１１】
シリコン基板をエッチングして異なる幅寸法を有するシリコントレンチを形成するシリコンエッチング法は、シリコン基板を提供するステップ（Ｓ１）と、マスク層をシリコン基板上に堆積するステップ（Ｓ２）と、マスク層を腐食させて異なる幅寸法を有するウィンドウを形成し、ステップＳ４の後に全てのシリコントレンチが同じ深さを有するように非最小幅寸法を有するウィンドウの少なくとも底部にて特定の厚さを有するマスク層を確保するステップ（Ｓ３）と、ウィンドウの底部のマスク層及びシリコン基板を腐食させてシリコントレンチを形成するステップ（Ｓ４）と、を含む。
【００１２】
好ましくは、マスク層は、二酸化ケイ素、窒化ケイ素、又はフォトレジストから作られる。
【００１３】
好ましくは、ステップＳ４において、ウィンドウの底部のマスク層及びシリコン基板は、ディープ反応性イオンエッチング法を用いて腐食される。
【００１４】
好ましくは、ステップＳ４において、フッ素ベースのガスを用いてウィンドウの底部のマスク層及びシリコン基板が腐食される。
【００１５】
好ましくは、ステップＳ４において、塩素ベースのガスを用いてウィンドウの底部のマスク層及びシリコン基板が腐食される。
【００１６】
従来の方法と比べて、本開示の利点は、非最小幅寸法を有するウィンドウの底部にて特定の厚さを有するマスク層が確保され、該特定の厚さを有するマスク層により比較的大きなウィンドウが保護され、最初に比較的小さなウィンドウがエッチングされて、最終的には同じ深さを有するシリコントレンチが得られるようになる。
【００１７】
本開示の実施形態及び従来技術における技術的解決策をより明確に例証するために。これら実施形態を説明するのに必要とされる添付図面を概略的に示す。以下の説明における添付図面は、単に本開示の一部の実施形態を示しているに過ぎず、当業者であれば、創造的取り組みなしにこれらの添付図面から他の図面が得られる。
【図面の簡単な説明】
【００１８】
【図１】従来技術の方法によるフォトリソグラフのシリコントレンチの概略図である。
【図２】１つの実施形態によるシリコンエッチング法のフローチャートである。
【図３ａ】本発明の実施形態によるシリコンエッチング法の概略図である。
【図３ｂ】本発明の実施形態によるシリコンエッチング法の概略図である。
【図３ｃ】本発明の実施形態によるシリコンエッチング法の概略図である。
【発明を実施するための形態】
【００１９】
図２を参照すると、１つの実施形態において、シリコン基板をエッチングして異なる幅寸法を有するシリコントレンチを形成するシリコンエッチング法は、以下のステップを含み、すなわち、ステップＳ１でシリコン基板が提供され、ステップＳ２でマスク層がシリコン基板上に堆積され、ステップＳ３でマスク層を腐食させて異なる幅寸法を有するウィンドウを形成し、ステップＳ４の後に全てのシリコントレンチが同じ深さを有するように、非最小幅寸法を有するウィンドウの少なくとも底部にて特定の厚さを有するマスク層が確保され、及びステップＳ４でウィンドウの底部のマスク層及びシリコン基板を腐食させてシリコントレンチを形成する。
【００２０】
ステップＳ１において、シリコン基板は、使用前に洗浄しなければならず、洗浄プロセスにおいてＲＣＡ規格洗浄法を用いることができる。
【００２１】
ステップＳ２において、マスク層は、二酸化ケイ素層である。デバイス製作プロセスの要件を考慮すると、マスク層はまた、窒化ケイ素又はフォトレジストから作ることができる。
【００２２】
本開示において、マスク層は、好ましくは、二酸化ケイ素層である。二酸化ケイ素層は、優れた物理的及び化学的特性を備えた誘電体膜である。二酸化ケイ素層は、良好な誘電特性、低誘電損失、及び高い安定性を有し、通常は、半導体デバイス及び集積回路において、絶縁層、多結晶シリコン及び金属及び多層金属配線間の絶縁層、ＭＯＳ（金属酸化膜半導体）トランジスタのグリッド電極の誘電体層、エッチング及び注入用マスク、及び同様のものとして実装することができる。二酸化ケイ素層の製造法は、プラズマ強化化学蒸着（ＰＥＣＶＤ）、高温酸化又は減圧化学蒸着（ＬＰＣＶＤ）のような従来の一般的手段を用いることができる。
【００２３】
ステップＳ３において、「非最小幅寸法を有するウィンドウの少なくとも底部にて特定の厚さを有するマスク層が確保される」は、以下の２つの状況が挙げられる。
【００２４】
（１）特定の厚さを有するマスク層はまた、最小幅寸法を有するウィンドウの底部においても確保されるが、他の全てのウィンドウの底部においては、他の厚さを有するマスク層が確保され、ウィンドウが大きくなるほど、より厚みのあるマスク層がウィンドウの底部において確保される。
【００２５】
（２）最小幅寸法を有するウィンドウの底部においては特定の厚さを有するマスク層は確保されず、すなわち、最小ウィンドウの底部にあるシリコン基板がまさに露出され、他の全てのウィンドウの底部においては他の厚さを有するマスク層が確保される。
【００２６】
確保されるマスク層の形成方法は、２つの状態を含み、すなわち、１つは、腐食深さを制御して、マスク層の腐食プロセスの間、特定の厚さを有するマスク層を残存させることであり、もう１つは、マスク層を浸透させて形成されたウィンドウの底部に特定の厚さを有するマスク層を堆積させ、次いで、比較的大きなウィンドウ内にマスク層がフォトリソグラフされ腐食されるようにすることである。
【００２７】
確保されるマスク層の厚さは、ウィンドウのサイズ、マスク層の腐食速度、及びシリコン基板の腐食速度に応じて計算することができる。ウィンドウのサイズとシリコン基板の腐食速度との間の関係は、実験及び試験によって得ることができる。
【００２８】
図１を参照すると、次の関係を満たす。
ＴSiO2＝（Ｄ１−Ｄ２）＊ＥSiO2／ＥSi
ここで、ＴSiO2は二酸化ケイ素の厚さ、Ｄ１及びＤ２はディープトレンチの深さ、ＥSiO2、ＥSiはそれぞれ、二酸化ケイ素の腐食速度及びシリコン基板の腐食速度である。
【００２９】
ステップＳ４において、好ましくは、ディープ反応性イオンエッチング（ＤＲＩＥ）法を用いて、ウィンドウの底部にあるマスク層又はシリコン基板を腐食させることができる。他の実施形態において、反応性イオンエッチング（ＲＩＥ）又は一般的にはフッ素ベースガス又は塩素ベースガスを用いて、ウィンドウの底部にあるマスク層又はシリコン基板を腐食させることができる。
【００３０】
ＤＲＩＥは、物理プロセスと化学プロセスを組み合わせることによりエッチングされた膜を除去する技術であり、高速エッチング速度、高選択比、僅かなエッチング損傷、大面積にわたる良好な均質性、エッチング断面輪郭の高可制御性、及び円滑なエッチング面など、多くの利点を有するので、ＤＲＩＥ技術は、金属及び誘電体膜の乾式エッチングで広く使用されている。ＤＲＩＥは、高異方性であるので、エッチングされた側壁のパターンは、比較的急勾配となる。
【００３１】
本発明の実施形態について、添付図面を参照しながら以下でより詳細に説明する。しかしながら、本発明の種々の実施形態が多くの異なる形態で具現化することができるので、本明細書で記載される実施形態に限定されるものと解釈すべきではない。むしろ、これらの実施形態は、本開示が完全なものとなり、当業者に本発明の範囲を十分に伝わるようにするために提供されている。
【００３２】
ＤＲＩＥを用いて二酸化ケイ素を腐食させる速度は比較的緩慢であることに起因して、特定の厚さ（Ａ及びＢの間の腐食差及びＤＲＩＥを用いた二酸化ケイ素の腐食速度に従って計算される）を有する二酸化ケイ素は、比較的高腐食速度を有する領域に確保されるべきである。従って、異なるウィンドウに対応する二酸化ケイ素を別個に腐食させるために、２度のフォトリソグラフプロセスが必要となる。
【００３３】
図３ａを参照すると、腐食前に、特定の厚さを有する二酸化ケイ素がウィンドウＡの底部に確保され、ウィンドウＢの底部はまさにシリコン基板と接触している。
【００３４】
図３ｂを参照すると、ＤＲＩＥ法を用いて、ウィンドウＡ及びウィンドウＢの底部の二酸化ケイ素及びシリコン基板を腐食させる。ウィンドウＡで二酸化ケイ素が腐食され、他方、同時にウィンドウＢにてシリコン基板が腐食され、ウィンドウＡの底部における二酸化ケイ素が完全に腐食されたときには、ウィンドウＢの底部におけるシリコン基板は、既に特定の深さまで腐食されている。
【００３５】
図３ｃを参照すると、ウィンドウＡの底部におけるシリコン基板の腐食が開始され、この腐食速度は、ウィンドウＢの底部におけるシリコン基板の腐食速度よりも迅速である。腐食が終わったときには、ウィンドウＡの下のシリコントレンチの深さは、ウィンドウＢの下のシリコントレンチの深さに等しい。
【００３６】
要するに、非最小幅寸法を有するウィンドウの底部に特定の厚さを有するマスク層が確保され、特定の厚さを有するマスク層により比較的大きなウィンドウが保護されて、比較的小さなウィンドウが最初にエッチングされるので、最終的に得られるシリコントレンチは同じ深さを有するようになる。
【００３７】
上述の実施形態は、本発明の幾つかの実施方法を示しているに過ぎず、本明細書は具体的で詳細に説明されたが、本発明の範囲を限定するものと解釈することはできない。本発明の範囲から逸脱することなく様々な修正及び変更を行うことができることは当業者には明らかである点に留意されたい。従って、本発明の範囲は、添付の請求項によって定義されるべきである。
【符号の説明】
【００３８】
Ｓ１：シリコン基板を準備する
Ｓ２：シリコン基板上にマスク層を堆積する
Ｓ３：マスク層を腐食させて、異なる幅寸法を有するウィンドウを形成する
Ｓ４：ウィンドウの底部のマスク層及びシリコン基板を腐食させ、シリコントレンチを形成する
【図１】
2015534726.tif 000003
【図２】
2015534726.tif 000004
【図３ａ】
2015534726.tif 000005
【図３ｂ】
2015534726.tif 000006
【図３ｃ】
2015534726.tif 000007
【国際調査報告】
2015534726.tif 000008
2015534726.tif 000009
2015534726.tif 000010
2015534726.tif 000011
2015534726.tif 000012
2015534726.tif 000013