(57)【要約】【課題】ナノワイヤ電界効果トランジスタ（ＦＥＴ）デバイスを形成するための方法を提供する。【解決手段】本発明の方法は、基板上にナノワイヤを形成し、ナノワイヤの部分の周りにライナ材料を形成し、ライナ材料の上にキャッピング層を形成し、キャッピング層の側壁に隣接して、かつナノワイヤの部分の周りに第１のスペーサを形成し、キャッピング層および第１のスペーサの上にハードマスク層を形成し、ナノワイヤの露出部分を除去することによって、ゲート材料によって部分的に定められる第１の空洞を形成し、第１の空洞内のナノワイヤの露出断面上に半導体材料をエピタキシャル成長させ、ハードマスク層およびキャッピング層を除去し、第１の空洞内にエピタキシャル成長された半導体材料の周りに第２のキャッピング層を形成することによってチャネル領域を定め、チャネル領域に接触するソース領域およびドレイン領域を形成することを含む。【選択図】図５
2015508575.tif 000002
【特許請求の範囲】
【請求項１】
ナノワイヤ電界効果トランジスタ（ＦＥＴ）デバイスを形成するための方法であって、
基板上にナノワイヤを形成するステップと、
前記ナノワイヤの部分の周りにライナ材料を形成するステップと、
前記ライナ材料の上にキャッピング層を形成するステップと、
前記キャッピング層の側壁に隣接して、かつ前記ナノワイヤの部分の周りに第１のスペーサを形成するステップと、
前記キャッピング層および前記第１のスペーサの上にハードマスク層を形成するステップと、
前記ナノワイヤの露出部分を除去することによって、ゲート材料によって部分的に定められる第１の空洞を形成するステップと、
前記第１の空洞内の前記ナノワイヤの露出断面上に半導体材料をエピタキシャル成長させるステップと、
前記ハードマスク層および前記キャッピング層を除去するステップと、
前記第１の空洞内にエピタキシャル成長された前記半導体材料の周りに第２のキャッピング層を形成することによってチャネル領域を定めるステップと、
前記チャネル領域に接触するソース領域およびドレイン領域を形成するステップと
を含む、方法。
【請求項２】
前記ナノワイヤの露出部分を除去することによって、前記ライナ材料によって部分的に定められる第２の空洞を形成するステップと、
前記第２の空洞内の前記ナノワイヤの前記露出断面上に半導体材料をエピタキシャル成長させるステップと
をさらに含む、請求項１に記載の方法。
【請求項３】
前記第１の空洞内でエピタキシャル成長された前記半導体材料は、前記第２の空洞内でエピタキシャル成長された前記半導体材料とは異なる、請求項２に記載の方法。
【請求項４】
前記第１の空洞内でエピタキシャル成長された前記半導体材料と、前記第２の空洞内でエピタキシャル成長された前記半導体材料とは同時に成長される、請求項２に記載の方法。
【請求項５】
前記第１の空洞内でエピタキシャル成長された前記半導体材料と、前記第２の空洞内でエピタキシャル成長された前記半導体材料との周りに前記第２のキャッピング層が形成される、請求項２に記載の方法。
【請求項６】
前記第１の空洞内でエピタキシャル成長された前記半導体材料の一部の周りに第３のキャッピング層を形成するステップをさらに含む、請求項１に記載の方法。
【請求項７】
前記ナノワイヤの周りに第３のキャッピング層を形成するステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記第２のキャッピング層に隣接してスペーサ材料を形成するステップをさらに含む、請求項１に記載の方法。
【請求項９】
前記基板は埋め込み酸化物層を含む、請求項１に記載の方法。
【請求項１０】
前記ライナ材料はゲート材料を含む、請求項１に記載の方法。
【請求項１１】
前記ライナ材料はゲート構造である、請求項１に記載の方法。
【請求項１２】
ナノワイヤ電界効果トランジスタ（ＦＥＴ）デバイスを形成するための方法であって、
基板上にナノワイヤを形成するステップと、
前記ナノワイヤの部分の周りにライナ材料を形成するステップと、
前記ライナ材料の上にキャッピング層を形成するステップと、
前記キャッピング層の側壁に隣接して、かつ前記ナノワイヤの部分の周りに第１のスペーサを形成するステップと、
前記キャッピング層および前記第１のスペーサの上にハードマスク層を形成するステップと、
前記ナノワイヤの露出部分を除去することによって、ゲート材料によって部分的に定められる第１の空洞を形成するステップと、
前記第１の空洞内の前記ナノワイヤの露出断面上に半導体材料をエピタキシャル成長させるステップと、
前記ハードマスク層および前記キャッピング層の部分を除去することによってチャネル領域を定めるステップと、
前記チャネル領域に接触するソース領域およびドレイン領域を形成するステップと
を含む、方法。
【請求項１３】
前記ナノワイヤの露出部分を除去することによって、前記ライナ材料によって部分的に定められる第２の空洞を形成するステップと、
前記第２の空洞内の前記ナノワイヤの前記露出断面上に半導体材料をエピタキシャル成長させるステップと
をさらに含む、請求項１２に記載の方法。
【請求項１４】
前記第１の空洞内でエピタキシャル成長された前記半導体材料は、前記第２の空洞内でエピタキシャル成長された前記半導体材料とは異なる、請求項１３に記載の方法。
【請求項１５】
前記第１の空洞内でエピタキシャル成長された前記半導体材料と、前記第２の空洞内でエピタキシャル成長された前記半導体材料とは同時に成長される、請求項１３に記載の方法。
【請求項１６】
前記キャッピング層に隣接してスペーサ材料を形成するステップをさらに含む、請求項１２に記載の方法。
【請求項１７】
前記基板は埋め込み酸化物層を含む、請求項１２に記載の方法。
【請求項１８】
前記ライナ材料はゲート材料を含む、請求項１２に記載の方法。
【請求項１９】
前記ライナ材料はゲート構造である、請求項１２に記載の方法。
【請求項２０】
電界効果トランジスタ（ＦＥＴ）デバイスであって、
第１のＦＥＴを含み、前記第１のＦＥＴは、
第１のエピタキシャル成長材料の部分および第２のエピタキシャル成長材料の部分を含む第１のナノワイヤ・チャネル領域と、
前記第１のナノワイヤ・チャネル領域を囲む第１のゲート構造と、
前記ゲート構造の周りに配される第１のキャッピング層と
を含む、デバイス。
【請求項２１】
前記第１のＦＥＴに隣接して配置される第２のＦＥＴをさらに含み、前記第２のＦＥＴは、
前記第１のエピタキシャル成長材料の部分および前記第２のエピタキシャル成長材料の部分を含む第２のナノワイヤ・チャネル領域と、
前記第２のナノワイヤ・チャネル領域を囲む第２のゲート構造と、
前記ゲート構造の周りに配される第２のキャッピング層と
を含む、請求項２０に記載のデバイス。
【請求項２２】
前記第１のナノワイヤ・チャネル領域は、前記第２のナノワイヤ・チャネル領域と同軸に配置される、請求項２０に記載のデバイス。
【請求項２３】
前記第１のエピタキシャル成長材料は、前記第２のエピタキシャル成長材料とは異なる、請求項２０に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタに関し、特に半導体ナノワイヤ電界効果トランジスタ及びその形成方法に関する。
【背景技術】
【０００２】
ナノワイヤ電界効果トランジスタ（ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）はしばしば、チャネル領域を有するナノワイヤを含む。チャネル領域の部分はゲート材料で囲まれる。チャネル領域には活性（Ａｃｔｉｖｅ）ソースおよびドレイン領域が接続される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ナノワイヤＦＥＴデバイスを製作するための従来のいわゆるトップダウン手法は、異なる材料を有するナノワイヤを形成するために好適な方法を提供していない。本発明は、トップダウン手法によるナノワイヤＦＥＴデバイス及び製法を提供する。
【課題を解決するための手段】
【０００４】
本発明の一実施形態に従うと、ナノワイヤ電界効果トランジスタ（ＦＥＴ）デバイスを形成するための方法は、基板上にナノワイヤを形成するステップと、ナノワイヤの部分の周りにライナ材料を形成するステップと、ライナ材料の上にキャッピング層を形成するステップと、キャッピング層の側壁に隣接して、かつナノワイヤの部分の周りに第１のスペーサを形成するステップと、キャッピング層および第１のスペーサの上にハードマスク層を形成するステップと、ナノワイヤの露出部分を除去することによって、ゲート材料によって部分的に定められる第１の空洞を形成するステップと、第１の空洞内のナノワイヤの露出断面上に半導体材料をエピタキシャル成長させるステップと、ハードマスク層およびキャッピング層を除去するステップと、第１の空洞内にエピタキシャル成長された半導体材料の周りに第２のキャッピング層を形成することによってチャネル領域を定めるステップと、チャネル領域に接触するソース領域およびドレイン領域を形成するステップとを含む。
【０００５】
本発明の別の実施形態に従うと、ナノワイヤ電界効果トランジスタ（ＦＥＴ）デバイスを形成するための方法は、基板上にナノワイヤを形成するステップと、ナノワイヤの部分の周りにライナ材料を形成するステップと、ライナ材料の上にキャッピング層を形成するステップと、キャッピング層の側壁に隣接して、かつナノワイヤの部分の周りに第１のスペーサを形成するステップと、キャッピング層および第１のスペーサの上にハードマスク層を形成するステップと、ナノワイヤの露出部分を除去することによって、ゲート材料によって部分的に定められる第１の空洞を形成するステップと、第１の空洞内のナノワイヤの露出断面上に半導体材料をエピタキシャル成長させるステップと、ハードマスク層およびキャッピング層の部分を除去することによってチャネル領域を定めるステップと、チャネル領域に接触するソース領域およびドレイン領域を形成するステップとを含む。
【０００６】
本発明のさらに別の実施形態に従うと、電界効果トランジスタ（ＦＥＴ）デバイスは第１のＦＥＴを含み、その第１のＦＥＴは、第１のエピタキシャル成長材料の部分および第２のエピタキシャル成長材料の部分を含む第１のナノワイヤ・チャネル領域と、第１のナノワイヤ・チャネル領域を囲む第１のゲート構造と、ゲート構造の周りに配された第１のキャッピング層とを含む。
【０００７】
本発明の技術を通じて、付加的な特徴および利点が認識される。本明細書において、本発明の他の実施形態および局面が詳細に説明され、請求される本発明の一部と考えられる。利点および特徴を有する本発明をより良く理解するために、説明および図面を参照されたい。
【０００８】
本明細書の最後の請求項には、本発明とみなされる主題が特定的に示され、明確に請求されている。本発明の前述の特徴およびその他の特徴ならびに利点は、添付の図面とともに得られる以下の詳細な説明から明らかとなる。
【図面の簡単な説明】
【０００９】
【図１】製作中のＦＥＴデバイスの一部を示す断面図である。
【図２】等方性エッチング・プロセスの結果として得られる構造を示す図である。
【図３】ナノワイヤ材料のエピタキシャル成長の結果として得られる構造の例示的実施形態を示す図である。
【図４】ハードマスク層およびキャッピング層の除去の結果として得られる構造を示す図である。
【図５】ゲート材料の部分の周りにキャッピング層およびハードマスク層を形成した結果として得られる構造を示す図である。
【図６】ナノワイヤ・デバイスを製作するための代替的な例示的方法の結果として得られる構造を示す図である。
【図７】スペーサ材料の形成後のＦＥＴデバイスを含む、結果として得られる構造を示す図である。
【図８】ナノワイヤ・デバイスを製作するための代替的な例示的方法を示す図である。
【図９】ナノワイヤ材料の形成の結果として得られる構造を示す図である。
【図１０】ＦＥＴデバイスを含む、結果として得られる構造を示す図である。
【発明を実施するための形態】
【００１０】
以下に説明される方法および結果として得られる構造は、ナノワイヤ内に形成されるあらゆる数のエピタキシャル成長材料を含み得るナノワイヤＦＥＴデバイスを提供する。
【００１１】
図１は、製作中のＦＥＴデバイスの一部の断面図を示す。これに関して、シリコン基板１００上に配された埋め込み酸化物（ｂｕｒｉｅｄ  ｏｘｉｄｅ：ＢＯＸ）層１０４の上に、シリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ：ＳＯＩ）パッド領域１０６、パッド領域１０８、およびナノワイヤ部分（ナノワイヤ）１０９が定められる。パッド領域１０６、パッド領域１０８、およびナノワイヤ部分１０９は、リソグラフィの後にたとえば反応性イオン・エッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：ＲＩＥ）などのエッチング・プロセスを用いることによって、パターン形成されてもよい。パッド領域１０６、パッド領域１０８、およびナノワイヤ部分１０９がパターン形成された後、等方性エッチング・プロセスによってナノワイヤ１０９がＢＯＸ層１０４の上に浮かされる。等方性エッチングに続き、ナノワイヤ部分１０９が平滑化されることによって、パッド領域１０６およびパッド領域１０８によってＢＯＸ層１０４の上に浮かされた楕円形（場合によっては円筒形）のナノワイヤ１０９が形成されてもよい。ナノワイヤ１０９の直径を所望の寸法に減らすために、酸化プロセスが行われてもよい。
【００１２】
ナノワイヤ１０９が形成されてから、以下により詳細に説明されるとおりに、ナノワイヤ１０９の周りにゲート・スタック（いくつかの薄膜で構成される）１０３が形成されて、さらにポリシリコン層（キャッピング層）１０２でキャップされてもよい。たとえば窒化ケイ素（Ｓｉ３Ｎ４）などのハードマスク層１０７が、キャッピング層１０２の上に形成される。キャッピング層１０２およびハードマスク層１０７は、ＢＯＸ層１０４およびＳＯＩ部分の上にポリシリコン材料を形成し、ポリシリコン材料の上にハードマスク材料を形成し、反応性イオン・エッチング（ＲＩＥ）によりエッチングして図１に示されるキャッピング層１０２およびハードマスク層１０７を形成することによって、形成されてもよい。キャッピング層１０２の形成に続いて、キャッピング層１０２の対向側部に隣接してスペーサ１１１が形成されてもよい。スペーサ１１１は、たとえば酸化物または窒化物材料などを含んでもよい。図１に示される配置の製作は、単一列のゲートの製作に対する上述と類似の方法を用いて行われてもよい。本明細書に記載される方法は、パッド領域１０６および１０８の間のナノワイヤ上にあらゆる数のデバイスを形成するために用いられてもよい。
【００１３】
ゲート・スタック１０３は、ナノワイヤ１０９の周りにあらゆるタイプのゲート材料（単数または複数）を形成することによって形成される。たとえば、ナノワイヤ１０９の周りに二酸化ケイ素（ＳｉＯ２）などの第１のゲート誘電層が形成されてもよい。第１のゲート誘電層１２０の周りに、たとえば酸化ハフニウム（ＨｆＯ２）などの第２のゲート誘電層が形成されてもよい。第２のゲート誘電層の周りに、たとえば窒化タンタル（ＴａＮ）などの金属層が形成されてもよい。金属層はキャッピング層１０２に囲まれている。たとえばホウ素（ｐ型）またはリン（ｎ型）などの不純物でキャッピング層１０２をドープすることによって、キャッピング層１０２が伝導性になる。
【００１４】
ゲート材料１０３は上述の材料に限定されず、単層を含むあらゆる数の材料の層を含んでもよい。代替的実施形態のゲート材料１０３は、単数または複数の犠牲材料（ライナ材料）を含んでもよく、それは上述と類似の態様で形成された後、後述されるステップにおいて除去されて、上述の配置と類似のゲート材料またはゲート材料の層によって置換されてもよい。
【００１５】
図２は、たとえばウェット・エッチング・プロセスまたは等方性反応性イオン・エッチング（ＲＩＥ）などの等方性エッチング・プロセスの後に結果として得られる構造を示す。このエッチング・プロセスによって、露出した（図１の）シリコン・パッド領域１０６および１０８ならびにナノワイヤ１０９の部分が除去され、結果としてゲート材料１０３およびナノワイヤ１０９によって部分的に定められる空洞２０１が得られる。図示される実施形態は、対称な配置におけるナノワイヤ１０９の対向端部における空洞２０１の形成を示すが、代替的実施形態は単一の空洞または２つの非対称な空洞の形成を含んでもよい。こうした配置は、たとえば非対称エッチング・プロセスなどを用いてナノワイヤ１０９の一部を除去することにより、ナノワイヤ１０９の末端部がスペーサ１１１と実質的に同一平面上になるようにすることによって形成されてもよい。スペーサ１１１の１つに隣接してスペーサ（図示せず）が形成されることによって、ナノワイヤ１０９の露出した末端部の一方がそのスペーサによって隠蔽されてもよい。上述と同様に等方性エッチング・プロセスが行われることにより、ナノワイヤ１０９の対向する露出部分が除去されて単一の空洞２０１が形成されてもよい。次いで、その後のプロセスにおいてスペーサが除去されてもよい。
【００１６】
図３は、ナノワイヤ材料３０２のエピタキシャル成長の後に結果として得られる構造の例示的実施形態を示す。ナノワイヤ材料３０２は、あらゆる所望のエピタキシャル成長された材料もしくは材料の組み合わせまたはその両方を含んでもよい。図示される例示的実施形態において、ナノワイヤ材料３０２は、２つのエピタキシャル成長プロセスによって形成された第１のタイプの材料３０２ａおよび第２のタイプの材料３０２ｂを含む。ナノワイヤ材料３０２は、たとえばエピタキシャル成長されたＳｉ、ＳｉＧｅ、Ｇｅ、または第ＩＩＩ−Ｖ族の材料などを含んでもよい。ナノワイヤ材料３０２はナノワイヤ１０９の露出された対向末端部３０１の上に形成（すなわちシード）され、その後エピタキシャル成長されたナノワイヤ材料３０２の露出された末端部上に形成されるようにすることで、図示されるとおりにナノワイヤ材料３０２が対称的に形成されてもよい。代替的には、以下にさらに詳細に説明されるとおり、ナノワイヤ材料３０２は非対称的に形成されてもよい。
【００１７】
図４は、たとえば反応性イオン・エッチングなどの好適なエッチング・プロセスを用いてハードマスク層１０７およびキャッピング層１０２を除去した結果として得られる構造を示す。いくつかの実施形態において、エッチング・プロセスはキャッピング層１０２およびナノワイヤ材料３０２の部分を望ましくない態様で除去することがある。キャッピング層１０２を除去する際にナノワイヤ材料３０２の部分を除去することを避けるために、ナノワイヤ材料３０２とは異なる材料でキャッピング層１０２を形成することによって、選択的エッチング・プロセスが、露出したナノワイヤ材料３０２を認識できるほど除去することなくキャッピング層１０２を除去し得るようにしてもよい。スペーサ１１１は残ることによって、ゲート材料１０３、ナノワイヤ１０９およびナノワイヤ材料３０２がスペーサ１１１によって支持されて浮かされる。ハードマスク層１０７およびキャッピング層１０２の除去に続いて、露出したゲート材料１０３が除去されることによって、ナノワイヤ材料３０２（もしくはナノワイヤ１０９またはその両方）の部分が露出されてもよい。ナノワイヤ材料３０２（もしくはナノワイヤ１０９またはその両方）の露出した部分の上に、上述と類似の態様で別のゲート材料１０３またはゲート材料１０３の層が形成されてもよい。
【００１８】
図５は、ゲート材料１０３の部分の周りにキャッピング層５０２およびハードマスク層５０７を形成した結果として得られる構造を示し、これは実質的に電界効果トランジスタ（ＦＥＴ）デバイス５０１を形成する。キャッピング層５０２の対向側部に隣接してスペーサ材料５１１が形成されてもよい。キャッピング層５０２、ハードマスク層５０７およびスペーサ材料５１１は、上述の（図１の）キャッピング層１０２、ハードマスク層１０７およびスペーサ１１１と類似の態様で形成され、フォトリソグラフィ・マスキングおよびエッチング・プロセスを用いてパターン形成される。キャッピング層５０２（またはスペーサ材料５１１）の形成に続いて、露出したゲート材料１０３が除去されることによって、ナノワイヤ材料３０２（もしくはナノワイヤ１０９またはその両方）の部分が露出されてもよい。ナノワイヤ材料３０２（もしくはナノワイヤ１０９またはその両方）の露出部分にイオンがドープされることによって、ＦＥＴデバイス５０１の活性領域５０５（ソースおよびドレイン領域）が形成されてもよい。ナノワイヤ材料３０２の活性領域５０５の上にケイ化物材料（図示せず）が形成されてもよく、そのケイ化物材料に接触する伝導性コンタクト（図示せず）が形成されてもよい。図示される実施形態において、ＦＥＴデバイス５０１ａはチャネル領域５０３に異なる材料を含むのに対し、ＦＥＴデバイス５０１ｂはチャネル領域５０３に均一の材料を含む。いくつかの実施形態において、ＦＥＴデバイス５０１の活性領域は、エピタキシャル成長プロセスの間にその場（ｉｎ−ｓｉｔｕ）ドープ・プロセスを用いて形成されることによって、成長プロセスの間にドーパントがナノワイヤ材料３０２の部分の中に配されてもよい。その後のキャッピング層５０２、ハードマスク層５０７およびスペーサ材料５１１の形成において、活性領域５０５の部分は露出したまま残される。
【００１９】
図６は、代替的な例示的方法の結果として得られる構造を示す。これに関して、（図３において上述したとおりの）ナノワイヤ材料３０２の形成に続いて、フォトリソグラフィ・パターン形成およびエッチング・プロセスを用いてキャッピング層１０２およびハードマスク層１０７の部分が除去されて、ゲート材料１０３およびＢＯＸ層１０４の部分が露出される。例示の目的のために、ハードマスク層１０７の上に配されたフォトリソグラフィ・レジスト材料６０２が示される。いくつかの例示的実施形態において、フォトリソグラフィ・レジスト材料６０２は、ハードマスク層１０７の露出部分の除去の後、キャッピング層１０２の除去の前に除去されてもよい。
【００２０】
図７は、たとえば酸化物または窒化物材料などを含み得るスペーサ材料７１１の形成の後に結果として得られる、ＦＥＴデバイス７０１を含む構造を示す。スペーサ材料７１１は、キャッピング層１０２の露出部分に隣接して形成され、露出したナノワイヤ１０９もしくはナノワイヤ材料３０２またはその両方の部分を囲む。図示される実施形態において、ＦＥＴデバイス７０１ａはチャネル領域７０３に異なる材料を含むのに対し、ＦＥＴデバイス７０１ｂはチャネル領域７０３に均一の材料を含む。ナノワイヤ材料３０２（もしくはナノワイヤ１０９またはその両方）の露出部分にイオンがドープされることによって、ＦＥＴデバイス７０１の活性領域７０５（ソースおよびドレイン領域）が形成されてもよい。活性領域７０５の形成に続いて、活性領域７０５の上にケイ化物材料（図示せず）が形成されてもよく、そのケイ化物材料の上に伝導性コンタクト（図示せず）が形成されてもよい。いくつかの実施形態において、ＦＥＴデバイス７０１の活性領域は、エピタキシャル成長プロセスの間にその場ドープ・プロセスを用いて形成されることによって、成長プロセスの間にドーパントがナノワイヤ材料３０２の部分の中に配されてもよい。その後キャッピング層１０２の部分を除去することによって、活性領域の部分が露出される。
【００２１】
図８は、ナノワイヤ・デバイスを製作するための代替的な例示的方法を示す。これに関して、図１において上述した構造と類似のナノワイヤ構造に対する等方性エッチング・プロセスの後に結果として得られる構造が示される。等方性エッチング・プロセスは、図２において上述したプロセスとも類似である。このエッチング・プロセスがナノワイヤ１０９の露出部分を除去することによって、ゲート材料１０３およびナノワイヤ１０９によって部分的に定められる空洞８０１が形成される。空洞８０１の形成に続いて、スペーサ１１１の１つに隣接してスペーサ８１１が形成されることによって、空洞８０１ａの開口部が隠蔽または被覆される。図示されるスペーサ８１１の配置は、たとえばキャッピング層１０２の対向側部にスペーサ８１１およびスペーサ（図示せず）を形成し、たとえばスペーサを照射することによって、照射されたスペーサ材料を非照射スペーサ８１１の除去よりも速い速度で除去するエッチング・プロセスを用いてスペーサを除去し得るようにすることなどによって対向スペーサを除去することなどによって、形成されてもよい。たとえば、イオン源をウェハ表面に対して角度を付けて用いることによって、イオンが一方のスペーサを照射しているときに他方のスペーサはゲート１０３の影になるようにすることなどによって、照射プロセスの非対称性が得られる。スペーサ８１１の形成に続いて、エピタキシャル成長プロセスが行われることによって、図３において上述したのと類似の態様でナノワイヤ１０９の露出末端部８０７ｂからシードされた露出チャネル８０１ｂ内にナノワイヤ材料８０３ｂが形成されてもよい。
【００２２】
図９は、（図８の）スペーサ８１１ａの除去および上述と類似の態様でのスペーサ８１１ｂの形成の後に形成されるナノワイヤ材料８０３ａの形成の結果として得られる構造を示す。図示される実施形態において、ナノワイヤ材料８０３ａおよび８０３ｂは異なる材料であり、図３において上述したエピタキシャル成長された材料のいずれかを含んでもよい。
【００２３】
図１０は、ナノワイヤ材料８０３を形成する一連の成長サイクルの結果として得られる、ＦＥＴデバイス１００１を含む構造を示す。代替的実施形態は、図８および図９において上述したのと類似の方法を用いて形成されたナノワイヤ材料８０３のあらゆる組み合わせを含んでもよい。ＦＥＴデバイス１００１ａはナノワイヤ材料（チャネル材料）８０３ａおよび８０３ｂを含むチャネル領域１００２ａを含み、ＦＥＴデバイス１００１ｂはナノワイヤ材料８０３ａおよび８０３ｂを含むチャネル領域１００２ｂを含む。ＦＥＴデバイス１００１ａおよび１００１ｂはＢＯＸ層１０４上に互いに隣接して配置され、ナノワイヤ材料８０３ａおよび８０３ｂは異なる。チャネル領域１００２ａおよび１００２ｂは、チャネル領域１００２ａおよび１００２ｂの面する側にそれぞれ異なるナノワイヤ材料８０３ａおよび８０３ｂを含む。すなわち、隣接するＦＥＴデバイス１００１のチャネル領域１００２の各々は、非対称的に配置された異なる材料を含む。活性（ソースおよびドレイン）領域１００５は、上述と類似の態様でチャネル領域１００２ａおよび１００２ｂに接触して形成される。
【００２４】
本明細書において用いられる用語は、特定の実施形態を説明する目的のためだけのものであり、本発明を限定することは意図されない。「含む（ｃｏｍｐｒｉｓｅｓ）」もしくは「含む（ｃｏｍｐｒｉｓｉｎｇ）」またはその両方の用語が本明細書において用いられるとき、それらの用語は述べられる特徴、完全体、ステップ、動作、素子もしくは構成要素、またはその組み合わせの存在を指定するが、１つまたはそれ以上の他の特徴、完全体、ステップ、動作、素子、構成要素、もしくはその群、またはその組み合わせの存在または追加を排除するものではないことが理解されるだろう。
【００２５】
本発明の説明は例示および説明の目的のために提供されたものであるが、網羅的になったり、開示される形に本発明を制限したりすることは意図されない。本発明の範囲および趣旨から逸脱することなく、通常の当業者には多くの修正および変更が明らかになるだろう。実施形態は、本発明の原理および実際の適用を最も良く説明し、他の通常の当業者が予期される特定の使用に好適であるようなさまざまな修正を伴うさまざまな実施形態に対して本発明を理解できるようにするために選択されて記載されたものである。
【００２６】
本明細書に示される図面は単なる一例である。本発明の趣旨から逸脱することなく、本明細書に記載される本図面またはステップ（または動作）に対する多くの変形が存在してもよい。たとえば、ステップは異なる順序で行われてもよいし、ステップの追加、削除または修正が行われてもよい。これらの変形はすべて、請求される本発明の一部と考えられる。
【００２７】
本発明に対する好ましい実施形態を説明したが、現在および将来の当業者は、以下の請求項の範囲内にあるさまざまな改善および増強を行ってもよいことが理解されるだろう。これらの請求項は、最初に記載された本発明の適切な保護を維持するように解釈されるべきである。
【図１】
2015508575.tif 000003
【図２】
2015508575.tif 000004
【図３】
2015508575.tif 000005
【図４】
2015508575.tif 000006
【図５】
2015508575.tif 000007
【図６】
2015508575.tif 000008
【図７】
2015508575.tif 000009
【図８】
2015508575.tif 000010
【図９】
2015508575.tif 000011
【図１０】
2015508575.tif 000012
【国際調査報告】
2015508575.tif 000013