(57)【要約】  厚さ５０〜１００μｍの４Ｈ  ＳｉＣエピウェハを、オフ角４°の基板上で成長させる。前記エピウェハの検査からは、２〜６ｃｍ−２の範囲の、表面形態的な欠陥密度が得られた。これらのエピウェハでは、２〜３μｓの範囲で一貫したキャリア寿命が得られた。１０ｃｍ−２未満に低下したＢＰＤ密度により、前記エピウェハにおける、非常に低いＢＰＤ密度が確認された。厚さ５０〜１００μｍのエピタキシャルウェハを使用して、ダイオードを作製した。高耐圧試験により、４Ｈ−ＳｉＣに対する理論値に近い阻止電圧が実証された。５０μｍ厚のエピタキシャル膜上に作製された装置では、８ｋＶもの高い阻止電圧が、８０μｍ厚の膜上に作製された装置では、１０ｋＶもの高い阻止電圧が、得られた。不良解析により、表面損傷又はエピタキシー中に存在する粒子により形成される三角形欠陥は、致命的な欠陥であり、装置の逆バイアス動作が機能しなくなる原因であることが確認された。加えて、ＪＢＳダイオードの高阻止電圧における漏れ電流には、らせん転位密度との相関は見られなかった。エピ層での基底面転位の主な発生源が、結晶成長工程に由来することも観察された。
2015521378.tif 000002
【特許請求の範囲】
【請求項１】
０．０２〜１．５ｃｍ２の面積を有する４Ｈ−ＳｉＣ基板であって、
１／ｃｍ２未満のマイクロパイプ密度と、
２０００／ｃｍ２未満のらせん転位密度と、
２０００／ｃｍ２未満の基底面転位密度と、を有する、４Ｈ−ＳｉＣ基板と、
該基板上の複数のエピタキシャル層であって、該複数のエピタキシャル層のうちの少なくとも１つが、
１×１０１４／ｃｍ３〜２×１０１６／ｃｍ３の範囲の正味キャリア濃度と、
１／ｃｍ２未満のマイクロパイプ密度と、
２０００／ｃｍ２未満のらせん転位密度と、
１０／ｃｍ２未満の基底面転位密度と、を有する、エピタキシャル層と、を備える、高耐圧半導体装置。
【請求項２】
２つの隣接するエピタキシャル層によって形成される少なくとも１つのｐ−ｎ接合を更に含む、請求項１に記載の高耐圧半導体装置。
【請求項３】
１マイクロ秒超のキャリア寿命を有する少なくとも１つのエピタキシャル層を更に備える、請求項１〜２のいずれか一項に記載の高耐圧半導体装置。
【請求項４】
漏れ電流が１０ｍＡ／ｃｍ２以下のときに測定される最大電圧として表わされる逆バイアス阻止電圧が、ＳｉＣの材料定数を使用した前記装置のモデリングにより決定される理論値の８５％超の範囲にある、請求項１〜３のいずれか一項に記載の高耐圧半導体装置。
【請求項５】
前記４Ｈ−ＳｉＣ基板が、単一結晶の４Ｈ−ＳｉＣ基板である、請求項１〜４のいずれか一項に記載の高耐圧半導体装置。
【請求項６】
前記単一結晶の４Ｈ−ＳｉＣ基板が、ｃ軸から遠ざかるように傾斜した角度で切断される、請求項５に記載の高耐圧半導体装置。
【請求項７】
前記単一結晶の４Ｈ−ＳｉＣ基板が、＜１１−２０＞方向に向かって傾斜した角度で切断される、請求項６に記載の高耐圧半導体装置。
【請求項８】
４Ｈ−ＳｉＣ基板を製造することであって、該４Ｈ−ＳｉＣ基板が、
１／ｃｍ２未満のマイクロパイプ密度と、
２０００／ｃｍ２未満のらせん転位密度と、
２０００／ｃｍ２未満の基底面転位密度と、を有する、製造することと、
複数のエピタキシャル層を該基板上に堆積することであって、該複数のエピタキシャル層のうちの少なくとも１つが、
１×１０１４／ｃｍ３〜２×１０１６／ｃｍ３の範囲の正味キャリア濃度と、
１／ｃｍ２未満のマイクロパイプ密度と、
２０００／ｃｍ２未満のらせん転位密度と、
１０／ｃｍ２未満の基底面転位密度と、を有する、堆積することと、を含む、半導体装置の製造方法。
【請求項９】
前記複数のエピタキシャル層を堆積する前記工程が、少なくとも１つのｐ−ｎ接合を形成することを更に含む、請求項８に記載の方法。
【請求項１０】
前記４Ｈ−ＳｉＣ基板が、単一結晶の４Ｈ−ＳｉＣ基板である、請求項８〜９のいずれか一項に記載の方法。
【請求項１１】
前記単一結晶の４Ｈ−ＳｉＣ基板が、ｃ軸から遠ざかるように傾斜した角度で切断される、請求項１０に記載の高耐圧半導体装置。
【請求項１２】
前記単一結晶の４Ｈ−ＳｉＣ基板が、＜１１−２０＞方向に向かって傾斜した角度で切断される、請求項１１に記載の高耐圧半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
連邦政府による資金提供を受けた研究開発についての記載
本発明は、陸軍研究所により与えられた契約ＤＡＡＤ１９−０１−Ｃ−００６７の下での政府支援により成された。政府は本発明について、所定の権利を有する場合がある。
【０００２】
（関連出願の相互参照）
本出願は、共に標題が「Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ｏｎ  ＳｉＣ」である、２０１２年９月１１日に出願された米国特許仮出願第６１／６９９，７９７号、２０１３年８月６日に出願された米国特許出願第１３／９５９，８５５号の利益及び優先権を主張するものであり、これらの開示内容の全体を参照により本明細書に援用する。
【０００３】
（発明の分野）
本開示は、半導体装置、及び具体的には炭化ケイ素基板上に作製されたハイパワー半導体装置に関する。
【背景技術】
【０００４】
半導体ＳｉＣを使用することで、６００〜１００００Ｖ以上の範囲の電圧で動作する半導体装置を構築することができる。ＳｉＣ基板には、マイクロパイプ、らせん転位、及び基底面転位などの結晶由来の欠陥が、有意な量で存在し、このような欠陥は、この材料を用いて生産した半導体装置の活性領域に組み込まれてしまう。この欠陥は、単体でかつ合わさって、半導体ＳｉＣ装置の動作性能及び安定性を、理論的に予測されるものよりも制限してしまうと考えられており、これらの欠陥の影響は、超高電圧の範囲において動作するように設計される装置の場合に、より明確になる。
【０００５】
炭化ケイ素（ＳｉＣ）は、結晶性半導体材料であり、材料科学、電子工学、及び物理学に精通した者には、広いバンドギャップ特性、更に、超高硬度、高熱伝導性、及び化学的不活性といった特性に関して有利であると、認識されている。これらの特性は、ＳｉＣを、パワー半導体装置の作製にとって非常に魅力的な半導体としており、ケイ素のようなより一般的な材料から生産された装置に勝るパワー密度及び性能強化が可能となる。ＳｉＣの特性についての概説が多く公表されている。例えば、ＳｉＣの特性は、Ｉｏｆｆｅ  Ｉｎｓｔｉｔｕｔｅによってまとめられており、「Ｅｌｅｃｔｒｏｎｉｃ  ａｒｃｈｉｖｅ．Ｎｅｗ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍａｔｅｒｉａｌｓ．Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ  ａｎｄ  Ｐｒｏｐｅｒｔｉｅｓ．」（１９９８〜２００１）として、オンラインで公開されている。Ｉｏｆｆｅによって公開されている一般的なＳｉＣの材料定数値は、装置モデリングアクティビティ（device modeling activities）で頻繁に使用される。また、「Ｈａｎｄｂｏｏｋ  Ｓｅｒｉｅｓ  ｏｎ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｐａｒａｍｅｔｅｒｓ」ｖｏｌ．１，２  ｅｄｉｔｅｄ  ｂｙ  Ｍ．Ｌｅｖｉｎｓｔｅｉｎ，Ｓ．Ｒｕｍｙａｎｔｓｅｖ  ａｎｄ  Ｍ．Ｓｈｕｒ，Ｗｏｒｌｄ  Ｓｃｉｅｎｔｉｆｉｃ，Ｌｏｎｄｏｎ，１９９６，１９９９も参照されたい。
【０００６】
最も一般的なＳｉＣの形態は、原子の立方晶配列又は六方晶配列からなる。Ｓｉ層とＣ層の積層は、ポリタイプとして知られる、多くの形態をとり得る。炭化ケイ素結晶の種類は、積層シーケンスにおける繰り返し単位の数を示す数字と、それに続く結晶様式を表す文字によって、示される。例えば、３Ｃ−ＳｉＣポリタイプとは、繰り返し単位が３で、かつ立方（Ｃ）格子であることを指し、４Ｈ−ＳｉＣポリタイプとは、繰り返し単位が４で、かつ六方（Ｈ）格子であることを指す。
【０００７】
炭化ケイ素ポリタイプが異なると、材料特性（最も顕著には電気特性）において多少のバリエーションが生じる。４Ｈ−ＳｉＣポリタイプは、比較的広いバンドギャップを有する一方で、３Ｃ−ＳｉＣはより狭いバンドギャップを有し、他のほとんどのポリタイプのバンドギャップは、これらの間に収まる。高性能パワー装置用途に関しては、バンドギャップが広い場合には、理論上は、前記材料に、相対的に、高いハイパワー性能、及び熱伝導性能を提供する、より高い能力があることになる。
【０００８】
ＳｉＣ結晶は、天然には産生しないため、合成する必要がある。ＳｉＣ結晶の成長は、昇華／物理気相輸送法、又は化学気相堆積法によって行うことができる。
【０００９】
昇華によるＳｉＣの成長は、非常に困難である。昇華によるＳｉ／Ｃ化学種の蒸気流の生成には、２０００℃を超える温度が必要であり、これにより、反応器セルの構成部品及び炉の設計に大きな制限が加わる。元来は、アチソン法のような製法により形成されたＳｉＣ研磨材が、前記結晶のためのＳｉ原子源及びＣ原子源として使用されていたが、技術が進歩したため、複数のグループによって、ＳｉＣ結晶の成長専用のＳｉＣ原料粉末を合成する手段が開発された。成長は、一般に真空チャンバ内の黒鉛製容器の中で行われる。この黒鉛製容器を、抵抗法、又は誘導法のいずれかにより加熱する。容器は、容積内に制御された温度勾配を形成するように、注意して断熱される。種結晶が使用され、この種結晶の形状は一般に板状又はディスク状である。典型的には、この種結晶の成長面が原料物質に対向するように、種結晶を配向する。容器内での種結晶の位置は、容器が加熱されたときに、種が比較的低い温度位置にある一方で、Ｓｉ−Ｃ原料物質がより高い温度位置にあるように、設計される。容器が原料物質を昇華させるのに十分な温度まで加熱されたとき、この蒸気は、より温度の低い領域へ向かって移動し、種結晶上で凝縮する。概念としては単純と思われるものの、ＳｉＣの成長は実際には非常に複雑であり、実務者には、実行が非常に困難なものとして認識されている。
【００１０】
歴史的には、ＳｉＣの昇華に基づいた結晶成長における初期の発展は、Ｌｅｌｙ（米国特許第２８５４３６４号−１９５８年）によって最初に記載され、種結晶を使用しない結晶成長法によって、小さな六方晶ＳｉＣの板状晶がもたらされた。１９７０年代及び１９８０年代では、装置生産にとって魅力的なサイズの最初の結晶を生産する技術が、ロシアにて、Ｔａｉｒｏｖ及びＴｓｖｅｔｋｏｖによって生み出された（Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ，５２（１９８１）ｐ．１４６〜５０及びＰｒｏｇｒｅｓｓ  ｉｎ  Ｃｏｎｔｒｏｌｌｉｎｇ  ｔｈｅ  Ｇｒｏｗｔｈ  ｏｆ  Ｐｏｌｙｔｙｐｉｃ  Ｃｒｙｓｔａｌｓ  ｉｎ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ａｎｄ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ｏｆ  Ｐｏｌｙｔｙｐｅ  Ｓｔｒｕｃｔｕｒｅｓ，Ｐ．Ｋｒｉｓｈｎａ，ｅｄ．，Ｐｅｒｇａｍｍｏｎ  Ｐｒｅｓｓ，Ｌｏｎｄｏｎ，ｐ．１１１（１９８３））。彼らの手法では、Ｌｅｌｙの結晶が種として使用され、上述したような昇華及び輸送によって成長させた。これらの成果により、種の選択、圧力制御、及び温度勾配によって、ポリタイプを制御するための方法が示された。その後に、Ｄａｖｉｓ（米国特許第４８６６００５号−１９８９年）は、原料物質の賢明な選択及び勾配制御による改善を発表した。Ｔａｉｒｏｖ、Ｔｓｖｅｔｋｏｖ、及びＤａｖｉｓの方法に対する改良が、今日に至るまで発表され続けている。
【００１１】
より大きな結晶を生産する方法が出現すると、結晶中の欠陥を制御することにも焦点が移った。欠陥は、インクルージョン及び結晶転位として分類することができる。ＳｉＣ結晶における、主要な結晶欠陥は、らせん転位である。らせん転位の中でも、マイクロパイプ又はホローコアらせん転位（hollow core screw dislocation）として知られる、特別な場合がある。加えて、基底面転位及び貫通刃状転位がある。これらの欠陥は、多くの発生源に由来するものである。例えば、種結晶内に包含されていた欠陥が、新しく成長した結晶容積へと移行する場合がある。温度勾配及び熱膨張の不一致から生じて、種及び成長中の結晶にかかる応力が、転位の形成をもたらす場合もある。昇華での蒸気流が、ＳｉＣを形成するために必要な蒸気流から化学量論的に逸脱していると、不安定なポリタイプの成長をもたらすことがあり、ひいては、成長後の結晶中におけるポリタイプのインクルージョンにつながり、これにより、ポリタイプの境界において転位の形成が引き起こされる。各転位間の相互作用でさえ、転位を形成させたり、又は消滅させたりする場合がある。
【００１２】
すでに示した方法によって生産されたＳｉＣ結晶は、転位濃度が大きい。本出願の時点で一般的に報告されている、らせん転位濃度及び基底面濃度の値は、名目上それぞれ５０００〜１００００／ｃｍ２である。転位は、結晶の対称軸に対して垂直な平面で、結晶を薄片化することによって調べられることが最も一般的である。３５０〜５００℃の範囲の温度で、水酸化カリウムなどの溶融塩を用いて、露出した結晶表面をエッチングすることで、基板の平面を横切る転位が発現する。それぞれの種類の転位は、特有の形状を有しているため、区別してカウントすることができる。転位は、一般的に、検査面積で割った数として、カウントされ、報告される。この評価方法は、基板平面上に形成される半導体装置の活性領域に存在する、エッチングにより発現した欠陥の容易な識別が可能であるため、有用である。これらの欠陥、又は欠陥の欠如は、大抵、装置の電気的な動作パラメータと相関する。文献には、転位が均一に分布しているわけではないことを示す多くの例がある。特に、今日では、直径１００ｍｍの円と同等の区画より広い、又はそれと等しい区画に対する検査が求められるため、転位のカウント数が多く、全ての転位を１つずつカウントすることが、全く現実的でないものとなっている。そのため、基板領域の全体がエッチングされる場合があるものの、検査のためにサンプリングされる表面の限定的な部分のみについて、その部分に割り当てられた転位の量が測定される。大きな結晶を伴う転位濃度を求める際、不正確なサンプリング方法によって誤差が引き起こされる場合がある。ほとんどの報告において、サンプリング方法の詳細が提供されないため、結果の再現は、不可能でないとしても、大抵は困難である。
【００１３】
固体物理学及び半導体装置分野で経験を有する科学者たちには、転位によって、材料の理論上の特性を下回る装置性能がもたらされることが知られている。それ故、近年、半導体ＳｉＣ結晶の品質を改善することに焦点を当て、結晶成長に由来する欠陥を減少させることができる因子を特定し、制御することに努力が払われている。
【００１４】
一旦、十分に大きい結晶が生産されると、平面的な作製方法を使用して半導体装置を作製する装置で便利であるように、結晶を切断して、ウェハへと加工しなければならない。多くの半導体結晶（例えば、ケイ素、ヒ化ガリウムなど）の開発、及びウェハ製品への商品化が成功しているため、バルク状の結晶からウェハを作製する方法は既知である。ウェハ作製に対する一般的な手法及び要件、並びに標準的な評価方法の考察は、Ｗｏｌｆ  ａｎｄ  Ｔａｕｂｅｒ，Ｓｉｌｉｃｏｎ  Ｐｒｏｃｅｓｓｉｎｇ  ｆｏｒ  ｔｈｅ  ＶＬＳＩ  Ｅｒａ，Ｖｏｌ．１−Ｐｒｏｃｅｓｓ  Ｔｅｃｈｎｏｌｏｇｙ，Ｃｈａｐｔｅｒ  １（Ｌａｔｔｉｃｅ  Ｐｒｅｓｓ−１９８６）に見出すことができる。
【００１５】
その硬度のために、ウェハ基板でのＳｉＣの作製では、ケイ素又はヒ化ガリウムのような他の一般的な半導体結晶の加工と比較して、特有の課題が提起される。機械に変更を加えなければならず、かつ研磨剤の選択は一般的に使用される材料の範疇を超えて変更された。ＳｉＣに適応させるために、一般的なウェハ作製技術において施される変更については、大抵、その発明者らによって、独占的な情報として保持されている。実質的な表面下の損傷は、鏡面研磨したＳｉＣウェハ上で観察可能であり、この表面下の損傷は、シリコン産業で使用されているものに類似した、化学的に増強した機械的研磨法を使用して、減少又は除去することができることが報告されている（Ｚｈｏｕ，Ｌ．，ｅｔ  ａｌ．，Ｃｈｅｍｏｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ  ｏｆ  Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ，Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏｃ．，Ｖｏｌ．１４４，ｎｏ．６，Ｊｕｎｅ  １９９７，ｐｐ．Ｌ１６１〜Ｌ１６３）。
【００１６】
ＳｉＣウェハ上に半導体装置を構築するためには、更なる結晶性ＳｉＣ膜を、ウェハ上に堆積して、必要な導電性値及び導体の種類を有する装置活性領域を形成しなければならない。典型的には、この作業は、化学気相堆積（ＣＶＤ）法を使用して行われる。１９７０年代より、ＣＶＤエピタキシーによるＳｉＣの成長のための技術が、ロシア、日本、及び米国のグループから発表されてきた。ＣＶＤによるＳｉＣの成長に対する、最も一般的なケミストリーは、ケイ素含有原料ガス（例えば、モノシラン類又はクロロシラン類など）と、炭素含有原料ガス（例えば、炭化水素ガスなど）との混合物である。欠陥の少ないエピタキシャル層の成長の鍵となる要素は、結晶の対称軸から遠ざかるように基板表面を傾斜させて、基板の結晶によって確立された積層順における表面に、化学原子を付着させることを可能にすることである。この傾斜が適切でないときは、ＣＶＤ法によって、表面に３次元的な欠陥が生じ、このような欠陥により、半導体装置が動作しなくなってしまう。表面の欠陥（クラック、表面下の損傷、ピット、粒子、傷、又は汚染など）は、ＣＶＤ法によるウェハの結晶構造の再現を妨げる（例えば、Ｐｏｗｅｌｌ  ａｎｄ  Ｌａｒｋｉｎ，Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ｂ）２０２，５２９（１９９７）を参照されたい。）。研磨及び洗浄工程を使用して、表面欠陥を最小化したウェハを作製することが重要である。これらの表面欠陥の存在下では、基底面転位及び立方体型のＳｉＣインクルージョンなどの複数の欠陥が、エピタキシャル膜に発生する場合がある（例えば、Ｐｏｗｅｌｌ，ｅｔ．ａｌ．Ｔｒａｎｓａｃｔｉｏｎｓ  Ｔｈｉｒｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｈｉｇｈ−Ｔｅｍｐｅｒａｔｕｒｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｃｏｎｆｅｒｅｎｃｅ，Ｖｏｌｕｍｅ  １，ｐｐ．ＩＩ−３〜ＩＩ−８，Ｓａｎｄｉａ  Ｎａｔｉｏｎａｌ  Ｌａｂｏｒａｔｏｒｉｅｓ，Ａｌｂｕｑｕｅｒｑｕｅ，ＮＭ  ＵＳＡ，９〜１４  Ｊｕｎｅ  １９９６を参照されたい）。
【００１７】
ＳｉＣにおける欠陥は、その欠陥の上に形成された半導体装置の動作を制限し、又は破壊することが知られている。Ｎｅｕｄｅｃｋ及びＰｏｗｅｌｌは、ホローコアらせん転位（マイクロパイプ）が、ＳｉＣダイオードの電圧阻止性能を大きく制限することを報告している（Ｐ．Ｇ．Ｎｅｕｄｅｃｋ  ａｎｄ  Ｊ．Ａ．Ｐｏｗｅｌｌ，ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，ｖｏｌ．１５，ｎｏ．２，ｐｐ．６３〜６５，（１９９４））。Ｎｅｕｄｅｃｋは、らせん転位及び形態的なエピタキシー欠陥に起因するパワー装置の機能の制限に焦点をあてて、１９９４年のパワー装置における、結晶（ウェハ）及びエピタキシー由来の欠陥の影響について考察している（Ｎｅｕｄｅｃｋ，Ｍａｔ．Ｓｃｉ．Ｆｏｒｕｍ，Ｖｏｌｓ  ３３８〜３４２，ｐｐ．１１６１〜１１６６（２０００））。Ｈｕｌｌは、ダイオードがらせん転位密度の低い基板上に作製されたとき、高耐圧ダイオードの逆バイアスでの漏れ電流の分布が、より低い値へ変化することについて報告している（Ｈｕｌｌ，ｅｔ．ａｌ．，Ｍａｔ．Ｓｃｉ．ｆｏｒｕｍ，Ｖｏｌ．６００〜６０３，ｐ．９３１〜９３４（２００９））。Ｌｅｎｄｅｎｍａｎｎは、バイポーラダイオードにおける順電圧劣化は、基板での基底面転位に由来した、エピ層における基底面転位と関連があることを報告している（Ｌｅｎｄｅｎｍａｎｎ  ｅｔ．ａｌ．，Ｍａｔ．Ｓｃｉ．Ｆｏｒｕｍ，Ｖｏｌｓ  ３３８〜３４２，ｐｐ．１１６１〜１１６６（２０００））。ＳｉＣ装置の潜在的な性能における有利性を実現するために、活性装置領域における欠陥を、事実上無害な水準にまで減少させなければならない。
【００１８】
ほとんどの欠陥が、バルク状の結晶に由来するため、多くの研究者が、基板からエピタキシャル膜への、基底面転位のような欠陥の伝播を阻害できるエピタキシー工程の開発を試みてきた。こうした技術としては、ＣＶＤ成長に先立って基板表面を化学的にエッチングすること、ＣＶＤ法に対する方策上の変更及びこれらの組み合わせなどが挙げられる。研磨した基板からエピタキシャル層へと基底面転位が伝播する場合には、これらの転位は、半導体装置の動作にとって比較的無害な貫通刃状転位に変換されるか、基底面転位がエピタキシャル層へと伸長していくかのどちらかである。基底面転位の減少は、ウェハの傾斜角を低くしたり、研磨工程を変更したり、ＣＶＤ法のパラメータを変更したりするなどの、複数の手法によって促進される。例えば、米国特許出願公開第２００９／０１１４１４８（Ａ１）号は、ＣＶＤ法を中断することにより、エピタキシャル層における基底面転位数の減少に明確な効果を有し得ることを教示している。米国特許出願公開第２０１０／０１１９８４９（Ａ１）号は、エピタキシャル層における欠陥低減を抑制する手段としての液相エピタキシーの使用を教示している。米国特許出願公開第２００７／０２２１６１４（Ａ１）号は、基板のエッチング及び再研磨と、エピタキシーとを組み合わせて、エピタキシャル層における基底面欠陥を抑制している。これらの及び類似した技術での典型的な制限は、これらの技術が、全ての種類の欠陥に対して同時に作用しないということであり、特に、高い欠陥密度を有する基板から開始したときには、これらの技術は、半導体装置の性能にとって無害な水準まで欠陥を減少させない。
【発明の概要】
【発明が解決しようとする課題】
【００１９】
次の本発明の概要は、本発明のいくつかの態様及び特徴の基本的な理解を提供するために含まれる。この発明の概要は、本発明の広範な概要ではないため、本発明の鍵となる要素若しくは重要な要素を具体的に特定したり、又は本発明の範囲を詳細に記述したりする意図のものではない。この発明の概要の唯一の目的は、以下に提示するより詳細な説明に対する導入部として、簡潔な形式にて本発明のいくつかの概念を提示することである。
【課題を解決するための手段】
【００２０】
様々な実施形態が、高耐圧（６００Ｖ超の電圧）半導体装置の製造方法を提供する。前記半導体装置は、面積が０．０２〜１．５ｃｍ２の４Ｈ−ＳｉＣ基板であって、１／ｃｍ２未満のマイクロパイプ密度と、２０００／ｃｍ２未満のらせん転位密度と、２０００／ｃｍ２未満の基底面転位密度と、を有する、４Ｈ−ＳｉＣ基板と、この基板上の複数のＳｉＣエピタキシー膜層であって、１×１０１４／ｃｍ３〜２×１０１６／ｃｍ３の範囲の正味キャリア濃度を有する少なくとも１つと、該エピタキシー層の上面において測定された１／ｃｍ２未満のマイクロパイプ密度と、該エピタキシー層の上面において測定された２０００／ｃｍ２未満のらせん転位密度と、該エピタキシー層の上面において測定された５０／ｃｍ２未満の基底面転位密度と、を有する、ＳｉＣエピタキシー膜層と、を備える。エピタキシャル層は、ｎ型又はｐ型（電子又は正孔としての導電型を示す）のどちらで形成されていてもよい。高耐圧装置は、エピタキシャル層の導電型のうち、一方を含んでいてもよいし、又は両方を含んでいてもよい。
【００２１】
本発明の態様によると、半導体装置は、面積が０．０２〜１．５ｃｍ２の４Ｈ−ＳｉＣ基板であって、１／ｃｍ２未満のマイクロパイプ密度と、２５００／ｃｍ２未満のらせん転位密度と、２５００／ｃｍ２未満の基底面転位密度と、を有する、４Ｈ−ＳｉＣ基板と、この基板上の複数のＳｉＣエピタキシー膜層であって、１×１０１４／ｃｍ３〜２×１０１６／ｃｍ３の範囲の正味キャリア濃度を有する少なくとも１つと、該エピタキシー層の上面において測定された１／ｃｍ２未満のマイクロパイプ密度と、該エピタキシー層の上面において測定された２５００／ｃｍ２未満のらせん転位密度と、該エピタキシー層の上面において測定された１０／ｃｍ２未満の基底面転位密度と、１μｓｅｃ未満のキャリア寿命を有する少なくとも１つのエピタキシャル層と、を有する、ＳｉＣエピタキシー膜層と、を備える。前記装置は、一般的なＳｉＣの材料定数を使用した前記装置のモデリングにより決定される理論値の８５〜９５％の範囲の逆電圧阻止を示す。
【００２２】
１つの態様において、本明細書では、０．０２〜１．５ｃｍ２の面積を有する４Ｈ−ＳｉＣ基板であって、１／ｃｍ２未満のマイクロパイプ密度と、２０００／ｃｍ２未満のらせん転位密度と、２０００／ｃｍ２未満の基底面転位密度と、を有する、４Ｈ−ＳｉＣ基板と、該基板上の複数のエピタキシャル層であって、該複数のエピタキシャル層のうちの少なくとも１つが、１×１０１４／ｃｍ３〜２×１０１６／ｃｍ３の範囲の正味キャリア濃度と、１／ｃｍ２未満のマイクロパイプ密度と、２０００／ｃｍ２未満のらせん転位密度と、１０／ｃｍ２未満の基底面転位密度と、を有する、エピタキシャル層と、を備える、高耐圧半導体装置、が提供される。
【００２３】
この態様の一実施形態では、前記装置は、２つの隣接するエピタキシャル層によって形成される少なくとも１つのｐｎ接合を更に含む。
【００２４】
この態様の他の実施形態では、前記装置は、１マイクロ秒超のキャリア寿命を有する少なくとも１つのエピタキシャル層を更に備える。
【００２５】
この態様の他の実施形態では、漏れ電流が１０ｍＡ／ｃｍ２以下のときに測定される最大電圧として表わされる逆バイアス阻止電圧が、ＳｉＣの材料定数を使用した前記装置のモデリングにより決定される理論値の８５％超の範囲にある。
【００２６】
この態様の他の実施形態では、前記４Ｈ−ＳｉＣ基板が、単一結晶の４Ｈ−ＳｉＣ基板である。
【００２７】
この態様の他の実施形態では、前記単一結晶の４Ｈ−ＳｉＣ基板が、ｃ軸から遠ざかるように傾斜した角度で切断される。
【００２８】
この態様の他の実施形態では、前記単一結晶の４Ｈ−ＳｉＣ基板が、＜１１−２０＞方向に向かって傾斜した角度で切断される。
【００２９】
他の態様において、本明細書では、４Ｈ−ＳｉＣ基板を製造することであって、該４Ｈ−ＳｉＣ基板が、１／ｃｍ２未満のマイクロパイプ密度と、２０００／ｃｍ２未満のらせん転位密度と、２０００／ｃｍ２未満の基底面転位密度と、を有する、製造することと、複数のエピタキシャル層を該基板上に堆積することであって、該複数のエピタキシャル層のうちの少なくとも１つが、１×１０１４／ｃｍ３〜２×１０１６／ｃｍ３の範囲の正味キャリア濃度と、１／ｃｍ２未満のマイクロパイプ密度と、２０００／ｃｍ２未満のらせん転位密度と、１０／ｃｍ２未満の基底面転位密度と、を有する、堆積することと、を含む、半導体装置の製造方法、が提供される。
【００３０】
この態様の一実施形態では、前記複数のエピタキシャル層を堆積する工程が、少なくとも１つのｐｎ接合を形成することを更に含む。
【００３１】
この態様の他の実施形態では、前記４Ｈ−ＳｉＣ基板が、単一結晶の４Ｈ−ＳｉＣ基板である。
【００３２】
この態様の他の実施形態では、前記単一結晶の４Ｈ−ＳｉＣ基板が、ｃ軸から遠ざかるように傾斜した角度で切断される。
【００３３】
この態様の他の実施形態では、前記単一結晶の４Ｈ−ＳｉＣ基板が、＜１１−２０＞方向に向かって傾斜した角度で切断される。
【図面の簡単な説明】
【００３４】
本明細書に組み込まれ、かつその一部を構成する添付の図面は、本発明の実施形態を例示するものであり、説明と共になって、本発明の原理を説明し、例示する役割を果たすものである。これらの図面は、図表的に例示的な実施形態の主要な特徴を示すことを意図したものである。これらの図面は、実際の実施形態の全ての特徴を示すことを意図したものではなく、示された要素の相対的な寸法を示すことを意図したものでもない。また、これらの図面は、一定の縮尺ではない。図面においては、同様の参照符号は、明細書における同様の特徴を指す。
【図１】１．９ｃｍ−２の欠陥密度に相当する、９２％のＬＬＳでの２×２ｍｍサイトの収率を有する、１００μｍ厚のエピウェハのＬＬＳ欠陥サイトマップである。
【図２ａ】ＫＯＨエッチングしたエピ表面のノマルスキー型顕微鏡画像を示す。孤立したＢＰＤには、矢印を付した。
【図２ｂ】ＫＯＨエッチングしたエピ表面のノマルスキー型顕微鏡画像を示す。三角形欠陥又は線欠陥と関連するＢＰＤには、矢印を付した。
【図３ａ】（ａ）：１ｋＶの阻止電圧を有するＪＢＳダイオードのＫＯＨエッチングした表面のノマルスキー型光学顕微鏡画像を示し。
【図３ｂ】＞１０ｋＶの阻止電圧を有するダイオードを示す。ＫＯＨエッチングで発現したとき、黒い点は貫通らせん転位（大きいピット）又は貫通刃状転位（小さいピット）である。どちらのダイオードにも、ＢＰＤは観察されなかった。
【図４】３つの異なる装置サイズにて、対数目盛での、漏れ電流に対するらせん転位密度（ＳＤＤ）を示す。逆バイアス漏れ電流に、らせん転位密度の影響は観察できなかった。
【図５】基板と、複数のエピタキシャル層と、を備える、ＪＢＳダイオード、ＭＯＳＦＥＴ又はＰｉＮダイオードの例を示す。
【発明を実施するための形態】
【００３５】
本発明は、本明細書に記載される特定の方法論、手順などに限定されるものではないため、様々であってもよいことが理解されるべきである。本明細書で使用する専門用語は、具体的な実施形態を説明する目的のためだけのものであり、特許請求の範囲のみによって定義される本発明の範囲を限定する意図はない。
【００３６】
本明細書及び特許請求の範囲で使用されるとき、文脈による明白な別段の指示がない限り、単数形には複数形への言及が含まれ、また、その逆も同様である。動作例、又は別段に指示されている場合以外のときは、本明細書で使用される量を表現する全ての数字は、全ての場合において、用語「約」によって修飾されていると理解されるべきである。
【００３７】
指定される全ての出版物は、例えば、本明細書と関係して使用されるかもしれないかかる出版物に記載されている方法論を、説明し、かつ開示する目的で、参照により本明細書に、明示的に組み込まれる。これらの出版物は、それらの開示が本出願の出願日に先行していたという理由のみによって、提供されている。この点に関する何ものも、先行発明としての効力によって、又は任意の他の理由のために、本願の発明者らが、かかる開示に先行する資格がないということの承認として解釈されるべきではない。これらの文書の内容に関する日付又は表現に関する全ての言及は、本願出願人にとって利用可能である情報に基づくものであり、これらの文書の日付又は内容の正確性に関して一切承認するものではない。
【００３８】
特に断らない限り、本明細書で用いる技術的及び科学的な用語は、すべて、本発明が属する技術分野における当業者にとって共通に理解されるものと同じ意味を有する。本発明の実践又は試験において、任意の既知の方法、装置、及び材料が使用される場合があるが、その際の、方法、装置、及び材料は、本明細書に記載される。
【００３９】
いくつかの選択された定義
特に言及しない限り、又は文脈から暗示されない限り、次の用語及び表現は、以下に提供する意味を含む。特に明白に言及しない限り、又は文脈から明らかでない限り、以下の用語及び表現は、用語又は表現に対して、それが関係する技術分野で獲得された意味を除外しない。本発明の範囲は特許請求の範囲によってのみ限定されるため、これらの定義は、本明細書に記載される態様の特定の実施形態の説明を補助するために提供され、特許請求の範囲に記載された本発明を限定する意図はない。更に、文脈により別段に必要とされない限り、単数形の用語は複数形を含み、複数形の用語は単数形を含むものとする。
【００４０】
本明細書で使用するとき、用語「含む（comprising）」又は「含む（comprises）」は、本発明にとって不可欠である、構成物、方法、及びこれらの１つ又は複数の各要素について言及するために使用され、不可欠なものであろうとなかろうと、不特定の要素を含む（備える）余地を残している。
【００４１】
本明細書で使用するとき、用語「から本質的になる」は、所与の実施形態に対して必要となる要素を指している。この用語は、本発明の実施形態の１つ又は複数の基本的な、かつ新規な、又は機能的な特徴に大きな影響を与えない付加的な要素の存在を許容するものである。
【００４２】
用語「からなる」は、本明細書に記載した、組成、方法、及びそのそれぞれの構成要素を指し、実施形態の説明において言及されない任意の要素を除外するものである。
【００４３】
動作例以外においては、又は、別段に指示した場合以外では、本明細書で使用する量を表現する全ての数字は、全ての場合で、用語「約」によって修飾されているとして理解されるべきである。用語「約」が、パーセンテージと関係して使用されるときは、平均±１％を意味する。
【００４４】
単数形の用語「ａ」、「ａｎ」、及び「ｔｈｅ」には、文脈により明白に別段の指示がない限り、複数形の指示対象を含む。同様に、単語「又は」は、文脈により明白に別段の指示がない限り、「及び」を含むことが意図されている。それ故、例えば、「方法（the method）」に対する言及は、本明細書に記載する種類、及び／又は本開示などを読むことで当業者にとって明らかとなる種類の、１つ以上の方法及び／又は工程を含む。
【００４５】
本明細書に記載するものに類似した又は同等の方法又は材料を、本開示の実践又は試験において使用することができるが、好適な方法及び材料を以下に記載する。用語「ｃｏｍｐｒｉｓｅｓ」は、「ｉｎｃｌｕｄｅｓ」を意味する。略語「ｅ．ｇ．」は、ラテン語のｅｘｅｍｐｌｉ  ｇｒａｔｉａに由来し、本明細書では、非限定的な例を指示するために使用される。それ故、略語「ｅ．ｇ．」は、用語「例えば」と同義である。
【００４６】
未だ示していない範囲にまで、本明細書に開示する他の実施形態のいずれかにおいて示される特徴を組み合わせるために、本明細書に記載又は例示する様々な実施形態のうちの任意のものを更に変更することができることが、当業者には理解されるであろう。
【００４７】
次の実施例は、本発明の実施形態及び態様の一部を例示するものである。当業者にとっては、本発明の趣旨又は範囲を変更することなく、様々な変更、付加、置換などを行うことができ、そのような変更及び変形は、次の特許請求の範囲で定義されるような本発明の範囲内に包含されることが明らかとなるであろう。次の実施例は、本発明をどのような形であれ限定しない。
【００４８】
次に、ＳｉＣ基板上のハイパワー装置をもたらす、本発明の実施形態に係る作製方法の実施例を提供する。様々な方法によって、高機能装置を得るために必要な仕様を有する基板が提供される。
【００４９】
本明細書に記載した実施形態は、オフ角４°、７６ｍｍの４Ｈ  ＳｉＣ基板上に成長させた厚さ５０〜１００μｍのエピウェハを提供する。８０〜１００μｍ厚のエピウェハに対し、１ｎｍ未満のＲＭＳ粗さの平滑な表面、及び２ｃｍ−２まで低下した欠陥密度が達成された。２〜４μｓという長いキャリア寿命が決まって得られ、５０〜１０ｃｍ−２未満の範囲の低いＢＰＤ密度も確認された。厚いエピタキシャル層を有する、これらのウェハ上に、高耐圧ＪＢＳダイオードを作製することに成功した。
【００５０】
高品質な４Ｈ  ＳｉＣ上に作製した高耐圧ダイオード及びトランジスタは、パワーを制御し、かつエネルギー消費を減少させる新たな技術市場に好適である。４Ｈ−ＳｉＣ結晶、及びウェハの作製における近年の進歩により、０．１／ｃｍ２未満のマイクロパイプ欠陥密度、＜２５００／ｃｍ２のらせん転位密度、及び１０００／ｃｍ２未満の基底面欠陥密度が得られるようになった。これらの基板上でのＣＶＤエピタキシーにより、平滑な表面と、低い基底面欠陥密度を有するＳｉＣエピウェハが製造された。様々な実施形態では、７６．２ｍｍ（３インチ）のオフ角４°の基板上に厚さ５０〜１００μｍの低ドープ（１×１０１５／ｃｍ３未満）エピウェハが製造可能である。
【００５１】
ＣＶＤエピタキシーに先立って、４Ｈ−ＳｉＣウェハの表面近傍で検出されたマイクロパイプの数を測定し、その後、レーザ光散乱法を使用して、マッピングした。このマイクロパイプ密度は、マイクロパイプの合計カウントを、測定したウェハ表面の面積で割って計算される。レーザ光散乱分光法によって測定した、マイクロパイプ密度は全てのウェハで、０．５／ｃｍ２未満であった。ＫＯＨエッチング又はＸ線トポグラフィー測定を使用して、転位を評価した。これらの方法間はよく一致するため、これらの２つの試験法を、互いに互換性のあるものとして使用することができる。らせん転位の分析結果より、測定部位のらせん転位密度が２５００／ｃｍ２未満である確率が９５％超であるということが明らかになった。基底面欠陥の分析結果より、８０％超の確率で、測定部位が、２５００／ｃｍ２未満の密度に相当する、ウェハ表面と交差する基底面の値を示すことが明らかになった。
【００５２】
その後、エピタキシャル膜を、水平ホットウォール型ＣＶＤ反応器内で、７６．２ｍｍ（３インチ）のオフ角４°の４Ｈ−ＳｉＣ基板上に成長させた。典型的には、ＳｉＣ半導体装置は、２以上の層のエピタキシャル膜を使用して作製された。フーリエ変換赤外分光法（ＦＴＩＲ）によって、エピタキシー膜の合計厚さを測定し、水銀プローブ容量電圧（Ｃ−Ｖ）測定によって、ドーピングを得た。表面欠陥検査は、レーザ光散乱法（ＬＬＳ）マッピングによって行われ、表面粗さは、原子間力顕微鏡（ＡＦＭ）によって測定した。加えて、キャリア寿命は、マイクロ波誘導光伝導減衰法（マイクロＰＣＤ法）によって測定した。励起レーザ波長は３４９ｎｍであり、キャリア注入レベルは、１×１０１６ｃｍ−３に相当する。複合体のエピタキシャル膜での基底面転位（ＢＰＤ）、及びらせん転位が、５〜１０分間、５００〜５５０℃での溶融ＫＯＨエッチングにより発現した。このエッチング時間は、ケイ素表面上の１．５〜３μｍの膜をエッチングで取り除いてしまうのに相当する時間である。傷のないＳｉＣウェハの場合、典型的には、転位密度は、そのウェハ上の９部位において測定され、例えば、中心、ウェハ半径の５０％の円周上の４カ所、及びウェハ全半径付近の円周上の４カ所となる。
【００５３】
研磨したＳｉＣ基板ウェハ又はエピタキシャル層を備えるＳｉＣの研磨したウェハのマイクロパイプ密度、らせん転位密度、及び基底面転位密度のそれぞれは、上述したＫＯＨエッチング技術を使用して、測定することができる。ＳｉＣパワー半導体装置に包含されるマイクロパイプ密度、らせん転位密度、及び基底面転位密度のそれぞれは、装置のチップをその装置のパッケージから取り外し、上述したＫＯＨエッチング工程を実行することにより、測定することができる。単一のパワー装置での転位を測定する場合には、転位は、ダイオードの場合では、アノードによって画定される面積で、又は、ＭＯＳＦＥＴ（ソース領域）若しくはＢＪＴ（エミッタ−ベース領域）のような、垂直な電流を用いるトランジスタでは、フィンガー構造によって画定される面積領域で、カウントされる。
【００５４】
ＳｉＣエピの開発は、ホットゾーン部品の設計及び安定性、並びに鍵となる製法パラメータの改善を通した、欠陥制御に焦点が置かれている。最適化されたＣＶＤケミストリーを使用し、意図的なｎドーピングレベルがおよそ５×１０１４ｃｍ−３の、厚さ最大１００μｍのエピウェハが作製された。この厚さと、低いドーピングレベルでは、当然ではあるが、低い表面欠陥密度が得られ、中央値は５．６ｃｍ−２であり、最良値は２ｃｍ−２未満であった。図１は、ｎ−ドーピングの平均が４×１０１４ｃｍ−３である１００マイクロメートル（μｍ）厚のエピタキシーウェハのＬＬＳでの欠陥サイトマップを示す。この１００μｍ厚のエピウェハの欠陥のないサイトの収率は９２％であり、これは、１．９ｃｍ−２の欠陥密度に相当する。また、最適化された製法では、ＡＦＭでの粗さ測定で確認されたように、８０〜１００μｍもの厚さであっても、平滑な表面を有するエピウェハが一貫して生産された。２０×２０μｍ２のスキャンを用いてＡＦＭによって測定される際、８０〜１００μｍ厚のエピウェハのＲＭＳ粗さは、概して１ｎｍ未満である。しかしながら、ウェハの縁に近い位置では、時折、平滑な表面からのかい離が観察される場合がある。キャリア寿命は、マイクロ波光伝導減衰法を用いて測定される。エピタキシー膜の合計厚さが２０〜１００μｍの範囲にあるウェハにおいては、ウェハ表面上での測定から計算した平均寿命は、典型的には、２マイクロ秒であり、ウェハ内標準偏差は、典型的には１０〜４０％である。一例としては、１００μｍ厚のエピ層の表面で測定した寿命の値は、６〜８マイクロ秒の範囲であった。
【００５５】
溶融ＫＯＨエッチングを使用して、多数のエピ層における典型的なＢＰＤ密度を検査した。ＢＰＤは、はっきりとシェル状のエッチピットとして発現した。孤立した基底面転位が観察される場合があり、これらは、ＣＶＤエピタキシー工程によって貫通刃状転位へと変換されなかった、研磨済みウェハにおける基底面転位の結果である。このことが、図２ａに示されている。見つかった他の基底面欠陥は、傷、ピット、及び粒子のような形態的な欠陥を伴う。このことが、図２ｂに示されている。研磨傷、ピット、又は粒子による表面損傷を伴わないＢＰＤに関しては、表面検査により、エピ層における平均ＢＰＤ密度が、１０ｃｍ−２未満であることが明らかになった。
【００５６】
０．０３４ｃｍ２〜０．４７４ｃｍ２の範囲の活性領域を有するＪＢＳダイオードが、４Ｈ−ＳｉＣエピウェハにて加工された。理論上の限界の９０％を超える阻止電圧が、ＪＢＳダイオードの多くにおいて、達成された。８ｋＶもの高い阻止電圧が、５０μｍ厚のエピタキシーでのダイオードにおいて得られ、８０μｍ厚のエピタキシーでのダイオードにおいては、１０ｋＶが実証された。電気的検査の後の、装置の不良解析、外観検査により、三角形欠陥が、逆バイアス性能を制限する致命的な欠陥であることが示された。高い逆阻止電圧を有するダイオードは、三角形欠陥を含まない。装置検査のあと、装置の一部に溶融ＫＯＨ中でのエッチングが行われた。形態的な欠陥（例えば、三角形、粒子など）を含まないダイオードのみを検査した。全く異なる阻止電圧を有するダイオードを、ノマルスキー型顕微鏡下で、検査した。らせん転位は、六角形の外観で現れ、基底面転位は、シェル状として現れる。図３（ａ）及び（ｂ）に示されるように、１ｋＶの阻止電圧を有するダイオードと、１０ｋＶ超の阻止電圧を有するダイオードとを比較して、転位密度は異ならない。ダイオードは共に、０．１８ｃｍ２の面積を有し、どちらのダイオードにもＢＰＤは１つも観察されない。５ｋＶの阻止電圧での漏れ電流と、５０μｍ厚のエピウェハに対する活性ダイオード領域に包含されるらせん転位密度との間の、電位の相関を調査するための試みを行った。図４に示されているように、相関は見られない。同様の観察結果が、８０μｍ厚のエピタキシャル膜を用いた基板上に作製したダイオードに対しても示された。
【００５７】
上に示したように、厚さが５０〜１００μｍの４Ｈ  ＳｉＣエピウェハを、オフ角４°の基板上で成長させる。ＬＬＳ試験から、２〜６ｃｍ−２の範囲の表面欠陥密度が得られた。これらのエピウェハでは、２〜３μｓの範囲で一貫したキャリア寿命が得られた。１０ｃｍ−２未満に低下したＢＰＤ密度により、前記エピウェハにおける、非常に低いＢＰＤ密度が確認された。厚さ５０〜１００μｍのエピタキシャルウェハを使用して、ダイオードを作製した。高耐圧試験により、４Ｈ−ＳｉＣに対する理論値に近い阻止電圧が実証された。５０μｍ厚のエピタキシャル膜上に作製された装置では、８ｋＶの阻止電圧が達成され、８０μｍ厚の膜上に作製された装置では、１０ｋＶの阻止電圧が得られ、１００μｍ厚の膜上では、１１．２ｋＶ超の阻止電圧となった。不良装置の検査により、表面損傷又はエピタキシー中に存在する粒子により形成される三角形欠陥は、致命的な欠陥であり、ここれにより、装置が逆バイアス下で機能しなくなることが確認された。加えて、ＪＢＳダイオードの高阻止電圧における漏れ電流には、らせん転位密度との相関は見られなかった。また、研磨したウェハが本質的に、傷、ピット及び粒子を含んでいないとき、エピ層内での基底面転位の主な発生源は、結晶成長工程中に由来するものであり、ＣＶＤエピタキシー工程によって貫通刃状欠陥へ変換されなかった基底面欠陥に対応していることが観察された。
【００５８】
ＳｉＣへの期待に効果のある装置の作製を可能とする基板の開発の工程として、測定方策と組み合わせた材料改善に関する合流点が浮かび上がってきた。前記工程は、単一結晶４Ｈ  ＳｉＣウェハの賢明な選択から開始される。ウェハに対しては、結晶成長工程由来の欠陥の数を確認するために、十分なサンプリングを用いて適切に試験を行う必要がある。本願の発明者らは、研磨した結晶性ＳｉＣ基板内の欠陥を評価するために２つの技術を使用することに成功した。即ち、溶融塩エッチング／目視によるカウント、及びＸ線トポグラフィー／目視によるカウントである。どちらかの測定法を用いて、ウェハ上の９部位において基板を調べる。結晶からの１つのウェハスライスカットのどちらの手法、評価も、欠陥に対するその結晶の性能を評価するのに十分であることが明らかとなっている。一旦評価されると、装置構造を形成するのに必要な、ＣＶＤエピタキシー工程にて、その結晶の薄片を使用して、研磨したウェハ上に、結晶性膜の層を成長させることができる。
【００５９】
基板の平面を横切る基底面欠陥の貫通刃状転位への変換を９９％超にするように、ＣＶＤエピタキシー工程を最適化することができることが発見された。反応物濃度、圧力、温度、ガス流のＣＶＤパラメータの反復によって、基板−エピタキシー膜界面を横切る基底面転位の数を減少させるＣＶＤ法の能力を制御できる。それ故、エピタキシャル層における全基底面転位は、研磨した基板の初期転位密度、及び基底面転位を貫通刃状転位に変換するエピタキシー工程の効力から決定できる。ＣＶＤ装置及び環境が異なると、異なった工程の最適化が求められる場合がある。上記実施形態に記載した評価方法によって選択されたウェハに対して、前記最適化された方法を適用したときは、エピ層内における、基板の平面を横切る基底面欠陥のカウント数を、統計的にはほぼゼロ、又はゼロにまで減少させることができる。これらの基底面欠陥は、適切なパワー装置の性能を達成するために最小にしなければならない。これらの基底面欠陥は、既に説明した溶融ＫＯＨエッチング法によって、区別してカウントされる。本発明で使用するのが好ましいＣＶＤエピタキシー工程は、クロロシラン類、ＨｘＳｉＣｌ（１−ｘ）、プロパン又はエチレンなどの炭化水素ガス、水素及び塩化水素を含む反応性ガスの混合物を含む。クロロシラン類を使用したＣＶＤの成長に関しては、例えば、Ｊ．Ｗａｎ，Ｍ．Ｊ．Ｌｏｂｏｄａ，Ｍ．Ｆ．ＭａｃＭｉｌｌａｎ，Ｇ．Ｃｈｕｎｇ，Ｅ．Ｐ．Ｃａｒｌｓｏｎ，ａｎｄ  Ｖ．Ｍ．Ｔｏｒｒｅｓ，「Ｓｃａｌｉｎｇ  ｏｆ  Ｃｈｌｏｒｏｓｉｌａｎｅ  ＳｉＣ  ＣＶＤ  ｔｏ  Ｍｕｌｔｉｗａｆｅｒ  Ｅｐｉｔａｘｙ  Ｓｙｓｔｅｍ」，Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ  ５５６〜５５７，１４５（２００７）を参照されたい。転位減少及び表面粗さにおけるエピタキシー工程の相互作用に関しては、例えば、Ｇ．Ｃｈｕｎｇ，Ｍ．Ｊ．Ｌｏｂｏｄａ，Ｊ．Ｚｈａｎｇ，Ｊ．Ｗ．Ｗａｎ，Ｅ．Ｐ．Ｃａｒｌｓｏｎ，Ｔ．Ｊ．Ｔｏｔｈ，Ｒ．Ｅ．Ｓｔａｈｌｂｕｓｈ，Ｍ．Ｓｋｏｗｒｏｎｓｋｉ，Ｒ．Ｂｅｒｅｃｈｍａｎ，Ｓｉｄｄａｒｔｈ  Ｇ．Ｓｕｎｄａｒｅｓａｎ  ａｎｄ  Ｒａｎｂｉｒ  Ｓｉｎｇｈ；４Ｈ−ＳｉＣ  Ｅｐｉｔａｘｙ  Ｗｉｔｈ  Ｖｅｒｙ  Ｓｍｏｏｔｈ  Ｓｕｒｆａｃｅ  ａｎｄ  Ｌｏｗ  Ｂａｓａｌ  Ｐｌａｎｅ  Ｄｉｓｌｏｃａｔｉｏｎ  ｏｎ  ４  ｄｅｇｒｅｅ  Ｏｆｆ−ａｘｉｓ  Ｗａｆｅｒ，Ｍａｔ．Ｓｃｉ．Ｆｏｒｕｍ  Ｖｏｌ  ６７９〜６８０（２０１１），ｐ．１２３を参照されたい。
【００６０】
図５は、基板と、複数のエピタキシャル層と、を備える、ＪＢＳダイオード、ＭＯＳＦＥＴ又はＰｉＮダイオードの例を示す。例えば、ＪＢＳダイオード、ＭＯＳＦＥＴ、及びＰｉＮダイオードのそれぞれは、ｎ＋４Ｈ  ＳｉＣ基板、ｎ＋４Ｈ  ＳｉＣエピタキシャル層又は該基板上の第１のエピ層、及びｎ−４Ｈ  ＳｉＣエピタキシャル層又は該第１のエピ層上の第２のエピ層を含んでもよい。ＰｉＮダイオードでは、基板並びに第１及び第２のエピ層に加えて、ｐ＋４Ｈ  ＳｉＣエピタキシャル層が、第２のエピ層上に形成されていてもよい。この構造体を、例えば、第２のエピ層内のある箇所へと下方へエッチングしてもよい。エッチングの方法は、ＫＯＨエッチングであってもよい。
【００６１】
上述した、作製ずみパワー装置のうちの任意のものにおいて、ＳｉＣ装置ダイのＫＯＨエッチングにより転位の評価を行うことができる。ダイへの試験は、ウェハレベルでの精密検査、又はパッケージし、そのパッケージから取り外した後に行うことができる。ＫＯＨエッチングによる、欠陥分析の対象の領域は、電流を制限するダイの活性領域である。例えば、ダイオード内のアノードコンタクトの下で、又は、ＭＯＳＦＥＴ内のソースとドレインフィンガーによって囲まれる領域の下で、欠陥をカウントする。ＫＯＨエッチングでは、全てのらせん転位が、また、基板の平面に交差する基底面転位もが発現するであろう。
【００６２】
本明細書に記載した工程及び技術は、いずれかの特定の装置に本来的に関連するものではなく、構成要素の任意の好適な組み合わせによって実装されてもよいことが理解されるべきである。更に、本明細書に記載の教示に従って、汎用の様々な種類の装置を使用してもよい。本発明を、具体的な実施例と関連させて説明したが、これらの実施例は、あらゆる点で、制限的なものではなく、例示的なものであることを意図している。当業者は、本発明の実践のために多くの異なる組み合わせが好適となるであろうことを、理解するであろう。
【００６３】
更に、本明細書の検討及び本明細書に開示した発明の実践から、本発明の他の実装が、当業者にとっては明らかとなるであろう。上述した実施形態の様々な態様、及び／又は構成は、単独で又は任意の組み合わせで使用されてもよい。本明細書及び各実施例は例示的なものとしてのみ解釈され、本発明の真の範囲及び趣旨は、次の特許請求の範囲によって示されることが意図されている。
【図１】
2015521378.tif 000003
【図２Ａ】
2015521378.tif 000004
【図２Ｂ】
2015521378.tif 000005
【図３Ａ】
2015521378.tif 000006
【図３Ｂ】
2015521378.tif 000007
【図４】
2015521378.tif 000008
【図５】
2015521378.tif 000009
【手続補正書】
【提出日】平成26年10月31日(2014.10.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
０．０２〜１．５ｃｍ２の面積を有する、＜１１−２０＞方向に向かってｃ軸から遠ざかるように傾斜した単一結晶のオフ角４°の４Ｈ−ＳｉＣ基板であって、
１／ｃｍ２未満のマイクロパイプ密度と、
２０００／ｃｍ２未満のらせん転位密度と、
２０００／ｃｍ２未満の基底面転位密度と、を有する、４Ｈ−ＳｉＣ基板と、
該基板上の複数のエピタキシャル層であって、該複数のエピタキシャル層のうちの少なくとも１つが、
１×１０１４／ｃｍ３〜２×１０１６／ｃｍ３の範囲の正味キャリア濃度と、
１／ｃｍ２未満のマイクロパイプ密度と、
２０００／ｃｍ２未満のらせん転位密度と、
１０／ｃｍ２未満の基底面転位密度と、を有する、エピタキシャル層と、を備える、高耐圧半導体装置。
【請求項２】
２つの隣接するエピタキシャル層によって形成される少なくとも１つのｐ−ｎ接合を更に含む、請求項１に記載の高耐圧半導体装置。
【請求項３】
１マイクロ秒超のキャリア寿命を有する少なくとも１つのエピタキシャル層を更に備える、請求項１〜２のいずれか一項に記載の高耐圧半導体装置。
【請求項４】
漏れ電流が１０ｍＡ／ｃｍ２以下のときに測定される最大電圧として表わされる逆バイアス阻止電圧が、ＳｉＣの材料定数を使用した前記装置のモデリングにより決定される理論値の８５％超の範囲にある、請求項１〜３のいずれか一項に記載の高耐圧半導体装置。
【請求項５】
＜１１−２０＞方向に向かってｃ軸から遠ざかるように傾斜した単一結晶のオフ角４°の４Ｈ−ＳｉＣ基板を製造することであって、該４Ｈ−ＳｉＣ基板が、
１／ｃｍ２未満のマイクロパイプ密度と、
２０００／ｃｍ２未満のらせん転位密度と、
２０００／ｃｍ２未満の基底面転位密度と、を有する、製造することと、
複数のエピタキシャル層を該基板上に堆積することであって、該複数のエピタキシャル層のうちの少なくとも１つが、
１×１０１４／ｃｍ３〜２×１０１６／ｃｍ３の範囲の正味キャリア濃度と、
１／ｃｍ２未満のマイクロパイプ密度と、
２０００／ｃｍ２未満のらせん転位密度と、
１０／ｃｍ２未満の基底面転位密度と、を有する、堆積することと、を含む、半導体装置の製造方法。
【請求項６】
前記複数のエピタキシャル層を堆積する前記工程が、少なくとも１つのｐ−ｎ接合を形成することを更に含む、請求項５に記載の方法。
【請求項７】
前記複数のエピタキシャル層が、クロロシラン類、ＨｘＳｉＣｌ（１−ｘ）、炭化水素ガス、水素、及び塩化水素を含む、反応性ガスの混合物の利用を含む、ＣＶＤエピタキシー工程によって、形成される、請求項１に記載の高耐圧半導体装置。
【請求項８】
前記複数のエピタキシャル層のうちの少なくとも１つが、水平ガス流ＣＶＤエピタキシー反応器内で形成される、請求項１に記載の高耐圧半導体装置。
【請求項９】
前記複数のエピタキシャル層が、クロロシラン類、ＨｘＳｉＣｌ（１−ｘ）、炭化水素ガス、水素、及び塩化水素を含む、反応性ガスの混合物の利用を含む、ＣＶＤエピタキシー工程によって、形成される、請求項５に記載の方法。
【請求項１０】
前記複数のエピタキシャル層のうちの少なくとも１つが、水平ガス流ＣＶＤエピタキシー反応器内で形成される、請求項５に記載の方法。
【国際調査報告】
2015521378.tif 000010
2015521378.tif 000011