(57)【要約】  複数のＩＣを有する基板をダイシングする方法。本方法は、マスクを形成する工程と、ギャップを有するパターニングされたマスクを提供するためにフェムト秒レーザスクライビングプロセスによってマスクをパターニングする工程を含む。パターニングは、ＩＣ間の基板の領域を露出させる。基板は、ＩＣを個片化するためにパターニングされたマスク内のギャップを貫通してエッチングされる。マスクは除去され、ダイシングされた基板上の金属化されたバンプは、マスク残留物を除去するために無機酸溶液と接触される。
2015532008.tif 000002
【特許請求の範囲】
【請求項１】
複数の集積回路（ＩＣ）を含む基板をダイシングする方法であって、
ＩＣを覆い保護する基板の上方にマスクを形成する工程と、
ＩＣ間の基板の領域を露出させるギャップを有するパターニングされたマスクを提供するためにレーザスクライビングプロセスによってマスクをパターニングする工程と、
ＩＣを個片化するためにパターニングされたマスク内のギャップを貫通して基板をプラズマエッチングする工程と、
マスクを除去する工程と、
ダイシングされた基板の表面上の金属バンプ又はパッドを無機酸溶液に曝露する工程を含む方法。
【請求項２】
無機酸溶液は、ＨＣｌ及びＨ３ＰＯ４のうちの少なくとも１つを含む請求項１記載の方法。
【請求項３】
無機酸溶液は、２５〜４０℃で０．２〜０．６の規定度を有するＨＣｌを含み、曝露は３〜５分間行われる請求項２記載の方法。
【請求項４】
無機酸溶液は、２５〜４０℃で２〜６の規定度を有するＨ３ＰＯ４を含み、曝露は３〜５分間行われる請求項２記載の方法。
【請求項５】
無機酸溶液は、２５〜４０℃で０．２〜０．６の規定度を有するＨＣｌと２〜６の規定度を有するＨ３ＰＯ４の混合物を含み、曝露は３〜５分間行われる請求項２記載の方法。
【請求項６】
マスクを形成する工程は、基板の上方に水溶性マスク層を堆積する工程を含み、マスクを除去する工程は、水洗浄を含む請求項１記載の方法。
【請求項７】
水溶性マスク層は、ＰＶＡを含む請求項６記載の方法。
【請求項８】
マスクを形成する工程は、ベースコートとしての水溶性マスク層とベースコートの上のオーバーコートとしての非水溶性マスク層を含む多層マスクを堆積する工程を含む請求項７記載の方法。
【請求項９】
金属バンプ又はパッドは、マスク除去後のマスク残留物を有し、ダイシングされた基板の表面上の金属バンプ又はパッドを無機酸溶液に曝露する工程は、金属バンプ又はパッドからマスク残留物を除去する請求項８記載の方法。
【請求項１０】
マスクをパターニングする工程は、５４０ナノメートル以下の波長と４００フェムト秒以下のレーザパルス幅を有するフェムト秒レーザによってパターンを直接描画する工程を含む請求項１記載の方法。
【請求項１１】
複数の集積回路（ＩＣ）を含む半導体ウェハをダイシングする方法であって、
金属バンプ又はパッドを含むＩＣを覆い保護する半導体ウェハの上方にマスクを形成する工程と、
ＩＣ間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するためにレーザスクライビングプロセスによってマスクをパターニングする工程と、
ＩＣを個片化するためにパターニングされたマスク内のギャップを貫通して半導体ウェハをプラズマエッチングする工程と、
金属バンプ又はパッドを露出させるためにマスクを除去する工程と、
露出した金属バンプ又はパッドの無機酸洗浄を行う工程を含む方法。
【請求項１２】
無機酸洗浄は、ＨＣｌ及びＨ３ＰＯ４のうちの少なくとも１つに半導体ウェハを曝露する工程を含む請求項１１記載の方法。
【請求項１３】
無機酸洗浄は、２５〜４０℃で０．２〜０．６の規定度を有するＨＣｌに半導体ウェハを３〜５分間曝露する工程を含む請求項１２記載の方法。
【請求項１４】
無機酸洗浄は、２５〜４０℃で２〜６の規定度を有するＨ３ＰＯ４に半導体ウェハを３〜５分間曝露する工程を含む請求項１２記載の方法。
【請求項１５】
無機酸洗浄は、２５〜４０℃で０．２〜０．６の規定度を有するＨＣｌと２〜６の規定度を有するＨ３ＰＯ４の混合物に半導体ウェハを曝露する工程を含む請求項１２記載の方法。
【請求項１６】
露出した金属バンプ又はパッドは、マスク除去後のマスク残留物を有し、無機酸洗浄を行う工程は、露出した金属バンプ又はパッドからマスク残留物を除去する請求項１１記載の方法。
【請求項１７】
複数のＩＣを含む基板をダイシングするためのシステムであって、
マスクをパターニングし、金属バンプ又はパッドを含むＩＣ間の基板の領域を露出させるためのレーザスクライブモジュールと、
ＩＣを個片化するために基板をプラズマエッチングするためのレーザスクライブモジュールに物理的に結合されたプラズマエッチングモジュールと、
プラズマエッチングモジュールに結合された湿式洗浄ステーションであって、湿式洗浄ステーションは、マスクを除去し、金属バンプ又はパッドの無機酸洗浄を行うように構成された湿式洗浄ステーションと、
レーザスクライブモジュールからプラズマエッチングモジュールまで、及びプラズマエッチングモジュールから湿式洗浄ステーションまでレーザスクライブされた基板を搬送するためのロボット搬送チャンバを含むシステム。
【請求項１８】
レーザスクライブモジュールは、５４０ナノメートル以下の波長と４００フェムト秒以下のパルス幅を有するフェムト秒レーザを含む請求項１７記載のシステム。
【請求項１９】
プラズマエッチングモジュールは、ＳＦ６源に結合され、Ｃ４Ｆ８源、ＣＦ４源、及びＣ４Ｆ６源のうちの少なくとも１つに更に結合される請求項１７記載のシステム。
【請求項２０】
湿式洗浄ステーションによって行われる無機酸洗浄は、金属バンプ又はパッドから残留物を除去するために、金属バンプ又はパッドをＨＣｌ及びＨ３ＰＯ４のうちの少なくとも１つに接触させる工程を含む請求項１７記載のシステム。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本出願は、２０１２年８月２７日に出願され、「レーザ及びプラズマエッチングによる基板のダイシングのためのマスク残留物除去（ＭＡＳＫ  ＲＥＳＩＤＵＥ  ＲＥＭＯＶＡＬ  ＦＯＲ  ＳＵＢＳＴＲＡＴＥ  ＤＩＣＩＮＧ  ＢＹ  ＬＡＳＥＲ  ＡＮＤ  ＰＬＡＳＭＡ  ＥＴＣＨ）」と題された米国特許仮出願第６１／６９３，６７３号、及び２０１３年３月１５日に出願され、「レーザ及びプラズマエッチングによる基板のダイシングのためのマスク残留物除去（ＭＡＳＫ  ＲＥＳＩＤＵＥ  ＲＥＭＯＶＡＬ  ＦＯＲ  ＳＵＢＳＴＲＡＴＥ  ＤＩＣＩＮＧ  ＢＹ  ＬＡＳＥＲ  ＡＮＤ  ＰＬＡＳＭＡ  ＥＴＣＨ）」と題された米国特許仮出願第６１／７９０，９１０号の優先権の利益を主張し、その全内容は、すべての目的のためにその全体で参照により本明細書に援用される。
【技術分野】
【０００２】
本発明の実施形態は、半導体処理の分野に関し、特に、各基板が集積回路（ＩＣ）を上に有する基板をダイシングするための方法に関する。
【関連技術の背景説明】
【０００３】
半導体基板の処理において、典型的にはシリコン又は他の半導体材料からなる基板（ウェハとも呼ばれる）上に集積回路（ＩＣ）が形成される。一般的には、半導体、導体又は絶縁体のうちのいずれかである種々の材料の薄膜層が、ＩＣを形成するために使用される。これらの材料は、様々な周知のプロセスを用いてドープされ、蒸着（堆積）され、エッチングされ、これによって同時に複数のＩＣ（例えば、メモリデバイス、論理デバイス、光起電デバイスなど）を同一基板上に同時に形成する。
【０００４】
デバイス形成に続いて、基板は、支持部材（例えば、フィルムフレーム全域に亘って引き伸ばされた接着フィルム）に載置され、基板は梱包等のために互いに各々個々のデバイス又は「ダイ」を分離するために「ダイシング」される。現在、最も人気のある２つのダイシング技術は、スクライビングとソーイングである。スクライビングの場合、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿って基板表面を横切って移動する。例えば、ローラによって圧力を印加すると、基板はスクライブラインに沿って分離する。ソーイングの場合は、ダイヤモンドを先端に付けたのこぎりがストリートに沿って基板を切断する。５０〜１５０μｍ厚のバルクシリコンの個片化などの薄い基板の個片化の場合、従来のアプローチでは、悪いプロセス品質しか得られていない。薄い基板からダイを個片化する際に直面する可能性のある課題のいくつかは、異なる層間における微小亀裂の形成又は層間剥離、無機誘電体層のチッピング、厳密なカーフ幅（切り口幅）制御の保持、又は正確なアブレーション深さの制御を含めることができる。
【０００５】
プラズマダイシングも考えられるが、レジストのパターニングのための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。最終的に、プラズマダイシングプロセスのマスキングは、とりわけ、基板の厚さ及び上面のトポグラフィ、プラズマエッチングの選択性、及び基板の上面上に存在する材料に応じて、問題となる可能性がある。このように、選択されるマスキング材料は、ダイの個片化が実行されると、除去するのに問題となる可能性がある。
【概要】
【０００６】
本発明の一以上の実施形態は、複数の集積回路（ＩＣ）を含む基板をダイシングする方法を対象としている。一実施形態では、本方法は、ＩＣを覆い保護する基板の上方にマスクを形成する工程を含む。本方法は、ＩＣ間の基板の領域を露出させるギャップを有するパターニングされたマスクを提供するためにレーザスクライビングプロセスによってマスクをパターニングする工程を含む。本方法は、ＩＣを個片化するためにパターニングされたマスク内のギャップを貫通して基板をプラズマエッチングする工程を含む。本方法は更に、マスクを除去する工程と、ダイシングされた基板の表面上の金属バンプ又はパッドを無機酸溶液に曝露する工程を含む。
【０００７】
一実施形態では、複数のＩＣを有する基板をダイシングするためのシステムは、マスクをパターニングし、金属バンプ又はパッドを含むＩＣ間の基板の領域を露出させるためのレーザスクライブモジュールを含む。本システムは、ＩＣを個片化するために基板をプラズマエッチングするためのレーザスクライブモジュールに物理的に結合されたプラズマエッチングモジュールを含む。本システムは、プラズマエッチングモジュールに結合された湿式（ウェット）洗浄ステーションであって、湿式洗浄ステーションは、マスクを除去し、露出された金属バンプ又はパッドの無機酸洗浄を行うように構成された湿式洗浄ステーションを含む。本システムは更に、レーザスクライブモジュールからプラズマエッチングモジュールまで、及びプラズマエッチングモジュールから湿式洗浄ステーションまでレーザスクライブされた基板を搬送するためのロボット搬送チャンバを含む。
【図面の簡単な説明】
【０００８】
本発明の実施形態は、添付図面の図において、限定ではなく例として示されている。
【図１】本発明の一実施形態に係る、ハイブリッドレーザアブレーション・プラズマエッチング個片化法を示すフロー図である。
【図２Ａ】本発明の一実施形態に係る、図１に示されるダイシング法の操作１０２に対応する複数のＩＣを含む半導体基板の断面図を示す。
【図２Ｂ】本発明の一実施形態に係る、図１に示されるダイシング法の操作１０３に対応する複数のＩＣを含む半導体基板の断面図を示す。
【図２Ｃ】本発明の一実施形態に係る、図１に示されるダイシング法の操作１０５に対応する複数のＩＣを含む半導体基板の断面図を示す。
【図２Ｄ】本発明の一実施形態に係る、図１に示されるダイシング法の操作１０７に対応する複数のＩＣを含む半導体基板の断面図を示す。
【図３Ａ】本発明の実施形態に係る、複数のＩＣを含む基板の上面及び表面下の薄膜の上方に塗布された水溶性マスクの断面図を示す。
【図３Ｂ】本発明の実施形態に係る、複数のＩＣを含む基板の上面及び表面下の薄膜の上方に塗布された多層マスクの断面図を示す。
【図４】本発明の一実施形態に係る、統合化されたダイシングシステムの平面概略図を示す。
【図５】本発明の一実施形態に係る、本明細書に記載されるマスキング、レーザスクライビング、プラズマダイシング法における１以上の操作の自動実行を制御する例示的なコンピュータシステムのブロック図を示す。
【詳細な説明】
【０００９】
各基板が複数のＩＣを上に有する基板をダイシングする方法を説明する。以下の説明では、本発明の例示的な実施形態を説明するために、多数の特定の詳細（例えば、フェムト秒レーザスクライビング条件及びディープシリコンプラズマエッチング条件）が記載されている。しかしながら、本発明の実施形態は、これらの特定の詳細なしに実施できることは当業者には明らかであろう。他の例において、周知の態様（例えば、ＩＣ製造、基板薄化、テーピング等）は、本発明の実施形態を不必要に不明瞭にすることを避けるために、詳細には説明されない。本明細書全体を通して、「一実施形態」への参照は、その実施形態に関連して記載された特定の構成、構造、材料、又は特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通して様々な箇所で「一実施形態では」というフレーズが出現するが、必ずしも本発明の同じ実施形態に言及しているわけではない。更に、特定の構成、構造、材料、又は特性は、１以上の実施形態において任意の適切な方法で組み合わせることができる。また、図に示される様々な例示的実施形態は単なる例示表現であり、必ずしも一定の縮尺で描かれていないことを理解すべきである。
【００１０】
用語「結合される」、「接続される」及びそれらの派生語は、本明細書内では構成要素間の構造的関係を記述するために使用することができる。これらの用語は互いに同義語として意図されるものではないことを理解すべきである。むしろ、特定の実施形態では、「接続される」は、２以上の要素が互いに直接物理的又は電気的に接触していることを示すために使用される場合がある。「結合される」は、２以上の要素が互いに直接的又は間接的に（それらの間に他の介在要素を有して）物理的又は電気的に接触していること、及び／又は２以上の要素が（例えば、因果関係のように）互いに協働又は相互作用することを示すために使用される場合がある。
【００１１】
本明細書内で使用されるように用語「上に」、「下に」、「間に」、「表面に」は、１つの材料層の他の材料層に対する相対位置を表す。このように、例えば、１つの層が別の層の上に又は下に配置されるというのは、直接別の層に接触していてもよく、又は１以上の介在層を有していてもよい。更に、２つの層の間に配置された１つの層は、２つの層と直接接触していてもよく、又は１以上の介在層を有していてもよい。対照的に、第１層が第２層の「表面に」ある場合は、第１層は第２層に接触している。また、１つの層の他の層に対する相対位置は、基板の絶対的な姿勢を考慮することなく、基板に対して操作が相対的に行われると仮定して設けられている。
【００１２】
一般的に、初めにレーザスクライブ、その後にプラズマエッチングを伴うハイブリッドな基板又は基板のダイシングプロセスが、ダイの個片化のために、マスクと共に実施される。レーザスクライブプロセスは、パターニングされていない（すなわち、ブランケット）マスク層、パッシベーション層、及び表面下の薄膜デバイス層をきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、基板の露出又は基板の部分的なアブレーションによって終了することができる。ハイブリッドダイシングプロセスのプラズマエッチング部分は、その後、チップを個片化又はダイシングするために、基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いることができる。
【００１３】
本発明の一実施形態によると、フェムト秒レーザスクライビングとプラズマエッチングの組み合わせを使用して、半導体基板を個別化又は個片化されたＩＣにダイシングする。一実施形態では、フェムト秒レーザスクライビングは、もしも完全でないならば、本質的に非平衡プロセスである。例えば、フェムト秒ベースのレーザスクライビングは、無視できる程度の熱損傷領域に局所化することができる。一実施形態では、レーザスクライビングは、超低κ膜を有する（すなわち、３．０未満の誘電率を有する）ＩＣを個片化するのに使用される。一実施形態では、レーザによる直接描画は、リソグラフィのパターニング操作を削減し、マスキング材料を非感光性のものにでき、プラズマエッチングベースのダイシング処理は、基板を分割するのに非常に少ないコストで実施される。一実施形態では、スルーシリコンビア（ＴＳＶ）型のエッチングが使用され、プラズマエッチングチャンバ内でダイシングプロセスを完了する。
【００１４】
図１は、本発明の一実施形態に係るハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００を示すフロー図である。図２Ａ〜図２Ｄは、第１及び第２のＩＣ２２５、２２６を含む基板２０６の断面図を示し、本発明の一実施形態に係る方法１００の操作に対応する。
【００１５】
図１の操作１０２及び対応する図２Ａを参照すると、マスク層２０２が基板２０６の上方に形成される。一般的に、基板２０６は、その上に形成される薄膜デバイス層２０４の製造プロセスに耐えるのに適した任意の材料で構成される。例えば、一実施形態では、基板２０６は、ＩＶ族系材料（例えば、単結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）である。別の一実施形態では、基板２０６は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板など）である。デバイス製造中に、基板２０６は、典型的には６００μｍ〜８００μｍの厚さであるが、図２Ａに示されるように、５０μｍ〜１００μｍまで薄化されている。一実施形態では、薄化された基板は、キャリア又は裏面支持体２１１（例えば、フレーム（図示せず）を横切って延伸されたバッキングテープ２１０）によって支持され、ダイアタッチフィルム（ＤＡＦ）２０８によって基板２０６の裏面に接着される。
【００１６】
実施形態では、第１及び第２のＩＣ２２５、２２６は、シリコン基板２０６内に製造され、誘電体スタック内に入れられたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含む。複数の金属配線（相互接続）をデバイス又はトランジスタの上方、及び取り囲む誘電体層内に形成することができ、ＩＣ２２５、２２６を形成するためにデバイス又はトランジスタを電気的に結合するために使用することができる。ストリート２２７を構成する材料は、ＩＣ２２５、２２６を形成するために用いる材料と類似又は同一であることができる。例えば、ストリート２２７は、誘電体材料、半導体材料、及びメタライゼーションの薄膜層を含むことができる。一実施形態では、ストリート２２７は、ＩＣ２２５、２２６と同様のテストデバイスを含む。ストリート２２７の幅は、どこでも１０μｍ〜１００μｍの間であることが可能である。
【００１７】
実施形態では、マスク層２０２は、ＩＣ２２５、２２６の上面を覆う水溶性材料層を含む。マスク層２０２はまた、ＩＣ２２５、２２６間の介在するストリート２２７も覆う。水溶性材料層は、図１のハイブリッドレーザスクライビング・プラズマエッチングダイシング法１００の間、ＩＣ２２５、２２６の上面の保護を提供するためのものである。マスク層２０２は、レーザスクライビング操作１０３の前、パターニングされていない。スクライビングレーザは、ストリート２２７の上方に配置されたマスク層２０２のアブレーション部分によるスクライブラインの直接描画を実行するためのものである。
【００１８】
図３Ａは、本発明の実施形態に係る、ＩＣ２２６及びストリート２２７の上面と接触する水溶性層３０２を含む一例示的実施形態の拡大断面図３００Ａを示す。図３Ａに示されるように、基板２０６は、薄膜デバイス層がその上に配置される上面３０３を有し、それは図２ＡのＤＡＦ２０８と界面接続する底面３０１の反対側にある。一般的に、薄膜デバイス層材料は、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これらに限定されない。図３Ａに図示される例示的な薄膜デバイス層は、二酸化ケイ素層３０４、窒化ケイ素層３０５、低κ（例えば、３．５未満）又は超低κ（例えば、３．０未満）層間誘電体層（ＩＬＤ）３０７（例えば、間に配置された炭素ドープ酸化物（ＣＤＯ））を有する銅相互接続層３０８を含む。ＩＣ２２６の上面は、パッシベーション層３１１（典型的には、ポリイミド（ＰＩ）又は同様のポリマー）によって取り囲まれたバンプ３１２（典型的には、銅）を含む。したがって、バンプ３１２及びパッシベーション層３１１は、表面下ＩＣ層を形成する薄膜デバイス層を有するＩＣの上面を構成する。バンプ３１２は、バンプ高さＨＢによってパッシベーション層３１１の上面から延び、これは例示的実施形態では、１０μｍ〜５０μｍの範囲にある。
【００１９】
一実施形態では、水溶性層３０２は、マスク層２０２であり、これによってマスク層２０２は、他の材料層を含まない。他の実施形態では、水溶性層３０２は、図３Ｂに示されるように、多層マスクスタックの第１（底部）層のみである。他のより従来的なマスキング材料（例えば、フォトレジスト、又は無機誘電体ハードマスク（例えば、二酸化ケイ素、又はシルセスキオキサン））とは異なり、水溶性層３０２を含むマスクは、下地のパッシベーション層３１１及び／又はバンプ３１２に損傷を与えることなく容易に除去することができる。水溶性層３０２がマスク層２０２である場合、水溶性層３０２は、一実施形態によると、従来のスクライビングプロセス中に使用される単なる汚染保護層以上であり、その代わりに、ストリートの後続のプラズマエッチング中に保護を提供するためのものである。このように、水溶性層３０２は、プラズマエッチングプロセスを存続するのに十分な厚さである必要があり、プラズマに曝露された場合に、損傷を受ける、酸化される、又はさもなければ汚染される可能性のある、銅であるバンプ３１２さえも保護する必要がある。水溶性層３０２の最小厚さは、後続のプラズマエッチング（例えば、図１の操作１０５）によって達成される選択性の関数である。プラズマエッチングの選択性は、少なくとも水溶性層３０２の材料／組成及び使用されるエッチングプロセスに依存している。
【００２０】
一実施形態では、水溶性材料は、水溶性ポリマーを含む。多くのそのようなポリマーは、例えば、洗濯及び買い物袋、刺繍、環境にやさしい包装等のアプリケーション用に市販されている。しかしながら、本発明用の水溶性材料の選択は、最大膜厚、エッチング耐性、温度安定性、基板への材料の塗布及び基板からの材料の除去機構、及び微小汚染への厳しい要求によって複雑化されている。ストリート内では、水溶性層３０２の最大厚さＴｍａｘは、アブレーションによってマスキングを貫通してパターニングするレーザの能力によって制限される。水溶性層３０２は、ＩＣ２２５、２２６及び／又はストリートパターンが形成されないストリート２２７の端部の上方ではるかにより厚くなるかもしれない。このように、Ｔｍａｘは、一般的に、レーザ波長に関連する光学的変換効率の関数である。Ｔｍａｘがストリート２２７と関連しているように、ストリートの構造トポグラフィ、ストリート幅、及び水溶性層３０２を塗布する方法は、所望のＴｍａｘを達成するように選択することができる。特定の実施形態では、水溶性層３０２は、３０μｍ未満である厚さＴｍａｘを有し、有利には、多数回のレーザパスを要求するより厚いマスクと共に、２０μｍ未満である厚さＴｍａｘを有する。
【００２１】
一実施形態では、水溶性層３０２は、材料の温度が上昇されたときに、その後のプラズマエッチングプロセスの間の過度の架橋を避けるために、少なくとも６０℃で熱的に安定であり、好ましくは１００℃で安定であり、理想的には１２０℃で安定である。一般的に、過度の架橋は、材料の溶解性に悪影響を与え、エッチング後の除去がより困難になる。実施形態に応じて、水溶性層３０２は、パッシベーション層３１１及びバンプ３１２を覆うように基板２０６の上に湿式塗布されるか、又はドライフィルムラミネートとして塗布されるかのいずれかが可能である。塗布の両モードに対して、例示的な材料は、ポリ（ビニルアルコール）、ポリ（アクリル酸）、ポリ（メタクリル酸）、ポリ（アクリルアミド）、又はポリ（エチレンオキシド）の少なくとも１つを含み、多数の他の水溶性材料もまた、特にドライフィルムラミネートとして、容易に利用可能である。ラミネーション用のドライフィルムは、水溶性材料のみを含むことが可能であり、又は、水溶性であってもなくてもよい接着層を更に含むことも可能である。特定の一実施形態では、ドライフィルムは、ＵＶ露光により接着結合強度を減少させるＵＶ感応性接着層を含む。このようなＵＶ露光は、その後のプラズマストリートエッチング中に行ってもよい。
【００２２】
実験的に、ポリ（ビニルアルコール）（ＰＶＡ）は、約１：２０（ＰＶＡ：シリコン）のエッチング速度選択性に対して、本明細書の他の箇所で記載された例示的なシリコンプラズマエッチングプロセス用に１μｍ／分〜１．５μｍ／分のエッチング速度を提供することが見出されている。他の例示的な材料は、同様のエッチング性能を提供することができる。このように、ＩＣの最上部のバンプ面の上方の最小の厚さ（例えば、図３Ａ及び３ＢにおけるＴｍｉｎ）は、基板の厚さＴｓｕｂ及びレーザスクライブ深さＤＬの両方の関数であるプラズマエッチング深さＤＥによって決定されることができる。ＤＥが少なくとも５０μｍである例示的な実施形態では、水溶性層３０２は、少なくとも５μｍ、有利には少なくとも１０μｍの厚さを有し、これによって少なくとも１００μｍのＤＥに対して十分なマージンを提供する。
【００２３】
図３Ｂは、ＩＣ２２６及びストリート２２７の上面に接触している水溶性層２０２Ａの上方に配置されたレーザエネルギー吸収材料層２０２Ｂを含む多層マスクを含む一例示的実施形態の拡大断面図３００Ｂを示す。複数のマスク層を有する実施形態では、水溶性ベースコートが、非水溶性オーバーコートの下方に配置される。ベースコートは、その後、オーバーコートを剥離する手段を提供し、一方、オーバーコートは、耐プラズマエッチング性及び／又はレーザスクライビングプロセスによる良好なマスクアブレーションを提供する。例えば、スクライビングプロセス内で使用されるレーザ波長を透過するマスク材料は、低いダイのエッジ強度に貢献することが見出されている。ゆえに、例えば、第１マスク材料層２０２ＡとしてのＰＶＡの水溶性ベースコートは、マスクの耐プラズマ性／レーザエネルギー吸収オーバーコート層をアンダーカットする手段として機能することができ、これによってマスク全体が下地のＩＣ薄膜層から除去／リフトオフされることができる。水溶性ベースコートは更に、エネルギー吸収マスク層を剥離させるために使用されるプロセスからＩＣ薄膜層を保護するバリアとして機能を果たすことができる。実施形態では、レーザエネルギー吸収マスク層は、ＵＶ反応性及び／又はＵＶ吸収性、及び／又は緑色帯（５００〜５４０ｎｍ）吸収性である。例示的な材料は、ＩＣチップのパッシベーション層用に従来から使用される多くのフォトレジスト及びポリイミド（ＰＩ）材料、ならびにしばしば接着剤中で見つけられるＵＶ硬化型ポリマーを含む。一実施形態では、フォトレジスト層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。
【００２４】
方法１００の操作１０３及び対応する図２Ｂでは、マスク層２０２は、トレンチ２１２を形成するレーザスクライビングプロセスによってアブレーション加工することによってパターニングされ、トレンチ２１２は、表面下の薄膜デバイス層２０４を貫通して延び、ＩＣ２２５、２２６間の基板２０６の領域を露出させる。このように、レーザスクライビングプロセスは、もともとＩＣ２２５、２２６間に形成されたストリート２２７の薄膜材料をアブレーション加工するために使用される。本発明の一実施形態によると、レーザベースのスクライビングプロセスによってマスク層２０２をパターニングすることは、図２Ｂに示されるように、ＩＣ２２５、２２６間の基板２０６の領域内に部分的にトレンチ２１４を形成することを含む。
【００２５】
図３Ａに示される例示的な実施形態では、レーザスクライビングの深さＤＬは、パッシベーション層３１１及び表面下の薄膜デバイス層の厚さＴＦ、及び水溶性層３０２（及びマスク２０２の一部として含まれる任意の追加材料層）の厚さＴｍａｘに応じて、約５μｍ〜５０μｍの深さの範囲内にあり、有利には１０μｍ〜２０μｍの深さの範囲内にある。
【００２６】
一実施形態では、マスク層２０２は、本明細書内でフェムト秒レーザと呼ぶフェムト秒範囲（つまり、１０−１５秒）のパルス幅（持続時間）を有するレーザによってパターニングされる。一実施形態によると、マスクをパターニングする工程は、５４０ナノメートル以下の波長と４００フェムト秒以下のレーザパルス幅を有するフェムト秒レーザでパターンを直接描画する工程を含む。別の一実施形態では、レーザパルス幅は、５００フェムト秒以下である。パルス幅などのレーザパラメータの選択は、クリーンなレーザスクライブによる切り口を達成するために、チッピング、微小亀裂、及び層間剥離を最小限にする成功したレーザスクライビング・ダイシングプロセスの開発には重要である可能性がある。フェムト秒域のレーザパルス幅は、有利なことに、より長いパルス幅（例えば、ピコ秒又はナノ秒）に対して熱損傷の問題を軽減する。理論に縛られないが、現在理解されているように、フェムト秒エネルギー源は、ピコ秒光源に存在する低エネルギー再結合メカニズムを回避し、ナノ秒光源よりも大きな熱非平衡性を提供する。ナノ秒又はピコ秒レーザ光源を使用すると、ストリート２２７内に存在する様々な薄膜デバイス層材料は、光学吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素などの誘電体層は、通常の条件下で市販されているレーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低κ材料）及びシリコンは、非常に容易に光子に結合可能である（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射）。最適でないレーザパラメータが選択されている場合は、無機誘電体、有機誘電体、半導体、又は金属のうちの２以上を含む積層構造において、ストリート２２７のレーザ照射は、不利なことに層間剥離を引き起こす可能性がある。例えば、測定可能な吸収がなく、高バンドギャップエネルギーの誘電体（例えば、約９ｅＶのバンドギャップを有する二酸化ケイ素）を貫通するレーザは、下地の金属又はシリコン層に吸収され、金属層又はシリコン層のかなりの蒸発を引き起こす可能性がある。蒸発は高い圧力を発生させ、潜在的に深刻な層間剥離及び微小亀裂を引き起こす可能性がある。フェムト秒ベースのレーザ照射プロセスは、このような材料スタックのこのような微小亀裂又は層間剥離を回避又は軽減することが実証されている。
【００２７】
フェムト秒レーザベースのプロセス用のパラメータは、無機・有機誘電体、金属、及び半導体に対して実質的に同一のアブレーション特性を有するように選択することができる。例えば、二酸化ケイ素の吸収係数／吸収率は非線形であり、有機誘電体、半導体、及び金属の吸収係数／吸収率によって、より直線的になる場合がある。一実施形態では、高強度及び短パルス幅フェムト秒ベースのレーザプロセスが、二酸化ケイ素層及び１以上の有機誘電体、半導体、又は金属を含む薄膜層のスタックをアブレーション加工するために使用される。本発明の一実施形態によると、適切なフェムト秒ベースのレーザプロセスは、通常、様々な材料に非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜４５０フェムト秒の範囲内のパルス幅を有するが、好ましくは、５０フェムト秒〜５００フェムト秒の範囲内である。
【００２８】
特定の実施形態では、レーザ放射は、広帯域又は狭帯域の発光スペクトルに対して、可視スペクトル（例えば、緑色５００〜５４０ｎｍ帯）スペクトル、紫外線（ＵＶ）スペクトル、及び／又は赤外線（ＩＲ）スペクトルの任意の組み合わせに及ぶ。更にフェムト秒レーザアブレーションに対しては、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒ベースのレーザプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。特定の一実施形態では、半導体基板又は基板のスクライビングに適したフェムト秒レーザは、約５４０ナノメートル以下の波長を有するレーザに基づくが、好ましくは、２５０ナノメートル〜５４０ナノメートルの範囲内である。特定の一実施形態では、５４０ナノメートル以下の波長を有するレーザに対して、パルス幅は５００フェムト秒以下である。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
【００２９】
一実施形態では、レーザ及び関連する光経路は、作業面で約３μｍ〜１５μｍの範囲内の焦点を提供するが、有利には、５μｍ〜１０μｍの範囲内である。作業面での空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又はトップハットプロファイルの形をしたビームであることができる。一実施形態では、レーザ光源は、約３００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましくは、約５００ｋＨｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約５００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約６００ｍｍ／秒〜２ｍ／秒の範囲内である。
【００３０】
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、有利なことには２パスを超えない。レーザは、特定のパルス繰り返しレートの単一パルス列又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成されたレーザ光のカーフ幅は、約２μｍ〜１５μｍの範囲内であるが、シリコン基板のスクライビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約６μｍ〜１０μｍの範囲内である。
【００３１】
図１及び図２Ｃに戻ると、基板２０６は、プラズマエッチングプロセス２１６を介してパターニングされたマスク層２０２内のトレンチ２１２を貫通してエッチングされ、これによって操作１０５でＩＣ２２６を個片化する。本発明の一実施形態によると、基板２０６をエッチングする工程は、フェムト秒レーザスクライビングプロセスによって形成されたトレンチ２１２をエッチングし、図２Ｃに示されるように最終的に基板２０６を完全に貫通してエッチングする工程を含む。
【００３２】
一実施形態では、基板２０６をエッチングする工程は、プラズマエッチングプロセスを使用する工程を含む。一実施形態では、スルービアエッチングプロセスが使用される。例えば、特定の一実施形態では、基板２０６の材料のエッチング速度は、毎分２５μｍよりも大きい。高出力で動作する高密度プラズマ源を、プラズマエッチング操作１０５に対して使用することができる。典型的な出力範囲は、３ｋＷ〜６ｋＷの間、又はそれ以上である。
【００３３】
例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチングレートを約４０％上回るエッチングレートで単結晶シリコン基板又は基板２０６をエッチングするのに、ディープシリコンエッチング（すなわち、スルーシリコンビア（ＴＳＶ）エッチング）が使用される。マスクへの高出力の効果は、−１０℃〜−１５℃に冷却された静電チャック（ＥＳＣ）を介して冷却電力を印加することを通して制御され、これによってマスク層をプラズマエッチングプロセスの期間を通して１００℃未満の温度に維持し、好ましくは、７０℃〜８０℃に維持する。このような温度では、水溶性は有利に維持される。
【００３４】
特定の一実施形態では、プラズマエッチングは、複数のエッチングサイクルと時間の経過と共に交互に配置された複数の保護ポリマー堆積サイクルを伴う。デューティーサイクルは、約１：１である例示的なデューティーサイクルに伴って変化させることができる。例えば、エッチングプロセスは、２５０ｍｓ〜７５０ｍｓの持続時間を有する堆積サイクルと、２５０ｍｓ〜７５０ｍｓのエッチングサイクルを有することができる。堆積サイクルとエッチングサイクルの間に、エッチングプロセスの化学物質（例えば、例示的なシリコンエッチングの実施形態用にはＳＦ６を用いる）を、堆積プロセスの化学物質（重合ＣｘＦｙガス（例えば、Ｃ４Ｆ６、ＣＦ４、又はＣ４Ｆ８が挙げられるが、これらに限定されない）を用いる）と入れ替える。ＣＦ４及びＣＨＦ３などのガスは、ウェハ（例えば、裏面にＳｉＯ２層を有するウェハ）上の複雑な材料スタックのエッチングを伴ういくつかのアプリケーションのために用いることができる。当該技術分野で知られているように、プロセス圧力を更に、エッチングサイクルと堆積サイクルの間に、特定のサイクルで各々が有利に働くように変更することができる。
【００３５】
操作１０７で、方法１００は、図２Ｄに示されるように、マスク層２０２の除去で完了する。一実施形態では、マスクは、最初に水で（例えば、脱イオン水の加圧ジェット又は周囲環境の又は加熱された水浴内での浸漬で）洗い流される。残留物又は変色が、脱イオン水リンス後に銅バンプ上に存在する場合があり、これはデバイス内での良好な電気的接触を阻害することによって、個片化後のダイのパッケージング及び組み立て中に問題を引き起こす可能性がある。特に有利な実施形態では、残留物又は変色は、残留物を効果的にきれいに除去するために、ある時間の間（例えば、３０秒〜５分）、様々な濃度及び温度で無機酸の水溶液にバンプのあるウェハ面を接触させることによって除去される。そのような無機酸は、例えば、塩酸、リン酸、又は２つの酸の混合を含む。効果的であることが検証された具体的な実施形態が、以下の表１に提供される。
【表１】
2015532008.tif 000003
【００３６】
一実施形態では、無機酸溶液によるバンプの清浄後、半導体ウェハは、酸残留物をきれいに除去するために（例えば、水で）リンスされる。このように、一実施形態では、無機酸洗浄は、異物の化学物質（例えば、ＳＦ６及びＣ４Ｆ８等を使用するプラズマエッチングプロセスによって導入されるフッ素（たとえ、バンプ表面に目に見える残留物が無くても）及び／又はマスク残留物等）をプラズマエッチングプロセスによって除去する。
【００３７】
図４に目を向けると、単一の統合化されたプラットフォーム４００は、ハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００内の多くの又は全ての操作を実行するように構成されることができる。例えば、図４は、本発明の一実施形態に係る、基板のレーザ及びプラズマダイシング用レーザスクライブ装置４１０に結合されたクラスタツール４０６のブロック図を示す。クラスタツール４０６は、複数のロードロック４０４を有するファクトリーインタフェース４０２（ＦＩ）に結合される。ファクトリーインタフェース４０２は、レーザスクライブ装置４１０を有する外部製造施設とクラスタツール４０６との間をインタフェース接続するのに適した大気ポートであることができる。ファクトリーインタフェース４０２は、格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール４０６又はレーザスクライブ装置４１０のいずれか一方又はその両方へ基板（又はそのキャリア）を搬送するためのアーム又はブレードを備えたロボットを含むことができる。
【００３８】
レーザスクライブ装置４１０はまた、ＦＩ４０２に結合される。一実施形態では、レーザスクライブ装置４１０は、３００〜５４０ｎｍ帯で動作するフェムト秒レーザを含む。フェムト秒レーザは、ハイブリッドレーザ・エッチング個片化プロセス１００のレーザアブレーション部を実行する。一実施形態では、可動ステージもまた、レーザスクライブ装置４１０に含まれ、可動ステージは、フェムト秒ベースのレーザに対して基板又はウェハ（又はそのキャリア）を移動させるために構成されている。特定の一実施形態では、フェムト秒レーザも移動可能である。
【００３９】
クラスタツール４０６は、基板の真空中での搬送のためのロボットアームを収容したロボット搬送チャンバ４５０によってＦＩに結合された１以上のプラズマエッチングチャンバ４０８を含む。プラズマエッチングチャンバ４０８は、ハイブリッドレーザ・エッチング個片化プロセス１００のプラズマエッチング部分を実行するのに適している。例示的な一実施形態では、プラズマエッチングチャンバ４０８は更に、ＳＦ６ガス源と、Ｃ４Ｆ８及びＣ４Ｆ６源のうちの少なくとも１つとに結合される。特定の一実施形態では、１以上のプラズマエッチングチャンバ４０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）  Ｅｔｃｈシステムであるが、他の適当なエッチングシステムも市販されている。一実施形態では、複数のエッチングチャンバ４０８が統合プラットフォーム４００のクラスタツール４０６部に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
【００４０】
クラスタツール４０６は、ハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス１００内の機能を実行するのに適した他のチャンバを含むことができる。図４に示される例示的な実施形態では、クラスタツール４０６は、マスク形成モジュール４１２と湿式ステーション４１４の両方を含むが、一方が提供され、他方が無くてもよい。マスク形成モジュール４１２は、スピンコーティングモジュールであることができる。スピンコーティングモジュールとして回転可能なチャックが、真空又は別の方法（例えば、フレーム上に取り付けられたバッキングテープ）によってキャリア上に取り付けられた薄化された基板をクランプするように構成される。更なる実施形態では、スピンコーティングモジュールは水溶液源に流体結合される。
【００４１】
湿式ステーション４１４の実施形態は、基板をプラズマエッチングした後に水溶性マスク材料層を溶解するためのものである。湿式ステーション４１４は、例えば、水又はその他の溶媒を供給するための加圧スプレージェットを含むことができる。更なる実施形態では、湿式ステーション４１４は、例えば、ウェハを本明細書の他の箇所に記載された１以上の無機酸洗浄剤に曝露するための無機酸洗浄を含む。
【００４２】
図５は、本明細書に記載される１以上のスクライビング法をマシンに実行させるための命令のセットを内部で実行することができるコンピュータシステム５００を示す。例示的なコンピュータシステム５００は、プロセッサ５０２、メインメモリ５０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ５０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ５１８（例えば、データ記憶装置）を含み、これらはバス５３０を介して互いに通信する。
【００４３】
プロセッサ５０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ５０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサなどであることができる。プロセッサ５０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ５０２は、本明細書に記載の操作及び工程を実行するための処理ロジック５２６を実行するように構成される。
【００４４】
コンピュータシステム５００は更に、ネットワークインターフェースデバイス５０８を含むことができる。コンピュータシステム５００は、ビデオディスプレイユニット５１０（例えば、液晶ディスプレイ（ＬＣＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置５１２（例えば、キーボード）、カーソル制御装置５１４（例えば、マウス）、及び信号生成装置５１６（例えば、スピーカ）も含むことができる。
【００４５】
二次メモリ５１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア５２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）５３１を含むことができる。ソフトウェア５２２はまた、コンピュータシステム５００、メインメモリ５０４及びプロセッサ５０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ５０４内及び／又はプロセッサ５０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア５２２は更に、ネットワークインターフェースデバイス５０８を介してネットワーク５２０上で送信又は受信されることができる。
【００４６】
マシンアクセス可能な記憶媒体５３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディア、及び他の持続性の媒体を含むが、これらに限定されないように解釈されるべきである。
【００４７】
なお、上記の説明は例示的なものであって限定的なものではないことを意図していることを理解すべきである。例えば、図中のフロー図は、本発明の特定の実施形態によって実行される操作の特定の順序を示しているが、そのような順序は必要とされない（例えば、代替の実施形態は、異なる順序で操作を実行する、特定の操作を組み合わせる、特定の操作を重複させる等ができる）ことを理解すべきである。更に、上記の説明を読んで理解することにより、当業者にとって多くの他の実施形態が明らかとなるであろう。本発明は特定の例示的な実施形態を参照して説明したが、本発明は上記実施形態に限定されるものではなく、添付の特許請求の範囲の趣旨及び範囲内で修正及び変更して実施することができることが認識されるであろう。したがって、本発明の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を認める均等物の全範囲と共に決定されるべきである。
【図１】
2015532008.tif 000004
【図２Ａ】
2015532008.tif 000005
【図２Ｂ】
2015532008.tif 000006
【図２Ｃ】
2015532008.tif 000007
【図２Ｄ】
2015532008.tif 000008
【図３Ａ】
2015532008.tif 000009
【図３Ｂ】
2015532008.tif 000010
【図４】
2015532008.tif 000011
【図５】
2015532008.tif 000012
【国際調査報告】
2015532008.tif 000013
2015532008.tif 000014