(57)【要約】  スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリは、単一固定磁気層と、単一固定磁気層上の磁気バリア層と、磁気バリア層上に複数の自由磁気アイランドを有する自由磁気層と、自由磁気層上に重なるキャップ層とを含む。また、ＳＴＴ−ＭＴＪメモリを形成する方法を提供する。
2015505643.tif 000002
【特許請求の範囲】
【請求項１】
第１の単一固定磁気層と、
前記第１の単一固定磁気層上の第１の磁気バリア層と、
前記第１の磁気バリア層上に第１の複数の自由磁気アイランドを備える第１の自由磁気層と、
前記第１の自由磁気層上に重なるキャップ層とを備える、スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリ。
【請求項２】
前記キャップ層が、前記第１の複数の自由磁気アイランドに直接接続される、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３】
前記キャップ層が、前記第１の自由磁気層の前記第１の複数の自由磁気アイランドに関連する複数の個別のキャップ層アイランドを備える、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項４】
前記第１の磁気バリア層が同質である、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項５】
前記第１の磁気バリア層が第１の複数の個別の磁気バリアアイランドを備え、前記第１の複数の個別の磁気バリアアイランドのそれぞれが前記第１の複数の自由磁気アイランドのうちの少なくとも１つに関連する、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項６】
前記第１の磁気バリア層が、電磁分離材料によって分離された第１の複数の個別の磁気バリアアイランドを備え、前記第１の複数の自由磁気アイランドのそれぞれが、前記第１の単一固定磁気層上に占有面積を有し、前記第１の複数の個別の磁気バリアアイランドのそれぞれが前記占有面積を実質的に有し、前記第１の複数の自由磁気アイランドのうちの１つと前記第１の単一固定磁気層との間に設置される、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項７】
前記第１の単一固定磁気層の、前記第１の磁気バリア層と反対側の面上で前記第１の単一固定磁気層に隣接する、第１の反強磁性層を含む、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項８】
前記第１の反強磁性層に隣接し、第１の線に電気的に接続された接続層を含み、前記ＳＴＴ−ＭＴＪメモリは前記キャップ層に電気的に接続された第２の線を含む、請求項７に記載のＳＴＴ−ＭＴＪメモリ。
【請求項９】
前記キャップ層と前記第１の自由磁気層との間の第２の単一固定磁気層と、前記第２の単一固定磁気層と前記第１の自由磁気層との間の第２の磁気バリア層とを含む、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１０】
前記第２の磁気バリア層が、前記第１の複数の自由磁気アイランドの、前記第１の磁気バリア層と反対側の面上で前記第１の複数の自由磁気アイランドに接続される、請求項９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１１】
前記第２の単一固定磁気層と前記キャップ層との間に第２の反強磁性層を含む、請求項９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１２】
前記第２の単一固定磁気層と前記第１の単一固定磁気層との間の少なくとも１つの追加の単一固定磁気層と、少なくとも１つの追加の複数の自由磁気アイランドを備える少なくとも１つの追加の自由磁気層とを含む、請求項９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１３】
前記第２の磁気バリア層と前記第１の自由磁気層との間に第２の複数の自由磁気アイランドを備える第２の自由磁気層を含む、請求項９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１４】
前記第１の自由磁気層と前記第２の自由磁気層との間の第３の単一固定磁気層と、前記第３の単一固定磁気層と前記第２の自由磁気層との間の第３の磁気バリア層と、前記第３の単一固定磁気層と前記第１の自由磁気層との間の第４の磁気バリア層とを含む、請求項１３に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１５】
少なくとも１つの半導体ダイに組み込まれる、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１６】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１７】
スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリを形成する方法であって、
第１の単一固定磁気層を設けるステップと、
前記第１の単一固定磁気層上に第１の磁気バリア層を形成するステップと、
前記第１の磁気バリア層上に複数の自由磁気アイランドを備える第１の自由磁気層を形成するステップと、
前記第１の自由磁気層上に重なるキャップ層を設けるステップとを含む、方法。
【請求項１８】
前記キャップ層を前記複数の自由磁気アイランドに直接接続するステップを含む、請求項１７に記載の方法。
【請求項１９】
キャップ層を設けるステップが、前記複数の自由磁気アイランドのそれぞれの上にキャップ層アイランドを設けるステップを含む、請求項１７に記載の方法。
【請求項２０】
前記第１の磁気バリア層内に複数の磁気バリアアイランドを形成するステップと、前記複数の磁気バリアアイランドの間の前記第１の磁気バリア層内に電磁分離材料を設けるステップとを含む、請求項１７に記載の方法。
【請求項２１】
前記第１の単一固定磁気層の、前記第１の磁気バリア層と反対側の面上で前記第１の単一固定磁気層に隣接する、第１の反強磁性層を設けるステップを含む、請求項１７に記載の方法。
【請求項２２】
前記第１の反強磁性層に隣接する接続層を設けるステップと、第１の線を前記接続層に電気的に接続するステップと、第２の線を前記キャップ層に電気的に接続するステップとを含む、請求項２１に記載の方法。
【請求項２３】
前記キャップ層と前記第１の自由磁気層との間の第２の単一固定磁気層を設けるステップと、前記第２の単一固定磁気層と前記第１の自由磁気層との間の第２の磁気バリア層を設けるステップとを含む、請求項１７に記載の方法。
【請求項２４】
前記第１の複数の自由磁気アイランドの、前記第１の磁気バリア層と反対側の面上で、前記第１の複数の自由磁気アイランドに前記第２の磁気バリア層を直接接続するステップを含む、請求項２３に記載の方法。
【請求項２５】
前記第２の単一固定磁気層と前記キャップ層との間に第２の反強磁性層を設けるステップを含む、請求項２３に記載の方法。
【請求項２６】
前記第２の単一固定磁気層と前記第１の単一固定磁気層との間の少なくとも１つの追加の単一固定磁気層を設けるステップと、少なくとも１つの追加の複数の自由磁気アイランドを備える少なくとも１つの追加の自由磁気層を設けるステップとを含む、請求項２３に記載の方法。
【請求項２７】
前記第２の磁気バリア層と前記第１の自由磁気層との間に第２の複数の自由磁気アイランドを備える第２の自由磁気層を設けるステップを含む、請求項２３に記載の方法。
【請求項２８】
前記第１の自由磁気層と前記第２の自由磁気層との間の第３の単一固定磁気層を設けるステップと、前記第３の単一固定磁気層と前記第２の自由磁気層との間の第３の磁気バリア層を設けるステップと、前記第３の単一固定磁気層と前記第１の自由磁気層との間の第４の磁気バリア層を設けるステップとを含む、請求項２７に記載の方法。
【請求項２９】
前記ＳＴＴ−ＭＴＪメモリを少なくとも１つの半導体ダイに組み込むステップを含む、請求項１７に記載の方法。
【請求項３０】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに前記ＳＴＴ−ＭＴＪメモリを組み込むステップを含む、請求項１７に記載の方法。
【請求項３１】
第１の単一固定磁気層と、
前記第１の単一固定磁気層上の第１の磁気バリア層の手段と、
前記第１の磁気バリア層の手段上に第１の複数の自由磁気アイランドを備える第１の自由磁気層の手段と、
前記第１の自由磁気層の手段上に重なるキャップ層の手段とを備える、スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリ。
【請求項３２】
前記キャップ層の手段が、前記第１の複数の自由磁気アイランドに直接接続される、請求項３１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３３】
前記キャップ層の手段が、前記第１の自由磁気層の手段の前記第１の複数の自由磁気アイランドに関連する複数の個別のキャップ層アイランドを備える、請求項３１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３４】
前記第１の磁気バリア層の手段が第１の複数の個別の磁気バリアアイランドを備え、前記第１の複数の個別の磁気バリアアイランドのそれぞれが前記第１の複数の自由磁気アイランドのうちの少なくとも１つに関連する、請求項３１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３５】
前記第１の磁気バリア層の手段が、電磁分離材料によって分離された第１の複数の個別の磁気バリアアイランドを備え、前記第１の複数の自由磁気アイランドのそれぞれが、前記第１の単一固定磁気層上に占有面積を有し、前記第１の複数の個別の磁気バリアアイランドのそれぞれが前記占有面積を実質的に有し、前記第１の複数の自由磁気アイランドのうちの１つと前記第１の単一固定磁気層との間に設置される、請求項３１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３６】
前記第１の単一固定磁気層の、前記第１の磁気バリア層の手段と反対側の面上で前記第１の単一固定磁気層に隣接する、第１の反強磁性層を含む、請求項３１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３７】
前記キャップ層の手段と前記第１の自由磁気層の手段との間の第２の単一固定磁気層の手段と、前記第２の単一固定磁気層と前記第１の自由磁気層の手段との間の第２の磁気バリア層の手段とを含む、請求項３１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３８】
前記第２の単一固定磁気層の手段と前記第１の単一固定磁気層との間の少なくとも１つの追加の単一固定磁気層と、少なくとも１つの追加の複数の自由磁気アイランドを備える少なくとも１つの追加の自由磁気層の手段とを含む、請求項３７に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３９】
前記第２の磁気バリア層の手段が、前記第１の複数の自由磁気アイランドの、前記第１の磁気バリア層の手段と反対側の面上で前記第１の複数の自由磁気アイランドに接続される、請求項３７に記載のＳＴＴ−ＭＴＪメモリ。
【請求項４０】
前記第２の磁気バリア層の手段と前記第１の自由磁気層の手段との間に第２の複数の自由磁気アイランドを備える第２の自由磁気層の手段を含む、請求項３９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項４１】
前記第１の自由磁気層の手段と前記第２の自由磁気層の手段との間の第３の単一固定磁気層と、前記第３の単一固定磁気層と前記第２の自由磁気層の手段との間の第３の磁気バリア層の手段と、前記第３の単一固定磁気層と前記第１の自由磁気層の手段との間の第４の磁気バリア層の手段とを含む、請求項４０に記載のＳＴＴ−ＭＴＪメモリ。
【請求項４２】
少なくとも１つの半導体ダイに組み込まれる、請求項３１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項４３】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項３１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項４４】
スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリを形成する方法であって、
第１の単一固定磁気層を設けるためのステップと、
前記第１の単一固定磁気層上に第１の磁気バリア層を形成するためのステップと、
前記第１の磁気バリア層上に複数の自由磁気アイランドを備える第１の自由磁気層を形成するためのステップと、
前記第１の自由磁気層上に重なるキャップ層を設けるためのステップとを含む、方法。
【請求項４５】
前記キャップ層を前記第１の複数の自由磁気アイランドに直接接続するためのステップを含む、請求項４４に記載の方法。
【請求項４６】
キャップ層を設けるための前記ステップが、前記第１の複数の自由磁気アイランドのそれぞれの上にキャップ層アイランドを設けるためのステップを含む、請求項４４に記載の方法。
【請求項４７】
前記第１の磁気バリア層内に複数の磁気バリアアイランドを形成するためのステップと、前記複数の磁気バリアアイランドの間の前記第１の磁気バリア層内に電磁分離材料を設けるステップとを含む、請求項４４に記載の方法。
【請求項４８】
前記第１の単一固定磁気層の、前記第１の磁気バリア層と反対側の面上で前記第１の単一固定磁気層に隣接する、第１の反強磁性層を設けるためのステップを含む、請求項４４に記載の方法。
【請求項４９】
第１の反強磁性層に隣接する接続層を設けるためのステップと、第１の線を前記接続層に電気的に接続するステップと、第２の線を前記キャップ層に電気的に接続するステップとを含む、請求項４４に記載の方法。
【請求項５０】
前記キャップ層と前記第１の自由磁気層との間の第２の単一固定磁気層を設けるためのステップと、前記第２の単一固定磁気層と前記第１の自由磁気層との間の第２の磁気バリア層を設けるためのステップとを含む、請求項４４に記載の方法。
【請求項５１】
前記第２の単一固定磁気層と前記第１の単一固定磁気層との間の少なくとも１つの追加の単一固定磁気層を設けるためのステップと、少なくとも１つの追加の複数の自由磁気アイランドを備える少なくとも１つの追加の自由磁気層を設けるためのステップとを含む、請求項５０に記載の方法。
【請求項５２】
前記第１の複数の自由磁気アイランドの、前記第１の磁気バリア層と反対側の面上で、前記第１の複数の自由磁気アイランドに前記第２の磁気バリア層を直接接続するためのステップを含む、請求項５０に記載の方法。
【請求項５３】
前記第２の単一固定磁気層と前記キャップ層との間に第２の反強磁性層を設けるためのステップを含む、請求項５０に記載の方法。
【請求項５４】
前記第２の磁気バリア層と前記第１の自由磁気層との間に第２の複数の自由磁気アイランドを備える第２の自由磁気層を設けるためのステップを含む、請求項５０に記載の方法。
【請求項５５】
前記第１の自由磁気層と前記第２の自由磁気層との間の第３の単一固定磁気層を設けるためのステップと、前記第３の単一固定磁気層と前記第２の自由磁気層との間の第３の磁気バリア層を設けるためのステップと、前記第３の単一固定磁気層と前記第１の自由磁気層との間の第４の磁気バリア層を設けるためのステップとを含む、請求項５４に記載の方法。
【請求項５６】
前記ＳＴＴ−ＭＴＪメモリを少なくとも１つの半導体ダイに組み込むためのステップを含む、請求項４４に記載の方法。
【請求項５７】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに前記ＳＴＴ−ＭＴＪメモリを組み込むためのステップを含む、請求項４４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチビット磁気トンネル接合メモリおよびそれを形成する方法を対象とし、より詳細には、単一固定磁気層に関連する複数の自由磁気素子を有するマルチビット磁気トンネル接合メモリおよびそれを形成する方法を対象とする。
【背景技術】
【０００２】
スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）素子は、磁気状態が固定された固定磁気層と、磁気状態が選択的に反転可能な自由磁気層とを備える。固定層および自由層は、磁気バリア層または磁気接合層で分離される。ＳＴＴ−ＭＴＪ素子は、電気的な書込み電流をそれの層に通すことによって、２つの互いに反対の安定した磁化状態、すなわち「平行」（Ｐ）および「反平行」（ＡＰ）の状態の間でスイッチング可能である。書込み電流が所与の臨界点を上回る場合、ＳＴＴ−ＭＴＪは、書込み電流の向きによって誘導されて、Ｐ状態またはＡＰ状態にスイッチングする。従来のＳＴＴ−ＭＴＪメモリセルは１ビットを記憶し、Ｐ状態とＡＰ状態の一方が第１のバイナリ値、たとえば「０」を表すように割り当てられ、他方が第２のバイナリ値、たとえば「１」を表すように割り当てられる。ＳＴＴ−ＭＴＪ素子は、ＡＰ状態よりもＰ状態で電気抵抗がより低いので、記憶されたバイナリ値を読み取ることができる。
【０００３】
従来のＳＴＴ−ＭＴＪメモリは、ＳＴＴ−ＭＴＪ素子を所望のＰ／ＡＰ状態に確実にスイッチングするのに十分大きい振幅（ｍａｇｎｉｔｕｄｅ）と十分長い持続時間を有する書込み電流を注入するように設計された書込み回路を採用する。したがって、ＳＴＴ−ＭＴＪメモリの従来の設計思想は、メモリ素子のスイッチングが決定論的（ｄｅｔｅｒｍｉｎｉｓｔｉｅ）であるＳＲＡＭのような、従来のメモリの設計パラダイムに制限される、「決定論的」な書込みである。
【０００４】
いくつのＳＴＴ−ＭＴＪセルが平行状態にあり、いくつのＳＴＴ−ＭＴＪセルが反平行状態にあるかに応じて、複数の異なる状態のうちの１つを取り得るメモリ素子を形成するために、ＳＴＴ−ＭＴＪセルのクラスタを設けることも知られている。Ｎ個のＳＴＴ−ＭＴＪセルを有するクラスタは、２ｎ個の異なる状態のうちの任意の１つを取り、したがって、２ｎ個の異なる抵抗のうちの１つを測定回路に呈示することができる。そのような測定は、ＳＴＴ−ＭＴＪクラスタ全体の入力および出力へのアクセスだけを必要とし、個別のＳＴＴ−ＭＴＪセルのいずれかの状態へのアクセスまたは知識を必要としない。
【０００５】
図１は、直列に接続されたＮ個のＳＴＴ−ＭＴＪ素子１０２−１、１０２−２、．．．、１０２−Ｎを備えるＮ素子ＳＴＴ−ＭＴＪクラスタセル１０２を含む回路１００を示す。Ｎ素子ＳＴＴ−ＭＴＪクラスタセル１０２は、読取り／書込み電流（ＢＬ）線１０４に一方の端１０２Ａで結合され、イネーブルスイッチ１０６を通じて、別の読取り／書込み電流（ＳＬ）線１０８にそれの他方の端１０２Ｂで結合される。また、図１は、並列に接続され、かつイネーブルスイッチ１５４を介してＳＬ線１０８に接続されたＮ個のＳＴＴ−ＭＴＪ素子１５２−１、１５２−２、．．．、１５２−Ｎを備えるＮ素子ＳＴＴ−ＭＴＪクラスタセル１５０を含む。ＢＬ線１０４およびＳＬ線１０８は延びて、複数の追加のＳＴＴ−ＭＴＪクラスタ（図示せず）のそれぞれに結合し得ることが理解されよう。ＢＬ線１０４およびＳＬ線１０８は、従来のｎ×ｍアレイのＳＴＴ−ＭＴＪメモリビット線およびソース線によるものであってよい。同様に、イネーブルスイッチ１０６は、従来のｎ×ｍアレイのＳＴＴ−ＭＴＪメモリワードイネーブルスイッチによるものであってよい。ＢＬ線１０４、ＳＬ線１０８、およびイネーブルスイッチは、それぞれ、従来のビット線、ソース線およびワードトランジスタ以外のものであってよいことも理解されよう。
【０００６】
確率的なプログラミング（ＰＰＧ）のコントローラユニット１１２によって制御される確率的なプログラミング電流（ＰＧＣ）源１１０が、ＢＬ線１０４およびＳＬ線１０８に結合する。Ｎ＋１レベル電圧検出器１１４は、読取りイネーブルスイッチ１１６を通じてＢＬ線１０４に結合されるセンス入力１１４Ａと、ＭビットデータからＮ＋１レベルへの変換器１１８に結合されるセンス入力１１４Ｂとを有し得る。ＭビットデータからＮ＋１レベルへの変換器１１８は、Ｍビットデータを、Ｎ＋１個のレベルの目標抵抗電圧信号に変換することができる。Ｎ＋１レベルへの変換器１１８は、比較信号をＰＰＧコントローラ１１２に与えることができる。Ｎ＋１レベル電圧検出器１１４は、ＢＬ線１０４を介して、Ｎ素子ＳＴＴ−ＭＴＪクラスタセル１０２に読取り電流を注入するための、読取り電流源（明示的には示されない）を含み得ることが理解されよう。
【０００７】
動作時、ＰＰＧコントローラ１１２は、ＳＬ線１０８に電流を供給することをＰＧＣ電流源１１０に実行させ、イネーブルスイッチ１０６は、この電流をＮ素子ＳＴＴ−ＭＴＪセル１０２に供給するように活性化される。各電流供給とともに、Ｎ個のＳＴＴ−ＭＴＪ素子１０２−１〜１０２−Ｎのうちの１つの状態を、電流の向きに基づいて第１の状態から第２の状態に切り替える所定の機会が存在するように、電流レベルおよび持続時間が選択される。電流が供給された後、Ｎ＋１レベルの電圧検出器１１４は、Ｎ素子ＳＴＴ−ＭＴＪクラスタセル１０２の抵抗を測定して、いくつのＳＴＴ−ＭＴＪセルが所望の状態にあるかを判断し、所望の抵抗レベルのＮ素子ＳＴＴ−ＭＴＪクラスタセル１０２が得られるまで、電流が必要な方向に供給される。このようにして、Ｎ素子ＳＴＴ−ＭＴＪクラスタセル１０２は、２ｎビットの情報を表すことができる。Ｎ素子ＳＴＴ−ＭＴＪクラスタセル１５０は、同様にしてマルチビットのデータを記憶するために制御され、使用され得る。
【０００８】
上記で説明したようなＳＴＴ−ＭＴＪセルクラスタは、所与のエリア内にマルチビット記憶装置を設けるのに有用である。前述の機能性を維持しながら、ＳＴＴ−ＭＴＪクラスタ内のＳＴＴ−ＭＴＪ素子の密度を増加させることが望ましい。
【発明の概要】
【課題を解決するための手段】
【０００９】
例示的な実施形態は、第１の単一固定磁気層と、第１の単一固定磁気層上の第１の磁気バリア層と、第１の磁気バリア層上に第１の複数の自由磁気アイランドを備える第１の自由磁気層と、第１の自由磁気層上に重なるキャップ層とを有するスピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリを含む。
【００１０】
別の実施形態は、第１の単一固定磁気層を設けるステップと、第１の単一固定磁気層上に第１の磁気バリア層を形成するステップと、第１の磁気バリア層上に複数の自由磁気アイランドを備える第１の自由磁気層を形成するステップと、第１の自由磁気層上に重なるキャップ層を設けるステップとを含むＳＴＴ−ＭＴＪメモリを形成する方法を含む。
【００１１】
さらなる実施形態は、第１の単一固定磁気層と、第１の単一固定磁気層上の第１の磁気バリア層配列と、第１の磁気バリア層配列上に第１の複数の自由磁気アイランドを備える第１の自由磁気層配列と、第１の自由磁気層配列上に重なるキャップ層配列とを含むＳＴＴ−ＭＴＪメモリを含む。
【００１２】
別の実施形態は、第１の単一固定磁気層を設けるためのステップと、第１の単一固定磁気層上に第１の磁気バリア層を形成するためのステップと、第１の磁気バリア層上に複数の自由磁気アイランドを備える第１の自由磁気層を形成するためのステップと、第１の自由磁気層上に重なるキャップ層を設けるためのステップとを含むＳＴＴ−ＭＴＪメモリを形成する方法を含む。
【００１３】
添付の図面は、本発明の実施形態の説明を助けるために提示され、実施形態の限定ではなく、実施形態の例示のためのみに提供される。
【図面の簡単な説明】
【００１４】
【図１】確率的なプログラミング回路内の第１および第２の従来のＳＴＴ−ＭＴＪクラスタセルメモリ配列を示す回路図である。
【図２】第１の実施形態による、ＳＴＴ−ＭＴＪクラスタセルメモリの概略図である。
【図３】第２の実施形態による、ＳＴＴ−ＭＴＪクラスタセルメモリの概略図である。
【図４】第３の実施形態による、ＳＴＴ−ＭＴＪクラスタセルメモリの概略図である。
【図５】第４の実施形態による、ＳＴＴ−ＭＴＪクラスタセルメモリの概略図である。
【図６】第５の実施形態による、ＳＴＴ−ＭＴＪクラスタセルメモリの概略図である。
【図７】第６の実施形態による、ＳＴＴ−ＭＴＪクラスタセルメモリの概略図である。
【図８】一実施形態による方法を示すフローチャートである。
【発明を実施するための形態】
【００１５】
本発明の特定の実施形態を対象とする以下の説明および関連する図面で、本発明の態様が開示される。本発明の範囲から逸脱することなく、代替の実施形態が考案され得る。加えて、本発明の関連する詳細を不明瞭にしないように、本発明のよく知られている要素は詳細に説明されないか、または省略される。
【００１６】
「例示的な」という言葉は、「例、実例、または例示として機能すること」を意味するために本明細書で使用される。「例示的な」として本明細書で説明される任意の実施形態は、必ずしも他の実施形態よりも好ましいか、または有利であると解釈されるべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。
【００１７】
本明細書で使用される用語は、特定の実施形態の説明のみを目的とするものであり、本発明の実施形態を限定するものではない。本明細書で使用する場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、本明細書で使用される場合、「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことが理解されよう。
【００１８】
さらに、多くの実施形態が、たとえばコンピューティングデバイスの要素によって実行されるべき、一連のアクションに関して説明される。本明細書で説明される様々なアクションは、特定の回路（たとえば、特定用途向け集積回路（ＡＳＩＣ））によって、１つまたは複数のプロセッサによって実行されるプログラム命令によって、あるいは両方の組合せによって実行され得ることを認識されよう。加えて、本明細書で説明されるこれらの一連のアクションは、実行時に、関連するプロセッサに本明細書で説明される機能を実行させるコンピュータ命令の対応するセットをその中に記憶した、任意の形式のコンピュータ可読記憶媒体内で全体として具現化されるものと見なされ得る。したがって、本発明の様々な態様は、特許請求する主題の範囲内にすべて入ることが企図されているいくつかの異なる形式で具現化され得る。さらに、本明細書で説明される実施形態ごとに、任意のそのような実施形態の対応する形式は、本明細書では、たとえば、説明されるアクションを実行する「ように構成された論理」として説明されることがある。
【００１９】
次に図２を参照すると、単一の磁性材料の層から形成された第１の単一固定磁気層２０２と、第１の単一固定磁気層２０２が上に形成される第１の反強磁性層２０４とを含む、ＳＴＴ−ＭＴＪクラスタセルメモリ２００が示されている。本明細書で使用する場合、「単一」は、第１の単一固定磁気層２０２などの層が、実質的および／またはトポロジー的に連続であり、後述するように、複数の個別の自由磁性領域によって共有されるように構成されることを意味する。第１の単一固定磁気層２０２の磁気方位は、矢印２０５で示す第１の方向または図２に示す右の方向に固定される。
【００２０】
単一の材料の層を備える「接合層」と場合によって呼ばれる第１の磁気バリア層２０６は、第１の単一固定磁気層２０２上に形成され、第１の自由磁気層２０８は、第１の磁気バリア層２０６上に形成される。第１の自由磁気層２０８は、第１の複数の個別の自由磁気アイランド２１０を備え、自由磁気アイランド２１０のそれぞれは、第１の磁気バリア層２０６と接触しているが、電磁分離材料の第１の領域２１２によって互いに分離される。第１の磁気バリア層２０６は、実質的に同質であり、それの特性は、第１の自由磁気アイランド２１０の下の領域と、電磁分離材料の第１の複数の領域２１２の下の領域とにおいて、実質的に同じである。
【００２１】
第１の複数の自由磁気アイランド２１０のそれぞれは、第１の単一固定磁気層２０２上に占有面積（ｆｏｏｔｐｒｉｎｔ）を有し、第１の複数の自由磁気アイランド２１０のそれぞれと、それらの下の第１の単一固定磁気層２０２の部分との間の第１の磁気バリア層２０６の領域とともに、磁気トンネル接合２１１を形成する。単一の磁気トンネル接合２１１の概略ロケーションが、図２において破線の輪郭で示されており、第１の複数の自由磁気アイランド２１０の残りのそれぞれは、類似の磁気トンネル接合２１１の一部分である。したがって、これらの層で形成される磁気トンネル接合２１１は、共通の固定磁気層、すなわち第１の単一固定磁気層２０２と、共通の磁気バリア層、すなわち第１の磁気バリア層２０６とを共有する。キャップ層２１４は、第１の自由磁気層２０８上に、第１の複数の自由磁気アイランド２１０および電磁分離材料の第１の複数の領域２１２と直接接触して形成される。
【００２２】
図２は６つの第１の複数の自由磁気アイランド２１０を示すが、所与のＳＴＴ−ＭＴＪクラスタセルメモリ内の第１の複数の自由磁気アイランド２１０は、本開示の範囲を逸脱することなく、より多いまたはより少ない数の自由磁気アイランド２１０を備えてよいことを理解されたい。その上、第１の複数の自由磁気アイランド２１０は、単一の直線内に配列されるように示されているが、そのような自由磁気アイランド２１０は、第１の磁気バリア層２０６の平面をカバーしてよく、したがって、第１の磁気バリア層２０６の表面上にアレイまたは他のパターンを形成してもよい。第１の複数の自由磁気アイランド２１０によって形成されるＳＴＴ−ＭＴＪが互いに干渉するのを実質的に防止するのに十分な間隔を維持しながら、既存の製造条件が許容する限り、個別の自由磁気アイランド２１０を小さく作製し、互いに接近して離間させることが通常望ましい。
【００２３】
前述の第１の反強磁性層２０４は、たとえば、タンタルで形成され得る接続層２１６上に取り付けられ、第１の線２１８が、接続層２１６とビット線／ソース線２２０に電気的に接続される。第２の線２２２は、キャップ層２１４をスイッチ２２４に接続し、スイッチ２２４は、今度は、キャップ層２１４をソース線／ビット線２２６に選択的に接続するように制御可能である。接続層２１６と同様に、キャップ層２１４は、タンタルから形成されてよく、または代わりに、タンタルと、酸化ルテニウムまたは酸化マグネシウムなどの他の材料との層を含んでよく、または窒化タンタルまたは窒化チタンから形成されてもよい。ビット線／ソース線２２０およびソース線／ビット線２２６は、図１に示す回路に概して類似する制御回路に接続され、キャップ層２１４と接続層２１６との間に供給される電流は、上記で説明したようにして、ＳＴＴ−ＭＴＪクラスタセルメモリ２００内のＳＴＴ−ＭＴＪのうちの１つまたは複数の状態を確率的に変更する。
【００２４】
複数の自由磁気アイランド２１０に関連する共通または共有の固定磁気層を使用することにより、ＳＴＴ−ＭＴＪをスイッチングするのに必要なエネルギーが有利に引き下げられ、第１の複数の自由磁気アイランド２１０で形成されるすべての磁気トンネル接合２１１をスイッチングするのに必要なエネルギーは、第１の複数の自由磁気アイランド２１０全体を組み合わせた面積に等しい面積を有する自由層を有するＳＴＴ−ＭＴＪをスイッチングするのに必要なエネルギーより小さい。第１の単一固定磁気層２０２および第１の磁気バリア層２０６などの単一の材料の層を使用することで、同様に、改善された歩留りがもたらされ、これらの層内の製造欠陥に対する許容範囲が増加する。さらに、第１の単一固定磁気層２０２の大きな面積が、この層を、従来のＳＴＴ−ＭＴＪ内の固定磁性材料の個別の領域より磁気的に安定させ、第１の単一固定磁気層２０２のサイズもまた、この層によって形成されるＳＴＴ−ＭＴＪのトンネル磁気抵抗を増加させる。
【００２５】
図６は、図２のＳＴＴ−ＭＴＪクラスタセル２００メモリに類似するが、第１の磁気バリア層６０２が、第１の複数の自由磁気アイランド２１０のそれぞれの下に複数の個別のバリア層アイランド６０４を備え、電磁分離材料の領域６０６が、キャップ層２１４から第１の単一固定磁気層２０２に延びる、ＳＴＴ−ＭＴＪクラスタセルメモリ６００を示す。キャップ層２１４は、スイッチ６２４によってソース線／ビット線２２６に接続される。クラスタセル６００の性能は、ＳＴＴ−ＭＴＪクラスタセルメモリ２００の性能に匹敵するが、ＳＴＴ−ＭＴＪクラスタセルメモリ６００は、いくつかの製造条件の下で、ＳＴＴ−ＭＴＪクラスタセルメモリ２００より製造することが容易であり得る。
【００２６】
図７は、図６のＳＴＴ−ＭＴＪクラスタセルメモリ６００に類似し、複数の磁気バリアアイランド６０４を備える磁気バリア層６０２を含む、ＳＴＴ−ＭＴＪメモリまたはクラスタセル７００を示す。加えて、ＳＴＴ−ＭＴＪクラスタセル７００は、複数のキャップ層アイランド７０４に分割されたキャップ層７０２を含み、キャップ層アイランド７０４のそれぞれは、スイッチ７２４によってソース線／ビット線２２６に接続される。電磁分離材料の領域７０８は、隣接するキャップ層アイランド７０６、隣接する自由磁気アイランド２１０、および隣接する磁気バリアアイランド６０４を分離する。このＳＴＴ−ＭＴＪクラスタセルメモリ７００の性能は、ＳＴＴ−ＭＴＪクラスタセルメモリ２００および６００の性能に類似し得るが、いくつかの条件の下で、製造するのがより容易であり得る。
【００２７】
図３は、前述の実施形態と共通する要素が同じ参照番号を使用して識別される、別の実施形態によるＳＴＴ−ＭＴＪクラスタセルメモリ３００を示す。ＳＴＴ−ＭＴＪクラスタセルメモリ３００は、単一の材料の層を備え、同様に単一の材料の層を備える第２の磁気バリア層３０４によって第１の自由磁気層２０８から離隔される、第２の固定磁気層３０２を含む。第２の反強磁性層３０６は、第２の固定磁気層３０２とキャップ層２１４との間に存在し、第２の固定磁気層３０２の磁気方位を、図３において左を指す矢印３１０で示すように、第１の単一固定磁気層２０２と反対の方向に維持するのを助ける。キャップ層２１４は、スイッチ３２４によってソース線／ビット線２２６に接続される。複数の自由磁気アイランド２１０の磁気状態は、上記で説明したように確率的にプログラムされ、第２の固定磁気層３０２および第２の磁気バリア層３０４の存在が、第１の複数の自由磁気アイランド２１０に対する対称的読出し／書込み特性を与えるのを助ける。この配列はまた、追加の接合によってトンネル磁気抵抗を改善し、同様に状態密度を改善する。
【００２８】
図４は、前述の実施形態と共通する要素が同じ参照番号を使用して識別される、別の実施形態によるＳＴＴ−ＭＴＪクラスタセルメモリ４００を示す。図３に関連して上記で説明した層に加えて、ＳＴＴ−ＭＴＪクラスタセルメモリ４００は、第２の磁気バリア層３０４と第２の固定磁気層３０２との間の第３の固定磁気層４０２と、第２の固定磁気層３０２と第３の固定磁気層４０２との間の第２の自由磁気層４０４とを含む。第２の自由磁気層４０４は、電磁分離材料の第２の領域４０８によって分離される第２の複数の自由磁気アイランド４０６を含む。第３の磁気バリア層４１０が、第２の固定磁気層３０２と第２の自由磁気層４０４との間に延び、第４の磁気バリア層４１２が、第２の自由磁気層４０４と第３の固定磁気層４０２との間に延びる。固定磁気層の方向は交番するべきであり、したがって、この実施形態では、第１の単一固定磁気層２０２の磁化方向は図４において矢印２０５で示すように右に向くことを継続し、第３の固定磁気層４０２の磁化方向は矢印４１４で示すように反対方向に向き、第２の固定磁気層３０２の磁化方向は矢印４１６の方向において右に向く。キャップ層２１４は、スイッチ４２４によってソース線／ビット線２２６に接続される。この配列は、反転可能な磁気状態を有するサイトの第２の層をもたらし、ＳＴＴ−ＭＴＪクラスタセルメモリ４００の状態密度をさらに改善する。
【００２９】
図５は、前述の実施形態と共通する要素が同じ参照番号を使用して識別される、別の実施形態による別のＳＴＴ−ＭＴＪクラスタセルメモリ５００を示す。クラスタセル５００は、第２の自由磁気層４０４と第３の磁気バリア層４１０との間の第４の固定磁気層５０２と、電磁分離材料の第３の複数の領域５０８によって分離される第３の複数の自由磁気アイランド５０６を備える第３の自由磁気層５０４とを含む。第５の磁気バリア層５１０が、第４の固定磁気層５０２を第３の自由磁気層５０４から分離し、第６の磁気バリア層５１２が、第４の固定磁気層５０２を第２の自由磁気層４０４から分離する。第１〜第４の磁化層２０２、３０２、４０２、および５０２の磁化方向は交番し、第１の磁化層２０２の磁化方向は図５において右に向く矢印２０５で示され、第３の磁化層３０２の磁化方向は矢印５１４で示すように図５において左に向き、第４の固定磁化層５０２の磁化方向は矢印５１６で示すように右に向き、第２の固定磁化層２０２の磁化方向は矢印５１８で示すように左に向く。キャップ層２１４は、スイッチ５２４によってソース線／ビット線２２６に接続される。この実施形態の配列は、状態密度をさらに改善する。
【００３０】
上記の実施形態のＳＴＴ−ＭＴＪクラスタセルは、様々な分野およびデバイスにおいて有用であり、たとえば、１つまたは複数の半導体ダイに組み込まれ得る。ＳＴＴ−ＭＴＪクラスタセルはまた、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータを制限なく含む、様々なデバイスにおいて使用され得る。
【００３１】
実施形態による方法は、第１の単一固定磁気層を設けるブロック８００と、第１の単一固定磁気層上に第１の磁気バリア層を形成するブロック８０２と、第１の磁気バリア層上に複数の自由磁気アイランドを備える第１の自由磁気層を形成するブロック８０４と、第１の自由磁気層上に重なるキャップ層を設けるブロック８０６とを含む。
【００３２】
情報および信号は、多種多様な技術および技法のいずれかを使用して表され得ることを当業者は諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。
【００３３】
さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装できることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本発明の範囲からの逸脱を生じるものと解釈すべきではない。
【００３４】
本明細書で開示された実施形態と関連して説明された方法、シーケンス、および／またはアルゴリズムは、ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはその２つの組合せで直接具現化され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。
【００３５】
上記の開示は本発明の例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正を行えることに留意されたい。本明細書で説明された本発明の実施形態による方法クレームの機能、ステップおよび／またはアクションは、特定の順序で実行される必要はない。さらに、本発明の要素は、単数形で説明または特許請求されていることがあるが、単数形に限定することが明示的に述べられていない限り、複数形が企図される。
【符号の説明】
【００３６】
１００  回路
１０２  Ｎ素子ＳＴＴ−ＭＴＪクラスタセル
１０２−１、１０２−２、．．．、１０２−Ｎ  ＳＴＴ−ＭＴＪ素子
１０２Ａ  一方の端
１０２Ｂ  他方の端
１０４  読取り／書込み電流（ＢＬ）線
１０６  イネーブルスイッチ
１０８  読取り／書込み電流（ＳＬ）線１０８
１１０  確率的なプログラミング電流（ＰＧＣ）源
１１２  確率的なプログラミング（ＰＰＧ）のコントローラユニット
１１４  Ｎ＋１レベル電圧検出器
１１４Ａ  センス入力
１１４Ｂ  センス入力
１１６  読取りイネーブルスイッチ
１１８  ＭビットデータからＮ＋１レベルへの変換器
１５０  Ｎ素子ＳＴＴ−ＭＴＪクラスタセル
１５２−１、１５２−２、．．．、１５２−Ｎ  ＳＴＴ−ＭＴＪ素子
１５４  イネーブルスイッチ
２００  ＳＴＴ−ＭＴＪクラスタセルメモリ
２０２  第１の単一固定磁気層
２０４  第１の反強磁性層２０４
２０５  矢印
２０６  第１の磁気バリア層
２０８  第１の自由磁気層
２１０  第１の複数の個別の自由磁気アイランド
２１１  単一の磁気トンネル接合
２１２  電磁分離材料の第１の領域
２１４  キャップ層
２１６  接続層
２１８  第１の線
２２０  ビット線／ソース線
２２２  第２の線
２２４  スイッチ
２２６  ソース線／ビット線
３００  ＳＴＴ−ＭＴＪクラスタセルメモリ
３０２  第２の固定磁気層
３０４  第２の磁気バリア層
３０６  第２の反強磁性層
３１０  矢印
３２４  スイッチ
４００  ＳＴＴ−ＭＴＪクラスタセルメモリ
４０２  第３の固定磁気層
４０４  第２の自由磁気層
４０６  第２の複数の自由磁気アイランド
４０８  電磁分離材料の第２の領域
４１０  第３の磁気バリア層
４１２  第４の磁気バリア層
４１４  矢印
４１６  矢印
４２４  スイッチ
５００  ＳＴＴ−ＭＴＪクラスタセルメモリ
５０２  第４の固定磁気層
５０４  第３の自由磁気層
５０６  第３の複数の自由磁気アイランド
５０８  電磁分離材料の第３の複数の領域
５１０  第５の磁気バリア層
５１２  第６の磁気バリア層
５１４  矢印
５１６  矢印
５１８  矢印
５２４  スイッチ
６００  ＳＴＴ−ＭＴＪクラスタセルメモリ
６０２  第１の磁気バリア層
６０４  複数の個別のバリア層アイランド
６０６  電磁分離材料の領域
６２４  スイッチ
７００  ＳＴＴ−ＭＴＪメモリまたはクラスタセル
７０２  分割されたキャップ層
７０４  複数のキャップ層アイランド
７０８  電磁分離材料の領域
７２４  スイッチ
【図１】
2015505643.tif 000003
【図２】
2015505643.tif 000004
【図３】
2015505643.tif 000005
【図４】
2015505643.tif 000006
【図５】
2015505643.tif 000007
【図６】
2015505643.tif 000008
【図７】
2015505643.tif 000009
【図８】
2015505643.tif 000010
【手続補正書】
【提出日】平成26年2月19日(2014.2.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の単一固定磁気層と、
第１の複数の個別の磁気バリアアイランドを備える、前記第１の単一固定磁気層上の、第１の磁気バリア層と、
前記第１の複数の個別の磁気バリアアイランド上に配設された第１の複数の自由磁気アイランドを備える第１の自由磁気層と、
前記第１の自由磁気層上に重なるキャップ層とを備える、スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリ。
【請求項２】
前記キャップ層が、前記第１の複数の自由磁気アイランドに直接接続される、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３】
前記キャップ層が、前記第１の自由磁気層の前記第１の複数の自由磁気アイランドに関連する複数の個別のキャップ層アイランドを備える、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項４】
前記第１の複数の個別の磁気バリアアイランドが、電磁分離材料によって分離され、前記第１の複数の自由磁気アイランドのそれぞれが、前記第１の単一固定磁気層上に占有面積を有し、前記第１の複数の個別の磁気バリアアイランドのそれぞれが前記占有面積を実質的に有し、前記第１の複数の自由磁気アイランドのうちの１つと前記第１の単一固定磁気層との間に設置される、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項５】
前記第１の単一固定磁気層の、前記第１の磁気バリア層と反対側の面上で前記第１の単一固定磁気層に隣接する、第１の反強磁性層を含む、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項６】
前記第１の反強磁性層に隣接し、第１の線に電気的に接続された接続層を含み、前記ＳＴＴ−ＭＴＪメモリは前記キャップ層に電気的に接続された第２の線を含む、請求項５に記載のＳＴＴ−ＭＴＪメモリ。
【請求項７】
前記キャップ層と前記第１の自由磁気層との間の第２の単一固定磁気層と、前記第２の単一固定磁気層と前記第１の自由磁気層との間の第２の磁気バリア層とを含む、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項８】
前記第２の磁気バリア層が、前記第１の複数の自由磁気アイランドの、前記第１の磁気バリア層と反対側の面上で前記第１の複数の自由磁気アイランドに接続される、請求項７に記載のＳＴＴ−ＭＴＪメモリ。
【請求項９】
前記第２の単一固定磁気層と前記キャップ層との間に第２の反強磁性層を含む、請求項７に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１０】
前記第２の単一固定磁気層と前記第１の単一固定磁気層との間の少なくとも１つの追加の単一固定磁気層と、少なくとも１つの追加の複数の自由磁気アイランドを備える少なくとも１つの追加の自由磁気層とを含む、請求項７に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１１】
前記第２の磁気バリア層と前記第１の自由磁気層との間に第２の複数の自由磁気アイランドを備える第２の自由磁気層を含む、請求項７に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１２】
前記第１の自由磁気層と前記第２の自由磁気層との間の第３の単一固定磁気層と、前記第３の単一固定磁気層と前記第２の自由磁気層との間の第３の磁気バリア層と、前記第３の単一固定磁気層と前記第１の自由磁気層との間の第４の磁気バリア層とを含む、請求項１１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１３】
少なくとも１つの半導体ダイに組み込まれる、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１４】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項１に記載のＳＴＴ−ＭＴＪメモリ。
【請求項１５】
スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリを形成する方法であって、
第１の単一固定磁気層を設けるステップと、
前記第１の単一固定磁気層上に第１の磁気バリア層を形成するステップと、
前記第１の磁気バリア層内に複数の磁気バリアアイランドを形成するステップと、
前記複数の磁気バリアアイランド上に複数の自由磁気アイランドを備える第１の自由磁気層を形成するステップと、
前記第１の自由磁気層上に重なるキャップ層を設けるステップとを含む、方法。
【請求項１６】
前記キャップ層を前記複数の自由磁気アイランドに直接接続するステップを含む、請求項１５に記載の方法。
【請求項１７】
キャップ層を設けるステップが、前記複数の自由磁気アイランドのそれぞれの上にキャップ層アイランドを設けるステップを含む、請求項１５に記載の方法。
【請求項１８】
前記複数の磁気バリアアイランドの間の前記第１の磁気バリア層内に電磁分離材料を設けるステップを含む、請求項１５に記載の方法。
【請求項１９】
前記第１の単一固定磁気層の、前記第１の磁気バリア層と反対側の面上で前記第１の単一固定磁気層に隣接する、第１の反強磁性層を設けるステップを含む、請求項１５に記載の方法。
【請求項２０】
前記第１の反強磁性層に隣接する接続層を設けるステップと、第１の線を前記接続層に電気的に接続するステップと、第２の線を前記キャップ層に電気的に接続するステップとを含む、請求項１９に記載の方法。
【請求項２１】
前記キャップ層と前記第１の自由磁気層との間の第２の単一固定磁気層を設けるステップと、前記第２の単一固定磁気層と前記第１の自由磁気層との間の第２の磁気バリア層を設けるステップとを含む、請求項１５に記載の方法。
【請求項２２】
前記第１の複数の自由磁気アイランドの、前記第１の磁気バリア層と反対側の面上で、前記第１の複数の自由磁気アイランドに前記第２の磁気バリア層を直接接続するステップを含む、請求項２１に記載の方法。
【請求項２３】
前記第２の単一固定磁気層と前記キャップ層との間に第２の反強磁性層を設けるステップを含む、請求項２１に記載の方法。
【請求項２４】
前記第２の単一固定磁気層と前記第１の単一固定磁気層との間の少なくとも１つの追加の単一固定磁気層を設けるステップと、少なくとも１つの追加の複数の自由磁気アイランドを備える少なくとも１つの追加の自由磁気層を設けるステップとを含む、請求項２３に記載の方法。
【請求項２５】
前記第２の磁気バリア層と前記第１の自由磁気層との間に第２の複数の自由磁気アイランドを備える第２の自由磁気層を設けるステップを含む、請求項２１に記載の方法。
【請求項２６】
前記第１の自由磁気層と前記第２の自由磁気層との間の第３の単一固定磁気層を設けるステップと、前記第３の単一固定磁気層と前記第２の自由磁気層との間の第３の磁気バリア層を設けるステップと、前記第３の単一固定磁気層と前記第１の自由磁気層との間の第４の磁気バリア層を設けるステップとを含む、請求項２５に記載の方法。
【請求項２７】
前記ＳＴＴ−ＭＴＪメモリを少なくとも１つの半導体ダイに組み込むステップを含む、請求項１５に記載の方法。
【請求項２８】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに前記ＳＴＴ−ＭＴＪメモリを組み込むステップを含む、請求項１５に記載の方法。
【請求項２９】
第１の単一固定磁気層と、
第１の複数の個別の磁気バリアアイランドを備える、前記第１の単一固定磁気層上の、第１の磁気バリア層の手段と、
前記第１の複数の個別の磁気バリアアイランド上に配設された第１の複数の自由磁気アイランドを備える第１の自由磁気層の手段と、
前記第１の自由磁気層の手段上に重なるキャップ層の手段とを備える、スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリ。
【請求項３０】
前記キャップ層の手段が、前記第１の複数の自由磁気アイランドに直接接続される、請求項２９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３１】
前記キャップ層の手段が、前記第１の自由磁気層の手段の前記第１の複数の自由磁気アイランドに関連する複数の個別のキャップ層アイランドを備える、請求項２９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３２】
前記第１の複数の個別の磁気バリアアイランドが、電磁分離材料によって分離され、前記第１の複数の自由磁気アイランドのそれぞれが、前記第１の単一固定磁気層上に占有面積を有し、前記第１の複数の個別の磁気バリアアイランドのそれぞれが前記占有面積を実質的に有し、前記第１の複数の自由磁気アイランドのうちの１つと前記第１の単一固定磁気層との間に設置される、請求項２９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３３】
前記第１の単一固定磁気層の、前記第１の磁気バリア層の手段と反対側の面上で前記第１の単一固定磁気層に隣接する、第１の反強磁性層を含む、請求項２９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３４】
前記キャップ層の手段と前記第１の自由磁気層の手段との間の第２の単一固定磁気層の手段と、前記第２の単一固定磁気層と前記第１の自由磁気層の手段との間の第２の磁気バリア層の手段とを含む、請求項２９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３５】
前記第２の単一固定磁気層の手段と前記第１の単一固定磁気層との間の少なくとも１つの追加の単一固定磁気層と、少なくとも１つの追加の複数の自由磁気アイランドを備える少なくとも１つの追加の自由磁気層の手段とを含む、請求項３４に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３６】
前記第２の磁気バリア層の手段が、前記第１の複数の自由磁気アイランドの、前記第１の磁気バリア層の手段と反対側の面上で前記第１の複数の自由磁気アイランドに接続される、請求項３４に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３７】
前記第２の磁気バリア層の手段と前記第１の自由磁気層の手段との間に第２の複数の自由磁気アイランドを備える第２の自由磁気層の手段を含む、請求項３６に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３８】
前記第１の自由磁気層の手段と前記第２の自由磁気層の手段との間の第３の単一固定磁気層と、前記第３の単一固定磁気層と前記第２の自由磁気層の手段との間の第３の磁気バリア層の手段と、前記第３の単一固定磁気層と前記第１の自由磁気層の手段との間の第４の磁気バリア層の手段とを含む、請求項３７に記載のＳＴＴ−ＭＴＪメモリ。
【請求項３９】
少なくとも１つの半導体ダイに組み込まれる、請求項２９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項４０】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項２９に記載のＳＴＴ−ＭＴＪメモリ。
【請求項４１】
スピントルクトランスファ（ＳＴＴ）磁気トンネル接合（ＭＴＪ）メモリを形成する方法であって、
第１の単一固定磁気層を設けるためのステップと、
前記第１の単一固定磁気層上に第１の磁気バリア層を形成するためのステップと、
前記第１の磁気バリア層内に複数の磁気バリアアイランドを形成するためのステップと、
前記第１の磁気バリア層内の前記複数の磁気バリアアイランド上に複数の自由磁気アイランドを備える第１の自由磁気層を形成するためのステップと、
前記第１の自由磁気層上に重なるキャップ層を設けるためのステップとを含む、方法。
【請求項４２】
前記キャップ層を前記第１の複数の自由磁気アイランドに直接接続するためのステップを含む、請求項４１に記載の方法。
【請求項４３】
キャップ層を設けるための前記ステップが、前記第１の複数の自由磁気アイランドのそれぞれの上にキャップ層アイランドを設けるためのステップを含む、請求項４１に記載の方法。
【請求項４４】
前記複数の磁気バリアアイランドの間の前記第１の磁気バリア層内に電磁分離材料を設けるステップを含む、請求項４１に記載の方法。
【請求項４５】
前記第１の単一固定磁気層の、前記第１の磁気バリア層と反対側の面上で前記第１の単一固定磁気層に隣接する、第１の反強磁性層を設けるためのステップを含む、請求項４１に記載の方法。
【請求項４６】
第１の反強磁性層に隣接する接続層を設けるためのステップと、第１の線を前記接続層に電気的に接続するステップと、第２の線を前記キャップ層に電気的に接続するステップとを含む、請求項４１に記載の方法。
【請求項４７】
前記キャップ層と前記第１の自由磁気層との間の第２の単一固定磁気層を設けるためのステップと、前記第２の単一固定磁気層と前記第１の自由磁気層との間の第２の磁気バリア層を設けるためのステップとを含む、請求項４１に記載の方法。
【請求項４８】
前記第２の単一固定磁気層と前記第１の単一固定磁気層との間の少なくとも１つの追加の単一固定磁気層を設けるためのステップと、少なくとも１つの追加の複数の自由磁気アイランドを備える少なくとも１つの追加の自由磁気層を設けるためのステップとを含む、請求項４７に記載の方法。
【請求項４９】
前記第１の複数の自由磁気アイランドの、前記第１の磁気バリア層と反対側の面上で、前記第１の複数の自由磁気アイランドに前記第２の磁気バリア層を直接接続するためのステップを含む、請求項４７に記載の方法。
【請求項５０】
前記第２の単一固定磁気層と前記キャップ層との間に第２の反強磁性層を設けるためのステップを含む、請求項４７に記載の方法。
【請求項５１】
前記第２の磁気バリア層と前記第１の自由磁気層との間に第２の複数の自由磁気アイランドを備える第２の自由磁気層を設けるためのステップを含む、請求項４７に記載の方法。
【請求項５２】
前記第１の自由磁気層と前記第２の自由磁気層との間の第３の単一固定磁気層を設けるためのステップと、前記第３の単一固定磁気層と前記第２の自由磁気層との間の第３の磁気バリア層を設けるためのステップと、前記第３の単一固定磁気層と前記第１の自由磁気層との間の第４の磁気バリア層を設けるためのステップとを含む、請求項５１に記載の方法。
【請求項５３】
前記ＳＴＴ−ＭＴＪメモリを少なくとも１つの半導体ダイに組み込むためのステップを含む、請求項４１に記載の方法。
【請求項５４】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに前記ＳＴＴ−ＭＴＪメモリを組み込むためのステップを含む、請求項４１に記載の方法。
【国際調査報告】
2015505643.tif 000011
2015505643.tif 000012