(57)【要約】  インタポーザが薄片から作製される。ドナー体が供給され、イオンがドナー体の第１の表面に注入されて劈開面を規定し、仮キャリアがドナー体に分離可能に接触させられ、薄片がドナー体から劈開される。薄片は前面および裏面を有し、前面から裏面までの厚さを有する。ビアホールが薄片に形成される。ビアホールは薄片の厚さにわたって貫通して延在する。仮キャリアが薄片から除去され、薄片が三次元集積回路パッケージのためのインタポーザへと組立てられ得る。
2015508234.tif 000002
【特許請求の範囲】
【請求項１】
インタポーザを作製する方法であって、
第１の表面を有するドナー体を供給するステップと、
前記ドナー体の前記第１の表面にイオンを注入して劈開面を規定するステップと、
第１の仮キャリアを前記ドナー体の前記第１の表面に分離可能に接触させるステップと、
前記劈開面において前記ドナー体から薄片を劈開するステップとを備え、前記劈開面は前記薄片の裏面を形成し、前記ドナー体の前記第１の表面は前記薄片の前面であり、前記薄片は前記前面から前記裏面までの厚さを有し、さらに、
前記薄片にビアホールを形成するステップを備え、前記ビアホールは前記薄片の厚さにわたって貫通して延在し、さらに、
前記薄片から前記第１の仮キャリアを除去するステップを備える、方法。
【請求項２】
前記ドナー体が半導体材料である、請求項１に記載の方法。
【請求項３】
前記ドナー体は準備された如何なる回路素子も含まない、請求項１に記載の方法。
【請求項４】
前記ドナー体は如何なるパターンも含まない、請求項１に記載の方法。
【請求項５】
前記第１の仮キャリアを分離可能に接触させるステップは真空力を含む、請求項１に記載の方法。
【請求項６】
前記薄片にビアホールを形成するステップは、前記第１の仮キャリアを除去するステップの前に行われる、請求項１に記載の方法。
【請求項７】
剥離可能な接着剤を用いて、前記薄片の前記前面または前記裏面を第２の仮キャリアに接着するステップをさらに備え、
前記第１の仮キャリアを除去するステップは、前記薄片を前記第２の仮キャリアに接着するステップの後に行われ、
前記薄片にビアホールを形成するステップは、前記第１の仮キャリアを除去するステップの後に行われる、請求項１に記載の方法。
【請求項８】
ビアホールを形成する前記ステップは、前記薄片の前記厚さにわたって貫通する前記ビアホールをエッチングするステップまたはレーザ穿孔するステップのうち少なくとも１つを含む、請求項１に記載の方法。
【請求項９】
前記薄片の厚さは１５ミクロン〜４０ミクロンである、請求項１に記載の方法。
【請求項１０】
ビアホールを形成する前記ステップの後に前記薄片を三次元集積回路に組立てるステップをさらに備え、前記劈開された薄片の前記厚さは、前記劈開するステップから前記組立てるステップまで実質的に変化しない、請求項１に記載の方法。
【請求項１１】
薄片の厚さは、その劈開された厚さの２０％以内の偏差にとどまる、請求項１０に記載の方法。
【請求項１２】
ビアホールに導電性材料を充填するステップと、
前記ビアホールに充填するステップの後に、前記薄片の前記前面上または前記裏面上に金属相互接続層を形成するステップとをさらに備える、請求項１に記載の方法。
【請求項１３】
インタポーザを作製する方法であって、
前面および裏面を有する薄片を供給するステップを備え、前記薄片は前記前面と前記裏面との間の厚さを有し、前記厚さは１５ミクロン〜４０ミクロンであり、さらに、
前記薄片の前記前面または前記裏面に仮キャリアを接触させるステップと、
前記薄片にビアホールを形成するステップとを備え、前記ビアホールは、最初に形成された状態では、前記薄片の前記厚さにわたって貫通して延在し、さらに、
前記薄片から前記仮キャリアを除去するステップを備える、方法。
【請求項１４】
前記薄片はイオン注入プロセス以降に劈開される、請求項１３に記載の方法。
【請求項１５】
前記ドナー体は準備された如何なる回路素子も含まない、請求項１３に記載の方法。
【請求項１６】
前記ドナー体は如何なるパターンも含まない、請求項１３に記載の方法。
【請求項１７】
前記仮キャリアの接触は剥離可能な接着剤を含む、請求項１３に記載の方法。
【請求項１８】
前記仮キャリアの接触は真空力を含む、請求項１３に記載の方法。
【請求項１９】
ビアホールを形成する前記ステップの後に前記薄片を三次元集積回路に組立てるステップをさらに備え、前記劈開された薄片の前記厚さは、薄片を供給する前記ステップと前記薄片を三次元集積回路に組立てるステップとの間では実質的に変化しない、請求項１３に記載の方法。
【請求項２０】
前記薄片の前記厚さは、その供給された厚さの２０％以内の偏差にとどまる、請求項１９に記載の方法。
【請求項２１】
前記薄片から前記仮キャリアを除去するステップは、ビアホールを形成する前記ステップの後に行われる、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本願は、２０１２年２月８日に提出され「電子デバイスの三次元実装のための方法（Method for Three-Dimensional Packaging of Electronic Devices）」と題された米国仮特許出願第６１／５９６，６９６号の優先権を主張する、２０１２年６月７日に提出され「電子デバイスの三次元実装のための方法（Method for Three-Dimensional Packaging of Electronic Devices）」と題された米国特許出願第１３／４９０，４６０号の優先権を主張する。これら出願はともに、あらゆる目的のために引用によりここに援用されている。
【背景技術】
【０００２】
発明の背景
絶えず進化し続けている集積回路（ＩＣ：integrated circuit）技術においては、幾何学的スケーリングにより構成要素のサイズが小さくなり、生産がますます困難になってきている。半導体産業を次の段階に発展させるために、１９８０年代以降、三次元（３Ｄ：three-dimensional）実装が進化し続けてきた。３Ｄ実装では、チップを互いの上に縦に積重ねることで、より稠密な回路、異種機能の集積化、および従来のワイヤボンドに比べて層間の間隔がより短くなっていることに起因するより高速な相互接続などの多くの利点が提供される。３Ｄの集積回路における層間の接続は、典型的には、シリコンウェハまたはダイを通る導電性経路であるシリコン貫通ビア（ＴＳＶ’ｓ：through-silicon vias）を用いることによって達成される。コスト効率の良い方法で、３Ｄ実装技術の要求を満たすのに必要な寸法および精度を有するシリコン貫通ビアを製造する能力が、この産業の発展には極めて重要となる。
【発明の概要】
【課題を解決するための手段】
【０００３】
発明の概要
インタポーザは薄片から作製される。当該方法のいくつかの実施形態においては、ドナー体が供給され、イオンがドナー体の第１の表面に注入されて劈開面を規定し、仮キャリアをドナー体に分離可能に接触させ、薄片をドナー体から劈開される。薄片は、前面および裏面を有し、前面から裏面までの厚さを有する。ビアホールが薄片に形成され、ここでビアホールは薄片の厚さにわたり貫通して延在している。仮キャリアが薄片から除去される。
【０００４】
図面の簡単な説明
この明細書中に記載される発明の局面および実施形態の各々は、単独でまたは互いに組合わせて用いることができる。これらの局面および実施形態をここで添付の図面に関連付けて説明する。
【図面の簡単な説明】
【０００５】
【図１】当該技術において公知のシリコンインタポーザを用いる３Ｄ集積回路パッケージを示す断面図である。
【図２Ａ】Ｓｉｖａｒａｍ他において記載されるようにイオン劈開（ion cleaving）によって形成される薄片を示す断面図である。
【図２Ｂ】Ｓｉｖａｒａｍ他において記載されるようにイオン劈開（ion cleaving）によって形成される薄片を示す断面図である。
【図２Ｃ】Ｓｉｖａｒａｍ他において記載されるようにイオン劈開（ion cleaving）によって形成される薄片を示す断面図である。
【図３】インタポーザを形成する例示的な方法を示すフローチャートである。
【図４】インタポーザを形成する別の実施形態を示すフローチャートである。
【図５】例示的なインタポーザおよび仮キャリアを示す断面図である。
【発明を実施するための形態】
【０００６】
実施形態の詳細な説明
従来の方法においては、シリコン貫通ビアは、まずダイまたはウェハの厚さの一部に相当する高さを有する孔を形成することによってシリコンダイまたはウェハにおいて形成される。ビアホールはレーザ穿孔またはエッチングによって形成されるものであって、これらビアの寸法は大部分が、孔に金属を充填することができるアスペクト比の範囲によって決定されている。孔が深ければ深いほど、金属充填のための直径を大きくする必要があり、このため、チップの回路密度はビアのサイズによって制限される可能性がある。加えて、ビアを製造するプロセスは、周囲のシリコン基板の材料特性に影響を及ぼす可能性があり、これにより、付近のトランジスタのしきい電圧値が変化する可能性がある。したがって、回路密度を制限することにもつながるこのしきい値変動の問題を回避するために、ビアを適切な間隔を空けて配置しなければならない。ビアホールが形成された後、孔は絶縁層で裏打ちされ、銅またはタングステンなどの導体で満たされてもよい。次いで、ダイまたはウェハを後側から研削して、完成したＴＳＶを露出させ、ダイまたはウェハを適切な厚さにまで薄くする。このウェハの薄片化は、研削、研磨、ならびに研削によってもたらされる応力を軽減させるためのウェットエッチングおよび／またはドライエッチングを含む多段階プロセスである。裏面研削により、結果として、ウェハの厚さが不均一になる。この不均一性を軽減するために、ダイ毎に処理が実行されるが、これは時間がかかり、コストが増大する可能性がある。さらに、ダイまたはウェハは、処理中にダイまたはウェハに接着されているハンドルまたは基板によって支持されていなければならず、これにより、組立中に基板を分離するためにさらに多くの製造ステップが必要になる。
【０００７】
三次元集積回路（３Ｄ  ＩＣ）はさまざまな方法で構築され得る。モノリシック３Ｄ  ＩＣにおいては、回路層が１つの半導体ウェハ基板上で、互いの上に直接重ねて構築される。各層は、層に組込まれた回路素子および相互接続部（水平と垂直の両方である）を含む。したがって、モノリシック３Ｄ  ＩＣにおいては、層が直接に相互接続されているので、シリコン貫通ビアは不要である。３Ｄ  ＩＣを作製するための他の方法においては、別個の電子部品を構築し、次に、これら電子部品を位置合わせして、互いに接着させて３Ｄパッケージを形成する。電子部品は、ウェハ・オン・ウェハ（wafer-on-wafer）、ダイ・オン・ウェハ（die-on-wafer）またはダイ・オン・ダイ（die-on-die）として処理されてもよい。シリコン貫通ビアを薄くすることおよびシリコン貫通ビアの形成は、接着前または接着後に実行されてもよい。
【０００８】
ダイとウェハとの積層（die-to-wafer stacking）の際、ダイは典型的にはかなり厚く、たとえば７０μｍ〜１００μｍなどであり、このため、穿孔またはエッチングで空けられた孔は、薄片化の後にビアを露出させるために少なくともこの深さでなければならない。しかしながら、金属を十分に孔に充填できるようにするために、ビアホールについて約５〜１０のアスペクト比（孔深さ：孔直径）を維持することが重要である。このため、ビアホールがこの方法によって作られた場合、ダイのためのビア直径は１０μｍを超えるものでなければならない。ウェハとウェハとの積層（wafer-to-wafer stacking）の場合、接着されたウェハ層は基板によって支持されており、このため、１０μｍなどにまでより薄くなる可能性がある。したがって、接着されたウェハ上のＴＳＶ孔がより浅くなる可能性があり、直径が１μｍにまで小さくなる可能性がある。しかしながら、積層されたウェハ上で研削する必要があるため、依然として、ウェハ全体が不所望に不均一になってしまう。加えて、裏面研削は、ダイまたはウェハを最も短いビアの程度にまで研削することを必要とする。結果として、ＴＳＶ形成中に孔深さに製造のばらつきが生じることが、後の研削ステップに影響を及ぼす可能性がある。
【０００９】
図１の電子パッケージ１００に示されるように、３Ｄ集積パッケージを構築するための別の方法はシリコンインタポーザを用いることによって行われる。この方法においては、シリコンインタポーザ１１０は、パッケージ基板１４０と個々のダイ１５０との間にビア１２０を設けることによって、相互接続層としての役割だけを果たす。金属相互接続層１３０はまた、ダイ１５０にインタポーザ１１０を接続するために用いられてもよい。このシリコンインタポーザ方法の利点は、インタポーザ１１０にトランジスタが設けられていないので、ビア１２０によってもたらされるしきい値変動の問題が生じない点である。加えて、より小さな多くの個々のダイ１５０をパッケージ基板１４０に接続することができ、これにより、一枚の大きなウェハを基板に接着する場合と比べて、より高い歩留まりおよびより高い設計柔軟性が可能となる。マイクロバンプ１６０は、金属相互接続層１３０をダイ１５０に接続し、はんだバンプ１７０は、インタポーザ１１０の反対側の面をパッケージ基板１３０に接続している。シリコンインタポーザ１１０におけるビア１２０は、上述の従来の方法を用いて、すなわち、シリコンウェハの一方の面からチャネルに穿孔するかまたはチャネルをエッチングし、次いで、裏側から研削してビアの閉口端を露出させることによって、設けられる。インタポーザにおけるビアはまた、一方側から途中までビアをエッチングし、次いで、ウェハの反対側からエッチングして貫通させることによって形成されてもよい。この両側からのエッチング技術においては、ビアの寸法は、依然として、エッチングパラメータおよび金属充填プロセスによって制限されたままである。
【００１０】
本発明において記載される方法においては、自立薄片を仮キャリアに接触させ、これを用いてシリコンインタポーザを作製する。この開示を行う目的では、「キャリア」という語は、「支持要素」および「サセプタ」と同じ意味で用いられるものとする。自立薄片は、たとえば、２００８年２月５日に提出され「薄片を含む光起電力セルを形成する方法（Method to Form a Photovoltaic Cell Comprising a Thin Lamina）」と題され、本発明の譲受人が所有し、引用によりこの明細書中に援用されるＳｉｖａｒａｍ他の米国特許出願第１２／０２６，５３０号の方法によって形成されてもよい。本開示の自立薄片は、研削を省くことができるほど十分に薄くなるよう、但し最新の超薄膜よりも厚くなるように調整された厚さを有する。ビアホールは薄片の厚さ全体にわたって貫通して形成されており、このため、ビアの閉口端を露出させるために、またはウェハを薄くするために、研削を行う必要がなくなる。結果として、本開示の自立薄片から形成されるシリコンインタポーザは、従来製造される場合よりも小さい直径のビアを形成することを可能にする。というのも、ビアホールが止まり孔ではなく貫通孔であるからである。ビアが小さければ小さいほど、導電性材料をより充満しやすくなり、ピッチをより密にすることができる。自立薄片で形成されたインタポーザはまた、超薄膜と比べて、より低い静電容量およびより容易な取扱いなどのさらなる機能的な利点をもたらす。さらに、薄い半導体薄片から形成されたインタポーザはコストを削減させるが、これは、薄くスライスされたウェハからシリコン層を形成する場合と比べて、切り代による、または不必要に厚いセルの作製によるシリコンの無駄がなくなるからである。加えて、このドナーウェハは、有利には、複数の薄片を形成するために再利用されて、コストをさらに削減することもでき、また、他の何らかの使用目的で、複数の薄片を剥離した後に再び販売されてもよい。
【００１１】
Ｓｉｖａｒａｍには、堆積されていない半導体材料から形成された薄い半導体層を含む光起電力セルの作製が記載される。図２Ａを参照すると、Ｓｉｖａｒａｍ他の実施形態においては、半導体ドナー体２０には、第１の表面１０を通じて１種類以上のガスイオン、たとえば水素イオンおよび/またはヘリウムイオンが注入される。注入されたイオンは、半導体ドナー体内において劈開面３０を規定する。図２Ｂに図示のとおり、ドナー体２０は第１の表面１０においてレシーバ６０に貼付けられる。図２Ｃを参照すると、アニールステップにより、劈開面３０において薄片４０をドナー体２０から劈開させて第２の表面６２を作り出す。Ｓｉｖａｒａｍ他の実施形態においては、劈開ステップの前および後の付加的な処理により、半導体薄片４０を含む光電池が形成される。半導体薄片４０は、約０．２ミクロン（μｍ）〜約１００μｍの厚さであり、たとえば約０．２μｍ〜約５０μｍの厚さであり、たとえば約１μｍ〜約２０μｍの厚さであり、いくつかの実施形態においては、約１μｍ〜約１０μｍの厚さ、または、約４μｍ〜約２０μｍの厚さ、または、約５μｍ〜約１５μｍの厚さであるが、但し、指定された範囲内であれば如何なる厚さも実現可能である。
【００１２】
図３は、本開示の方法の一実施形態を示しており、この場合、自立薄片を仮キャリアに分離可能に接触させ、これを用いてシリコンインタポーザを形成する。図３のフローチャート３００では、ステップ３１０において半導体材料などのドナー体が供給される。ステップ３２０においては、ドナー体の上面には水素またはヘリウムなどのイオンが注入されて、劈開面が規定される。注入条件は、最終的に形成される薄片における物理的欠陥（たとえば、断裂、クラック、裂け、波面欠陥、放射状のストリエーション、剥離またはこれらのいずれかの組合せ）が生じるのを抑制するよう調整されてもよい。これは、２０１１年１２月２０日に提出され「薄片を形成するための方法および装置（Method and Apparatus for Forming a Thin Lamina）」と題され、本発明の譲受人に所有され、あらゆる目的のために引用によりこの明細書中に援用されるＫｅｌｌ他の米国特許出願第１３／３３１，９０９号に開示されるとおりである。物理的欠陥は、完成したセルの性能の低下を引起す恐れのある如何なる欠陥をも含む。注入条件は、劈開された薄片において実質的に欠陥が存在しない面積を最大限にするよう調整され得るものであって、注入中にドナー体に加えられる温度および/または圧力を含む。いくつかの実施形態においては、注入温度は、２５℃〜３００℃、たとえば１００℃〜２００℃または１２０℃〜１８０℃に維持されてもよい。注入温度は、ドナー体の材料および配向に応じて調整されてもよい。調整され得る他の注入条件は、注入量および注入されるイオンの比率（たとえば、Ｈ：Ｈｅ比率）などの初期プロセスパラメータを含む。いくつかの実施形態においては、注入条件は、薄片において存在する物理的欠陥を実質的に含まない面積を最大限にするために、剥離温度、剥離サセプタ真空レベル、加熱率および／または剥離圧力などの剥離条件と組合わせて最適化されてもよい。
【００１３】
いくつかの実施形態においては、ステップ３１０および３２０におけるドナー体は、注入前に、酸化物層の研磨または形成などの一般的な表面処理だけを受けている。すなわち、ドナー体は、劈開して薄片にされるべき表面に組込まれる準備済み回路素子または他のパターン、たとえばトランジスタ、水平な相互接続部、ドープ領域またはアラインメントマークなど、をいずれも含まない可能性がある。パターンは、当業者には意図的な表面不均一性として理解されている。
【００１４】
図３のステップ３３０において、ドナー体は仮の支持要素に分離可能に接触させられる。仮の支持要素は、たとえばサセプタアセンブリなどのように接着されなくてもよく、これは、２０１１年１２月２０日に提出され「薄片を形成するための方法および装置（Method and Apparatus for Forming a Thin Lamina）」と題され、本発明の譲受人によって所有され、あらゆる目的のために引用によりこの明細書中に援用されているＫｅｌｌ他の米国特許出願第１３／３３１，９１５号に開示されるとおりである。ドナー体は、有利なことに、接着剤または永久的な接着なしで仮キャリアと分離可能に接触させられる。この場合、仮キャリアは、剥離中に薄片を安定させるための、Ｋｅｌｌに記載されるサセプタアセンブリなどの支持要素である。従来の方法においては、製造のさまざまな段階におけるドナー体または薄膜シリコン層が、接着剤を用いて、または化学結合によって、仮キャリアに貼付けられていたものがある。接着剤が用いられる場合、薄片の剥離を開始するために、ならびに／または剥離後に薄片の表面および仮キャリアをクリーニングするために、付加的なステップが必要となる。代替的には、支持要素は溶解させられるかまたは除去されて、さらなる支持ステップには使用できなくなる可能性がある。このため、接着された支持部は、支持要素を除去するための追加の製造ステップを必要とし、支持要素はしばしば一度しか使用できなくなる。対照的に、接着されない仮の支持要素を使用すると、有利なことに、製造ステップが減らされることによってコストが削減される。加えて、接着されない仮キャリアは、半導体薄片の両側での処理を行い易くする。というのも、キャリアが薄片から容易に剥がされ得るからである。接触は、真空力または静電力などによる、ドナー体と支持要素との間の直接接触であってもよく、単にサセプタからドナー体または薄片を持ち上げることを越えて、上記接触を分離するのに化学的ステップまたは物理的ステップを要する接着剤またはボンディングステップは用いられない。さらに、サセプタはさらなる追加の処理なしで支持要素として再使用されてもよい。
【００１５】
さらに図３を参照すると、ステップ３４０において、仮キャリアにドナー体を接触させた後、熱をドナー体に加えて、劈開面において薄片をドナー体から剥離および劈開してもよい。剥離条件は、接着された支持要素がない状態で剥離された薄片における物理的欠陥を最小限にするために、ドナー体から薄片を劈開するよう最適化されてもよい。これは、Ｓｉｖａｒａｍや、Ｋｅｌｌの米国特許出願第１３／３３１，９０９号に開示されているとおりである。最適化されるべき剥離パラメータは、たとえば、圧力、熱プロファイルおよびピーク温度を含んでもよい。剥離ステップおよびダメージアニールステップ中に薄片を支持要素に分離可能に接触させることにより、いくつかの有意な利点が提供される。剥離ステップおよびアニールステップは、比較的高温で行なわれる。これらの高温ステップ前に予め形成された支持要素が接着剤または化学物質などでドナー体に貼付けられる場合、この予め形成された支持要素は、如何なる介在層でも同様に行われるように、薄片と共に高温に晒される必要があるだろう。多くの材料は、高温に容易に耐えることができない。仮に支持要素および薄片の熱膨脹係数が適合しなければ、加熱および冷却によって、薄片を破損させるおそれのある歪みがもたらされるだろう。このため、接着されない支持要素は、欠陥のない薄片の形成を阻止する可能性のある接着プロトコルおよび剥離プロトコルとは無関係に、薄片製造のために最適化された表面を提供する。薄片がドナー体から分離される前または後にアニールが行われてもよい。
【００１６】
図３のステップ３５０においては、Ｋｅｌｌの米国特許出願第１３／３３１，９１５号に開示されるような如何なる手段によっても、剥離された薄片がドナー体から除去され得る。いくつかの実施形態においては、サセプタプレートによる薄片に対する変形力を利用して除去を行ってもよい。他の実施形態においては、薄片と仮の支持部との間の分離可能な接触は、多孔性のチャックプレートを通じてドナー体に与えられる真空力であってもよく、真空力は、劈開された薄片をドナー体から除去することを可能にする。劈開後、ドナー体の上面は薄片の前面（たとえば図２Ｃの表面１０）になり、劈開された面は薄片の裏面（たとえば図２Ｃの表面６２）になる。サセプタは、劈開プロセス中、最初に薄片の前面に接触させられるが、薄片は、要望に応じて、１つ以上のステップを用いて、薄片の前面または裏面上の他の仮キャリアに転写されてもよい。薄片は前面から裏面にわたる厚さを有する。薄片の厚さはイオン注入深さによって決定され、約０．１μｍ〜約１５０μｍの厚さであってもよく、たとえば約０．２μｍ〜約５０μｍ、またはいくつかの実施形態においては、約１５μｍ〜約４０μｍの厚さ、たとえば約２０μｍの厚さなどであってもよいが、指定された範囲内であれば如何なる厚さも可能である。薄片の厚さは、完成したインタポーザに必要な厚さとなるように調整される。この厚さは、後続する製造ステップ中には実質的に変化しない可能性があり、これにより、有利には、ウェハの研削または薄型化の必要がなくなる。たとえば、完成したインタポーザの厚さは、最初に劈開された薄片の厚さの２０％以内の偏差、たとえば１５％または１０％以内の偏差にとどまる可能性がある。
【００１７】
図３における任意のステップ３５５は、剥離可能な接着剤を用いて薄片を第２のキャリアに接触させるステップを含む。たとえば、ステップ３３０の第１キャリアは、薄片を第２のキャリアに転写するために用いられてもよく、ここで、第２のキャリアは薄片に接着される。キャリアは、ステップ３３０における仮キャリアからの１回以上の転写により、薄片の前面または裏面のいずれかに接触させてもよい。剥離可能な接着剤は、薄片をキャリアに接着するかまたはこれを剥離するための機械的接着または化学的接着を含み得る。剥離可能な接着剤は、薄片の剥離を開始するために、ならびに／または剥離後に仮キャリアおよび薄片の表面をクリーニングするために、いくつかのステップを必要とする可能性がある。他の実施形態においては、剥離可能な接着剤は、２０１２年４月２５日に提出され「永続的に支持される薄片を形成する方法（Method of Forming a Permanently Supported Lamina）」と題されたＢｒａｉｎａｒｄ他の米国特許出願第１３／４５６，１３４号に開示されるような分解可能な接着剤であってもよく、この場合、接着剤は、たとえば熱を加えるかまたは紫外線を当てることによって分解される。
【００１８】
ステップ３６０において、薄片の厚さにわたって貫通するビアホールが形成される。ビアホールはたとえば、レーザ穿孔またはエッチングによって形成されてもよい。薄片の厚さがその最終的な所望の厚さで設けられていたので、本願の方法では、薄片の厚さ全体にわたって貫通する孔を有利に形成することができる。すなわち、ビアホールは、従来の方法におけるような止まり孔ではなく貫通孔である。結果として、ビアホールのアスペクト比は、次の研削ステップまたは金属充填プロセスの制限に対処するものである必要はない。ステップ３６０において薄片を貫通して設けられたビアホールは、たとえば、０．１μｍ〜２９μｍ、または３μｍ〜７μｍ、たとえば約５μｍの直径を有してもよく、これらは従来の方法で可能となるものよりも小さい。薄片のための仮のサセプタは、ビアホールを形成するために用いられる技術に適するように選択されてもよい。レーザ穿孔の場合、たとえば、サセプタは、薄片よりも広いバンドギャップを有する材料で作成されてもよい。非限定的な一例においては、サセプタは炭化ケイ素（ＳｉＣ）から作製されてもよく、レーザは、レーザエネルギーをシリコン薄片に吸収させることを可能にするような波長であって、残りのエネルギーがいずれもＳｉＣを通過することを可能にするような波長（たとえば５００ｎｍ〜６００ｎｍ）に調整されてもよい。非接着の真空接触をもたらすために、ＳｉＣのサセプタには真空チャネルが形成されていてもよい。別の例においては、仮キャリアは、レーザに対して透過的なガラスであってもよい。ガラスは、たとえば剥離可能な接着剤を用いて、薄片に分離可能に接触させられてもよい。ウェットエッチングを用いてビアホールを形成する場合、仮キャリアが、たとえば除去可能な接着剤で接着されてもよい。他の実施形態においては、酸化物層がイオンの注入前にドナー体上に設けられてもよく、これにより、酸化物がエッチストップとして作用して、キャリア接着剤がビアホールの底において化学エッチングに晒されるのを防ぐようにする。
【００１９】
図３のステップ３７０において、仮キャリアが除去される。この仮キャリアはステップ３３０のキャリアであってもよく、または、ステップ３５５のオプションの第２のキャリアであってもよい。いくつかの実施形態においては、付加的な処理ステップが、任意に、ステップ３７０において仮キャリアを除去する前に行われてもよい。付加的な処理ステップは、たとえば、（たとえば化学気相成長によって）誘電体層を堆積させるステップ、（たとえば銅をスパッタリングすることによって）シード層を堆積させるステップ、孔を充填するために銅またはタングステンで電気めっきするステップ、電気めっきされた金属およびシード層を薄片まで研磨するステップ、必要に応じて相互接続を形成するステップ、ならびに相互接続のためのマイクロバンプをチップに追加するステップを含み得る。これらの表面仕上げステップでは、典型的には、設けられる薄片の全体的な厚さは、その初期の厚さの２０％を超えて変化することはないだろう。仮キャリアの除去前に行われる可能性のある他のステップは、たとえば、シリコンインタポーザ上に酸化物層を形成するステップ、または、インタポーザの表面上に金属相互接続層（たとえば図１の層１３０）を構築するステップを含む。
【００２０】
図４は別の実施形態を示すフローチャート４００を例示する。この場合、ステップ４１０において、完成したシリコンインタポーザに適した厚さ（たとえば１５μｍ〜４０μｍなど）を有する半導体薄片が供給される。薄片は、劈開プロセスを用いたイオン注入などの所望のいずれかの方法によって、または、多孔質シリコンの形成、アニーリング、エピタキシャル成長、一時接着および多孔質シリコンの溶解によって作成されたものであってもよい。図３のステップ３３０または３５５に関連付けて上述したように、ステップ４２０において、薄片は仮キャリアに接触させられる。図４のステップ４３０においては、図３のステップ３６０におけるように、薄片の厚さにわたって貫通するビアホールが形成される。ビアホールがすべて形成されると、ステップ４４０において仮キャリアが除去される。他の実施形態においては、上述の図３に関連付けて説明したように、完成したＴＳＶを形成するための付加的な作製ステップが仮キャリアを除去する前に行われてもよい。
【００２１】
図５は、図３または図４の方法に従った例示的なインタポーザの断面図を示す。例示的な薄片５１０は仮キャリア５２０に分離可能に接触させられる。さまざまな実施形態においては、Ｋｅｌｌによる米国特許出願第１３／３３１，９１５号に開示されるように、仮キャリア５２０は、１枚の多孔質材料であって、たとえば、多孔質グラファイト、多孔質窒化ホウ素、多孔質シリコン、多孔質炭化ケイ素、レーザ穿孔されたシリコン、レーザ穿孔された炭化ケイ素、酸化アルミニウム、窒化アルミニウム、窒化ケイ素、またはこれらのいずれかの組合せなどである。このような実施形態においては、仮キャリア５２０に加えられる真空力により、矢印５４０によって示されるように、薄片５１０がキャリア５２０に接触させられて当該キャリア５２０に押当てられる。真空力を解放することにより、薄片をキャリア５２０から分離可能に解放することが可能になる。ビアホール５３０は薄片５１０に形成される。この場合、ビアホール５３０は、最初に形成された状態では、薄片５１０の厚さ全体にわたって貫通しており、薄片５１０の上面５１２から下面５１４までの厚さが規定されている。他の実施形態においては、キャリア５２０は、図３のステップ３５５に関連付けて説明したように、剥離可能な接着剤を用いて貼付けられる仮キャリアであってもよい。さらなる実施形態においては、キャリア５２０はガラスで作られてもよい。薄片５１０の厚さは、完成したシリコンインタポーザに所望されるようなものであれば如何なる厚さであってもよい。たとえば、インタポーザ５１０は、１５μｍ〜４０μｍの厚さ、たとえば約２０μｍの厚さを有していてもよい。これに比べて、研削によって形成される従来のインタポーザは典型的には約１５０μｍの厚さを有する。ビアホール５３０は、たとえば０．１μｍ〜２９μｍの直径、または３μｍ〜７μｍの直径、たとえば約５μｍの直径を有していてもよい。これは、研削によって形成され約３０μｍのビア直径を有する従来のインタポーザとは対照的である。当該方法によって形成可能なより小さい直径であれば、約６０μｍのピッチを有する従来のシリコンインタポーザと比べて、１μｍ〜５９μｍ、または５μｍ〜２０μｍ、たとえば約１０μｍのより密なピッチも可能となる。ビア５３０は、従来の方法または上述の方法に従って絶縁材で裏打ちされ、金属充填されてもよい。
【００２２】
本方法のインタポーザは、イオン注入方法によって劈開された超薄膜から直接作られた電子回路よりも厚い層を形成することを可能にする。このような超薄膜は、しばしば、約２μｍ未満、またはさらには１００ｎｍ以下であって、その脆弱性のため、基板に永久的に取付けられる必要がある。さらに、これらの超薄膜には、しばしば、イオン注入よりも前に回路素子が形成されている。本方法は、中間厚さが、研削されたインタポーザよりも薄いが、超薄膜よりも厚くなるように調整され得ることを可能にする。本開示の中間厚さは、超薄膜に比べて、より低い静電容量と、これにより、より高速の性能とをもたらす。加えて、接着されない仮キャリアを用いて中間厚さを取り扱うことができることにより、イオン注入後に回路素子または他のパターンを形成することが可能となり、このため、回路素子が、注入、薄片の剥離および劈開に影響を及ぼすことがなくなる。
【００２３】
この明細書中に記載されるいくつかの実施形態は半導体ドナー体およびシリコンインタポーザを参照しているが、自立薄片として供給され得る他の材料も適用可能である。たとえば、炭化ケイ素をインタポーザ材料として用いてもよいが、それは、この炭化ケイ素が、シリコン（１１．７）よりも低い誘電率（９．７）を有しており、このため、所与の厚さに対してより低い静電容量をもたらし得るからである。
【００２４】
本発明の特定の実施形態に関して明細書を詳細に記載してきたが、上述の記載を理解することで、当業者がこれらの実施形態の代替例、変形例および同等例を容易に想到し得ることが認識されるだろう。本発明のこれらおよび他の変更例および変形例は、本発明の精神および範囲から逸脱することなく当業者によって実施され得る。さらに、当業者であれば、上述の記載が例示だけを目的としたものであって、発明を限定するよう意図されたものでないことを認識するだろう。このため、本願の主題がこのような変更例および変形例を包含することが意図される。
【図１】
2015508234.tif 000003
【図２Ａ】
2015508234.tif 000004
【図２Ｂ】
2015508234.tif 000005
【図２Ｃ】
2015508234.tif 000006
【図３】
2015508234.tif 000007
【図４】
2015508234.tif 000008
【図５】
2015508234.tif 000009
【国際調査報告】
2015508234.tif 000010
2015508234.tif 000011