(57)【要約】【課題】希土類酸化物フィン部分および半導体フィン部分のスタックを有するフィン構造体を含む半導体構造体と、その製造方法を提供する。【解決手段】  誘電体テンプレート層が基板上に堆積される。パターン付きマスク層を使用する異方性エッチングによって、誘電体テンプレート層内にライン・トレンチが形成される。パターン付きマスク層は、パターン付きフォトレジスト層、または、他のイメージ転写方法によって形成されるパターン付きハード・マスク層とすることができる。各ライン・トレンチの下部は、選択的希土類酸化物エピタキシ・プロセスにより、エピタキシャル希土類酸化物材料で充填される。各ライン・トレンチの上部は、選択的半導体エピタキシ・プロセスにより、エピタキシャル半導体材料で充填される。誘電体テンプレート層には、それぞれが希土類酸化物のフィン部分および半導体のフィン部分のスタックを含むフィン構造体間に、横方向の電気的絶縁を提供する誘電体材料層を形成するための凹所が作成される。【選択図】  図１Ａ
2015508567.tif 000002
【特許請求の範囲】
【請求項１】
基板（１０）の上部平面に配置されたフィン構造体｛（２２、３０）または（２２、３４、３５、３６）｝を含む半導体構造体であって、前記フィン構造体｛（２２、３０）または（２２、３４、３５、３６）｝は、希土類酸化物フィン部分（２２）、および前記希土類酸化物フィン部分（２２）の上面と接触する半導体フィン部分｛（３０）または（３４、３５、３６）｝を含む、
半導体構造体。
【請求項２】
前記希土類酸化物フィン部分（２２）は、前記基板（１０）内の単結晶材料とエピタキシャルに整合された単結晶希土類酸化物材料を含む、請求項１に記載の半導体構造体。
【請求項３】
前記半導体フィン部分（３０）は、前記単結晶希土類酸化物材料とエピタキシャルに整合された単結晶半導体材料を含む、請求項２に記載の半導体構造体。
【請求項４】
前記基板内の前記単結晶材料は単結晶半導体材料である、請求項２に記載の半導体構造体。
【請求項５】
前記基板（１０）は、その全体にわたって前記単結晶半導体材料を含むバルク半導体基板である、請求項４に記載の半導体構造体。
【請求項６】
前記単結晶半導体材料は、単結晶シリコン、単結晶シリコン・ゲルマニウム合金、単結晶シリコン炭素合金、単結晶シリコン・ゲルマニウム炭素合金、単結晶ＩＩＩ−Ｖ族化合物半導体材料、単結晶ＩＩ−ＶＩ族化合物半導体材料、および、それらの合金または組み合わせから選択される、請求項３に記載の半導体構造体。
【請求項７】
前記基板（１０）の上面と接触する下部平面を有し、上部平面を有する、誘電体材料層｛（２０）または（２０’）｝をさらに含む、請求項１に記載の半導体構造体。
【請求項８】
前記誘電体材料層（２０）は、希土類酸化物材料でない誘電体材料を含み、前記誘電体材料層の上面は、前記希土類酸化物フィン部分（２２）と前記半導体フィン部分｛（３０）または（３４、３５、３６）｝との間のインターフェースのレベルより下に配置される、請求項７に記載の半導体構造体。
【請求項９】
前記半導体フィン部分｛（３０）または（３４、３５、３６）｝の側壁と接触するゲート誘電体層（５０）、および、
前記ゲート誘電体層（５０）によって、前記半導体フィン部分｛（３０）または（３４、３５、３６）｝の上面および側壁表面から間隔を空けられる、ゲート電極（５２）、
をさらに含む、請求項７に記載の半導体構造体。
【請求項１０】
前記半導体フィン部分｛（３０）または（３４、３５、３６）｝は、
前記ゲート電極（５２）の下にある本体領域（３５）と、
前記半導体フィン部分（３４、３５、３６）の一方の端に配置されたソース領域（３４）と、
前記半導体フィン部分（３４、３５、３６）の他方の端に配置されたドレイン領域（３６）と、
を含む、請求項９に記載の半導体構造体。
【請求項１１】
前記希土類酸化物フィン部分（２２）は、単結晶Ｅｒ２Ｏ３、単結晶Ｇｄ２Ｏ３、単結晶Ｎｄ２Ｏ３、単結晶Ｐｒ２Ｏ３、単結晶Ｌａ２Ｏ３、およびそれらの単結晶合金から選択される、単結晶希土類酸化物材料を含む、請求項１に記載の半導体構造体。
【請求項１２】
前記フィン構造体｛（２２、３０）または（２２、３４、３５、３６）｝は、１対の側壁表面間にほぼ均一の幅を有する、請求項１に記載の半導体構造体。
【請求項１３】
半導体構造体を形成する方法であって、
基板（１０）上に誘電体テンプレート層（２０）を形成すること、
内部に少なくとも１つのトレンチ（２９）を形成するために前記誘電体テンプレート層（２０）をパターニングすることであって、前記基板（１０）の上面は前記少なくとも１つのトレンチ（２９）のそれぞれにおいて露出されている、パターニングすること、
希土類酸化物材料を堆積させることによって、前記少なくとも１つのトレンチ（２９）のそれぞれの下部に、希土類酸化物フィン部分（２２）を形成すること、および、
半導体材料を堆積させることによって、前記少なくとも１つのトレンチ（２９）のそれぞれの上部に、半導体フィン部分（３０）を形成すること、
を含む、方法。
【請求項１４】
前記少なくとも１つのトレンチ（２９）のうちの少なくとも１つは、前記パターン付き誘電体テンプレート層（２０）の１対の垂直側壁間に配置され、前記垂直側壁間に均一の間隔を有するライン・トレンチであり、前記少なくとも１つのトレンチ（２９）のそれぞれの中の希土類酸化物フィン部分（２２）および半導体フィン部分（３０）のスタックは、フィン構造体（２２、３０）を構成する、請求項１３に記載の方法。
【請求項１５】
前記堆積される希土類酸化物材料は、前記基板（１０）内の単結晶材料とエピタキシャルに整合された単結晶希土類酸化物材料である、請求項１３に記載の方法。
【請求項１６】
前記堆積される半導体材料は、前記単結晶希土類酸化物材料とエピタキシャルに整合された単結晶半導体材料である、請求項１５に記載の方法。
【請求項１７】
前記基板（１０）内の前記単結晶材料は単結晶半導体材料である、請求項１５に記載の方法。
【請求項１８】
前記少なくとも１つの半導体フィン部分（３０）および前記少なくとも１つの希土類酸化物フィン部分（２２）に対して選択的に、前記誘電体テンプレート層（２０）に凹所を作成することをさらに含み、前記誘電体テンプレート層（２０）の残りの部分は、前記少なくとも１つの半導体フィン部分（３０）の上面に対して凹所が作成された上面を有する、誘電体材料層（２０’）を構成する、請求項１３に記載の方法。
【請求項１９】
前記誘電体材料層（２０’）の前記上面は、前記少なくとも１つの希土類酸化物フィン部分（２２）と前記少なくとも１つの半導体フィン部分（３０）との間のインターフェースのレベルよりも下に配置される、請求項１８に記載の方法。
【請求項２０】
前記少なくとも１つの半導体フィン部分（３０）の側壁上に、ゲート誘電体層（５０）を直接形成すること、および、
前記ゲート誘電体層（５０）上にゲート電極（５２）を形成することであって、前記ゲート電極（５２）は、前記ゲート誘電体層（５０）によって、前記半導体フィン部分（３０）の上面および側壁表面から間隔を空けられる、形成すること、
をさらに含む、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体構造体に関し、特に、希土類酸化物フィン部分および半導体フィン部分のスタックを有するフィン構造体を含む半導体構造体と、その製造方法に関する。
【背景技術】
【０００２】
半導体オン・インシュレータ（ＳＯＩ）基板上に形成されるｆｉｎＦＥＴは、デバイス間に固有の電気的絶縁を提供する。しかしながら、ＳＯＩ基板の製造コストはバルク基板の製造コストよりはるかに高い。ｆｉｎＦＥＴはバルク基板上にも形成可能であるが、バルク基板上の近接するｆｉｎＦＥＴ間での電気的絶縁は一般に不十分であるため、近接デバイス間にリーク経路を提供し、それによってこれらデバイスの性能が低下する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第７，６５５，３２７号
【特許文献２】米国特許第７，７０９，８２６号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
希土類酸化物フィン部分および半導体フィン部分のスタックを有するフィン構造体を含む半導体構造体と、その製造方法を提供する。
【課題を解決するための手段】
【０００５】
誘電体テンプレート層が基板上に堆積される。パターン付きマスク層を使用する異方性エッチングによって、誘電体テンプレート層内にライン・トレンチが形成される。パターン付きマスク層は、パターン付きフォトレジスト層、または他のイメージ転写方法によって形成されるパターン付きハード・マスク層とすることができる。各ライン・トレンチの下部は、選択的希土類酸化物エピタキシ・プロセスにより、エピタキシャル希土類酸化物材料で充填される。各ライン・トレンチの上部は、選択的半導体エピタキシ・プロセスにより、エピタキシャル半導体材料で充填される。誘電体テンプレート層には、それぞれが希土類酸化物のフィン部分および半導体のフィン部分のスタックを含むフィン構造体間に、横方向の電気的絶縁を提供する誘電体材料層を形成するための凹所が作成される（recess）。
【０００６】
本開示の態様に従い、基板の上部平面に配置されたフィン構造体を含む半導体構造体が提供され、フィン構造体は、希土類酸化物フィン部分、および希土類酸化物フィン部分の上面と接触する半導体フィン部分を含む。
【０００７】
本開示の他の態様に従い、半導体構造体を形成する方法が提供される。方法は、基板上に誘電体テンプレート層を形成すること、内部に少なくとも１つのトレンチを形成するために誘電体テンプレート層をパターニングすることであって、基板の上面は少なくとも１つのトレンチのそれぞれにおいて露出されている、パターニングすること、希土類酸化物材料を堆積させることによって、少なくとも１つのトレンチのそれぞれの下部に、希土類酸化物フィン部分を形成すること、および、半導体材料を堆積させることによって、少なくとも１つのトレンチのそれぞれの上部に、半導体フィン部分を形成すること、を含む。
【図面の簡単な説明】
【０００８】
【図１Ａ】本開示の第１の実施形態に従った、誘電体テンプレート層および使い捨てマンドレル構造体（disposable mandrel structure）の形成後の、第１の例示の半導体構造体を示すトップダウン図である。
【図１Ｂ】図１Ａの垂直面Ｂ〜Ｂ’に沿った、図１Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図２Ａ】本開示の第１の実施形態に従った、使い捨てマンドレル構造体周囲のスペーサ構造体形成後の、第１の例示の半導体構造体を示すトップダウン図である。
【図２Ｂ】図２Ａの垂直面Ｂ〜Ｂ’に沿った、図２Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図３Ａ】本開示の第１の実施形態に従った、使い捨てマンドレル構造体の除去後の、第１の例示の半導体構造体を示すトップダウン図である。
【図３Ｂ】図３Ａの垂直面Ｂ〜Ｂ’に沿った、図３Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図４Ａ】本開示の第１の実施形態に従った、フォトレジストの塗布よびパターニング後の、第１の例示の半導体構造体を示すトップダウン図である。
【図４Ｂ】図４Ａの垂直面Ｂ〜Ｂ’に沿った、図４Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図５Ａ】本開示の第１の実施形態に従った、スペーサ構造体のフォトレジストでカバーされていない部分の除去、およびフォトレジストの除去後の、第１の例示の半導体構造体を示すトップダウン図である。
【図５Ｂ】図５Ａの垂直面Ｂ〜Ｂ’に沿った、図５Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図６Ａ】本開示の第１の実施形態に従った、マスキング層の堆積および平坦化後の、第１の例示の半導体構造体を示すトップダウン図である。
【図６Ｂ】図６Ａの垂直面Ｂ〜Ｂ’に沿った、図６Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図７Ａ】本開示の第１の実施形態に従った、マスキング層およびスペーサ構造体の追加の平坦化後の、第１の例示の半導体構造体を示すトップダウン図である。
【図７Ｂ】図７Ａの垂直面Ｂ〜Ｂ’に沿った、図７Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図８Ａ】本開示の第１の実施形態に従った、マスキング層に対して選択的なスペーサ構造体の除去後の、第１の例示の半導体構造体を示すトップダウン図である。
【図８Ｂ】図８Ａの垂直面Ｂ〜Ｂ’に沿った、図８Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図９Ａ】本開示の第１の実施形態に従った、内部にライン・トレンチを形成するための、マスキング層内パターンの誘電体テンプレート層内への転送後の、第１の例示の半導体構造体を示すトップダウン図である。
【図９Ｂ】図９Ａの垂直面Ｂ〜Ｂ’に沿った、図９Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図１０Ａ】本開示の第１の実施形態に従った、マスキング層のオプションの除去後の、第１の例示の半導体構造体を示すトップダウン図である。
【図１０Ｂ】図１０Ａの垂直面Ｂ〜Ｂ’に沿った、図１０Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図１１Ａ】本開示の第１の実施形態に従った、希土類酸化物フィン部分の選択的堆積後の、第１の例示の半導体構造体を示すトップダウン図である。
【図１１Ｂ】図１１Ａの垂直面Ｂ〜Ｂ’に沿った、図１１Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図１２Ａ】本開示の第１の実施形態に従った、半導体フィン部分の選択的堆積後の、第１の例示の半導体構造体を示すトップダウン図である。
【図１２Ｂ】図１２Ａの垂直面Ｂ〜Ｂ’に沿った、図１２Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図１３Ａ】本開示の第１の実施形態に従った、誘電体材料層を形成するための、誘電体テンプレート層の選択的凹所作成後の、第１の例示の半導体構造体を示すトップダウン図である。
【図１３Ｂ】図１３Ａの垂直面Ｂ〜Ｂ’に沿った、図１３Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図１４Ａ】本開示の第１の実施形態に従った、ゲート誘電体層およびゲート電極の形成後の、第１の例示の半導体構造体を示すトップダウン図である。
【図１４Ｂ】図１４Ａの垂直面Ｂ〜Ｂ’に沿った、図１４Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図１５Ａ】本開示の第１の実施形態に従った、ミドルオブライン（ＭＯＬ）誘電体層および内部に埋め込まれた構造体を介した接触の形成後の、第１の例示の半導体構造体を示すトップダウン図である。
【図１５Ｂ】図１５Ａの垂直面Ｂ〜Ｂ’に沿った、図１５Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図１５Ｃ】図１５Ａの垂直面Ｃ〜Ｃ’に沿った、図１５Ａの第１の例示の半導体構造体を示す垂直断面図である。
【図１６Ａ】本開示の第２の実施形態に従った、フォトレジストの塗布およびリソグラフィ・パターニング後の、第２の例示の半導体構造体を示すトップダウン図である。
【図１６Ｂ】図１６Ａの垂直面Ｂ〜Ｂ’に沿った、図１６Ａの第２の例示の半導体構造体を示す垂直断面図である。
【発明を実施するための形態】
【０００９】
前述のように、本開示は、土類酸化物フィン部分および半導体フィン部分のスタックを有するフィン構造体を含む半導体構造体と、その製造方法とに関し、次にこれらについて添付の図面を用いて詳細に説明する。本明細書で言及され図面に示される同様の対応する要素は、同じ参照番号で言い表される。図面は必ずしも一定の縮尺で描画されていない。
【００１０】
図１Ａおよび図１Ｂを参照すると、本開示の第１の実施形態に従った第１の例示の半導体構造体は、その少なくとも１つの上面に単結晶材料を含む、基板１０を含む。単結晶材料は、結晶希土類酸化物材料、すなわち希土類元素の結晶酸化物と同じ結晶構造体を有する、任意の単結晶材料とすることができる。
【００１１】
一実施形態において、単結晶材料は、単結晶シリコン、単結晶シリコン・ゲルマニウム合金、単結晶シリコン炭素合金、単結晶シリコン・ゲルマニウム炭素合金、単結晶ＩＩＩ−Ｖ族化合物半導体材料、単結晶ＩＩ−ＶＩ族化合物半導体材料、あるいは、それらの合金または組み合わせなどの、単結晶半導体材料とすることができる。一実施形態において、基板１０は、単結晶材料を上部に、異なる材料を下部に含むことができる。他の実施形態において、基板１０は、基板１０全体にわたって単結晶材料を含むことができる。一実施形態において、基板１０は、その全体にわたって単結晶半導体材料を含む、単結晶バルク半導体基板とすることができる。
【００１２】
基板１０は、層または構造体あるいはその両方が、その後その上に形成される、機械的支持を提供するのに十分な厚みを有することができる。基板１０の厚みは５０ミクロンから２ｍｍとすることができるが、これよりも少ないかまたは多い厚みを使用することも可能である。
【００１３】
誘電体テンプレート層２０は、基板１０の上面上に形成される。誘電体テンプレート層２０は、酸化シリコン、窒化シリコン、オキシ窒化シリコン、誘電体金属酸化物、またはそれらの組み合わせなどの、誘電体材料を含む。誘電体テンプレート層２０の誘電体材料は、希土類酸化物材料以外の誘電体材料とすることができる。誘電体テンプレート層２０の下部平面は、基板１０の上部平面と接触している。
【００１４】
一実施形態において、誘電体テンプレート層２０は、ドープ酸化シリコン材料または非ドープ酸化シリコン材料を含む。誘電体テンプレート層２０は、たとえば、化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）、下にある基板１０の半導体材料の熱酸化またはプラズマ酸化あるいはその両方（基板１０が半導体材料を含む場合）、下にある基板の半導体材料の熱窒化またはプラズマ窒化あるいはその両方（基板１０が半導体材料を含む場合）、またはそれらの組み合わせによって、形成することができる。
【００１５】
一実施形態において、誘電体テンプレート層２０は、化学気相堆積によって堆積された酸化シリコンを含む。誘電体テンプレート層２０の厚みは、５０ｎｍから１０００ｎｍとすることができるが、これよりも少ないかまたは多い厚みを使用することも可能である。
【００１６】
誘電体テンプレート層２０の材料とは異なる使い捨て材料が堆積され、使い捨てマンドレル構造体４２を形成するようにリソグラフィでパターニングされる。使い捨て材料は、たとえば半導体材料、金属材料、または、誘電体テンプレート層の誘電体材料とは異なる誘電体材料とすることができる。たとえば使い捨て材料は、ポリシリコン、アモルファス・シリコン、シリコン・ゲルマニウム合金、シリコン炭素合金、ＩＩＩ−Ｖ族半導体材料、ＩＩ−ＶＩ族半導体材料、ＴａＮ、ＴｉＮ、ＷＮ、有機シリケート・ガラス、またはそれらの組み合わせとすることができる。使い捨て材料は、ブランケット層、すなわち、あらゆる場所で均一な厚みを有する層として、堆積させることができる。堆積された使い捨て材料の厚みは、５０ｎｍから１０００ｎｍとすることができるが、これよりも少ないかまたは多い厚みを使用することも可能である。
【００１７】
堆積された使い捨て材料の層は、たとえば、フォトレジスト層（図示せず）を塗布すること、フォトレジスト層をリソグラフィでパターニングすること、および、フォトレジスト層内のパターンを反応性イオン・エッチングなどの異方性エッチングとすることが可能なエッチングにより堆積された使い捨て材料の層に転写すること、によって、パターニングされる。堆積された使い捨て材料の残りの部分が、使い捨てマンドレル構造体４２を構成する。使い捨てマンドレル構造体４２の形状は、円、楕円、スーパー楕円（superellipse）、正多角形および不規則多角形、ならびに、閉じた形状を形成する直線エッジおよび曲線エッジの組み合わせを含むが、これらに限定されない、当分野で知られた任意の閉じた形状とすることができる。
【００１８】
一実施形態において、使い捨てマンドレル構造体４２の形状は、１対の平行エッジを有する少なくとも１つの台形を含むことができる。一実施形態において、使い捨てマンドレル構造体４２の形状は、２対の平行エッジを有する少なくとも１つの平行四辺形を含むことができる。一実施形態において、使い捨てマンドレル構造体４２の形状は、少なくとも１つの矩形を含むことができる。一実施形態において、使い捨てマンドレル構造体４２の形状は、複数の矩形を含むことができる。一実施形態において、複数の矩形は、限界寸法、すなわち、単一のリソグラフィ露光および現像を使用するリソグラフィ方法によって印刷可能な最小寸法の、幅を有することができる。
【００１９】
図２Ａおよび図２Ｂを参照すると、スペーサ構造体４４は、化学気相堆積（ＣＶＤ）などの共形（conformal）堆積プロセスによる共形材料層を堆積させること、および、異方性エッチングによる共形材料層の水平部分を除去することによって、使い捨てマンドレル構造体４２の周囲に形成される。各使い捨てマンドレル構造体４２周囲の共形材料層の残りの垂直部分が、スペーサ構造体４４を構成する。
【００２０】
スペーサ構造体４４は、誘電体テンプレート層２０および使い捨てマンドレル構造体４２の材料とは異なる材料を含む。一実施形態において、スペーサ構造体４４は、誘電体テンプレート層２０の材料とは異なる誘電体材料を含むことができる。たとえば、誘電体テンプレート層２０は酸化シリコンを含むことが可能であり、スペーサ構造体４４は窒化シリコンを含むことが可能である。他の実施形態において、スペーサ構造体４４は、使い捨てマンドレル構造体４２の材料とは異なる半導体材料を含むことができる。たとえば、使い捨てマンドレル構造体４２はゲルマニウムまたはシリコン・ゲルマニウム合金を含むことが可能であり、スペーサ構造体４４はシリコンを含むことが可能である。他の例では、使い捨てマンドレル構造体４２は金属材料または有機シリケート・ガラスを含むことが可能であり、スペーサ構造体４４は半導体材料を含むことが可能である。
【００２１】
各スペーサ構造体４４の下部は、１対の側壁表面間、すなわち内部側壁表面と外部側壁表面との間に、ほぼ均一の幅を有する。スペーサ構造体４４の幅は、使い捨てマンドレル構造体４２の垂直側壁と接触しているスペーサ構造体４４の内部側壁表面と、スペーサ構造体４４の外部側壁表面との間で測定された場合、５ｎｍから２００ｎｍとすることができるが、これよりも少ないかまたは多い幅を使用することも可能である。一実施形態において、スペーサ構造体４４の幅は、サブリソグラフィ寸法、すなわち、単一のリソグラフィ露光を使用するリソグラフィ方法によって印刷可能な最小寸法である限界寸法よりも小さい寸法、とすることができる。
【００２２】
図３Ａおよび図３Ｂを参照すると、使い捨てマンドレル構造体４２は、ウェット・エッチングまたはドライ・エッチングとすることが可能なエッチングによって、スペーサ構造体４４および誘電体テンプレート層２０に対して選択的に除去される。誘電体テンプレート層２０の上面は、スペーサ構造体４４によって側面方向に囲まれた各キャビティ内で、物理的に露出される。
【００２３】
図４Ａおよび図４Ｂを参照すると、フォトレジスト４７は、スペーサ構造体４４および誘電体テンプレート層２０をカバーしてオプションで塗布することが可能であり、スペーサ構造体４４の部分をカバーし、スペーサ構造体４４の他の部分はカバーしないように、リソグラフィでパターニングされる。
【００２４】
一実施形態において、スペーサ４４は、矩形のキャビティを側面方向に囲み、縦方向に沿って延在するほぼ平行な１対の縦部分（たとえば、図４Ａの垂直方向に延在するスペーサ構造体４４の部分）と、横方向に沿って延在するほぼ平行な１対の横部分（たとえば、図４Ａの水平方向に延在するスペーサ構造体４４の部分）とを有することができる。フォトレジスト４７は、１対の横方向部分はフォトレジスト４７によってカバーされないが、１対の縦方向部分のかなりの部分はフォトレジスト４７によってカバーされるように、パターニングすることができる。
【００２５】
図５Ａおよび図５Ｂを参照すると、スペーサ構造体４４の物理的に露出された部分はエッチングによって除去されるが、スペーサ構造体４４のフォトレジスト４７でカバーされた部分は除去されない。エッチングは、等方性エッチングまたは異方性エッチングとすることができる。スペーサ構造体４４の除去は、誘電体テンプレート層２０の誘電体材料に対して選択的とすることが可能であり、すなわち化学エッチングは、スペーサ構造体４４の材料を除去するが、誘電体テンプレート層２０の材料は除去しないように選択可能である。
【００２６】
図６Ａおよび図６Ｂを参照すると、スペーサ構造体４４によって占有されていない誘電体テンプレート層２０の上方のスペースを満たすように、マスキング層４８が堆積される。スペーサ構造体４４およびマスキング層４８は、誘電体テンプレート層２０の上方のスペース全体を相補的に満たす。一実施形態において、補足誘電体層４８は、スペーサ構造体４４の最上面の下方のスペース全体を満たすことができる。
【００２７】
マスキング層４８は、スペーサ構造体４４の材料とは異なる材料を含む。マスキング層４８の材料は、誘電体テンプレート層２０の材料と同じかまたは異なるものとすることができる。マスキング層４８は、図６Ａおよび図６Ｂに示された第１の例示の構造体を形成するためにほぼ平坦化される。
【００２８】
一実施形態において、スペーサ構造体４４は窒化シリコンを含むことが可能であり、マスキング層４８は酸化シリコン、金属材料、または半導体材料、あるいはそれらすべてを含むことが可能である。他の実施形態において、スペーサ構造体４４は半導体材料を含むことが可能であり、マスキング層４８は窒化シリコン、酸化シリコン、または金属材料、あるいはそれらすべてを含むことが可能である。一般に、スペーサ構造体４４の材料およびマスキング層４８の材料は、スペーサ構造体４４の材料がマスキング層４８の材料に対して選択的に除去できるように、選択可能である。
【００２９】
図７Ａおよび図７Ｂを参照すると、スペーサ構造体４４およびマスキング層４８は、たとえば化学機械的平坦化によって、さらに平坦化することができる。たとえば、スペーサ構造体４４およびマスキング層４８は、スペーサ構造体４４の側壁表面が垂直な高さまで平坦化することができる。
【００３０】
図８Ａおよび図８Ｂを参照すると、スペーサ構造体４４の残りの部分はマスキング層４８に対して選択的に除去される。１対のほぼ平行の垂直側壁を有するライン・トレンチ４９が各キャビティ内に形成され、ここからスペーサ構造体４４の残りの部分が除去される。各ライン・トレンチ４９は、マスキング層４８の１対の垂直側壁表面間に、ほぼ均一の幅を有する。誘電体テンプレート層２０の上面は、各ライン・トレンチ４９の下部で物理的に露出される。
【００３１】
図９Ａおよび図９Ｂを参照すると、マスキング層４８内のパターンは、反応性イオン・エッチングなどの異方性エッチングによって、誘電体テンプレート層２０内に転写される。異方性エッチングは、マスク層、すなわちエッチング・マスクとして使用される層として、マスキング層４８を使用する、誘電体テンプレート層２０の誘電体材料を除去する。誘電体テンプレート層２０の１対の垂直側壁表面間にほぼ均一の幅を有するライン・トレンチ２９は、マスキング層４８内部の各ライン・トレンチ（図８Ａおよび図８Ｂを参照）の下に形成される。ライン・トレンチ２９の側壁は、マスキング層４８内のライン・トレンチの側壁と垂直に一致することができる。一実施形態において、ライン・トレンチ２９の幅はサブリソグラフィ寸法とすることができる。マスキング層４８の一部またはすべてを、ライン・トレンチ２９を形成する異方性エッチング中に除去することができる。
【００３２】
図１０Ａおよび図１０Ｂを参照すると、マスキング層４８の任意の残りの部分が、オプションで除去可能である。
【００３３】
一般に、少なくとも１つのトレンチが誘電体テンプレート層２０内に形成される。少なくとも１つのトレンチは、パターニングされた誘電体テンプレート層２０の１対の垂直側壁を有するかまたは有さないことが可能であり、１対の垂直側壁が存在する場合、１対の垂直側壁間に均一の間隔を有するかまたは有さないことが可能である。基板１０の上面は、誘電体テンプレート層２０内の少なくとも１つのトレンチのそれぞれの中で、物理的に露出される。
【００３４】
図１１Ａおよび図１１Ｂを参照すると、少なくとも１つのトレンチ、たとえばライン・トレンチ２９のそれぞれの下部に、希土類酸化物材料を堆積させることによって、希土類酸化物フィン部分２２が形成される。一実施形態において、堆積される希土類酸化物材料は、基板１０内の単結晶材料とエピタキシャルに整合された、単結晶希土類酸化物材料である。
【００３５】
希土類酸化物材料とは、希土類元素の酸化物材料である。希土類元素はランタニドとも呼ばれ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、およびＬｕを含む。希土類元素のイオン半径は、原子番号と共に漸進的に減少し、希土類元素のイオン半径の全変動は、相互間で１５％未満である。希土類元素は、＋３のバランス（valance）を伴う様々な単結晶誘電体酸化物、すなわち、Ｍ２Ｏ３の化学式を有する誘電体酸化物を形成し、Ｍはいずれかの希土類元素とすることができる。
【００３６】
結晶希土類酸化物は、単結晶シリコン、単結晶シリコン・ゲルマニウム合金、単結晶シリコン炭素合金、および単結晶シリコン・ゲルマニウム炭素合金を含む、元素または合金の単結晶半導体材料のクラスでの格子一致（lattice coincident）である。たとえば、Ｍが希土類元素である各単結晶Ｍ２Ｏ３の場合、単結晶Ｍ２Ｏ３の格子定数の半分の格子定数を有する、少なくとも１つの単結晶半導体材料は、単結晶シリコン、単結晶シリコン・ゲルマニウム合金、単結晶シリコン炭素合金、および単結晶シリコン・ゲルマニウム炭素合金の中に存在する。
【００３７】
たとえば、シリコンの格子定数の２倍は、酸化ガドリニウム（Ｇｄ２Ｏ３）の格子定数と酸化ネオジム（Ｎｄ２Ｏ３）の格子定数との間である。したがって、酸化ガドリニウムと酸化ネオジムの単結晶合金の組成は、シリコンの格子定数の２倍に一致するように選択可能である。言い換えれば、化合物Ｇｄ２―ｘＮｄｘＯ３中の値ｘは、シリコンの格子定数の２倍の格子定数を有する単結晶化合物を提供するように選択可能である。
【００３８】
他の例では、ゲルマニウムの格子定数の２倍は、酸化プラセオジム（Ｐｄ２Ｏ３）の格子定数と酸化ランタン（Ｌａ２Ｏ３）の格子定数との間である。したがって、酸化プラセオジムと酸化ランタンの単結晶合金の組成は、ゲルマニウムの格子定数の２倍に一致するように選択可能である。言い換えれば、化合物Ｐｄ２―ｙＬａｙＯ３中の値ｙは、ゲルマニウムの格子定数の２倍の格子定数を有する単結晶化合物を提供するように選択可能である。
【００３９】
非限定的な例示の実施形態では、希土類酸化物フィン部分２２は、Ｅｒ２Ｏ３、Ｇｄ２Ｏ３、Ｎｄ２Ｏ３、Ｐｒ２Ｏ３、Ｌａ２Ｏ３、およびそれらの単結晶合金から選択される、単結晶希土類酸化物を含むことができる。
【００４０】
加えて、結晶希土類酸化物は、ＩＩＩ−Ｖ族化合物半導体材料およびＩＩ−ＶＩ族化合物半導体材料を含む、様々な単結晶半導体材料での格子一致である。したがって、Ｍが希土類元素である各単結晶Ｍ２Ｏ３の場合、単結晶Ｍ２Ｏ３の格子定数の半分の格子定数を有する少なくとも１つの単結晶化合物半導体材料が存在する。
【００４１】
単一の希土類元素の酸化物または少なくとも２つの希土類元素の合金の酸化物である、希土類酸化物材料を選択することによって、希土類酸化物フィン部分２２は、単結晶半導体材料とすることが可能な、下にある単結晶材料に合致する格子とすることが可能である。
【００４２】
単結晶希土類酸化物材料を形成する方法は、たとえば、Atanackovicに対する米国特許第７，６５５，３２７号および第７，７０９，８２６号に記載されている。単結晶希土類酸化物材料の選択的堆積は、ＨＣｌ、ＮＦ３、ＣＦ４、ＣＨＦ３、またはそれらの組み合わせなどの、エッチング・ガスを、同時に、あるいは、堆積される希土類酸化物材料の先駆体である反応性ガスと共に、処理チャンバ内に提供するために、たとえばAtanackovicに対する米国特許第７，６５５，３２７号および第７，７０９，８２６号の堆積方法を修正することによって、実施可能である。選択的堆積中に、単結晶希土類酸化物材料が堆積され、基板１０の単結晶半導体表面から、またはその上のみで成長し、さらに、誘電体テンプレート層２０の表面を核とするか、またはそれから成長することはない。
【００４３】
一実施形態において、基板１０は、単結晶シリコン、単結晶シリコン・ゲルマニウム合金、単結晶シリコン炭素合金、または単結晶シリコン・ゲルマニウム炭素合金などの、半導体材料を含み、希土類酸化物フィン部分２２は、単結晶Ｅｒ２Ｏ３、単結晶Ｇｄ２Ｏ３、単結晶Ｎｄ２Ｏ３、単結晶Ｐｒ２Ｏ３、単結晶Ｌａ２Ｏ３、およびそれらの単結晶合金から選択される、単結晶希土類酸化物材料を含む。
【００４４】
図１２Ａおよび図１２Ｂを参照すると、少なくとも１つのトレンチ、たとえばライン・トレンチ２９（図１１Ｂを参照）のそれぞれの上部に、半導体材料を堆積させることによって、半導体フィン部分３０が形成される。
【００４５】
一実施形態において、希土類酸化物フィン部分２２は単結晶希土類酸化物材料を含むことが可能であり、半導体フィン部分３０は、希土類酸化物フィン部分２２の単結晶希土類酸化物材料とエピタキシャルに整合された、単結晶半導体材料を含むことが可能である。
【００４６】
半導体フィン部分３０の上面の高さは、誘電体テンプレート層２０の上面と同一平面上にある、これの上に配置される、またはこれの下に凹所が作成されることが可能である。半導体フィン部分３０の上面が誘電体テンプレート層２０の上面より上に隆起している場合、半導体フィン部分３０の上面が誘電体テンプレート層２０の上面と同一平面上になるようにするために、平坦化プロセスを実行することができる。
【００４７】
希土類酸化物フィン部分２２およびその上を覆う半導体フィン部分３０の下から上への各スタックは、フィン構造体（２２、３０）とすることができる。本明細書で使用される場合、フィン構造体とは、１対の縦方向側壁間の距離、すなわちフィン構造体の幅よりも長い、１対の縦方向側壁を有する構造体である。半導体フィン部分３０は、希土類酸化物フィン部分２２の上面と接触している。フィン構造体（２２、３０）は、基板１０の上部平面上に配置される。
【００４８】
図１３Ａおよび図１３Ｂを参照すると、誘電体テンプレート層２０は、フィン構造体（２２、３０）に対して選択的に凹所が作成される、すなわちフィン構造体（２２、３０）をエッチングせずに凹所が作成される。凹所作成後の誘電体テンプレート層２０の残りの部分は、誘電体材料層２０’を構成する。誘電体材料層２０’は、半導体フィン部分３０の上面に対して凹所が作成された上部平面と、基板１０の上面と接触している下部平面と、を有する。
【００４９】
一実施形態において、誘電体材料層２０’の上面は、希土類酸化物フィン部分２２と半導体フィン部分３０との間のインターフェースのレベルより下に配置可能である。
【００５０】
図１４Ａおよび図１４Ｂを参照すると、たとえば、誘電体金属酸化物、酸化シリコン、窒化シリコン、またはそれらの組み合わせなどの、誘電体材料を共形に堆積させることによって、ゲート誘電体層５０を形成することができる。ゲート誘電体層５０は、半導体フィン部分３０の側壁に接する。一実施形態において、ゲート誘電体層５０は、半導体フィン部分３０のすべての上面および側壁表面、希土類酸化物フィン部分２２の側壁表面の上部、および、誘電体材料層２０’の上面と、接することが可能である。
【００５１】
ゲート電極５２は、たとえば、導電材料層を堆積させること、および導電材料層をパターニングすることによって、少なくとも１つのフィン構造体（２２、３０）の中間部分を覆って形成される。ゲート電極５２は、１つまたは複数のフィン構造体（２２、３０）を覆うことができる。一実施形態において、ゲート電極５２は、ゲート誘電体層５０によって、各半導体フィン部分３０の上面および側壁表面から間隔を空けることができる。
【００５２】
各半導体フィン部分３０の端部をソース領域３４およびドレイン領域３６に変換するために、ソースおよびドレイン・イオン注入を実行することができる。各半導体フィン部分３０の残りの未注入領域が本体領域３５であり、ゲート電極５２の下にある。ソース領域３４は、半導体フィン部分３０の一方の端に配置される。ドレイン領域３６は、半導体フィン部分３０の他方の端に配置される。ゲート・スペーサ（図示せず）は、ソースおよびドレイン領域（３４、３６）を形成するイオン注入プロセスに先立ち、またはこのプロセス後に、オプションで形成可能である。
【００５３】
図１５Ａ、図１５Ｂ、および図１５Ｃを参照すると、ミドルオブライン（ＭＯＬ）誘電体層８０を、ゲート電極５２およびゲート誘電体層５０を覆って堆積させ、その後、上部平面を提供するために平坦化することが可能である。ＭＯＬ誘電体層８０は、酸化シリコン、窒化シリコン、誘電体金属酸化物、および、多孔質または非多孔質の有機シリケート・ガラス（ＯＳＧ）などの、１つまたは複数の誘電体材料を含む。
【００５４】
たとえば、ホールを介した接触を形成すること、およびホールを介した接触を導電材料で満たすことによって、構造体を介する様々な接触を、ＭＯＬ誘電体層８０内に形成することができる。ＭＯＬ誘電体層８０の上面の上の余分な導電材料は、たとえば化学機械的平坦化によって除去することができる。構造体を介した様々な接触は、たとえば、構造体を介したソース側接触８４、構造体を介したゲート側接触８５、構造体を介したドレイン側接触８６を含むことができる。
【００５５】
図１６Ａおよび図１６Ｂを参照すると、本開示の第２の実施形態に従った第２の例示の半導体構造体は、フォトレジスト層２７を塗布すること、および、内部に様々なトレンチ１９を含めるためにフォトレジスト層２７をリソグラフィでパターニングすることによって、図１Ａおよび図１Ｂの第１の例示の半導体構造体から導出可能である。一実施形態において、様々なトレンチ１９のうちの少なくとも１つは、１対の平行の垂直側壁を有するライン・トレンチとすることができる。
【００５６】
フォトレジスト層２７内のパターンは、たとえば、ライン・トレンチとすることが可能なトレンチを誘電体テンプレート層２０内に形成するために、異方性エッチングによって、誘電体テンプレート層２０内に転写することができる。基板２０の上面は、図１０Ａおよび図１０Ｂに示された構造体が形成できるように、誘電体テンプレート層２０内の各トレンチの下部で物理的に露出される。第２の実施形態に従った誘電体テンプレート層２０内のトレンチの幅は、限界寸法、すなわち単一のリソグラフィ露光を使用するリソグラフィ方法で印刷可能な最小寸法に、等しいかまたは小さい、リソグラフィ寸法である。
【００５７】
図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ、図１４Ｂ、図１５Ａ、図１５Ｂ、および図１５Ｃの処理ステップは、その後、図１５Ａ、図１５Ｂ、および図１５Ｃに示された構造体を形成するために、第２の実施形態において実行可能である。
【００５８】
本開示について特定の実施形態の観点から説明してきたが、上記の説明に鑑みて、当業者であれば多数の代替、修正、および変形が明らかとなるであろうことは明白である。本開示の様々な実施形態は、単独で、あるいは、明示的に示されていない限り、または互いに互換性がないことが明白でない限り、任意の他の実施形態と組み合わせて、使用可能である。したがって本開示は、本開示および以下の特許請求の範囲の範囲および趣旨内にあるすべてのこうした代替、修正、および変形を包含することが意図されている。
【図１Ａ】
2015508567.tif 000003
【図１Ｂ】
2015508567.tif 000004
【図２Ａ】
2015508567.tif 000005
【図２Ｂ】
2015508567.tif 000006
【図３Ａ】
2015508567.tif 000007
【図３Ｂ】
2015508567.tif 000008
【図４Ａ】
2015508567.tif 000009
【図４Ｂ】
2015508567.tif 000010
【図５Ａ】
2015508567.tif 000011
【図５Ｂ】
2015508567.tif 000012
【図６Ａ】
2015508567.tif 000013
【図６Ｂ】
2015508567.tif 000014
【図７Ａ】
2015508567.tif 000015
【図７Ｂ】
2015508567.tif 000016
【図８Ａ】
2015508567.tif 000017
【図８Ｂ】
2015508567.tif 000018
【図９Ａ】
2015508567.tif 000019
【図９Ｂ】
2015508567.tif 000020
【図１０Ａ】
2015508567.tif 000021
【図１０Ｂ】
2015508567.tif 000022
【図１１Ａ】
2015508567.tif 000023
【図１１Ｂ】
2015508567.tif 000024
【図１２Ａ】
2015508567.tif 000025
【図１２Ｂ】
2015508567.tif 000026
【図１３Ａ】
2015508567.tif 000027
【図１３Ｂ】
2015508567.tif 000028
【図１４Ａ】
2015508567.tif 000029
【図１４Ｂ】
2015508567.tif 000030
【図１５Ａ】
2015508567.tif 000031
【図１５Ｂ】
2015508567.tif 000032
【図１５Ｃ】
2015508567.tif 000033
【図１６Ａ】
2015508567.tif 000034
【図１６Ｂ】
2015508567.tif 000035
【国際調査報告】
2015508567.tif 000036