(57)【要約】  スイッチングデバイス、周波数依存性反応デバイス、および制御要素を含む、エネルギー効率の良い装置が提供される。スイッチングデバイスは、電力源に連結され、１対のトランジスタを含み、また、制御信号を受容し、交流電力信号を生成するように適合される。交流電力信号の周波数は、制御信号に対応する。周波数依存性反応デバイスは、交流電力信号を受容し、出力電力信号を生成するための、１対のトランジスタに電気的に連結される。周波数依存性反応デバイスは、交流電力信号の周波数に対する出力電力信号の所望の電圧を達成するように選択される。制御要素は、直流電力信号の実電圧を感知し、そして、直流電力信号の所望の電圧を達成するために送達される制御信号を修正する。【選択図】図２
2015529442.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
電力源に連結されるスイッチングデバイスであって、入力電圧レベルを有する直流（ＤＣ）入力電力信号を受容し、制御信号を受容し、そして、前記ＤＣ入力電力信号および前記制御信号の関数として、交流（ＡＣ）電力信号を生成するように適合され、前記ＡＣ電力信号は、前記入力電圧レベルおよび周波数を有し、前記ＡＣ電力信号の前記周波数は、前記制御信号に対応する、スイッチングデバイスと、
前記ＡＣ電力信号を受容し、そして、前記入力電圧レベルとは異なる出力電圧レベルを有するＤＣ出力電力信号を生成するための、前記スイッチングデバイスに電気的に連結される周波数依存性反応デバイスであって、前記ＡＣ電力信号の前記周波数に対する前記ＤＣ出力電力信号の所望の電圧を達成するように選択され、前記スイッチングデバイスは、前記ＤＣ出力電力信号の前記所望の電圧レベルを生成するために、前記出力電圧レベルに基づいて、前記ＡＣ電力信号の前記周波数を調整するように適合される、周波数依存性反応デバイスと、
を備える、装置。
【請求項２】
装置であって、
電力源に連結され、第１の対のトランジスタを含む、スイッチングデバイスであって、入力電圧レベルを有する直流（ＤＣ）入力電力信号を受容し、制御信号を受容し、そして、前記ＤＣ入力電力信号および前記制御信号の関数として、交流（ＡＣ）電力信号を生成するように適合され、前記ＡＣ電力信号は、前記入力電圧レベルおよび周波数を有し、前記ＡＣ電力信号の前記周波数は、前記制御信号に対応する、スイッチングデバイスと、
前記ＡＣ電力信号を受容し、そして、前記入力電圧レベルとは異なる出力電圧レベルを有するＤＣ出力電力信号を生成するための、前記第１の対のトランジスタに電気的に連結される周波数依存性反応デバイスであって、前記ＡＣ電力信号の前記周波数に対する前記ＤＣ出力電力信号の所望の電圧を達成するように選択される、周波数依存性反応デバイスと、
前記スイッチングデバイスおよび前記周波数依存性反応デバイスに連結される制御要素であって、前記ＤＣ出力電力信号の実電圧を感知し、それに応じて、前記スイッチングデバイスを微調整し、前記ＡＣ電力信号の前記周波数を調整して、前記ＤＣ出力電力信号の前記所望の電圧を達成するために送達される前記制御信号を修正するための、制御要素と、
を備える、装置。
【請求項３】
交流（ＡＣ）電力源から、所望の電圧レベルの電力を提供するための電力回路であって、
前記ＡＣ電力源からＡＣ入力電力信号を受容し、そして、入力電圧レベルを有する直流（ＤＣ）入力電力信号を生成するための、前記（ＡＣ）電力源に電気的に連結される整流回路と、
前記整流回路に連結され、第１および第２の対のトランジスタを含む、スイッチングデバイスであって、前記第１および第２の対のトランジスタは、それぞれ、高圧側出力および低圧側出力を駆動し、前記整流回路から前記ＤＣ入力電力信号を受容し、そして、前記入力電圧レベルおよび周波数を有するＡＣ電力信号を生成し、前記ＡＣ電力信号の前記周波数は、制御信号に対応する、スイッチングデバイスと、
前記制御信号を前記スイッチングデバイスに送達するための、前記スイッチングデバイスに連結される制御要素と、
前記ＡＣ電力信号を受容し、そして、前記入力電圧レベルとは異なる出力電圧レベルを有するＤＣ出力電力信号を生成するための、前記第１および第２の対のトランジスタに電気的に連結される周波数依存性反応デバイスであって、第１および第２の反応要素および整流器を含み、前記第１および第２の反応要素は、それぞれ、前記高圧側および低圧側出力に、および前記整流器に電気的に連結され、また、前記交流ＡＣ電力信号の前記周波数に対する前記ＤＣ出力電力信号の前記所望の電圧を達成するように選択され、前記制御要素は、前記スイッチングデバイスを微調整し、前記ＡＣ電力信号の前記周波数を調整して、前記ＤＣ出力電力信号の前記所望の電圧を達成するために前記スイッチング要素に送達される前記制御信号を修正するように構成される、周波数依存性反応デバイスと、
を備える、装置。
【請求項４】
前記周波数依存性反応デバイスは、少なくとも１つの反応要素を含む、請求項１〜３のいずれか一項に記載の装置。
【請求項５】
前記少なくとも１つの整流反応要素は、コンデンサである、請求項４に記載の装置。
【請求項６】
前記出力電力信号は、ＡＣ信号成分を含み、前記電圧レベルは、ピーク電圧である、請求項１〜３のいずれか一項に記載の装置。
【請求項７】
前記スイッチングデバイスおよび前記周波数依存性反応デバイスに連結される制御要素であって、前記ＤＣ出力電力信号の実電圧を感知し、それに応じて、前記スイッチングデバイスを微調整し、前記ＡＣ電力信号の前記周波数を調整して、前記ＤＣ出力電力信号の前記所望の電圧を達成するために送達される前記制御信号を修正するための、制御要素をさらに備える、請求項１〜３のいずれか一項に記載の装置。
【請求項８】
前記制御信号は、関連する周波数を有し、前記制御要素は、前記所望の電圧を達成するために、前記ＤＣ出力電力信号の前記実電圧に応じて、前記制御信号の前記周波数に修正する、請求項７に記載の装置。
【請求項９】
前記制御信号は、周期を有する周波数変調信号であり、前記制御要素は、前記所望の電圧を達成するために、前記ＤＣ出力電力信号の前記実電圧に応じて、前記周期を修正する、請求項７に記載の装置。
【請求項１０】
前記制御要素は、送達される電流を監視し、また、いかなる負荷もないときに、またはバッテリの負荷が完全にもしくはほぼ完全に充電されたときに、遮断する、請求項７に記載の装置。
【請求項１１】
前記スイッチングデバイスは、トーテムポール構成の少なくとも１対のトランジスタを含む、請求項１〜３のいずれか一項に記載の装置。
【請求項１２】
前記スイッチングデバイスの出力は、出力電流電力信号を含む、請求項１１に記載の装置。
【請求項１３】
前記少なくとも１対のトランジスタ内のトランジスタは、１８０度異なる位相で動作する、請求項１１に記載の装置。
【請求項１４】
前記スイッチングデバイスは、第１および第２の対のトランジスタを含み、各対のトランジスタは、トーテムポール構成である、請求項１〜３のいずれか一項に記載の装置。
【請求項１５】
前記第１および第２の対のトランジスタの出力は、前記出力電流電力信号を含む、請求項１４に記載の装置。
【請求項１６】
前記第１および第２の対のトランジスタ内のトランジスタは、１８０度異なる位相で動作する、請求項１４に記載の装置。
【請求項１７】
前記第１および第２の対のトランジスタの出力は、１８０度異なる位相である、請求項１４に記載の装置。
【請求項１８】
前記周波数依存性反応デバイスは、前記スイッチングデバイスに連結される少なくとも１つの反応要素を含み、前記少なくとも１つの反応要素は、インピーダンスを有し、前記周波数依存性反応デバイスは、前記インピーダンスの関数として選択される、請求項１〜３のいずれか一項に記載の装置。
【請求項１９】
前記少なくとも１つの反応要素は、コンデンサである、請求項１８に記載の装置。
【請求項２０】
前記周波数依存性反応デバイスに電気的に連結されるユニバーサルシリアルバスポートをさらに備える、請求項１〜３のいずれか一項に記載の装置。
【請求項２１】
制御要素に連結される照明デバイスをさらに含み、前記制御要素は、電力が供給されているときに前記照明デバイスをオンにする、請求項１〜３のいずれか一項に記載の装置。
【請求項２２】
前記電力源に連結される第２のスイッチングデバイスであって、第２の制御信号を受容し、そして、第２のＡＣ電力信号を生成するように適合され、前記第２のＡＣ電力信号の周波数は、前記第２の制御信号に対応する、第２のスイッチングデバイスと、
前記第２のＡＣ電力信号を受容し、そして、第２の電圧レベルを有する第２のＤＣ出力電力信号を生成するための、前記第２のスイッチングデバイスに電気的に連結される第２の周波数依存性反応デバイスであって、前記第２のＡＣ電力信号の前記周波数に対する前記第２のＤＣ出力電力信号の所望の第２の電圧を達成するように選択され、前記第１および第２の出力電圧レベルは、異なる、第２の周波数依存性反応デバイスと、をさらに備える、請求項１〜３のいずれか一項に記載の装置。
【請求項２３】
前記第１の出力電圧レベルは、５ボルト、９ボルト、１２ボルト、または１９．６ボルトのうちの１つであり、前記第２の出力電圧レベルは、５ボルト、９ボルト、１２ボルト、または１９．６ボルトのうちの別の１つである、請求項３７に記載の装置。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本出願は、２０１３年３月１５日に出願された米国特許出願第１３／８４３，４０１号の一部継続出願であり、
２０１３年３月１５日に出願された米国特許出願第１３／８４１，９４４号の一部継続出願であり、
２０１２年８月１７日に出願された米国特許出願第１３／５８８，２６２号の一部継続出願であり、
２０１３年７月２９日に出願された米国仮特許出願第６１／８５９，４４５号の利益を主張するものであり、
２０１３年７月２３日に出願された米国仮特許出願第６１／８５７，３７３号の利益を主張するものであり、
２０１３年７月１７日に出願された米国仮特許出願第６１／８４７，４７３号の利益を主張するものであり、
２０１３年７月１０日に出願された米国仮特許出願第６１／８４４，７８４号の利益を主張するものであり、
２０１３年６月２８日に出願された米国仮特許出願第６１／８４１，０７９号の利益を主張するものであり、
２０１３年６月１４日に出願された米国仮特許出願第６１／８３５，４３８号の利益を主張するものであり、
２０１３年４月８日に出願された米国仮特許出願第６１／８０９，７３２号の利益を主張するものであり、
２０１３年４月５日に出願された米国仮特許出願第６１／８０９，０８０号の利益を主張するものであり、
２０１３年２月８日に出願された米国仮特許出願第６１／７６２，７８５号の利益を主張するものであり、
２０１３年２月８日に出願された米国仮特許出願第６１／７６２，７６２号の利益を主張するものであり、また、
２０１３年２月８日に出願された米国仮特許出願第６１／７６２，７２３号の利益を主張するものであり、
これらは全て、全ての目的に対して参照によりその全体が本明細書に組み込まれる。
【技術分野】
【０００２】
本発明は、全般的に、電力デバイス回路および集積回路に関し、より具体的には、周波数依存反応デバイスを利用して電力を変換する電力回路に関する。
【背景技術】
【０００３】
エネルギー危機は、電流負荷を低くする、需要側応答を必要とする。エネルギー危機は、世界中の誰にもある。例えば、米国エネルギー省は、２０１５年までに、平均して、米国における平均需要を供給する電力が十分でなくなると予測している。
【０００４】
制御可能な原因の１つは、「バンパイア負荷」である。「壁麦汁電力」または「待機電力」とも呼ばれるこの電気の無駄は、米国エネルギー省（ＤＯＥ）によれば、毎年１０００億ｋＷを超え、１００億ドルを超える無駄になるエネルギーのコストがかかると見積もっている。バンパイア負荷を生じさせるものとしては、携帯電話の充電器、ラップトップの充電器、ノードブックの充電器、計算機の充電器、小型電気機器、および他のバッテリ駆動の消費者デバイスが挙げられる。
【０００５】
米国エネルギー省は、２００８年に、
「多くの電気機器は、スイッチをオフにするときに少量の電力を引き出し続ける。そのような「ファントム」負荷は、ＶＣＲ、テレビ、ステレオ、コンピュータ、および台所用電気機器等の、電気を使用する大部分の電気機器において起こる。これは、電気機器への全ての電力を遮断するために、電気機器のプラグを抜くか、またはパワーストリップを使用してパワーストリップのスイッチを使用することによって回避することができる。」と述べている。
【０００６】
米国エネルギー省によれば、次のタイプのデバイスは、待機電力を消費する。
１．電圧変換用のトランス（携帯電話、ラップトップおよびノートパッド、計算機、ならびに壁充電器を使用する他のバッテリ駆動デバイスを含む）。
２．スイッチをオフにしたデバイスに給電する壁いぼ電力供給（携帯電話、ラップトップおよびノートパッド、計算機、バッテリ駆動のドリルおよび工具を含み、それらは全て壁充電器を有し、完全に充電されたバッテリを有するか、または実際にデバイスから切断されている）。
３．ウォームアップ遅延を伴わずにユーザの行動に対して即座に対応する「インスタントオン」機能を有する数多くのデバイス。
４．リモートコントロールによって起動することができる、待機モードの電子および電気デバイス、例えば、いくつかの空調装置、テレビ受信機等のオーディオビジュアル装置。
５．スイッチがオフのときであっても、例えば電気駆動タイマーによって、いくつかの機能を実行することができる、電子および電気デバイス。最も近代的なコンピュータは、待機力を消費して、（ウェイクオンＬＡＮ等によって）それらをリモートに、または指定された時間に起動させることを可能にする。そのような機能は、必要とされない場合であっても常時有効になっており、電力は、（あるときには、背面にあるスイッチによって）本体から切断することによって節約することができるが、そのような機能が必要とされない場合に限られる。
６．無停電電源供給（ＵＰＳ）。
【０００７】
これらは全て、携帯電話、ラップトップ、または類似のデバイスが完全に充電されているときであっても、電流は依然として流れ続けるが、何も達成せず、電気を無駄にしている。大部分の最近製造されたデバイスおよび電気機器は、１日中、毎日電流を引き出し続け、コストが使用者にかかり、世界的なエネルギー危機を増加させる。
【０００８】
米国標準技術局（ＮＩＳＴ）（米国商務省の部門）は、２０１０年のＢｕｉｌｄｉｎｇｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｅｓｅａｒｃｈ  ａｎｄ  Ｄｅｖｅｌｏｐｍｅｎｔ  Ｓｕｂｃｏｍｍｉｔｔｅｅを通して、「プラグ負荷」の低減についてその目標を提示し、
「総消費に対するプラグ負荷の影響は、極めて重大である。プラグ負荷は、商業建築物の場合、総エネルギー使用の３５％であり、住居の場合は、２５％、学校の場合は、１０％である。
【０００９】
プラグ負荷を低下させるための状況としては、
１）より効率的なプラグ差し込み式デバイスおよび電気機器、
２）未使用の電気機器をオフにし、変圧器からの、および他の小型であるが常時オンの電気機器からの「バンパイア」負荷を低減させる、自動スイッチングデバイス、または
３）居住者の振る舞いを改めること、が挙げられる。」と述べている。
【００１０】
実質的に全ての最新の電子機器によってもたらされる問題の１つは、電力供給源が、外部または組み込み型の「電力モジュール」であるかどうか問わず、エネルギー効率が良くないことである。これは、複数の理由のうちのいくつかにも当てはまり、そのうちの１つは、マイケルファラデーが変圧器を発明した１８３１年にまでさかのぼる。変圧器は、アナログデバイスとして、各特定の巻線の電力出力に対してだけしか生成することができないので、本質的に非効率的である。よって、２つの電力出力が必要である場合、２つの二次巻線が必要である。さらに、しばしば、一般的な外部電力供給源を作成するために、変圧器とともに機能することが必要である５０を超える部分および部品があり、この数は、内部または組み込み型の電力モジュールによって少しだけ少なくなる。電力供給源の中の多数の部品は、電流が種々の部品の中、周りを、およびそれらを通って進まなければならず、各部品が異なる電力損を伴うので、本質的に非効率的であり、回路配線さえも、エネルギーの無駄を生じさせる抵抗損失を引き起こす。
【００１１】
さらに、変圧器が機能する方法は、磁場の作成および崩壊である。磁場の作成／崩壊によって全ての電子を「取り戻す」ことができず、漏出する電子は、しばしば熱として振る舞い、これが、携帯電話、ラップトップ、およびタブレットの充電器に触れると温かく、または熱く感じる理由である。また、全ての消費者電化製品が熱を生じる主な理由でもあり、エネルギー／電気を無駄にするだけでなく、他の関連する電子部品の加熱を通して最終的には磨滅を生じさせる。
【００１２】
現在の電子機器に見られる別の非効率性は、異なる部品を動作させるための多数の内部電力供給源に対する必要性である。例えば、現代世界での電力モジュール用ＭＯＳＦＥＴであり、ますます、回路の中の「現実世界」のインターフェースの重要な部品になってきている。
【００１３】
ＭＯＳＦＥＴは、スイッチング、モーター／ソレノイドの駆動、変圧器の接続、および数多くの他の機能を可能にする。その対極にあるのは、マイクロプロセッサである。マイクロプロセッサは、５ボルト、３．３ボルト、２．７ボルト、さらには１．５ボルトであり得る、安定した、低減された動作電圧および電流を特徴とする。大部分のシステムにおいて、ＭＯＳＦＥＴおよびマイクロプロセッサは、回路を動作させるために、ともにまたは組み合わせて使用される。しかしながら、殆どの場合、マイクロプロセッサおよびＭＯＳＦＥＴのためのドライバは、異なる電圧で動作し、回路内の多数の電力供給源に対する必要性を生じさせる。
【００１４】
標準的なＭＯＳＦＥＴは、それを成功裏にオン／オフするために、約１５ボルトの振幅を送達することができるドライバを必要とする。オンにする場合、実際には、レール電圧を超えるドライバ電圧を有効にすることが必要とされる。この目的のために、電荷ポンプ技術を使用した特殊ドライバが考案された。ＭＯＳＦＥＴドライバの他の機能は、入力駆動要件を低減し、最新のＣＭＯＳプロセッサの出力駆動能力と適合可能にすることである。
【００１５】
このＭＯＳＦＥＴ／ドライバの配設は、充電器のような最外部の電力供給源によく見られ、実際に、３つの別個の電力供給源を必要とする。必要とされる第１の電力供給源は、主電力レールであり、通常、ＭＯＳＦＥＴに供給される１００ＶＡＣ〜３００ＶＡＣの範囲の電圧で構成される。必要とされる第２の電力供給源は、ＭＯＳＦＥＴドライバによって必要とされ、１５ボルト（またはそれ以上）である。最後に、マイクロプロセッサは、それらの数多くの異なるおよび様々な電圧のために、別の絶縁された電力供給源を必要とする。
【００１６】
電流の非効率性およびエネルギーの無駄の良い例は、一般的なテレビに見られるが、画面、バックライト、主回路基板、ならびに音声および補助基板を動作させるために、４つ〜６つもの異なる電力供給モジュールを必要とする。この電流システムは、必要とされる各電力供給源について多数の変圧器および数十の部品を必要とする。変圧器および部品（ＭＯＳＦＥＴを含む）は、それらの倍化される非効率性によって熱を増大させ、それが、テレビの背面に触れたときに常に熱い理由である。加えて、種々の電力出力に必要とされる変圧器が多くなるにつれて、より多くの部品が必要とされ、エネルギーの無駄に対するより多くの原因を生じさせる。
【００１７】
熱の問題に加えて、多数の変圧器に基づく電力供給は、一般的に、全てが４０〜６０の部品を動作させることを必要とし、一般的な変圧器に基づくテレビの電力供給モジュールのための多数の部品を必要とし、コストおよび全体的な構成要素のサイズを増大させる一方で、信頼性を減少させる。部品の多様性によってシステムの抵抗が増大し、最終的に熱としての無駄なエネルギーになる。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明は、より良い効率を提供し、レール源からの電気的流入電流に対するより多くの制御を生じさせるために、上で識別される問題のうちの１つ以上に向けられる。
【課題を解決するための手段】
【００１９】
本発明の一態様において、交流電力源から所望の電圧レベルで電力を提供するための電力回路が提供される。電力回路は、整流回路と、スイッチングデバイスと、制御要素と、周波数依存性反応デバイスとを含む。整流回路は、整流ＡＣ電力信号を生成するために、交流電力源に電気的に連結される。スイッチングデバイスは、整流回路に連結され、第１および第２の対のトランジスタを含む。トランジスタの各対は、互いに１８０度に固定されるトーテムポール構成で配設される。第１および第２の対のトランジスタは、それぞれ、交流電力信号を生成するために、高圧側出力および低圧側出力を駆動する。交流電力信号の周波数は、制御信号に対応する。制御要素は、制御信号をスイッチングデバイスに送達するために、スイッチングデバイスに連結される。周波数依存性反応デバイスは、交流電力信号を受容し、そして、出力電力信号を生成するために、第１および第２の対のトランジスタに電気的に連結される。周波数依存性反応デバイスは、第１および第２の反応要素と、整流器とを含む。第１および第２の反応要素は、それぞれ、高圧側および低圧側出力に、および整流器に電気的に連結され、また、交流電力信号の周波数に対して出力電力信号の所望の電圧を達成するように選択される。制御要素は、スイッチング要素に送達される制御信号を修正し、スイッチングデバイスを微調整して、出力電力信号の所望の電圧を達成するように構成される。
【００２０】
本発明は、バッテリ駆動デバイスおよび直接駆動デバイスの双方について機能する。ＳｍａｒｔＰｒｏｎｇ（商標）技術のプラグ／コードに含まれる通信チップによって、電動の電気機器は、ある時間（通常、電気設備によって「需要応答」時間として指定される）に電気機器／デバイスを遮断するコマンドを受信し、したがって、プラグ負荷マーケット全体をさらなるエネルギー効率でカバーすることができる。
【００２１】
多くの類似する既存の電子デバイスは、「後調節システム」を使用し、該後調節システムは、壁面コンセントからの正確な電力の流れを抽出し、次いで、通常は変圧器を使用することによって該流れをおよそ所望のＡＣ電圧に修正し、次いで、一般的に全波ブリッジを使用することによって、（通常は回路基板の中の）整流システムを使用することによって脈動ＤＣに変換する。次いで、未調節のＤＣ電圧を提供するために、電解コンデンサが使用される。最後に、所望の調節されたＤＣ電力を提供するために、線形レギュレータデバイスが使用される。レギュレータがこのチェーンの最後にあるので、これは、本明細書で「後調節システム」として説明される。このチェーンにおける全ての部分が、熱および電気の無駄（損失）の形態でもたらされる、損失を提供する。後調節システムにおいて、最大の損失は、一般的に、変圧器の直後に続く線形レギュレータによってもたらされる。
【００２２】
本発明は、変圧器を不用にするデバイスのために電力電流負荷を「前調節」し、バッテリの完了を調節し、バッテリが満杯になったときに電力をオフにし、そして、無駄なエネルギーを節約するための、設計および一般の特許のための方法である。
【００２３】
そのようなシステムの中の変圧器を置き換えるための１つの方法は、本明細書で説明されるコンデンサドロップ技術によるものである。この過程は、周波数とともに減少するＡＣ電圧を通すコンデンサの能力によって決まる。６０サイクルＡＣ等の所与の周波数について、所与の負荷に対する所望のＡＣ出力を送達する値を選択することが可能である。この特徴は、水道管の弁に類似している。この動作様式のため、この過程は、ほぼ損失がない。
【００２４】
本発明において、コンデンサは、変圧器の代わりに、回路基板上で使用される。
【００２５】
本発明は、コンデンサを１つまたは複数のプラグプロングに収容するか、または直接接続することによる、コンデンサドロップ技術を利用し、該プラグプロングは、次いで、ＡＣコンセントに差し込まれ、プロング自体を１つ以上のコンデンサにする。１つの利点は、コンセントソケットを出る電圧が、最初から制限されることである。これは、エネルギーを節約し、ＳｍａｒｔＰｒｏｎｇプラグをより安全にする。したがって、安全性および効率が、新しくユニークな方法で同じ製品に具現化される。１つ以上のプロングに組み込まれるか、または１つ以上のプロングに接続され、プラグの中に収容される小型コンデンサは、携帯電話を充電するために必要とされる５ワットになる、１アンペアで５ボルトＡＣだけしか送達しないプラグのような、固定値を有することができる。または、固定値は、ｉＰａｄまたは類似のノートブックに給電するために必要とされる１２ワットに対して、２アンプで１０ボルトＡＣを送達することができる。あるいは、コンデンサを回路基板上に収容することができ、変圧器および線形レギュレータの組み合わせに対する必要性を置き換える。
【００２６】
この構成では、単に固定コンデンサを利用することができ、または、Ｍａｘｉｍ社のＭＡＸ８９７１のようなチップをＳｍａｒｔＰｒｏｎｇ回路と統合して、バッテリが満杯になったことを感知し、ＡＣコンセントからプロング（複数可）コンデンサを切断し、したがって、バンパイア負荷を遮断する知能を作成することができる。加えて、下で説明されるように、充電デバイスが壁に差し込まれているが、いかなるデバイスも取り付けられていないと検知したとき、クロックタイムがほぼゼロまで低減され、１ミリワット未満の無負荷ドレインを提供し、これは、２０１１年に発行された推奨される米国規格のおよそ３０分の１である。
【００２７】
本発明は、過程を制御する組み込みプロセッサを使用する。このプロセッサはまた、搬送電流システム（電力線を通じた通信）または無線通信チップを含むか、またはそれらに連結することもでき、給電されるデバイスまたは他の遠隔システムによる遠隔操作を可能にする。
【００２８】
本発明は、コンデンサドロップシステムの静電容量を修正し、制御して、チェーンの最後における変圧器と線形レギュレータとの組み合わせに対する必要性を排除する。代わりに、本発明は、周波数変調により、出力される電流量（アンペア×ボルト）を制御する。
【００２９】
このように、このコンデンサ充電技術は、チェーンのうちの２つの最も熱を生成し、無駄の多い部分、すなわち、変圧器および線形レギュレータが完全に排除されるので、非常に効率的である。さらに、数多くの外部充電デバイスは、電話を十分に充電するために必要とされる１Ａよりも少なく、タブレット（すなわち、Ｓａｍｓｕｎｇ製ＧａｌａｘｙまたはｉＰａｄ）のようなデバイスを充電し、（充電しながら）動作させるために必要とされる２．４Ａよりも、またはノートブックもしくはラップトップを充電し、および／もしくは動作させるために必要とされる９．２Ａよりも、はるかに少ない電流（７００〜８００ｍＡ）を提供する。本発明は、１つ以上の携帯電話、または１つ以上のタブレット、または１つ以上のノートブック／ラップトップ、または代わりに１つ以上の携帯電話と１つ以上のタブレット、ノートブック、および／またはラップトップとのいずれかを充電することができるように、電圧およびアンペアの出力を変化させることができる。携帯電話、タブレット、ノートブック、および／またはラップトップの全ての充電の組み合わせが可能である。
【００３０】
本発明のソフトウェアおよびマイクロプロセッサは、マイクロプロセッサの中のその論理を通して、接続されたときのバッテリからの引き出しを認識し、そのバッテリからの立ち上げ引き出しを解析し、次いで、１Ａ（携帯電話を充電する場合）、または２．４Ａ（タブレットのようなデバイスの場合）、または、９．２Ａ（ノートブックまたはラップトップを充電する場合）のいずれかを送るが、本発明は、交互に、または同時に行うことができる。一実施形態において、許容可能な入力電圧は、世界中の８５Ｖの低電圧〜３００Ｖの高電圧の範囲とすることができる。出力電圧は、デバイス依存性であるが、５Ｖ〜１９Ｖが可能である。
【００３１】
本発明の別の態様において、連結されたモノリシックな半導体部品および／またはハイブリッドチップ（すなわち、ともにパッケージ化された、半導体と内部／外部コンデンサおよび／または内部／外部ＭＯＳＦＥＴとの組み合わせ）は、統合された「エネルギーウェル」半導体回路を通して、これらの問題を改めることができる。
【００３２】
本発明が教示するように、この新しい半導体部品は、ダイオード、抵抗器、トランジスタ、ＭＯＳＦＥＴ、高品質力率のインダクタ、ポリシリコン抵抗器、ツェナーダイオード、ピンダイオード、および同類のもの等の、ゲートウェイと能動的および／または受動的部品とのセットによって管理することができる、コンデンサ、スーパーコンデンサ、および／またはバッテリ等の、電気を貯蔵することができるものとして定義され、そのようなものとすることができる、「エネルギーウェル」を含む。
【００３３】
本発明の別の態様では、半導体を組み合わせてオンチップ電力供給システム（「ＰＳＳｏＣ」）が作成されるが、該システムは、外部コンデンサおよび／またはＭＯＳＦＥＴの有無にかかわらず、マイクロプロセッサ制御／知能技術に適合する高電圧ＣＭＯＳ過程等の高電力基板の中で実行される、単一のシリコンダイまたは複数のシリコンダイの中の数十、数百、さらには数千の抵抗器、コンデンサ、インダクタ、およびツェナーダイオード等の構成要素の統合によって、多数の外部部品に対する必要性を排除する。
【００３４】
本発明の一態様において、外部デジタル制御を必要とせず、また内部エネルギーウェルを有し、ならびに／または外部コンデンサ、バッテリ、および／もしくはＭＯＳＦＥＴの有無に関わらない、オンチップ電力供給システム（ＰＳＳｏＣ）を備える装置は、次の特徴を有する。（１）１つ以上の外部電力出力を提供し、（２）任意の整流され、フィルタリングされた「レール」電力供給源（すなわち１１０ＶＡＣ、２３０ＶＡＣ、２４０ＶＡＣ）により機能し、（３）チップシステム内のスループットのために１８０ＶＤＣ〜４００ＶＤＣを提供し、（４）給電過程を「デジタル化」するために、変圧器の代わりに、コンデンサ、抵抗器バッテリ、ダイオード、および／または集積回路のいずれかを使用し、（５）ＭＯＳＦＥＴ（トランジスタ）を使用して電力ゲートウェイを制御し、（６）よって、電圧減少ラダー（ダムのフィッシュラダーに酷似する）状に召喚される、エネルギーウェルの入力および出力を制御し、（７）結果として生じる過程が、複数の「ｄｉａｌ−ａ−ｖｏｌｔ」出力設定で電力を提供する。ＰＳＳｏＣは、高電圧スタンドオフの、「ｄｉａｌ−ａ−ｖｏｌｔａｇｅ」（商標）オンチップ多電力出力システムである。このシステムは、各出力から５〜１５ボルトおよび１〜５アンペアを送達することができる、高効率（＞７０％）の出力電力を供給することができる。その主な用途は、内蔵回路に給電する、または携帯電話、タブレット、およびノートブック等の消費者製品を充電する、「使用時点（ｐｏｉｎｔ−ｏｆ−ｕｓｅ）」状況で電力を提供することである。
【００３５】
本発明の別の態様において、装置は、パッケージ内電源供給システム（ＰＳＳｉＰ）を備え、該システムでは、チップの電力ＩＣ一服が、ＪＥＤＥＣ内のマイクロコントローラチップまたは他のタイプのハイブリッドパッケージングと組み合わせられる。ＰＳＳｉＰは、内部エネルギーウェルだけを含み得るか、または外部コンデンサ、バッテリ、および／またはＭＯＳＦＥＴを有し得、次の特徴を有する。（１）１つ以上の外部電力出力を提供し、（２）任意の整流され、フィルタリングされた「レール」電力供給源（すなわち１１０ＶＡＣ、２３０ＶＡＣ、２４０ＶＡＣ）により機能し、（３）チップシステム内のスループットのために１８０ＶＤＣ〜４００ＶＤＣを提供し、（４）給電過程を「デジタル化」するために、変圧器の代わりに、コンデンサ、抵抗器バッテリ、ダイオード、および／または集積回路のいずれかを使用し、（５）ＭＯＳＦＥＴ（トランジスタ）を使用して電力ゲートウェイを制御し、（６）よって、電圧減少ラダー（ダムのフィッシュラダーに酷似する）状に召喚される、エネルギーウェルの入力および出力を制御し、（７）結果として生じる過程が、複数の「ｄｉａｌ−ａ−ｖｏｌｔ」出力設定で電力を提供する。ＰＳＳｏＣは、高電圧スタンドオフの、「ｄｉａｌ−ａ−ｖｏｌｔａｇｅ」（商標）オンチップ多電力出力システムである。このシステムは、各出力から５〜１５ボルトおよび１〜５アンペアを送達することができる、高効率（＞７０％）の出力電力を供給することができる。その主な用途は、内蔵回路に給電する、または携帯電話、タブレット、およびノートブック等の消費者製品を充電する、「使用時点（ｐｏｉｎｔ−ｏｆ−ｕｓｅ）」状況で電力を提供することである。
【００３６】
これらのエネルギーウェルＰＳＳｏＣ／ＰＳＳｉＰ／ｓ（「電力ＩＣ」）集積回路の基層は、コンデンサ（外部の場合）の中、または高もしくは低オーミックシリコン基板、ポリシリコン、窒化ガリウム、砒化ガリウム、シリコンゲルマニウム等の半導体基板内、または炭化ケイ素もしくはリン化インジウムのような基板内で現在使用されている、通常のフィルムから作製することができる。
【００３７】
本発明の別の態様において、電力ＩＣは、デバイスまたは回路に外部給電するために、単一の出力を送達する。
【００３８】
本発明の別の態様において、電力ＩＣは、外部電力供給源、および／または組み込み型電力モジュールのための数多くの使用と同時に、多数の電力電圧／アンペア出力を提供する。代表的な用途は、２つの携帯電話を充電すること（すなわち、それぞれ１Ａで５ＤＣＶ）、２つのタブレットを充電すること（２．５Ａで５ＤＣＶ）、または１つのタブレットと１つの携帯電話を同時に充電することである。２つを超えるデバイスが、同時に充電または給電され得る。一般的に、１２０ＶＡＣ（米国の壁面コンセント）〜２６０ＶＡＣ（欧州／アジアの壁面コンセント）の電力が主電力源として使用される。
【００３９】
本発明の別の態様では、低電圧、中電圧、および高電圧が、外部に出力され得る。
【００４０】
本発明の別の態様において、パッケージは、モノリシックまたはハイブリッドであり、ピンの１つ以上からの高電圧および／またはピンの１つ以上からの低電圧を可能にするのに十分な間隔を持つピン配列を伴う頑丈な構造を有する。
【００４１】
本発明の別の態様において、論理入力は、Ｉ２Ｃ等のシリアル通信規格に適合する。
【００４２】
本発明の別の態様において、電力ＩＣは、別個の電力出力段を有し、オフ／オン、満充電、またはユーザによって確立される他のデューティサイクルに対して最大の調節精度を維持しながら、異なる出力電圧と電流との組み合わせを可能にする。
【００４３】
下で説明される本発明の一態様において、絶縁は内部的であり、ＵＬ／ＣＥ／ＲｏＨＳの遵守を可能にするのに十分である。
【００４４】
本発明の別の態様において、絶縁は内部的であり、ＵＬ／ＣＥ／ＲｏＨＳの遵守を可能にするために、コンデンサ、エアーギャップ絶縁、およびキープアウト空間絶縁を使用するチップおよび／またはパッケージング内部である。
【００４５】
本発明の別の態様において、チップは、標準シリアルインターフェースを介してプログラムすることができる。
【００４６】
別の本発明の態様において、マイクロプロセッサ（ＭＰＵ）は、出力電圧の正確な制御を可能にする１２ビットの内蔵Ａ／Ｄコンバータであり得る、内蔵Ａ／Ｄコンバータを含む。ＭＰＵはまた、所望の出力電力レベルの貯蔵、ホールドバック電流制限等の電流制御、およびプログラム可能な充電終了時のシャットダウン等の追加的な電力節約オプションを可能にする、内蔵フラッシュメモリも有する。この内蔵フラッシュメモリは、プログラムの不具合を検出して、シャットダウンまたは自動再起動を可能にする、ウォッチドッグタイマーシステムを含む。
【００４７】
本発明の別の態様において、マイクロコントローラは、内部クロックを使用して、他の消費者および／または非消費者電化製品と同じ技法によって、ユーザがテレビを所定の日数にわたって使用しておらず、その間、追加的な有効性が生じた場合、深夜から早朝まで壁面のテレビを追跡し、評価し、次いで、自動的に遮断することができる等の、外部環境のイベントとの時間を保つことができる。
【００４８】
本発明の別の態様において、電力ＩＣチップは、スマートホームもしくはオフィスまたはマシン等の、熱、光、音、機械的制御、自動制御、およびデジタル制御のためのセンサ等の用途のための、多数の場所および場所全体で「レール」電力を低電圧に変換する、より大きいシステムの「ノード」として使用することができる。
【００４９】
本発明の別の態様において、電力ＩＣは、内部マイクロプロセッサと組み合わせられる。
【００５０】
本発明の一態様では、電力デバイスが提供される。電力デバイスは、電力回路アセンブリと、第１のプラグアセンブリと、第２のプラグアセンブリとを含む。第１のプラグアセンブリは、電力源から電力回路アセンブリに第１の電圧の電力を伝送するために、電力回路アセンブリに連結される。第２のプラグアセンブリは、電力源から電力回路アセンブリに第２の電圧および第３の電圧の電力を制御可能に伝送するために、電力回路アセンブリに連結される。
【００５１】
本発明の別の態様では、電力デバイスが提供される。電力デバイスは、筐体と、電力回路アセンブリと、第１のプラグアセンブリと、第２のプラグアセンブリとを含む。筐体は、その中に空洞を画定する、外面と内面とを含む。電力回路アセンブリは、筐体の空洞に位置付けられる。第１のプラグアセンブリは、筐体に枢動可能に連結され、また、電力源から電力回路アセンブリに第１の電圧の電力を伝送するように構成される。第２のプラグアセンブリは、筐体に枢動可能に連結され、また、電力源から電力回路アセンブリに第２の電圧および第３の電圧の電力を伝送するように構成される。
【００５２】
本発明の他の利点は、添付図面と併せて考慮したときに以下の詳細な説明を参照することによってより良く理解されるので、容易に認識されるであろう。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態による、例えば電力供給源で使用するための電力回路のブロック図である。
【図２】本発明の実施形態による、図１の電力回路の概略図である。
【図３】本発明の実施形態による、筐体を有する電力回路の第１の視点の等角図である。
【図４】図３の筐体の第２の視点の等角図である。
【図５】代替の電力回路筐体の等角図である。
【図６】図３の筐体の側面図の等角図である。
【図７】図３の筐体の第２の側景の等角図である。
【図８】図３の筐体の反対側の側景の等角図である。
【図９】代替の電力回路筐体の反対側の側景の等角図である。
【図１０】図３の筐体の別の等角図である。
【図１１】図３の筐体のさらなる等角図である。
【図１２】代替の電力回路筐体の等角図である。
【図１３】図３の電力回路筐体の切り欠き図である。
【図１４】本発明の実施形態による、ＬＥＤ回路の概略図である。
【図１５】本発明の実施形態による、図３の筐体と関連するダストシールドの図面である。
【図１６】図１５のダストシールドとともに使用するプロング要素の図である。
【図１７】本発明の実施形態による、電力回路とともに使用する代替の筐体の第１の図である。
【図１８】図１７の代替の筐体の第２の図である。
【図１９】本発明の実施形態による、図１の電力電流の開口を例示するフロー図である。
【図２０】外部および内部電力出力を作成するために使用される電力ＩＣのＰＳＳｏＣを有する回路図である。
【図２１】ハイブリッドチップ内にパッケージ化されたマイクロプロセッサを伴う電力ＩＣのＰＳＳｉＰを有する回路図である。
【図２２】コンデンサの１つ以上が外部であり得ることを示す図である。
【図２３】コンデンサの１つ以上およびＭＯＳＦＥＴの１つ以上が外部であり得ることを示す図である。
【図２４】ツェナーに基づくエネルギーウェルのフィッシュラダーを表す図である。
【図２５】順方向バイアスダイオードに基づくエネルギーウェルのフィッシュラダーを表す図である。
【図２６】コンデンサまたはバッテリに基づくエネルギーウェルのフィッシュラダーを表す図である。
【図２７】電力ＩＣのブロック図である。
【図２８】エネルギー収集サブシステムのブロック図である。
【図２９】内部絶縁サブシステムの概略図である。
【図３０】バルク転送スキームの概略図である。
【図３１ａ】Ｄｉａｌ−ａ−Ｖｏｌｔａｇｅスキームを含むエネルギーウェルセルの概略図である。
【図３１ｂ】本発明の実施形態による、シフトレジスタを含むエネルギーウェルのフィッシュラダーの概略図である。
【図３１ｃ】図３１ｂで示されるエネルギーウェルラダーとともに使用され得るシフトレジスタの機能概略図である。
【図３１ｄ】図３１ｃで示されるシフトレジスタのタイミング図である。
【図３２ａ】本発明の実施形態による、エネルギーウェルセルの概略図である。
【図３２ｂ】同上
【図３２ｃ】同上
【図３２ｄ】同上
【図３３】本発明の実施形態による、図１で示される電力回路の別のブロック図である。
【図３４ａ】図３３で示される電力回路とともに使用され得るスイッチトキャパシタ２相回路の概略図である。
【図３４ｂ】同上
【図３５】本発明の実施形態による、図３３で示され、１相スイッチトキャパシタサブシステム回路を含む、電力回路のブロック図である。
【図３６】図３４ａ〜３４ｂで示されるスイッチトキャパシタ２相回路とともに使用され得るスイッチトキャパシタサブシステムの概略図である。
【図３７】同上
【図３８】図３４〜図３７で示されるスイッチトキャパシタ２相回路とともに使用され得るエネルギーウェルセルの概略図である。
【図３９】本発明の実施形態による、図３４ａおよび３４ｂで示されるスイッチトキャパシタ２相回路の別の概略図である。
【図４０】本発明の実施形態による、図３４ａ、３４ｂ、および図３９で示され、充電段階で示されるスイッチトキャパシタ２相回路で使用され得るエネルギーウェルセルの概略図である。
【図４１】本発明の実施形態による、図３４ａ、３４ｂ、および図３９で示され、放電段階で示されるスイッチトキャパシタ２相回路で使用され得るエネルギーウェルセルの概略図である。
【図４２】本発明の実施形態による、図１で示される電力回路の別のブロック図である。
【図４３】本発明の実施形態による、図４２で示される電力回路で使用され得るＢｉＤＦＥＴ回路の概略図である。
【図４４ａ】同上
【図４４ｂ】同上
【図４５ａ】同上
【図４５ｂ】同上
【図４５ｃ】同上
【図４６】同上
【図４７】同上
【図４８】同上
【図４９ａ】同上
【図４９ｂ】同上
【図５０ａ】同上
【図５０ｂ】同上
【図５１】同上
【図５２】同上
【図５３】本発明の実施形態による、図４２〜図５２で示される電力回路で使用され得る双方向電界効果トランジスタ（ＢｉＤＦＥＴ）の概略図である。
【図５４】本発明の実施形態による、図４２〜図５３で示される双方向電界効果トランジスタの電力出力のグラフである。
【図５５】同上
【図５６】本発明の実施形態による、図４２〜図５３で示される電力回路を製造するための過程のブロック図である。
【図５７】本発明の実施形態による、図１で示される電力回路の別のブロック図である。
【図５８】本発明の実施形態による、修正したＣｕｋコンバータを含む、図５７で示される電力回路の概略図である。
【図５９】同上
【図６０】同上
【図６１】本発明の実施形態による、修正したプッシュプルコンバータを含む、図５７で示される電力回路の概略図である。
【図６２】同上
【図６３】同上
【図６４】本発明の実施形態による、修正したシングルエンド一次導体（ＳＥＰＩＣ）コンバータを含む、図５７で示される電力回路の概略図である。
【図６５】同上
【図６６】同上
【図６７】図１、図３３、図４２、および図５７で示される電力回路で使用され得るコンデンサ分圧器の概略図である。
【図６８】同上
【図６９】本発明の実施形態による、図１で示される電力回路とともに使用するための代替の筐体の等角図である。
【図７０】本発明の実施形態による、図６９で示される筐体とともに使用するための第１のプラグアセンブリの概略等角図である。
【図７１】図７０で示される第１のプラグアセンブリの一部分の側面図である。
【図７２】図７０で示される第１のプラグアセンブリの側面図である。
【図７３】図７０で示される第１のプラグアセンブリの上面図である。
【図７４】本発明の実施形態による、図７０で示される第１のプラグアセンブリとともに使用され得るプロングの等角図である。
【図７５】図７４で示されるプロングの側面図である。
【図７６】図７４で示されるプロングの上面図である。
【図７７】本発明の実施形態による、図６９で示される筐体とともに使用するための第２のプラグアセンブリの概略等角図である。
【図７８】図７７で示される第２のプラグアセンブリの上面図である。
【図７９】図７７で示される第２のプラグアセンブリの側面図である。
【図８０】図７７で示される第２のプラグアセンブリとともに使用され得るプロングの等角図である。
【図８１】図８０で示されるプロングの側面図である。
【図８２】図８０で示されるプロングの上面図である。
【図８３】本発明の実施形態による、図６９で示される筐体の別の等角図である。
【図８４】本発明の実施形態による、図６９で示される筐体の等角図である。
【図８５】同上
【図８６】同上
【図８７】同上
【図８８】本発明の実施形態による、図１で示される電力回路とともに使用され得る電力遮断アセンブリの概略図である。
【図８９】本発明の実施形態による、図１で示される電力回路とともに使用され得る電力遮断アセンブリの別の概略図である。
【図９０】本発明の実施形態による、図１で示される電力回路とともに使用され得る電力遮断アセンブリの別の概略図である。
【図９１】本発明の実施形態による、図２で示される電力回路を含む消費者電子デバイスの等角図である。
【図９２】同上
【図９３】同上
【図９４】本発明の実施形態による、図２で示される電力回路を収容するための多数のチップモジュールの等角図である。
【発明を実施するための形態】
【００５４】
図面全体を通して、対応する参照符号は、対応する部品を示す。
【００５５】
複数の図面全体を通して同じ番号が同じまたは対応する部品を示す図面を参照すると、第１の電力回路１０を有する電力デバイス２が提供される。図１で示されるように、第１の電力回路１０は、スイッチングデバイス１２および周波数依存性反応デバイス１４を含む電圧低減回路１１と、電圧低減回路１１に接続された出力セクション１６とを含む。
【００５６】
第１の電力回路１０は、第１のタイプの電力源によって提供される電力を、より望ましいタイプの電力に変換するために使用され得る。例えば、第１の電力回路１０は、電力グリッド等の電力源１８から受容される電力を変換するために使用され得る。電力源１８は、例えば６０Ｈｚの周波数の１２０ボルト（北米標準）または５０Ｈｚの周波数の２２０〜２４０ボルト（欧州標準）の、所与の電圧の交流として、より望ましい電圧に提供され得る。本発明の許容可能な入力電圧範囲は、世界中の幹線電力の範囲を許容するように、５０または６０Ｈｚの低圧８５ボルト〜高圧３００ボルトである。所望の電圧の出力電力は、５ボルトの直流（ＶＤＣ）または任意の所望の波形のＡＣ信号等の直流で供給され得る。
【００５７】
一態様において、本発明の第１の電力回路１０は、従来技術の電力供給源の変圧器を直列の周波数依存性反応デバイス１４と置き換えた、電力供給回路を提供する。下でより完全に論じられるように、周波数依存性反応デバイス１４は、全般に、その電圧レベルが周波数とともに変化する交流を通過させる。換言すれば、周波数依存性反応デバイス１４は、周波数に依存する様々な効率で、電流を通過させる。適切な値の選択によって、コンデンサは、損失のない電圧降下を許容することができる。したがって、電力回路１０は、変圧器を含む標準電力供給源回路の非効率性を回避する。従来技術の変圧器に基づく回路の非効率性は、一般的に、少なくとも部分的には、過剰に発生した熱として呈される。
【００５８】
図１に戻ると、スイッチングデバイス１２は、電力源１８に連結される。スイッチングデバイス１２は、制御信号を受容し、交流電力信号を生成するように適合される。交流電力信号の周波数は、制御信号に対応する。
【００５９】
下でより完全に説明されるように、制御信号は、（マイクロプロセッサに基づき得る）制御要素２０によって発生される。一実施形態において、制御信号は、可変周波数である。制御信号の周波数は、所望の出力電力を送達するように修正される。
【００６０】
周波数依存性反応デバイス１４は、スイッチングデバイス１２に電気的に連結され、交流電力信号を受容し、低減された電圧レベルを有する交流出力電力信号を生成する。周波数依存性反応デバイスは、スイッチングデバイス１２によって送達される交流電力に対する、出力電力信号の所望の電圧を達成するように選択される。
【００６１】
図１に戻ると、第１の電力回路１０は、適切な電力コネクタまたはユニバーサルシリアルバス（ＵＳＢ）ポート等のポート２２を通して、出力セクション１６から電力を提供し得る。例示される実施形態において、電力デバイス２は、制御要素２０に電気的に連結される第２の電力回路２４を含み、第２の電力コネクタまたはポート２６を通して出力電力を提供する。一実施形態において、第２の電力回路２４は、第１の電力回路１０に類似するまたは同一である。
【００６２】
第１の電力回路１０の第１実施例は、図２で示される。第１の電力回路１０は、入力または整流回路２８を含む。入力回路２８は、電力源１８に電気的に連結される。入力回路２８は、入力電力を、入力電力に依存する電圧のＤＣ電圧に変換する。例えば、一実施形態において、入力電力は、６０Ｈｚの１２０ボルトであり、そして、入力回路２８は、入力電力をおよそ１８０ボルト（ＤＣ）に変換する。
【００６３】
例示される実施形態において、入力回路２８は、電力源１８の高圧側および低圧側に連結される第１および第２の入力ターミナルを有する、第１の全波ブリッジ整流器３０を含む。第１の全波ブリッジ整流器３０の出力端子は、インダクタ３２を含む回路に連結される。インダクタ３２の端部は、それぞれ、第１および第２のコンデンサ３６、３８を通して接地に電気的に連結される。全波ブリッジ整流器３０の全波整流出力は、例えばこの回路によっておよそ１８０ボルトのＤＣ電圧信号に変換される。
【００６４】
スイッチングデバイス１２は、制御要素２０から制御信号を受容し、入力回路２８のＤＣ電圧出力を交流電力信号に変換する。交流電力信号の周波数は、制御信号に対応する。
【００６５】
一実施形態において、スイッチングデバイスは、第１の対のトランジスタ４０Ａおよび第２の対のトランジスタ４０Ｂを含み、対４０Ａ、４０Ｂはどちらも、トーテムポール配設で配設される。
【００６６】
例示される実施形態において、第１の対のトランジスタ４０Ａは、第１のＰチャネルＭＯＳＦＥＴトランジスタ４２と、第１のＮチャネルＭＯＳＦＥＴトランジスタ４４とを含む。第２の対のトランジスタ４０Ｂは、第２のＰチャネルＭＯＳＦＥＴトランジスタ４６と、第２のＮチャネルＭＯＳＦＥＴトランジスタ４８とを含む。
【００６７】
各対のトランジスタ４０Ａ、４０Ｂは、第１および第２のドライバ回路５０Ａ、５０Ｂによって駆動される。ドライバ回路５０Ａ、５０Ｂは、制御要素２０に電気的に連結される。ドライバ回路５０Ａ、５０Ｂは、制御信号を受容し、ドライバ信号をそれぞれの対のトランジスタ４０Ａ、４０Ｂに送達する。
【００６８】
第１の対のトランジスタ４０Ａは、スイッチング回路１２の出力の高圧側５２を駆動し、第２の対のトランジスタ４０Ｂは、スイッチング回路１２の出力の低圧側５４を駆動する。第１の対のトランジスタ４０Ａおよび第２の対のトランジスタ４０Ｂの出力は、互いに対して１８０度異なる位相である。換言すれば、スイッチング回路の出力の高圧側５２が高いときに、スイッチング回路の出力の低圧側５４は低い。そして、出力スイッチング回路の高圧側５２が低いときに、スイッチング回路１２の出力の低圧側５４は高い。
【００６９】
例示される実施形態において、第１のドライバ回路５０Ａは、制御要素２０に連結される第３のＮチャネルＭＯＳＦＥＴトランジスタ５６と、第３のＮチャネルＭＯＳＦＥＴトランジスタ５６に連結される第３のＰチャネルＭＯＳＦＥＴトランジスタ５８と、第３のＰチャネルＭＯＳＦＥＴトランジスタ５８と接地との間に連結される抵抗器６０とを含む。第１のドライバ回路５０Ａはまた、制御要素２０と第１のＰチャネルＭＯＳＦＥＴトランジスタ４２との間に連結される第４のＮチャネルＭＯＳＦＥＴトランジスタ６２も含む。
【００７０】
例示される実施形態において、第２のドライバ回路５０Ｂは、制御要素２０に連結される第５のＮチャネルＭＯＳＦＥＴトランジスタ６４と、第５のＮチャネルＭＯＳＦＥＴトランジスタ６４に連結される第４のＰチャネルＭＯＳＦＥＴトランジスタ６６と、第４のＰチャネルＭＯＳＦＥＴトランジスタ６６と正のレール電圧、例えば＋１５ボルトとの間に連結される抵抗器６８とを含む。第２のドライバ回路５０Ｂはまた、制御要素２０と第２のＰチャネルＭＯＳＦＥＴトランジスタ４６との間に連結される第６のＮチャネルＭＯＳＦＥＴトランジスタ６８も含む。
【００７１】
例示される実施形態において、各対のトランジスタ４０Ａ、４０Ｂは、トーテムポール構成のＮチャネルＭＯＳＦＥＴ４４、４８の上の、高圧側構成のＰチャネルＭＯＳＦＥＴ４２、４６から成る。この実施形態において、ドライバ回路５０Ａ、５０Ｂの方形波出力は、同位相であるが、ＤＣレベルに関してはオフセットされる。
【００７２】
代替の実施形態において、第１のドライバ回路５０Ａおよび第２のドライバ回路５０Ｂ（およびアイソレータ８８、９０）は、集積回路（ＩＣ）ドライバと置き換えられ得る。加えて、各対のトランジスタ４０Ａ、４０Ｂは、トーテムポール構成の１対のＮチャネルトランジスタと置き換えられ得る。この配設において、ＩＣドライバの方形波出力は、１８０度異なる位相である。
【００７３】
周波数依存性反応デバイス１４は、例示される実施形態の７０Ａ、７０Ｂのような、少なくとも１対の反応要素を含む。高圧側５２および低圧側５４がどちらも駆動されるので、周波数依存性反応デバイス１４は、第１の反応要素７０Ａと、第２の反応要素７０Ｂとを含む。例示される実施形態において、第１の反応要素７０Ａおよび第２の反応要素７０Ｂは、コンデンサ７２Ａ、７２Ｂである。コンデンサ７２Ａ、７２Ｂは、ナノコンデンサであり得、また、強誘電体およびコア−シェル材料に基づくもの、ならびにナノワイヤ、ナノピラー、ナノチューブ、およびナノ多孔性材料に基づくものであり得る。
【００７４】
実際に、制御要素２０からの制御信号の周波数は、交流電力信号の周波数を制御する。例えば、全般的に、スイッチング回路１４は、入力回路２８の出力電圧に基づくピーク電圧を有し、制御信号に基づく周波数を有する交流を作成する。コンデンサ７２Ａ、７２Ｂの値は、交流電力信号の周波数に基づいて選択されるので、電力源１８から利用される電力量、およびしたがって、電力回路１０、２４の効率を制御することができる。
【００７５】
一実施形態において、出力電力信号は、目標電圧、例えば５ボルトのＤＣ電圧である。図２で示されるように、周波数依存性反応デバイス１４はまた、交流信号をコンデンサ７２Ａ、７２Ｂから、ＤＣ電圧に変換するために、第２の全波整流器７４も含み得る。
【００７６】
電力回路１０の出力サブセクション１６は、フィルタを含み、スイッチング回路１４の出力を調整する。出力セクション１６は、インダクタ７６と、コンデンサ８０とを含む。
【００７７】
出力セクション１６はまた、抵抗器８２、８４を備える分圧器も含む。分圧器の出力は、制御要素２０に送給される（以下を参照されたい）。
【００７８】
例示される実施形態において、制御要素２０は、マイクロプロセッサ８６と、低圧側アイソレータ８８および高圧側アイソレータ９０とを含む。
【００７９】
２つの高圧側アイソレータ出力は、互いに１８０度異なる位相である。２つの低圧側アイソレータ出力も、互いに１８０度異なる位相である。アイソレータ８８、９０は、電力源１８から充電されているデバイスを切り離す。この絶縁の目的は、ユーザに対する感電の危険を排除することである。
【００８０】
分圧器回路８２、８４を使用することで、制御要素２０、すなわち、マイクロプロセッサ８６は、伝送される実電圧を感知することができる（実電圧は、例えば、回路構成要素の製造許容差に基づいて変動させることができる）。分圧器回路８２、８４の電圧出力は、マイクロプロセッサ８６のＡ／Ｄ入力に入力される。制御要素２０はまた、感知抵抗器７８を通して送達されている電流を感知することもできる。感知電圧および送達電流に基づいて、制御要素２０は、制御信号の周波数を修正して、電力回路１０の出力を微調整し、より正確に制御することができる。
【００８１】
本発明の一態様において、マイクロプロセッサ８６または制御要素２０は、（分圧器回路８２、８４を通して）出力電力信号を監視し、スイッチングデバイス１２および周波数依存性反応デバイス１４への制御信号を調整して、電力出力を仕様の範囲内に保つ。制御要素２０は、マイクロプロセッサ８６と、関連する制御プログラムとを含む。分圧器回路８２、８４の出力は、出力信号（複数可）の周波数を計算／修正するために使用される。すなわち、周波数は、より多くの電圧が必要とされる場合には高くされ、より少ない電圧が必要とされる場合には低くされる。
【００８２】
制御プログラムは、異なる出力負荷条件、構成要素の許容値、異なる動作点での構成要素パラメータの変動、温度による構成要素の変化を補償し得る。制御プログラムはまた、複数の動作パラメータを監視して、安全でないか、または動作範囲から外れた状態が検出された場合に、スイッチングデバイスをオフにし、出力から電力を除去する。
【００８３】
全般に、制御ループは、出力電力信号を監視し、スイッチングデバイスの周波数を調整して、出力電力信号をその動作限界の範囲内に留めさせる。制御ループは、制御決定のために、周波数依存性反応要素１４の公称特性を使用する。例えば、出力電力信号が動作限界未満である場合、周波数は、より多くの電力を出力に送達するように変更される。制御ループは、取り付けられた負荷を過電力にしないようにするためのスロースタートアップシーケンス、ならびに誤りの監視および処理のような他のタスクを行う。
【００８４】
本発明の一態様において、コンデンサ７２Ａ、７２Ｂのインピーダンスは、次のように定義される理想的なコンデンサとして表すことができる。
【数１】
2015529442.tif 000003
【００８５】
式中、ｆは、制御信号の周波数をヘルツで表し、Ｃは、コンデンサの値をファラッドで表す。インピーダンスの値は、使用される周波数に反比例するので、コンデンサの値は、最も高い所望の信号周波数で最も低い必要とされるインピーダンスを生成するように選択される。本発明において、可能な限り最も低いインピーダンスには、可能な限り最も低い入力電圧（Ｖｉ）、最も高い電流負荷（Ｉｍａｘ）、最大の許容可能なスイッチング周波数（ｆｍａｘ）が所望される。
【００８６】
コンデンサ７２Ａ、７２Ｂの目的は、二次側を所望の出力にさらに調節する、減衰させた電圧源を二次側に供給することである。コンデンサに印加される信号Ｖｉから二次側の所望の電圧Ｖｓを引いたものが、コンデンサ７２Ａ、７２Ｂの電圧減衰に等しい。各コンデンサ７２Ａ、７２Ｂを通る電流は、二次側に対する負荷によって必要とされる電流に等しい。コンデンサの所望のＺは、次式を使用して見出される。
【数２】
2015529442.tif 000004
【００８７】
コンデンサの適切な値は、Ｚおよびｆｍａｘを使用した理想的なコンデンサの式を使用して計算することができる。
【００８８】
コンデンサ値は、必要な総減衰静電容量を与える。完全な絶縁が必要とされる場合は、２つのコンデンサを使用してＡＣ信号の両側を絶縁する。これらの２つのコンデンサは直列接続であり、次の関係でコンデンサを直列に加える。
【数３】
2015529442.tif 000005
【００８９】
回路を平衡させるために、２つの構成コンデンサＣｃの値を等しくする。したがって、
【数４】
2015529442.tif 000006
となり、
Ｃｃ＝２×Ｃである。
【００９０】
Ｃｃの値は、回路の中に配置される実際の構成要素の値である。
【００９１】
図３〜図１６を参照すると、本発明の一実施形態において、電力デバイス２は、筐体１００内に含まれる。例示される実施形態において、筐体１００は、電力デバイス２が位置する空洞を形成する１対の半殻部（第１の半殻部１００Ａおよび第２の半殻部１００Ｂ）を備える。１対の半殻部１００Ａ、１００Ｂは、クリップ、接着剤、または締結具、任意の締結手段、および同類のもの、またはそれらの組み合わせによって、ともに保持され得る。例示される実施形態において、電力デバイス２は、２つの電力回路１０、２４を含み、該電力回路は、第１の半殻部１００Ａおよび第２の半殻部１００Ｂにそれぞれ位置するＵＳＢポートとして示される、第１のポート２２および第２のポート２６に電力を提供する。例示される実施形態では、２つのＵＳＢポートが示されているが、より多いまたはより少ないポートが提供され得、また、該ポートは、ノートブックおよびラップトップで使用されるような、ＵＳＢ規格または他の規格に基づくもの、およびコネクタであり得ることを認識すべきであることに留意されたい。
【００９２】
筐体１００は、第１の端部１０２Ａおよび第２の端部１０２Ｂを有する。各端部１０２Ａ、１０２Ｂは、電気プラグ１０４Ａ、１０４Ｂを制御可能に形成し得る。電気プラグ１０４Ａ、１０４Ｂは、異なる国際規格に準拠し得る。例えば、図１０において、第１の電気プラグ１０４Ａは、第１の端部１０２Ａおよび第１の対のプロング１０６Ａによって形成される北米規格のプラグであり、第２の電気プラグ１０４Ｂは、第２の端部１０２Ｂおよび第２の対のプロング１０６Ｂによって形成される欧州規格のプラグである。図１２に関して、どちらのプラグも、（代替の端部１０４Ｂ’および代替のプロング１０６Ｃによって形成される）豪州規格等の、任意の他の規格を満たすように構成され得る。
【００９３】
実際に、デバイス２は、３つのモード、すなわち、貯蔵モード、第１のモード、および第２のモードを有する。貯蔵モードでは、１組のプロング１０６Ａ、１０６Ｂ、１０６Ｃのどちらも、（図３〜図９で示されるように）筐体１００内に収容される。
【００９４】
第１のモードでは、第１の電気プラグ１０４Ａを備えるプロング１０６Ａが、第１の端部１０２Ａの第１の組の開口部１０８Ａを通って延在する（図１０を参照されたい）。
【００９５】
第２のモードでは、第２の電気プラグ１０４Ｂ、１０４Ｂ’を備えるプロング１０６Ｂ、１０６Ｃが、第２の端部１０２Ｂ、１０２Ｂ’の第２の組の開口部１０８Ｂ、１０８Ｂ’を通って延在する（図１１および図１２を参照されたい）。
【００９６】
図３〜図９、図１３、および図１５に関して、電力デバイス２は、作動デバイス１１０を含む。作動デバイス１１０は、ボタン１１２と、プロング受容装置１１４と、ダストカバー１１６とを含む。プロング受容装置１１４は、第１の両頭プロング構造１１８および第２の両頭プロング構造１２０を受容する、第１および第２のスロットを含む。各両頭プロング構造１１８、１２０は、示されるように、各１組のプロングの対の１つを形成する。プロング構造１１８、１２０は、第１の電力回路１０および第２の電力回路２４に電気的に連結される。
【００９７】
ボタン１１２は、ダストカバー１１６の反対側に取り付けられるかまたは形成される。ボタン１１２は、筐体１００に形成されるスロット１２２を通って延在し、該スロットに沿って移動可能である。スロット１２２に沿ったどちらかの方向におけるボタン１１２の作動は、対になったプロング１０６Ａ、１０６Ｂ、１０６Ｃの１つをそれぞれの開口部１０８Ａ、１０８Ｂ、１０８Ｂ’を通って延在させる。
【００９８】
図１３で示されるように、ダストカバー１１４は、筐体１００の内面全体を覆う。ダストカバー１１４の下部分１２４は、開口部を覆うか、または封鎖して、塵埃および他の汚染物質が筐体１００の中へ進入するのを防止するか、または最小にする。ボタン１１２がスロット１２２の一端部に向かって操作されると、それぞれのプロング１０６Ａ、１０６Ｂ、１０６Ｃが、開口部１０８Ａ、１０８Ｂ、１０８Ｃに向かって移動し、該開口部を通って延在する。同時に、ダストカバー１１０も移動する。ダストカバー１１０のそれぞれの上部分１２６は、それぞれの開口部１０８Ａ、１０８Ｂ、１０８Ｃに向かって移動し、よって、ダストカバーのそれぞれの組の開口部１２８、１３０は、全般的に、開口部と整列され、それによって、プロング１０６Ａ、１０６Ｃ、１０６Ｃが該開口部を通過することを可能にする。
【００９９】
図１４を参照すると、一実施形態において、電力回路１０、２４は、３つの別個のＬＥＤ回路１３２Ａ、１３２Ｂ、１３２Ｃを含む（示されるように、それぞれが、ＬＥＤと直列の抵抗器を備える）。第１のＬＥＤ回路１３２Ａおよび第２のＬＥＤ回路１３２Ｂは、それぞれ、第１のＵＳＢポート２２および第２のＵＳＢポート２６を点灯させるために使用される。筐体１００の両側に位置するロゴ１３４の背後には、第３のＬＥＤ回路１３２Ｃが位置する。
【０１００】
一実施形態において、第３のＬＥＤ回路１３２Ｃを使用したロゴ１３４の照明は、ポートのうちの１つを通して給電または充電されるデバイスに電力を供給するために使用される。ポートの照明は、取り付けられたデバイス（図示せず）が充電されていることを確認するために使用され得る。現在の関連する充電状態を通信するために、パルススキームが実装され得る。例えば、（それぞれのＵＳＢポートのための）ＬＥＤは、充電されているデバイスが低充電状態であるときに素早くパルスされ得、パルス速度は、デバイスが満充電に近づくにつれて減少する。
【０１０１】
図１７および図１８を参照すると、筐体１００’の代替の実施形態が示される。代替の筐体１００’は、第１のＵＳＢポート２２および第２のＵＳＢポート２６（筐体の両側に位置する）と、ロゴ１３４とを含む。別個の対のプロング１０６Ａ、１０６Ｂは、筐体１００’に回転可能に連結され、電力デバイス２に電気的に連結される。
【０１０２】
代替的な手法は、本明細書で説明されるＰＳＳｏＣまたはＰＳＳｉＰとして、コンデンサに基づく電力供給源を集積半導体（電力ＩＣ）に「縮小する」ことである。１つの方法は、本明細書で代替の電圧エネルギーウェル細分ラダー１４０（「フィッシュラダー」）過程と呼ばれ、回路上に存在する半導体チップに統合することができる（図２０）。マイクロコントローラ、コンデンサ、およびＭＯＳＦＥＴを有するＰＳＳｏＣは、モノリシックな電力ＩＣチップの内部に、またはパッケージの外部に存在させることができる（図２１）。あるいは、マイクロプロセッサは、同じパッケージ（ＰＳＳｉＰ）の中で電力ＩＣと併せて使用することができる。
【０１０３】
加えて、コンデンサの１つ以上は、外部にあり得る。（図２２）。
【０１０４】
あるいは、コンデンサの１つ以上は、外部にあり得る。（図２３）。
【０１０５】
あるいは、コンデンサの１つ以上およびＭＯＳＦＥＴの１つ以上は、外部にあり得る。（図２３）。
【０１０６】
このエネルギーウェルフィッシュラダー手法では、最初に、ＶＡＣが整流され、フィルタリングされる。（図２０）。次いで、電流は、ＶＤＣとして半導体チップに進入し、均等または不均等なエネルギーウェルセル１４２（すなわち、コンデンサおよび／もしくはバッテリ、または他のエネルギー貯蔵デバイス）の「ラダー」細分ツリーの使用を通して、分離されたエネルギーウェルセル１４２に細分され、任意の分圧、極小電圧から大電圧（すなわち、０．１０Ｖ、１Ｖ、５Ｖ等）で、異なる電圧の範囲に設定される。より高い電圧のウェルは、チップの流入側にあり、続いて、チップの出力側のより低い電圧のウェルまで降圧する。これは、コンデンサエネルギーウェルラダー１４０で示されるように、レールからのより高い電圧が半導体チップの入力部分に進入し、そして、低い電圧がチップから出力することを可能にする（図２４）。多数のエネルギーウェルセルが使用されなかった場合、ラダーの一部からの引き出しがより下位のエネルギーウェルセル１４２に影響を及ぼし、したがって、寄生の問題を生じさせるので、チップの内部には、多数のエネルギーウェルラダー１４０が存在する。このエネルギーウェルフィッシュラダーツリーは、多数のツェナーダイオード（図２４）、多数の順方向バイアスダイオード（図２５）、または抵抗器、多数のコンデンサ（図２６）から構成することができる。抵抗器は、潜在的な電力損失のため、効率的にならない可能性がある。しかしながら、ツェナーまたはダイオードの場合、一定かつ繰り返し可能な電圧降下といった利点を有する。これは、１１０ＶＡＣを使用した場合に、１８０ＶＤＣを完全に降下させるのに十分なダイオードおよびコンデンサ／バッテリの使用を通して、電圧降下が均等に分散されることを可能にする。
【０１０７】
エネルギーウェルは、１１０ＶＡＣ／２４−ＶＡＣからの完全な変換を提供することができ、または「第２段階」の変換によって拡張すること、すなわち、２５Ｖでエネルギーウェル変換を終わらせ、さらなる低減を行い、必要に応じて、高効率のバックコンバータによって所望の電圧／電流に下げることができる。
【０１０８】
このチップ方法は、ブロック図（図２７）で示されるように、多段階を使用し、該段階は、（ｉ）入力電力管理サブシステム（また、流入電力の遮断も制御する）、（ｉｉ）多数のエネルギーウェル充填サブシステム（アウトラッシュスキームが終わるまで、エネルギーが保持される）、（ｉｉｉ）ラダー満杯サブシステム（放出されるまで、電力の変動電圧が「ツリー」上で保持される）、および（ｉｖ）フィードバックループ（流入電流が各ラダーに対して開かれるか、または閉じられる）、である。
【０１０９】
この分割が達成されると、各ノードのエネルギーは、さらなる変換を達成することができる前に、エネルギーウェルに少なくとも一時的に貯蔵されなければならない。
【０１１０】
図２８で示されるように、サブシステムは、エネルギー収集サブシステムとともに機能し、ラダーウェルは、収集ＦＥＴを介してレール電気を収集する。次いで、「唯一の（ｏｎｅ  ａｎｄ  ｏｎｌｙ  ｏｎｅ）」コレクタ機構が起動され（図２８）、特定の出力（複数可）に必要とされる正確なエネルギーウェルまたはエネルギーウェルの組み合わせからエネルギーを収集する。その後に、エネルギーは、ＦＥＴゲートウェイを通して、コンデンサに基づく絶縁サブシステムにパイプされる（図２８）。
【０１１１】
加えて、エネルギーウェルラダーツリーをエネルギーウェルに接続し、次いで、ウェルからのエネルギーを出力に接続するために、「アドレッシングスキーム」がなければならず、ある種類のアドレッシングスキームが必要とされる。これは、電圧変換の方法に密接に関係している。したがって、種々の変換スキームおよびそれらのアドレッシングスキームが、下で説明される。
【０１１２】
加えて、図２９および図３１ａで示される、出力絶縁サブシステムがなければならない。図２９の回路は、以下のように説明され、最初に、組み込みコンデンサがエネルギー転送および電力絶縁に利用される。次いで、クワッドＦＥＴが、示されるように、コレクタ出力からチップ出力にコンデンサを切り替える。コンデンサは、最も効率的なエネルギー転送のために、上で概説されるように最適化され、チップ出力絶縁スキームをもたらし、電流容量は、コンデンサの切り替え速度の関数である。
【０１１３】
次いで、システム全体は、エネルギーウェルサブシステムと相前後するが別個に動作する、「フェールセーフ」半導体サブシステムに対して責任を担う。このフェールセーフサブシステムは、過熱の問題、絶縁の問題、または他の内部完全性の問題に備えて、「オーバーライド」機構として、非常に高いクロック速度で動作して、別個のクロックに対する入力電力を遮断する。電流の制限は、「抵抗器」ではなく、エネルギーウェルラダー１４０への流入の真の遮断／停止である。これは、ラダーが満杯であるか、過熱しているか、または他の問題のときに、ラダーが破損するのを防止する。フェールセーフサブシステムはまた、エネルギーウェルセル１４２が、ラダー内に「閉じ込められた」エネルギーで充填されること、および機構が、入力電力を遮断することを可能にし、内部「ブートストラップ」の命題を作成する。
【０１１４】
本発明は、電力ＩＣからエネルギー出力を作成する、複数の方法を組み込む。第１は、「バルク変換スキーム」である（図３０）。（以下の番号付けされた参照は、図３０によるものである）。バルク変換スキームは、ＦＥＴ（Ｑ１〜ＱＮ）を使用し、一連のコンデンサ（Ｃ１〜ＣＮ）を交互に直列に接続して、入力ツリー（Ｄ１〜ＤＮ）から電力を抽出し、次いで、並列に、エネルギーを出力に運搬する、という概念である。
【０１１５】
第１のエネルギーウェルセル１４２を調査することによって、他の全てを推定することができる。入力では、状態Ｑ１およびＱ２がオンにされ、Ｑ３およびＱ４がオフにされる。これは、ダイオードＤ１の両端にコンデンサＣ１を接続する。したがって、入力ツリーによってダイオードの両端で降下したいかなる電圧もコンデンサＣ１に印加され、該コンデンサを充電する。出力状態に移行させるために、最初に、ＦＥＴＱ１およびＱ２がオフにされる。これは、コンデンサＣ１を入力ツリー上のその位置から絶縁する。次いで、不感時間として知られる適切な間隔の後に、ＦＥＴＱ３およびＱ４がオンにされて、充電されたコンデンサＣ１を出力に取り付ける。不感時間は、いかなる状況であっても、入力が出力に接続されないことを確実にするために必要であり、したがって、絶縁が強固に維持される。この接続は、コンデンサＣ１が、そのエネルギー負荷を出力回路に放電することを可能にする（後で詳述する）。コンデンサＣ１が放電するために必要とされる時間として画定される適切な期間の後に、ＦＥＴＱ３およびＱ４がオフにされ、出力回路からＣ１を切断する。絶縁を保証するという同じ理由から、別の不感時間の期間が観察される。次いで、過程が繰り返される。全ての低圧側出力ＦＥＴ（Ｑ４、Ｑ８、ＱＮ、ＱＮ−４等）は、ともに接続されて、連結された出力マイナス信号を作成する。また、全ての高圧側出力ＦＥＴ（Ｑ３、Ｑ７、Ｑ−１、ＱＮ−５等）も、ともに接続されて、連結された出力プラス信号を作成する。出力状態であるときには、全てのコンデンサ（Ｃ１〜ＣＮ）がともに並列に接続される。他の全てのセルは、ここで説明されるものと同じである。例えば、１８０ＶＤＣが入力ツリーの両端に印加され、ダイオードが６ボルトのツェナーであった場合、３０のセル（６×３０＝１８０）を、１８０ＶＤＣを降下させることが必要である。
【０１１６】
全ての入力ＦＥＴ（Ｑ１、Ｑ２、Ｑ５、Ｑ６、ＱＮ−２、ＱＮ−３等）は、ともに接続されるそれぞれのゲートを有する。また、全ての出力ＦＥＴ（Ｑ３、Ｑ４、Ｑ７、Ｑ８、ＱＮ、ＱＮ−１等）も、ともに接続されるそれぞれのゲートを有する。これは、単一の入力制御および単一の出力制御が存在することを可能にする。上の例の場合、回路が入力状態であるときに、３０のコンデンサの全てが同時に充電される。全てのダイオード（Ｄ１〜ＤＮ）が同じ６ボルトの降下を生じるので、各コンデンサは、同じ６ボルトのレベルに充電される。回路が出力状態であるときには、全てのコンデンサ（Ｃ１〜ＣＮ）が並列に接続され、したがって、それらのエネルギーをともにプールする。上の例において、これは、コンデンサのそれぞれの入力から各コンデンサが受容する電流の３０倍の電流容量を伴う、６ボルトの出力を提供する。
【０１１７】
この過程は、変圧器の動作方法に類似しており、また、変圧器の一次側に印加される比較的低い電流で高い電圧をトレードし、変圧器の出力において比較的高い電流で低い電圧を送達することができる。負荷に送達される電力量（ボルト×アンペア）は、一次側に送達される量から熱として放散される関連損失を差し引いたものと同じ量である。同じ物理的原理が、上で説明される回路に当てはまる。主な違いは、回路全体を１つの集積回路ダイ上に集めることができ、それによって、同等の電力能力で、変圧器よりもはるかに小型であることである。もう１つの大きな違いは、低損失ＦＥＴの使用によって大幅に向上したエネルギー効率である。
【０１１８】
本発明の別の態様では、本発明で「階段ステップ変換スキーム（ＳＳＣＳ：Ｓｔａｉｒ  Ｓｔｅｐ  Ｃｏｎｖｅｒｓｉｏｎ  Ｓｃｈｅｍｅ）」と呼ばれるものがある。このスキームは、バルク変換方法の変形例である。いくつかの場合において、全てのコンデンサのバルクスイッチングによって同時に生成されるノイズは、許容できない。この場合、変形例は、一度に１つのエネルギーウェルセル１４２（コンデンサ）のエネルギーを転送することである。これは、下で説明されるＤｉａｌ−Ａ−Ｖｏｌｔスキームの復号方法を利用することによって達成される。トレードオフは、バルク転送方法は、より速いが、（電流サージによって引き起こされる）ノイズが非常に高いことである。ＳＳＣＳ方法は、個々のコンデンサがそのエネルギーを異なる時点で出力に送達し、それによって、個々の電流サージが非常に低くなるので、サイクル時間はより遅くなるが、発生するノイズは少ない。
【０１１９】
本発明の別の態様において、エネルギーウェルラダーサブシステム１４０は、図２４、図２５、および図２６に組み込まれた「真理値表」等の方法を使用する。
【０１２０】
本発明の別の態様では、エネルギーウェルラダーサブシステム１４０によって可能となる、「ｄｉａｌ−ａ−ｖｏｌｔａｇｅ」概念がある。この概念（図２４、図２５、図２６）は、ＦＥＴ（Ｑ１〜ＱＮ）を使用して、単一のエネルギーウェルセル１４２を選択して、エネルギーを出力処理回路へ輸送する。これらのＦＥＴは、特定のアドレスから単一の場所を定義する標準メモリマトリクスによって制御される。１つを選択することで電圧を提供し、該電圧は、１つ以上の出力に対する所望の電圧を「ダイヤルする」ための、ＰＳＳｏＣ／ＰＳＳｉＰ内の知能によって調節することができる。
【０１２１】
単一の８つのダイオード（図２４）で、サブセクションが表される。各ＦＥＴ（Ｑ１〜Ｑ８）は、ＦＥＴデコーダドライバの出力によって制御される。関連する真理値表は、その入力に印加される３ライン２進コードによってどのＦＥＴが有効にされるのかを説明する。ＦＥＴの出力は、ともにバスで輸送され、任意の選択されたウェル電圧を出力に接続することを可能にする。１つのサブセクションをもう１つの上にスタックし、追加的な論理を加えて、アクティブバンクを有効にすることによって、より大きいツリーが構築される。
【０１２２】
本発明の別の態様では、「スイッチトキャパシタ出力アイソレータ」がある（図３１ａ）。
【０１２３】
このサブシステムは、最初に、コンデンサ（Ｃ１）を、選択されたＦＥＴの出力（Ｑ１）および入力電力のマイナス（Ｑ３）に接続する。これによって、Ｃ１を選択された電圧に充電することを可能にする。出力状態に移行させるために、最初に、ＦＥＴＱ１およびＱ３がオフにされる。これは、コンデンサＣ１を入力エネルギーウェルラダーツリー上のその位置から絶縁する。次いで、不感時間として知られる適切な間隔の後に、ＦＥＴＱ２およびＱ４がオンにされて、充電されたコンデンサＣ１を出力に取り付ける。不感時間は、いかなる状況であっても、入力が出力に接続されないことを確実にするために必要であり、したがって、絶縁が強固に維持される。この接続は、コンデンサＣ１が、そのエネルギー負荷を出力回路に放電することを可能にする。コンデンサＣ１が放電するために必要とされる時間として定義される適切な期間の後に、ＦＥＴＱ２およびＱ４がオフにされ、出力回路からＣ１を切断する。絶縁を保証するという同じ理由から、別の不感時間の期間が観察される。次いで、所望の電流出力のために、過程が繰り返される。
【０１２４】
図３１ｂは、シフトレジスタを含む、エネルギーウェルフィッシュラダー１４０の概略図である。図３１ｃは、エネルギーウェルラダー１４０とともに使用され得る、シフトレジスタの機能概略図である。図３１ｄは、図３１ｃで示されるシフトレジスタのタイミング図である。一実施形態において、高レベルの入力ＤＣ電圧を低レベルの入力ＤＣ電圧に変換する方法は、所望の電圧を管理するための共同努力において、例えばエネルギーウェルフィッシュラダー１４０等のサイズ調整可能なエネルギー貯蔵池とともに、例えばエネルギーウェルセル１４２等の単一のスイッチングコンデンサを利用することを含む。単一のスイッチトキャパシタは、少量の高圧水を池の中へ吐出している消防ホースに類似している。高圧水流は、その少量の水を吸収する一方でその水位を大幅に増加させない非常に大きい池によって、その圧力が放散される。同様に、単一のスイッチングコンデンサは、その入力によって高電圧に充電されているが、全体として限られた量のエネルギーを含む。これは、エネルギー池によって迅速に吸収され、該池の中へエネルギーが放電され、任意のかなりの程度まで池の電圧レベルに影響を及ぼさない。
【０１２５】
水の池のサイズは、池の中へ注入する消防ホースがその水位を上昇させることができる速度に影響を及ぼす。小さい池は、大きい池よりもその水位が非常に急速に増加することが分かるであろう。同様の様式で、任意の所与の速度で単一のスイッチングコンデンサによって充電されるときに、小さいエネルギー池は、より高い電圧レベルを維持する。
【０１２６】
したがって、調整可能なサイズのエネルギー池で構成されるシステムは、新しいエネルギーを送達するスイッチングコンデンサのクロック速度に関連するそのサイズおよびその電流送達に反比例する出力電圧を送達することができる。
【０１２７】
図３１ａを参照すると、スイッチトキャパシタＣ１は、１Ｘで表される任意の値を有し、それぞれ、Ｑ１によって入力高に、およびＱ３によって入力低に取り付けることができる。それらのゲートはどちらも、ともに（Ａ）に連結され、この点を高く上昇させることによって取り付けを可能にする。同様に、Ｑ２は、エネルギー池の高入力に接続するために使用され、Ｑ４は、エネルギー池の低入力に接続するために使用される。それらのゲートはどちらも（Ｂ）に接続され、その地点を高く上昇させた場合に、Ｃ１が出力に取り付けられることを意味する。
【０１２８】
入力と出力との間の絶縁は、Ｑ２、Ｑ４が「オン」であるときに、Ｑ１、Ｑ３を決して「オン」にさせないことによって維持され、逆も同様である。これは、「ブレークビフォーメーク」スイッチングとして知られるものを実施することによって行われる。これは、一方の対のＦＥＴが「オン」にされる前に、もう一方の対のＦＥＴが「オフ」にされる時間の間に、適切な不感時間が確立されるようにすることによって達成される。
【０１２９】
図３１ｂで示されるように、かなり大きいエネルギー池は、２進様式でＣ１〜Ｃ８と対にされるＦＥＴＱ１〜Ｑ８を含む。Ｃ１は、１Ｘの値を有し、Ｃ２は、２Ｘの値を有し、Ｃ３は、４Ｘの値を有し、Ｃ４は、８Ｘの値を有し、Ｃ５は、１６Ｘの値を有し、Ｃ６は、３２Ｘの値を有し、Ｃ７は、６４Ｘの値を有し、Ｃ８は、１２８Ｘの値を有する。これは、１Ｘの漸増で１Ｘ〜２５６Ｘの静電容量値によって、池のエネルギーサイズを変動させることができることを意味する。
【０１３０】
調整可能な能力は、シフトレジスタを使用することによって提供され（図３１ｃおよび３１ｄで示される）、その動作を説明するために、機能および真理値表のブロック図を示す。エネルギー池の静電容量状況を表すために、１バイト（８ビット）が使用され得る。このバイトをシフトレジスタにロードすることは、それを、高位ビットから始めて、１度に１ビットをＳＥＲに提示することによって達成され、ＳＲＣＬＫを使用してビット毎にシフトレジスタＱ１Ａ〜Ｑ８Ａにクロックされる（図３１ｄで示される）。ＳＲＣＬＫの各正の移行は、ＳＥＲの状態を、次の段階にシフトする（Ｑ１ＡからＱ２Ａ、Ｑ２ＡからＱ３Ａ等）ことを可能にする。８クロックサイクル後に、ＲＣＬＫが記憶され、データを記憶レジスタアレイ（Ｑ１Ｂ〜Ｑ８Ｂ）にラッチする（Ｑ１ＡからＱ２Ｂ、Ｑ２ＡからＱ２Ｂ等）。
【０１３１】
Ｑ１Ｂ〜Ｑ８Ｂの出力は、Ｑ１〜Ｑ８のゲートに接続され、したがって、エネルギー池の静電容量レベルを決定する。この過程は、エネルギー池のサイズを変化させる必要があるときにはいつでも繰り返される。
【０１３２】
この能力は、「Ｄｉａｌ−Ａ−Ｖｏｌｔ」機能を可能にする。エネルギー池のサイズが減少すると、その電圧レベルは、スイッチングコンデンサＣ１によって、任意の固定されたエネルギー転送速度に対して増加する。よって、エネルギー池調整の主要機能は、所望の出力電圧を固定する一方で、スイッチトキャパシタサブシステムのクロックレートを利用して、現在の出力レベルを所望の電圧に維持することである。
【０１３３】
図３２ａ〜３２ｄは、本発明の実施形態による、エネルギーウェルセルの概略図である。
【０１３４】
高いＤＣ入力電圧をより低いＤＣ入力電圧に変換する別の方法は、所望の電圧を管理するための共同努力において、調整可能な蓄電コンデンサとともに、単一の高電圧蓄電コンデンサを利用することを含む。単一の高電圧コンデンサは、幅は広いが浅い池に大量の水を注入する、幅は狭いが深いバケツに類似している。双方の貯蔵部には同じ量の水が保持されているが、より幅の広い池は、深いバケツよりも幅が広いので、池に保持される位置エネルギー（水柱の高さによる水の圧力）は、より低い。これらの２つの流体の容器がパイプを介して接続された場合、２つの容器間の高さにいかなる差もなくなるまで該容器を均等にし、結果として、大部分の流体をより大きい貯蔵部に転送する。同様に、単一の高電圧コンデンサが一定の電荷を含み、この電荷がより大きいコンデンサに転送された場合、より大きいコンデンサに結果として生じる電圧は、高電圧コンデンサの初期電圧よりも小さくなり、結果として生じるシステムの電圧は、この時点で本質的に並列である２つのコンデンサに関して安定し、等しくなる。
【０１３５】
高電圧コンデンサまたは蓄電コンデンサのいずれかのサイズを変動させることによって、静電容量の比率、したがって、出力電圧と入力電圧との比率を調整することができる。下の式および回路（図３２ａで示される）は、これを実証する。式中、ＶＬｏａｄは、システムの最終電圧であり、Ｖｓｏｕｒｃｅは、ＣＨの初期電圧である。Ｊ１の位置は、Ｊ２に等しい。
【数５】
2015529442.tif 000007
【０１３６】
したがって、調整可能なサイズの蓄電コンデンサＣ２で構成されるシステムは、高電圧コンデンサおよびシステムの総静電容量の値に比例する、出力電圧ＶＬｏａｄを送達することができる。その電流送達は、切り替えを作動させる周波数に比例する。
【０１３７】
図３２ｂを参照すると、スイッチトキャパシタＣ１は、１Ｘで表される任意の値を有し、それぞれ、Ｑ１によって入力高に、およびＱ２によって入力低に取り付けることができる。理想的には、Ｑ１およびＱ２のゲートは、Ｑ１がオンである場合にＱ２がオンであり、かつＱ１がオフである場合にＱ２がオフであるように駆動される。同様に、接地戻り経路があるように、Ｑ３は、蓄電コンデンサの高入力に接続するために使用され、Ｑ４は、蓄電コンデンサの低入力に接続するために使用される。Ｑ３およびＱ４のゲートは、Ｑ３がオンである場合にＱ４がオンであり、かつＱ３がオフである場合にＱ４がオフであるようにように駆動される。
【０１３８】
入力と出力との間の絶縁は、Ｑ３、Ｑ４が「オン」であるときに、Ｑ１、Ｑ２を決して「オン」にさせないことによって維持され、逆も同様である。これは、「ブレークビフォーメーク」スイッチングを確実にすることによって行われる。これを達成するためには、Ｑ１／Ｑ２とＱ３／Ｑ４との間の「オン」状態の間の適切な不感時間を確実にしなければならない。
【０１３９】
かなり大きい蓄電コンデンサの概略は、図３２ｃで示される。この蓄電コンデンサは、２進様式でＣ２〜Ｃｎと対にされるＦＥＴＱ５〜Ｑｎで構成される。Ｃ１＝Ｃ２、Ｃ３＝Ｃ１×２１、Ｃ４＝Ｃ１×２２、．．．．．．、Ｃｎ＝Ｃ１×２ｎ
【０１４０】
コンデンササイズ制御入力は、いくつかの方法を通して制御することができる。このデバイスは、電力デバイスであるので、Ｉ２ＣまたはＰＭ／ＳＭＢｕｓ等の内蔵シリアルインターフェースが存在する可能性がある。そのような場合、Ｉ２Ｃマスターからの適切なレジスタにデータをクロックするとすぐに、選択をトリガーすることができる。
【０１４１】
結果として生じる蓄電コンデンサに対して非常に厳しい制御（Ｃ２＜Ｃ１）が所望されない限り、非常に大きい配列のコンデンサが必要になる可能性は低い。したがって、これらの選択ＦＥＴを制御するための別の可能なシナリオは、適切なＡＤＣ／コンパレータに基づくフィードバックループを有するホストマイクロコントローラもしくはマイクロプロセッサ、またはＩＣ自体のスーパーバイザーマイクロコントローラのＩ／Ｏを直接通すものである。この設定によって、入力電圧および負荷条件等に従って、配列の初期値を変化させることができる。同様に、蓄電コンデンサの値は、Ｑ１〜Ｑ４を駆動するスイッチング信号よりも速いクロックを提供することを必要とせずに、ＩＣのスイッチング速度と同じ速度で変化させることができる。
【０１４２】
図３２ｄは、一連のコンパレータを使用して蓄電コンデンサが選択される、類似する実施形態を例示する。次いで、２進エンコーダが適切なＦＥＴをオンにして、回路に加える。以前に提示したコンデンサの値が、ｎ個のコンデンサについて一連の２ｎであると想定すると、回路を完全に制御するために２ｎ個のコンパレータが必要になる。同様に、全てのコンデンサが同じ値であり得ると判定された場合、コンパレータの数は、コンデンサの数に等しい。これは、最高速度の選択方法を提供し、バルク出力コンデンサに加えて、ヒステリシスおよび高域通過フィルタリングを行うことが必要になる可能性がある。
【０１４３】
上で説明されるエネルギーウェルシステム１４０はまた、クロックサイクル毎に、Ｑｏｕｔ＝ＩＬＴＣｋに等しい、ある電荷量を負荷に送達するように構成され得る。クロックサイクル毎にソースによって送達される電荷量は、Ｑｉｎ＝ＣｉＶｓｏｕｒｃｅ／Ｎ＝ＣｉＶｏｕｔであり、Ｎ＝Ｖｓｏｕｒｃｅ／Ｖｏｕｔの比率は６３である（すなわち、３１１ＶＤＣから５ＶＤＣが得られる）。加えて、クロックサイクル毎に出力で利用可能な電荷量は、Ｑａ＝ＣｉＶｓｏｕｒｃｅ＝ＮＣｉＶｏｕｔ→Ｑｏｕｔである。ソースによって送達される平均電流は、Ｉｓｏｕｒｃｅ＝Ｑｉｎ／Ｔｃｋ＝ＣＩＶｓｏｕｒｃｅ／ＮＴｃｋである。一例として、Ｑｏｕｔ＝ＱａＩｓｏｕｒｃｅＮＴｃｋ＝ＩＬＴｃｋ→Ｉｓｏｕｒｃｅ＝ＩＬ／Ｎ→Ｐｉｎ＝Ｐｏｕｔである場合、効率は、理想的に１００％である。
【０１４４】
一実施形態において、電力回路１０の等価な出力抵抗は、ＲＬ＝Ｖｏｕｔ／ＩＬ＝５Ｖ／５Ａ＝１Ωを考慮したときに、Ｒｅｑ＝Ｔｃｋ／ＮＣＩであり、よって、Ｖｏｕｔ＝ＲＬ／ＲＬ＋ＲｅｑおよびＶｓｏｕｒｃｅ／Ｎ＝ＲＬＣｉ／ＮＣｉＲＬ＋Ｔｃｋ＝Ｖｓｏｕｒｃｅである。最小の許容可能な出力電圧を考慮すると、式Ｖｏｕｔ，ｍｉｎを使用することになり、Ｃｉ＝Ｖｏｕｔ，ｍｉｎＴｃｋ／ＲＬＶｓｏｕｒｃｅ−Ｖｏｕｔ，ｍｉｎＮＲＬになる。次いで、Ｖｏｕｔ，ｍｉｎ＝４Ｖ、Ｔｃｋ＝２０μｓ→Ｃｉ＝１．５μＦと想定すると、Ｎ個の外部コンデンサが必要になる。次いで、チップは、コンデンサを接続するために、２Ｎ＝１２６個の追加のピンを必要とし、したがって、大きいパッケージ（例えば、ＢＧＡパッケージ）を必要とする。
【０１４５】
したがって、ＣＭＯＳ技術における代表的な比キャパシタンスとして、０．１ｆＦ／μｍ２（ポリ−ポリコンデンサ）〜５ｆＦ／μｍ２（ＭＩＭコンデンサ）の範囲、またはセラミックコンデンサを考慮することができる。加えて、硝酸ガリウムを伴う、炭化ケイ素の層等の、二基板を考慮することができ、または、二酸化ケイ素の二基層も考慮することができる。または代替的に、硝酸ガリウムまたは砒化ガリウムを使用することができる。または、３１１ＶのＳｏＩ  ＢＣＤのような過程を半導体に使用することができ、該過程は、マイクロコントローラ、タイマー／石英、および高電圧スイッチコンデンサ「エネルギーウェル」コンバータを１つのダイ上に統合することを可能にする。必要とされる低ＲｏｎＭＯＳＦＥＴによって必要な静電容量のため、これらのオプションが全て必要である。
【０１４６】
Ｃｉが５Ｖを維持しなければならず、高電圧過程が必要とされることを考慮すると、約０．５ｆＦμｍ２の比キャパシタンスを想定することができる。
【０１４７】
コンデンサについて１０ｍｍ２の最大領域を考慮すると、ＣIの最大値は、Ｃｉ＝０．５ｆＦ／μｍ２×１０ｍｍ２／６３＝８０ｐＦである。結果的に、Ｖｏｕｔ，ｍｉｎ＝４Ｖによって、Ｔｃｋ＝ＲＬＣｉＶｓｏｕｒｃｅ−ＲＬＮＣｉＶｏｕｔ／Ｖｏｕｔ＝１．２ｎｓ→ｆｃｋ＝８５０ＭＨｚである。しかしながら、８５０ＭＨｚでのスイッチング損失が顕著であるので、最大効率には、８５０ＭＨｚ未満でのスイッチングが必要とされる。ＣＧ＝１０ｐＦを考慮すると、Ｐｓｗ＝１３Ｗであり、これは、携帯電話の充電器に対して所望される結果である。
【０１４８】
図３３は、本発明の実施形態による、スイッチトキャパシタ２相回路（ＳＣＴＰ）１４４を含む電力回路１０のブロック図である。図３４ａおよび３４ｂは、スイッチトキャパシタ２相回路１４４の概略図である。
【０１４９】
図３５は、１相スイッチトキャパシタサブシステム回路１４６を含む、電力回路１０のブロック図であり、ラップトップの充電に使用することができる整流は、出力セクション１６を差し引いた回路１０に関連する。第１相では、スイッチキャパシタ過程が用いられ、その出力は、本実施例では１９Ｖ〜２５Ｖである、選択された範囲に設定され、次いで、バックコンバータ等の二次低減回路が用いられて（２相）、携帯電話および／またはタブレットを充電することができる、例えば２．４Ａで５Ｖの最終的な所望の出力を達成する。ラップトップを充電／給電する等の、より高い電圧／電流が必要とされる場合、出力は、単に第１相だけを用いるか、または３Ａ〜５Ａで１９．２Ｖの所望の出力を達成した第２相回路を含むことができる。
【０１５０】
図３６〜図３７は、スイッチトキャパシタ２相回路１４４とともに使用され得る、スイッチトキャパシタサブシステム１４６の概略図である。図３８は、スイッチトキャパシタ２相回路１４４とともに使用され得る、エネルギーウェルセル１４２の概略図である。例示される実施形態において、図３３で示されるように、電力回路１０は、電力源１８と電圧低減回路１１との間に電気的に連結される整流器回路２８と、電圧低減回路１１と第１のコネクタ２２との間に連結される出力セクション１６とを含む。別の実施形態において、電力回路１０は、出力セクション１６を含み得ず、電圧低減回路１１は、第１のコネクタ２２に直接連結され得る。例示される実施形態において、整流器回路２８は、フィルタキャパシタ１５０に接続される、全波ブリッジ整流器１４８を含む（図３５および図３９で示される）。整流器回路２８は、電力源１８からＡＣ入力電力信号を受容し、ＤＣ入力電力信号を発生させ、そして、ＤＣ入力電力信号を電圧低減回路１１に供給するように構成される。一実施形態において、整流器回路２８は、第１の入力電圧レベルを有するＡＣ電力入力信号を受容し、そして、固定ＤＣ信号のＡＣ電力入力信号にほぼ等しい第２の入力電圧レベルを有するＤＣ入力電力信号を発生させる。別の実施形態において、整流器回路２８は、ＡＣ信号を取り込み、そして、第１の入力電圧レベルとは異なる第２の入力電圧レベルを有するＤＣ入力電力信号を発生させ得る。さらなる実施形態において、電力回路１０は、整流器回路２８を含み得ず、電圧低減回路１１は、直接ＤＣ−ＤＣ変換のために、電力源１８からＤＣ入力電力信号を受容するように構成される。
【０１５１】
例示される実施形態において、電圧低減回路１１は、整流器回路２８から入力電圧レベルを有するＤＣ入力電力信号を受容し、そして、入力電圧レベル未満である出力電圧レベルを有するＤＣ出力電力信号を発生させるように構成される。図３３を参照すると、電圧低減回路１１は、スイッチングデバイス１２と、周波数依存性反応デバイス１４とを含む。周波数依存性反応デバイス１４は、スイッチトキャパシタ２相回路１４４を含む。スイッチトキャパシタ２相回路１４４（図３４ａで示される）は、第１相電圧降下回路１５２と、第２相電圧降下回路１５４とを含む。第１相電圧降下回路１５２は、入力電圧レベルのＤＣ入力電力信号を受容し、そして、入力電圧レベル未満である第１の出力電圧レベルを有する中間第１相ＤＣ電力信号を発生させるように構成される。第２相電圧降下回路１５４は、第１の出力電圧レベルの中間第１相ＤＣ電力信号を受容し、そして、第１の出力電圧レベル未満である第２の出力電圧レベルを有する第２相ＤＣ出力電力信号を発生させるように構成される。
【０１５２】
第１相電圧降下回路１５２は、スイッチトキャパシタサブシステム１４６を含む。スイッチトキャパシタサブシステム１４６は、エネルギーウェルラダー１４０（図３４ｂで示される）の中へ配設され、整流器回路２８からＤＣ入力電力信号を受容し、そして、中間ＤＣ電力信号を発生させるように構成される、複数のエネルギーウェルセル１４２（図３８で示される）を含む。スイッチトキャパシタサブシステム１４６は、ともに直列に連結されて、１つ以上の最終調節エネルギーウェルセル１４２を有するエネルギーウェルラダー１４０を形成する、複数のエネルギーウェルセル１４２を含む。加えて、スイッチングデバイス１２（図３４ａで示される）は、エネルギーウェルラダー１４０の各エネルギーウェルセル１４２（図３８で示される）に電気的に連結され、各エネルギーウェルセル１４２およびエネルギーウェルラダー１４０を動作させて、ＤＣ入力電力信号を中間第１相ＤＣ電力信号に変換するのを容易にする。より具体的には、図３８で示されるように、各エネルギーウェルセル１４２は、１つ以上のコンデンサ１５６と、各コンデンサ１５６に電気的に連結される複数のＦＥＴ１５８とを含む。各ＦＥＴ１５８は、制御要素２０（図３３で示される）に電気的に連結され、また、その後のエネルギーウェルラダー１４０のエネルギーウェルセル１４２内の電圧の低減を生じさせるコンデンサ１５６に、およびそこから選択的に電力を供給するように構成される。
【０１５３】
一実施形態において、エネルギーウェルラダー１４０は、第１の出力電圧レベルを有するＤＣ中間電力信号を発生させるために、上で説明されるバルク変換スキームによって動作される。例えば、動作中に、制御要素２０は、対応するエネルギーウェルセル１４２内の各ＦＥＴ１５８を動作させ、エネルギーウェルセル１４２を直列に交互に接続し、入力ツリー（Ｄ１〜ＤＮ、図３０で示される）から電力を抽出し、次いで、並列に、第２相電圧降下回路１５４に電力を輸送する。エネルギーウェルセル１４２を交互に接続することによって、制御要素２０は、エネルギーウェルラダー１４０を動作させて、ＤＣ中間電力信号を発生させる。例えば、例示される実施形態において、第１相電圧降下回路１５２は、およそ３１１Ｖに等しい入力電圧レベルを有するＤＣ入力電力信号を受容するように構成され得る。制御要素２０は、エネルギーウェルラダー１４０内の各エネルギーウェルセル１４２を選択的に動作させて、ＤＣ中間電力信号を発生させ、そして、およそ２５Ｖに等しい第１の電圧レベルを有するＤＣ中間電力信号を放電する。別の実施形態において、エネルギーウェルラダー１４０は、第１相電圧降下回路１５２が本明細書で説明されるように機能することを可能にするために、階段変換スキーム、Ｄｉａｌ−Ａ−Ｖｏｌｔスキーム、スイッチトキャパシタ出力アイソレータスキーム、および／または任意の適切な動作スキームを使用して動作され得る。
【０１５４】
第２相電圧降下回路１５４は、第１相電圧降下回路１５２と出力セクション１６との間に連結される、ＤＣ−ＤＣコンバータ１６０を含む。第２相電圧降下回路１５４は、第１相電圧降下回路１５２から中間ＤＣ電力信号を受容し、中間ＤＣ電力信号からＤＣ出力電力信号を発生させ、そして、出力セクション１６および／または第１のコネクタ２２にＤＣ出力電力信号を放電するように構成される。例示される実施形態において、ＤＣ−ＤＣコンバータ１６０は、バックコンバータであるが、代替の実施形態において、バックコンバータは、ＳＥＰＩＣ、プッシュプル、Ｃｕｋ、他の高効率ＤＣ−ＤＣコンバータと置き換えられ得る。バックコンバータ１６０は、第１相電圧降下回路１５２からの最終エネルギーウェルコンデンサから中間ＤＣ電力信号を受容し、所定の電圧量だけ中間ＤＣ電力信号の電力電圧レベルを低減させて、ＤＣ出力電力信号を発生させるように構成される。最終エネルギーウェルコンデンサ回路は、出力「保持」コンデンサに連結され、電圧を一定に保つコンデンサ分圧器としてともに作用する。例えば、バックコンバータ１６０は、最終コンデンサセルから第１の出力電圧レベルの中間ＤＣ電力信号を受容し、バックコンバータのさらなる低減によって、第２の出力電圧レベルのＤＣ出力電力信号を発生させる。例えば、一実施形態において、バックコンバータは、およそ２５Ｖに低減された第１の電圧レベルの中間ＤＣ電力信号を受容し、さらに、発生させたＤＣ出力電力信号をおよそ５Ｖに等しい第２の電圧レベルに低減させ、そして、ＤＣ出力電力信号を出力セクション１６および／または第１のコネクタ２２に供給するように構成され得る。別の実施形態において、ＤＣ−ＤＣコンバータ１６０は、Ｃｕｋコンバータ、ＳＥＰＩＣコンバータ、プッシュプルコンバータ、修正したＣｕｋコンバータ（図５８〜図６０で示される）、修正したＳＥＰＩＣコンバータ（図６４〜図６６で示される）、修正したプッシュプルコンバータ（図６１〜図６３で示される）、および／または電力回路１０が本明細書で説明されるように機能することを可能にする任意の適切なＤＣ−ＤＣコンバータを含み得る。
【０１５５】
例示される実施形態において、制御要素２０は、第１相電圧降下回路１５２を動作させて、入力電圧レベルから第１の出力電圧レベルにＤＣ入力電力の電力電圧レベルを低減させる。第２相電圧降下回路１５４は、第１の出力電圧レベルの中間ＤＣ電力信号を受容し、第２の出力電圧レベルのＤＣ出力電力信号を発生させ、そして、ＤＣ出力電力信号を出力セクション１６に供給する。
【０１５６】
図３９は、スイッチトキャパシタ２相回路１４４の別のブロック図である。図４０は、充電段階のエネルギーウェルセル１４２の概略図である。図４１は、放電段階のエネルギーウェルセル１４２の概略図である。
【０１５７】
例示される実施形態において、動作中に、スイッチトキャパシタサブシステム１４６は、各エネルギーウェルセル１４２に固定クロックレートを使用させる。さらに、供給源からエネルギーウェルコンデンサＣＦＢ１を充電するための充電期間、および出力コンデンサＣＨＯＬＤへの放電期間は、一定である。エネルギーウェルセル１４２は、ＣＦＢ１の充電速度を変動させることによって出力電圧を制御する。これは、ＲＭＯＳＦＥＴを使用することによって達成される。ＲＭＯＳＦＥＴは、抵抗器のように作用し、その抵抗は、そのゲートに印加されるバイアス電圧の関数である。演算増幅器は、所定のＶＲＥＦとセル出力ＶＣＰＯＵＴとを比較し、そのバイアスとして差分電圧を送達する。ＶＣＰＯＵＴの電圧がセルに対して意図された出力電圧未満であったときには、ＲＭＯＳＦＥＴの有効抵抗が低減され、ＣＦＢ１が、割り当てられた一定の時間においてより高い充電状態を達成することを可能にする。逆に、ＶＣＰＯＵＴの出力電圧を低減させることが必要である場合は、ＲＭＯＳＦＥＴの有効抵抗を増加させて、ＣＦＢ１の充電状態をより低くすることができる。これは、各セルを一定かつ制御可能な電圧降下（ＶＲＥＦによって決定される）の状態に維持することを可能にする。
【０１５８】
多数のエネルギーウェルセル１４２を直列にスタックすることによって、相当な電圧降下を達成する一方で、入力電圧の揺らぎまたは負荷の電力要件の変更があっても、個々のエネルギーウェルセル１４２を予測される限度内に維持することが可能である。
【０１５９】
高い効率のために、本設計の一次スイッチトキャパシタサブシステム１４６は、レール電圧（１２０ＶＡＣ〜２６４ＶＡＣ）から約２５ＶＤＣに電圧を低減させ、したがって、従来のバックコンバータは、チェーンの最後に接続されて、必要な追加の電圧降下を与えて、所望の出力電圧を達成する。これはまた、必要とされる場合に、システムに絶縁を加えるための好都合な場所でもある。これは、変圧器に基づくバックコンバータ（図示せず）の使用を含み得る。
【０１６０】
調節ループの動作。図３９〜図４１で示されるように、充電段階中（図４０で示される）に、フライバックコンデンサは、ＶＣＰＯＵＴとＶＲＥＦとの間の差分電圧の関数である電流によって充電される。電流は、ＭＯＳＦＥＴトランジスタを駆動する演算相互コンダクタンス増幅器（ＯＴＡ）によって制御される。充電段階中に、ＣＨＯＬＤコンデンサは、バックコンバータに電流（ＩＢＵＣＫ）を供給する。
【０１６１】
放電段階中（図４１で示される）に、フライバックコンデンサおよびＲＭＯＳＦＥＴは、ホールドコンデンサＣＨＯＬＤと直列に接続される。ＣＦＢ１のトッププレートは、接地される。これは、ＶＣＰＯＵＴノードで電圧を減衰させる。サーボループは、ＶＣＰＯＵＴの電圧を感知し、比例電流を印加し、よって、バックコンバータに電流を提供しながら出力電圧を維持する。充電周波数は、一定に保たれる。充電段階および放電段階は、ＦＣＬＫに由来する重複しない段階である。
【０１６２】
出力電圧が（過剰な電流の引き出しのため）低くなると、ＯＴＡ出力電圧が（充電段階中に）上昇し、それがＲＭＯＳＦＥＴを減少させ、したがって、供給源からより多くの電流を引き出す。この追加的な充電電流（Ｉｃｈ）は、出力ホールドコンデンサに供給され、放電段階中に、電圧を所望のレベルまで上昇させる。電圧が必要とされるレベルまで上昇すると、ＯＴＡ出力電圧が下がり、ＲＭＯＳＦＥＴを増加させる。これは、供給源から引き出される電流を低くし、したがって、調節を維持する。
【０１６３】
例示される実施形態において、本明細書で説明される調節ループ動作は、スイッチトキャパシタサブシステム１４６内の１つ以上のエネルギーウェルセル１４２を制御するために使用され得、該セルはそれぞれ、スイッチトキャパシタ２相回路１４４を最適化するように選択される。例えば、一実施形態において、調節ループ動作制御は、エネルギーウェルラダー１４０内の最後の２つのエネルギーウェルセル１４２の充電および放電を選択的に制御するために使用される。別の実施形態において、各エネルギーウェルセル１４２は、エネルギーウェルラダー１４０内の各エネルギーウェルセル１４２を選択的に充電および放電するために、調節ループ動作制御によって動作され得る。
【０１６４】
図４２は、本発明の実施形態による、双方向電界効果トランジスタ（ＢｉＤＦＥＴ）１６２を含む電力回路１０の別のブロック図である。図４３〜図５２は、電力回路１０とともに使用され得る、ＢｉＤＦＥＴ回路１６４の概略図である。図５３は、ＢｉＤＦＥＴ回路１６４とともに使用され得る、ＢｉＤＦＥＴ１６２の概略図である。一実施形態において、電力回路１０は、電力源１８と整流器回路２８との間に接続される、電圧低減回路１１を含み得る。電圧低減回路１１は、入力電圧レベルのＡＣ入力電力信号を受容し、そして、入力電圧レベル未満である出力電圧レベルのＡＣ出力電力信号を発生させるように構成される。整流器回路２８は、電圧低減回路１１からＡＣ出力電力信号を受容し、出力電圧レベルのＤＣ出力電力信号を発生させ、そして、出力セクション１６および／または第１のコネクタ２２にＤＣ出力電力信号を伝送する。例示される実施形態において、スイッチングデバイス１２は、周波数依存性反応デバイス１４に接続される、複数のＦＥＴ１５８を含む。制御要素２０は、ＦＥＴ１５８を動作させて、周波数依存性反応デバイス１４に供給される、修正したＡＣ電力信号を発生させる。周波数依存性反応デバイス１４は、スイッチングデバイス１２に接続される変圧器１６６を含み、また、スイッチングデバイス１２から修正したＡＣ電力信号を受容し、入力電圧レベルを低減させ、そして、低減された出力電圧レベルを有するＡＣ電力出力信号を発生させるように構成される。
【０１６５】
例示される実施形態において、スイッチングデバイス１２は、周波数依存性反応デバイス１４に接続される、１つ以上のＢｉＤＦＥＴ１６２を含む。一実施形態において、電力回路１０は、上位タップ１６８、中央タップ１７０、および下位タップ１７２を含む、変圧器１６６を含み得る。電力回路１０はまた、上位タップ１６８、中央タップ１７０、および下位タップ１７２のそれぞれに接続される、３つのＢｉＤＦＥＴ１６２も含み得る。変圧器１６６は、中央タップを有し、よって、３つのＢｉＤＦＥＴ１６２を別個の構成要素とするか、または単一のＩＣに統合したものとして構築することによって、（変圧器の最上位タップを使用して）２４０／２６０ＶＡＣからの変換を可能にし、また、変圧器の中央タップを利用することによって１１０／１２０ＶＡＣからの変換を行うことができる。図４４ａおよび４４ｂで示されるように、ＢｉＤＦＥＴ１６２の１つは、「共通の」ＢｉＤＦＥＴであり、他の２つのＢｉＤＦＥＴ１６２は、それぞれ、１１０ＡＣおよび２４０ＡＣからの入力を受容するように構成される。電力回路１０は、ＢｉＤＦＥＴ１６２が様々な電圧レベルの入力電力を受容するよう動作するように構成される。例えば、電力回路１０は、変圧器の、中央タップ１７０に配置される１１０ＶＡＣのＢｉＤＦＥＴ１６２と、上位タップ１６８の２４０ＶＡＣのＢｉＤＦＥＴ１６２と、下位タップ１７２の共通のＢｉＤＦＥＴ１６２または接地とを含み得る。これは、電力回路１０が、どの幹線電圧（１１０ＶＡＣ／２４０ＶＡＣ）が選択されたかにかかわらず、同じ電流の出力電圧レベル（すなわち、６ＶＡＣ）を有するＤＣ出力電力信号を発生することを可能にする。別の実施形態において、スイッチングデバイス１２は、中央タップ１７０および上位タップ１６８に接続される、２つのＢｉＤＦＥＴ１６２（図４３で示される）を含み得る。加えて、ＢｉＤＦＥＴ１６２はまた、例えば図２および図３３で示される電力回路１０等の無変圧器回路とともに使用され得る。
【０１６６】
図５３を参照すると、例示される実施形態において、各ＢｉＤＦＥＴ１６２は、背中あわせに並列に接続される、２つの電界効果トランジスタ（ＦＥＴ）１５８を含む。一実施形態において、ＢｉＤＦＥＴ１６２は、１つ以上のダイオード１７４をそれらのそれぞれのドレインに含む。ＦＥＴ１５８は、１２０ＶＡＣまたは２４０ＶＡＣ環境で動作するように設計されたユニットのために、６５０ボルト等の、適切な破壊電圧の関数として選択される。ダイオード１７４は、ＦＥＴ１５８と同じ破壊電圧で選択される。加えて、ダイオード１７４は、各ＦＥＴ１５８のそれぞれのドレインに接続され、また、ドレインの代わりにソースに接続され得る。ダイオード１７４は、ＢｉＤＦＥＴ１６２の通常の動作電圧と逆であるＡＣ入力の半周期を介して存在し得る高い逆電圧から、対応するＦＥＴ１５８を保護するように構成される。一実施形態において、ＢｉＤＦＥＴ１６２は、反対向きに背中合わせの２つのＭＯＳＦＥＴを含み得、ＢｉＤＦＥＴ１６２各半分は、ドレインと直列の順方向バイアスダイオードを有する。ダイオードの先端部は、ＢｉＤＦＥＴ１６２に組み込まれない場合、高レベルの逆電圧が存在するときにＢｉＤＦＥＴ１６２を保護する。別の実施形態において、ＢｉＤＦＥＴ１６２は、オプトトライアックおよび／または２つのＳＣＲを背中合わせに含み得る。オプトトライアックは、信号波長を変動させ、高速で切り替え、そして「オフ」にされるように構成され得る。別の実施形態において、スイッチングデバイス１２は、ＢｉＤＦＥＴのドレインの１つに取り付けられる１つのダイオード１７４を含む、組み合わせＢｉＤＦＥＴレイアウトを含み得、もう１つのダイオード１７４は、コンパニオンＢｉＤＦＥＴ１６２のソースから外れて配置される。
【０１６７】
例示される実施形態において、ＢｉＤＦＥＴ１６２は、通常、トライアックが使用され得る電力回路１０内の任意の場所で使用されるように構成され、ＢｉＤＦＥＴ１６２をオフにすることができるという付加的な利点を有する。したがって、ＢｉＤＦＥＴ１６２は、トライアックが持つ２つの欠点を有しない。ＢｉＤＦＥＴ１６２は、高い動作周波数で切り替えることができ、また、トライアックとは異なってオフにされ得るが、該トライアックは、オンにされると、印加電圧がゼロまで低減されたときにだけしかオフにすることができない。
【０１６８】
図４４ｂは、マルチタップ変圧器を含む、ＢｉＤＦＥＴ回路１６４の概略図である。図４５ａは、主ＡＣに接続されるＦＥＴソースを有するＢｉＤＦＥＴと、非同期二次と、二次に参照されるＰＷＭコントローラとを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図４５ｂは、変圧器からの電流を阻止するＦＥＴを有する非同期ＢｉＤＦＥＴを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図４５ｃは、片側スイッチングを有するＢｉＤＦＥＴを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図４６は、変圧器に接続されるＦＥＴソースを有するＢｉＤＦＥＴと、同期二次と、二次に参照されるＰＷＭコントローラとを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図４７は、変圧器に接続されるＦＥＴソースを有するＢｉＤＦＥＴと、非同期二次に参照されるＰＷＭコントローラとを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図４８は、変圧器に接続されるＦＥＴソースを有するＢｉＤＦＥＴと、同期二次と、一次に参照されるＰＷＭコントローラとを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図４９ａは、変圧器に接続されるＦＥＴソースを有するＢｉＤＦＥＴと、非同期二次と、一次に参照されるＰＷＭコントローラとを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図４９ｂは、ＡＣ源からの電流を阻止するＦＥＴを有する非同期ＢｉＤＦＥＴを有する、ＢｉＤＦＥＴ回路１６４の概略図である。図５０ａは、主ＡＣに接続されるＦＥＴソースを有するＢｉＤＦＥＴと、同期二次と、一次に参照されるＰＷＭコントローラとを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図５０ｂは、変圧器からの電流を阻止するＦＥＴを有する非同期ＢｉＤＦＥＴを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図５１は、主ＡＣに接続されるＦＥＴソースを有するＢｉＤＦＥＴと、同期二次に参照されるＰＷＭコントローラとを含む、ＢｉＤＦＥＴ回路１６４の概略図である。図５２は、主ＡＣに接続されるＦＥＴソースを有するＢｉＤＦＥＴと、非同期二次と、一次に参照されるＰＷＭコントローラとを含む、ＢｉＤＦＥＴ回路１６４の概略図である。
【０１６９】
一実施形態において、ＢｉＤＦＥＴ１６２は、ダイオードを含まず、電圧低減回路１１は、電流に対向する変圧器１６６の高圧側の「Ｎ」チャネルＦＥＴ１５８と、変圧器１６６の低圧側の（および同様に波形のもう一方の半分に対する）ダイオード１７４（図４５ａおよび４５ｂで示される）とを含む。図４５ａおよび４５ｂで示されるように、動作中に、波形の正の半分の間、ＦＥＴＱ１がスイッチング周波数でトグルされ、ＦＥＴＱ２がオンにされ、順方向バイアスダイオードとしての役割を果たす。加えて、逆方向バイアスＦＥＴは、順方向バイアス本体ダイオードのためオフにすることができないが、さらに電流が逆に流れることによってオンにすることができる。よって、ＦＥＴがオンにされた場合、ダイオードと平行な非常に小さい抵抗器となり、よって、ＲＤＳ（ＯＮ）がダイオードの実効抵抗よりも低い限り、ダイオードの電圧降下も効果的に除去され、効率を向上させる。別の実施形態において、効率向上のために、（図４６で示されるように）Ｄ１およびＤ２は、同期ＦＥＴと置き換えられる。
【０１７０】
図５４および図５５を参照すると、動作中に、ＢｉＤＦＥＴ回路１６４は、はるかに高い周波数で動作することによって、低周波数（５０〜６０サイクル）のＡＣ電圧をより小さいセグメントに「チョップする」ように構成される。例えば、動作中に、入力ＡＣ電力信号は、約５０〜６０ｋＨｚに等しい速度ではるかに細かい部分にチョップされ得、または切り替え損失がそのようなより速いチョップ速度を保証するのに十分低ければ、最高１ＭＨｚ以上でチョップされ得る。より高いＢｉＤＦＥＴスイッチング速度は、より小さい部分となるがより高いスイッチング損失をもたらす。加えて、ＢｉＤＦＥＴ回路１６４の動作は、ＢｉＤＦＥＴ回路１６４のＲｏｎ特徴を使用して、効率的な周波数で動作するように最適化され得る。
【０１７１】
図５４は、ＢｉＤＦＥＴが正弦波の正および負の双方のセグメントをチョップすることを示す、ＢｉＤＦＥＴ回路１６４によって発生する「チョップされた」周波数波形を例示する。加えて、制御要素２０は、ＢｉＤＦＥＴが最高電圧で幅の狭い「チョップ」およびＡＣ波形の中に最小のエネルギーが存在するゼロ点の交差点により近い「広幅」を発生することを可能にする、ＰＷＭプロトコルを含む。これは、正弦波の正および負の双方のセグメント上のこれらのチョップに固有の脈動効果を最小にする。
【０１７２】
例示される実施形態において、電力回路１０は、５０／６０の正弦波の正および負の双方のセグメントをスライスする、制御要素２０からのＰＷＭ信号によって動作される、高速のＡＣスイッチを含む。しかしながら、ＢｉＤＦＥＴは、任意の特定の周波数に限定されず、右側のコントローラ速度で任意の所与の周波数を管理することができる。加えて、一実施形態において、ＢｉＤＦＥＴ１６２は、高速トライアック（同じくＡＣスイッチであるが、比較的低い速度で動作する）と同様に動作され得る。ＢｉＤＦＥＴ１６２は、約５０ｋＨｚ〜１ＭＨｚの範囲のおよび／または１ＭＨｚを超えるスイッチング速度を含む、高速のスイッチャである。
【０１７３】
図４３〜図５２を参照すると、例示される実施形態において、２つのＢｉＤＦＥＴ１６２は、全波ブリッジ整流器および大型フィルタコンデンサの代わりに、ＡＣ幹線の入力を直接制御している。これは、初期に取り入れる部品数を低減させ、ＡＣ／ＤＣ変換を回路の絶縁（低電力）側に任せ、慣例的に、部品数の低減および回路の低電圧側の整流によってエネルギーの節約をもたらす。加えて、（ゼロクロスオーバーの低電流のため）真の「連続する」電流がない場合であっても、電力回路１０は、エネルギーを貯蔵する１つ以上の最終コンデンサ１５６を含む。この最終コンデンサ１５６は、所望される一定の出力電流のために、ＡＣサイクル間に十分な電流を保持するようにサイズ決定され、さらに、ゼロ交差でのより低いエネルギーにより、任意の電流の減少を最小にするか、または排除する。
【０１７４】
電力回路１０はまた、一方のＢｉＤＦＥＴがスライスされるサイクルに対して同時に駆動され、また、もう一方は、そのサイクルが存在しないときにエネルギー損失を伴わず、ただ「風にはためく」だけなので、簡略化されたドライバ回路も含む。例えば、動作中に、ＡＣが正であるときには、全てがＢｉＤＦＥＴの片方（上位ＦＥＴ（複数可））を経由し、ＡＣが負に変わったときには、ＢｉＤＦＥＴのもう片方（下位ＦＥＴ（複数可））を経由する。加えて、コンデンサおよび／またはスーパーコンデンサが、二次側に配置され、出力電圧にふさわしくサイズ決定されたときに、必要とされる電力出力に対してそれ自体がＤＣを一定に維持するので、出力が「連続的」でないＡＣは、問題ではない。完全なシステムにおいて、これは、フィードバックループとしての利点であり、電流感知ループは、ＢｉＤＦＥＴシステムを制御することができ、スローＰＷＭスイッチング待機電力で機能し、したがって、負荷の減少（ほぼ完全に充電される）および／または無負荷（負荷／接続を感知し、維持するための瞬間的な「ウェークアップ」）に対する高いエネルギー効率を可能にする。
【０１７５】
図５６は、ハイブリッドパッケージに統合されるように、図４２〜図５３で示される電力回路１０を製造するために使用され得る、過程のブロック図である。例示される実施形態において、ＢｉＤＦＥＴ回路は、その「コントローラ／ドライバ」（ダイ１）を含み、また、任意の外部制御が論理レベルであり、ＢｉＤＦＥＴが制御している電圧のいずれかから絶縁されることを可能にするために、オプトカプラを組み込む。この統合には、ＢＣＤ過程を使用することができる。コントローラは、ダイ上の内部電力供給源によって給電される。一実施形態において、ＢｉＤＦＥＴは、パッケージの中の単一のＢｉＤＦＥＴダイだけを使用してパッケージ化され得る。
【０１７６】
図５７は、本発明の実施形態による、修正したコンバータ１７６を含む電力回路１０の別のブロック図である。例示される実施形態において、電力回路１０は、電圧低減回路１１と電力源１８との間に接続される、整流器回路２８を含む。加えて、電圧低減回路１１は、スイッチングデバイス１２および周波数依存性反応デバイス１４を含む、修正したコンバータ１７６を含む。例示される実施形態において、整流器回路２８は、電力源１８から受容されるＡＣ入力電力信号から、修正したＡＣ電力信号を発生させるように構成される。修正したコンバータ１７６は、整流器回路２８から入力電圧レベルの修正したＡＣ電力信号を受容し、入力電圧レベル未満である出力電圧レベルのＤＣ出力電力信号を発生させるように構成される。より具体的には、整流器回路２８は、電力源１８から入力電圧レベルのＡＣ入力電力信号を受容し、修正したＡＣ電力信号を発生させる。制御要素２０は、修正したコンバータ１７６を動作させて、入力電圧レベルを低減し、そして、受容した修正したＡＣ電力信号から出力電圧レベルのＤＣ出力電力信号を発生させる。
【０１７７】
一実施形態において、電力回路１０は、ＡＣ幹線供給源（一般的に、１２０ＶＡＣ（米国）〜２６４ＶＡＣ（欧州／アジア））から低電圧ＤＣ出力（一般的に、５ＶＤＣ）を提供するように設計される、以下のＡＣ−ＤＣ供給を含み得る。これらのシステムは、下で説明されるように、主なサブシステムから成り、以下を含む。
【０１７８】
［１．］前処理−通常は、全波ダイオードブリッジおよびフィルタコンデンサを使用して、ＡＣ入力電圧をＤＣ電圧に変換する。
【０１７９】
［２．］変換／スイッチング：種々のスキームのうちの１つを使用して、高い入力電圧を非常に低い出力電圧に変換する。しばしば、これは、ＤＣからＡＣへの電圧をとる。
【０１８０】
［３．］整流：ＡＣをＤＣに再変換する。
【０１８１】
［４．］後処理／出力：変換過程の出力を修正する。この出力は、通常、ＤＣ出力電圧に変化させなければならないＡＣ電圧である。
【０１８２】
電力回路１０は、世界中で利用可能な従来のＡＣ幹線供給源からの低電圧バッテリの充電および他の電力供給サービスのために設計された、優れた電力供給源を生成するために、これらのサブシステムの独特な組み合わせを含み得る。
【０１８３】
変換過程は、前処理および後処理サブシステムが含まれる、中央サブシステムである。これらのサブシステムは、通常、下記のうちの１つから成る。
【０１８４】
［１．］プッシュプル
【０１８５】
［２．］ＣＵＫ（その発案者であるＳｌｏｂｏｄａｎ  Ｃｕｋにちなんで命名された）
【０１８６】
［３．］ＳＥＰＩＣ（シングルエンドプライマリインダクタコンバータ）
【０１８７】
これらのサブシステムは、完全に機能する電力供給源を送達するために利用される、種々の前処理および後処理方法とともに下で説明される。
【０１８８】
図５８〜図６０は、修正したＣｕｋコンバータ１７８を含む修正したコンバータ１７６の概略図である。図５８は、非同期の修正したＣｕｋコンバータを例示し、図５９は、疑似共振フロントエンドを有する同期の修正したＣｕｋコンバータを例示し、図６０は、同期の修正したＣｕｋコンバータを例示する。
【０１８９】
ＤＣ−ＤＣ変換に使用される既知の非絶縁および絶縁Ｃｕｋコンバータとは対照的に、修正したＣｕｋコンバータ１７８は、例えば所望の電流の５Ｖまで低減されるレール電圧を使用して、ＡＣ−ＤＣ変換を行うように構成される。例示される実施形態において、修正したＣｕｋコンバータ１７８は、高周波変圧器１６６を含む。加えて、修正したＣｕｋコンバータ１７８は、非同期整流回路（図５８で示される）または同期整流回路（図５９および図６０で示される）を含み得る。例示される実施形態において、修正したＣｕｋコンバータ１７８は、上位側の単一のＦＥＴ１５８と、主エネルギー貯蔵構成要素としてのコンデンサ１５６とを含む。
【０１９０】
一実施形態において、修正したＣｕｋコンバータ１７８の制御は、Ｖｏｕｔ／Ｖｉｎ＝デューティサイクル／（周期−デューティサイクル）として識別される。このようにして、主ＦＥＴ１５８が、修正したＣｕｋコンバータ１７８において駆動される。フィードバックが提供され、よって、出力電圧が低過ぎる場合は、デューティサイクルを増加させる。逆に、電圧が高過ぎる場合は、デューティサイクルを減少させる。修正したＣｕｋコンバータ１７８の別の利点は、出力電圧と入力電圧との関係がＤ／（１−Ｄ）であることであり、式中、Ｄは、デューティサイクルである。所与の変圧器１６６について、出力電圧は、必要に応じて増加または減少され得、よって、本明細書で説明されるように、Ｄｉａｌ−Ａ−Ｖｏｌｔａｇｅ特徴が適用され得る。また、デューティサイクルに関する入力電圧と出力電圧との関係のため、出力は、調整可能とすることができる。
【０１９１】
図６１〜図６３は、修正したプッシュプルコンバータ１８０を含む、修正したコンバータ１７６の概略図である。図６１は、同期の修正したプッシュプルコンバータを例示し、図６２は、非同期の修正したプッシュプルコンバータを例示し、図６３は、疑似共振フロントエンドを有する同期の修正したプッシュプルコンバータを例示する。
【０１９２】
既知のプッシュプル変換トポロジは、産業界で知られており、専らＤＣ−ＤＣ変換に使用される。対照的に、修正したプッシュプルコンバータ１８０は、１０〜１２ワットを生成することができる、レール電圧から５ＶへのＡＣ−ＤＣ変換を行うように構成される。一実施形態において、修正したプッシュプルコンバータ１８０は、高周波数変圧器１６６を含む。加えて、変圧器１６６の一次側は、中央タップに取り付けられる整流された高電圧によって中央でタップされる。加えて、修正したプッシュプルコンバータ１８０は、１対のＦＥＴ１５８を含み、該ＦＥＴは、変圧器１６６の一次巻線の各側を通して電流を交互にプルする（したがって、プッシュプルと呼ばれる）。磁束がプッシュプルによって方向が切り替わるので、二次側の電圧も方向が切り替わる。したがって、磁束が一方向に流れているときに、二次側の上半分が正であるので、中央タップされた二次側が示される。同様に、磁束が逆になったときには、より低圧側が正電圧を生成する。次いで、二次側の２つのスイッチ（ダイオードまたはトランジスタ）は、二次巻線の各半分からの流れを制御し、よって、出力からの電流は、一方向にだけ流れて、ＤＣ出力を生成する。
【０１９３】
修正したプッシュプルコンバータ１８０は、変圧器の一次側の両側にＦＥＴ１５８を含み、該ＦＥＴは、相対する時間にＰＷＭ過程によって低圧にプルされるように構成される。回路の修正したプッシュプル１８０の制御は、以下の通りである。一次変圧器の両側のＦＥＴは、相対する時間でのＰＷＭ過程によってローにプルされる。出力電圧がある閾値未満に降下すると、第１のＦＥＴが一定の時間にわたってオンになり、次いで、オフになる。次に、所定の不感時間の後に、第２のＦＥＴが一定の時間にわたってオンになり、次いで、オフになる。第２のＦＥＴのオフの後に、システムは、所望の出力電流に対する静止時間、または十分なエネルギーを負荷に転送するために必要とされる時間に入り、出力電圧をある閾値未満に低下させる（電流が高いほど、静止時間が少なくなり、出力電流が低いほど、静止時間が長くなる）。二次側電圧が該閾値未満に減少したときに、過程を繰り返す。
【０１９４】
図６２を参照すると、一実施形態において、修正したプッシュプルコンバータ１８０は、変圧器からの電気の逆流を防止するためのクランプ機構として構成されるダイオードを含む、非同期整流回路を含む。ダイオードは、その高い阻止能力のため、低エネルギー損失のスーパーバリアダイオードであり得る。図６１および図６３を参照すると、別の実施形態において、修正したプッシュプルコンバータ１８０は、同期整流回路を含み得る。同期ＦＥＴ（複数可）は、ＦＥＴにかかる電圧が、コンバータの出力に電流が流れることを可能にしたときにコントローラによってオンにされ、また、電流がコンバータを通って逆に流れるのを阻止するためにオフにされ、電流が変圧器に逆流するのを防止する。同期の修正したプッシュプルコンバータ１８０（図６１および図６３で示される）において、ＦＥＴ（複数可）は、ダイオードに代わり、また、ＦＥＴのＲｏｎ特徴がダイオードよりも少ない電力損失を提供するので、効率の向上を提供する。
【０１９５】
図６４〜図６６は、修正したシングルエンド一次導体（ＳＥＰＩＣ）コンバータ１８２を含む、修正したコンバータ１７６の概略図である。図６４は、同期の修正したＳＥＰＩＣコンバータを例示し、図６５は、非同期の修正したＳＥＰＩＣコンバータを例示し、図６６は、疑似共振フロントエンドを有する同期の修正したＳＥＰＩＣコンバータを例示する。
【０１９６】
既知のＳＥＰＩＣコンバータは、ＤＣ−ＤＣ整流に使用されることが知られている。既知のＳＥＰＩＣコンバータとは対照的に、修正したＳＥＰＩＣコンバータ１８２は、ＡＤ−ＤＣ変換のために構成される。動作方法は、その出力の電位（電圧）が、その入力よりも大きく、小さく、またはそれに等しくなるように提供する。修正したＳＥＰＩＣコンバータ１８２の出力は、制御トランジスタのデューティサイクルによって制御される。制御は、Ｖｏｕｔ／Ｖｉｎ＝デューティサイクル／（周期−デューティサイクル）によって達成される。これは、主ＦＥＴが、修正したＳＥＰＩＣコンバータ１８２において駆動される方法である。加えて、フィードバックが提供され、よって、出力電圧が低過ぎる場合は、デューティサイクルを増加させる。逆に、電圧が高過ぎる場合は、デューティサイクルを減少させる。例示される実施形態において、修正したＳＥＰＩＣコンバータ１８２は、ＡＣ−ＤＣ変換を達成するために、変圧器１６６と、非同期整流および／または同期整流とを含む。例えば、図６４〜図６６で示されるように、Ｑ１を通る電流は、入力電流ならびに出力電流の合計である。修正したＳＥＰＩＣコンバータ１８２は、レール（幹線）電力を使用してＡＣをＤＣに変換し、そして、該ＤＣを１０〜１２Ａ等の所望の電流の５Ｖ等の所望の電圧に変換するように動作される。加えて、修正したＳＥＰＩＣコンバータ１８２は、インダクタＬ２で行われる絶縁を含み、インダクタＬ２を変圧器にする。修正したＳＥＰＩＣコンバータ１８２は、修正したＣｕｋコンバータ１７８（図５８〜図６０で示される）に類似する最小限の切り替えを含むが、ＭＯＳＦＥＴＱ１を通る電流が低減される。これは、ダイオードＤ６が位置付けられる方法によって、二次負荷電流がＱ１を通って流れるのを防止するからである。これは、Ｑ１におけるＩ２Ｒの加熱損失を低減させる。
【０１９７】
擬似共振の調節
【０１９８】
加えて、限定されないが、ＢｉＤＦＥＴ１６２、修正したＣｕｋコンバータ１７８、修正したプッシュプルコンバータ１８０、および／または修正したＳＥＰＩＣコンバータ１８２を含む、本明細書で説明される修正したコンバータ１７６のいずれかは、擬似共振特徴も含み得る。ここで、ＦＥＴ、ダイオード、およびＬＣ回路は、フロントエンドに配置されて、主スイッチング要素が完全に変える一方で、それらを流れる電流をゼロにすることを可能にするか、または同様に、疑似共振特徴におけるＦＥＴの代わりに、発振を提供して、主ＦＥＴ（複数可）をゼロ電流に切り替えて、スイッチング損失を低減させることを可能にする。線形電力供給源と異なり、疑似共振の調節特徴は、低消散の全オン状態および全オフ状態の間で連続的に切り替えるスイッチングモード供給のパストランジスタを使用し、高消散への移行において殆ど時間を費やさず、無駄になるエネルギーを最小にする。理想的には、スイッチモード電力供給源は、いかなる電力も消散させない。電圧調節は、オン時間とオフ時間との比率を変動させることによって達成される。対照的に、線形電力供給源は、パストランジスタの中の電力を継続的に消散させることによって出力電圧を調節する。このより高い電力変換効率は、スイッチモード電力供給源の重要な利点である。スイッチモード電力供給源はまた、より小さい変圧器のサイズおよび重量のため、線形供給よりも実質的に小さくかつ軽くなり得る。
【０１９９】
図６７および図６８は、電力回路１０とともに使用され得る、コンデンサ分圧器１８４の概略図である。例えば、一実施形態において、コンデンサ分圧器１８４は、エネルギーウェルラダー１４０に含まれ得る。別の実施形態において、出力セクション１６は、コンデンサ分圧器１８４を含み得る。加えて、コンデンサ分圧器は、図２、図３３、図４２、および図５７で示される電力回路１０とともに使用され得る。図６７を参照すると、一実施形態において、コンデンサ分圧器１８４は、所望の出力電圧に調節し、それを一定に保つように構成される、１つ以上のコンデンサ１５６を含む。コンデンサ分圧器は、分圧構成要素としてコンデンサ１５６を使用する、分圧器回路である。コンデンサ分圧器１８４は、出力電圧を「調節する」ように構成され、いかなる負荷も印加されていないときに、コンデンサが電圧をレール電圧まで上昇させることを防止する。別の実施形態において、図６７および図６８で示されるように、コンデンサ分圧器１８４は、後調節を伴うコンデンサドロップを含む。加えて、レール電圧からの回路のそれぞれはまた、上脚部に初期コンデンサもとり、複製してサイズを２倍にし、それを下脚部に置き、よって、どのようにプラグが差し込まれても、いかなる違いも生じない。各脚部上の各コンデンサは、所望の出力電圧に対してサイズ決定されなければならず、したがって、どのように実際の「プラグ」が壁面に差し込まれても、いかなる違いも生じない。上で説明される回路のそれぞれは、同一または同様のバンパイア特徴およびフィードバックループを使用し得る。
【０２００】
例示される実施形態において、ＢＣＤＭＯＳ過程は、電力回路１０を製造するために使用され得る。ＢＣＤＭＯＳは、超高電圧（ＵＨＶ）用途のために、単一のチップ上に双極（アナログ）、ＣＭＯＳ（論理）、およびＤＭＯＳ（電力）機能を統合するための過程を含む。ＢＣＤＭＯＳは、ＬＥＤ照明、ＡＣ−ＤＣ変換、および切り替えモードの電力供給源等の、広範囲のＵＨＶ用途を提供する。１１０／２２０ＶＡＣソースから「オフライン」で直接動作することができ、非Ｅｐｉ過程が実装されるＩＣは、低オン抵抗および７５０Ｖを超える破壊電圧を指定する、最適化された４５０Ｖ／７００ＶのＤＲ−ＬＤＭＯＳトランジスタを展開することができる。電力スイッチング用途で使用されるときに、設計者は、より低い伝導損失およびスイッチング損失を期待することができる。
【０２０１】
随意のバンパイア負荷サブシステム
【０２０２】
高電圧サブシステムでの同期スイッチング：
【０２０３】
ブリッジを同期スイッチマトリックスに変化させることは、高電流動作中の効率を向上させる可能性を有する。しかしながら、配置されると、マトリクスは、アイドリング電力も大幅に減少させる可能性を提供する。
【０２０４】
バンパイア負荷問題を解決するためには、出力電力を監視して、デバイスが充電されているのか、または電話が取り付けられているのかを判定しなければならない。そうでない場合、回路は、それ自体を回線から切断する。制御および監視のための電力は、内蔵コンデンサに貯蔵され、タイマーは、回路を定期的にウェークアップし、システムの電源を投入し、そして電源を投入した状態を保つかどうかを判定することを可能にする。このデューティサイクルは、平均静止電力（いかなるデバイスも充電されていないときに無駄になる電力）の大幅な低減をもたらす。
【０２０５】
スタートアップ給電問題の解決：
【０２０６】
ダイオードブリッジは、受動的であるので、高電圧ダイオードブリッジは、潜在的に、バンパイア負荷サブシステムを配置する重要な機会である。電源がオフからオンにされたとき（電力供給源がソケットに差し込まれたとき）、ブリッジは、電力をシステムに自動的に伝導し始める。回線インターフェースで同期スイッチ構成を有することに関する主な争点は、因果関係の分からない問題である。スイッチは、能動的に制御されなければならない。能動的な制御は、電力を必要とするが、スイッチが能動的にオンにされるまで電力が利用できない場合がある。どちらが先なのであろうか？
【０２０７】
スタートアップ問題に対する最も簡単な解決策は、別個の極めて単純な低電力レギュレータ回路を有することであり、該回路の役目は、マトリクスコントローラが機能するのを監視し、切り替えるための電力を過不足なく提供することである。このレギュレータは、単純にするとあまり効率的ではなくなる。しかしながら、非常に低い電力に対してサイズ決定されるので、任意の非効率性が比較的に重要でなくなり、また、主電力供給源チェーンおよびマイクロプロセッサがオンラインになると切断される（オフにされる）ので、エネルギー損失がさらに低減される。
【０２０８】
回路の別個の一次側および二次側の監視ならびに切り替えのコントローラセクションを有することが最善である。二次側は、電力供給源が差し込まれたときにはいつでも連続的に給電される。一次側は、充電中のシステムの効率を最大にする。その性能は、二次側の性能に勝ることが必要であり得、その目的は、ユニットが最初に差し込まれたときにだけ動作することである。
【０２０９】
図２、図３３、図４２、および図５７を参照すると、一実施形態において、電力回路１０は、スイッチトキャパシタ２相回路１４４と、ＢｉＤＦＥＴ回路１６４とを含み得る。別の実施形態において、電力回路１０は、ＢｉＤＦＥＴ回路１６４と、修正したコンバータ１７６とを含み得る。さらなる実施形態において、電力回路１０は、スイッチトキャパシタ２相回路１４４と、修正したコンバータ１７６とを含み得る。さらに別の実施形態において、電力回路１０は、スイッチトキャパシタ２相回路１４４、ＢｉＤＦＥＴ回路１６４、および／または修正したコンバータ１７６を含み得る。加えて、電力回路１０は、スイッチトキャパシタ２相回路１４４、ＢｉＤＦＥＴ回路１６４、および／または修正したコンバータ１７６で説明される要素の組み合わせ、および任意の数の要素を含み得る。
【０２１０】
図６９および図８３は、電力デバイス２とともに使用され得る、別の筐体３００の等角図である。図７０は、電力デバイス２とともに使用され得る、第１のプラグアセンブリ３０２の等角図である。図７７は、電力デバイス２とともに使用され得る、第２のプラグアセンブリ３０４の等角図である。例示される実施形態において、電力デバイス２は、筐体３００と、筐体３００内に位置付けられる電力回路アセンブリ３０６（図１で示される）と、第１のプラグアセンブリ３０２と、第２のプラグアセンブリ３０４とを含む。電力回路アセンブリ３０６は、第１の電力回路１０および／または第２の電力回路２４を含む。第１のプラグアセンブリ３０２は、供給電力１８から電力回路アセンブリ３０６に第１の電力電圧の電力を伝送するために、電力回路アセンブリ３０６に連結される。第２のプラグアセンブリ３０４は、供給電力１８から電力回路アセンブリ３０６に、第１の電力電圧とは異なる第２の電力電圧の電力を伝送するために、電力回路アセンブリ３０６に連結される。さらに、第２のプラグアセンブリ３０４はまた、供給電力１８から電力回路アセンブリ３０６に、第１の電力電圧および第２の電力電圧とは異なる第３の電力電圧の電力を伝送するようにも構成される。
【０２１１】
例えば、一実施形態において、第１のプラグアセンブリ３０２は、１２０ボルトにほぼ等しい第１の電圧の北米規格の電力コンセントから電力を供給するように構成される、第１の電気プラグ１０４Ａを含み得る。第２のプラグアセンブリ３０４は、２４０ボルトにほぼ等しい欧州規格の電力コンセントから第２の電圧の電力を供給するように構成される、第２の電気プラグ１０４Ｂを含み得る。加えて、第２のプラグアセンブリ３０４は、２３０ボルトにほぼ等しいアジア規格の電力コンセントから第３の電圧の電力を供給するように構成され得る。別の実施形態において、第１のプラグアセンブリ３０２および／または第２のプラグアセンブリ３０４は、豪州規格の電力コンセントおよび電圧等の任意の他の電力コンセント規格を満たすように構成され得る。
【０２１２】
例示される実施形態において、電力デバイス２は、第１の動作モード（図８６で示される）と、第２の動作モード（図８５で示される）と、第３の動作モード（図８４で示される）と、第４の動作モード（図８７で示される）との間で動作可能である。第１の動作モードにおいて、電力デバイス２は、供給電力１８から第１の電圧の電力を受容するように適合される。より具体的には、第１の動作モードにおいて、第１のプラグアセンブリ３０２は、供給電力１８から電力回路アセンブリ３０６に第１の電圧の電力を供給する。第２の動作モードにおいて、電力デバイス２は、第２のプラグアセンブリ３０４を介して、供給電力１８から第２の電圧の電力を受容するように適合される。第３の動作モードにおいて、電力デバイス２は、第２のプラグアセンブリ３０４を介して、供給電力１８から第３の電圧の電力を受容するように適合される。第４の動作モードにおいて、電力デバイス２は「誤り」モードで動作し、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４から電力を受容しないように適合され、よって、電力回路アセンブリ３０６は、供給電力１８から電力を受容することができない。誤りモードは、ユーザが延長コードまたは類似するデバイスを介してシステムを接続する場合に、そのような使用を通して露出され得る未接続のプラグにユーザが接触することを可能にする、危険な状態が起こるのを防止する。
【０２１３】
例示される実施形態において、第１のプラグアセンブリ３０２は、第１のプラグの第１の位置（図８６で示される）と第１のプラグの第２の位置（図６９および図８５で示される）との間に位置付けることができる。第１のプラグの第１の位置において、第１のプラグアセンブリ３０２は、供給電力１８の第１の電力源コンセント（図示せず）に接続されるように適合される。第１のプラグの第２の位置において、第１のプラグアセンブリ３０２は、第１の電力源コンセントから切断されるように適合される。例えば、例示される実施形態において、第１の電力源コンセントは、北米規格の電力コンセントである。第１のプラグの第１の位置において、第１のプラグアセンブリ３０２は、北米規格の電力コンセントに挿入されて、供給電力１８から電力回路アセンブリ３０６に電力を供給するように適合される。第１のプラグの第２の位置において、第１のプラグアセンブリ３０２は、第１のプラグアセンブリ３０２が電力コンセントに挿入されることを防止するように配向される。代替の実施形態において、第１の電力源コンセントは、電力デバイス２が本明細書で説明されるように機能することを可能にする、欧州規格の電力コンセント、アジア規格の電力コンセント、豪州規格の電力コンセント、および／または任意の適切な電力コンセントであり得る。
【０２１４】
例示される実施形態において、第２のプラグアセンブリ３０４は、第１の位置（図６９および図８５で示される）と、第２の位置（図８４で示される）と、第３の位置（図８３で示される）との間に位置付けることができる。第２のプラグの第１の位置において、第２のプラグアセンブリ３０４は、供給電力１８の第２の電力源コンセント（図示せず）に接続して、供給電力１８から電力回路アセンブリ３０６に電力を送達するように適合される。第２のプラグの第２の位置において、第２のプラグアセンブリ３０４は、供給電力１８の第３の電力源コンセント（図示せず）に接続して、供給電力１８から電力回路アセンブリ３０６に電力を供給するように適合される。第２のプラグの第３の位置において、第２のプラグアセンブリ３０４は、第２の電力源コンセントおよび第３の電力源コンセントから切断するように適合される。例えば、例示される実施形態において、第２の電力源コンセントは、アジア規格の電力コンセントであり、第３の電力源コンセントは、欧州規格の電力コンセントである。第２のプラグの第１の位置において、第２のプラグアセンブリ３０４は、アジアの標準電力コンセントに挿入されて、供給電力１８から電力回路アセンブリ３０６に電力を供給するように適合される。第２のプラグの第２の位置において、第２のプラグアセンブリ３０４は、欧州規格の電力コンセントに挿入されて、供給電力１８から電力回路アセンブリ３０６に電力を供給するように適合される。第２のプラグの第３の位置において、第２のプラグアセンブリ３０４は、第２のプラグアセンブリ３０４が欧州規格の電力コンセントおよび／またはアジア規格の電力コンセントに挿入されることを防止するように配向される。代替の実施形態において、第２の電力源コンセントおよび／または第３の電力源コンセントは、電力デバイス２が本明細書で説明されるように機能することを可能にするための、北米規格の電力コンセント、欧州規格の電力コンセント、アジア規格の電力コンセント、豪州規格の電力コンセント、および／または任意の適切な電力コンセントであり得る。
【０２１５】
例示される実施形態において、電力デバイス２は、第１のプラグアセンブリの第１の位置にある第１のプラグアセンブリ３０２および第２のプラグアセンブリの第３の位置にある第２のプラグアセンブリによって、第１の動作モードで動作するように適合される。加えて、電力デバイス２は、第２のプラグアセンブリの第１の位置にある第２のプラグアセンブリ３０４および第１のプラグアセンブリの第２の位置にある第１のプラグアセンブリ３０２によって、第２の動作モードに適合される。さらに、電力デバイス２は、第２のプラグアセンブリの第２の位置にある第２のプラグアセンブリ３０４および第１のプラグアセンブリの第２の位置にある第１のプラグアセンブリ３０２によって、第３の動作モードで動作する。加えて、電力デバイス２は、第１のプラグアセンブリの第１の位置にある第１のプラグアセンブリ３０２および第２のプラグアセンブリの第１の位置ならびに／または第２のプラグアセンブリの第２の位置にある第２のプラグアセンブリによって、第４の動作モードで動作する。
【０２１６】
例示される実施形態において、電力デバイス２は、３つの別個のＬＥＤ回路１３２Ａ、１３２Ｂ、１３２Ｃを含む、表示デバイス３０８（図１４で示される）を含む。表示デバイス３０８は、電力デバイス２が第１の動作モードで動作することに関して、例えば第１のプラグアセンブリ３０２を照明する等の、第１の通知信号を表示するように、ならびに電力デバイス２が第２の動作モードおよび／または第３の動作モードで動作することに関して、例えば、第２のプラグアセンブリ３０４を照明する等の、第２の通知信号を表示するように適合される。一実施形態において、各通知信号は、電力デバイス２が本明細書で説明されるように機能することを可能にする、所定の照明色、所定の点滅シーケンス、および／または任意の適切な照明色、輝度、照明頻度を含み得る。
【０２１７】
図６９を参照すると、例示される実施形態において、筐体３００は、その中に空洞３１４を画定する、外面３１０と、内面３１２とを含む。筐体３００はまた、頂壁３１６、反対側の底壁３１８と、側壁３２０とを含む。側壁３２０は、頂壁３１６と底壁３１８との間で縦軸３２２に沿って延在する。例示される実施形態において、頂壁３１６は、実質的に平面の外面３２４を含む。あるいは、頂壁外面３２４は、円弧および／または湾曲形状を有する。例示される実施形態において、頂壁３１６は、頂壁外面３２４に沿って画定される、陥凹部分３２６を含む。陥凹部分３２６は、頂壁外面３２４から底壁３１８に向かって内側に延在し、また、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４をその中に受容するようにサイズ決定され、成形されるチャンバ３３０を画定する、内面３２８を含む。例示される実施形態において、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４は、陥凹部分３２６内に位置付けられ得、よって、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４は、頂壁外面３２４と実質的に面一である。
【０２１８】
図６９〜図７６は、第１のプラグアセンブリ３０２の種々の図である。例示される実施形態において、第１のプラグアセンブリ３０２は、筐体頂壁３１６に枢動可能に連結され、また、第１のプラグの第１の位置、すなわち、伸長位置（図８６で示される）と、第１のプラグの第２の位置、すなわち、格納位置（図６９および図８３で示される）との間で位置付けることができる。第１のプラグアセンブリ３０２は、装着アセンブリ３３２と、装着アセンブリ３３２に連結される第１のプロングアセンブリ３３４とを含む。第１のプロングアセンブリ３３４は、装着アセンブリ３３２から外向きに延在する、第１のプロング３３８の対３３６を含む。装着アセンブリ３３２は、１対の装着ブラケット３４０と、装着ブラケット３４０の間に連結される支持体ロッド３４２とを含む。第１のプラグアセンブリ３０２はまた、第１のプラグアセンブリ３０２を筐体頂壁３１６に連結するために筐体頂壁３１６と装着ブラケット３４０の少なくとも１つとの間に連結される、少なくとも１つの装着ピン３４４も含む。装着ピン３４４は、第１のプラグアセンブリ３０２が、枢動軸３４６を中心に枢動することを可能にし、よって、第１のプラグアセンブリ３０２は、伸長位置と格納位置との間で移動され得る。加えて、装着ブラケット３４０の少なくとも１つは、伸長位置および格納位置に第１のプラグアセンブリ３０２を位置付けるのを容易にするために、装着ブラケット３４０の外面に沿って配設される、複数の戻り止め穴３４８を含む。
【０２１９】
各第１のプロング３３８は、先端部３５０と基端部３５２との間に延在する。基端部３５２は、それぞれの装着ブラケット３４０に連結され、プロング先端部３５０は、装着ブラケット３４０から外向きに延在する。第１のプロング３３８の対３３６は、互いに実質的に平行に配向される。伸長位置において、第１のプロング３３８の対３３６は、プロング先端部３５０が筐体外面３１０からある距離外向きに、電力源コンセントに向かって延在するように配向される。さらに、伸長位置において、第１のプロング３３８は、第１のプロング３３８が電力源コンセントに挿入されることを可能にするために、縦軸３２２と実質的に平行である。格納位置において、第１のプロング３３８は、プロング先端部３５０が筐体外面３１０に隣接するように配向される。さらに、第１のプロング３３８は、第１のプラグアセンブリ３０２が電力源コンセントに挿入されることを防止するのを容易にするために、縦軸３２２に対して実質的に直角である横軸３５４に沿って配向され、チャンバ３３０内に位置付けられる。
【０２２０】
図７７〜図８２は、第２のプラグアセンブリ３０４の種々の図である。例示される実施形態において、第２のプラグアセンブリ３０４は、筐体頂壁３１６に枢動可能に連結され、また、第２のプラグの第１の位置、すなわち、第１の伸長位置（図６９および図８５で示される）と、第２のプラグの第２の位置、すなわち、第２の伸長位置（図８４で示される）と、第２のプラグの第３の位置、すなわち、格納位置（図８３で示される）との間で位置付けることができる。図６９および図７７〜図８２を参照すると、第２のプラグアセンブリ３０４は、筐体頂壁３１６に枢動可能に連結される基部材３５６と、基部材３５６に枢動可能に連結される第２のプロングアセンブリ３５８とを含む。基部材３５６は、頂部分３６０と底部分３６２との間に延在する。底部分３６２は、基部材３５６から外向きに延在し、筐体頂壁３１６に連結され、よって、基部材３５６が筐体外面３１０に対して移動可能である、１対の支持アーム３６４を含む。例示される実施形態において、基部材３５６は、欧州規格の電力コンセント等の電力源コンセントの中へ基部材３５６が少なくとも部分的に挿入されることを可能にする形状を有する、外面３６６を含む。
【０２２１】
第２のプロングアセンブリ３５８は、基部材の頂部分３６０に枢動可能に連結され、また、装着アセンブリ３６８および装着アセンブリ３６８から外向きに延在する第２のプロング３７２の対３７０を含む。装着アセンブリ３６８は、１対の装着ブラケット３４０と、装着ブラケット３４０の間に連結される支持体ロッド３４２とを含む。装着アセンブリ３６８はまた、少なくとも１つの装着ピン３４４も含み、該装着ピンは、基部材の頂部分３６０と第２のプロングアセンブリ３５８との間に連結されて、第２のプロングアセンブリ３５８を基部材３５６に連結し、よって、第２のプロングアセンブリ３５８が基部材３５６に対して移動可能である。さらに、装着ピン３４４は、第２のプロングアセンブリ３５８が枢動軸３７４を中心に枢動することを可能にし、よって、第２のプロングアセンブリ３５８は、第１の伸長位置と格納位置との間で移動し得る。加えて、装着ブラケット３４０の少なくとも１つは、第２のプロングアセンブリ３５８を位置付けるのを容易にするために装着ブラケット３４０の外面に沿って配設される、複数の戻り止め穴３４８を含む。
【０２２２】
各第２のプロング３７２は、先端部３５０と基端部３５２との間に延在する。基端部３５２は、それぞれの装着ブラケット３４０に連結され、プロング先端部３５０は、装着ブラケット３４０から外向きに延在する。第２のプロング３７２の少なくとも１つは、第２のプロングが先端部３５０に集まるように、装着ブラケット３４０から傾斜角３７６で外向きに延在する。
【０２２３】
第１の伸長位置（図６９および図８５で示される）において、基部材３５６は、チャンバ３３０内に位置付けられ、第２のプロング３７２の対３７０は、プロング先端部３５０が筐体外面３１０からある距離外向きに、電力源コンセントに向かって延在するように配向される。さらに、第１の伸長位置において、第２のプロング３７２は、第２のプロング３７２が電力源コンセントに挿入されることを可能にするために、縦軸３２２と実質的に平行である。加えて、基部材３５６は、第２のプロング３７２が基部材の頂部分３６０に対して実質的に垂直に配向されるように、横軸３５４と実質的に平行である。
【０２２４】
第２の伸長位置（図８４で示される）において、基部材３５６は、筐体外面３１０から外向きに、電力源コンセントに向かって延在し、縦軸３２２に沿って配向される。加えて、第２のプロング３７２は、基部材の頂部分３６０から外向きに延在し、よって、第２のプロング３７２は、基部材３５６と整列し、また、縦軸３２２に沿っても配向され、よって、基部材３５６および第２のプロング３７２が筐体３００から外向きに、電力源コンセントに向かって延在する。第１の伸長位置において、第２のプラグアセンブリ３０４は、例えばアジアおよび／またはフランス規格の電力コンセント等の第１の電力源コンセントの中へ挿入されるように配向される。第２の伸長位置において、第２のプラグアセンブリ３０４は、例えば第１の電力源コンセントとは異なる欧州規格の電力コンセント等の第２の電力源コンセントに挿入されるように配向される。
【０２２５】
格納位置において、基部材３５６は、チャンバ３３０内に位置付けられ、第２のプロング先端部３５０は、筐体外面３１０に隣接して位置付けられる。さらに、基部材３５６および第２のプロング３７２は、第２のプラグアセンブリ３０４が第１および／または第２の電力源コンセントに挿入されることを防止するのを容易にするために、横軸３５４に沿って配向され、それぞれチャンバ３３０内に位置付けられる。
【０２２６】
例示される実施形態において、第２のプロング３７２の対３７０は、ある距離離間され、よって、第１のプロング３３８の対３３６は、格納位置において、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４とともに第２のプロング３７２のそれぞれの間に位置付けられ得、よって、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４は、筐体外面３１０と面一である。
【０２２７】
図８８は、電力遮断アセンブリ４００の概略図である。図８９は、電力遮断アセンブリ４００の別の概略図である。図９０は、電力遮断アセンブリ４００の別の概略図である。例示される実施形態において、電力デバイス２はまた、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４から電力回路アセンブリ３０６に電力が伝送されることを防止する際に使用するための、電力遮断アセンブリ４００も含む。例示される実施形態において、電力遮断アセンブリ４００は、第１のプラグアセンブリ３０２の位置および第２のプラグアセンブリ３０４の位置を感知し、感知した位置を示す信号をマイクロプロセッサ８６に伝送するように適合される、感知アセンブリ３７８（図６９および図８８で示される）を含む。例示される実施形態において、感知アセンブリ３７８は、少なくとも１つの感知デバイス４０２を含み、該感知デバイスは、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４に連結される１つ以上の磁石３８０と、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４の近接を感知するためのホール効果センサ４０４とを含む。より具体的には、例示される実施形態において、感知アセンブリ３７８は、第１のプラグアセンブリ３０２の位置を感知するための第１の感知デバイス４０６と、第２のプラグアセンブリ３０４の位置を感知するための第２の感知デバイス４０８とを含む。第１の感知デバイス４０６は、第１のセンサ４１０と、第１のプラグアセンブリ３０２に連結される第１の磁石３８２とを含む。第２の感知デバイス４０８は、第２のセンサ４１２と、第２のプラグアセンブリ３０４に連結される第２の磁石３８４とを含む。
【０２２８】
ホール効果センサ４１０および４１２は、磁石３８０によって発生される磁場の存在を感知することによって動作する。第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４が格納位置と伸長位置との間で移動されると、ホール効果センサ４１０および４１２は、それぞれ、第１の磁石３８２および第２の磁石３８４によって発生される磁場の相対強度を感知して、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４の相対位置を決定するように適合される。例示される実施形態において、ホール効果センサ４１０および４１２は、筐体陥凹部分３２６の内面３２８の近くに位置付けられ、第１の磁石３８２および第２の磁石３８４のそれぞれは、それぞれ、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４の装着ブラケット３４０に連結される。別の実施形態において、感知アセンブリ３７８は、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４の相対位置を感知するための、任意の適切な感知デバイスを含み得る。
【０２２９】
例示される実施形態において、電力遮断アセンブリ４００はまた、入力電力管理システム４１４も含み、該システムは、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４から入力回路２８に電力を選択的に伝送するために、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４と入力回路２８との間に連結される。例示される実施形態において、入力電力管理システム４１４は、第１の入力電力切断アセンブリ４１６と、第２の入力電力切断アセンブリ４１８を含む。第１の入力電力切断アセンブリ４１６は、第１のプラグアセンブリ３０２と入力回路２８との間に接続される。第２の入力電力切断アセンブリ４１８は、第２のプラグアセンブリ３０４と入力回路２８との間に接続される。加えて、マイクロプロセッサ８６は、第１の入力電力切断アセンブリ４１６および第２の入力電力切断アセンブリ４１８、ならびに感知アセンブリ３７８に連結されて、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４の位置を検出し、そして、第１の入力電力切断アセンブリ４１６および第２の入力電力切断アセンブリ４１８を動作させて、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４から入力回路２８に電力を選択的に転送する。
【０２３０】
図８９を参照すると、例示される実施形態において、第１の入力電力切断アセンブリ４１６および第２の入力電力切断アセンブリ４１８はそれぞれ、第１のトライアックデバイス４２０と、第２のトライアックデバイス４２２とを含む。第１のトライアックデバイス４２０は、第１のプロング４２４と入力回路２８との間に接続される。第２のトライアックデバイス４２２は、第２のプロング４２６と入力回路２８との間に接続される。第１のトライアックデバイス４２０および第２のトライアックデバイス４２２のそれぞれは、第１のプロング４２４および第２のプロング４２６が入力回路２８に電気的に接続される「オン」状態と、第１のプロング４２４および第２のプロング４２６が入力回路２８から電気的に切断される「オフ」状態との間で動作する。例示される実施形態において、第１の入力電力切断アセンブリ４１６および第２の入力電力切断アセンブリ４１８のそれぞれのデフォルト状態は、「オフ」状態である。動作中に、マイクロプロセッサ８６は、第１のプラグアセンブリ３０２の位置を感知し、電力を入力回路２８に送達するための「オン」状態と電力が入力回路２８に送達されるのを防止するための「オフ」状態との間で、第１の入力電力切断アセンブリ４１６を選択的に動作させる。同様に、マイクロプロセッサ８６は、第２のプラグアセンブリ３０４の位置を感知し、「オン」状態と「オフ」状態との間で第２の入力電力切断アセンブリ４１８を選択的に動作させる。一実施形態において、第１のトライアックデバイス４２０および第２のトライアックデバイス４２２は、オプトトライアックデバイスを含み得る。
【０２３１】
図９０を参照すると、一実施形態において、第１の入力電力切断アセンブリ４１６および第２の入力電力切断アセンブリ４１８はそれぞれ、第１のプロング４２４および第２のプロング４２６に接続される、電気リレー４２８を含み得る。各電気リレー４２８は、第１のプロングアセンブリ３０２および第２のプロングアセンブリ３０４から入力回路２８に選択的に電力を送達するために、それぞれ、「オン」状態および「オフ」状態で動作可能である。
【０２３２】
例示される実施形態において、入力電力管理システム４１４はまた、ブートストラップ回路４３０も含み、該回路は、マイクロプロセッサ８６のブートアップまたはスタートアップモード中に使用するための電力をマイクロプロセッサ８６に送達するために、第１のプラグアセンブリ３０２および第２のプラグアセンブリ３０４ならびにマイクロプロセッサ８６に接続される。ブートストラップ回路４３０は、スタートアップ中にプラグアセンブリ３０２および３０４のそれぞれからマイクロプロセッサ８６に少量の電力を送達するために、第１の入力電力切断アセンブリ４１６および第２の入力電力切断アセンブリ４１８のホット側に電気的に接続される。一実施形態において、ブートストラップ回路４３０は、第２の電力回路２４であり得る。
【０２３３】
電力入力の管理
【０２３４】
充電器エンクロージャは、２つの内蔵型電力コネクタ、すなわち、米国用プラグおよび欧州／アジア用プラグを収容する。これは、危険な電圧をユーザに露出する可能性を防止するために、電力入力接続部の何らかの管理を必要とする。ブートストラッピングシステムを使用することによって、マイクロプロセッサは、コネクタのうちの１つが差し込まれていれば、どちらかのコネクタから電力にアクセスすることができる一方で、同時に、どちらのコネクタも充電器自体に取り付けられていない状態にすることを可能にする。
【０２３５】
ホール効果デバイスおよび小型磁石を使用することによって、マイクロプロセッサは、含まれるプラグのどちらが伸長されているのかを決定することが可能である。これは、磁場が近くに存在することを感知することによってホール効果デバイスが動作するという事実に起因する。この磁場は、プラグ自体の装着部に組み込まれる小型磁石によって提供される。プラグが閉鎖位置にあるとき、該プラグのそれぞれのホール効果デバイスは、それらの磁石を感知し、したがって、そのプラグが閉じられていることを知る。どちらかのプラグが伸長された場合、該プラグの磁石は、それぞれのホール効果デバイスから遠ざかり、そしてこの動作によって、伸長状態をマイクロプロセッサに知らせる。
【０２３６】
２つのプラグには、４つの可能な状態がある。その状態は、以下の通りである。
【０２３７】
［１．］どちらのプラグも閉じられている。いかなる利用可能な電力もないので、マイクロプロセッサはこの状態に気付かない。
【０２３８】
［２．］米国用プラグが伸長されている。マイクロプロセッサは、米国用ホール効果デバイスによってこの状態を知らされる。
【０２３９】
［３．］欧州／アジアのプラグが伸長されている。マイクロプロセッサは、欧州／アジアのホール効果デバイスによってこの状態を知らされる。
【０２４０】
［４．］どちらのプラグも伸長されている。マイクロプロセッサがこの状態を認知すると、該マイクロプロセッサは、「誤り」状態とみなす。
【０２４１】
状態２または状態３が存在するとき、マイクロプロセッサは、オプトトライアックまたはリレーがそのそれぞれの電力コネクタの充電システムに接続することを可能にし、したがって、バッテリ充電を開始することを可能にする。状態１は、いかなる電力も利用可能でないのでアカデミックであり、一方で、状態４は、「誤り」状態とみなされ、どちらのプラグも接続されない。これは、ユーザが延長コードまたは類似するデバイスを介してシステムを接続する場合に、そのような使用を通して露出され得る未接続のプラグにユーザが接触することを可能にする、危険な状態が起こるのを防止する。
【０２４２】
産業上の利用可能性
本発明の一態様において、電力回路１０、２４は、例えばＵＳＢポート２２、２６を通して、または非変圧器「ｄｉａｌ−ａ−ｖｏｌｔａｇｅ」回路（図２０および図２１）から接続される外部デバイスに、指定された電力出力信号を送達することを目的とする。最外部のデバイスは、正しく動作するために、純直流（ＤＣ）信号を必要としない。多くの外部デバイスは、交流（ＡＣ）およびＤＣの組み合わせを有する電力信号によって機能する。ＡＣおよびＤＣの組み合わせを有する電力出力信号に関する考慮すべき重要なことは、ピーク値にある限度を超えさせないことである。この限度は、一般的に、本明細書で示されるような回路として、またはＰＳＳｏＣ／ＰＳＳｉＰエネルギーウェル半導体の発明として、本発明によって達成される純ＤＣ電力出力信号の値である。例えば：ＵＳＢデバイスは、一般的に、５ＶのＤＣ電力信号を必要とする。限度が５Ｖであるので、複合ＡＣ／ＤＣ信号のピークの値は、５Ｖを超えることができない。電力出力信号がこの限度を超えないように保つために、制御要素は、ＤＣ成分または平均成分ではなく、出力電力信号のピーク値を感知する。いかなるＡＣ成分もない場合、本発明の出力電力信号のピークの値は、ＤＣ成分に等しい。
【０２４３】
電力デバイス２は、所望の一定電圧を供給する。所与のデバイスについて、所望の電圧は、異なり得る。例えば、携帯電話の場合、所望の電圧は、一般的に、５ボルトである。出力信号（マイクロプロセッサから）の周波数は、目標電圧を常時供給するように調整される。本明細書で説明される発明の周波数において、負荷がより多くの電流を必要とする場合は、一定の出力電圧が許容可能な範囲内にとどまるように周波数を増加させる。本明細書で説明される発明のＰＳＳｏＣ／ＰＳＳｉＰでは、より多くのエネルギーが種々のエネルギーウェルから取り出され、該エネルギーウェル自体が、それらに含まれる電圧の不連続部分を有する。異なる電圧を必要とする異なるデバイスの場合、電力デバイス２は、連続的により大きい電圧を出力し、電流を監視する。異なる電圧を必要とする異なるデバイスの場合、タップされる特定のエネルギーウェルに応じて、ＰＳＳｏＣ／ＰＳＳｉＰは、連続的により大きい電圧を出力する。閾値電流が電力デバイス２またはＰＳＳｏＣ／ＰＳＳｉＰエネルギーウェルから引き出されたとき、マイクロプロセッサは、例えばノートブックおよび／またはラップトップのようなデバイスに対して５ボルト、９ボルト、１２ボルト、または最大１９．６Ｖといった、何ボルトの出力を制御するべきかについて、閾値の決定を行う。
【０２４４】
本発明の別の態様において、バッテリおよび／もしくは充電コンデンサ（ｓｕｐｅｒｃａｐ９８）または可変電圧エネルギーウェルラダー電力ＩＣは、マイクロプロセッサ８６に給電するために、電力貯蔵デバイスとして使用され得る。また、フィードバックループから調節された電流がマイクロプロセッサに送達され得、マイクロプロセッサの初期電力供給源に対する必要性を回避する。ＰＳＳｏＣ／ＰＳＳｉＰの場合、エネルギーは、「ブートストラップ」のための電力としての役割を果たす超低漏出ＭＯＳＦＥＴを利用して、必要とされるまで、エネルギーウェルに貯蔵される。マイクロプロセッサを、常に、電力供給源を通して、またはｓｕｐｅｒｃａｐ９８および／もしくはバッテリ、ならびに／またはＰＳＳｏＣ／ＰＳＳｉＰによって充電されることによってオンに保ち、よって、負荷、すなわちデバイスの適用および充電状態を検出して、充電サイクルを開始し得ることが望ましい。通常の充電動作中に、電力は、充電出力の１つから分流され、電力を提供して、ｓｕｐｅｒｃａｐ９８および／またはバッテリを充電する。電力デバイス２が最初に利用されるとき、またはある期間にわたって停止していた場合には、ブートストラップ電力供給源は、一時的に起動されて、初期電力を供給し得る。ｓｕｐｅｒｃａｐ９８またはバッテリが充電されると、ブートストラップ電力供給源はオフにされ得る。
【０２４５】
本発明の別の態様において、電力デバイス２およびＰＳＳｏＣ／ＰＳＳｉＰは、バンパイア負荷を排除する。マイクロプロセッサ８６およびフィードバックループは、充電デバイスからの電流の引き出しを継続的に監視する。充電サイクルの開始から、マイクロプロセッサ８６の中にテーブルが形成され、電流の引き出しを解析する。充電サイクル中に、マイクロプロセッサ８６は、電流センサ抵抗器７８を通して、充電デバイスによって消費されている電流の引き出しを監視し続ける。次いで、マイクロプロセッサ８６は、その引き出しを解析し、デバイスが完全に充電されたために引き出しが減少し始めたときに報告する。マイクロプロセッサ８６はまた、充電デバイスが満充電に近づくにつれて、電流が減少したときを感知するように準備する。充電サイクルの全体を通して充電デバイスに対する電流の初期流出により、マイクロプロセッサ８６は、アルゴリズムを使用して、充電デバイスが完全にまたはほぼ完全に充電したとき（および電流の引き出しがゼロに近づいたとき）を判定する。次いで、電力デバイス２は、その流入供給からの電力を遮断し、流入源からの充電および電力の引き出しを遮断する。これは、「ウェークアップ」ルーチンによって達成され、よって、システムは、所定の期間にわたって「スリープ」状態に入り、次いで、任意のデバイスが取り付けられたかどうかを感知するためにウェークアップする。本発明の別の実施形態では、「ウェークアップ」ルーチンを使用するのではなく、クロックタイムを実質的にゼロまで減少させ、マイクロコントローラに給電するのに過不足のない電力を提供し、次いで、デバイスが取り付けられているかどうかを感知する。また、電力デバイス２は、電流の引き出しを感知することによって、デバイスが接続されたときを検出することができる。いかなる電流も引き出されていないときにはいつでも、電力デバイスを遮断して、継続的な電気の無駄を回避するが、該電気の無駄は、通常、充電デバイスが壁面コンセントに差し込まれたままであるが、いかなる電話も取り付けられていないときに存在する。
【０２４６】
例示される実施形態において、第１の電力ブロックまたは入力回路２８は、幹線、すなわち、供給電力１８に接続され、該供給電力は、６０Ｈｚの周波数の１２０ボルト（北米規格）または５０Ｈｚの周波数の２２０〜２４０ボルト（欧州規格）で構成される。この電力は、ＡＣを脈動ＤＣに整流する、全波ブリッジ３０に供給される。この脈動ＤＣは、コンデンサ３６および３８ならびにインダクタ３２を使用することによって、連続するＤＣ電圧に変換される。供給されるＤＣ電圧は、北米規格の場合にはおよそ１８０ＶＤＣであり、または欧州規格の場合にはおよそ３６０ＶＤＣである。
【０２４７】
充電送達システムは、４つのポートを介して高い周波数方形波を送達する、マイクロプロセッサ８６から始まる。これらの信号は、アイソレータデバイス８８および９０を通して、それらのそれぞれのＦＥＴドライバサブアセンブリ５０Ａ、５０Ｂに送給される。サブアセンブリ５０Ａの場合、高圧側アイソレータ９０からの信号は、そのゲートを介してＦＥＴ６２に供給される。ＦＥＴ６２の目的は、論理レベル（３．３Ｖのピークツーピーク）から、電力ＦＥＴ４２を駆動するために必要とされる約１５Ｖのピークツーピークの電圧レベルに、方形波の電圧揺動を増加させることである。第１のドライバ回路５０Ａはまた、低圧側ドライバＦＥＴも含む。これらのＦＥＴは、第１のアイソレータのゲート５６に注入される低圧側アイソレータ８８から供給される。この信号は、増幅され、反転され、次いで、その後のＦＥＴ５８に送給される。この信号はまた、増幅され、次いで、反転されて、それぞれの電力ＦＥＴ４４を駆動するのに適切な１５Ｖのピークツーピーク信号を作成する。
【０２４８】
２つのパワーＦＥＴ４２、４４は、「トーテムポール」構成として設定される。「トーテムポール」４２の頂部には、入力回路２８から供給されるＤＣ電圧が送給される。底部ＦＥＴ４４は、接地に取り付けられるそのソースを有する。この配設は、「トーテムポール」接合部５２が、北米規格の場合に１８０Ｖのピークツーピーク値を有する、または欧州規格の場合に３６０Ｖのピークツーピーク値を有する、回路５０Ａによって供給される方形波を送達することを可能にする。
【０２４９】
回路５０Ｂ、４０Ｂは、５４で送達される方形波が５２の方形波と１８０度異なる位相であることを除いて、上で説明されるように、回路５０Ａ、４０Ａと同様に機能する。
【０２５０】
これらの２つの方形波は、周波数依存性反応デバイスに送給され、コンデンサ７０Ａを介して信号５２によって供給される全波ブリッジを含む。ブリッジの底部側には、コンデンサ７０Ｂを介して信号５４が送給される。コンデンサ７０Ａおよび７０Ｂは、大きいピークツーピーク入力（１８０Ｖ〜３６０Ｖのピークツーピーク）からおよそ１０ＶＡＣのより管理し易い電圧に、ＡＣ電圧出力を低減させるようにサイズ決定される（静電容量値）。ブリッジ７４の整流出力は、出力回路１６に送給される。この出力回路は、ブリッジ７４からの脈動ＤＣを未調節のＤＣ電圧に変換する、導体７６およびコンデンサ８０で構成される。
【０２５１】
回路１６の残りは、抵抗器８２および８４ならびに電流感知抵抗器７８から成る電圧感知アセンブリで構成される。電圧感知アセンブリは、出力電圧（充電デバイスに送達されるその電圧）の表示をマイクロプロセッサのＡ／Ｄコンバータの１つに送達する。感知抵抗器７８は、充電デバイスによって消費されている電流を表す、電圧を送達する。この信号は、マイクロプロセッサ内の別のＡ／Ｄコンバータに供給される。これらの信号は、マイクロプロセッサが、充電デバイスの電流要件に関係なく、出力電圧を正確な５ＶＤＣに調整することを可能にする。
【０２５２】
図１９を参照すると、起動時の方法２００が示される。起動時に、システムは、ブロック２０２で、充電ルーチンを初期化する。次いで、マイクロプロセッサ８６は、ブロック２０４で、電流の感知を確認して、負荷が存在するかどうかを確認する（ブロック２０６）。負荷が存在しない場合、マイクロプロセッサ８８は、充電ルーチンをオフにし（ブロック２０８）、スリープ期間に入る（ブロック２１０）。スリープ期間の後、方法２００は、充電ルーチンに戻る（ブロック２０２）。方法２００は、いかなる負荷も存在しない限り、このループにとどまる。
【０２５３】
負荷が存在する（ブロック２０６）場合、方法２００は、電圧設定を確認する（ブロック２１２）。次いで、システムは、読み出した設定と許容可能なバンド電圧とを比較する（ブロック２１４）。電圧がバンド外でない場合、ルーチンは、スリープに進む（ブロック２１０）。電圧がバンド外である場合（ブロック２１４）、ルーチンは、電圧が高過ぎるか低過ぎるかを確認する（ブロック２２０）。
【０２５４】
電圧が高過ぎる場合、システムは、出力周波数を漸減させ（ブロック２１８）、次いで、出力周波数が最も低い許容可能な設定であるかどうかを確認する（ブロック２１６）。「はい」の場合、ルーチンは、スリープに進む（ブロック２１０）。「いいえ」の場合、マイクロプロセッサは、電圧の感知を再度確認する（ブロック２１２）。マイクロプロセッサ８６は、出力電圧が所望の量に減少するまで、または該出力電圧が最も低い許容可能な設定に到達するまで、このループを継続する。
【０２５５】
電圧が低過ぎる場合、マイクロプロセッサ８６は、出力周波数（ブロック２２２）を漸増させ、次いで、出力周波数が最も高い許容可能な設定であるかどうかを確認する（ブロック２２４）。「はい」の場合、ルーチンは、スリープに進む（ブロック２１０）。「いいえ」の場合、方法２００は、電圧の感知を再度確認する（ブロック２１２）。方法２００は、出力電圧が所望の量に増加するまで、または該出力電圧がそれが最も高い許容可能な設定に到達するまで、このループを継続する。
【０２５６】
本発明の別の態様において、ＰＳＳｏＣ／ＰＳＳｉＰは、有線または無線コネクタによって回路に接続することができ、それが、ホームエフィシェンシーコマンドセンター、ラップトップ、タブレット、または携帯電話等の、リモートソースから、オンにする／遮断するコマンドを受容することを可能にする。
【０２５７】
図９１〜図９３は、電力回路１０を含む消費者電子デバイス６００の等角図である。図９４は、電圧低減回路１１を収容するための、マルチチップモジュール６０２の等角図である。例示される実施形態において、電力デバイス２は、装着アセンブリＢによって消費者電子デバイス６００の筐体に着脱可能に連結される、着脱可能な充電器筐体Ｄを含む。装着アセンブリＢは、充電器筐体Ｄを消費者電子デバイス６００に着脱可能に連結するように構成される。着脱可能な充電器筐体Ｄはまた、折り畳みプロングＣ（１０６Ａ、１０６Ｂ）も含む。電力デバイス２はまた、着脱可能な充電器筐体Ｄ内に収容され、電圧低減回路１１を含む、マルチチップモジュールＥ（６０２）も含む。リールアセンブリＡは、消費者電子デバイス６００に連結され、電力回路１０を消費者電子デバイスの動作回路に電気的に接続するための、５vの電力コードを含む。
【０２５８】
消費者および電子機器用途
変圧器の各巻線は、１つの電流を出力することだけしかできないので、ハイブリッドチップ上の程度に小さいｄｉａｌ−ａ−ｖｏｌｔａｇｅシステムを有する能力は、大きな利点である。該システムは、第１に、熱を排除し、第２に、従来の変圧器に基づくシステムに関連する部品数を大幅に低減させ、最後に、よりエネルギー効率が良い。加えて、外用の知能および「ルックアップ」テーブルの追加は、内蔵のＰＳＳｏＣ／ＰＳＳｉＰを有する任意の消費者デバイスが、消費者の習慣を学習し、使用中でないときまたは消費者によって命令されたときに遮断されることを可能にする。
【０２５９】
現在、１０，０００を超える異なる外部電力供給源および／または組み込み型電力供給源の変圧器システムおよび部品がある。ＰＳＳｏＣ／ＰＳＳｉＰによって、チップ上のｄｉａｌ−ａ−ｖｏｌｔａｇｅシステムが、多数の可変電力出力を単一の供給源から、かつ同時に生じさせることを可能にし、したがって、ある消費者製品内またはそのような消費者部品内に含まれる回路内でしばしば必要とされる、異なる電圧を給電するので、該システムおよび部品が大幅に低減される。
【０２６０】
上記の教示を考慮して、本発明の多くの修正および変更が可能である。本発明は、添付の特許請求の範囲内で具体的に説明される通り以外でも実践され得る。
【０２６１】
本明細書は、最良の様式を含む本発明を開示するために、また、任意のデバイスまたはシステムを作製および使用することならびに任意の組み込まれた方法を行うことを含む、任意の当業者が本発明を実践することを可能にするために、例を使用する。本発明の特許可能な範囲は、特許請求の範囲によって定義され、当業者が想到する他の例を含み得る。本発明の他の態様および特徴は、図面、開示、および添付の特許請求の範囲の検討から得ることができる。本発明は、添付の特許請求の範囲内で具体的に説明される通り以外でも実践され得る。また、添付の特許請求の範囲内で列挙されるステップおよび／または機能は、本明細書に列挙されるステップおよび／または機能の順序にかかわらず、動作の任意の特定の順序に限定されないことにも留意されたい。
【０２６２】
本発明の種々の実施形態の特定の特徴は、いくつかの図面で示され、他の図面では示されていない場合があるが、これは便宜上のことに過ぎない。本発明の原理に従って、図面の任意の特徴が、任意の他の図面の任意の特徴との組み合わせで参照されかつ／または特許請求される可能性がある。
【図３】
2015529442.tif 000008
【図４】
2015529442.tif 000009
【図５】
2015529442.tif 000010
【図６】
2015529442.tif 000011
【図７】
2015529442.tif 000012
【図８】
2015529442.tif 000013
【図９】
2015529442.tif 000014
【図１０】
2015529442.tif 000015
【図１１】
2015529442.tif 000016
【図１２】
2015529442.tif 000017
【図１３】
2015529442.tif 000018
【図１５】
2015529442.tif 000019
【図１６】
2015529442.tif 000020
【図１７】
2015529442.tif 000021
【図１８】
2015529442.tif 000022
【図２１】
2015529442.tif 000023
【図３２ａ】
2015529442.tif 000024
【図３６】
2015529442.tif 000025
【図３７】
2015529442.tif 000026
【図３８】
2015529442.tif 000027
【図５３】
2015529442.tif 000028
【図６９】
2015529442.tif 000029
【図７０】
2015529442.tif 000030
【図７１】
2015529442.tif 000031
【図７２】
2015529442.tif 000032
【図７３】
2015529442.tif 000033
【図７４】
2015529442.tif 000034
【図７５】
2015529442.tif 000035
【図７６】
2015529442.tif 000036
【図７７】
2015529442.tif 000037
【図７８】
2015529442.tif 000038
【図７９】
2015529442.tif 000039
【図８０】
2015529442.tif 000040
【図８１】
2015529442.tif 000041
【図８２】
2015529442.tif 000042
【図８３】
2015529442.tif 000043
【図８４】
2015529442.tif 000044
【図８５】
2015529442.tif 000045
【図８６】
2015529442.tif 000046
【図８７】
2015529442.tif 000047
【図９１】
2015529442.tif 000048
【図９２】
2015529442.tif 000049
【図９３】
2015529442.tif 000050
【図９４】
2015529442.tif 000051
【図１】
2015529442.tif 000052
【図２】
2015529442.tif 000053
【図１４】
2015529442.tif 000054
【図１９】
2015529442.tif 000055
【図２０】
2015529442.tif 000056
【図２２】
2015529442.tif 000057
【図２３】
2015529442.tif 000058
【図２４】
2015529442.tif 000059
【図２５】
2015529442.tif 000060
【図２６】
2015529442.tif 000061
【図２７】
2015529442.tif 000062
【図２８】
2015529442.tif 000063
【図２９】
2015529442.tif 000064
【図３０】
2015529442.tif 000065
【図３１ａ】
2015529442.tif 000066
【図３１ｂ】
2015529442.tif 000067
【図３１ｃ】
2015529442.tif 000068
【図３１ｄ】
2015529442.tif 000069
【図３２ｂ】
2015529442.tif 000070
【図３２ｃ】
2015529442.tif 000071
【図３２ｄ】
2015529442.tif 000072
【図３３】
2015529442.tif 000073
【図３４ａ】
2015529442.tif 000074
【図３４ｂ】
2015529442.tif 000075
【図３５】
2015529442.tif 000076
【図３９】
2015529442.tif 000077
【図４０】
2015529442.tif 000078
【図４１】
2015529442.tif 000079
【図４２】
2015529442.tif 000080
【図４３】
2015529442.tif 000081
【図４４ａ】
2015529442.tif 000082
【図４４ｂ】
2015529442.tif 000083
【図４５ａ】
2015529442.tif 000084
【図４５ｂ】
2015529442.tif 000085
【図４５ｃ】
2015529442.tif 000086
【図４６】
2015529442.tif 000087
【図４７】
2015529442.tif 000088
【図４８】
2015529442.tif 000089
【図４９ａ】
2015529442.tif 000090
【図４９ｂ】
2015529442.tif 000091
【図５０ａ】
2015529442.tif 000092
【図５０ｂ】
2015529442.tif 000093
【図５１】
2015529442.tif 000094
【図５２】
2015529442.tif 000095
【図５４】
2015529442.tif 000096
【図５５】
2015529442.tif 000097
【図５６】
2015529442.tif 000098
【図５７】
2015529442.tif 000099
【図５８】
2015529442.tif 000100
【図５９】
2015529442.tif 000101
【図６０】
2015529442.tif 000102
【図６１】
2015529442.tif 000103
【図６２】
2015529442.tif 000104
【図６３】
2015529442.tif 000105
【図６４】
2015529442.tif 000106
【図６５】
2015529442.tif 000107
【図６６】
2015529442.tif 000108
【図６７】
2015529442.tif 000109
【図６８】
2015529442.tif 000110
【図８８】
2015529442.tif 000111
【図８９】
2015529442.tif 000112
【図９０】
2015529442.tif 000113
【手続補正書】
【提出日】平成27年4月6日(2015.4.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧低減装置であって、
電力源から、入力電圧レベルを有する入力直流（ＤＣ）電力信号を受容し、そして、前記入力電圧レベル未満である出力電圧レベルを有する出力ＤＣ電力信号を放電するための、前記電力源に電気的に連結されるスイッチトコンデンサ電圧低減回路を備え、前記スイッチトコンデンサ電圧低減回路は、複数のスイッチトコンデンサデバイスを含み、前記スイッチトコンデンサデバイスのそれぞれは、
入力スイッチングデバイスと、
少なくとも１つのコンデンサと、
１対の出力スイッチングデバイスとを含み、前記スイッチトコンデンサ電圧低減回路は、充電状態と放電状態との間で動作可能であり、前記入力スイッチングデバイスは、前記入力ＤＣ電力信号を伝送して前記コンデンサを充電するために、前記充電状態で前記コンデンサを直列に連結するように構成され、前記出力スイッチングデバイスは、前記コンデンサから前記出力ＤＣ電力信号を放電するために、前記放電状態で前記コンデンサを並列に連結するように構成される、
電圧低減装置。
【請求項２】
前記入力電圧レベルを感知し、そして、前記感知した入力電圧レベルの関数として、前記スイッチトコンデンサデバイスのそれぞれを調節するための制御信号を前記スイッチトコンデンサデバイスに伝送するようにプログラムされる、プロセッサをさらに備える、請求項１に記載の装置。
【請求項３】
前記プロセッサは、前記スイッチトコンデンサ電圧低減回路を調節して、所定の電流レベルの範囲内の電流レベルを有する前記出力ＤＣ電力信号を放電するようにプログラムされる、請求項２に記載の装置。
【請求項４】
前記出力ＤＣ電力信号の電流レベルを感知するための電流センサを含む、バンパイア負荷排除サブシステムをさらに備え、前記プロセッサは、前記感知した電流レベルが所定の電流レベルと異なる場合に、前記スイッチトコンデンサ電圧低減回路への入力電力を遮断するようにプログラムされる、請求項２に記載の装置。
【請求項５】
制御信号を前記プロセッサに伝送して、前記スイッチトコンデンサ電圧低減回路の遠隔操作を可能にするための、前記プロセッサに連結される通信コントローラをさらに備える、請求項２に記載の装置。
【請求項６】
前記充電状態は、オン位置の対応する入力スイッチングデバイス、およびオフ位置の対応する１対の出力スイッチングデバイスを含み、前記放電状態は、前記オフ位置の前記対応する入力スイッチングデバイス、および前記オン位置の前記対応する１対の出力スイッチングデバイスを含む、請求項２に記載の装置。
【請求項７】
前記プロセッサは、前記充電状態から保留状態に、および前記保留状態から前記放電状態に、前記スイッチトコンデンサデバイスのそれぞれを調節するようにプログラムされ、前記保留状態は、前記電力源から前記対応する少なくとも１つのコンデンサを絶縁するために、前記オフ位置の前記対応する入力スイッチングデバイスおよび前記対応する１対の出力スイッチングデバイスを含む、請求項６に記載の装置。
【請求項８】
前記入力スイッチングデバイスおよび前記出力スイッチングデバイスのそれぞれは、ゲートを含む電界効果トランジスタ（ＦＥＴ）を含み、各入力ＦＥＴの各ゲートは、前記プロセッサから制御信号を受容するようにともに接続され、各出力ＦＥＴの各ゲートは、前記プロセッサから別の制御信号を受容するようにともに接続される、請求項２に記載の装置。
【請求項９】
前記複数のスイッチトコンデンサデバイスは、第１のスイッチトコンデンサデバイスと、第２のスイッチトコンデンサデバイスとを含み、前記第１のスイッチトコンデンサデバイスは、第１のコンデンサと、前記第１のコンデンサと前記電力源との間に連結される第１の入力スイッチングデバイスとを含み、前記第２のスイッチトコンデンサデバイスは、第２のコンデンサと、前記第１のコンデンサと前記第２のコンデンサとの間に連結される第２の入力スイッチングデバイスとを含む、請求項１に記載の装置。
【請求項１０】
半導体チップをさらに備え、前記スイッチトコンデンサ電圧低減回路は、前記半導体チップ上に形成され、前記半導体チップは、低オーミックシリコン、ポリシリコン、窒化ガリウム、砒化ガリウム、シリコンゲルマニウム、炭化ケイ素、およびリン化インジウムのうちの少なくとも１つを含む基板材料を含む、請求項１に記載の装置。 
【請求項１１】
前記入力ＤＣ電力信号を受容し、そして、前記入力電圧レベル未満である出力電圧レベルを有する第２の出力ＤＣ電力信号を放電するための、前記電力源に電気的に連結されるバックコンバータをさらに備える、請求項１に記載の装置。
【請求項１２】
前記スイッチトコンデンサ電圧低減回路から前記出力ＤＣ電力信号を受容し、そして、前記出力ＤＣ電力信号の前記電圧レベル未満である電圧レベルを有する修正出力ＤＣ電力信号を伝送するための、前記スイッチトコンデンサ電圧低減回路に連結される変圧器をさらに備える、請求項１に記載の装置。
【請求項１３】
前記電力源から交流（ＡＣ）電力信号を受容し、そして、前記入力ＤＣ電力信号を前記スイッチトコンデンサ電圧低減回路に伝送するための、前記電力源と前記スイッチトコンデンサ電圧低減回路との間に連結される整流器回路をさらに備える、請求項１に記載の装置。
【請求項１４】
電圧低減装置であって、
電力源から、入力電圧レベルを有する入力ＤＣ電力信号を受容し、そして、前記入力電圧レベル未満である出力電圧レベルを有する出力ＤＣ電力信号を放電するための、前記電力源に電気的に連結されるスイッチトコンデンサ電圧低減回路であって、前記スイッチトコンデンサ電圧低減回路は、複数のスイッチトコンデンサデバイスを含み、前記スイッチトコンデンサデバイスのそれぞれは、
入力スイッチングデバイスと、
少なくとも１つのコンデンサと、
１対の出力スイッチングデバイスとを含み、前記スイッチトコンデンサ電圧低減回路は、充電状態と放電状態との間で動作可能であり、前記入力スイッチングデバイスは、前記入力ＤＣ電力信号を伝送して前記コンデンサを充電するために、前記充電状態で前記コンデンサを直列に連結するように構成され、前記出力スイッチングデバイスは、前記コンデンサから前記出力ＤＣ電力信号を放電するために、前記放電状態で前記コンデンサを並列に連結するように構成される、スイッチトコンデンサ電圧低減回路と、
前記入力電圧レベルを感知し、そして、前記感知した入力電圧レベルの関数として、前記スイッチトコンデンサデバイスのそれぞれを調節するための制御信号を前記スイッチトコンデンサデバイスに伝送するようにプログラムされるプロセッサと、を備える、
電圧低減装置。
【請求項１５】
前記充電状態は、オン位置の対応する入力スイッチングデバイス、およびオフ位置の対応する１対の出力スイッチングデバイスを含み、前記放電状態は、前記オフ位置の前記対応する入力スイッチングデバイス、および前記オン位置の前記対応する１対の出力スイッチングデバイスを含み、前記プロセッサは、前記充電状態から保留状態に、および前記保留状態から前記放電状態に、前記スイッチトコンデンサデバイスのそれぞれを調節するようにプログラムされ、前記保留状態は、前記電力源から前記対応する少なくとも１つのコンデンサを絶縁するために、前記オフ位置の前記対応する入力スイッチングデバイスおよび前記対応する１対の出力スイッチングデバイスを含む、請求項１４に記載の装置。
【請求項１６】
前記入力スイッチングデバイスおよび前記出力スイッチングデバイスのそれぞれは、ゲートを含むＦＥＴを含み、各入力ＦＥＴの各ゲートは、前記プロセッサから制御信号を受容するようにともに接続され、各出力ＦＥＴの各ゲートは、前記プロセッサから別の制御信号を受容するようにともに接続される、請求項１４に記載の装置。
【請求項１７】
前記複数のスイッチトコンデンサデバイスは、第１のスイッチトコンデンサデバイスと、第２のスイッチトコンデンサデバイスとを含み、前記第１のスイッチトコンデンサデバイスは、第１のコンデンサと、前記第１のコンデンサと前記電力源との間に連結される第１の入力スイッチングデバイスとを含み、前記第２のスイッチトコンデンサデバイスは、第２のコンデンサと、前記第１のコンデンサと前記第２のコンデンサとの間に連結される第２の入力スイッチングデバイスを含む、請求項１４に記載の装置。
【請求項１８】
半導体チップをさらに備え、前記スイッチトコンデンサ電圧低減回路は、前記半導体チップ上に形成され、前記半導体チップは、低オーミックシリコン、ポリシリコン、窒化ガリウム、砒化ガリウム、シリコンゲルマニウム、炭化ケイ素、およびリン化インジウムのうちの少なくとも１つを含む基板材料を含む、請求項１４に記載の装置。
【請求項１９】
前記入力ＤＣ電力信号を受容し、そして、前記入力電圧レベル未満である出力電圧レベルを有する第２の出力ＤＣ電力信号を放電するための、前記電力源に電気的に連結されるバックコンバータをさらに備える、請求項１４に記載の装置。
【請求項２０】
前記スイッチトコンデンサ電圧低減回路から前記出力ＤＣ電力信号を受容し、そして、前記出力ＤＣ電力信号の前記電圧レベル未満である電圧レベルを有する修正出力ＤＣ電力信号を伝送するための、前記スイッチトコンデンサ電圧低減回路に連結される変圧器をさらに備える、請求項１４に記載の装置。
【請求項２１】
前記電力源からＡＣ電力信号を受容し、そして、前記入力ＤＣ電力信号を前記スイッチトコンデンサ電圧低減回路に伝送するための、前記電力源と前記スイッチトコンデンサ電圧低減回路との間に連結される整流器回路をさらに備える、請求項１４に記載の装置。
【請求項２２】
電圧低減装置を組み立てる方法であって、
半導体チップを提供するステップと、
スイッチトコンデンサ電圧低減回路を前記半導体チップ上に形成するステップであって、前記スイッチトコンデンサ電圧低減回路は、電力源から、入力電圧レベルを有する入力ＤＣ電力信号を受容し、そして、前記入力電圧レベル未満である出力電圧レベルを有する出力ＤＣ電力信号を放電するように構成され、前記スイッチトコンデンサ電圧低減回路は、複数のスイッチトコンデンサデバイスを含み、前記スイッチトコンデンサデバイスのそれぞれは、入力スイッチングデバイスと、少なくとも１つのコンデンサと、１対の出力スイッチングデバイスとを含み、前記スイッチトコンデンサ電圧低減回路は、充電状態と放電状態との間で動作可能であり、前記入力スイッチングデバイスは、前記入力ＤＣ電力信号を伝送して前記コンデンサを充電するために、前記充電状態で前記コンデンサを直列に連結するように構成され、前記出力スイッチングデバイスは、前記コンデンサから前記出力ＤＣ電力信号を放電するために、前記放電状態で前記コンデンサを並列に連結するように構成される、形成するステップと、
を含む、方法。
【請求項２３】
整流器回路を前記半導体チップ上に形成するステップであって、
前記整流器回路は、前記電力源から交流（ＡＣ）電力信号を受容し、そして、前記入力ＤＣ電力信号を前記スイッチトコンデンサ電圧低減回路に伝送するために、前記電力源と前記スイッチトコンデンサ電圧低減回路との間に電気的に連結される、形成するステップを含む、請求項２２に記載の方法。
【国際調査報告】
2015529442.tif 000114
2015529442.tif 000115
2015529442.tif 000116