(57)【要約】  組み込まれた高調波フィルタを有するスイッチング増幅器が開示される。１つの例示的な設計では、スイッチング増幅器は、ジェネレータ回路および複数の出力回路を含む。ジェネレータ回路は、キャリア周波数において入力信号およびキャリア信号を受信し、異なる遅延に関連した複数のバージョンのドライブ信号を生成する。前記ドライブ信号は、パルス幅変調（ＰＷＭ）信号であり得る。複数のバージョンのドライブ信号は、キャリア信号、または入力信号、またはドライブ信号を遅延させることによって生成され得る。出力信号は、複数のバージョンのドライブ信号を受信し、出力信号を提供する。出力回路は、一緒に結合された出力を有し、複数のバージョンのドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する。ＦＩＲフィルタは、キャリア周波数の高調波において複数のゼロを伴う周波数応答を有する。
2015518357.tif 000002
【特許請求の範囲】
【請求項１】
複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成するように構成されているジェネレータ回路と、
複数の異なる遅延に関連した前記複数のバージョンの前記ドライブ信号を受信するように、および、出力信号を提供するように構成されている複数の出力回路と、前記複数の出力回路は、一緒に結合された出力を有し、前記複数のバージョンの前記ドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する、
を備える装置。
【請求項２】
前記複数のバージョンの前記ドライブ信号は、キャリア周波数においてキャリア信号に基づいて生成され、および、前記ＦＩＲフィルタは、前記キャリア周波数の高調波において複数のゼロを伴う周波数応答を有する、請求項１に記載の装置。
【請求項３】
前記ジェネレータ回路は、複数の異なる遅延に関連した複数のバージョンの１つのキャリア信号、および全ての変調器に適用される入力信号を受信するように、および、前記複数のバージョンの前記ドライブ信号を提供するように構成されている複数の変調器を備える、を備える請求項１に記載の装置。
【請求項４】
前記ジェネレータ回路は、さらに、前記キャリア信号を受信し、前記複数のバージョンの前記キャリア信号のうちの少なくとも１つを提供するように構成されている少なくとも１つの遅延回路を備える、請求項３に記載の装置。
【請求項５】
前記ジェネレータ回路は、異なる遅延に関連した複数のバージョンの１つの入力信号および全ての変調器に適用されるキャリア信号を受信するように、および、前記複数のバージョンの前記ドライブ信号を提供するように構成されている複数の変調器を備える、請求項１に記載の装置。
【請求項６】
前記ジェネレータ回路は、さらに、前記入力信号を受信し、前記複数のバージョンの前記入力信号のうちの少なくとも１つを提供するように構成されている少なくとも１つの遅延回路を備える、請求項５に記載の装置。
【請求項７】
前記ジェネレータ回路は、
入力信号およびキャリア信号を受信するように、および、前記ドライブ信号を提供するように構成されている変調器と、
前記ドライブ信号を受信し、前記複数のバージョンの前記ドライブ信号のうちの少なくとも１つを提供するように構成されている少なくとも１つの遅延回路と、
を備える、請求項１に記載の装置。
【請求項８】
前記ドライブ信号は、パルス幅変調（ＰＷＭ）信号を備える、請求項１に記載の装置。
【請求項９】
前記複数の出力回路のうちの各出力回路は、
電源電圧および前記出力回路の出力の間で結合された第１のトランジスタと、
回路グラウンドおよび前記出力回路の出力の間で結合された第２のトランジスタを備える、請求項１に記載の装置。
【請求項１０】
前記複数の出力回路は、等しい利得を有する、請求項１に記載の装置。
【請求項１１】
前記複数の出力回路は、少なくとも２つの異なる利得を有する、請求項１に記載の装置。
【請求項１２】
前記複数の出力回路の前記出力に結合された出力フィルタをさらに備える、請求項１に記載の装置。
【請求項１３】
前記複数の出力回路および前記出力フィルタは、集積回路（ＩＣ）チップにおいて実施される、請求項１２に記載の装置。
【請求項１４】
前記複数の出力回路は、オープン・ループ構造で使用され、前記出力信号は、前記複数のバージョンの前記ドライブ信号を生成するために使用されない、請求項１に記載の装置。
【請求項１５】
前記複数の出力回路は、クローズ・ループ構造で使用され、前記出力信号は、フィードバックされ、前記複数のバージョンの前記ドライブ信号を生成するために使用される、請求項１に記載の装置。
【請求項１６】
入力信号およびキャリア信号に基づいて複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成することと、
出力信号を得るために複数の出力回路に前記複数のバージョンの前記ドライブ信号を適用することと、前記複数の出力回路は、一緒に結合された出力を有し、かつ前記複数のバージョンの前記ドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する、
を備える方法。
【請求項１７】
前記複数のバージョンの前記ドライブ信号を前記生成することは、
複数の異なる遅延に関連した複数のバージョンの前記入力信号または複数のバージョンの前記キャリア信号を生成することと、
前記複数のバージョンの前記キャリア信号または前記複数のバージョンの前記入力信号に基づいて前記複数のバージョンの前記ドライブ信号を生成すること、
を備える、請求項１６に記載の方法。
【請求項１８】
前記複数のバージョンの前記ドライブ信号を前記生成することは、
前記入力信号および前記キャリア信号に基づいて前記ドライブ信号を生成することと、
異なる量だけ前記ドライブ信号を遅延させることによって前記複数のバージョンの前記ドライブ信号を生成すること、
を備える、請求項１６に記載の方法。
【請求項１９】
入力信号およびキャリア信号に基づいて複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成するための手段と、
前記複数のバージョンの前記ドライブ信号に基づいて出力信号を生成するための手段と、前記出力信号を生成するための前記手段は、前記複数のバージョンの前記ドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する、
を備える装置。
【請求項２０】
前記複数のバージョンの前記ドライブ信号を生成するための前記手段は、
異なる遅延に関連した複数のバージョンの前記入力信号または複数のバージョンの前記キャリア信号を生成するための手段と、
前記複数のバージョンの前記キャリア信号または前記複数のバージョンの前記入力信号に基づいて前記複数のバージョンの前記ドライブ信号を生成するための手段と、
を備える、請求項１９に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  本開示は、一般に電子回路に関し、より具体的には、増幅器に関する。
【背景技術】
【０００２】
[0002]  増幅器は、共通的に通信、オーディオなどのような様々なアプリケーションにおいて使用される。増幅器は、クラスＡ、クラスＢ、クラスＡＢ、およびクラスＤのような異なるクラスに分類され得る。クラスＡ、Ｂ、およびＡＢの増幅器は、線形の領域において動作する線形増幅器である。クラスＤの増幅器は、三極管および遮断領域において動作するスイッチング増幅器である。そのため、クラスＤの増幅器は、典型的に、線形増幅器よりはるかに高い電力効率を得ることができる。
【０００３】
[0003]  クラスＤの増幅器は、一般にパルス幅変調（ＰＷＭ：pulse width modulation）またはパルス密度変調（ＰＤＭ：pulse density modulation）のような変調技術で使用される。ＰＷＭ変調器は、典型的に、アナログ入力信号およびキャリア信号を受信し、クラスＤの増幅器のスイッチングを制御するＰＷＭドライブ信号を生成する。ＰＷＭドライブ信号は、（ｉ）アナログ入力信号の振幅によって決定される可変のデューティ・サイクル、および（ｉｉ）キャリア信号の周波数によって決定される固定のスイッチング周波数を有する。キャリア信号は、のこぎり形の波形または三角形の波形を有し得る。クラスＤの増幅器からの出力信号は、典型的に、キャリア信号の強い高調波を含む。出力フィルタは、典型的に、クラスＤの増幅器の出力に接続され、キャリア信号の高調波を減衰するために使用される。しかしながら、出力フィルタは、典型的に、キャリア信号の高調波の十分な減衰を提供するために、大きな回路面積を占有する。
【図面の簡単な説明】
【０００４】
【図１】[0004]  図１は、オープン・ループ構造（open-loop architecture）を有するスイッチング増幅器の概略図を示す。
【図２】図２は、クローズ・ループ構造（close-loop architecture）を有するスイッチング増幅器の概略図を示す。
【図３Ａ】[0005]  図３Ａは、異なるクラスの増幅器に関わる効率を示す。
【図３Ｂ】図３Ｂは、異なるクラスの増幅器に関わるワット損を示す。
【図４】[0006]  図４は、組み込まれた高調波除去フィルタのための有限（finite）インパルス応答（ＦＩＲ）を示す。
【図５】[0007]  図５は、図４におけるＦＩＲフィルタの伝達関数を示す。
【図６Ａ】[0008]  図６Ａは、組み込まれた高調波除去フィルタを有するスイッチング増幅器の１つの例示的な設計を示す。
【図６Ｂ】図６Ｂは、組み込まれた高調波除去フィルタを有するスイッチング増幅器の１つの例示的な設計を示す。
【図６Ｃ】図６Ｃは、組み込まれた高調波除去フィルタを有するスイッチング増幅器の１つの例示的な設計を示す。
【図７Ａ】[0009]  図７Ａは、図６Ａにおけるスイッチング増幅器に関連した様々な信号を示す。
【図７Ｂ】図７Ｂは、図６Ａにおけるスイッチング増幅器に関連した様々な信号を示す。
【図７Ｃ】図７Ｃは、図６Ａにおけるスイッチング増幅器に関連した様々な信号を示す。
【図７Ｄ】図７Ｄは、図６Ａにおけるスイッチング増幅器に関連した様々な信号を示す。
【図７Ｅ】図７Ｅは、図６Ａにおけるスイッチング増幅器に関連した様々な信号を示す。
【図８】[0010]  図８は、カスケードで接続された２つのスイッチング増幅器のブロック図を示す。
【図９】[0011]  図９は、図８のスイッチング増幅器の周波数応答を示す。
【図１０】[0012]  図１０は、遅延回路ブロックの概略図を示す。
【図１１】[0013]  図１１は、出力信号を生成するためのプロセスを示す。
【発明を実施するための形態】
【０００５】
[0014]  以下に記載される詳細な説明は、本開示の例示的な設計の説明として意図され、本開示が実施されることができる唯一の設計を表すことは意図されない。「例示的な（exemplary）」という言葉は「実例、事例、または例証としての役割をする」ことを意味するために本明細書で使用される。「例示的な」ものとしてここに説明される任意の設計は、必ずしも、他の設計よりも好ましい、または利点を有するものと解釈されるべきではない。詳細な説明は、本開示の例示的な設計の完全な理解を提供することを目的とした特定の詳細を含む。ここに記載の例示的な設計がこれらの特定の詳細なしで実施され得ることは、当業者には明らかであろう。いくつかの事例では、周知の構造およびデバイスが、ここに示される例示的な設計の新規性を曖昧にすることを避けるために、ブロック図形式で示される。
【０００６】
[0015]  組み込まれた高調波除去フィルタを有するスイッチング増幅器が、ここに開示される。スイッチング増幅器は、クラスＤの増幅器を実施し得、および、高い効率、しかしさらに、強いキャリア信号高調波を有し得る。組み込まれた高調波除去フィルタは、キャリア信号高調波を減衰し、この結果、比較的簡潔でありかつ小さい出力フィルタが、スイッチング増幅器からの出力信号をフィルタするために使用されることができる。スイッチング増幅器は、無線通信、近距離無線通信（ＮＦＣ：near field communication）、周波数変調（ＦＭ）、電源管理用集積回路（ＰＭＩＣ）、オーディオ、電力増幅器などのような様々なアプリケーションのために使用され得る。スイッチング増幅器は、また、オープン・ループ構造およびクローズ・ループ構造を含む様々な構造において使用され得る。
【０００７】
[0016]  図１は、オープン・ループ構造を有するスイッチング増幅器１００の例示的な設計の概略図を示す。電力増幅器１００は、変調器１２０および出力回路１３０を含む。図１に示されている例示的な設計では、変調器１２０は、入力信号Ｓ（ｔ）を受信する反転入力、およびキャリア信号Ｃ（ｔ）を受信する非反転入力を有するコンパレータ１２２によって実施される。コンパレータ１２２は、キャリア信号に対して入力信号を比較し、その比較の結果に基づいてドライブ信号Ｄ（ｔ）を生成する。
【０００８】
[0017]  キャリア信号は、スイッチング周波数とも称される固定の周波数を有する。キャリア信号は、（図１に示されているような）のこぎり形波形、三角形波形、四角形波形などを有し得る。ドライブ信号は、（ｉ）キャリア信号の周波数によって決定される固定のスイッチング周波数、および（ｉｉ）入力信号の振幅によって決定される可変のデューティ・サイクルを有し得る。ドライブ信号は、本来デジタル式であり、ロジック・ハイ（例えば、電源電圧、Ｖｄｄ）と、ロジック・ロー（例えば、回路グラウンド（circuit ground））とを切り替える。
【０００９】
[0018]  図１に示されている例示的な設計では、出力回路１３０は、Ｖｄｄ電源および回路グラウンド間で、かつ直列に結合された２つのスイッチ１３２および１３４によって実施される。スイッチ１３２は、ノードＮ１に結合された１つの端末と、Ｖｄｄ電源に結合された他の端末と、ドライブ信号を受信する制御インプットを有する。スイッチ１３４は、ノードＮ１に結合された１つの端末と、回路グラウンドに結合された他の端末と、ドライブ信号を受信する制御インプットを有する。スイッチ１３２は、Ｐチャンネル金属酸化膜半導体（ＰＭＯＳ）トランジスタ、および／または、いくつかの他の種類のトランジスタによって実施され得る。スイッチ１３４は、Ｎチャンネル金属酸化膜半導体（ＮＭＯＳ）トランジスタ、および／または、いくつかの他の種類のトランジスタによって実施され得る。出力回路１３０は、ノードＮ１において出力信号Ｙ（ｔ）を提供する。
【００１０】
[0019]  図１に示されている例示的な設計では、出力フィルタ１４０は、スイッチング増幅器１００に結合されており、ローパス・フィルタを形成するコンデンサ１４４およびインダクタ１４２によって実施される。インダクタ１４２は、出力回路１３０から出力信号を受信する一方の端部、およびノードＮ２に結合された他方の端部を有する。コンデンサ１４４は、ノードＮ２および回路グラウンド間に結合されている。概して、出力フィルタ１４０は、任意の数の回路コンポーネントによって実施され得、ローパス・フィルタ、バンドパス・フィルタ、ハイパス・フィルタなどを備え得る。直流（ＤＣ）ブロッキング・コンデンサ１４６が、ノードＮ２およびロード１５０間に結合されている。
【００１１】
[0020]  スイッチング増幅器１００は、以下のように動作する。コンパレータ１２２が、キャリア信号のサイクルまたは周期の各々において、ドライブ信号でパルスを生成する。パルスの幅は、入力信号の振幅によって決定される。ドライブ信号は、キャリア周波数においてパルスのストリームを含み、ＰＷＭ信号とも称され得る。入力信号がキャリア信号よりも高いとき、ドライブ信号はロジック・ローであり、スイッチ１３２が入れられ、スイッチ１３４が切られ、Ｖｄｄ電圧が出力回路１３０からの出力信号に提供される。逆に、入力信号がキャリア信号よりも低いとき、ドライブ信号はロジック・ハイであり、スイッチ１３４が入れられ、スイッチ１３２が切られ、回路グラウンドに対応する低電圧が、出力回路１３０からの出力信号に提供される。出力回路１３０は、ドライブ信号に基づいて電流を供給する（source）か、吸収する（sink）。
【００１２】
[0021]  出力回路１３０からの出力信号は、本来デジタル式であり、キャリア信号の望ましくない高調波および所望の入力信号を含む。キャリア信号高調波は、キャリア／スイッチング周波数の整数倍である。出力フィルタ１４０は、出力信号をフィルタして、所望の入力信号を通し、望ましくないキャリア信号高調波および他の外部からの高周波数コンポーネントを減衰する。スイッチング周波数は、所望の入力信号の帯域幅よりはるかに高いこともあり得る。この場合、出力フィルタ１４０は、簡潔な下位のフィルタ（simple low-order filter）、例えば、コンデンサ１４４およびインダクタ１４２から成る２次ＬＣフィルタによって実施され得る。
【００１３】
[0022]  図２は、クローズ・ループ構造を有するスイッチング増幅器１０２の例示的な設計の概略図を示す。電力増幅器１０２は、図１のパワー増幅器１００内に変調器１２０および出力回路１３０を含む。電力増幅器１０２は、さらに、フィードバック回路１１０を含む。
【００１４】
[0023]  図２に示されている例示的な設計では、フィードバック回路１１０は、サマー１１２およびループ・フィルタ１１４を含む。サマー１１２は、出力回路１３０から出力信号Ｙ（ｔ）および入力信号Ｓ（ｔ）を受信し、入力信号から出力信号を差し引き、エラー信号を提供する。サマー１１２は、出力信号を受信する反転入力および入力信号を受信する非反転入力を有する増幅器によって実施され得る。ループ・フィルタ１１４は、エラー信号をフィルタし、変調器１２０内のコンパレータ１２２の反転入力に、フィルタされたエラー信号を提供する。スイッチング増幅器１０２におけるフィードバックの使用は、出力信号の電力電圧変動除去比（ＰＳＲＲ：power supply rejection ratio）および全高調波歪（ＴＨＤ：total harmonic distortion）を改良し得る。
【００１５】
[0024]  図１のスイッチング増幅器１００および図２のスイッチング増幅器１０２は、クラスＤの増幅器の２つの例示的な設計である。クラスＤの増幅器が他のクラスの増幅器より優れた性能を有することは周知である。
【００１６】
[0025]  図３Ａは、異なるクラスの増幅器に関わる出力電力対効率のプロットを示す。図３Ａにおいて、水平軸は、出力電力を示しており、ワット（Ｗ）の単位で与えられている。垂直軸は、効率を示しており、パーセント（％）の単位で与えられている。プロット３１０は、クラスＡＢの増幅器に関わる出力電力対効率を示す。プロット３１２は、クラスＤの増幅器に関わる出力電力対効率を示す。図３Ａは、クラスＤの増幅器がクラスＡＢの増幅器よりはるかに高い効率を有することを示す。図３Ａは、また、クラスＤの増幅器が広範囲の出力電力レベルにわたって高い効率を得ることができることを示す。
【００１７】
[0026]  図３Ｂは、異なるクラスの増幅器に関わる出力電力対ワット損のプロットを示す。図３Ｂでは、水平軸は、出力電力を示しており、ワットの単位で与えられている。垂直軸は、増幅器によるワット損を示しており、ワットの単位で与えられている。プロット３２０は、クラスＡＢの増幅器に関わる出力電力対ワット損を示す。プロット３２２は、クラスＤの増幅器に関わる出力電力対ワット損を示す。図３Ｂは、クラスＡＢの増幅器よりはるかに低いワット損を有することを示す。図３Ｂは、また、クラスＤの増幅器のワット損が広範囲の出力電力レベルにわたって穏やかに上昇していることを示す。
【００１８】
[0027]  図３Ａおよび図３Ｂに示されているように、クラスＤの増幅器を実施するスイッチング増幅器は、他のクラスの増幅器より優れた性能を有し得る。しかしながら、スイッチング増幅器からの出力信号は、望ましくないキャリア信号コンポーネントおよび所望の入力信号コンポーネントを含む。図１および図２に示されているように、出力フィルタ１４０は、望ましくないキャリア信号高調波を減衰するために使用され得る。出力フィルタ１４０は、キャリア信号高調波の所望量のフィルタリングを提供するために、大きな回路コンポーネント（例えば、１つ以上のインダクタ、および／または１つ以上の大きなコンデンサ）を含み得る。例えば、入力信号は、１００メガヘルツ（ＭＨｚ）の帯域幅を有し得、キャリア信号は、１ギガヘルツ（ＧＨｚ）の固定の周波数を有し得る。１ＧＨｚでキャリア信号の５０デシベル（ｄＢ）の減衰を得るために、出力フィルタ１４０は、１００ナノヘンリー（ｎＨ）の値を有するインダクタ１４２と、８０ピコファラッド（ｐＦ）の値を有するコンデンサ１４４によって実施され得る。そして、出力フィルタ１４０は、比較的大きいインダクタと比較的大きいコンデンサのために、大きい回路面積を占有するだろう。さらに、出力フィルタ１４０は、５６ＭＨｚの比較的狭い帯域幅を有し、それは、入力信号の１００ＭＨｚの帯域幅より小さい。したがって、入力信号のより高い周波数コンポーネントは、出力フィルタ１４０のこの比較的狭い帯域幅によって減衰されるだろう。
【００１９】
[0028]  本開示の態様では、スイッチング増幅器は、キャリア信号の高調波を減衰することができる組み込まれた高調波除去フィルタを含む。高調波除去は、複数の異なる遅延を伴う複数のドライブ信号を生成すること、複数の出力回路にドライブ信号を適用すること、および出力回路の出力を合わせ、合わせられた信号を得ること、によって、達成される。このような合わせられた信号は、高調波周波数においてゼロを有する伝達関数によって乗じられた１つのドライブ信号のスペクトルと等しいスペクトルを有する。キャリア信号高調波は伝達関数によって減衰されるので、スイッチング増幅器に結合された出力フィルタの要件が緩和され得る。かくして、出力フィルタは、緩和された要件のために、より小さい回路コンポーネントによって実施され得、かつより小さい回路面積を占有し得る。
【００２０】
[0029]  図４は、組み込まれた高調波除去フィルタのために使用され得るＦＩＲフィルタ４００の例示的な設計を示す。ＦＩＲフィルタ４００は、直列に結合されたＮ−１の遅延要素４１０ａ乃至４１０ｍを含み、ここにおいて、Ｎは、１より大きい任意の整数値であり得る。各遅延要素４１０は、Ｔ０/Ｎの遅延を提供し、ここにおいて、Ｔ０は、キャリア信号の１周期である。
【００２１】
[0030]  入力信号Ｓ（ｔ）は、ＦＩＲフィルタ４００における第１の遅延要素４１０ａに提供される。各遅延要素４１０は、異なる遅延を有するそれぞれの遅延した入力信号を提供する。Ｎ−１の遅延要素４１０ａ乃至４１０ｍからのＮ−１の遅延した入力信号、および１つの入力信号は、異なる量の遅延に関連したＮの遅延信号のセットを形成する。Ｎの遅延信号のこのセットは、Ｓ（ｔ）、Ｓ（ｔ−Ｔ０/Ｎ）、Ｓ（ｔ−２Ｔ０/Ｎ）、・・・、Ｓ（ｔ−（Ｎ−１）・Ｔ０/Ｎ）と示され、サマー４２０によって合わせられて出力信号Ｙ（ｔ）を生成し、それは以下のように表され得る。
【数１】
2015518357.tif 000003
【００２２】
ここにおいて、ｂｎは、ｎ次のＦＩＲフィルタ・タップの係数（coefficient for the n-th FIR filter tap）である。係数ｂｎは、図４のＦＩＲフィルタ４００に対して１と等しいが、所望のフィルタ応答を得るために他の値と等しいこともあり得る。
【００２３】
[0031]  周波数領域における出力信号は、以下のように表され得る。
【数２】
2015518357.tif 000004
【数３】
2015518357.tif 000005
【００２４】
ここにおいて、Ｓ（ω）は、周波数領域における入力信号を示し、Ｙ（ω）は、周波数領域における出力信号を示し、Ｈ（ω）は、ＦＩＲフィルタ４００の伝達関数を示す。ここにおいて、ω＝２π・ｆであり、ここでｆは周波数を示し、および、ω０＝２π・ｆ０であり、ここでｆ０はキャリア信号の周波数を示す。
【００２５】
[0032]  図５は、図４のＦＩＲフィルタ４００の伝達関数Ｈ（ω）のプロット５１０を示す。水平軸は、周波数を示しており、ｆ/ｆ０の単位で与えられている。垂直軸は、振幅を示しており、線形ユニットで与えられている。図５は、Ｎ＝１０による一例を示す。図５に示されているように、ＦＩＲフィルタ４００の伝達関数Ｈ（ω）は、ω＝ｋ・ω０に関してゼロの値を有し、ここにおいてｋ＝１、２…、Ｎ−１である。これは、出力信号Ｙ（ｋ・ω０）がキャリア周波数ω０の全ての高調波においてゼロと等しいことを意味する。
【００２６】
[0033]  スイッチング増幅器は、キャリア信号の高調波を減衰するために、組み込まれたＦＩＲフィルタを含み得、ω０において基本波（fundamental harmonic）を含む。ＦＩＲフィルタは、また、折返し雑音（noise folding）を減じ、このことが、性能を向上し得る。スイッチング増幅器は、様々なやり方で実施され得、いくつかの例示的な設計が以下に説明される。
【００２７】
[0034]  図６Ａは、組み込まれた高調波除去フィルタを有するスイッチング増幅器６００の例示的な設計の概略図を示す。スイッチング増幅器６００は、異なる量だけキャリア信号を遅延させることによって、高調波除去のためのＦＩＲフィルタを実施する。スイッチング増幅器６００は、ジェネレータ回路６０１、およびＮの出力回路６３０ａ乃至６３０ｎを含む。ジェネレータ回路６０１は、Ｎのコンパレータ（Ｃｏｍｐ）６２２ａ乃至６２２ｎを備えるＮの変調器６２０、およびＮ−１の遅延回路６１０ｂ乃至６１０ｎを含む。キャリア信号Ｃ（ｔ）は、Ｎ−１の遅延回路６１０ｂ乃至６１０ｎの各々に提供され、それらは、Ｔ０/Ｎ乃至（Ｎ−１）・Ｔ０/Ｎの異なる遅延をそれぞれ提供する。Ｎ次の遅延回路６１０は、ｎ次の遅延キャリア信号Ｃｎ（ｔ）＝Ｃ（ｔ−ｎ・Ｔ０/Ｎ）を提供し、ここで、ｎ＝１、２、・・・、Ｎ−１である。
【００２８】
[0035]  コンパレータ６２２ａは、一方の入力においてキャリア信号を、他方の入力において入力信号Ｓ（ｔ）を受信し、第１のドライブ信号Ｄ０（ｔ）を提供する。コンパレータ６２２ｂは、一方の入力において遅延回路６１０ｂから遅延キャリア信号を、他方の入力において入力信号を受信し、第２のドライブ信号Ｄ１（ｔ）を提供するのであり、それは、遅延バージョンの第１のドライブ信号、または、Ｄ１（ｔ）＝Ｄ０（ｔ−Ｔ０/Ｎ）である。残りのコンパレータ６２２の各々は、一方の入力において対応する遅延回路６１０から遅延キャリア信号を、他方の入力において入力信号を受信し、対応するドライブ信号を提供する。ｎ次のコンパレータ６２２は、ｎ次のドライブ信号Ｄｎ（ｔ）＝Ｄ０（ｔ−ｎ・Ｔ０/Ｎ）を提供し、ここで、ｎ＝０、１、２、・・・、Ｎ−１である。
【００２９】
[0036]  出力回路６３０ａ乃至６３０ｎは、コンパレータ６２２ａ乃至６２２ｎからそれぞれドライブ信号を受信する。各出力回路６３０ｉは、ここではｉ＝ａ、ｂ、・・・、ｎであり、その出力をＶｄｄ電源または回路グラウンドの何れかに結合するように、それぞれのドライブ信号によって制御される。各出力回路６３０ｉは、ＰＭＯＳトランジスタ６３２およびＮＭＯＳトランジスタ６３４によって実施され得る。ＰＭＯＳトランジスタ６３２は、Ｖｄｄ電源に結合されたソースと、出力回路６３０ｉの出力に結合されたドレインを有する。ＮＭＯＳトランジスタ６３４は、回路グラウンドに結合されたソースと、出力回路６３０ｉの出力に結合されたドレインを有する。ＰＭＯＳトランジスタ６３２のゲートのための制御信号およびＮＭＯＳトランジスタ６３４は、出力回路６３０ｉのためのドライブ信号に基づいて生成され得る。全てのＮの出力回路６３０ａ乃至６３０ｎの出力は、ノードＵにおいて一緒に結合され、合わせられる。
【００３０】
[0037]  １つの例示的な設計では、各出力回路６３０は、図６Ａに示されているように、プッシュプル・トランジスタ（push-pull transistor）によって実施され得る。他の例示的な設計では、出力回路は、デジタル／アナログ変換機（ＤＡＣ）によって実施され得る。出力回路は、また、他の回路によって実施され得る。
【００３１】
[0038]  ノードＵにおける出力信号Ｙ（ｔ）は、数式（１）に示されているように表され得る。概して、Ｎの出力回路６３０ａ乃至６３０ｎは、同じ利得、または異なる利得を有し得る。図５に示されている周波数応答は、数式（１）において、ｂｎ＝１、ここではｎ＝０、１、２、・・・、Ｎ−１、または、Ｎの出力回路６３０ａ乃至６３０ｎに対して同じ利得で得られ得る。所望の周波数応答（例えば、ローパス・フィルタ、バンドパス・フィルタ、またはハイパス・フィルタ）は、Ｎの出力回路６３０ａ乃至６３０ｎに対して不均一な利得で得られ得る。異なる出力回路に対する異なる利得は、様々なやり方で得られ得る。１つの例示的な設計では、より高い利得が、並列で結合されたより多くのＰＭＯＳトランジスタ、および／または、より多くのＮＭＯＳトランジスタを使用することによって、所定の出力回路６３０に対して得られ得、より多くのカレント・ドライブを提供する。他の例示的な設計では、より高い利得が、より大きなＮＭＯＳトランジスタ、および／または、より大きなＰＭＯＳトランジスタを使用することによって、所定の出力回路６３０に対して得られ得る。さらなる他の例示的な設計では、より高い利得が、より高い電源電圧を使用することによって、所定の出力回路６３０に対して得られ得る。
【００３２】
[0039]  図６Ａに示されている例示的な設計では、出力フィルタ６４０は、スイッチング増幅器６００に結合されており、ローパス・フィルタを形成するコンデンサ６４４およびインダクタ６４２によって実施される。インダクタ６４２およびコンデンサ６４４は、図１の出力フィルタ１４０内のコンデンサ１４４およびインダクタ１４２と同様のやり方で結合されている。出力フィルタ６４０は、スイッチング増幅器６００の組み込まれた高調波除去フィルタによるキャリア信号高調波の減衰の結果としての緩和されたフィルタリング要件のために、より小さなコンデンサ、および／または、より小さなインダクタによって実施され得る。１００ＭＨｚの入力信号帯域幅および１ＧＨｚのキャリア周波数によって上記で説明した例では、出力フィルタ６４０は、５ｂＨの値を有するインダクタ６４２および１ｐＦの値を有するコンデンサ６４４によって、５０ｄＢのキャリア信号高調波の除去を提供することができる。逆に、組み込まれた高調波除去フィルタがない場合、図１の出力フィルタ１４０は、さらにより大きい値８０ｐＦを有するコンデンサ１４４およびさらにより大きい値１００ｎＨを有するインダクタ１４２によって、５０ｄＢのキャリア信号高調波の除去を提供することができる。かくして、出力フィルタ６４０は、出力フィルタ１４０よりさらにより小さい回路面積を占有し得る。
【００３３】
[0040]  スイッチング増幅器６００は、図６Ａに示されているように、オープン・ループのやり方で動作され得る。スイッチング増幅器６００は、また、例えば図２に示されているようなループ・フィルタおよびサマーを有するフィードバック回路を含むことによって、クローズ・ループのやり方で動作され得る。この場合では、入力信号および出力信号は、サマーに提供され得、それは、ループ・フィルタにエラー信号を提供し得る。（入力信号ではなく）フィルタされたエラー信号は、Ｎのコンパレータ６２２ａ乃至６２２ｎに、ループ・フィルタによって提供され得る。
【００３４】
[0041]  図６Ａのスイッチング増幅器６００は、いくつかの新規な特徴を有する。第１に、出力回路６３０および変調器６２０の複数のステージが、並行に結合され、全ての出力回路６３０の出力は、加算ノード（summing node）Ｕにおいて一緒に結合される。第２に、Ｎの変調器６２０に提供されたキャリア信号は、徐々に遅延される。第３に、信号出力フィルタ６４０は、全てのＮの出力回路６３０ａ乃至６３０ｎの加算された出力のために使用される。
【００３５】
[0042]  図７Ａ乃至図７Ｅは、図６Ａにおいてスイッチング増幅器に関連したさまざまな信号を示す。図７Ａは、スイッチング増幅器６００に提供された入力信号Ｓ（ｔ）のプロット７１０を示す。この例では、入力信号は、１００ＭＨｚの周波数において、正弦関数を備える。図７Ｂは、スイッチング増幅器６００に提供されたキャリア信号Ｃ（ｔ）のプロット７２０を示す。この例では、キャリア信号は、１ＧＨｚの周波数において、のこぎり形信号である。図７Ｃは、組み込まれた高調波除去フィルタがない場合のスイッチング増幅器の出力回路によって与えられる出力信号Ｙｎｆ（ｔ）のプロット７３０を示す。この出力信号Ｙｎｆ（ｔ）は、図６Ａの出力回路６３０ａからの出力信号Ｙ０（ｔ）と等しく、残りのＮ−１の出力回路６３０ｂ乃至６３０ｎに接続されないことが、想定される。出力信号Ｙｎｆ（ｔ）は、入力信号の振幅に依存するデューティ・サイクルおよび１ＧＨｚの周波数を有する。
【００３６】
[0043]  図７Ｄは、図７Ｃの出力信号Ｙｎｆ（ｔ）の周波数応答のプロットを示す。図７Ｄに示されているように、出力信号Ｙｎｆ（ｔ）は、１００ＭＨｚでの所望の入力信号、および、１ＧＨｚでの望ましくないキャリア信号、および他の望ましくない信号コンポーネントを含む。図７Ｅは、図６ＡのＮの出力回路６３０ａ乃至６３０ｎの組み合された出力からの、組み込まれた高調波除去フィルタによる、出力信号Ｙ（ｔ）の周波数応答のプロットを示す。図７Ｅに示されているように、出力信号Ｙ（ｔ）は、１００ＭＨｚの所望の入力信号を含み、望ましくないキャリア信号高調波を、含まないか最小限にのみ含む。図７Ｄおよび図７Ｅは、望ましくないキャリア信号高調波を減衰する際の、組み込まれた高調波除去フィルタの有効性を示す。図７Ｅは、キャリア信号の全ての高調波を減衰する組み込まれた高調波除去フィルタを示し、それは、１ＧＨｚでの基本波を含む。ここに開示される高調波除去技術は、ω０における信号コンポーネントを保存するように試みながらも残りの高調波ω＝ｋ・ω０、ここではｋ≧２、をフィルタして除去するように試みる、高調波除去ミキサ技術（harmonic rejection mixer technique）とは異なる。
【００３７】
[0044]  図６Ｂは、組み込まれた高調波除去フィルタを有するスイッチング増幅器６０２の例示的な設計の概略図を示す。スイッチング増幅器６０２は、異なる量だけ入力信号を遅延させることによって高調波除去のためのＦＩＲフィルタを実施する。スイッチング増幅器６０２は、ジェネレータ回路６０３およびＮの出力回路６３０ａ乃至６３０ｎを含む。ジェネレータ回路６０３は、Ｎのコンパレータ６２２ａ乃至６２２ｎを備えるＮの変調器６２０およびＮ−１の遅延回路６１０ｂ乃至６１０ｎを含む。入力信号Ｓ（ｔ）は、Ｔ０/Ｎ乃至（Ｎ−１）・Ｔ０/Ｎの異なる遅延をそれぞれ提供するＮ−１の遅延回路６１０ｂ乃至６１０ｎの各々に提供される。Ｎ次の遅延回路６１０は、ｎ次の遅延入力信号を提供する。Ｎのコンパレータ６２２ａ乃至６２２ｎは、それぞれ異なる量の遅延に関連したＮの入力信号Ｓ０（ｔ）乃至ＳＮ−１（ｔ）、および同じキャリア信号Ｃ（ｔ）を受信する。各コンパレータ６２２は、遅延した入力信号およびキャリア信号に基づいたそれぞれのドライブ信号を生成する。Ｎのコンパレータ６２２ａ乃至６２２ｎは、Ｎのドライブ信号Ｄ０（ｔ）乃至ＤＮ−１（ｔ）をそれぞれ提供する。
【００３８】
[0045]  図６Ｃは、組み込まれた高調波除去フィルタを有するスイッチング増幅器６０４の例示的な設計の概略図を示す。スイッチング増幅器６０４は、異なる量だけドライブ信号を遅延することによって高調波除去のためのＦＩＲフィルタを実施する。スイッチング増幅器６０４は、ジェネレータ回路６０５およびＮの出力回路６３０ａ乃至６３０ｎを含む。ジェネレータ回路６０５は、Ｎ−１の遅延回路６１０ｂ乃至６１０ｎ、および、コンパレータ６２２ｘを備える１つの変調器６２０ｘを含む。コンパレータ６２２ｘは、入力信号Ｓ（ｔ）およびキャリア信号Ｃ（ｔ）を受信し、ドライブ信号Ｄ（ｔ）を提供する。ドライブ信号は、出力回路６３０ａに、および、Ｎ−１の遅延回路６１０ｂ乃至６１０ｎの各々にも、提供される。遅延回路６１０ｂ乃至６１０ｎは、Ｔ０/Ｎ乃至（Ｎ−１）・Ｔ０/Ｎの異なる遅延をそれぞれ提供する。ｎ次の遅延回路６１０は、ｎ次の遅延したドライブ信号を提供する。各出力回路６３０は、それぞれのドライブ信号を受信し、そのドライブ信号によって制御される。
【００３９】
[0046]  図６Ｂのスイッチング増幅器６０２および図６Ｃのスイッチング増幅器６０４は、図６Ａのスイッチング増幅器６００と機能的に同等である。異なる量の遅延に関連したＮのドライブ信号Ｄ０（ｔ）乃至ＤＮ−１（ｔ）は、（例えば図６Ａに示されているような）キャリア信号を遅延すること、または、（例えば図６Ｂに示されているような）入力信号を遅延すること、または、（例えば図６Ｃに示されているような）ドライブ信号を遅延することによって、得られ得る。
【００４０】
[0047]  図６Ａ乃至図６Ｃは、組み込まれた高調波除去フィルタを有するスイッチング増幅器の３つの例示的な設計を示す。他の例示的な設計では、組み込まれた高調波除去フィルタを有するスイッチング増幅器は、図６Ｃのコンパレータ６２２ｘとは代わって、位相ロック・ループ（ＰＬＬ：phase locked loop）を備えるジェネレータ回路を含み得る。ＰＬＬは、入力信号Ｓ（ｔ）および基準クロック（reference clock）を受信し、ドライブ信号Ｄ（ｔ）を提供し得る。ＰＬＬは、ダイレクトＦＭ（direct FM）を実施し得る。組み込まれた高調波除去フィルタを有するスイッチング増幅器は、他のやり方でも実施され得る。
【００４１】
[0048]  組み込まれた高調波除去フィルタを有するスイッチング増幅器は、例えば図６Ａ乃至図６Ｃに示されているような、シングルエンドの設計（single-ended design）によって実施され得る。組み込まれた高調波除去フィルタを有するスイッチング増幅器は、異なる設計によっても実施され得る。例えば、図６Ａの回路が反復され得る。非反転入力信号Ｓ（ｔ）および非反転キャリアＣ（ｔ）は、非反転出力信号Ｙ（ｔ）を生成するために回路の第１のコピーに提供され得る。反転入力信号
【数４】
2015518357.tif 000006
【００４２】
および反転キャリア
【数５】
2015518357.tif 000007
【００４３】
は、反転出力信号
【数６】
2015518357.tif 000008
【００４４】
を生成するために、回路の第２のコピーに提供され得る。反転および非反転出力信号は、１つ以上の出力信号に提供され得る。
【００４５】
[0049]  例示的な設計では、複数のスイッチング増幅器は、各々が組み込まれた高調波除去フィルタを有しており、望ましくない帯域外信号コンポーネントの減衰を改良するために、カスケード／直列で結合され得る。概して、組み込まれた高調波除去フィルタを有する任意の数のスイッチング増幅器は、カスケードで結合され得る。スイッチング増幅器は、同一であり得、また、異なる設計を有し得る。
【００４６】
[0050]  図８は、カスケードで結合された２つのスイッチング増幅器８００ａおよび８００ｂの例示的な設計のブロック図を示し、各スイッチング増幅器８００は、組み込まれた高調波除去フィルタを有する。スイッチング増幅器８００ａは、入力信号Ｓ（ｔ）およびキャリア信号Ｃ（ｔ）を受信し、中間信号Ｘ（ｔ）を提供する。スイッチング増幅器８００ｂは、中間信号Ｘ（ｔ）およびキャリア信号Ｃ（ｔ）を受信し、出力信号Ｙ（ｔ）を提供する。出力フィルタ（図８には示されていない）は、出力信号Ｙ（ｔ）を受信し、フィルタし得る。
【００４７】
[0051]  スイッチング増幅器８００ａおよび８００ｂは、図６Ａのスイッチング増幅器６００、図６Ｂのスイッチング増幅器６０２、図６Ｃのスイッチング増幅器６０４、またはいくつかの他の設計のスイッチング増幅器によって各々実施され得る。スイッチング増幅器８００ａおよび８００ｂは、同じ数のステージ／タップまたは異なる数のステージを有し得る。スイッチング増幅器８００ａおよび８００ｂは、（例えば、図８に示されているような）同じキャリア信号を受信し得、または、異なるキャリア信号を受信し得る。例えば、スイッチング増幅器８００ａは、第１の周波数で第１のキャリア信号を受信し得、スイッチング増幅器８００ｂは、第２の周波数で第２のキャリア信号を受信し得る。第１および第２の周波数は、整数比によって関連し得る。
【００４８】
[0052]  図９は、図８のスイッチング増幅器８００ａおよび８００ｂの周波数応答のプロットを示す。水平軸は、周波数を示しており、ｆ/ｆ０の単位で与えられている。垂直軸は、振幅を示しており、線形ユニットで与えられている。プロット９１０は、Ｎ＝６の場合における単一のスイッチング増幅器８００ａまたは８００ｂの周波数応答を示す。プロット９２０は、Ｎ＝６の場合におけるスイッチング増幅器８００ａおよび８００ｂの両方の全体の周波数応答を示す。図９に示されているように、カスケードの複数のスイッチング増幅器（cascading multiple switching amplifiers）は、ｆ０、２ｆ０、３ｆ０などでキャリア信号の高調波をさらに減衰し得る。
【００４９】
[0053]  複数の遅延回路６１０ｂ乃至６１０ｎは、異なる量の遅延を提供するために使用され得、さまざまなやり方で実施され得る。遅延回路は、アナログ回路、またはデジタル回路、または、これら両方の組み合わせによって実施され得る。
【００５０】
[0054]  図１０は、遅延回路ブロック１０００の例示的な設計の概略図を示しており、それは、図６Ａ乃至６Ｃの遅延回路６１０ｂ乃至６１０ｎを実施するために使用され得る。図１０に示されている例示的な設計では、遅延回路ブロック１０００は、カスケード/直列で結合されたＮ−１のバッファ（Ｂｕｆ）１０１０ｂ乃至１０１０ｎを含む。各バッファ１０１０は、Ｔ０/Ｎの遅延を提供する。入ってくる信号Ｑ（ｔ）は、第１のバッファ１０１０ｂの入力に提供される。各バッファは、次のバッファの入力に、それぞれ遅延した信号を提供する。Ｎ−１のバッファ１０１０ｂ乃至１０１０ｎは、Ｎ−１の遅延した信号Ｑ１（ｔ）乃至ＱＮ−１（ｔ）を提供し、ここで、Ｑ０（ｔ）＝Ｑ（ｔ）およびＱｉ（ｔ）＝Ｑｉ−１（ｔ−Ｔ０/Ｎ）であり、ここでｉ＝１、２、・・・、Ｎ−１である。
【００５１】
[0055]  １つの例示的な設計では、バッファ１０１０ｂ乃至１０１０ｎは、固定の遅延を各々提供し得る。他の例示的な設計では、バッファ１０１０ｂ乃至１０１０ｎは、設定可能な遅延を各々提供し得る。例えば、各バッファ１０１０は、並行して結合された複数のＭＯＳトランジスタによって実施され得る。より多くのＭＯＳトランジスタが、より短い遅延を得るために作動され、逆の場合もまた同様である。他の例として、各バッファ１０１０は、コンデンサのバンクを含み得る。より少ないコンデンサが、より短い遅延を得るために選択され得、逆の場合もまた同様である。何れの場合も、Ｎ−１のバッファは、所望の量の遅延を提供するために設定され得る。Ｎ−１のバッファ１０１０ｂ乃至１０１０ｎは、それらが全てのバッファに対して適した遅延を得るために可能な限り近接して一緒に一致するように、（例えば、オンチップで（on chip））実施され得る。
【００５２】
[0056]  他の例示的な設計では、複数の異なる遅延を有する複数の異なるバージョンの所定の信号が、これら異なるバージョンの信号をデジタル的に合成することによって、得られ得る。例えば、異なるバージョンの信号は、当業者には周知の直接デジタル合成（ＤＤＳ：direct digital synthesis）に基づくルックアップ・テーブルから合成され得る。
【００５３】
[0057]  １つの例示的な設計では、組み込まれた高調波除去フィルタを有するスイッチング増幅器の出力回路およびコンパレータは、適切な回路コンポーネント（例えば、ＭＯＳトランジスタ）によって実施され得る。他の例示的な設計では、複数の出力回路に対する複数のドライブ信号が、（キャリア信号を使用するコンパレータによってではなく）デジタル領域で生成され得る。この例示的な設計では、ＦＩＲフィルタは、１ビット幅のインプット信号を受信するデジタル回路に形成され、Ｎビット幅のサーモメータ符号化出力信号（thermometer-coded output signal）を生成し得る。そして、スイッチング増幅器は、出力フィルタを駆動するＤＡＣおよびデジタル回路によって実施され得る。
【００５４】
[0058]  組み込まれた高調波除去フィルタを有するスイッチング増幅器は、組み込まれた高調波除去フィルタのない増幅器に勝る様々な有利な点を提供し得る。スイッチング増幅器は、望ましくない信号コンポーネントのフィルタリングを実施するための時間遅延を伴う、並列で結合された出力回路の複数のステージを含む。結果として、はるかに小さいサイズの出力フィルタ（例えば、より小さいインダクタ、および／または、より小さいコンデンサ）は、出力回路の後に所望の信号コンポーネントの所望の減衰を提供することができる。より小さい出力フィルタは、出力回路によって、オンチップで実施され得る。出力回路および出力フィルタの完全な統合は、複雑さおよびコストを減じ、性能を向上させ、および／または他の利益を提供し得る。
【００５５】
[0059]  例示的な設計では、装置（例えば、無線デバイス、集積回路（ＩＣ）、回路モジュールなど）は、ジェネレータ回路、および複数の出力回路を含み得、組み込まれた高調波除去フィルタを有するスイッチング増幅器を実施し得る。ジェネレータ回路は、入力信号およびキャリア信号を受信し得、複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成し得る。複数の出力回路は、複数のバージョンの１つのドライブ信号を受信し得、出力信号を提供し得る。複数の出力回路は、一緒に結合された出力を有し得、複数のバージョンの１つのドライブ信号に基づいてＦＩＲフィルタを実施し得る。
【００５６】
[0060]  複数のバージョンの１つのドライブ信号は、キャリア周波数でキャリア信号に基づいて生成され得る。ＦＩＲフィルタは、（例えば、図５および図９に示されているように）キャリア周波数の高調波で複数のゼロを伴う周波数応答を有し得る。キャリア信号は、（例えば、図７Ｂにおいて示されているような）三角形の波形、のこぎり型の波形、四角形の波形、または他の波形を有し得る。ドライブ信号は、ＰＷＭ信号またはいくつかの他の変調された信号を備え得る。
【００５７】
[0061]  １つの例示的な設計では、複数のバージョンの１つのドライブ信号は、例えば図６Ａに示されているように、キャリア信号を遅延させることによって発生され得る。この例示的な設計では、ジェネレータ回路は、少なくとも１つの遅延回路および複数の変調器を備え得る。少なくとも１つの遅延回路は、キャリア信号を受信し、複数の異なる遅延に関連した複数のバージョンのキャリア信号のうちの少なくとも１つを提供し得る。複数の変調器は、複数のバージョンの１つのキャリア信号および（全ての変調器に適用される）入力信号を受信し得、複数のバージョンの１つのドライブ信号を提供し得る。
【００５８】
[0062]  他の例示的な設計では、複数のバージョンの１つのドライブ信号は、例えば図６Ｂに示されているように、入力信号を遅延させることによって生成され得る。この例示的な設計では、ジェネレータ回路は、少なくとも１つの遅延回路および複数の変調器を備え得る。少なくとも１つの遅延回路は、入力信号を受信し得、複数の異なる遅延に関連した複数のバージョンの入力信号のうちの少なくとも１つを提供し得る。複数の変調器は、複数のバージョンの入力信号および（全ての変調器に適用される）キャリア信号を受信し得、複数のバージョンの１つのドライブ信号を提供し得る。
【００５９】
[0063]  さらなる他の例示的な設計では、複数のバージョンの１つのドライブ信号は、例えば図６Ｃに示されているように、ドライブ信号を遅延させることによって、生成され得る。この例示的な設計では、ジェネレータ回路は、少なくとも１つの遅延回路および１つの変調器を備え得る。変調器は、入力信号およびキャリア信号を受信し得、ドライブ信号を提供し得る。少なくとも１つの遅延回路は、ドライブ信号を受信し得、複数のバージョンのドライブ信号のうちの少なくとも１つを提供し得る。複数のバージョンの１つのドライブ信号は、他のやり方でも生成され得る。ジェネレータ回路は、１つまたは複数の適切な信号に基づいて複数のバージョンの１つのドライブ信号を生成することができるアナログ回路、および／または、デジタル回路を備え得る。
【００６０】
[0064]  １つの例示的な設計では、各出力回路は、例えば図６Ａ乃至図６Ｃに示されているように、第１および第２のトランジスタを含み得る。第１のトランジスタ（例えば、ＰＭＯＳトランジスタ６３２）は電源電圧および出力回路の出力の間で結合され得る。第２のトランジスタ（例えば、ＮＭＯＳトランジスタ６３４）は、回路グラウンドおよび出力回路の出力の間で結合され得る。１つの例示的な設計では、複数の出力回路は等しい利得を有し得、ＦＩＲフィルタは、図５に示されている周波数応答を有し得る。他の例示的な設計では、複数の出力回路は、少なくとも２つの異なる利得を有し得る。ＦＩＲフィルタは、各出力回路の利得に基づいて決定された適切な周波数応答を有し得る。
【００６１】
[0065]  １つの例示的な設計では、出力フィルタは、複数の出力回路の組み合された出力に結合され得る。出力フィルタは、任意のフィルタのタイプ（例えば、ローパス、バンドパス、またはハイパス）であり得、任意の次数（order）を有し得る。１つの例示的な設計では、少なくとも１つの変調器、複数の出力回路、および出力フィルタは、同じＩＣチップにおいて実施され得る。あるいは、少なくとも１つの変調器、および複数の出力回路は、ＩＣチップにおいて実施され得、出力フィルタは、ＩＣチップの外部で実施され得る。
【００６２】
[0066]  １つの例示的な設計では、複数の出力回路は、例えば図１に示されているように、オープン・ループ構造で使用される。この場合では、出力信号は、複数のバージョンの１つのドライブ信号を生成するために使用されない。他の例示的な設計では、複数の出力回路は、例えば図２に示されているように、クローズ・ループ構造で使用される。この場合では、出力信号は、フィードバックされ、複数のバージョンの１つのドライブ信号を生成するために使用され得る。
【００６３】
[0067]  図１１は、組み込まれた高調波除去フィルタを有するスイッチング増幅器に基づいて出力信号を生成するためのプロセス１１００の１つの例示的な設計を示す。複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号は、入力信号およびキャリア信号に基づいて生成され得る（ブロック１１１２）。ドライブ信号は、ＰＷＭ信号を備え得る。複数のバージョンの１つのドライブ信号は、出力信号を得るために複数の出力回路に適用され得る（ブロック１１１４）。複数の出力回路は、一緒に結合された出力を有し得、複数のバージョンの１つのドライブ信号に基づいてＦＩＲフィルタを実施し得る。
【００６４】
[0068]  ブロック１１１２の１つの例示的な設計では、複数の異なる遅延に関連した複数のバージョンのキャリア信号は、例えば図６Ａに示されているように生成され得る。そして、複数のバージョンの１つのドライブ信号は、複数のバージョンのキャリア信号および入力信号に基づいて生成され得る。ブロック１１１２の他の例示的な設計では、複数の異なる遅延に関連した複数のバージョンの１つの入力信号は、例えば図６Ｂに示されているように、生成され得る。複数のバージョンの１つのドライブ信号は、複数のバージョンの入力信号およびキャリア信号に基づいて生成され得る。ブロック１１１２のさらなる他の例示的な設計では、ドライブ信号は、例えば図６Ｃに示されているように入力信号およびキャリア信号に基づいて生成され得る。複数のバージョンの１つのドライブ信号は、異なる量だけドライブ信号を遅延させることによって、生成され得る。
【００６５】
[0069]  本書で説明された組み込まれた高調波除去フィルタを有するスイッチング増幅器は、ＩＣ、アナログＩＣ、無線周波数ＩＣ（ＲＦＩＣ）、混合信号（mixed-signal）ＩＣ、特定用途向け集積回路（ＡＳＩＣ）、プリント基板（printed circuit board）（ＰＣＢ）、電磁デバイスなどにおいて実施され得る。スイッチング増幅器は、また、相補型金属酸化膜半導体（ＣＭＯＳ）、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ：gallium arsenide）などのような、様々なＩＣプロセス技術によって、製造され得る。
【００６６】
[0070]  ここに説明される組み込まれた高調波除去フィルタを有するスイッチング増幅器を実施する装置は、独立型デバイスであり得、または、比較的大きいデバイスの部分であり得る。デバイスは、（ｉ）独立型ＩＣ、（ｉｉ）データおよび／または命令を格納するためのメモリーＩＣを含み得る１つ以上のＩＣのセット、（ｉｉｉ）ＲＦ送信機／受信機（ＲＴＲ）、またはＲＦ受信機（ＲＦＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス中に組み込まれ得るモジュール、（ｖｉ）受信機、セルラー電話、無線デバイス、送受話器、またはモバイルユニット、（ｖｉｉ）その他、であり得る。
【００６７】
[0071]  １つまたは複数の例示的な設計では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれら任意の組み合わせで実施され得る。ソフトウェアにおいて実施される場合、機能は、１つまたは複数の命令群あるいはコードとして、コンピュータ可読媒体に記憶され得る、またはそれによって送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータ・プログラムの伝達を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体との両方を含む。記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体であり得る。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、または、データ構造または命令の形式で所望のプログラム・コードを記憶または搬送するために使用可能であり、かつコンピュータによってアクセスされることが可能なその他任意の媒体を備えることができる。また、任意の接続は、コンピュータ可読媒体と厳密には称される。例えば、ソフトウェアが、ウェブサイト、サーバ、または同軸ケーブル、ファイバ光ケーブル、ツイスト・ペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、マイクロ波のような無線技術を使用している他の遠隔ソースから送信された場合、同軸ケーブル、ファイバ光ケーブル、ツイスト・ペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のような無線技術は、媒体の定義に含まれる。ここで使用されるようなディスク（disk）およびディスク（disc）は、コンパクト・ディスク（ＣＤ）（disc）、レーザ・ディスク（disc）（登録商標）、光ディスク(disc)、デジタル多目的ディスク（ＤＶＤ）（disc）、フロッピー（登録商標）ディスク（disk）およびブルーレイ（登録商標）ディスク（disc）を含み、ここで、ディスク（disk）は、通常データを磁気的に再生し、これに対してディスク（disc）は、レーザを用いてデータを光学的に再生する。上記したものの組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００６８】
[0072]  本開示の先の説明は、いずれの当業者でも本開示を作り出し、または使用することを可能にさせるために提供される。本開示に対する様々な変更は、当業者に容易に理解され、ここで定義される一般的な原理は、本開示の範囲から逸脱することなく他の変更に適用され得る。かくして、本開示は、ここに説明された例および設計に限定されることを意図されておらず、ここに開示される原理および新規の特徴と一致する最も広い範囲が付与されるべきである。
【図１】
2015518357.tif 000009
【図２】
2015518357.tif 000010
【図３Ａ】
2015518357.tif 000011
【図３Ｂ】
2015518357.tif 000012
【図４】
2015518357.tif 000013
【図５】
2015518357.tif 000014
【図６Ａ】
2015518357.tif 000015
【図６Ｂ】
2015518357.tif 000016
【図６Ｃ】
2015518357.tif 000017
【図７Ａ】
2015518357.tif 000018
【図７Ｂ】
2015518357.tif 000019
【図７Ｃ】
2015518357.tif 000020
【図７Ｄ】
2015518357.tif 000021
【図７Ｅ】
2015518357.tif 000022
【図８】
2015518357.tif 000023
【図９】
2015518357.tif 000024
【図１０】
2015518357.tif 000025
【図１１】
2015518357.tif 000026
【手続補正書】
【提出日】平成27年1月9日(2015.1.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号およびキャリア信号の比較に基づいて複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成するように構成されているジェネレータ回路と、
複数の異なる遅延に関連した前記複数のバージョンの前記ドライブ信号を受信するように、および、出力信号を提供するように構成されている複数の出力回路と、前記複数の出力回路は、一緒に結合された出力を有し、前記複数のバージョンの前記ドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する、
を備える装置。
【請求項２】
前記複数のバージョンの前記ドライブ信号は、キャリア周波数においてキャリア信号に基づいて生成され、および、前記ＦＩＲフィルタは、前記キャリア周波数の高調波において複数のゼロを伴う周波数応答を有する、請求項１に記載の装置。
【請求項３】
前記ジェネレータ回路は、複数の異なる遅延に関連した複数のバージョンの前記キャリア信号、および全ての変調器に適用される前記入力信号を受信するように、および、前記複数のバージョンの前記ドライブ信号を提供するように構成されている複数の変調器を備える、を備える請求項１に記載の装置。
【請求項４】
前記ジェネレータ回路は、さらに、前記キャリア信号を受信し、前記複数のバージョンの前記キャリア信号のうちの少なくとも１つを提供するように構成されている少なくとも１つの遅延回路を備える、請求項３に記載の装置。
【請求項５】
前記ジェネレータ回路は、異なる遅延に関連した複数のバージョンの前記入力信号および全ての変調器に適用される前記キャリア信号を受信するように、および、前記複数のバージョンの前記ドライブ信号を提供するように構成されている複数の変調器を備える、請求項１に記載の装置。
【請求項６】
前記ジェネレータ回路は、さらに、前記入力信号を受信し、前記複数のバージョンの前記入力信号のうちの少なくとも１つを提供するように構成されている少なくとも１つの遅延回路を備える、請求項５に記載の装置。
【請求項７】
前記ジェネレータ回路は、
前記入力信号および前記キャリア信号を受信するように、および、前記ドライブ信号を提供するように構成されている変調器と、
前記ドライブ信号を受信し、前記複数のバージョンの前記ドライブ信号のうちの少なくとも１つを提供するように構成されている少なくとも１つの遅延回路と、
を備える、請求項１に記載の装置。
【請求項８】
前記ドライブ信号は、パルス幅変調（ＰＷＭ）信号を備える、請求項１に記載の装置。
【請求項９】
前記複数の出力回路のうちの各出力回路は、
電源電圧および前記出力回路の出力の間で結合された第１のトランジスタと、
回路グラウンドおよび前記出力回路の出力の間で結合された第２のトランジスタを備える、請求項１に記載の装置。
【請求項１０】
前記複数の出力回路は、等しい利得を有する、請求項１に記載の装置。
【請求項１１】
前記複数の出力回路は、少なくとも２つの異なる利得を有する、請求項１に記載の装置。
【請求項１２】
前記複数の出力回路の前記出力に結合された出力フィルタをさらに備える、請求項１に記載の装置。
【請求項１３】
前記複数の出力回路および前記出力フィルタは、集積回路（ＩＣ）チップにおいて実施される、請求項１２に記載の装置。
【請求項１４】
前記複数の出力回路は、オープン・ループ構造で使用され、前記出力信号は、前記複数のバージョンの前記ドライブ信号を生成するために使用されない、請求項１に記載の装置。
【請求項１５】
入力信号およびキャリア信号の両方の比較に基づいて複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成することと、
出力信号を得るために複数の出力回路に前記複数のバージョンの前記ドライブ信号を適用することと、前記複数の出力回路は、一緒に結合された出力を有し、かつ前記複数のバージョンの前記ドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する、
を備える方法。
【請求項１６】
前記複数のバージョンの前記ドライブ信号を前記生成することは、
複数の異なる遅延に関連した複数のバージョンの前記入力信号または複数のバージョンの前記キャリア信号を生成することと、
前記複数のバージョンの前記キャリア信号または前記複数のバージョンの前記入力信号に基づいて前記複数のバージョンの前記ドライブ信号を生成すること、
を備える、請求項１５に記載の方法。
【請求項１７】
前記複数のバージョンの前記ドライブ信号を前記生成することは、
前記入力信号および前記キャリア信号に基づいて前記ドライブ信号を生成することと、
異なる量だけ前記ドライブ信号を遅延させることによって前記複数のバージョンの前記ドライブ信号を生成すること、
を備える、請求項１５に記載の方法。
【請求項１８】
入力信号およびキャリア信号の両方の比較に基づいて複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成するための手段と、
前記複数のバージョンの前記ドライブ信号に基づいて出力信号を生成するための手段と、前記出力信号を生成するための前記手段は、前記複数のバージョンの前記ドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する、
を備える装置。
【請求項１９】
前記複数のバージョンの前記ドライブ信号を生成するための前記手段は、
異なる遅延に関連した複数のバージョンの前記入力信号または複数のバージョンの前記キャリア信号を生成するための手段と、
前記複数のバージョンの前記キャリア信号または前記複数のバージョンの前記入力信号に基づいて前記複数のバージョンの前記ドライブ信号を生成するための手段と、
を備える、請求項１８に記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
[0072]  本開示の先の説明は、いずれの当業者でも本開示を作り出し、または使用することを可能にさせるために提供される。本開示に対する様々な変更は、当業者に容易に理解され、ここで定義される一般的な原理は、本開示の範囲から逸脱することなく他の変更に適用され得る。かくして、本開示は、ここに説明された例および設計に限定されることを意図されておらず、ここに開示される原理および新規の特徴と一致する最も広い範囲が付与されるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［１］  複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成するように構成されているジェネレータ回路と、複数の異なる遅延に関連した前記複数のバージョンの前記ドライブ信号を受信するように、および、出力信号を提供するように構成されている複数の出力回路と、前記複数の出力回路は、一緒に結合された出力を有し、前記複数のバージョンの前記ドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する、を備える装置。
［２］  前記複数のバージョンの前記ドライブ信号は、キャリア周波数においてキャリア信号に基づいて生成され、および、前記ＦＩＲフィルタは、前記キャリア周波数の高調波において複数のゼロを伴う周波数応答を有する、［１］に記載の装置。
［３］  前記ジェネレータ回路は、複数の異なる遅延に関連した複数のバージョンの１つのキャリア信号、および全ての変調器に適用される入力信号を受信するように、および、前記複数のバージョンの前記ドライブ信号を提供するように構成されている複数の変調器を備える、を備える請求項１に記載の装置。
［４］  前記ジェネレータ回路は、さらに、前記キャリア信号を受信し、前記複数のバージョンの前記キャリア信号のうちの少なくとも１つを提供するように構成されている少なくとも１つの遅延回路を備える、［３］に記載の装置。
［５］  前記ジェネレータ回路は、異なる遅延に関連した複数のバージョンの１つの入力信号および全ての変調器に適用されるキャリア信号を受信するように、および、前記複数のバージョンの前記ドライブ信号を提供するように構成されている複数の変調器を備える、［１］に記載の装置。
［６］  前記ジェネレータ回路は、さらに、前記入力信号を受信し、前記複数のバージョンの前記入力信号のうちの少なくとも１つを提供するように構成されている少なくとも１つの遅延回路を備える、［５］に記載の装置。
［７］  前記ジェネレータ回路は、入力信号およびキャリア信号を受信するように、および、前記ドライブ信号を提供するように構成されている変調器と、前記ドライブ信号を受信し、前記複数のバージョンの前記ドライブ信号のうちの少なくとも１つを提供するように構成されている少なくとも１つの遅延回路と、を備える、［１］に記載の装置。
［８］  前記ドライブ信号は、パルス幅変調（ＰＷＭ）信号を備える、［１］に記載の装置。
［９］  前記複数の出力回路のうちの各出力回路は、電源電圧および前記出力回路の出力の間で結合された第１のトランジスタと、回路グラウンドおよび前記出力回路の出力の間で結合された第２のトランジスタを備える、［１］に記載の装置。
［１０］  前記複数の出力回路は、等しい利得を有する、［１］に記載の装置。
［１１］  前記複数の出力回路は、少なくとも２つの異なる利得を有する、［１］に記載の装置。
［１２］  前記複数の出力回路の前記出力に結合された出力フィルタをさらに備える、［１］に記載の装置。
［１３］  前記複数の出力回路および前記出力フィルタは、集積回路（ＩＣ）チップにおいて実施される、［１２］に記載の装置。
［１４］  前記複数の出力回路は、オープン・ループ構造で使用され、前記出力信号は、前記複数のバージョンの前記ドライブ信号を生成するために使用されない、［１］に記載の装置。
［１５］  前記複数の出力回路は、クローズ・ループ構造で使用され、前記出力信号は、フィードバックされ、前記複数のバージョンの前記ドライブ信号を生成するために使用される、［１］に記載の装置。
［１６］  入力信号およびキャリア信号に基づいて複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成することと、出力信号を得るために複数の出力回路に前記複数のバージョンの前記ドライブ信号を適用することと、前記複数の出力回路は、一緒に結合された出力を有し、かつ前記複数のバージョンの前記ドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する、を備える方法。
［１７］  前記複数のバージョンの前記ドライブ信号を前記生成することは、複数の異なる遅延に関連した複数のバージョンの前記入力信号または複数のバージョンの前記キャリア信号を生成することと、前記複数のバージョンの前記キャリア信号または前記複数のバージョンの前記入力信号に基づいて前記複数のバージョンの前記ドライブ信号を生成すること、を備える、［１６］に記載の方法。
［１８］  前記複数のバージョンの前記ドライブ信号を前記生成することは、前記入力信号および前記キャリア信号に基づいて前記ドライブ信号を生成することと、異なる量だけ前記ドライブ信号を遅延させることによって前記複数のバージョンの前記ドライブ信号を生成すること、を備える、［１６］に記載の方法。
［１９］  入力信号およびキャリア信号に基づいて複数の異なる遅延に関連した複数のバージョンの１つのドライブ信号を生成するための手段と、前記複数のバージョンの前記ドライブ信号に基づいて出力信号を生成するための手段と、前記出力信号を生成するための前記手段は、前記複数のバージョンの前記ドライブ信号に基づいて有限インパルス応答（ＦＩＲ）フィルタを実施する、を備える装置。
［２０］  前記複数のバージョンの前記ドライブ信号を生成するための前記手段は、異なる遅延に関連した複数のバージョンの前記入力信号または複数のバージョンの前記キャリア信号を生成するための手段と、前記複数のバージョンの前記キャリア信号または前記複数のバージョンの前記入力信号に基づいて前記複数のバージョンの前記ドライブ信号を生成するための手段と、を備える、［１９］に記載の装置。
【国際調査報告】
2015518357.tif 000027
2015518357.tif 000028
2015518357.tif 000029