(57)【要約】この開示は、ビデオエンコーダが、２つ以上の波面並列処理（ＷＰＰ）、タイル、そして、エントロピースライスを含む、多元並列処理機構を同時に実装することを可能にする技術を記述する。この開示は、１つの並列処理機構を一度に実装することのみを可能にするコーディング標準と両立するとともに、１つ以上の並列処理機構を同時に実装することを可能にする将来的に可能性のあるコーディング標準と両立するシグナリング技術を記述する。この開示はさらに、ＷＰＰとタイルを同時に実行することを可能にする制限を記述する。【特許請求の範囲】
【請求項１】
ビデオデータを復号する方法であって、
１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータビットを受信することであって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルであるかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す、ことと、
前記パラメータセットに基づいて、前記一連のビデオブロックを復号することと、
を具備する方法。
【請求項２】
前記方法はさらに、タイルとＷＰＰとを用いて前記一連のビデオブロックを復号することを備える請求項１に記載の方法。
【請求項３】
前記波面は、タイル内に全体的に存在する請求項１に記載の方法。
【請求項４】
波面は多元タイルを横切って存在しない請求項３に記載の方法。
【請求項５】
前記パラメータセットは、ピクチャパラメータセットである請求項１に記載の方法。
【請求項６】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項１に記載の方法。
【請求項７】
スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信することをさらに具備する請求項１に記載の方法。
【請求項８】
第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信することと、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈することと、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈する  ことと、
を具備する請求項１に記載の方法。
【請求項９】
ビデオデータを復号する装置であって、
１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータビットを受信し、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示し、
前記パラメータセットに基づいて、前記一連のビデオブロックを復号する
ように構成されたビデオデコーダを備える、装置。
【請求項１０】
前記ビデオデコーダはさらに、タイルとＷＰＰとを用いて前記一連のビデオブロックを復号するように構成されている請求項９に記載の装置。
【請求項１１】
前記波面は、タイル内に全体的に存在する請求項９に記載の装置。
【請求項１２】
波面は多元タイルを横切って存在しない請求項１１に記載の装置。
【請求項１３】
前記パラメータセットは、ピクチャパラメータセットである請求項９に記載の装置。
【請求項１４】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始0し、各新たなスライスは、対応するスライスヘッダをもつ請求項９に記載の装置。
【請求項１５】
前記ビデオデコーダはさらに、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信するように構成される請求項９に記載の装置。
【請求項１６】
前記ビデオデコーダはさらに、第２の一連のビデオブロックに対して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信し、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈し、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈する、ように構成されている、請求項９に記載の装置。
【請求項１７】
前記装置は、
集積回路と、
マイクロプロセッサと、
ビデオエンコーダを備える無線通信装置、のうちの少なくとも１つを備える請求項９に記載の装置。
【請求項１８】
ビデオデータを復号するための装置であって、
１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータビットを受信するための手段であって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す手段と、
前記パラメータセットに基づいて、前記一連のビデオブロックを復号するための手段と、
を具備する装置。
【請求項１９】
タイルとＷＰＰとを用いて前記一連のビデオブロックを復号するための手段をさらに備える請求項１に記載の装置。
【請求項２０】
前記波面は、タイル内に全体的に存在する請求項１８に記載の装置。
【請求項２１】
波面は多元タイルを横切って存在しない請求項１８に記載の装置。
【請求項２２】
前記パラメータセットは、ピクチャパラメータセットである請求項１８に記載の装置。
【請求項２３】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項１８に記載の装置。
【請求項２４】
スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信するための手段をさらに具備する請求項１８に記載の装置。
【請求項２５】
第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信するための手段と、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈するための手段と、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈するための手段と、
をさらに具備する請求項１８に記載の装置。
【請求項２６】
命令を記憶するコンピュータ読み取り可能な記憶媒体であって、当該命令は、１つ以上のプロセッサによって実行されたときに、当該１つ以上のプロセッサに、
１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータビットを受信させ、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示し、
前記パラメータセットに基づいて、前記一連のビデオブロックを復号させる、コンピュータ読み取り可能な記憶媒体。
【請求項２７】
前記１つ以上のプロセッサに、タイルとＷＰＰとを用いて前記一連のビデオブロックを復号させる命令をさらに備える請求項２６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２８】
前記波面は、タイル内に全体的に存在する請求項２６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２９】
波面は多元タイルを横切って存在しない請求項２６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項３０】
前記パラメータセットは、ピクチャパラメータセットである請求項２６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項３１】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項２６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項３２】
実行されたときに、前記１つ以上のプロセッサに、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信させるさらなる命令を記憶する請求項２６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項３３】
実行されたときに、前記１つ以上のプロセッサに、
第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信させ、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈させ、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈させる、さらなる命令を記憶する、請求項２６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項３４】
ビデオデータを符号化する方法であって、
パラメータセットにおける１つ以上の第１のビットを生成することであって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示すことと、
前記パラメータセットにおける１つ以上の第２のビットを生成することであって、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示すことと、
を備える、方法。
【請求項３５】
前記方法はさらに、タイルとＷＰＰとを用いて前記一連のビデオブロックを符号化することをさらに備える請求項３４に記載の方法。
【請求項３６】
前記波面は、タイル内に全体的に存在する請求項３４に記載の方法。
【請求項３７】
波面は多元タイルを横切って存在しない請求項３４に記載の方法。
【請求項３８】
前記パラメータセットは、ピクチャパラメータセットである請求項３４に記載の方法。
【請求項３９】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項３４に記載の方法。
【請求項４０】
スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを生成することをさらに具備する請求項３４に記載の方法。
【請求項４１】
第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信することと、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈することと、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈する  ことと、
をさらに具備する請求項３４に記載の方法。
【請求項４２】
ビデオデータを符号化するための装置であって、
パラメータセットにおける１つ以上の第１のビットを受信し、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、
前記パラメータセットにおける１つ以上の第２のビットを生成し、ここにおいて、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す、ように構成されたビデオエンコーダを備える装置。
【請求項４３】
前記ビデオエンコーダはさらに、タイルとＷＰＰとを用いて前記一連のビデオブロックを復号するように構成される請求項４２に記載の装置。
【請求項４４】
前記波面は、タイル内に全体的に存在する請求項４２に記載の装置。
【請求項４５】
波面は多元タイルを横切って存在しない請求項４２に記載の装置。
【請求項４６】
前記パラメータセットは、ピクチャパラメータセットである請求項４２に記載の装置。
【請求項４７】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項４２に記載の装置。
【請求項４８】
前記ビデオエンコーダはさらに、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信するように構成される請求項４２に記載の装置。
【請求項４９】
前記ビデオエンコーダはさらに、第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信し、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈し、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈する、ように構成される、請求項４２に記載の装置。
【請求項５０】
前記装置は、
集積回路と、
マイクロプロセッサと、
ビデオエンコーダを備える無線通信装置、のうちの少なくとも１つを備える請求項４２に記載の装置。
【請求項５１】
ビデオデータを符号化するための装置であって、
パラメータセットにおける１つ以上の第１のビットを生成するための手段であって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示す手段と、
前記パラメータセットにおける１つ以上の第２のビットを生成するための手段であって、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す手段と、
を備える装置。
【請求項５２】
命令を記憶するコンピュータ読み取り可能な記憶媒体であって、当該命令は、１つ以上のプロセッサによって実行されたときに、当該１つ以上のプロセッサに、
パラメータセットにおける１つ以上の第１のビットを生成させ、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、
前記パラメータセットにおける１つ以上の第２のビットを生成させ、ここにおいて、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す、コンピュータ読み取り可能な記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
［０００１］この開示は米国仮出願第６１／６６６６１７号（２０１２年６月２９日出願）の利益を請求するものであり、その全体の中身は参照によってここに組み込まれている。
【０００２】
［０００２］この開示は、ビデオコーディングに関する。
【背景技術】
【０００３】
［０００３］デジタルビデオ能力は、デジタルテレビ、デジタルダイレクトブロードキャストシステム、ワイヤレスブロードキャストシステム、パーソナルデジタルアシスタント（ＰＤＡ)、ラップトップまたはデスクトップコンピュータ、タブレットコンピュータ、Eブックリーダ、デジタルカメラ、デジタルレコーディングデバイス、デジタルメディアプレーヤ、ビデオゲームデバイス、ビデオゲームコンソール、セルラまたは衛星無線電話、いわゆるスマートフォン、ビデオ遠隔会議デバイス、ビデオストリーミングデバイスなどを含む。デジタルビデオデバイスは、ＭＰＥＧ−２、ＭＰＥＧ−４，ＩＴＵ−Ｔ  Ｈ．２６３、ＩＴＵ−Ｔ  Ｈ．２６４／ＭＰＥＧ  ４、Ｐａｒｔ１０，アドバンストビデオコーディング（ＡＶＣ）、現在開発中の高効率ビデオコーディング（ＨＥＶＣ）標準、およびそのような標準の拡張、によって定義される標準において記述されたビデオ圧縮技術を実装する。ビデオデバイスはそのようなビデオ圧縮を実装することによってデジタルビデオ情報をより効率よく送信、受信、符号化、復号、および／または記憶することができる。
【０００４】
［０００４］ビデオ圧縮技術は、ビデオ系列に固有の余剰を低減あるいは除去するために、空間（イントラ画像）予測および／時間（インター画像）予測を実行する。ブロックに基づくビデオコーディングの場合、ビデオスライス（例えばビデオフレームまたはビデオフレームの一部）は、ツリーブロック、コーディングユニット（ＣＵ）および／またはコーディングノードと称されるビデオブロックに分割される。画像のイントラコーディングされた（Ｉ）スライスにおけるビデオブロックは、同じ画像の隣接ブロックにおける基準サンプルに関する空間予測を用いて符号化される。画像のインターコーディングされた（ＰまたはＢ）スライスにおけるビデオブロックは、同じ画像の隣接ブロックにおける基準サンプルに関する空間予測あるいは他の基準画像における基準サンプルに関する時間予測を使用する。画像はフレームと称されるとともに、基準画像は基準フレームと称される。
【０００５】
［０００５］空間あるいは時間予測は、コーディングすべきブロックに対する予測ブロックとなる。残余データは符号化すべき元のブロックと、当該予測ブロック間のピクセルの相違を表す。インターコーディングされたブロックは、予測ブロックを形成する基準サンプルのブロックを指し示す動きベクトルにしたがって符号化される。残余データは、コーディングされたブロックと予測ブロック間の相違を示す。イントラコーディングされたブロックは、イントラコーディングモードと残余データにしたがって符号化される。さらなる圧縮のために、残余データはピクセルドメインから変換ドメインに変換されて残余変換係数になり、量子化される。量子化された変換係数は、最初２次元アレイに配列され、変換係数の１次元ベクトルを生成するために走査される。そして、さらなる圧縮を達成するためにエントロピーコーディングが適用される。
【発明の概要】
【０００６】
［０００６］この開示は、ビデオコーダが、２つ以上の波面並列処理（ＷＰＰ: Wavefront Parallel Processing）、タイル(tile)、およびエントロピースライス(entropy slice)を含む、多元並列処理機構（multiple parallel processing mechanism）を同時に実装することを可能にする技術を記述する。この開示は、一度に１つの並列処理機構を実装することのみを可能にするコーディング標準と両立するとともに、１つ以上の並列処理機構を同時に実装することを可能にする将来的に可能性のあるコーディング標準と両立するシグナリング技術を記述する。
【０００７】
［０００７］一例において、ビデオデータを復号する方法は、１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータセットを受信することであって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブル（enabled）かどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示すことと、前記パラメータセットに基づいて前記一連のビデオブロックを復号することと、を含む。
【０００８】
［０００８］他の例において、ビデオデータを復号するための装置であって、前記装置は、１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータセットを受信するための手段であって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す手段と、前記パラメータセットに基づいて前記一連のビデオブロックを復号するための手段と、を含む。
【０００９】
［０００９］他の例において、ビデオデータを復号するための装置は、パラメータセットにおける１つ以上の第１のビットを受信するための手段であって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルかどうかを示す手段と、前記パラメータセットにおける１つ以上の第２のビットを受信するための手段であって、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す手段と、を含む。
【００１０】
［００１０］他の例において、コンピュータ読み取り可能な記憶媒体は、１つ以上のプロセッサによって実行されたときに、当該１つ以上のプロセッサに、１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータセットを受信させ、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示し、前記パラメータセットに基づいて前記一連のビデオブロックを復号させる命令を記憶する。
【００１１】
［００１１］他の例において、ビデオデータを符号化する方法は、パラメータセットにおける１つ以上の第１のビットを受信することであって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルかどうかを示すことと、前記パラメータセットにおける１つ以上の第２のビットを受信することであって、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示すことと、を含む。
【００１２】
［００１２］他の例において、ビデオデータを符号化するための装置は、パラメータセットにおける１つ以上の第１のビットを受信し、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルかどうかを示し、前記パラメータセットにおける１つ以上の第２のビットを受信し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す、ように構成されたビデオエンコーダを含む。
【００１３】
［００１３］他の例において、ビデオデータを符号化するための装置は、パラメータセットにおける１つ以上の第１のビットを生成するための手段であって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルかどうかを示す手段と、前記パラメータセットにおける１つ以上の第２のビットを生成するための手段であって、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す手段と、を含む。
【００１４】
［００１４］他の例において、コンピュータ読み取り可能な記憶媒体は、１つ以上のプロセッサによって実行されたときに、当該１つ以上のプロセッサに、パラメータセットにおける１つ以上の第１のビットを生成させ、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルかどうかを示し、前記パラメータセットにおける１つ以上の第２のビットを生成させ、ここにおいて、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す命令を記憶する。
【００１５】
［００１５］１つ以上の例の詳細は、添付の図面と以下の記述において説明される。他の特徴、目的、および利点は記述および図面から並びに特許請求の範囲から明らかになるであろう。
【図面の簡単な説明】
【００１６】
【図１】［００１６］図１は、この開示において記述された技術を利用することができる例示的ビデオ符号化および復号システムを示すブロック図である。
【図２】［００１７］図２は、波面に分割された例示的画像を示す概念図である。
【図３】［００１８］図３は、フレームのタイルを示す概念図である。
【図４】［００１９］図４は、例示的ビットストリームを示す概念図である。
【図５】［００２０］図５は、この開示の技術にしたがった、タイルおよび波面並列処理（ＷＰＰ）の共存を示す概念図である。
【図６】［００２１］図６は、この開示において記述された技術を実装可能な例示的ビデオエンコーダを示すブロック図である。
【図７】［００２２］図７は、この開示において記述された技術を実装可能な例示的ビデオデコーダを示すブロック図である。
【図８】［００２３］図８は、この開示の技術を示すフローチャートである。
【発明を実施するための形態】
【００１７】
［００２４］この開示は、ビデオコーディング（ＪＣＴ−ＶＣ）に関する、ＩＴＵ−Ｔビデオコーディングエキスパートグループ（ＶＣＥＧ）と、ＩＳＯ／ＩＥＣモーションピクチャエキスパートグループ（ＭＰＥＧ）とのジョイントコラボレーションチームによって開発されている、新たに発展中の高効率コーディング（ＨＥＶＣ）標準における多元並列処理機構の共存を可能にする設計技術を記述するものである。ＨＥＶＣに対する種々の提案は、波面並列処理（ＷＰＰ）、タイル、およびエントロピースライスを含むいくつかの並列処理機構を実装する。しかしながら、これらの並列処理機構は、概して互いに独立して実装される。例えば、一連のビデオブロックは、ＷＰＰあるいはタイルの一方を使用して符号化されるが、ＷＰＰおよびタイルの両方は使用されない。この開示は、ビデオコーダ（例えばビデオ符号化器またはビデオ復号器）が、ＨＥＶＣにおいて規定されているように、ＷＰＰ、タイルおよびエントロピースライスを互いに独立して用いてコーディングを行うことを可能にするとともに、ビデオコーダが、２つ以上のＷＰＰ、タイルおよびエントロピースライスを同時に用いることを可能にするＨＥＶＣ標準の将来可能性のあるバージョンおよび拡張を実装することを可能にするシグナリング技術を紹介するものである。簡単な例として、この開示の技術を用いて、ビデオコーダは、タイルとＷＰＰのうちの一方のみを実装するのに対してタイルとＷＰＰの両方を同時に実装するように構成される。
【００１８】
［００２５］ＷＰＰを実装するにあたって、ビデオコーダ（例えばビデオ符号化器またはビデオ復号器）はピクチャを複数の波面に分割する。各波面は、ピクチャのブロック（例えば最大のコーディングユニット）の行（row）に対応する。この開示の全体にわたって、波面は、ＷＰＰサブストリーム、ＷＰＰストリーム、あるいは波面サブストリームと呼ばれる。ビデオコーダは波面を実質的に並列にコーディングする。例えば、ビデオコーダは、ピクチャの第１の波面のブロックを、当該ピクチャの第２の波面のブロックと並行してコーディングする。        
［００２６］一例において、ビデオコーダは、スライスのコーディングユニット（ＣＵ）を、“サブストリーム”または“サブスライス”と呼ばれるより小さなグループの間で分割することができる。ビデオコーダは、スライスのＣＵを種々のタイプのサブストリームに分割することができる。例えばビデオコーダはスライスのＣＵを複数のタイルに分割することができる。ビデオコーダは、ピクチャに対して２つ以上の水平境界を定義するとともに、当該ピクチャに対して２つ以上の垂直境界を定義することによって、ＣＵをタイルに分割することができる。水平境界は、ピクチャの上部および底部エッジを含む。垂直境界は、ピクチャの左および右側部を含む。ビデオコーダがタイルを使用しないときには、ビデオコーダは、ラスタ走査の順番でフレームのすべてのツリーブロックを符号化することができる。しかしながら、ビデオコーダがタイルを使用するときには、ビデオコーダはタイルをラスタ走査の順番でコーディングすることができる。ビデオコーダがタイルをコーディングするとき、ビデオコーダはラスタ走査の順番でタイル内のツリーブロック（すなわちＬＣＵ）をコーディングすることができる。すなわち、ビデオコーダは、ピクチャのツリーブロックの符号化順番を変更するためにタイルを使用する。
【００１９】
［００２７］ＨＥＶＣ  ＷＤ７においては、タイル、波面、およびエントロピースライスの共存は許されない。しかしながら、この開示では、これらの機構（例えばタイルおよび波面）の２つ以上の共存がビデオコーディングの可能性を改善して、ＨＥＶＣの将来のバージョンあるいは拡張に追加される場合があることを考慮する。したがって、この開示は、ＨＥＶＣフレームマーク内での多元並列処理機構の共存した使用をサポートするためのシグナリング技術を記述する。この開示において紹介された種々の技術のなかで、この開示は、ビデオデータの一部に対してタイルがイネーブルであるならば、ビデオデータの当該一部に対してパラメータセットにおける１つ以上の第１のビットによってシグナリングし、ビデオデータの当該一部に対してＷＰＰがイネーブルであるならば、１つ以上の第２のビットによってシグナリングし、及び／または、ビデオデータの当該一部に対してエントロピースライスがイネーブルであるならば１つ以上の第３のビットによってシグナリングするための技術を記述する。
【００２０】
［００２８］これらのシグナリング技術は、ビデオデータのコーディングをただ１つの並列処理機構（例えばタイル、ＷＰＰ，エントロピースライスのうちの１つ）に制限するＨＥＶＣバージョンと両立するとともに、１つ以上の並列処理機構を同時に可能にするためにＨＥＶＣの将来バージョンおよび拡張を可能にする。すなわち、ＨＥＶＣの将来バージョンおよび拡張が１つ以上の並列処理機構を同時に実装することを可能にするのであれば、タイル、ＷＰＰおよびエントロピースライスをシグナリングするのに使用されるシンタックス（syntax）は変更する必要がなくなり、これによってビデオコーダを将来バージョンおよび拡張と両立させるのに要する再構成の量を低減させ、再構成を必要としないでビデオコーダをバックワード両立させることが可能となる。
【００２１】
［００２９］ＨＥＶＣ  ＷＤ７では、タイルまたはＷＰＰの存在は、ピクチャパラメータセット（ＰＰＳ）においてシグナリングされる。４つの可能なシナリオの１つを特定するために２ビットのシンタックス要素が使用される。１）ＷＰＰがイネーブルである、２）タイルがイネーブルである、３）エントロピースライスがイネーブルである、あるいは４）１−３のどれもがイネーブルでない。多元のタイルまたは波面を解析あるいは復号するために、ビデオコーダは、当該波面またはタイルに関連する符号化シンタックス要素のコーディングスライスネットワークアブストラクションレイヤ（ＮＡＬ）ユニット内の位置を決定することが必要である。言い換えると、ビデオコーダは、波面またはタイルの“エントリポイント”を決定することが必要である。例えば、デコーダは、第１の波面または第１のタイルに関連する符号化シンタックス要素がどこで開始するか、第２の波面またはタイルに関連する符号化シンタックス要素がどこで開始するか、などを決定する必要がある。ＷＤ７ではタイルおよびＷＰＰの共存は許されないので、スライスヘッダにおいてシグナリングされるエントリポイントのタイプにあいまいさは存在しない。タイルがＰＰＳにおいてイネーブルであるならば、ビデオデコーダはスライスヘッダにおけるエントリポイントはタイルエントリポイントであることを知っている。ＷＰＰがＰＳＳにおいてイネーブルであるならば、ビデオデコーダは、スライスヘッダにおけるエントリポイントはＷＰＰエントリポイントであることを知っている。
【００２２】
［００３０］タイルおよび波面の共存を効率よく可能にするために、この開示では、ＷＰＰおよびタイルがともにイネーブルであるならば、タイルが（スライスヘッダをもつ）新たなスライスを開始するという制限を実装することを提案する。さらに、この開示では、タイルとＷＰＰがともにピクチャ内でイネーブルであるならば、各波面はタイル内にあることを提案する。タイルとＷＰＰとの共存が存在しないならば、これらの制限を課す必要はなく、現存の技術を使用することができる。すなわち、この開示の技術によれば、タイルおよびＷＰＰがともにピクチャ内でイネーブルであるならば、波面は、タイルを横切って存在することなしに、タイル内に存在することができる。タイルおよび波面がピクチャ内で共存するのであれば、スライスヘッダにおいてシグナリングされたエントリポイントは、ＷＰＰエントリポイントであることができる。タイルおよびＷＰＰの一方のみがピクチャ内でイネーブルであるならば、スライスヘッダにおいてシグナリングされたエントリポイントは、ＨＥＶＣ  ＷＤ７仕様のＰＰＳにおいて示されているように、タイルあるいはＷＰＰのいずれかに対応する。
【００２３】
［００３１］ＷＰＰおよびタイルの共存を可能にするためにこの開示はさらに、例えばＰＰＳにおいて、タイルおよびＷＰＰの両方がイネーブルであるシグナリングを提案する。そのようなシグナリングは例えば、上述された２ビットのシンタックス要素を、ＷＰＰおよびタイルの両方の存在のみならず、単なるタイルまたは単なるＷＰＰの存在を追加的にシグナリングできる、３ビットのシンタックス要素で置き換えることを含む。
【００２４】
［００３２］図１は、この開示において記述された技術を利用することができる例示的ビデオ符号化および復号システム１０を示すブロック図である。以下に詳細に述べるように、システム１０は、タイルおよびＷＰＰなどのような、多元並列処理機構を同時に用いる、コーディング（符号化および復号の両方）ビデオブロックであることができる。図１に示すように、システム１０は、送信先装置１４によって後で復号されるべき符号化ビデオデータを生成する送信元装置１２を含む。送信元装置１２および送信先装置１４は、デスクトップコンピュータ、ノートブック（例えばラップトップ）コンピュータ、セットトップボックス、いわゆる“スマートフォン”、いわゆる“スマート”パッドなどの電話送受器、テレビ受像機、カメラ、ディスプレイ装置、デジタルメディアプレーヤ、ビデオゲームコンソール、ビデオストリーミング装置、などを含む、広範囲の装置のいずれかを含む。いくつかの場合には、送信元装置１２および送信先装置１４は無線通信の装備を備えることができる。
【００２５】
［００３３］送信先装置１４は、リンク１６を介して復号すべき符号化ビデオデータを受信する。リンク１６は、送信元装置１２から送信先装置１４に符号化ビデオデータを移動することが可能な任意のタイプの媒体または装置から構成される。一例において、リンク１６は、送信元装置１２が符号化ビデオデータを送信先装置１４にリアルタイムで直接送信することを可能にする通信媒体を備える。符号化ビデオデータは、無線通信プロトコルなどの通信標準にしたがって変調され、送信先装置１４に送信される。通信媒体は、無線周波数（ＲＦ）スペクトルまたは１つ以上の物理的送信線などの、任意の無線あるいは有線通信媒体を備えることができる。通信媒体は、ローカルエリアネットワーク、ワイドエリアネットワークあるいはインターネットなどのグローバルネットワークなどの、パケット交換ネットワークの一部を構成する。通信媒体は、ルータ、スイッチ、基地局あるいは送信元装置１２から送信先装置１４への通信を確立するのに有益な任意の他の装備を含む。
【００２６】
［００３４］他の例として、符号化データは、出力インタフェース２２から記憶装置３４へ出力される。同様にして、符号化データは入力インタフェースによって記憶装置３４からアクセスされる。記憶装置３４は、ハードドライブ、ブルーレイディスク、ＤＶＤ、ＣＤ−ＲＯＭ、フラッシュメモリ、揮発性または不揮発性メモリ、あるいは符号化ビデオデータを記憶するための任意の他のデジタル記憶媒体などに、任意の種々の配布されるかあるいはローカルでアクセスされるデータ記憶媒体を含む。さらなる例において、記憶装置３４は、ファイルサーバあるいは送信元装置１２によって生成された符号化ビデオを保持することができる他の中間記憶装置に対応する。送信先装置１４は、ストリーミングまたはダウンロードを介して記憶装置３４からの記憶ビデオデータにアクセスする。ファイルサーバは、符号化ビデオデータを記憶するとともに、当該符号化ビデオデータを送信先装置１４に送信することができる任意のタイプのサーバであることができる。例示的なファイルサーバは、（例えばウエブサイトのための）ウエブサーバ、ＦＴＰサーバ、ネットワークアタッチトストレージ（ＮＡＳ）装置、あるいはローカルディスクドライブを含む。送信先装置１４は、インターネットコネクションを含む、任意の標準データコネクションを介して符号化ビデオデータにアクセスすることができる。これは、無線チャネル（例えばＷｉ−Ｆｉコネクション）、有線コネクション（例えばＤＳＬ、ケーブルモデム、など）、あるいはファイルサーバに記憶された符号化ビデオデータにアクセスするのに好適する両方の組み合わせを含む。符号化ビデオデータの記憶装置３４からの送信は、ストリーミング送信、ダウンロード送信、あるいは両方の組み合わせであることができる。
【００２７】
［００３５］この開示の技術は、必ずしも無線応用あるいは設定に限定されるものではない。当該技術は、オーバザエアテレビジョンブロードキャスト、ケーブルテレビジョン送信、衛星テレビジョン送信、例えばインターネットを介したストリーミングビデオ送信、データ記憶媒体上での記憶のためのデジタルビデオの符号化、データ記憶媒体に記憶されたデジタルビデオの復号などの、種々のマルチメディアアプリケーションのいくつか、あるいは他のアプリケーションをサポートするビデオコーディングに適用されることができる。いくつかの例において、システム１０は、ビデオストリーミング、ビデオプレイバック、ビデオブロードキャスティング、及び／またはビデオ技術などのアプリケーションをサポートするために、一方向または両方向のビデオ送信をサポートするように構成される。
【００２８】
［００３６］図１の例において、送信元装置１２は、ビデオソース１８、ビデオ符号化器２０、および出力インタフェース２２を含む。いくつかの例において、出力インタフェース２２は、変調器／復調器（モデム）及び／または送信器を含む。送信元装置１２において、ビデオソース１８は、ビデオキャプチャ装置例えばビデオカメラ、以前に獲得されたビデオを含むビデオアーカイブ、ビデオコンテンツ提供者からのビデオを受信するためのビデオフィードインタフェース、および／またはソースビデオとしてのコンピュータグラフィックスデータを生成するためのコンピュータグラフィックスシステム、あるいはそのようなソースの組み合わせ、を含む。一例として、ビデオソース１８がビデオカメラである場合には、送信元装置１２および送信先装置１４はいわゆるカメラフォーンまたはビデオフォーンを構成することができる。しかしながら、この開示において記述された技術は、一般的なビデオコーディングに適用可能であり、無線および／または有線のアプリケーションに適用可能である。
【００２９】
［００３７］獲得された、予め獲得されたあるいはコンピュータによって生成されたビデは、ビデオ符号化器２０によって符号化される。符号化ビデオデータは、送信元装置１２の出力インタフェース２２を介して送信先装置１４に直接送信されることができる。加えて（あるいは代替的に）、符号化ビデオデータは、復号および／またはプレイバックのために、送信先装置１４または他の装置によって後でアクセスするために記憶装置３４上に記憶されることができる。
【００３０】
［００３８］送信先装置１４は、入力インタフェース２８、ビデオ復号器３０、そしてディスプレイ装置３２を含む。いくつかの例において、入力インタフェース２８は、受信器および／またはモデムを含む。送信先装置１４の入力インタフェース２８は、リンク１６を介して符号化ビデオデータを受信する。リンク１６を介して通信されたか、あるいは記憶装置３４上で提供された符号化ビデオデータは、ビデオデータを復号するにあたって、ビデオ復号器３０などのビデオ復号器による使用のためのビデオ符号化器２０によって生成された種々のシンタックス要素を含む。そのようなシンタックス要素は、記憶媒体に記憶された、あるいはファイルサーバに記憶された、通信媒体上で送信される符号化ビデオデータとともに含まれる。
【００３１】
［００３９］ディスプレイ装置３２は、送信先装置１４と一体化されるかあるいは送信先装置１４の外部にある。いくつかの例において、送信先装置１４は、一体化されたディスプレイ装置を含むとともに、外部ディスプレイ装置とインタフェース接続されるように構成される。他の例において、送信先装置１４は、ディスプレイ装置であることができる。概して、ディスプレイ装置３２は、復号ビデオデータをユーザに対して表示し、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、有機光出力ダイオード（ＯＬＥＤ）ディスプレイ、あるいは他のタイプのディスプレイ装置などの、種々のディスプレイ装置を含む。
【００３２】
［００４０］システム１０は、異なるビデオコーディング標準にしたがって動作することができる。例えば、ビデオ符号化器２０およびビデオ復号器３０は、ＩＴＵ−Ｔ  Ｈ．２６１、ＩＳＯ／ＩＥＣ  ＭＰＥＧ−１  Ｖｉｓｕａｌ、および、スケーラブルビデオコーディング（ＳＶＣ）およびマルチビュービデオコーディング（ＭＶＣ）拡張を含む、ＩＴＵ−Ｔ  Ｈ．２６４（ＩＳＯ／ＩＥＣ  ＭＰＥＧ−４  ＡＶＣとしても知られている）、などのビデオ圧縮標準にしたがって動作する。最近の一般に利用可能な、ＭＶＣ拡張のジョイントドラフトが、“ジェネリックオーディオビジュアルサービスのためのアドバンストビデオコーディング”、ＩＴＵ−Ｔ推奨Ｈ．２６４，２０１０年３月、の中に記述された。より最近の一般に利用可能な、ＭＶＣ拡張のジョイントドラフトが、“ジェネリックオーディオビジュアルサービスのためのアドバンストビデオコーディング”、ＩＴＵ−Ｔ推奨Ｈ．２６４，２０１１年６月、に記述された。ＭＶＣ拡張のジョイントドラフトは、２０１２年１月時点で承認された。
【００３３】
［００４１］さらに、新たなビデオコーディング標準として、ビデオコーディングに関する、ＩＴＵ−Ｔビデオコーディングエキスパートグループ（ＶＣＥＧ）とＩＳＯ／ＩＥＣモーションピクチャエキスパートグループ（ＭＰＥＧ）のジョイントコラボレーションチーム（ＪＣＴ−ＶＣ）によって現在開発されつつある高効率ビデオコーディング（ＨＥＶＣ）標準がある。ＨＥＶＣの１つのワーキングドラフトは、ドキュメントＨＣＴＶＣ−Ｉ  １００３、Ｂｒｏｓｓ  et al、“高効率ビデオコーディング（ＨＥＶＣ）テキスト仕様ドラフト７”、ＩＴＵ−Ｔ  ＳＧ１６  ＷＰ３及びＩＳＯ／ＩＥＣ  ＪＴＣ１／ＳＣ２９／ＷＧ１１、９回目の会合、ジュネーブ、スイス、２０１２年４月２７から２０１２年５月７日、である。このドキュメントはＨＥＶＣ  ＷＤ７と呼ばれ、http://phenix.int-evry.fr/jct/doc_end_user/documents/9_Geneva/wg11/JCTVC-I 1003-v6.zipからダウンロード可能である。
【００３４】
［００４２］記述のために、ビデオ符号化器２０およびビデオ復号器３０は、ＨＥＶＣあるいはＨ．２６４標準およびそのような標準の拡張の観点から記述される。しかしながら、この開示の技術は、特徴のコーディング標準に限定されるものではない。ビデオ圧縮標準の他の例は、ＭＰＥＧ−２およびＩＴＵ−Ｔ  Ｈ２６３を含む。Ｏｎ２  ＶＰ６／ＶＰ７／ＶＰ８と称される特許権を有するコーディング技術もまた、ここに記述された１つ以上の技術を実装することができる。
【００３５】
［００４３］図１に示していないが、いくつかの側面において、ビデオ符号化器２０およびビデオ復号器３０はそれぞれ、オーディオ符号化器および復号器と一体化されることができ、共通のデータストリームあるいは別個のデータストリームにおけるオーディオおよびビデオの符号化を処理するために、適切なＭＵＸ−ＤＥＭＵＸユニット、あるいは他のハードウエアおよびソフトウエアを含む。もしあてはまるならば、いくつかの例において、ＭＵＸ−ＤＥＭＵＸユニットはＩＴＵ  Ｈ．２２３マルチプレクサプロトコルあるいはユーザデータグラムプロトコル（ＵＤＰ）などの他のプロトコルに合致する。
【００３６】
［００４４］ビデオエンコーダ２０およびビデオデコーダ３０はそれぞれ、１つ以上のマイクロプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ディスクリートロジック、ソフトウエア、ハードウエア、ファームウエアあるいはそれらの任意の組み合わせ、などの種々の適切なエンコーダ回路のいくつかとして実装される。当該技術が部分的にソフトウエアとして実装された場合、装置はソフトウエアのための命令を適切な、非一時的コンピュータ読み取り可能な媒体に記憶し、この開示の技術を実行するために１つ以上のプロセッサを用いてハードウエアにおいて当該命令を実行する。ビデオエンコーダ２０およびビデオデコーダ３０の各々は、１つ以上のエンコーダあるいはデコーダに含まれ、いずれかは、各デバイス内に組み合わされたエンコーダ／デコーダ（ＣＯＤＥＣ）の一部として一体化される。
【００３７】
［００４５］ＪＣＴ−ＶＣは、ＨＥＶＣ標準の開発を行っている。ＨＥＶＣ標準化の努力は、ＨＥＶＣテストモデル（ＨＭ）として呼ばれるビデオコーディングデバイスの発展中のモデルに基づく。例えばＩＴＵ−Ｔ  Ｈ．２６４／ＡＶＣによれば、ＨＭは、現存のデバイスに対してビデオコーディングの付加的な能力を仮定する。例えば、Ｈ．２６４は９個のイントラ予測符号化モードを提供するのに対して、ＨＭは３３個ものイントラ予測符号化モードを提供する。
【００３８】
［００４６］概して、ＨＭの作業モデルは、ルマおよびクロマサンプルを含む、一連のツリーブロックまたは最大コーディングユニット（ＬＣＵ）に分割されるビデオフレームまたはピクチャを記述する。ツリーブロックは、Ｈ．２６４標準のマクロブロックとして同様の目的を有する。スライスは、コーディング順序において多数の連続的ツリーブロックを含む。ビデオフレームまたはピクチャは１つ以上のスライスに分割される。各ツリーブロックはクワッドツリー（quadtree）にしたがってコーディングユニット（ＣＵ）に分割される。例えば、ツリーブロックは、クワッドツリーのルート（root）ノードとして、４つの子供ノードに分割され、各子供ノードは代わりに親ノードであることができ、他の４つの子供ノードに分割される。最後の、分割されない子供ノード、は、クワッドツリーのリーフ(leaf)ノードとして、コーディングノード、すなわち、コーディングされたビデオブロックを備える。コーディングされたビットストリームに関連するシンタックスデータは、ツリーブロックが分割される最大回数を規定し、コーディングノードの最小サイズを規定することができる。
【００３９】
［００４７］ＣＵは、コーディングノードと、予測ユニット（ＰＵ）と、コーディングノードに関連する変換ユニット（ＴＵ）と、を含む。ＣＵのサイズは、コーディングノードのサイズに対応し、正方形の形状でなければならない。ＣＵのサイズは８×８ピクセルから、６４×６４ピクセルまたはそれ以上の最大値をもつツリーブロックのサイズまでの範囲をもつ。各ＣＵは１つ以上のＰＵと１つ以上のＴＵをもつ。ＣＵに関連するシンタックスデータは例えばＣＵの１つ以上のＰＵへの分割を記述する。分割モードは、ＣＵが符号化されたスキップまたはダイレクトモードか、符号化されたイントラ予測モードか、あるいは符号化されたインター予測モードかで異なる。ＰＵは非正方形の形状に分割されることができる。ＣＵに関連するシンタックスデータはまた、例えば、クワッドツリーにしたがったＣＵの１つ以上のＴＵへの分割を記述することができる。ＴＵの形状は正方形あるいは非正方形であることができる。
【００４０】
［００４８］ＨＥＶＣ標準は、異なるＣＵに対して異なるであろうＴＵにしたがった変換を可能にする。ＴＵは概して分割されたＬＣＵに対して規定された所定のＣＵ内でＰＵのサイズに基づいてサイズ決定される。しかしながら、これはつねに成り立つことではない。ＴＵは概してＰＵと同じサイズかあるいはより小さいサイズである。いくつかの例において、ＣＵに対応する残余サンプルは、“残余クアッドツリー”（ＲＱＴ）として知られるクアッド構造を用いてより小さいユニットに副分割される。ＲＱＴのリーフノードは変換ユニット（ＴＵ）と呼ばれる。ＴＵに関連するピクセル相違値は、量子化される、変換係数を生成するために変換されることができる。
【００４１】
［００４９］概して、ＰＵは、予測プロセスに関するデータを含む。例えば、ＰＵが符号化されたイントラモードであるとき、ＰＵは当該ＰＵのためのイントラ予測モードを記述するデータを含むことができる。他の例として、ＰＵが符号化インターモードであるならば、ＰＵは当該ＰＵのための動きベクトルを規定するデータを含む。ＰＵのための動きベクトルを規定するデータは例えば動きベクトルの水平要素、動きベクトルの垂直要素、動きベクトルに対する解像度（例えば４分の１ピクセルプレシジョンあるいは８分の１ピクセルプレシジョン）、動きベクトルポイントが指し示す基準ピクチャ、および／または動きベクトルに対する基準ピクチャリスト（例えばリスト０、リスト１、あるいはリストＣ）を記述する。
【００４２】
［００５０］概して、ＴＵは変換および量子化プロセスに対して使用される。１つ以上のＰＵをもつ所定のＣＵは、１つ以上の変換ユニット（ＴＵ）を含むことができる。予測に続いて、ビデオエンコーダ２０は、ＰＵに対応する残余値を計算することができる。残余値はピクセル相違値を備え、これは変換係数に変換され、量子化され、エントロピーコーディングのために直列化変換係数を生成するためにＴＵを用いて走査される。この開示は概して、ＣＵのコーディングノードを意図するために用語“ビデオブロック”を使用する。いくつかの特別な例において、この開示は、コーディングノードおよびＰＵおよびＴＵを含む、ツリーブロックすなわちＬＣＵまたはＣＵを意味するために、用語“ビデオブロック”を使用する。
【００４３】
［００５１］ビデオシーケンスは概して一連のビデオフレームまたはピクチャを含む。ピクチャーグループ（ＧＯＰ）は概して一連の１つ以上のビデオピクチャを備える。ＧＯＰは、ＧＯＰに含まれるピクチャの数を記述する、ＧＯＰのヘッダ、ピクチャの１つ以上のヘッダ、あるいは他の場所における、シンタックスデータを含む。ピクチャの各スライスは、各スライスに対する符号化モードを記述する、スライスシンタックスデータを含む。ビデオエンコーダ２０は概してビデオデータを符号化するために個々のビデオスライス内のビデオブロックを動作する。ビデオブロックはＣＵ内のコーディングノードに対応する。ビデオブロックは固定あるいは可変のサイズであり、特定されたコーディング標準にしたがってサイズが異なっている。
【００４４】
［００５２］例として、ＨＭは種々のＰＵサイズにおける予測をサポートする。特定のＣＵのサイズが２Ｎ×２Ｎであることを仮定すると、２Ｎ×２ＮあるいはＮ×ＮのＰＵサイズにおけるイントラ予測、２Ｎ×２Ｎ、２Ｎ×Ｎ、Ｎ×２Ｎ、あるいはＮ×Ｎの対称なＰＵサイズにおけるインター予測をサポートする。ＨＭはまた、２Ｎ×ｎＵ、２Ｎ×ｎＤ、ｎＬ×２Ｎ、そしてｎＲ×２ＮのＰＵサイズにおけるインター予測のための非対称な分割をサポートする。非対称な分割において、ＣＵの１方向は非分割であり、他の方向は２５％および７５％に分割される。２５％分割に対応するＣＵの部分は、“ｎ”によって示され、その後に、“アップ”、 “ダウン”、 “左”、あるいは“右”の表示が続く。すなわち、例えば、“２Ｎ×ｎＵ”は、上部に関して２Ｎ×０．５Ｎ  ＰＵによって、下部に関して２Ｎ×１．５Ｎ  ＰＵによって水平に分割される、２Ｎ×２Ｎを意味する。
【００４５】
［００５３］この開示において、“Ｎ×Ｎ”および“ＮによるＮ”はビデオブロックのピクセル次元を垂直および水平次元の観点から示すために代替的に用いられる。例えば、１６×１６ピクセルあるいは１６による１６ピクセルなど。概して、１６×１６ブロックは、垂直方向（ｙ＝１６）において１６ピクセルおよび水平方向（ｘ＝１６）において１６ピクセルをもつことができる。同様にして、Ｎ×Ｎブロックは概して、垂直方向にＮピクセルおよび水平方向にＮピクセルをもち、ここにおいて、Ｎは負でない整数値を示す。ブロックにおけるピクセルは、行および列に配列される。さらに、ブロックは必ずしも、水平方向と垂直方向とにおいて同じ数のピクセルをもつ必要はない。例えば、ブロックはＮ×Ｍピクセルを備え、Ｍは必ずしもＮに等しくない。
【００４６】
［００５４］ＣＵのＰＵを用いたイントラ予測あるいはインター予測コーディングに続いて、ビデオエンコーダ２０は、ＣＵのＴＵに対して残余データを計算することができる。ＰＵは、空間領域（ピクセル領域とも呼ばれる）におけるピクセルデータを備え、ＴＵは、例えば離散コサイン変換（ＤＣＴ)、整数変換、ウエーブレット変換あるいは残余ビデオデータに対する概念的に類似する変換の適用に続いて、変換領域における係数を備える。残余データは、符号化されないピクチャのピクセルと、ＰＵに対応する予測値とのピクセル相違に対応する。ビデオエンコーダ２０は、ＣＵに対する残余データを含むＴＵを形成し、ＣＵに対する変換係数を生成するためにＴＵを変換する。
【００４７】
［００５５］変換係数を生成するための任意の変換に続いて、ビデオエンコーダ２０は、変換係数の量子化を実行する。量子化は概して、係数を表示するのに用いられるデータの量を可能なだけ減らすために、変換係数が量子化されるプロセスを意味し、さらなる圧縮を提供する。量子化プロセスは、係数の一部または全部に関連するビット深さを低減する。例えば、ｎビット値は量子化の間にｍ（ｎはｍよりも大きい）ビット値に丸められる。
【００４８】
［００５６］いくつかの例において、ビデオエンコーダ２０は、エントロピー符号化されることができる直列化ベクトルを生成するために量子化された変換係数を走査するために予め定められた走査順序を使用する。他の例において、ビデオエンコーダ２０は、適応的走査を実行する。１次元ベクトルを形成するために量子化変換係数を走査したあと、ビデオエンコーダ２０は、例えば、コンテクスト適応可変長コーディング（ＣＡＶＬＣ)、シンタックスを土台としたコンテクスト適応二進算術コーディング（ＳＢＡＣ)、確率インターバル分割エントロピー（ＰＩＰＥ）コーディング、あるいは他のエントロピー符号化手法にしたがって、一次元ベクトルをエントロピー符号化することができる。ビデオエンコーダ２０は、ビデオデータの復号においてビデオデコーダ３０によって使用するための符号化されたビデオデータに関連するシンタックス要素をエントロピー符号化することができる。
【００４９】
［００５７］ＣＡＢＡＣを実行するために、ビデオエンコーダ２０は、コンテクストモデル内のコンテクストを送信されるべきシンボルに割り当てる。コンテクストは例えば、シンブルの隣接値が非ゼロであるかそうでないかに関連する。ＣＡＶＬＣを実行するために、ビデオエンコーダ２０は、送信されるべきシンボルに対する可変長符号を選択する。ＶＬＣにおける符号語は、比較的短い符号がより確率の大きいシンボルに対応し、より長い符号が確率のより小さいシンボルに対応するように構成される。このようにして、ＶＬＣの使用は、たとえば、送信されるべき各シンボルに対して等長の符号語を使用することと比較してビット節約を達成することができる。確率の決定はシンボルに割り当てられるコンテクストに基づいている。
【００５０】
［００５８］この開示は、ＨＥＶＣにおけるタイルおよび波面並列処理などの、多元並列処理機構の制限された共存を可能にする技術を導入する。ＷＰＰは、ＬＣＵの多元ローの処理を並列に波面の形態で処理することを可能にする。ここにおいて、波面の開始の間に２つのコーディングツリーブロック（ＣＴＢ)の遅延がある。WD7では、ＣＴＢローごとに１波面の制限があり、波面サブストリームの開始に対するビットストリームエントリポイントは、同じコーディングされたスライスＮＡＬユニットにおける波面に先立って、スライスヘッダ内でシグナリングされる。ＣＴＢは最大コーディングユニット（ＬＣＵ)とも呼ばれる。
【００５１】
［００５９］図２は、波面１５０−１６０に分割された例示的ピクチャ１００を示す概念図である。波面１５０−１６０の各々は、多数のブロックを含む。ピクチャ１００は付加的な波面を含むことができ、そして各波面は、図示されたもの以外に付加的なブロックを含むことができる。ブロックの各々は例えばＬＣＵに対応する。
【００５２】
［００６０］ビデオエンコーダ２０またはビデオデコーダ３０などのビデオコーダは、波面１５０−１６０を並列にコーディングするように構成される。ビデオエンコーダ２０は、上記波面の２ブロックがコーディングされたあと、波面のコーディングを開始する。図２は、比較的水平の曲がった矢印によって接続されたブラックドットを用いて、波面がコーディングされたあとのブロックを示す。例えば、波面１５６のブロック１３４は、波面１５４のブロック１２８がコーディングされたあと、コーディングされる。例として、ビデオコーダは、Xでマーキングされたブロックの各々、すなわち、ブロック１１６、１２４、１３２、および１３６を並列にコーディングする。ダッシュ線１０２、１０４、１０６、および１０８は、構文解析されたブロックを示し、図２の例では、特定のコーディング時間で回収のための情報が利用可能となる。特定のコーディング時間は、“Ｘ”でマーキングされたブロック、すなわち、ブロック１１６、１２４、１３２、および１３６がコーディングされる時間に対応する。
【００５３】
［００６１］したがって、ビデオコーダは、図４における、実線の白い矢印によって指示されたブロックから、“Ｘ”でマーキングされたブロックに対するコンテクスト情報を回収することができる。図２に示すように、実線の白色矢印が指示するブロックの各々はダッシュ線１０２、１０４、１０６、および１０８の１つの内部にある。例えば、ビデオコーダはブロック１１４からブロック１１６に対するコンテクスト情報を回収し、ビデオコーダは、ブロック１１０、１１２、１１４および／または１２２からブロック１３２に対するコンテクスト情報を回収し、ビデオコーダは、ブロック１１８、１２０、１２２、および／または１３０からブロック１２４に対するコンテクスト情報を回収し、ビデオコーダは、ブロック１２６、１２８、１３０、および／または１３４から、ブロック１３６に対するコンテクスト情報を回収する。
【００５４】
［００６２］この開示の技術にしたがって、波面１５０−１６０の各々は、１つ以上のスライスを含む。あるいは、スライスは、波面１５０−１６０の１つ以上、などの、１つ以上の完全な波面を含む。例えば、第１のスライスは、波面１５０および１５２のブロックを含み、第２のスライスは、波面１５４および１５６のブロックを含み、第３のスライスは、波面１５８および１６０のブロックを含む。このようにして、スライスが２つの波面の境界を横断するときに、スライスは２つの波面のすべてのブロックを含む。
【００５５】
［００６３］このようにして、特定の位置でブロックをコーディングするときに、ここに記述されたコーディング手法は、例えばＣＡＢＡＣを使用してブロックをコーディングするのに必要なすべてのデータが利用可能であることを確証する。例えば、ビデオコーダがブロック１３２をコーディングする予定であることを仮定する。ブロック１３２を含む、波面１５４に対するコンテクスト状態を初期化するために、ビデオコーダは、ブロック１３２を含むスライスに対するスライスヘッダの１つ以上のパラメータを必要とする。もしもスライスが波面１５２の中央のブロックで開始し、波面１５２および波面１５４間の境界を横断することを許可されたならば、ビデオコーダは、スライスヘッダの情報を回収するべくスライスにおける第１のブロックをコーディングするために待機する必要がある。例えば、スライスが、ブロック１１６の下方の波面１５２におけるブロックの水平位置で開始する予定であったならば、このブロックはまだ構文解析されておらず、ビデオコーダは、当該ビデオコーダが波面１５４のコーディングを開始する前に、当該ブロックが構文解析されるまで待機する必要があるだろう。しかしながら、この開示の１つ以上の例において、スライスは、１つ以上の完全な波面を含めることが必要となる、あるいは、波面は、１つ以上の完全なスライスを含めることが必要になる。すなわち、コーディング遅延の状況が発生することを防止するかあるいは低減することができる。
【００５６】
［００６４］この方法において、ビデオコーダは、第１の波面の第２のブロックのコーディングに先立って、ビデオデータのピクチャの第１の波面の第１のブロックを安全にコーディングし、（ここにおいて、第１のブロックはＸ＋Ｎの水平位置を有し、Ｘ及びＮは整数であり、第２のブロックはＸ×Ｋの水平位置をもち、Ｋ＞Ｎであり、Ｋは整数である）、第２の波面の第３のブロックを含む、スライスの１つ以上のスライスパラメータを決定し、（ここにおいて、第３のブロックはＸの水平位置を有し、第２の波面は、第１の波面よりも下方にある）、少なくとも部分的に１つ以上のスライスパラメータに基づいて第２の波面に対するコンテクストを初期化し、第２の波面に対する現在のコンテクストに基づいて、第２の波面の第３のブロックをコーディングする。（第３のブロックをコーディングすることは、第１の波面の第４のブロックと実質的に並列にコーディングすることを備え、第４のブロックはＸ＋Ｋよりも小さい水平位置をもつ。
【００５７】
［００６５］一例として、波面１５２のビデオコーダコードブロック１２４を想定する。ブロック１２４はＸ＋２（例えばＸ＋Ｎ、ここでＮ=２）の水平位置でのブロックを表す。波面１５２におけるブロック１２４（ダッシュ線１０４の外部）の右側に対するブロックは、Ｘ＋Ｋの水平位置、ここでＫ＞Ｎ、を持つブロックの例を表している。この開示の技術にしたがって、ブロック１３２を含むスライスは、波面１５４の開始で開始するか、あるいは、波面１５２の（ブロック１２４を含む）すべてのブロックを含む。いずれにしても、ビデオコーダは、コーディングブロック１３２に先立って、ブロック１３２を含むスライスの１つ以上のスライスパラメータを決定することができる。したがって、ビデオコーダは、少なくとも部分的に１つ以上のスライスパラメータに基づいて、波面１５４に対するコンテクストを初期化することができる。
【００５８】
［００６６］タイルは、ピクチャの、多元の独立して復号可能な（構文解析および再構成を含む）領域への（ＣＴＢ粒度（granularity））をもつ）矩形分割を提供する。各タイルのビットストリームエントリポイントは、同じコーディングされたＮＡＬユニットにおいてタイルデータに先立って、スライスヘッダにおいてシグナリングされる。
【００５９】
［００６７］図３は、フレームの例示的タイルを示す概念図であるフレーム１６０は、多元の最大コーディングユニット（ＬＣＵ）１６１に分割する。２つ以上のＬＣＵは、矩形状のタイルにグループ化される。タイルに基づくコーディングがイネーブルにされたとき、次のタイルのコーディングの前に、各タイル内のコーディングユニットがともにコーディング（すなわち符号化または復号）される。フレーム１６０に対して示されるように、タイル１６２および１６３は水平状態で配置され、水平および垂直の境界をもつ。フレーム１７０に対して示されるように、タイル１７２および１７３は垂直状態に配置され、水平および垂直の境界をもつ。
【００６０】
［００６８］図４は、タイルをもつ例示的ビットストリームを示す概念図である。いくつかの例において、ビデオエンコーダは、スライスのＣＵをより小さいグルーピングの間で分割する。そのようなグルーピングは、“サブストリーム”あるいは“サブスライス”と呼ばれる。ビデオエンコーダは、スライスのＣＵを種々のタイプのサブストリームに分割する。例えば、ビデオエンコーダは、ピクチャに対する２つ以上の水平な境界と、ピクチャに対する２つ以上の垂直な境界とを規定することによって、ＣＵをタイルに分割することができる。水平な境界は、ピクチャの上部および下部の端部を含むことができる。垂直な境界はピクチャの左及び右側部を含む。ビデオエンコーダがタイルを使用しないときに、ビデオエンコーダは、ラスタスキャンの順番でフレームのツリーブロックのすべてを符号化する。しかしながら、ビデオエンコーダがタイルを使用する場合、ビデオエンコーダは、ラスタスキャンの順番でタイルを符号化する。ビデオエンコーダがタイルを符号化するときに、ビデオエンコーダは、ラスタスキャンの順番でタイル内のツリーブロック（すなわちＬＣＵ）を符号化する。すなわち、ビデオエンコーダは、ピクチャのツリーブロックの符号化の順番を変更するために、タイルを使用する。
【００６１】
［００６９］さらに、いくつかの場合において、ビデオエンコーダが所定のＣＵを符号化しているときに、ビデオエンコーダは、所定のＣＵに関してイントラあるいはインター予測を実行するために、所定のＣＵと同じタイルにおけるＣＵに関連する情報のみを使用することができる。同様にして、いくつかの場合において、ビデオエンコーダは、所定のＣＵのシンタックス要素をエントロピー符号化するためのコンテクストを選択するために、所定のＣＵと同じタイルに関連する情報のみを使用する。これらの制限のために、ビデオエンコーダは、２つ以上のタイルを並列に符号化することができる。
【００６２】
［００７０］所定のスライスに関連するコーディングされたスライスＮＡＬユニットは、所定のスライスのタイルの各々に関連する符号化データを含むことができる。例えば、コーディングされたスライスＮＡＬユニットは、タイルの各々に関連する符号化されたシンタックス要素を含む。スライスの多元サブストリームを並列に構文解析あるいは復号するために、ビデオエンコーダは、タイルに関連した符号化シンタックス要素のコーディングされたスライスＮＡＬユニット内の位置を決定することが必要である。言い換えると、ビデオデコーダは、タイルの“エントリポイント”を決定する必要がある。例えば、デコーダは、第１のタイルに関連した符号化シンタックス要素がどこから開始するか、第２のタイルに関連した符号化シンタックス要素がどこから開始するか、などを決定する必要がある。
【００６３】
［００７１］ＨＥＶＣ  ＷＤ７仕様において、タイルエントリポイントは、２つ以上の異なる方法においてシグナリングされるこの方法の内の１つは、ＮＡＬユニットの初めから開始する以前のエントリポイントに対する、エントリポイントＮＡＬユニットオフセットの使用である。タイルエントリポイントをコーディングする他の方法は、（スライスヘッダで開始する第１のタイルを除いて）各タイルの開始の前に、バイト整列位置で、タイル開始コードマーカ（entry_point_marker_two_3bytes＝0x000002）を使用することである。さらに、タイル開始コードマーカが使用されるとき、tile_idx_minus 1 シンタックス要素は、TileIDとしてシグナリングされる。ＨＥＶＣ  ＷＤ７仕様においては、各タイルがシグナリングされたエントリポイントをもつ必要はない。（スライスにおける第１のタイルが暗黙の裡にシグナリングされたエントリポイントをもつことを考慮すると）、シグナリングされたエントリポイントの数よりも多いタイルが存在することができる。
【００６４】
［００７２］ＨＥＶＣ  ＷＤ７仕様は、一度にあるいは別個に両方のタイプのシグナリングの存在を許可している。さらに、同じ方法が同時に使用されたときに、２つの方法のエントリポイントシグナリングは、整列する必要はない。このことは、ビットストリームが、そのエントリポイントがエントリポイントマーカによってのみシグナリングされる第１のタイルと、そのエントリポイントがエントリオフセットポイントによってのみシグナリングされる第２のタイルと、そのエントリポイントがエントリポイントマーカとエントリポイントマーカの両方によってシグナリングされる第３のタイルと、そのエントリポイントがシグナリングされない第４のタイルと、をもつことができることを意味している。
【００６５】
［００７３］ＨＥＶＣ  ＷＤ７仕様では、タイルと波面との共存はサポートされていない。しかしながら、タイルと波面との共存が有効である場合がある。そのような場合、本開示は、ＨＥＶＣフレームワークにおいてタイルおよび波面の並列処理をサポートするために簡単でかつ制限された方法を記述する。
【００６６】
［００７４］ＨＥＶＣ  ＷＤ７仕様では、タイルあるいはＷＰＰの存在は、以下の表１に示されるようなピクチャパラメータセットにおいてシグナリングされる。表１およびこの開示におけるほかの表において、記述子の列は、特定のシンタックス要素に対してどれだけのビットが使用されるかを識別する。例えば、記述子“u(2)”は、２つのビットを示し、記述子“u(4)”は、４つのビットを示す、という具合である。記述子“ue(v)”は、ビットの数が可変であることを示し、デコーダは、シンタックス要素を解釈するためにエントロピー復号を実装する。
【表１】
2015526969.tif 000002
【００６７】
［００７５］上述したように、シンタックス要素“tiles_or_entropy_coding_sync_idc”は４つの値を取りうる２ビットシンタックス要素である。２ビットシンタックス要素は、４つの取りうる仮定の１つを特定するのに用いられる。１）ＷＰＰがイネーブルされる、２）タイルがイネーブルされる、３）エントロピースライスがイネーブルされる、あるいは４）１−３のいずれもイネーブルされない。表１に示されるシンタックスを用いて、１つ以上のＷＰＰ、タイル、およびエントロピースライスはイネーブルされない。
【００６８】
［００７６］また、スライスヘッダにおいて、タイルおよび波面に対するエントリポイントは、以下の表２に示されるようにシグナリングされる。
【表２】
2015526969.tif 000003
【００６９】
［００７７］ＨＥＶＣ  ＷＤ７仕様では、タイルとＷＰＰの共存はサポートされていないので、スライスヘッダにおいてシグナリングされるエントリポイントのタイプにあいまいさが存在しないならば、スライスヘッダにおけるエントリポイントは、タイルエントリポイントとして知られる。ＷＰＰがＰＰＳにおいてシグナリングされるならば、エントリポイントはＷＰＰエントリポイントとして知られる。
【００７０】
［００７８］タイルと波面との共存がイネーブルされるならば、両方の平行関係をサポートするための簡単な方法は、タイルとＷＰＰとがピクチャ内に存在するならば、タイルに（スライスヘッダをもつ）新たなスライスを開始させるとともに、タイル内に各波面をもたせることである。タイルとＷＰＰとの共存が存在しないならば、そのような制限を付ける必要はなく、ＨＥＶＣ  ＷＤ７の既存の制限が実装されることができる。タイルとＷＰＰとがピクチャ内に存在するならば、この開示の技術は、波面をタイル内に存在させるとともに、波面がタイルを横断して存在することを防止することを含む。すなわち、タイルと波面とがピクチャ内に共存するならば、スライスヘッダにおいてシグナリングされたエントリポイントは、ＷＰＰエントリポイントであることができる。タイルとＷＰＰの一方のみがピクチャ内に存在するならば、スライスヘッダにおいてシグナリングされたエントリポイントは、ＨＥＶＣ  ＷＤ７仕様におけるのと同様に、ＰＰＳにおいて示されたように、タイルまたはＷＰＰに対応することができる。
【００７１】
［００７９］図５は、この開示の技術にしたがった、タイルとＷＰＰの共存に対する提案された方法を示す。図５は、ピクチャ５０１を示し、ピクチャ５０１はタイル０、タイル１、タイル２、そしてタイル３と名付けられた４つのタイルを含む。ピクチャ５０１は４つのスライスに分割され、各スライスはスライスヘッダ（ＳＨ）をもつ。図５の例において示されるように、各タイルはスライスに対応する。すなわち、各タイルの開始はまた新たなスライスを開始する。
【００７２】
［００８０］図５はまた、ピクチャ５０１内に共存する１６個のＷＰＰストリームを示す。１６個のＷＰＰストリームは、サブストリーム０からサブストリーム１５と名付けられる。図５に示されるように、各タイルは、４つのＷＰＰを含む。例えば、タイル０はサブストリーム０から３を含み、タイル１は、サブストリーム４から７を含み、タイル２は、サブストリーム８から１１を含み、タイル３は、サブストリーム１２から１５を含む。各サブストリームは、６個のＬＣＵを含む。例えば、サブストリーム０は、ＬＣＵ０から５を含み、サブストリーム４は、ＬＣＵ２４から２９を含み、サブストリーム８は、ＬＣＵ４８から５３を含む、といった具合である。図示を簡単にするために、図４のすべてのＬＣＵに対してラベルが付けられていない。図５に示されるように、波面（例えばサブストリーム）がタイル内に存在し、多元のタイルを横断して存在しない。例えば、サブストリーム２を備えるＬＣＵは、タイル０内にすべてが存在するすべてのＬＣＵであり、サブストリーム７を備えるＬＣＵは、タイル１内に存在するすべてのＬＣＵである、といった具合である。
【００７３】
［００８１］タイルとＷＰＰとをサポートするための提案されたシンタックスの一例は、それぞれ表３および表４に示される、次の変形されたＰＰＳおよびスライスヘッダシンタックスによって記述されることができる。
【表３】
2015526969.tif 000004
【表４】
2015526969.tif 000005
【００７４】
［００８２］表３の“parallelism_idc”シンタックス要素について記述される。このシンタックス要素は、ピクチャパラメータセットを参照するピクチャ内に、タイル、波面、あるいはエントロピースライスが存在する可能性があることを示している。１に等しいこのシンタックス要素の最小有効ビット（ビット０）は、ピクチャ内に１つ以上のタイルが存在することを示し、０に等しいこのビットは、ピクチャ内に１つ以上のタイルが存在しないことを示している。１に等しいこのシンタックス要素のビット１は、波面が存在することを示し、０に等しいこのビットは波面が存在しないことを示している。１に等しいこのシンタックス要素のビット２は、エントロピースライスが存在することを示し、０に等しいこのビットは、エントロピースライスが存在しないことを示している。シンタックス要素のビット０あるいはビット１が１に等しいとき、シンタックス要素のビット２は、０に等しくなる。
【００７５】
［００８３］表３において、３ビットのシンタックス要素として示されているが、“parallelism_idc”シンタックス要素は本質的には３個の別個の１ビットシンタックス要素を備え、第１のビットは、タイルがイネーブルかどうか、第２のビットはＷＰＰがイネーブルかどうか、そして第３のビットは、エントロピースライスがイネーブルかどうかを示している。多元の並列処理機構が同時にイネーブルにできないコーディング方法では、３個のビットの１つが１であり、当該１は、どの並列処理方法がイネーブルされたかを特定する。例えば、“parallelism_idc”シンタックス要素に対する１００の値は、タイルがイネーブルされたことを示しことができる。“parallelism_idc”シンタックス要素に対する０１０の値は、ＷＰＰがイネーブルされたことを示し、“parallelism_idc”シンタックス要素に対する００１の値は、エントロピースライスがイネーブルされたことを示している。“parallelism_idc”シンタックス要素に対する０００の値は、タイル、ＷＰＰ、及びエントロピースライスのどれもがイネーブルされないことを示している。この方法によって、この開示のシグナリング技術は、一度に１つの並列処理機構のみが実装を許されるコーディング標準と両立する。
【００７６】
［００８４］しかしながら、この開示のシグナリング技術はまた、同時に実装されるべき１つ以上の並列処理機構に対して許可された見込みのある将来のコーディング標準と両立する。例えば、タイルとＷＰＰとが同時に実装されるならば、“parallelism_idc”シンタックス要素に対して１１０の値を使用することができ、ここにおいて、第１のビットの１はタイルがイネーブルされていることを示し、第２ビットの１はＷＰＰがイネーブルされていることを示している。タイルおよびＷＰＰの一方のみがイネーブルされるシグナリングと同様に、タイルおよびＷＰＰがイネーブルされるシグナリングは依然として３ビットのみを取りうる。したがって、タイルおよびＷＰＰが同時にイネーブルされることができるパラメータセットをビデオコーダに構文解析させるのに必要な再設計の程度は最小となる。
【００７７】
［００８５］表２と表４との比較からわかるように、この開示の技術に対するエントリポイントをシグナリングするのに使用されるシンタックス要素は変化しないが、ビデオデコーダがこれらのシンタックス要素をどのように解釈するかは変化する。例えば、この開示の技術によれば、タイルとＷＰＰとがピクチャにおいてイネーブルされるならば、ビデオコーダはスライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントとして解釈することができる。タイルおよびＷＰＰのうちの一方のみがピクチャ内でイネーブルされたならば、スライスヘッダにおいてシグナリングされたエントリポイントは、ＨＥＶＣ  ＷＤ７仕様においてと同じようにＰＰＳにおいて示されたように、タイルあるいはＷＰＰのいずれかに対応する。例えば、タイルのみがイネーブルされたことに応答して、ビデオデコーダ３０はスライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈する。そして、ＷＰＰのみがイネーブルされたことに応答して、ビデオデコーダ３０は、スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈することができる。
【００７８】
［００８６］図６は、この開示に記述された技術を実行することができる例示的ビデオエンコーダ２０を示すブロック図である。ビデオエンコーダ２０は、ビデオスライス内においてビデオブロックのイントラおよびインターコーディングを実行する。イントラコーディングは、所定のビデオフレームあるいはピクチャ内におけるビデオの空間的余剰さを低減あるいは除去するために、空間予測に依存する。インターコーディングは、ビデオ系列の隣のフレームあるいはピクチャ内におけるビデオの時間的余剰性を低減あるいは除去するために、時間的予測に依存する。イントラモード（Ｉモード（登録商標））は、いくつかの空間に基づく圧縮モードのいずれかを意味する。一方向性予測（Ｐモード）あるいは双予測（Ｂモード）などのインターモードは、いくつかの時間に基づく圧縮モードのいずれかを意味する。
【００７９】
［００８７］図６の例において、ビデオエンコーダ２０は、分割ユニット３５、予測処理ユニット４１、フィルタユニット６３、基準ピクチャメモリ６４、加算器５０、逆変換処理ユニット５２、量子化ユニット５４、そして、エントロピー符号化ユニット５６を含む。予測処理ユニット４１は、動き推定ユニット４２、動き圧縮ユニット４４、そしてイントラ予測処理ユニット４６を含む。ビデオブロックの再構成のために、ビデオエンコーダ２０はさらに、逆量子化ユニット５８、逆変換処理ユニット６０、そして加算器６２を含む。フィルタユニット６３は、非ブロック化フィルタ、適応的ループフィルタ（ＡＬＦ)、そしてサンプル適応的オフセット（ＳＡＯ)フィルタなどの、１つ以上のループフィルタを表すことを意図している。フィルタユニット６３は図６においてループフィルタとして示されているが、他の構成において、フィルタユニット６３は、ポストループフィルタとして実装されることができる。
【００８０】
［００８８］図６に示されるように、ビデオエンコーダ２０はビデオデータを受信し、分割ユニット３５は当該データをビデオブロックに分割する。この分割は、例えば、ビデオブロック分割のみならず、ＬＣＵおよびＣＵのクワッドツリー構造にしたがって、スライス、タイル、あるいは他の大きな単位、への分割を含む。ビデオエンコーダ２０は概して、符号化すべきビデオスライス内のビデオブロックを符号化する構成要素を示す。スライスは多元のビデオブロックへ（そして可能性としてタイルと呼ばれるビデオブロックの組へ）分割される。予測処理ユニット４１は、誤差の結果（例えば符号化率および歪のレベル）に基づいて、現在のビデオブロックに対して、複数のイントラコーディングモードの１つ、あるいは複数のインターコーディングモードの１つ、などの複数の可能なコーディングモードの１つを選択する。予測処理ユニット４１は、得られたイントラあるいはインター符号化ブロックを加算器５０に供給し、これによって残差ブロックデータが生成される。また、得られたイントラあるいはインター符号化ブロックは加算器６２に供給され、これによって基準ピクチャとしての使用のための符号化ブロックが再構成される。
【００８１】
［００８９］予測処理ユニット４１内のイントラ予測処理ユニット４６は、空間的圧縮を提供するためにコーディングされるべき現在のブロックと同じフレームあるいはスライスにおける１つ以上の隣接ブロックに対して、現在のビデオブロックのイントラ予測コーディングを実行する。予測処理ユニット４１内の動き推定ユニット４２及び動き補償ユニット４４は、時間的圧縮を提供するために、１つ以上の基準ピクチャにおける１つ以上の予測ブロックに対して、現在のビデオブロックのインター予測コーディングを実行する。
【００８２】
［００９０］動き推定ユニット４２は、ビデオ系列の所定のパターンにしたがって、ビデオスライスに対してインター予測モードを決定するように構成される。所定のパターンは、Ｐスライス、Ｂスライス、あるいはＧＰＢスライスのような系列におけるビデオスライスを指定することができる。動き推定ユニット４２および動き圧縮ユニット４４は一体化される可能性が高いが、概念を説明するために別個に示されている。動き推定ユニット４２によって実行される、動き推定は、ビデオブロックの動きを推定する、動きベクトルを生成する処理である。例えば、動きベクトルは、基準ピクチャ内の予測ブロックに対する、現在のビデオフレームあるいはピクチャ内のビデオブロックのＰＵの変位を示す。
【００８３】
［００９１］予測ブロックは、ピクセルの相違に関連して符号化されるべきビデオブロックのＰＵに密接に合致すると判断されるブロックであり、これは、絶対差の和（ＳＡＤ)、二乗差の和（ＳＳＤ)、あるいは他の差メトリックスによって決定されることができる。いくつかの例において、ビデオエンコーダ２０は、基準ピクチャメモリ６４に記憶された基準ピクチャの副整数（sub-integer）のピクセル位置に対する値を計算する。例えば、ビデオエンコーダ２０は、基準ピクチャの４分の１ピクセル位置、８分の１ピクセル位置あるいは他の分数ピクセル位置の値を補間する。したがって、動き推定ユニット４２は、フルのピクセル位置および分数のピクセル位置に対して動き探索を実行して、分数ピクセル精度をもつ動きベクトルを出力する。
【００８４】
［００９２］動き推定ユニット４２は、ＰＵの位置を基準ピクチャの予測ブロックの位置と比較することによって、インターコーディングされたスライスにおけるビデオブロックのＰＵに対する動きベクトルを計算する。基準ピクチャは、第１の基準ピクチャリスト（リスト０）あるいは第２の基準ピクチャリスト（リスト１）から選択されることができ、それぞれのリストは基準ピクチャメモリ６４に記憶された１つ以上のピクチャを特定する。動き推定ユニット４２は、計算した動きベクトルをエントロピー符号化ユニット５６および動き補償ユニット４４に送る。
【００８５】
［００９３］動き補償ユニット４４によって実行される、動き圧縮は、動き推定によって決定された動きベクトルに基づいて、予測ブロックを取り込むあるいは生成することを含み、サブピクセルの精度までの補間を実行することができる。現在のビデオブロックのＰＵに対する動きベクトルを受信すると、動き補償ユニット４４は、動きベクトルが基準ピクチャリストの１つにおいて指し示す予測ブロックを検出する。ビデオエンコーダ２０は、コーディングされるべき現在のビデオブロックのピクセル位置から、予測ブロックのピクセル位置を減算することによって、残差ビデオブロックを生成する。ピクセルの相違値は、当該ブロックに対する残差データを構成し、ルマおよびクロマ差成分を含む。加算器５０は、この減算操作を実行する構成要素あるいは構成要素（複数）を示す。動き補償ユニット４４は、ビデオブロックおよびビデオスライスに関連したシンタックス要素を生成する。これはビデオデコーダ３０がビデオスライスのビデオブロックを復号するのに使用される。
【００８６】
［００９４］イントラ予測ユニット４６は、上記した動き推定ユニット４２および動き補償ユニット４４によって実行されたインター予測の代わりとして、現在のブロックをイントラ予測することができる。特に、イントラ予測ユニット４６は、現在のブロックを符号化するのに使用するためにイントラ予測モードを決定する。いくつかの例において、イントラ予測ユニット４６は、個々の符号化パスの間に、種々のイントラ予測モードを用いて現在のブロックを符号化することができ、イントラ予測ユニット４６（あるいはいくつかの例ではモード選択ユニット４０）は、試験されたモードから、使用するのに適切なイントラ予測モードを選択する。例えば、イントラ予測ユニット４６は、種々の試験されたイントラ予測モードに対してレートディストーション解析を用いてレートディストーション値を計算して、試験されたモードの間でもっとも良いレートディストーション特性をもつイントラ予測モードを選択することができる。レートディストーション解析は概して、符号化されたブロックと、当該符号化されたブロックを生成するために符号化される元の、符号化されていないブロックと、の間の歪み（すなわち誤差）を決定するとともに、符号化されたブロックを生成するのに用いられたビットレート（すなわちビット数）を決定する。イントラ予測ユニット４６は、どのイントラ予測モードが当該ブロックに対して最良のレートディストーション値を示すかを決定するために、種々の符号化されたブロックに対する歪みおよびレートから比率を計算する。
【００８７】
［００９５］いずれにおいても、ブロックに対してイントラ予測モードを選択したあとで、イントラ予測ユニット４６は、当該ブロックに対する前記選択されたイントラ予測モードを示す情報をエントロピー符号化ユニット５６に供給する。エントロピー符号化ユニット５６は、この開示の技術にしたがって、前記選択されたイントラ予測モードを示す情報を符号化することができる。ビデオエンコーダ２０は、複数のイントラ予測モードインデックステーブルおよび複数の変更されたイントラ予測モードインデックステーブル（符号語マッピングテーブルとも呼ばれる）の中に、種々のブロックに対する符号化コンテクストの定義、および最も起りそうなイントラ予測モードの指示、イントラ予測モードインデックステーブル、およびコンテクストの各々に対して使用されるインデックステーブル変更されたイントラ予測モードインデックステーブルを含めることができる。
【００８８】
［００９６］予測処理ユニット４１がインター予測あるいはイントラ予測を介して現在のビデオブロックに対する予測ブロックを生成した後、ビデオエンコーダ２０は、現在のビデオブロックから、予測ブロックを減算することによって、残差のビデオブロックを生成する。残差ブロックにおける残差ビデオデータは、１つ以上のＴＵ内に含まれ、逆変換処理ユニット５２に適用することができる。逆変換処理ユニット５２は、離散コサイン変換（DCT)あるいは同様の概念の変換などの変換を用いて残差のビデオデータを残差の変換係数に変換する。逆変換処理ユニット５２は、残差ビデオデータをピクセル領域から周波数領域などの変換領域に変換する。
【００８９】
［００９７］逆変換処理ユニット５２は、残差変換係数を量子化ユニット５４に送信する。量子化ユニット５４は、ビットレートをさらに減らすために変換係数を量子化する。量子化処理は係数の一部あるいは全部に関連するビット深さを減らすことができる。量子化の度合いは量子化パラメータを調整することによって変更することができる。いくつかの例において、ユニット５４は、量子化変換係数を含むマトリックスのスキャンを実行する。あるいは、エントロピー符号化ユニット５６は当該スキャンを実行してもよい。
【００９０】
［００９８］量子化に続いて、エントロピー符号化ユニット５６は、量子化された変換係数を符号化する。例えば、エントロピー符号化ユニット５６は、コンテクスト適応型可変長コーディング（ＣＡＶＬＣ)、コンテクスト適合型二進算術コーディング（ＣＡＢＡＣ)、シンタックスに基づくコンテクスト適応型二進算術コーディング（ＳＢＡＣ)、確率間隔分割エントロピー（ＰＩＰＥ)コーディング、あるいは他のエントロピー符号化方法あるいは技術を実行することができる。エントロピー符号化ユニット５６によるエントロピー符号化に続いて、符号化されたビットストリームは、ビデオデコーダ３０あるいはビデオデコーダ３０による後での送信あるいは回収のために記録される。エントロピー符号化ユニット５６はまた、動きベクトルおよびコーディングされる現在のビデオスライスに対する他のシンタックス要素をエントロピー符号化する。
【００９１】
［００９９］逆量子化ユニット５８および逆変換処理ユニット６０は、基準ピクチャの基準ブロックとして後で使用するための、ピクセル領域における残差ブロックを再構成するために、逆量子化および逆変換をそれぞれ適用する。動き補償ユニット４４は、基準ピクチャリストの１つの中の基準ピクチャの１つの予測ブロックに残差ブロックを加算することによって、基準ブロックを計算する。動き補償ユニット４４は、動き推定での使用のために副整数のピクセル値を計算するために再構成された残差ブロックに対して１つ以上の補間フィルタを適用することができる。加算器６２は、基準ピクチャメモリ６４への記憶のための基準ブロックを生成するために、再構成された残差ブロックを、動き補償ユニット４４によって生成された動き補償された予測ブロックに加算する。基準ブロックは、次のビデオフレームあるいはピクチャにおけるブロックをインター予測するための基準ブロックとして、動き推定ユニット４２および動き補償ユニット４４によって用いられる。
【００９２】
［０１００］上記したように、ビデオエンコーダ２０は、同時に実装されるべき多元並列処理機構を可能にする技術を含む、この開示の技術を実装するように構成可能である。図６のビデオエンコーダ２０は例えば、符号化されたビットストリームに含めるために、上記した“parallelism_idc”シンタックス要素を生成することができる。ビデオデータが１つ以上の並列処理機構を用いてコーディングされるとき、図６のビデオエンコーダ２０は、ビデオデコーダがパラメータセットおよびスライスヘッダデータを正しく構文解析するのを可能にするために、この開示において記述された種々の制限の１つ以上を用いてビデオデータをコーディングすることができる。例えば、ビデオエンコーダ２０は、波面がタイル内に全体的に存在し、多元タイルを横切って存在しないように、ビデオデータを符号化することができる。さらに複数のタイルをコーディングするときに、ビデオエンコーダ２０は、各タイルが新たなスライスを開始し、各新たなスライスが対応するスライスヘッダを持つように、複数のタイルを符号化することができる。
【００９３】
［０１０１］この方法において、図６のビデオエンコーダ２０は、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示すパラメータセットの中に１つ以上の第１のビットを生成するとともに、前記１つ以上の第１のビットと異なり、ＷＰＰが一連のビデオブロックに対してイネーブルされたかどうかを示すパラメータセットの中に１つ以上の第２のビットを生成するように構成されたビデオエンコーダの一例を示す。生成されたビットはビデオデータのコーディングされたビットストリームの中に含められる。
【００９４】
［０１０２］図７は、この開示において記述された技術を実装することができる例示的ビデオデコーダ３０を示すブロック図である。図７の例において、ビデオデコーダ３０は、エントロピー復号ユニット８０、予測処理ユニット８１、逆量子化ユニット８６、逆変換ユニット８８、加算器９０、フィルタユニット９１、そして基準ピクチャメモリ９２を含む。予測処理ユニット８１は、動き補償ユニット８２およびイントラ予測処理ユニット８４を含む。ビデオデコーダ３０はいくつかの例において、図６のビデオエンコーダ２０に関して記述された符号化パスに概して同等な復号処理を実行する。
【００９５】
［０１０３］復号プロセスの間に、ビデオデコーダ３０は、ビデオエンコーダ２０から、符号化されたビデオスライスおよび関連するシンタックス要素のビデオブロックを示す符号化されたビデオストリームを受信する。ビデオデコーダ３０のエントロピー復号ユニット８０は、量子化された係数、動きベクトル、そして他のシンタックス要素を生成するために、ビットストリームをエントロピー復号する。エントロピー復号ユニット８０は動きベクトルおよび他のシンタックス要素を予測処理ユニット８１に転送する。ビデオデコーダ３０は、ビデオスライスレベルおよび／またはビデオブロックレベルでのシンタックス要素を受信することができる。
【００９６】
［０１０４］ビデオスライスがイントラコーディングされた（Ｉ）スライスとしてコーディングされるとき、予測処理ユニット８１のイントラ予測処理ユニット８４は、シグナリングされたイントラ予測モードおよび現在のフレームまたはピクチャの以前に復号されたブロックからのデータに基づいて、現在のビデオスライスのビデオブロックに対して予測データを生成することができる。ビデオフレームがインターコーディングされた（すなわちＢ，Ｐ，あるいはＧＰＢ）スライスとしてコーディングされるとき、予測処理ユニット８１の動き補償ユニット８２は、動きベクトルおよびエントロピー復号ユニット８０から受信した他のシンタックス要素に基づいて、現在のビデオブロックのビデオブロックに対して予測ブロックを生成する。予測ブロックは、基準ピクチャリストの１つ内における基準ピクチャから生成される。ビデオデコーダ３０は、基準ピクチャメモリ９２に記憶された基準ピクチャに基づいて、デフォルトの構成技術を用いて基準フレームリスト、リスト０、リスト１を組み立てる。
【００９７】
［０１０５］動き補償ユニット８２は、動きベクトルおよび他のシンタックス要素を構文解析することによって、現在のビデオスライスのビデオブロックに対する予測情報を決定し、復号されるべき現在のビデオブロックに対する予測ブロックを生成するために当該予測情報を使用する。例えば、動き補償ユニット８２は、受信したシンタックス要素の一部を使用して、ビデオスライスのビデオブロックをコーディングするのに用いられた予測モード（例えばイントラあるいはインター予測）、インター予測スライスタイプ（例えばＢスライス、Ｐスライス、あるいはＧＰＢスライス）、当該スライスに対する１つ以上の基準ピクチャリストのための構成情報、スライスのインターコーディングされたビデオブロックに対する動きベクトル、スライスの各、インターコーディングされたビデオブロックに対するインター予測ステータス、そして、現在のビデオスライスにおけるビデオブロックを復号するための他の情報、を決定するために受信したシンタックス情報の一部を使用する。
【００９８】
［０１０６］動き補償ユニット８２はまた、補間フィルタに基づいて補間を実行することができる。動き補償ユニット８２は、基準ブロックの副整数のピクセルに対する補間された値を計算するために、ビデオブロックの符号化の間に、ビデオエンコーダ２０によって使用されるような補間フィルタを使用することができる。この場合、動き補償ユニット８２は、受信したシンタックス要素からビデオエンコーダ２０によって用いられた補間フィルタを決定するとともに、予測ブロックを生成するために補間フィルタを使用する。
【００９９】
［０１０７］逆量子化ユニット８６は、ビットストリームにおいて提供され、エントロピー復号ユニット８０によって復号された量子化された変換係数を逆量子化すなわち非量子化する。逆量子化処理は、量子化の度合い、同様に適用すべき逆量子化の度合いを決定するために、ビデオスライスにおける各ビデオブロックに対してビデオエンコーダ２０によって計算された量子化パラメータの使用を含む。逆変換処理ユニット８８は、ピクセル領域における残差ブロックを生成するために、逆変換例えば逆ＤＣＴ、逆整数変換あるいは概念的に類似の逆変換処理を変換係数に適用する。
【０１００】
［０１０８］動き補償ユニット８２が動きベクトルおよび他のシンタックス要素に基づいて現在のビデオブロックに対する予測ブロックを生成したあと、ビデオデコーダ３０は、逆変換処理ユニット８８からの残差ブロックと、動き補償ユニット８２によって生成された対応する予測ブロックと、を加算することによって、復号されたビデオブロックを形成する。加算器９０は、この加算操作を実行する構成要素および構成要素（複数）を表す。望まれるならば、ピクセル推移を円滑にするために（あるいはビデオ品質を改ざんするために）（コーディングループの中であるいはコーディングループのあとで）ループフィルタを用いることができる。フィルタユニット９１は、非ブロック化フィルタ、適応型ループフィルタ（ＡＬＦ）、そしてサンプル適応型オフセット（ＳＡＱ）フィルタなどの、１つ以上のループフィルタを表すことを意図する。図５においてフィルタユニット９１はループフィルタとして示されているが、他の構成において、フィルタユニット９１は、ポストループフィルタとして実装されることができる。次に所定のフレームあるいはピクチャにおける復号されたビデオブロックは、次の動き補償のために使用される基準ピクチャを記憶する基準ピクチャメモリ９２内に記憶される。基準ピクチャメモリ９２はまた、図１の表示デバイス３２などの表示デバイス上にあとで表示するために復号されたビデオを記憶する。
【０１０１】
［０１０９］この方法において、図７のビデオデコーダ３０は、１つ以上の第１のビットおよび１つ以上の第２のビットを備えるパラメータセットを受信し（ここにおいて、前記１つ以上の第１のビットはタイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が一連のビデオブロックに対してイネーブルされたかどうかを示す）、パラメータセットに基づいて一連のビデオブロックを復号するように構成される。ビデオデコーダ３０は、タイルとＷＰＰとを用いて一連のビデオブロックを復号することができる。ビデオデコーダ３０は、波面がタイル内に全体的に存在するとともに波面が多元のタイルを横切って存在しない、ビットストリームを構文解析するように構成されることができる。一連のビデオブロックは、複数のタイルを含むことができ、各タイルは、対応するスライスヘッダをもつ各新たなスライスとともに新たなスライスを開始することができる。
【０１０２】
［０１１０］ビデオデコーダ３０はまた、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信する。ビデオデコーダ３０は例えば、第２の一連のビデオブロックの間、タイルとＷＰＰの一方のみがピクチャに対してイネーブルされていることを示すパラメータセットを受信し、タイルのみがイネーブルされていることに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものとして解釈し、ＷＰＰのみがイネーブルされていることに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものとして解釈する。
【０１０３】
［０１１１］図８は、この開示の例示的技術を示すフローチャートである。本方法は他のタイプのデコーダあるいは他のデバイスによって実行されるが、図８は、ビデオデコーダ３０に関して記述される。共通のパラメータセットに関連する第１の一連のビデオブロックに対して、ビデオデコーダ３０は、タイルおよびＷＰＰを用いてビデオブロックを復号する（８０１）。共通のパラメータセットは、ピクチャパラメータセットを備えることができる。ビデオデコーダ３０は、タイルの１つが一連のビデオブロックに対してイネーブルされているかどうか、ＷＰＰが一連のビデオブロックに対してイネーブルされているかどうか、タイルとＷＰＰとが一連のビデオブロックに対してイネーブルされているかどうかを示す１つ以上のシンタックス要素を受信する（８０２）。
【０１０４】
［０１１２］１つ以上の例において、記述された機能は、ハードウエア、ソフトウエア、ファームウエア、あるいはそれらの任意の組み合わせ、において実装されることができる。ソフトウエアで実行されるならば、当該機能は、１つ以上の命令あるいはコードとして、コンピュータ読み取り可能な媒体に記憶されるかその上に転送され、ハードウエアに基づく処理ユニットによって実行される。コンピュータ読み取り可能な媒体は、データストレージメディアなどの触知可能な媒体に対応する、コンピュータ読み取り可能な記憶媒体、あるいは、例えば、通信プロトコルにしたがって、１つの場所から他の場所へのコンピュータプログラムの転送を確立する任意の媒体を含む通信メディア、をふくむ。このようにして、コンピュータ読み取り可能なメディアは概して、（１）非一時的である触知可能なコンピュータ読み取り可能な記憶メディアあるいは（２）信号あるいは搬送波などの通信媒体、に対応する。データ記憶媒体は、この開示において記述された技術の実装をのために、命令、コードおよび／またはデータ構造を回収するために、１つ以上のコンピュータあるいは１つ以上のプロセッサによってアクセス可能な任意の利用可能な媒体であることができる。コンピュータプログラムプロダクトはコンピュータ読み取り可能な媒体を含む。
【０１０５】
［０１１３］例によれば、限定されることなしに、そのようなコンピュータ読み取り可能な記憶媒体は、ＲＡＭ、ＲＯＭ、ＲＲＰＲＯＭ、ＣＤ−ＲＯＭあるいは他の光学ディスクストリージ、磁気ディスクストレージ、あるいは他の磁気ストレージデバイス、フラッシュメモリ、あるいは、命令あるいはデータ構造の形態の所望のプログラムコードを記憶するのに使用可能であって、コンピュータによってアクセス可能な、任意の他の媒体を備えることができる。また、命令が、同軸ケーブル、光ファイバケーブル、より対線、デジタルサブスクライバライン（ＤＳＬ）、あるいは、赤外、無線およびマイクロ波、などの無線技術を用いて、ウエブサイト、サーバ、あるいは他の遠隔ソースから送信されるならば、同軸ケーブル、光ファイバケーブル、より対線、デジタルサブスクライバライン（ＤＳＬ）、あるいは、赤外、無線およびマイクロ波、などの無線技術は、媒体の定義に含まれる。しかしながら、コンピュータ読み取り可能な記憶媒体およびデータ記憶媒体は、接続、搬送波、信号あるいは他の推移的媒体、を含まないが、その代わりに、非推移的、触知可能な記憶媒体に導かれている。ここにおいて用いられる、ディスク（Ｄｉｓｋ）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザディスク、光学ディスク、デジタルバサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイディスクを含み、ディスク（Ｄｉｓｋ）は概して、データを磁気的に再生するのに対して、ディスク（disc）は、レーザによって光学的にデータを再生する。上記の組み合わせもまたコンピュータ読み取り可能な媒体に含まれるべきである。
【０１０６】
［０１１４］命令は、１つ以上のデジタルシグナルプロセッサ（ＤＳＰ）、汎用マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルロジックアレイ（ＦＰＧＡ）、あるいは他の同等の集積あるいは離散ロジック回路などの、１つ以上のプロセッサによって実行されることができる。したがって、ここにおいて使用される、術語“プロセッサ”は、上記した構造のいずれか、あるいは個々に記述された技術の実装に適した任意の他の構造を意味するものである。さらに、いくつかの面において、個々に記述された機能は、専用のハードウエアおよび／または符号化および復号のために構成された、ソフトウエアモジュール内において提供されるか、あるいは組み合わされたコーデック内に組み込まれることができる。さらに、当該技術は、１つ以上の回路あるいはロジック要素において完全に実装されることができる。
【０１０７】
［０１１５］この開示の技術は、無線ハンドセット、集積回路（ＩＣ）あるいは一組のＩＣ（例えばチップセット）を含む、広い種類のデバイスあるいは装置において実装される。開示された技術を実行するように構成されたデバイスの機能上の側面を強調するために、この開示において、種々のコンポーネント、モジュール、あるいはユニットが記述されたが、必ずしも異なるハードウエアユニットによる実現を要求するものではない。むしろ、上記したように、種々のユニットが、コーデックハードウエアユニットにおいて組み合わされ、適切なソフトウエアおよび／またはファームウエアに関連して、上記したような１つ以上のプロセッサを含む、相互動作するハードウエアユニットの集合体によって提供される。
【０１０８】
［０１１６］種々の例が記述された。これらのおよび他の例は次の特許請求の範囲の範囲内にある。
【図１】
2015526969.tif 000006
【図２】
2015526969.tif 000007
【図３】
2015526969.tif 000008
【図４】
2015526969.tif 000009
【図５】
2015526969.tif 000010
【図６】
2015526969.tif 000011
【図７】
2015526969.tif 000012
【図８】
2015526969.tif 000013
【手続補正書】
【提出日】平成27年5月26日(2015.5.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ビデオデータを復号する方法であって、
１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータセットを受信することであって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルであるかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す、ことと、
タイルおよびＷＰＰの両方を使用して、前記パラメータセットに基づいて、前記一連のビデオブロックを復号することと、
を具備する方法。
【請求項２】
前記波面は、タイル内に全体的に存在する請求項１に記載の方法。
【請求項３】
波面は多元タイルを横切って存在しない請求項２に記載の方法。
【請求項４】
前記パラメータセットは、ピクチャパラメータセットである請求項１に記載の方法。
【請求項５】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項１に記載の方法。
【請求項６】
スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信することをさらに具備する請求項１に記載の方法。
【請求項７】
第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信することと、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈することと、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈することと、
を具備する請求項１に記載の方法。
【請求項８】
ビデオデータを復号する装置であって、
１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータセットを受信し、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示し、
タイルおよびＷＰＰの両方を使用して、前記パラメータセットに基づいて、前記一連のビデオブロックを復号する
ように構成されたビデオデコーダを備える、装置。
【請求項９】
前記波面は、タイル内に全体的に存在する請求項８に記載の装置。
【請求項１０】
波面は多元タイルを横切って存在しない請求項９に記載の装置。
【請求項１１】
前記パラメータセットは、ピクチャパラメータセットである請求項８に記載の装置。
【請求項１２】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項８に記載の装置。
【請求項１３】
前記ビデオデコーダはさらに、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信するように構成される請求項８に記載の装置。
【請求項１４】
前記ビデオデコーダはさらに、第２の一連のビデオブロックに対して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信し、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈し、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈する、ように構成されている、請求項８に記載の装置。
【請求項１５】
前記装置は、
集積回路と、
マイクロプロセッサと、
ビデオエンコーダを備える無線通信装置、のうちの少なくとも１つを備える請求項８に記載の装置。
【請求項１６】
ビデオデータを復号するための装置であって、
１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータセットを受信するための手段であって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す手段と、
タイルおよびＷＰＰの両方を使用して、前記パラメータセットに基づいて、前記一連のビデオブロックを復号するための手段と、
を具備する装置。
【請求項１７】
前記波面は、タイル内に全体的に存在する請求項１６に記載の装置。
【請求項１８】
波面は多元タイルを横切って存在しない請求項１６に記載の装置。
【請求項１９】
前記パラメータセットは、ピクチャパラメータセットである請求項１６に記載の装置。
【請求項２０】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項１６に記載の装置。
【請求項２１】
スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信するための手段をさらに具備する請求項１６に記載の装置。
【請求項２２】
第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信するための手段と、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈するための手段と、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈するための手段と、
をさらに具備する請求項１６に記載の装置。
【請求項２３】
命令を記憶するコンピュータ読み取り可能な記憶媒体であって、当該命令は、１つ以上のプロセッサによって実行されたときに、当該１つ以上のプロセッサに、
１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータセットを受信させ、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示し、
タイルおよびＷＰＰの両方を使用して、前記パラメータセットに基づいて、前記一連のビデオブロックを復号させる、コンピュータ読み取り可能な記憶媒体。
【請求項２４】
前記波面は、タイル内に全体的に存在する請求項２３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２５】
波面は多元タイルを横切って存在しない請求項２３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２６】
前記パラメータセットは、ピクチャパラメータセットである請求項２３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２７】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項２３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２８】
実行されたときに、前記１つ以上のプロセッサに、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信させるさらなる命令を記憶する請求項２３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２９】
実行されたときに、前記１つ以上のプロセッサに、
第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信させ、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈させ、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈させる、さらなる命令を記憶する、請求項２３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項３０】
ビデオデータを符号化する方法であって、
パラメータセットにおける１つ以上の第１のビットを生成することであって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示すことと、
前記パラメータセットにおける１つ以上の第２のビットを生成することであって、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示すことと、
タイルおよびＷＰＰの両方を使用して前記一連のビデオブロックを符号化することと、
を備える、方法。
【請求項３１】
前記波面は、タイル内に全体的に存在する請求項３０に記載の方法。
【請求項３２】
波面は多元タイルを横切って存在しない請求項３０に記載の方法。
【請求項３３】
前記パラメータセットは、ピクチャパラメータセットである請求項３０に記載の方法。
【請求項３４】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項３０に記載の方法。
【請求項３５】
スライスヘッダにおいてＷＰＰエントリポイントをシグナリングすることをさらに具備する請求項３０に記載の方法。
【請求項３６】
第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを生成することと、
タイルのみがイネーブルされたことに応答して、タイルエントリポイントに対応するエントリポイントを特定するシンタックス要素を生成することと、
ＷＰＰのみがイネーブルされたことに応答して、ＷＰＰエントリポイントに対応するエントリポイントを特定するシンタックス要素を生成することと、
をさらに具備する請求項３０に記載の方法。
【請求項３７】
ビデオデータを符号化するための装置であって、
パラメータセットにおける１つ以上の第１のビットを受信し、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、
前記パラメータセットにおける１つ以上の第２のビットを受信し、ここにおいて、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示し、タイルおよびＷＰＰの両方を使用して前記一連のビデオブロックを符号化するように構成されたビデオエンコーダを備える装置。
【請求項３８】
前記波面は、タイル内に全体的に存在する請求項３７に記載の装置。
【請求項３９】
波面は多元タイルを横切って存在しない請求項３７に記載の装置。
【請求項４０】
前記パラメータセットは、ピクチャパラメータセットである請求項３７に記載の装置。
【請求項４１】
前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつ請求項３７に記載の装置。
【請求項４２】
前記ビデオエンコーダはさらに、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信するように構成される請求項３７に記載の装置。
【請求項４３】
前記ビデオエンコーダはさらに、第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信し、
タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈し、
ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈する、ように構成される、請求項３７に記載の装置。
【請求項４４】
前記装置は、
集積回路と、
マイクロプロセッサと、
ビデオエンコーダを備える無線通信装置、のうちの少なくとも１つを備える請求項３７に記載の装置。
【請求項４５】
ビデオデータを符号化するための装置であって、
パラメータセットにおける１つ以上の第１のビットを生成するための手段であって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示す手段と、
前記パラメータセットにおける１つ以上の第２のビットを生成するための手段であって、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す手段と、
タイルおよびＷＰＰの両方を使用して前記一連のビデオブロックを符号化する手段と、
を備える装置。
【請求項４６】
命令を記憶するコンピュータ読み取り可能な記憶媒体であって、当該命令は、１つ以上のプロセッサによって実行されたときに、当該１つ以上のプロセッサに、
パラメータセットにおける１つ以上の第１のビットを生成させ、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、
前記パラメータセットにおける１つ以上の第２のビットを生成させ、ここにおいて、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示し、および、
タイルおよびＷＰＰの両方を使用して前記一連のビデオブロックを符号化させる、
コンピュータ読み取り可能な記憶媒体。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正の内容】
【０１０８】
［０１１６］種々の例が記述された。これらのおよび他の例は次の特許請求の範囲の範囲内にある。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］ビデオデータを復号する方法であって、１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータビットを受信することであって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルであるかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す、ことと、前記パラメータセットに基づいて、前記一連のビデオブロックを復号することと、を具備する方法。
［Ｃ２］前記方法はさらに、タイルとＷＰＰとを用いて前記一連のビデオブロックを復号することを備えるＣ１に記載の方法。
［Ｃ３］前記波面は、タイル内に全体的に存在するＣ１に記載の方法。
［Ｃ４］波面は多元タイルを横切って存在しないＣ３に記載の方法。
［Ｃ５］前記パラメータセットは、ピクチャパラメータセットであるＣ１に記載の方法。
［Ｃ６］前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつＣ１に記載の方法。
［Ｃ７］スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信することをさらに具備するＣ１に記載の方法。
［Ｃ８］第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信することと、タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈することと、ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈することと、を具備するＣ１に記載の方法。
［Ｃ９］ビデオデータを復号する装置であって、１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータビットを受信し、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示し、前記パラメータセットに基づいて、前記一連のビデオブロックを復号するように構成されたビデオデコーダを備える、装置。
［Ｃ１０］前記ビデオデコーダはさらに、タイルとＷＰＰとを用いて前記一連のビデオブロックを復号するように構成されているＣ９に記載の装置。
［Ｃ１１］前記波面は、タイル内に全体的に存在するＣ９に記載の装置。
［Ｃ１２］波面は多元タイルを横切って存在しないＣ１１に記載の装置。
［Ｃ１３］前記パラメータセットは、ピクチャパラメータセットであるＣ９に記載の装置。
［Ｃ１４］前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始0し、各新たなスライスは、対応するスライスヘッダをもつＣ９に記載の装置。
［Ｃ１５］前記ビデオデコーダはさらに、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信するように構成されるＣ９に記載の装置。
［Ｃ１６］前記ビデオデコーダはさらに、第２の一連のビデオブロックに対して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信し、タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈し、ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈する、ように構成されている、Ｃ９に記載の装置。
［Ｃ１７］前記装置は、集積回路と、マイクロプロセッサと、ビデオエンコーダを備える無線通信装置、のうちの少なくとも１つを備えるＣ９に記載の装置。
［Ｃ１８］ビデオデータを復号するための装置であって、１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータビットを受信するための手段であって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す手段と、前記パラメータセットに基づいて、前記一連のビデオブロックを復号するための手段と、を具備する装置。
［Ｃ１９］タイルとＷＰＰとを用いて前記一連のビデオブロックを復号するための手段をさらに備えるＣ１に記載の装置。
［Ｃ２０］前記波面は、タイル内に全体的に存在するＣ１８に記載の装置。
［Ｃ２１］波面は多元タイルを横切って存在しないＣ１８に記載の装置。
［Ｃ２２］前記パラメータセットは、ピクチャパラメータセットであるＣ１８に記載の装置。
［Ｃ２３］前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつＣ１８に記載の装置。
［Ｃ２４］スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信するための手段をさらに具備するＣ１８に記載の装置。
［Ｃ２５］第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信するための手段と、タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈するための手段と、ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈するための手段と、をさらに具備するＣ１８に記載の装置。
［Ｃ２６］命令を記憶するコンピュータ読み取り可能な記憶媒体であって、当該命令は、１つ以上のプロセッサによって実行されたときに、当該１つ以上のプロセッサに、１つ以上の第１のビットと、１つ以上の第２のビットとを備えるパラメータビットを受信させ、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示し、前記パラメータセットに基づいて、前記一連のビデオブロックを復号させる、コンピュータ読み取り可能な記憶媒体。
［Ｃ２７］前記１つ以上のプロセッサに、タイルとＷＰＰとを用いて前記一連のビデオブロックを復号させる命令をさらに備えるＣ２６に記載のコンピュータ読み取り可能な記憶媒体。
［Ｃ２８］前記波面は、タイル内に全体的に存在するＣ２６に記載のコンピュータ読み取り可能な記憶媒体。
［Ｃ２９］波面は多元タイルを横切って存在しないＣ２６に記載のコンピュータ読み取り可能な記憶媒体。
［Ｃ３０］前記パラメータセットは、ピクチャパラメータセットであるＣ２６に記載のコンピュータ読み取り可能な記憶媒体。
［Ｃ３１］前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつＣ２６に記載のコンピュータ読み取り可能な記憶媒体。
［Ｃ３２］実行されたときに、前記１つ以上のプロセッサに、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信させるさらなる命令を記憶するＣ２６に記載のコンピュータ読み取り可能な記憶媒体。
［Ｃ３３］実行されたときに、前記１つ以上のプロセッサに、第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信させ、タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈させ、ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈させる、さらなる命令を記憶する、Ｃ２６に記載のコンピュータ読み取り可能な記憶媒体。
［Ｃ３４］ビデオデータを符号化する方法であって、パラメータセットにおける１つ以上の第１のビットを生成することであって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示すことと、前記パラメータセットにおける１つ以上の第２のビットを生成することであって、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示すことと、を備える、方法。
［Ｃ３５］前記方法はさらに、タイルとＷＰＰとを用いて前記一連のビデオブロックを符号化することをさらに備えるＣ３４に記載の方法。
［Ｃ３６］前記波面は、タイル内に全体的に存在するＣ３４に記載の方法。
［Ｃ３７］波面は多元タイルを横切って存在しないＣ３４に記載の方法。
［Ｃ３８］前記パラメータセットは、ピクチャパラメータセットであるＣ３４に記載の方法。
［Ｃ３９］前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつＣ３４に記載の方法。
［Ｃ４０］スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを生成することをさらに具備するＣ３４に記載の方法。
［Ｃ４１］第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信することと、タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈することと、ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈することと、をさらに具備するＣ３４に記載の方法。
［Ｃ４２］ビデオデータを符号化するための装置であって、パラメータセットにおける１つ以上の第１のビットを受信し、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記パラメータセットにおける１つ以上の第２のビットを生成し、ここにおいて、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す、ように構成されたビデオエンコーダを備える装置。
［Ｃ４３］前記ビデオエンコーダはさらに、タイルとＷＰＰとを用いて前記一連のビデオブロックを復号するように構成されるＣ４２に記載の装置。
［Ｃ４４］前記波面は、タイル内に全体的に存在するＣ４２に記載の装置。
［Ｃ４５］波面は多元タイルを横切って存在しないＣ４２に記載の装置。
［Ｃ４６］前記パラメータセットは、ピクチャパラメータセットであるＣ４２に記載の装置。
［Ｃ４７］前記一連のビデオブロックは、複数のタイルを備え、各タイルは新たなスライスを開始し、各新たなスライスは、対応するスライスヘッダをもつＣ４２に記載の装置。
［Ｃ４８］前記ビデオエンコーダはさらに、スライスヘッダにおいてシグナリングされたＷＰＰエントリポイントを受信するように構成されるＣ４２に記載の装置。
［Ｃ４９］前記ビデオエンコーダはさらに、第２の一連のビデオブロックに関して、ピクチャに対して、タイルとＷＰＰの一方のみがイネーブルであることを示すパラメータセットを受信し、タイルのみがイネーブルされたことに応答して、スライスヘッダにおいてシグナリングされたエントリポイントをタイルエントリポイントに対応するものと解釈し、ＷＰＰのみがイネーブルされたことに応答して、前記スライスヘッダにおいてシグナリングされたエントリポイントをＷＰＰエントリポイントに対応するものと解釈する、ように構成される、Ｃ４２に記載の装置。
［Ｃ５０］前記装置は、集積回路と、マイクロプロセッサと、ビデオエンコーダを備える無線通信装置、のうちの少なくとも１つを備えるＣ４２に記載の装置。
［Ｃ５１］ビデオデータを符号化するための装置であって、パラメータセットにおける１つ以上の第１のビットを生成するための手段であって、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示す手段と、前記パラメータセットにおける１つ以上の第２のビットを生成するための手段であって、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す手段と、を備える装置。
［Ｃ５２］命令を記憶するコンピュータ読み取り可能な記憶媒体であって、当該命令は、１つ以上のプロセッサによって実行されたときに、当該１つ以上のプロセッサに、パラメータセットにおける１つ以上の第１のビットを生成させ、ここにおいて、前記１つ以上の第１のビットは、タイルが一連のビデオブロックに対してイネーブルされたかどうかを示し、前記パラメータセットにおける１つ以上の第２のビットを生成させ、ここにおいて、前記１つ以上の第２のビットは、前記１つ以上の第１のビットとは異なっており、前記１つ以上の第２のビットは、波面並列処理（ＷＰＰ）が前記一連のビデオブロックに対してイネーブルであるかどうかを示す、コンピュータ読み取り可能な記憶媒体。
【国際調査報告】
2015526969.tif 000014
2015526969.tif 000015
2015526969.tif 000016
2015526969.tif 000017
2015526969.tif 000018