(57)【要約】  本発明はＤＣバイアスインダクタの自己共振の影響を緩和する漸減する減衰器の回路網を有する進行波増幅器に関する。１例示的増幅器は、出力信号を発生させるため、入力信号で引き起こされた前進波を連続的に増幅するために、梯子状回路網で接続された複数の利得段を含む。増幅器は、利得段からの反射によって発生された後進波および増幅器の出力を吸収するために、利得段に連結された後方終端部をさらに含む。増幅器は、ＤＣバイアスを利得段に提供するため、後部終端部近辺で利得段に連結された誘導性ＤＣバイアス回路をさらに含む。増幅器は、出力信号に対する誘導性ＤＣバイアス回路の自己共振の影響を軽減するため、ＤＣバイアス回路と利得段の第１のものとの間で接続された漸減する多部位からなる周波数選択型の減衰器の回路網をさらに含む。【選択図】  図３
2015517255.tif 000002
【特許請求の範囲】
【請求項１】
直流（ＤＣ）バイアスインダクタの自己共振の影響を軽減させるための漸減する減衰器の回路網を有した進行波増幅器であって、
出力信号を発生させるため、入力信号によって発生された前進波を連続的に増幅するために梯子状回路網形態に接続された複数の利得段と、
前記利得段からの反射および本増幅器の出力によって発生される後進波を吸収するために前記利得段に連結された後方終端部と、
ＤＣバイアスを前記利得段に提供するために前記後方終端部の近くで前記利得段に連結された誘導性直流（ＤＣ）バイアス回路と、
前記出力信号に対する前記誘導性ＤＣバイアス回路の自己共振の影響を軽減するために、前記誘導性ＤＣバイアス電流と最初の前記利得段との間で接続された漸減する多部位からなる周波数選択型の減衰器の回路網と、
を含んでいることを特徴とする増幅器。
【請求項２】
前記漸減する多部位からなる周波数選択型の減衰器の回路網はＮ個の部位を含んでおり、このＮは少なくとも２である整数であり、Ｎ番目の部位はＮ＋１番目の部位よりも前記誘導性ＤＣバイアス回路に接近しており、Ｎ番目の部位はＮ＋１番目の部位よりも大きなインダクタンスを有していることを特徴とする請求項１記載の増幅器。
【請求項３】
前記漸減する多部位からなる周波数選択型の減衰器の各部位は、Ｐｉ型形態で第１分岐抵抗と第１分岐キャパシタンスおよび第２分岐抵抗と第２分岐キャパシタンスに接続された直列抵抗と直列インダクタンスを含んでいることを特徴とする請求項１記載の増幅器。
【請求項４】
前記漸減する多部位からなる周波数選択型の減衰器の各部位は、Ｔ型形態で分岐抵抗と分岐キャパシタンスに接続された直列抵抗と直列インダクタンスを含んでいることを特徴とする請求項１記載の増幅器。
【請求項５】
前記漸減する多部位からなる周波数選択型の減衰器は受動素子のみで形成されていることを特徴とする請求項１記載の増幅器。
【請求項６】
インダクタを活用した直流（ＤＣ）バイアス回路の自己共振の影響を軽減するための漸減する多部位からなる減衰器回路網であって、本回路網は、
Ｎ個の減衰器部位を含んでおり、該Ｎは少なくとも２である整数であり、Ｎ番目の部位は（Ｎ＋１）番目の部位に接続されており、前記Ｎ個の部位のそれぞれは直列抵抗、直列インダクタンス、第１の分岐抵抗および第１の分岐キャパシタンスを含んでおり、
前記Ｎ個の減衰器部位の最初の部位はインダクタを活用したＤＣバイアス回路に接続されるように設計されており、前記Ｎ個の減衰器部位の最後の部位は進行波増幅器の利得段に接続されるように設計されており、
それぞれのＮ番目の部位のインダクタンスはそれぞれの（Ｎ＋１）番目の部位のインダクタンスよりも大きい、
ことを特徴とする減衰器回路網。
【請求項７】
それぞれの部位の前記直列抵抗および前記直列インダクタンスはＰｉ型形態で、前記第１の分岐抵抗と前記第１の分岐キャパシタンス、および第２の分岐抵抗と第２の分岐キャパシタンスに接続されていることを特徴とする請求項６記載の減衰器回路網。
【請求項８】
それぞれ部位の前記直列インダクタンスと前記直列抵抗はＴ型形態で、前記第１の分岐抵抗と前記第１の分岐キャパシタンスに接続されていることを特徴とする請求項６記載の減衰器回路網。
【請求項９】
前記減衰器部位のそれぞれは受動回路素子のみを含んでいることを特徴とする請求項６記載の減衰器回路網。
【請求項１０】
半導体素子を含んでおり、前記Ｎ個の部位のそれぞれはオンチップ部品であることを特徴とする請求項６記載の減衰器回路網。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は２０１２年３月３０日出願の米国特許願１３／４３６８０２の優先権を主張する。
【０００２】
本発明は進行波（travelling wave）増幅器に関する。特には、進行波増幅器のＤＣバイアスインダクタ自己共振の影響を軽減するための漸減する減衰器の回路網に関する。
【背景技術】
【０００３】
ブロードバンド増幅器は、運用周波数範囲全域にわたって効果的に機能するＤＣバイアスを必要とする。例えば、遠隔通信交換回路網で使用される進行波増幅器のごとき一部のブロードバンド増幅器は、キロヘルツ範囲から数十ギガヘルツまたは数百ギガヘルツの範囲で機能する必要がある。一部のブロードバンド増幅器はバイアス抵抗器と電流源を使用してＤＣバイアスを増幅器に提供する。バイアス抵抗器と電流源を使用することに伴う１つの問題は、抵抗器を流れる電流が、電流と抵抗器の抵抗の二乗に比例する抵抗性電力損失を発生させ、増幅器の電力効率を低下させることである。
【０００４】
電力効率はブロードバンド増幅器の主要な設計制約条件であるため、抵抗器および電流源の設計を活用するＤＣバイアス回路は最良とはいえない。最も高い効率のブロードバンド増幅器はインダクタを活用するバイアスチョークを使用する。インダクタを活用したバイアスチョークは電圧源とインダクタとで成る。理想的にはインダクタは、高抵抗性損失なくＤＣバイアス電流を増幅器に送るために、直流に対する短絡回路として作用すべきである。インダクタは、インダクタのインピーダンスが増幅器の運用に悪影響を及ぼすことがないよう、増幅器の運用周波数範囲にわたって交流電流（ＡＣ）信号に対する非常に高いインピーダンスとして作用すべきである。例えば、インダクタの巻線間のキャパシタンス（静電容量）は、インダクタを自身の自己共振周波数に自己共振させる。もしＤＣバイアスインダクタ（DC  bias inductor）の自己共振周波数が増幅器の運用周波数範囲内であれば、ＤＣバイアス回路は共振周波数で接地短絡回路として作用するであろう。ブロードバンド増幅器のＤＣバイアス回路の接地短絡は、増幅器の出力端子を調査すべく表示されているインピーダンスを変更し、その運用に悪影響を及ぼす。
【０００５】
広域周波数範囲で運用されるインダクタバイアスチョークの１タイプは、巻線の寄生キャパシタンス（寄生容量）によって引き起こされる軽減自己共振を備えた大誘導インピーダンスを提供するために大型で高価な錐形巻付フェライトコアを必要とする。適切なインピーダンスを提供するために錐形巻付フェライトコアインダクタが必要であることは、ブロードバンド増幅器のコストの増加を意味する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、バイアスインダクタの自己共振の影響を軽減させるための漸減する減衰器の回路網を備えたブロードバンド増幅器の需要が存在する。
【課題を解決するための手段】
【０００７】
本発明は、ＤＣバイアスインダクタ自己共振の影響を軽減するための漸減する減衰器の回路網（tapered attenuator network）を有した進行波増幅器を含む。１例の増幅器は、入力信号によって出力信号を発生させられる前進波を連続的に増幅するために梯子型回路網で接続された複数の利得段（gain stage）を含む。この増幅器は、利得段からの反射（reflections）および増幅器の出力によって発生した後進波（backward traveling wave）を吸収するために利得段に連結された後方終端部をさらに含む。この増幅器は、ＤＣバイアスを利得段に提供するために利得段と後方終端部との間で連結された誘導性ＤＣバイアス回路をさらに含む。この増幅器は、出力信号に対する誘導性ＤＣバイアス回路の自己共振の影響を軽減させるため、ＤＣバイアス回路と最初の利得段との間で接続された漸減する多部位からなる周波数選択型の減衰器の回路網を含む。
【０００８】
本発明を添付の図面の解説を通じて説明する。
【図面の簡単な説明】
【０００９】
【図１】増幅器の出力端子にインダクタを活用したＤＣバイアス回路を備えた６段階進行波増幅器の例示的トポロジーの概略図である。
【図２】本発明の実施形態で使用するのに適した後方終端部を備えた進行波増幅器と、後方終端部のインダクタを活用したＤＣバイアス回路の概略図である。
【図３】本発明の１実施例に従った後方終端部を備えた進行波増幅器と、その後方終端部のインダクタを活用したＤＣバイアス回路と、漸減する多部位からなる減衰器回路網の概略図である。
【図４】本発明の１実施例に従った漸減する多部位からなる減衰器回路網と、インダクタを活用したＤＣバイアス回路と、進行波増幅器の後方終端部の概略図である。
【図５Ａ】本発明の１実施例に従ったＰｉ型減衰器デザインの概略図である。
【図５Ｂ】そのＰｉ型減衰器デザインを使用した漸減する多部位からなる減衰器回路網の１部位の概略図である。
【図６Ａ】本発明の１実施例に従ったＴ型減衰器デザインの概略図である。
【図６Ｂ】Ｔ型減衰器デザインを採用した漸減する多部位からなる減衰器回路網の１部位の概略部である。
【図７】本発明の１実施例に従った、それぞれの部位がＰｉ型減衰器デザインを採用した漸減する多部位からなる周波数選択型の減衰器の回路網の概略図である。
【図８】本発明の１実施例に従った、それぞれの部位がＴ型減衰器デザインを採用した漸減する多部位からなる周波数選択型の減衰器の回路網の概略図である。
【発明を実施するための形態】
【００１０】
本発明は、ＤＣバイアスインダクタ自己共振の影響を軽減するための漸減する多部位からなる減衰器回路網を備えた進行波増幅器を含む。図１は、インダクタを活用したＤＣバイアス回路を増幅器の出力端子に備えた例示的な進行波増幅器の概略図である。図１において、増幅器１００は梯子型回路網形態に接続された複数の利得段１０２を含む。それぞれの利得段１０２は、単一ＭＯＳＦＥＴ増幅器のごとき単一トランジスタ増幅器でよい。別実施形態では、それぞれの利得段１０２は複数のトランジスタを含むことができる。図示の実施例では、増幅器１００は出力端子に配置された誘導性ＤＣバイアス回路１０４を含む。バイアス回路１０４はインダクタ１０６とＤＣ電圧源１０８とを含む。バイアス回路１０４は利得段１０２を形成するトランジスタにＤＣバイアスを提供する。利得段１０２から、および増幅器の出力端子からの反射を吸収するため、増幅器１００は後方終端部１１０をさらに含む。後方終端部１１０は抵抗１１２とキャパシタ１１４とを含む。
【００１１】
運用にあたり、増幅器１００は第１利得段１０２で入力信号を受領し、その入力信号によって発生する前進波は、増幅された出力電圧を出力端子で発生させるため、それぞれの連続する利得段で増幅される。反射波は後方終端部１１０で吸収される。
【００１２】
図１で図示されるデザインの改良は図２で図示されており、誘導性ＤＣバイアス回路１０４は後方終端部に配置されている。後方終端部に誘導性ＤＣバイアス回路１０４を配置することで、インダクタ１０６の自己共振の影響が、誘導性ＤＣバイアス回路１０４と出力端子との間で送信線の送信線特性によってマスキング（masked）される。しかし、このデザインでさえも、所望の周波数範囲にわたって運用するために高インダクタンス錐形巻付インダクタを使用して便利に活用されてきた。上述したように、増幅器のコストを増加させるので、そのようなインダクタの使用は望ましくない。
【００１３】
安価なオフチップインダクタをＤＣバイアス回路で使用させるため、本発明の１実施例に従って進行波増幅器は、第１利得段１０２と後方終端部１１０との間に位置するオンチップ（即ち、ＤＣバイアス回路１０４ではなく、進行波増幅器１００の残りの構成要素として同チップ（半導体）に活用、チップ）漸減する多部位からなる減衰器回路網を含むことができる。図３は、本発明の漸減する多部位からなる減衰器回路網を備えた例示的な進行波増幅器の概略図である。図３では、誘導性ＤＣバイアス回路１０４は図２で図示するように後方終端部１１０に位置する。インダクタ１０６によって引き起こされる自己共振の影響をマスキングするため、漸減する多部位からなる減衰器回路網３００（tapered multi-section attenuator network 300）がＤＣバイアス回路１０６と利得段１０２との間で連結されている。漸減する減衰器の回路網３００は、それぞれが前の部位の自己共振をマスキングまたは軽減する異なるインダクタンスの連続部位を含むことができる。例えば、ＤＣバイアス回路１０４にさらに近いインダクタンスは、ＤＣバイアス回路１０４からさらに遠い漸減する減衰器の回路網３００の部位のインダクタンスよりもさらに大きいことがある。よって、漸減する多部位からなる減衰器回路網３００の部位は、さらに大きなコイルがインダクタ１０６にさらに接近するように配向された漸減錐形巻付フェライトコア製のインダクタのデザイン（形状）に類似することができる。
【００１４】
図４は、漸減する多部位からなる減衰器回路網３００によって引き起こされた進行波増幅器のインピーダンスマッチング（インピーダンス整合）の改善を図示する概略図である。図４では、「termは後方終端部を調査すべく（流れるべく）表示されているインピーダンスであり、「indはインダクタ１０６と後方終端部との組み合わせを調査すべく表示されているインピーダンスであり、「TANは漸減する多部位からなる減衰器回路網３００を調査すべく表示されているインピーダンスである。漸減する多部位からなる減衰器回路網３００は、好適にはＤＣ電圧源１０８からＤＣ電流を低損失状態で流す。漸減する多部位からなる減衰器回路網３００は増幅器１００の運用周波数範囲にわたるインピーダンスも有していなければならない。そのインピーダンスは後方終端部１１０のインピーダンスに類似すべきである。漸減する多部位からなる減衰器回路網３００を調査する反射波は、図４でＵ状矢印によって示されるように回路網３００を２度通過しなければならない。従って、反射波は以下の等式１により示すように減衰値の平方だけ減衰された値を有する。
「TAN＝（Ｓ２１TAN）２＊「ind          （１）
【００１５】
１実施例では、漸減する多部位からなる減衰器回路網３００の構造は図５Ａと図５Ｂで示すＰｉ型減衰器のものに類似する。等式１では、Ｓ２１は漸減する多部位からなる減衰器回路網３００のインピーダンスの大きさである。図５Ｂで図示されているように、周波数選択式とするため、Ｐｉ型減衰器は、Ｐｉ型形態で第１セットと第２セットの分岐キャパシタンスＣｇおよび分岐抵抗Ｒｇに接続された直列インダクタンスＬＳと直列抵抗ＲＳを有することができる。以下の等式２と等式３はＰｉ型減衰器のインピーダンスを説明する。
｜Ｓ２１｜＝（ＲＧ−ＺＤ）／（ＲＧ＋ＺＤ）            （２）
ＲＳ＝４＊ＲＧ＊ＺＤ／（ＺＤ−ＲＧ）＊（ＺＤ＋ＲＧ）            （３）
【００１６】
等式２と等式３において、ＺＤは送信線の特徴的なインピーダンスである。それでも以下の等式４の条件が満たされれば、インピーダンスマッチングは周波数選択式減衰器のために数学的に完全でありえる。
ＲＳ／ＬＳ＝１／（ＲＧ＊ＣＧ）                      （４）
【００１７】
本発明は、漸減する多部位からなる減衰器回路網３００のそれぞれの部位のためのＰｉ型減衰器の使用には限定されない。別実施形態では、Ｔ型デザインの減衰器が各部位から使用できる。図６Ａは例示的抵抗性Ｔ型減衰器を図示しており、図６Ｂは本発明の実施例による漸減する多部位からなる減衰器回路網の部位として使用するのに適した例示的周波数選択式Ｔ型減衰器を図示する。図６Ｂで示すＴ型減衰器のそれぞれの部位は、分岐キャパシタンスＣｇと分岐抵抗ＲｇにＴ型形態で接続された直列インダクタンスＬＳと直列抵抗ＲＳを含む。
【００１８】
図７は、本発明の１実施例によるＰｉ型デザインに基づく漸減多部位構成周波数選択式減衰器を図示する。図７では、段階部１のインダクタンスは段階部２のインダクタンスよりも大きくすることができ、段階部Ｎのインダクタンスは段階部Ｎ＋１のインダクタンスよりも大きくすることができる。ここでＮは整数であり、Ｎの小さい値はＤＣバイアスインダクタに近い。図７で図示する減衰器を漸減させると錐形巻付フェライトのデザインに類似する。それぞれの段階部は前の段階部の自己共振をマスキングする。
【００１９】
図８は、例示的な漸減する多部位からなる減衰器回路網を図示しており、それぞれの部位は本発明の１実施例のＴ型デザインに基づく。図８では、Ｎ番目の段階部のインダクタンスはＮ＋１番目の段階部のインダクタンスよりも大きくすることができ、Ｎの小さい値はＤＣバイアスインダクタに近く位置する。
【００２０】
上述したように、漸減する多部位からなる減衰器回路網を使用すると、本発明は増幅器の運用周波数範囲内で低品質のインダクタ、すなわち寄生キャパシタンスを有するインダクタをＤＣバイアス回路内で使用させる。さらに、漸減する多部位からなる減衰器回路網３００は受動素子のみで製造できる。すなわち、抵抗、インダクタ、およびキャパシタのみで製造できる。しかし、能動構成要素をそれら受動素子と組み合わせて使用すること、あるいは受動素子の機能に類似する能動素子を使用することも本発明の実施態様の範囲内である。
【００２１】
本発明の様々な詳細は本発明の範囲内で変更することができる。さらに、前述の説明は本発明の説明だけを目的としており、その限定は意図されていない。
【図１】
2015517255.tif 000003
【図２】
2015517255.tif 000004
【図３】
2015517255.tif 000005
【図４】
2015517255.tif 000006
【図５Ａ】
2015517255.tif 000007
【図５Ｂ】
2015517255.tif 000008
【図６Ａ】
2015517255.tif 000009
【図６Ｂ】
2015517255.tif 000010
【図７】
2015517255.tif 000011
【図８】
2015517255.tif 000012
【国際調査報告】
2015517255.tif 000013
2015517255.tif 000014