(57)【要約】超小型電子ユニット１０を作製する方法は、パターニング可能な金属要素２８’の導電性ボンディング面３０’上にワイヤボンド３２を形成するステップを含む。該ワイヤボンドは、第１の面に接合されたベース部３４と該第１の面から離れた端面３８と有するものとして形成される。ワイヤボンドはベース部と端面との間に広がるエッジ面３６を有している。本方法はさらに、導電性層の第１の面の一部分とワイヤボンドの一部分とを覆うように誘電性封止層４２を形成し、ワイヤボンドの封止されていない部分が、封止層により覆われていない端面又はエッジ面の一部となるようにするステップを含む。前記金属要素がパターニングされ、ワイヤボンドの下方にあるとともに封止層の一部分により互いに間隔を置いて配置された第１の導電性要素２８が形成される。【選択図】図１１
2015517745.tif 000002
【特許請求の範囲】
【請求項１】
パターニング可能な金属要素を備えた構造体の導電性ボンディング面である第１の面に複数のワイヤボンドを形成するステップであって、前記ワイヤボンドは、前記第１の面に接合されたベース部と、該ベース部と前記第１の面とから離れた位置にある端面と、前記ベース部と前記端面との間に広がるエッジ面とを有している、ステップと、
導電性層の前記第１の面の少なくとも一部分と前記ワイヤボンドの一部分とを覆うように誘電性封止層を形成するステップであって、前記ワイヤボンドの封止されていない部分が、前記端面と、前記封止層により覆われていない前記ワイヤボンドのエッジ面の一部分とのいずれか又は両方である、ステップと、
前記金属要素を選択的にパターニングし、前記封止層の少なくとも一部分により互いに間隔を置いて配置された第１の導電性要素を形成するステップであって、該第１の導電性要素の上に前記ワイヤボンドの少なくともいくつかが位置している、ステップと
を含む、超小型電子ユニットを製造する方法。
【請求項２】
前記構造体に超小型電子素子が設けられており、前記導電性層の一部分を除去する際に前記超小型電子素子が前記導電性層と電気的に接続される、請求項１に記載の方法。
【請求項３】
前記誘電性封止層の形成は、前記超小型電子素子が前記導電性層と電気的に接続された状態で、該封止層が前記導電性層の少なくとも１つの面を少なくとも部分的に覆うものとなるように行われる、請求項２に記載の方法。
【請求項４】
前記第１の導電性要素の少なくともいくつかは、前記ワイヤボンドの各々と前記超小型電子素子との間で電気的に接続される、請求項２に記載の方法。
【請求項５】
前記封止層の第２の面に、前記ワイヤボンドの露出していない部分から少なくとも１つの横の方向に変位した導電性コンタクトを有する再分配層を形成するステップを更に含む請求項１に記載の方法。
【請求項６】
前記ワイヤボンドの少なくともいくつかは、前記ワイヤボンドの端面が前記ワイヤボンドのベース部から１以上の横の方向に変位したものとなるように形成される、請求項１に記載の方法。
【請求項７】
前記ベース部は第１の最小ピッチを有する第１のパターンで配置され、
前記ワイヤボンドの封止されていない部分は、前記第１の最小ピッチよりも大きい第２の最小ピッチを有するパターンで配置される、請求項１に記載の方法。
【請求項８】
前記ベース部は第１の最小ピッチを有する第１のパターンで配置され、
前記ワイヤボンドの封止されていない部分は、前記第１の最小ピッチよりも小さい第２の最小ピッチを有するパターンで配置される、請求項１に記載の方法。
【請求項９】
前記ワイヤボンドのベース部がボールボンディング形式である、請求項１に記載の方法。
【請求項１０】
前記ベース部と前記端面との間に広がる前記ワイヤボンドのエッジ面が第１のエッジ面部分であり、
前記ワイヤボンドのベース部が、前記第１の導電性要素に沿って広がるエッジ面の第２の部分である、請求項１に記載の方法。
【請求項１１】
前記誘電性層の第２の面に第２の導電性要素を形成するステップであって、該第２の導電性要素の少なくともいくつかは、前記ワイヤボンドの封止されていない部分の少なくともいくつかの各々と接続される、ステップを更に含む請求項１に記載の方法。
【請求項１２】
前記導電性層の一部分を選択的に除去することは、少なくともいくつかの第１の導電性要素をコンタクトパッドとして形成することを含み、該コンタクトパッドには、前記ユニットの他の要素と電気的に接続されていない前記ワイヤボンドのベース部が電気的に接続される、請求項１に記載の方法。
【請求項１３】
グラインド又は研磨により前記ユニットを薄くするステップを更に含む請求項１に記載の方法。
【請求項１４】
前記封止層は、前記ワイヤボンドの前記端面が実質的に覆われるような当初の厚さを有するものとして形成され、
前記ユニットを薄くするステップは、前記端面が前記封止層により封止されていない状態となるように前記封止層の一部分を除去するステップを含むものである、請求項１３に記載の方法。
【請求項１５】
前記封止層を形成するステップは、前記導電性層の前記第１の面と前記ワイヤボンドの少なくともエッジ面とに封止材を分注するステップを含むものである、請求項１に記載の方法。
【請求項１６】
前記封止層を形成するステップは、前記導電性層と、前記ワイヤボンドの少なくともエッジ面と、少なくとも前記超小型電子素子の面とに封止材を接触させて形作るステップを含むものである、請求項２に記載の方法。
【請求項１７】
前記導電性層の一部分を選択的に除去する前に、前記導電性層の、前記ワイヤボンドと反対側の面から担体を除去するステップを更に含む請求項１に記載の方法。
【請求項１８】
前記導電性層の厚さが２０ミクロン未満である、請求項１７に記載の方法。
【請求項１９】
製造過程にあるユニットの導電性層の第１の面に複数のワイヤボンドを形成するステップであって、前記製造過程にあるユニットは、該ユニットに接合されているとともに該ユニットの一部分と電気的に接続されている少なくとも１つの超小型電子素子を有するものであり、前記ワイヤボンドは、前記第１の面に接合されているベース部と、該ベース部と前記第１の面とから離れた位置にある端面と、前記ベース部と前記端面との間に広がるエッジ面とを有するものである、ステップと、
前記導電性層の前記第１の面の少なくとも一部分と、少なくとも１つの前記超小型電子素子の少なくとも一部分と、前記ワイヤボンドの一部分とを覆うように誘電性封止層を形成するステップであって、前記ワイヤボンドの封止されていない部分が、前記端面と、前記封止層により覆われていない前記ワイヤボンドのエッジ面の一部分とのいずれか又は両方である、ステップと、
前記導電性層の一部分を選択的に除去し、第１の導電性要素を形成するステップであって、前記第１の導電性要素の少なくともいくつかは、前記ワイヤボンドの少なくともいくつかと電気的に接続されており、前記第１の導電性要素の少なくともいくつかは、前記超小型電子素子が電気的に接続される前記導電性層の一部分のうちの少なくともいくつかを有するものである、ステップと
を含む、超小型電子パッケージを製造する方法。
【請求項２０】
パターニング可能な金属要素を備えた構造体の導電性ボンディング面である第１の面に複数のワイヤボンドを形成するステップであって、前記ワイヤボンドは、前記第１の面に接合されているベース部と、該ベース部と前記第１の面とから離れた位置にある端面と、前記ベース部と前記端面との間に広がるエッジ面とを有するものであり、前記ワイヤボンドの形成の際に、前記導電性層は、その少なくともいくつかのエッジ部において互いに接着した複数の領域を有している、ステップと、
前記導電性層の第１の面の少なくとも一部分と前記ワイヤボンドの一部分とを覆うように誘電性封止層を形成するステップであって、前記ワイヤボンドの封止されていない部分が、前記端面と、前記封止層により覆われていない前記ワイヤボンドのエッジ面の一部分とのいずれか又は両方であり、前記封止層の一部分を選択的に除去する際に、複数の超小型電子素子が、前記導電性層の前記領域の少なくともいくつかの各々に電気的に接続された少なくとも１つの超小型電子素子を有する、製造過程にあるユニットの形態で前記導電性層に接合されている、ステップと、
前記金属要素を選択的にパターニングし、前記封止層の少なくとも一部分により互いに間隔を置いて配置された第１の導電性要素を形成するステップであって、前記ワイヤボンドの少なくともいくつかは前記第１の導電性要素の上に位置している、ステップと、
前記製造過程にあるユニットを、前記導電性層の領域にある前記第１の導電性要素と、該第１の導電性要素に電気的に接続された少なくとも１つの前記超小型電子素子とを各々が有する複数の超小型電子ユニットに分けるステップと
を含む、超小型電子ユニットを製造する方法。
【請求項２１】
製造過程にあるユニットの導電性層の第１の面に複数のワイヤボンドを形成するサブステップであって、前記製造過程にあるユニットは、該ユニットに接合されているとともに該ユニットの一部分と電気的に接続された少なくとも１つの超小型電子素子を有するものであり、前記ワイヤボンドは、前記第１の面に接合されているベース部と、該ベース部と前記第１の面とから離れた位置にある端面と、前記ベース部と前記端面との間に広がるエッジ面とを有するものである、サブステップと、
前記導電性層の前記第１の面の少なくとも一部分と、少なくとも１つの前記超小型電子素子の少なくとも一部分と、前記ワイヤボンドの一部分とを覆うように誘電性封止層を形成するサブステップであって、前記ワイヤボンドの封止されていない部分が、前記端面と、前記封止層により覆われていない前記ワイヤボンドのエッジ面の一部分とのいずれか又は両方である、サブステップと、
前記導電性層の一部分を選択的に除去し、第１の導電性要素を形成するサブステップであって、前記第１の導電性要素の少なくともいくつかは前記ワイヤボンドの少なくともいくつかと電気的に接続され、前記第１の導電性要素の少なくともいくつかは、前記超小型電子素子が電気的に接続されている前記導電性層の一部分のうちの少なくともいくつかを有するものである、サブステップと
を含む、第１の超小型電子パッケージを段階的に製造するステップと、
前記第１の超小型電子パッケージを、該第１のパッケージの前記封止層の第２の面上に設けた第２の超小型電子パッケージと接合するステップであって、前記第２の超小型電子パッケージは該第２の超小型電子パッケージの第１の面において露出した複数のコンタクトを有するものである、ステップと
を含み、
前記第１の超小型電子パッケージを前記第２の超小型電子パッケージと接合する前記ステップは、前記第１の超小型電子パッケージのワイヤボンドの封止されていない部分を、前記第２の超小型電子パッケージの前記コンタクトと電気的に接続するステップを含むものである、超小型電子アセンブリを製造する方法。
【請求項２２】
少なくとも１つの超小型電子素子と、
パッケージの取付面において露出している端子を備えた第１の導電性要素であって、前記第１の導電性要素の少なくともいくつかは、前記第１の導電性要素と一体に形成されたビアにより少なくとも１つの前記超小型電子素子に電気的に接続されている、第１の導電性要素と、
前記導電性要素の各々に接合され、誘電性封止層の第１の面の近傍にあるベース部と、該ベース部から離れた位置にある端面とを有するワイヤボンドであって、各ワイヤボンドには、該ワイヤボンドの前記ベース部と前記端面との間に広がるエッジ面が形成されている、ワイヤボンドと、
第１の面と、該第１の面から離れた位置にある第２の面とを有する誘電性封止層であって、前記第１の面の少なくとも一部分は前記パッケージの取付面において露出しており、該誘電性封止層は、該封止層により前記ワイヤボンドが互いに間隔を置いて配置されたものとなるように前記ワイヤボンド間の空間を満たしており、前記ワイヤボンドの封止されていない部分は、前記封止層の第２の面において該封止層により覆われていない、前記ワイヤボンドの前記端面の少なくとも一部分である、誘電性封止層と
を備えた超小型電子パッケージ。
【請求項２３】
前記ワイヤボンドの封止されていない部分のうちの少なくともいくつかは、前記ワイヤボンドの各々のベース部から少なくとも１つの横の方向に変位したものである、請求項２２に記載の超小型電子パッケージ。
【請求項２４】
第２の超小型電子素子を更に備え、
前記第１の超小型電子素子は、前記誘電性層の前記第１の面を向くように位置する、該第１の超小型電子素子の前面において露出したコンタクトを有するものであり、
前記第２の超小型電子素子は、前記誘電性層の前記第２の面を向くように位置する、該第２の超小型電子素子の前面において露出したコンタクトを有するものである、請求項２２に記載の超小型電子パッケージ。
【請求項２５】
前記封止層の前記第２の面において露出した第２の導電性要素を更に備え、
前記第２の導電性要素の少なくともいくつかは、前記第２の超小型電子素子の前記コンタクトの各々と、前記ワイヤボンドの封止されていない部分の各々との間で接続されている、請求項２２に記載の超小型電子パッケージ。
【請求項２６】
前記第１の超小型電子素子と前記第２の超小型電子素子とは、少なくとも１つのワイヤボンドにより電気的に接続されており、
該ワイヤボンドは、前記第１の超小型電子素子の少なくとも１つのコンタクトと、前記第２の超小型電子素子の少なくとも１つのコンタクトとに電気的に接続されている、請求項２５に記載の超小型電子パッケージ。
【請求項２７】
前記第２の超小型電子素子は、該第２の超小型電子素子の前記コンタクトのうちの１つと、該第２の超小型電子素子の各々との間で接合されたワイヤボンドにより、前記第２の導電性要素のうちの１つと接続されている、請求項２５に記載の超小型電子パッケージ。
【請求項２８】
前記第１の超小型電子素子と前記第２の超小型電子素子とは、前記第２の超小型電子素子のコンタクトと、前記封止層の前記第１の面において露出した前記導電性要素の各々とに接合されたワイヤボンドにより電気的に接続されている、請求項２２に記載の超小型電子パッケージ。
【請求項２９】
請求項２０に記載の第１の超小型電子パッケージと、
超小型電子素子と、第２の超小型電子パッケージの面において露出し、前記超小型電子素子と電気的に接続された端子とを有する第２の超小型電子パッケージと
を備え、
前記第２の超小型電子パッケージは、前記第１の超小型電子パッケージの上に設けられており、
前記第２の超小型電子パッケージは、前記第１の超小型電子パッケージのワイヤボンドの封止されていない部分のうちの少なくともいくつかに電気的に接続された、前記第１の超小型電子パッケージの端子により前記第１の超小型電子パッケージとボンディングされている、超小型電子アセンブリ。
【請求項３０】
請求項２２に記載の超小型電子パッケージと、１以上の電子的構成要素とを備えたシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は２０１２年５月２２日出願の米国特許出願第１３／４７７，５３２号の継続出願であり、その開示内容は引用することにより本明細書の一部をなすものとする。
【背景技術】
【０００２】
半導体チップ等の超小型電子デバイスは、通常、他の電子的構成要素との間で多くの入出力接続を必要とする。半導体チップ又は他の同等のデバイスの入出力コンタクトは、一般的に、デバイスの表面を実質的に覆うグリッド状のパターン（一般に「エリアアレイ」と呼ばれる）として配置されるか、デバイスの前面の各エッジに平行にかつ隣接するように広がりを有することのできる細長い列として配置されるか、又は前面の中央に配置される。通常、チップ等のデバイスはプリント回路基板等の基板上に物理的に実装する必要があり、デバイスのコンタクトは回路基板の導電性機構に電気的に接続されている必要がある。
【０００３】
半導体チップは一般にパッケージとして提供される。これにより、チップ製造時と、回路基板等の外部基板又は別の回路パネルへの実装時とにおける該チップの取扱いが容易になる。例えば、多くの半導体チップは、表面実装に適したパッケージとして提供される。この一般的なタイプの数多くのパッケージが種々の用途について提案されている。最も一般的なものとして、このようなパッケージは、誘電体上にめっきにより又はエッチングにより金属構造体として形成された端子を有する、一般に「チップキャリア」と呼ばれる誘電性素子を有している。これらの端子は通常、チップキャリアそのものに沿って広がりを有する薄いトレース等の機構と、チップのコンタクトと端子又はトレースとの間に広がる微細なリード線又は配線とによって、チップ自体のコンタクトに接続されている。表面実装処理において、パッケージは、該パッケージの各端子が回路基板上の対応するコンタクトパッドと位置が合うように該回路基板上に配置される。端子とコンタクトパッドとの間には、はんだ又は別の結合剤が設けられている。はんだを溶かすか若しくは「リフロー」するようにアセンブリを加熱するか又は他の方法で結合剤を活性化させることによって、パッケージを定位置に永久的に結合することができる。
【０００４】
多くのパッケージは、パッケージの端子に取り付けられた、通常は直径約０．１ｍｍ及び約０．８ｍｍ（５ミル及び３０ミル）のはんだボールの形態のはんだの塊を有している。パッケージの底面から突出したはんだボールのアレイを有するパッケージは一般に、ボールグリッドアレイパッケージすなわち「ＢＧＡ」パッケージと呼ばれる。ランドグリッドアレイパッケージすなわち「ＬＧＡ」パッケージと呼ばれる別のパッケージは、はんだで形成された薄い層すなわちランドによって基板に固定される。このタイプのパッケージは非常に小型にすることができる。一般に「チップスケールパッケージ」と呼ばれるパッケージは、パッケージに組み込まれたデバイスのエリアに等しいか又はそれよりも僅かだけ大きい回路基板のエリアを有する。これによりアセンブリ全体のサイズが減少し、基板上の様々なデバイス間で短い相互接続を用いることが可能となり、ひいてはデバイス間の信号伝搬時間が抑えられ、そのためアセンブリの高速動作が容易になるという点でこれは有利である。
【０００５】
パッケージングされた半導体チップは、多くの場合、「積層」構成として提供される。この積層構成では、ある１つのパッケージが例えば回路基板上に設けられ、別のパッケージがその第１のパッケージ上に実装される。このような構成によって、回路基板上の単一の占有面積内に複数の異なるチップを実装することができるとともに、パッケージ間の短い相互接続を提供することによって高速動作を更に容易にすることができる。多くの場合、この相互接続の距離は、チップ自体の厚みよりも僅かに大きいに過ぎない。チップパッケージの積層構造内で相互接続を実現するために、（最上部のパッケージを除いて）各パッケージの両面に機械的接続及び電気的接続のための構造を設けることが必要である。これは例えば、チップが実装される基板の両面にコンタクトパッド又はランドを設けることによって行われ、両パッドは導電性ビア等によって基板を貫通して接続される。下側の基板の上側のコンタクトとそれに次いで上にある基板の下側のコンタクトとの間の隙間を埋めるために、はんだボール等が用いられている。はんだボールは、コンタクト同士を接続するために、チップの高さよりも高くなくてはならない。積層チップ構成及び相互接続構造の例が、米国特許出願公開第２０１０／０２３２１２９号（「’１２９号公報」）に示されている。この公報の開示内容は、引用することによりその全体が本明細書の一部をなすものとする。
【発明の概要】
【０００６】
本分野における上述の進歩の一方で、超小型電子パッケージの製造及び試験における更なる改善が依然として求められている。
【０００７】
本開示の一態様は超小型電子ユニットを製造する方法に関する。本方法は、パターニング可能な金属要素を備えた構造体の導電性ボンディング面の形態をとる第１の面に複数のワイヤボンド（wire bond）を形成するステップを含む。このワイヤボンドは、第１の面に接合されたベース部と、該ベース部と第１の面とから離れた位置にある端面とを有するものとして形成される。ワイヤボンドは、ベース部と端面との間に広がるエッジ面を更に有している。本方法は、導電性層の第１の面の少なくとも一部分とワイヤボンドの一部分とを覆うように誘電性封止層を形成するステップも含み、これによりワイヤボンドの封止されていない部分は、端面と、封止層により覆われていないワイヤボンドのエッジ面の一部分とのいずれか又は両方となる。その後、金属要素が選択的にパターニングされ、封止層の少なくとも一部分により互いに間隔を置いて配置された第１の導電性要素が形成される。ワイヤボンドの少なくともいくつかは第１の導電性要素上に位置している。
【０００８】
導電性層の一部分を除去する際、超小型電子素子が構造体に設けられており、該超小型電子素子を導電性層と電気的に接続することができる。誘電性封止層を形成するステップは、超小型電子素子が導電性層と電気的に接続された状態で、封止層が導電性層の少なくとも１つの面を少なくとも部分的に覆うものとなるように行うことができる。第１の導電性要素の少なくともいくつかは、ワイヤボンドの個々の１つと超小型電子素子との間で電気的に接続することができる。
【０００９】
本方法の一実施例は、封止層の第２の面に再分配層（redistribution layer）を形成するステップを更に含むことができる。再分配層は、ワイヤボンドの露出していない部分から少なくとも１つの横方向に変位した導電性コンタクトを備えたものとすることができる。
【００１０】
ワイヤボンドの少なくともいくつかは、ワイヤボンドの端面がワイヤボンドのベース部から１以上の横方向に変位したものとなるように形成することができる。一実施例では、ワイヤボンドのベース部は第１の最小ピッチを有する第１のパターンで配置することができ、ワイヤボンドの封止されていない部分は前記第１の最小ピッチよりも大きい第２の最小ピッチを有するパターンで配置することができる。あるいは、ベース部は第１の最小ピッチを有する第１のパターンで配置することができ、ワイヤボンドの封止されていない部分は前記第１の最小ピッチよりも小さい第２の最小ピッチを有するパターンで配置することができる。
【００１１】
本方法は、誘電性層の第２の面に第２の導電性要素を形成することを更に含むことができる。第２の導電性要素の少なくともいくつかは、ワイヤボンドの封止されていない部分の少なくともいくつかの各々と接続することができる。
【００１２】
導電性層の一部分を選択的に除去するステップは、少なくともいくつかの第１の導電性要素をコンタクトパッドとして形成することを含むことができる。このコンタクトパッドには、ユニットの他の要素と電気的に接続されていないワイヤボンドが電気的に接続される。
【００１３】
本方法は、グラインド又は研磨によってユニットを薄くするステップを更に含むことができる。一実施例では、封止層は、ワイヤボンドの端面が実質的に覆われるような当初の厚さを有するものとして形成することができる。ユニットを薄くするステップは、端面が封止層により封止されないものとなるように封止層の一部分を除去することを含むことができる。
【００１４】
封止層を形成するステップは、導電性層の第１の面とワイヤボンドの少なくともエッジ面とに封止材を分注（dispense）することを含むことができる。また、封止層を形成するステップは、封止材を、導電性層と、ワイヤボンドの少なくともエッジ面と、少なくとも超小型電子素子の面とに接触させて形作ることを含むことができる。
【００１５】
本方法は、導電性層の部分を選択的に除去する前に、導電性層の、ワイヤボンドと反対側の面から担体を除去することを更に含むことができる。
【００１６】
一実施形態では、導電性層の厚さは２０ミクロン未満とすることができる。
【００１７】
本開示の別の態様は超小型電子パッケージを製造する方法に関する。本方法は、製造過程にあるユニット（in process unit）の導電性層の第１の面に複数のワイヤボンドを形成することを含む。製造過程にあるユニットは、該ユニットの一部分と電気的に接続され、該ユニットに接合された少なくとも１つの超小型電子素子を有している。ワイヤボンドは、第１の面に接合されたベース部と、ベース部と第１の面とから離れた位置にある端面とを有するものとして形成される。ワイヤボンドは、ベース部と端面との間に広がるエッジ面を更に有している。本方法は、導電性層の第１の面の少なくとも一部分と、少なくとも１つの超小型電子素子の少なくとも一部分と、ワイヤボンドの部分とを覆うように誘電性封止層を形成することも含み、これにより、ワイヤボンドの封止されていない部分が、端面と、封止層により覆われていないワイヤボンドのエッジ面の一部分とのいずれか又は両方となる。導電性層の一部分は選択的に除去され、第１の導電性要素が形成される。第１の導電性要素の少なくともいくつかはワイヤボンドの少なくともいくつかと電気的に接続され、第１の導電性要素の少なくともいくつかは、超小型電子素子が電気的に接続された導電性層の一部分のうちの少なくともいくつかを有している。
【００１８】
本開示の別の態様は超小型電子ユニットを製造することに関する。本方法は、パターニング可能な金属要素を備えた構造体の導電性ボンディング面である第１の面に複数のワイヤボンドを形成することを含む。ワイヤボンドは、第１の面に接合されたベース部と、ベース部と第１の面とから離れた位置にある端面とを有している。ワイヤボンドは、ベース部と端面との間に広がるエッジ面を更に有している。ワイヤボンドを形成する際、導電性層は、少なくともいくつかのエッジにおいて互いに接着した複数の領域を有している。また本方法は、導電性層の第１の面の少なくとも一部分とワイヤボンドの一部分とを覆うように誘電性封止層を形成することも含み、これによりワイヤボンドの封止されていない部分が、端面と、封止層により覆われていないワイヤボンドのエッジ面の一部分とのいずれか又は両方となる。封止層の一部分を選択的に除去するときに、複数の超小型電子素子は、導電性層の領域の少なくともいくつかの各々に電気的に接続される、少なくとも１つの超小型電子素子を有する製造過程にあるユニットの形態で導電性層に接合される。その後、金属要素を選択的にパターニングし、封止層の少なくとも一部分により互いに間隔を置いて配置された第１の導電性要素を形成する。ワイヤボンドの少なくともいくつかは第１の導電性要素の上に位置する。その後、製造過程にあるユニットは複数の超小型電子ユニットに分けられる。これら複数の超小型電子ユニットはそれぞれ、導電性層の領域の第１の導電性要素と、この第１の導電性要素と電気的に接続された少なくとも１つの超小型電子素子とを有している。
【００１９】
本開示の別の態様は超小型電子アセンブリを製造する方法に関する。本方法は、製造過程にあるユニットの導電性層の第１の面に複数のワイヤボンドを形成することを含む、第１の超小型電子パッケージを製造することを含む。製造過程にあるユニットは、該ユニットに接合されるとともに該ユニットの一部分と電気的に接続された少なくとも１つの超小型電子素子を有している。ワイヤボンドは、第１の面に接合されたベース部と、ベース部と第１の面とから離れた位置にある端面とを有するものとして形成される。ワイヤボンドは、ベース部と端面との間に広がるエッジ面を更に有している。第１の超小型電子パッケージの製造は、導電性層の第１の面の少なくとも一部分と、少なくとも１つの超小型電子素子の少なくとも一部分と、ワイヤボンドの一部分とを覆うように誘電性封止層を形成することも含む。これにより、ワイヤボンドの封止されていない部分が、端面と、封止層により覆われていないワイヤボンドのエッジ面の一部分とのいずれか又は両方となる。その後、導電性層の一部分を選択的に除去し、その導電性層の第１の導電性要素が形成される。第１の導電性要素の少なくともいくつかはワイヤボンドの少なくともいくつかと電気的に接続されるとともに、第１の導電性要素の少なくともいくつかは、超小型電子素子が電気的に接続された導電性層の一部分のうちの少なくともいくつかを有している。本方法は、第１の超小型電子パッケージを第１のパッケージの封止層の第２の面上に設けられた第２の超小型電子パッケージと接合することも含む。第２の超小型電子パッケージは、その第２の超小型電子パッケージの第１の面において露出した複数のコンタクトを備えている。第１の超小型電子パッケージを第２の超小型電子パッケージと接合することは、第１の超小型電子パッケージのワイヤボンドの封止されていない部分を第２の超小型電子パッケージのコンタクトと電気的に接続することを含む。
【００２０】
本開示の別の態様は、少なくとも１つの超小型電子素子を備えた超小型電子パッケージに関する。本パッケージは、パッケージの取付面（mounting surface）において露出した端子を備えた第１の導電性要素を更に備えている。第１の導電性要素の少なくともいくつかは、第１の導電性要素と一体に形成されたビアにより少なくとも１つの超小型電子素子に電気的に接続されている。本パッケージは、導電性要素の各々に接合されるとともに誘電性封止層の第１の面の近傍にあるベース部と、ベース部から離れた位置にある端面とを有するワイヤボンドを更に備えている。各ワイヤボンドには、ベース部とワイヤボンドの端面との間に広がるエッジ面が形成されている。本パッケージは、第１の面と、第１の面から離れた位置にある第２の面とを有する誘電性封止層も含む。第１の面の少なくとも一部分はパッケージの取付面において露出している。誘電性封止層は、その封止層によってワイヤボンドが互いに間隔を置いて配置されるものとなるようにワイヤボンド間の空間を満たしている。ワイヤボンドの封止されていない部分は、封止層の第２の面において封止層により覆われていない、ワイヤボンドの端面の少なくとも一部分である。
【００２１】
ワイヤボンドの封止されていない部分のうちの少なくともいくつかは、ワイヤボンドの各々のベース部から少なくとも１つの横方向に変位したものとすることができる。
【００２２】
本パッケージは、第２の超小型電子素子を更に備えたものとすることができる。一実施例では、第１の超小型電子素子は、誘電性層の第１の面に向いて位置する、第１の超小型電子素子の前面において露出したコンタクトを含むことができる。第２の超小型電子素子は、誘電性層の第２の面に向いて位置する、第２の超小型電子素子の前面において露出したコンタクトを含むことができる。このような実施例において、本パッケージは、封止層の第２の面において露出した第２の導電性要素を更に備えていてもよい。第２の導電性要素の少なくともいくつかは、第２の超小型電子素子のコンタクトの各々と、ワイヤボンドの封止されていない部分の各々との間で接続することができる。第１の超小型電子素子と第２の超小型電子素子とは、第１の超小型電子素子の少なくとも１つのコンタクトと第２の超小型電子素子の少なくとも１つのコンタクトとに電気的に接続された、少なくとも１つのワイヤボンドにより電気的に接続することができる。あるいは、第２の超小型電子素子は、第２の超小型電子素子のコンタクトのうちの１つと、第２の超小型電子素子の各々との間で接合されたワイヤボンドにより、第２の導電性要素のうちの１つと接続することができる。別の実施例において、第１の超小型電子素子と第２の超小型電子素子とは、第２の超小型電子素子のコンタクトと、封止層の第１の面において露出した導電性要素の各々とに接合されたワイヤボンドにより電気的に接続することができる。
【００２３】
超小型電子アセンブリは、上述の第１の超小型電子パッケージと、超小型電子素子と第２の超小型電子パッケージの面において露出した端子とを備えた第２の超小型電子パッケージとを備えたものとすることができる。これらの端子は超小型電子素子と電気的に接続することができる。さらに、第２の超小型電子パッケージは第１の超小型電子パッケージの上に設けることができる。第２の超小型電子パッケージは、第１の超小型電子パッケージのワイヤボンドの封止されていない部分のうちの少なくともいくつかに電気的に接続された、第１の超小型電子パッケージの端子により、第１の超小型電子パッケージにボンディングすることができる。
【００２４】
本システムは、上述の超小型電子パッケージと、１以上の電子的構成要素とを備えたものとすることができる。
【００２５】
次に、本発明の様々な実施形態について添付図面を参照して説明する。これらの図面は、本発明のいくつかの実施形態を示しているに過ぎず、したがって、本発明の範囲を限定するものとみなされるべきでないことを理解されたい。
【図面の簡単な説明】
【００２６】
【図１．２】図１は、本開示の方法に基づくステップにより加工して超小型電子パッケージとすることのできる製造途中のユニットの平面図である。図２は、図１に示した製造途中のユニットの側面図である。
【図３．４．５】図３は、本方法の別の加工ステップに基づく、図１に示したような製造途中のユニットの平面図である。図４は、図３の製造途中のユニットの側面図である。図５は、図４に示した製造途中のユニットの一部分すなわちエリアＡの詳細図である。
【図６．７．８】図６は、本方法の別の加工プロセスに基づく、図１に示したような製造途中のユニットの平面図である。図７は、図６の製造途中のユニットの側面図である。図８は、図７に示した製造途中のユニットの一部分すなわちエリアＢの詳細図である。
【図９．１０．１１】図９は、本方法により得られる超小型電子パッケージの側面図である。図１０は、図９に示したパッケージのエリアＣの詳細図である。図１１は、本方法の更に別のオプショナルな加工ステップ後の、図１０に示したような詳細図である。
【図１２．１３】図１２は、本方法の更に別のオプショナルな加工ステップによる、図９に示したようなパッケージの側面図である。図１３は、図１１に示したパッケージの一部分すなわちエリアＤの詳細図である。
【図１４．１５】図１４は、本開示の方法の変形形態に基づくステップにより加工して超小型電子パッケージとすることのできる、製造途中のユニットの代替例を示している。図１５は、図１３に示した製造途中のユニットの一部分すなわちエリアＥの詳細図である。
【図１６．１７】図１６は、本方法の変形形態により得られる超小型電子パッケージの側面図である。図１７は、本方法の変形形態の更に別のオプショナルな加工ステップ後の、図１６に示したようなパッケージの一部分の詳細図である。
【図１８．１９】図１８は、超小型電子パッケージの代替例を示している。図１９は、図１８のパッケージの一部分すなわちエリアＦの詳細図である。
【図２０．２１．２２】図２０は、超小型電子パッケージの更に別の代替例を示している。図２１は、図１９のパッケージの一部分すなわちエリアＧの詳細図である。図２２は、超小型電子パッケージの更に別の代替例を示している。
【図２３．２４】図２３は、超小型電子パッケージの更に別の代替例を示している。図２４は、本明細書に示す様々な実施形態に基づく、１以上のパッケージを備えることのできる超小型電子アセンブリの一例を示している。
【発明を実施するための形態】
【００２７】
図面において、同様の特徴部分には同様の参照符号を付している。図９には、本開示の実施形態による超小型電子ユニット１０すなわち超小型電子パッケージ１０を示している。これに対し、図１〜図８には、本開示の別の実施形態に基づく方法による超小型電子パッケージの様々な製造段階を示している。図９の実施形態は、コンピュータ又は他の電子用途において用いられる半導体チップアセンブリ等のパッケージングされた超小型電子素子の形態の超小型電子パッケージ１０である。
【００２８】
図９の超小型電子パッケージ１０は超小型電子素子２２を備えている。超小型電子パッケージ１０は封止層４２内に埋め込むことができるか、あるいは、超小型電子パッケージ１０は、その１以上の面において、例えば表面若しくは裏面、又は表面と裏面との間に広がっているエッジ面において封止層と接触させることができる。封止層４２は、第１の面４３から第２の面４４へと広がった、ある厚さを有している。第１の面及び第２の面はそれぞれ、パッケージ１０の第１の取付面１１及び第２の取付面１２において少なくとも部分的に露出させることができる。厚さは、少なくとも超小型電子素子２２そのものの厚さと等しくすることができる。図９に示しているように、そして図５の平面図に示しているように、封止層４２は超小型電子素子２２の横方向外側に広がりを有するものとすることができる。封止層には、端面３５と端面３８との間で広がりを有する複数のワイヤボンド（wire bond）３２が埋め込まれている。端面３５と端面３８はそれぞれ、封止層に覆われておらず、端面３５と端面３８は、面４３及び面４４と同一平面上（例えばコプラナー（co-planar））とすることができる。この説明の目的のために、第１の面４３は、第２の面４４と向かい合って、又は第２の面４４から離れて位置しているものとして説明することができる。このような説明、及び、本明細書において用いる、要素の垂直方向の位置又は水平方向の位置に関する、このような要素の相対的位置の任意の他の説明は、図面内における要素の位置へ対応させるための例示の目的でのみなされるものであり、これに限定されるわけではない。
【００２９】
超小型電子素子２２は、半導体チップと、とりわけオンチップ集積受動素子（「ＩＰＯＣ」）の形態とすることのできる、複数の能動回路素子若しくは受動回路素子を有しているか又はその両方を有している別の同等のデバイスとのいずれかとすることができる。図９の実施形態では、超小型電子素子２２は、エッジの少なくとも一部分と、封止層４２に接触した（例えば、覆われた）裏面とを有している。超小型電子素子２２は、そのコンタクト２４がパッケージの第１取付面１１に隣接するものとなるように配置することができる。さらに、このような構成では、コンタクト２４は、封止層４２の第１の面４３に沿って広がりを有する導電性要素２８に接続されて、それぞれのワイヤボンド３２のベース部３４によって形成されているワイヤボンド３２の端面３５にてワイヤボンド３２と電気的に接続される。このベース部３４は、ワイヤボンド３２を形成する際に用いられるプロセスによる人為的生成物とすることができるとともに、図示しているようなボールボンディング、又はウェッジボンディング若しくはスティッチボンディング等によって形成されるベース部３４の形状とすることができる。図１５に示すような別の実施形態では、グラインド、ラッピング、研磨といった薄くするプロセス又は別の適切な手法等によって、製造時に、ベース部３４を部分的に又は完全に除去することができる。また、このような薄くするプロセス又は他のプロセスにより、ワイヤボンド３２の高さを低くして、端面３５を、ベース部３４の上にあったワイヤボンド３２の先端とすることもできる。一実施形態において、超小型電子コンタクト２４は、導電性（例えば、金属の）ビア２４により導電性要素２８と電気的に接続することができる。このビアには、１以上の金属によるめっき、スパッタリング又は蒸着等によって超小型電子素子のコンタクト２４上に設けられるビアが含まれ、この金属としては、銅、ニッケル、クロム、アルミニウム、金、チタン、タングステン、コバルトのうちの１以上の金属、又はこれらの１以上の合金等が挙げられるが、これらに限定されるわけではない。１つの例では、導電性要素は、金属性成分又は非金属性成分を有する液体の導電性マトリックス材料を堆積させ、その後、堆積させた導電性マトリックス材料を硬化させることによって形成することができる。例えば、本願の権利者が所有する米国特許出願第１３／１５８，７９７号に記載されているように、導電性マトリックス材料を堆積させて用いることができる。この特許出願の開示内容は、引用することにより本明細書の一部をなすものとする。
【００３０】
導電性要素２８は、封止層４２の第２の表面４５において露出させることのできるそれぞれの「コンタクト（contact）」又は「パッド」を備えていてもよい。本明細書で使用するように、導電性要素が、誘電体構造を有する別の要素の表面「において露出する（exposed at）」ものとして説明されている場合、これは、導電性構造が、誘電体構造の外側から誘電体構造の表面に向かって誘電体構造の表面に垂直な方向に移動する仮想的な点に接触させるために利用可能であることを意味する。そのため、誘電体構造の表面において露出している端子又は他の導電性構造は、その表面から突出したものとすることができるか、その表面と同一平面上とすることができるか、又は、その表面から凹み、誘電体内の穴又は窪みを通じて露出させることができる。一例において、導電性要素２８は、封止層４２の第１の表面４３において露出した平坦で薄い要素とすることができる。導電性要素２８は任意の適切な形状を有することができ、場合によっては、円形とすることができる。導電性要素２８は、トレース３１により、互いに、又は超小型電子素子２２と、又はその双方と電気的に相互接続することができる。また、導電性要素２８は、超小型電子素子２２の前面２６に沿って設けることができる。
【００３１】
図１１及び図１２に示しているように、追加の導電性要素２８を、封止層４２の第２の面４４において露出させることができる。このような導電性要素２９は、ワイヤボンド３２の端面３８に重なっているとともに、端面３８と電気的に接続することができる。他の変形形態では、このような導電性要素には、面４４に沿って、対応するワイヤボンドから少なくとも１つの横方向に変位したパッド２８が含まれ、そのパッド２８はトレース３０により端面３４においてそのワイヤボンドに接続することができる。
【００３２】
ワイヤボンド３２は、複数の導電性要素２８のうちの少なくともいくつかに対し、その面３０などにおいて接合することができる。ワイヤボンド３２は、そのベース部３４において導電性要素２８に接合することができるとともに、それぞれのベース部３４及び第１の面４３から離れるように、すなわち反対側に、端部３６まで広がったものとすることができる。ワイヤボンド３２の端部３６は、超小型電子素子２２と、超小型電子パッケージ１０内にあり、超小型電子素子２２に接続された他の任意の導電性特徴部とのいずれかに、電気的に接続されておらず、他の方法で接合されてもいないという点において「自由（free）」であると特徴付けることができる。換言すると、自由端部３６は、パッケージ１０外部の導電性特徴部への直接接続によるか、又は導電性要素２８若しくは本明細書において説明される他の特徴部を介した間接的な接続による電気的接続のために利用可能である。端部３６が、例えば封止層４２によって所定の位置に保持されるか、又は別の導電性機構に他の方法で接合されるか若しくは電気的に接続されることは、任意のこうした特徴部機構が超小型電子素子２２に電気的に接続されない限り、端部が本明細書で述べる「自由」でないということを意味するわけではない。逆に、ベース部３４は、本明細書で述べるように、超小型電子素子２２に直接的又は間接的に電気的に接続することができるため自由ではない場合がある。図９に示しているように、ベース部３４は、該ベース部３４と端部３６との間に形成されているワイヤボンド３２のエッジ面３７から外側に伸びるように丸みを帯びた形状とすることができる。ベース部３４の具体的なサイズ及び形状は、ワイヤボンド３２を形成するために使用される材料のタイプと、ワイヤボンド３２と導電性要素２８との間の接続部の所望の強度と、ワイヤボンド３２を形成するために使用される具体的なプロセスとのいずれかに応じて変えることができる。ワイヤボンド２８を作製する例示的な方法は、Otremba氏に対する米国特許第７，３９１，１２１号公報と、（ワイヤボンディングの一形態と考えることのできるウェッジボンディングの方法を記載している）米国特許出願公開第２００５／００９５８３５号公報と、本願と同一出願人による米国特許出願第１３／４６２１５８号、同第１３／４０４４０８号、同第１３／４０５１０８号、同第１３／４０５１２５号及び同第１３／４０４４５８号とに記載されており、これらの開示内容は、引用することによりその全体が本明細書の一部をなすものとする。
【００３３】
ワイヤボンド３２は、とりわけ、銅、金、ニッケル、はんだ、アルミニウム、又は金属合金による金属ワイヤをその面においてボンディングし、１以上の他のステップを行うことによって形成される。これにより、ベース部と、ワイヤが伸びる区間の長さの分だけ該ベース部から離れた、例えば反対側にある封止されていない面とを有するワイヤボンドが形成される。さらに、ワイヤボンド３２は、銅又はアルミニウム等の導電性材料のコアといった材料の組み合わせから作製することができ、さらに例えばコアを覆うように施されたコーティングを有するものとして作製することができる。コーティングは、とりわけ、アルミニウム、ニッケル、プラチナ又はパリジウム等の第２の導電性材料とすることができる。あるいは、コーティングは、絶縁ジャケット等の絶縁材料とすることができる。一実施形態では、ワイヤボンド３２を形成するために用いられるワイヤは、約１５μｍ〜約１５０μｍの厚み、すなわちワイヤの長さに垂直な寸法における厚みを有するものとすることができる。一般に、ワイヤボンド３２は、金属ボンディング面、すなわち構造体の第１の金属ボンディング面上において、ワイヤボンドツールを用いて形成することができる。以下に説明するような、ウェッジボンディングを用いる実施形態が含まれる他の実施形態では、ワイヤボンド３２は、最大約５００μｍの厚みを有するものとすることができる。ワイヤセグメントの先端は加熱され、ワイヤセグメントが結合される受容面（receiving surface）に対して押圧され、通常、導電性要素２８の表面に接合されたボール又はボール状のベース部３４が形成される。ワイヤボンドを形成する所望の長さのワイヤセグメントがボンディングツールから引き出され、その後、ボンディングツールは、所望の長さでワイヤボンドを分断又は切断することができる。例えば、アルミニウムのワイヤボンドを形成するために用いることのできるウェッジボンディングは、表面に対して概ね平行に存在するウェッジが形成されるように、ワイヤの加熱部分を受容面にわたって引っ張るプロセスである。ウェッジボンディングされたワイヤボンドは、その後、必要に応じて上方に曲げ、所望の長さ又は位置まで延長し、その後、切断することができる。特定の実施形態では、ワイヤボンドを形成するために用いられるワイヤは、シリンダ状の断面とすることができる。それ以外の場合には、ワイヤボンド又はウェッジボンディングされるワイヤボンドを形成するためにツールから送り出されるワイヤは、例えば、長方形又は台形等の多角形の断面を有するものとすることができる。
【００３４】
ワイヤボンド３２の自由端３６は、端面３８を形成したものとすることができる。端面３８は、複数のワイヤボンド３２の各々の端面３８により形成されるグリッド又はアレイ等のパターンでコンタクトの少なくとも一部を形成することができる。図５及び図６は、端面３８によって形成されるこうしたコンタクトのアレイについての例示的なパターンを示している。こうしたアレイは、エリアアレイ構成で形成することができ、その変形形態は、本明細書で述べる構造を使用して実施することができる。図示されたものの変形形態では、図５のグリッドパターン又はアレイパターンの全ての位置においてワイヤボンドの端面が必要とされるわけではない。こうしたアレイは、超小型電子アセンブリ１０を、プリント回路基板（「ＰＣＢ」）又は他のパッケージングされた超小型電子素子（その例を図２３に示す）等の別の超小型電子構造に対して電気的及び機械的に接続するために使用することができる。こうした積層式配置構成では、ワイヤボンド３２及び導電性要素２８は、それぞれが異なった信号電位を有する複数の電子信号を、それらを通して搬送して、様々な信号が、単一積層体内の異なった超小型電子素子によって処理されるようにすることができる。各端面３８がある特定の位置に配列されているグリッドパターン又はアレイパターンは、ベース部３４が配列されるグリッドパターン又はアレイパターンと同じ位置に配列することもできるし、異なる位置に配列することもできる。ワイヤボンド３２が略垂直に配置されている、図９の例では、こうしたアレイは同一とすることができる。図２２に示すような他の配置構成では、封止層４２の面４５に対して角度のついたワイヤボンド５３２を備えたものとすることができ、これにより、端面３８のアレイがベース部３４のピッチよりも大きなピッチを有するものとなる。これとは逆の構成も可能である。さらに、上述したように、導電性要素２８は、トレース３１によって電気的に接続される端面３５又は３８から横方向に変位させることができる。この配置構成によれば、面４３及び４４にわたって異なるピッチを提供することができるか、又はコンタクトの他の様々な配置構成を提供することもできる。
【００３５】
図２３に示すように、このようなパッケージ１０は、他の同様のパッケージ等を有する積層体として配置することができる。図２３は、このような２つの超小型電子パッケージ１０を示しているが、３つ、４つ又はそれより更に多くのそのような超小型電子パッケージ１０をこのような積層体に配置することができ、それらを、導電性要素２８をパネルコンタクト９２に接合するはんだ塊５２を用いて、回路パネル９０とともに組み立てることもできる。はんだ塊５２は、端面３８を導電性要素２８に電気的及び機械的に取付けること、又は導電性要素２８を他の導電性要素２８に接続すること等によってこうした積層体内で超小型電子アセンブリを相互接続するために使用することができる。
【００３６】
封止層４２は、超小型電子アセンブリ１０内の他の要素、特にワイヤボンド３２を保護する役割を果たす。これにより、構造体を試験することによる損傷、又は超小型電子構造体に対する他の、移送若しくは組立て時の損傷をより受けにくい、より強固な構造体が可能となる。封止層４２は、米国特許出願公開第２０１０／０２３２１２９号公報に記載されている誘電性材料等の、絶縁特性を有する誘電性材料から形成することができる。この公報は、引用することにより本明細書の一部をなすものとする。
【００３７】
上述したように、図２２は、ワイヤボンド５３２を有する超小型電子アセンブリ５１０の一実施形態を示している。このワイヤボンド５３２は、各ベース部５３４の真上に位置していない端部５３６を有している。すなわち、ある平面を実質的に定めるように２つの横方向に広がるものとして基板５１２の第１の表面５１４を考えると、端部５３６又は各ワイヤボンド５３２のうちの少なくとも１つのワイヤボンド５３２は、対応するベース部５３４の横方向位置から上記横方向の少なくとも１つの方向に変位している。図２２に示すように、ワイヤボンド５３２は、図９の実施形態の場合と同様に、その長手軸に沿って実質的に真っ直ぐなものとすることができ、この長手軸は、封止層５４２の第２の表面５４５に対して角度５４６により角度がつけられている。図５の断面図は、第１の表面５１４に垂直な第１の平面における角度５４６を示しているだけであるが、ワイヤボンド５３２はまた、該第１の平面と第２の表面５４５との両方に垂直な別の平面内で第１の表面５１４に対して角度付けすることができる。こうした角度は、角度５４６と実質的に等しいか又は異なったものとすることができる。すなわち、ベース部５３４に対する端部５３６の変位は、２つの横方向のものとすることができ、各方向に同じ距離又は異なった距離のものとすることができる。
【００３８】
一実施形態では、ワイヤボンド５３２のうちの種々のワイヤボンドは、アセンブリ５１０全体を通して異なる方向に異なる量だけ変位したものとすることができる。こうした配置構成は、アセンブリ５１０が、基板５４４のレベルに比べて表面５４５のレベルにおいて異なったように構成されるアレイを有することを可能にする。例えば、アレイは、第２の表面５４５のレベルにおけるものよりも表面５４４においてより小さな全体エリアを覆っているか又はより小さなピッチを有するものとすることができる。さらに、幾つかのワイヤボンド５３２は、異なったサイズのパッケージングされた超小型電子素子の積層式配置構成を収容できるようにするために、超小型電子素子５２２の上方に位置する端部５３６を有することができる。別の実施形態では、ワイヤボンドは、湾曲部分を設けることによって、この横方向への変位を実現することができる。このような湾曲部分は、ワイヤボンド形成プロセス時の追加のステップにおいて形成することができ、例えば、ワイヤ部分が所望の長さまで引き出されている間に設けることができる。このステップは、単一の装置の使用を含めて、利用可能なワイヤボンディング装置を用いて行うことができる。このような湾曲部分は、必要に応じて様々な形状とすることができ、ワイヤボンドの端部の所望の位置を実現することができる。例えば、湾曲部分は様々な形状のＳ字型曲線として形成することができる。この例は、［先行ＢＶＡ事例を参照］に更に記載されている。
【００３９】
図１〜図８は、超小型電子パッケージ１０の製造方法の様々な段階における超小型電子パッケージ１０を示している。図１及び図２には、パターニング可能な金属要素２８’を備えた構造体に超小型電子素子２２がボンディングされた段階における超小型電子パッケージ１０を示している。図１の平面図に示しているように、上記構造体は、第１の方向１５及び第２の方向１７に広がり、パッケージ１０の全体的な形状を定める金属若しくは他の導電性材料の層を備えているか、又はそのような材料の層から構成されたものとすることができる。超小型電子素子２２は、例えば、完全には硬化していない接着層又はポリマー材料を用いて導電性材料層２８’にボンディングをして、組み立てることができる。いくつかの実施形態において、上記構造体は、製造中の少なくともいくつかの段階において、支持層又は支持デバイス、例えば、導電性材料２８’を支持する担体を備えたものとすることができる。この支持層は、封止層４２を形成した後に除去することができる。
【００４０】
図２及び図３は、導電性要素２８’の表面３０’上の所定の位置にワイヤボンド３２が接合された超小型電子パッケージ１０を示している。上述したように、ワイヤボンド３２は、ワイヤセグメントの端部を加熱して該端部を軟化させ、導電性要素２８に押し付けて該導電性要素２８に対する堆積ボンド部を形成し、ベース部３４を形成して、付着させることができる。その後、ワイヤは、導電性要素２８から引き出され、ワイヤボンド３２の端部３６及び端面３８を形成するべく切断される前に、必要に応じて、指定された形状になるよう操作される。あるいは、ワイヤボンド３２は、例えば、アルミニウムワイヤを用いたウェッジボンディングにより形成することができる。ウェッジボンディングは、ワイヤボンドの端部付近のワイヤの一部分を加熱し、そのワイヤの一部分を、導電性要素２８に圧力を加えた状態で導電性要素２８に沿って引っ張ることによって形成される。こうしたプロセスは、米国特許第７，３９１，１２１号公報に更に記載されており、その開示内容は、引用することによりその全体が本明細書の一部をなすものとする。またこうしたプロセスは、上記において引用した米国特許出願第１３／４０２１５８号に更に記載されている。
【００４１】
図５〜図７に示しているように、封止層４２が、導電性材料層２８’の表面３０’を覆うように付着されることによって超小型電子パッケージ１０に付加されている。この封止層４２は、導電性材料層２８’の上方かつワイヤボンド３２のエッジ面３７に沿って広がっている。また、封止層４２は、超小型電子素子２２の少なくとも一部分に沿って広がったものとすることができる。この一部分には、超小型電子素子２２の前面と裏面とエッジ面とのうちの少なくとも１つが含まれる。別の例では、封止層４２は、超小型電子素子２２から横方向に間隔を置いて設ける等により、超小型電子素子２２のいずれの部分にも接触しないように形成することができる。封止層４２は、図４に示した段階における超小型電子パッケージ１０を覆うように、樹脂などの封止材を堆積させることによって形成することができる。これは、例えば、パッケージ１０を受け入れることのできる封止層４２の所望の形状に合ったキャビティを有する適切に構成された型にパッケージ１０を配置することによって行うことができる。こうした型及び型により封止層を形成する方法は、米国特許出願公開第２０１０／０２３２１２９号公報に示され記載されているようなものとすることができ、その開示内容は、引用することによりその全体が本明細書の一部をなすものとする。あるいは、封止層４２は、少なくとも部分的に柔軟（compliant）な材料を用いて所望の形状に事前に作製しておくことができる。この場合、誘電性材料の柔軟な特性により、ワイヤボンド３２及び超小型電子素子２２を覆うような位置に封止層４２を押し付けることができる。このようなステップにおいては、ワイヤボンド３２は柔軟な材料に入り込み、その材料内にそれぞれの穴が形成され、その穴に沿って封止層４２がエッジ面３７に接触することになる。さらに、超小型電子素子２２は、柔軟な材料を変形させて該柔軟な材料内に受け入れられるようにすることができる。柔軟な誘電性材料は、圧縮されて、外側表面４４上で端面３８を露出させることができる。あるいは、過剰で柔軟性のある誘電性材料の全てを封止層から除去して、ワイヤボンド３２の端面３８が覆われていないような表面４４を形成することができる。
【００４２】
一例では、封止層４２は、まず、該封止層の表面４４がワイヤボンド３２の端面３８から上方に間隔を置いて位置するものとなるように形成される。端面３８を露出させるにあたっては、端面３８の上にある封止層４２の一部分を除去し、図７に示しているように端面３８と実質的に同一平面上にある新たな表面４４を露出させることができる。あるいは、既に表面４４が端面３８と実質的に同一平面上にあるものとなるように、又は、表面４４が端面３８の下に位置するものとなるように、封止層４２を形成することもできる。封止層４２の一部分の除去は、必要に応じて、研削、ドライエッチング、レーザエッチング、ウェットエッチング、ラッピング等によって行うことができる。また、必要に応じて、ワイヤボンド３２の端部３６の一部分を同じステップ又は別のステップで除去し、表面４４と実質的に同一平面上にあり、実質的に平坦（又はプラナー（planar））な端面３８を得ることができる。特定の例では、型を用いずに、超小型電子素子２２とワイヤボンド３４とパターニング可能な導電性要素２８’とに対して封止を施すことができる。そして、封止材を施した後に過剰な封止材を、例えば研磨又は１以上の上記方法によって除去し、ワイヤボンドの端面を露出させることができる。
【００４３】
誘電性層４２を形成した後に、化学エッチング又は機械エッチング（レーザエッチング等）によって導電性材料層２８’をパターニングし、導電性材料層２８’の一部分を除去し、導電性材料層２８’の所望の位置にある部分を残すことによって、導電性要素２８及び／又はトレース３１を作製し、所望の導電性要素２８又はトレース３１を形成することができる。これにより、ワイヤボンド３２と超小型電子素子２２のコンタクト２４との間の選択的な相互接続を作製するか、又は各ワイヤボンド３２から変位した導電性要素２８を形成することができ、該導電性要素２８はトレース３１によりワイヤボンド３２と接続させることができる。ある実施形態では、導電性ビア２５を形成して、トレース３１又はパッドの形態の導電性特徴部２８を超小型電子コンタクト２４と接続させることができる。
【００４４】
次に、図１０に示しているように、パッケージ１０を薄くして、面４４とワイヤボンド３２の端面３８とを平坦化することができる。これには、超小型電子素子２２の表面を面４４において露出させることが含まれる場合があり、それには超小型電子素子２２自体を薄くすることが含まれる場合もある。加えて又は代替的には、導電性特徴部２８及び／又はトレース３１を面４４上に上述したように形成することができる。これは、導電性層を面４４に堆積させるか又は接合し、続いて該導電性層をパターニングして前記導電性要素２８とトレース３１とを形成することによって行うことができる。
【００４５】
図１５及び図１６には、図９に示した超小型電子パッケージと構造上似ているものの、「上向き（face-up）」に配置されている超小型電子素子１１０を備えた超小型電子パッケージ１１０を示している。この構成においては、超小型電子コンタクト１２４は封止層１４２の表面１４４を向いて位置している。さらに、超小型電子素子１２２は、表面１４４に露出した導電性特徴部１２８及びトレース１３１によってワイヤボンド１３２のパターンと接続することができる。図１５及び図１６に示しているように、これらトレース１３１及び導電性特徴部１２８は、表面１４４からコンタクト１２４へと広がっている金属ビア１２５によって、超小型電子コンタクト１２４と接続することができる。
【００４６】
図１５に示したように、面１４４において露出したトレース１３１及び導電性特徴部１２８によってなされるルーティングは、パッケージ１１０内の唯一のルーティングとすることができる。面４５は削られて導電性材料層１２８’が除去され（図１４）、また、これによって、封止材と、ベース部１３４と、アタッチメント層１２０の全て又は一部分とを更に除去することができる。あるいは、図１６に示しているように、導電性ルーティング要素は、面１４５におけるアレイ状の濡れ性（wettable）コンタクトのため、又は該コンタクトの再配置のために、面１４５に含めることもできる。他の例では、特定のワイヤボンドは、面１４４にわたってルーティングをすることによって、超小型電子素子１２２と接続することができ、そして超小型電子素子１２２は、そのような特定のワイヤボンドと接続された面１４５にわたってルーティングをすることにより、別のワイヤボンドと接続することができる。
【００４７】
図１３及び図１４は、図１５及び図１６に示した、完成した超小型電子パッケージ１１０のいずれかを得ることのできる加工段階における超小型電子パッケージ１１０を示している。具体的には、図１３及び図１４は、導電性材料層１２８’の上で上向きの（face-up）超小型電子素子１２２がボンディングされたパッケージ１１０を示している。同様に、ワイヤボンド１３２は導電性材料層２８’の面３０’に接合されており、これは上述のプロセスのうちの任意の１つに従って形成されている。さらに、上述の様々なプロセスのうちのいずれかに従って、封止層１４２が、面１３０’の露出部分を覆い、かつワイヤボンド１３２及び超小型電子素子１２２を覆うように設けられている。続いて、導電性要素１２８及びトレース１３１の形態のルーティング回路部が封止層１４２の面１４４上に形成され、ワイヤボンド１３２が超小型電子素子１２２に接続されている。
【００４８】
このような点で、パッケージ１１０は、材料を除去するためのグラインド、研磨、ラッピング又は上述した他の手法によって更に加工することができ、結果として図１５に示したようなパッケージ１１０を得ることができる。あるいは、図８及び図９を参照して上述したように、導電性材料層１２８’をパターニングして所望の構成の導電性要素１２８及びトレース１３１を形成することにより追加のルーティング部を形成することができる。
【００４９】
図１７〜図２１は、全体的な構造が上述のパッケージに似ているものの、複数の超小型電子素子を利用したパッケージの様々な構成を示している。一例では、図１７及び図１８は、封止層２４２において下向き（face-down）に配置されて埋め込まれた超小型電子素子２２２Ａと、上向き（face-up）に配置された別の超小型電子素子２２２Ｂとを有する超小型電子パッケージ２１０を示している。このパッケージ２１０では、封止層２４２の面２４４及び面２４５の両方において相互接続された導電性要素２２８及びトレース２３１の形態にある導電性ルーティング回路部を利用することができる。加えて、特定のワイヤボンド２３２を用いて、ルーティング回路部により、超小型電子素子２２２Ａを超小型電子素子２２２Ｂと電気的に接続することができる。このルーティング回路部は、各端面３５及び３８のそれぞれにおいてこのような特定のワイヤボンドを、超小型電子素子２２２Ａ及び２２２Ｂにおける少なくとも１つのコンタクト２２４に互いに接続する。このパッケージ２１０は、図１〜図１６を参照して上述したパッケージと同様の方法によって作製することができる。
【００５０】
図１９及び図２０は、図１７及び図１８に示したパッケージに似ているものの、上向きの配置で超小型電子素子３２２Ｂの面３２６の上にボンディングされた別の超小型電子素子３２２Ｃを備えた超小型電子パッケージ３１０の構造を示している。超小型電子素子３２２Ｂを、面３４４上の導電性ルーティング回路部へと容易に接続するために、超小型電子素子３２２Ｃを超小型電子素子３２２Ｂよりも小さくするか、又は超小型電子素子３２２Ｃを超小型電子素子３２２Ｂからオフセットしたものとすることで、超小型電子素子３２２Ｂのコンタクト３２４が超小型電子素子３２２Ｃによって覆われないようにすることができる。この場合の接続は、素子コンタクト３２４に接続された金属ビア３２５と、超小型電子素子３２２Ｂのコンタクト３２４に接合されているとともに面３４４において封止層３４２により覆われていない別のワイヤボンド３６４とのいずれかによって行うことができる。上述したように、超小型電子素子３２２Ａ、３２２Ｂ及び３２２Ｃのうちの任意のものの間のルーティングは、適切に構成されたルーティング回路が接続された特定のワイヤボンド３３２によって行うことができる。
【００５１】
図２１に示す別の例では、超小型電子パッケージ４１０は、図１７及び図１８に示したものと同様のものとしつつ、（封止層４４２の面４４４を向いて配置された）超小型電子素子４２２Ｂの１以上のコンタクト４２４と、封止層４４２の面４４５におけるルーティング回路部の一部分との間を接続する別のワイヤボンド４６６を備えている。図示の例においては、このようなワイヤボンド４６６を用いて、封止層４４２の面４４５に向くように配置された、コンタクト４２４を有する超小型電子素子４２２Ｂと超小型電子素子４２２Ａとの間を接続することができる。図示しているように、ワイヤボンド４６６はトレース４３１（又は、必要に応じて導電性要素）と接合させることができ、このトレース４３１は、超小型電子素子４２２Ａの素子コンタクト４２４と電気的に接続している金属ビア４２５に更に接続されている。
【００５２】
上記構造は、多様な電子システムを構成する際に利用することができる。例えば、本発明の別の実施形態によるシステム６１１は、上記のような超小型電子パッケージ６１０に加えて、別の電子的構成要素６１３及び６１５を有している。図示の例では、構成要素６１３は半導体チップであり、構成要素６１５は表示画面であるが、任意の別の構成要素を用いることもできる。明確に説明するために図２４には別の構成要素を２つしか示していないが、当然、本システムは任意の数の構成要素を有するものとすることができる。上記超小型電子パッケージ６１０は、例えば、図９に関連して上記で説明したような超小型電子パッケージ、又は図２３を参照しながら説明したような複数の超小型電子パッケージを組み込んだ構造体とすることができる。パッケージ６１０は、図１３〜図２２において説明した実施形態のうちのいずれか１つを更に含んだものとすることができる。別の変形形態では、複数の変更を加えることができ、任意の数のそのような構造を用いることができる。
【００５３】
超小型電子パッケージ６１０並びに構成要素６１３及び６１５は、破線により示している共通のハウジング６１９内に設けられ、所望の回路を構成するために必要に応じて互いに電気的に相互接続されている。図示の例示的なシステムでは、本システムは、フレキシブルプリント回路基板等の回路パネル６１７を有し、この回路パネルは、構成要素を互いに相互接続する多数の導体６２１を有し、そのうちの１つのみを図２４に示している。しかし、これは例示にすぎず、電気的接続を行うのに適した任意の構造を用いることができる。
【００５４】
ハウジング６１９は、例えば、携帯電話又は携帯情報端末において使用可能なタイプのポータブル型ハウジングとして示されており、画面６１５は該ハウジングの表面に露出している。超小型電子パッケージ６１０が撮像チップ等の感光性素子を有している場合、光をその構造体まで送るためのレンズ６２３又は他の光学デバイスも設けることができる。繰り返すが、図２４に示した、簡略化されたシステムは例示に過ぎない。デスクトップコンピュータ、ルータ等の一般的に固定構造と見なされるシステムを含む他のシステムも、上記で説明した構造を用いて作ることができる。
【００５５】
本明細書において特定の実施形態を参照しながら本発明を説明してきたが、これらの実施形態は本発明の原理及び応用形態を例示したものに過ぎないことを理解されたい。それゆえ、以下の特許請求の範囲によって定められるような本発明の趣旨及び範囲から逸脱することなく、例示的な実施形態に数多くの変更を加えることができること、及び他の構成をとることができることを理解されたい。
【図１】
2015517745.tif 000003
【図２】
2015517745.tif 000004
【図３】
2015517745.tif 000005
【図４】
2015517745.tif 000006
【図５】
2015517745.tif 000007
【図６】
2015517745.tif 000008
【図７】
2015517745.tif 000009
【図８】
2015517745.tif 000010
【図９】
2015517745.tif 000011
【図１０】
2015517745.tif 000012
【図１１】
2015517745.tif 000013
【図１２】
2015517745.tif 000014
【図１３】
2015517745.tif 000015
【図１４】
2015517745.tif 000016
【図１５】
2015517745.tif 000017
【図１６】
2015517745.tif 000018
【図１７】
2015517745.tif 000019
【図１８】
2015517745.tif 000020
【図１９】
2015517745.tif 000021
【図２０】
2015517745.tif 000022
【図２１】
2015517745.tif 000023
【図２２】
2015517745.tif 000024
【図２３】
2015517745.tif 000025
【図２４】
2015517745.tif 000026
【手続補正書】
【提出日】平成27年1月22日(2015.1.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
【図１．２】図１は、本開示の方法に基づくステップにより加工して超小型電子パッケージとすることのできる製造途中のユニットの平面図である。図２は、図１に示した製造途中のユニットの側面図である。
【図３．４．５】図３は、本方法の別の加工ステップに基づく、図１に示したような製造途中のユニットの平面図である。図４は、図３の製造途中のユニットの側面図である。図５は、図４に示した製造途中のユニットの一部分すなわちエリアＡの詳細図である。
【図６．７．８】図６は、本方法の別の加工プロセスに基づく、図１に示したような製造途中のユニットの平面図である。図７は、図６の製造途中のユニットの側面図である。図８は、図７に示した製造途中のユニットの一部分すなわちエリアＢの詳細図である。
【図９．１０．１１】図９は、本方法により得られる超小型電子パッケージの側面図である。図１０は、図９に示したパッケージのエリアＣの詳細図である。図１１は、本方法の更に別のオプショナルな加工ステップ後の、図１０に示したような詳細図である。
【図１２．１３】図１２は、本方法の更に別のオプショナルな加工ステップによる、図９に示したようなパッケージの側面図である。図１３は、図１２に示したパッケージの一部分すなわちエリアＤの詳細図である。
【図１４．１５】図１４は、本開示の方法の変形形態に基づくステップにより加工して超小型電子パッケージとすることのできる、製造途中のユニットの代替例を示している。図１５は、図１４に示した製造途中のユニットの一部分すなわちエリアＥの詳細図である。
【図１６．１７】図１６は、本方法の変形形態により得られる超小型電子パッケージの側面図である。図１７は、本方法の変形形態の更に別のオプショナルな加工ステップ後の、図１６に示したようなパッケージの一部分の詳細図である。
【図１８．１９】図１８は、超小型電子パッケージの代替例を示している。図１９は、図１８のパッケージの一部分すなわちエリアＦの詳細図である。
【図２０．２１．２２】図２０は、超小型電子パッケージの更に別の代替例を示している。図２１は、図２０のパッケージの一部分すなわちエリアＧの詳細図である。図２２は、超小型電子パッケージの更に別の代替例を示している。
【図２３．２４】図２３は、超小型電子パッケージの更に別の代替例を示している。図２４は、本明細書に示す様々な実施形態に基づく、１以上のパッケージを備えることのできる超小型電子アセンブリの一例を示している。
【図２５】本発明の一実施形態におけるシステムの説明図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図９の超小型電子パッケージ１０は超小型電子素子２２を備えている。図１０に示しているように、超小型電子パッケージ１０は封止層４２内に埋め込むことができるか、あるいは、超小型電子パッケージ１０は、その１以上の面において、例えば表面若しくは裏面、又は表面と裏面との間に広がっているエッジ面において封止層と接触させることができる。封止層４２は、第１の面４３から第２の面４４へと広がった、ある厚さを有している。第１の面及び第２の面はそれぞれ、パッケージ１０の第１の取付面１１及び第２の取付面１２において少なくとも部分的に露出させることができる。厚さは、少なくとも超小型電子素子２２そのものの厚さと等しくすることができる。図１０に示しているように、そして図６の平面図にも示しているように、封止層４２は超小型電子素子２２の横方向外側に広がりを有するものとすることができる。封止層には、端面３５と端面３８との間で広がりを有する複数のワイヤボンド（wire bond）３２が埋め込まれている。端面３５と端面３８はそれぞれ、封止層に覆われておらず、端面３５と端面３８は、面４３及び面４４と同一平面上（例えばコプラナー（co-planar））とすることができる。この説明の目的のために、第１の面４３は、第２の面４４と向かい合って、又は第２の面４４から離れて位置しているものとして説明することができる。このような説明、及び、本明細書において用いる、要素の垂直方向の位置又は水平方向の位置に関する、このような要素の相対的位置の任意の他の説明は、図面内における要素の位置へ対応させるための例示の目的でのみなされるものであり、これに限定されるわけではない。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
超小型電子素子２２は、半導体チップと、とりわけオンチップ集積受動素子（「ＩＰＯＣ」）の形態とすることのできる、複数の能動回路素子若しくは受動回路素子を有しているか又はその両方を有している別の同等のデバイスとのいずれかとすることができる。図１０の実施形態では、超小型電子素子２２は、エッジの少なくとも一部分と、封止層４２に接触した（例えば、覆われた）裏面とを有している。超小型電子素子２２は、そのコンタクト２４がパッケージの第１取付面１１に隣接するものとなるように配置することができる。さらに、このような構成では、コンタクト２４は、封止層４２の第１の面４３に沿って広がりを有する導電性要素２８に接続されて、それぞれのワイヤボンド３２のベース部３４によって形成されているワイヤボンド３２の端面３５にてワイヤボンド３２と電気的に接続される。このベース部３４は、ワイヤボンド３２を形成する際に用いられるプロセスによる人為的生成物とすることができるとともに、図示しているようなボールボンディング、又はウェッジボンディング若しくはスティッチボンディング等によって形成されるベース部３４の形状とすることができる。図１６に示すような別の実施形態では、グラインド、ラッピング、研磨といった薄くするプロセス又は別の適切な手法等によって、製造時に、ベース部を部分的に又は完全に除去することができる。また、このような薄くするプロセス又は他のプロセスにより、ワイヤボンド１３２の高さを低くして、端面１３５を、ベース部の上にあったワイヤボンド１３２の先端とすることもできる。図１０を再び参照すると、一実施形態において、超小型電子コンタクト２４は、導電性（例えば、金属の）ビア２５により導電性要素２８と電気的に接続することができる。このビアには、１以上の金属によるめっき、スパッタリング又は蒸着等によって超小型電子素子のコンタクト２４上に設けられるビアが含まれ、この金属としては、銅、ニッケル、クロム、アルミニウム、金、チタン、タングステン、コバルトのうちの１以上の金属、又はこれらの１以上の合金等が挙げられるが、これらに限定されるわけではない。１つの例では、導電性要素は、金属性成分又は非金属性成分を有する液体の導電性マトリックス材料を堆積させ、その後、堆積させた導電性マトリックス材料を硬化させることによって形成することができる。例えば、本願の権利者が所有する米国特許出願第１３／１５８，７９７号に記載されているように、導電性マトリックス材料を堆積させて用いることができる。この特許出願の開示内容は、引用することにより本明細書の一部をなすものとする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
導電性要素２８は、封止層４２の第２の表面４４において露出させることのできるそれぞれの「コンタクト（contact）」又は「パッド」を備えていてもよい。本明細書で使用するように、導電性要素が、誘電体構造を有する別の要素の表面「において露出する（exposed at）」ものとして説明されている場合、これは、導電性構造が、誘電体構造の外側から誘電体構造の表面に向かって誘電体構造の表面に垂直な方向に移動する仮想的な点に接触させるために利用可能であることを意味する。そのため、誘電体構造の表面において露出している端子又は他の導電性構造は、その表面から突出したものとすることができるか、その表面と同一平面上とすることができるか、又は、その表面から凹み、誘電体内の穴又は窪みを通じて露出させることができる。一例において、導電性要素２８は、封止層４２の第１の表面４３において露出した平坦で薄い要素とすることができる。導電性要素２８は任意の適切な形状を有することができ、場合によっては、円形とすることができる。導電性要素２８は、トレース３１により、互いに、又は超小型電子素子２２と、又はその双方と電気的に相互接続することができる。また、導電性要素２８は、超小型電子素子２２の前面２０に沿って設けることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
図１２及び図１３に示しているように、追加の導電性要素２８を、封止層４２の第２の面４４において露出させることができる。このような導電性要素は、ワイヤボンド３２の端面３８に重なっているとともに、端面３８と電気的に接続することができる。他の変形形態では、このような導電性要素には、面４４に沿って、対応するワイヤボンドから少なくとも１つの横方向に変位したパッド２８が含まれ、そのパッド２８はトレース３１により端面においてそのワイヤボンドに接続することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
ワイヤボンド３２は、複数の導電性要素２８のうちの少なくともいくつかに対し、その面などにおいて接合することができる。ワイヤボンド３２は、そのベース部３４において導電性要素２８に接合することができるとともに、それぞれのベース部３４及び第１の面４３から離れるように、すなわち反対側に、端部３６まで広がったものとすることができる。ワイヤボンド３２の端部３６は、超小型電子素子２２と、超小型電子パッケージ１０内にあり、超小型電子素子２２に接続された他の任意の導電性特徴部とのいずれかに、電気的に接続されておらず、他の方法で接合されてもいないという点において「自由（free）」であると特徴付けることができる。換言すると、自由端部３６は、パッケージ１０外部の導電性特徴部への直接接続によるか、又は導電性要素２８若しくは本明細書において説明される他の特徴部を介した間接的な接続による電気的接続のために利用可能である。端部３６が、例えば封止層４２によって所定の位置に保持されるか、又は別の導電性機構に他の方法で接合されるか若しくは電気的に接続されることは、任意のこうした特徴部機構が超小型電子素子２２に電気的に接続されない限り、端部が本明細書で述べる「自由」でないということを意味するわけではない。逆に、ベース部３４は、本明細書で述べるように、超小型電子素子２２に直接的又は間接的に電気的に接続することができるため自由ではない場合がある。図１０に示しているように、ベース部３４は、該ベース部３４と端部３６との間に形成されているワイヤボンド３２のエッジ面３７から外側に伸びるように丸みを帯びた形状とすることができる。ベース部３４の具体的なサイズ及び形状は、ワイヤボンド３２を形成するために使用される材料のタイプと、ワイヤボンド３２と導電性要素２８との間の接続部の所望の強度と、ワイヤボンド３２を形成するために使用される具体的なプロセスとのいずれかに応じて変えることができる。ワイヤボンド３２を作製する例示的な方法は、Otremba氏に対する米国特許第７，３９１，１２１号公報と、（ワイヤボンディングの一形態と考えることのできるウェッジボンディングの方法を記載している）米国特許出願公開第２００５／００９５８３５号公報と、本願と同一出願人による米国特許出願第１３／４６２１５８号、同第１３／４０４４０８号、同第１３／４０５１０８号、同第１３／４０５１２５号及び同第１３／４０４４５８号とに記載されており、これらの開示内容は、引用することによりその全体が本明細書の一部をなすものとする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
ワイヤボンド３２の自由端３６は、端面３８を形成したものとすることができる。端面３８は、複数のワイヤボンド３２の各々の端面３８により形成されるグリッド又はアレイ等のパターンでコンタクトの少なくとも一部を形成することができる。図６及び図７は、端面３８によって形成されるこうしたコンタクトのアレイについての例示的なパターンを示している。こうしたアレイは、エリアアレイ構成で形成することができ、その変形形態は、本明細書で述べる構造を使用して実施することができる。図示されたものの変形形態では、図６のグリッドパターン又はアレイパターンの全ての位置においてワイヤボンドの端面が必要とされるわけではない。こうしたアレイは、超小型電子アセンブリ１０を、プリント回路基板（「ＰＣＢ」）又は他のパッケージングされた超小型電子素子（その例を図２４に示す）等の別の超小型電子構造に対して電気的及び機械的に接続するために使用することができる。こうした積層式配置構成では、ワイヤボンド３２及び導電性要素２８は、それぞれが異なった信号電位を有する複数の電子信号を、それらを通して搬送して、様々な信号が、単一積層体内の異なった超小型電子素子によって処理されるようにすることができる。各端面３８がある特定の位置に配列されているグリッドパターン又はアレイパターンは、ベース部３４が配列されるグリッドパターン又はアレイパターンと同じ位置に配列することもできるし、異なる位置に配列することもできる。ワイヤボンド３２が略垂直に配置されている、図９の例では、こうしたアレイは同一とすることができる。図２３に示すような他の配置構成では、封止層５４２の面５４４に対して角度（５４６）のついたワイヤボンド５３２を備えたものとすることができ、これにより、端面３８のアレイがベース部３４のピッチよりも大きなピッチを有するものとなる。これとは逆の構成も可能である。さらに、上述したように、導電性要素２８は、トレース３１によって電気的に接続される端面３５又は３８から横方向に変位させることができる。この配置構成によれば、面５４４及び５４５にわたって異なるピッチを提供することができるか、又はコンタクトの他の様々な配置構成を提供することもできる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
図２４に示すように、このようなパッケージ１０は、他の同様のパッケージ等を有する積層体として配置することができる。図２４は、このような２つの超小型電子パッケージ１０Ａ、１０Ｂを示しているが、３つ、４つ又はそれより更に多くのそのような超小型電子パッケージ１０をこのような積層体に配置することができ、それらを、導電性要素２８をパネルコンタクト９２に接合するはんだ塊５２を用いて、回路パネル９０とともに組み立てることもできる。はんだ塊５２は、端面３８を導電性要素２８に電気的及び機械的に取付けること、又は導電性要素２８を他の導電性要素２８に接続すること等によってこうした積層体内で超小型電子アセンブリを相互接続するために使用することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
図１０及び他の図にも示しているように、封止層４２は、超小型電子アセンブリ１０内の他の要素、特にワイヤボンド３２を保護する役割を果たす。これにより、構造体を試験することによる損傷、又は超小型電子構造体に対する他の、移送若しくは組立て時の損傷をより受けにくい、より強固な構造体が可能となる。封止層４２は、米国特許出願公開第２０１０／０２３２１２９号公報に記載されている誘電性材料等の、絶縁特性を有する誘電性材料から形成することができる。この公報は、引用することにより本明細書の一部をなすものとする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
上述したように、図２３は、ワイヤボンド５３２を有する超小型電子アセンブリ５１０の一実施形態を示している。このワイヤボンド５３２は、各ベース部３４の真上に位置していない端部５３６を有している。すなわち、ある平面を実質的に定めるように２つの横方向に広がるものとしてアセンブリ５１０の第１の表面５４４を考えると、端部５３６又は各ワイヤボンド５３２のうちの少なくとも１つのワイヤボンド５３２は、対応するベース部３４の横方向位置から上記横方向の少なくとも１つの方向に変位している。図２２に示すように、ワイヤボンド５３２は、図９の実施形態の場合と同様に、その長手軸に沿って実質的に真っ直ぐなものとすることができ、この長手軸は、封止層５４２の表面５４４に対して角度５４６により角度がつけられている。図５の断面図は、第１の表面５４４に垂直な第１の平面における角度５４６を示しているだけであるが、ワイヤボンド５３２はまた、該第１の平面と第２の表面５４４との両方に垂直な別の平面内で第１の表面５４４に対して角度付けすることができる。こうした角度は、角度５４６と実質的に等しいか又は異なったものとすることができる。すなわち、ベース部３４に対する端部５３６の変位は、２つの横方向のものとすることができ、各方向に同じ距離又は異なった距離のものとすることができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
一実施形態では、ワイヤボンド５３２のうちの種々のワイヤボンドは、アセンブリ５１０全体を通して異なる方向に異なる量だけ変位したものとすることができる。こうした配置構成は、アセンブリ５１０が、基板５４４のレベルに比べて表面５４５のレベルにおいて異なったように構成されるアレイを有することを可能にする。例えば、アレイは、第２の表面５４５のレベルにおけるものよりも表面５４４においてより小さな全体エリアを覆っているか又はより小さなピッチを有するものとすることができる。さらに、幾つかのワイヤボンド５３２は、異なったサイズのパッケージングされた超小型電子素子の積層式配置構成を収容できるようにするために、超小型電子素子５２２の上方に位置する端部５３６を有することができる。別の実施形態では、ワイヤボンドは、湾曲部分を設けることによって、この横方向への変位を実現することができる。このような湾曲部分は、ワイヤボンド形成プロセス時の追加のステップにおいて形成することができ、例えば、ワイヤ部分が所望の長さまで引き出されている間に設けることができる。このステップは、単一の装置の使用を含めて、利用可能なワイヤボンディング装置を用いて行うことができる。このような湾曲部分は、必要に応じて様々な形状とすることができ、ワイヤボンドの端部の所望の位置を実現することができる。例えば、湾曲部分は様々な形状のＳ字型曲線として形成することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
図３〜５は、導電性要素２８’の表面３０’上の所定の位置にワイヤボンド３２が接合された超小型電子パッケージ１０を示している。上述したように、ワイヤボンド３２は、ワイヤセグメントの端部を加熱して該端部を軟化させ、導電性要素２８に押し付けて該導電性要素２８に対する堆積ボンド部を形成し、ベース部３４を形成して、付着させることができる。その後、ワイヤは、導電性要素２８から引き出され、ワイヤボンド３２の端部３６及び端面３８を形成するべく切断される前に、必要に応じて、指定された形状になるよう操作される。あるいは、ワイヤボンド３２は、例えば、アルミニウムワイヤを用いたウェッジボンディングにより形成することができる。ウェッジボンディングは、ワイヤボンドの端部付近のワイヤの一部分を加熱し、そのワイヤの一部分を、導電性要素２８に圧力を加えた状態で導電性要素２８に沿って引っ張ることによって形成される。こうしたプロセスは、米国特許第７，３９１，１２１号公報に更に記載されており、その開示内容は、引用することによりその全体が本明細書の一部をなすものとする。またこうしたプロセスは、上記において引用した米国特許出願第１３／４０２１５８号に更に記載されている。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
図６〜図８に示しているように、封止層４２が、導電性材料層２８’の表面３０’を覆うように付着されることによって超小型電子パッケージ１０に付加されている。この封止層４２は、導電性材料層２８’の上方かつワイヤボンド３２のエッジ面３７に沿って広がっている。また、封止層４２は、超小型電子素子２２の少なくとも一部分に沿って広がったものとすることができる。この一部分には、超小型電子素子２２の前面と裏面とエッジ面とのうちの少なくとも１つが含まれる。別の例では、封止層４２は、超小型電子素子２２から横方向に間隔を置いて設ける等により、超小型電子素子２２のいずれの部分にも接触しないように形成することができる。封止層４２は、図４に示した段階における超小型電子パッケージ１０を覆うように、樹脂などの封止材を堆積させることによって形成することができる。これは、例えば、パッケージ１０を受け入れることのできる封止層４２の所望の形状に合ったキャビティを有する適切に構成された型にパッケージ１０を配置することによって行うことができる。こうした型及び型により封止層を形成する方法は、米国特許出願公開第２０１０／０２３２１２９号公報に示され記載されているようなものとすることができ、その開示内容は、引用することによりその全体が本明細書の一部をなすものとする。あるいは、封止層４２は、少なくとも部分的に柔軟（compliant）な材料を用いて所望の形状に事前に作製しておくことができる。この場合、誘電性材料の柔軟な特性により、ワイヤボンド３２及び超小型電子素子２２を覆うような位置に封止層４２を押し付けることができる。このようなステップにおいては、ワイヤボンド３２は柔軟な材料に入り込み、その材料内にそれぞれの穴が形成され、その穴に沿って封止層４２がエッジ面３７に接触することになる。さらに、超小型電子素子２２は、柔軟な材料を変形させて該柔軟な材料内に受け入れられるようにすることができる。柔軟な誘電性材料は、圧縮されて、外側表面４４上で端面３８を露出させることができる。あるいは、過剰で柔軟性のある誘電性材料の全てを封止層から除去して、ワイヤボンド３２の端面３８が覆われていないような表面４４を形成することができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
誘電性層４２を形成した後に、化学エッチング又は機械エッチング（レーザエッチング等）によって導電性材料層２８’をパターニングし、導電性材料層２８’の一部分を除去し、導電性材料層２８’の所望の位置にある部分を残すことによって、導電性要素２８及び／又はトレース３１を作製し、所望の導電性要素２８又はトレース３１を形成することができる。これを図９及び図１０に示している。これにより、ワイヤボンド３２と超小型電子素子２２のコンタクト２４との間の選択的な相互接続を作製するか、又は各ワイヤボンド３２から変位した導電性要素２８を形成することができ、該導電性要素２８はトレース３１によりワイヤボンド３２と接続させることができる。ある実施形態では、導電性ビア２５を形成して、トレース３１又はパッドの形態の導電性特徴部２８を超小型電子コンタクト２４と接続させることができる。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
次に、図１１に示しているように、パッケージ１０を薄くして、面４４とワイヤボンド３２の端面３８とを平坦化することができる。これには、超小型電子素子２２の表面を面４４において露出させることが含まれる場合があり、それには超小型電子素子２２自体を薄くすることが含まれる場合もある。加えて又は代替的には、図１３に示しているように、導電性特徴部２８及び／又はトレース３１を面４４上に上述したように形成することができる。これは、導電性層を面４４に堆積させるか又は接合し、続いて該導電性層をパターニングして前記導電性要素２８とトレース３１とを形成することによって行うことができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
図１６及び図１７には、図９及び図１０に示した超小型電子パッケージと構造上似ているものの、「上向き（face-up）」に配置されている超小型電子素子１２２を備えた超小型電子パッケージ１１０を示している。この構成においては、超小型電子コンタクト１２４は封止層１４２の表面１４４を向いて位置している。さらに、超小型電子素子１２２は、表面１４４に露出した導電性特徴部１２８及びトレース１３１によってワイヤボンド１３２のパターンと接続することができる。図１６及び図１７に示しているように、これらトレース１３１及び導電性特徴部１２８は、表面１４４からコンタクト１２４へと広がっている金属ビア１２５によって、超小型電子コンタクト１２４と接続することができる。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
図１６に示したように、面１４４において露出したトレース１３１及び導電性特徴部１２８によってなされるルーティングは、パッケージ１１０内の唯一のルーティングとすることができる。面１４５は削られて導電性材料層１２８’が除去され（図１５）、また、これによって、封止材と、ベース部１３４と、アタッチメント層１２０の全て又は一部分とを更に除去することができる。あるいは、図１６に示しているように、導電性ルーティング要素は、面１４５におけるアレイ状の濡れ性（wettable）コンタクトのため、又は該コンタクトの再配置のために、面１４５に含めることもできる。他の例では、特定のワイヤボンドは、面１４４にわたってルーティングをすることによって、超小型電子素子１２２と接続することができ、そして超小型電子素子１２２は、面１４５にわたってルーティングをすることにより、別のワイヤボンドと接続することができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
図１４及び図１５は、図１６及び図１７に示した、完成した超小型電子パッケージ１１０のいずれかを得ることのできる加工段階における超小型電子パッケージ１１０を示している。具体的には、図１４及び図１５は、導電性材料層１２８’の上で上向きの（face-up）超小型電子素子１２２がボンディングされたパッケージ１１０を示している。同様に、ワイヤボンド１３２は導電性材料層１２８’の面１３０’に接合されており、これは上述のプロセスのうちの任意の１つに従って形成されている。さらに、上述の様々なプロセスのうちのいずれかに従って、封止層１４２が、面１３０’の露出部分を覆い、かつワイヤボンド１３２及び超小型電子素子１２２を覆うように設けられている。続いて、図１６に示したように、導電性要素１２８及びトレース１３１の形態のルーティング回路部が封止層１４２の面１４４上に形成され、ワイヤボンド１３２が超小型電子素子１２２に接続されている。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
このような点で、パッケージ１１０は、材料を除去するためのグラインド、研磨、ラッピング又は上述した他の手法によって更に加工することができ、結果として図１６に示したようなパッケージ１１０を得ることができる。あるいは、図９及び図１０を参照して上述したように、導電性材料層１２８’をパターニングして所望の構成の導電性要素１２８及びトレース１３１を形成することにより追加のルーティング部を形成することができる。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
図１８〜図２２は、全体的な構造が上述のパッケージに似ているものの、複数の超小型電子素子を利用したパッケージの様々な構成を示している。一例では、図１８及び図１９は、封止層２４２において下向き（face-down）に配置されて埋め込まれた超小型電子素子２２２Ａと、上向き（face-up）に配置された別の超小型電子素子２２２Ｂとを有する超小型電子パッケージ２１０を示している。このパッケージ２１０では、封止層２４２の面２４４及び面２４５の両方において相互接続された導電性要素２２８及びトレース２３１の形態にある導電性ルーティング回路部を利用することができる。加えて、特定のワイヤボンド２３２を用いて、ルーティング回路部により、超小型電子素子２２２Ａを超小型電子素子２２２Ｂと電気的に接続することができる。このルーティング回路部は、各端面３５及び３８のそれぞれにおいてこのような特定のワイヤボンドを、超小型電子素子２２２Ａ及び２２２Ｂにおける少なくとも１つのコンタクト２２４に互いに接続する。このパッケージ２１０は、図１〜図１６を参照して上述したパッケージと同様の方法によって作製することができる。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図２０及び図２１は、図１８及び図１９に示したパッケージに似ているものの、上向きの配置で超小型電子素子３２２Ｂの面３２６の上にボンディングされた別の超小型電子素子３２２Ｃを備えた超小型電子パッケージ３１０の構造を示している。超小型電子素子３２２Ｂを、面３４４上の導電性ルーティング回路部へと容易に接続するために、超小型電子素子３２２Ｃを超小型電子素子３２２Ｂよりも小さくするか、又は超小型電子素子３２２Ｃを超小型電子素子３２２Ｂからオフセットしたものとすることで、超小型電子素子３２２Ｂのコンタクト３２４が超小型電子素子３２２Ｃによって覆われないようにすることができる。この場合の接続は、素子コンタクト３２４に接続された金属ビア３２５と、超小型電子素子３２２Ｂのコンタクト３２４に接合されているとともに面３４４において封止層３４２により覆われていない別のワイヤボンド３６２とのいずれかによって行うことができる。上述したように、超小型電子素子３２２Ａ、３２２Ｂ及び３２２Ｃのうちの任意のものの間のルーティングは、適切に構成されたルーティング回路が接続された特定のワイヤボンド３３２によって行うことができる。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図２２に示す別の例では、超小型電子パッケージは、図１８及び図１９に示したものと同様のものとしつつ、（封止層４４２の面４４４を向いて配置された）超小型電子素子４２２Ｂの１以上のコンタクト４２４と、封止層４４２の面４４５におけるルーティング回路部の一部分との間を接続する別のワイヤボンド４６６を備えている。図示の例においては、このようなワイヤボンド４６６を用いて、封止層４４２の面４４５に向くように配置された、コンタクト４２４を有する超小型電子素子４２２Ｂと超小型電子素子４２２Ａとの間を接続することができる。図示しているように、ワイヤボンド４６６はトレース４３１（又は、必要に応じて導電性要素）と接合させることができ、このトレース４３１は、超小型電子素子４２２Ａの素子コンタクト４２４と電気的に接続している金属ビア４２５に更に接続されている。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
上記構造は、多様な電子システムを構成する際に利用することができる。例えば、本発明の別の実施形態によるシステム６１１は、上記のような超小型電子パッケージ６１０に加えて、別の電子的構成要素６１３及び６１５を有している。図示の例では、構成要素６１３は半導体チップであり、構成要素６１５は表示画面であるが、任意の別の構成要素を用いることもできる。明確に説明するために図２５には別の構成要素を２つしか示していないが、当然、本システムは任意の数の構成要素を有するものとすることができる。上記超小型電子パッケージ６１０は、例えば、図９及び図１０に関連して上記で説明したような超小型電子パッケージ、又は図２３を参照しながら説明したような複数の超小型電子パッケージを組み込んだ構造体とすることができる。パッケージ６１０は、図１３〜図２３において説明した実施形態のうちのいずれか１つを更に含んだものとすることができる。別の変形形態では、複数の変更を加えることができ、任意の数のそのような構造を用いることができる。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
超小型電子パッケージ６１０並びに構成要素６１３及び６１５は、破線により示している共通のハウジング６１９内に設けられ、所望の回路を構成するために必要に応じて互いに電気的に相互接続されている。図示の例示的なシステムでは、本システムは、フレキシブルプリント回路基板等の回路パネル６１７を有し、この回路パネルは、構成要素を互いに相互接続する多数の導体６２１を有し、そのうちの１つのみを図２５に示している。しかし、これは例示にすぎず、電気的接続を行うのに適した任意の構造を用いることができる。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
ハウジング６１９は、例えば、携帯電話又は携帯情報端末において使用可能なタイプのポータブル型ハウジングとして示されており、画面６１５は該ハウジングの表面に露出している。超小型電子パッケージ６１０が撮像チップ等の感光性素子を有している場合、光をその構造体まで送るためのレンズ８１１又は他の光学デバイスも設けることができる。繰り返すが、図２５に示した、簡略化されたシステムは例示に過ぎない。デスクトップコンピュータ、ルータ等の一般的に固定構造と見なされるシステムを含む他のシステムも、上記で説明した構造を用いて作ることができる。
【手続補正２６】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１．２】
2015517745.tif 000027
【図３．４．５】
2015517745.tif 000028
【図６．７．８】
2015517745.tif 000029
【図９．１０．１１】
2015517745.tif 000030
【図１２．１３】
2015517745.tif 000031
【図１４．１５】
2015517745.tif 000032
【図１６．１７】
2015517745.tif 000033
【図１８．１９】
2015517745.tif 000034
【図２０．２１．２２】
2015517745.tif 000035
【図２３．２４】
2015517745.tif 000036
【図２５】
2015517745.tif 000037
【手続補正書】
【提出日】平成27年1月23日(2015.1.23)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１．２】
2015517745.tif 000038
【図３．４．５】
2015517745.tif 000039
【図６．７．８】
2015517745.tif 000040
【図９．１０．１１】
2015517745.tif 000041
【図１２．１３】
2015517745.tif 000042
【図１４．１５】
2015517745.tif 000043
【図１６．１７】
2015517745.tif 000044
【図１８．１９】
2015517745.tif 000045
【図２０．２１．２２】
2015517745.tif 000046
【図２３．２４】
2015517745.tif 000047
【図２５】
2015517745.tif 000048
【国際調査報告】
2015517745.tif 000049
2015517745.tif 000050
2015517745.tif 000051
2015517745.tif 000052
2015517745.tif 000053
2015517745.tif 000054
2015517745.tif 000055
2015517745.tif 000056
2015517745.tif 000057
2015517745.tif 000058