(57)【要約】  アレイ基板であって、画素領域を画成するゲートライン及びデータラインを備え、上記画素領域は、薄膜トランジスタ領域及び電極パターン領域を備える。上記薄膜トランジスタ領域において、ゲート電極（２）、ゲート絶縁層（３）、活性層（４）、ソース電極（５）、ドレイン電極（６）及びパッシベーション層（９）が形成されており、上記電極パターン領域において、上記ゲート絶縁層（３）、画素電極（７）、上記パッシベーション層（９）及び共通電極（８）が形成されており、上記共通電極（８）及び画素電極（７）は多次元電界を形成する。上記ゲート絶縁層（３）と画素電極（７）との間にカラー樹脂層（１１）が形成されている。また、上記アレイ基板の製造方法、及び該アレイ基板を備える表示装置も提供した。
2015511026.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板であって、画素領域を画成するゲートライン及びデータラインを備え、前記画素領域は、薄膜トランジスタ領域及び電極パターン領域を備え、前記薄膜トランジスタ領域において、ゲート電極、ゲート絶縁層、活性層、ソース電極、ドレイン電極及びパッシベーション層が形成されており、前記電極パターン領域において、前記ゲート絶縁層、画素電極、前記パッシベーション層及び共通電極が形成されており、前記共通電極及び画素電極は多次元電界を形成し、
前記ゲート絶縁層と画素電極との間にカラー樹脂層が形成されていることを特徴とするアレイ基板。
【請求項２】
基板上において、電極パターン領域に対応する位置にゲート金属材料で形成される反射領域パターンが設けられ、前記ゲート絶縁層は、前記反射領域パターン上に形成され、
前記ゲート絶縁層上に、前記反射領域パターンに対応する位置にソース・ドレイン金属材料で形成された反射領域金属電極層が設けられていることを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記電極パターン領域内において、ゲート金属材料で形成される蓄積コンデンサの底部電極がさらに設けられ、前記蓄積コンデンサの底部電極の上方に絶縁層ビアホールが形成され、前記共通電極は、前記絶縁層ビアホールを介して蓄積コンデンサの底部電極に接続されることを特徴とする請求項１に記載のアレイ基板。
【請求項４】
ソース電極、ドレイン電極及びゲート絶縁層の上方に、絶縁材料の保護層がさらに形成され、前記保護層上において薄膜トランジスタ領域に対応する位置に、ブラックマトリックス層が形成されることを特徴とする請求項１に記載のアレイ基板。
【請求項５】
アレイ基板の製造方法であって、画素領域を形成する工程を備え、前記画素領域は、薄膜トランジスタ領域及び電極パターン領域を備え、前記薄膜トランジスタ領域において、ゲート電極、ゲート絶縁層、活性層、ソース電極、ドレイン電極及びパッシベーション層が形成されており、前記電極パターン領域において、前記ゲート絶縁層、画素電極、前記パッシベーション層及び共通電極が形成されており、前記共通電極及び画素電極は多次元電界を形成し、
ゲート絶縁層を形成した後、且つ画素電極を形成する前に、ゲート絶縁層の上方にカラー樹脂層を形成することを特徴とするアレイ基板の製造方法。
【請求項６】
ゲート電極を形成する場合、基板上において電極パターン領域に対応する位置にゲート金属材料で形成される反射領域パターンをさらに設け、
ソース電極、ドレイン電極を形成する場合、前記ゲート絶縁層上において前記反射領域パターンに対応する位置に、ソース・ドレイン金属材料で形成される反射領域金属電極層をさらに設けることを特徴とする請求項５に記載のアレイ基板の製造方法。
【請求項７】
ゲート電極を形成する場合、前記電極パターン領域内において、ゲート金属材料で形成される蓄積コンデンサの底部電極をさらに設け、
共通電極を形成する前に、前記蓄積コンデンサの底部電極の上方に絶縁層ビアホールを形成し、共通電極を形成した後、前記共通電極を前記絶縁層ビアホールを介して蓄積コンデンサの底部電極に接続させることを特徴とする請求項５に記載のアレイ基板の製造方法。
【請求項８】
ソース電極、ドレイン電極を形成した基板上に、絶縁材料の保護層を形成し、そして、前記保護層上において薄膜トランジスタ領域に対応する位置にブラックマトリックス層を形成することを特徴とする請求項５に記載のアレイ基板の製造方法。
【請求項９】
表示装置であって、請求項１〜４のいずれか１項に記載のアレイ基板を備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ基板及びその製造方法、並びにこのアレイ基板を備える表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＴＦＴ−ＬＣＤと略称する）は、体積が小さくて、消費電力が低くて、放射性がない等の特徴を有し、フラットパネルディスプレイの市場で主導的な地位を占めている。技術の進歩に従って、消費者は、携帯製品の表示効果に対して一層高い要求を提出している。普通のＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ、ツイストネマチック）型液晶ディスプレイの表示効果は、市場の要求を満たせなくなっている。現在では、各メーカは、表示効果がさらに優れる、様々な広視野角技術、例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ、面内切替）、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ、垂直配向）、ＡＤ−ＳＤＳ（Ａｄｖａｎｃｅｄ−Ｓｕｐｅｒ Ｄｉｍｅｎｓｉｏｎａｌ Ｓｗｉｔｃｈｉｎｇ、高級超次元スイッチング、ＡＤＳと略称する）等を携帯製品に応用している。ＡＤＳモードは、同一平面内においてスリット電極の縁部に生じる電界、及びスリット電極層と板状電極層との間に生じる電界によって、多次元電界を形成し、液晶セル内のスリット電極間の、電極の真上における全ての配向液晶分子を回転可能にし、液晶の作業効率を向上させ、透過効率も向上させた。従って、ＡＤＳ技術は、ＴＦＴ−ＬＣＤの画面品質を向上させることができ、透過率が高くて、視野角が広くて、開口率が高くて、色収差が少なくて、反応時間が短くて、プッシュムラ（Ｐｕｓｈ Ｍｕｒａ）がない等のメリットを有する。
【０００３】
さらに、近年では、液晶ディスプレイは、携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ、個人デジタルアシスタント）、フラットパネルコンピュータの市場での応用が次第に拡大しており、液晶ディスプレイは戸外の携帯製品にますます多く応用されてきている。然し、普通の液晶ディスプレイは、戸外の日光に照射されるときに、コントラストが悪く、スクリーンの可視性が悪化する。半透過型液晶ディスプレイは、パネルの反射率を向上させて、ディスプレイが室外で表示するときのコントラストを向上させることで、室外でもよい可視性をディスプレイに持たせる。従って、優れた表示効果を有するとともに、戸外でもよい可視性を持つ広視野角半透過型ＴＦＴ−ＬＣＤ液晶ディスプレイは、携帯製品の開発方向になっている。
【０００４】
図１は従来のＡＤＳモードのＴＦＴアレイ基板の構造を示す。該アレイ基板は、画素領域を画成するゲートライン及びデータラインを備え、上記画素領域は、薄膜トランジスタ領域及び電極パターン領域を備える。上記薄膜トランジスタ領域において、ゲート電極２、ゲート絶縁層３、活性層４、ソース電極５、ドレイン電極６及びパッシベーション層９が形成されている。上記電極パターン領域において、上記ゲート絶縁層３、画素電極７、上記パッシベーション層９及び共通電極８が形成されている。上記共通電極８及び画素電極７は多次元電界を形成することができる。該構造は、通常の液晶表示装置に用いられる。該液晶表示装置には、ＴＦＴ−ＬＣＤアレイ基板の他に、カラーフィルタ基板バックライトも設けられている。通常、ＴＦＴ−ＬＣＤアレイ基板とカラーフィルタ基板とは別々に製造され、そして、セル化工程によってアレイ基板とカラーフィルタ基板とをセル化して表示パネルを形成し、最後に、モジュール（Ｍｏｕｌｄｅ）工程によって表示装置を形成する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
然し、現在の画素構造では、ＴＦＴ領域の厚みが異なるため（図１において、パッシベーション層９はＴＦＴで明らかな突起を有する）、セル化後の液晶分子の充填の均一さに影響し、液晶分子の反射領域での配列が不規則になる状況がある。また、画素電極がデータラインに近くてデータラインの電圧に影響されるため、ＡＤＳモードの水平の駆動に不利であり、非正常な液晶駆動によって液晶分子の偏向角度が不足して漏光してしまう事態が非常に発生しやすい。漏光によって、バックライトからの光を表示領域で十分に利用できず、パネルのコントラストが低すぎになり、正常な使用に影響する。
【課題を解決するための手段】
【０００６】
本発明の１つの実施例は、アレイ基板を提供する。該アレイ基板は、画素領域を画成するゲートライン及びデータラインを備え、上記画素領域は、薄膜トランジスタ領域及び電極パターン領域を備え、上記薄膜トランジスタ領域において、ゲート電極、ゲート絶縁層、活性層、ソース電極、ドレイン電極及びパッシベーション層が形成されており、上記電極パターン領域において、上記ゲート絶縁層、画素電極、上記パッシベーション層及び共通電極が形成されており、上記共通電極及び画素電極は多次元電界を形成する。上記ゲート絶縁層と画素電極との間にカラー樹脂層が形成されている。
【０００７】
本発明の他の実施例は、アレイ基板の製造方法を提供する。該方法は、画素領域を形成する工程を備え、上記画素領域は、薄膜トランジスタ領域及び電極パターン領域を備え、上記薄膜トランジスタ領域において、ゲート電極、ゲート絶縁層、活性層、ソース電極、ドレイン電極及びパッシベーション層が形成されており、上記電極パターン領域において、上記ゲート絶縁層、画素電極、上記パッシベーション層及び共通電極が形成されており、上記共通電極及び画素電極は多次元電界を形成する。ゲート絶縁層を形成したあと、かつ画素電極を形成する前に、ゲート絶縁層の上方にカラー樹脂層を形成する。
【０００８】
本発明の他の実施例は、表示装置を提供する。該表示装置は上記アレイ基板を備える。
【発明の効果】
【０００９】
本発明実施例によれば、薄膜トランジスタのゲート絶縁層の上方にカラー樹脂層が形成されるため、画素電極とデータライン及びゲートラインとの間の距離が長くされ（即ち、層間の厚みが厚くされ）、画素領域内部の構造を平坦化するのに有利であり、画素電極がデータライン及びゲートラインの電圧に影響されることが避けられ、液晶が反射領域で不規則に配列することが防止され、水平に駆動するＡＤＳモードに有利であり、液晶分子の適当な偏向が確保され、漏光が防止され、コントラストが向上した。
【００１０】
本発明実施例によれば、ゲート電極金属材料によって反射領域のパターンを形成し、ソース、ドレイン電極金属材料によって反射領域の金属電極層を形成し、且つカラー樹脂層が反射領域の金属電極層の上に形成されるため、画素電極と反射領域電極との間の距離が同様に長くされ、液晶分子が反射領域で不規則に配列することによる漏光も避けられる。また、反射領域の設置（即ち、半透過半反射型）によって、液晶パネルは外部光線を利用して強光での表示を強化でき、製品の品質を向上させるとともに、材料の投入も節約され、製造のコストが低下した。
【００１１】
本発明実施例によれば、アレイ基板を他のカラーフィルタ基板とセル化する必要がなく、液晶をアレイ基板と１層のガラス基板との間に直接に充填すればよいため、セル化の制御が減少した。また、共通電極は、絶縁層ビアホールを介して蓄積コンデンサの底部電極に接続されるため、高開口率の構造が形成され、透過率を効果的に向上させることができる。
【００１２】
以下、本発明の実施例の技術案をさらに明確に説明するため、実施例の図面を簡単に説明する。明らかなように、以下の図面は本発明の一部の実施例に関するものに過ぎず、本発明を限定するものではない。
【図面の簡単な説明】
【００１３】
【図１】従来技術に係るＡＤＳモードのアレイ基板の側面概略図である。
【図２】本発明実施例１に係るアレイ基板の側面概略図である。
【図３ａ】本発明実施例１に係るアレイ基板の製造フローチャートである。
【図３ｂ】本発明実施例１に係るアレイ基板の製造フローチャートである。
【図４】本発明実施例２に係るアレイ基板の側面概略図である。
【発明を実施するための形態】
【００１４】
以下、本発明実施例の目的、技術案及びメリットをさらに明確にするように、図面を参照しながら、本発明実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明実施例の一部であり、全ての実施例ではない。本発明実施例に基づき、当業者が創造性のある労働をする必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。
【００１５】
実施例１
本実施例はアレイ基板であって、ＡＤＳ駆動モードに用いられる。図２に示すように、該アレイ基板は、画素領域を画成するゲートライン及びデータラインを備え、上記画素領域は、薄膜トランジスタ領域及び電極パターン領域を備える。上記薄膜トランジスタ領域において、ゲート電極２、ゲート絶縁層３、活性層４、ソース電極５、ドレイン電極６及びパッシベーション層９が形成されている。上記電極パターン領域において、上記ゲート絶縁層３、画素電極７、上記パッシベーション層９及び共通電極８が形成されている。上記共通電極８及び画素電極７は多次元電界を形成することができる。上記ゲート絶縁層３及びソース／ドレイン電極の上方に保護層１２を被覆し、そして、ソース／ドレイン電極及びＴＦＴチャンネルの上方にブラックマトリックス層１０を形成してもよく、或いは、保護層１２を被覆せずにソース／ドレイン電極及びＴＦＴチャンネルの上方にブラックマトリックス層１０を直接形成してもよい。
【００１６】
保護層１２を被覆する場合、上記保護層１２上において薄膜トランジスタに対応する位置にブラックマトリックス層１０を形成し、上記保護層１２及びブラックマトリックス層１０が形成する表面と、画素電極７との間にカラー樹脂層１１を形成する。薄膜トランジスタ上にブラックマトリックス層１０を直接形成する場合、上記ゲート絶縁層３及びブラックマトリックス層１０が形成する表面と、画素電極７との間にカラー樹脂層１１を形成する。上記保護層１２の形成は、画素領域の内部構造をさらに平坦化するのに有利である。
【００１７】
上記電極パターン領域内には、ゲート金属材料で形成された蓄積コンデンサの底部電極１３がさらに設けられ、上記蓄積コンデンサの底部電極１３の上方には絶縁層ビアホールが形成され、この絶縁層ビアホールは、パッシベーション層９、カラー樹脂層１１、保護層１２及びゲート絶縁層３を貫通し、上記共通電極８は、上記絶縁層ビアホールを介して蓄積コンデンサの底部電極１３に接続される。
【００１８】
本実施例では、上記蓄積コンデンサの底部電極１３は、共通電極８に定電圧を提供する共通電極線（Ｃｓｔ ｏｎ ｃｏｍｍｏｎ）であってもよいし、ゲートラインの一部（Ｃｓｔ ｏｎ Ｇａｔｅ）であってもよい。
【００１９】
また、本実施例は、アレイ基板の製造方法を更に提供する。図３ａ及び図３ｂに示すように、この方法を以下のように纏める。まず、ゲートライン、ゲート電極２、ゲート絶縁層３、活性層４、ソース電極５、ドレイン電極６、データラインのパターンを形成し、薄膜トランジスタ領域を構成し、そして、カラー樹脂層１１が含まれたパターンを形成し、最後に、画素電極７、パッシベーション層９、共通電極８が含まれたパターンを形成し、電極パターン領域を構成する。例えば、該方法は、以下のステップを備える。
【００２０】
ステップＳ１、まず、基板１上にゲートライン、ゲート電極２、ゲート絶縁層３、活性層４、ソース電極５、ドレイン電極６、データラインが含まれたパターンを形成し、薄膜トランジスタ領域を構成し、そして、形成された基板上に、絶縁材料の保護層１２を形成する。該ステップは、
基板１上に導電性を有する第１の金属層を堆積し、第１のパターニング工程によって、ゲートライン、ゲート電極２及び電極パターン領域内における蓄積コンデンサの底部電極１３を形成するステップＳ１０１と、
形成された基板上に、ＳｉＮｘ或いはＳｉＯＮ等の材料を用いるゲート絶縁層３、ａ−Ｓｉ等の材料を用いる半導体活性層４を順に堆積し、形成された基板上に、導電性を有する第２の金属層を堆積し、ハーフトーンマスク（Ｈａｌｆｔｏｎｅ Ｍａｓｋ）またはグレートーンマスク（Ｇｒａｙｔｏｎｅ Ｍａｓｋ）を用いる第２のパターニング工程によって、活性層４、ソース電極５、ドレイン電極６及びデータラインを形成し、薄膜トランジスタ領域を構成するステップＳ１０２と、
形成された基板上に、上記基板の画素領域を保護するように、ＳｉＮｘ等の絶縁材料を用いる保護層１２を形成するステップＳ１０３と、を備えてよい。
【００２１】
ステップＳ２、ステップＳ１で形成された基板の上方に、透明ではない樹脂層を堆積し、第３のパターニング工程によって、薄膜トランジスタ領域に対応する位置にブラックマトリックス層１０を形成する。
【００２２】
ステップＳ３、カラー樹脂層１１を有するパターンを形成する。該ステップは、
ステップ２で形成された基板上に、まず、Ｒ（Ｒｅｄ、赤色）樹脂層を堆積し、第４のパターニング工程によってパターニングして、そして、Ｒ樹脂層と類似する方法で基板上にＧ（Ｇｒｅｅｎ、緑色）樹脂層及びＢ（Ｂｌｕｅ、青色）樹脂層を堆積し、第５、第６のパターニング工程によってパターニングして、カラー樹脂層１１を形成し、最後に、蓄積コンデンサの底部電極１３の上方のカラー樹脂層１１をエッチングするステップＳ３０１と、
第７のパターニング工程によって、蓄積コンデンサの底部電極１３の上方のゲート絶縁層３及び保護層１２をエッチングし、蓄積コンデンサの底部電極１３を露出させ、開口が上向きの絶縁層ビアホールを形成するステップＳ３０２と、を備える。
【００２３】
後続のステップＳ４及びＳ５では、画素電極７、パッシベーション層９、共通電極８が含まれたパターンを形成する。例えば、
ステップＳ４、ステップＳ３で形成された基板上に、第１の透明導電層を堆積し、第８のパターニング工程によって画素電極７を形成し、
ステップＳ５、パッシベーション層９及び共通電極８を形成する。共通電極８は、上記ステップＳ３０２で形成された絶縁層ビアホールを介して、蓄積コンデンサの底部電極１３に接続される。該ステップは、
ステップＳ４で形成された基板上に、透明樹脂材料層を堆積し、第９のパターニング工程によってパッシベーション層９を形成するステップＳ５０１と、
ステップＳ５０１で形成された基板上に、第２の透明導電層を堆積し、第１０のパターニング工程によって共通電極８を形成するステップＳ５０２と、を備える。
【００２４】
上記製造方法では、上記透明ではない樹脂層は、表面抵抗が１０１２Ω／ｓｑよりも大きく、厚みが０.５μｍ〜２μｍであり、光学密度（Ｏｐｔｉｃａｌ ｄｅｎｓｉｔｙ、ＯＰ）が４以上である材料を用いることが好ましい。
【００２５】
上記ＲＧＢ樹脂層は、誘電率が３〜５Ｆ／ｍであり、厚みが１μｍ〜４μｍである材料を用いることが好ましい。
【００２６】
上記第１の透明導電層及び第２の透明導電層は、配線金属（例えば、Ｍｏ、ＡＩ、Ｔｉ、Ｃｕ等の導電性を有する金属またはその合金）に対してウェットエッチングを選択的に行える材料、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、インジウムスズ酸化物）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ、酸化インジウム亜鉛）等を用いることが好ましい。これらの材料は、ＴＣＯ（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｎｇ Ｏｘｉｄｅ、透明導電酸化）処理によってよい透明性を有する。
【００２７】
パッシベーション層９を構成する透明樹脂材料層は、誘電率が３〜５Ｆ／ｍであり、厚みが１μｍ〜４μｍである材料を用いることが好ましい。
【００２８】
上述したブラックマトリックスを形成するための透明ではない樹脂層、ＲＧＢ樹脂層及びパッシベーション層を形成するための透明樹脂材料層は、いずれもアクリル酸エステル、ポリイミド、エポキシ樹脂、フェノール樹脂等を基体とすることができる。透明ではない樹脂層及びＲＧＢ樹脂層は、上記基体に異なる色の顔料または染料を加えることで形成される。
【００２９】
実施例２
本実施例は、他のアレイ基板を提供する。本実施例において、上記実施例１と重複する内容は省略される。ここで、本実施例と実施例１との異なるところのみを詳しく説明する。
【００３０】
本実施例に係るアレイ基板は、ＡＤＳ駆動モードに用いられる。図４に示すように、該アレイ基板は、画素領域を画成するゲートライン及びデータラインを備え、上記画素領域は、薄膜トランジスタ領域及び電極パターン領域を備える。上記薄膜トランジスタ領域において、ゲート電極２、ゲート絶縁層３、活性層４、ソース電極５、ドレイン電極６及びパッシベーション層９が形成されている。上記電極パターン領域において、上記ゲート絶縁層３、画素電極７、上記パッシベーション層９及び共通電極８が形成されている。上記共通電極８及び画素電極７は、多次元電界を形成することができる。
【００３１】
基板１上において、電極パターン領域に対応する位置にゲート金属材料で形成される反射領域パターン１４が設けられ、上記ゲート絶縁層３が上記反射領域パターン１４上に形成される。上記ゲート絶縁層３上において、上記反射領域パターン１４に対応する位置にソース・ドレイン金属材料で形成される反射領域金属電極層１５が設けられている。これによって、半透過半反射型アレイ基板が形成され、戸外等の強光の環境での閲読表示に適用できる。
【００３２】
また、本実施例は、アレイ基板の製造方法をさらに提供する。該方法は、以下のステップを備える。
【００３３】
ステップ１、第１の金属材料によって、ゲートライン、ゲート電極２及び蓄積コンデンサの底部電極（図示しない）を製造し、電極パターン領域に対応する位置で第１の金属材料を一部保留し、第１の金属材料によって、反射領域パターン１４を形成するための幾つかの凸凹パターンを形成し、用いられる第１の金属材料は、Ａｌ、ＡｌＮｄ、Ｍｏ等であることが好ましい。
【００３４】
本実施例では、上記蓄積コンデンサの底部電極は、共通電極に定電圧を提供する共通電極線（ＣＳｔ ｏｎ ｃｏｍｍｏｎ）であってもよいし、ゲートラインの一部（Ｃｓｔ ｏｎ Ｇａｔｅ）であってもよい。
【００３５】
ステップ２、ゲート絶縁層３を形成し、半導体材料によって半導体島を製造し、活性層４を形成し、用いられる半導体材料は、ａ−ｓｉ、ｐ−Ｓｉ、ＩＧＺＯ等であることが好ましい。
【００３６】
ステップ３、第２の金属材料によってデータライン、ソース電極５、及びドレイン電極６を製造し、反射領域パターン１４に対応するゲート絶縁層３上に、第２の金属材料を一部保留し、反射領域金属電極層１５を形成して反射層の機能を実現し、第２の金属材料は、Ａｌ、ＡｌＮｄ、Ｍｏ等であることが好ましい。
【００３７】
ステップ４〜６、まず、Ｒ樹脂層を堆積し、パターニング工程によってパターニングし、そして、Ｒ樹脂層と類似する方法で基板上にＧ樹脂層及びＢ樹脂層を堆積してパターニングし、カラー樹脂層１１を形成する。
【００３８】
ステップ７、透明導電材料によって、ドレイン電極６と接続する画素電極７を製造し、透明導電材料は、ＩＴＯ、ＩＺＯ等であることが好ましい。
【００３９】
ステップ８、無機絶縁材料によってパッシベーション層９を製造し、無機絶縁材料は、ＳｉＮｘ、ＳｉＯｘ等であることが好ましい。
【００４０】
ステップ９、透明導電材料によって共通電極８を製造し、共通電極８は、ビアホールを介して上記蓄積コンデンサの底部電極に接続され（図示しない）、透明導電材料は、ＩＴＯ、ＩＺＯ等であることが好ましい。
【００４１】
そして、形成された基板の薄膜トランジスタ領域では、透明ではない樹脂層によってブラックマトリックス層を形成してもよい。
【００４２】
当業者は理解できるように、画素電極は板状またはスリット状であってもよい。それに対応して、共通電極はスリット状または板状であってもよい。画素電極及び共通電極の上下順序を逆にすることができるが、上の電極はスリット状でなければならず、下の電極は板状でなければならない。
【００４３】
本発明は、表示装置をさらに提供する。上記表示装置は、上記実施例の中のいずれかのアレイ基板を備える。上記表示装置は、液晶パネル、電子ペーパー、ＯＬＥＤパネル、液晶テレビ、液晶ディスプレイ、デジタルフォトフレーム、携帯電話、タブレットＰＣ等の表示機能を有するいずれかの製品または部材であってもよい。
【００４４】
以上は本発明の好ましい実施形態に過ぎない。当業者にとって、本発明の技術原理から逸脱しない前提で若干の改善及び変形を行うことができる。これらの改善及び変形も本発明の保護範囲に入る。
【符号の説明】
【００４５】
１  基板
２  ゲート電極
３  ゲート絶縁層
４  活性層
５  ソース電極
６  ドレイン電極
７  画素電極
８  共通電極
９  パッシベーション層
１０  ブラックマトリックス層
１１  カラー樹脂層
１２  保護層
１３  底部電極
１４  反射領域パターン
１５  反射領域金属電極層
【図１】
2015511026.tif 000003
【図２】
2015511026.tif 000004
【図３ａ】
2015511026.tif 000005
【図３ｂ】
2015511026.tif 000006
【図４】
2015511026.tif 000007
【国際調査報告】
2015511026.tif 000008
2015511026.tif 000009
2015511026.tif 000010
2015511026.tif 000011
2015511026.tif 000012
2015511026.tif 000013