(57)【要約】  ビームの形状を変更することにより、例えば、光ファイバへのより高い結合を可能にする、半導体レーザにおけるビーム制御構造。構造は、傾斜パティオ、階段、反射性屋根部、および反射性側壁の一以上を備えることができる。【選択図】図７
2015519008.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上のエピタキシャルレーザと、
エッチファセットと、
前記エッチファセットに隣接する構造であって、下向きの斜面および少なくとも１つの段差を有する下向きの階段のいずれかを有するテラス部である構造と、
を備えた、半導体チップ。
【請求項２】
反射性側壁をさらに備えた、請求項１に記載の半導体チップ。
【請求項３】
前記エッチファセットの前方に位置する屋根部であって、前記エッチファセットの最低点よりも前記エッチファセットの最高点に近い下部反射面を有する屋根部をさらに備えた、請求項２に記載の半導体チップ。
【請求項４】
前記構造に蒸着された反射コーティングをさらに備えた、請求項１に記載の半導体チップ。
【請求項５】
前記基板がＩｎＰ、ＧａＡｓおよびＧａＮを含む群から選択された、請求項１に記載の半導体チップ。
【請求項６】
基板と、
前記基板上のエピタキシャルレーザと、
エッチファセットと、
前記エッチファセットの前方に位置する屋根部であって、前記エッチファセットの最低点よりも前記エッチファセットの最高点に近い下部反射面を有する屋根部と、
を備えた、半導体チップ。
【請求項７】
反射性側壁をさらに備えた、請求項６に記載の半導体チップ。
【請求項８】
前記基板がＩｎＰ、ＧａＡｓおよびＧａＮを含む群から選択された、請求項６に記載の半導体チップ。
【請求項９】
基板と、
前記基板上のエピタキシャルレーザと、
前記基板の平面に対して９０°以外の角度を成すエッチファセットと、
前記エッチファセットの臨界角未満の角度で前記エッチファセットに衝突するレーザビームと、
前記エッチファセットに隣接する反射性構造と、
を備えた、半導体チップ。
【請求項１０】
前記構造が傾斜されたテラス部である、請求項９に記載の半導体チップ。
【請求項１１】
反射性側壁をさらに備えた、請求項１０に記載の半導体チップ。
【請求項１２】
前記側壁がギャップを隔てて前記エッチファセットから分離している、請求項１１に記載の半導体チップ。
【請求項１３】
前記構造が少なくとも１つの段差を含有する階段である、請求項９に記載の半導体チップ。
【請求項１４】
反射性側壁をさらに備えた、請求項１３に記載の半導体チップ。
【請求項１５】
前記側壁がギャップを隔てて前記エッチファセットから分離している、請求項１４に記載の半導体チップ。
【請求項１６】
前記基板がＩｎＰ、ＧａＡｓおよびＧａＮを含む群から選択された、請求項９に記載の半導体チップ。
【請求項１７】
下向きの斜面か少なくとも１つの段差を有する下向きの階段かのいずれかを有するテラス部の反射面を備えた基部と、
活性層および少なくとも１つのファセットを備え、前記基部上に活性側を下側にして配置されたレーザと、
を備えており、
前記少なくとも１つのファセットが前記反射面に隣接して位置付けられている、ハイブリッドアセンブリ。
【請求項１８】
前記基部がＡｌＮまたはＳｉである、請求項１７に記載のハイブリッドアセンブリ。
【請求項１９】
前記少なくとも１つのファセットがエッチファセットであり、
前記エッチファセットに隣接する反射性構造をさらに備えた、請求項１７に記載のハイブリッドアセンブリ。
【請求項２０】
前記レーザがＩｎＰ、ＧａＡｓおよびＧａＮを含む群から選択された基板上にエピタキシャルに蒸着されたレーザ構造から形成された、請求項１７に記載のハイブリッドアセンブリ。
【請求項２１】
前記基部がストッパーをさらに含む、請求項１７に記載のハイブリッドアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本特許出願は、米国仮特許出願第６１／６４４，２７０号（２０１２年５月８日出願）の優先権を主張するものであり、その主題はその全体が参照により本明細書に組み込まれる。
【０００２】
本開示は、一般的にフォトニックデバイスに関する、より詳細には、改善されたフォトニックデバイスおよびそれらのフォトニックデバイスを製造するための方法に関する。
【背景技術】
【０００３】
半導体レーザは、一般に、有機金属化学気相成長法（ＭＯＣＶＤ）または分子線エピタキシャル法（ＭＢＥ）によって基板上に適切な層状半導体材料を成長させて、基板表面と平行な活性層を有するエピタキシャル構造を形成することによってウェハ上に製造される。次にウェハを、さまざまな半導体処理ツールを用いて処理して、活性層を組み込みかつ半導体材料に取り付けられた金属コンタクトを組み込んでいるレーザ光キャビティが生成される。レーザファセットは、一般に、レーザ光キャビティの縁部または端部を画定するように半導体材料をその結晶構造に沿って劈開することによってレーザキャビティの端部に形成される。その結果、バイアス電圧がコンタクトを横断して印加されると、その結果生じた活性層を通る電流の流れにより、電流の流れに垂直な方向に活性層のファセット縁部から光子が放出される。半導体材料はレーザファセットを形成するように劈開されるので、ファセットの位置および向きは制限される。さらに、ウェハは劈開された後、一般に小片となり、その結果従来のリソグラフィ技法をレーザのさらなる処理に容易には使用できない。
【０００４】
劈開ファセットの使用に起因する前述のおよび他の問題が、エッチングによって半導体レーザのファセットを形成する過程の開発につながった。この過程はまた、その開示が参照により本明細書に組み込まれる米国特許第４，８５１，３６８号に記述されているように、レーザを同一の基板上の他のフォトニックデバイスと一体に集積することも可能である。この研究はさらに継続され、エッチファセットに基づいたリッジレーザ過程が、ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ、２８巻、５号、１２２７−１２３１頁、１９９２年５月に開示されている。
【０００５】
半導体レーザの使用における１つの重大な課題に、レーザからの出力ビームと、ビームが導かれるまたは結合する媒体とのミスマッチがある。例えば、スポットサイズ変換器（ＳＳＣ）を用いた半導体レーザの形成は、レーザ光の光ファイバへのより効率的な結合を可能にし、または光学的配列における許容誤差を拡大できる。しかしながら、一般に、ＳＳＣの形成に伴う処理の複雑性およびレーザ特性の低下などのいくつかの不利点がある。レーザ特性の低下の例には、レーザ閾値電流の増大がある。以下の刊行物は、利用される様々なＳＳＣ手法を論じている。ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｅｌｅｃｔｅｄ  Ｔｏｐｉｃｓ  ｉｎ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ、３巻、３号、９６８−９７４頁、「Ｓｐｏｔ−Ｓｉｚｅ  Ｃｏｎｖｅｒｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｌａｓｅｒ  Ｄｉｏｄｅｓ  （ＳＳ−ＬＤ’ｓ）」と題する論文でＩｔａｙａらによって、ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｅｌｅｃｔｅｄ  Ｔｏｐｉｃｓ  ｉｎ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ、３巻、６号、１３０８−１３２０頁、「Ａ  Ｒｅｖｉｅｗ  ｏｎ  Ｆａｂｒｉｃａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｉｅｓ  ｆｏｒ  ｔｈｅ  Ｍｏｎｏｌｉｔｈｉｃ  Ｉｎｔｅｇｒａｔｉｏｎ  ｏｆ  Ｔａｐｅｒｓ  ｗｉｔｈ  ＩＩＩ−Ｖ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ」と題する論文でＭｏｅｒｍａｎらによって、およびＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｅｌｅｃｔｅｄ  Ｔｏｐｉｃｓ  ｉｎ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ、３巻、６号、１３９２−１３９８頁、「１．３−μｍ  Ｓｐｏｔ−Ｓｉｚｅ−Ｃｏｎｖｅｒｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｌａｓｅｒ  Ｄｉｏｄｅｓ  Ｆａｂｒｉｃａｔｅｄ  ｂｙ  Ｎａｒｒｏｗ−Ｓｔｒｉｐｅ  Ｓｅｌｅｃｔｉｖｅ  ＭＯＶＰＥ」と題する論文でＹａｍａｚａｋｉらによって論じられている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
レーザ閾値などのレーザ特性に重大な影響を与えずにビーム変更を可能にする単純な過程によって形成されたレーザ構造が非常に望ましい。これは例えば、低費用のパッケージングを備えた光ファイバへのレーザビームの非常に効率的な結合をもたらすことができる。
【課題を解決するための手段】
【０００７】
本開示によれば、半導体レーザは、その出力ビームの変更が可能なように形成される。
【０００８】
本開示の一実施形態では、レーザの垂直方向の遠視野の変更は、出力ファセットの前方に位置する、傾斜した角または階段を有するパティオ又はテラス部を備えたエッチファセットレーザを使用して行われる。本開示の別の実施形態では、傾斜した角度または階段を備えたパティオに加えて、側壁を使用してレーザの水平方向の遠視野を変更する。なおも別の実施形態では、レーザの垂直方向の遠視野を変更する屋根部が提供される。なおも別の実施形態では、劈開またはエッチファセットレーザが、傾斜されたパティオまたは階段などの構造を有する、シリコンまたは窒化アルミニウム（ＡｌＮ）などの基板または基部上に活性側を下側にして取り付けられる。
【０００９】
例として、本開示の一実施形態では、以下を備える半導体チップを開示する。すなわち、基板、基板上のエピタキシャルレーザ、エッチファセットすなわちエッチングされたファセット、およびエッチファセットに隣接する構造。構造は、下向きの斜面および少なくとも１つの段差を有する下向きの階段のいずれかを有するパティオである。半導体チップは、反射性側壁も備えることができる。半導体チップは、エッチファセットの前方に位置する屋根部をさらに備えることができる。屋根部は、エッチファセットの最低点よりも最高点に近い下部反射面を有する。半導体チップは、構造上に蒸着された反射コーティングを追加的に備えることができる。半導体チップは、ＩｎＰ、ＧａＡｓおよびＧａＮを含む群から選択された基板をなおもさらに備えることができる。
【００１０】
本開示の別の実施形態では、以下を備える半導体チップを開示する。すなわち、基板、基板上のエピタキシャルレーザ、エッチファセットすなわちエッチングされたファセット、およびエッチファセットの前方に位置する屋根部。屋根部は、エッチファセットの最低点よりも最高点に近い下部反射面を有する。半導体チップは、反射性側壁も備えることができる。半導体チップは、ＩｎＰ、ＧａＡｓおよびＧａＮを含む群から選択された基板をなおもさらに備えることができる。
【００１１】
本開示のなおも別の実施形態では、以下を備える半導体チップを開示する。すなわち、基板、基板上のエピタキシャルレーザ、基板の平面と９０°以外の角度を成すエッチファセットすなわちエッチングされたファセット、臨界角未満の角度でエッチファセットに衝突するレーザビーム、およびエッチファセットに隣接する反射性構造。半導体チップは、傾斜されたパティオである構造も備えることができる。半導体チップは、反射性側壁をさらに備えることができる。側壁は、エッチファセットとギャップを隔てて分離できる。半導体チップは、少なくとも１つの段差を含有する階段である構造を追加的に備えることができる。半導体チップは、ＩｎＰ、ＧａＡｓおよびＧａＮを含む群から選択された基板をなおもさらに備えることができる。
【００１２】
本開示のなおも別の実施形態では、以下を備えるハイブリッドアセンブリを開示する。すなわち、下向きの斜面および少なくとも１つの段差を有する下向きの階段のいずれかを有するパティオの反射面を備えた基部、ならびに活性層および少なくとも１つのファセットを備え、基部上に活性側を下側にして配置されたレーザ。少なくとも１つのファセットは、反射面に隣接して位置付けられる。ハイブリッドアセンブリは、ＡｌＮまたはＳｉのいずれかである基部も備えることができる。ハイブリッドアセンブリは、エッチファセットすなわちエッチングされたファセットである少なくとも１つのファセットをさらに備え、これはエッチファセットに隣接する反射性構造をさらに備えることができる。ハイブリッドアセンブリは、ＩｎＰ、ＧａＡｓおよびＧａＮを含む群から選択された基板上にエピタキシャルに蒸着されたレーザ構造から形成されたレーザを追加的に備えることができる。ハイブリッドアセンブリは、ストッパーをさらに含む基部をなおもさらに備えることができる。
【００１３】
本開示の前述のおよび追加的な目的、特徴および利点は、以下に簡潔に記述する添付図面と併せて本開示の以下の詳細な説明から当業者に明らかになる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）は、劈開によって形成された前部および後部ファセットの両方を備えた半導体レーザの断面である。図１（ｂ）は、ＲＳｏｆｔ有限差分時間領域（ＦＤＴＤ）シミュレーションによって得られた、前部または後部ファセットいずれかにおける対応する垂直方向の遠視野（ＶＦＦ）である。
【図２】図２（ａ）は、前部ファセットに隣接する２μｍの平坦なパティオを有する、エッチングによって形成された前部および後部ファセットの両方を備えた半導体レーザの断面である。図２（ｂ）は、ＲＳｏｆｔＦＤＴＤシミュレーションによって得られた実線であるこの構造に対応するＶＦＦ、および参考として破線である図１（ｂ）のＶＦＦを含有する。
【図３】図３（ａ）は、前部ファセットに隣接する１０μｍの平坦なパティオを有する、エッチングによって形成された前部および後部ファセットの両方を備えた半導体レーザの断面である。図３（ｂ）は、ＲＳｏｆｔＦＤＴＤシミュレーションによって得られた実線であるこの構造に対応するＶＦＦ、および参考として破線である図１（ｂ）のＶＦＦを含有する。
【図４】図４（ａ）は、前部ファセットに隣接する全長１０μｍの１０°に傾斜したパティオを有する、エッチングによって形成された前部および後部ファセットの両方を備えた半導体レーザの断面である。図４（ｂ）は、ＲＳｏｆｔＦＤＴＤシミュレーションによって得られた実線であるこの構造に対応するＶＦＦ、および参考として破線である図１（ｂ）のＶＦＦを含有する。
【図５】図５（ａ）は、エッチングによって形成された前部および後部ファセットの両方を備え、そして前部ファセットに隣接する階段を備えた半導体レーザの断面である。階段における各段差は、高さが０．６μｍ、幅が２．５μｍである。図５（ｂ）は、ＲＳｏｆｔＦＤＴＤシミュレーションによって得られた実線であるこの構造に対応するＶＦＦ、および参考として破線である図１（ｂ）のＶＦＦを含有する。
【図６】図６（ａ）は、エッチングによって形成された前部および後部ファセットの両方を備え、そして前部ファセットに隣接する階段を備えた半導体レーザの断面である。階段における各段差は、高さが０．６μｍ、幅が２．５μｍである。階段の上方に位置する厚さが１μｍの「屋根部」は、階段に面する屋根部の側面がレーザ光に対して反射性であり、全長が３．７５μｍである。これは、断面において屋根部の左下隅が第一の段差の縁部の上方４．７５μｍに位置付けられる。図６（ｂ）は、ＲＳｏｆｔＦＤＴＤシミュレーションによって得られた実線であるこの構造に対応するＶＦＦ、および参考として破線である図１（ｂ）のＶＦＦを含有する。
【図７】ビームの垂直方向を制御するのに使用される、前部ファセットに隣接する階段を有する、リッジレーザ前部ファセットを示す斜視図である。
【図８】図８（ａ）は、前部ファセットの前方に配置された反射性の角度の付いた側壁を備えた半導体レーザの上面図である。図８（ｂ）は、前部ファセットから出て、反射性側壁により変更された光に関する光強度のＲＳｏｆｔＦＤＴＤシミュレーションを示す。図８（ｃ）は、反射性側壁により変更された水平方向の遠視野（ＨＦＦ）を実線に示し、一方でいかなる反射性側壁も有さないレーザに対応するＨＦＦを参考として破線に示す。
【図９】図９（ａ）は、前部ファセットの前方に配置された反射性の平行側壁を備えた半導体レーザの上面図である。図９（ｂ）は、前部ファセットから出て、反射性側壁により変更された光に関する光強度のＲＳｏｆｔＦＤＴＤシミュレーションを示す。図９（ｃ）は、反射性側壁により変更されたＨＦＦを実線に示し、一方でいかなる反射性側壁も有さないレーザに対応するＨＦＦを参考として破線に示す。
【図１０】前部ファセットに隣接する足部および３つの段差から成る階段を持つリッジレーザ前部ファセットを示す斜視図である。第一および第二の段差は平坦であり、第三の段差は平坦であるが、その上基板に向かい傾斜する。これは図５（ａ）の場合のようにビームの垂直方向を制御するのに使用されるが、ビームの水平方向を制御するのに使用される図８のものに類似する側壁も含む。
【図１１】階段および屋根部を備えたリッジレーザ前部ファセットを示す斜視図である。これは図６（ａ）の場合のようにビームの垂直方向を制御するのに使用されるが、ビームの水平方向を制御するのに使用される図８のものに類似する側壁も含む。
【図１２】図１２（ａ）は、基板の垂直線から平面まで角度Ａに傾斜する前部エッチファセット、および基板と垂直またはほぼ垂直な後部エッチファセットを備え、そして前部ファセットに隣接する１０μｍの平坦なパティオを備えた半導体レーザの断面である。図１２（ｂ）は、ＲＳｏｆｔＦＤＴＤシミュレーションによって得られた実線であるこの構造に対応するＶＦＦ、および参考として破線である図１（ｂ）のＶＦＦを含有する。
【図１３】図１３（ａ）は、基板の垂直線から平面まで角度Ｂに傾斜する前部エッチファセット、および基板と垂直またはほぼ垂直な後部エッチファセットを備え、そして前部ファセットに隣接する１０μｍの平坦なパティオを備えた半導体レーザの断面である。図１３（ｂ）は、ＲＳｏｆｔＦＤＴＤシミュレーションによって得られた実線であるこの構造に対応するＶＦＦ、および参考として破線である図１（ｂ）のＶＦＦを含有する。
【図１４】図１４（ａ）は、基板の垂直線から平面まで角度Ａに傾斜する前部エッチファセット、および基板と垂直またはほぼ垂直な後部エッチファセットを備え、そして前部ファセットに隣接する階段を備えた半導体レーザの断面である。階段における各段差は、高さが０．６μｍ、幅が２．５μｍである。図１４（ｂ）は、ＲＳｏｆｔＦＤＴＤシミュレーションによって得られた実線であるこの構造に対応するＶＦＦ、および参考として破線である図１（ｂ）のＶＦＦを含有する。
【図１５】シリコン基部に活性側を下側にして取り付けられた劈開ファセットレーザを示す断面図である。このシリコン基部は階段を含有し、ファセットがシリコン階段に隣接するようにレーザが位置付けられる。
【図１６】図１６（ａ）は、エッチングによって形成された前部および後部ファセットの両方を備え、そして前部ファセットに隣接する階段を備えた半導体レーザの断面である。シリコン基部は階段を含有し、レーザがシリコン基部に活性側を下側にして取り付けられ、その結果前部ファセットがシリコン階段に隣接するように位置付けられる。図１６（ｂ）は、ＲＳｏｆｔＦＤＴＤシミュレーションによって得られた実線であるこの構造に対応するＶＦＦ、および参考として破線である図１（ｂ）のＶＦＦを含有する。
【図１７】図１７（ａ）は、前部ファセットの前方に配置された反射性の湾曲側壁を備えた半導体レーザの上面図である。図１７（ｂ）は、前部ファセットから出て、反射性側壁により変更された光に関する光強度のＲＳｏｆｔＦＤＴＤシミュレーションを示す。図１７（ｃ）は、反射性側壁により変更されたＨＦＦを実線に示し、一方でいかなる反射性側壁も有さないレーザに対応するＨＦＦを参考として破線に示す。
【発明を実施するための形態】
【００１５】
図１（ａ）は、前部ファセット１３０および後部ファセット１１０の劈開によって形成された半導体レーザ１００を示す。レーザ構造は、下部クラッド層１４０の形成を可能にするエピタキシャルに蒸着された層を有する基板１２０を備える。下部クラッド層１４０は、基板内に延長してもよいし、図１（ａ）に示すように完全にエピタキシャルに蒸着されてもよい。この層の厚さは１．８３μｍであり、活性領域１８０の厚さは０．３４μｍであり、上部クラッド層１６０の厚さは１．８３μｍである。レーザは、およそ１３１０ｎｍのレーザ光を放出する。図１（ｂ）は、ＲＳｏｆｔ有限差分時間領域（ＦＤＴＤ）シミュレーションによって得られた、図１（ａ）の構造の前部または後部ファセットいずれかに関する垂直方向の遠視野（ＶＦＦ）を示す。
【００１６】
図２（ａ）は、基板１２０の平面と垂直またはほぼ垂直な前部ファセット２３０および後部ファセット２１０のエッチングによって形成された半導体レーザ２００の断面を示す。このエッチファセットすなわちエッチングされたファセットのずれは、通常、基板の平面の法線から最大３°である。エッチファセットレーザを形成する過程の例は、米国特許出願第１１／３５６２０３号または米国特許第８，１３０，８０６号に記述されている。これらは共に、本願の譲受人に譲渡され、その開示はその全体が参照により本明細書に組み込まれる。エッチファセットは、通常、上部クラッド層、活性領域、および下部クラッド層の少なくとも一部を通じたエッチングにより形成される。レーザチップは、前部ファセット２３０に隣接するパティオ又はテラス部２５０の幅が２μｍとなるように２７０でシンギュレートされる（２μｍは、前部ファセットとシンギュレートされた平面２７０との間の水平距離である）。図２（ｂ）は、前部ファセットからのＲＳｏｆｔＦＤＴＤシミュレーションによって得られたＶＦＦを実線に示し、参考として図１（ｂ）のＶＦＦを破線に示す。２つのＶＦＦ曲線の間にはわずかな差異しかない。
【００１７】
図３（ａ）は、前部ファセット２３０および後部ファセット２１０のエッチングによって形成された半導体レーザ３００の断面を示す。レーザチップは、前部ファセット２３０に隣接するパティオ又はテラス部３５０の幅が１０μｍとなるように３７０でシンギュレートされる。図３（ｂ）は、前部ファセットからのＲＳｏｆｔＦＤＴＤシミュレーションによって得られたＶＦＦを実線に示し、参考として図１（ｂ）のＶＦＦを破線に示す。２つのＶＦＦ曲線の間には相当な差異がある。実線のＶＦＦは、破線と比較してその主ローブ３８０の半値全幅（ＦＷＨＭ）が顕著に狭いことを示す。さらに、実線のＶＦＦは、中心からおよそ１０°であるかなりの程度のビームポインティング、およびサイドローブ３８２の存在を示す。狭いＦＷＨＭは、例えば光ファイバへの結合効率を高くできるため非常に有用である。しかしながら、ビームポインティングが問題を招き、パッケージ化されたレーザの大抵の従来型の手法、および光ファイバとの結合に不適合である。
【００１８】
図４（ａ）は、前部ファセット２３０および後部ファセット２１０のエッチングによって形成された半導体レーザ４００の断面を示す。レーザチップは、前部ファセット２３０に隣接するパティオ又はテラス部４５０の幅が１０μｍとなるように４７０でシンギュレートされる。ただし、パティオ４５０はまた、基板１２０の方に下向きに１０°傾斜付けられる。図４（ｂ）は、前部ファセットからのＲＳｏｆｔＦＤＴＤシミュレーションによって得られたＶＦＦを実線に示し、参考として図１（ｂ）のＶＦＦを破線に示す。実線のＶＦＦは、破線と比較してその主ローブ４８０のＦＷＨＭが顕著に狭いことを示す。しかしながら、図３（ｂ）とは異なり、実線のＶＦＦの主ローブ４８０は、中心に位置し、いかなる有意なビームポインティングも示さない。ＶＦＦにおける主ローブの狭いＦＷＨＭ、およびビームポインティングの欠如は、例えば、光ファイバとの結合において半導体レーザチップの従来型のパッケージングを備えた光ファイバとの結合効率を高くできるため非常に有用である。一般に、サイドローブ４８２の出力は、例えば、主ローブと同程度に効率的には光ファイバに結合しない。したがって、例えば光ファイバとの最高効率の結合のために、サイドローブを最小化し、主ローブを最大化することが望ましい。
【００１９】
図５（ａ）は、前部ファセット２３０および後部ファセット２１０のエッチングによって形成された半導体レーザ５００の断面を示す。レーザチップは、前部ファセットに隣接する階段の幅が１０μｍとなるように５７０でシンギュレートされる。階段は、足部５０５ならびに３つの平坦な段差５１０、５２０および５３０を有し、基板に向かい下向きに進む。段差５１０の面は、エッチングされた前部ファセット２３０における活性領域、および下部クラッド層の少なくとも一部よりも低い。段差５２０の面は段差５１０よりも低く、段差５３０の面は段差５２０よりも低い。各段差は、幅が２．５μｍであり、高さが０．６μｍである。足部５０５は、段差５１０の面よりも低くてもよいが、何らかの顕著な様式でビームに干渉しない限り、段差５１０よりもわずかだけ高くできる。図５（ｂ）は、前部ファセットからのＲＳｏｆｔＦＤＴＤシミュレーションによって得られたＶＦＦを実線に示し、参考として図１（ｂ）のＶＦＦを破線に示す。実線のＶＦＦは、破線と比較してその主ローブ５８０のＦＷＨＭが顕著に狭いことを示す。図５（ｂ）と同様に、実線のＶＦＦの主ローブ５８０は、中心に位置し、いかなる有意なビームポインティングも示さない。階段の単一の段差でさえ、ビームポインティングの除去に重大な影響を及ぼすことが示された。サイドローブ５８２は、サイドローブ４８２と比較して強度が減少する。
【００２０】
図６（ａ）は、前部ファセット２３０および後部ファセット２１０のエッチングによって形成された半導体レーザ６００の断面を示す。レーザチップは、前部ファセットに隣接する階段の幅が１０μｍとなるように６７０でシンギュレートされる。階段は、足部６０５ならびに３つの平坦な段差６１０、６２０および６３０を有し、基板に向かい下向きに進む。段差６１０の面は、エッチングされた前部ファセット２３０における活性領域、および下部クラッド層の少なくとも一部よりも低い。段差６２０の面は段差６１０よりも低く、段差６３０の面は段差６２０よりも低い。各段差は、幅が２．５μｍであり、高さが０．６μｍである。さらに、厚さが１μｍの屋根部６４０が階段の上方に位置し、階段に面する屋根部の面がレーザ光に対して反射性であり、屋根部の全長は３．７５μｍである。これは、断面において屋根部の左下隅が階段の第一の段差の縁部の上方４．７５μｍに位置付けられる。図６（ｂ）は、前部ファセットからのＲＳｏｆｔＦＤＴＤシミュレーションによって得られたＶＦＦを実線に示し、参考として図１（ｂ）のＶＦＦを破線に示す。実線のＶＦＦは、破線と比較してその主ローブ６８０のＦＷＨＭが顕著に狭いことを示す。図４（ｂ）および図５（ｂ）と同様に、実線のＶＦＦの主ローブ６８０は、中心に位置し、いかなる有意なビームポインティングも示さない。それにもかかわらず、より多くの出力が主ローブ６８０に集中し、別の小さいサイドローブ６８４が存在するが、サイドローブ６８２は、サイドローブ４８２および５８２と比較してさらに減少する。
【００２１】
図７は、２つの段差を持つ階段および足部に隣接する前部ファセット２３０を備えたリッジレーザ７００の斜視図である。足部７０５が、その平面が前部エッチファセット２３０の最低点である第一の面に位置して示されている。第１の段差７１０および第２の段差７２０は、共に平坦な面を有する。傾斜面７３０が、基板に向かい下向きに角度付けられて存在する。チップは７４０でシンギュレートされている。リッジ７９０レーザを示したが、本明細書に記述する特徴を利用して他の種類のレーザを製造できることが理解される。例えば、レーザ構造は、埋め込みヘテロ構造（ＢＨ）レーザでもよい。レーザの種類は、例えば、ファブリペロー（ＦＰ）レーザでもよいし、分布帰還型（ＤＦＢ）レーザでもよい。足部７０５の面は、段差７１０の面よりも低くてもよいが、何らかの顕著な様式でビームに干渉しない限り、段差７１０よりもわずかだけ高くできる。足部を図７に示すように平滑な反射面を備えて製造する場合には、それを階段の第１の段差として使用できる。
【００２２】
実行した実験では、２種類のリッジレーザが製造された。タイプ１は、図２（ａ）に示す類のものであり、タイプ２は、図５（ａ）に示すような３つの段差を持つ階段を備えたものであった。固体リッジレーザの従来の製造で従来型にあるように、基板は、例えば適切にドープできるＩＩＩ−Ｖ族化合物またはそれらの合金から形成できる。基板は、有機金属化学気相成長法（ＭＯＣＶＤ）または分子線エピタキシャル法（ＭＢＥ）などのエピタキシャル蒸着により、連続層に蒸着される上面を含む。レーザ構造は、ＩｎＰ基板上に以下の層を備えた１３１０ｎｍ放出エピタキシャル構造であった。すなわち、ｎ−ＩｎＰ下部クラッド層、ＡｌＧａＩｎＡｓ下部グレーディド領域、その各々が引張歪ＡｌＧａＩｎＡｓバリアに挟まれた、圧縮歪ＡｌＧａＩｎＡｓ量子井戸を含有する活性領域、ＡｌＧａＩｎＡｓ上部グレーディド領域、ｐ−ＩｎＰ上部クラッド層、および高度にｐ−ドープされたＩｎＧａＡｓキャップ層。ウェハレベルの試験により、リッジレーザの閾値電流などの電子的特性が、タイプ１のレーザとタイプ２のレーザとで非常に類似すると確定された。タイプ１およびタイプ２のレーザは、反射防止膜を有さない屈折率１．４９６の１．５ｍｍレンズを備えたＴＯ−５６ｃａｎにパッケージングした。パッケージ化したレーザは、最適位置において光ファイバと結合し、そのファイバにおけるスロープ効率（ファイバに結合したレーザ出力の量を、レーザダイオードに適用される閾値を超えた電流量で割った値）を確定した。タイプ１に関するファイバの平均ＳＥは、０．０７３７Ｗ／Ａであった。一方で、タイプ２に関するファイバの平均ＳＥは、０．０９７０Ｗ／Ａであった。前部ファセットに隣接する階段に起因する結合効率の増大は、３１％を上回った。
【００２３】
図８（ａ）は、幅が２μｍのリッジ７９０を備えた半導体レーザ８００の上面図を示す。このレーザは図８（ｃ）に示す水平方向の遠視野（ＨＦＦ）を有し、この図には図１（ａ）または図２（ａ）に示す事例のような前部ファセットの前方に位置する特徴がない場合のＲＳｏｆｔＦＤＴＤシミュレーションによって得られた破線を共に示す。反射性側壁８１０および８２０が、レーザと反射性側壁との間の電気的分離を許容するため２μｍのギャップ８４０をあけて前部エッチファセット２３０の前方に配置される。側壁構造の全長８６０は１３μｍである。反射面８１０は、前部エッチファセットの平面に対して７５°の角度８３０を成す。反射面８２０は、前部エッチファセットの平面に対して７５°の角度８３５を成す。２つの反射性側壁間のギャップ８５０は、前部エッチファセット同士が最も近接した点において６μｍである。図８（ｂ）は、リッジレーザおよび反射性側壁のＲＳｏｆｔＦＤＴＤシミュレーションを示す。図８（ｃ）は、反射性側壁がＨＦＦに与える影響を実線に示し、このＨＦＦは、反射性側壁のないレーザのそれよりも顕著に狭い。半導体レーザからのより狭いＨＦＦは、光ファイバへのより優れた結合を含む多くの用途を有する。
【００２４】
図９（ａ）は、幅が２μｍのリッジ７９０を備えた半導体レーザ９００の上面図を示す。このレーザは図９（ｃ）に示す水平方向の遠視野（ＨＦＦ）を有し、この図には図１（ａ）または図２（ａ）に示す事例のような前部ファセットの前方に位置する特徴がない場合のＲＳｏｆｔＦＤＴＤシミュレーションによって得られた破線を共に示す。反射性側壁９１０および９２０が、レーザと反射性側壁との間の電気的分離を許容するため２μｍのギャップ９４０をあけて前部エッチファセットの前方に配置される。側壁構造の全長９６０は１３μｍである。反射面９１０は、前部エッチファセットの平面に対して９０°の角度９３０を成す。反射面９２０は９１０と平行である。２つの反射性側壁間のギャップ９５０は、６μｍである。図９（ｂ）は、リッジレーザおよび反射性側壁のＲＳｏｆｔＦＤＴＤシミュレーションを示す。図９（ｃ）は、反射性側壁がＨＦＦに与える影響を実線に示し、２つの区域のローブが側壁の結果として形成されたのを示す。レーザビームの２つ以上のローブへの分割は、それぞれの光を２つ以上の導波管に提供するなどの多くの用途を有する。
【００２５】
図１０は、前部ファセット２３０を有するリッジレーザ１０００の斜視図を示し、前部ファセット２３０に隣接する２つの段差を持つ階段および足部を備えている。第１の平坦な面は、前部エッチファセット２３０の最低点により画定された足部１００５である。第１の段差１０１０および第２の段差１０２０は平坦な面を有する。傾斜面１０３０が基板に向かい下向きに角度付けられ、チップは１０４０でシンギュレートされる。構造は反射性側壁８１０および８２０を含む。階段構造により、より多くのレーザ光出力が前部エッチファセットから出て、リッジから延伸しかつリッジ７９０と平行の線に沿って維持され得る。したがって、反射性側壁８１０および８２０の影響が、例えば図３（ａ）の構造の事例にあり得るよりも顕著である。足部１００５の面は、段差１０１０の面よりも低くてもよいが、何らかの顕著な様式でビームに干渉しない限り、段差１０１０よりもわずかだけ高くできる。足部を図１０に示すように平滑な反射面を有するものとして設計する場合には、それを階段の第１の段差として使用できる。
【００２６】
側壁８１０および８２０のための反射面を形成するために、反射性金属のスパッタリングがリフトオフ過程と共に用いられる。あるいは、蒸着金属をリフトオフ過程と共に用いる。ただしこの過程では、平坦な面１０１０および１０２０とともに側壁８１０および８２０にも良好なカバレッジを許容するために基板が蒸着中に揺らされる。他の種類の反射薄膜を側壁に蒸着できることが理解される。
【００２７】
図１１は、レーザ１１００の斜視図を示す。これは図１０と同一であるが、図６（ａ）および図６（ｂ）の記述において前述したように、主ローブにおけるレーザ光出力をさらに集中し、サイドローブを減少するための屋根部１１１０を含む。屋根部は、金属などの反射性材料を用いて蒸着され、これには、半導体における金属ブリッジの形成に使用される処理に類似する処理が使用される（例えば、ｈｔｔｐ：／／ｗｗｗ．ｍｉｃｒｏｃｈｅｍ．ｃｏｍ／Ａｐｐｌ−ＩＩＩＶｓ−Ａｉｒｂｒｉｄｇｅｓ．ｈｔｍを参照されたい）。
【００２８】
図１２（ａ）は、基板の平面の法線に対して１０°の角度Ａを成す前部ファセット１２３０のエッチング、および基板の平面と垂直またはほぼ垂直な後部ファセット２１０のエッチングによって形成された半導体レーザ１２００の断面を示す。レーザチップは、前部ファセット１２３０に隣接するパティオ３５０の幅が１０μｍとなるように３７０でシンギュレートされる。図１２（ｂ）は、前部ファセットからのＲＳｏｆｔＦＤＴＤシミュレーションによって得られたＶＦＦを実線に示し、参考として図１（ｂ）のＶＦＦを破線に示す。２つのＶＦＦ曲線の間には相当な差異がある。実線のＶＦＦは、破線と比較してその主ローブ１２８０のＦＷＨＭが顕著に狭いことを示す。さらに、実線のＶＦＦは、中心からおよそ１０°であるかなりの程度のビームポインティング、およびサイドローブ１２８２の存在を示す。サイドローブ１２８２は、サイドローブ３８２よりも大きい。
【００２９】
図１３（ａ）は、基板の平面の法線に対して１０°の角度Ｂを成す前部ファセット１３３０のエッチング、および基板の平面と垂直またはほぼ垂直な後部ファセット２１０のエッチングによって形成された半導体レーザ１３００の断面を示す。レーザチップは、前部ファセット１３３０に隣接するパティオ３５０の幅が１０μｍとなるように３７０でシンギュレートされる。図１３（ｂ）は、前部ファセットからのＲＳｏｆｔＦＤＴＤシミュレーションによって得られたＶＦＦを実線に示し、参考として図１（ｂ）のＶＦＦを破線に示す。２つのＶＦＦ曲線の間には相当な差異がある。実線のＶＦＦは、破線と比較してその主ローブ１３８０のＦＷＨＭが顕著に狭いことを示す。さらに、実線のＶＦＦは、中心からおよそ１０°であるかなりの程度のビームポインティング、およびサイドローブ１３８２の存在を示す。サイドローブ１３８２は、サイドローブ３８２よりも大きい。
【００３０】
図１４（ａ）は、基板の平面の法線に対して１０°の角度Ａを成す前部ファセット１２３０のエッチング、および基板の平面と垂直またはほぼ垂直な後部ファセット２１０のエッチングによって形成された半導体レーザ１４００の断面を示す。レーザチップは、前部ファセットに隣接する階段の幅が１０μｍとなるように５７０でシンギュレートされる。階段は、足部５０５ならびに３つの平坦な段差５１０、５２０および５３０を有し、基板に向かい下向きに進む。段差５１０は、エッチングされた前部ファセット１４３０における活性領域、および下部クラッド層の少なくとも一部よりも低い。段差５２０の面は段差５１０よりも低く、段差５３０の面は段差５２０よりも低い。各段差は、幅が２．５μｍであり、高さが０．６μｍである。足部５０５は、段差５１０の面よりも低くてもよいが、何らかの顕著な様式でビームに干渉しない限り、段差５１０よりもわずかだけ高くできる。図１４（ｂ）は、前部ファセットからのＲＳｏｆｔＦＤＴＤシミュレーションによって得られたＶＦＦを実線に示し、参考として図１（ｂ）のＶＦＦを破線に示す。実線のＶＦＦは、破線と比較してその主ローブ１４８０のＦＷＨＭが顕著に狭いことを示す。図１４（ｂ）に見られるように、実線のＶＦＦの主ローブ１４８０は、中心に位置し、いかなる有意なビームポインティングも示さない。階段の単一の段差でさえ、ビームポインティングの除去に重大な影響を及ぼすことが示された。サイドローブ１４８２は、サイドローブ４８２と比較して強度が減少する。
【００３１】
図１５は、シリコン基板または基部上に、活性側を下側にして取り付けられた、図１（ａ）の劈開ファセットレーザのハイブリッドアセンブリ１５００を示す断面図である。ＡｌＮなどの他の種類の基板または基部材料をシリコン基部の代わりに用いることができる。シリコン基部は、１５７５で切断またはシンギュレートされる。シリコン基部は、下向きの階段構造を含有する。図１５に示された階段構造は、足部１５０５ならびに３つの段差１５１０、１５２０および１５３０を示す。段差１５１０は段差１５２０よりも高く、段差１５２０は段差１５３０よりも高い。各段差は、幅が２．５μｍであり、高さが０．６μｍである。足部１５０５は、段差１５１０の面よりも低くてもよいが、何らかの顕著な様式でビームに干渉しない限り、段差１５１０よりもわずかだけ高くできる。劈開ファセットレーザは、ファセットがシリコン階段に隣接し、前部ファセットに隣接する階段の幅が１０μｍとなるように注意深く位置付けられる。図５（ｂ）の実線のＶＦＦに類似するＶＦＦがＲＳｏｆｔＦＤＴＤシミュレーションによって得られた。シリコン基部は、ストッパー１５９０をさらに組み込み、これにより、劈開ファセットレーザをシリコン基部に高精度に位置決めすることができる。
【００３２】
図１６（ａ）は、シリコン基部上に活性側を下側にして取り付けられた、図５（ａ）のエッチファセットレーザのハイブリッドアセンブリ１６００を示す断面図である。シリコン基部は、１５７５で切断またはシンギュレートされる。シリコン基部は、下向きの階段構造を含有する。図１６（ａ）に示された階段構造は、足部１５０５ならびに３つの段差１５１０、１５２０および１５３０を示す。段差１５１０は段差１５２０よりも高く、段差１５２０は段差１５３０よりも高い。各段差は、幅が２．５μｍであり、高さが０．６μｍである。足部１５０５は、段差１５１０の面よりも低くてもよいが、何らかの顕著な様式でビームに干渉しない限り、段差１５１０よりもわずかだけ高くできる。レーザチップは、前部ファセットに隣接する階段の幅が１０μｍとなるように５７０でシンギュレートされる。階段は、足部５０５ならびに３つの平坦な段差５１０、５２０および５３０を有し、基板１２０に向かい下向きに進む。段差５１０の面は、エッチングされた前部ファセット２３０における活性領域、および下部クラッド層の少なくとも一部よりも低い。段差５２０の面は段差５１０よりも（基板１２０の方に）低くなり、段差５３０の面は５２０よりも（基板１２０の方に）低くなる。各段差は、幅が２．５μｍであり、高さが０．６μｍである。足部５０５は、段差５１０の面よりも低くてもよいが、何らかの顕著な様式でビームに干渉しない限り、段差５１０よりもわずかだけ高くできる。エッチファセットレーザは、ファセットがシリコン階段に隣接し、前部ファセットに隣接するシリコン階段の幅が約１０μｍとなるように注意深く位置付けられる。図１６（ｂ）は、前部ファセットからのＲＳｏｆｔＦＤＴＤシミュレーションによって得られたＶＦＦを実線に示し、参考として図１（ｂ）のＶＦＦを破線に示す。実線のＶＦＦは、破線と比較してその主ローブ１６８０のＦＷＨＭが顕著に狭いことを示す。図１６（ｂ）に見られるように、実線のＶＦＦの主ローブ１６８０は、中心に位置し、いかなる有意なビームポインティングも示さない。サイドローブ１６８２は、サイドローブ４８２と比較して強度が減少する。別の小さいサイドローブ１６８４が存在する。
【００３３】
図１７（ａ）は、幅が２μｍのリッジ７９０を備えた半導体レーザ１７００の上面図を示す。このレーザは図１７（ｃ）に示す水平方向の遠視野（ＨＦＦ）を有し、この図には図１（ａ）または図２（ａ）に示す事例のような前部ファセットの前方に位置する特徴がない場合のＲＳｏｆｔＦＤＴＤシミュレーションによって得られた破線を共に示す。反射性の湾曲側壁１７１０および１７２０が、レーザと反射性側壁との間の電気的分離を許容するために６μｍのギャップ１７４０をあけて前部エッチファセットの前方に配置される。湾曲側壁構造の全長１７６０は４μｍであり、曲率半径は３μｍである。湾曲側壁構造間のギャップ１７５０は７μｍである。図１７（ｂ）は、リッジレーザおよび反射性側壁のＲＳｏｆｔＦＤＴＤシミュレーションを示す。図１７（ｃ）は、反射性側壁がＨＦＦに与える影響を実線に示し、このＨＦＦは、反射性側壁のないレーザのそれよりも顕著に狭いのを示す。この例は、単純な直線以外にも多くの形状の側壁が可能であることを例証する。
【００３４】
図１２（ａ）、図１３（ａ）および図１４（ａ）に示された装置などの角度付けられてエッチングされた前部ファセットを備えた装置は、レーザビームが前部ファセットの臨界角未満の角度で前部ファセットに衝突するように角度付けられたファセットを有する。これにより、これらのファセットにおける少なくとも部分的な透過が可能になる。反射防止コーティングされ角度付けられた前部ファセットを備えたＤＦＢレーザが、この手法を特によく実行する。
【００３５】
スポットサイズ変換器（ＳＳＣ）を備えた半導体レーザを使用した先行技術の装置は、レーザから放出されたビームの形状を変更することを可能にした。しかしながら、ＳＳＣの組み込みにより、レーザ性能が損失した。例えば、ＳＳＣを備えたレーザは、ＳＳＣを備えない同じレーザよりも閾値電流が高いであろう。本開示の１つの有益な特性は、階段、屋根部または側壁をレーザに追加しても、レーザ閾値電流が何らかの顕著な様式により影響を受けないことである。ビーム形状の変更により、いくつかの利点がもたらされる。例えば、光ファイバもしくは光導波路へのより高い結合効率、または光学的配列における許容誤差の拡大がある。
【００３６】
例えば、レーザ２００をエッチングによって形成された後部ファセット２１０を有するように記述したが、後部ファセットを、代わりに劈開によって形成できることが理解される。
【００３７】
面７３０または１０３０の角度が基板に向っておよそ４５°以上である場合、これは何らかの顕著な様式においてレーザビームの制御または変更に寄与しない。しかしながら、シンギュレーション位置における許容誤差は顕著に増大できる。すなわち、平面７４０と前部エッチファセット２３０の平面との間の距離は、より大きい許容誤差を有し、シンギュレーション過程の実行がより容易になる。
【００３８】
階段構造における段差の各平坦な面の種々の深度レベルは、エピタキシャル成長によって高精度に画定される。ＩｎＰベースのレーザの場合では、エピタキシャル物質の成長は、互いに対してウェットエッチングの選択性を有する２つの物質を交互に配置することにより行われる。例えば、０．５８μｍのＩｎＰの層と、およそ０．０２μｍのＩｎＧａＡｓまたはＩｎＧａＡｓＰの薄層とを交互に配置する。階段構造に段差が所望される程度に、２つの層が繰り返される。それらは、通常、ｎ型ドープされる。ｎ型下部クラッド層、非ドープの活性領域、ｐ型上部クラッド層、および高度にｐ型の接触層が、これらの層の上面に続いて蒸着される。
【００３９】
エッチファセットおよびリッジの製造後、レーザの前方に位置する階段構造の形成は、フォトレジストまたは誘電体を用いた一連のリソグラフィマスクの定義、それに続く層特異的な湿式化学エッチングにより行われる。これは例えば、ＩｎＰエッチングには１：４のＨＣｌ−Ｈ3ＰＯ4、ＩｎＧａＡｓまたはＩｎＧａＡｓＰエッチングには１：１：１０のＨ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏを用いる。
【００４０】
多くの用途では、単一縦モードレーザがマルチ縦モードレーザよりも望ましい。１つのそのような用途は、マルチ縦レーザと比較して単一縦モードレーザを用いることにより、データ伝達において伝達のより長い到達が得られることである。前述したように、階段、屋根部および反射性側壁の一以上を備えたＤＦＢレーザは、レーザから出るビーム形状を変更できる。本願の譲受人に譲渡され、その開示がその全体において参照により本明細書に組み込まれる米国特許第７，８３５，４１５号は、レーザビーム制御のために本開示とともに使用できる代替的な単一縦レーザを教示している。
【００４１】
例えば４０°よりも大きい高いＶＦＦ値を有する半導体レーザを、望ましいように、より低い閾値電流を有するように設計できる。しかしながら、通常、これらのレーザは、光ファイバなどとの結合が弱い。本開示は、良好な結合効率をもたらしつつ、高いＶＦＦによる低閾値電流の利点を可能にする。
【００４２】
本開示を１３１０ｎｍ放出ＩｎＰベースのレーザに関して記述したが、他の基板における他の波長のレーザに加えて、ＩｎＰのレーザ構造における他の波長も、本開示から利益となり得ることが理解される。これらの波長は例えば、ＧａＮ基板のレーザ構造における紫色、青色および緑色、そしてＧａＡｓ基板のレーザ構造における赤外線および赤色が挙げられる。
【００４３】
本開示を好ましい実施形態に関して例証したが、以下の請求項に提示されるようなその真の本質および範囲から逸することなく、変化および変更を為せることが理解される。
【図１】
2015519008.tif 000003
【図２】
2015519008.tif 000004
【図３】
2015519008.tif 000005
【図４】
2015519008.tif 000006
【図５】
2015519008.tif 000007
【図６】
2015519008.tif 000008
【図７】
2015519008.tif 000009
【図１０】
2015519008.tif 000010
【図１１】
2015519008.tif 000011
【図１２】
2015519008.tif 000012
【図１３】
2015519008.tif 000013
【図１４】
2015519008.tif 000014
【図１５】
2015519008.tif 000015
【図１６】
2015519008.tif 000016
【図８】
2015519008.tif 000017
【図９】
2015519008.tif 000018
【図１７】
2015519008.tif 000019
【国際調査報告】
2015519008.tif 000020