(57)【要約】  素子は、単結晶半導体から製造される。その半導体は、ｎ型半導体である。製造する素子は、第１表層に結晶構造の層を持ち、その層は変異層、中間層、バルク結晶基板により構成される。第１表層の結晶層の凹みの方向は、素子の表層郡の中で規則的に並んでいる。変異層または中間層には、真性半導体に相当する層が含まれる。また、単結晶半導体の表面に上記の第１表層を形成するが、基板のバルクは変化しないように熱処理する素子製造方法を提供する。この素子は、光電変換特性を有している。【選択図】図１
2015512570.tif 000002
【特許請求の範囲】
【請求項１】
半導体のバルク層を持ち、
前記記載のバルク層の上部に、バルク層と同じ結晶構造を持つ中間層を持ち、
前記記載の中間層の上部に、バルク層と同じ結晶構造を持つ変異層で、前記記載の中間層または変異層が実質的に真性シリコンと同等であり、
前記記載の変異層の上部に、一つあるいは複数の結晶構造またはアモルファス状の層からなるバルク層と同じ結晶構造を含む最表面層を持ち、
前記記載のバルク層、中間層、変異層、最表面層を、一片の半導体材料から製造することを特徴とする
光電変換素子
【請求項２】
請求項１に記載の光電変換素子で、以下の製造工程により作製されることを特徴とする光電変換素子。
一片の半導体材料の表面をエネルギー源に曝す暴露工程。前記記載のエネルギー源は、一片の半導体の一部を加熱するために用いる。
一片の半導体材料の表面をエネルギー源に曝すことを終了する終了工程。前記記載の暴露工程と終了工程により、半導体材料は前記記載のバルク層、中間層、変異層、最表面層を持つ光電変換素子に成る。
【請求項３】
請求項２に記載の光電変換素子で、一片の半導体材料の一部が少なくとも８００Ｋ以上の温度に加熱される工程を経た光電変換素子。
【請求項４】
請求項２に記載の光電変換素子で、前記記載の暴露工程と終了工程が真空中で行われることを特徴とする光電変換素子。
【請求項５】
請求項２に記載の光電変換素子で、半導体材料の一部の加熱が６０分から８０分の間であることを特徴とする光電変換素子。
【請求項６】
請求項２に記載の光電変換素子で、一片の半導体材料の上部表面が規定の温度に達するまで前記記載の暴露工程を行い、その後終了工程が行われることを特徴とする光電変換素子。
【請求項７】
請求項１に記載の光電変換素子で、一片の半導体材料がリンをドーピングされたｎ型シリコンであることを特徴とする光電変換素子。
【請求項８】
請求項１に記載の光電変換素子で、一片の半導体材料の厚さが０．１から１０μｍであることを特徴とする光電変換素子。
【請求項９】
請求項１に記載の光電変換素子で、最表面層が多孔質であることを特徴とする光電変換素子。
【請求項１０】
請求項１に記載の光電変換素子で、光に当てると光電効果を生じることを特徴とする光電変換素子。
【請求項１１】
請求項１に記載の光電変換素子で、前記記載のバルク層、中間層、変異層、最表面層の各層が異なる電気伝導率であることを特徴とする光電変換素子。
【請求項１２】
請求項１に記載の光電変換素子を用いた光電変換デバイスで、
前記記載の光電変換素子と
前記記載の光電変換素子の下部に下部電極を有し、
前記記載の光電変換素子の上部に上部電極を有した
光電変換デバイス。
【請求項１３】
光電変換素子の製造工程で以下の工程を含む製造工程。
一片の半導体材料の上部表面をエネルギー源に曝す暴露工程。前記記載のエネルギー源は、一片の半導体の一部を加熱するために用いる。
一片の半導体材料の表面をエネルギー源に曝すことを終了する終了工程。前記記載の暴露工程と終了工程により、半導体材料が以下の構造を持つ素子に変化する製造工程、
半導体のバルク層を持ち、
前記記載のバルク層の上部に、バルク層と同じ結晶構造を持つ中間層を持ち
前記記載の中間層の上部に、バルク層と同じ結晶構造を持つ変異層で、前記記載の中間層または変異層が実質的に真性シリコンと同等であり、
前記記載の変異層の上部に、一つあるいは複数の結晶構造またはアモルファス状の層からなるバルク層と同じ結晶構造を含む最表面層を持つ。
【請求項１４】
請求項１３に記載の製造工程で、一片の半導体材料の一部が少なくとも８００Ｋ以上の温度に成る製造工程
【請求項１５】
請求項１３に記載の製造工程で、前記記載の暴露工程と終了工程が真空化で行われる製造工程
【請求項１６】
請求項１３に記載の製造工程で、半導体材料の一部の加熱が６０分から８０分の間である製造工程
【請求項１７】
請求項１３に記載の製造工程で、一片の半導体材料の上部表面が規定の温度に達するまで前記記載の暴露工程を行い、その後終了工程が行われる製造工程
【請求項１８】
請求項１３に記載の製造工程で、一片の半導体材料がリンをドーピングされたｎ型シリコンであることを特徴とする製造工程。
【請求項１９】
請求項１３に記載の製造工程で、一片の半導体材料の厚さが０．１から１０μｍであることを特徴とする製造工程。
【請求項２０】
請求項１３に記載の製造工程で、最表面層が多孔質であることを特徴とする製造工程。
【請求項２１】
請求項１３に記載の製造工程で、光に当てると光電効果を生じることを特徴とする製造工程。
【請求項２２】
請求項１３に記載の製造工程で、前記記載のバルク層、中間層、変異層、最表面層の各層が異なる電気伝導率であることを特徴とする製造工程。
【請求項２３】
ｎ型シリコンウエハをバルク層に持ち、
前記記載のバルク層の上部に、バルク層と同じ結晶構造を持つ中間層を持ち
前記記載の中間層の上部に、バルク層と同じ結晶構造を持つ変異層で、前記記載の中間層または変異層が実質的に真性シリコンと同等であり、
前記記載の変異層の上部に、一つあるいは複数の結晶構造またはアモルファス状の層からなるバルク層と同じ結晶構造を含む最表面層を持つ
光電変換素子で
前記記載のバルク層、中間層、変異層、最表面層を、以下に記載の製造工程で作製される光電変換素子、
一片の半導体材料の表面をエネルギー源に曝す暴露工程。前記記載のエネルギー源は、一片の半導体の一部を少なくとも８００Ｋの温度に加熱するために用い、この暴露工程が真空化で行われる。
一片の半導体材料の表面をエネルギー源に曝すことを終了する終了工程。前記記載の暴露工程と終了工程により、半導体材料は前記記載のバルク層、中間層、変異層、最表面層を持つ光電変換素子に成る。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は「光電変換構造（Ｓｉｎｇｌｅ−Ｐｉｅｃｅ  Ｐｈｏｔｏｖｏｌａｔｉｃ  Ｓｔｒｕｃｔｕｒｅ）」と題して２０１２年４月２日に出願された米国仮特許出願第６１／６１９，４１０号の優先権及び、２０１３年３月１５日に出願された米国特許出願第１３／８４４，２９８号の優先権を主張する。
【０００２】
本発明は、半導体材料から製造する光電変換素子、特に、一片の半導体材料から作製する新規素子に関する。
【背景技術】
【０００３】
これから説明する方法は、達成可能な方法であり、これまでに着想された方法ではない。従って、特に指示のなき限り、ここに述べられているいかなる方法も、従来技術が含まれているという理由だけで、先行事例に権利があると仮定してはならない。
【０００４】
従来の光電変換素子の製造では、一般的に半導体にいくつかの添加剤が用いられている。それら添加剤は、ガリウムヒ素（ＧａＡｓ）を含み、有毒で発がん性のある物質である。それら添加剤を用いる光電変換素子の製造方法は、健康上の問題や環境問題においてリスクが高まっている。そこで光電変換素子の製造でそれら添加剤の使用減量は、急務である。
【０００５】
また、従来の光電変換素子の製造では、それぞれの工程で異なる装置や様々な工期を要する多段プロセスや様々なプロセスを必要とし、それぞれに管理と材料が必要である。例えば、異なるドーピングプロセスでは、異なる半導体ウエハが利用される。光電変換素子の製造では特に異型のウエハは、それぞれ別々に管理される。ウエハのドーピングプロセスと形成の目的は、光電特性を得るためにｐｎまたはｐｉｎ構造を作ることにある。このようにそれぞれの工程は、コストの増大を招く。そこで光電変換素子の製造では、必要な製造工程を減らすか製造工程のコストを減らすことが求められる。
【発明の概要】
【０００６】
一片の半導体材料から製造する新規素子について述べる。本発明は、一片の半導体材料から新規素子を製造する方法を提供する。本発明によれば、新規素子の製造方法は、毒性のある様々な添加剤やドーピングプロセスが不要である。また、異なるタイプの半導体ウエハにそれぞれ必要な多数の工程やプロセスが不要となる。
【図面の簡単な説明】
【０００７】
本発明の好ましい形態の一例を作図した。好ましい形態は、これら作図に制限される物ではない。図中の番号は、同一物質は同じ番号で示した。
【図１】図１は、本発明の方法で製造された光電変換素子の断面図である。
【図２】図２（ａ）と図２（ｂ）は、半導体材料から製造された新規素子表面の電子顕微鏡写真である。模式図は、新規素子表面における基板材料の結晶方位を示している。図２（ｃ）は、本発明により半導体材料から製造された新規素子の電子顕微鏡写真とその模式図である。
【図３】図３は、半導体材料から新規素子を作製する工程を示す。
【図４】図４は、半導体材料から新規素子を作製する工程を示す。
【図５】図５は、半導体材料から新規素子を製造する工程の重要な配置図である。
【図６】図６は、冷却中の半導体材料の変化を示す。
【図７】図７は、新規素子を用いて光電変換セルを作製した模式図である。
【発明を実施するための形態】
【０００８】
本発明の一形態として、図１に半導体材料から作製した新規素子１００の断面図を示す。この新規素子１００の表面１０２は、最表面１０４、変異層１０６、中間層１０８と基板材料のバルク層１１２からなる。図１中の各層１０４、１０６、１０８と１１２は、均一で個々の境界もはっきり示されているが、実際の各層は様々な大きさや形をしている。
【０００９】
新規素子は、半導体材料から作製される。以下の説明では、半導体材料の一例としてシリコンを用いたが、新規素子の作製には他の半導体材料も基板材料として使用可能である。例えば、ドーピングされた半導体材料であれば基板材料として使用可能である。本発明の実施例に用いた半導体材料は、一般的に半導体製品製造で利用されているｎ型あるいはｐ型のシリコンウエハである。本発明ではｎ型あるいはｐ型の半導体材料を形成する他のドーパントも利用可能であるが、本説明では一例として、濃度１ｅ１１から１ｅ１７  ａｔｏｍｓ／ｃｃのリンを含むｎ型シリコンウエハを用いた。単結晶シリコンから切り出されたシリコンウエハ葉、ドーピングされｎ型シリコンウエハとなる。他の半導体材料としては、ゲルマニウムや化合物半導体が用いられる。また、多結晶半導体やアモルファス半導体を基板材料として用いても良い。
【００１０】
本発明によれば、新規素子の作製に用いられるシリコンウエハの厚さは、約１μｍである。１μｍ以上の厚さのシリコンウエハでも、新規素子の作成は可能である。また、表層に形成される最表面１０４の厚さは、０．１から１０μｍである。
【００１１】
シリコンから新規素子１００を作製した後、表層１０２の最表面１０４には、特徴的な構造が見られる。それは結晶構造あるいは結晶構造とガラス状またはアモルファス状の混在した構造で、最表面１０４だけでなく表層１０２にも見られる。
【００１２】
図２（ａ）と図２（ｂ）は、半導体材料から作製された新規素子表面の電子顕微鏡写真である。図２（ａ）は、本発明の方法で作製された新規素子の表面１０２の上面２００を電子顕微鏡で撮影したものである。この上面２００は、最表面１０４を含み基板材料の結晶構造の方位に一致した結晶あるいは結晶性の凹みからなる。また、上面２００によれば、壁面基板材料のバルク１１２の結晶方位と凹みの壁面の縁が整合し、結晶あるいは結晶性の凹みの方向が決定される。結晶性の凹み２０２と結晶性の凹み２０４を拡大しグリッド線２０８を重ねて示す。図２（ａ）中に示す結晶性の凹み２０２と結晶性の凹み２０４の壁面の縁は、お互いに同じ方向で一致し、単結晶バルク１１２の結晶構造の方位と同位である。バルク１１２の結晶方位は、ミラーインデックスで＜１００＞である。図２（ｂ）は、本発明の方法で作製した新規素子で、お互いに６０°の角度をもつ結晶性の凹み２１０と結晶性の凹み２１２を持つ。ミラーインデックス＜１１１＞の結晶方位を持つバルク１１２を用いて本発明の方法で作製した新規素子の表面では、結晶性の凹みがピラミッド形状となる。また、図２（ａ）と図２（ｂ）より、結晶性の凹みは、グリッド線の１１６と１１８に沿って凹みの壁面あるいは壁面の縁が整列する。
【００１３】
図２（ｃ）は、本発明の方法で半導体材料から作製された新規素子の結晶性の凹みの配置とサイズを示している。断面図２１４は、最表面１０４、変異層１０６、中間層１０８の各層に分布している結晶性の凹みを示している。これら結晶性の凹みは、素子の一部２１５を除去した後に観察できる。除去後の断面図を２１６に示す。素子の一部２１５を除去した後、最表面１０４、変異層１０６、中間層１０８、バルク層１１２が明らかとなる。
【００１４】
素子の一部２１５を除去した新規素子２１６を、広がり抵抗測定（ＳＰＡ）で評価し、各層１０４、１０６、１０８、１１２の特性を把握した。各層のＳＰＡの値は、１０４、１０６、１０８、１１２の各層のうち少なくとも２つは異なる伝導率を示した。１０４、１０６、１０８、１１２の各層は、異なる範囲の伝導率を示した。２１８は、本発明の方法で作製された素子の一部２１５を除去した面を電子顕微鏡で観察した結果である。除去面に各層１０４、１０６、１０８、１１２が観察される。図２（ｃ）によれば、新規素子の表面１０２は多孔質の表面である。この表面１０２は、この凹み（表面に表れないものは気孔）が少なくても、あるいは、全くなくても良い。表面１０２が凹み（表面に表れないものは気孔）無しの半導体材料で薄い層であっても良い。
【００１５】
図１によれば、結晶性の凹みの配置の広がりは、最表面１０４、変異層１０６、中間層１０８に観察される。大きな凹みは、表面１０２に近づくほど増える。結晶性の凹みの分布は、１０４層から１０６層、１０８層に至まで基本的に均一である。１０４、１０６、１０８の各層にある結晶性の凹みの間は、一部もしくはその全部がバルク１１２の単結晶と同一である。
【００１６】
本発明によれば、中間層１０８は、ドーパントが非常に少ないか、あるいは全く無いシリコンの特性を示す。従って、この層は、ｎ型半導体とは異なる性質を示す。中間層１０８は、大凡あるいは殆ど真性シリコンと同一である。変異層１０６と中間層１０８は、その下層にあるｎ型シリコンのバルク層１１２と同一の結晶構造を有する。
【００１７】
変異層１０６は、最表面１０４と同じ特性を持つ。図１には均一の厚さで平らな面として描いてあるが、変異層１０６は、厚さは均一である必要はなく、平らな面である必要もない。変異層１０６の厚さは、１μｍを超えない。
【００１８】
中間層１０８は、最表面１０４、変異層１０６とバルク層１１２それぞれの特性を持つ。その厚さは、５μｍを超えない。
【００１９】
図１には均一の厚さで平らな面として描いてあるが、中間層１０８は、厚さは均一である必要はなく、平らな面である必要もない。中間層１０８は、変異層１０６とバルク層１１２間の境界にあり、非常に薄いもしくは厚さがない。その中間層１０８の厚さは、３μｍを超えない。
【００２０】
バルク層１１２は、新規素子１００を作製する工程で基板とする半導体が変化しない部分である。加えて、バルク層１１２は、原材料の半導体基板の元の特性を維持している。本発明によれば、バルク層１１２は、ｎ型単結晶シリコンである。本発明ではｎ型の半導体材料を形成する他のドーパントも利用可能であるが、本説明では一例として、濃度１Ｅ＋１１から１Ｅ＋１７ ａｔｏｍｓ／ｃｃのリンを含むバルク層１１２を用いた。また、ｐ型半導体を用いた場合もｎ型半導体と同様の特性を示す。
【００２１】
図３は、本発明の方法で新規素子１００を作製する手順３００の一例を示す。工程３０２では、半導体ウエハの一面をエネルギー源に曝す。エネルギー源の例は、熱源あるいはレーザでも良い。熱源は、必要なエネルギー源を供給可能な他の加熱炉でも良いが、ランプ加熱炉が利用可能である。半導体ウエハの変化させる為に必要なエネルギーの量は、半導体ウエハの少なくとも上部表面と上部の一部の温度を上昇させるのに十分な量である。このとき上部の一部は、８００Ｋ以上の温度に到達する。半導体ウエハは、ｎ型半導体である。本発明によれば、ｐ型半導体で作製してもｎ型半導体と同様の特性が得られる。半導体ウエハは、ｎ型シリコンである。ｎ型シリコンは、単結晶シリコンウエハにドーパントとして規定量のリンが含まれている。その濃度は、１ｅ１１から１ｅ１７  ａｔｏｍｓ／ｃｃである。
【００２２】
工程３０４では、半導体ウエハをエネルギー源に曝している時、モニターすることを示している。新規素子の構造を形成するために、半導体ウエハの一部は、いかなる相変化も生じてはならない。この相変化をしない部分は、ウエハの下部に位置し、エネルギー源に曝された半導体ウエハの表面とは反対の面にある。加えて、半導体ウエハは、その下面のバルク層が相あるいは構造が変化すること無しに規定の相や温度に、ウエハ上面が達するようにモニターされる。エネルギー源は、ウエハに最適なエネルギーの照射が行われるように制御される。
【００２３】
工程３０６では、ウエハの上面が規定の相あるいは温度もしくはその両方に到達しているか判定を行う。もし条件が満たされなければ、エネルギー照射は続けられる。もしウエハの上面が、規定の相あるいは温度もしくはその両方の条件を満たせば、エネルギー照射を終了する工程３０８に移る。
【００２４】
工程３１０で、ウエハは冷却される。この冷却が完了後、図１、図２（ａ）、図２（ｂ）で示した新規素子１００の構造が形成している。
【００２５】
このように新規素子１００は、手順３００により作製される。新規素子１００は、一度の工程のみでシリコンウエハから作製される。
【００２６】
図４は、本発明の方法で新規素子１００を作製する手順４００を時間をおって説明したものである。工程４０２では、半導体ウエハの一面をエネルギー源に曝し始めるときをｔ＝０とする。工程４０４では、半導体ウエハのエネルギー源への暴露を規定の時間ｔで終了する。本発明によれば、この規定時間ｔは、シリコンウエハの下部はそのままで、上部の一部が変化する時間である。この時間ｔは、熱源の温度や熱源とウエハ表面との距離、半導体ウエハの厚さにより決まる。表１には、熱源の出力、基板の温度、距離、厚さ、雰囲気、処理時間などの新規素子１００を作製する手順４００で用いた条件の一例を示す。
2015512570.tif 000003
【００２７】
工程４０６で、ウエハは冷却される。この冷却が完了後、図１、図２（ａ）、図２（ｂ）で示した新規素子１００の構造が形成している。
【００２８】
図５は、本発明の方法による新規素子作製時のセットアップ５００である。加熱炉基板５０６上に半導体ウエハ５０４、エネルギー源５０２が示してある。加熱炉基板５０６は、一つの材料とは限らない、複合材料やいくつかの材料を組合せた構造物でも良い。エネルギー源５０２は、ウエハ５０４の温度を上昇させるためにエネルギーや熱を発する。半導体ウエハの熱伝導と加熱炉基板５０６の温度から、加熱炉基板に接する半導体ウエハ５０４の下部は変化せず、上部のみ変化する。加熱炉基板５０６の温度は、制御されている。
【００２９】
図６は、図１で示された新規素子１００を形成するシリコンウエハの変化を示す。ステージ６０２でウエハの上部の一部が最高温度となり部分的に変化する。この変化は、図１で示された１０６層と１０８層の変異層を生じる。これら変異層の一つは、真性シリコンと同等となる。
【００３０】
ステージ６０４では、温度はステージ６０２より低い。このウエハの変化のステージは、不純物の広がりが生じる。例えば、リンのような不純物が、最表面から一つあるいはそれより多くの層に広がっていく。ステージ６０６では、ウエハは完全に冷却され、１０２、１０４、１０６、１０８の各層を含む新規素子１００に変化する。
【００３１】
図７は、新規素子１００を用いて作製した実用例７００である。実用例７００は、新規素子１００の光電変換特性を利用し、光電変換セルを作製した例である。新規素子１００は、透明電極７０４と下部電極７０６の間にある。電磁波７０２が新規素子１００の表面に照射されると電子が発生する。この電磁波は、新規素子１００に光電変換効果を発生するもので、可視光や赤外光に限らない。発生した電子は、新規素子の表面からバルク中に流れる。真性半導体と同等の中間層の極性は、ポジティブであり、一方、ｎ型半導体のバルクはネガティブである。最表面層、変異層とバルク層のそれぞれの異なる特性が、バンドギャップの広がりが新規素子１００に光電変換特性を生じさせる。
【００３２】
本発明のその他特徴や形態および目的は、図と請求項で述べている。また、本発明のその他の実施方法も本発明および請求項の精神及び範囲に入る。
【００３３】
本発明の好ましい実施形態の上記説明は、例示及び説明のために用いられた。それらは本発明を網羅的にするためでも限定的にするためのものではない。様々な追加、削除、修正がその範囲内に想定される。従って、本発明の請求範囲は、特許請求項の範囲ではなく、上記記載の説明によってなされる。さらに、特許請求項、要素、特徴と同等の意味や範囲に入る全ての変更は、その範囲において含まれるべきものである。
【図１】
2015512570.tif 000004
【図２（ａ）】
2015512570.tif 000005
【図２（ｂ）】
2015512570.tif 000006
【図２（ｃ）】
2015512570.tif 000007
【図３】
2015512570.tif 000008
【図４】
2015512570.tif 000009
【図５】
2015512570.tif 000010
【図６】
2015512570.tif 000011
【図７】
2015512570.tif 000012
【国際調査報告】
2015512570.tif 000013