(57)【要約】半導体ダイスのための相互接続構造の作製方法は、導電性要素のピラー直径全体上の活性表面上の接着パッドと接触させて導電性要素を形成することと、その後、フォトレジストを含む光画成可能材料を活性表面および導電性要素上に塗布することとを含む。導電性要素のうち少なくとも上部を被覆する光画成可能材料を除去するように、ポリイミド材料を選択的に露光および現像させる。半導体ダイスおよび半導体ダイアセンブリも開示される。【選択図】図４Ｃ
2015526899.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの相互接続構造の形成方法であって、
半導体基板の表面から突出する少なくとも１つの導電性要素の周囲を包囲する前記半導体基板の表面上の第１の膜厚、および前記少なくとも１つの導電性要素の少なくとも上面上の第２の低い膜厚に、光画成可能材料を塗布することと、
前記少なくとも１つの導電性要素の少なくとも上面を前記第２の膜厚の光画成可能材料を貫通するのに十分な１回分の放射エネルギーへ露光させることと、
前記第２の膜厚の光画成可能材料を除去することと
を含む、方法。
【請求項２】
前記導電性要素の少なくとも上面を前記第２の膜厚の光画成可能材料を貫通するのに十分な１回分の放射エネルギーへ露光させることは、前記貫通した光画成可能材料を現像剤中に溶解させることを含み、前記第２の膜厚の光画成可能材料を除去することは、前記溶解性の光画成可能材料を現像剤中に溶解させることを含む、請求項１に記載の方法。
【請求項３】
前記第１の膜厚の光画成可能材料の前記量の放射エネルギーへの露光を隣接する前記導電性要素以外で遮断することをさらに含む、請求項１に記載の方法。
【請求項４】
前記量の放射エネルギーは、前記第１の膜厚の光画成可能材料の部分のみを貫通するのに十分であり、前記量の放射エネルギーに隣接する前記第１の膜厚の光画成可能材料のみを露光させることと、前記第１の膜厚の光画成可能材料の前記貫通部分を除去することとをさらに含む、請求項３に記載の方法。
【請求項５】
前記量の放射エネルギーは、前記第１の膜厚の光画成可能材料の部分のみを貫通するのに十分であり、前記第１の膜厚の光画成可能材料を前記量の放射エネルギーへ露光させることと、前記第１の膜厚の光画成可能材料の前記貫通部分を除去することとをさらに含む、請求項１に記載の方法。
【請求項６】
前記少なくとも１つの導電性要素の少なくとも上面を１回分の放射エネルギーと、前記第２の膜厚の光画成可能材料を貫通するのに十分な前記第１の膜厚の光画成可能材料と、前記第１の膜厚の光画成可能材料の貫通部分のみとに露光させることは、前記貫通した光画成可能材料を現像剤中に溶解させることと、前記第２の膜厚の光画成可能材料を除去することとを含み、前記第１の膜厚の光画成可能材料の部分は、前記溶解性の光画成可能材料を現像剤中に溶解させることを含む、請求項５に記載の方法。
【請求項７】
前記放射エネルギーのために光源からの出力を制御することにより、前記量の放射エネルギーを生成することをさらに含む、請求項５に記載の方法。
【請求項８】
前記放射エネルギーのための光源からの前記放射エネルギーの透過を部分的に透過性のフォトマスクを用いて低減することにより、前記量の放射エネルギーを生成することをさらに含む、請求項５に記載の方法。
【請求項９】
前記少なくとも１つの導電性要素を前記半導体基板の前記表面上の接着パッド上に接触して前記導電性要素の横方向範囲全体にわたって形成することをさらに含み、前記光画成可能材料は、前記導電性要素に隣接する前記接着パッドの露光領域上に塗布される、請求項１に記載の方法。
【請求項１０】
前記少なくとも１つの導電性要素を半田を含む上面と共に形成することをさらに含む、請求項９に記載の方法。
【請求項１１】
前記少なくとも１つの導電性要素を形成することをさらに含み、前記少なくとも１つの導電性要素を形成することは、
前記接着パッド上にシード材料を形成することと、
前記接着パッド上にアライメントされた開口部を用いて、前記シード層上にフォトレジストをパターニングすることと、
前記開口部中において、
銅材料、
前記銅材料上のニッケル材料、および
前記ニッケル材料上の半田材料、
を電気めっきすることと、
前記半導体基板の前記表面上および前記導電性要素の周囲から前記フォトレジストおよびシード材料を除去することと
を含む、
請求項９に記載の方法。
【請求項１２】
前記光画成可能材料が、ポリイミド、エポキシ、ポリベンゾオキサゾールおよびベンゾシクロブテンからなる群から選択される材料を含む、請求項１に記載の方法。
【請求項１３】
スピンコーティングおよび乾燥塗膜減圧積層法のうち１つにより前記光画成可能材料を塗布することをさらに含む、請求項１に記載の方法。
【請求項１４】
半導体基板の活性表面上に相互接続構造を形成する方法であって、
銅および半田材料を含むピラーを接着パッド上に前記ピラーの直径全体上の前記接着パッドと接触して形成することと、
光画成可能材料を前記活性表面上に所定の膜厚に、および前記ピラーの前記半田材料上に別の低い膜厚にスピンコーティングすることと、
前記別の膜厚を貫通するのに実質的に十分な１回分の放射エネルギーに前記光画成可能材料を前記半田材料上にわたり露光させることと
を含む、方法。
【請求項１５】
前記貫通した別の膜厚の光画成可能材料を現像剤に溶解させることをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記量の放射エネルギーを前記別のより小さな膜厚の光画成可能材料を貫通するのに実質的に十分な大きさまで限定することと、前記ピラーに少なくとも隣接する前記膜厚の光画成可能材料を前記量の放射エネルギーへ露光させることと、前記露光した膜厚の光画成可能材料の部分を現像剤で溶解させることとをさらに含む、請求項１４に記載の方法。
【請求項１７】
前記ピラーに少なくとも隣接する前記膜厚の光画成可能材料を前記量の放射エネルギーへ露光させることは、前記半導体基板の前記活性表面全体を露光させることを含む、請求項１６に記載の方法。
【請求項１８】
前記放射エネルギーの源の出力を制御することおよび前記放射エネルギーのマスクを通じた前記光画成可能材料への透過を低減することのうち１つにより、前記別の膜厚の光画成可能材料を貫通するのに実質的に十分な前記量の放射エネルギーの大きさを制御することをさらに含む、請求項１４に記載の方法。
【請求項１９】
前記光画成可能材料は、ポリイミド、エポキシ、ポリベンゾオキサゾールおよびベンゾシクロブテンからなる群から選択される誘電性材料を含む、請求項１４に記載の方法。
【請求項２０】
少なくとも１つの相互接続構造の形成方法であって、
半導体基板の表面から突出する少なくとも１つの導電性要素の周囲を包囲する前記半導体基板の表面および前記少なくとも１つの導電性要素上に光画成可能材料を塗布することと、
前記光画成可能材料を前記少なくとも１つの導電性要素の上面上にマスキングしつつ、前記半導体基板の前記表面を前記光画成可能材料を貫通するのに十分な１回分の放射エネルギーへ露光させることと、
前記少なくとも１つの導電性要素の上面上の前記光画成可能材料を除去することと
を含む、方法。
【請求項２１】
前記少なくとも１つの導電性要素の上面上の前記光画成可能材料を除去することは、前記マスクされた光画成可能材料を現像剤で溶解させることを含む、請求項２０に記載の方法。
【請求項２２】
半導体基板であって、
集積回路を含む半導体材料であって、活性表面上に接着パッドを有する、半導体材料と、
金属ピラーであって、前記ピラーの直径全体上の前記接着パッド上で直接に接触する金属ピラーを含む導電性要素と、
各金属ピラー上の半田材料と、
前記金属ピラーを包囲しかつ少なくとも接触する前記活性表面上の光画成可能材料と
を含む、半導体基板。
【請求項２３】
前記光画成可能材料は、ポリイミド、エポキシ、ポリベンゾオキサゾールおよびベンゾシクロブテンからなる群から選択される誘電性材料を含む、請求項２２に記載の半導体基板。
【請求項２４】
前記光画成可能材料は、前記活性表面から前記金属ピラーの側部の上方に沿って前記金属ピラーと前記半田材料との間の境界に隣接する高さまで延びる、請求項２２に記載の半導体基板。
【請求項２５】
前記光画成可能材料は、前記金属ピラーと前記接着パッドの周囲の不動態化材料との間の前記接着パッドの表面と接触する、請求項２２に記載の半導体基板。
【請求項２６】
半導体ダイアセンブリであって、
主要面上の接着パッドおよび前記接着パッド上に配置された導電性ピラーを有する半導体ダイと、
主要面上の接触パッドおよび半田材料によって前記導電性ピラーへ接続された接触パッドを有する別の半導体ダイと、
前記導電性ピラーを包囲して接触する前記半導体ダイの前記主要面上の誘電性光画成可能材料と、
前記別の半導体ダイの前記主要面上の誘電性材料であって、前記光画成可能材料と接触し、前記導電性ピラーを前記接触パッドへ接続させる前記半田材料の少なくとも一部を横方向に包囲する、誘電性材料と
を含む、半導体ダイアセンブリ。
【請求項２７】
各導電性ピラーは銅を含み、前記導電性ピラーの横方向範囲全体において接着パッドと直接接触する、請求項２６に記載の半導体ダイアセンブリ。
【請求項２８】
前記誘電性光画成可能材料は、ポリイミド、エポキシ、ポリベンゾオキサゾールおよびベンゾシクロブテンのうちの１つを含む、請求項２６に記載の半導体ダイアセンブリ。
【請求項２９】
半導体基板のための相互接続構造であって、
接着パッドと、
前記ピラーの直径全体上の前記接着パッド上に直接接触するピラーを含む導電性要素と、
前記接着パッドと反対側の前記ピラーの端部上の半田材料と、
前記接着パッドの一部の上に前記ピラーの周囲と接触する光画成可能材料と
を含む、半導体基板。
【請求項３０】
前記光画成可能材料は、ポリイミド、エポキシ、ポリベンゾオキサゾールおよびベンゾシクロブテンからなる群から選択される誘電性材料を含む、請求項２９に記載の半導体基板。
【請求項３１】
前記光画成可能材料は、前記ピラーの側部に、前記ピラーと前記半田材料との間の境界に隣接する高さまで配置される、請求項２９に記載の半導体基板。
【請求項３２】
前記光画成可能材料は、前記ピラーと前記接着パッドの周囲の不動態化材料との間の前記接着パッドの表面と接触する、請求項２９に記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
優先権の主張
本願は、米国特許出願第１３／５５０，２２５号（出願日：２０１２年７月１６日、名称：「ＰＩＬＬＡＲ  ＯＮ  ＰＡＤ  ＩＮＴＥＲＣＯＮＮＥＣＴ  ＳＴＲＵＣＴＵＲＥＳ，  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＤＩＣＥ  ＡＮＤ  ＤＩＥ  ＡＳＳＥＭＢＬＩＥＳ  ＩＮＣＬＵＤＩＮＧ  ＳＵＣＨ  ＩＮＴＥＲＣＯＮＮＥＣＴ  ＳＴＲＵＣＴＵＲＥＳ，  ＡＮＤ  ＲＥＬＡＴＥＤ  ＭＥＴＨＯＤＳ」）の出願日の利益を主張する。
【０００２】
本開示の実施形態は、半導体ダイスのためのピラーオンパッド相互接続構造、半導体ダイスおよび当該相互接続構造を含むダイアセンブリ、ならびに関連する方法に関する。
【背景技術】
【０００３】
回路密度を挙げることは、今も半導体デバイスの製造業者の目標である。長く望まれている構成として、垂直方向にスタックされた半導体ダイスのアセンブリがあり、そのうち少なくとも一部は電気的に相互接続され、スタックされたダイアセンブリは、より高レベルのパッケージングへ機械的かつ電気的に接続される（例えば、インターポーザーまたは導電性トレースを支持する他の基板）。
【０００４】
複数のスタックされた半導体ダイスを用いた一構成として、マイクロピラーグリッドアレイパッケージ（「ＭＰＧＡ」）がある。このようなパッケージは、最上方ダイから最下方ダイへ垂直方向に相互接続された複数（例えば、４つ）のダイナミックランダムアクセス（ＤＲＡＭ）半導体メモリダイスと、最下方メモリダイの下側から延びて論理ダイまたはシステムオンチップ（ＳｏＣ）ダイへ接続された複数の導電性ピラーとのスタックを含む。
【０００５】
論理ダイまたはＳｏＣダイの供給業者は、従来、デバイスをインターポーザー（例えば、ボールグリッドアレイ（ＢＧＡ）基板、ＭＰＧＡの下側上の導電性ピラーへの接続のための導電性スルービアを含む論理またはＳｏＣダイ）へマウントしている。ＭＰＧＡは、インターポーザー上の論理ダイまたはＳｏＣダイへマウントされ、その後、アセンブリは、カプセル材料と共に完成したボールグリッドアレイ（ＢＧＡ）パッケージ中へオーバーモールドされる。
【０００６】
上記の構成は、いわゆる「ワイドＩ／Ｏ」メモリデバイスとして実行され、高速メモリアクセスを可能にし、電力要件を低減させる。
【０００７】
１つの特に有望なＭＰＧＡ構成としてダイアセンブリがあり、ダイアセンブリは、スルーシリコンビア（ＴＳＶ）と相互接続されたＤＲＡＭダイスの垂直スタックの下側の高速論理ダイを用いている。ＤＲＡＭダイスは、データ取り扱いのみのために具体的に構成される一方、論理ダイは、ダイアセンブリ内におけるＤＲＡＭ制御全体を提供する。この設計は、電力需要および物理的空間要求の大幅な低減ならびに異なる論理ダイスの使用を通じた複数のプラットフォームおよび用途への柔軟性を提供しつつ、待ち時間の低減と帯域幅および速度の大幅な向上とが期待されている。上記したようなダイアセンブリのこのような１つの実行様態は、メモリキューブＤＲＡＭ（ＭＣＤＲＡＭ）として特徴付けられ得る。このメモリキューブＤＲＡＭ（ＭＣＤＲＡＭ）は、ＤＲＡＭダイス上の熱伝導性オーバーモールドを含み、ＤＲＡＭダイスのスタックを超えて周辺に延びる箇所において論理ダイと接触する。このようなダイアセンブリの別の実行様態は、ハイブリッドメモリキューブ（ＨＭＣ）として特徴付けられ得、論理ダイと周囲接触するＤＲＡＭダイスのスタック上に蓋が設けられる。
【０００８】
上記設計の最終製品は、例えばモバイル電子デバイス（例えば、いわゆる「スマートフォン」、ラップトップおよびノートブックコンピュータ、スーパーコンピュータ、ＢＬＡＣＫＢＥＲＲＹ（登録商標）デバイス、ｉＰＨＯＮＥ（登録商標）およびｉＰＡＤ（登録商標）デバイス、およびＤＲＯＩＤ（登録商標）デバイス）において多様な用途がある。
【０００９】
上記設計の実行様態についての１つの大きな懸念事項として、信頼性ストレス試験に耐えるのに十分な粘着を半導体ダイの接着パッドと径の小さなピラーとの間に（スタック中の半導体ダイの上または下の別の半導体ダイ、インターポーザーまたは他の基板へ信頼性の高い電気接続を設ける際に用いられる）狭ピッチで提供する点がある。
【００１０】
図１を参照して、半導体ダイ１０２のための従来のピラーオンパッド相互接続構造１００は、直径約３０μｍの銅材料１０６を含むピラー形態の導電性要素１０４と、導電性要素１０４上のニッケル材料１０８と、ニッケル材料１０８上の半田材料１１０（例えば、ＳｎＡｇ半田）とを含む。半導体ダイ１０２の活性表面１１４上の接着パッド１１２は、不動態化材料１１６（例えば、ＳｉＮｘおよびＳｉＯｘのうち少なくとも１つ）によって包囲される。ポリマー再不動態化材料１１８が不動態化材料１１６上に配置され、接着パッド１１２上に延び、接着パッド１１２と直径３０μｍの銅材料１０６との接触のための直径約９μｍの開口部を残す。上記したストレス試験時に、図２に示すように、ポリマー再不動態化材料１１８によって提供される接着パッド１１２の露出表面積が比較的小さいことが原因で、導電性要素１０４の銅材料１０６が接着パッド１１２をリフトオフさせ、その結果、半導体ダイ１０２の回路（例えば、導電性ビア１２０）と電気接触する接着パッド１１２間に開回路ＯＣが発生する。ポリマー再不動態化材料１１８が比較的柔軟でかつ可塑が高いことが原因で、接着パッド１１２との接触領域の周囲の導電性要素１０４の構造的支持が限定されるため、半導体ダイ１０２の別のコンポーネントへの取付および電気接続のために半田材料１１０のリフロー時に用いられる熱圧着時における接続性問題が悪化する。
【００１１】
従来技術と自認するものではなく、公開も含まない、上記した問題の解消のための本発明者による最近の試みでは、ポリマー再不動態化材料を設けずに接着パッド上に３０μｍの導電性要素を直接形成した。しかし、半田材料のリフロー時において、半田材料がピラーの側部に沿ってニッケル材料および銅材料の通過時において湿潤して接着パッドと接触し、その結果、接着パッド材料との金属間化合物の形成と、これらの化合物の膨張と、接着パッド下の回路との電気短絡とに起因して半導体ダイスの不具合が発生する。また、場合によっては、ピラーの下方において半田材料が湿潤すると、リフロー時に接触パッドを隣接コンポーネント上に接続するための半田質量が不適切になる。
【図面の簡単な説明】
【００１２】
【図１】従来の相互接続構造が上部に設けられた半導体ダイの一部の模式側断面図である。
【図２】半導体ダイの信頼性ストレス試験後の、図１の種類の不具合の発生した相互接続構造の２５，０００倍の顕微鏡写真の断面である。
【図３Ａ】本開示の実施形態に係る相互接続構造の作製方法の一部の模式側断面図である。
【図３Ｂ】本開示の実施形態に係る相互接続構造の作製方法の一部の模式側断面図である。
【図３Ｃ】本開示の実施形態に係る相互接続構造の作製方法の一部の模式側断面図である。
【図４Ａ】本開示の一部実施形態に係る相互接続構造の作製方法の残り部分の模式側断面図である。
【図４Ｂ】本開示の一部実施形態に係る相互接続構造の作製方法の残り部分の模式側断面図である。
【図４Ｃ】本開示の一部実施形態に係る相互接続構造の作製方法の残り部分の模式側断面図である。
【図５Ａ】本開示の他の実施形態に係る相互接続構造の作製方法の残り部分の模式側断面図である。
【図５Ｂ】本開示の他の実施形態に係る相互接続構造の作製方法の残り部分の模式側断面図である。
【図６Ａ】本開示の一実施形態に係る、相互接続構造が上部に形成された半導体ダイの一部の断面顕微鏡写真である。
【図６Ｂ】本開示の一実施形態に係る、相互接続構造が上部に形成された半導体ダイの一部の断面顕微鏡写真である。
【図６Ｃ】本開示の一実施形態に係る、相互接続構造が上部に形成された半導体ダイの一部の断面顕微鏡写真である。
【図６Ｄ】本開示の一実施形態に係る、相互接続構造が上部に形成された半導体ダイの斜視顕微鏡写真である。
【図７】本開示の一実施形態に係る相互接続構造を用いたダイアセンブリの模式側断面図である。
【発明を実施するための形態】
【００１３】
このような相互接続構造およびこのような相互接続構造の作製方法を含む半導体ダイアセンブリとして、半導体ダイアセンブリのためのピラーオンパッド相互接続構造が開示される。本明細書に使用される「相互接続構造」という用語は、他のコンポーネントおよび関連材料および構造への電気接続のための接着パッドおよびその上部に形成された導電性要素を指す。
【００１４】
図面中、明確さを期するため、類似する要素および特徴を、同じ参照符号または類似の参照符号によって示す。
【００１５】
本明細書に使用される「ウェーハ」という用語は、バルク半導体基板の形態の一定量の半導体材料を指し、従来の実質的に円形のウェーハに限定されない。本明細書に使用される「半導体材料」という用語は、シリコン、ゲルマニウム、ガリウムヒ素、リン化インジウム、および他のＩＩＩ−ＶまたはＩＩ−ＶＩ型半導体材料を指す。本明細書に使用される「半導体基板」、「半導体ダイ」および「ダイ」ならびにその複数形は、バルク半導体基板から単一化された、集積回路を支持する半導体材料のセグメント（単数または複数）を指す。本明細書に使用される「メモリダイ」およびその複数形は、全ての形態の集積回路メモリを指す（例を非限定的に挙げると、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、および他のメモリ形態）。
【００１６】
本明細書に使用される「主要面」という用語は、ウェーハ、半導体基板または半導体ダイの活性表面および裏側のうちの１つを指す。
【００１７】
本明細書に使用される「光画成可能材料」という用語は、放射エネルギーへの露光に応答して１つ以上の材料特性を変化させるように調整された材料を指す。このような材料特性を非限定的に挙げると、材料化学特性および構造特性があり、詳細には、選択された溶媒中における比溶解度またはその不在を含む。光画成可能材料の例を挙げると、市販のポジトーンフォトレジストおよびネガトーンフォトレジスト、このようなフォトレジスト中における上記したような挙動を可能にするために用いられる分散媒中の溶液または懸濁液中の材料がある。溶媒の例を挙げると、放射エネルギーへの露光後にフォトレジストと共に用いられる現像剤がある。
【００１８】
本明細書において所与のパラメータと共に用いられる「約」および「実質的に」という用語はそれぞれ、当業者が想起するような、通常の製造公差内の特定のパラメータについて記載された指定値からの分散、材料変動、測定計装精度、制御一貫性、などを指す。
【００１９】
以下の記載において、本開示の実施形態の詳細な説明のため、特定の詳細（例えば、材料種類および処理条件）について記載する。しかし、当業者であれば、これらの特定の詳細を用いることなく本開示の実施形態を実行することが可能であることを理解する。実際、本開示の実施形態は、当該分野に用いられる従来の半導体作製技術と共に実行され得る。加えて、以下の記載は、半導体デバイスの製造のプロセスフロー全体を形成しない。以下においては、本開示の実施形態の理解に必要なプロセス作業および構造のみについて述べる。半導体構造から、完成した半導体デバイスを形成するためのさらなる作業は、従来の作製技術によって行われ得る。
【００２０】
以下の説明において、添付図面を参照する。これらの図面は以下の記載の一部を形成し、図中、本開示を実行することが可能な特定の実施形態を例示的に示す。当業者による本開示の実施形態の実行を可能にするために、これらの実施形態について十分に詳述する。しかし、他の実施形態も実行可能であり、本開示において構造的変化、論理的変化および電気的変化が包含される。本明細書中において提示される例示は、任意の特定の半導体ダイまたは半導体デバイスの実際の外観を示すのではなく、本開示の実施形態をより詳細に記述するために用いられる理想的な図のみを示す。本明細書中、図面は必ずしも縮尺通りではない。さらに、図面間において共有する要素は、同一または類似の参照符号を持ち得る。
【００２１】
以下の本開示の方法および関連構造の実施形態の記載は、明確さを期するため、半導体基板上に形成された単一の相互接続構造に特徴付けられる。しかし、実際には、ウェーハ上に設けられた数百の導体ダイス上に数千の相互接続構造を形成するために、多様な実施形態を、ウェーハのスケールで効率的に行うことが可能である。このようなウェーハスケール処理は当業者にとって周知であるため、詳述を控える。
【００２２】
一実施形態において、少なくとも１つの相互接続構造の形成方法は、半導体基板の表面から突出する少なくとも１つの導電性要素の周囲を包囲する半導体基板の表面上の第１の膜厚および少なくとも１つの導電性要素の少なくとも上面上の第２の低い膜厚に光画成可能材料を塗布することと、少なくとも１つの導電性要素の少なくとも上面を第２の膜厚の光画成可能材料を貫通するのに十分な１回分の放射エネルギーへ露光させることと、第２の膜厚の光画成可能材料を除去することとを含む。
【００２３】
別の実施形態において、半導体基板の活性表面上に相互接続構造を形成する方法は、銅および半田材料を含むピラーを接着パッド上にピラーの直径全体上の接着パッドと接触して形成することと、光画成可能材料を活性表面上に所定の膜厚に、ピラーの半田材料上に別の低い膜厚にスピンコーティングすることと、別の膜厚を貫通するのに実質的に十分な１回分の放射エネルギーへ光画成可能材料を半田材料上に露光させることとを含む。
【００２４】
さらなる実施形態において、少なくとも１つの相互接続構造の形成方法は、半導体基板の表面から突出する少なくとも１つの導電性要素の周囲を包囲する半導体基板の表面および少なくとも１つの導電性要素上に光画成可能材料を塗布することと、光画成可能材料を少なくとも１つの導電性要素の上面上にマスキングしつつ、半導体基板の表面を光画成可能材料を貫通するのに十分な１回分の放射エネルギーへ露光させることと、および少なくとも１つの導電性要素の上面上の光画成可能材料を除去することとを含む。
【００２５】
ここで図３Ａ〜図５Ｂを参照し、半導体ダイのための相互接続構造の作製方法の実施形態と、得られる構造とについて説明する。
【００２６】
図３Ａにおいて、半導体ダイ１０２は、不動態化材料１１６によって包囲された活性表面１１４上に接着パッド１１２を含む。接着パッド１１２は銅材料を含み得、不動態化材料１１６は、例えば、ＳｉＮｘ、ＳｉＯｘおよびＳｉＯｘＮｙのうち少なくとも１つを含み得る。一実施形態において、不動態化材料１１６は、化学蒸着（ＣＶＤ）技術によって塗布されるＳｉＯ２およびＳｉ３Ｎ４を含み得る。図１に示す構造と異なり、不動態化材料１１６は、接着パッド１１２の横方向周辺１１３上に短い距離（例えば、約５μｍ）延びて、接着パッド１１２のうちほぼ大部分を導電性要素１０４（図３Ｂを参照）の形成のために露出させる。
【００２７】
図３Ｂにおいて、導電性要素１０４（簡潔さを期するため、本明細書では以降「導電性要素１０４」と呼ぶ）は、銅材料１０６、任意選択的のニッケル材料１０８および半田材料１１０（例えば、ＳｎＡｇ）または他の電気めっき可能な材料（例えば、Ｓｎ、ＳｎＣｕ）を直接接着パッド１１２上に連続的に堆積させることにより形成され得、導電性要素の横方向範囲全体（例えば、直径）の約５μｍ〜約７０μｍ（例えば、約３０μｍ）の銅材料１０６が接着パッド１１２の材料と接触する。実施形態において、接着パッド１１２の環状領域１１１は、導電性要素１０４と不動態化材料１１６の内側境界１１５との間において露出し続ける。破線によって示すように、ポジまたはネガのフォトレジスト１２２は、実質的な膜厚（例えば、約４４μｍ）まで塗布され、従来のように物理的気相成長法（ＰＶＤ）によって活性表面１１４上に堆積されたシード層（図示せず）上に導電性要素１０４の材料を電気めっきするために開口部１２４を提供するようにパターニングされ、および現像される。電気めっきされた銅材料１０６は、例えば約５μｍ〜約１５μｍの高さを含み得る。一部の実施形態において、電気めっきされたニッケル材料１０８を、銅材料１０６と半田材料１１０のスズとの間の金属間化合物の形成を回避するための障壁層として用いることができる。ニッケル材料１０８は、膜厚、例えば約３μｍの膜厚を含み得る。電気めっきされた半田材料１１０は、例えば約１５μｍの膜厚を含み得る。図６Ａ〜図６Ｄから分かるように、導電性要素のための全ての材料膜厚は、電気めっきされた銅材料１０６として適切であり、ニッケル材料１０８および半田材料１１０は、隣接材料間の非直線の（例えば、弓状の）境界を実際に示し得る。電気めっきプロセスの完了後、フォトレジスト１２２およびシード層を活性表面１１４から除去する。
【００２８】
図３Ｃにおいて、導電性要素１０４の作製後、誘電（すなわち、電気絶縁）特性を示しかつ非限定的例としてポジトーン光画成可能材料（例えば、フォトレジスト）を含む光画成可能材料２１８を、活性表面１１４（例えば、接着パッド１１２の任意の露出領域１１１）上に（第１の膜厚ｔ１が約５μｍになるまで）非選択的に塗布し、導電性要素１０４を第２のより小さな膜厚ｔ２（例えば、約１μｍ以下）になるまで被覆する。遠心力および重力の組み合わせを用いて導電性要素１０４上の膜厚光画成可能材料２１８を低減することができるため、スピンコーティングを用いて光画成可能材料２１８を活性表面上に塗布することができる。比較的高粘度の光画成可能材料２１８を用いることにより、十分な膜厚の光画成可能材料２１８を活性表面１１４上に確保しつつ、導電性要素１０４上における薄肉化を可能にすることができる。光画成可能材料２１８を減圧積層法を用いて乾燥塗膜として塗布することもでき、減圧積層法の場合も、導電性要素１０４上における光画成可能材料２１８の薄肉化が促進される。光画成可能材料中に使用される適切な誘電性材料を挙げると、例えば、ポリイミド、エポキシ、ポリベンゾオキサゾールおよびベンゾシクロブテンがある。実施形態において用いることが可能な特定の製品を挙げると、例えば、ＷＰＲ５０７０（提供元：ＪＳＲ  Ｍｉｃｒｏ，Ｉｎｃ．、Ｓｕｎｎｖａｌｅ、ＣＡ）およびＣＲＣ７５６１（提供元：Ｓｕｍｉｔｏｍｏ  ＢａｋｅｌｉｔｅＣｏ．，Ｌｔｄ、東京、日本）がある。
【００２９】
図４Ａおよび一実施形態において、光画成可能材料２１８を活性表面１１４および導電性要素１０４へ塗布した後、光画成可能材料２１８を選択される量の広帯域放射エネルギーＲＳＤ（例えば）（水銀アーク光源）へ露光させる。選択される量は、「サブ量」と呼ばれる場合があり、所定の膜厚の光画成可能材料２１８を（現像剤中に溶解させることにより）活性表面１１４から実質的に完全に除去するために必要な放射エネルギー量であるＥ０の約２５パーセント〜約５０パーセントの出力大きさを含む。出力の点について、例えば膜厚が約５μｍ（すなわち、ｔ１）のポリイミドベースの光画成可能材料２１８へ適用されるサブ量は、約１５０ｍＪのエネルギーを含み得、Ｅ０＝５００ｍＪである。広帯域放射エネルギーは、波長ピークがそれぞれ４３６、４０５および３６５ｎｍにおけるＧ−Ｈ−Ｉ紫外線広帯域露光を含み得る。Ｅ０未満の選択されるサブ量の広帯域放射エネルギーＲＳＤを用いることにより、光画成可能材料２１８の膜厚ｔ１のうち一部のみが破線に示すように貫通され、その結果、貫通した部分が溶解可能となるため、現像剤により除去可能となる。
【００３０】
図４Ｂに示すような光画成可能材料の露光に用いられる放射エネルギーの出力の低減の代わりに、エネルギー源（例えば、上記した水銀アーク光源）を用いて、光画成可能材料２１８を（より少量の放射エネルギーＲＳＤへ）半導体ダイス１０２の群上に露光するためのステッパーと共に用いられる部分的に光透過性であるフォトマスク１３０（当該分野において「リーキークロム」マスクと呼ばれる）と共に、全量の放射エネルギーＲＦＤを生成することができる。クロムは、光透過を遮断するためのマスク材料として従来から用いられ、リーキークロムマスクは、クロムまたは他のマスク材料の市松模様および開口を極めて低い分解能（例えば、１μｍ未満（例えば、０．５μｍ、またはさらには０．２５μｍの分解能））で含む。半導体ダイ１０２を部分的に光透過性のフォトマスク１３０で被覆することにより、所望のエネルギー低減を行うためのフォトマスクの特性を用いた放射エネルギー透過を限定することにより、全量の放射エネルギーＲＦＤを適切なサブ量ＲＳＤまで低減することができる。ここでも、選択されるサブ量の広帯域放射エネルギーＲＳＤをＥ０未満の量で用いることにより、光画成可能材料２１８の膜厚ｔ１のうち一部のみが貫通し、その結果、貫通部分のみが現像剤中に溶解可能となり、よって現像剤によって除去可能である。
【００３１】
図４Ｃに示すように、サブ量の放射エネルギーへの露光後、ポジ光画成可能材料２１８を現像させる。その後、放射エネルギーサブ量ＲＳＤによって実質的に完全に貫通および露光した導電性要素１０４の周囲および側部上のより小さな膜厚ｔ２の光画成可能材料２１８を除去する。しかし、放射エネルギーＲＳＤの大きさが小さいため、活性表面１１４上の光画成可能材料２１８の全体膜厚ｔ１および周囲の導電性要素１０４は貫通および露光していない。その結果、膜厚ｔ１の光画成可能材料２１８の露光部分が現像および溶解し、未露光の膜厚ｔ３が活性表面１１４上に残留し、導電性要素１０４を接触して包囲する。
【００３２】
図５Ａおよび別の実施形態において、光画成可能材料２１８を活性表面１１４および導電性要素１０４へ塗布した後、隣接する導電性要素１０４上の光画成可能材料２１８を、不透明マスク１３２中の開口部１３４を通じて、膜厚ｔ２の光画成可能材料２１８を導電性要素１０４の上部から除去するために十分な（例えば）水銀アーク光源からサブ量の広帯域放射エネルギーＲＳＤへ露光させる。出力の点において、適用される量は、ここでも約１５０ｍＪのエネルギーであり得、Ｅ０＝５００ｍＪである。ここでも、選択されるサブ量の放射エネルギーＲＳＤの結果、膜厚ｔ１の光画成可能材料２１８の一部のみが貫通および露光する。
【００３３】
もちろん、導電性要素との開口部１３４の寸法およびアライメントにより周囲の光画成可能材料２１８の露光を十分に遮蔽できれば、全量の放射エネルギーＲＦＤを用いてもよい。他の代替例として、全量の放射エネルギーＲＦＤを導電性要素１０４上にアライメントされた部分的に光透過性部分を有する不透明マスク１３２と共に用いてもよいし、あるいは、部分的に光透過性マスク１３０（図４Ｂ）を導電性要素上にアライメントされた開口部１３４と共に用いてもよい。所望の残留膜厚の光画成可能材料２１８を導電性要素１０４と接触して包囲させつつ光画成可能材料２１８を導電性要素１０４から除去するように、用いられる放射エネルギー電力およびマスクを選択することができる。
【００３４】
図５Ｂに示すように、サブ量の放射エネルギーＲＳＤへの露光後、光画成可能材料２１８を現像させる。その後、実質的に完全に露光されている導電性要素１０４上および側部周囲の光画成可能材料２１８の膜厚ｔ２を除去する。しかし、不透明マスク１３２によって放射エネルギーが遮断されているため、活性表面１１４および周囲の導電性要素１０４上のポリイミド材料２１８の全体膜厚ｔ１は、導電性要素１０４の隣接部分を除いて露光していない。その結果、光画成可能材料２１８が現像すると、未露光の膜厚ｔ３が残り、導電性要素１０４と接触して包囲し、マスクされた光画成可能材料２１８の全体膜厚ｔ１は、活性表面１１４の残り部分上に残留する。
【００３５】
よって、１つの実施形態は、半導体基板のための相互接続構造を含む。この相互接続構造は、接着パッドと、ピラーの直径全体上の接着パッド上に直接的に接触するピラーを含む導電性要素と、接着パッドと反対側のピラーの端部上の半田材料と、接着パッドの一部上にピラーの周囲と接触する光画成可能材料とを含む。
【００３６】
図６Ａは、いくつかの導電性要素１０４を示す。これらの導電性要素１０４は、図４Ａおよび図４Ｂの実施形態に従って、ＴＳＶ１２０と、導電性要素１０４に隣接して包囲する接着パッド１１２および光画成可能材料２１８間の不動態化材料１１６と連通する接着パッド１１２上に設けられた半導体ダイ１０２上に処理されている。図６Ｂは、図６Ａの拡大図であり、２つの隣接する導電性要素１０４の部分を示す。図６Ｃは、単一の導電性要素１０４の拡大図であり、銅材料１０６、ニッケル材料１０８および半田材料１１０が光画成可能材料２１８によって包囲されている様子を示す。光画成可能材料２１８は、導電性要素１０４をニッケル材料１０８の半田材料１１０との境界を超える高さまで包囲する。しかし、光画成可能材料２１８の高さを実質的に銅材料１０６の高さまで維持して、半田材料全てを光画成可能材料２１８の上方において突出させ、別のコンポーネント上の接触パッド１４０（図７を参照）との相互接続の形成を向上させるために、光画成可能材料２１８の露光時においてプロセスパラメータを制御することが望ましい場合もある。図６Ｄは、一列の導電性要素１０４が光画成可能材料２１８によって包囲されている斜視図である。
【００３７】
このような一実施形態において、半導体基板は、半導体材料を含む。半導体材料は、集積回路を含み、活性表面上の接着パッドと、ピラーの直径全体上の接着パッド上に間接的に接触する金属ピラーを含む導電性要素と、各金属ピラー上の半田材料と、金属ピラーを包囲しかつ少なくとも接触する活性表面上の光画成可能材料とを有する。
【００３８】
図７は、（半導体ダイス１０２ｂおよび１０２ｃの裏側１４２上に熱圧着を用いて接触パッド１４０へそれぞれ接続する）導電性要素１０４の半田材料１１０のリフローによるいわゆる「フリップチップ」接合のための半導体ダイ１０２ａおよび半導体ダイ１０２ｂの逆転後において、相互に隣接する半導体ダイス１０２ａ、１０２ｂおよび１０２ｃの接続によって形成されたダイアセンブリを示す。ＳｎＡｇ半田材料１１０が用いられる場合、導電性要素１０４と接触パッド１４０との間の相互接続は、半田材料１１０を温度（例えば、約２５０℃）においてリフロー（すなわち、溶融）させて導電性要素１０４の銅材料１０６を接触パッド１４０へ接合させることにより、形成される。熱圧着接合の代替例として、半導体ダイス１０２、１０２ａおよび１０２ｂの逆転後、導電性要素１０４の半田材料１１０をフラックス中に浸漬させ、接触パッド１４０およびリフローのためにオーブン中に配置されたダイアセンブリと接触させる。光画成可能材料２１８は導電性要素１０４の銅材料１０６を少なくとも包囲するため、誘電性アンダーフィル材料１５０を半導体ダイス１０２ａ、１０２ｂおよび１０２ｃ、周囲の導電性要素１０４ならびに主要な半田材料１１０間に配置する。
【００３９】
上記したような実施形態は、半導体ダイアセンブリとして特徴付けられ得る。この半導体ダイアセンブリは、主要面上に接着パッドを有する半導体ダイと、接着パッド上に配置された導電性ピラーと、主要面上に接触パッドを有する別の半導体ダイと、半田材料と共に導電性ピラーへ接続された接触パッドと、導電性ピラーと接触して包囲する半導体ダイの主要面上の誘電性光画成可能材料と、別の半導体ダイの主要面上の誘電性材料とを含む。この誘電性材料は、光画成可能材料と接触し、導電性ピラーを接触パッドへ接続させる半田材料のうち少なくとも一部を横方向に包囲する。
【００４０】
本開示の一実施形態に係る相互接続構造を用いたダイアセンブリの試験において、図７に関して本明細書に記載したように、図１および図２に示すような従来のピラーオンパッド構造を用いたダイアセンブリと比較して、高加速ストレス試験（ＨＡＳＴ）および温度サイクル（ＴＭＣＬ）試験を用いた２つの高ダイスタックの信頼性ストレス試験を１０パーセント（１０％）を超えて増加させた後、機能的な半導体ダイスが得られる。
【００４１】
例えばフォトレジストを含む光画成可能材料について、いわゆる「ポジ」トーン材料として説明した。いわゆる「ポジ」トーン材料は、１つ以上の適切な波長の放射エネルギーを受けた後に現像させると、除去することが可能である。しかし、本発明者は、本明細書中において記載される技術は、光画成可能材料でコーティングされた半導体ダイスを含むウェーハの放射エネルギーへの露光時においてスケルトンマスクと共に用いてピラー型導電性要素の上部を主に被覆する「ネガ」トーン光画成可能材料を用いて実行することもできることを意図し、このような露光の後、ポジ現像剤を用いた現像が行われる。このような状況において、導電性要素の上部を被覆する未露光の光画成可能材料を除去すると、露光された現像後の光画成可能材料が少なくとも導電性要素の側部の部分および接着パッドおよび周囲の不動態化材料上に残留する。
【００４２】
本開示は多様な改変および代替的形態が可能であるが、例示目的のために特定の実施形態を図面中に図示し、本明細書に記載した。しかし、本開示は、開示の特定の形態に限定されるべきではない。むしろ、本開示は、以下の添付の特許請求の範囲およびその法律的均等物の範囲内に収まる全ての改変、均等物および代替物を包含する。
【図１】
2015526899.tif 000003
【図２】
2015526899.tif 000004
【図３Ａ】
2015526899.tif 000005
【図３Ｂ】
2015526899.tif 000006
【図３Ｃ】
2015526899.tif 000007
【図４Ａ】
2015526899.tif 000008
【図４Ｂ】
2015526899.tif 000009
【図４Ｃ】
2015526899.tif 000010
【図５Ａ】
2015526899.tif 000011
【図５Ｂ】
2015526899.tif 000012
【図６Ａ】
2015526899.tif 000013
【図６Ｂ】
2015526899.tif 000014
【図６Ｃ】
2015526899.tif 000015
【図６Ｄ】
2015526899.tif 000016
【図７】
2015526899.tif 000017
【国際調査報告】
2015526899.tif 000018
2015526899.tif 000019