(57)【要約】  本発明は、薄膜トランジスタ、アレイ基板及びその製造方法を提供する。前記製造方法は、基板上にバッファ層及び活性層を順に形成し、パターニング工程によってソース領域を形成するステップと、ゲート絶縁層及びゲート電極を順に形成し、Ｎｉ堆積ウィンドを形成するステップと、Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、を備える。
2015526892.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタの製造方法であって、
基板上にバッファ層及び活性層を順に形成し、活性層をパターニングすることによってソース領域を形成するステップと、
ゲート絶縁層及びゲート電極を順に形成するステップと、
Ｎｉ堆積ウィンドを形成するステップと、
Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記活性層及び前記ゲート電極の材料はそれぞれアモルファスシリコン薄膜であり、
Ｎｉ堆積ウィンドを形成するステップと誘電体層を形成するステップとの間に、
金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップをさらに有することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップは、具体的に、
Ｎｉ堆積ウィンド内及びゲート電極上にＮｉ金属を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入してソース・ドレイン領域を形成し、そして、高温でアニールすることであることを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記バッファ層及び前記誘電体層の材料は、それぞれＳｉＯ２、ＳｉＮＸまたは両者の混合物であり、前記ソース・ドレイン電極の材料はＭｏ、導電金属または導電合金であることを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記Ｎｉ堆積ウィンド及び前記ソース・ドレインコンタクトホールはそれぞれ２つであることを特徴とする請求項１〜４のいずれか１項に記載の有機薄膜トランジスタの製造方法。
【請求項６】
アレイ基板の製造方法であって、
基板上にバッファ層及び活性層を順に形成し、活性層をパターニングすることによってソース領域を形成するステップと、
ゲート絶縁層及びゲート電極を順に形成するステップと、
Ｎｉ堆積ウィンドを形成するステップと、
Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、
画素画成・絶縁層を形成し、画素アレイを形成するステップと、を備えることを特徴とするアレイ基板の製造方法。
【請求項７】
前記活性層及び前記ゲート電極の材料はそれぞれアモルファスシリコン薄膜であり、
Ｎｉ堆積ウィンドを形成するステップと誘電体層を形成するステップとの間に、
金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップをさらに有することを特徴とする請求項６に記載のアレイ基板の製造方法。
【請求項８】
前記金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップは、具体的に、
Ｎｉ堆積ウィンド内及びゲート電極上にＮｉ金属を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入してソース・ドレイン領域を形成し、そして、高温でアニールすることであることを特徴とする請求項７に記載のアレイ基板の製造方法。
【請求項９】
薄膜トランジスタであって、
基板上に順に形成されたバッファ層及びソース領域と、
前記バッファ層及びソース領域上に順に被覆し、Ｎｉ堆積ウィンドを有するゲート絶縁層、ゲート電極、及び前記Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層と、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極と、を備えることを特徴とする薄膜トランジスタ。
【請求項１０】
アレイ基板であって、
基板と、
前記基板上に順に形成されたバッファ層及びソース領域と、
前記バッファ層及びソース領域上に順に被覆し、Ｎｉ堆積ウィンドを有するゲート絶縁層、ゲート電極、及び前記Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層と、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極と、
前記誘電体層及びソース・ドレイン電極上に被覆する画素画成・絶縁層と、を備えることを特徴とするアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、アレイ基板及びその製造方法に関する。
【背景技術】
【０００２】
有機発光ダイオードディスプレイ（ＯＬＥＤ、Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）は、新規のフラットパネルディスプレイであり、製造工程が簡単で、コストが低く、反応速度が速く、カラー表示および大きいスクリーンの表示を容易に実現でき、消費電力が少なく、集積回路ドライバとのマッチングを容易に実現でき、発光の輝度が高く、作業温度の適応範囲が広く、体積が軽薄であり、フレキシブル表示を容易に実現できる等のメリットを有するため、応用の見通しがよい。
【０００３】
ＯＬＥＤは、駆動方式によって、パッシブマトリクス駆動ＯＬＥＤ（ＰＭＯＬＥＤ、Ｐａｓｓｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、及びアクティブマトリクス駆動ＯＬＥＤ（ＡＭＯＬＥＤ、Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に分けられる。パッシブマトリクス駆動は、工程が簡単で、コストが低いが、クロストークが存在し、消費電力が高く、寿命が短い等の欠点を有するため、高い解像度で大サイズの表示の要求を満たせない。これに対して、アクティブマトリクス駆動は、パネルに薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を追加したことによって、画素ユニットを１フレームの時間内にずっと発光させることができるようになるため、必要な駆動電流が小さく、消費電力が少なく、寿命がより長く、高い解像度で複数のグレースケールの大サイズの表示の要求を満たせる。
【０００４】
現在では、ＡＭＯＬＥＤスクリーンの駆動回路は、主に、アモルファスシリコン（ａ−Ｓｉ、Ａｍｏｒｐｈｏｕｓ−Ｓｉｌｉｃｏｎ）ＴＦＴを利用するものと、多結晶シリコン（ｐ−Ｓｉ、ｐｏｌｙ−Ｓｉｌｉｃｏｎ）ＴＦＴを利用するものがある。ａ−Ｓｉ  ＴＦＴ技術は、工程が簡単で、コストが低いが、そのキャリヤーの移動度が非常に低く、十分な駆動電流を提供することができないとともに、アモルファスシリコンＴＦＴがＮ型素子しか提供できなく、その安定性も長期間の応力によって悪化する可能性がある。これに対して、多結晶シリコンＴＦＴは、そのキャリヤーの移動度が高く、反応速度が速く、大面積の動的なビデオ表示を容易に実現できるとともに、高いキャリヤーの移動度によって、多結晶シリコンＴＦＴで外部駆動回路を表示バックパネルに集積することができ、外部導線を大幅に減少し、外部駆動回路の複雑性を低下させた。現在、世界では一般的に多結晶シリコンＴＦＴによってＡＭＯＬＥＤバックパネルの研究及び開発を行っている。
【０００５】
低温多結晶シリコンＴＦＴ技術は、４〜５回のフォトリソグラフィのみを必要とするアモルファスシリコンＴＦＴ技術に対して、工程がより複雑で、コストもより高い。今知られている低温多結晶シリコン薄膜トランジスタは、製造過程が一般的に６回以上のフォトリソグラフィが必要であり、工程が複雑で、製造コストが非常に高く、生産周期が長い。フォトリソグラフィの回数が多いほど、歩留まりの向上が難しくなる。よって、フォトリソグラフィの回数によって低温多結晶シリコン薄膜トランジスタの製造の複雑さを評価することができ、フォトリソグラフィの回数を減少させることは、製造コストの低下を意味する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
よって、低温多結晶シリコン薄膜トランジスタの生産周期を短縮して低温多結晶シリコン薄膜トランジスタの製造コストを低下させるために、フォトリソグラフィの回数を減少させる必要がある。
【課題を解決するための手段】
【０００７】
本発明実施例の一方面は、薄膜トランジスタの製造方法であって、
基板上にバッファ層及び活性層を順に形成し、活性層をパターニングすることによってソース領域を形成するステップと、
ゲート絶縁層及びゲート電極を順に形成するステップと、
Ｎｉ堆積ウィンドを形成するステップと、
Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、を備える。
【０００８】
本発明の１つの実施例では、前記活性層及び前記ゲート電極の材料はそれぞれアモルファスシリコン薄膜であり、Ｎｉ堆積ウィンドを形成するステップと誘電体層を形成するステップとの間に、
金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップをさらに有する。
【０００９】
本発明の１つの実施例では、前記金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップは、具体的に、
Ｎｉ堆積ウィンド内及びゲート電極上にＮｉ金属を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入してソース・ドレイン領域を形成し、そして、高温でアニールすることである。
【００１０】
本発明の１つの実施例では、前記バッファ層及び前記誘電体層の材料は、それぞれＳｉＯ２、ＳｉＮＸまたは両者の混合物であり、前記ソース・ドレイン電極の材料はＭｏ、導電金属または導電合金である。
【００１１】
本発明の１つの実施例では、前記Ｎｉ堆積ウィンド及び前記ソース・ドレインコンタクトホールはそれぞれ２つである。
【００１２】
本発明実施例の他の方面は、アレイ基板の製造方法であって、
基板上にバッファ層及び活性層を順に形成し、活性層をパターニングすることによってソース領域を形成するステップと、
ゲート絶縁層及びゲート電極を順に形成するステップと、
Ｎｉ堆積ウィンドを形成するステップと、
Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、
画素画成・絶縁層を形成し、画素アレイを形成するステップと、を備える。
【００１３】
本発明の１つの実施例では、前記活性層及び前記ゲート電極の材料はそれぞれアモルファスシリコン薄膜であり、Ｎｉ堆積ウィンドを形成するステップと誘電体層を形成するステップとの間に、
金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップをさらに有する。
【００１４】
本発明の１つの実施例では、前記金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップは、具体的に、
Ｎｉ堆積ウィンド内及びゲート電極上にＮｉ金属を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入し、ソース・ドレイン領域を形成し、そして、高温でアニールすることである。
【００１５】
本発明実施例の他の方面は、薄膜トランジスタであって、
基板上に順に形成されたバッファ層及びソース領域と、
前記バッファ層及びソース領域上に順に被覆し、かつＮｉ堆積ウィンドを有するゲート絶縁層、ゲート電極、及び前記Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層と、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極と、を備える。
【００１６】
本発明実施例の他の方面はアレイ基板であって、
基板と、
前記基板上に順に形成されたバッファ層及びソース領域と、
前記バッファ層及びソース領域上に順に被覆し、且つＮｉ堆積ウィンドを有するゲート絶縁層、ゲート電極、及び前記Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層と、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極と、
前記誘電体層及びソース・ドレイン電極上に被覆する画素画成・絶縁層と、を備える。
【発明の効果】
【００１７】
本発明実施例は、薄膜トランジスタ、アレイ基板及びその製造方法を開示した。本発明実施例に記載の上記製造方法によって薄膜トランジスタを製造する場合、５回のフォトリソグラフィ工程のみを用い、プロセスを簡単化し、生産コストを低下させ、歩留まりを向上させた。金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面を改善し、閾値電圧を低下させ、漏洩電流を低減させ、プロセスを簡単化してデバイスの性能を向上させる技術效果を実現した。本発明実施例に係る製造方法で製造される薄膜トランジスタは、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
【００１８】
以下、本発明実施例の技術案をさらに明確に説明するように、実施例の図面を簡単に説明する。当然ながら、以下の図面は、本発明の一部の実施例に関するものに過ぎず、本発明を限定するものではない。
【図面の簡単な説明】
【００１９】
【図１】本発明実施例１におけるステップＡに示す薄膜トランジスタの構造の概略図である。
【図２】本発明実施例１におけるステップＢに示す薄膜トランジスタの構造の概略図である。
【図３】本発明実施例１におけるステップＣに示す薄膜トランジスタの構造の概略図である。
【図４】本発明実施例１におけるステップＤに示す薄膜トランジスタの構造の概略図である。
【図５】本発明実施例１におけるステップＥに示す薄膜トランジスタの構造の概略図である。
【図６】本発明実施例１におけるステップＦに示す薄膜トランジスタの構造の概略図である。
【図７】本発明実施例１におけるステップＧに示す薄膜トランジスタの構造の概略図である。
【発明を実施するための形態】
【００２０】
以下、本発明実施例の目的、技術案及びメリットをさらに明確にするように、図面を参照しながら、本発明実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明実施例の一部であり、全ての実施例ではない。本発明実施例に基づき、当業者が創造性のある労働をする必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。
【００２１】
現在、アモルファスシリコンを再結晶して多結晶シリコンを形成する再結晶方法は、エキシマレーザアニール（ＥＬＡ、Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｎｎｅａｌｉｎｇ）方法、逐次的横方向結晶化（ＳＬＳ、Ｓｅｑｕｅｎｔｉａｌ  Ｌａｔｅｒａｌ  Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）方法、金属誘起結晶化（ＭＩＣ、Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法、または金属誘起横方向結晶化（ＭＩＬＣ、Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法を備えてもよい。
【００２２】
これらの方法において、ＭＩＬＣ技術は、ＥＬＡ及びＳＬＳ技術と比べ、ＴＦＴデバイスの均一性がよりよく、大きいサイズのＡＭＯＬＥＤ表示の要求をより容易に満たせるとともに、コストもより低い。さらに、ＭＩＬＣ技術は、ＭＩＣ技術と比べ、チャンネル領域に残留する金属による汚染を効果的に低減できる。従って、ＭＩＬＣ技術は、未来の大サイズのＡＭＯＬＥＤの応用に非常に適合する。
【００２３】
実施例１
本発明実施例は、図１〜図６に示すように、薄膜トランジスタの製造方法を提供する。該技術は、製造過程に必要なマスクの数を減少でき、それによって製造の工程を簡単化し、生産性及び歩留まりを向上させることができる。該製造方法は、以下のステップを備える。
【００２４】
Ａ、図１に示すように、基板１上にバッファ層２及び活性層を順に形成する。前記基板は、石英ガラス、普通のガラスまたはプラスチック基板等であってよい。前記バッファ層２は、チャンネル領域を保護するものである。前記バッファ層２の厚みは２０００〜４０００Åであってよい。前記バッファ層２の材料は、ＳｉＯ２（二酸化ケイ素）、ＳｉＮｘ（窒化ケイ素）または両者の混合物であってよい。前記活性層の厚みは、５００〜８００Åであってよい。前記活性層の材料は、アモルファスシリコンａ−Ｓｉ薄膜であってよい。例えば、アモルファスシリコンａ−Ｓｉ薄膜をパターニングすることによって活性層３を形成する。即ち、活性層マスキング（Ａｃｔｉｖｅ−Ｍａｓｋ）工程である。
【００２５】
Ｂ、図２に示すように、ゲート絶縁層４とゲート層を順に形成する。前記ゲート絶縁層４の厚みは８００〜１５００Åであってよい。前記ゲート層の厚みは１５００〜２５００Åであってよい。前記ゲート層の材料は、アモルファスシリコンａ−Ｓｉ薄膜であってよい。前記ゲート層を、例えば、パターニングすることによって、ゲート電極５を形成することができる。
【００２６】
Ｃ、図３に示すように、例えば、ゲート絶縁層をパターニングする（即ち、Ｎｉマスキング工程、Ｎｉ−Ｍａｓｋ）ことによって、Ｎｉ（ニッケル）堆積ウィンドを形成する。例えば、２つのＮｉ（ニッケル）堆積ウィンドを形成してよい。
【００２７】
Ｄ、図４に示すように、金属誘起横方向結晶化方法によって、前記ソース領域３及び前記ゲート電極５のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶する。
本ステップは、具体的に、Ｎｉ堆積ウィンド内及びゲート電極５上に、金属誘起横方向結晶の前駆金属としてＮｉ金属９を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入し、ソース・ドレイン領域を形成し、そして、高温でアニールする。
【００２８】
Ｅ、図５に示すように、誘電体層６を形成する。前記誘電体層６の厚みは２０００〜４０００Åであってよい。前記誘電体層６の材料は、ＳｉＯ２、ＳｉＮＸ、または両者の混合物であってよい。例えば、誘電体層６をパターニングする（即ち、コンタクトホールマスキング工程、ＣＮＴ−Ｍａｓｋ）ことによって、Ｎｉ堆積ウィンドの対応する位置にソース電極及びドレイン電極のコンタクトホールを形成する。
【００２９】
Ｆ、図６に示すように、ソース・ドレイン金属層を形成する。前記ソース・ドレイン金属層の厚みは２０００〜３５００Åであってよい。前記ソース・ドレイン金属層の材料は、Ｍｏ、他の導電金属または合金であってよい。例えば、ソース・ドレイン金属層をパターニングする（即、ソース・ドレインマスキング工程、ＳＤ−Ｍａｓｋ）ことによって、ソース・ドレイン電極７を形成する。前記ソース・ドレイン電極７は、ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域３に接続し、前記ソース・ドレイン電極７と前記ゲート電極５は誘電体層６によって隔てられる。
【００３０】
本実施例に記載のパターニング工程は、一般的に、フォトレジストの塗布、マスクの露光、現像、エッチング及びフォトレジストの除去等の工程を備える。
【００３１】
本発明実施例の上記製造方法によって薄膜トランジスタを製造する場合、５回のフォトリソグラフィのみを用い、工程を簡単化し、生産コストを低下させ、歩留まりを向上させた。
【００３２】
金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させて漏洩電流を低減することができ、工程を簡単化してデバイスの性能を向上させる技術效果を実現した。
【００３３】
本発明実施例の製造方法で製造される薄膜トランジスタは、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコンの薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
【００３４】
実施例２
本発明実施例に係るアレイ基板の製造方法は、上記実施例１に係る薄膜トランジスタの製造方法のステップを備えるとともに、以下のステップをさらに備える。
【００３５】
Ｇ、図７に示すように、画素画成・絶縁層８（ＰＩ）を形成し、前記画素画成・絶縁層８の厚みが１〜２ｕｍであってよく、例えば、画素画成・絶縁層８をパターニングすることによって、画素アレイを形成することができる。
【００３６】
本実施例におけるパターニング工程は、一般的に、フォトレジストの塗布、マスクの露光、現像、エッチング及びフォトレジストの除去等の工程を備える。
【００３７】
本発明実施例に係る上記製造方法でアレイ基板を製造する場合、６回のフォトリソグラフィ工程のみを用い、工程を簡単化し、生産コストを低下させ、歩留まりを向上させた。
【００３８】
金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させて漏洩電流を低減することができ、工程を簡単化し、デバイスの性能を向上させる技術效果を実現した。
【００３９】
本発明実施例に係る製造方法で製造されるアレイ基板は、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
【００４０】
実施例３
図５に示すように、本発明実施例に係る薄膜トランジスタは、前記基板１上に順に形成されたバッファ層２及びソース領域３と、前記バッファ層２及びソース領域３上を順に被覆し、例えば、２つのＮｉ堆積ウィンドを有するゲート絶縁層４、ゲート電極５、及び前記Ｎｉ堆積ウィンドに１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層６と、ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域３に接続するソース・ドレイン電極７と、を備える。前記基板１は石英ガラス、普通のガラスまたはプラスチック基板等であってよい。前記バッファ層２は、チャンネル領域を保護するものであり、厚みが２０００〜４０００Å（オングストローム）であってよく、材料がＳｉＯ２（二酸化ケイ素）、ＳｉＮｘ（窒化ケイ素）または両者の混合物であってよい。前記ソース領域３は、厚みが５００〜８００Åであってよく、材料が多結晶シリコン薄膜であってよい。前記ゲート絶縁層４の厚みは８００〜１５００Åであってよい。前記ゲート電極５の厚みは１５００〜２５００Åであってよい。前記ゲート電極５の材料は多結晶シリコン薄膜であってよい。前記誘電体層６の厚みは２０００〜４０００Åであってよい。前記誘電体層６の材料はＳｉＯ２、ＳｉＮｘまたは両者の混合物であってよい。前記ソース・ドレイン電極７及び前記ゲート電極５は誘電体層６によって隔てられる。
【００４１】
本発明実施例に係る上記薄膜トランジスタは、金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させるとともに、漏洩電流を低減することができ、工程を簡単化し、デバイスの性能を向上させる技術效果を実現した。
【００４２】
本発明実施例に係る薄膜トランジスタは、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
【００４３】
実施例４
本発明実施例に係るアレイ基板は、上記実施例３に記載の薄膜トランジスタを備えるとともに、
前記誘電体層６及びソース・ドレイン電極７上に被覆する画素画成・絶縁層８（ＰＩ）をさらに備える。前記画素画成・絶縁層８の厚みは１〜２ｕｍであってよく、前記画素画成・絶縁層８（ＰＤＬ−Ｍａｓｋ）は画素アレイを形成するものである。
【００４４】
本発明実施例に係るアレイ基板は、金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させて漏洩電流を低減することができ、工程を簡単化し、デバイスの性能を向上させる技術的效果を実現した。
【００４５】
本発明実施例に係るアレイ基板は、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
【００４６】
以上のように、本発明実施例は薄膜トランジスタ、アレイ基板及びその製造方法を開示した。本発明実施例に係る上記製造方法で薄膜トランジスタを製造する場合、５回のフォトリソグラフィ工程のみを用い、工程を簡単化し、生産コストを低下させ、歩留まりを向上させた。金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させて漏洩電流を低減することができ、工程を簡単化し、デバイスの性能を向上させる技術的效果を実現した。本発明実施例に係る製造方法で製造される薄膜トランジスタは、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
【００４７】
以上は本発明の例示的な実施例だけであり、本発明の保護範囲を制限するものではない。本発明の保護範囲は請求項により確定される。
【符号の説明】
【００４８】
１  基板
２  バッファ層
３  ソース領域
４  ゲート絶縁層
５  ゲート電極
６  誘電体層
７  ソース・ドレイン電極
８  画素画成・絶縁層
９  Ｎｉ金属
【図１】
2015526892.tif 000003
【図２】
2015526892.tif 000004
【図３】
2015526892.tif 000005
【図４】
2015526892.tif 000006
【図５】
2015526892.tif 000007
【図６】
2015526892.tif 000008
【図７】
2015526892.tif 000009
【国際調査報告】
2015526892.tif 000010
2015526892.tif 000011
2015526892.tif 000012
2015526892.tif 000013
2015526892.tif 000014
2015526892.tif 000015
2015526892.tif 000016