(57)【要約】ＤＣ電流をＡＣ電流に変換する電気インバータ１８は、少なくとも１つのハーフブリッジ５４を有する。ハーフブリッジ５４は、電気インバータ１８の出力端子５０と入力端子５４，５６とを相互接続する少なくとも２つの直列接続された半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄを有する。スナバキャパシタ６２ａ，６２ｂは、ハーフブリッジ５４の少なくとも２つの直列接続された半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄへ並列に接続される。
2015503903.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ電流をＡＣ電流に変換する電気インバータであって、
少なくとも１つのハーフブリッジを有し、該ハーフブリッジは、当該電気インバータの出力端子と入力端子とを相互接続する少なくとも２つの直列接続された半導体スイッチを有し、
スナバキャパシタが、前記ハーフブリッジの前記少なくとも２つの直列接続された半導体スイッチへ並列に接続される、
電気インバータ。
【請求項２】
中性点端子が、前記ハーフブリッジの前記少なくとも２つの直列接続された半導体スイッチの間の接続へダイオードを介して接続され、
前記少なくとも２つの直列接続された半導体スイッチの間の前記接続は、前記スナバキャパシタへ直接には接続されない、
請求項１に記載の電気インバータ。
【請求項３】
前記スナバキャパシタは、前記入力端子へ及び前記出力端子へ直接接続される、
請求項１又は２に記載の電気インバータ。
【請求項４】
前記スナバキャパシタは、２つの半導体スイッチへ並列に接続される、
請求項１乃至３のうちいずれか一項に記載の電気インバータ。
【請求項５】
前記ハーフブリッジは、正入力端子と負入力端子とを相互接続し、前記ハーフブリッジは、前記正入力端子と前記出力端子とを相互接続する少なくとも２つの上側の直列接続された半導体スイッチと、前記負入力端子と前記出力端子とを相互接続する少なくとも２つの下側の直列接続された半導体スイッチとを有し、
中性点端子が、ダイオードによって前記少なくとも２つの上側の直列接続された半導体スイッチの間及び前記少なくとも２つの下側の直列接続された半導体スイッチの間に接続され、
上側スナバキャパシタが、前記少なくとも２つの上側の直列接続された半導体スイッチへ並列に接続され、
下側スナバキャパシタが、前記少なくとも２つの下側の直列接続された半導体スイッチへ並列に接続される、
請求項１乃至４のうちいずれか一項に記載の電気インバータ。
【請求項６】
前記ハーフブリッジは、ただ２つのスナバキャパシタを有する、
請求項１乃至５のうちいずれか一項に記載の電気インバータ。
【請求項７】
当該電気インバータは、多くても半導体スイッチの半数のスナバキャパシタを有する、
請求項１乃至６のうちいずれか一項に記載の電気インバータ。
【請求項８】
当該電気インバータは、２つのハーフブリッジを有し、
当該電気インバータは、出力電圧として２つの出力端子の間で負の全電圧及び正の全電圧、負の半電圧及び正の半電圧、並びに無電圧を生成するよう適応される５段階インバータである、
請求項１乃至７のうちいずれか一項に記載の電気インバータ。
【請求項９】
請求項１乃至８のうちいずれか一項に記載の電気インバータのスイッチング方法であって、
前記ハーフブリッジの前記出力端子での電圧変化が、前記出力端子から負荷へ流れる電流の符号に対して反対の方向を有して生成されるように、前記ハーフブリッジにおける半導体スイッチをスイッチングするステップ
を有するスイッチング方法。
【請求項１０】
プロセッサによって実行される場合に、請求項９に記載の方法のステップを実行するよう適応される、電気インバータを制御するためのコンピュータプログラム。
【請求項１１】
請求項１０に記載のコンピュータプログラムが記憶されるコンピュータ可読媒体。
【請求項１２】
高電圧装置、例えば、Ｘ線装置であって、
入力電圧をＤＣ電圧に整流する入力整流器と、
前記ＤＣ電圧をＡＣ出力電圧に変換する、請求項１乃至８のうちいずれか一項に記載の電気インバータと、
前記電気インバータの出力電圧を受ける誘導負荷と
を有する高電圧装置。
【請求項１３】
請求項９に記載の方法を実行するよう適応されるコントローラ
を更に有する請求項１２に記載の高電圧装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、Ｘ線装置用の、電気インバータと、電気インバータのスイッチングのための方法、コンピュータプログラム及びコンピュータ可読媒体とに関する。本発明は更に、高電圧装置に関する。
【背景技術】
【０００２】
Ｘ線撮像装置のような多くの高電力装置において、配電網からのＡＣ入力電圧は整流され、ＡＣ入力電圧とは周波数及び大きさが異なるＡＣ出力電圧に変換される。ＡＣ出力電圧は、負荷に給電するために使用されてよい。例えば、具体的なＸ線装置において、ＡＣ出力電圧は、ステップアップ変圧器へ供給され、整流され、Ｘ線管を動作させるために使用される。
【０００３】
特に、そのような高電力用途において、三相ＡＣ入力電圧ための本線は、ＤＣリンクへ供給される未調整ＤＣ電圧を生成するフロントエンドとしてのＢ６ダイオード整流器（３つのハーフブリッジ）へ接続されてよい。ＡＣ入力電圧の範囲は、具体的な国の本線電圧に依存してＡＣ３８０〜４８０ボルトに期待される。本線インピーダンス及び電圧公差を考慮すると、これは、ほぼ４００〜７５０ボルトのＤＣリンク電圧範囲をもたらし得る。下記の高周波スイッチングインバータ（例えば、Ｈブリッジ型インバータ）において汎用の６００ボルト電力半導体を利用するために、ダイオード整流器とインバータとの間にある追加のＤＣ−ＤＣコンバータ、例えば、バックコンバータは、インバータへ入力されるＤＣリンク電圧を（例えば、４００ボルトに）安定させるのに必要であり得る。
【０００４】
欧州特許出願公開第２２８６４２３（Ａ１）号明細書（特許文献１）は、電力供給のために２段階インバータを備えたそのようなＸ線装置を示す。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】欧州特許出願公開第２２８６４２３（Ａ１）号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
スイッチング損失を少なくするために、ＤＣ−ＤＣコンバータ及びＨブリッジ型インバータは、多段階インバータ、例えば、５段階インバータ、によって置換されてよい。この５段階インバータは、４００〜７５０ボルトの未調整ＤＣリンク電圧範囲内で同じ周波数範囲において同じ出力電力を生成することができる。スイッチング損失を減らすよう、インバータは、ゼロ電圧スイッチング（Zero-Voltage-Switching）モード（ＺＶＳモード）において動作してよい。
【０００７】
５段階インバータの多段ハーフブリッジは、直列に少なくとも４つの半導体スイッチを有してよい。ゼロ電圧スイッチングを得るよう、スナバキャパシタが４つのスイッチの夫々に並列に置かれてよい。これは、時々、ハードスイッチングを引き起こすことがある。
【０００８】
本発明の目的は、スイッチング損失が少ない電気インバータを提供することである。
【課題を解決するための手段】
【０００９】
上記の目的は、独立請求項の主題によって達成され得る。更に、実例となる実施形態は、従属請求項及び下記の記載から明らかである。
【００１０】
本発明の態様は、ＤＣ電流をＡＣ電流に変換する電気インバータに関する。
【００１１】
本発明の実施形態に従って、当該電気インバータは、少なくとも１つのハーフブリッジを有する。前記ハーフブリッジは、当該電気インバータの出力端子と入力端子とを相互接続する少なくとも２つの直列接続された半導体スイッチを有する。スナバキャパシタは、前記ハーフブリッジの前記少なくとも２つの直列接続された半導体スイッチへ並列に接続される。
【００１２】
本発明の主旨は、２つの半導体スイッチの夫々へ並列にスナバキャパシタを接続するのではなく、ただ１つのスナバキャパシタがハーフブリッジの２つの半導体スイッチへ並列に接続される点である。ただ１つのスナバキャパシタによれば、該スナバキャパシタは、２つのスイッチのうちの一方のみが閉じられる場合でさえ放電され得る。
【００１３】
そのような方法で、ハードスイッチングは、ただ１つのキャパシタが２つの半導体スイッチに並列に置かれる場合に回避され得る。例えば、１つのキャパシタがハーフブリッジの２つの上側スイッチに並列に置かれてよく、１つのキャパシタがハーフブリッジの２つの下側スイッチに並列に置かれてよい。これは、ハードスイッチング条件を回避することができ、且つ、スナバキャパシタの数を減らすことができる。従って、この解決法は、キャパシタがその対応する２つの半導体スイッチのターンオンのために放電されることを保証することができる。
【００１４】
本発明の更なる態様は、電気インバータのスイッチング方法に関する。
【００１５】
本発明の実施形態に従って、当該方法は、ハーフブリッジの出力端子での電圧変化が、前記出力端子から負荷へ流れる電流の符号に対して反対の方向を有して生成されるように、前記ハーフブリッジにおける半導体スイッチをスイッチングするステップを有する。
【００１６】
本発明の更なる態様は、プロセッサによって実行される場合に、上記及び下記の方法を実行するよう適応される、電気インバータを制御するためのコンピュータプログラムと、そのようなコンピュータプログラムが記憶されるコンピュータ可読媒体とに関する。コンピュータ可読媒体は、フロッピー（登録商標）ディスク、ハードディスク、ＵＳＢ（Universal  Serial  Bus）記憶装置、ＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）及びＥＰＲＯＭ（Erasable  Programmable  Read  Only  Memory）であってよい。コンピュータ可読媒体はまた、プログラムコードのダウンロードを可能にするデータ通信ネットワーク、例えば、インターネットであってよい。
【００１７】
本発明の更なる態様は、高電圧装置、例えば、Ｘ線装置に関する。
【００１８】
本発明の実施形態に従って、当該高電圧装置は、入力電圧をＤＣ電圧に整流する入力整流器と、前記ＤＣ電圧をＡＣ出力電圧に変換する上記及び下記の電気インバータと、該電気インバータの出力電圧を受ける誘導負荷とを有する。特に、誘導負荷は、インバータの出力にある電流を保持することができ、且つ、インバータの半導体スイッチのゼロ電圧スイッチングをサポートすることができる。
【００１９】
上記及び下記の方法の特徴は、上記及び下記の装置の特徴であってよいことが理解されるべきである。
【００２０】
本発明のそれらの及び他の態様は、以降で記載される実施形態から明らかであり、それらを参照して説明される。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に従うＸ線装置を示す。
【図２】インバータの回路図を示す。
【図３】本発明の実施形態に従うインバータの回路図を示す。
【図４】本発明の実施形態に従うハーフブリッジ及びインバータの出力の電圧−時間グラフを示す。
【発明を実施するための形態】
【００２２】
特に、同じ部分は、図において、同じ参照符号を与えられている。
【００２３】
図１は、入力整流器１４と、ＤＣリンク１６と、５段階インバータ１８とを有する電気エネルギ供給システム１２を備えたＸ線装置１０を示す。
【００２４】
整流器１４は、３つのハーフブリッジを備えた（パッシブ）Ｂ６整流器であってよく、且つ、例えば、三相の電力網２０へ接続されてよい。電力網は、具体的な国の一般的な網電圧に依存して３６０ボルトから４８０ボルトの間の電圧を有してよい。整流器１４は、電力網２０からのＡＣ電圧を整流し、生成されたＤＣ電圧をＤＣリンク１６へ供給する。
【００２５】
ＤＣリンク１６は、整流器１４とインバータ１８とを相互接続し、且つ、電気エネルギを蓄積するキャパシタ２２を有する。
【００２６】
インバータ１８は、能動素子であり、コントローラ２４によって制御される。特に、インバータ１８は、ＤＣ電圧から５段階ＡＣ出力電圧が生成されるようにコントローラ２４によってオン及びオフを切り換えられるアクティブ電力半導体スイッチを有する。５段階ＡＣ出力電圧は、共振回路２６へ供給される。ＤＣ−ＤＣコンバータ及びＨブリッジ型インバータを有する（従来型の）エネルギ供給システムに対して、ＤＣ−ＤＣコンバータとＨブリッジ型インバータとの組み合わせは、５段階インバータ１８によって置換される。５段階インバータ１８は、４００ボルトから７５０ボルトの未調整ＤＣリンク電圧範囲内で同じ周波数範囲において同じ出力電力を生成することができる。スイッチング損失を減らすよう、コントローラ２４は、ゼロ電圧スイッチングモードにおいてインバータを動作させるよう適応されてよい。
【００２７】
Ｘ線装置１０は、共振回路２６又は共振タンク２６と、出力整流器２８と、出力整流器２８の出力部にあるキャパシタ３２へ並列に接続されている負荷３０とを更に有する。概して、要素２８は、整流器と高電圧カスケードとの組み合わせ、例えば、様々な電圧ダブラであっても、又はそれを有してもよい。
【００２８】
負荷３０は、Ｘ線管を有してよい。
【００２９】
共振回路２６は、出力整流器３８と並列なキャパシタンスＣＰと直列に接続されているインダクタＬｒｅｓ及びキャパシタＣｒｅｓを有し、且つ、ＬＣＣ共振タンク２６と見なされてよい。共振回路２６は、インバータ１８のＡＣ出力電圧の高次高調波を除去するよう適応されてよく、よって、インバータ１８のＡＣ出力電圧を平滑化することができる。更に、共振タンク回路２６は、未調整ＤＣリンク電圧の最低値のために設計されてよく、６００ボルト半導体が使用されてよい。
【００３０】
整流器２８は、２つのハーフブリッジを備えた（パッシブ）Ｂ２整流器であってよい。
【００３１】
本発明の実施形態に従って、電気エネルギ供給システム１２は、ＡＣ出力電圧を負荷３０へ供給されるＤＣ出力電圧へ整流する出力整流器２８を有する。
【００３２】
本発明の実施形態に従って、高電圧装置１０、例えば、Ｘ線装置１０は、入力電圧をＤＣ電圧に整流する入力整流器１４と、ＤＣ電圧を５段階出力電圧に変換する電気インバータ１８と、インバータ１８の出力電圧を受ける誘導負荷、例えば、Ｘ線管３０及び／又は共振フィルタ２６とを有してよい。
【００３３】
本発明の実施形態に従って、高電圧装置１０は、インバータ１８を制御し且つ半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄをスイッチングするよう適応されたコントローラ２４を更に有する。
【００３４】
図２は、５段階インバータ１８の回路図を示す。
【００３５】
入力側４０で、インバータ１８は、中線点４８に対して正ＤＣリンク電圧＋ＶＤＣ及び負ＤＣリンク電圧−ＶＤＣを供給する２つの入力端子４４，４６へ接続されている。出力側４２で、インバータ１８は、２つの出力端子５０，５２の間でＡＣ出力電圧Ｖｉｎｖを供給する。
【００３６】
インバータ１８は、２つのハーフブリッジ５４，５６を有する。それらのハーフブリッジの夫々は、夫々の出力端子５０，５２で３つの電圧レベル（−ＶＤＣ，０，＋ＶＤＣ）を生成するよう適応される。ハーフブリッジ５４，５６は、２つの入力端子４４，４６へ並列に接続されている。全体的に、２つのハーフブリッジ５４，５６及び、従って、インバータ１８は、５つの電圧レベル（−２ＶＤＣ，−ＶＤＣ，０，＋ＶＤＣ，＋２ＶＤＣ）を生成するよう適応される。
【００３７】
ハーフブリッジ５４，５６は、等しく設計され、故に、ハーフブリッジ５４に関する下記の記載は、ハーフブリッジ５６にも当てはまる。
【００３８】
ハーフブリッジ５４は、２つの端子４４，４６の間に直列に接続されている４つの半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄと、中性点４８へ並びに上側の２つの半導体スイッチ５８ａ，５８ｂの間及び下側の２つの半導体スイッチ５８ｃ，５８ｄの間に夫々接続されている２つのクランピングダイオード６０ａ，６０ｂとを有する。出力端子５０は、ハーフブリッジ５４の中間へ、すなわち、半導体スイッチ５８ｂと５８ｃとの間に接続されている。ハーフブリッジ５４，５６及び、従って、インバータ１８は、中性点クランプ方式である。
【００３９】
出力端子５０を正入力端子４４と接続するために、上側の２つの半導体スイッチ５８ａ，５８ｂはオンされてよく、下側の２つの半導体スイッチ５８ｃ，５８ｄはオフされてよい。これは、（＋＋−−）によって示されてよい。この場合に、ハーフブリッジ５４は、端子５０で電圧＋ＶＤＣを供給することができる。
【００４０】
出力端子５０を負入力端子４６と接続するために、上側の２つの半導体スイッチ５８ａ，５８ｂはオフされてよく、下側の２つの半導体スイッチ５８ｃ，５８ｄはオンされてよい。これは、（−−＋＋）によって示されてよい。この場合に、ハーフブリッジ５４は、端子５０で電圧−ＶＤＣを供給することができる。
【００４１】
出力端子５０を中性点４８へ接続するために、外側の２つの半導体スイッチ５８ａ，５８ｄはオフされてよく、内側の２つの半導体スイッチ５８ｂ，５８ｄはオンされてよい。これは、（−＋＋−）によって示されてよい。この場合に、ハーフブリッジ５４は、端子５０で電圧０を供給してよい。
【００４２】
他のハーフブリッジ５６は、同じようにスイッチングされてよい。例えば、端子５０が端子４４と接続され且つ端子５３が端子４６と接続されるようにハーフブリッジ５４，５６がスイッチングされる場合に、出力電圧Ｖｉｎｖは＋２ＶＤＣである。２つのハーフブリッジ５４，５６の出力電圧は、合計がインバータ１８の出力電圧Ｖｉｎｖになる。
【００４３】
インバータ１８はただ１つのハーフブリッジ５４を有し、且つ、第２の出力端子５２は中性点４８へ直接接続されることが、可能であってよい。この場合に、インバータは、出力電圧レベルＶＤＣ、−ＶＤＣ及び０を生成するよう適応される。
【００４４】
本発明の実施形態に従って、ＤＣ電流をＡＣ電流に変換する電気インバータ１８は、少なくとも１つのハーフブリッジ５４を有する。ハーフブリッジ５４は、インバータ１８の出力端子５０と入力端子４４，４６とを相互接続する少なくとも２つの直列接続された半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄを有してよい。
【００４５】
本発明の実施形態に従って、インバータは、インバータ１８の２つの入力端子４４，４６に対して並列に接続される少なくとも２つのハーフブリッジ５４，５６を有する。
【００４６】
本発明の実施形態に従って、電気インバータは、出力電圧Ｖｉｎｖとして２つの出力端子５０，５２の間で負の全電圧−２ＶＤＣ及び正の全電圧２ＶＤＣ、負の半電圧−ＶＤＣ及び正の半電圧ＶＤＣ、並びに無電圧０ボルトを生成するよう適応される５段階インバータ１８である。
【００４７】
スナバキャパシタＣＳは、ゼロ電圧スイッチングを得るよう夫々の半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄへ並列に接続される。ある半導体スイッチへスナバキャパシタＣＳが並列に接続される場合に、ターンオフの間にその半導体スイッチにかかる電圧は、より緩やかに上昇することができる。これは、半導体スイッチのゼロ電圧スイッチングをサポートすることができる。ゼロ電圧スイッチングは、半導体スイッチがスイッチングされる場合に、全く又はほぼ全く電圧がその半導体スイッチで供給されないことを意味することができる。特に、負荷２６，２８，３０が、インダクタを備えて供給電流を保持しようとするインバータ１８へ接続される場合に、インダクタからの電流は、実質的にキャパシタＣＳに流れ込み、半導体スイッチには流れない。
【００４８】
しかし、スイッチング構成が、ハーフブリッジ５４，５６の出力電圧がゼロになり始めるか又はゼロになるべきであるような場合に、ハードスイッチング、すなわち、ゼロ電圧を伴わない半導体スイッチのスイッチングが引き起こされることがある。特に、ハードスイッチングは、アクティブ半導体スイッチがオンされ、一方、その対応するスナバキャパシタＣＳが前もって放電されていない場合に、起こる。例えば、第１のハーフブリッジ５４がスイッチング状態（＋＋−−）にあり且つ第２のハーフブリッジ５６がスイッチング状態（−−＋＋）にあり、すなわち、インバータ１８が＋２ＶＤＣの出力電圧Ｖｉｎｖを生成し、負荷電流が端子５０から負荷への方向において流れる場合を考える。この場合に、スイッチ５８ａ，５８ｂと並列な両キャパシタＣＳは、夫々のスイッチにかかる電圧がゼロであると放電される。しかし、スイッチ５８ｃ及び５８ｄのスナバキャパシタでの電圧は、夫々ＶＤＣに充電される。最終的に、過渡的なスイッチング状態の後、第１のハーフブリッジ５４は、このハーフブリッジ５４の出力電圧を中性点電圧へ、よって、Ｖｉｎｔを＋ＶＤＣへ下げるために、（−＋＋−）へ切り替えられる。新しい状態は、このとき、ＶＤＣの電圧に充電されているスイッチ５８ａ及び５８ｄのスナバキャパシタによって決定され、一方、スイッチ５８ｂ及び５８ｃのスナバキャパシタは放電される。ＺＶＳスイッチングによってこれを達成するために、スイッチ５８ｂ及び５８ｃがオンされる前にこの状況を確立することを可能にするプロシージャが発見されるべきである。これは、図２の回路において不可能である。
【００４９】
それに近づくプロシージャは、スイッチ５８ａをオフすることから始まる。次いで、負荷電流の２／３がスイッチ５８ａからそのスナバキャパシタへ移動し、一方、電流の１／３はスイッチ５８ｃ及び５８ｄのスナバキャパシタの直列接続へ移動する。スイッチ５８ｂのスナバキャパシタは、スイッチ５８ｂが依然としてそのスナバキャパシタを短絡するので、充電電流を受け取らない。これから先、端子５０での電圧は、中性端子４８の電圧レベルが到達されるまで下がる。次いで、ダイオード６０ａは、スナバキャパシタにおける電圧が止まるように負荷電流全体を運ぶ。この時点で、スイッチ５８ｃ及び５８ｄのスナバキャパシタは夫々ＶＤＣ／２に充電される。このとき、負荷電流方向が変わる前にスイッチ５８ｃをオンする以外の選択肢はなく、よって、スイッチ５８ｃ及び５８ｄのスナバキャパシタの不一致電圧でのハードスイッチングを招く。
【００５０】
しかし、中性点レベルによらない正の全電圧と負の全電圧との間のハーフブリッジ５４，５６のＺＶＳスイッチング、ひいては、＋２ＶＤＣ、−２ＶＤＣ及び０のインバータ出力電圧レベルを生成することは、最先端の技術に通じている者によって知られている方法において上手く実行できる。
【００５１】
図３は、更なる５段階インバータ１８の回路図を示し、この５段階インバータ１８は、キャパシタＣＳについてを除き、図２のインバータ１８と同じように設計される。
【００５２】
図３のインバータ１８では、スナバキャパシタＣＳは、２つの半導体スイッチへ並列に接続される。特に、スナバキャパシタ６２ａは、上側の半導体スイッチ５８ａ，５８ｂへ並列に接続され、スナバキャパシタ６２ｂは、下側の半導体スイッチ５８ｃ，５８ｄへ並列に接続される。そのようにして、スナバキャパシタ６２ａ，６２ｂは、出力端子５０を夫々の入力端子４４，４６と直接接続している。２つの半導体スイッチ５８ａ，５８ｂ（又は５８ｃ，５８ｄ）の間の夫々のダイオード６０ａ，６０ｂの接続６４ａ，６４ｂは、スナバキャパシタ６２ａ，６２ｂへ直接には接続されない。
【００５３】
スナバキャパシタ６２ａ，６２ｂは、その所望の対応する電圧勾配によって決定されてよい。電圧勾配は、約４ボルト毎ナノ秒（Ｖ／ｎｓ）であってよい。例えば、スナバキャパシタ６２ａ，６２ｂは、ターンオフの時点での電流が約１アンペアである場合に、約４ナノファラッド（ｎＦ）の容量を有してよい。
【００５４】
本発明の実施形態に従って、スナバキャパシタ６２ａ，６２ｂは、ハーフブリッジ５４，５６の少なくとも２つの半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄへ並列に接続される。
【００５５】
本発明の実施形態に従って、中性点端子４８は、少なくとも２つの半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄの間に、特に、ダイオード６０ａ，６０ｂを介して接続６４ａ，６４ｂへ、接続される。
【００５６】
本発明の実施形態に従って、少なくとも２つの半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄの間の中性点端子４８への接続６４ａ，６４ｂは、スナバキャパシタ６２ａ，６２ｂへ直接には接続されない。
【００５７】
本発明の実施形態に従って、スナバキャパシタ６２ａ，６２ｂは、入力端子４４，４６へ及び出力端子５０，５２へ直接接続される。
【００５８】
本発明の実施形態に従って、スナバキャパシタ６２ａ，６２ｂは、２つの半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄへ並列に接続される。
【００５９】
これは、５よりも大きい段階、例えば、７，９，・・・段階によるインバータトポロジへと一般化されてよい。そのような場合に、スナバキャパシタは、３つ、４つ、・・・の半導体スイッチへ並列に接続されてよい。
【００６０】
本発明の実施形態に従って、夫々のハーフブリッジ５４，５６は、正入力端子４４を負入力端子４６と相互接続し、夫々のハーフブリッジ５４，５６は、正入力端子４４と出力端子５０，５２とを相互接続する少なくとも２つの上側の直列接続された半導体スイッチ５８ａ，５８ｂと、負入力端子４６と出力端子５０，５２とを相互接続する少なくとも２つの下側の直列接続された半導体スイッチ５８ｃ、５８ｄとを有する。
【００６１】
本発明の実施形態に従って、中性点端子４８は、少なくとも２つの上側の直列接続された半導体スイッチ５８ａ，５８ｂの間及び少なくとも２つの下側の直列接続された半導体スイッチ５８ｃ、５８ｄの間に接続される。
【００６２】
本発明の実施形態に従って、上側のスナバキャパシタ６２ａは、少なくとも２つの上側の直列接続された半導体スイッチ５８ａ，５８ｂへ並列に接続され、下側のスナバキャパシタ６２ｂは、少なくとも２つの下側の直列接続された半導体スイッチ５８ｃ、５８ｄへ並列に接続される。
【００６３】
本発明の実施形態に従って、（夫々の）ハーフブリッジ５４，５６は、２つのスナバキャパシタ６２ａ，６２ｂしか有さない。
【００６４】
本発明の実施形態に従って、電気インバータ１８、又はハーフブリッジ５４，５６の少なくとも１つは、多くても半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄの半数のスナバキャパシタ６２ａ，６２ｂを有する。
【００６５】
２つの上側スイッチ５８ａ，５８ｂにわたる又はそれらと並列な１つのキャパシタ６２ａ，６２ｂ、及び２つの下側スイッチ５８ｃ、５８ｄと並列な１つのキャパシタ６２ａ，６２ｂの設置は、キャパシタ６２ａ，６２ｂがその対応する２つのスイッチターンオフに先だって放電されることを保証することができる。更に、スナバキャパシタ６２ａ，６２ｂの数は低減され得る。
【００６６】
図４は、図３のインバータ１８及び夫々の２つのハーフブリッジ５４，５６の出力の電圧−時間グラフを示す。グラフの縦軸は電圧及び電流を示す。横軸は時間を示す。
【００６７】
図４は、端子５０での第１ハーフブリッジ５４の出力電圧Ｖ５０及び出力電流Ｉ５０と、端子５２での第２ハーフブリッジ５６の出力電圧Ｖ５２及び出力電流Ｉ５２と、端子５０，５２の間のインバータ１８の出力電圧Ｖｉｎｖ及び出力電流Ｉｉｎｖとを示す。
【００６８】
２つのハーフブリッジ５４，５６のスイッチング時点７０ａ，７２ｂ，７３ａ，７４ａ，７４ｂ，７６ｂ，７８ａ，７８ｂは互いから独立しているので、２つのハーフブリッジ５４，５６は、第２の半波の中間にあるスイッチング時点７４ａ，７４ｂ又は最後のスイッチング時点７８ａ，７８ｂの場合のように、同時にスイッチングされてよい。示されている一連のスイッチング時点は、可能なスイッチングシーケンスの単なる例である。
【００６９】
ＺＶＳに認められるスイッチング時点は、ハーフブリッジ５４，５６の夫々の電流Ｉ５０，Ｉ５２の符号と反対の電圧変化を伴うスイッチング時点である。電流Ｉ５０，Ｉ５２の符号は、電流を負荷電流に設定することによって定義されてよく、すなわち、電流Ｉ５０，Ｉ５２が負荷２６，２８，３０への方向においてハーフブリッジ５４，５６から流れ出る場合に、符号は正である。従って、電流Ｉ５２は、電流Ｉ５０とは逆である。
【００７０】
例えば、第１ハーフブリッジ５４のスイッチング時点７０ａの間、電流Ｉ５０の符号は負であり、電圧変化は−ＶＤＣから＋ＶＤＣであり、すなわち、＋２ＶＤＣである。
【００７１】
更なる例として、第２ハーフブリッジ５４のスイッチング時点７８ｂの間、電流Ｉ５２の符号は正であり、電圧変化は＋ＶＤＣから−ＶＤＣであり、すなわち、−２ＶＤＣである。
【００７２】
本発明の実施形態に従って、第１ハーフブリッジ５４における半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄは、第１出力端子５０での電圧変化が、第１出力端子５０から負荷２６，３０を通って第２出力端子５２へ流れる電流の符号に対して反対の方向を有して生成されるように、スイッチングされる。
【００７３】
本発明の実施形態に従って、第２ハーフブリッジ５６における半導体スイッチは、第２出力端子５２での電圧変化が、第２出力端子５２から負荷２６，３０を通って第１出力端子５０へ流れる電流の符号に対して反対の方向を有して生成されるように、スイッチングされる。
【００７４】
概して、第１ハーフブリッジ５４に関し、電流Ｉ５０が正である場合に、電圧Ｖ５０は＋ＶＤＣから０へ、０から−ＶＤＣへ、及び＋ＶＤＣから−ＶＤＣへ切り替えられてよく、電流Ｉ５０が負である場合に、電圧Ｖ５０は−ＶＤＣから０へ、０から＋ＶＤＣへ、−ＶＤＣから＋ＶＤＣへ切り替えられてよい。
【００７５】
例えば、正電流Ｉ５０を有してＶ５０を＋ＶＤＣから０へ切り替える場合に、半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄは、上述されたように次の方法でスイッチングされてよい：最初に（＋＋−−）から（−＋−−）へ、次いで、接続６４ａでの電圧が中性点電圧に到達した場合に、（−＋＋−）へ。この場合に、スイッチ５８ｃを（−＋−−）と（−＋＋−）との間でオンする場合に、キャパシタ６２ａ及び６２ｂは適切な電圧レベルを有し、ＺＶＳ条件は順守される。
【００７６】
負電流Ｉ５０を有してＶ５０を０から＋ＶＤＣへ切り替える場合に、半導体スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄは、次の方法でスイッチングされてよい：最初に（−＋＋−）から（−＋−−）へ、次いで、接続６４ａでの電圧がＶＤＣに到達した場合に、（＋＋−−）へ。この場合に、スイッチ５８ｂを（−＋−−）と（＋＋−−）との間でオンする場合に、キャパシタ６２ａ及び６２ｂは適切な電圧レベルを有し、ＺＶＳ条件は順守される。
【００７７】
−ＶＤＣによるスイッチング遷移は、電圧及び電流について逆の符号を有する同様の方法をもたらす。
【００７８】
＋ＶＤＣから−ＶＤＣへのスイッチング時点は、例えば、＋ＶＤＣから０へ−ＶＤＣへ切り替えることによって、すなわち、（＋＋−−）から（−＋−−）へ（−＋＋−）へ（−−＋−）へ（−−＋＋）へのシーケンスによるスイッチングのシーケンスから生成されてよい。この場合に、他のシーケンス、例えば、（＋＋−−）から（−−−−）へ（−−＋＋）へ、も可能であり、スイッチ５８ａ，５８ｂ，５８ｃ，５８ｄで同じ電流及び電圧を生じる。
【００７９】
本発明は、図面及び上記の記載において詳細に図解及び記載されてきたが、そのような図解及び記載は、実例又は例となり、限定的でないと考えられるべきである。すなわち、本発明は、開示される実施形態に制限されない。開示される実施形態に対する他の変形例は、図面、本開示、及び添付の特許請求の範囲の検討から、当該技術に関して通常の知識を有して本発明を実施する者によって理解及び達成され得る。特許請求の範囲において、語「有する（comprising）」は、他の要素又はステップを除外せず、単称（a又はan）は、複数個を除外しない。単一のプロセッサ若しくはコントローラ又は他のユニットは、特許請求の範囲において挙げられている幾つかの項目の機能を満足してよい。ある手段が相互に異なる請求項において挙げられているという単なる事実は、それらの手段の組み合わせが有利に使用され得ないことを示さない。特許請求の範囲における如何なる参照符号も、適用範囲を制限するものとして解釈されるべきではない。
【図１】
2015503903.tif 000003
【図２】
2015503903.tif 000004
【図３】
2015503903.tif 000005
【図４】
2015503903.tif 000006
【手続補正書】
【提出日】平成26年7月15日(2014.7.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＤＣ電流をＡＣ電流に変換する電気インバータであって、
少なくとも１つのハーフブリッジを有し、該ハーフブリッジは、当該電気インバータの出力端子と入力端子とを相互接続する少なくとも２つの直列接続された半導体スイッチを有し、
スナバキャパシタが、前記ハーフブリッジの前記少なくとも２つの直列接続された半導体スイッチへ並列に接続され、
中性点端子が、前記ハーフブリッジの前記少なくとも２つの直列接続された半導体スイッチの間の接続へダイオードを介して接続され、
前記少なくとも２つの直列接続された半導体スイッチの間の前記接続は、前記スナバキャパシタへ直接には接続されない、
電気インバータ。
【請求項２】
前記スナバキャパシタは、前記入力端子へ及び前記出力端子へ直接接続される、
請求項１に記載の電気インバータ。
【請求項３】
前記スナバキャパシタは、２つの半導体スイッチへ並列に接続される、
請求項１又は２に記載の電気インバータ。
【請求項４】
前記ハーフブリッジは、正入力端子と負入力端子とを相互接続し、前記ハーフブリッジは、前記正入力端子と前記出力端子とを相互接続する少なくとも２つの上側の直列接続された半導体スイッチと、前記負入力端子と前記出力端子とを相互接続する少なくとも２つの下側の直列接続された半導体スイッチとを有し、
中性点端子が、ダイオードによって前記少なくとも２つの上側の直列接続された半導体スイッチの間及び前記少なくとも２つの下側の直列接続された半導体スイッチの間に接続され、
上側スナバキャパシタが、前記少なくとも２つの上側の直列接続された半導体スイッチへ並列に接続され、
下側スナバキャパシタが、前記少なくとも２つの下側の直列接続された半導体スイッチへ並列に接続される、
請求項１乃至３のうちいずれか一項に記載の電気インバータ。
【請求項５】
前記ハーフブリッジは、ただ２つのスナバキャパシタを有する、
請求項１乃至４のうちいずれか一項に記載の電気インバータ。
【請求項６】
当該電気インバータは、多くても半導体スイッチの半数のスナバキャパシタを有する、
請求項１乃至５のうちいずれか一項に記載の電気インバータ。
【請求項７】
当該電気インバータは、２つのハーフブリッジを有し、
当該電気インバータは、出力電圧として２つの出力端子の間で負の全電圧及び正の全電圧、負の半電圧及び正の半電圧、並びに無電圧を生成するよう適応される５段階インバータである、
請求項１乃至６のうちいずれか一項に記載の電気インバータ。
【請求項８】
請求項１乃至７のうちいずれか一項に記載の電気インバータのスイッチング方法であって、
前記ハーフブリッジの前記出力端子での電圧変化が、前記出力端子から負荷へ流れる電流の符号に対して反対の方向を有して生成されるように、前記ハーフブリッジにおける半導体スイッチをスイッチングするステップ
を有するスイッチング方法。
【請求項９】
プロセッサによって実行される場合に、請求項８に記載の方法のステップを実行するよう適応される、電気インバータを制御するためのコンピュータプログラム。
【請求項１０】
請求項９に記載のコンピュータプログラムが記憶されるコンピュータ可読媒体。
【請求項１１】
高電圧装置、例えば、Ｘ線装置であって、
入力電圧をＤＣ電圧に整流する入力整流器と、
前記ＤＣ電圧をＡＣ出力電圧に変換する、請求項１乃至７のうちいずれか一項に記載の電気インバータと、
前記電気インバータの出力電圧を受ける誘導負荷と
を有する高電圧装置。
【請求項１２】
請求項８に記載の方法を実行するよう適応されるコントローラ
を更に有する請求項１１に記載の高電圧装置。
【国際調査報告】
2015503903.tif 000007
2015503903.tif 000008