(57)【要約】  回路（３０２）におけるノイズを抑制する方法が開示される。方法は、電源電圧（Ｖcc）を回路（３０２）の第１の端子（３１２）に供給するステップと、接地電圧を回路の第２の端子（３１４）に供給するステップと、回路にクロック信号を供給するステップと、クロック信号に同期して能動的にノイズを分離することによって、回路（３０２）の第１の端子（３１２）および第２の端子（３１４）の少なくとも１つからのノイズを能動的に分離するステップとを備える。回路（３０２）におけるノイズを抑制するための回路が、さらに開示される。
2010534405.tif 000002
【特許請求の範囲】
【請求項１】
回路におけるノイズを抑制する方法であって、
電源電圧を前記回路の第１の端子に供給するステップと、
接地電圧を前記回路の第２の端子に供給するステップと、
クロック信号を前記回路に供給するステップと、
前記クロック信号に同期して能動的にノイズを分離することによって、前記回路の前記第１の端子および前記第２の端子の少なくとも１つからのノイズを能動的に分離するステップとを備える、方法。
【請求項２】
ノイズを能動的に分離するステップは、
前記電源電圧よりも大きな電圧を前記回路の前記第１の端子に接続するステップ、または接地よりも小さな電圧を前記回路の前記第２の端子に接続するステップの少なくとも１つを備える、請求項１に記載の方法。
【請求項３】
ノイズを能動的に分離するステップは、
ノイズを能動的に分離するための、前記クロック信号からオフセットを有するパルスを供給するステップを備える、請求項１に記載の方法。
【請求項４】
ノイズを能動的に分離するステップは、
クロック周期の予め定められた期間にノイズを能動的に分離するステップを備える、請求項１に記載の方法。
【請求項５】
前記電源電圧よりも大きい予め定められた電圧をキャパシタに充電するステップをさらに備え、
ノイズを能動的に分離するステップは、
前記第１の端子を前記キャパシタに接続するステップを備える、請求項１に記載の方法。
【請求項６】
端子におけるノイズを抑制するための回路であって、
クロック入力に結合されたクロック信号と、
第１の端子に結合された電源電圧と、
第２の端子に結合された接地電圧と、
前記クロック信号に同期して能動的にノイズを分離することによって、前記回路の前記第１の端子および前記第２の端子の少なくとも１つからノイズを能動的に分離するために、前記第１の端子および前記第２の端子の少なくとも１つに結合された切替回路とを備える、回路。
【請求項７】
前記切替回路は、
前記第１の端子および前記電源電圧より大きな電圧の間に結合された第１のスイッチを備える、請求項６に記載の回路。
【請求項８】
前記切替回路は、
前記第１のスイッチおよび前記電源電圧より大きな前記電圧の間のノードに結合された第２のスイッチと、
前記ノードに結合されたキャパシタとを備え、
前記第１の端子は、前記第１の端子からノイズを分離するときに、前記キャパシタに接続される、請求項７に記載の回路。
【請求項９】
前記切替回路は、
前記第２の端子および接地より小さい電圧の間に結合された第２のスイッチを備える、請求項７に記載の回路。
【請求項１０】
前記クロック信号に同期して能動的にノイズを分離するためのパルスの位相およびパルス幅を調整するための、プログラム可能なパルス発生器をさらに備える、請求項６に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
本発明は、一般的には集積回路に関し、特定的には、回路におけるノイズを抑制する方法および抑制するための回路に関する。
【背景技術】
【０００２】
発明の背景
集積回路機器は、典型的には、出力信号を生成するために、多くの入力／出力ピンを有する。集積回路の出力信号は、典型的には、クロック信号に応答して同時にスイッチングされる。このような出力の同時スイッチングは、制御することがしばしば困難である大きな過渡電流をもたらす。具体的には、配線上に望ましくない信号を含む電源ノイズおよび接地ノイズは、出力における信号が論理状態を同時にスイッチングするときに、チップ上の電源バスおよび接地バスで生成される。非常に多くのドライバが同時に切替わるとき、電源の増加された電流引き込みは、チップへの電圧供給において、垂下（ドループ）や負のスパイク（spike）を生じさせ得る。電源電圧におけるこの落ち込みは、ノイズとしてアクティブなドライバ、および静止しているドライバを通って伝播し、システムにおける誤ったスイッチングを引き起こし得る。システムの速度増加およびより多くのデータを伝達する要望に伴って、有害なスイッチングノイズが重大な関心事になっている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
クロック信号におけるジッターは、温度ノイズや外部干渉によって電源線および接地線を通って引き起こされるが、さらに、回路の動作において重大な影響をもたらし得る。たとえば、周期ジッター（period jitter）は、「エッジ・トゥ・エッジ（edge-to-edge）」ジッターとしても知られるが、理想的なクロック周期からの、すべてのクロック周期の時間的な偏差である。周期ジッターは、完全な基準クロックまたはノイズの結果としてのデータ信号に対する位相変動をもたらす。周期ジッターは、通常は、最長周期と最短周期との差として測定される。周期ジッターに適応することは、信号の全てに対する設定時間を確保するために必要である。設定可能な論理ブロック（configurable logic block：ＣＬＢ）やプログラマブル論理機器（programmable logic device：ＰＬＤ）のランダムアクセスメモリのブロック（block of Random Access Memory：ＢＲＡＭ）ような、入力／出力（Ｉ／Ｏ）素子の一部ではない内部論理回路の同時スイッチングからもジッターは生じ、このことは以下でより詳細に説明される。すなわち、クロックジッターをもたらす同時スイッチングノイズまたは温度ノイズからもたらされる大きな過渡現象を克服し、かつノイズのない電源および接地接続を提供することが必要である。
【０００４】
ノイズ抑制の提供は、従来の回路においては、電源のレールと接地との間に接続されたキャパシタのような、受動素子を用いて行なわれてきた。キャパシタは、電圧ドループを最小化するために局部電荷を蓄えたり供給したりしながら、過渡電圧振幅を最小化するために、電源供給レール（supply rail）から接地への過渡ノイズに関する分岐経路（shunt
path）を供給する。しかしながら、受動機器の能力は、使用材料、筐体（packaging）、温度。直流バイアス、および動作周波数の関数である、その寄生インダクタンス、寄生直列抵抗および寄生キャパシタンスによって制限される。さらに、キャパシタは、その共振周波数を超えると誘導的になるので、所与のキャパシタの値は、典型的には、１つの共振周波数に対しては最適ではあるが、広範囲の周波数にわたっては最適でない。さらに、寄生抵抗および寄生インダクタンスによって、受動機器の能力は、１００ＭＨｚより大きい周波数においては、急速に悪化する傾向にある。
【０００５】
したがって、回路におけるノイズを抑制する改善された方法、および改善された回路が必要である。
【課題を解決するための手段】
【０００６】
発明の要約
回路におけるノイズを抑制する方法が開示される。方法は、電源電圧を回路の第１の端子に供給するステップと、接地電圧を回路の第２の端子に供給するステップと、回路にクロック信号を供給するステップと、クロック信号に同期して能動的にノイズを分離することによって、回路の第１の端子および第２の端子の少なくとも１つからのノイズを能動的に分離するステップとを備える。ノイズを能動的に分離するステップは、電源電圧よりも大きな電圧を回路の第１の端子に接続するステップ、および／または、接地よりも小さな電圧を回路の第２の端子に接続するステップを備える。クロック信号からのオフセットが、ノイズを能動的に分離するため提供されてもよく、このオフセットは、クロック周期の予め定められた部分の期間機能されてもよい。
【０００７】
代替の実施例によれば、ノイズを抑制する方法は、電源電圧を回路の第１の端子に供給するステップと、接地電圧を回路の第２の端子に供給するステップと、出力における信号のスイッチング期間に、第１の端子および第２の端子の少なくとも１つを、より大きい大きさの電圧と選択的に接続することによって、回路の第１の端子および第２の端子の少なくとも１つからのノイズを能動的に分離するステップとを備える。方法は、さらに、回路にクロック信号を供給してもよく、ノイズを能動的に分離するステップは、クロック信号に同期してノイズを分離するステップを備える。さらに、ノイズを能動的に分離するステップは、電源電圧よりも大きな電圧を回路の第１の端子に接続するステップと、接地よりも小さな電圧を回路の第２の端子に接続するステップとを備える。
【０００８】
端子におけるノイズを抑制するための回路がさらに開示される。回路は、クロック入力に結合されたクロック信号と、第１の端子に結合された電源電圧と、第２の端子に結合された接地電圧と、クロック信号に同期して能動的にノイズを分離することによって、第１の端子および第２の端子の少なくとも１つからノイズを能動的に分離するために、回路の第１の端子および第２の端子の少なくとも１つに結合された切替回路とを備える。機器は、第１の端子および電源電圧より大きな電圧の間に結合された第１のスイッチと、第２の端子および接地より小さい電圧の間に結合された第２のスイッチとをさらに備えてもよい。クロック信号に同期してノイズを分離するためのパルスの位相およびパルス幅を調整するためのプログラム可能なパルス発生器を備えてもよい。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例によるノイズを抑制するための回路のブロック図である。
【図２】本発明の実施例によるノイズを抑制するための回路を有する集積回路パッケージのブロック図である。
【図３】本発明の代替の実施例によるノイズを抑制するための回路のブロック図である。
【図４】本発明の実施例による図１〜図３の回路の動作を示すタイミングチャートである。
【図５】本発明の実施例による、電圧供給器におけるノイズを抑制するためのキャパシタを有する回路のブロック図である。
【図６】本発明の実施例による、複数の電源電圧を有する機器におけるノイズを抑制するための回路のブロック図である。
【図７】本発明の実施例による、ゲート制御信号を生成するための能動的な分離論理の回路である。
【図８】本発明の実施例による、プログラマブル論理機器のブロック図である。
【図９】本発明の実施例によるノイズを抑制する方法を示すフローチャートである。
【発明を実施するための形態】
【００１０】
図面の詳細な説明
まず、図１を参照して、本発明の実施例によるノイズを抑制するための回路のブロック図が示される。具体的には、ノイズ生成回路１０２は、電源電圧Ｖccおよびクロック信号を受けるために接続され、かつ接地電圧に接続される。図１の実施例によれば、回路は、Ｖccより大きい電圧であり、強い正電圧と呼ばれる第１の電圧Ｖ++、および接地より小さい電圧であり、強い負（電圧）Ｖ--と呼ばれる第２の電圧を受けるために接続される。例として、２．５ＶのＶccに対しては、Ｖ++は３．３Ｖ、そしてＶ--は−１．２Ｖとすることができる。能動分離回路１０４は、スイッチ１０８および１１０をそれぞれ制御するための制御信号Ｓ１およびＳ２を生成する能動分離ロジック１０６を備える。能動分離ロジックは、クロック信号を受けるために接続され、好ましくは、適切な制御信号Ｓ１およびＳ２を生成するために、パルス幅生成回路を備える。以下でより詳細に説明されるように、制御信号Ｓ１およびＳ２に対応して、Ｖ++とＶ--とを選択的に回路に結合するためのスイッチ１０８および１１０のような能動機器の使用は、電源端子および接地端子上のノイズの改善された抑制を提供する。すなわち、より大きい大きさを有する電圧が電源電圧および接地電圧に結合され、ここで、電源電圧よりさらに正の値を有する電圧が電源端子に印加されるとともに、接地よりさらに負の値を有する電圧が接地端子に印加される。より大きい大きさを有する電圧が、電源電圧、接地電圧のいずれか、または両方に印加されてもよい。受動機器とは異なり、能動分離器は、ノイズのある電源に現れるリプルを抑制するために、有限量の時間の間、ノイズのある電源電圧をクリーンで安定した代替の局部電圧基準に接続する。クリーンな電源は、電圧ドループを最小化するために、大きく局部的な電荷供給源を提供するとともに、ノイズのある電源を安定化するように機能する低リプル電源電圧基準を提供する。能動分離を有効とするスイッチは、低オン抵抗トランジスタとしてもよく、たとえば、典型的には０．００１Ωまたはそれ以下であり、トランジスタがオンまたはオフされるときを定めるパルス生成回路によって制御される。スイッチを制御するためのパルスの生成は、図４〜図７を参照して、より詳細に説明される。
【００１１】
図２のブロック図に示される本発明の１つの実施例によれば、集積回路パッケージ２００は、電圧Ｖ++およびＶ--を受けるために結合される基板２０４上のダイ（die）２０２を備える。図２の実施例に示されるように、パッケージは、基板上の様々な端子において、クロック信号、Ｖccおよび接地を受けるために接続される。１つの実施例によれば、ノイズ生成回路１０２、能動分離ロジック１０６およびスイッチ１０８，１１０が、ダイ２０２上に実現され得る。あるいは、ノイズ生成回路１０２がダイ２０２上に実現される一方で、スイッチ１０８および１１０は、個別要素として基板２０４上に実現されてもよい。図３を参照してより詳細に説明されるように、ノイズ生成回路１０２およびスイッチ１０８，１１０は、プリント基板のような、電子機器の異なる素子にわたって分布させてもよい。
【００１２】
図３を参照して、ノイズ生成回路３０２、能動分離ロジック３０４、およびトランジスタ３０６，３０８を備えるスイッチは、機器３１０の様々な要素にわたって分布され得る。図３の実施例においては、Ｖ++は、能動分離ロジック３０４からの制御信号Ｓ１によって制御されるゲートを有するトランジスタ３０６によって、機器３０１のノイズ生成回路３０２に選択的に結合される。同様に、Ｖ--は、制御信号Ｓ２によって制御されるゲートを有するトランジスタ３０８によって、回路に選択的に結合される。図示されるように、例として、制御信号Ｓ１およびＳ２は、能動分離ロジック３０４によって供給されるが、能動分離ロジック３０４、および／または、トランジスタ３０６および３０８は、ノイズ生成回路３０２の一部であってもよい。Ｖccおよび接地ノードにおけるトランジスタのリ
ード線（leads）の寄生インダクタは、機器３１０の実施形態に依存して変化し得るが、インダクタ３１２および３１４によって示される。金属酸化膜半導体回路が例として示されるが、本発明によれば、他のタイプのトランジスタやスイッチが採用され得る。ノイズ生成回路３０２は、マイクロプロセッサ、プログラマブル論理機器（ＰＬＤ）、特定用途向け集積回路（application specific integrated circuit：ＡＳＩＣ）、ゲートアレイ、または集積回路技術に基づいたどのような汎用設計、あるいはトランジスタ３０６および３０８に結合されたこれらのいずれの機器を実現するプリント基板の一部として含まれてもよい。たとえば、ノイズ生成回路３０２は、集積回路に埋め込まれたシリコン、およびプリント基板上の個別ロジック内に実現されたトランジスタ内に実現される。あるいは、機器３１０の素子の全ては、デジタル，アナログまたは類似のシステムにおいてノイズを分離するため、または電磁放射妨害波を抑制するために用いられる、独立型（スタンドアロン型）の機器として実現されてもよい。図４を参照して以下により詳細に説明されるように、能動分離ロジック３０４およびトランジスタ３０６，３０８を備える能動分離回路が、広範囲の動作周波数にわたって、ならびに広範囲の温度および電圧にわたって、安定したインダクタおよび抵抗を与えるとともに、広範囲の動作周波数にわたって過渡的なノイズを確実に抑制する。
【００１３】
図４を参照して、タイミングチャートは、図１〜図３の回路の動作を示す。時刻ｔ1においてクロック信号の立ち上がりエッジの後、時刻ｔ2において、データは、機器の入力／出力（Ｉ／Ｏ）ピンのような機器の端子にラッチされる。能動分離ロジック３０４のパルス発生器は、図７を参照してより詳細に説明されるが、ノイズ生成回路３０２の切替ロジックを駆動するために用いられるのと同じクロックを基準とする。しかしながら、ゲート有効（enable）信号Ｓ１は、時刻ｔ2まで、遅延期間ｔdによって遅延されてもよい。つまり、電源電圧のどのような電圧ドループ、または接地電圧のスパイクは、当業者によく知られているように、回路内の回路スキュー（skew）のために遅延される。すなわち、遅延が定められた後は、遅延期間ｔdは、時刻ｔ2においてパルスを発生するのためのパルス発生器によって設定される。同様に、パルス幅ｔwは、ドループまたはスパイクの期間に依存して定められる。クロック周期の予め定められた部分を含む遅延期間ｔdおよびパルス幅ｔwは、使用される機器のタイプおよび機器に採用される回路を含む多くの要因によって変化し得る。すなわち、遅延期間ｔdおよびパルス幅ｔwは、機器および機器内部に実現される回路の試験および解析を通して定められる。
【００１４】
図４に示されるように、回路のためのＶcc信号のドループは、ｔ2およびｔ3の間の期間においては、Ｖ++信号がスイッチ３０６を通してＶccに結合される能動分離を用いたときよりも、能動分離を用いないほうが非常に大きくなる。同様に、ゲート有効信号Ｓ２は、Ｖ--を接地電圧に結合させ、これにおいて、接地レール上の跳ね返り（バウンス：bounce）は、ｔ2およびｔ3の間の期間において、Ｖ--を接地端子に接続するアプリケーションを用いない場合よりも、非常に小さくなる。図１〜図３の回路を実現する機器は、切替ロジックを駆動するクロックに追従するので、それらは、そのクロックと同時に発生するスイッチング過渡ノイズを同期して抑制することができる。つまり、ノイズは、遅延によって相殺されかつ予め定められたパルス幅を有し得る１つまたはより多くの信号に基づいて、クロック信号と同期して分離される。さらに、図１〜図３の回路は、広範囲の周波数にわたってよい機能を発揮する非常に低い固定のインダクタンスおよび抵抗を有する、新しいクラスの「能動分離」機器を提供する。図４のタイミングチャートは、例としてクロックの立ち上がりエッジに対して示されたが、能動分離器は、立ち下がりエッジ、または両方のクロックエッジを用いて動作するように設計されてもよい。
【００１５】
図５を参照して、本発明の他の実施例による、電圧供給時のノイズを抑制するためのキャパシタを有する回路のブロック図が示される。図５の回路は、追加のトランジスタ５０２がトランジスタ３０６に結合され、かつキャパシタ５０４がトランジスタ５０２および
３０６が結合するノードに結合される点を除いては、図３の回路と同様である。反転器５０６は、トランジスタ３０６を制御する制御信号を受けるため、そしてトランジスタ５０２を制御するための反転された信号を生成するために結合される。図を見てわかるように、Ｖ++は、トランジスタ５０２をオンかつトランジスタ３０６をオフとするときに、キャパシタ５０４をプレチャージするために用いられる。Ｖccを印加するために追加の電圧が必要なときには、トランジスタ３０６がターンオンされ、かつトランジスタ５０２がターンオフされる。すなわち、キャパシタ上の電荷は、電源電圧Ｖccの電圧ドループを避けるために必要となる追加の電荷を供給するために用いられる。反転器が例として示されるが、他の機器が、トランジスタ５０２のゲートを制御するために用いられてもよく、または、トランジスタ３０６および５０２を制御するために、独立して生成された信号が採用されてもよい。
【００１６】
図６を参照して、本発明の実施例による複数の電源電圧を有する機器においてノイズを抑制するための回路のブロック図が示される。図６の回路に示されるように、集積回路やプリント基板のような機器６０２は、ここではＶcc1〜ＶccNとして示される複数の電源電圧を備える。各々の電源電圧は、上述のような電源電圧中のドループを防止するために、より大きな電圧に結合され得る。具体的には、電源電圧Ｖcc1〜ＶccNは、電圧Ｖ++1〜Ｖ++Nにそれぞれ結合され得る。複数のスイッチが、電源電圧とそれに対応するより大きな電圧との間の経路に設けられてもよい。たとえば、キャパシタ６０４は、第１のスイッチＳ１と第２のスイッチ／Ｓ１との間のノードに結合され得る。図５を参照して上述したように、キャパシタを電源電圧より大きな電圧で選択的に充電し、スイッチングの期間にキャパシタを電源電圧に結合することによって、電源圧内の電圧ドループは避けられ得る。キャパシタ６０６〜６１０は、電源電圧Ｖcc2〜ＶccNに関連する第１および第２のスイッチの間のノードにも、それぞれ結合され得る。最後に、スイッチ６１２は、上述のように、接地バウンス（跳ね上がり）を防止するために、接地をより大きな負の電圧に結合するために用いられ得る。１つの接地および１つのスイッチ６１２だけが示されるが、同じ機器上で、絶縁された他の接地に対して追加のスイッチを採用することもできる。図１〜図６の回路は、独立型（スタンドアロン型）として、または分離キャパシタのような受動分離機器との結合として用いられてもよい。
【００１７】
図７を参照して、本発明の実施例による、ゲート制御信号を生成するための能動分離ロジックの回路が示される。具体的には、クロック合成器７０２は、クロック信号を受けるとともに、プログラム可能な位相シフター７０４に結合されるクロック信号を生成する。プログラム可能な位相シフター７０４は、時間遅延ｔdに基づいてシフトされた、位相がシフトされたクロック信号を生成する。位相がシフトされたクロック信号は、位相がシフトされたクロック信号の立ち上がりエッジでスタートし、予め定められたパルス幅後に終了するパルスを生成する、プログラム可能なパルス幅発生器７０６に結合される。上述のように、パルス幅は、電圧ドループまたは接地バウンスのおよその期間ｔwを表わしており、使用される機器および採用される回路に基づいて定められる。プログラム可能なパルス幅発生器は、遅延ロックループ（Delay Locked Loop：ＤＬＬ）または同様のクロック回復回路、固定のまたは可変の遅延素子、自己タイミング（self-timing）素子、または他のゲーティングロジックにより構成されてもよい。図示されるように、個別のゲート制御信号Ｓ1〜ＳNの各々は、個別に生成されてもよい。
【００１８】
図８を参照して、本発明の実施例による、プログラマブル論理機器のブロック図が示される。プログラマブル論理機器は、ユーザーが自分で選択した論理設計を実現できるように、ユーザーによってプログラム可能に（user-programmable）設計された集積回路の一形態である。プログラマブル論理機器の１つのタイプは、複素数プログラマブル論理機器（Complex Programmable Logic Device）またはＣＰＬＤである。ＣＰＬＤは、相互接続スイッチマトリックス（interconnect switch matrix）によって、互いに接続され、かつ
入力／出力（Ｉ／Ｏ）リソースに接続された、２つまたはより多い「機能ブロック」を含む。ＣＰＬＤの各機能ブロックは、プログラマブル論理アレイ（programmable logic array：ＰＬＡ）またはプログラマブル・アレイ・ロジック（programmable array logic：ＰＡＬ）機器で用いられるものと同様の２レベルＡＮＤ／ＯＲ構造を含む。プログラマブル論理機器の他のタイプは、フィールド・プログラマブル・ゲート・アレイ（field programmable gate array：ＦＰＧＡ）である。典型的なＦＰＧＡにおいては、設定可能な論理ブロック（ＣＬＢ）のアレイは、プログラム可能な入力／出力ブロック（ＩＯＢ）に結合される。ＣＬＢおよびＩＯＢは、プログラム可能なルーティングリソースの階層構造によって相互結合される。
【００１９】
図８は、マルチ・ギガビット・トランシーバ（multi-gigabit transceiver：ＭＧＴ８０１）、設定可能な論理ブロック（ＣＬＢ８０２）、ランダム・アクセス・メモリ・ブロック（ＢＲＡＭ８０３）、入力／出力ブロック（ＩＯＢ８０４）、設定およびクロッキングロジック（ＣＯＮＦＩＧ／ＣＬＯＣＫＳ８０５）、デジタル信号処理ブロック（ＤＳＰ８０６）、特殊入力／出力ブロック（Ｉ／Ｏ８０７）（たとえば、設定ポートやクロックポート）、および、デジタル・クロック・マネージャ、Ａ／Ｄコンバータ、システム監視ロジックなどのような他のプログラム可能なロジック８０８を含む、非常に多くの異なったプログラム可能なタイル（tile）を含むＦＰＧＡアーキテクチャ８００を示す。いくつかのＦＰＧＡは、専用の処理ブロック（ＰＲＯＣ８１０）をさらに含む。図１〜図３および図５，図６の能動分離回路は、上述のように、ＦＰＧＡの中で実現されてもよく、またはＦＰＧＡの電源電圧ピンおよび接地ピンと接続されてもよい。
【００２０】
いくつかのＦＰＧＡにおいては、各プログラム可能なタイルは、隣り合った各タイルの対応する相互接続素子に、および相互接続素子からの規格化された接続を有する、プログラム可能な相互接続素子（ＩＮＴ８１１）を含む。したがって、統合されたプログラム可能な相互接続素子は、図示されたＦＰＧＡについてのプログラム可能な相互接続構造を実現する。プログラム可能な相互接続素子（ＩＮＴ８１１）は、図８のトップに含まれた例によって示されるように、同一タイル内のプログラム可能な論理素子へ、およびプログラム可能な論理素子からの接続も含む。
【００２１】
たとえば、ＣＬＢ８０２は、単一のプログラム可能な相互接続素子（ＩＮＴ８１１）が付加されたユーザー論理を実現するようにプログラムされ得る、設定可能な論理素子（ＣＬＥ８１２）を含む。ＢＲＡＭ８０３は、１つまたはより多いプログラム可能な相互接続素子に加えて、ＢＲＡＭ論理素子（ＢＲＬ８１３）を含み得る。ＢＲＡＭは、設定論理ブロックの分散型ＲＡＭから分離した専用のメモリを備える。典型的には、タイルに含まれる相互接続素子の数は、タイルの高さに依存する。図示された実施例においては、ＢＲＡＭタイルは、４つのＣＬＢと同じ高さを有しているが、他の数（たとえば、５）を用いることもできる。ＤＳＰタイル８０６は、適切な数のプログラム可能な相互接続素子に加えて、ＤＳＰ論理素子（ＤＳＰＬ８１４）を含んでもよい。ＩＯＢ８０４は、たとえば、プログラム可能な相互接続素子（ＩＮＴ８１１）の１つの事象（instance）に加えて、入力／出力論理素子（ＩＯＬ８１５）の２つの事象を含んでもよい。
【００２２】
図示された実施例においては、（図８の影付きで示された）ダイの中央付近の円柱状の領域は、設定、クロックおよび他の制御論理のために用いられる。この柱から拡がっている水平の領域８０９は、クロックおよび設定信号をＦＰＧＡの全領域にわたって分配するために用いられる。図８に示されるアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を構成する通常の円柱状（カラム）の構造をバラバラにする追加の論理ブロックを含む。追加の論理ブロックは、プログラム可能なブロックおよび／または専用のロジックとしてもよい。たとえば、図８に示される処理ブロックＰＲＯＣ８１０は、ＣＬＢおよびＢＲＡＭのいくつかの柱（カラム）に分割（span）する。
【００２３】
なお、図８は、ＦＰＧＡアーキテクチャの典型例としてのみ記載されることが意図されることに注意すべきである。図８のトップに含まれる、カラム内の論理ブロックの数、カラムの相対的な幅、カラムの数および順番、カラム内に含まれる論理ブロックのタイプ、論理ブロックの相対的なサイズ、および相互接続／論理の実行例は、単に例示にすぎない。たとえば、実際のＦＰＧＡにおいては、ユーザー論理の効率的な実現を促進するために、１つより多くの隣り合うＣＬＢのカラムが、ＣＬＢが現れるどこにでも典型的に含まれる。ＦＰＧＡが、１つのタイプのプログラマブル論理機器の例として詳細に示されるが、本発明の回路および方法は、プログラム可能な論理を有するどのようなタイプの集積回路を含むいずれの機器においても実現され得る。
【００２４】
図９を参照して、フローチャートは、本発明の実施例によるノイズを抑制する方法を示す。具体的には、ステップ９０２において、電源電圧が回路の第１の端子に供給される。ステップ９０４において、接地電圧が回路の第２の端子に供給される。ステップ９０６において、能動的にノイズを分離するための、クロック信号からのオフセット期間が定められる。ステップ９０８において、クロック周期の予め定められた部分が、能動的にノイズを分離するために定められる。ステップ９１０において、オフセット期間後の予め定められた期間中に、回路の第１の端子を電源電圧より大きい電圧に接続することによって、ノイズは、回路の第１の端子から能動的に分離される。ステップ９１２において、オフセット期間後の予め定められた期間中に、回路の第２の端子を接地より小さい電圧に接続することによって、ノイズは、回路の第２の端子から能動的に分離される。図９の方法は、上述のような図１〜図３および図５，図６の回路のいずれを用いることによって、または他のどのような安定な回路を用いることによって実現し得る。
【００２５】
したがって、ノイズを抑制する新しい方法およびノイズを抑制するための新しい回路が説明されたことが理解され得る。上述の発明は、デジタルまたはアナログスイッチングシステムにおける、電源ノイズ抑制するための新しい方法である。上述の能動的な分離方法および回路は、切替ロジックによって生成される過渡的な電圧ドループおよびリプルを抑制する回路を用いる。それは、広範囲の温度、電圧および周波数にわたって、固定の寄生インダクタンスおよび寄生抵抗を与える。上述の回路は、一例として示されるが、回路および方法は、電圧ドループまたは電圧バウンスを回避するためのどのようなタイプの回路または機器を用いても実現され得る。開示された発明を含む多くの代替物および均等物が存在することがわかることが、当業者によって理解されるであろう。結果として、本発明は、先述の実施例によって制限されず、以下の特許請求の範囲によってのみその範囲が規定される。
【図１】
2010534405.tif 000003
【図２】
2010534405.tif 000004
【図３】
2010534405.tif 000005
【図４】
2010534405.tif 000006
【図５】
2010534405.tif 000007
【図６】
2010534405.tif 000008
【図７】
2010534405.tif 000009
【図８】
2010534405.tif 000010
【図９】
2010534405.tif 000011
【手続補正書】
【提出日】平成21年2月19日(2009.2.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路におけるノイズを抑制する方法であって、
電源電圧を前記回路の第１の端子に供給するステップと、
接地電圧を前記回路の第２の端子に供給するステップと、
クロック信号を前記回路に供給するステップと、
前記クロック信号に同期して能動的にノイズを分離することによって、前記回路の前記第１の端子および前記第２の端子の少なくとも１つからのノイズを能動的に分離するステップとを備え、
ノイズを能動的に分離するステップは、
前記電源電圧よりも大きな電圧を前記回路の前記第１の端子に接続するステップと、
接地よりも小さな電圧を前記回路の前記第２の端子に接続するステップとを備える、方法。
【請求項２】
ノイズを能動的に分離するステップは、
前記回路における回路スキューに基づいて遅延されたパルスを供給するステップを備え、
前記パルスの幅は、前記電源電圧の垂下期間、または接地電圧のスパイクに依存する、請求項１に記載の方法。
【請求項３】
ノイズを能動的に分離するステップは、
クロック周期の予め定められた部分の期間にノイズを能動的に分離するステップを備える、請求項１に記載の方法。
【請求項４】
前記電源電圧よりも大きい予め定められた電圧をキャパシタに充電するステップをさらに備え、
ノイズを能動的に分離するステップは、
前記第１の端子を前記キャパシタに接続するステップを備える、請求項１に記載の方法。
【請求項５】
端子におけるノイズを抑制するための回路であって、
クロック入力に結合されたクロック信号と、
第１の端子に結合された電源電圧と、
第２の端子に結合された接地電圧と、
前記クロック信号に同期して能動的にノイズを分離することによって、前記回路の前記第１の端子および前記第２の端子の少なくとも１つからノイズを能動的に分離するために、前記第１の端子および前記第２の端子の少なくとも１つに結合された切替回路とを備え、
ノイズを能動的に分離することは、
前記第１の端子および前記電源電圧より大きな電圧の間に第１のスイッチを結合することと、
前記第２の端子および接地より小さい電圧の間に第２のスイッチを結合することとを備える、回路。
【請求項６】
前記切替回路は、
前記第１のスイッチおよび前記電源電圧より大きな前記電圧の間のノードに結合された前記第２のスイッチと、
前記ノードに結合されたキャパシタとを備え、
前記第１の端子は、前記第１の端子からノイズを分離するときに、前記キャパシタに接続される、請求項５に記載の回路。
【請求項７】
前記回路における回路スキューに基づいて遅延されたパルスを発生するための、プログラム可能なパルス発生器をさらに備え、
前記パルスの幅は、前記電源電圧の垂下期間、または接地電圧のスパイクに依存する、請求項５に記載の回路。
【請求項８】
前記回路の第３の端子に他の電源電圧を供給するステップをさらに備え、
前記他の電源電圧は、前記他の電源電圧において垂下を防止するために、より大きな電圧と結合される、請求項１に記載の方法。
【請求項９】
第３の端子に結合された他の電源電圧と、
第４の端子に結合された接地電圧とをさらに備え、
ノイズを能動的に分離することは、
前記第３の端子および前記他の電源電圧より大きな電圧の間に第３のスイッチを結合することと、
前記第４の端子および接地より小さい電圧の間に第４のスイッチを結合することとを備える、請求項５に記載の回路。
【請求項１０】
前記第１のスイッチは、第１のトランジスタであり、
前記第２のスイッチは、第２のトランジスタであり、
反転器は、前記第１のトランジスタのゲートに結合される、請求項５に記載の回路。
【国際調査報告】
2010534405.tif 000012
2010534405.tif 000013
2010534405.tif 000014
2010534405.tif 000015