(57)【要約】  モノリシックマルチチャネル抵抗性メモリは、第１のチャネルに関連付けられ、第１のデバイス属性および／または第１の回路属性に応じて調整された、少なくとも１つの第１のバンクを含む。本メモリは、第２のチャネルに関連付けられ、第２のデバイス属性および／または第２の回路属性に応じて調整された、少なくとも１つの第２のバンクも含む。
2015528620.tif 000002
【特許請求の範囲】
【請求項１】
第１のチャネルに関連付けられ、第１のデバイス属性および／または第１の回路属性に応じて調整された、少なくとも１つの第１のバンクと、
第２のチャネルに関連付けられ、第２のデバイス属性および／または第２の回路属性に応じて調整された、少なくとも１つの第２のバンクと
を含む、モノリシックマルチチャネル抵抗性メモリ。
【請求項２】
前記第１のデバイス属性および前記第２のデバイス属性は、少なくとも、ビットセルアーキテクチャ、ビットセルサイズ、トランジスタサイズ、および／またはＭＴＪサイズを含む、請求項１に記載のメモリ。
【請求項３】
前記第１の回路属性および前記第２の回路属性は、少なくとも、動作電圧、入力／出力（ＩＯ）幅、ＩＯ速度／周波数、アレイ構成、冗長度、および／または誤り訂正符号（ＥＣＣ）を含む、請求項１に記載のメモリ。
【請求項４】
スピン注入磁化反転磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）である、請求項１に記載のメモリ。
【請求項５】
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）である、請求項１に記載のメモリ。
【請求項６】
前記第１のチャネルおよび前記第２のチャネルを介してプロセッサに結合される、請求項１に記載のメモリ。
【請求項７】
第３のチャネルに関連付けられ、第３のデバイス属性および／または第３の回路属性に応じて調整された、少なくとも１つの第３のバンクをさらに含む、請求項１に記載のメモリ。
【請求項８】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項１に記載のメモリ。
【請求項９】
第１のチャネルに関連付けられ、第１のデバイス属性および／または第１の回路属性に応じて調整された、少なくとも１つの第１の記憶手段と、
第２のチャネルに関連付けられ、第２のデバイス属性および／または第２の回路属性に応じて調整された、少なくとも１つの第２の記憶手段と
を含む、モノリシックマルチチャネル抵抗性メモリ。
【請求項１０】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項９に記載のメモリ。
【請求項１１】
モノリシックマルチチャネル抵抗性メモリ内でメモリバンクをチャネルに関連付ける方法であって、
第１のデバイス属性および／または第１の回路属性に応じて調整された、少なくとも１つの第１のバンクを第１のチャネルに関連付けるステップと、
第２のデバイス属性および／または第２の回路属性に応じて調整された、少なくとも１つの第２のバンクを第２のチャネルに関連付けるステップと
を含む、方法。
【請求項１２】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに前記メモリを組み込むステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
モノリシックマルチチャネル抵抗性メモリ内でメモリバンクをチャネルに関連付ける方法であって、
第１のデバイス属性および／または第１の回路属性に応じて調整された、少なくとも１つの第１のバンクを第１のチャネルに関連付けるステップと、
第２のデバイス属性および／または第２の回路属性に応じて調整された、少なくとも１つの第２のバンクを第２のチャネルに関連付けるステップと
を含む、方法。
【請求項１４】
前記第１のチャネルおよび前記第２のチャネルを介して前記メモリをプロセッサに結合するステップをさらに含む、請求項１３に記載の方法。
【請求項１５】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに前記メモリを組み込むステップをさらに含む、請求項１３に記載の方法。
【請求項１６】
モノリシックマルチチャネル抵抗性メモリ用のメモリバンクを作製するための方法であって、
第１のデバイス属性および／または第１の回路属性に応じて、少なくとも１つの第１のバンクを調整するステップと、
第２のデバイス属性および／または第２の回路属性に応じて、少なくとも１つの第２のバンクを調整するステップと
を含む、方法。
【請求項１７】
前記第１のデバイス属性および前記第２のデバイス属性は、少なくとも、ビットセルアーキテクチャ、ビットセルサイズ、トランジスタサイズ、および／またはＭＴＪサイズを含む、請求項１６に記載の方法。
【請求項１８】
前記第１の回路属性および前記第２の回路属性は、少なくとも、動作電圧、入力／出力（ＩＯ）幅、ＩＯ速度／周波数、アレイ構成、冗長度、および／または誤り訂正符号（ＥＣＣ）を含む、請求項１６に記載の方法。
【請求項１９】
第３のデバイス属性および／または第３の回路属性に応じて、少なくとも１つの第３のバンクを調整するステップをさらに含む、請求項１６に記載の方法。
【請求項２０】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに前記メモリを組み込むステップをさらに含む、請求項１６に記載の方法。
【請求項２１】
モノリシックマルチチャネル抵抗性メモリ用のメモリバンクを作製するための方法であって、
第１のデバイス属性および／または第１の回路属性に応じて、少なくとも１つの第１のバンクを調整するステップと、
第２のデバイス属性および／または第２の回路属性に応じて、少なくとも１つの第２のバンクを調整するステップと
を含む、方法。
【請求項２２】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに前記メモリを組み込むステップをさらに含む、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルに関する。より詳細には、本開示は、マルチチャネル適合可能ＭＲＡＭに関する。
【背景技術】
【０００２】
コンピューティングのために使用されるメモリサブシステムなどの従来のメモリサブシステムでは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）およびフラッシュメモリ（ＮＡＮＤ、ＮＯＲ）などの様々なタイプのスタンドアローンメモリが採用される。
【０００３】
ＤＲＡＭは、高スループットで低コストの汎用品ワーキングメモリである。しかしながら、ＤＲＡＭは、揮発性であり、大きい電力消費量を有する。
【０００４】
ハイブリッドＤＲＡＭ（たとえば、ＯｎｅＤＲＡＭ（商標））は、２つのプロセッサ（たとえば、モデムおよびアプリケーションプロセッサ）を供用するために２つのポートを有する単一のＤＲＡＭダイである、ＤＲＡＭの変形形態である。しかしながら、ハイブリッドＤＲＡＭは、従来のＤＲＡＭと同様に、揮発性であり、大きい電力消費量を有する。
【０００５】
フラッシュ（ＮＡＮＤ、ＮＯＲ）は、不揮発性で低コストの記憶メモリ技術である。しかし、フラッシュは、遅く、その耐久性に限界がある。ハイブリッドフラッシュ（たとえば、一体のＮＯＲブロックを有するＮＡＮＤメモリ）は、ＮＯＲの性能の利点をＮＡＮＤの密度の利点と結合する、フラッシュの変形形態である。しかしながら、ハイブリッドフラッシュは、ＤＲＡＭなどのワーキングメモリと比較して、依然として、遅く、その耐久性に限界がある。
【０００６】
ワーキングメモリおよび不揮発性記憶メモリとして同時に機能することができる従来のメモリ技術は無い。したがって、マルチチップパッケージ（ＭＣＰ）またはシステムインパッケージ（ＳｉＰ）では、マルチメモリチップソリューションが提供される。たとえば、モバイルシステムでは、一意の属性を有する複数のメモリチップを組み合わせる、擬似スタティックＲＡＭ（ＰＳＲＡＭ）−ＮＯＲまたはＤＲＡＭ−ＮＡＮＤを有するのが一般的である。さらに、ＭＣＰおよびＳｉＰは、単一のメモリソリューションを使用したシステムよりも、高いシステムコストおよび大きいフォームファクタを有する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
コスト、速度、および容量などの様々な理由で、既知のタイプのメモリは、各々がその一意のアプリケーションを供用するように、全体的な制限を有する。したがって、現行のメモリタイプの各々の利点を提供しながら上述の欠点を有しない、低コストのメモリを提供することが望ましいであろう。そのようなメモリが、速度、電力、および密度に関して調整可能であることも望ましい。
【課題を解決するための手段】
【０００８】
本開示の一態様による、モノリシックマルチチャネル抵抗性メモリが提示される。メモリは、第１のチャネルに関連付けられ、第１のデバイス属性および／または第１の回路属性に応じて調整された、少なくとも１つの第１のバンクを含む。メモリは、第２のチャネルに関連付けられ、第２のデバイス属性および／または第２の回路属性に応じて調整された、少なくとも１つの第２のバンクも含む。
【０００９】
別の態様による、モノリシックマルチチャネル抵抗性メモリが提示される。メモリは、第１のチャネルに関連付けられ、第１のデバイス属性および／または第１の回路属性に応じて調整された、少なくとも１つの第１の記憶手段を含む。メモリは、第２のチャネルに関連付けられ、第２のデバイス属性および／または第２の回路属性に応じて調整された、少なくとも１つの第２の記憶手段も含む。
【００１０】
別の態様による、モノリシックマルチチャネル抵抗性メモリ内でメモリバンクをチャネルに関連付ける方法。本方法は、第１のデバイス属性および／または第１の回路属性に応じて調整された、少なくとも１つの第１のバンクを第１のチャネルに関連付けるステップを含む。本方法は、第２のデバイス属性および／または第２の回路属性に応じて調整された、少なくとも１つの第２のバンクを第２のチャネルに関連付けるステップも含む。
【００１１】
さらに別の態様による、モノリシックマルチチャネル抵抗性メモリ用のメモリバンクを作製するための方法が提示される。本方法は、第１のデバイス属性および／または第１の回路属性に応じて、少なくとも１つの第１のバンクを調整するステップを含む。本方法は、第２のデバイス属性および／または第２の回路属性に応じて、少なくとも１つの第２のバンクを調整するステップも含む。
【００１２】
上記は、以下の詳細な説明がより良く理解され得るように、本開示の特徴および技術的な利点を、かなり広く概説したものである。本開示のさらなる特徴および利点は、以下で説明される。本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として、本開示が容易に使用され得ることを当業者は諒解されたい。そのような均等な構成は、添付の特許請求の範囲に記載される本開示の教示から逸脱しないことも当業者は認識されたい。本開示の特色をなすと思われる新規の特徴は、その組成と動作方法の両方について、さらなる目的および利点とともに、後続の記述を添付の図との関連で考慮したときによりよく理解されるであろう。しかしながら、図の各々は、例示および説明のみを目的として提供され、本開示の範囲を規定するものとして意図されないことを明白に理解されたい。
【００１３】
本開示の特徴、性質、および利点は、以下に記載する詳細な説明を図面とともに読むとき、より明らかになるであろう。
【図面の簡単な説明】
【００１４】
【図１】従来技術のメモリシステムを示す図である。
【図２】本開示の一態様による、モノリシックマルチティアＭＲＡＭシステムのブロック図である。
【図３】本開示の一態様による、モノリシックマルチティアＭＲＡＭの一例を示す図である。
【図４】本開示の一態様による、モノリシックマルチティアＭＲＡＭの一例を示す図である。
【図５】本開示の一態様による、モノリシックマルチティアＭＲＡＭを作製するための方法のブロック図である。
【図６】本開示の実施形態を有利に利用することができる、例示的なワイヤレス通信システムを示す図である。
【図７】本開示の一態様による半導体コンポーネントの回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。
【発明を実施するための形態】
【００１５】
添付の図面に関する下記の詳細な説明は、様々な構成の説明として意図されており、本明細書で説明される概念が実行され得る唯一の構成を表すことは意図されていない。詳細な説明は、様々な概念の完全な理解をもたらす目的で、具体的な詳細を含んでいる。しかしながら、これらの概念がこれらの具体的な詳細なしに実行され得ることが、当業者には明らかであろう。場合によっては、そのような概念を曖昧にするのを回避する目的で、周知の構造および構成要素がブロック図の形式で示されている。
【００１６】
速度、電力、および密度に関して調整可能であり、したがって、低コストの汎用メモリを提供するために望ましい、モノリシックマルチチャネルスピン注入磁化反転（ＳＴＴ）−ＭＲＡＭアーキテクチャである。
【００１７】
従来のランダムアクセスメモリ（ＲＡＭ）チップ技術とは異なり、磁気抵抗ＲＡＭ（ＭＲＡＭ）では、データは、電荷として記憶されず、代わりに記憶要素の磁気分極によって記憶される。記憶要素は、トンネリング層によって分離された２つの強磁性層から形成される。固定層またはピンド層と呼ばれる、２つの強磁性層のうちの１つは、特定の方向に固定された磁化を有する。フリー層と呼ばれる他方の強磁性磁気層は、フリー層の磁化が固定層の磁化と反平行である場合には「１」を表し、もしくは、フリー層の磁化が固定層の磁化と平行である場合には「０」を表すように、またはこの逆となるように変化し得る、磁化方向を有する。固定層とトンネリング層とフリー層とを有する１つのそのようなデバイスは、磁気トンネル接合（ＭＴＪ）である。ＭＴＪの電気抵抗は、フリー層の磁化および固定層の磁化が、互いに平行であるか、または反平行であるかに依存する。ＭＲＡＭなどのメモリデバイスは、個別にアドレス可能なＭＴＪのアレイから構築される。
【００１８】
ＭＲＡＭは、抵抗性メモリと呼ばれ得ることに留意されたい。あるいは、抵抗性メモリは、ＭＲＡＭと同様に構成可能な任意のメモリタイプであり得る。
【００１９】
ＳＴＴ−ＭＲＡＭは、ＭＲＡＭの１つのタイプである。ＳＴＴ−ＭＲＡＭのフリー層の磁化は、ＭＴＪを通過する電流によって切り替えられ得る。したがって、ＳＴＴ−ＭＲＡＭは、磁場を使用する従来のＭＲＡＭと差別化される。ＳＴＴ−ＭＲＡＭは、速度、電力、および密度に関して調整可能である。ＳＴＴ−ＭＲＡＭは、ワーキングメモリ（たとえば、ＤＲＡＭ、ＳＲＡＭ）および記憶メモリ（たとえば、フラッシュ、ＲＯＭ）の代替として調整され得る。ＳＴＴ−ＭＲＡＭセルおよびマクロは、余分なプロセスステップおよびコストを負うことなくモノリシックダイ内に複数の構成で（たとえば、マルチティアで）作製され得る。マルチティアモノリシックＳＴＴ−ＭＲＡＭは、マルチチャネルを組み込むことによって、様々なタイプのメモリからなるメモリサブシステム（たとえば、汎用メモリ）として使用され得る。
【００２０】
従来技術のシステムは、システム仕様に従って構成された様々なタイプのメモリチップを使用することができる。図１は、プロセッサ１０２、第１のメモリタイプ１０４、第２のメモリタイプ１０６、第１のチャネル１０８、および第２のチャネル１１０を含む、従来技術のシステム１００を示す。第１のメモリタイプ１０４および第２のメモリタイプ１０６は、異なるメモリチップである。
【００２１】
一例として、プロセッサ１０２は、モデムとして構成され得る。モデムは、擬似スタティックランダムアクセスメモリ（ＰＳＲＡＭ）などの第１のメモリタイプ１０４と、フラッシュメモリなどの第２のメモリタイプ１０６とを使用することができる。第１のチャネル１０８および第２のチャネル１１０は、外部バスインターフェース（ＥＢＩ）であり得る。
【００２２】
別の例として、プロセッサ１０２は、モデムまたはアプリケーションプロセッサとして構成され得る。プロセッサ１０２は、低電力ダブルデータレートメモリ（ＬＰＤＤＲ）ＤＲＡＭなどの第１のメモリタイプ１０４と、フラッシュメモリなどの第２のメモリタイプ１０６とを使用することができる。さらに、第１のチャネル１０８は、外部バスインターフェースであり得、第２のチャネル１１０は、外部バスインターフェースまたは組込み用途向けマルチメディアカード（ｅＭＭＣ）であり得る。
【００２３】
本開示は、従来技術のシステム１００などの、従来技術のシステムの様々なメモリタイプを置き換えるためのカスタムメモリとして使用され得る、モノリシックマルチチャネルマルチティアＭＲＡＭを提供する。以下の説明は主にＳＴＴ−ＭＲＡＭに関するものであるが、他のタイプのＭＲＡＭも企図される。図２に示すように、本ソリューションによれば、システム２００は、モノリシックマルチチャネルマルチティアＳＴＴ−ＭＲＡＭ２０４に結合されたプロセッサ２０２を含むことができる。プロセッサ２０２は、モデム用プロセッサまたはアプリケーションプロセッサなどの、任意のタイプのプロセッサであり得る。プロセッサ２０２は、第１のチャネル２０６および第２のチャネル２０８を介してＳＴＴ−ＭＲＡＭ２０４に結合される。本開示のいくつかの態様では、ＳＴＴ−ＭＲＡＭは、たとえば、ＤＲＡＭ、フラッシュ、およびＰＳＲＡＭフラッシュＭＣＰなどの、様々なメモリタイプを置き換えるように構成され得る、メモリバンクの組を含む。
【００２４】
図３は、本開示の一態様による、マルチチャネルマルチティアＳＴＴ−ＭＲＡＭ３００の一例を示す。図３に示すように、ＳＴＴ−ＭＲＡＭ３００は、バンクの第１の組（バンク０）３０２およびバンクの第２の組（バンク１）３０４を含む。バンクの第１の組３０２は、第１のチャネル３０６によってアクセスされ得、バンクの第２の組は、第２のチャネル３０８によってアクセスされ得る。つまり、デュアルチャネル、すなわち第１のチャネル３０６および第２のチャネル３０８によって、異なるバンク３０２および３０４への独立したアクセスが可能になる。
【００２５】
一態様によれば、各バンクは、様々な特性に基づいて独立に調整（たとえば、構成）され得る。本態様の一例として、図３のＳＴＴ−ＭＲＡＭ３００は、ＤＲＡＭチップおよびフラッシュチップを置き換えるように構成される。すなわち、バンクの第１の組３０２は、ＤＲＡＭインターフェース用に構成され、バンクの第２の組３０４は、フラッシュインターフェース（たとえば、ＮＯＲインターフェース）用に構成される。
【００２６】
具体的には、ＤＲＡＭインターフェースとして構成するために、バンクの第１の組３０２は、高耐久性および高速リード／ライトサイクルを有する不揮発性のワーキングメモリブロックとして構成される。さらに、バンクの第１の組３０２は、（この例では、ＤＲＡＭ仕様用に調整された）第１のビットセルタイプとして構成され得る。不揮発性は、リフレッシュしないメモリを指すことに留意されたい。さらに、フラッシュインターフェースとして構成するために、バンクの第２の組３０４は、長期データ保持用の記憶メモリブロック（たとえば、プログラムコードストレージ）として構成され得る。本態様によれば、バンクの第２の組３０４は、典型的なフラッシュチップと比較して、より速く動作する。さらに、バンクの第２の組３０４は、第２のビットセルタイプ（この例では、高保持力ビットセル）として構成され得る。
【００２７】
本態様の別の例によれば、図３のＳＴＴ−ＭＲＡＭ３００は、ＰＳＲＡＭフラッシュＭＣＰを置き換えるように構成される。すなわち、バンクの第１の組３０２は、ＰＳＲＡＭインターフェース用に構成され、バンクの第２の組３０４は、フラッシュインターフェース用に構成される。具体的には、ＰＳＲＡＭインターフェースとして構成するために、バンクの第１の組３０２は、高耐久性および高速リードライトサイクルを有する不揮発性のワーキングメモリブロックとして構成される。さらに、バンクの第１の組３０２は、この例では、ＰＳＲＡＭ仕様用に調整された、第３のビットセルタイプとして構成される。さらに、フラッシュインターフェースとして構成するために、バンクの第２の組３０４は、長期データ保持用の記憶メモリブロック（たとえば、コードストレージ）として構成される。本態様によれば、バンクの第２の組３０４は、典型的なフラッシュチップと比較して、より速く動作する。さらに、バンクの第２の組３０４は、第２のビットセルタイプとして構成され得る。
【００２８】
図４は、本開示の他の態様による、マルチチャネルマルチティアＳＴＴ−ＭＲＡＭ４００の一例を示す。図４に示すように、ＳＴＴ−ＭＲＡＭ４００は、バンクの第１の組（バンク０〜３）４０２およびバンクの第２の組（バンク４および５）４０４を含む。バンクの第１の組４０２は、第１のチャネル４０６によってアクセスされ得、バンクの第２の組は、第２のチャネル４０８によってアクセスされ得る。すなわち、デュアルチャネル４０６、４０８によって、異なるバンク４０２および４０４への独立したアクセスが可能になる。バンク０およびバンク１は、第１のティアに提供され得るが、バンク２およびバンク３は、第２のティアに提供され得る。
【００２９】
本開示の態様によれば、ＳＴＴ−ＭＲＡＭ３００のダイ面積は、カスタム製品用途に応じて調整され得る。すなわち、相対メモリ容量が調整され得る。さらに、図３および図４に示すように、（内部および相対的な）バンク構成が調整可能となり得る。たとえば、図３は、バンクの第１の組３０２に２つのバンクを有し、バンクの第２の組３０４に２つのバンクを有する態様を示す。さらに、図４は、バンクの第１の組４０２に４つのバンク（バンク０〜３）を有し、バンクの第２の組４０４に２つのバンク（バンク４および５）を有する態様を示す。バンク構成は、図３および図４に示す態様に限定されず、必要に応じて調整され得る。バンクの密度範囲は、数十メガビット（Ｍｂｉｔ）〜マルチギガビット（ＭＧｂｉｔ）程度であり得る。
【００３０】
図４に示す態様は、図３に開示した態様と同様に構成可能であり得ることに留意されたい。すなわち、ＳＴＴ−ＭＲＡＭ４００は、たとえば、ＤＲＡＭおよびフラッシュ（たとえば、２つのチップ）を置き換えるように構成され得るか、またはＰＳＲＡＭフラッシュＭＣＰを置き換えるように構成され得る。ＳＴＴ−ＭＲＡＭ４００の構成は、上述の例に限定されず、本開示は、他のメモリ構成を企図する。
【００３１】
本開示の一態様によれば、モノリシックマルチティアＳＴＴ−ＭＲＡＭは、様々なティアのうちのベースラインを維持するプロセスによって作製され得る。作製プロセスは、フロントエンドオブライン（ＦＥＯＬ）プロセスおよびバックエンドオブライン（ＢＥＯＬ）プロセスを含む。さらに、作製は、磁気トンネル接合（ＭＴＪ）材料スタックを生成するステップを含む。
【００３２】
ベースラインはティアにわたって維持されるが、各ティア（たとえば、バンクの組）は、様々なデバイスオプションに応じて構成され得る。構成可能なデバイスオプションは、１トランジスタ１ジャンクション（１Ｔ−１Ｊ）、２トランジスタ１ジャンクション（２Ｔ−１Ｊ）、クロスポイントアレイなどの、ビットセルアーキテクチャを含むことができる。他の構成可能なデバイスオプションは、ビットセルサイズ、トランジスタサイズ、ＭＴＪサイズ、またはそれらの組合せを含むこともできる。デバイスオプションの構成は、上記に記載した属性の全部または一部の並べ替えを含むことができる。
【００３３】
さらに、各ティアは、様々な回路オプションに従って構成することもできる。構成可能な回路オプションは、動作電圧、入力／出力（ＩＯ）幅、ＩＯ速度／周波数、アレイ構成、冗長度、誤り訂正符号（ＥＣＣ）、またはそれらの組合せを含むことができる。回路オプションの構成は、上記に記載した属性の全部または一部の並べ替えを含むことができる。本開示では、属性およびオプションは、パラメータを含むことに留意されたい。
【００３４】
いくつかの態様では、ＳＴＴ−ＭＲＡＭは、同種下位レベルプロセス統合（ｈｏｍｏｇｅｎｅｏｕｓ  ｌｏｗｅｒ  ｌｅｖｅｌ  ｐｒｏｃｅｓｓ  ｉｎｔｅｇｒａｔｉｏｎ）を利用し、様々なバンクが同時に作製されるので、余分なプロセスオーバーヘッドをもたらさない。すなわち、全体的なプロセスフローにわずかな変形形態のみを含んで、ＳＴＴ−ＭＲＡＭの各タイプに、同じ作製プロセスが使用され得る。たとえば、様々に調整されたバンクを生成するために、同じプロセスフロー内で、様々なマスクレイアウトが使用され得る。
【００３５】
ＳＴＴ−ＭＲＡＭに関して上記の態様が開示されるが、これらの態様は、ＳＴＴ−ＭＲＡＭに限定されず、ＳＴＴ−ＭＲＡＭと同様に構成可能な他のメモリタイプに関して企図されることに留意されたい。
【００３６】
図５は、モノリシックマルチチャネル抵抗性メモリチップ内のメモリバンクを調整するための方法５００のブロック図を示す。図５のブロック５０２に示すように、第１のメモリバンクは、第１のデバイス属性および第１の回路属性に応じて調整される。ブロック５０４に示すように、第１のメモリバンクは、第１のデータチャネルに関連付けられる。さらに、ブロック５０６に示すように、第２のメモリバンクは、第２のデバイス属性および第２の回路属性に応じて調整される。加えて、ブロック５０８に示すように、第２のメモリバンクは、第２のデータチャネルに関連付けられる。
【００３７】
図６は、有利なことに本開示の実施形態を使用できる例示的なワイヤレス通信システム６００を示す図である。例示のために、図６は、３つの遠隔ユニット６２０、６３０、および６５０、ならびに２つの基地局６４０を示す。ワイヤレス通信システムが、はるかに多い遠隔ユニットおよび基地局を有することができることが認識されよう。遠隔ユニット６２０、６３０、および６５０は、モノリシックマルチティアＳＴＴ−ＭＲＡＭ６２５Ａ、６２５Ｂ、６２５Ｃを含む。図６は、基地局６４０から遠隔ユニット６２０、６３０、および６５０への順方向リンク信号６８０、ならびに、遠隔ユニット６２０、６３０、および６５０から基地局６４０への逆方向リンク信号６６０を示す。
【００３８】
図６では、遠隔ユニット６２０は携帯電話として示され、遠隔ユニット６３０はポータブルコンピュータとして示され、遠隔ユニット６５０はワイヤレスローカルループシステム内の固定ロケーション遠隔ユニットとして示されている。たとえば、遠隔ユニットは、セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、携帯情報端末などのポータブルデータユニット、またはメータ読取り機器などの固定位置データユニットであり得る。図６は、本開示の教示によるモノリシックマルチティアＳＴＴ−ＭＲＡＭ６２５Ａ、６２５Ｂ、６２５Ｃを使用し得る遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットに限定されない。たとえば、本開示の態様によるモノリシックマルチティアＳＴＴ−ＭＲＡＭは、任意のデバイスにおいて適切に使用され得る。
【００３９】
図７は、上記で開示したモノリシックマルチティアＳＴＴ−ＭＲＡＭなどの、半導体コンポーネントの回路設計、レイアウト設計、および論理設計に使用される、設計用ワークステーションを示すブロック図である。設計用ワークステーション７００は、オペレーティングシステムソフトウェア、支援ファイル、および、ＣａｄｅｎｃｅまたはＯｒＣＡＤなどの設計用ソフトウェアを含むハードディスク７０１を含む。設計用ワークステーション７００は、回路７１０、またはモノリシックマルチティアＳＴＴ−ＭＲＡＭなどの半導体コンポーネント７１２の設計を容易にするために、ディスプレイ７０２も含む。記憶媒体７０４は、回路設計７１０または半導体コンポーネント７１２を有形に記憶するために提供される。回路設計７１０または半導体コンポーネント７１２は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイルフォーマットで記憶媒体７０４に記憶され得る。記憶媒体７０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであり得る。さらに、設計用ワークステーション７００は、記憶媒体７０４からの入力を受け入れるか、または記憶媒体７０４に出力を書き込むための駆動装置７０３を含む。
【００４０】
記憶媒体７０４に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続書込みツール用のマスクパターンデータを指定し得る。データは、論理シミュレーションに関連するタイミング図またはネット回路などの論理検証データをさらに含み得る。記憶媒体７０４にデータを提供すると、半導体ウェハを設計するためのプロセス数を減少させることによって、回路設計７１０または半導体コンポーネント７１２の設計が容易になる。
【００４１】
一構成では、メモリ装置は、第１のチャネルに関連付けられ、第１のデバイス属性および／または第１の回路属性に応じて調整された、少なくとも１つの第１の記憶手段を含む。メモリ装置は、第２のチャネルに関連付けられ、第２のデバイス属性および／または第２の回路属性に応じて調整された、少なくとも１つの第２の記憶手段も含む。これらの記憶手段は、記憶手段によって列挙された機能を実行するように構成された、マルチティアＳＴＴ−ＭＲＡＭ２０４、バンクの第１の組３０２、４０２、および／またはバンクの第２の組３０４、４０４であり得る。
【００４２】
特定の回路について記載してきたが、当業者には、開示する実施形態を実践するために開示された回路のすべてが必要とされるわけではないことが諒解されよう。さらに、本開示に対する注目を維持するために、いくつかのよく知られた回路については説明していない。
【００４３】
本明細書で説明する方法は、用途に応じて様々な手段によって実装され得る。たとえば、これらの方法は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの任意の組合せで実装され得る。ハードウェア実装形態の場合、各処理ユニットは、本明細書で説明する機能を実行するように設計された、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、デジタル信号処理デバイス（ＤＳＰＤ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、他の電子ユニット、あるいはそれらの組合せ内で実装され得る。
【００４４】
ファームウェアおよび／またはソフトウェアの実装形態の場合、これらの方法は、本明細書に記載された機能を実行するモジュール（たとえば、プロシージャ、関数など）で実装され得る。命令を有形に具現化する任意の機械可読媒体またはコンピュータ可読媒体は、本明細書で説明した方法を実装する際に使用され得る。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサによって実行され得る。実行中のソフトウェアコードは、プロセッサによって実行される場合、本明細書で提示された異なる態様の教示における様々な方法および機能を実装する動作環境をもたらす。メモリは、プロセッサの内部またはプロセッサの外部に実装され得る。本明細書で使用する「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのうちのいずれかのタイプを指し、メモリのいかなる特定のタイプもしくはメモリの数、またはメモリが記憶される媒体のタイプにも限定されない。
【００４５】
本明細書で説明された方法および機能を定義しているソフトウェアコードを記憶する機械可読媒体またはコンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージデバイスもしくは他の磁気ストレージデバイス、または命令もしくはデータ構造の形態の所望のプログラムコードを記憶するために使用され、コンピュータによってアクセスされ得る任意の他の媒体を含むことができる。本明細書で用いられる場合、ディスク（ｄｉｓｋ）および／またはディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスクを含み、このうち、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生するが、ディスク（ｄｉｓｃ）は、レーザーを用いてデータを光学的に再生する。上記の組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００４６】
コンピュータ可読媒体に記憶するのに加えて、命令および／またはデータは、通信装置に含まれる伝送媒体上の信号として提供され得る。たとえば、通信装置は、命令およびデータを示す信号を有するトランシーバを含み得る。命令およびデータは、１つまたは複数のプロセッサに特許請求の範囲で概説される機能を実装させるように構成される。
【００４７】
本教示およびそれらの利点を詳細に説明してきたが、様々な変形、代用、および変更が、添付の特許請求の範囲によって定義された本教示の技術から逸脱することなく本明細書においてなされ得ることを理解されたい。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、物質組成、手段、方法、およびステップの特定の態様に限定されることを意図していない。当業者が本開示から容易に諒解するように、本明細書で説明した対応する態様と実質的に同じ機能を実行するか、または実質的に同じ結果を達成する、現在存在するまたは後で開発されることになる、プロセス、機械、製造、物質の組成、手段、方法、またはステップは、本教示に従って使用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、物質の組成、手段、方法、またはステップをそれらの範囲内に含むものとする。
【符号の説明】
【００４８】
２００  システム
２０２  プロセッサ
２０４  ＳＴＴ−ＭＲＡＭ
２０６  第１のチャネル
２０８  第２のチャネル
３００  ＳＴＴ−ＭＲＡＭ
３０２  バンクの第１の組
３０４  バンクの第２の組
３０６  第１のチャネル
３０８  第２のチャネル
４００  ＳＴＴ−ＭＲＡＭ
４０２  バンクの第１の組
４０４  バンクの第２の組
４０６  第１のチャネル
４０８  第２のチャネル
６００  ワイヤレス通信システム
６２０  遠隔ユニット
６２５Ａ  ＳＴＴ−ＭＲＡＭ
６２５Ｂ  ＳＴＴ−ＭＲＡＭ
６２５Ｃ  ＳＴＴ−ＭＲＡＭ
６３０  遠隔ユニット
６４０  基地局
６５０  遠隔ユニット
６６０  逆方向リンク信号
６８０  順方向リンク信号
７００  設計用ワークステーション
７０１  ハードディスク
７０２  ディスプレイ
７０３  駆動装置
７０４  記憶媒体
７１０  回路
７１２  半導体コンポーネント
【図１】
2015528620.tif 000003
【図２】
2015528620.tif 000004
【図３】
2015528620.tif 000005
【図４】
2015528620.tif 000006
【図５】
2015528620.tif 000007
【図６】
2015528620.tif 000008
【図７】
2015528620.tif 000009
【手続補正書】
【提出日】平成26年6月10日(2014.6.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のメモリチャネルに関連付けられ、第１のメモリタイプに対応する第１のデバイス属性および第１の回路属性のうちの少なくとも１つに応じて調整された、前記第１のメモリタイプの少なくとも１つの第１のメモリバンクと、
第２のメモリチャネルに関連付けられ、第２のメモリタイプに対応する第２のデバイス属性および第２の回路属性のうちの少なくとも１つに応じて調整された、前記第２のメモリタイプの少なくとも１つの第２のメモリバンクと
を含む、マルチチャネル抵抗性メモリ。
【請求項２】
前記第１のデバイス属性および前記第２のデバイス属性は、ビットセルアーキテクチャ、ビットセルサイズ、トランジスタサイズ、および磁気トンネル接合（ＭＴＪ）サイズのうちの少なくとも１つを含む、請求項１に記載のメモリ。
【請求項３】
前記第１の回路属性および前記第２の回路属性は、動作電圧、入力／出力（ＩＯ）幅、ＩＯ速度／周波数、アレイ構成、冗長度、および誤り訂正符号（ＥＣＣ）のうちの少なくとも１つを含む、請求項１に記載のメモリ。
【請求項４】
前記第１のメモリチャネルおよび前記第２のメモリチャネルを介してプロセッサに結合される、請求項１に記載のメモリ。
【請求項５】
第３のメモリチャネルに関連付けられ、第３のメモリタイプに対応する第３のデバイス属性および第３の回路属性のうちの少なくとも１つに応じて調整された、前記第３のメモリタイプの少なくとも１つの第３のメモリバンクをさらに含む、請求項１に記載のメモリ。
【請求項６】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項１に記載のメモリ。
【請求項７】
第１のメモリチャネルに関連付けられ、第１のメモリタイプに対応する第１のデバイス属性および第１の回路属性のうちの少なくとも１つに応じて調整された、前記第１のメモリタイプの少なくとも１つの第１の記憶手段と、
第２のメモリチャネルに関連付けられ、第２のメモリタイプに対応する第２のデバイス属性および第２の回路属性のパラメータのうちの少なくとも１つに応じて調整された、前記第２のメモリタイプの少なくとも１つの第２の記憶手段と
を含む、マルチチャネル抵抗性メモリ。
【請求項８】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項７に記載のメモリ。
【請求項９】
マルチチャネル抵抗性メモリ内でメモリバンクをチャネルに関連付ける方法であって、
第１のメモリタイプに対応する第１のデバイス属性および第１の回路属性のうちの少なくとも１つに応じて調整された、前記第１のメモリタイプの少なくとも１つの第１のメモリバンクを第１のメモリチャネルに関連付けるステップと、
第２のメモリタイプに対応する第２のデバイス属性および／または第２の回路属性のうちの少なくとも１つに応じて調整された、前記第２のメモリタイプの少なくとも１つの第２のメモリバンクを第２のメモリチャネルに関連付けるステップと
を含む、方法。
【請求項１０】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに前記メモリを組み込むステップをさらに含む、請求項９に記載の方法。
【請求項１１】
マルチチャネル抵抗性メモリ内でメモリバンクをチャネルに関連付ける方法であって、
第１のメモリタイプに対応する第１のデバイス属性および第１の回路属性のうちの少なくとも１つに応じて調整された、前記第１のメモリタイプの少なくとも１つの第１のメモリバンクを第１のメモリチャネルに関連付けるステップと、
第２のメモリタイプに対応する第２のデバイス属性および第２の回路属性のうちの少なくとも１つに応じて調整された、前記第２のメモリタイプの少なくとも１つの第２のメモリバンクを第２のメモリチャネルに関連付けるステップと
を含む、方法。
【請求項１２】
前記第１のメモリチャネルおよび前記第２のメモリチャネルを介して前記メモリをプロセッサに結合するステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに前記メモリを組み込むステップをさらに含む、請求項１１に記載の方法。
【請求項１４】
マルチチャネル抵抗性メモリ用のメモリバンクを作製するための方法であって、
第１のメモリタイプに対応する第１のデバイス属性および第１の回路属性のうちの少なくとも１つに応じて、前記第１のメモリタイプの少なくとも１つの第１のメモリバンクを調整するステップと、
第２のメモリタイプに対応する第２のデバイス属性および第２の回路属性のうちの少なくとも１つに応じて、前記第２のメモリタイプの少なくとも１つの第２のメモリバンクを調整するステップと
を含む、方法。
【請求項１５】
前記第１のデバイス属性および前記第２のデバイス属性は、ビットセルアーキテクチャ、ビットセルサイズ、トランジスタサイズ、および磁気トンネル接合（ＭＴＪ）サイズのうちの少なくとも１つを含む、請求項１４に記載の方法。
【請求項１６】
前記第１の回路属性および前記第２の回路属性は、動作電圧、入力／出力（ＩＯ）幅、ＩＯ速度／周波数、アレイ構成、冗長度、および誤り訂正符号（ＥＣＣ）のうちの少なくとも１つを含む、請求項１４に記載の方法。
【請求項１７】
第３のメモリタイプに対応する第３のデバイス属性および第３の回路属性のうちの少なくとも１つに応じて、前記第３のメモリタイプの少なくとも１つの第３のメモリバンクを調整するステップをさらに含む、請求項１４に記載の方法。
【請求項１８】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに前記メモリを組み込むステップをさらに含む、請求項１４に記載の方法。
【請求項１９】
マルチチャネル抵抗性メモリ用のメモリバンクを作製するための方法であって、
第１のメモリタイプに対応する第１のデバイス属性および第１の回路属性のうちの少なくとも１つに応じて、前記第１のメモリタイプの少なくとも１つの第１のメモリバンクを調整するステップと、
第２のメモリタイプに対応する第２のデバイス属性および第２の回路属性のうちの少なくとも１つに応じて、前記第２のメモリタイプの少なくとも１つの第２のメモリバンクを調整するステップと
を含む、方法。
【請求項２０】
携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに前記メモリを組み込むステップをさらに含む、請求項１９に記載の方法。
【請求項２１】
スピン注入磁化反転磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）である、請求項１に記載のメモリ。
【請求項２２】
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）である、請求項１に記載のメモリ。
【国際調査報告】
2015528620.tif 000010
2015528620.tif 000011
2015528620.tif 000012
2015528620.tif 000013