(57)【要約】  メモリデバイスにおいて使用するためのトリミング可能なセンス増幅器が開示される。
2015515711.tif 000002
【特許請求の範囲】
【請求項１】
センス増幅器をトリミングするための方法であって、
読取り動作中に、第１のセンス増幅器を選択されたメモリセル及び基準回路に結合することと、
前記第１のセンス増幅器のトリム動作中に、前記第１のセンス増幅器を前記選択されたメモリセル及び前記基準回路から減結合することと、
前記第１のセンス増幅器の前記トリム動作中に、前記選択されたメモリセル及び前記基準回路を第２のセンス増幅器に結合することと、を含み
前記トリム動作は、トランジスタ不整合を補償するために、前記第１のセンス増幅器に印加するための電流レベルを決定することを含む、方法。
【請求項２】
前記選択されたメモリセルは、スプリットゲート不揮発性メモリセルである、請求項１に記載の方法。
【請求項３】
前記選択されたメモリセルは、２つの異なる値のうちの１つを格納することができる、請求項２に記載の方法。
【請求項４】
前記選択されたメモリセルは、４つの異なる値のうちの１つを格納することができる、請求項２に記載の方法。
【請求項５】
前記第１のセンス増幅器は、スイッチを通じて前記選択されたセルに結合される、請求項１に記載の方法。
【請求項６】
前記基準回路は、基準メモリセルを含む、請求項１に記載の方法。
【請求項７】
前記決定するステップは、
前記第１のセンス増幅器を基準電流発生器及び補償回路に結合することと、
前記基準電流発生器を使用して電流を前記第１のセンス増幅器から引き込むことと、
前記第１のセンス増幅器の出力を監視することによってトランジスタ不整合を特定することと、
前記トランジスタ不整合を補償するために、電流の流れを前記第１のセンス増幅器内のノードに印加することと、を含む、請求項１に記載の方法。
【請求項８】
前記選択されたメモリセルは、スプリットゲート不揮発性メモリセルである、請求項７に記載の方法。
【請求項９】
前記選択されたメモリセルは、２つの異なる値のうちの１つを格納することができる、請求項８に記載の方法。
【請求項１０】
前記選択されたメモリセルは、４つの異なる値のうちの１つを格納することができる、請求項８に記載の方法。
【請求項１１】
前記第１のセンス増幅器は、スイッチを通じて前記選択されたセルに結合される、請求項７に記載の方法。
【請求項１２】
メモリデバイスであって、
選択されたメモリセル及び基準回路に結合するための第１のセンス増幅器と、
前記選択されたメモリセル及び前記基準回路に結合するための第２のセンス増幅器と、
前記選択されたメモリセル及び前記基準回路の結合を、前記第１のセンス増幅器から前記第２のセンス増幅器へと切り換えるためのスイッチと、を備える、メモリデバイス。
【請求項１３】
前記選択されたメモリセルは、スプリットゲート不揮発性メモリセルである、請求項１２に記載のメモリデバイス。
【請求項１４】
前記選択されたメモリセルは、２つの異なる値のうちの１つを格納することができる、請求項１３に記載のメモリデバイス。
【請求項１５】
前記選択されたメモリセルは、４つの異なる値のうちの１つを格納することができる、請求項１３に記載のメモリデバイス。
【請求項１６】
前記メモリデバイスは、前記第２のセンス増幅器が前記選択されたメモリセル及び前記基準回路に結合されるとき、前記第１のセンス増幅器に対してトリム動作を実行するように構成される、請求項１２に記載のメモリデバイス。
【請求項１７】
前記第１のセンス増幅器は、前記トリム動作中に基準電流発生器及び補償回路に結合される、請求項１６に記載のメモリデバイス。
【請求項１８】
前記選択されたメモリセルは、スプリットゲート不揮発性メモリセルである、請求項１７に記載のメモリデバイス。
【請求項１９】
前記選択されたメモリセルは、２つの異なる値のうちの１つを格納することができる、請求項１８に記載のメモリデバイス。
【請求項２０】
前記選択されたメモリセルは、４つの異なる値のうちの１つを格納することができる、請求項１８に記載のメモリデバイス。
【請求項２１】
前記基準回路は、基準メモリセルを含む、請求項１２に記載のメモリデバイス。
【請求項２２】
メモリデバイスであって、
センス増幅器と、
前記センス増幅器に結合される不整合補償回路と、
前記センス増幅器に結合される基準電流発生器と、
前記センス増幅器及び前記不整合補償回路に結合される制御装置と、を備える、メモリデバイス。
【請求項２３】
前記基準電流発生器は、スイッチを通じて前記センス増幅器に結合される、請求項２２に記載のメモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
メモリデバイスにおいて使用するためのトリミング可能なセンス増幅器が開示される。
【背景技術】
【０００２】
浮遊ゲートを使用して電荷をその上に蓄える、不揮発性半導体メモリセル、及び半導体基板において形成されるかかる不揮発性メモリセルのメモリアレイは、当該技術分野において周知である。典型的には、かかる浮遊ゲートメモリセルは、スプリットゲート型、又はスタックゲート型のものとなっている。
【０００３】
読取り動作は通常、センス増幅器を使用して浮遊ゲートメモリセル上で実行される。この目的のためのセンス増幅器は、米国特許第５，３８６，１５８号（「第’１５８号特許」）に開示され、それは参照により全目的で本明細書に組み込まれる。第’１５８号特許は、既知の量の電流を引き込む基準セルの使用を開示する。第’１５８号特許は、基準セルによって引き込まれた電流を反映するための電流ミラー、及び選択されたメモリセルによって引き込まれた電流を反映するための別の電流ミラーに依存するものである。各電流ミラーにおける電流が次いで比較され、どちらの電流がより大きいかに基づいてメモリセルに格納された値（例えば、０又は１）を決定することができる。
【０００４】
別のセンス増幅器は、米国特許第５，９１０，９１４号（「第’９１４号特許」）に開示され、それは参照により全目的で本明細書に組み込まれる。第’９１４号特許は、１つを超えるビットのデータを格納することができる、マルチレベル浮遊ゲートメモリセルのためのセンス回路を開示する。それは、メモリセルに格納された値（例えば、００、０１、１０、又は１１）を決定するために利用される、複数のダミーセルの使用を開示する。電流ミラーがこのアプローチにおいても同様に利用される。
【０００５】
センス増幅器において生じる１つの問題は、センス増幅器の性能がトランジスタ不整合によって影響を受け得るということである。トランジスタ不整合は、試験中にセンス増幅器をトリミングする又は較正することによって軽減することができる。しかしながら、例えば、トランジスタが動作中に熱くなると、それらは再び不整合となり得る。これは、電流ミラー等の構成要素が意図されない様態で機能する原因となり得、それはセンス増幅器がデータを不正確に読取る原因となるであろう。先行技術では、センス増幅器の動作中にトランジスタ不整合を補正するための機構は何ら存在していなかった。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
センス増幅器の実際の動作中にトランジスタ不整合を低減するための機構が必要とされる。
【課題を解決するための手段】
【０００７】
上述の課題及び必要性は、トリミング可能なセンス増幅器を提供することによって対処され、このセンス増幅器は、動作中に「オンザフライ」でトリミングすることができる。一実施形態において、余剰のセンス増幅器が一組のセンス増幅器に提供される。ある特定の事象（時間間隔の有効期限切れ又は熱閾値の超過等）が生じると、トリミング処理が開始される。１つずつ、その組における各センス増幅器がトランジスタ不整合について試験され、不整合を補償するのに適切なレベルの電流が算出され、蓄えられる。その後、読取り動作中に、その同じレベルの電流が、トランジスタ不整合を補償するために経路に注入される。メモリデバイスは、各メモリセルがスイッチ又は同様のデバイスを通じて１つを超えるセンス増幅器に接続されており、トリミング処理中に余剰のセンス増幅器が使用されるので、トリミング処理中に動作し続けることができる。
【０００８】
本発明の他の対象物及び特徴は、本明細書、特許請求の範囲、及び添付の図の概観によって明らかとなるであろう。
【図面の簡単な説明】
【０００９】
【図１】先行技術の検出回路の例示的なブロック図である。
【図２Ａ】センス増幅器のトリミングを可能にする検出回路の実施形態の例示的なブロック図である。
【図２Ｂ】スイッチが第１の動作モードのために構成される、図２Ａに示される実施形態の例示的なブロック図である。
【図２Ｃ】スイッチが第２の動作モードのために構成される、図２Ａに示される実施形態の例示的なブロック図である。
【図２Ｄ】スイッチがトリミング動作のために構成される、図２Ａに示される実施形態の例示的なブロック図である。
【図３】図２の検出回路の実施形態の回路図である。
【図４Ａ】各選択されたセルがセンス増幅器に接続されていることを確実にするためにトリミング処理中に使用される構成の例示的なブロック図である。
【図４Ｂ】各基準セルがセンス増幅器に接続されていることを確実にするためにトリミング処理中に使用される構成の例示的なブロック図である。
【図４Ｃ】複数のセンス増幅器に接続された共通基準回路を実装するためにトリミング処理中に使用される構成の例示的なブロック図である。
【発明を実施するための形態】
【００１０】
図１は、先行技術の構成を示す。センス増幅器２１は、選択されたセル４１及び基準セル３１又は他の型の基準回路に結合される。センス増幅器２１は、選択されたセル４１によって引き込まれた電流を、基準セル３１によって引き込まれた電流と比較して、選択されたセル４１に格納された値（すなわち、「０」又は「１」）を決定する。図１は、シングルレベルセル構造を示すが、当業者であれば、先行技術がマルチレベルセル構造（セルが１ビットの代わりに２ビットのデータを保有し得る構造等）を含むこと、及びかかるセルのためのセンス増幅器もまた知られていることを理解するであろう。
【００１１】
図２Ａは、本発明の実施形態を示す。センス増幅器２１は、スイッチ３０ａ及びスイッチ３０ｂに結合される。スイッチ３０ａが今度は、基準電流発生器１０、選択されたセル４１、及び選択されたセル４２に結合され得る。スイッチ３０ｂが今度は、基準電流発生器１０及び基準セル３１又は他の型の基準回路に結合され得る。図２Ａは、２つのみの選択されたセルを示すが、この描写が例示的なものにすぎず、デバイスが実際には数百万又は数十億個のかかるデバイスを収容し得ることが理解される。基準電流発生器１０は、下でより詳細に考察されるように、トリミング動作中に使用される。センス増幅器２１はまた、トリミング動作中に同様に使用される、不整合補償回路５０にも結合される。
【００１２】
選択されたセル４１は、メモリセルのアレイ内に１つのメモリセルを含む。選択されたセル４１は、当業者に周知であるように、横列及び縦列を使用する読取り動作のために選択することができる。選択されたセル４１として使用され得るセルの型の例は、米国特許第７，８６８，３７５号に説明され、それは参照により全目的で本明細書に組み込まれる。その特許は、スプリットゲート不揮発性メモリセルと呼ばれるセルの型を開示する。当業者であれば、ある特定の型のメモリセルが２つの異なる値のうちの１つ（例えば、「０」又は「１」）を保有し得、他のメモリセルが４つの異なる値のうちの１つ（例えば、「００」、「０１」、「１０」、及び「１１）、又は更に４つを超える異なる値を保有し得ることを理解するであろう。
【００１３】
図２Ｂは、図２Ａにあるものと同じデバイスを示す。しかしながら、図２Ｂは、第１の動作モード中のセンス増幅器２１を示す。ここで、スイッチ３０ａは、センス増幅器２１を選択されたセル４１に結合し、スイッチ３０ｂは、センス増幅器２１を基準セル３１に結合する。
【００１４】
図２Ｃは、図２Ａにあるものと同じデバイスを示す。しかしながら、図２Ｃは、第２の動作モード中のセンス増幅器２１を示す。ここで、スイッチ３０ａは、センス増幅器２１を選択されたセル４２に結合し、スイッチ３０ｂは、センス増幅器２１を基準セル３１に結合する。
【００１５】
図２Ｄは、図２Ａ、２Ｂ、及び２Ｃにあるものと同じデバイスを示す。しかしながら、図２Ｄは、センス増幅器２１のためのトリミング処理を示す。スイッチ３０ａは、センス増幅器２１を基準電流発生器１０に結合し、スイッチ３０ｂは、センス増幅器２１を基準電流発生器１０に結合する。一旦これが生じると、センス増幅器２１は、選択されたセル４１及び基準セル３１にもはや結合されなくなる。その後に何もなくなると、選択されたセル４１は、読取りのために利用不可能となるであろう。この問題は、図４に示され、下に考察される実施形態を使用して克服される。
【００１６】
図３は、この実施形態の態様を更に詳細に示す。図２Ａ〜２Ｃにあるように、センス増幅器２１は、トリミング処理中に、スイッチ３０ａ及びスイッチ３０ｂ（簡素化するために図３には示されない）を通じて不整合補償回路５０及び基準電流発生器１０に結合される。その時点で、スイッチ３０ａは、センス増幅器２１を選択されたセル４１にもはや接続しなくなり、スイッチ３０ｂは、センス増幅器２１を基準セル３１にもはや接続しなくなる。
【００１７】
トリミング処理中に、基準電流発生器１０は、等しい量の電流をセル経路２２及び基準経路２３から引き込む。セル経路２２は通常、選択されたセル４１に結合され、基準経路２３は通常、基準セル３１に結合され、出力２４は通常、選択されたセル４１に格納された値の反転値を表示する。つまり、選択されたセル４１が「０」を格納している場合、出力２４は、「１」であるべきであり、選択されたセル４１が「１」を格納している場合、出力２４は、「０」であるべきである。
【００１８】
トリミング処理中に、出力２４は、制御装置６０に結合される。基準電流発生器１０及び不整合補償回路５０もまた、制御装置６０に結合される。基準電流発生器１０は最初に、選択されたセルの型のために「０」と「１」との間のトリップレベルと同じである電流レベルを発生することになる。制御装置６０が、出力２４を読取る。それが「０」を表示する場合、トランジスタ不整合が生じている可能性が高い。制御装置６０は、不整合補償回路５０が電流をＰＭＯＳトランジスタ２５のドレインに注入するようにさせる。それは、出力２４において「１」が検知されるまで、電圧を段階的に上昇させる。これが起きると、制御装置６０は、不整合補償回路５０によって注入された電流のレベルを記録する。
【００１９】
出力２４の初期の読取りが「１」を表示する場合、トランジスタ不整合が生じている可能性が高い。制御装置６０は、不整合補償回路５０が電流をＰＭＯＳトランジスタ２５のドレインから引き込むようにさせる。それは、出力２４において「０」が検知されるまで、電圧を段階的に上昇させる。これが起きると、制御装置６０は、不整合補償回路５０によって引き起こされた電流のレベルを記録する。
【００２０】
不整合が生じている場合の状況において、制御装置６０は、その特定のセンス増幅器２１に対する不整合を相殺し得る電圧のレベルを表示するデータを格納することになる。その後、センス増幅器２１が読取り動作を実行するときにはいつでも、不整合補償回路５０は、ＰＭＯＳトランジスタ２５のドレインが、トランジスタ不整合を相殺する適切なレベルであると決定された電圧に等しい電圧を有するようにさせる。
【００２１】
今しがた提供された実施例において、選択されたセルは、シングルレベルセルであった。しかしながら、同じアプローチをマルチレベルセルに使用することができる。例えば、既知のマルチレベルセルの１つの形態は、４つの可能性のある値のうちの１つを格納することができるセルである。かかるセルについて、各々が異なるレベル電流を有する３つの異なる基準セルが存在することになり、各基準セルは、センス増幅器において関連付けられた組のトランジスタ及び出力２４と同様の出力を有することになる。前述のトリム処理は、特定の基準セルと関連付けられているセンス増幅器の各部分につき１つずつ、３つの異なる時間に実行されることになる。
【００２２】
第１の手順の間、基準電流発生器は、第１の基準セルに関して選択されたセルのために「０」と「１」との間のトリップレベルに等しい電流を発生することになり、第１の出力が監視されることになる。基準コールのためのトリム処理は、さもなければ上述のものと同じであり、制御装置６０は、センス増幅器のその部分に関して不整合補償回路５０によって引き起こされた電流のレベルを記録することになる。
【００２３】
第２の手順の間、基準電流発生器は、第２の基準セルに関して選択されたコールのために「０」と「１」との間のトリップレベルに等しい電流を発生することになり、第２の出力が監視されることになる。トリム処理は、さもなければ上述のものと同じであり、制御装置６０は、センス増幅器のその部分に関して不整合補償回路５０によって引き起こされた電流のレベルを記録することになる。
【００２４】
第３の手順の間、基準電流発生器は、第３の基準セルに関して選択されたセルのために「０」と「１」との間のトリップレベルに等しい電流を発生することになり、第３の出力が監視されることになる。トリム処理は、さもなければ上述のものと同じであり、制御装置６０は、センス増幅器のその部分に関して不整合補償回路５０によって引き起こされた電流のレベルを記録することになる。
【００２５】
簡素化するために、下に記載される実施形態は、シングルレベルセルを想定するが、当業者であれば、同じアプローチがマルチレベルセルでも使用され得ることを理解するであろう。
【００２６】
図４Ａは、トリミング動作が進行中であるときにメモリデバイスが動作し続けることを可能にする実施形態の態様を示す。前の図で考察されたセンス増幅器２１、選択されたセル４１、及び基準セル３１が例示的なものであること、並びに典型的なメモリ製品が数百万又は数十億個のかかるユニットを収容するであろうことが理解されよう。図４Ａは、一組のかかるユニットを描写する。簡素化する目的で、図４Ａは、選択されたセルのみを示し、基準セルは示さない。図４Ａは、センス増幅器ｉ1、センス増幅器ｉ2、．．．センス増幅器ｉnを示し、ここでｎは、整数である。平常動作中に、各センス増幅器は、選択されたセル及び基準コールに結合されることになる。センス増幅器のうちの１つがトリミングされているとき、余剰のセンス増幅器１００及びその関連付けられているスイッチ、ここではスイッチ１００ａが使用されて、各選択されたセルが依然としてセンス増幅器と関連付けられ、したがって読取りされるのに利用可能となることを確実にするであろう。各センス増幅器ｉ1．．．ｉnは、不整合補償回路ｍ1．．．ｍnに結合される。
【００２７】
再び図４Ａを参照すると、トリム処理中に、不整合補償回路１０２に結合される、余剰のセンス増幅器１００は、スイッチ１００ａによって、選択されたセルｋnに結合される。選択されたセルｋnは、通常、トリミングが生じていない状況の間はセンス増幅器ｉnと関連付けられている。トリム処理中には、しかしながら、センス増幅器ｉnは、スイッチｊnによって、選択されたセルｋn-1に結合されることになる。これにより、センス増幅器ｉ2がスイッチｊ2によって、選択されたセルｋ1に結合されるまで、連鎖が次々に伝搬されることになる。選択されたセルｋ1は通常、センス増幅器ｉ1と関連付けられているが、センス増幅器ｉ1に対するトリム処理中には、センス増幅器ｉ2と関連付けられている。この方法は、「バブルトリム」法と称され得る。この例において、センス増幅器ｉ1は、トリミングされるのに利用可能となり、全ての選択されたセルｋは依然として、読取りされるのに利用可能である。
【００２８】
図４Ａは、選択されたセルのみを示し、基準セルは示さない。再び簡素化する目的で、図４Ｂは、基準セルを示し、選択されたセルは示さない。図４Ｂにおいて、余剰のセンス増幅器１００が、基準セルｐnに、スイッチ１１０ｂを通じて結合される。センス増幅器ｉnは、スイッチｍnを通じて基準セルｐn-1に結合されることになる。これにより、センス増幅器ｉ2がスイッチｍ2によって基準セルｐ1に結合されるまで、連鎖が次々に伝搬されることになる。基準セルｐ1は通常、センス増幅器ｉ1と関連付けられているが、センス増幅器ｉ1に対するトリム処理中には、センス増幅器ｉ2と関連付けられている。
【００２９】
図４Ａ及び４Ｂは、センス増幅器ｉ1がトリミングされているときに使用される結合を示す。センス増幅器ｉ1がトリミングされると、その他のセンス増幅器の各々がトリミングされ得る。ｉ1は再び、選択されたセルｋ1及び基準セルｐ1に結合されることになる。センス増幅器ｉ2がトリミングされるとき、センス増幅器ｉ3は、選択されたセルｋ2及び基準セルｐ2に結合されることになり、それ以降も同様であり、余剰のセンス増幅器１００は、選択されたセルｋn及び基準セルｐnに結合されることになる。故に、あらゆるセンス増幅器が、メモリデバイスの実際の動作中に、メモリ読取り動作に影響を及ぼすことなくトリミングされ得、全ての選択されたセルが依然として読取りされるのに利用可能となるであろうことが理解されよう。
【００３０】
故に、図４Ａ及び４Ｂを参照すると、任意の所与の時点で、スイッチｊ1．．．ｊn及びスイッチ１１０ａは、センス増幅器ｉ1．．．ｉnのうちの１つを除く全て及び余剰のセンス増幅器１００を、選択されたセルｋ1．．．ｋnに接続し、スイッチｍ1．．．ｍn及びスイッチ１１０ｂは、センス増幅器ｉ1．．．ｉnのうちの１つを除く全て及び余剰のセンス増幅器１００を、選択されたセルｋ1．．．ｋnに接続する。切り換え動作は、図２Ａ、２Ｂ、及び２Ｃについて前述されたものと同じであり、ここでスイッチ３０ａは、スイッチｊ1．．．ｊnのうちの１つであり、スイッチ３０ｂは、スイッチｍ1．．．ｍnのうちの１つであろう。
【００３１】
図４Ｃは、トリミング処理についての別の実施形態を示す。ここで、共通基準回路２００（共通基準メモリセル等）がスイッチｍ1．．．ｍn及びスイッチ１１０ｂに結合され得、その結果、各センス増幅器ｉ1．．．ｉn及び余剰のセンス増幅器１００が、各々が独自の専用の基準回路を有する代わりに、共通基準回路２００を共有し得るようになる。
【００３２】
トリミング処理は、他のソフトウェアのユーザ、ドライバからのコマンドに応答して、又はある特定の時間量の経過に応答して、又は超過している温度閾値に応答して、開始することができる。トランジスタ不整合は温度が変化するにつれて悪化するので、後者は有用である。温度センサは、当業者に周知である。
【００３３】
本明細書における本発明への言及は、いずれの請求項又は請求項の用語の範囲も限定するようには意図されないが、代わりに請求項のうちの一項以上によって扱われ得る１つ以上の特徴に単に言及するものである。上述の物質、処理、及び数値例は、例示的なものにすぎず、特許請求の範囲を限定するものとされるべきではない。本明細書で使用される場合、「の上に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接（directly on）」（中間物質、要素、又は空間がそれらの間に何ら配置されない）、及び「の上に間接的に（indirectly on）」（中間物質、要素、又は空間がそれらの間に配置される）を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間物質、要素、又は空間がそれらの間に何ら配置されない）、及び「間接的に隣接した」（中間物質、要素、又は空間がそれらの間に配置される）を含む。例えば、要素を「基板の上に」形成することは、その要素を基板の上に直接、中間物質／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間物質／要素をそれらの間に伴って、形成することを含み得る。
【図１】
2015515711.tif 000003
【図２Ａ】
2015515711.tif 000004
【図２Ｂ】
2015515711.tif 000005
【図２Ｃ】
2015515711.tif 000006
【図２Ｄ】
2015515711.tif 000007
【図３】
2015515711.tif 000008
【図４Ａ】
2015515711.tif 000009
【図４Ｂ】
2015515711.tif 000010
【図４Ｃ】
2015515711.tif 000011
【国際調査報告】
2015515711.tif 000012