(57)【要約】  半導体ウェハをダイシングする方法、及び個片化されたダイを輸送する方法が記載される。一例では、複数の集積回路を上に有するウェハをダイシングする方法は、ダイシングテープの上方に配置された複数の個片化されたダイにウェハをダイシングする工程を含む。本方法はまた、ダイシングテープの上方で、複数の個片化されたダイの上及び間に水溶性材料層を形成する工程を含む。
2015528211.tif 000002
【特許請求の範囲】
【請求項１】
複数の集積回路を上に有するウェハのダイシング方法であって、
ダイシングテープの上方に配置された複数の個片化されたダイにウェハをダイシングする工程と、
ダイシングテープの上方で、複数の個片化されたダイの上及び間に水溶性材料層を形成する工程を含む方法。
【請求項２】
ダイシングテープを輸送する工程を含み、水溶性材料層は、個片化されたダイを輸送中の損傷から保護する請求項１記載の方法。
【請求項３】
輸送する工程の後に、水溶性材料層を水性媒体によって除去する工程を含む請求項２記載の方法。
【請求項４】
輸送前に、水溶性材料層を焼成する工程を含む請求項２記載の方法。
【請求項５】
水溶性材料層を形成する工程は、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、及びポリエチレンオキサイドからなる群から選択される材料を形成する工程を含む請求項１記載の方法。
【請求項６】
水溶性材料層は、水溶液中で毎分約１〜１５ミクロンの範囲内のエッチング速度を有する請求項５記載の方法。
【請求項７】
水溶性材料層を形成する工程は、水溶性材料層をスピンコーティングする工程を含む請求項１記載の方法。
【請求項８】
複数の個片化されたダイにウェハをダイシングする工程は、レーザアブレーションプロセスを使用する工程を含む請求項１記載の方法。
【請求項９】
複数の個片化されたダイにウェハをダイシングする工程は、レーザスクライビング＋プラズマエッチングのハイブリッドダイシングプロセスを使用する工程を含む請求項１記載の方法。
【請求項１０】
ウェハを複数の個片化されたダイにダイシングする間、水溶性マスクはウェハ上に配置され、水溶性マスクは、水溶性材料層の除去の間に除去される請求項１記載の方法。
【請求項１１】
ダイシングテープは、フレーム内に収容されている請求項１記載の方法。
【請求項１２】
ダイシングテープの上方に配置された複数の個片化されたダイと、
ダイシングテープの上方で、複数の個片化されたダイの上及び間に配置された水溶性材料層を含む装置。
【請求項１３】
水溶性材料層は、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、及びポリエチレンオキサイドからなる群から選択される材料を形成することを含む請求項１２記載の装置。
【請求項１４】
複数の個片化されたダイの各々と、複数の個片化されたダイの各々の間と、水溶性材料層との上に配置された水溶性マスクを含む請求項１２記載の装置。
【請求項１５】
ダイシングテープは、フレーム内に収容されている請求項１２記載の装置。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本出願は、２０１２年７月１０日に出願された米国仮特許出願第６１／６７１，３６５号及び２０１３年３月８日に出願された米国仮特許出願第６１／７７５，１４９号の利益を主張し、その全内容は、参照により本明細書に組み込まれる。
【背景】
【０００２】
１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
【０００３】
２）関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
【０００４】
集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケージ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するために、互いに個々のダイに分離される。ウェハダイシング用に使用される２つの主要な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿って、ウェハ表面に浅い傷を形成する。ローラなどによる圧力の印加時に、ウェハは、スクライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従う。スクライビングは、約１０ミル（１インチの１０００分の１）又はそれ以下の厚さであるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、現在のところ、ダイシングするのに好適な方法である。
【０００５】
ソーイングでは、１分当たり高回転数で回転するダイヤモンドが先端に付いた鋸（ソー）が、ウェハ表面に接触し、ストリートに沿ってウェハを切断（ソーイング）する。ウェハは、支持部材（例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム）上に取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビング又はソーイングのいずれにおいても１つの問題は、チップ（欠け）及びゴージ（削り溝）が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正方形又は長方形のダイの片側のみが結晶構造の＜１１０＞方向にスクライブ可能であるので、チッピング（欠け）及びクラッキング（割れ）は、スクライビングにおいて特に問題である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がウェハ上のダイ間に必要となる（例えば、チップ及びクラックが実際の集積回路からある距離に維持される）。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダイを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化させる。鋸の刃は、約１５ミクロンの厚さである。このように、鋸によって作られた切り口を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するために、３００〜５００ミクロンはしばしばダイのそれぞれの回路を分離しなければならない。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去するために実質的なクリーニングを必要とする。
【０００６】
プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例えば、プラズマダイシングの実施を妨げる１つの制限は、コストであるかもしれない。レジストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。
【概要】
【０００７】
本発明の実施形態は、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法を含む。
【０００８】
一実施形態では、複数の集積回路を上に有するウェハをダイシングする方法は、ダイシングテープの上方に配置された複数の個片化されたダイにウェハをダイシングする工程を含む。本方法はまた、ダイシングテープの上方で、複数の個片化されたダイの上及び間に水溶性材料層を形成する工程を含む。
【０００９】
一実施形態では、装置は、ダイシングテープの上方に配置された複数の個片化されたダイを含む。水溶性材料層は、ダイシングテープ上方で、複数の個片化されたダイの上及び間に配置される。
【００１０】
一実施形態では、複数の集積回路を上に有するウェハのダイシング方法は、ダイシングテープの上方に配置されたウェハの上方に水溶性マスク層を形成する工程を含む。本方法はまた、レーザスクライビングプロセスで水溶性マスク層をスクライビングし、これによってウェハの一部を露出させる工程を含む。本方法はまた、プラズマプロセスによってウェハの露出部分をエッチングし、これによってウェハを複数の個片化されたダイにダイシングする工程を含む。本方法はまた、ダイシングテープの上方で、複数の個片化されたダイの上及び間に水溶性保護層を形成する工程を含む。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る、ダイシングされる半導体ウェハの上面図を示す。
【図２】本発明の一実施形態に係る、ダイシングマスクが上に形成されたダイシングされる半導体ウェハの上面図を示す。
【図３】本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハのダイシング方法の操作を示すフローチャートである。
【図４Ａ】〜
【図４Ｅ】本発明の一実施形態に係る、図３のフローチャートの操作に対応する、半導体ウェハのダイシング方法内の様々な操作の間の、複数の集積回路を含む半導体ウェハの断面図を示す。
【図５】本発明の一実施形態に係る、フェムト秒範囲のレーザパルスとより長いパルス時間を使用した場合の効果の比較を示す。
【図６】本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図である。
【図７】本発明の一実施形態に係る、結晶シリコン（ｃ−Ｓｉ）、銅（Ｃｕ）、結晶二酸化ケイ素（ｃ−ＳｉＯ２）、及びアモルファス二酸化ケイ素（ａ−ＳｉＯ２）に対する光子エネルギーの関数としての吸収係数のプロットを含む。
【図８】レーザパルスエネルギー、レーザパルス幅、レーザビーム半径の関数として所定のレーザに対するレーザ強度の関係を示す式である。
【図９Ａ】〜
【図９Ｄ】本発明の一実施形態に係る、半導体ウェハをダイシングする方法における様々な操作の断面図を示す。
【図１０】本発明の一実施形態に係る、最小幅に制限することができる従来のダイシングと比較してより狭いストリートを使用することによって達成される半導体ウェハ上における圧縮を示す。
【図１１】本発明の一実施形態に係る、格子配置のアプローチと比較して、より密度の高い充填（パッキング）、したがって、ウェハ当たりのより多くのダイが可能な自由形式の集積回路配置を示す。
【図１２】本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
【図１３】本発明の一実施形態に係る、例示的なコンピュータシステムのブロック図を示す。
【詳細な説明】
【００１２】
半導体ウェハのダイシング方法及び個片化されたダイの輸送方法が記載される。以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細（例えば、フェムト秒ベースのレーザスクライビング・プラズマエッチング条件及び材料レジーム）が記載される。本発明の実施形態は、これらの特定の詳細なしに実施できることが、当業者には明らかであろう。他の例では、周知の態様（例えば、集積回路の製造）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。
【００１３】
一以上の実施形態は、ダイの個片化プロセス中における個片化されたダイの輸送に向けられている。例えば、半導体ウェハを完全にダイシングすると、得られた個片化されたダイは、複数のダイとして輸送される必要があるかもしれない。一実施形態では、ダイシングされるウェハは、ダイシングの前に、フレームリング上のダイシングテープ上に取り付けられる。ダイシング後、ダイは互いに個片化されるが、ダイシングテープ上に留まる。その後のパッケージング／組み立てのためのダイの採取の前に、全ての個片化されたダイをフレームに入れられたダイシングテープ上に留めながら、遠隔地（例えば、別の国又は都市）にダイを再配置するために、グループとしての個片化されたダイの輸送を実行する必要がある可能性がある。一実施形態では、ダイ間の間隔（ダイシングカーフ）が、ほんの数十マイクロメートル以下であるため、輸送中に、ダイはそれらの元の場所からずれ、それらの隣接するダイと物理的に接触する及び／又は衝突する場合がある。結果として得られる機械的応力は、特に、５０μｍ以下の薄さのダイ及び狭いダイシングカーフを有するダイに対して、ダイの割れ／破損を引き起こす可能性がある。したがって、ダイの採取前の個片化されたダイの安全な取り扱い及び輸送を解決する必要がある。
【００１４】
関連する一態様では、初期のレーザスクライブと後続のプラズマエッチングを含むハイブリッドなウェハ又は基板のダイシングプロセスは、ダイの個片化のために実施することができる。レーザスクライブプロセスは、マスク層、有機及び無機誘電体層、及びデバイス層をきれいに除去するために使用することができる。レーザエッチングプロセスは、その後、ウェハ又は基板の露出、又はその部分エッチング時に終了することができる。ダイシングプロセスのプラズマエッチング部分は、その後、ウェハ又は基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために使用され、これによってダイ又はチップの個片化又はダイシングをもたらすことができる。
【００１５】
従来のウェハダイシングのアプローチは、純粋な機械的な分離に基づくダイヤモンドソーカッティング、初めのレーザスクライビングと後続のダイヤモンドソーダイシング、又はナノ秒又はピコ秒レーザダイシングを含む。薄いウェハ又は基板の個片化（例えば、５０ミクロン厚のバルクシリコンの個片化）に対しては、従来のアプローチでは、悪いプロセス品質のみが得られてきた。薄いウェハ又は基板からダイを個片化する際に直面する可能性のある課題のいくつかは、異なる層間でのマイクロクラック形成又は層間剥離、無機誘電体層のチッピング、厳密なカーフ幅制御の保持、又は正確なアブレーション深さの制御を含むことができる。本発明の実施形態は、上述の課題の１以上を克服するのに有用である可能性のあるハイブリッドレーザスクライビング・プラズマエッチングダイ個片化のアプローチを含む。
【００１６】
本発明の一実施形態では、レーザスクライビング（例えば、フェムト秒ベースのレーザスクライビング）とプラズマエッチングの組み合わせが使用され、これによって半導体ウェハを個別化又は個片化された集積回路にダイシングする。一実施形態では、フェムト秒ベースのレーザスクライビングは、本質的に、完全ではないならば、非熱的プロセスとして用いられる。例えば、フェムト秒ベースのレーザスクライビングは、全く無い又は無視できる程度の熱損傷領域に局在化させることができる。一実施形態では、本明細書内のアプローチは、超低ｋ膜を有する個片化された集積回路に使用される。従来のダイシングでは、このような低ｋ膜に対応するためには、鋸を減速する必要がある場合がある。更に、半導体ウェハは、現在、多くの場合、ダイシング前まで薄化される。このように、本実施形態では、プラズマエッチングプロセスに続いて、マスクのパターニングと、フェムト秒ベースのレーザによる部分的なウェハスクライビングとの組み合わせが、現在実用的である。一実施形態では、レーザによる直接描画は、フォトレジスト層のリソグラフィパターニング操作を不要にすることができ、非常に少ないコストで実施することができる。一実施形態では、スルービア型のシリコンエッチングが、プラズマエッチング環境内でダイシングプロセスを完了するために使用される。
【００１７】
したがって、本発明の一態様では、フェムト秒ベースのレーザスクライビングとプラズマエッチングの組み合わせが、半導体ウェハをダイシングして個片化された集積回路にするために使用することができる。図１は、本発明の一実施形態に係る、ダイシングされる半導体ウェハの上面図を示す。図２は、本発明の一実施形態に係る、ダイシングマスクが上に形成されたダイシングされる半導体ウェハの上面図を示す。
【００１８】
図１を参照すると、半導体ウェハ１００は、集積回路を含む複数の領域１０２を有する。領域１０２は、垂直ストリート１０４と水平ストリート１０６によって分離される。ストリート１０４及び１０６は、集積回路を含まず、これに沿ってウェハがダイシングされる場所として設計されている半導体ウェハの領域である。本発明のいくつかの実施形態は、ダイを個々のチップ又はダイに分離されるように、ストリートに沿って半導体ウェハを貫通してトレンチを切断する組合せフェムト秒ベースのレーザスクライブ・プラズマエッチング技術の使用を含む。レーザスクライブ及びプラズマエッチングプロセスの両方とも、結晶構造方位に独立しているので、ダイシングされる半導体ウェハの結晶構造は、ウェハを貫通して垂直なトレンチを達成するために重要である場合がある。
【００１９】
図２を参照すると、半導体ウェハ１００は、半導体ウェハ１００上に堆積されたマスク２００を有する。一実施形態では、マスクは、約４〜１０ミクロンの厚さの層を達成するように従来の方法で堆積される。マスク２００と、半導体ウェハ１００の一部は、レーザスクライビングプロセスによりパターニングされ、これによって半導体ウェハ１００がダイシングされるであろうストリート１０４及び１０６に沿った位置（例えば、ギャップ２０２及び２０４）を画定する。半導体ウェハ１００の集積回路領域は、マスク２００によって覆われ、保護される。マスク２００の領域２０６は、後続のエッチングプロセス中に、集積回路がエッチングプロセスによって劣化されないように配置される。水平方向のギャップ２０４及び垂直方向のギャップ２０２は、領域２０６間に形成され、これによってエッチングプロセス中にエッチングされ、最終的に半導体ウェハ１００をダイシングする領域を画定する。
【００２０】
図３は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハのダイシング方法の操作を示すフローチャート３００である。図４Ａ〜図４Ｅは、本発明の一実施形態に係る、フローチャート３００の操作に対応する、半導体ウェハのダイシング方法を実行する間における複数の集積回路を含む半導体ウェハの断面図を示す。
【００２１】
フローチャート３００の操作３０２及び対応する図４Ａを参照すると、マスク４０２は、半導体ウェハ又は基板４０４の上方に形成される。マスク４０２は、半導体ウェハ４０４の表面上に形成された集積回路４０６を覆い保護する層から構成される。マスク４０２はまた、集積回路４０６の各々の間に形成された介在ストリート４０７も覆う。半導体ウェハ又は基板４０４は、ダイシングテープ４９８上に配置される。図示されるようなダイシングテープ４９８は、（例えば、金属又はプラスチック又は他の材料によって取り囲まれた）フレーム又はリングに入ったダイシングテープの一部であることができる。
【００２２】
本発明の一実施形態によれば、マスク４０２を形成する工程は、例えば、フォトレジスト層又はＩ線パターニング層が挙げられるが、これらに限定されない層を形成する工程を含む。例えば、ポリマー層（例えば、フォトレジスト層）は、この用途に使用されるのでないならば、リソグラフィプロセスで使用するのに適した材料から構成することができる。一実施形態では、フォトレジスト層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。しかしながら、他の実施形態では、非感光性及び／又はより低コストの材料がマスク４０２として使用される。一実施形態では、マスクは、集積回路のバンプ又はピラーを覆い保護する層を含むマスクを半導体ウェハの上方に均一にスピンオンすることによって形成される。
【００２３】
一実施形態では、半導体ウェハ又は基板４０４は、製造プロセスに耐えるのに適しており、その上に半導体処理層を好適に配置することができる材料で構成される。例えば、一実施形態では、半導体ウェハ又は基板４０４は、ＩＶ族系材料（例えば、結晶シリコン、ゲルマニウム又はシリコン／ゲルマニウムが挙げられるが、これらに限定されない）で構成される。特定の一実施形態では、半導体ウェハ４０４を提供する工程は、単結晶シリコン基板を提供する工程を含む。特定の一実施形態では、単結晶シリコン基板は、不純物原子によってドープされる。別の一実施形態では、半導体ウェハ又は基板４０４は、ＩＩＩ−Ｖ族材料（例えば、発光ダイオード（ＬＥＤ）の製造に使用されるＩＩＩ−Ｖ族材料基板など）から構成される。
【００２４】
一実施形態では、半導体ウェハ又は基板４０４は、半導体デバイスのアレイが集積回路４０６の一部として、その上又は中に配置される。このような半導体デバイスの例としては、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路４０６を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することができる。ストリート４０７を構成する材料は、集積回路４０６を形成するために使用される材料と類似又は同じであることができる。例えば、ストリート４０７は、誘電材料、半導体材料、メタライゼーションの層から構成することができる。一実施形態では、１以上のストリート４０７は、集積回路４０６の実際のデバイスと類似のテストデバイスを含む。
【００２５】
フローチャート３００の操作３０４及び対応する図４Ｂを参照すると、マスク４０２は、レーザスクライビングプロセスでパターニングされ、これによって集積回路４０６間の半導体ウェハ又は基板４０４の領域を露出させるギャップ４１０を有するパターニングされたマスク４０８を提供する。このように、レーザスクライビングプロセスは、集積回路４０６間にもともと形成されていたストリート４０７の材料を除去するために使用される。本発明の一実施形態によると、レーザスクライビングプロセスによってマスク４０２をパターニングする工程は、図４Ｂに示されるように、集積回路４０６間の半導体ウェハ４０４の領域内に部分的にトレンチ４１２を形成する工程を含む。
【００２６】
一実施形態では、レーザスクライビングプロセスによってマスク４０６をパターニングする工程は、フェムト秒範囲内のパルス幅をもつレーザを使用する工程を含む。具体的には、可視スペクトルに加えて紫外線（ＵＶ）及び赤外線（ＩＲ）内の波長（合わせて、広帯域光スペクトル）を有するレーザが使用され、これによってフェムト秒ベースのレーザ、すなわちフェムト秒（１０−１５秒）オーダーのパルス幅を有するレーザを提供することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的には波長に依存しないので、複雑な膜（例えば、マスク４０２、ストリート４０７、及びひょっとすると半導体ウェハ又は基板４０４の一部の膜）に適している。
【００２７】
図５は、本発明の一実施形態に係る、フェムト秒範囲内のレーザパルスとより長い周波数を使用した場合の効果の比較を示す。図５を参照すると、フェムト秒範囲内のパルス幅を有するレーザを用いることによって、より長いパルス幅（例えば、ビア５００Ｂのピコ秒処理による損傷５０２Ｂ、及びビア５００Ａのナノ秒処理による顕著な損傷５０２Ａ）と比較して、熱損傷の問題が軽減又は取り除かれる（例えば、ビア５００Ｃのフェムト秒処理では僅かな損傷から損傷無し５０２Ｃ）である。ビア５００Ｃの形成中の損傷の除去又は軽減は、図５に示されるように、（ピコ秒ベースのレーザアブレーションに対して見られるような）低エネルギー再結合又は（ナノ秒ベースのレーザアブレーションに対して見られるような）熱平衡の欠如に起因する可能性がある。
【００２８】
レーザパラメータの選択（例えば、パルス幅）は、クリーンなレーザスクライブ切断を実現するために、チッピング、マイクロクラック、層間剥離を最小化する、成功したレーザスクライビング・ダイシングプロセスを開発するのに重要である可能性がある。レーザスクライブ切断がクリーンであればあるほど、最終的なダイ個片化のために実行することができるエッチングプロセスはよりスムーズになる。半導体デバイスウェハにおいては、異なる材料の種類（例えば、導体、絶縁体、半導体）及び厚さの多くの機能層が、典型的には、その上に配置される。このような材料は、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これらに限定されない。
【００２９】
ウェハ又は基板上に配置された個々の集積回路の間のストリートは、集積回路自身と類似又は同じ層を含むことができる。例えば、図６は、本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示す。
【００３０】
図６を参照すると、ストリート領域６００は、シリコン基板の上部６０２、第１二酸化ケイ素層６０４、第１エッチストップ層６０６、（例えば、二酸化ケイ素の誘電率４．０よりも低い誘電率を有する）第１低Ｋ誘電体層６０８、第２エッチストップ層６１０、第２低Ｋ誘電体層６１２、第３エッチストップ層６１４、非ドープシリカガラス（ＵＳＧ）層６１６、第２二酸化ケイ素層６１８、及びフォトレジストの層６２０を、図示の相対的な厚さで含む。銅メタライゼーション６２２は、第１及び第３のエッチストップ層６０６及び６１４の間に、第２エッチストップ層６１０を貫通して配置される。特定の一実施形態では、第１、第２、第３エッチストップ層６０６、６１０、６１４は、窒化シリコンで構成され、一方、低Ｋ誘電体層６０８及び６１２は、炭素ドープ酸化シリコン材料で構成される。
【００３１】
従来のレーザ照射（例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射）の下では、ストリート６００の材料は、光吸収及びアブレーションメカニズムの面で、かなり異なって振る舞う。例えば、二酸化ケイ素などの誘電体層は、通常の条件下では市販されているレーザのすべての波長に対して基本的に透明である。対照的に、金属、有機物（例えば、低Ｋ材料）及びシリコンは、（特に、ナノ秒ベース又はピコ秒ベースのレーザ照射に応答して）非常に容易に光子に結合可能である。例えば、図７は、本発明の一実施形態に係る、結晶シリコン（ｃ−Ｓｉ、７０２）、銅（Ｃｕ、７０４）、結晶二酸化ケイ素（ｃ−ＳｉＯ２、７０６）、及びアモルファス二酸化ケイ素（ａ−ＳｉＯ２、７０８）に対する光子エネルギーの関数としての吸収係数のプロット７００を含む。図８は、レーザパルスエネルギー、レーザパルス幅、レーザビーム半径の関数として所定のレーザに対するレーザ強度の関係を示す式８００である。
【００３２】
一実施形態では、式８００及び吸収係数のプロット７００を使用して、フェムト秒レーザベースのプロセス用のパラメータは、無機・有機誘電体、金属、及び半導体への本質的に共通のアブレーション効果を有するように選択されることができる。このような材料の一般的なエネルギー吸収特性は、特定の条件下で広く異なる可能性がある。例えば、二酸化ケイ素の吸収率は非線形であり、適切なレーザアブレーションパラメータの下で、有機誘電体、半導体、及び金属の吸収率とより一致する可能性がある。このような一実施形態では、高強度及び短いパルス幅のフェムト秒ベースのレーザプロセスが使用され、これによって二酸化ケイ素層を含み、更に有機誘電体、半導体、又は金属のうちの１以上を含む層のスタックをアブレーションする。特定の一実施形態では、約４００フェムト秒以下のパルスが、フェムト秒ベースのレーザ照射プロセス内で使用され、これによってマスク、ストリート、及びシリコン基板の一部を除去する。
【００３３】
対照的に、非最適なレーザパラメータが選択された場合、無機誘電体、有機誘電体、半導体、又は金属のうちの２以上を伴う積層構造内で、レーザアブレーションプロセスは、層間剥離の問題を引き起こす可能性がある。例えば、レーザは、高バンドギャップエネルギーの誘電体（例えば、約９ｅＶのバンドギャップを有する二酸化ケイ素など）を測定可能な吸収なしに貫通する。しかしながら、レーザエネルギーは、下地の金属又はシリコン層内で吸収され、これは金属又はシリコン層のかなりの気化を引き起こす可能性がある。気化は、高い圧力を発生させ、これによって二酸化ケイ素誘電体層をリフトオフし、潜在的に重大な層間剥離及び微小亀裂の原因となる可能性がある。一実施形態では、ピコ秒ベースのレーザ照射プロセスは、複雑なスタック内で微小亀裂及び層間剥離を引き起こすが、フェムト秒ベースのレーザ照射プロセスは、同じ材料スタックの微小亀裂又は層間剥離を引き起こさないことが実証されている。
【００３４】
誘電体層を直接アブレーションすることができるためには、誘電体材料のイオン化が起こる必要があり、これによって誘電体層は、光子を強く吸収することによって導電性材料と同様に振る舞うことができる。吸収は、誘電体層の最終的なアブレーションの前に、レーザエネルギーの大部分が、下地のシリコン又は金属層まで貫通するのを阻害する可能性がある。一実施形態では、レーザ強度が、光子のイオン化を開始させて無機誘電体材料内でのイオン化に影響を与えるのに十分高い場合は、無機誘電体のイオン化が可能である。
【００３５】
本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様々な材料内で非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜５００フェムト秒の範囲内のパルス幅を有するが、好ましくは１００フェムト秒〜４００フェムト秒の範囲内である。一実施形態では、フェムト秒レーザ光源は、約２００ナノメートル〜１５７０ナノメートルの範囲内の波長を有するが、好ましくは２５０ナノメートル〜５４０ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で約３ミクロン〜１５ミクロンの範囲内の焦点を提供するが、好ましくは、約５ミクロン〜１０ミクロンの範囲内である。
【００３６】
作業面での空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又は整形されたトップハットプロファイルを有していてもよい。一実施形態では、レーザ光源は、約２００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましくは約５００ｋＨｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約５００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約６００ｍｍ／秒〜２ｍ／秒の範囲内である。
【００３７】
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、一実施形態では、好ましくは１〜２パスである。一実施形態では、ワークピース内のスクライビング深さは、約５ミクロン〜５０ミクロンの深さの範囲内であるが、好ましくは、約１０ミクロン〜２０ミクロンの深さの範囲内である。レーザは、特定のパルス繰り返しレートで単一パルスの列又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成されたレーザ光のカーフ幅は、約２ミクロン〜１５ミクロンの範囲内であるが、シリコンウェハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約６ミクロン〜１０ミクロンの範囲内である。
【００３８】
無機誘電体（例えば二酸化ケイ素）のイオン化を達成し、無機誘電体の直接的なアブレーションの前に下地の損傷によって引き起こされる層間剥離及び欠けを最小限に抑えるのに十分に高いレーザ強度を提供するなどの利益及び利点によって、レーザパラメータを選択することができる。また、パラメータは、正確に制御されたアブレーション幅（例えば、カーフ幅）及び深さと共に、産業用途に意味のあるプロセススループットを提供するように選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供するのにはるかにより適している。しかしながら、フェムト秒ベースのレーザアブレーションのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。このような特定の一実施形態では、約５４０ナノメートル以下の波長を有するレーザの、パルスは約４００フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
【００３９】
フローチャート３００の操作３０６及び対応する図４Ｃを参照すると、半導体ウェハ４０４は、パターニングされたマスク４０８内のギャップ４１０を貫通してエッチングされ、これによって個片化された集積回路４０６を形成する。本発明の一実施形態によると、半導体ウェハ４０４をエッチングする工程は、フェムト秒ベースのレーザスクライビングプロセスによって形成されたトレンチ４１２をエッチングして、図４Ｃに示されるように、最終的に、半導体ウェハ４０４を完全に貫通してエッチングする工程を含む。このような一実施形態では、図４Ｃに示されるように、エッチングする工程は、ダイシングテープ４９８の一部を露出させる。
【００４０】
一実施形態では、半導体ウェハ４０４をエッチングする工程は、プラズマエッチングプロセスを使用する工程を含む。一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。例えば、特定の一実施形態では、半導体ウェハ４０４の材料のエッチング速度は、毎分２５ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロセスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロセスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を組み合わせ、これによって容量結合のみで可能であったものよりも、イオン密度及びイオンエネルギーをはるかに独立して制御し、更に磁気強化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。これは、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度を約４０％上回るエッチング速度で単結晶シリコン基板又はウェハ４０４をエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。エッチングプロセスは、一般的にフッ素系ガス（例えば、ＳＦ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２）である反応ガス又は比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスから生成されたプラズマに基づく。一実施形態では、図４Ｃに示されるように、マスク層４０８は、個片化プロセス後に除去される。更に、一実施形態では、図４Ｃに示されるように、エッチングプロセス及び／又はマスク除去は、ダイシングテープ４９８にほとんどもしくは全く影響を与えない。
【００４１】
半導体ウェハ４０４を貫通して完全にエッチングすると、個片化されたダイは、例えば、ダイシングテープ４９８上に残っているような複数のダイとして輸送される必要があるかもしれない。図４Ｄ及びフローチャート３００の対応する操作３０８を参照すると、ダイシングの後、ダイは互いに個片化されるが、ダイシングテープ上に留まっている。ダイ間の間隔（ダイシングカーフ）は、ほんの数十マイクロメートル以下となる場合があるので、輸送中に、ダイはそれらの隣接するダイと物理的に接触する及び／又は衝突するようにそれらの元の場所からずれる場合がある。結果として得られる機械的応力は、特に、５０μｍ以下の薄さのダイ及び狭いダイシングカーフを有するダイに対して、ダイの割れ／破損を引き起こす可能性がある。このように、一実施形態では、図４Ｄに示されるように、水溶性材料層４９９が、（４０６／４０４のペアとして図示される）個片化されたダイの上及び間に形成される。
【００４２】
一実施形態では、適切な水溶性材料層４９９は、水性媒体中で容易に溶解可能である。例えば、一実施形態では、水溶性材料層４９９は、アルカリ性溶液、酸性溶液、又は脱イオン水中のうちの１以上に可溶性である材料で構成される。一実施形態では、水溶性材料層４９９は、例えば、ポリビニルアルコール、ポリアクリル酸、デキストラン、ポリメタクリル酸、ポリエチレンイミン、ポリエチレンオキサイドが挙げられるが、これらに限定されない材料で構成される。特定の一実施形態では、水溶性材料層４９９は、毎分約１〜１５ミクロンの範囲内（特に、毎分約１．３ミクロン）の水溶液中でのエッチング速度を有する。別の特定の一実施形態では、水溶性材料層４９９は、スピンオン技術によって形成される。
【００４３】
図４Ｅを参照すると、所望の場所へ送達すると、水溶性材料層４９９は除去される。このような一実施形態では、除去は、アルカリ性溶液、酸性溶液又は脱イオン水中の１以上の中で水溶性材料層４９９を溶解することによって達成される。更に、（４０６／４０４のペアとして図示される）個片化されたダイを、ダイシングテープ４９８から除去することができる。別の一実施形態では、マスキング層４０６は、水溶性層であり、水溶性材料層４９９の除去プロセスの時まで個片化されたダイから除去されない。
【００４４】
このように、一般に、本発明の１以上の実施形態は、ウェハのダイシング後に、個片化されたダイがダイシングテープ上に残る工程を最初に含むウェハハンドリングプロセスを含む。水溶性マスク層は、水溶性材料が本質的にダイ間の間隔領域内を満たすことを保証するために個片化されたダイの上及び上方に形成される。一実施形態では、水溶性層は、スピンオンコーティングされるが、上に噴霧（スプレーオン）することもできる。ダイ間のギャップ内へのマスクの十分な充填を確実にするために、比較的低粘度の水溶性材料を用いることができる。スピンコーティングは、ダイの破損を避けるために比較的低速で行うことができる。一実施形態では、スピンコーティングした後、マスク材料を固化させるために、ウェハを穏やかに低温（例えば、最高５０℃）で焼成する。プロセスは次に、別の場所に輸送される個片化されたダイを輸送する工程を含む。個片化されたウェハが目的地に送達されると、水溶性マスクは、水性処理後の乾燥処理によってダイから除去される。洗浄され乾燥された個片化されたダイは、更なる組み立て及び／又はテストのために採取される準備ができている。一実施形態では、利点は、個片化されたウェハの安全な輸送を確実にするために、クッションとしてダイ間の間隔内に水溶性材料を充填することを含む。
【００４５】
したがって、フローチャート３００及び図４Ａ〜図４Ｅを再び参照すると、ウェハのダイシングは、マスク層を貫通し、（メタライゼーションを含む）ウェハのストリートを貫通し、部分的にシリコン基板内へアブレーション加工する最初のアブレーションによって実行することができる。レーザパルス幅は、フェムト秒範囲内で選択することができる。その後、ダイの個片化は、後続のスルーシリコンディーププラズマエッチングによって完了することができる。その後、個片化されたダイの安全な取扱い及び輸送のために、その結果生じた個片化されたダイの上に水溶性材料層を堆積することができる。本発明の一実施形態に係る、ダイシング用材料スタックの具体例が、図９Ａ〜図９Ｄに関連して後述される。
【００４６】
図９Ａを参照すると、ハイブリッドレーザアブレーション・プラズマエッチングダイシング用の材料スタックは、マスク層９０２、デバイス層９０４、及び基板９０６を含む。マスク層、デバイス層、及び基板は、下地ダイシング又はバッキングテープ９１０に貼り付けられたダイアタッチフィルム９０８の上方に配置される。一実施形態では、マスク層９０２は、マスク４０２に関連して上述したフォトレジスト層などのフォトレジスト層である。別の一実施形態では、マスク４０２は、水溶性マスクである。デバイス層９０４は、１以上の金属層（例えば、銅層）及び１以上の低Ｋ誘電体層（例えば、炭素ドープの酸化物層）の上方に配置された無機誘電体層（例えば、二酸化ケイ素）を含む。デバイス層９０４はまた、集積回路間に配置され、集積回路と同一又は類似の層を含むストリートを含むことができる。一実施形態では、基板９０６は、バルクの単結晶シリコン基板である。
【００４７】
一実施形態では、バルクの単結晶シリコン基板９０６は、ダイアタッチフィルム９０８に貼り付けられる前に、裏側から薄化される。薄化は、裏面研削プロセスによって実行することができる。一実施形態では、バルクの単結晶シリコン基板９０６が、約５０〜１００ミクロンの範囲内の厚さまで薄化される。なお、一実施形態では、薄化は、レーザアブレーション・プラズマエッチングダイシングプロセスの前に実行されることに留意することが重要である。一実施形態では、フォトレジスト層９０２は、約５ミクロンの厚さを有し、デバイス層９０４は、約２〜３ミクロンの範囲内の厚さを有する。一実施形態では、ダイアタッチフィルム９０８（又は薄化された又は薄いウェハ又は基板をバッキングテープ９１０に接着可能な任意の適した代替物）は、約２０ミクロンの厚さを有する。
【００４８】
図９Ｂを参照すると、マスク９０２、デバイス層９０４、及び基板９０６の一部が、フェムト秒ベースのレーザスクライビングプロセス９１２によってパターニングされ、これによって基板９０６内にトレンチ９１４を形成する。図９Ｃを参照すると、スルーシリコンディーププラズマエッチングプロセス９１６が、ダイアタッチフィルム９０８の上部を露出させ、シリコン基板９０６を個片化するダイアタッチフィルム９０８までトレンチ９１４を拡張するために使用される。デバイス層９０４は、スルーシリコンディーププラズマエッチングプロセス９１６中に、スピンオンマスク層９０２によって保護される。
【００４９】
図９Ｄを参照すると、個片化プロセスは、ダイアタッチフィルム９０８をパターニングする工程と、バッキングテープ９１０の上部を露出させる工程と、ダイアタッチフィルム９０８を個片化する工程を更に含むことができる。一実施形態では、ダイアタッチフィルムは、レーザプロセスによって、又はエッチングプロセスによって個片化される。一実施形態では、ダイアタッチフィルムがパターニングされるかどうかによらず、図９Ｄに示されるように、個片化されたダイは、水溶性材料層９９９で覆われる。水溶性材料層９９９は、輸送の間に、ダイを保護するために使用することができる。更なる実施形態は、続いて、水性媒体内で水溶性材料層９９９を溶かし、バッキングテープ９１０から（例えば、個々の集積回路として）基板９０６の個片化された部分を除去する工程を含むことができる。一実施形態では、個片化されたダイアタッチフィルム９０８は、基板９０６の個片化された部分の背面側に保持される。他の実施形態は、デバイス層９０４からマスク層９０２を除去する工程を含むことができる。代替の一実施形態では、基板９０６が約５０ミクロンよりも薄い場合は、レーザアブレーションプロセス９１２を使用して、追加のプラズマ処理を用いることなく、基板９０６を完全に個片化する。
【００５０】
図４Ａ〜４Ｆを再び参照すると、複数の集積回路４０６は、約１０ミクロン以下の幅を有するストリート４０７によって分離することができる。フェムト秒ベースのレーザスクライビング法の使用は、少なくとも部分的に、レーザの厳しいプロファイル制御のため、集積回路のレイアウト内のこのような圧縮を可能にすることができる。例えば、図１０は、本発明の一実施形態に係る、最小幅に制限することができる従来のダイシングに対してより狭いストリートを使用することによって達成された半導体ウェハ又は基板上の圧縮を示している。
【００５１】
図１０を参照すると、半導体ウェハ上の圧縮は、最小幅（例えば、レイアウト１０００内の約７０ミクロン以上の幅）に制限することができる従来のダイシングに対して、より狭いストリート（例えば、レイアウト１００２内の約１０ミクロン以下の幅）を使用することによって達成される。しかしながら、フェムト秒ベースのレーザスクライビングプロセスによって可能であるにしても、ストリート幅を１０ミクロン未満に減らすことが必ずしも常に望ましくはないかもしれないことを理解すべきである。例えば、いくつかのアプリケーションでは、集積回路を分離するストリート内に、ダミー又はテストデバイスを製造するために、少なくとも４０ミクロンのストリート幅を必要とする場合がある。
【００５２】
図４Ａ〜図４Ｅを再び参照すると、複数の集積回路４０６は、制約の無いレイアウトで、半導体ウェハ又は基板４０４上に配置することができる。例えば、図１１は、より高密度充填を可能にする自由形式の集積回路配置を示す。本発明の一実施形態に係る、より高密度の充填は、格子状アライメントのアプローチに対して、ウェハ当たりのより多いダイを提供することができる。図１１を参照すると、自由形式のレイアウト（例えば、半導体ウェハ又は基板１１０２上の制約の無いレイアウト）は、格子状アライメントのアプローチ（例えば、半導体ウェハ又は基板１１００上の制約されたレイアウト）に対して、より高密度の充填、したがってウェハ当たりのより多いダイを可能にする。一実施形態では、レーザアブレーション・プラズマエッチング個片化プロセスの速度は、ダイのサイズ、レイアウト又はストリートの数とは無関係である。
【００５３】
単一のプロセスツールは、ハイブリッドレーザアブレーション・プラズマエッチング個片化プロセス内の多くの又はすべての操作を実行するように構成することができる。例えば、図１２は、本発明の一実施形態に係る、ウェハ又は基板のレーザ・プラズマダイシング用のツールレイアウトのブロック図を示す。
【００５４】
図１２を参照すると、プロセスツール１２００は、複数のロードロック１２０４が結合されたファクトリーインタフェース１２０２（ＦＩ）を含む。クラスタツール１２０６は、ファクトリーインタフェース１２０２に結合される。クラスタツール１２０６は、１以上のプラズマエッチングチャンバ（例えば、プラズマエッチングチャンバ１２０８）を含む。レーザスクライブ装置１２１０も又はクトリーインタフェース１２０２に結合される。プロセスツール１２００全体の設置面積は、一実施形態では、図１２に示されるように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であることができる。
【００５５】
一実施形態では、レーザスクライブ装置１２１０は、フェムト秒ベースのレーザを収容する。フェムト秒ベースのレーザは、ハイブリッドレーザ・エッチング個片化プロセスのレーザアブレーション部分（例えば、上述したレーザアブレーションプロセス）を実行するのに適している可能性がある。一実施形態では、フェムト秒ベースのレーザに対してウェハ又は基板（又はそのキャリア）を移動させるために構成された可動ステージもまた、レーザスクライブ装置１２００に含まれる。特定の一実施形態では、フェムト秒ベースのレーザもまた、移動可能である。レーザスクライブ装置１２１０全体の設置面積は、一実施形態では、図１２に示されるように、約２２４０ミリメートル×約１２７０ミリメートルであることができる。
【００５６】
一実施形態では、１以上のプラズマエッチングチャンバ１２０８は、パターニングされたマスク内のギャップを貫通してウェハ又は基板をエッチングして、これによって複数の集積回路を個片化するように構成される。このような一実施形態では、１以上のプラズマエッチングチャンバ１２０８は、ディープシリコンエッチングプロセスを行うように構成される。特定の一実施形態では、１以上のプラズマエッチングチャンバ１２０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板又はウェハの上又は中に収容された個別の集積回路を作成するために使用されるディープシリコンエッチング用に具体的に設計されてもよい。一実施形態では、高密度プラズマ源が、プラズマエッチングチャンバ１２０８に含まれ、これによって高いシリコンエッチング速度を促進する。一実施形態では、複数のエッチングチャンバが、プロセスツール１２００のクラスタツール１２０６の部分に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
【００５７】
ファクトリーインタフェース１２０２は、レーザスクライブ装置１２１０を有する外部の製造施設とクラスタツール１２０６との間をインタフェース接続するのに適した大気ポートであってもよい。ファクトリーインタフェース１２０２は、ウェハ（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール１２０６又はレーザスクライブ装置１２１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。
【００５８】
クラスタツール１２０６は、個片化の方法において機能を実行するのに適した他のチャンバを含むことができる。例えば、一実施形態では、追加のエッチングチャンバの代わりに、堆積チャンバ１２１２が含まれる。堆積チャンバ１２１２は、ダイシングの後に、複数の個片化されたダイの各々の間の上及び中に、例えば、スピンコーティングによる水溶性材料の堆積用に構成することができる。別の一実施形態では、追加のエッチングチャンバの代わりに、ウェット／ドライステーション１２１４が含まれる。ウェット／ドライステーションは、基板又はウェハのレーザスクライブ・プラズマエッチング個片化プロセスの後、残留物及び断片を洗浄する又はマスクを除去するのに適している場合がある。一実施形態では、計測ステーションもまた、プロセスツール１２００の構成要素として含まれる。
【００５９】
本発明の実施形態は、本発明の実施形態に係るプロセスを実行するように、コンピュータシステム（又は他の電子デバイス）をプログラミングするために使用することができる命令を内部に格納したマシン可読媒体を含むことができる、コンピュータプログラム製品、又はソフトウェアとして提供することができる。一実施形態では、コンピュータシステムは、図１２に関連して説明された処理ツール１２００に結合される。マシン可読媒体は、マシン（例えば、コンピュータ）によって読み取り可能な形式で情報を記憶又は伝送する任意の機構を含む。例えば、マシン可読（例えば、コンピュータ可読）媒体は、マシン（例えば、コンピュータ）で読み取り可能な記憶媒体（例えば、リードオンリーメモリ（「ＲＯＭ」）、ランダムアクセスメモリ（「ＲＡＭ」）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス等）、マシン（例えば、コンピュータ）で読み取り可能な伝送媒体（電気的、光学的、音響的又はその他の形式の伝搬信号（例えば、赤外線信号、デジタル信号等））等を含む。
【００６０】
図１３は、本明細書に記載される任意の１以上の方法をマシンに実行させるための命令セットを内部で実行することができるコンピュータシステム１３００の例示的な形態におけるマシンの図表示を示す。代替の実施形態では、マシンは、ローカルエリアネットワーク（ＬＡＮ）、イントラネット、エクストラネット、又はインターネット内で他のマシンに接続（例えば、ネットワーク接続）することができる。マシンは、クライアント−サーバネットワーク環境におけるサーバ又はクライアントマシンの機能で、又はピアツーピア（又は分散）ネットワーク環境におけるピアマシンとして動作することができる。マシンは、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、携帯電話、ウェブアプライアンス、サーバ、ネットワークルータ、スイッチ又はブリッジ、又はそのマシンによって取られる動作を特定する命令のセット（シーケンシャル又はそれ以外）を実行することができる任意のマシンであることができる。更に、単一のマシンのみが示されているが、用語「マシン」はまた、本明細書内に記載される任意の１以上の方法を実行する命令のセット（又は複数のセット）を個々に又は共同で実行するマシン（例えば、コンピュータ）の任意の集合を含むと解釈すべきである。
【００６１】
例示的なコンピュータシステム１３００は、プロセッサ１３０２、メインメモリ１３０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ１３０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ１３１８（例えば、データ記憶装置）を含み、これらはバス１３３０を介して互いに通信する。
【００６２】
プロセッサ１３０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ１３０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、他の命令セットを実行するプロセッサ、又は命令セットの組み合わせを実行するプロセッサであることができる。プロセッサ１３０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ１３０２は、本明細書に記載の操作を実行するための処理ロジック１３２６を実行するように構成される。
【００６３】
コンピュータシステム１３００は更に、ネットワークインターフェースデバイス１３０８を含むことができる。コンピュータシステム１３００は、ビデオディスプレイユニット１３１０（例えば、液晶ディスプレイ（ＬＣＤ）、発光ダイオードディスプレイ（ＬＥＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置１３１２（例えば、キーボード）、カーソル制御装置１３１４（例えば、マウス）、及び信号生成装置１３１６（例えば、スピーカ）も含むことができる。  
【００６４】
二次メモリ１３１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア１３２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）１３３１を含むことができる。ソフトウェア１３２２はまた、コンピュータシステム１３００、メインメモリ１３０４及びプロセッサ１３０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ１３０４内及び／又はプロセッサ１３０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア１３２２は更に、ネットワークインターフェースデバイス１３０８を介してネットワーク１３２０上で送信又は受信されることができる。
【００６５】
マシンアクセス可能な記憶媒体１３３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディアを含むが、これらに限定されないように解釈されるべきである。
【００６６】
本発明の一実施形態によれば、マシンアクセス可能な記憶媒体は、複数の集積回路を有する半導体ウェハをダイシングする方法をデータ処理システムに実行させる命令を内部に記憶している。本方法は、ダイシングテープの上方に配置された複数の個片化されたダイにウェハをダイシングする工程を含む。本方法はまた、ダイシングテープの上方で、複数の個片化されたダイの上及び間に水溶性材料層を形成する工程を含む。
【００６７】
このように、半導体ウェハをダイシングする方法、及び個片化されたダイを輸送する方法が開示された。
【図１】
2015528211.tif 000003
【図２】
2015528211.tif 000004
【図３】
2015528211.tif 000005
【図４Ａ】
2015528211.tif 000006
【図４Ｂ】
2015528211.tif 000007
【図４Ｃ】
2015528211.tif 000008
【図４Ｄ】
2015528211.tif 000009
【図４Ｅ】
2015528211.tif 000010
【図５】
2015528211.tif 000011
【図６】
2015528211.tif 000012
【図７】
2015528211.tif 000013
【図８】
2015528211.tif 000014
【図９Ａ】
2015528211.tif 000015
【図９Ｂ】
2015528211.tif 000016
【図９Ｃ】
2015528211.tif 000017
【図９Ｄ】
2015528211.tif 000018
【図１０】
2015528211.tif 000019
【図１１】
2015528211.tif 000020
【図１２】
2015528211.tif 000021
【図１３】
2015528211.tif 000022
【国際調査報告】
2015528211.tif 000023
2015528211.tif 000024