(57)【要約】  【課題】  訳。  【解決手段】  好適な一実施形態において、電圧コンバータは、電圧コンバータ回路と、出力調整回路と、コントローラとを有している。前記コントローラは、入力信号セットによって動的に決定されるデューティ比の制御信号を提供する。前記動的出力調整回路は、利得Ｑに基づいて出力電圧のＡＣ成分を調整することにより前記入力信号セットを決定する。前記動的出力調整回路は、アナログコンバータまたはデジタルコンバータの何れかのシステム内の前縁変調下のＲｃの値に対する依存を軽減する。動的出力調整は、所望の左半平面ゼロ効果を実現し、さらに前記出力のリップルの値を減少させる。その結果、左半平面ゼロ効果のみが存在する場合、ブーストＰＷＭコンバータおよびバックブーストＰＷＭコンバータの両方の設計に、入出力線形化法のような最新の制御法を使用することができる。  【選択図】      図１
2015501133.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を負荷抵抗の両端の出力電圧に変換する電圧コンバータであって、
インダクタを有する電圧コンバータ回路と、
前記電圧コンバータ回路に接続され、前記出力電圧と、第１の利得係数によって測定された（ｓｃａｌｅｄ）前記インダクタを流れるインダクタ電流の時変成分とに基づいて、調整された出力電圧を生成するように構成された出力調整回路と、
前記出力調整回路および前記コンバータ回路に接続され、前記電圧コンバータ回路に対する制御信号を生成するように構成されたコントローラと、
を有し、
前記制御信号は、前記調整された出力電圧、前記入力電圧、所望の出力電圧、第２の利得係数、前記インダクタ電流、および前記第１の利得係数に基づくデューティ比を有するものであり、それにより、前記電圧コンバータ回路は、前記出力電圧を変化させて前記出力電圧を前記所望の出力電圧に一致させるものである、
電圧コンバータ。
【請求項２】
請求項１に記載の電圧コンバータにおいて、前記コントローラは、前縁変調（ｌｅａｄｉｎｇ  ｅｄｇｅ  ｍｏｄｕｌａｔｉｏｎ）のための制御信号を生成するように構成されているものである電圧コンバータ。
【請求項３】
請求項１に記載の電圧コンバータにおいて、前記コントローラは、安定したゼロダイナミクスを有する状態変数のセットの入出力フィードバック線形化法に基づいて、前記制御信号を生成するように構成されているものであり、当該状態変数のセットは前記調整された出力電圧を含むものである電圧コンバータ。
【請求項４】
請求項１に記載の電圧コンバータにおいて、前記調整された出力電圧は、前記時変成分の線形関数である電圧コンバータ。
【請求項５】
請求項１に記載の電圧コンバータにおいて、前記第２の利得係数は、比例利得、積分利得、および微分利得から成る群のうちの少なくとも１つを含むものである電圧コンバータ。
【請求項６】
請求項１に記載の電圧コンバータにおいて、前記電圧コンバータ回路は、ブーストコンバータ（ｂｏｏｓｔ  ｃｏｎｖｅｒｔｅｒ）回路を有するものである電圧コンバータ。
【請求項７】
請求項１に記載の電圧コンバータにおいて、前記電圧コンバータ回路は、バックコンバータ（ｂｕｃｋ  ｃｏｎｖｅｒｔｅｒ）回路を有するものである電圧コンバータ。
【請求項８】
請求項１に記載の電圧コンバータにおいて、前記電圧コンバータ回路は、バック・ブースト・コンバータ（ｂｕｃｋ−ｂｏｏｓｔ  ｃｏｎｖｅｒｔｅｒ）回路を有するものである電圧コンバータ。
【請求項９】
請求項１に記載の電圧コンバータにおいて、前記調整された出力電圧は、次の式に従って生成されるものであり、
【数７４】
2015501133.tif 000076
ここで、ｙ'は前記調整された出力電圧、ｙは前記出力電圧、Ｑは前記第１の利得係数、ｘ１は前記インダクタ電流、Ｒは前記負荷抵抗である、電圧コンバータ。
【請求項１０】
請求項９に記載の電圧コンバータにおいて、前記電圧コンバータ回路は、
前記インダクタが直列抵抗と直列に前記入力電圧の第１の極性に接続されているブーストコンバータ回路を有し、
前記ブーストコンバータ回路は、さらに、
前記インダクタおよび前記入力電圧の第２の極性と直列に接続され、前記制御信号によって制御される第１のスイッチと、
前記インダクタとコンデンサとの間に接続される第２のスイッチと、
前記入力電圧の前記第２の極性に容量性抵抗によって接続される前記コンデンサと、
前記コンデンサおよび前記容量性抵抗に並列に接続される前記負荷抵抗と、
を有し、
前記制御信号の前記デューティ比が次の式によって与えられるものであり、
【数７５】
2015501133.tif 000077
ここで、Ｒは前記負荷抵抗、Ｒｃは前記容量性抵抗、Ｑは前記第１の利得係数、ｋは前記第２の利得係数、Ｃは前記コンデンサの静電容量、Ｌは前記インダクタのインダクタンス、Ｒｓは前記直列抵抗、ｕ０は前記入力電圧、ｙ'は前記調整された出力電圧、ｘ１は前記インダクタ電流であり、
【数７６】
2015501133.tif 000078
ここで、ｙ０は前記所望の出力電圧である電圧コンバータ。
【請求項１１】
請求項１０に記載の電圧コンバータにおいて、前記制御信号の前記デューティ比は、
【数７７】
2015501133.tif 000079
の式によって与えられるものである電圧コンバータ。
【請求項１２】
請求項１０に記載の電圧コンバータにおいて、前記制御信号の前記デューティ比は、
【数７８】
2015501133.tif 000080
の式によって与えられるものである電圧コンバータ。
【請求項１３】
請求項９に記載の電圧コンバータにおいて、前記電圧コンバータ回路は、
バックコンバータ回路を有し、このバックコンバータ回路は、さらに、
前記入力電圧の第１の極性と直列に接続され、前記制御信号によって制御される第１のスイッチと、
前記第１のスイッチおよび前記入力電圧の第２の極性と直列に接続されている直列抵抗を有する前記インダクタと、
前記第１のスイッチとコンデンサとの間に接続される第２のスイッチと、
前記入力電圧の前記第２の極性に容量性抵抗によって接続される前記コンデンサと、
前記コンデンサおよび前記容量性抵抗と並列に接続される前記負荷抵抗と、
を有し、
前記制御信号の前記デューティ比が次の式によって与えられるものであり、
【数７９】
2015501133.tif 000081
前記Ｒは前記負荷抵抗、Ｒｃは前記容量性抵抗、Ｑは前記第１の利得係数、ｋは前記第２の利得係数、Ｃは前記コンデンサの静電容量、Ｌは前記インダクタのインダクタンス、Ｒｓは前記直列抵抗、ｕ０は前記入力電圧、ｙ'は前記調整された出力電圧、ｘ１は前記インダクタ電流であり、ｙ'０は前記所望の出力電圧に等しいものである、電圧コンバータ。
【請求項１４】
請求項１３に記載の電圧コンバータにおいて、前記制御信号の前記デューティ比は、
【数８０】
2015501133.tif 000082
の式によって与えられるものである電圧コンバータ。
【請求項１５】
請求項１３に記載の電圧コンバータにおいて、前記制御信号の前記デューティ比は、
【数８１】
2015501133.tif 000083
の式によって与えられるものである電圧コンバータ。
【請求項１６】
請求項１に記載の電圧コンバータにおいて、
前記電圧コンバータ回路は、さらに、容量性抵抗を有し前記負荷抵抗に並列に接続されたコンデンサを有し、
前記調整された出力電圧は、次の式に従って生成されるものであり、
【数８２】
2015501133.tif 000084
ここで、ｙ'は前記調整された出力電圧、ｙは前記出力電圧、Ｑは前記第１の利得係数、ｘ１は前記インダクタ電流、Ｒは前記負荷抵抗、Ｒｃは前記容量性抵抗である、電圧コンバータ。
【請求項１７】
請求項１に記載の電圧コンバータにおいて、前記調整された出力電圧は、次の式に従って生成されるものであり、
【数８３】
2015501133.tif 000085
ここで、ｙ'は前記調整された出力電圧、ｙは前記出力電圧、Ｑは前記第１の利得係数、ｘ１は前記インダクタ電流、Ｒは前記負荷抵抗である、電圧コンバータ。
【請求項１８】
請求項１７に記載の電圧コンバータにおいて、前記電圧コンバータ回路は、
バック・ブースト・コンバータ回路を有し、このバック・ブースト・コンバータ回路は、さらに
前記入力電圧の第１の極性と直列に接続され、前記制御信号によって制御される第１のスイッチと、
前記第１のスイッチおよび前記入力電圧の第２の極性と直列に接続されている直列抵抗を有する前記インダクタと、
前記第１のスイッチとコンデンサとの間に接続される第２のスイッチと、
前記入力電圧の前記第２の極性に容量性抵抗によって接続される前記コンデンサと、
前記コンデンサおよび前記容量性抵抗に並列に接続される前記負荷抵抗と、
を有し、
前記制御信号の前記デューティ比は次の式によって与えられるものであり、
【数８４】
2015501133.tif 000086
ここで、Ｒは前記負荷抵抗、Ｒｃは前記容量性抵抗、Ｑは前記第１の利得係数、ｋは前記第２の利得係数、Ｃは前記コンデンサの静電容量、Ｌは前記インダクタのインダクタンス、Ｒｓは前記直列抵抗、ｕ０は前記入力電圧、ｙ'は前記調整された出力電圧、ｘ１は前記インダクタ電流であり、
【数８５】
2015501133.tif 000087
ここで、ｙ０は前記所望の出力電圧である、電圧コンバータ。
【請求項１９】
請求項１８に記載の電圧コンバータにおいて、前記制御信号の前記デューティ比は、
【数８６】
2015501133.tif 000088
の式によって与えられるものである電圧コンバータ。
【請求項２０】
請求項１８に記載の電圧コンバータにおいて、前記制御信号の前記デューティ比は、
【数８７】
2015501133.tif 000089
の式によって与えられるものである電圧コンバータ。
【請求項２１】
入力電圧を負荷抵抗の両端の出力電圧に変換する方法であって、
電圧源として前記入力電圧を有し、前記出力電圧を生成する電圧コンバータ回路を提供する工程と、
前記電圧コンバータ回路内のインダクタを通って流れ、時変成分を有するインダクタ電流を提供する工程と、
前記電圧コンバータ回路に接続された出力調整回路を提供する工程と、
前記出力電圧と、第１の利得係数によって測定された（ｓｃａｌｅｄ）、前記インダクタ電流の時変成分に依存する調整された出力電圧を生成する工程と、
前記出力調整回路および前記電圧コンバータ回路に接続されたコントローラを提供する工程と、
前記電圧コンバータ回路を制御するデューティ比を有する制御信号を生成する工程と、
前記調整された出力電圧、前記入力電圧、所望の出力電圧、第２の利得係数、前記インダクタ電流、および前記第１の利得係数から前記デューティ比を動的に決定する工程と、
を有し、
それにより、前記電圧コンバータ回路は、前記所望の出力電圧に一致する出力電圧を生成するものである、
方法。
【請求項２２】
請求項２２に記載の方法において、さらに、
前記電圧コンバータ回路の前縁変調に基づいて前記制御信号を生成する工程を有するものである方法。
【請求項２３】
請求項２２に記載の方法において、さらに、
安定したゼロダイナミクスを有する状態変数セットの入出力フィードバック線形化法に基づいて、前記制御信号を生成する工程を有するものであり、当該状態変数セットは前記調整された出力電圧を含むものである方法。
【請求項２４】
請求項２２に記載の方法において、さらに、
前記調整された出力電圧が前記時変成分の線形関数であることを決定する工程を有するものである方法。
【請求項２５】
請求項２２に記載の方法において、さらに、
次の式に従って前記調整された出力電圧を生成する工程を有するものであり、
【数８８】
2015501133.tif 000090
ここで、ｙ'は前記調整された出力電圧、ｙは前記出力電圧、Ｑは前記第１の利得係数、ｘ１は前記インダクタ電流、Ｒは前記負荷抵抗である、方法。
【請求項２６】
請求項２２に記載の方法において、さらに、
次の式に従って前記調整された出力電圧を生成する工程を有するものであり、
【数８９】
2015501133.tif 000091
ここで、ｙ'は前記調整された出力電圧、ｙは前記出力電圧、Ｑは前記第１の利得係数、ｘ１は前記インダクタ電流、Ｒは前記負荷抵抗である、方法
【請求項２７】
請求項２２に記載の方法において、さらに、
次の式に従って前記調整された出力電圧を生成する工程を有するものであり、
【数９０】
2015501133.tif 000092
ここで、ｙ'は前記調整された出力電圧、ｙは前記出力電圧、Ｑは前記第１の利得係数、ｘ１は前記インダクタ電流、Ｒは前記負荷抵抗、Ｒｃは前記負荷抵抗と並列なコンデンサの容量性抵抗である、方法。
【請求項２８】
請求項２２に記載の方法において、、さらに、
次の式に従って前記調整された出力電圧を生成する工程を有するものであり、
【数９１】
2015501133.tif 000093
ここで、ｙ'は前記調整された出力電圧、ｙは前記出力電圧、Ｑは前記第１の利得係数、ｘ１は前記インダクタ電流、Ｒは前記負荷抵抗、Ｒｃは前記負荷抵抗と並列なコンデンサの容量性抵抗である、方法。
【請求項２９】
請求項２２に記載の方法において、さらに、
比例利得、積分利得、および微分利得から成る群のうちの少なくとも１つから前記第２の利得係数を動的に決定する工程を有するものである方法。
【請求項３０】
請求項２２に記載の方法において、さらに、前記電圧コンバータ回路としてブーストコンバータ回路を提供するものである方法。
【請求項３１】
請求項２２に記載の方法において、さらに、前記電圧コンバータ回路としてバック・ブースト・コンバータ回路を提供するものである方法。
【請求項３２】
請求項２２に記載の方法において、さらに、前記電圧コンバータ回路としてバックコンバータ回路を提供するものである方法。
【請求項３３】
請求項２２に記載の方法において、さらに、前記電圧コンバータ回路を制御して調整された所望の出力電圧に一致するように前記調整された出力電圧を生成する工程を有するものである方法。
【請求項３４】
請求項２２に記載の方法において、さらに、
前記電圧コンバータ回路の回路パラメータセットを測定する工程と、
前記回路パラメータセットに基づいて、前記第１の利得を決定する工程と、
前記第２の利得を決定する工程と、
前記電圧コンバータ回路に前記デューティ比を有する前記制御信号を繰り返し印加する工程と、
前記回路パラメータセットを繰り返し測定する工程と、
前記回路パラメータセットに基づいて、前記デューティ比を繰り返し調整する工程と、
前記コントローラを停止する命令を受信した場合、前記方法を停止する工程と、
を有するものである方法。
【請求項３５】
請求項３５に記載の方法において、さらに、前記第１の利得を調整する工程を有するものである方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１１年１２月２０日付で出願された米国特許仮出願第６１／５７８，１３７号に基づく優先権を主張する、２０１２年１２月１９日付で米国特許商標局に出願された米国特許出願第１３／７２０，８５０号に基づく優先権を主張するものである。
本発明は、電気回路に対する変調信号の提供に関し、特に、前縁変調（ｌｅａｄｉｎｇ  ｅｄｇｅ  ｍｏｄｕｌａｔｉｏｎ：ＬＥＭ）制御を用いてＤＣ／ＤＣコンバータの出力リップルを制御するシステムおよび方法に関する。
【背景技術】
【０００２】
電力コンバータは、一形態のエネルギーを別形態のエネルギーに（例えば、ＡＣからＡＣへ、ＡＣからＤＣへ、ＤＣからＡＣへ、およびＤＣからＤＣへ）変換することによって、これを、コンピュータ、自動車、電子機器、通信、宇宙システムおよび人工衛星、ならびにモーターなどの末端設備で使用可能なエネルギーとするために使用される。パワーエレクトロニクスの応用には、常に何らかの態様の制御が必要である。コンバータは、通常、バックコンバータ（降圧型コンバータ）、ブーストコンバータ（昇圧型コンバータ）、バック・ブースト・コンバータ、ブースト・バック・コンバータ（チュークコンバータ）などのように、その機能および／または構成によって識別される。例えば、ＤＣ−ＤＣコンバータは、「スイッチングコンバータ」または「スイッチングレギュレータ」として知られるコンバータの分類に属する。変換素子が１つの状態から別の状態に切り替わり、変換の過程で不必要に電力を消費しないので、この分類のコンバータが最も効率が高い。本質的に、スイッチ、およびスイッチの位置に従ってコンバータが属する２つの構成（各々、線形システムとしてモデル化できる）を有する回路がある。デューティ比（ｄ）は、選択されたスイッチが「オン」の位置にあり、その他のスイッチが「オフ」の位置にある時間を示す比であり、このｄが制御入力であるとみなされる。入力ｄは、通常、パルス幅変調（ｐｕｌｓｅ−ｗｉｄｔｈ−ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）技術によって駆動される。
【０００３】
１つの状態から別の状態への切り替えた場合、システムに非線形性が伴うと問題が生じる。この切り替えの問題を状態空間の平均化により低減させると、一般的に、当該システムはブーストコンバータまたはバック・ブースト・コンバータ用の非線形平均化システムとなる。しかし、特定の性能目標を満足させなければならない場合、これら非線形効果の下でシステムを制御することが困難となる。線形化は、ほとんどの場合、テイラー級数展開によって達成される。高次の非線形項は捨てられ、非線形システムは線形近似で置き換えられる。この線形化の方法は、特定の動作点で制御ループを安定させるうえで効果的であることが証明されている。しかし、この方法を使用するためには、幾つかの仮定を設ける必要があり、その１つは、所謂「小信号動作」である。これは動作点の近辺での漸近安定性に対しては適正に機能するが、大信号効果を無視し、例えば、起動時または負荷電圧もしくは入力電圧が変化するような過渡状態において増幅器が飽和するときに、制御ループの非線形動作を招く可能性がある。一旦非線形動作が始まると、制御ループは線形化では求められない平衡点を有する可能性がある。
【０００４】
最も一般的に使用されるパルス幅変調の方法の１つに、オン時間のパルスがクロックと同時に始まり制御法則に従って終了する、後縁変調（ｔｒａｉｌｉｎｇ−ｅｄｇｅ  ｍｏｄｕｌａｔｉｏｎ：ＴＥＭ）がある。連続導通モード（ｃｏｎｔｉｎｕｏｕｓ  ｃｏｎｄｕｃｔｉｏｎ  ｍｏｄｅ：ＣＣＭ）では、不安定なゼロダイナミクスがスイッチオン時間サンプリングによるＴＥＭに伴うため、ブーストコンバータおよびバック・ブースト・コンバータの動作点の不安定性を招く、入出力フィードバック線形化法を使用できない。他の方法として、オン時間パルスが制御法則に従って始まり、クロックと同時に終了するＬＥＭである。ＬＥＭとＴＥＭとの違いは、ＴＥＭでは、パルス幅がスイッチのターンオフ以前の瞬間制御電圧ｖｃによって決定されるのに対し、ＬＥＭでは、パルス幅はスイッチのターンオン以前のｖｃによって決定されることである。
【０００５】
さらに、当該技術分野において、パルス幅変調（ｐｕｌｓｅ−ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）ブースト電力コンバータおよびバックブースト電力コンバータは、スイッチオン時間サンプリングによる後縁変調を用いたときに右半平面ゼロ効果を呈することが周知である。このことが、制御設計を極めて困難にする。スイッチオフ時間サンプリングによる前縁変調を十分大きな出力コンデンサの等価直列抵抗（ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔａｎｃｅ：ＥＳＲ）Ｒｃと共に使用した場合、左半平面ゼロ効果が現れることが証明されている。これにより、制御設計をはるかに容易なものとすることができる。
【０００６】
したがって、アナログコンバータまたはデジタルコンバータの何れかのシステムにおいて、左半平面ゼロ効果を実現しながらＬＥＭ下のＲｃの値に対する依存を軽減するために、ＬＥＭ制御を用いたＤＣ−ＤＣコンバータのリップルを制御するシステムおよび方法が求められている。
【発明の概要】
【課題を解決するための手段】
【０００７】
本開示は、電圧コンバータ回路の調整された出力電圧に基づく制御信号を印加することにより制御される電圧コンバータを含む。前記調整された出力電圧は、前記電圧コンバータ回路のインダクタにおけるインダクタ電流リップルに依存する。
【０００８】
電圧変換の好適な一方法において、電圧源として入力電圧を有し、負荷抵抗の両端に出力電圧を生成する電圧コンバータ回路を提供することによって、前記入力電圧が前記出力電圧に変換される。前記電圧コンバータ回路内のインダクタを通って、定常成分および時変成分を有するインダクタ電流が流れる。前記電圧コンバータ回路には、前記出力電圧と、第１の利得係数によって測定された（ｓｃａｌｅｄ）前記インダクタ電流の時変成分とに依存する調整された出力電圧を生成する出力調整回路が接続されている。前記出力調整回路および前記電圧コンバータ回路には、前記電圧コンバータ回路を制御するデューティ比の制御信号を生成するコントローラが接続されている。前記デューティ比は、前記調整された出力電圧、前記入力電圧、所望の出力電圧、第２の利得係数、前記インダクタ電流、および前記第１の利得係数から動的に決定される。前記電圧コンバータ回路は、前記出力電圧を前記所望の出力電圧に一致させるように動作する。
【０００９】
好適な一実施形態において、前記調整された出力電圧は、前記インダクタ電流の前記時変成分の線形関数である。
【００１０】
好適な一実施形態において、前記制御信号は前記電圧コンバータ回路の前縁変調に基づいて決定され、前記制御信号は、安定したゼロダイナミクスを有する状態変数セットの入出力フィードバック線形化法に基づくものであり、当該状態変数セットは前記調整された出力電圧を含む。但し、この方法は、任意の好適な制御法との互換性がある。
【００１１】
本開示の更なる観点において、前記コントローラは、前記第２の利得として比例利得、積分利得、および微分利得を利用する。
【００１２】
第１の実施形態において、前記電圧コンバータは、ブーストコンバータ回路と、出力調整回路と、コントローラとを有する。前記コントローラによって好適なデューティ比が生成され、当該デューティ比は前記出力調整回路からの調整された出力電圧に基づいて前記ブーストコンバータに印加されるが、前記調整された出力電圧は、前記ブーストコンバータの前記出力電圧およびインダクタ電流リップルから決定される。
【００１３】
第２の実施形態において、前記電圧コンバータは、バック・ブースト・コンバータ回路と、出力調整回路と、コントローラとを有する。前記コントローラによって好適なデューティ比が生成され、当該デューティ比は前記出力調整回路からの調整された出力電圧に基づいて前記バック・ブースト・コンバータに印加されるが、前記調整された出力電圧は、前記バック・ブースト・コンバータの前記出力電圧およびインダクタ電流リップルから決定される。
【００１４】
第３の実施形態において、前記電圧コンバータは、バックコンバータ回路と、出力調整回路と、コントローラとを有する。前記コントローラによって好適なデューティ比が生成され、前当該デューティ比は記出力調整回路からの調整された出力電圧に基づいて前記バックコンバータに印加されるが、前記調整された出力電圧は、前記バックコンバータの前記出力電圧およびインダクタ電流リップルから決定される。
【図面の簡単な説明】
【００１５】
【図１】図１は、好適な一実施形態のブーストコンバータの回路図である。
【図２】図２は、好適な一実施形態のバック・ブースト・コンバータの回路図である。
【図３】図３は、好適な一実施形態のバックコンバータの回路図である。
【図４】図４は、コンバータ回路と、出力調整回路と、コントローラとを含む電圧コンバータの好適な一実施形態のブロック図である。
【図５】図５は、電圧コンバータの好適な一実施形態の動作方法のフロー図である。
【発明を実施するための形態】
【００１６】
ＰＷＭ制御によるブーストコンバータおよびバック・ブースト・コンバータの開示の実施形態において、そのインダクタ電流が測定され、この測定されたインダクタ電流と測定された出力電流との間の差電流が形成される。この差電流は、インダクタ電流のリップルを表しており、これは更に縮小されたうえで前記コンバータの状態方程式に注入される。インダクタ電流リップルに基づいて前記コンバータ状態方程式を変更する方法を開示する。
【００１７】
好適な一実施形態において、アナログコンバータまたはデジタルコンバータの何れかのシステムで前縁変調（ｌｅａｄｉｎｇ  ｅｄｇｅ  ｍｏｄｕｌａｔｉｏｎ：ＬＥＭ）およびスイッチオフ時間サンプリングと共に使用したときに、出力コンデンサの等価直列抵抗（ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔａｎｃｅ：ＥＳＲ）（Ｒｃ）の値に対する依存を軽減するために、本開示の方法を使用することができる。
【００１８】
図１は、好適な一実施形態の、単一出力電圧１１０（ｙ）を有するブーストコンバータ回路１００を図示している。前記ブーストコンバータは、インダクタ１０３（Ｌ）、スイッチ１０４（Ｓ１）、およびＤＣ電圧入力１０１（ｕ０）と直列に接続された直列抵抗器１０２（Ｒｓ）を有している。容量性回路は、インダクタ１０３と直列に接続され、さらにコンデンサ１０６（Ｃ）およびコンデンサ１０６（Ｃ）に関連付けられているＤＣ直列抵抗１０７（ＲＣ）と直列に接続されている、スイッチ１０５（Ｓ２）を有している。負荷抵抗１０８（Ｒ）が、コンデンサ１０６およびＤＣ直列抵抗１０７と並列に接続されている。出力電圧１１０（ｙ）は、負荷抵抗１０８の両端で取り出される。前記インダクタ電流１１２（ｘ１）は、インダクタ１０３および直列抵抗器１０２を通って流れる電流として測定される。
【００１９】
図２は、好適な一実施形態の、単一出力電圧２１０（ｙ）を有するバック・ブースト・コンバータ回路２００を図示している。バック・ブースト・コンバータは、インダクタ２０３（Ｌ）に接続されている直列抵抗器２０２（ＲＳ）とさらに直列に接続されているスイッチ２０４（Ｓ１）を有している。インダクタ２０３およびスイッチ２０４は、ＤＣ電圧入力２０１（ｕ０）に接続されて直列回路を完成している。容量性回路は、スイッチ２０４とコンデンサ２０６（Ｃ）間に接続され、コンデンサ２０６に関連付けられているＤＣ直列抵抗２０７（Ｒｃ）にさらに直列に接続されているスイッチ２０５（Ｓ２）を有している。負荷抵抗２０８（Ｒ）が、前記コンデンサ２０６およびＤＣ直列抵抗２０７と並列に接続されている。出力電圧２１０（ｙ）は、負荷抵抗２０８の両端で取り出される。前記インダクタ電流２１２（ｘ１）は、インダクタ２０３および直列抵抗器２０２を通って流れる電流として測定される。
【００２０】
図３は、好適な一実施形態の、単一出力電圧３１０（ｙ）を有するバックコンバータ回路３００を図示している。バックコンバータは、負荷抵抗３０８（Ｒ）に接続されているインダクタ３０３（Ｌ）に接続されている直列抵抗器３０２とさらに直列に接続されているスイッチ３０４（Ｓ１）を有している。スイッチ３０４および負荷抵抗３０８は、ＤＣ電圧入力３０１（ｕ０）にさらに接続されて直列回路を完成している。スイッチ３０５（Ｓ２）が、スイッチ３０４とＤＣ電圧入力３０１間に接続されている。容量性回路が、負荷抵抗３０８に並列に接続されており、コンデンサ３０６（Ｃ）に関連付けられているＤＣ直列抵抗３０７（Ｒｃ）に接続されているコンデンサ３０６を有している。前記出力電圧３１０（ｙ）は、負荷抵抗３０８の両端で取り出される。前記インダクタ電流３１２（ｘ１）は、インダクタ３０３および直列抵抗器３０２を通って流れる電流として測定される。
【００２１】
一般に、前記ブースト電圧コンバータ、バックブースト電圧コンバータ、およびバック電圧コンバータの各回路について、前記システムは、状態変数ｘ１（インダクタ電流）、ｘ２（コンデンサ電圧）、およびｙ（出力電圧）に関する状態方程式によって特徴付けられる。瞬間デューティ比ｄによって特徴付けられる前記（Ｓ１）スイッチに制御信号が印加される。Ｄが前記瞬間デューティ比ｄの定常値であるとき、ブースト電圧コンバータの定常出力電圧は、前記入力電圧の１／（１−Ｄ）倍である。バック・ブースト・コンバータの定常出力電圧は前記入力電圧のＤ／（１−Ｄ）倍であり、バックコンバータの定常出力電圧は前記入力電圧のＤ倍である。
【００２２】
図４は、図１、２、および３の電圧コンバータ回路を制御するために適した制御回路４００の好適な一実施形態を示している。制御回路４００は、安定性を一動作点にではなく、むしろ、動作の起動時および過渡状態にあるときに予期される動作範囲に亘る動作点のセットに制約する入出力線形化法に適している。電圧コンバータ回路４０２はＤＣ入力電圧４０１（ｕ０）に接続されており、前記デューティ比ｄによって特徴付けられる制御信号４０９に応答して出力電圧４１０（ｙ）を生成する。出力調整回路４０５が電圧コンバータ４０２の負荷抵抗４０６（Ｒ）およびインダクタ電流４１２（ｘ１）を検知して、デルタＥの利得係数４１６（Ｑ）に応じて出力電圧４１０を調整された出力電圧４１５（ｙ'）に調整する。調整された出力電圧４１５およびデルタＥの利得係数４１６が、コントローラ４２０に伝達される。コントローラ４２０が、調整された出力電圧４１５、デルタＥの利得係数４１６、ＤＣ入力電圧４０１、所望の出力電圧４１９（ｙ０）、ならびに、例えば前記負荷抵抗Ｒおよび前記インダクタ電流ｘ１を含む回路パラメータ４１３から、制御信号４０９を生成する。コントローラ４２０が、制御信号４０９を調整して出力電圧４１０を所望の出力電圧４１９に一致させる。
【００２３】
コントローラ４２０および出力調整回路４０５は、メモリ内に格納されたプログラム可能なソフトウェア命令で実施され、出力調整を含む前記コンバータ制御の機能を実行するようにプロセッサによって遂行される、１若しくはそれ以上のデジタル装置によって実施されることが好ましい。別の方法の実施形態では、デジタル方式の実施の代わりにアナログ方式の実施が使用される。この場合、下記に説明する出力調整回路の方法は、アナログ加算器と乗算器とを含むハードウェア機能として実施される。
【００２４】
コントローラ４２０は、任意の所望の制御法を実施することができる。例えば、パルス幅変調（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｅｄ：ＰＷＭ）コントローラを好適に構成することができる。前記ＰＷＭコントローラは、前記デューティ比ｄの電圧コンバータのスイッチ（Ｓ１）を駆動する、前記制御信号を生成する。
【００２５】
後縁変調（ｔｒａｉｌｉｎｇ  ｅｄｇｅ  ｍｏｄｕｌａｔｉｏｎ：ＴＥＭ）およびスイッチオン時間サンプリングによって連続導通モードで動作する電圧コンバータは、ブーストコンバータおよびバック・ブースト・コンバータに関しては、このシステムの線形部分が動作点周辺に右半平面ゼロを有する不安定なゼロダイナミクスを生じさせる。好適な制御の一実施形態において、前記システムの線形部分が左半平面ゼロのみを有するように、ゼロダイナミクスを変更するコントローラ４２０によってスイッチオフ時間サンプリングによる前縁変調（ｌｅａｄｉｎｇ−ｅｄｇｅ  ｍｏｄｕｌａｔｉｏｎ：ＬＥＭ）が実施される。その結果として得られる非線形システムは安定したゼロダイナミクスを有するので、入出力フィードバック線形化法を用いて線形化変換を実行し、それをコンバータへの制御信号入力を規定するために使用することができる。この変換は本来局部的なものであるが、複数のＤＣ−ＤＣ変換について任意の状態空間の動作点の近傍に適用することができる。
【００２６】
ブーストコンバータの好適な一実施形態において、電圧コンバータ回路４０２の代わりにブーストコンバータ回路１００が使用され、コントローラ４２０は前記状態変数のスイッチオフ時間サンプリングによるＬＥＭを使用する。出力調整回路がオフであるとき、Ｑ＝０、ｙ'＝ｙであり、前記ブーストコンバータの動的状態方程式は次の式となる。
【００２７】
【数１】
2015501133.tif 000003
【００２８】
ここで、ｘ１は前記インダクタ電流、ｘ２はコンデンサＣの両端の電圧、ｕ０は前記入力電圧、ｙは前記出力電圧、およびデューティ比ｄは前記制御信号の瞬間デューティ比である。変数の上のドットは、その変数の時間微分を意味する。
【００２９】
所望の出力電圧ｙ０を与えると、等式
【数２】
2015501133.tif 000004
【００３０】
【数３】
2015501133.tif 000005
【００３１】
およびｙ＝ｙ０が解け、定常状態のデューティ比Ｄと共にそれぞれに対応する定常値ｘ１０、ｘ２０が見出される。前記状態空間の平衡点は（ｘ１０、ｘ２０）であり、前記システムをこの平衡点の方へ漸近的に安定させると、ｙはｙ０に漸近的に近づく。
次に、ｘ１０、ｘ２０、およびＤに関する式１に対してテイラー級数線形化が実行される。近似式Ｒｓ＝０、
【数４】
2015501133.tif 000006
、
【数５】
2015501133.tif 000007
、
および
【数６】
2015501133.tif 000008
【００３２】
を使用すると、得られる伝達関数は、次の式が成り立つ場合にのみ、開左半平面にゼロを有する。
【００３３】
【数７】
2015501133.tif 000009
【００３４】
これが、周知の、ブーストコンバータに関するＲｉｄｌｅｙの条件である。
【００３５】
Ｒｉｄｌｅｙの条件の下で、一般にコントローラの利得係数ｋ>０として、比例制御を使用した前記入出力フィードバック線形化法が用いられる。前記入出力フィードバック線形化法から、デューティ比ｄの公式が得られる。
【００３６】
【数８】
2015501133.tif 000010
【００３７】
式５において、その分母が正であり、その近似式
【数９】
2015501133.tif 000011
【００３８】
および
【数１０】
2015501133.tif 000012
【００３９】
が有効であれば、Ｒｉｄｌｅｙの条件が成立する。
【００４０】
一般に、前記コントローラの利得係数が以下の形態を取るように、前記コントローラによって積分利得および微分利得をも実施することができる。
【００４１】
【数１１】
2015501133.tif 000013
【００４２】
ここで、ｋｐ、ｋｉ、ｋｄは、前記コントローラの比例項、積分項、および微分項の利得であり、ｓは複素変数である。例えば、定常偏差を低減するために、積分利得を含めることができる。
【００４３】
前記出力調整回路がデルタＥの利得係数Ｑ>０でオンとなっているとき、前記出力調整回路は、制御の目的で次の式に従って前記コントローラによって使用される出力ｙ'を変化させる。
【００４４】
【数１２】
2015501133.tif 000014
【００４５】
ここで、ｙは、状態方程式（式１）内の出力電圧である。ｘ１は、インダクタ電流のＡＣ項＋ＤＣ項を表している。
【００４６】
【数１３】
2015501133.tif 000015
【００４７】
はほぼ定常状態にある前記ＤＣ項に等しいので、
【数１４】
2015501133.tif 000016
【００４８】
は前記インダクタリップル電流である前記ＡＣ項を表している。前記出力調整回路は、物理的装置の出力電圧ｙのＤＣ成分を変化させず、これは前記所望の出力電圧ｙ０と一致する。その代わりに、前記出力調整回路は、前記コントローラに供給される信号を変化させ、前記出力電圧ｙのダイナミクスに影響を与える。
【００４９】
前記出力調整回路によってＱ>０に修正された状態方程式は、次の式となる。
【００５０】
【数１５】
2015501133.tif 000017
【００５１】
前記近似式Ｒｓ＝０、
【数１６】
2015501133.tif 000018
、
および
【数１７】
2015501133.tif 000019
【００５２】
を使用して、伝達関数Ｇ（ｓ）をもたらす定常状態ｘ１０、ｘ２０、およびＤ に関する式８に対してテイラー級数線形化が実行される。更なる近似式Ｒｃ２＝０およびＲｃＱ＝０、ならびにＲ>Ｑであるとする追加的な仮定により、次の式が成り立つ場合にのみ、前記伝達関数Ｇ（ｓ）がその開左半平面にゼロを有することが容易に示される。
【００５３】
【数１８】
2015501133.tif 000020
【００５４】
式９は、Ｒ>ＱとなるようにＱを選択した出力調整回路によって修正されたブーストコンバータのためのＲｉｄｌｅｙの条件である。式９から、前記出力調整は少なくとも２つの推論を有する。先ず、通常のＲｉｄｌｅｙの条件によって要求されるＲｃの値が低下する。次に、Ｒｃに起因する出力リップルが減少する。
【００５５】
式９においてＲｉｄｌｅｙの条件が成り立つ場合、ブーストコンバータの制御条件を設計するために、入出力線形化法が使用される。コントローラ利得係数ｋ>０のコントローラを使用して、入出力線形化法が次の式のデューティ比をもたらす。
【００５６】
【数１９】
2015501133.tif 000021
【００５７】
である。
【００５８】
特定の所望の出力電圧ｙ０で出力電圧リップルが増加（または減少）すると、Ｑよりも高い（または低い）値を調整してそのシステムを安定させることができる。
【００５９】
好適な一実施形態において、式１０のデューティ比ｄが、前記ブーストコンバータの制御信号として適用される。他の実施形態では、 前記制御信号のデューティ比ｄを決定するために、式１０対して様々な近似式を使用することができる。
【００６０】
前記ブーストコンバータの一実施形態において、
【数２０】
2015501133.tif 000022
【００６１】
ＲｃＱ＝０、およびＱ２＝０を含む第１の近似式が式１０に適用され、次の式によって与えられるデューティ比ｄが得られる。
【００６２】
【数２１】
2015501133.tif 000023
【００６３】
前記ブーストコンバータの別の実施形態では、
【数２２】
2015501133.tif 000024
【００６４】
を含む第２の近似式が式１１に適用され、次の式によって与えられるデューティ比ｄが得られる。
【００６５】
【数２３】
2015501133.tif 000025
【００６６】
式１２は、Ｑ<<Ｒであるときに有効である。
【００６７】
ブーストコンバータの別の１組の実施形態において、前記デューティ比ｄを決定するために式１０、１１、および１２内のＱが次の式によって置換され、
【数２４】
2015501133.tif 000026
【００６８】
前記調整された出力電圧が次の式によって置換される。
【００６９】
【数２５】
2015501133.tif 000027
【００７０】
これらの実施形態では、Ｑ<（Ｒ＋Ｒｃ）となるようにＱが選択される。
【００７１】
バック・ブースト・コンバータの好適な一実施形態において、電圧コンバータ回路４０２の代わりにバック・ブースト・コンバータ回路２００が使用され、コントローラ４２０は前記状態変数のスイッチオフ時間サンプリングによるＬＥＭを使用する。出力調整回路がオフであるとき、Ｑ＝０、ｙ'＝ｙであり、前記ブーストコンバータの動的状態方程式は下記のとおりとなる。
【００７２】
【数２６】
2015501133.tif 000028
【００７３】
ここで、ｘ１は前記インダクタ電流、ｘ２は前記コンデンサＣの両端の電圧、ｕ０は前記入力電圧、ｙは前記出力電圧、およびデューティ比ｄは前記制御信号の瞬間デューティ比である。変数の上のドットは、その変数の時間微分を意味する。
【００７４】
所望の出力電圧ｙ０を与えると、等式
【数２７】
2015501133.tif 000029
、
【数２８】
2015501133.tif 000030
、
およびｙ＝ｙ０が解け、定常状態のデューティ比Ｄと共にそれぞれに対応する定常値ｘ１０、ｘ２０が見出される。前記状態空間の平衡点は（ｘ１０、ｘ２０）であり、前記システムをこの平衡点の方へ漸近的に安定させると、ｙはｙ０に漸近的に近づく。
【００７５】
次に、ｘ１０、ｘ２０、およびＤについて式１５に対してテイラー級数線形化が実施される。近似式Ｒｓ＝０、
【数２９】
2015501133.tif 000031
、
【数３０】
2015501133.tif 000032
、
および
【数３１】
2015501133.tif 000033
【００７６】
を使用すると、得られる伝達関数は、次の式が成り立つ場合にのみ、その開左半平面にゼロを有する。
【００７７】
【数３２】
2015501133.tif 000034
【００７８】
これが、前記バック・ブースト・コンバータのＲｉｄｌｅｙの条件である。
【００７９】
Ｒｉｄｌｅｙの条件の下で、一般にコントローラ利得係数ｋ>０のときの比例利得、積分利得、および微分利得を伴う比例制御を使用した前記入出力フィードバック線形化法が用いられる。前記入出力フィードバック線形化法から、デューティ比ｄの公式が得られる。
【００８０】
【数３３】
2015501133.tif 000035
【００８１】
式１７において、その分母が負であり、その近似式
【数３４】
2015501133.tif 000036
、
【数３５】
2015501133.tif 000037
、
および
【数３６】
2015501133.tif 000038
【００８２】
が有効であれば、Ｒｉｄｌｅｙの条件が成立する。
【００８３】
一般に、前記コントローラ利得係数が以下の形態をとるように、前記コントローラによって積分利得および微分利得をも実施することができる。
【００８４】
【数３７】
2015501133.tif 000039
【００８５】
ここで、ｋｐ、ｋｉ、ｋｄは、前記コントローラの比例項、積分項、および微分項の利得であり、ｓは複素変数である。例えば、定常偏差を低減するために、積分利得を含めることができる。
【００８６】
前記出力調整回路がデルタＥの利得係数Ｑ>０でオンとなっているとき、前記出力調整回路は、制御の目的で次の式に従って前記コントローラによって使用される出力ｙ'を変化させる。
【００８７】
【数３８】
2015501133.tif 000040
【００８８】
ここで、ｙは、状態方程式（式５）内の出力電圧である。ｘ１は、インダクタ電流のＡＣ項およびＤＣ項の両方を表している。
【００８９】
【数３９】
2015501133.tif 000041
【００９０】
はほぼ定常状態にある前記ＤＣ項に等しいので、
【数４０】
2015501133.tif 000042
【００９１】
は前記インダクタリップル電流である前記ＡＣ項を表している。
【００９２】
Ｑ>０の前記出力調整回路によって修正された前記状態方程式は、次の式となる。
【００９３】
【数４１】
2015501133.tif 000043
【００９４】
近似式Ｒｓ＝０、
【数４２】
2015501133.tif 000044
、
および
【数４３】
2015501133.tif 000045
【００９５】
を使用して、伝達関数Ｇ（ｓ）をもたらす定常状態ｘ１０、ｘ２０およびＤに関する式２０に対してテイラー級数線形化が実行される。更なる近似式
【数４４】
2015501133.tif 000046
【００９６】
およびＲｃＱ＝０、ならびにＲ>Ｑであるとする追加的な仮定により、次の式が成り立つ場合にのみ、前記伝達関数Ｇ（ｓ）がその開左半平面にゼロを有することが容易に示される。
【００９７】
【数４５】
2015501133.tif 000047
【００９８】
式２１は、Ｒ>ＱとなるようにＱを選択した出力調整回路によって修正されたバック・ブースト・コンバータのためのＲｉｄｌｅｙの条件である。式２１から、前記出力調整は少なくとも２つの推論を有する。先ず、通常のＲｉｄｌｅｙの条件によって要求されるＲｃの値が低下する。次に、Ｒｃに起因する出力リップルが減少する。
【００９９】
式２１においてＲｉｄｌｅｙの条件が成り立つ場合、バック・ブースト・コンバータの制御条件を設計するために、入出力フィードバック線形化法が使用される。コントローラ利得係数ｋ>０のコントローラを使用して、入出力フィードバック線形化法が次の式のデューティ比をもたらす。
【０１００】
【数４６】
2015501133.tif 000048
である。
【０１０１】
特定の所望の出力電圧ｙ０で出力電圧リップルが増加（または減少）すると、Ｑよりも高い（または低い）値を調整して前記システムを安定させることができる。
【０１０２】
好適な一実施形態において、式２２のデューティ比ｄが、前記バック・ブースト・コンバータの制御信号として適用される。他の実施形態では、 前記制御信号のデューティ比ｄを決定するために、式２２対して様々な近似式を使用することができる。
【０１０３】
前記バック・ブースト・コンバータの一実施形態において、
【数４７】
2015501133.tif 000049
、
ＲｃＱ＝０、およびＱ２＝０を含む第１の近似式が式２２に適用され、次の式によって与えられるデューティ比ｄが得られる。
【０１０４】
【数４８】
2015501133.tif 000050
【０１０５】
前記バック・ブースト・コンバータの別の実施形態では、
【数４９】
2015501133.tif 000051
【０１０６】
を含む第２の近似式が式２３に適用され、次の式によって与えられるデューティ比ｄが得られる。
【０１０７】
【数５０】
2015501133.tif 000052
【０１０８】
式２４は、Ｑ<<Ｒであるときに有効である。
【０１０９】
バック・ブースト・コンバータの別の１組の実施形態において、前記デューティ比ｄを決定するために式２２、２３、および２４内のＱが次の式によって置換され、
【数５１】
2015501133.tif 000053
【０１１０】
前記調整された出力電圧が次の式によって置換される。
【０１１１】
【数５２】
2015501133.tif 000054
【０１１２】
これらの実施形態では、Ｑ<（Ｒ＋Ｒｃ）となるようにＱが選択される。
【０１１３】
バックコンバータの好適な一実施形態において、電圧コンバータ回路４０２の代わりにバックコンバータ回路３００が使用され、コントローラ４２０は前記状態変数のスイッチオフ時間サンプリングによるＬＥＭを使用する。前記出力調整回路がオフであるとき、Ｑ＝０、ｙ'＝ｙであり、前記バックコンバータの動的状態方程式は以下のとおりとなる。
【０１１４】
【数５３】
2015501133.tif 000055
【０１１５】
ここで、ｘ１は前記インダクタ電流、ｘ２はコンデンサＣの両端の電圧、ｕ０は前記入力電圧、ｙは前記出力電圧、およびデューティ比は前記制御信号の瞬間デューティ比である。変数の上のドットは、その変数の時間微分を意味する。
【０１１６】
所望の出力電圧ｙ０を与えると、等式
【数５４】
2015501133.tif 000056
、
【数５５】
2015501133.tif 000057
、
およびｙ＝ｙ０が解け、定常状態のデューティ比Ｄと共にそれぞれに対応する定常値ｘ１０、ｘ２０が見出される。前記状態空間の平衡点は（ｘ１０、ｘ２０）であり、前記システムをこの平衡点の方へ漸近的に安定させると、ｙはｙ０に漸近的に近づく。
【０１１７】
前記バックコンバータは、スイッチオフ時間サンプリングによるＬＥＭまたはスイッチオフ時間サンプリングによるＴＥＭの下で、その伝達関数の開左半平面の−１／ＲｃＣにゼロ点を有する線形システムである。一般にコントローラ利得係数ｋ>０のときの比例利得、積分利得、および微分利得を伴う比例制御を使用した前記入出力フィードバック線形化法が用いられる。スイッチオフ時間サンプリングによるＬＥＭについて、前記入出力フィードバック線形化法から、デューティ比ｄの下記公式が得られる。
【０１１８】
【数５６】
2015501133.tif 000058
【０１１９】
一般に、前記コントローラ利得係数が以下の形態をとるように、前記コントローラによって積分利得および微分利得をも実施することができる。
【０１２０】
【数５７】
2015501133.tif 000059
【０１２１】
ここで、ｋｐ、ｋｉ、ｋｄは、前記コントローラの比例項、積分項、および微分項であり、ｓは複素変数である。例えば、定常偏差を低減するために、積分利得を含めることができる。前記出力調整回路がデルタＥの利得係数Ｑ>０でオンとなっているとき、前記出力調整回路は、制御の目的で次の式に従って前記コントローラによって使用される出力ｙ'を変化させる。
【０１２２】
【数５８】
2015501133.tif 000060
【０１２３】
ここで、ｙは、状態方程式（式２７）内の出力電圧である。ｘ１は、インダクタ電流のＡＣ項およびＤＣ項の両方を表している。ｙ／Ｒはほぼ定常状態にある前記ＤＣ項に等しいので、ｘ１−ｙ／Ｒは前記インダクタリップル電流である前記ＡＣ項を表している。
【０１２４】
前記出力調整回路によってＱ>０で修正された前記状態方程式は、次の式となる。
【０１２５】
【数５９】
2015501133.tif 000061
【０１２６】
このバックコンバータは、その伝達関数内に開左半平面の次の式の点にゼロ点を有する。
【０１２７】
【数６０】
2015501133.tif 000062
【０１２８】
この場合、バックコンバータの制御条件を設計するために、入出力フィードバック線形化法が使用される。コントローラ利得係数ｋ>０のコントローラを使用して、入出力フィードバック線形化法が次の式のデューティ比をもたらす。
【０１２９】
【数６１】
2015501133.tif 000063
【０１３０】
である。
【０１３１】
特定の所望の出力電圧ｙ０で出力電圧リップルが増加（または減少）すると、Ｑよりも高い（または低い）値を調整して前記システムを安定させることができる。
【０１３２】
好適な一実施形態において、式３３のデューティ比ｄが、前記バックコンバータの制御信号として適用される。他の実施形態では、前記制御信号のデューティ比ｄを決定するために、式３３対して様々な近似式を使用することができる。
【０１３３】
前記バックコンバータの一実施形態において、
【数６２】
2015501133.tif 000064
、
ＲｃＱ＝０、およびＱ２＝０を含む第１の近似式が式３３に適用され、次の式によって与えられるデューティ比ｄが得られる。
【０１３４】
【数６３】
2015501133.tif 000065
【０１３５】
前記バックコンバータの別の実施形態では、
【数６４】
2015501133.tif 000066
【０１３６】
を含む第２の近似式が式３４に適用され、次の式によって与えられるデューティ比ｄが得られる。
【０１３７】
【数６５】
2015501133.tif 000067
【０１３８】
式３５は、Ｑ<<Ｒであるときに有効である。
【０１３９】
バックコンバータの別の１組の実施形態において、前記デューティ比ｄを決定するために式３３、３４、および３５内のＱが次の式によって置換され、
【数６６】
2015501133.tif 000068
【０１４０】
前記調整された出力電圧が次の式によって置換される。
【０１４１】
【数６７】
2015501133.tif 000069
【０１４２】
これらの実施形態では、Ｑ<（Ｒ＋Ｒｃ）となるようにＱが選択される。
【０１４３】
バックコンバータの別の方法の実施形態において、バックコンバータ回路３００は、前記状態変数のスイッチオン時間サンプリングによるＴＥＭを使用する。前記状態方程式２７および３１ならびにｄの方程式２８、３３、３４、および３５は、そのままである。
【０１４４】
図５を参照すると、電圧コンバータの動作のための方法５００が提供されている。前記電圧コンバータは、電圧コンバータ回路と、出力調整回路と、コントローラと、入力電圧ｕ０を供給する電圧源とを含んでいる。前記方法は、ステップ５０２で始まり、負荷抵抗を含む前記電圧コンバータ回路のパラメータセットが決定される。ステップ５０３で、初期のコントローラ利得ｋが所定の（比例、積分および微分）利得の値に設定され、前記デルタＥ利得係数Ｑ<Ｒ（ここで、Ｒは前記負荷抵抗）の初期値が設定される。式１３、２５、および３６の実施形態について、Ｑ<（Ｒ＋Ｒｃ）である。ステップ５０５で、前記コントローラが始動し、前記初期デューティ比ｄおよび前記デルタＥ利得係数Ｑの初期値を使用して前記電圧コンバータ回路に前記制御信号を印加する。
【０１４５】
ステップ５０６で、前記回路パラメータセットが動的に測定される。ステップ５０７で、前記パラメータセット、前記コントローラ利得係数ｋ、および前記デルタＥ利得係数Ｑに基づいて、前記デューティ比ｄが動的に調整される。ステップ５０８で、例えば、前記負荷抵抗に対する何らかの変化に基づいて、またはインダクタリップルに基づいて、Ｑを動的に調整することができる。ステップ５０９で、停止条件の決定がなされる。前記停止条件が真であれば、ステップ５１０で、前記電圧コンバータが停止する。前記停止条件が偽であれば、この方法はステップ５０６、５０７、および５０８の実行を継続する。
【０１４６】
出力調整回路を用いないブーストコンバータについて、式４のＲｉｄｌｅｙの条件が満たされるべきである。（１−Ｄ）およびＲが最小値をとる条件において、前記ブーストコンバータは、前記装置が支持できる最大出力およびＲｃの好適な値で動作すべきである。Ｒｃの値は、前記出力電圧および出力電流が低下した場合にのみ低下させることができる。
【０１４７】
前記ブーストコンバータの別の実施形態では、ステップ５０３で、Ｑが以下のように調整される。Ｒｃが前記コンデンサの等価直列抵抗（ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔａｎｃｅ：ＥＳＲ）の定格であるとき、Ｑは下記条件を満たす。
【０１４８】
【数６８】
2015501133.tif 000070
である。
例えば、β>１のある値について次の式が成り立てば、不等式３８が満たされる。
【０１４９】
【数６９】
2015501133.tif 000071
【０１５０】
式３９から、βを一定に保ちながら、次の式について、Ｑの値を新しいＱの値であるＱｎｅｗに調整できることが容易に分かる。
【０１５１】
【数７０】
2015501133.tif 000072
【０１５２】
式４０から、前記係数βが一定のときの前記出力電圧および前記出力負荷電流の変動が求められる。
【０１５３】
出力調整回路を用いないバック・ブースト・コンバータについて、式１６のＲｉｄｌｅｙの条件が満たされるべきである。Ｄが最大値をとり、Ｒが最小値をとる条件において、前記バック・ブースト・コンバータは、前記装置が支持できる最大出力およびＲｃの好適な値で動作すべきである。Ｒｃの値は、前記出力電圧および出力電流が低下した場合にのみ低下させることができる。
【０１５４】
前記バック・ブースト・コンバータの別の実施形態では、ステップ５０３で、Ｑが以下のように調整される。Ｒｃが前記コンデンサの等価直列抵抗（ｅｑｕｉｖａｌｅｎｔ  ｓｅｒｉｅｓ  ｒｅｓｉｓｔａｎｃｅ：ＥＳＲ）の定格であるとき、Ｑは下記条件を満たす。
【０１５５】
【数７１】
2015501133.tif 000073
【０１５６】
例えば、β>１のある値について次の式が成り立てば、不等式４１が満たされる。
【０１５７】
【数７２】
2015501133.tif 000074
【０１５８】
式４２から、βを一定に保ちながら、次の式について、Ｑの値を新しいＱの値であるＱｎｅｗに調整できることが容易に分かる。
【０１５９】
【数７３】
2015501133.tif 000075
【０１６０】
式４０から、前記係数βが一定のときの前記出力電圧および前記出力負荷電流の変動が求められる。
【０１６１】
式４０および４３を導くにあたって、Ｑ<<Ｒの近似がなされ、前記入力電圧ｕ０の変化は考慮されていない。前記入力電圧が一定ではないとき、Ｄの値が変化し、Ｑの調整にも影響が及ぶ。式３８〜４３でもたらされる解析と同様の好適な解析によって、入力電圧が変化するときのＱの調整に関する方程式がもたらされる。
【０１６２】
前記コントローラは、ディスクリート電子回路、ＦＰＧＡ内で実施されるプログラムされた命令セット、デジタル信号プロセッサ内で実施されるプログラムされた命令セット、マイクロプロセッサ、ＡＳＩＣ内で実施されるプログラムされた命令セット、およびこれらの組み合わせから成る群のうちの１つに従って実施される。好適なハードウェアプラットフォームは、クロック回路と、ＣＰＵ（必要な場合）と、前記プログラムされた命令を格納する不揮発性メモリと、中間結果を格納し前記コントローラのために計算されたパラメータを格納する揮発性メモリと、前記コントローラを始動させ、停止させ、および前記コントローラの機能に関連するパラメータを入力する好適な入出力制御装置とを含む。
【０１６３】
前記出力調整回路はまた、ディスクリート電子回路、ＦＰＧＡ内で実施されるプログラムされた命令セット、デジタル信号プロセッサ内で実施されるプログラムされた命令セット、マイクロプロセッサ、ＡＳＩＣ内で実施されるプログラムされた命令セット、およびこれらの組み合わせから成る群のうちの１つに従って実施される。好適なハードウェアプラットフォームは、クロック回路と、ＣＰＵ（必要な場合）と、前記プログラムされた命令を格納する不揮発性メモリと、中間結果を格納し前記出力調整回路のために計算されたパラメータを格納する揮発性メモリと、前記出力調整回路を始動させ、停止させ、および前記出力調整回路の機能に関連するパラメータを入力する好適な入出力制御装置とを含む。
【０１６４】
例えば、好適な一実施形態において、デジタル信号プロセッサをプログラムして前記コントローラおよび前記出力調整回路を開示のとおりに実施するために、前記デジタル信号プロセッサと、コンピュータ可読媒体上に格納されたコンピュータプログラムとが提供されている。動作時の前記デジタル信号プロセッサは、開示のデューティ比の方程式、前記利得ｋ、および実施される電圧コンバータの種類に従って、前記調整後出力ｙ'を決定し、Ｑを決定し、および前記デューティ比ｄで制御信号を提供する機能を実行する。
【０１６５】
デジタル制御の代わりにアナログ制御を利用する一実施形態では、前記コントローラが、ｕ０、ｙ０、ｘ１、Ｑ、およびｙ'としてアナログ入力を有するアナログＰＩＤコントローラによって置換される。出力調整回路は、ブーストコンバータについては式７、バック・ブースト・コンバータについては式１９、およびバックコントローラについては式３７を実施するアナログ回路によって置換され、前記負荷抵抗Ｒおよび電流ｘ１が測定され、それぞれ対応する電圧に変換される。
【０１６６】
また、本開示の出力調整回路は、電力制御回路のリップルを低減するためのアドオン部品とすることができ、この出力調整回路を設計時に追加し、または既存の電力制御回路に対する改造部品として追加することができることを理解すべきである。
【０１６７】
本開示に提示された実施形態は、本発明の実施可能な例として提供することが意図されるが、本発明を限定することは意図されない。例えば、スイッチオフ時間サンプリングによる前縁変調を用いた入出力フィードバック線形化法によって提供される制御法は、制御法の例とすることを目的としている。前記コントローラは、多くの異なる制御理論に基づく任意の制御法を利用することができる。
【図１】
2015501133.tif 000094
【図２】
2015501133.tif 000095
【図３】
2015501133.tif 000096
【図４】
2015501133.tif 000097
【図５】
2015501133.tif 000098
【国際調査報告】
2015501133.tif 000099