(57)【要約】  電子部品は、デプリーションモードトランジスタ、エンハンスメントモードトランジスタ及び抵抗器を備える。デプリーションモードトランジスタは、エンハンスメントモードトランジスタより高い降伏電圧を有する。抵抗器の第１の端子は、エンハンスメントモードトランジスタのソースに電気的に接続されており、抵抗器の第２の端子及びデプリーションモードトランジスタのソースは、それぞれエンハンスメントモードトランジスタのドレインに電気的に接続されている。デプリーションモードトランジスタのゲートは、エンハンスメントモードトランジスタのソースに電気的に接続してもよい。【選択図】  図４Ａ
2015501079.tif 000002
【特許請求の範囲】
【請求項１】
第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタと、
第１の端子及び第２の端子を備える抵抗器とを備え、
前記第２の端子及び前記第２のソースは、前記第１のドレインに電気的に接続されており、前記第１の端子は、前記第１のソースに電気的に接続されている電子部品。
【請求項２】
前記第２のゲートは、前記第１のソースに電気的に接続されている請求項１記載の電子部品。
【請求項３】
前記エンハンスメントモードトランジスタは、低電圧デバイスであり、前記デプリーションモードトランジスタは、高電圧デバイスである請求項１記載の電子部品。
【請求項４】
前記第２の降伏電圧は、前記第１の降伏電圧の少なくとも３倍である請求項１記載の電子部品。
【請求項５】
前記エンハンスメントモードトランジスタ又は前記デプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスである請求項１記載の電子部品。
【請求項６】
前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項１記載の電子部品。
【請求項７】
前記エンハンスメントモードトランジスタは、閾値電圧を有し、前記抵抗器の抵抗値は、前記抵抗器を有さない電子部品に比べて、前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記第１のソースに対する前記第１のドレインの電圧を低下させるために十分小さい請求項１記載の電子部品。
【請求項８】
前記エンハンスメントモードトランジスタは、閾値電圧を有し、
前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタを流れ、
第１の温度において、前記抵抗器の抵抗値は、前記第１の降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい請求項１記載の電子部品。
【請求項９】
前記エンハンスメントモードトランジスタは、閾値電圧を有し、
前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタの前記第２のソースを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタの前記第１のドレインを流れ、
前記抵抗器の抵抗値は、第１の温度において、前記第１の降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい請求項１記載の電子部品。
【請求項１０】
前記第１の温度は、２５℃である請求項９記載の電子部品。
【請求項１１】
前記第１のソースに対する第１のゲートの電圧は、０Ｖである請求項１０記載の電子部品。
【請求項１２】
前記電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第１の温度より高く、前記抵抗器の抵抗値は、前記温度範囲内の全ての温度において、前記第１の降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい請求項９記載の電子部品。
【請求項１３】
前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項１２記載の電子部品。
【請求項１４】
前記エンハンスメントモードトランジスタは、第１の閾値電圧を有し、前記デプリーションモードトランジスタは、第２の閾値電圧を有し、
前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされると、オフ状態漏れ電流が前記デプリーションモードトランジスタの前記第２のソースを流れ、
前記抵抗器の抵抗値は、第１の温度において、前記オフ状態漏れ電流が限界値を超えることを防止するために十分大きい請求項１記載の電子部品。
【請求項１５】
前記第１の温度は、２５℃である請求項１４記載の電子部品。
【請求項１６】
前記第１のソースに対する前記第１のゲートの電圧は、０Ｖである請求項１５記載の電子部品。
【請求項１７】
前記限界値は、電子部品の動作の間、前記第２の閾値電圧の変動が１０Ｖを超えることになる前記デプリーションモードトランジスタにおけるオフ状態漏れ電流の値である請求項１４記載の電子部品。
【請求項１８】
前記電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第１の温度より高く、前記限界値は、温度の関数であり、前記抵抗器の抵抗値は、前記温度範囲内の全ての温度において、前記オフ状態漏れ電流が前記限界値を超えることを防止するために十分大きい請求項１７記載の電子部品。
【請求項１９】
前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項１８記載の電子部品。
【請求項２０】
前記エンハンスメントモードトランジスタは、第１の閾値電圧を有し、前記デプリーションモードトランジスタは、第２の閾値電圧を有し、
前記抵抗器の抵抗値は、前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、２５℃の温度において、前記第２のソースに対する前記第２のゲートの電圧と、前記第２の閾値電圧との間の差が１０Ｖより小さくなるように選択される請求項１記載の電子部品。
【請求項２１】
前記電子部品は、第１の温度以上、第２の温度以下の温度範囲で動作すると定格され、前記第２のソースに対する前記第２のゲートの電圧と、前記第２の閾値電圧との間の差は、前記温度範囲内の全ての温度において、５Ｖより小さい請求項２０記載の電子部品。
【請求項２２】
前記第１の温度は、−５５℃であり、前記第２の温度は、２００℃である請求項２１記載の電子部品。
【請求項２３】
前記デプリーションモードトランジスタの閾値電圧の絶対値は、前記第１の降伏電圧より小さい請求項１記載の電子部品。
【請求項２４】
前記デプリーションモードトランジスタの閾値電圧の絶対値は、約１０Ｖ以上である請求項２３記載の電子部品。
【請求項２５】
前記抵抗器の抵抗値は、１０３Ω乃至１０９Ωである請求項１記載の電子部品。
【請求項２６】
アノード及びカソードを備えるダイオードを更に備え、前記アノードは、前記第１のソース又は前記第２のゲートに電気的に接続されており、前記カソードは、前記第１のドレイン又は前記第２のソースに電気的に接続されている請求項１記載の電子部品。
【請求項２７】
前記ダイオード及び前記デプリーションモードトランジスタは、単一のデバイスに統合されている請求項２６記載の電子部品。
【請求項２８】
前記単一のデバイスは、ＩＩＩ−Ｎデバイスである請求項２７記載の電子部品。
【請求項２９】
第１の閾値電圧及び第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備え、前記第２のソースが前記第１のドレインに電気的に接続されているデプリーションモードトランジスタとを備え、
第１の温度において、第１のバイアス状態における前記エンハンスメントモードトランジスタのオフ状態ドレイン電流が第２のバイアス状態における前記デプリーションモードトランジスタのオフ状態ソース電流より大きく、
前記第１のバイアス状態において、前記第１のソースに対する前記第１のゲートの第１の電圧は、前記第１の閾値電圧より小さく、前記第１のソースに対する前記第２のドレインの第２の電圧は、前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さく、
前記第２のバイアス状態において、前記第２のソースに対する前記第２のゲートの第３の電圧は、前記第２の閾値電圧より小さく、前記第２のゲートに対する前記第２のドレインの第４の電圧は、前記第２の電圧に等しい電子部品。
【請求項３０】
前記第１のバイアス状態において、前記第１の電圧は、０Ｖ以下である請求項２９記載の電子部品。
【請求項３１】
前記第２のバイアス状態において、前記第３の電圧の絶対値は、前記第１の降伏電圧より小さい請求項３０記載の電子部品。
【請求項３２】
前記第１の温度は、２５℃である請求項２９記載の電子部品。
【請求項３３】
第２の温度以上、第３の温度以下の温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第２の温度より高く、前記第１のバイアス状態における前記エンハンスメントモードトランジスタのオフ状態ドレイン電流は、前記温度範囲内の全ての温度において、前記第２のバイアス状態における前記デプリーションモードトランジスタのオフ状態ソース電流より大きい請求項２９記載の電子部品。
【請求項３４】
前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項３３記載の電子部品。
【請求項３５】
前記第２のバイアス状態における前記デプリーションモードトランジスタのオフ状態ソース電流は、前記第１のバイアス状態における前記エンハンスメントモードトランジスタのオフ状態ドレイン電流の０．７５倍より小さい請求項２９記載の電子部品。
【請求項３６】
第２の温度において、第３のバイアス状態における前記エンハンスメントモードトランジスタのオフ状態ドレイン電流は、前記第２のバイアス状態における前記デプリーションモードトランジスタのオフ状態ソース電流より小さく、前記第３のバイアス状態において、前記第１の電圧は、前記第１の閾値電圧より小さく、前記第１のソースに対する第１のドレインの第５の電圧は、前記第１の降伏電圧より小さい請求項２９記載の電子部品。
【請求項３７】
前記第３のバイアス状態において、前記第１の電圧は、０Ｖ以下である請求項３６記載の電子部品。
【請求項３８】
前記第２の温度は、前記第１の温度より低い請求項３６記載の電子部品。
【請求項３９】
第１の端子及び第２の端子を備える電流通過部品を更に備え、前記第１の端子は、前記第１のソース又は前記第２のゲートに電気的に接続されており、前記第２の端子は、前記第１のドレイン又は前記第２のソースに電気的に接続されている請求項３６記載の電子部品。
【請求項４０】
前記電流通過部品は、抵抗器又はダイオードである請求項３９記載の電子部品。
【請求項４１】
前記電流通過部品は、抵抗器及びダイオードを含む請求項３９記載の電子部品。
【請求項４２】
前記第２のゲートは、前記第１のソースに電気的に接続されている請求項２９記載の電子部品。
【請求項４３】
前記エンハンスメントモードトランジスタは、低電圧デバイスであり、前記デプリーションモードトランジスタは、高電圧デバイスである請求項２９記載の電子部品。
【請求項４４】
前記第２の降伏電圧は、前記第１の降伏電圧の少なくとも３倍である請求項２９記載の電子部品。
【請求項４５】
前記エンハンスメントモードトランジスタ又は前記デプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスである請求項２９記載の電子部品。
【請求項４６】
前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項２９記載の電子部品。
【請求項４７】
前記デプリーションモードトランジスタは、ＩＩＩ−Ｎバッファ構造、ＩＩＩ−Ｎチャネル層及びＩＩＩ−Ｎバリア層を含むＩＩＩ−Ｎトランジスタであり、前記バッファ構造には、鉄、マグネシウム又は炭素がドーピングされている請求項２９記載の電子部品。
【請求項４８】
前記ＩＩＩ−Ｎバッファ構造の第１の層は、少なくとも０．８μｍの厚さを有し、Ｆｅ及びＣがドーピングされ、Ｆｅの濃度は、少なくとも８×１０１７ｃｍ−３であり、Ｃの濃度は、少なくとも８×１０１９ｃｍ−３である請求項４７記載の電子部品。
【請求項４９】
第１の降伏電圧及び第１の閾値電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備え、前記第２のソースが前記第１のドレインに電気的に接続されているデプリーションモードトランジスタと、
第１の端子及び第２の端子を備える電流通過部品とを備え、前記第２の端子及び前記第２のソースは、前記第１のドレインに電気的にされており、前記第１の端子は、前記第１のソースに電気的に接続されており、
前記電流通過部品は、前記電流通過部品を有さない電子部品に比べて、前記第１のソースに対する前記第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記第１のソースに対する前記第１のドレインの電圧を低下させるように構成されている電子部品。
【請求項５０】
前記第１のソースに対する第１のゲートの電圧は、０Ｖ以下である請求項４９記載の電子部品。
【請求項５１】
前記電流通過部品は、ダイオードである請求項４９記載の電子部品。
【請求項５２】
前記第１の端子は、アノードであり、前記第２の端子は、カソードである請求項５１記載の電子部品。
【請求項５３】
前記第１の端子は、カソードであり、前記第２の端子は、アノードである請求項５１記載の電子部品。
【請求項５４】
前記ダイオードの立ち上がり電圧又はツェナー降伏電圧は、前記第１の降伏電圧より小さい請求項５１記載の電子部品。
【請求項５５】
第１の温度において、前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記ダイオードを流れる電流は、前記エンハンスメントモードトランジスタの第１のドレインを流れるオフ状態電流より大きい請求項５１記載の電子部品。
【請求項５６】
前記第１の温度は、−５５℃乃至２００℃である請求項５５記載の電子部品。
【請求項５７】
前記ダイオードは、０Ｖより大きい立ち上がり電圧を有し、前記デプリーションモードトランジスタは、０Ｖより小さい閾値電圧を有し、前記ダイオードの立ち上がり電圧又はツェナー降伏電圧は、前記デプリーションモードトランジスタの閾値電圧の絶対値より大きい請求項５１記載の電子部品。
【請求項５８】
前記ダイオード及び前記デプリーションモードトランジスタは、単一のデバイスに統合されている請求項５１記載の電子部品。
【請求項５９】
前記ダイオード及び前記デプリーションモードトランジスタは、それぞれ導電チャネルを備え、前記単一のデバイスは、前記ダイオードの導電チャネル及び前記デプリーションモードトランジスタの導電チャネルの間で共有されるチャネル領域を備える請求項５８記載の電子部品。
【請求項６０】
第１の抵抗端子及び第２の抵抗端子を備える抵抗器を更に備え、前記第１の抵抗端子は、前記第１のソース又は前記第２のゲートに電気的に接続されており、前記第２の抵抗端子は、前記第１のドレイン又は前記第２のソースに電気的に接続されている請求項５８記載の電子部品。
【請求項６１】
前記ダイオードのチャネル及び前記デプリーションモードトランジスタのチャネルは、第１の半導体材料層内にある請求項５１記載の電子部品。
【請求項６２】
第１の抵抗端子及び第２の抵抗端子を備える抵抗器を更に備え、前記第１の抵抗端子は、前記第１のソース又は前記第２のゲートに電気的に接続されており、前記第２の抵抗端子は、前記第１のドレイン又は前記第２のソースに電気的に接続されている請求項５１記載の電子部品。
【請求項６３】
前記第２のゲートは、前記第１のソースに電気的に接続されている請求項４９記載の電子部品。
【請求項６４】
前記エンハンスメントモードトランジスタは、低電圧デバイスであり、前記デプリーションモードトランジスタは、高電圧デバイスである請求項４９記載の電子部品。
【請求項６５】
前記エンハンスメントモードトランジスタ又は前記デプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスである請求項４９記載の電子部品。
【請求項６６】
前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項４９記載の電子部品。
【請求項６７】
前記電流通過部品は、抵抗器である請求項４９記載の電子部品。
【請求項６８】
前記抵抗器の抵抗値は、１０３Ω乃至１０９Ωである請求項６７記載の電子部品。
【請求項６９】
第１の温度において、前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記抵抗器を流れる電流は、前記エンハンスメントモードトランジスタのドレインを流れるオフ状態電流より大きい請求項６７記載の電子部品。
【請求項７０】
前記第１の温度は、−５５℃乃至２００℃である請求項６９記載の電子部品。
【請求項７１】
前記電流通過部品は、ソース、ゲート及びドレインを備える追加的なトランジスタを備え、前記追加的なトランジスタのゲートは、前記追加的なトランジスタのソース又はドレインに電気的に接続されている請求項４９記載の電子部品。
【請求項７２】
前記追加的なトランジスタは、エンハンスメントモードトランジスタである請求項７１記載の電子部品。
【請求項７３】
前記電流通過部品は、第１及び第２の端子を備える第１の抵抗器と、ソース、ゲート及びドレインを備える追加的なトランジスタとを備え、前記第１の抵抗器の第１の端子は、前記電流通過部品の第１の端子であり、前記追加的なトランジスタのドレインは、前記電流通過部品の第２の端子である請求項４９記載の電子部品。
【請求項７４】
前記第１の抵抗器の第２の端子は、前記追加的なトランジスタのゲートに電気的に接続されている請求項７３記載の電子部品。
【請求項７５】
第１及び第２の端子を備える第２の抵抗器を更に備え、前記第２の抵抗器の第１の端子は、前記追加的なトランジスタのソースに電気的に接続され、前記第２の抵抗器の第２の端子は、前記追加的なトランジスタのゲートに電気的に接続されている請求項７４記載の電子部品。
【請求項７６】
前記電流通過部品は、第１及び第２の端子を備える第１の抵抗器と、ソース、ゲート及びドレインを備える追加的なトランジスタとを備え、前記第１の抵抗器の第１の端子は、前記電流通過部品の第２の端子であり、前記追加的なトランジスタのソースは、前記電流通過部品の第１の端子である請求項４９記載の電子部品。
【請求項７７】
前記第１の抵抗器の第２の端子は、前記追加的なトランジスタのゲートに電気的に接続されている請求項７６記載の電子部品。
【請求項７８】
第１及び第２の端子を備える第２の抵抗器を更に備え、前記第２の抵抗器の第１の端子は、前記追加的なトランジスタのドレインに電気的に接続され、前記第２の抵抗器の第２の端子は、前記追加的なトランジスタのゲートに電気的に接続されている請求項７７記載の電子部品。
【請求項７９】
電子部品を製造する方法において、
第１の降伏電圧及び第１の閾値電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタの前記第１のソースに電流通過部品の第１の端子を接続するステップと、
前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタの前記第２のソース及び前記第１のドレインに前記電流通過部品の第２の端子を接続するステップとを有し、
前記電流通過部品は、前記電流通過部品を有さない電子部品に比べて、前記第１のソースに対する前記第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記第１のソースに対する前記第１のドレインの電圧を低下させるように構成されている方法。
【請求項８０】
前記電子部品をパッケージに収容するステップを更に有し、この収容するステップは、前記第２のドレインをパッケージドレイン端子に接続し、前記第１のソースをパッケージソース端子に接続し、前記第１のゲートをパッケージゲート端子に接続することを含む請求項７９記載の方法。
【請求項８１】
前記第２のゲートを前記第１のソースに接続するステップを更に有する請求項７９記載の方法。
【請求項８２】
前記電流通過部品は、ダイオードである請求項７９記載の方法。
【請求項８３】
第１の温度において、前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記ダイオードを流れる電流は、前記エンハンスメントモードトランジスタの第１のドレインを流れるオフ状態電流より大きい請求項８２記載の方法。
【請求項８４】
前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項７９記載の方法。
【請求項８５】
前記電流通過部品は、抵抗器である請求項７９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信頼性が高められるように設計された半導体電子デバイスに関する。
【背景技術】
【０００２】
現在、パワーエレクトロニクス用途に使用される殆どのトランジスタは、通常、シリコン（Ｓｉ）半導体材料から製造されている。パワー用途のための一般的なトランジスタデバイスは、Ｓｉ  ＣｏｏｌＭＯＳ、ＳｉパワーＭＯＳＦＥＴ及びＳｉ絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistors：ＩＧＢＴ）を含む。Ｓｉパワーデバイスは、安価であるが、スイッチング速度が遅く、電気雑音のレベルが高いという短所がある。より最近では、炭化シリコン（ＳｉＣ）パワー素子が、その優れた特性のために注目されている。窒化ガリウム（ＧａＮ）デバイス等のＩＩＩ−Ｎ半導体デバイスは、大きな電流を搬送し、高い電圧をサポートし、極めて低いオン抵抗及び高速スイッチング時間を実現する有力な候補となっている。
【０００３】
従来の殆どのＩＩＩ−Ｎ高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）及びこれに関連するトランジスタデバイスは、ノーマリーオン型（normally on）であり、すなわち、負の閾値電圧を有し、これは、ゼロゲート電圧で電流を流すことができることを意味する。負の閾値電圧を有するこれらのデバイスは、デプリーションモード（depletion-mode：Ｄモード）デバイスとも呼ばれる。パワーエレクトロニクスでは、デバイスが偶発的にオンになることを防止することによってデバイス及び他の回路要素へのダメージを回避するために、ノーマリーオフ型（normally off）デバイス、すなわち、ゼロゲート電圧では電流を実質的に流さない正の閾値電圧を有するデバイスが望ましい。ノーマリーオフ型のデバイスは、一般的にエンハンスメントモード（enhancement-mode：Ｅモード）デバイスとも呼ばれる。
【０００４】
ＩＩＩ−Ｎ高電圧Ｅモードトランジスタの信頼できる構成及び製造は、これまで、非常に困難であった。単一の高電圧Ｅモードトランジスタの１つの代替物として、図１に示す構成のように、高電圧Ｄモードトランジスタを低電圧Ｅモードトランジスタと組合せ、ハイブリッドデバイスを形成することができ、これは、単一の高電圧Ｅモードトランジスタと同様に動作し、多くの場合、図２に示すような単一の高電圧Ｅモードトランジスタと同等又は同様の出力特性を実現することができる。図１のハイブリッドデバイスは、高電圧Ｄモードトランジスタ２３と、低電圧Ｅモードトランジスタ２２とを含み、これらは、オプションとして、パッケージ１０に共に収容され、このパッケージは、ソースリード１１、ゲートリード１２及びドレインリード１３を備える。低電圧Ｅモードトランジスタ２２のソース電極３１及び高電圧Ｄモードトランジスタ２３のゲート電極３５は、電気的に相互に接続され、ソースリード１１に電気的に接続できる。低電圧Ｅモードトランジスタ２２のゲート電極３２は、ゲートリード１２に電気的に接続できる。高電圧Ｄモードトランジスタ２３のドレイン電極３６は、ドレインリード１３に電気的に接続できる。高電圧Ｄモードトランジスタ２３のソース電極３４は、低電圧Ｅモードトランジスタ２２のドレイン電極３３に電気的に接続されている。
【０００５】
ここで言う２つ以上のコンタクト又は他のアイテム、例えば、導電層又は部品が「電気的に接続される」とは、これらが十分な導電性を有する材料によって接続され、各コンタクト又は他のアイテムの電位がバイアス条件によらず、実質的に同じ又は略々同じになることを意味する。
【０００６】
図２のデバイスは、図１のハイブリッドデバイスと同じ又は同様のパッケージに収容された単一の高電圧Ｅモードトランジスタ２１を含む。高電圧Ｅモードトランジスタ２１のソース電極４１は、ソースリード１１に接続でき、高電圧Ｅモードトランジスタ２１のゲート電極４２は、ゲートリード１２に接続でき、高電圧Ｅモードトランジスタ２１のドレイン電極４３は、ドレインリード１３に接続できる。図１のデバイス及び図２のデバイスは、何れも、ソースリード１１に対してゲートリード１２に０Ｖが印加されている場合、ソースリード１１とドレインリード１３との間の高い電圧を阻止し、ソースリード１１に対してゲートリード１２に十分な正電圧が印加されている場合、ドレインリード１３からソースリード１１に電流を流すことができる。
【０００７】
図２の単一の高電圧Ｅモードデバイスに代えて図１のハイブリッドデバイスを用いることができる応用例は多くあるが、図１に示すようなハイブリッドデバイスは、許容可能なレベルの信頼性を実現することが困難であった。そこで、デバイス設計を改善して、信頼性をより高めることが望まれている。
【発明の概要】
【課題を解決するための手段】
【０００８】
一側面として、電子部品を開示する。電子部品は、第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
第１の降伏電圧より大きい第２の降伏電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタと、第１の端子及び第２の端子を備える抵抗器とを備える。第２の端子及び第２のソースは、第１のドレインに電気的に接続されており、第１の端子は、第１のソースに電気的に接続されている。
【０００９】
電子部品は、オプションとして、以下の特徴の１つ以上を含むことができる。第２のゲートは、第１のソースに電気的に接続してもよい。エンハンスメントモードトランジスタは、低電圧デバイスであってもよく、デプリーションモードトランジスタは、高電圧デバイスであってもよい。第２の降伏電圧は、第１の降伏電圧の少なくとも３倍であってもよい。エンハンスメントモードトランジスタ又はデプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスであってもよい。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。エンハンスメントモードトランジスタは、閾値電圧を有していてもよく、抵抗器の抵抗値は、抵抗器を有さない電子部品に比べて、第１のソースに対する第１のゲートの電圧がエンハンスメントモードトランジスタの閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、第１のソースに対する第１のドレインの電圧を低下させるために十分小さくてもよい。エンハンスメントモードトランジスタは、閾値電圧を有していてもよく、第１のソースに対する第１のゲートの電圧がエンハンスメントモードトランジスタの閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流がデプリーションモードトランジスタを流れ、第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流がエンハンスメントモードトランジスタを流れ、第１の温度において、抵抗器の抵抗値は、第１の降伏電圧を第２のオフ状態漏れ電流と第１のオフ状態漏れ電流の差で割った値より小さい。エンハンスメントモードトランジスタは、閾値電圧を有していてもよく、第１のソースに対する第１のゲートの電圧がエンハンスメントモードトランジスタの閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流がデプリーションモードトランジスタの第２のソースを流れ、第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流がエンハンスメントモードトランジスタの第１のドレインを流れ、抵抗器の抵抗値は、第１の温度において、第１の降伏電圧を第２のオフ状態漏れ電流と第１のオフ状態漏れ電流の差で割った値より小さい。第１の温度は、２５℃であってもよい。第１のソースに対する第１のゲートの電圧は、０Ｖであってもよい。電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格してもよく、第２の温度は、第１の温度より低く、第３の温度は、第１の温度より高く、抵抗器の抵抗値は、温度範囲内の全ての温度において、第１の降伏電圧を第２のオフ状態漏れ電流と第１のオフ状態漏れ電流の差で割った値より小さい。第２の温度は、−５５℃であってもよく、第３の温度は、２００℃であってもよい。エンハンスメントモードトランジスタは、第１の閾値電圧を有していてもよく、デプリーションモードトランジスタは、第２の閾値電圧を有していてもよく、第１のソースに対する第１のゲートの電圧がエンハンスメントモードトランジスタの閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされると、オフ状態漏れ電流がデプリーションモードトランジスタの第２のソースを流れ、抵抗器の抵抗値は、第１の温度において、オフ状態漏れ電流が限界値を超えることを防止するために十分大きい。第１の温度は、２５℃であってもよい。第１のソースに対する第１のゲートの電圧は、０Ｖであってもよい。限界値は、電子部品の動作の間、第２の閾値電圧の変動が１０Ｖを超えることになるデプリーションモードトランジスタにおけるオフ状態漏れ電流の値であってもよい。電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格してもよく、第２の温度は、第１の温度より低く、第３の温度は、第１の温度より高く、限界値は、温度の関数であり、抵抗器の抵抗値は、温度範囲内の全ての温度において、オフ状態漏れ電流が限界値を超えることを防止するために十分大きい。第２の温度は、−５５℃であってもよく、第３の温度は、２００℃であってもよい。エンハンスメントモードトランジスタは、第１の閾値電圧を有していてもよく、デプリーションモードトランジスタは、第２の閾値電圧を有していてもよく抵抗器の抵抗値は、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、２５℃の温度において、第２のソースに対する第２のゲートの電圧と、第２の閾値電圧との間の差が１０Ｖより小さくなるように選択される。電子部品は、第１の温度以上、第２の温度以下の温度範囲で動作すると定格してもよく、第２のソースに対する第２のゲートの電圧と、第２の閾値電圧との間の差は、温度範囲内の全ての温度において、５Ｖより小さい。第１の温度は、−５５℃であってもよく、第２の温度は、２００℃であってもよい。デプリーションモードトランジスタの閾値電圧の絶対値は、第１の降伏電圧より小さくてもよい。デプリーションモードトランジスタの閾値電圧の絶対値は、約１０Ｖ以上であってもよい。抵抗器の抵抗値は、１０３Ω乃至１０９Ωである。電子部品は、アノード及びカソードを備えるダイオードを更に備えていてもよく、アノードは、第１のソース又は第２のゲートに電気的に接続されており、カソードは、第１のドレイン又は第２のソースに電気的に接続されている。ダイオード及びデプリーションモードトランジスタは、単一のデバイスに統合してもよい。単一のデバイスは、ＩＩＩ−Ｎデバイスであってもよい。
【００１０】
他の側面として、電子部品を開示する。電子部品は、第１の閾値電圧及び第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備え、第２のソースが第１のドレインに電気的に接続されているデプリーションモードトランジスタとを備える。第１の温度において、第１のバイアス状態におけるエンハンスメントモードトランジスタのオフ状態ドレイン電流は、第２のバイアス状態におけるデプリーションモードトランジスタのオフ状態ソース電流より大きい。第１のバイアス状態において、第１のソースに対する第１のゲートの第１の電圧は、第１の閾値電圧より小さく、第１のソースに対する第２のドレインの第２の電圧は、第１の降伏電圧より大きく、第２の降伏電圧より小さく、第２のバイアス状態において、第２のソースに対する第２のゲートの第３の電圧は、第２の閾値電圧より小さく、第２のゲートに対する第２のドレインの第４の電圧は、第２の電圧に等しい。
【００１１】
電子部品は、オプションとして、以下の特徴の１つ以上を含むことができる。第１のバイアス状態において、第１の電圧は、０Ｖ以下であってもよい。第２のバイアス状態において、第３の電圧の絶対値は、第１の降伏電圧より小さくてもよい。第１の温度は、２５℃であってもよい。電子部品は、第２の温度以上、第３の温度以下の温度範囲で動作すると定格してもよく、第２の温度は、第１の温度より低く、第３の温度は、第２の温度より高く、第１のバイアス状態におけるエンハンスメントモードトランジスタのオフ状態ドレイン電流は、温度範囲内の全ての温度において、第２のバイアス状態におけるデプリーションモードトランジスタのオフ状態ソース電流より大きい。第２の温度は、−５５℃であってもよく、第３の温度は、２００℃であってもよい。第２のバイアス状態におけるデプリーションモードトランジスタのオフ状態ソース電流は、第１のバイアス状態におけるエンハンスメントモードトランジスタのオフ状態ドレイン電流の０．７５倍より小さくてもよい。第２の温度において、第３のバイアス状態におけるエンハンスメントモードトランジスタのオフ状態ドレイン電流は、第２のバイアス状態におけるデプリーションモードトランジスタのオフ状態ソース電流より小さく、第３のバイアス状態において、第１の電圧は、第１の閾値電圧より小さく、第１のソースに対する第１のドレインの第５の電圧は、第１の降伏電圧より小さい。第３のバイアス状態において、第１の電圧は、０Ｖ以下である。第２の温度は、第１の温度より低くてもよい。電子部品は、第１の端子及び第２の端子を備える電流通過部品を更に備えていてもよく、第１の端子は、第１のソース又は第２のゲートに電気的に接続されており、第２の端子は、第１のドレイン又は第２のソースに電気的に接続されている。電流通過部品は、抵抗器又はダイオードであってもよい。電流通過部品は、抵抗器及びダイオードを含んでいてもよい。第２のゲートは、第１のソースに電気的に接続してもよい。エンハンスメントモードトランジスタは、低電圧デバイスであってもよく、デプリーションモードトランジスタは、高電圧デバイスであってもよい。第２の降伏電圧は、第１の降伏電圧の少なくとも３倍であってもよい。エンハンスメントモードトランジスタ又はデプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスであってもよい。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。デプリーションモードトランジスタは、ＩＩＩ−Ｎバッファ構造、ＩＩＩ−Ｎチャネル層及びＩＩＩ−Ｎバリア層を含むＩＩＩ−Ｎトランジスタであってもよく、バッファ構造には、鉄、マグネシウム又は炭素をドーピングしてもよい。ＩＩＩ−Ｎバッファ構造の第１の層は、少なくとも０．８μｍの厚さを有してもよく、Ｆｅ及びＣをドーピングしてもよく、Ｆｅの濃度は、少なくとも８×１０１７ｃｍ−３であり、Ｃの濃度は、少なくとも８×１０１９ｃｍ−３である。
【００１２】
他の側面として、電子部品を開示する。電子部品は、第１の降伏電圧及び第１の閾値電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備え、第２のソースが第１のドレインに電気的に接続されているデプリーションモードトランジスタと、第１の端子及び第２の端子を備える電流通過部品とを備え、第２の端子及び第２のソースは、第１のドレインに電気的にされており、第１の端子は、第１のソースに電気的に接続されている。電流通過部品は、電流通過部品を有さない電子部品に比べて、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、第１のソースに対する第１のドレインの電圧を低下させるように構成されている。
【００１３】
電子部品は、オプションとして以下の特徴の１つ以上を含むことができる。第１のソースに対する第１のゲートの電圧は、０Ｖ以下であってもよい。電流通過部品は、ダイオードであってもよい。第１の端子は、アノードであってもよく、第２の端子は、カソードであってもよい。第１の端子は、カソードであってもよく、第２の端子は、アノードであってもよい。ダイオードの立ち上がり電圧又はツェナー降伏電圧は、第１の降伏電圧より小さくてもよい。第１の温度において、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、ダイオードを流れる電流は、エンハンスメントモードトランジスタの第１のドレインを流れるオフ状態電流より大きくてもよい。第１の温度は、−５５℃乃至２００℃であってもよい。ダイオードは、０Ｖより大きい立ち上がり電圧を有し、デプリーションモードトランジスタは、０Ｖより小さい閾値電圧を有し、ダイオードの立ち上がり電圧又はツェナー降伏電圧は、デプリーションモードトランジスタの閾値電圧の絶対値より大きくてもよい。ダイオード及びデプリーションモードトランジスタは、単一のデバイスに統合してもよい。ダイオード及びデプリーションモードトランジスタは、それぞれ導電チャネルを備えていてもよく、単一のデバイスは、ダイオードの導電チャネル及びデプリーションモードトランジスタの導電チャネルの間で共有されるチャネル領域を備える。電子部品は、第１の抵抗端子及び第２の抵抗端子を備える抵抗器を更に備えていてもよく、第１の抵抗端子は、第１のソース又は第２のゲートに電気的に接続されており、第２の抵抗端子は、第１のドレイン又は第２のソースに電気的に接続されている。ダイオードのチャネル及びデプリーションモードトランジスタのチャネルは、第１の半導体材料層内にあってもよい。電子部品は、第１の抵抗端子及び第２の抵抗端子を備える抵抗器を更に備えていてもよく、第１の抵抗端子は、第１のソース又は第２のゲートに電気的に接続されており、第２の抵抗端子は、第１のドレイン又は第２のソースに電気的に接続されている。第２のゲートは、第１のソースに電気的に接続してもよい。エンハンスメントモードトランジスタは、低電圧デバイスであってもよく、デプリーションモードトランジスタは、高電圧デバイスであってもよい。エンハンスメントモードトランジスタ又はデプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスであってもよい。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。電流通過部品は、抵抗器であってもよい。抵抗器の抵抗値は、１０３Ω乃至１０９Ωであってもよい。第１の温度において、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、抵抗器を流れる電流は、エンハンスメントモードトランジスタのドレイ��を流れるオフ状態電流より大きくてもよい。第１の温度は、−５５℃乃至２００℃であってもよい。電流通過部品は、ソース、ゲート及びドレインを備える追加的なトランジスタを備えていてもよく、追加的なトランジスタのゲートは、追加的なトランジスタのソース又はドレインに電気的に接続されている。追加的なトランジスタは、エンハンスメントモードトランジスタであってもよい。電流通過部品は、第１及び第２の端子を備える第１の抵抗器と、ソース、ゲート及びドレインを備える追加的なトランジスタとを備えていてもよく、第１の抵抗器の第１の端子は、電流通過部品の第１の端子であり、追加的なトランジスタのドレインは、電流通過部品の第２の端子である。第１の抵抗器の第２の端子は、追加的なトランジスタのゲートに電気的に接続してもよい。電流通過部品は、第１及び第２の端子を備える第２の抵抗器を更に備えていてもよく、第２の抵抗器の第１の端子は、追加的なトランジスタのソースに電気的に接続され、第２の抵抗器の第２の端子は、追加的なトランジスタのゲートに電気的に接続される。電流通過部品は、第１及び第２の端子を備える第１の抵抗器と、ソース、ゲート及びドレインを備える追加的なトランジスタとを備えていてもよく、第１の抵抗器の第１の端子は、電流通過部品の第２の端子であり、追加的なトランジスタのソースは、電流通過部品の第１の端子である。第１の抵抗器の第２の端子は、追加的なトランジスタのゲートに電気的に接続してもよい。電流通過部品は、第１及び第２の端子を備える第２の抵抗器を更に備えていてもよく、第２の抵抗器の第１の端子は、追加的なトランジスタのドレインに電気的に接続され、第２の抵抗器の第２の端子は、追加的なトランジスタのゲートに電気的に接続されている。
【００１４】
他の側面として、電子部品を製造する方法を開示する。方法は、第１の降伏電圧及び第１の閾値電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタの第１のソースに電流通過部品の第１の端子を接続するステップと、第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタの第２のソース及び第１のドレインに電流通過部品の第２の端子を接続するステップとを有する。電流通過部品は、電流通過部品を有さない電子部品に比べて、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、第１のソースに対する第１のドレインの電圧を低下させるように構成されている。
【００１５】
方法は、オプションとして以下の特徴の１つ以上を含むことができる。方法は、電子部品をパッケージに収容するステップを更に有していてもよく、この収容するステップは、第２のドレインをパッケージドレイン端子に接続し、第１のソースをパッケージソース端子に接続し、第１のゲートをパッケージゲート端子に接続することを含む。方法は、第２のゲートを第１のソースに接続するステップを更に有していてもよい。電流通過部品は、ダイオードであってもよい。第１の温度において、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より小さくなり、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より大きく、第２の降伏電圧より小さくなるように電子部品がバイアスされたとき、ダイオードを流れる電流は、エンハンスメントモードトランジスタの第１のドレインを流れるオフ状態電流より大きくてもよい。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。電流通過部品は、抵抗器であってもよい。
【００１６】
ここに開示するデバイス及び方法によって、大電力半導体電子デバイスの信頼性を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】従来の電子部品の概略図である。
【図２】従来の電子部品の概略図である。
【図３】トランジスタのドレイン−ソース電流対ゲート−ソース電圧の典型的なプロットをトランジスタ閾値電圧の外挿と共に示すグラフ図である。
【図４Ａ】ハイブリッド電子部品の概略的な回路図である。
【図４Ｂ】デプリーションモードトランジスタの断面図である。
【図５】ハイブリッド電子部品の回路図である。
【図６】ハイブリッド電子部品の回路図である。
【図７】統合型ショットキーダイオードを有するデプリーションモードトランジスタを含むデバイスの平面図（上面図）である。
【図８】図７の破線８に沿ったデバイスの断面図である。
【図９】図７の破線９に沿ったデバイスの断面図である。
【図１０】ハイブリッド電子部品の回路図である。
【図１１】ハイブリッド電子部品の回路図である。
【図１２】電子部品を製造するための例示的プロセスのフローチャートである。
【発明を実施するための形態】
【００１８】
複数の図面に亘って、同様の要素には同様の符号を付している。
【００１９】
デプリーションモードトランジスタ及びエンハンスメントモードトランジスタを含むハイブリッドエンハンスメントモード電子部品を開示する。高電圧デバイスとして構成できるデプリーションモードトランジスタは、低電圧デバイスとして構成できるエンハンスメントモードトランジスタより大きい降伏電圧を有する。オフ状態にバイアスされた場合にハイブリッド電子部品が阻止できる最大電圧は、少なくともデプリーションモードトランジスタの最大阻止電圧又は降伏電圧と同じで大きさである。ここに開示するハイブリッド電子部品の構成によって、従来のハイブリッドデバイスに比べて信頼性及び／又は性能が向上する。幾つかの具体例は、エンハンスメントモードトランジスタに並列に接続された抵抗器を含み、他の具体例は、エンハンスメントモードトランジスタに並列に接続されたダイオードを含む。更に他の具体例では、デプリーションモードトランジスタは、後述するように、エンハンスメントモードトランジスタよりオフ状態漏れ電流が小さくなるように設計又は構成される。
【００２０】
ここで用いる「ハイブリッドエンハンスメントモード電子デバイス又は部品」又は単に「ハイブリッドデバイス又は部品」という用語は、デプリーションモードトランジスタ及びエンハンスメントモードトランジスタによって構成された電子デバイス又は部品を意味し、ここで、デプリーションモードトランジスタは、エンハンスメントモードトランジスタに比べてより高い動作電圧及び／又は降伏電圧を有し、ハイブリッドデバイス又は部品は、デプリーションモードトランジスタの降伏電圧及び／又は動作電圧と同じくらい高い降伏電圧及び／又は動作電圧で単一のエンハンスメントモードトランジスタと同様に動作するように構成される。すなわちハイブリッドエンハンスメントモードデバイス又は部品は、以下の特性を有する少なくとも３つのノードを含む。第１のノード（ソースノード）及び第２のノード（ゲートノード）が同じ電圧に保持されると、ハイブリッドエンハンスメントモードデバイス又は部品は、ソースノードに対して第３のノード（ドレインノード）に印加される正の高電圧（すなわち、エンハンスメントモードトランジスタが阻止できる最大電圧より大きい電圧）を阻止することができる。ゲートノードがソースノードに対して十分な正電圧（すなわち、エンハンスメントモードトランジスタの閾値電圧より高い電圧）に保持されると、ソースノードからドレインノードに電流が流れ、ソースノードに対してドレインノードに十分な正電圧が印加されると、ドレインノードからソースノードに電流が流れる。エンハンスメントモードトランジスタが低電圧デバイスであり、デプリーションモードトランジスタが高電圧デバイスである場合、ハイブリッド部品は、単一の高電圧エンハンスメントモードトランジスタと同様に動作することができる。デプリーションモードトランジスタは、エンハンスメントモードトランジスタの少なくとも２倍、少なくとも３倍、少なくとも５倍、少なくとも１０倍又は少なくとも２０倍の降伏電圧及び／又は最大動作電圧を有することができる。
【００２１】
ここで言う高電圧トランジスタ等の「高電圧デバイス」とは、高電圧スイッチング用途に最適化された電子デバイスである。すなわち、トランジスタがオフになると、トランジスタは、約３００Ｖ以上、約６００Ｖ以上、約１２００Ｖ以上又は約１７００Ｖ以上といった高電圧を阻止でき、トランジスタがオンになると、トランジスタが使用される用途にとって十分低いオン抵抗（ＲＯＮ）を有し、すなわち、実質的な電流がデバイスを通過する際の導電損失が十分小さい。高電圧デバイスは、少なくとも高電圧源又はデバイスが使用されている回路の最大電圧に等しい電圧を阻止できる。高電圧デバイスは、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ又は用途によって必要とされる他の適切な電圧を阻止してもよい。換言すれば、高電圧デバイスは、０Ｖから少なくともＶｍａｘの間のあらゆる電圧を阻止でき、ここで、Ｖｍａｘは、回路又は電源が供給できる最大電圧である。幾つかの具体例では、高電圧デバイスは、０Ｖから少なくとも２＊Ｖｍａｘの間のあらゆる電圧を阻止する。ここで言う低電圧トランジスタ等の「低電圧デバイス」とは、０ＶからＶｌｏｗ（Ｖｌｏｗは、Ｖｍａｘより小さい。）の間の低電圧は阻止できるが、Ｖｌｏｗより高い電圧は阻止できない電子デバイスを意味する。幾つかの具体例では、Ｖｌｏｗは、約｜Ｖｔｈ｜、｜Ｖｔｈ｜より大、２＊｜Ｖｔｈ｜、約３＊｜Ｖｔｈ｜又は約｜Ｖｔｈ｜と３＊｜Ｖｔｈ｜の間であり、ここで、｜Ｖｔｈ｜は、低電圧トランジスタが使用されているハイブリッド部品内に含まれている高電圧デプリーションモードトランジスタ等の高電圧トランジスタの閾値電圧の絶対値である。他の具体例では、Ｖｌｏｗは、約１０Ｖ、約２０Ｖ、約３０Ｖ、約４０Ｖ又は約５Ｖから５０Ｖの間、例えば、約１０Ｖから４０Ｖの間である。更に他の具体例では、Ｖｌｏｗは、約０．５＊Ｖｍａｘ未満、約０．３＊Ｖｍａｘ未満、約０．１＊Ｖｍａｘ未満、約０．０５＊Ｖｍａｘ未満又は約０．０２＊Ｖｍａｘ未満である。
【００２２】
高電圧スイッチングトランジスタが使用される典型的なパワースイッチング用途では、トランジスタは、大部分の状況下で２つの状態のうちの１つである。一般的に「オン状態」と呼ばれる第１の状態では、ソース電極に対するゲート電極の電圧は、トランジスタ閾値電圧より高く、トランジスタを介して実質的な電流が流れる。この状態では、ソースとドレインとの間の電位差は、一般的に低く、通常、数ボルトを超えず、例えば、約０．１〜５Ｖボルトである。一般的に「オフ状態」と呼ばれる第２の状態では、ソース電極に対するゲート電極の電圧は、トランジスタ閾値電圧より低く、オフ状態漏れ電流を除いて、トランジスタを介して実質的な電流は流れない。この第２の状態では、ソースとドレインとの間の電圧は、０Ｖから、幾つかの場合、１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ又はこれ以上の高さの回路高電圧源までの範囲内のどこかにあるが、トランジスタの降伏電圧より小さい。幾つかの応用例では、回路の誘導素子によって、ソースとドレインとの間の電圧が回路高電圧源よりも高くなることもある。更にゲートがオン又はオフに切換えられた直後の短時間、トランジスタが上述した２つの状態の間の遷移モードとなることがある。トランジスタがオフ状態である場合、ソースとドレインとの間で「電圧が阻止されている」と表現される。ここで言う「電圧を阻止する」とは、トランジスタ、デバイス又は部品に亘って電圧が印加されたときに、有意の電流、例えば、通常のオン状態の導通の間の平均動作電流の０．００１倍より大きい電流が、トランジスタ、デバイス又は部品を流れることを防ぐことができるトランジスタ、デバイス又は部品の能力を意味する。換言すれば、トランジスタ、デバイス又は部品が印加されている電圧を阻止している間、トランジスタ、デバイス又は部品を流れる総電流は、通常のオン状態の導通の間の平均の０．００１倍を超えない。
【００２３】
図２のような従来の高電圧Ｅモードトランジスタに代えて図１のハイブリッドエンハンスメントモードデバイスが使用される場合、このハイブリッドデバイスは、以下のように動作する。ハイブリッドデバイスがオン状態の場合、Ｅモードトランジスタのチャネル及びＤモードトランジスタのチャネルの両方に電流が流れ、２つのトランジスタに亘る電圧は、小さく、通常、数ボルト又はこれ以下となる。ハイブリッドデバイスがオフ状態の場合、ハイブリッドデバイスによって阻止された電圧は、ＥモードトランジスタとＤモードトランジスタとの間で分割される。Ｅモードトランジスタは、概ね｜Ｖｔｈ，Ｄ｜とＶｂｒ，Ｅの間の電圧を阻止し、ここで、｜Ｖｔｈ，Ｄ｜は、Ｄモードトランジスタの閾値電圧の絶対値であり、Ｖｂｒ，Ｅは，Ｅモードトランジスタの降伏電圧である。ハイブリッドデバイスに印加される電圧の残りは、高電圧Ｄモードトランジスタによって阻止される。
【００２４】
ハイブリッドデバイスがオフ状態の場合、Ｅモードトランジスタに印加される電圧は、Ｅモード及びＤモードトランジスタにおけるオフ状態漏れ電流のレベルに部分的に依存する。理想的なトランジスタは、オフ状態にバイアスされると電流を全く流さないが、実際のトランジスタは、トランジスタがオン状態にバイアスされたときにトランジスタを流れる電流より通常遙かに小さいオフ状態漏れ電流を流すことがある。トランジスタのオフ状態漏れ電流は、ある電圧を阻止しているときに、トランジスタのドレイン又はソースを流れる電流である。ゲート漏れ電流及び／又は他の電荷トラッピング効果がない場合、オフ状態ソース漏れ電流及びオフ状態ドレイン漏れ電流は、実質的に同じであり、実質的に全てのオフ状態漏れ電流がトランジスタのドレインとソースの間を流れる。ゲート漏れ電流及び／又は他のトラッピング効果がある場合、大部分のオフ状態漏れ電流は、通常、ドレインとソースの間を流れ、又は幾らかのオフ状態漏れ電流がゲートとドレインの間又はゲートとソースの間を流れることがあり、したがって、ソースを流れる漏れ電流と、ドレインを流れる漏れ電流とが異なることがある。しかしながら多くの場合、ソースとドレインの漏れ電流は、互いに大きく異なることはない。例えば、Ｅモードトランジスタ２２のオフ状態ドレイン漏れ電流は、電圧を阻止しているときにドレイン３３を流れる電流であり、Ｅモードトランジスタ２２のオフ状態ソース漏れ電流は、電圧を阻止しているときにソース３１を流れる電流である。Ｄモードトランジスタ２３のオフ状態ドレイン漏れ電流は、電圧を阻止しているときにドレイン３６を流れる電流であり、Ｄモードトランジスタ２３のオフ状態ソース漏れ電流は、電圧を阻止しているときにソース６４を流れる電流である。デバイスのオフ状態漏れ電流は、デバイスに印加されたゲート電圧、ソース電圧及びドレイン電圧に依存する。
【００２５】
図１のハイブリッドデバイスでは、ハイブリッドデバイス（例えば、ハイブリッドデバイスの端子１１、１３の間、端子１１、又は端子１３）を流れるオフ状態漏れ電流は、Ｅモードトランジスタ２２及びＤモードトランジスタ２３の両方を流れる。トランジスタ２２のドレインは、トランジスタ２３のソースに接続されているので、トランジスタ２２のオフ状態ドレイン漏れ電流は、通常、トランジスタ２３のオフ状態ソース漏れ電流と略々同等である。トランジスタ２２、２３の一方がトランジスタ降伏電圧より低いソース−ドレイン電圧によって独立してオフバイアスされ、他方より多くのオフ状態漏れ電流を流そうとすると、他方のトランジスタのバイアスによって、他方のトランジスタは、略々同等のオフ状態漏れ電流が流れるように調整される。
【００２６】
図１に示すような従来のハイブリッドデバイスでは、オフ状態漏れ電流は、Ｄモードトランジスタ２３及びＥモード２２トランジスタの両方に依存し、より大きいオフ状態漏れ電流を流すトランジスタが全体のオフ状態漏れ電流を決定する。ハイブリッドデバイスでは、多くの場合、ＤモードトランジスタがＥモードデバイスより大きなオフ状態漏れ電流に貢献する。
【００２７】
例えば、Ｅモードトランジスタから隔離されたＤモードトランジスタがＶｂｒ，Ｄより小さい電圧を阻止しながら第１のオフ状態ソース漏れ電流を流し、Ｄモードトランジスタから隔離されたＥモードトランジスタが、Ｖｂｒ，Ｅより小さい電圧を阻止しながら第２のオフ状態ドレイン漏れ電流を流すと仮定する。従来のハイブリッドデバイスでは、トランジスタは、第１のソース漏れ電流（Ｄモードトランジスタのソースを流れる漏れ電流）が第２のドレイン漏れ電流（Ｅモードトランジスタのドレインを流れる漏れ電流）より大きくなるように構成される。したがって、Ｅモードトランジスタ２２及びＤモードトランジスタ２３がハイブリッドデバイスとして結合された場合、Ｄモードトランジスタ２３がハイブリッドデバイスのオフ状態漏れ電流を決定する。すなわち、ハイブリッドデバイスのオフ状態ドレイン漏れ電流は、第１のオフ状態ドレイン漏れ電流に略々等しい。
【００２８】
Ｄモードトランジスタ２３がハイブリッドデバイスのオフ状態動作の間のオフ状態ドレイン漏れ電流を決定する場合、Ｅモードトランジスタ２２のドレイン３３の電圧がＥモードトランジスタのドレインーソース電圧を調整してＶｂｒ，Ｅに略々等しくする。この場合、Ｅモードトランジスタ２２は、降伏電圧でバイアスされ、ハイブリッドデバイスのオフ状態動作の間にＥモードトランジスタ２２を流れるドレイン電流は、Ｄモードトランジスタのオフ状態ソース電流と略々等しくなる。
【００２９】
Ｄモードトランジスタの閾値Ｖｔｈ，ＤにおけるＤモードトランジスタのオフ状態ソース漏れ電流がＥモードトランジスタのオフ状態ドレイン漏れ電流より幾らか大きい（すなわち、僅かに大きい）場合、Ｄモードトランジスタのゲート−ソース電圧がＶｔｈ，Ｄより小さく低減されるが、これが−Ｖｂｒ，Ｅを超えたままであれば、Ｅモードトランジスタのオフ状態ドレイン漏れ電流は、Ｄモードトランジスタのオフ状態ソース漏れ電流と同じになる。これらの場合、Ｅモードトランジスタ２２のドレイン３３における電圧がＥモードトランジスタのドレイン−ソース電圧を、Ｖｂｒ，Ｅと｜Ｖｔｈ，Ｄ｜との間であって、通常は、Ｖｂｒ，Ｅに近くなるように調整する。Ｅモードトランジスタのソース３２は、Ｄモードトランジスタのゲート３５に電気的に接続されているので、Ｅモードトランジスタのドレイン−ソース電圧は、Ｄモードトランジスタのソース−ゲート電圧と同じ又は略々同じである。
【００３０】
トランジスタの閾値電圧は、トランジスタのゲート電圧ＶＧＳと、トランジスタを流れる電流ＩＤＳとの間の関係によって決まる。図３は、Ｅモードトランジスタのゲート電圧ＶＧＳとドレイン−ソース電流ＩＤＳとの間の関係の例示的なグラフを示している。ソースに対するドレインの電圧ＶＤＳは、トランジスタのニー電圧（knee voltage）より実質的に大きい電圧であるが、降伏電圧より小さい電圧、例えば、トランジスタ降伏電圧の０．１倍、０．２５倍又は０．５倍となるように一定に保たれる。そして、ソースに対するゲートの電圧ＶＧＳを閾値の下から閾値の上に掃引し、電流及び電圧軸を何れも線形目盛として、ＶＧＳに対するドレイン電流ＩＤＳをプロットした。
【００３１】
図３に示すように、閾値電圧は、電流がそのサブスレッショルド値を実質的に超えて立ち上がっているプロットの部分におけるプロット１６の電圧軸への線形外挿１７によって判定される。線形外挿１７が電圧軸１８に交差する電圧軸１８上の点１９がトランジスタの閾値電圧である。Ｄモードトランジスタでもこの関係は、同様であるが、閾値電圧は、ゼロ未満（図３の縦軸の左側）である。トランジスタは、ＶＧＳに負電圧を印加することによってオフ状態にバイアスされる。
【００３２】
ハイブリッドデバイスのオフ状態動作の間に、Ｄモードトランジスタのゲート−ソース電圧ＶＧＳ，ＤがＤモードトランジスタの閾値電圧Ｖｔｈ，Ｄより低く低下しすぎた場合、又はＥモードトランジスタが降伏電圧Ｖｂｒ，Ｅにバイアスされた場合、ハイブリッドデバイスの動作の信頼性及び／又は性能が低下することがある。特に、Ｄモードデバイスとして高電圧ＩＩＩ−Ｎ  ＨＥＭＴトランジスタを使用している場合、ＩＩＩ−Ｎ  ＨＥＭＴの閾値電圧は、ハイブリッド設計のためのハイブリッドデバイスの動作の間に変動することがあり、この場合、Ｄモードトランジスタのゲート−ソース電圧がＤモードトランジスタの閾値電圧より低く低下しすぎることがある。Ｄモードトランジスタの閾値電圧の大幅な変動、例えば、３Ｖを超える、５Ｖを超える、８Ｖを超える又は１０Ｖを超える変動によって、デバイスの信頼性及び／又は性能が容認できない程に低下することがある。Ｖｔｈ，Ｄを大きく下回る（すなわち、より負である）ゲート−ソース電圧におけるＤモードトランジスタのオフ状態動作によって、閾値電圧変動が大きくなる。更に、Ｅモードトランジスタをその降伏電圧Ｖｂｒ，Ｅで動作させることによって、Ｅモードトランジスタの有効寿命が短くなることがある。
【００３３】
ここで使用するＩＩＩ族窒化物又はＩＩＩ−Ｎ材料、層、デバイス等の用語は、化学量論式ＡｌｘＩｎｙＧａｚＮで表される化合物半導体材料を含む材料又はデバイスを意味し、ｘ＋ｙ＋ｚは、約１である。ＩＩＩ族窒化物又はＩＩＩ−Ｎデバイス、例えば、トランジスタ又はＨＥＭＴでは、導電チャネルは、部分的又は完全にＩＩＩ−Ｎ材料層内に含まれる。
【００３４】
図４Ａは、信頼性及び／又は性能が向上されたハイブリッドデバイス１５の概略的な回路図である。ハイブリッドデバイス１５は、図１のＤモードトランジスタ２３とは異なるように形成又は構成されたＤモードトランジスタ５３を備える。ハイブリッドデバイス１５は、以下に説明するように、オフ状態動作の間、Ｄモードトランジスタ５３のゲート６５に対するソース６４における電圧が｜Ｖｔｈ，Ｄ｜を超えて高くなりすぎることを防止するように構成される。
【００３５】
Ｄモードトランジスタ５３及びＥモードトランジスタ５２は、オプションとして、パッケージ１０に共に収容され、このパッケージは、ソースリード１１、ゲートリード１２及びドレインリード１３を備える。Ｄモードトランジスタ５３の降伏電圧及び／又は動作電圧は、Ｅモードトランジスタ５２に比べて、より大きく、例えば、少なくとも３倍、少なくとも６倍、少なくとも１０倍又は少なくとも２０倍である。Ｄモードトランジスタ５３は、高電圧トランジスタであってもよく、Ｅモードトランジスタ５２は、低電圧トランジスタであってもよい。Ｅモードトランジスタ５２の閾値電圧Ｖｔｈ，Ｅは、０Ｖより大きく、例えば、１Ｖ、１．５Ｖ又は２Ｖより大きく、Ｄモードトランジスタ５３の閾値電圧Ｖｔｈ，Ｄは、０Ｖより小さく、例えば、−２Ｖ、−８Ｖ、−１５Ｖ、−２０Ｖ又は−２４Ｖより小さい。幾つかの場合、閾値電圧がより低い（すなわち、より負の）Ｄモードトランジスタは、より容易に高い信頼度で製造することができる。Ｅモードトランジスタ５２の降伏電圧は、｜Ｖｔｈ，Ｄ｜より大きい。Ｅモードトランジスタ５２のソース電極６１及びＤモードトランジスタ５３のゲート電極６５は、電気的に相互に接続され、更にソースリード１１に電気的に接続してもよい。Ｅモードトランジスタ５２のゲート電極６２は、ゲートリード１２に電気的に接続してもよい。Ｄモードトランジスタ５３のドレイン電極６６は、ドレインリード１３に電気的に接続してもよい。Ｄモードトランジスタ５３のソース電極６４は、Ｅモードトランジスタ５２のドレイン電極６３に電気的に接続されている。
【００３６】
図４Ａのハイブリッドデバイス１５は、ハイブリッドデバイスのオフ状態ドレイン漏れ電流が、例えば、少なくとも１つの温度において、Ｅモードトランジスタ５２によって駆動されるように動作する。例えば、Ｄモードトランジスタ５３は、オフ状態ソース漏れ電流が図１のＤモードトランジスタ２３より小さくなるようにドーピングできる。このように、Ｅモードトランジスタ５２の選択によって、（異なる構成における）Ｄモードトランジスタに流れるオフ状態ソース漏れ電流を（これも異なる構成における）Ｅモードトランジスタ５２に流れるドレイン漏れ電流より小さくすることができ、これによって、ハイブリッドデバイス１５のオフ状態ドレイン漏れ電流は、Ｄモードトランジスタではなく、Ｅモードトランジスタによって決定される。
【００３７】
Ｅモードトランジスタ及びＤモードトランジスタの漏れ電流の間のこの関係は、ハイブリッドデバイス１５の２つのバイアス状態を検討することによって表現できる。Ｅモードトランジスタ及びＤモードトランジスタは、少なくとも１つの温度、例えば、室温（２５℃）において、ハイブリッドデバイスが第１のバイアス状態にバイアスされているときにＥモードトランジスタ５２を流れる、すなわち、Ｅモードトランジスタ５２のドレイン６３を流れるオフ状態漏れ電流が、ハイブリッドデバイスが第２のバイアス状態にバイアスされているときにＤモードトランジスタ５３を流れる、すなわち、Ｄモードトランジスタのソース６４を流れるオフ状態漏れ電流より大きくなるように構成できる。
【００３８】
第１のバイアス状態では、Ｅモードトランジスタ５２のソース６１に対するゲート６２の電圧ＶＧＳ，Ｅは、Ｅモードトランジスタ５２の閾値電圧Ｖｔｈ，Ｅより低く、例えば、Ｖｔｈ，Ｅより少なくとも１Ｖ又は少なくとも２Ｖ低く、又は０Ｖ以下であり、Ｅモードトランジスタ５２のソース６１に対するＤモードトランジスタ５３のドレイン６６の電圧は、Ｖｂｒ，Ｅより高く、Ｄモードトランジスタ５３の降伏電圧Ｖｂｒ，Ｄより低い。第２のバイアス状態では、Ｄモードトランジスタ５３のソース６４に対するゲート６５の電圧ＶＧＳ，Ｄは、Ｖｔｈ，Ｄ以下であり、例えば、Ｖｔｈ，Ｄより少なくとも２Ｖ低く、又はＶｔｈ，ＤとＶｂｒ，Ｅとの間であり、Ｄモードトランジスタ５３のゲート６５に対するドレイン６６の電圧は、第１のバイアス状態で印加されるＥモードトランジスタ５２のソース６１に対するＤモードトランジスタ５３のドレイン６６の電圧に等しい。換言すれば、少なくとも１つの温度において、ハイブリッドデバイス１５の従来のオフ状態動作の間にＥモードトランジスタ５２のドレインとＤモードトランジスタ５３のソースの両方を流れるオフ状態電流は、Ｄモードトランジスタ５３が独立してオフ状態で動作している場合にＤモードトランジスタ５３のソースを流れるオフ状態電流より大きい。
【００３９】
上述したＥモードトランジスタ５２及びＤモードトランジスタ５３のオフ状態電流の関係が満たされている場合、ハイブリッドデバイス１５は、オフ状態で以下のように動作する。Ｅモードトランジスタ５２のソース６１に対してゲート６２に印加される電圧がＥモードトランジスタ５２の閾値電圧Ｖｔｈ，Ｅより小さく、例えば、印加電圧が約０Ｖ又はこれ以下であり、Ｅモードトランジスタ５２のソース６１に対してＤモードトランジスタ５３のドレイン６６に印加される電圧がＤモードトランジスタ５３の降伏電圧より小さい場合、ハイブリッドデバイスは、電圧を阻止し、Ｄモードトランジスタ及びＥモードトランジスタの両方を流れるオフ状態漏れ電流は、極僅かである。Ｄモードトランジスタ５３及びＥモードトランジスタ５２は、直列に接続されているので、Ｅモードトランジスタ５２のドレイン６３の電圧（これは、Ｄモードトランジスタ５３のソース６４の電圧と同等である。）によって、Ｅモードトランジスタ５２を流れる、すなわち、Ｅモードトランジスタのドレイン６３を流れるオフ状態電流及びＤモードトランジスタ５３を流れる、すなわち、Ｄモードトランジスタのソース６４を流れるオフ状態電流が同じ又は略々同じに調整される。
【００４０】
Ｅモードトランジスタ５２のオフ状態電流は、少なくとも図４Ａに示すハイブリッドデバイス１５における通常の変化の範囲内では、ドレイン−ソース電圧の変化によっては実質的に変化しないので、Ｄモードトランジスタ５３のゲート６５に対するソース６４の電圧は、｜Ｖｔｈ，Ｄ｜に等しいか又はこれに近い値になり、Ｄモードトランジスタ５３を流れるオフ状態電流は、Ｄモードトランジスタ５３が独立してオフ状態にバイアスされた場合に、通常、流れるであろうと考えられるオフ状態電流より大きくなる。ハイブリッドデバイス１５のオフ状態動作の間、Ｄモードトランジスタ５３のゲート−ソース電圧は、Ｖｔｈ，Ｄの近く又は約Ｖｔｈ，Ｄに維持されるので、ハイブリッドデバイス１５の信頼性及び／又は性能が向上する。
【００４１】
幾つかの具体例では、Ｅモードトランジスタ５２又はＤモードトランジスタ５３、又はこれらの両方は、ＩＩＩ−Ｎトランジスタ、例えば、ＩＩＩ−Ｎ  ＨＥＭＴ、ＨＦＥＴ、ＭＥＳＦＥＴ、ＪＦＥＴ、ＭＩＳＦＥＴ、ＰＯＬＦＥＴ又はＣＡＶＥＴである。他の具体例では、Ｅモードトランジスタ５２、Ｄモードトランジスタ５３又はこれらの両方は、シリコンベースのトランジスタ、例えば、シリコンパワーＭＯＳＦＥＴである（すなわち、デバイスの半導体材料が主にシリコンから形成されている）。
【００４２】
更に他の具体例では、Ｅモードトランジスタは、シリコンベースのトランジスタであり、Ｄモードトランジスタは、ＩＩＩ−Ｎトランジスタである。ＩＩＩ−Ｎトランジスタは、通常、ＩＩＩ−Ｎチャネル層、例えばＧａＮと、ＩＩＩ−Ｎチャネル層より広いバンドギャップを有するＩＩＩ−Ｎバリア層、例えば、０＜ｘ≦１として、ＡｌｘＧａ１−ｘＮとを含む。チャネル層とバリア層との間の界面の近傍のチャネル層内には、二次元電子ガス（two-dimensional electron gas：２ＤＥＧ）チャネルが誘起される。ソース電極及びドレイン電極は、２ＤＥＧチャネルに接触し、ゲート電極は、トランジスタの一部であるソース電極及びドレイン電極との間のチャネル内の電荷を変調する。ＩＩＩ族窒化物又はＩＩＩ−Ｎデバイスでは、導電チャネルは、ＩＩＩ−Ｎ材料層内に部分的又は完全に含まれる。
【００４３】
例えば、図４ＡのＤモードトランジスタ５３は、図４Ｂに示すようなＤモードトランジスタであってもよい。図４Ｂに示すＩＩＩ−Ｎ  Ｄモードトランジスタは、例えば、シリコン又は炭化シリコンから形成できる基板１００と、ＩＩＩ−Ｎバッファ構造１２０と、例えば、非意図的にドーピングされた又は無ドープＧａＮであってもよいＩＩＩ−Ｎチャネル層１０１と、例えば、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦１）であってもよいＩＩＩ−Ｎバリア層１０２と、ソース６と、ゲート５と、ドレイン７とを備える。ＩＩＩ−Ｎチャネル層１０１内には、チャネル層１０１とバリア層１０２との間の組成の違いに起因して、二次元電子ガス（２ＤＥＧ）チャネル１０９が誘起されている。ＩＩＩ−Ｎバッファ構造１２０は、１つ以上のＩＩＩ−Ｎ層を含む。ソース漏れ電流及び／又はドレイン漏れ電流は、通常、バッファ構造１２０を介してデバイスを流れる。基板１００が浮遊している場合、（すなわち、如何なるＤＣ電源又はＡＣ電源にも接続されていない場合）、バッファ構造１２０内の漏れ電流は、通常、横方向に、すなわち、ソースからドレインの方向に沿って流れる。基板１００の電位が固定されて維持されている場合、漏れ電流は、更に、縦方向に流れることがあり、例えば、ソース６又はドレイン７から基板１００に流れることがある。
【００４４】
図４Ａのハイブリッド部品で使用する場合、図４ＢのＤモードトランジスタの漏れ電流は、バッファ構造１２０のパラメータを調整することによって十分低い値に低減できる。例えば、少なくとも１×１０１８ｃｍ−３の濃度又は少なくとも５×１０１８ｃｍ−３の濃度で鉄（Ｆｅ）がドーピングされたバッファ構造内のドーピング層によって、横方向の漏れ電流を制限できる。更に、バッファ構造内のドーピング層にカーボン（Ｃ）又はマグネシウム（Ｍｇ）をドーピングすることによって、デバイスの横方向の漏れ電流を低減できることに加えて、縦方向の漏れ電流を制限できる。更に、Ｆｅ、Ｃ及び／又はＭｇによってドーピングされたバッファ層の厚さを増加させることによって、デバイスにおける漏れ電流を更に低減することができる。幾つかの具体例では、漏れ電流を十分に低減できるバッファ構造は、少なくとも２μｍ、少なくとも３μｍ、又は少なくとも５μｍの厚さを有し、Ｆｅ及びＣの両方がドーピングされ、Ｆｅの濃度が少なくとも８×１０１７ｃｍ−３であり、Ｃの濃度が少なくとも８×１０１９ｃｍ−３である少なくとも０．８μｍの厚さのＩＩＩ−Ｎ層を含む。横方向の漏れ電流を更に低減するために、バッファ構造にＩＩＩ−Ｎ層を設けることができ、これは、Ｃ濃度を少なくとも８×１０１９ｃｍ−３として炭素ドーピングされ、２ＤＥＧチャネル１０９の下にあり、２ＤＥＧチャネル１０９からの離間距離が１．５μｍ未満、１．２μｍ未満又は１μｍ未満である。
【００４５】
幾つかの具体例では、Ｅモードトランジスタ５２及び／又はＤモードトランジスタ５３は、窒素面、Ｎ面又はＮ極性ＩＩＩ−Ｎデバイスである。窒素面、Ｎ面又はＮ極性ＩＩＩ−Ｎデバイスは、成長基板から最も遠いＮ面又は［０００１ｂａｒ］面を有するように成長されたＩＩＩ−Ｎ材料を含むことができ、又はＩＩＩ−Ｎ材料のＮ面又は［０００１ｂａｒ］面上のソース電極、ゲート電極又はドレイン電極を含むことができる。これに代えて、Ｅモードトランジスタ５２及び／又はＤモードトランジスタ５３は、Ｇａ面、ＩＩＩ族面又はＩＩＩ極性ＩＩＩ−Ｎデバイスであってもよい。Ｇａ面、ＩＩＩ族面又はＩＩＩ極性ＩＩＩ−Ｎデバイスは、成長基板から最も遠いＩＩＩ族面又は［０００１］面を有するように成長されたＩＩＩ−Ｎ材料を含むことができ、又はＩＩＩ−Ｎ材料のＩＩＩ族面又は［０００１］面に上のソース電極、ゲート電極又はドレイン電極を含むことができる。
【００４６】
様々な応用例において、図４Ａのハイブリッドデバイス１５は、例えば、−５５℃〜２００℃又は−４０℃〜１７５℃等のある温度範囲で動作するように構成又は定格（rated）される。しかしながらトランジスタのオフ状態電流は、多くの場合、温度によって異なり、通常、温度の上昇につれて増加する。幾つかの具体例では、上述したＤモードトランジスタ及びＥモードトランジスタのオフ状態電流の間の関係は、この温度範囲内の全ての温度について保たれる。例えば、幾つかの具体例では、ハイブリッドデバイスが動作すると定格される温度範囲は、かなり狭く又は比較的高く、例えば、室温以上であり、この場合、上述した図４ＡのＤモードトランジスタ及びＥモードトランジスタのオフ状態電流の間の関係は、温度範囲内の全ての温度について成立する。
【００４７】
他の具体例では、この関係は、少なくとも第１の温度で成立するが第２の温度では成立しない。例えば、第２の温度では、第３のバイアス状態におけるＥモードトランジスタ５２のオフ状態ドレイン電流が、第１又は第２のバイアス状態におけるＤモードトランジスタ５３のオフ状態ソース電流より小さいことがあり、この場合、第３のバイアス状態では、ＶＧＳ，Ｅは、Ｖｔｈ，Ｅより小さく（例えば、ＶＧＳ，Ｅは、０Ｖ以下であり）、Ｅモードトランジスタのソースに対するドレインの電圧ＶＤＳ，Ｅは、Ｖｂｒ，Ｅより小さい。換言すれば、第２の温度では、ハイブリッドデバイス１５の通常のオフ状態動作の間にＤモードトランジスタ５３のソースを流れるオフ状態電流は、ＥモードトランジスタがＶＤＳ，Ｅ＜Ｖｂｒ，Ｅであるオフ状態で独立して動作している場合にＥモードトランジスタ５２のドレインを流れるオフ状態電流より大きい。第２の温度において、ハイブリッドデバイス１５がオフ状態で動作する場合、Ｅモードトランジスタ５２に印加される電圧ＶＤＳ，Ｅは、Ｖｂｒ，Ｅに略々等しく、これにより、Ｅモードトランジスタ５２のドレインを流れるオフ状態電流は、Ｄモードトランジスタ５３のソースを流れるオフ状態電流に等しく又は略々等しくなる。第１及び第２の温度は、デバイスが動作するように構成又は定格されている温度範囲内にあってもよい。幾つかの場合、第１の温度は、第２の温度より高く、他の場合、第２の温度は、第１の温度より高い。
【００４８】
例えば、シリコンベースのトランジスタのオフ状態漏れ電流は、通常、ＩＩＩ−Ｎのベースのトランジスタよりより高いレートで、温度の関数として増加する。したがって、Ｅモードトランジスタ５２としてシリコンベースのトランジスタが用いられ、Ｄモードトランジスタ５３としてＩＩＩ−Ｎトランジスタが用いられる場合、第１の温度は、第２の温度より高くなることがある。これに代えて、Ｅモードトランジスタ５２としてＩＩＩ−Ｎトランジスタが用いられ、Ｄモードトランジスタ５３としてシリコンベースのトランジスタが用いられる場合、第１の温度は、第２の温度より低くなることがある。また、両方のトランジスタがＩＩＩ−Ｎトランジスタである場合、第１の温度が第２の温度より高いか低いかは、２つのトランジスタのそれぞれの特定の構造に依存する。
【００４９】
幾つかの応用例では、オフ状態においてＶＤＳ，ＥがＶｂｒ，Ｅに略々等しい（又は｜Ｖｔｈ，Ｄ｜より遙かに高い）ある温度におけるハイブリッドデバイス１５の標準動作は、短時間だけ維持することができ、このような温度で長時間動作させると、信頼度及び／又は性能が低下し、又はデバイスが故障してしまう可能性もある。Ｅモードトランジスタのドレイン−ソース電圧ＶＤＳ，Ｅが｜Ｖｔｈ，Ｄ｜を過剰に上回ることを防止するようにハイブリッドデバイスを変更することによって、ハイブリッドデバイスの信頼性及び／又は性能を更に向上させることができる。このような変更の具体例を図５、図６、図１０及び図１１に示す。
【００５０】
それぞれ図５、図６、図１０及び図１１に示すハイブリッド電子部品７５、８５、９５及び９９は、それぞれＤモードトランジスタ７３及びＥモードトランジスタ７２を備え、これらは、オプションとして、パッケージ１０に共に収容され、このパッケージは、ソースリード１１、ゲートリード１２及びドレインリード１３を備える。Ｄモードトランジスタ７３は、Ｅモードトランジスタ７２の降伏電圧Ｖｂｒ，Ｅ及び／又は動作電圧に比べて、より大きい降伏電圧Ｖｂｒ，Ｄ及び／又は動作電圧を有し、例えば、少なくとも３倍又は少なくとも６倍の降伏電圧及び／又は動作電圧を有する。Ｄモードトランジスタ７３は、高電圧トランジスタであってもよく、Ｅモードトランジスタ７２は、低電圧トランジスタであってもよい。Ｅモードトランジスタ７２の閾値電圧Ｖｔｈ，Ｅは、０Ｖより大きく、例えば、１Ｖ、１．５Ｖ又は２Ｖより大きく、Ｄモードトランジスタ７３の閾値電圧Ｖｔｈ，Ｄは、０Ｖより小さく、例えば、−２Ｖ、−８Ｖ、−１５Ｖ、−２０Ｖ又は−２４Ｖより小さい。Ｅモードトランジスタ７２の降伏電圧は、｜Ｖｔｈ，Ｄ｜より大きい。Ｅモードトランジスタ７２のソース電極６１及びＤモードトランジスタ５３のゲート電極６５は、電気的に相互に接続され、更にソースリード１１に電気的に接続してもよい。Ｅモードトランジスタ７２のゲート電極６２は、ゲートリード１２に電気的に接続してもよい。Ｄモードトランジスタ７３のドレイン電極６６をドレインリード１３に電気的に接続してもよい。Ｄモードトランジスタ７３のソース電極６４は、Ｅモードトランジスタ７２のドレイン電極６３に電気的に接続されている。
【００５１】
また、ハイブリッド部品７５、８５、９５、９９は、それぞれ、電流通過デバイス又は部品（以下、「電流通過部品（current-carrying component）」と呼ぶ。）を備え、電流通過部品は、２つの端子を備え、端子の一方は、Ｅモードトランジスタ７２のソース６１に直接接続され（すなわち、端子及びソースとの間に如何なる層、デバイス又は部品も介在することなくソースに接続される。）、端子の他方は、Ｅモードトランジスタのドレイン６３に直接接続される。例えば、電流通過部品は、図５に示すように、抵抗器７４であってもよく、図６に示すように、ダイオード８４であってもよく、図１０及び図１１に示すように、トランジスタ、抵抗器及び／又はダイオードの組合せであってもよい。少なくとも１つの温度において、ハイブリッド部品７５、８５、９５、９９がＶＧＳ，Ｅ＜Ｖｔｈ，Ｅ（例えば、ＶＧＳ，Ｅ≦０Ｖ）によってバイアスされると、電流通過部品は、Ｅモードトランジスタ７２に印加されるドレイン−ソース電圧ＶＤＳ，Ｅ（したがって、Ｄモードトランジスタ７３のゲート−ソース電圧の絶対値｜ＶＧＳ，Ｄ｜）を低下させるように機能し、Ｖｂｒ，ＥとＶｂｒ，Ｄの間の電圧を阻止する。すなわち、少なくとも１つの温度において、ハイブリッド部品７５、８５、９５、９９がオフ状態にバイアスされ、Ｖｂｒ，ＥとＶｂｒ，Ｄの間の電圧を阻止すると、電流通過部品が存在していない点を除けばハイブリッド部品７５、８５、９５、９９と同じ構成のハイブリッド部品に比べて、ＶＤＳ，Ｅが低下する。
【００５２】
図５を参照して説明すると、ハイブリッド部品７５は、オフ状態では以下のように動作する。Ｄモードトランジスタ７３を流れる総合的なオフ状態ソース電流は、Ｅモードトランジスタ７２のドレイン及び抵抗器７４を流れるオフ状態電流の合計と同等又は略々同等であり、したがって、Ｅモードトランジスタ７２のソース６１に対するＥモードトランジスタ７２のドレイン６３の電圧ＶＤＳ，Ｅによって、この状態が確実に維持される。抵抗器の抵抗をＲとすると、抵抗器を流れるオフ状態電流ＩＲは、ＶＤＳ，Ｅ／Ｒと表すことができる。
【００５３】
幾つかの温度では、第１のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より大きいことがあり、他の温度では、第３のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より小さいことがある。第１のバイアス状態では、Ｅモードトランジスタ７２のゲート−ソース電圧ＶＧＳ，Ｅは、Ｖｔｈ，Ｅより低く、例えば、ＶＧＳ，Ｅは、０Ｖより低いことがあり、Ｅモードトランジスタ７２のソース６１に対するＤモードトランジスタ７３のドレイン６６の電圧は、Ｖｂｒ，Ｅより高く、Ｖｂｒ，Ｄより低い。換言すれば、第１のバイアス状態では、ハイブリッド部品７５は、オフ状態にバイアスされ、Ｖｂｒ，ＥとＶｂｒ，Ｄの間の電圧を阻止する。第２のバイアス状態では、Ｄモードトランジスタ７３のソース６４に対するゲート６５の電圧ＶＧＳ，Ｄは、Ｖｔｈ，Ｄ以下であり、例えば、Ｖｔｈ，Ｄより少なくとも２Ｖ低く、又はＶｔｈ，ＤとＶｂｒ，Ｅとの間であり、Ｄモードトランジスタ７３のゲート６５に対するドレイン６６の電圧は、第１のバイアス状態で印加されるＥモードトランジスタ７２のソース６１に対するＤモードトランジスタ７３のドレイン６６の電圧に等しい。第３のバイアス状態では、ＶＧＳ，Ｅは、Ｖｔｈ，Ｅ以下であり、例えば、ＶＧＳ，Ｅは、０Ｖ以下であってもよく、ＶＤＳ，Ｅは、Ｖｂｒ，Ｅより低い。
【００５４】
第１のバイアス状態におけるＥモードトランジスタ７２のオフ状態ソース電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ドレイン電流より大きくなる幾つかの温度におけるハイブリッド部品７５のオフ状態動作の間、ＶＤＳ，Ｅは、｜Ｖｔｈ，Ｄ｜に近く（幾つかの場合、これより小さく）、Ｄモードトランジスタ７３のソースを流れる電流は、Ｅモードトランジスタ７２のオフ状態ドレイン電流及びＩＲの合計に等しくなる。したがって、このような温度では、Ｄモードトランジスタ７３のソースを流れるオフ状態電流は、ＶＧＳ，Ｄ＜Ｖｔｈ，Ｄ及びＶＤＳ，Ｄ＜Ｖｂｒ，Ｄの条件でＤモードトランジスタ７３が独立してオフ状態にバイアスされた場合のＤモードトランジスタ７３のソースを通常流れるオフ状態電流より大きくなることがある。したがって、このような温度でＲの値を低くすると、ＶＤＳ，Ｅを実質的に低下させることなく、Ｄモードトランジスタ７３のソースを流れるオフ状態電流が増加する。ＶＤＳ，Ｅは、｜Ｖｔｈ，Ｄ｜に近いままであるので、動作中のＶＤＳ，Ｅの値が大きいことに起因するＤモードトランジスタ７３の閾値電圧変動が緩和される。
【００５５】
しかしながら、幾つかの場合、Ｄモードトランジスタ７３のゲート−ソース電圧ＶＧＳ，ＤがＶｔｈ，Ｄに近い場合にＤモードトランジスタ７３のソースを流れる大きい電流によって、ハイブリッド部品の動作の間、Ｄモードトランジスタ７３の閾値電圧変動が大きくなることがある（例えば、少なくとも２Ｖ、少なくとも３Ｖ、少なくとも５Ｖ、少なくとも８Ｖ又は少なくとも１０Ｖの閾値電圧変動）。ハイブリッド部品の性能及び／又は信頼性を大きく低下させることがない閾値電圧変動の正確な値は、ハイブリッド部品が使用される特定の応用例に依存する。これに応じて、Ｄモードトランジスタ７３のソースを流れるオフ状態漏れ電流が、Ｄモードトランジスタ７３における閾値電圧変動を過剰に大きくしてしまう値を超えてしまうことを防止するために、十分に大きい抵抗値を有する抵抗器７４を選択することができる。
【００５６】
第３のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より小さくなる温度におけるオフ状態動作の間、ＶＤＳ，Ｅの正確な値は、以下のように、少なくとも部分的に、抵抗器７４の抵抗値Ｒによって定まる。Ｄモードトランジスタ７３のソースを流れるオフ状態電流ＩＤ，ｏｆｆは、Ｅモードトランジスタ７２のドレインを流れるオフ状態電流ＩＥ，ｏｆｆと、ＩＲの合計に等しく、ここで、ＩＲ＝ＶＤＳ，Ｅ／Ｒである。ＶＤＳ，ＥがＶｂｒ，Ｅより小さい場合にＥモードトランジスタ７２を通過できる最大オフ状態ドレイン電流ＩＥ，ｍａｘは、第３のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流に等しい。Ｒ≧Ｖｂｒ，Ｅ／（ＩＤ，ｏｆｆ−ＩＥ，ｍａｘ）のとき、ＩＥ，ｏｆｆ＞ＩＥ，ｍａｘとなり、この場合、Ｅモードトランジスタ７２は、降伏電圧でバイアスされ、ＶＤＳ，Ｅ＝Ｖｂｒ，Ｅとなり、Ｅモードトランジスタ７２は、電流ＩＥ，ｏｆｆを流す。Ｒ＜Ｖｂｒ，Ｅ／（ＩＤ，ｏｆｆ−ＩＥ，ｍａｘ）又はＲ＜Ｖｂｒ，Ｅ／（ＩＤ，ｏｆｆ−ＩＥ，ｏｆｆ）である場合、ＶＤＳ，Ｅは、Ｖｂｒ，Ｅより小さくなり、ハイブリッド部品７５の信頼性を向上させることができる。幾つかの場合、抵抗値を更に低下させてＶＤＳ，Ｅ及び｜ＶＧＳ，Ｄ｜を減少させることによって、信頼性を更に向上させることができる。
【００５７】
例えば、２５℃又は全ての動作温度においてＶＧＳ，ＤとＶｔｈ，Ｄとの間の差が１０Ｖより小さくなるように、例えば、５Ｖ又は３Ｖより小さくなるように、抵抗を選択できる。しかしながらＶＤＳ，Ｅを低下させると、Ｄモードトランジスタ７３のゲート−ソース電圧が増加し（すなわち、より負になり）、この結果、ＩＤ，ｏｆｆが増加する。第１のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より大きくなる温度における動作の場合、Ｄモードトランジスタ７３のソースを流れる大きいオフ状態電流によって、ハイブリッド部品の動作の間、Ｄモードトランジスタ７３の閾値電圧変動が大きくなることがあり（例えば、少なくとも２Ｖ、少なくとも３Ｖ、少なくとも５Ｖ、少なくとも８Ｖ又は少なくとも１０Ｖの閾値電圧変動）、この結果、信頼性が低下する。これに応じて、Ｄモードトランジスタ７３のソースを流れるオフ状態漏れ電流が、Ｄモードトランジスタ７３における閾値電圧変動を過剰に大きくしてしまう値を超えてしまうことを防止するために、十分に大きい抵抗値を有する抵抗器７４を選択することができる。抵抗器７４は、１０２Ωから１０１０Ωの間、例えば、１０３Ωから１０９Ωの間又は１０４Ωから１０８Ωの間の抵抗値を有することができる。幾つかの具体例では、抵抗器７４の抵抗値は、温度によって変化し、例えば、温度が上昇すると、高くなる。
【００５８】
ＶＤＳ，Ｅ＜Ｖｂｒ，ＥのときにＥモードトランジスタ７２のドレインを通過できる最大量を超える全てのオフ状態電流は、抵抗器７４を流れる。幾つかの場合、少なくとも１つの温度において、Ｄモードトランジスタ７３のソースを流れる総合的なオフ状態電流は、ＶＤＳ，Ｅ＜Ｖｂｒ，ＥによってＥモードトランジスタ７２のドレインを通過できる最大のオフ状態電流より遙かに大きく、例えば、少なくとも２倍、少なくとも５倍、少なくとも１０倍、少なくとも５０倍、又は少なくとも１００倍以上である。このような温度では、抵抗器７４を流れる電流は、Ｅモードトランジスタ７２のドレインを流れるオフ状態電流より大きい。
【００５９】
幾つかの具体例では、Ｅモードトランジスタ７２又はＤモードトランジスタ７３、又はこれらの両方は、ＩＩＩ−Ｎトランジスタ、例えば、ＩＩＩ−Ｎ  ＨＥＭＴ、ＨＦＥＴ、ＭＥＳＦＥＴ、ＪＦＥＴ、ＭＩＳＦＥＴ、ＰＯＬＦＥＴ又はＣＡＶＥＴである。他の具体例では、Ｅモードトランジスタ７２、Ｄモードトランジスタ７３又はこれらの両方は、シリコンベースのトランジスタ、例えば、シリコンパワーＭＯＳＦＥＴである（すなわち、デバイスの半導体材料が主にシリコンから形成されている）。
【００６０】
更に他の具体例では、Ｅモードトランジスタ７２は、シリコンベースのトランジスタであり、Ｄモードトランジスタ７３は、ＩＩＩ−Ｎトランジスタである。Ｅモードトランジスタ７２及び／又はＤモードトランジスタ７３は、窒素面、Ｎ面又はＮ極性ＩＩＩ−Ｎデバイスであってもよい。窒素面、Ｎ面又はＮ極性ＩＩＩ−Ｎデバイスは、成長基板から最も遠いＮ面又は［０００１ｂａｒ］面を有するように成長されたＩＩＩ−Ｎ材料を含むことができ、又はＩＩＩ−Ｎ材料のＮ面又は［０００１ｂａｒ］面上のソース電極、ゲート電極又はドレイン電極を含むことができる。これに代えて、Ｅモードトランジスタ５２及び／又はＤモードトランジスタ５３は、Ｇａ面、ＩＩＩ族面又はＩＩＩ極性ＩＩＩ−Ｎデバイスであってもよい。Ｇａ面、ＩＩＩ族面又はＩＩＩ極性ＩＩＩ−Ｎデバイスは、成長基板から最も遠いＩＩＩ族面又は［０００１］面を有するように成長されたＩＩＩ−Ｎ材料を含むことができ、又はＩＩＩ−Ｎ材料のＩＩＩ族面又は［０００１］面に上のソース電極、ゲート電極又はドレイン電極を含むことができる。Ｄモードトランジスタ７３は、０Ｖ未満、例えば、−３Ｖ未満、−５Ｖ未満、−１０Ｖ未満、−１５Ｖ未満又は−２０Ｖ未満の閾値電圧を有する。Ｅモードトランジスタ７２は、０Ｖより大きい、例えば、１Ｖより大きい、１．５Ｖより大きい又は２Ｖより大きい閾値電圧を有する。
【００６１】
幾つかの具体例では、第１のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン漏れ電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース漏れ電流より大きくなる温度は、第３のバイアス状態におけるＥモードトランジスタ７２のオフ状態ドレイン電流が第２のバイアス状態におけるＤモードトランジスタ７３のオフ状態ソース電流より小さくなる温度より高い。例えば、Ｅモードトランジスタ７２がシリコンベースのトランジスタであり、Ｄモードトランジスタ７３がＩＩＩ−Ｎトランジスタである場合、例えば、図４Ｂに示すようなＩＩＩ−Ｎトランジスタを構成する半導体材料の組成又は材料パラメータを調整することによって、ＩＩＩ−Ｎトランジスタのオフ状態ソース電流が、室温（２５℃）において、シリコンベースのトランジスタのオフ状態ソース電流より小さくなるように構成できる。しかしながら、室温より大幅に低い又は高い温度では、シリコンベースのトランジスタのオフ状態電流がＩＩＩ−Ｎトランジスタのオフ状態電流より小さくなることがある。ハイブリッドデバイス７５は、通常、例えば、−５５℃以上２００℃以下、−４０℃以上１７５℃以下等、様々な温度で動作するように構成又は定格される。これに応じて、抵抗器７４の抵抗値は、オフ状態において、ＶＤＳ，Ｅ＜Ｖｂｒ，Ｅとなり、ＩＤ，ｏｆｆが全ての動作温度において電圧変動を引き起こす限界値より小さくなるように選択することができる。また、ＩＤ，ｏｆｆの限界値は、温度に依存し、通常、温度が上昇に伴って高くなることがある。これに応じて、ハイブリッド部品は、より高い温度においてより大きいオフ状態電流を許容できるように構成できる。
【００６２】
図６に示すハイブリッド電子部品８５は、オフ状態動作の間にＶＤＳ，Ｅを低下させることに貢献する電流通過部品がダイオード８４、例えば、ショットキーダイオード又はツェナーダイオードである点以外は、図５と同様である。ハイブリッド部品８５では、ダイオード８４のアノードは、Ｅモードトランジスタ７２のソース６１に接続されており、ダイオード８４のカソードは、Ｅモードトランジスタ７２のドレイン６３に接続されている。ダイオード８４がショットキーダイオードである場合、ハイブリッド部品８５がオフ状態にバイアスされると、ショットキーダイオードは、逆バイアスされ、これに応じて、ダイオード８４にはダイオード逆飽和電流が流れる。ショットキーダイオードの逆飽和電流は、温度に依存するので、ショットキーダイオードを流れる電流の量は、ハイブリッド部品８５の動作温度によって変化する。Ｅモードトランジスタ７２及びＤモードトランジスタ７３の相対的な漏れ電流も温度によって変化し、したがってダイオード８４を通過する電流の最適量も温度によって変化するので、上述のようなショットキーダイオードの逆飽和電流の温度に依存する変化が有利に働くことがある。これに応じて、幾つかの応用例では、ダイオード電流の温度依存性が、高い信頼性を達成するために最適な温度依存性に近付くようにハイブリッド部品８５を設計することができる。他の応用例では、電流通過部品の温度依存性が、高い信頼性を達成するために最適な温度依存性に近付くことを保障するために、図５の抵抗器７４等の抵抗器と並列に接続されたダイオード８４を電流通過部品として用いてもよい。
【００６３】
ダイオード８４としてツェナーダイオード又は直列接続された複数のツェナーダイオードを使用する場合、ツェナーダイオードの立ち上がり電圧（turn-on voltage）ＶＯＮ（又は直列接続された全てのツェナーダイオードの組み合わされた立ち上がり電圧）をＶｂｒ，Ｅより小さくすることができる。ツェナーダイオード８４を設けることによって、ＶＤＳ，Ｅ（したがって、ＶＧＳ，Ｄ）がダイオードの立ち上がり電圧ＶＯＮ（すなわち、ツェナーダイオードの場合、ツェナー電圧）を超えないことを確実にする。したがって、Ｖｂｒ，Ｅより小さい立ち上がり電圧を有するダイオードを用いた場合、動作の間、Ｅモードトランジスタ７２のソース−ドレイン電圧は、Ｖｂｒ，Ｅより低く維持され、デバイス信頼性が向上する。但し、ツェナーダイオードの立ち上がり電圧が低すぎる場合、例えば、｜Ｖｔｈ，Ｄ｜より小さい又は遙かに小さい場合、Ｄモードトランジスタ７３を流れるオフ状態電流が大きくなりすぎ、デバイスの信頼性が低下することがある。
【００６４】
幾つかの具体例では、例えば、ＶＤＳ，Ｅ＜Ｖｂｒ，Ｅにおいて、Ｄモードトランジスタ７３のソースを流れる総合的なオフ状態電流がＥモードトランジスタ７２のドレインを通過できる最大のオフ状態電流より遙かに大きい応用例では、ハイブリッド部品８５がオフのときに順方向にバイアスされるダイオードを使用することができる。この場合、ダイオードのアノードは、Ｅモードトランジスタ７２のドレイン６３に接続され、ダイオードのカソードは、Ｅモードトランジスタ７２のソース６１に接続される。ここで、ダイオードの順方向立ち上がり電圧は、Ｖｂｒ，Ｅより小さい。但し、ダイオードの立ち上がり電圧が低すぎる場合、例えば、｜Ｖｔｈ，Ｄ｜より小さい又は遙かに小さい場合、Ｄモードトランジスタ７３を流れるオフ状態電流が大きくなりすぎ、デバイスの信頼性が低下することがある。
【００６５】
上述のように順方向にバイアスされたダイオードの場合、ＶＤＳ，Ｅ＜Ｖｂｒ，ＥにおいてＥモードトランジスタ７２のドレインを通過できる最大の量を超える全てのオフ状態電流がダイオードを流れる。幾つかの場合、少なくとも１つの温度において、ＶＤＳ，Ｅ＜Ｖｂｒ，ＥのときにＤモードトランジスタ７３を流れる、すなわち、Ｄモードトランジスタのソース６４を流れる総合的なオフ状態電流は、Ｅモードトランジスタ７２を流れる、すなわち、Ｅモードトランジスタのドレイン６３を通過できる最大のオフ状態電流より遙かに大きく、例えば、少なくとも２倍、少なくとも５倍又は少なくとも１０倍の大きさである。このような温度では、ダイオード８４を流れる電流は、Ｅモードトランジスタ７２を流れるオフ状態ドレイン電流より大きい。
【００６６】
上述したようにダイオード８４としてショットキーダイオードを用いる場合、ショットキーダイオード８４は、独立したデバイスであってもよく、図７〜図９に例示するように、Ｄモードトランジスタ７３に統合してもよい。図７は、統合型ショットキーダイオードを有するＤモードＩＩＩ−Ｎトランジスタを含むデバイス１の平面図（上面図）であり、図８及び図９は、それぞれ、図７の破線８、９における断面図である。図８及び図９に示すように、デバイス１は、基板１００上に形成されたＩＩＩ−Ｎチャネル層１０１及びＩＩＩ−Ｎバリア層１０２を備える。ＩＩＩ−Ｎバリア層１０２のバンドギャップは、ＩＩＩ−Ｎチャネル層１０１のバンドギャップより広く、２つの層間の組成の違いによって、チャネル層１０１と、バリア層１０２との間の界面に隣接するチャネル層１０１内に、二次元電子ガス（two-dimensional electron gas：２ＤＥＧ）チャネル１０９が誘起されている。電極６、７は、２ＤＥＧチャネル１０９と接触し、それぞれＤモードトランジスタのソース及びドレインとして機能する。層１０３は、例えば、ＳｉＮ、ＡｌＮ、ＳｉＯｘ、又はこれらの材料の組合せ及び／又は他の酸化物及び窒化物から形成される絶縁層である。層１０３は、下位の半導体材料のための表面パッシベーション層として機能すると共に、領域２０（図８参照）におけるゲート絶縁体として機能する。
【００６７】
図７に示すように、デバイスゲート領域１１１において、デバイス１は、例えば、イオン注入によるドーピングによって、半導体材料がｐ型又は半絶縁性にされた領域７６〜７８を含む。ゲート領域１１１内のドープ領域７６〜７８の間のデバイスの一部（すなわち、イオン注入されていないゲート領域１１１の一部）は、アクセス領域１１０、１１２と共に、全てが２ＤＥＧチャネル１０９を含み、Ｄモードトランジスタのチャネルとして機能する。したがって、Ｄモードトランジスタ電流は、イオン注入領域７６〜７８の間でソース６からドレイン７に（又はドレイン７からソース６に）流れる。
【００６８】
図７及び図８に示すように、電極５は、ゲート領域内の２ＤＥＧチャネル上に形成される。各電極５は、ゲート（図７の８０〜８３）及びフィールドプレート（図７の８６〜８９）を含む。全ての電極５は、例えば、デバイス周辺部２の外部で電気的に接続される。これに代えて、電極５は、ゲート領域１１１の全体に亘って延びる単一の電極であってもよい（図示せず）。図７及び図９に示すように、電極５は、注入領域７６〜７８を少なくとも部分的に覆い、電極５の一部は、注入領域７６〜７８に直接的に接触している。したがって、デバイス１では、アノードとして機能する電極５（Ｄモードトランジスタのゲートとしても機能する。）及びカソードとして機能する電極６（Ｄモードトランジスタのソースとしても機能する。）によって、ショットキーダイオードが形成される。ダイオードを流れる電流は、ソースアクセス領域１１０内の２ＤＥＧの一部を介して、アノードからカソードに（又はカソードからアノードに）流れる。これに応じて、ソースアクセス領域１１０の２ＤＥＧチャネル１０９の一部は、ショットキーダイオード及びＤモードトランジスタの両方の電流のためのチャネル（又はチャネルの少なくとも一部）として機能する。換言すれば、デバイス１のショットキーダイオード及びＤモードトランジスタは、共通のチャネルを共有する。
【００６９】
図６に示すように、（ゲート６５がＥモードトランジスタ７２のソース６１に接続されているため）ダイオード８４のアノードは、Ｄモードトランジスタ７３のゲート６５に電気的に接続され、（ソース６４がＥモードトランジスタ７２のドレイン６３に接続されているため）ダイオード８４のカソードは、Ｄモードトランジスタ７３のソース６４に電気的に接続される。したがって、図７〜図９のデバイス１のダイオードをＤモードトランジスタに統合しても、デバイス１を図６に示すＤモードトランジスタ７３及びダイオード８４のために用いる場合、統合されたダイオードは、図６に示されているように効果的に構成される。幾つかの具体例では、図６のハイブリッド部品８５において、ダイオード８４及びＤモードトランジスタ７３は、図７〜図９に示すように、単一のデバイス１として統合され、ハイブリッド部品は、更に、図５に示すようなＥモードトランジスタ７２に並列に接続された抵抗器を含む。
【００７０】
幾つかの具体例では、図６のダイオード８４は、図７〜図９に示すデバイス１と同様にＤモードトランジスタ７３に統合されるが、ダイオード８４及びＤモードトランジスタ７３は、共通のチャネルを共有しない。この場合も、ダイオード８４及びＤモードトランジスタ７３は、同じ半導体チップ上に互いに隣接して形成されるが、ダイオードのアノードは、Ｄモードトランジスタのゲートに隣接して形成され、このゲートに電気的に接続され、ダイオードのカソードは、Ｄモードトランジスタのソースに隣接して形成され、このソースに電気的に接続される。ダイオード及びＤモードトランジスタのチャネルは、何れも同じ材料層内にあり、互いに隣接することができるが、この場合、ダイオードのチャネルとＤモードトランジスタのチャネルは、如何なる部分においても共有されない。
【００７１】
図１０及び図１１は、トランジスタ及び抵抗器の組合せを含む電流通過部品を採用したハイブリッド電子部品９５、９９を示している。図１０に示すように、電流通過部品は、エンハンスメントモードトランジスタ９１と、オプションである抵抗器９２、９３とを備える。電流通過部品の２つの端子の一方として機能するエンハンスメントモードトランジスタ９１のソースは、Ｅモードトランジスタ７２のソース６１に接続されている。電流通過部品の２つの端子の他方として機能する抵抗器９３の第１の端子は、Ｅモードトランジスタ７２のドレイン６３に接続されている。抵抗器９３の反対側の端子は、抵抗器９２の第１の端子及びエンハンスメントモードトランジスタ９１のゲートに接続されている。抵抗器９２の第２の端子は、エンハンスメントモードトランジスタ９１のドレインに接続されている。抵抗器９２、９３の相対的な抵抗値及びエンハンスメントモードトランジスタ９１のサイズ、幾何学的形状及び／又は閾値電圧は、オフ状態動作の間にＥモードトランジスタ７２に印加されるドレイン−ソース電圧が最適化されるように選択できる。抵抗器９２、９３は、Ｅモードトランジスタ７２のドレイン６３と、エンハンスメントモードトランジスタ９１のドレインとの間で電圧を分割し、エンハンスメントモードトランジスタ９１のゲートに電圧を供給する。これに応じて、これらの相対的な抵抗値は、エンハンスメントモードトランジスタ９１に適切な動作ゲート電圧を供給するように選択される。エンハンスメントモードトランジスタ９１の動作に適当なゲート電圧の特定の値は、エンハンスメントモードトランジスタ９１の特定の設計に依存する。
【００７２】
抵抗器９３を設けない場合（図示せず）、エンハンスメントモードトランジスタ９１のゲート及び抵抗器９２の第１の端子を接続して電流通過部品の端子を形成し、これをＥモードトランジスタ７２のドレイン６３に接続する。抵抗器９２を設けない場合（図示せず）、エンハンスメントモードトランジスタ９１のゲート及びドレインを相互に接続する。両方の抵抗器９２、９３を設けない場合（図示せず）、エンハンスメントモードトランジスタ９１のゲート及びドレインを相互に接続して電流通過部品の端子を形成し、これをＥモードトランジスタ７２のドレイン６３に接続する。
【００７３】
図１１に示す電流通過部品は、デプリーションモードトランジスタ９６と、オプションである抵抗器９７、９８とを備える。電流通過部品の２つの端子の一方として機能するデプリーションモードトランジスタ９６のドレインは、Ｅモードトランジスタ７２のドレイン６３に接続されている。電流通過部品の２つの端子の他方として機能する抵抗器９７の第１の端子は、Ｅモードトランジスタ７２のソース６１に接続されている。抵抗器９７の反対側の端子は、抵抗器９８の第１の端子及びデプリーションモードトランジスタ９６のゲートに接続されている。抵抗器９８の第２の端子は、デプリーションモードトランジスタ９６のソースに接続されている。抵抗器９７、９８の相対的な抵抗値及びデプリーションモードトランジスタ９６のサイズ、幾何学的形状及び／又は閾値電圧は、オフ状態動作の間にＥモードトランジスタ７２に印加されるドレイン−ソース電圧が最適化されるように選択できる。
【００７４】
抵抗器９７を設けない場合（図示せず）、デプリーションモードトランジスタ９６のゲート及び抵抗器９８の第１の端子を接続して電流通過部品の端子を形成し、これをＥモードトランジスタ７２のソース６１に接続する。抵抗器９８を設けない場合（図示せず）、デプリーションモードトランジスタ９６のゲート及びソースを相互に接続する。両方の抵抗器９７、９８を設けない場合（図示せず）、エンハンスメントモードトランジスタ９１のゲート及びソースを相互に接続して電流通過部品の端子を形成し、これをＥモードトランジスタ７２のソース６１に接続する。
【００７５】
図１２は、上述した電子部品、例えば、ハイブリッドデバイスの１つを製造するための例示的プロセス１２００のフローチャートである。
【００７６】
まず、電流通過デバイスの第１の端子をエンハンスメントモードトランジスタの第１のソースに電気的に接続する（ステップ１２０２）。電流通過デバイスは、例えば、（例えば、図５及び図６に示すような）抵抗器又はダイオードであってもよい。エンハンスメントモードトランジスタは、第１の降伏電圧及び第１の閾値電圧を有する。エンハンスメントモードトランジスタは、第１のソース、第１のゲート及び第１のドレインを備える。
【００７７】
次に、電流通過部品の第２の端子を第１のドレイン及びデプリーションモードトランジスタの第２のソースに接続する（ステップ１２０４）。デプリーションモードトランジスタは、第１の降伏電圧より大きい第２の降伏電圧を有する。デプリーションモードトランジスタは、第２の閾値電圧を有する。デプリーションモードトランジスタは、第２のソース、第２のゲート及び第２のドレインを備える。エンハンスメントモードトランジスタは、シリコンベースのトランジスタであってもよく、デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタであってもよい。
【００７８】
電流通過部品は、第１のソースに対する第１のゲートの電圧が第１の閾値電圧より低く、第１のソースに対する第２のドレインの電圧が第１の降伏電圧より高く及び第２の降伏電圧より低くなるように電子部品がバイアスされたときに、電流通過部品がない電子部品に比べて、第１のソースに対する第１のドレインの電圧を低下させるように構成されている。この電圧の低下は、例えば、（図１０及び図１１に示すように）電流通過部品を抵抗器若しくはダイオード、又は抵抗器及びダイオードの組合せとすることによって達成できる。
【００７９】
多くの場合、デプリーションモードトランジスタの第２のゲートをエンハンスメントモードトランジスタの第１のソースに接続する（ステップ１２０６）。これに代えて、第２のゲートは、エンハンスメントモードトランジスタの第１のソースに接続された１つ以上の他の電流通過デバイスに接続してもよい。
【００８０】
オプションとして、エンハンスメントモードトランジスタ及びデプリーションモードトランジスタを含む電子部品を１つのパッケージに収容してもよい。パッケージへの部品の収容は、第２のドレインをパッケージドレイン端子に接続すること、第１のソースをパッケージソース端子に接続すること、及び第１のゲートをパッケージゲート端子に接続することを含む。
【００８１】
幾つかの具体例について説明した。但し、ここに開示した技術及びデバイスの思想及び範囲から逸脱することなく、様々な変更を加えることができることは明らかである。例えば、様々な２端子の電流通過部品を並列に接続して、単一の２端子の電流通過部品を形成し、動作温度の全体に亘って、単一の２端子の電流通過部品を流れる電流の温度依存性を最適化してもよい。また、例えば、ＤＣ及び／又はＡＣゲート電流の量が測定可能である場合、Ｄモードトランジスタのドレインのオフ状態電流は、ソースのオフ状態電流より大きくてもよい。このような場合、Ｄモードトランジスタを流れる総合的なオフ状態電流をオフ状態ドレイン電流とみなしてもよい。したがって、他の具体例も特許請求の範囲に含まれる。
【図１】
2015501079.tif 000003
【図２】
2015501079.tif 000004
【図３】
2015501079.tif 000005
【図４Ａ】
2015501079.tif 000006
【図４Ｂ】
2015501079.tif 000007
【図５】
2015501079.tif 000008
【図６】
2015501079.tif 000009
【図７】
2015501079.tif 000010
【図８】
2015501079.tif 000011
【図９】
2015501079.tif 000012
【図１０】
2015501079.tif 000013
【図１１】
2015501079.tif 000014
【図１２】
2015501079.tif 000015
【手続補正書】
【提出日】平成26年6月5日(2014.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタと、
第１の端子及び第２の端子を備える抵抗器とを備え、
前記第２の端子及び前記第２のソースは、前記第１のドレインに電気的に接続されており、前記第１の端子は、前記第１のソースに電気的に接続されている電子部品。
【請求項２】
前記第２のゲートは、前記第１のソースに電気的に接続されている請求項１記載の電子部品。
【請求項３】
前記エンハンスメントモードトランジスタは、低電圧デバイスであり、前記デプリーションモードトランジスタは、高電圧デバイスである請求項１又は２記載の電子部品。
【請求項４】
前記第２の降伏電圧は、前記第１の降伏電圧の少なくとも３倍である請求項１又は２記載の電子部品。
【請求項５】
前記エンハンスメントモードトランジスタ又は前記デプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスである請求項１又は２記載の電子部品。
【請求項６】
前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項１又は２記載の電子部品。
【請求項７】
前記エンハンスメントモードトランジスタは、閾値電圧を有し、前記抵抗器の抵抗値は、前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記第１のソースに対する前記第１のドレインの電圧を低下させるために十分小さい請求項１又は２記載の電子部品。
【請求項８】
前記エンハンスメントモードトランジスタは、閾値電圧を有し、
前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタを流れ、
第１の温度において、前記抵抗器の抵抗値は、前記第１の降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい請求項１又は２記載の電子部品。
【請求項９】
前記エンハンスメントモードトランジスタは、閾値電圧を有し、
前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタの前記第２のソースを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタの前記第１のドレインを流れ、
前記抵抗器の抵抗値は、第１の温度において、前記第１の降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい請求項１又は２記載の電子部品。
【請求項１０】
前記第１の温度は、２５℃である請求項９記載の電子部品。
【請求項１１】
前記第１のソースに対する第１のゲートの電圧は、０Ｖである請求項１０記載の電子部品。
【請求項１２】
前記電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第１の温度より高く、前記抵抗器の抵抗値は、前記温度範囲内の全ての温度において、前記第１の降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい請求項９記載の電子部品。
【請求項１３】
前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項１２記載の電子部品。
【請求項１４】
前記エンハンスメントモードトランジスタは、第１の閾値電圧を有し、前記デプリーションモードトランジスタは、第２の閾値電圧を有し、
前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされると、オフ状態漏れ電流が前記デプリーションモードトランジスタの前記第２のソースを流れ、
前記抵抗器の抵抗値は、第１の温度において、前記オフ状態漏れ電流が限界値を超えることを防止するために十分大きい請求項１又は２記載の電子部品。
【請求項１５】
前記第１の温度は、２５℃である請求項１４記載の電子部品。
【請求項１６】
前記第１のソースに対する前記第１のゲートの電圧は、０Ｖである請求項１５記載の電子部品。
【請求項１７】
前記限界値は、電子部品の動作の間、前記第２の閾値電圧の変動が１０Ｖを超えることになる前記デプリーションモードトランジスタにおけるオフ状態漏れ電流の値である請求項１４記載の電子部品。
【請求項１８】
前記電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第１の温度より高く、前記限界値は、温度の関数であり、前記抵抗器の抵抗値は、前記温度範囲内の全ての温度において、前記オフ状態漏れ電流が前記限界値を超えることを防止するために十分大きい請求項１７記載の電子部品。
【請求項１９】
前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項１８記載の電子部品。
【請求項２０】
前記エンハンスメントモードトランジスタは、第１の閾値電圧を有し、前記デプリーションモードトランジスタは、第２の閾値電圧を有し、
前記抵抗器の抵抗値は、前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、２５℃の温度において、前記第２のソースに対する前記第２のゲートの電圧と、前記第２の閾値電圧との間の差が１０Ｖより小さくなるように選択される請求項１又は２記載の電子部品。
【請求項２１】
前記電子部品は、第１の温度以上、第２の温度以下の温度範囲で動作すると定格され、前記第２のソースに対する前記第２のゲートの電圧と、前記第２の閾値電圧との間の差は、前記温度範囲内の全ての温度において、５Ｖより小さい請求項２０記載の電子部品。
【請求項２２】
前記第１の温度は、−５５℃であり、前記第２の温度は、２００℃である請求項２１記載の電子部品。
【請求項２３】
前記デプリーションモードトランジスタの閾値電圧の絶対値は、前記第１の降伏電圧より小さい請求項１又は２記載の電子部品。
【請求項２４】
前記デプリーションモードトランジスタの閾値電圧の絶対値は、約１０Ｖ以上である請求項２３記載の電子部品。
【請求項２５】
前記抵抗器の抵抗値は、１０３Ω乃至１０９Ωである請求項１又は２記載の電子部品。
【請求項２６】
アノード及びカソードを備えるダイオードを更に備え、前記アノードは、前記第１のソース又は前記第２のゲートに電気的に接続されており、前記カソードは、前記第１のドレイン又は前記第２のソースに電気的に接続されている請求項１又は２記載の電子部品。
【請求項２７】
前記ダイオード及び前記デプリーションモードトランジスタは、単一のデバイスに統合されている請求項２６記載の電子部品。
【請求項２８】
前記単一のデバイスは、ＩＩＩ−Ｎデバイスである請求項２７記載の電子部品。
【請求項２９】
第１の閾値電圧及び第１の降伏電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備え、前記第２のソースが前記第１のドレインに電気的に接続されているデプリーションモードトランジスタとを備え、
第１の温度において、第１のバイアス状態における前記エンハンスメントモードトランジスタのオフ状態ドレイン電流が第２のバイアス状態における前記デプリーションモードトランジスタのオフ状態ソース電流より大きく、
前記第１のバイアス状態において、前記第１のソースに対する前記第１のゲートの第１の電圧は、前記第１の閾値電圧より小さく、前記第１のソースに対する前記第２のドレインの第２の電圧は、前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さく、
前記第２のバイアス状態において、前記第２のソースに対する前記第２のゲートの第３の電圧は、前記第２の閾値電圧より小さく、前記第２のゲートに対する前記第２のドレインの第４の電圧は、前記第２の電圧に等しい電子部品。
【請求項３０】
前記第１のバイアス状態において、前記第１の電圧は、０Ｖ以下である請求項２９記載の電子部品。
【請求項３１】
前記第２のバイアス状態において、前記第３の電圧の絶対値は、前記第１の降伏電圧より小さい請求項３０記載の電子部品。
【請求項３２】
前記第１の温度は、２５℃である請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項３３】
第２の温度以上、第３の温度以下の温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第２の温度より高く、前記第１のバイアス状態における前記エンハンスメントモードトランジスタのオフ状態ドレイン電流は、前記温度範囲内の全ての温度において、前記第２のバイアス状態における前記デプリーションモードトランジスタのオフ状態ソース電流より大きい請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項３４】
前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項３３記載の電子部品。
【請求項３５】
前記第２のバイアス状態における前記デプリーションモードトランジスタのオフ状態ソース電流は、前記第１のバイアス状態における前記エンハンスメントモードトランジスタのオフ状態ドレイン電流の０．７５倍より小さい請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項３６】
第２の温度において、第３のバイアス状態における前記エンハンスメントモードトランジスタのオフ状態ドレイン電流は、前記第２のバイアス状態における前記デプリーションモードトランジスタのオフ状態ソース電流より小さく、前記第３のバイアス状態において、前記第１の電圧は、前記第１の閾値電圧より小さく、前記第１のソースに対する第１のドレインの第５の電圧は、前記第１の降伏電圧より小さい請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項３７】
前記第３のバイアス状態において、前記第１の電圧は、０Ｖ以下である請求項３６記載の電子部品。
【請求項３８】
前記第２の温度は、前記第１の温度より低い請求項３６記載の電子部品。
【請求項３９】
第１の端子及び第２の端子を備える電流通過部品を更に備え、前記第１の端子は、前記第１のソース又は前記第２のゲートに電気的に接続されており、前記第２の端子は、前記第１のドレイン又は前記第２のソースに電気的に接続されている請求項３６記載の電子部品。
【請求項４０】
前記電流通過部品は、抵抗器又はダイオードである請求項３９記載の電子部品。
【請求項４１】
前記電流通過部品は、抵抗器及びダイオードを含む請求項３９記載の電子部品。
【請求項４２】
前記第２のゲートは、前記第１のソースに電気的に接続されている請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項４３】
前記エンハンスメントモードトランジスタは、低電圧デバイスであり、前記デプリーションモードトランジスタは、高電圧デバイスである請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項４４】
前記第２の降伏電圧は、前記第１の降伏電圧の少なくとも３倍である請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項４５】
前記エンハンスメントモードトランジスタ又は前記デプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスである請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項４６】
前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項４７】
前記デプリーションモードトランジスタは、ＩＩＩ−Ｎバッファ構造、ＩＩＩ−Ｎチャネル層及びＩＩＩ−Ｎバリア層を含むＩＩＩ−Ｎトランジスタであり、前記バッファ構造には、鉄、マグネシウム又は炭素がドーピングされている請求項２９から３１までのいずれか１項に記載の電子部品。
【請求項４８】
前記ＩＩＩ−Ｎバッファ構造の第１の層は、少なくとも０．８μｍの厚さを有し、Ｆｅ及びＣがドーピングされ、Ｆｅの濃度は、少なくとも８×１０１７ｃｍ−３であり、Ｃの濃度は、少なくとも８×１０１９ｃｍ−３である請求項４７記載の電子部品。
【請求項４９】
第１の降伏電圧及び第１の閾値電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタと、
前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備え、前記第２のソースが前記第１のドレインに電気的に接続されているデプリーションモードトランジスタと、
第１の端子及び第２の端子を備える電流通過部品とを備え、前記第２の端子及び前記第２のソースは、前記第１のドレインに電気的にされており、前記第１の端子は、前記第１のソースに電気的に接続されており、
前記電流通過部品は、前記第１のソースに対する前記第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記第１のソースに対する前記第１のドレインの電圧を低下させるように構成されている電子部品。
【請求項５０】
前記電流通過部品は、ダイオードである請求項４９記載の電子部品。
【請求項５１】
前記第１の端子は、アノードであり、前記第２の端子は、カソードである請求項５０記載の電子部品。
【請求項５２】
前記第１の端子は、カソードであり、前記第２の端子は、アノードである請求項５０記載の電子部品。
【請求項５３】
前記ダイオードの立ち上がり電圧又はツェナー降伏電圧は、前記第１の降伏電圧より小さい請求項５０記載の電子部品。
【請求項５４】
第１の温度において、前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記ダイオードを流れる電流は、前記エンハンスメントモードトランジスタの第１のドレインを流れるオフ状態電流より大きい請求項５０記載の電子部品。
【請求項５５】
前記第１の温度は、−５５℃乃至２００℃である請求項５４記載の電子部品。
【請求項５６】
前記ダイオードは、０Ｖより大きい立ち上がり電圧を有し、前記デプリーションモードトランジスタは、０Ｖより小さい閾値電圧を有し、前記ダイオードの立ち上がり電圧又はツェナー降伏電圧は、前記デプリーションモードトランジスタの閾値電圧の絶対値より大きい請求項５０記載の電子部品。
【請求項５７】
前記ダイオード及び前記デプリーションモードトランジスタは、単一のデバイスに統合されている請求項５０記載の電子部品。
【請求項５８】
前記ダイオード及び前記デプリーションモードトランジスタは、それぞれ導電チャネルを備え、前記単一のデバイスは、前記ダイオードの導電チャネル及び前記デプリーションモードトランジスタの導電チャネルの間で共有されるチャネル領域を備える請求項５７記載の電子部品。
【請求項５９】
第１の抵抗端子及び第２の抵抗端子を備える抵抗器を更に備え、前記第１の抵抗端子は、前記第１のソース又は前記第２のゲートに電気的に接続されており、前記第２の抵抗端子は、前記第１のドレイン又は前記第２のソースに電気的に接続されている請求項５７記載の電子部品。
【請求項６０】
前記ダイオードのチャネル及び前記デプリーションモードトランジスタのチャネルは、第１の半導体材料層内にある請求項５０記載の電子部品。
【請求項６１】
第１の抵抗端子及び第２の抵抗端子を備える抵抗器を更に備え、前記第１の抵抗端子は、前記第１のソース又は前記第２のゲートに電気的に接続されており、前記第２の抵抗端子は、前記第１のドレイン又は前記第２のソースに電気的に接続されている請求項５０記載の電子部品。
【請求項６２】
前記第１のソースに対する前記第１のゲートの電圧は０Ｖ以下である請求項４９から６１までのいずれか１項に記載の電子部品。
【請求項６３】
前記第２のゲートは、前記第１のソースに電気的に接続されている請求項４９から６１までのいずれか１項に記載の電子部品。
【請求項６４】
前記エンハンスメントモードトランジスタは、低電圧デバイスであり、前記デプリーションモードトランジスタは、高電圧デバイスである請求項４９から６１までのいずれか１項に記載の電子部品。
【請求項６５】
前記エンハンスメントモードトランジスタ又は前記デプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスである請求項４９から６１までのいずれか１項に記載の電子部品。
【請求項６６】
前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項４９から６１までのいずれか１項に記載の電子部品。
【請求項６７】
前記電流通過部品は、抵抗器である請求項４９から６１までのいずれか１項に記載の電子部品。
【請求項６８】
前記抵抗器の抵抗値は、１０３Ω乃至１０９Ωである請求項６７記載の電子部品。
【請求項６９】
第１の温度において、前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記抵抗器を流れる電流は、前記エンハンスメントモードトランジスタのドレインを流れるオフ状態電流より大きい請求項６７記載の電子部品。
【請求項７０】
前記第１の温度は、−５５℃乃至２００℃である請求項６９記載の電子部品。
【請求項７１】
前記電流通過部品は、ソース、ゲート及びドレインを備える追加的なトランジスタを備え、前記追加的なトランジスタのゲートは、前記追加的なトランジスタのソース又はドレインに電気的に接続されている請求項４９から６１までのいずれか１項に記載の電子部品。
【請求項７２】
前記追加的なトランジスタは、エンハンスメントモードトランジスタである請求項７１記載の電子部品。
【請求項７３】
前記電流通過部品は、第１及び第２の端子を備える第１の抵抗器と、ソース、ゲート及びドレインを備える追加的なトランジスタとを備え、前記第１の抵抗器の第１の端子は、前記電流通過部品の第１の端子であり、前記追加的なトランジスタのドレインは、前記電流通過部品の第２の端子である請求項４９から６１までのいずれか１項に記載の電子部品。
【請求項７４】
前記第１の抵抗器の第２の端子は、前記追加的なトランジスタのゲートに電気的に接続されている請求項７３記載の電子部品。
【請求項７５】
第１及び第２の端子を備える第２の抵抗器を更に備え、前記第２の抵抗器の第１の端子は、前記追加的なトランジスタのソースに電気的に接続され、前記第２の抵抗器の第２の端子は、前記追加的なトランジスタのゲートに電気的に接続されている請求項７４記載の電子部品。
【請求項７６】
前記電流通過部品は、第１及び第２の端子を備える第１の抵抗器と、ソース、ゲート及びドレインを備える追加的なトランジスタとを備え、前記第１の抵抗器の第１の端子は、前記電流通過部品の第２の端子であり、前記追加的なトランジスタのソースは、前記電流通過部品の第１の端子である請求項４９から６１までのいずれか１項に記載の電子部品。
【請求項７７】
前記第１の抵抗器の第２の端子は、前記追加的なトランジスタのゲートに電気的に接続されている請求項７６記載の電子部品。
【請求項７８】
第１及び第２の端子を備える第２の抵抗器を更に備え、前記第２の抵抗器の第１の端子は、前記追加的なトランジスタのドレインに電気的に接続され、前記第２の抵抗器の第２の端子は、前記追加的なトランジスタのゲートに電気的に接続されている請求項７７記載の電子部品。
【請求項７９】
電子部品を製造する方法において、
第１の降伏電圧及び第１の閾値電圧を有し、第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタの前記第１のソースに電流通過部品の第１の端子を接続するステップと、
前記第１の降伏電圧より大きい第２の降伏電圧を有し、第２の閾値電圧を有し、第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタの前記第２のソース及び前記第１のドレインに前記電流通過部品の第２の端子を接続するステップとを有し、
前記電流通過部品は、前記第１のソースに対する前記第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記第１のソースに対する前記第１のドレインの電圧を低下させるように構成されている方法。
【請求項８０】
前記電子部品をパッケージに収容するステップを更に有し、この収容するステップは、前記第２のドレインをパッケージドレイン端子に接続し、前記第１のソースをパッケージソース端子に接続し、前記第１のゲートをパッケージゲート端子に接続することを含む請求項７９記載の方法。
【請求項８１】
前記第２のゲートを前記第１のソースに接続するステップを更に有する請求項７９又は８０記載の方法。
【請求項８２】
前記電流通過部品は、ダイオードである請求項７９又は８０記載の方法。
【請求項８３】
第１の温度において、前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記第１の降伏電圧より大きく、前記第２の降伏電圧より小さくなるように前記電子部品がバイアスされたとき、前記ダイオードを流れる電流は、前記エンハンスメントモードトランジスタの第１のドレインを流れるオフ状態電流より大きい請求項８２記載の方法。
【請求項８４】
前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項７９又は８０記載の方法。
【請求項８５】
前記電流通過部品は、抵抗器である請求項７９又は８０記載の方法。
【請求項８６】
電子部品を製造する方法において、
第１のソース、第１のゲート及び第１のドレインを備えるエンハンスメントモードトランジスタの第１のソースに抵抗器の第１の端子を接続するステップと、
第２のソース、第２のゲート及び第２のドレインを備えるデプリーションモードトランジスタの前記第２のソース及び前記第１のドレインに前記抵抗器の第２の端子を接続するするステップとを有する方法。
【請求項８７】
前記第２のゲートを前記第１のソースに接続するステップを更に有する請求項８６記載の方法。
【請求項８８】
前記デプリーションモードトランジスタの降伏電圧は、前記エンハンスメントモードトランジスタの降伏電圧より大きい請求項８６又は８７記載の方法。
【請求項８９】
前記デプリーションモードトランジスタの降伏電圧は、前記エンハンスメントモードトランジスタの降伏電圧の少なくとも３倍である請求項８８記載の方法。
【請求項９０】
前記エンハンスメントモードトランジスタ又は前記デプリーションモードトランジスタは、ＩＩＩ−Ｎデバイスである請求項８６又は８７記載の方法。
【請求項９１】
前記エンハンスメントモードトランジスタは、シリコンベースのトランジスタであり、前記デプリーションモードトランジスタは、ＩＩＩ−Ｎトランジスタである請求項８６又は８７記載の方法。
【請求項９２】
前記エンハンスメントモードトランジスタは、閾値電圧を有し、
前記抵抗器の抵抗値は、前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記エンハンスメントモードトランジスタの降伏電圧より大きく、前記デプリーションモードトランジスタの降伏電圧より小さくなるように前記電子部品がバイアスされたときの前記第１のソースに対する前記第１のドレインの電圧を低下させるために十分小さい請求項８６又は８７記載の方法。
【請求項９３】
前記エンハンスメントモードトランジスタは、閾値電圧を有し、
前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より十分に小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記エンハンスメントモードトランジスタの降伏電圧より大きく、前記デプリーションモードトランジスタの降伏電圧より小さくなるように前記電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタを流れ、
前記抵抗器の抵抗値は、第１の温度において、前記エンハンスメントモードトランジスタの降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい請求項８６又は８７記載の方法。
【請求項９４】
前記エンハンスメントモードトランジスタは、閾値電圧を有し、
前記第１のソースに対する前記第１のゲートの電圧が前記エンハンスメントモードトランジスタの閾値電圧より小さくなり、前記第１のソースに対する前記第２のドレインの電圧が前記エンハンスメントモードトランジスタの降伏電圧より大きく、前記デプリーションモードトランジスタの降伏電圧より小さくなるように前記電子部品がバイアスされると、第１のオフ状態漏れ電流が前記デプリーションモードトランジスタの前記第２のソースを流れ、前記第１のオフ状態漏れ電流より小さい第２のオフ状態漏れ電流が前記エンハンスメントモードトランジスタの前記第１のドレインを流れ、
前記抵抗器の抵抗値は、第１の温度において、前記エンハンスメントモードトランジスタの降伏電圧を前記第２のオフ状態漏れ電流と前記第１のオフ状態漏れ電流の差で割った値より小さい請求項８６又は８７記載の方法。
【請求項９５】
前記第１の温度は、２５℃である請求項９４記載の方法。
【請求項９６】
前記第１のソースに対する第１のゲートの電圧は、０Ｖである請求項９５記載の方法。
【請求項９７】
前記電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第１の温度より高く、前記抵抗器の抵抗は、前記温度範囲内の全ての温度において、前記エンハンスメントモードトランジスタの降伏電圧を前記第２のオフ状態漏れ電流と第１のオフ状態漏れ電流の差で割った値より小さい請求項９４記載の方法。
【請求項９８】
前記第２の温度は、−５５℃であり、前記第３の温度は、２００℃である請求項９７記載の方法。
【請求項９９】
前記エンハンスメントモードトランジスタは、第１の閾値電圧を有し、前記デプリーションモードトランジスタは、第２の閾値電圧を有し、
前記第１のソースに対する第１のゲートの電圧が前記第１の閾値電圧より小さくなり、前記第１のソースに対する第２のドレインの電圧が前記エンハンスメントモードトランジスタの降伏電圧より大きく、前記デプリーションモードトランジスタの降伏電圧より小さくなるように前記電子部品がバイアスされると、オフ状態漏れ電流が前記デプリーションモードトランジスタの第２のソースを流れ、
前記抵抗器の抵抗値は、第１の温度において、前記オフ状態漏れ電流が限界値を超えることを防止するために十分大きい請求項８６又は８７記載の方法。
【請求項１００】
前記第１の温度は、２５℃である請求項９９記載の方法。
【請求項１０１】
前記第１のソースに対する第１のゲートの電圧は、０Ｖである請求項１００記載の方法。
【請求項１０２】
前記限界値は、電子部品の動作の間、前記第２の閾値電圧の変動が１０Ｖを超えることになる前記デプリーションモードトランジスタにおけるオフ状態漏れ電流の値である請求項９９記載の方法。
【請求項１０３】
前記電子部品は、第２の温度以上、第３の温度以下である温度範囲で動作すると定格され、前記第２の温度は、前記第１の温度より低く、前記第３の温度は、前記第１の温度より高く、前記限界値は、温度の関数であり、前記抵抗器の抵抗値は、前記温度範囲内の全ての温度において、前記オフ状態漏れ電流が前記限界値を超えることを防止するために十分大きい請求項１０２記載の方法。
【請求項１０４】
前記第２の温度は、−５５℃であり、前記第３の温度は２００℃である請求項１０３に記載の方法。
【請求項１０５】
請求項８６又は８７の方法であって、
前記エンハンスメントモードトランジスタは、第１のしきい値電圧を有し、前記デプリーションモードトランジスタは、第２のしきい値電圧を有し、
前記抵抗器の抵抗は、前記電子部品が前記第１のソースに対する前記第１のゲートの電圧が前記第１のしきい値電圧よりも小さいバイアスが印加され、前記第１のドレインに対する前記第２のドレインの電圧は、前記エンハンスメントモードトランジスタの降伏電圧より大きく、前記デプリーションモードトランジスタの降伏電圧より小さく、２５℃において、第２のドレインに対する第２のゲートの電圧と前記第２のしきい値電圧との差は、１０Ｖ以下である方法。
【請求項１０６】
前記電子部品は、第１の温度と第２の温度とを含むその間で動作され、前記第２のソースに対する前記第２のゲートの電圧と前記第２のしきい値電圧との差異は、全ての温度範囲で５Ｖ以下である請求項１０５に記載の方法。
【請求項１０７】
前記第１の温度は、−５５℃であり、前記第２の温度は２００℃である請求項１０６に記載の方法。
【請求項１０８】
請求項８６又は８７の方法であって、
前記デプリーションモードトランジスタのしきい値電圧の絶対値は前記エンハンスメントモードトランジスタの降伏電圧より小さい方法。
【請求項１０９】
前記デプリーションモードトランジスタの前記しきい値電圧の絶対値は、１０Ｖ又はそれより高い請求項１０８に記載の方法。
【請求項１１０】
請求項８６又は８７の方法であって、
前記抵抗器は、１０３から１０９オームまでの間の抵抗を有する方法。
【請求項１１１】
請求項８６又は８７の方法であって、
さらに、アノードとカソードとを有する１つのダイオードを有し、
前記アノードは前記第１のソース又は前記第２のゲートに接続され、前記カソードは前記第１のドレイン又は前記第２のソースに電気的に接続される方法。
【請求項１１２】
前記ダイオード及び前記デプリーションモードトランジスタは、単一の素子として集積化されている請求項１１１の方法。
【請求項１１３】
前記単一の素子は、ＩＩＩ−Ｎ族素子である請求項１１２の方法。
【国際調査報告】
2015501079.tif 000016
2015501079.tif 000017