(57)【要約】  本技術の例示的な一実施形態によれば、強磁性体を備える第１の層を含むスピン選択デバイスが開示されている。スピン選択デバイスは、さらに、第１の層と結合した第２の層を含んでいる。第２の層は、電流が第１の層と第２の層との間に流れると強磁性体の１つ以上の領域がある方向に沿って磁気的に偏極するように、特定のキラリティーを有する少なくとも１つの分子を含んでいる。【選択図】図１０
2015512159.tif 000002
【特許請求の範囲】
【請求項１】
スピンを選択するためのデバイスであって：
強磁性体を備える第１の層と；
第１の層に結合した第２の層と、を備え、第２の層が、電流が第１の層と第２の層との間に流れると強磁性体の１つ以上の領域がある方向に沿って磁気的に偏極するように、特定のキラリティーを有する少なくとも１つの分子を備える、ことを特徴とするデバイス。
【請求項２】
１つ以上の領域に磁気的に偏極した領域の方向が、デバイス上に記憶可能である書き込み可能なデーターを備えることを特徴とする請求項１に記載のデバイス。
【請求項３】
デバイス上に記憶されたデータービットが、電流を第１の層と第２の層との間に流すことによって、デバイスから読み取ることができることを特徴とする請求項２に記載のデバイス。
【請求項４】
スピンデバイスからデータービットを読み取るために使用される電流が、強磁性体層の１つ以上の領域を磁気的に偏極するために使用される電流より、実質的に低いことを特徴とする請求項３に記載のデバイス。
【請求項５】
強磁性体層がナノ粒子を備えることを特徴とする請求項１〜４のいずれか１項に記載のデバイス。
【請求項６】
第２の層が１つの特定の掌性を有するキラル分子を備えることを特徴とする請求項１〜５のいずれか１項に記載のデバイス。
【請求項７】
第２の層が、ポリペプチド、またはプロテイン、またはＤＮＡ、またはＰＮＡ、またはヘリセン、またはキラル導電性ポリマー、またはそれらの組み合わせを含む自己集合単分子層（ＳＡＭ）を備えることを特徴とする請求項６に記載のデバイス。
【請求項８】
強磁性体層の１つ以上の領域のスピン偏極が、第１の層に存在する抵抗を測定することによって決定されることを特徴とする請求項１〜７のいずれか１項に記載のデバイス。
【請求項９】
第１の層および第２の層が、超大規模集積回路（ＶＬＳＩ）または超々大規模集積回路（ＵＬＳＩ）を利用して製造されたシリコンベースのデバイス内に統合されていることを特徴とする請求項１〜８のいずれか１項に記載のデバイス。
【請求項１０】
シリコンベースのデバイスが、ソースおよび／またはドレインとして動作する少なくとも２つの層を備え、第１の層および第２の層が、ソースおよび／またはドレインとして動作する少なくとも２つの層の間に配置されていることを特徴とする請求項９に記載のデバイス。
【請求項１１】
第２の層に統合された金属層を備え、デバイスがメモリーユニットに適用されると、金属層と第１の層との間に電圧が発生し、電圧の値が、メモリーユニットの１つ以上の領域の磁化の状態における指標を提供するよう適合されており、前記デバイスは、そのため、メモリーユニットに記憶されたデーターを読み取るために構成され動作可能であることを特徴とする請求項１〜１０のいずれか１項に記載のデバイス。
【請求項１２】
第１の層と第２の層との間の電荷分離は、電磁照射に応答して作成されることを特徴とする請求項１０に記載のデバイス。
【請求項１３】
請求項１〜１１のいずれか１項に記載のデバイスを備えることを特徴とするメモリーデバイス。
【請求項１４】
請求項１〜１０のいずれか１項に記載のデバイスを備えるロジックセルであって、第２の層が複数の特定のキラリティーの分子を備え、複数の分子が第１の特定されたキラリティーおよび第２の特定されたキラリティーを備えるとともに、第１の層と第２の層との間に電流が流れると、特定されたキラリティーの各々が強磁性体の１つ以上の領域のスピン偏極を決定するよう適合されていることを特徴とするロジックセル。
【請求項１５】
強磁性体を備える第１の層と；
第１の層に結合した第２の層と、を備え、第２の層が第１の特定されたキラリティーおよび第２の特定されたキラリティーを含む複数の分子を備えるとともに、第１の層と第２の層との間に電流が流れると、特定されたキラリティーの各々が強磁性体の１つ以上の領域のスピン偏極を決定するよう適合されていることを特徴とするロジックセル。
【請求項１６】
第１のキラリティーを含む複数の分子を備える領域を介して電流が流れたときの、強磁性体層の１つ以上の領域のスピン偏極の第１の状態と；第２のキラリティーを含む複数の分子を備える領域を介して電流が流れたときの、強磁性体層の１つ以上の領域のスピン偏極の第２の状態と；第１および第２のキラリティーを含む複数の分子を備える領域を介して電流が流れたときの、強磁性体層の１つ以上の領域のスピン偏極の第３の状態と；を備えることを特徴とする請求項１４または１５に記載のロジックセル。
【請求項１７】
強磁性体層の１つ以上の領域のスピン偏極の状態が、ＸＯＲロジックゲートを定義するよう適合されていることを特徴とする請求項１４〜１６のいずれか１項に記載のロジックセル。
【請求項１８】
第１の層および第２の層が超大規模集積回路（ＶＬＳＩ）または超々大規模集積回路（ＵＬＳＩ）を利用して製造されたシリコンベースのデバイス内に統合されていることを特徴とする請求項１４〜１７のいずれか１項に記載のロジックセル。
【請求項１９】
シリコンベースのデバイスが、ソースおよび／またはドレインとして動作する少なくとも２つの層を備え、第１の層および第２の層が、ソースおよび／またはドレインとして動作する少なくとも２つの層の間に配置されていることを特徴とする請求項１８に記載のロジックセル。
【請求項２０】
第１のキラリティーが左回りであり、第２のキラリティーが右回りであることを特徴とする請求項１４〜１９のいずれか１項に記載のロジックセル。
【請求項２１】
強磁性体層が少なくとも５０ナノメートルのサイズを有するナノ粒子を備えることを特徴とする請求項１４〜２０のいずれか１項に記載のロジックセル。
【請求項２２】
第２の層が、ポリペプチド、またはプロテイン、またはＤＮＡ、またはＰＮＡ、またはヘリセン、またはキラル導電性ポリマー、またはそれらの組み合わせを含む自己集合単分子層（ＳＡＭ）を備えることを特徴とする請求項１４〜２１のいずれか１項に記載のロジックセル。
【請求項２３】
強磁性体層の１つ以上の領域のスピン偏極が、第１および第２の層間に存在する抵抗を測定することによって決定されることを特徴とする請求項１４〜２２のいずれか１項に記載のロジックセル。
【請求項２４】
ロジックセルが、中央演算ユニットによって制御されるおよび／またはその部分となる、よう適合されていることを特徴とする請求項１４〜２３のいずれか１項に記載のロジックセル。
【請求項２５】
スピン選択デバイスを動作させる方法であって、
強磁性体層を含む第１の層によって電流を受け取る工程と；第１の層と結合した第２の層によって電流を受け取る工程と、を備え、第２の層が特定されたキラリティーを有する複数の分子を備え、第１の層と第２の層との間に電流が流れると、強磁性体の１つ以上の領域がある方向に沿って磁気的に偏極されることを特徴とする方法。
【請求項２６】
１つ以上の領域の磁気的に偏極した領域の方向が、スピン選択デバイス上に記憶可能である書き込み可能なデーターを備えることを特徴とする請求項２５に記載の方法。
【請求項２７】
第１および第２の層間の電流が、電流照射に応答して作成されることを特徴とする請求項２５または２６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は、ここにその全体を組み込んだ「永久磁石を有さない磁気メモリー」との名称の仮出願６１／６０９，９７６の３５ＵＳＣ§１１９（ｅ）に基づく優先権の利益をクレームする。
【背景技術】
【０００２】
本発明は、メモリーおよびロジックデバイスに関するものであり、特に、スピンフィルターを利用するメモリーおよびロジックデバイスに関するものである。
【０００３】
現在開示された主題の背景に関連すると考えられる参考文献を以下にリストする：
【０００４】
ヨーロッパ特許出願Ｎｏ．２４９２９８４Ａ２は、二本鎖ＤＮＡの自己集合した単分子層で被覆された表面からイジェクトされた高度に偏光された電子を利用することにより、スピン偏極電子の流れを提供するための方法および装置に関するものである。同様に、この参考文献は、自己集合した二本鎖ＤＮＡが金基板上に二本鎖ＤＮＡを堆積することによって準備されることを開示している。さらに、この記載によれば、光電子は直接偏光または円偏光を有するＵＶレーザーによってイジェクトされ、そこからイジェクトされた電子の偏光が観察される。
【０００５】
ＵＳ公開Ｎｏ．２０１２／０２２３２９４は、統合することができ、大規模集積回路、プリント回路、および／または、一般的なスピントロニクスの応用に使用できる、スピン偏極電子を得るための方法および装置に関するものである。さらに、その開示は、複雑で間違いを起こしやすい装置を必要とせずに用いることができるスピン偏極電子を検出するための、および、スピン選択性において高効率に達成するための、方法および装置に関するものである。従って、その開示は、前記基板上に堆積した少なくとも１つの単分子層に関するものである。単分子層は、不斉分子を備えており、所定のスピンを示す電子を透過できるように、基板から１つの単分子層を介して移動する電子をフィルターするよう適合されている。
【０００６】
ＵＳ公開Ｎｏ．２００７／０２８７０１５は、スピントロニクスのための常磁性でスピン選択性の材料を有するナノスケールの構造体に関するものである。その構造体は、電気導通性のフィルムの表面上に吸収されその表面から延在する有機分子を備えており、有機分子は、前記表面に対する化学的結合を形成する結合基を含んでおり、前記表面上に自己集合した単分子層を形成する。それ故に、開示された構造体は、磁気モーメントで間隔を開けられたセグメントを有するセグメント化された装置および／またはスピンフィルター装置の、データー記憶媒体として使用される。
【０００７】
ここに記載した参考文献の認識は、これらのものがいかなる方法においても、現在開示されている主題の特許性に関連することを、意味あいとして暗示するものではない。
【０００８】
モダンコンピューティングシステムは、一般的に、例えば各種のコンピューティングプラットフォームに存在するダイナミック・アクセス・メモリー（ＤＲＡＭ）またはスタティック・アクセス・メモリー（ＳＲＡＭ）を用いるメモリーデバイスなどのメモリーデバイスを使用する。例えば、ＤＲＡＭは集積回路の個々のキャパシター上に単一のビットを記録することによって動作し、一方、ＳＲＡＭにおいては、各双安定回路がデーターの個々のビットを記憶する。それらの一般的な使用にかかわらず、そのようなメモリーデバイスは、主にそのようなデバイスが消費する（例えば、書き込み／読み取り電流、リフレッシュレートなど）エネルギーの増加のために、一般的に動作がより難しくなる。また、そのようなメモリーはコンピューティングシステムをＯＮにする揮発性であるため、ＤＲＡＭおよびＳＲＡＭに対し、チップ上に位置しない不揮発性メモリーから情報を伝達するのに、比較的長い時間がかかる。さらに、現在のＶＬＳＩ製造スケールすなわち２２ナノメーターを超えて、そのようなデバイスを小型化し統合するとのますます増加する要求は、このような技術分野の当業者にとって重要で継続中のチャレンジである。ＯＮによる動作の遅延のないデバイスは、速いレスポンスを実行にするためにコンピューターを「ＯＮ」にする必要がないため、コンピューターの応用を広げてエネルギーの節約を可能とする。
【０００９】
実際、上述した欠点が毎日のコンピューティングシステムにおいて明らかになる範囲において、コンピューターアプリケーションやプログラムの履行および実施は次第にエネルギー効率が悪くコストがかかるものとなる。これらの課題のいくつかを解決するために、磁気メモリー（ＭＲＡＭ）およびスピン・トランスファー・トルク・メモリー（ＳＴＴ−ＲＡＭ）などの現存のユニバーサルメモリー技術、すなわち、無機スピンフィルターに基づく技術が近年提案されている。例えば、ＭＲＡＭを利用するメモリーシステムは、一般的に、薄い絶縁非磁性層によって他の強磁性体層（「自由層」との呼ぶ）から分離される永久磁石層を必要とし、それは、さらに、永久磁石の磁化の方向に対し平行あるいは逆平行の偏光特性で磁化される。ＳＴＴ−ＲＡＭを用いるシステムにおけるさらに他の例において、強磁性自由層の磁化は、自由層上に特定の電子スピンを転送することにより、起こる。それらの利点にもかかわらず、しかしながら、そのような技術は、自由層を磁化するための比較的高い電流要求下で動作する間、なお、永久磁石の使用を必要とする。また、上述した技術を用いる装置は、温度変化に特に敏感となり、そのことは同様に重要な課題と考えられる。研究開発は、これらの課題に対処するために進行中であるが、データーストレージとメモリーシステム上での成長への依存度は、全体的なコンピューティング性能の制限要因として現れることが期待される。
【発明の概要】
【００１０】
本発明の典型的な実施例は、近年実験的および理論的に確立されたように、キラル誘発スピン選択性（ＣＩＳＳ）の効果を示すために有機キラル分子で構成されたスピンフィルターを利用するメモリーおよびロジカルデバイスに関するものである。ここに提供された開示は、ＣＩＳＳ効果の幾分不十分な議論であるが、ＣＩＳＳ効果の総合的な理論的で実験的なレビューは、Ｔｈｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ｐｈｙｓｉｃａｌ  Ｃｈｅｍｉｓｔｒｙ  Ｌｅｔｔｅｒｓで発行された「キラル誘発スピン選択効果」の名称の文献に見つけることができ、ここにその全体を参考として組み込む。
【００１１】
さらに、本発明の典型的な実施例は、キラル有機分子の規則単分子層を含む、層構造で構成された１つ以上のメモリーおよび／またはロジカルデバイスに関するものである。そのようなキラル分子は、その上で分子が室温において電子スピンフィルターとして動作する表面上に配置される。そのような電子スピンフィルターは、１つ以上の自由強磁性体層上に配置でき、それによって、そのようなキラルスピンフィルターから出射する電子は、自由強磁性体層のナノ粒子上にそれらの選択されたスピンを（スピン・トランスファー・トルクＳＴＴを介して）与えることができる。そうすることで、スピンでフィルターされた電子は自由層のスピン偏極を変更し、それによりデーターの１つ以上のビット（例えば、０と１）を記憶する。そのようなビットは、自由層のスピン偏極に依存する、その抵抗率を測定するために、自由層を介して電流を流すことにより、後ほど自由層から読み取ることができる。
【００１２】
それ故、そうすることで、メモリーおよび／またはロジカルデバイスの開示された実施例は、永久磁石の使用を必要とせずに動作するよう適合される。さらにまた、開示されたキラル分子のスピン選択性は、従来の固体スピンインジェクターのスピン選択性の少なくとも一桁だけ、すなわち、動作のために必要なパワーの量だけ、大きいため、そのようなデバイスは従来のデバイスよりかなり低い。以下にさらに記載されるこれらおよび他の特徴は、単一のデバイス上でロジックおよびメモリー機能をコンバインする能力を提供するだけでなく、チップ上で安価で高密度のユニバーサルメモリーを提供するよう、有利に実行される。そのような機能は、例えばグラフィックスや画像認識で使用される大規模ルーチンの今日の履行で実施されるように、全体のコンピューティングパワーに寄与する。
【００１３】
それ故に、本技術のある典型的な実施例に従えば、強磁性体を備える第１の層を含むスピン選択デバイスを開示している。スピン選択デバイスは、さらに、第１の層に結合した第２の層を含んでいる。第２の層は、特定のキラリティーを有する少なくとも１つの分子を含み、電流が第１の層と第２の層との間に流れると、強磁性体の１つ以上の領域がある方向に磁気的に偏極するようになる。
【００１４】
本技術の他の側面に従えば、強磁性体を備える第１の層によって電流を受け取ることと、第１の層に結合した第２の層によって電流を受け取ることと、を含むメモリーセルの稼働方法が開示されている。本技術に従えば、第２の層は特定のキラリティーを有する複数の分子を備え、キラリティーは、電流に基づく強磁性体の１つ以上の領域のスピン偏極を定義する。
【００１５】
本技術の他の側面に従えば、ロジックセルが開示されている。ロジックセルは、強磁性体を含む第１の層と、第１の層に結合された第２の層と、を含んでいる。本技術によれば、第２の層は、第１の特定されたキラリティーと第２の特定されたキラリティーとを備える複数の分子を含み、特定されたキラリティーの各々は、電流が第１の層と第２の層との間に流れると、強磁性体の１つ以上の領域のスピン偏極を決定するよう適合されている。
【００１６】
本発明の他の側面は、メモリー読み取りデバイスが開示されている実施例に関するものである。従って、開示されたメモリー読み取りデバイスは、上述のスピン選択デバイスに対し記載した構成要素と近似した構成要素で形成される。開示されたメモリー読み取りデバイスは、さらに、金属層上に配置されてさらに強磁性体層上に重なる複数のキラル分子を有する重層構造を含んでいる。
【００１７】
開示されたメモリー読み取りデバイスは、デバイスに分子から光電子を出射するためにレーザー光を照射し、それにより電子正孔対を基板内に作ることによって、動作する。新しく作られた正孔は、下層のキラル層を横切り（ＣＩＳＳ効果による）、最終的に下層の金属層へ移動することにより、スピンフィルタリングされる。従って、下層の強磁性体層および移動した正孔のキラリティーに依り、金属と強磁性体層との間の電圧が測定され、強磁性体層の磁化の方向に関する指標を提供する。それ故、強磁性体層は、ハードディスクなどの磁気メモリーデバイスに適用することができ、測定した電圧を利用して読み取ることができる。そのため、金属層へ移動したこれらの正孔のスピンと平行に並んだ磁化（例えばディスクなどのメモリーデバイスによって決定される）を有する強磁性体層内の領域は、デバイスがレーザー光に照射されたとき、強磁性体層内の領域の磁化が、金属層へ移動した正孔と逆平行に並んだときに必要とされる読み取り電圧とは明らかに異なる読み取り電圧を提供する。それ故、開示されたデバイスの動作は、ナノメータースケールで起こる固有の光感応性でスピン偏極性の電子トランスファー・プロセスに基づいており、そのため、外部電流源の使用の必要を排除する。
【図面の簡単な説明】
【００１８】
ここに開示された主題をよりよく理解するため、および、それがどのようにして実際に実行されるかを実証するため、実施例は、添付図面を参照して、限定されない例により以下の通り記載される：
【図１】図１は、本技術の実施例に従って、電荷分布を介して移動する粒子の軌跡を示す；
【図２】図２は、本技術の実施例に従って、キラル誘発スピン選択性を示す；
【図３】図３は、本技術の実施例に従って、メモリーデバイス４０のブロック図を示す；
【図４】図４は、本技術の典型的な実施例に従って、メモリーデバイスの側面図を示す；
【図５】図５は、本発明の典型的な実施例に従って、図４のメモリーデバイスの上面図を示す；
【図６】図６は、本技術の実施例に従って、図６に示されたデバイスと関連するグラフを示す；
【図７】図７は、本技術の実施例に従って、図４および５に示されたデバイスと関連するグラフを示す；
【図８】図８は、本技術の実施例に従って、メモリーデバイスのマスクプランの側面図を示す；
【図９】図９は、本技術の実施例に従って、集積回路（ＩＣ）で実行される、メモリーデバイスの斜視図である；
【図１０】図１０は、本技術の実施例に従って、メモリーリーダーの部分として適合されたデバイス１５０を示す；
【図１１】図１１は、本技術の実施例に従って、図１０に示されたデバイスと関連するエネルギー線図を示す；
【図１２】図１２は、本技術の実施例に従って、図１０のデバイスの他の図を示す；
【図１３】図１３は、本技術の実施例に従って、図１２に示されたデバイスと関連するエネルギー線図を示す；
【図１４】図１４は、本技術の実施例に従って、図１０および図１２に示されたデバイスと関連する電圧対時間のプロットを示す；
【図１５】図１５は、本技術の実施例に従って、図１０および１２に記載されたデバイスと関連する、スピン偏極対磁場密度のプロットを記載した他のグラフを示す；
【図１６】図１６は、本技術の実施例に従って、図１０および１２に記載されたデバイスと関連する、電圧対時間のプロットを記載した他のグラフを示す；
【図１７】図１７は、本技術の実施例に従って、図１０および１２に記載されたデバイスと関連する、スピン偏極対磁場強度のプロットを記載した他のグラフを示す；
【図１８】図１８は、本技術の実施例に従って、図１０および１２に記載されたデバイスを関連する物理的構造を示す。
【発明を実施するための形態】
【００１９】
図面を参照すると、図１は、本技術の実施例に従って、らせん状の電荷分布１２を有する分子を介して移動する荷電粒子の軌跡１０を示している。荷電粒子１０は電子であってもよく、さらに固有のスピンσ→およびモーメントＰによって特徴付けられている。図１に記載されているように、らせん１２の電荷分布は、例えば、ある核酸、ペプチド、ヘリセン、ポリチオフェフェンなどで構成されている、ＤＮＡ分子または他のらせん分子のような、有機分子のものでもよい。らせん電荷分布１２は、分子１２の縦軸に沿って配置された電荷のらせん半径Ｒ、ピッチｐおよび間隔によってさらに類型化される。分子１２のようなキラル分子は、キラリティーまたは掌性として知られている、特定の空間的および幾何学的非対称性で特徴付けられることができる。例えば、分子１２のらせん構造は、左回りのキラル分子または右回りのキラル分子としてそれを表現できる。本技術の典型的な実施例は、らせん状のキラル分子を利用するが、本技術は、また、他のタイプのキラル分子、すなわち、必ずしもらせん構造を有さないもの、に適用可能である。
【００２０】
従って、分子１２などのキラル分子を介して移動する、荷電粒子すなわち電子は、電荷、スピン、速度と分子１２の分子分布から生じる周囲の電磁場との間に形成されたカップリングによって特徴付けることができるように、特定の電磁力を受ける。Ｔｈｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ｐｈｙｓｉｃａｌ  Ｃｈｅｍｉｓｔｒｙ  Ｌｅｔｔｅｒｓに出版された「キラル誘発スピン選択効果」との名称の文献に示され、その全体を参考としてここに組み込んだように、分子１２によって形成された粒子などのキラル分子を介しての粒子１０の移動は、キラル誘発スピン選択（ＣＩＳＳ）効果を発生する。ＣＩＳＳ効果によれば、例えば、（与えられた掌性例えば右回りの）キラルポテンシャルを受けた、それによりそのモーメントおよび固有のスピンが互いに逆平行に向く、電子によれば、互いに平行方向に向くスピンおよびモーメントを有する電子より、分子を介してより自由に伝播する。
【００２１】
図２は、本技術の実施例に従って、キラル誘発スピン選択性をさらに示す。典型的な実施例において、荷電粒子すなわち電子２０、２２、２４、２６および２８は、例えば右回りキラリティーの特定のキラリティーを有する、ＤＮＡ分子などの、二重鎖分子１８を通り抜ける。（当業者であれば、図示された電子に付されたラベルが単に基本的な物理概念を示すだめのものであることは理解されるであろう。）従って、電子２０−２８は、二重鎖分子１８を横切って形成された電流の部分を形成することができる。図示したように、粒子２０−２８のすべては、左側、すなわち、粒子２０、２４および２６の移動の方向と逆平行に向くスピンベクトル（矢印で示されているように）を有する粒子２０、２４および２６では右方向に移動し、一方、粒子２２および２８は、粒子の移動方向に平行に向くスピンベクトルを有する。ＣＩＳＳ効果によれば、粒子２０、２６および２８は、粒子２２および２８より、分子１８の長さを横断する有意に高い確率を有する。言い換えると、特定のキラリティーを有する分子１８は、ある方向に沿って移動する粒子をフィルターするよう振る舞うことができ、これらの粒子は、前述したように、速度に関連した方向性すなわち図２に記載されたケースでは逆平行のスピンを有する。同様に、ＣＩＳＳ効果によれば、移動の方向と平行に並んだスピンを有する粒子は、互いに逆平行に並んだ上述したベクトルを有する荷電粒子よりも、左回りのキラル分子を横切るより大きな可能性を有している。
【００２２】
そのため、前述したＣＩＳＳ効果と同様にキラル分子が、図３に記載されているように、そこを通って粒子のスピンがさらなる使用のために選択される、フィルターデバイスとしての機能を果たすことができる。従って、図３は、本技術の実施例に従った、メモリーデバイス４０のブロック図を示している。デバイス４０は、ナノ粒子で構成されている強磁性体（自由）の単分子層にデーターを書き込みおよび／またはそこからデーターを読み取るために、キラル分子およびＣＩＳＳ効果を利用する。そのため、デバイス４０は、その上にキラル層４６および４８がそれぞれ配置されている、２つの底部金属コンタクト層４２および４４で構成されている。キラル層４６および４８の各々は、例えば、ある核酸、ペプチド、ヘリセン、ポリチオフェンなどで見つかる分子などの、望ましいヘリカル構造を有する合成ＤＮＡ分子または他の分子などの、１つ以上のキラル分子で構成できる。図示された実施例において、キラル層４６は例えばＲ（右回り）タイプのものとすることができ、一方、キラル層４８はＳ（左回り）タイプのものとすることができる。当業者であれば、原子番号に基づくカーン・インゴルド・プレローグ順位則（ＣＩＰ）に従って、その置換基がそれぞれの優先度を割り当てられるシステムに応じて、前述のＲ／Ｓ鏡像置換体が各キラル中心ＲまたはＳに対応することが理解できるであろう。
【００２３】
さらに図示するように、キラル層４６および４８は、選択的に望ましくは５０ナノメートル程度にされた多数のナノ粒子で構成された自由強磁性体層５０によってそれぞれ覆われており、ここで層５０は、層５０の強磁性体特性を維持するための強磁性体薄膜で形成することもできる。そのため、強磁性体層５０は磁化されるよう適合され、その内部に配置された粒子／ドメインはある選ばれた方向に沿って並ぶようになる。さらに、層５０の上には、電流すなわち荷電粒子を読み取りおよび／または書き込み動作のためデバイス４０を介して通過させるために、底部金属層４２および４４と連動して使用されるよう適合された金属層５２が配置される。
【００２４】
そのため、デバイス４０は、ＣＩＳＳ効果と同様に、強磁性体構造５０および上部金属層５２を介して、層４２または４４の間に電子の流れを通すことにより、強磁性体層５０上にメモリービットの書き込みおよび記憶をするために用いられる。例えば、書き込み動作は、メモリーデバイス４０を用いて底部金属層４２から上部金属５２へ電子を流す電流を確立することによって達成できる。そうすることで、キラルＲ層は、そのスピンが、上向き移動する電子の移動の上向きの流れに逆平行にある、電子のみを伝播するよう、スピンフィルターの役目を果たす。そのようにフィルタリングされた電子が強磁性体自由層５０に一旦入ると、電子は、その選択されたスピン（スピン伝播トルク効果を介して達成されるように）を層５０を構成するナノ粒子に供給し、特定の方向に層５０を磁化する。本技術に従って、層５０内でのナノ粒子のスピン偏極は、層５０上にデーターの１つ以上のビット（例えば、０、１）を書き込むように変更可能である。
【００２５】
同様に、強磁性体層のスピン偏極は、キラルＳ層４８が電子の移動の上向き方向に平行になるスピンを有する電子のみをフィルターするように、層４４および５２間に電流を流すことにより、上述の磁化の第２状態を達成するよう変更可能である。そのため、そのようにフィルタリングされた電子は、層５０内のナノ粒子が上述したように層４２および５２間に電流が流れたときと反対を向くスピンとなるように、強磁性体層５０にスピンを供与すなわち受け渡す。まだなお、磁化の第３状態は、層４６および４８によってフィルタリングされた電子は強磁性体層５０に反対のスピンを供与し、それによって互いにキャンセルされるため、強磁性体層５０が正味の磁化に達さないように、キラル層ＲおよびＳの両者を通って電流を流すことによって達成される。
【００２６】
そのため、上述したように、デバイス４０は、層５０の磁化の方向、すなわち、第１の方向への磁化、第１の方向と反対方向への磁化、または、無磁化のそれぞれに対応する磁化の３つの（３）状態すなわち１、−１、０を達成できる。以下にさらに記載するように、デバイス４０によって（およびそれに近似したものによって−以下の図４、５、８および９を参照）達成される磁化の３状態は、例えば、通常のコンピューターロジックで実行されるＸＯＲ演算などの各種のロジック演算で使用される。
【００２７】
さらに、上述した演算に従って、デバイス４０は、デバイス４０に記憶されたデータービットを取り出すことで、さらに読み取られる。そのため、デバイス４０の読み取り動作は、金属層４２または４４のいずれかと金属層５２との間に低電流を流すことによって達成される。そうすることで、もし自由強磁性体層５０が、転送されたスピンの方向と同等の方向、すなわち、フィルタリングされた電子のスピン方向、にスピン偏極されるならば、図示した構成は、磁化が転送されるスピン方向とは反対方向の場合とは対照的に、比較的高い抵抗率測定を得ることができる。有利には、デバイス４０を読み取るために使用される電流は、デバイス４０にデーターを書き込むために使用される電流よりもかなり低いことがある。さらに、デバイス４０によって形成されたメモリーセルは典型的な例であり、本技術は、近年および将来のコンピューター要求に適応するロバストなメモリー性能を提供するために、大規模デバイス中に多くのそのようなセルを組み込むことを意図することを、心に留めておくべきである。
【００２８】
従って、図４は、本技術の典型的な実施例に従った、他のメモリーデバイス６０の側面図を示している。同様に、図５は、本技術の典型的な実施例に従った、図４に示されたデバイスの上面図を示している。図示したメモリーデバイス６０は、望ましい方向に沿って自由強磁性体層を磁化する際スピンフィルターとして動作するようにＣＩＳＳ効果と連動して使用される、上述したような、キラル分子を利用している。デバイス６０は、通常の超大規模集積回路（ＶＬＳＩ）を利用しながら、ミクロンサイズの規模を実現するよう製造することができる。そのため、メモリーデバイス６０は多層構造を構成することができ、それによって各層はデバイス６０を動作するためのある望ましい機能性を提供するよう適合することができる。
【００２９】
従って、典型的な実施例において、デバイス６０は、その上に底部の金（Ａｕ）コンタクト６４を蒸着したシリコン基板６２から構成されている。デバイス６０は、さらに、例えば化学気相堆積法および／または近似の方法を利用して５００ｎｍの幅まで成長できる、酸化ケイ素（ＳｉＯ２）層６６を具える。デバイス６０は、更に、酸化ケイ素層６６内に配置されたサイト内で生成された４０Ｘ５０μｍ２のウィンドウに配置されたキラル分子６８を含んでいる。図示された典型的な実施例において、キラル分子６４はポリアラニンで構成されているが、本技術の他の実施例は、限定されるものではないが、ある核酸、ペプチド、ヘリセン、ポリチオフェンなどで見つかるものにおける、合成ＤＮＡ分子または他のらせん状分子などの各種材料で構成されたキラル分子を含むこともできる。
【００３０】
デバイス６０は、さらに、層６６上に蒸着可能な、酸化アルミニウム層（Ａｌ２Ｏ３）７０を含んでいる。図示された典型的な実施例において、酸化アルミニウム層７０は、１ナノメートルの厚さであり、トンネル障壁として作用するよう適合されている。メモリーデバイス６０は、さらに、層７０上に蒸着可能な、２０ｎｍの強磁性ニッケル（Ｎｉ）層７２を含んでいる。層７２は、好ましい方向に沿って並んだ特定のスピン偏極を有する、受け取ったスピンフィルタリングされた電子に従って磁化されるよう適合された、自由強磁性体層として作用するよう適合されている。また、デバイス６０は、Ｎｉ層７４の上端面に蒸着された金（Ａｕ）から構成された最上層７４を含んでいる。金層７４は、デバイス６０上にデーターを書き込みそこからデーターを読み取るために、デバイス６０内の電流を確立するための、コンタクト（図５の上面図を参照）を提供するよう適合されている。
【００３１】
そのため、メモリーデバイス６０は、図３に示したように、メモリーデバイス４０を参照して記載された方法と近似した方法で、単一または複数のデータービットを記録して書き込むことができる。従って、シリコン層６２と金コンタクト７４との間に電流が流れている間、底部金属６４からイジェクトされた電子はキラルポリアラニン層６８およびＮｉ層を介して転送する。キラル分子６８によって達成されるＣＩＳＳ効果により、強磁性体層７０に入る電子は、分子のキラリティーおよびシリコン層６２と金コンタクト７４との間に存在する電流の方向に従って、スピン偏極される。例えば、電子のスピンが主にその速度方向に逆平行に向いている場合、ニッケル層７２に入るそのような電子はスピントルクを層７２に転送し、それによって層７２の磁化を起こす。そうすることで、磁化された層７２の抵抗率が増加する。この抵抗率の増加は、層７２によって達成される特定の磁化を示すために、測定される（読み取り動作で実行されているように）。
【００３２】
さらに図示されているように、キラル分子（例えば分子６８）を形成するハイブリッド層は、デバイス６０の長さの全体に亘って配置されたサイトで構成されている。従って、キラル分子６８を形成するハイブリッド層を準備する際、デバイス６０は、有機分子６８を含む１ｍＭのエタノール溶液に一晩浸漬される前に、無水エタノール中に２０分間浸漬される。この処置は、自己組織化した分子が均質でぎっしり詰まっている分子の単一層を形成することを可能とする。その後、有機分子の超過分は、デバイス６０をエタノールで数回洗浄することによって除去される。最終的に、デバイス６０は窒素を使用して乾燥される。上述したプロセスは、不活性雰囲気中で実行された。
【００３３】
そのため、当業者であれば、上記製造プロセスがデバイス６０内の各サイトに沿ったキラル分子６８の配置を促進することを理解でき、それによって、各サイトが、好ましい方向すなわち望みに応じて右回りまたは左回りの方向に沿って配向されたキラル粒子を含むことができる。そうすることで、デバイス６０は、電流が層７２に沿って配置された領域のスピン偏極を決定するためにサイト６８の各々を介して流れるとき、Ｎｉ層７２上に書き込まれる複数のデジタルビットを記憶するよう適合されている。従って、本技術の典型的な実施例において、層６８の第１のサイトは、電流がそのサイトを介して通過すると、第１のサイトを覆うＮｉ層７２の部分が特定の方向例えば＋１に沿ってスピン磁化（ＣＩＳＳおよびＳＴＴを介して達成されるように）を達成することで、特定のキラリティーを有するよう選択される。同様に、層６８の第２のサイトは、そこを介して電流を流すことで、層の第１のサイトによって生成された磁化と反対（すなわち−１）の層７２の磁化を達成でき、異なるキラリティーの分子を有するよう選択される。
【００３４】
上述した磁化状態が、デジタルビットすなわち０と１とを記憶するために通常使用されている方法などで、２つの異なるメモリービットを記憶するために使用されている間、デバイス６０は、さらに、上述したＮｉ層７２の磁化の２つの状態が、層７２の無磁化の状態すなわち０を達成するために組み合わされたときに達成される、磁化の第３の状態を実現するために使用される。従って、当業者であれば、強磁性体層７２によって実現される磁化の３つの状態すなわち＋１、−１および０が、デバイス６０をして通常のコンピューターロジックで一般的に用いられるＸＯＲなどのロジックゲートとして動作可能とすることを理解できる。さらにまた、デバイス６０に記憶されたデジタルビットは、シリコン層６２と金属層７４との間に電流を流すことによって、デバイス６０から読み取られる。そのような電流は、強磁性体層７２に沿ったスピン偏極を決定するために、デバイス６０に沿った電気抵抗率を測定するために使用される。本技術に従って、もぢＮｉ層７２がキラル層６８を通過する電子によってその上に転送されたスピンと同じ方向にスピン偏極されていたとしたら、測定された抵抗率は、強磁性体層のスピン偏極が転送されたスピンの方向と反対のときより、比較的高くなる。そのため、抵抗率の測定は、Ｎｉ層７２の磁化の状態を決定し、そのため、記憶されたデータービット、すなわち、デバイス６０に記憶された０または１の読み取りを提供する。
【００３５】
図６は、本技術の実施例に従う、図４および５に示されたデバイスに関連するグラフ８０を示している。図６に示されているように、カーブ８０は外部磁場が存在しないデバイス６０のニッケル層７２の磁化を示している。デバイスを横切る−２．５Ｖの与えられた一定電圧に対し、グラフ８０は、最大値に到達するまで抵抗は時間とともに増加していることを示している。従って、抵抗の変化は、デバイス６０の層７２全体で実行された磁化の結果である。厚さ２０ｎｍのＮｉ層７２に対し、消磁は、比較的早く起きるが、一方、温度への強い依存性を示している。外部磁場（０．５Ｔおよび１Ｔ）がデバイス６０に適用されたとき、グラフ８０の別のカーブによってさらに示されているように、測定した抵抗は増加し、層７２内で発生する磁化の証拠を提供している。そのため、大きさ０．５Ｔを有する磁場、すなわち、Ｎｉ層７２を磁化するために必要な飽和磁場の直下の磁場に対し、電圧対電流測定のセットが比較された。比較は、キラル分子の長軸が磁場（例えばデバイスに対し０°の磁場）に平行に並び、それによって電子が金層６４からニッケル層７２へ流れるよう、適用された磁場に対して回転する際、行われた。
【００３６】
そのような構成において、測定した抵抗は図６に示されているように増加する。しかしながら、もし電子の流れが上述した方向（例えば、デバイスに対し１８０°の磁場）と反対方向に向いていれば、ニッケル層７２内の磁化はキラル分子を横切る電子によって転送されたスピンと反対となり、そのような場合、ニッケル層７２へイジェクトされたスピンは少数キャリアであり、そのため低い抵抗測定値を提供する。さらに、分子の軸が磁場（ここでの表記では９０°）に対し垂直であるとき、磁場に対し平行または逆平行の均等な確率を有するスピンはイジェクトされる。
【００３７】
図７は、本技術の実施例に従う、図４および５に示されたデバイス６０に関連するグラフ９０を示している。図は、デバイス６０によって達成される、メモリー効果を示している。特に、デバイス上への書き込みは、−１５ＶでのＮｉ層の磁化を介して達成され、一方、デバイスの読み取りは、−２Ｖまたは＋２Ｖなどの低い電圧を使用して達成される。２Ｖに対し、少数キャリアのスピン転送は、最初に低抵抗が測定されそれが時間とともに増加するよう、最初に起こる。−２Ｖを使用する読み取りの場合は、少数スピンがイジェクトされて、最初の高い抵抗が測定される。従って、そのようなデバイス６０への書き込みまたはそこからの読み取りは、観察の一秒間の−２Ｖ抵抗測定値と＋２Ｖ抵抗測定値との間の抵抗測定値のかなりの相違（少なくとも１桁の大きさ）で、繰り返し可能である。
【００３８】
図８は、本技術の実施例に従う、メモリーデバイス１００のマスクの側面図を示している。従って、このマスクプランは、ＣＩＳＳ効果を有するキラル分子を利用してメモリーデバイスを実行するために、上で検討した原則方法を用いる、図４および５に示されたメモリーデバイスあるいは近似のデバイスのものとすることができる。そのため、マスク１００は、各種ＶＬＳＩ層の構成要素やそれらの機能性を示すシリコン基デバイスのものとすることができる。図８に示されているように、メモリーデバイスは、ソース／ドレイン１０４および１０６を有する底部シリコン層とともに、ソース／ドレイン構成要素を含む最上部シリコン層１０２を含んでいる。最上部および底部ソース／ドレイン構成要素１０２−１０６は、それぞれ、メモリーデバイス１００を介して電流をセットアップするために適合されており、その結果、データーはデバイス１００上に書き込まれまたはそこから読み取られることができる。底部および最上部ソース／ドレイン層の間に、第１の複数個のキラル分子１０８および第２の複数個のキラル分子１１０を含む誘電体層を配置している。図示した典型的な実施例において、分子１０８のキラリティーは分子１１０のキラリティーと反対に設けられている。そのため、図示されたプラン１００は、データーの単一ビッドを記憶するための典型的なナノサイズメモリーセルを単に示しているが、本技術は、近年のメモリーおよびロジックデバイスで使用されるように、非常に多くのビッドを記憶および／または動作するよう適合されたより大きなデバイスの製造を促進するように、そのようなマスクプランのスケールアップを意図していることを、心に留めるべきである。従って、そのようなデバイスは、多くの、少なくとも１００万およびそれ以上の、図８に示されたデバイスの複製を用いることができる。
【００３９】
さらに示されているように、デバイス１００は、そのスピンがデータービットをデバイス１００に書き込むため、層１１２上に与えられているスピンフィルターにかけられた電子によって磁化されるよう適合された強磁性体層１１２を含んでいる。そのため、例えば、動作にあたり、電流はソース／度ライン１０４およびソース／ドレイン１０２の間でセットアップされ、その結果、電子は、キラル分子層１１８の掌性によって前述した方向に沿って層１１２を磁化するために、キラル分子１０８を介して上方に移動する。ソース／ドレイン１０６およびソース／ドレイン１０２の間の同様の電流が、分子１０８によって生成されたものと反対となる層１１２の磁化を生成するようキラル分子１１０が電子のスピンをフィルタリングできるよう、セットアップされる。しかしながら、書き込みの他のモードでは、ソース／ドレイン１０４および１０６の両者とも、強磁性体層１０２が実際の磁化を得ないよう、デバイス１００を介して電流を流すために使用される。また、磁化の上述した３状態は、それぞれ、層１２の＋１、−１および０として示され、例えば、ＸＯＲゲートとして用いられるようなロジックに基づく動作性をデバイス１００に与えている。
【００４０】
デバイス１００がビットを記憶して書き込まれると、すなわち、強磁性体層が望ましい方向に沿って磁化されると、そのようなビットは後ほど読み出されたり取り出されたりする。デバイス１００のそのような読み取り動作は、ソース／ドレイン１０４および１０６とソース／ドレイン１０２との間に電流を流すことによって行われ、その結果、強磁性体層１１２の抵抗率がその層の磁化の状態の指標を提供するために測定される。そのため、上述したラベル＋１、−１および０に対応する磁化の状態の各々は、層１１２のはっきりと区別できる抵抗測定値を提供し、それによってデバイス１１０に記録されたビットの読み出しを可能とする。本技術に従って、デバイス１００を読み取るために使用される電流の大きさがデバイス１００にデーターを書き込むために使用される電流よりもかなり低いことに注意すべきである。
【００４１】
図９は、本技術の実施例に従って、集積回路（ＩＣ）で実行される、メモリーデバイス１３０のナノメートルアレイ構造の斜視図である。従って、デバイス１３０は、図８を参照して記載されたものなどの、複数の記憶要素１３２で構成されている。デバイス１３０は、さらに、ソース／コンタクトポイント１３４、ワードライン１３６、メタルライン１３８およびビットライン１４０を含むことができる。そのため、当業者であれば、開示された構造のアレイが、デバイス１３０上へのデーターの書き込みおよび／またはそこからのデーターの読み取りの際、コンタクトポイント１３４−１４０に沿って適用された電圧のタイミング調整を行うよう適合されていることを理解できるであろう。さらにまた、ロジックに基づくデバイスとして動作するとき、デバイス１３０を形成するアレイが、２つのリードを介して電流を駆動するときは磁化が０であり、リードの１つを介して電流を駆動するときは強磁性体層が磁化されるように、ＸＯＲロジックデバイスを実現させることができる。従って、デバイス１３０は、複数のメモリーおよびロジック素子（図１−８で上述したものなど）を含むことができ、今日のコンピューターおよびデーター記憶システムのそれぞれにおいて使用されているものなどの、コンピューター処理素子および／またはロジックデバイスと統合される、および／または、その一部となるのみならず、大規模メモリーおよび／またはロジックデバイスと結合するよう適合されている。
【００４２】
図１０は、本技術の実施例に従って、メモリーリーダーの部分として適合されたデバイス１５０を示している。スピントロニクスデバイス１５０は、キラル分子および自由磁気層のスピン偏極を決定するためのＣＩＳＳ効果とともに、光励起を用いている。そのような磁気層は、そのサイズが５０ｎｍオーダーであるナノ粒子を含みことができ、またはその代わりに、磁気層は強磁性体薄膜または他の好適な強磁性体材料で構成することができる。さらに図示したように、デバイス１５０は、限定されるものではないが銀（Ａｇ）などの、金属層１５４上に自己組織化層を形成するキラルＤＮＡ分子１５２の最上層を含んでいる。キラル分子はチオール基を介して層１５４の表面に接合しており、色素分子（Ｃｙ３）がキラル分子１５２の他端（頂上部）に装着されている。デバイス１５０は、さらに、その上に酸化アルミニウム層１５８を配置した、ニッケル（Ｎｉ）などの、底部強磁性体層１５６を含んでいる。デバイス１５０は、図１０に層１６０として示されているハードディスクなどのメモリーデバイスに適用することができる。従って、層１６０は、その領域の１つ以上の全体を介して前述したスピン磁化を有する磁性材料で構成することができる。
【００４３】
動作にあたり、デバイス１５０は、例えば、その両者が所定の周波数例えば１３７Ｈｚでチョップされた、青（４１９ｎｍ、１００μＷ）ＣＷレーザーによって、または、緑（５３２ｎｍ、３．５μＷ）ＣＷレーザーによって、発生されたコヒーレントの電磁放射によって励起可能である。そのため、色素分子の光励起により、電子正孔対が分子１５２内で形成され、それによって正孔は色素分子１５２から銀基板１５４へ転送される。この正孔の転送は、銀膜１５４と接地されたニッケル層膜１５６との間で測定された正電圧によって示される。同様に、正孔の転送は、ＤＮＡ分子１５２の最高被占軌道（ＨＯＭＯ）を介して達成されるように、銀基板１５４から光励起色素１５２へ転送される電子を示している。そのため、ＣＩＳＳ効果に従って、ＤＮＡ分子１５２を介して簡単に転送されるとともに分子１５２のモーメント方向と逆平行に向くスピンを有する、それらの電子は、最終的に、銀層１５４をスピン特定正孔で正に帯電させる。
【００４４】
図１０の図示された実施例に従う、ハードディスク１６０などの磁気デバイスへのデバイス１５０の応用は、Ｎｉ層１５６の磁気モーメント（下向きをポイントする白矢印）を銀層１５４から色素へキラル分子１５２を介して転送された電子スピンの速度と逆平行に並ばせる。このことは、さらに図１１によって示されており、そこでは、Ｎｉ層１５６におけるフェルミエネルギーの直下からの電子が銀層１５４に注入され、それによってその層が中和される。そのため、色素１５２から銀層１５４へ転送される正孔に続き、励起された色素１５２からの電子の転送（すなわちその正孔が満たされた後）が起き、それによって色素１５２をその最初の原状態に戻すために、特性時間（通常サブナノ秒）内で層１５２を完全に中和する。しかしながら、銀層１５４から色素１５２への電子転送速度（あるいは色素から銀への正孔転送速度）は逆転送速度より大きいため、色素１５２の一定の照射が、図示した実施例では、接地された状態に維持されているニッケル層１５６との関係で得られた、正電圧の読み取りによって示されているように、銀層１５４上の電荷の定常状態を生成する。従って、転送された電荷の量は、通常１ｋΩ近辺のＡｌＯｘ層１５８の抵抗に基づきすなわち外部磁場の印加なしで、推定することができる。典型的な電圧は、３．５μＷで動作するレーザー（例えば、波長５３２ｎｍ）を使用するとき、約１μＶとして測定される。そのような電圧は、銀層１５４から色素分子１５２に転送された約６．３×１０９電子／秒として示すことができる。さらに、本技術の典型的な実施例において、デバイス１５０は、約〜１０１３分子／ｃｍ２の密度を有する層１５２を用いることもできる。そのため、１０−８ｃｍ２の表面積を有するデバイス１５０などのデバイスにより、表面上の各色素分子は、平均で約６．３×１０４回／秒の速度で電子を得ることができる。
【００４５】
さらに、それに反して、図１２の図示された実施例に従う、ハードディスク１６０などの磁気デバイスへのデバイス１５０の応用では、Ｎｉ層１５６の磁気モーメント（上向きをポイントする白矢印）は、銀層１５４から色素へキラル分子１５２を介して転送されたスピンの速度と平行に並ぶ。そのため、Ｎｉ層１５６が逆方向（すなわち、図１０に示された方向と逆方向）に偏極される配置において、適切に配向したスピンを有する少数の電子は、デバイス照射により、銀層１５４に生成したスピンの特定のホール中の空間を満たすために利用可能である。そのため、低い電圧が、上述した層間に高電圧が存在する図１０に示された構成と比較して、層１５４および１５６の間に測定される。このことは、さらに図１３に示されており、そこでは、銀層１５４に注入されるべきＮｉ層１５６におけるフェルミエネルギー直下からの電子の数は、逆の構成すなわち図１０および１１の構成に対し可能なものより、少数である。
【００４６】
そのため、図１０および１２のそれぞれで示されているように、デバイス１５０で実現される偏極の２つの状態は、層１５６の偏極の状態を示すための区別出来る分離した電圧読み取りを提供し、同様に、メモリーハードディスク１６０などの磁気デバイスの読み取りを提供する。そのため、デバイス１５０に対するスピン偏極Ｐは、
2015512159.tif 000003
として定義され、ここで、Ｖ↑↓は、スピンの両者がＮｉ層１５６から注入されるとき、すなわち、磁化がＮｉ層１５６に適用されていないとき、の電圧をそれが示すように、外部磁場が適用されていないときの電圧を示している。このように、もし磁場がＮｉ層１５６を偏極するために適用されていれば、銀層１５４およびニッケル層１５６との間で測定された電圧は、適用された磁場の方向に従って変化する。従って、もしＮｉ層１５６の磁気モーメントが有機層すなわち層１５２に向いていれば、電圧はＶ↑＞Ｖ↓となる（ここで、Ｖ↓またはＶ↑は、Ｎｉ層１５６の磁化が、図１０および１２のそれぞれに示されているように、平面内に向くか平面から外に向く、層１５４および１５６の間に発生した電圧に対応する）。そのため、電子のモーメントに平行に並んだ磁場に対し測定された高い電圧は、分子１５２を介して銀層１５４から転送された電子のスピンがそれらの速度と逆平行に並ぶことを示している。
【００４７】
図１４−１８は、本技術の典型的な実施例に従って、図１０および１２に示されたデバイスに関連する種々のプロットを示している。従って、図１４は、デバイス１５０の層（Ａｇ）１５４と（Ｎｉ）１５６との間で測定された電圧を表すグラフ１８０を示している。従って、カーブ１８２は、デバイス１５０が層１５２を有さない場合、すなわち、二本鎖ＤＮＡがデバイス上で吸着されていない場合（Ｔ＝２９０Ｋ；５３２ｎｍレーザー）、を表している。さらに、カーブ１８４は、デバイス１５０がその上に吸着された二本鎖ＤＮＡ／Ｃｙ３層を有するキラル層１５２を含む場合を示している。カーブ１８４は、デバイス１５０が６３５ｎｍでレーザーによって照射されている間に得られる。さらに、グラフ１８０のカーブ１８６は、吸着された二本鎖ＤＮＡ／Ｃｙ３分子、すなわち、５３２ｎｍで照射されたデバイス１５０の層１５２に対し、時間の関数として測定した電圧を示している。カーブ１８６に示されているように、電圧対時間の変化は、層１５２を形成する有機膜に向かうかあるいはそこから離れるかの方向を向く、磁場（０．４５Ｔ）のためである。さらに、カーブ１８８は、層１５２を形成する分子が磁場の影響がない状態で、吸収され５３２ｎｍで照射されたとき、デバイス１５０層のデバイス１５４および１５６の間で測定した電圧を示している。
【００４８】
本技術に従って、図１５は、磁場強度Ｈの関数として測定したスピン偏極Ｐを表すプロット１９０を示している。プロット１９０に明瞭に記載されているように、Ｐの増加は磁場強度の増加に関連付けられる。そのような増加は、図１１および１３のそれぞれに示されているように、フェルミレベル直下の大部分のスピン密度状態と少数部分のスピン密度状態との間の比率の相対的な変化を反映している。そのため、磁場が増加すると、前述のスピン状態間の比率も増加する。
【００４９】
さらに、図１６は、磁場が、２９０Ｋおよび８０Ｋで得られた有機キラル層１５２に向かう方向またはそこから離れる方向（例えば、黒色の矢印で示すように）に向いて適用された、銀層１５４およびニッケル層１５６の間の電圧の時間プロフィールをさらに示す、グラフ２００を示している。図１７は、それによりＰが温度に依存する方法の一般的に表す、プロット２１０を示している。
【００５０】
図１８は、本技術の実施例に従って、図１０および１２に記載されたデバイスに関連する物理的構造２５０を示している。構造２５０は、例えば、図１０および１２に示されている、メモリー読み取りデバイス１５０などの、スピントロニクスに基づくデバイスの物理的な実装である。さらに、構造２５０は、ミクロンスケールの大きさであり、ＶＬＳＩ方法に従って製造される。そのため、構造は、ニッケル層２５４と結合した金コンタクト２５４と同様に、銀層１５４と結合した金コンタクト２５２を示している。金コンタクト２５２および２５４は、図１０および１２に示されているように、Ｎｉ層１５６のスピン偏極を決定するために、層２５２および２５４の間の電圧を測定するための能力を提供するよう適合されている。
【００５１】
構造２５０を形成するデバイスは、シリコン（＜１００＞、４００Ω／ｃｍ２）基板上に電子ビーム蒸着、続いて、フォトリソグラフィーによって製造することができる。本技術に従って、幅１μｍ、長さ１ｍｍおよび厚さ１５０ｎｍのＮｉライン１５６が、５ｎｍのＴｉ接着層上に蒸着される。厚さ約０．５ｎｍのＡｌＯｘ層１５８は、原子層成長法によって蒸着される。最上部の厚さ５０ｎｍの垂直なＡｇライン１５４は、接着層なしで蒸着される。さらに、金コンタクト２５２および２５４は、ワイヤーボンディングのために製造され、厚さ１５０ｎｍである。
【図１】
2015512159.tif 000004
【図２】
2015512159.tif 000005
【図３】
2015512159.tif 000006
【図４】
2015512159.tif 000007
【図５】
2015512159.tif 000008
【図６】
2015512159.tif 000009
【図７】
2015512159.tif 000010
【図８】
2015512159.tif 000011
【図９】
2015512159.tif 000012
【図１０】
2015512159.tif 000013
【図１１】
2015512159.tif 000014
【図１２】
2015512159.tif 000015
【図１３】
2015512159.tif 000016
【図１４】
2015512159.tif 000017
【図１５】
2015512159.tif 000018
【図１６】
2015512159.tif 000019
【図１７】
2015512159.tif 000020
【図１８】
2015512159.tif 000021
【国際調査報告】
2015512159.tif 000022
2015512159.tif 000023
2015512159.tif 000024