(57)【要約】  本発明の実施例は、基底基板（１）、並びにスイッチ素子としてのゲート電極（２）、半導体層（５）、半導体保護層、ソース電極（８）及びドレイン電極（９）を有する薄膜トランジスター、を備えるＴＦＴアレイ基板であって、前記半導体保護層は半導体層（５）と隣り合い、複合層構造を採用し、前記複合層構造は半導体層（５）の酸素ロスを避ける絶縁材料により製作される半導体層（５）に接触する保護層と、エッチングし易い絶縁材料により製作される絶縁層を備える、ＴＦＴアレイ基板を提供する。
2015501549.tif 000002
【特許請求の範囲】
【請求項１】
基底基板（１）、並びにスイッチ素子としてのゲート電極（２）、半導体層（５）、半導体保護層、ソース電極（８）及びドレイン電極（９）を有する薄膜トランジスター、を備える薄膜トランジスター（ＴＦＴ）アレイ基板であって、
前記半導体保護層は前記半導体層（５）と隣り合い、前記半導体保護層は複合層構造を備え、前記複合層構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作される前記半導体層（５）に接触する保護層、及びエッチングし易い絶縁材料により製作される絶縁層を備える、薄膜トランジスターアレイ基板。
【請求項２】
前記ゲート電極（２）が前記基底基板（１）上に配され、前記半導体層（５）が前記ゲート電極（２）上に配されることを特徴とする請求項１に記載のＴＦＴアレイ基板。
【請求項３】
前記半導体保護層は前記ゲート電極（２）と前記半導体層（５）との間に配され、且つ前記半導体層（５）の下側に隣り合うゲート絶縁複合層構造を備え、前記ゲート絶縁複合層構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作され、前記半導体層（５）に接触するゲート絶縁保護層（４）と、エッチングし易い絶縁材料により製作されるゲート絶縁層（３）と、を備えることを特徴とする請求項２に記載のＴＦＴアレイ基板。
【請求項４】
前記ソース電極（８）と前記ドレイン電極（９）とは前記半導体層（５）上に配され、それらの間にチャネル（１５）が設けられることを特徴とする請求項２又は３に記載のＴＦＴアレイ基板。
【請求項５】
前記半導体保護層は前記チャネル（１５）に配され、且つ半導体層（５）の上側に隣り合うエッチングバリア複合層構造を備え、前記エッチングバリア複合層構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作され、前記半導体層（５）に接触するエッチングバリア保護層（６）と、エッチングし易い絶縁材料により製作されるエッチングバリア絶縁層（７）と、を備えることを特徴とする請求項２〜４のいずれか一項に記載のＴＦＴアレイ基板。
【請求項６】
前記半導体層（５）は前記基底基板（１）上に配され、前記ゲート電極（２）が前記半導体層（５）上に配されることを特徴とする請求項１に記載のＴＦＴアレイ基板。
【請求項７】
前記半導体保護層（５）は前記基底基板（１）と前記半導体層（５）との間に配され、且つ前記半導体層（５）の下側に隣り合う修飾絶縁複合層構造を備え、前記修飾絶縁複合構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作され、前記半導体層（５）に接触する修飾絶縁保護層（１３）と、エッチングし易い絶縁材料により製作される修飾絶縁層（１４）と、を備えることを特徴とする請求項６に記載のＴＦＴアレイ基板。
【請求項８】
前記ソース電極（８）と前記ドレイン電極（９）が前記半導体層（５）上に配され、且つそれらの間にチャネル（１５）が設けられることを特徴とする請求項６又は７に記載のＴＦＴアレイ基板。
【請求項９】
前記半導体保護層は前記チャネル（１５）に配され、且つ半導体層（５）の上側に隣り合うエッチングバリア複合層構造を備え、前記エッチングバリア複合層構造は前記半導体層（５）の酸素ロスを避ける絶縁材料により製作され、前記半導体層（５）に接触するエッチングバリア保護層（６）と、エッチングし易い絶縁材料により製作されるエッチングバリア絶縁層（７）と、を備えることを特徴とする請求項６〜８のいずれか一項に記載のＴＦＴアレイ基板。
【請求項１０】
前記半導体層（５）が金属酸化物半導体材料により形成されることを特徴とする請求項１〜９のいずれか一項に記載のＴＦＴアレイ基板。
【請求項１１】
前記保護層と前記絶縁層との厚さ比は１／１０〜３／５であることを特徴とする請求項１〜１０のいずれか一項に記載のＴＦＴアレイ基板。
【請求項１２】
前記保護層の厚さ範囲は３００Å〜１５００Åであり、前記絶縁層の厚さ範囲は１０００Å〜２００００Åであることを特徴とする請求項１１に記載のＴＦＴアレイ基板。
【請求項１３】
前記エッチングバリア保護層（６）は窒素酸化物又は金属酸化物により製作され、前記エッチングバリア絶縁層（７）は窒化物又は有機絶縁材料により製作されることを特徴とする請求項１〜１２のいずれか一項に記載のＴＦＴアレイ基板。
【請求項１４】
前記保護層はＳｉＯｘ又はＡｌ２Ｏ３により製作され、前記絶縁層はＳｉＮｘ又は有機樹脂により製作されることを特徴とする請求項１〜１３のいずれか一項に記載のＴＦＴアレイ基板。
【請求項１５】
不動態化層（１０）と透明画素電極（１１）とを備えることを特徴とする請求項１〜１４のいずれか一項に記載のＴＦＴアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例は薄膜トランジスター（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）アレイ基板に関わる。
【背景技術】
【０００２】
ディスプレイ製造技術の発展につれて、薄膜トランジスター液晶ディスプレイ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ，ＴＦＴ−ＬＣＤ）は小さい体積、低消費電力、無輻射などの特徴により、現在のフラットパネルディスプレイマーケットにおいて次第に主導的な地位を占めてきている。
【０００３】
従来技術におけるＴＦＴアレイ基板を製作する工程は、基板上にゲート金属薄膜、ゲート絶縁薄膜、金属酸化物薄膜（半導体薄膜）、ソース・ドレイン金属薄膜、不動態化層薄膜及び透明導電薄膜を堆積し、複数回の光エッチング工程でゲート電極、ゲート絶縁層、半導体層、ソース電極、ドレイン電極、不動態化層及び透明画素電極のパターンを順次に形成する。一般的に、一回の光エッチング工程は成膜、感光、現像、エッチング及びアッシングなどの工程が順次に含まれ、エッチング工程は乾式エッチングと湿式エッチングとを含む。湿式エッチングは異方性が比較的劣り、アンダーカット（ｕｎｄｅｒｃｕｔ）がひどく、パターンに対する制御性が弱く、小さい特徴寸法に適用できなく、大量の化学廃液を発生するなどの欠点が存在する。これに対して、乾式エッチングは異方性がよく、制御性に優れ、処理時間が短く、重複処理が可能で、操作安全性が高く、自動化を実現し易い、化学廃液がない、処理過程に汚染されない、清潔度が高い、などの利点でＴＦＴアレイ基板の光エッチング工程に応用されている。
【０００４】
前記ＴＦＴアレイ基板を製造する工程において、半導体層はソース電極とドレイン電極との形成が続いて行われる工程にて完成される。即ち、先ずは半導体層薄膜を堆積し、次にソース・ドレイン金属薄膜を堆積する。ソース・ドレイン金属薄膜を堆積する時に半導体薄膜の破壊を防止するために、一般的に半導体薄膜上面に一層のエッチングバリアを堆積してから、ソース・ドレイン金属薄膜を堆積する。パターニング工程が終わった後、エッチングバリアが半導体層上方のソース電極とドレイン電極との間のチャネルに残される。半導体層の一方の面がエッチングバリアに接触され、他方の面がゲート絶縁層に接触される。エッチングバリアとゲート絶縁層とは一般的にＳｉＮｘ、Ａｌ２Ｏ３又はＳｉＯｘなどの絶縁材料により製作される。半導体が金属酸化物材料により製作され、且つ前記エッチングバリアとゲート絶縁層とがＳｉＮｘにより製作される場合に、エッチングバリアとゲート絶縁層中のＳｉＮｘは半導体層を構成する金属酸化物中の酸素イオンを奪うので、半導体層における金属酸化物の酸素ロスを起こし、ＴＦＴアレイ基板の性能を不安定させる恐れがある。
【０００５】
ＴＦＴアレイ基板の安定性を高めるために、エッチングバリアとゲート絶縁層はＡｌ２Ｏ３又はＳｉＯｘより製作されることができる。しかし、乾式エッチング時に、Ａｌ２Ｏ３又はＳｉＯｘよりエッチングバリアとゲート絶縁層のパターンを形成する場合に、エッチングの速度は比較的に低いため、大量生産に不利である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施例が解決しようとする技術課題の一つは、従来技術に存在する問題に対して、薄膜トランジスター（ＴＦＴ）部品の安定性を高めるとともに大量生産に適合するＴＦＴアレイ基板を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一実施例としてＴＦＴアレイ基板が提供される。基底基板、並びに、スイッチ素子としてゲート電極、半導体層、半導体保護層、ソース電極及びドレイン電極を有する薄膜トランジスター、を備え、前記半導体保護層が半導体層と隣り合い、前記半導体保護層は複合層構造を備え、前記複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触する保護層と、エッチングし易い絶縁材料により製作される絶縁層と、を備える。
【０００８】
例えば、前記ゲート電極が前記基底基板上に配され、前記半導体層が前記ゲート電極の上方に配される。
【０００９】
例えば、前記半導体保護層はゲート電極と半導体層との間に設けられ、且つ半導体層の下側と隣り合うゲート絶縁複合層構造を備え、前記ゲート絶縁複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触するゲート絶縁保護層と、エッチングし易い絶縁材料により製作されるゲート絶縁層と、を備える。
【００１０】
例えば、前記ソース電極及びドレイン電極が前記半導体層上に設けられ、それらの間にチャネルが設けられる。
【００１１】
例えば、前記半導体保護層は前記チャネル中に設けられ、且つ半導体層の上側と隣り合うエッチングバリア複合層構造を備え、前記エッチングバリア複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触するエッチングバリア保護層と、エッチングし易い絶縁材料により製作されるエッチングバリア絶縁層と、を備える。
【００１２】
例えば、前記半導体層が前記基底基板上に配され、前記ゲート電極が前記半導体層上に配される。
【００１３】
例えば、前記半導体保護層が基底基板と半導体層との間に設けられ、且つ半導体層の下側と隣り合う修飾絶縁複合層構造を備え、前記修飾絶縁複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触する修飾絶縁保護層と、エッチングし易い絶縁材料により製作される修飾絶縁層と、を備える。
【００１４】
例えば、前記ソース電極とドレイン電極が前記半導体層に配され、それらの間にチャネルが設けられる。
【００１５】
例えば、前記半導体保護層は前記チャネル中に設けられ、且つ半導体層の上側と隣り合うエッチングバリア複合層構造を備え、前記エッチングバリア複合層構造は半導体層の酸素ロスを避ける絶縁材料により製作され、半導体層に接触するエッチングバリア保護層と、エッチングし易い絶縁材料により製作されるエッチングバリア絶縁層と、を備える。
【００１６】
例えば、前記半導体層は金属酸化物半導体材料で形成される。
【００１７】
例えば、前記保護層と絶縁層との厚さ比は１／１０〜３／５である。
【００１８】
例えば、前記保護層の厚さ範囲は３００Å〜１５００Åであり、前記絶縁層の厚さ範囲は１０００Å〜２００００Åである。
【００１９】
例えば、前記エッチングバリア保護層が珪素酸化物又は金属酸化物により製作され、前記エッチングバリア絶縁層が窒化物又は有機絶縁材料により製作される。
【００２０】
例えば、前記保護層がＳｉＯｘ又はＡｌ２Ｏ３より製作され、前記絶縁層がＳｉＮｘ又は有機樹脂により製作される。
【００２１】
例えば、前記アレイ基板に不動態化（ｐａｓｓｉｖａｔｉｏｎ）層と透明画素電極が含まれる。
【００２２】
例えば、ＳｉＮｘを生成するのに対応する反応ガスはＳｉＨ４、ＮＨ３及びＮ２、並びにＳｉＨ２Ｃｌ２、ＮＨ３及びＮ２である。
【発明の効果】
【００２３】
本発明の実施例に係るＴＦＴアレイ基板において、半導体と隣り合う半導体保護層は複合層構造を採用する。前記複合層構造において、半導体層に接触する保護層が半導体層の酸素ロスを避ける絶縁材料により製作され、例えば、珪素酸化物又は金属酸化物により製作することができる。この構造は半導体層の酸素ロスを防止することができ、ＴＦＴアレイ基板の安定性を高められる。これに対して、前記保護層に接触する（即ち、半導体層に接触しない）絶縁層はエッチングし易い絶縁材料により製作され、例えば、窒化物又は有機絶縁層により製作される。この構造は前記アレイ基板全体のエッチング速度を高め、生産能力を高めるため、大量生産に有利である。
【図面の簡単な説明】
【００２４】
【図１（ａ）】実施例１において第１回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図１（ｂ）】実施例１において第２回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図１（ｃ）】実施例１において第３回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図１（ｄ）】実施例１において第４回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図１（ｅ）】実施例１において第５回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図１（ｆ）】実施例１において第６回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図２（ａ）】実施例２において第１回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図２（ｂ）】実施例２において第２回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図２（ｃ）】実施例２において第３回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図２（ｄ）】実施例２において第４回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図２（ｅ）】実施例２において第５回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【図２（ｆ）】実施例２において第６回エッチング工程が終了した後のＴＦＴアレイ基板の構造概略図である。
【発明を実施するための形態】
【００２５】
本発明の実施例の技術案をより明確に説明するために、以下は実施例の図面を簡単に説明する。勿論、以下説明する図面は本発明の実施例の一部のみに関わり、本発明に対する制限ではない。
【００２６】
図１（ａ）−（ｆ）は本発明の実施例１に係るＴＦＴアレイ基板の構造概略図である。
図２（ａ）−（ｆ）は本発明の実施例２に係るＴＦＴアレイ基板の構造概略図である。
【００２７】
本発明に係る実施例の目的、技術内容及び利点をより明確にするために、以下、本発明の実施例の図面を参照しながら、本発明の実施例を明確かつ完全に説明する。勿論、ここで記載された実施例は、単に本発明の実施例の一部であり、本発明の全ての実施例ではない。本発明の実施例に基づき、当業者が創造的な活動をしない前提で得られる他の実施例は全て本発明の技術範囲に含まれる。
【００２８】
本発明の実施例において、ＴＦＴアレイ基板は、基底基板１、並びに、スイッチとしての、ゲート電極２、半導体層５、半導体保護層、ソース電極８及びドレイン電極９を有する薄膜トランジスター、を備える。前記半導体層５と隣り合う半導体保護層は複合層構造を採用する。前記複合層構造は半導体層５の酸素ロスを避ける絶縁材料により製作され、半導体層５に接触する保護層と、エッチングし易い絶縁材料により製作される絶縁層と、を備える。
【００２９】
ＴＦＴアレイ基板上に複数のゲートラインと複数のデータラインを備え、これらのゲートラインとデータラインが互いに交差することによりアレイに配列する複数の画素領域を定義する。各画素領域はスイッチ素子としての薄膜トランジスターを備え、薄膜トランジスターのゲートと対応するゲートラインに接続、又は一体的に形成される。ソースが対応するデータラインに接続又は一体的に形成される。以下の記載はただ１つの画素領域の薄膜トランジスターのみに対するが、前記記載は他の画素領域の薄膜トランジスターに適用する。
【００３０】
（実施例１）
図１（ｆ）に示すように、本実施例において、ＴＦＴアレイ基板は、基底基板１と、基底基板１に形成されるゲート電極２と、ゲート電極２を覆い、且つ前記基底基板１上までに延長されるゲート絶縁層３と、ゲート絶縁層３を覆うゲート絶縁保護層４と、ゲート絶縁保護層４上に形成される半導体層５と、半導体層５上に形成され、それらの間にチャネル１５が形成されるソース電極８及びドレイン電極９と、前記チャネル１５に形成され、エッチングバリア保護層６とエッチングバリア絶縁層７を有する複合層構造と（前記エッチングバリア保護層６がエッチングバリア絶縁層７の下方に配され且つ半導体層５に接触される）、ソース電極８、エッチングバリア絶縁層７、ドレイン電極９及びゲート絶縁保護層４を覆い、ドレイン電極９を覆う部分に通孔１２が開かれる不動態化層１０と、不動態化層１０に形成され、通孔１２を介してドレイン電極９と接続される透明画素電極１１と、を備える。
【００３１】
一つの例示において、半導体層５と隣り合う半導体保護層はチャネル１５に形成される複合層構造を備える。即ち、エッチングバリア保護層６とエッチングバリア絶縁層７とを備え、半導体層５上に配される。
【００３２】
他の例示において、半導体層５と隣り合う半導体保護層はゲート絶縁層３とゲート絶縁層４とからなる複合層構造を備え、半導体層５の下方において、半導体層５とゲート電極２との間に配される。
【００３３】
さらに他の例示において、半導体層５と隣り合う半導体保護層は前記２つの状況を含む。このように、半導体５がその上下両側で保護される。
【００３４】
本実施例のＴＦＴアレイ基板は、例えば、垂直駆動型又は水平駆動型液晶表示装置に用いられるが、本発明はそれに限らない。
【００３５】
本実施例において、ゲート絶縁層３及びエッチングバリア絶縁層７の厚さ範囲は、例えば、１０００Å〜２００００Åであり、窒化物又は有機絶縁材料より製作されることができる。例えば、ＳｉＮｘ又は有機樹脂より製作される。ＳｉＮｘを生成するのに対応する反応ガスはＳｉＨ４、ＮＨ３とＮ２、又はＳｉＨ２Ｃｌ２、ＮＨ３とＮ２である。
【００３６】
本実施例において、ゲート絶縁保護層４及びエッチングバリア保護層６の厚さ範囲は、例えば、３００Å〜１５００Åであり、珪素酸化物又は金属酸化物より製作されることができる。例えば、ＳｉＯｘ又はＡｌ２Ｏ３より製作される。
【００３７】
ゲート絶縁層３、ゲート絶縁保護層４、エッチングバリア保護層６及びエッチングバリア絶縁層７は、例えば、プラズマ増強化学気相堆積法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ，ＰＥＣＶＤ）又はスパッタ法により形成される。
【００３８】
例示において、半導体５に接触するゲート絶縁保護層４及びエッチングバリア保護層６はいずれも半導体層５の酸素ロスを避ける材料により製作される。しかし、前記材料がエッチングされにくい。半導体層５に接触するゲート絶縁層３とエッチングバリア絶縁層７はいずれもエッチングし易い材料により製作される。
【００３９】
本実施例における、半導体保護層とする複合層構造において、ゲート絶縁保護層４とゲート絶縁層３との厚さ比は、例えば、１／１０〜３／５である。一方、半導体保護層とする複合層構造において、エッチングバリア保護層６とエッチングバリア絶縁層７との厚さ比は、例えば、１／１０〜３／５である。
【００４０】
前記材料により製作される複合層構造の半導体保護層は、半導体層５の酸素イオンを奪わないため、ＴＦＴアレイ基板の安定性を高めるとともに、ゲート絶縁層及びエッチングバリア層のエッチング速度を高める。そのため、生産能力を高められ、大量生産に適用される。
【００４１】
基底基板１は透明の無塩素基板又は石英基板、又は他の一定硬度がある透明基板を採用することができる。
【００４２】
半導体層５は、例えば、透明非晶質酸化物半導体ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の金属酸化物半導体材料により形成される。例えば、スパッタ法により形成される。その厚さ範囲は例えば５０Å〜１０００Åである。
【００４３】
ゲート電極２、ソース電極８とドレイン電極９はスパッタ法又は蒸着法で形成される。その厚さ範囲は例えば４０００Å〜１５０００Åである。ゲート電極２、ソース電極８及びドレイン電極９は、Ｃｒ、Ｗ、Ｃｕ、Ｔｉ、Ｔａ又はＭｏのうちのいずれか１つにより形成される単層膜、又はいずれか１つ以上の金属を含む合金、又は、１つ以上の金属の任意の組み合わせにより形成される多層膜、により製作されることができる。
【００４４】
不動態化層１０は例えば、ＰＥＣＶＤにより形成され、その厚さ範囲は例えば、１０００Å〜３０００Åである。不動態化層１０は酸化物、窒化物又は酸窒化物により製作されることができる。窒化物を形成するのに対応する反応ガスはＳｉＨ４、ＮＨ３とＮ２、又はＳｉＨ２Ｃｌ２、ＮＨ３とＮ２であってもよい。
【００４５】
透明画素電極１１はスパッタ法又は蒸着法により形成される。その厚さ範囲は例えば、３００Å〜１５００Åである。透明画素電極１１は透明金属酸化物材料により製作されることができる。例えば、ＩＴＯ薄膜又はＩＺＯ薄膜により製作される。
【００４６】
本実施例に係るＴＦＴアレイ基板は６回の光エッチング工程により形成される。１つの例示の工程プロセスは図１（ａ）〜図１（ｆ）を参照しながら説明する。
【００４７】
ステップ（１）において、図１（ａ）に示すように、基底基板１にゲート金属薄膜が堆積され、そして、第１回の光エッチング工程を介してゲート電極２とゲート走査ライン（図示なし）のパターンが形成される。
【００４８】
ステップ（２）において、図１（ｂ）に示すように、ステップ（１）を行った基底基板１上にゲート絶縁薄膜、半導体層を形成する金属酸化物薄膜が順次に堆積され、そして、第２回の光エッチング工程によりゲート絶縁層３、ゲート絶縁保護層４及び半導体層５のパターンが形成される。ゲート絶縁層３はゲート電極２を覆い、且つ基底基板１上までに延伸される。ゲート絶縁保護層４はゲート絶縁層３を覆い、その平面サイズがゲート絶縁層３の平面サイズとはほぼ同じである。
【００４９】
ステップ（３）において、図１（ｃ）に示すように、ステップ（２）を行った基板に二層のエッチングバリア絶縁薄膜が堆積され、そして、第３回の光エッチング工程によりエッチングバリア保護層６とエッチングバリア絶縁層７のパターンが形成される。エッチングバリア絶縁層７はエッチングバリア保護層６上を覆い且つその平面サイズは同じである。エッチングバリア保護層６は半導体層５上に配され、且つ接触される。エッチングバリア保護層６及びエッチングバリア絶縁層７は形成する薄膜トランジスターのチャネル領域にほぼ対応する。
【００５０】
ステップ（４）において、図１（ｄ）に示すように、ステップ（３）を行った基底基板１上にソース・ドレイン金属薄膜が堆積され、そして、第４回の光エッチング工程によりソース電極８、ドレイン電極９及びデータ走査ライン（図示なし）のパターンが形成される。ソース電極８とドレイン電極９とが半導体層５上に配され、且つエッチングバリア保護層６とエッチングバリア絶縁層７の両側に配され、それらの間にチャネルが形成される。
【００５１】
ステップ（５）において、図１（ｅ）に示すように、ステップ（４）を行った基底基板１上に不動態化層薄膜が堆積され、そして第５回の光エッチング工程により通孔１２を有する不動態化層１０のパターンが形成される。通孔１２がドレイン電極９の上方に配され、ドレイン電極９の一部分が露出される。
【００５２】
ステップ（６）において、図１（ｆ）に示すように、ステップ（５）を行った基底基板１上に透明導電薄膜が堆積され、そして、第６回の光エッチング工程により透明画素電極１１のパターンが形成され、このように、透明画素電極１１が通孔１２の上方に配される。且つ、透明画素電極１１は通孔１２を介してドレイン電極９に接続される。
【００５３】
本実施例において、毎回の光エッチング工程のエッチング工程はいずれも乾式エッチングで行うことができる。
【００５４】
（実施例２）
図２（ｆ）に示すように、本実施例において、ＴＦＴアレイ基板は、基底基板１と、基底基板１上を覆う修飾絶縁層１４と、修飾絶縁層１４上を覆う修飾絶縁保護層１３と、修飾絶縁保護層１３上に形成される半導体層５と、半導体層５上に形成され、それらの間にチャネル１５が設けられるソース電極８及びドレイン電極９と、チャネル１５に形成され、エッチングバリア絶縁層７の下方に配され、且つ半導体層５に接触されるエッチングバリア保護層６、及びエッチングバリア絶縁層７を有する複合層構造と、ソース電極８、エッチングバリア絶縁層７、ドレイン電極９及び修飾絶縁保護層１３を完全に覆い、ドレイン電極９を覆う部分に通孔１２が開かされるゲート絶縁層３と、ゲート絶縁層３に形成され、通孔１２を介してドレイン電極９に接続される透明画素電極１１と、を備える。
【００５５】
一つの例示において、半導体層５と隣り合う半導体保護層は、チャネル１５に形成される複合層構造を備える。即ち、エッチングバリア保護層６とエッチングバリア絶縁層７とを備える。
【００５６】
他の例示において、半導体層５と隣り合う半導体保護層は修飾絶縁層１４と修飾絶縁保護層１３とからなる複合層構造を備え、半導体層５と基底基板１との間に配される。
【００５７】
さらに他の例示において、半導体層５と隣り合う半導体保護層は前記２つの状況を含み、このように、半導体層５がその上下両側に保護されることができる。
【００５８】
同じように、本実施例のＴＦＴアレイ基板は、例えば、垂直駆動型又は水平駆動型液晶表示装置に用いられるが、本発明はそれに限らない。
【００５９】
本実施例において、修飾絶縁層１４の材質、厚さ及び形成方法は実施例１のゲート絶縁層３及びエッチングバリア絶縁層７と同じであってもよい。
【００６０】
本実施例において、修飾絶縁保護層１３の材質、厚さ及び形成方法は実施例１のゲート絶縁保護層４及びエッチングバリア保護層６と同じであってもよい。
【００６１】
本実施例において、ゲート絶縁層３は半導体層５に直接に接触しないため、単層構造を採用することができる。前記単層構造の材質、厚さ及び形成方法は実施例１のゲート絶縁層３及びエッチングバリア絶縁層７と同じであってもよいし、実施例１のゲート絶縁保護層４及びエッチングバリア保護層６と同じであってもよい。
【００６２】
本実施例に係るアレイ基板構造の他の各層を構成する材質、厚さおよび形成方法は実施例１と同じであるため、省略する。
【００６３】
半導体層５は、例えば、透明非晶質酸化物半導体ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の金属酸化物半導体材料により形成される。例えば、スパッタ法で形成される、その厚さ範囲は例えば、５０Å〜１０００Åである。
【００６４】
前記材料により製作される複合層構造の半導体保護層は半導体層５中の酸素イオンを奪わないため、ＴＦＴアレイ基板の安定性を高めるとともに、ゲート絶縁層及びエッチングバリア層のエッチング速度を高める。そのため、生産能力を高められ、大量生産に適合される。
【００６５】
本実施例に係るＴＦＴアレイ基板は６回の光エッチング工程により形成される。１つの例示の工程プロセスは図２（ａ）〜図２（ｆ）を参照しながら説明する。
【００６６】
ステップ（１）において、図２（ａ）に示すように、基底基板１に２層の修飾絶縁薄膜、及び金属酸化物薄膜が順次に堆積され、そして、第１回の光エッチング工程を介して修飾絶縁層１４、修飾絶縁保護層１３及び半導体層５のパターンが形成される。修飾絶縁保護層１３は修飾絶縁層１４を覆い且つその平面サイズとは同じである。修飾絶縁層１４は基底基板１を覆う。
【００６７】
ステップ（２）において、図２（ｂ）に示すように、ステップ（１）を行った基底基板１上に２層のエッチングバリア絶縁薄膜が堆積され、そして、第２回の光エッチング工程はエッチングバリア保護層６とエッチングバリア絶縁層７を含む複合層構造のパターンを形成する。エッチングバリア絶縁層７はエッチングバリア保護層６を覆い、且つその平面サイズとは同じである。エッチングバリア保護層６は半導体層５上に配され、接触される。
【００６８】
ステップ（３）において、図２（ｃ）に示すように、ステップ（２）を行った基底基板１上にソース・ドレイン金属薄膜が堆積される。第３回のエッチング工程によりソース電極８、ドレイン電極９とデータ走査ライン（図示なし）のパターンを形成する。ソース電極８及びドレイン電極９は半導体層５に配され、且つエッチングバリア保護層６とエッチングバリア絶縁層７の両側にそれぞれ配される。
【００６９】
ステップ（４）において、図２（ｄ）に示すように、ステップ（３）を行った基底基板１上にゲート絶縁薄膜が堆積され、そして、第４回の光エッチング工程によりゲート絶縁層３と通孔１２のパターンが形成される。このように、通孔１２をドレイン電極９の上方に配させる。
【００７０】
ステップ（５）において、図２（ｅ）に示すように、ステップ（４）を行った基底基板１上に透明導電薄膜が堆積され、そして第５回の光エッチング工程により透明画素電極１１のパターンが形成され、透明画素電極１１を通孔１２の上方に配させるとともに、透明画素電極１１は通孔１２を介してドレイン電極９に接続される。
【００７１】
ステップ（６）において、図２（ｆ）に示すように、ステップ（５）を行った基底基板１上にゲート金属薄膜が堆積され、そして、第６回の光エッチング工程によりゲート電極２とゲート走査ライン（図示ないし）のパターンが形成される。
【００７２】
本実施例において、毎回の光エッチング工程のエッチング工程はいずれも乾式エッチングで行うことができる。
【００７３】
当業者にとっては、本発明の精神と実質な内容から離れない場合に、各種の変形又は改善をすることができる。これらの変形と改善も本発明の保護範囲と見なされる。
【符号の説明】
【００７４】
１    基底基板
２    ゲート電極
３    ゲート絶縁層
４    ゲート絶縁保護層
５    半導体層
６    エッチングバリア保護層
７    エッチングバリア絶縁層
８    ソース電極
９    ドレイン電極
１０  不動態化層
１１  透明画素電極
１２  通孔
１３  修飾絶縁保護層
１４  修飾絶縁層
１５  チャネル
【図１（ａ）】
2015501549.tif 000003
【図１（ｂ）】
2015501549.tif 000004
【図１（ｃ）】
2015501549.tif 000005
【図１（ｄ）】
2015501549.tif 000006
【図１（ｅ）】
2015501549.tif 000007
【図１（ｆ）】
2015501549.tif 000008
【図２（ａ）】
2015501549.tif 000009
【図２（ｂ）】
2015501549.tif 000010
【図２（ｃ）】
2015501549.tif 000011
【図２（ｄ）】
2015501549.tif 000012
【図２（ｅ）】
2015501549.tif 000013
【図２（ｆ）】
2015501549.tif 000014
【国際調査報告】
2015501549.tif 000015
2015501549.tif 000016
2015501549.tif 000017
2015501549.tif 000018