(57)【要約】  本発明は、有機薄膜トランジスタアレイ基板の製造効率を向上させる有機薄膜トランジスタアレイ基板及びその製造方法に関する。該方法によれば、一回のパターニング工程により、基板上に画素電極のパターン層（３）、及び画素電極のパターン層（３）の上方に位置するソース電極とデータラインのパターン層（２ａ）及びドレイン電極のパターン層（２ｂ）を形成し、一回のパターニング工程により、ソース電極とデータラインのパターン層（２ａ）及びドレイン電極のパターン層（２ｂ）上を覆う有機半導体層（４）、及び有機半導体層上を覆うゲート絶縁層（５）を形成し、一回のパターニング工程により、ゲート絶縁層（５）を形成している基板上に、ゲート電極とゲートラインのパターン層（７）を形成する。
2015524615.tif 000002
【特許請求の範囲】
【請求項１】
一回のパターニング工程により、基板上に画素電極のパターン層、及び画素電極のパターン層の上方に位置するソース電極とデータラインのパターン層、及びドレイン電極のパターン層を形成し、
一回のパターニング工程により、ソース電極とデータラインのパターン層及びドレイン電極のパターン層上を覆う有機半導体層、及び有機半導体層上を覆うゲート絶縁層を形成し、
一回のパターニング工程により、ゲート絶縁層を形成している基板上に、ゲート電極とゲートラインのパターン層を形成することを特徴とする、有機薄膜トランジスタアレイ基板の製造方法。
【請求項２】
前記一回のパターニング工程により、基板上に画素電極のパターン層、及び画素電極のパターン層の上方に位置するソース電極とデータラインのパターン層及びドレイン電極のパターン層を形成することは、
基板上に透明導電薄膜を形成し、透明導電薄膜上に金属薄膜を形成し、
金属薄膜上にフォトレジストをスピンコートし、マスクを用いてフォトレジストに対し露光現像を行い、フォトレジスト除去エリア、フォトレジスト部分保留エリア及びフォトレジスト完全保留エリアを得る、
基板に対しエッチングを行い、フォトレジスト完全除去エリアの透明導電薄膜と金属薄膜をエッチングにより除去する、
基板上のフォトレジストに対し灰化を行い、フォトレジスト部分保留エリアのフォトレジストを除去する、
基板に対してエッチングを行い、フォトレジスト部分保留エリアの金属薄膜を除去して、画素電極のパターン層を得る、
フォトレジスト完全保留エリアのフォトレジストに対し剥離を行い、ソース電極とデータラインのパターン層、及びドレイン電極のパターン層を得ることを特徴とする、請求項１に記載の方法。
【請求項３】
前記マスクはハーフトーンマスクまたはグレートーンマスクであることを特徴とする、請求項２に記載の方法。
【請求項４】
前記一回のパターニング工程により、ソース電極とデータラインのパターン層及びドレイン電極のパターン層上を覆う有機半導体層、及び有機半導体層上を覆うゲート絶縁層を形成することは、
ソース電極とデータラインのパターン層及びドレイン電極のパターン層上を覆う有機半導体薄膜を形成する、
有機半導体層薄膜上を覆うゲート絶縁層薄膜を形成する、
ゲート絶縁層薄膜上にフォトレジストを塗布し、マスクを用いてフォトレジストに対し露光現像を行い、フォトレジスト除去エリアとフォトレジスト完全保留エリアを得る、
基板に対しエッチングを行い、フォトレジスト完全除去エリアのゲート絶縁層薄膜と有機半導体層薄膜とを除去する、
フォトレジスト完全保留エリアのフォトレジストに対し剥離を行い、有機半導体層のパターン層及びゲート絶縁層のパターン層を得る、
以上を含むことを特徴とする、請求項１〜３のいずれかに記載の方法。
【請求項５】
ゲート絶縁層薄膜を形成した後、且つゲート絶縁層薄膜上にフォトレジストをスピンコートする前に、該方法はさらに、
第一設定温度下において基板を第一設定時間乾燥させ、第二設定温度下において基板を第二設定時間乾燥させることを含み、第二設定温度は第一設定温度より高いことを特徴とする、請求項４に記載の方法。
【請求項６】
一回のパターニング工程により、ゲート絶縁層を形成している基板上に、ゲート電極とゲートラインのパターン層を形成することは、
ゲート絶縁層を形成している基板上にゲート電極金属薄膜を形成し、
ゲート電極金属薄膜上にフォトレジストをスピンコートし、マスクを用いてフォトレジストに対し露光現像を行い、フォトレジスト完全除去エリア及びフォトレジスト完全保留エリアを得る、
基板に対しエッチングを行い、フォトレジスト完全除去エリアのゲート電極金属薄膜をエッチングにより除去する、
フォトレジストを剥離して、ゲート電極とゲートラインのパターン層を得る、
以上を含むことを特徴とする、請求項１〜５のいずれかに記載の方法。
【請求項７】
前記請求項１〜６のいずれかの方法によって得られる、有機薄膜トランジスタアレイ基板。
【請求項８】
前記請求項７に記載の有機薄膜トランジスタアレイ基板を含む表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本公開の実施例は有機薄膜トランジスタアレイ基板及びその製造方法に係る。
【背景技術】
【０００２】
有機薄膜トランジスタ（ＯＴＦＴ）は有機半導体を活性層（ａｃｔｉｖｅ  ｌａｙｅｒ）とする論理演算素子（ｌｏｇｉｃ  ｕｎｉｔ  ｄｅｖｉｃｅ）であり、広面積加工に適し、フレキシブル基板に適し、加工コストが低いなどのメリットを有し、プラットパネルディスプレイ、センサー、メモリーカード、電子タグ（ＲＦＩＤ  ｔａｇｓ）などの分野において応用される見込みがある。有機薄膜トランジスタに関する研究と開発は、国際的に広く注目されている。
【０００３】
通常、有機薄膜トランジスタアレイ基板はソース電極、ドレイン電極、データライン、画素電極、ゲート電極及びゲートライン、有機半導体層、ゲート絶縁層、非活性化層などを含む。
【０００４】
有機薄膜トランジスタアレイ基板を製作する過程において、通常は、ソース電極及びデータラインのパターン層、ドレイン電極のパターン層、画素電極のパターン層、ゲート電極及びゲートラインのパターン層、有機半導体層、ゲート絶縁層及び非活性化層などを形成する必要がある。
【０００５】
それぞれの層の形成は、一回のパターニング工程が必要であり、パターニング工程では、マスクの使用が必要となる。例えば、ソース電極とデータラインのパターン層を形成する際、まずアレイ基板上に一層の金属薄膜を形成し、金属薄膜上に一層のフォトレジストをスピンコートし、次にマスクを用いてフォトレジストに対して露光と現像を行い、それからフォトレジストパターンを用いてアレイ基板に対してエッチングを行い、フォトレジスト除去エリアの金属薄膜をエッチングにより除去し、最後に残りのフォトレジストを除去する。このようにすることで、露光、現像、エッチング、剥離などの操作により、アレイ基板上にソース電極とデータラインのパターン層を形成する。その他のパターン層の形成プロセスも類似する。
【０００６】
従来技術において、有機薄膜トランジスタアレイ基板上のそれぞれの層の形成には一回のパターニング工程が必要であり、毎回のパターニング工程はいずれもマスク板のパターンを薄膜のパターン上に移す必要があり、各層のパターンは精密にもう一層の薄膜パターン上を覆う必要があり、よって有機薄膜トランジスタアレイ基板の製作プロセスにおいて、使用されるマスクの数量は比較的多く、これにより生産効率は比較的低く、生産コストが比較的高くなる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の実施例は有機薄膜トランジスタアレイ基板及びその製造方法を提供し、有機薄膜トランジスタアレイ基板の製造効率の向上に用いられる。
【課題を解決するための手段】
【０００８】
本発明は一つの局面において、有機薄膜トランジスタ（ＯＴＦＴ）アレイ基板の製造方法を提供し、該方法は以下を含む。一回のパターニング工程により、基板上に画素電極のパターン層、及び画素電極のパターン層の上方に位置するソース電極とデータラインのパターン層及びドレイン電極のパターン層を形成し、一回のパターニング工程により、ソース電極とデータラインのパターン層及びドレイン電極のパターン層上を覆う有機半導体層、及び有機半導体層上を覆うゲート絶縁層を形成し、一回のパターニング工程により、ゲート絶縁層を形成している基板上に、ゲート電極とゲートラインのパターン層を形成する。
【０００９】
本明細書はもう一つの局面において、前記方法により製造した有機薄膜トランジスタＯＴＦＴアレイ基板を提供する。
【００１０】
本明細書はもう一つの局面において、表示装置を提供し、前記有機薄膜トランジスタＯＴＦＴアレイ基板を含む。
【発明の効果】
【００１１】
本発明の実施例の方法は、三回のパターニング工程により、有機薄膜トランジスタアレイ基板を製作し、製作工程を簡略化し、製作コストを下げ、製作時間を短縮し、製作効率を向上させた。
【００１２】
本発明の実施例の技術構成についてさらに明確に説明するために、以下に実施例の図面について簡単に紹介し、明らかなように、下記に記載の図面は本発明の一部の実施例に係るものに過ぎず、本発明を制限するものではない。
【図面の簡単な説明】
【００１３】
【図１】図１（ａ）は本発明実施例中で透明導電薄膜及び金属薄膜を形成した後の断面図である。図１（ｂ）は本発明実施例中の第一回パターニング工程中において、ハーフトーンまたはグレートーンマスクにより露光現像した後のＯＴＦＴ断面図である。図１（ｃ）は本発明実施例中の第一回パターニング工程中の第一回エッチング後のＯＴＦＴ断面図である。図１（ｄ）は本発明実施例中の第二回パターニング工程中において、フォトレジストに対し灰化した後のＯＴＦＴ断面図である。図１（ｅ）は本発明実施例中の第一回パターニング工程中における、第二回エッチング後のＯＴＦＴ断面図である。図１（ｆ）は本発明実施例中の第一回パターニング工程において、フォトレジストを剥離した後のＯＴＦＴ断面図である。図１（ｇ）は本発明実施例中の第一回パターニング工程において、フォトレジストを剥離した後のＯＴＦＴの平面図である。
【図２】図２（ａ）は本発明実施例中において、有機半導体層、ゲート絶縁層薄膜を製作した後の断面図である。図２（ｂ）は本発明実施例中の第二回パターニング工程マスク露光現像後のＯＴＦＴ断面図である。図２（ｃ）は本発明実施例中の第二回パターニング工程のエッチング後のＯＴＦＴ断面図である。図２（ｄ）は本発明実施例中の図２（ｃ）のＡ−Ａ方向における断面図である。
【図３】図３（ａ）は本発明実施例中の第三回パターニング工程後のＯＴＦＴ断面図である。図３（ｂ）は本発明実施例中の第三回パターニング工程後のＯＴＦＴの平面図である。
【発明を実施するための形態】
【００１４】
本発明の実施例の目的、技術構成及びメリットをさらに明確にするため、以下に本発明の実施例の図面を参照して、本発明の実施例の技術構成について明確に、完全に記載する。明らかなように、記載される実施例は本発明の一部の実施例であり、全部の実施例ではない。記載される本発明の実施例に基づいて、当業者が進歩性を有する労働を必要としない前提において得られるその他の実施例も、本発明が保護を求める範囲に属するものである。
【００１５】
別途定義する場合を除き、ここで使用する技術用語または科学技術用語は、本発明が属する分野における一般的な技能を有する者が理解する通常の意味である。「一つ」または「一」などの類似用語は数量の制限を示していなく、少なくとも一つ存在するという意味である。「Ａは、Ｂを含む」または「Ａは、Ｂを備える」などの類似の表現は、Ａという素子または部材が、Ｂとして列挙された素子または部材、及びその均等物を含むことを意味し、その他の素子または部材を排除するわけではない。「接続」または「連結」などの類似の用語は、物理的または機械的な接続に限られず、電気的な接続を含み、直接でも間接でも構わない。「上」、「下」、「左」、「右」などは相対的な位置関係の表示のみに用いるものであり、記載される対象の絶対的位置が変わった場合、その相対的な位置関係も相応に変化する可能性がある。
【００１６】
有機薄膜トランジスタアレイ基板の製造効率を向上させるために、本発明の実施例は二種類の有機薄膜トランジスタアレイ基板製造方法、及びそれと対応する有機薄膜トランジスタアレイ基板を提供する。本発明の実施例は３回のパターニング工程によりアレイ基板の製造を完了する。
【００１７】
本発明において、パターニング工程は例えばフォトエッチングパターニング工程であり、例えば以下を含む。パターニングが必要となる構造層上にフォトレジスト層を塗布し、マスクを用いてフォトレジスト層に対し露光を行い、露光したフォトレジストに対して現像することで、フォトレジストパターンを得て、フォトレジストパターンを用いて構造層に対してエッチングを行い、それからフォトレジストパターンを選択的に除去する。
【００１８】
本公開の一つの実施例が提供する有機薄膜トランジスタアレイ基板の製造方法は、以下のステップを含む。
【００１９】
＜ステップ１０１＞一回のパターニング工程により、基板上に画素電極のパターン層、及び画素電極のパターン層の上方に位置するソース電極とデータラインのパターン層及びドレイン電極のパターン層を形成する。
【００２０】
＜ステップ１０２＞一回のパターニング工程により、ソース電極とデータラインのパターン層及びドレイン電極のパターン層上を覆う有機半導体層、及び有機半導体層上を覆うゲート絶縁層を形成する。
【００２１】
＜ステップ１０３＞一回のパターニング工程により、ゲート絶縁層を形成している基板上に、ゲート電極とゲートラインのパターン層を形成する。
【００２２】
ステップ１０１について、一回のパターニング工程により、基板上に画素電極のパターン層、及び画素電極のパターン層の上方に位置するソース電極とデータラインのパターン層及びドレイン電極のパターン層を形成することは、その一つの例は以下である。
【００２３】
基板上で透明導電薄膜を形成し、それから透明導電薄膜上に金属薄膜を形成する。
【００２４】
該金属薄膜上にフォトレジストを塗布し、マスクを用いてフォトレジストに対し露光、現像させ、フォトレジスト除去エリア、フォトレジスト部分保留エリア、及びフォトレジスト完全保留エリアを得る。前記マスクはハーフトーンマスク板、またはグレートーンマスクなどである。ここにおいて、二つのフォトレジスト完全保留エリアを形成でき、一つのフォトレジスト完全保留エリアはソース電極とデータラインに対応するパターン層であり、もう一つのフォトレジスト完全保留エリアはドレイン電極に対応するパターン層である。二つのフォトレジスト完全保留エリアの間のエリアはチャネルエリアに対応する。フォトレジスト部分保留エリアは、ドレイン電極に対応するパターン層のフォトレジスト完全保留エリア側に位置し、且つ該フォトレジスト完全保留エリアと接続する。
【００２５】
得られたフォトレジストのパターンをエッチングマスクとして、基板に対しエッチングを行い、フォトレジスト完全除去エリアの透明導電薄膜と金属薄膜をエッチングにより除去する。
【００２６】
基板上のフォトレジストを灰化させ、フォトレジスト部分保留エリアのフォトレジストを除去し、同時にフォトレジスト完全保留エリアのフォトレジストも部分的に除去される。
残されたフォトレジストパターンをエッチングマスクとして、基板に対しエッチングを行い、フォトレジストの部分保留エリアの金属薄膜をエッチングし、画素電極のパターン層を得る。
【００２７】
フォトレジスト完全保留エリアのフォトレジストについて剥離を行い、ソース電極とデータラインのパターン層及びドレイン電極のパターン層を得る。
【００２８】
ステップ１０２において、一回のパターニング工程により、ソース電極とデータラインのパターン層及びドレイン電極のパターン層上を覆う有機半導体層、及び有機半導体層上を覆うゲート絶縁層を形成することは、その一つの例は以下である。
【００２９】
ソース電極とデータラインのパターン層、ドレイン電極のパターン層及び画素電極のパターン層が形成されている基板上において、有機半導体層薄膜を形成し、それから、ソース電極とデータラインのパターン層、ドレイン電極のパターン層、画素電極のパターン層及び有機半導体層薄膜を形成している基板上において、ゲート絶縁層薄膜を形成する。
【００３０】
ゲート絶縁層薄膜上にフォトレジストをスピンコートして、マスクを用いてフォトレジストに対して露光、現像させ、フォトレジスト除去エリア及びフォトレジスト完全保留エリアを得て、フォトレジスト完全保留エリアはソース電極とデータラインのパターン層、ドレイン電極のパターン層と対応する。
【００３１】
得られたフォトレジストのパターンをエッチングマスクとして基板に対してエッチングを行い、これによりフォトレジスト完全除去エリアのゲート絶縁層薄膜及び有機半導体層薄膜を除去する。
【００３２】
フォトレジスト完全保留エリアのフォトレジストに対し剥離を行い、有機半導体層及びゲート絶縁層のパターン層を得る。
【００３３】
例えば、ゲート電極絶縁層薄膜を形成した後、且つゲート絶縁層薄膜上にフォトレジストをスピンコードする前であれば良く、第一設定温度下において基板を第一設定時間乾燥させ、第二設定温度下において基板を第二設定時間乾燥させることができ、第二設定温度は第一設定温度より高い。例えば、第一設定温度は１００℃より低く、第二設定温度は１３０℃より大きい。第一設定時間と第二設定時間は同じ、または異なるものとすることができる。
【００３４】
ステップ１０３において、一回のパターニング工程により、ゲート絶縁層を形成している基板上にゲート電極とゲートラインのパターン層を形成することは、その一つの例は以下である。
【００３５】
ゲート絶縁層を形成している基板上にゲート金属薄膜を形成する。
【００３６】
ゲート電極金属薄膜上にフォトレジストをスピンコートし、マスクを用いてフォトレジストに対して露光、現像させ、フォトレジスト完全除去エリア及びフォトレジスト完全保留エリアを得る。
【００３７】
得られたフォトレジストのパターンを用いてエッチングマスクとして基板に対しエッチングを行い、フォトレジスト完全除去エリアのゲート電極金属薄膜を除去する。
【００３８】
フォトレジストを剥離し、ゲート電極とゲートラインのパターン層を得る。
【００３９】
図３（ａ）に示すように、本発明の実施例は、前記方法で製作された有機薄膜トランジスタ（ＯＴＦＴ）アレイ基板を提供し、該ＯＴＦＴアレイ基板は複数本のゲートライン及び複数本のデータラインを含み、これらのゲートラインとデータラインは互いに交差して複数の表示エリアを定義し、それぞれの画素エリア内には、画素電極のパターン層３及びＯＴＦＴを形成する。該ＯＴＦＴは、画素電極のパターン層３上のソース電極とデータラインのパターン層２ａ及びドレイン電極のパターン層２ｂ、ソース電極とデータラインのパターン層２ａ及びドレイン電極のパターン層２ｂ上を覆う有機半導体層４、有機半導体層４上を覆うゲート絶縁層５、ゲート絶縁層５上を覆うゲート電極とゲートラインのパターン層７を含む。
【００４０】
本実施例中において、有機半導体層の材料は例えば、ペンタセン、ナフタセン、銅フタロシアニン、酸化バナジウムフタロシアニン、銅フタロシアニンフルオライド、ポリ（３−ヘキシルチオフェン）中の一種である。
【００４１】
ゲート電極とゲートラインのパターン層の材料は、例えば金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、カドミウム（Ｇｒ）、Ａｕスラリー、Ａｇスラリー、Ｃｕスラリー、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸塩（ＰＥＤＯＴ／ＰＳＳ）中の一つまたはその任意の組み合わせである。
【００４２】
ゲート絶縁層の材料は例えば、五酸化タンタル（Ｔａ２Ｏ５）、二酸化チタン（ＴｉＯ２）、二酸化ジルコニウム（ＺｒＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒素化ケイ素（ＳｉＮＸ）、酸化ケイ素（ＳｉＯ２）、ポリメチルメタクリレート、ポリイミド、ポリビニルアルコール、ポリビニルフェノール、ポリウレタン、フェノール−ホルムアルデヒド樹脂、ポリフッ化ビニリデン中の一種または二種類である。
【００４３】
ソース電極とデータラインのパターン層及びドレイン電極のパターン層の材料は例えばＡｕ、Ａｇ、Ｃｕ、Ｍｏ、Ｇｒ、Ａｌ、Ａｕスラリー、Ａｇスラリー、Ｃｕスラリー、ＰＥＤＯＴ／ＰＳＳ中の一種または任意の組み合わせである。
【００４４】
基板の材料は例えばガラスまたはプラスチックである。
【００４５】
有機半導体層薄膜が形成される方法は、例えば、熱沈着、スピンコート、プリント等を含む。
【００４６】
ゲート電極薄膜を形成する方式は例えば、スパッタリング、電子ビーム蒸発、熱沈着、インクジェット印刷、スクリーン印刷、凹版印刷、ナノインプリントまたはマイクロコンタクト印刷中のいずれか一種である。
【００４７】
ドレイン電極薄膜を形成する方式は例えば、スパッタリング、電子ビーム蒸発、熱沈着、インクジェット印刷、スクリーン印刷、凹版印刷、ナノインプリントまたはマイクロコンタクト印刷中のいずれか一種である。
【００４８】
本発明の実施例は有機薄膜トランジスタアレイ基板及びその製作方法を提供し、ソース電極とデータラインのパターン層及び画素電極のパターン層を一回のパターニング中で実現させ、同時に有機半導体層とゲート絶縁層を一回のパターニング中で実現させ、ゲートラインとゲート電極層を一回のパターニング中で実現させ、三回のパターニング工程により製作コストを下げ、製作効率を向上させた。
【００４９】
本実施例は有機薄膜トランジスタアレイ基板を提供し、複数のゲートラインと複数のデータラインを含み、該複数のゲートラインと複数のデータラインは交差して複数の画素エリアを定義し、それぞれの画素エリア内に、画素電極と有機薄膜トランジスタを形成し、前記有機薄膜トランジスタはトップゲート−ボトムコンタクト型構造であり、ソース電極とデータラインのパターン層、ドレイン電極のパターン層及び画素電極のパターン層は絶縁サブストレート上に形成され、有機半導体層はソース電極とデータラインのパターン層及びドレイン電極のパターン層上にあり、ゲート絶縁層は有機半導体層上にあり、ゲート電極はゲート絶縁層上にある。
【００５０】
該実施例の実現方法は以下のステップを含む。
【００５１】
＜ステップ１１１＞基板上に先に透明導電薄膜を形成し、それから一層の金属薄膜を形成し、第一回のパターニング工程によりソース電極とデータラインのパターン層、ドレイン電極のパターン層、及び画素電極のパターン層を形成する。
【００５２】
＜ステップ１１２＞ステップ１１１が完了した基板上で、有機半導体層、ゲート絶縁層を製造し、第二回のパターニング工程により有機半導体層、ゲート絶縁層を形成する。
【００５３】
＜ステップ１１３＞ステップ１１２が完了した基板上においてゲート電極金属薄膜を形成し、第三回のパターニング工程によりゲート電極とゲートラインのパターン層を形成する。
【００５４】
例えば、ステップ１１１において、まずはガラス基板１上に、スパッタリングの方法により透明導電薄膜２を形成し、それから透明導電薄膜上に金属薄膜３を形成し、図１（ａ）は本実施例における透明導電薄膜と金属薄膜形成後の断面図である。それからフォトレジスト８を一層塗布し、ハーフトーンまたはグレートーンマスクにより、フォトレジスト８に対して露光現像を行う。図１（ｂ）に示すのは、本実施例の第一回のパターニング工程において、ハーフトーンまたはグレートーンマスクを用いて露光現像後のＯＴＦＴ断面図である。図１（ｂ）において、エリアＡはフォトレジスト除去エリアであって、エリアＢはフォトレジスト部分保留エリアであり、エリアＣはフォトレジスト完全保留エリアである。フォトレジスト完全保留エリアは、ソース電極とデータライン、ドレイン電極を形成するパターンエリアに対して、フォトレジスト部分保留エリアは、画素電極を形成するパターンエリアに対応し、フォトレジスト完全除去エリアはフォトレジスト完全保留エリアとフォトレジスト部分保留エリア以外のエリアに対応し、チャネルエリアの形成に用いられる。図１（ｂ）に示すアレイ基板に対して、得られたフォトレジストのパターンをエッチングマスクとして、第一回のエッチングを行い、フォトレジスト完全除去エリアの透明導電薄膜と金属薄膜をエッチングにより除去する。図１（ｃ）に示すのは、本実施例の第一回のパターニング工程における、第一回エッチングした後のＯＴＦＴ断面図である。それから図１（ｃ）に示すアレイ基板上のフォトレジストに対し灰化を行い、フォトレジスト部分保留エリアのフォトレジストは除去され、同時にフォトレジスト完全保留エリアも部分的に除去されて薄くなる。図１（ｄ）に示すのは本実施例の第二回のパターニング工程においてフォトレジストを灰化した後のＯＴＦＴ断面図である。それから図１（ｄ）に示すアレイ基板に対し第二回のエッチングを行い、フォトレジスト部分保留エリアの金金属薄膜をエッチングにより除去し、画素電極のパターン層を得て、図１（ｅ）に示すのは、本実施例の第一回のパターニング工程において第二回エッチングをした後のＯＴＦＴ断面図である。フォトレジストを剥離した後、ソース電極とデータラインのパターン層２ａ、ドレイン電極のパターン層２ｂ、画素電極のパターン層３を得て、例えば、図１（ｆ）に示すのは、本実施例の第一回パターニング工程において、フォトレジストを剥離した後のＯＴＦＴ断面図である。図１（ｇ）は本実施例の第一回パターニング工程において、フォトレジストを剥離した後のＯＴＦＴの平面図である。
【００５５】
ステップ１１２中において、ステップ１１１を完了した基板上で、真空蒸着により、例えばバナジルフタロシアニン有機半導体薄膜４を製造する。薄膜の厚さは５０ｎｍである。次にスピンコートにより、例えばポリビニルフェノール（ＰＶＰ）ゲート絶縁層薄膜５を製作し、さらに１００℃より低い温度下で２０分間乾燥させ、１３０℃より大きい温度で２０分間乾燥させ、薄膜の厚さは５５０ｎｍである。図２（ａ）は本実施例において有機半導体層薄膜４、ゲート絶縁層薄膜５を製造した後の断面図である。それから、ゲート絶縁層薄膜５上に、フォトレジスト８を塗布し、マスクを用いてフォトレジスト８に対して露光現像を行う。図２（ｂ）に示すのは、本実施例の第二回のパターニング工程におけるマスク現像後のＯＴＦＴ断面図である。図２（ｂ）において、エリアＡはフォトレジスト完全保留エリアであり、エリアＢはフォトレジスト除去エリアである。フォトレジスト完全保留エリアは、有機半導体とゲート絶縁層を形成するパターンエリアに対応する。図２（ｂ）に示すガラス基板に対してエッチングを行い、フォトレジスト完全除去エリアの絶縁層薄膜と有機半導体薄膜をエッチングにより完全に除去する。図２（ｃ）に示すのは本実施例の第二回パターニング工程においてエッチングした後のＯＴＦＴ断面図であり、図２（ｄ）は本実施例の第二回パターニング工程においてエッチング完了後のＯＴＦＴ平面図である。
【００５６】
ステップ１１３において、ステップ１１２を完了した基板上にゲート電極金属薄膜を形成し、ゲート電極金属薄膜を形成した後に、第三回パターニング工程によりゲート電極とゲートラインのパターン層７を形成する。例えば図３（ａ）は本実施例の第三回のパターニング工程後のＯＴＦＴ断面図であり、図３（ｂ）に示すのは対応する平面図である。
【００５７】
本実施例は三回のパターニング工程により、ソース電極とデータラインのパターン層、及び画素電極のパターン層を一回のパターニング中で形成し、有機半導体層とゲート絶縁層を一回のパターニング中で形成し、ゲート電極とゲートラインを一回のパターニング工程で形成することで製作工程を簡潔化し、製作コストを下げ、製作時間を短縮し、製作効率を向上させた。
【００５８】
本発明の実施例はさらに有機薄膜トランジスタアレイ基板を提供し、これは前記実施例で説明したアレイ基板の製作方法によって得られたアレイ基板を利用するもので、図３（ａ）に示すように、該アレイ基板上の互いに交差するゲートライン及びデータラインが定義する画素エリア内に、画素電極のパターン層３及び有機薄膜トランジスタを形成し、前記有機薄膜トランジスタは、画素電極のパターン層３上のソース電極とデータラインのパターン層２ａ及びドレイン電極のパターン層２ｂ、及びソース電極とデータラインのパターン層２ａ及びドレイン電極のパターン層２ｂ上を覆う有機半導体層４、有機半導体層４上を覆うゲート絶縁層５、ゲート絶縁層５上を覆うゲート電極とゲートラインのパターン７がある。
【００５９】
本発明の実施例が提供する有機薄膜トランジスタアレイ基板は、三回のパターニング工程を用い、そのうち、ソース電極とデータラインのパターン層及び画素電極のパターン層は、一回のパターニング中で形成され、有機半導体層とゲート絶縁層は一回のパターニング中で形成され、ゲート電極とゲートラインは一回のパターニング工程で形成され、これは製作工程を簡素化し、製作コストを下げ、製作時間を短縮し、製作効率を向上させた。
【００６０】
本発明の実施例はさらに表示装置を提供し、該表示装置は前記有機薄膜トランジスタの製造方法で得られた有機薄膜トランジスタアレイ基板を含む。
【００６１】
本発明の実施例が提供する表示装置は、液晶パネル、電子ペーパー、ＯＬＥＤパネル、液晶テレビ、液晶デイスプレイ、デジタルフォトフレーム、携帯電話、フラットパネルなどの、任意の表示機能を有する製品または部品である。
【００６２】
以上は本発明の例示的な実施形態に過ぎず、本発明の保護範囲を制限するものではない。本発明の保護範囲は添付の請求の範囲によって決められる。
【符号の説明】
【００６３】
１  ガラス基板
２  透明導電薄膜
２ａ  ソース電極とデータラインのパターン層
２ｂ  ドレイン電極のパターン層
３  金属薄膜（画素電極のパターン層）
４  有機半導体層薄膜（有機半導体層）
５  ゲート絶縁層薄膜（ゲート絶縁層）
７  ゲート電極とゲートラインのパターン層
８  フォトレジスト
【図１ａ】
2015524615.tif 000003
【図１ｂ】
2015524615.tif 000004
【図１ｃ】
2015524615.tif 000005
【図１ｄ】
2015524615.tif 000006
【図１ｅ】
2015524615.tif 000007
【図１ｆ】
2015524615.tif 000008
【図１ｇ】
2015524615.tif 000009
【図２ａ】
2015524615.tif 000010
【図２ｂ】
2015524615.tif 000011
【図２ｃ】
2015524615.tif 000012
【図２ｄ】
2015524615.tif 000013
【図３ａ】
2015524615.tif 000014
【図３ｂ】
2015524615.tif 000015
【国際調査報告】
2015524615.tif 000016
2015524615.tif 000017
2015524615.tif 000018
2015524615.tif 000019
2015524615.tif 000020
2015524615.tif 000021