(57)【要約】  ＡＤＣの出力信号における位相異常を軽減する方法および装置を開示する。ＡＤＣによって出力された複数の符号語が受信され、各々の符号語について、符号語におけるビットの論理値に基づいて、符号語によるＡＤＣの出力とＡＤＣの入力との間の推定された干渉レベルの情報が取得される。推定された干渉レベルの情報に基づいて同相（Ｉ）および直角位相（Ｑ）調整が取得され、ＡＤＣの出力信号から取得されたＩおよびＱ値に適用される。推定された干渉レベルの情報は、符号語のハミングウェイト、符号語の重み付けされた数字の合計、および現在の符号語と先行する符号語との間の０から１へおよび１から０への遷移数に基づいて取得できる。一例において、推定された干渉レベルの情報は、推定された干渉信号を定義する値の列とすることができ、所定の振幅スケーリングおよび所定の位相回転パラメータに従って推定された干渉信号をスケーリングおよび位相回転する。
2015515204.tif 000002
【特許請求の範囲】
【請求項１】
アナログ・デジタル・コンバータ（ＡＤＣ）の出力信号における位相異常を軽減する方法であって、
前記ＡＤＣによって出力された複数の符号語を受信するステップと、
前記複数の符号語の各々について、前記符号語におけるビットの論理値に基づいて、前記符号語による前記ＡＤＣの出力と前記ＡＤＣの入力との間の推定された干渉レベルについての情報を取得するステップと、
前記取得された情報に基づいて同相（Ｉ）および直角位相（Ｑ）調整を取得するステップと、
前記ＩおよびＱ調整を、前記ＡＤＣの出力信号から取得されたＩおよびＱ値に適用するステップと、
を有する方法。
【請求項２】
各々の符号語について前記推定された干渉レベルについての情報を取得するステップは、前記符号語のハミングウェイトに基づいて前記情報を取得するステップを有する請求項１に記載の方法。
【請求項３】
各々の符号語について前記推定された干渉レベルについての情報を取得するステップは、
前記符号語の各々のビットを、そのビットについての所定の重み付け係数で乗算し、重み付けされたビットを合計することによって、前記符号語の重み付けされた数字の合計を取得するステップと、
前記重み付けされた数字の合計に基づいて前記推定された干渉レベルについての情報を取得するステップと、
を有する請求項１に記載の方法。
【請求項４】
各々の符号語について前記推定された干渉レベルについての情報を取得するステップは、
前記符号語の各々のビットを、前記ＡＤＣによって出力された先行する符号語の各々の対応するビットと比較して、前記先行する符号語に対する０から１へのビット遷移数および１から０へのビット遷移数を判定するステップと、
前記０から１へのビット遷移数、前記１から０へのビット遷移数、および現在の符号語において１に設定されたビット数に基づいて、前記推定された干渉レベルについての情報を取得するステップと、
をさらに有する請求項１から３のいずれか一項に記載の方法。
【請求項５】
各々の符号語について前記推定された干渉レベルについての情報を取得するステップは、
前記複数の符号語の各々において１に設定されたビット数についての数字の合計の情報を記憶するステップと、
前記記憶された数字の合計の情報に基づいて現在の符号語による前記推定された干渉レベルについての情報を取得するステップと、
をさらに有する請求項１から４のいずれか一項に記載の方法。
【請求項６】
各々の符号語についての前記推定された干渉レベルについての情報は、前記符号語による相対的な干渉レベルを表わす値を有し、前記複数の符号語について取得された複数の前記値は推定された干渉信号を定義し、
前記ＩおよびＱ調整は、所定の振幅スケーリング・パラメータおよび所定の位相回転パラメータに従って前記推定された干渉信号をスケーリングおよび位相回転することによって取得される請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記ＡＤＣの出力信号を第１基準信号と相関させて前記ＡＤＣの出力信号から前記ＩおよびＱ値を取得するステップをさらに有し、
前記推定された干渉信号を位相回転するステップは、前記所定の位相回転パラメータによって決定された角だけ前記第１基準信号に対して位相回転された第２基準信号を生成し、前記推定された干渉信号を前記第２基準信号と相関させるステップを有する請求項６に記載の方法。
【請求項８】
前記ＩおよびＱ調整は、前記推定された干渉信号を前記第２基準信号と相関させた相関結果に基づいて取得される請求項７に記載の方法。
【請求項９】
アナログ・デジタル・コンバータ（ＡＤＣ）の出力信号における位相異常を軽減する装置であって、
前記ＡＤＣによって出力された複数の符号語を受信し、前記複数の符号語の各々について、前記符号語におけるビットの論理値に基づいて、前記符号語による前記ＡＤＣの出力と前記ＡＤＣの入力との間の推定された干渉レベルについての情報を取得する手段（４２０；５２０）と、
前記取得された情報に基づいて同相（Ｉ）および直角位相（Ｑ）調整を取得する手段（４２２；５２２）と、
前記ＩおよびＱ調整を、前記ＡＤＣの出力信号から取得されたＩおよびＱ値に適用する手段（５２４−２）と、
を備える装置。
【請求項１０】
推定された干渉レベルについての情報を取得する前記手段は、ハミングウェイト計算器（５２０）である請求項９に記載の装置。
【請求項１１】
推定された干渉レベルについての情報を取得する前記手段は、各々の符号語について、前記符号語の各々のビットを、そのビットについての所定の重み付け係数で乗算し、重み付けされたビットを合計することによって、前記符号語の重み付けされた数字の合計を取得し、前記重み付けされた数字の合計に基づいて前記推定された干渉レベルについての情報を取得するように構成された請求項９に記載の装置。
【請求項１２】
推定された干渉レベルについての情報を取得する前記手段は、各々の符号語について、前記符号語の各々のビットを、前記ＡＤＣ（４１６−１；５１６−１）によって出力された先行する符号語の各々の対応するビットと比較して、前記先行する符号語に対する０から１へのビット遷移数および１から０へのビット遷移数を判定し、前記０から１へのビット遷移数、前記１から０へのビット遷移数、および現在の符号語において１に設定されたビット数に基づいて、前記推定された干渉レベルについての情報を取得するようにさらに構成された請求項９、１０、または１１に記載の装置。
【請求項１３】
推定された干渉レベルについての情報を取得する前記手段は、前記複数の符号語の各々において１に設定されたビット数についての数字の合計の情報を記憶し、前記記憶された数字の合計の情報に基づいて各々の符号語について前記推定された干渉レベルについての情報を取得するようにさらに構成された請求項９から１２のいずれか一項に記載の装置。
【請求項１４】
推定された干渉レベルについての前記情報は、前記符号語による相対的な干渉レベルを表わす値を有し、前記複数の符号語について取得された複数の前記値は推定された干渉信号の現在の信号レベルを定義し、
前記ＩおよびＱ調整を取得する手段は、所定の振幅スケーリング・パラメータおよび所定の位相回転パラメータに従って前記推定された干渉信号をスケーリングする手段および位相回転する手段（５２２−１）を備える請求項９から１３のいずれか一項に記載の装置。
【請求項１５】
第１基準信号（ＲＥＦ１）および前記所定の位相回転パラメータによって決定された角だけ前記第１基準信号に対して位相回転された第２基準信号（ＲＥＦ２）を生成するように構成された基準信号生成器（５２６）と、
前記ＡＤＣの出力信号を前記第１基準信号と相関させて前記ＡＤＣの出力信号の前記ＩおよびＱ値を取得するように構成された第１相関器（５２４−１）と、
を備え、
前記推定された干渉信号をスケーリングする手段および位相回転する手段は、前記推定された干渉信号を前記第２基準信号と相関させて、前記位相回転を前記推定された干渉信号に適用するように構成された第２相関器（５２２−１）を含む請求項１４に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ・デジタル・コンバータ（ＡＤＣ）の出力信号における位相異常を軽減することに関する。より詳しくは、本発明は、符号語におけるビットの論理値に基づいて複数の符号語の各々によるＡＤＣの出力とＡＤＣの入力との間の推定された干渉レベルについての情報を取得し、取得された情報に基づいてＡＤＣの出力信号から取得されたＩおよびＱ値を調整することに関する。
【背景技術】
【０００２】
例えば地表に配置された送信機からまたは他の衛星からアナログ信号を受信する通信衛星は、機内での処理のためにアナログ信号をデジタル領域に変換するように構成することができる。受信されたアナログ信号は、特定の時間における信号レベル、例えば電圧または電流を測定し、測定された信号レベルを表わす符号語を出力するアナログ・デジタル・コンバータ（ＡＤＣ）を使用して変換される。従って、ＡＤＣによって出力されたデジタル信号は、時間にわたる受信された信号レベルの変化を表わす符号語の列を有する。
【０００３】
また、信号処理のアプリケーションにおいて、処理される信号の位相角を正確に測定することが必要であり得る。例えば、直角位相振幅変調（ＱＡＭ）方式が使用されるとき、変調の次数が増加するに連れて、コンステレーションの起点を基準とした異なるシンボルの間の角分離が減少する。従って、シンボルが信頼して区別できることを保証するために、正確な位相角の測定が望ましい。受信された信号には、例えばガウスノイズのような誤差が存在し得る。または、デジタル信号プロセッサ（ＤＳＰ）の前の様々な構成要素によって誤差が導入され得る。ＡＤＣによるアナログからデジタル信号への変換の場合において、ＡＤＣそれ自身によって系統誤差が導入され得る。例えば、ＡＤＣは、ＡＤＣを使用することができるダイナミックレンジを減少させる積分非直線性（ＩＮＬ）および微分非直線性（ＤＮＬ）の作用を受け得ることが知られている。
【０００４】
本発明は、この背景で行われた。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明によれば、アナログ・デジタル・コンバータ（ＡＤＣ）の出力信号における位相異常を軽減する方法が提供され、前記方法は、前記ＡＤＣによって出力された複数の符号語を受信するステップと、前記複数の符号語の各々について、前記符号語におけるビットの論理値に基づいて、前記符号語による前記ＡＤＣの出力と前記ＡＤＣの入力との間の推定された干渉レベルについての情報を取得するステップと、前記取得された情報に基づいて同相(in-phase)（Ｉ）および直角位相(quadrature)（Ｑ）調整を取得するステップと、前記ＩおよびＱ調整を、前記ＡＤＣの出力信号から取得されたＩおよびＱ値に適用するステップと、を有する。
【０００６】
各々の符号語について前記推定された干渉レベルについての情報を取得するステップは、前記符号語のハミングウェイトに基づいて前記情報を取得するステップを有してもよい。
【０００７】
各々の符号語について前記推定された干渉レベルについての情報を取得するステップは、前記符号語の各々のビットを、そのビットについての所定の重み付け係数で乗算し、重み付けされたビットを合計することによって、前記符号語の重み付けされた数字の合計を取得するステップと、前記重み付けされた数字の合計に基づいて前記推定された干渉レベルについての情報を取得するステップと、を有してもよい。
【０００８】
各々の符号語について前記推定された干渉レベルについての情報を取得するステップは、前記符号語の各々のビットを、前記ＡＤＣによって出力された先行する符号語の各々の対応するビットと比較して、前記先行する符号語に対する０から１へのビット遷移数および１から０へのビット遷移数を判定するステップと、前記０から１へのビット遷移数、前記１から０へのビット遷移数、および現在の符号語において１に設定されたビット数に基づいて、前記推定された干渉レベルについての情報を取得するステップと、をさらに有してもよい。
【０００９】
各々の符号語について前記推定された干渉レベルについての情報を取得するステップは、前記複数の符号語の各々において１に設定されたビット数についての数字の合計の情報を記憶するステップと、前記記憶された数字の合計の情報に基づいて現在の符号語による前記推定された干渉レベルについての情報を取得するステップと、をさらに有してもよい。
【００１０】
各々の符号語についての前記推定された干渉レベルは、前記符号語による相対的な干渉レベルを表わす値を有してもよく、前記複数の符号語について取得された複数の前記値は推定された干渉信号を定義し、前記ＩおよびＱ調整は、所定の振幅スケーリング・パラメータおよび所定の位相回転パラメータに従って前記推定された干渉信号をスケーリングおよび位相回転することによって取得されてもよい。
【００１１】
前記方法は、前記ＡＤＣの出力信号を第１基準信号と相関させて前記ＡＤＣの出力信号から前記ＩおよびＱ値を取得するステップをさらに有してもよく、前記推定された干渉信号を位相回転するステップは、前記所定の位相回転パラメータによって決定された角だけ前記第１基準信号に対して位相回転された第２基準信号を生成し、前記推定された干渉信号を前記第２基準信号と相関させるステップを有してもよい。
【００１２】
前記ＩおよびＱ調整は、前記推定された干渉信号を前記第２基準信号と相関させた相関結果に基づいて取得されてもよい。
【００１３】
本発明によれば、アナログ・デジタル・コンバータ（ＡＤＣ）の出力信号における位相異常を軽減する装置がさらに提供され、前記装置は、前記ＡＤＣによって出力された複数の符号語を受信し、前記複数の符号語の各々について、前記符号語におけるビットの論理値に基づいて、前記符号語による前記ＡＤＣの出力と前記ＡＤＣの入力との間の推定された干渉レベルについての情報を取得する手段と、前記取得された情報に基づいて同相（Ｉ）および直角位相（Ｑ）調整を取得する手段と、前記ＩおよびＱ調整を、前記ＡＤＣの出力信号から取得されたＩおよびＱ値に適用する手段と、を備える。
【００１４】
推定された干渉レベルについての情報を取得する前記手段は、ハミングウェイト計算器であってもよい。
【００１５】
推定された干渉レベルについての情報を取得する前記手段は、各々の符号語について、前記符号語の各々のビットを、そのビットについての所定の重み付け係数で乗算し、重み付けされたビットを合計することによって、前記符号語の重み付けされた数字の合計を取得し、前記重み付けされた数字の合計に基づいて前記推定された干渉レベルについての情報を取得するように構成されてもよい。
【００１６】
推定された干渉レベルについての情報を取得する前記手段は、各々の符号語について、前記符号語の各々のビットを、前記ＡＤＣによって出力された先行する符号語の各々の対応するビットと比較して、前記先行する符号語に対する０から１へのビット遷移数および１から０へのビット遷移数を判定し、前記０から１へのビット遷移数、前記１から０へのビット遷移数、および現在の符号語において１に設定されたビット数に基づいて、前記推定された干渉レベルについての情報を取得するようにさらに構成されてもよい。
【００１７】
推定された干渉レベルについての情報を取得する前記手段は、前記複数の符号語の各々において１に設定されたビット数についての数字の合計の情報を記憶し、前記記憶された数字の合計の情報に基づいて各々の符号語による前記推定された干渉レベルについての情報を取得するようにさらに構成されてもよい。
【００１８】
推定された干渉レベルについての前記情報は、前記符号語による相対的な干渉レベルを表わす値を有してもよく、前記複数の符号語について取得された複数の前記値は推定された干渉信号を定義し、前記ＩおよびＱ調整を取得する手段は、所定の振幅スケーリング・パラメータおよび所定の位相回転パラメータに従って前記推定された干渉信号をスケーリングする手段および位相回転する手段を備えてもよい。
【００１９】
前記装置は、第１基準信号および前記所定の位相回転パラメータによって決定された角だけ前記第１基準信号に対して位相回転された第２基準信号を生成するように構成された基準信号生成器と、前記ＡＤＣの出力信号を前記第１基準信号と相関させて前記ＡＤＣの出力信号から前記ＩおよびＱ値を取得するように構成された第１相関器と、を備えてもよく、前記推定された干渉信号をスケーリングする手段および位相回転する手段は、前記推定された干渉信号を前記第２基準信号と相関させて、前記位相回転を前記推定された干渉信号に適用するように構成された第２相関器を含んでもよい。
【００２０】
ここで、添付図面を参照して、単に例として、本発明の実施例を説明する。
【図面の簡単な説明】
【００２１】
【図１】通信衛星において使用するための信号処理系を表わす。
【図２】図１の系について入力信号電力に対する位相遅延誤差をプロットしたグラフである。
【図３】ＡＤＣの出力信号におけるデジタル・アナログ干渉を表わす。
【図４】本発明の一実施例による、ＡＤＣの出力信号における位相異常を軽減する装置を表わす。
【図５】本発明の一実施例による、位相角を測定する系において位相異常を軽減する装置を表わす。
【図６】図５の系について入力信号電力に対する位相遅延誤差をプロットしたグラフである。
【図７】本発明の一実施例による、ＡＤＣの出力信号における位相異常を軽減する方法を表わす。
【発明を実施するための形態】
【００２２】
ここで図１を参照すると、通信衛星において使用するための信号処理系が図示されている。この系は、ＡＤＣ・１１０、ＡＤＣ・１１０の出力に接続されたＤＳＰ・１１２、およびＤＳＰ・１１２の出力に接続されたデジタル・アナログ・コンバータ（ＤＡＣ）１１４を備える。アナログ信号がＡＤＣ・１１０に入力されてデジタル信号に変換され、そしてこのデジタル信号はＤＳＰ・１１２によって処理される。そして処理されたデジタル信号はＤＡＣ・１１４によって変換されアナログ領域に戻される。
【００２３】
図１に表わされているように、本実施例において、アナログからデジタルへの、および、アナログに戻る遷移を通して、信号位相が正しく維持されていかどうかを検査するためにＤＳＰ較正器１１６が使用される。ＤＳＰ較正器１１６は、処理される入力信号に存在する他の周波数と干渉しないように選択された周波数で、ＡＤＣ・１１０の入力に既知の基準信号を導入することによって動作する。ＤＳＰ較正器１１６は、それ自身のＡＤＣ、すなわち較正器１１６に含まれるさらなるＡＤＣを用いて、ＤＡＣ・１１４のアナログ出力を再変換してデジタル表現に戻し、そしてこの信号をそれ自身の局所的なデジタルのＩ、Ｑデジタル基準信号と相関させ、この基準信号から位相角が測定される。基準信号の既知の周波数を所与のものとすれば、位相角の測定は系統的な推定（systematic inference）によって位相遅延に導かれる。従って、ＤＳＰ較正器１１６は、ＤＡＣ・１１４の出力における基準信号を入力基準信号と比較して、基準信号の位相が維持されているかどうか、または位相誤差が導入されたかどうかを判定することができる。
【００２４】
図２は、図１の系について入力信号電力に対する位相遅延誤差をプロットしたグラフである。位相遅延誤差はピコ秒（ｐｓ）で測定され、入力信号電力は１ミリワットを基準としたデシベル（ｄＢｍ）で測定される。位相遅延誤差は、９．８０メガヘルツ（ＭＨｚ）で一定のトーンを有する基準信号について、ＤＳＰ較正器１１６によって得られる測定に本来備わっている誤差である。図２に表わされているように、ＤＳＰ較正器１１６において相関器によって位相角が不正確に測定された結果とともに、相関器によって位相が不正確に測定された結果として、低い入力信号電力において数百ｐｓもの位相遅延誤差が推定される。発明者らによる調査は、低い信号電力におけるこの位相遅延異常の源は、較正器１１６におけるＡＤＣ出力とＡＤＣ入力の間のデジタル・アナログ干渉であることを明らかにした。具体的には、異なる出力符号語は、各々の符号語における電圧レベルに依存して、入力アナログ信号と異なって干渉し得る。
【００２５】
図１のＤＳＰ較正器１１６のＡＤＣ３１６−１におけるデジタル・アナログ干渉が図３に図式的に示されている。ＡＤＣ出力バスとＡＤＣ入力の間に漏洩経路３００が存在し、ＡＤＣ３１６−１によって現在出力されている符号語における電流レベルによって、入力信号が影響され得ることを意味する。実際、入力と出力は完全に分離されていないので、そのような漏洩経路はどのような従来のＡＤＣにも存在し得る。これは、位相遅延異常が、較正器１１６において使用されるＡＤＣの種類に関係なく依然として発生し得ることを意味する。
【００２６】
より詳しくは、図３に表わされているように、ＡＤＣ出力バスは、各々が出力符号語の１つのビットを搬送するように構成された複数の信号ラインを含む。この例において、ＡＤＣ３１６−１は８ビットのＡＤＣであるが、本発明は、一般に任意の解像度のＡＤＣに適用可能である。ＡＤＣの動作原理はよく知られているので、ここでは詳しい説明はしない。図３に表わされているように、出力ラインの各々における電流レベルは、現在出力される符号語のビットが０に設定されるか、１に設定されるか、すなわち電圧がローに設定されるか、ハイに設定されるかに依存する。具体的には、ビットの電圧が１の２進数値を表わすハイに設定されるとき、そのビットを搬送する信号ラインにおいて、０の２進数値を搬送する信号ラインより高い電流が流れる。出力符号語の全てのビットが１に設定されるとき、最も高い出力電流が得られ、出力符号語の全てのビットが０に設定されるとき、最も低い出力電流が得られる。従って、任意の時点におけるデジタル・アナログ干渉の強さは、ＡＤＣ３１６−１によって現在出力される符号語において１に設定されるビット数に依存する。すなわち、より多くのビットが１に設定されるとき、平均出力電流はより高いので、干渉はより強い。
【００２７】
図３に表わされている例示の電流レベルは、高い電圧レベルが１の値を表わし、低い電圧レベルが０の値を表わす１つの特定の電気的プロトコルに対応するが、当業者は本発明がそのようなプロトコルを伴う使用に限定されないことを理解する。他の実施例において、他の電気的プロトコルを使用することができ、例えば１と０の両方の状態における電流レベルは、電流の方向が変化するだけで同じであり得る。どのような場合においても、使用される特定のプロトコルに関係なく、符号語におけるビットの論理値、例えば１に設定されたビット数、および／または、先行する符号語に対する１から０へおよび０から１への遷移数、すなわち、現在の符号語におけるビットの論理値と、先行する符号語における対応するビットの論理値との間の差、に従って干渉レベルが変化すると想定することができる。一般の観点で、本発明の実施例は符号語におけるビットの論理値に基づいて符号語による干渉レベルを推定することができる。
【００２８】
ここで図４を参照すると、本発明の一実施例による、ＡＤＣの出力信号における位相異常を軽減する装置が図示されている。この装置は、ＡＤＣ４１６−１によって出力される符号語を分析する符号語分析モジュール４２０、ＡＤＣの出力信号からＩおよびＱ値を取得する相関器４２４、および、ＡＤＣの出力信号から取得されたＩおよびＱ値に適用される同相（Ｉ）および直角位相（Ｑ）調整を取得するＩ／Ｑ調整モジュール４２２を備える。
【００２９】
より詳しくは、符号語分析モジュール４２０は、ＡＤＣ４１６−１によって出力される符号語を受信し、その符号語によるＡＤＣ出力と入力の間の予期される干渉レベルについての情報を取得するように構成される。上述したように、ＡＤＣによって出力される符号語によって引き起こされるデジタル・アナログ干渉レベルは、出力信号ラインにおける平均電流、および／または、連続する符号語の間のビット遷移数によって影響され得る。一般に、符号語分析モジュール４２０は、符号語におけるビットの論理値に基づく予期される干渉レベルについての情報を取得するように構成することができる。例えば、これは、特定のタイプのＡＤＣについて、干渉レベルが平均電流によって強く影響されることをテストする間に判定することができ、平均電流それ自身は符号語において１に設定されたビット数に依存する。従って、この場合、符号語分析モジュール４２０は、受信された符号語において１に設定されたビット数についての情報を取得するように構成することができる。ここで、１に設定されたビット数についての情報は様々な形式をとることができる。
例えば、一実施例において、この情報は、単に、１に設定されたビットの合計数、すなわち、符号語のハミングウェイト（Hamming weight）とすることができる。ハミングウェイトは２進数の数字の合計であり、「ポピュレーションカウント(population count)」または「サイドウェイサム(sideways sum)」とも呼ばれ得る。例えば、８ビットの２進数のハミングウェイトは０（すなわち全てのビットが０に設定された）と８（すなわち全てのビットが１に設定された）の間のいずれかの整数であり得る。図３の例において、出力符号語０１１０１０１０は４（０＋１＋１＋０＋１＋０＋１＋０）のハミングウェイトを有する。
【００３０】
他の実施例において、他のアプローチが使用され得る。例えば、ハミングウェイトを使用する代わりに、符号語分析モジュール４２０は、各々のビット値（すなわち１または０）をそのビットに対応する所定の重み付け係数で乗算して重み付されたビットを合計することによって、受信された符号語の重み付された数字の合計を取得するように構成することができる。この方法は、ＡＤＣの全てでない出力信号ラインがＡＤＣ入力と等しく干渉し得るという事実を考慮することができる。例えば、任意の与えられた信号ラインと入力の間の結合は、ＡＤＣ内の設計の物理的配置によって影響され得る。より強く干渉するライン上で伝送されるビットは、より弱く干渉するライン上で伝送されるビットより高い重み付けを与えることができる。重み付け係数は異なるＡＤＣの設計について異なり得る。そして、重み付け係数は系のセットアップおよび較正の間に決定することができる。
【００３１】
１に設定されたビット数に基づいて、例えばハミングウェイトまたは重み付けされた数字の合計に基づいて、干渉レベルを推定することによって、装置は、静的な作用、具体的にはＡＤＣバス電流によるデジタル・アナログ干渉を考慮することができる。ＡＤＣの設計に依存して、いくつかの場合において、干渉はＡＤＣバス遷移、すなわち連続する符号語において特定のビットが１から０へまたは０から１へ変化するかどうか、のような動的な作用によっても影響され得る。これらの動的な作用を考慮するために、いくつかの実施例において、符号語分析器４２０は、符号語の各々のビットを、ＡＤＣによって出力された先行する符号語の各々の対応するビットと比較して、先行する符号語に対する０から１へのビット遷移数および１から０へのビット遷移数を判定するように構成することができる。そして、予期される干渉レベルについての情報は、現在の符号語における１に設定されたビット数とともに遷移数に基づいて取得することができる。さらに、いくつかの実施例において、符号語の重み付けされた数字の合計と同様に、遷移数の重み付けされた合計を比較することができる。これは、ＡＤＣバスの特定のライン上の遷移が、ＡＤＣバスの他のライン上の遷移より、ＡＤＣ入力と強く干渉し得るという事実を考慮することができる。
【００３２】
さらにもう１つの実施例において、情報は、ＡＤＣによって出力される符号語の列の各々について１に設定されたビット数について記憶することができる。そして、符号語分析器４２０は、この記憶された情報を使用して、例えば時間に対するハミングウェイトまたは重み付けされた数字の合計の導関数、例えば一次または二次導関数を計算することができる。導関数は、干渉レベルを推定するとき、より高い次数の作用を考慮するために考慮することができる。いくつかの実施例において、一次、二次、三次等の導関数を直接に計算する代わりに、一次、二次、三次等の導関数の近似値として差が使用され得る。ここで、問題となる変数、例えばハミングウェイトまたは重み付けされた数字の合計は連続変数ではなく、有限な数の離散値の間で不連続に変化するので、真の数学的な導関数の近似として有限な差が使用される。
【００３３】
干渉レベルを推定し、ＩおよびＱ調整を取得するために、様々な解決手段が可能である。ここで、本発明の一実施例による、ＡＤＣの出力信号における位相異常を軽減する装置を図示する図５を参照して一例の解決手段を詳細に説明する。
【００３４】
本質的に、図５でとられたアプローチはデジタル・アナログ干渉信号の位相および振幅を推定することである。これは、現在の符号語におけるビットの論理値、例えばハミングウェイト、重み付けされた数字の合計、および／または、先行する符号語に対する１から０へおよび０から１へのビット遷移数に基づいて、任意の時点における信号レベルを設定することによって行われる。本実施例において、ハミングウェイトが使用され、ＡＤＣ５１６−１によって出力されたデジタル信号のハミングウェイトを計算するために、ハミングウェイト計算モジュール５２０が設けられる。図５に表わされているように、本実施例におけるＡＤＣ５１６−１は１２ビットのＡＤＣである。１２ビットの符号語のハミングウェイトは０と１２の間の整数値をとり得るので、２進数形式で０と１２の間のいずれかの値を伝送するために４ビット出力バスを用いてハミングウェイト計算モジュール５２０が設けられる。
【００３５】
ハミングウェイト計算モジュール５２０の出力は、本質的に、他の符号語に対するその特定の符号語による干渉レベルの正規化表現として使用される。複数の符号語が出力され処理される長い期間にわたるハミングウェイト計算モジュール５２０の出力は、任意の時間における推定された干渉信号の信号レベルが現在の符号語のハミングウェイトによって与えられる、推定された干渉信号のモデルを提供すると考えることができる。そして、推定された干渉信号、すなわちハミングウェイト計算モジュール５２０の出力は、現在の符号語によるＡＤＣ出力と入力の間の干渉レベルの量子化指標を提供するために、振幅においてスケーリングされる。これを達成するために、ハミングウェイト計算モジュール５２０の出力は、所定の振幅スケーリング・パラメータαによって乗算される。本実施例において、１２ビットのスケーリングされた推定された干渉信号が取得されるように、αは８ビットの数として与えられる。
【００３６】
次に、スケーリングされた信号が第２相関器５２２に送信され、第２相関器５２２は、ＡＤＣ５１６−１によって出力された元の（すなわち調整されていない）デジタル信号のＩおよびＱ値を取得するために使用される第１相関器５２４と同様である。ここで、アナログ入力信号と干渉する符号語が、入力信号の現在の値とは対照的に、以前の信号の値と対応するという事実を考慮するために、スケーリングされた信号に一定の位相回転が適用される。これは、例えばサンプル・ホールド回路およびパイプラインを含み得るＡＤＣ５１６−１においてアナログ・デジタル変換に関連する遅延が存在するために生じる。
【００３７】
より詳しくは、位相回転が、スケーリングされた信号に直接に適用でき、または、スケーリングされた信号を位相回転された干渉信号と相関させることによって間接的に適用できる。これら２つの方法は数学的に等価であるが、後者の選択肢は、第２相関器５２２もＩおよびＱ調整を取得するために使用することができるので、本実施例において好ましい。従って、本実施例において、βの位相差を有する２つの基準信号を生成し、各々の基準信号を、相関器５２２、５２４の異なる１つに供給することによって位相回転が適用される。具体的には、本実施例において８ビットの数であるβの値が基準信号生成器５２６に入力される。基準信号生成器５２６は、第１相関器５２４に送信される第１基準信号（ＲＥＦ１）および第２相関器５２２に送信される第２基準信号（ＲＥＦ２）を生成する。本実施例において、ＲＥＦ１は、式
【００３８】
【数１】
2015515204.tif 000003
【００３９】
に基づいて生成され、一方、ＲＥＦ２は、式
【００４０】
【数２】
2015515204.tif 000004
【００４１】
に基づいて生成され、ここでβは所定の位相回転パラメータである。これらは例に過ぎず、他の実施例において、必要な位相差を有する基準信号を生成するために他のアプローチが使用され得る。
【００４２】
αおよびβの値は、異なる値をテストしてどれが位相遅延異常において最も効果的な減少を与えるかを決定することによって、系の較正の間に経験的に決定することができる。従って、実際の干渉のメカニズムまたはＡＤＣ５１６−１の内部構造の知識は必要とされない。従って、αおよびβのパラメータの最適化はオフラインで、すなわち系が使用に供される前に取得することができ、その後、時間的に不変と仮定することができる。しかし、いくつかの実施例において、系の構成要素の経年劣化のような作用を考慮するために、αとβの値を更新するために定期的に再較正を行うための手段を設けることができる。また、本実施例において、ＡＤＣ５１６−１の積分非直線性（ＩＮＬ）および微分非直線性（ＤＮＬ）を無視できると仮定したが、いくつかの実施例において、そうでない場合もあり得る。ＩＮＬおよびＤＮＬの作用がわずかでないならば、αおよびβは振幅に依存する。これは、異なる振幅について使用されるαおよびβの異なる値を決定することによって考慮することができる。
【００４３】
回転を適用した後、ＡＤＣの出力信号に現在存在する干渉レベルの量子化された推定が取得される。また、相関の結果として、推定された干渉信号の同相（Ｉ）および直角位相（Ｑ）値が取得される。これらのＩおよびＱ値は、第１相関器５２４によって取得される出力信号のＩおよびＱ値に適用される調整として使用することができる。従って、出力信号における位相ノイズは、ＡＤＣの出力信号の元のＩおよびＱ値から、取得されたＩおよびＱ調整を減算することによって減少させることができる。
【００４４】
図５に表わされているように、本実施例において、第２相関器５２２は、第２基準信号ＲＥＦ２を用いて相関を実行する相関部５２２−１、および、相関結果についてビット・シフト・スケーリング関数を実行するビット・シフト部５２２−２を含む。ビット・シフト部５２２−２は相関部５２２−１の累積された結果を扱う、従って相関部５２２−１より遅いレートで動作するように構成される。ビット・シフト部５２２−２は、αによる乗算の後、ビット成長を補償するためにビット・シフト・スケーリング関数を実行する。同様に、第１相関器５２４は、相関部５２４−１および減算部５２４−２を含み、減算部は第２相関器５２２のビット・シフト部５２２−２と同じ、より遅いレートで動作するように構成される。本実施例において、両方の相関部５２２−１、５２４−１は４８ＭＨｚで動作し、ビット・シフト部５２２−２および減算部５２４−２は１０ＭＨｚで動作するが、これらの周波数は例に過ぎず、他の周波数が使用され得る。
【００４５】
図６は、デジタル・アナログ干渉による位相異常が減少した、図５の系について入力信号電力に対する位相遅延誤差をプロットしたグラフである。図２におけるように、図６において、位相遅延誤差はピコ秒（ｐｓ）で測定され、入力信号電力は１ミリワットを基準としたデシベル（ｄＢｍ）で測定される。９．８０メガヘルツ（ＭＨｚ）で一定のトーンを有する基準信号について位相遅延誤差の測定が取得される。図２との比較によって、図５の系が低い入力信号電力でさえ位相遅延誤差を実質的に減少させることができることが分かる。
【００４６】
ここで図７を参照すると、本発明の一実施例による、ＡＤＣの出力信号における位相異常を軽減する方法が図示されている。ステップＳ７０１において、ＡＤＣによって出力された符号語が受信される。そして、ステップＳ７０２において、符号語におけるビットの論理値に基づいて、符号語によるＡＤＣ出力と入力の間の推定された干渉レベルについての情報が取得される。ここで、上述したような、様々なアプローチが可能である。例えば、情報は、単に符号語のハミングウェイトとすることができ、または、重み付けされた数字の合計とすることができ、また、１つの符号語から次の符号語へのビット遷移のような要因を考慮することができる。
【００４７】
そして、ステップＳ７０３において、取得された情報に基づいてＩおよびＱ調整が取得される。例えば、図５を参照して上述したように、基準信号を用いてハミングウェイト信号を相関させることができる。最後に、ステップＳ７０４において、取得された調整がＡＤＣの出力信号から取得されたＩおよびＱ値に適用されて、ＡＤＣにおけるデジタル・アナログ干渉によって生じる位相異常を軽減する。
【００４８】
本発明が位相角の測定に関して説明されたが、当業者は、本発明の実施例が、一般に、ＡＤＣにおけるデジタル・アナログ干渉によって生じる位相異常の作用を軽減することが望ましい、任意のデジタル信号処理のアプリケーションにおける使用を見出し得ることを理解する。
【００４９】
本発明のある実施例を上述したが、当業者は添付の特許請求の範囲で規定される発明の範囲から逸脱することなく、多くの変形および変更が可能であることを理解する。
【符号の説明】
【００５０】
１１０、３１６−１、４１６−１、５１６−１  アナログ・デジタル・コンバータ
１１２  デジタル信号プロセッサ
１１４  デジタル・アナログ・コンバータ
１１６  ＤＳＰ較正器
３００  漏洩経路
４２０  符号語分析モジュール
４２２  Ｉ／Ｑ調整モジュール
４２４  相関器
５２０  ハミングウェイト計算モジュール
５２２  第２相関器
５２２−１  相関部
５２２−２  ビット・シフト部
５２４  第１相関器
５２４−１  相関部
５２４−２  減算部
５２６  基準信号生成器
【図１】
2015515204.tif 000005
【図２】
2015515204.tif 000006
【図３】
2015515204.tif 000007
【図４】
2015515204.tif 000008
【図５】
2015515204.tif 000009
【図６】
2015515204.tif 000010
【図７】
2015515204.tif 000011
【国際調査報告】
2015515204.tif 000012
2015515204.tif 000013