(57)【要約】  本発明は薄膜トランジスタを提供する。該薄膜トランジスタは、基板（１）、及び基板（１）上に順次形成されたゲート電極層（３）、ゲート絶縁層（４）、活性層（５）、電極金属層（８）及び非活性化層（９）を含み、電極金属層（８）はソース電極（８ａ）及びドレイン電極（８ｂ）を含み、ソース電極（８ａ）とドレイン電極（８ｂ）は互いに隔てられ、互いの間にチャネル領域を形成し、ゲート電極層（３）及び基板（１）の間には、第一透明導電層（２）が設けられ、活性層（５）と電極金属層（８）の間には第二透明導電層（７）が形成されている。透明導電層（２，７）を増設したため、ゲート電極層（３）と基板（１）の間の吸着力を向上させ、電極金属の活性層（５）への拡散を阻止する。
2015525000.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極、ゲート絶縁層、活性層、電極金属層及び非活性化層を含み、
前記電極金属層はソース電極及びドレイン電極を含み、前記ソース電極と前記ドレイン電極は互いに隔てられ、互いの間にチャネル領域を形成し、
前記活性層と前記電極金属層との間には第二透明導電層が形成されていることを特徴とする、薄膜トランジスタ。
【請求項２】
前記ゲート電極と前記基板との間には、第一透明導電層が形成されていることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ゲート電極と前記電極金属層の材料は銅であり、前記第一透明導電層と前記ゲート電極との間及び／または前記第二透明導電層と前記電極金属層との間には、それぞれ金属層が形成されていることを特徴とする、請求項２に記載の薄膜トランジスタ。
【請求項４】
前記活性層は非結晶シリコンまたは酸化物半導体材料であることを特徴とする、請求項１に記載の薄膜トランジスタ。
【請求項５】
前記第一透明導電層及び／または前記第二透明導電層は亜鉛酸化物、インジウム−スズ酸化物、インジウム−亜鉛酸化物、ポリエチレンジオキシチオフェンまたはグラフェン材料であることを特徴とする、請求項２に記載の薄膜トランジスタ。
【請求項６】
基板上にゲート電極を形成し、
前記ゲート電極上にゲート絶縁層及び活性層を形成し、
前記ゲート絶縁層及び前記活性層上に第二透明導電層、及び前記第二透明導電層上に位置する、互いに隔てられているソース電極とドレイン電極を形成し、
前記ソース電極、前記ドレイン電極、及び前記第二透明導電層上に非活性化層を形成することを特徴とする、薄膜トランジスタの製造方法。
【請求項７】
前記基板上にゲート電極を形成することは、前記基板上に先に第一透明導電層を形成し、前記ゲート電極と前記基板との間の強化吸着層とすることを特徴とする、請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
請求項１〜５のいずれかに記載の薄膜トランジスタを含むことを特徴とする、アレイ基板。
【請求項９】
前記アレイ基板上に画素電極と共通電極を設置し、前記画素電極と、前記薄膜トランジスタのソース電極またはドレイン電極は電気接続し、前記画素電極と前記共通電極は、前記アレイ基板の異なる層に設けられ、前記画素電極と前記共通電極との間には絶縁層が設けられ、前記画素電極の形状はスリット状であることを特徴とする、請求項８に記載のアレイ基板。
【請求項１０】
基板上にゲート電極パターン、ゲートラインパターン、及びゲートラインＰＡＤ領域パターンを形成し、
ゲート絶縁層と活性層とを順に形成し、
第二透明導電層、互いに隔てられているソース電極及びドレイン電極、データライン及びデータラインＰＡＤ領域を順に形成し、
非活性化層を形成し、ゲートラインＰＡＤ領域及びデータラインＰＡＤ領域を露出することを特徴とする、アレイ基板の製作方法。
【請求項１１】
前記アレイ基板はＡＤＳモードであり、前記基板上にゲート電極パターン、ゲートラインパターン、及びゲートラインＰＡＤ領域パターンを形成することは、
前記基板上に第一透明導電層及びゲート電極金属層を連続的に形成し、
前記ゲート電極金属層上に、高度差のあるフォトレジストパターンを形成し、
前記フォトレジストパターンに対し複数ステップの露光現像を行い、毎回の露光現像後にそれぞれ前記ゲート電極金属層に対しエッチングし、ゲート電極パターン、ゲートラインパターン、ゲートラインＰＡＤ領域及び共通電極パターンを形成することを含むことを特徴とする、請求項１０に記載のアレイ基板の製作方法。
【請求項１２】
前記活性層が酸化物半導体材料である場合、ゲート絶縁層及び活性層を順番に形成し、さらに保護層に対してパターニングする、該方法は、
ゲート絶縁層、酸化物半導体層及び保護層を連続的に沈着し、
保護層上にフォトレジストをスピンコートし、
複数のステップによって酸化物半導体パターン及び保護層パターンを複数ステップのエッチングによって形成し、
ハーフトーンまたはグレートーンマスクを用いて露光現像を行い、保護層パターン領域のフォトレジストを完全に保留し、ソース電極とドレイン電極とを接続させるための二つの接触領域のフォトレジスト部分を保留し、
複数ステップのエッチングにより、酸化物半導体パターン及び保護層パターンを形成する
ことを含むことを特徴とする、請求項１０に記載のアレイ基板の製作方法。
【請求項１３】
前記活性層が非結晶シリコン材料である場合、ゲート絶縁層及び活性層を順番に形成することは、
ゲート絶縁層、活性層を連続的に形成し、活性層は真性層及びＮ型層を含み、
Ｎ型層上にフォトレジストをスピンコートし、
露光現像を行い、活性層パターン領域のフォトレジストを保留し、
フォトレジストを保留していない領域の真性層及びＮ型層をエッチングにより除去することを特徴とする、請求項１０に記載のアレイ基板の製作方法。
【請求項１４】
第二透明導電層、互いに隔てられているソース電極及びドレイン電極、データライン及びデータラインＰＡＤ領域を順番に形成することは、
第二透明導電層と電極金属層に対してパターニングを行い、
第二透明導電層及び電極金属層を連続的に沈着し、
電極金属層上にフォトレジストを塗布し、
ハーフトーンまたはグレートーンのマスクを用いて露光現像を行い、ソース電極、ドレイン電極及びデータラインＰＡＤ領域のフォトレジストを完全に保留し、画素電極領域のフォトレジスト部分保留し、
複数ステップのエッチングにより、ソース電極、ドレイン電極及びデータライン、データラインＰＡＤパターン領域を形成することを特徴とする、請求項１０に記載のアレイ基板の製作方法。
【請求項１５】
前記活性層が非結晶シリコン材料である場合、チャネル領域のＮ型層をエッチングにより除去すること含む特徴とする、請求項１４に記載のアレイ基板の製作方法。
【請求項１６】
請求項８または９に記載のアレイ基板を含む、ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイに係る。
【背景技術】
【０００２】
薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ，  ＴＦＴ−ＬＣＤ）は体積が小さい、消費電力が低い、放射がないなどの特徴を有し、現在のフラットディスプレイ市場において主導的な地位を占めている。ＴＦＴ−ＬＣＤにとって、薄膜トランジスタアレイ基板及びその製造工程は、その製品性能、歩留まり及び価格を決めている。普通のＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ、ねじれネマティック）型液晶ディスプレイの表示効果は市場のニーズを満たせなくなっている。現在、各大手メーカーは、次第に表示効果のより優れた各種広視野角の表示技術を移動製品中に応用し、これらの技術は、例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ、面内切り替え）、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ、垂直配向）、ＡＤ−ＳＤＳ（Ａｄｖａｎｃｅｄ−Ｓｕｐｅｒ  Ｄｉｍｅｎｓｉｏｎａｌ  Ｓｗｉｔｃｈｉｎｇ，アドバンスドスーパーディメンショナルスイッチング、またはＡＤＳと略称する）などである。
【０００３】
ＡＤＳモードにおいて、同じ平面内のスリット電極辺縁に生じる電界及びスリット電極層とプレート状電極層の間に生じる電界は多次元電界を形成し、液晶セル内のスリット電極間、電極真上にあるすべての配向液晶分子が回転できるようにし、これにより液晶の仕事効率を高め、光透過効率を向上させた。
【０００４】
電極材料の電気抵抗を減少させることで、電気抵抗／コンデンサーの時間遅延（ＲＣ遅延）を遅らせることができ、開口率を向上させることに有利である。駆動方式は両側駆動から片側駆動に変更し、駆動ＩＣの数量を半減させることができる。よって、業界には、低電気抵抗の電極材料を開発するニーズがある。現在において、使用する低電気抵抗材料を電極材料とする場合、以下の問題が存在する。低電気抵抗材料、例えば銅の場合、電気抵抗は２μΩ・ｃｍに過ぎず、それと基板及び半導体との吸着力は小さく、電極材料に接触不良をもたらしやすく、比較的低い温度下においてはＳｉと反応し、活性層に拡散するため、デバイス性能に影響を及ぼしてしまう。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、低電気抵抗材料の活性層への拡散を阻止し、及び基板と半導体材料の吸着力が弱いなどの技術問題を解決した薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイを提供する。
【課題を解決するための手段】
【０００６】
本発明は一つの局面において薄膜トランジスタを提供し、基板上に形成されたゲート電極、ゲート絶縁層、活性層、電極金属層及び非活性化層を含み、前記電極金属層はソース電極及びドレイン電極を含み、前記ソース電極と前記ドレイン電極は互いに隔てられ、互いの間にチャネル領域を形成し、前記活性層と前記電極金属層との間には第二透明導電層が形成されている。
【０００７】
該薄膜トランジスタにおいて、例えば、前記ゲート電極と前記基板との間には、第一透明導電層が形成されている。
【０００８】
該薄膜トランジスタにおいて、例えば、前記ゲート電極と前記電極金属層の材料は銅であり、前記第一透明導電層と前記ゲート電極との間及び／または第二透明導電層と前記電極金属層との間には、それぞれ金属層が形成されている。例えば、前記金属層の材料はモリブデン、アルミニウム、ネオジム、チタンまたはその合金の一種である。
【０００９】
該薄膜トランジスタにおいて、例えば、前記活性層は非結晶シリコンまたは酸化物半導体材料である。
【００１０】
該薄膜トランジスタにおいて、例えば、前記第一透明導電層及び／または前記第二透明導電層は亜鉛酸化物、インジウム−スズ酸化物、インジウム−亜鉛酸化物、ポリエチレンジオキシチオフェンまたはグラフェン材料である。
【００１１】
本発明は第二の局面において薄膜トランジスタの製造方法を提供し、基板上にゲート電極を形成し、前記ゲート電極上にゲート絶縁層及び活性層を形成し、前記ゲート絶縁層及び前記活性層上に第二透明導電層、及び前記第二透明導電層上に位置する、互いに隔てられているソース電極とドレイン電極を形成し、前記ソース電極、前記ドレイン電極、及び第二透明導電層上に非活性化層を形成するステップを含む。
【００１２】
該製作方法において、例えば、前記基板上にゲート電極を形成することは、前記基板上に先に第一透明導電層を形成し、前記ゲート電極と前記基板との間の強化吸着層とする。
【００１３】
本発明は第二の局面においてアレイ基板を提供し、上記いずれかに記載の薄膜トランジスタまたは上記いずれかの製作方法によって得られた薄膜トランジスタを含む。
【００１４】
該アレイ基板上において、例えば、前記アレイ基板上に画素電極と共通電極とを設置し、前記画素電極と前記共通電極は、前記アレイ基板の異なる層に設けられ、前記画素電極と前記共通電極との間には絶縁層が設けられ、前記画素電極の形状はスリット状である。
【００１５】
該アレイ基板においては例えば、上記共通電極と第一透明導電層は同じ材料を用いて、両者は一回のフォトエッチング工程おいて形成され、上記画素電極と第二透明導電層は同じ材料を採用し、且つ両者は一回のフォトエッチング工程中において形成される。
【００１６】
本発明は第四の局面において、アレイ基板の製作方法を提供し、以下のステップを含む。基板上にゲート電極パターン、ゲートラインパターン、及びゲートラインＰＡＤ領域パターンを形成し、ゲート絶縁層と活性層とを順に形成し、第二透明導電層、互いに隔てられているソース電極及びドレイン電極、データライン及びデータラインＰＡＤ領域を順に形成に、非活性化層を形成し、ゲートラインＰＡＤ領域及びデータラインＰＡＤ領域を露出する。
【００１７】
該アレイ基板の製作方法において、例えば、前記アレイ基板はＡＤＳモードであり、前記基板上にゲート電極パターン、ゲートラインパターン、及びゲートラインＰＡＤ領域パターンを形成することは、前記基板上に第一透明導電層及びゲート電極金属層を連続的に形成し、前記ゲート電極金属層上に、高度差のあるフォトレジストパターンを形成し、前記フォトレジストパターンに対し複数ステップの露光現像を行い、毎回の露光現像後にそれぞれ前記ゲート電極金属層に対しエッチングし、ゲート電極パターン、ゲートラインパターン、ゲートラインＰＡＤ領域及び共通電極パターンを形成することを含む。
【００１８】
該アレイ基板の製作方法において、例えば、前記アレイ基板はＴＮモードであり、前記基板上にゲート電極パターン、ゲートラインパターン、及びゲートラインＰＡＤ領域を形成することは、前記基板上に第一透明導電層とゲート電極金属層を連続的に形成し、ゲート金属層上にフォトレジストをスピンコートし、マスクを用いて露光現像を行い、ゲート電極パターン、ゲートラインパターン、ゲートラインＰＡＤパターン領域に対応するフォトレジストを保留し、エッチングによりゲート電極パターン、ゲートラインパターン、ゲートラインＰＡＤ領域パターンを形成する。
【００１９】
該アレイ基板の製作方法において、例えば、前記活性層が酸化物半導体材料である場合、ゲート絶縁層及び活性層を順番に形成し、さらに保護層に対してパターニングする、該方法は、ゲート絶縁層、酸化物半導体層及び保護層を連続的に沈着し、保護層上にフォトレジストをスピンコートし、ハーフトーンまたはグレートーンマスクを用いて露光現像を行い、保護層パターン領域のフォトレジストを完全に保留し、ソース電極とドレイン電極とを接続させるための二つの接触領域のフォトレジスト部分を保留し、複数ステップのエッチングにより、酸化物半導体パターン及び保護層パターンを形成することを含む。
【００２０】
該アレイ基板の製作方法において、例えば、前記活性層が非結晶シリコン材料である場合、ゲート絶縁層及び活性層を順番に形成することは、ゲート絶縁層、活性層を連続的に形成し、活性層は真性層及びＮ型層を含み、Ｎ型層上にフォトレジストをスピンコートし、露光現像を行い、活性層パターン領域のフォトレジストを保留し、フォトレジストを保留していない領域の真性層及びＮ型層をエッチングにより除去することを含む。
【００２１】
該アレイ基板の製作方法において、例えば、第二透明導電層、互いに隔てられているソース電極及びドレイン電極、データライン及びデータラインＰＡＤ領域を順番に形成することは、第二透明導電層と電極金属層に対してパターニングを行い、第二透明導電層及び電極金属層を連続的に沈着し、電極金属層上にフォトレジストを塗布し、ハーフトーンまたはグレートーンのマスクを用いて露光現像を行い、ソース電極、ドレイン電極及びデータラインＰＡＤ領域のフォトレジストを完全に保留し、画素電極領域のフォトレジスト部分保留し、複数ステップのエッチングにより、ソース電極、ドレイン電極及びデータライン、データラインＰＡＤパターン領域を形成することを含む。
【００２２】
該アレイ基板の製作方法において、例えば、前記活性層が非結晶シリコン材料である場合、チャネル領域のＮ型層をエッチングにより除去することを含む。
【００２３】
本発明は第五の局面においてディスプレイを提供し、前記いずれかに記載のアレイ基板、または前記いずれかの製作方法によって得られたアレイ基板を含む。
【発明の効果】
【００２４】
本発明の薄膜トランジスタは、基板とゲート電極金属層との間、活性層と電極金属層との間に透明導電層を増設し、ゲート電極金属層と基板との間の吸着力を強化させ、電極金属層の活性層への拡散を防止し、これにより製品の性能を向上させた。本発明のアレイ基板の製作方法は簡単であり、これによりアレイ基板及び該アレイ基板に基づくディスプレイのコストを低く、コストパフォーマンスを高くした。
【００２５】
本発明の技術構成をさらに明確に説明するために、以下に実施例の図面について簡単に紹介する。明らかなように、以下に記載の図面は本発明に係る一部の実施例に過ぎず、本発明を制限するものではない。
【図面の簡単な説明】
【００２６】
【図１】図１（ａ）〜図１（ｆ）はそれぞれ、本発明の実施例１における、基板上に透明導電層、ゲート電極パターン、ゲートラインパターン、及びゲートラインＰＡＤ領域パターンを形成する過程の模式図である。
【図２】図２（ａ）〜図２（ｅ）はそれぞれ、本発明の実施例１における、図１（ｆ）以後基板上においてゲート絶縁層、活性層及び保護層を形成する過程の模式図である。
【図３】図３（ａ）〜図３（ｅ）はそれぞれ、本発明の実施例１における、図２（ｅ）以後の基板上において第二透明導電層、電極金属層、非活性化層及びデータＰＡＤ領域パターンを形成する過程の模式図である。
【図４】図４は本発明の実施例１におけるアレイ基板の断面図である。
【図５】図５は本発明の実施例２におけるアレイ基板の断面図である。
【図６】図６は本発明の実施例３におけるアレイ基板の断面図である。
【図７】図７（ａ）〜図７（ｄ）はそれぞれ、本発明の実施例３におけるアレイ基板の製作過程の模式図である。
【図８】図８は本発明の実施例５における液晶ディスプレイの模式図である。
【発明を実施するための形態】
【００２７】
本発明の実施例の目的、技術構成及びメリットをさらに明確にするため、以下に本発明の実施例の図面を参照して、本発明の実施例の技術構成について明確に、完全に記載する。明らかなように、記載される実施例は本発明の一部の実施例であり、全部の実施例ではない。記載される本発明の実施例に基づいて、当業者が進歩性を有する労働を必要としない前提において得られるその他の実施例も、本発明が保護を求める範囲に属するものである。
【００２８】
別途定義する場合を除き、ここで使用する技術用語または科学技術用語は、本発明が属する分野における一般的な技能を有する者が理解する通常の意味である。本明細書及び特許請求の範囲に使用される「第一」、「第二」及び類似の用語は、いかなる順序、数量、または重要性をも示さず、異なる組成部材を区別するのみである。同じように、「一つ」または「一」などの類似用語は数量の制限を示しておらず、少なくとも一つ存在するという意味である。「Ａは、Ｂを含む」または「Ａは、Ｂを備える」などの類似の表現は、Ａという素子または部材が、Ｂとして列挙された素子または部材、及びその均等物を含むことを意味し、その他の素子または部材を排除するわけではない。「接続」または「連結」などの類似の用語は、物理的または機械的な接続に限られず、電気的な接続を含み、直接でも間接でも構わない。「上」、「下」、「左」、「右」などは相対的な位置関係の表示のみに用いるものであり、記載される対象の絶対的位置が変わった場合、その相対的な位置関係も相応に変化する可能性がある。
【００２９】
本発明の実施例のアレイ基板は、複数本のゲートライン及び複数本のデータラインを含むことができ、これらのゲートライン及びデータラインは互いに交差して、これによりマトリックス配列とある複数の画素ユニットを定義する。それぞれの画素ユニットは、例えば、スイッチデバイスとしての薄膜トランジスタ、及び液晶の配列を制御するための画素電極を含む。例えば、それぞれの画素の薄膜トランジスタのゲート電極と対応するゲートラインは電気接続し、または一体形成され、ソース電極と対応するデータラインは電気接続または一体形成され、ドレイン電極と対応の画素電極は電気接続または一体形成される。以下の記載及び図面は主に、一個または複数の画素ユニットに対するものであるが、その他の画素ユニットも同じように形成できる。
【実施例１】
【００３０】
本実施例はＡＤＳモードのＬＣＤにおける応用であって、用いられる活性層は酸化物半導体材料である。ＡＤＳモードは水平電界型の一つの例である。
【００３１】
図４は本実施例のアレイ基板の一つの画素ユニットの、薄膜トランジスタを含む断面図であり、本実施例の薄膜トランジスタのゲート電極３、ソース電極８ａ及びドレイン電極８ｂはいずれも銅材質であり、明らかなように、これらの電極は需要により、モリブデン、アルミニウム、ネオジム、銅、チタンなどの金属単体を用いることができ、または各種金属単体の合金などの材料を用いることができる。ソース電極８ａ及び活性層５の間、ドレイン電極８ｂ及び活性層５の間には、第二透明導電層７がある。第二透明導電層７は、金属銅電極８ａ、８ｂ及び活性層５の間に位置し、これにより金属銅電極と活性層５が反応することによる、電極金属の活性層５への拡散を阻止する。ゲートラインＰＡＤ１１０及びデータラインＰＡＤ１２０は例示的に、アレイ基板の外周回路部分を示し、外部回路との接続に用いられ、例えば、ゲート電極駆動シグナルとデータシグナルを入力する。
【００３２】
好ましくは、ゲート電極３と基板１との間には、さらに第一透明導電層２を設け、第一透明導電層２は、さらに基板１とゲート電極３の金属銅の間の吸着力を向上させ、製品の安定性を向上できる。
【００３３】
図４に示す第一透明導電層２は、その機能から二つの部分に分かれ、それぞれ図中のゲート電極３及び基板１の間の強化吸着層２ａ、及びゲート絶縁層４及び基板１の間の共通電極２ｂである。第一透明導電層２はその形成過程において、同時に強化吸着層２ａ及び共通電極２ｂを形成する。強化吸着層２ａは、増設基板１とゲート電極３の金属銅の間の吸着力によって、製品の安定性を向上させる。強化吸着層２ａを形成すると同時に共通電極２ｂを形成し、共通電極を単独形成する製作ステップを簡素化した。これにより薄膜トランジスタの品質を向上するとともに、その製作工程を簡素化した。
【００３４】
図４に示される第二透明導電層７はその機能により二つの部分に別れ、それぞれ図中のソース電極８ａ及び活性層５の間、ドレイン電極８ｂと活性層５の間の拡散阻止層７ａ、及び画素領域のゲート電極絶縁層上に位置する画素電極７ｂである。第二透明導電層７はその形成過程において、同時に拡散阻止層７ａ及び画素電極７ｂを形成することができ、これにより薄膜トランジスタの品質を向上させることができるとともに、その製作工程を簡素化できる。
【００３５】
第一透明導電層２及び第二透明導電層７はそれぞれまたは同時に亜鉛酸化物、インジウム−スズ酸化物、インジウム−亜鉛酸化物、インジウム−亜鉛−スズ酸化物、ポリエチレンジオキシチオフェンまたはグラフェンなどの透明導電材料とすることができ、一つの好ましい例はＩＴＯ等である。
【００３６】
前記薄膜トランジスタを含むアレイ基板を製作する実施例は、以下のステップを含む。
【００３７】
＜第一ステップ＞
まず、図１ａに示すように、基板１上に一層の第一透明導電層２を形成し、それから第一透明導電層２上に、金属銅ゲート電極薄膜３を形成する。基板１は、需要により異なる材質の基板を用いることができ、例えばガラス基板または石英基板である。ゲート電極薄膜３を製作する方法は、例えば、プラズマ化学気相成長法（ＰＥＣＶＤ）、磁気制御スパッタリング、熱蒸着またはその他の成膜方法とすることができる。また、第一透明導電層２の形成は、沈着方式、スピンコート方式またはロール塗布方式を用いることができる。
【００３８】
次に、ゲート電極薄膜３上に、フォトレジスト１５をスピンコートする。フォトレジスト１５の形成は、スピンコート方式またはロール塗布方式を用いることもできる。
【００３９】
それから、前記ゲート電極層上に高度差のあるフォトレジストパターンを形成する。これは例えば、フォトレジストの異なる位置で、異なる露光量を用いて露光を行い、それから現像し、フォトレジストの異なる位置の異なる量のフォトレジストを除去し、これに対して例えば、二色マスク（例えばハーフトーンまたはグレートーンマスク）を用いて露光現像を行う。図１（ｂ）に示すように、露光現像後のフォトレジスト１５は、完全除去領域Ｉ、完全保留領域ＩＩ及び部分保留領域ＩＩＩに分けられる。フォトレジスト完全保留領域ＩＩはゲート電極、ゲートライン及びゲートラインＰＡＤ１１０領域パターンに対応し、フォトレジスト部分保留領域ＩＩＩは、共通電極形成領域に対応し、フォトレジスト完全除去領域Ｉはフォトレジスト完全保留領域ＩＩとフォトレジスト部分保留領域ＩＩＩ以外の領域に対応する。ゲートラインＰＡＤ領域及びデータラインＰＡＤ領域は、アレイ基板の外周回路部分であり、外部回路板と接続し、ゲート電極駆動シグナル及びデータシグナルの入力に用いられる。
【００４０】
それから、複数ステップのエッチングにより、必要なパターンを得る。該複数ステップのエッチングは例えば、第一回エッチング、灰化、第二回目エッチングを含む。
【００４１】
図１（ｃ）に示すように、第一回エッチングにより、フォトレジスト完全除去領域Ｉの第一透明導電層２及び銅ゲート電極薄膜３を除去する。それから図１（ｄ）に示すように、図１（ｃ）に示すアレイ基板上のフォトレジスト１５に対して灰化を行い、部分保留領域ＩＩＩのフォトレジスト１５は除去され、フォトレジスト完全保留領域も部分的に薄くなる。それから図１（ｄ）に示すアレイ基板に対して二回目のエッチングを行い、フォトレジスト保留領域ＩＩＩの銅ゲート電極薄膜３を除去し、共通電極パターンを得て、完成したアレイ基板の断面図は図１（ｅ）に示すとおりである。図１（ｆ）に示すように、エッチングが完了してから、フォトレジスト１５を剥離除去する。フォトレジスト１５は直接剥離、またはＰＧＭＥＡまたはＥＧＭＥＡを溶媒としてイオン液剥離を行うことができる。
【００４２】
上記から理解できることは、本ステップ中において、ゲート電極３と基板１の間の第一透明導電層２を増設しない場合、図１（ｂ）の部分保留部分ＩＩＩは完全保留領域ＩＩとなり、ゲート電極と同じ層で共通電極を製作する。
【００４３】
ゲート電極３と基板１の間には、さらに第一透明導電層２が形成され、第一透明導電層２は、基板１およびゲート電極３の金属銅の間の吸着力を増加させ、製品の安定性を向上させる。さらに、第一透明導電層２は形成過程において、同時に強化吸着層２ａ及び共通電極２ｂを形成できれば、薄膜トランジスタの品質を向上させると同時に、その製作工程を簡素化できる。
【００４４】
＜第二ステップ＞
前記第一ステップを完了した基板上に順次以下の工程を実施する。
【００４５】
まず、ゲート絶縁層４、活性層５、保護層６を連続的に沈着する。
それから、保護層６上にフォトレジスト１５をスピンコートする。
それから、二色マスク（例えばハーフトーンまたはグレートーンマスク）を用いて露光現像を行う。
【００４６】
図２ａに示すように、同様に、露光現像後のフォトレジスト１５は、完全除去領域Ｉ、部分保留領域ＩＩ及び完全保留領域ＩＩＩを含む。ここにおいて、フォトレジスト完全保留領域ＩＩＩは保護層領域に対応し、酸化物半導体の保護に用いられ、これによりエッチング過程における酸化物半導体に対する破壊を回避する。フォトレジスト部分保留領域ＩＩは、ソース電極とドレイン電極の接触領域の形成に用いる。明らかなように、保護層６を必要としない場合、フォトレジストの露光現像工程後に除去することができる。
【００４７】
それから、複数ステップのエッチングにより、必要とするパターンを得る。該複数のエッチングは以下を含む。一回目エッチング、灰化、二回目エッチング。
【００４８】
図２（ｂ）に示すように、前記フォトレジストを用いて一回目エッチングを行い、フォトレジスト完全除去領域Ｉの活性層５と保護層６をエッチングにより除去する。それから図２（ｃ）に示すように、図２（ｂ）に示すアレイ基板上のフォトレジスト１５に対し灰化を行い、部分保留領域ＩＩのフォトレジスト１５は除去され、同時にフォトレジスト完全保留領域のフォトレジストは部分的に薄くなる。それから、図２（ｃ）に示すアレイ基板に対して二回目のエッチングを行い、フォトレジスト部分保留領域の保護層６をエッチングにより除去し、酸化物半導体を露出させ、完了後のアレイ基板の断面図は図２（ｄ）に示すとおりである。図２（ｅ）に示すように、エッチングが完了してから、フォトレジスト１５を剥離除去し、その除去方法は前記第一ステップと同じである。
【００４９】
＜第三ステップ＞
前記第二ステップを完了した基板上に以下の工程を順次実施する。
【００５０】
まず、基板１上に第二透明導電層７及び電極金属層８を連続的に形成する。
次に、電極金属層８上にフォトレジスト１５をスピンコートする。
それから、二色マスク（例えばハーフトーンまたはグレートーンマスク）を用いて露光現像を行う。
【００５１】
図３（ａ）に示すように、同様に、露光現像後のフォトレジスト１５は完全除去領域Ｉ、完全保留領域ＩＩ及び部分保留領域ＩＩＩに分けられる。ここにおいて、フォトレジスト完全保留領域ＩＩは、ソース電極８ａ、ドレイン電極８ｂ、データライン及びデータラインＰＡＤ１２０パターン領域を形成する領域に対応し、フォトレジスト部分保留領域ＩＩＩは、画素電極を形成する領域パターンに対応し、フォトレジスト完全除去領域Ｉは、フォトレジスト完全保留領域ＩＩと部分保留領域ＩＩＩ以外の領域である。
【００５２】
それから、複数ステップのエッチングにより必要とされるパターンを形成する。複数ステップのエッチングの過程は、一回目エッチング→灰化→二回目エッチングを含む。
【００５３】
図３（ｂ）に示すように、前記フォトレジスト層を用いて第一回エッチングを行い、フォトレジスト完全除去領域Ｉの第二透明導電層７及び電極金属層８をエッチングにより除去する。それから図３（ｃ）に示すように、図３（ｂ）に示されるアレイ基板上のフォトレジスト１５に対し灰化を行い、部分保留領域ＩＩＩのフォトレジスト１５は除去され、同時にフォトレジスト完全保留領域のフォトレジスト部分は薄くなり、それから図３（ｃ）に示されるアレイ基板に対して二回目エッチングを行い、フォトレジスト部分保留領域ＩＩＩの電極金属層８をエッチングにより除去し、これにより第二透明導電層７を露出し、完成したアレイ基板の断面図は図３（ｄ）に示すとおりである。図３（ｅ）に示すように、エッチング完了してから、フォトレジスト１５を剥離除去して、その方法は第一ステップと同じである。
【００５４】
＜第四ステップ＞
最後に、第三ステップを完了したアレイ基板上に不活性化層９を沈着する。図４に示すように、露光エッチングにより、ゲートラインＰＡＤ領域及びデータラインＰＡＤ領域を露出する。
【００５５】
フォトレジスト１５を剥離した後、本発明の実施例の薄膜トランジスタアレイ基板の製作が完了する。
【００５６】
本実施例のＡＤＳモードのアレイ基板上において、前記画素電極と前記薄膜トランジスタのソース電極またはドレイン電極は電気接続し、前記画素電極と前記共通電極は、前記アレイ基板の異なる層に設置し、前記画素電極と前記共通電極の間には絶縁層が設けられ、前記共通電極は概ね画素領域全体を覆い、前記画素電極の形状はスリット状である。
【００５７】
前記から分かるように、本実施例の薄膜トランジスタアレイ基板の製作過程は、四回のパターニング工程によって実現でき、従来技術のパターニング回数を増やさないで、薄膜トランジスタアレイ基板の製作を完了できる。
【実施例２】
【００５８】
本発明のもう一つの実施例は、ＴＮモードのＬＥＤに用いられる。ＴＮモードは垂直電界タイプの一つの例である。
【００５９】
図５は本実施例のアレイ基板の一つの画素ユニットに含まれる、薄膜トランジスタの断面図であり、該博膜トランジスタと、実施例１におけるＡＤＳモードＬＣＤとの異なる箇所の説明は以下である。ＡＤＳモードにおいて、ＬＣＤには、第二透明導電層７から形成される画素電極はスリット状であり、ＴＮモードのＬＣＤにおいて、第二透明導電層７から形成される画素電極はプレート状またはシート状である。であれば、製作過程における第一パターニング工程時には、ハーフトーンまたはグレーントーンのマスク板を用いて、露光現像を行うマルチステップエッチング工程が必要ではない。
【００６０】
本実施例のアレイ基板と、実施例１のアレイ基板の製作方法の区別について以下のように説明する。該実施例のアレイ基板の製作方法は以下のステップを含む。
【００６１】
まず、第一透明導電層２およびゲート電極金属層３を形成した後、ゲート電極パターンのマスクを用いて露光現像を行い、ゲート電極、ゲートライン及びゲートラインＰＡＤ１１領域のフォトレジスト１５を保留する。
【００６２】
それから、基板１上の前記積層体に対しエッチングを行い、ゲート電極、ゲートライン及びゲートラインＰＡＤ１１０領域パターン以外の領域の第一透明導電層及びゲート電極金属層を完全にエッチングにより除去する。
【００６３】
それから、実施例１と同じステップによりゲート絶縁層４、活性層５、保護層６、第二透明導電層７、ソース電極８ａ、ドレイン電極８ｂ及び非活性化層９を形成すればよく、第二透明導電層７により画素電極を形成する場合、画素電極のブロック構造を保証できれば良い。
【００６４】
以上から分かるように、前記二つの実施例において、薄膜トランジスタの活性層と電極金属層の間には、透明導電層が増設され、これにより電極金属が活性層へ拡散することを阻止し、これにより製品性能を向上させる。
【００６５】
金属電極が銅材料を形成する際、銅材料の活性層に対する拡散性能がより強く、一つの例において、さらに銅が活性層に拡散することを阻止し、及び銅の吸着力を増加させるために、ゲート電極及び第一透明導電層の間及び／または電極金属層及び第二透明導電層の間に一層の金属層を設け、金属層の材料はモリブデン、アルミニウム、ネオジム、銅、チタンなどの単純体またはそれぞれの単体が対応する合金などの材料である。
【実施例３】
【００６６】
本発明のもう一つの実施例中の活性層は非結晶シリコン材料であり、該実施例は、ＡＤＳモードＬＣＤ、ＴＮモードＬＣＤなどに適用される。図６は本実施例薄膜トランジスタの断面図である。活性層は下方の真性層１０、及び上方のＮ型層１１を含み、本実施例の真性層１０はａ−Ｓｉ、Ｎ型層１１はａ−Ｓｉ中にＮ型ドーピング原子を含むＮ＋ａ−Ｓｉである。
【００６７】
本実施例の薄膜トランジスタの構造と、実施例１の薄膜トランジスタの構造は類似するものであり、その区別は、本実施例には活性層が二層構造を有し、さらには、実施例１では薄膜トランジスタの保護層構造がないことである。
【００６８】
本実施例の薄膜トランジスタを含むアレイ基板を製作する際、基板１上にはゲート電極パターン、ゲートラインパターン、ゲートラインＰＡＤ領域パターン及び第一透明導電層パターンを形成するステップは実施例１と同じである。基板上に、ゲート電極金属層及び第一透明導電層構造を形成してから、以下のステップを実施する。
【００６９】
まず、基板１上にゲート絶縁層４、ａ−Ｓｉ材料真性層１０、Ｎ＋ａ−Ｓｉ材料Ｎ型層１１を順次積層する。
【００７０】
その次に、Ｎ型層上にフォトレジスト１５をスピンコートする。
それから、フォトレジスト１５に対し露光現像を行い、活性層パターン領域のフォトレジスト１５を保留し、完成した後のアレイ基板断面図は図７（ａ）に示すとおりである。
それから、フォトレジストを保留しない領域の真性層１０及びＮ型層１１をエッチングにより除去する。
【００７１】
前記ステップを完了してから、フォトレジスト１５を除去した後の基板断面図は図７（ｂ）に示すとおりである。
【００７２】
それから、前記ステップによって得られたアレイ基板上に、実施例１のステップを実施し、アレイ基板上にソース電源、ドレイン電源、データライン、及びデータラインＰＡＤ領域パターンを形成し、この際アレイ基板の基板断面図は図７（ｃ）に示すとおりである。
【００７３】
実施例１と異なるところは、本実施例の薄膜トランジスタ活性層は二層構造であり、保護層がなく、よって本実施例のアレイ基板の製作過程には以下のステップも含まれる。チャネル領域のＮ型層をエッチングにより除去する。チャネル領域のＮ型層をエッチングにより除去した後のアレイ基板の断面図は図７（ｄ）に示すとおりである。
【００７４】
前記ステップを完了し、フォトレジスト１５を除去した後、アレイ基板上に不活性化層９を沈着させ、露光エッチングにより、ゲートラインＰＡＤ領域及びデータラインＰＡＤ領域を露出させる。これにより本実施例の薄膜トランジスタアレイ基板の製作を完了させる。
【００７５】
本実施例の薄膜トランジスタは、活性層及び電極金属層の間には透明導電層を増設し、これにより電極金属の活性層への拡散を阻止し、製品の性能を向上させた。金属電極として銅材料を使用する際、銅材料の活性層に対する拡散性はより強い。一つの例において、さらに銅の活性層に対する拡散を阻止し、及び銅の吸着力をさらに増加させるために、ゲート電極と第一透明導電層の間及び／または電極金属層及び第二透明導電層の間に金属層を増設し、該金属層の材料は、モリブデン、アルミニウム、ネオジム、銅、チタンなどの単体、またはそれぞれの単体が対応する合金などの材料である。前記構造のアレイ基板の金属層パターンは、ゲート電極層、電極金属層のパターンは同じであり、その製作方法は以上の実施例と基本的に同じであり、ゲート電極層、電極金属層に対してパターニングする際、同時に金属層のパターニングを完了させる。
【００７６】
明らかなように、本実施例の薄膜トランジスタアレイ基板は、さらに他の製作方法によって完成されることもできる。従来技術と比較した場合、本実施例はその構造上において第一透明導電層２および第二透明導電層７を増設し、二者は単独のパターン工程によって形成できる。明らかなように、このようにすることでパターニング工程の回数を増やし、これにより製作コストが増えるが、しかし依然本実施例の薄膜トランジスタアレイ基板の製作を完了できる。
【実施例４】
【００７７】
本実施例は薄膜トランジスタの製作方法を提供し、該方法は以下を含む。
【００７８】
基板上において、ゲート電極を形成し、
前記ゲート電極上にゲート絶縁層及び活性層を形成し、
前記ゲート絶縁層及び活性層上に第二透明導電層、及び第二透明導電層上に位置する電極金属層を形成し、
前記電極金属層及び第二透明導電層上に非活性化層を形成する。
【００７９】
例えば、基板上にゲート電極を形成するステップは以下を含むことができる。基板上に先に一層の第一透明導電層を形成し、ゲート電極と基板との間の強化吸着層とする。ゲート電極と強化吸着層は一つのステップ中において形成される。これと同時に、第一透明導電層はその形成過程において、同時に強化吸着層及びアレイ基板の共通電極を形成でき、これにより薄膜トランジスタの質量を向上させ、さらにアレイ基板の製作工程を簡素化できる。
【００８０】
例えば、基板上に第一透明導電層及びゲート電極金属層を連続的に形成し、前記ゲート電極金属層上に、フォトレジストパターンを形成する。前記フォトレジストパターンに対して露光現像を行い、それぞれの露光現像後に、前記ゲート電極金属層に対しそれぞれエッチングを行い、相応のパターンを形成する。説明すべきは、第一透明導電層と同時に、アレイ基板の共通電極を形成する場合、前記ゲート電極金属層上に、高度差のあるフォトレジストパターンを形成でき、さらには対応のフォトレジストに対し複数ステップの露光現像を行う。
【００８１】
例えば、前記ゲート電極上のゲート絶縁層と活性層を形成するステップは以下を含む。前記ゲート電極上に連続的にゲート絶縁層及び活性層を形成し、前記活性層上にフォトレジストパターンを形成する。前記フォトレジストパターンに対し露光現像を行い、それぞれの露光現像後にエッチングを行い、相応のパターンを形成する。
【００８２】
例えば、活性層が酸化物半導体である場合、前記ゲート電極上にゲート絶縁層、活性層及び保護層を連続的に形成し、さらに保護層上にフォトレジストを形成する。
【００８３】
例えば、前記ゲート電極上にゲート絶縁層、酸化物半導体層及び保護層を連続的に沈着させ、保護層上にフォトレジストをスピンコートする。例えばハーフトーンまたはグレートーンマスクを用いて露光現像し、パターン領域のフォトレジストを完全保留し、二つのソース電極とドレイン電極を接続させる接続領域のフォトレジストは部分保留され、複数ステップのエッチングにより酸化物半導体パターン及び保護層パターンを形成する。
【００８４】
例えば、活性層が非結晶シリコンである場合、活性層は真性層及びＮ型層を含む。
【００８５】
例えば、ゲート絶縁層、真性層及びＮ型層を連続的に沈着する場合、Ｎ型層上にフォトレジストをスピンコートし、露光現像を行い、活性層パターン領域のフォトレジストを保留し、フォトレジストを保留しない領域の真性層及びＮ型層をエッチングにより除去する。
【００８６】
前記ゲート絶縁層と活性層上に第二透明導電層、及び第二透明導電層上に位置する金属層を形成するステップにおいて、前記金属層は互いに隔てられているソース電極とドレイン電極を含み、両者の間はチャネル領域である。該ステップは以下を含む。前記ゲート絶縁層及び活性層上に、第二透明導電層及び電極金属層を連続的に形成し、電極金属層上にフォトレジストパターンを形成し、フォトレジストパターンに対して露光現像を行い、それぞれの露光現像の後にはエッチングを行い、相応のパターンを形成する。
【００８７】
例えば、第二透明導電層は、さらに該工程過程中に、アレイ基板に必要とされる画素電極を形成でき、該画素電極は需要により、スリット状またはプレート状などにすることができる。
【００８８】
例えば、前記ゲート絶縁層及び活性層上に、第二透明導電層及び電極金属層を連続的に形成し、電極金属層上にフォトレジストをスピンコートする。ハーフトーンまたはグレートーンマスクを用いて露光現像を行い、露光現像後にエッチングすることでソース電極、ドレイン電極を形成する。
【００８９】
例えば、前記活性層が非結晶シリコン材料である場合、さらにチャネル領域のＮ型層をエッチングにより除去することを含む。
【００９０】
前記実施例において、フォトレジスト完全保留領域とは、該領域のフォトレジストがその現像後にいかなる変化もないことを示すのではなく、基本的に保留され、その厚さがフォトレジスト部分保留領域の厚さより大きいことを意味する。
【実施例５】
【００９１】
本発明の実施例はさらにディスプレイを提供し、前記いずれかの実施例のアレイ基板を含む。
【００９２】
該ディスプレイの一つの例は例えばＡＤＳモードまたは例えばＴＮモードの液晶ディスプレイである。図８に示すように、該液晶ディスプレイは液晶パネル１００を含む。液晶パネル１００において、アレイ基板２００と対向基板３００は互いに対向することで液晶セルを形成し、さらには封止剤３５０によって密封され、液晶セルには液晶材料４００が充填されている。対置基板３００は例えばカラーフィルター基板である。例えば、ＴＮ型に対して、対向基板３００上に共通電極を形成し、アレイ基板のそれぞれの画素電極で液晶コンデンサーを形成する。ＡＤＳ型において、対抗基板３００上には、共通電極を形成しなくでも良い。
【００９３】
アレイ基板のそれぞれの画素ユニットの画素電極は、電界を印加して液晶材料に対する回転の程度対して制御することで、ディスプレイを操作する。
【００９４】
一部の例において、該液晶ディスプレイはさらに、アレイ基板にバックライトを提供するバックライト光源を含む。
【００９５】
以上は本発明の例示的な実施形態に過ぎず、本発明の保護範囲を制限するものではない。本発明の保護範囲は添付の特許請求の範囲によって決められる。
【符号の説明】
【００９６】
１  基板
２  第一透明導電層
２ａ  強化吸着層
２ｂ  共通電極
３  ゲート電極／ゲート電極薄膜
４  ゲート絶縁層
５  活性層
６  保護層
７  第二透明導電層
７ａ  拡散阻止層
７ｂ  画素電極
８  電極金属層
８ａ  ソース電極
８ｂ  ドレイン電極
９  非活性化層
１０  真性層
１１  Ｎ型層
１５  フォトレジスト
１１０  ゲートラインＰＡＤ
１２０  データラインＰＡＤ
【図１ａ】
2015525000.tif 000003
【図１ｂ】
2015525000.tif 000004
【図１ｃ】
2015525000.tif 000005
【図１ｄ】
2015525000.tif 000006
【図１ｅ】
2015525000.tif 000007
【図１ｆ】
2015525000.tif 000008
【図２ａ】
2015525000.tif 000009
【図２ｂ】
2015525000.tif 000010
【図２ｃ】
2015525000.tif 000011
【図２ｄ】
2015525000.tif 000012
【図２ｅ】
2015525000.tif 000013
【図３ａ】
2015525000.tif 000014
【図３ｂ】
2015525000.tif 000015
【図３ｃ】
2015525000.tif 000016
【図３ｄ】
2015525000.tif 000017
【図３ｅ】
2015525000.tif 000018
【図４】
2015525000.tif 000019
【図５】
2015525000.tif 000020
【図６】
2015525000.tif 000021
【図７ａ】
2015525000.tif 000022
【図７ｂ】
2015525000.tif 000023
【図７ｃ】
2015525000.tif 000024
【図７ｄ】
2015525000.tif 000025
【図８】
2015525000.tif 000026
【国際調査報告】
2015525000.tif 000027
2015525000.tif 000028
2015525000.tif 000029
2015525000.tif 000030
2015525000.tif 000031
2015525000.tif 000032