(57)【要約】  提案される技術は、ＨＳＰＡシステムにおいてノードからユーザ機器（ＵＥ）へ情報を伝達するための方法に関する。当該方法は、４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するステップ（Ｓ１）、を含む。また、当該方法は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、ビットパターンへと合成するステップ（Ｓ２）と、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を、上記ビットパターンとして上記ＵＥへ制御チャネルにおいて送信するステップ（Ｓ３）と、を含む。このようにして、ＨＳＰＡシステムにおいてノードからＵＥへ制御チャネル内で４ブランチＭＩＭＯシステムに関連する情報を伝達するための電力効率のよい解決策が提供される。【選択図】図２
2015524182.tif 000002
【特許請求の範囲】
【請求項１】
高速パケットアクセス（ＨＳＰＡ）システムにおいてノードからユーザ機器（ＵＥ）へ情報を伝達するための方法であって、
４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するステップ（Ｓ１；５０２）と、
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、ビットパターンへと合成するステップ（Ｓ２；５０４）と、
前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を、前記ビットパターンとして前記ＵＥへ制御チャネルにおいて送信するステップ（Ｓ３；５０６）と、
を含む方法。
【請求項２】
前記制御チャネルは、前記ＨＳＰＡシステムにおける高速共有制御チャネル（ＨＳ−ＳＣＣＨ）である、請求項１の方法。
【請求項３】
前記ランク情報は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現する、請求項１又は請求項２の方法。
【請求項４】
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び変調情報は、合成され、前記制御チャネル内の１つの情報フィールドにおいて前記ＵＥへレポートされる、請求項１〜３のいずれかの方法。
【請求項５】
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報は、５ビットのビットパターンへとマッピングされる、請求項１〜４のいずれかの方法。
【請求項６】
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報をビットパターンへと合成する前記ステップ（Ｓ２；５０４）は、前記ランク情報及び前記変調情報を次のビットマッピングテーブルに従って前記ビットパターンへとマッピングするステップ（Ｓ２−１）、を含み、
【表１】
2015524182.tif 000004
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項１〜５のいずれかの方法。
【請求項７】
前記ランク情報及び前記変調情報は、各ＨＡＲＱ（Hybrid  Automatic  Repeat  reQuest）プロセスと連結される、請求項１〜６のいずれかの方法。
【請求項８】
高速パケットアクセス（ＨＳＰＡ）システムにおいてノードからの情報を受信し及び処理する方法であって、
合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、前記ノードから制御チャネルにおいて受信するステップ（Ｓ１１；６０２）と、
受信される前記情報を処理するステップ（Ｓ１２；６０４）であって、前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を逆合成することを含む当該ステップと、
を含む方法。
【請求項９】
前記制御チャネルは、前記ＨＳＰＡシステムにおける高速共有制御チャネル（ＨＳ−ＳＣＣＨ）である、請求項８の方法。
【請求項１０】
前記ランク情報は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現する、請求項８又は請求項９の方法。
【請求項１１】
処理される前記情報に基づいて、前記制御チャネルに関連付けられる前記データチャネル上で受信されるデータの復号を準備するステップ（Ｓ１３）、をさらに含む、請求項８〜１０のいずれかの方法。
【請求項１２】
前記４ブランチＭＩＭＯシステムに関連する合成されたランク情報及び変調情報を表現する前記ビットパターンは、５ビットのビットパターンである、請求項８〜１１のいずれかの方法。
【請求項１３】
受信される前記情報を処理するステップ（Ｓ１２；６０４）は、前記ビットパターンを次のビットマッピングテーブルに従ってランク情報及び変調情報へとマッピングするステップ（Ｓ１２−１）、を含み、
【表２】
2015524182.tif 000005
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項８〜１２のいずれかの方法。
【請求項１４】
高速パケットアクセス（ＨＳＰＡ）システムにおける制御チャネル用の情報のためのビットマッピング方法であって、
４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するステップ（Ｓ２１；５０２）と、
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、前記制御チャネルのためのビットパターンへと合成するステップ（Ｓ２２；５０４）と、
を含む方法。
【請求項１５】
前記制御チャネルは、前記ＨＳＰＡシステムにおける高速共有制御チャネル（ＨＳ−ＳＣＣＨ）である、請求項１４の方法。
【請求項１６】
前記ランク情報は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現する、請求項１４又は請求項１５の方法。
【請求項１７】
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報は、５ビットのビットパターンへとマッピングされる、請求項１４〜１６のいずれかの方法。
【請求項１８】
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報をビットパターンへと合成する前記ステップ（Ｓ２２；５０４）は、前記ランク情報及び前記変調情報を次のビットマッピングテーブルに従って前記ビットパターンへとマッピングするステップ（Ｓ２２−１）、を含み、
【表３】
2015524182.tif 000006
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項１４〜１７のいずれかの方法。
【請求項１９】
高速パケットアクセス（ＨＳＰＡ）システムにおいてユーザ機器（ＵＥ）へ情報を伝達するために構成されるノード（２００）であって、
４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するように構成され、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、ビットパターンへと合成するようにも構成される処理回路（２０９；３０９）と、
前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を、前記ビットパターンとして前記ＵＥへ制御チャネルにおいて送信するように構成される通信回路（２０６，２１２）と、
を備えるノード。
【請求項２０】
前記通信回路（２０６，２１２）は、高速共有制御チャネル（ＨＳ−ＳＣＣＨ）において前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を送信する、ように構成される、請求項１９のノード。
【請求項２１】
前記処理回路（２０９；３０９）は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現するランク情報を取得する、ように構成される、請求項１９又は請求項２０のノード。
【請求項２２】
前記ノード（２００）は、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び変調情報を、合成し、及び、前記制御チャネル内の１つの情報フィールドにおいて前記ＵＥへレポートする、ように構成される、請求項１９〜２１のいずれかのノード。
【請求項２３】
前記処理回路（２０９；３０９）は、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、５ビットのビットパターンへとマッピングする、ように構成される、請求項１９〜２２のいずれかのノード。
【請求項２４】
前記処理回路（２０９；３０９）は、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、次のビットマッピングテーブルに従ってビットパターンへとマッピングし、
【表４】
2015524182.tif 000007
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項１９〜２３のいずれかのノード。
【請求項２５】
前記ノード（２００）は、ＮｏｄｅＢ（１０４ａ；１０４ｂ）である、請求項１９〜２４のいずれかのノード。
【請求項２６】
高速パケットアクセス（ＨＳＰＡ）システムにおいてノードからの情報を受信し及び処理するために構成されるユーザ機器（ＵＥ）（２５０；１０６ａ；１０６ｂ）であって、
合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、前記ノードから制御チャネルにおいて受信する、ように構成される通信回路（２５６，２６２）と、
受信される前記情報を処理するように構成される処理回路（２５９）であって、前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を逆合成することを含む当該処理回路（２５９）と、
を備えるＵＥ。
【請求項２７】
前記通信回路（２５６，２６２）は、高速共有制御チャネル（ＨＳ−ＳＣＣＨ）において、合成されたランク情報及び変調情報を表現するビットパターンを含む前記情報を受信する、ように構成される、請求項２６のＵＥ。
【請求項２８】
前記ランク情報は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現する、請求項２６又は請求項２７のＵＥ。
【請求項２９】
前記処理回路（２５９）は、前記制御チャネルに関連付けられる前記データチャネル上で受信されるべきデータの復号のために準備される、前記合成されたランク情報及び変調情報を逆合成する、ように構成される、請求項２６〜２８のいずれかのＵＥ。
【請求項３０】
前記４ブランチＭＩＭＯシステムに関連する合成されたランク情報及び変調情報を表現する前記ビットパターンは、５ビットのビットパターンである、請求項２６〜２９のいずれかのＵＥ。
【請求項３１】
前記処理回路（２５９）は、前記ビットパターンを次のビットマッピングテーブルに従ってランク情報及び変調情報へとマッピングするように構成され、
【表５】
2015524182.tif 000008
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項２６〜３０のいずれかのＵＥ。
【請求項３２】
高速パケットアクセス（ＨＳＰＡ）システムにおける制御チャネル用の情報のためのビットマッピングデバイス（３００）であって、
４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するように構成され、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、前記制御チャネルのためのビットパターンへと合成するようにも構成される処理回路（３０９）、
を含むデバイス。
【請求項３３】
前記処理回路（３０９）は、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、高速共有制御チャネル（ＨＳ−ＳＣＣＨ）のための前記ビットパターンへと合成する、ように構成される、請求項３２のデバイス。
【請求項３４】
前記処理回路（３０９）は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現するランク情報を取得する、ように構成される、請求項３２又は請求項３３のデバイス。
【請求項３５】
前記処理回路（３０９）は、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、５ビットのビットパターンへとマッピングする、ように構成される、請求項３２〜３４のいずれかのデバイス。
【請求項３６】
前記処理回路（３０９）は、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を次のビットマッピングテーブルに従ってビットパターンへとマッピングする、ように構成され、
【表６】
2015524182.tif 000009
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項３２〜３５のいずれかのデバイス。
【請求項３７】
高速パケットアクセス（ＨＳＰＡ）システムにおいて制御チャネルの情報を処理する方法であって、
合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、前記制御チャネルから取得するステップ（Ｓ３１）と、
前記ビットパターンをランク情報及び変調情報へとマッピングすることにより、前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を逆合成するステップ（Ｓ３２）と、
を含む方法。
【請求項３８】
高速パケットアクセス（ＨＳＰＡ）システムにおいて制御チャネルの情報を処理するためのデバイス（４００）であって、
合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、前記制御チャネルから取得する、ように構成される処理回路（４０９）、
を備え、
前記処理回路（４０９）は、前記ビットパターンをランク情報及び変調情報へとマッピングすることにより、前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を逆合成する、ようにも構成される、
デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の分野は、ＨＳＰＡ（high-speed  packet  access）モバイル通信システムにおけるＭＩＭＯ（multiple  input-multiple  output）送信のそれである。より具体的には、提案される技術は、ノードからユーザ機器（ＵＥ）へ情報を伝達するための方法及び対応するノード、並びにノードからの情報を受信し及び処理するための方法及び対応するＵＥに加えて、ＨＳＰＡシステムにおける制御チャネルのための情報についてのビットマッピング方法及び対応するビットマッピングデバイス、並びに当該制御チャネルの情報を処理するための方法及び対応するデバイスに関する。
【背景技術】
【０００２】
ＨＳＰＡは、一般的に、ダウンリンクでは高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）に、アップリンクでは拡張アップリンク（ＥＵＬ）に基づく。拡張アップリンクは、高速アップリンクパケットアクセス（ＨＳＵＰＡ）と呼ばれることもある。
【０００３】
ＨＳＤＰＡは、より高いデータレートへの円滑な進化パスを提供する、ＷＣＤＭＡへの拡張である。ＨＳＤＰＡは、高速ダウンリンク共有チャネル（ＨＳ−ＤＳＣＨ）といった、追加的なトランスポートチャネル及び制御チャネルを含む。ＥＵＬは、拡張専用チャネル（Ｅ−ＤＣＨ）といった、追加的なトランスポートチャネル及び制御チャネルを含む。
【０００４】
ＨＳＤＰＡは、セル内の共通リソースの多くのユーザ間での効率的な共有、瞬間的な無線チャネル条件への送信パラメータの迅速な適応、増加したピークビットレート及び低減された遅延といった手段により、キャパシティ及びエンドユーザの感覚における改善を可能とする。高速スケジューリングは、所与の送信時間インターバル（ＴＴＩ）においてどのユーザが送信を行うべきかを選択する仕組みである。パケットスケジューラは、ユーザ間の共有リソースの割り当てを制御し、システムの全体的な振る舞いを大部分決定するために、ＨＳＤＰＡシステムの設計における重要なエレメントである。実際、スケジューラは、どのユーザにサービスすべきか、及び、リンク適応の仕組みと密接に協調して、各ユーザについてどの変調法、電力、いくつの符号を使用すべきかを決定する。これにより、実際上のエンドユーザのビットレート及びシステムキャパシティが生み出される。高速ダウンリンク共有データチャネル（ＨＳ−ＤＳＣＨ）は、利用可能な無線リソースを最も良く活用するために、好ましいチャネル条件を活かすようにチャネル依存のスケジューリングを用いてユーザ間で共有される。ダウンリンク制御情報は、高速共有制御チャネル（ＨＳ−ＳＣＣＨ）上で搬送される。
【０００５】
ＭＩＭＯ（Multiple  Input  Multiple  Output）は、マルチストリーム送信を通じてピークデータレートを増加させるために導入された。ＭＩＭＯは、概して、送信機及び受信機の双方での複数のアンテナの使用を意味する。ダイバーシティゲインを獲得し、それにより受信機におけるキャリア対干渉比を増加させるために、これを使用することができる。しかしながら、その用語は、一般には、空間多重を通じた“データレートブースター”として動作することにより、エンドユーザのスループットを改善するための、マルチレイヤ又はマルチストリームの送信を意味するようにも用いられる。当然ながら、改善されたエンドユーザのスループットは、ある程度、改善されたシステムスループットをももたらすであろう。
【０００６】
デュアルブランチＭＩＭＯとも呼ばれるいわゆるデュアルストリームＭＩＭＯは、２つまでのストリーム又はレイヤの送信をサポートする。各ストリームは、通常は、符号化、拡散及び変調という観点で、対応するシングルレイヤのＨＳＤＰＡのケースと同じ物理レイヤ処理の対象である。単一のストリームのみが送信される場合でさえ、送信ダイバーシティを用いることにより双方の送信アンテナを活用することが有益であり得る。デュアルストリーム送信をサポートするために、ＨＳ−ＤＳＣＨは、ＴＴＩごとに２つまでのトランスポートブロックをサポートするように修正される。各トランスポートブロックは、１つのストリーム又はレイヤを表現する。実質的には、これは、ダウンリンク共有データチャネル上で同時に２つまでのトランスポートブロックが送信され得ることを意味する。標準化されたＨＳ−ＳＣＣＨ制御チャネルは、ストリームの数に関するいわゆるランク情報、即ちＵＥへ同時に送信されるべき１又は２というトランスポートブロックの数と、そのそれぞれの変調方式と、どういったプリコーディングを使用すべきかと、を含むように拡張される。例えば、３ＧＰＰ（third  generation  partnership  project）技術仕様ＴＳ２５．２１２Ｖ１０．２．０を参照することができる。
【０００７】
ＨＳＰＡの進化に関する３ＧＰＰ（third  generation  partnership  project）の内部の現在の作業は、ＩＭＴ−Ａ（International  Mobile  Telecommunications  Advanced）により設定された要件を充足するための、いくつもの新たな特徴の追加を含む。それら新たな特徴の主な目標は、平均スペクトル効率を増加させることである。ダウンリンクのスペクトル効率を改善するための１つのあり得る技法は、４ブランチＭＩＭＯについてのサポートを導入すること、即ち、４つまでの送受信アンテナを利用して、空間多重化ゲインを向上させること、及び改善されたビーム形成ケイパビリティを提供すること、であろう。４ストリーム又は４レイヤＭＩＭＯとも呼ばれることのある４ブランチＭＩＭＯは、高ＳＮＲ（signal  to  noise  ratio）ユーザのために５ＭＨｚキャリアごとに８４Ｍｂｐｓまでを提供し、低ＳＮＲユーザのためにカバレッジを改善する。４ブランチＭＩＭＯは、所与のＵＥへのダウンリンク上での４つまでのストリーム又はレイヤの同時の送信をサポートする。よって、ＨＳ−ＤＳＣＨは、ＴＴＩごとに４つまでのトランスポートブロックをサポートするように修正され、各トランスポートブロックは１つのストリーム又はレイヤを表現する。実際上は、これは４つまでのトランスポートブロックがダウンリンク共有データチャネル上で同時に送信され得ることを意味する。
【０００８】
しかしながら、４ブランチＭＩＭＯの導入は、ＵＥへダウンリンク許可情報を送信するための新たな制御チャネル構造を要するはずである。ＨＳＰＡシステムにおけるそうした制御チャネルのための電力効率のよい解決策が提供されることが望ましいであろう。
【発明の概要】
【０００９】
ＨＳＰＡシステムにおける制御チャネルのための電力効率のよい解決策を提供することが、一般的な目的である。
【００１０】
ＨＳＰＡシステムにおいてノードからユーザ機器へ情報を伝達するための方法及び対応するノードを提供することが、具体的な目的である。
【００１１】
また、ＨＳＰＡシステムにおいてノードからの情報を受信し及び処理するための方法及び対応するＵＥを提供することも目的である。
【００１２】
ＨＳＰＡシステムにおいて制御チャネルのための情報についてのビットマッピング方法及び対応するビットマッピングデバイスを提供することが、また別の目的である。
【００１３】
発明者は、４ブランチＭＩＭＯがより多くのビットをランク情報といった情報をレポートするために要することを認識した。これは、制御チャネルのためにより多くの電力を要することを意味する。しかしながら、制御チャネルにより多くの電力を費やすことは、関連付けられるデータチャネルの性能を劣化させ、よって、システムスループットを劣化させる。
【００１４】
第１の観点によれば、ＨＳＰＡシステムにおいてノードからユーザ機器（ＵＥ）へ情報を伝達するための方法が提供される。上記方法は、４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報を取得するステップを含む。また、上記方法は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、ビットパターンへと合成するステップと、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を、上記ビットパターンとして上記ＵＥへ制御チャネルにおいて送信するステップと、を含む。
【００１５】
発明者は、４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報を共通のビットパターンへと合成して、ＵＥへ制御チャネルにおいて送信しなければならないビット数を削減することができ、それによりデータチャネルのために使用可能な貴重な電力リソースを節約して、ＨＳＰＡシステムにおける高いユーザ及びシステムスループットを維持し得ることを理解した。
【００１６】
第２の観点によれば、ＨＳＰＡシステムにおいてノードからの情報を受信し及び処理する方法が提供される。上記方法は、合成された４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、上記ノードから制御チャネルにおいて受信するステップ、を含む。また、上記方法は、受信される上記情報を処理するステップであって、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を逆合成することを含む当該ステップ、を含む。
【００１７】
このようにして、４ブランチＭＩＭＯシステムに関連する合成されたランク情報及び変調情報を受信し及び処理して、制御チャネルに関連付けられるデータチャネル上で受信されるデータの適切な復号を可能とするための解決策が提供される。
【００１８】
第３の観点によれば、ＨＳＰＡシステムにおける制御チャネル用の情報のためのビットマッピング方法が提供される。上記方法は、４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報を取得するステップ、を含む。また、上記方法は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、上記制御チャネルのためのビットパターンへと合成するステップ、を含む。
【００１９】
この新規なＨＳＰＡビットマッピング方法は、ＨＳＰＡシステムにおける制御チャネルのための電力効率のよい解決策を可能とする。
【００２０】
第４の観点によれば、ＨＳＰＡシステムにおいてユーザ機器（ＵＥ）へ情報を伝達するために構成されるノードが提供される。上記ノードは、４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報を取得するように構成される処理回路、を備える。上記処理回路は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、ビットパターンへと合成するようにも構成される。上記ノードは、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク及び変調情報を、上記ビットパターンとして上記ＵＥへ制御チャネルにおいて送信するように構成される通信回路、をさらに備える。
【００２１】
第５の観点によれば、ＨＳＰＡシステムにおいてノードからの情報を受信し及び処理するために構成されるユーザ機器（ＵＥ）が提供される。上記ＵＥは、合成された４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、上記ノードから制御チャネルにおいて受信する、ように構成される通信回路、備える。また、上記ＵＥは、受信される上記情報を処理するように構成される処理回路であって、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を逆合成することを含む当該処理回路、を備える。
【００２２】
第６の観点によれば、ＨＳＰＡシステムにおける制御チャネル用の情報のためのビットマッピングデバイスが提供される。上記デバイスは、４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するように構成される処理回路、を備える。また、上記処理回路は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、上記制御チャネルのためのビットパターンへと合成するようにも構成される。
【００２３】
第７の観点によれば、ＨＳＰＡ（High  Speed  Packet  Access）システムにおいて制御チャネルの情報を処理する方法が提供される。上記方法は、合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、上記制御チャネルから取得するステップ、を含む。また、上記方法は、上記ビットパターンをランク情報及び変調情報へとマッピングすることにより、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を逆合成するステップ、を含む。
【００２４】
第８の観点によれば、ＨＳＰＡ（High  Speed  Packet  Access）システムにおいて制御チャネルの情報を処理するためのデバイスが提供される。上記デバイスは、合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、上記制御チャネルから取得する、ように構成される処理回路、を備える。また、上記処理回路は、上記ビットパターンをランク情報及び変調情報へとマッピングすることにより、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を逆合成する、ようにも構成される。
【００２５】
詳細な説明を読めば、他の利点が理解されるであろう。
【図面の簡単な説明】
【００２６】
提案される技術は、そのさらなる目的及び利点と共に、次の添付図面と併せて以下の説明を参照することにより、もっともよく理解され得る。
【００２７】
【図１】モバイル通信システムの一例を概略的に示す概略図である。
【図２】一実施形態に従ってＨＳＰＡシステムにおいてノードからユーザ機器（ＵＥ）へ情報を伝達するための方法の一例を示す概略フロー図である。
【図３】特定の実施形態に係る合成ステップの一例を示す概略図である。
【図４】一実施形態に従ってＨＳＰＡシステムにおいてノードからの情報を受信し及び処理する方法の一例を示す概略フロー図である。
【図５】一実施形態に従ってＨＳＰＡシステムにおいてノードからの情報を受信し及び処理する方法の一例を示す概略フロー図であり、処理された情報に基づいてデータの復号を準備すること、をも含む。
【図６】特定の実施形態に係る処理ステップの一例を示す概略図である。
【図７Ａ】一実施形態に係るＨＳＰＡシステムにおける制御チャネル用の情報のためのビットマッピング方法の一例を示す概略フロー図である。
【図７Ｂ】特定の実施形態に係る合成ステップの一例を示す概略フロー図である。
【図８】一実施形態に従ってＨＳＰＡシステムにおいてユーザ機器（ＵＥ）へ情報を伝達するためのノードの一例を示す概略ブロック図である。
【図９】特定の実施形態に従ってＨＳＰＡシステムにおいてユーザ機器（ＵＥ）へ情報を伝達するためのノードの一例を示す概略ブロック図である。
【図１０】一実施形態に従ってＨＳＰＡシステムにおいてノードからの情報を受信し及び処理するためのユーザ機器（ＵＥ）の一例を示す概略ブロック図である。
【図１１】特定の実施形態に従ってＨＳＰＡシステムにおいてノードからの情報を受信し及び処理するためのユーザ機器（ＵＥ）の一例を示す概略ブロック図である。
【図１２】一実施形態に係るＨＳＰＡシステムにおける制御チャネル用の情報のためのビットマッピングデバイスの一例を示す概略ブロック図である。
【図１３】特定の実施形態に係るＨＳＰＡシステムにおける制御チャネル用の情報のためのビットマッピングデバイスの一例を示す概略ブロック図である。
【図１４】図１２又は図１３のＨＳＰＡビットマッピングデバイスが実装されるノードの一例を示す概略ブロック図である。
【図１５Ａ】ＨＳＰＡシステムにおけるノードＢとＵＥとの間のシグナリングの一例を示す概略シグナリング図である。
【図１５Ｂ】チャネル送信についてのタイミングの一例を概略的に示す概略図である。
【図１６】モバイル通信システム内のノードの一例を概略的に示す概略ブロック図である。
【図１７】ＵＥの一例を概略的に示す概略ブロック図である。
【図１８】２つの部分に分割されるシグナリングチャネルの内容の一例を概略的に示す概略図である。
【図１９】ノード内の方法の一例を示す概略フローチャートである。
【図２０】ＵＥ内の方法の一例を示す概略フローチャートである。
【図２１】一実施形態に従って高速パケットアクセス（ＨＳＰＡ）システムにおいて制御チャネルの情報を処理する方法の一例を示す概略フロー図である。
【図２２】一実施形態に従って高速パケットアクセス（ＨＳＰＡ）システムにおいて制御チャネルの情報を処理するためのデバイスの一例を示す概略ブロック図である。
【発明を実施するための形態】
【００２８】
図面を通じて、同様の又は対応するエレメントについて同じ参照番号が使用されている。
【００２９】
図１は、本方法及び装置が実装され得るＵＭＴＳ（universal  mobile  telecommunications  system）ネットワーク１００を概略的に示している。しかしながら、ノード間のデータの送信に関与する他の同様の通信システムにおいて当業者が実装を容易に行い得るであろうことに留意すべきである。
【００３０】
図１において、ＵＭＴＳネットワーク１００は、コアネットワーク１０２及びＵＴＲＡＮ（UMTS  terrestrial  radio  access  network）１０３を含む。ＵＴＲＡＮ１０３は、無線ネットワークコントローラ（ＲＮＣ）の形式の複数のノード１０５ａ、１０５ｂを含み、その各々は、１つ以上のＮｏｄｅＢの形式の隣接するノード１０４ａ、１０４ｂのセットへ連結される。各ＮｏｄｅＢ１０４は、所与の地理的な無線セルに責任を有し、制御主体のＲＮＣ１０５は、ＮｏｄｅＢ１０４とコアネットワーク１０２との間のユーザデータ及びシグナリングデータのルーティングに責任を有する。ＲＮＣ１０５の全ては、互いに連結される。ＵＴＲＡＮ１０３の一般的な概略は、３ＧＰＰ技術仕様ＴＳ２５．４０１Ｖ３．２．０において与えられる。
【００３１】
図１は、モバイルデバイス又はユーザ機器（ＵＥ）の形式の通信エンティティ１０６ａ、１０６ｂをも示しており、ＵＥ１０６ａ、１０６ｂは、それぞれエアインタフェース１１１ａ、１１１ｂを介してＵＴＲＡＮ１０３内のそれぞれのＮｏｄｅＢ１０４ａ、１０４ｂと接続されている。ＮｏｄｅＢ１０４ａによりサービスされるＵＥ１０６ａといった、１つのＮｏｄｅＢによりサービスされるモバイルデバイスは、いわゆる無線セル内に位置する。コアネットワーク１０２は、ノード１０７により表現されるある数のノードを含み、例えばインターネット１０９と通信する場合にはＵＴＲＡＮ１０３を介してＵＥ１０６へ通信サービスを提供する。インターネット１０９において、サーバ１１０が概略的にモバイルデバイス１０６の通信相手であり得るエンティティを例示している。当業者には理解されるように、図１のネットワーク１００は、コアネットワーク１０２及びＵＴＲＡＮ１０３内に多数の同様の機能ユニットを含んでよく、典型的なネットワークの実現例では、モバイルデバイスの数は非常に多いかもしれない。
【００３２】
さらに、後に詳細に議論されるように、ＵＴＲＡＮ１０３内のノードとモバイルデバイス１０６との間の通信は、３ＧＰＰ技術仕様ＴＳ２５．２１４Ｖ１０．６．０によって仕様化されたようなプロトコル群に準拠してよい。
【００３３】
図２は、一実施形態に従ってＨＳＰＡシステムにおいてノードからユーザ機器（ＵＥ）へ情報を伝達するための方法の一例を示す概略フロー図である。当該方法は、４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するステップ（Ｓ１）を含む。また、上記方法は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、ビットパターンへと合成するステップ（Ｓ２）と、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を、上記ビットパターンとしてＵＥへ制御チャネルにおいて送信するステップ（Ｓ３）と、を含む。
【００３４】
このようにして、ＨＳＰＡシステムにおいてノードからＵＥへ制御チャネル内で４ブランチＭＩＭＯシステムに関連する情報を伝達するための電力効率のよい解決策が提供される。
【００３５】
前に言及したように、発明者は、ＵＥへ制御チャネルにおいて送信しなければならないビット数を削減するために、４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報を共通のビットパターンへと合成することができることを認識した。これにより、ＨＳＰＡシステムにおける高いユーザ及びシステムスループットを維持するように、データチャネルのために使用可能な貴重な電力リソースを節約することができる。
【００３６】
例示として、制御チャネルは、ＨＳＰＡシステムにおける高速共有制御チャネル（ＨＳ−ＳＣＣＨ）である。すると、対応するダウンリンクデータチャネルは、高速物理ダウンリンク共有データチャネル（ＨＳ−ＰＤＳＣＨ）としても言及される、高速ダウンリンク共有データチャネル（ＨＳ−ＤＳＣＨ）であってよい。
【００３７】
言及したように、ＭＩＭＯ技術は、複数の送信アンテナ及び複数の受信アンテナを用いることにより、送受信の効率性を改善する。ＭＩＭＯ技術は、一般には、空間多重化、送信ダイバーシティ及び／又はビーム形成を含む。ＭＩＭＯチャネル行列は、送信アンテナの本数と受信アンテナの本数とにより定義され、複数の独立的なチャネルへと分割され得る。そうした各チャネルは、しばしばストリーム又はレイヤとして言及され、ＭＩＭＯチャネル行列のランクは、典型的には、ストリーム又はレイヤの数に相当する。ＨＳ−ＤＳＣＨといったダウンリンクデータチャネルは、ＴＴＩごとに複数のトランスポートブロックをサポートするように修正され、各トランスポートブロックは１つのストリーム又はレイヤを表現する。よく受け入れられている専門用語によれば、ランク情報は、制御チャネルに関連付けられるデータチャネル上で同時に送信されるべきトランスポートブロックの数を表現する（例えば、ＵＳ特許出願第２００８／００４３８６７号及び第２０１１／００６４１５９号参照）。
【００３８】
ランク情報及び変調情報は、例えば、ｉ）多かれ少なかれ独立的に本情報を当該ノードにおいて判定し、若しくはＵＥ及び／若しくは他のノードからの入力を用いて判定し、ｉｉ）本情報をＵＥ若しくは他のノードから受信し、又は、ｉｉｉ）それらの任意の実現可能な組合せ、によって取得されることができる。この意味において、ランク情報及び変調情報を「取得する」ステップは、ランク情報及び変調情報を「提供する」ステップとして言及されることもできる。
【００３９】
例示として、あり得るシナリオは、ＵＥがランク及び変調方式を表現する情報をＮｏｄｅＢへ送信し、そしてＮｏｄｅＢが受信した情報に少なくとも部分的に基づいてどのランク及び変調法を使用すべきかを最終的に決定することであろう。
【００４０】
発明者は、ＨＳＰＡシステムについての４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報を５ビットのビットパターンへと効率的にマッピングすることができることを発見した。
【００４１】
図３に例示したように、４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報をビットパターンへと合成するステップ（Ｓ２）は、ランク情報及び変調情報をビットマッピングテーブルに従ってビットパターンへとマッピングするステップ（Ｓ２−１）を含み得る。下の表１は、ビットマッピングテーブルの一例を示している。
【００４２】
【表１】
2015524182.tif 000003
【００４３】
ここで、ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能（Not  Applicable）”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す。
【００４４】
言い換えれば、ランク情報及び変調情報は、ビットマッピングテーブルに従って結合的に符号化される（jointly  coded）。
【００４５】
例えば、ランク情報及び変調情報は、適切な入力に基づいてノードにより決定され、他のノードにより決定され若しくは推奨されてノードへシグナリングされ、ＵＥにより決定され若しくは推奨されてノードへシグナリングされ、又は、それらの組合せであり得る。
【００４６】
実践的には、例えば、２つの情報変数として維持され又は２つの情報フィールドに格納されるランク情報及び変調情報の適切な表現が共通のビットパターンへと合成される。ランク情報及び変調情報は、最終的にＵＥへレポートされるビットパターンへと合成される限りにおいて、そのいかなる適当な元の表現も実現可能である。言い換えれば、ランク情報及び変調情報は、このビットパターンによって結合的に表現される。好適な例では、４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報は、制御チャネル内の１つの情報フィールドにおいて合成されＵＥへレポートされる。
【００４７】
特定の例において、特に２つよりも多くのトランスポートブロックが並列的なストリームに向けて同時に送信されることになる場合、変調法はトランスポートブロックのペアへ割り当てられ得る。例示として、４つの並列的なストリームの場合、トランスポートブロック１及び４について変調Ｉを使用し、トランスポートブロック２及び３について変調ＩＩを使用することが可能である。３つの並列的なストリームの場合、これは、トランスポートブロック１について変調Ｉを、トランスポートブロック２及び３について変調ＩＩを使用することを意味する。並列的なストリームのトランスポートブロックの異なる「ペアリング」を使用することも可能である。
【００４８】
好適には、ランク情報及び変調情報は、各ＨＡＲＱ（Hybrid  Automatic  Repeat  reQuest）プロセスについて連結（coupled）され得る。
【００４９】
図４は、一実施形態に従ってＨＳＰＡシステムにおいてノードからの情報を受信し及び処理する方法の一例を示す概略フロー図である。上記方法は、合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、上記ノードから制御チャネルにおいて受信するステップ（Ｓ１１）、を含む。また、上記方法は、受信される上記情報を処理するステップであって、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を逆合成することを含む当該ステップ（Ｓ１２）、を含む。
【００５０】
このようにして、４ブランチＭＩＭＯシステムに関連する合成されたランク情報及び変調情報を受信し及び処理して、制御チャネルに関連付けられるデータチャネル上で受信されるデータの適切な復号を可能とするための解決策が提供される。
【００５１】
好適には、上記制御チャネルは、前に例示したように、ＨＳＰＡシステムにおける高速共有制御チャネル（ＨＳ−ＳＣＣＨ）である。
【００５２】
ランク情報は、制御チャネルに関連付けられるデータチャネル上で同時に送信されるべきトランスポートブロックの数を表現する。
【００５３】
図５に例示したように、上記方法は、処理される上記情報に基づいて、データの復号を準備することをも包含し得る。より具体的には、この特定の例では、上記方法は、処理される上記情報に基づいて、上記制御チャネルに関連付けられる上記データチャネル上で受信されるデータの復号を準備するステップ（Ｓ１３）、をも含む。
【００５４】
好適な例において、４ブランチＭＩＭＯシステムに関連する合成されたランク情報及び変調情報を表現する上記ビットパターンは、５ビットのビットパターンである。
【００５５】
図６は、特定の実施形態に係る処理ステップの一例を示す概略図である。この例では、受信される上記情報を処理するステップ（Ｓ１２）は、ビットパターンをビットマッピングテーブルに従ってランク情報及び変調情報へとマッピングするステップ（Ｓ１２−１）、を含む。好適には、上の表１に例示したビットマッピングテーブルが使用される。
【００５６】
ネットワーク側では、ビットマッピングテーブルは、ランク情報及び変調情報をビットパターンへとマッピングするために使用される。ＵＥ側では、当該ビットマッピングテーブルは、ビットパターンをランク情報及び変調情報へとマッピングするために使用される。言い換えれば、ネットワークノードは、ランク情報及び変調情報をＵＥへの送信のためにビットパターンへと合成する。そして、ＵＥは、受信したビットパターンを、制御チャネルに関連付けられる共有ダウンリンクデータチャネル上で送信されるデータの復号を可能とするために、ランク情報及び変調情報へと逆合成して戻す。
【００５７】
図７Ａは、一実施形態に係るＨＳＰＡシステムにおける制御チャネル用の情報のためのビットマッピング方法の一例を示す概略フロー図である。上記方法は、４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するステップ（Ｓ２１）、を含む。また、上記情報は、４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、制御チャネルのためのビットパターンへと合成するステップ（Ｓ２２）、を含む。
【００５８】
好適には、上記制御チャネルは、ＨＳＰＡシステムにおける高速共有制御チャネル（ＨＳ−ＳＣＣＨ）である。好適な例において、４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報は、５ビットのビットパターンへとマッピングされる。
【００５９】
図７Ｂは、特定の実施形態に係る合成ステップの一例を示す概略フロー図である。例えば、４ブランチＭＩＭＯシステムに関連するランク情報及び変調情報をビットパターンへと合成する上記ステップ（Ｓ２２）は、上記ランク情報及び上記変調情報を上の表１に示したテーブルのようなビットマッピングテーブルに従って上記ビットパターンへとマッピングするステップ（Ｓ２２−１）、を含む。
【００６０】
そして、結果として得られるビットパターンが、１つの情報フィールド内の制御チャネル構造へと挿入され得る。
【００６１】
図２１は、一実施形態に従って高速パケットアクセス（ＨＳＰＡ）システムにおいて制御チャネルの情報を処理する方法の一例を示す概略フロー図である。上記方法は、合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、上記制御チャネルから取得するステップ（Ｓ３１）、を含む。また、上記方法は、上記ビットパターンをランク情報及び変調情報へとマッピングすることにより、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を逆合成するステップ（Ｓ３２）、を含む。
【００６２】
例示として、上の表１に示したビットマッピングテーブルが、ビットパターンをランク情報及び変調情報へとマッピングするために使用されてよい。
【００６３】
いくらか異なる表現をするならば、背景欄において議論したような欠点の少なくともいくつかを緩和するために、第１の観点において、モバイル通信システムにおけるダウンリンクデータの送信の性能を改善するための方法が提供される。上記方法は、制御チャネルのための情報を取得することと、当該情報をアレンジすることと、当該情報を制御チャネルにおいてＵＥへ送信することと、を含む。
【００６４】
第２の観点において、モバイル通信システムにおけるダウンリンクデータの送信の性能を改善するための方法が提供される。上記方法は、制御チャネルにおいて情報を受信することと、当該情報を処理することと、当該処理の結果に少なくとも部分的に依存して、対応するダウンリンクデータチャネルにおいて受信されるべきデータの復号（復調をも含む）のために準備することと、を含む。
【００６５】
制御チャネルは、例えば、ＨＳＰＡシステムにおけるＨＳ−ＳＣＣＨであることができ、上記情報は、ランク情報及び変調情報を含むことができる。上記情報をアレンジすること及び処理することは、それぞれ、ランク情報及び変調情報を合成すること及び逆合成すること、を含むことができる。上記情報は、４ブランチＭＩＭＯシステムに関連し得る。
【００６６】
さらなる観点において、上記方法を実行するように構成される処理及び通信回路を備えるノード及びＵＥが提供される。
【００６７】
言い換えれば、４路（4-way）送信アンテナの無線通信システムにおいて制御チャネル情報をレポートすることのできる方法の例が提案される。留意すべきこととして、４ブランチＭＩＭＯは、単一のダウンリンクキャリアへ適用可能である。
【００６８】
これは、例えば、キャパシティ（スループット）ロスを最小化させる効率的なＨＳ−ＳＣＣＨの設計を提供するという点で有利である。即ち、そうした設計が少しのビット数しか要しないという事実は、制御チャネルのための電力量が少ないこと、よってスループットがより大きいことを示唆する。
【００６９】
上述した方法が多様な手法で組み合わせられ再構成され得ること、並びに、上記方法を特殊な機能を実行するように相互接続される例えば離散ロジックゲート若しくはＡＳＩＣ（application-specific  integrated  circuits）といった特別に構成された電子回路、及び／又は１つ以上の適切にプログラミングされたプロセッサといった処理回路により実行できること、が理解されるであろう。
【００７０】
提案技術の多くの観点は、例えば、プログラム可能なコンピュータシステムのエレメント群により実行され得るアクションのシーケンスの観点で説明されている。
【００７１】
上述したステップ、機能、手続及び／又はブロックは、汎用電子回路及び特殊アプリケーション回路の双方を含む、離散回路又は集積回路技術といった何らかの従来の技術を用いて、ハードウェアで実装されてもよい。
【００７２】
代替的に、上述したステップ、機能、手続及び／又はブロックの少なくともいくつかは、マイクロプロセッサ、ＤＳＰ（Digital  Signal  Processor）、並びに／又は、ＦＰＧＡ（Field  Programmable  Gate  Array）デバイス及びＰＬＣ（Programmable  Logic  Controller）デバイスなどの何らかの適切なプログラマブルロジックデバイスといった、適切なコンピュータ又は処理デバイスによる実行のためのソフトウェアで実装されてもよい。
【００７３】
また、理解されるべきこととして、基地局、ネットワークコントローラ又はスケジューリングノードといった、本技術が実装される何らかのデバイス又はユニットの汎用的な処理ケイパビリティを再利用することが可能であり得る。また、例えば、既存のソフトウェアを再プログラミングすることにより、又は新たなソフトウェアコンポーネントを追加することにより、既存のソフトウェアを再利用することも可能であり得る。
【００７４】
図８は、一実施形態に従ってＨＳＰＡシステムにおいてユーザ機器（ＵＥ）へ情報を伝達するために構成されるノードの一例を示す概略ブロック図である。ノード２００は、基本的には、通信回路２０６、処理回路２０９、及び、従来型のデータパス２１０を介して通信回路２０６へ接続される複数のアンテナ２１２を備える。通信回路２０６及び処理回路２０９は、従来型の手段によって相互接続される。アンテナ２１２は、全体的な通信回路２０６、２１２の一部であると見なされてもよい。
【００７５】
処理回路２０９は、４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するように構成される。ランク情報及び変調情報は、適切な入力に基づいてノードにより決定されてもよく、及び／又は、少なくとも部分的に他のノード若しくはＵＥからノード２００へシグナリングされてもよい。処理回路２０９は、４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、ビットパターンへと合成するようにも構成される。通信回路２０６、２１２は、４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を、上記ビットパターンとして上記ＵＥへ制御チャネルにおいて送信するように構成される。
【００７６】
例示として、通信回路２０６、２１２は、高速共有制御チャネル（ＨＳ−ＳＣＣＨ）において上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を送信する、ように構成される。
【００７７】
好適には、上で定義したように、処理回路２０９は、上記制御チャネルに関連付けられる上記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現するランク情報を取得する、ように構成される。
【００７８】
ノード２００は、好適には、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び変調情報を、合成し、及び、上記制御チャネル内の１つの情報フィールドにおいて上記ＵＥへレポートする、ように構成される。
【００７９】
好適な例では、処理回路２０９は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、５ビットのビットパターンへとマッピングする、ように構成される。
【００８０】
例示として、処理回路２０９は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、表１に示したビットマッピングテーブルに従ってビットパターンへとマッピングする、ように構成され得る。
【００８１】
図９は、特定の実施形態に従ってＨＳＰＡシステムにおいてユーザ機器（ＵＥ）へ情報を伝達するためのノードの一例を示す概略ブロック図である。この特定の例では、処理回路２０９は、プロセッサ２０２と、プロセッサ２０２に接続される関連付けられるメモリ２０４と、を含む。メモリ２０４は、プロセッサ２０２により実行された場合に、ノード側について上述した処理ステップ群を実行するためのソフトウェア２０５を含む。
【００８２】
図１０は、一実施形態に従ってＨＳＰＡシステムにおいてノードからの情報を受信し及び処理するために構成されるユーザ機器（ＵＥ）の一例を示す概略ブロック図である。ＵＥ２５０は、基本的には、通信回路２５６、処理回路２５９、及び、従来型のデータパス２６０を介して通信回路２５６へ接続される複数のアンテナ２６２を備える。通信回路２５６及び処理回路２５９は、従来型の手段によって相互接続される。アンテナ２６２は、全体的な通信回路２５６、２６２の一部であると見なされてもよい。
【００８３】
通信回路２５６、２６２は、合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を、上記ノードから制御チャネルにおいて受信する、ように構成される。処理回路２５９は、受信される上記情報を処理するように構成される、その処理は、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を逆合成することを含む。
【００８４】
例示として、通信回路２５６、２６２は、高速共有制御チャネル（ＨＳ−ＳＣＣＨ）において、合成されたランク情報及び変調情報を表現するビットパターンを含む上記情報を受信する、ように構成される。
【００８５】
上記ランク情報は、上記制御チャネルに関連付けられる上記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現する。
【００８６】
処理回路２５９は、好適には、上記制御チャネルに関連付けられる上記データチャネル上で受信されるべきデータの復号のための準備が行われるように、上記合成されたランク情報及び変調情報を逆合成する、ように構成される。
【００８７】
好適な例では、上記４ブランチＭＩＭＯシステムに関連する合成されたランク情報及び変調情報を表現する上記受信されるビットパターンは、５ビットのビットパターンである。
【００８８】
例示として、処理回路２５９は、上記ビットパターンを表１に示したビットマッピングテーブルに従ってランク情報及び変調情報へとマッピングするように構成され得る。
【００８９】
図１１は、特定の実施形態に従ってＨＳＰＡシステムにおいてノードからの情報を受信し及び処理するためのユーザ機器（ＵＥ）の一例を示す概略ブロック図である。この特定の例において、処理回路２５９は、プロセッサ２５２と、プロセッサ２５２に接続される関連付けられるメモリ２５４と、を含む。メモリ２５４は、プロセッサ２５２により実行された場合に、ＵＥ側について上述した処理ステップ群を実行するためのソフトウェア２５５を含む。
【００９０】
図１２は、一実施形態に係るＨＳＰＡシステムにおける制御チャネル用の情報のためのビットマッピングデバイスの一例を示す概略ブロック図である。ＨＳＰＡビットマッピングデバイス３００は、基本的には、４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するように構成される処理回路３０９を備える。また、処理回路３０９は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、上記制御チャネルのためのビットパターンへと合成するようにも構成される。
【００９１】
例示として、処理回路３０９は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、高速共有制御チャネル（ＨＳ−ＳＣＣＨ）のための上記ビットパターンへと合成する、ように構成される。
【００９２】
好適には、処理回路３０９は、上記制御チャネルに関連付けられる上記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現するランク情報を取得する、ように構成される。
【００９３】
好適な例では、処理回路３０９は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、５ビットのビットパターンへとマッピングする、ように構成される。
【００９４】
例示として、処理回路３０９は、上記４ブランチＭＩＭＯシステムに関連する上記ランク情報及び上記変調情報を、表１に示したビットマッピングテーブルに従ってビットパターンへとマッピングする、ように構成される。
【００９５】
処理回路３０９は、ランク情報及び変調情報を取得するため、並びにビットパターンを出力するための１つ以上の入出力（Ｉ／Ｏ）インタフェースを含んでもよい。
【００９６】
図１３は、特定の実施形態に係るＨＳＰＡシステムにおける制御チャネル用の情報のためのビットマッピングデバイスの一例を示す概略ブロック図である。この特定の例において、処理回路３０９は、プロセッサ３０２と、プロセッサ３０２に接続される関連付けられるメモリ３０４と、を含む。メモリ３０４は、プロセッサ３０２により実行された場合に、ビットマッピングを実現するための処理ステップ群を実行するためのソフトウェア３０５を含む。
【００９７】
図１４は、図１２又は図１３のＨＳＰＡビットマッピングデバイスが実装されるノードの一例を示す概略ブロック図である。基本的には、ノード２００は、インカミングの及びアウトゴーイングの通信のための通信回路２０６、２１２と、通信回路２０６へ接続されるＨＳＰＡビットマッピングデバイス３００と、を含む。
【００９８】
図２２は、一実施形態に従って高速パケットアクセス（ＨＳＰＡ）システムにおいて制御チャネルの情報を処理するためのデバイスの一例を示す概略ブロック図である。デバイス４００は、合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現するビットパターンを含む情報を制御チャネルから取得する、ように構成される処理回路４０９を備える。処理回路４０９は、上記ビットパターンをランク情報及び変調情報へとマッピングすることにより、上記４ブランチＭＩＭＯシステムに関連する上記合成されたランク情報及び変調情報を逆合成する、ようにも構成される。
【００９９】
例示として、処理回路４０９は、表１に示したビットマッピングに従ってビットパターンをランク情報及び変調情報へとマッピングするように構成され得る。
【０１００】
処理回路は、ビットパターンといった情報を制御チャネルから取得するため、並びにランク情報及び変調情報を出力するための、１つ以上のＩ／Ｏインタフェースを含み得る。
【０１０１】
提案技術を、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）システムにおいて典型的なデータ呼セットアップの期間中にＮｏｄｅＢとユーザ機器（ＵＥ）との間で交換されるメッセージの全体的なコンテキストにおける特定の例を基準として説明することが有益であり得る。
【０１０２】
図１５Ａは、高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）システムにおいて典型的なデータ呼セットアップの期間中にＮｏｄｅＢとユーザ機器（ＵＥ）との間で交換されるメッセージの一例を示している。ＵＥは、共通パイロットチャネル（ＣＰＩＣＨ）からチャネルを推定し、チャネル品質情報及びプリコーディングチャネルインジケータを計算する。この情報は、ＨＡＲＱ（hybrid  automatic  repeat  request）確認応答／否定応答（ＡＣＫ／ＮＡＣＫ）と共に、高速専用物理制御チャネル（ＨＳ−ＤＰＣＣＨ）を用いてＮｏｄｅＢへレポートされる。ＨＳ−ＤＰＣＣＨの最小の周期性は１サブフレーム（２ｍｓｅｃ）である。ＮｏｄｅＢスケジューラは、高速物理ダウンリンク共有チャネル（ＨＳ−ＰＤＳＣＨ）上のデータ送信について、変調符号化レート（トランスポートブロックサイズ）、プリコーディングインデックス及びランク情報を含むパラメータを決定する。この情報は、高速共有制御チャネル（ＨＳ−ＳＣＣＨ）を通じて送信される。ＨＳ−ＳＣＣＨの後、高速物理ダウンリンク共有チャネル（ＨＳ−ＰＤＳＣＨ）が送信される。
【０１０３】
ＨＳ−ＰＤＳＣＨのスケジューリングされる特性に起因して、制御シグナリングは、特定のユーザについて常に必要とされるわけではない。チャネライゼーションコードの数に限りのあるダウンリンクについては、少ない制御チャネルのみをユーザ間で共有するように指定することが有益となる。ＨＳ−ＳＣＣＨは、ユーザがスケジューリングされる場合にのみ、ユーザに割り当てられる。ユーザにランク、変調法、チャネライゼーションコードといった必要な情報の全てを提供するために、ＨＳ−ＳＣＣＨは、図１５Ｂに示したようにＨＳ−ＰＤＳＣＨとずらした配置となっており（staggered）、ＨＳ−ＳＣＣＨはＨＳ−ＰＤＳＣＨの２スロット前に送信される。ＵＥ識別フィールドの成功裏の復号を通じて、目的のユーザに、来るべきＨＳ−ＰＤＳＣＨが通知される。そして、このユーザは、ＨＳ−ＳＣＣＨの残りを復号して、必要な情報を取得して、ＨＳ−ＰＤＳＣＨの復号のための準備がなされる。
【０１０４】
図１６は、図１におけるＵＴＲＡＮ１０３といった無線アクセスネットワークにおいて動作するように構成されるノード２００を概略的に示す機能ブロック図である。図１６の実施形態において、ノード２００は、図１におけるＮｏｄｅＢ１０４のいずれかといったＮｏｄｅＢを表現する。
【０１０５】
ノード２００は、プロセッサ２０２、メモリ２０４及び通信回路２０６の形式の、処理手段、記憶手段及び通信手段を備える。ノード２００は、第１のデータパス２０８を介し及び第２のデータパス２１０を介して、他のノードと通信する。例えば、第１のデータパス２０８はＲＮＣへ接続され、第２のデータパス２１０は１つ以上のアンテナ２１２へ接続され得る。データパス２０８、２１０は、当業者が理解するように、アップリンク及びダウンリンクのデータパスのいずれであってもよい。
【０１０６】
図１７は、図１におけるＵＴＲＡＮ１０３といった無線アクセスネットワークにおいて動作するように構成されるＵＥ２５０を概略的に示す機能ブロック図である。図１７の実施形態において、ＵＥ２５０は、図１におけるＵＥ１０６のいずれかであり得る。
【０１０７】
ＵＥ２５０は、プロセッサ２５２、メモリ２５４及び無線回路２５６の形式の、処理手段、記憶手段及び通信手段を備える。ＵＥ２５０は、１つ以上のアンテナ２６２の使用と共に無線エアインタフェースを介して他のノードと通信する。また、ＵＥ２５０は、例えば、ディスプレイ、キーパッド、マイクロフォン、カメラなどの形式の入出力回路２５８をも備える。
【０１０８】
以下で説明する方法は、ノード２００及びＵＥ２５０において実装され得る。こうした実施形態において、メモリ２０４、２５４に格納されプロセッサ２０２、２５２により実行可能なソフトウェア命令２０５、２５５の手段によって方法のアクション群が実現される。こうしたソフトウェア命令２０５、２５５は、当業者により理解されるように、例えば、ネットワーク１０２、１０３を介して提供され、又は製造の期間中にインストールされるなど、任意の適切な手法で実現され及び提供され得る。さらに、メモリ２０４、２５４、プロセッサ２０２、２５２と共に、通信回路２０６及び無線回路２５６は、説明される方法を実装可能なように構成されることに加えて、図１におけるシステム１００といったセルラモバイル通信システム内で動作する際にそれぞれノード２００及びＵＥ２５０の一般的な動作を制御するように構成される、ソフトウェア及び／又はファームウェアを含む。しかしながら、不必要な詳細を回避する目的のために、その一般的な動作に関して本開示ではさらなる説明を行わない。
【０１０９】
さて、図１におけるＮｏｄｅＢ１０４、２００及びＵＥ１０６、２５０のいずれかといった、ＮｏｄｅＢとＵＥとの間のＨＳＰＡ通信の議論に移ると、それはＨＳ−ＳＣＣＨ及びＨＳ−ＰＤＳＣＨにおける送信を含む。
【０１１０】
通常はデュアルストリームＭＩＭＯとも呼ばれる２ブランチＭＩＭＯシステムについて、ＨＳ−ＳＣＣＨは、チャネライゼーションコードセット（ＣＣＳ）、変調法（modulation）、及びトランスポートブロック情報などについての情報を搬送する。ＵＥは、チャネライゼーションコードセット、変調法、及びＨＳ−ＰＤＳＣＨのための重みをセットアップするためのプリコーディングについての情報を必要とすることから、ＨＳ−ＳＣＣＨは、２つの部分に分割される（パートＩ及びパートＩＩ）。
【０１１１】
パートＩは、１２ビットからなり、チャネライゼーションコードセット（７ビット）、変調法（３ビット）及びＰＣＩ（２ビット）についての情報を伝達する。ランク情報（ＲＩ）は、変調ビットを通じて暗黙的に通知される。即ち、要約すると次の通りである。
【０１１２】
パートＩ（合計１２ビット）：
チャネライゼーションコードセット（７ビット）、
変調法及びランク（３ビット）、
プリコーディング情報（２ビット）
【０１１３】
パートＩＩは、３６ビットからなる。そのうち６ビットは各トランスポートブロック用、４ビットはＨＡＲＱプロセス用、４ビットは２つのストリームのための冗長性バージョン用、そして１６ビットはＵＥのアイデンティティ（ＩＤ）用、である。シングルストリーム送信については、２８ビットのみがパートＩＩのために必要とされ、即ち、要約すると次の通りである。
【０１１４】
パートＩＩ（合計２８又は３６ビット）：
シングルストリーム送信についてＮｏｄｅＢは２８ビットを伝達する：
トランスポートブロックサイズ（６ビット）
ＨＡＲＱプロセス（４ビット）
冗長性バージョン（２ビット）
ＵＥ  ＩＤ（１６ビット）
【０１１５】
デュアルストリーム送信についてＮｏｄｅＢは３６ビットを伝達する：
トランスポートブロックサイズ−１（６ビット）
トランスポートブロックサイズ−２（６ビット）
ＨＡＲＱプロセス（４ビット）
冗長性バージョン−１（２ビット）
冗長性バージョン−１（２ビット）
ＵＥ  ＩＤ（１６ビット）
【０１１６】
２ブランチＭＩＭＯと同様に、４ブランチＭＩＭＯシステムのＨＳ−ＳＣＣＨ構造は２つの部分からなる。２つのコードワードを使用することが決定済みであることから、パートＩＩの構造には変更は予期されていない。
【０１１７】
パートＩの構造について、次のものが通知されなければならない：
・ＣＣＳ（７ビット）、
・ランク情報−２ビットを要する
・各コードワードごとの変調法（２＋２＝４ビット）
・ＰＣＩ（４ビット）
【０１１８】
よって、概して、こうした直接的なアプローチでは７＋２＋２＊２＋４＝１７ビットが必要とされる。留意すべきは、上記直接的なアプローチでは、ランク情報及び変調情報が独立的にレポートされることである。ＮｏｄｅＢでは、ランク情報及び変調情報は、上で説明したように、まずは２つの独立した情報エンティティとして維持される。
【０１１９】
提案されるアプローチでは、ランク情報及び変調法についての情報が、各ＨＡＲＱプロセスについて結合され、それによりレポートされるビット数が削減される。但し、提案されるアプローチはＨＡＲＱが無い場合にも適用可能であることには留意されたい。このアプローチの一例が図１９のフローチャートに示されている。取得ステップ５０２は、ランク情報及び変調法についての情報を取得することを含み、合成ステップ５０４はランク情報及び変調法についての情報をビットパターンへと合成することを含み、送信ステップ５０６は合成されたランク及び変調情報をＨＳ−ＳＣＣＨといった制御チャネルにおいて送信することを含む。
【０１２０】
ＵＥにおける対応する方法が図２０のフローチャートに示されている。当該方法は、受信ステップ６０２において、ＨＳ−ＳＣＣＨといった制御チャネル内でランク及び変調情報を受信すること、を含む。この情報の処理は処理ステップ６０４において行われ、受信された情報が逆合成される。最終的に、ＨＳ−ＰＤＳＣＨダウンリンクチャネルといった対応するデータチャネル内で、受信ステップ６０６においてデータが受信される。
【０１２１】
言い換えれば、提案されるアプローチにおいて、ＮｏｄｅＢは、合成されたランク及び変調情報をＵＥへとレポートするのであり、ランク情報及び変調法を別個にレポートする代わりに、ランク情報及び変調法のレポーティングは、合計のビット数が削減されるように、１つのフィールドへと合成される。即ち、図１８を参照すると：
・ＣＣＳ（７ビット）、
・ランク情報＋２つのコードワードについての変調法（５ビット）
・ＰＣＩ（４ビット）
【０１２２】
上で呈示した表１は、こうしたアプローチのための１つのビットマッピング例を示している。合計では１６ビットが必要とされ、１７ビットがレポートされる上記直接的なアプローチとの比較において０．３５ｄＢにまで達する電力の削減が可能である。これは、ＨＳＰＡシステムにおけるシステムスループットに加えてユーザスループットへのかなりの効果を有するであろう。
【０１２３】
上述した実施形態は、単に例として与えられており、提案される技術がそれに限定されるものではないことが理解されるべきである。本発明の範囲から逸脱することなく、実施形態についての多様な修正、組合せ及び変更がなされ得ることが、当業者によって理解されるであろう。特に、様々な実施形態の様々な部分的な解決策は、技術的に可能であれば他の構成において組合せ可能である。一方で、本発明の範囲は、添付の特許請求の範囲により定義される。
【図１】
2015524182.tif 000010
【図２】
2015524182.tif 000011
【図３】
2015524182.tif 000012
【図４】
2015524182.tif 000013
【図５】
2015524182.tif 000014
【図６】
2015524182.tif 000015
【図７Ａ】
2015524182.tif 000016
【図７Ｂ】
2015524182.tif 000017
【図８】
2015524182.tif 000018
【図９】
2015524182.tif 000019
【図１０】
2015524182.tif 000020
【図１１】
2015524182.tif 000021
【図１２】
2015524182.tif 000022
【図１３】
2015524182.tif 000023
【図１４】
2015524182.tif 000024
【図１５Ａ】
2015524182.tif 000025
【図１５Ｂ】
2015524182.tif 000026
【図１６】
2015524182.tif 000027
【図１７】
2015524182.tif 000028
【図１８】
2015524182.tif 000029
【図１９】
2015524182.tif 000030
【図２０】
2015524182.tif 000031
【図２１】
2015524182.tif 000032
【図２２】
2015524182.tif 000033
【手続補正書】
【提出日】平成26年1月22日(2014.1.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高速パケットアクセス（ＨＳＰＡ）システムにおいてノードからユーザ機器（ＵＥ）へ情報を伝達するための方法であって、
４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するステップ（Ｓ１；５０２）と、
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、５ビットのビットパターンへと合成するステップ（Ｓ２；５０４）と、
前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を、５ビットの前記ビットパターンとして前記ＵＥへ高速共有制御チャネル（ＨＳ−ＳＣＣＨ）において送信するステップ（Ｓ３；５０６）と、
を含む方法。
【請求項２】
前記ランク情報は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現する、請求項１の方法。
【請求項３】
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び変調情報は、合成され、前記制御チャネル内の１つの情報フィールドにおいて前記ＵＥへレポートされる、請求項１又は請求項２の方法。
【請求項４】
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報をビットパターンへと合成する前記ステップ（Ｓ２；５０４）は、前記ランク情報及び前記変調情報を次のビットマッピングテーブルに従って前記ビットパターンへとマッピングするステップ（Ｓ２−１）、を含み、
【表１】
2015524182.tif 000034
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項１〜３のいずれかの方法。
【請求項５】
前記ランク情報及び前記変調情報は、各ＨＡＲＱ（Hybrid  Automatic  Repeat  reQuest）プロセスと連結される、請求項１〜４のいずれかの方法。
【請求項６】
高速パケットアクセス（ＨＳＰＡ）システムにおいてノードからの情報を受信し及び処理する方法であって、
合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現する５ビットのビットパターンを含む情報を、前記ノードから高速共有制御チャネル（ＨＳ−ＳＣＣＨ）において受信するステップ（Ｓ１１；６０２）と、
受信される前記情報を処理するステップ（Ｓ１２；６０４）であって、前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を逆合成することを含む当該ステップと、
を含む方法。
【請求項７】
前記ランク情報は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現する、請求項６の方法。
【請求項８】
処理される前記情報に基づいて、前記制御チャネルに関連付けられる前記データチャネル上で受信されるデータの復号を準備するステップ（Ｓ１３）、をさらに含む、請求項６又は請求項７の方法。
【請求項９】
受信される前記情報を処理するステップ（Ｓ１２；６０４）は、前記ビットパターンを次のビットマッピングテーブルに従ってランク情報及び変調情報へとマッピングするステップ（Ｓ１２−１）、を含み、
【表２】
2015524182.tif 000035
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項６〜８のいずれかの方法。
【請求項１０】
高速パケットアクセス（ＨＳＰＡ）システムにおける高速共有制御チャネル（ＨＳ−ＳＣＣＨ）用の情報のためのビットマッピング方法であって、
４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するステップ（Ｓ２１；５０２）と、
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、前記ＨＳ−ＳＣＣＨチャネルのための５ビットのビットパターンへと合成するステップ（Ｓ２２；５０４）と、
を含む方法。
【請求項１１】
前記ランク情報は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現する、請求項１０の方法。
【請求項１２】
前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報をビットパターンへと合成する前記ステップ（Ｓ２２；５０４）は、前記ランク情報及び前記変調情報を次のビットマッピングテーブルに従って前記ビットパターンへとマッピングするステップ（Ｓ２２−１）、を含み、
【表３】
2015524182.tif 000036
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項１０又は請求項１１の方法。
【請求項１３】
高速パケットアクセス（ＨＳＰＡ）システムにおいてユーザ機器（ＵＥ）へ情報を伝達するために構成されるノード（２００）であって、
４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するように構成され、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、５ビットのビットパターンへと合成するようにも構成される処理回路（２０９；３０９）と、
前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を、５ビットの前記ビットパターンとして前記ＵＥへ高速共有制御チャネル（ＨＳ−ＳＣＣＨ）において送信するように構成される通信回路（２０６，２１２）と、
を備えるノード。
【請求項１４】
前記処理回路（２０９；３０９）は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現するランク情報を取得する、ように構成される、請求項１３のノード。
【請求項１５】
前記ノード（２００）は、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び変調情報を、合成し、及び、前記制御チャネル内の１つの情報フィールドにおいて前記ＵＥへレポートする、ように構成される、請求項１３又は請求項１４のノード。
【請求項１６】
前記処理回路（２０９；３０９）は、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、次のビットマッピングテーブルに従ってビットパターンへとマッピングし、
【表４】
2015524182.tif 000037
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項１３〜１５のいずれかのノード。
【請求項１７】
前記ノード（２００）は、ＮｏｄｅＢ（１０４ａ；１０４ｂ）である、請求項１３〜１６のいずれかのノード。
【請求項１８】
高速パケットアクセス（ＨＳＰＡ）システムにおいてノードからの情報を受信し及び処理するために構成されるユーザ機器（ＵＥ）（２５０；１０６ａ；１０６ｂ）であって、
合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現する５ビットのビットパターンを含む情報を、前記ノードから高速共有制御チャネル（ＨＳ−ＳＣＣＨ）において受信する、ように構成される通信回路（２５６，２６２）と、
受信される前記情報を処理するように構成される処理回路（２５９）であって、前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を逆合成することを含む当該処理回路（２５９）と、
を備えるＵＥ。
【請求項１９】
前記ランク情報は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現する、請求項１８のＵＥ。
【請求項２０】
前記処理回路（２５９）は、前記制御チャネルに関連付けられる前記データチャネル上で受信されるべきデータの復号のために準備される、前記合成されたランク情報及び変調情報を逆合成する、ように構成される、請求項１８又は請求項１９のＵＥ。
【請求項２１】
前記処理回路（２５９）は、前記ビットパターンを次のビットマッピングテーブルに従ってランク情報及び変調情報へとマッピングするように構成され、
【表５】
2015524182.tif 000038
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項１８〜２０のいずれかのＵＥ。
【請求項２２】
高速パケットアクセス（ＨＳＰＡ）システムにおける高速共有制御チャネル（ＨＳ−ＳＣＣＨ）用の情報のためのビットマッピングデバイス（３００）であって、
４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を取得するように構成され、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を、前記ＨＳ−ＳＣＣＨチャネルのための５ビットのビットパターンへと合成するようにも構成される処理回路（３０９）、
を含むデバイス。
【請求項２３】
前記処理回路（３０９）は、前記制御チャネルに関連付けられる前記データチャネル上で同時に送信されるべきトランスポートブロックの数を表現するランク情報を取得する、ように構成される、請求項２２のデバイス。
【請求項２４】
前記処理回路（３０９）は、前記４ブランチＭＩＭＯシステムに関連する前記ランク情報及び前記変調情報を次のビットマッピングテーブルに従ってビットパターンへとマッピングする、ように構成され、
【表６】
2015524182.tif 000039
ＲＩは“ランク情報”を表し、ＱＰＳＫは“直交位相偏移変調”を表し、ＱＡＭは“直交振幅変調”を表し、ＮＡは“利用不能”を表し、変調Ｉ及び変調ＩＩは異なるトランスポートブロックについての変調法を表す、請求項２２又は請求項２３のデバイス。
【請求項２５】
高速パケットアクセス（ＨＳＰＡ）システムにおいて高速共有制御チャネル（ＨＳ−ＳＣＣＨ）の情報を処理する方法であって、
合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現する５ビットのビットパターンを含む情報を、前記ＨＳ−ＳＣＣＨチャネルから取得するステップ（Ｓ３１）と、
５ビットの前記ビットパターンをランク情報及び変調情報へとマッピングすることにより、前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を逆合成するステップ（Ｓ３２）と、
を含む方法。
【請求項２６】
高速パケットアクセス（ＨＳＰＡ）システムにおいて高速共有制御チャネル（ＨＳ−ＳＣＣＨ）の情報を処理するためのデバイス（４００）であって、
合成された４ブランチＭＩＭＯ（Multiple  Input  Multiple  Output）システムに関連するランク情報及び変調情報を表現する５ビットのビットパターンを含む情報を、前記ＨＳ−ＳＣＣＨチャネルから取得する、ように構成される処理回路（４０９）、
を備え、
前記処理回路（４０９）は、５ビットの前記ビットパターンをランク情報及び変調情報へとマッピングすることにより、前記４ブランチＭＩＭＯシステムに関連する前記合成されたランク情報及び変調情報を逆合成する、ようにも構成される、
デバイス。
【国際調査報告】
2015524182.tif 000040
2015524182.tif 000041