(57)【要約】  当該アレイ基板行駆動ユニットは、ゲート駆動信号を生成するゲート駆動モジュールと、発光制御モジュールとを有し、前記発光制御モジュールは前記ゲート駆動モジュールのゲート駆動信号出力端に接続され、前記ゲート駆動信号の制御のもとで有機発光ダイオードのスイッチングを制御する発光制御信号を生成し、前記ゲート駆動信号と前記発光制御信号は位相が逆になっている。
2015515642.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板行駆動ユニットであって、ゲート駆動信号を生成するゲート駆動モジュールを有し、前記アレイ基板行駆動ユニットは発光制御モジュールを更に有し、
前記発光制御モジュールは、前記ゲート駆動モジュールのゲート駆動信号出力端に接続され、前記ゲート駆動信号の制御のもとで有機発光ダイオードのスイッチングを制御する発光制御信号を生成し、前記ゲート駆動信号と前記発光制御信号は位相が逆になっているアレイ基板行駆動ユニット。
【請求項２】
前記ゲート駆動モジュールは第１の薄膜トランジスタと、第２の薄膜トランジスタと、第３の薄膜トランジスタと、第４の薄膜トランジスタと、第１のブートストラップコンデンサとを有し、
前記第１の薄膜トランジスタは、ゲート極は一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記第２の薄膜トランジスタのドレイン極に接続され、ドレイン極は駆動電源の第１のレベル出力端に接続され、
前記第２の薄膜トランジスタは、ゲート極は一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記駆動電源の第２のレベル出力端に接続され、
前記第３の薄膜トランジスタは、ゲート極は前記第１の薄膜トランジスタのソース極に接続され、ソース極は前記第４の薄膜トランジスタのドレイン極に接続され、ドレイン極は第１のクロック信号入力端に接続され、
前記第４の薄膜トランジスタは、ゲート極は第２のクロック信号入力端に接続され、ソース極は前記駆動電源の第２のレベル出力端に接続され、
前記第１のブートストラップコンデンサは前記第３の薄膜トランジスタのゲート極とソース極の間に接続され、
前記第１の薄膜トランジスタのゲート極は入力端であり、前記第３の薄膜トランジスタのソース極は本段のゲート駆動信号の出力端である請求項１に記載のアレイ基板行駆動ユニット。
【請求項３】
前記発光制御モジュールは、第５の薄膜トランジスタと、第６の薄膜トランジスタと、第７の薄膜トランジスタと、第８の薄膜トランジスタと、第２のブートストラップコンデンサとを有し、
前記第５の薄膜トランジスタは、ゲート極は一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記第６の薄膜トランジスタのドレイン極に接続され、ドレイン極は前記駆動電源の第１の出力レベルに接続され、
前記第６の薄膜トランジスタは、ゲート極は前記第４の薄膜トランジスタのドレイン極に接続され、ソース極は前記駆動電源の第２の出力レベルに接続され、
前記第７の薄膜トランジスタは、ゲート極は前記第５の薄膜トランジスタのソース極に接続され、ソース極は前記第８の薄膜トランジスタのドレイン極に接続され、ドレイン極は前記駆動電源の第１の出力レベルに接続され、
前記第８の薄膜トランジスタは、ゲート極は前記第６の薄膜トランジスタのゲート極に接続され、ソース極は前記駆動電源の第２の出力レベルに接続され、
前記第２のブートストラップコンデンサは前記第７の薄膜トランジスタのゲート極とソース極の間に接続され、
前記第７の薄膜トランジスタのソース極は発光制御信号出力端である請求項２に記載のアレイ基板行駆動ユニット。
【請求項４】
前記駆動電源の第１のレベル出力端は低レベル出力端であり、
前記駆動電源の第２のレベル出力端は高レベル出力端であり、
前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ、前記第３の薄膜トランジスタと前記第４の薄膜トランジスタはｐ型薄膜トランジスタである請求項３に記載のアレイ基板行駆動ユニット。
【請求項５】
前記駆動電源の第１のレベル出力端は低レベル出力端であり、
前記駆動電源の第２のレベル出力端は高レベル出力端であり、
前記第５の薄膜トランジスタ、前記第６の薄膜トランジスタ、前記第７の薄膜トランジスタと前記第８の薄膜トランジスタはｐ型薄膜トランジスタである請求項４に記載のアレイ基板行駆動ユニット。
【請求項６】
前記駆動電源の第１のレベル出力端は高レベル出力端であり、
前記駆動電源の第２のレベル出力端は低レベル出力端であり、
前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ、前記第３の薄膜トランジスタと前記第４の薄膜トランジスタはｎ型薄膜トランジスタである請求項３に記載のアレイ基板行駆動ユニット。
【請求項７】
前記駆動電源の第１のレベル出力端は高レベル出力端であり、
前記駆動電源の第２のレベル出力端は低レベル出力端であり、
前記第５の薄膜トランジスタ、前記第６の薄膜トランジスタ、前記第７の薄膜トランジスタと前記第８の薄膜トランジスタはｎ型薄膜トランジスタである請求項６に記載のアレイ基板行駆動ユニット。
【請求項８】
アレイ基板行駆動アレイフィルム形成技術により液晶ディスプレイのアレイ基板の上に製造した複数段の請求項１ないし７のいずれかの請求項に記載のアレイ基板行駆動ユニットを有し、
第１段のアレイ基板行駆動ユニット以外に、各段のアレイ基板行駆動ユニットの入力端はいずれも一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、
最終段のアレイ基板行駆動ユニット以外に、各段のアレイ基板行駆動ユニットのリセット端はいずれも当該段のシフトレジスタと隣接する一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続されるアレイ基板行駆動回路。
【請求項９】
請求項８に記載のアレイ基板行駆動回路を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機発光表示分野に関し、特にアレイ基板行駆動ユニット、アレイ基板行駆動回路及び表示装置に関する。
【背景技術】
【０００２】
有機発光表示ダイオード（ＯＬＥＤ）は高輝度、広視野角、比較的高速反応であるなどのメリットがあるため、益々多く高性能な表示に応用されている。従来のパッシブマトリックス有機発光表示（Ｐａｓｓｉｖｅ  Ｍａｔｒｉｘ  ＯＬＥＤ）は表示サイズの増大に伴い、更に短い単独画素の駆動時間を要し、過渡電流を増大させなければならず、消費電力が増加する。同時に、大きな電流の応用によりＩＴＯ（画素電極）ラインの圧力降下が大きすぎることになり、ＯＬＥＤの作業電圧が高くなりすぎるため、その効率が低下してしまう。しかし、アクティブマトリックス有機発光表示（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  ＯＬＥＤ）はスイッチングトランジスタによって行ごとにスキャンしてＯＬＥＤに電流を入力するため、これらの問題をうまく解決できる。
【０００３】
アレイ基板行駆動アレイ基板行ドライブ回路（Ｇａｔｅ  ｏｎ  Ａｒｒａｙ）はゲート極スイッチング回路をアレイ基板に集積し、駆動回路の高度な集積を実現し、材料の節約と技術工程の減少の両方面においてコストを削減できる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＡＭＯＬＥＤ（アクティブマトリックス有機発光ダイオード）表示は、行選択オン信号を生成し、そのゲートラインに接続された画素のオン・オフ状態を制御するだけでなく、有機発光表示ダイオードについてのオン・オフ状態も制御しなければならず、当該有機発光表示ダイオードの状態制御信号は、Ｐ型トランジスタにより構成されるＡＭＯＬＥＤ表示バックボードに対しては一つのポジティブレベル信号であり、画素ユニットに表示データを書き込む過程において、ＯＬＥＤ素子がオフの状態であることを確保し、表示データが画素ユニットに書き込まれた後に、ＯＬＥＤ素子の発光をオンにすることによって、画素回路にデータが書き込まれるときの不安定状態により表示画像が明滅することがないように確保する。
【課題を解決するための手段】
【０００５】
本発明は、表示データを画素ユニットに書き込む過程で、ＯＬＥＤ素子のオフの状態を確保でき、表示データが画素ユニットに書き込まれた後に、ＯＬＥＤ素子がオンになって発光することによって、画素回路にデータを書き込むときの不安定状態により表示画像が明滅することがないように確保するアレイ基板行駆動ユニット、アレイ基板行駆動回路及び表示装置を提供することを目的とする。
【０００６】
上記の目的を達するため、本発明の実施形態は、アレイ基板行駆動ユニットであって、ゲート駆動信号を生成するゲート駆動モジュールを有し、前記アレイ基板行駆動ユニットは発光制御モジュールを更に有し、
前記発光制御モジュールは前記ゲート駆動モジュールのゲート駆動信号出力端に接続され、前記ゲート駆動信号の制御のもとで有機発光ダイオードのスイッチングを制御する発光制御信号を生成し、前記ゲート駆動信号と前記発光制御信号は相位が逆になっているアレイ基板行駆動ユニットを提供する。
【０００７】
本発明の実施形態によれば、前記ゲート駆動モジュールは第１の薄膜トランジスタと、第２の薄膜トランジスタと、第３の薄膜トランジスタと、第４の薄膜トランジスタと、第１のブートストラップコンデンサとを有し、
前記第１の薄膜トランジスタは、ゲート極は一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記第２の薄膜トランジスタのドレイン極に接続され、ドレイン極は駆動電源の第１の出力レベルに接続され、
前記第２の薄膜トランジスタは、ゲート極は一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記駆動電源の第２の出力レベルに接続され、
前記第３の薄膜トランジスタは、ゲート極は前記第１の薄膜トランジスタのソース極に接続され、ソース極は前記第４の薄膜トランジスタのドレイン極に接続され、ドレイン極は第１のクロック信号入力端に接続され、
前記第４の薄膜トランジスタは、ゲート極は第２のクロック信号入力端に接続され、ソース極は前記駆動電源の第２の出力レベルに接続され、
前記第１のブートストラップコンデンサは前記第３の薄膜トランジスタのゲート極とソース極の間に接続され、
前記第１の薄膜トランジスタのゲート極は入力端であり、前記第３の薄膜トランジスタのソース極は本段のゲート駆動信号の出力端である。
【０００８】
実施において、前記発光制御モジュールは、第５の薄膜トランジスタと、第６の薄膜トランジスタと、第７の薄膜トランジスタと、第８の薄膜トランジスタと、第２のブートストラップコンデンサとを有し、
前記第５の薄膜トランジスタは、ゲート極は一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記第６の薄膜トランジスタのドレイン極に接続され、ドレイン極は前記駆動電源の第１の出力レベルに接続され、
前記第６の薄膜トランジスタは、ゲート極は前記第４の薄膜トランジスタのドレイン極に接続され、ソース極は前記駆動電源の第２の出力レベルに接続され、
前記第７の薄膜トランジスタは、ゲート極は前記第５の薄膜トランジスタのソース極に接続され、ソース極は前記第８の薄膜トランジスタのドレイン極に接続され、ドレイン極は前記駆動電源の第１の出力レベルに接続され、
前記第８の薄膜トランジスタは、ゲート極は前記第６の薄膜トランジスタのゲート極に接続され、ソース極は前記駆動電源の第２の出力レベルに接続され、
前記第２のブートストラップコンデンサは前記第７の薄膜トランジスタのゲート極とソース極の間に接続され、
前記第７の薄膜トランジスタのソース極は発光制御信号出力端である。
【０００９】
本発明の実施形態によれば、前記駆動電源の第１のレベル出力端は低レベル出力端であり、
前記駆動電源の第２のレベル出力端は高レベル出力端であり、
前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ、前記第３の薄膜トランジスタと前記第４の薄膜トランジスタはｐ型薄膜トランジスタである。
【００１０】
本発明の実施形態によれば、前記駆動電源の第１のレベル出力端は低レベル出力端であり、
前記駆動電源の第２のレベル出力端は高レベル出力端であり、
前記第５の薄膜トランジスタ、前記第６の薄膜トランジスタ、前記第７の薄膜トランジスタと前記第８の薄膜トランジスタはｐ型薄膜トランジスタである。
【００１１】
本発明の実施形態によれば、前記駆動電源の第１のレベル出力端は高レベル出力端であり、
前記駆動電源の第２のレベル出力端は低レベル出力端であり、
前記第１の薄膜トランジスタ、前記第２の薄膜トランジスタ、前記第３の薄膜トランジスタと前記第４の薄膜トランジスタはｎ型薄膜トランジスタである。
【００１２】
本発明の実施形態によれば、前記駆動電源の第１のレベル出力端は高レベル出力端であり、
前記駆動電源の第２のレベル出力端は低レベル出力端であり、
前記第５の薄膜トランジスタ、前記第６の薄膜トランジスタ、前記第７の薄膜トランジスタと前記第８の薄膜トランジスタはｎ型薄膜トランジスタである。
【００１３】
本発明の実施形態は、更に、アレイ基板行駆動アレイフィルム形成技術により液晶ディスプレイのアレイ基板の上に製造した複数段の上記のアレイ基板行駆動ユニットを有し、
第１段のアレイ基板行駆動ユニット以外に、各段のアレイ基板行駆動ユニットの入力端はいずれも一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、
最終段のアレイ基板行駆動ユニット以外に、各段のアレイ基板行駆動ユニットのリセット端はいずれも当該段のシフトレジスタと隣接する一段後のアレイ基板行駆動ユニットの  ゲート駆動信号出力端に接続されるアレイ基板行駆動回路を提供する。
【００１４】
本発明の実施形態は、更に、上記のアレイ基板行駆動回路を有する表示装置を提供する。
【００１５】
従来技術と比べ、本発明の実施形態が記載するアレイ基板行駆動ユニット、アレイ基板行駆動回路及び表示装置は、ゲート駆動信号を生成すると同時にそれと位相が逆にされた発光制御信号をも生成し、表示データが画素ユニットに書き込まれる過程において、ＯＬＥＤ素子はオフの状態であり、表示データが画素ユニットに書き込まれた後に、ＯＬＥＤ素子はオンになり発光することにより、画素回路にデータが書き込まれるときの不安定状態により表示画像が明滅することがないように確保する。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態のアレイ基板行駆動ユニットの構造ブロック図である。
【図２】本発明の第２の実施形態のアレイ基板行駆動ユニットの回路図である。
【図３】本発明の第２の実施形態のアレイ基板行駆動ユニットが作業するときの各信号のシーケンス図である。
【図４】本発明の第３の実施形態のアレイ基板行駆動ユニットの回路図である。
【図５】本発明の第３の実施形態のアレイ基板行駆動ユニットが作業するときの各信号のシーケンス図である。
【図６】本発明の一つの実施形態のアレイ基板行駆動回路の回路図である。
【発明を実施するための形態】
【００１７】
ＡＭＬＣＤ（アクティブマトリックス液晶ディスプレイ）に比べ、ＡＭＯＬＥＤ（アクティブマトリックス発光ダイオード）は増大させた電流で駆動される必要があるため、移動度が大きい低温ポリシリコン回路を用いて実現することが多い。ポリシリコンＴＦＴ（薄膜トランジスタ）に存在する閾値電圧オフセットの問題を補償するため、ＡＭＯＬＥＤの画素回路には常に対応する保障構造が必要であり、したがってＡＭＯＬＥＤの画素回路構造はより複雑であり、これに伴い比較的大きなレイアウト（Ｌａｙｏｕｔ）面積を占める。
【００１８】
本発明の実施形態は、構造が簡単で性能が安定しているアクティブマトリックス有機発光ディスプレイ用のアレイ基板行駆動回路を提供し、当該アレイ基板行駆動回路は複数のアレイフィルム形成技術により液晶ディスプレイのアレイ基板の上に製造したカスケード接続のアレイ基板行駆動ユニットを有する。各アレイ基板行駆動ユニットは８個の薄膜トランジスタと２個のコンデンサを有する。当該アレイ基板行駆動ユニットは二段に分けられ、第１段は通常のゲートラインの選択オン信号を生成し、第２段は対応して有機発光ダイオードのスイッチングを制御するスイッチング信号を生成する。本発明の実施形態に記載されたアレイ基板行駆動回路の構造は簡素で且つコンパクトであり、レイアウトの面積を縮減し、高解像度のＡＭＯＬＥＤ表示に最適である。
【００１９】
図１に示すように、本発明の第１の実施形態に記載するアレイ基板行駆動ユニットは、ゲート駆動モジュール１１と発光制御モジュール１２とを有し、
前記ゲート駆動モジュール１１は前記発光制御モジュール１２に接続され、ゲート駆動信号を生成し、
前記発光制御モジュール１２は、前記ゲート駆動信号の制御のもとで有機発光ダイオードのスイッチングを制御する発光制御信号を生成し、前記ゲート駆動信号と前記発光制御信号は位相が逆になっている。
【００２０】
本発明の第１の実施形態に記載するアレイ基板行駆動ユニットにおいて、前記発光制御モジュール１２はゲート駆動信号と位相が逆にされた発行制御信号を生成し、表示データが画素ユニットに書き込まれる過程において、ＯＬＥＤ素子はオフの状態であり、表示データが画素ユニットに書き込まれた後に、ＯＬＥＤ素子はオンになり発光することにより、画素回路にデータが書き込まれるときの不安定状態により表示画像が明滅することがないように確保する。
【００２１】
図２に示すのは、本発明の第２の実施形態に記載するアレイ基板行駆動ユニットの回路図であり、本発明の第２の実施形態に記載するアレイ基板行駆動ユニットは本発明の第１実施形態に記載するアレイ基板行駆動ユニットに基づく。本発明の第２の実施形態に記載するアレイ基板行駆動ユニットにおいて、
前記ゲート駆動モジュールは第１の薄膜トランジスタＴ１と、第２の薄膜トランジスタＴ２と、第３の薄膜トランジスタＴ３と、第４の薄膜トランジスタＴ４と、第１のブートストラップコンデンサＣ１とを有し、
前記第１の薄膜トランジスタＴ１は、ゲート極は一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記第２の薄膜トランジスタＴ２のドレイン極に接続され、ドレイン極は駆動電源の低レベル出力端に接続され、
前記第２の薄膜トランジスタＴ２は、ゲート極は一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記駆動電源の高レベル出力端に接続され、
前記第３の薄膜トランジスタＴ３は、ゲート極は前記第１の薄膜トランジスタＴ１のソース極に接続され、ソース極は前記第４の薄膜トランジスタＴ４のドレイン極に接続され、ドレイン極は第１のクロック信号入力端に接続され、
前記第４の薄膜トランジスタＴ４は、ゲート極は第２のクロック信号入力端に接続され、ソース極は前記駆動電源の高レベル出力端に接続され、
前記第１のブートストラップコンデンサＣ１は前記第３の薄膜トランジスタＴ３のゲート極とソース極の間に接続され、
前記第１の薄膜トランジスタＴ１、前記第２の薄膜トランジスタＴ２、前記第３の薄膜トランジスタＴ３と前記第４の薄膜トランジスタＴ４はｐ型薄膜トランジスタであり、
前記発光制御モジュールは、第５の薄膜トランジスタＴ５と、第６の薄膜トランジスタＴ６と、第７の薄膜トランジスタＴ７と、第８の薄膜トランジスタＴ８と、第２のブートストラップコンデンサＣ２とを有し、
前記第５の薄膜トランジスタＴ５は、ゲート極は一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記第６の薄膜トランジスタＴ６のドレイン極に接続され、ドレイン極は前記駆動電源の低レベル出力端に接続され、
前記第６の薄膜トランジスタＴ６は、ゲート極は前記第４の薄膜トランジスタＴ４のドレイン極に接続され、ソース極は前記駆動電源の高レベル出力端に接続され、
前記第７の薄膜トランジスタＴ７は、ゲート極は前記第５の薄膜トランジスタＴ５のソース極に接続され、ソース極は前記第８の薄膜トランジスタＴ８のドレイン極に接続され、ドレイン極は前記駆動電源の低レベル出力端に接続され、
前記第８の薄膜トランジスタＴ８は、ゲート極は前記第６の薄膜トランジスタＴ６のゲート極に接続され、ソース極は前記駆動電源の高レベル出力端に接続され、
前記第２のブートストラップコンデンサＣ２は前記第７の薄膜トランジスタＴ７のゲート極とソース極の間に接続され、
第５の薄膜トランジスタＴ５、第６の薄膜トランジスタＴ６、第７の薄膜トランジスタＴ７と第８の薄膜トランジスタＴ８はｐ型薄膜トランジスタであり、
前記第１の薄膜トランジスタＴ１のゲート極は本発明の第２の実施形態に記載するアレイ基板行駆動ユニットの入力端であり、前記第２の薄膜トランジスタＴ２のゲート極は本発明の第２の実施形態のアレイ基板行駆動ユニットのリセット端であり、前記第３の薄膜トランジスタＴ３のソース極は本発明の第２の実施形態のアレイ基板行駆動ユニットのゲート駆動信号出力端であり、前記第７の薄膜トランジスタＴ７のソース極は本発明の第２の実施形態のアレイ基板行駆動ユニットの発光制御信号出力端であり、
前記駆動電源の低レベル出力端の出力電圧はＶＧＬであり、前記駆動電源の高レベル出力端の出力電圧はＶＧＨであり、前記第１のクロック信号入力端から第１のクロック信号ＣＬＫ１を入力し、前記第２のクロック信号入力端から第２のクロック信号ＣＬＫ２を入力し、一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号はＧ[ｎ−１]であり、本段のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号はＧ[ｎ]であり、一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号はＧ[ｎ＋１]であり、本段のアレイ基板行駆動ユニットの発光制御信号出力端の出力信号はＥＭＩＳＳＩＯＮ[ｎ]であり、Ｎ１ドットは前記第３の薄膜トランジスタＴ３のゲート極に接続するドットであり、Ｎ２ドットは前記第７の薄膜トランジスタＴ７のゲート極に接続するドットであり、
本発明の第２の実施形態に記載するアレイ基板行駆動ユニットは、第１のクロック信号ＣＬＫ１と第２のクロック信号ＣＬＫ２によって制御され、一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号Ｇ[ｎ−１]を本段のアレイ基板行駆動ユニットの入力信号とし、一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号Ｇ[ｎ＋１]を本段のアレイ基板行駆動ユニットのリセット信号とする。
【００２２】
図３に示すように、本発明の第２の実施形態に記載するアレイ基板行駆動ユニットの作業プロセスは入力サンプリング段階ｔ１と、出力信号段階ｔ２と、リセット段階ｔ３とに分けられ、
入力サンプリング段階ｔ１において、Ｇ[ｎ−１]は低レベルであり、Ｔ１はオンであり、同時にＧ[ｎ＋１]は高レベルであり、Ｔ２はオフであり、したがってそれに伴いこの時のＮ１ドットの電位はＶＧＬ＋｜Ｖｔｈｐ｜に引き下げられ；このときＣＬＫ１は低レベルであり、Ｔ４はオフであり、Ｇ[ｎ]は高レベルであり、故にこの時にＣ１は充電され、入力信号をサンプリングする。この時、Ｇ[ｎ]とＧ[ｎ＋１]はいずれも高レベルであり、前記制御モジュールに含まれる各トランジスタの作業状態が変わらないことを確保し、
出力信号段階ｔ２において、Ｇ[ｎ−１]、Ｇ[ｎ＋１]は高レベルであり、Ｎ１ドットの電位はＣ１によってＶＧＬ＋｜Ｖｔｈｐ｜に保持され、低レベルであり、故にＴ３はオンになり、同時にＣＬＫ２は高レベルであり、Ｔ４はオフであり、この時Ｇ[ｎ]は低レベルであり、よってＴ６とＴ８はいずれもオンになり、この時、ＥＭＩＳＳＩＯＮ[ｎ]は高レベルであり、有機発光ダイオード素子を発光させ、
リセット段階ｔ３において、Ｇ[ｎ−１]は高レベルであり、トランジスタＴ１とＴ３のオフを確保し、ＣＬＫ２は低レベルであり、Ｔ４はオンであり、よってＧ[ｎ]を高レベルに引き上げ、Ｇ[ｎ]は高レベルであり、Ｔ６とＴ８のオフを確保し、Ｇ[ｎ＋１]は低レベルであり、Ｔ２をオンにすることによりＮ１ドットの電圧をもう一度引き上げ、同時にＴ５がオンになり、Ｎ２ドットの電位はＶＧＬ＋｜Ｖｔｈｐ｜に引き下げられ、Ｔ７がオンになり、それに伴いＥＭＩＳＳＩＯＮ[ｎ]は引き下げられ、よってＥＭＩＳＳＩＯＮ[ｎ]のリセット操作を完了させ、
なお、ＶｔｈｐはＴ１、Ｔ５の閾値電圧である。
【００２３】
図４に示すのは、本発明の第３の実施形態に記載するアレイ基板行駆動ユニットの回路図であり、本発明の第３の実施形態に記載するアレイ基板行駆動ユニットは本発明の第１実施形態に記載するアレイ基板行駆動ユニットに基づく。本発明の第３の実施形態に記載するアレイ基板行駆動ユニットにおいて、
前記ゲート駆動モジュールは第１の薄膜トランジスタＴ１と、第２の薄膜トランジスタＴ２と、第３の薄膜トランジスタＴ３と、第４の薄膜トランジスタＴ４と、第１のブートストラップコンデンサＣ１とを有し、
前記第１の薄膜トランジスタＴ１は、ゲート極は一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記第２の薄膜トランジスタＴ２のドレイン極に接続され、ドレイン極は駆動電源の高レベル出力端に接続され、
前記第２の薄膜トランジスタＴ２は、ゲート極は一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記駆動電源の低レベル出力端に接続され、
前記第３の薄膜トランジスタＴ３は、ゲート極は前記第１の薄膜トランジスタＴ１のソース極に接続され、ソース極は前記第４の薄膜トランジスタＴ４のドレイン極に接続され、ドレイン極は第１のクロック信号入力端に接続され、
前記第４の薄膜トランジスタＴ４は、ゲート極は第２のクロック信号入力端に接続され、ソース極は前記駆動電源の低レベル出力端に接続され、
前記第１のブートストラップコンデンサＣ１は前記第３の薄膜トランジスタＴ３のゲート極とソース極の間に接続され、
前記第１の薄膜トランジスタＴ１、前記第２の薄膜トランジスタＴ２、前記第３の薄膜トランジスタＴ３と前記第４の薄膜トランジスタＴ４はｎ型薄膜トランジスタであり、
前記発光制御モジュールは、第５の薄膜トランジスタＴ５と、第６の薄膜トランジスタＴ６と、第７の薄膜トランジスタＴ７と、第８の薄膜トランジスタＴ８と、第２のブートストラップコンデンサＣ２とを有し、
前記第５の薄膜トランジスタＴ５は、ゲート極は一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、ソース極は前記第６の薄膜トランジスタＴ６のドレイン極に接続され、ドレイン極は前記駆動電源の高レベル出力端に接続され、
前記第６の薄膜トランジスタＴ６は、ゲート極は前記第４の薄膜トランジスタＴ４のドレイン極に接続され、ソース極は前記駆動電源の低レベル出力端に接続され、
前記第７の薄膜トランジスタＴ７は、ゲート極は前記第５の薄膜トランジスタＴ５のソース極に接続され、ソース極は前記第８の薄膜トランジスタＴ８のドレイン極に接続され、ドレイン極は前記駆動電源の高レベル出力端に接続され、
前記第８の薄膜トランジスタＴ８は、ゲート極は前記第６の薄膜トランジスタＴ６のゲート極に接続され、ソース極は前記駆動電源の低レベル出力端に接続され、
前記第２のブートストラップコンデンサＣ２は前記第７の薄膜トランジスタＴ７のゲート極とソース極の間に接続され、
第５の薄膜トランジスタＴ５、第６の薄膜トランジスタＴ６、第７の薄膜トランジスタＴ７と第８の薄膜トランジスタＴ８はｎ型薄膜トランジスタであり、前記第１の薄膜トランジスタＴ１のゲート極は本発明の第３の実施形態に記載するアレイ基板行駆動ユニットの入力端であり、前記第２の薄膜トランジスタＴ２のゲート極は本発明の第３の実施形態のアレイ基板行駆動ユニットのリセット端であり、前記第３の薄膜トランジスタＴ３のソース極は本発明の第３の実施形態のアレイ基板行駆動ユニットのゲート駆動信号出力端であり、前記第７の薄膜トランジスタＴ７のソース極は本発明の第３の実施形態のアレイ基板行駆動ユニットの発光制御信号出力端であり、
前記駆動電源の低レベル出力端の出力電圧はＶＧＬであり、前記駆動電源の高レベル出力端の出力電圧はＶＧＨであり、前記第１のクロック信号入力端から第１のクロック信号ＣＬＫ１を入力し、前記第２のクロック信号入力端から第２のクロック信号ＣＬＫ２を入力し、一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号はＧ[ｎ−１]であり、本段のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号はＧ[ｎ]であり、一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号はＧ[ｎ＋１]であり、本段のアレイ基板行駆動ユニットの発光制御信号出力端の出力信号はＥＭＩＳＳＩＯＮ[ｎ]であり、Ｎ１ドットは前記第３の薄膜トランジスタＴ３のゲート極に接続するドットであり、Ｎ２ドットは前記第７の薄膜トランジスタＴ７のゲート極に接続するドットであり、
本発明の第３の実施形態に記載するアレイ基板行駆動ユニットは、第１のクロック信号ＣＬＫ１と第２のクロック信号ＣＬＫ２によって制御され、一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号Ｇ[ｎ−１]を本段のアレイ基板行駆動ユニットの入力信号とし、一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端の出力信号Ｇ[ｎ＋１]を本段のアレイ基板行駆動ユニットのリセット信号とする。
【００２４】
図５に示すように、本発明の第３の実施形態のアレイ基板行駆動ユニットの作業プロセスは、入力サンプリング段階ｔ１と、出力信号段階ｔ２と、リセット段階ｔ３とに分けられる。本発明の第３の実施形態の作業プロセスと第２の実施形態は類似するため、ここでは説明しないこととする。
【００２５】
本発明の第２の実施形態と第３の実施形態に記載するアレイ基板行駆動ユニットに例示された発光制御モジュールは例示用にすぎず、発光制御モジュールの構造を限定するものではなく、ゲート駆動信号の制御のもとで有機発光ダイオードのスイッチングを制御する、位相がゲート駆動信号と逆になる発光制御信号を生成できる制御素子であれば、前記発光制御モジュールを構成するのに利用できる。
【００２６】
本発明の実施形態は、さらに、アレイ基板行駆動アレイフィルム形成技術により液晶ディスプレイのアレイ基板の上に製造した複数段の上記のアレイ基板行駆動ユニットを有し、
第１段のアレイ基板行駆動ユニット以外に、各段のアレイ基板行駆動ユニットの入力端はいずれも一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、
最終段のアレイ基板行駆動ユニット以外に、各段のアレイ基板行駆動ユニットのリセット端はいずれも一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続されるアレイ基板行駆動回路を提供する。
【００２７】
図６に示すように、本発明の一実施形態に記載するアレイ基板行駆動回路は、Ｎ＋１段のアレイ基板行駆動ユニットを有し、Ｎは正の整数であり、
第１段のートオンアレイユニットの入力端は入力信号ＩＮＰＵＴに接続され、
第１段のアレイ基板行駆動ユニット以外に、各段のアレイ基板行駆動ユニットの入力端ＩＮはいずれも一段前のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、
最終段のアレイ基板行駆動ユニット以外に、各段のアレイ基板行駆動ユニットのリセット端ＲＥＳＥＴはいずれも一段後のアレイ基板行駆動ユニットのゲート駆動信号出力端に接続され、
図６において、ＥＭＭＩＳＩＯＮ＿１、ＥＭＭＩＳＩＯＮ＿２、ＥＭＭＩＳＩＯＮ＿３、ＥＭＭＩＳＩＯＮ＿Ｎ、ＥＭＭＩＳＩＯＮ＿Ｎ＋１はそれぞれ第１段のアレイ基板行駆動ユニットの発光制御信号出力端、第２段のアレイ基板行駆動ユニットの発光制御信号出力端、第３段のアレイ基板行駆動ユニットの発光制御信号出力端、第Ｎ段のアレイ基板行駆動ユニットの発光制御信号出力端、第Ｎ＋１段のアレイ基板行駆動ユニットの発光制御信号出力端を示し、
ＳＴＡＧＥ＿１、ＳＴＡＧＥ＿２、ＳＴＡＧＥ＿３、ＳＴＡＧＥ＿Ｎ、ＳＴＡＧＥ＿Ｎ＋１はそれぞれ第１段のアレイ基板行駆動ユニット、第２段のアレイ基板行駆動ユニット、第３段のアレイ基板行駆動ユニット、第Ｎ段のアレイ基板行駆動ユニット、第Ｎ＋１段のアレイ基板行駆動ユニットを示す。
【００２８】
本発明の実施形態は、さらに、上記のアレイ基板行駆動回路を有する表示装置を提供する。
【００２９】
以上の説明は、本発明にとって、説明的なものであり、非制限的なものであり、当業者にとって、添付の特許請求の範囲が限定する趣旨と範囲を逸脱しない限り、多くの修正、変化または等価に実施することができ、これらは本発明の保護範囲に含まれることは明らかである。
【符号の説明】
【００３０】
１１  ゲート駆動モジュール
１２  発光制御モジュール
【図２】
2015515642.tif 000003
【図３】
2015515642.tif 000004
【図４】
2015515642.tif 000005
【図５】
2015515642.tif 000006
【図６】
2015515642.tif 000007
【図１】
2015515642.tif 000008
【国際調査報告】
2015515642.tif 000009
2015515642.tif 000010
2015515642.tif 000011
2015515642.tif 000012
2015515642.tif 000013
2015515642.tif 000014
2015515642.tif 000015
2015515642.tif 000016