(57)【要約】  力率改善回路（ＰＦＣ：power factor correction）制御デバイスが、力率改善回路のため、及び入力電力及び電流測定のために同時に用いられる。入力電圧及び入力電流は、電流センサ及び電圧センサを用いて測定される（５１０、５２０）。電流は、電磁干渉（ＥＭＩ）フィルタ後に測定される。入力電圧及び入力電流は、実質的に同時にサンプリングされる（５３０）。測定された入力電流は、電流検知回路において導入された位相シフトに起因して調節される（５４０）。入力電力は、入力電圧及び調節された入力電流を用いて計算される（５５０）。総入力電流は、ＰＦＣ入力電流及びＥＭＩフィルタ無効電流を用いて決定される（５６０）。
2015527044.tif 000002
【特許請求の範囲】
【請求項１】
入力電力及び電流を決定する方法であって、
ＰＦＣ制御デバイスの入力で力率改善回路（ＰＦＣ：power factor correction）入力電流を決定すること、
ＰＦＣ制御デバイスの入力でＰＦＣ入力電圧を決定すること、
前記ＰＦＣ入力電圧及び前記ＰＦＣ入力電流が実質的に同時にサンプリングされるように、前記ＰＦＣ入力電圧及び前記ＰＦＣ入力電流を相関させること、
調節された入力電流を決定するため、電流検知回路における位相シフトを補償するように、前記決定されたＰＦＣ入力電流値を調節すること、
前記相関されたＰＦＣ入力電圧及び前記調節された入力電流を用いて前記入力電力を計算すること、及び
総入力電流を決定するため電磁干渉（ＥＭＩ）フィルタにおける無効電流を補償するように、前記決定された入力電流を調節すること、
を含む、方法。
【請求項２】
請求項１に記載の方法であって、前記総入力電流が、ＥＭＩ無効電流の二乗と前記決定された入力電流の二乗との合計の二乗根に実質的に等しく、前記ＥＭＩ無効電流が、１／（２πｆＣ）で除算された前記入力電圧に実質的に等しく、ＣがＥＭＩ静電容量値である、方法。
【請求項３】
請求項１に記載の方法であって、電流測定回路における演算増幅器における利得及びオフセットに対して、前記決定された入力電流をキャリブレートすることを更に含む、方法。
【請求項４】
請求項に３記載の方法であって、前記キャリブレートすることが、多くとも２つのキャリブレーションポイントを用いて成される、方法。
【請求項５】
請求項１に記載の方法であって、前記ＰＦＣ入力電圧及び前記ＰＦＣ入力電流を前記相関させることが、前記ＰＦＣ入力電圧及び前記ＰＦＣ入力電流を実質的に同時にサンプリングするためデュアルサンプルアンドホールド回路を用いることを含む、方法。
【請求項６】
請求項１に記載の方法であって、前記電流検知回路における位相シフトを補償することが、前記電流検知回路を介する前記電流検知信号の遅延を決定することを含む、方法。
【請求項７】
請求項１に記載の方法であって、前記入力電力を前記計算することが、
2015527044.tif 000026
を計算することを含み、ここで、ｋｖが電圧検知利得であり、Ｃｖが電圧ＡＤＣ変換出力（カウント）であり、ｍｖが電圧検知オフセットであり、ｋｉが電流検知利得であり、Ｃｉが電流ＡＤＣ変換出力（カウント）であり、ｍｉが電流検知オフセットである、方法。
【請求項８】
入力電力及び電流測定のシステムであって、
力率改善回路（ＰＦＣ：power factor correction）制御デバイスを含み、
前記ＰＦＣ制御デバイスが、
複数のアナログデジタルコンバータ（ＡＤＣ）入力とＰＷＭ出力であって、前記複数のＡＤＣ入力のうち第１の少なくとも一つのＡＤＣ入力が入力電圧を検知するために構成され、前記複数のＡＤＣ入力のうち第２の少なくとも一つのＡＤＣ入力が入力電流を検知するために構成され、前記ＰＷＭ出力がＰＦＣ回路の出力電圧を制御するように構成される、前記複数のＡＤＣ入力と前記ＰＷＭ出力、
入力電圧を受信するように及び前記複数のＡＤＣ入力の前記第１のＡＤＣ入力の測定範囲に対して前記入力電圧の範囲を調節するように構成される入力電圧信号調整モジュール、及び
前記ＰＦＣ制御回路の入力電流を検知するように、及び前記検知された入力電流を表す信号を、前記複数のＡＤＣ入力の前記第２の少なくとも１つのＡＤＣ入力の範囲内にフィットするよう調節するように構成される電流検知信号調整モジュールであって、前記ＰＦＣ制御デバイスが、入力電流を決定するように、並びに、総入力電流を決定するため電磁フィルタにおける無効電流を補償するよう及び前記電流検知調整回路により導入された位相シフトを補償するよう、前記決定された入力電流を調節するように構成される、前記電流検知信号調整モジュール、
を含む、
システム。
【請求項９】
請求項８に記載のシステムであって、前記ＰＦＣ制御デバイスが、前記総入力電流を、ＥＭＩ無効電流の二乗と前記決定された入力電流の二乗との合計の二乗根に実質的に等しいとして決定し、前記ＥＭＩ無効電流が、１／（２πｆＣ）で除算された前記入力電圧に実質的に等しく、ＣがＥＭＩ静電容量値である、システム。
【請求項１０】
請求項８に記載のシステムであって、前記ＰＦＣ制御デバイスが、電流検知信号調整モジュールにおける演算増幅器における利得及びオフセットに対して、前記決定された入力電流をキャリブレートする、システム。
【請求項１１】
請求項１０に記載のシステムであって、前記ＰＦＣ制御デバイスが、多くとも２つのキャリブレーションポイントを用いてキャリブレートする、システム。
【請求項１２】
請求項８に記載のシステムであって、前記ＰＦＣ制御回路が更に、前記入力電圧及び前記入力電流が実質的に同時にサンプリングされるように、前記入力電圧及び前記入力電流を相関させるように構成される、システム。
【請求項１３】
請求項１２に記載のシステムであって、前記入力電圧及び前記入力電流を前記相関させることが、前記入力電圧及び前記入力電流を実質的に同時にサンプリングするためデュアルサンプルアンドホールド回路を用いることを含む、システム。
【請求項１４】
請求項８に記載のシステムであって、前記ＰＦＣ制御デバイスが、前記電流検知信号調整モジュールを介する前記検知された入力電流信号の遅延を決定することにより、前記電流検知調整モジュールにより導入された位相シフトを補償する、システム。
【請求項１５】
請求項９に記載のシステムであって、前記ＰＦＣ制御デバイスが、前記入力電力を、
2015527044.tif 000027
として計算し、ここで、ｋｖが電圧検知利得であり、Ｃｖが電圧ＡＤＣ変換出力（カウント）であり、ｍｖが電圧検知オフセットであり、ｋｉが電流検知利得であり、Ｃｉが電流ＡＤＣ変換出力（カウント）であり、ｍｉが電流検知オフセットである、システム。
【請求項１６】
入力電力及び電流測定のシステムであって、
複数のアナログデジタルコンバータ（ＡＤＣ）入力であって、前記複数のＡＤＣ入力のうち第１の少なくとも一つのＡＤＣ入力が入力電圧を検知するために構成され、前記複数のＡＤＣ入力のうち第２の少なくとも一つのＡＤＣ入力が入力電流を検知するために構成される、前記複数のＡＤＣ入力、
入力電圧を受信するように及び前記複数のＡＤＣ入力の前記第１のＡＤＣ入力の測定範囲に対して前記入力電圧の範囲を調節するように構成される入力電圧信号調整モジュール、
入力電流を検知するように、及び前記検知された入力電流を表す信号を、前記複数のＡＤＣ入力の前記第２の少なくとも１つのＡＤＣ入力の範囲内にフィットするよう調節するように構成される電流検知信号調整モジュール、及び
入力電流を決定するように、並びに、総入力電流を決定するため電磁フィルタにおける無効電流を補償するよう及び前記電流検知調整回路により導入された位相シフトを補償するよう、前記決定された入力電流を調節するように構成されるＰＦＣ制御デバイス、
を含む、システム。
【請求項１７】
請求項１６に記載のシステムであって、前記ＰＦＣ制御デバイスが、前記総入力電流を、ＥＭＩ無効電流の二乗と前記決定された入力電流の二乗との合計の二乗根に実質的に等しいと決定し、前記ＥＭＩ無効電流が１／（２πｆＣ）で除算された前記入力電圧に実質的に等しく、ここで、ＣがＥＭＩ静電容量値である、システム。
【請求項１８】
請求項１６に記載のシステムであって、前記ＰＦＣ制御デバイスが、前記電流検知信号調整モジュールにおける演算増幅器における利得及びオフセット誤差に対して前記決定された入力電流をキャリブレートする、システム。
【請求項１９】
請求項１６に記載のシステムであって、前記ＰＦＣ制御回路が更に、前記入力電圧及び前記入力電流が実質的に同時にサンプリングされるように、前記入力電圧及び前記入力電流を相関するように構成される、システム。
【請求項２０】
請求項１６に記載のシステムであって、前記ＰＦＣ制御デバイスが、前記入力電力を、
2015527044.tif 000028
として計算し、ここで、ｋｖが電圧検知利得であり、Ｃｖが電圧ＡＤＣ変換出力（カウント）であり、ｍｖが電圧検知オフセットであり、ｋｉが電流検知利得であり、Ｃｉが電流ＡＤＣ変換出力（カウント）であり、ｍｉが電流検知オフセットである、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は概して電子機器に関連し、更に特定して言えば、入力電力及び電流測定に関連する。
【背景技術】
【０００２】
入力電力及びＲＭＳ電流（Ｉｒｍｓ）測定を含むリアルタイムエネルギー消費測定は、今日の「グリーンワールド」環境においてますます重要になってきている。これらの測定は、電力搬送を調節するため及びエネルギー使用を最適化するために用いられ得る。またこれらの測定は、オフピーク期間のエネルギー消費及び効率的なエネルギーリソース管理を促進する。従来、入力電力及び電流は、専用の電力メータリングチップにより測定されている。電力メータリングチップは、許容し得る結果を提供しているが、かなりのコストと設計労力を要する。そのため以前の解決策で解決されていないニーズがある。
【発明の概要】
【０００３】
説明される例示の実施例は、入力電力及び電流測定のシステムを提供する。簡単に説明すると、アーキテクチャにおいて、システムの一つの例示の実施例は、特に、次のように実装され得る。即ち、力率改善回路（ＰＦＣ：power factor correction）制御デバイスであって、このＰＦＣ制御デバイスは、複数のアナログデジタルコンバータ（ＡＤＣ）入力と１つのＰＷＭ出力、入力電圧信号調整モジュール、及び電流検知信号調整モジュールを含む。複数のＡＤＣ入力のうちの第１の少なくとも一つのＡＤＣ入力は入力電圧を検知するために構成され、複数のＡＤＣ入力のうちの第２の少なくとも一つのＡＤＣ入力は入力電流を検知するために構成される。ＰＷＭ出力は、ＰＦＣ回路の出力電圧を制御するように構成される。入力電圧信号調整モジュールは、入力電圧を受信するように、及び複数のＡＤＣ入力のうち第１のＡＤＣ入力の測定範囲に対して入力電圧範囲を調節するように構成される。電流検知信号調整モジュールは、ＰＦＣ制御回路の入力電流を検知するように、及び複数のＡＤＣ入力のうちの第２の少なくとも１つのＡＤＣ入力の測定範囲内にフィットするよう、検知された入力電流を表す信号を調節するように構成される。ＰＦＣ制御デバイスは、総入力電流を決定するため電磁フィルタにおける無効電流を補償するように、及び電流検知調整回路により導入された位相シフトを補償するように、決定された入力電流を調節するように構成される。
【０００４】
説明される実施例は更に、入力電力及び電流測定の方法を提供するものとして見ることもできる。この点で、このような方法の１つの実施例は、特に、下記工程により概して要約することができる。即ち、力率改善回路（ＰＦＣ）入力電流をＰＦＣ制御デバイスの入力で決定する工程、ＰＦＣ入力電圧をＰＦＣ制御デバイスの入力で決定する工程、ＰＦＣ入力電圧及びＰＦＣ入力電流が実質的に同時にサンプリングされるようにＰＦＣ入力電圧及びＰＦＣ入力電流を相関させる工程、調節された入力電流を決定するため電流検知回路における位相シフトを補償するように、決定されたＰＦＣ入力電流値を調節する工程、相関されたＰＦＣ入力電圧及び調節された入力電流を用いて入力電力を計算する工程、及び総入力電流を決定するため電磁干渉（ＥＭＩ）フィルタにおける無効電流を補償するように、決定された入力電流を調節する工程である。
【図面の簡単な説明】
【０００５】
【図１】入力電力及び電流測定のシステムの例示の実施例の回路図である。
【０００６】
【図２】図１のＥＭＩフィルタの簡略化した回路の例示の実施例の回路図である。
【０００７】
【図３】図１の電流測定回路の例示の実施例の回路図である。
【０００８】
【図４】図１の入力電圧検知回路の例示の実施例の回路図である。
【０００９】
【図５】入力電力及び電流測定の方法の例示の実施例のフローチャートである。
【発明を実施するための形態】
【００１０】
本明細書において入力電力及び電流測定のシステム及び方法が開示される。入力電力及び電流測定は、例えば、電力コストを特定するためにサーバーにより用いられ得る。多くのサーバー電力回路において、任意の電気的負荷が、それに電力供給する電源に対するレジスタのように現れることを可能にするために力率改善回路（ＰＦＣ）デバイスが用いられる。ＰＦＣは、（欧州、日本などにおけるように）政府により認可され得るか、又は公益法人からのガイドライン（米国におけるエネルギースターなど）であり得る。本明細書に開示するように、ＰＦＣ制御デバイスは、力率改善回路のため及び入力電力及び電流測定のための両方として用いられ得る。
【００１１】
電力供給制御回路のフロントエンド上のＰＦＣデバイスは、交流（ＡＣ）入力信号を収集し、この電流信号を電圧信号の位相に従うように調節する。電圧信号は概して正弦波であり、そのため電流信号は、正弦波信号を備え、同相である電圧信号に従うように調節される。ＰＦＣを制御するため、入力電流が適切に調節され得るように、入力電圧及び入力電流が測定される。
【００１２】
入力電力を決定するため、入力電圧及び入力電流が決定される。これらの測定は、例えば、電流センサ及び電圧センサを用いて実行され得る。本明細書に開示する入力電力及び電流測定のシステム及び方法の例示の一実施例において、電流は、電磁干渉（ＥＭＩ）フィルタ後に測定される。しかし、実際の入力電流は、ＥＭＩフィルタ後に測定されたＥＭＩフィルタ無効電流及び電流を含む。ＥＭＩフィルタ無効電流を計算するために式が用いられ得る。ＥＭＩフィルタはこの計算のための単一のキャパシタとして簡略化され得る。入力電圧及びＥＭＩフィルタの総静電容量が、ＥＭＩフィルタ無効電流を決定するために用いられ得る。
【００１３】
図１は、例示のＰＦＣ制御デバイス（ＵＣＤ３１３８）を用いる入力電力及び測定のシステムの例示の実施例である、回路１００を提供する。回路１００は、例示の従来のＰＦＣアプリケーションを用いる。入力ライン及びニュートラル電圧はいずれも、調整ブロック１４０を介して検知され、続いて、個別のアナログデジタルコンバータ（ＡＤＣ）入力によりサンプリングされる。これらの測定は、制御機能及びモニタリング機能両方のためファームウェアにより「整流され」得る。別のＡＤＣにより調整ブロック１６０を介して検知された出力電圧が、電圧ループ制御のために用いられ得る。電流信号は、電流シャントにより検知され得、信号調整ブロック１５０において増幅及びフィルタリングされ得、その後、電流ループ制御のため誤差ＡＤＣ（ＥＡＤＣ）に接続され得る。また、電流信号は更にフィルタリングされ得、入力電流測定のためＡＤＣに接続され得る。図１の例示の構成は、殆ど同じ既存のＰＦＣ回路を用い、ＡＤＣ電流検知のための低域フィルタが付加されている。例示の実施例は、入力電力及び電流測定のためのコスト及び設計労力を著しく低減する。
【００１４】
ＰＦＣ制御デバイスのＡＤＣで検知された測定された電流は、総入力電流を表さない可能性がある。これは、ＥＭＩ入力フィルタにおける静電容量の寄与が含まれないためである。測定された電流と実際の入力電流と間の差は高ライン及び軽負荷で増大し、正確な入力電流レポーティングのために含まれる可能性がある。
【００１５】
図２は、簡略化したＥＭＩフィルタ回路２００を提供する。回路２００では、インダクタが除かれ、総静電容量が単一のキャパシタＣで置き換えられている。Ｉ＿ＥＭＩはＥＭＩキャパシタ２１０のＲＭＳ電流を表す。Ｉ＿ｍｅａｓｕｒｅはＰＦＣ制御デバイス２２０により測定された入力ＲＭＳ電流を表す。Ｉｉｎは総入力ＲＭＳ電流を表す。例示の実装において、このＥＭＩフィルタの等価静電容量は３μＦである。Ｖｉｎ＝２６５Ｖ、ＡＣ周波数＝６５Ｈｚ、及びＩ＿ｍｅａｓｕｒｅ＝０．２５Ａの軽負荷のケースを考える。この電力レベルで入力電流測定精度が０．０５Ａ未満であることが要求され得る。ＥＭＩフィルタにより生成される無効電流は下記により計算され得る。
2015527044.tif 000003
【００１６】
Ｉ＿ＥＭＩは無効電流であり、測定された電流Ｉ＿ｍｅａｓｕｒｅより９０度進んでおり、従って下記となる。
2015527044.tif 000004
【００１７】
そのため、測定された入力電流と実際の総入力電流との間の差は０．４１Ａ−０．２５Ａ＝０．１６Ａとなり、これは、この電力レベルで典型的に要求される精度０．０５Ａよりずっと大きい可能性がある。従って、ＥＭＩフィルタにより生成される無効電流は、レポートされる総入力電流に含まれ得る。
【００１８】
図３は、電流フィードバック及び測定回路３００を提供する。レジスタ３２０での電圧降下が増幅され及びフィルタリングされ、その出力「ＩＳＥＮＳＥ＿ＳＨＵＮＴ」は、ＰＦＣ入力電流レギュレーションのため電流ループに入り得る。「ＩＳＥＮＳＥ＿ＳＨＵＮＴ」は、電圧スイングがＥＡＤＣの測定範囲内にフィットするよう調節される。
【００１９】
典型的な電流検知フィルタの高帯域幅に起因して、「ＩＳＥＮＳＥ＿ＳＨＵＮＴ」は、入力電流測定精度に影響を与え得る高周波数リップルを有し得る。また、ＡＤＣはＥＡＤＣより高い測定範囲を有し得る。例示の一実施例において高周波数リップルを除くため及びＡＤＣ測定範囲をフルに利用するため、「ＩＳＥＮＳＥ＿ＳＨＵＮＴ」を「ＩＩＮ＿ＳＥＮＳＥ」に変えるために、別のオペアンプ及び低域フィルタが用いられ得る。この信号調整の後、「ＩＩＮ＿ＳＥＮＳＥ」はスムーズな波形となり、ＡＤＣ測定範囲に適合する。これはその後、ＡＤＣにより測定され得、ＡＤＣは、例えば１２ビットＡＤＣであり得る。
【００２０】
電流検知信号はその後、デジタル化されたＡＤＣカウントで測定及びレポートされ得る。実際の電流値をアンペアで得るため、ＡＤＣカウントはアンペアの電流に変換され得る。ＡＤＣカウントとアンペアとの間の関係は、回路から引き出され得る。しかし、この構成要素公差は、測定精度を許容不能とし得る。従って、デジタル化されたＡＤＣカウントとアンペアとの間の関係を決定するためキャリブレーションが実装され得る。
【００２１】
このように提供される電流測定回路を仮定すると、常に下記となる。
ｉ＝ｋｉＣｉ−ｍｉ      （３）
ここで、ｉは電流シャントを介する入力電流（ｍＡ）であり、ｋｉは電流検知利得であり、ＣｉはＡＤＣ変換出力（カウント）であり、ｍｉは電流検知オフセットである。一定のＤＣ入力では、平均電流値は瞬時値に等しく、そのため数式（３）がまだ有効である。
ＩＤＣ＝ｋｉＣｉ−ｍｉ      （４）
【００２２】
数式（４）により、電流測定をキャリブレートするためにＤＣソースの利用が可能となる。例示の一実施例において、一定のＤＣ電力がＰＦＣ入力に印加され、その後、２５％負荷及び７５％負荷が印加される。平均入力電流値は、これら２つの負荷値の各々でＡＤＣ変換出力と比較される。
２５％負荷：ＩＤＣ１＝ｋｉＣｉ１−ｍｉ      （５）
７５％負荷：ＩＤＣ２＝ｋｉＣｉ２−ｍｉ      （６）
【００２３】
電流検知利得ｋｉ及びオフセットｍｉは、下記のように（５）及び（６）から計算され得る。
2015527044.tif 000005
【００２４】
キャリブレートされたｋｉ及びｍｉは、例えば、入力電力及び電流測定のため、ＰＦＣ制御デバイスのデータフラッシュにストアされ得る。しかし、計算されたｋｉ及びｍｉは、小数値であり得、また１未満であり得、ＰＦＣ制御デバイスは固定小数点数的計算を用い得る。丸め誤差を低減するため及び計算における充分な精度を保つため、こういった小さな小数値は２Ｎで乗算され得、その後、最も近い整数に丸められ得る。例えば、ＰＦＣのための電流検知利得及びオフセットがｋｉ＝１．５９及びｍｉ＝２２９．０４として計算される場合、ｋｉは、２８で乗算され得、４０７に丸められ得、ｍｉは２０で乗算され得、２２９に丸められ得る。下記アイテムは、Ｃ言語でプログラムされるように定義され得る。
＃ｄｅｆｉｎｅ  ＩＩＮ＿ＳＬＯＰＥ                （４０７）
＃ｄｅｆｉｎｅ  ＩＩＮ＿ＳＬＯＰＥ＿ＳＨＩＦＴ    （８）
＃ｄｅｆｉｎｅ  ＩＩＮ＿ＯＦＦＳＥＴ              （２２９）
＃ｄｅｆｉｎｅ  ＩＩＮ＿ＯＦＦＳＥＴ＿ＳＨＩＦＴ  （０）
【００２５】
入力電力及び電流が計算されるとき、ｋｉ及びｍｉを直接用いる代わりにｋｉ及びｍｉが乗算される場合、その乗算を行うためにＩＩＮ＿ＳＬＯＰＥ及びＩＩＮ＿ＯＦＦＳＥＴが用いられる。その結果は、ＩＩＮ＿ＳＬＯＰＥ＿ＳＨＩＦＴ及びＩＩＮ＿ＯＦＦＳＥＴ＿ＳＨＩＦＴだけ右にシフトされる。例えば、ｙ＝ｋｉｘ＋ｍｉｚを計算する代わりに、下記のように計算され得る。
2015527044.tif 000006
【００２６】
例示の一実施例において、電圧検知回路は、図４の回路４００に提供されるような分圧器である。ＡＣ入力ライン電圧は、レジスタ４１０及び４２０によって小さく分圧され、ＡＣニュートラル電圧は、レジスタ４３０及び４４０によって小さく分圧される。常に、下記となる。
ｖ＝ｋｖＣｖ−ｍｖ      （９）
ここで、ｖは入力電圧（Ｖ）であり、ｋｖは電圧検知利得であり、ＣｖはＡＤＣ変換出力（カウント）であり、ｍｖは電圧検知オフセットである。利得ｋｖ及びオフセットｍｖは、入力電流がキャリブレートされた方式と同様の方式でキャリブレートされ得る。しかし、回路の簡易性及びキャリブレーションのコスト節約に起因して、図式からｋｖ及びｍｖを計算することで充分である場合がある。分圧器に用いられる抵抗の精度は、測定精度に影響を及ぼし得る。例示の一実施例において、例えば、０．１％公差などの低公差レジスタが、誤差及び先行するキャリブレーション工程を低減するために分圧器として用いられる。
【００２７】
図４に示すように、入力電圧は分圧器により減衰される。減衰された信号は、ＡＤＣ（例えば、１２ビットＡＤＣ）に向かい、デジタル信号に変換される。例示の実装においてＡＤＣの基準は２．５Ｖである。この場合下記となる。
2015527044.tif 000007
上記からｖを解くと下記になる。
2015527044.tif 000008
従って下記となる。
2015527044.tif 000009
【００２８】
入力電流測定と同様に、電圧検知利得及びオフセットは、計算誤差を低減するため、２Ｎで乗算され得、その後、最も近い整数に丸められ得る。例えば、ｋｖ＝０．０９６２３及びｍｖ＝０の回路は、下記のようにＣ言語でプログラムされるように定義され得る。
＃ｄｅｆｉｎｅ  ＶＩＮ＿ＳＬＯＰＥ                （１９７）
＃ｄｅｆｉｎｅ  ＶＩＮ＿ＳＬＯＰＥ＿ＳＨＩＦＴ    （１１）
＃ｄｅｆｉｎｅ  ＶＩＮ＿ＯＦＦＳＥＴ              （０）
＃ｄｅｆｉｎｅ  ＶＩＮ＿ＯＦＦＳＥＴ＿ＳＨＩＦＴ  （０）
電圧検知利得及びオフセットは下記となり得る。
ｋｖ＝ＶＩＮ＿ＳＬＯＰＥ＞＞ＶＩＮ＿ＳＬＯＰＥ＿ＳＨＩＦＴ
ｍｖ＝ＶＩＮ＿ＯＦＦＳＥＴ＞＞ＶＩＮ＿ＯＦＦＳＥＴ＿ＳＨＩＦＴ
【００２９】
入力電力が計算されるとき、ｋｖ及びｍｖを直接用いる代わりに、乗算されたｋｖ及びｍｖが用いられる場合、まずこの乗算を行うためにＶＩＮ＿ＳＬＯＰＥ及びＶＩＮ＿ＯＦＦＳＥＴが用いられ、その結果は、ＶＩＮ＿ＳＬＯＰＥ＿ＳＨＩＦＴ及びＶＩＮ＿ＯＦＦＳＥＴ＿ＳＨＩＦＴだけ右にシフトされる。
【００３０】
実際の入力電力は下記のように定義され得る。
2015527044.tif 000010
個別のフォーマットでは下記となる。
2015527044.tif 000011
【００３１】
数式（１５）は、実質的に同時にサンプリングされたＶｉｎ及びＩｉｎを用いる。Ｖｉｎ及びＩｉｎは、２つの異なるＡＤＣチャネルによりデュアルサンプルアンドホールド機能でサンプリングされ得る。デュアルサンプルアンドホールド機能により、入力電力計算が正確となるようにこれら２つのチャネルが同時にサンプリングされることが可能となる。
【００３２】
電流検知回路における低域フィルタに起因して、測定された電流信号は、遅延され、実際の電流とは位相が異なる。低域フィルタからのＩＩＮ＿ＳＥＮＳＥ信号は、実際の電流信号からの位相遅延を有する。これを補償するためのシンプルな方式が、Ｖｉｎ検知信号を位相遅延の量だけ遅延させることである。遅延されたＶｉｎ信号は、入力電力を計算するために用いられ得る。例えば、Ｖｉｎが２０μｓ毎に測定され、位相遅延が２２０μｓである場合、Ｖｉｎ検知信号は、２２０／２０即ち１１倍遅延される。そのため遅延ポインタが下記のようにファームウェアで定義され得る。
ｉｖ．ｉｐｍ＿ｂｕｆｆ＿ｄｅｌａｙ＝１１
【００３３】
例示の実装において、ＡＤＣサンプリングされたＶｉｎ信号値は循環されたデータアレイにストアされ、遅延はファームウェアにおいて下記コードにより実装される。
2015527044.tif 000012
式（１５）は下記のように書き換えることができる。
2015527044.tif 000013
【００３４】
例示の実装において、Ｖｉｎ及びＩｉｎは、割り込みループにおいて２０μｓ毎にＡＤＣにより測定される。ＰＦＣループ制御のために割り込みループが用いられ得るため、ＣＰＵ計算時間を節約するため及び割り込みループがオーバーフローすることを防ぐため、Ｃｖ（ｎ）Ｃｉ（ｎ）のみが割り込みループにおいて計算され、
2015527044.tif 000014
及び
2015527044.tif 000015
がファームウェアにおいてＩＩＲフィルタで置換され得る。最終的な入力実際の電力計算はバックグラウンドループにおいて成され得る。
【００３５】
ＥＭＩキャパシタの無効電流を計算する際、入力電圧周波数がまず決定される。例示の一実施例において、ＡＣライン及びニュートラル電圧は、２つのＡＤＣチャネルにより検知され、その後、ファームウェアにおいて整流される。ゼロ交差は、ＡＤＣ結果を比較することにより見つけられ得る。入力電圧が固定レートでサンプリングされるため、ＡＣ周波数は、２つの連続するゼロ交差ポイント間のサンプルの数をカウントすることにより決定され得る。入力電圧周波数が決定されると、ＥＭＩキャパシタの無効電流は、下記のように計算され得る。
2015527044.tif 000016
【００３６】
例示の実装において、電圧は割り込みループにおいて２０μｓ毎に測定される。ＣＰＵ計算時間を節約するため及び割り込みループがオーバーフローすることを防ぐため、
2015527044.tif 000017
が割り込みループにおいて計算され得、
2015527044.tif 000018
及び
2015527044.tif 000019
がファームウェアにおいてＩＩＲフィルタで置換され得る。その後ＥＭＩキャパシタを介する無効電流がバックグラウンドループにおいて成され得る。
【００３７】
ＲＭＳ電流値は下記のように計算され得る。
2015527044.tif 000020
個別のフォーマットでは下記となる。
2015527044.tif 000021
【００３８】
例示の実装において、電流は割り込みループにおいて２０μｓ毎に測定され得る。ＣＰＵ計算時間を節約するため及び割り込みループがオーバーフローすることを防ぐため、
2015527044.tif 000022
が割り込みループ計算され得、
2015527044.tif 000023
及び
2015527044.tif 000024
がファームウェアにおいてＩＩＲフィルタで置換され得る。
【００３９】
ＥＭＩフィルタ無効電流補償はその後、次のように因数分解され得る。
2015527044.tif 000025
その後ＲＭＳ入力電流がバックグラウンドループにおいて計算され得る。
【００４０】
図５は、入力電力及び電流測定の方法の例示の実施例のフローチャート５００を提供する。ブロック５１０において、ＰＦＣ入力電流がＰＦＣデバイスの入力で決定される。ブロック５２０において、ＰＦＣ入力電圧がＰＦＣデバイスの入力で決定される。ブロック５３０において、ＰＦＣ入力電圧及びＰＦＣ入力電流が実質的に同時にサンプリングされるように、ＰＦＣ入力電圧及びＰＦＣ入力電流が相関される。ブロック５４０において、ＰＦＣ入力電流は、調節された入力電流を決定するため電流検知回路における位相シフトを補償するように調節される。ブロック５５０において、入力電力は、相関されたＰＦＣ入力電圧及び調節された入力電流を用いて計算される。ブロック５６０において、ＰＦＣ入力電流は、総入力電流を決定するためＥＭＩフィルタにおける無効電流を補償するように調節される。
【００４１】
図５のフローチャートは、入力電力及び電流測定ソフトウェアのあり得る実装の、アーキテクチャ、機能性、及びオペレーションを示す。この点で、各ブロックは、特定の論理的機能を実装するための１つ又は複数の実行可能な命令を含む、モジュール、セグメント、又はコードの一部を表し得る。幾つかの代替の実装において、ブロックに示される機能が、図５に示されるものとは異なる順で成され得ることにも留意されたい。例えば、図５において順に示す２つのブロックが、関与する機能性に応じて、実際は実質的に同時に実行され得、又は、これらのブロックが逆の順に実行される場合もあり得る。フローチャートにおける任意のプロセス記述又はブロックは、プロセスにおける特定の論理的機能又は工程を実装するための１つ又は複数の実行可能な命令を含む、モジュール、セグメント、又はコードの一部を表し、また、関与する機能性に応じて実質的に同時に又は逆の順に実行されることを含み、図示又は説明されるものとは異なる順で機能が実行され得る例示の実施例の範囲に、代替の実装が含まれるものとして理解されたい。また、フローチャートにおけるプロセス記述又はブロックは、状態機械などのハードウェア構造により成される決定を表すものとして理解されたい。
【００４２】
例示の実施例のロジックは、ハードウェア、ソフトウェア、ファームウェア、又はそれらの組み合わせにおいて実装され得る。例示の実施例において、ロジックは、メモリにストアされて適切な命令実行システムにより実行される、ソフトウェア又はファームウェアにおいて実装される。代替の実施例におけるようにハードウェアにおいて実装される場合、ロジックは、下記技術のうちの任意のもの又はそれらの組み合わせを備えて実装され得る。即ち、データ信号でロジック機能を実装するため論理ゲートを有する個別の論理回路、適切な組み合わせ論理ゲートを有する特定用途向け集積回路（ＡＳＩＣ）、プログラマブルゲートアレイ（ＰＧＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、などである。本明細書に開示する例示の実施例の機能性は、ハードウェア又はソフトウェア構成の媒体に組み込まれるロジックに組み込まれ得る。
【００４３】
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。
【図１】
2015527044.tif 000029
【図２】
2015527044.tif 000030
【図３】
2015527044.tif 000031
【図４】
2015527044.tif 000032
【図５】
2015527044.tif 000033
【国際調査報告】
2015527044.tif 000034
2015527044.tif 000035