(57)【要約】  フォトニック回路（４００）を製造する方法は、下部クラッド酸化物層（１０２）と高屈折率導波路層（１０３）とを有する第１のレイヤスタックを第１のウエハー（１０１）上に製造し、高屈折率導波路層（１０３）をパターニングして受動フォトニック構造を生成し、高屈折率導波路層（１０３）上で３００ｎｍ未満の厚さを有する平坦化酸化物層（１０４）で第１のレイヤスタックを平坦化し、平坦化酸化物層の前及び／又は後に、パターニングされた高屈折率導波路層（１０３”）をアニールし、剥離可能な単結晶シリコン導波路層（２０３）を有する第２のレイヤスタックを第２のウエハー（２０１）上に製造し、第２のレイヤスタックと第１のレイヤスタックとを転写接合し、単結晶シリコン導波路層（２０３’）内に能動フォトニックデバイスを製造し、且つ単結晶シリコン導波路層（２０３’）と高屈折率導波路層（１０３”）との間にエバネセント結合を実現することを有する。
2015527608.tif 000002
【特許請求の範囲】
【請求項１】
第１のウエハー（１０１）上に第１のレイヤスタックを製造し、前記第１のレイヤスタックは、下部クラッド酸化物層（１０２）と、１．８より高い屈折率を有する高屈折率導波路層（１０３）とを有し、
前記高屈折率導波路層（１０３）をパターニングし、それにより、受動フォトニック構造を含んだ、パターニングされた高屈折率導波路層（１０３’）を生成し、
前記第１のウエハー上の前記第１のレイヤスタックを、前記高屈折率導波路層（１０３）の上で３００ナノメートル未満の厚さを有する平坦化酸化物層（１０４）で平坦化し、
前記平坦化酸化物層の前及び／又は後に、前記パターニングされた高屈折率導波路層（１０３’）をアニールし、それにより、アニールされたパターニングされた高屈折率導波路層（１０３”）及び平坦化酸化物層（１０４）を生成し、
第２のウエハー（２０１）上に第２のレイヤスタックを製造し、前記第２のレイヤスタックは、剥離可能な単結晶シリコン導波路層（２０３）を有し、
第２のレイヤスタック（２０２、２０３）を有する前記第２のウエハーを、第１のレイヤスタック（１０２、１０３”、１０４）を有する前記第１のウエハー（１０１）の上に移動し、且つ前記第１のレイヤスタックと前記第２のレイヤスタックとを接合し、
前記第２のウエハーの基板（２０１）を除去し、
前記単結晶シリコン導波路層（２０３）内に能動フォトニックデバイスを製造し、それにより、能動フォトニックデバイスを有する単結晶シリコン導波路層（２０３’）を生成し、且つ
前記能動フォトニックデバイスを有する単結晶シリコン導波路層（２０３’）と、前記アニールされたパターニングされた高屈折率導波路層（１０３”）との間に、エバネセント結合を実現する
ことを有する、フォトニック回路（４００）を製造する方法。
【請求項２】
前記高屈折率導波路層（１０３）は１．８と２．５との間の屈折率を有する、請求項１に記載のフォトニック回路（４００）を製造する方法。
【請求項３】
前記高屈折率導波路層（１０３）は、窒化シリコン、酸窒化シリコン、炭化シリコン、五酸化タンタル、又は二酸化テルルからなる、請求項２に記載のフォトニック回路（４００）を製造する方法。
【請求項４】
前記高屈折率導波路層（１０３）は、低圧化学気相成長すなわちＬＰＣＶＤにより製造された窒化シリコン層である、請求項１に記載のフォトニック回路（４００）を製造する方法。
【請求項５】
前記第２のウエハーはＩＶ族材料からなる、請求項１に記載のフォトニック回路（４００）を製造する方法。
【請求項６】
前記単結晶シリコン導波路層（２０３）は、ＳＯＩＴＥＣ  ＳＭＡＲＴＣＵＴ技術を用いて製造され、あるいは、前記単結晶シリコン導波路層（２０３）は、前記第２のウエハー内の注入誘起損傷層の上に製造される、請求項１に記載のフォトニック回路（４００）を製造する方法。
【請求項７】
前記第１のウエハー上の前記第１のレイヤスタックは、前記高屈折率導波路層の直上で２００ナノメートル未満の厚さを有する平坦化酸化物層（１０４）で平坦化される、請求項１に記載のフォトニック回路（４００）を製造する方法。
【請求項８】
前記下部クラッド酸化物層（１０２）は、１．５未満の屈折率の材料を１．５ミクロン以上の厚さで有する二酸化シリコン層の熱成長又は堆積によって製造される、請求項１に記載のフォトニック回路（４００）を製造する方法。
【請求項９】
請求項１乃至８の何れかに記載の方法によって製造されたフォトニック回路（４００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、例えば遠隔通信、データ通信、センサ及び生物医学の用途で使用されるフォトニック集積回路（ＰＩＣ）に関する。そのようなＰＩＣは典型的に、例えば光変調器及び光検出器といった能動フォトニックデバイスと、光スプリッタ、光導波路及び光回折格子のような高品質の受動フォトニック構造とを集積しなければならない。本発明は、より具体的には、高性能の能動フォトニック構造及び受動フォトニック構造を集積することを可能にするプロセス及びプラットフォームに関する。
【背景技術】
【０００２】
シリコン（Ｓｉ）ベースのフォトニクスは、ＣＭＯＳ製造工場で直ちに利用可能な設備と共にコスト効率的な技術を用いて規模の経済性を活用することにより、フォトニック集積回路に多大なる節約をもたらす可能性を有する。さらに、シリコンを用いて達成可能な高い屈折率は、より効率的に光を閉じ込めて、いっそう急な曲げを可能にし、それによりフォトニック集積回路を更に小型にする。大抵の光学機能（光源を除く）は、シリコンを用いて製造されることができる。特に、集積されたゲルマニウム検出器とシリコン変調器の性能は非常に有望である。改善された集積及び複合ＰＩＣが潜在的に可能である。
【０００３】
シリコンベースのフォトニクスに伴う目下の問題は、例えばアレイ導波路回折格子（arrayed  waveguide  grating；ＡＷＧ）又はスプリッタといった、シリコンの受動機能の性能が十分でないことである。これは、能動機能と受動機能とを集積する複合ＰＩＣに関して、この技術の有用性を制限する。
【０００４】
高品質の窒化シリコン（ＳｉＮ）プラットフォームを提供する１つのソリューションが、著者Ｊ．Ｆ．Ｂａｕｔｅｒｓ等からの“Ｐｌａｎａｒ  Ｗａｖｅｇｕｉｄｅｓ  ｗｉｔｈ  ｌｅｓｓ  ｔｈａｎ  ０．１  ｄＢ／ｍ  ｐｒｏｐａｇａｔｉｏｎ  ｌｏｓｓ  ｆａｂｒｉｃａｔｅｄ  ｗｉｔｈ  ｗａｆｅｒ  ｂｏｎｄｉｎｇ”というタイトルの論文（Ｏｐｔｉｃｓ  Ｅｘｐｒｅｓｓ、第１９巻、第２４号、２０１１年１１月２１日）に記載されている。
【０００５】
Ｂａｕｔｅｒｓ等によって報告されたもののような、高品質の窒化シリコン（ＳｉＮ）導波路を提供するプラットフォームの適用は、どのようにして検出器や変調器のような能動フォトニックデバイスを窒化シリコンのみのプラットフォームで製造することができるかを想像することが困難であるために制限される。
【０００６】
代わりに、幾つかの研究論文が、シリコンのみの導波路を用いるＰＩＣを例証している。
【０００７】
しかしながら、既に上述したように、シリコンのみのプラットフォームは、ＡＷＧ又はスプリッタのような受動デバイスを、限られた性能でしか提供することができない。
【０００８】
第３に、能動デバイス用のシリコン導波路を受動構造用の窒化シリコン導波路と組み合わせる様々なソリューションが、文献にて提案されてきた。以下の段落にて、それらの一部を簡単に検討する。
【０００９】
著者Ｃ．Ｒ．Ｄｏｅｒｒ等からの“Ｅｉｇｈｔ−Ｃｈａｎｎｅｌ  ＳｉＯ２／Ｓｉ３Ｎ４／Ｓｉ／Ｇｅ  ＣＷＤＭ  Ｒｅｃｅｉｖｅｒ”なる文献（２０１１年９月１日、ＩＥＥＥ  Ｐｈｏｔｏｎｉｃｓ  Ｔｅｃｈｎｏｌｏｇｙ  Ｌｅｔｔｅｒｓ、第２３巻、第１７号、第１２０１−１２０３頁）においては、能動シリコンフォトニクスデバイスが製造された後に、プラズマ化学気相成長（ＰＥＣＶＤ）によって窒化シリコン層が堆積される。
【００１０】
Ｄｏｅｒｒ等から知られるプラットフォームにおいて、シリコンフォトニクス能動デバイスが製造された後に窒化シリコン層を製造するという選択は、利用可能なサーマルバジェットを厳しく制限してしまう。これは何故なら、窒化シリコン層に選択された堆積技術がＰＥＣＶＤであるためである。残念ながら、ＰＥＣＶＤに基づく窒化シリコンは幾つかの問題を有する。第１に、水素含有量が比較的高く、これが、特に遠隔通信波長域内にある１５３０ナノメートル付近で、光損失を増大させてしまう。また、厚さ及び屈折率の均一性が、例えば低圧化学気相成長（ＬＰＣＶＤ）に基づく窒化シリコンを用いる場合より、はるかに劣る。しかしながら、ＬＰＣＶＤは典型的に、シリコンフォトニクス能動デバイスを損傷することになる７８０℃より高い温度を必要とする。
【００１１】
著者Ｔ．Ｔｓｕｃｈｉｚａｗａ等からの“Ｍｏｎｏｌｉｔｈｉｃ  Ｉｎｔｅｇｒａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ−，Ｇｅｒｍａｎｉｕｍ−，ａｎｄ  Ｓｉｌｉｃａ−Ｂａｓｅｄ  Ｏｐｔｉｃａｌ  Ｄｅｖｉｃｅｓ  ｆｏｒ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ａｐｐｌｉｃａｔｉｏｎｓ”なる論文（ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｅｌｅｃｔｅｄ  Ｔｏｐｉｃｓ  ｉｎ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ、第１７巻、第３号、２０１１年５月／６月）は、シリコンフォトニクス能動デバイスが製造された後の、シリコンリッチな酸化物層の低温での堆積を記載している。
【００１２】
Ｔ．Ｔｓｕｃｈｉｚａｗａ等から知られるプロセス及びプラットフォームにおいては、低温電子サイクロトロン共鳴化学気相成長（ＥＣＲ−ＣＶＤ）プロセスが使用されている。報告された伝播損失は１．５ｄＢ／ｃｍより上にとどまり、層の均一性は開示されていない。
【００１３】
“ＣＭＯＳ−Ｃｏｍｐａｔｉｂｌｅ  Ｓｃａｌａｂｌｅ  Ｐｈｏｔｏｎｉｃ  Ｓｗｉｔｃｈ  Ａｒｃｈｉｔｅｃｔｕｒｅ  Ｕｓｉｎｇ  ３Ｄ−Ｉｎｔｅｇｒａｔｅｄ  Ｄｅｐｏｓｉｔｅｄ  Ｓｉｌｉｃｏｎ  Ｍａｔｅｒｉａｌｓ  ｆｏｒ  Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ  Ｄａｔａ  Ｃｅｎｔｅｒ  Ｎｅｔｗｏｒｋｓ”なる論文（Ｏｐｔｉｃａｌ  Ｆｉｂｅｒ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｃｏｎｆｅｒｅｎｃｅ  ａｎｄ  Ｅｘｐｏｓｉｔｉｏｎ  ａｎｄ  ｔｈｅ  Ｎａｔｉｏｎａｌ  Ｆｉｂｅｒ  Ｏｐｔｉｃ  Ｅｎｇｉｎｅｅｒｓ  Ｃｏｎｆｅｒｅｎｃｅ（ＯＦＣ／ＮＦＯＥＣ）、２０１０年９月１９−２３日）では、著者Ａ．Ｂｉｂｅｒｍａｎ等が、高品質窒化シリコン層と非晶質シリコン層とを用いたスイッチの性能を計算している。
【００１４】
Ｂｉｂｅｒｍａｎ等は、高品質の低損失窒化シリコン層を使用することを提案しているものの、提案されたシリコン層は、単結晶ではなく、ＬＰＣＶＤ技術によって非晶質又は多結晶のシリコンとして堆積されている。故に、この層を用いて、ＰＩＣの重要なコンポーネントである集積ゲルマニウム検出器をこの層内に製造することは不可能である。
【００１５】
Ｃｅｎｔｒｅ  Ｎａｔｉｏｎａｌ  ｄｅ  ｌａ  Ｒｅｃｈｅｒｃｈｅ  Ｓｃｉｅｎｔｉｆｉｑｕｅからの“Ｐｈｏｔｏｎｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｃｏｍｐｒｉｓｉｎｇ  ａ  Ｒｅｓｏｎａｎｔ  Ｏｐｔｉｃａｌ  Ｃｏｍｐｏｎｅｎｔ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｆｏｒ  Ｍａｋｉｎｇ  Ｓａｍｅ”なるタイトルの国際公開第００／６５３９３号は、Ｆｉｇ．６及び対応する段落において、第１のウエハーがＳｉＯ２下部クラッド層（８）及びＳｉ導波路層（１６）を受ける実施形態を示している。ウエハーボンディングにより、Ｓｉ３Ｎ４層（２０）が転写される。層１６及び２０はエバネセント結合を介して上下方向に結合される。国際公開第００／６５３９３号の目的は能動コンポーネントの製造と受動コンポーネントの製造とを分離することのようでもあるが、受動構造はシリコン導波路層（１６）内に製造され、能動構造（レーザ）は窒化シリコン層内に製造される。ここで既に上述したように、このようなシリコンベースの受動構造の性能は十分でない。
【００１６】
“Ｈｙｂｒｉｄ  Ｓｉｌｉｃｏｎ  Ｅｖａｎｅｓｃｅｎｔ  Ｐｈｏｔｏｄｅｔｅｃｔｏｒｓ”なるタイトルの米国特許出願公開第２００９／００１６３９９号は、Ｆｉｇ．８及び対応する段落［００５５］−［００５９］において、ＩＩＩ−Ｖ族構造を備えた第２のウエハーを、シリコン・オン・インシュレータ（ＳＯＩ）構造を備えた第１のウエハー上に接合することによって得られる光検出器を開示している。このＳＯＩウエハーは受動導波路を含んでいる。
【００１７】
米国特許出願公開第２００９／００１６３９９号の教示は、幾つかの理由により、能動構造と受動構造とを集積する高品質フォトニックデバイスを製造することに適用可能でない。第１に、米国特許出願公開第２００９／００１６３９９号は、第１の層上のシリコン導波路層内に受動構造を製造することを提案している。このようなシリコンベースの受動構造の性能は、能動フォトニック機能と受動フォトニック機能とを集積するフォトニック回路には十分でない。また、ＩＩＩ−Ｖ族ウエハーは、シリコンより遥かに小さいウエハーサイズでのみ入手可能である。ＩＩＩ−Ｖ族ウエハーをシリコンウエハー上に接合することは、従って、大きい無駄を生じることになる。いったん接合されると、ＩＩＩ−Ｖ族ウエハー及びＳＯＩウエハーは、もはや、ＣＭＯＳウエハー製造に適合したプロセスによって処理されることができない。米国特許出願公開第２００９／００１６３９９号において接合後の処理を実行するのに必要な技術は、従って、ＣＭＯＳ製造工場で直ちに利用可能になるとは期待されず、その結果として、処理がいっそう複雑且つ高価になる。
【発明の概要】
【発明が解決しようとする課題】
【００１８】
本発明の１つの目的は、既存のソリューションの上述の欠点を解決するような、能動フォトニック機能と受動フォトニック機能とを集積するフォトニック回路を製造するためのプロセスを開示することである。より具体的には、１つの目的は、ＣＭＯＳ製造工場で利用可能な技術を用いて製造されることが可能なプラットフォームにて、能動フォトニックデバイスを損傷する虞なく、高性能の受動光学構造を能動光デバイスと集積することを可能にするようなプロセスを開示することである。
【課題を解決するための手段】
【００１９】
本発明によれば、上述の目的が、請求項１により規定されるフォトニック回路を製造するプロセスによって実現される。このプロセスは、
第１のウエハー上に第１のレイヤスタックを製造し、第１のレイヤスタックは、下部クラッド酸化物層と、１．８より高い屈折率を有する高屈折率導波路層とを有し、
高屈折率導波路層をパターニングし、それにより、受動フォトニック構造を含んだ、パターニングされた高屈折率導波路層を生成し、
第１のウエハー上の第１のレイヤスタックを、高屈折率導波路層の上で３００ナノメートル未満の厚さを有する平坦化酸化物層で平坦化し、
平坦化酸化物層の前及び／又は後に、パターニングされた高屈折率導波路層をアニールし、それにより、アニールされたパターニングされた高屈折率導波路層（１０３”）及び平坦化酸化物層（１０４）を生成し、
第２のウエハー上に第２のレイヤスタックを製造し、第２のレイヤスタックは、剥離可能な単結晶シリコン導波路層を有し、
第２のレイヤスタックを有する第２のウエハーを、第１のレイヤスタックを有する第１のウエハーの上に移動し、且つ第１のレイヤスタックと第２のレイヤスタックとを接合し、
第２のウエハーの基板を除去し、
単結晶シリコン導波路層内に能動フォトニックデバイスを製造し、それにより、能動フォトニックデバイスを有する単結晶シリコン導波路層を生成し、且つ
能動フォトニックデバイスを有する単結晶シリコン導波路層と、アニールされたパターニングされた高屈折率導波路層との間に、エバネセント結合を実現する
ことを有する。
【００２０】
故に、本発明は、ウエハーボンディング技術を用いて、第２のウエハーの一部を形成する剥離可能な単結晶シリコン導波路層を、高屈折率導波路層が製造、パターニング且つ平坦化された第１のウエハーの上に転写することに属する。剥離可能な単結晶シリコン導波路層は、検出器や変調器のような能動フォトニックデバイスを製造することを可能にする。高屈折率導波路層は、ＡＷＧやスプリッタのような、高性能の受動構造を製造することを可能にする。高屈折率導波路層と剥離可能な単結晶シリコン導波路層との間のトータル酸化物厚さは、これら２つの導波媒体間での光のエバネセント結合を容易にするために、３００ｎｍより小さく、そして好ましくは２００ｎｍよりも小さく、とどめなければならない。単結晶シリコン導波路層は、様々な手法で剥離可能にされることができる。１つの可能性は、単結晶シリコン層と第２のウエハーのシリコン基板との間に二酸化シリコン層を使用することである。これに代えて、第２のウエハーのシリコン基板を高エネルギー注入に晒して、所定の深さに損傷層を作り出してもよい。斯くして、損傷領域の上の単結晶シリコン導波路層を、第２のウエハーから容易に剥離して別のウエハーに転写することができる。
【００２１】
本発明によるプロセスは、高品質の導波路と、高性能の受動フォトニック構造と、集積された導波路検出器及び高速変調器のような最先端の能動フォトニックデバイスとを提供する。高屈折率導波路層は、サーマルバジェットへの制限なく、準備され、酸化物で覆われ且つ平坦化されることができる。受動構造に必要な高温アニールを、温度の影響を受けやすいデバイスが製造される前に、完了することができる。そして、ウエハーボンディング技術により、剥離可能な単結晶シリコン層が転写される。接合及び第２のウエハーの基板の除去後、パターニングされた受動構造を備えた埋め込み高屈折率導波路層は、能動デバイスを作成することに通常伴う如何なる温度又は処理にも耐えることができるので、伝統的な手法で単結晶シリコン層内に能動フォトニックデバイスが製造される。最終的に、インターコネクトを設けることなどのような、フォトニック集積回路に必要な後続処理が完了される。
【００２２】
なお、米国特許第７８０７４８２号は、Ｆｉｇ．４及び対応する第９欄第５−１７行において、非晶質シリコン層（２１）がウエハーボンディングによって窒化シリコン層（２８）上に転写される実施形態を開示している。その窒化シリコン層上へのシリコン層の転写は、本発明によるプロセスにおける、場合により窒化シリコン層とし得る高屈折率導波路層の単結晶シリコン層上への転写と幾らかの類似性を示すものの、米国特許第７８０７４８２号で取り組まれている問題は、高性能の能動及び受動構造をＰＩＣに集積することではなく、表面トポロジーを促進することである。米国特許第７８０７４８２号において、層２１及び２８は光学的に結合されず、また、シリコン層２１は非晶質であり、これらは本質的な相違である。
【００２３】
本発明によるフォトニック回路を製造するプロセスの、請求項２によって規定される好適な一実施形態において、高屈折率導波路層は１．８と２．５との間の屈折率を有する。
【００２４】
実際、高屈折率導波路層の材料として、３．４の屈折率を有するシリコン及び２．５より高い屈折率を有するその他の材料は除外してもよい。何故なら、そのような材料内に製造される受動構造の性能は十分でないからである。
【００２５】
本発明によるフォトニック回路を製造するプロセスの好適な更なる一実施形態において、高屈折率導波路層は、窒化シリコン、酸窒化シリコン、炭化シリコン、五酸化タンタル、又は二酸化テルルからなる。
【００２６】
実際、好適実施形態は、高屈折率導波路層の材料としてＳｉＮを使用するが、本発明の適用は、その屈折率が１．８より高く、そして好ましくは２．５より低い限り、高屈折率導波路層に特定の材料を使用することに限定されない。例えば酸窒化シリコン、炭化シリコン、五酸化タンタル（Ｔａ２Ｏ５）、又は二酸化テルル（ＴｅＯ２）のような、その他の材料も、高屈折率導波路層の材料として機能し得る。しかしながら、当業者に理解されるように、以上に列挙した高屈折率導波路層の材料は網羅的なものではない。
【００２７】
本発明によるフォトニック回路を製造するプロセスの、請求項４によって規定される好適な他の一実施形態において、高屈折率導波路層は、低圧化学気相成長すなわちＬＰＣＶＤにより製造された窒化シリコン層である。
【００２８】
実際、本発明の好適な一実施形態において、高品質の導波路層は化学量論的な窒化シリコンである。この実施形態において、ＳｉＮが、ＬＰＣＶＤによって堆積され、その後、水素を追い出して１５２０ｎｍ付近での光損失を改善するため、及び層内の応力を低減するためにアニールされる。低圧化学気相成長すなわちＬＰＣＶＤは、（窒化シリコンを堆積するために使用されるとき）７５０℃より高い温度で行われる高温プロセスである。優れた屈折率制御を達成するために、化学量論的な窒化シリコンが選択される。残念ながら、堆積される膜は、典型的に１ギガパスカル（ＧＰａ）を超える高い応力を呈し、３００ナノメートルより厚い膜を堆積することを困難にする。１つの選択肢は、窒化シリコン膜を“シリコンリッチ”にして応力を低減することであるが、典型的に、屈折率制御が遥かに劣るものになる。次いで、この導波路層は、受動構造を作り出すようにパターニングされ且つ適切に平坦化されることになる。化学量論的な窒化シリコン層内の応力は、この層がパターニングされて平坦化される前及び／又は後に高温アニールを用いることで更に低減される。これらのアニールは、１０００℃より高い温度で行われる。水素を追い出すため、及び窒化シリコン層内の応力を低減するため、アニールは好ましくは１１５０℃と１２００℃との間の温度で行われる。斯くして、２００ナノメートルを超える厚さを有する高品質で均一な層を、ＬＰＣＶＤプロセスを用いて、クラックなく堆積することができる。
【００２９】
なお、窒化シリコン層の堆積のバリエーションは、堆積工程間に例えばアニールといった応力低減のためのプロセスを含み得る複数工程での堆積を含む。
【００３０】
本発明によるフォトニック回路を製造するプロセスの、請求項４によって規定される好適な一実施形態において、第２のウエハーはＩＶ族材料からなる。
【００３１】
実際、例えばシリコン又はゲルマニウムといったＩＶ族材料を用いるとき、第２のウエハーは、ＣＭＯＳプロセスに適合した技術を用いて製造されることができる。そのような技術は、ＣＭＯＳ製造工場で直ちに利用可能であり、従って、本発明の原理に従ったフォトニック回路を迅速に大量生産することに関する複雑さを低減する。第２のウエハーにＩＶ族材料を使用することの更なる１つの利点は、第１及び第２のウエハーが、同じ大きいウエハーサイズで入手可能になることである。これは、例えば既に引用した米国特許出願公開第２００９／００１６３９９号（シリコンウエハーより小さいサイズでのみ入手可能なＩＩＩ−Ｖ族構造を備えた第２のウエハーが、集積受動導波路層を備えた第１のウエハー上に接合される）と比較して、無駄を実質的に減少することになる。
【００３２】
請求項６によって規定される本発明の更なる一態様によれば、単結晶シリコン導波路層は、ＳＯＩＴＥＣ  ＳＭＡＲＴＣＵＴ技術を用いて製造され、あるいは、単結晶シリコン導波路層は、第２のウエハー内の注入誘起損傷層の上に製造される。
【００３３】
実際、ＳＯＩＴＥＣ社のＳＭＡＲＴＣＵＴ技術を用いて、自身とシリコン基板との間に二酸化シリコン層を備えた単結晶シリコン導波路層を製造することができる。これに代えて、ＳＯＩＴＥＣ  ＳＭＡＲＴＣＵＴ技術の一部を用いて、剥離可能な単結晶シリコン導波路層を媒介二酸化シリコンなく頂部に備えた第２のウエハーを準備してもよい。後者の手法において、シリコンウエハー内への高エネルギー注入が、所定の深さに損傷領域を作り出し、その結果として、単結晶シリコン導波路層がシリコンウエハーから剥離可能になる。好適実施形態において、ウエハーボンディングを容易にするために、ウエハーボンディングに先立って、薄い二酸化シリコン層が単結晶シリコン導波路層の上に堆積あるいは成長される。
【００３４】
本発明によるフォトニック回路を製造するプロセスの、請求項７によって規定される好適な一実施形態において、第１のウエハー上の第１のレイヤスタックは、高屈折率導波路層の直上で２００ナノメートル未満の厚さを有する平坦化酸化物層で平坦化される。
【００３５】
実際、高屈折率導波路層と単結晶シリコン導波路層との間のトータル酸化物厚さは、好ましくは、これら２つの導波媒体間での光のエバネセント結合の向上のために、２００ナノメートル未満である。
【００３６】
場合により、請求項８によって規定されるように、本発明によるプロセスでの下部クラッド酸化物層は、１．５未満の屈折率の材料を１．５ミクロン以上の厚さで有する二酸化シリコン層の熱成長又は堆積によって製造される。
【００３７】
従って、１．５未満の屈折率を有する酸化物の、少なくとも１．５ミクロンの厚さを有する層が、組み合わされた導波路層の下部クラッド層として好ましく機能する。斯くして、フォトニック回路の基板へと失われる光の量が最小化される。典型的に二酸化シリコンにて製造されるこのような下部クラッド層は、ＣＭＯＳ製造工場で直ちに利用可能な化学気相成長装置すなわちＣＶＤ装置を用いて、あるいはシリコンの熱酸化によって、堆積されることができる。
【００３８】
請求項１によって規定されるフォトニック回路を製造するプロセスに加えて、本発明はまた、請求項９によって規定される対応するフォトニック回路にも関する。
【図面の簡単な説明】
【００３９】
【図１Ａ】本発明によるプロセスの一実施形態において第１のウエハーを準備する工程を例示する図である。
【図１Ｂ】本発明によるプロセスの一実施形態において第１のウエハーを準備する工程を例示する図である。
【図１Ｃ】本発明によるプロセスの一実施形態において第１のウエハーを準備する工程を例示する図である。
【図１Ｄ】本発明によるプロセスの一実施形態において第１のウエハーを準備する工程を例示する図である。
【図２】本発明によるプロセスの一実施形態において第２のウエハーを準備する工程を例示する図である。
【図３Ａ】本発明によるプロセスの一実施形態において第１のウエハーと第２のウエハーとを接合する工程を例示する図である。
【図３Ｂ】本発明によるプロセスの一実施形態において第１のウエハーと第２のウエハーとを接合する工程を例示する図である。
【図４】本発明によるプロセスの一実施形態によって製造されるフォトニック集積回路を例示する図である。
【発明を実施するための形態】
【００４０】
図１Ａ−１Ｄは、ＳｉＯ２下部クラッド層１０２、パターニングされてアニールされたＳｉＮ導波路層１０３、及びＳｉＯ２平坦化層１０４で構成される第１のレイヤスタック（積層体）を備えた第１のウエハーの製造を例示している。
【００４１】
図１Ａは、第１のウエハーの処理における第１及び第２の段階の結果を示している。この第１のウエハーは、高品質の導波路を含むように処理される。図１Ａによって例示される第１の工程にて、少なくとも１．５ミクロンの厚い酸化物層１０２が、シリコン（Ｓｉ）基板１０１上に成長あるいは堆積される。厚いＳｉＯ２層１０２は、基板１０１への光損失の量を最小化する下部クラッド層としての機能を果たすことになる。下部クラッド層１０２は、化学気相成長（ＣＶＤ）又は熱成長を用いて堆積されることができる。その後、第１のウエハーは、高温低圧化学気相成長プロセスすなわちＬＰＣＶＤプロセスによって堆積される高品質の窒化シリコン膜すなわちＳｉＮ膜１０３を受け入れる。このＬＰＣＶＤプロセスは典型的に、７５０℃より高い温度で行われ、例えば４００ナノメートル厚の窒化シリコン層１０３を堆積させる。この厚さは、一工程で堆積されてもよいし、複数工程で堆積されてもよい。ＳｉＮ層１０３は、更に後述するように、パターニング及びアニールを施されなければならない。必要に応じて、パターニングを行う前に、一連のアニールによって、ＳｉＮ導波路層１０３の品質及び化学量論を更に向上させてもよい。このようなアニールは、１０００℃より高い温度、好ましくは１１５０℃と１２００℃との間の温度で行われる。結果として、最小の伝播損失を有する高性能の導波路及び受動フォトニック構造を製造するための、高品質で均一なＳｉＮ層１０３が得られる。
【００４２】
図１Ｂは、第１のウエハーの処理における第２の段階の結果を示している。窒化シリコン層１０３が、必要とされる相異なるエッチング深さの数に応じた１つ以上のマスク工程によってパターニングされる。これは、光スプリッタや光回折格子のような受動フォトニック構造を有した、パターニングされたＳｉＮ導波路層１０３’をもたらす。
【００４３】
図１Ｃによって示す第１のウエハーの処理の必要に応じての第３の段階にて、一連のアニールが、パターニングされたＳｉＮ導波路層１０３’の品質及び化学量論を向上させる。高温アニールは、更に光損失を低減し且つ応力を低減するようにＳｉＮ層１０３’を変化させる。図１Ｃでは、パターニング及びアニールを施されたＳｉＮ導波路層を１０３”として参照している。
【００４４】
図１Ｄは、第１のウエハーの処理における第４の段階の結果を示している。この第４の段階にて、第１のウエハーは、化学気相成長プロセスすなわちＣＶＤプロセスによって、二酸化シリコン１０４すなわちＳｉＯ２で覆われる。ＳｉＯ２層１０４の化学的／機械的研磨が、パターニングされた第１のウエハーを平坦化することを可能にする。平坦化のための酸化物層１０４は、ＳｉＮ導波路層１０３”と、この第１のレイヤスタック上に転写されて接合されることになる第２の導波路層との間のエバネセント結合を可能にするよう、ＳｉＮ導波路の上で、２００ナノメートル未満の厚さ、そして好ましくは更に小さく１００ナノメートル未満の厚さを有する。必要に応じて、パターニングされたＳｉＮ導波路層１０３の品質及び化学量論を向上させるために、アニール工程が追加される。換言すれば、アニールは、平坦化の前に行われてもよいし、平坦化の後に行われてもよいし、平坦化の前及び後に行われてもよい。
【００４５】
図２は、熱ＳｉＯ２層２０２及び単結晶Ｓｉ導波路層２０３で構成される第２のレイヤスタックを備えた第２のウエハーの製造を例示している。自身とシリコン基板２０１との間に二酸化シリコン層ＳｉＯ２を備えた単結晶シリコン導波路層は、例えば、ＳＯＩＴＥＣ  ＳＭＡＲＴＣＵＴ技術を用いて製造され得る。
【００４６】
代わりに、ベアシリコンウエハーを高エネルギー注入に晒して、所定の深さに損傷層を作り出してもよい。斯くして、損傷領域の上の単結晶シリコン導波路層は、元のウエハーから容易に剥離されて別のウエハーに転写されることができる（ＳＯＩＴＥＣ  ＳＭＡＲＴＣＵＴ技術）。
【００４７】
なお、ウエハーボンディングを改良するため、単結晶Ｓｉ層２０３上に薄い二酸化シリコン層を成長あるいは堆積してもよい。この二酸化シリコン層は、例えば、１００ナノメートル未満の厚さを有し、接合することを容易にするように作用し得る。このような薄い二酸化シリコン層の堆積は、シリコンと二酸化シリコンとの間でのウエハーボンディングも可能であるので、不可欠なものではない。しかしながら、二酸化シリコンに対する二酸化シリコンのウエハー接合プロセスは、最も高い歩留りを提供することを示しているので、好ましいものとなり得る。
【００４８】
窒化シリコン導波路層と単結晶シリコン導波路層との間の距離がエバネセント結合に適合する限り、他のウエハーボンディング技術も等しく有効である。
【００４９】
図３Ａ−３Ｂは、処理された第１及び第２のウエハーの接合を例示している。そのため、層２０２及び２０３を有する処理された第２のウエハー２０１が反転され、層１０１、１０２、１０３”、１０４を有する第１の処理されたウエハー１０１の上に移動される。そして、第１及び第２のウエハーのウエハーボンディングが実現される。
【００５０】
図３Ｂによって例示される製造プロセスの後続段階にて、バックグラインドプロセス及び機械的／化学的エッチングプロセスにより、第２のウエハーの裏面又は基板２０１と熱酸化膜層２０２とが除去される。
【００５１】
上述のように注入誘起損傷層を備えたシリコンウエハーが使用される場合、この剥離技術はＳＯＩＴＥＣ  ＳＭＡＲＴＣＵＴ技術のようにされる。大半のシリコンの剥離に続いて、損傷されたシリコン層を除去するために、十分に制御されたエッチング工程を必要とする。
【００５２】
接合の後、単結晶シリコン層内に、例えば光検出器又は光変調器のような能動フォトニックデバイスが製造される。集積された能動デバイスを有する単結晶シリコン層を、図４では２０３’として参照している。パターニングされた受動構造１０３”を備えた埋め込み高屈折率導波路層は、能動デバイスを作成することに通常伴う如何なる温度又は処理にも耐えることができるので、伝統的な手法で能動デバイスを製造することができる。
【００５３】
最後に、受動フォトニック構造１０３”を備えたＳｉＮ導波路層と、単結晶Ｓｉ導波路層２０３’とが、エバネセント結合により光学的に結合される。そのため、これら２つの導波媒体の間での光の結合の向上のために、媒介する酸化シリコン１０４は好ましくは１００ナノメートル未満の厚さである。
【００５４】
最終的には、何れの図にも示していないが、フォトニック集積回路を完成させるために、更なる上部酸化物クラッド及び／又はインターコネクトを付加することができる。
【００５５】
特定の実施形態を参照して本発明を例示したが、当業者に明らかになるように、本発明は以上の例示実施形態の細部に限定されるものではなく、また、本発明は、その範囲を逸脱することなく、様々な変形及び変更を用いて具現化され得る。故に、ここでの実施形態は、あらゆる点で、限定的ではなく例示的なものと見なされるべきであり、本発明の範囲は、以上の説明によってではなく添付の請求項によって指し示され、そして、それ故に、請求項の均等の意味及び範囲に入る全ての変形も本発明の範囲に包含されるものである。換言すれば、本発明の範囲は、根底にある基本原理の範囲に入り且つその基本的特質が本出願の請求項に記載されている如何なる、そして全ての、変更、変形又は均等範囲にも及ぶと考えられる。本出願を読む者には更に理解されるように、用語“有している”又は“有する”は、その他の要素又はステップを排除するものではなく、冠詞“ａ”又は“ａｎ”は、複数であることを排除するものではなく、また、例えばコンピュータシステム、プロセッサ又はその他の集積ユニットなどの単一の要素が、請求項に記載の複数の手段の機能を果たしてもよい。請求項中の如何なる参照符号も、関係するそれぞれの請求項を限定するものとして解釈されるべきではない。用語“第１”、“第２”、“第３”、“ａ”、“ｂ”、“ｃ”及びこれらに類するものは、明細書中又は請求項中で使用されるとき、同様の要素又はステップを区別するために導入したものであり、必ずしも逐次的な順序又は時間的な順序を記述するものではない。同様に、用語“頂部”、“底部”、“上”、“下”及びこれらに類するものは、記述目的で導入されたものであり、必ずしも相対位置を表すものではない。理解されるべきことには、そのように使用される用語は適切な状況下で相互に交換可能であり、本発明の実施形態は、その他の順序でも、また、以上にて記載あるいは図示したものとは異なる向きでも、本発明に従って機能することができる。
【図１Ａ】
2015527608.tif 000003
【図１Ｂ】
2015527608.tif 000004
【図１Ｃ】
2015527608.tif 000005
【図１Ｄ】
2015527608.tif 000006
【図２】
2015527608.tif 000007
【図３Ａ】
2015527608.tif 000008
【図３Ｂ】
2015527608.tif 000009
【図４】
2015527608.tif 000010
【手続補正書】
【提出日】平成27年2月17日(2015.2.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のウエハー上に第１のレイヤスタックを製造し、前記第１のレイヤスタックは、下部クラッド酸化物層と、１．８より高い屈折率を有する高屈折率導波路層とを有し、
前記高屈折率導波路層をパターニングし、それにより、受動フォトニック構造を含んだ、パターニングされた高屈折率導波路層を生成し、
前記第１のウエハー上の前記第１のレイヤスタックを、前記高屈折率導波路層の上で３００ナノメートル未満の厚さを有する平坦化酸化物層で平坦化し、
前記平坦化酸化物層の前及び／又は後に、前記パターニングされた高屈折率導波路層をアニールし、それにより、アニールされたパターニングされた高屈折率導波路層を生成し、
第２のウエハー上に第２のレイヤスタックを製造し、前記第２のレイヤスタックは、剥離可能な単結晶シリコン導波路層を有し、
前記第２のレイヤスタックを有する前記第２のウエハーを、前記第１のレイヤスタックを有する前記第１のウエハーの上に移動し、且つ前記第１のレイヤスタックと前記第２のレイヤスタックとを接合し、
前記第２のウエハーの基板を除去し、
前記単結晶シリコン導波路層内に能動フォトニックデバイスを製造し、それにより、能動フォトニックデバイスを有する単結晶シリコン導波路層を生成し、且つ
前記能動フォトニックデバイスを有する単結晶シリコン導波路層と、前記アニールされたパターニングされた高屈折率導波路層との間に、エバネセント結合を実現する
ことを有する、フォトニック回路を製造する方法。
【請求項２】
前記高屈折率導波路層は１．８と２．５との間の屈折率を有する、請求項１に記載のフォトニック回路を製造する方法。
【請求項３】
前記高屈折率導波路層は、窒化シリコン、酸窒化シリコン、炭化シリコン、五酸化タンタル、又は二酸化テルルからなる、請求項２に記載のフォトニック回路を製造する方法。
【請求項４】
前記高屈折率導波路層は、低圧化学気相成長すなわちＬＰＣＶＤにより製造された窒化シリコン層である、請求項１に記載のフォトニック回路を製造する方法。
【請求項５】
前記第２のウエハーはＩＶ族材料からなる、請求項１に記載のフォトニック回路を製造する方法。
【請求項６】
前記単結晶シリコン導波路層は、ＳＯＩＴＥＣ  ＳＭＡＲＴＣＵＴ技術を用いて製造され、あるいは、前記単結晶シリコン導波路層は、前記第２のウエハー内の注入誘起損傷層の上に製造される、請求項１に記載のフォトニック回路を製造する方法。
【請求項７】
前記第１のウエハー上の前記第１のレイヤスタックは、前記高屈折率導波路層の直上で２００ナノメートル未満の厚さを有する平坦化酸化物層で平坦化される、請求項１に記載のフォトニック回路を製造する方法。
【請求項８】
前記下部クラッド酸化物層は、１．５未満の屈折率の材料を１．５ミクロン以上の厚さで有する二酸化シリコン層の熱成長又は堆積によって製造される、請求項１に記載のフォトニック回路を製造する方法。
【請求項９】
請求項１乃至８の何れかに記載の方法によって製造されたフォトニック回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
米国特許出願公開第２００９／００１６３９９号の教示は、幾つかの理由により、能動構造と受動構造とを集積する高品質フォトニックデバイスを製造することに適用可能でない。第１に、米国特許出願公開第２００９／００１６３９９号は、第１のウエハー上のシリコン導波路層内に受動構造を製造することを提案している。このようなシリコンベースの受動構造の性能は、能動フォトニック機能と受動フォトニック機能とを集積するフォトニック回路には十分でない。また、ＩＩＩ−Ｖ族ウエハーは、シリコンより遥かに小さいウエハーサイズでのみ入手可能である。ＩＩＩ−Ｖ族ウエハーをシリコンウエハー上に接合することは、従って、大きい無駄を生じることになる。いったん接合されると、ＩＩＩ−Ｖ族ウエハー及びＳＯＩウエハーは、もはや、ＣＭＯＳウエハー製造に適合したプロセスによって処理されることができない。米国特許出願公開第２００９／００１６３９９号において接合後の処理を実行するのに必要な技術は、従って、ＣＭＯＳ製造工場で直ちに利用可能になるとは期待されず、その結果として、処理がいっそう複雑且つ高価になる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明によれば、上述の目的が、請求項１により規定されるフォトニック回路を製造するプロセスによって実現される。このプロセスは、
第１のウエハー上に第１のレイヤスタックを製造し、第１のレイヤスタックは、下部クラッド酸化物層と、１．８より高い屈折率を有する高屈折率導波路層とを有し、
高屈折率導波路層をパターニングし、それにより、受動フォトニック構造を含んだ、パターニングされた高屈折率導波路層を生成し、
第１のウエハー上の第１のレイヤスタックを、高屈折率導波路層の上で３００ナノメートル未満の厚さを有する平坦化酸化物層で平坦化し、
平坦化酸化物層の前及び／又は後に、パターニングされた高屈折率導波路層をアニールし、それにより、アニールされたパターニングされた高屈折率導波路層を生成し、
第２のウエハー上に第２のレイヤスタックを製造し、第２のレイヤスタックは、剥離可能な単結晶シリコン導波路層を有し、
第２のレイヤスタックを有する第２のウエハーを、第１のレイヤスタックを有する第１のウエハーの上に移動し、且つ第１のレイヤスタックと第２のレイヤスタックとを接合し、
第２のウエハーの基板を除去し、
単結晶シリコン導波路層内に能動フォトニックデバイスを製造し、それにより、能動フォトニックデバイスを有する単結晶シリコン導波路層を生成し、且つ
能動フォトニックデバイスを有する単結晶シリコン導波路層と、アニールされたパターニングされた高屈折率導波路層との間に、エバネセント結合を実現する
ことを有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
図１Ａは、第１のウエハーの処理における第１の段階の結果を示している。この第１のウエハーは、高品質の導波路を含むように処理される。図１Ａによって例示される第１の工程にて、少なくとも１．５ミクロンの厚い酸化物層１０２が、シリコン（Ｓｉ）基板１０１上に成長あるいは堆積される。厚いＳｉＯ２層１０２は、基板１０１への光損失の量を最小化する下部クラッド層としての機能を果たすことになる。下部クラッド層１０２は、化学気相成長（ＣＶＤ）又は熱成長を用いて堆積されることができる。その後、第１のウエハーは、高温低圧化学気相成長プロセスすなわちＬＰＣＶＤプロセスによって堆積される高品質の窒化シリコン膜すなわちＳｉＮ膜１０３を受け入れる。このＬＰＣＶＤプロセスは典型的に、７５０℃より高い温度で行われ、例えば４００ナノメートル厚の窒化シリコン層１０３を堆積させる。この厚さは、一工程で堆積されてもよいし、複数工程で堆積されてもよい。ＳｉＮ層１０３は、更に後述するように、パターニング及びアニールを施されなければならない。必要に応じて、パターニングを行う前に、一連のアニールによって、ＳｉＮ導波路層１０３の品質及び化学量論を更に向上させてもよい。このようなアニールは、１０００℃より高い温度、好ましくは１１５０℃と１２００℃との間の温度で行われる。結果として、最小の伝播損失を有する高性能の導波路及び受動フォトニック構造を製造するための、高品質で均一なＳｉＮ層１０３が得られる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
図３Ａ−３Ｂは、処理された第１及び第２のウエハーの接合を例示している。そのため、層２０１、２０２及び２０３を有する処理された第２のウエハーが反転され、層１０１、１０２、１０３”、１０４を有する第１の処理されたウエハーの上に移動される。そして、第１及び第２のウエハーのウエハーボンディングが実現される。
【国際調査報告】
2015527608.tif 000011
2015527608.tif 000012