(57)【要約】  実施形態では、初めのレーザスクライブと、後続のプラズマエッチングを含むハイブリッドなウェハ又は基板のダイシングプロセスは、ダイの個片化のために実施される。レーザスクライブプロセスは、マスク層、有機・無機誘電体層、及びデバイス層をきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、ウェハ又は基板の露出又は部分的なエッチング時に終了することができる。実施形態では、マルチプラズマエッチング法が、ウェハをダイシングするために使用され、ここで等方性エッチングは、異方性エッチングに続いてダイの側壁を改善するために使用される。等方性エッチングは、ダイの個片化の後に異方性エッチングされたダイの側壁から、異方性エッチングの副生成物、粗さ、及び／又はスカラップを除去する。
2015524613.tif 000002
【特許請求の範囲】
【請求項１】
複数の集積回路を含む半導体ウェハをダイシングする方法であって、
集積回路を覆い保護するマスクを半導体ウェハの上方に形成する工程と、
集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するために、レーザスクライビングプロセスによってマスクをパターニングする工程と、
集積回路を個片化するために、半導体ウェハを完全に貫通してエッチングされたトレンチを進めるために、パターニングされたマスク内のギャップを貫通して半導体ウェハを異方性エッチングする工程と、
異方性エッチングされたトレンチを等方性エッチングする工程を含む方法。
【請求項２】
等方性エッチングは、ダイの個片化の後に異方性エッチングされたダイの側壁から、異方性エッチングの副生成物、粗さ、又は側壁スカラップを除去する請求項１記載の方法。
【請求項３】
等方性エッチングは、異方性エッチングされたトレンチから炭素及びフッ素を含むポリマーを除去する請求項１記載の方法。
【請求項４】
半導体ウェハを異方性エッチングする工程は、裏面テープがエッチングされたトレンチの底部で露出されるまで、ポリマー堆積、指向性衝撃エッチング、及び等方性化学エッチングを含む循環プロセスの反復を実行する工程を含み、
異方性エッチングされたトレンチを等方性エッチングする工程は、非重合フッ素又は塩素系化学物質を利用した等方性プラズマエッチングを含む請求項１記載の方法。
【請求項５】
非重合フッ素又は塩素系化学物質は、本質的にＮＦ３又はＳＦ６、Ｃｌ２又はＳｉＦ４からなる請求項４記載の方法。
【請求項６】
非重合フッ素又は塩素系化学物質は、酸化剤を含む請求項４記載の方法。
【請求項７】
異方性エッチングと等方性エッチングの両方に対して、同じプラズマチャンバが使用される請求項３記載の方法。
【請求項８】
等方性エッチングは、９０秒間未満実行される請求項３記載の方法。
【請求項９】
半導体ウェハを異方性エッチングする工程は、裏面テープがエッチングされたトレンチの底部で露出されるまで、ポリマー堆積、指向性衝撃エッチング、及び等方性化学エッチングを含む循環プロセスの反復を実行する工程を含み、
異方性エッチングされたトレンチを等方性エッチングする工程は、湿式化学エッチングを含む請求項１記載の方法。
【請求項１０】
マスクをパターニングする工程は、５４０ナノメートル以下の波長と４００フェムト秒以下のレーザパルス幅を有するフェムト秒レーザでパターンを直接描画する工程を含む請求項１記載の方法。
【請求項１１】
マスクを形成する工程は、半導体ウェハ上に水溶性マスク層を堆積する工程を含む請求項１記載の方法。
【請求項１２】
マスクを形成する工程は、ベースコートとしての水溶性マスク層と、ベースコート上のオーバーコートとしての非水溶性マスク層とを含む多層マスクを堆積する工程を含む請求項１１記載の方法。
【請求項１３】
複数の集積回路（ＩＣ）を含む基板をダイシングするためのシステムであって、
ＩＣ間の基板の領域を露出させるトレンチを形成するために多層マスクをパターニングするためのレーザスクライブモジュールと、
レーザスクライビング後に残っている基板の厚みを貫通して異方性エッチングするための、レーザスクライブモジュールに物理的に結合された異方性プラズマエッチングモジュールと、
異方性エッチングされたトレンチを等方性エッチングするための、レーザスクライブモジュールに物理的に結合された等方性プラズマエッチングモジュールと、
レーザスクライブモジュールから異方性プラズマエッチングモジュールまでレーザスクライブされた基板を搬送するためのロボット搬送チャンバを含むシステム。
【請求項１４】
レーザスクライブモジュールは、５４０ナノメートル以下の波長と４００フェムト秒以下のレーザパルス幅を有するフェムト秒レーザを含む請求項１３記載のシステム。
【請求項１５】
等方性プラズマエッチングモジュールと異方性プラズマエッチングモジュールは、同じ単一のチャンバである請求項１３記載のシステム。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本出願は、２０１３年３月１５日に出願され、「高いダイ破断強度及び清浄な側壁のためのレーザスクライビング及びプラズマエッチング（ＬＡＳＥＲ  ＳＣＲＩＢＩＮＧ  ＡＮＤ  ＰＬＡＳＭＡ  ＥＴＣＨ  ＦＯＲ  ＨＩＧＨ  ＤＩＥ  ＢＲＥＡＫ  ＳＴＲＥＮＧＴＨ  ＡＮＤ  ＣＬＥＡＮ  ＳＩＤＥＷＡＬＬ）」と題された米国特許仮出願第６１／７９１，０４８号、及び２０１２年７月１３日に出願され、「高いダイ破断強度及び清浄な側壁のためのレーザスクライビング及びプラズマエッチング（ＬＡＳＥＲ  ＳＣＲＩＢＩＮＧ  ＡＮＤ  ＰＬＡＳＭＡ  ＥＴＣＨ  ＦＯＲ  ＨＩＧＨ  ＤＩＥ  ＢＲＥＡＫ  ＳＴＲＥＮＧＴＨ  ＡＮＤ  ＣＬＥＡＮ  ＳＩＤＥＷＡＬＬ）」と題された米国特許仮出願第６１／６７１，６３７号の優先権の利益を主張し、その全内容は、すべての目的のためにそれら全体で参照により本明細書に援用される。
【背景】
【０００２】
１）分野
本発明の実施形態は、半導体処理の分野に関し、特に、各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法に関する。
【０００３】
２）関連技術の説明
半導体ウェハ処理では、集積回路は、シリコン又は他の半導体材料からなるウェハ（基板ともいう）上に形成されている。一般に、半導体、導電体又は絶縁体のいずれかである様々な材料の層が、集積回路を形成するために利用される。これらの材料は、様々な周知のプロセスを用いてドープされ、堆積（蒸着）され、エッチングされ、これによって集積回路を形成する。各ウェハは、ダイとして知られる集積回路を含む多数の個々の領域を形成するように処理される。
【０００４】
集積回路形成プロセスに続いて、ウェハは「ダイシング」され、これによってパッケージ化するために、又はより大規模な回路内でパッケージ化されていない形態で使用するために、互いに個々のダイに分離される。ウェハダイシング用に使用される２つの主要な技術は、スクライビングとソーイングである。スクライビングでは、ダイヤモンドを先端に付けたスクライブが、予め形成されたスクライブラインに沿ってウェハ表面を横切って移動する。これらのスクライブラインは、ダイ間の空間に沿って延びている。これらの空間は、一般に「ストリート」と呼ばれている。ダイヤモンドスクライブは、ストリートに沿って、ウェハ表面に浅い傷を形成する。ローラなどによる圧力の印加時に、ウェハは、スクライブラインに沿って分離する。ウェハ内での破断は、ウェハ基板の結晶格子構造に従う。スクライビングは、約１０ミル（１インチの１０００分の１）又はそれ以下の厚さであるウェハに対して使用することができる。より厚いウェハに対しては、ソーイングが、現在のところ、ダイシングするのに好適な方法である。
【０００５】
ソーイングでは、１分当たり高回転数で回転するダイヤモンドが先端に付いた鋸（ソー）が、ウェハ表面に接触し、ストリートに沿ってウェハを切断（ソーイング）する。ウェハは、支持部材（例えば、フィルムフレーム全域に亘って伸ばされた接着フィルム）上に取り付けられ、鋸が垂直及び水平の両方のストリートに繰り返し印加される。スクライビング又はソーイングのいずれにおいても１つの問題は、チップ（欠け）及びゴージ（削り溝）が切断されたダイ端部に沿って形成される可能性があることである。また、亀裂が形成され、ダイの端部から基板内へと伝播し、集積回路を動作不能にする可能性がある。正方形又は長方形のダイの片側のみが結晶構造の方向にスクライブ可能であるので、チッピング（欠け）及びクラッキング（割れ）は、スクライビングにおいて特に問題である。その結果、ダイのもう一方の側の劈開は、ギザギザの分離ラインをもたらす。チッピング及びクラッキングのために、集積回路への損傷を防止するための追加の間隔がウェハ上のダイ間に必要となる（例えば、チップ及びクラックが実際の集積回路からある距離に維持される）。間隔要件の結果として、標準サイズのウェハ上にはそれほど多くのダイを形成することはできず、もしもそうでないならば回路用に使用可能であったウェハの実質的な領域が無駄になる。鋸の使用は、半導体ウェハ上の実質的な領域の無駄を悪化させる。鋸の刃は、約１５ミクロンの厚さである。このように、鋸によって作られた切り口を取り巻く割れ及びその他の損傷が、集積回路に悪影響を及ぼさないことを保証するために、３００〜５００ミクロンはしばしばダイのそれぞれの回路を分離しなければならない。更に、切断後、各ダイは、ソーイングプロセスから生じる粒子及び他の汚染物質を除去するために実質的なクリーニングを必要とする。
【０００６】
プラズマダイシングもまた使用されてきたが、同様に制限を有するかもしれない。例えば、プラズマダイシングの実施を妨げる１つの制限は、コストであるかもしれない。レジストをパターニングするための標準的なリソグラフィ操作は、実行コストが桁違いに高くなる可能性がある。プラズマダイシングの実施を妨げる可能性のあるもう一つの制限は、一般的に遭遇する金属（例えば、銅）のプラズマ処理は、ストリートに沿ってダイシングする際に、製造の問題又はスループットの限界を作る可能性があることである。
【概要】
【０００７】
本発明の１又はそれ以上の実施形態は、複数の集積回路（ＩＣ）を含む半導体ウェハをダイシングする方法に向けられている。
【０００８】
一実施形態では、複数の集積回路を含む半導体ウェハをダイシングする方法は、半導体ウェハの上方にマスクを形成する工程を含む。マスクは、集積回路を覆い保護する。方法はまた、集積回路間の半導体ウェハの領域を露出させるギャップを有するパターニングされたマスクを提供するために、レーザスクライビングプロセスによってマスクをパターニングする工程を含む。方法はまた、集積回路を個片化するために、基板を完全に貫通してエッチングされたトレンチを進めるために、パターニングされたマスク内のギャップを貫通して半導体ウェハを異方性エッチングする工程を含む。方法はまた、異方性エッチングされたトレンチを等方性エッチングする工程を含む。
【０００９】
１以上の実施形態は、複数のＩＣを含む基板をダイシングするためのシステムに向けられている。一実施形態では、システムは、多層マスクをパターニングし、ＩＣ間の基板の領域を露出させるためのレーザスクライブモジュールを含む。システムはまた、レーザスクライビング後に残っている基板の厚みを貫通して異方性エッチングするためのレーザスクライブモジュールに物理的に結合された異方性プラズマエッチングモジュールを含む。システムはまた、異方性エッチングされたトレンチを等方性エッチングするためのレーザスクライブモジュールに物理的に結合された等方性プラズマエッチングモジュールを含む。システムはまた、レーザスクライブモジュールから異方性プラズマエッチングモジュールまでレーザスクライブされた基板を搬送するためのロボット搬送チャンバを含む。
【図面の簡単な説明】
【００１０】
本発明の実施形態は、例としてであって、限定するものとしてではなく示されており、図に関連して考慮されるとき、以下の詳細な説明を参照してより完全に理解することができる。
【図１】本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法における操作を示すフローチャートである。
【図２Ａ】〜
【図２Ｄ】本発明の一実施形態に係る、図１の操作に対応する、半導体ウェハをダイシングする方法を実行する間の複数の集積回路を含む半導体ウェハの断面図を示す。
【図３】本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内に存在することができる材料のスタックの断面図を示す。
【図４】本発明の一実施形態に係る、統合化されたダイシングシステムの平面図を示す。
【図５】本発明の一実施形態に係る、本明細書に記載のマスキング法、レーザスクライビング法、プラズマダイシング法内の１以上の操作の自動実行を制御する例示的なコンピュータシステムのブロック図を示す。
【詳細な説明】
【００１１】
各ウェハが複数の集積回路を上に有する半導体ウェハをダイシングする方法が記載される。以下の説明では、本発明の実施形態の完全な理解を提供するために、多数の特定の詳細（例えば、レーザ及びプラズマエッチングのウェハダイシング法）が記載される。本発明の実施形態は、これらの特定の詳細なしに実施できることが、当業者には明らかであろう。他の例では、周知の態様（例えば、集積回路の製造）は、本発明の実施形態を不必要に曖昧にしないために、詳細には説明されない。更に、図に示される様々な実施形態は、例示であり、必ずしも縮尺通りに描かれていないことを理解すべきである。
【００１２】
実施形態では、初めのレーザスクライブと、後続のプラズマエッチングを含むハイブリッドなウェハ又は基板のダイシングプロセスは、ダイの個片化のために実施される。レーザスクライブプロセスは、マスク層、有機・無機誘電体層、及びデバイス層をきれいに除去するために使用することができる。その後、レーザエッチングプロセスは、ウェハ又は基板の露出又は部分的なエッチング時に終了することができる。ダイシングプロセスのプラズマエッチング部分は、その後、ダイ又はチップを個片化又はダイシングするために、ウェハ又は基板のバルクを貫通して（例えば、バルクの単結晶シリコンを貫通して）エッチングするために用いることができる。
【００１３】
実施形態では、異方性個片化エッチングに続いて、ダイの側壁を改善するために等方性エッチングが使用されるマルチプラズマエッチング法が、ウェハをダイシングするために使用される。下地のシリコン基板が露出するまで、レーザスクライビングは、エッチングが困難なパッシベーション層、誘電体層、及び金属層を除去する。その後、異方性プラズマエッチングが使用され、これによってターゲットのダイの厚さまでの深さのトレンチを生成する。最後に、等方性エッチングが、ダイ個片化後に異方性エッチングされたダイの側壁から異方性エッチングの副生成物、粗さ、及び／又はスカラップを除去する。一実施形態では、その結果の個片化されたダイは、（最終的な等方性エッチングに曝露されない個片化されたダイと比べて）より高いダイ破断強度を有し、これによって信頼性の高いダイのピックアンドプレース及びその後の組立プロセスを保証する。一実施形態では、ダイの側壁は、炭素（Ｃ）又はフッ素（Ｆ）元素で清浄化され、さもなければこれは、後続のパッケージングプロセスにおいてダイの密着性に悪影響を与え、低い信頼性を引き起こす可能性がある。粗い側壁（例えば、未処理の側壁）はまた、（より低いクラックの活性化エネルギーを介して）ダイの破断強度を低下させる可能性がある。
【００１４】
図１は、本発明の一実施形態に係る、複数の集積回路を含む半導体ウェハをダイシングする方法の操作を示す。図２Ａ〜２Ｄは、方法の実施中における、複数の集積回路を含む半導体ウェハの断面図を示す。
【００１５】
図１内の方法１００の第１操作１０２の間、及び図２Ａに対応して、前面のマスク２０２が、半導体ウェハ又は基板２０４の上方に形成される。一実施形態によると、半導体ウェハ又はマスク２０４は、少なくとも３００ｍｍの直径を有し、３００μｍ〜８００μｍの厚さを有する。一実施形態では、半導体基板２０４は、１０μｍ〜８００μｍの直径を有する。図示のように、一実施形態では、マスクは、コンフォーマルマスクである。コンフォーマルマスクの実施形態は、有利なことに、下地のトポグラフィ（例えば、２０μｍのバンプ、図示せず）の上にマスクの十分な厚さを確保し、これによってプラズマエッチングダイシング操作の期間を存続する。しかしながら、代替実施形態では、マスクは非コンフォーマルな平坦化されたマスクである（例えば、バンプの上のマスクの厚さは、谷におけるマスクの厚さ未満である）。コンフォーマルマスクの形成は、例えば、ＣＶＤ法によって、又は当技術分野で公知の任意の他のプロセスによって行うことができる。一実施形態では、マスク２０２は、半導体ウェハの表面上に形成された集積回路（ＩＣ）を覆い保護し、また半導体ウェハの表面から１０〜２０μｍ上へ突出するバンプを保護する。マスク２０２はまた、集積回路２０６の隣接するものの間に形成された介在するストリートも覆う。
【００１６】
本発明の一実施形態によると、マスク２０２を形成する工程は、例えば、水溶性層（ＰＶＡ等）、及び／又はフォトレジスト層、及び／又はＩ線パターニング層が挙げられるが、これらに限定されない層を形成する工程を含む。例えば、ポリマー層（例えば、フォトレジスト層）は、リソグラフィプロセスで使用するのに適したそれ以外の材料で構成されてもよい。複数のマスク層を有する実施形態では、水溶性ベースコートは、非水溶性オーバーコートの下方に配置することができる。その後、ベースコートは、オーバーコートを剥離する手段を提供し、一方、オーバーコートは、耐プラズマエッチング性及び／又はレーザスクライビングプロセスによる良好なマスクアブレーションを提供する。例えば、スクライビングプロセス内で使用されるレーザ波長を透過するマスク材料は、低いダイのエッジ強度に貢献することが見出されている。ゆえに、例えば、第１マスク材料層としてのＰＶＡの水溶性ベースコートは、マスクの耐プラズマ性／レーザエネルギー吸収オーバーコート層をアンダーカットする手段として機能することができ、これによってマスク全体が下地の集積回路（ＩＣ）薄膜層から除去／リフトオフされることができる。水溶性ベースコートは更に、エネルギー吸収マスク層を剥離させるために使用されるプロセスからＩＣ薄膜層を保護するバリアとして機能を果たすことができる。実施形態では、レーザエネルギー吸収マスク層は、ＵＶ反応性及び／又はＵＶ吸収性、及び／又は緑色帯（５００〜５４０ｎｍ）吸収性である。例示的な材料は、ＩＣチップのパッシベーション層用に従来から使用される多くのフォトレジスト及びポリイミド（ＰＩ）材料を含む。一実施形態では、フォトレジスト層は、例えば、２４８ナノメートル（ｎｍ）レジスト、１９３ｎｍレジスト、１５７ｎｍレジスト、極紫外（ＥＵＶ）レジスト、又はジアゾナフトキノン増感剤を加えたフェノール樹脂マトリックスが挙げられるが、これらに限定されないポジ型フォトレジスト材料で構成される。別の一実施形態では、フォトレジスト層は、例えば、ポリ−シス−イソプレン及びポリ−ビニル−シンナメートが挙げられるが、これらに限定されないネガ型フォトレジスト材料で構成される。
【００１７】
図２Ａを再び参照すると、半導体ウェハ又は基板２０４は、半導体デバイスのアレイが集積回路２０６の一部として、その上又は中に配置される。このような半導体デバイスの例としては、シリコン基板内に製造され、誘電体層に囲まれたメモリデバイス又は相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタを含むが、これらに限定されない。複数の金属相互接続が、誘電体層を取り囲んで、デバイス又はトランジスタの上方に形成され、集積回路を形成するようにデバイス又はトランジスタを電気的に結合するのに使用することができる。導電性バンプ層及び／又はパッシベーション層が相互接続層の上方に形成されてもよい。ストリートを構成する材料は、集積回路を形成するために使用される材料と類似又は同じであることができる。例えば、ストリートは、誘電材料、半導体材料、メタライゼーションの層から構成することができる。一実施形態では、１以上のストリートは、集積回路の実際のデバイスと類似のテストデバイスを含む。
【００１８】
図１に戻って、対応する図２Ｂに目を向けると、方法１００は、操作１０４でバルクターゲット層の材料除去に移る。誘電体の層間剥離及び割れを最小限に抑えるために、フェムト秒レーザが好ましい。しかしながら、デバイス構造に応じて、紫外線（ＵＶ）、ピコ秒、又はナノ秒レーザ光源を適用することもできる。レーザは、８０ｋＨｚ〜１ＭＨｚの範囲内、理想的には１００ｋＨｚ〜５００ｋＨｚの範囲内のパルス繰り返し周波数を有する。
【００１９】
図２Ｂを再び参照すると、レーザスクライビングプロセスは、一般的に、集積回路２０６間に存在するストリートの材料を除去するために実行される。本発明の一実施形態によれば、レーザスクライビングプロセスでマスク２０２をパターニングする工程は、集積回路間の半導体ウェハの領域内に部分的にトレンチ２１０を形成する工程を含む。一実施形態では、レーザスクライビングプロセスでマスクをパターニングする工程は、フェムト秒範囲内のパルス幅を有するレーザを用いてパターンを直接描画する工程を含む。
【００２０】
具体的には、可視スペクトル又は紫外線（ＵＶ）又は赤外線（ＩＲ）内の波長（３つを合わせて、広帯域光スペクトル）を有するレーザが使用され、これによってフェムト秒ベースのレーザ、すなわちフェムト秒（１０−１５秒）オーダーのパルス幅を有するレーザを提供することができる。一実施形態では、アブレーションは、波長に依存しない、又は本質的には波長に依存しないので、複雑な膜（例えば、マスク、ストリート、及びひょっとすると半導体ウェハ又は基板の一部の膜）に適している。
【００２１】
レーザパラメータの選択（例えば、パルス幅）は、きれいなレーザスクライブの切り口を達成するために、チッピング、微小亀裂、及び層間剥離を最小にする成功したレーザスクライビング及びダイシングプロセスを開発するのに重要であるかもしれない。レーザスクライブがきれいにカットすればするほど、最終的なダイの個片化のために実行することができるエッチングプロセスはより滑らかになる。半導体デバイスウェハでは、異なる材料タイプ（例えば、導体、絶縁体、半導体）及び厚さの多くの機能層が、典型的にはその上に配置される。そのような材料は、有機材料（例えば、ポリマー）、金属、又は無機誘電体（例えば、二酸化ケイ素及び窒化ケイ素）を含むことができるが、これらに限定されない。
【００２２】
ウェハ又は基板上に配置された個々の集積回路間のストリートは、集積回路自体と同様の、又は同じ層を含むことができる。例えば、図３は、本発明の一実施形態に係る、半導体ウェハ又は基板のストリート領域内で使用することができる材料のスタックの断面図を示す。図３を参照すると、ストリート領域３００は、シリコン基板の頂部３０２、第１二酸化ケイ素層３０４、第１エッチストップ層３０６、（例えば、二酸化ケイ素の４．０の誘電率よりも小さい誘電率を有する）第１低Ｋ誘電体層３０８、第２エッチストップ層３１０、第２低Ｋ誘電体層３１２、第３エッチストップ層３１４、非ドープシリカガラス（ＵＳＧ）層３１６、第２二酸化ケイ素層３１８、及びフォトレジスト３２０又はいくつかの他のマスクの層を含む。銅メタライゼーション３２２は、第１及び第３エッチストップ層３０６及び３１４の間で、第２エッチストップ層３１０を貫通して配置される。特定の一実施形態では、第１、第２、及び第３エッチストップ層３０６、３１０、及び３１４は、窒化ケイ素から構成され、一方、低Ｋ誘電体層３０８及び３１２は、炭素ドープ酸化ケイ素材料で構成される。
【００２３】
従来のレーザ照射（例えば、ナノ秒ベース又はピコ秒ベースのレーザ照射）下では、ストリート３００の材料は、光吸収及びアブレーションメカニズムの面でかなり異なって振る舞う場合がある。例えば、誘電体層（例えば、二酸化ケイ素）は、通常の条件下では、すべての商用のレーザ波長に対して本質的に透過的である。対照的に、金属、有機物（例えば、低Ｋ材料）、及びシリコンは、特にナノ秒ベース又はピコ秒ベースのレーザ照射に応答して、非常に容易に光子に結合することができる。しかしながら、一実施形態では、フェムト秒ベースのレーザプロセスは、低Ｋ材料の層及び銅の層をアブレーション加工する前に、二酸化ケイ素の層をアブレーション加工することによって、二酸化ケイ素の層、低Ｋ材料の層、及び銅の層をパターニングするために使用することができる。特定の一実施形態では、約４００フェムト秒以下のパルスが、フェムトベースのレーザ照射プロセス内で使用され、これによってマスク、ストリート、及びシリコン基板の一部を除去する。一実施形態では、約５００フェムト秒以下のパルスが使用される。
【００２４】
本発明の一実施形態によると、好適なフェムト秒ベースのレーザプロセスは、通常、様々な材料内で非線形相互作用をもたらす高いピーク強度（照度）によって特徴付けられる。このような一実施形態では、フェムト秒レーザ光源は、約１０フェムト秒〜５００フェムト秒の範囲内のパルス幅を有するが、好ましくは１００フェムト秒〜４００フェムト秒の範囲内である。一実施形態では、フェムト秒レーザ光源は、約２００ナノメートル〜１５７０ナノメートルの範囲内の波長を有するが、好ましくは２５０ナノメートル〜５４０ナノメートルの範囲内である。一実施形態では、レーザ及び対応する光学系は、作業面で約３ミクロン〜１５ミクロンの範囲内の焦点を提供するが、好ましくは、約５ミクロン〜１０ミクロンの範囲内である。
【００２５】
作業面での空間ビームプロファイルは、シングルモード（ガウシアン）であるか、又は整形されたトップハットプロファイルを有していてもよい。一実施形態では、レーザ光源は、約２００ｋＨｚ〜１０ＭＨｚの範囲内のパルス繰り返しレートを有するが、好ましくは約５００ｋＨｚ〜５ＭＨｚの範囲内である。一実施形態では、レーザ光源は、作業面で約０．５μＪ〜１００μＪの範囲内のパルスエネルギーを送出するが、好ましくは約１μＪ〜５μＪの範囲内である。一実施形態では、レーザスクライビングプロセスは、ワークピース表面に沿って約５００ｍｍ／秒〜５ｍ／秒の範囲内の速度で走るが、好ましくは、約６００ｍｍ／秒〜２ｍ／秒の範囲内である。
【００２６】
スクライビングプロセスは、単一のパスのみ、又は複数のパスで実行可能であるが、一実施形態では、好ましくは１〜２パスである。一実施形態では、ワークピース内のスクライビング深さは、約５ミクロン〜５０ミクロンの深さの範囲内であるが、好ましくは、約１０ミクロン〜２０ミクロンの深さの範囲内である。レーザは、特定のパルス繰り返しレートで単一パルスの列又はパルスバーストの列のいずれかで印加することができる。一実施形態では、生成されたレーザ光のカーフ幅は、約２ミクロン〜１５ミクロンの範囲内であるが、シリコンウェハのスクライビング／ダイシングでは、デバイス／シリコン界面で測定されたときに、好ましくは約６ミクロン〜１０ミクロンの範囲内である。
【００２７】
無機誘電体（例えば二酸化ケイ素）のイオン化を達成し、無機誘電体の直接的なアブレーションの前に下地の損傷によって引き起こされる層間剥離及び欠けを最小限に抑えるのに十分に高いレーザ強度を提供するなどの利益及び利点によって、レーザパラメータを選択することができる。また、パラメータは、正確に制御されたアブレーション幅（例えば、カーフ幅）及び深さと共に、産業用途に意味のあるプロセススループットを提供するように選択することができる。上述したように、ピコ秒ベース及びナノ秒ベースのレーザアブレーションプロセスと比較して、フェムト秒ベースのレーザは、このような利点を提供するのにはるかにより適している。しかしながら、フェムト秒ベースのレーザアブレーションのスペクトル内においてさえ、特定の波長が他よりも優れたパフォーマンスを提供する場合がある。例えば、一実施形態では、近紫外又は紫外範囲内の波長を有するフェムト秒レーザベースのプロセスは、近赤外又は赤外範囲内の波長を有するフェムト秒ベースのレーザプロセスよりもクリーンなアブレーションプロセスを提供する。このような特定の一実施形態では、半導体ウェハ又は基板のスクライビングに適したフェムト秒ベースのレーザプロセスは、約５４０ナノメートル以下の波長を有するレーザに基づく。このような特定の一実施形態では、約５４０ナノメートル以下の波長を有するレーザの、パルスは約４００フェムト秒以下が使用される。しかしながら、代替の一実施形態では、デュアルレーザ波長（例えば、赤外線レーザと紫外線レーザの組み合わせ）が使用される。
【００２８】
図１に戻り、対応する図２Ｃに目を向けると、半導体ウェハは次に、操作１０６でプラズマエッチングされる。図２Ｃに示されるように、プラズマエッチングの前線は、パターニングされたマスク２０２内のギャップを通って進む。本発明の一実施形態によると、半導体ウェハをエッチングする工程は、レーザスクライビングプロセスで形成されたトレンチ２１０を異方性エッチングする工程を含む。一実施形態では、異方性エッチングは、半導体ウェハ又は基板２０４上の裏面テープ２０９を露出させる。一実施形態では、プラズマエッチング操作は、スルーシリコンビア型のエッチングプロセスを採用する。一実施形態では、従来のボッシュ型の堆積／エッチング／堆積プロセスが、基板を貫通してエッチングするために使用することができる。一般的に、ボッシュ型のプロセスは、堆積（例えば、ポリマー堆積）、指向性衝撃エッチング、及び等方性化学エッチングの３つのサブステップからなり、これはシリコンが貫通してエッチングされるまで、多くの反復（サイクル）を介して実行される。一実施形態では、半導体ウェハを異方性エッチングする工程は、裏面テープがエッチングされたトレンチの底部に露出されるまで、このような循環プロセスの反復を実行する工程を含む。
【００２９】
ボッシュプロセスの結果として、側壁２１２の表面は、図２Ｃに示されるように、粗いスカラップ構造をとる。これは、特に、リソグラフィによって画定されたエッチングプロセスが達成するものよりもはるかに粗い開放するトレンチを、レーザスクライビングプロセスが生成する効果である。このような粗いダイのエッジは、期待されるダイの破断強度よりも低くなる。また、ボッシュプロセスにおける堆積サブステップは、既にエッチングされた側壁を保護するためにフッ素リッチのテフロン（登録商標）系有機膜を生成し、これはエッチングの前線（エッチフロント）が進むのにつれて側壁から除去されない（一般的に、このようなポリマーは、異方性エッチングされたトレンチの底部から周期的に除去されるのみである）。
【００３０】
特定の一実施形態では、エッチングプロセスの間、半導体ウェハ２０４のシリコンの材料のエッチング速度は、毎分２５ミクロンよりも大きい。超高密度プラズマ源を、ダイの個片化プロセスのプラズマエッチング部分用に使用してもよい。このようなプラズマエッチングプロセスを行うのに適したプロセスチャンバの一例は、米国カリフォルニア州サニーベールのアプライドマテリアルズ（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ）から入手可能なＡｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。Ａｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムは、容量性及び誘導性ＲＦ結合を組み合わせ、これによって容量結合のみで可能であったものよりも、イオン密度及びイオンエネルギーをより独立して制御し、更に磁気強化による改善も提供される。この組み合わせは、イオン密度をイオンエネルギーから効果的に分離することを可能にし、これによって非常に低い圧力でさえ、高く、潜在的に損傷を与えるＤＣバイアスレベル無しで、相対的に高い密度のプラズマを達成することができる。複数のＲＦ源による構成はまた、非常に広いプロセスウィンドウをもたらす。しかしながら、シリコンをエッチングすることができる任意のプラズマエッチングチャンバを用いることができる。例示的な一実施形態では、基本的に正確なプロファイル制御と事実上スカラップの無い側壁を維持しながら、従来のシリコンのエッチング速度（例えば、４０μｍ以上）を約４０％上回るエッチング速度で単結晶シリコン基板又はウェハをエッチングするのに、ディープシリコンエッチングが使用される。特定の一実施形態では、スルーシリコンビア型のエッチングプロセスが使用される。エッチングプロセスは、一般的にフッ素系ガス（例えば、ＳＦ６、Ｃ４Ｆ６、Ｃ４Ｆ８、ＣＨＦ３、ＸｅＦ２）である反応ガス又は比較的速いエッチング速度でシリコンをエッチングすることができる任意の他の反応ガスから生成されたプラズマに基づく。
【００３１】
図２Ａ〜２Ｃを要約すると、ダイ個片化プロセスは、シリコン基板をきれいに露出させるようにマスク層、パッシベーション層、及びデバイス層を除去するための初めのレーザスクライビングに続いて、シリコン基板を貫通してダイシングするためのプラズマエッチングを含む。エッチングに対して、３つのサブステップ（すなわち、堆積、指向性衝撃エッチング、及び等方性化学エッチング）に基づき、シリコンが貫通してエッチングされるまで多くの反復（サイクル）を実行するボッシュプロセスを利用することができる。しかしながら、ボッシュプロセスの結果として、側壁面は、図２Ｃに示されるように、粗いスカラップ構造をとる。特に、レーザスクライビングプロセスは、典型的には、リソグラフィプロセスが達成するよりもはるかに粗い開放したトレンチを生成するので、側壁粗さは、他のシリコンエッチングプロセスと比較してはるかにより高くなる可能性がある。これは期待したダイの破断強度よりも低くなる。また、ボッシュプロセスにおける堆積サブステップは、既にエッチングされた側壁を保護するためのフッ素リッチのテフロン（登録商標）系有機膜を生成する可能性がある。
【００３２】
図１に戻って、対応する図２Ｄに目を向けると、異方性プラズマエッチング操作１０６の後に、集積回路は個片化された形態となる。その後、等方性化学的湿式又はプラズマエッチングが、操作１０８で側壁から基板（例えば、シリコン）の薄層を穏やかにエッチングすることによって側壁２１２を平滑化するために適用される。典型的な等方性プラズマエッチングは、好ましくは非重合性であるフッ素又は塩素系の化学物質を利用する。典型的な非重合プラズマエッチングの化学物質は、本質的にＮＦ３又はＳＦ６、Ｃｌ２又はＳｉＦ４からなり、炭化水素（例えば、ＣＨＦ３）又はフルオロカーボン（例えば、Ｃ４Ｆ８）を実質的に含まない。このようなプラズマエッチングの化学物質は、必要に応じて、更に酸化剤（例えば、Ｏ２）を含み、これによって基板２０４のエッチング速度を更に高めることができる。プラズマ等方性エッチングは、一般的に１〜９０秒以内であり、ダイの厚さに応じた他の適切なエッチングプロセスパラメータ（例えば、温度及び圧力）を有し、これによってデバイス層／Ｓｉ界面でのアンダーカットを最小化する。実施形態では、等方性エッチングは、異方性エッチングと同じチャンバ内で、例えば、異方性エッチング操作の終了直後に実行される。他の実施形態では、等方性エッチングは、別個のチャンバ（例えば、当技術分野で公知の下流プラズマ源を有する任意のチャンバ）内で実行される。実施形態では、高レートで比較的長い（例えば、１〜３分間）異方性エッチング内で使用される高いプラズマ電力は、ウェハを加熱するので、ウェハ温度は、等方性エッチングの開始時に比較的高く（例えば、８０〜１００℃）なる可能性がある。この高められたウェハ温度は、異方性エッチング直後に実行される等方性エッチングの等方性特性ならびにエッチング速度を向上させることが見出されている。等方性エッチング工程は、異方性エッチングによってダイの側壁上に堆積されたフッ素又はカーボンリッチのポリマー層を除去する。
【００３３】
図４を参照すると、プロセスツール４００は、複数のロードロック４０４が結合されたファクトリーインタフェース４０２（ＦＩ）を含む。クラスタツール４０６は、ファクトリーインタフェース４０２に結合される。クラスタツール４０６は、１以上のプラズマエッチングチャンバ（例えば、異方性プラズマエッチングチャンバ４０８及び等方性プラズマエッチングチャンバ４１４）を含む。レーザスクライブ装置４１０も又はクトリーインタフェース４０２に結合される。プロセスツール４００全体の設置面積は、一実施形態では、図４に示されるように、約３５００ミリメートル（３．５メートル）×約３８００ミリメートル（３．８メートル）であることができる。
【００３４】
一実施形態では、レーザスクライブ装置４１０は、フェムト秒ベースのレーザを収容する。フェムト秒ベースのレーザは、ハイブリッドレーザ・エッチング個片化プロセスのレーザアブレーション部分（例えば、上述したレーザアブレーションプロセス）を実行するのに適している可能性がある。一実施形態では、フェムト秒ベースのレーザに対してウェハ又は基板（又はそのキャリア）を移動させるために構成された可動ステージもまた、レーザスクライブ装置４００に含まれる。特定の一実施形態では、フェムト秒ベースのレーザもまた、移動可能である。レーザスクライブ装置４１０全体の設置面積は、一実施形態では、図４に示されるように、約２２４０ミリメートル×約１２７０ミリメートルであることができる。
【００３５】
一実施形態では、１以上のプラズマエッチングチャンバ４０８は、パターニングされたマスク内のギャップを貫通してウェハ又は基板をエッチングして、これによって複数の集積回路を個片化するように構成される。このような一実施形態では、１以上のプラズマエッチングチャンバ４０８は、ディープシリコンエッチングプロセスを行うように構成される。特定の一実施形態では、１以上のプラズマエッチングチャンバ４０８は、米国カリフォルニア州サニーベールのアプライドマテリアルズから入手可能なＡｐｐｌｉｅｄ  Ｃｅｎｔｕｒａ（商標名）  Ｓｉｌｖｉａ（商標名）Ｅｔｃｈシステムである。エッチングチャンバは、単結晶シリコン基板又はウェハの上又は中に収容された個別の集積回路を作成するために使用されるディープシリコンエッチング用に具体的に設計されてもよい。一実施形態では、高密度プラズマ源が、プラズマエッチングチャンバ４０８に含まれ、これによって高いシリコンエッチング速度を促進する。一実施形態では、複数のエッチングチャンバが、プロセスツール４００のクラスタツール４０６の部分に含まれ、これによって個片化又はダイシングプロセスの高い製造スループットを可能にする。
【００３６】
ファクトリーインタフェース４０２は、レーザスクライブ装置４１０を有する外部の製造施設とクラスタツール４０６との間をインタフェース接続するのに適した大気ポートであってもよい。ファクトリーインタフェース４０２は、ウェハ（又はそのキャリア）を格納ユニット（例えば、正面開口式カセット一体型搬送・保管箱（ＦＯＵＰ））からクラスタツール４０６又はレーザスクライブ装置４１０のいずれか又はその両方へ搬送するためのアーム又はブレードを備えたロボットを含むことができる。
【００３７】
クラスタツール４０６は、個片化の方法において機能を実行するのに適した他のチャンバを含むことができる。例えば、一実施形態では、追加のエッチングチャンバの代わりに、堆積チャンバ４１２が含まれる。堆積チャンバ４１２は、ウェハ又は基板のレーザスクライビングの前に、（例えば、均一なスピンオンプロセスによって、）ウェハ又は基板のデバイス層の上又は上方へのマスク堆積用に構成することができる。このような一実施形態では、堆積チャンバ４１２は、共形度係数（コンフォーマリティファクター）が約１０％以内の均一な層を堆積するのに適している。
【００３８】
実施形態では、等方性プラズマエッチングチャンバ４１４は、下流プラズマ源（例えば、本明細書の他の箇所に記載される等方性エッチング処理中に基板が収容されている処理チャンバの上流のある距離に配置される高周波マグネトロン又は誘導結合源）を採用している。実施形態では、等方性プラズマエッチングチャンバ４１４は、典型的な非重合性プラズマエッチング原料ガス（例えば、ＮＦ３又はＳＦ６、Ｃｌ２を又はＳｉＦ４、及び１以上の酸化剤（例えば、Ｏ２）のうちの１以上）を使用するように配管されている。
【００３９】
図５は、本明細書に記載される１以上のスクライビング法をマシンに実行させるための命令のセットを内部で実行することができるコンピュータシステム５００を示す。例示的なコンピュータシステム５００は、プロセッサ５０２、メインメモリ５０４（例えば、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）（例えば、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）又はラムバスＤＲＡＭ（ＲＤＲＡＭ）など）、スタティックメモリ５０６（例えば、フラッシュメモリ、スタティックランダムアクセスメモリ（ＳＲＡＭ）など）、及び二次メモリ５１８（例えば、データ記憶装置）を含み、これらはバス５３０を介して互いに通信する。
【００４０】
プロセッサ５０２は、１以上の汎用処理装置（例えば、マイクロプロセッサ、中央処理装置など）を表す。より具体的には、プロセッサ５０２は、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサなどであることができる。プロセッサ５０２は、１以上の特殊目的処理装置（例えば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサなど）であることも可能である。プロセッサ５０２は、本明細書に記載の操作及び工程を実行するための処理ロジック５２６を実行するように構成される。
【００４１】
コンピュータシステム５００は更に、ネットワークインターフェースデバイス５０８を含むことができる。コンピュータシステム５００は、ビデオディスプレイユニット５１０（例えば、液晶ディスプレイ（ＬＣＤ）、又は陰極線管（ＣＲＴ））、英数字入力装置５１２（例えば、キーボード）、カーソル制御装置５１４（例えば、マウス）、及び信号生成装置５１６（例えば、スピーカ）も含むことができる。  
【００４２】
二次メモリ５１８は、本明細書に記載の１以上の方法又は機能の何れかを具現化する１以上の命令セット（例えば、ソフトウェア５２２）を格納するマシンアクセス可能な記憶媒体（又は、より具体的には、コンピュータ可読記憶媒体）５３１を含むことができる。ソフトウェア５２２はまた、コンピュータシステム５００、メインメモリ５０４及びプロセッサ５０２（これらもまたマシン可読記憶媒体を構成している）によるその実行中に、メインメモリ５０４内及び／又はプロセッサ５０２内に、完全に又は少なくとも部分的に常駐することもできる。ソフトウェア５２２は更に、ネットワークインターフェースデバイス５０８を介してネットワーク５２０上で送信又は受信されることができる。
【００４３】
マシンアクセス可能な記憶媒体５３１は、例示的な一実施形態では単一の媒体であることが示されているが、用語「マシン可読記憶媒体」は、１以上の命令セットを格納する単一の媒体又は複数の媒体（例えば、集中型又は分散型データベース、及び／又は関連するキャッシュ及びサーバ）を含むように解釈されるべきである。用語「マシン可読記憶媒体」はまた、マシンによる実行用命令セットを格納又はエンコードすることができ、本発明の１以上の方法の何れかをマシンに実行させる任意の媒体を含むようにも解釈されるべきである。したがって、用語「マシン可読記憶媒体」は、固体メモリ、光・磁気メディア、及び他の持続性のマシン可読記憶媒体を含むが、これらに限定されないように解釈されるべきである。
【００４４】
なお、上記の説明は例示的なものであって限定的なものではないことを意図していることを理解すべきである。例えば、図中のフロー図は、本発明の特定の実施形態によって実行される操作の特定の順序を示しているが、そのような順序は必要とされない（例えば、代替の実施形態は、異なる順序で操作を実行する、特定の操作を組み合わせる、特定の操作を重複させる等ができる）ことを理解すべきである。更に、上記の説明を読んで理解することにより、当業者にとって多くの他の実施形態が明らかとなるであろう。本発明は特定の例示的な実施形態を参照して説明したが、本発明は上記実施形態に限定されるものではなく、添付の特許請求の範囲の趣旨及び範囲内で修正及び変更して実施することができることが認識されるであろう。したがって、本発明の範囲は、添付の特許請求の範囲を参照して、そのような特許請求の範囲が権利を認める均等物の全範囲と共に決定されるべきである。
【図１】
2015524613.tif 000003
【図２Ａ】
2015524613.tif 000004
【図２Ｂ】
2015524613.tif 000005
【図２Ｃ】
2015524613.tif 000006
【図２Ｄ】
2015524613.tif 000007
【図３】
2015524613.tif 000008
【図４】
2015524613.tif 000009
【図５】
2015524613.tif 000010
【国際調査報告】
2015524613.tif 000011
2015524613.tif 000012