(57)【要約】  本発明は、画像センサ、より具体的には時間遅延積分線形センサまたはＴＤＩセンサに関する。  本発明によれば、センサは、フォトダイオードの行であって、当該フォトダイオードに隣接するゲートの行と交互に配置されているフォトダイオードの行を含む。ゲート同士は非対称であって一方の側でフォトダイオードに隣接し、他方の側には別のフォトダイオードに向かって延在する狭いゲートフィンガー部（２０）を有している。フィンガー部は幅が極めて狭いため、指向性を有する電荷の転送を許す。２個の連続的なフォトダイオード（ＰＨ１ｉ、ＰＨ２ｉ）の間に２個のゲート（Ｇ２Ｂｉ、Ｇ２Ａｉ）が存在し、当該２個のゲートは当該２個のフォトダイオードに隣接しており、第１のゲートの狭いフィンガー部は第１のフォトダイオードに向けられ、第２のゲートの狭いフィンガー部は第２のフォトダイオードに向けられている。センサ内での電荷の転送方向は、第１のゲートまたは第２のゲートのいずれかを中性化することにより選択してもよく、他方のゲートは変動する電位を受け取って、あるフォトダイオードから別のフォトダイオードへ電荷の転送を可能にする。
2015524159.tif 000002
【特許請求の範囲】
【請求項１】
電荷転送を利用する画像センサであって、フォトダイオードの行であって、前記フォトダイオードに隣接するゲートの行と交互に配置されているフォトダイオードの行を有し、前記ゲートが第１の種類の導電性の半導体能動層領域（１２）を覆い、前記フォトダイオードが、前記能動層の基準電位に接続された第１の種類の個別の表面領域（１６）に覆われている第２の種類の導電性の個別の領域（１４）により前記能動層内に形成されていて、前記ゲートが、上流側と下流側との間で非対称性を示し、一方の側でフォトダイオードに隣接し、他方の側に別のフォトダイオードに向かって延在する狭いゲートフィンガー部（２０）を有し、前記狭いフィンガー部が、第１の種類の導電性を有する不純物が表面領域よりも多く添加されかつ前記能動層の基準電位に接続された絶縁領域（１８）により互いに分離されている、センサにおいて、前記センサが、第１のフォトダイオードの行に属する第１のフォトダイオード（ＰＨ１ｉ）と、第２のフォトダイオードの行に属する第２のフォトダイオード（ＰＨ２ｉ）の両方に隣接する少なくとも２個の独立なゲート（Ｇ２Ａｉ、Ｇ２Ｂｉ）を含み、前記２個のゲートのうち第１のゲートの狭いフィンガー部が前記第１のフォトダイオードに向かって延在し、第２のゲートの狭いフィンガー部は前記第２のフォトダイオードに向かって延在しており、前記２個のゲートは互いに別々に制御可能であることを特徴とする画像センサ。
【請求項２】
前記第１のゲートに一連の電位を印加して前記第１のゲートの下側における電荷の保存および転送を可能にすると同時に、電荷積分の１周期にわたり前記第２のゲートの電位を固定値に維持しながら、前記第２のゲートの下側における電荷の保存および転送を阻止する手段と、前記第１と第２のゲートの役割を入れ替える、すなわち前記第１のゲートの電位を固定値に維持しながら、前記第２のゲートに一連の電位を印加する手段とを含前記第１のゲートの電位を固定値に維持することを特徴とする、請求項１に記載のセンサ。
【請求項３】
第１または第２のゲートに印加された一連の電位が、第１の積分周期（Ｔｉｎｔ／２）にわたり前記ゲートの下側における電荷の保存を阻止する電位を印加し、次いで前記ゲートの特定の行に短いパルスを印加することで、前記ゲートの下側に、前記ゲートの下側まで前記ゲートに隣接する前記フォトダイオードから電荷の放出を可能にする電位井戸を形成することを含むことを特徴とする、請求項２に記載のセンサ。
【請求項４】
前記２個の非対称ゲートが行方向に横並びに配置されていることを特徴とする、請求項１〜３のいずれか１項に記載のセンサ。
【請求項５】
前記第２のゲートが、前記第１のゲートの両側に幾何学的に配置された２個の部分に分割され、同時に制御可能なように互いに電気的に接続されていることを特徴とする、請求項１〜４のいずれか１項に記載のセンサ。
【請求項６】
前記２個のゲートの各々を、他方のゲートの一部と交互に配置された少なくとも２個の部分に分割して、前記ゲートの一部が互いに電気的に接続されていて、各部が少なくとも１個の狭いフィンガー部を含んでいることを特徴とする、請求項５に記載のセンサ。
【請求項７】
時間遅延電荷積分センサであって、複数の行の同一ランクのピクセル内の画像点により生成された電荷を合算することにより、複数のピクセル行からなる同一の画像ラインを連続的に観察することを目的としており、１積分周期にわたりランクｉのピクセルの照射により生成された電荷を、前記周期の開始時点で先行または後続するランクのピクセルから受け取った電荷に加算する、ことを特徴とする、請求項１〜６のいずれか１項に記載の画像センサ。
【請求項８】
前記フォトダイオードの各々の中心に配置されて、前記フォトダイオードに隣接するゲートの一部の最上部で受光された光を前記フォトダイオードの方へ誘導する、個別の矩形マイクロレンズを含んでいることを特徴とする、請求項１〜７のいずれか１項に記載の画像センサ。
【請求項９】
各フォトダイオードの最上部に、前記フォトダイオードの上方の中心に配置されたアセンブリを形成し、前記フォトダイオードの最上部および前記フォトダイオードに隣接する前記ゲートの一部の最上部で受光された光を前記フォトダイオードの方へ誘導する少なくとも２個の並置された正方形マイクロレンズを含んでいることを特徴とする、請求項１〜７のいずれか１項に記載の画像センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像センサ、より具体的には信号時間遅延および積分に基づくセンサ（またはＴＤＩセンサ：時間遅延積分線形センサ）に関し、観察対象シーンの点のラインからなる画像が、当該シーンの同一ラインを連続的に観察している複数の感光性の行により、当該センサの前を当該シーンが当該行に対し垂直に進行するに従い取得された連続的な画像を追加することにより再構成される。
【背景技術】
【０００２】
当該センサは例えば、衛星により地球を観測するシステムに用いられる。これらは、複数の平行な感光性ピクセルの行を含み、複数の行の制御回路のシーケンス設定（露光時間制御、次いで光生成電荷の読み取り）が、センサの全ての行が観察対象シーンの単一のラインを観察するように、シーンとセンサの相対的な進行に関して同期されている。生成された信号は次いで、観察対象ラインの各点について１個１個の位置毎に合算される。
【０００３】
理論上の信号／ノイズ比率は、センサの行の個数Ｎの二乗根の比率分改善される。この個数は、用途（工業試験、地球観測、パノラマ歯科用Ｘ線またはマンモグラフィ）に応じて、数行から１００行程度に至ることができる。
【０００４】
また、複数の行からの信号の合算から生じる平均化の結果、同一行のバーのピクセルの感度の不均一性、およびピクセルの暗電流内の不均一性が減少される。
【０００５】
電荷転送を利用する画像センサ（電荷結合素子またはＣＣＤセンサ）において、１個１個の位置毎の信号の合算は、シーンとセンサの相対的な移動に同期して、生成されて先行するピクセル行に蓄積された電荷を１ピクセル行に全て移し替えることにより、読み取りノイズ無しに自然に生じる。観察対象画像ラインにより生成された電荷をＮ倍蓄積しているピクセルの最後の行を読み取ることができる。
【０００６】
ＣＣＤ画像センサの標準的な技術は、高電源電圧を使用し、かつ大量の電力を消費する。当該技術は、多結晶シリコンの、隣接して相互に重なり合うゲートの利用に基づく。
【０００７】
画像センサの技術はその後、トランジスタを利用する能動ピクセルを備えたセンサを目指して発展しており、一般にＣＭＯＳ（相補型金属酸化膜半導体）技術を利用して製造されるため、簡潔のため以下ではＣＭＯＳセンサと称する。当該ＣＭＯＳセンサでは、読み取り回路またはレジスタに向けて１行ずつ電荷を転送することはもはや行われないが、光生成された電荷を集めてそれらを直接電圧または電流に変換するトランジスタを備えた能動ピクセルが存在する。センサの複数の行は従って、行が受光した照射を表す電圧または電流を連続的に供給する。当該構造では、ノイズ無しに電流または電圧の合算を行うことはできない。従って、時間遅延電荷積分線形センサの製造が困難である。但し製造技術は簡単であり、電力消費が少なく、かつ低電圧で動作する。
【０００８】
しかしながら、ＣＭＯＳ時間遅延電荷積分線形センサを製造する試みがなされてきた。
【０００９】
特に、スイッチトキャパシタの利用が試みられ、連続的に受け取った電流を積分することにより、１列の複数のピクセルから受け取った電荷を同一キャパシタに蓄積する（米国特許第６９０６７４９号明細書、国際公開第０１２６３８２号パンフレット）。
【００１０】
提案された別の解決策は、ピクセル行から到達した信号をデジタル値に変換して、連続するＮ行からの同一ランクｊのピクセルに対応するデジタル値を蓄積するランクｊのアキュムレータレジスタ内の行のランクｊのピクセルに対応するデジタル値を合算するものである（仏国特許第２９０６０８０号明細書）。
【００１１】
ピクセル内での電荷の蓄積を利用する解決策も、例えば米国特許出願公開第２００８／０２１７６６１号明細書に提案されている。これらは、ＣＭＯＳ技術で画像センサを製造するために必須の技術よりも複雑な技術を用いる。さもなければ、電荷転送の間に消失が生じる。
【００１２】
仏国特許第２９６０３４１号明細書において、ＣＭＯＳ技術を利用し、ゲートとフォトダイオードを交互に配置した多結晶シリコンの単一ゲートレベルを備えたセンサが提供されている。その構造は、電荷が一方向または逆方向に無秩序に動くのを避けるように全ての電荷に共通の転送方向を限定すべくゲートの非対称に依存している。この意図的な非対称性により、非対称性により限定される方向とは逆向きの電荷転送方向は選択できない。しかし、いくつかの用途ではユーザは電荷の蓄積方向を反転可能にしたいと望むであろう。これは例えば、ＴＤＩモードで動作し、かつ画像に対するセンサの向きを反転させることなく走査の両方向で機能できなければならないスキャナに当てはまる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第６９０６７４９号明細書
【特許文献２】国際公開第０１／２６３８２号
【特許文献３】仏国特許発明第２９０６０８０号明細書
【特許文献４】米国特許出願公開第２００８／０２１７６６１号明細書
【特許文献５】仏国特許発明第２９６０３４１号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、ＣＭＯＳ技術回路と互換な技術、特に電荷蓄積または転送ゲート用の多結晶シリコンの単一のゲートレベルだけを用いる技術を用いて、電荷転送を利用する構造の原理に従い動作するが、但し電荷の転送方向の選択を可能にするセンサを製造する簡単な解決策を提供することである。
【課題を解決するための手段】
【００１５】
本発明によれば、電荷転送を利用する画像センサを提供し、当該センサは、フォトダイオードの行であって、当該フォトダイオードに隣接するゲートの行と交互に配置されているフォトダイオードの行を備え、当該ゲートは第１の種類の導電性の能動層領域を覆い、当該フォトダイオードは、能動層の基準電位に接続された第１の種類の個別の表面領域に覆われている第２の種類の導電性の個別の領域により当該能動層内に形成されていて、ゲート同士は非対称であって一方の側でフォトダイオードに隣接し、他方の側には別のフォトダイオードに向かって延在する狭いゲートフィンガー部を有し、当該狭いフィンガー部は、第１の種類の導電性を有する不純物が表面領域よりも高濃度に添加されかつ能動層の基準電位に接続された絶縁領域により互いに分離されていて、当該センサは、第１のフォトダイオードの行に属する第１のフォトダイオードと、第２のフォトダイオードの行に属する第２のフォトダイオードの両方に隣接する少なくとも２個の独立なゲートを含み、当該２個のゲートのうち第１のゲートは自身の狭いフィンガー部が第１のフォトダイオードに向かって延在し、第２のゲートの狭いフィンガー部は第２のフォトダイオードに向かって延在しており、当該２個のゲートは互いに別々に制御可能であることを特徴とする。
【００１６】
「非対称」ゲートという用語は、上流側（電荷を受け取る側）と下流側（電荷を供給する側）の間に非対称性があるという事実を意味するものと理解されたい。電荷の移動方向に平行な軸に関して対称性があってもよい。
【００１７】
フィンガー部は、ゲートの本体に印加されたのと同一の電位がフィンガー部に印加されているにもかかわらず、フィンガー部の下側の電位がゲートの本体の下側よりも局所的に低いように、これらフィンガー部の下側における能動層の電位がフィンガー部の両側における不純物が添加された絶縁領域の存在による影響を受けるべく充分に狭い。
【００１８】
より低い電位とは、本体の下側の電位に対してフィンガー部の下側における能動層内に電位障壁が形成されることを意味するものと理解されたい。より低い電位により形成される電位障壁という概念は、保存された電荷が電子であるという事実に基づいている。実際、簡便のため（かつ一般には実際にそうであるため）、能動層がｐ型であり、光生成された電荷が電子であって孔ではなく、従ってより低い電位がより高い電位に対して電子の電位障壁を構成するものと仮定する。
【００１９】
以後の説明では、センサがｐ型の能動層で作られ、フォトダイオードが電子をｎ型の個別領域に保存し、狭いフィンガー部を分離する表面領域および不純物添加領域がｐ型であるものと考える。
【００２０】
低い電位が印加された所与のゲートの下側に所与の時点で存在する電荷は、フォトダイオードが存在する上流側、すなわちフィンガー部を含むゲートの側である上流側に向かって流れることができない。実際、電荷は、絶縁領域が存在するためゲートのフィンガー部間を流れることができず、また当該領域によりフィンガー部の下側で電位が誘導されるため当該フィンガー部の下側を流れることもできない。電荷は、フィンガー部を一切含んでいないゲートの側を経由して蓄積ゲートの下流にあるフォトダイオードに向かってしか流れることができない。こちらの側では、ゲートは下流のフォトダイオードの表面ｐ領域と直接隣接している。
【００２１】
逆に、ゲートは、自身に高い電位が印加されている場合、すぐ上流にあるフォトダイオードから、終端がフォトダイオードに直接隣接しているフィンガー部を通って到達した電荷を受け取ることができる。第１および第２のゲートでは上流側と下流側が入れ替わる。
【００２２】
センサは好適には、第１のゲートに一連の電位を印加して第１のゲートの下側における電荷の保存および転送を可能にすると同時に、電荷積分の１周期にわたり第２のゲートの電位を固定値に維持しながら、後者の下側における電荷の保存および転送を阻止する手段と、第１と第２のゲートの役割を入れ替える、すなわち第１のゲートの電位を固定値に維持しながら、第２のゲートに一連の電位を印加する手段とを含んでいる。
【００２３】
センサは、２個の主モードに従い動作可能である。
【００２４】
第１のモードでは、（フォトダイオードではなく）ゲートを用いて積分周期にわたり電荷を保存する。２段階での電荷転送の場合、積分の１半周期にわたりピクセルの列方向（電荷の転送方向）のゲートが一つ置きに高電位に保持され、他のゲートは低電位に保持される。次いで、第２の積分半周期中は役割が入れ替わる。しかし、自身の狭いフィンガー部が上流方向に向けられたゲートだけが当該シーケンスを通される。自身の狭いフィンガー部が下流方向に向けられたゲートは低電位に維持されるため、電荷を受け取ることも通過させることもできない。
【００２５】
第２の実施形態では、積分周期にわたり電荷を保存するのにフォトダイオードを用いる。ゲートは積分周期にわたり低電位に保持され、電荷を保存することも通過させることもできない。フォトダイオードに保存された電荷は、各積分半周期（２段階の電荷転送の場合）の終了時点でゲートの特定の行に印加される短い正のパルスにより転送される。当該パルスは列方向（電荷の転送方向）のゲートに一つ置きに印加され、各積分半周期でゲートの役割が入れ替わる。ここでもまた、自身の狭いフィンガー部が上流の方向に向けられたゲートだけが当該シーケンスの電位を受け取る。自身の狭いフィンガー部が下流方向に向けられたゲートは低電位に維持されるため電荷を受け取ることも通過させることもできない。
【００２６】
２個の非対称ゲートは好適には行方向に、フォトダイオードが当該方向で２個のゲートの全長にわたり延在するように横並びに配置されている。
【００２７】
第２のゲートは、第１のゲートの両側に幾何学的に配置された２個の部分に分割され、同時に制御可能なように互いに電気的に接続されていてよい。
【００２８】
代替的に、２個のゲートの各々を、他方のゲートの一部と交互に配置された少なくとも２個の部分に分割して、各部が少なくとも１個の狭いフィンガー部および互いに電気的に接続された同一ゲートの一部を含むようにしてもよい。
【００２９】
好適には、ゲートの行に隣接するフォトダイオードの行のフォトダイオードの表面積は、当該フォトダイオードに隣接する当該行の２個のゲートの表面積より大きい。この場合、フォトダイオードは積分周期にわたり電荷を保存し、ゲートの下側における蓄積はゲートに印加された短い転送パルスの持続期間中でしか生じない。
【００３０】
センサは好適には、フォトダイオードの各々の中心に配置され、フォトダイオードに隣接するゲートの一部の最上部で受光された光をフォトダイオードの方へ誘導する別々の矩形マイクロレンズ（または２個もしくは複数個の正方形マイクロレンズ）を含んでいてよい。
【００３１】
画像センサは、時間遅延電荷積分多重線形センサ（ＴＤＩセンサ）であって、複数の行の同一ランクのピクセル内の画像点により生成された電荷を合算することにより、複数のピクセル行からなる同一の画像ラインを連続的に観察することを目的としており、１積分周期にわたりランクｉのピクセルの照射により生成された電荷を、当該周期の開始時点で先行または後続するランクのピクセルから受け取った電荷に加算する。
【００３２】
本発明の他の特徴および利点は、添付の図面を参照しながら以下に述べる詳細説明を精査することにより明らかになろう。
【図面の簡単な説明】
【００３３】
【図１】電荷転送を利用するマトリクス画像センサの一般的な構造を示す。
【図２】本発明による、ゲートと当該ゲートに隣接するフォトダイオードとが交互に配置された形状のピクセル列の構成の上面図を示す。
【図３】図２のラインＩＩＩ−ＩＩＩに沿った立面断面図を示す。
【図４】図２のラインＩＶ−ＩＶに沿った立面断面図を示す。
【図５】半導体内における連続的な電位の線図を示す。
【図６】ゲートの変形実施形態を示す。
【図７】ゲートの変形実施形態を示す。
【図８】各フォトダイオードの上方にマイクロレンズが配置されたピクセルの列を示す。
【図９】各フォトダイオードの上方にマイクロレンズが配置されたピクセルの列を示す。
【発明を実施するための形態】
【００３４】
図１に、電荷転送を利用する画像センサの一般的なアーキテクチャを見ることができる。センサは、Ｐ個の感光性ピクセルのＮ行のマトリクスＭＴを含んでいる。行のランクがｉで列のランクがｊであるピクセルＰｉ，ｊの照射から生じた電荷が積分周期Ｔｉｎｔにわたり当該ピクセル内で積分される。次いで、当該電荷は行のランクｉ＋１である次行および同一ランクｊの列のピクセルに転送される。列方向（図内の垂直方向）の隣接ピクセルが電荷転送機能を有する垂直シフトレジスタとして配置されている。
【００３５】
センサはＮ×Ｐ個の画像点の連続的な画像を供給するマトリクスセンサ、またはＮ行のピクセルにより観察および蓄積されるＰ個の点の線形画像を供給する多重線形ＴＤＩセンサであってよい。
【００３６】
両方のケースにおいて、列内のピクセルは垂直シフトレジスタとして機能するが、第２のケースだけにおいて、一方では当該ピクセル内で１積分周期Ｔｉｎｔにわたり光生成された電荷が、他方では先行するピクセルから到達した電荷が、各ピクセル内で蓄積される。
【００３７】
センサが時間遅延電荷積分線形センサである場合、Ｎ×Ｐ個のピクセルに含まれる電荷は各積分周期Ｔｉｎｔ終了後には読み取られず、Ｎ個の連続的な積分周期にわたり列のＮ個のピクセルにより読み取られた電荷が、センサの前を画像が前進しながら通過するのと同期して蓄積される。Ｎ行のピクセルの各々は、センサに対して画像が前進しながら通過する間に、同一画像ラインを連続的に観察する。観察対象である画像ラインに対応するランクｉの行で積分される電荷は、当該ピクセル行において、先行する積分周期にわたり同一画像ラインを観察した先行するｉ−１行により以前に読み取られた電荷に合算される。Ｎ個の積分周期の終了時点で、ピクセルの最後の行は、同一画像ラインを観察した全ての行により集められた電荷の合算を含んでいる。当該行は、各列の底部におけるサンプリング回路およびこれに続く１個以上のアナログ／デジタル変換回路（ＣＭＯＳ技術を利用）を含む読み取り回路ＣＬにより、各周期Ｔｉｎｔの終了時点で読み取られる。
【００３８】
図２の上面図は、本発明によるピクセルの列の構造を示す。隣接する２個のピクセルＰｉ，ｊ、Ｐｉ＋１，ｊを示す。２段階の電荷転送を行う構成において、各ピクセルは、
−  ２個のフォトダイオード、
−  当該２個のフォトダイオードの間に配置されていて当該２個のフォトダイオードに隣接するゲート、および
−  １個のフォトダイオードと、先行また後続するピクセルに最も近いフォトダイオードとの間に配置されたゲートであって、当該２個のフォトダイオードに隣接するゲートを含んでいる。
【００３９】
電荷転送はまた、３段階またはさらには４段階で行われてもよく、この場合、１ピクセル毎に３または４個のフォトダイオード、すなわち各段階で１個のフォトダイオードおよび当該フォトダイオードの一方の側に隣接するゲートが各々存在する。
【００４０】
本発明を、２段階転送の場合についてより正確に記述するが、原理的には３または４段階の転送でも同じである。
【００４１】
従って、図２に示す例において、ピクセルＰｉ，ｊは、第１のフォトダイオードＰＨ１ｉ、第２のフォトダイオードＰＨ２ｉ、当該２個のフォトダイオードの間に配置されたゲートＧ２Ａｉ、Ｇ２Ｂｉ、および当該ピクセルの第１のフォトダイオードＰＨ１ｉと、ランクｉ−１の先行ピクセルの第２のフォトダイオードＰＨ２ｉ−１との間に配置されたゲートＧ１Ａｉ、Ｇ１Ｂｉを含んでいると考えられる。
【００４２】
第２のフォトダイオードＰＨ２ｉは更に、次のピクセルの一部を形成すると共に次のピクセルの第１のフォトダイオードＰＨ１ｉ＋１に隣接する２個のゲートＧ１Ａｉ＋１、Ｇ１Ｂｉ＋１に隣接している。最後に、ピクセルＰｉ＋１，ｊに対して、フォトダイオードＰＨ１ｉ＋１およびフォトダイオードＰＨ２ｉ＋１の両方に隣接する別のフォトダイオードＰＨ２ｉ＋１およびゲートＧ２Ａｉ＋１、Ｇ２Ｂｉ＋１が存在する。
【００４３】
ピクセルのマトリクスはこのように、２行のフォトダイオードの間に交互に配置されたフォトダイオードの行およびゲートの行からなる。ゲートは２行のフォトダイオードに隣接している。ゲートの同一行内に、各フォトダイオードに対して、互いに独立に制御される２個の別々のゲート（例：Ｇ１ＡｉおよびＧ１Ｂｉ）が存在する。行がＰ個のピクセルを含んでいれば、ゲートの各行にが２Ｐ個のゲートが存在する。
【００４４】
図２の上面図に見られるように、ゲートの形状は非対称である。例えばゲートＧ２Ｂｉを考慮すれば、ゲートの一方の側はその全長さに沿って第１のフォトダイオード（ＰＨ１ｉ）に隣接している。反対側は第２のフォトダイオード（ＰＨ２ｉ）に、第２のフォトダイオードに向かって延在する終端の狭いゲートフィンガー部２０の分だけ隣接している。ゲートの残りの部分は半導体領域１８により第２のフォトダイオードから分離されている。半導体領域１８は、ｐ型不純物が高濃度に添加されている（高濃度の不純物添加をｐ＋の表記で象徴）。
【００４５】
ここで、「狭いフィンガー部」という表現は、フィンガー部の幅が、ゲートに印加された電位だけでなく領域１８の電位にも当該フィンガー部の下側の半導体内の電位が影響される程度に充分小さいことを意味する。狭いフィンガー部の外側のゲートの下側の電位は領域１８の電位には影響されないが、ゲートに印加された電位だけで定まる。
【００４６】
本発明によれば、第１のフォトダイオード（例えばＰＨ１ｉ）と第２のフォトダイオード（例えばＰＨ２ｉ）の間に配置された２個のゲートのうち１個が第１のフォトダイオードに向けられた狭いフィンガー部を有しているが、他方のゲートは第２のフォトダイオードに向けられる狭いフィンガー部を有している。ここで、Ｇ２Ｂｉの狭いフィンガー部は第１のフォトダイオードに向けられ、Ｇ２Ａｉのフィンガー部は第２のフォトダイオードに向けられている。
【００４７】
動作は、以下の通りである。図の最上部から図の最下部の方へ、すなわち第１のダイオードＰＨ１ｉまたはＰＨ１ｉ＋１から第２のダイオードＰＨ２ｉ、ＰＨ２ｉ＋１の方へ電荷を転送したい場合、左側のゲートの全部（Ｇ１Ａｉ、Ｇ２Ａｉ、Ｇ１Ａｉ＋１、Ｇ２Ａｉ＋１）は電位を低値に維持することにより無効化され、右側のゲートは電荷の転送を許すシーケンスにより有効化される。当該シーケンスは、低値（電源の低電位０ボルト）と高値（電源の高電位Ｖｄｄ）の間でゲートの電位を切り替えるものである。当該シーケンスについて以下により正確に記述する。
【００４８】
全てのゲートＧ１Ｂは、第１の積分半周期の終了時点で当該低電位と当該高電位を交互に受け取るべく互いに接続されている。同様に、全てのゲートＧ２Ｂは、第２の積分半周期の終了時点で転送パルスを受け取るべく互いに接続されている。
【００４９】
逆方向に電荷を転送すべく、左側のゲート（ＧＡ）上で電位を切替えて、右側のゲート（ＧＢ）は電位を低値に維持することにより中性化されている。ゲートＧ１Ａは互いに接続されているが、ゲートＧ１Ｂからは独立している。同様に、ゲートＧ２Ａは互いに接続されているが、ゲートＧ２Ｂからは独立している。
【００５０】
電荷の転送は従って、フィンガー部が上流方向に向けられたゲートを通って上流方向から下流方向に向かって生じる。所与の転送方向が選択されたならば、フィンガー部が上流方向に向けられたゲートが使用され、フィンガー部が下流方向に向けられたゲートは中性化されなければならない。
【００５１】
図３、４にセンサの構造の断面図を示す。図３は、図２の線ＩＩＩ−ＩＩＩに沿って狭いフィンガー部２０を切った断面図である。図４は、図２の線ＩＶ−ＩＶに沿った横断面であるが、ゲートとフォトダイオードの間にはフィンガー部がなくｐ＋領域１８だけがある。
【００５２】
ピクセルは、上部が能動型で低濃度の不純物が添加されたエピタキシャル半導体層１２である半導体基板１０に形成されている。本例では、基板は高濃度不純物が添加されたｐ＋＋型であり、能動エピタキシャル層はｐ−型である。エピタキシャル層がｎ型であれば、フォトダイオードおよびゲートに印加された電位の符号と合わせて、全ての種類の導電性を反転させる必要があろう。基板は原理的にエピタキシャル層と同種の導電性を有しているが、逆の種類であってもよい。
【００５３】
ゲートは多結晶シリコンゲートであって、薄い絶縁層１３（シリコン酸化物または窒化物）によりエピタキシャル層１２から絶縁されている。フォトダイオードは「ピン止め」フォトダイオードであり、すなわち、ｐ型のエピタキシャル層１２（全てのピクセルの全てのフォトダイオードに共通の能動層）、２個の転送ゲート間のエピタキシャル層に拡散されてｎ型の個別領域１４、およびエピタキシャル層よりも高濃度に不純物が添加されていて個別領域１４を覆い、固定電位に保持されたｐ型の表面個別領域１６を含む多層フィルムにより形成されている。照射により生成された電子は、ｎ領域とエピタキシャルｐ層の間の接合部に形成された電位井戸に蓄積可能である。
【００５４】
図４のみに示すＰ＋型不純物が添加された領域１８は、表面領域１６よりも高濃度に不純物が添加されている。当該領域には、能動層１２の電位である基準低電位が印加されている。当該領域は表面領域に隣接し、表面領域の電位を当該電位に合わせる。
【００５５】
青色における感度の向上に望ましいように表面領域１６が極めて浅い場合、領域１８は好適には領域１６よりも深い。
【００５６】
ピクセル列は、異なる列のピクセル間での電荷転送を一切阻止する絶縁域ＳＴＩ（シリコン酸化物または他の絶縁体）により分離されている。
【００５７】
図５に、能動層内で、電荷の保存および転送が行われる深さ、すなわち能動層の最上面の僅かに下側の電位の線図を示す。
【００５８】
動作の様々な段階における電位を示しており、ゲートに適用された所与の電位について、狭いフィンガー部の下側で電位が、フィンガー部が狭いことに効果的に起因して、ゲートの残りの部分の下側の電位とは同一ではないことを考慮している。より正確には、ゲートに印加され、従った当該ゲートの狭いフィンガー部に印加された所与の電位について、狭いフィンガー部を囲むｐ＋領域１８の低電位により生じた影響は、ゲートの残りの部分の下側における半導体の電位に対して狭いフィンガー部の下側における半導体の電位を減少させる傾向があるが、ｐ＋領域における程には減少させない。通常の慣例に従えば、増大しつつある電位は、電子の電位井戸および電位障壁を明確にすべく下方へ導かれる。
【００５９】
例示する電位線図は、図２の切断線Ｖ−Ｖに沿った電位の変動に対応しており、切断線Ｖ−Ｖは分かり易くするために当該線図より上に示す。
【００６０】
２個の動作モード、すなわち
−  積分周期にわたり電荷がゲートの下側に蓄積されるモードであって、この場合、第１の積分半周期にわたり高電位が列方向（電荷の転送方向）のゲートに一つ置きに印加され、当該高電位が対象ゲートの下側に電位井戸を生成し、他のゲートは低電位を受け取り、第１の積分半周期の終了時点でゲートの役割が入れ替わり、高電位のゲートが低電位を受け取り、その逆も生じ、自身の狭いフィンガー部を上流に向けられたゲートだけが当該シーケンスの対象となり、他のゲートは固定された低電位を受け取るが、電荷を受け取ることも電荷を通過させることもできないモードと、
−  積分周期にわたり電荷がゲートの下側ではなくフォトダイオード内に蓄積され、ゲートは短時間の転送動作中に電荷を一時的に保存するだけであるモードとが可能である。
【００６１】
図５は第２のモードに対応し、かつ２段階の動作に対応しており、すなわち略正方形の形状をなす各ピクセルが２個のフォトダイオードを含み、積分周期が２個の積分半周期に分割されて各半周期の後で電荷が部分的に転送されることを意味する。センサが、ピクセルが３または４個のフォトダイオードを含む略正方形の形状をなす状態で、３または４段階で動作することを想起されたい。
【００６２】
図５は、図２の最上部から最下部への電荷転送に対応しており、すなわち右側ゲートＧ１Ｂ、Ｇ２Ｂが当該ゲートを通して転送を行うべく能動的に使用され、左側ゲートＧ１Ａ、Ｇ２Ａは中性化されている。
【００６３】
線図の各ステップに対して、能動チャネルの電位Ｖａｃｔを示しており、中性化された電位Ｖｎｅｕｔ（時間経過と共に変化しないが、中性化されたゲートの下側で電荷の通過を禁止する役割を果たす）も示している。
【００６４】
全ての中性化されたゲートＧ１Ａ、Ｇ２Ａは、全ての積分および電荷転送周期にわたり低電位に留まっている。当該ゲートの下側では電荷の蓄積または転送は一切生じ得ない。
【００６５】
電荷が存在しないと思われるフォトダイオード内の半導体の電位は、ｐ型の表面層が能動層の基準電位に保持されている事実により固定値を有する。空のフォトダイオードの基本電位を破線で示す。基本電位はフォトダイオード内の領域１２、１４、１６の不純物添加の度合に依存する。
【００６６】
電位は、持続期間が各々Ｔｉｎｔ／２である２段階に分割された１個の積分周期Ｔｉｎｔにわたり変動する。
【００６７】
図５の線図の第１の２行のグループは、初期時点０から時点Ｔｉｎｔ／２までの第１の積分半周期にわたる能動層の内部電位を表す。全てのゲートＧ１Ｂ、Ｇ２Ｂは低電位にあり（ゲートＧ１Ａ、Ｇ２Ａと同様）、電荷は全てのフォトダイオードの下側に形成された電位井戸内の光の影響下で段階的に蓄積される。当該井戸は、能動ゲートおよび中性化されたゲートに印加された低電位により閉じられる。これらはまた、ゲートの下側に形成された障壁よりも高い電位障壁を形成するｐ＋領域１８により閉じられる。最後に、これらはまた、ピクセルの列を互いに分離する絶縁領域ＳＴＩによっても閉じられる。
【００６８】
線図の第２の行のグループは、時点Ｔｉｎｔ／２−ε、すなわち第１の積分半周期Ｔｉｎｔ／２の終了直前における内部電位を表す。フォトダイオードは、当該期間にわたる照射により生成された全ての電荷を取得している。
【００６９】
第３の行のグループは、短い転送パルスを能動ゲートに一つ置きに印加した時点を表す。ここで、ゲートＧ１Ｂ（Ｇ１Ｂｉ、Ｇ１Ｂｉ＋１、等）は全て当該転送パルスを受け取るが、ゲートＧ２Ｂ（Ｇ２Ｂｉ、Ｇ２Ｂｉ＋１）は受け取らない。
【００７０】
転送パルスは、自身を受け取るゲートの下側で電位井戸を形成している高電位にある。フォトダイオードに隣接するゲートの下側で当該フォトダイオードに蓄積された電荷は当該ゲートに保存される。これは、ゲートＧ１ＢｉがフォトダイオードＰＨ１ｉから電荷を受け取るだけでなく、すく上流に配置されたピクセルのフォトダイオードＰＨ２ｉ−１からも（自身の狭いフィンガー部を通して）電荷を受け取ることを意味する。同様に、ゲートＧ１Ｂｉ＋１はフォトダイオードＰＨ２ｉから電荷を受け取ると共に、すぐ下流に配置されたピクセルのフォトダイオードＰＨ１ｉ＋１からも電荷を受け取る。
【００７１】
第４の行のグループは、時点Ｔｉｎｔ＋ε、すなわち短い転送パルスの終了直後における電位の状態を表す。ゲートＧ１Ｂの下側の電位は最初の低レベルに戻る。ゲートＧ１Ｂの下側に保存された電荷は、下流側の隣接フォトダイオードへ放出される。当該電荷は、狭いフィンガー部（ｐ＋領域１８が障壁を形成している）の下側しか通過できないため、上流のフォトダイオードに向かって行かないが、狭いフィンガー部の下側の電位はゲートの下側の残りの電位よりも低く、電荷は自然に下流方向に向けられる。従って、フォトダイオードＰＨ１（ＰＨ１ｉ、ＰＨ１ｉ＋１）だけが電荷を受け取り、フォトダイオードＰＨ２には電荷が無い状態が続く。
【００７２】
第５の行のグループは、新たな転送パルスの直前の時点Ｔｉｎｔ−εにおける第２の積分半周期の終了を表す。フォトダイオードＰＨ２ｉは、第２の積分半周期にわたり当該フォトダイオードを照射した結果生じた電荷で満たされているが、フォトダイオードＰＨ１ｉは同時に、当該半周期にわたりピクセルを照射した結果生じた電荷およびフォトダイオードＰＨ１ｉ、ＰＨ２ｉ−１から発せられた先行転送パルスの持続期間中に転送された電荷で満たされている。
【００７３】
第６の行のグループは、時点Ｔｉｎｔにおける第２の短い転送パルスの持続期間中の電位の状態を表す。ゲートＧ２Ｂの電位は、当該ゲートの下側に電位井戸を形成すべく高レベルに上げられている。ゲートＧ１Ｂの電位は変化しない。ゲートＧ２Ｂｉに隣接するフォトダイオードＰＨ１ｉ、ＰＨ２ｉからの電荷は、ゲートＧ２Ｂｉの下側を移動する。
【００７４】
最後に、第７の行のグループは、時点Ｔｉｎｔ＋εにおける、すなわち短い転送パルスの終了時点における電位の最終状態を表す。ゲートＧ２Ｂの電位は、低い状態に戻されている。電荷はフォトダイオードへ戻るが、電位障壁が狭いフィンガー部の下側で高く、ゲートの残りの部分の下側で低いため、上流から下流への一方向だけに移動する。フォトダイオードＰＨ２は、ゲートＧ２Ｂの下側に一時的に保存された電荷で満たされている。フォトダイオードＰＨ１には電荷が無い状態が続く。
【００７５】
当該最終状態態は、新たな積分周期の初期状態となる。フォトダイオードＰＨ２ｉに含まれる電荷は、（時点０で）フォトダイオードＰＨ２ｉ−１に既に含まれていた電荷、第１の積分半周期にわたりフォトダイオードＰＨ２ｉ−１、ＰＨ１ｉにより生成された電荷、および第２の積分半周期にわたりフォトダイオードＰＨ１ｉ、ＰＨ２ｉにより生成された電荷の合算である。フォトダイオードＰＨ１（ＰＨ１ｉ、ＰＨ１ｉ＋１）には当該初期状態の電荷が無い。
【００７６】
電荷転送の全体的な方向は左から右に向かうものであり、すなわち、積分周期Ｔｉｎｔの開始時点で上流にあるピクセルの第２のフォトダイオードＰＨ２ｉ−１に蓄積されていた電荷が、周期Ｔｉｎｔにわたり生成された電荷と共に、後続する積分周期の開始時点で次のピクセルの第２のフォトダイオードＰＨ２ｉに存在することになる。従って、電荷の右向き一方向の転送および、先行ピクセルに蓄積された電荷と現在のピクセル内で生成された電荷との合算の両方が生じ、これら全てがＴＤＩ型の動作を生じさせる。
【００７７】
ゲートＧＡ、ＧＢの役割を入れ替え、かつ信号の同一時間順序を保存することにより、転送方向が反転される。
【００７８】
シミュレーションの実行により、電位障壁ＢＰ１ｉ、ＢＰ２ｉの高さが狭いフィンガー部２０の幅に合わせて大幅に変動することが示される。典型的には、フィンガー部の幅が０．７マイクロメートル〜０．１マイクロメートルの範囲で変動するののに伴い０．５ボルト〜２．５ボルトの範囲で変動し得る。当該値は、使用するエッチング技術および注入のレベルに依存するため例示的に過ぎない。フィンガー部の幅が０．４マイクロメートル以下であることが良好な選択である。転送方向でのフィンガー部の長さは約０．４マイクロメートルであってよい。
【００７９】
同一ゲートのフィンガー部の終端がゲートの狭い細片により互いに接続可能である点に注意されたい。
【００８０】
電荷は、ある列の終端で、好適には一連の電荷蓄積ノードおよび電荷電圧変換回路（１個の電荷蓄積ノードおよび１個の電荷電圧変換回路がマトリクスの各列に関連付けられている）に放出される。変換回路は、ＣＭＯＳ技術を利用したセンサ能動ピクセルのトランジスタと同様の数個のトランジスタを含み、その中にフォロワトランジスタおよびリセットトランジスタがある。次いで、変換回路は好適には、最初に電荷蓄積ノードの電位がリセットされた時点のリセット電位レベルを、次いでマトリクスの最終行から電荷蓄積ノードへ電荷を放出した後で有用な信号のレベルをサンプリングする相関二重サンプリング回路に関連付けられる。２個のサンプルの差異はＡ／Ｄコンバータにより変換される。ピクセルの各列に簡便なコンバータが設けられていてよく、そうでない場合には大域的コンバータが各々の列の変換を順次実行する。
【００８１】
図６に、ゲートの一変形実施形態を示す。ピクセルに関連付けられていてゲートの同一行の一部を形成する２個のゲートのうち、一方のゲート（Ｇ１Ｂ）が図示しない導体により互いに電気的に接続された２個の部分に分割され、当該２個の部分が他方のゲート（Ｇ１Ａ）の両側に配置さえている。
【００８２】
図７に、２個のゲートＧ１Ａ、Ｇ１Ｂが少なくとも２個の部分に分割され、一方のゲートの一部が他方のゲートの一部に幾何学的に交互に配置された別の変形例を示す。各部は、ゲートＧＡの一部であるかゲートＧＢの一部であるかに応じて、フォトダイオードのどちらかに向けられた少なくとも１個の狭いフィンガー部を含んでいる。
【００８３】
ゲートの構成の如何に依らず、ゲート（ゲートは透明である）の下側の半導体に生成された電子が、ゲートに隣接するフォトダイオードのどちらかへ事前に誘導されるという事実により、幾何学的変調伝達関数が劣化するリスクが存在する。上記リスクがＭＴＦに悪影響を及ぼすか及ぼさないかは、上記捕捉が積分半周期のどちらで生じるかに依存する。
【００８４】
従って、例えば、
−  第２の積分半周期にわたりゲートＧ２Ｂｉの下側に生成された電子は通常、フォトダイオードＰＨｉ２の方へ誘導され、これに続く転送パルスの持続期間中、ゲートＧ２Ｂｉの方へ、次いでフォトダイオードＰＨ２ｉの方へ誘導され、
−  同一時点でゲートＧ２Ａｉの下側に生成された電子は通常、フォトダイオードＰＨ１ｉの方へ誘導され、これに続く転送パルスの持続期間中、ゲートＧ２Ｂｉの方へ、次いでフォトダイオードＰＨ２ｉの方へも誘導される。
【００８５】
この場合、電子がゲートＧ２ＡｉまたはゲートＧ２Ｂｉのいずれの下側に生成されたかに依らず、電子の扱いに違いはなく、これは有利である。
【００８６】
しかし、
−  第１の積分半周期にわたりゲートＧ２Ｂｉの下側に生成された電子は通常、フォトダイオードＰＨｉ２の方へ誘導され、これに続く転送パルスの持続期間中、ゲートＧ１Ｂｉ＋１の方へ、次いでフォトダイオードＰＨ１ｉ＋１の方へ誘導され、
−  反対に、同一時点でゲートＧ２Ａｉの下側に生成された電子は通常、フォトダイオードＰＨ１ｉの方へ誘導され、これに続く転送パルスの持続期間中、ゲートＧ１Ｂｉの方へ、次いでフォトダイオードＰＨ１ｉの方へ逆向きに移動する。
【００８７】
従って、電子がゲートＧ２Ｂｉの下側またはゲートＧ２Ａｉの下側に生成されたかに依存して扱いに違いがある。この違いは、あるピクセルから到達した電子と別のピクセルから到達した電子を混合することで変調伝達関数に悪影響を及ぼす。
【００８８】
この劣化を回避すべく提供される解決策は、各々の半ピクセルを、半ピクセルの表面の最上部で受光した光をフォトダイオード上に集光する集光マイクロレンズで覆うものである。従って、電子はゲートの下側ではなくフォトダイオード内で系統的に生成される。
【００８９】
図８の実施形態において、マイクロレンズＭＬは矩形の形状を有し、フォトダイオードの中心に配置されている。マイクロレンズＭＬは、フォトダイオードの両側に配置されたゲートの表面の半分と共に、フォトダイオード全体を覆う。２個の個別の半ピクセルを覆う２個の隣接するマイクロレンズが、ピクセル全体に対応する略正方形の形状を覆う。
【００９０】
図９の実施形態における解決策は、矩形のマイクロレンズの代わりに、２個の隣接する正方形のマイクロレンズを行ＭＬａ、ＭＬｂに設けるものである。各マイクロレンズは、フォトダイオードの半分の中心に配置され、フォトダイオードの当該半分およびフォトダイオードの当該半分に隣接するゲートの半分を覆う。４個の隣接する正方形のマイクロレンズがピクセル全体に対応する略正方形の表面を覆う。
【図１】
2015524159.tif 000003
【図２】
2015524159.tif 000004
【図３】
2015524159.tif 000005
【図４】
2015524159.tif 000006
【図５】
2015524159.tif 000007
【図６】
2015524159.tif 000008
【図７】
2015524159.tif 000009
【図８】
2015524159.tif 000010
【図９】
2015524159.tif 000011
【国際調査報告】
2015524159.tif 000012
2015524159.tif 000013
2015524159.tif 000014
2015524159.tif 000015