(57)【要約】マトリックスコンバータは、複数のスイッチング素子を含んでおり、また、マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されている。入力信号の位相は、それらの瞬時電圧振幅の関数としてソートされる（６０）。基準信号が、出力信号の各位相に対応する出力基準電圧から生成される（５６）。デューティサイクルが、ソートされた入力信号の位相および基準信号に基づいて出力信号の位相ごとに計算される（６２）。スイッチング素子のうちの各１つを各スイッチング関数が制御する複数のスイッチング関数が次に、出力信号の位相ごとにデューティサイクルに基づいて生成される（６４、６６）。
2010527229.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子を含むマトリックスコンバータを制御する方法であって、マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されており、該方法は、
入力信号の位相の瞬時電圧振幅の関数として入力信号の位相をソートし、
出力信号の各位相に対応する出力基準電圧から基準信号を生成し、
ソートされた入力信号の位相および基準信号に基づいて出力信号の位相ごとにデューティサイクルを計算し、
出力信号の位相ごとにデューティサイクルに基づいて複数のスイッチング関数を生成する、
ことを含み、各スイッチング関数が、スイッチング素子のうちの各１つを制御することを特徴とする方法。
【請求項２】
入力信号の位相をソートすることは、ソートされた入力信号の位相のそれぞれを、その元になった入力信号の位相に関連させることを含むことを特徴とする請求項１記載の方法。
【請求項３】
ソートされた入力信号の位相の、元の入力信号の位相に対する関連に基づいて、スイッチング関数のそれぞれをスイッチング素子に関連させることをさらに含むことを特徴とする請求項２記載の方法。
【請求項４】
基準信号を生成することは、
修正された出力基準電圧を提供するように出力基準電圧のそれぞれにゼロシーケンス信号を付加し、
修正された出力基準電圧のうちの１つを基準信号として選択する、
ことを含むことを特徴とする請求項１記載の方法。
【請求項５】
ゼロシーケンス信号を付加することは、約１５．４％だけスイッチング関数の直線性を拡張するようにゼロシーケンス信号を選択することを含むことを特徴とする請求項４記載の方法。
【請求項６】
基準信号を生成することは、対応する入力信号電圧の約８６．６％の振幅を有する出力信号電圧を提供するように、ゼロシーケンス信号を付加した後に出力基準電圧信号を調整、変更することをさらに含むことを特徴とする請求項４記載の方法。
【請求項７】
スイッチング関数を生成することは、
出力信号の位相ごとにデューティサイクルに基づいて変調関数を計算し、
変調関数を三角比較信号と比較し、
変調関数と三角比較信号との比較に基づいてスイッチング関数を生成する、
ことを含むことを特徴とする請求項１記載の方法。
【請求項８】
複数のスイッチング素子を含むマトリックスコンバータを制御する方法であって、マトリックスコンバータは、位相電圧ｖ1、ｖ2、ｖ3と共に入力周波数を有する交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されており、該方法は、
ｖmaxが最大振幅の入力位相電圧となり、ｖminが最小振幅の入力位相電圧となり、ｖmidがｖmaxとｖminの中間の振幅の入力位相電圧となるように入力位相電圧ｖ1、ｖ2、ｖ3の瞬時振幅の関数として入力位相電圧ｖ1、ｖ2、ｖ3をソートし、
出力信号の各位相に対応する出力基準電圧から基準信号を生成し、
各入力位相電圧ｖmin、ｖmid、ｖmaxおよび基準信号に基づいてデューティサイクルｄmin、ｄmid、ｄmaxを計算し、
デューティサイクルｄmin、ｄmid、ｄmaxに基づいて出力信号の位相ごとに変調関数を計算し、
変調関数を三角比較信号と比較し、
変調関数と三角比較関数との比較に基づいてスイッチング関数ｓmin、ｓmid、ｓmaxを生成する、
ことを含み、スイッチング関数ｓmin、ｓmid、ｓmaxのそれぞれが、出力位相に関連するスイッチング素子のうちの各１つを制御することを特徴とする方法。
【請求項９】
入力位相電圧ｖ1、ｖ2、ｖ3をソートすることは、ｖmax、ｖmid、ｖminのそれぞれを、その元になった、入力位相電圧ｖ1、ｖ2、ｖ3のうちの１つに関連させることを含むことを特徴とする請求項８記載の方法。
【請求項１０】
ソートされた位相電圧ｖmax、ｖmid、ｖminの、入力位相電圧ｖ1、ｖ2、ｖ3に対する関連に基づいて、スイッチング関数ｓmin、ｓmid、ｓmaxのそれぞれをスイッチング素子に関連させることをさらに含むことを特徴とする請求項９記載の方法。
【請求項１１】
基準信号を生成することは、出力位相に対応する入力位相におけるｖmidが負のとき該出力位相に関連する出力基準電圧の極性が反転される反転をさせることを含むことを特徴とする請求項８記載の方法。
【請求項１２】
基準信号を生成することは、
修正された出力基準電圧を提供するように出力基準電圧のそれぞれにゼロシーケンス信号を付加し、
修正された出力基準電圧の１つを基準信号として選択する、
ことを含むことを特徴とする請求項８記載の方法。
【請求項１３】
ゼロシーケンス信号を付加することは、約１５．４％だけスイッチング関数の直線性を拡張するようにゼロシーケンス信号を選択することを含むことを特徴とする請求項１２記載の方法。
【請求項１４】
複数のスイッチング素子を含むマトリックスコンバータを制御するシステムであって、マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されており、該システムは、
入力信号の位相の瞬時電圧振幅の関数として入力信号の位相をソートするように構成されたソートモジュールと、
出力信号の各位相に対応する出力基準電圧から基準信号を生成するように構成された基準信号モジュールと、
ソートされた入力信号の位相および基準信号に基づいて出力信号の位相ごとにデューティサイクルを計算するデューティサイクルモジュールと、
出力信号の位相ごとにデューティサイクルに基づいて複数のスイッチング関数を生成するように構成されたスイッチング関数モジュールと、
を備えており、各スイッチング関数が、スイッチング素子のうちの各１つを制御することを特徴とするシステム。
【請求項１５】
ソートモジュールは、ソートされた入力信号の位相のそれぞれを、その元になった入力信号に関連させるように構成されることを特徴とする請求項１４記載のシステム。
【請求項１６】
スイッチング関数モジュールは、ソートモジュールからのソートされた入力信号の位相の関連に基づいてスイッチング関数をソートするように構成されたデマルチプレクスモジュールを含むことを特徴とする請求項１５記載のシステム。
【請求項１７】
スイッチング関数モジュールは、デューティサイクルに基づいて変調関数を計算するとともに、スイッチング関数を生成するように変調関数を三角比較信号と比較するように構成されていることを特徴とする請求項１４記載のシステム。
【請求項１８】
スイッチング関数モジュールは、修正された出力基準電圧を提供するように出力基準電圧のそれぞれにゼロシーケンス信号を付加するとともに、修正された出力基準電圧のうちの１つを基準信号として選択するように構成されていることを特徴とする請求項１４記載のシステム。
【請求項１９】
ゼロシーケンス信号は、約１５．４％だけスイッチング関数の直線性を拡張することを特徴とする請求項１８記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力システムに関する。本発明は特に、マトリックスコンバータまたは直接周波数変換器用のパルス幅変調制御方法に関する。
【背景技術】
【０００２】
マトリックスコンバータは、その入力における１つの周波数の交流電圧をその出力において別の周波数の交流電圧に変換する電子装置である。マトリックスコンバータはまた、入力信号と出力信号の間で振幅や、位相の数を変更することもできる。マトリックスコンバータは、マトリックスコンバータの出力において単一の位相または複数の位相の電圧を提供するようにパルス幅変調（ＰＷＭ）によって制御される複数のスイッチング装置を含む。マトリックスコンバータ内のスイッチング装置の数は、入出力ラインにおける位相の数の関数である。ＰＷＭは、局所的に平均化された出力電圧が基準電圧に追従するようにマトリックスコンバータの入出力間でスイッチの接続を変更する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
マトリックスコンバータの用途の１つには、交流モータの速度およびトルクを制御することが挙げられる。この用途では、マトリックスコンバータは、交流入力信号（例えば、電力会社からの三相信号）を受け取り、この入力信号を交流モータに適合した周波数および振幅を有する単相または多相の出力信号に変換する。しかしながら、入力信号を適切な出力信号に変換する制御アルゴリズムの多くは、非常に複雑であり、また、大量のプロセッサリソースを消費する。さらに、マトリックスコンバータをモータ制御システムに組み込むには通常、複雑な制御ハードウェアが必要であり、それによって、システムの費用が増加する。
【課題を解決するための手段】
【０００４】
本発明は、複数のスイッチング素子を含むマトリックスコンバータの制御に関する。マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されている。入力信号の位相は、それらの瞬時電圧振幅の関数としてソートされる。基準信号が、出力信号の各位相に対応する出力基準電圧から生成される。デューティサイクルが、ソートされた入力信号の位相および基準信号に基づいて出力信号の位相ごとに計算される。スイッチング素子のうちの各１つを各スイッチング関数が制御する複数のスイッチング関数が次に、出力信号の位相ごとにデューティサイクルに基づいて生成される。
【図面の簡単な説明】
【０００５】
【図１】複数のスイッチング素子を有するマトリックスコンバータと、これらのスイッチング素子を作動させる制御装置とを含む電力システムの概略図。
【図２Ａ】図１に示されたマトリックスコンバータに使用するのに適したスイッチング素子の概略図。
【図２Ｂ】図１に示されたマトリックスコンバータに使用するのに適したスイッチング素子の概略図。
【図２Ｃ】図１に示されたマトリックスコンバータに使用するのに適したスイッチング素子の概略図。
【図３】入力信号から複数のスイッチング素子用のスイッチング関数を生成する制御装置のブロック図。
【図４】その瞬時値に従ってソートされた入力信号を示すグラフ。
【図５Ａ】パルス幅変調関数を生成する三角比較信号のグラフ。
【図５Ｂ】三角比較法により生成された中間スイッチング関数のグラフ。
【図５Ｃ】中間スイッチング関数から導出された、マトリックス制御装置のスイッチング素子を制御するスイッチング関数のグラフ。
【図５Ｄ】マトリックスコンバータ出力の位相についての出力電圧波形のグラフ。
【発明を実施するための形態】
【０００６】
図１は、入力周波数で電源１２から多相交流（ＡＣ）電力を受け取り、出力周波数で負荷に多相交流電力を提供する電力システム１０の概略図である。電力システム１０は、ＬＣフィルタ２０と、マトリックスコンバータ２２と、マトリックスコンバータ（ＭｘＣ）制御装置２４とを含む。図示された実施例では、電源１２は、マトリックスコンバータ２２の入力に入力電圧ｖ1、ｖ2、ｖ3を提供しかつ入力電流ｉ1、ｉ2、ｉ3を供給する三相電源（入力位相Ｒ、Ｓ、Ｔを含む）である。図示の実施例ではまた、マトリックスコンバータ２２は、誘導モータ１４に、出力電圧ｖ1o、ｖ2o、ｖ3o、出力電流ｉ1o、ｉ2o、ｉ3oを含む三相電力（位相Ｕ、Ｖ、Ｗを含む）を提供する。
【０００７】
ＬＣフィルタ２０は、コイル２６ａ、２６ｂ、２６ｃと、コンデンサ２８ａ、２８ｂ、２８ｃとを含む。コイル２６ａは、入力位相Ｒに直列に接続され、コイル２６ｂは、入力位相Ｓに直列に接続され、コイル２６ｃは、入力位相Ｔに直列に接続される。コンデンサ２８ａは、入力位相Ｒ、Ｓ間に接続され、コンデンサ２８ｂは、入力位相Ｓ、Ｔ間に接続され、コンデンサ２８ｃは、入力位相Ｒ、Ｔ間に接続される。ＬＣフィルタ２０は、電流レベルを制御し、電源１２からの過渡電圧を防止する。
【０００８】
マトリックスコンバータ２２は、スイッチング素子ｓ11、ｓ21、ｓ31、ｓ12、ｓ22、ｓ32、ｓ13、ｓ23、ｓ33（ひとまとめにして、スイッチｓjkと呼ぶ）を含む。スイッチング素子ｓjkは、入力電圧ｖ1がスイッチング素子ｓ11、ｓ12、ｓ13の入力接続点で受け取られ、入力電圧ｖ2がスイッチング素子ｓ21、ｓ22、ｓ23の入力接続点で受け取られ、入力電圧ｖ3がスイッチング素子ｓ31、ｓ32、ｓ33の入力接続点で受け取られるように、ＬＣフィルタ２０を介して電源１２に接続される二方向スイッチである。スイッチング素子ｓ11、ｓ21、ｓ31の出力接続点は、モータ１４に出力電圧ｖ1oを提供するように接続され、スイッチング素子ｓ12、ｓ22、ｓ32の出力接続点は、モータ１４に出力電圧ｖ2oを提供するように接続され、スイッチング素子ｓ13、ｓ23、ｓ33の出力接続点は、モータ１４に出力電圧ｖ3oを提供するように接続される。マトリックスコンバータ３０は、その入力において三相電力を受け取り、その出力において三相電力を提供するように図示されているが、マトリックスコンバータ２２は、任意の数の位相を有する電源１２から電力を受け取り、モータ１４に任意の数の位相で電力を提供するように適合できることは理解されるであろう。
【０００９】
ＭｘＣ制御装置２４は、出力周波数でモータ１４に出力信号を提供するようスイッチｓjkを作動させるスイッチング関数Ｓjkを提供するようにスイッチング素子ｓjkのそれぞれに接続される。すなわち、ＭｘＣ制御装置２４は、電源１２からの入力信号の周波数をモータ１４に適した出力周波数に変換するようにスイッチング素子ｓjkを作動させる。ＭｘＣ制御装置２４は、入力として入力電圧ｖ1、ｖ2、ｖ3を受け取り、これらの入力に基づいてスイッチング関数Ｓjkを生成する。スイッチング関数を作成するのに用いるアルゴリズムは、以下により詳細に説明する。
【００１０】
図２Ａ〜図２Ｃは、マトリックスコンバータ２２内のスイッチング素子ｓjkに適した装置の概略図である。各装置は、その入力接続点で入力電圧ｖjを受け取り、その出力接続点で出力電圧ｖkoを提供する。各装置は、ともにＭｘＣ制御装置２４により提供されるスイッチング関数Ｓjkおよびその補数
【００１１】
【数１】
2010527229.tif 000003
【００１２】
によって制御される。図２Ａは、逆阻止能力を有する逆平行構成（エミッタ−コレクタ）で接続されたトランジスタ４２を含む装置４０を示している。図２Ｂは、コレクタ共通構成で接続されたトランジスタ４２を含む装置４４を示している。装置４４の各トランジスタ４２は、各トランジスタ４２とダイオード４６間に逆の導電性を付与するように逆平行構成でダイオード４６に接続されている。図２Ｃは、エミッタ共通構成で接続されたトランジスタ４２を含む装置４８を示している。装置４８の各トランジスタ４２は、各トランジスタ４２とダイオード４６間に逆の導電性を付与するように逆平行構成でダイオード４６に接続されている。いくつかの実施例では、図２Ａ、図２Ｂ、図２Ｃのトランジスタ４２は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。装置４０、４４、４８は、単なる例示であって、２つの接続点間に二方向スイッチングを提供するように制御可能な任意の装置をスイッチング素子ｓjkとして使用できることに留意されたい。
【００１３】
装置４０、４４、４８のトランジスタ４２は、トランジスタ４２を流れる電流を制御するようにトランジスタ４２のゲートにパルスを提供するパルス幅変調（ＰＷＭ）信号によって制御可能である。ゲートパルスは、スイッチング素子ｓjkが閉（即ち、通電状態）のとき“１”の値をとり、スイッチング素子ｓjkが開のとき“０”の値をとるスイッチング関数Ｓjkによってモデル化可能である。誘導負荷（例えば、誘導モータ１４）がマトリックスコンバータ２２の出力に設けられた場合、スイッチング素子ｓjkの１つは、与えられた任意の時間に通電状態にある必要がある。また、入力位相Ｒ、Ｓ、Ｔ間の短絡を防止するために、どの２つのスイッチング素子ｓjkも同時に通電状態となってはいけない。これらの制約は、
【００１４】
【数２】
2010527229.tif 000004
【００１５】
と表すことができる。式（１）から、与えられたｋについて、ｎ−１個の独立したスイッチング関数Ｓjkがあるだけということになる。従って、スイッチング関数Ｓjkの数は、ｎ×ｍ個のスイッチング関数から（ｎ−１）×ｍ個のスイッチング関数へと低減可能である。
【００１６】
図１に示すように、出力位相Ｕ、Ｖ、Ｗごとの出力信号は、電源１２からの三相入力電力に対応する３つのスイッチング素子ｓ1k、ｓ2k、ｓ3kを制御することによって生成される。従って、図１に示す３×３マトリックスコンバータ２２は、各コンバータが３つの入力位相と、スイッチング素子ｓ1、ｓ2、ｓ3の制御に基づく信号を有する１つの出力位相とを含む、３つのコンバータと見ることができる。三相入力・単相出力マトリックスコンバータからの出力電圧ｖoは、
【００１７】
【数３】
2010527229.tif 000005
【００１８】
である。短いサンプリング間隔ＴSに亘る局所的な平均化を用い、サンプリング間隔ＴSに亘って入力電圧ｖ1、ｖ2、ｖ3が一定であると仮定すると、式（２）は、
ｖo＝ｄ1ｖ1＋ｄ2ｖ2＋ｄ3ｖ3    （３）
と書くことができ、ここで、ｄ1、ｄ2、ｄ3は、ｄ1,2,3＝Ｔ1,2,3／ＴSと定義されたデューティサイクル関数である。ＴSは、スイッチング素子ｓ1、ｓ2、ｓ3それぞれが通電状態にある時間に対応する時間間隔Ｔ1、Ｔ2、Ｔ3の合計であり、ｖoは、局所的に平均化された出力電圧である。従って、式（１）は、デューティサイクルを用いて、
ｄ1＋ｄ2＋ｄ3＝１    （４）
と表すことができ、ここで、０≦ｄ1，ｄ2，ｄ3≦１である。式（４）は、出力電圧ｖoが２つのデューティサイクル関数の関数であることを示しているが、その理由は、３つめのデューティサイクル関数が、既知の２つのデューティサイクル関数から計算できるからである。
【００１９】
デューティサイクル関数ｄ1、ｄ2、ｄ3は、出力電圧ｖoを制御するためばかりでなく、１つのサンプリング間隔における特定の入力位相に亘る出力電流ｉoの配分に関するさらなる基準を付与するためにも用いることができる。特に、入力電流ｉ1、ｉ2、ｉ3は、
ｄ1ｉo＝ｉ1；  ｄ2ｉo＝ｉ2；  ｄ3ｉo＝ｉ3    （５）
というふうに、出力電流ｉoと関連している。出力電流ｉoから入力電流ｉ1、ｉ2、ｉ3への局所的に平均化された寄与のうちの２つの寄与の比は、変位係数を制御するために、位相がずれた入力電圧ｖ1、ｖ2、ｖ3の所望の比に従うように選択できる。これは、デューティサイクル関数に電流配分係数ａを導入することによって実現可能であり、ここで、電流配分係数ａは、
ａ＝ｉ2／ｉ3＝ｄ2／ｄ3＝ｖ2*／ｖ3*    （６）
と定義することができ、ここで、電圧ｖ2*、ｖ3*は、位相角基準電圧である。電圧ｖ2*、ｖ3*はそれぞれ、入力電圧ｖ2、ｖ3と同相になるように位相ロックループ（ＰＬＬ）装置によって生成可能である。
【００２０】
未知のデューティサイクルの数を３から２に低減するために、式（４）は、ｄ1＝１−（ｄ2＋ｄ3）と表すことができ、式（３）に代入すると、
ｖo−ｖ1＝ｄ2（ｖ2−ｖ1）＋ｄ3（ｖ3−ｖ1）    （７）
となる。さらに、式（６）は、ｄ2＝ａｄ3と表すことができ、式（７）に代入して書き直すと、ｄ3についての式：
ｄ3＝（ｖo−ｖ1）／（（ｖ3−ｖ1）＋ａ（ｖ2−ｖ1））    （８）
が得られる。出力電圧および入力電力係数要求を満足するようにｄ3を計算すれば、残りのデューティサイクル関数ｄ1、ｄ2は、式（４）、（７）からたどって計算可能である。
【００２１】
図３は、スイッチング素子ｓ1、ｓ2、ｓ3用のスイッチング関数Ｓ1、Ｓ2、Ｓ3を生成するＭｘＣ制御装置２４の一部（ＭｘＣ制御装置部２４ａと呼ぶ）のブロック図である。ＭｘＣ制御装置部２４ａは、上に概略した制約に従うスイッチング関数を生成するシステムの実施例である。ＭｘＣ制御装置部２４ａは、位相ロックループ（ＰＬＬ）モジュール５０、直線性拡張装置モジュール５２、信号極性モジュール５４、レベル変更装置モジュール５６、ソートモジュール６０、デューティサイクルモジュール６２、パルス幅変調（ＰＷＭ）モジュール６４、およびデマルチプレクスモジュール６６を含む。ＭｘＣ制御装置部２４ａの各モジュールは、ハードウェア、ソフトウェア、ファームウェア、あるいはこれらの組み合わせで実現できる。ＭｘＣ制御装置２４の３つの出力位相Ｕ、Ｖ、Ｗすべてについて出力信号を供給するために、３つのＭｘＣ制御装置部２４ａが、電源１２からの入力位相に並列に接続可能である。
【００２２】
ＰＬＬモジュール５０は、その入力において入力電圧ｖ1、ｖ2、ｖ3を受け取り、出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*を直線性拡張装置５２に提供する。直線性拡張装置モジュール５２は、出力基準電圧ｖ1o、ｖ2o、ｖ3oおよびゼロシーケンス信号ｖzsに基づいて信号７０を信号極性モジュール５４に提供する。信号極性モジュール５４は、直線性拡張装置モジュール５２からの信号およびデューティサイクルモジュール６２からの極性信号ｐｏｌに基づいて信号７２をレベル変更装置モジュール５６に提供する。レベル変更装置モジュール５６は、修正された出力基準電圧Δｖ1o**、Δｖ2o**、Δｖ3o**を生成し、これらの修正された出力基準電圧のうちの１つが、デューティサイクルモジュール６２への入力として提供される。
【００２３】
ソートモジュール６０もその入力において入力電圧ｖ1、ｖ2、ｖ3を受け取り、その出力においてソートされた電圧信号ｖmim、ｖmid、ｖmaxを生成し、デマルチプレクスモジュール６６にデコード信号を提供する。デューティサイクルモジュール６２は、ソートされた電圧信号ｖmim、ｖmid、ｖmaxからデューティサイクル信号ｄmim、ｄmid、ｄmaxを生成する。ＰＷＭモジュール６４は、デューティサイクル信号ｄmim、ｄmid、ｄmaxからスイッチング関数Ｓmim、Ｓmid、Ｓmaxを生成し、デマルチプレクスモジュール６６は、スイッチング関数Ｓmim、Ｓmid、Ｓmaxおよびソートモジュール６０からのデコード信号に基づいて出力スイッチング関数Ｓ1、Ｓ2、Ｓ3を提供する。
【００２４】
ソートモジュール６０は入力電圧ｖ1、ｖ2、ｖ3を受け取り、それらの瞬時電圧振幅の関数としてソートする。入力電圧ｖ1、ｖ2、ｖ3は、ｖmaxが最大振幅の入力位相となり、ｖminが最小振幅の入力位相となり、ｖmidがｖmaxとｖminの中間の振幅の入力位相となるようにソートされる。信号ｖmax、ｖmid、ｖminは、ソートモジュール６０の出力およびデューティサイクルモジュール６２の入力において提供される。ソートモジュール６０はまた、ソートされた入力電圧ｖmin、ｖmid、ｖmaxをそれらのもとの入力電圧ｖ1、ｖ2、ｖ3に関連させるデコード信号をデマルチプレクスモジュール６６に提供する。
【００２５】
ＰＬＬモジュール５０はまた、その入力において入力電圧ｖ1、ｖ2、ｖ3を受け取り、その出力において出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*を生成する。出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*は、入力電圧ｖ1、ｖ2、ｖ3とそれぞれ位相がロックされる。出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*は、直線性拡張装置モジュール５２に提供され、直線性拡張装置モジュール５２は、出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*の直線性を拡張する。出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*の直線性は、出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*のピークを低減するように特定の波形および振幅を有するゼロシーケンス信号ｖzsを付加することによって拡張できる。いくつかの実施例では、ゼロシーケンス信号ｖzsは、出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*のうちの１つの第３高調波である。ゼロシーケンス信号ｖzsを適切に選択することで、出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*の直線性は、２／√３倍に、すなわち１５．４％だけ拡張できる。
【００２６】
ゼロシーケンス信号ｖzsが出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*に付加された後で、信号７０が極性モジュール５４に提供される。極性モジュール５４は、デューティサイクルモジュール６２から極性信号ｐｏｌを受け取り、極性信号ｐｏｌは、ソートされた入力電圧ｖmidがゼロか正のとき“１”の値を有し、ソートされた入力電圧ｖmidが負のとき“−１”の値を有する。直線性拡張装置５２からの信号に極性信号ｐｏｌを掛け合わせることで、上述した基準０≦ｄ1，ｄ2，ｄ3≦１を確実に満足する。
【００２７】
図４は、ソートされた入力電圧ｖmin、ｖmid、ｖmaxと極性信号ｐｏｌの関係を示すグラフである。入力電圧ｖ1、ｖ2、ｖ3が時間に対してプロットされており、入力電圧ｖ1、ｖ2、ｖ3は互いに約１２０°位相がずれている。直線ｐｏｌは、中間振幅と共に入力電圧の極性が変化するにつれて極性信号ｐｏｌの値が変化するのを示している。例えば、瞬間Ｔinstにおいて、ソートモジュール６０は、｛ｖ1、ｖ2、ｖ3｝＝｛ｖmin、ｖmid、ｖmax｝となるように入力電圧ｖ1、ｖ2、ｖ3をソートし、極性信号ｐｏｌは、ｖmid≧０なのでｐｏｌ＝１の値を有する。
【００２８】
図３を再び参照すると、極性モジュール５４は、極性が調整された出力基準電圧ｖ1o*、ｖ2o*、ｖ3o*（即ち、信号７２）をレベル変更装置モジュール５６に提供する。レベル変更装置モジュール５６は、これらの信号を調整、変更して、それぞれ入力電圧ｖ1、ｖ2、ｖ3の最大約８６．６％までの振幅を有する修正された出力電圧Δｖ1o**、Δｖ2o**、Δｖ3o**を提供する。修正された出力基準電圧Δｖ1o**、Δｖ2o**、Δｖ3o**のうちの１つが、デューティサイクル関数ｄ1、ｄ2、ｄ3の計算に使用するためにデューティサイクルモジュール６２に提供される。
【００２９】
デューティサイクルモジュール６２は、ソートされた入力電圧ｖmin、ｖmid、ｖmaxおよび、修正された出力基準電圧ｖ1o**、ｖ2o**、ｖ3o**のうちの１つを受け取り、デューティサイクルｄmin、ｄmid、ｄmaxを生成する。サンプリング間隔ＴSについてデューティサイクルは、以下の表に従って計算される。信号ｖ*min、ｖ*mid、ｖ*maxはそれぞれ、位相ロックされかつソートされた入力基準電圧ｖmin、ｖmid、ｖmaxであり、ａは、上述した電流配分係数であり、ΔＶoは、レベル変更装置モジュール５６によりデューティサイクルモジュール６２に提供される基準信号である。
【００３０】
【表１】
2010527229.tif 000006
【００３１】
デューティサイクル関数ｄmin、ｄmid、ｄmaxが計算された後で、ＰＷＭモジュール６４は、デューティサイクル関数ｄmin、ｄmid、ｄmaxの関数である変調関数ｕhm、ｕlmを生成する。いくつかの実施例では、ｕlm＝ｄmid＋ｄmax＝（１＋ａ）ｄmaxかつｕhm＝ｄmaxである。ＰＷＭモジュール６４は、変調関数ｕhm、ｕlmを既知の周波数の三角搬送波信号と比較して、スイッチング素子ｓ1、ｓ2、ｓ3用のスイッチング関数を生成する。図５Ａは、三角搬送波信号ｖtriを示すグラフであり、このグラフ上にデューティサイクル関数ｄmin、ｄmid、ｄmaxおよび変調関数ｕhm、ｕlmがプロットされている。
【００３２】
変調関数ｕhm、ｕlmを三角搬送波関数ｖtriと比較することにより、中間スイッチング関数Ｓtcmax、Ｓtcmidが生成される。図５Ｂは、中間スイッチング関数Ｓtcmax、Ｓtcmidについての波形を示すグラフである。中間スイッチング関数Ｓtcmaxは、三角搬送波信号ｖtriがｕhmより小さいときは論理値“１”を有し、それ以外のときは論理値“０”を有する。中間スイッチング関数Ｓtcmidは、三角搬送波信号ｖtriがｕlmより小さいときは論理値“１”を有し、それ以外のときは論理値“０”を有する。
【００３３】
図５Ｃは、中間スイッチング関数Ｓtcmax、Ｓtcmidから導出された、スイッチング関数Ｓmin、Ｓmid、Ｓmaxのグラフである。スイッチング関数Ｓmin、Ｓmid、Ｓmaxは、下記のように、
Ｓmax＝Ｓtcmax
Ｓmid＝ＮＯＴ（Ｓtcmid）
Ｓmin＝ＸＯＲ（Ｓtcmax，Ｓtcmin）
として導出される。論理ゲートは、中間スイッチング関数Ｓtcmax、Ｓtcmidからスイッチング関数Ｓmin、Ｓmid、Ｓmaxを生成するように、通常の三角比較ハードウェアに接続可能である。
【００３４】
スイッチング関数Ｓmin、Ｓmid、Ｓmaxは次いで、デマルチプレクスモジュール６６に提供され、デマルチプレクスモジュール６６は、ソートブロック６０により提供されるデコード信号に基づいてスイッチング関数Ｓmin、Ｓmid、Ｓmaxをスイッチング素子ｓ1、ｓ2、ｓ3に関連させる。このように、スイッチング関数Ｓ1が、スイッチング素子ｓ1に提供され、スイッチング関数Ｓ2が、スイッチング素子ｓ2に提供され、スイッチング関数Ｓ3が、スイッチング素子ｓ3に提供される。図５Ｄは、ｖmid≧０のとき、生成されたスイッチング関数Ｓ1、Ｓ2、Ｓ3がそれぞれスイッチング素子ｓ1、ｓ2、ｓ3を制御している波形のグラフである。ＭｘＣ制御装置部２４ａについての出力電圧ｖoは、ｖmin、ｖmid、ｖmaxの局所的に平均化された寄与である。
【００３５】
まとめると、本発明は、複数のスイッチング素子を含むマトリックスコンバータの制御に関する。マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されている。入力信号の位相は、それらの瞬時電圧振幅の関数としてソートされる。基準信号が、出力信号の各位相に対応する出力基準電圧から生成される。デューティサイクルが、ソートされた入力信号位相および基準信号に基づいて出力信号の位相ごとに計算される。スイッチング素子のうちの各１つをそれぞれが制御する複数のスイッチング関数が次に、出力信号の位相ごとにデューティサイクルに基づいて生成される。
【００３６】
好ましい実施例に関連させて本発明を説明したが、当業者ならば、本発明の趣旨および範囲から逸脱することなく、形態および細部に関して変更が可能であると分かるであろう。
【図１】
2010527229.tif 000007
【図２Ａ】
2010527229.tif 000008
【図２Ｂ】
2010527229.tif 000009
【図２Ｃ】
2010527229.tif 000010
【図３】
2010527229.tif 000011
【図４】
2010527229.tif 000012
【図５Ａ】
2010527229.tif 000013
【図５Ｂ】
2010527229.tif 000014
【図５Ｃ】
2010527229.tif 000015
【図５Ｄ】
2010527229.tif 000016
【手続補正書】
【提出日】平成20年9月16日(2008.9.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のスイッチング素子を含むマトリックスコンバータを制御する方法であって、マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されており、該方法は、
入力信号の位相の瞬時電圧振幅の関数として入力信号の位相をソートし、
出力信号の各位相に対応する出力基準電圧から基準信号を生成し、
中間の入力位相電圧の極性と、位相ロックされた入力基準電圧とに基づいて電流配分係数を計算し、
ソートされた入力信号の位相、電流配分係数および基準信号に基づいて出力信号の位相ごとにデューティサイクル関数を計算し、
出力信号の位相ごとにデューティサイクル関数に基づいて複数のスイッチング関数を生成する、
ことを含み、各スイッチング関数が、スイッチング素子のうちの各１つを制御することを特徴とする方法。
【請求項２】
入力信号の位相をソートすることは、ソートされた入力信号の位相のそれぞれを、その元になった入力信号の位相に関連させることを含むことを特徴とする請求項１記載の方法。
【請求項３】
ソートされた入力信号の位相の、元の入力信号の位相に対する関連に基づいて、スイッチング関数のそれぞれをスイッチング素子に関連させることをさらに含むことを特徴とする請求項２記載の方法。
【請求項４】
基準信号を生成することは、
修正された出力基準電圧を提供するように出力基準電圧のそれぞれにゼロシーケンス信号を付加し、
修正された出力基準電圧のうちの１つを基準信号として選択する、
ことを含むことを特徴とする請求項１記載の方法。
【請求項５】
ゼロシーケンス信号を付加することは、約１５．４％だけスイッチング関数の直線性を拡張するようにゼロシーケンス信号を選択することを含むことを特徴とする請求項４記載の方法。
【請求項６】
基準信号を生成することは、対応する入力信号電圧の約８６．６％の振幅を有する出力信号電圧を提供するように、ゼロシーケンス信号を付加した後に出力基準電圧信号を調整、変更することをさらに含むことを特徴とする請求項４記載の方法。
【請求項７】
スイッチング関数を生成することは、
出力信号の位相ごとにデューティサイクルに基づいて変調関数を計算し、
変調関数を三角比較信号と比較し、
変調関数と三角比較信号との比較に基づいてスイッチング関数を生成する、
ことを含むことを特徴とする請求項１記載の方法。
【請求項８】
複数のスイッチング素子を含むマトリックスコンバータを制御する方法であって、マトリックスコンバータは、位相電圧ｖ1、ｖ2、ｖ3と共に入力周波数を有する交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されており、該方法は、
ｖmaxが最大振幅の入力位相電圧となり、ｖminが最小振幅の入力位相電圧となり、ｖmidがｖmaxとｖminの中間の振幅の入力位相電圧となるように入力位相電圧ｖ1、ｖ2、ｖ3の瞬時振幅の関数として入力位相電圧ｖ1、ｖ2、ｖ3をソートし、
出力信号の各位相に対応する出力基準電圧から基準信号を生成し、
ｖmidの極性と、位相ロックされた入力基準電圧とに基づいて電流配分係数を計算し、
各入力位相電圧ｖmin、ｖmid、ｖmax、電流配分係数および基準信号に基づいてデューティサイクル関数ｄmin、ｄmid、ｄmaxを計算し、
デューティサイクル関数ｄmin、ｄmid、ｄmaxに基づいて出力信号の位相ごとに変調関数を計算し、
変調関数を三角比較信号と比較し、
変調関数と三角比較関数との比較に基づいてスイッチング関数ｓmin、ｓmid、ｓmaxを生成する、
ことを含み、スイッチング関数ｓmin、ｓmid、ｓmaxのそれぞれが、出力位相に関連するスイッチング素子のうちの各１つを制御することを特徴とする方法。
【請求項９】
入力位相電圧ｖ1、ｖ2、ｖ3をソートすることは、ｖmax、ｖmid、ｖminのそれぞれを、その元になった、入力位相電圧ｖ1、ｖ2、ｖ3のうちの１つに関連させることを含むことを特徴とする請求項８記載の方法。
【請求項１０】
ソートされた位相電圧ｖmax、ｖmid、ｖminの、入力位相電圧ｖ1、ｖ2、ｖ3に対する関連に基づいて、スイッチング関数ｓmin、ｓmid、ｓmaxのそれぞれをスイッチング素子に関連させることをさらに含むことを特徴とする請求項９記載の方法。
【請求項１１】
基準信号を生成することは、出力位相に対応する入力位相におけるｖmidが負のとき該出力位相に関連する出力基準電圧の極性が反転される反転をさせることを含むことを特徴とする請求項８記載の方法。
【請求項１２】
基準信号を生成することは、
修正された出力基準電圧を提供するように出力基準電圧のそれぞれにゼロシーケンス信号を付加し、
修正された出力基準電圧の１つを基準信号として選択する、
ことを含むことを特徴とする請求項８記載の方法。
【請求項１３】
ゼロシーケンス信号を付加することは、約１５．４％だけスイッチング関数の直線性を拡張するようにゼロシーケンス信号を選択することを含むことを特徴とする請求項１２記載の方法。
【請求項１４】
複数のスイッチング素子を含むマトリックスコンバータを制御するシステムであって、マトリックスコンバータは、入力周波数を有する多相交流（ＡＣ）入力信号を受け取り、出力周波数を有する多相交流出力信号を生成するように適合されており、該システムは、
入力信号の位相の瞬時電圧振幅の関数として入力信号の位相をソートするように構成されたソートモジュールと、
入力信号に基づいて位相ロックされた入力基準電圧を生成する位相ロックループと、
中間の入力位相電圧の極性を決定する極性モジュールと、
出力信号の各位相に対応する出力基準電圧から基準信号を生成するように構成された基準信号モジュールと、
ソートされた入力信号の位相および基準信号に基づいて出力信号の位相ごとにデューティサイクル関数を計算するとともに、極性モジュールにより決定された極性と、位相ロックされた入力基準電圧とに基づいて電流配分係数を計算するデューティサイクルモジュールと、
出力信号の位相ごとにデューティサイクル関数に基づいて複数のスイッチング関数を生成するように構成されたスイッチング関数モジュールと、
を備えており、各スイッチング関数が、スイッチング素子のうちの各１つを制御することを特徴とするシステム。
【請求項１５】
ソートモジュールは、ソートされた入力信号の位相のそれぞれを、その元になった入力信号に関連させるように構成されることを特徴とする請求項１４記載のシステム。
【請求項１６】
スイッチング関数モジュールは、ソートモジュールからのソートされた入力信号の位相の関連に基づいてスイッチング関数をソートするように構成されたデマルチプレクスモジュールを含むことを特徴とする請求項１５記載のシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
デューティサイクルモジュール６２は、ソートされた入力電圧ｖmin、ｖmid、ｖmaxおよび、修正された出力基準電圧Δｖ1o**、Δｖ2o**、Δｖ3o**のうちの１つを受け取り、デューティサイクルｄmin、ｄmid、ｄmaxを生成する。サンプリング間隔ＴSについてデューティサイクルは、以下の表に従って計算される。信号ｖ*min、ｖ*mid、ｖ*maxはそれぞれ、位相ロックされかつソートされた入力基準電圧ｖmin、ｖmid、ｖmaxであり、ａは、上述した電流配分係数であり、ΔＶoは、レベル変更装置モジュール５６によりデューティサイクルモジュール６２に提供される基準信号である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
図５Ｃは、中間スイッチング関数Ｓtcmax、Ｓtcmidから導出された、スイッチング関数Ｓmin、Ｓmid、Ｓmaxのグラフである。スイッチング関数Ｓmin、Ｓmid、Ｓmaxは、下記のように、
Ｓmax＝Ｓtcmax
Ｓmid＝ＸＯＲ（Ｓtcmax，Ｓtcmin）
Ｓmin＝ＮＯＴ（Ｓtcmid）
として導出される。論理ゲートは、中間スイッチング関数Ｓtcmax、Ｓtcmidからスイッチング関数Ｓmin、Ｓmid、Ｓmaxを生成するように、通常の三角比較ハードウェアに接続可能である。
【国際調査報告】
2010527229.tif 000017
2010527229.tif 000018
2010527229.tif 000019
2010527229.tif 000020