(57)【要約】  ワン・トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルは、第一のソース／ドレイン領域２６と第二のソース／ドレイン領域２４と、同第一及び第二のソース／ドレイン領域の間にある本体領域３６と、同本体領域上にあるゲート２８とを含む。第一のソース／ドレイン領域は本体領域とのショットキーダイオード接合を含み、第二のソース／ドレイン領域は本体領域とのｎ−ｐダイオード接合を含む。
2010508657.tif 000002
【特許請求の範囲】
【請求項１】
ワン・トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルであって、
第一のソース／ドレイン領域と、第二のソース／ドレイン領域と、前記第一のソース／ドレイン領域及び前記第二のソース／ドレイン領域の間に配置された本体領域と、前記本体領域上に配置されたゲートとを有するトランジスタを含み、
前記第一のソース／ドレイン領域が前記本体領域とのショットキーダイオード接合を含み、前記第二のソース／ドレイン領域が前記本体領域とのｎ−ｐダイオード接合を含む、ＤＲＡＭセル。
【請求項２】
前記第二のソース／ドレイン領域がｎ−ｐダイオード接合と直列に接続されたオーミックコンタクトを含む、請求項１に記載のＤＲＡＭセル。
【請求項３】
前記第一のソース／ドレイン領域は前記ゲートの下側に延びる第一のシリサイド層を含み、前記第二のゲート／ドレイン領域は前記ゲートの下側に延びる第二のシリサイド層とゲートの下側に延びるソース／ドレイン延長領域とを含む、請求項１に記載のＤＲＡＭセル。
【請求項４】
前記本体領域とのショットキーダイオード接合は、前記第一のシリサイド層と前記本体領域との間に形成され、かつ前記本体領域とのｎ−ｐダイオード接合は、前記ソース／ドレイン延長領域と前記本体領域との間に形成される、請求項３に記載のＤＲＡＭセル。
【請求項５】
前記本体領域は第一の導電性の型を有し、前記ソース／ドレイン延長領域は前記第一の導電性の型とは異なる第二の導電性の型を有する、請求項４に記載のＤＲＡＭセル。
【請求項６】
前記第一のソース／ドレイン領域及び前記第二のソース／ドレイン領域の各々は深いソース／ドレイン領域を含み、かつ前記第一のソース／ドレイン領域はソース／ドレイン延長領域を備えていない、請求項３に記載のＤＲＡＭセル。
【請求項７】
前記ショットキーダイオード接合はＤＲＡＭセルの第一の書き込み動作時に第一の状態を書き込むために前記本体領域から多数キャリアを除去する、請求項１に記載のＤＲＡＭセル。
【請求項８】
前記トランジスタがＮチャネルトランジスタとして特徴化される場合、前記多数キャリアは、前記第二のソース／ドレイン領域での電位より低い前記第一のソース／ドレイン領域での電位に応答して前記本体領域から除去される、請求項７に記載のＤＲＡＭセル。
【請求項９】
前記トランジスタがＰチャネルトランジスタとして特徴化される場合、前記多数キャリアは、前記第二のソース／ドレイン領域での電位より高い前記第一のソース／ドレイン領域での電位に応答して前記本体領域から除去される、請求項７に記載のＤＲＡＭセル。
【請求項１０】
前記トランジスタがＮチャネルトランジスタとして特徴化される場合、前記ＤＲＡＭセルの記憶された値は、前記第一のソース／ドレイン領域での電位よりも低い前記第二のソース／ドレイン領域での電位に応答して検出される、請求項１に記載のＤＲＡＭセル。
【請求項１１】
前記トランジスタがＰチャネルトランジスタとして特徴化される場合、前記ＤＲＡＭセルの記憶された値は、前記第一のソース／ドレイン領域での電位よりも高い前記第二のソース／ドレイン領域での電位に応答して検出される、請求項１に記載のＤＲＡＭセル。
【請求項１２】
前記第一のソース／ドレイン領域は前記ゲートの下側に延びるとともに多数キャリアに対して低障壁シリサイド材料からなる第一のシリサイド層を含む、請求項１に記載のＤＲＡＭセル。
【請求項１３】
ワン−トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルであって、
第一のソース／ドレイン領域と、第二のソース／ドレイン領域と、前記第一のソース／ドレイン領域及び前記第二のソース／ドレイン領域の間に配置された本体領域と、前記本体領域上に配置されたゲートとを有するトランジスタを含み、
前記第一のソース／ドレイン領域が前記本体領域とのショットキーダイオード接合を含み、前記第二のソース／ドレイン領域が前記本体領域とのｎ−ｐダイオード接合と、同ｎ−ｐダイオード接合と直列に接続されたオーミックコンタクトと、を含み、
前記トランジスタがＮチャネルトランジスタとして特徴化される場合、多数キャリアは、前記第二のソース／ドレイン領域での電位よりも低い前記第一のソース／ドレイン領域での電位に応答して前記ＤＲＡＭセルの書き込み動作時にショットキーダイオード接合を介して前記本体領域から除去され、かつ
前記トランジスタがＰチャネルトランジスタとして特徴化される場合、多数キャリアは、前記第二のソース／ドレイン領域での電位よりも高い前記第一のソース／ドレイン領域での電位に応答して前記ＤＲＡＭセルの書き込み動作時にショットキーダイオード接合を介して前記本体領域から除去される、ＤＲＡＭセル。
【請求項１４】
前記第一のソース／ドレイン領域は前記ゲートの下側に延びる第一のシリサイド層を含み、
前記第二のソース／ドレイン領域は前記ゲートの下側に延びる第二のシリサイド層と前記ゲートの下側に延びるソース／ドレイン延長領域とを含み、かつ
前記本体領域とのショットキーダイオード接合は前記第一のシリサイド層と前記本体領域との間に形成され、前記本体領域とのｎ−ｐダイオード接合は前記ソース／ドレイン延長領域と前記本体領域との間に形成される、請求項１３に記載のＤＲＡＭセル。
【請求項１５】
前記第一のシリサイド層は前記本体領域と物理的に接触し、かつ前記第二のシリサイド層は前記本体領域と物理的に接触しない、請求項１４に記載のＤＲＡＭセル。
【請求項１６】
前記トランジスタがＮチャネルトランジスタとして特徴化される場合、前記ＤＲＡＭセルの記憶された値は、前記第一のソース／ドレイン領域での電位よりも低い前記第二のソース／ドレイン領域での電位に応答して検出され、かつ
前記トランジスタがＰチャネルトランジスタとして特徴化される場合、前記ＤＲＡＭセルの記憶された値は、前記第一のソース／ドレイン領域での電位よりも高い前記第二のソース／ドレイン領域での電位に応答して検出される、請求項１３に記載のＤＲＡＭセル。
【請求項１７】
前記第一のソース／ドレイン領域は前記ゲートの下側に延びるとともに前記多数キャリアのための低障壁シリサイド材料からなる第一のシリサイド層を含む、請求項１３に記載のＤＲＡＭセル。
【請求項１８】
ワン−トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルを形成するための方法であって、
前記ＤＲＡＭメモリセルの本体領域上にゲートを形成する工程であって、同ＤＲＡＭメモリセルの本体は第一の導電性の型を有する半導体層から形成される、工程と、
前記本体領域に隣接する位置と、同位置と本体領域に対して相対向する側である位置とに、半導体層の第一のソース／ドレイン領域及び第二のソース／ドレイン領域を形成する工程とを含み、前記第一のソース／ドレイン領域は前記本体領域とのショットキーダイオード接合を含み、前記第二のソース／ドレイン領域は前記本体領域とのｎ−ｐダイオード接合を含む、方法。
【請求項１９】
前記第一のソース／ドレイン領域は前記ゲートの下側に延びる第一のシリサイド層を含み、
前記第二のソース／ドレイン領域は前記ゲートの下側に延びる第二のシリサイド層と前記ゲートの下側に延びるソース／ドレイン延長領域とを含み、前記ソース／ドレイン延長領域は前記第一の導電性の型とは異なる第二の導電性の型を有し、かつ
前記本体領域とのショットキーダイオード接合は前記第一のシリサイド層と前記本体領域との間に形成され、前記本体領域とのｎ−ｐダイオード接合は前記ソース／ドレイン延長領域と前記本体領域との間に形成される、請求項１８に記載の方法。
【請求項２０】
前記第一のソース／ドレイン領域及び前記第二のソース／ドレイン領域を形成する工程は、前記第一のソース／ドレイン領域及び前記第二のソース／ドレイン領域の各々に深いソース／ドレイン領域を形成する工程を含み、前記第一のソース／ドレイン領域はソース／ドレイン延長領域を備えておらず、それにより前記第一のシリサイド層は前記本体領域と物理的に接触される、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して半導体素子に関し、より詳細には、単一のトランジスタを有するＤＲＡＭセルに関する。
【背景技術】
【０００２】
ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）は、主として高密度にて良好な速度を伴うので、一般的には大きな成功を収めてきた。より一層の高密度を求めて、単一トランジスタＤＲＡＭの技術が開発されてきた。個々のセルは、セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板またはバルク基板上に設けられ、独立したトランジスタ本体を備えるとともに、単一のトランジスタのみを必要として、これまでにＤＲＡＭにおいて使用されてきたキャパシタを必要とはしないものである。このような種類のＤＲＡＭセルはまた、キャパシタを必要としないことから、キャパシタレスＤＲＡＭセルとしても知られている。そのような単一トランジスタＤＲＡＭセルにおいて、トランジスタ本体はフローティングした状態であり、そして、トランジスタ本体が互いから隔離されているので電荷は本体に蓄積される。これによりトランジスタの閾値が変更され、その差異を検出することが可能となる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
典型的なＮチャネルトランジスタの場合、書き込みの技術にて、電気的に浮遊しているトランジスタ本体にトラップされた状態にて残存する正孔が生成される。これは、トランジスタが除去される正孔よりも多くの正孔／電子対の生成を達成するべく動作するように、ゲート、ソース及びドレインの電圧を選択することにより達成される。消去においては、正孔の除去が正孔／電子対の生成よりも速く起こるように、ゲート、ソース及びドレインの電圧を調整することにより同正孔が除去される。書き込みと消去との両方を十分な速度にて行うことは最も困難なことの一つであった。仮に消去モードにおいて、正孔の除去が正孔／電子対生成の速度よりも十分に速くない場合、消去は非常に遅くなる。同様に、仮に書き込みモードにおいて、正孔／電子対の生成が正孔の除去よりも十分に速くない場合、書き込みが非常に遅くなる。読み出しと書き込みのいずれに対しても十分な速度を得ることはこれまでにおいて一つの課題であった。従って、読み出し動作と書き込み動作のいずれをも十分な速度にて達成する技術を求める必要性が存在する。
【課題を解決するための手段】
【０００４】
ステートメント１．ワン・トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルであって、第一のソース／ドレイン領域と、第二のソース／ドレイン領域と、第一及び第二のソース／ドレイン領域の間に配置された本体領域と、本体領域上に配置されたゲートとを有するトランジスタを含み、第一のソース／ドレイン領域が本体領域とのショットキーダイオード接合を含み、第二のソース／ドレイン領域が本体領域とのｎ−ｐダイオード接合を含む、ＤＲＡＭセル。
【０００５】
ステートメント２．第二のソース／ドレイン領域がｎ−ｐダイオード接合と直列に接続されたオーミックコンタクトを含む、ステートメント１のＤＲＡＭセル。
ステートメント３．第一のソース／ドレイン領域はゲートの下側に延びる第一のシリサイド層を含み、第二のゲート／ドレイン領域はゲートの下側に延びる第二のシリサイド層とゲートの下側に延びるソース／ドレイン延長領域とを含む、ステートメント１のＤＲＡＭセル。
【０００６】
ステートメント４．本体領域とのショットキーダイオード接合は、第一のシリサイド層と本体領域との間に形成され、かつ本体領域とのｎ−ｐダイオード接合は、ソース／ドレイン延長領域と本体領域との間に形成される、ステートメント３のＤＲＡＭセル。
【０００７】
ステートメント５．本体領域は第一の導電性の型を有し、ソース／ドレイン延長領域は第一の導電性の型とは異なる第二の導電性の型を有する、ステートメント４のＤＲＡＭセル。
【０００８】
ステートメント６．第一及び第二のソース／ドレイン領域の各々は深いソース／ドレイン領域を含み、かつ第一のソース／ドレイン領域は、ソース／ドレイン延長領域を備えていない、ステートメント３のＤＲＡＭセル。
【０００９】
ステートメント７．ショットキーダイオード接合はＤＲＡＭセルの第一の書き込み動作時に第一の状態を書き込むために本体領域から多数キャリアを除去する、ステートメント１のＤＲＡＭセル。
【００１０】
ステートメント８．トランジスタがＮチャネルトランジスタとして特徴化される場合、多数キャリアは、第二のソース／ドレイン領域での電位より低い第一のソース／ドレイン領域での電位に応答して本体領域から除去される、ステートメント７のＤＲＡＭセル。
【００１１】
ステートメント９．トランジスタがＰチャネルトランジスタとして特徴化される場合、多数キャリアは、第二のソース／ドレイン領域での電位より高い第一のソース／ドレイン領域での電位に応答して本体領域から除去される、ステートメント７のＤＲＡＭセル。
【００１２】
ステートメント１０．トランジスタがＮチャネルトランジスタとして特徴化される場合、ＤＲＡＭセルの記憶された値は、第一のソース／ドレイン領域での電位よりも低い第二のソース／ドレイン領域での電位に応答して検出される、ステートメント１のＤＲＡＭセル。
【００１３】
ステートメント１１．トランジスタがＰチャネルトランジスタとして特徴化される場合、ＤＲＡＭセルの記憶された値は、第一のソース／ドレイン領域での電位よりも高い第二のソース／ドレイン領域での電位に応答して検出される、ステートメント１のＤＲＡＭセル。
【００１４】
ステートメント１２．第一のソース／ドレイン領域はゲートの下側に延びるとともに多数キャリアに対して低障壁シリサイド材料からなる第一のシリサイド層を含む、ステートメント１のＤＲＡＭセル。
【００１５】
ステートメント１３．ワン−トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルであって、第一のソース／ドレイン領域と、第二のソース／ドレイン領域と、第一及び第二のソース／ドレイン領域の間に配置された本体領域と、本体領域上に配置されたゲートとを有するトランジスタを含み、第一のソース／ドレイン領域が本体領域とのショットキーダイオード接合を含み、第二のソース／ドレイン領域が本体領域とのｎ−ｐダイオード接合と、ｎ−ｐダイオード接合と直列に接続されたオーミックコンタクトと、を含み、トランジスタがＮチャネルトランジスタとして特徴化される場合、多数キャリアは、第二のソース／ドレイン領域での電位よりも低い第一のソース／ドレイン領域での電位に応答してＤＲＡＭセルの書き込み動作時にショットキーダイオード接合を介して本体領域から除去され、かつトランジスタがＰチャネルトランジスタとして特徴化される場合、多数キャリアは、第二のソース／ドレイン領域での電位よりも高い第一のソース／ドレイン領域での電位に応答してＤＲＡＭセルの書き込み動作時にショットキーダイオード接合を介して本体領域から除去される、ＤＲＡＭセル。
【００１６】
ステートメント１４．第一のソース／ドレイン領域はゲートの下側に延びる第一のシリサイド層を含み、第二のソース／ドレイン領域はゲートの下側に延びる第二のシリサイド層とゲートの下側に延びるソース／ドレイン延長領域とを含み、かつ本体領域とのショットキーダイオード接合は第一のシリサイド層と本体領域との間に形成され、本体領域とのｎ−ｐダイオード接合はソース／ドレイン延長領域と本体領域との間に形成される、ステートメント１３のＤＲＡＭセル。
【００１７】
ステートメント１５．第一のシリサイド層は本体領域と物理的に接触し、かつ第二のシリサイド層は本体領域と物理的に接触しない、ステートメント１４のＤＲＡＭセル。
ステートメント１６．トランジスタがＮチャネルトランジスタとして特徴化される場合、ＤＲＡＭセルの記憶された値は、第一のソース／ドレイン領域での電位よりも低い第二のソース／ドレイン領域での電位に応答して検出され、かつトランジスタがＰチャネルトランジスタとして特徴化される場合、ＤＲＡＭセルの記憶された値は、第一のソース／ドレイン領域での電位よりも高い第二のソース／ドレイン領域での電位に応答して検出される、ステートメント１３のＤＲＡＭセル。
【００１８】
ステートメント１７．第一のソース／ドレイン領域はゲートの下側に延びるとともに多数キャリアのための低障壁シリサイド材料からなる第一のシリサイド層を含む、ステートメント１３のＤＲＡＭセル。
【００１９】
ステートメント１８．ワン−トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）セルを形成するための方法であって、ＤＲＡＭメモリセルの本体領域上にゲートを形成する工程であって、同ＤＲＡＭメモリセルの本体は第一の導電性の型を有する半導体層から形成される、工程と、本体領域に隣接する位置と、同位置と本体領域に対して相対向する側である位置と、に半導体層の第一及び第二のソース／ドレイン領域を形成する工程とを含み、第一のソース／ドレイン領域は本体領域とのショットキーダイオード接合を含み、第二のソース／ドレイン領域は本体領域とのｎ−ｐダイオード接合を含む、方法。
【００２０】
ステートメント１９．第一のソース／ドレイン領域はゲートの下側に延びる第一のシリサイド層を含み、第二のソース／ドレイン領域はゲートの下側に延びる第二のシリサイド層とゲートの下側に延びるソース／ドレイン延長領域とを含み、ソース／ドレイン延長領域は第一の導電性の型とは異なる第二の導電性の型を有し、かつ本体領域とのショットキーダイオード接合は第一のシリサイド層と本体領域との間に形成され、本体領域とのｎ−ｐダイオード接合はソース／ドレイン延長領域と本体領域との間に形成される、ステートメント１８の方法。
【００２１】
ステートメント２０．第一及び第二のソース／ドレイン領域を形成する工程は、第一及び第二のソース／ドレイン領域の各々に深いソース／ドレイン領域を形成する工程を含み、第一のソース／ドレイン領域はソース／ドレイン延長領域を備えておらず、それにより第一のシリサイド層は本体領域と物理的に接触される、ステートメント１９の方法。
【図面の簡単な説明】
【００２２】
【図１】一実施形態に従う、その製造段階におけるデバイスの断面図を示す。
【図２】一実施形態に従う、図１のデバイスを使用するメモリセルに適用可能なマスクレイアウトを示す。
【図３】図１のデバイスを使用するメモリアレイが、一実施形態に従って「１」の書き込み動作時にバイアスされる様式の図を示す。
【図４】図１のデバイスを使用するメモリアレイが、一実施形態に従って「０」の書き込み動作時にバイアスされる様式の図を示す。
【図５】図１のデバイスを使用するメモリアレイが、一実施形態に従って読み出し動作時にバイアスされる様式の図を示す。
【発明を実施するための形態】
【００２３】
本発明は、例示のみの目的にて示されるものであり、添付された図面により制限されるものではない。同図面において、同一の符号は同一の要素を示す。
当業者は、図面の要素が簡素化かつ明瞭化のために示されており、必ずしも実寸に従って描かれていないことを理解するであろう。例えば、本発明の実施形態の理解を容易にするために、図面において要素の幾らかの寸法は、その他の要素よりも誇張して描かれている。
【００２４】
本発明の主題であるワン・トランジスタ・ＤＲＡＭセル構造及びその製造方法を完全に理解するために、添付された特許請求の範囲を含む以下の詳細な説明が、上記した図面とともに参照される。
【００２５】
以下において明らかになる様式において、主題の発明は、一つの形態において、単一トランジスタキャパシタレス（１Ｔ／０Ｃ）メモリセルをプログラミングする構造及び方法に帰属している。より詳細には、浮遊する（すなわち、独立した）本体領域を含むメモリセルは、本体領域と、対応するドレイン及びソース領域と、を含むＭＯＳトランジスタの閾値電圧ＶＴを調節することによりプログラム化される。ＶＴの調節は、本体領域における多数キャリアのバンド間トンネリング（ＢＴＢＴ）の結果として、蓄積により達成される。この様式にてメモリセルをプログラミングすることはその他周知の技術よりも好ましく、特に、ＢＴＢＴによる多数キャリアの生成は非常に低いドレイン電流を必要とするのみであるので好ましい。
【００２６】
フローティング本体領域から正孔をパージする場合に一つの問題が生ずる。従来のｎ−ｐ接合は、正孔が本体領域から如何に効率的に除去され得るかという点において制限があった。これは、ｎ−ｐ接合の比較的弱い順方向バイアス電流によるものである。結果として、（１Ｔ／０Ｃ）メモリセルに対する「０」の書き込み動作後、本体の電位は、「０」と「１」との状態の間にて強固な読み出しマージンを提供するには十分に低いものではない。その結果、大型のメモリアレイにおいて、ビットの全てにわたり、引き続く「０」の読み出しと「１」の読み出しとを正確に区別する上において問題となるかもしれない。この問題は、大型アレイのメモリセルの範囲外ビット又はテールビットに対しては特に顕著であり得る。
【００２７】
幾らかのショットキー接合は、十分に低い逆方向バイアス電流を提供しつつ、ｎ−ｐ接合よりも実質的に大きな順方向バイアス電流を有し得る。この実質的により大きな順方向バイアス電流は、正孔が、本体領域からより効率的に除去されることを可能にする。その結果、（１Ｔ／０Ｃ）メモリセルに対する「０」の書き込み動作後、本体の電位は、「０」及び「１」の状態の間での強固な読み出しマージンを提供するには十分に低いものである。結果として、大型のメモリアレイにおいて、ビットの全てにわたり、引き続く「０」の読み出しと「１」の読み出しとを正確に区別する上での問題はより少なくなっていると考えられる。これは、大型アレイのメモリセルの範囲外ビット又はテールビットに対しては特に有用である。
【００２８】
ショットキー接合は、異なる障壁高を有し得る。一実施形態において、ショットキー接合の障壁高は「０」の書き込み動作時に強い順方向電流を提供するのに十分に低いが、それほど低くないので、（１Ｔ／０Ｃ）メモリセルに記憶されたデータ値を妨害する深刻な逆方向漏洩が存在する。
【００２９】
しかしながら、ソース側にてショットキー接合を使用することは、読み出し動作時に重大な問題を引き起こす。「１」の読み出し動作時に、ソース接合に対して本体は順方向にバイアスされる。仮にソースがショットキー接合を使用する場合、同ショットキー接合の実質的により大きな順方向バイアス電流により、本体は非常に迅速にその電荷を失う。しかしながら、この場合、本体領域にて正孔が迅速に消失することが問題である。本体領域における正孔の迅速な除去は、データが起こす「１」の読み出しを損失させるかもしれない。結果として、読み出し動作時にはショットキー接合よりもｎ−ｐ接合を使用することが有利である。
【００３０】
その結果は、ショットキー接合の順方向バイアスは、「０」の書き込み動作時に正孔の効率的な除去を提供するために使用され得、ｎ−ｐ接合は読み出し動作時にソースにて使用されて、「１」の読み出し動作時にショットキー接合がデータの損失を引き起こすことを回避する。
【００３１】
図１は一実施形態に従う、その製造段階におけるデバイス１０の断面図を示す。図１に示されるように、メモリセルは基板１２上に形成されたＭＯＳトランジスタ１０を含む。基板１２はＳＯＩ（シリコンオンインシュレータ）基板であるか、バルク基板であり、フローティング本体（ｆｌｏａｔｉｎｇ  ｂｏｄｙ）領域を備えている。公知の製造技術を使用して、基板１２上にＭＯＳ（例えば、ＮＭＯＳ）トランジスタを形成する。得られたデバイス１０は本体領域３６（例えば、ｐ型導電体の）を含む。ドレイン領域２６（例えば、ｎ型）は、本体領域３６の一方の端部に形成され、ソース領域２４（例えば、ｎ型）は本体領域３６の相対向する端部に形成される。代替的な実施形態において、極性の適切な変更に伴ってＰＭＯＳトランジスタがＮＭＯＳトランジスタの代わりに形成される。図示された実施形態において、シリサイド層１４がソース領域３０上に重ねられ、シリサイド層１６がドレイン領域３４上に重ねられる。幾らかの実施形態において、シリサイド領域２２がゲート２０上に重ねられる。代替的な実施形態では、シリサイド層２２を使用しない。
【００３２】
いくらかの実施形態に対して、ドレイン領域２６は深いドレイン領域３４を含み、かつソース領域２４は深いソース領域３０とソース延長領域３２と含むことを明記したい。ゲート構造又はゲートスタック２８はゲートシリサイド２２とゲート材料２０とゲート誘電体１８とを含むとともに、本体領域３６の上に配置されている。好ましい実施形態において、ＭＯＳトランジスタ１０はドレイン領域２６とソース領域２４とがゲートスタック２８と自己整列するように製造される。最終的に、ゲートスタック２８に接続されるワード線（ＷＬ）４０と、ドレイン２６に接続されるビット線（ＢＬ）４２と、ソース２４に接続されるソース線（ＳＬ）４４とを含む相互接続が提供される。
【００３３】
図示された実施形態において、シリサイド１４はソース領域２４の一部として形成され、かつシリサイド１６はドレイン領域２６の一部として形成されることを明記したい。ソース延長領域３２（ｎ型）はソース２４の一部として形成される。ソース延長領域３２のドーパント濃度は、ソース側シリサイド１４とソース延長領域３２との間にてオーミックコンタクトを提供するのに十分に高くするべきである。一実施形態において、ソース領域３０，３２及びドレイン領域３４のドーパント濃度は３×１０１９乃至３×１０２０原子／ｃｍ３の範囲であり得、本体領域３６のドーパント濃度は約５×１０１６乃至５×１０１７原子／ｃｍ３の範囲であり得る。代替的な実施形態は、異なるドーパント濃度を使用し得る。
【００３４】
種々の方法を使用して、図１のデバイスが形成される。例えば、傾斜注入を使用してソース延長領域３２が形成され得る。図１を参照すると、傾斜注入は、垂直方向から約４５度の角度にて、ソース側（左側）からデバイス１０に斜めに近づくことができる。代替的な実施形態は垂直方向に対して０度（垂直注入）から垂直方向に対して約６０度の範囲の注入角を使用し得る。図１のデバイス１０を形成するために使用されるその他の方法は垂直注入を使用し得る。
【００３５】
一実施形態において、マスク（図示しない）を使用してドレイン側２６を覆い（ｍａｓｋ  ｏｆｆ）、それによりソース延長領域３２がソース側においてのみ形成される。この場合、垂直注入を使用して、ソース側にソース延長領域３２が形成される。代替的な実施形態は、マスキングと注入角の組合せを使用してソース側及びドレイン側に所望のドーパントプロファイルを生成し得る。ドレイン側を覆うために使用されるマスクは、修正された延長注入マスクであり得、ここで、延長注入マスクはｐ−チャネルデバイスをマスクし、かつ修正延長注入マスクはｐ−チャネルデバイスとｎ−チャネルデバイスのドレイン領域とを覆う。従って、修正延長注入マスクは、製造工程を作製するために非常に容易であり、かつ安価であり得る。
【００３６】
図１のデバイスを形成するために使用されるいくらかの方法は、犠牲的な（即ち、最終的なデバイスから除去される）、かつ図１に示されるスペーサ２９より広い幅広のスペーサ（図示しない）を使用できる。異なる方法において、符号１４，１６及び２２にて示されるシリサイド層は、ソース延長領域３２の注入の前、又は後に堆積され得る。
【００３７】
一実施形態において、シリサイド層は以下の材料の一つ以上を含み得る：即ち、エルビウムシリサイド（ＥｒＳｉＸ）、イッテルビウムシリサイド（ＹｂＳｉＸ）及び／又は白金シリサイド（ＰｔＳｉ）を含み得る。一般的にＮＭＯＳデバイスに対して、以下の材料の一つ以上：即ち、エルビウムシリサイド（ＥｒＳｉＸ）及び／又はイッテルビウムシリサイド（ＹｂＳｉＸ）が使用され得る。一般的にＰＭＯＳデバイスに対して、白金シリサイドが使用され得る。別の実施形態において、シリサイド層は、シリサイド／シリコン接合に介装される極薄絶縁体（ほぼ単層の）を含み、接合部分のパシベーションにより障壁高さを調節する。一実施形態において、選択されたシリサイド材料はショットキー接合の所望の動作に対して十分に低い障壁を提供する。幾らかの実施形態に対して、低障壁材料はＮＭＯＳデバイスに対して約４００ミリボルト以内の伝導帯端の障壁高を有する材料であるように定義され、ＰＭＯＳデバイスに対して約４００ミリボルト以内の価電子帯端の障壁高を有する材料であるように定義される。幾らかの実施形態において、低障壁材料はＮＭＯＳデバイスに対して約３００ミリボルト以内の伝導帯端の障壁高を有する材料であるように定義され、ＰＭＯＳデバイスに対して約３００ミリボルト以内の価電子帯端の障壁高を有する材料であるように定義される。代替的な実施形態は、異なる材料及び／又はショットキー接合を形成するために異なる障壁を有する材料を使用し得る。
【００３８】
図１のデバイスを形成するために使用される方法の一例を以下に記載する。注入を使用してソース延長領域３２が形成され得る。注入はドレイン側２６の注入を阻止するマスキング層（図示しない）を使用する垂直注入であり得るか、或いは注入はドレイン側２６の注入を阻止するゲートスタック２８を使用する傾斜注入であり得る。次に、引き続く注入時に、スペーサ２９よりも幅広の犠牲的スペーサ（図示しない）を使用して、深いソース領域３０と深いドレイン領域３４を形成することを明記したい。次に、これらの犠牲的スペーサ（図示しない）がシリサイド層１４，１６及び２２を堆積する前に除去され得る。
【００３９】
図１のデバイス１０を形成するために使用される方法の代替的な例を以下に示す。シリサイド層１４，１６及び２２が堆積され得る。注入を使用してソース延長領域３２が形成され得る。注入は、ドレイン側２６の注入を阻止するマスキング層（図示しない）を使用する垂直注入であり得るか、或いは注入はドレイン側２６の注入を阻止するゲートスタック２８を使用する傾斜注入であり得る。次に、引き続く注入時に、サイドウォール・スペーサ２９よりも広い犠牲的スペーサ（図示しない）を使用して、深いソース領域３０と深いドレイン領域３４を形成することを明記したい。これらの犠牲的スペーサが次に除去され得る。
【００４０】
図１に示されるトランジスタ１０はソース領域２４にｎ−ｐ接合を、ドレイン領域２６にショットキー接合を有することを明記したい。ソース領域２４のｎ−ｐ接合は、ｎ型領域３０，３２とｐ型本体３６との間であり得る。ドレイン領域２６のショットキー接合は、シリサイド層１６とｐ型本体領域３６との間であり得る。
【００４１】
図２は多数のメモリセル１０を含むメモリアレイが形成されている半導体デバイスの動作マスクレイアウトの図である。図２に示されるように、複数のワード線（ＷＬ）１１６がデバイスの表面とほぼ平行に水平方向に延びている。各ＷＬ１１６はまた、メモリアレイの所定の行において対応するメモリセルのポリシリコンゲートコンダクタ２０を構成する。ＢＬ１１７及びＳＬ１１８は垂直方向にＷＬ１１６に上に延びている。ＳＬ１１８はアレイ中の各メモリセル１０のソース領域２４と、必要数の導電ビア１２１の対応する一つを介して電気的に接続されている。同様に、ＢＬ１１７はアレイ中の各メモリセル１０のドレイン領域２６と、必要数の導電ビア１２２を介して電気的に接続されている。メモリセル１０の活性領域は図２に示される活性領域１２３に形成される。
【００４２】
半導体メモリのデザイン及び作製の分野を経験した当業者は、上記に記載されたＲＡＭセル構造が、通例提供されるものを超えて更なる導電要素を必要とすることを理解する。即ち、従来のメモリアレイ構造は例えば単一のソース線を含むことにより要件を満たされる。しかしながら、更なる導電トレースを必要とすることは、ここでは深刻な損害をもたらすものと考えられない。これは、メモリセル１０により生成される比較的低い電流が、そうでなければ指摘されるであろうというものよりも幾分広いデバイス幅を必要とするからである。即ち、論理「１」におけるメモリセルと論理「０」におけるメモリセルとの間の電流差動は小さくなる傾向にあるので、メモリセルは、センス増幅器の下流側で十分に動作する様式にて電流差動を高めるために最小幅より大きい幅を有するように設計される。例えばデバイスの幅を２倍にすると、オン・オフ電流差動は、５マイクロアンペアから１０マイクロアンペアに増大し、それによりセンス増幅器に関連した設計性能の要件を緩和することができる。結果として、垂直方向における更なる導電体が比較的大きなデバイス幅により容易に収容される。
【００４３】
加えて、更なる導電体は、それが選択されていないＷＬにて起こり得る電流の漏洩を最小化するために使用され得るという点において有効である。具体的には、ＳＬ１１８が存在しないことにより、すべてのセルのソースは金属性のストラップ導電体により共通して接続され、同ストラップ導電体は次に単一の基準電圧に接続される。選択されていないメモリセルの電流の漏洩はナノアンプス（ｎａｎｏａｍｐｓ）／デバイスを近づけ、かつメモリアレイの所定の列は数百のメモリセル（例えば、２５６又は５１２）を含み得るので、最悪の場合の合計漏洩電流は、典型的な読み出し電流に匹敵するであろう。対抗措置として、強力なターンオフを達成するために選択されていないセルにソースバイアが適用され得る。ターンオフバイアが、アレイ全体において全体的にのみというよりはむしろ、列毎のバイアについて適用可能である場合に、これは更に容易に達成される。デバイス１０を使用してメモリアレイのコンテンツをアドレス指定するための構成は主として発明に付随的なものと考えられるので、ここでは取り扱わない。しかしながら、デバイス１０を使用してメモリアレイのコンテンツをプログラムする、消去する、そして読み出す方法に関する詳細は関連のあるものであり、以下に説明する。
【００４４】
次に図３、４及び５を考慮すると、これらはそれぞれ、本発明に従ってＲＡＭセルに対して所望の論理レベル（例えば「１」）を書き込むために使用され得る代替的なバイアス技術を示す。しかしながら、これらの図面に開示された技術は、完全な、又は排他的なものであることを推察するものではない。
【００４５】
図３は、選択された行及び列において、デバイス１０を使用してメモリセルに「１」を書き込むために使用され得る一つのアプローチを示す。このアプローチはドレイン領域２６におけるショットキー接合をバイアスし、それにより正孔が本体領域３６に保存される。このアプローチにおいて、１．８Ｖ（ボルト）の正の電圧が選択された列のセルのＳＬに印加される。−１．５Ｖの負の電圧が選択された行のＷＬに印加される。０Ｖの電圧又はＧＮＤ（接地）が選択されていない行のＷＬに印加される。選択された列のＢＬにおける電圧は浮遊可能になる。そして、選択されていない列のセルのＳＬ及びＢＬにおける電圧は浮遊可能になる。
【００４６】
図４は、選択された行及び列において、デバイス１０を使用してメモリセルに「０」を書き込むために使用され得る一つのアプローチを示す。このアプローチはドレイン領域２６におけるショットキー接合をバイアスし、それにより正孔が消去され、かつ電子が本体領域３６に保存される。このアプローチにおいて、１．８Ｖ（ボルト）の正の電圧が選択された列のセルのＳＬに印加される。１．８Ｖの正の電圧が選択された行のＷＬに印加される。０Ｖの電圧又はＧＮＤ（接地）が選択されていない行のＷＬに印加される。０Ｖの電圧又はＧＮＤ（接地）が選択された列のＢＬに印加される。そして、０Ｖの電圧又はＧＮＤ（接地）が選択されていない列のセルのＳＬ及びＢＬに印加される。
【００４７】
図５は、選択された行及び列において、デバイス１０を使用してメモリセルを読み出すために使用される一つのアプローチを示す。ｎ−ｐ接合（ｎ型３０，３２とｐ型本体３６との間）は、ショットキー接合（シリサイド１６とｐ型本体３６との間）が「１」の読み出し動作中のデータの損失を引き起こす可能性を低減するために、読み出し動作時においてソース２４にて使用され得る。「０」を読み出す動作は、通常同じ問題を有することはない。その理由は、「０」を記憶することは、任意の検知できる電荷を記憶するために本体３６を必要としないからである。このアプローチにおいて、０．５Ｖ（ボルト）の正の電圧が選択された列のセルのＢＬに印加される。０．８Ｖの正の電圧が選択された行のＷＬに印加される。０Ｖの電圧又はＧＮＤ（接地）が選択されていない行のＷＬに印加される。０Ｖの電圧又はＧＮＤ（接地）が選択された列のＳＬに印加される。そして、０Ｖの電圧又はＧＮＤ（接地）が選択されていない列のセルのＳＬ及びＢＬに印加される。
【００４８】
上記した図３乃至５に記載された電圧の実際の値は例示のみの目的であることを明記したい。デバイス１０の寸法は、より大きな、又はより小さな寸法にスケール化されるので、電圧の値もまた増減され得る。電圧の実際の値は変更され得るが、電圧間の関係（例えば、どの電圧がより高い及びより低い電位であるか）は同じく維持され得る。しかしながら、代替的な実施形態は、デバイス１０からの異なる挙動を生成するために異なる様式にてデバイス１０をバイアスし得る。
【００４９】
従って、上記詳細な説明から、本発明のワン・トランジスタＤＲＡＭセルは、それが達成可能な多くの特徴、利点及び能力に関して優れている。特に、デバイス１０は、より強固な「０」の書き込み動作とより損失の少ない読み出し動作とを維持しながら、同時に、簡単かつ小型化したセルのデザインを提供する。
【００５０】
上記した詳細な説明において、本発明は種々の特定の実施形態の文脈において記載されてきたが、そのような様式は例示的なものであり、かつ本発明の完全な理解を伝えることを意図されている。しかしながら、半導体不揮発性メモリデバイスの設計及び製造に関連する当業者は、本発明の範囲から逸脱することなく、特定して記載された実施形態に対して種々の修正及び変更が与えられることを理解するであろう。従って、本発明は、添付した特許請求の範囲の文言上の範囲及びその均等物の範囲内に含まれるすべての主題を包含するものとして理解されるべきである。例えば、本発明は、本明細書に記載された特定の材料及び厚みに制限されるものとして解釈されるべきではない。同様に、導電性の型（Ｐ型、Ｎ型）及びキャリアの型（正孔、電子）は一般的には、必須となる一貫性が保持されている場合、逆となり得ることも当業者は理解する。従って、詳細な説明及び図面は、範囲を定めるというよりはむしろ本発明の例示として適切に解釈されるものであり、従って、すべての修正又はそれらからの逸脱は本発明の範囲によって理解される。
【００５１】
図１のデバイス１０はメモリセルの文脈にて記載されてきたが、代替的な実施形態は任意の所望のかつ適切な回路においてデバイス１０を使用し得る。例えば、ｎ−ｐ接合を含む一つの電流電極と、ショットキーダイオードを含む第二の電流電極と、を有するトランジスタは、任意の所望の回路にて任意の所望の様式にて使用可能であり、メモリアレイにおける用途に制限されるものではない。このトランジスタは、所望の挙動を生ずるために任意の所望の様式にてバイアスされる。
【００５２】
同様に、動作上の試み又はその他の技術的な試みに対する利益、利点、能力及び解決手段は、本明細書に記載されたように、本発明の特定の実施形態に関して列挙されてきた。しかしながら、利益、利点、性能及び解決手段、並びにそのような任意の利益、利点、性能及び解決手段を生ずる、或いはそのような任意の利益、利点、性能及び解決手段をより明確にすることを可能にする若しくはもたらす任意の要素又は限定事項は、請求の範囲の任意のもの又はすべての重大な、必要とされる、又は必須の要素又は限定事項として、表現的に、含蓄的に、又は禁反言により、考慮または解釈されるべきではない。更に、本明細書において使用されるように、「含む（ｃｏｍｐｒｉｓｅｓ）」、「含み（ｃｏｍｐｒｉｓｉｎｇ）」なる用語又はその任意の変更した表現は、要素の引用された列挙を含むプロセス、方法、事項又は装置が引用された要素のみを含むものではなく、明確に引用又は列挙されてはいないがそのようなプロセス、方法、事項又は装置に生来的なものを含むように包括的に適用されることを意図されている。
【００５３】
本明細書に記載されたすべての回路は、シリコン若しくは別の半導体材料のいずれかにて実施されるか、或いは代替的に、シリコン若しくは別の半導体材料のソフトウェアコード表現によって実施される。
【図１】
2010508657.tif 000003
【図２】
2010508657.tif 000004
【図３】
2010508657.tif 000005
【図４】
2010508657.tif 000006
【図５】
2010508657.tif 000007
【国際調査報告】
2010508657.tif 000008