(57)【要約】【課題】ガルヴァニック素子の短絡に対する保護を改善する。【解決手段】  本発明は、平面セパレータ（６０３）に配置した電極（６０１）を有する少なくとも１つの単セル（６００）を備えるガルヴァニック素子に関するものであり、電極のうちの少なくとも１つはセパレータの端領域と重なるアレスターラグ（６０２）を備える電流コレクタを有し、そこにおいて少なくとも１つの薄層（６０５）が、アレスターラグ、特にアレスターラグの側端部のセパレータとの直接の機械敵接触を防止するように前記端領域に配置される。【選択図】図６
2010508631.tif 000002
【特許請求の範囲】
【請求項１】
平坦なセパレータ（５０３、６０３)に配置される電極（３０３、４０２、５０１、６０１)を有する少なくとも１つの単セル（５００、６００)を備えるガルヴァニック素子であって、前記電極の少なくとも１つが、前記セパレータの端領域に重なる出力ラグ（３０１、４０１、５０２、６０２)を備える電流コレクタを有し、少なくとも１つの薄層（３０２、４０３、５０５、６０５)が、前記出力ラグ、特に前記出力ラグの側端部、と前記セパレータとの直接の機械的接触が防止されるように、前記端領域に配置されている、ガルヴァニック素子。
【請求項２】
前記少なくとも１つの薄層（５０５、６０５）が、前記出力ラグ（５０２、６０２)と前記セパレータ（５０３、６０３)との間に配置されることを特徴とする請求項１に記載のガルヴァニック素子。
【請求項３】
前記少なくとも１つの薄層（３０２）が、前記出力ラグ（３０１）の前記側端部を覆うことを特徴とする請求項１または２に記載のガルヴァニック素子。
【請求項４】
前記少なくとも１つの薄層（３０２、４０３、５０５、６０５）が、ポリマーに基づく層であることを特徴とする請求項１〜３のいずれか一項に記載のガルヴァニック素子。
【請求項５】
前記少なくとも１つの薄層（３０２、４０３、５０５、６０５）が、特にポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリエーテルエーテルケトン、ポリアクリロニトリル、ポリテトラフルオロエチレン、またはポリイミドに基づくシートであることを特徴とする請求項１〜４のいずれか一項に記載のガルヴァニック素子。
【請求項６】
前記シートが、特にシリコーン、アクリレート、または極性改質ポリオレフィンに基づく接着剤を用いて、前記セパレータ（５０３、６０３)および／または前記出力ラグ（３０１、４０１、５０２、６０２)に接着接合されることを特徴とする請求項５に記載のガルヴァニック素子。
【請求項７】
前記少なくとも１つの薄層（３０２、４０３、５０５、６０５)が接着剤、特に溶融接着剤、から製造されることを特徴とする請求項１〜４のいずれか一項に記載のガルヴァニック素子。
【請求項８】
前記接着剤がポリオレフィンに基づく溶融接着剤であることを特徴とする請求項７に記載のガルヴァニック素子。
【請求項９】
前記少なくとも１つの単セル（５００、６００)が、特に負電極／セパレータ／正電極／セパレータ／負電極、および／または、正電極／セパレータ／負電極／セパレータ／正電極、の配列を含む、いわゆるバイセルであることを特徴とする請求項１〜８のいずれか一項に記載のガルヴァニック素子。
【請求項１０】
前記セパレータ（５０３、６０３)が、少なくとも１つのポリオレフィンから本質的に成ることを特徴とする請求項１〜９のいずれか一項に記載のガルヴァニック素子。
【請求項１１】
前記少なくとも１つの単セル（５００、６００)の電極の少なくとも１つが、リチウム挿入電極であることを特徴とする請求項１〜１０のいずれか一項に記載のガルヴァニック素子。
【請求項１２】
前記少なくとも１つの単セル（５００、６００)が、活物質としてＬｉＣｏＯ２を有する少なくとも１つの正電極を有することを特徴とする請求項１〜１１のいずれか一項に記載のガルヴァニック素子。
【請求項１３】
前記少なくとも１つの単セル（５００、６００)が、活物質として黒鉛を有する少なくとも１つの負電極を有することを特徴とする請求項１〜１２のいずれか一項に記載のガルヴァニック素子。
【請求項１４】
アルミニウム、特にアルミニウム金属メッシュまたは穿孔されたアルミニウム箔、から成る出力ラグ（５０２、６０２)において、電流コレクタを備える、少なくとも１つの電極、特に少なくとも１つの正電極、を有することを特徴とする請求項１〜１３のいずれか一項に記載のガルヴァニック素子。
【請求項１５】
電流コレクタと、銅、特に穿孔されていない銅箔、から成る出力ラグ（５０４、６０４)とを有する、電極、特に少なくとも１つの負電極、を有することを特徴とする請求項１〜１４のいずれか一項に記載のガルヴァニック素子。
【請求項１６】
前記電極（５０１、６０１)が、前記セパレータ（５０３、６０３)上に積層されることを特徴とする請求項１〜１５のいずれか一項に記載のガルヴァニック素子。
【請求項１７】
電解質として、少なくとも１つのリチウム導電性塩とともにエチレンカーボネートとジエチルカーボネートとから成る混合物を有することを特徴とする請求項１〜１６のいずれか一項に記載のガルヴァニック素子。
【請求項１８】
複合シートから成るハウジングを有し、前記複合シートが、少なくとも１つの金属箔を含み、好ましくは、内側が絶縁材で覆われることを特徴とする請求項１〜１７のいずれか一項に記載のガルヴァニック素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平坦なセパレータに配置された電極を有する少なくとも１つの単セルを備え、該電極のうちの少なくとも１つがセパレータの端領域に重なる出力ラグを備えている電流コレクタを有する、ガルヴァニック素子に関する。
【背景技術】
【０００２】
リチウムイオン電池およびリチウムポリマー電池のようなガルヴァニック素子は、多くの場合、複数の単セルから成るセルスタックを含む。このようなセルスタックが構成される単セルまたは個別素子は、一般には、複数の活性電極膜（好ましくは、いずれの場合においても、２つの半電極間に金属のコレクタ（通常、特に正電極用には、アルミニウム金属メッシュまたは穿孔されたアルミニウム箔から成るアルミニウムコレクタ、および特に負電極用には、塊状の銅箔から成る銅コレクタ）が配置されている）と、１つ以上のセパレータとの複合体である。このような単セルは、負極／セパレータ／正極／セパレータ／負極、または、正極／セパレータ／負極／セパレータ／正極、の可能な配列を備える、いわゆるバイセルとしてしばしば製造される。
【０００３】
電極は、通常、活物質、共重合体ポリビニリデンフルオライド・ヘキサフルオロプロピレン（ＰＶＤＦ−ＨＦＰ）のような電極結合剤、ならびに例えば導電率向上剤および軟化剤の成分のような添加物（多くの場合にはデブチルフタレート（ＤＢＰ））を、アセトンのような有機溶剤中で激しく混合し、これを延伸してシートを形成し、及びそれを適切なコレクタに貼り付けることにより製造される。次に、このようにして形成された、かつコレクタを備える電極シートは、例えば積層プロセスによって、好ましくは非常に薄く平坦なセパレータ、具体的に言えばシートセパレータ、に貼り付けられて、上述の単セルの形成、具体的に言えば上述のバイセルの形成のために加工される。例えば、ポリオレフィンまたは前述のＰＶＤＦ−ＨＦＰから成る薄いシートがセパレータとして使われるであろう。
【０００４】
電極シートは通常セパレータの中央に貼り付けられ、その結果、セパレータは電極材料によって覆われない自由な端領域を有する。
【０００５】
次に、複数の単セルまたはバイセルは、前述のセルスタックを形成するために層を成して配置されることが可能であり、セルスタックは、ハウジング、例えば強く延伸されたアルミニウム複合箔から成るハウジングへの挿入、電解質による充填、ハウジングの封止、および最終形成により処理されて、完全な電池を製造する。
【０００６】
電極の金属コレクタは通常、ハウジングを貫通して外部に延びる出力導体に更に溶接される出力ラグを備えている。この場合に出力ラグは通常、上述したセパレータの自由端領域に重なって、それと接触可能になっている。
【０００７】
スペースを節約して、ガルヴァニック素子の高いエネルギー密度を達成するために、出力ラグは一緒に密接に折り畳まれ、溶接した出力導体と共に折り畳まれることが好ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特に単セルからのセルスタックの形成、連続する折り畳み工程、およびセルスタックのハウジングへの挿入のときに、１つの単セルのセパレータが、出力ラグの部分、例えば、出力ラグの端領域もしくは出力ラグの曲がった領域に生じる、型打ちバリおよび切断バリのような出力ラグの部分、によって、または、金属メッシュから成る出力ラグの場合は、例えば、電極を打ち抜くことにより作製され得る個別金属メッシュウェブよって、穴をあけられたり、または少なくとも損傷を受けることがある。
【０００９】
これは異極性の電極の間の直接接触、従って単セルの内部短絡（いわゆる「ソフトショート」）を引き起こすことがあり、それによって、全セルスタックが使用不可能になる。
【００１０】
近年、より薄いセパレータがエネルギー密度を増大させるために特にリチウムポリマー電池で使われてきたので、発生する内部短絡の数はかなり大きい程度に増加している。
【００１１】
従って本発明は、初めに述べたタイプのガルヴァニック素子の短絡に対する保護を改善するという目的に基づいている。
【課題を解決するための手段】
【００１２】
この目的は請求項１の特徴を有するガルヴァニック素子により達成される。本発明によるガルヴァニック素子の好ましい実施形態は従属クレーム２〜１８に記載されている。すべての請求項の表現は、この明細書の内容を参照してなされる。
【００１３】
本発明によるガルヴァニック素子は、平坦な好ましくは非常に薄いセパレータに配置される電極を有する少なくとも１つの単セルを備える。電極のうちの少なくとも１つはセパレータの端領域に重なる出力ラグを備えている電流コレクタを有する。
【００１４】
本発明によるガルヴァニック素子は、それが前述の内部短絡から、特定の程度保護されるという点で特に特徴づけられる。
【００１５】
このために、出力ラグがセパレータに重なる端領域に少なくとも１つの薄層を有することが好ましい。これは、少なくとも直接の機械的接触が出力ラグの側端部とセパレータとの間で起きないように特に配置される。好ましい実施形態では、少なくとも１つの薄層は、出力ラグとセパレータとの接触が出力の側端部の領域だけでなく全体に起きないように配置される。その場合、出力ラグとセパレータは接触することができない。
【００１６】
さらにまた、本発明によるガルヴァニック素子は、端領域において完全に曲げられるセパレータをこのために有することが好ましいことがある。完全に曲げられた部分と共に、セパレータは、出力ラグが重なる補強された端領域を形成する。
【００１７】
このために、本発明によるガルヴァニック素子は、電極がセパレータに取り付けられる領域よりも端領域においてより厚いセパレータを有することも好ましいことであろう。
【００１８】
少なくとも１つの薄層と、完全に曲げられたセパレータおよび／または端領域においてより厚いセパレータとの双方が、端領域において、出力ラグの前述の部分によってセパレータが穿孔されるのを、完全に防止しない場合であっても、少なくともかなり一層困難にする。もちろん、前記オプションは互いに結合されてもよい。
【００１９】
本発明によるガルヴァニック素子の１つの好ましい実施形態では、少なくとも１つの薄層が出力ラグとセパレータとの間に配置される。この場合、それは、少なくとも部分的に、好ましくは完全に、出力ラグとの重なりが生じているセパレータの端領域を覆い、覆われた領域内でそれを補強する、細長いストリップ形状であるとよい。出力ラグと端領域のセパレータの直接の機械的接触はこのようにして完全に防止され得る。
【００２０】
しかしながら、少なくとも１つの薄層は、出力ラグの側端部がセパレータに接触できる、セパレータと出力ラグの間の領域だけに配置されることが好ましいこともある。
【００２１】
出力ラグの側端部とセパレータとの直接接触を防止するために、少なくとも１つの薄層は、それが出力ラグの側端部を覆うように配置されていてもよい。このために、それは、例えば、出力ラグの側端部の周りで完全に曲げられる細長いストリップ形状である。
【００２２】
本発明によるガルヴァニック素子が端領域で完全に曲げられるセパレータを有する場合は、それは出力ラグの方向および反対方向の両方向に完全に曲げられることもあり得る。セパレータの完全に曲げられた部分は、セパレータとともに２層を成す好ましくは細長い領域を形成する。完全に曲げることによって、セパレータは、結果として生じる２層を成す領域において完全に補強され、それに対応して鋭利またはとがった物によってより容易に穴を開けられることは不可能になる。
【００２３】
１つの好ましい実施形態では、接着層がセパレータの完全に曲げられた部分とセパレータの間に配置される。接着層は、完全な領域を覆って、または完全に曲げられた部分とセパレータの間の位置に配置されるとよい。
【００２４】
セパレータの完全に曲げられた部分は、少なくとも部分的に、好ましくは完全に、セパレータに融合することができる。セパレータの完全に曲げられた部分および後者の場合のセパレータはユニットを形成することが好ましい。本実施形態では、本発明によるガルヴァニック素子は、端領域、そこでは出力ラグがセパレータに重なっていますが、当該端領域における厚みが、他の領域、特に電極がセパレータ上に配置されるそれらの領域、と比較して、より厚いセパレータを有する。
【００２５】
もちろん、製造によってより厚い端領域をすでに備えるセパレータを使用することも可能である。その場合、より厚い端領域は完全な曲げおよび接着または融合によって最初に形成される必要がない。
【００２６】
１つの好ましい実施形態では、使用される少なくとも１つの薄層は、ガルヴァニックセルの従来の構成要素、例えば、ＬｉＰＦ６またはＬｉＢＦ４などのリチウムの導電性塩類を有する有機カーボネートから成る電解質、に対して化学的に不活性である。少なくとも１つの薄層は電気絶縁層であることが好ましい。もちろん、これは絶対に必須ではない。なぜならば、本発明では、機械的補強が主要な要因であるからである。
【００２７】
少なくとも１つの薄層は、特にポリマーを主成分とした層である。
【００２８】
特に好ましくは、少なくとも１つの薄層はシート、特にポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリエーテルエーテルケトン、ポリアクリロニトリル、ポリテトラフルオロエチレン、またはポリイミドに基づくシートである。穴開けに対するより大きな抵抗を達成するために、これらのシートの各々は、片面または両面に、かき傷耐性保護層を備えることができる。このかき傷耐性保護層は、例えば、エポキシ樹脂から成るとよく、１μｍ〜７μｍの厚さであることが好ましい。
【００２９】
少なくとも１つの薄層は、特にシリコーン、アクリレート、または極性改質ポリオレフィンに基づく接着剤を用いて、セパレータおよび／または出力ラグに接着され得る。同じ接着剤は、一般に、上記したように、セパレータをセパレータの完全に曲げられた部分に接着するための接着層としても適切である。
【００３０】
少なくとも１つの薄層は接着剤、特に溶融接着剤から生成されるとよい。例えば、所望の実施形態に応じて、これは、細長いストリップ形状で、セパレータの端領域または出力ラグの側端部に施されるとよい。
【００３１】
溶融接着剤はポリオレフィンに基づく溶融接着剤であることが好ましい。
【００３２】
接着剤は、それが薄層として容易かつ柔軟に施され得るという利点を有する。よって、少なくとも１つの薄層を、接着剤として、セパレータまたは出力ラグの側端部へ適用することは、上述したタイプのガルヴァニック素子の製造プロセスにおいて、特によく組み込まれ得る。
【００３３】
少なくとも１つの単セルは、特にバイセルである。これは負極／セパレータ／正極／セパレータ／負極の配列、または正極／セパレータ／負極／セパレータ／正極の配列を有することが好ましい。
【００３４】
本発明によるガルヴァニック素子で使用できるセパレータは、本質的に少なくとも１つのポリオレフィンから成ることが好ましい。少なくとも１つのポリオレフィンは例えばポリエチレンでもよい。多層セパレータもまた特に好ましく使用され得る。多層パラメータは、例えばポリオレフィン層の連続から成るセパレータ、及び例えばポリエチレン／ポリプロピレン／ポリエチレンの連続からなるセパレータである。しかしながら、原則として、他のポリマー系材料も、本発明のガルヴァニック素子のセパレータのための材料として用いてもよく、例えば一例であって、及びすでに最初に述べた通り、ＰＶＤＦ−ＨＦＰを用いてもよい。
【００３５】
本発明によるガルヴァニック素子は、少なくとも１つのリチウム挿入電極を有する少なくとも１つの単セルを有することが好ましい。本発明によるガルヴァニック素子はリチウムイオン電池またはリチウムポリマー電池であることが特に好ましい。
【００３６】
本発明によるガルヴァニック素子は、活物質としてリチウム酸化コバルト（ＬｉＣｏＯ２）を有する少なくとも１つの正電極を有する少なくとも１つの単セルを備えることが好ましい。
【００３７】
本発明によるガルヴァニック素子は、活物質として黒鉛を有する少なくとも１つの負電極を有する少なくとも１つの単セルを備えることも好ましい。
【００３８】
１つの発展型では、本発明によるガルヴァニック素子は、それが活物質としてリチウム酸化コバルトを有する少なくとも１つの正電極と、活物質として黒鉛を有する少なくとも１つの負電極とを有し、該単セルが、負電極／セパレータ／正電極／セパレータ／負電極の配列、または正電極／セパレータ／負電極／セパレータ／正電極の配列を有することが、特に好ましい。
【００３９】
本発明によるガルヴァニック素子は、電流コレクタと、アルミニウムから成る、特にアルミニウム金属メッシュまたは穿孔されたアルミニウム箔から成る出力ラグとを有する少なくとも１つの電極を備えることが好ましい。アルミニウムコレクタまたは出力ラグを有する少なくとも１つの電極は特に正電極である。
【００４０】
さらにまた、特に、本発明によるガルヴァニック素子は、電流コレクタと、銅から成る、特に穿孔されていない銅箔から成る出力ラグとを有する少なくとも１つの電極を備える。銅コレクタおよび出力ラグを有する少なくとも１つの電極は特に負電極である。
【００４１】
１つの好ましい実施形態では、本発明によるガルヴァニック素子の電極はセパレータ上に積層される。積層プロセスは高温で圧力をかけて実行されることが好ましい。温度は、この場合、特に積層プロセス中に溶解または収縮してはならないセパレータに適する温度でなければならない。
【００４２】
本発明によるガルヴァニック素子で使用できることが好ましいセパレータは、好ましくは３μｍ〜５０μｍ、特に１０μｍ〜３０μｍ、そして特に好ましくは１２μｍ〜１８μｍの厚さを有する。この場合、必要であれば、前述の実施形態のうちの１つによって、それらは端領域において補強されることが可能であり、その場合、この領域におけるそれらの厚みはほぼ２倍になることが好ましい。
【００４３】
本発明によるガルヴァニック素子の電極は、５０μｍ〜２００μｍ、特に７０μｍ〜１６０μｍの厚さを有することが好ましい。この場合の上記値は、「完成した」電極、すなわち、出力ラグを有するコレクタを備えている電極に関する。
【００４４】
本発明によるガルヴァニック素子のコレクタおよび出力ラグは、好ましくは５μｍ〜５０μｍ、特に７μｍ〜４０μｍの厚さを有する。特に、１０μｍ〜４０μｍの範囲の厚みはアルミニウムから成るコレクタおよび出力ラグのために好ましい。６μｍ〜４０μｍの範囲の厚みは銅から成るコレクタおよび出力ラグのために好ましい。
【００４５】
少なくとも１つの薄層は電極の厚さより大きくない厚さを有することが特に好ましい。このことは、少なくとも１つの薄層がバイセルから成るセルスタックの最大厚さを変化させないことを意味し、したがって本発明によるガルヴァニック素子のエネルギー密度を変化させないことを意味する。
【００４６】
本発明によるガルヴァニック素子は一般に、電解質、特に少なくとも１つのリチウム導電性塩とともにエチレンカーボネートとジエチルカーボネートの混合物を有する。
【００４７】
さらにまた、本発明によるガルヴァニック素子の１つの好ましい実施形態は複合シートから成るハウジングを有し、複合シートは少なくとも１つの金属箔から成り、内側が絶縁材で覆われることが好ましい。
【００４８】
驚くべきことに、本発明によるガルヴァニック素子は、特にセパレータの端領域において、より良い短絡保護の点で、従来の電池に勝る利点を有することを見出した。これは、本発明によるガルヴァニック素子がまた、相当する従来の素子と比較して、最初の充電および放電の間の、形成損失がより低いことを見出したからである。このことのみならず、さらに、驚くべきことに、本発明によるガルヴァニック素子はまた、相当する従来のガルヴァニック素子と比較して、比較的長期の保管中において、電圧をより良好に維持する。この理由は、従来の設計を用いたガルヴァニック素子では、短絡の危険に潜在的にさらされている位置（特にアルミニウム／出力導体領域において）を通じて、沿面放電が起こるのに対して、本発明によるガルヴァニック素子では、施される少なくとも１つの薄層には、ならびに／あるいは、危険にさらされている領域に２つの層を有するおよび／または端領域においてより厚い完全に折り畳まれたセパレータには、電圧により、穴を開けることができないか、または同様に穴を開けることができないからであると考えられる。
【図面の簡単な説明】
【００４９】
【図１】複数の単セル１０１を備える、先行技術から公知であるセルスタック１００の断面（抜粋）である。
【図２】先行技術から公知である単一単セル２００を示す。
【図３】本発明によるガルヴァニック素子の正電極３００を示す。
【図４】本発明によるガルヴァニック素子の正電極４００を示す。
【図５】本発明によるガルヴァニック素子の単セル５００を示す。
【図６】本発明によるガルヴァニック素子の単セル６００を示す。
【発明を実施するための形態】
【００５０】
本発明の更なる特徴は好ましい実施形態についての以下の説明および従属クレームに関連する図から明らかになる。この場合、個々の特徴は、各々それだけで実施されてもよいし、または本発明の実施形態の２つ以上のグループで互いに組み合わされてもよい。記載されている特別な実施形態は、説明的な目的のために、かつ本発明の理解に役立つためにだけ意図されたものであり、限定的であるとして決して理解すべきではない。
【００５１】
図１は、複数の単セル１０１を備える、先行技術から公知であるセルスタック１００の断面（抜粋）を示す。１つのセルスタック１００は、一緒に折り畳まれた出力ラグ１０２およびそれに溶接された出力導体１０３を有する複数の単セル１０１を備える。出力導体１０３は、完成したガルヴァニック素子のハウジング（図示せず）から通過して、外部接点を形成する。スペースを節約して、ガルヴァニック素子のエネルギー密度を増大させるためには、出力導体１０３は、溶接された出力ラグ１０２と共に完全に折り畳まれる。
【００５２】
図２は、左側に、銅箔２０１の形をした出力ラグおよびアルミニウム金属メッシュ２０２から成る出力ラグを備える、先行技術から公知である一つの単セル２００を示す。電極はセパレータの両面に配置されるが、セパレータの端領域２０３だけを見ることができ、そして正極２０４だけを見ることができる。図２中の右側に、左側に示される単セル２００の拡大詳細図を示す。これは出力ラグ２０２、セパレータ２０３の端領域、および正電極２０４の一部を示している。金属メッシュウェブ２０５は出力ラグ２０２の側端部に見ることができて、例えば、電極を打ち抜き加工することにより形成され得る。この金属メッシュウェブのため、例えば、セルスタックの層を形成するとき、導体ラグを一緒に折り畳むとき、またはセルスタックのハウジングへの挿入の間に、セパレータは損傷を受けたり、穴を開けられたりすることがあり、その結果、短絡が発生することがある。
【００５３】
図３は、左側に、アルミニウム金属メッシュから成る出力ラグ３０１とともにコレクタ（見ることができない）を有する本発明によるガルヴァニック素子の正電極３００を、電極膜３０３とともに示す。出力ラグ３０１の側端部は、薄層３０２としてプラスチック膜または溶融接着剤から成る層によってそれぞれ覆われ、そして薄層３０２は出力ラグの側端部の周りを覆っている。図３中、右側に、左側に示す電極３００の詳細を示す。これは、電極膜３０３の一部、アルミニウム金属メッシュから成る出力ラグ３０１、および出力ラグの側端部を覆う薄層３０２を示す。存在可能であり、かつ図２に示されるような、いかなる単金属メッシュウェブも、薄層３０２によって覆われると、隣接するセパレータ（図示せず）に穴を開けたり、損傷を与えたりすることができない。
【００５４】
図４は、左側に、アルミニウム金属メッシュから成る出力ラグ４０１とともにコレクタ（見ることができない）を有する本発明によるガルヴァニック素子の正電極４００を、電極膜４０２とともに示す。薄層４０３は、電極膜４０２の端部に沿って、出力導体の方向に対して横方向に配置される。図３中、右側に、左側に示す電極４００の詳細を示す。これは、電極膜４０２の一部、アルミニウム金属メッシュから成る出力ラグ４０１、および薄層４０３を示す。電極４００がセパレータ（図示せず）の中央に配置される場合は、薄層４０３はセパレータの端領域を損傷から保護する。
【００５５】
図５は、アルミニウム金属メッシュから成る出力ラグ５０２とともに電流コレクタ（見ることができない）を有する正電極５０１と、端領域だけを見ることができるセパレータ５０３と、負電極の電流コレクタに接続される塊状の銅箔から成る出力ラグ５０４とを備える、本発明によるガルヴァニック素子の単セル５００を示す。負電極および関連する電流コレクタはセパレータ（見ることができない）の下面に位置する。プラスチックシートまたは溶融接着剤から成る層は薄層５０５としてセパレータ５０３の端領域に配置され、これによって、出力ラグ５０２、特に出力ラグ５０２の側端部とセパレータ５０３の端領域（出力ラグ５０２が重なっている）との直接の機械的接触を防止する。
【００５６】
図６は、アルミニウム金属メッシュから成る出力ラグ６０２とともに電流コレクタ（見ることができない）を有する正電極６０１と、端領域だけを見ることができるセパレータ６０３と、負電極の電流コレクタに接続される塊状の銅箔から成る出力ラグ６０４とを備える、本発明によるガルヴァニック素子の単セル６００を示す。負電極および関連する電流コレクタはセパレータ６０３（見ることができない）の下面に位置する。プラスチックシートまたは溶融接着剤から成る層は薄層６０５としてセパレータ６０３の端領域に配置され、これによって、出力ラグ６０２、特に出力ラグ６０２の側端部とセパレータ６０３の端領域（出力ラグ６０２が重なっている）との直接の機械的接触を防止する。
【実施例】
【００５７】
Ｉ.  本発明によるガルヴァニック素子の１つの好ましい実施形態の製造
（１）  負電極の製造
２００ｍｌのアセトンを５００ｍｌのプラスチック容器に入れる。６重量％のＨＦＰを含む２４.７５ｇのＰＶＤＦ−ＨＦＰ共重合体（エルフ・アトケム（Ｅｌｆ  Ａｔｏｃｈｅｍ）製のＫｙｎａｒ  Ｐｏｗｅｒｆｌｅｘ（登録商標））をそこに溶解する。水槽を用いて温度を約４０℃まで上げ、実験用攪拌機（Ｅｕｒｏｓｔａｒ  ＩＫＡ（登録商標））を用いて撹拌する。透明な溶液となったらすぐに、７．１ｇのカーボンブラックを、導電率を改善するために導入する。１０分後に、３２１．８ｇの黒鉛ＭＣＭＢ  ２５−２８を少しずつ導入し、その後、混合物を１７００回転／分で１時間撹拌する。
【００５８】
次に、このようにして生成されるコーティング化合物を、厚さ１２μｍの銅箔により形成されるコレクタの両側に、約１５．４ｍｇ／ｃｍ２の単位面積当りの重量を有する膜として塗布する。
【００５９】
（２）  正電極の製造
２５０ｍｌのアセトンを５００ｍｌのプラスチック容器に入れる。２１.７０ｇのＰＶＤＦ−ＨＦＰ共重合体（エルフ・アトケム（Ｅｌｆ  Ａｔｏｃｈｅｍ）製のＫｙｎａｒ  Ｐｏｗｅｒｆｌｅｘ（登録商標）、６重量％のＨＦＰを含む）をそこに溶解する。透明な溶液が得られた後に、３．１ｇの導電性カーボンブラックおよび３．１ｇの黒鉛を、導電率を改善するために加える。短時間後に、２７６．２ｇのリチウム酸化コバルトを、強く攪拌しながら少しずつ加える。
【００６０】
生成されるコーティング化合物を、ＳＣＩＭＡＴ膜延伸装置を用いてＭｙｌａｒ（登録商標）キャリヤー膜の上の膜として塗布する（約２０ｍｇ／ｃｍ２の単位面積当りの重量）。次に、この電極膜を、アルミニウム金属メッシュから成るコレクタの両面に積層する。
【００６１】
（３）  バイセルの製造
本発明によるガルヴァニック素子の１つの好ましい実施形態では、バイセルは、上記（１）に従って製造された負電極、および上記（２）に従って製造された正電極から製造される。
【００６２】
このために、ストリップ部が、上記（１）による負電極および上記（２）による正電極のそれぞれについて、打ち抜かれる。そして、これらを、バイセル（正電極／セパレータ／負電極／セパレータ／正電極）を形成するために前もって製造しておく。こうするために、１つのセパレータ（ポリプロピレン／ポリエチレン／ポリプロピレンから成る３つの層）を、まず第一に、好ましくは積層によって、負電極の２つの側面にそれぞれ貼り付ける。次の工程では、上部および下部の正電極をそれぞれ、同様に好ましくは積層によって、セパレータの自由面の中央にそれぞれ貼り付ける。セパレータの周縁領域はこの場合電極材料がないままであり、そしていずれの場合にもサブ領域の正電極の出力ラグに重なる。
【００６３】
（４）  次の工程では、ポリイミドストリップ（Ｋａｐｔｏｎ（登録商標））を、ポリアクリレート接着剤を用いて、上記（３）に従って製造されたバイセルのセパレータの端領域に粘着する。この場合、出力ラグがセパレータ（図５参照）にもはや接触することができないように、ポリエチレンストリップを、出力ラグとセパレータの間の重複領域に配置する。
【００６４】
（５）  上記（４）に従ってポリイミドストリップを備えている１２個のバイセルを、層状に配置して、セルスタックを形成する。これを、強く延伸したアルミニウム複合箔から形成されたハウジングに挿入する。次に、これを電解質で満たし、ハウジングを密閉し、そして最終的な形成プロセスが実行される。
【００６５】
製造されるガルヴァニック素子は、４１ｍｍの長さ、３４ｍｍの幅、および４．４ｍｍの高さを有する。
【００６６】
（６）  上記（５）に従って製造された本発明によるガルヴァニック素子の数百の試料が１つの製造テスト・ラウンドにおいて製造された。この場合、セパレータの端領域の内部短絡に起因する損失はなかった。
【００６７】
II.  Ｉに従って製造されたガルヴァニック素子を用いて形成試験を実施した。ガルヴァニック素子を特定のエネルギー量で充電し、それから再び放電した。充電および放電の間に転送されたエネルギー量を、それぞれ測定した。
【００６８】
驚くべきことに、本発明によるガルヴァニック素子と比較して、従来のセル（Ｉで製造されるセルに類似しているが、工程（４）で形成されるポリイミドストリップが無い）では、より高い形成損失が測定された。従来のセルでは、形成損失はほぼ１０％であるのに対して、本発明によるセルでは、ほぼ８％の減少した損失である。
【００６９】
それぞれの測定の結果は表１にまとめられている。
【表１】
2010508631.tif 000003
【００７０】
既に示したように、本発明によるガルヴァニック素子の形成損失の減少は、形成されたポリイミドストリップ部において、短絡の危険に潜在的にさらされている位置（特に、アルミニウム／出力導体領域において）における形成プロセス中に、電圧が貫通することが不可能であるか、または非常に小さい程度にしか貫通することができないことの結果であり得る。
【００７１】
ＩＩＩ．  Ｉに従って製造されたガルヴァニック素子を、その容量のほぼ５０％まで充電した。素子を室温に維持し、ガルヴァニック素子の電圧を数カ月の期間にわたって規則的な時間間隔で測定した。
【００７２】
本発明によるガルヴァニック素子と比較して、従来のセル（Ｉで製造されるセルに類似しているが、段階（４）で形成されるポリイミドストリップが無い）では、電圧降下が見出された（表２および３参照）。
【表２】
2010508631.tif 000004
【００７３】
既に上述したように、この理由は、ガルヴァニック素子では、沿面放電が短絡の危険に潜在的にさらされている位置（特にアルミニウム／出力導体領域において）を通じて起こるのに対して、本発明によるガルヴァニック素子では、電圧が印加されたポリイミドストリップを貫通することができないか、または非常にわずかしか貫通することができないことによるもの考えられる。
【００７４】
同じ実験を、ほとんど放電されたガルヴァニック素子を用いて、対応する低い電圧で行った。結果（表３にまとめられている）は類似している。この場合も、本発明によるガルヴァニック素子では、軽減された電圧降下が観察されるか、または電圧降下は全く観察されなかった。
【表３】
2010508631.tif 000005
【符号の説明】
【００７５】
１００  セルスタック
１０１  単セル
１０２  出力ラグ
１０３  出力導体
２００  単セル
２０１  銅箔
２０２  アルミニウム金属メッシュ
２０３  端領域
２０４  正電極
２０５  金属メッシュウェブ
３００  正電極
３０１  出力ラグ
３０２  薄層
３０３  電極膜
４００  正電極
４０１  出力ラグ
４０２  電極膜
４０３  薄層
５００  単セル
５０１  正電極
５０２  出力ラグ
５０３  セパレータ
５０４  出力ラグ
５０５  薄層
６００  単セル
６０１  正電極
６０２  出力ラグ
６０３  セパレータ
６０４  出力ラグ
６０５  薄層
【図１】
2010508631.tif 000006
【図２】
2010508631.tif 000007
【図３】
2010508631.tif 000008
【図４】
2010508631.tif 000009
【図５】
2010508631.tif 000010
【図６】
2010508631.tif 000011
【国際調査報告】
2010508631.tif 000012
2010508631.tif 000013
2010508631.tif 000014
2010508631.tif 000015
2010508631.tif 000016
2010508631.tif 000017