(57)【要約】  太陽光発電モジュール取付ＡＣインバータ回路が、１つ又は複数の集積回路と、スイッチとして構成された複数のパワートランジスタと、フィルタリング及びエネルギー貯蔵用の複数の固体誘電体コンデンサと、電力変換用の複数のインダクタと、動作時に上記の素子をサポートするための補助構成要素とを使用する。集積回路は、インバータを作動させるために必要とされる全ての監視、制御、及び通信回路を含む。集積回路は、入力ブーストコンバータと単相又は多相出力バックコンバータとの両方における、パルス幅変調される電力操作トランジスタの活動を制御する。また、集積回路は、インバータの全ての電力処理電圧及び電流を監視し、インバータでの電力損失を制限するため、関連のＰＶモジュールからの利用可能な電力を最大にするため、適切な処置を行うことができる。【選択図】  図２
2010527571.tif 000002
【特許請求の範囲】
【請求項１】
太陽光発電モジュールで使用するためのインバータであって、
ＤＣ入力端子と、
ＡＣ出力端子と、
前記ＡＣ出力端子を通して情報を受信及び送信するための通信システムと
を備えるインバータ。
【請求項２】
さらに、
少なくとも前記ＤＣ入力端子及び前記ＡＣ出力端子での電圧を監視するための監視システムと、
前記ＤＣ入力端子と前記ＡＣ出力端子との間に結合された電力セクションと、
前記監視システムと前記電力セクションとの間に結合された制御システムと
を備える請求項１に記載のインバータ。
【請求項３】
さらに、前記電力セクションに結合された電荷蓄積素子を備える請求項２に記載のインバータ。
【請求項４】
前記通信システムと、前記監視システムと、前記制御システムとが、１つ又は複数の集積回路内に実装される請求項２に記載のインバータ。
【請求項５】
前記１つ又は複数の集積回路が、前記電力セクションからの少なくとも１つの能動又は受動構成要素を備える請求項４に記載のインバータ。
【請求項６】
前記電力セクションが、ブーストコンバータを備える請求項２に記載のインバータ。
【請求項７】
さらに、前記ブーストコンバータでインダクタ端子電圧を測定するため、前記端子の電圧を処理するため、及び前記処理された端子電圧を所定のインダクタンス値で除算することによってインダクタ電流を計算するための回路を備える請求項６に記載のインバータ。
【請求項８】
前記電力セクションが、バックコンバータを備える請求項２に記載のインバータ。
【請求項９】
さらに、前記バックコンバータでインダクタ端子電圧を測定するため、前記端子電圧を処理するため、及び前記処理された端子電圧を所定のインダクタＤＣ抵抗値で除算することによってインダクタ電流を計算するための回路を備える請求項８に記載のインバータ。
【請求項１０】
前記電力セクションが、さらに、デルタシグマ変調回路を備える請求項２に記載のインバータ。
【請求項１１】
前記電力セクションが、さらに、ＰＷＭ発生器回路を備える請求項１０に記載のインバータ。
【請求項１２】
さらに、ホットスワップ機能を備える請求項１に記載のインバータ。
【請求項１３】
前記ホットスワップ機能が、前記端子の少なくとも１つでの切断状態を検出し、前記少なくとも１つの端子への電流を遮断するための回路を備える請求項１２に記載のインバータ。
【請求項１４】
前記ホットスワップ機能が、前記端子の少なくとも１つへの電流をイネーブルにする前に、適切な接続性のために、前記少なくとも１つの端子を試験するための回路を備える請求項１２に記載のインバータ。
【請求項１５】
インバータにおいて使用するための単一インダクタ、バイポーラ出力ブーストコンバータであって、
ＤＣ入力端子と、
負ＤＣ出力端子と、
正ＤＣ出力端子と、
第１のノード及び第２のノードを有する単一インダクタと、
前記ＤＣ入力端子と前記インダクタの前記第１のノードとの間に結合された第１のスイッチと、
接地と前記インダクタの前記第２のノードとの間に結合された第２のスイッチと、
前記負ＤＣ出力端子に結合されたアノード、及び前記インダクタの前記第１のノードに結合されたカソードを有する第１のダイオードと、
前記インダクタの前記第２のノードに結合されたアノード、及び前記正ＤＣ出力端子に結合されたカソードを有する第２のダイオードと、
前記負ＤＣ出力端子に結合された第１のコンデンサと、
前記正ＤＣ出力端子に結合された第２のコンデンサと
を備える単一インダクタ、バイポーラ出力ブーストコンバータ。
【請求項１６】
さらに、１サイクル動作モードを備える請求項１５に記載のブーストコンバータ。
【請求項１７】
さらに、２サイクル動作モードを備える請求項１５に記載のブーストコンバータ。
【請求項１８】
インバータにおいて使用するためのタンデムバイポーラ出力ブーストコンバータであって、
ＤＣ入力端子と、
負ＤＣ出力端子と、
正ＤＣ出力端子と、
前記ＤＣ入力端子と接地との間で切り替えられる単一インダクタ、前記負ＤＣ出力端子に結合された第１の出力、及び前記正ＤＣ出力端子に結合された第２の出力を有する第１のブーストコンバータと、
前記ＤＣ入力端子と接地との間で切り替えられる単一インダクタ、前記負ＤＣ出力端子に結合された第１の出力、及び前記正ＤＣ出力端子に結合された第２の出力を有する第２のブーストコンバータと、
前記負ＤＣ出力端子に結合された第１のコンデンサと、
前記正ＤＣ出力端子に結合された第２のコンデンサと
を備えるタンデムバイポーラ出力ブーストコンバータ。
【請求項１９】
さらに、１サイクル動作モードを備える請求項１８に記載のタンデムコンバータ。
【請求項２０】
さらに、複数のブーストコンバータを備える請求項１８に記載のタンデムコンバータ。
【発明の詳細な説明】
【関連出願】
【０００１】
[0001]本出願は、２００７年５月１７日出願の米国特許仮出願第６０／９３８６６３号明細書と、２００８年５月１５日出願の「ＰＨＯＴＯＶＯＬＴＡＩＣ  ＭＯＤＵＬＥ−ＭＯＵＮＴＥＤ  ＡＣ  ＩＮＶＥＲＴＥＲ」という名称の米国特許出願第１２／１２１５８０号明細書とに関係し、それらの出願に対する優先権の利益を主張するものであり、どちらの出願も、それらの全体を、本明細書に完全に記載されているかのように、参照として本明細書に組み込む。本出願は、共に２００８年５月１５日出願の、全体を参照として本明細書に組み込む、「ＰＨＯＴＯＶＯＬＴＡＩＣ  ＡＣ  ＩＮＶＥＲＴＥＲ  ＭＯＵＮＴ  ＡＮＤ  ＩＮＴＥＲＣＯＮＮＥＣＴ」という名称の米国特許出願第１２／１２１５７８号明細書と、「ＤＩＳＴＲＩＢＵＴＥＤ  ＩＮＶＥＲＴＥＲ  ＡＮＤ  ＩＮＴＥＬＬＩＧＥＮＴ  ＧＡＴＥＷＡＹ」という名称の米国特許出願第１２／１２１６１６号明細書との主題に関係付けられた主題を含む。
【技術分野】
【０００２】
[0002]本発明は、直流／交流電力変換に関し、より詳細には、交流への太陽光発電モジュール出力電力の変換に関する。
【背景技術】
【０００３】
[0003]インバータは、直流（ＤＣ）／交流（ＡＣ）電力変換を行うデバイスである。図１は、以下でさらに詳細に説明する電力変換プロセスを実施する従来技術インバータ１０１の機能図を示す。
【０００４】
[0004]インバータは、太陽光発電（ＰＶ）モジュールから、通常は単にグリッドとして知られている商用電力グリッドに電力を供給するように設計することができる。グリッドに電力を供給するプロセスは、電力変換プロセスに対して複数の特別な制約を課す。第１に、ＰＶモジュール端子の両端間に、最大電力を抽出することができる最適な電圧が存在する。これは、最大電力点として表され、様々な測定及び計算アルゴリズムによって見出される。第２に、商用電力グリッド信号は、低いインピーダンスを有する電圧源として現れる。インバータから商用電力グリッドへの最良のドライブ信号は、電流である。第３に、インバータＡＣ出力電流は、商用電力グリッド電圧と同期しなければならない。同期していない場合、力率が１でなくなることがあり、望ましくない無効電力の伝達を生じ、又は、極端な場合には、大きな周波数差又は位相差により、インバータから商用電力グリッドに電力が効率的に伝達されない。第４に、インバータは、商用電力グリッドを監視しなければならず、グリッド供給の故障がある場合には、インバータからグリッドへの任意の電流を妨げる。グリッド故障は、インバータ部位へのグリッド配線の破損によるものであることがある。この状況下では、インバータがグリッドをドライブすると、インバータに接続されたグリッドの残りの部分が通電される。このとき、切断されたグリッドの限定された領域が通電されるので、この領域が、グリッドの寸法に対する電力の単独系統になる。インバータのグリッド検出機構による単独系統状態の防止は、単独運転防止として知られている。作業員は、単独系統での望ましくない電力の危険にさらされることがあり、特にグリッドをドライブするインバータからグリッド問題が物理的に離れている場合には、単独系統が存在するかどうかを確実に判定するため又は単独系統に入る電力をディスエーブルにするための手段を有さないので、単独運転防止は重要である。
【０００５】
[0005]既存の太陽光発電インバータは、一般に、集中型インバータのカテゴリーに入る。集中型インバータは、大きな総電力を実現するために、直列で、又は並列接続と組み合わされた直列で配線された複数のＰＶモジュールからのＤＣ電力を蓄積する。この電力は、集中型インバータの内部でＡＣに変換され、グリッドに接続される。この方法の予想される利点は、ＰＶモジュールの直列接続ストリングの高いＤＣ電圧が、より高い電力変換効率を可能にすることである。別の利点は、システムの制御及び監視も集中化されることである。
【０００６】
[0006]また、幾つかのＰＶモジュールから所望のＡＣ電力を発生するために複数のインバータが使用される、分散型インバータのカテゴリーも存在する。極端な場合には、１つのＰＶモジュールからの電力を変換するために１つのインバータを割り当てることができる。インバータがＰＶモジュールに取り付けられる場合、ＰＶモジュールとインバータとを備えるアセンブリは、ＡＣモジュールと呼ばれる。ＡＣモジュールは、一般に、集中型インバータと共に使用される複数のＤＣ接続ＰＶモジュールで典型的な直列接続とは対照的に、並列に接続される。
【０００７】
[0007]ＡＣモジュールの利点は、多様である。第１に、１つのインバータ又はＰＶモジュールが故障した場合、他のモジュールは全て、依然として、それらの全出力能力を提供することができ、ＰＶシステムによって生成される総電力に対する影響が最小限である。第２に、１つのＰＶモジュールが低い電流で動作することになる遮光又は他の手段の影響は、他のモジュールの動作に影響を及ぼさない。集中型システムでは、直列接続は、照射条件に関わらず、最低の出力電流でのＰＶモジュールが、ＰＶモジュールのストリング全体をその電流に制限することを意味し、典型的な条件下では１０〜３０パーセント程度の総電力損失をもたらす。第３に、ＡＣモジュール内のインバータは、その関連のＰＶモジュールの電力出力を測定することができ、通信手段によってこのデータを外部デバイスに報告することができる。集中型インバータシステムは、個々のＰＶモジュールの性能を監視することができるように、追加の比較的高価な感知及び通信システムが各ＰＶモジュールに取り付けられることを必要とする。他の利点は、従来技術で述べられている。
【０００８】
[0008]ＡＣモジュールの開発及びマーケティングにおける従来の企ては、ほとんど又は全く成功していない。主な理由は、任意の種類の規模の経済性を実現するには、販売量が少なすぎたことである。関連のインバータで使用される構成要素は、既製のものであり、多くの場合、用途に最適ではなかった。インバータ寿命は、これらの構成要素の多く、特にエネルギー貯蔵用に使用される電解コンデンサによって制限された。インバータで使用される既存の既製構成要素の信頼性レベルが、それらの寿命を５〜１０年に制限している。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
[0009]したがって、最小数の構成要素を使用し、信頼性の限界がある構成要素を使用せず、大規模製造に最適化されている回路が望まれる。そのようなデバイスは、同時に、ＰＶモジュールを介する太陽エネルギーの急速な採用を支援するための規模の経済性を実現し、他の構造電力システムと見合った期間にわたって動作状態を保つことができる。
【課題を解決するための手段】
【００１０】
[0010]本発明によれば、ＰＶモジュール取付ＡＣインバータ回路が、１つ又は複数の集積回路と、スイッチとして構成された複数のパワートランジスタと、フィルタリング及びエネルギー貯蔵用の複数の固体誘電体コンデンサと、電力変換用の複数のインダクタと、動作時に上記の素子をサポートするための補助構成要素とを使用する。
【００１１】
[0011]集積回路は、インバータを作動させるために必要とされる全ての監視、制御、及び通信回路を含むように開発される。特に、入力ブーストコンバータと単相又は多相出力バックコンバータとの両方における、パルス幅変調される電力操作トランジスタの活動を制御する。高電圧バスが、２つのコンバータを接続し、ブーストコンバータの高い電圧出力を維持するために電荷蓄積コンデンサを有する。また、集積回路は、インバータの全ての電力処理電圧及び電流を監視し、インバータでの電力損失を制限するため、関連のＰＶモジュールからの利用可能な電力を最大にするため、及びグリッド条件がそれを認可する場合にはインバータ出力を遮断するために、適切な処置を行うことができる。集積回路は、信号用のＡＣ配線を監視し、ＡＣ電力を発生するために使用されるのと同じパルス幅変調システムによって通信信号を発生することによって、電力線通信を実施する。通信は、インバータ及びＰＶモジュールステータス情報、ローカル識別コードを報告するため、及びインバータ動作の遠隔制御を可能にするために使用される。
【００１２】
[0012]ＰＶモジュールの比較的低い電圧を、出力バックコンバータをドライブするのに適したより高い電圧に変換するために、単一インダクタ、接地入力、バイポーラ出力ブーストコンバータが使用される。ブーストコンバータは、インバータシステム設計の最適化を可能にする２つの動作モードを有する。
【００１３】
[0013]また、単一ブーストコンバータに関するものと同じ出力電力を維持しながら、単一ブーストコンバータのインダクタ、トランジスタスイッチ、及びダイオードの電流要件を低減するために、２つの単一インダクタ、バイポーラ出力ブーストコンバータを並列接続する方法を使用することもできる。２つのコンバータは、直交位相で動作し、したがってインダクタは同時には放電されない。この接続のさらなる利点は、ブーストコンバータ入力及び出力に現れるリップル周波数の増加であり、これは、リップルフィルタリングコンデンサ値、サイズ、及びコストの低減を可能にする。さらなる全体的な改良をもたらすために、より多くのブーストコンバータを並列に接続することができる。
【００１４】
[0014]パワートランジスタへのパルス幅変調ドライブを発生する際にデルタシグマ変調を利用する方法が提供される。低いクロック周波数、及びそれに対応して低いタイミング分解能を有する標準的なデジタルパルス幅変調器が使用される。ここで、パルスごとに、１クロックサイクルだけパルス幅を上又は下にディザリングするために、デルタシグマ変調器が使用される。ここで、デルタシグマ変調のスペクトル整形は、パルス幅変調（ＰＷＭ）システムの低周波数分解能を改良し、それにより、ＰＷＭクロック又はＰＷＭ出力周波数を増加させることなく、簡単に数百万回まで改良される、はるかに高い平均等価パルス幅分解能が可能である。
【００１５】
[0015]インダクタ電圧とタイミング信号とを利用する入力ブーストコンバータに関する入力及び出力電流測定の方法が提供される。インダクタ電圧が測定され、アナログ／デジタル変換器（ＡＤＣ）によって等価なデジタル値に変換される。入力電流を計算するために、単一インダクタブーストコンバータのスイッチパルス幅に、インダクタ電圧が乗算され、全インダクタスイッチングサイクル期間にわたって平均化され、既知のインダクタンスで除算される。出力電流を計算するために、スイッチがディスエーブルにされた時間に、インダクタ電圧が乗算され、全インダクタスイッチングサイクル期間にわたって平均化され、既知のインダクタンスで除算される。
【００１６】
[0016]ある方法、すなわちインダクタ電圧を利用する出力バックコンバータに関する出力電流測定の方法が提供される。インダクタ電圧が測定され、ＡＤＣによって等価なデジタル値に変換される。このデジタル値が、低域デジタルフィルタに通されて、電力線周波数での正確な電流振幅及び位相の測定を可能にするのに十分に速い短時間平均を抽出する。インバータのＡＣ出力での電流値を決定するために、得られたデジタル値が、既知のインダクタＤＣ抵抗で除算される。このプロセスは、多相出力インバータの各出力位相ごとに行われる。
【００１７】
[0017]本発明は、限定ではなく例として添付図面に示され、図中、同様の参照番号が、同様の要素を示す。
【図面の簡単な説明】
【００１８】
【図１】ブーストコンバータと、高電圧ＤＣバスと、電荷蓄積素子と、バックコンバータと、監視システムと、制御システムとを含む従来技術ＰＶインバータのブロック図である。
【図２】ブーストコンバータと、高電圧ＤＣバスと、電荷蓄積素子と、バックコンバータと、監視システム、制御システム、及び通信システムを備える集積回路とを含む本発明のＰＶインバータのブロック図である。
【図３】本発明のＰＶインバータ集積回路のブロック図である。
【図４】本発明の単一インダクタ、バイポーラ出力ブーストコンバータの概略図である。
【図５】２サイクルモードで動作する単一インダクタを使用する本発明のバイポーラ出力ブーストコンバータで生じる信号のタイミングシーケンスを示すタイミング図である。
【図６】１サイクルモードで動作する単一インダクタを使用する本発明のバイポーラ出力ブーストコンバータで生じる信号のタイミングシーケンスを示すタイミング図である。
【図７】本発明のタンデム単一インダクタ、バイポーラ出力ブーストコンバータの概略図である。
【図８】１サイクルモードで動作する単一インダクタを使用する本発明のタンデムバイポーラ出力ブーストコンバータで生じる信号のタイミングシーケンスを示すタイミング図である。
【図９】本発明のブーストコンバータのインダクタ電流間接測定システムの概略図である。
【図１０】従来技術の多相出力バックコンバータの概略図である。
【図１１】本発明のバックコンバータのインダクタ電流測定システムの概略図である。
【図１２】従来技術のデジタルパルス幅変調器のブロック図である。
【図１３】パルス幅の高分解能調節をシミュレートするためにシグマデルタ変調を利用するパルス幅変調器のブロック図である。
【発明を実施するための形態】
【００１９】
[0031]ここで図１を参照すると、従来技術によるＰＶモジュール取付インバータ１０１のブロック図が、ＰＶモジュールから直流電力を受け取るためのＤＣ入力１０４を含む。電流は、ＤＣ入力１０４から、ブーストコンバータ１０５によって、より高い電圧に変換されて、高電圧ＤＣバス１０７をドライブする。発生された電圧は、電荷蓄積コンデンサ１０６によって、高電圧ＤＣバス１０７で維持される。高電圧は、バックコンバータ１０８によって、ＡＣ出力１０９に変換される。ＡＣ信号は、周波数及び位相が、ＡＣ出力１０９で提供されるＡＣ負荷信号と適合する。監視システム１０２が、ＤＣ入力１０４での関連の入力電圧及び電流と、高電圧ＤＣバス１０７での電圧と、ＡＣ出力１０９での出力電圧及び電流とを検出する。検出された信号は、監視システム１０２によって、制御システム１０３が処理するのに適したフォーマットに変換される。制御システム１０３は、ブーストコンバータ１０５及びバックコンバータ１０８を作動及び制御するのに適切な信号を発生する。監視システム１０２の第１の機能は、関連のＰＶモジュールから最大電力を抽出するために所要のＤＣ入力１０４を決定することである。監視システム１０２の第２の機能は、ＡＣ出力１０９での信号の電圧及び周波数を検出して、ＡＣ出力電圧及び周波数がインバータに関する所定の動作限界内にあるかどうか判定することである。限界を超えている場合、制御システムによって、バックコンバータ１０８がディスエーブルにされる。監視システムの第３の機能は、ＡＣ出力１０９で、ＡＣ出力電圧の位相をＡＣ出力電流と比較することである。位相は、実質的に１に近い力率でＡＣ出力１０９から電力が流れるように維持されなければならない。制御システム１０３の第１の機能は、ブーストコンバータ１０５が、低いＤＣ入力１０４電圧を、高電圧ＤＣバス１０７での高電圧に変換するように、タイミング信号を発生することである。制御システム１０３の第２の機能は、バックコンバータ１０８が、高電圧ＤＣバス１０７での高電圧を、ＡＣ出力１０９でのＡＣ出力電流に変換するように、タイミング信号を発生することである。従来技術のＰＶパネル取付インバータ１０１は、任意の他のシステムにデータを直接報告しない。従来技術のＰＶモジュール取付インバータ１０１は、その機能を実施するために２００〜１０００個の標準的な構成要素を利用する。これらの多数の構成要素は、大きな寸法のインバータエンクロージャを必要とし、デバイスの信頼性及び最長寿命を大幅に低減する。
【００２０】
[0032]次に図２を参照すると、本発明の好ましい実施形態によるＰＶモジュール取付インバータ２０１のブロック図が、ＤＣ入力２０２と、ＤＣ入力２０２電圧を高電圧ＤＣバス２０５での高電圧に変換するためのブーストコンバータ２０３とを含む。電圧は、装荷の影響を最小限にするために、電荷蓄積素子２０４によって維持される。バックコンバータ２０６は、高電圧を、ＡＣ出力２０７での電流に変換する。集積回路２１０は、監視システム２１１と、通信システム２１２と、制御システム２１３とを含む。監視システム２１１は、ＤＣ入力２０２での電圧及び電流と、高電圧ＤＣバス２０５での電圧と、ＡＣ出力２０７での電圧及び電流とを検出する。検出された信号は、監視システム２１１によって、制御システム２１３が処理するのに適したフォーマットに変換される。制御システム２１３は、ブーストコンバータ２０３及びバックコンバータ２０６を作動及び制御するのに適切な信号を発生する。監視システム２１１の第１の機能は、関連のＰＶモジュールから最大電力を抽出するために所要のＤＣ入力２０２電圧を決定することである。監視システム２１１の第２の機能は、ＡＣ出力２０７での信号の電圧及び周波数を検出して、ＡＣ出力電圧及び周波数がインバータに関する所定の動作限界内にあるかどうか判定することである。限界を超えている場合、制御システムによって、バックコンバータ２０６がディスエーブルにされる。監視システムの第３の機能は、ＡＣ出力２０７で、ＡＣ出力電圧の位相をＡＣ出力電流と比較することである。位相は、実質的に１に近い力率でＡＣ出力２０７から電力が流れるように維持されなければならない。監視システムの第４の機能は、インバータがＰＶモジュール又はＡＣグリッドに切断又は接続されているかどうか判定することである。切断が生じる場合、監視システムは、端子信号の突然の変化を検出し、インバータを遮断するように制御システムに信号を送信して、切断された状態での接点アークを最小限にする。接続の確立中、監視システムは、インバータへの接続の確立中の任意のアークをなくすために、インバータをイネーブルにする前に最小の期間にわたって、全ての接続が確保された状態で適切な動作のための条件が満たされていることを確認する。この機能は、「ホットスワップ」と呼ばれ、インバータの設置又は交換の問題を最小限にする。制御システム２１３の第１の機能は、ブーストコンバータ２０３が、低いＤＣ入力２０２電圧を、高電圧ＤＣバス２０５での高電圧に変換するように、タイミング信号を発生することである。制御システム２１３の第２の機能は、バックコンバータ２０６が、高電圧ＤＣバス２０５での高電圧を、ＡＣ出力２０７でのＡＣ出力電流に変換するように、タイミング信号を発生することである。通信システム２１２は、電力線通信を利用してＡＣ出力２０７を介してＰＶパネル取付インバータ２０１と外部通信するための手段を提供する。インバータ２０１に送信すべきデータは、外部通信デバイスによって、ＡＣ負荷電圧での搬送信号によって符号化され、ＡＣ出力２０７に現れる。監視システム２１１は、この信号を検出し、この信号を、アナログ信号から、通信システム２１２が処理するのに適したデジタル信号に変換する。通信システム２１２は、システム内の各インバータに一意のローカルアドレスを維持し、本発明のインバータ２０１に関わるメッセージの存在を検出する。メッセージアドレスがローカルアドレスと一致しない場合、通信システム２１２によって何の処置も行われない。メッセージアドレスがローカルアドレスと一致する場合、通信システム２１２は、メッセージ内容に応じて制御処置を決定する。制御処置は、インバータをイネーブル又はディスエーブルにすること、出力電圧、電流、又は電力などインバータ性能パラメータを調節すること、最大電力点追跡動作モードを変更すること、及びインバータ２０１のテスト機能を開始することを含み、しかしそれらに限定されない。インバータ２０１によって外部デバイスに送信すべきデータは、通信システム２１２によって、ＡＣ出力２０７に印加される搬送信号上に符号化される。搬送波は、インバータ２０１で発生させることができ、又はＡＣ出力２０７に到達する外部発生搬送波を負荷変調することができる。通信システム２１２は、符号化されたデータを制御システム２１３に送信してパルスを発生させ、このパルスにより、バックコンバータ２０６が、変調された搬送信号を発生する、又はＡＣ出力２０７で外部搬送信号の負荷変調を行う。このようにして、バックコンバータ２０６は、ＡＣ出力２０７でのＡＣライン電力と搬送通信信号との両方の発生のために使用される。したがって、本発明のＰＶモジュール取付インバータ２０１は、ＡＣ出力２０７を介する外部デバイスとの電力線通信をサポートし、インバータ２０１との外部通信をサポートするための独立したワイヤ又はワイヤレス無線周波数など追加の通信媒体に関する典型的な要件を除去する。監視システム２１１と、通信システム２１２と、制御システム２１３とを集積回路２１０に組み立てることにより、本発明のＰＶモジュール取付インバータ２０１に関する総構成要素数は２０〜８０個の構成要素となる。これは、従来技術のＰＶモジュール取付インバータ１０１に関する構成要素数よりも大幅に少なく、本発明のＰＶモジュール取付インバータ２０１のコストの大幅な削減、及び信頼性の大幅な改善をもたらす。カスタム集積回路２１０は、典型的な既製の商用集積回路に関する１０年間の寿命を大きく上回る２５年の寿命を実現するように設計することができるので、信頼性がさらに高められる。また、集積回路２１０は、ブーストコンバータ２０３及びバックコンバータ２０６の能動及び受動構成要素を含むこともある。また、集積回路２１０は、複数の集積回路として実装されることもある。電荷蓄積素子２０４は、通常はコンデンサとして実装されるが、インダクタを利用し、ＤＣバス２０５を電流動作モードに変更することによって、磁束蓄積素子として実装されることもある。また、当業者は、回路操作によって、ブーストコンバータと、電荷蓄積素子と、バックコンバータとの機能を組み合わせることもできる。監視システム入力は、電圧、電流、回路電圧及び電流を表す電圧、又は回路電圧及び電流を表す電流であってよい。インバータでの様々な信号は、アナログ、サンプル値アナログ、又はデジタル信号として実装することができる。デジタル信号は、パラレルワード形式、又はシリアルビットストリーム形式で実装することができる。
【００２１】
[0033]次に図３を参照すると、本発明の好ましい実施形態によるＰＶモジュール取付インバータ集積回路３０１のブロック図が、ＤＣ入力及び内部モニタ入力３０２と、電源及び調整器３０３と、波形発生器、同期及び振幅検出機能３０４と、電流及び電圧センサ、及びＡＤＣ３０５と、パワートランジスタドライブ出力３０６と、トランジスタ制御パルス発生器、レベルシフタ、及びデルタシグマ変調器３０７と、エラー分析器、及びループ安定機能３０８と、通信インターフェース３０９と、制御装置３１０と、識別（ＩＤ）コード格納装置３１１と、ＡＣ出力及びＡＣモニタ入力３１２とを含む。電源及び調整器３０３は、ＡＣ出力３１２に到達するグリッド電圧をＤＣ電圧に変換して、整流及びフィルタリングによって、集積回路３０１ブロック、ブーストコンバータ２０３トランジスタ制御回路、及びバックコンバータ２０６トランジスタ制御回路の全てにバイアスをかける。集積回路３０１内に包含できるように、電源及び調整器３０３から利用される総電力は非常に小さい。電流及び電圧センサ、及びデルタシグマ変調器ＡＤＣ３０５は、ＤＣ入力及び内部モニタ入力３０２と、出力及びＡＣモニタ入力３１２とに現れる全ての入力電圧を検出し、それらを、ＡＤＣによって等価なデジタルコードに変換する。このコードが、他のブロックに伝送されて、インバータ２０１の制御のための動作条件を確立し、その動作条件を電力線通信を介して報告する。波形発生器、同期及び振幅検出機能３０４は、ＡＣモニタ入力３１２を検査して、ＡＣグリッド電圧の周波数、位相、及び振幅を決定する。これは、ＡＣモニタ入力３１２で現れるのと同数の位相を有する、ＡＣグリッド電圧に同期されたデジタル符号化された正弦波を発生する。エラー分析器、及びループ安定機能３０８は、波形発生器３０４によって発生される正弦波を、ＡＣモニタ入力３１２及び電流センサ３０５によって測定されるＡＣ出力電流と比較して、エラーフィードバック信号を発生する。エラーフィードバック信号は、積分器を含む動的な再構成可能なフィードバックループ安定フィルタに通され、パルス発生器３０７に供給される。トランジスタ制御パルス発生器、レベルシフタ、及びデルタシグマ変調器３０７は、フィルタされたデジタルエラー信号ワードをパルス波形に変換する。パルス波形は、単純なデジタル生成されたＰＷＭ信号、デルタシグマ変調された固定パルス幅信号、又は単純なデジタル生成されたＰＷＭ単独よりも高い分解能を実現するためにデルタシグマディザリングを用いるＰＷＭ信号であってよい。生成されたパルスは、レベルシフタに供給され、レベルシフタは、内部集積回路論理の低電圧論理信号を、ブーストコンバータ２０３及びバックコンバータ２０６の電力処理トランジスタ制御入力をドライブするのに適した高電圧信号に変換する。レベルシフタは、電力処理トランジスタへのドライブ電圧又は電流を制限して、それらのデバイスの損壊を防止する。制御装置３１０は、集積回路３０１及びインバータ２０１の動作を管理する。制御装置３１０は、センサ及びＡＤＣ３０５を継続的に監視して、ＤＣ入力３０２でのＤＣ  ＰＶモジュール電力と、ＡＣ出力３１２でのグリッドへのグリッド電圧及び電流との���態を決定する。グリッド電圧振幅及び周波数が許容インバータ動作範囲外にある場合、制御装置は、グリッド単独運転状態を回避するように出力をディスエーブルにする。グリッド電圧が許容振幅及び周波数仕様内にある場合、制御装置は、通信インターフェース３０９をチェックして、インバータ活動に適用しうる任意の通信状態が存在するかどうか判定する。通信チャネルが利用可能であり、インバータをイネーブルにするように命令する信号が送信される場合、制御装置３１０は、パルス発生器３０と、エラー分析器、及びループ安定機能３０８との動作を開始させる。或いは、これらの回路がディスエーブルにされ、ＡＣ出力電流がインバータから流れない。制御及びステータス情報の通信は、通信インターフェース３０９を介して経路指定される。制御装置３１０は、通信インターフェース３０９からコマンドを受信し、また通信インターフェース３０９にコマンドを伝送することができ、電力線通信を介して外部回路と対話する。インバータへのコマンドは、インバータのイネーブル又はディスエーブル、及びインバータデータを求める要求、又はインバータセルフテストの開始を含み、しかしそれらに限定されない。インバータからのデータは、全ての利用可能な入力及び出力電流及び電圧情報、セルフテスト結果、及びインバータ識別コード番号を含み、しかしそれらに限定されない。インバータ識別コード番号は、ＩＤコード格納装置３１１に格納される。これは、通信及び追跡の目的でインバータを一意に識別する大きなデジタル数である。識別コードは、通信中、コマンド及び応答のために外部通信デバイスがインバータを具体的に選択するためのアドレスとして使用される。また、識別コードは、製造、流通、及び設置中のデバイスを追跡して、在庫の確認、セキュリティ、故障分析、及び他の関連の目的を補助するために使用される。当業者は、複数の集積回路内で、又は集積回路とディスクリート構成要素との組合せとして、集積回路３０１に関する機能を実装することができる。制御装置３１０は、当技術分野で知られている状態機械、マイクロプロセッサ、又はマイクロコントローラ技法を使用して実装することができる。ＩＤコード格納装置３１１は、ヒューズ、プリント回路レイアウト素子、プログラム可能読み取り専用メモリ、フラッシュメモリ、強誘電体メモリ、ヒューズメモリ、又は不揮発性エレクトロニクスデータ格納装置の分野に存在する他のデータ格納手段を使用して実装されることがある。
【００２２】
[0034]次に図４を参照すると、本発明の一実施形態による単一インダクタ、バイポーラ出力ブーストコンバータ４０１が、ＤＣ入力４０２と、入力スイッチＰＷＭＩ４０３と、入力スイッチ電流ＩＳＷ４１２と、接地スイッチＰＷＭＧ４０４と、負出力ダイオード４０４と、負出力ダイオード電流４１３と、負出力ＤＣ電圧４０５と、負出力コンデンサ４０７と、インダクタ４０６と、正出力ダイオード４０９と、正出力ダイオード電流４１４と、正出力ＤＣ電圧４１０と、正出力コンデンサ４１１と、インダクタ電流ＩＬ４１２と、接地端子４１３とを含む。スイッチ４０３及び４０８は、接地４１３を基準とした正入力電圧４０２から同時に正出力電圧４１０と負出力電圧４０５とを発生する２つの方法の１つを実施するようなタイミングシーケンスで閉じられる。ＰＷＭＩ４０３とＰＷＭＧ４０８との両方を閉じることにより、電流ＩＬがインダクタ４０６に流れる。電流は、インダクタ４０６充電サイクル中に直線傾斜で上昇する。電流を最大値まで上昇させた後、スイッチ４０３又は４０８の一方が開かれる。ＰＷＭＧ４０８を開くことにより、インダクタ電流ＩＬが、ダイオード４０９に流れ、次いでコンデンサ４１１に流れる。コンデンサ電圧は、接地４１３に対して正方向に充電される。逆に、スイッチＰＷＭＩ４０３が開かれる場合、インダクタ電流４０６は、ダイオード４０４を通って、コンデンサ４０７から流れる。コンデンサ電圧は、接地４１３に対して負方向に充電される。第１の動作モードでは、正電流及び負電流の発生は、インダクタ４０６を充電し、インダクタ４０６からコンデンサ４１１に放電して、出力４１０で正電圧を生じることによって行われる。次いで、インダクタ４０６は、両方のスイッチ４０３及び４０８を閉じることによって再び充電され、コンデンサ４０７に放電され、出力４０５で負電圧を生じる。インダクタ４０６の２回の充電及び放電サイクルのシーケンス全体が繰り返されて、ブーストコンバータから、連続的な正出力電圧４１０及び負出力電圧４０５を生じる。したがって、この第１のモードは、２サイクル動作モードと呼ばれる。第２の、好ましい動作モードでは、インダクタ４０６は、両方のスイッチ４０３及び４０８を閉じることによって充電される。次いで、スイッチＰＷＭＩ４０３が開かれ、コンデンサ４０７からダイオード４０４に電流を生じる。わずかな時間の後、スイッチＰＷＭＧ４０８が開かれ、このとき、電流は、両方のダイオード４０４及びダイオード４０９に流れる。出力４１０で正電圧が生じ、出力４０５で負電圧が生じる。このシーケンスが繰り返され、ブーストコンバータから、連続的な正出力電圧４１０及び負出力電圧４０５を生じる。インダクタ４０６は、１回のみ充電及び放電されて、正出力電圧と負出力電圧との両方を同時に生成するので、この第２のモードは、１サイクル動作モードと呼ばれる。ブーストコンバータ４０１に対する代替入力接続は、スイッチＰＷＭＧ４０８を負の入力源に接続し、スイッチＰＷＭＩ４０３を接地４１３に接続することによって当業者が実施することができ、負の入力電圧を利用する単一インダクタコンバータが得られる。第１のダイオード４０４及び第２のダイオード４０９は、正４１０と負４０５との両方に関する同期整流を実施するために、スイッチで置き換えることができる。スイッチ及びダイオード電流の相対タイミングは、ブーストコンバータ４０１の基本動作を変えることなく、システム全体の効率を最適化するように当業者が調節することができる。
【００２３】
[0035]次に図５を参照すると、本発明の一実施形態による２サイクルモードで動作する単一インダクタ、バイポーラ出力ブーストコンバータのタイミング図５０１が、信号ＰＷＭＩ５０２と、ＰＷＭＧ５０３と、スイッチ電流ＩＳＷ５０４と、インダクタ電流ＩＬ５０５と、正出力ダイオード電流ＩＤＰ５０６と、負出力ダイオード電流ＩＤＮ５０７と、正ＤＣ出力電圧＋ＶＤＣ５０８と、負ＤＣ出力電圧−ＶＤＣ５０９とに関する波形を含む。信号及びそれらの関係の説明は、図４に関する２サイクルモードの記述で与えられる。タイミング図５０１は、１つの可能な結果を示し、基本的な回路挙動を変えずに相対タイミング及び信号レベルスケールを広範囲にわたって調節することができることを当業者は理解されよう。ブーストコンバータ４０１のインダクタ４０６は、記録波形５０５によって示されるように連続モードで動作することができる。また、ブーストコンバータ４０１のインダクタ４０６が、文献で規定される不連続モードで動作することもできることを当業者は理解されよう。
【００２４】
[0036]次に図６を参照すると、本発明の一実施形態による１サイクルモードで動作する単一インダクタ、バイポーラ出力ブーストコンバータのタイミング図６０１が、信号ＰＷＭＩ６０２と、ＰＷＭＧ６０３と、スイッチ電流ＩＳＷ６０４と、インダクタ電流ＩＬ６０５と、正出力ダイオード電流ＩＤＰ６０６と、負出力ダイオード電流ＩＤＮ６０７と、正ＤＣ出力電圧＋ＶＤＣ６０８と、負ＤＣ出力電圧−ＶＤＣ６０９とに関する波形を含む。信号及びそれらの関係の説明は、図４に関する１サイクルモードの記述で与えられる。タイミング図６０１は、１つの可能な結果を示し、基本的な回路挙動を変えずに相対タイミング及び信号レベルスケールを広範囲にわたって調節することができることを当業者は理解されよう。ブーストコンバータ４０１のインダクタ４０６は、記録波形６０５によって示されるように連続モードで動作することができる。また、ブーストコンバータ４０１のインダクタ４０６が、文献で規定される不連続モードで動作することもできることを当業者は理解されよう。
【００２５】
[0037]次に図７を参照すると、本発明の第２の実施形態によるタンデム単一インダクタ、バイポーラ出力ブーストコンバータ７０１が、ＤＣ入力７０２と、第１の入力スイッチＰＷＭＩ１  ７０３と、第１の入力スイッチ電流ＩＳＷ１  ７３０と、第１の接地スイッチＰＷＭＧ１  ７０８と、第１の負出力ダイオード７０４と、第１の負出力ダイオード電流ＩＤＮ１  ７３１と、負出力ＤＣ電圧７０５と、負出力コンデンサ７０７と、インダクタ７０６と、第１の正出力ダイオード７０９と、第１の正出力ダイオード電流７３２と、正出力ＤＣ電圧７１０と、正出力コンデンサ７１１と、第２の入力スイッチＰＷＭＩ２  ７２３と、第２の入力スイッチ電流ＩＳＷ２  ７３３と、第２の接地スイッチＰＷＭＧ２  ７２８と、第２の負出力ダイオード７２４と、第２の負出力ダイオード電流ＩＤＮ２  ７３４と、第２の正出力ダイオード７２９と、第２の正出力ダイオード電流７３５と、接地端子７１３とを含む。構成要素７０２、７０３、７０４、７０５、７０６、７０７、７０８、７０９、７１０、及び７１１が、第１の単一インダクタ、バイポーラ出力ブーストコンバータを構成する。構成要素７２３、７２４、７０５、７２６、７０７、７２８、７２９、７１０、及び７１１が、第２の単一インダクタ、バイポーラ出力ブーストコンバータを構成する。構成要素７０２、７０５、７０７、７１０、及び７１１は、２つのコンバータに共有される。好ましい動作モードは、各コンバータが、単一インダクタ、バイポーラ出力ブーストコンバータに関して説明したように１サイクルモードで動作するものである。しかし、第２のコンバータのスイッチのタイミングは、１サイクルＰＷＭ期間の半分だけ第１のコンバータに対して遅延され、それにより、インダクタ７０６及び７２６は、異なる時間に充電及び放電される。このモードの利点は、正出力電圧＋ＶＤＣ７０５又は８１４と、負出力電圧−ＶＤＣ７１０又は８１５とに関する図８でのプロットに現れる。より高いリップル周波数が出力に現れ、これは、２つの出力に現れるリップル電圧をフィルタするのに必要とされるコンデンサのサイズを低減する。また、構成要素電流性能の大幅な削減も実現される。ここで、タンデムブーストコンバータ７０１の各トランジスタスイッチ、ダイオード、及びインダクタは、等価な非タンデム、単一インダクタ、バイポーラ出力ブーストコンバータ４０１で生じる電流の半分を搬送する。したがって、タンデム単一インダクタ、バイポーラ出力ブーストコンバータ７０１を実装するのに、より広範囲のより安価な構成要素を使用することができる。図７に示されるタンデムブーストコンバータ段階の数（２）を、望みに応じて、４又は８、又はさらにそれよりも多い複数のコンバータ段階に増加させることができることを当業者は理解されよう。各段階が、図７に示されるようにＤＣ入力端子と、負ＤＣ出力端子と、正ＤＣ出力端子とに結合される。タンデムブーストコンバータ７０１に対する代替入力接続は、スイッチＰＷＭＧ１  ７０８及びＰＷＭＧ２  ７２８を負の入力源に接続し、スイッチＰＷＭＩ１  ７０３及びＰＷＭＩ２  ７２８を接地７１３に接続することによって当業者が実施することができ、負の入力電圧を利用する単一インダクタコンバータが得られる。第１のダイオード７０４、第２のダイオード７０９、第３のダイオード７２４、及び第４のダイオード７２９は、正出力７１０と負出力７０５との両方に関する同期整流を実施するために、スイッチで置き換えることができる。スイッチ及びダイオード電流の相対タイミングは、タンデムブーストコンバータ７０１の基本動作を変えることなく、システム全体の効率を最適化するように当業者が調節することができる。
【００２６】
[0038]次に図８を参照すると、本発明の第１の実施形態による２サイクルモードで動作する単一インダクタ、バイポーラ出力ブーストコンバータのタイミング図５０１が、信号ＰＷＭＩ１  ８０２と、ＰＷＭＧ１  ８０３と、第１のスイッチ電流ＩＳＷ１  ８０４と、第１のインダクタ電流ＩＬ１  ８０５と、第１の正出力ダイオード電流ＩＤＰ１  ８０６と、第１の負出力ダイオード電流ＩＤＮ１  ８０７と、信号ＰＷＭＩ１  ８０８と、ＰＷＭＧ１  ８０９と、第２のスイッチ電流ＩＳＷ１  ８１０と、第２のインダクタ電流ＩＬ１  ８１１と、第２の正出力ダイオード電流ＩＤＰ１  ８１２と、第２の負出力ダイオード電流ＩＤＮ１  ８１３と、正ＤＣ出力電圧＋ＶＤＣ８１４と、負ＤＣ出力電圧−ＶＤＣ８１５とに関する波形を含む。信号及びそれらの関係の説明は、図７に関する記述で与えられる。タイミング図８０１は、１つの可能な結果を示し、基本的な回路挙動を変えずに相対タイミング及び信号レベルスケールを広範囲にわたって調節することができることを当業者は理解されよう。ブーストコンバータ７０１の第１のインダクタ７０６及び第２のインダクタ７２６は、記録波形８０５によって示されるように連続モードで動作することができる。また、タンデムブーストコンバータ７０１の第１のインダクタ７０６及び第２のインダクタ７２６が、文献で規定される不連続モードで動作することもできることを当業者は理解されよう。
【００２７】
[0039]次に図９を参照すると、本発明の第１の実施形態によるブーストコンバータのインダクタ電流間接測定システム９０１が、ＤＣ入力９０２と、入力スイッチＰＷＭＩ９０３と、接地スイッチＰＷＭＧ９０９と、負出力ダイオード９０５と、負出力ＤＣ電圧９０６と、負出力コンデンサ９０８と、インダクタ９０７と、正出力ダイオード９１１と、正出力ＤＣ電圧９１２と、正出力コンデンサ９１３と、インダクタ電流ＩＬ９１４と、インダクタ正電圧ＶＬＰ９０４と、インダクタ負電圧ＶＬＮ９１０と、接地端子９１５とを含み、それら全てが、単一インダクタ、バイポーラブーストコンバータ９４０を形成し、さらにシステム９０１が、ＡＤＣ９２０と、ＡＤＣ出力９２１と、デジタル計算プロセス９２２と、スイッチ制御入力ＰＷＭＩ  ９３２と、スイッチ制御入力ＰＷＭＧ９３３と、計算後のインダクタ入力電流９３０と、計算後のインダクタ出力電流９３１とを含む。単一インダクタ、バイポーラブーストコンバータ９４０は、前述したように１サイクル又は２サイクルモードで動作する。ＡＤＣ９２０は、ＶＬＰ９０４及びＶＬＮ９１０での電圧を測定して、減算し、その結果を、ＡＤＣ出力９２１でのデジタルコードに変換する。コードは、ＡＤＣデータ変換時の、インダクタ９０７の両端間の電圧を表す。信号ＰＷＭＩ９３２は、スイッチＰＷＭＩ９０３が閉じられるときにアクティブである。信号ＰＷＭＧ９３３は、スイッチＰＷＭＧ９０９が閉じられるときにアクティブである。デジタル計算プロセス９２２は、両方のＰＷＭＩ９３２及びＰＷＭＧ９３３が同時にアクティブである時間を、インダクタ９０７の充電時間として測定する。次いで、計算プロセス９２２が、充電時間中にＡＤＣ９２０によって測定される平均電圧を検出する。計算プロセス９２２は、測定されたインダクタ電圧に充電時間を乗算し、インダクタ９０７の既知の値で除算する。この計算の結果は、インダクタ９０７を通る最大電流ＩＬ９１４である。電流は鋸歯状波形であるので、平均電流は、ピークインダクタ電流ＩＬ９１４を係数２で除算し、次いで、１サイクルに関する充電時間と非充電時間との総計で充電時間を除算した値を乗算することによって計算される。この結果は、インダクタ入力電流９３０である。１動作サイクルのうち、インダクタが充電していない時間が、非充電時間である。次いで、計算プロセス９２２は、非充電時間中にＡＤＣ９２０によって測定された平均電圧を検出する。計算プロセス９２２は、測定されたインダクタ電圧に非充電時間を乗算し、インダクタ９０７の既知の値で除算する。この計算の結果は、インダクタ９０７を通る最大電流ＩＬ９１４である。電流は鋸歯状波形であるので、平均電流は、ピークインダクタ電流ＩＬ９１４を係数２で除算し、次いで、１サイクルに関する充電時間と非充電時間との総計で非充電時間を除算した値を乗算することによって計算される。この結果は、インダクタ出力電流９３１である。ＡＤＣ及びデジタル計算プロセスを実施することができる多くの方法が存在する。ＡＤＣ９２０及びデジタル計算プロセス９２２に関して定義される処理の幾らか又は全てを、アナログ信号、サンプル値アナログ信号、又はデジタル信号、及びそれらの任意の組合せ���よって実施することができることを当業者は理解されよう。ＡＤＣ出力信号９２１は、パラレルデジタルワード、デジタルビットストリーム、或いは一連のサンプル値アナログ電圧又は電流であってよい。
【００２８】
[0040]次に図１０を参照すると、従来技術による多相出力バックコンバータ１００１が、正ＤＣ高電圧入力１００２と、負ＤＣ高電圧入力１００３と、第１の正スイッチ１０１０と、第１の負スイッチ１０１１と、第１のインダクタ１０１２と、第１のコンデンサ１０１４と、出力Ｌ１  １０１３と、第２の正スイッチ１０２０と、第２の負スイッチ１０２１と、第２のインダクタ１０２２と、第２のコンデンサ１０２４と、出力Ｌ２  １０２３と、第３の正スイッチ１０３０と、第３の負スイッチ１０３１と、第３のインダクタ１０３２と、第３のコンデンサ１０３４と、出力Ｌ３  １０３３とを含む。正ＤＣ高電圧入力１００２と、負ＤＣ高電圧入力１００３と、第１の正スイッチ１０１０と、第１の負スイッチ１０１１と、第１のインダクタ１０１２と、第１のコンデンサ１０１４と、出力Ｌ１  １０１３とが、従来技術による単一バックコンバータを構成する。他の２つの出力Ｌ２  １０２３及びＬ３  １０３３に関連付けられる回路は、従来技術による２つの同様のバックコンデンサである。３つのコンバータは、Ｌ１  １０１３、Ｌ２  １０２３、及びＬ３  １０３３で得られる波形が互いに異なる位相となるようなスイッチタイミングで動作する。インダクタ１０１２、１０２２、及び１０３２と、コンデンサ１０１４、１０２４、及び１０３４とは、スイッチ１０１０、１０１１、１０２０、１０２１、１０３０、及び１０３１によって発生されるスイッチング波形に対してフィルタリングを行うために使用される。インダクタでの電流は、短時間平均、又はＤＣと、高周波効果との組合せである。
【００２９】
[0041]次に図１１を参照すると、本発明の第１の実施形態によるバックコンバータのインダクタ電流測定システム１１０１が、正ＤＣ高電圧入力１１０２と、負ＤＣ高電圧入力１１０５と、正スイッチ１１０３と、負スイッチ１１０４と、インダクタ１１０７と、コンデンサ１１０９と、出力１１０８と、インダクタ入力電圧１１０６と、ＡＤＣ１１２０と、ＡＤＣ出力１１２１と、デジタル低域フィルタ１１２２と、測定後の短時間平均インダクタ電流出力１１２３とを含む。正ＤＣ高電圧入力１１０２と、負ＤＣ高電圧入力１１０５と、正スイッチ１１０３と、負スイッチ１１０４と、インダクタ１１０７と、コンデンサ１１０９と、出力１１０８と、インダクタ入力電圧１１０６とが、多相出力バックコンバータの一部として使用することができる単一バックコンバータ段階を構成する。ＡＤＣ１１２０は、インダクタ入力１１０６及び出力１１０８で測定された電圧を減算することによって、インダクタ１１０７の両端間の電圧を継続的に測定する。ＡＤＣは、インダクタ１１０７電圧を、ＡＤＣ出力１１２１での等価なデジタル信号に変換する。デジタル低域フィルタ１１２２は、高周波スイッチング効果を除去し、その出力１１２３で、短時間平均を生じる。この出力は、インダクタ１１０７の両端間の短時間平均電圧の表現である。この出力を、インダクタ１１０７の既知のＤＣ抵抗によって除算して、インダクタ１１０７を通る電流を計算することができる。ＡＤＣ１１２０及びデジタル計算プロセス１１２２に関して定義される処理の幾らか又は全てを、アナログ信号、サンプル値アナログ信号、又はデジタル信号、及びそれらの任意の組合せによって実施することができることを当業者は理解されよう。ＡＤＣ出力信号１１２１は、パラレルデジタルワード、デジタルビットストリーム、或いは一連のサンプル値アナログ電圧又は電流であってよい。
【００３０】
[0042]次に図１２を参照すると、従来技術によるデジタルパルス幅変調発生器１２０１が、パルス幅データ入力１２０２と、クロック入力１２０３と、マルチビットカウンタ１２０９と、カウンタ出力１２０４と、３つのデータ比較器１２０５、１２１２、及び１２１８と、３つのデータ比較器出力１２０６、１２１３、及び１２１９と、２つのＲＳフリップフロップ１２０７及び１２１４と、データ定数１  １２１６と、データ定数１の出力１２１７と、最大カウント定数１２１０と、最大カウント出力１２１１と、ＰＷＭ出力１２０８と、ＰＷＭクロック出力１２１５とを含む。マルチビットカウンタ１２０９と、ＲＳフリップフロップ１２０７及び１２１４とがリセットされていると仮定すると、システムの初期状態は、カウンタ出力１２０４がゼロであり、ＰＷＭ出力１２０８がアサートされ、且つＰＷＭクロック出力がアサートされるというものである。クロック入力１２０３でのクロックパルスの連続ストリームの印加により、カウンタ出力が、各クロックパルスで値１だけ増分する。このプロセスは、カウンタ出力１２０４がパルス幅データ入力１２０２と等しいことをデータ比較器１２０５が検出するまで続き、次いで比較器出力１２０６がアサートされ、ＲＳフリップフロップ１２０７のリセット、及びＰＷＭ出力１２０８の対応するアサート解除を生じる。したがって、ＰＷＭ出力１２０８でのアサートされるパルスの幅は、パルス幅データ入力に、クロック入力１２０３での信号の期間を乗算した値によって定義される。カウンタ１２０９は、カウンタ出力１２０４が最大カウント定数出力１２１１での最大カウント値と等しいことを比較器１２１２が検出するまで、その出力１２０４を増分し続け、次いで比較器１２１２の出力１２１３をアサートして、カウンタ１２０９及び１組のＲＳフリップフロップ１２０７及び１２１４のリセットを生じる。この点で、ＰＷＭ出力１２０８とＰＷＭクロック出力１２１５とがアサートされる。次いで、カウントサイクルが繰り返される。カウンタ出力１２０４が、定数１の出力１２１７を介する定数１  １２１６に等しいときは常に、比較的１２１８が、その出力１２１９をアサートし、ＲＳフリップフロップ１２１４をリセットし、ＰＷＭクロック出力１２１５のアサート解除を生じる。したがって、ＰＷＭクロック出力１２１５は、１入力クロックサイクルごとにアサートされる。ＰＷＭクロック出力１２１５は、ハンドシェイク信号として使用されて、その関連のドライブ回路から、パルス幅データ１２０２の更新値を要求する。ＰＷＭ出力１２０８とＰＷＭクロック出力１２１５との両方の総期間は、最大カウント定数１２１０と、クロック入力１２０３での信号の期間との積に等しい。ＰＷＭ出力１２０８のパルス幅は、最小アサート時間が０であり、最大アサート時間が、ＰＷＭ出力１２０８の期間である。ＰＷＭ出力１２０８の幅の分解能は、クロック入力１２０３での信号の期間に制限される。実際の状況では、この分解能は、低歪ＰＷＭ発生波形の要件を満たすには不十分であり、クロック入力１２０３の周波数、最大カウント定数１２１０の値、及びマルチビットカウンタ１２０９のビット数を増加することによってのみ改良することができ、回��寸法、電力消費、及び全体の精度要件の増加をもたらす。デジタル回路を利用して本質的に同じ入力及び出力端子特性を有する、従来技術でのデジタルパルス幅変調器を実装する多くの異なる方法が存在する。
【００３１】
[0043]次に図１３を参照すると、本発明の一実施形態によるデルタシグマパルス幅変調器１３０１が、パルス幅粗データ入力１３０２と、パルス幅精データ入力１３０７と、デジタル加算器１３０３と、デジタル加算器出力１３０４と、デジタルデルタシグマ変調器１３０８と、デジタルデルタシグマ変調器出力１３０９と、デジタルパルス幅変調器１３０５と、クロック入力１３１０と、ＰＷＭ出力１３０６とを含む。デジタルＰＷＭ発生器１３０５は、従来技術に関して説明されているのと同様に動作する。デジタルデルタシグマ変調器１３０８は、多くの形態を取ることができ、従来技術で全て説明されている。パルス幅粗データ１３０２は、加算器１３０３で、デルタシグマ変調器出力１３０９に加算され、加算器出力１３０４を生じる。加算器出力１３０４は、デジタルＰＷＭ発生器１３０５へのパルス幅データ入力であり、ＰＷＭ出力１３０６で得られるパルス幅を定義する。パルス幅精データ入力１３０７は、デルタシグマパルス幅変調器１２０１全体に関する高分解能設定のマルチビット表現である。パルス幅精データ入力１３０７は、デルタシグマ変調器１３０８をドライブし、それにより、各ＰＷＭクロック１３１１サイクルでのその出力１３０９がプラス１（＋１）又はマイナス１（−１）となる。その結果、デジタルＰＷＭ発生器データ入力１３０４が、１だけ増分又は減分され、得られるＰＷＭ出力１３０６パルス幅が、パルス幅粗データ入力１３０２での値に関して、１入力クロック１３１０サイクルだけ増分又は減分される。デルタシグマ変調器出力１３０９は、パルス密度変調を使用して符号化され、その際、平均出力は、各状態の回数に、関連の状態値を乗算し、次いで加算し合わせ、検査されたＰＷＭクロック１３１１サイクルの総数で除算した値として計算される。また、符号化は、デルタシグマ変調器出力１３０９の高周波数ディザリングによって低周波数分解能を改良するスペクトル整形の特性を有し、これはデルタシグマ変調のよく知られている特性である。この図に示されるＰＷＭ発生法を適用した結果は、デジタルＰＷＭ発生器１３０５へのより高い周波数のクロック入力１３１０を利用することなく、又はＰＷＭクロック１３１１出力周波数を増加することなく、ＰＷＭ出力分解能の大幅な同等の改良を実現することである。文献で規定されるようなデルタシグマ変調器１３０８の多くの可能な実装形態が存在することを当業者は理解されよう。また、パルス幅精データは、アナログ電圧又は電流信号として定義することができ、デルタシグマ変調器１３０８は、アナログ／デジタル変換を行うように実装される。デルタシグマパルス幅変調器１３０１によって定義されるプロセス全体を、アナログ信号、サンプル値アナログ信号、デジタル信号、又はアナログ信号とサンプル値アナログ信号とデジタル信号との組合せを使用して実装することができる。パルス幅粗データ入力１３０２とパルス幅精データ入力１３０７とを組み合わせて、単一パルス幅入力を形成することができる。また、デルタシグマ変調器は、他のスペクトル整形及び分解能調節機能を実施するために他の変調器タイプによって置き換えることもできる。加算器１３０３は、アナログ加算器として実装されることがあり、又はデルタシグマ変調器１３０８の一部として実装することができる。信号１３０９は、デルタシグマ変調器１０３８実装のタイプによっては、３つ以上の状態を含むこともある。
【００３２】
[0044]本発明の原理を、その好ましい実施形態で説明して例示してきたが、そのような原理から逸脱することなく、本発明の構成及び詳細を修正することができることが当業者に理解される。好ましい方法及び回路が示されたが、好ましい方法及び回路の正確な詳細は、特定の用途に関して必要とされるように望みに応じて変更することができる。例えば、説明した集積回路の分割は、電力消費及びコストを削減するために、示される機能を包含又は除外することができる。様々な回路ブロック内部、又は様々な回路ブロック間の全ての信号方式は、アナログ、サンプル値アナログ、又はデジタル領域で実装することができる。入力ブーストコンバータと、電荷蓄積素子と、出力バックコンバータとは、回路縮小技法によって単一機能に組み合わせることができる。したがって、本発明者等は、以下の特許請求の範囲の精神及び範囲内に入る全ての修正形態及び変形形態を特許請求する。
【図１】
2010527571.tif 000003
【図２】
2010527571.tif 000004
【図３】
2010527571.tif 000005
【図４】
2010527571.tif 000006
【図５】
2010527571.tif 000007
【図６】
2010527571.tif 000008
【図７】
2010527571.tif 000009
【図８】
2010527571.tif 000010
【図９】
2010527571.tif 000011
【図１０】
2010527571.tif 000012
【図１１】
2010527571.tif 000013
【図１２】
2010527571.tif 000014
【図１３】
2010527571.tif 000015
【手続補正書】
【提出日】平成22年1月28日(2010.1.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】削除
【補正の内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
[0016]インダクタ電圧を利用する出力バックコンバータに関する出力電流測定の方法が提供される。インダクタ電圧が測定され、ＡＤＣによって等価なデジタル値に変換される。このデジタル値が、低域デジタルフィルタに通されて、電力線周波数での正確な電流振幅及び位相の測定を可能にするのに十分に速い短時間平均を抽出する。インバータのＡＣ出力での電流値を決定するために、得られたデジタル値が、既知のインダクタＤＣ抵抗で除算される。このプロセスは、多相出力インバータの各出力位相ごとに行われる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
[0033]次に図３を参照すると、本発明の好ましい実施形態によるＰＶモジュール取付インバータ集積回路３０１のブロック図が、ＤＣ入力及び内部モニタ入力３０２と、電源及び調整器３０３と、波形発生器、同期及び振幅検出機能３０４と、電流及び電圧センサ、及びＡＤＣ３０５と、パワートランジスタドライブ出力３０６と、トランジスタ制御パルス発生器、レベルシフタ、及びデルタシグマ変調器３０７と、エラー分析器、及びループ安定機能３０８と、通信インターフェース３０９と、制御装置３１０と、識別（ＩＤ）コード格納装置３１１と、ＡＣ出力及びＡＣモニタ入力３１２とを含む。電源及び調整器３０３は、ＡＣ出力３１２に到達するグリッド電圧をＤＣ電圧に変換して、整流及びフィルタリングによって、集積回路３０１ブロック、ブーストコンバータ２０３トランジスタ制御回路、及びバックコンバータ２０６トランジスタ制御回路の全てにバイアスをかける。集積回路３０１内に包含できるように、電源及び調整器３０３から利用される総電力は非常に小さい。電流及び電圧センサ、及びＡＤＣ３０５は、ＤＣ入力及び内部モニタ入力３０２と、出力及びＡＣモニタ入力３１２とに現れる全ての入力電圧を検出し、それらを、ＡＤＣによって等価なデジタルコードに変換する。このコードが、他のブロックに伝送されて、インバータ２０１の制御のための動作条件を確立し、その動作条件を電力線通信を介して報告する。波形発生器、同期及び振幅検出機能３０４は、ＡＣモニタ入力３１２を検査して、ＡＣグリッド電圧の周波数、位相、及び振幅を決定する。これは、ＡＣモニタ入力３１２で現れるのと同数の位相を有する、ＡＣグリッド電圧に同期されたデジタル符号化された正弦波を発生する。エラー分析器、及びループ安定機能３０８は、波形発生器３０４によって発生される正弦波を、ＡＣモニタ入力３１２及び電流センサ３０５によって測定されるＡＣ出力電流と比較して、エラーフィードバック信号を発生する。エラーフィードバック信号は、積分器を含む動的な再構成可能なフィードバックループ安定フィルタに通され、パルス発生器３０７に供給される。トランジスタ制御パルス発生器、レベルシフタ、及びデルタシグマ変調器３０７は、フィルタされたデジタルエラー信号ワードをパルス波形に変換する。パルス波形は、単純なデジタル生成されたＰＷＭ信号、デルタシグマ変調された固定パルス幅信号、又は単純なデジタル生成されたＰＷＭ単独よりも高い分解能を実現するためにデルタシグマディザリングを用いるＰＷＭ信号であってよい。生成されたパルスは、レベルシフタに供給され、レベルシフタは、内部集積回路論理の低電圧論理信号を、ブーストコンバータ２０３及びバックコンバータ２０６の電力処理トランジスタ制御入力をドライブするのに適した高電圧信号に変換する。レベルシフタは、電力処理トランジスタへのドライブ電圧又は電流を制限して、それらのデバイスの損壊を防止する。制御装置３１０は、集積回路３０１及びインバータ２０１の動作を管理する。制御装置３１０は、センサ及びＡＤＣ３０５を継続的に監視して、ＤＣ入力３０２でのＤＣ  ＰＶモジュール電力と、ＡＣ出力３１２でのグリッドへのグリッド電圧及び電流との状態を決定する。グ���ッド電圧振幅及び周波数が許容インバータ動作範囲外にある場合、制御装置は、グリッド単独運転状態を回避するように出力をディスエーブルにする。グリッド電圧が許容振幅及び周波数仕様内にある場合、制御装置は、通信インターフェース３０９をチェックして、インバータ活動に適用しうる任意の通信状態が存在するかどうか判定する。通信チャネルが利用可能であり、インバータをイネーブルにするように命令する信号が送信される場合、制御装置３１０は、パルス発生器３０６と、エラー分析器、及びループ安定機能３０８との動作を開始させる。或いは、これらの回路がディスエーブルにされ、ＡＣ出力電流がインバータから流れない。制御及びステータス情報の通信は、通信インターフェース３０９を介して経路指定される。制御装置３１０は、通信インターフェース３０９からコマンドを受信し、また通信インターフェース３０９にコマンドを伝送することができ、電力線通信を介して外部回路と対話する。インバータへのコマンドは、インバータのイネーブル又はディスエーブル、及びインバータデータを求める要求、又はインバータセルフテストの開始を含み、しかしそれらに限定されない。インバータからのデータは、全ての利用可能な入力及び出力電流及び電圧情報、セルフテスト結果、及びインバータ識別コード番号を含み、しかしそれらに限定されない。インバータ識別コード番号は、ＩＤコード格納装置３１１に格納される。これは、通信及び追跡の目的でインバータを一意に識別する大きなデジタル数である。識別コードは、通信中、コマンド及び応答のために外部通信デバイスがインバータを具体的に選択するためのアドレスとして使用される。また、識別コードは、製造、流通、及び設置中のデバイスを追跡して、在庫の確認、セキュリティ、故障分析、及び他の関連の目的を補助するために使用される。当業者は、複数の集積回路内で、又は集積回路とディスクリート構成要素との組合せとして、集積回路３０１に関する機能を実装することができる。制御装置３１０は、当技術分野で知られている状態機械、マイクロプロセッサ、又はマイクロコントローラ技法を使用して実装することができる。ＩＤコード格納装置３１１は、ヒューズ、プリント回路レイアウト素子、プログラム可能読み取り専用メモリ、フラッシュメモリ、強誘電体メモリ、ヒューズメモリ、又は不揮発性エレクトロニクスデータ格納装置の分野に存在する他のデータ格納手段を使用して実装されることがある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
[0043]次に図１３を参照すると、本発明の一実施形態によるデルタシグマパルス幅変調器１３０１が、パルス幅粗データ入力１３０２と、パルス幅精データ入力１３０７と、デジタル加算器１３０３と、デジタル加算器出力１３０４と、デジタルデルタシグマ変調器１３０８と、デジタルデルタシグマ変調器出力１３０９と、デジタルパルス幅変調器１３０５と、クロック入力１３１０と、ＰＷＭ出力１３０６とを含む。デジタルＰＷＭ発生器１３０５は、従来技術に関して説明されているのと同様に動作する。デジタルデルタシグマ変調器１３０８は、多くの形態を取ることができ、従来技術で全て説明されている。パルス幅粗データ１３０２は、加算器１３０３で、デルタシグマ変調器出力１３０９に加算され、加算器出力１３０４を生じる。加算器出力１３０４は、デジタルＰＷＭ発生器１３０５へのパルス幅データ入力であり、ＰＷＭ出力１３０６で得られるパルス幅を定義する。パルス幅精データ入力１３０７は、デルタシグマパルス幅変調器１３０１全体に関する高分解能設定のマルチビット表現である。パルス幅精データ入力１３０７は、デルタシグマ変調器１３０８をドライブし、それにより、各ＰＷＭクロック１３１１サイクルでのその出力１３０９がプラス１（＋１）又はマイナス１（−１）となる。その結果、デジタルＰＷＭ発生器データ入力１３０４が、１だけ増分又は減分され、得られるＰＷＭ出力１３０６パルス幅が、パルス幅粗データ入力１３０２での値に関して、１入力クロック１３１０サイクルだけ増分又は減分される。デルタシグマ変調器出力１３０９は、パルス密度変調を使用して符号化され、その際、平均出力は、各状態の回数に、関連の状態値を乗算し、次いで加算し合わせ、検査されたＰＷＭクロック１３１１サイクルの総数で除算した値として計算される。また、符号化は、デルタシグマ変調器出力１３０９の高周波数ディザリングによって低周波数分解能を改良するスペクトル整形の特性を有し、これはデルタシグマ変調のよく知られている特性である。この図に示されるＰＷＭ発生法を適用した結果は、デジタルＰＷＭ発生器１３０５へのより高い周波数のクロック入力１３１０を利用することなく、又はＰＷＭクロック１３１１出力周波数を増加することなく、ＰＷＭ出力分解能の大幅な同等の改良を実現することである。文献で規定されるようなデルタシグマ変調器１３０８の多くの可能な実装形態が存在することを当業者は理解されよう。また、パルス幅精データは、アナログ電圧又は電流信号として定義することができ、デルタシグマ変調器１３０８は、アナログ／デジタル変換を行うように実装される。デルタシグマパルス幅変調器１３０１によって定義されるプロセス全体を、アナログ信号、サンプル値アナログ信号、デジタル信号、又はアナログ信号とサンプル値アナログ信号とデジタル信号との組合せを使用して実装することができる。パルス幅粗データ入力１３０２とパルス幅精データ入力１３０７とを組み合わせて、単一パルス幅入力を形成することができる。また、デルタシグマ変調器は、他のスペクトル整形及び分解能調節機能を実施するために他の変調器タイプによって置き換えることもできる。加算器１３０３は、アナログ加算器として実装されることがあり、又はデルタシグマ変調器１３０８の一部として実装することができる。信号１３０９は、デルタシグマ変調器１０３８実装のタイプによっては、３つ以上の状態を含むこともある。
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＤＣ入力電圧を負ＤＣ出力電圧及び正ＤＣ出力電圧に変換するための第１の手段を具備する、電力変換用の装置であって、
前記第１の手段が、
（ｉ）第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータ、
又は
（ｉｉ）第２の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータに結合された第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータ、
又は
（ｉｉｉ）第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータであって、
ＤＣ入力端子とインダクタの第１の端子との間に結合された第１のスイッチと、
接地端子と前記インダクタの第２の端子との間に結合された第２のスイッチと、
前記インダクタの前記第１の端子に結合されたカソード端子、及び負ＤＣ出力端子に結合されたアノード端子を有する第１のダイオードと、
前記インダクタの前記第２の端子に結合されたアノード端子、及び正ＤＣ出力端子に結合されたカソード端子を有する第２のダイオードと、
前記負ＤＣ出力端子と前記接地端子との間に結合された第１のコンデンサと、
前記正ＤＣ出力端子と前記接地端子との間に結合された第２のコンデンサと
を含む、第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータ
を備える、装置。
【請求項２】
前記第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータが、１サイクル動作モード又は２サイクル動作モードを利用する、請求項１に記載の装置。
【請求項３】
前記１サイクル動作モードが、インダクタを充電及び放電する１サイクルを利用して、前記負ＤＣ出力電圧と前記正ＤＣ出力電圧とを同時に発生し、前記２サイクル動作モードが、前記インダクタを充電及び放電する２サイクルを利用して、前記負ＤＣ出力電圧と前記正ＤＣ出力電圧とを同時に発生する、請求項２に記載の装置。
【請求項４】
（ｉｖ）前記負ＤＣ出力電圧及び前記正ＤＣ出力電圧をＡＣ端子での出力用のＡＣ電流に変換するための、前記第１の手段に結合された第２の手段と、前記ＡＣ端子を介する情報の送信又は受信の少なくとも一方のための、前記第２の手段に結合された通信用の手段とを備え、
又は
（ｖ）前記負ＤＣ出力電圧及び前記正ＤＣ出力電圧をＡＣ端子での出力用のＡＣ電流に変換するための、前記第１の手段に結合された第２の手段と、前記ＡＣ端子を介する情報の送信又は受信の少なくとも一方のための、前記第２の手段に結合された通信用の手段と、ＤＣ電圧、ＤＣ電流、ＡＣ電圧、又はＡＣ電流の少なくとも１つを監視するための、前記第１の手段及び前記第２の手段に結合された監視用の手段と、前記第１の手段及び前記第２の手段の動作を制御するための、前記第１の手段及び前記第２の手段に結合された制御用の手段とを備える、請求項１に記載の装置。
【請求項５】
前記第１の手段と、前記第２の手段と、前記通信用の手段と、前記監視用の手段と、前記制御用の手段との組合せが、ホットスワップ機能を備える、請求項４に記載の装置。
【請求項６】
前記制御用の手段が、前記第１の手段及び前記第２の手段を作動させるための少なくとも１つの信号を発生するためのデルタシグマ変調器を備える、請求項４に記載の装置。
【請求項７】
前記監視用の手段が、ＤＣ入力源又はＡＣ出力負荷の少なくとも一方への結合の変化を検出し、前記変化に基づいて、前記第１の手段又は前記第２の手段の少なくとも一方での電力発生を制御するための信号を送信するように構成された、請求項４に記載の装置。
【請求項８】
前記監視用の手段が、前記インダクタの両端間の電圧に基づいて、インダクタを通る電流を決定するように構成された、請求項４に記載の装置。
【請求項９】
電流発生用のシステムであって、
ＰＶモジュールと、
ＤＣ入力電圧を負ＤＣ出力電圧及び正ＤＣ出力電圧に変換するための第１の変換モジュールを備える、前記ＰＶモジュールに結合された電力変換モジュールと
を具備し、
前記第１の変換モジュールが、
（ｉ）第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータ、
又は
（ｉｉ）第２の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータに結合された第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータ、
又は
（ｉｉｉ）第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータであって、
ＤＣ入力端子とインダクタの第１の端子との間に結合された第１のスイッチと、
接地端子と前記インダクタの第２の端子との間に結合された第２のスイッチと、
前記インダクタの前記第１の端子に結合されたカソード端子、及び負ＤＣ出力端子に結合されたアノード端子を有する第１のダイオードと、
前記インダクタの前記第２の端子に結合されたアノード端子、及び正ＤＣ出力端子に結合されたカソード端子を有する第２のダイオードと、
前記負ＤＣ出力端子と前記接地端子との間に結合された第１のコンデンサと、
前記正ＤＣ出力端子と前記接地端子との間に結合された第２のコンデンサと
を備える、第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータ
を含む、システム。
【請求項１０】
前記第１の単一インダクタ、バイポーラ出力ＤＣ−ＤＣコンバータが、１サイクル動作モード又は２サイクル動作モードを利用し、前記１サイクル動作モードが、インダクタを充電及び放電する１サイクルを利用して、前記負ＤＣ出力電圧と前記正ＤＣ出力電圧とを同時に発生し、前記２サイクル動作モードが、前記インダクタを充電及び放電する２サイクルを利用して、前記負ＤＣ出力電圧と前記正ＤＣ出力電圧とを同時に発生する、請求項９に記載のシステム。
【請求項１１】
前記電力変換モジュールが、さらに、
（ｉｖ）前記負ＤＣ出力電圧及び前記正ＤＣ出力電圧をＡＣ端子での出力用のＡＣ電流に変換するための、前記第１の変換モジュールに結合された第２の変換モジュールと、前記ＡＣ端子を介する情報の送信又は受信の少なくとも一方のための、前記第２の変換モジュールに結合された通信システムとを備え、
又は
（ｖ）前記負ＤＣ出力電圧及び前記正ＤＣ出力電圧をＡＣ端子での出力用のＡＣ電流に変換するための、前記第１の変換モジュールに結合された第２の変換モジュールと、前記ＡＣ端子を介する情報の送信又は受信の少なくとも一方のための、前記第２の変換モジュールに結合された通信システムと、ＤＣ電圧、ＤＣ電流、ＡＣ電圧、又はＡＣ電流の少なくとも１つを監視するための、前記第１の変換モジュール及び前記第２の変換モジュールに結合された監視システムと、前記第１の変換モジュール及び前記第２の変換モジュールの動作を制御するための、前記第１の変換モジュール及び前記第２の変換モジュールに結合された制御システムとを備える、請求項９に記載のシステム。
【請求項１２】
前記第１の変換モジュールと、前記第２の変換モジュールと、前記通信システムと、前記監視システムと、前記制御システムとの組合せが、ホットスワップ機能を備える、請求項１１に記載のシステム。
【請求項１３】
前記制御システムが、前記第１の変換モジュール及び前記第２の変換モジュールを作動させるための少なくとも１つの信号を発生するためのデルタシグマ変調器を備える、請求項１１に記載のシステム。
【請求項１４】
前記監視システムが、前記ＰＶモジュール又はＡＣ出力負荷の少なくとも一方への結合の変化を検出し、前記変化に基づいて、前記第１の変換モジュール又は前記第２の変換モジュールの少なくとも一方での電力発生を制御するための信号を送信するように構成された、請求項１１に記載のシステム。
【請求項１５】
前記監視システムが、前記インダクタの両端間の電圧に基づいて、インダクタを通る電流を決定するように構成された、請求項１１に記載のシステム。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2010527571.tif 000016
【国際調査報告】
2010527571.tif 000017
2010527571.tif 000018
2010527571.tif 000019
2010527571.tif 000020
2010527571.tif 000021