(57)【要約】通常のＱＦＮ  ＩＣパッケージのすべての利点を有するが、さらに、ＩＣパッケージが上に装着されるＰＷＢまたはＰＣＢ上のトレース・ルーティングおよび／またはビア配置を容易にするように構成されたパドルを有するＱＦＮ  ＩＣパッケージが提供される。ルーティングおよび／またはビア配置を容易にするために必要によりまたは所望によりパドルを構成することにより、パドルがもたらす熱的または電気的性能上の利点を犠牲にせずにＰＷＢまたはＰＣＢの全体のサイズを縮小することができる。さらに、ＰＷＢまたはＰＣＢの全体のサイズの縮小により、結果としてコストが低減される。
2010518620.tif 000002
【特許請求の範囲】
【請求項１】
１つまたは複数の導電性ランドおよび導電性かつ熱伝導性パドルを備えるリードフレームであって、前記パドルは露出部および非露出部を有し、前記パドルの前記非露出部は、Ｘ寸法での幅とＹ寸法での長さをもつ上面を有し、前記非露出部の上面は、前記非露出部の上面の幅と前記非露出部の上面の長さの積に等しい面積を有し、前記パドルの前記露出部の底面は、Ｘ寸法での幅とＹ寸法での長さをもち、前記露出部の底面は、前記パドルの前記露出部の底面の幅と前記露出部の底面の長さの積に等しい面積を有する、リードフレームと、
前記パドルの前記非露出部の上面に取り付けられた底面を有するダイであって、前記ダイはＸ寸法での幅とＹ寸法での長さをもち、前記ダイの底面は前記ダイの幅と前記ダイの長さの積に等しい面積を有する、ダイと、
前記リードフレームおよび前記ダイを少なくとも部分的に封止する封止体であって、前記ランドは、前記封止体を貫通して露出されかつ前記封止体とほぼ同一平面をなす、端部を有し、前記パドルの前記露出部の底面は前記封止体を貫通して露出されかつ前記封止体とほぼ同一平面をなす、封止体と
を備え、前記パドルの前記露出部の底面の面積は、前記パドルの前記非露出部の上面の面積より小さい、クワッド・フラット・ノーリード（ＱＦＮ）集積回路（ＩＣ）パッケージ。
【請求項２】
前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有する、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項３】
前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有し、前記パドルの前記非露出部の上面には、前記ダイの底面が前記パドルの前記非露出部の上面に取り付けられる位置にくぼみが形成され、前記くぼみのＸ寸法での幅は前記ダイのＸ寸法での幅より小さい、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項４】
前記パドルの前記露出部の底面がほぼ平坦である、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項５】
前記パドルの前記露出部が、概して円筒形の形状である少なくとも１つの支柱を備え、前記支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱は前記パドルの前記露出部の底面に相当する底面を有する、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項６】
前記パドルの前記露出部が、概して円筒形の形状である少なくとも２つの支柱を備え、各支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱はそれぞれ、前記パドルの前記露出部の底面を形成する底面を有する、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項７】
前記パドルの前記露出部の底面は、概して正方形の形状で、幅と長さが等しくかつ約０．５ｍｍから３．５ｍｍの範囲であり、前記露出部の底面の面積は約０．２５平方ミリメートル（ｍｍ２）から約１２．２５ｍｍ２の範囲である、請求項４に記載のＱＦＮ  ＩＣパッケージ。
【請求項８】
前記露出部の底面の長さと幅が約１．８５ｍｍであり、前記露出部の底面の面積が約３．４２ｍｍ２である、請求項４に記載のＱＦＮ  ＩＣパッケージ。
【請求項９】
前記支柱の底面が、約０．２ミリメートル（ｍｍ）から約２．０ｍｍの範囲の直径と、約０．０３１４ｍｍ２から約３．１４ｍｍ２の範囲の面積を有する、請求項５に記載のＱＦＮ  ＩＣパッケージ。
【請求項１０】
各支柱の底面が、約０．２ミリメートル（ｍｍ）から約２．０ｍｍの範囲の直径と、約０．０３１４ｍｍ２から約３．１４ｍｍ２の範囲の面積を有する、請求項６に記載のＱＦＮ  ＩＣパッケージ。
【請求項１１】
前記ダイのＺ寸法での厚さが約７ミル以下であり、１ミルは１０−３インチに等しい、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項１２】
クワッド・フラット・ノーリード（ＱＦＮ）集積回路（ＩＣ）パッケージを設計する方法であって、
前記ＩＣパッケージが上に装着されることが意図されるプリント配線基板（ＰＷＢ）またはプリント回路基板（ＰＣＢ）の構成についての情報を受け取るステップと、
前記ＰＷＢまたはＰＣＢの構成についての前記情報に基づいて、前記ＩＣパッケージのリードフレームのためのパドル構成を作成するステップであって、前記パドルは露出部および非露出部を有し、前記パドルの前記非露出部は前記パドルにダイの底面を取り付けるための上面を有し、前記非露出部の上面は、Ｘ寸法での幅とＹ寸法での長さをもち、前記非露出部の上面は、前記非露出部の上面の幅と前記非露出部の上面の長さの積に等しい面積を有し、前記パドルの前記露出部の底面は、Ｘ寸法での幅とＹ寸法での長さをもち、前記露出部の底面は前記パドルの前記露出部の底面の幅と前記露出部の底面の長さの積に等しい面積を有する、ステップと、
前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすかどうかを判定するステップと、
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがＩＣパッケージ製造性の制約を満たすかどうかを判定するステップと、
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージが放熱の制約を満たすかどうかを判定するステップと
を含む方法。
【請求項１３】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがパッケージ製造性の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすと判定された場合にのみ行われる、請求項１２に記載の方法。
【請求項１４】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージが放熱の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たし、かつ前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがＩＣパッケージ製造性の制約を満たすと判定された場合にのみ行われる、請求項１２に記載の方法。
【請求項１５】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがパッケージ製造性の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすかどうかを判定する前記ステップが行われる前に行われる、請求項１２に記載の方法。
【請求項１６】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージが放熱の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがパッケージ製造性の制約を満たすかどうかを判定する前記ステップが行われる前に行われる、請求項１２に記載の方法。
【請求項１７】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージが放熱の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすかどうかを判定する前記ステップが行われる前に行われる、請求項１２に記載の方法。
【請求項１８】
前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有する、請求項１２に記載の方法。
【請求項１９】
前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有し、前記パドルの前記非露出部の上面には、前記ダイの底面が前記パドルの前記非露出部の上面に取り付けられる位置にくぼみが形成され、前記くぼみのＸ寸法での幅は前記ダイのＸ寸法での幅より小さい、請求項１２に記載の方法。
【請求項２０】
前記パドルの前記露出部の底面がほぼ平坦である、請求項１２に記載の方法。
【請求項２１】
前記パドルの前記露出部が、概して円筒形の形状である少なくとも１つの支柱を備え、前記支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱は前記パドルの前記露出部の底面に相当する底面を有する、請求項１２に記載の方法。
【請求項２２】
前記パドルの前記露出部が、概して円筒形の形状である少なくとも２つの支柱を備え、各支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱はそれぞれ、前記パドルの前記露出部の底面を形成する底面を有する、請求項１２に記載の方法。
【請求項２３】
前記パドルの前記露出部の底面は、概して正方形の形状で、幅と長さが等しくかつ約０．５ｍｍから３．５ｍｍの範囲であり、前記露出部の変化領域底面の面積は約０．２５平方ミリメートル（ｍｍ２）から約１２．２５ｍｍ２の範囲である、請求項２０に記載の方法。
【請求項２４】
前記露出部の底面の長さと幅が約１．８５ｍｍであり、前記露出部の底面の面積が約３．４２ｍｍ２である、請求項２０に記載の方法。
【請求項２５】
前記支柱の底面が、約０．２ミリメートル（ｍｍ）から約２．０ｍｍの範囲の直径と、約０．０３１４ｍｍ２から約３．１４ｍｍ２の範囲の面積を有する、請求項２１に記載の方法。
【請求項２６】
各支柱の底面が、約０．２ミリメートル（ｍｍ）から約２．０ｍｍの範囲の直径と、約０．０３１４ｍｍ２から約３．１４ｍｍ２の範囲の面積を有する、請求項２２に記載の方法。
【請求項２７】
前記ダイのＺ寸法での厚さが約７ミル以下であり、１ミルは１０−３インチに等しい、請求項１２に記載の方法。
【請求項２８】
クワッド・フラット・ノーリード（ＱＦＮ）集積回路（ＩＣ）パッケージ用のリードフレームであって、
１つまたは複数の導電性ランドと、
導電性かつ熱伝導性パドルであって、前記パドルは、プリント回路またはプリント配線基板への取り付けのための露出された底面を有し、かつダイの底面への取り付けのための露出されない上面を有し、前記パドルの前記露出された底面の面積は、前記パドルの前記露出されていない上面より小さい、パドルと
を備えるリードフレーム。
【請求項２９】
前記パドルの前記露出された底面は、ほぼ平坦である、請求項２８に記載のリードフレーム。
【請求項３０】
前記パドルの前記露出部が、概して円筒形の形状である少なくとも２つの支柱を備え、各支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱はそれぞれ、前記パドルの前記露出された底面を形成する底面を有する、請求項２８に記載のリードフレーム。
【請求項３１】
クワッド・フラット・ノーリード（ＱＦＮ）集積回路（ＩＣ）パッケージ用のリードフレームを設計する方法であって、
前記パドルの露出部の上面より面積が小さな、プリント回路基板またはプリント配線基板への取り付けのための底部露出面をもつパドルを有するリードフレーム設計を選択することを含む、方法。
【請求項３２】
前記リードフレーム設計は、前記ＱＦＮ  ＩＣパッケージを用いることが意図されるプリント回路基板またはプリント配線基板についての知識に基づき、かつ１つまたは複数の他の制約に基づいて選択される、請求項３１に記載の方法。
【請求項３３】
前記１つまたは複数の他の制約は、１つまたは複数の放熱の制約、１つまたは複数のリードフレーム製造性の制約、および１つまたは複数のパッケージ製造性の制約を含む、請求項３２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路（ＩＣ）に関し、より詳細には、クワッド・フラット・ノーリード（ＱＦＮ）ＩＣが上に装着されるプリント配線基板（ＰＷＢ）またはプリント回路基板（ＰＣＢ）におけるルーティングおよび／またはビア配置を容易にするように改良されたパドルを有するＱＦＮ  ＩＣに関する。
【背景技術】
【０００２】
最初のＱＦＮ  ＩＣは、アリゾナ州チャンドラーのＡｍｋｏｒ  Ｔｅｃｈｎｏｌｏｇｙ社によって設計されたが、テキサス州ダラスのＴｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ社などの他の会社もＱＦＮ  ＩＣパッケージを製造および販売している。通常のＱＦＮ  ＩＣパッケージは、パドル上に装着されたＩＣダイを備え、パドルは金属リードフレームに取り付けられる。金属リードフレームは、ＩＣダイの入力／出力（Ｉ／Ｏ）パッドをパッケージの外部ランドに接続するために、ワイヤ・ボンディング工程時にワイヤ・ボンディングされる。ダイ取り付けおよびワイヤ・ボンディング工程は、通常は、多くの同様なＱＦＮ  ＩＣパッケージが同じリードフレームに取り付けられる間に、それらに対して同時に行われる。次いでオーバーモールド工程が行われ、その間に、ＱＦＮ  ＩＣパッケージが取り付けられたリードフレーム組立体がプラスチックでオーバーモールドされる。オーバーモールド工程が行われた後、リードフレームからＩＣパッケージを個々のＩＣパッケージに分離するために個片化工程が行われる。結果として得られるＩＣパッケージは、パッケージをＰＷＢまたはＰＣＢに接続するための外部パッケージ・ランドを有する正方形または矩形のパッケージである。これらの外部パッケージ・ランドは、露出され、パッケージの底部周辺部の周りで面一となる。ＩＣが上に装着されるパドルも、パッケージの底部で面一であり、露出される。
【０００３】
最終のＱＦＮ  ＩＣパッケージは、パッケージの底部にあるパドルをＰＷＢまたはＰＣＢに半田付けすることにより、ＰＷＢまたはＰＣＢ上に半田付けされる。次いでＰＷＢまたはＰＣＢ設計者は、ＰＷＢまたはＰＣＢ上のトレースをＩＣパッケージの個々のランドにルーティングし、次いでこれらは、ＩＣランドとＰＷＢまたはＰＣＢ上に装着された他の素子との間の電気的接続を行うために半田付けすることによって電気的に接続される。パドルは、熱伝導性材料からなり、熱分散器およびヒート・シンク素子として機能する。パドルはまた、ＩＣパッケージからＰＷＢまたはＰＣＢへの電気的接地経路を生ずるようにダウン・ボンディングまたは導電性ダイ取り付け材料を用いることによって、ＩＣパッケージのための安定な接地をもたらすために用いることができる。
【０００４】
上述のタイプの通常のＱＦＮ  ＩＣパッケージは、小型、軽量であり、パッケージの底部または側部から突き出たリードを有する通常のＩＣパッケージと比べて、概して平坦であることにより低プロファイル（すなわち薄い厚さ）を有する。したがってＱＦＮ  ＩＣパッケージは、小型のハンドヘルド装置（たとえばセルラー電話、携帯情報端末（ＰＤＡ）等）などの小型の装置での使用に特に適切である。さらにパドルは、ＩＣパッケージに非常に良好な熱的および電気的性能をもたらす。
【０００５】
通常のＱＦＮ  ＩＣパッケージのサイズは、一般にパッケージ内にあるランドの数と、ＩＣダイのサイズとに依存する。ＱＦＮ  ＩＣパッケージは、たとえば１２ランド、２８ランド、４４ランドなど、様々なランド数のものが入手可能である。１２ランドＱＦＮ  ＩＣパッケージのサイズは、たとえば３ミリメートル（ｍｍ）×３ｍｍとなり、２８ランド・パッケージのサイズは、たとえば５ｍｍ×５ｍｍとなり得る。通常、ダイのサイズは上述の理由により、すなわちダイ取り付けエポキシの浸み出しおよび電気的接地ボンディングを可能にするために、パドルのサイズよりもわずかに小さい。たとえば、Ａｍｋｏｒ  Ｔｅｃｈｎｌｏｇｙ社から提供される２８ランドＱＦＮ  ＩＣパッケージでは、ダイのサイズは２．５４ｍｍ×２．５４ｍｍであり、パドルの露出部のサイズは２．７０ｍｍ×２．７０ｍｍである。ダイの側部とパドルの側部の間の追加のスペースは、ダイ取り付け接着剤からのエポキシの浸み出しに対する余地をもたらし、またＩＣをパドルに接地するためのワイヤ・ボンディングに対する余地をもたらす。パドルは、それが良好な熱的および電気的性能のために必要な熱的および電気的経路をもたらすので必要となる。
【０００６】
図１は、パッケージ５の各側部上の複数のランド６、ダイ７、パドル８、およびモールドされたプラスチック基体８を有する、上述のタイプの通常のＱＦＮ  ＩＣパッケージ５の底面図を示す。この例では、ダイ７の形状はＸおよびＹ寸法において正方形であり、パドル８上に装着され、パドルの形状もＸおよびＹ寸法において正方形である。ダイ７をパドル８に取り付けるのに用いられるエポキシ・ダイ取り付け材料の浸み出しに対する余地をもたせるように、かつダイ７をパドル８に電気的に接地するためのワイヤ・ボンディングに対する余地をもたせるように、ダイ７はＸおよびＹ寸法においてパドル８より小さい。パドル８は、非露出部９Ａと、露出部９Ｂとを含む。ダイ７は、パドル８の非露出部９Ａの上面に取り付けられる。パドル８の露出部９Ｂの底面は、ＰＷＢまたはＰＣＢ（図示せず）に半田付けされる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図２は、図１に示されるＱＦＮ  ＩＣパッケージ５の一部分の側面図を示す。この例では、ダイ７は厚さ（Ｚ寸法）が７．５ミル（１０−３インチ）であり、幅と長さ（ＸおよびＹ寸法）が２．３ｍｍの正方形である。パドル８の非露出部９Ａの上面には、ダイ７が取り付けられる凹部１２が形成されており、ダイ７に対する台座を提供し、ダイ取り付け材料の浸み出しを抑制する。パドル８の露出部９Ｂの底面も形状が正方形で、幅と長さ（ＸおよびＹ寸法）が３．８ｍｍであり、これは約１４．４４ｍｍ２の面積に等しい。パドルの露出部９Ｂの底面はＩＣパッケージと同一平面をなすので、露出部９ＢがＰＣＢまたはＰＷＢに半田付けされた後は、露出部９Ｂが装着されるＰＷＢまたはＰＣＢの部分には、トレースをルーティングすることはできず、ビアを配置することもできない。これは、たとえばセルラー電話またはＰＤＡなどに用いられるときなど、特にＰＷＢまたはＰＣＢが小型である場合に、トレース・ルーティングおよびビア配置に関する融通性を低下させるので問題となり得る。さらに、パドル８はトレース・ルーティングおよび／またはビア配置を妨げるので、所望の解決策を得るためにはＰＣＢまたはＰＷＢの層数を増す、またはより高価な積層アレイ・パッケージを用いることが必要となり得る。したがって、ＰＷＢまたはＰＣＢルーティングまたはビア配置を妨げないように構成されたパドルを有するＱＦＮ  ＩＣパッケージが必要である。また、前述の熱的および電気的性能上の利点をもたらしながら、トレース・ルーティングおよび／またはビア配置を可能にするパドル構成を決定する方法が必要である。
【課題を解決するための手段】
【０００８】
本発明は、改良型パドル構成を有するＱＦＮ  ＩＣパッケージ、および改良型パドル構成を有するＱＦＮ  ＩＣパッケージを設計する方法を提供する。ＱＦＮ  ＩＣパッケージは、リードフレーム上に装着されたダイと、封止体とを備える。リードフレームは、１つまたは複数の導電性ランドと、導電性かつ熱伝導性パドルとを有する。パドルは、露出部と非露出部とを有する。パドルの非露出部は、Ｘ寸法での幅とＹ寸法での長さをもつ上面を有し、非露出部の上面は、非露出部の上面の幅と非露出部の上面の長さの積に等しい面積を有し、パドルの露出部の底面は、Ｘ寸法での幅とＹ寸法での長さをもち、露出部の底面は、パドルの露出部の底面の幅と露出部の底面の長さの積に等しい面積を有する。パドルの露出部の底面は、封止体を貫通して露出され、封止体とほぼ同一平面をなす。パドルの露出部の底面の面積は、パドルの非露出部の上面の面積より小さい。
【０００９】
方法は、ＩＣパッケージが上に装着されることが意図されるＰＷＢまたはＰＣＢの構成についての情報を受け取るステップと、ＰＷＢまたはＰＣＢ構成についての情報に基づいてパドル構成を作成するステップと、パドル構成を有するリードフレームがリードフレーム製造性の制約を満たすかどうかを判定するステップと、パドル構成を有するリードフレームを備えるＱＦＮ  ＩＣパッケージがＩＣパッケージ製造性の制約を満たすかどうかを判定するステップと、パドル構成を有するリードフレームを備えるＱＦＮ  ＩＣパッケージが放熱の制約を満たすかどうかを判定するステップとを含む。
【００１０】
本発明のこれらおよび他の特徴および利点は、以下の説明、図面、および特許請求の範囲から明らかとなろう。
【図面の簡単な説明】
【００１１】
【図１】パッケージの各側部上の複数のランド、ダイ、パドル、およびモールドされたプラスチック基体を有する、上述のタイプの通常のＱＦＮ  ＩＣパッケージの底面図である。
【図２】図１に示されるＱＦＮ  ＩＣパッケージの一部分の側面図である。
【図３】パドルの下のＰＷＢまたはＰＣＢにおいてトレース・ルーティングおよび／またはビア配置を可能にするように、本発明により構成されたパドルを有する１つの例示的実施形態による本発明のＱＦＮ  ＩＣパッケージの底面図である。
【図４】プラスチック・オーバーモールド封止体なしの、かつランドおよびリードフレームなしの、図３に示されるＱＦＮ  ＩＣパッケージの側面図である。
【図５】パドルの下のＰＷＢまたはＰＣＢにおいてトレース・ルーティングおよび／またはビア配置を可能にするように、本発明により構成されたパドルを有するもう１つの例示的実施形態による本発明のＱＦＮ  ＩＣパッケージの底面図である。
【図６】プラスチック・オーバーモールド封止体なしの、かつランドおよびリードフレームなしの、図５に示されるＱＦＮ  ＩＣパッケージの側面図である。
【図７】特定の用途のためにパドルを設計するための例示的実施形態による本発明の方法を説明するフローチャートである。
【発明を実施するための形態】
【００１２】
本発明によれば、上述の通常のＱＦＮ  ＩＣパッケージのすべての利点を有するが、さらに、ＩＣパッケージが上に装着されるＰＷＢまたはＰＣＢ上のトレース・ルーティングおよび／またはビア配置を容易にするように構成されたパドルを有するＱＦＮ  ＩＣパッケージが提供される。ルーティングおよび／またはビア配置を容易にするために必要によりまたは望ましいようにパドルを構成することにより、パドルがもたらす熱的または電気的性能上の利点を犠牲にせずにＰＷＢまたはＰＣＢの全体のサイズを縮小することができる。さらに、ＰＷＢまたはＰＣＢの全体のサイズの縮小により、結果としてコストが低減される。次に、いくつかの例示的実施形態を参照して、これらの目的を満たすようにパドルを構成することができる、いくつかの例示の方法を説明する。本発明は、これらの実施形態に限定されない。これらの実施形態は、本発明の原理および概念を示すために説明するものである。
【００１３】
図３は、パドル２０の下のＰＷＢまたはＰＣＢにおいてトレース・ルーティングおよび／またはビア配置を可能にするように、本発明により構成されたパドル２０を有する１つの例示的実施形態による本発明のＱＦＮ  ＩＣパッケージ１０の底面図を示す。パッケージ１０は、複数のランド２６と、ダイ２７と、非露出部３０Ａおよび露出部３０Ｂを有するパドル２０とを含む。ダイ２７は、パドル２０の非露出部３０Ａの上面に装着される。この例では、ダイ２７は（Ｚ寸法での）厚さが６ミルであり、幅と長さ（ＸおよびＹ寸法）が２．３ｍｍの正方形である。したがって、ダイ取り付け表面積は５．２９ｍｍ２である。通常、ダイ２７の厚さは約７ミル以下である。
【００１４】
この例では、パドル２０の露出部３０Ｂの形状は正方形であり、幅と長さは１．８５ｍｍである。露出部３０Ｂの幅と長さは、必ずしもそうではないが、通常、寸法は等しく、約０．５ｍｍから３．５ｍｍの範囲である。これは露出部３０Ｂは、その底面が通常、約０．２５ｍｍ２から約１２．２５ｍｍ２の範囲の面積をもつことに等しい。したがって、図３に示される幅と長さが１．８５ｍｍのパドル２０の底面を有する露出部３０Ｂは、３．４２ｍｍ２の面積に等しく、これはダイ面積より約３６％小さく、図２に示されるパドル８の露出部９Ｂの面積より約７６％小さい。このパドル２０の露出部３０Ｂの面積の削減により、ＩＣパッケージ１０の下のＰＷＢまたはＰＣＢ上のトレース・ルーティングおよび／またはビア配置に対応している。
【００１５】
図４は、プラスチック・オーバーモールド封止体なしの、かつランドおよびリードフレームなしの、図３に示されるＱＦＮ  ＩＣパッケージ１０の側面図を示す。図２に示されたパッケージ８とは異なり、図４に示すパドル２０の非露出部３０Ａには、ダイ２７が取り付けられる凹部が形成されていない。そうではなく、ダイ２７が取り付けられる非露出部３０Ａの上面は、形状は概して平坦であるが、接地ワイヤ・ボンディングおよびダイ取り付け材料の浸み出しに対する余地をもたらすために、ＸおよびＹ寸法においてダイ２７より大きい。ダイ２７（たとえば６ミル）はダイ７（７．５ミル）より薄いので、パッケージ１０は低プロファイルを有し、たとえばセルラー電話、ＰＤＡ、および他のハンドヘルド装置などにおける非常に小さいフォーム・ファクタ用途での使用に適している。さらに、非露出部３０Ａの上面は、ダイが取り付けられる所に凹部を形成するために材料が除去されないので、より広い上面の表面積が、ダイ２７によって発生される熱を分散するために利用可能となる。
【００１６】
図５は、パドル６０の下のＰＷＢまたはＰＣＢにおいてトレース・ルーティングおよび／またはビア配置を可能にするように、本発明により構成されたパドル６０を有するもう１つの例示的実施形態による本発明のＱＦＮ  ＩＣパッケージ５０の底面図を示す。図６は、プラスチック・オーバーモールド封止体なしの、かつランドおよびリードフレームなしの、図５に示されるＱＦＮ  ＩＣパッケージ５０の側面図を示す。パドル６０は、非露出部７０Ａおよび露出部７０Ｂを有する。パッケージ５０は、パドル６０の露出部７０Ｂが１つまたは複数の支柱を備え、そのそれぞれがＰＷＢまたはＰＣＢへの取り付けのための底面をもつことを除いて、図３および４に示されたパッケージ１０と同様である。支柱７０Ｂの位置は、それらがＰＷＢまたはＰＣＢ上の要素と干渉しないように、かつトレース・ルーティングを容易にするように選択される。支柱７０Ｂのサイズと形状は、トレース・ルーティングの必要に基づき、かつ熱的および／または電気的性能の基準に基づいて融通性をもって選択することができる。各支柱の形状は、必ずしもそうではないが、典型的にはほぼ円筒形である。しかし支柱は、たとえば矩形などの異なる形状をもつことができる。
【００１７】
各支柱７０Ｂの直径は、通常、約０．２から約２．０ｍｍの範囲である。これは、支柱当たり約０．０３１４ｍｍ２から約３．１４ｍｍ２の範囲の表面積に等しい。このことは、４つのこのような支柱を有する露出部７０Ｂによって費やされるＰＷＢまたはＰＣＢ上の総表面積は、典型的には約０．１２５ｍｍ２から約１２．５６ｍｍ２の範囲であることを意味し、これはすべてのケースにおいて図２に示されたパドル８の露出部９Ｂの面積（１４．４４ｍｍ２）よりずっと小さい。
【００１８】
図２に示されたＩＣパッケージ８とは異なり、図６に示すパドル６０の非露出部７０Ａには、カップ状の凹部が形成されていない。そうではなく、非露出部７０Ａの上面は概して平坦であるが、接地ワイヤ・ボンディングおよびダイ取り付け材料の浸み出しに対する余地をもたらすために、ＸおよびＹ寸法においてダイ６７より大きい。図５および６に示すダイ６７（６ミル）は、図１および２に示されたダイ７（７．５ミル）より薄い。したがって、パドル６０が形成された凹部をもたなくても、パッケージ５０は低プロファイルを有し、たとえばセルラー電話、ＰＤＡ、および他のハンドヘルド装置などにおける非常に小さいフォーム・ファクタ用途での使用に適している。さらに、非露出部７０Ａの上面には、凹部が形成されていないので、より広い上面の表面積が、ダイ６７によって発生される熱を分散するために利用可能となる。
【００１９】
図７は、特定の用途のためにパドルを設計するための例示的実施形態による本発明の方法を説明するフローチャートを示す。パドルは、ダイ取り付け材料の浸み出しおよび電気的接地ワイヤ・ボンディングのためのスペースを有してダイを取り付けるのに十分大きい必要があり、また一方、トレース・ルーティングおよび／またはビア接続の融通性をもたらすように面積が削減された露出部を有する。これらの目的を満たすことにより、ＰＷＢまたはＰＣＢ上で自由なスペースが追加され、それにより公差の少ないデザインルールの適用が可能となり、その結果全体のコストが低減されるので、小型化が必要なケースにおいて全体のコストを引き下げるのに役立つ。
【００２０】
ＱＦＮ  ＩＣパドル設計者は、顧客からトレース・ルーティングおよび／またはビア配置の優先順位または制約を含む、顧客の望むまたは必要とするＰＷＢまたはＰＣＢ基板構成に関する情報を受け取る。このステップはブロック１０１によって表される。次いでパドル設計者は、顧客の基板構成に適合するように縮小された露出部を有する、１つまたは複数のパドル構成設計を作成する。このステップはブロック１０２によって表される。典型的にはパドル設計者は、顧客の要求を満たす複数の構成設計を作成する。次いで１つまたは複数のパドル構成設計は、リードフレーム・ベンダに送られ、リードフレーム・ベンダは、パドル構成がリードフレーム製造性の制約を満たすかどうかを判定する。このステップはブロック１０３によって表される。次いで、リードフレーム製造性の制約を満たすパドル構成を有するリードフレーム設計が、パッケージ組み立て業者に送られ、パッケージ組み立て業者は、このパドル構成をもつリードフレーム設計を有するパッケージが、パッケージ製造性の制約を満たすかどうかを判定する。このステップはブロック１０４によって表される。次いで、リードフレームおよびパドル構成を有するパッケージ設計は、パドル構成が放熱の制約を満たすかどうかを判定するために熱設計者によって評価される。このステップはブロック１０５によって表される。
【００２１】
ブロック１０１〜１０５によって表されるプロセスは、製造が可能であり、顧客の要求を満たすパドル構成を有し、適切な放熱をもたらすＱＦＮ  ＩＣパッケージ設計が達成されたという判定がなされるまで複数回繰り返すことができる。さらに、ブロック１０１〜１０５によって表されるプロセスの順序は決定的に重要ではなく、所望により変更することができる。たとえば、ブロック１０５によって表されるプロセスは、ブロック１０３および／または１０４によって表されるプロセスが行われる前に行うことができる。同様に、ブロック１０４によって表されるプロセスは、ブロック１０３によって表されるプロセスが行われる前に行うことができる。またブロック１０２〜１０５によって表されるプロセスは、同じ事業体によって行われてもよく、または最終のパッケージ設計を達成するために協力する１つまたは複数の事業体によって行われてもよい。
【００２２】
本発明については例示的実施形態を参照して説明してきたこと、ならびに本発明はこれらの実施形態に限定されないことに留意されたい。当業者なら本明細書に記載の説明に鑑みて、本発明の範囲から逸脱せずに本明細書で説明された実施形態に多くの変更を行うことができることを理解するであろう。たとえば、本明細書ではＱＦＮ  ＩＣパッケージについて説明したが、本発明はＱＦＮ  ＩＣパッケージに用いられるリードフレームにも等しく当てはまる。このようなリードフレームは、リードフレームに取り付けることが意図されるダイの底面の面積よりも面積が小さい、プリント回路またはプリント配線基板への取り付けのための露出された底面をもつパドルを有する。リードフレームは矩形、円形、対称形、非対称形などを含む任意の形状とすることができる。また、本発明は、より小さい露出された表面積をもつパドルを有するリードフレーム設計が選択されるやり方に限定されない。リードフレーム設計を選択するにおいて、たとえば非限定的に、ＰＣＢまたはＰＷＢ設計、１つまたは複数の放熱の制約、１つまたは複数のリードフレーム製造性の制約、および１つまたは複数のパッケージ製造性の制約を含む、１つまたは複数の様々な考慮すべき点を考慮に入れることができる。
【図１】
2010518620.tif 000003
【図２】
2010518620.tif 000004
【図３】
2010518620.tif 000005
【図４】
2010518620.tif 000006
【図５】
2010518620.tif 000007
【図６】
2010518620.tif 000008
【図７】
2010518620.tif 000009
【手続補正書】
【提出日】平成21年11月11日(2009.11.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つまたは複数の導電性ランドおよび導電性かつ熱伝導性パドルを備えるリードフレームであって、前記パドルは露出部および非露出部を有し、前記パドルの前記非露出部は、Ｘ寸法での幅とＹ寸法での長さをもつ上面を有し、前記非露出部の上面は、前記非露出部の上面の幅と前記非露出部の上面の長さの積に等しい面積を有し、前記パドルの前記露出部の底面は、Ｘ寸法での幅とＹ寸法での長さをもち、前記露出部の底面は、前記パドルの前記露出部の底面の幅と前記露出部の底面の長さの積に等しい面積を有する、リードフレームと、
前記パドルの前記非露出部の上面に取り付けられた底面を有するダイであって、前記ダイはＸ寸法での幅とＹ寸法での長さをもち、前記ダイの底面は前記ダイの幅と前記ダイの長さの積に等しい面積を有する、ダイと、
前記リードフレームおよび前記ダイを少なくとも部分的に封止する封止体であって、前記ランドは、前記封止体を貫通して露出されかつ前記封止体とほぼ同一平面をなす、端部を有し、前記パドルの前記露出部の底面は前記封止体を貫通して露出されかつ前記封止体とほぼ同一平面をなす、封止体と
を備え、前記パドルの前記露出部の底面の面積は、前記パドルの前記非露出部の上面の面積より小さく、前記パドルの露出部の底面の面積はまた前記ダイの底面の面積よりも小さく、前記パドルの露出部の底面が実質的に平坦であり、前記ダイの底面と実質的に同じ形状を有している、クワッド・フラット・ノーリード（ＱＦＮ）集積回路（ＩＣ）パッケージ。
【請求項２】
前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有する、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項３】
前記パドルの前記露出部の底面は、概して正方形の形状で、幅と長さが等しくかつ約０．５ｍｍから３．５ｍｍの範囲であり、前記露出部の底面の面積は約０．２５平方ミリメートル（ｍｍ２）から約１２．２５ｍｍ２の範囲である、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項４】
前記露出部の底面の長さと幅が約１．８５ｍｍであり、前記露出部の底面の面積が約３．４２ｍｍ２である、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項５】
前記ダイのＺ寸法での厚さが約７ミル以下であり、１ミルは１０−３インチに等しい、請求項１に記載のＱＦＮ  ＩＣパッケージ。
【請求項６】
クワッド・フラット・ノーリード（ＱＦＮ）集積回路（ＩＣ）パッケージを設計する方法であって、
前記ＩＣパッケージが上に装着されることが意図されるプリント配線基板（ＰＷＢ）またはプリント回路基板（ＰＣＢ）の構成についての情報を受け取るステップと、
前記ＰＷＢまたはＰＣＢの構成についての前記情報に基づいて、前記ＩＣパッケージのリードフレームのためのパドル構成を作成するステップであって、前記パドルは露出部および非露出部を有し、前記パドルの前記非露出部は前記パドルにダイの底面を取り付けるための上面を有し、前記非露出部の上面は、Ｘ寸法での幅とＹ寸法での長さをもち、前記非露出部の上面は、前記非露出部の上面の幅と前記非露出部の上面の長さの積に等しい面積を有し、前記パドルの前記露出部の底面は、Ｘ寸法での幅とＹ寸法での長さをもち、前記露出部の底面は前記パドルの前記露出部の底面の幅と前記露出部の底面の長さの積に等しい面積を有する、ステップと、
前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすかどうかを判定するステップと、
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがＩＣパッケージ製造性の制約を満たすかどうかを判定するステップと、
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージが放熱の制約を満たすかどうかを判定するステップと
を含む方法。
【請求項７】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがパッケージ製造性の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすと判定された場合にのみ行われる、請求項６に記載の方法。
【請求項８】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージが放熱の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たし、かつ前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがＩＣパッケージ製造性の制約を満たすと判定された場合にのみ行われる、請求項６に記載の方法。
【請求項９】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがパッケージ製造性の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすかどうかを判定する前記ステップが行われる前に行われる、請求項６に記載の方法。
【請求項１０】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージが放熱の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージがパッケージ製造性の制約を満たすかどうかを判定する前記ステップが行われる前に行われる、請求項６に記載の方法。
【請求項１１】
前記パドル構成を有する前記リードフレームを備えるＱＦＮ  ＩＣパッケージが放熱の制約を満たすかどうかを判定する前記ステップは、前記パドル構成を有する前記リードフレームがリードフレーム製造性の制約を満たすかどうかを判定する前記ステップが行われる前に行われる、請求項６に記載の方法。
【請求項１２】
前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有する、請求項６に記載の方法。
【請求項１３】
前記パドルの前記非露出部の上面はほぼ平坦であり、かつ前記ダイの底面の面積より大きな面積を有し、前記パドルの前記非露出部の上面には、前記ダイの底面が前記パドルの前記非露出部の上面に取り付けられる位置にくぼみが形成され、前記くぼみのＸ寸法での幅は前記ダイのＸ寸法での幅より小さい、請求項６に記載の方法。
【請求項１４】
前記パドルの前記露出部の底面がほぼ平坦である、請求項６に記載の方法。
【請求項１５】
前記パドルの前記露出部が、概して円筒形の形状である少なくとも１つの支柱を備え、前記支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱は前記パドルの前記露出部の底面に相当する底面を有する、請求項６に記載の方法。
【請求項１６】
前記パドルの前記露出部が、概して円筒形の形状である少なくとも２つの支柱を備え、各支柱は前記パドルの前記非露出部の底面と一致する上面を有し、前記支柱はそれぞれ、前記パドルの前記露出部の底面を形成する底面を有する、請求項６に記載の方法。
【請求項１７】
前記パドルの前記露出部の底面は、概して正方形の形状で、幅と長さが等しくかつ約０．５ｍｍから３．５ｍｍの範囲であり、前記露出部の変化領域底面の面積は約０．２５平方ミリメートル（ｍｍ２）から約１２．２５ｍｍ２の範囲である、請求項１４に記載の方法。
【請求項１８】
前記露出部の底面の長さと幅が約１．８５ｍｍであり、前記露出部の底面の面積が約３．４２ｍｍ２である、請求項１４に記載の方法。
【請求項１９】
前記支柱の底面が、約０．２ミリメートル（ｍｍ）から約２．０ｍｍの範囲の直径と、約０．０３１４ｍｍ２から約３．１４ｍｍ２の範囲の面積を有する、請求項１５に記載の方法。
【請求項２０】
各支柱の底面が、約０．２ミリメートル（ｍｍ）から約２．０ｍｍの範囲の直径と、約０．０３１４ｍｍ２から約３．１４ｍｍ２の範囲の面積を有する、請求項１６に記載の方法。
【請求項２１】
前記ダイのＺ寸法での厚さが約７ミル以下であり、１ミルは１０−３インチに等しい、請求項６に記載の方法。
【請求項２２】
クワッド・フラット・ノーリード（ＱＦＮ）集積回路（ＩＣ）パッケージ用のリードフレームであって、
１つまたは複数の導電性ランドと、
導電性かつ熱伝導性パドルであって、前記パドルは、プリント回路またはプリント配線基板への取り付けのための露出された底面を有し、かつダイの底面への取り付けのための露出されない上面を有し、前記パドルの前記露出された底面の面積は、前記パドルの前記露出されていない上面より小さく、前記パドルの露出された底面の面積は、前記ダイの底面よりも小さく、前記パドルの露出された底面は実質的に平坦であり、前記ダイの底面と実質的に同じ形状を有している、パドルと、を備えるリードフレーム。
【請求項２３】
前記パドルの前記露出された底面は、実質的に平坦である、請求項２２に記載のリードフレーム。
【請求項２４】
クワッド・フラット・ノーリード（ＱＦＮ）集積回路（ＩＣ）パッケージ用のリードフレームを生成する方法であって、
パドルの露出されていない部分の上面より面積が小さな、プリント回路基板またはプリント配線基板への取り付けのための底部露出面をもつパドルを有するリードフレーム設計を選択する処理と、
前記パドルの前記露出されていない部分の前記上面を、ダイの底面に取り付ける処理であって、前記パドルの底部露出面の面積が前記ダイの底面よりも小さく、前記パドルの前記底部露出面が実質的に平坦であり、前記ダイの底面と実質的に同じ形状を有している処理と、を含む方法。
【請求項２５】
前記リードフレーム設計は、前記ＱＦＮ  ＩＣパッケージを用いることが意図されるプリント回路基板またはプリント配線基板についての知識に基づき、かつ１つまたは複数の他の制約に基づいて選択される、請求項２４に記載の方法。
【請求項２６】
前記１つまたは複数の他の制約は、１つまたは複数の放熱の制約、１つまたは複数のリードフレーム製造性の制約、および１つまたは複数のパッケージ製造性の制約を含む、請求項２５に記載の方法。
【国際調査報告】
2010518620.tif 000010
2010518620.tif 000011
2010518620.tif 000012