(57)【要約】  ６６ｂシステムにおいて、順方向誤り訂正（ＦＥＣ）を適用する方法と装置。ユーザデータに対して、本発明は、以下のステップを含む方法を使用する。すなわち、６６ｂコードフォーマットとユーザデータとを使用して、１つ以上のデータブロックを発生させるステップと；６６ｂコードフォーマットを使用して、１つ以上のＦＥＣパリティブロックを発生させ、パリティは１つ以上のデータブロックに対して計算されるステップと；１つ以上のデータブロックと、１つ以上のＦＥＣパリティブロックとを使用して、ＦＥＣコードワードを発生させるステップとである。【選択図】図３
2010509811.tif 000002
【特許請求の範囲】
【請求項１】
６６ｂシステム中で、ユーザデータに対して順方向誤り訂正（ＦＥＣ）を適用する方法において、
６６ｂコードフォーマットと、ユーザデータとを使用して、１つ以上のデータブロックを発生させることと、
前記６６ｂコードフォーマットを使用して、１つ以上のＦＥＣパリティブロックを発生させることと、
前記１つ以上のデータブロックと、前記１つ以上のＦＥＣパリティブロックとを使用して、ＦＥＣコードワードを発生させることと
を含み、
前記パリティは前記１つ以上のデータブロックに対して計算される方法。
【請求項２】
前記ＦＥＣコードワードは、５の倍数個の６６ｂブロックを含む、請求項１記載の方法。
【請求項３】
前記ＦＥＣコードワードは、体系的なブロックＦＥＣコードで発生される、請求項１記載の方法。
【請求項４】
前記体系的なブロックＦＥＣコードは、リードソロモン８ビットコードである、請求項３記載の方法。
【請求項５】
前記１つ以上のＦＥＣパリティブロックは、前記１つ以上のデータブロックに付加される、請求項１記載の方法。
【請求項６】
前記１つ以上のＦＥＣパリティブロックは、前記１つ以上のデータブロックとは異なるものとして、前記パリティブロックを識別するための特別なマーキングが行われる、請求項１記載の方法。
【請求項７】
前記ＦＥＣコードワードは、
ビットストリーム中で６６ｂブロック配列を決定することと、
ブロックストリーム中でＦＥＣコードワード配列を決定することと
を含む方法を使用して境界が区切られる、請求項１記載の方法。
【請求項８】
前記ＦＥＣコードワード配列は、ハンティングアルゴリズムを使用して決定される、請求項７記載の方法。
【請求項９】
前記ＦＥＣコードワード配列は、前記１つ以上のＦＥＣパリティブロックに対して行われた特別なマーキングを探すことによって決定される、請求項７記載の方法。
【請求項１０】
６４ｂ ６６ｂ フレーミング状態遷移機械を使用して、初期ブロック配列を取得する、請求項７記載の方法。
【請求項１１】
前記６６ｂコードフォーマットを使用して、前記ＦＥＣコードワードの境界を区切る、請求項１記載の方法。
【請求項１２】
前記１つ以上のＦＥＣパリティブロックを使用して、前記ＦＥＣコードワードの境界を区切る、請求項１記載の方法。
【請求項１３】
６６ｂシステム中で、ユーザデータに対して順方向誤り訂正（ＦＥＣ）を適用する装置において、
６６ｂコードフォーマットと、ユーザデータとを使用して、１つ以上のデータブロックを発生させるメカニズムと、
前記６６ｂコードフォーマットを使用して、１つ以上のＦＥＣパリティブロックを発生させるメカニズムと、
前記１つ以上のデータブロックと、前記１つ以上のＦＥＣパリティブロックとを使用して、ＦＥＣコードワードを発生させるメカニズムと
を具備し、
前記パリティは前記１つ以上のデータブロックに対して計算される装置。
【請求項１４】
前記ＦＥＣコードワードは、５の倍数個の６６ｂブロックを含む、請求項１３記載の装置。
【請求項１５】
前記ＦＥＣコードワードは、体系的なブロックＦＥＣコードで発生される、請求項１３記載の装置。
【請求項１６】
前記体系的なブロックＦＥＣコードは、リードソロモン８ビットコードである、請求項１５記載の装置。
【請求項１７】
前記１つ以上のＦＥＣパリティブロックは、前記１つ以上のデータブロックに付加される、請求項１３記載の装置。
【請求項１８】
前記１つ以上のＦＥＣパリティブロックは、前記１つ以上のデータブロックとは異なるものとして、前記パリティブロックを識別するための特別なマーキングが行われる、請求項１３記載の装置。
【請求項１９】
前記ＦＥＣコードワードは、
ビットストリーム中で６６ｂブロック配列を決定することと、
ブロックストリーム中でＦＥＣコードワード配列を決定することと
を含む方法を使用して境界が区切られる、請求項１３記載の装置。
【請求項２０】
前記ＦＥＣコードワード配列は、ハンティングアルゴリズムを使用して決定される、請求項１９記載の装置。
【請求項２１】
前記ＦＥＣコードワード配列は、前記１つ以上のＦＥＣパリティブロックに対して行われた特別なマーキングを探すことによって決定される、請求項１９記載の装置。
【請求項２２】
６４ｂ ６６ｂ フレーミング状態遷移機械を使用して、初期ブロック配列を取得する、請求項１９記載の装置。
【請求項２３】
前記６６ｂコードフォーマットを使用して、前記ＦＥＣコードワードの境界を区切る、請求項１３記載の装置。
【請求項２４】
前記１つ以上のＦＥＣパリティブロックを使用して、前記ＦＥＣコードワードの境界を区切る、請求項１３記載の装置。
【請求項２５】
６６ｂシステム中で、６４ｂユーザデータに対して順方向誤り訂正（ＦＥＣ）を適用する方法において、
６６ｂコードフォーマットと、６４ｂユーザデータとを使用して、１つ以上のデータブロックを発生させることと、
前記６６ｂコードフォーマットを使用して、１つ以上のＦＥＣパリティブロックを発生させることと、
前記１つ以上のデータブロックと、前記１つ以上のＦＥＣパリティブロックとを使用して、ＦＥＣコードワードを発生させることと
を含み、
前記パリティは前記１つ以上のデータブロックに対して計算され、
前記１つ以上のＦＥＣパリティブロックは、前記１つ以上のデータブロックの後に付加される方法。
【請求項２６】
前記ＦＥＣコードワードは、
ビットストリーム中で６６ｂブロック配列を決定することと、
ブロックストリーム中でＦＥＣコードワード配列を決定することと
を含む方法を使用して境界が区切られる、請求項２５記載の方法。
【請求項２７】
前記ＦＥＣコードワード配列は、ハンティングアルゴリズムを使用して決定される、請求項２５記載の方法。
【発明の詳細な説明】
【関連出願に対する相互参照】
【０００１】
本出願は、２００６年１１月１４日に出願され、Ｆｒａｎｋ Ｊ. Ｅｆｆｅｎｂｅｒｇｅｒ氏を発明者として記載する“６６Ｂシステムにおいて順方向誤り訂正を適用するための装置”と題された、米国仮特許出願第６０/８６５，７７０号、および、２００７年１０月１９日に出願され、Ｆｒａｎｋ Ｊ. Ｅｆｆｅｎｂｅｒｇｅｒ氏を発明者として記載する“６６Ｂシステムにおいて順方向誤り訂正を適用するための方法と装置”と題された、米国特許出願シリアル番号第１１／８７４，９７８号に対する優先権を主張し、これらの両方は、その全体において、ここで参照により組み込まれている。
【発明の技術分野】
【０００２】
本発明は、一般的にネットワーク通信に関連し、より詳細には、６６Ｂシステムにおいて順方向誤り訂正を適用するための方法と装置に関連する。
【発明の背景】
【０００３】
イーサネット（登録商標）受動光ネットワーク（ＥＰＯＮ）は、通信会社の中央交換局（ＣＯ）と顧客サイトとの間の光アクセス回線を配備する低コストの方法を提供する、台頭しつつあるアクセスネットワーク技術である。ＥＰＯＮは、単一の光アクセスシステム上で、データ、ビデオ、および音声を配信する、フルサービスアクセスネットワークを生み出すことを求めている。
【０００４】
光順方向誤り訂正（ＦＥＣ）方法を使用して、エラーを起こしやすい環境における通信の信頼性を改善する。１０Ｇｂ／ｓのＥＰＯＮシステムにおいて、ＦＥＣの使用に対する需要がある。ＦＥＣプロセスにおいて、パリティおよび他のＦＥＣビットを搬送するＦＥＣフレームへと、ＥＰＯＮフレームをカプセル化してもよい。ＦＥＣの使用は、リンクバジェットの増加をもたらし、このことは、より高いビットレートと、より長い光端末−対−光ネットワークユニット距離を可能にするとともに、単一の受動光ネットワーク（ＰＯＮ）ツリーに対するより高いスプリット比も可能にする。
【０００５】
業界の一般的な統一見解は、ＦＥＣ方法は、以下の特性を持つべきということである。すなわち、６４ｂ ６６ｂコードは不変であるべきであり；回線レートは不変であるべきであり；体系的なブロックＦＥＣコードを使用すべきであるということである。
【０００６】
したがって、６６ｂシステムにおいて、上で説明したすべての基準を満たすＦＥＣを提供する方法および装置が必要とされている。
【発明の概要】
【０００７】
本発明は、６６ｂシステムにおいて、順方向誤り訂正（ＦＥＣ）を適用する方法と装置を開示する。ユーザデータに対して、本発明は、以下のステップを含む方法を使用する。すなわち、６６ｂコードフォーマットとユーザデータとを使用して、１つ以上のデータブロックを発生させるステップと；６６ｂコードフォーマットを使用して、１つ以上のＦＥＣパリティブロックを発生させ、パリティは１つ以上のデータブロックに対して計算されるステップと；１つ以上のデータブロックと、１つ以上のＦＥＣパリティブロックとを使用して、ＦＥＣコードワードを発生させるステップとである。
【０００８】
以下の説明と図面は、本発明のいくつかの例示的な実施形態を詳細に述べる。これらの実施形態は、その中で本発明が利用されてもよい、さまざまな方法のうちのいくつかのものだけを示す。
【図面の簡単な説明】
【０００９】
【図１】
【図２】
【図３】
【発明の詳細な説明】
【００１０】
以下の説明を提示して、当業者が本発明を実行および使用できるようにする。ここで説明する一般的な原則を、ここで規定されるような本発明の精神と範囲から逸脱することなく、以下に説明するもの以外の実施形態と応用に対して適用してもよい。本発明は、示した実施形態に限定されることを意図しておらず、むしろ、ここで開示する原則と特徴に一貫した最も広い範囲にしたがうべきである。
【００１１】
本発明は、６６Ｂシステムにおいて順方向誤り訂正（ＦＥＣ）を適用するためのシステムを提供する。本発明は、６４ｂ ６６ｂフォーマットコードを使用して、ＦＥＣコードのデータとパリティとの両方を搬送することによって、ＦＥＣ方法に対して指定されるすべての基準を満たす。
【００１２】
図１を参照して、本発明の１つの実施形態にしたがって、イーサネット受動光ネットワーク（ＥＰＯＮ）において、６４ｂ ６６ｂコードフォーマットを使用して、ＦＥＣを適用するブロック図１００を図解する。この実施形態では、送信側でのフォーマットプロセス１１０において、６６ｂコードフォーマットを利用して、ユーザデータに対してＦＥＣコードワードを発生させてもよい。受信機側では、１２０において、ＦＥＣコードワードの境界を区切ってもよく、１３０において、デコードするために、これを送出してもよい。
【００１３】
１１０のフォーマットプロセスにおいて、ＦＥＣコードワードが発生されてもよい。ＦＥＣコードワードを発生させる１つの実施形態では、図１に示したように、１１２において、何らかの数Ｘの６４ｂユニットのユーザデータを、同一の数Ｘの６６ｂのデータブロックへとフォーマットして、ＦＥＣコードワードペイロードを成してもよい。１１４において、ＦＥＣアルゴリズムを使用して、全体のコードワードペイロードに対して、ＦＥＣパリティを計算してもよい。次に、パリティを、ある数Ｙの６６ｂブロックへとパッケージ化してもよい。
【００１４】
６６ｂコードは、データブロックまたはコードブロックのいずれかを示すヘッダで、各ブロックをマーキングしてもよい。“データ”または“コード”フレーミングヘッダの選択は、任意のものであってもよく、６６ｂコードに適用される通常のシーケンス規則を保存するように実行されてもよい。ある実施形態では、このヘッダのマーキング機能は、パリティブロックに対しては、基本的には使用されなくてもよい。代わりに、この機能を使用して、データブロックとは異なっているパリティブロックの識別として、パリティブロックをマーキングする特別なヘッダを提供してもよく、パリティブロックの位置特定を容易にしている。
【００１５】
フォーマットプロセス１１０の結果の出力は、１１６において、Ｘ＋Ｙ個の６６ｂブロックのコードワードを生み出してもよい。図２を参照して、本発明の１つの実施形態にしたがって、ＥＰＯＮにおいて、６４ｂ ６６ｂコードフォーマットを使用して、ＦＥＣを適用するためのコードワードフォーマット２００を図解する。この実施形態では、ＦＥＣデータブロックの後に、いくつかのＦＥＣパリティブロックが付加される。
【００１６】
図２では、コードワード２１０は、いくつかの６６ｂブロックから構成される。第１のＸブロック２１２から２１４はデータブロックであり、それぞれ、データまたはコードブロックヘッダ２２２から２２４と、データユニット２３２から２３４とから構成される。以下のＹブロック２１６から２１８はパリティブロックであり、パリティブロックヘッダ２２６から２２８と、パリティユニット２３６から２３８とから構成される。
【００１７】
フォーマットプロセスは、６４ｂ ６６ｂ物理コーディングサブレイヤ（ＰＣＳ）の下で位置特定されてもよい。標準的な６４ｂ ６６ｂ ＰＣＳは、６．４ｎｓの期間においてブロックを放出する。ＦＥＣサブレイヤは、（Ｘ＋Ｙ）＊６．４ｎｓ毎に、Ｙブロックを挿入する必要がある。このレートのミスマッチを解決するために、媒体アドレス制御（ＭＡＣ）が、ピークペイロードデータレートをＸ／（Ｘ＋Ｙ）＊１０Ｇｂ／ｓに低下させてもよい。非アイドルブロックのそれぞれの実行の後に、追加のアイドルブロックが挿入されるように、各パケットに対する適切な量だけパケット間のギャップを伸縮させることによって、このことを達成してもよい。次に、ＦＥＣサブレイヤは、先入れ先出し方式（ＦＩＦＯ）を使用して、ＰＣＳレートとＦＥＣレートとを切り離してもよい。ＦＩＦＯ入力は、６４ｂ ６６ｂ ＰＣＳレイヤからブロックを受け取る。非アイドルブロックの実行の間に、ＦＩＦＯが充填し始めてもよい。次に、挿入された後続する追加のアイドルブロックの間に、ＦＩＦＯが排出してもよい。この結果は、次のパケットが開始する前に、ＦＩＦＯが空に近い状態に常に戻るだろうということであってもよい。
【００１８】
ＦＥＣコードワードの境界の区切りを、さまざまな方法で実行してもよい。１つの実施形態では、６４ｂ ６６ｂ フレーミング状態遷移機械を使用して、ＦＥＣコードワードの初期のブロック配列を見つけてもよく、２番目の方法を使用して、ＦＥＣコードワードのＦＥＣパリティブロックを見つけてもよい。次に、データおよび６４ｂ ６６ｂフレーミングビットの両方に対して、図１のデコーディングプロセス１３０のようなＦＥＣデコーディングを適用してもよく、これによって、６４ｂ ６６ｂイーサネットフレーミング状態遷移機械に対して低いエラーレートを提供している。
【００１９】
図３は、ＦＥＣコードワードの境界を区切るためのフローチャート３００の実施形態を図示し、ここで、受信機は、２ステッププロセスを採用してもよい。受信機へと到着する、（多くのＦＥＣコードワード３５０から構成されている）到来ビットストリーム３１０は、整列されていない。最初に、ステップ３２０において、受信機は、ＦＥＣコードワード中で６６ｂブロックの繰り返しパターンを探してもよい。このことは、ある６６ｂブロックの最初の２ビット中で、常に“０１”または“１０”パターンを生み出す、６６ｂブロック配列を探すことを成す。規定されるレベルの確実さで、この配列を決定するアルゴリズムが技術的によく知られている。例えば、このアルゴリズムでは、列（row）中のある数の成功したコードが成功した配列を宣言されてもよく、一方、ある数の成功していないコードが悪い配列を宣言されてもよく、この際に、アルゴリズムは新しい配列を試みる。この第１の整列ステップの結果は、整列されたブロックのストリーム３３０を生み出すことであり、これは、次に第２のステップ３４０に渡される。
【００２０】
第２のステップ３４０は、ＦＥＣコードワードの最後において、ＦＥＣパリティブロックを探すことによって、コードワードの境界を区切ってもよい。コードワードは、Ｘ＋Ｙ個のブロック長であるので、ＦＥＣコードワードであってもよいＸ＋Ｙ個の可能性ある配列がある。ＦＥＣパリティブロックを見つけるためのアルゴリズムの実施形態は、簡潔なハンティングアルゴリズムであってもよく、ここで配列推測が行われて、結果のコードワードがデコードされる。デコードプロセスが成功である場合、次にコードワード配列が見つかったとして宣言される。成功でない場合、次に、新しい配列が試みられる。Ｘ＋Ｙの試行内で、正しいコードワード配列が見つかるだろう。
【００２１】
コードワード配列を決定するためのアルゴリズムの代わりの実施形態では、受信されたＦＥＣコードワードの仮に整列されたデータペイロードに対して、一時的なパリティを計算してもよく、この仮に整列されたデータペイロードを、この一時的なパリティに比較してもよい。一致が見つかった場合、ＦＥＣパリティブロックの配列が見つけられる。
【００２２】
これらの境界区切りの実施形態を使用すると、可能性ある配列が、ＦＥＣコードワードより６６倍だけ少ないので、純粋なシリアルロッキングよりも６６倍速いロッキングが提供される。１０ＧにおいてＦＥＣを行う計算は、些細ではないので、このことは重要である。
【００２３】
第２のステップ３２０の別の実施形態では、図１のフォーマットプロセス１１０において発生されたＦＥＣコードワードのような、ＦＥＣコードワードのＦＥＣパリティブロックのそれぞれまたはすべてが、コード化されたシーケンス中に通常は見つけられないヘッダを提供されている場合、このヘッダを使用して、ＦＥＣパリティブロックを識別してもよい。例えば、前に説明したように、６６ｂコードは、このブロックが、データブロックまたはコードブロックであるか否かを示すビットでそれぞれのブロックをマーキングしてもよい。本発明の実施形態におけるパリティブロックは、６６ｂコードフォーマットのものであるので、このビットをパリティブロックの識別のためのマーキングとして使用してもよい。したがって、このケースでは、ヘッダを有する特別な６６ｂブロックを探すことによって、すなわち、行われたマーキングを使用して、６６ｂブロックを識別することによって、パリティブロックを見つけてもよい。
【００２４】
この境界区切りの実施形態を使用すると、パリティを位置特定するのに２〜４個のＦＥＣブロックだけしか必要とされないので、さらにより速いロッキングが提供される。
【００２５】
送信側が、ＦＥＣデータレートをＭＡＣレートから切り離すのに、ＦＩＦＯを必要とするのとちょうど同様に、受信機が同じ目的のためにＦＩＦＯを要求する。しかしながら、受信機のケースでは、アイドル期間の間に、ＦＩＦＯがフルに近い状態で維持される。ブロックの非アイドルシーケンスが開始するとき、ＭＡＣの出力レートが、ＦＥＣデコーダからの入力レートよりも速いので、ＦＩＦＯが排出し始める。一度非データの実行が終了すると、追加のアイドルブロックがローカルに発生されてもよく、ＦＩＦＯへと挿入されて、ＦＩＦＯを、フルステータスに戻してもよい。
【００２６】
何らかの体系的なブロックＦＥＣコードに対して、本発明を適用してもよい。最も商業的に関心を集めているＦＥＣコードは、リードソロモン（ＲＳ）８ビットコードであるかもしれない。本発明の実施形態のうちのある実現の実施形態では、２８個の６６ｂデータブロックが、あるコードワード内に適合するかもしれない。これは、ＦＥＣデータの２３１バイトの量になる。ＲＳコードは、次に、１６バイトのパリティを生み出してもよく、これは、２個の６６ｂブロックへとパッケージ化されてもよい。総コードワードは、３０個の６６ｂブロックであるかもしれない。
【００２７】
この実施形態の１つの利点は、結果のコードワードが１９２ｎｓ長であることである。これは、たまたま、ＩＥＥＥ８０２．３ ＥＰＯＮ標準規格において規定されているものに対して、ちょうど１２倍の量である。このことは、多くのケースにおいて、特に、混合の１Ｇおよび１０ＧのＥＰＯＮが使用されるときに、時間認可アルゴリズムをより簡潔にすることを可能にする。
【００２８】
本発明の実施形態では、ＦＥＣアルゴリズムのペイロードは、整数の６６ｂブロックであり；ＦＥＣアルゴリズムからのパリティは、整数の６６ｂブロックにカプセル化され；結果のＦＥＣコードワードは、６６ｂコード化された信号である。６６ｂフォーマットを使用して、コード化された信号を部分的に境界区切りしてもよく；パリティ、および／または、ある特別な６６ｂフォーマットを使用して、境界区切りを完成させてもよい。
【００２９】
本発明の実施形態は、６４ｂ ６６ｂコードフォーマットを回線上に保存する。このことは、以前のプロトコルから単に引き継いだものというよりはむしろ、１０.３１２５Ｇｂ／ｓ 回線レートをより“合理的”にする。本発明は既に利用可能なフレーミングビットの最大限の使用を行う。
【００３０】
これまでに開示した実施形態の説明は、当業者が本発明を実行し、または、使用することができるように提供した。これらの実施形態に対するさまざまな修正は、当業者にとって容易に明らかになり、ここで規定した一般的な原則は、本発明の精神および範囲を逸脱することなく、他の実施形態に適用してもよい。したがって、本発明は、ここで示した実施形態に限定されることを意図しておらず、ここで開示した原則と新規な特徴に一貫した最も広い範囲にしたがうことを意図している。
【図１】
2010509811.tif 000003
【図２】
2010509811.tif 000004
【図３】
2010509811.tif 000005
【手続補正書】
【提出日】平成21年5月15日(2009.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
６６ｂシステム中で、ユーザデータに対して順方向誤り訂正（ＦＥＣ）を適用する方法において、
６６ｂコードフォーマットと、ユーザデータとを使用して、１つ以上のデータブロックを発生させることと、
前記６６ｂコードフォーマットを使用して、１つ以上のＦＥＣパリティブロックを発生させることと、
前記１つ以上のデータブロックと、前記１つ以上のＦＥＣパリティブロックとを使用して、ＦＥＣコードワードを発生させることと
を含み、
前記パリティは前記１つ以上のデータブロックに対して計算される方法。
【請求項２】
前記ユーザデータは、６４ｂユーザデータである、請求項１記載の方法。
【請求項３】
前記ＦＥＣコードワードは、５の倍数個の６６ｂブロックを含む、請求項１または２記載の方法。
【請求項４】
前記１つ以上のＦＥＣパリティブロックは、前記１つ以上のデータブロックとは異なるものとして、前記パリティブロックを識別するための特別なマーキングが行われる、請求項１または２記載の方法。
【請求項５】
前記ＦＥＣコードワードの境界を区切るための
ビットストリーム中で６６ｂブロック配列を決定するステップと、
ブロックストリーム中でＦＥＣコードワード配列を決定するステップと
をさらに含む、請求項１または２記載の方法。
【請求項６】
前記ＦＥＣコードワード配列は、前記１つ以上のＦＥＣパリティブロックに対して行われた特別なマーキングを探すことによって決定される、請求項５記載の方法。
【請求項７】
前記６６ｂコードフォーマットを使用して、前記ＦＥＣコードワードの境界を区切る、請求項１または２記載の方法。
【請求項８】
前記１つ以上のＦＥＣパリティブロックを使用して、前記ＦＥＣコードワードの境界を区切る、請求項１または２記載の方法。
【請求項９】
６６ｂシステム中で、ユーザデータに対して順方向誤り訂正（ＦＥＣ）を適用する装置において、
６６ｂコードフォーマットと、ユーザデータとを使用して、１つ以上のデータブロックを発生させる手段と、
前記６６ｂコードフォーマットを使用して、１つ以上のＦＥＣパリティブロックを発生させる手段と、
前記１つ以上のデータブロックと、前記１つ以上のＦＥＣパリティブロックとを使用して、ＦＥＣコードワードを発生させる手段と
を具備し、
前記パリティは前記１つ以上のデータブロックに対して計算される装置。
【請求項１０】
前記ＦＥＣコードワードは、５の倍数個の６６ｂブロックを含む、請求項９記載の装置。
【請求項１１】
前記１つ以上のＦＥＣパリティブロックは、前記１つ以上のデータブロックとは異なるものとして、前記パリティブロックを識別するための特別なマーキングが行われる、請求項９記載の装置。
【請求項１２】
前記ＦＥＣコードワードは、
ビットストリーム中で６６ｂブロック配列を決定するステップと、
ブロックストリーム中でＦＥＣコードワード配列を決定するステップと
を含む方法を使用して境界が区切られる、請求項９記載の装置。
【請求項１３】
前記６６ｂコードフォーマットを使用して、前記ＦＥＣコードワードの境界を区切る、請求項９記載の装置。
【請求項１４】
前記１つ以上のＦＥＣパリティブロックを使用して、前記ＦＥＣコードワードの境界を区切る、請求項９記載の装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【関連出願に対する相互参照】
【０００１】
本出願は、２００６年１１月１４日に出願され、Ｆｒａｎｋ Ｊ. Ｅｆｆｅｎｂｅｒｇｅｒ氏を発明者として記載する“６６Ｂシステムにおいて順方向誤り訂正を適用するための装置”と題された、米国仮特許出願第６０/８６５，７７０号、および、２００７年１０月１９日に出願され、Ｆｒａｎｋ Ｊ. Ｅｆｆｅｎｂｅｒｇｅｒ氏を発明者として記載する“６６Ｂシステムにおいて順方向誤り訂正を適用するための方法と装置”と題された、米国特許出願シリアル番号第１１／８７４，９７８号に対する優先権を主張し、これらの両方は、その全体において、ここで参照により組み込まれている。
【発明の技術分野】
【０００２】
本発明は、一般的にネットワーク通信に関連し、より詳細には、６６Ｂシステムにおいて順方向誤り訂正を適用するための方法と装置に関連する。
【発明の背景】
【０００３】
イーサネット（登録商標）受動光ネットワーク（ＥＰＯＮ）は、通信会社の中央交換局（ＣＯ）と顧客サイトとの間の光アクセス回線を配備する低コストの方法を提供する、台頭しつつあるアクセスネットワーク技術である。ＥＰＯＮは、単一の光アクセスシステム上で、データ、ビデオ、および音声を配信する、フルサービスアクセスネットワークを生み出すことを求めている。
【０００４】
光順方向誤り訂正（ＦＥＣ）方法を使用して、エラーを起こしやすい環境における通信の信頼性を改善する。１０Ｇｂ／ｓのＥＰＯＮシステムにおいて、ＦＥＣの使用に対する需要がある。ＦＥＣプロセスにおいて、パリティおよび他のＦＥＣビットを搬送するＦＥＣフレームへと、ＥＰＯＮフレームをカプセル化してもよい。ＦＥＣの使用は、リンクバジェットの増加をもたらし、このことは、より高いビットレートと、より長い光端末−対−光ネットワークユニット距離を可能にするとともに、単一の受動光ネットワーク（ＰＯＮ）ツリーに対するより高いスプリット比も可能にする。
【０００５】
業界の一般的な統一見解は、ＦＥＣ方法は、以下の特性を持つべきということである。すなわち、６４ｂ ６６ｂコードは不変であるべきであり；回線レートは不変であるべきであり；体系的なブロックＦＥＣコードを使用すべきであるということである。
【０００６】
したがって、６６ｂシステムにおいて、上で説明したすべての基準を満たすＦＥＣを提供する方法および装置が必要とされている。
【発明の概要】
【０００７】
本発明は、６６ｂシステムにおいて、順方向誤り訂正（ＦＥＣ）を適用する方法と装置を開示する。ユーザデータに対して、本発明は、以下のステップを含む方法を使用する。すなわち、６６ｂコードフォーマットとユーザデータとを使用して、１つ以上のデータブロックを発生させるステップと；６６ｂコードフォーマットを使用して、１つ以上のＦＥＣパリティブロックを発生させ、パリティは１つ以上のデータブロックに対して計算されるステップと；１つ以上のデータブロックと、１つ以上のＦＥＣパリティブロックとを使用して、ＦＥＣコードワードを発生させるステップとである。
【０００８】
以下の説明と図面は、本発明のいくつかの例示的な実施形態を詳細に述べる。これらの実施形態は、その中で本発明が利用されてもよい、さまざまな方法のうちのいくつかのものだけを示す。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施形態にしたがって、ＥＰＯＮにおいて６４ｂ６６ｂコードフォーマットを使用してＦＥＣを適用するためのブロック図である。
【図２】図２は、本発明の１つの実施形態にしたがって、ＥＰＯＮにおいて６４ｂ６６ｂコードフォーマットを使用してＦＥＣを適用するためのコードワードフォーマットである。
【図３】図３は、本発明の１つの実施形態にしたがって、ＦＥＣコードワードの境界を区切るためのフロー図である。
【発明の詳細な説明】
【００１０】
以下の説明を提示して、当業者が本発明を実行および使用できるようにする。ここで説明する一般的な原則を、ここで規定されるような本発明の精神と範囲から逸脱することなく、以下に説明するもの以外の実施形態と応用に対して適用してもよい。本発明は、示した実施形態に限定されることを意図しておらず、むしろ、ここで開示する原則と特徴に一貫した最も広い範囲にしたがうべきである。
【００１１】
本発明は、６６Ｂシステムにおいて順方向誤り訂正（ＦＥＣ）を適用するためのシステムを提供する。本発明は、６４ｂ ６６ｂフォーマットコードを使用して、ＦＥＣコードのデータとパリティとの両方を搬送することによって、ＦＥＣ方法に対して指定されるすべての基準を満たす。
【００１２】
図１を参照して、本発明の１つの実施形態にしたがって、イーサネット受動光ネットワーク（ＥＰＯＮ）において、６４ｂ ６６ｂコードフォーマットを使用して、ＦＥＣを適用するブロック図１００を図解する。この実施形態では、送信側でのフォーマットプロセス１１０において、６６ｂコードフォーマットを利用して、ユーザデータに対してＦＥＣコードワードを発生させてもよい。受信機側では、１２０において、ＦＥＣコードワードの境界を区切ってもよく、１３０において、デコードするために、これを送出してもよい。
【００１３】
１１０のフォーマットプロセスにおいて、ＦＥＣコードワードが発生されてもよい。ＦＥＣコードワードを発生させる１つの実施形態では、図１に示したように、１１２において、何らかの数Ｘの６４ｂユニットのユーザデータを、同一の数Ｘの６６ｂのデータブロックへとフォーマットして、ＦＥＣコードワードペイロードを成してもよい。１１４において、ＦＥＣアルゴリズムを使用して、全体のコードワードペイロードに対して、ＦＥＣパリティを計算してもよい。次に、パリティを、ある数Ｙの６６ｂブロックへとパッケージ化してもよい。
【００１４】
６６ｂコードは、データブロックまたはコードブロックのいずれかを示すヘッダで、各ブロックをマーキングしてもよい。“データ”または“コード”フレーミングヘッダの選択は、任意のものであってもよく、６６ｂコードに適用される通常のシーケンス規則を保存するように実行されてもよい。ある実施形態では、このヘッダのマーキング機能は、パリティブロックに対しては、基本的には使用されなくてもよい。代わりに、この機能を使用して、データブロックとは異なっているパリティブロックの識別として、パリティブロックをマーキングする特別なヘッダを提供してもよく、パリティブロックの位置特定を容易にしている。
【００１５】
フォーマットプロセス１１０の結果の出力は、１１６において、Ｘ＋Ｙ個の６６ｂブロックのコードワードを生み出してもよい。図２を参照して、本発明の１つの実施形態にしたがって、ＥＰＯＮにおいて、６４ｂ ６６ｂコードフォーマットを使用して、ＦＥＣを適用するためのコードワードフォーマット２００を図解する。この実施形態では、ＦＥＣデータブロックの後に、いくつかのＦＥＣパリティブロックが付加される。
【００１６】
図２では、コードワード２１０は、いくつかの６６ｂブロックから構成される。第１のＸブロック２１２から２１４はデータブロックであり、それぞれ、データまたはコードブロックヘッダ２２２から２２４と、データユニット２３２から２３４とから構成される。以下のＹブロック２１６から２１８はパリティブロックであり、パリティブロックヘッダ２２６から２２８と、パリティユニット２３６から２３８とから構成される。
【００１７】
フォーマットプロセスは、６４ｂ ６６ｂ物理コーディングサブレイヤ（ＰＣＳ）の下で位置特定されてもよい。標準的な６４ｂ ６６ｂ ＰＣＳは、６．４ｎｓの期間においてブロックを放出する。ＦＥＣサブレイヤは、（Ｘ＋Ｙ）＊６．４ｎｓ毎に、Ｙブロックを挿入する必要がある。このレートのミスマッチを解決するために、媒体アドレス制御（ＭＡＣ）が、ピークペイロードデータレートをＸ／（Ｘ＋Ｙ）＊１０Ｇｂ／ｓに低下させてもよい。非アイドルブロックのそれぞれの実行の後に、追加のアイドルブロックが挿入されるように、各パケットに対する適切な量だけパケット間のギャップを伸縮させることによって、このことを達成してもよい。次に、ＦＥＣサブレイヤは、先入れ先出し方式（ＦＩＦＯ）を使用して、ＰＣＳレートとＦＥＣレートとを切り離してもよい。ＦＩＦＯ入力は、６４ｂ ６６ｂ ＰＣＳレイヤからブロックを受け取る。非アイドルブロックの実行の間に、ＦＩＦＯが充填し始めてもよい。次に、挿入された後続する追加のアイドルブロックの間に、ＦＩＦＯが排出してもよい。この結果は、次のパケットが開始する前に、ＦＩＦＯが空に近い状態に常に戻るだろうということであってもよい。
【００１８】
ＦＥＣコードワードの境界の区切りを、さまざまな方法で実行してもよい。１つの実施形態では、６４ｂ ６６ｂ フレーミング状態遷移機械を使用して、ＦＥＣコードワードの初期のブロック配列を見つけてもよく、２番目の方法を使用して、ＦＥＣコードワードのＦＥＣパリティブロックを見つけてもよい。次に、データおよび６４ｂ ６６ｂフレーミングビットの両方に対して、図１のデコーディングプロセス１３０のようなＦＥＣデコーディングを適用してもよく、これによって、６４ｂ ６６ｂイーサネットフレーミング状態遷移機械に対して低いエラーレートを提供している。
【００１９】
図３は、ＦＥＣコードワードの境界を区切るためのフローチャート３００の実施形態を図示し、ここで、受信機は、２ステッププロセスを採用してもよい。受信機へと到着する、（多くのＦＥＣコードワード３５０から構成されている）到来ビットストリーム３１０は、整列されていない。最初に、ステップ３２０において、受信機は、ＦＥＣコードワード中で６６ｂブロックの繰り返しパターンを探してもよい。このことは、ある６６ｂブロックの最初の２ビット中で、常に“０１”または“１０”パターンを生み出す、６６ｂブロック配列を探すことを成す。規定されるレベルの確実さで、この配列を決定するアルゴリズムが技術的によく知られている。例えば、このアルゴリズムでは、列（row）中のある数の成功したコードが成功した配列を宣言されてもよく、一方、ある数の成功していないコードが悪い配列を宣言されてもよく、この際に、アルゴリズムは新しい配列を試みる。この第１の整列ステップの結果は、整列されたブロックのストリーム３３０を生み出すことであり、これは、次に第２のステップ３４０に渡される。
【００２０】
第２のステップ３４０は、ＦＥＣコードワードの最後において、ＦＥＣパリティブロックを探すことによって、コードワードの境界を区切ってもよい。コードワードは、Ｘ＋Ｙ個のブロック長であるので、ＦＥＣコードワードであってもよいＸ＋Ｙ個の可能性ある配列がある。ＦＥＣパリティブロックを見つけるためのアルゴリズムの実施形態は、簡潔なハンティングアルゴリズムであってもよく、ここで配列推測が行われて、結果のコードワードがデコードされる。デコードプロセスが成功である場合、次にコードワード配列が見つかったとして宣言される。成功でない場合、次に、新しい配列が試みられる。Ｘ＋Ｙの試行内で、正しいコードワード配列が見つかるだろう。
【００２１】
コードワード配列を決定するためのアルゴリズムの代わりの実施形態では、受信されたＦＥＣコードワードの仮に整列されたデータペイロードに対して、一時的なパリティを計算してもよく、この仮に整列されたデータペイロードを、この一時的なパリティに比較してもよい。一致が見つかった場合、ＦＥＣパリティブロックの配列が見つけられる。
【００２２】
これらの境界区切りの実施形態を使用すると、可能性ある配列が、ＦＥＣコードワードより６６倍だけ少ないので、純粋なシリアルロッキングよりも６６倍速いロッキングが提供される。１０ＧにおいてＦＥＣを行う計算は、些細ではないので、このことは重要である。
【００２３】
第２のステップ３２０の別の実施形態では、図１のフォーマットプロセス１１０において発生されたＦＥＣコードワードのような、ＦＥＣコードワードのＦＥＣパリティブロックのそれぞれまたはすべてが、コード化されたシーケンス中に通常は見つけられないヘッダを提供されている場合、このヘッダを使用して、ＦＥＣパリティブロックを識別してもよい。例えば、前に説明したように、６６ｂコードは、このブロックが、データブロックまたはコードブロックであるか否かを示すビットでそれぞれのブロックをマーキングしてもよい。本発明の実施形態におけるパリティブロックは、６６ｂコードフォーマットのものであるので、このビットをパリティブロックの識別のためのマーキングとして使用してもよい。したがって、このケースでは、ヘッダを有する特別な６６ｂブロックを探すことによって、すなわち、行われたマーキングを使用して、６６ｂブロックを識別することによって、パリティブロックを見つけてもよい。
【００２４】
この境界区切りの実施形態を使用すると、パリティを位置特定するのに２〜４個のＦＥＣブロックだけしか必要とされないので、さらにより速いロッキングが提供される。
【００２５】
送信側が、ＦＥＣデータレートをＭＡＣレートから切り離すのに、ＦＩＦＯを必要とするのとちょうど同様に、受信機が同じ目的のためにＦＩＦＯを要求する。しかしながら、受信機のケースでは、アイドル期間の間に、ＦＩＦＯがフルに近い状態で維持される。ブロックの非アイドルシーケンスが開始するとき、ＭＡＣの出力レートが、ＦＥＣデコーダからの入力レートよりも速いので、ＦＩＦＯが排出し始める。一度非データの実行が終了すると、追加のアイドルブロックがローカルに発生されてもよく、ＦＩＦＯへと挿入されて、ＦＩＦＯを、フルステータスに戻してもよい。
【００２６】
何らかの体系的なブロックＦＥＣコードに対して、本発明を適用してもよい。最も商業的に関心を集めているＦＥＣコードは、リードソロモン（ＲＳ）８ビットコードであるかもしれない。本発明の実施形態のうちのある実現の実施形態では、２８個の６６ｂデータブロックが、あるコードワード内に適合するかもしれない。これは、ＦＥＣデータの２３１バイトの量になる。ＲＳコードは、次に、１６バイトのパリティを生み出してもよく、これは、２個の６６ｂブロックへとパッケージ化されてもよい。総コードワードは、３０個の６６ｂブロックであるかもしれない。
【００２７】
この実施形態の１つの利点は、結果のコードワードが１９２ｎｓ長であることである。これは、たまたま、ＩＥＥＥ８０２．３ ＥＰＯＮ標準規格において規定されているものに対して、ちょうど１２倍の量である。このことは、多くのケースにおいて、特に、混合の１Ｇおよび１０ＧのＥＰＯＮが使用されるときに、時間認可アルゴリズムをより簡潔にすることを可能にする。
【００２８】
本発明の実施形態では、ＦＥＣアルゴリズムのペイロードは、整数の６６ｂブロックであり；ＦＥＣアルゴリズムからのパリティは、整数の６６ｂブロックにカプセル化され；結果のＦＥＣコードワードは、６６ｂコード化された信号である。６６ｂフォーマットを使用して、コード化された信号を部分的に境界区切りしてもよく；パリティ、および／または、ある特別な６６ｂフォーマットを使用して、境界区切りを完成させてもよい。
【００２９】
本発明の実施形態は、６４ｂ ６６ｂコードフォーマットを回線上に保存する。このことは、以前のプロトコルから単に引き継いだものというよりはむしろ、１０.３１２５Ｇｂ／ｓ 回線レートをより“合理的”にする。本発明は既に利用可能なフレーミングビットの最大限の使用を行う。
【００３０】
これまでに開示した実施形態の説明は、当業者が本発明を実行し、または、使用することができるように提供した。これらの実施形態に対するさまざまな修正は、当業者にとって容易に明らかになり、ここで規定した一般的な原則は、本発明の精神および範囲を逸脱することなく、他の実施形態に適用してもよい。したがって、本発明は、ここで示した実施形態に限定されることを意図しておらず、ここで開示した原則と新規な特徴に一貫した最も広い範囲にしたがうことを意図している。
【国際調査報告】
2010509811.tif 000006
2010509811.tif 000007