(57)【要約】本発明は、イメージセンサ用フォトトランジスタに関するものであり、埋込みコレクタを有することで、フォトトランジスタから発生する暗電流を減少させて、低照度での感度を向上させ、隣接画素とのクロストークやイメージ遅延(lag)がなくなる。本発明による埋込みコレクタを有するフォトトランジスタは、コレクタが外部と直接接続されていないため、低い暗電流を有し、低照度で優秀な感光特性を示す。各イメージセンサが孤立しているため、画素間のクロストークやイメージ遅延が発生しないという長所がある。
2010528468.tif 000002
【特許請求の範囲】
【請求項１】
埋込みコレクタを有するフォトトランジスタであって、
第１導電型のエミッタと、
第２導電型のベースと、
前記ベースに埋込まれた第１導電型のコレクタとを含むことを特徴とするフォトトランジスタ。
【請求項２】
前記フォトトランジスタは、前記エミッタによって、隣接した他のフォトトランジスタと隔離されることを特徴とする請求項１に記載のフォトトランジスタ。
【請求項３】
前記コレクタは、ＭＯＳによって電気的に接続されることを特徴とする請求項１に記載のフォトトランジスタ。
【請求項４】
前記エミッタは、高濃度にドーピングされていることを特徴とする請求項１に記載のフォトトランジスタ。
【請求項５】
前記ベースは、低濃度にドーピングされていることを特徴とする請求項１に記載のフォトトランジスタ。
【請求項６】
前記コレクタは、低濃度にドーピングされていることを特徴とする請求項１に記載のフォトトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサ用フォトトランジスタに関し、詳細には、埋込みコレクタを含むことによってフォトトランジスタから発生する暗電流を減少させ、低照度での感度を向上させ、隣接画素とのクロストークやイメージ遅延(lag)がない埋込みコレクタを有するフォトトランジスタに関するものである。
【背景技術】
【０００２】
イメージセンサは、光の強度を測定するのに使われる素子である。高感度のイメージセンサは複数のフォトトランジスタで構成され、一般には、積層構造または集積構造のフォトトランジスタを使用する。
【０００３】
フォトトランジスタは、入射光の強度に比例する出力電流を生成する。フォトトランジスタのコレクタとベースの接合領域、またはエミッタとベースの接合領域で吸収された光子は、ｐｎ接合によって収集される電子−正孔対を生成する。接合によって収集された少数キャリアは、ベース電流として作用し、トランジスタ利得によって多重化されてコレクタ電流を生成する。また、エミッタ電流は、ベース電流とコレクタ電流の和であり、一般に出力電流として使われる。
【０００４】
図１は、従来の技術による積層型フォトトランジスタを示す図面である。
【０００５】
図１に示すように、従来の積層型フォトトランジスタは、ｎ＋エミッタ１１５、ｐ型ベース１１３及びｎ型コレクタ１１２で構成される。また、エミッタ１１５とベース１１３との間に真性吸収層１１４をさらに含んでもよい。このような構造は、ｐ＋エミッタ、ｎ型ベース及びｐ型コレクタで構成してもよい。
【０００６】
前記構造において、エミッタ１１５とコレクタ１１２に電圧を印加すると、ベース１１３とコレクタ１１２との間に弱い電流が流れる。しかし、エミッタ１１５とベース１１３との間にはバリア(barrier)が形成されており、このバリアによって電流は制限される。このときベース１１３に光子が入射すると、光子によって電子−正孔対（ＥＨＰ: electron hole pair）が発生し、電子はコレクタ１１２に移動して、正孔はベース１１３に形成されたバリアを満たす。
【０００７】
従って、正孔の数が増えるほど、バリアに集まった正孔によってバリアのポテンシャルが低くなり、これに比例してエミッタからコレクタに電子の流れが発生して、電流が流れるようになる。従って、コレクタに流入する電流は、光の入射によって発生する電子−正孔による光電流より常に大きくなる。上述のプロセスは図２で理解できる。
【０００８】
図２は、一般のフォトトランジスタの動作原理を示す図面である。
【０００９】
図２に示すように、エミッタとコレクタとの間に電圧が印加されると、エミッタとベースとの間の領域にはバリアが形成される（図２（ａ））。このときベースに光が入射すると、電子はコレクタに移動し、正孔はバリアに集まるようになる。
【００１０】
このバリアに集まった正孔によって、バリアのポテンシャルが低くなり（図２（ｂ））、エミッタの電子はコレクタに容易に移動することができる。すなわち、集まった正孔の数が少なくても、大きい電流が流れるようになる。
【００１１】
従来の積層型フォトトランジスタは、通常、蒸着法や結晶成長法を用いて製造されるため、これを一般のＣＭＯＳ（相補型金属酸化膜半導体）製造工程に適用することは非常に制限的である。
【００１２】
また、表面から発生する暗電流(dark current)などの取り扱いが困難であり、画素間の変化が大きい。従って、従来のフォトトランジスタを、イメージセンサのように均一な画素特性が要求される素子に適用するのが困難であるという問題がある。
【００１３】
図３は、従来の技術による集積型フォトトランジスタを示す図面である。
【００１４】
図３を参考して、従来の集積型フォトトランジスタは、２つの電極（ｐｏｌｙ−１、ｐｏｌｙ−２）、ｎ＋エミッタ、ｐ型ベース及び、ｎ型ウェルまたはコレクタで構成される。また、画素と画素を分離するためのフィールド酸化膜（ＦＯＸ）が形成されている。
【００１５】
このときエミッタに負の電圧を印加して、電極Ｐｏｌｙ−２に負の電圧を印加した状態でｐ型ベースに光が入射すると、電子−正孔対が発生する。発生した電子−正孔のうち、電子はｎ型ウェル（コレクタ）に移動し、正孔はベースに留まるようになり、ベース電位を増加させる。
【００１６】
電極ｐｏｌｙ−２に負の電圧が印加されると、ベースに残っている正孔は、電極ｐｏｌｙ−２に引き込まれるようになる。従って、光量に比例する正孔が電極ｐｏｌｙ−２に集まるようになる。この状態で電子の移動による電流のみが存在し、弱い電流が流れるようになる。この状態を正孔蓄積状態と称する。
【００１７】
画像を読む過程は、電極ｐｏｌｙ−２に正（＋）または０の電圧を印加して行われる。すなわち、電極Ｐｏｌｙ−２に正の電圧を印加すると、フォトトランジスタのベース及びエミッタの接合が順方向にバイアスされ、正孔蓄積状態で収集された正孔が斥力によって押し出されるようになる。このとき正孔の大部分はエミッタとコレクタとの間に存在する。従って、正孔によってベースとエミッタとの間のバリアは低くなり、エミッタとコレクタとの間には、ベースに集まったホールの量に関係した電流が流れるようになる。
【００１８】
前記構造を有するフォトトランジスタのベースに強い光が入射した場合、ベース電位は、ベースとエミッタの接合が順方向に弱くバイアスされるまで、光によって発生した正孔に起因して急速に増加する。また、ベースで発生した正孔は、電極ｐｏｌｙ−２の下にある領域を満たし、エミッタに流れるようになる。従って、正孔蓄積状態から電極ｐｏｌｙ−１に大きな電流が流れるようになる。これをオーバーフローと称し、このような大きな電流は、隣接画素のノイズとして作用する。また、強い光に露出された画素の正孔を除去するのは困難であり、明るい光が引きずられるイメージ遅延(lag)が発生し、画質が低下する。
【００１９】
一方、エミッタが表面を介してベースと接続され、ベースも表面を介してグラウンドと接続された構造であるため、低照度状態で暗電流が発生するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明は、埋込みコレクタを有することにより、暗電流が小さく、暗い状態でも感度が高く、明るい状態では隣接画素によるノイズやイメージ遅延がない埋込みコレクタを有するイメージセンサ用フォトトランジスタを提供することにある。
【課題を解決するための手段】
【００２１】
本発明の一態様によれば、埋込みコレクタを有するフォトトランジスタは、第１導電型のエミッタと、第２導電型のベースと、前記ベースに埋込まれた第１導電型のコレクタとを含むことを特徴とする。
【００２２】
本発明の上記態様において、前記フォトトランジスタは、前記エミッタによって、隣接した他のフォトトランジスタと隔離されることが望ましい。
【００２３】
さらに、前記コレクタは、ＭＯＳ（金属酸化膜半導体）によって電気的に接続されることが望ましい。
【００２４】
さらに、前記エミッタは、高濃度にドーピングされることが望ましい。
【００２５】
さらに、前記ベースは、低濃度にドーピングされることが望ましい。
【００２６】
さらに、前記コレクタは、低濃度にドーピングされることが望ましい。
【図面の簡単な説明】
【００２７】
【図１】従来の技術による積層型フォトトランジスタを示す図面である。
【図２】一般のフォトトランジスタの動作原理を示す図面である。
【図３】従来の技術による集積型フォトトランジスタを示す図面である。
【図４】本発明の実施形態による埋込みコレクタを有するフォトトランジスタの構造を示す図面である。
【図５】本発明の実施形態による埋込みコレクタを有するフォトトランジスタの動作時の電子ポテンシャルを示す図面である。
【図６】本発明の実施形態による埋込みコレクタを有するフォトトランジスタのアレイを示す平面図である。
【図７】図６の実施形態による埋込みコレクタを有するフォトトランジスタのアレイの断面図である。
【発明を実施するための形態】
【００２８】
以下、添付図面を参照して本発明の望ましい実施例を詳しく説明する。
【００２９】
図４は、本発明の実施形態による埋込みコレクタを有するフォトトランジスタの構造を示す図面であり、図５は本発明の実施形態による埋込みコレクタを有するフォトトランジスタの動作時の電子ポテンシャルを示す図面である。
【００３０】
図４を参照して、本発明による埋込みコレクタを有するフォトトランジスタは、Ｐ＋型の基板４１０上に順次形成された、Ｎ＋型エミッタ４３０、Ｐ型ベース４４０及びＮ型コレクタ４５０を有する。
【００３１】
Ｎ＋型エミッタ４３０は、ベース４４０及びコレクタ４５０を囲んだ形態で、隣接した他のフォトトランジスタと隔離された形態を有する。また、Ｎ型コレクタ４５０は、ｐ型ベース４４０に完全に埋込まれた構造を有する。
【００３２】
コレクタ４５０は、伝送トランジスタのゲート４６０を通じて電気的に接続される。浮遊拡散領域４７０は、リセットトランジスタのゲート４８０を通じて定電圧Ｖｄｄに接続される。エミッタ４３０は、エミッタ電圧（Ｖｅｍ）に接続される。
【００３３】
図４に示したコレクタ４５０のポイント（ａ）とＰ＋基板４１０のポイント（ｂ）を接続する直線上でのドーピング濃度の例を図５（１）に示す。すなわち、Ｐ＋型で高濃度ドーピングされた基板４１０上に、コレクタ４５０はＮ型で低濃度ドーピングされており、ベース４４０はＰ型で低濃度ドーピングされており、エミッタ４３０はＮ＋型で高濃度ドーピングされていることを分かる。
【００３４】
上述のようなドーピング状態で、外部電圧が印加されない場合、ＰＮ接合部分では空乏領域または空間電荷領域が形成される。従って、その空間電荷の分布は図５（２）に示すように形成される。
【００３５】
ここで、伝送トランジスタのゲート４６０の電圧（Ｖｔｘ）、リセットトランジスタのゲート４８０の電圧（Ｖｒｘ）及び定電圧Ｖｄｄの電圧が正（＋）であり、エミッタの電圧（Ｖｅｍ）に０が印加された場合、空乏領域が拡張する。その空間電荷の分布は図５（３）に示すようになる。
【００３６】
前記空間電荷の分布による電場は、図５（４）に示すように形成される。前記空間電荷の分布による伝導帯及び価電子帯は、図５（５）に示すように形成される。
【００３７】
上述のように形成されたエネルギーバンド状態で、伝送トランジスタのゲート４６０電圧（Ｖｔｘ）を０に固定した場合、コレクタ４５０は孤立して、ベース４４０とエミッタ４３０との間のバリアによって電流は流れなくなる。
【００３８】
この状態で光がエミッタ４３０とコレクタ４５０との領域に入射した場合、電子−正孔対が発生し、一般のフォトトランジスタと同様に、電子はコレクタ４５０に移動し、正孔はベース４４０に形成されたバリアを満たすようになる。ベース４４０に集まった正孔によって、ベース４４０とエミッタ４３０との間のバリアのポテンシャルが低くなる。そのため、多量の正孔が集まった場合、多量の電子がエミッタ４３０からコレクタ４５０に流入するようになる。従って、コレクタ４５０には、光子によって発生した電子（光電子）と、エミッタ４３０からコレクタ４５０に移動した電子とが集まるようになって、光の入射によって発生した電子よりも増幅された多量の電子が存在するようになる。
【００３９】
収集された電子は、伝送トランジスタがオン（Ｏｎ）状態になると、浮遊拡散領域４７０に移動して、フォトダイオードと同じ過程を経て、電圧に変換されるようになる。
【００４０】
前記構造のフォトトランジスタは、コレクタがベースに完全に埋込まれているため、表面で発生するノイズがコレクタに流入されなくなり、ノイズを低減できる。また、エミッタによって隣接画素と分離されているため、隣接画素間に発生するクロストークを低減できる。また、フォトトランジスタが強い光に露出した場合、孤立したコレクタの電圧は急速に０の状態になる。そのため、電流がそれ以上流れなくなり、オーバーフローが発生しない。
【００４１】
図６は、本発明の実施形態による埋込みコレクタを有するフォトトランジスタのアレイの平面図であり、図７は図６の実施形態による埋込みコレクタを有するフォトトランジスタのアレイの断面図である。
【００４２】
図６に示したように、同じ列にあるフォトダイオードのエミッタ６３１ａ，６３１ｂは互いに電気的に接続され、他の列のエミッタ６３１ａ，６３２ａは列分離区間６２０によって分離される。
【００４３】
図７を参考すると、図６と同じ配置でＡ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’に沿った断面構造が分かる。ここで、列分離区間はＳＴＩ(Shallow Trench Isolation)領域を使用することができる。
【００４４】
エミッタが、単位画素のベース及びコレクタを完全に含んでおり、隣接画素から分離した構造を有することで、隣接画素間の電荷の移動に起因したクロストークが発生しない構造であることが分かる。
【００４５】
以上では、Ｐ型基板上に形成された、Ｎ＋型エミッタ、Ｐ型ベース及びＮ型埋込みコレクタを有するフォトトランジスタについて説明したが、Ｎ型基板上に、Ｐ＋型エミッタ、Ｎ型ベース、Ｐ型埋込みコレクタを有する構造のフォトトランジスタも利用可能である。
【００４６】
以上、本発明を実施形態に従って図示し説明したが、これは例示的なものに過ぎず、当業者ならこれから多様な変形及び均等な他の実施例が可能であるという点を理解するであろう。よって、本発明の真正な技術的保護範囲は、添付した請求の範囲の技術的思想によって決まらなければならないであろう。
【産業上の利用可能性】
【００４７】
本発明による埋込みコレクタを有するフォトトランジスタは、埋込まれたコレクタがＭＯＳ（金属酸化膜半導体）を通じて外部と電気的に接続されるため、表面によるノイズの発生が少ない。また、画素がエミッタ領域によって隣接画素と分離した形態であるので、一般のイメージセンサで発生するような、隣接画素からの電子移動によるクロストークが発生しないという長所がある。
【００４８】
また、強い光に露出した場合、正孔がエミッタに流入したとき、コレクタは孤立しているため、コレクタ電圧はほぼ０である状態になり、それ以上の電流は流れない。そのためフォトトランジスタでノイズが発生しなくなり、強い光によって蓄積された正孔は、エミッタ電圧を負（−）の状態にすることによって除去できる。従って、強い光の画像が引きずられるイメージ遅延現象が現われないという効果がある。
【図１】
2010528468.tif 000003
【図２】
2010528468.tif 000004
【図３】
2010528468.tif 000005
【図４】
2010528468.tif 000006
【図５】
2010528468.tif 000007
【図６】
2010528468.tif 000008
【図７】
2010528468.tif 000009
【国際調査報告】
2010528468.tif 000010
2010528468.tif 000011