(57)【要約】パルス幅変調を実行するディジタル回路は、二次または更に高次のシステムとしてモデル化できるように供給される電力を制御する。例示的な制御プラントは、その入力/出力リング電圧と比べて固有である半導体のコア電圧などの任意の様々な負荷に対して電圧または電流の正確なシーケンスを供給する、ステップダウンスイッチモードパワーサプライを具現化できる。システムプラントから負荷へと供給された電圧または電流が臨界減衰ステップ応答と酷似するように、アルゴリズムは可変幅パルスの特定のシーケンスを生成する。特定のパルス幅変調シーケンスは、1つの態様では、フィードフォワードループまたはフィードバックループが制御システム内に物理的に具現化されることなく近臨界減衰ステップ応答を提供するプラントを制御し、それにより、部品コストまたは制御半導体生産歩留まりコストを低減し、同時に制御システムの雑音排除性および長期信頼性を向上させる。特定のアルゴリズムは、出力負荷の20％以上の変動または制御プラント要素パラメータの10％以上の変動に対する許容誤差を顕示し、したがって実際のパラメータ値が初期推定値から逸脱するときの近臨界減衰ステップ応答特性を維持する。2010507355.tif 000008
2010507355.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調電力スキームにおいて電力を提供するように構成されたパルス幅変調パワーサプライと、
電力回路およびシステム回路の既定のモデルに基づいて実質的臨界減衰ステップ応答を提供するように構成された制御モジュールと
を含む、パルス幅変調制御スキームにおいて実質的臨界減衰ステップ応答を回路へ提供する制御システム。
【請求項２】
ステップ応答が、回路フィードバックループを必要とすることなく提供される、請求項1記載の制御システム。
【請求項３】
制御モジュールが、事前ステップ応答電力レベルおよび事後ステップ応答所望電力レベルに基づいて実質的臨界減衰ステップ応答を提供するようにさらに構成される、請求項1記載の制御システム。
【請求項４】
制御モジュールが、既定のモデルに基づいて決定された係数に基づいてステップ応答を提供する、請求項1記載の制御システム。
【請求項５】
ステップ応答のパルスの幅が、係数に基づいて決定される、請求項4記載の制御システム。
【請求項６】
既定のモデルに基づいて係数を決定するように構成されたコンピュータプログラムをさらに含む、請求項4記載の制御システム。
【請求項７】
実際の環境条件に基づいて係数を調節するように構成された。
【請求項８】
電力回路が、電源、インダクタ、抵抗器、およびキャパシタを含む、請求項1記載の制御システム。
【請求項９】
前もって決定されたモデルが理想的な回路素子を含む、請求項1記載の制御システム。
【請求項１０】
前もって決定されたモデルが非理想的な回路素子を含む、請求項1記載の制御システム。
【請求項１１】
制御モジュールが、ステップ応答を交替して正確な電力レベルを提供するようにさらに構成される、請求項1記載の制御システム。
【請求項１２】
電源のモデルを定義する工程；
電力を提供されるべき回路のモデルを定義する工程；
開ループパルス幅変調制御スキームで使用されるように構成された複数のステップ応答係数を、前記モデルに基づいて前もって決定する工程；
前もって決定された係数を使用して電源を制御し、実質的臨界減衰ステップ応答を回路へ提供する工程
を含む、開ループパルス幅変調制御スキームにおいて実質的臨界減衰ステップ応答を回路へ提供するために電源を駆動する方法。
【請求項１３】
前もって決定された係数を使用して電源を制御し、実質的臨界減衰ステップ応答を回路へ提供する工程が、前もって決定された係数を使用して電源を制御し、回路からのフィードバックを必要とすることなく実質的臨界減衰ステップ応答を回路へ提供することをさらに含む、請求項12記載の方法。
【請求項１４】
複数の係数を前もって決定する工程が、所望のステップ応答について複数の係数を前もって決定することをさらに含む、請求項12記載の方法。
【請求項１５】
前もって決定された係数を使用する工程が、所望のステップ応答に基づいて前もって決定された係数の部分集合を使用することをさらに含む、請求項12記載の方法。
【請求項１６】
電源および回路のモデルを定義する工程が、電源および回路の非理想モデルを定義することをさらに含む、請求項12記載の方法。
【請求項１７】
電源および回路のモデルを定義する工程が、電源および回路の理想モデルを定義することをさらに含む、請求項12記載の方法。
【請求項１８】
実際の環境条件に基づいて係数を補償する工程をさらに含む、請求項12記載の方法。
【請求項１９】
モデルに基づいて複数の係数を前もって決定する工程が、自動化プロセスを使用して複数の係数を前もって決定することを含む、請求項12記載の方法。
【請求項２０】
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、インダクタンスおよびキャパシタンスについて与えられた時間領域臨界減衰ステップ応答関数によってパルス幅をスケールする（scaling）規定のシーケンスで、システム状態の遷移中に出力パルスの幅を変動させる、制御システム。
【請求項２１】
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、規定のシーケンスでシステム状態の遷移中に出力パルスの幅を変動させ、規定のシーケンスが、先ず定常状態設定値でパルスを出力して、第1の制御手段の中で近臨界減衰ステップ応答を開始する正確な電力量を提供し、次いでインダクタンスおよびキャパシタンスについて与えられた時間領域臨界減衰ステップ応答関数によってパルス幅をスケールする、制御システム。
【請求項２２】
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、公式AV0（1-（1＋ω0t）e-ω0t）によってパルス幅をスケールする規定のシーケンスで、システム状態の遷移中に出力パルスの幅を変動させ、
AV0が、制御システムの状態遷移の後の第1の制御手段の定常状態利得であり、
ω0が、第1の制御手段の秒当たりラジアンの共振周波数であり、
tが、状態遷移の開始後の秒の時間であり、
eが、自然対数の数学的基底に等しい定数である、制御システム。
【請求項２３】
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、公式：
2010507355.tif 000005
によってパルス幅をスケールする規定のシーケンスで、システム状態の遷移中に出力パルスの幅を変動させ、
ω0が、第1の制御手段の秒当たりラジアンの共振周波数であり、
nが、状態遷移の開始でスタートしてスイッチング期間をカウントする離散的時間示数であり、
n2が、第1の制御手段の応答を状態遷移へ微細にチューニングするための離散的変数であり、
TSＷが、パルス幅変調手段のスイッチング期間の秒時間であり、
eが、自然対数の数学的基底に等しい定数である、制御システム。
【請求項２４】
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、関数：
2010507355.tif 000006
によって記述可能な規定のシーケンスで、システム状態の遷移中に出力パルスの幅を変動させ、
xm（t）が、システム状態の遷移中にパルス幅変調手段から出力されるパルスを記述する時間領域関数であり、システム状態の遷移が指数mによって一意的に同定され、
VSＷが、電力が第1の制御手段のスイッチング素子を横切った物理的場所でのパルスの振幅であり、
nが、状態遷移の開始と一致するゼロの値からスタートしてスイッチング期間をカウントする離散的時間示数であり、
Nが、パルス幅変調手段の精密度の中で所望の設定値へ到達したパルスの幅と一致するスイッチング期間の実用的上限であり、
u（t）が、当業者には単位階段関数として公知の数学的技巧であり、
tが、秒時間であり、
t0が、システム状態の遷移が開始する恣意的瞬間を指定し、
n1が、状態遷移の開始からスタートするスイッチング期間の数を示す離散的変数であり、ここでパルスが、第1の制御手段で明白な近臨界減衰ステップ応答を開始する正確な電流量を提供する手段として最終値を最初に仮定し、
TSＷが、パルス幅変調手段のスイッチング期間の秒時間であり、
TSet（p）が、示数pによって一意的に同定されるシステム電力状態について所望の定常状態設定値の間のパルス幅の期間であり、
TSet（m）が、示数pによって一意的に同定されるシステム電力状態から示数p＋1によって一意的に同定されるシステム電力状態への、示数mによって一意的に同定されるシステム状態遷移の間のパルス幅の期間における変化であり、そのためTSet（m）がTSet（p＋1）マイナスTSet（p）に等しくなり、
ω0が、第1の制御手段の秒当たりラジアンの共振周波数を表し、
n2が、状態遷移の間に第1の制御手段のステップ応答を微細にチューニングするための離散的変数であり、かつ
eが、自然対数の数学的基底に等しい定数である、制御システム。
【請求項２５】
パルス幅変調手段が閉ループトポロジーを含み、閉ループトポロジーについてのTSet（p）が、関数：TSet（p）≡AV（p）ADE（p）ATPTSＷによって与えられる様々な利得係数を含み、AV（p）が、示数pによって一意的に同定される各々のシステム電力状態について第1の制御手段を介する電力の非損失を仮定する理想的定常状態利得を表す係数であり、ADE（p）が、示数pによって一意的に同定される各々のシステム電力状態についてスイッチング素子における非理想物理的挙動からの電力損失によって引き起こされる動的誤差を補償する係数であり、かつATPが、制御システムが半導体コアへの電力を制御するために応用された場合の、論理遅延連鎖（logic delay chain）を介する予期される最悪の伝播遅延と安全マージンとに対する、論理遅延連鎖を介する実際の伝搬遅延の比を含む係数である、請求項24記載の制御システム。
【請求項２６】
パルス幅変調手段が、設計推定値からの実際の負荷偏差を補償するため、n1またはn2を変動させる手段を含む、請求項24記載の制御システム。
【請求項２７】
パルス幅変調手段が、第1の制御手段の中の前記任意の素子の値の設計推定値と比較した、第1の制御手段の中の前記任意の素子の実際の値の偏差を補償するため、n1またはn2を変動させる手段を含む、請求項24記載の制御システム。
【請求項２８】
パルス幅変調手段が、パルス幅変調手段の中で通常の出力パルス幅の間に存在する、より高い精度の平均出力パルス幅を達成するため、短い期間で2つまたはそれ以上の隣接する出力パルスを交替する手段を含む、請求項24記載の制御システム。
【請求項２９】
パルス幅変動項：
2010507355.tif 000007
が、メモリまたは論理構成の場所を占め、場所の総数がN＋1-n1（min）に等しく、n1（min）が全ての可能な状態遷移に対するn1の最低値であり、かつ各々の場所が、各々のTSＷ期間について評価されたパルス幅変動項の値を保有する、請求項24記載の制御システム。
【請求項３０】
TSet（m）が大きさ｜TSet（m）｜としてメモリまたは論理構成を占め、パルス幅変調手段が、パルス幅期間中に等しい変化の大きさのそのような対称的状態遷移について、メモリまたは論理要件を低減する手段として大きさ｜TSet（m）｜を加算または減算のいずれかをする、請求項24記載の制御システム。
【請求項３１】
少なくとも1つの大きさ｜TSett（m）｜およびn1およびn2が、メモリ場所または論理構成を占め、少なくとも1つの大きさ｜TSett（m）｜およびn1およびn2の各々が、1つまたは複数の状態遷移についてパルス幅変調手段から出力される示数mによって一意的に同定される少なくとも1つのxm（t）関数へ適用される、請求項30記載の制御システム。
【請求項３２】
第1の制御手段が開ループトポロジーを含み、開ループトポロジーについてのTSet（p）が、関数：TSet（p）≡AV（p）ADE（p）TSＷによって与えられる様々な利得係数を含み、AV（p）が、指数pによって一意的に同定される各々のシステム電力状態について第1の制御手段を介する電力の非損失を仮定する理想定常状態利得を表す係数であり、かつADE（p）が、示数pによって一意的に同定される各々のシステム電力状態についてスイッチング素子における非理想物理的挙動からの電力損失によって引き起こされる動的誤差を補償する係数である、請求項24記載の制御システム。
【請求項３３】
請求項32記載の制御システムの設計および解析を自動化する手段を有するコンピュータプログラム。
【請求項３４】
請求項32記載の制御システムの素子、または離散的変数、または係数の選択を自動化する手段を有するコンピュータプログラム。
【請求項３５】
パルス幅変調手段が、設計推定値からの実際の負荷偏差を補償するため、n1またはn2またはADE（p）を変動させる手段を含む、請求項32記載の制御システム。
【請求項３６】
請求項35記載の制御システムの離散的変数または係数の変動を自動化する手段を有するコンピュータプログラム。
【請求項３７】
パルス幅変調手段が、第1の制御手段の中の前記任意の素子の値の設計推定値と比較した、第1の制御手段の中の前記素子の実際の値における偏差を補償するため、n1またはn2またはADE（p）を変動させる手段を含む、請求項32記載の制御システム。
【請求項３８】
請求項37記載の制御システムの離散的変数または係数の変動を自動化する手段を有するコンピュータプログラム。
【請求項３９】
請求項35記載の制御システムの素子、または離散的変数、または係数の選択を自動化する手段を有するコンピュータプログラム。
【請求項４０】
請求項37記載の制御システムの設計および解析を自動化する手段を有するコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
1.技術分野
本発明は、一般的に、制御システムの分野に入る。より具体的には、本発明は制御システムにおいてパルス幅変調を使用する分野に入る。本明細書は、ここでは電圧または電流の調整を具現化する開ループの、続いて閉ループのディジタルパワーサプライによって本発明を例示する。
【背景技術】
【０００２】
2.背景技術
半世紀間を超えて、制御システムエンジニアは、制御プラントから調整された電圧または電流を駆動するためのパルス幅変調スキームを実行してきた。当技術分野において制御システムエンジニアは、正確な電圧または電流の調整を要求しない負荷へ電力を供給するディジタル開ループパルス幅変調制御スキームをかなり前から設計してきた。これらのディジタル開ループパルス幅変調制御システムは、一般的に、DCモータ、または加熱素子、または他の誘導性負荷および/もしくは抵抗性負荷のような負荷に、電力を供給してきた。これらの負荷は、例えば、設定値を50％超過する大きなオーバシュートを顕示するシステムステップ応答に耐える。もし負荷が、そのような極端なオーバシュートのステップ応答に耐えられるとすれば、ディジタル開ループパルス幅変調設計は、適度な設計複雑度に起因する低減された構成要素数および実行の容易さの点で、実質的なコスト節減の利点を提供する。
【０００３】
近年、半導体集積回路製造プロセスの進歩は、入力/出力パッドリングのための電圧およびディジタルコアのための第2の特有のパワーサプライ電圧を含む様々な部品のための別個のパワーサプライを必要とする集積回路をもたらしてきた。この進歩は、コア電力消費量を減らすという利点をもたらすが、これらの追加の電圧の調整という問題が生じる。システムオンチップ技術の出現で、これらのデバイスの設計者は、複数のオンチップパワーサプライドメインを調整するこの要件に取り組み始めたばかりである。米国特許第6,940,189号（特許文献1）は、コストを低減し且つシステムオンチップソリューション全体の電力効率を高めるための最適な手段として、ディジタル開ループパルス幅変調制御システムの実行に取り組んでいる。前記の参照特許は、コア電圧領域（voltage domain）に電力を提供するスイッチモードパワーサプライのステップ応答におけるオーバシュートの問題に取り組んでいない。半導体コア電圧は、電圧の正確な調整を要する容量性負荷および抵抗性負荷を例示し、典型的には、この負荷の所与の設定値の5％以下の電圧エクスカーション（excursion）に耐える。
【０００４】
それ故に、半導体コアのように正確な調整を典型的に要する負荷へ電力を提供しながら、ステップ応答におけるオーバシュートの問題を克服する新規で低コストで、電力効率が高く、且つ信頼性のあるパルス幅変調アルゴリズムの必要性が存在する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第6,940,189号
【発明の概要】
【０００６】
本発明は、当業者の制御技術者によって一般に使用されるツールを用いて実行される、新規であるが容易に理解できるアルゴリズムに関する。本発明は、ともすれば不足減衰ステップ応答を示す二次または更に高次の線形または非線形システムにおいて、近臨界減衰ステップ応答を生成する特定のパルス幅変調シーケンスを、これらのツールを使用して形成するようなアルゴリズムを表す。本発明は、最適な節電、最小の放熱、および最小の部品コストを得るために、複数のパワーサプライ電圧領域の半導体ダイを、開ループ、および続いて、閉ループのスイッチモードDC-DC変換器と一体化するためのツールおよび方法の使用を例示する。
【０００７】
加えて、本発明は例示的システムへの応用に限定されない。本発明は、数学的にパルス制御に類似し且つ近臨界減衰ステップ応答を必要とする任意の二次または更に高次のシステムの制御に適用されてもよい。パルス開ループ制御の数学的アナログ下の任意の電気的、機械的、または電気機械的なシステムは、特に本発明の利益を享受でき、それにより、本発明を伴わなければ、開ループ制御が特性的に不足減衰ステップ応答をもたらす可能性があり、したがって、そのようなトポロジーが望ましくないものとなり、且つ費用便益およびそのような開ループトポロジーの実行の容易性が実現不可能になる。理想応答時間へどれほど近いかおよびどれほど多量のオーバシュートにシステムが持ちこたえられるか、すなわち制御システムの負荷レギュレーション仕様に応じて±25％の許容誤差を伴って、システムの負荷のかなり正確な概算値および±10％許容誤差の制御プラント構成要素値の使用の設計要件のみを位置付ける。
【図面の簡単な説明】
【０００８】
【図１】本発明の1つの態様に係る理想的な例示的構造の概略図を表す。
【図２】図1の構造におけるパルス幅変調へのステップ応答の時間領域（time domain）グラフ表現を表す。
【図３】図1の回路からの近臨界減衰ステップ応答をもたらすシステム、係数、およびパルスシーケンスを記述する式を表す。
【図４】本発明の1つの態様に従ったパルス幅変調シーケンスを生成するスプレッドシートコンピュータプログラムの図を表す。
【図５】図4のスプレッドシートコンピュータプログラムによって生成されたシミュレーションコードの断片を表す。
【図６】実用的な非理想システムにおいて、ステップへの近臨界減衰応答を任意の方向でもたらすパルスシーケンスを記述する一般式を表す。
【図７】本発明の1つの態様の制御下で、様々な状態で動作する仮説システムの状態遷移図を表す。
【図８】本発明の1つの態様の制御下で動作する仮説システムにおける想定される遷移の時間領域プロットを表す。想定し得る遷移の時間領域プロットを示している。
【図９】図8の時間領域プロットの代替図を表す。
【図１０】本発明の1つの態様の制御下で動作する仮説システムにおける想定される遷移の時間領域プロットを表す。
【図１１】本発明の1つの態様の制御下で動作する仮説システムにおける想定される遷移の時間領域プロットを表す。
【図１２】本発明の1つの態様の制御下で動作する仮説システムにおける想定される遷移の時間領域プロットを表す。
【図１３】本発明の1つの態様の制御下で動作する仮説システムにおける想定される遷移の時間領域プロットを表す。
【図１４】高周波雑音を追加された図13の遷移の時間領域プロットを表す。
【図１５】低周波雑音を追加された図13の遷移の時間領域プロットを表す。
【図１６】公称値の110％のプラント構成要素条件下の図13の遷移の時間領域プロットを表す。
【図１７】公称値の110％のプラント構成要素条件を補正する図13の遷移の時間領域プロットを表す。
【図１８】公称値の90％のプラント構成要素条件下の図13の遷移の時間領域プロットを表す。
【図１９】公称値の90％のプラント構成要素条件を補正する図13の遷移の時間領域プロットを表す。
【図２０】公称値の125％の等価負荷抵抗条件下の図13の遷移の時間領域プロットを表す。
【図２１】公称値の75％の等価負荷抵抗条件下の図13の遷移の時間領域プロットを表す。
【図２２】本発明の範囲内の代替態様の略図を表す。
【発明を実施するための形態】
【０００９】
発明の詳細な記載
本発明は、固有の（inherently）不足減衰システムでパルス幅変調技術を使用して近臨界減衰ステップ応答を生成する制御システムおよびアルゴリズムに関する。後続の記載は、本発明の様々な態様および実行に関する具体的情報を含有する。当業者は、本明細書で具体的に描写されるやり方とは異なるように、本発明を実施してよいことを認識するであろう。さらに、本明細書は、本発明を不明瞭にしないように、本発明の具体的詳細の幾つかを省略した。当業者は、本明細書で記載されない具体的詳細の知識を有しているであろう。明らかに、本発明の幾つかの特徴を省略するか部分的にのみ実行し、本発明の範囲および思想内に十分留まり得る。
【００１０】
以下の図面およびこれら図面に伴う詳細な記載は、本発明の単なる例示的態様として適用され、限定的態様としては適用されない。簡潔さを維持するため、本明細書は、本発明の原理を使用する発明の他の態様を具体的に記載せず、他の態様を現在の図面で具体的に表さなかった。
【００１１】
図1は、本発明の理想的態様の概略図を表す。ブロック100は、本発明の例示的態様の理想モデルを用いて実行される制御プラントを表す。ブロック100の中の例示的態様は、典型的なステップダウンスイッチモードパワーサプライ構成要素からなる。これらの構成要素は、当業者によって良好に理解される標準的な並列共振LRC回路を構成する。ブロック100において、入力パワーサプライおよび制御されるスイッチング素子は、理想パルス源101としてモデル化された。パルス源101は、グラウンド102へ参照され、インダクタ104を介してVin 103と名付けられたノードから残りのシステム構成要素へ電力を送り込む。Vout 106と名付けられたノードは、インダクタ104および出力キャパシタ105を接続する。出力キャパシタ105はグラウンド102へ参照され、エネルギー貯蔵およびフィルタ素子を形成する。エネルギー貯蔵およびフィルタ素子は、スイッチされたVin 103をDC出力Vout 106へ変換する。Vout 106は、グラウンド102へ参照される抵抗器107としてモデル化された負荷に電力を供給する。一世紀半の間、エンジニアは、L1 104、R1 107、およびC1 105の相互の値に依存する的確な解に関して通常の二次微分方程式解析手法を使用し、ブロック100のこのモデルが表す並列共振LRC回路を成功裏に解析してきた。各々の独特の場合、即ち、過減衰、不足減衰、および臨界減衰について、ステップ強制関数への時間領域応答を記述する通常の二次微分方程式の3つの解が存在する。本発明は、設定値より上のオーバシュートを顕示しない過減衰応答の場合に対処せず、指定された負荷レギュレーションの上限を超過する危険を提示しないが、遅い応答時間に関しては次善最適の性能を有する。このようにして、本発明は、そのようなシステムを設計するエンジニアが次善最適の過減衰性能を回避する可能性が高く、2つの残りの場合を考慮することを想定する。本発明は、そのようなモデル100および類似システムにおいて、2つの残りの場合、即ち、不足減衰および臨界減衰応答に対処する。
【００１２】
図2は、プロット200において、不足減衰204の例および臨界減衰203ステップ応答の例を描写する。垂直軸201は、正規化された設定値スケールを表し、水平軸202は、恣意的スイッチング期間の単位で与えられた時間を表す。ステップ応答が不足減衰になる程度は、55％を超えてオーバシュートする約.23の減衰係数と一致し、典型的スイッチモードパワーサプライ構成要素が、開ループトポロジーの中で構成されるとすれば、この種のステップ応答を普通に見出すことができる。2つの異なるステップ応答のプロット200に沿って注意され得る特別の関心対象の点は、点205を含む。点205において、応答は、相互に約5％だけ逸脱し始める。
【００１３】
図3は式の詳細である。これらの式は、時間領域臨界減衰ステップ応答を記述する式301、図1のブロック100の回路について臨界減衰応答をもたらすパルス列のデューティサイクルのシーケンスを記述する式302、式302のパラメータの1つの定義303、図1のブロック100の回路を表す時間領域システム式304、および図1のブロック100の回路について臨界減衰ステップ応答をもたらす時間領域入力信号の一般形式である式305を含む。式301の変数v0（t）は、図1のモデル100におけるVout 106と同義の時間変動出力電圧を表す。同様に、式301のVinは、図1のモデル100におけるVin 103の振幅と同義の入力電圧振幅を表す。係数AOFは、フィードバックを有する増幅器の利得に対応する。当業者には、フィードバックを有する増幅器が、並列共振LRC回路と類似して理想的に振る舞うことは公知である。このようにして、当面の例において、係数AOFが、理想的パルス幅変調制御システム100で所望の設定値を獲得するために要求されるデューティサイクルと同値であると考えてよい。2つの残りの変数tおよびω0は、それぞれ、秒の時間、および最も直接的にはL1 104掛けるC1 105の値の平方根で1を割ったものに等しいことが共通して公知の秒当たりラジアンの共振周波数として即座に認識される。
【００１４】
先行技術からの本発明の実質的な逸脱および顕著な新規性は、好ましい態様の中に存在する。好ましい態様において、制御システムの設計中に、設計者は式301の右辺を適用して式302で示されるようなパルスシーケンスのデューティサイクルをスケール（scale）する。ここで、本発明者は、分子および分母の双方がDC振幅からなる式303で定義され、理想的パルス幅変調制御システム100で所望の設定値を獲得するために要求される電圧利得の略語である係数AV0を導入する。この導入によって、式301の係数AOFから不必要に推論されるトポロジー内のフィードバックの任意の含意が除去される。u（t）は、最も厳密な数学的意味では関数要件を満たすことができないが、エンジニアは、広く受け入れられた技巧として単位ステップ強制関数としてu（t）を参照してきた。本明細書は、今後は、そのような従来のやり方でu（t）を使用する。離散的変数n1は、スイッチング期間TSＷの整数、即ち、スイッチング周波数の逆数を表す。この場合、デューティサイクルは、所望の電圧利得設定値を獲得するため、デューティサイクルの最終値を初期に仮定する。革新プロセスの間に、本発明者は、設定値パルス幅におけるn1掛けるTSＷに等しい持続時間のこの初期期間が、正確な電力量を提供して、近臨界減衰ステップ応答を開始することを見出した。本発明者は、この期間が点205に対応することも見出した。点205において、臨界減衰および不足減衰応答は、理想的二次システムモデル100の中で相互から約5％だけ逸脱し始める。式304によって示唆されるように、式302のデューティサイクルによって定義されるパルス列が、このパルス列の形式的定義を式305での入力信号として使用して図1のモデル100のVout 106と同義である近臨界減衰ステップ応答、即ち、式304のym（t）をシステム100で提供することを、コンボリューション数学演算を使用して証明してもよい。もし所望のデューティサイクル設定値へのステップが直接生起したならば、システム100は近臨界減衰ステップ応答ではなく不足減衰応答を顕示したであろう。式304において、h（t）は、xm（t）が単位ステップ強制関数u（t）に等しいとき、ym（t）の時間に関する導関数に同値のシステム100インパルス応答を表す。式304の添え字mは、一意の応答ym（t）が、システム状態のm個の示数における各々の遷移について、一意の入力xm（t）に関連づけられることを示唆する。式302および305の離散的変数n2は、臨界減衰応答スケーリング（scaling）関数を適用するとき、スケーリングをデューティサイクルへ適用する時点からの時間オフセットを知らせる。それ故に、式302および305で導入されるような離散的変数n1およびn2は、それぞれ、時間領域で粗大および微細チューニングのもたらされる目的を遂行し、一度チューニングされると、システムステップ応答を臨界減衰応答へ近づける。
【００１５】
注意すべきことは、ステップ変化の開始が正確にt＝0秒で生起することを式302が仮定するのに対し、ステップ変化の開始がt＝0の後の幾らか遅れた時点t0で生起することを式305が可能にする点で、式302と305との間には微妙な差が存在するにすぎないことである。この微妙な差は、制御システムの初期パワーオンに続くステップ変化が、式305による同じスケールされたパルス幅変調入力の適用を介して、同類の臨界減衰応答を達成してよいことを示唆する。本発明の明細書は、これらの追加の電力状態遷移を検討し、かつさらに、図6を記載する後続段落で、更に上位のシステムについて臨界減衰ステップ応答をどのように達成するかを記載する一般形式を検討する。
【００１６】
図4は、固有の不足減衰システムについて、設計者にとって解析ツールとして役立つスプレッドシート400のコンピュータプログラム、ならびに近臨界減衰応答をもたらすパルス幅変調を生成する手段を図示する。典型的スプレッドシート400において、グラフィカルユーザインタフェースボタン401は、ユーザがトップシート402から後続シート403へナビゲートすることを可能にする。本明細書は、ここでトップシート402を検討し、続く段落では後続シート403を検討する。本明細書は、典型的なスプレッドシート400のセル参照規約を利用し、例えば、ユーザがテキスト「R＝」を記入した場所をセルA1が参照し、この例において、ユーザがRの値を記入した場所はB1である。明らかに、ユーザは図1で定義されるようなパラメータを記入した。加えて、図4のスプレッドシート400は、回路図404、ならびに開発されている例示的制御システムの理想的不足減衰および臨界減衰応答を表す応答プロット405を図示する。容易に注目されるように、スプレッドシート400のトップシート402に挿入された回路図404は、理想的スイッチング素子、即ち、パルス源101を、2つのスイッチングトランジスタ406および407の物理モデルと、Vgdrvrのラベルを有して物理トランジスタ406および407のゲートを駆動するパルス幅変調コントローラのモデルとで置換している。図1の理想モデル100は二次線形システムを体現するが、2つのスイッチングトランジスタ406および407の物理モデルは周波数依存損失を招くので、更に上位のシステムのモデルを回路図404が描くことを即座に認識するであろう。さらに、全てのプラント要素、L1、C1、および回路図404のスイッチングトランジスタ406および407は、参照米国特許第6,940,189号の欄13および14で与えられた例示的スイッチモードパワーサプライの値とマッチする。この設計例は、本発明の範囲内に入る多くの可能な構成の1つを表し、限定ではなく例として、この構成を見なければならない。
【００１７】
図1の理想モデル100から図4の物理モデル404へ進むとき、検討は、ここでスプレッドシート400のセルへ記入されたパラメータ、および特に、理想モデルの前の検討で考慮されなかった新しいパラメータに関係する。セルA1からA8までは、設計者がスプレッドシート400へ記入する物理パラメータの名前を含み、これらパラメータの実際の値は、対応するセルB1からB8までに記入される。同様に、公式がセルD9からD20までに存在して、他のパラメータを計算する。これら他のパラメータは、応答プロット405の中の点を作り出す公式、および一般に当業者にSPICEとして知られるSimulation Program with Integrated Circuit Emphasisの中で使用されるシミュレーションコードを生成する公式おいて、さらなる計算のために必要である。SPICEコードの生成の観念は、臨界減衰応答への近接度を検証する迅速な方法を示唆するが、本明細書は、臨界減衰応答への近接度を検証する作業を同様に果たすことができるコンボリューションとして行うことができる数学的な計算ツールを前で示唆した。SPICEの使用を組み入れる手法は、通常はそのようなパーツの製造供給元によって物理的に特徴付けられるライブラリ内にプラント要素の図式的記号または構文的記号を有しており、ユーザが、疑わしい精度の挙動モデルにわたって数学的ツールを用いて苦労するのではなく、そのような記号を用いて階層的様式で更に上位のシステムをより直接的にシミュレートするという利点を有している。それにもかかわらず、特定の用途においては、生産的でないかもしれないが、シンボリックコンボリューションを行う数学的計算ツールの使用は、利点を保つことができるか、または特定の用途においてシステムモデリングの唯一の手段を与えることができ、したがって、本発明の範囲および思想内で良好のままである。セルD9からD20までの計算されたパラメータの名前は、セルC9からC20までに対応して現れる。前に述べたように、ユーザは次のようにセルB1からB8までにパラメータを記入する。即ち、負荷の抵抗性モデルであるRをセルB1へ、インダクタンス値LをセルB2へ、出力キャパシタンスであるCをB3へ、固定DC入力電圧であるVinをセルB4へ、特定の例ではシステムが最初に遷移する出力DC電圧であるVcore0をセルB5へ、システムがVcore0の後に遷移する出力DC電圧であるVcore1をセルB6へ、システムのスイッチング周波数であるFSＷをセルB7へ、および物理スイッチング素子の中の非理想挙動からの損失によって引き起こされる動的誤差を補償する係数であるADEをセルB8へ記入する。本明細書は、ADEのような補償係数を使用する数学基礎に関してさらなる詳細を、図6を検討する後続段落の中で提供する。これらの入力パラメータから、スプレッドシート400は、セルD9からD20までに表示されるような中間パラメータを計算する。これらの中間パラメータは、次のパラメータを含む。即ち、Vcore0をVinで割ることによって獲得される第1の電力状態の理想電圧利得であるAV0はセルD9の中にあり、Vcore1をVinで割ることによって獲得され、この特定の例では第2の電力状態の理想電圧利得であるAV1はセルD10の中にあり、L掛けるCの数量の根で1を割ることによって与えられる秒当たりラジアンの共振周波数であるω0がセルD11の中にあり、1から減衰係数を引いた数量の根で共振周波数を乗じることによって与えられ��減衰周波数であるωdがセルD12の中にあり、L掛ける共振周波数の数量でRを割ることによって与えられる品質係数QがセルD13の中にあり、幾つかのテキストでは「k」として記号化され、図示されるように他のテキストでは小文字のゼータとして記号化され、今後はこれらの記号の双方が互換的に使用され、2Qで1を割ることによって与えられる減衰係数であるζがセルD14の中にあり、ω0で3.33を割ることによって与えられ、設定値の10％から90％への臨界減衰上昇時間であるTrがセルD15の中にあり、2RCの数量によって1を割ることによって与えられ、ネーパー周波数としても公知の指数ダンピング係数であるαがセルD16の中にあり、2πで割られた減衰周波数によって与えられる極周波数であるfpがセルD17の中にあり、スイッチング周波数で1を割ることによって与えられるスイッチング期間であるTSＷがセルD18の中にあり、およびスイッチング期間掛ける理想電圧利得掛ける動的誤差補償係数によって与えられる所望の設定値を提供するパルス幅期間であるTSET0およびTSET1が、それぞれ、D19およびD20の中にある。臨界減衰応答の当面のシステム解析または統合方法は、これら中間パラメータの全てを使用しないかもしれないが、これらのパラメータは、非限定的に根軌跡および極零マッチング（pole zero matching）を包含する他の解析方法に精通している者へ洞察力を提供するかもしれない。トップシート402の残りのセルの中に、セルA25からスタートして下方へ進む離散的変数nの値、即ち、式305の総和の示数を見ることができる。セルB23およびセルC23は、下の列を、それぞれ減衰係数範囲の関数属性ごとに、正規化された臨界減衰および不足減衰ステップ応答関数として同定する。応答プロット405の実際の点は、セルB25およびセルC25でスタートして下方へ継続するセルを占め、左側のn掛けるスイッチング期間TSＷの値に時間的に対応する。セルD23は、臨界減衰応答マイナス不足減衰応答の差の量に関する誤差を同定する。この誤差関数の点は、セルD25でスタートして下方へ継続する。最後に、セルE23はE25でスタートする列を同定する。E25でスタートする列は、プラントへの入力信号の正規化値を含む。先行技術の極零マッチング方法を使用して統合された仮説フィードバックネットワークは、そのようなネットワークが、セルC25でスタートする列Cで描写されるような不足減衰応答を受け取るとき、前記入力信号の正規化値に影響を及ぼす。経験的結果は、極零マッチングフィードバックネットワークが、本発明のパルス幅シーケンスによって生成される近臨界減衰応答よりも実質的に遅い応答時間を有して最適以下の性能を有することを表示する。
【００１８】
図5は、後続シート403からのコードシート500の例を表す。コードシート500は、図4のスプレッドシート400のトップシート402で列B1からB8までに記入された値に基づいて、SPICE実行可能シミュレーションコードを生成する。例示的制御システムの設計者は、シミュレーションコードシート500の全テキストを、SPICEシミュレーションプログラムのグラフィカルユーザインタフェースのテキストウィンドウの中へコピーするか、コードシート500を別個のテキストファイルとして保存し、解析および検証反復プロセスの最終工程として、SPICEの中のコマンド行モードで走らせる。本明細書はSPICE統語論の多くの参照を提案しないが、参照指示501から523までのラベルを付けられたコードの個々の行をここで検討する。SPICEの様々な版は、一般的に、示されたような行番号を許可しないが、本明細書は、便宜上および37C.F.R.§1.84（p）へ準拠して、参照指示行番号501から523までを含む。行番号501から行504は、インダクタL1、キャパシタC1、DC入力電圧Vin、ならびにスイッチングトランジスタ406および407の物理モデルを指定する。これらプラント要素の相互接続は、前の図4の回路図404の図形で描写されたとおりである。行505から507までは、行の最初の文字「＊」で表されるように、コメントとして現れる。行505は、離散的変数n1の2つの値、即ち、7に等しい最初の値、3に等しい2番目の値、ならびに、この所与のシミュレーションの電力状態の2つの遷移に対する設定値パルス幅を表す。行506は、離散的変数n2が双方の遷移についてゼロ値を有することを本質的に表す。行507は、スイッチング素子406および407の中の上方電界効果トランジスタ406の極性を示し、そのようなものとして、参照米国特許第6,940,189号による例示的スイッチモードパワーサプライの適正な動作のために、ゲート駆動器出力信号gdrvrの論理反転を要求する。行508から行518までには特別の興味を持つべきである。なぜなら、これらの行はゲート駆動器およびパルス幅変調コントローラVgdrvrのモデルからの出力信号を表すからである。パルス幅は、トップシート402のセルB1からB8までに記入された値に従いスプレッドシートによって計算される。行508から行514までは、離散的変数n1がパルス幅にどのように影響するかを実証する。なぜなら、数字シーケンス5890で終わる上方トランジスタ406のターンオフ時間の値が、7に等しいn1に対応して7つの行で繰り返すことを容易に観察できるからである。パルス幅シーケンスは行515から継続し、設定値パルス期間は、トップシート402のセルB33のスケーリング因子からスタートして下方へ継続する臨界減衰ステップ応答関数によってスケールされる。省略符号516は単に図5の非継続を表示する。この場合、この図面で全部をリストアップできない過剰な任意の数のコード行が、シミュレーション時間中にゲート駆動器およびパルス幅変調コントローラVgdrvrのモデルの挙動を定義する。行517および518は、行508でスタートしたゲート駆動器およびパルス幅変調コントローラVgdrvrのモデルの断片的線形時間領域記述の最後の2行を図示する。行517および518において、上方トランジスタ406のターンオフ時間の時間値が、数字シーケンス4908で終わることを見ることができる。数字シーケンス4908は、この所与のシミュレーションで2番目の遷移の後に2番目の設定値の終端値に達している。行519および520は、シミュレーションに交互に影響する。即ち、行519は、開発されているこの例示的システムの半導体コアの物理モデルと共通点がある非線形容量性負荷の物理モデルであるIloadを記述し、行520は、「＊」の最初の文字によってコメントにされ、図1のR1 107のような単純な抵抗性負荷を記述する。ユーザが初期推定負荷からの偏差を特性化することを望むとき、行519をコメントにして行520を挿入すれば、負荷の変動を容易にする。この当面の例では、行520の1.8オームの抵抗値が交替値（alternate values）へ変わる。物理システムの機能性をさらに検証するためには、行520および521がIloadの断片的線形時間領域記述で置換されてよい。このことは、行508からスタートして行518まで続く前述のPＷLステートメントと同類である。このようにして、設計者は実際の負荷を物理的にシミュレートしてよい。ディジタル記憶オシロスコープ上に記憶されるデータは、特性負荷から経験的に捕捉される。同様に、ユーザは行501のL1および行502のC1の物理パラメータを改変し、初期推定値からの偏差を便宜的に特性化して異なる物理条件をモデル化してよい。本明細書の後続段落は、開発されているこの例示的システムについて、様々なパラメータの変動結果を顕現する。行521は、スイッチングトランジスタ406および407について、前に述べた物理特性化ライブラリへSPICEシミュレータを参照させる。行522は、200マイクロ秒持続時間の意図された時間領域過渡解析をSPICEへ単純に表し、行523は単純な統語論必要性を充足する。
【００１９】
図6は、図3で導入された式を、理想二次システムを超えて図4の回路図404で描かれた高次物理システムへ拡張し、さらに低から高へおよび高から低への電力状態遷移を組み入れている。低から高への電力状態遷移のデューティサイクルシーケンスを記述する式601が式302と共有する共通点は、即時に注目されてよい。「＋」で添え字されたD＋（n）を含む微妙な差は、低から高への電力状態遷移に関係する離散的時間の関数としてのデューティサイクル、即ち、時間と共に増加するデューティサイクルを表す。全時間にわたるデューティサイクル因子として動的誤差補償係数ADEを包含することは、式601が式302とは別に保有する他の唯一の差である。ここで、図6は式602および関係式603で動的誤差補償係数ADEを数学的に定義し、式604でADEを適用して、図4の回路図404で示されるようなノードswでの電圧VSＷを定義する。そのような動的誤差補償係数の必要性は、理想二次モデルから物理高次モデルへの移動に起因して生じ、物理スイッチング素子内で受けるスイッチング周波数依存動的損失を説明する。注意されることとして、式602は、設計者が、理想電圧利得係数AV0を前もって適用し、電力状態遷移が最終値へ安定した後、図4の回路図404で描写されるような非理想スイッチング素子をシミュレートした後に、ADE値を獲得することを示唆する。関係式603は、ADEが、スイッチング周波数、入力電圧に関する出力電圧、および出力電流に正比例することを示唆する。前述の例はADEを定数として取り扱ったが、ADEは、入力電圧に関する出力電圧の関数として、ならびに関係式603による出力電流の関数として、式610で示唆されるように1つの電力状態から次の電力状態へ変動してよい。本明細書の全ての例は電圧変化を表すが、関係式603は、本発明の範囲内の制御システムが、出力電流の実質的変化も管理しなければならず、したがって電圧変化と同じように、関係式603および式610によりADE（p）に影響することを明らかに表す。SPICEシミュレーションを含む解析および検証反復プロセスは、任意の電流または電圧変化が、どれほど実質的にADEに影響するか、したがって式302、305、601、および605〜609が記述する遷移関数の適用を前述の変化が要求するかどうかを決定する。開発されている例示的システムにおいて、出力電流および電圧の範囲は、定数ADEが全ての電力状態遷移にわたって所望の設定値の約1/3パーセント内に精密度を維持することを可能にする制限の中で相違した。本明細書は、後続段落でこれらの結果を記載する。
【００２０】
図6の式605は、式305が理想モデルについて図3の式302を適用するのと同じやり方で、式601を単純に適用して、ゲート駆動器およびパルス幅変調コントローラVgdrvrの出力信号の一般形式を獲得する。図3の前述した式の場合と同じように、図6において、式605は電力状態遷移が任意の時間t0で生起することを可能にするが、式601は遷移がt＝0で生起することを想定する。式605では、式605が物理スイッチング素子を介する動的損失を補償する因子として式604によるADEを導入するので、VSＷが式305のVinと置き換わり、このようにして式305の理想モデルで与えられる数学精度を式605が保持することを可能にする。
【００２１】
式606は、高から低への電力状態遷移のデューティサイクルシーケンスを導入し、条件AV0＞AV1を要求することによって高から低への電力状態へ行くものとして遷移を同定する。式607は、同様に、低から高への電力状態遷移について一般形式デューティサイクルシーケンスを導入する方法としてAV1＞AV0を要求する。明らかに、もし設計者がAV0をゼロに等しく設定するならば、式606および607の双方を式601へ代数的に縮小してよい。
【００２２】
式608および609は、再び、ゲート駆動器およびパルス幅変調コントローラVgdrvrの出力信号の一般形式を提供する。この一般形式は、式305が理想モデルについて図3の式302を適用する様式と同じように、式606および607からもたらされる。ここで、式608および609は、式610に関して定義された設定値パルス幅としてTSet（p）を導入する。この場合、pは離散的電力状態を指し示す。このようにして、これらの式は、任意の電力状態pから任意の電力状態p＋1へ進む任意の恣意的遷移mについて、式304のym（t）のために近臨界減衰応答を生成する手段を記述する。さらに、式611からのΔTSet（m）を式608および609へ代入すると、式608および609の双方が近臨界減衰応答の単一の一般形式解へ縮小されることが、容易に観察される。式608および609が別々の形式で提案する利益は、負の時間値の項によって引き起こされる潜在的混乱を回避する。最後に、関係式612は、パルス幅期間内の変化の大きさが、上記の式606〜609の離散的変数n1およびn2に正比例効果を有することを表す。ここで、n1およびn2は、それぞれ臨界減衰応答へ向かって時間領域内の粗大および微細チューニングに影響する。理想二次モデルから高次物理モデルへの進歩も、n1およびn2の値に影響する。このことは、反復シミュレーション解析および検証プロセスの必要性をさらに強調する。
【００２３】
図7は、標準的な一般状態遷移図700を表す。本明細書は、遷移図700について、図6の式および関係式の適用をここで簡単に検討する。本明細書が前に示唆したように、制御システム設計プロセスの基礎として、設計者は先ず状態遷移図700の中で全ての電力状態701、703、705、707、および遷移702、704、704R、706、706R、708、708R、709、710を列挙する。状態遷移図700から、可能な遷移の総数Mが、一般的に式711によって与えられる総和によって増大するように現れる。ここで、前と同じように、pは離散的電力状態の示数であり、Pは電力状態の総数を示す。しかしながら、図6の式で一般的に記述されるような物理システムの属性は、複雑度の実質的低減を可能にする。図700の当面の例において、全くの無電力から最低遊休（idle）電力状態S0 701への遷移は、制御システムによる介入を要求しないと仮定すれば、電力状態S0 701への全ての遷移709はアルゴリズム的制御を要求せず、単に制御システムが送達する電力を除去する行為によって遂行される。大部分のシステムでは、遊休電力状態S0 701からの遷移は決定論的に生起し、同じ電力状態をもたらす。この図700の例において、電力状態S1 703をもたらす遷移702は、可能な遷移710を存在しないものとし、複雑度のさらなる低減を可能にする。式611からの式ΔTSet（m）が、式608および609へ代入されたとき、式608および609を単一の式へ縮小する事実は、任意の2つのパルス幅変化が等しい量を有するとき対称性を実証する。このようにして関係式612によって表示されるような、この数学的に実証された対称性は、式711における一意の電力状態遷移の実際の総数Mを、2の因子だけ実用的に低減することを示唆する。図7の当面の例において、このことは、遷移の対704および704R、706および706R、ならびに708および708Rのような任意の遷移およびこの戻り経路が、これらの記述式606〜609で本質的に同じパラメータを含み、スケールされた｜ΔTSet（m）｜を加算または減算する演算が変更されるだけであり、このようにして全体的制御システムについて不揮発性メモリ要件または計算複雑度が低減されることを示唆する。
【００２４】
設計すべき状態遷移の総数について、これらの全ての低減が与えられたとして、ここで設計者は計算集約的インプリメンテーションかメモリ集約的インプリメンテーションかの選択に直面する。開発されている例示的システムの場合、パルス幅設定値期間（the pulse width set-point time period）の臨界減衰スケーリング因子の、トップシート402のセルB25でスタートする列の中で、式305、605、608、609における総和の実用的上限である値Nは63に等しいことを、本発明者は経験的に見出した。言い換えれば、指数スケーリング関数：
2010507355.tif 000003
は、n＋n2＝63であるとき99.9％に等しく、またはこの特定の例では、その時点でパルス幅が所望の設定値幅の99.9％に達している。限度N＋1は、パルス幅設定値期間の臨界減衰スケーリング因子を含むトップシート402のセルB25でスタートする列の長さ要件を決定することにおいて、重要性を持つ。この列の長さは、不揮発性メモリの中のルックアップテーブルのサイズに直接影響する。なぜなら、遷移中のシステム制御を提供する状態機械の状態ごとの間に、式302、305、601、605〜609の中で項として見出される指数スケーリング関数:
2010507355.tif 000004
を計算する複雑度を追加することは、通常、考えられないからである。このようにして、本発明の範囲内で体現される制御システムは、どのような不揮発性メモリも可能性として含まないことができるが、本明細書は本発明の最小メモリ集中実用的応用を考慮し、式305、または605、または608、または609の任意の1つによるN＋1のスケーリング因子を保持する上記の指数スケーリング関数の単一のインスタンスを記憶する論理において少なくとも十分な不揮発性メモリまたはレジスタファイルを含む。本発明の最小メモリ集中実用的応用において、前の段落で陳述されるように、式611および関係式612で与えられるパルス幅変化｜ΔTSet（m）｜の大きさに関して式608および609の対称性を利用することによって、不揮発性メモリ要件の低減を達成してよい。このようにして、状態機械は、メモリ要件および記憶されたN＋1の指数スケーリング関数スケーリング因子の計算複雑度を低減するため、スケールされた｜ΔTSet（m）｜を加算するか減算する交替演算を実行してよい。本発明の最小メモリ集中応用のこの同じ状態機械モデルが与えられるとすれば、N＋1の記憶された指数スケーリング関数スケーリング因子に相当する単一遷移のメモリアドレスへのポインタを改変することによって、1つの状態から他の状態への離散的変数n1およびn2における差を提供してよい。実際には、一般的に、設計者はスケーリング因子のメモリ場所の総数をN＋1-n1（min）へ減少してよい。ここで、n1（min）は、開発されている任意のシステムにおける全ての可能な遷移について、n1の最低値を表す。本発明のこの最小メモリ集中応用の物理的例を作るため、本明細書は、ここで、開発されている例示的システムについて、8192ビットのディジタル記憶を有する不揮発性メモリリソースを仮定する。本発明の新規なアプローチが与えられるとすれば、任意の1つの一意の電力状態遷移を記述するために必要なパラメータの最小総量が、3つのメモリ場所、即ち、n1のための1つの場所、n2のための1つの場所、および｜ΔTSet（m）｜のための1つの場所に存在することができる。開発されている例示的システムの全ての遷移へ適用可能な指数スケーリング因子のN＋1＝64ワードを表すため、ワード当たり8ビットが要求される場合、他のパラメータを記憶して一意の遷移を記述するためには、7680ビットが残される。N＋1＝64の指数スケーリング因子を記述するワード当たりに8ビットが与えられ、前述したn1およびn2パラメータの各々について4ビットが与えられるとすれば、480の一意の遷移が可能になる。480の一意の遷移を可能にするリソース限定は、システムを31の離散的電力状態へ制約する。これらの電力状態は、対称的遷移について加算または減算する前述の交替演算を実行することによりメモリ要件を半分にすることを考慮して、式711の評価から引き出されるPを定義する天井関数に従って可能となる。
【００２５】
対照的に、本発明の最小計算集約的インプリメンテーション（a least computation-intensive implementation）は、どのような計算も要求せず、遷移中にシステムを制御する状態機械が、その時点で所望されるM掛ける（N＋1）の一意のスケールされたパルス幅の任意の1つを指し示すだけである。本発明のこの最小計算集約的アプリケーション（least compute-intensive application ）において、メモリ要件は、式305、または605、または608、または609の任意の1つにつき、指数的にスケールされたパルス期間のN＋1のインスタンスに相当するM個の遷移を伴う。再び、設計者は、M個の遷移の各1つについてのメモリ場所の総数をN＋1-n1へさらに減少してよい。各々のn1は、開発されている例示的システムの各々の可能な遷移に対して一意である。提示されたばかりの物理的例の場合、8192ビットのメモリを有し、例示的システムで遷移当たりN＋1＝64の6ビットワードを有する。これはM＝21の遷移を可能にし、システムを5つの離散的電力状態へ制約する。これらの状態は、評価式711から引き出されるPを定義する天井関数に従って可能となる。開発されている例示的システムへ適用される本発明は、より早い応答時間を有するだけでなく、設計は、外部的閉ループの先行技術応用極零マッチング手法よりも少ないメモリ要件および少ない計算負担を要望する。もちろん、メモリ集約的および計算集約的インプリメンテーションの双方から、前述された特徴の任意の組み合わせを選択的に実現してよく、本発明の範囲および思想の中に十分に留まり得る。
【００２６】
上記の例における6または8ビットワードの選択は、参照特許の例示的システムから派生する。この参照特許は25MHzシステムクロックを有し、パルス幅変調はこのクロックから1MHzスイッチング周波数で引き出される。遷移中にシステムを制御する状態機械が、25MHzシステムクロックの双方の端を使用してパルス幅変調分解能を改善するときでも、1MHzのスイッチング周波数について2％の精密度を提供するだけである。この数値は、計算集約の例において遷移関数のパラメータとして8ビットワードを使用して累積される誤差よりも大きい。システムに固有のこの低時間ベース精密度は、当業者が量子化誤差と呼ぶものをもたらす。本発明の範囲内のシステムの設計者は、ディザリング方法を包含する幾つかの汎用的方法を採用して、そのような量子化誤差を低減してよい。ディザリングは、短い期間中に2つ以上の隣接出力コードの間を交替することを伴う。これは、ディザリング方法なしに実現可能な通常の出力コードの間に存在する、より大きな精度の平均出力値を達成するためである。開発されている例示的システムの場合、遷移中にシステムを制御する状態機械が、パルス幅スケーリング因子のルックアップテーブル内であるシーケンスに遭遇し、このシーケンスについて現在の態様が1％よりも小さい精密度しか実際に達成できないとき、状態機械はこのシーケンス時間の行程中に幾つかの隣接パルス幅をディザリングして、精密度を改善してよい。ディザリングがこの例について精密度を向上する典型的なシーケンスが、式305、605、608、609によって記述可能な期間の中に存在する。例えば、時間t＝t0からt＝t0＋n1TSＷまでの期間、さらに指数スケーリング関数が設定値の80％近くで平坦になり始める期間、ならびに定常状態動作の間の期間である。このようにして、ディザリングはシステムのスケーリング関数メモリ要件を低減する他の利益も提供することができる。本発明の範囲内のシステムの設計者は、パルス幅｜ΔTSet（m）｜を変更するときにもディザリングを単純に利用し、臨界減衰応答とは実質的に異なる応答をもたらさない出力電流または電圧の変化に順応してよく、このようにして式302、305、601、および605〜609が記述する遷移関数の適用を要求しなくてもよい。ここで、ディザリングはシステムのスケーリング関数メモリ要件を低減する利益を再び提供することができる。開および閉ループ実行の双方において、ディザリングは、量子化誤差およびメモリ要件の低減とは別に、幾つかの追加の利点を提案する。定常状態動作において、ディザリングは、パルス幅変調の周波数スペクトルを、より広い帯域上で、より小さいピークの中へ分散し、システム全体からの電磁放出を減らす副次的利益を与える。閉ループシステムは、リミットサイクル振動として当業者に公知の現象に悩むかもしれない。この現象は、そのような制御システムで入力分解能に関して不十分な出力分解能によって引き起こされ、ディザリングはそのような出力を防止することができる。このようにして、本発明の範囲内の任意の態様は、前述された利益の任意のものを得るためディザリングを適用してよい。そのような利益の中には、システムメモリ要件の低減、電磁放出の低減、量子化誤差の低減または開ループシステム内のパルス幅変調分��能の向上、または閉ループシステム内のリミットサイクル振動の削除が含まれる。本明細書は、図22の後続記述における閉ループトポロジーでの本発明の例示的応用を検討する。
【００２７】
図8〜図21は、シミュレーション中に変動する物理パラメータからの結果を提供し、このようにして実際の実現可能システムにおける臨界減衰応答への「近さ」をさらに定義する。図8は、本発明の例示的態様について、電力状態の2つの遷移を含むシミュレーションからの時間領域応答プロット800を表す。図2および図4の応答プロット200および405でそれぞれ示されるように、図8の応答プロット800の垂直軸は、振幅の正規化設定値スケールを表示する。ここで図8〜図21の応答プロットの水平軸は、図2および図4のプロット200および405の水平軸とは異なる。異なる点として、図8〜図21のプロットの水平軸がマイクロ秒の時間単位をここで表示するのに対して、図2および図4の水平軸はTSＷスイッチング期間の整数倍を表示した。凡例802は、1.8ボルトの物理値を、この特定の例の正規化設定値へ付加する。水平カーソル805は、垂直カーソル804マイナス垂直カーソル803が線引きする期間に、応答曲線801が正規化設定値の2％内で上昇するように区切る。この特定の例示的遷移では、式、例えば、7に等しいパラメータn1およびゼロに等しいパラメータn2を有する式609によって記述可能であって、参照米国特許第6,940,189号で定義されるようなプラント構成要素値を駆動するパルスシーケンスが与えられるとすれば、0％から98％への設定値振幅上昇結果が、36.61マイクロ秒で生起した。実際に、オーバシュートの証拠を容易に見ることはできず、十分に1％より下である。プロット800で図示されるように、カーソル803および804を同じように操作すると、上昇時間の他の修飾子、例えば、スプレッドシート400のトップシート402のセルD15で計算されるように、10％から90％への設定値振幅上昇時間の習慣的計量を見出す。この計量は、このシミュレーションプロット800において、経験的に22.59マイクロ秒に等しいことが見出された。習慣的な10％から90％の設定値振幅上昇時間の、この経験的に見出された値は、トップシート402のセルD15で計算された22.8マイクロ秒の理論的臨界減衰上昇時間と一致する。例示的システムについて＋/−5％の調整許容誤差（regulation tolerance）を可能にする0％から95％への振幅上昇時間の他の等しく有用な測定値を考慮してよい。この時間は、ある大きさ｜ΔTSet（m）｜の遷移の開始後の経験的に証明された「電力良好」時間を表すことができる。この特定のシミュレートされた遷移は、31.59マイクロ秒の値を生じた。言い換えれば、この値は、遷移のスタートから「電力良好」までの32マイクロ秒よりも小さい。このようにして、TSＷ期間をカウントする単純な5ビットカウンタの出力は、この電力状態遷移が完了すると、開発されている例示的システムの残り部分へ「電力良好」信号を送信することができる。この範囲内の応答時間は、極零設計方法論を利用して実行される先行技術の典型的閉ループシステムよりも早いことを経験的に証明する。
【００２８】
図9は、時間領域応答曲線801の代替図900を表す。この図によって、水平カーソル901および905ならびに垂直カーソル903および904は、図8のプロット800で応答曲線801を生成した同じシミュレーションから、第2の例示的遷移の応答時間を測定する。ここで、凡例902は、1.5ボルトの物理値を第2の電力状態設定値へ付加し、水平カーソル901は第2の電力状態設定値の2％内へのアプローチを区切る。水平カーソル905および垂直カーソル903は、前の電力状態からの逸脱点を線引きする。垂直カーソル904マイナス垂直カーソル903は、24.48マイクロ秒の応答時間を生じる。この特定の例示的遷移において、式、例えば、4に等しいパラメータn1および2に等しいn2を有する式608によって記述可能であって、同じ前述の指定プラント構成要素を駆動するパルスシーケンスは、図8で測定された前の遷移と比較されたとき、n1の大きい値、およびn1の粗大な調節の上の微細なチューニングを提供するn2に対応する、より大きい大きさ｜ΔTSet（m）｜の、図6の関係式612をさらに表す。図6の関係式612の妥当性をさらに証明するため、図10は、水平カーソル805および1005ならびに垂直カーソル1003および1004を有する応答曲線1001のシミュレーションプロット1000を表す。再び、これらのカーソルは、等しい大きさ｜ΔTSet（m）｜の第2の遷移を測定するが、前の応答曲線801の第2の遷移の反対方向で測定する。第2の遷移のn1およびn2は、前のシミュレーションプロット900と全く同じ値であるが、このシミュレーションプロット1000は、物理値を再び1.8ボルトへ付加する凡例1002を有し、垂直カーソル1004マイナス1003は、23.22マイクロ秒の第2の電力状態設定値の2％内に到着する時間値を生じる。プロット1000のこの応答時間は、プロット900の応答時間に的確には等しくないが、近いように見える。等しくないのは、測定誤差、および各々の電力状態について一意のADEの代わりに固定ADEを使用することから起こる誤差に起因する。
【００２９】
図11は、時間領域プロット1100における応答曲線1101を顕示する。この図において、垂直カーソル1103および1104ならびに水平カーソル1105および1106は、前の3つの図面よりも小さい大きさ｜ΔTSet（m）｜の第2の遷移について、応答時間および振幅変化を線引きする。このプロット1100において、凡例1102は1.65ボルトの物理値を正規化設定値へ付加し、このようにして水平カーソル1106は1.5Vからカーソル1105への逸脱を線引きし、カーソル1105は1.65ボルトの設定値の2％内へのアプローチを線引きする。垂直カーソル1104マイナス1103は、17.99マイクロ秒に等しい応答時間を測定する。図12は、時間領域プロット1200における応答曲線1201を顕示する。この図において、垂直カーソル1203および1204ならびに水平カーソル1202および805は、前の4つの図よりも大きい大きさ｜ΔTSet（m）｜の第2の遷移について、応答時間および振幅変化を線引きする。この応答曲線1201の第2の遷移のn1およびn2値は、前の応答曲線801、901、1001、1101の時間領域プロット800、900、1000、1100と同じままである。前と同じように、水平カーソル805は凡例1202に従って1.8Vの設定値の2％内へのアプローチをマークするが、水平カーソル1205は1.2ボルトからの逸脱点を線引きする。ここで、垂直カーソル1204マイナス垂直カーソル1203は、設定値の2％内への遷移時間について27.41マイクロ秒の応答時間を生じる。このようにして、前述の応答曲線801、901、1001、1101、1201の全ては、開発されている例示的システムについて、1.2ボルトよりも大きい振幅の遷移について7に等しいn1および0.6ボルトよりも小さいか等しい遷移について4に等しいn1が、良好に働くことを表す。さらに、前述の応答曲線801、901、1001、1101、1201の全ては、本発明のパルス幅変調シーケンスが近臨界減衰ステップ応答を容易にし、任意の所与の遷移について振幅変化の量に応答時間を圧倒的に依存させることを明示する。
【００３０】
図13は図11と共通点がある。この共通点は、応答プロット1300および1100の双方の第2の遷移が、それぞれ等しい量の遷移を顕示することであるが、再び反対方向である。凡例1302は、凡例1102のように、第2の遷移の後に第2の電力状態について正規化設定値へ1.65ボルトの物理値を付加する。水平カーソル905および1305ならびに垂直カーソル1303および1304は、第2の電力状態設定値の2％内への応答曲線1301のアプローチの振幅および時間を仕切る。垂直カーソル1304マイナス垂直カーソル1303は、17.15マイクロ秒の応答時間値を生じる。この値は、再びプロット1100の応答時間から僅かに異なっている。この差は、この測定方法の精密度および各電力状態について一意のADEの代わりに固定ADEを使用して取得された誤差に起因するものと説明されてよい。このことは、プロット900と比較して僅かに異なるプロット1000の応答時間と同類である。例えば、本発明者は、1.65ボルトのVoutを使用する式602によって示唆される前述の方法に従うことによって固定ADEを見出した。全ての電力状態についてこの固定ADEを使用することは、開発されている例示的システムにおいて、1.5ボルトの設定値に対して＋0.33％の誤差、1.8ボルトの設定値に対して-0.34％の誤差、1.2ボルトの設定値に対して＋1.33％の誤差を引き起こす。このようにして、大きさ｜ΔTSet（m）｜は、式608〜611をプロット900およびプロット1000の第2の遷移へ適用するときに等しくなり、同様にプロット1100およびプロット1300で等しくなるが、全ての電力状態に対して固有の固定ADEを実用できるという便利な仮定は、異常がないと想定される等しい応答時間の中に、僅かな異常を引き起こすことができる。
【００３１】
図14および図15のプロット1400および1500は、図8〜図21の他のプロットとは異なる。異なる点は、プロット1400および1500の左側の垂直軸が、正規化設定値スケールの代わりにアンペアのスケールを表示する点である。凡例1402はプロット1400のために負荷電流プラス雑音電流の記述を応答曲線1401に割り当てることが、容易に識別されるであろう。プロット1500は凡例1504を有して、応答曲線1503のために同じことを行うが、凡例1502も、プロット1500の右側で正規化スケールを表示する軸へ、応答曲線1501のために典型的な物理値、この場合には1.65ボルトの物理値を付加する。このようにして、プロット1400および1500の双方は、パワーサプライの設計中に採用される安定性の習慣的テストとして、今では単に高周波および低周波雑音をそれぞれ加えられた影響のもとにある、プロット1300の同じシミュレートされる遷移について、開発されている例示的システムの応答曲線1401、1501、1503を描く。プロット1400は、10MHz、50ミリアンペア、50％デューティサイクル雑音を加えられた効果を表し、プロット1500は、10ＫHz、50ミリアンペア、50％デューティサイクル雑音を加えられた効果を表す。プロット1400において、雑音電流1401は包絡線を有し、この包絡線は電圧応答曲線の図を消し去るので、本明細書はここで電圧応答曲線を省略して、幾つかの書かれた統計値で置き換える。プロット1400で示されるような雑音1401を適用すると、電圧雑音は、プロット1400上の水平カーソルで取られた測定値によれば、50ミリボルトの最大振幅を決して超過しなかった。プロット1500は、このようにして水平カーソル1505および1506を使用することを示し、電圧応答曲線1501が理想設定値から正または負の方向に1.7％よりも小さく逸脱することを決定する。垂直カーソル1507および1508は、ピーク偏差が時間スケール上のどこで生起するかを仕切るだけである。
【００３２】
図16〜図21の残りの応答プロット1600、1700、1800、1900、2000、および2100は、開発されている現在のシステムの設計における設計者の推定とは異なる物理プラントおよび負荷パラメータ値の効果を表す。設計者は、図5のシミュレーションコードシート500で文書化されるようなコードの行501、502、519、520を手作業で変更することによって、シミュレーション中にプラントおよび負荷パラメータ値の偏差効果を容易に成就する。自動スクリプトプロセスが完遂できる徹底的なモンテカルロ解析の代わりに、本明細書は、開発されている例示的システムの設計で遭遇する可能性のある動作領域の特に効果的な部分集合を目立たせるであろう。この部分集合は、残りの応答プロットの中で見ることができる。最大の量の遷移は、近臨界減衰ステップ応答からの逸脱をもたらすパラメータ変動効果の可視性を向上するので、凡例1602、1702、1802、1902、2002、2102は、これまでの最大の量の物理値1.8ボルトを、残りの応答曲線1601、1701、1801、1901、2001、2101の正規化設定値へそれぞれ付加する。図16のプロット1600における応答曲線1601は、再び正規化設定値への第1の遷移を提示する。凡例1602は1.8ボルトの物理値を正規化設定値へ付加する。前と同じように、水平カーソル805は設定値の2％内へのアプローチを線引きし、それによって際立ったオーバシュート現象が生起したことが容易に分かる。シミュレーションコードシート500の行501のインダクタンス値および行502のキャパシタンス値の双方は、設計者が本発明のパルス幅変調シーケンスを適用した公称値を超えて10％だけ同時に増加している。そのような悪条件でも、オーバシュートの異常は、水平カーソル805の使用によって容易にされる測定値によれば、設定値を超えて1.6％よりも小さく拡大する。垂直カーソル1604マイナス垂直カーソル1603は、31.65マイクロ秒に等しい0％から98％の振幅上昇期間を仕切る。インダクタンス値およびキャパシタンス値の双方は、所与のパルス幅変調シーケンスについてそれらの公称値を超過したので、この応答曲線1601は不足駆動動作状態を描写すると考えてよい。もっとも、結果のオーバシュート現象は、この不足駆動原理を反直感的にする。1.6％だけのオーバシュートは、開発されている例示的システムの指定された調整に違反しないが、プラントインダクタンスおよびキャパシタンス値が公称値を10％だけ超過するような悪条件を与えられた近臨界減衰ステップ応答を回復する手法を、ここで本発明の明細書は開示する。n1変数への反復粗大調節およびn2の微細チューニングプロセスを介して、図17のプロット1700の応答曲線1701で示されるように、公称値の10％を超過するときのプラント構成要素のインダクタンスおよびキャパシタンスの補償に到達してよい。ここで、水平カーソル805は、1.7％よりも小さいアンダーシュートおよび事実上の非オーバシュートを線引きすることによって、応答1701が近臨界減衰規準を保持したことを検証する。カーソル1704マイナス1703は0％から98％までの振幅上昇時間を顕示するが、このことは、ここでは前の応答1601よりも遅い37.03マイクロ秒に等しい時間を有する不足駆動制御プラントの概念を確証する。それでも、0％から95％の振幅上昇時間は、補償された応答1701について32マイクロ秒よりも下に留まって、過剰プラント構成要素値の補��が必要であっても、同じ単純な前述の「電力良好」回路および出力信号の実行を可能にする。n1の値を8へ設定し、n2をマイナス1へ設定することは、近臨界減衰ステップ応答のこの回復を可能にした。そのとき、前の不足駆動応答1601は、n1が7に等しく、n2がゼロに等しいときに存在し、双方の応答1601および1701には、10％の超過プラント構成要素のインダクタンスおよびキャパシタンス値が存在した。これは、図6の関係式612の使用を例証し、ならびにn1およびn2値をそれぞれ粗大および微細にチューニングして、全く簡潔に近臨界減衰ステップ応答を成就または保持する原理を例証する。
【００３３】
図18のプロット1800を生成したシミュレーションは、変則的な応答曲線1801が生起したことを注目して理解できる条件を提示する。このシミュレーションにおいて、シミュレーションコードシート500の行501のインダクタンス値および行502のキャパシタンス値の双方は、設計者が本発明のパルス幅変調シーケンスを適用した公称値よりも10％下へ同時に減少した。これらの低い構成要素値がこれを過駆動条件として修飾すると仮定しても、再び、オーバシュートの異常は、水平カーソル805の使用によって容易にされた測定値によれば、設定値を超えて1.6％よりも小さく拡大する。最も顕著には、垂直カーソル1804マイナス垂直カーソル1803は、39.12マイクロ秒に等しい0％から98％の振幅上昇期間を仕切り、このようにして0％から95％の振幅上昇時間でも、34.52マイクロ秒で32マイクロ秒よりも小さいベンチマーク上昇時間を超過する。これは、前述の「電力良好」回路および出力信号の実行を許可する。前の不足駆動の場合と同じように、本発明はn1への粗大調節およびn2の微細チューニングを行うことによって過駆動の場合の補償を可能にする。この場合には、不足駆動プラントの前の場合と比較して、反対方向になるだけである。それを行う場合、n1を6に等しく設定し、n2を1に等しく設定することによって、設計は図19のシミュレーションプロット1900の応答1901を成就する。この補償の場合、垂直カーソル1904マイナス垂直カーソル1903は、ここで35.57マイクロ秒の0％から98％への上昇時間を生じ、30.75マイクロ秒の0％から95％への上昇時間を生じる。このことは、再び、公称プラント構成要素値よりも小さい値について補償する必要があっても、同じ単純な前述の「電力良好」回路および出力信号の実行を可能にする。参照特許第6,940,189号の出現以来、インダクタ用のモリブデンパーマロイ粉末「分散ギャップ」コアが市場に出回り、設計者は、本明細書で記述される電流範囲にわたって5％のインダクタンス許容誤差を保持するインダクタを入手できるようになった。加えて、本明細書で記載されるバイアス電圧にわたって10％内のキャパシタンス許容誤差を保持するＸ7Rセラミック材料が、費用効率的値段に到達した。先進的材料のこれら誘導性および容量性構成要素の双方は、摂氏0から70度の温度範囲にわたって動作しながら、これらの許容誤差を保持する。このようにして、本発明、およびプラント構成要素値の偏差を補償する本発明の能力、ならびに先進材料構成要素は、広範囲の応用を満たす。
【００３４】
本明細書は、ここで図20および図21へ転じて、原初の推定値から逸脱する負荷の場合を検討する。応答プロット2000および2100のそれぞれにおいて、25％大きい等価抵抗、および25％小さい等価抵抗が仮定される。そのような条件をシミュレートするため、設計者は、開発されている例示的システムについて、シミュレーションコードシート500の中で挿入された適切な抵抗値を有する行519をコメントにし、行520を非コメントにする。応答プロット2000は、過駆動プラント構成要素に起因する応答曲線2001を表示する。本発明によって提案される新規なアプローチが与えられると仮定すれば、シミュレーションプロット1800を補正した同じ補償手法を使用して、即ち、n1を低減し、n2を微細にチューニングすることによって、この過駆動状態を対処してもよい。制御プラントの計算集約的インプリメンテーションの場合、プロット2000で示されるように行き先電力状態のADE値を低減することも、そのような過駆動条件を十分に補償できる。それにもかかわらず、もし設計者が現在の条件を補償しないで残すならば、垂直カーソル2004マイナス垂直カーソル2003は30.13マイクロ秒の0％から98％への上昇時間を線引きし、水平カーソル805の配置はプロット2000の1.8％よりも小さいオーバシュートを検証する。これらの修飾メトリクスの双方は、電流負荷が、開発されている例示的システムの公称の80％であるにもかかわらず、指定された限度内に現れる。同様に、応答プロット2100は、定格電流の133％の負荷に起因して、不足駆動プラント構成要素からもたらされる応答曲線2101を表す。再び、制御プラントの計算集約的インプリメンテーションの場合、プロット2000で示されるように、電力状態についてADE値を増加することも、そのような不足駆動条件を十分に補償することができる。n1およびn2の調節は、応答曲線2101の外観を幾分改善するが、これだけでは過剰負荷電流に起因する物理スイッチング素子を介する損失を回復することはできず、それ故に、ADEの調節が所望の救済を可能にする。この救済がなければ、垂直カーソル2104マイナス2103は36マイクロ秒を超える上昇時間を表示し、それに対して水平カーソル805は97％の設定値振幅を証明できるにすぎない。
【００３５】
最後に、本明細書は、閉ループシステムにおける本発明の応用をさらに例証する。この場合、例示的参照米国特許第6,940,189号で紹介されたディジタルコアは、印加されたコア電圧にコアセル遅延データが正比例するとすれば、パルス幅に影響を与える。図22は、パルス幅変調コントローラ2200ならびにフィードバックブロック2215を含む閉ループ制御プラントのブロック図を表すが、本発明の例示的態様の中の実行に必要な誘導性、容量性、およびスイッチング素子を除外している。図22の中の幾つかの機能ブロックは、参照特許で記載されるブロックと重複しているが、本発明の明細書は、周囲に回路を追加し、これら機能ブロック内で補助的特徴を追加して、参照特許の範囲を超えてシステム全体を拡張している。発振器回路2214のクロック出力2212はカウンタ2206へ送り込まれる。カウンタ2206はデコーダ2208を介してパワーサプライスイッチング周波数FSＷおよびデューティサイクルを引き出し、Dフリップフロップ2211は信号2209および2210に応答して、出力2213を形成する。出力2213は、スイッチングトランジスタ406および407を駆動するゲート駆動器Vgdrvrへ送り込まれる。誘導性、容量性、およびスイッチングプラント構成要素、全ての電力状態および遷移における負荷電流を特性化し、その固定入力および出力供給電圧を知ることによって、パルス幅変調コントローラ2200は、様々な供給電流状態に対するパワーサプライデューティサイクルの値を保有してよい。パルス幅変調コントローラ2200は、デコード論理構成の中にあるかブロック2203Aによって描写されるレジスタまたはメモリ場所に記憶されたパワーサプライデューティサイクル値を保有してよく、電力状態ごとにパワーサプライ出力を正確に固定する。ブロック2203または2203Aは、遷移中にシステムを制御する前述の状態機械の一部または全部も含んでよい。デコーダ2208は、バス2207上の周波数分割クロックカウントを、現在の電力状態または遷移中のスケールされたパルス幅に対応するデューティサイクル値を表すバス2205上の値と比較し、正しい時間にパルス信号2209をアサートしてDフリップフロップ2211をリセットすることによって、正しい出力電圧またはステップ応答を獲得する。ブロック2203Aの出力バス2204と、デコーダ2208へ入るバス2205との間には、算術論理ユニット2203が存在する。算術論理ユニット2203は、バイナリパッド2201から入力されるオフセット値をもたらすバス2202の機能に関連する参照米国特許第6,940,189号に従った特殊目的を有する。本発明は、プラント構成要素または負荷電流の実際の値を過小評価するかまたは過大評価するようにブロック2203A内に記憶された値をこのオフセットの仮想的使用が補正する幾つかの代替の態様を提案する。一度経験的に検証されると、本発明はこれらのオフセット値を使用し、制御プラントの例示的計算集約的またはメモリ集約的態様のいずれかのために任意の前述した補償技術に従ってn1、n2、ADE、または｜ΔTSet（m）｜を調節することにより、任意のステップ応答または電力状態を補償することができる。このオフセット調整機構の僅かな狂いまたは省略、部分的もしくは完全な不実行が、本発明の範囲を超える実質的な逸脱を構成しないということは理解されたい。
【００３６】
これまで本発明の本明細書が開ループ動作トポロジーを検討した限りでは、追加の係数を算術論理ユニット2203へ提供するコアフィードバックブロック2215からのバス2222は、例示的システムのためにループを閉じることができる。構造的な図を考慮すると、これまで検討された全ての構成要素は、入力電圧源から電力を取り出さなければならないが、コアフィードバックブロック2215は、出力電圧源、言い換えれば、開発されている例示的システムの中のコア電圧から固有に電力を取り出して、フィードバックを精密に提供しなければならない。最初に、タイミング制御ブロック2216の中の位相ロックループは、発振器2214からクロック出力2212を取り、より高い周波数のディジタルクロック2217を生成する。ディジタルクロック2217は、遅延パルスコントローラ2219およびパルス幅変調コントローラ2200への遅延測定フリップフロップ2218を同期する。ディジタルクロック2217は、ディジタルコア内の示されない同期応用論理の残り部分へも送り込まれ、応用に応じてスピードを変動させてよく、開発されている例示的システム全体の電力状態に影響を与えてよい。遅延パルスコントローラ2219は出力2220を制御し、出力2220は、バッファ2221によって象徴される遅延連鎖を介して伝搬するパルスを提供する。なぜなら、タイミング制御ブロック2216は、信号2223を使用して、遅延測定フリップフロップ2218が遅延連鎖バッファ2221を標本化する的確な瞬間を決定するからである。このようにして、算術論理ユニット2203は、バス2222からベクトルを受け取る。このベクトルは遅延連鎖バッファ2221の数を表し、コントローラ出力2220からのパルスは、遅延連鎖バッファ2221を介して伝搬され、フリップフロップ2218によって測定される。バス2222上のこのベクトルは、任意の恣意的な形式で存在してよいので、算術論理ユニット2203は、このベクトルを復号して期待遅延値と比較する。この期待遅延値は、ディジタルコア内の同期応用論理の残り部分について安全動作範囲のマージンを保証する。システム設計者は、設計自動ツールによって与えられるように、ディジタルコア内の同期応用論理における最長遅延経路を決定し、次いで、この最大コア応用論理遅延経路の長さの約2倍プラス安全マージンのバッファ2221の遅延連鎖を複製することによって、この期待遅延値を見出してよい。本発明は、本明細書において、この伝搬時間係数ATPを、コア応用論理最大遅延経路期待値プラスマージンの数量によって、バッファ2221から発生するベクトルを割った比に等しく定義する。それ故に、コアブロック2215で描写されるような閉ループフィードバック経路については、係数ATPを式610の中の因数とすることによって、開発されている例示的システムの完全閉ループ制御トポロジーを実行してよい。即ち、式608または609を制御プラントの設計へ適用するとき、結果はTSet（p）≡AV（p）ADE（p）ATPTSＷとなる。
【００３７】
最後に、本明細書は本発明の用途を決まりきった様式で示しているが、これらの決まりきったプロセスを自動化する任意の態様が、本発明の範囲および思想からの逸脱を構成しないことに留意されたい。例えば、前述した時間領域チューニング；変数もしくは係数n1、n2、AV、ADE、ATP、TSＷの生成もしくは調整；これらに限定しないがVHDL、Verilog HDL、もしくはSystem Cなどの、制御プラントを定めるかもしくはモデル化するハードウェア記述言語の生成もしくは変更；パルス幅ディザリングの生成；またはプラント構成要素キャパシタンス、インダクタンス、スイッチング損失、負荷電流値にマージンをつけるなどの解析もしくはモンテカルロ解析を自動化する、任意のコンピュータプログラム、コンピュータスクリプト、表計算ソフト、シミュレーションツール、または他の自動設計ツールは、明らかに、本発明の範囲および思想からの実質的な逸脱を与えない。
【００３８】
本発明の以上の説明から、本明細書は、本発明の範囲から逸脱することなく本発明の概念を実施するのに用いる様々な技術を明示する。また、本明細書は特定の態様を特に参照して本発明を説明するが、当業者であれば分かるように、本発明の範囲および思想から逸脱することなく形態および細部に変更を施すことができる。本明細書は、あらゆる点で、態様を例示として与えており、限定的には与えていない。全ての当事者は、本明細書が、前述した特定の態様に本発明を限定しておらず、本発明の範囲から逸脱することなく多くの再配置、改良、省略、および置き換えを可能にする本発明の能力を主張していることを理解しなければならない。
【００３９】
以上のように、近臨界減衰ステップ応答を生成するパルス幅変調シーケンスを記載した。
【図１】
2010507355.tif 000009
【図２】
2010507355.tif 000010
【図３】
2010507355.tif 000011
【図４】
2010507355.tif 000012
【図５】
2010507355.tif 000013
【図６】
2010507355.tif 000014
【図７】
2010507355.tif 000015
【図８】
2010507355.tif 000016
【図９】
2010507355.tif 000017
【図１０】
2010507355.tif 000018
【図１１】
2010507355.tif 000019
【図１２】
2010507355.tif 000020
【図１３】
2010507355.tif 000021
【図１４】
2010507355.tif 000022
【図１５】
2010507355.tif 000023
【図１６】
2010507355.tif 000024
【図１７】
2010507355.tif 000025
【図１８】
2010507355.tif 000026
【図１９】
2010507355.tif 000027
【図２０】
2010507355.tif 000028
【図２１】
2010507355.tif 000029
【図２２】
2010507355.tif 000030
【手続補正書】
【提出日】平成21年6月15日(2009.6.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パルス幅変調パワーサプライのスイッチング素子を制御して、前もって決定されたパルスシーケンスを回路へ出力するように構成されたコントローラであって、前もって決定されたパルスシーケンスが、前もって決定されスケール（scale）されたパルス幅を有するパルスを包含し、パルス幅がそれぞれ、回路の既定のモデルに基づいて、前もって決定された状態遷移のために実質的臨界減衰ステップ応答を総体的に回路内で提供するように決定され、既定のモデルがインダクタンス、キャパシタンス、負荷、および電力スイッチング特性の等価の素子を少なくとも包含する、コントローラ
を含む、パルス幅変調制御スキームにおいて実質的臨界減衰ステップ応答を回路中で提供するための制御システム。
【請求項２】
前もって決定されたパルスシーケンスのパルスのスケールされたパルス幅が、時間領域臨界減衰ステップ応答関数項を含む状態遷移駆動関数に従って決定される、請求項1記載の制御システム。
【請求項３】
時間領域臨界減衰ステップ応答関数項の係数が、既定のモデルの素子に基づいて決定される、請求項2記載の制御システム。
【請求項４】
コントローラが、環境条件に基づいて状態遷移駆動関数の係数を調節するように構成される、請求項2記載の制御システム。
【請求項５】
既定のモデルが非理想回路素子を含み、かつ状態遷移駆動関数が、回路素子内の非理想物理的挙動からの電力損失によって引き起こされる動的誤差を補償する係数を含む、請求項2記載の制御システム。
【請求項６】
コントローラが、パルス幅変調パワーサプライのスイッチング素子を制御して、ディザリングされスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力するように構成され、理想的に決定されスケールされたパルス幅を有する前もって決定されたパルスシーケンスの一連のパルスが、理想的に決定されスケールされたパルス幅よりも大きいスケールされたパルス幅を有するパルスと、理想的に決定されスケールされたパルス幅よりも小さいスケールされたパルス幅を有するパルスとを交替させることによって近似される、請求項1記載の制御システム。
【請求項７】
コントローラが、既定のモデルの素子を表すデータと、回路の対応する素子を表すデータとに基づいて、状態遷移駆動関数の補償された係数を決定するように構成された回路を含む、請求項2記載の制御システム。
【請求項８】
状態遷移駆動関数が、係数を有する初期化項をさらに含み、該係数によって、コントローラが、パルス幅変調パワーサプライのスイッチング素子を制御して、前もって決定された状態遷移のためにパルス幅の最終定常状態設定値に基づく同じ固定値に従って、前もって決定された初期化パルスシーケンスの各パルスのパルス幅をスケールする、請求項2記載の制御システム。
【請求項９】
コントローラが、パルス幅変調パワーサプライのスイッチング素子を制御して、
2010507355.tif 000031
を含む継続時間関数に従って決定されるスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力するように構成され、
式中、ω0が、モデル回路の秒当たりラジアンの共振周波数であり、
tが、前もって決定された状態遷移の開始後の秒の時間であり、かつ
eが、自然対数の数学的基底に等しい定数である、
請求項2記載の制御システム。
【請求項１０】
コントローラが、パルス幅変調パワーサプライのスイッチング素子を制御して、
2010507355.tif 000032
を含む離散的時間関数に従って決定されるスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力するように構成され、
式中、ω0が、モデル回路の秒当たりラジアンの共振周波数であり、
nが、前もって決定された状態遷移の開始でスタートしてパルスをカウントする時間の離散示数であり、
n2が、既定のモデル回路の前記等価の素子の応答を微細にチューニングするための離散的変数であり、
Tswが、電力スイッチング特性に従った秒のスイッチング期間の時間であり、かつ
eが、自然対数の数学的基底に等しい定数である、
請求項2記載の制御システム。
【請求項１１】
コントローラが、パルス幅変調パワーサプライのスイッチング素子を制御して、離散的時間関数：
2010507355.tif 000033
に従って決定されるスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力するように構成され、
式中、xm（t）が、示数mによって一意的に同定される前もって決定された状態遷移のために、前もって決定されたパルスシーケンスの間に回路へ出力されるパルスを定義する時間領域関数であり、
Vswが、回路へ入力される前もって決定されたパルスシーケンスのパルスの振幅であり、
nが、前もって決定された状態遷移の開始でスタートしてパルスをカウントする時間の離散的示数であり、
Nが、制御システムの所望される精密度内への前もって決定された状態遷移のために最終定常状態設定値に到達した、前もって決定されたパルスシーケンスのパルス幅と一致するパルスの数の実用的上限であり、
u（t）が、単位ステップ関数を表す数学的技巧であり、
tが、秒の時間であり、
t0が、前もって決定された状態遷移の開始に対応する時間の恣意的瞬間を指定し、
n1が、前もって決定された状態遷移の開始でスタートするパルスの数を示す離散的変数であり、ここで、前もって決定されたパルスシーケンスのパルスが、前もって決定された状態遷移のために最終定常状態設定値へ設定されて、回路内で明白な実質的臨界減衰ステップ応答を開始するための正確な電力量を提供し、
Tswが、電力スイッチング特性に従った秒のスイッチング期間の時間であり、
TSet（p）が、示数pによって一意的に同定される既定のシステム電力状態のための定常状態設定値の間のパルス幅であり、
ΔTSet（m）が、示数pによって一意的に同定される前もって決定されたシステム電力から、示数p＋1によって一意的に同定される前もって決定されたシステム電力状態への、示数mによって一意的に同定される前もって決定された状態遷移の間のパルス幅の変化であって、ΔTSet（m）＝TSet（p＋1）-TSet（p）となり、
ω0が、モデル回路の秒当たりラジアンの共振周波数であり、
n2が、既定のモデル回路の前記等価の素子の応答を微細にチューニングするための離散的変数であり、かつ
eが、自然対数の数学的基底に等しい定数である、
請求項2記載の制御システム。
【請求項１２】
係数ΔTSet（m）を絶対値として記憶するように構成されたメモリまたは論理をさらに含む制御システムであって、コントローラが、パルス幅変調パワーサプライのスイッチング素子を制御して、離散的時間関数に従ってそれぞれ決定されるスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力し、係数ΔTSet（m）の絶対値を加算または減算することによって回路の前もって決定された状態遷移のために実質的臨界減衰ステップ応答を回路中で可逆的に提供するように構成される、請求項10記載の制御システム。
【請求項１３】
回路のモデルを定義する工程であって、該モデルがインダクタンス、キャパシタンス、負荷、および電力スイッチング特性の等価の素子を少なくとも包含する、工程と、
前もって決定されたパルスシーケンスを回路へ出力するためにパルス幅変調パワーサプライのスイッチング素子を制御する工程であって、前もって決定されたパルスシーケンスが、前もって決定されスケールされたパルス幅を有するパルスを包含し、該パルス幅が、回路の既定のモデルに基づく回路の前もって決定された状態遷移のために実質的臨界減衰ステップ応答を回路中で総体的に提供するようにそれぞれ決定される、工程と
を含む、パルス幅変調制御スキームにおいて実質的臨界減衰ステップ応答を回路へ提供するための方法。
【請求項１４】
パルス幅変調パワーサプライのスイッチング素子を制御する工程が、時間領域臨界減衰ステップ応答関数項を含む状態遷移駆動関数に従って、前もって決定されたパルスシーケンスのパルスのスケールされたパルス幅をそれぞれ決定することを含む、請求項13記載の方法。
【請求項１５】
既定のモデルの素子に基づいて時間領域臨界減衰ステップ応答関数項の係数を決定する工程をさらに含む、請求項14記載の方法。
【請求項１６】
係数を決定する工程が、環境条件に基づいて係数を調節することを包含する、請求項15記載の方法。
【請求項１７】
回路のモデルを定義する工程が、非理想回路素子を包含し、かつ状態遷移駆動関数が、回路素子の中の非理想物理的挙動からの電力損失によって引き起こされる動的誤差を補償する係数を含む、請求項14記載の方法。
【請求項１８】
パルス幅変調パワーサプライのスイッチング素子を制御する工程が、パルス幅変調パワーサプライのスイッチング素子を制御して、ディザリングされスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力することを含み、理想的に決定されスケールされたパルス幅を有する前もって決定されたパルスシーケンスの一連のパルスが、理想的に決定されスケールされたパルス幅よりも大きいスケールされたパルス幅を有するパルスと、理想的に決定されスケールされたパルス幅よりも小さいスケールされたパルス幅を有するパルスとを交替させることによって近似される、請求項13記載の方法。
【請求項１９】
パルス幅変調パワーサプライのスイッチング素子を制御する工程が、既定のモデルの素子を表すデータと、回路の対応する素子を表すデータとに基づいて、状態遷移駆動関数の補償される係数を決定することを含む、請求項14記載の方法。
【請求項２０】
スイッチング素子を制御する工程が、状態遷移駆動関数に従ってスイッチング素子を制御することをさらに含み、状態遷移駆動関数が、パルス幅変調パワーサプライのスイッチング素子を制御して、前もって決定された状態遷移のためにパルス幅の最終定常状態設定値に基づく同じ固定値に従って、前もって決定された初期化パルスシーケンスの各パルスのパルス幅をスケールするための係数を有する初期化項を含む、請求項14記載の方法。
【請求項２１】
パルス幅変調パワーサプライのスイッチング素子を制御する工程が、パルス幅変調パワーサプライのスイッチング素子を制御して、
2010507355.tif 000034
を含む継続時間関数に従って決定されるスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力することを含み、
式中、ω0が、モデル回路の秒当たりラジアンの共振周波数であり、
tが、前もって決定された状態遷移の開始後の秒の時間であり、かつ
eが、自然対数の数学的基底に等しい定数である、
請求項14記載の方法。
【請求項２２】
パルス幅変調パワーサプライのスイッチング素子を制御する工程が、パルス幅変調パワーサプライのスイッチング素子を制御して、
2010507355.tif 000035
を含む離散的時間関数に従って決定されるスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力することを含み、
式中、ω0が、モデル回路の秒当たりラジアンの共振周波数であり、
nが、前もって決定された状態遷移の開始でスタートしてパルスをカウントする時間の離散的示数であり、
n2が、既定のモデル回路の前記等価の素子の応答を微細にチューニングするための離散的変数であり、
Tswが、電力スイッチング特性に従った秒のスイッチング期間の時間であり、かつ
eが、自然対数の数学的基底に等しい定数である、
請求項14記載の方法。
【請求項２３】
パルス幅変調パワーサプライのスイッチング素子を制御する工程が、パルス幅変調パワーサプライのスイッチング素子を制御して、離散的時間関数：
2010507355.tif 000036
に従って決定されるスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力することを含み、
式中、xm（t）が、示数mによって一意的に同定される前もって決定された状態遷移のための前もって決定されたパルスシーケンスの間に回路へ出力されるパルスを定義する時間領域関数であり、
Vswが、回路へ入力される前もって決定されたパルスシーケンスのパルスの振幅であり、
nが、前もって決定された状態遷移の開始でスタートしてパルスをカウントする時間の離散的示数であり、
Nが、制御システムの所望される精密度内への前もって決定された状態遷移のために最終定常状態設定値へ到達した、前もって決定されたパルスシーケンスのパルス幅と一致するパルスの数の実用的上限であり、
u（t）が、単位ステップ関数を表す数学的技巧であり、
tが、秒の時間であり、
t0が、前もって決定された状態遷移の開始に対応する時間の恣意的瞬間を指定し、
n1が、前もって決定された状態遷移の開始でスタートするパルスの数を示す離散的変数であり、ここで、前もって決定されたパルスシーケンスのパルスが、前もって決定された状態遷移のために最終定常状態設定値へ設定されて、回路内で明白な実質的臨界減衰ステップ応答を開始するための正確な電力量を提供し、
Tswが、電力スイッチング特性に従った秒のスイッチング期間の時間であり、
TSet（p）が、示数pによって一意的に同定される既定のシステム電力状態のための定常状態設定値の間のパルス幅であり、
ΔTSet（m）が、示数pによって一意的に同定される前もって決定されたシステム電力状態から、示数p＋1によって一意的に同定される前もって決定されたシステム電力状態への、示数mによって一意的に同定される前もって決定された状態遷移の間のパルス幅の変化であって、ΔTSet（m）＝TSet（p＋1）-TSet（p）となり、
ω0が、モデル回路の秒当たりラジアンの共振周波数であり、
n2が、既定のモデル回路の前記等価の素子の応答を微細にチューニングするための離散的変数であり、かつ
eが、自然対数の数学的基底に等しい定数である、
請求項14記載の方法。
【請求項２４】
係数ΔTSet（m）を絶対値としてメモリまたは論理の中に記憶する工程をさらに含む方法であって、パルス幅変調パワーサプライのスイッチング素子を制御する工程が、パルス幅変調パワーサプライのスイッチング素子を制御して、離散的時間関数に従ってそれぞれ決定されるスケールされたパルス幅を有するパルスを包含する前もって決定されたパルスシーケンスを出力し、係数ΔTSet（m）の絶対値を加算または減算することによって、回路の前もって決定された状態遷移のために実質的臨界減衰ステップ応答を回路内で可逆的に提供することを含む、請求項23記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
加えて、本発明は例示的システムへの応用に限定されない。本発明は、数学的にパルス制御に類似し且つ近臨界減衰ステップ応答を必要とする任意の二次または更に高次のシステムの制御に適用されてもよい。パルス開ループ制御の数学的アナログ下の任意の電気的、機械的、または電気機械的なシステムは、特に本発明の利益を享受でき、それにより、本発明を伴わなければ、開ループ制御が特性的に不足減衰ステップ応答をもたらす可能性があり、したがって、そのようなトポロジーが望ましくないものとなり、且つ費用便益およびそのような開ループトポロジーの実行の容易性が実現不可能になる。理想応答時間へどれほど近いかおよびどれほど多量のオーバシュートにシステムが持ちこたえられるか、すなわち制御システムの負荷レギュレーション仕様に応じて±25％の許容誤差を伴って、システムの負荷のかなり正確な概算値および±10％許容誤差の制御プラント構成要素値の使用の設計要件のみを位置付ける。
[請求項１０１]
パルス幅変調電力スキームにおいて電力を提供するように構成されたパルス幅変調パワーサプライと、
電力回路およびシステム回路の既定のモデルに基づいて実質的臨界減衰ステップ応答を提供するように構成された制御モジュールと
を含む、パルス幅変調制御スキームにおいて実質的臨界減衰ステップ応答を回路へ提供する制御システム。
[請求項１０２]
ステップ応答が、回路フィードバックループを必要とすることなく提供される、請求項101記載の制御システム。
[請求項１０３]
制御モジュールが、事前ステップ応答電力レベルおよび事後ステップ応答所望電力レベルに基づいて実質的臨界減衰ステップ応答を提供するようにさらに構成される、請求項101記載の制御システム。
[請求項１０４]
制御モジュールが、既定のモデルに基づいて決定された係数に基づいてステップ応答を提供する、請求項101記載の制御システム。
[請求項１０５]
ステップ応答のパルスの幅が、係数に基づいて決定される、請求項104記載の制御システム。
[請求項１０６]
既定のモデルに基づいて係数を決定するように構成されたコンピュータプログラムをさらに含む、請求項104記載の制御システム。
[請求項１０７]
実際の環境条件に基づいて係数を調節するように構成されたコンピュータプログラムをさらに含む、請求項104記載の制御システム。
[請求項１０８]
電力回路が、電源、インダクタ、抵抗器、およびキャパシタを含む、請求項101記載の制御システム。
[請求項１０９]
前もって決定されたモデルが理想的な回路素子を含む、請求項101記載の制御システム。
[請求項１１０]
前もって決定されたモデルが非理想的な回路素子を含む、請求項101記載の制御システム。
[請求項１１１]
制御モジュールが、ステップ応答を交替して正確な電力レベルを提供するようにさらに構成される、請求項101記載の制御システム。
[請求項１１２]
電源のモデルを定義する工程；
電力を提供されるべき回路のモデルを定義する工程；
開ループパルス幅変調制御スキームで使用されるように構成された複数のステップ応答係数を、前記モデルに基づいて前もって決定する工程；
前もって決定された係数を使用して電源を制御し、実質的臨界減衰ステップ応答を回路へ提供する工程
を含む、開ループパルス幅変調制御スキームにおいて実質的臨界減衰ステップ応答を回路へ提供するために電源を駆動する方法。
[請求項１１３]
前もって決定された係数を使用して電源を制御し、実質的臨界減衰ステップ応答を回路へ提供する工程が、前もって決定された係数を使用して電源を制御し、回路からのフィードバックを必要とすることなく実質的臨界減衰ステップ応答を回路へ提供することをさらに含む、請求項112記載の方法。
[請求項１１４]
複数の係数を前もって決定する工程が、所望のステップ応答について複数の係数を前もって決定することをさらに含む、請求項112記載の方法。
[請求項１１５]
前もって決定された係数を使用する工程が、所望のステップ応答に基づいて前もって決定された係数の部分集合を使用することをさらに含む、請求項112記載の方法。
[請求項１１６]
電源および回路のモデルを定義する工程が、電源および回路の非理想モデルを定義することをさらに含む、請求項112記載の方法。
[請求項１１７]
電源および回路のモデルを定義する工程が、電源および回路の理想モデルを定義することをさらに含む、請求項112記載の方法。
[請求項１１８]
実際の環境条件に基づいて係数を補償する工程をさらに含む、請求項112記載の方法。
[請求項１１９]
モデルに基づいて複数の係数を前もって決定する工程が、自動化プロセスを使用して複数の係数を前もって決定することを含む、請求項112記載の方法。
[請求項１２０]
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、インダクタンスおよびキャパシタンスについて与えられた時間領域臨界減衰ステップ応答関数によってパルス幅をスケールする（scaling）規定のシーケンスで、システム状態の遷移中に出力パルスの幅を変動させる、制御システム。
[請求項１２１]
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、規定のシーケンスでシステム状態の遷移中に出力パルスの幅を変動させ、規定のシーケンスが、先ず定常状態設定値でパルスを出力して、第1の制御手段の中で近臨界減衰ステップ応答を開始する正確な電力量を提供し、次いでインダクタンスおよびキャパシタンスについて与えられた時間領域臨界減衰ステップ応答関数によってパルス幅をスケールする、制御システム。
[請求項１２２]
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、公式AV0（1-（1＋ω0t）e-ω0t）によってパルス幅をスケールする規定のシーケンスで、システム状態の遷移中に出力パルスの幅を変動させ、
AV0が、制御システムの状態遷移の後の第1の制御手段の定常状態利得であり、
ω0が、第1の制御手段の秒当たりラジアンの共振周波数であり、
tが、状態遷移の開始後の秒の時間であり、
eが、自然対数の数学的基底に等しい定数である、制御システム。
[請求項１２３]
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、公式：
2010507355.tif 000037
によってパルス幅をスケールする規定のシーケンスで、システム状態の遷移中に出力パルスの幅を変動させ、
ω0が、第1の制御手段の秒当たりラジアンの共振周波数であり、
nが、状態遷移の開始でスタートしてスイッチング期間をカウントする離散的時間示数であり、
n2が、第1の制御手段の応答を状態遷移へ微細にチューニングするための離散的変数であり、
TSＷが、パルス幅変調手段のスイッチング期間の秒時間であり、
eが、自然対数の数学的基底に等しい定数である、制御システム。
[請求項１２４]
インダクタンス、キャパシタンス、および電力スイッチング能力を有する、または有するのと等価な素子を含む第1の制御手段と、
パルス幅変調出力手段を含む第2の制御手段と、
を含む制御システムであって、
パルス幅変調手段が、関数：
2010507355.tif 000038
によって記述可能な規定のシーケンスで、システム状態の遷移中に出力パルスの幅を変動させ、
xm（t）が、システム状態の遷移中にパルス幅変調手段から出力されるパルスを記述する時間領域関数であり、システム状態の遷移が指数mによって一意的に同定され、
VSＷが、電力が第1の制御手段のスイッチング素子を横切った物理的場所でのパルスの振幅であり、
nが、状態遷移の開始と一致するゼロの値からスタートしてスイッチング期間をカウントする離散的時間示数であり、
Nが、パルス幅変調手段の精密度の中で所望の設定値へ到達したパルスの幅と一致するスイッチング期間の実用的上限であり、
u（t）が、当業者には単位階段関数として公知の数学的技巧であり、
tが、秒時間であり、
t0が、システム状態の遷移が開始する恣意的瞬間を指定し、
n1が、状態遷移の開始からスタートするスイッチング期間の数を示す離散的変数であり、ここでパルスが、第1の制御手段で明白な近臨界減衰ステップ応答を開始する正確な電流量を提供する手段として最終値を最初に仮定し、
TSＷが、パルス幅変調手段のスイッチング期間の秒時間であり、
TSet（p）が、示数pによって一意的に同定されるシステム電力状態について所望の定常状態設定値の間のパルス幅の期間であり、
TSet（m）が、示数pによって一意的に同定されるシステム電力状態から示数p＋1によって一意的に同定されるシステム電力状態への、示数mによって一意的に同定されるシステム状態遷移の間のパルス幅の期間における変化であり、そのためTSet（m）がTSet（p＋1）マイナスTSet（p）に等しくなり、
ω0が、第1の制御手段の秒当たりラジアンの共振周波数を表し、
n2が、状態遷移の間に第1の制御手段のステップ応答を微細にチューニングするための離散的変数であり、かつ
eが、自然対数の数学的基底に等しい定数である、制御システム。
[請求項１２５]
パルス幅変調手段が閉ループトポロジーを含み、閉ループトポロジーについてのTSet（p）が、関数：TSet（p）≡AV（p）ADE（p）ATPTSＷによって与えられる様々な利得係数を含み、AV（p）が、示数pによって一意的に同定される各々のシステム電力状態について第1の制御手段を介する電力の非損失を仮定する理想的定常状態利得を表す係数であり、ADE（p）が、示数pによって一意的に同定される各々のシステム電力状態についてスイッチング素子における非理想物理的挙動からの電力損失によって引き起こされる動的誤差を補償する係数であり、かつATPが、制御システムが半導体コアへの電力を制御するために応用された場合の、論理遅延連鎖（logic delay chain）を介する予期される最悪の伝播遅延と安全マージンとに対する、論理遅延連鎖を介する実際の伝搬遅延の比を含む係数である、請求項124記載の制御システム。
[請求項１２６]
パルス幅変調手段が、設計推定値からの実際の負荷偏差を補償するため、n1またはn2を変動させる手段を含む、請求項124記載の制御システム。
[請求項１２７]
パルス幅変調手段が、第1の制御手段の中の前記任意の素子の値の設計推定値と比較した、第1の制御手段の中の前記任意の素子の実際の値の偏差を補償するため、n1またはn2を変動させる手段を含む、請求項124記載の制御システム。
[請求項１２８]
パルス幅変調手段が、パルス幅変調手段の中で通常の出力パルス幅の間に存在する、より高い精度の平均出力パルス幅を達成するため、短い期間で2つまたはそれ以上の隣接する出力パルスを交替する手段を含む、請求項124記載の制御システム。
[請求項１２９]
パルス幅変動項：
2010507355.tif 000039
が、メモリまたは論理構成の場所を占め、場所の総数がN＋1-n1（min）に等しく、n1（min）が全ての可能な状態遷移に対するn1の最低値であり、かつ各々の場所が、各々のTSＷ期間について評価されたパルス幅変動項の値を保有する、請求項124記載の制御システム。
[請求項１３０]
TSet（m）が大きさ｜TSet（m）｜としてメモリまたは論理構成を占め、パルス幅変調手段が、パルス幅期間中に等しい変化の大きさのそのような対称的状態遷移について、メモリまたは論理要件を低減する手段として大きさ｜TSet（m）｜を加算または減算のいずれかをする、請求項124記載の制御システム。
[請求項１３１]
少なくとも1つの大きさ｜TSett（m）｜およびn1およびn2が、メモリ場所または論理構成を占め、少なくとも1つの大きさ｜TSett（m）｜およびn1およびn2の各々が、1つまたは複数の状態遷移についてパルス幅変調手段から出力される示数mによって一意的に同定される少なくとも1つのxm（t）関数へ適用される、請求項130記載の制御システム。
[請求項１３２]
第1の制御手段が開ループトポロジーを含み、開ループトポロジーについてのTSet（p）が、関数：TSet（p）≡AV（p）ADE（p）TSＷによって与えられる様々な利得係数を含み、AV（p）が、指数pによって一意的に同定される各々のシステム電力状態について第1の制御手段を介する電力の非損失を仮定する理想定常状態利得を表す係数であり、かつADE（p）が、示数pによって一意的に同定される各々のシステム電力状態についてスイッチング素子における非理想物理的挙動からの電力損失によって引き起こされる動的誤差を補償する係数である、請求項124記載の制御システム。
[請求項１３３]
請求項132記載の制御システムの設計および解析を自動化する手段を有するコンピュータプログラム。
[請求項１３４]
請求項132記載の制御システムの素子、または離散的変数、または係数の選択を自動化する手段を有するコンピュータプログラム。
[請求項１３５]
パルス幅変調手段が、設計推定値からの実際の負荷偏差を補償するため、n1またはn2またはADE（p）を変動させる手段を含む、請求項132記載の制御システム。
[請求項１３６]
請求項135記載の制御システムの離散的変数または係数の変動を自動化する手段を有するコンピュータプログラム。
[請求項１３７]
パルス幅変調手段が、第1の制御手段の中の前記任意の素子の値の設計推定値と比較した、第1の制御手段の中の前記素子の実際の値における偏差を補償するため、n1またはn2またはADE（p）を変動させる手段を含む、請求項132記載の制御システム。
[請求項１３８]
請求項137記載の制御システムの離散的変数または係数の変動を自動化する手段を有するコンピュータプログラム。
[請求項１３９]
請求項135記載の制御システムの素子、または離散的変数、または係数の選択を自動化する手段を有するコンピュータプログラム。
[請求項１４０]
請求項137記載の制御システムの設計および解析を自動化する手段を有するコンピュータプログラム。
【国際調査報告】
2010507355.tif 000040
2010507355.tif 000041
2010507355.tif 000042
2010507355.tif 000043
2010507355.tif 000044