(57)【要約】ＡＣ電源の電圧電流間の位相角を補正する能動位相角補正回路が、位相角を検出して、位相角がゼロ近くの所望のレベルになるまでＡＣ電源に無効負荷と抵抗負荷をかけ、次いで、この負荷を維持する又は増加調節することによって、ＡＣ主電源の容量性負荷を変えて位相角をほぼゼロに減らす。適用される負荷は、主電源の周波数よりかなり大きい率で連続的に切換えられても良い。【選択図】図１
2010518477.tif 000002
【特許請求の範囲】
【請求項１】
ＡＣ電源の電圧電流間の位相差を検出する位相角検出回路と、ピークカウントが、検出した一般的な位相角の関数であるカウンタ回路と、切換可能なリアクタンスバンクとを具えるＡＣ電源の位相角補正回路において、前記バンクのリアクタンスの少なくともいくつかが、前記カウンタが到達する最大カウントに基づいて前記電源に接続可能であることを特徴とする位相角補正回路。
【請求項２】
請求項１に記載の位相角補正回路において、前記リアクタンスがスイッチによって前記電源に接続され、当該スイッチの接続が前記カウンタ出力から開始することを特徴とする位相角補正回路。
【請求項３】
請求項１に記載の位相角補正回路において、前記リアクタンスが、位相角の変化に拘わらず、少なくとも一の設定時間、接続されたままであることを特徴とする位相角補正回路。
【請求項４】
請求項１に記載の位相角補正回路において、前記カウンタ回路が自励発振器によってクロック制御されることを特徴とする位相角補正回路。
【請求項５】
請求項１に記載の位相角補正回路において、前記最大カウントに達すると、リアクタンスがＡＣ負荷に接続される、あるいは１又はそれ以上のリアクタンスが既に接続されている場合、追加のリアクタンスが接続されることを特徴とする位相角補正回路。
【請求項６】
請求項１に記載の位相角補正回路において、前記リアクタンスが等価であることを特徴とする位相角補正回路。
【請求項７】
請求項１に記載の位相角補正回路において、各リアクタンスが抵抗に接続していることを特徴とする位相角補正回路。
【請求項８】
請求項７に記載の位相角補正回路において、前記抵抗が前記リアクタンスと並列であることを特徴とする位相角補正回路。
【請求項９】
請求項７に記載の位相角補正回路において、前記リアクタンスが静電容量であることを特徴とする位相角補正回路。
【請求項１０】
請求項９に記載の位相角補正回路において、抵抗／静電容量の各組合せが、同一のＲＣ時定数を有することを特徴とする位相角補正回路。
【請求項１１】
請求項１に記載の位相角補正回路において、前記リアクタンスが二値の段階値であり、位相角の補正に必要な値になるまで無効値シーケンスに接続されることを特徴とする位相角補正回路。
【請求項１２】
請求項１に記載の位相角補正回路において、前記位相角が減少すると、リアクタンスが順に切断されることを特徴とする位相角補正回路。
【請求項１３】
供給電圧と供給電流の間の瞬間位相角を監視するステップと、交流電流サイクルにつき１サイクルの少なくとも一部の間、複数の補償回路の１又はそれ以上を主電源に接続するステップ及び切断するステップと、前記監視された位相角に応じて前記接続する補償回路を変えるステップとによることを特徴とする交流の主電源の位相角を補正する方法。
【請求項１４】
供給電流と供給電圧の間の瞬間位相角を監視するステップと、少なくともいくつかの位相角補償成分を前記位相角が遅れている主電源に接続するステップと、供給電流と供給電圧の間の瞬間位相角を繰り返し監視するステップとによって、交流主電源の電圧電流間の位相角を補正する方法であって、前記位相角に遅れが検出されたときに、接続する補償を増加し、前記位相角に進みが検出されたときは、全ての補償を除去することを特徴とする方法。
【請求項１５】
請求項１４に記載の位相角補正回路において、前記補償成分が既知のシーケンスで接続されており、遅れのある位相角について補償を増加することを特徴とする位相角補正回路。
【請求項１６】
請求項１４に記載の位相角補正回路において、前記シーケンスが、一の補償成分回路について前記交流主電源の１サイクルよりかなり短い、基本接続期間を有することを特徴とする位相角補正回路。
【請求項１７】
請求項１６に記載の位相角補正回路において、前記シーケンスの基本接続期間が、前記交流主電源の１サイクル期間の１０分の１より短いことを特徴とする位相角補正回路。
【請求項１８】
請求項１６に記載の位相角補正回路において、前記シーケンスの接続期間が規則的であり、前記交流主電源の周波数より少なくとも２桁大きいベース周波数を形成することを特徴とする位相角補正回路。
【請求項１９】
請求項１８に記載の位相角補正回路において、前記接続／切断比がほぼ１／１であることを特徴とする位相角補正回路。
【請求項２０】
請求項１４に記載の位相角補正回路において、補償成分がコンデンサと抵抗器の並列の組合せであることを特徴とする位相角補正回路。
【請求項２１】
請求項２０に記載の位相角補正回路において、前記コンデンサのマイクロファラッド値を乗じた前記抵抗器のメグオーム値が、全ての補償回路で実質的に一定であることを特徴とする位相角補正回路。
【請求項２２】
請求項１５に記載の位相角補正回路において、補償回路のリアクタンスの値が、あるシーケンスにおける次の補償回路の２分の１又は２倍であることを特徴とする位相角補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、負荷インピーダンスの動的変更及び交流電源ラインの電圧電流間の位相角の補正に関するものである。
【０００２】
特に本発明は、さらなる無効負荷を接続するための高周波スイッチング法を用いた交流電源ラインの電圧電流間の位相角の補正に関するものである。
【背景技術】
【０００３】
遠隔負荷へのＡＣ電力の送信は、通常、最大電力を供給するのに電流と電圧が同相のＡＣ波形を正常に提供することが前提となる。これは通常のケースではなく、一般的に、住宅負荷や商用負荷によって与えられる負荷は、無効かつ非線形で、通常は、誘導性の負荷を送電線に提供する結果、電圧電流に位相差が生じ、これは、一般的に差角θ（以下、「位相角」と称する）と呼ばれている。また、高調波成分やさらに電圧ノイズが存在することもあり、これらは接続されている装置に影響を及ぼす。
【０００４】
この位相角がゼロでない電力供給は、同じ消費電力に対してより大きな電流を必要とするので、ゼロでない位相角や、非高力率（ｃｏｓθ）によって、電流容量がより大きい供給ラインを使用することが必要となり、より多くの費用がかかる。ゼロでない位相角の補正を促進するために、電力会社は、通常、同期コンデンサなどを用いて、ネットワーク上の分岐点で力率補正を行う。これにもかかわらず、各消費者における負荷が、通常、完全には補償されていない誘導性負荷となる結果、非高力率となり、電力分配システム及び消費者宅における電力使用の効率性が低下する。多くの電源は、位相角０のときに使用した電力成分をベースとしてチャージするか、あるいは消費者によるより高い効率を促進しようとして、０．９といった特定の値より大きい力率を課す。
【０００５】
消費ラインを浮遊するコンデンサバンクなど、消費者宅で補正を行う様々な方法が提案されてきた。このようなコンデンサは、通常、求められる負荷又は一般的な力率に基づいて選択され、可変ではない。さらに、これらの方法は、実装には費用がかかり、必ずしも一定の高力率を提供するわけではない。
【０００６】
したがって、非高力率のＡＣ電源から高力率のＡＣ電源波形を作る比較的安価で効率的な方法を提供するという課題の解決が必要である。
【０００７】
本発明は、この課題及びその他の問題点の解決策を提供するものであり、従来技術を越える利点を提供するか、少なくとも有用な選択肢を公衆に提供するであろう。
【０００８】
スイッチング技術の動作理論
本明細書で用いる「インピーダンス整合」という用語は、主線の非線形負荷を純粋な抵抗の線形負荷として主電源に出現させることを意味する。
【０００９】
実際には、大部分が非線形であるユーザ負荷にかかっているＲＣネットワークを動的に合成することによって力率補正を提供することができる。スイッチングネットワークは、負荷を線形要素としてモデル化して電源に与える。これは渦電流とＩ２Ｒ失を減らし、その結果電力伝送とエネルギ保存を効果的に行うことができる。
【００１０】
ＡＣ電圧源を、
2010518477.tif 000003
とする。
【００１１】
ここでＶｍは電圧ピークであり、ｆは電源周波数である。固定抵抗器Ｒの負荷を流れる対応するＡＣ電流は、
2010518477.tif 000004
によって得られる。
【００１２】
固定抵抗器Ｒが時間Ｔで切り替わると、負荷は異なる抵抗Ｒ’として合成され、その値は以下のようにデューティサイクルに依存している。
【００１３】
時間Ｔｏｎ間に、抵抗が回路に切り替わる抵抗Ｒからの抵抗Ｒ’を合成する式は、
2010518477.tif 000005
である。
【００１４】
ここでＴｏｎはオン時間であり、Ｔｏｆｆはオフ時間である。括弧内の用語はデューティサイクルを意味する。この合成された抵抗を流れる電流は、
2010518477.tif 000006
によって与えられる。
【００１５】
ここで、容量性負荷の場合を考えると、電源電圧Ｖに接続されたコンデンサＣを流れる交流電流は、
2010518477.tif 000007
によって得られる。
【００１６】
同様に、このコンデンサが、一部の時間、回路に切り換えられると、負荷は、
2010518477.tif 000008
によって得られる別の値Ｃ’として表される。
【００１７】
この合成したコンデンサを流れる電流は、
2010518477.tif 000009
によって得られる。
【００１８】
コンデンサＣにＣ’の値を代入すると、負荷電流は、
2010518477.tif 000010
によって得られる。
【００１９】
異なるデューティサイクルで、以下の値の合成した抵抗と静電容量が得られた。抵抗及び静電容量の固定値は、Ｒ＝９．１ｋΩと、Ｃ＝９１μＦであった。この組合せの時間ＲＣは０．８２８秒である。以下の表１は、固定時間を１０ｍｓに維持すること（スイッチング周波数１０ｋＨｚ）とＴｏｎ及びＴｏｆｆを変化させることで時定数ＲＣを元の値に維持していることを示している。
【００２０】
2010518477.tif 000011
【００２１】
この結果は、切り換えた抵抗Ｒと切り換えた静電容量Ｃの積（ＲＣ）が一定でなくてはならないことを強調している。この技術は、所定のスイッチング周波数、及びＲＣが一定という条件でのＲとＣの様々な値についてのＴｏｎ及びＴｏｆｆの固定値に適用できる。実際に実装する際には、ＲとＣの値は、Ｃ＝２ｎ（ここで、ｎ＝０，１，２，３・・・）となるように選択される。８ビットのバイナリデータを用いて、１μＦ、２μＦ、４μＦ、・・・２５６μＦの範囲にある８つの異なるコンデンサをスイッチして、負荷に基づいた様々な状態を得ることができる。
【００２２】
スイッチング技術の電力方程式
切り換えた抵抗Ｒと切り換えた静電容量Ｃの並列の組合せを非線形負荷に配置して、ＡＣ電圧Ｖを印加すると、総消費電力Ｐは、Ｐ＝Ｖ．ｉ．ｃｏｓΦで与えられる。ここで、Φは電圧Ｖと負荷電流ｉの間の位相角である。
【００２３】
総電流Ｉｔは
2010518477.tif 000012
によって得られる。
【００２４】
従って、総電力は
2010518477.tif 000013
によって得られる。
【００２５】
式（４）と（８）から得たｉｒ及びｉｃの値を代入すると、
2010518477.tif 000014
【００２６】
ピーク電圧Ｖｍとｒ．ｍ．ｓ電圧Ｖは、Ｖｍ＝√２Ｖの関係であり、印加電圧は正弦電圧である。上記の方程式は、
2010518477.tif 000015
と書くことができる。
【００２７】
電力方程式は、期間Ｔｏｎ、Ｔｏｆｆ、Ｒ、及びＣを含み、これらを制御して、電源と負荷のインピーダンスを「インピーダンス整合」させることによってユーザ負荷への電力伝送の値を最適化することができる。
【００２８】
本明細書中に引用されている特許又は特許出願を含む全ての文献は、参照によって本書に組み込まれる。いかなる文献も従来技術を構成することを承認するものではない。この文献の記述は、これらの著者の主張を記載しており、これらの出願人は、参照した文献の正確さと適切さを調べる権利を有している。いくつかの従来技術文献が本明細書で参照されているが、この参照は、これらの文書がニュージーランド又はその他の国において技術分野の一般的な知識の一部を形成することを承認するものではない。
【００２９】
「具える」という用語は、管轄を変えて、排他的又は包括的ないずれかの意味にしうる。特に明記しない限り、本明細書では、「具える」という用語は、包括的な意味を有するべきであり、すなわち、それが直接参照している列挙した部材だけではなく、他の非制限的な部材又は要素をも含むことを意味しうる。この解釈は、「具えた」又は「具える」という用語が方法又はプロセスの１又はそれ以上のステップに関連して用いられるときに、使用できる。
【発明の概要】
【００３０】
一実施例では、本発明は、ＡＣ電源の電圧電流間の位相差を検出する位相角検出回路と、ピークカウントが、検出した一般的な位相角の関数であるカウンタ回路と、切換可能なリアクタンスバンクとを具えるＡＣ電源の位相角補正回路において、バンクのリアクタンスの少なくともいくつかが、カウンタが到達する最大カウントに基づいて電源に接続可能であることを特徴とする。
【００３１】
リアクタンスはスイッチによって電源に接続され、このスイッチの接続がカウンタ出力から開始することが好ましい。
【００３２】
リアクタンスが位相角の変化に関係なく、少なくとも一の設定時間、接続されたままであることが好ましい。
【００３３】
カウンタ回路が自励発振器によってクロック制御されることが好ましい。
【００３４】
最大カウントに達すると、リアクタンスがＡＣ負荷に接続される、あるいは１又はそれ以上のリアクタンスが既に接続されている場合は、追加のリアクタンスが接続されることが好ましい。
【００３５】
リアクタンスは等価であることが好ましい。
【００３６】
各リアクタンスは抵抗に接続していることが好ましい。
【００３７】
抵抗はリアクタンスと並列であることが好ましい。
【００３８】
リアクタンスは静電容量であることが好ましい。
【００３９】
抵抗／静電容量の各組合せは、同一のＲＣ時定数を有することが好ましい。
【００４０】
リアクタンスは二値の段階値であり、位相角の補正に必要な値になるまで無効値シーケンスに接続されることが好ましい。
【００４１】
位相角が減少すると、リアクタンスが順に切断されることが好ましい。
【００４２】
代替の実施例では、本発明は、供給電圧と供給電流の間の瞬間位相角を監視するステップと、交流電流サイクルにつき１サイクルの少なくとも一部の間、複数の補償回路の１又はそれ以上を主電源に接続するステップ及び切断するステップと、監視された位相角に応じて接続する補償回路を変えるステップとによる交流の主電源の位相角を補正する方法に関する。
【００４３】
さらなる実施例では、本発明は、供給電流と供給電圧の間の瞬間位相角を監視するステップと、少なくともいくつかの位相角補償成分を位相角が遅れている主電源に接続するステップと、供給電流と供給電圧の間の瞬間位相角を繰り返し監視するステップとによって、交流主電源の電圧電流間の位相角を補正する方法であって、位相角に遅れが検出されたときに、接続する補償を増加し、位相角に進みが検出されたときは、全ての補償を除去することを特徴とする方法に関する。
【００４４】
補償成分は既知のシーケンスで接続されており、遅れのある位相角について補償を増加することが好ましい。
【００４５】
このシーケンスは、一の補償成分回路について交流主電源の１サイクルよりかなり短い、基本接続期間を有することが好ましい。
【００４６】
シーケンスの基本接続期間は、交流主電源の１サイクル期間の１０分の１より短いことが好ましい。
【００４７】
シーケンスの接続期間が規則的であり、交流主電源の周波数より少なくとも２桁大きいベース周波数を形成することが好ましい。
【００４８】
接続／切断比がほぼ１／１であることが好ましい。
【００４９】
補償成分がコンデンサと抵抗器の並列の組合せであることが好ましい。
【００５０】
コンデンサのマイクロファラッド値を乗じた抵抗器のメグオーム値が、全ての補償回路で実質的に一定であることが好ましい。
【００５１】
補償回路のリアクタンスの値が、あるシーケンスにおける次の補償回路の２分の１又は２倍であることが好ましい。
【００５２】
本発明を特徴付けるこれらの、及び他の特性と、利点は、以下の詳細な記述を読み、関連する図面を参照することによって明らかになる。
【図面の簡単な説明】
【００５３】
【図１】図１は、完全な位相角補正装置のフローチャートである。
【図２】図２は、供給電圧電流間の位相差の代表的な信号を提供する装置の一部の回路図である。
【図３】図３は、位相角補正装置のパルス電圧生成部分のより詳細なブロック図である。
【図４】図４は、位相角補正成分を駆動するディジタルアドレスを導出する回路である。
【図５】図５は、装置のアドレス変換及び位相角成分のスイッチング部分を示す図である。
【図６】図６は、図５に示すアドレス変換部分のフローチャートである。
【図７】図７は、図８と組み合わせて、図６のフローチャートを実装する１の処理回路を示す。
【図８】図８は、図７と組み合わせて、図６のフローチャートを実装する１の処理回路を示す。
【図９】図９は、ＲＣ補償ネットワークを回路にスイッチングするのに好適な電子スイッチを示す。
【発明を実施するための形態】
【００５４】
まず、図１を参照すると、本発明の電源の位相角補正装置の好適な態様のブロック図を示す。好適な実施例において、本発明の装置において必要な特長は、現在の補償状態を示すカウントを維持する状態カウンタである。このカウントは、瞬間位相角の測定によっては導出できないためである。図１は、ブロック１０４、１０５で、装置のスイッチをオンにしてこのカウンタをゼロにする初期設定を示す。装置が作動すると、ステップ１０１で瞬間電圧及び電流が測定され、ステップ１０２で電圧電流間の位相差が導出され、装置の一部に提供される。ステップ１０３で導出された位相角を好適な最大位相角と比較して、これより上であれば、ステップ１０６で状態カウンタのカウント数が１増える。ステップ１０７で、結果として得られたカウントを出力できる最大補正と比較して、これより上であれば、ステップ１０４で状態カウンタがリセットされ、カウントが再スタートする。導出されたカウントが最小値よりも小さければ、瞬間位相角を監視するプロセスと状態カウンタのカウントを調節するプロセスが繰り返される。状態カウンタのカウントは、ステップ１１０で補償回路を駆動するのに好適な出力に変換され、この出力は、ステップ１１１でＡＣ電源周波数より高い中断周波数でスイッチされる。
【００５５】
図２は、ブロック１０１で要求されるＡＣ電源入力からの電流と電圧の導出を示す。これを達成するために、トランス２０３を用いて、ＡＣ電源をターミナル２０１、２０２に印加して、ダイオード２０５、２０６、平滑コンデンサ２０８、及びレギュレータ２０７を介してセンサ回路にＤＣ電源を提供する。トランスからのＡＣ電圧の一部は、分圧器２０９、２１０、電流制限抵抗器２１１、２１２、及び保護ダイオード２１３を介して演算増幅器２１７のターミナルの一つに印加される。抵抗２１４、２１５、２１６を介したＤＣ電源からのバイアス及び抵抗２１８、２１９による正のフィードバックが、増幅器２１７の動作点とゲインの両方を構築し、それがコンパレータとして動作して、ターミナル２２０に、ＡＣ電圧波形のゼロクロス時間に遷移点を有する矩形波を提供する。
【００５６】
ＡＣ電流を表す信号は、位相角補正装置が供給する負荷を表す直列負荷抵抗器２３１における低値抵抗器２２１から導出される。このように表された負荷は、通常、抵抗ではなくて誘導成分である。
【００５７】
抵抗２２１のＡＣ電圧は、ピーク電流を流して増幅器に印加される電圧を制限することによって過電圧を保護するブリッジダイオード２２２、２２３を具える演算増幅器２２６にかかる。増幅器は、抵抗２２４、２２５と、抵抗２２７、２２９を介する正のフィードバックによって生じたゲインによってバイアスされてコンパレータとして機能する。ターミナル２３０の出力は、ＡＣ電流波形のゼロクロスポイントで遷移する矩形波を提供する。
【００５８】
図３は、電圧電流間の位相角が小さくなることの補償を制御して、所望の値であるゼロへより近づけるのに好適な、位相角θを示す信号、また、電流の位相角が電圧の位相角より進んでいるか、遅れているかを示す信号を提供する回路の一態様を示す。図１から導出した電流及び電圧の波形は、波形から高周波変動を取り除くように動作するコンデンサ３０１、３０２を有するターミナル２２０、２３０に印加される。符号３０３で反転する電圧波形の１態様は、インバータ３０４、３０５によって、反転されていない形で電流波形の１態様と共にＡＮＤゲート３０６の１つの入力に適用される。パルス幅が電圧及び電流波形の位相差と同じであるＡＮＤゲート３０６の出力は、抵抗３０７とダイオード／フォトトランジスタ光遮断器対３０７、３０８を介するターミナル３１０への出力である。
【００５９】
次に、ＡＮＤゲート３１２、ＯＲゲート３１４、及びＡＮＤゲート３１５、で成るサブ回路を扱い、インバータ３１３への入力が低いとすると、ＡＮＤゲート３０６の出力が高いとき、すなわち、電流及び電圧が同位相ではないときのＡＣ波形の周期にＡＮＤゲート３１２の出力は高くなる。従って、ＯＲゲート３１４の出力が高くなり、インバータ３０３の出力がＡＮＤゲート３１５に印加された状態である。
【００６０】
ゲート３１５からのフィードバックによって、ＡＮＤゲートの出力が一旦高くなると、反転した電圧波形が下がるまで確実に高いままになる。この出力はインバータ３１６、３１７で下がり、抵抗３１８を介して光遮断器３１９、３２０への出力を作る。ここでいう高出力は、進んでいる位相角を表し、低電圧は遅れている位相角を表す。同じ出力信号は、ＡＮＤゲート３２４、ＯＲゲート３２５、及びＡＮＤゲート３２６で成るサブ回路に進む。前のサブ回路と同様に、このサブ回路は、ＡＮＤゲート３０６の出力の反転バージョンを前段のサブ回路からのＡＮＤゲートの反転出力と共に受けて、ＡＮＤゲート３０６での電圧出力が低くてＡＮＤゲート３１５からの出力が低いときに、高くなる波形を提供し、インバータ３０３での電圧波形が低くなるまでこれを高く維持する。したがって、インバータ３０３の出力が高い間は、ゲート３２８からの出力が、インバータ３１３を介するゲート３１５の出力を妨げる。これによって、位相角が進みから遅れに変わると、出力が高から低へと切り換わる双安定動作となる。
【００６１】
インバータはＳＮ７４ＬＳ０４の一部であり、ＡＮＤゲートはＧＤ７４ＨＣ０８の一部を形成し、ＯＲゲートがＳＮ７４ＬＳ３２の一部を形成し、光遮断器は４Ｎ３５部材であることが好ましい。
【００６２】
図４は、補正を要する位相角を示す矩形波信号を導出する方法を示しており、この信号は、図３のターミナル３１０から図４のターミナル４０１へ送られ、集積回路４０３、４０２、４０４を介して演算増幅器４０５に印加される。このインテグレータの時定数は、インテグレータ出力を鋸波形にするものであり、これは、位相角を表すパルス波形からジッターからの入力を取り除く傾向がある。演算増幅器４０５への他方の入力は電位差計４０６からの入力であり、増幅器の出力が鋸波形の設定レベルと一致するように、増幅器の動作点を調節する。これによって、増幅器４０５から電圧電流間に検出される位相差によって小さくなるが、より小さい位相角で出力しないように電位差計４０６でトリムすることができるパルス出力を提供する。このように、約３°の進み乃至３°の遅れの範囲の「デッドバンド」ができて、位相角がゼロに近いときに適用される補償のコンスタントな変化が防止される。パルス入力が存在しない場合は、オペアンプ４０５からの出力は、抵抗４０６によって高い方に引っ張られ、カウンタ４０７のリセット入力に印加されて通常補償が変化しないようにする。カウンタ４０７は、好ましくはＣＤ４０６０であり、構成要素４０８及び４０９と、１４段リプルバイナリカウンタとを用いた発振器を具える。この発振器の動作周波数は、カウンタが有効であるときに、１２段目のリプルステージからの出力がオン／オフサイクルにつき約２秒となる動作周波数である。一般的に、位相角が５°より大きいパルス幅が回路に与えられると、カウンタリセット信号が解除され、カウンタがカウントを開始する。パルスが落ちてカウンタがリセットする前に、１２段リプルステージの状態を変えるのに十分なカウントに達したら、クロックパルスがカウンタ４０７から状態カウンタ４１３、４１４の第１部分へ進む。
【００６３】
状態カウンタ４１３、４１４は、８の出力Ｎを提供する８ビットのバイナリカウンタであり、８の出力段階のＮは一度に高くなったり低くなったりする。このカウンタは、例えば、２台の７４１６３同期４−ｂｉｔカウンタ集積回路を具えてもよい。状態カウンタは８本の出力ライン４１５に出力し、これはオペアンプ４０５からの各クロックパルスにつき１ビット上にクロック制御され、例えば、検出した位相角が５°の設定値より大きいことを表し、ここで、この値は、カウンタ４０７のリプルステージ１２でパルスを生成するのに必要なカウントに等しい。電源異常は、抵抗４１０、コンデンサ４１１、及びインバータ４１２からのリセット信号を介して状態カウンタをゼロカウントに戻す。カウンタ４１３、４１４からの８つの出力アドレスラインは、出力ライン４１５として表す。
【００６４】
図５は、プロセッサ５０８への入力５００、５０１乃至５０７として示されている８本の出力ライン４１５を示す。プロセッサは、図６に示すアルゴリズムを実装することが好ましく、ここで全てのアドレスラインがステップ６０１で検査され、全ラインが低い場合、アドレスラインゼロが高いか低いかどうかに拘わらず、出力アドレスゼロ（入力５００）は、ステップ６０３で高く設定される。これは必須ではないが、ＡＣ波形のノイズに常にスムージング動作を提供するためのものである。次に、ステップ６０２、６０７で他のアドレスを順にチェックして、ハイであれば、各々のアドレスライン状態がステップ６０８でハイに設定される。ＡＣ電圧信号は、ステップ６０４で常にチェックされており、好ましくは図１の回路で検出されるようにゼロクロスで、このアドレスが、ステップ６０５を経て、ステップ６０６の状態トグルプロセスへ進む。ここで、高く設定された状態の各アドレスラインが通常２０ｋＨｚのスイッチ遮断速度でハイ・ローに切り換えられる。アドレスラインの遮断された出力は、図５のプロセッサ５０８からの出力であり、補償回路に接続されたスイッチに適用される。
【００６５】
プロセッサからの各アドレスラインは、スイッチ５０９、５１３、５１６、５１９、５２２、５２５、５２８、５３１のうちの異なるスイッチを駆動する。スイッチ５０９、５１３などの各々は、ＲＣ回路５１１、５１２；５１４、５１５；５１７、５１８などの一つにＡＣ電源ラインを接続するよう機能する。
【００６６】
このように、スイッチが動作するので、ネットワークが２０ｋＨｚでインとアウトにスイッチされることを条件としてプロセッサからの適切な出力がハイであれば、適宜のアドレスラインが高いと、ＲＣネットワーク５１１、５１２；５１４、５１５他がＡＣラインで分流される。各ＲＣネットワークのマイクロファラッドの静電容量とキロオームの抵抗の積は１であることが好ましく、コンデンサ５１２が０．１マイクロファラッドであれば、抵抗５１１は１００Ｋオームである。ＲＣネットワークにおける各ステップは、前段のステップの静電容量の２倍の容量を有することが好ましく、コンデンサ５１５は０．２マイクロファラッドで抵抗５１４は５００００オームであり、コンデンサ５１６は０．４マイクロファラッドで抵抗５１５は２５０００オームとなりうる。印加した制御信号は、８Ｎデジタル手段で変化して２５６の異なるアドレスを提供する場合、ＲＣの組合せによって提供される負荷は、各ステップが最小リアクタンスのＲＣネットワークに等しい段階的な方法で変化する。これは、主線に低容量性負荷から高容量性負荷へ変化する位相角補正負荷を提供し、この変量は、位相角における正常な変量に関係なく供給される負荷に相当するのに十分である。これは、主電源に負荷の「インピーダンス整合」を提供する。異常状態では、状態カウンタはロックできないが、位相角をゼロに減らす整合が見つかるまで回り続ける。
【００６７】
スイッチングモジュール５０９、５１３などは、２０ｋＨｚの周波数で必要な電流スイッチング能力を提供する商用スイッチングモジュールにしてもよい。このようなモジュールは、ＡＣモータ又は電源のパルス幅変調制御に利用でき、通常、ＭＯＳＦＥＴｓ又はＩＧＢＴｓを使用し、低レベルのデジタル駆動信号の整合に利用できる。このようなモジュールは、容量１５０Ａのブリッジ構成でＳＴ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ  ＳＴＧＥ２００ＮＢ６０Ｓ  ＩＧＢＴと共にＳＴ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ  Ｌ６６６８  Ｓｍａｒｔ  Ｐｒｉｍａｒｙ  Ｃｏｎｔｒｏｌｌｅｒを使用しても良い。一般的に、５０ＡのＩＧＢＴは小さな作業領域に対応する十分な性能を提供する。
【００６８】
図９は、コンデンサ９０１、抵抗９０２、タップ付トランス９０４、及びトランジスタ９０３で成るＨａｒｔｌｅｙ発振器がＶｃｃから供給されている代替的なスイッチモジュールを示す。トランス９０４からの発振器出力は、ダイオード９０５で整流され、抵抗９１１及びブロッキングダイオード９１２を介してトランジスタ９１０を駆動するコンデンサ９０６によって平滑化された絶縁ＤＣ電源を提供する。プロセッサ５０８からのスイッチング電圧は、ターミナル９０７で抵抗９０８とＬＥＤ９０９に供給される。スイッチング電圧が高いと、トランジスタ９１０がバイアスされ、ＩＧＢＴ９１４、９１５のゲートに抵抗９１３の駆動電圧を提供し、このゲートはターミナル９１６、９１７でＡＣ電源電圧及び図５のコンデンサ／抵抗対に接続されている。
【００６９】
所望する場合、スイッチモジュールを可変オン／オフ比で切り換えて、必要な「インピーダンス整合」を行うＲ及びＣの合成値を提供することができる。
【００７０】
図７及び図８は、本発明に係るプロセッサ５０８の一部を示す。単純の７４ＮＮ直列デジタル集積回路でできているが、図６のアルゴリズムと等しいアルゴリズムを有するＥＰＲＯＭｓと組み合わせたこのプロセッサは、本発明の一部を形成できるプロセッサの実用的な例である。この回路Ｕ１、Ｕ２、Ｕ４、Ｕ５、Ｕ６、及びＵ７は、入力信号及び制御信号のレジスタとして機能する８ビットトリステートフリップフロップであり、Ｕ３、Ｕ８、Ｕ９、Ｕ１０、及びＵ１１は、３ステートオクタルトランシーバであり、Ｕ１２、Ｕ１３、Ｕ１４、及びＵ１５は４ビットカウンタである。与えたクロック及びアドレス信号で、これらの回路は、位相振幅の進み又は遅れを検出し、ＥＰＲＯＭ  Ｕ２４及びＵ２５を用いて、図５の補償回路の増分の接続を選択するように機能する。
【００７１】
説明した構成では、接続するＲＣ回路の数を減らすことができず、誘導性負荷が減少しない限り変化せず、ゼロに近い位相角に達するまで、単に補償を加えるだけである点に留意する必要がある。減少させることができる構成を実装することは簡単であり、出力３２１がハイからローに変化する時点を検出し、「インピーダンス整合」プロセスが繰り返されるように、状態カウンタをリセットする構成によって所望の効果を達成しうる。実際のカウントダウンを行うその他のより素晴らしい方法を提供することもできる。
【００７２】
補正負荷の接続は、主電源の周波数より高い周波数、好ましくは上述したプロセッサ内のサブルーチンによって２０ｋＨｚの範囲内で周期的になされる。各補正構成要素の組合せは、短期間接続され、短期間で切断される。接続／切断の比率は、５０／５０乃至９０／１０であるが、７０／３０が好ましい。このように、適用する補正の有効性を増すように機能する各接続において、無効補正成分への初期突入電流がある。補正成分の切断時にコンデンサの残留電圧は、構成成分が再接続される前に、並列の残りの抵抗によって少なくともいくらか低下する。スイッチングプロセスの残りのアーチファクトは、主電源に低容量コンデンサを設けることによって取り除くことができる。
【００７３】
図に示す実施例は、並列抵抗の組合せとコンデンサの組合せを用いているが、その他の回路でも同じ結果を達成できる。例えば、適当な周波数に合わせた直列共振回路を追加して、使用したスイッチや他の成分の組み合わせに追加した特定の高調波とスナバ抵抗を除去することができ、これは、印加した電源電圧の位相角を調整する効果がある。図に示す回路の形態は、電力周波数の高調波を実質的に減少させる特性を有する。５０Ｈｚの主電源に対する２０ｋＨｚのスイッチング周波数を用いて、ほぼ７０／３０のマーク／スペース比とし、一定値Ｒを有する無効回路を使用すると、Ｒ×Ｃは１になる。接続／切断比は、この減少において主要因となる。各回路で同じＲＣ値を維持することで、異なる回路を所定の位置に切り換えること自体で、アーチファクトを作らないようになる。ＲＣ値の時定数は、補償成分の通常２０ｋＨｚである周期的スイッチング周波数や５０又は６０ＨｚのＡＣ電源周波数に比較して大きいので、コンデンサの電圧は、周期的スイッチが切断してもとんど低下しない。
【００７４】
しかし、無効成分の値に抵抗成分の値を乗じて定数１にすることは、必要条件ではない。この値は、０．５、２、３、又は許容される減少を位相角に提供する特定の値でもよい。また、全組合せの値が、この特定の定数に正確に等しいことも必要条件でないが、通常は標準成分の許容誤差２０％の範囲内にある。同様に、他の周波数が位相角を十分に減少させる結果を提供しうるので５０Ｈｚの主電源のスイッチング周波数が正確に２０ｋＨｚであることも必要条件ではないが、１０ｋＨｚから１００ｋＨｚの周波数が好適に選択される。
【００７５】
所望の位相角はゼロであるが、実際には、交流電源で位相角をゼロに下げてそのまま維持することは不可能である。通常、入力電源の高調波が変化し、消費者宅の負荷が変化することによって、一貫して位相角をゼロに維持することが確実に不可能となり、本発明は、位相角をわずか５度という現実的な数値まで減少させ、位相角を０±５度の範囲内に実質的に維持することを目的とする。
【００７６】
図に示す実施例は、様々な標準論理集積回路を用いて、デジタル信号処理を提供する。これらの回路の機能はいくつかの異なる手段によって提供でき、その代替の一つは必要なアナログ回路へのインターフェース回路を組み合わせたプログラムされた論理アレイであり、もう一つはマイクロプロセッサである。これらの変形例は本発明の範囲内である。
【００７７】
本発明の様々な実施例の特性及び利点を本発明の様々な実施例の構造及び機能の詳細と共に上記に説明したが、この記述は説明のみを目的としており、本発明の機能が不利に作用しない限り、詳細を変更することができる。例えば、位相角補正装置の特定の要素は、本発明の意図および範囲を変更することなく用いられる特定の適用に応じて変更しうる。
【００７８】
さらに、本書に説明した好適な実施例は、小さな商用又は家庭用システムに使用する位相角補正回路を対象としているが、本発明の意図及び範囲から外れることなく本発明の教示を独立型ジェネレータなど他のシステムに適用できることは当業者が理解しうる。
【産業上の利用可能性】
【００７９】
本発明の位相角補正回路は、交流主電源電流と電圧の間の位相角の縮小に、及び電力消費器具のソースと負荷インピーダンスを整合させるために用いられ、これによって、消費器具の負荷の駆動をより効率的にし、電線及び機械のコストを少なくする。したがって本発明は産業上利用可能である。
【図１】
2010518477.tif 000016
【図２】
2010518477.tif 000017
【図３】
2010518477.tif 000018
【図４】
2010518477.tif 000019
【図５】
2010518477.tif 000020
【図６】
2010518477.tif 000021
【図７】
2010518477.tif 000022
【図８】
2010518477.tif 000023
【図９】
2010518477.tif 000024
【国際調査報告】
2010518477.tif 000025
2010518477.tif 000026