(57)【要約】【課題】電気回路が形成された基板上に構成された微細電気力学的素子構造に関して、犠牲層を取り除くための除去エッチングの間に、エッチャントは保護層を突き破り、素子構造がしばしば損傷を受ける。【解決手段】保護層を電極と電気回路上に施し、この保護層に半導体材料を用いることにより、素子構造の損傷が防がれ、かつ素子の漏れ電流を防ぐ。特に、半導体材料が、Si、SiC、Ge、SiGe、SiNiおよびSiWのグループであるときに効果がある。【選択図】図１Ｂ
2010528457.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上の電気回路と、該回路に接続している少なくとも一つの電極と、該電極によって制御される少なくとも一つの力学的に可動な要素と、該電極と該回路の間に平らな保護層で構成され、該保護層を貫通して少なくとも該電極と該回路を電気的に接続するための貫通孔に満たされたビアを有する微細電気力学的素子。
【請求項２】
前記微細電気力学的素子が垂直ヒンジを有するマイクロミラーである、請求項１記載の微細電気力学的素子。
【請求項３】
前記垂直ヒンジがポスト、柱、そして壁のグループの構造を伴い、光を反射し可動な要素に接続している、請求項２記載の微細電気力学的素子。
【請求項４】
前記保護層が半導体材料である、請求項１記載の微細電気力学的素子。
【請求項５】
前記保護層の前記半導体材料が、Si、SiC、Ge、SiGe、SiNiおよびSiWのグループである、請求項１記載の微細電気力学的素子。
【請求項６】
前記半導体層が、前記電極からの電流を防ぐために前記電極に印加される電圧に対して逆極性を有するpn接合が形成されるようにドーピングされている、請求項４記載の微細電気力学的素子。
【請求項７】
基板と、該基板上の電気回路と、該回路に接続している少なくとも一つの電極と、該電極によって制御される少なくとも一つの光を反射し可動な要素と、該電極と該回路の上に表面にそった保護層を有し、該保護層が半導体材料である微細電気力学的素子。
【請求項８】
前記微細電気力学的素子がマイクロミラーで、前記半導体材料が、Si、SiC、Ge、SiGe、SiNiおよびSiWのグループである、請求項７記載の微細電気力学的素子。
【請求項９】
基板と、該基板上の電気回路と、該回路に接続している少なくとも一つの電極と、該電極によって制御される少なくとも一つの光を反射し可動な要素と、半導体層の垂直な壁の一部をエッチングされた垂直ヒンジと、半導体材料である保護層を有する、マイクロミラー素子。
【請求項１０】
前記垂直ヒンジがポスト、柱、そして壁のグループの構造を伴い、光を反射し可動な要素に接続している、請求項９記載のマイクロミラー素子。
【請求項１１】
電気回路を支持する基板と、該回路に接続している少なくとも一つの電極と、該電極によって制御される少なくとも一つの力学的に可動な要素と、該電極と該回路の間に平らな保護層で構成され、該保護層が少なくとも該電極と該回路を電気的に接続するためにドーピングされた導電領域である、マイクロミラー素子。
【請求項１２】
電気回路を支持する基板と、該回路に接続している少なくとも一つの電極と、該電極によって制御される少なくとも一つの力学的に可動な要素と、半導体層の垂直な壁の一部をエッチングして作られた垂直ヒンジとで構成され、該ヒンジがプラグでミラーに接続しているマイクロミラー素子。
【請求項１３】
前記ヒンジが、前記電極上のひとつの上に形成される、請求項１２記載の微細電気力学的素子。
【請求項１４】
少なくとも一つ金属の防護層が、前記プラグに隣接して形成される、請求項１２記載の微細電気力学的素子。
【請求項１５】
前記プラグは、前記鏡として同一材料でできている、請求項１２記載の微細電気力学的素子。
【請求項１６】
電気回路を支持する基板と、該回路に接続している少なくとも一つの電極と、該電極によって制御される少なくとも一つの力学的に可動な要素と、半導体層の垂直な壁の一部をエッチングされた垂直ヒンジと、該垂直な壁とともに堆積された水平板の一部をエッチングして形成された該垂直ヒンジに略直角なタブで構成される微細電気力学的素子。
【請求項１７】
電気回路を支持する基板と、該回路に接続している少なくとも一つの電極と、該電極によって制御される少なくとも一つの力学的に可動な要素と、半導体層の垂直な壁の一部をエッチングされた垂直ヒンジと、該垂直な壁とともに堆積された底板の一部をエッチングして形成された該垂直ヒンジに略直角な足で構成される微細電気力学的素子。
【請求項１８】
前記足は、前記電極、ビア、および金属導線のグループのベースの上に形成される、請求項１７記載の微細電気力学的素子。
【請求項１９】
半導体基板上に形成された電気回路を覆い、除去エッチングプロセスにおいて該半導体基板上の該電気回路を保護するエッチストップ層を半導体基板と本質的に同一の材料で形成するステップを含む、電気回路を支持する半導体基板上に微細電気力学的素子を製造する方法。
【請求項２０】
前記電極と前記電気回路を除去エッチプロセスで保護するために、半導体基板と本質的に同一の材料で半導体基板上に形成された電気回路を覆う、前記電極上に表面にそったエッチストップ層を形成するステップを含む、請求項１９記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細電気力学的技術を適用した製造方法およびこの製造方法を適用することによって改良された素子構造に関する。特に、本発明は、犠牲層を取り除くための除去エッチングの間、エッチング剤による攻撃から護る強力な保護層を有する素子を生産する際の製造プロセスに関する。電極がアクチュエータ、センサおよびマイクロミラーとして露出するときに、本発明は特に有利である。
【背景技術】
【０００２】
電気力学的アクチュエータ、センサ、そして空間光変調器としてのマイクロミラー素子を製造したり組み込んだりする技術において、近年に重要な進歩がなされたが、いまだ製造プロセスにおいて、技術的な限界および問題点がある。この問題点とは犠牲層を取り除くのに他の層に損傷を与えずに取り除くのが困難であるという事実に基づいている。特に、犠牲層を取り除くためのエッチング剤としてフッ化水素のような強酸が用いられた場合、エッチャントは保護層を突き破り、素子構造がしばしば損傷を受ける。
他の構造に損傷を引き起こすことのない犠牲層をリリースすることが難しいという事実による犠牲層をリリースする方法の問題点がある。具体的には、犠牲層を除去するためのエッチング剤がＨＦのような強い酸であるときに、構造はしばしば損害を受ける。その理由は、次のことにある。エッチング剤は保護層に浸透することができる。
【０００３】
微細電気力学的素子は、センサ、アクチュエータおよび表示素子としての用途が豊かなことで相当な関心を引いた。微細電気力学的素子はしばしば図1に示すような構造を有し、電子回路が基板の上に形成され、そして、その回路が電極に電圧または電流を印加するかまたは電極から電圧または電流を検出する。微細電気力学的構造は、電極および微細電気力学的構造間の空隙を有する電極の上かその近くにしばしば形成される。
【０００４】
空隙は、除去エッチング・プロセスを用いる犠牲層構造の技術を使用して、しばしば形成される。このプロセスは、図２において例証される。図２（Ａ）は、電子回路が基板の上に形成されることを示す。図２（Ｂ）は、金属堆積のプロセスおよびそれに続く金属パターニングおよびエッチングのプロセスによって構成された電極を示す。その後、犠牲材料が電極の上に堆積する。犠牲層の表面は、平坦表面を形成するために、しばしば磨かれる。力学的構物は、犠牲層の上が中に形成される。犠牲層は、電極と力学的構造間の空隙を形成するために、後で取り除かれる。この犠牲層の除去プロセスが「犠牲層除去プロセス」としてしばしば言及される。
【０００５】
微細電気力学的構造の例が図３に示されている。ここで、ヒンジおよびミラーは電極の上部に形成される。電圧が電極のうちの片方に印加されると、ミラーは静電的な力によって電極の方へ引っ張られて、そしてミラーを支持するヒンジは可撓性があるのでミラーが偏向する。
【０００６】
犠牲層除去プロセスの間、エッチング剤は犠牲層だけを取り除くために使われ、他の構造体はエッチング剤に攻撃を受けることなく無傷な状態で残ることが望まれる。しかしながら、しばしば、エッチング剤の攻撃によって犠牲層が損傷を受けることに加えて、他の構造部分にも損傷を受ける。これらの損傷を回避するいくつかの方法がある。方法のうちの1つは、犠牲層だけを攻撃して取り除くが、他の構造を攻撃しないエッチング剤を使用することである。しかしながら、この種のエッチング剤を見つけることは、しばしば難しい。他の方法はエッチストップ層を設けることである。エッチストップ層は、エッチング剤によって攻撃されない材料からなり、この層で残留する構造部分をおおう。保護すべき構造の表面が平坦なときには、エッチストップ層の材料および堆積方法には多くの選択がある。しかしながら、表面が平坦でなくて、保護層を有するときに、保護層のリークを止めることは非常に難しい、そして、エッチング剤はリークによって保護層を浸透して、保護層の下の構造を破壊する。
【０００７】
図１（Ａ）は、平面エッチストップ層１０４の例で、基板１１１にはＣＭＯＳトランジスタ１１４を有し、垂直ヒンジ１０３を有する微細電気力学的ミラー１０１に電圧を印加する電極１０２と回路のための金属層１０５、１０８、１０９が形成されている。ここには内部誘電体層（ＩＬＤ）１０６、１０７および１０８が絶縁物質として形成されている。ＩＬＤは、ＳｉＯ２でしばしばできていて、ＨＦのようなエッチング剤によって、攻撃を受けてしまう。平面エッチストップ層の例は、１０４で示される。図1は、電気的配線１０５、１０８、１０９、トランジスタ１１４、電極１０２、垂直ヒンジ１０３およびミラー素子１０１を有するマイクロミラーのような微細電気力学的構造の一例を示す。製作方法は犠牲層を用いる。そして、犠牲層はミラー、ヒンジ、電極およびバック平面（１０４以下の全ての構造）を含む最終構造の間に満たされる。犠牲層は、微細電気力学的構造を形成するために除去されなければならない。この除去するプロセスはしばしば解放プロセスとして言及されてきた。解放プロセスの間、必要な構造が、解放プロセスの間使用するエッチング剤からの強力な保護の不足を原因として、しばしば損傷を受ける。
【０００８】
犠牲層がＳｉＯ２のような無機材料をもちいると、形状をつくるのは容易で、かつ除去が容易で犠牲層としては理想的であるが、他の困難な課題が出てくる。ＳｉＯ２犠牲層はＨＦのような酸エッチング剤によって取り除くのが容易である。しかしながら、この種のエッチング剤はしばしば保護層を透過して漏れて、ＣＭＯＳのＩＬＤ（内部の誘電体層）または電子回路の誘電体部分をエッチングして損害を与える。その理由は、ＩＬＤがしばしばＳｉＯ２だからである。
【０００９】
エッチング剤に対して耐性を有し、電極間の電気リークを回避するために電気絶縁性を有する保護層としての最適な材料を見つけることは、しばしば困難である。保護する表面が平坦でなくて凹凸しているときに、平坦なときには保護層がエッチング剤に対して耐性を示す場合であっても、凹凸表面はエッチング剤による攻撃にしばしば弱い。セラミック、酸化物および窒化物を含んだ多くの種類の材料が保護層として試験された。これらの無機材料は、異なる凹凸形状を有するこれらのエッチストップ層として適用されると、エッチング剤によって攻撃に弱いことが判明した。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って、上記の述べられた解決すべき問題点および限界は、特に表面が平坦でないときに、強力なエッチストップ層を形成するための方法および材料を提供できないことであり、電気および光学部品および素子を製造する微細電気力学的技術の従来技術においてこれらの課題が存在する。
【特許文献１】米国特許７１８３６１８米国特許７３０４７８３米国特許７２１５４６０
【００１１】
本発明の要点は強力な保護層を形成することである。この保護層は気相エッチング剤（例えばＨＦ）を犠牲層除去エッチングとして適用しても、生き残ることができるものでなければならない。液体のエッチング剤による湿式のエッチング剤が用いられたときには、微細電気力学的構造は、液体のエッチング剤と空気が空隙に共存することにより、毛細管現象によってしばしば破壊される。この破壊的な毛細管現象のため、製造業者は、犠牲層の除去エッチングプロセスにおいて、この破壊的な毛細管現象が発生する状況を回避するために、しばしば気相エッチング剤を使用する。
【００１２】
しかしながら、気相エッチング剤は、しばしば保護層に液体エッチング剤より深く入りこんで、保護層の下の構造を破壊する。保護層が凹凸の構造表面に形成される場合は、上部の角または底部の角にしばしば微小なひびが発生する。そして、そのひびを通して蒸気エッチング剤が浸透する。保護層の厚みを厚くすることは、角の微小なひびを減少させること、すなわち、これらの微小なひびを通してエッチング剤が漏れる問題を、必ずしも解決するわけでない。反対に、保護層の厚みの増加は、保護層が十分な強度で表面に付着していないとき、保護層のはがれのような他の問題の原因になる。
【課題を解決するための手段および発明の効果】
【００１３】
エッチストップ層すなわち保護層は、絶縁体でなければならないかまたは電極からの望ましくない電気リークを回避するために、非常に高い電気抵抗を有していなければならない。従って、金属は、保護層としてのアプリケーションのための適切な材料ではない。十分に高い電気抵抗を有する誘電体材料またはドーピングされていない半導体材料が適している。
【００１４】
本発明の別の特徴は、下部層と上部層の一部の間で電気的に構造物を接続するために、ビアが形成された平坦な保護層を形成することである。この構造は、凹凸のある表面に形成された保護層を透過するエッチング剤のリークを予防することができる。
【００１５】
本発明の別の特徴は、半導体材料を微細電気力学的構造に用いること、および、その半導体材料が絶縁層と同様の良好な保護層として機能させるために、ドーピングまたは注入することをしない半導体である。この特定の構成において、犠牲層を除去するのに選ばれるエッチング剤は保護層に損傷を与えない。なぜなら、エッチング剤は微細電気力学的構造に損傷を与えないために特に選ばれるからである。
【図面の簡単な説明】
【００１６】
図１Ａは、犠牲層の除去するさい微細電気力学的に構造に損傷を与える可能性のある製造プロセスを説明するための断面図である。
【００１７】
図１Ｂは、本発明の例示的実施例としての、共形（凹凸表面をそのまま覆う）エッチストップ層１１５を示す。
【００１８】
図２は、平面エッチストップ層を形成するための本発明の例示的実施例を説明するための断面図である。
【００１９】
図３、図４、図５、図６および図７は、マイクロミラーが本発明の共形エッチストップ層を使用して、どのように形成されるかを説明するための断面図である。
【００２０】
図８および図９は、共形のエッチストップ層と平面形のエッチストップ層を有する本発明の他の実施例を示す。
【００２１】
図１０および図１１は、本発明の２つの他の実施例を示すための断面図である。
【００２２】
図１２は本発明の他の実施例を示す。ここで、ミラーおよび垂直ヒンジはエッチストップ層上に共通の層として形成される。
【００２３】
図１３は、本発明の他の実施例を示すための断面図である。
【００２４】
図１４は、ミラーがヒンジ上部板とミラー間の結合材料の上に形成される本発明の別の実施例を示すための断面図である。
【００２５】
図１５は本発明の他の実施例を示すための断面図である。そこにおいて、ミラーはヒンジ上部板に残った犠牲層の孔の上に形成される。
【００２６】
図１６は本発明の他の実施例を示すための断面図である。そこにおいて、ミラーはヒンジ上部板に残った犠牲層の壁の上に形成される。
【００２７】
図１７〜２２は、図１３に示すように実施例のための詳細構造を示す断面図である。
【発明の目的】
【００２８】
本発明の目的は、犠牲層除去プロセスで用いられるエッチング剤の攻撃から効果的に微細電気力学的構造を保護することによって、便利で安定的な製造プロセスを可能にするために、新規で改良型の構造の微細電気力学的素子に提供することである。新しくて改良されたデバイス構造および保護材料を用いることで、微細電気力学的構造の破壊が防がれる。
【発明を実施するための最良の形態】
【００２９】
図２Ａから２Ｄは、平面エッチストップ層を形成するための本発明の例示的実施例を説明するための断面図である。内部誘電体層（ＩＬＤ）１２１が、基板１２０の上に堆積される。図２Ｂにおいて、金属層１２２が、ＩＬＤの上に堆積されそしてパターン化される。図２Ｃにおいて、別のＩＬＤ１２４が堆積され、そしてビア１２３のためにパターン化される。ＩＬＤ層１２４は、通常ＳｉＯ２で形成されるため、ＨＦエッチング剤の攻撃に弱い。窒化シリコン（ＳｉＮｘ）、炭化ケイ素（ＳＣ）およびＡｌ２Ｏ３の保護コーティングが、試験されたが、有効でないことが明かになった。ＩＬＤおよびビアの表面を平坦化した後に、図２Ｄで示すように、シリコンからなる平らなエッチストップ層１２７を堆積し、そして、ビア１２６のためにパターン化される。平坦化の後、金属電極１２５が堆積され、パターン化される。エッチング剤ＨＦからの効果的な保護は、ＰＥＣＶＤプロセスで堆積される平らなシリコン層として形成される保護層１２７によって達成される。通常、ガラス（ＳｉＯ２）層で形成される犠牲層を除去するために、ＨＦエッチング剤が用いられる。ＨＦエッチング剤は、通常保護膜を透過しＣＭＯＳ構造に達し、ＩＬＤ層をエッチングしてしまう。これらの理由により、平なシリコン膜から成る層１２７のような保護エッチストップ層は、ＣＭＯＳ構造を保護するのに必要である。
【００３０】
図３、図４、図５、図６および図７は、マイクロミラーが、共形エッチストップ層１３２を使用している犠牲層除去エッチング・プロセスによってどのように形成されるか説明するための断面図である。図３において、犠牲層１３１が堆積して、平坦化される。孔１３３はパターン化されて、エッチングされる。ヒンジ材料１３４が孔の垂直壁として堆積する。図４Ａにおいて、第２の犠牲層１４２が堆積して、平坦化される。図４Ｂにおいて、ヒンジ材料層１３４の一部が新しくパターン化された領域でエッチングされ、「ヒンジエッチ孔」１４３が、垂直壁の一部を除去することによって垂直ヒンジ１４４を形成するために開けられる。図５Ａにおいて、ヒンジエッチ孔は、犠牲材料１５１で満たされる。図５Ｂにおいて、犠牲材料の表面は、平坦化されて、垂直ヒンジの上部１５２を露出させるためにエッチングされる。図６Ａにおいて、接続材料層１６１が形成される、そして、図６Ｂで、ミラー材料層１６２が、ヒンジ材料１５２およびミラー材料１６２の間で配置されている接続層材料層１６１上に堆積する。図７において、ミラー層がパターン化され、そして、全ての犠牲材料はミラーが可動できるようにするためにミラー１６２の下のスペース１７１から除去される。従来のプロセス技術とは異なり、本発明では、シリコンからなるエッチストップ層が、共形および平面形状を有する構造物上に形成される。ここで開示された方法および構造は、現在一般に使われている既存の技術と比較して、新規でありかつ自明でない。
【００３１】
図８および図９は、共形１８２および平面１８３形状の両方を有するエッチストップ層を用いた本発明の他の実施例を示す。平面層の孔は、図８における電極材料および図９におけるビア材料で埋められる。図８および図９のよって、層１８１および１９１はアルミニウム電極である。層１８２および層１９２は共形被膜層であり、層１８３および層１９３は平坦化された保護コーティングである。ビア１８６および１９６は、電極材料で満たされ貫通孔となり、そして、層１８４および１９４は金属層である。ここで開示された平面保護層の組合せは新規であり、更に、この組み合わせはエッチング剤が透過して微細電気力学的構造に損傷を与えることから保護層が効果的に保護する。
【００３２】
図１０および図１１は、本発明の２つの他の実施例を示すための断面図である。
平面エッチストップ層が、電子回路２０９上に形成される。電極２０５は、エッチストップ層２０６上に形成される。図１０に示されるように、ビア２０８は、エッチストップ層を貫通し、回路と電極およびヒンジを通して回路とミラーを接続する。図１１では、ビア２０８が回路２１８と電極２１５そして電極の一つの上に形成されたヒンジ２１２を接続する。図１０および１１で示す平面なエッチストップ層（２０６と２１６）と表面にそったエッチストップ層（２０４と２１４）は、エッチストップ層に覆われる下部をエッチング剤の攻撃から保護するのに効果的である。
【００３３】
図１２は本発明の他の実施例を示す。ここで、ミラー２２５および垂直ヒンジ２２３はエッチストップ層２２２の上に共通の層として形成される。エッチストップ層２２１および２２２は、エッチング剤がこれらの層に覆われる下部をエッチング剤の攻撃から保護するのに効果的である。
【００３４】
図１３は本発明の他の実施例を示す。ここで、ミラー２３１は垂直ヒンジ２３５とともに形成されたヒンジ上部板２３４の上に残った犠牲層２３２の上に形成される。ミラー２３１およびヒンジ上部板２３４は、ヒンジ上部板２３４の端で２３３で接続される。垂直ヒンジ２３５は、犠牲層除去のためのエッチング剤に対して耐性を示すビア２３７の上のエッチストップ層２３６、２３８の孔２３９に形成される。
【００３５】
図１４は本発明の他の実施例を示す。ここで、ミラー２４１はヒンジ上部板２４３とミラー２４１の間の結合材料２４２の上に形成される。図１５は本発明の他の実施例を示す。ここで、ミラー２５１はヒンジ上部板２３４の上に残った犠牲層２５５の孔２５２の上に形成される。図１６は本発明の他の実施例を示す。ここで、ミラー２６１はヒンジ上部板２６３の上部に残った犠牲層２６５の中の壁２６２の上に形成される。図１７〜２２は、図１３の実施例を説明する図である。図１３、図２１および図２２は、本発明の他の実施例である。これらの実施例は、図１０および図１１の製造上の問題点を解決する。図１７から図２０は、製造プロセスが図１３、図２１および図２２構造を製造することを示す。図１０または図１１構造を製造するために、製造プロセスは、図１７における残留層２７１および２７５の厚みがゼロであることを必要とする。このプロセスは、通常過度にエッチングが生じて、ミラー板の中央に凹みを引き起こす。この凹みは、しばしば入射光の不要な反射を引き起こし、望ましくない。図１３、図２１および図２２の構造は、犠牲層が残ることを許し、ミラー板に凹みが出来ない
【００３６】
さまざまな材料や方法が、微細電気力学的構造を保護するための効果的エッチストップ層および構造を見いだすために試験された。これらの試験の結果によって、2つの効果的なアプローチあることが解った。第１のアプローチは、ビア材で満たされた貫通孔を有するように平面保護層を形成する方法である。ここで、ビアは保護層の下の電子回路と上の電極を接続している。この構造は、エッチング剤のリークが起こりやすい凹凸形状を回避することができる。効果的であると解った第２のアプローチは、保護層として半導体材料を用いることである。いくつかの半導体材料は、凹凸形状がある場合でもエッチング剤のリークに対して非常に強いことが解った。電極間の電気伝導を回避するために、いくつかの方法が開発された。その内の一つはドーピングされていない半導体を使用することである。そして、それはほとんど電気伝導を示さない。他の方法は、半導体に不純物ドーピングを行い電極の間に印加電圧に反対の極性となるPN接合を形成する方法である。この構造では、電流は電極の間で流れない。
【００３７】
これまで述べられてきた説明および図面によって、本発明はミラー素子および複数の電極を基板上に有するミラー素子について開示する。ヒンジは、少なくともひとつの電極に接続する。ヒンジに接続したミラーは、少なくともひとつの対応する電極に接続し。障壁層がヒンジとミラーの間に設けられているか、もしくはまたはヒンジおよび電極の間に配置されることを特徴とする。好ましい実施例において、ミラーはアルミニウムを含む材料から成る。そして、障壁層はミラー材料とは異なる材料から成る。他の好ましい実施例として、障壁層は、少なくとも２枚の層を含む。他の好ましい実施例として、ヒンジは、電極およびミラーの間に垂直にほぼ立っている。ヒンジの幅は、ヒンジの高さに対して大きいかまたは等しい。他の好ましい実施例として、ヒンジは、電極およびミラーの間に実質的に垂直に立っている。電極により近い部分のヒンジの端の断面形状は、ミラーにより近い部分の断面形状より小さいか等しい。
他の好ましい実施例として、電極はアルミニウムを含む材料から成る。そして、電極の表面はシリコンを含んでいる保護層を更に含む。他の好ましい実施例として、複数の電極の高さは、ほぼ等しい。他の好ましい実施例として、ヒンジに接続している電極のうちの少なくとも１本の高さは、他の電極の高さと異なる。他の好ましい実施例として、電極のうちの少なくとも１本は、基板内の配線に接続しているビアに接続して、他の電極はこのビアと同一層に配置されている。他の好ましい実施例として、電極のうちの少なくとも１本は、基板の中に配置される。他の好ましい実施例として、ヒンジの長さは、２マイクロメートルであるか、より少ない。ミラーは、ほぼ辺が１０マイクロメートルの正方形かより小さい正方形である。
【００３８】
本発明になるミラー素子を製造する方法を更に開示する。本方法は、回路および配線を基板の上に形成するステップを含む。本方法は、基板上の配線および回路に接続している電極を形成するステップを更に含む。本方法は犠牲層を基板および電極の表面の上に形成するステップと電極に通じる部分の犠牲層の表層に孔を開けるステップを更に含む。本方法は、犠牲層上に開けられた孔の中にヒンジ層を形成し、マスクを用いてヒンジ層をエッチングして、障壁層をエッチングされたヒンジ層の上に形成するステップを更に含む。本方法は、ミラー層をヒンジ層および障壁層の上に形成して、化学蒸着（ＣＶＤ）を使用することによって保護層をミラー層の上に形成するステップを更に含む。他の実施例では、本方法は、基板をさいの目に切り分け、犠牲層を取り除いて、付着防止層を皮膜するステップを更に含む。
【００３９】
本発明は、基板上に支持された微細電気力学的素子をさらに開示する。本素子は、基板上に形成され、少なくともひとつの電極には接続した電子回路を含み、そして、電極によって制御される少なくともひとつの力学的可動部分を含む。本素子は、電極および回路の間に配置されている平坦な保護層を更に含み、ここでこの保護層は少なくとも電極および回路を接続するためのビアを有する。好ましい実施例において、微細電気力学的素子は垂直ヒンジで支えられるマイクロミラーである。他の実施例では、垂直ヒンジは、ポスト、柱および壁からなる構造を有する反射かつ可動可能な要素に接続している。他の好ましい例として、保護層は、半導体材料である。もう一つの実施例では、保護層の材料は、Si、SiC、Ge、SiGe、SiNiおよびSiWからなる一群の材料の材料から成る他の好ましい実施例として、半導体層は不純物を添加し、電極からのもれ電流を防ぐためにPN接合を印加される電圧に対し逆極性に形成する。
【００４０】
本発明は、基板上に支持された微細電気力学的素子をさらに開示する。本素子は、基板上に形成され、少なくともひとつの電極には接続した電子回路を含み、そして、電極によって制御される少なくともひとつの力学的可動部分を含む。微細電気力学的素子は、電極と回路上に表面にそった保護層を少なくとも含み、本保護層が半導体を主成分とする材料からなる。好ましい実施例において、微細電気力学的素子はマイクロミラーであえい、そして、半導体材料はSi、SiC、Ge、SiGe、SiNiおよびSiWからなる一群の材料のうちの１つである。
【００４１】
本発明は、基板上の回路に接続された電極が形成された半導体基板上に支持されたマイクロミラー素子を開示する。マイクロミラー素子は、少なくとも、電極によって制御され、光を反射して、かつ可動な要素を含む。マイクロミラー素子は、半導体層の垂直壁の一部をエッチングすることによって形成される垂直ヒンジ、および半導体材料でできている保護層を更に含む。好ましい実施例において、垂直ヒンジは、ポスト構造または柱構造または壁構造物として構造特徴を有する光を反射して可動な要素に接続している。
【００４２】
本発明は、基板上の回路に接続された電極が形成された半導体基板上に支持されたマイクロミラー素子を開示する。基板上の回路に接続された電極が形成された半導体基板上に支持されたマイクロミラー素子を開示する。マイクロミラー素子は、不純物を添加することによって電極と回路の間を接続する電気伝導層をすくなくとも有する平らな保護層を更に含む。
【００４３】
本発明は、基板上の回路に接続された電極が形成された半導体基板上に支持されたマイクロミラー素子を開示する。マイクロミラー素子は、少なくとも、電極によって制御され、光を反射して、かつ可動な要素を含む。マイクロミラー素子は半導体層の垂直壁の一部にエッチングすることによって形成される垂直ヒンジを更に含む。そして、ヒンジは図１４における実施例においてはプラグ２４２を介してミラーに接続し、図１５の実施例においてはアルミのミラーの一部からなるプラグ２５５を介してミラーに接続している。好ましい実施例において、ヒンジは、電極のうちの１本の上に形成される。別の好ましい実施例として、少なくとも一つの金属防止層が、プラグに隣接して形成される。
【００４４】
本発明はここでは好ましい実施例に関して記載されているが、この種の開示が限定解釈となることはないと理解されるべきである。
さまざまな変更や修正が、上記の開示を読み込んだ当業者にとっては可能になるのは、疑いもない。
従って、添付の請求の範囲は、本発明の真の精神及び視野の範囲内のあらゆる変形及び修正を含むものと解釈されることが意図されている。
【図１Ａ】
2010528457.tif 000003
【図１Ｂ】
2010528457.tif 000004
【図２】
2010528457.tif 000005
【図３】
2010528457.tif 000006
【図４】
2010528457.tif 000007
【図５】
2010528457.tif 000008
【図６】
2010528457.tif 000009
【図７】
2010528457.tif 000010
【図８】
2010528457.tif 000011
【図９】
2010528457.tif 000012
【図１０】
2010528457.tif 000013
【図１１】
2010528457.tif 000014
【図１２】
2010528457.tif 000015
【図１３】
2010528457.tif 000016
【図１４】
2010528457.tif 000017
【図１５】
2010528457.tif 000018
【図１６】
2010528457.tif 000019
【図１７】
2010528457.tif 000020
【図１８】
2010528457.tif 000021
【図１９】
2010528457.tif 000022
【図２０】
2010528457.tif 000023
【図２１】
2010528457.tif 000024
【図２２】
2010528457.tif 000025
【国際調査報告】
2010528457.tif 000026