(57)【要約】  マイクロ電子基板、マイクロ電子基板を形成する方法、マイクロ電子基板を有するシステムが開示される。マイクロ電子基板は、導電層と、導電層上に配置されたスペーサ層と、スペーサ層上に配置された誘電ビルドアップ層と、誘電ビルドアップ層内に組み込まれたアクティブまたはパッシブマイクロ電子コンポーネントと、を備え、スペーサ層は、硬化中、組込み誘電ビルドアップ層の材料より収縮率が低く、予硬化状態において、および、硬化中は、組込み誘電ビルドアップ層の材料より粘度が高い材料からできている。【選択図】図１
2010512644.tif 000002
【特許請求の範囲】
【請求項１】
導電層と、
前記導電誘電層上に配置されたスペーサ層と、
前記スペーサ層上に配置された誘電ビルドアップ層と、
前記誘電ビルドアップ層内に組み込まれたアクティブまたはパッシブマイクロ電子コンポーネントと、
を備え、
前記スペーサ層は、硬化中の組込み誘電ビルドアップ層の材料より収縮率が低く、予硬化状態および硬化中の前記組込み誘電ビルドアップ層の材料より粘度が高い材料からできている、
マイクロ電子基板。
【請求項２】
前記スペーサ層は、プリプレグ層を含む、請求項１に記載の基板。
【請求項３】
前記スペーサ層は、前記スペーサ層と前記誘電ビルドアップ層とを併せた厚みの約３０％から約７０％の厚みを有する、請求項１に記載の基板。
【請求項４】
前記プリプレグ層は、ポリアミドおよびエポキシ樹脂、および、充填剤のうちの１つを含む、請求項１に記載の基板。
【請求項５】
前記導電層は、第２の導電層であり、前記誘電ビルドアップ層は、第２の誘電ビルドアップ層であり、前記基板は、コア層、前記コア層上に配置された第１の導電層、および、前記第１の導電層上に配置された第１の誘電ビルドアップ層をさらに備え、前記第２の導電層は、前記第１の誘電ビルドアップ層上に配置される、請求項１に記載の基板。
【請求項６】
前記コアは、有機材料を有する、請求項５に記載の基板。
【請求項７】
前記誘電ビルドアップ層は、ＡＢＦを含む、請求項５に記載の基板。
【請求項８】
マイクロ電子基板と、
前記マイクロ電子基板上に取り付けられるマイクロ電子ダイと、を備え、
前記マイクロ電子基板は、
導電層と、
前記導電層上に配置されたスペーサ層と、
前記スペーサ層上に配置された誘電ビルドアップ層と、
前記誘電ビルドアップ層内に組み込まれたアクティブまたはパッシブマイクロ電子コンポーネントと、を有し、
前記スペーサ層は、硬化中の組込み誘電ビルドアップ層の材料より収縮率が低く、予硬化状態および硬化中の前記組込み誘電ビルドアップ層の材料より粘度が高い材料からできている、
マイクロ電子パッケージ。
【請求項９】
前記スペーサ層は、プリプレグ層を含む、請求項８に記載のパッケージ。
【請求項１０】
前記スペーサ層は、前記スペーサ層と前記誘電ビルドアップ層とを併せた厚みの約３０％から約７０％の厚みを有する、請求項８に記載のパッケージ。
【請求項１１】
前記プリプレグ層は、ポリアミドおよびエポキシ樹脂、および、充填剤のうちの１つを含む、請求項８に記載のパッケージ。
【請求項１２】
前記導電層は、第２の導電層であり、前記誘電ビルドアップ層は、第２の誘電ビルドアップ層であり、前記基板は、コア層、前記コア層上に配置された第１の導電層、および、前記第１の導電層上に配置された第１の誘電ビルドアップ層をさらに備え、前記第２の導電層は、前記第１の誘電ビルドアップ層上に配置される、請求項８に記載のパッケージ。
【請求項１３】
前記コアは、有機材料を有する、請求項１２に記載のパッケージ。
【請求項１４】
前記誘電ビルドアップ層は、ＡＢＦを含む、請求項１２に記載のパッケージ。
【請求項１５】
マイクロ電子基板を形成する方法であって、
導電層を提供する段階と、
前記導電層上にスペーサ層を提供する段階と、
前記スペーサ層上に予硬化誘電ビルドアップ層を提供する段階と、
前記予硬化誘電ビルドアップ層内にアクティブまたはパッシブコンポーネントを組み込む段階と、
前記組み込む段階の後、前記予硬化誘電ビルドアップ層を硬化させることにより、組込み誘電ビルドアップ層を形成する段階と、を備え、
前記スペーサ層は、硬化中の前記組込み誘電ビルドアップ層の材料より収縮率が低く、予硬化状態および硬化中の前記組込み誘電ビルドアップ層の材料より粘度が高い材料からできている、
方法。
【請求項１６】
前記スペーサ層を提供する段階は、プリプレグ層を提供する段階を含む、請求項１５に記載の方法。
【請求項１７】
前記スペーサ層を提供する段階は、前記導電層上に前記スペーサ層をラミネートする段階を含む、請求項１５に記載の方法。
【請求項１８】
前記スペーサ層を提供する段階は、前記スペーサ層と前記組込み誘電ビルドアップ層とを併せた厚みの約３０％から約７０％の厚みを有する前記スペーサ層を提供する段階を含む、請求項１５に記載の方法。
【請求項１９】
前記導電層は、第２の導電層であり、前記組込み誘電ビルドアップ層は、第２の誘電ビルドアップ層であり、前記方法は、コア層を提供する段階と、前記コア層上に第１の導電層を提供する段階と、前記第１の導電層上に第１の誘電ビルドアップ層を提供する段階と、さらに備え、前記第２の導電層は、前記第１の誘電ビルドアップ層上に配置される、請求項１５に記載の方法。
【請求項２０】
前記コアは、有機材料を有する、請求項１９に記載の方法。
【請求項２１】
前記誘電ビルドアップ層は、ＡＢＦを含む、請求項１９に記載の方法。
【請求項２２】
前記予硬化誘電ビルドアップ層を提供する段階は、前記スペーサ層上に前記予硬化誘電ビルドアップ層をラミネートする段階を含む、請求項１５に記載の方法。
【請求項２３】
前記組み込む段階に先立ち、前記予硬化誘電ビルドアップ層を部分的に硬化する段階をさらに備える、請求項１５に記載の方法。
【請求項２４】
マイクロ電子パッケージを提供する方法であって、
マイクロ電子基板を提供する段階と、
前記マイクロ電子基板上にマイクロ電子ダイを取り付ける段階と、を備え、
前記マイクロ電子基板を提供する段階は、
導電層を提供する段階と、
前記導電層上にスペーサ層を提供する段階と、
前記スペーサ層上に予硬化誘電ビルドアップ層を提供する段階と、
前記予硬化誘電ビルドアップ層内にアクティブまたはパッシブコンポーネントを組み込む段階と、
前記組み込む段階の後、前記予硬化誘電ビルドアップ層を硬化させる段階と、を有し、
前記スペーサ層は、硬化中の組込み誘電ビルドアップ層の材料より収縮率が低く、予硬化状態および硬化中の前記組込み誘電ビルドアップ層の材料より粘度が高い材料からできている、
方法。
【請求項２５】
前記スペーサ層は、プリプレグ層を含む、請求項２４に記載の方法。
【請求項２６】
前記スペーサ層は、前記スペーサ層と前記組込み誘電ビルドアップ層とを併せた厚みの約３０％から７０％の厚みを有する、請求項２４に記載の方法。
【請求項２７】
前記プリプレグ層は、ポリアミドおよびエポキシ樹脂、および、充填剤のうちの１つを含む、請求項８に記載の方法。
【請求項２８】
前記導電層は、第２の導電層であり、前記誘電ビルドアップ層は、第２の誘電ビルドアップ層であり、前記基板は、コア層、前記コア層上に配置された第１の導電層、および、前記第１の導電層上に配置された第１の誘電ビルドアップ層をさらに備え、前記第２の導電層は、前記第１の誘電ビルドアップ層上に配置される、請求項８に記載の方法。
【請求項２９】
マイクロ電子基板を有する電子部品アセンブリと、
前記電子部品アセンブリに結合されたメインメモリと、
を備え、
前記マイクロ電子基板は、
導電層と、
前記導電層上に配置されたスペーサ層と、
前記スペーサ層上に配置された誘電ビルドアップ層と、
前記誘電ビルドアップ層内に組み込まれたアクティブまたはパッシブマイクロ電子コンポーネントと、を有し、
前記スペーサ層は、硬化中の組込み誘電ビルドアップ層の材料より収縮率が低く、予硬化状態および硬化中の前記組込み誘電ビルドアップ層の材料より粘度が高い材料からできている、
システム。
【請求項３０】
前記スペーサ層は、プリプレグ層を含む、請求項２９に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、概してマイクロエレクトロニクス製造の分野に関する。より詳しくは、本発明の実施形態は、アクティブまたはパッシブコンポーネントが組み込まれたマイクロ電子基板に関する。
【背景技術】
【０００２】
アクティブまたはパッシブコンポーネントを例えば、デカップリング、ＲＦチューニング、または、電圧調整用途でマイクロ電子基板に組み込むには、そのようなコンポーネントを基板に対して正確に位置決めすることが要求される。それによって、それらのコンポーネントと基板の既存の導電相互接続層とにおける、例えばビアなどの電気的接点の信頼性のある接続が可能になる。
【０００３】
現在、アクティブおよび／またはパッシブ組込みコンポーネントは、基板上のパネルサイズの誘電ビルドアップ層上に配置され、その後、ビルドアップ層は硬化される。しかしながら、予硬化誘電ビルドアップ層の粘性により、組込みプロセスの間に著しいずれが生じる場合があり、組込みコンポーネントに対してかなりの位置的エラーが生ずるのが難点である。したがって、従来技術のマイクロ電子基板にコンポーネントを組み込む方法は、このように性能および歩留まりにマイナスの影響を及ぼすので、組み込もうとする基板に対する当該コンポーネントの電気的接続および／または物理的位置決めに関して信頼性が高いとはとても言えない。
【図面の簡単な説明】
【０００４】
【図１】コア、導電層、および、誘電ビルドアップ層を有する従来の中間基板の概略断面図である。
【０００５】
【図２】一実施形態における、図１の中間基板の上にさらにスペーサ層を有する第１の中間構造の断面図である。
【０００６】
【図３】図２の構造の上にさらに予硬化誘電ビルドアップ層を有する第２の中間構造の概略図である。
【０００７】
【図４】図３の構造に、予硬化誘電ビルドアップ層に埋め込まれるコンポーネントをさらに設けた第３の中間構造の概略図である。
【０００８】
【図５】予硬化誘電ビルドアップ層を硬化した後の図４の構造を含む第４の中間構造の概略図である。
【０００９】
【図６】図５の構造に基づき形成されるマイクロ電子基板を含むパッケージの概略図である。
【００１０】
【図７】図６の基板と同様のマイクロ電子基板を有するシステムの概略図である。
【００１１】
説明を明快にすべく、図面における構成要素は、必ずしも一定の比率で表現していない。例えば、わかりやすく表現するためにいくつかの構成要素の寸法は他の構成要素の寸法に比べて大きく示される場合もある。対応するかまたは同様の構成要素を示すために図面を通じて同じ参照番号を用いていることを理解されたい。
【発明を実施するための形態】
【００１２】
以下の詳細な説明では、マイクロ電子基板、マイクロ電子パッケージ、マイクロ電子基板を形成する方法、マイクロ電子パッケージを形成する方法、および、マイクロ電子基板を有するシステムが開示される。添付の図面を参照して本発明が実施される特定の実施形態を説明する。他の実施形態も存在してよく、本発明の範囲および趣旨に逸脱せずに他の構造的変更もなされうることを理解されたい。
【００１３】
本願明細書中で使用される、上、下、隣接する、という用語は、他の構成要素に対する１つの構成要素の位置を表している。例えば、第２の構成要素の上、または、下に配置される第１の構成要素は、第２の構成要素と直に接してよく、あるいは、１つ以上の介在要素を有していてもよい。さらに、第２の構成要素の隣にまたは隣接して配置される第１の構成要素は、第２の構成要素と直に接していてもよく、あるいは、１つ以上の介在要素を有していてもよい。
【００１４】
以下に、図１から７を参照して本実施形態または他の実施形態を説明する。しかしながら、図は限定としてとられるべきでなく、説明および理解を深めることを意図されている。
【００１５】
図６を参照すると、一実施形態における組込みコンポーネント１０４を有するマイクロ電子基板１０２を含むパッケージ１００が示されている。マイクロ電子ダイ１０６は、はんだ接合１０１およびアンダーフィル材料１０１'を用い、よく知られた方法で基板１０２上に取り付けられたフリップチップである。ダイ１０６についての他の取り付け構成も実施形態の範囲内である。以下にさらに説明するように、例えば図６に示すようなパッケージ１００などの複数の実施形態に従うパッケージは、例えば、組込みコンポーネント１０４とそれぞれの下にある導電層１１４および１１６との間のような、基板の組込みコンポーネントと下にある導電層との間に配置されたスペーサ層１３８および１４０などの少なくとも１つのスペーサ層が存在する点が同様の従来技術のパッケージと異なる。複数の実施形態におけるスペーサ層は、スペーサ層が用いられない従来技術の構造と比べ、組込みコンポーネントの位置決めに関わる位置決めエラーを抑制する。
【００１６】
図６をより詳細に参照すると、パッケージ１００は、用途に応じて、例えば、コンポーネント１０４および／またはダイ１０６と回路基板とを結合するか、または、プロセッサまたはプロセッシングシステムとマザーボードとを結合するために用いられてよい。基板１０２は、コア１０８を有し、これは、ＦＲ４、ＦＲ５、または、ビスマレイミドトリアジン（ＢＴ）などの有機材料を誘電材料として用いる市販のコアであってよい。コアは、銅クラッドを有するガラス繊維強化エポキシＰＣＢ樹脂をさらに有してよい。他のタイプのコアも実施形態の範囲内である。図に示す基板１０２は、導電層１１０、１１２、１１４、１１６、１１８、および、１２０と、誘電ビルドアップ層１２２、１２４、１２６、１２８、１３０、および、１３２をさらに有し、これらは、一般的に多層基板構造で用いられるような従来の構成に適合しうる層である導電層およびビルドアップ層は、図には概略的に示されており、これら層は、必ずしも、概略的な描写にするとそう見えるような連続層であるわけではなく、当業者であれば直ちに認識できるように、多層基板内のさまざまなレベルで電気／信号の経路選択を可能とする構成を有することを理解されたい。したがって、例えば、導電層１１０から１２０のそれぞれは、対応するビルドアップ層上にめっき処理によって形成され、用途に応じてパターニングされてトレースが形成される場合もあり、トレースの各層を導電層と呼ぶ。本願明細書中、トレースの各層を導電層と称する。同様に、誘電ビルドアップ層１２２から１３２のそれぞれは、例えば、ビア１３４のような貫通ビアを備え、導電層が互いに接続されている場合があった。ビア１３６は、さらに、用途に応じて図に示すようにコア１０８を貫通して設けられてよい。図６に示すように、ビルドアップ層１２６および１２８は、それぞれ組込みマイクロ電子コンポーネント１０４を有し、各コンポーネント１０４は、基板に対する特定の予め決められた設計によって指示されるとおりアクティブまたはパッシブである。層１２６または１２８などの誘電ビルドアップ層へのマイクロ電子コンポーネントの組み込みは、よく知られた技術である。図６の実施形態に示される誘電ビルドアップ層１２６および１２８が組込みマイクロ電子コンポーネントを有する限り、本願明細書中では組込み誘電ビルドアップ層１２６および１２８と称してよい。マイクロ電子コンポーネント１０４は、予め形成されたアクティブまたはパッシブコンポーネントを含んでよい。アクティブコンポーネントは、例えば、トランジスタ、ＭＯＳＦＥＴ、接合ダイオードなどを含む。パッシブコンポーネントは、例えば、コンデンサ、インダクタ、抵抗器、などを含む。マイクロ電子コンポーネント１０４は、当業者であれば理解できるような、デカップリング、無線周波数のチューニング、または、電圧調整用コンポーネントを含んでよい。導電層１１４および１１６は、組込み誘電ビルドアップ層１２６および１２８に隣接しているという意味で組込み誘電ビルドアップ層１２６および１２８のそれぞれの「下にある」限り、導電層１１４および１１６は、下の導電層１１４および１１６と本願明細書中では称されることがあってよい。誘電ビルドアップ層１２２、１２４、１２６、１２８、１３０、および、１３２は、例えば、ＡＢＦ  ＧＸＩ３などのＡＢＦを含む高分子誘電材料から形成されてよい。
【００１７】
さらに図６を参照すると、本実施形態における基板１０２は、対応する下の導電層１１４および１１６と組込みビルドアップ層１２６および１２８とをそれぞれ分離しているスペーサ層１３８および１４０をさらに有する。各スペーサ層は、硬化中の組込み誘電ビルドアップ層の材料より収縮率が低く、予硬化状態および硬化中の組込み誘電ビルドアップ層の材料より粘度が高い材料から形成されてよい。組込み誘電ビルドアップ層の材料は、組込み誘電ビルドアップ層の材料を生じるポイントである、完全に硬化する前の段階にあっては、本願明細書中では「予硬化」状態にある。したがって、複数の実施形態によれば、例えば、層１２６および１２８などの組込み誘電ビルドアップ層の硬化において、硬化中および硬化後、組込み誘電ビルドアップ層は、収縮して移動するが、スペーサ層の材料は、このような硬化の間、ほとんど収縮せず、ほとんど移動しない。このようにして、層１２６および１２８の硬化後、組込み誘電ビルドアップ層内に組み込まれたマイクロ電子コンポーネントのより信頼性の高い位置決めが補償された。複数の実施形態におけるスペーサ層は、さらに、（１）例えば、当業者であれば理解できるようなラミネートまたは他の結合プロセスによって基板の下の導電層と結合する材料から形成されてよく、（２）、スペーサ層の材料が基板の下の導電層に存在する切れ目内で移動できる粘性を有してよく、（３）それに対応する組込み誘電ビルドアップ層の誘電率の約２０％以内であり、好ましくは、それに対応する組込み誘電ビルドアップ層の誘電率の約５％から２０％以内の誘電率を有してよく、（４）予硬化誘電材料の硬化温度以下の硬化温度を有する材料から形成されてよく、および／または、（５）ビアホールを形成するためにレーザドリル処理できる材料から形成されてよい。一実施形態によれば、スペーサ層の材料は、それに対応する組込み誘電ビルドアップ層の誘電率と略等しい誘電率を有してよい。好適な実施形態によれば、スペーサ層１３８および１４０は、例えば、シリコンまたはガラス充填材を有するポリアミドプリプレグまたはエポキシプリプレグなどのプリプレグ材料から形成されている。スペーサ層が一実施形態に従うプリプレグを有する場合、特定のタイプのプリプレグの選択は、例えば、スペーサ層の材料について上記した要件（１）から（５）などの適用条件に依存する。一実施形態では、その上の誘電ビルドアップ層としてのＡＢＦ（ＧＸ１３）と共にプリプレグ（ＧＸ１３−ＰＰ）を用いることが考慮される。一実施形態におけるプリプレグに、例えば、酸化シリコン粒子などの粉粒体が存在することにより、プリプレグは、対応する組込み誘電ビルドアップ層材料が硬化する前および硬化している間より高い粘度を有することができる。実施形態は、単一の材料でできたスペーサ層を用いることに限定されず、異なる材料からなるスペーサ層も範囲に含まれ、例えば、スペーサ層は、異なる材料の多数の副層を有する。
【００１８】
スペーサ層は、所定の組込み誘電ビルドアップ層を間に挟む２つの連続する導電層の間に予め決められた離隔距離を維持できることが好都合である。予め決められた離隔距離とは、上記の２つの連続する導電層間に存在する層すべての合計の厚みのことを指す。以降、明確にすべく、２つの連続する導電層の間に存在する層全体を「コンポーネント支持層」と称し、図６の例では、スペーサ層１３８および組込み誘電ビルドアップ層１２６を含むコンポーネント支持層１４２か、または、スペーサ層１４０および組込み誘電ビルドアップ層１２８を含むコンポーネント支持層１４４として示される。特に一実施形態に従う予め決められた離隔距離は、基板内での所望の信号完全性を実現するコンポーネント支持層の最小限の厚みのことを指す。予め決められた離隔距離の典型的な値は、約３０ミクロンである。このような最小限の厚みは、とりわけ、コンポーネント支持層の有効誘電率から決定されてよい。本記載において意味する「有効誘電率」とは、あたかもコンポーネント支持層全体が単一の材料で形成されているかのようにコンポーネント支持層に適用できる誘電率の値である。予め決められた離隔距離の決定においては、組込みコンポーネントの容量および抵抗のどちらも考慮されてよい。当業者であれば、高リークを防ぐためには比較的高い抵抗が要求されるであろうし、高信号インピーダンスを防ぐためには比較的低い容量／誘電率が要求されるであろうことが理解できる。予め決められた離隔距離の決定は、基板中の信号経路に沿う顕著なインピーダンス変化がないことを確認することでもたらされるインピーダンス整合によってなされる。インピーダンス整合は、よく知られた技術である。コンデンサの誘電ビルドアップ層と同様の誘電率を有する材料でできたスペーサ層を選択することにより、スペーサ層は、電気的用途のために事実上コンデンサ誘電ビルドアップ層に代わることができる。予め決められた離隔距離を決定する他の要因は、スペーサ層が下の層１１４に存在する切れ目を貫通するに十分な厚みを有することを保証することにより、導電層１１４の密度および厚みを考慮することである。複数の実施形態によれば、例えばスペーサ層１３８および１４０などのスペーサ層を用いることにより、上記のような予め決められた離隔距離を維持しつつ、層１２６および１２８などの組込み誘電ビルドアップ層の厚みをそれぞれ減少できるという利点がある。スペーサ層の使用に伴い組込み誘電ビルドアップ層を減らすことにより、組込み誘電ビルドアップ層の硬化中にコンポーネント支持層の粘性流を減少させるという利点があり、それによって、最終生産物における組込みコンポーネントのより信頼性の高い位置決めが実現する。複数の実施形態によれば、スペーサ層は、コンポーネント支持層の約３０％から７０％の厚みを有してよい。
【００１９】
次に図１から５を参照すると、上記の図６の基板１０２のような基板の形成における異なる段階が示されている。図１から５は、図１の中間基板１０３のような中間基板の片側にスペーサ層および組込み誘電ビルドアップ層を含むコンポーネント支持層を設けているが、図１から５で説明されるプロセスは、中間基板の両側にコンポーネント支持層を設けるように用いられてもよい。さらに、図１から５に関連して説明されるプロセスは、当業者であれば理解できるように、中間基板の所定の側にいかなる数のコンポーネント支持層を提供するよう同様に適用されてよい。図１から５に示される構造が図６の基板１０５のような基板の製造における段階を示す限り、図６のコンポーネントに対応する図１から５におけるコンポーネントは、同様の参照番号が付されている。説明をわかりやすくする目的で図６に示される導電ビアは、図１から５の構造から削除されていることにも留意されたい。
【００２０】
図１をまず参照すると、方法の実施形態は、中間基板１０３のような中間基板を提供する段階を備える。本記載の文脈では、「中間基板」とは、組込み誘電ビルドアップ層がその上に提供される前の多層基板構造を意味する。図１の中間基板は、図６の実施形態に関連してすでに上述したコア層１０８、導電層１１０、１１２、１１４、１１６、および、誘電ビルドアップ層１２２、１２４を有する。基板１０３のような中間基板の提供はよく知られた技術なので、基板１０３の製造については説明しない。図１に例として示された中間基板の提供は、図６に関して上述したような下の導電層１１４に対応する導電層１１４の提供を意味する。
【００２１】
図２を参照すると、方法の実施形態は、スペーサ層１３８のようなスペーサ層を、下の導電層１１４のような下の導電層上に提供する段階を含む。好ましくは、図６に関連して上述したように、スペーサ層は、プリプレグ層を含む。スペーサ層１３８は、下の導電層１１４の上によく知られる方法でラミネートされてよい。好適な実施形態によれば、スペーサ層の提供は、下の導電層１１４の上にプリプレグ層１３８をラミネートする段階を含む。プリプレグ層のラミネーションは、約摂氏１００度から約摂氏１５０度の温度範囲内の一実施形態に従い行われてよい。スペーサ層は、例えば、スペーサ層の材料によって、スピンオン／スプレーオン、および、硬化技法を用いるなど、他のいかなるよく知られた方法で下の導電層の上に設けられてよい。導電層上におけるプリプレグ層のラミネーションのプロセスパラメータの決定は、当業者であれば理解できるように、とりわけ用いられるプリプレグ材料のタイプに依存する。しかしながら、実施形態は、ラミネーションによるスペーサ層の提供に限定されず、当業者であれば理解できるように、１つの層を他の層の上に提供するよく知られた方法のうちのいかなるものに従うスペーサ層も範囲内に収まる。スペーサ層１３８を提供する間、好ましくは、スペーサ層は、下にある導電層１１４の表面の凸凹間でスペーサ層の材料が移動することができる粘度を有する。形成された後のスペーサ層１３８には、例えば、レーザドリルおよび電気メッキなどのよく知られた方法によって導電ビア（図６に示すような）が設けられてよい。
【００２２】
次に図３を参照すると、方法の実施形態は、例えば、予硬化誘電ビルドアップ層１４６のような予硬化誘電ビルドアップ層をスペーサ層１３８のようなスペーサ層上に提供する段階を備える。図３に示される予硬化誘電ビルドアップ層１４６は、「予硬化」状態にあり、すなわち、上述のごとく、コンポーネント１０４を組み込んだ後の全体を硬化する前の段階にある（図４および５に関連してさらに詳しく述べる）。予硬化誘電ビルドアップ層１４６は、上記図６に関連して説明した組込み誘電ビルドアップ層１２６についてリストアップしたあらゆる可能性のある材料の予硬化状態に対応してよい。好ましくは、予硬化誘電ビルドアップ層１４６は、スペーサ層１３８の上によく知られた方法でラミネートされる。オプションとして、予硬化誘電ビルドアップ層１４６にコンポーネント１０４を埋め込む間または前にその粘度を高めるべく、予硬化誘電ビルドアップ層１４６をよく知られた方法で部分的に硬化してよい。
【００２３】
図４を参照すると、方法の実施形態は、コンポーネント１０４などのアクティブまたはパッシブコンポーネントを層１４６などの予硬化誘電ビルドアップ層に組み込む段階を備える。組込み段階は、例えば、取り付け具１４８を用い、誘電層内にアクティブまたはパッシブコンポーネントを組み込む従来のいかなる方法に従い行われてよい。
【００２４】
図５を参照すると、方法の実施形態は、組込み段階の後、例えば、層１４６を硬化するなどの予硬化誘電ビルドアップ層を硬化する段階を備える。硬化段階は、誘電材料を硬化する従来のいかなる方法に従い行われてよい。例えば、図４に示される構造は、誘電層１４６をよく知られた方法で硬化させるために約摂氏２００度の温度の硬化オーブンに入れてよい。予硬化誘電ビルドアップ層１４６を硬化することによって、上記図６に関連して説明されたような組込み誘電ビルドアップ層１２６が形成される。予硬化誘電ビルドアップ層１４６の硬化によって、スペーサ層も硬化してよい。硬化の前および間に、予硬化誘電ビルドアップ層およびスペーサ層は、どちらもいくらか移動し、コンポーネント１０４が予硬化誘電ビルドアップ層の中に沈み、さらにいくつかの実施形態では、図５に示すようにスペーサ層中に沈んでよい。硬化の後、組込み誘電ビルドアップ層には、例えば、レーザドリルおよび電気メッキなどのよく知られた方法によって導電ビア（図６に示す）が設けられてよい。硬化の後、追加の導電および誘電ビルドアップ層などの追加層が従来の方法で組込み誘電ビルドアップ層１２６の上に設けられ、当該追加層には、導電ビアが従来の方法で設けられることにより、図６の基板１０２と同様の基板が生成されてよい。実施形態は、多層基板における下の導電層と組込み誘電ビルドアップ層との間にスペーサ層を設けることにより、ビルドアップ層に組み込まれるコンポーネントの位置エラーを防ぎ、一方で、組込み誘電ビルドアップ層を間に挟む２つの連続する導電層間に予め決められた離隔距離を維持するという利点を有する。さらに、実施形態は、位置エラーを防ぐと同時に、多層基板を形成するための既存または従来のプロセスを使用できるという利点も有する。またさらに、実施形態は、組込み誘電層として十分な誘電強化材料を用いることにより、基板の残りに対する組込みコンポーネントの適切な粘着性を提供できるという利点を有する。
【００２５】
図７を参照すると、本発明の複数の実施形態が用いられうる多くの可能性のあるシステム９００の１つが示されている。一実施形態では、電子部品アセンブリ１０００は、図６のパッケージ１００のようなマイクロ電子パッケージを有してよい。アセンブリ１０００は、マイクロプロセッサをさらに有してよい。別の実施形態では、電子部品アセンブリ１０００は、特定用途向け集積回路（ＡＳＩＣ）を有してよい。チップセット(例えば、グラフィクス、音声、および、制御チップセット）内で見られる集積回路は、本発明の実施形態に従い実装されてよい。図７に示される実施形態については、システム９００は、図に示すように、バス１０１０によって互いに接続されたメインメモリ１００２、グラフィックプロセッサ１００４、大容量記憶装置１００６、および／または、入出力モジュール１００８を有する。メモリ１００２の例は、スタティックＲＡＭ（ＳＲＡＭ）、および、ダイナミックＲＡＭ（ＤＲＡＭ）を含むがこれらに限定されない。大容量記憶装置１００６の例は、ハードディスクドライブ、ＣＤ、ＤＶＤなどを含むがこれらに限定されない。入出力モジュール１００８の例は、キーボード、カーソル制御装置、ディスプレイ、ネットワークインターフェースなどを含むがこれらに限定されない。バス１０１０の例は、ＰＣＩ（ｐｅｒｉｐｈｅｒａｌ  ｃｏｎｔｒｏｌ  ｉｎｔｅｒｆａｃｅ）バス、ＩＳＡ（Ｉｎｄｕｓｔｒｙ  Ｓｔａｎｄａｒｄ  Ａｒｃｈｉｔｅｃｔｕｒｅ）バスなどを含むがこれらに限定されない。さまざまな実施形態において、システム９０は、無線携帯電話、パーソナル携帯情報機器、ポケットＰＣ、タブレットＰＣ、ノートパソコン、デスクトップコンピュータ、セットトップボックス、メディアセンターＰＣ、ＤＶＤプレーヤ、および、サーバであってよい。
【００２６】
上記さまざまな実施形態は、例として示されているのであって、限定ではない。したがって、これまで本発明の詳細な実施形態を説明してきたが、添付の請求項によって定義される発明は、上記実施形態に記載された特定の詳細によって制限されず、本発明の趣旨または範囲に逸脱せずにさまざまな変更が可能であると理解される。
【図１】
2010512644.tif 000003
【図２】
2010512644.tif 000004
【図３】
2010512644.tif 000005
【図４】
2010512644.tif 000006
【図５】
2010512644.tif 000007
【図６】
2010512644.tif 000008
【図７】
2010512644.tif 000009
【国際調査報告】
2010512644.tif 000010
2010512644.tif 000011