(57)【要約】【課題】ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置、システム及び方法(１)であって、公称ライン電圧及び／又は公称適用電圧よりも低い所定量の電圧を節約して、エネルギーを節約する。フェーズ入力接続部(２)は、アナログ信号を装置及びシステム(１)へ入力する。磁束コンセントレータ(３)は、入力アナログ信号(20)を検出し、電圧ゼロクロスディテクタ(５)は、信号(20)のゼロ電圧クロスポイント(21)を決定する。信号(20)の正の半サイクル(22)と負の半サイクル(23)は識別され、信号(20)を処理するデジタル信号プロセッサ(10)にルーティングされる。信号(20)は、パルス幅変調によって低減され、低減された量のエネルギーが出力されて、エンドユーザにエネルギー節約がもたらされる。【選択図】図１
2010537273.tif 000002
【特許請求の範囲】
【請求項１】
ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置であって：
少なくとも１のアナログ信号を有する所定量の入力エネルギーをエネルギー節約装置へ入力する少なくとも１のフェーズ入力接続部；
前記少なくとも１のフェーズ入力接続部へ接続され、エネルギー節約装置へ入力された所定量の入力エネルギーを検出する少なくとも１の磁束コンセントレータ；
前記少なくとも１のフェーズ入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１のゼロ電圧クロスポイントを決定する少なくとも１の電圧ゼロクロスポイントディテクタ；
前記少なくとも１の入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別する少なくとも１の半サイクル識別部；
前記少なくとも１の電圧ゼロクロスポイントディテクタに電気的に接続され、前記少なくとも１のアナログ信号を処理するための少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルをルーティングする少なくとも１の論理デバイス；
前記少なくとも１の論理デバイスに電気的に接続され、前記少なくとも１のアナログ信号を処理する少なくとも１のデジタル信号プロセッサ；
少なくとも１の駆動制御部を有する少なくとも１の電圧低減手段であって、前記少なくとも１のデジタル信号プロセッサに電気的に接続され、低減された量のエネルギーをもたらす少なくとも１のアナログ信号にパルス幅変調を施して、所定量の入力エネルギーを低減する少なくとも１の電圧低減手段；及び
前記少なくとも１の電圧低減手段に電気的に接続され、エネルギー節約装置から低減された量のエネルギーを出力する少なくとも１のフェーズ出力接続部；
を含んでいるＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２】
前記少なくとも１の磁束コンセントレータに存在するエネルギーの少なくとも１のアナログ信号を調節する少なくとも１のアナログ信号調節デバイスをさらに含んでいる請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項３】
エネルギー節約装置に電気的に接続され、エネルギー節約装置に電力を供給する少なくとも１の電力供給ユニットをさらに含んでいる請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項４】
エネルギー節約装置に電気的に接続された少なくとも１の演算デバイスをさらに含んでいる請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項５】
前記少なくとも１のデジタル信号プロセッサと少なくとも１の演算デバイスとの間を電気的に接続する少なくとも１のＵＳＢ通信インターフェイスをさらに含んでいる請求項４に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項６】
前記少なくとも１のフェーズ入力接続部は、単相電力システムである請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項７】
前記少なくとも１のフェーズ入力接続部は、二相電力システムである請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項８】
前記少なくとも１のフェーズ入力接続部は、三相電力システムである請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項９】
前記少なくとも１の磁束コンセントレータは、ガルバニック絶縁により所定量のエネルギーを測定する請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１０】
前記磁束コンセントレータは、少なくとも１のプリント回路基板に配置され；
前記少なくとも１のプリント回路基板は、少なくとも１のハウジングに配置され；及び
ハウジングは、前記少なくとも１のフェーズ入力接続部を前記少なくとも１の信号調節デバイスへ電気的に接続する導体に取り外し可能に固定できる、
請求項９に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１１】
前記少なくとも１のハウジングは、ヒンジ接続により他方に対して固定される上半体と下半体を含んでいる請求項１０に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１２】
前記少なくとも１のアナログ信号調節デバイスは、前記少なくとも１の磁束コンセントレータに存在するエネルギーの高調波と過渡信号、又は、干渉信号を除去又は低減する第１フィルタを有している請求項２に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１３】
前記少なくとも１のアナログ信号調節デバイスは、必要に応じて少なくとも１のフェーズ変化を許容する第２フィルタを含んでいる請求項１２に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１４】
前記少なくとも１のアナログ信号の少なくとも１の電圧ゼロクロスポイントを決定する前記少なくとも１の電圧ゼロクロスポイントディテクタは、少なくとも１のコンパレータと少なくとも１のシュミットバッファである請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１５】
前記少なくとも１のコンパレータは、供給電圧のおおよそ半分の参照ポイントを有している請求項１４に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１６】
前記少なくとも１のアナログ信号調節デバイスに電気的に接続された少なくとも１の損失フェーズ検出デバイスをさらに含んでいる請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１７】
前記少なくとも１のアナログ信号調節デバイスに電気的に接続された少なくとも１のフェーズ回転デバイスをさらに含んでいる請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１８】
前記少なくとも１のアナログ信号調節デバイスに電気的に接続された少なくとも１の小回転デバイスをさらに含んでいる請求項１６に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項１９】
前記少なくとも１の半サイクル識別部は、絶対ゼロクロス信号を識別する請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２０】
前記少なくとも１の論理デバイスは、プログラム可能である請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２１】
前記少なくとも１の論理デバイスは、リアルタイムで作動する請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２２】
前記少なくとも１の電圧低減手段に電気的に接続された少なくとも１の非接地電源をさらに含んでいる請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２３】
前記少なくとも１のフェーズ出力接続部は、単相出力システムである請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２４】
前記少なくとも１のフェーズ出力接続部は、二相出力システムである請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２５】
前記少なくとも１のフェーズ出力接続部は、三相出力システムである請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２６】
前記少なくとも１のデジタル信号プロセッサに電気的に接続されたリセットスイッチをさらに含んでいる請求項１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２７】
前記少なくとも１のリセットスイッチに電気的に接続された少なくとも１の発光ダイオードをさらにふくんでいる請求項２６に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２８】
前記少なくとも１のＵＳＢ通信インターフェイスは、ユーザにより、エネルギー節約システムへ入力された所定量のエネルギーと、エネルギー節約システムから出力された低減されたエネルギーを監視することを許容する請求項５に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項２９】
ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置であって：
エネルギー節約装置に電気的に接続され、エネルギー節約装置へ電力を供給する少なくとも１の電力供給ユニット；
少なくとも１のアナログ信号を有する所定量のエネルギーをエネルギー節約装置へ入力する少なくとも１のフェーズ入力接続部；
前記少なくとも１のフェーズ入力接続部に接続され、ガルバニック絶縁により、エネルギー節約装置に入力される所定量の入力エネルギーを検出する少なくとも１の磁束コンセントレータ；
前記少なくとも１の磁束コンセントレータに存在するエネルギーの少なくとも１のアナログ信号を調節する少なくとも１のアナログ信号調節デバイス；
前記少なくとも１のフェーズ入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１のゼロ電圧クロスポイントを決定する少なくとも１の電圧ゼロクロスポイントディテクタ；
前記少なくとも１のフェーズ入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別する少なくとも１の半サイクル識別部；
前記少なくとも１の電圧ゼロクロスポイントディテクタに電気的に接続され、前記少なくとも１のアナログ信号を処理するための少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルをルーティングする少なくとも１の論理デバイス；
前記少なくとも１の論理デバイスに電気的に接続され、前記少なくとも１のアナログ信号を処理する少なくとも１のデジタル信号プロセッサ；
少なくとも１の駆動制御部を有する少なくとも１の電圧低減手段であって、前記少なくとも１のデジタル信号プロセッサに電気的に接続され、少なくとも１のアナログ信号にパルス幅変調を施し、低減された量のエネルギーをもたらして、所定量の入力エネルギーを低減する少なくとも１の電圧低減手段；
前記少なくとも１の電圧低減手段に電気的に接続され、エネルギー節約装置から低減されたエネルギーを出力する少なくとも１のフェーズ出力接続部；
前記少なくとも１のデジタル信号プロセッサに電気的に接続される少なくとも１のＵＳＢ通信インターフェイス；及び
エネルギー節約装置に電気的に接続された少なくとも１の演算デバイス；
を含んでいるＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項３０】
前記少なくとも１のアナログ信号調節デバイスに電気的に接続された少なくとも１の小回転デバイスをさらに含んでいる請求項２９に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置。
【請求項３１】
ＩＧＢＴ／ＦＥＴに基づくエネルギー節約システムであって：
所定量の入力エネルギーをエネルギー節約システムへ入力する手段；
エネルギー節約システムへ入力された所定量の入力エネルギーを検出する手段；
前記エネルギーの少なくとも１のアナログ信号を調節する手段；
前記少なくとも１の調節されたアナログ信号の少なくとも１の電圧ゼロクロスポイントを決定する手段；
前記少なくとも１の調節されたアナログ信号の少なくとも１の正の半サイクルと負の半サイクルを識別する手段；
前記少なくとも１のアナログ信号を処理するための少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の正の半サイクルと、前記少なくとも１のアナログ信号の負の半サイクルをルーティングする手段；
前記少なくとも１の調節されたアナログ信号を処理する手段；
低減された量のエネルギーをもたらすために、前記少なくとも１のアナログ信号の所定量のエネルギーを低減する手段；及び
エネルギー節約システムから低減されたエネルギーを出力する手段；
を具えているＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項３２】
前記所定量のエネルギーを低減する手段は、パルス幅変調による請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項３３】
前記少なくとも１の演算デバイスと通信する手段をさらに含んでいる請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項３４】
エネルギー節約システムをリセットする手段をさらに含んでいる請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項３５】
前記少なくとも１の演算デバイスと通信する手段をさらに含んでいる請求項３２に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項３６】
前記少なくとも１の演算デバイスと通信する手段をさらに含んでいる請求項３３に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項３７】
エネルギー節約システムに入力される所定量のエネルギーを検出する手段は、ガルバニック絶縁を用いて電流を測定する少なくとも１の磁束コンセントレータである請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項３８】
前記エネルギーの少なくとも１のアナログ信号を調節する手段は、少なくとも１のアナログ信号中の高調波と過渡信号、又は、干渉信号を実質的に低減する少なくとも１のアナログ信号調節デバイスである請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項３９】
前記少なくとも１の調節されたアナログ信号の少なくとも１の電圧ゼロクロスポイント決定手段は、少なくとも１のコンパレータと少なくとも１のシュミットバッファを有する少なくとも１の電圧ゼロクロスポイントディテクタである請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４０】
前記少なくとも１の調節されたアナログ信号の少なくとも１の正の半サイクルと負の半サイクルを識別する手段は、少なくとも１の半サイクル識別部である請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４１】
少なくとも１のアナログ信号を処理するための少なくとも１のデジタル信号プロセッサへ、少なくとも１のアナログ信号の正の半サイクルと少なくとも１のアナログ信号の負の半サイクルをルーティングする手段は、少なくとも１の論理デバイスである請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４２】
前記少なくとも１の論理デバイスは、プログラム可能である請求項４１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４３】
前記少なくとも１の調節されたアナログ信号を処理する手段は、パルス幅変調機能を行なうデジタル信号プロセッサである請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４４】
前記パルス幅変調は、少なくとも１のＩＧＢＴドライバによる請求項３２に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４５】
前記パルス幅変調は、少なくとも１のＦＥＴドライバによる請求項３２に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４６】
エネルギー節約システムへ電力を供給する手段をさらに含んでいる請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４７】
前記所定量のエネルギーをエネルギー節約システムに入力する手段の損失を検知する手段をさらに含んでいる請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４８】
前記所定量のエネルギーをエネルギー節約システムに入力する手段をルーティングする手段をさらに含んでいる請求項３１に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項４９】
前記所定量のエネルギーをエネルギー節約システムに入力する手段の損失を検知する手段は、エネルギーの少なくとも１のアナログ信号を調節する手段と電気的に接続された少なくとも１の損失フェーズ検知デバイスである請求項４７に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項５０】
前記所定量のエネルギーをエネルギー節約システムに入力する手段をルーティングする手段は、前記エネルギーの少なくとも１のアナログ信号を調節する手段に電気的に接続された少なくとも１のフェーズ回転デバイスである請求項４８に記載のＩＧＢＴ／ＦＥＴに基づくエネルギー節約システム。
【請求項５１】
ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置を使用する方法であって：
エネルギー節約装置は、
少なくとも１のアナログ信号を有する所定量の入力エネルギーをエネルギー節約装置へ入力する少なくとも１のフェーズ入力接続部；
前記少なくとも１のフェーズ入力接続部へ接続され、エネルギー節約装置へ入力された所定量の入力エネルギーを検出する少なくとも１の磁束コンセントレータ；
前記少なくとも１のフェーズ入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１のゼロ電圧クロスポイントを決定する少なくとも１の電圧ゼロクロスポイントディテクタ；
前記少なくとも１の入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別する少なくとも１の半サイクル識別部；
前記少なくとも１の電圧ゼロクロスポイントディテクタに電気的に接続され、前記少なくとも１のアナログ信号を処理するための少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルをルーティングする少なくとも１の論理デバイス；
前記少なくとも１の論理デバイスに電気的に接続され、前記少なくとも１のアナログ信号を処理する少なくとも１のデジタル信号プロセッサ；
少なくとも１の駆動制御部を有する少なくとも１の電圧低減手段であって、前記少なくとも１のデジタル信号プロセッサに電気的に接続され、低減された量のエネルギーをもたらす少なくとも１のアナログ信号にパルス幅変調を施して、所定量の入力エネルギーを低減する少なくとも１の電圧低減手段；及び
前記少なくとも１の電圧低減手段に電気的に接続され、エネルギー節約装置から低減された量のエネルギーを出力する少なくとも１のフェーズ出力接続部；
を含んでおり、
方法は：
ａ．少なくとも１のアナログ信号を有する所定量の入力エネルギーをエネルギー節約装置に入力するステップ；
ｂ．エネルギー節約装置に入力された所定量のエネルギーを検出するステップ；
ｃ．前記少なくとも１のアナログ信号の少なくとも１の電圧ゼロクロスポイントを決定するステップ；
ｄ．前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別するステップ；
ｅ．前記少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルをルーティングするステップ；
ｆ．前記少なくとも１のアナログ信号を処理するステップ；
ｇ．前記少なくとも１のアナログ信号へパルス幅変調を行ない、前記所定量のエネルギーを低減するステップ；及び
ｈ．エネルギー節約装置からの低減された量のエネルギーを出力するステップ；
を含んでいるＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置を使用する方法。
【請求項５２】
ステップｃの後に、前記少なくとも１のフェーズ入力接続部の少なくとも１の損失を検知するステップをさらに含んでいる請求項５１に記載の方法。
【請求項５３】
前記少なくとも１のフェーズ入力接続部の少なくとも１の損失を検知するステップの後に、前記少なくとも１の論理デバイスに少なくとも１の損失をレポートするステップをさらに含んでいる請求項５２に記載の方法。
【請求項５４】
前記少なくとも１のフェーズ入力接続部の少なくとも１の損失を検知するステップの後に、残りのフェーズ入力接続部を回転するステップをさらに含んでいる請求項５２に記載の方法。
【請求項５５】
前記少なくとも１の論理デバイスに少なくとも１の損失をレポートするステップの後に、残りのフェーズ入力接続部を回転するステップをさらに含んでいる請求項５３に記載の方法。
【請求項５６】
ステップｆの後に、前記少なくとも１のアナログ信号を調節するステップをさらに含んでいる請求項５１に記載の方法。
【請求項５７】
前記少なくとも１のアナログ信号を処理した後に、前記少なくとも１のアナログ信号を調節するステップをさらに含んでいる請求項５５に記載の方法。
【請求項５８】
ステップａの前に、前記エネルギー節約装置へ電力を供給するステップをさらに含んでいる請求項５８に記載の方法。
【請求項５９】
ステップａの前に、前記エネルギー節約装置へエネルギー節約量をプログラムするステップをさらに含んでいる請求項５１に記載の方法。
【請求項６０】
ステップｈの後に、前記エネルギー節約装置へエネルギー節約量をプログラムするステップをさらに含んでいる請求項５１に記載の方法。
【請求項６１】
前記エネルギー節約装置へ電力を供給するステップの後に、エネルギー節約装置へエネルギー節約量をプログラムするステップをさらに含んでいる請求項６１に記載の方法。
【請求項６２】
ステップｅの前に、前記少なくとも１のアナログ信号をパルス幅変調するステップを含んでいる請求項５１に記載の方法。
【請求項６３】
ステップｆの前に、前記少なくとも１のアナログ信号をパルス幅変調するステップをさらに含んでいる請求項５１に記載の方法。
【請求項６４】
ステップｇの後に、前記エネルギーの低減量を検出するステップをさらに含んでいる請求項５１に記載の方法。
【請求項６５】
前記パルス幅変調は、少なくとも１のＩＧＢＴにより行なわれる請求項５１に記載の方法。
【請求項６６】
前記パルス幅変調は、少なくとも１のＦＥＴにより行なわれる請求項５１に記載の方法。
【請求項６７】
ＩＧＢＴ／ＦＥＴに基づくエネルギー節約を使用する方法であって、
所定量の入力エネルギーをエネルギー節約システムへ入力する手段；
エネルギー節約システムへ入力された所定量の入力エネルギーを検出する手段；
前記エネルギーの少なくとも１のアナログ信号を調節する手段；
前記少なくとも１の調節されたアナログ信号の少なくとも１の電圧ゼロクロスポイントを決定する手段；
前記少なくとも１の調節されたアナログ信号の少なくとも１の正の半サイクルと負の半サイクルを識別する手段；
前記少なくとも１のアナログ信号を処理するための少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の正の半サイクルと、前記少なくとも１のアナログ信号の負の半サイクルをルーティングする手段；
前記少なくとも１の調節されたアナログ信号を処理する手段；
低減された量のエネルギーをもたらすために、前記少なくとも１のアナログ信号の所定量のエネルギーを低減する手段；及び
エネルギー節約システムから低減されたエネルギーを出力する手段；
を含んでおり、
方法は、
ａ．少なくとも１のアナログ信号を有する所定量の入力エネルギーをエネルギー節約システムに入力するステップ；
ｂ．エネルギー節約システムに入力された所定量の入力エネルギーを検出するステップ；
ｃ．前記少なくとも１のアナログ信号の少なくとも１の電圧ゼロクロスポイントを決定するステップ；
ｄ．前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別するステップ；
ｅ．前記少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルをルーティングするステップ；
ｆ．前記少なくとも１のアナログ信号を処理するステップ；
ｇ．低減された量のエネルギーをもたらすために、前記少なくとも１のアナログ信号へパルス幅変調を行ない、前記所定量のエネルギーを低減するステップ；及び
ｈ．エネルギー節約システムからの低減された量のエネルギーを出力するステップ；
を含んでいるＩＧＢＴ／ＦＥＴに基づくエネルギー節約を使用する方法。
【請求項６８】
パルス幅変調は、少なくとも１のＩＧＢＴにより行なわれる請求項６７に記載の方法。
【請求項６９】
パルス幅変調は、少なくとも１のＦＥＴにより行なわれる請求項６７に記載の方法。
【請求項７０】
ＩＧＢＴ／ＦＥＴに基づくエネルギー節約を使用する方法であって、
少なくとも１のアナログ信号を有する所定量の入力エネルギーをエネルギー節約装置へ入力する少なくとも１のフェーズ入力接続部；
前記少なくとも１のフェーズ入力接続部へ接続され、エネルギー節約装置へ入力された所定量の入力エネルギーを検出する少なくとも１の磁束コンセントレータ；
前記少なくとも１のフェーズ入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１のゼロ電圧クロスポイントを決定する少なくとも１の電圧ゼロクロスポイントディテクタ；
前記少なくとも１の入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別する少なくとも１の半サイクル識別部；
前記少なくとも１の電圧ゼロクロスポイントディテクタに電気的に接続され、前記少なくとも１のアナログ信号を処理するための少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルをルーティングする少なくとも１の論理デバイス；
前記少なくとも１の論理デバイスに電気的に接続され、前記少なくとも１のアナログ信号を処理する少なくとも１のデジタル信号プロセッサ；
前記少なくとも１のデジタル信号プロセッサに電気的に接続され、低減された量のエネルギーをもたらすために、パルス幅変調を施すことにより、所定量の入力されたエネルギーを低減する少なくとも１の電圧低減手段；及び
前記少なくとも１の電圧低減手段に電気的に接続され、エネルギー節約装置から低減された量のエネルギーを出力する少なくとも１のフェーズ出力接続部；
を具え、
方法は、
ａ．少なくとも１のアナログ信号を有する所定量の入力エネルギーをエネルギー節約装置に入力するステップ；
ｂ．エネルギー節約装置に入力された所定量の入力エネルギーを検出するステップ；
ｃ．前記少なくとも１のアナログ信号の少なくとも１の電圧ゼロクロスポイントを決定するステップ；
ｄ．前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルを識別するステップ；
ｅ．前記少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルをルーティングするステップ；
ｆ．前記少なくとも１のアナログ信号を処理するステップ；
ｇ．低減された量のエネルギーをもたらすために、前記少なくとも１のアナログ信号へパルス幅変調を行ない、前記所定量のエネルギーを低減するステップ；及び
ｈ．エネルギー節約装置からの低減された量のエネルギーを出力するステップ；
を含んでいるＩＧＢＴ／ＦＥＴに基づくエネルギー節約を使用する方法。
【請求項７１】
ステップｄの後に、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別するステップをさらに含んでいる請求項７０に記載の方法。
【請求項７２】
前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別するステップの後に、前記少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルをルーティングするステップをさらに含んでいる請求項７１に記載の方法。
【請求項７３】
ＩＧＢＴ／ＦＥＴに基づくエネルギー節約を使用する方法であって、
少なくとも１のアナログ信号を有する所定量の入力エネルギーをエネルギー節約装置へ入力する少なくとも１のフェーズ入力接続部；
前記少なくとも１のフェーズ入力接続部へ接続され、エネルギー節約装置へ入力された所定量の入力エネルギーを検出する少なくとも１の磁束コンセントレータ；
前記少なくとも１のフェーズ入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１のゼロ電圧クロスポイントを決定する少なくとも１の電圧ゼロクロスポイントディテクタ；
前記少なくとも１の入力接続部に電気的に接続され、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別する少なくとも１の半サイクル識別部；
前記少なくとも１の電圧ゼロクロスポイントディテクタに電気的に接続され、前記少なくとも１のアナログ信号を処理するための少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルと前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルをルーティングする少なくとも１の論理デバイス；
前記少なくとも１の論理デバイスに電気的に接続され、前記少なくとも１のアナログ信号を処理する少なくとも１のデジタル信号プロセッサ；
前記少なくとも１のデジタル信号プロセッサに電気的に接続され、少なくとも１のアナログ信号にパルス幅変調を施して、所定量の入力エネルギーを低減する少なくとも１の電圧低減手段；及び
前記少なくとも１の電圧低減手段に電気的に接続され、エネルギー節約装置から低減された量のエネルギーを出力する少なくとも１のフェーズ出力接続部；
を具え、
方法は、
ａ．少なくとも１のアナログ信号を有する所定量の入力エネルギーをエネルギー節約装置に入力するステップ；
ｂ．エネルギー節約装置に入力された所定量の入力エネルギーを検出するステップ；
ｃ．前記少なくとも１のアナログ信号の少なくとも１の電圧ゼロクロスポイントを決定するステップ；
ｄ．前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルを識別するステップ；
ｅ．前記少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の負の半サイクルをルーティングするステップ；
ｆ．前記少なくとも１のアナログ信号を処理するステップ；
ｇ．低減された量のエネルギーをもたらすために、前記少なくとも１のアナログ信号へパルス幅変調を行ない、前記所定量の入力エネルギーを低減するステップ；及び
ｈ．エネルギー節約装置からの低減された量のエネルギーを出力するステップ；
を含んでいるＩＧＢＴ／ＦＥＴに基づくエネルギー節約を使用する方法。
【請求項７４】
ステップｄの後に、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルを識別するステップをさらに含んでいる請求項７３に記載の方法。
【請求項７５】
前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルを識別するステップの後に、前記少なくとも１のデジタル信号プロセッサへ、前記少なくとも１のアナログ信号の少なくとも１の正の半サイクルをルーティングするステップをさらに含んでいる請求項７４に記載の方法。
【請求項７６】
パルス幅変調は、少なくとも１のＩＧＢＴにより行なわれる請求項６９に記載の方法。
【請求項７７】
パルス幅変調は、少なくとも１のＦＥＴにより行なわれる請求項６９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
＜関連出願の相互参照＞
本願は、米国特許出願第60／964,587号(2007年８月13日出願)、米国特許出願第60／966,124号(2007年８月24日出願)、米国特許出願第61／009,844号(2008年１月３日出願)、米国特許出願第61／009,846号(2008年１月３日出願)、米国特許出願第61／009,845号(2008年１月３日出願)及び米国特許出願第61／009,806号(2008年１月３日出願)の利益を主張する。
【背景技術】
【０００２】
＜発明の分野＞
本発明は、エネルギー節約装置、システム及び方法に関するものであり、より具体的には、絶縁型ゲートバイポーラトランジスタ／電界効果トランジスタ(ＩＧＢＴ／ＦＥＴ)に基づくエネルギー節約装置、システム及び使用法に関し、見かけのライン電圧及び／又は見かけの適用電圧を下回る所定の電圧を節約することにより、エネルギーを節約するものである。
【０００３】
産業革命以来、世界のエネルギー消費量は一定の割合で増加している。生産される電力及び消費されるエネルギーの大部分は、化石燃料、再生不能であり、急速に激減している天然資源の燃焼によるものである。地球の天然資源減少が続くにつれて、電力の生成及びエネルギーの節約は、内外国政府にとってますます重要課題となっている。加えて、発電とエネルギー節約に関心を示すのは政府のみでなく、産業界や消費者もまたそのような資源の急速なコスト高に関心を示している。
【０００４】
発電とエネルギー節約について世界的に関心が示されているだけでなく、特に新興経済国において、電力分配への関心がある。発電及びエネルギー節約は非常に重要であるが、電力分配の問題も、既存のインフラは、適当な電力の分配には一般的に不十分であり、通常不足しており、即座に改善される状況ではないので非常に関心が高い。この厄介な状況は、「ブラウンアウト」と称され、見かけのＡＣ電圧はグリッド／生成過負荷の面では維持することができない。
【０００５】
現在、政府機関や電力会社は、パワーグリッド上の適切な位置で、ＡＣ電圧を上昇、又は電力制限の創出を加えることで、ブラウンアウトの発生を改善するよう試みている。この方法では、通常、家庭及び／又はビジネスでの消費者に使用可能な電圧に広範囲に格差が生じることになる。その電圧増加は１０〜１５％までの範囲となることがあり、電力は、電圧2／負荷により計算されるので、その政府機関と電力会社の「改善」の結果により、消費者へ最大２５％までの負担増をもたらす。つまり、政府機関と電力会社は、エネルギーを節約するというよりはむしろエネルギーを消費しているのである。
【０００６】
さらに、ビジネス及び家庭において使用される大部分の家電製品や装置は、より正確には、通常の電圧のマイナス１０％で作動可能ではあるが、大部分のエネルギー節約装置はこのような特性を発揮していない。このように、エネルギー節約のための更なる可能性は、ほとんど無視されている。
【０００７】
このため、ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置、システム及び方法に対する必要性が存在し、見かけのライン電圧及び／又は適用電圧を下回る所定の電圧を節約することで、エネルギーを節約する。
【発明の概要】
【０００８】
関連する先行技術は以下の参考文献を含んでいる。
【表１】
2010537273.tif 000003
【課題を解決するための手段】
【０００９】
＜発明の概要＞
本発明の第一の目的は、ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置、システム及び方法を提供することであり、見かけのライン電圧を下回る所定の電圧を節約することで、エネルギーを節約するものである。
【００１０】
本発明の他の目的は、ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置、システム及び方法を提供することであり、適用電圧を下回る所定の電圧を節約することで、エネルギーを節約するものである。
【００１１】
本発明の他の目的は、ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置、システム及び方法を提供することであり、それには多様な製品へ使用することが出来、それらには、家全体のエネルギー節約装置、モータコントローラ、小型アプライアンスレギュレータ及びＡＣ電流の測定を必要とするような他のアプリケーションも含まれるが、これらに限定されるものではない。
【００１２】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置、システム及び方法を提供することであり、冷蔵庫、冷凍庫、エアコン、ＡＣ電気モータ及びＡＣ電圧のコントローラ、単相、二相又は多相の家全体のエネルギー節約装置、商業又は工業用エネルギー節約装置、及びＡＣ電圧レギュレータに用いることができる。
【００１３】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、パワーグリッド上でのエネルギー過負荷により引き起こされるブラウンアウトをほとんど消滅させる。
【００１４】
本発明の他の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、パワーグリッド上での負荷を低減する。
【００１５】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、最大負荷時にパワーグリッドに課される負荷を低減するために用いることができる。
【００１６】
本発明の他の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、政府機関及び電力会社が、生産及び／又は電力分配の観点ではなく、需要の観点から電力を管理することを許容する。
【００１７】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、システム中で使用される装備の初期費用が償却された後、コストを低くすることができる。
【００１８】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、正確な電力コントロール及び制御を提供する。
【００１９】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、特定時間及び／又は特定期間に作動するようユーザによりプログラム可能とすることができる。
【００２０】
発明の他の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、ユーザにより個々の及び／又は複数のエネルギー節約減少率をプログラムすることができる。
【００２１】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、多様な電力及び／又は周波数に適応できる。
【００２２】
本発明の他の目的は、ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置、システム及び方法を提供することであり、それは、サイズを小さくすることができる。
【００２３】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置、システム及び方法を提供することであり、望ましくは、エンドユーザに手頃な価格である。
【００２４】
本発明のさらなる目的はまた、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、それは、生成時点よりむしろ消費時点においてピーク需要を管理することができる。
【００２５】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、ＡＣ電力源から、中央演算処理ユニット(利用可能な場合)のガルバニック絶縁を提供するものである。
【００２６】
本発明のさらなる他の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、同期又はランダムなパルス幅変調を含むことができる。
【００２７】
本発明の別の目的は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することであり、現在使用されているエネルギー節約装置が原因となる高調波を低減するものである。
【００２８】
本発明は、ＩＧＢＴ／ＦＥＴに基づく装置、システム及び方法を提供することにより上記の及び別の目的を実行するものであり、見かけのライン電圧及び／又は適用電圧を下回る所定の電圧を節約し、それによりエネルギーを節約するものである。フェーズ入力接続は、装置及びシステムにアナログ信号を入力するために用いられる。磁束コンセントレータは、受信したアナログ信号を検知し、電圧ゼロクロスポイントディテクタは、信号のゼロ電圧クロスポイントを決定する。信号の正の半サイクル及び負の半サイクルは識別され、信号処理用のデジタル信号プロセッサにルーティングされる。信号は、パルス幅変調を通してドライバ制御により低減され、低減された量のエネルギーが出力されることで、エンドユーザに対するエネルギー節約が生じる。
【００２９】
本発明の上記及び他の目的、特徴及び利点は、本発明の実施例を示し、説明する図面とともに以下の詳細な説明を読むことで当業者により簡単にわかりやすくなるはずである。
【図面の簡単な説明】
【００３０】
以下の詳細な説明においては、添付の図面を参照されたい。
【図１】図１は、三相電気システムで用いられる、本発明のＩＧＢＴ／ＦＥＴに基づく装置及びシステムのブロック図である。
【図２】図２は、本発明の検知手段の斜視図である。
【図３】図３は、本発明の検知手段の回路図である。
【図４】図４は、本発明の信号調節手段の回路図である。
【図５】図５は、本発明の電圧ゼロクロスポイント決定手段のオシログラムである。
【図６】図６は、本発明の電圧ゼロクロスポイント決定手段の回路図である。
【図７】図７は、本発明の損失検出手段、及び、フェーズ回転決定及び回転手段の回路図である。
【図８】図８は、本発明の半サイクル識別手段の回路図である。
【図９】図９は、本発明の半サイクル識別手段のオシログラムである。
【図１０】図１０は、本発明の半サイクル識別手段のオシログラムである。
【図１１Ａ】図１１Ａは、本発明のルーティング手段の回路図である。
【図１１Ｂ】図１１Ｂは、図１１Ａの回路図の続きである。
【図１１Ｃ】図１１Ｃは、図１１Ａ及び１１Ｂのポートプログラマの回路図である。
【図１１Ｄ】図１１Ｄは、図１１Ａ及び１１Ｂの抵抗サポートの回路図である。
【図１１Ｅ】図１１Ｅは、図１１Ａ及び１１Ｂのコネクタの回路図である。
【図１２Ａ】図１２Ａは、本発明の電圧低減手段のオシログラムである。
【図１２Ｂ】図１２Ｂは、ＩＧＢＴに基づく本発明の電圧低減手段のオシログラムである。
【図１２Ｃ】図１２Ｃは、本発明のＩＧＢＴに基づく電圧低減手段の回路図である。
【図１２Ｄ】図１２Ｄは、図１２ＣのＩＧＢＴに基づく電圧低減手段の駆動回路の回路図である。
【図１２Ｅ】図１２Ｅは、ＦＥＴに基づく本発明の電圧低減手段のオシログラムである。
【図１２Ｆ】図１２Ｆは、本発明のＦＥＴに基づく電圧低減手段の回路図である。
【図１２Ｇ】図１２Ｇは、図１２ＦのＦＥＴに基づく電圧低減手段の駆動回路の回路図である。
【図１３】図１３は、本発明のリセット手段及びインジケータ手段を組み合わせた回路図である。
【図１４】図１４は、本発明の電力手段の電力供給ユニットの回路図である。
【図１５Ａ】図１５Ａは、本発明の通信手段の回路図である。
【図１５Ｂ】図１５Ｂは、図１５Ａの通信手段のＵＳＢインタフェイスの回路図である。
【図１５Ｃ】図１５Ｃは、図１５Ａの通信手段のアイソレータブロックの回路図である。
【図１５Ｄ】図１５Ｄは、デジタル信号プロセッサへ接続する図１５Ａの通信手段の第１コネクタの回路図である。
【図１５Ｅ】図１５Ｅは、図１５Ａの通信手段の第２コネクタの回路図である。
【図１６】図１６は、本発明のウィンドウインタフェイスのスクリーンショットである。
【図１７】図１７は、本発明のウィンドウインタフェイスのスクリーンショットである。
【発明を実施するための形態】
【００３１】
＜望ましい実施態様の説明＞
図１は、三相電気システムに使用される本発明のエネルギー節約装置及びシステムのブロック図である。エネルギー節約装置及びシステム(１)は、入力されたエネルギー量を低減するための種々の部品及び手段を含んでおり、低減されたエネルギーにより、電気作動装置の性能へ及ぼす影響は、実質ゼロ又は最小限である。
【００３２】
所定値の入力エネルギー(19)は、少なくとも１のアナログ信号(20)を含んでおり、望ましくは単相入力接続部(２)である入力手段を介して、装置及びシステム(１)に入力される。ニュートラル(18)ラインも装置及びシステム(１)に配備されている。図１に示すように、システム及び装置(１)は、Ａ−Ｂ−Ｃフェーズとニュートラルを有する三相電気システムに利用され、基準点、及び、遅れ力率で電流が遮断されたときに生成される固定バックＥＭＦのシンクとして用いられる。しかしながら、本発明のエネルギー節約システム(１)は、単相及び／又は二相にも同様に用いることができ、構造上の違いは、フェーズ入力接続部(２)の合計だけである(例えば、単相システムでは、単相入力接続部(２)のみをニュートラル接続部(Ａ)に加えて利用し、二相入力接続部(２)では、(Ａ)と(Ｂ)をニュートラル接続部に加えて利用すればよい)。
【００３３】
単相以上の入力接続部(２)は、少なくとも１の検知手段に接続されており、検知手段は、望ましくは、所定量の入力エネルギー(19)を検知する少なくとも１の磁束コンセントレータ(３)である。磁束コンセントレータ(３)は、入力エネルギー(19)の電流とガルバニック絶縁されており、望ましくは少なくとも１の論理デバイス(９)であるルーティング手段へ、如何なる過電流状態をもレポートする。過電流状態があれば、過電流状態は、論理デバイス(９)と、望ましくはデジタル信号プロセッサ(10)であるプロセッシング手段へ同時にレポートされ、デジタル信号プロセッサ(10)は、直ちに装置及びシステム(１)をシャットダウンする。この電気ブレーカアクションは、装置及びシステム(１)自体だけでなく、短絡や過負荷が生じたときに、装置及びシステム(１)と共に用いられる端末設備を保護するためのものである。従って、論理デバイス(９)は、ソフトウェア／ファームウェアの問題及び／又は電力ラインの問題、又は、論理デバイス(９)とデジタル信号プロセッサ(10)の反応時間が望ましくは５μ秒である場合に、リアルタイムでサージしたときに、電力制御デバイスを全体的に保護することができる。論理デバイス(９)は、ＩＧＢＴ／ＦＥＴ半サイクル制御トランジスタ(54)(58)へテイク要される駆動信号と、ＩＧＢＴ／ＦＥＴシャント制御トランジスタ(59)(60)(67)(68)へ適用される信号との間の問題を解決する。このため、ＩＧＢＴ／ＦＥＴ半サイクル制御トランジスタ(54)(58)と、ＩＧＢＴ／ＦＥＴシャント制御トランジスタ(59)(60)(67)(68)が、電力制御及び／又はシャント阻止の障害を招きうるオン状態で同時に駆動されることが防止される。デジタル信号プロセッサ(10)は、望ましくは、少なくとも１のＡ／Ｄ変換器(11)を含む。
【００３４】
フェーズ入力接続部(２)からデジタル信号プロセッサ(10)へのフェーズ電流のアナログ値をレポートする前に、磁束コンセントレータ(３)は、まず、入力エネルギー(19)を、望ましくは少なくとも１のアナログ信号調節デバイス(４)である少なくとも１の信号調節手段を通して送信する。信号が調節された後、下記の方法により、調節された信号は、望ましくは、少なくとも１の電圧ゼロクロスポイントディテクタ(５)である電圧ゼロクロスポイント決定手段に送られる。電圧ゼロクロスポイント決定手段は、一般的にゼロクロスポイントと称される、ＡＣ電圧がニュートラル(18)に対してゼロボルトを通るポイントを検知する。
【００３５】
ゼロクロスポイントが検知された後、三相電気システムでは、調節された信号は、望ましくは少なくとも１の損失フェーズ検知デバイス(６)である少なくとも１の損失検知手段と、望ましくは少なくとも１のフェーズ回転デバイス(７)である少なくとも１のフェーズ回転決定及び回転手段へ入力され、少なくとも１の半サイクル識別部(８)である少なくとも１の半サイクル識別手段、次に、論理デバイス(９)及びデジタル信号プロセッサ(10)へ入力するのに適した信号が準備される。半サイクル識別部(８)の詳細については、後述する。
【００３６】
電力制御は、所定量のエネルギーを低減するためにデジタル信号プロセッサ(10)と電気的に接続された、望ましくは少なくとも１のＩＧＢＴ／ＦＥＴ駆動制御部(15)を含む、少なくとも１の電圧低減手段を介して実行される。なお、処理信号が低減手段へ入力される前に、信号は、少なくとも１のアナログ信号調節デバイス(４)を通して再調節を行なって、信号をスプリアス信号や過渡信号を取り除いてクリーンにすることもできる。電圧低減手段のＩＧＢＴ／ＦＥＴ駆動制御部(15)の制御を行なうコマンド信号は、デジタル信号プロセッサ(10)により決定され、論理デバイスによって緩和(mitigated)される。
【００３７】
低減されたエネルギー(24)は、次に、少なくとも１の磁束コンセントレータ(３)へ入力され、望ましくは１のフェーズ出力接続部(17)である少なくとも１の出力手段へ入力されて、電気作動する消費デバイスへ出力される。
【００３８】
システム及び装置(１)は、望ましくはデジタル信号プロセッサ(10)に電気的に接続される電力供給ユニット(12)である電力手段を介して電力供給を受ける。望ましくはリセットスイッチ(13)であるリセット手段は、ユーザが所望の装置及びデバイス(１)をリセットするために配備することが望ましい。さらに、発光ダイオード(14)のような表示手段をリセットスイッチ(13)と電気的に接続し、装置及びシステム(１)をリセットする必要がある場合に、ユーザに警報することもできる。
【００３９】
装置及びシステム(１)は、さらに、少なくとも１のデジタル電力量計(50)と、ＵＳＢ通信インターフェイス(25)のような通信手段を含むことができ、有線又は無線送信により、少なくとも１のＵＳＢポート及び少なくとも１のウィンドウインターフェイス(40)を有する演算デバイス(16)とインターフェイスをとることができる。ＵＳＢ通信インターフェイス(25)により、ユーザは、自身の演算デバイス(16)を介して、装置及びシステム(１)を監視、表示及び／又は設定することができる。しかしながら、ＵＳＢ通信インターフェイス(25)を含めることは、装置及びシステム(１)を実施するために必須ではない。さらに、リアルタイムクロック(49)をエネルギー節約装置及びシステム(１)に接続されるデジタル信号プロセッサ(10)又はその他の装置に組み入れることもできる。
【００４０】
ユーザは、本発明のエネルギー節約装置及びシステム(１)を使用する動作方法を決定することができ、例えば、ユーザは、自身が、演算デバイス(16)に所望のＲＭＳ値を入力、所望の電圧率を入力、又は、所望の節約低減率を入力することによって、どのようにエネルギーを節約するかを選択することができる。例えば、ユーザが、入力電圧を固定の割合で低減することを選んだ場合、エネルギー節約装置及びシステム(１)は、その電圧率を許容して、自動的に電圧を低くして、最大限許容される低電圧閾値を確立することで、最大限認められる高調波成分と一致させる。低電圧閾値によって、より低い即ちブラウンアウトの状態では、システム及び装置(１)が、特定の低減率で利用することのできる電圧を低減しようとする試行を続けることがなくなる。
【００４１】
図２は、本発明の検出手段を示す斜視図である。検出手段は、望ましくは少なくとも１の磁束コンセントレータ(３)であり、本発明の装置及びシステム(１)のアクティブ回路へ接続されたときに、ＡＣ電流をガルバニックに測定する。ハウジング(27)は、望ましくはプラスチック製であり、ハウジング上半体(29)とハウジング下半体(30)、２つの半体(29)(30)を接続するヒンジ(30)を含んでおり、ハウジング上半体の底面側に取り付けられた磁束コンセントレータチップ(37)を有する回路基板(26)を搭載している。各半体(29)(30)は、少なくとも１つの切欠き部を有しており、半体(29)(30)を一体にしたときに、少なくとも１の開口(38)が形成されて、導体が延出できるようになっている。ハウジング(27)を利用することで、磁束コンセントレータチップ(37)と導体(28)のコア中心の距離を正確に規定することができる。磁束コンセントレータ(37)に関連するウィンドウ検知器は、負又は正の半サイクルで、電流が正常範囲外となる時を正確に検知する。さらに、磁束コンセントレータ(３)は、オープンコレクタシュミットバッファを用いて、複数のコンセントレータ(３)が、アナログ信号調節デバイス(４)と論理デバイス(９)の両方に接続されることを許容する。
【００４２】
ハウジング(27)は、望ましくはケーブルである導体(28)を留め押さえて、導体(28)をハウジング(27)にしっかりと保持する。ハウジング上半体(29)は、種々の線番に応じて、種々のサイズに形成することができる。種々のサイズの開口(38)を複数形成して、半体(29)(30)を種々の幅の導体(28)に応じて留めることもできる。磁束コンセントレータ(３)は、入力エネルギー(19)をガルバニック絶縁し、正確な電流測定を行ない、ハウジング(27)に位置する複数のケーブル通路を通る電流の如何なる範囲にも適応し、高電圧のガルバニック絶縁をもたらし、高調波歪みがゼロであり、すぐれた線形性を有する。さらに、電流測定範囲は、機械的な手段によっても検出できるため、プリント回路基板(26)には、変更の必要がない。次の等式により、おおよその感度を検出できる。
ＶOUT＝０.０６*Ｉ／(Ｄ＋０.３ｍｍ)
ここで、Ｉは導体(28)の電流、Ｄは、磁束コンセントレータチップ(37)の最表面から導体(28)の中心までの距離(ｍｍ)である。
【００４３】
測定対象に電気的な接続がないため、完全なガルバニック絶縁が達成される。さらに、電気的接続がなく、シャントや変圧器を用いないため、挿入損失がゼロであり、熱の放散がなく、エネルギー損失もない。
【００４４】
図３は、本発明の検出手段の回路図である。磁束コンセントレータ(３)は、交流電流が導体(28)(71)を流れるときに生じる磁束を測定する。過電流は、ウィンドウコンパレータを形成するコンパレータ(34)によって達成される。抵抗(63)によってセットされた閾値が、磁束コンセントレータ(３)の出力を越えると、「電流＿ＨＩ」信号が生じ、コンパレータ(34)のオープンコレクタ出力は低くなって、装置及びシステム(１)をシャットダウンさせるために、論理デバイスとマイクロプロセッサのマスク不可能入力を送る。グランドループの問題を避けるために、磁束コンセントレータ(３)は、磁束コンセントレータ(３)の作動電圧を３〜５ＶＤＣに調節する集積回路(62)を含むことが望ましい。
【００４５】
図４は、本発明の信号調節手段の回路図を示している。信号調節手段は、望ましくは、少なくとも１のアナログ信号調節デバイス(４)であり、５０／６０Ｈｚのサイン波アナログ信号をクリーン又は調節し、半サイクル識別手段(８)に送信される前に、すべてのスプリアス信号や過渡信号を除去する。サイン波にノイズ又は十分な振幅の歪みがあれば、このことにより、ある状況下で、正しくないゼロクロス検出が生じる。従って、そのようなアナログ信号調節デバイス(４)を含めることは重要である。
【００４６】
サイン波信号を適切に調節するために、オペアンプ(70)が用いられる。オペアンプ(70)は、アクティブ、二次、ローパスフィルタとして構成され、存在する高調波や過渡減少及び干渉信号を除去又は低減する。しかしながら、そのようなフィルタを用いると群遅延が生じ、群遅延は、時間内に入力ＡＣサイン波の実際のゼロクロスポイントからフィルタされた信号のゼロクロスをオフセットする。遅延を解消するために、オペアンプ(70)には、必要な際に、正確にゼロクロスポイントを補正するために必要なフェーズ変化を許容させる。オペアンプ(70)の出力は、十分に調節された５０／６０Ｈｚのサイン波信号であり、二乗平均平方根(ＲＭＳ)値測定のためのデジタル信号プロセッサ(10)のＡ／Ｄコンバータ(11)(図１参照)に接続される。この信号は、正及び負の半サイクルの両方を測定できるようにするために必要な電源レールの丁度半分である。Ａ／Ｄコンバータ(11)は、前記測定を行なえるように公知の２ｓ補数計算を行ない、中心又は分割レール電圧に関して、正負の両方で逸脱するようなＡＣ信号を要求する。信号はまた、半サイクル識別手段(８)に入力される。
【００４７】
図５及び図６は、本発明の電圧ゼロクロスポイント決定手段のオシログラム及び回路図を夫々示している。電圧ゼロクロスポイント決定手段は、望ましくは少なくとも１の電圧ゼロクロスポイントディテクタ(５)であり、ゼロクロスポイント(21)を正確に決定する。オペアンプ(70)は、電源レールの半分を用いて正確に半分にされた電源電圧で参照するコンパレータ(34)として構成される。コンパレータ(34)は、非常に高いゲインで動作し、結果として、分割レール電圧の数ミリボルト内でスイッチングする。
【００４８】
ゼロクロス信号の追加調節は、さらに、シュミットバッファ(35)により行なえる。追加の信号処理の後、サイン波の実際の電圧ゼロクロスポイント(21)の数ミリボルトまで正確な非常に正確な矩形波(69)が生成される。
【００４９】
図７は、本発明の損失検出手段とフェーズ回転決定及び回転手段の回路図である。損失検出手段は、望ましくは少なくとも１の損失フェーズ検出デバイス(６)であり、フェーズ回転決定及び回転手段は、望ましくは少なくとも１のフェーズ回転デバイス(７)であり、これらは共働し、三相電気システムを利用したときに、論理デバイス(９)とデジタル信号プロセッサ(10)へ送信される信号を適切に作成する。損失フェーズ検出デバイス(６)回路は、コンパレータ(34)として構成されるオペアンプ(70)を含んでおり、夫々、抵抗(63)に必要な作動電圧を達成するために必須の直列の２つの０.５メガオーム抵抗のような値の高い直列抵抗と、逆並列接続された２つのダイオード(53)を利用している。ダイオード(53)は、ダイオード(53)のほぼ順電圧降下にて、入力サイン波(39)の電圧ゼロクロスポイント(21)のほぼ中心にあり、論理デバイス(９)及びデジタル信号プロセッサ(10)へ送信する適切な信号に調節するようコンパレータ(34)へ順に適用される結果、システムは、如何なる信号もない状態でシャットダウンされる。
【００５０】
三相電気システムでは、フェーズ回転は、Ａ−Ｂ−Ｃ又はＡ−Ｃ−Ｂの何れかである。デジタル信号プロセッサ(10)が適切に機能できるようにするために、フェーズ回転が確認される必要がある。コンパレータ(34)は、電圧ゼロクロスポイント(21)を検出するために用いられ、デジタル信号プロセッサ(10)へそのポイントをレポートする。デジタル信号プロセッサ(10)は順に、タイミングロジックを通じて回転のタイミングを作成する。オペアンプ(70)は夫々、何れの場合にも直列抵抗(63)と接続された逆並列のダイオード(53)対によりもたらされる入力信号により、単純なコンパレータ(34)として作動する。
【００５１】
図８、図９及び図１０は、本発明の半サイクル識別手段の回路図及びオシログラムを夫々示している。半サイクル識別手段は、望ましくは、少なくとも１の半サイクル識別部(８)であり、半サイクルのアナログ信号が正か負かを識別することで、論理デバイス(９)及びデジタル信号プロセッサ(10)へ追加データを提供する。これは、ＩＧＢＴ／ＦＥＴ半サイクル制御トランジスタ(54)(58)とＩＧＢＴ／ＦＥＴシャント制御トランジスタ(59)(60)(67)(68)が同時にオンとなって、入力電力間で短絡回路が発生するような状況を避けるために非常に重要である。
【００５２】
オペアンプ(70)は、ウィンドウコンパレータ(34)として構成され、少なくとも１のレジスタによって決定されたスイッチング閾値を分離する。図９に示すように、３つの信号、即ち、絶対ゼロクロス信号(36)と、２つの共同入射信号があり、共同入射信号の１つは、正の半サイクル(22)を有し、共同入射信号の１つは、１の入力サイン波(39)の負の半サイクルを有する。設計に際し、ウィンドウは、必要に応じて、「デッドバンド」を具えるように調整することも許容される。
【００５３】
図１１Ａ、図１１Ｂ、図１１Ｃ、図１１Ｄ及び図１１Ｅは、本発明のルーティング手段の回路図を示している。ルーティング手段は、望ましくは、少なくとも１の論理デバイス(９)であり、デジタル信号プロセッサ(10)の外側でリアルタイムに作動して、ＩＧＢＴ／ＦＥＴ半サイクル制御トランジスタ(54)(58)とＩＧＢＴ／ＦＥＴシャント制御トランジスタ(59)(60)(67)(68)のオンタイムを調整する。
【００５４】
論理デバイス(９)は、ルーティング機能を行なって、すべての信号が入力サイン波(39)の同時要求及び極性に適合していることを保証し、デジタル信号プロセッサ(10)の状態、ノイズ、干渉やトランジェントの存在に拘わらず、パルス幅変調機能を行なって、エネルギー節約装置及びシステム(１)の安全作動を保証する。図１１Ｃに示すアイソレータ回路(71)は、論理デバイス(９)のプログラミングを可能とする。図１１Ｄに示す論理デバイス(９)の抵抗サポート(79)の回路は、論理デバイス(９)の作動に必要である。図１１Ｅに示すように、論理デバイスコネクタ(80)の回路は、論理デバイス(９)の状況をアクティブ又は非アクティブとすることができる。
【００５５】
負荷抵抗を処理することは、特に、誘導無効負荷のような無効負荷を処理するよりも要求がはるかに少ない。現在、パルス幅変調(ＰＷＭ)は、パルス搬送波の変調として定義されており、変調波の瞬間サンプル値は、パルスのリーディング、トレイリング又は両エッジを変化させることで、パルス間隔変調として知られる比例間隔の幅のパルスを作成する。しかしながら、本発明及び出願の目的は、ＰＷＭをパルス搬送の変調として定義し、少なくとも１のスライスが変調波曲線下の領域から除去される。ＰＷＭを入力電力に直接適用すると、電力が除去されたときに、誘導成分が応答して、電流を維持しようとし、電流が放電経路を見出すまで自己生成電圧を上昇させる。この状況は、シャント回路がなければ、半サイクル制御トランジスタを破壊することとなる。
【００５６】
それ故、論理デバイス(９)は、「スーパーバイザ」であり、過電流状態やフェーズ損失がある場合に、デジタル信号プロセッサ(10)が「ハングアップ」させるような適切なアクションを採る。これらの状況で、論理デバイス(９)は、直ちに応答し、リアルタイムで接続された半サイクル制御トランジスタ、シャントデバイス及び機器をセーフガードする。
【００５７】
さらに、論理デバイス(９)は、ＩＧＢＴ／ＦＥＴ半サイクル制御トランジスタ(54)(58)及びＩＧＢＴ／ＦＥＴシャント制御トランジスタ(59)(60)(67)(68)の複雑な駆動要求をある程度緩和して、このタスクに対するデジタル信号プロセッサ(10)をアンロードする。論理デバイス(９)は、この機能を制御するので、リアルタイムで実行することができ、このため、駆動要求のタイミング制御は、デジタル信号プロセッサ(10)により行なわれるよりも、はるかに厳しい制限によることができる。リアルタイムで応答する能力は、本発明のエネルギー節約装置及びシステム(１)の安全で信頼性の高い作動に重要である。
【００５８】
図１２Ａ、図１２Ｂ、図１２Ｃ、図１２Ｄ、図１２Ｅ、図１２Ｆ及び図１２Ｇは、本発明の電圧低減手段のオシログラム及び回路図を示している。電圧低減手段は、望ましくは少なくとも１のＩＧＢＴ／ＦＥＴ駆動制御部(15)であり、入力サイン波(39)のアナログ信号(エネルギー節約装置及びシステム(１)に入力されたエネルギー量)を、エネルギーの低減によって、電圧制御に関連する先の付随高調波なしで、少なくとも１のスライスを変調サイン波(39)の曲線下の領域から除去するパルス幅変調によって低減する。この技術は、図１２Ａに示すように、ＩＧＢＴ／ＦＥＴデバイスの固有特性と共働作用し、トリガポイントのオン及びオフを制御可能とする。ポテンシャルエネルギーはすべて、各半サイクルに、又は、完全半サイクルの場合に含まれており、曲線下で最も大きな領域を有している。各半サイクルが、マークスペース比９０％で変調されると、曲線下の領域は１０％低減され、結果として、エネルギーは、図１２Ａに見られるように、比例して低減される。
【００５９】
入力サイン波の原形が維持され、変調が高い、例えば、１０ＫＨｚ台で行なわれれば、ワウンド部品(wound components)の大きさを小さくすることで、出力のフィルタリングを実用的なものとして提案とすることができる。二乗平均平方根の値(ＲＭＳ)は、ある量又はある同期量の二乗の時間平均の平方根であり、平均が完全な１サイクルを越えて取得され、有効値として参照されて、ＲＭＳが正確に測定されると、全体的な効果が実現され、出力電圧が、用いられるマークススペース比と同じような割合で低減していることがわかる。低減電圧は、低減電流をもたらし、エンドユーザの消費する電力を低減することとなる。
【００６０】
ＩＧＢＴ及びＦＥＴデバイスは、本来ユニポーラではないので、ＡＣ制御の場合、各半サイクルを制御するために、少なくとも１のＩＧＢＴ／ＦＥＴ駆動制御部(15)を具備する必要がある。さらに、逆バイアスを回避するために、ステアリングダイオードが、各半サイクルをルーティングするために適当なデバイスに用いられる。加えて、多くのＩＧＢＴ及びＦＥＴデバイスは、主要な素子をシャントするパラシティックダイオードを有しており、２つのＩＧＢＴ又はＦＥＴデバイスを逆並列接続すると、逆並列接続された２つのパラシティックダイオードを有することとなり、制御素子として作動しない配列となる。
【００６１】
ダイオード(53)は、正の半サイクルトランジスタ(54)と負の半サイクル制御トランジスタ(58)に交差するよう接続され、順抵抗負荷又は電流リーディング応答負荷に対し、理想的に作動する。しかしながら、電流遅れ力率で負荷を駆動させる場合、誘導応答素子の電流が、変調が生じた場合などに突然除去された場合、崩壊磁場が、電子フライホイールと同様に、電流の流れを維持するよう試み、エネルギーを解放することのできる放電経路が見つかるまで、電圧を上昇させるＥＭＦを作成する。この配列では、この「逆ＥＭＦ」は、半サイクル制御素子のアクティブな素子を機能しなくする。このようなことが起こらないように、追加のＩＧＢＴ／ＦＥＴシャント制御トランジスタ(59)(60)(67)(68)が、シャント構成に配置される。
【００６２】
正の半サイクルの間、正の半サイクル制御トランジスタ(54)は変調し、ダイオード(53)は、完全な正の半サイクルの間アクティブである。ＩＧＢＴ第２シャント制御トランジスタ(60)は、完全にオンとなり、ダイオード(53)はアクティブとなる。それ故、負荷の逆ＥＭＦに起因する如何なる逆極性電圧も、自動的にクランプされる。
【００６３】
負の半サイクルの間、直列に含まれる他のデバイス及びシャントネットワークは、同様の方法でアクティブにされる。
【００６４】
スイッチング過渡の間、非常に短時間続くスパイクが存在することがある。スパイクは、非常に短時間で大量のエネルギーを吸収可能であり、非常に速い応答時間を可能とするトランソーブデバイス(52)によってクランプされる。トランソーブデバイス(52)は又、半サイクルトランジスタ又はシャントトランジスタのアクティブな素子がダメージを受けるような落雷又は他の原因による如何なるメインボルン過渡信号をもクランプする。さらに、各半サイクルトランジスタが、パルス幅変調をしている間、他方の半サイクルトランジスタは、半サイクルの正確な間隔で完全にオンとなる。これらの半サイクルトランジスタのデューティは、次の半サイクルの間、逆になる。このプロセスは、上述した逆ＥＭＦ信号とは逆に、完全な保護をもたらす。この配列は、特に、シャントエレメントが過渡にあるときに、ゼロクロス時間の近傍で必須である。
【００６５】
各ＩＧＢＴ／ＦＥＴ半サイクル制御トランジスタ(54)(58)及びＩＧＢＴ／ＦＥＴシャント制御トランジスタ(59)(60)(67)(68)は、絶縁ゲート特性を有しており、デバイスが、デバイスをオンにできるように増強するために必要である。この増強電圧は、望ましくは大きさが１２ボルトであり、望ましくは、非接地電源により供給され、望ましくは、各対に１つである。ＩＧＢＴの場合の共通エミッタモードと、ＦＥＴの場合の共通ソースモードで、ＩＧＢＴ／ＦＥＴデバイスが作動するので、これのみが可能である。そうでない場合には、４つの独立した電源が各フェーズに対して必要となる。各対は、独立した光結合ドライバ(66)によってもたらされる分離したドライブ信号を必要とする。これらドライバ(66)は、独立した電源を使用し、各電力デバイスを素速くオン、オフ切り替えするのに役立つ。これらドライバ(66)は、両方向でアクティブであり、電力デバイスの入力容量が高く、オフポイントで急速にアクティブに放電し、オンポイントで急速に充電しなければなならないので必要である。
【００６６】
ダイレクトパルス幅変調の問題は、ＩＧＢＴの変調がオフの場合のように誘導応答負荷を駆動する場合であり、逆ＥＭＦはクランプされる必要がある。図１２Ｂは、正の半サイクル制御トランジスタ(54)と負の半サイクル制御トランジスタ(58)へ適用される入力サイン波(39)を示している。通常、これら半サイクル制御トランジスタ(54)(58)は、「オフ」の状態にあり、オンにして駆動する必要がある。正の半サイクルの間、正の半サイクル制御トランジスタ(54)は変調され、ダイオード(53)と共働して、ライン出力端子へ変調された正の半サイクルを通す。ＩＧＢＴ第２シャント制御トランジスタ(60)は、半サイクルの間はオンであり、ダイオード(53)と共に作動して、逆ＥＭＦをグランドへクランプする。正の半サイクルの間、負の半サイクル制御トランジスタ(58)は、完全にオンであり、ダイオード(53)により、ダイオード(53)をサポートされる。これらダイオード(53)は、適切な信号のステアリングを行なう。
【００６７】
正の半サイクルの変調により、逆ＥＭＦ信号が生ずる。負の半サイクル制御トランジスタは、この時間中オンであり、負の逆ＥＭＦは、ダイオード(53)を通過して、同時のＡＣの正の半サイクル電圧でクランプされる。
【００６８】
ＩＧＢＴ第１シャント制御トランジスタ(59)とＩＧＢＴ第２シャント制御トランジスタ(60)へ適用される変調はないが、これらトランジスタ(59)(60)は、上述と同様の方法でダイオードと共働する。
【００６９】
図１２Ｂは、ＩＧＢＴに基づく本発明の電圧低減手段のオシログラムを示しており、正の半サイクル(22)の間、駆動信号は、負の半サイクル制御トランジスタ(85)に適用され、駆動信号は、ＩＧＢＴ第２シャント制御トランジスタ(87)へ適用される。負の半サイクル(23)の間、駆動信号は、正の半サイクル制御トランジスタ(84)に適用されて、駆動信号は、ＩＧＢＴ第１シャント制御トランジスタ(86)へ適用される。正の半サイクル制御トランジスタ(54)へ適用された正の半サイクル駆動信号(82)と、負の半サイクル制御トランジスタ(58)へ適用された負の半サイクル駆動信号(83)についても図示している。
【００７０】
同様に、図１２Ｅは、ＦＥＴに基づく本発明の電圧低減手段のオシログラムを示しており、正の半サイクル(22)の間、駆動信号は、負の半サイクル制御トランジスタ(85)に適用され、駆動信号は、ＦＥＴ第２シャント制御トランジスタ(89)へ適用される。負の半サイクル(23)の間、駆動信号は、正の半サイクル制御トランジスタ(84)に適用され、駆動信号は、ＦＥＴ第１シャント制御トランジスタ(88)へ適用される。正の半サイクル制御トランジスタ(54)へ適用された正の半サイクル駆動信号(82)と、負の半サイクル制御トランジスタ(58)へ適用される負の半サイクル駆動信号(83)についても図示している。
【００７１】
要約すると、２つのクランピング方法があり、第１は正の半サイクルであり、第２は負の半サイクルを用いている。正の半サイクルの間、正の半サイクル制御トランジスタ(54)が変調されているとき、負の半サイクル制御トランジスタ(58)及び第２シャント制御トランジスタ(60)はオンである。負の半サイクルの間、負の半サイクル制御トランジスタ(58)が変調されているとき、正の半サイクル制御トランジスタ(54)及びＩＧＢＴ第１シャント制御トランジスタ(59)はオンである。
【００７２】
本発明のＩＧＢＴとＦＥＴに基づくエネルギー節約装置及び方法(１)に用いられるハードウェアは、ＩＧＢＴ／ＦＥＴ半サイクル制御トランジスタ(54)(58)と、ＩＧＢＴ／ＦＥＴシャント制御トランジスタ(59)(60)(67)(68)が異なるだけで同じである。ＩＧＢＴに基づく回路の回路図を図１２Ｃ、ＩＧＢＴに基づくドライバの回路図を図１２Ｄ、ＦＥＴに基づく回路の回路図を図１２Ｅ、ＦＥＴに基づくドライバの回路図を図１２Ｆに、夫々比較の目的で示している。
【００７３】
図１３は、本発明のリセット手段とインジケータ手段を組み合わせた回路図を示している。リセット手段は、望ましくは少なくとも１のリセットスイッチ(13)であり、インジケータ手段は、望ましくは少なくとも１の発光ダイオード(14)であり、ＩＧＢＴ／ＦＥＴに基づくエネルギー節約及びシステム(１)が適切に作動しないときに表示を行なうために共働し、必要に応じて、ユーザが装置及びシステム(１)をリセットできるようにしている。発光ダイオード(14)は、オン／オフの点滅により、装置及びシステム(１)が適切に作動していることを表示することが望ましい。故障状態では、発光ダイオード(14)は、不均一なパターンに変わり、故障状態が直ちに明白に認識できるようにすることが望ましい。
【００７４】
図１４は、本発明の電源手段の電力供給ユニット(12)の回路図である。電源手段は、望ましくは少なくとも１ので電力供給ユニット(12)であり、入力として、単相８０Ｖｒｍｓ〜２６５Ｖｒｍｓ、二相８０Ｖｒｍｓ〜６００Ｖｒｍｓ、三相８０Ｖｒｍｓ〜６００Ｖｒｍｓ、４８Ｈｚ〜６２Ｈｚの作動が含まれるが、これらに限定されることのない種々の入力を許容する。
【００７５】
電力供給ユニット(12)は、設計上、完全に絶縁され、二重に安定化されている。入力時、ダイオード(53)からなる整流器(72)は、単相、二相及び三相の電力を許容する。電力は、スイッチングレギュレータ(90)及び集積回路(62)へトランス(57)を介して適用される。ＤＣ端子間に存在する大電圧を考慮して、スイッチングレギュレータ(90)及び集積回路(62)は、作動電圧を高めるために、スタックＦＥＴ構造に用いられるＦＥＴトランジスタ(73)により補完される。第２のトランス(57)は、ダイオード(53)と貯蔵コンデンサ(56)を有する。キャパシタ(56)を横切るＤＣ電圧は、ネットワークレジスタ(63)とツェナーダイオード(75)を介して、光アイソレータ(65)へ送られ、最終的に、フィードバック端子へ送られる。光アイソレータ(65)を用いることで、入力と供給出力(６.４Ｖ ＤＣ)との間のガルバニック絶縁が保証される。最終的に、リニア電圧レギュレータ(81)の出力(３.３ＶＡ ＤＣ)は、分割レール電圧をセットする２つのレジスタ(63)と共にユニティゲインバッファとして構成されるオペアンプ(70)へ送られる。メインニュートラルは、この分割レールポイント及びゼロオーム抵抗へ接続される。インダクタ(78)は、レールデジタル(＋３.３Ｖ)をアナログ(３.３ＶＡ)から絶縁し、ノイズを低減する。
【００７６】
次に、図１５Ａ、図１５Ｂ、図１５Ｃ、図１５Ｄ及び図１５Ｅは、本発明の通信手段の回路を示している。通信手段は、望ましくは少なくとも１のＵＳＢ通信インターフェイス(25)であり、ユーザが所望に応じて、本発明のエネルギー節約装置及びシステム(１)のパラメータを監視したり設定することができる。
【００７７】
ＵＳＢ通信インターフェイス(25)の回路を図１５Ｂに示しており、デジタル信号プロセッサ(10)からＵＳＢ通信インターフェイス(25)を絶縁するために用いられる絶縁ブロック(71)を図１５Ｃに示しており、通信手段をデジタル信号プロセッサ(10)へ接続する第１及び第２コネクタ(76)(77)を図１５Ｄ及び図１５Ｅに示している。
【００７８】
メインプリント回路基板は、ニュートラルから絶縁されていないので、ＵＳＢ通信インターフェイス(25)をガルバニック絶縁する必要がある。デジタル信号プロセッサの通信シリアル通信機能が組み込まれ、通信手段(46)とシリアル通信するものを使用する。絶縁バリアのユーザ側では、信号は、集積回路(62)へ適用される。集積回路(62)は、シリアルデータを取得してＵＳＢデータへトランスレートするデバイスであり、ホストＵＳＢポート(74)を介して、演算デバイス(16)へ直接接続するためのものである。ホストＵＳＢ５Ｖ電力は、通信手段(46)へ電力を供給するために用いられ、ユニットから絶縁された電力を供給する必要がないようにしている。２つのアクティブな発光ダイオード(14)を有し、ＴＸ(送信)チャンネル及びＲＸ(受信)チャンネルで動作状態を示すことが望ましい。通信は、９６００Ｂａｕｄで動作すればよく、送信されるデータが少量であるため十分である。
【００７９】
通信手段は、エネルギー節約装置及びシステム(１)を実施する際に含める必要はないが、この特徴により、装置及びシステム(１)を容易に使用することができる。
【００８０】
最後に、図１６及び図１７は、本発明のウィンドウズインターフェイス(40)のスクリーンショットを示している。ウィンドウズインターフェイス(40)は、演算デバイス(16)に表示され、ユーザは、所望によりエネルギー節約装置及びシステム(１)を監視し、設定することができる。メインモニタスクリーン(41)は、複数のフィールド(42)を有しており、エンドユーザが、エネルギー節約装置及びシステム(１)を調整することができるように配備されている。例えば、フィールド(42)は、動作モードフィールド(43)、フェーズフィールド(44)、スタートアップフィールド(45)、キャリブレーションフィールド(46)及びセットポイントフィールド(47)を含むことができる。
【００８１】
動作フィールド(43)により、ユーザは、節約しようと考える方法を選択することができる。その方法には、出力電圧を固定割合に調整する電圧低減割合、出力電圧が節約割合を達成する目的である節約低減割合、及び、電圧出力の二乗平均平方根が予め設定された値である電圧調節がある。
【００８２】
フェーズフィールド(44)により、ユーザは、エネルギー節約装置及びシステム(１)を接続して用いるフェーズタイプ、即ち、単相、二相又は三相を選択することができる。
【００８３】
スタートアップフィールド(45)は、ユーザが、システム及び装置(１)をランダムにスタート及び／又は遅延した「ソフトスタート」をすることができるようにするものであり、ユーザが遅延時間を秒単位で入力すると、システム及び装置がその時間でスタートすることとなる。
【００８４】
キャリブレーションフィールド(46)により、ユーザは、所望する正確なキャリブレーションを入力及び／又はフェーズを回転することができる。
【００８５】
セットポイントフィールド(47)は、ユーザにより選択された設定を表示し、エネルギー節約装置及びシステム(１)を用いることで節約されたエネルギー量を、電圧調節、電圧低減割合、又は、電力節約低減割合として示すものである。電圧低減割合については、下限ＲＭＳは、通過する入力電圧よりも低く設定され、入力電圧は、下限電圧よりも低いか同じ場合に、入力電圧を通過することができる。節約低減割合については、低減ＲＭＳは、通過する入力電圧よりも低く設定される。
【００８６】
インジケータ(48)は、ウィンドウズインターフェイス(40)に配備され、作動電流、作動電圧、ライン周波数、計算された電力節約及びフェーズ回転を表示する。
【００８７】
リアルタイムクロック(49)は、ウィンドウズインターフェイス(40)に組み込むことができ、追加の電圧低減のプログラミングを、例えば、季節、曜日、時間のような所定時間、所定動作時間でできるようにしている。加えて、ユーザは、エネルギー節約装置及びシステム(１)をプログラムして、１日の様々な時間に作動させることもできる。リアルタイムクロック(49)は、通信ポートを通じて設定したり、経験上、電力グリッドの過負荷が現れる所定の季節日付や時間を選択できるようにすることができる。これらの時間、システムは、調節されたＡＣ電圧をさらに低減するようにすることができ、グリッド状の負荷を低減できる。独自に追加の低減割合や電圧降下を用いて、夫々複数の時間を規定することもできる。
【００８８】
デジタル電量計(50)は、電力使用、電力率及びサージの統計データを記録する手段である。デジタル電量計(50)はまた、電力率補正のキャパシタを含む能力を有しており、単相、二相及び三相のシステムで作動し、世界中のすべての電圧で作動する。それは、遠隔又は近くでプロバイダによって自在にユーザの電力供給を無効にしたり可能にするために用いることができる。さらに、デジタル電量計(50)は、プロバイダが警告したにも拘わらず、ユーザが、エネルギー節約装置及びシステム(１)をブリッジして、エネルギー消費の支払いを避けようとすることを検知することができる。最後に、リアルタイムクロック(49)を用いることで、ユーザ及び／又はプロバイダは、時間、選択された期間で電力の消費を低減することができ、ブラウンアウト状態を軽減及び／又は解消することができる。
【００８９】
本発明の望ましい実施例を説明しているが、ここで記載され、示された特定の形態又は部品の配置には限定されるものではないことは理解されるであろう。当業者であれば、本発明の範囲から離れることなく種々の変形を行なうことができ、本発明は、明細書及び図面で示され説明されたもの限定して考慮されるものではないことが理解されるべきである。
【符号の説明】
【００９０】
(１)  ＩＧＢＴ／ＦＥＴに基づくエネルギー節約装置及びシステム
(２)  フェーズ入力接続
(３)  磁束コンセントレータ
(４)  アナログ信号調節デバイス
(５)  電圧ゼロクロスポイントディテクタ
(６)  損失フェーズ検知デバイス
(７)  フェーズ回転デバイス
(８)  半サイクル識別部
(９)  論理デバイス
(10)  デジタル信号プロセッサ
(11)  Ａ／Ｄコンバータ
(12)  電力供給ユニット
(13)  リセットスイッチ
(14)  発光ダイオード
(15)  ＩＧＢＴ／ＦＥＴ駆動制御部
(16)  演算デバイス
(17)  フェーズ出力接続部
(18)  ニュートラル
(19)  入力エネルギー
(20)  アナログ信号
(21)  電圧ゼロクロスポイント
(22)  正の半サイクル
(23)  負の半サイクル
(24)  低減されたエネルギー
(25)  ＵＳＢ通信インターフェイス
(26)  回路基板
(27)  ハウジング
(28)  導体
(29)  ハウジングの上半体
(30)  ハウジングの下半体
(31)  ヒンジ
(32)  第１フィルタ
(33)  第２フィルタ
(34)  コンパレータ
(35)  シュミットバッファ
(36)  絶対ゼロクロス信号
(37)  磁束コンセントレータチップ
(38)  開口
(39)  入力サイン波
(40)  ウィンドウズインターフェイス
(41)  メインモニタリングスクリーン
(42)  フィールド(総称)
(43)  動作モードフィールド
(44)  フェーズフィールド
(45)  スタートアップフィールド
(46)  キャリブレーションフィールド
(47)  セットポイントフィールド
(48)  インジケータ
(49)  リアルタイムクロック
(50)  デジタル電量計
(51)  シュミットトリガ反転バッファ
(52)  トランソーブデバイス
(53)  ダイオード
(54)  正の半サイクル制御トランジスタ
(55)  ＦＥＴ
(56)  キャパシタ
(57)  トランス
(58)  負の半サイクル操作トランジスタ
(59)  ＩＧＢＴ第一シャント制御トランジスタ
(60)  ＩＧＢＴ第二シャント制御トランジスタ
(61)  シャントデバイス
(62)  集積回路
(63)  レジスタ
(64)  スプリットレールジェネレータ
(65)  光アイソレータ
(66)  光学結合ドライバ
(67)  ＦＥＴ第一シャント制御トランジスタ
(68)  ＦＥＴ第二シャント制御トランジスタ
(69)  矩形波
(70)  オペアンプ
(71)  アイソレータ
(72)  整流器
(73)  トランジスタ
(74)  ＵＳＢポート
(75)  ツェナーダイオード
(76)  第一コネクタ
(77)  第二コネクタ
(78)  インダクタ
(79)  レジスタサポート
(80)  論理デバイスコネクタ
(81)  リニア電圧レギュレータ
(82)  正の半サイクル制御レジスタに適用される正の半サイクルドライブ信号
(83)  負の半サイクル制御レジスタに適用される負の半サイクルドライブ信号
(84)  負の半サイクル間で正の半サイクル制御トランジスタに適用されるドライブ信号
(85)  正の半サイクル間で負の半サイクル制御トランジスタに適用されるドライブ信号
(86)  負の半サイクル間でＩＧＢＴ第一シャント制御トランジスタに適用されるドライブ信号
(87)  正の半サイクル間でＩＧＢＴ第二シャント制御トランジスタに適用されるドライブ信号
(88)  負の半サイクル間でＦＥＴ第一シャント制御トランジスタに適用されるドライブ信号
(89)  正の半サイクル間でＦＥＴ第二シャント制御トランジスタに適用されるドライブ信号
(90)  スイッチングレギュレータ
【図１】
2010537273.tif 000004
【図２】
2010537273.tif 000005
【図３】
2010537273.tif 000006
【図４】
2010537273.tif 000007
【図５】
2010537273.tif 000008
【図６】
2010537273.tif 000009
【図７】
2010537273.tif 000010
【図８】
2010537273.tif 000011
【図９】
2010537273.tif 000012
【図１０】
2010537273.tif 000013
【図１１Ａ】
2010537273.tif 000014
【図１１Ｂ】
2010537273.tif 000015
【図１１Ｃ】
2010537273.tif 000016
【図１１Ｄ】
2010537273.tif 000017
【図１１Ｅ】
2010537273.tif 000018
【図１２Ａ】
2010537273.tif 000019
【図１２Ｂ】
2010537273.tif 000020
【図１２Ｃ】
2010537273.tif 000021
【図１２Ｄ】
2010537273.tif 000022
【図１２Ｅ】
2010537273.tif 000023
【図１２Ｆ】
2010537273.tif 000024
【図１２Ｇ】
2010537273.tif 000025
【図１３】
2010537273.tif 000026
【図１４Ａ】
2010537273.tif 000027
【図１４Ｂ】
2010537273.tif 000028
【図１５Ａ】
2010537273.tif 000029
【図１５Ｂ】
2010537273.tif 000030
【図１５Ｃ】
2010537273.tif 000031
【図１５Ｄ】
2010537273.tif 000032
【図１５Ｅ】
2010537273.tif 000033
【図１６】
2010537273.tif 000034
【図１７】
2010537273.tif 000035
【国際調査報告】
2010537273.tif 000036
2010537273.tif 000037