(57)【要約】  本発明は、信号のエッジ形成の方法、及びバスシステムの送信機／受信機構成部品に関する。バスシステムの送信機／受信機構成部品（ＴＲ）は、バスシステムのバスライン（ＢＬ）と基準電位（ＧＮＤ）との間で接続され、バスライン（ＢＬ）上の信号を出力するのに使用されるドライバトランジスタ（Ｔ１）と、ドライバトランジスタ（Ｔ１）の制御ユニット（ＡＥ）と、バスシステムのバスライン（ＢＬ）上の高周波干渉レベルを検出するように構成された高周波干渉検出器（ＨＦＤ）とを備えている。制御ユニット（ＡＥ）は、バスライン（ＢＬ）上の高周波干渉レベルが増加したときに出力信号（ＵＢＬ）のエッジ急峻さが増加するように、バスライン（ＢＬ）上の高周波干渉レベルが減少したときに出力信号（ＵＢＬ）のエッジ急峻さが減少するように、検出された高周波干渉レベルに基づいてドライバトランジスタ（Ｔ１）を制御するように構成されている。【選択図】図１
2010512081.tif 000002
【特許請求の範囲】
【請求項１】
バスシステムのバスライン（ＢＬ）へ出力される出力信号（ＵＢＬ１，ＵＢＬ２）のエッジ形成の方法であって、
前記バスシステムの前記バスライン（ＢＬ）上の高周波干渉レベルを検出するステップと、
前記バスライン（ＢＬ）上の前記高周波干渉レベルが増加するときに前記出力信号（ＵＢＬ１，ＵＢＬ２）のエッジ急峻さを増加させ、前記バスライン（ＢＬ）上の前記高周波干渉レベルが減少するときに前記出力信号（ＵＢＬ１，ＵＢＬ２）のエッジ急峻さを減少させるステップと、を有することを特徴とする方法。
【請求項２】
請求項１記載の方法において、
前記バスライン（ＢＬ）上の高周波干渉レベルの増加に伴って前記エッジ急峻さが連続的に増加することを特徴とする方法。
【請求項３】
請求項１記載の方法において、
前記高周波干渉レベルが少なくとも１つの第１の高周波干渉レベル閾値を超えたとき、第１のエッジ急峻値から少なくとも１つの第２のエッジ急峻値へ前記エッジ急峻さが段階的に増加することを特徴とする方法。
【請求項４】
請求項１〜３のいずれか１項に記載の方法において、
前記高周波干渉レベルを検出するため、５００ｋＨｚから５ＧＨｚ、好ましくは９００ｋＨｚから３ＧＨｚ、特に好ましくは１ＭＨｚから１ＧＨｚの周波数範囲内の干渉信号の周波数が取り入れられることを特徴とする方法。
【請求項５】
請求項１〜４のいずれか１項に記載の方法において、
前記高周波干渉レベルを検出するステップは、前記バスライン上に存在する前記高周波の干渉信号の整流を含んでいることを特徴とする方法。
【請求項６】
請求項５記載の方法において、
前記高周波干渉レベルを検出するステップは、整流された前記高周波の干渉信号のフィルタリング、特に、整流された前記高周波の干渉信号からの平均の形成を含んでいることを特徴とする方法。
【請求項７】
請求項１〜６のいずれか１項に記載の方法において、
前記信号の前記エッジ急峻さが増加した場合、前記信号の受信機が、立ち上がり信号エッジ及び／又は立ち下がり信号エッジを不変の時点で受信することができるような時間（ｔｖ１，ｔｖ２）、前記立ち上がり信号エッジ及び／又は立ち下がり信号エッジが遅れることを特徴とする方法。
【請求項８】
請求項１〜７のいずれか１項に記載の方法において、
前記信号の前記エッジ急峻さが増加する場合、立ち上がり信号エッジ及び／又は立ち下り信号エッジは、増加した前記エッジ急峻さを有する信号（ＵＢＬ２）の前記信号エッジが、論理レベルに割り当てられた閾値（ＳＰ）に、通常のエッジ急峻さを有する信号（ＵＢＬ１）の前記信号エッジと同じ時間に達するような時間（ｔｖ１，ｔｖ２）だけ遅れることを特徴とする方法。
【請求項９】
請求項１〜８のいずれか１項に記載の方法において、
前記バスシステムは、ローカル・インターコネクト・ネットワーク（ＬＩＮ）バスシステムであることを特徴とする方法。
【請求項１０】
バスシステムの送信機／受信機構成部品（ＴＲ）であって、
前記バスシステムのバスライン（ＢＬ）と基準電位（ＧＮＤ）との間で接続され、前記バスライン（ＢＬ）上に出力信号（ＵＢＬ１，ＵＢＬ２）を出力するのに使用されるドライバトランジスタ（Ｔ１）と、
前記ドライバトランジスタ（Ｔ１）の制御ユニット（ＡＥ）と、を有し、
制御ユニット（ＡＥ）は、前記バスシステムの前記バスライン（ＢＬ）上の高周波干渉レベルを検出するように構成されている高周波干渉検出器（ＨＦＤ）を具備し、
制御ユニット（ＡＥ）は、前記バスライン（ＢＬ）上の前記高周波干渉レベルが増加するときに前記出力信号（ＵＢＬ１，ＵＢＬ２）のエッジ急峻さが増加し、前記バスライン（ＢＬ）上の前記高周波干渉レベルが減少するときに前記出力信号（ＵＢＬ１，ＵＢＬ２）のエッジ急峻さが減少するように、検出された前記高周波干渉レベルに基づいて前記ドライバトランジスタ（Ｔ１）を制御するように構成されていることを特徴とする送信機／受信機構成部品。
【請求項１１】
請求項１０記載の送信機／受信機構成部品において、
電源電圧（ＶＣＣ）と前記ドライバトランジスタ（Ｔ１）のゲート端子との間で接続される第１の可変電流源（ＳＱ１）と、
前記ドライバトランジスタ（Ｔ１）の前記ゲート端子と基準電位（ＧＮＤ）との間で接続される第２の可変電流源（ＳＱ２）と、を有することを特徴とする送信機／受信機構成部品。
【請求項１２】
請求項１１記載の送信機／受信機構成部品において、
干渉抑制のためのローパスフィルタ（ＴＰ）が、前記ドライバトランジスタ（Ｔ１）の前記ゲート端子と前記第１の可変電流源（ＳＱ１）と前記第２の可変電流源（ＳＱ２）との間で接続されていることを特徴とする送信機／受信機構成部品。
【請求項１３】
請求項１０〜１２のいずれか１項に記載の送信機／受信機構成部品において、
電源電圧（ＶＣＣ）と前記ドライバトランジスタ（Ｔ１）のゲート端子との間で接続される第３の可変電流源（ＳＱ３）と、
前記ドライバトランジスタ（Ｔ１）のゲート端子と基準電位（ＧＮＤ）との間で接続される第４の可変電流源（ＳＱ４）と、を有し、
前記出力信号（ＵＢＬ１，ＵＢＬ２）の前記エッジ急峻さを変えるために、前記第３の可変電流源（ＳＱ３）及び前記第４の可変電流源（ＳＱ４）が、前記制御ユニット（ＡＥ）によって制御されることを特徴とする送信機／受信機構成部品。
【請求項１４】
請求項１０〜１３のいずれか１項に記載の送信機／受信機構成部品において、
前記出力信号（ＵＢＬ１，ＵＢＬ２）の前記エッジ急峻さが増加した場合、前記出力信号（ＵＢＬ１，ＵＢＬ２）の受信機が、立ち上がり信号エッジ及び／又は立ち下がり信号エッジを不変の時点で受信することができるような時間（ｔｖ１，ｔｖ２）だけ、前記立ち上がり信号エッジ及び／又は立ち下がり信号エッジが遅れるように構成されている遅延ユニット（ＶＥ）を有することを特徴とする送信機／受信機構成部品。
【請求項１５】
請求項１０〜１４のいずれか１項に記載の送信機／受信機構成部品において、
前記出力信号（ＵＢＬ１，ＵＢＬ２）の前記エッジ急峻さが増加した場合、増加した前記エッジ急峻さを有する出力信号（ＵＢＬ２）の前記信号エッジが、論理レベルに割り当てられた閾値（ＳＰ）に、通常のエッジ急峻さを有する出力信号（ＵＢＬ１）の前記信号エッジと同じ時間に達するように、立ち上がり信号エッジ及び／又は立ち下がり信号エッジが所定時間（ｔｖ１，ｔｖ２）遅れるように構成されている遅延ユニット（ＶＥ）を有することを特徴とする送信機／受信機構成部品。
【請求項１６】
請求項１０〜１５のいずれか１項に記載の送信機／受信機構成部品において、
前記高周波干渉検出器（ＨＦＤ）は、前記バスライン（ＢＬ）上に存在する高周波干渉信号を整流する整流器を有することを特徴とする送信機／受信機構成部品。
【請求項１７】
請求項１６記載の送信機／受信機構成部品において、
前記高周波干渉検出器（ＨＦＤ）は、整流された前記高周波干渉信号をフィルタリングするフィルタを有することを特徴とする送信機／受信機構成部品。
【請求項１８】
請求項１７記載の送信機／受信機構成部品において、
前記フィルタは、整流された前記高周波干渉信号から平均を形成する平均化器を有することを特徴とする送信機／受信機構成部品。
【請求項１９】
請求項１０〜１８のいずれか１項に記載の送信機／受信機構成部品において、
前記バスシステムは、前記送信機／受信機構成部品がローカル・インターコネクト・ネットワーク（ＬＩＮ）バスドライバ（ＴＲ）を形成するＬＩＮバスシステムであることを特徴とする送信機／受信機構成部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号のエッジ形成の方法、及びバスシステムの送信機／受信機構成部品に関する。
【背景技術】
【０００２】
高周波干渉放射を減らす非シールドのバスシステムにおいて、送信される信号のエッジは、信号の伝送に使用される送信機／受信機構成部品を用いて形成される。また、送信機／受信機構成部品は、トランシーバ又はバスドライバとも呼ばれる。バスシステムへ出力される信号のエッジの急峻さが減少するとき、その信号によって起こる干渉放射もまた、それに従って減少する。
【０００３】
しかし、エッジの急峻さが少ないと、結合された高周波干渉信号に対する感度が上がる。その理由は、一方では、高周波干渉の存在下の信号エッジが遅い場合、論理レベルに割り当てられた信号閾値が、ゆっくりとした立ち上がり又は立ち下がりとともに繰り返し超えたり下になったりするので、信号受信機は、異なる論理レベルの間を繰り返し切り替わる可能性がある。他方の理由は、送信機／受信機構成部品のエッジ形成回路の干渉感度である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、バスシステムのバスラインへ、及びバスシステムの送信機／受信機構成部品へ出力される信号のエッジ形成の方法を提供することにあり、この方法は、バスシステム干渉に対する高耐性を保証する。
【課題を解決するための手段】
【０００５】
請求項１の特徴を有する信号のエッジ形成の方法及び請求項１０の特徴を有する送信機／受信機構成部品によって、本発明はその目的を達成する。
【０００６】
バスシステムのバスラインへ出力される信号のエッジ形成の方法は、バスシステムのバスライン上の高周波（ＨＦ）干渉レベルを検出するステップと、バスライン上の高周波干渉レベルが増加するときに出力信号のエッジの急峻さを増加させ、バスライン上の高周波干渉レベルが減少するときに出力信号のエッジの急峻さを減少させるステップとを有する。ＨＦ干渉レベル又はＨＦ干渉の存在下において、信号エッジの継続時間が減少するため、信号又は信号エッジの受信機内の複数のスイッチングが妨げられ又は減少させられる結果として、本発明によりエッジの急峻さが増加する。
【０００７】
前記方法の展開において、バスライン上のＨＦ干渉レベルの増加に伴ってエッジの急峻さが連続的に増加する。そのために、例えば、ターンオン状態とブロック状態との間でドライバトランジスタがより迅速に又は大きくスイッチング可能となる結果として、バスライン上の信号を出力するのに用いられるドライバトランジスタのゲート端子の制御電流が、ＨＦ干渉レベルの増加に伴って連続的に増加する。あるいは、ＨＦ干渉レベルが少なくとも１つの第１の高周波干渉レベル閾値を超えたとき、第１のエッジ急峻値から少なくとも１つの第２のエッジ急峻値へエッジの急峻さが段階的に増加する。
【０００８】
前記方法の展開において、ＨＦ干渉レベルを検出するため、５００ｋＨｚから５ＧＨｚ、好ましくは９００ｋＨｚから３ＧＨｚ、特に好ましくは１ＭＨｚから１ＧＨｚの周波数範囲内の干渉信号の周波数が取り入れられる。
【０００９】
前記方法の展開において、ＨＦ干渉レベルの検出は、バスライン上に存在する高周波の干渉信号の整流を含んでいる。好ましくは、ＨＦ干渉レベルの検出は、整流された高周波の干渉信号のフィルタリング、特に、整流された高周波の干渉信号からの平均の形成をさらに含んでいる。ＨＦ干渉レベルは、このようにして確実に検出される。
【００１０】
前記方法の展開において、信号のエッジの急峻さが増加した場合、前記信号の受信機が、立ち上がり信号エッジ及び／又は立ち下がり信号エッジを不変の時点で受信することができるような時間だけ、立ち上がり信号エッジ及び／又は立ち下がり信号エッジが遅れる。言い換えれば、その時間は、受信機がエッジの急峻さの変化を注意しなくてもいいように設定される。エッジの急峻さが増加した場合、信号が遅れないとき、レベルの変化が受信機内でより早く検出され、その結果として、おそらくバスシステムのタイミング仕様を満たさなくなるであろう。これは、信号エッジの遅延によって効果的に防止される。ＨＦ干渉レベルの減少により、エッジの急峻さが減少する場合、それに従って遅延時間は再び減少させられる。例えば、ここで、信号のエッジの急峻さが増加する場合、立ち上がり信号エッジ及び／又は立ち下がり信号エッジは、増加したエッジの急峻さを有する信号の信号エッジが、論理レベルに割り当てられた閾値に、通常のエッジ急峻さを有する信号の信号エッジと同じ時間に達するような時間（ｔｖ１，ｔｖ２）だけ遅れる。
【００１１】
前記方法の展開において、バスシステムは、ローカル・インターコネクト・ネットワーク（ＬＩＮ）バスシステムである。このシステムの特徴及び仕様に関し、関連標準及び関連文献が参照される。
【００１２】
バスシステムのための本発明の送信機／受信機構成部品は、バスシステムのバスラインと基準電位との間で接続され、バスライン上に信号を出力するのに使用されるドライバトランジスタと、そのドライバトランジスタの制御ユニットと、高周波干渉検出器とを含んでいる。高周波干渉検出器は、バスシステムのバスライン上の高周波干渉レベルを検出するように構成されている。バスライン上の高周波干渉レベルが増加するときに出力信号のエッジ急峻さが増加し、バスライン上の高周波干渉レベルが減少するときに出力信号のエッジ急峻さが減少するように、検出された高周波干渉レベルに基づいてドライバトランジスタを制御するように制御ユニットは構成されている。
【００１３】
前記の送信機／受信機構成部品の展開において、電源電圧とドライバトランジスタのゲート端子との間で接続される第１の可変電流源と、ドライバトランジスタのゲート端子と基準電位との間で接続される第２の可変電流源とが設けられている。可変電流源は、ドライバトランジスタのゲート電極の充電又は放電を画定するのに使用され、その結果として、例えば、ＨＦ干渉のない動作モードでの所望のエッジ形成の達成が可能となる。第１及び第２の可変電流源は、制御ユニットの一部とすることもでき、及び／又は、制御ユニットから分離して構成してそのユニットによって制御されるようにすることもできる。干渉抑制のためのフィルタ（特にローパスフィルタ）は、好ましくは、ドライバトランジスタのゲート端子と第１の可変電流源と第２の可変電流源との間で接続される。バスライン上の干渉がフィルタによって抑制されるので、フィルタは、バスライン上の干渉が可変電流源の機能に影響するのを防ぐ。
【００１４】
前記の送信機／受信機構成部品の展開において、前記構成部品は、電源電圧とドライバトランジスタのゲート端子との間で接続される第３の可変電流源と、ドライバトランジスタのゲート端子と基準電位との間で接続される第４の可変電流源とを含んでいる。この場合、出力信号のエッジ急峻さを変えるために、第３の可変電流源及び第４の可変電流源が、制御ユニットによって制御される。ここで、例えば、第１及び第２の可変電流源は、ＨＦ干渉のない動作モートを実現することができる。この場合、第１及び第２の電流源と並行して、第３及び第４の電流源は、ＨＦ干渉が検出された場合、エッジ急峻さの増加を提供する。
【００１５】
前記の送信機／受信機構成部品の展開において、前記構成部品は、信号のエッジ急峻さが増加した場合、信号の受信機が、立ち上がり信号エッジ及び／又は立ち下がり信号エッジを不変の時点で受信することができるように、立ち上がり信号エッジ及び／又は立ち下がり信号エッジが所定時間遅れるように構成される遅延ユニットを含んでいる。好ましくは、エッジ急峻さが増加した場合、増加したエッジ急峻さを有する信号エッジが、通常のエッジ急峻さを有する信号の信号エッジと同じ時間に、論理レベルに割り当てられた閾値に到達するように、立ち上がり信号エッジ及び／又は立ち下がり信号エッジが所定時間遅れるように遅延ユニットは構成される。
【００１６】
前記の送信機／受信機構成部品の展開において、高周波干渉検出器は、バスライン上に存在する高周波干渉信号を整流する整流器を含んでいる。好ましくは、高周波干渉検出器は、整流された高周波干渉信号をフィルタリングするフィルタを含んでいる。好ましくは、フィルタは、整流された高周波干渉信号から平均を形成する平均化器を含んでいる。
【００１７】
バスシステムは、好ましくは、送信機／受信機構成部品がＬＩＮバスドライバ又はＬＩＮトランシーバを形成するＬＩＮバスシステムである。
【００１８】
本発明は、図面を参照して以下に記載されるであろう。ここで、図は概略を示している。
【図面の簡単な説明】
【００１９】
【図１】ＬＩＮバスシステムの送信機／受信機構成部品の回路図である。
【図２】図１の送信機／受信機構成部品によって生成された信号の波形である。
【図３】図１の送信機／受信機構成部品の高周波干渉検出器の回路図である。
【発明を実施するための形態】
【００２０】
図１は、ＬＩＮバスシステムの送信機／受信機構成部品ＴＲの回路図を示す。送信機／受信機構成部品ＴＲは、バスシステムのバスラインＢＬと基準電位ＧＮＤとの間で逆極性の保護ダイオードＤ１と直列に従来の方法で接続され、バスラインＢＬ上に信号を出力するのに使用されるＭＯＳドライバトランジスタＴ１を含んでいる。図示した要素Ｄ１及びＴ１とは別に、図示しない追加の要素が必要に応じて存在する。ここで、ＬＩＮバス仕様及び関連文献もまた、参照される。
【００２１】
図示した送信機／受信機構成部品ＴＲにおいて、明確性のため、本発明の送信経路のみを示す。受信経路は、従来の方法によって実現することができる。
【００２２】
送信機／受信機構成部品ＴＲは、例えば、マイクロコントローラ（図示せず）の一部に接続される入力端子ＴＸを含んでいる。入力端子ＴＸに加えられる信号は、送信機／受信機構成部品ＴＲを通ってＬＩＮバスへ出力される。
【００２３】
制御ユニットＡＥは、ドライバトランジスタＴ１を制御するのに用いられる。バスラインＢＬ上の高周波干渉レベルが増加するときに、ドライバトランジスタＴ１によって生成される信号のエッジ急峻さが増加し、バスラインＢＬ上の高周波干渉レベルが減少するときに、ドライバトランジスタＴ１によって生成される信号のエッジ急峻さが減少するように、バスラインＢＬ上の検出された高周波干渉レベルに基づいてドライバトランジスタＴ１を制御するように、制御ユニットＡＥは構成されている。
【００２４】
制御ユニットＡＥは、その端に、バスシステムのバスラインＢＬ上の高周波干渉レベルを検出するように構成された高周波干渉検出器ＨＦＤを含んでいる。高周波干渉検出器ＨＦＤは、図１に示した実施例に制御ユニットＡＥの部分として描かれているが、制御ユニットから分離して設けてもよい。
【００２５】
制御ユニットＡＥは、電源電圧ＶＣＣとドライバトランジスタＴ１のゲート端子との間で直列に接続されている第１の可変電流源ＳＱ１、第１のスイッチング手段Ｓ１、及びローパスフィルタＴＰをさらに含んでいる。第２の可変電流源ＳＱ２、第２のスイッチング手段Ｓ２、及びローパスフィルタＴＰが、ドライバトランジスタＴ１のゲート端子と基準電位との間で直列に接続されている。ローパスフィルタＴＰは、トランジスタＴ１を介して、特にゲート−ドレイン間容量及びゲート−ソース間容量を介して接続されたバスラインＢＬ上の高周波干渉を抑制するのに用いられる。したがって、ローパスフィルタＴＰは、図示した回路構成、特に要素ＳＱ１／Ｓ１及びＳＱ２／Ｓ２をバスラインＢＬ上のＨＦ干渉から保護する。
【００２６】
スイッチング手段Ｓ１及びＳ２は、トランジスタＴ１のゲート端子の充電処理又は放電処理の間、電流源ＳＱ１及びＳＱ２をトランジスタＴ１のゲート端子から分離するのに用いられる。スイッチング手段Ｓ１及びＳ２は、入力端子ＴＸに加えられる信号ＵＴＸに基づいて択一的にオープン（開く）又はクローズ（閉まる）になる。すなわち、充電処理の場合は、スイッチング手段Ｓ１がクローズになりかつスイッチング手段Ｓ２がオープンになり、放電処理の場合は、スイッチング手段Ｓ１がオープンになりかつスイッチング手段Ｓ２がクローズになり、その結果として、トランジスタＴ１のゲート端子へ電荷が伝送され、ゲート端子から電荷が取り除かれる。バスラインＢＬへ出力される信号の所望のエッジフォーム（形）が、最小限の干渉放射のみを引き起こす結果となるように、ローレベルからハイレベルへ、又はハイレベルからローレベルへの信号のスイッチング処理の間の電流源ＳＱ１及びＳＱ２は、トランジスタＴ１のゲート端子へ充電又は放電電流を供給する。このようにして生成され又は出力される信号のエッジ急峻さは、この場合、比較的低い。
【００２７】
顕著な高周波干渉レベルの場合における信号のエッジ急峻さを増加させるため、電源電圧ＶＣＣとドライバトランジスタＴ１のゲート端子との間で直列に接続された第３の可変電流源ＳＱ３及び第３のスイッチング手段Ｓ３が設けられる。同様に、ドライバトランジスタＴ１のゲート端子と基準電位ＧＮＤとの間で接続された第４の可変電流源ＳＱ４及び第４のスイッチング手段Ｓ４が設けられる。第３の可変電流源ＳＱ３及び第４の可変電流源ＳＱ４は、制御ユニットＡＥの高周波干渉検出器ＨＦＤによって制御され、信号ＵＳの手段によって出力信号のエッジ急峻さが変化する。すなわち、電流源ＳＱ３又はＳＱ４によって供給される充電又は放電電流の電流強度は、高周波干渉検出器ＨＦＤによって検出されたＨＦ干渉レベルに基づいて、制御信号ＵＳに従って増加又は減少する。
【００２８】
スイッチング手段Ｓ３及びＳ４は、スイッチング手段Ｓ１及びＳ２と同様に、充電又は放電処理の間、電流源ＳＱ３又はＳＱ４をトランジスタＴ１のゲート端子から分離するのに使用される。スイッチング手段Ｓ３及びＳ４は、入力端子ＴＸに加えられる信号ＵＴＸに基づいてオープン又はクローズになり、入力端子ＴＸとスイッチング手段Ｓ３及びＳ４との間に遅延ユニットＶＥが接続されているので、それによって、スイッチング手段Ｓ３及びＳ４は、スイッチング手段Ｓ１及びＳ２に対して遅れて制御される。
【００２９】
信号の受信機が、立ち上がり信号エッジ及び立ち下がり信号エッジを不変の時点で受信することができるように、遅延ユニットＶＥは、信号のエッジ急峻さが増加したときに、立ち上がり信号エッジ及び立ち下がり信号エッジを時間ｔｖ１又はｔｖ２（図２参照）遅延させるのに使用される。言い換えれば、遅延ユニットＶＥによって生成される時間ｔｖ１及びｔｖ２は、受信機がエッジ急峻さを気にしなくてもいいように設定される。エッジ急峻さが増加した場合、信号が遅れないとき、レベルの変化は、受信機でより早く検出され、その結果、システムのタイミング仕様をおそらく満たさなくなる。これは、信号エッジの遅延によって効果的に防止される。
【００３０】
ここで示された実施例において、立ち上がりエッジの遅延時間ｔｖ１は、立ち下がりエッジの遅延時間ｔｖ２とは異なる。遅延時間ｔｖ１及びｔｖ２は、ＨＦ干渉レベルに基づいて選択的に動的に設定することができる。すなわち、ＨＦ干渉レベルの減少のためにエッジ急峻さが減少した場合、遅延時間ｔｖ１及びｔｖ２は、それに応じて減少させられ、ＨＦ干渉レベルの増加のためにエッジ急峻さが増加した場合、遅延時間ｔｖ１及びｔｖ２は、それに応じて増加させられる。遅延時間ｔｖ１及びｔｖ２は、一定であるのが好ましい。
【００３１】
高周波干渉検出器ＨＦＤによって、バスラインＢＬ上の顕著なＨＦ干渉レベルが検出された場合、電流源ＳＱ１及びＳＱ２により供給される電流よりも明らかに高い特定の電流を電流源ＳＱ３及びＳＱ４が供給するように、高周波干渉検出器ＨＦＤは電流源ＳＱ３及びＳＱ４を制御する。これにより、遅延ユニットＶＥによって生成された遅延時間ｔｖ１及びｔｖ２の経過の後、スイッチング手段Ｓ３又はＳＱ４のいずれかがクローズになった場合、トランジスタＴ１のゲート端子がより高速に充電又は放電され、その結果、出力信号のエッジ急峻さが顕著に増加する。電流源ＳＱ３及びＳＱ４により供給される電流は、ＨＦ干渉レベルの増加とともに連続的に増加させることができ、または、高周波干渉レベルが少なくとも１つの第１の高周波干渉レベル閾値を超えた場合、第１のエッジ急峻さの値から少なくとも１つの第２のエッジ急峻さまで段階的に増加させることができる。
【００３２】
増加したエッジ急峻さにより、信号エッジ間のバスラインＢＬ上の干渉によって受信機での制御されないスイッチングが起こることはない。
【００３３】
図１に示した制御部品ＳＱ１／Ｓ１及びＳＱ２／Ｓ２及びＳＱ３／Ｓ３及びＳＱ４／Ｓ４は、制御原理を明確にするために使用されたものである。図示していないが当業者に周知である他の要素が存在することが理解されるべきである。
【００３４】
図２は、入力ＴＸに加えられた電圧ＵＴＸに基づいて、送信機／受信機構成部品ＴＲによって生成されるバスラインＢＬ上の電圧ＵＢＬの信号波形を示している。ＨＦ検出器ＨＦＤがバスラインＢＬ上のＨＦ干渉を検出しない場合、小さいエッジ急峻さを有する信号波形ＵＢＬ１となる。信号波形ＵＢＬ１により、バスラインＢＬ上の少ない方の干渉放射となる。
【００３５】
しかし、高周波干渉検出器ＨＦＤは、バスラインＢＬ上の顕著なＨＦ干渉を検出した場合、顕著に増加した充電及び放電電流を電流源ＳＱ３及びＳＱ４が供給するように制御する。この場合の信号ＵＢＬ２は、顕著に増加したエッジ急峻さを有し、その結果、干渉に対する感受性が顕著に減少する。
【００３６】
受信機（図示せず）がエッジ急峻さの変化を気にしなくてもいいように、遅延ユニットＶＥは、入力信号ＵＴＸの立ち上がり又は立ち下がりエッジに基づいて、時間ｔｖ１又はｔｖ２だけ、スイッチＳ３又はＳ４のクロージングを遅らせる。信号ＵＢＬ１及び信号ＵＢＬ２が閾値又はスイッチングレベルＳＰに同時に達するように、遅延時間ｔｖ１又はｔｖ２は、遅延ユニットＶＥによって設定される。スイッチングレベルＳＰは、論理レベルに割り当てられる。すなわち、信号ＵＢＬ１又はＵＢＬ２がスイッチングレベルＳＰを超えているとき、第１の論理値が受信機内で検出され、信号ＵＢＬ１又はＵＢＬ２がスイッチングレベルＳＰより下にあるとき、第２の論理値が受信機内で検出される。また、立ち上がり及び立ち下がりエッジの異なるスイッチングレベル又は閾値が設定されてもよい。
【００３７】
図３は、図１の送信機／受信機構成部品ＴＲの高周波干渉検出器ＨＦＤの回路図を示している。
【００３８】
高周波干渉検出器ＨＦＤは、バスラインＢＬと基準電位ＧＮＤとの間に接続されたコンデンサＣ１及びＣ２を含んでおり、容量性電圧ディバイダを形成している。電流源ＳＱ５、ＮＭＯＳトランジスタＮ１及びＮＭＯＳトランジスタＮ３が、電源電圧ＶＣＣと基準電位ＧＮＤとの間に直列に接続されている。ＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮ４が、電源電圧ＶＣＣと基準電位ＧＮＤとの間に直列に接続されている。トランジスタＮ１のドレイン端子とゲート端子はお互いに接続されている。トランジスタＮ１とトランジスタＮ２のゲート端子はお互いに接続されている。トランジスタＮ３のドレイン端子とゲート端子はお互いに接続されている。トランジスタＮ３とトランジスタＮ４のゲート端子はお互いに接続されている。
【００３９】
ＰＭＯＳトランジスタＰ０及びＮＭＯＳトランジスタＮ５が、電源電圧ＶＣＣと基準電位ＧＮＤとの間に直列に接続されている。トランジスタＰ０のゲート端子とソース端子は、お互いに接続されている。電流源ＳＱ６が、トランジスタＰ０のドレイン−ソース経路と並行に接続されている。第１のコンデンサＣ１と第２のコンデンサＣ２の接続ノードが、トランジスタＮ２とトランジスタＮ４の接続ノードと、トランジスタＮ５のゲート端子に接続されている。
【００４０】
ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１０が、電源電圧ＶＣＣと基準電位ＧＮＤとの間に直列に接続されている。トランジスタＰ０及びＰ１のゲート端子は、お互いに接続されている。トランジスタＮ１０のドレイン端子とゲート端子は、お互いに接続されている。
【００４１】
ＰＭＯＳトランジスタＰ２、スイッチング手段Ｓ５、スイッチング手段Ｓ６、及びＮＭＯＳトランジスタＮ１１が、電源電圧ＶＣＣと基準電位ＧＮＤとの間で直列に接続されている。可変電流源ＳＱ３及びＳＱ４のための制御信号ＵＳは、スイッチング手段Ｓ５及びＳ６の接続ノードＫＮ１に与えられる。
【００４２】
スイッチング手段Ｓ５及びＳ６は、制御電圧ＵＴＸによって制御され、それによって、スイッチング手段Ｓ５がクローズになりスイッチング手段Ｓ６がオープンになるか、またはスイッチング手段Ｓ５がオープンになりスイッチング手段Ｓ６がクローズになる。
【００４３】
トランジスタＮ１からＮ５は、いわゆる「トランスリニア・ループ」を形成している。トランジスタＮ１からＮ５がすべて同一であると仮定すると、トランジスタＮ５のドレイン電流は電流源ＳＱ５の電流に相当する。電流源ＳＱ５と電流源ＳＱ６の電流が同じ場合、トランジスタＰ０からＰ２で形成された電流バンクの入力の中へは電流が流れない。
【００４４】
バスラインＢＬ上のＨＦ干渉は、容量性電圧ディバイダを介してコンデンサＣ１及びＣ２からトランジスタＮ５のゲートへ伝達される。負の方向では、トランジスタＮ２のソース電極は、電圧をクランプ（固定）する。正の方向では、トランジスタＮ２はハイインピーダンスである。トランジスタＮ５のゲート電位は、この整流効果によって増加する。トランジスタＮ５のドレイン電流は、その時すでに電流源ＳＱ６より非常に大きく、その結果、ＰＭＯＳ電流バンクの入力トランジスタＰ０の中へ差分電流が流れる。
【００４５】
トランジスタＰ２は、ドライバトランジスタＴ１のゲート端子に充電電流を提供し、トランジスタＰ１と、トランジスタＮ１０及びＮ１１から構成されるカレントミラーは、特定の放電電流を生成する。
【００４６】
ここで示した高周波干渉検出器ＨＦＤの回路構成は、最初は、バスライン上に存在する高周波干渉信号を整流するピーク値整流器として動作する。そして、整流された信号は、例えば、ローパスフィルタ及び／又は平均化器でフィルタリングされる。信号ＵＳの検出の間、そのフィルタは、１ＭＨｚから１ＧＨｚの周波数範囲の干渉信号の周波数を取り入れる。
【符号の説明】
【００４７】
ＡＥ  制御ユニット
ＢＬ  バスライン
Ｄ１  保護ダイオード
ＧＮＤ  基準電位
ＨＦＤ  高周波干渉検出器
Ｓ１〜Ｓ６  スイッチング手段
ＳＱ１〜ＳＱ６  可変電流源
Ｔ１  ドライバトランジスタ
ＴＰ  ローパスフィルタ
ＴＲ  送信機／受信機構成部品
ＴＸ  入力端子
ＶＣＣ  電源電圧
ＶＥ  遅延ユニット
【図１】
2010512081.tif 000003
【図２】
2010512081.tif 000004
【図３】
2010512081.tif 000005
【国際調査報告】
2010512081.tif 000006
2010512081.tif 000007
2010512081.tif 000008
2010512081.tif 000009