(57)【要約】パルス幅変調を実行するデジタル回路は、二次または更に高次のシステムとしてモデル化できるように供給される電力を制御する。典型的な制御プラントは、その入力/出力リング電圧と比べて固有である半導体のコア電圧などの任意の様々な負荷に対して電圧または電流の正確なシーケンスを供給する、ステップダウンスイッチモード電源を具現化できる。幾つかのアルゴリズムのうちの1つは、システムプラントから負荷へと供給される電流が、極端に低い電力での誘導性素子連続伝導と極端に高い電力でのインダクタコアの非飽和とによってのみ境界付けられる範囲内において変化する間に、電圧が最大限平坦な特徴を維持するように、変化する幅のパルスの特定の所定のシーケンスを生成する。特定のパルス幅変調シーケンスは、1つの態様では、フィードフォワードループまたはフィードバックループが制御システム内に物理的に具現化されることなく電圧が最大限平坦な特徴を維持するようにプラントを制御し、それにより、制御システムの長期信頼性および雑音排除性を高めつつ、部品コストまたは制御半導体生産収率コストを低減する。幾つかの特定のアルゴリズムは、極端な負荷変動にもかかわらず最大限平坦な電圧を維持し、それにより、プラント素子パラメータを制御する。さもなくば、所与の電流過渡中に過度の電圧変動が激しくなる。2010508805.tif 000004
2010508805.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調電力システムにおいて電力を供給するように構成されているパルス幅変調電源と、
電力回路およびシステム回路の既定のモデルに基づいて、最大限平坦な電圧を供給するように構成されている制御モジュールと
を含む、
パルス幅変調電源システムにおける電力状態遷移の電流過渡中に、最大限平坦な電圧を供給するための制御システム。
【請求項２】
ステップ応答が、回路フィードバックループまたはフィードフォワードループを必要とすることなく提供される、請求項1記載の制御システム。
【請求項３】
最大限平坦な電圧が、パルス幅変調電源の容量性素子にわたって供給される、請求項1記載の制御システム。
【請求項４】
制御モジュールが、既定のモデルに基づいて決定される係数に基づいて、最大限平坦な電圧を供給する、請求項1記載の制御システム。
【請求項５】
制御モジュールに応答するパルスの幅のスケーリングが、係数に基づいて決定される、請求項4記載の制御システム。
【請求項６】
既定のモデルに基づいて係数を決定するように構成されているコンピュータプログラムを更に含む、請求項4記載の制御システム。
【請求項７】
電力回路が、電力源、インダクタ、およびコンデンサを含む、請求項1記載の制御システム。
【請求項８】
所定のモデルが、理想的な回路素子を含む、請求項1記載の制御システム。
【請求項９】
所定のモデルが、非理想的な回路素子を含む、請求項1記載の制御システム。
【請求項１０】
電力源のモデルを規定する工程と、
電力が供給されるべき回路のモデルを規定する工程と、
最大限平坦な電圧の供給のために開ループパルス幅変調制御方式で使用するように構成されている複数の係数を、前記モデルに基づいて予め決定する工程と、
所定の係数を使用して、電力源を制御し、実質的に最大限平坦な電圧を回路に対して供給する工程と
を含む、
開ループパルス幅変調制御システムにおける回路に対して最大限平坦な電圧を供給するように電力源を駆動させる方法。
【請求項１１】
所定の係数を使用して、電力源を制御し、最大限平坦な電圧を回路に対して供給する工程が、所定の係数を使用して、電力源を制御し、回路からのフィードバックを必要とすることなく最大限平坦な電圧を回路に対して供給することを更に含む、請求項10記載の方法。
【請求項１２】
所定の係数を使用する工程が、所定の係数のサブセットを使用することを更に含む、請求項10記載の方法。
【請求項１３】
電力源および回路のモデルを規定する工程が、電力源および回路の非理想的なモデルを規定することを更に含む、請求項10記載の方法。
【請求項１４】
電力源および回路のモデルを規定する工程が、電力源および回路の理想的なモデルを規定することを更に含む、請求項10記載の方法。
【請求項１５】
実際の環境状態に基づいて係数を補償することを更に含む、請求項10記載の方法。
【請求項１６】
モデルに基づいて複数の係数を予め決定する工程が、自動プロセスを使用して複数の係数を予め決定することを含む、請求項10記載の方法。
【請求項１７】
インダクタンス素子およびキャパシタンス素子としてモデル化されているエネルギー蓄積素子と、
1つまたは複数の公知の別個のシステム電力状態中に正確な量の電力を供給する電力スイッチング素子と、
前記電力スイッチング素子から出力されるパルスの幅を決定するように構成されているパルス幅変調制御手段と
を含む制御システムであって、
前記パルス幅変調制御手段の出力が、システム電力状態遷移中に所定のシーケンスで出力パルスの前記幅を変更し、
パルスの前記所定のシーケンスが、前記電力状態遷移の電流過渡中に前記キャパシタンス素子にわたって最大限平坦な電圧を印加するように正確な量の電力を供給するべく、適切な幅を生成する、
制御システム。
【請求項１８】
パルスの初期幅が、電圧設定点に対する最大電圧偏差の比率に基づいてスケーリングされ、前記最大電圧偏差が、電力状態遷移の電流過渡中にキャパシタンスにわたって最大限平坦な電圧を印加するように正確な量の電力を供給するべく適切な幅を生成するパルスの所定のシーケンスを適用することなく、前記電力状態遷移が起こるときに制御システムで観察され、且つメモリまたは論理構成内に記憶された係数が、前記スケーリングを決定する、請求項17記載の制御システム。
【請求項１９】
パルスの初期幅が、システム電力遷移の前後の出力電流の差の大きさに基づいてスケーリングされ、且つメモリまたは論理構成内に記憶された係数が、更なるスケーリングを決定する、請求項18記載の制御システム。
【請求項２０】
初期パルス幅の後続のパルスの幅が、インダクタンスおよびキャパシタンスに基づいて時間領域臨界減衰ステップ応答関数によってスケーリングされる、請求項19記載の制御システム。
【請求項２１】
メモリまたは論理構成内に記憶された係数が、パルス幅変調制御手段がパルスの初期幅を出力する持続期間を決定する、請求項20記載の制御システム。
【請求項２２】
メモリまたは論理構成内に記憶された係数が、時間領域臨界減衰ステップ応答関数によってスケーリングされた後続のパルス幅の変調中に、前記時間領域臨界減衰ステップ応答関数の時間推移を決定する、請求項21記載の制御システム。
【請求項２３】
電力状態遷移の電流過渡中にキャパシタンスにわたって最大限平坦な電圧を印加するように正確な量の電力を供給するための、初期幅に対するパルス幅の変化が、前記電力状態遷移を予測する、請求項22記載の制御システム。
【請求項２４】
メモリまたは論理構成内に記憶された係数が、電力状態遷移前に初期幅に対するパルス幅の変化が起こる時間の量を決定する、請求項23記載の制御システム。
【請求項２５】
パルス幅変調制御手段が、設計概算値からの実際の負荷偏差を補償する目的で、任意の係数または全ての係数を変更する、請求項24記載の制御システム。
【請求項２６】
パルス幅変調制御手段が、キャパシタンス素子の任意の実際の値、インダクタンス素子の任意の実際の値、または電力スイッチング素子での電力損失の任意の実際の値における、前記任意の素子の値の設計概算値と比べた場合の偏差を補償する目的で、任意の係数または全ての係数を変更する、請求項24記載の制御システム。
【請求項２７】
請求項25記載の制御システムの素子または係数の選択を自動化するための手段を有する、コンピュータプログラム。
【請求項２８】
請求項26記載の制御システムの素子または係数の選択を自動化するための手段を有する、コンピュータプログラム。
【請求項２９】
請求項25記載の制御システムの係数の変更を自動化するための手段を有する、コンピュータプログラム。
【請求項３０】
請求項26記載の制御システムの係数の変更を自動化するための手段を有する、コンピュータプログラム。
【請求項３１】
請求項25記載の制御システムの設計および解析を自動化するための手段を有する、コンピュータプログラム。
【請求項３２】
請求項26記載の制御システムの設計および解析を自動化するための手段を有する、コンピュータプログラム。
【請求項３３】
パルス幅変調制御手段が開ループ制御構成で実行される、請求項25記載の制御システム。
【請求項３４】
パルス幅変調制御手段が開ループ制御構成で実行される、請求項26記載の制御システム。
【請求項３５】
パルス幅変調制御手段が閉ループ制御構成で実行される、請求項25記載の制御システム。
【請求項３６】
パルス幅変調制御手段が閉ループ制御構成で実行される、請求項26記載の制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
1. 発明の分野
本発明は一般に制御システムの分野に関する。より具体的には、本発明は、制御システムにおいてパルス幅変調を使用する分野に関する。本明細書はここでは、幅広い範囲の電流過渡の存在下で電圧調整を具現化するデジタル制御電源において本発明を例示する。
【背景技術】
【０００２】
2. 背景技術
近年、半導体集積回路製造プロセスの進歩は、入力/出力パッドリング用の電圧およびデジタルコア用の第2の固有の電源電圧を含む様々な部品のための別個の電源を必要とする集積回路をもたらしてきた。この進歩はコア電力消費量を減らすという利点をもたらすが、これらの更なる電圧を調整するという問題が生じる。システムオンチップ技術の出現で、これらのデバイスの設計者は、複数のオンチップ電源ドメインを調整するためのこの要件に取り組み始めるしかなかった。米国特許第6,940,189号（特許文献1）は、システムオンチップソリューションの電力効率を高め且つコストを低減するための最適な手段としてデジタル開ループパルス幅変調制御システムの実行に取り組んでいる。前述した参考文献の特許は、コア電圧領域に給電するスイッチモード電源のステップ応答におけるオーバーシュートの問題を扱っていない。米国特許出願第11/549,586号（特許文献2）は、電流遷移において同じアルゴリズムの使用を提案するとともに、電圧の遷移中のオーバーシュートの問題を扱う、近臨界減衰ステップ応答を生成するパルス幅変調シーケンスを導入している。しかしながら、電流過渡の範囲およびプラント構成要素パラメータの範囲には限界が存在し、この限界を超えると、参考文献の特許出願第11/549,586号（特許文献2）中のアルゴリズムは最大限に満たない平坦度の電圧を維持する。
【０００３】
したがって、広範囲のプラント構成要素値および更に大きな規模の出力電流の変化を扱い、したがって、電流過渡に応じた電圧不安定性の問題を克服し、それにより、半導体コアなどの正確な調整を一般に要する負荷に給電するために最大限平坦な電圧を供給する、新規なパルス幅変調アルゴリズムの必要性が存在する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第6,940,189号
【特許文献２】米国特許出願第11/549,586号
【発明の概要】
【０００５】
本発明は、当業者の制御技術者によって一般に使用されるツールを用いて実行される、新規であるが容易に理解できるアルゴリズムに関する。本発明は、ともすれば電流過渡に応じてかなりの電圧不安定性を示す二次または更に高次の線形または非線形システムにおいて、最大限平坦な電圧を維持する特定のパルス幅変調シーケンスを形成するための簡単なアルゴリズムを表す。本発明は、最適な節電、最小の放熱、および構成要素の最小コストを得るために、複数の電源電圧領域の半導体ダイを開ループまたは閉ループスイッチモードDC-to-DC変換器と一体化する際のアルゴリズムの使用を例示する。
【０００６】
また、本発明は、典型的なシステムに対する適用に限定されない。本発明は、数学的にパルス制御に類似し且つ一時的な負荷に応じて所定の出力設定点を必要とする任意の二次または更に高次のシステムの制御に適用されてもよい。パルス開ループ制御の数学的アナログ下の任意の電気的、機械的、または電気機械的なシステムは、特に本発明の利益を享受でき、それにより、本発明を伴わなければ、開ループ制御が許容できない出力不安定性をもたらす可能性があり、したがって、そのようなトポロジーが望ましくないものとなり、且つ費用便益およびそのような開ループトポロジーの実行の容易性が実現不可能になる。本発明は、制御システムのプラントパラメータおよび負荷調整仕様に応じて±20％の許容誤差を伴って、システムの負荷のかなり正確な概算値および±10％許容誤差の制御プラント構成要素値の使用の設計要件のみを位置付ける。
【図面の簡単な説明】
【０００７】
【図１】本発明の1つの態様に係る典型的な構造の概略図を示している。
【図２】実用的なシステムにおける、任意の方向での電流過渡中に最大限平坦な電圧をもたらすパルスシーケンスを表す一般的な方程式を示している。
【図３】電流過渡中の仮想的なシステム出力電圧の2つの時間領域プロットを示している。
【図４】本発明の1つの態様の制御下で動作する典型的なシステムにおける、想定し得る遷移の時間領域プロットを示している。
【図５】本発明の1つの態様の制御下で動作する典型的なシステムにおける、想定し得る遷移の時間領域プロットを示している。
【図６】本発明の1つの態様の制御下で動作する典型的なシステムにおける、想定し得る遷移の時間領域プロットを示している。
【図７】本発明の1つの態様の制御下で動作する典型的なシステムにおける、想定し得る遷移の時間領域プロットを示している。
【図８】本発明の1つの態様の制御下で動作する典型的なシステムにおける、想定し得る遷移の時間領域プロットを示している。
【図９】本発明の1つの態様の制御下で動作する典型的なシステムにおける、想定し得る遷移の時間領域プロットを示している。
【発明を実施するための形態】
【０００８】
発明の詳細な説明
本発明は、元来の不足減衰システムにおいてパルス幅変調技術を使用して、電流過渡中に最大限平坦な電圧を維持するための、制御システムおよびアルゴリズムに関する。以下の説明は、本発明の様々な態様および実施に関連する特定の情報を含む。当業者であれば分かるように、本明細書に具体的に示される方法とは異なる方法で本発明を実施してもよい。以下の図面およびそれらに伴う詳細な説明は、本発明の単なる典型的で且つ非限定的な態様として適用される。
【０００９】
図1は、本発明の典型的な実用的態様の概略図を示している。ブロック100は、本発明の典型的な態様におけるプラント構成要素の物理モデルを用いて実行される制御プラントを表している。ブロック100内の典型的な態様は、当業者によって良く理解される標準的な並列共振LRC回路を構成する典型的なステップダウンスイッチモード電源構成要素からなる。ブロック100において、Vgdrvrの標示が付されたパルス幅変調制御器101のモデルからの出力は、物理トランジスタ104、105のゲートを駆動させる。Vswの標示が付されたノード106は、エネルギー蓄積を形成するLの標示が付されたインダクタ107およびCの標示が付された出力コンデンサ109と、切り換えVin 103をVcoreの標示が付されたDC出力108へと変換するフィルタリング素子とを接続する。Vcore 108は、負荷に対して給電し、この典型的な態様では、ILoadの標示が付された区分的に線形な時間領域モデル負荷110と共に、Rの標示が付されたレジスタ111としてブロック100内にモデル化され且つその別個の所定の電力状態のそれぞれにおいて電流の様々な大きさのうちの1つを引き出す半導体コアに対して給電する。概略ブロック100は、直接的にまたは直結される構成要素を介して間接的にグランド102に対して全ての構成要素を参照する。参考文献の特許出願第11/549,586号は、そのようなモデル100および類似のシステムにおける1つの別個の所定の電力状態から次の電力状態への電圧遷移および電流遷移に関して、減衰応答および臨界減衰応答の下、2つのケースを扱う。また、本発明は、1つの別個の所定の電力状態から次の電力状態への、任意の幅広い範囲の大きさの電流変化の存在下で、出力電圧Vcore 108が可能な限り不変のままであるという挙動を導くために、パルス幅変調シーケンスの仕様を広げる。
【００１０】
図2は、ゲートドライバおよびパルス幅変調制御器Vgdrvr 101からの出力信号の一般的な形式である参考文献の特許出願第11/549,586号からの方程式200を繰り返している。方程式200において、変数xm(t)は、参考文献の特許出願第11/549,586号の回路において臨界減衰ステップ応答をもたらすパルス幅変調制御器Vgdrvr 101から出力されるパルスを表す時間領域関数を特定している。本発明の本明細書において、図2の方程式201は、方程式201によってxm(t)が、電流過渡中に最大限平坦な出力電圧Vcore 108の形態をなす高められた応答を与えることができるように、方程式200を拡張する。参考文献の明細書および本発明の明細書はいずれも、変数および係数の大部分が、一般にこの段落および後の段落で言及される例外をもって規定される。
【００１１】
方程式200〜206における添字mは、mが添えられるシステム状態のそれぞれの遷移にとって、固有の入力xm(t)と関連付けられる固有の応答ym(t)を示している。ここで、pは別個の電力状態の添字である。したがって、これらの方程式は、任意の別個の電力状態pから任意の次の電力状態p＋1へと進行する任意の不定の遷移mにおいて最大限平坦な出力電圧Vcore 108を維持するための手段を表している。
【００１２】
方程式200および201では、Vsw106がVin 103に取って代わる。これは、参考文献の出願第11/549,586号が、動的損失を補償する係数を物理スイッチング素子ADE(p)を介してもたらし、したがって、方程式200および201は、完全なシステム解析のために、ともすればVin 103を含む方程式において与えられる数学的精度を保つことを可能にする。
【００１３】
離散変数n、すなわち、方程式200および201における総和の指数は、スイッチング周波数Tswをカウントする時間の離散指数、すなわち、スイッチング周波数の逆数を表す。ゼロに等しいnの値は、任意の時間t0に起こる電力状態遷移の開始と一致しており、したがって、遷移がt＝0で起こることを必ずしも想定するものではない。参考文献の米国特許第6,940,189号は、そのようなシステムの設計者が、開発中に、典型的なシステムにおいて、負荷、プロセスの全てのマージンで動作する半導体コア、温度、ならびに入力電流および電圧を十分に特徴付けることを主張する。したがって、方程式201が離散変数n0を導入し、それにより、パルス幅変調制御器Vgdrvr 101は、n0における負の値によって数学的に規定される電力状態の所定の遷移を予測でき、これにより、電流過渡にわたって最大限平坦な電圧を保証するためにパルスの適切なシーケンスを与えることができる。参考文献の特許出願第11/549,586号は、所望の電圧利得設定点を得るために、デューティサイクルが最初にその最終値をとるスイッチング周期Tswの整数を示す離散変数n1を導入した。参考文献の特許出願第11/549,586号において、発明者は、設定点パルス幅でTswのn1倍に等しい持続期間のこの最初の期間が、近臨界減衰ステップ応答を開始するために正確な大きさの電力を与えることを主張した。本発明における本明細書は、別の定電圧に影響を及ぼす極端な電流過渡を補償するために、方程式201中に加えられる係数であるAIerr(m)を乗じた設定点パルス幅でTswのn1倍に等しい持続期間のこの最初の期間が、最大限平坦な電圧を確保するために正確な大きさの電力を与えることをこれより述べる。本明細書は、その後、AIerr(m)について更に記載する。方程式200および201中の離散変数n2は、デューティサイクルに対してスケーリングを適用する時間からの、指数スケーリング関数の適用における時間のオフセットを示している。したがって、方程式200および201中の離散変数n1、n2は、一度調整されたシステム電流過渡応答を最大限平坦な電圧へと近づけるために、時間領域での粗い及び細かいそれぞれの調整といった、結果として生じる目的を果たす。方程式200および201中の総和の実用上限である値Nを、パルスの幅がパルス幅変調制御器Vgdrvr 101の精度の範囲内で所望の設定点パルス幅に達する時期に一致する、スイッチング周期Tswの数と見なすことができる。例えば、指数スケーリング関数
2010508805.tif 000003
（eは、自然対数の底に等しい定数を表す）は、n＋n2＝Nのときに99％に等しく、この時点(n＋n2)Tswで、パルス幅は、1％も同然な精度で、パルス幅変調制御器Vgdrvr 101における所望の設定点幅の99％に達する。
【００１４】
その最も厳しい数学的意味では、u(t)が関数の要件を満たさないが、技術者は、u(t)を、幅広く許容される技術として単位ステップ強制関数と称してきた。そのため、本明細書は、以下、そのような従来の方法でu(t)を使用する。
【００１５】
図2の方程式200および201は、所定の別個の電力状態pにおける所望の設定点を与えるパルス幅の周期として規定される、TSet(p)を与える。開ループ制御システムにおいて、TSet(p)は、参考文献の特許出願第11/549,586号で与えられるように、スイッチング周期Tsw×理想的な電圧利得AV(p)×動的エラー補償係数ADE(p)に等しい。参考文献の特許出願第11/549,586号は、物理スイッチング素子を通じて損失を負わないVcore 108÷Vin 103に等しい理想的な電圧利得AV(p)を規定する。また、例の特許出願第11/549,586号は、前記スイッチング素子における非理想的な物理的挙動による電力の損失によって引き起こされる動的なエラーを補償する係数としてADE(p)も規定し、これは、遷移が次の別個の電力状態に落ち着いた後におけるVcore 108÷量Vin 103×AV(p)に等しい。前述した係数の両方は、所与のシステムにおける複数の固有のインスタンスとして存在し、指数pによって一意的に特定されるそれぞれの別個の電力状態毎に1つのインスタンスが存在する。閉ループ制御システムの場合、Tset(p)は、スイッチング周期Tsw×理想的な電圧利得AV(p)×動的エラー補償係数ADE(p)×ATP(p)に等しい。係数ATP(p)は、論理遅延鎖を通じた予期される最悪の伝播遅延に対する論理遅延鎖を通じた実際の伝播遅延の比率＋参考文献の特許出願第11/549,586号に記載されるような半導体コアを給電するときの所与の別個の電力状態における安全マージンを含んでいる。本発明の本明細書におけるTset(p)のこれらの2つの定義を用いると、参考文献の特許出願第11/549,586号からの方程式200と同様、方程式201は、このようにして、開ループ制御システムおよび閉ループ制御システムの両方に適用される。このときだけ、本発明は、方程式200の自然な流れとして方程式201を用いて、電流過渡中に最大限平坦な電圧を維持するためにそのように行う。
【００１６】
Tset(p)の前述した定義が与えられると、方程式200および201中の変数□Tset(m)の使用を直接に容易に理解することができる。前記□Tset(m)がTset(p＋1)−Tset(p)に等しくなるような、指数pによって一意的に特定される1つのシステム電力状態から指数p＋1によって一意的に特定される次のシステム電力状態への指数mによって一意的に特定される状態遷移中のパルスの幅の周期の変化として、□Tset(m)を最も簡潔に規定することができる。参考文献の特許出願第11/549,586号は、遷移の対称性に基づいてパルス幅変調制御器Vgdrvr 101を実行するために必要なリソースおよび複雑さを減少させるための手段を与える、大きさ|□Tset(m)|の請求項を作成しているが、ここでは、議論は、主に簡単な表記法としてこの変数を方程式201中で使用している。
【００１７】
当業者が時間（秒）および共振周波数（ラジアン/秒）として認識するべき方程式200および201の2つの残りの変数、すなわち、tおよび□0は、最も直接的に普通に知られており、L 107とC 109とをそれぞれ乗じた値の平方根を超える。
【００１８】
本発明の従来技術からの実質的な脱却および特筆すべき新規性は、方程式201中でのn0およびAIerr(m)の使用によってシステムが最大限平坦な電圧をより大きな規模の電流過渡中に維持することができること、または普通の電流過渡においてより大きな電圧不安定性を示す値の制御プラント構成要素が方程式200よりも最適に最大限平坦な電圧を維持することができることという好ましい態様において存在する。明らかに、n0を0に等しくなるように設定し且つAIerr(m)を1に等しくなるように設定することにより、方程式201が方程式200へと換算され、それにより、方程式200の有効性のこれまでの証明に基づいて有効性が更に立証される。ここで、本明細書は、AIerr(m)を更に規定するとともに、その値を、電流過渡中の最大限平坦な電圧という目標を達成する方向へと近づける、簡単な手段を開示する。
【００１９】
方程式206は、方程式204で規定されるAVerr(m)に関して経験的に見出される値に基づいてAIerr(m)における値を見積もる。参考文献の特許出願第11/549,586号は、一般に当業者にSPICEとして知られるSimulation Program with Integrated Circuit Emphasis内で使用するためのシミュレーションコードを生成するコンピュータ表計算プログラムなどのツールの使用を明示する。SPICEコードの生成の概念は、電流過渡に応じて電圧の平坦性を検証する迅速な方法を暗示し、一方、参考文献の特許出願第11/549,586号は、そのような演算を、電流過渡に応じて電圧の平坦性を検証するという作業を同様に果たすことができるコンボリューションとして行うことができる数学的な計算ツールも提案した。SPICEの使用を組み入れる手法は、通常はそのような部品の製造供給元によって物理的に特徴付けられるライブラリ内に、プラント素子の図式的記号または構文的記号を有しており、ユーザが、疑わしい精度の挙動モデルにわたって数学的ツールを用いて苦労するのではなく、そのような記号を用いて階層的様式で更に上位のシステムをより直接的にシミュレートするという利点を有している。それにもかかわらず、特定の用途においては、おそらく生産性が低いが、シンボリックコンボリューションを行う数学的計算ツールの使用は、利点を保つことができるか、または特定の用途においてシステムモデリングの唯一の手段を与えることができ、したがって、本発明の範囲および思想内で良好のままである。SPICEシミュレーションを含む解析および検証の反復プロセスは、電流の任意の変化が実質的にどのように出力電圧Vcore 108に影響を与えるのか、したがって、方程式201が表す遷移関数内で1以外の何かに等しいAIerr(m)の値または0以外の何かに等しいn0の値の適用を遷移mが必要とするかどうかを決定する。SPICEを用いると、方程式204において記号的に且つ図3の仮想的時間領域プロット300および310において図式的に表されるAVerr(m)の値を迅速に決定することができ、且つそこから、方程式205を使用してLmにおける値を見積もり、反復解析・検証シミュレーションプロセスでAIerr(m)を近似してAVerr(m)を減少させることができる。
【００２０】
図3は、仮想的電流遷移の2つの時間領域プロット300および310を示しており、プロット300では、電流過渡302が低い電力状態から高い電力状態へと移行しており、且つ電流過渡312は高い電力状態から低い電力状態へと移行している。前者の仮想的遷移では、電圧301がこの電流過渡302に応じて垂下し、そのため、寸法線303および304間の電圧差を決定することによって、方程式204中の関数最大値|Vm(t)−VSet(m)|により記号化される垂下301の振幅を測定することができる。寸法線303での電圧値を寸法線304での電圧値から差し引き、その後、その量を寸法線303での電圧値で割ることによって、方程式204中に示されるAVerr(m)における値、この場合にはゼロよりも小さい値が得られる。この例では、AVerr(m)が負の値をとり、且つLmが常にゼロよりも大きい値をとるため、これにより、AIerr(m)は、電流過渡302によって引き起こされる垂下301を補償するために、方程式206によって与えられる値よりも幾分大きい値をとる。同様の方法で、後者のプロット310の仮想的遷移では、電圧311は、高い電力状態から低い電力状態へと移行する電流過渡312に応じてピークに達する。この場合も先と同様に、寸法線313および314間の電圧差を決定することにより、ピーク311の振幅を測定することができる。寸法線314での電圧値を寸法線313での電圧値から差し引き、その後、その量を寸法線314での電圧値で割ることによって、方程式204中に示されるAVerr(m)における値、この場合にはゼロよりも大きい値が得られる。この場合も先と同様、方程式206がAIerr(m)における最良の概算値を与える。この例では、AVerr(m)が正の値をとり、且つLmが常にゼロよりも大きい値をとるため、これにより、AIerr(m)は、電流過渡312によって引き起こされるピーク311を補償するために、方程式206によって与えられる値よりも幾分小さい値をとる。これらの近似方法で考慮し得る幾つかのポイントにおいて、発明者は、方程式205におけるLmの概算値の精度が変化することを見出した。5％未満の大きさのAVerr(m)の値において、方程式204〜206に列挙された方法は、1.5％未満の振幅変動の結果をもたらしたが、この結果は、AIerr(m)を適用する前よりもかなり良好であるにもかかわらず、25％よりも大きい補償されないAVerr(m)が与えられると、最良でもAVerr(m)における5％内に収束し得る。高い大きさの電流過渡またはAIerr(m)補償に寄与する前の極端な電圧不安定性のこれらのケースでは、方程式201中の項TSet(p＋1)(AIerr(m))が、パルス幅変調制御器Vgdrvr 101におけるパルススキッピングモードを即座に示すTswよりも大きい値またはゼロよりも小さい値をとる場合があることが直ちに観察される。シミュレーション解析・検証プロセスにおける更なる繰り返しにより、極端な電圧不安定性のこれらのケースにおいて、n0がゼロよりも小さい値を得るべきかどうか、またはLmが更に小さい概算値を得るべきかどうかを決定することができる。以降、本明細書は、最大平坦性および前述したプロセスに関与する他の基準を更に考察する。
【００２１】
図4〜図9は、シミュレーション中に変化する物理パラメータからの結果を示しており、したがって、実際の実現可能なシステムにおける電流過渡に応じた出力電圧の「最大平坦性」を更に規定する。本発明の本明細書は、以下において、AIerr(m)およびn0補償に寄与する前の電圧不安定振幅を示すためにAVerr(m)の表記を使用するとともに、既に記載された任意の技術を適用した後の電圧不安定振幅を示すためにAVerr(m)'の表記を使用する。図4は、本発明の典型的な態様における電力状態の2つの遷移を含むシミュレーションからの時間領域応答プロット400を示している。図4のプロット400から始まって図9の応答プロット900に至る全ての応答プロットに示されるように、左の垂直軸403は、図1の概略プロット100におけるモデル負荷ILoad 110およびR 111への電流の総和を示す凡例402に適用されるアンペアのスケールを表している。ILoad 110は、図4〜図9のプロット400〜プロット900の全てにおいてシミュレーション時間100マイクロ秒で±20アンペア/マイクロ秒の比率で遷移する。また、これらの全てのプロット400〜900に共通して、右の垂直軸406に沿って、設定点からの偏差のパーセントで与えられる電圧振幅のための正規化された設定点スケールが現れる。図4〜図9における全てのプロットの水平軸401は全て、時間の単位（マイクロ秒）を示している。凡例405は、図4のプロット400および図5のプロット500において、これらの特定の例における正規化された設定点に対して、2.7ボルトの物理量を加える。図4のプロット400は負荷電流404を描いており、この負荷電流は、最初、電圧407がその設定点まで立ち上がる間に300ミリアンペアまで立ち上がり、その後この電流404は、シミュレーションの状態に100マイクロ秒で1アンペアまで立ち上がる。参考文献の特許出願第11/549,586号は、特に近臨界減衰ステップ応答を示すその設定点まで立ち上がる電圧407における最初の遷移を制御する技術を十分に開示しており、したがって、本明細書はこの遷移についてこれ以上説明しない。プロット400では、電流404が300ミリアンペアから100マイクロ秒シミュレーション時間の1アンペアへと遷移すると、電圧407が電源システムに特有の垂下408を示す。プロット400のシミュレーションは、1□Hに等しいL 107の値、6ボルトに等しいVin 103を伴う22□Fに等しいC 109の値を有する、図1の概略プロット100でモデル化されるプラント構成要素に関連する。図4〜図9からの全てのシミュレーションにおけるスイッチング素子、トランジスタ104および105は、トランジスタ104および105のこの対に関して物理的に特徴付けられるSPICEモデルと共に、Vishay Siliconix Corporationから市販される複合相補型電界効果トランジスタパッケージSi5513DCを備える。方程式204、205、および206の適用前、AVerr(m)は-3.91％に等しかった。これは、おそらく、殆どのシステムにおける調整限界内にある。しかしながら、前述した方程式を適用する際には、AVerr(m)'が-1.35％まで改善された。AVerr(m)'のこの値への収束時、方程式201は、ゼロに等しい係数n0、3に等しい係数n1、6に等しい係数n2、および2.33に等しいLmを取得した。
【００２２】
図5のプロット500は、図4のプロット400のプラントパラメータと等しいプラントパラメータに基づくシミュレーションの結果を示している。プロット400と比べたプロット500の唯一の違いは、高い電力状態から低い電力状態へと進む電流遷移504に現れ、したがって、電圧507がピーク508を示す。この瞬間に、AVerr(m)は3.99％に等しかった。これも、先と同様、おそらく、殆どのシステムにおける調整限界内にある。しかしながら、方程式204、205、および206を適用する際には、AVerr(m)'が1.34％まで改善された。プロット400およびプロット500における両方の電圧測定値は、測定エラーの限界内に等しいように見える。AVerr(m)'のこの値への収束時、方程式201は、先と同様、ゼロに等しい係数n0、3に等しい係数n1、6に等しい係数n2、および2.33に等しいLmを取得した。
【００２３】
図6のプロット600のシミュレーションは、これまでのように、1□Hに等しいL 107の値、22□Fに等しいC 109の値を有する、図1の概略プロット100でモデル化されるプラント構成要素に関連する。この場合だけ、Vin 103が3.3ボルトに等しく、且つ負荷電流604は、最初、電圧607が1.8ボルトのその設定点まで立ち上がる間に100ミリアンペアまで立ち上がり、その後この電流604は、シミュレーションの状態に100マイクロ秒で1アンペアまで立ち上がる。以下、凡例605は、図6のプロット600〜図9のプロット900において、これらの特定の例における右の垂直スケール406上の設定点からのパーセント偏差として与えられる正規化された設定点に対して、1.8ボルトの物理量を加える。状態のこの特定の組において、AVerr(m)は-6.82％に等しかった。その結果、この大きさの電圧不安定性は、所定の電流604の過渡に応じて最大限平坦な電圧へと収束するために、方程式204、205、および206の使用を決定付ける。この場合、設計者は、電圧垂下608によって示されるように-1.33％に等しいAVerr(m)'に収束するように、8に等しいLmの方程式205で規定される概算値よりも低い概算値を選択するとともに、ゼロに等しい係数n0、1に等しい係数n1、および8に等しい係数n2を取得した。Lmにおける概算値を減少させるという選択は、方程式205が、Lmを過大評価し、且つパルス幅変調シーケンスに対する粗さの少ない調整が、満足な出力安定性へ向かうより迅速な収束を容易にした、というシミュレーションによる、解析および検証の反復プロセス中の認識に由来する。
【００２４】
図7のプロット700は、対象の過渡時間中に電流704が最初に1アンペアまで立ち上がった後に100ミリアンペアまで降下する点を除き、プロット600に描かれたシミュレーションにわたって広がるまさにその状態の組が与えられる結果を示している。この場合、電圧707は、最初に、8.77％に等しいAVerr(m)を測定するピーク708を示し、これにより、この電圧不安定性は、先と同様、所定の電流704の過渡に応じて最大限平坦な電圧へと収束するために、方程式204、205、および206の使用を決定付ける。この場合、設計者は、先と同様、1.12％に等しいAVerr(m)'に収束するように、この場合は7に等しいLmの低い概算値を選択するとともに、ゼロに等しい係数n0、1に等しい係数n1、および15に等しい係数n2を取得した。
【００２５】
図8のプロット800および図9のプロット900は、通常の大きさよりも幾分大きい電流遷移中の最大限平坦な電圧の維持に適しにくいプラント値へと議論を向ける。参考文献の米国特許第6,940,189号の第13欄および第14欄で与えられるプラント構成要素に従い、図1の概略プロット100でモデル化されたプラント構成要素は、プロット800およびプロット900を生成するシミュレーションのため、4.7□Hに等しいL 107、および10□Fに等しいC 109を有する。これらの値のプラント構成要素は、100ミリアンペアの負荷電流をはるかに下回るように連続伝導モードを広げるが、これらの値は、誘導性に対する容量性の割合が異なる構成要素を用いて取得された、前の2つのプロット600および700からの電流過渡604および704に相当する電流過渡804および904において、更に大きな振幅の電圧不安定性を引き起こす傾向もある。図8のプロット800の場合、電圧807は、AVerr(m)を-28.28％に等しくする垂下（図示せず）を示した。この特定の例において、方程式201中の項TSet(p＋1)(AIerr(m))は、Tswを上回り、したがって、期間n1Tsw−n0TswにわたってVin 103に等しい連続DC電圧を駆動することによりパルスをスキップするという選択、または方程式205中のLmの概算値を下方へ調整するという選択の余地を残す。より小さいLmの値に関しては収束が可能であると思われなかったため、設計者は、n0を-2に等しく設定し、n1を1に設定し、n2を無限大に設定するパルススキッピング方法を選択した。すなわち、この所定の電流過渡にわたって最大限平坦な電圧808へと収束させるために必要な、指数スケーリングを行わない。この特定の例において、電圧808応答は、2.45％に等しいAVerr(m)'の値を生み出した。
【００２６】
図9のプロット900の例において、方程式201中の項TSet(p＋1)(AIerr(m))はこれまでのようにゼロよりも小さく、したがって、選択の余地を残さず、今回は期間n1Tsw−n0Tswにわたって連続ゼロボルトを駆動することによりパルスをスキップする。n0を-1に等しく設定し、n1を1に設定し、n2を無限大に設定することにより、すなわち、この所定の電流過渡にわたって最大限平坦な電圧908へと収束させるために、この特定の例では、電圧908応答へと収束させるために必要な指数スケーリングを行わないことにより、27.64％のAVerr(m)に等しい電圧907の補償されないピークと比べて、AVerr(m)'の値が3.24％に等しくなる。
【００２７】
図8および図9の例は、極端な補償されない電圧安定性にもかかわらず、最大限平坦な電圧応答への収束の可能性を表すが、より好ましい方法は、おそらく、設計者が認めれば、前の例のそれと同様、誘導性に対する容量性の割合がより近いプラント構成要素、より高い品質係数のプラント構成要素へと戻すことを含む。連続伝導モードの範囲はインダクタの低い値において減少するが、負荷における許容範囲および構成要素許容誤差は、図8および図9の例におけるプラントの低い品質係数と比べて、図4〜図7の最初の4つの例の場合のように、より高い品質係数プラントにおいて緩む。当業者が既に知り得るように、プラントにおける高い品質係数は、特徴付けられた負荷およびプラント構成要素値のより広い許容誤差にわたって、より大きな電流過渡に応じて、最大限平坦な電圧を維持することを容易にする。参考文献の米国特許第6,940,189号の出現以来、インダクタのためのモリブデンパーマロイ粉末「分散ギャップ」コアは、そこに記載される電流の範囲にわたってインダクタンスの5％の許容誤差を保持するインダクタに対して設計者に役立つ市場を激増させてきた。また、そこに記載されるバイアス電圧にわたって10％内のキャパシタンス許容誤差を保持するX7Rセラミック材料は、費用効率の高い価格に達した。先端材料のこれらの誘導性構成要素および容量性構成要素はいずれも、摂氏0〜70度の温度範囲にわたって動作しつつこれらの許容誤差を保つ。したがって、本発明、および先端材料の構成要素と共にプラント構成要素値偏差を補償できる本発明の能力は、幅広い範囲の用途を満たす。これらの設計例は、本発明の範囲内の多くの可能な構成のうちの幾つかを表し、したがって、これらの構成を典型例と見なさなければならず、限定的とみなしてはならない。
【００２８】
バイナリパッドから入力されるオフセット値をもたらすバスの機能に関連する参考文献の米国特許第6,940,189号によれば、本発明は、プラント構成要素、電流過渡、または電圧不安定振幅の実際の値を過小評価するかまたは過大評価するように記憶された値をこのオフセットの仮想的使用が補正する幾つかの代わりの態様を与える。経験的に検証されると、本発明は、これらのオフセット値を使用して、制御プラントの任意の典型的な態様における任意の前述した補償技術に従ってn0、n1、n2、Lm、AVerr(m)またはAIerr(m)を調整することにより、任意の電流過渡に起因する任意の電圧不安定性を補償することができる。このオフセット調整機構の僅かな狂いまたは省略、部分的もしくは完全な不実行が、本発明の範囲を超える実質的な逸脱を構成しないということは理解されたい。
【００２９】
最後に、本明細書は本発明の用途を決まりきった様式で示しているが、これらの決まりきったプロセスを自動化する任意の態様が、本発明の範囲および思想からの逸脱を構成しないことに留意されたい。例えば、任意のコンピュータプログラム、コンピュータスクリプト、表計算ソフト、シミュレーションツール、または他の自動設計、または自動化する検査・測定ツール、すなわち、前述した時間領域調整；変数もしくは係数n0、n1、n2、Lm、AVerr(m)、AIerr(m)、Tswの生成もしくは調整；これらに限定しないがVHDL、Verilog HDL、もしくはSystem Cなどの、制御プラントを定めるかもしくはモデル化するハードウェア記述言語の生成もしくは変更；パルススキッピングの生成；またはプラント構成要素キャパシタンス、インダクタンス、品質係数、スイッチング損失、負荷電流値、電圧偏差にマージンをつけるなどの解析もしくはモンテカルロ解析は、明らかに、本発明の範囲および思想からの実質的な逸脱を与えない。
【００３０】
本発明の以上の説明から、本明細書は、本発明の範囲から逸脱することなく本発明の概念を実施するのに用いる様々な技術を明示する。また、本明細書は特定の態様を特に参照して本発明を説明するが、当業者であれば分かるように、本発明の範囲および思想から逸脱することなく形態および細部に変更を施すことができる。本明細書は、あらゆる点で、態様を例示として与えており、限定的には与えていない。全ての当事者は、本明細書が、前述した特定の態様に本発明を限定しておらず、本発明の範囲から逸脱することなく多くの再配置、改良、省略、および置き換えを可能にする本発明の能力を主張していることを理解しなければならない。
【００３１】
以上のように、電流過渡中に最大限平坦な電圧を維持するパルス幅変調シーケンスについて説明してきた。
【図１】
2010508805.tif 000005
【図２】
2010508805.tif 000006
【図３】
2010508805.tif 000007
【図４】
2010508805.tif 000008
【図５】
2010508805.tif 000009
【図６】
2010508805.tif 000010
【図７】
2010508805.tif 000011
【図８】
2010508805.tif 000012
【図９】
2010508805.tif 000013
【手続補正書】
【提出日】平成21年8月24日(2009.8.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定のパルスシーケンスを回路に対して出力するようパルス幅変調電源のスイッチング素子を制御するように構成されている制御器を含む、
最大限平坦な電圧をパルス幅変調制御方式で回路に供給するための制御システムであって、
前記所定のパルスシーケンスが、回路の既定のモデルに基づいて回路の所定の状態遷移の電流過渡にわたって最大限平坦な電圧応答を回路にまとめて供給するように各々決定される所定のスケーリングされたパルス幅を有するパルスを含み、
前記既定のモデルが、インダクタンス、キャパシタンス、負荷、および電力スイッチング特性の等価の素子を少なくとも含む、
制御システム。
【請求項２】
所定のパルスシーケンスのパルスのスケーリングされたパルス幅が、既定のモデルの等価の素子に基づいて決定される係数を有する初期化項を含む状態遷移駆動関数に従って決定される、請求項1記載の制御システム。
【請求項３】
初期化項が、制御器にパルス幅変調電源のスイッチング素子を制御させて、所定の状態遷移におけるパルス幅の最終的な定常状態設定点に基づく同じ固定値に従って所定の初期化パルスシーケンスの各パルスのパルス幅をスケーリングする、請求項2記載の制御システム。
【請求項４】
初期化項が予測パルスシーケンス係数を含み、該予測パルスシーケンス係数が、制御器にパルス幅変調電源のスイッチング素子を制御させて、所定の状態遷移を予測する所定の初期化パルスシーケンスにおけるパルスのパルス幅をスケーリングする、請求項2記載の制御システム。
【請求項５】
初期化項が電流過渡補償係数を含み、該電流過渡補償係数が、制御器にパルス幅変調電源のスイッチング素子を制御させて、所定の初期化パルスシーケンスにおけるパルスの所定のスケーリングされたパルス幅を変更し、所定の状態遷移の既定の電流過渡特性または回路応答特性を補償する、請求項2記載の制御システム。
【請求項６】
初期化項が、
（i）制御器にパルス幅変調電源のスイッチング素子を制御させて、所定の状態遷移を予測する所定の初期化パルスシーケンスにおけるパルスのパルス幅をスケーリングする、予測パルスシーケンス係数、および
（ii）制御器にパルス幅変調電源のスイッチング素子を制御させて、所定のパルスシーケンスにおけるパルスの所定のスケーリングされたパルス幅を変更し、所定の状態遷移の既定の電流過渡特性または回路応答特性を補償する、電流過渡補償係数
を含む、
請求項2記載の制御システム。
【請求項７】
制御器が、環境条件に基づいて状態遷移駆動関数の少なくとも1つの係数を調整するように構成されている、請求項2記載の制御システム。
【請求項８】
既定のモデルが、非理想的な回路素子を含み、且つ状態遷移駆動関数が、回路素子における非理想的な物理的挙動による電力の損失によって引き起こされる動的なエラーを補償する係数を含む、請求項2記載の制御システム。
【請求項９】
制御器が、既定のモデルの素子を表すデータと、回路の対応する素子を表すデータとに基づいて、状態遷移駆動関数の補償された係数を決定するように構成されている、請求項2記載の制御システム。
【請求項１０】
状態遷移駆動関数が、既定のモデルの等価の素子に基づいて決定される係数を有する時間領域臨界減衰ステップ応答関数項を更に含む、請求項2記載の制御システム。
【請求項１１】
制御器が、
2010508805.tif 000014
を含む連続時間関数に従って決定されるスケーリングされたパルス幅を有するパルスを含む所定のパルスシーケンスを出力するようパルス幅変調電源のスイッチング素子を制御するように構成されており、
式中、
ω0が、モデル回路のラジアン/秒単位での共振周波数であり;
tが、所定の状態遷移の開始後の秒単位での時間であり;且つ
eが、自然対数の数学的な底に等しい定数である、
請求項10記載の制御システム。
【請求項１２】
制御器が、
2010508805.tif 000015
を含む離散時間関数に従って決定されるスケーリングされたパルス幅を有するパルスを含む所定のパルスシーケンスを出力するようパルス幅変調電源のスイッチング素子を制御するように構成されており、
式中、
ω0が、モデル回路のラジアン/秒単位での共振周波数であり;
nが、所定の状態遷移の開始から始まるパルスをカウントする時間の離散指数であり;
n2が、既定のモデル回路の等価の素子の応答を微調整するための離散変数であり;
TSWが、電力スイッチング特性に従った、秒単位でのスイッチング周期の時間であり;且つ
eが、自然対数の数学的な底に等しい定数である、
請求項10記載の制御システム。
【請求項１３】
制御器が、
2010508805.tif 000016
の離散時間関数に従って決定されるスケーリングされたパルス幅を有するパルスを含む所定のパルスシーケンスを出力するようパルス幅変調電源のスイッチング素子を制御するように構成されており、
式中、
xm(t)が、指数mによって一意的に特定される所定の状態遷移における所定のパルスシーケンス中に回路に対して出力されるパルスを規定する時間領域関数であり;
VSWが、回路に入力される所定のパルスシーケンスのパルスの振幅であり;
nが、n0で始まるパルスをカウントする時間の離散指数であり、n0が整数であり、且つn0＝0が所定の状態遷移の開始に対応し;
Nが、制御システムの所望の精度内への所定の状態遷移における最終的な定常状態設定点に達した所定のパルスシーケンスのパルス幅に一致するパルス数の実用上限であり;
u(t)が、単位ステップ関数を表す数学的技巧であり;
tが、秒単位での時間であり;
t0が、所定の状態遷移の開始に対応する時間の任意の瞬間を明示し;
n1が、所定の状態遷移の開始で始まるパルスの数を示す離散変数であり、この範囲内では、所定のパルスシーケンスのパルスが、所定の状態遷移にわたる実質的に最大限平坦な電圧の維持のために正確な電力量を供給するようにそれらの最終的な設定点値を最初にとり;
TSWが、電力スイッチング特性に従った、秒単位でのスイッチング周期の時間であり;
TSet(p)が、指数pによって一意的に特定される既定のシステム電力状態における定常状態設定点中のパルス幅であり;
AIerr(m)が、回路応答特性または既定の電流過渡特性に基づく電流過渡補償係数であり;
ΔTSet(m)が、ΔTSet(m)＝TSet(p＋1)−TSet(p)となるような、指数pによって一意的に特定される所定のシステム電力状態から、指数p＋1によって一意的に特定される所定のシステム電力状態への、指数mによって一意的に特定される所定の状態遷移中のパルス幅の変化であり;
ω0が、モデル回路のラジアン/秒単位での共振周波数であり;
n2が、既定のモデル回路の等価の素子の応答を微調整するための離散変数であり;且つ
eが、自然対数の数学的な底に等しい定数である、
請求項1記載の制御システム。
【請求項１４】
係数ΔTSet(m)を絶対値として記憶するように構成されているメモリまたはロジックを更に含む制御システムであって、
制御器が、係数ΔTSet(m)の絶対値を加算または減算することによって回路の所定の状態遷移にわたって最大限平坦な電圧応答を回路に可逆的に供給するために、離散時間関数に従って各々決定されるスケーリングされたパルス幅を有するパルスを含む所定のパルスシーケンスを出力するようパルス幅変調電源のスイッチング素子を制御するように構成されている、
請求項13記載の制御システム。
【請求項１５】
インダクタンス、キャパシタンス、負荷、および電力スイッチング特性の等価の素子を少なくとも含む回路のモデルを規定する工程、ならびに
回路の既定のモデルに基づいて回路の所定の状態遷移の電流過渡にわたって最大限平坦な電圧応答を回路にまとめて供給するように各々決定される所定のスケーリングされたパルス幅を有するパルスを含む所定のパルスシーケンスを、回路に対して出力するようパルス幅変調電源のスイッチング素子を制御する工程
を含む、
最大限平坦な電圧をパルス幅変調制御方式で回路に供給するための方法。
【請求項１６】
パルス幅変調電源のスイッチング素子を制御する工程が、既定のモデルの等価の素子に基づいて決定される係数を有する初期化項を含む状態遷移駆動関数に従って、所定のパルスシーケンスのパルスのスケーリングされたパルス幅を各々決定することを含む、請求項15記載の方法。
【請求項１７】
状態遷移駆動関数の初期化項に従ってパルス幅変調電源のスイッチング素子を制御する工程が、所定の状態遷移におけるパルス幅の最終的な定常状態設定点に基づく同じ固定値に従って所定の初期化パルスシーケンスの各パルスのパルス幅をスケーリングするようパルス幅変調電源のスイッチング素子を制御することを含む、請求項16記載の方法。
【請求項１８】
状態遷移駆動関数の初期化項に従ってパルス幅変調電源のスイッチング素子を制御する工程が、予測パルスシーケンス係数に従ってパルス幅変調電源のスイッチング素子を制御することを含み、前記予測パルスシーケンス係数が、制御器にパルス幅変調電源のスイッチング素子を制御させて、所定の状態遷移を予測する所定の初期化パルスシーケンスにおけるパルスのパルス幅をスケーリングする、請求項16記載の方法。
【請求項１９】
状態遷移駆動関数の初期化項に従ってパルス幅変調電源のスイッチング素子を制御する工程が、電流過渡補償係数に従ってパルス幅変調電源のスイッチング素子を制御することを含み、前記電流過渡補償係数が、制御器に所定の初期化パルスシーケンスにおけるパルスの所定のスケーリングされたパルス幅を変更させて、所定の状態遷移の既定の電流過渡特性または回路応答特性を補償する、請求項16記載の方法。
【請求項２０】
状態遷移駆動関数の初期化項に従ってパルス幅変調電源のスイッチング素子を制御する工程が、
（i）制御器にパルス幅変調電源のスイッチング素子を制御させて、所定の状態遷移を予測する所定の初期化パルスシーケンスにおけるパルスのパルス幅をスケーリングする予測パルスシーケンス係数と、
（ii）制御器にパルス幅変調電源のスイッチング素子を制御させて、所定の初期化パルスシーケンスにおけるパルスの所定のスケーリングされたパルス幅を変更し、所定の状態遷移の既定の電流過渡特性または回路応答特性を補償する電流過渡補償係数と
に従って、パルス幅変調電源のスイッチング素子を制御することを含む、
請求項16記載の方法。
【請求項２１】
状態遷移駆動関数に従ってパルス幅変調電源のスイッチング素子を制御する工程が、環境条件に基づいて状態遷移駆動関数の少なくとも1つの係数を調整することを含む、請求項16記載の方法。
【請求項２２】
回路のモデルを規定する工程が、非理想的な回路素子を含み、且つ状態遷移駆動関数が、回路素子における非理想的な物理的挙動による電力の損失によって引き起こされる動的なエラーを補償する係数を含む、請求項16記載の方法。
【請求項２３】
パルス幅変調電源のスイッチング素子を制御する工程が、既定のモデルの素子を表すデータと、回路の対応する素子を表すデータとに基づいて、状態遷移駆動関数の補償された係数を決定することを含む、請求項16記載の方法。
【請求項２４】
パルス幅変調電源のスイッチング素子を制御する工程が、既定のモデルの等価の素子に基づいて決定される係数を有する時間領域臨界減衰ステップ応答関数項を更に含む状態遷移駆動関数に従って、所定のパルスシーケンスのパルスのスケーリングされたパルス幅を各々決定することを含む、請求項16記載の方法。
【請求項２５】
パルス幅変調電源のスイッチング素子を制御する工程が、
2010508805.tif 000017
を含む連続時間関数に従って決定されるスケーリングされたパルス幅を有するパルスを含む所定のパルスシーケンスを出力するようパルス幅変調電源のスイッチング素子を制御することを含み、
式中、
ω0が、モデル回路のラジアン/秒単位での共振周波数であり;
tが、所定の状態遷移の開始後の秒単位での時間であり;且つ
eが、自然対数の数学的な底に等しい定数である、
請求項24記載の方法。
【請求項２６】
パルス幅変調電源のスイッチング素子を制御する工程が、
2010508805.tif 000018
を含む離散時間関数に従って決定されるスケーリングされたパルス幅を有するパルスを含む所定のパルスシーケンスを出力するようパルス幅変調電源のスイッチング素子を制御することを含み、
式中、
ω0が、モデル回路のラジアン/秒単位での共振周波数であり;
nが、所定の状態遷移の開始から始まるパルスをカウントする時間の離散指数であり;
n2が、既定のモデル回路の等価の素子の応答を微調整するための離散変数であり;
TSWが、電力スイッチング特性に従った、秒単位でのスイッチング周期の時間であり;且つ
eが、自然対数の数学的な底に等しい定数である、
請求項24記載の方法。
【請求項２７】
パルス幅変調電源のスイッチング素子を制御する工程が、下記
2010508805.tif 000019
の離散時間関数に従って決定されるスケーリングされたパルス幅を有するパルスを含む所定のパルスシーケンスを出力するようパルス幅変調電源のスイッチング素子を制御することを含み、
式中、
xm(t)が、指数mによって一意的に特定される所定の状態遷移における所定のパルスシーケンス中に回路に対して出力されるパルスを規定する時間領域関数であり;
VSWが、回路に入力される所定のパルスシーケンスのパルスの振幅であり;
nが、n0で始まるパルスをカウントする時間の離散指数であり、n0が整数であり、且つn0＝0が所定の状態遷移の開始に対応し;
Nが、制御システムの所望の精度内への所定の状態遷移における最終的な定常状態設定点に達した所定のパルスシーケンスのパルス幅に一致するパルス数の実用上限であり;
u(t)が、単位ステップ関数を表す数学的技巧であり;
tが、秒単位での時間であり;
t0が、所定の状態遷移の開始に対応する時間の任意の瞬間を明示し;
n1が、所定の状態遷移の開始で始まるパルスの数を示す離散変数であり、この範囲内では、所定のパルスシーケンスのパルスが、所定の状態遷移にわたる実質的に最大限平坦な電圧の維持のために正確な電力量を供給するようにそれらの最終的な設定点値を最初にとり;
TSWが、電力スイッチング特性に従った、秒単位でのスイッチング周期の時間であり;
TSet(p)が、指数pによって一意的に特定される所定のシステム電力状態における定常状態設定点中のパルス幅であり;
AIerr(m)が、回路応答特性または既定の電流過渡特性に基づく電流過渡補償係数であり;
ΔTSet(m)が、ΔTSet(m)＝TSet(p＋1)−TSet(p)となるような、指数pによって一意的に特定される所定のシステム電力状態から、指数p＋1によって一意的に特定される所定のシステム電力状態への、指数mによって一意的に特定される所定の状態遷移中のパルス幅の変化であり;
ω0が、モデル回路のラジアン/秒単位での共振周波数であり;
n2が、既定のモデル回路の等価の素子の応答を微調整するための離散変数であり;且つ
eが、自然対数の数学的な底に等しい定数である、
請求項15記載の方法。
【請求項２８】
係数ΔTSet(m)を絶対値としてメモリまたは論理内に記憶する工程を更に含む方法であって、
パルス幅変調電源のスイッチング素子を制御する工程が、係数ΔTSet(m)の絶対値を加算または減算することによって回路の所定の状態遷移にわたって最大限平坦な電圧応答を回路に可逆的に供給するために、離散時間関数に従って各々決定されるスケーリングされたパルス幅を有するパルスを含む所定のパルスシーケンスを出力するようパルス幅変調電源のスイッチング素子を制御することを含む、
請求項27記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
2. 背景技術
近年、半導体集積回路製造プロセスの進歩は、入力/出力パッドリング用の電圧およびデジタルコア用の第2の固有の電源電圧を含む様々な部品のための別個の電源を必要とする集積回路をもたらしてきた。この進歩はコア電力消費量を減らすという利点をもたらすが、これらの更なる電圧を調整するという問題が生じる。システムオンチップ技術の出現で、これらのデバイスの設計者は、複数のオンチップ電源ドメインを調整するためのこの要件に取り組み始めるしかなかった。米国特許第6,940,189号（特許文献1）は、システムオンチップソリューションの電力効率を高め且つコストを低減するための最適な手段としてデジタル開ループパルス幅変調制御システムの実行に取り組んでいる。前述した参考文献の特許は、コア電圧領域に給電するスイッチモード電源のステップ応答におけるオーバーシュートの問題を扱っていない。米国特許出願第11/549,586号（米国特許出願公開第2008/0088385号）（特許文献2）は、電流遷移において同じアルゴリズムの使用を提案するとともに、電圧の遷移中のオーバーシュートの問題を扱う、近臨界減衰ステップ応答を生成するパルス幅変調シーケンスを導入している。しかしながら、電流過渡の範囲およびプラント構成要素パラメータの範囲には限界が存在し、この限界を超えると、参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）（特許文献2）中のアルゴリズムは最大限に満たない平坦度の電圧を維持する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
また、本発明は、典型的なシステムに対する適用に限定されない。本発明は、数学的にパルス制御に類似し且つ一時的な負荷に応じて所定の出力設定点を必要とする任意の二次または更に高次のシステムの制御に適用されてもよい。パルス開ループ制御の数学的アナログ下の任意の電気的、機械的、または電気機械的なシステムは、特に本発明の利益を享受でき、それにより、本発明を伴わなければ、開ループ制御が許容できない出力不安定性をもたらす可能性があり、したがって、そのようなトポロジーが望ましくないものとなり、且つ費用便益およびそのような開ループトポロジーの実行の容易性が実現不可能になる。本発明は、制御システムのプラントパラメータおよび負荷調整仕様に応じて±20％の許容誤差を伴って、システムの負荷のかなり正確な概算値および±10％許容誤差の制御プラント構成要素値の使用の設計要件のみを位置付ける。
[請求項101]
パルス幅変調電力システムにおいて電力を供給するように構成されているパルス幅変調電源と、
電力回路およびシステム回路の既定のモデルに基づいて、最大限平坦な電圧を供給するように構成されている制御モジュールと
を含む、
パルス幅変調電源システムにおける電力状態遷移の電流過渡中に、最大限平坦な電圧を供給するための制御システム。
[請求項102]
ステップ応答が、回路フィードバックループまたはフィードフォワードループを必要とすることなく提供される、請求項101記載の制御システム。
[請求項103]
最大限平坦な電圧が、パルス幅変調電源の容量性素子にわたって供給される、請求項101記載の制御システム。
[請求項104]
制御モジュールが、既定のモデルに基づいて決定される係数に基づいて、最大限平坦な電圧を供給する、請求項101記載の制御システム。
[請求項105]
制御モジュールに応答するパルスの幅のスケーリングが、係数に基づいて決定される、請求項104記載の制御システム。
[請求項106]
既定のモデルに基づいて係数を決定するように構成されているコンピュータプログラムを更に含む、請求項104記載の制御システム。
[請求項107]
電力回路が、電力源、インダクタ、およびコンデンサを含む、請求項101記載の制御システム。
[請求項108]
所定のモデルが、理想的な回路素子を含む、請求項101記載の制御システム。
[請求項109]
所定のモデルが、非理想的な回路素子を含む、請求項101記載の制御システム。
[請求項110]
電力源のモデルを規定する工程と、
電力が供給されるべき回路のモデルを規定する工程と、
最大限平坦な電圧の供給のために開ループパルス幅変調制御方式で使用するように構成されている複数の係数を、前記モデルに基づいて予め決定する工程と、
所定の係数を使用して、電力源を制御し、実質的に最大限平坦な電圧を回路に対して供給する工程と
を含む、
開ループパルス幅変調制御システムにおける回路に対して最大限平坦な電圧を供給するように電力源を駆動させる方法。
[請求項111]
所定の係数を使用して、電力源を制御し、最大限平坦な電圧を回路に対して供給する工程が、所定の係数を使用して、電力源を制御し、回路からのフィードバックを必要とすることなく最大限平坦な電圧を回路に対して供給することを更に含む、請求項110記載の方法。
[請求項112]
所定の係数を使用する工程が、所定の係数のサブセットを使用することを更に含む、請求項110記載の方法。
[請求項113]
電力源および回路のモデルを規定する工程が、電力源および回路の非理想的なモデルを規定することを更に含む、請求項110記載の方法。
[請求項114]
電力源および回路のモデルを規定する工程が、電力源および回路の理想的なモデルを規定することを更に含む、請求項110記載の方法。
[請求項115]
実際の環境状態に基づいて係数を補償することを更に含む、請求項110記載の方法。
[請求項116]
モデルに基づいて複数の係数を予め決定する工程が、自動プロセスを使用して複数の係数を予め決定することを含む、請求項110記載の方法。
[請求項117]
インダクタンス素子およびキャパシタンス素子としてモデル化されているエネルギー蓄積素子と、
1つまたは複数の公知の別個のシステム電力状態中に正確な量の電力を供給する電力スイッチング素子と、
前記電力スイッチング素子から出力されるパルスの幅を決定するように構成されているパルス幅変調制御手段と
を含む制御システムであって、
前記パルス幅変調制御手段の出力が、システム電力状態遷移中に所定のシーケンスで出力パルスの前記幅を変更し、
パルスの前記所定のシーケンスが、前記電力状態遷移の電流過渡中に前記キャパシタンス素子にわたって最大限平坦な電圧を印加するように正確な量の電力を供給するべく、適切な幅を生成する、
制御システム。
[請求項118]
パルスの初期幅が、電圧設定点に対する最大電圧偏差の比率に基づいてスケーリングされ、前記最大電圧偏差が、電力状態遷移の電流過渡中にキャパシタンスにわたって最大限平坦な電圧を印加するように正確な量の電力を供給するべく適切な幅を生成するパルスの所定のシーケンスを適用することなく、前記電力状態遷移が起こるときに制御システムで観察され、且つメモリまたは論理構成内に記憶された係数が、前記スケーリングを決定する、請求項117記載の制御システム。
[請求項119]
パルスの初期幅が、システム電力遷移の前後の出力電流の差の大きさに基づいてスケーリングされ、且つメモリまたは論理構成内に記憶された係数が、更なるスケーリングを決定する、請求項118記載の制御システム。
[請求項120]
初期パルス幅の後続のパルスの幅が、インダクタンスおよびキャパシタンスに基づいて時間領域臨界減衰ステップ応答関数によってスケーリングされる、請求項119記載の制御システム。
[請求項121]
メモリまたは論理構成内に記憶された係数が、パルス幅変調制御手段がパルスの初期幅を出力する持続期間を決定する、請求項120記載の制御システム。
[請求項122]
メモリまたは論理構成内に記憶された係数が、時間領域臨界減衰ステップ応答関数によってスケーリングされた後続のパルス幅の変調中に、前記時間領域臨界減衰ステップ応答関数の時間推移を決定する、請求項121記載の制御システム。
[請求項123]
電力状態遷移の電流過渡中にキャパシタンスにわたって最大限平坦な電圧を印加するように正確な量の電力を供給するための、初期幅に対するパルス幅の変化が、前記電力状態遷移を予測する、請求項122記載の制御システム。
[請求項124]
メモリまたは論理構成内に記憶された係数が、電力状態遷移前に初期幅に対するパルス幅の変化が起こる時間の量を決定する、請求項123記載の制御システム。
[請求項125]
パルス幅変調制御手段が、設計概算値からの実際の負荷偏差を補償する目的で、任意の係数または全ての係数を変更する、請求項124記載の制御システム。
[請求項126]
パルス幅変調制御手段が、キャパシタンス素子の任意の実際の値、インダクタンス素子の任意の実際の値、または電力スイッチング素子での電力損失の任意の実際の値における、前記任意の素子の値の設計概算値と比べた場合の偏差を補償する目的で、任意の係数または全ての係数を変更する、請求項124記載の制御システム。
[請求項127]
請求項125記載の制御システムの素子または係数の選択を自動化するための手段を有する、コンピュータプログラム。
[請求項128]
請求項126記載の制御システムの素子または係数の選択を自動化するための手段を有する、コンピュータプログラム。
[請求項129]
請求項125記載の制御システムの係数の変更を自動化するための手段を有する、コンピュータプログラム。
[請求項130]
請求項126記載の制御システムの係数の変更を自動化するための手段を有する、コンピュータプログラム。
[請求項131]
請求項125記載の制御システムの設計および解析を自動化するための手段を有する、コンピュータプログラム。
[請求項132]
請求項126記載の制御システムの設計および解析を自動化するための手段を有する、コンピュータプログラム。
[請求項133]
パルス幅変調制御手段が開ループ制御構成で実行される、請求項125記載の制御システム。
[請求項134]
パルス幅変調制御手段が開ループ制御構成で実行される、請求項126記載の制御システム。
[請求項135]
パルス幅変調制御手段が閉ループ制御構成で実行される、請求項125記載の制御システム。
[請求項136]
パルス幅変調制御手段が閉ループ制御構成で実行される、請求項126記載の制御システム。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
図1は、本発明の典型的な実用的態様の概略図を示している。ブロック100は、本発明の典型的な態様におけるプラント構成要素の物理モデルを用いて実行される制御プラントを表している。ブロック100内の典型的な態様は、当業者によって良く理解される標準的な並列共振LRC回路を構成する典型的なステップダウンスイッチモード電源構成要素からなる。ブロック100において、Vgdrvrの標示が付されたパルス幅変調制御器101のモデルからの出力は、物理トランジスタ104、105のゲートを駆動させる。Vswの標示が付されたノード106は、エネルギー蓄積を形成するLの標示が付されたインダクタ107およびCの標示が付された出力コンデンサ109と、切り換えVin 103をVcoreの標示が付されたDC出力108へと変換するフィルタリング素子とを接続する。Vcore 108は、負荷に対して給電し、この典型的な態様では、ILoadの標示が付された区分的に線形な時間領域モデル負荷110と共に、Rの標示が付されたレジスタ111としてブロック100内にモデル化され且つその別個の所定の電力状態のそれぞれにおいて電流の様々な大きさのうちの1つを引き出す半導体コアに対して給電する。概略ブロック100は、直接的にまたは直結される構成要素を介して間接的にグランド102に対して全ての構成要素を参照する。参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）は、そのようなモデル100および類似のシステムにおける1つの別個の所定の電力状態から次の電力状態への電圧遷移および電流遷移に関して、減衰応答および臨界減衰応答の下、2つのケースを扱う。また、本発明は、1つの別個の所定の電力状態から次の電力状態への、任意の幅広い範囲の大きさの電流変化の存在下で、出力電圧Vcore 108が可能な限り不変のままであるという挙動を導くために、パルス幅変調シーケンスの仕様を広げる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
図2は、ゲートドライバおよびパルス幅変調制御器Vgdrvr 101からの出力信号の一般的な形式である参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）からの方程式200を繰り返している。方程式200において、変数xm(t)は、参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）の回路において臨界減衰ステップ応答をもたらすパルス幅変調制御器Vgdrvr 101から出力されるパルスを表す時間領域関数を特定している。本発明の本明細書において、図2の方程式201は、方程式201によってxm(t)が、電流過渡中に最大限平坦な出力電圧Vcore 108の形態をなす高められた応答を与えることができるように、方程式200を拡張する。参考文献の明細書および本発明の明細書はいずれも、変数および係数の大部分が、一般にこの段落および後の段落で言及される例外をもって規定される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
方程式200および201では、Vsw106がVin 103に取って代わる。これは、参考文献の出願第11/549,586号（米国特許出願公開第2008/0088385号）が、動的損失を補償する係数を物理スイッチング素子ADE(p)を介してもたらし、したがって、方程式200および201は、完全なシステム解析のために、ともすればVin 103を含む方程式において与えられる数学的精度を保つことを可能にする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
離散変数n、すなわち、方程式200および201における総和の指数は、スイッチング周波数Tswをカウントする時間の離散指数、すなわち、スイッチング周波数の逆数を表す。ゼロに等しいnの値は、任意の時間t0に起こる電力状態遷移の開始と一致しており、したがって、遷移がt＝0で起こることを必ずしも想定するものではない。参考文献の米国特許第6,940,189号は、そのようなシステムの設計者が、開発中に、典型的なシステムにおいて、負荷、プロセスの全てのマージンで動作する半導体コア、温度、ならびに入力電流および電圧を十分に特徴付けることを主張する。したがって、方程式201が離散変数n0を導入し、それにより、パルス幅変調制御器Vgdrvr 101は、n0における負の値によって数学的に規定される電力状態の所定の遷移を予測でき、これにより、電流過渡にわたって最大限平坦な電圧を保証するためにパルスの適切なシーケンスを与えることができる。参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）は、所望の電圧利得設定点を得るために、デューティサイクルが最初にその最終値をとるスイッチング周期Tswの整数を示す離散変数n1を導入した。参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）において、発明者は、設定点パルス幅でTswのn1倍に等しい持続期間のこの最初の期間が、近臨界減衰ステップ応答を開始するために正確な大きさの電力を与えることを主張した。本発明における本明細書は、別の定電圧に影響を及ぼす極端な電流過渡を補償するために、方程式201中に加えられる係数であるAIerr(m)を乗じた設定点パルス幅でTswのn1倍に等しい持続期間のこの最初の期間が、最大限平坦な電圧を確保するために正確な大きさの電力を与えることをこれより述べる。本明細書は、その後、AIerr(m)について更に記載する。方程式200および201中の離散変数n2は、デューティサイクルに対してスケーリングを適用する時間からの、指数スケーリング関数の適用における時間のオフセットを示している。したがって、方程式200および201中の離散変数n1、n2は、一度調整されたシステム電流過渡応答を最大限平坦な電圧へと近づけるために、時間領域での粗い及び細かいそれぞれの調整といった、結果として生じる目的を果たす。方程式200および201中の総和の実用上限である値Nを、パルスの幅がパルス幅変調制御器Vgdrvr 101の精度の範囲内で所望の設定点パルス幅に達する時期に一致する、スイッチング周期Tswの数と見なすことができる。例えば、指数スケーリング関数
2010508805.tif 000020
（eは、自然対数の底に等しい定数を表す）は、n＋n2＝Nのときに99％に等しく、この時点(n＋n2)Tswで、パルス幅は、1％も同然な精度で、パルス幅変調制御器Vgdrvr 101における所望の設定点幅の99％に達する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
図2の方程式200および201は、所定の別個の電力状態pにおける所望の設定点を与えるパルス幅の周期として規定される、TSet(p)を与える。開ループ制御システムにおいて、TSet(p)は、参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）で与えられるように、スイッチング周期Tsw×理想的な電圧利得AV(p)×動的エラー補償係数ADE(p)に等しい。参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）は、物理スイッチング素子を通じて損失を負わないVcore 108÷Vin 103に等しい理想的な電圧利得AV(p)を規定する。また、例の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）は、前記スイッチング素子における非理想的な物理的挙動による電力の損失によって引き起こされる動的なエラーを補償する係数としてADE(p)も規定し、これは、遷移が次の別個の電力状態に落ち着いた後におけるVcore 108÷量Vin 103×AV(p)に等しい。前述した係数の両方は、所与のシステムにおける複数の固有のインスタンスとして存在し、指数pによって一意的に特定されるそれぞれの別個の電力状態毎に1つのインスタンスが存在する。閉ループ制御システムの場合、Tset(p)は、スイッチング周期Tsw×理想的な電圧利得AV(p)×動的エラー補償係数ADE(p)×ATP(p)に等しい。係数ATP(p)は、論理遅延鎖を通じた予期される最悪の伝播遅延に対する論理遅延鎖を通じた実際の伝播遅延の比率＋参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）に記載されるような半導体コアを給電するときの所与の別個の電力状態における安全マージンを含んでいる。本発明の本明細書におけるTset(p)のこれらの2つの定義を用いると、参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）からの方程式200と同様、方程式201は、このようにして、開ループ制御システムおよび閉ループ制御システムの両方に適用される。このときだけ、本発明は、方程式200の自然な流れとして方程式201を用いて、電流過渡中に最大限平坦な電圧を維持するためにそのように行う。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
Tset(p)の前述した定義が与えられると、方程式200および201中の変数ΔTset(m)の使用を直接に容易に理解することができる。前記ΔTset(m)がTset(p＋1)−Tset(p)に等しくなるような、指数pによって一意的に特定される1つのシステム電力状態から指数p＋1によって一意的に特定される次のシステム電力状態への指数mによって一意的に特定される状態遷移中のパルスの幅の周期の変化として、ΔTset(m)を最も簡潔に規定することができる。参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）は、遷移の対称性に基づいてパルス幅変調制御器Vgdrvr 101を実行するために必要なリソースおよび複雑さを減少させるための手段を与える、大きさ|ΔTset(m)|の請求項を作成しているが、ここでは、議論は、主に簡単な表記法としてこの変数を方程式201中で使用している。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
当業者が時間（秒）および共振周波数（ラジアン/秒）として認識するべき方程式200および201の2つの残りの変数、すなわち、tおよびω0は、最も直接的に普通に知られており、L 107とC 109とをそれぞれ乗じた値の平方根を超える。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
方程式206は、方程式204で規定されるAVerr(m)に関して経験的に見出される値に基づいてAIerr(m)における値を見積もる。参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）は、一般に当業者にSPICEとして知られるSimulation Program with Integrated Circuit Emphasis内で使用するためのシミュレーションコードを生成するコンピュータ表計算プログラムなどのツールの使用を明示する。SPICEコードの生成の概念は、電流過渡に応じて電圧の平坦性を検証する迅速な方法を暗示し、一方、参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）は、そのような演算を、電流過渡に応じて電圧の平坦性を検証するという作業を同様に果たすことができるコンボリューションとして行うことができる数学的な計算ツールも提案した。SPICEの使用を組み入れる手法は、通常はそのような部品の製造供給元によって物理的に特徴付けられるライブラリ内に、プラント素子の図式的記号または構文的記号を有しており、ユーザが、疑わしい精度の挙動モデルにわたって数学的ツールを用いて苦労するのではなく、そのような記号を用いて階層的様式で更に上位のシステムをより直接的にシミュレートするという利点を有している。それにもかかわらず、特定の用途においては、おそらく生産性が低いが、シンボリックコンボリューションを行う数学的計算ツールの使用は、利点を保つことができるか、または特定の用途においてシステムモデリングの唯一の手段を与えることができ、したがって、本発明の範囲および思想内で良好のままである。SPICEシミュレーションを含む解析および検証の反復プロセスは、電流の任意の変化が実質的にどのように出力電圧Vcore 108に影響を与えるのか、したがって、方程式201が表す遷移関数内で1以外の何かに等しいAIerr(m)の値または0以外の何かに等しいn0の値の適用を遷移mが必要とするかどうかを決定する。SPICEを用いると、方程式204において記号的に且つ図3の仮想的時間領域プロット300および310において図式的に表されるAVerr(m)の値を迅速に決定することができ、且つそこから、方程式205を使用してLmにおける値を見積もり、反復解析・検証シミュレーションプロセスでAIerr(m)を近似してAVerr(m)を減少させることができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
図4〜図9は、シミュレーション中に変化する物理パラメータからの結果を示しており、したがって、実際の実現可能なシステムにおける電流過渡に応じた出力電圧の「最大平坦性」を更に規定する。本発明の本明細書は、以下において、AIerr(m)およびn0補償に寄与する前の電圧不安定振幅を示すためにAVerr(m)の表記を使用するとともに、既に記載された任意の技術を適用した後の電圧不安定振幅を示すためにAVerr(m)'の表記を使用する。図4は、本発明の典型的な態様における電力状態の2つの遷移を含むシミュレーションからの時間領域応答プロット400を示している。図4のプロット400から始まって図9の応答プロット900に至る全ての応答プロットに示されるように、左の垂直軸403は、図1の概略プロット100におけるモデル負荷ILoad 110およびR 111への電流の総和を示す凡例402に適用されるアンペアのスケールを表している。ILoad 110は、図4〜図9のプロット400〜プロット900の全てにおいてシミュレーション時間100マイクロ秒で±20アンペア/マイクロ秒の比率で遷移する。また、これらの全てのプロット400〜900に共通して、右の垂直軸406に沿って、設定点からの偏差のパーセントで与えられる電圧振幅のための正規化された設定点スケールが現れる。図4〜図9における全てのプロットの水平軸401は全て、時間の単位（マイクロ秒）を示している。凡例405は、図4のプロット400および図5のプロット500において、これらの特定の例における正規化された設定点に対して、2.7ボルトの物理量を加える。図4のプロット400は負荷電流404を描いており、この負荷電流は、最初、電圧407がその設定点まで立ち上がる間に300ミリアンペアまで立ち上がり、その後この電流404は、シミュレーションの状態に100マイクロ秒で1アンペアまで立ち上がる。参考文献の特許出願第11/549,586号（米国特許出願公開第2008/0088385号）は、特に近臨界減衰ステップ応答を示すその設定点まで立ち上がる電圧407における最初の遷移を制御する技術を十分に開示しており、したがって、本明細書はこの遷移についてこれ以上説明しない。プロット400では、電流404が300ミリアンペアから100マイクロ秒シミュレーション時間の1アンペアへと遷移すると、電圧407が電源システムに特有の垂下408を示す。プロット400のシミュレーションは、1μHに等しいL 107の値、6ボルトに等しいVin 103を伴う22μFに等しいC 109の値を有する、図1の概略プロット100でモデル化されるプラント構成要素に関連する。図4〜図9からの全てのシミュレーションにおけるスイッチング素子、トランジスタ104および105は、トランジスタ104および105のこの対に関して物理的に特徴付けられるSPICEモデルと共に、Vishay Siliconix Corporationから市販される複合相補型電界効果トランジスタパッケージSi5513DCを備える。方程式204、205、および206の適用前、AVerr(m)は-3.91％に等しかった。これは、おそらく、殆どのシステムにおける調整限界内にある。しかしながら、前述した方程式を適用する際には、AVerr(m)'が-1.35％まで改善された。AVerr(m)'のこの値への収束時、方程式201は、ゼロに等しい係数n0、3に等しい係数n1、6に等しい係数n2、および2.33に等しいLmを取得した。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
図6のプロット600のシミュレーションは、これまでのように、1μHに等しいL 107の値、22μFに等しいC 109の値を有する、図1の概略プロット100でモデル化されるプラント構成要素に関連する。この場合だけ、Vin 103が3.3ボルトに等しく、且つ負荷電流604は、最初、電圧607が1.8ボルトのその設定点まで立ち上がる間に100ミリアンペアまで立ち上がり、その後この電流604は、シミュレーションの状態に100マイクロ秒で1アンペアまで立ち上がる。以下、凡例605は、図6のプロット600〜図9のプロット900において、これらの特定の例における右の垂直スケール406上の設定点からのパーセント偏差として与えられる正規化された設定点に対して、1.8ボルトの物理量を加える。状態のこの特定の組において、AVerr(m)は-6.82％に等しかった。その結果、この大きさの電圧不安定性は、所定の電流604の過渡に応じて最大限平坦な電圧へと収束するために、方程式204、205、および206の使用を決定付ける。この場合、設計者は、電圧垂下608によって示されるように-1.33％に等しいAVerr(m)'に収束するように、8に等しいLmの方程式205で規定される概算値よりも低い概算値を選択するとともに、ゼロに等しい係数n0、1に等しい係数n1、および8に等しい係数n2を取得した。Lmにおける概算値を減少させるという選択は、方程式205が、Lmを過大評価し、且つパルス幅変調シーケンスに対する粗さの少ない調整が、満足な出力安定性へ向かうより迅速な収束を容易にした、というシミュレーションによる、解析および検証の反復プロセス中の認識に由来する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
図8のプロット800および図9のプロット900は、通常の大きさよりも幾分大きい電流遷移中の最大限平坦な電圧の維持に適しにくいプラント値へと議論を向ける。参考文献の米国特許第6,940,189号の第13欄および第14欄で与えられるプラント構成要素に従い、図1の概略プロット100でモデル化されたプラント構成要素は、プロット800およびプロット900を生成するシミュレーションのため、4.7μHに等しいL 107、および10μFに等しいC 109を有する。これらの値のプラント構成要素は、100ミリアンペアの負荷電流をはるかに下回るように連続伝導モードを広げるが、これらの値は、誘導性に対する容量性の割合が異なる構成要素を用いて取得された、前の2つのプロット600および700からの電流過渡604および704に相当する電流過渡804および904において、更に大きな振幅の電圧不安定性を引き起こす傾向もある。図8のプロット800の場合、電圧807は、AVerr(m)を-28.28％に等しくする垂下（図示せず）を示した。この特定の例において、方程式201中の項TSet(p＋1)(AIerr(m))は、Tswを上回り、したがって、期間n1Tsw−n0TswにわたってVin 103に等しい連続DC電圧を駆動することによりパルスをスキップするという選択、または方程式205中のLmの概算値を下方へ調整するという選択の余地を残す。より小さいLmの値に関しては収束が可能であると思われなかったため、設計者は、n0を-2に等しく設定し、n1を1に設定し、n2を無限大に設定するパルススキッピング方法を選択した。すなわち、この所定の電流過渡にわたって最大限平坦な電圧808へと収束させるために必要な、指数スケーリングを行わない。この特定の例において、電圧808応答は、2.45％に等しいAVerr(m)'の値を生み出した。
【国際調査報告】
2010508805.tif 000021
2010508805.tif 000022
2010508805.tif 000023