(57)【要約】  2つの別個の成長過程を用いて統合BiFETを製作するための方法及びシステムを開示する。本発明を実施すると、BiFETのFET部分が第1製作環境で製作される。本発明を実施すると、BiFETのHBT部分が第2製作環境で製作される。FET部分とHBT部分の製作を2つ以上の別々の反応器内に分離することで、最適な装置性能が両方の装置で達成される。
2010518622.tif 000002
【特許請求の範囲】
【請求項１】
BiFET装置を製作する方法であって、
基板を第1製作環境に導入する段階と、
前記第1製作環境内で前記基板上に前記BiFET装置のFET部分を形成する段階と、
前記BiFET装置の前記FET部分の形成後に、前記第1製作環境から前記基板を取り出す段階と、
前記基板を第2製作環境に導入する段階と、
前記第2製作環境内で前記基板上に前記BiFET装置のHBT部分を形成する段階とを含む、方法。
【請求項２】
前記BiFET装置の前記FET部分は、前記BiFET装置の前記HBT部分の形成時に導入される不純物による汚染を実質的に被らない、請求項1に記載の方法。
【請求項３】
前記FET装置がHFETである、請求項1に記載の方法。
【請求項４】
前記HFETがpHEMTである、請求項3に記載の方法。
【請求項５】
前記第1製作環境は、分子線エピタキシー又は金属・有機化学気相成長反応器の何れかである、請求項1に記載の方法。
【請求項６】
前記第2製作環境は、分子線エピタキシー又は金属・有機化学気相成長反応器の何れかである、請求項1に記載の方法。
【請求項７】
前記第1製作環境と前記第2製作環境とはタイプが異なる、請求項1に記載の方法。
【請求項８】
前記基板がGaAs又はInP基板の何れかである、請求項１に記載の方法。
【請求項９】
前記BiFET装置の前記HBT装置の前記形成時に温度が低下される、請求項1に記載の方法。
【請求項１０】
前記BiFET装置の前記HBT装置のコレクタ領域の形成時に温度が低下される、請求項9に記載の方法。
【請求項１１】
前記温度が30℃及び100℃の間まで低下される、請求項9に記載の方法。
【請求項１２】
前記BiFET装置の前記HBT装置のコレクタ領域の形成時に温度が低下される、請求項11に記載の方法。
【請求項１３】
酸化物脱着過程における前記温度が、サブコレクタ領域の成長前に少なくとも50℃は低下される、請求項9に記載の方法。
【請求項１４】
請求項1に記載の方法により製作されるBiFET装置。
【請求項１５】
BiFET装置であって、
共通の基板上にモノリシックに統合されたFET装置とHBT装置とを含み、
前記BiFET装置の前記FET装置の動作特性が、前記共通の基板とは別個の基板上に製作されたFET装置の動作特性に概ね等しく、前記BiFET装置の前記HBT装置の動作特性が、前記共通の基板とは別個の基板上に製作されたHBT装置の動作特性に概ね等しい、BiFET装置。
【請求項１６】
BiFET装置であって、
共通の基板上にモノリシックに統合されたFET装置とHBT装置とを含み、
前記FET装置が、
前記共通の基板上に形成された1つ又は複数のバッファ層と、
前記1つ又複数のバッファ層上に形成された遷移層と、
前記遷移層上にAlxGa1-xAs材料から形成される第1ドナー層であって、0 ≦ x ≦ 0.35であり、約10乃至50nmの厚さを備え、ドーパント濃度が約1.00 x 1018と5.00 x 1018
cm-3との間である、第1ドナー層と、
前記ドナー層上にAlxGa1-xAs材料から形成される第1スペーサ層であって、0 ≦ x ≦ 0.35であり、約1乃至5nmの厚さを備えた第1スペーサ層と、
InxGa1-xAs材料から形成されるチャンネルであって、x ≦ 0.23であり、約8乃至15nmの厚さを備えたチャンネルと、
AlxGa1-xAs材料から形成される第2スペーサ層であって、0 ≦ x ≦ 0.35であり、約1乃至5nmの厚さを備えた第2スペーサ層と、
AlxGa1-xAs材料から形成される第2ドナー層であって、0 ≦ x ≦ 0.35であり、約10乃至50nmの厚さを備え、ドーパント濃度が約1.00 x 1018と5.00 x 1018
cm-3との間である、第2ドナー層と、
AlxGa1-xAs材料から形成されるショットキー層であって、0 ≦ x ≦ 0.35であり、約10乃至100nmの厚さを備えたショットキー層と、
最大で約100nmの厚さを備えたGaAs材料から形成されるコンタクト層であって、ドーパント濃度が約1.00 x 1018乃至5.00 x 1018
cm-3であるコンタクト層とを含み、
前記HBT装置が、
約100乃至3000nmの厚さを備えたGaAs材料から形成される少なくとも1つのコレクタ層であって、ドーパント濃度が約5.00 x 1015乃至3.00 x 1018
cm-3である少なくとも1つのコレクタ層とを含み、
約10乃至1000nmの厚さを備えたベース層であって、ドーパント濃度が約 5.00 x 1018cm-3乃至約2.00 x 1020cm-3のであるベース層と、
約10乃至100nmの厚さを備えたInGaP材料から形成されるエミッタ層であって、ドーパント濃度が約1.00 x 1017
cm-3乃至1.00 x 1018 cm-3であるエミッタ層と、
10乃至500nmの厚さを備えた約60%のInGaAs 材料から形成されるコンタクト層であって、ドーパント濃度が約4.00 x 1018
cm-3であるコンタクト層とを含む、BiFET装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の引用
本願は、2007年2月7日付けで提出された米国仮特許出願第60/900,009号の利益及び優先権を主張し、その開示全体はここに引用して援用する。
【０００２】
本発明は、概して、装置製作に関し、詳細にはHBT/FET統合装置(「BiFET」)の構造及び該装置を製作する方法に関する。
【背景技術】
【０００３】
電界効果トランジスタ(FET)及びヘテロ接合バイポーラトランジスタ(HBT)は2つの一般的な系列のトランジスタである。FETトランジスタの系列には、構造が異なる様々なFET装置が含まれる。FET系列の装置としては、ヘテロ構造電界効果トランジスタ(HFET)、均一電界効果(原語:homogenous
field effect)トランジスタ（例えばMESFETやJFET）、及び酸化金属半導体電界効果トランジスタ(MOSFET)が含まれる。
【０００４】
HBT系列及びFET系列の装置には長所も短所もあり、そのためより適する特定の用途が存在する。例えば、HBT装置は優れた信頼性、線形性、及び高出力を備えている。これにより、HBTは、電力増幅器及び関連した用途に望ましいデバイス技術となっている。一方、pHEMT(HFETの一種)は、低雑音増幅器又はスイッチ及び他の関連した用途に適した装置となる動作特性を備えている。
【０００５】
従来は、FET装置とHBT装置とを単一基板上で組み合わせるには、複数の成長サイクルを共通の成長環境で用いてきた。しかし、得られたBiFETの性能は十分なものではなく、その理由はHBT装置からの高濃度ドープ物質の成長により不純物が後のFET装置の成長に導入されてしまい、これが再現精度及び制御を制限するためである。
【０００６】
異なる基板に別々に製作されたFET装置及びHBT装置の動作特性と同等の動作特性を備えたBiFETをもたらす製作方法に対する必要性が存在する。
【発明の概要】
【０００７】
本発明は、BiFET装置の製作に関連した上述の問題に対処するものである。本発明は、FET積層構造体とHBT積層構造体とを単一の共通基板上に形成するための製作方法を開示する。本明細書の教示に従ってFET積層構造体とHBT積層構造体とを2つの異なる製作環境で形成することにより、BiFET装置のFET部分の動作特性を損ねる不純物をFET部分に導入することなくBiFET装置を形成できる。2つ以上の別々の反応器を用いて共通基板を備えたFET装置とHBT装置の成長を分離することで、BiFET装置の各装置の動作特性は、異なる基板上に別々に形成されたFET装置とHBT装置の動作特性に匹敵するものとなる。
【０００８】
FET及びBHTの構造体を単一の基板上に組み合わせることができるため、コンパクトなサイズに統合可能な多様な構造体、動作特性、及び機能が提供され、これが全体的な回路フットプリントを減少させ、回路の動作特性を向上させる。各装置タイプの利点及び長所を活用するために、これにより、HBTとFETとを統合するトランジスタが開発されるに至った。BiFET装置の1つの応用例は送受信装置モジュール(T/Rモジュール)であり、FET装置やHBT装置の動作性能を低下させることなく、低雑音増幅器、電力増幅器、スイッチ、及び移相器が全て単一チップに統合可能となる。
【０００９】
従来の単一成長サイクルの共通成長環境による方法に比べ、本明細書で開示する方法には多くの利点がある。既述の利点以外にも、本発明の方法により、HBT装置が形成される前にFET装置の性能を別個に評価できるようになる。さらに、FET装置又はHBT装置に基づいた高性能回路は単一ウエハを用いて製作できる。又、FET及びHBT装置の設計及び製作は、性能を犠牲にすることなく別々に最適化できる。
【００１０】
その上、本発明の教示によるFETとHBTの統合は、従来の方法を用いることでは達成が困難であった多くの混合信号の用途を提供する。従来、異なる機能は別々のチップを用いて回路基板に実装されてきた。電力増幅器、スイッチ、バイアス制御装置、低雑音増幅器などの機能を単一のチップ上に統合することで、チップカウント及び実装コストの引き下げが可能である。
【００１１】
本発明の一実施形態によれば、BiFET装置を製作する方法が開示される。この方法は、まず基板を第1製作環境に導入する段階と、前記BiFET装置のFET部分を前記基板上に形成する段階とを含む。次に、前記基板が前記第1製作環境から取り出され、第2製作環境に導入される。次に、前記BiFET装置のHBT部分が前記第2製作環境内で前記基板上に形成される。一実施形態によれば、前記第1及び第2製作環境は、分子線エピタキシー又は金属・有機化学気相成長反応器でよい。前記第1及び第2製作環境は異なる種類とすることができる。
【００１２】
別の実施形態によれば、前記BiFET装置の前記FET部分は、前記BiFET装置の前記HBT部分の形成時に導入される不純物による汚染を実質的に被らない。前記FETは、HFET下位系統に属する例えばpHEMTとすることができる。加えて、前記FETが形成される基板はGaAs又はInP基板の何れかでよい。
【００１３】
別の実施形態によれば、前記BiFET装置の前記HBT部分の形成時に温度が低下され、前記FET装置の性能低下を防止する。一実施形態の温度は、HBT装置の形成時に用いられる通常の温度から30℃乃至100℃低下される。
【００１４】
別の実施形態によれば、レデュースド酸化物脱着過程(原語：reduced
oxide desorption process )が実施され、前記FETの形成と前記HBTの形成との間に前記基板の温度は約50乃至100℃低下され、前記FET装置の性能低下が減少する。
【００１５】
別の実施形態によれば、本明細書で教示される製作方法論に従って製作されるBiFET装置を開示する。
【００１６】
別の実施形態によれば、共通の基板上にモノリシックに統合されたFET装置とHBT装置とを含むBiFET装置を開示する。前記FET装置は、前記共通の基板上に形成される1つ又は複数のバッファ層と、前記1つ又複数のバッファ層上に形成される遷移層と、ドナー層と、第1スペーサ層と、チャンネルと、第2スペーサ層と、ドナー層と、ショットキー層と、コンタクト層とを含む。前記HBT装置は、少なくとも1つのコレクタ層と、ベース層と、エミッタ層と、コンタクト層とを含む。
【図面の簡単な説明】
【００１７】
本発明の上記及びその他の目的、特徴、及び利点は、次の詳細な説明及び添付の図面から明らかとなるはずである。また、図面の中の類似した参照記号は、これら複数図面を通して同一部材を示す。これら図面は、本明細書の原理を表すもので、縮尺は一定ではない。
【図１】本発明の教示に従って製作される例示的なBiFET装置の代表的な積層物を示す。
【図２】図2は、例示的なBiFET装置の断面図を示す。
【図３】本発明の教示に従ってBiFET装置を形成するために実行する段階を示すフローチャートである。
【図４】本発明の教示に従ってBiFET装置を製作するのに適した設備を示す。
【図５】本発明の教示に従って製作可能な例示的なBiFET装置の別の代表的な積層物ある。
【図６】図5に示したBiFET装置の実験データを示す。
【図７】本発明の教示に従って製作可能な別の例示的なBiFET装置の代表的な積層物である。
【図８】HBT装置構造体の形成の前と後における図7の積層物のホール移動度性能及びホールシート抵抗のデータを示す。
【図９】図7のBiFET装置におけるHBT部分のガンメルプロットを示す。
【図１０】図7のBiFET装置におけるFET部分の動作特性を示す。
【図１１】図7のBiFET装置におけるHBT部分とFET部分の動作特性を示す。
【発明を実施するための最良の形態】
【００１８】
本発明は、FET積層構造体とHBT積層構造体とを単一の共通基板上に形成し且つ統合するための製作方法を開示する。これらFET積層構造体とHBT積層構造体は、同一基板上で2つの異なる製作環境において形成される。この方法を用いれば、動作特性を損ねる不純物をFET部分に導入することなくBiFET装置を形成できる。2つ以上の別々の反応器を用いてFET装置とHBT装置の成長を分離することで、BiFET装置を形成する各装置の動作特性は、異なる基板上に独立して別々に形成されたFET装置とHBT装置の動作特性に匹敵する。
【００１９】
本明細書では、「FET」という用語は、ヘテロ構造電界効果トランジスタ(HFET)、均一電界効果トランジスタ（例えばMESFETやJFET）、及び酸化金属半導体電界効果トランジスタ(MOSFET)、高電子移動度トランジスタ(HEMT)、擬似格子整合HEMT
(pHEMT)等を指す。
【００２０】
本明細書では、「HBT」という用語は任意種類のヘテロ接合バイポーラトランジスタを指す。
【００２１】
本明細書では、「BiFET」という用語は、共通の基板上に形成されたFET及びHBTを指す。すなわち、BiFETはモノリシックに統合されたバイポーラHBT及びFETである。
【００２２】
本明細書では、「≦」という記号は「未満又は概ね等しい」を意味する。
【００２３】
図1は、第1製作環境(すなわち反応器)内で形成される例示的なFET120と、第2製作環境内でFET120と同一の基板上に形成されたHBT130との代表的な積層物100を示す。HBT130はFET120の上に或いはFET120に隣接して成長させてよい。
【００２４】
FET120は、半絶縁性物質製の基板層121と、バッファ層122と、スペーサ層123と、キャップ層124とを含むことができる。HBT130は、コレクタ層132と、ベース層133と、エミッタ層134と、コンタクト層135とを含むことができる。基板121はGaAs材料、InP材料、GaSb材料、InAs材料、GaP材料、GaN材料、サファイア材料、又はBiFET100を製作するのに適した他の任意材料でよい。
【００２５】
図2は、例示的なBiFET装置200の断面図を示す。BiFET装置200は、HBT装置220とFET装置260とを共通の基板上に統合している。例示的なBiFET装置200では、HBT装置220はFET260に隣接して成長させてある。又、本明細書に記載した方法を用いてHBT装置をFET装置の上に成長させることも可能である。
【００２６】
例示的なBiFET装置200は、基板210上にサブコレクタ層212とコレクタ層272とを含む。例示的なBiFET装置200は、コレクタ層214と、ベース216と、コレクタ電極218及び230と、エミッタ222と、コンタクト224と、コンタクト層226と、エミッタ電極228とを含む。例示的なFET装置260は、コレクタ層254と、ベース256と、チャンネル262と、エッチストップ層264と、端子266と、ソース端子268と、ゲート端子270とを含む。図2に示した装置はBiFETの一例である。当業者であればこれ以外の実施形態も可能であることは理解するはずである。
【００２７】
図3は、本発明の教示に従ってBiFETを形成するために実行するステップを示すフローチャートである。図3は図4に関連して説明するが、図4は、本明細書に開示された教示に従ったBiFETの製作に使用するのに適した代表的な製作環境を示す。ステップ300では、基板121が選択される。ステップ302では、基板121が第1製作環境400内のワークホルダ402に載置される。ステップ304では、FET120の層又は領域は第1製作環境400内で形成される。第1製作環境400は、分子線エピタキシー(MBE)環境又は金属・有機化学気相成長(MOCVD)環境、又はエピタキシャル成長に適した他の任意環境でよい。ステップ306では、FET120を第1製作環境400から取り出す。この時点で、複数の中間ステップを実行できる(例えば、FET120の洗浄、FET120の試験など)。一実施形態によれば、ステップ307が実行される。ステップ307はレデュースド酸化物脱着過程である。ステップ307における基板の温度は約50乃至100℃低下させ、これがFET装置の性能低下を減少させる。
【００２８】
ステップ308で、FET120は第2製作環境450内でワークホルダ452に載置される。ステップ310において、HBT130はFET120と同じ基板121上で成長させる。ステップ312で、完成したBiFET100は第2製作環境602から取り出される。
【００２９】
第1製作環境400と第2製作環境450はタイプが異なる。BiFET100のHBT130及びFET120は、2つの別々の環境において2つの別々の成長手法を用いて共通の基板121上にモノリシックに統合される。BiFET100は、そのFET120やHBT130の性能の劣化を引き起こすことなく本発明の教示に従って製作できる。
【００３０】
本発明に従って製作されたBiFET装置100は、FET装置200及びHBT装置130の何れか、又はそれら両方の動作特性を決定する任意所望の数の層及び形状、任意所望の数のドーパント、任意所望のドーピング濃度、任意所望の組成、任意所望の材料及びドーパントの種類、並びにそうした構造的要素の任意組合せを含むことができる。
【００３１】
図5は、本発明の教示に従って製作されるBiFET装置の一例を示す。BiFET装置500は、HBT装置532と統合されたFET装置530(pHEMT装置)を含む。GaAs基板501は約20nmの厚さを備え、FET装置530及びHBT装置532の共通の基板となる。
【００３２】
FET装置530は、超格子バッファ層502及び503、遷移層504、ドナー層505、スペーサ層506、チャンネル507、スペーサ層508、ドナー層509、ショットキー層510、エッチストップ層511、並びにコンタクト層512及び513を含む。HBT装置５３２は、コレクタ層516乃至519、ベース層520、エミッタ層521、並びにコンタクト層522及び523を含む。
【００３３】
超格子バッファ層502はGaAs材料から形成可能で、約1.5nmの厚さがある。超格子バッファ層503はAlxGa1-xAs材料から形成可能で(0
≦ x ≦ 0.5であり、一実施形態ではx=0.24)、約20nmの厚さがある。超格子バッファ層502及び503は数回、例えば10回繰り返して形成してよい。
【００３４】
遷移層504はAlxGa1-xAs材料から形成可能で(0 ≦ x ≦ 1であり、一実施形態ではx=0.24)、約10nm乃至1000nmの厚さがある。一実施形態では、遷移層の厚さは約20nmである。
【００３５】
ドナー層505はAlxGa1-xAs材料から形成されるn型層で(0 ≦ x ≦ 0.35であり、一実施形態ではx=0.24)、約10nm乃至50nmの厚さがある。一実施形態では、ドナー層の厚さは約20nmである。ドナー層505はSiでドーピングされており、その濃度は約1.00
x 1018乃至5.00 x 1018 cm-3の間である。一実施形態では、ドナー層は約2.00
x 1018 cm-3の濃度でドーピングされている。
【００３６】
スペーサ層506はAlxGa1-xAs材料から形成可能で(0 ≦ x ≦ 0.35であり、一実施形態では x=0.24)、約1乃至5nmの厚さがある。一実施形態では、スペーサ層の厚さは約2nmである。スペーサ層508はAlxGa1-xAs材料から形成可能で(0
≦ x ≦
0.35であり、一実施形態ではx=0.24)、約1乃至5nmの厚さがある。一実施形態では、スペーサ層の厚さは約2nmである。
【００３７】
チャンネル層507はInxGa1-xAs材料から形成可能で(x ≦ 0.23であり、一実施形態ではx=0.16)、約8乃至15nmの厚さがある。一実施形態では、チャンネル層の厚さは約12nmである。
【００３８】
ドナー層509はAlxGa1-xAs材料から形成可能なn型層で(0 ≦ x ≦ 0.35であり、一実施形態ではx=0.24)、約10nm乃至50nmの厚さがある。一実施形態では、ドナー層の厚さは約12nmである。ドナー層509はSiでドーピングされており、その濃度は約1.00
x 1018乃至5.00 x 1018cm-3の間である。一実施形態では、ドナー層のドーパント濃度は約2.00
x 1018cm-3である。
【００３９】
ショットキー層510はAlxGa1-xAs材料から形成可能で(0 ≦ x ≦ 0.35であり、一実施形態では x=0.24)、約10乃至100nmの厚さがある。一実施形態では、ショットキー層の厚さは約20nmである。
【００４０】
エッチストップ層511はAlAs材料から形成可能で、最大で約50 nmの厚さがある。一実施形態では、エッチストップ層の厚さは約20nmである。
【００４１】
コンタクト層512は最大で約100 nmの厚さを備えたn型層である。一実施形態では、コンタクト層の厚さは約20nmである。コンタクト層はSiでドーピングされており、そのドーパント濃度は約1.00
x 1017乃至5.00 x 1017 cm-3の間である。一実施形態では、コンタクト層は3.00
x 1017 cm-3の濃度でドーピングされている。コンタクト層513はGaAsから形成可能なn型層であり且つSiでドーピングされており、そのドーパント濃度は約1.00
x 1018乃至5.00 x 1018 cm-3の間である。一実施形態では、コンタクト層のドーパント濃度は約2.00
x 1018 cm-3である。コンタクト層は最大で約100 nmの厚さを備えている。一実施形態では、コンタクト層の厚さは約50nmである。
【００４２】
HBT装置532の形成は層514から開始する。コレクタ層542はコレクタ層516乃至518を含み、それぞれがGaAsから形成可能なn型Siドープ層である。層516、517、518のドーパント濃度は、約3.00
x 1018cm-3、約5.00 x 1016cm-3、約1.00 x
1016cm-3である。各層の厚さは、それぞれ約600nm、約400nm、及び約100nmである。サブコレクタ層516の厚さは最大1000nmとすることができ、ドーピングレベルは約1.00
x 1018cm-3乃至約5.00 x 1018cm-3の範囲が可能である。コレクタ層517及び518の厚さは最大3000nmとすることができ、ドーピングレベルは約5.00
x 1015 cm-3乃至約8.00 x 1017cm-3の範囲が可能である。
【００４３】
ベース層519はCでドーピングされ、その厚さは約100nmであり、濃度は約4.00 x 1019cm-3である。ベース層の厚さは約10nm乃至1000nmの範囲が可能で、ドーピングレベルは約
5.00 x 1018cm-3乃至約2.00 x 1020cm-3の範囲が可能である。
【００４４】
エミッタ層520はInGaP材料から形成可能なn型層であり、且つSiでドーピングされそのドーパント濃度は約3.00 x 1017cm-3である。エミッタ層の厚さは約10乃至100nmの範囲が可能で、ドーピングの範囲は約1.00
x 1017cm-3乃至約1.00 x 1018cm-3が可能である。
【００４５】
コンタクト層521は最大で約100nmの厚さを備え、約4.00 x 1018cm-3の濃度でドーピングされている。コンタクト層の厚さは約10nm乃至500nm範囲が可能である。コンタクト層522及び523は両方とも、約60％のInGaAs材料から形成可能なn型層である。コンタクト層522及び523の厚さはそれぞれ約50nmである。コンタクト層522及び523は、約1
x 1019cm-3未満の濃度のTeでドーピングされている。コンタクト層の厚さは最大約200nmとすることができ、最大80%のInGaAsの組成とし、ドーピングレベルは約
5.00 x 1018cm-3乃至約3.00 x 1019cm-3の範囲が可能である。コンタクト層521、522及び523はコンタクト層グループ544を形成する。
【００４６】
図6は、本発明の教示に従って製作されるBiFET装置の実験データを示す。4インチウエハにおけるHBT装置の特性の均一性は優れているといえる。このBiFETで達成される利得は、GaAs基板上に独立して(すなわちFETなしで)形成される同一又は類似の積層物のHBT装置に関して得られた結果とほとんど同一である。これは、ここに開示した方法に従って製作されたBiFET装置が、同一又は類似の積層物を備えた独立して成長させたHBT装置と同程度の性能を発揮したことを証明している。
【００４７】
図7は、多層コレクタHBT装置750とFET装置760とからなる例示的なBiFET装置700の別の代表的な積層物を示す。BiFET装置700は本発明の教示に従って形成された。図7のBiFET装置700の性能は図8乃至11に示した。図7に示したBiFET装置700を得るには、先ずFET装置760を第1製作環境内で形成し、次に、第2製作環境内で、HBT装置750をFET装置760と同一の基板上に形成した。
【００４８】
FET装置700は、基板702、バッファ704、遷移層706、ドナー層708、スペーサ710、チャンネル712、スペーサ714、ドナー層716、ショットキー層718、コンタクト層720、キャップ層722、エッチストップ層724、サブコレクタ726、コレクタ領域727、コレクタ領域728、ベース層730、エミッタ732、コンタクト層734、及びコンタクト層736を含む。
【００４９】
次の記載では代表的な実施形態を説明する。当業者であれば、本発明の教示に従って様々な厚さ及び様々な材料を利用できることは理解するはずである。
【００５０】
基板702はGaAs材料から形成されている。バッファ704は約200nmの厚さがあり、GaAs材料から形成されている。遷移層706は約20nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。ドナー層708は約6nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。ドナー層708はSiでドーピングされており、その濃度は約2
x 1018cm-3である。スペーサ710は約2nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。チャンネル712は約12nmの厚さがあり、In0.15Ga0.85As材料から形成されている。スペーサ714は約2nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。ドナー層716は約12nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。ドナー層716はSiでドーピングされており、その濃度は約2
x 1018cm-3である。ショットキー層718は約20nmの厚さがあり、Al0.24Ga0.76As材料から形成されている。コンタクト層720は約20nmの厚さがあり、GaAs材料から形成されている。コンタクト層720はSiでドーピングされており、その濃度は約3
x 1017cm-3である。キャップ層722は約50nmの厚さがあり、GaAs材料から形成されている。キャップ層722はSiでドーピングされており、その濃度は約4
x 1018cm-3である。エッチストップ層724は約20nmの厚さがあり、InGaP材料から形成されている。エッチストップ層724はドーピングされていない。サブコレクタ層726は約500nmの厚さがあり、GaAs材料から形成されている。サブコレクタ層726はSiでドーピングされており、その濃度は約4
x 1018cm-3である。
【００５１】
コレクタ領域727及び728は両方とも約400nmの厚さがあり、両方ともGaAs材料から形成されている。コレクタ領域727のドーパント濃度は約1 x 1016cm-3である。層728のドーパント濃度は約5
x 1015cm-3である。コレクタ領域727及び728は併せて多層コレクタ740を形成する。ベース730は約80nmの厚さがあり、GaAs材料から形成されている。エミッタ732は約50nmの厚さがあり、InGaP材料から形成されている。エミッタ732はSiでドーピングされており、その濃度は約3
x 1017cm-3である。コンタクト層734は約50nmの厚さがあり、GaAs材料から形成されている。コンタクト層734はSiで高濃度ドーピングされており、その濃度は約3
x 1019cm-3を上回る。コンタクト層736は約100nmの厚さがあり、InXGa1-xAs材料から形成されている。コンタクト層736はTeで高濃度ドーピングされており、その濃度は約1019cm-3を上回る。
【００５２】
図8はBiFET装置700のFET部分のホール移動度及びホールシート抵抗特性を示す。FET部分760の動作特性は、BiFET装置700のHBT部分750の形成の前及び後に約300K及び約77Kで測定された。このデータから分かるように、約300Kでは、BiFET装置700のHBT部分750の形成の後において、FET部分760のホール移動度とホールシート抵抗の観察可能な劣化は起こらなかった。同様に、BiFET装置700のFET部分760のホール移動度とホールシート抵抗の77Kにおける測定値も、観察可能な劣化を示さなかった。
【００５３】
本発明の一実施形態によれば、コレクタ及び／又はサブコレクタ形成時の基板温度は、HBTの形成時に約30℃乃至100℃(従来の成長温度に比較して)低下する。一実施形態によれば、レデュースド酸化物脱着過程が実施され、FETの形成とHBTの形成との間で基板の温度は約50乃至100℃程度低下し、FET装置の性能低下が減少した。従来は、HBTの成長サイクルにおける基板の温度は約600℃と700℃との間である。
【００５４】
図8に示したように、製作温度が下がっても、BiFET装置700のFET部分760のホール移動度とホールシート抵抗は低下しない。こうして得られる改善は、HBT装置と統合されていない独立型のFET装置に匹敵する。
【００５５】
図9は、BiFET装置700におけるHBT装置(L= 2 x 20 μm2)のガンメルプロットを示す。電流はy軸に示し、エミッタ電圧はx軸に示した。直流電流利得は120
(L = 2 x 20 um2)である。実際の試験測定値は、BiFET装置700の直流利得が、独立型InGaP HBT(すなわち、共通基板上でFETと統合されていないもの)の直流利得に匹敵することを証明している。このHBT装置のベース電流は、独立して成長させたHBT装置(すなわち、共通基板上でFETとモノリシックに統合されていないもの)のベース電流にほぼ等しい。共通基板上でFETとモノリシックに統合されたHBT装置のベース・エミッタ接合の再結合分析は、独立して成長させたHBT装置と同じ特性を示した。
【００５６】
図10はBiFET装置700のFET特性を示す。図10はFET装置760の出力特性を示す(Lg = 0.5 um)。Vgs値は0.1V刻みである。IdssはVgs =
0 Vである場合を示す。Vgsの範囲は+0.5 V(上)乃至-0.5 V(下)である。電流はy軸に示し、電圧はx軸に示した。相互コンダクタンスは約300
mS/mmであり、これは従来のFET(すなわちBiFETの一部として形成されていないFET)と直接的に比較可能である。これは、HBT750をFET760と同じ基板上に製作したことによりFETの性能が低下しなかったことを示している。FET760のRon抵抗は1.3オーム・mmであり、これは共通基板上にモノリシックに統合されたHBTがない元々のFETと同一であった。低いRon抵抗はスイッチング用途や低雑音性能に関して非常に望ましい。
【００５７】
図11はBiFET装置700におけるHBTとFETの性能をグラフで示したものである。FET及びHBTのFt及びFmaxは、別個に形成したもので共通基板上でモノリシックに成長させていないFET及びHBTで得られる結果と直接的に比較可能な測定値である。
【００５８】
図8乃至11のデータは、BiFET装置700の性能が個別のHBTとFET装置の性能に匹敵することを示している。従って、本明細書で教示された方法論を用いれば、本発明はBiFET装置の性能を最適化できる。
【００５９】
本発明をその具体的な実施形態に関連して説明してきたが、当業者であれば本発明の範囲から逸脱することなく様々な変更及び修正を行うことができる。例えば、本発明は、多数の公知処理技法の中から任意のものを用いて様々な半導体配合物を材料として任意数の層を備えるように製作できる。従って、本発明では記載した実施形態のそうした変更及び修正が添付した特許請求の範囲内に収まることが意図されている。
【図１】
2010518622.tif 000003
【図２】
2010518622.tif 000004
【図３】
2010518622.tif 000005
【図４】
2010518622.tif 000006
【図５】
2010518622.tif 000007
【図６】
2010518622.tif 000008
【図７】
2010518622.tif 000009
【図８】
2010518622.tif 000010
【図９】
2010518622.tif 000011
【図１０】
2010518622.tif 000012
【図１１】
2010518622.tif 000013
【国際調査報告】
2010518622.tif 000014
2010518622.tif 000015
2010518622.tif 000016
2010518622.tif 000017
2010518622.tif 000018