(57)【要約】複数のキャパシタを形成する方法は、キャパシタアレイ領域と回路領域の上で支持される絶縁性材料を含む。アレイ領域は、個々のキャパシタストレージノード位置の上で支持される絶縁性材料内に複数のキャパシタ電極開口を含む。介在領域はトレンチを含む。導電性材料は、複数のキャパシタ電極開口内で形成され、また、トレンチを完全にではなく満たすようにトレンチの側壁部分につき合わせて形成される。被覆材料は、回路領域の絶縁性材料とトレンチ内の導電性材料の高所の横方向の外部インターフェイスの上に形成される。アレイ領域内の絶縁性材料は、アレイ領域内の導電性材料の外部側壁部分を露出するとともにトレンチ内の導電性材料を露出する効果のある液体のエッチング液でエッチングされる。アレイ領域内の導電性材料は、複数のキャパシタへと組み込まれる。
2010537405.tif 000002
【特許請求の範囲】
【請求項１】
複数のキャパシタを形成する方法であって、
キャパシタアレイ領域、前記キャパシタアレイ領域以外の回路領域、および、前記キャパシタアレイ領域と前記回路領域との間の介在領域を含む基板、ならびに前記キャパシタアレイ領域および前記回路領域の上で支持される絶縁性材料を提供するステップであって、前記キャパシタアレイ領域は、個々のキャパシタストレージノード位置の上に支持される前記絶縁性材料内に複数のキャパシタ電極開口を含み、前記介在領域は、前記絶縁性材料内にトレンチを含む、ステップと、
前記複数のキャパシタ電極開口の内側を覆うために、かつ前記トレンチを完全にではなく満たすように前記トレンチの内側を覆うために、前記複数のキャパシタ電極開口と前記トレンチ内に導電性材料を形成するステップであって、前記回路領域の前記絶縁性材料と前記トレンチ内の前記導電性材料は、それらの間に、横方向の高所の外部インターフェイスを有する、ステップと、
前記インターフェイスの頂部と、前記トレンチ内の前記導電性材料の複数の内部側壁の上部を覆って横方向に被覆材料を形成するステップであって、前記被覆材料は、前記トレンチ内の前記導電性材料の前記複数の内部側壁の全体を横方向に被覆するわけではない、ステップと、
前記キャパシタアレイ領域内の前記導電性材料の複数の外部側壁部分を露出する効果のある液体のエッチング液で前記キャパシタアレイ領域内の前記絶縁性材料をエッチングするステップと、
複数のキャパシタへと前記キャパシタアレイ領域内の前記導電性材料を組み込むステップと、
を含む、
ことを特徴とする方法。
【請求項２】
前記導電性材料の前記複数の内部側壁の前記上部に沿った少なくとも二つの異なる横方向厚さを有するように、前記導電性材料の前記複数の内部側壁の前記上部を覆って非コンフォーマルに堆積されるように前記被覆材料を形成するステップを含む、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記絶縁性材料の高所の最外部の組成と同一の組成になるように前記被覆材料を形成するステップを含む、
ことを特徴とする請求項１に記載の方法。
【請求項４】
前記絶縁性材料の高所の最外部の組成とは異なる組成になるように、前記被覆材料を形成するステップを含む、
ことを特徴とする請求項１に記載の方法。
【請求項５】
前記被覆材料を絶縁性になるように形成するステップを含む。
ことを特徴とする請求項１に記載の方法。
【請求項６】
前記被覆材料を、シリコン窒化物もしくはドープされていない二酸化シリコンのうちの少なくとも一つを含むように形成するステップを含む、
ことを特徴とする請求項５に記載の方法。
【請求項７】
前記被覆材料を導電性になるように形成するステップを含む、
ことを特徴とする請求項１に記載の方法。
【請求項８】
前記被覆材料を、Ｗを含むように形成するステップを含む、
ことを特徴とする請求項７に記載の方法。
【請求項９】
前記被覆材料を半導電性になるように形成するステップを含む、
ことを特徴とする請求項１に記載の方法。
【請求項１０】
前記被覆材料を、ポリシリコンを含むように形成するステップを含む、
ことを特徴とする請求項９に記載の方法。
【請求項１１】
前記被覆材料を、透過性炭素もしくは結晶性炭素のうちの少なくとも一つを含むように形成するステップを含む、
ことを特徴とする請求項１に記載の方法。
【請求項１２】
前記トレンチはベースを含み、前記導電性材料は、前記トレンチベースの上にあり前記トレンチベースと接触する部分を有するように形成され、前記被覆材料は、前記導電性材料のうちの、前記トレンチベースの上にあり前記トレンチベースと接触する前記部分と接触しない、
ことを特徴とする請求項１に記載の方法。
【請求項１３】
前記被覆材料を、前記インターフェイスを覆って約５０オングストロームから約１０００オングストロームの厚さで形成するステップを含む、
ことを特徴とする請求項１に記載の方法。
【請求項１４】
前記被覆材料がそれを覆って形成される、前記複数の内部側壁の前記上部は、前記絶縁性材料内の前記トレンチの深度のうちの２０％以下である、
ことを特徴とする請求項１に記載の方法。
【請求項１５】
前記被覆材料がそれを覆って形成される、前記複数の内部側壁の前記上部は、前記絶縁性材料内の前記トレンチの深度のうちの１０％以下である、
ことを特徴とする請求項１に記載の方法。
【請求項１６】
前記絶縁性材料の前記エッチングの間の前記液体のエッチング液は、前記基板から前記被覆材料のうちの少なくともいくらかをもエッチングする、
ことを特徴とする請求項１に記載の方法。
【請求項１７】
前記液体のエッチング液は、前記絶縁性材料の前記エッチングの間、前記基板から前記被覆材料のうちの１０％未満をエッチングする、
ことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記液体のエッチング液は、前記絶縁性材料の前記エッチングの間、前記基板から前記被覆材料のうちの少なくとも大部分をエッチングする、
ことを特徴とする請求項１６に記載の方法。
【請求項１９】
前記液体のエッチング液は、前記基板から前記被覆材料のうちの全てをエッチングする、
ことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記被覆材料を形成するステップであって、前記被覆材料の少なくとも一部が、最低でも５５０℃の温度でＳｉ３Ｎ４を化学蒸着させることにより形成されるステップを含み、前記Ｓｉ３Ｎ４は、約１２０オングストローム〜約２００オングストロームの厚さに堆積される、
ことを特徴とする請求項１９に記載の方法。
【請求項２１】
前記被覆材料を形成するステップであって、前記被覆材料の少なくとも一部が、５００℃以下の温度でＳｉ３Ｎ４を化学蒸着させることにより形成されるステップを含み、前記Ｓｉ３Ｎ４は、約３００オングストローム〜約６００オングストロームの厚さに堆積される、
ことを特徴とする請求項１９に記載の方法。
【請求項２２】
前記基板から前記被覆材料のうちの全てがエッチングされるより前に、前記液体のエッチング液によってエッチングされる前記絶縁性材料のうちの全てが、前記基板からエッチングされる、
ことを特徴とする請求項１９に記載の方法。
【請求項２３】
前記液体のエッチング液によってエッチングされる前記絶縁性材料のうちの全てが前記基板からエッチングされるより前に、前記被覆材料のうちの全てが前記基板からエッチングされる、
ことを特徴とする請求項１９に記載の方法。
【請求項２４】
前記絶縁性材料は、リンおよびホウ素のうちの少なくとも一つを含む二酸化シリコンを含み、前記液体のエッチング液はＨＦを含む、
ことを特徴とする請求項１に記載の方法。
【請求項２５】
複数のキャパシタを形成する方法であって、
キャパシタアレイ領域、前記キャパシタアレイ領域以外の回路領域、および前記キャパシタアレイ領域と前記回路領域の間の介在領域を含む基板、ならびに前記キャパシタアレイ領域および前記回路領域の上で支持される絶縁性材料を提供するステップであって、前記キャパシタアレイ領域は、個々のキャパシタストレージノード位置の上に支持される前記絶縁性材料内に複数のキャパシタ電極開口を含み、前記介在領域は、前記絶縁性材料内にトレンチを含む、ステップと、
前記複数のキャパシタ電極開口の内側を覆うために、かつ前記トレンチを完全にではなく満たすように前記トレンチの内側を覆うために、前記複数のキャパシタ電極開口と前記トレンチ内に導電性材料を形成するステップであって、前記トレンチ内の前記導電性材料と前記回路領域内の前記絶縁性材料は、それらの間に、横方向の高所の外部インターフェイスを有する、ステップと、
前記インターフェイスの頂部に導電性被覆材料を形成するステップと、
前記キャパシタアレイ領域内の前記導電性材料の複数の外部側壁部分を露出するとともに前記基板から前記導電性被覆材料の全てを除去する効果のある液体のエッチング液で、前記キャパシタアレイ領域内の前記絶縁性材料と前記導電性被覆材料とをエッチングするステップと、
複数のキャパシタへと前記キャパシタアレイ領域内の前記導電性材料を組み込むステップと、
を含む、
ことを特徴とする方法。
【請求項２６】
前記導電性被覆材料は、前記トレンチ内の前記導電性材料の複数の内部側壁の上部を覆って横方向に形成される、
ことを特徴とする請求項２５に記載の方法。
【請求項２７】
前記導電性被覆材料は、前記トレンチ内の前記導電性材料の前記複数の内部側壁の全体を横方向に被覆するわけではない、
ことを特徴とする請求項２６に記載の方法。
【請求項２８】
前記導電性材料の前記複数の内部側壁の前記上部に沿った少なくとも二つの異なる横方向厚さを有するように、前記導線性材料の前記複数の内部側壁の前記上部を覆って非コンフォーマルに堆積されるように前記導電性被覆材料を形成するステップを含む、
ことを特徴とする請求項２７に記載の方法。
【請求項２９】
前記被覆材料を、Ｗを含むように形成するステップを含む、
ことを特徴とする請求項２５に記載の方法。
【請求項３０】
前記トレンチはベースを含み、前記導電性材料は、前記トレンチベースの上にあり前記トレンチベースと接触する部分を有するように形成され、前記導電性被覆材料は、前記導電性材料のうちの、前記トレンチベースの上にあり前記トレンチベースと接触する前記部分と接触しない、
ことを特徴とする請求項２５に記載の方法。
【請求項３１】
前記基板から前記導電性被覆材料のうちの全てがエッチングされるより前に、前記液体のエッチング液によってエッチングされる前記絶縁性材料のうちの全てが、前記基板からエッチングされる、
ことを特徴とする請求項２５に記載の方法。
【請求項３２】
前記液体のエッチング液によってエッチングされる前記絶縁性材料のうちの全てが前記基板からエッチングされるより前に、前記導電性被覆材料のうちの全てが前記基板からエッチングされる、
ことを特徴とする請求項２５に記載の方法。
【請求項３３】
複数のキャパシタを形成する方法であって、
キャパシタアレイ領域、前記キャパシタアレイ領域以外の周辺回路領域、および前記キャパシタアレイ領域と前記周辺回路領域の間の介在領域を含む基板と、前記キャパシタアレイ領域および前記周辺回路領域の上で支持されたドープされた二酸化シリコン材料と、前記キャパシタアレイ領域および前記周辺回路領域内の前記ドープされた二酸化シリコン材料を覆って支持される、ドープされた二酸化シリコン以外の絶縁体層とを提供するステップであって、前記キャパシタアレイ領域は、個々のキャパシタストレージノード位置の上で支持される前記絶縁体層と前記ドープされた二酸化シリコン材料内に複数のキャパシタ電極開口を含み、前記介在領域は、前記キャパシタアレイ領域を完全に包囲する前記絶縁体層と前記ドープされた二酸化シリコン材料内にトレンチを含む、ステップと、
前記複数のキャパシタ電極開口を完全にではなく満たすように前記複数のキャパシタ電極開口の内側を覆うために、かつ前記トレンチを完全にではなく満たすように前記トレンチの内側を覆うために、前記複数のキャパシタ電極開口と前記トレンチ内に導電性材料を形成するステップであって、前記回路領域の前記絶縁体層と前記トレンチ内の前記導電性材料は、それらの間に、横方向の高所の外部インターフェイスを有する、ステップと、
前記インターフェイスの頂部の前記絶縁体層を覆って、かつ、前記トレンチ内の前記導電性材料の複数の内部側壁の上部を横方向に覆って被覆材料を形成するステップであって、前記被覆材料は、前記トレンチ内の前記導電性材料の前記複数の内部側壁の全体を横方向に被覆するわけではない、ステップと、
前記周辺回路領域内の前記ドープされた二酸化シリコン材料の高所の複数の最外部表面を、前記被覆材料と前記絶縁体層で完全に被覆されたままにする一方で、前記キャパシタアレイ領域内の前記ドープされた二酸化シリコン材料を露出する効果のある複数のエッチング開口を、前記キャパシタアレイ領域内の前記被覆材料と前記絶縁体層とを通って形成するステップと、
前記キャパシタアレイ領域内の前記導電性材料の複数の外部側壁部分を露出する効果のある液体のエッチング液で、前記複数のエッチング開口を介して、前記キャパシタアレイ領域内の前記ドープされた二酸化シリコン材料をエッチングするステップと、
複数のキャパシタへと前記キャパシタアレイ領域内の前記導電性材料を組み込むステップと、
を含む、
ことを特徴とする方法。
【請求項３４】
前記液体のエッチング液は、前記絶縁体層の前記エッチングの間、前記基板から前記被覆材料のうちの少なくともいくらかをもエッチングする、
ことを特徴とする請求項３３に記載の方法。
【請求項３５】
前記導線性材料の前記複数の内部側壁の前記上部に沿った少なくとも二つの異なる横方向厚さを有するように、前記導線性材料の前記複数の内部側壁の前記上部を覆って非コンフォーマルに堆積されるように前記被覆材料を形成するステップを含む、
ことを特徴とする請求項３３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のキャパシタを形成する方法に関する。
【背景技術】
【０００２】
キャパシタは、例えばＤＲＡＭ回路での集積回路作製において、一般に使用されるコンポーネントのうちの一種である。キャパシタは、非導電性誘電領域によって分離される、二つの導電性電極から成る。集積回路密度が増加するにつれて、典型的にはキャパシタ面積が縮小するが、それにもかかわらず、十分な高記憶容量を維持するための試みが絶えず存在する。集積回路の密度における増加は、典型的には、垂直寸法と比較して、キャパシタの水平寸法において大幅な縮小をもたらす。多くの場合、キャパシタの垂直寸法は増加している。
【０００３】
キャパシタを作製する一方法は、キャパシタストレージノード電極がその中に形成される絶縁性材料を最初に形成することである。例えば、個々のキャパシタのためのキャパシタ電極開口のアレイは、このような絶縁性キャパシタ電極形成材料内に作製することができ、絶縁性電極形成材料の一例は、リンおよびホウ素のうちの一つ、もしくはその両方でドープされた二酸化シリコンである。キャパシタ電極開口は、エッチングによって形成されうる。絶縁性材料内、特に開口が深い部分のキャパシタ電極開口をエッチングすることは困難でありうる。
【０００４】
さらに、それとは関係なく、個々のキャパシタ電極が開口内に形成された後に、キャパシタ電極形成材料の全てでなければ大部分をエッチング除去することが多くの場合望ましい。それにより、電極の外側の側壁表面の面積を増加させ、それによって、キャパシタの容量の増加がもたらされる。しかしながら、深い開口内に形成されるキャパシタ電極はそれに対応してしばしば、幅が広いというよりも非常に高くなる。このことは、外部の側壁表面を露出するためのエッチングの間、基板の移動の間、および／または、キャパシタ誘電性層もしくは外部キャパシタ電極層の堆積の間、キャパシタ電極の転倒につながりかねない。我々の U.S. Patent No. 6,667,502は、このような転倒を緩和することを意図する留め具、もしくは支持構造の提供を教示している。複数のキャパシタの形成に関連する他の態様は、そのうちのいくつかは留め具構造を含むが、以下にも開示されている。
U.S. Published Application No. 2005/0051822
U.S. Published Application No. 2005/0054159
U.S. Published Application No. 2005/0158949
U.S. Published Application No. 2005/0287780
U.S. Published Application No. 2006/0014344 
U.S. Published Application No. 2006/0051918
U.S. Published Application No. 2006/0046420
U.S. Published Application No. 2006/0121672
U.S. Published Application No. 2006/0211211
U.S. Published Application No. 2006/0263968
U.S. Published Application No. 2006/0261440
U.S. Published Application No. 2007/0032014 
U.S. Published Application No. 2006/0063344
U.S. Published Application No. 2006/0063345
【０００５】
メモリ回路におけるキャパシタの作製は、キャパシタアレイ領域内にキャパシタのアレイを形成しうる。制御回路もしくは他の回路領域は、しばしば、キャパシタアレイ領域からは外され、基板はキャパシタアレイ領域と制御回路もしくは他の回路領域との間に介在領域を含む。幾つかの例においては、トレンチがキャパシタアレイ領域と他の回路領域との間の介在領域内に形成される。このようなトレンチは、キャパシタアレイ領域内の開口（この中で、分離されたキャパシタ電極が支持されることとなる）の作製に見合うように形成されうる。
【０００６】
絶縁性電極形成材料の外部側壁表面を露出するために、その中でキャパシタ電極が支持される絶縁性電極形成材料のエッチングを行う際、他の回路領域内の絶縁性材料はエッチングされないことがしばしば望ましい。従来技術の一方法は、周辺回路領域をマスクすることによってそれを禁止する。特に、シリコン窒化物層が、キャパシタ電極がその中に形成されるほぼ絶縁性の材料の上に形成されうる。電極開口内のキャパシタ電極を形成するために堆積された導電性材料は、さらに堆積し、キャパシタアレイ領域と周辺回路領域との間のトレンチの内側を覆う。導電性材料の一例は窒化チタンである。窒化チタンは少なくともシリコン窒化物層まで研磨され、それによって、アレイ領域内の個々のキャパシタ電極開口内およびトレンチ内に、分離されたコンテナ形状の構造を形成する。したがって、トレンチの側壁と底部は窒化チタンで被覆もしくはマスクされ、周辺回路もしくは他の回路領域の上部もしくは高所にある最外部表面は、シリコン窒化物で被覆される。
【０００７】
エッチングアクセス開口が、その後、キャパシタアレイ領域内のシリコン窒化物内に間隔をあけて形成され、絶縁性キャパシタ電極形成材料を下方に露出させる。周辺回路領域の高所にある最外部表面は、典型的にはシリコン窒化物層で全体的にマスクされたままである。絶縁性キャパシタ電極形成材料が、リンおよび／もしくはホウ素でドープされた二酸化シリコンを含むとき、窒化チタンおよびシリコン窒化物を特に選択的にエッチングするために使用される水性エッチング化学成分の一例は、ＨＦ水溶液である。これによって、個々のキャパシタ電極の外部側壁を露出し、その一方で、周辺の絶縁性材料が、上を覆うシリコン窒化物層によりこのようなエッチングからマスクされたままであり、かつ周辺トレンチ内の窒化チタンからマスクされたままであることが望ましい。
【０００８】
そこからキャパシタ電極が形成され、かつ周辺トレンチの側壁をマスクする窒化チタンは、この窒化チタンを通って横方向に伸長する亀裂もしくはピンホールを生成するように堆積されうる。このことは、キャパシタ電極の内部と外部の両方の横方向の側壁から絶縁性材料が除去されることが望まれるので、キャパシタアレイ領域内において特に問題ではない。この目的は、アレイ領域内のあらゆる亀裂もしくはピンホールを通るエッチング液の通過によって無効とされない。しかしながら、周辺回路絶縁材料の横方向の側壁を保護する窒化チタン層内の亀裂もしくはピンホールは、問題となりうる。特に、それらを通って浸透するエッチャントは、周辺回路絶縁材料内に、横方向にエッチング間隙もしくはポケットを形成させうる。これらのことは、導電性垂直接点が周辺回路領域中に形成される場合に、この領域内に致命的な接点と接点の短絡を後に生成しうる。
【０００９】
現存するこのような問題点の解決法の一つは、キャパシタ電極の内部を覆うように、かつ、周辺回路領域の絶縁性材料を横方向に被覆する窒化チタン層に対して、非常に薄いポリシリコン層を堆積することである。ポリシリコンは、ＨＦによるエッチングに対して高い抵抗性がある。したがって、あらゆるピンホールを隠蔽し、それによって、ＨＦもしくは他のエッチャントがそこを通って浸透することを防ぎ、周辺回路領域絶縁材料の望ましくないエッチングを防ぐ。
【００１０】
その後、ポリシリコンは、通常、所望のものではなくなるので、除去される。したがって、絶縁性材料をエッチバックして、キャパシタ電極の外部側壁を露出した後、専用のウェットエッチングが実施され、ドープされていない二酸化シリコン、窒化チタンおよびシリコン窒化物と比較して、ポリシリコンを高い選択性で除去する。これより以前に、別の専用ウェットエッチングを実施して、ポリシリコンの上に形成される望ましくない生成された自然酸化物を除去する。
【００１１】
ピンホールもしくは亀裂がキャパシタ電極材料内に形成されるか否かにかかわらず、キャパシタ電極材料は、しばしば、絶縁性電極形成材料の上で支持されるシリコン窒化物もしくは他の材料に接触して支持される。これによって、そこを通ってエッチング液が浸透しうるインターフェイスもしくは継ぎ目が生成され、これは、絶縁性電極形成材料の望ましくないエッチングを周辺領域で引き起こしうる。
【図面の簡単な説明】
【００１２】
本発明の実施形態の例は、添付の図面に関連して、以下に説明される。
【図１】本発明の一態様に係る、制作中の基板フラグメントの断面図である。
【図２】図１の基板の一部のより大きな縮尺の俯瞰図である。
【図３】図１によって示されたステップに続くプロセッシングステップにおける図１の基板の図であり、図４の直線３−３切ったものである。
【図４】図３の基板フラグメントの俯瞰図である。
【図５】図３によって示されたステップに続くプロセッシングステップにおける図３の基板の図である。
【図６】図５によって示されたステップに続くプロセッシングステップにおける図５の基板の図である。
【図６Ａ】図６の一部の拡大である。
【図７】図６によって示されたステップに続くプロセッシングステップにおける図６の基板の図である。
【図８】図７によって示されたステップに続くプロセッシングステップにおける図７の基板の図であり、図９の直線８−８で切ったものである。
【図９】図８の基板フラグメントの俯瞰図である。
【図１０】図８によって示されたステップに続くプロセッシングステップにおける図８の基板の図である。
【図１１】図１０によって示されたステップの代わりとなる、図８の基板のプロセッシングの図である。
【図１２】図１０によって示されたステップに続くプロセッシングステップにおける図１０の基板の図である。
【図１３】ＤＲＡＭ回路の表現図である。
【発明を実施するための形態】
【００１３】
複数のキャパシタを形成する方法の例は、図１−図１３に関連して説明される。はじめに、図１と図２に関連して、基板、例えば半導体基板は一般的に参照番号１０で示される。本明細書の文脈においては、“半導体基板”もしくは“半導電性基板”という用語は、半導電性材料を含むあらゆる構造を意味すると定義される。半導電性材料は、（単体であるもの、もしくは他の材料を自体の上に有するアセンブリ内のもののいずれかの）半導電性ウェーハ、（単体であるもの、もしくは他の材料を含むアセンブリ内のもののいずれかの）半導電性材料層などのバルク半導電性材料を含むがそのいずれにも限定はされない。“基板”という用語は、上述された半導電性基板を含むがそのいずれにも限定されない、あらゆる支持構造を称する。したがって、例示の目的のみのために、図１は、（図示されない）バルク半導体材料、例えば、バルク単結晶を含みうる、および／もしくは、半導体オンインシュレータ層を含みうる。
【００１４】
基板１０は、キャパシタアレイ領域２５、キャパシタアレイ領域２５以外の回路領域７５、キャパシタアレイ領域２５と回路領域７５との間の介在領域５０を含むものと考えられうる。示される実施形態の例においては、介在領域５０は、キャパシタアレイ領域２５を完全に包囲し、取り囲み（図２）、回路領域７５は、キャパシタアレイ領域２５に対する周辺回路領域を含む。別の構造ももちろん考えられ、例えば、介在領域５０と、回路領域７５の両方ともキャパシタアレイ領域２５を完全には包囲しない場合、または一部分も包囲しない場合もある。
【００１５】
図１は、導電性ストレージノード支柱１４を有する絶縁性材料１２を示す（導電性ストレージノード支柱１４は絶縁性材料１２を通って形成される）。材料１２および材料１４は、適切な何らかの下部材料（例えばバルク単結晶、および／もしくは下部回路）の上に作製されうる。絶縁性材料１２の例は、ドープされた二酸化シリコンもしくはドープされていない二酸化シリコン（例えば、テトラエチルオルトシリケート（ＴＥＯＳ）および／もしくはボロホスホシリケートガラス（ＢＰＳＧ）および／もしくはシリコン窒化物の分解によって堆積された二酸化シリコン）を含む。または、例示的な目的のためにのみ、材料１２は、例えば（図示されていない）トランジスタゲートライン周囲に形成された、異方性エッチングされた絶縁性側壁スペーサを含みうる。材料１４の例は、導電性があるようにドープされたポリシリコンである。導電性材料１４は、複数のキャパシタストレージノード位置１５、１６、１７および１８を基板１０上に含む、もしくは画定するものと考えられうる。ストレージノード位置１５、１６、１７および１８は、例示的なものにすぎないが、とにかく、プロセスのこの時点においては導電性を有していてもよく、もしくは後に導電性を与えられてもよい。
【００１６】
層２２の例は、材料１２およびキャパシタストレージノード位置１５、１６、１７および１８の上に形成される。層２２の例は、一例としての厚さ約１００オングストロームから約２０００オングストロームへと堆積された、シリコン窒化物および／もしくはドープされていない二酸化シリコンを含む。層２２は、エッチストップもしくは他の機能を提供するために含まれうる。
【００１７】
何らかの絶縁性材料２４が、キャパシタアレイ領域２５および回路領域７５の上に支持され、示された実施形態では、介在領域５０の上でも支持される。こうした絶縁性材料２４は、均質でありうるか、または複数の異なる構成および／もしくは層を含みうる。材料の例は、リンおよびホウ素のうちの少なくとも一つを含むドープされた二酸化シリコン（例えばＢＰＳＧ、ホウケイ酸ガラス（ＢＳＧ）および／もしくはリン酸シリケートガラス（ＰＳＧ））である。材料２４の例の厚さの範囲は、５０００オングストロームから１０ミクロンであり、具体的な例としては２ミクロンがある。より薄い厚さ、およびより厚い厚さも、もちろん予測される。
【００１８】
一実施形態においては、マスキング層２６（一実施形態においては、ドープされた二酸化シリコン以外の絶縁体層）が、絶縁性材料２４の上に支持される。幾つかの実施形態においては、こうしたマスキング層２６はシリコン窒化物を含むか、基本的にシリコン窒化物で構成されるか、またはシリコン窒化物から成る。厚さの例の範囲は、２００オングストロームから５０００オングストロームである。層２６の一部、もしくは層２６の全ては、除去されうるか、または、層２６の一部、もしくは層２６全ては、作製される複数のキャパシタが組み込まれた完成した回路構造の一部として基板の上に残されうる。シリコン窒化物以外の材料も使用されてもよく、本発明の全ての実施形態がマスキング層２６を必ずしも必要とするわけではない。
【００１９】
図３および図４に関連して、複数のキャパシタ電極開口２８が、個々のキャパシタストレージノード位置１５、１６、１７および１８の上の絶縁体層２６、絶縁性材料２４、および、層２２内に形成される。さらには、トレンチ３０が、材料２６、２４および２２内の介在領域５０内に形成される。一実施形態の例においては、トレンチ３０は、キャパシタ領域２５を完全に包囲する。キャパシタ電極開口２８およびトレンチ３０を形成するための技術の一例は、図３および図４の構造例を生成するための、フォトリソグラフィックパターニングおよび選択的異方性ドライエッチングを含む。トレンチ開口３０の最小幅の一例は、約２００オングストロームから約５０００オングストロームであり、一方、キャパシタ電極開口２８の最小幅の一例は、約２００オングストロームから約５０００オングストロームである。トレンチ３０は、側壁部分３１および３３を含むと考えられ、キャパシタ電極開口２８は、側壁部分２７を有すると考えられうる。
【００２０】
図５に関連して、導電性材料３２が、キャパシタ電極開口２８内、およびトレンチ３０内に形成され、キャパシタ電極開口２８およびトレンチ３０の内側を覆い、完全ではないもののトレンチ３０を満たす。示された実施形態の例においては、導電性材料３２は、キャパシタ電極開口２８もまた完全ではないが満たし、キャパシタ電極開口２８の側壁部分２７の内側を覆う。導電性材料３２は、キャパシタアレイ領域２５内のキャパシタ電極開口２８内に内部側壁４０と外部側壁４１とを有し、トレンチ３０内に内部側壁３８と外部側壁３９とを有すると考えられうる。導電性材料３２の一例は、例示的には約２０オングストロームから約１０００オングストロームの厚さに堆積された窒化チタンを含み、別の例では、約２００オングストロームから約３００オングストロームまでの厚さを有する。または、導電性材料３２は、キャパシタ電極開口２８を満たしうる。単なる例示的な目的にすぎないが、導電性材料３２がＴｉＮを含む場合、このような材料を堆積する一法は、熱的な化学蒸着によるものである。この熱的な化学蒸着においては、例えば、基板温度が約４５０℃から約６８０℃、チャンバー圧力が約０．５Ｔｏｒｒから約１．５Ｔｏｒｒであり、ＴｉＣｌ４とＮＨ３を含む前駆物質を使用する。とにかく、開口、亀裂、および／もしくは（図示されていない）ピンホールが、導電性材料３２の厚さのうちのいくらか、もしくはその全てを通って形成されることもあり、形成されないこともある。
【００２１】
図６および図６Ａに関連して、導電性層３２は、少なくとも絶縁体層２６の外部表面まで平滑化され、それによって、キャパシタ電極開口２８内に分離された／個別のキャパシタ電極を形成し、トレンチ３０内に分離構造を形成する。議論を継続する目的のために、トレンチ３０内の導電性材料３２および絶縁性材料２４（示された実施形態においては、その上に層２６をも含むが）は、それらの間に高所の外部インターフェイス３７を含むものと考えられうる。
【００２２】
図７に関連して、被覆材料３６が、絶縁体層２６およびの上部インターフェイス３７を覆って、かつ、トレンチ３０内の導電性材料３２の内部側壁３８の上部を横方向に覆って形成される。示された実施形態の例においては、被覆材料３６は、キャパシタアレイ領域２５内のキャパシタ電極開口２８内の内部側壁４０の上部を横方向に覆っても形成される。一実施形態においては、内部側壁３８のうち、被覆材料３６により覆われ形成される上部は、絶縁性材料２４内のおよび／もしくは層２２および層２６が存在し絶縁性である場合の材料２４／２６／２２内のトレンチ３０の深度のわずか２０％にすぎず、別の実施形態においては、わずか１０％にすぎない。層３６の厚さ範囲の一例は、インターフェイス３７の上に約５０オングストロームから約１００オングストロームである。さらに、示された実施形態においては、被覆材料３６は、トレンチ３０内の導電性材料３２の内部側壁３８の全体を横方向に被覆せず、一実施形態においては、被覆材料３６は、導電性材料３２の内部側壁３８の上部に沿って少なくとも二つの異なる横方向の厚さがあるように、導電性材料３２の内部側壁３８の上部を覆って非コンフォーマル堆積される。とにかく、一実施形態においては、被覆材料３６は、トレンチ３０内の導電性材料３２のベース部分上に形成されてもよいし、されなくてもよい。例えば、トレンチ３０は、トレンチベース４７を含むものと考えられ、導電性材料３２は、トレンチベース４７の上にあるとともにトレンチベース４７に接触する部分４９を有するように形成されると考えられうる。示された実施形態の例においては、被覆材料３６は、トレンチベース４７の上にあるとともにそれに接触する、導電性材料３２の部分４９と接触しない。さらに別の実施形態においては、被覆材料３６のうちのいくらかは、部分４９と接触して形成されうる（図示されていない）。
【００２３】
被覆材料３６は、絶縁性材料２２／２４／２６の高所にある最外部の組成と同一の組成（すなわち、示された実施形態においては、材料２６と同一の組成）になるように形成されうるか、または、絶縁性材料の高所にある最外部の組成とは異なる組成になるように形成されうる。さらには、被覆材料３６は、絶縁性、導電性、および／もしくは半導電性のうちのいずれか、またはその組み合わせになるように形成されうる。絶縁性材料の例は、シリコン窒化物とドープされていない二酸化シリコンのうちの少なくとも一つを含む。導電性被覆材料の一例は、（例えば、元素、化合物および／もしくは合金の形状のうちのいずれかで）Ｗを含む。半導電性材料の一例はポリシリコンである。さらに、それに関係なく、被覆材料３６は、透過性炭素もしくは非結晶性炭素のうちの少なくとも一つを含みうる。とにかく、被覆材料３６は、複数の層および／もしくは複数の材料を含んで堆積されることがあるのだが、この堆積は、例示的な目的にすぎないが、何らかの適切なＣＶＤおよび／もしくはＡＬＤプロセスによるものであり、これらは、既存もしくは開発中のいずれかである。
【００２４】
図８および図９に関連して、エッチング開口４５が、被覆材料３６および絶縁体層２６を通して、キャパシタアレイ領域２５内に形成され、これは、キャパシタアレイ領域２５内の絶縁性材料２４を露出する効果があり、その一方で、回路領域７５内の絶縁性材料２４の高所にある最外部表面は、絶縁体層２６と被覆材料３６で完全に被覆された状態に残される。エッチング開口４５は、エッチング液がその後、キャパシタアレイ領域２５内の材料２４に到達し、これをエッチングするためのアクセスを提供する。
【００２５】
図１０に関連して、キャパシタアレイ領域２５内の絶縁性材料２４は、キャパシタアレイ領域２５内の導電性材料３２の外部側壁４１の外部側壁部分を露出する効果のある液体のエッチング液でエッチングされる。絶縁性材料２４のエッチングの間の液体のエッチング液は、被覆材料３６のうちの少なくともいくらかをさらに基板１０からエッチングしてもよいし、しなくてもよい。絶縁性材料のエッチングの間の液体のエッチング液が、被覆材料のうちの少なくともいくらかをさらに基板からエッチングする場合、（例示的な目的のためにすぎないが）被覆材料のうちの１０％に満たない部分を基板からエッチングするか、被覆材料のうちの少なくとも大部分を基板からエッチングするか、または、被覆材料のうちの全てを基板からエッチングことができる。図１０は、液体のエッチング液が、基板１０から（図示されていない）被覆材料３６の全てをエッチングした一実施形態を示す。図１１は、絶縁性材料のエッチングの間に液体のエッチング液が、被覆材料３６のうちの（全てではなく）いくらかを基板から顕著にエッチングした一代替実施形態の基板１０ａを示す。第一に説明された実施形態と類似する参照番号が、添え字“ａ”で示される違いはあるが、必要に応じて使用されている。したがって、インターフェイス被覆材料３６のうちのいくらかは、プロセスのこの時点において、および／もしくは、完成した結果として得られる回路構造において、基板の上に残っていてもよいし、残っていなくてもよい。
【００２６】
基板から被覆材料のうちの全てがエッチングされる場合、一実施形態においては、液体のエッチング液によってエッチングされる絶縁性材料の全てが基板からエッチングされる前に、被覆材料のうちの全てが完全にエッチングされてもよい。別の実施形態においては、液体のエッチング液によってエッチングされる絶縁性材料の全てが基板からエッチングされた後に、インターフェイス被覆材料のうちの全てが基板からエッチングされてもよい。被覆材料のうちの全てが液体のエッチング液によって基板からエッチングされる場合、被覆材料のエッチングが生じる前に、液体のエッチング液によってエッチングされるべき絶縁性材料のうちの全てが基板から完全にエッチングされることがより望ましい。これにより、例えば、インターフェイス３７をいくらかの材料３６で被覆するように維持して、インターフェイス３７を通ってエッチング液が浸透する危険性を防ぎ、こうして、例えば、回路領域７５内の材料２４がこの領域からエッチングされることを最小限化するか、または排除することを意図する。
【００２７】
液体のエッチング液の一例は水性であるが、それに関係なく、例えばＨＦを含む。溶液の一例は、水とＨＦを体積で５：１から２０：１の割合で含み、前記ＨＦは、水中で４２重量パーセントのＨＦ溶液である。エッチング温度の一例は、室内環境（ｒｏｏｍ  ａｍｂｉｅｎｔ）であり、エッチング圧の一例もまた、室内環境である。しかしながら、室内環境より低い温度および圧力、ならびにそれより高い温度および圧力もまた、意図される。ＨＦを含有する溶液のさらなる例は、ＨＮＯ３、酸性酸（ａｃｉｄｉｃ  ａｃｉｄ）、ＮＨ４Ｆ、プロピオン酸のうちのいずれか、もしくはその組み合わせを含みうる。ＨＦを含有するもの以外の液体のエッチング液もまた、意図される。
【００２８】
例示的な目的でのみだが、上述のような体積で１０：１の割合の水とＨＦの溶液を、約５０００オングストローム／分から１５０００オングストローム／分の速度で、ＰＳＧをエッチングするために使用することができ、一方、本質的にシリコン窒化物からなる被覆層の一例を、２０オングストローム／分から８０オングストローム／分の速度でエッチングすることができる。したがって、キャパシタ電極の外部表面を露出するためのエッチバックの間に、被覆層３６の所望の量が除去されるように、また、ある程度のオーバーエッチを伴うような一実施形態においては、インターフェイス３７に沿ってエッチング液が浸透することによって、回路領域７５の上に支持される絶縁性材料２４のエッチングに害を与えることなく、全ての被覆材料３６が除去されるように、被覆層３６の材料および厚さは、エッチング条件およびエッチング回数の選択と修正に関連して選択、最適化されうる。さらに考慮すると、被覆材料３６が、化学蒸着によって堆積されたＳｉ３Ｎ４を含む場合には、こうした材料が堆積される温度は、結果として生じる層の密度に影響を与えることがあり、それによって、結果として、例えばＨＦ溶液内のエッチング速度に影響を与える。一実施形態（例えば、キャパシタアレイ領域２５内の材料２４の例示的な除去の前もしくは後に、被覆材料３６の全てを除去することが望まれうる場合）は、最低でも５５０℃の温度で、約１２０〜約２００オングストロームの厚さにＳｉ３Ｎ４を化学蒸着することを含む。別の実施形態においては、被覆材料３６は、５００℃以下の温度で、約３００〜約６００オングストロームの厚さにＳｉ３Ｎ４を化学蒸着することによって少なくとも一部分が形成される。
【００２９】
複数のキャパシタを形成する方法の一実施形態は、インターフェイス３７の頂部に導電性被覆材料を形成するステップを意図する。この実施形態は、インターフェイス３７が、トレンチ３０内の導電性材料３２の側壁の上部を覆って横方向に形成されるか否かに依存せず、もしそのように形成されている場合、導電性被覆材料が導電性材料３２の内部側壁３８の全体を横方向に被覆しないかに関わるものでない。このことに関係なく、このような実施形態においては、キャパシタアレイ領域内絶縁性材料および導電性被覆材料は、キャパシタアレイ領域内の導電性材料の外部側壁部分を露出する効果のある液体のエッチング液でエッチングされて、基板から導電性被覆材料の全てを除去する。例示的な材料、方法および構造は、例えば上述さたような他のものもある。
【００３０】
キャパシタアレイ領域２５内の導電性材料３２は、複数のキャパシタに組み込まれる。例えば、図１２は、キャパシタ誘電性層６０の堆積を示す。例示的な目的でのみ、材料の一例は、二酸化シリコン、シリコン窒化物、二酸化シリコン合成物、または、既存のもしくは開発中の、高いｋ（高誘電率）を有するあらゆる適切な誘電体である。例示的な目的でのみ示すのだが、高いｋを有する誘電体は、Ｔａ２Ｏ５、チタン酸バリウムストロンチウムを含む。
【００３１】
外部キャパシタ電極層７０が、キャパシタ誘電性層６０を覆って堆積され、それによってキャパシタ８１、８２、８３、および８４を画定する。それらは、例えばＤＲＡＭもしくは他の回路で使用されうるような、示されたキャパシタの全てに対して共通のセルキャパシタプレートを含むものとして示される。例えば例示的な目的でのみだが、図１３は、キャパシタ８１を組み込むＤＲＡＭセルの一例を示す。こうしたＤＲＡＭセルは、絶縁性側壁スペーサ、絶縁性キャップ、およびこのキャップ下の導電性領域（シリサイドなど）を有する例示的なトランジスタゲートワード線８７と、シリサイド下の導電性ポリシリコン領域と、ポリシリコン下のゲート誘電性領域とを含む。ワード線８７に動作可能なように隣接した半導電性材料内に形成されたソース／ドレイン領域８０が示される。そのうちの一方は、キャパシタ８１に電気的に接続し、もう一方はビット線８５と電気的に接続する。
【００３２】
上述された実施形態は、層２６のうち完成した回路構造の一部として残る部分を少なくとも示す。さらには、「背景技術」で上述されたキャパシタ支持構造のいずれか、もしくはその組み合わせが、使用されてもよい。または、支持構造は使用されなくてもよい。
【図１】
2010537405.tif 000003
【図２】
2010537405.tif 000004
【図３】
2010537405.tif 000005
【図４】
2010537405.tif 000006
【図５】
2010537405.tif 000007
【図６−６Ａ】
2010537405.tif 000008
【図７】
2010537405.tif 000009
【図８】
2010537405.tif 000010
【図９】
2010537405.tif 000011
【図１０】
2010537405.tif 000012
【図１１】
2010537405.tif 000013
【図１２】
2010537405.tif 000014
【図１３】
2010537405.tif 000015
【国際調査報告】
2010537405.tif 000016
2010537405.tif 000017