(57)【要約】  本発明は電子モジュール（１００）の製造方法に関する。本製造方法では、ウェハに配置された複数のチップ（３）において、少なくとも１つのチップ面コンタクト（４，５）が設けられパッシベーションされた主面に絶縁層（７）を設ける。前記絶縁層（７）において、各チップ（３）の少なくとも１つのチップ面コンタクト（４，５）の領域に開口（１２）を設ける。各チップ（３）のチップ面コンタクト（４，５）に所定の厚さのチップ面コンタクトメタライジング（８，９）を設け、ウェハに配置されたチップ（３）を該ウェハから分離する。
2010534949.tif 000002
【特許請求の範囲】
【請求項１】
電子モジュール（１００）の製造方法において、
・ウェハに配置された複数のチップ（３）において、少なくとも１つのチップ面コンタクト（４，５）が設けられパッシベーションされた主面に絶縁層（７）を設け、
・各チップ（３）の前記少なくとも１つのチップ面コンタクト（４，５）の領域において前記絶縁層（７）に開口（１２）を設け、
・各チップ（３）のチップ面コンタクト（４，５）に、所定の厚さのチップ面コンタクトメタライジング（８，９）を設け、
・前記ウェハに配置されたチップ（３）を該ウェハから分離する
ことを特徴とする、製造方法。
【請求項２】
前記絶縁層（７）として感光性材料を使用し、とりわけポリイミド、ＢＣＢ（ベンゾシクロブテン）またはエポキシドレジストを含む感光性材料を使用する、請求項１記載の製造方法。
【請求項３】
前記絶縁層（７）をスピンコーティング、スプレーコーティング、ディップ法、ローラーコーティングまたはラミネート法によって設ける、請求項１または２記載の製造方法。
【請求項４】
前記絶縁層（７）の層厚さを１０μｍ〜５００μｍの間で選択する、請求項１から３までのいずれか１項記載の製造方法。
【請求項５】
前記絶縁層（７）を１つの層から構成するか、または複数の層から構成する、請求項１から４までのいずれか１項記載の製造方法。
【請求項６】
前記絶縁層（７）をフォトレジストから形成する、請求項１から４までのいずれか１項記載の製造方法。
【請求項７】
前記絶縁層を設ける前に前記ウェハを支持体の付着性の表面に設け、
前記チップ（３）を所定の分離経路に沿って相互に分離することにより、該絶縁層（７）を設ける際に該チップの側面エッジにも該絶縁層（７）の材料がコーティングされるようにする、請求項１から６までのいずれか１項記載の製造方法。
【請求項８】
前記チップ（３）を分離する際に、前記絶縁層を設けるのを容易にするため、前記チップの各側縁エッジに斜行する側面を形成する、請求項７記載の製造方法。
【請求項９】
前記絶縁層（７）に開口（１２）を形成するために、マスクを使用して該絶縁層（７）を露光する、請求項２から８までのいずれか１項記載の製造方法。
【請求項１０】
前記絶縁層（７）に開口（１２）を形成するために、制御されるレーザ露光システムを使用する、請求項２から８までのいずれか１項記載の製造方法。
【請求項１１】
レーザアブレーション法、プラズマ法または湿式化学エッチング法によって、前記絶縁層（７）に開口（１２）を形成する、請求項２から８までのいずれか１項記載の製造方法。
【請求項１２】
前記チップ（３）が複数のチップ面コンタクトメタライジング（８，９）を有する場合、該チップ面コンタクトメタライジング（８，９）を異なる厚さで形成し、
前記製造ステップを、前記チップ面コンタクトメタライジング（８，９）の異なる層厚さの数に応じて繰り返す、請求項１から１１までのいずれか１項記載の製造方法。
【請求項１３】
プレーナ接続技術で別の素子および／または基板に電気的に接続されたチップモジュールにおける、電子モジュールの使用。
【請求項１４】
電子モジュールにおいて、
パッシベーションされた主面に少なくとも１つのチップ面コンタクト（４，５）が設けられたチップ（３）を有し、
前記チップ面コンタクト（４，５）上に絶縁層（７）が設けられており、
前記絶縁層（７）は前記少なくとも１つのチップ面コンタクト（４，５）の領域においてそれぞれ開口を有し、
前記絶縁層（７）の開口内に該チップ面コンタクト（４，５）に、所定の厚さのチップ面コンタクトメタライジング（８，９）が設けられていることを特徴とする、電子モジュール。
【請求項１５】
前記チップ（３）の側面エッジ（１１）に前記絶縁層（７）が設けられている、請求項１４記載の電子モジュール。
【請求項１６】
前記チップ（３）の側面エッジ（１１）は、斜行する側面を有する、請求項１４または１５記載の電子モジュール。
【請求項１７】
前記絶縁層（７）は感光性材料を含み、とりわけポリイミド、ＢＣＢ（ベンゾシクロブテン）またはエポキシドレジストを含む感光性材料を含む、請求項１４から１６までのいずれか１項記載の製造方法。
【請求項１８】
前記絶縁層（７）はフォトレジストによって形成されている、請求項１４から１７までのいずれか１項記載の電子モジュール。
【請求項１９】
前記チップ面コンタクトメタライジング（８，９）の厚さは１０μｍ〜５００μｍの間である、請求項１４から１８までのいずれか１項記載の電子モジュール。
【請求項２０】
前記絶縁層（７）は１つの層から構成されているか、または複数の層から構成されている、請求項１４から１９までのいずれか１項記載の電子モジュール。
【請求項２１】
前記チップ（３）は、異なる厚さを有する複数のチップ面コンタクトメタライジング（８，９）を有する、請求項１４から２０までのいずれか１項記載の電子モジュール。
【請求項２２】
前記チップ（３）はパワー半導体チップであり、
前記パワー半導体チップにおいて、１つのチップ面コンタクト（４）が制御端子を形成し、別のチップ面コンタクト（５）が負荷端子を形成し、該負荷端子のチップ面コンタクトメタライジング（９）は該制御端子のチップ面コンタクトメタライジング（８）より大きい、請求項１４から２１までのいずれか１項記載の電子モジュール。
【請求項２３】
前記チップ（３）は論理チップまたはＬＥＤチップである、請求項１４から２１までのいずれか１項記載の電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子モジュールの製造方法および電子モジュールに関する。
【０００２】
電子モジュールは通常は、支持体または基板を有し、該支持体または基板に、金属面または面コンタクトを有するパターニングされた金属層が設けられている。このような面コンタクトのうち複数の各面コンタクトに１つまたは複数の素子が設けられ、たとえば半導体チップまたは受動素子が設けられる。この素子は接続手段を介して、通常ははんだによって各面コンタクトに接続されている。これらの素子のうち１つが裏面コンタクトを有する場合、すなわち支持体または基板に対向するコンタクトを有する場合、このような接続手段によってそれぞれの面コンタクトに機械的に接続されるだけでなく、電気的にも接続される。このような電気的コンタクトでは、素子のうち少なくとも複数がそれぞれ、支持体と反対側の上面に複数の面コンタクトを有する。これらの面コンタクトの相互間の電気的接続および／またはこれらの面コンタクトと金属層の面コンタクトとの電気的接続は、通常はボンディングワイヤを使用して実施される。
【０００３】
択一的に、素子の面コンタクト間の電気的接続および／または素子の面コンタクトと金属層の面コンタクトとの電気的接続は、半製品の表面に最初に絶縁層を被覆するいわゆるプレーナ接続技術によって行うことができる。前記絶縁層は、たとえば絶縁材料から成るプラスチック膜である。面コンタクトの場所で絶縁層に開口を形成し、該面コンタクトを露出させる。次に薄い金属層を、スパッタリング、蒸着や、コンタクト薄層を形成するための別の手法によって、前記絶縁層の面全体と、該絶縁層に形成された開口とに被着する。この薄い金属層にさらに感光膜（Fotofolie）を設ける。この感光膜は、通常は絶縁性材料から成る。後続のステップにおいて、この感光膜を所望の導電パターンに相応して露光し、現像する。後続のステップにおいて、感光膜の露光されていない区分を除去し、その下にある薄い金属層が、より詳細には銅表面が露出されるようにすることができる。このようにして準備された半製品を電解質浴に浸漬することにより、とりわけ銅電解質浴に浸漬することにより、電気化学的な増幅によって約２０μｍ〜２００μｍの厚さの銅層が成長する。感光膜の剥離ステップと称される次のステップにおいて、表面上に未だ存在する感光膜であって、導電パターンを形成すべきでない領域にある感光膜を除去する。最後のステップとしていわゆるディファレンシャルエッチング（Differenzaetzen）を行う。このディファレンシャルエッチングでは、チタンおよび銅から成る薄い金属層を面全体で除去し、所望の導電パターンのみが残るようにする。コンタクト導体路パターンとも称されるこの導電パターンは、通常は銅から成り、層厚さは２０μｍ〜５００μｍの領域内にある。
【０００４】
プレーナ接続技術で製造された電子モジュールは、完成されたときのモジュールの高さが、従来のボンディングワイヤを有する電子モジュールと比較して格段に低いという利点を有する。
【０００５】
しかし、プレーナ接続技術は幾つかの欠点も有する。コンタクト導体路パターンを形成するために、しばしばレーザアブレーション法を使用することが多い。このレーザアブレーション法は非常に高コストであり、レーザ煙の形成（Laserschmauchbildung）を引き起こし、面倒な洗浄プロセスが必要となる。異なる焦点位置の融着ゾーンが形成されることもあり、境界面でデラミネーションも観測された。場合によっては、レーザアブレーション法によって、場合によっては存在する充填材料と、絶縁層に関与する樹脂材料とを余すところ無く除去する。時々、素子のチップ面コンタクトの損傷も確認された。
【０００６】
それゆえ本発明の課題は、電子モジュールをより簡単かつより低コストで製造できると同時に収量も増大する、とりわけプレーナ電子モジュールの製造方法を提供することである。さらに、低コストで製造でき高信頼性である電子モジュールを提供することも本発明の対象である。
【０００７】
前記課題は、独立請求項に記載された特徴により解決される。各従属請求項に有利な実施形態が記載されている。
【０００８】
本発明によるとりわけプレーナ形の電子モジュールの製造方法では、ウェハに配置された複数のチップに、少なくとも１つのチップ面コンタクトが設けられパッシベーションされた主面において絶縁層を設ける。前記絶縁層において、各チップの少なくとも１つのチップ面コンタクトの領域に開口を設ける。各チップのチップ面コンタクトに、所定の厚さのチップ面コンタクトメタライジングを設ける。最後に、ウェハに配置されたチップを分離する。
【０００９】
冒頭に述べたプレーナ電子モジュールの製造手法と異なり、本発明では、チップ面コンタクトメタライジングをすでにウェハレベルに形成することを提案する（有利には、チップ面コンタクトメタライジングのみをウェハレベルに形成する）。このような方法により、絶縁層を平面の状態で、簡単かつ慣用的なコーティング手法によってコーティングできるという利点が得られる。さらに、電気化学的な手法を使用して、チップ面コンタクトメタライジングの厚さに制限がほぼ課されることなく、チップ面コンタクトメタライジングを設けることができる。
【００１０】
ウェハ結合体に配置されたチップに設けられた絶縁層は永続的な絶縁層となり、これは、ウェハ結合体のチップが分離される前に除去されることはない。むしろ、この永続的な絶縁層はその特性により、有利にはプレーナコンタクト導体路パターンの作成時に有利に使用することができる。相応に設けられた基板上にチップが設けられた後は、より薄い（周囲配線）絶縁層を使用することができ、冒頭に述べたコンタクト導体路パターンの作成プロセスをより簡単かつより迅速に行うことができる。
【００１１】
チップをウェハ結合体から分離した後に初めて、チップを支持体表面または基板表面に設け、冒頭に述べたような別のプレーナ接続技術を施す。このことの利点は、薄い（周囲配線）絶縁層を使用して処理できることである。というのも、プレーナ導体パターン形成プロセスでごく僅かな厚さの金属層を形成すればよいからである。薄い（周囲配線）絶縁層を使用することにより、レーザアブレーションプロセスを行う時間をより短くすることができる。というのも、切除しなければならない薄い（周囲配線）絶縁層の層厚さが、従来技術と比較して小さくなるからである。さらに、従来技術においてレーザアブレーションプロセスに伴って生じる欠点をほぼ完全に解消することもできる。というのも高感度であるチップは、形成されたチップ面コンタクトメタライジングと、分離時に該チップ上に残った絶縁層とによってすでに保護されているからである。
【００１２】
好適には、絶縁層として感光性材料を使用し、とりわけポリイミド、ベンゾシクロブテンＢＣＢまたはエポキシドレジストを含む感光性材料を使用する。感光性材料を絶縁層として使用することにより、ウェハレベルでのチップ処理時に、設けられたチップ面コンタクトメタライジングの領域においてパターニングして開口を形成するために相応の付加的な感光層を設ける必要がなくなる。このことにより、製造プロセスがさらに簡単になり、コストの点で最適化される。
【００１３】
このような絶縁層は、たとえばスピンコーティング、スプレーコーティング、ディップ法、ローラーコーティングまたはラミネーション工程によってウェハ表面に設けることができる。
【００１４】
絶縁層の層厚さは適用例に応じて１０μｍ〜５００μｍの間に選択することができる。厚いチップ面コンタクトメタライジングを形成することにより、該チップ面コンタクトメタライジングを十分に大きな厚さで、それ自体で熱バッファとして形成することができるという利点が得られる。このことはたとえば、チップがパワー半導体チップである適用例において有利である。
【００１５】
絶縁層を１つの層から構成するか、または複数の層から構成することができる。複数の層を使用することはたとえば、厚いチップ面コンタクトメタライジングを形成する場合に有利である。その際には、感光性の絶縁層を設ける前に、有利には絶縁特性を有する少なくとも１つの別の層を、前記少なくとも１つのチップ面コンタクトが設けられパッシベーションされた主面に設けることができる。
【００１６】
択一的に、絶縁層をフォトレジストによって構成することができる。このフォトレジストはたとえば、データ制御によるプリント法を使用して（たとえばインジェクトプリンタを使用して）すでにパターニングされた状態でウェハ表面に設けることができる。その際にはとりわけ、高絶縁性のフォトレジストが使用される。
【００１７】
別の実施形態では、絶縁層を設ける前にウェハを支持体の付着性の表面に設け、チップを所定の分離経路に沿って相互に分離し、絶縁層を設ける際にチップの側面エッジに該絶縁層の材料をコーティングする。このことによってさらに、ウェハ結合体から分離されるチップが、表面全体と側面エッジとで、等しい厚さの絶縁層を有することが保証される。このような特徴は、プレーナコンタクト導体路パターンを形成する後続の方法に有利である。というのも、薄い絶縁層によって処理できるからである。
【００１８】
別の実施形態では、チップを分離する際に、該チップの側面エッジにそれぞれ斜行するエッジを形成することにより、絶縁層を設けるのが簡略化されるようにする。
【００１９】
さらに、（永続的な）絶縁層に開口を形成するために、マスクを使用して該絶縁層を露光する実施形態もある。択一的に、制御されるレーザ露光システムを使用して絶縁層に開口を形成することもできる。また、レーザアブレーション法またはプラズマ法を使用するか、または湿式化学エッチング法によって絶縁層に開口を形成することもできる。それゆえ、公知の製造プロセスを使用して、永続的な絶縁層に開口を形成することができる。後者の手法はたとえば、絶縁層が非感光性の材料から成る場合に有利である。ここでプラズマ法またはエッチング法を適用する際には、適切なエッチングレジストパターニングが必要である。ここで適切な工程は、従来技術から長い間公知である。
【００２０】
本発明の製造方法の別の実施形態では、複数のチップ面コンタクトメタライジングを有するチップの場合、該チップ面コンタクトメタライジングを異なる厚さで形成する。この実施形態では製造ステップを、チップ面コンタクトメタライジングの異なる層厚さの数に応じて繰り返す。したがって、異なる厚さのチップ面コンタクトメタライジングを有する電子的素子を形成する場合には、まずは絶縁層をウェハ結合体上に設ける。このウェハ結合体は、チップ面コンタクトメタライジングの最小厚さに相応する。ここで、この最初の第１の厚さのチップ面コンタクトメタライジングを形成すべきチップ面コンタクトにのみ選択的に開口を設けることができる。その次に、相応のチップ面コンタクトメタライジングを電気化学的に形成する。次のステップにおいて、別の第２の絶縁層をウェハ表面に設ける。ここで、第１の絶縁層および第２の絶縁層の厚さに相応する厚さのチップ面コンタクトメタライジングを形成すべきチップ面コンタクトに開口を形成する。このプロセスを、さらに別のより厚いチップ面コンタクトメタライジングを形成するために相応に任意に繰り返すことができる。この実施形態では、さらに第１の絶縁層まですべての絶縁層を除去し、プレーナ接続プロセスで実施されるその後の別の処理が簡略化されるようにするのが好適である。
【００２１】
本発明の製造方法によって製造された電子モジュールは有利には、プレーナ接続技術で別の素子および／または基板に電気的に接続されるチップモジュールにおいて使用される。
【００２２】
本発明の電子モジュールは、パッシベーションされた主面に少なくとも１つのチップ面コンタクトが設けられたチップを有し、該少なくとも１つのチップ面コンタクト上に絶縁層が設けられ、該絶縁層は該少なくとも１つのチップ面コンタクトの領域にそれぞれ開口を有し、該絶縁層の開口内で該チップ面コンタクトに、所定の厚さのチップ面コンタクトメタライジングが設けられる。
【００２３】
このような電子モジュールは上記のように低コストで製造でき、とりわけプレーナ接続技術でさらに処理するのに使用することができる。その際には、モジュールを製造するために、従来のチップと比較して、このように前準備された電子モジュールをより低コストでさらに処理することができる。本発明による電子モジュールはとりわけ、チップ面コンタクトメタライジングの形態の熱バッファゾーンを有するように構成することができる。このようなチップ面コンタクトメタライジングをプレーナ接続技術で実現するのは困難であるか、または高コストである。
【００２４】
別の実施形態では、チップの側面エッジに絶縁層を設ける。さらに、チップの側面エッジが斜行する側面を有する構成も可能である。このような構成により、プレーナ接続プロセスで設けられる絶縁層をさらに設けるのが簡略化される。とりわけこのことにより、耐電圧性の領域において脆弱箇所を回避することができる。
【００２５】
この絶縁層は好適には感光性材料を含み、とりわけポリイミド、ベンゾシクロブテンＢＣＢまたはエポキシドレジストを含む感光性材料を含む。
【００２６】
択一的に、絶縁層をフォトレジストによって構成することができる。
【００２７】
本発明によるモジュールのチップ面コンタクトメタライジングの厚さは１０μｍ〜５００μｍの間である。基本的には、さらに厚いチップ面コンタクトメタライジングを形成することもできる。
【００２８】
別の実施形態では、絶縁層を１つの層から構成するか、または複数の層から構成することができる。
【００２９】
このチップは複数のチップ面コンタクトメタライジングを有することができ、これら複数のチップ面コンタクトメタライジングは異なる厚さを有することができる。
【００３０】
１つの具体的な実施形態では、チップはパワー半導体チップであり、このパワー半導体チップでは、１つのチップ面コンタクトが制御端子を形成し、別のチップ面コンタクトが負荷端子を形成し、該負荷端子のチップ面コンタクトメタライジングは該制御端子のチップ面コンタクトメタライジングより大きい。別の具体的な実施形態では、チップは論理チップであるか、またはＬＥＤ（発光ダイオード）チップである。
【００３１】
以下で、本発明の実施例を図面に基づいて詳細に説明する。
【図面の簡単な説明】
【００３２】
【図１】絶縁層が設けられチップ面コンタクトメタライジングが形成された後の、ウェハに配置された複数のチップの概略的な断面図である。
【図２】本発明による電子的素子を示す。
【図３】本発明による電子的素子がプレーナ接続技術でコンタクトされる電子モジュールを示す。
【００３３】
図１に、ウェハ結合体１に一例として３つの連続して配置されたチップの断面を概略的に示す。同図ではチップ３は支持体２に配置されており、たとえば、付着性の表面が設けられた鋸断膜に配置されている。ここでは支持体２とウェハとの結合は、チップ３をウェハ結合体１から分離する前に行われる。
【００３４】
チップ３はそれぞれ、支持体２と反対側の主面に、一例として２つのチップ面コンタクト４，５を有する。この主面には、ウェハ処理で慣用されているように、パッシベーション層６が設けられている。公知のように、チップ面コンタクト４，５のチップ３と反対側の表面と、パッシベーション層６の該チップ３と反対側の表面とはほぼ１つの平面にある。
【００３５】
チップ３の表面に絶縁層７を設けるための準備として、オプションとしてこれらの表面を‐支持体２に付着したままで‐相互に分離する。図１において、２つの隣接するチップ３間の相応の各分離線の幅をｂ１で示している。この完全分離はたとえば鋸断プロセスによって行うことができる。この鋸断プロセスは２つの隣接するチップ３を完全に相互に分離し、支持体２に小さな切欠１０が形成されるようにする。
【００３６】
次に、チップ３に絶縁層７を設ける。ここで、２つの隣接するチップ３間にこのようなトレンチが形成されることにより、支持体２に平行に形成されたチップ３の表面だけが絶縁層７によって被覆されるだけでなく、チップ３の側面エッジ１１ないしは側面も絶縁層７によって被覆される。絶縁層７は、スピンコーティング、スプレーコーティング、ディップコータ、ローラコーティングまたはラミネート法によって形成することができる。絶縁層がフォトレジストによって形成されている場合、このフォトレジストを、パターニングされるプリント技術手法によって設けることもできる。
【００３７】
絶縁層７の厚さは、形成すべきチップ面コンタクトメタライジング８，９の厚さに応じて決定される。
【００３８】
有利には、絶縁層７に感光性材料が使用される。この感光性材料はたとえば、感光性のポリイミド、感光性のベンゾシクロブテンＢＣＢまたは感光性のエポキシドレジストとすることができる。これによって、絶縁層を公知の露光技術によってパターニングすることができる。たとえば、マスク技術またはデータ制御されるレーザ露光システムを使用して露光を行うことにより、いずれの場合にも高精度の開口パターンを形成することができる。これによって、チップ面コンタクト４，５の領域において、相応の開口が絶縁層７に形成される。
【００３９】
非感光性の絶縁材料を絶縁層７に使用する場合、パターニングを行うためにはとりわけレーザアブレーション手法、プラズマ法または湿式化学エッチング法が有利である。プラズマ法またはエッチング法を使用するためには、予め適切なエッチングレジストパターニングを行う必要がある。
【００４０】
開口１２を絶縁層７においてチップ面コンタクト４，５の領域に形成した後、電気めっき法によってチップ面コンタクトメタライジング８，９をチップ面コンタクト４，５の領域に形成することができる。
【００４１】
チップ面コンタクト８，９の形成は、ここではウェハレベルで行われる。本発明で提案した製造方法の利点は、慣用されている簡単なコーティング手法によって絶縁層７を平面の状態で設けられることであり、このことによって本発明の製造方法のコストパフォーマンスが非常に高くなる。絶縁材料の選択肢が幅広くなることにより、チップ分離された電子的素子をコンタクトする次のコンタクトプロセスに対する適合が実現される。
【００４２】
上記の鋸断による切り込みはとりわけ、いわゆるＶ字形の鋸刃を使用して斜めに行うこともでき、このような鋸断による切り込みを予め行うことにより、とりわけ、ウェハレベル平面でチップのクリティカルな側面エッジを絶縁することもできる。このことは、フォトレジスト成層によって行うか、または絶縁膜を使用することによって行うことができ、絶縁膜はたとえば真空ラミネート法によって設けることができる。
【００４３】
多層コーティングによって、異なる層厚さのチップ面コンタクトメタライジングを形成することができ、このことによってたとえば、厚いチップ面コンタクトメタライジングによって熱バッファを形成することができる。このパターニングは、微細パターニングを行うために高精度で実施することもできる。
【００４４】
とりわけ、後でプリント基板またはチップモジュールに周囲配線を行う際に、素子の位置検出のために自動光学的検査システムを適用しなくてもよくなり、パターニングすなわち絶縁層の開口の形成を低コストで実施することができる。
【００４５】
チップ面コンタクトメタライジング８，９を形成した後、ウェハ結合体１に未だ存在するチップ３を分離する。このことはたとえば鋸断プロセスによって行われ、その際には場合によっては、チップ３の側面１１に設けられた絶縁層が阻害されない。それゆえ、２つの隣接するチップ３の分離は、幅ｂ２を有する分離線の領域で行われる。
【００４６】
このようにして得られた電子モジュール１００はさらに支持体２から剥離され、図２にこの電子モジュール１００を示す。電子モジュール１００はこの実施例では、等しい厚さの２つのチップ面コンタクトメタライジング８，９を有する。しかし、このことは必須ではない。上記の方法を連続して複数回実施することにより、異なる厚さのチップ面コンタクトメタライジングを形成することができる。その際には、チップ面コンタクトメタライジング８，９の層厚さは有利には１０μｍ〜５００μｍの間である。厚いチップ面コンタクトメタライジングを形成することは、たとえばチップ面コンタクトメタライジングが熱バッファ機能を果たすように構成する場合に有利である。
【００４７】
図３に、図２の本発明の電子モジュールをさらに処理してチップモジュール２００を形成する処理を示す。ここでは、冒頭に述べたプレーナ接続技術を適用した。基板２０はこの実施例では、表側および裏面に面コンタクト２１，２２，２３を有する。電子モジュールは面コンタクト２１に配置され、たとえばはんだ付けによって面コンタクト２１に機械的に接続されている。電子モジュールが裏面に電気的コンタクトを有する場合には、この接続を介して裏面で電気的コンタクトが形成される。チップ面コンタクトメタライジング９と基板２０の面コンタクト２２とは、チップモジュール２００の（周囲配線）絶縁層２４上に延在する導体路パターン２６を介して電気的に接続される。チップ面コンタクト８は導体路パターン２５に接続され、この導体路パターン２５を介して、同図中には詳細に示されていない面コンタクトまたは素子との電気的なコンタクトも行われる。
【００４８】
このように形成される導体路パターン２５，２６は、支持体に設けられた電子モジュールの表面に絶縁層２４を被覆することによって形成される。面コンタクトメタライジング８，９の場所において、（周囲配線）絶縁層２４に開口を形成して面コンタクトメタライジングを露出させる。次に、薄い金属層を絶縁層２４の面全体と該絶縁層２４に形成された開口とに被着する。この薄い金属層は、スパッタリング、蒸着または別の手法によって形成することができる。この金属層はたとえば、約５０ｎｍの厚さのチタン層と約１μｍの厚さの銅層とから成る。その後、この薄い金属層にさらに感光膜を設ける。この感光膜は、通常は絶縁性材料から成る。この感光膜は、所望の導電パターンにしたがって露光および現像される。この露光はたとえばマスクを使用して行われ、このマスクによって、導電パターンのレイアウトが感光膜に転写される。このようにして、後で導体路パターン２５，２６を形成すべき感光膜の区分がマスクによって遮蔽される。露光されなかった感光膜の区分を除去して、該感光膜の下にある薄い金属層を露出させることができる。このようにして準備された半製品を電解質浴に浸漬することにより、とりわけ銅電解質浴に浸漬することにより、電気化学的増幅によって導体路パターンを成長させ、２０μｍ〜２００μｍの厚さを有する導体路パターンを形成することができる。
【００４９】
このチップ面コンタクトメタライジング８，９の形成が行われたことにより、導体路パターン２５，２６を非常に薄く形成することができる。というのも、この導体路パターン２５，２６がその後に必要とされるのは、各面コンタクト間の電気的接続部の形成時のみであるからだ。熱バッファ機能または電気的抵抗を設ける場合、この熱バッファ機能または電気的抵抗をこの方法で考慮しなくてもよくなる。その次のステップにおいて、表面上に未だ存在する感光膜であって、導電パターンを形成すべきでない領域にある感光膜を除去する。最後に、この薄い金属層を面全体にわたって除去するディファレンシャルエッチングを行い、所望の導体路パターンのみが残るようにする。
【００５０】
上記で説明した接続技術を使用して行われる本発明の製造方法の利点は、（周囲配線）絶縁層２４も永続的な絶縁層７も電気的絶縁に使用できることである。それゆえ、絶縁層２４を従来技術による手法と比較して格段に薄く形成することができ、かつ、所要の耐電圧性も実現される。絶縁層２４がより薄く形成されることにより、絶縁層２４の成形がより容易になる。すなわち、３次元で変形された半製品の表面に絶縁層２４を被着させることができる。このことにより、絶縁層２４を高信頼性で設けることができ、とりわけクリティカルなエッジおよびコーナも、所要の耐電圧性を簡単に得ることができる。
【図１】
2010534949.tif 000003
【図２】
2010534949.tif 000004
【図３】
2010534949.tif 000005
【国際調査報告】
2010534949.tif 000006
2010534949.tif 000007
2010534949.tif 000008
2010534949.tif 000009
2010534949.tif 000010
2010534949.tif 000011