(57)【要約】【課題】  相互接続部の機械的強度及び信頼性を高める修正された構造体を有する後工程相互接続部、並びに修正された相互接続構造体を含む半導体ＩＣ構造体を製造する方法を提供すること。【解決手段】  本発明は、キャップ層（６１）、下にある誘電体層（１２）及び拡散バリア層（３１）の界面に、改善された機械的強度を有する半導体相互接続構造体を提供する。この相互接続構造体は、キャップ材料（６１）内に埋め込まれた拡散バリア層（３１）の部分（４１）を有する。バリア（３１）は、キャップ層（６１）内に部分的に又は完全に埋め込むことができる。【選択図】      図８
2010507236.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの導電性相互接続部（３２）が内部に埋め込まれた誘電体層（１２）と、
前記少なくとも１つの導電性相互接続部（３２）を囲み、かつ、前記誘電体層（１２）及び前記少なくとも１つの導電性相互接続部（３２）と接触した状態の拡散バリア層（３１）と、
前記誘電体層（１２）及び前記少なくとも１つの導電性相互接続部（３２）と接触した状態の誘電体キャップ層（６１）と、
前記誘電体キャップ層（６１）内に延びる前記拡散バリア層（３１）の部分（４１）と、
を有する相互接続構造体を含む半導体デバイス。
【請求項２】
前記キャップ層（６１）内に延びる前記拡散バリア層（３１）の前記部分（４１）は、前記誘電体キャップ層（６１）の部分内にのみ延びる、請求項１に記載の半導体デバイス。
【請求項３】
前記キャップ層（６１）内に延びる前記拡散バリア層（３１）の前記部分（４１）は、前記誘電体キャップ層（６１）の厚さ全体にわたる、請求項１に記載の半導体デバイス。
【請求項４】
前記少なくとも１つの導電性相互接続部（３２）は、ライン及びビアを含む、請求項１に記載の半導体デバイス。
【請求項５】
前記少なくとも１つの導電性相互接続部（３２）は、Ｃｕ、Ｗ、Ａｌ、及びそれらの合金からなる群から選択される材料からなる、請求項１に記載の半導体デバイス。
【請求項６】
前記誘電体層（１２）は、５００Åから１０，０００Åまでの厚さを有する、請求項１に記載の半導体デバイス。
【請求項７】
前記拡散バリア層（３１）は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｗ、及びＷＮからなる群から選択される材料からなる、請求項１に記載の半導体デバイス。
【請求項８】
前記拡散バリア層（３１）は、４ｎｍから４０ｎｍまでの厚さを有する、請求項１に記載の半導体デバイス。
【請求項９】
前記誘電体キャップ層（６１）は、Ｓｉ３Ｎ４、ＳｉＣ、ＳｉＣＮ、ＳｉＣ（Ｎ，Ｈ）及びＳｉＣＨからなる群から選択される材料からなる、請求項１に記載の半導体デバイス。
【請求項１０】
前記誘電体キャップ層（６１）内に延びる前記拡散バリア層（３１）の前記部分（４１）は、５ｎｍから１００ｎｍまでの高さを有する、請求項１に記載の半導体デバイス。
【請求項１１】
相互接続構造体を形成する方法であって、
誘電体層（１２）上に犠牲誘電体膜（１１）を堆積するステップと、
前記誘電体層（１２）内にパターン形成された凹部構造部（２１）を形成するステップと、
前記凹部構造部（２１）内に拡散バリア層（３１）を堆積するステップと、
前記拡散バリア層（３１）上に導電性金属（３２）を堆積し、相互接続構造部（３２）を形成するステップと、
前記導電性金属（３２）の部分を除去するステップと、
前記犠牲誘電体膜（１１）を除去するステップと、
誘電体キャップ層（６１）を堆積し、前記誘電体キャップ層（６１）内に前記拡散バリア層（３１）の部分（４１）を埋め込むステップと、
を含む方法。
【請求項１２】
前記拡散バリア層（３１）は、物理気相堆積によって堆積される、請求項１１に記載の方法。
【請求項１３】
前記拡散バリア層（３１）は、化学気相堆積又は原子層堆積によって堆積される、請求項１１に記載の方法。
【請求項１４】
前記導電性相互接続構造部（３２）は、めっきによって堆積される、請求項１１に記載の方法。
【請求項１５】
前記導電性相互接続構造部（３２）は、スパッタリングによって堆積される、請求項１１に記載の方法。
【請求項１６】
前記導電体相互接続構造部（３２）の前記部分は、湿式エッチングにより除去される、請求項１１に記載の方法。
【請求項１７】
前記湿式エッチングは、ＨＮＯ３、ＨＣＬ、Ｈ２ＳＯ４、ＨＦ及びそれらの組み合わせからなるエッチング溶液中への時間制御された浸漬である、請求項１６に記載の方法。
【請求項１８】
前記犠牲誘電体膜（１１）は、湿式エッチングを用いて除去される請求項１１に記載の方法。
【請求項１９】
前記湿式エッチングは、希ＨＦ溶液である、請求項１８に記載の方法。
【請求項２０】
前記誘電体キャップ層（６１）は、ＣＶＤ堆積によって堆積される、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路（ＩＣ）に関し、より特定的には、相互接続部の機械的強度及び信頼性を高める修正された構造体を有する、後工程（back-end-of-the-line、ＢＥＯＬ）相互接続部に関する。本発明はまた、修正された相互接続構造体を含む半導体ＩＣ構造体を製造する方法にも関する。
【背景技術】
【０００２】
ダマシン・プロセスは、半導体デバイス内に、ライン又はビアのような金属構造部（feature）を形成するための周知の方法である。一般的なダマシン・プロセスにおいては、誘電体層が基板上に堆積され、誘電体の一部分が、マスク・パターンに従ってエッチングにより除去される。誘電体層内のエッチングされた領域は、バリア金属で内側を覆われ（ライニングされ）、次に金属で充填される。平坦化プロセスにおいて、誘電体層の上に堆積された余分なライナ及び金属が除去される。
【０００３】
ビア及びラインは、シングル・ダマシンとして周知の別個のダマシン・プロセスで形成することができる。基板上に金属ラインの層を形成するために、誘電体層が堆積され、誘電体層の部分が、所望のライン・パターンに対応するマスク・パターンに従って、エッチングにより除去される。次に、金属ラインが、誘電体層上、及び、誘電体層のエッチングされたライン領域内に堆積される。次に、エッチングされたライン領域が金属で充填され、平坦化プロセスにおいて、誘電体層の上の余分な金属及びライナが除去される。所望のビア・パターンに対応するマスク・パターンを有する類似したプロセスにおいて、ビアの層すなわち垂直方向の接続部が形成される。ビア及びラインの層を形成するためのシングル・ダマシン・プロセスにおいては、２つの金属充填ステップ及び２つの平坦化ステップが必要とされる。
【０００４】
ビア及びラインは、デュアル・ダマシン・プロセスで形成することもできる。基板上により厚い誘電体層が堆積され、誘電体層は、所望のビア・パターン及び所望のライン・パターンの両方に対応するマスク・パターンに従ってエッチングされる。ライナが、誘電体層上、及び、該層のエッチングされた領域内に堆積される。エッチングされた領域が金属で充填され、余分な金属及びライナが、平坦化プロセスによって除去される。
【０００５】
図１−図４は、様々な従来技術のデュアル・ダマシン構造体を示す。示されるデュアル・ダマシン構造体の各々は、紙の面に対して垂直に延びる金属相互接続部又はライン１１０を含む第１の誘電体１００を備える。相互接続部１１０は、拡散バリア材料１０５で囲まれ、第１の誘電体１００の表面上に、第１のパターン形成されたキャップ層１２０も存在する。第２の誘電体１３０が、第１のキャップ層１２０の上に配置される。第２の誘電体１３０は、下部１４８及び上部１５０を含むデュアル・ダマシン開口部が、内部に形成されている。下部１４８は、当技術分野においてビアと呼ばれ、上部１５０は、当技術分野においてライン（配線）と呼ばれる。
【０００６】
レベルの各々に用いられる誘電体は、一般に、二酸化シリコン、熱硬化性ポリアリーレン樹脂、炭素ドープ酸化物（ＳｉＣＯＨ）のような有機ケイ酸塩ガラス、又は他のいずれかのタイプのハイブリッド関連の誘電体からなる。ビア１４８は、下にある相互接続部１１０と接触し、ライン１５０は、特定の設計レイアウトによって必要とされるように、かなりの距離にわたって延びて、ＩＣの他の要素と接触する。図面においては、第２の誘電体１３０をエッチングするのに通常用いられるものとは異なるエッチング化学物質によって、ビア１４８の底部のキャップ層１２０の部分が除去された。パターン形成されたハードマスク１２２が、第２の誘電体１３０の上に配置される。
【０００７】
メタライゼーションの前に構造体の内部全体にわたってライナ１４０を堆積することは、従来技術において通常のことである。ライナ１４０及び１０５は、図１及び図３に示されるような単一の層としてもよく、或いは、図２及び図４に示されるような複数の層１４０、１４５及び１０５、１０６としてもよい。図３及び図４において、ライナ１４０は、ビア１４８の底部の水平面上に配置されていない。ライナ１４０、１４５は、例えば、Ｔａ、Ｔｉ、Ｒｕ、Ｉｒ及びＷのような高融点金属、又はＴａＮ、ＴｉＮ及びＷＮのような高融点金属窒化物からなる。具体的には示されていない随意的な接着層を用いて、ライナの第２の誘電体層１３０への接合を増強することができる。次に、Ａｌ、Ｗ、Ｃｕ、又はそれらの合金のような導電性材料（具体的には示されていない）を堆積して開口部を完全に充填し、導電的に充填されたビア及び導電的に充填されたラインを提供する。
【０００８】
図１−図４に示される従来技術の相互接続構造体に関連する１つの問題は、通常のチップ動作温度で良好な機械的接触を得るのが困難なことである。継続的なスケーリング及びＣｕ相互接続部における低ｋ誘電体の導入により、プロセスの複雑さの増大に加えて、信頼性の問題がより大きな問題になってきた。さらに、信頼性試験中、従来技術の相互接続構造体は、開回路又は高抵抗の接合部を呈することが多い。
【０００９】
図１を参照すると、ライナ１０５／キャップ層１２０／誘電体１００界面（「３点接合部」）は、機械的に脆弱な場所であり、図５に示されるような信頼性に関連した問題と関係している。銅の拡散及び短絡を可能にする絶縁破壊による故障は、信頼性の問題であり、これは、ＩＣの寸法が小さくなるにつれて、より重要になってきている。通常の回路動作条件の間、Ｃｕ原子は、Ｃｕ／キャップ層界面を通って拡散し得ることが観察されている。
【００１０】
この界面における脆弱な機械的強度は、誘電体内への銅の拡散をもたらし、回路の信頼性の低下を引き起こし得る。隣接する相互接続部間の間隔が減少するにつれて、この絶縁破壊は悪化する。さらに、電界の影響のもとで、バリア材料がないとき、銅イオンが誘電体内に容易に拡散し得ることは周知である。通常の回路動作条件のもとで、銅イオンが、Ｃｕ／キャップ層界面に沿って誘電体内に拡散し得ることが観察されている。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従って、上述した問題を回避する、新しい改善された相互接続構造体を提供する必要性がある。つまり、通常のチップ動作中に良好な機械的接触を有し、これを維持し、かつ、熱サイクル及び高温焼成のような種々の信頼性試験の際に故障しない相互接続構造体が必要とされる。
【００１２】
従って、本発明の目的は、相互接続部の信頼性を高める構造体を提供することである。本発明の別の目的は、Ｃｕ拡散バリア材料がＣｕキャップ材料内に埋め込まれた、新規な相互接続構造体を提供することである。本発明の別の目的は、新規な相互接続構造体を生成するための製造方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明は、少なくとも１つの導電性相互接続部が内部に埋め込まれた誘電体層と、導電性相互接続部を囲み、かつ、誘電体層及び導電性相互接続部と接触した状態の拡散バリア層と、誘電体層及び導電性相互接続部と接触した状態の誘電体キャップ層と、誘電体キャップ層内に延びる拡散バリア層の部分とを含む相互接続構造体を提供する。
【００１４】
本発明の好ましい実施形態においては、キャップ層内に延びる拡散バリア層の部分は、該誘電体キャップ層の部分内にのみ延びることができる。別の好ましい実施形態においては、キャップ層内に延びる拡散バリア層の部分は、該誘電体キャップ層の厚さ全体にわたる。
【００１５】
導電性相互接続構造部は、ライン及び／又はビアを含むことができ、Ｃｕ、Ｗ、Ａｌ、及びそれらの合金であることが好ましい。誘電体層は、約５００Åから約１０，０００Åまでの厚さを有することが好ましい。拡散バリア層は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｗ及びＷＮであることが好ましい。
【００１６】
拡散バリア層は、約４ｎｍから約４０ｎｍまでの厚さを有することが好ましい。誘電体キャップ層は、Ｓｉ３Ｎ４、ＳｉＣ、ＳｉＣＮ、ＳｉＣ（Ｎ，Ｈ）、又はＳｉＣＨであることが好ましい。誘電体キャップ層内に延びる拡散バリア層の部分は、約５ｎｍから約１００ｎｍまでの高さを有することが好ましい。
【００１７】
本発明はまた、誘電体層上に犠牲誘電体膜を堆積するステップと、誘電体層内にパターン形成された構造部を形成するステップと、パターン形成された構造部内に拡散バリア層を堆積するステップと、拡散バリア層上に導電性金属を堆積し、相互接続構造部を形成するステップと、導電性金属の部分を除去するステップと、犠牲誘電体膜を除去するステップと、誘電体キャップ層を堆積し、誘電体キャップ層内に拡散バリア層の部分を埋め込むステップとを含む、相互接続構造体を形成する方法も提供する。
【００１８】
拡散バリア層は、物理気相堆積、原子層堆積、又は化学気相堆積によって堆積されることが好ましい。導電性相互接続構造部は、めっき又はスパッタリングによって堆積されることが好ましい。導電体相互接続構造部の部分は、湿式エッチングにより除去されることが好ましい。好ましい実施形態においては、湿式エッチングは、ＨＮＯ３、ＨＣＬ、Ｈ２ＳＯ４、ＨＦ及びそれらの組み合わせからなるエッチング溶液中への時間制御された浸漬である。
【００１９】
犠牲誘電体膜は、湿式エッチングを用いて除去されることが好ましい。好ましい実施形態においては、湿式エッチングは、希ＨＦ溶液である。誘電体キャップ層は、ＣＶＤ堆積によって堆積されることが好ましい。
【図面の簡単な説明】
【００２０】
【図１】従来のダマシン構造体を示す概略的な断面図である。
【図２】従来のダマシン構造体を示す概略的な断面図である。
【図３】従来のダマシン構造体を示す概略的な断面図である。
【図４】従来のダマシン構造体を示す概略的な断面図である。
【図５】機械的に脆弱な界面の概略的な断面図である。
【図６】本発明による好ましい構造体を示す概略的な断面図である。
【図７】本発明による好ましい構造体を示す概略的な断面図である。
【図８】本発明による好ましい構造体を示す概略的な断面図である。
【図９】本発明による好ましい構造体を示す概略的な断面図である。
【図１０】本発明による好ましい構造体を示す概略的な断面図である。
【図１１】本発明による好ましい構造体を示す概略的な断面図である。
【図１２】本発明による好ましい構造体を示す概略的な断面図である。
【図１３】本発明による好ましい構造体を示す概略的な断面図である。
【図１４】本発明による好ましい構造体を示す概略的な断面図である。
【発明を実施するための形態】
【００２１】
新規であると考えられる本発明の特徴及び本発明に特有の要素は、添付の特許請求の範囲において詳細に説明される。図面は例示の目的のみのためであって、縮尺通りに描かれているわけではない。しかしながら、本発明自体は、構成及び動作の方法の両方に関して、以下の詳細な説明を添付の図面と併せて参照することにより、最も理解することができる。
【００２２】
図６を参照すると、層間誘電体（ＩＬＤ）層１２上に堆積された犠牲誘電体膜１１（一般に「ハードマスク」とも呼ばれる）が示されている。好ましい実施形態においては、犠牲誘電体膜１１は、Ｓｉ３Ｎ４又はＳｉＯ２である。誘電体層１２は、無機誘電体又は有機誘電体を含む、任意の層間誘電体又は層内誘電体を含むことができる。誘電体材料１２は、多孔質又は非多孔質とすることができる。誘電体材料として用い得る適切な誘電体の幾つかの例には、これらに限られるものではないが、ＳｉＯ２、シルセスキオキサン、Ｓｉ、Ｃ、Ｏ及びＨの原子を含む炭素ドープ酸化物（すなわち、有機シリケート）、熱硬化性ポリアリーレンエーテル、又はそれらの多層構造が含まれる。「ポリアリーレン」という用語は、アリール部分、又は、結合、縮合環、若しくは例えば酸素、硫黄、スルホン、スルホキシド、カルボニル等のような不活性連結基によって互いに連結された不活性置換アリール部分を指すのに用いられる。犠牲膜１１は、１００Åから８００Åまでの間の厚さを有することが好ましい。ＩＬＤ層１２は、５００Åから１０，０００Åまでの間の厚さを有することが好ましい。
【００２３】
図７を参照すると、パターン形成された構造部２１が、通常のリソグラフィ及びエッチング・プロセスを介してＩＬＤ層１２内に形成される。これらのパターン形成された構造部は、シングル・ダマシン構造が用いられるか、又はデュアル・ダマシン構造が用いられるかによって、後の相互接続ビア又はラインに対応する。
【００２４】
リソグラフィ・ステップは、フォトレジストを犠牲誘電体膜１１の表面に塗布し、フォトレジストを所望の放射パターン露光し、通常のレジスト現像液を用いて露光されたレジストを現像することを含む。エッチング・ステップは、乾式エッチング・プロセス、湿式化学エッチング・プロセス、又はそれらの組み合わせを含むことができる。ここで用いられる「乾式エッチング」という用語は、反応性イオン・エッチング（ＲＩＥ）、イオン・ビーム・エッチング、プラズマ・エッチング、又はレーザ・アブレーションのようなエッチング技術を示すのに用いられる。エッチング・プロセスの間、パターンは、最初に犠牲誘電体膜１１に転写され、次いで誘電体材料１２内に転写される。パターン形成されたフォトレジストは、必ずしもではないが、一般的には、パターンが犠牲誘電体膜１１内に転写された後に構造体から除去される。
【００２５】
誘電体材料１２内に形成されたパターン形成された構造部２１は、ライン開口部、ビア開口部、又はライン開口部とビア開口部の組み合わせを含むことができる。形成される開口部のタイプによって、必要に応じてシングル・ダマシン・プロセス又はデュアル・ダマシン・プロセスを用いることができる。次に、最初にビア開口部を、次にライン開口部を形成するプロセス（a first viathen line opening process）を用いてもよく、或いは、最初にライン開口部を、次にビア開口部を形成するプロセス（a first line then via opening process）を用いてもよい。
【００２６】
図８を参照すると、拡散バリア層３１及び導電性相互接続構造部３２を堆積し、続いて化学機械研磨（ＣＭＰ）を行なった後の構造体が示される。シングル・ダマシン構造が用いられるか、又はデュアル・ダマシン構造が用いられるかによって、導電性相互接続構造部３２は、相互接続ビア及び／又は相互接続ラインとなる。拡散バリア層３１は、一般に、物理気相堆積（ＰＶＤ）、原子層堆積（ＡＬＤ）、又は化学気相堆積（ＣＶＤ）技術によって堆積される。導電性相互接続構造部３２は、Ｃｕめっきされることが好ましい。
【００２７】
例えば、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、プラズマ強化化学気相堆積（ＰＥＣＶＤ）、スパッタリング、化学溶液堆積、又はめっきのような堆積プロセスによって、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｗ、ＷＮ、又は導電性材料が拡散するのを防ぐためのバリアとして働くことができる他のいずれかの材料を含むことができる拡散バリア層３１が形成される。拡散バリア層３１の厚さは、堆積プロセスの正確な手段及び用いられる材料によって変わり得る。典型的には、拡散バリア層３１は、約４ｎｍから約４０ｎｍまでの厚さを有し、約７ｎｍから約２０ｎｍまでの厚さがより典型的である。
【００２８】
拡散バリア層３１の形成に続いて、誘電体材料１２内の開口部２１の各々の残りの領域を導電性材料で充填し、これにより、導電性相互接続構造部３２を形成する。導電性相互接続構造部３２を形成するのに用いられる導電性材料は、例えば、ポリＳｉ、導電性金属、少なくとも１つの導電性金属を含む合金、導電性金属シリサイド、又はこれらの組み合わせを含む。導電性相互接続構造部３２を形成するのに用いられる導電性材料は、Ｃｕ、Ｗ、又はＡｌのような導電性金属であることが好ましく、本発明においては、Ｃｕ又はＣｕ合金（ＡｌＣｕのような）が好ましい実施形態である。導電性材料は、これらに限定されるものではないが、ＣＶＤ、ＰＥＣＶＤ、スパッタリング、化学溶液堆積、又はめっきを含む通常の堆積プロセスを用いて、誘電体材料１２内の凹部構造部２１の中に充填される。
【００２９】
導電性材料の堆積後、化学機械研磨（ＣＭＰ）のような通常の平坦化プロセスを用いて、拡散バリア３１及び導電性相互接続構造部３２の各々が、誘電体材料１２の上面と実質的に同一平面上である上面を有する構造体を提供することができる。結果として得られる構造体が、例えば、図８に示される。
【００３０】
図９を参照すると、湿式エッチングによりＣｕ相互接続構造部３２の凹部がもたらされた後の構造体が示される。この湿式エッチングは、エッチング溶液中への時間制御された浸漬であることが好ましい。好ましいエッチング溶液は、ＨＮＯ３、ＨＣＬ、Ｈ２ＳＯ４、ＨＦ、又はこれらの組み合わせを含む。図９に示されるように、Ｃｕ相互接続部３２だけがエッチングされ、犠牲誘電体膜１１又は拡散バリア層３１はエッチングされない。
【００３１】
ここで図１０を参照すると、犠牲誘電体膜１１の除去が示される。これは、湿式エッチングを用いて行なうことが好ましい。好ましい実施形態においては、湿式エッチングは、希ＨＦ溶液である。図１０の断面図に示されるように、Ｃｕ相互接続構造部３２は、今や、ＩＬＤ層１２の上方に突出する拡散バリア層３１の部分４１で囲まれる。この突出部分４１は、シングル・ダマシン構造が用いられるか、又はデュアル・ダマシン構造が用いられるかによって、Ｃｕ相互接続ビア又はラインのいずれかを囲む。好ましい実施形態においては、ＩＬＤ層１２の上方に突出する部分４１の高さは、約５ｎｍから約１００ｎｍまでであり、幅は、拡散バリア層３１の堆積厚と等しくなる。
【００３２】
図９及び図１０に示されるように、第１の湿式エッチングは、Ｃｕ相互接続部上でエッチングするように調整される。第２の湿式エッチングは、犠牲誘電体膜１１だけをエッチングするように調整される。
【００３３】
ここで図１１を参照すると、誘電体キャップ層６１の堆積が示される。好ましい実施形態においては、誘電体キャップ層６１は、Ｓｉ３Ｎ４、ＳｉＣ、ＳｉＣＮ、ＳｉＣ（Ｎ，Ｈ）、又はＳｉＣＨである。誘電体キャップ層６１は、ＣＶＤ堆積又はスピン・オン技術によって堆積されることが好ましい。図１０に示されるように、誘電体キャップ層６１の厚さは、ＩＬＤ層１２の上方に突出する部分４１の高さより大きい。このことにより、拡散バリア層３１の部分、すなわちＩＬＤ層１２の上方に突出する部分４１が、誘電体キャップ層６１内に部分的に埋め込まれる。
【００３４】
ここで図１２を参照すると、本発明の別の実施形態が示される。この実施形態においては、随意的なＣＭＰステップを行ない、誘電体キャップ層６１の厚さの一部を除去して、誘電体キャップ層６１の表面をＩＬＤ層１２の上方に突出する拡散バリア層３１の部分４１と同一平面にする。図１２に示されるように、このことにより、拡散バリア層３１の部分４１が誘電体キャップ層６１内に完全に埋め込まれる。
【００３５】
ここで図１３を参照すると、次のレベルの相互接続部の構築のためのＩＬＤ層７１の堆積が示される。図１３は、拡散バリア層３１の部分、すなわちＩＬＤ層１２の上方に突出する部分４１だけが誘電体キャップ層６１内に部分的に埋め込まれる実施形態を示す。図１４は、ＩＬＤ層１２の上方に突出する部分４１が誘電体キャップ層６１内に完全に埋め込まれる、次のレベルの相互接続部の構築のためのＩＬＤ層７１の堆積を示す。
【００３６】
本発明の精神から逸脱することなく、本明細書で具体的に説明された実施形態以外の本発明の他の修正をなし得ることは、この開示に関わる当業者には明らかであろう。従って、そのような修正は、添付の特許請求の範囲によってのみ制限される本発明の範囲内にあると見なされる。
【産業上の利用可能性】
【００３７】
本発明は、半導体集積回路及びその製造に有用であり、特に、後工程（ＢＥＯＬ）相互接続構造体に有用である。
【符号の説明】
【００３８】
１１：犠牲誘電体膜
１２、７１：層間誘電体（ＩＬＤ）層
２１：凹部構造部
３１：拡散バリア層
３２：相互接続構造部
４１：部分
６１：誘電体キャップ層
１００、１３０：誘電体
１０５、１０６、１４０、１４５：拡散バリア材料
１１０、１５０：ライン
１２０：キャップ層
１２２：ハードマスク
１４８：ビア
【図１】
2010507236.tif 000003
【図２】
2010507236.tif 000004
【図３】
2010507236.tif 000005
【図４】
2010507236.tif 000006
【図５】
2010507236.tif 000007
【図６】
2010507236.tif 000008
【図７】
2010507236.tif 000009
【図８】
2010507236.tif 000010
【図９】
2010507236.tif 000011
【図１０】
2010507236.tif 000012
【図１１】
2010507236.tif 000013
【図１２】
2010507236.tif 000014
【図１３】
2010507236.tif 000015
【図１４】
2010507236.tif 000016
【手続補正書】
【提出日】平成21年6月22日(2009.6.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つの導電性相互接続部（３２）が内部に埋め込まれた誘電体層（１２）と、
前記少なくとも１つの導電性相互接続部（３２）を囲み、かつ、前記誘電体層（１２）及び前記少なくとも１つの導電性相互接続部（３２）と接触した状態の拡散バリア層（３１）と、
前記誘電体層（１２）及び前記少なくとも１つの導電性相互接続部（３２）と接触した状態の誘電体キャップ層（６１）と、
前記誘電体キャップ層（６１）内に延びる前記拡散バリア層（３１）の部分（４１）と、
を有する相互接続構造体を含む半導体デバイス。
【請求項２】
前記キャップ層（６１）内に延びる前記拡散バリア層（３１）の前記部分（４１）は、前記誘電体キャップ層（６１）の部分内にのみ延びる、請求項１に記載の半導体デバイス。
【請求項３】
前記キャップ層（６１）内に延びる前記拡散バリア層（３１）の前記部分（４１）は、前記誘電体キャップ層（６１）の厚さ全体にわたる、請求項１に記載の半導体デバイス。
【請求項４】
前記少なくとも１つの導電性相互接続部（３２）は、ライン及びビアを含む、請求項１に記載の半導体デバイス。
【請求項５】
前記少なくとも１つの導電性相互接続部（３２）は、Ｃｕ、Ｗ、Ａｌ、及びそれらの合金からなる群から選択される材料からなる、請求項１に記載の半導体デバイス。
【請求項６】
前記誘電体層（１２）は、５００Åから１０，０００Åまでの厚さを有する、請求項１に記載の半導体デバイス。
【請求項７】
前記拡散バリア層（３１）は、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｒｕ、ＲｕＮ、ＲｕＴａ、ＲｕＴａＮ、Ｗ、及びＷＮからなる群から選択される材料からなる、請求項１に記載の半導体デバイス。
【請求項８】
前記拡散バリア層（３１）は、４ｎｍから４０ｎｍまでの厚さを有する、請求項１に記載の半導体デバイス。
【請求項９】
前記誘電体キャップ層（６１）は、Ｓｉ３Ｎ４、ＳｉＣ、ＳｉＣＮ、ＳｉＣ（Ｎ，Ｈ）及びＳｉＣＨからなる群から選択される材料からなる、請求項１に記載の半導体デバイス。
【請求項１０】
前記誘電体キャップ層（６１）内に延びる前記拡散バリア層（３１）の前記部分（４１）は、５ｎｍから１００ｎｍまでの高さを有する、請求項１に記載の半導体デバイス。
【請求項１１】
相互接続構造体を形成する方法であって、
誘電体層（１２）上に犠牲誘電体膜（１１）を堆積するステップと、
前記誘電体層（１２）内にパターン形成された凹部構造部（２１）を形成するステップと、
前記凹部構造部（２１）内に拡散バリア層（３１）を堆積するステップと、
前記拡散バリア層（３１）上に導電性金属（３２）を堆積し、導電性相互接続構造部（３２）を形成するステップと、
前記導電性金属（３２）の部分を除去するステップと、
前記犠牲誘電体膜（１１）を除去するステップと、
誘電体キャップ層（６１）を堆積し、前記誘電体キャップ層（６１）内に前記拡散バリア層（３１）の部分（４１）を埋め込むステップと、
を含む方法。
【請求項１２】
前記拡散バリア層（３１）は、物理気相堆積、化学気相堆積又は原子層堆積によって堆積される、請求項１１に記載の方法。
【請求項１３】
前記導電性相互接続構造部（３２）は、めっき又はスパッタリングによって堆積される、請求項１１に記載の方法。
【請求項１４】
前記導電体相互接続構造部（３２）の前記部分は、湿式エッチングにより除去される、請求項１１に記載の方法。
【請求項１５】
前記湿式エッチングは、ＨＮＯ３、ＨＣＬ、Ｈ２ＳＯ４、ＨＦ及びそれらの組み合わせからなるエッチング溶液中への時間制御された浸漬である、請求項１４に記載の方法。
【請求項１６】
前記犠牲誘電体膜（１１）は、湿式エッチングを用いて除去される請求項１１に記載の方法。
【請求項１７】
前記湿式エッチングは、希ＨＦ溶液である、請求項１６に記載の方法。
【請求項１８】
前記誘電体キャップ層（６１）は、ＣＶＤ堆積によって堆積される、請求項１１に記載の方法。
【国際調査報告】
2010507236.tif 000017