(57)【要約】  本発明の実施形態に係る復号化構成（４００）では、非再帰的畳み込み符号器によって符号化されたビットストリームを復号化するように適応された復号器（４２０）が再帰的畳み込み符号化ビットストリームの復号化を少なくとも部分的に実施するために使用され、それとともに、ビットストリームの前処理又は後処理（４１０）が復号化を完了させるために実施される。より詳細には、本発明の一実施形態では、非再帰的符号化ビットストリームを復号化するように適応された従来の復号器（４２０）に、再帰的符号化ビットストリームが入力される。得られる中間出力は、正しい復号化ビットストリームではないが、次いで、非再帰的符号化動作（４１０）の形態をとる後処理段階に通すことができる。これにより、復号化動作を効果的に完了し、正しい復号化ビットストリームが出力として得られる。硬判定入力又は軟判定入力の両方が使用可能である。
2010529764.tif 000002
【特許請求の範囲】
【請求項１】
再帰的畳み込み符号化ビットストリームを復号化するための装置であって、
非再帰的畳み込み符号化ビットストリームを復号化するように適応された復号器と、
前記復号器の出力を受信してそれに後処理動作を適用するように構成された後処理要素と、
を備え、前記復号器及び前記後処理要素は、受信された再帰的畳み込み符号化ビットストリームを復号化して復号化ビットストリームを提供するようにもあわせて動作可能である、装置。
【請求項２】
請求項１に記載の装置であって、
前記再帰的畳み込み符号化ビットストリームは、生成多項式：
【数１】
2010529764.tif 000070
を有する再帰的畳み込み符号器によって符号化されており、
前記復号器は、生成多項式：
【数２】
2010529764.tif 000071
を有する非再帰的畳み込み符号器によって生成された非再帰的畳み込み符号化ビットストリームを復号化するように適応され、
ｋは１以上であり、ｎはｋ以上である、装置。
【請求項３】
請求項２に記載の装置であって、
前記後処理要素は、生成多項式：
【数３】
2010529764.tif 000072
を有する非再帰的符号器である、装置。
【請求項４】
再帰的畳み込み符号化ビットストリームを復号化するための装置であって、
前記再帰的畳み込み符号化ビットストリームを受信してそれに前処理動作を適用するように構成された前処理要素と、
非再帰的畳み込み符号化ビットストリームを復号化するように適応された復号器と、
を備え、前記前処理要素及び前記復号器は、受信された再帰的畳み込み符号化ビットストリームを復号化して復号化ビットストリームを提供するようにもあわせて動作可能である、装置。
【請求項５】
請求項４に記載の装置であって、
前記再帰的畳み込み符号化ビットストリームは、生成多項式：
【数４】
2010529764.tif 000073
を有する再帰的畳み込み符号器によって符号化されており、
前記復号器は、生成多項式：
【数５】
2010529764.tif 000074
を有する非再帰的畳み込み符号器によって生成された非再帰的畳み込み符号化ビットストリームを復号化するように適応され、
ｋは１以上であり、ｎはｋ以上である、装置。
【請求項６】
請求項５に記載の装置であって、
前記前処理要素は、ｎ列ｎ行の形態の生成行列：
【数６】
2010529764.tif 000075
を有する非再帰的符号器である、装置。
【請求項７】
請求項１、２、４、又は５のいずれかに記載の装置であって、
前記再帰的符号化ビットストリームは、軟判定シンボルによって表される、装置。
【請求項８】
請求項７に記載の装置であって、
前記前処理要素又は前記後処理要素は、必要に応じて、軟判定ビットストリームαnを受信するための入力と、少なくとも１つの遅延軟判定ビットストリームαn-kを生成するための少なくとも１つのシンボル遅延と、少なくとも１つのアナログ加算器とを含み、前記アナログ加算器又は各アナログ加算器は、
【数７】
2010529764.tif 000076
又はより一般的には
【数８】
2010529764.tif 000077
にしたがって出力を出力するように構成される、装置。
【請求項９】
請求項７に記載の装置であって、
前記前処理要素又は前記後処理要素は、必要に応じて、軟判定ビットストリームαnを受信するための入力と、少なくとも１つの遅延軟判定ビットストリームαn-kを生成するための少なくとも１つのシンボル遅延と、少なくとも１つのアナログ加算器とを含み、前記アナログ加算器又は各アナログ加算器は、
【数９】
2010529764.tif 000078
にしたがって出力を出力するように構成される、装置。
【請求項１０】
請求項１ないし９のいずれかに記載の装置であって、
前記復号器は、逐次復号器及び最大尤度復号器からなる群より選択されるものである、装置。
【請求項１１】
請求項１０に記載の装置であって、
前記復号器は、逐次復号器である場合はファノ復号器である、装置。
【請求項１２】
請求項１０に記載の装置であって、
前記復号器は、最大尤度復号器である場合はビタビ復号器である、装置。
【請求項１３】
再帰的畳み込み符号化ビットストリームを復号化するための方法であって、
前記再帰的畳み込み符号化ビットストリームに復号化動作を適用することと、
その後に続く後処理動作と、
を備え、前記復号化動作は、非再帰的畳み込み符号化ビットストリームを復号化するように構成され、
前記復号化動作及び前記後処理動作は、前記受信された再帰的畳み込み符号化ビットストリームを復号化して復号化ビットストリームを提供するようにもあわせて動作可能である、方法。
【請求項１４】
請求項１３に記載の方法であって、
前記再帰的畳み込み符号化ビットストリームは、生成多項式：
【数１０】
2010529764.tif 000079
を有する再帰的畳み込み符号器によって符号化されており、
前記復号化動作は、生成多項式：
【数１１】
2010529764.tif 000080
を有する非再帰的畳み込み符号器によって生成された非再帰的畳み込み符号化ビットストリームを復号化するように適応され、
ｋは１以上であり、ｎはｋ以上である、方法。
【請求項１５】
請求項１４に記載の方法であって、
前記後処理動作は、生成多項式：
【数１２】
2010529764.tif 000081
を有する非再帰的符号化動作である、方法。
【請求項１６】
再帰的畳み込み符号化ビットストリームを復号化するための方法であって、
前記再帰的畳み込み符号化ビットストリームを受信してそれに前処理動作を適用するように構成された前処理動作と、
その後に続く、非再帰的畳み込み符号化ビットストリームを復号化するように適応された復号化動作と、
を備え、前記前処理素動作及び前記復号化動作は、前記受信された再帰的畳み込み符号化ビットストリームを復号化して復号化ビットストリームを提供するようにもあわせて動作可能である、方法
【請求項１７】
請求項１６に記載の方法であって、
前記再帰的畳み込み符号化ビットストリームは、生成多項式：
【数１３】
2010529764.tif 000082
を有する再帰的畳み込み符号器によって符号化されており、
前記復号化動作は、生成多項式：
【数１４】
2010529764.tif 000083
を有する非再帰的畳み込み符号器によって生成された非再帰的畳み込み符号化ビットストリームを復号化するように適応され、
ｋは１以上であり、ｎはｋ以上である、方法。
【請求項１８】
請求項１７に記載の方法であって、
前記前処理要素は、ｎ列ｎ行の形態の生成行列：
【数１５】
2010529764.tif 000084
を有する非再帰的符号化である、方法。
【請求項１９】
請求項１３、１４、１６、又は１７のいずれかに記載の方法であって、
前記再帰的符号化ビットストリームは、軟判定シンボルによって表される、方法。
【請求項２０】
請求項１９に記載の方法であって、
前記前処理動作又は前記後処理動作は、必要に応じて、軟判定ビットストリームαnを受信することと、前記受信された軟判定ビットストリームを遅延させて少なくとも１つの遅延軟判定ビットストリームαn-kを生成することと、
【数１６】
2010529764.tif 000085
又はより一般的には
【数１７】
2010529764.tif 000086
にしたがって前記軟判定ビットストリームと前記少なくとも１つの遅延軟判定ビットストリームとを合計して出力軟判定ビットストリームを生成することと、を含む、方法。
【請求項２１】
請求項１９に記載の方法であって、
前記前処理動作又は前記後処理動作は、必要に応じて、軟判定ビットストリームαnを受信することと、前記受信された軟判定ビットストリームを遅延させて少なくとも１つの遅延軟判定ビットストリームαn-kを生成することと、
【数１８】
2010529764.tif 000087
にしたがって前記軟判定ビットストリーム及び前記少なくとも１つの遅延軟判定ビットストリームを処理して出力軟判定ビットストリームを生成することと、を含む、方法。
【請求項２２】
請求項１３ないし２１のいずれかに記載の方法であって、
前記復号化動作は、逐次復号化動作及び最大尤度復号化動作からなる群より選択されるものである、方法。
【請求項２３】
請求項２２に記載の方法であって、
前記復号化動作は、逐次復号化動作である場合はファノアルゴリズムにしたがって動作する、方法。
【請求項２４】
請求項２２に記載の方法であって、
前記復号化動作は、最大尤度復号化である場合はビタビアルゴリズムにしたがって動作する、方法。
【請求項２５】
処理デバイス上において実行されるときに前記処理デバイスを請求項１３ないし２４のいずれかにしたがって動作させるように構成されたソフトウェアプログラム又はソフトウェアプログラム一式。
【請求項２６】
請求項２５に記載のソフトウェアプログラム又はソフトウェアプログラム一式のなかの少なくとも１つのソフトウェアプログラムを格納するコンピュータ可読ストレージ媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、再帰的畳み込み符号器によって符号化されたビットストリームを復号化するための復号器構成であって、非再帰的符号の復号化用に適応された復号器を活用することができる復号器構成に関するものである。
【背景技術】
【０００２】
代表的なデジタル通信システムにおいて、情報は、バイナリビットの列の形で表される。この情報を伝送するためには、バイナリビットは、アナログ信号波形に載るように変調され、電気通信チャネルを通じて伝送される。通信チャネルは、伝送される信号を破損する雑音及び干渉を持ち込むのが通常である。破損された受信信号は、レシーバにおいて、マッピングによってデジタル領域に戻されるものの、持ち込まれた雑音ゆえに、ビット誤りを生じる結果になる。
【０００３】
ビット誤りを補うためには、デジタル通信システムにおいてチャネル符号化を使用して誤り検出及び誤り訂正の発生を可能にすることが、しばしば行われる。チャネル符号化は、大抵、伝送されるビットストリームに冗長ビットを選択的に導入することによって達成される。これらの追加ビットは、受信されたデータストリーム内のビット誤りを検出及び訂正することを可能にする。この効果を得るためにチャネル符号化を使用すると、しかしながら、結果として、データ速度の減少が生じる、又は同じ量の情報を伝送するために必要とされる帯域幅の増大がもたらされる。
【０００４】
チャネル符号には、２つの主要タイプ、すなわちブロック符号及び畳み込み符号がある。畳み込み符号は、実際の通信システムにおいて最も広く使用されているチャネル符号の１つである。畳み込み符号は、３つのパラメータ、すなわち出力ビットの数ｎ、入力ビットの数ｋ、及びメモリレジスタの数ｍによって特定されるのが普通である。入力ビットの数と出力ビットの数との比率は、符号レートｒと称される。通常は、符号化ビットストリームに冗長性を導入するために、出力ビットの数が入力ビットの数より大きくなっている。
【０００５】
当該分野では、基本的に、２つのタイプの畳み込み符号器が既に知られている。図１は、第１のタイプの符号器、すなわち非再帰的符号器を示しており、出力ビットは、現入力ビット及び先行入力ビットに依存する。より詳細には、図１は、１つの入力ビットごとに２つの出力ビットが出力されるようなレート１／２の符号器を示している。
【０００６】
より詳細には、図１の、レート１／２の非再帰的符号器１１０は、符号化予定のビットストリームｘnを符号器に入力する入力ライン１１６を含む。符号器への入力における現ビットがｕnとして表され、遅延器１１８を経た後の先行ビットがｕn-1として表され、遅延器１１８及び遅延器１２０の両方を経た第２の先行ビットがｕn-2として表されるように、１ビット遅延器１１８及び１２０が提供される。第１のモジュロ２加算器１１２が提供され、第２のモジュロ２加算器１１４も同様に提供される。加算器１１２及び１１４からのそれぞれの出力１３０及び１３２は、符号化ビットストリームｙ1,n及びｙ2,nを出力する。上記のように、これは、レート１／２の符号器であるので、１つの入力ビットごとに２つの出力ビットが得られる。
【０００７】
通常は、周知のように、畳み込み符号器の構成は、生成多項式の集合Ｇ＝（ｇ1，ｇ2，...，ｇn）（本明細書では、更に生成行列としても言及される）として知られているものによって定められる。より詳細には、各生成多項式ｇ1、ｇ2その他は、現ビット及び先行
ビットのどれが、出力を生成するために次いでモジュロ２加算を実施されて加算器に入力されるかの観点から、モジュロ２加算器への入力を定めている。図１のレート１／２の非再帰的符号器の例では、第１の生成多項式は、
ｇ1（Ｄ）＝１＋Ｄ＋Ｄ2
である。これは、第１の符号化出力ビットを出力ライン１３０に載せて出力する第１のモジュロ２加算器１１２が、現入力ビット、第１の遅延器を経た入力ビットｕn-1、並びに遅延器１１８及び１２０の両方を経た先行入力ビットｕn-2のいずれをも受信することを意味する。図１では、ライン１２２が、現入力ビットをモジュロ２加算器１１２につなぐ一方で、ライン１２４が、先行ビットｕn-1を同加算器に、そしてライン１２６が、更にその前のビットｕn-2を同加算器につなぐことがわかる。
【０００８】
生成多項式は、各モジュロ２加算器に提供され、したがって、図１からは、第２の生成多項式ｇ2：
ｇ2（Ｄ）＝１＋Ｄ2
が提供されることがわかる。これは、第２のモジュロ２加算器１１４が、ライン１２８を通じて入力ビットｕnを受信するとともに、２度の遅延器を経た先行ビットｕn-2をライン１２６を通じて受信することを意味する。加算器１１４は、１つの入力ビットごとに第２の出力ビットを提供するために、これらの入力に対してモジュロ２加算を実施する。知られているように、図１に示されているタイプの非再帰的符号器を使用して入力ビットストリームを符号化するためには、ビットストリームは、一度に１ビットずつ符号器に入力され、すると、出力１３０及び１３２から、２つの符号化ビットストリームが読み出される。２つの符号化ビットストリームは、通常は、伝送のために１つのビットストリームにインターリーブされると考えられる。
【０００９】
第２のタイプの畳み込み符号器が、図２に示されている。これは、再帰的畳み込み符号器として知られており、符号化出力ビットは、現行入力ビットのみならず、先行「状態」ビットにも依存する。このような「状態」ビットは、図２に示されているように、符号器の内部処理において得られ（すなわち図２におけるビットｕn-1）、次いで符号器の入力にフィードバックされるビットである。先行「状態」ビットが再帰的符号器の入力にフィードバックされるゆえに、再帰的畳み込み符号器の生成多項式の集合は、通常は、
【数１】
2010529764.tif 000003
の形態をとる。再帰的畳み込み符号器の一例が、図２に示されている。ここでは、再帰的畳み込み符号器２１０は、符号化予定の入力ビットストリームｘnを入力する入力ライン２１６を含む。入力２１６は、第１のモジュロ２加算器２３４に供給され、該加算器は、それによって実施されるモジュロ２加算の結果をｕnとして提供する出力ラインを提供する。ｕnは、第１の遅延器２１８に入力され、該第１の遅延器２１８は、第１の遅延ビットｕn-1を提供する出力ライン２２４を有し、第１の遅延ビットｕn-1は、第２の遅延ビットｕn-2を提供するために第２の遅延器２２０に入力される。１つの入力ビットごとに第１の符号化出力ビットの出力をライン２４０に載せて提供する第２のモジュロ２加算器２１２が提供され、また、１つの入力ビットごとに第２の符号化出力ビットの出力をライン２３２に載せて提供する第３のモジュロ２加算器２１４が提供される。第１のモジュロ２加算器２３４の出力は、ライン２２２を通じて第２のモジュロ２加算器２１２に入力され、ライン２２８を通じて第３のモジュロ２加算器２１４に入力されることがわかる。また、第２のモジュロ２加算器２１２は、ライン２２４を通じて第１の遅延ビットｕn-1を受信するとともに、ライン２２６を通じて第２の遅延ビットｕn-2を受信する。第３のモジュロ２加算器２１４は、第１の遅延ビットｕn-1は受信しないが、ライン２２６を通じて第２の遅延ビットｕn-2は受信する。再帰的動作を提供するために、第１のモジュロ２加
算器２３４は、入力ビットストリームを受信するのに加えて、ライン２３６を通じて第１の遅延ビットｕn-1を受信する。上記の構成を考慮すると、図２に見られるように、図２に示されている再帰的符号器のための生成多項式は、
ｇ０（Ｄ）＝１＋Ｄ、
ｇ１（Ｄ）＝１＋Ｄ＋Ｄ2、及び
ｇ２（Ｄ）＝１＋Ｄ2
である。
【００１０】
図１及び図２の符号器は、レート１／２の符号に関するものである、すなわち１つの入力ビットが２つの出力ビットを生成するものである。しかしながら、より一般的には、ｋ個の入力ビットがｎ個の出力ビットに符号化されるようなレートｋ／ｎの符号も可能である。ここで、ｋは１以上であり、ｎはｋ以上である。このような符号は、ｋ行ｎ列の行列として表される生成多項式の集合：
【数２】
2010529764.tif 000004
によって定められる。総じて、上記の生成行列では、ｇk,nが、ｋ番目の入力がｎ番目の出力にどのように寄与するかを表す一方で、ｇk,0は、ｋ番目の入力のためのフィードバック接続を表すものである。各入力は、示されているように、異なるフィードバック多項式を有することが可能である。
【００１１】
当該分野において知られている代表的なレート２／３の再帰的符号器の一例が、図３に示されている。ここで、レート２／３の再帰的符号器７１０は、入力ビットストリームｘ1,n及びｘ2,nをそれぞれ載せて受信する２つの入力７１２及び７１４を有する。第１の入力ライン７１２は、第１のビットストリームｘ1,nを第１のモジュロ２加算器７１６に入力し、該加算器は、出力状態ビットｕ1,nを第１の１ビット遅延器７２０に提供する。また、第１のフィードフォワードライン７３６が、状態ビットｕ1,nを第２のモジュロ２加算器７３０に供給する一方で、第２のフィードフォワードライン７３４は、状態ビットｕ1,nを第３のモジュロ２加算器７２８に供給する。１ビット遅延器７２０の出力は、第２の状態ビットｕ1,n-1であり、これは、フィードフォワードライン７４０によって第３のモジュロ２加算器７２８に供給され、また、フィードバックライン７３８によって第１のモジュロ２加算器７１６にも供給される。第２の状態ビットｕ1,n-1は、また、第２の遅延器７２２にも供給され、その出力は、第２のモジュロ２加算器７３０及び第３のモジュロ２加算器７２８の両方にそれぞれ供給される第３の状態ビットｕ1,n-2である。したがって、状態ビットについて、第１の状態ビットｕ1,nは、現入力ビットｘ1,nと第２の状態ビットｕ1,n-1とをモジュロ２加算した結果であり、第２の状態ビットｕ1,n-1は、第１の状態ビットｕ1,nを１ビット遅延させたものであり、第３の状態ビットｕ1,n-2は、第２の状態ビットｕ1,n-1を１ビット遅延させたものである。第３のモジュロ２加算器７２８は、第３のモジュロ２加算器７２８に供給される第１、第２、及び第３の各状態ビットをモジュロ２加算した結果である第１の出力ビットｙ1,nを出力ライン７５０に載せて出力する。
【００１２】
次に、入力ビットｘ2,nを入力する第２の入力ライン７１４に着目する。第４のモジュ
ロ２加算器７１８は、ライン７１４上の入力ビットストリームｘ2,nを受信し、第４の状態ビットｕ2,nを第３の１ビット遅延器７２４に出力し、また、フィードフォワードライン７４６を通じて第５のモジュロ２加算器７３２に供給する。１ビット遅延器７２４は、第５の状態ビットｕ2,n-1を第４の１ビット遅延器７２６に出力し、また、フィードフォワードライン７４２を通じて第２のモジュロ２加算器７３０に供給する。第２の１ビット遅延器７２６は、第６の状態ビットｕ2,n-2をライン７４８を通じて第２のモジュロ２加算器７３０及び第５のモジュロ２加算器７３２に出力する。また、第６の状態ビットｕ2,n-2は、フィードバックライン７４４を通じて入力７１４における第４のモジュロ２加算器７１８にフィードバックされる。第２のモジュロ２加算器７３０は、状態ビット：ｕ1,n、ｕ1,n-2、ｕ2,n-1、及びｕ2,n-2を入力として受信する。第２のモジュロ２加算器７３０には、そこから出力ビットストリームｙ2,nを出力する出力ライン７５２が提供される。第５のモジュロ２加算器７３２は、状態ビットｕ2,n及びｕ2,n-2を入力として受信し、第３の出力ビットストリームｙ3,nをライン７５４から出力する。したがって、このような構成があれば、入力ビットｘ1,n及びｘ2,nからなる１つのペアごとに、３つの出力ビットｙ1,n、ｙ2,n、及びｙ3,nが出力される。また、上記の構成を考慮すると、図３に見られるように、図３に示されているレート２／３の再帰的符号器のための生成多項式は、
ｇ1,1（Ｄ）＝１＋Ｄ＋Ｄ2、
ｇ1,2（Ｄ）＝１＋Ｄ2、
ｇ1,3（Ｄ）＝０、
ｇ2,1（Ｄ）＝０、
ｇ2,2（Ｄ）＝Ｄ＋Ｄ2、
ｇ2,3（Ｄ）＝１＋Ｄ2、
ｇ1,0（Ｄ）＝１＋Ｄ、及び
ｇ2,0（Ｄ）＝１＋Ｄ2
である。
【００１３】
再帰的符号器は、非再帰的符号器と比べると、僅かに複雑である一方で、より「重み」を有する符号化出力を生成する、すなわちより優れた誤り検出特性及び誤り訂正特性を有する。ＧＳＭなどの通信システムでは、従来より、非再帰的畳み込み符号が使用されてきたが、近年では、その優れた性能特性ゆえに、再帰的畳み込み符号の必要性が生じている。レシーバが非再帰的畳み込み符号化ビットストリーム及び再帰的畳み込み符号化ビットストリームの両方を復号化可能であるためには、従来は、別々の２つの復号器、すなわち非再帰的符号化ビットストリーム用の１つと、再帰的符号化ビットストリーム用のもう１つとが必要であった。２つの復号器が通常必要とされるのは、再帰的符号器と非再帰的符号器とでは、状態遷移図における分岐ラベルが異なるからである。したがって、非再帰的符号化ビットストリームを復号化するには、従来は、そのビットストリームを生成したターゲット非再帰的符号器に特に適応された復号器が必要とされ、同様に、再帰的符号化ビットストリームを復号化するには、そのビットストリームを生成したターゲット再帰的符号器の動作に特に適応された復号器が必要とされてきた。これらの復号器が、例えば集積回路上などハードウェアに実装されている場合は、２つの復号器を実装するために、より広いシリコン面積が必要になる。したがって、もし、各タイプの畳み込み符号化ごとに特定の復号器を有する必要性が排除可能であり、再帰的符号化ビットストリーム及び非再帰的符号化ビットストリームの両方の復号化に使用できる単一の又は少なくとも縮小集合の復号器が提供可能であれば、明らかに有益であると考えられる。
【発明の概要】
【００１４】
以上に対処するために、本発明の実施形態は、復号化構成であって、非再帰的畳み込み符号器によって符号化されたビットストリームを復号化するように適応された復号器が、再帰的畳み込み符号化ビットストリームの復号化を少なくとも部分的に実施するために使用され、それとともに、ビットストリームの前処理又は後処理が、復号化を完了させるた
めに実施される、復号器構成を提供する。より詳細には、本発明の一実施形態では、非再帰的符号化ビットストリームを復号化するように適応された従来の復号器に、再帰的符号化ビットストリームが入力される。得られる中間出力は、正しい復号化ビットストリームを表さないものの、次いで、非再帰的符号化動作の形態をとる後処理段階に通すことができる。これは、復号化の動作を効果的に完了させ、その出力として、正しい復号化ビットストリームを提供する。別の一実施形態では、非再帰的符号化動作が、後処理段階として実施される代わりに前処理段階として実施され、その出力は、次いで、従来の復号器に供給される。従来の復号器の出力は、したがって、正しい復号化ビットストリームである。更なる一実施形態では、非再帰的符号器によって符号化されたビットストリームを復号化するように適応された軟判定復号器を使用することができ、軟判定に作用するように適応されているが硬判定非再帰的符号化動作に類似した前処理又は後処理の段階が実施される。したがって、更なる実施形態では、本発明の原理は、レシーバにおいて軟判定シンボル検出が使用される場合用に、軟判定復号器を提供するようにも適用することができる。
【００１５】
以上を考慮して、第１の態様から、本発明は、再帰的畳み込み符号化ビットストリームを復号化するための装置であって、非再帰的畳み込み符号化ビットストリームを復号化するように適応された復号器と、復号器の出力を受信してそれに後処理動作を適用するように構成された後処理要素とを含み、復号器及び後処理要素は、受信された再帰的畳み込み符号化ビットストリームを復号化して復号化ビットストリームを提供するようにもあわせて動作可能である、装置を提供する。
【００１６】
第１の態様の本発明の利点は、同じ復号器を、非再帰的畳み込み符号の復号化に使用可能であるとともに、後処理段階を伴うことによって再帰的畳み込み符号の復号化にも使用可能である、という点にある。したがって、再帰的符号用及び非再帰的符号用に別々の専用復号器を提供する必要がなくなる。
【００１７】
好ましい一実施形態では、復号器は、再帰的畳み込み符号化ビットストリームを受信し、そのビットストリームを部分的に復号化して中間的復号化ビットストリームを提供し、後処理要素は、中間的復号化ビットストリームを受信し、それに後処理動作を適用して復号化ビットストリームを提供する。好ましい実施形態は、復号器の出力を処理するためにターゲット再帰的畳み込み符号器の入力ビットストリーム（大抵はｋ個である）ごとに必要とされる後処理要素が１つのみであり、したがって、ハードウェア実装の複雑性が特に低減される、という利点を有する。
【００１８】
好ましい実施形態では、再帰的畳み込み符号化ビットストリームは、生成多項式：
【数３】
2010529764.tif 000005
を有する再帰的畳み込み符号器によって符号化されており、復号器は、生成多項式：
【数４】
2010529764.tif 000006
を有する非再帰的畳み込み符号器によって生成された非再帰的畳み込み符号化ビットストリームを復号化するように適応される。ここで、ｋは１以上であり、ｎはｋ以上である。このケースでは、ｋは符号器への入力の数を、ｎは出力の数をそれぞれ表すので、比率ｋ／ｎは、符号器のレートである。比率ｋ／ｎは、常に１以下である。
【００１９】
好ましい実施形態では、後処理要素は、生成多項式：
【数５】
2010529764.tif 000007
を有する非再帰的符号器である。このような構成は、硬判定シンボルに適用可能であり、このような非再帰的符号化動作のような後処理を有することによって、可能な限り正確な復号化が得られることが保証される。
【００２０】
第２の態様から、再帰的畳み込み符号化ビットストリームを復号化するための装置であって、再帰的畳み込み符号化ビットストリームを受信してそれに前処理動作を適用するように構成された前処理要素と、非再帰的畳み込み符号化ビットストリームを復号化するように適応された復号器とを含み、前処理要素及び復号器は、受信された再帰的畳み込み符号化ビットストリームを復号化して復号化ビットストリームを提供するようにもあわせて動作可能である、装置が提供される。
【００２１】
第２の態様の本発明の利点は、同じ復号器を、非再帰的畳み込み符号の復号化に使用可能であるとともに、前処理要素を伴うことによって再帰的畳み込み符号の復号化にも使用可能である、という点にあり、第１の態様と同様である。したがって、再帰的符号用及び非再帰的符号用に別々の専用復号器を提供する必要がなくなる。
【００２２】
第２の態様の一実施形態では、少なくとも１つの前処理要素は、再帰的畳み込み符号化ビットストリームを受信し、それに前処理動作を適用して中間的復号化ビットストリームを提供し、復号器は、中間的復号化ビットストリームを受信し、復号化を完了させて復号化ビットストリームを提供する。好ましくは、再帰的畳み込み符号化ビットストリームを生成したターゲット再帰的畳み込み符号器からの各符号化出力ビットストリームに１つずつ、複数の前処理要素が提供され、各前処理要素の出力は、上記復号器に入力として供給される。しかしながら、実施形態において説明されるように、複数の前処理要素は、あわせて協同の動作を有する単一の前処理要素と見なすことができる。代替の実施形態は、容易にソフトウェアに実装することが可能であり、この場合は、前処理要素を単一のルックアップテーブルによって表すことができる。
【００２３】
好ましくは、第２の態様にしたがった実施形態では、再帰的畳み込み符号化ビットスト
リームは、生成多項式：
【数６】
2010529764.tif 000008
を有する再帰的畳み込み符号器によって符号化されており、復号器は、生成多項式：
【数７】
2010529764.tif 000009
を有する非再帰的畳み込み符号器によって生成された非再帰的畳み込み符号化ビットストリームを復号化するように適応される。ここで、ｋは１以上であり、ｎはｋ以上である。このケースでも、第１の態様と同様に、ｋは符号器への入力の数を、ｎは出力の数をそれぞれ表すので、比率ｋ／ｎは、符号器のレートである。
【００２４】
第２の態様の一実施形態では、前処理要素は、ｎ列ｎ行の形態の生成行列：
【数８】
2010529764.tif 000010
を有する非再帰的符号器である。このような構成は、硬判定シンボルに基づいて動作するように特に適応されており、可能な限り正確な復号化が得られることを保証する。なお、第２の態様のこの実施形態では、再帰的符号化ビットストリームが各入力ごとに同一のフィードバック多項式を有する再帰的符号器によって生成されたものであること、したがって、前処理要素として使用される非再帰的符号器の生成多項式が同一であることに留意せよ。
【００２５】
代替の実施形態では、再帰的符号化ビットストリームは、軟判定シンボルによって表される。このような実施形態では、前処理要素又は後処理要素は、必要に応じて、軟判定ビットストリームαnを受信するための入力と、少なくとも１つの遅延軟判定ビットストリームαn-kを生成するための少なくとも１つのシンボル遅延と、少なくとも１つのアナログ加算器とを含み、ここで、当該アナログ加算器又は各アナログ加算器は、
【数９】
2010529764.tif 000011
にしたがって出力を出力するように構成される。なお、２つの入力を伴う幾つかのΣ演算子をネスティングするのではなく、ｐ個の入力を伴う一般化されたΣ演
算子を１つ又は複数組み合わせても使用可能であることに留意せよ。
【数１０】
2010529764.tif 000012
このような実施形態の利点は、軟判定シンボル表現が使用可能であり、より正確で尚且つ高信頼性の復号化がもたらされることにある。
【００２６】
代替の軟判定実施形態では、前処理要素又は後処理要素は、必要に応じて、軟判定ビットストリームαnを受信するための入力と、少なくとも１つの遅延軟判定ビットストリームαn-kを生成するための少なくとも１つのシンボル遅延と、少なくとも１つのアナログ加算器とを含み、ここで、当該アナログ加算器又は各アナログ加算器は、
【数１１】
2010529764.tif 000013
にしたがって出力を出力するように構成される。なお、ｐ個の入力があり、もし第１の遅延器ｋ1が０であれば、α（ｎ−ｋ1）はα（ｎ）であることに留意せよ。
【００２７】
このような実施形態は、シグマ関数の複雑さが大幅に低減され、ハードウェア又はソフトウェアのいずれへの実装も容易になる、という利点を提供する。
【００２８】
これらの実施形態では、復号器は、好ましくは、逐次復号器及び最大尤度復号器を含む群より選択されるものである。より詳細には、復号器は、逐次復号器の場合はファノ復号器であることが好ましい。或いは、復号器は、最大尤度復号器の場合はビタビ復号器であることが好ましい。ファノ復号器又はビタビ復号器は、いずれも挙動を予測可能である十分に解明された成熟技術であるので、これらの復号器の使用は好都合である。その他の復号器構成（Ｌｏｇ−ＭＡＧやＭＡＰなど）も、当該分野において知られており、それらの任意が使用されてよい。
【００２９】
第３の態様から、本発明は、また、再帰的畳み込み符号化ビットストリームを復号化するための方法であって、再帰的畳み込み符号化ビットストリームに復号化動作を適用することと、その後に続く後処理動作とを含み、復号化動作は、非再帰的畳み込み符号化ビットストリームを復号化するように構成され、復号化動作及び後処理動作は、受信された再帰的畳み込み符号化ビットストリームを復号化して復号化ビットストリームを提供するようにもあわせて動作可能である、方法を提供する。第１の態様に関連して上述されたのと同じ利点が得られる。
【００３０】
好ましくは、第３の態様の実施形態では、再帰的畳み込み符号化ビットストリームは、生成多項式：
【数１２】
2010529764.tif 000014
を有する再帰的畳み込み符号器によって符号化されており、復号化動作は、生成多項式：
【数１３】
2010529764.tif 000015
を有する非再帰的畳み込み符号器によって生成された非再帰的畳み込み符号化ビットストリームを復号化するように適応される。ここで、ｋは１以上であり、ｎはｋ以上である。このケースでは、第１の態様と同様に、ｋは符号器への入力の数を、ｎは出力の数をそれぞれ表すので、比率ｋ／ｎは、符号器のレートである。
【００３１】
特に好ましい実施形態では、後処理動作は、生成多項式：
【数１４】
2010529764.tif 000016
を有する非再帰的符号化動作である。これは、可能な限り正確な復号化が得られることを保証する。このような構成は、硬判定シンボルに特に適している。
【００３２】
第４の態様から、本発明は、また、再帰的畳み込み符号化ビットストリームを復号化するための方法であって、再帰的畳み込み符号化ビットストリームを受信してそれに前処理動作を適用するように構成された前処理動作と、その後に続く、非再帰的畳み込み符号化ビットストリームを復号化するように適応された復号化動作とを含み、前処理素動作及び復号化動作は、受信された再帰的畳み込み符号化ビットストリームを復号化して復号化ビットストリームを提供するようにもあわせて動作可能である、方法を提供する。第２の態様に関連して上述されたのと同じ利点が得られる。
【００３３】
第４の態様の実施形態では、再帰的畳み込み符号化ビットストリームは、生成多項式：
【数１５】
2010529764.tif 000017
を有する再帰的畳み込み符号器によって符号化されていることが好ましく、復号化動作は、生成多項式：
【数１６】
2010529764.tif 000018
を有する非再帰的畳み込み符号器によって生成された非再帰的畳み込み符号化ビットストリームを復号化するように適応される。ここで、ｋは１以上であり、ｎはｋ以上である。したがって、第４の態様の実施形態では、ターゲット再帰的符号器のフィードバック多項式が互いに一致していることがわかる。
【００３４】
第４の態様の好ましい実施形態では、前処理動作は、ｎ列ｎ行の形態の生成行列：
【数１７】
2010529764.tif 000019
を有する非再帰的符号化である。このような動作は、可能な限り正確な復号化を保証する。更に、非再帰的符号化動作は、硬判定入力シンボルへの使用に特に適している。
【００３５】
第３又は第４の態様のその他の実施形態では、再帰的符号化ビットストリームは、軟判定シンボルによって表される。これは、軟判定システムの更なる正確さ及び信頼性が得られることを可能にする。
【００３６】
一軟判定実施形態では、前処理動作又は後処理動作は、必要に応じて、軟判定ビットストリームαnを受信することと、受信された軟判定ビットストリームを遅延させて少なくとも１つの遅延軟判定ビットストリームαn-kを生成することと、
【数１８】
2010529764.tif 000020
又はより一般的には
【数１９】
2010529764.tif 000021
にしたがって軟判定ビットストリームと少なくとも１つの遅延軟判定ビットストリームとを合計して出力軟判定ビットストリームを生成することと、を含む。
【００３７】
別の一軟判定実施形態では、前処理動作又は後処理動作は、必要に応じて、軟判定ビットストリームαnを受信することと、受信された軟判定ビットストリームを遅延させて少なくとも１つの遅延軟判定ビットストリームαn-kを生成することと、
【数２０】
2010529764.tif 000022
にしたがって軟判定ビットストリーム及び少なくとも１つの遅延軟判定ビットストリームを処理して出力軟判定ビットストリームを生成することと、を含む。この後者の実施形態は、シグマ関数の近似によって、ハードウェア又はソフトウェアのいずれに実装されるにしても実装の複雑さを低減される、という更なる利点を有する。
【００３８】
好ましくは、復号化段階は、逐次復号化及び最大尤度復号化を含む群より選択されるものである。より好ましくは、復号化は、逐次復号化の場合はファノアルゴリズムを使用することが好ましい。同様に、復号化は、最大尤度復号化の場合はビタビアルゴリズムを使用することが好ましい。知られているその他の復号化アルゴリズム（Ｌｏｇ−ＭＡＧやＭＡＰなど）も使用されてよい。
【００３９】
第５の態様から、処理デバイス上において実行されるときにその処理デバイスを上述の第３又は第４の態様にしたがって動作させるように構成されたソフトウェアプログラム又はソフトウェアプログラム一式が提供される。更に、第６の態様から、第５の態様にしたがったソフトウェアプログラム又はソフトウェアプログラム一式のなかの少なくとも１つのソフトウェアプログラムを格納するためのコンピュータ可読ストレージ媒体も提供される。コンピュータ可読ストレージ媒体は、ハードディスク、ＣＤ、ＤＶＤなどのディスクベースの媒体、又はフラッシュメモリなどの固体媒体など、当該分野において知られている任意の媒体であってよい。
【００４０】
本発明の更なる特徴及び利点が、添付の特許請求の範囲から明らかになる。
【００４１】
添付の図面を参照にしてほんの一例として提示される本発明の実施形態の以下の説明から、本発明の更なる特徴及び利点が明らかになる。図中、類似の参照符号は、類似のパーツを指し示すものとする。
【図面の簡単な説明】
【００４２】
【図１】先行技術のレート１／２の非再帰的畳み込み符号器を示したブロック図である。
【図２】先行技術のレート１／２の再帰的畳み込み符号器を示したブロック図である。
【図３】先行技術のレート２／３の再帰的畳み込み符号器を示したブロック図である。
【図４】本発明の第１の実施形態の説明に使用するために非再帰的畳み込み符号器及び再帰的畳み込み符号器の両方を示したブロック図である。
【図５】本発明の第１の実施形態を示したブロック図である。
【図６】本発明の第１の実施形態の方法にしたがって実施される段階を示した流れ図である。
【図７】本発明の第２の実施形態を説明する目的で再帰的畳み込み符号器及び非再帰的畳み込み符号器の両方を示したブロック図である。
【図８】本発明の第２の実施形態のブロック図である。
【図９】本発明の第２の実施形態によって実施される方法を示した流れ図である。
【図１０】本発明の第３の実施形態のブロック図である。
【図１１】本発明の第３の実施形態の別のブロック図である。
【図１２】本発明の第４の実施形態の説明に使用するために非再帰的畳み込み符号器及び再帰的畳み込み符号器の両方を示したブロック図である。
【図１３】本発明の第４の実施形態のブロック図である。
【図１４】本発明の第４の実施形態の方法にしたがって実施される段階を示した流れ図である。
【図１５】本発明の第５の実施形態を説明する目的で非再帰的畳み込み符号器及び再帰的畳み込み符号器の両方を示したブロック図である。
【図１６】本発明の第５の実施形態のブロック図である。
【図１７】本発明の第５の実施形態によって実施される段階を示した流れ図である。
【図１８】本発明の実施形態において使用されるレート１／１の非再帰的符号器の図である。
【図１９】本発明の更なる実施形態において軟判定入力データを処理するように構成された処理ブロックのブロック図である。
【図２０】本発明の第６の実施形態のブロック図である。
【図２１】本発明の第７の実施形態のブロック図である。
【図２２】図２２（ａ）は比較的複雑な生成多項式にしたがった非再帰的符号器のブロック図であり、図２２（ｂ）は図２２（ａ）の非再帰的符号器に類似した軟判定入力処理ブロックのブロック図である。
【図２３】第４の実施形態の変形である本発明の更なる一実施形態のブロック図である。
【図２４】第４の実施形態の別の変形である本発明の更なる一実施形態のブロック図である。
【図２５】本発明の更なる後処理実施形態を提供するために硬判定要素及び軟判定要素をどのように組み合わせることができるかを示した図である。
【図２６】本発明の更なる前処理実施形態を提供するために硬判定要素及び軟判定要素をどのように組み合わせることができるかを示した図である。
【発明を実施するための形態】
【００４３】
本発明の第１の実施形態の構造及び動作を説明する前に、先ず、図２に示されている再帰的畳み込み符号器２１０についてもう一度考える。再帰的符号器２１０を図１の非再帰的符号器１１０と比較すると、２つの符号器の唯一の差は、フィードバックライン２３６及び第１のモジュロ２加算器２３４の有無であることがわかる。更に、図１及び図２に示されているように、生成多項式ｇ１及びｇ２は同一である。再帰的符号器は、フィードバックループの一部として、追加の生成多項式ｇ０を追加されている。
【００４４】
上記のように、再帰的畳み込み符号器を非再帰的畳み込み符号器と対比させて考えると、再帰的符号器は、（仮想的）再帰的部分と（仮想的）非再帰的部分とを有するものと見なせることが明らかになる。図４は、このような再帰的符号器の表現であり、再帰的部分３１０と非再帰的部分１１０とを提供されている。非再帰的部分１１０は、図１の非再帰
的符号器１１０と同一であることがわかる。再帰的部分３１０は、符号化予定の入力ビットストリームｘnを受信する入力ライン３２０を含み、該ビットストリームは、第１のモジュロ２加算器３１２に入力される。単一の遅延器３１４が提供され、その出力ビットｕn-1は、ライン３１６を通じてモジュロ２加算器３１２の第２の入力にフィードバックされる。モジュロ２加算器の出力は、次いで、遅延器３１４に入力されるとともに、出力ライン３１８に載せられて符号器の非再帰的部分１１０への入力として同部分１１０に出力される。符号器の再帰的部分は、したがって、生成行列：
Ｇ＝（１／ｇ０）、ただし
ｇ０（Ｄ）＝１＋Ｄ
を有するレート１／１の再帰的符号器を表している。ライン３１８に載せられて非再帰的部分１１０に出力される再帰的部分からの出力ビットストリームは、したがって、レート１／１で、すなわち１つの入力ビットあたり１つの出力ビットのレートで符号化された再帰的畳み込み符号化ビットストリームと見なすことができる。これは、次いで、レート１／２の非再帰的畳み込み符号器部分１１０に供給される。
【００４５】
再帰的畳み込み符号器を、図４に示されているように（仮想的）再帰的部分と非再帰的部分とを有するものと見なしたときに、本発明者は、再帰的符号器によって符号化されたビットストリームを復号化するには、上述された（仮想的）符号化段階を原則的に逆転させた複数段階の復号化動作を実施すればよい、ということに気付いた。すなわち、もし、図４に示されているように、再帰的符号器を、再帰的符号化段階と非再帰的符号化段階とを有するものとして仮想的に表すことができるならば、このような構成からの符号化ビットストリームを復号化するには、適切な復号化段階、すなわち非再帰的符号化を復号化するための復号化段階と、再帰的符号化を復号化するための復号化段階とを適用すればよい。本発明の実施形態は、この気付きに基づくものである。
【００４６】
したがって、図５を参照にして、本発明の第１の実施形態にしたがった復号化構成４００が説明される。
【００４７】
より詳細には、第１の実施形態の復号化構成４００は、第１の復号化部分４２０と、第２の復号化部分４１０とを含む。第１の復号化部分４２０は、既知の生成多項式の非再帰的畳み込み符号器によって符号化されたビットストリームを復号化するように適応された従来の畳み込み復号器である。より詳細には、復号器４２０は、復号化構成４００が復号化可能であろうとしているターゲット再帰的畳み込み符号器の（仮想的）非再帰的部分と同じ特性及び生成多項式を有する非再帰的符号器によって符号化されたビットストリームを復号化するように適応される。したがって、復号器４２０は、２つの符号化出力ビットストリームを受信するために、２つの入力ライン４２４及び４２６を有する。符号器からの出力ビットが、伝送のために１つのビットストリームにインターリーブされている場合は、これらのビットは、復号器４２０に入力される前に、個々の符号化出力ストリームｙ1,n及びｙ2,nに非インターリーブされる。後述されるその他の実施形態では、このような非インターリーブが不要である。
【００４８】
復号器４２０の動作は、従来のものであり、本明細書では説明されない。当該分野では、様々なタイプの畳み込み復号器の動作が周知である。例えば、もし必要であれば、参照によって本明細書に組み込まれるＵＲＬ：http://www.complextoreal.com/chapters/convo.pdfにおいて入手可能な解説によって、更なる説明が提供される。
【００４９】
従来の復号器４２０は、例えば逐次復号化プロセス又は最大尤度復号化プロセスなど、当該分野において既に知られている任意の復号化アルゴリズムを使用してよい。逐次復号化プロセスが使用される場合は、ファノアルゴリズムが使用されることが好ましい。最大尤度復号化プロセスが使用される場合は、ビタビアルゴリズムが使用されることが好まし
い。これらのアルゴリズムは、いずれも、当該分野において周知である。
【００５０】
第１の実施形態における復号器４２０は、符号化入力ビットからなる１つのペアごとに１つの出力ビットを出力するという意味で、（一連の確率を出力しえる軟判定復号器とは対照的な）硬判定出力復号器であることが好ましい。軟判定入力／軟判定出力復号器を用いる実施形態は、後述される。復号器４２０からの出力ビットｕnは、入力ライン４２２に載せられて第２の復号化段階４１０に入力される。該段階４１０は、このケースでは、非再帰的畳み込み符号器の形態をとる後処理段階である。より詳細には、第２の復号化段階４１０は、遅延器４１２及び１つのモジュロ２加算器４１４を有する非再帰的畳み込み符号器を含む。従来の復号器４２０からライン４２２に載せられて出力されるビットストリームｕnは、非再帰的符号器４１０に入力され、遅延器４１２に供給される。また、該入力は、ライン４１６を通じてモジュロ２加算器４１４の第１の入力にも供給される。モジュロ２加算器の第２の入力は、ライン４１８に載せて、遅延器４１２の出力、すなわち１ビット期間だけ遅延された遅延ビットｕn-1を受け取る。モジュロ２加算器４１４は、出力ライン４２８に載せて復号化ビットストリームｘnを出力する。
【００５１】
したがって、第２の復号化部分４１０は、上記のように、非再帰的畳み込み符号器であるがレート１／１を有する、すなわち１ビットを入力されるごとに１ビットが出力されるものと見なすことができる。更に、図５からわかるように、非再帰的符号器４１０のための生成多項式は、復号化構成４００が復号化しようとしているターゲット再帰的符号器の再帰的部分の生成多項式によって定められる。すなわち、図４を参照にして、もし再帰的符号器の再帰的部分のための生成行列が、
Ｇ＝（１／ｇ０）、ただしｇ０＝１＋Ｄ
であれば、非再帰的符号器４１０の生成行列は、
Ｇ＝（ｇ０）、ただしｇ０＝１＋Ｄ
によって与えられる。
【００５２】
再帰的符号器のフィードバック生成多項式と同じである上記の生成多項式にしたがったこの非再帰的符号化の効果は、入力ビットストリームの復号化が完了されること、そして出力復号化ビットストリームｘnが再帰的畳み込み符号器に入力された当初の入力ビットストリームｘnと同じになることにある。
【００５３】
したがって、第１の実施形態にしたがうと、復号化しようとしているターゲット再帰的符号器のために専用の従来の復号器４２０を提供する代わりに、非再帰的符号化ビットストリームの復号化にも使用することができる既存の復号器４２０が、極めて実装が容易であるレート１／１の非再帰的符号器４１０と組み合わせて使用される。したがって、例えば、再帰的符号化信号及び非再帰的符号化信号の両方を復号化する必要がある集積回路上に復号器が実装される場合は、非再帰的符号化ビットストリームを復号化すること及び再帰的符号化ビットストリームを少なくとも部分的に復号化することに使用することができる１つの従来の復号器４２０を提供し、更に、部分的に復号化された再帰的符号化ビットストリームの復号化を完了させるための単純なレート１／１の非再帰的符号器を提供することができる。この点において、レート１／１の非再帰的符号器４１０の複雑性、及びゆえにＩＣ上においてモジュールが占有するシリコン面積は、そうでなければ必要とされるであろう再帰的符号のための専用の従来の復号器４２０と比べて大幅に低減される。
【００５４】
図６は、復号器構成４００によって実施されるプロセス段階を示している。先ず、段階５．２において、従来の復号器４２０は、生成行列：
Ｇ＝（ｇ１／ｇ０，ｇ２／ｇ０，...，ｇｎ／ｇ０）
を有する再帰的符号器によって符号化された再帰的符号化ビットストリームを受信する。この点において、従来の復号器は、生成行列：Ｇ＝（ｇ１，ｇ２，...，ｇｎ）を有する
非再帰的符号器によって符号化されたビットストリームを復号化するように適応されている。したがって、段階５．４において、復号器４２０は、段階５．６において出力される中間的復号化ビットストリームを生成するために、受信された符号化ビットストリームを復号化する。
【００５５】
段階５．８において、中間的復号化ビットストリームは、上記のように生成行列：
Ｇ＝（ｇ０）
を有する非再帰的符号器４１０によって受信される。非再帰的符号器４１０は、次いで、中間的復号化ビットストリームを非再帰的に符号化し、段階５．１０において、その出力ライン４２８に完全復号化ビットストリームｘnを提供する。したがって、非再帰的符号を復号化するように適応された復号器を使用する復号化と、その後に続く、レート１／１による非再帰的符号化である後処理段階との組み合わせを通じて、再帰的符号化ビットストリームを完全に復号化することができる。
【００５６】
図７〜７との関連において、本発明の第２の実施形態が説明される。
【００５７】
図７は、図２の再帰的符号器２１０の第２の（仮想的）表現を示している。図４と比較すると、図７では、再帰的符号化によって表される再帰的符号器及びその後に続く非再帰的符号化ではなく、順番が逆にされていることがわかる。詳細に言うと、ここでは、入力ビットストリームｘnは、先ず、非再帰的符号器１１０によって非再帰的に符号化され、次いで、非再帰的符号器１１０の両出力が、それぞれの再帰的符号器３１０、３１０’によって個別に再帰的に符号化される。効果は同じである、すなわち、入力ビットストリームは再帰的に符号化される。非再帰的符号器１１０及び再帰的符号器３１０、３１０’の生成多項式は、上述のものと同じである。
【００５８】
再帰的符号器は図７に示されているようにもモデル化可能である、という発明者の気付きに基づいて、本発明の第２の実施形態にしたがった第２の復号器構成６００が更に提供される。より詳細には、図８の第２の復号化構成６００を図５の第１の復号化構成４００と比較すると、要素の順序が逆転されていること、すなわち符号化ビットストリームが先ずはレート１／１の非再帰的符号化を受け、次いで従来の復号器４２０に入力されることがわかる。
【００５９】
より詳細は、第２の実施形態にしたがった第２の復号化構成６００は、符号器からの２つの符号化出力ストリームｙ1,n及びｙ2,nを受信する２本の入力ライン６０２及び６００を含む。第１の実施形態と同様に、もし２つの符号化出力ストリームが伝送のために１つのビットストリームにインターリーブされているならば、これらのストリームは、図８の第２の復号器構成６００に入力される前に非インターリーブされる。各符号化入力ストリーム６０２又は６００は、第１の実施形態の非再帰的畳み込み符号器４１０と同じ構造及び動作を有するそれぞれの非再帰的畳み込み符号器４１０又は４１０’に入力される。すなわち、非再帰的畳み込み符号器の生成多項式ｇ０は、それが復号化しようとしているターゲット再帰的符号器のフィードバック多項式に対応している。２つの非再帰的符号器４１０及び４１０’は、２つの中間的復号化出力ストリームｖ1,n及びｖ2,nをライン６０６及び６０８に載せて生成する。これらは、次いで、ターゲット再帰的符号器の（仮想的）非再帰的部分にしたがった生成多項式を有する非再帰的符号器によって符号化されたビットストリームを復号化するように適応された従来の復号器４２０に入力される。第１の実施形態と同様に、復号器４２０は、当該分野において周知の、ファノ復号器などの逐次復号器又はビタビ復号器などの最大尤度復号器のうちの任意の復号器であってよい。復号器４２０は、出力ライン６１０に載せて復号化ビットストリームｘnを出力する。
【００６０】
図９は、第２の実施形態の第２の復号器構成６００によって実施される方法を示してい
る。より詳細には、段階８．２において、再帰的符号化ビットストリームが受信され、続く段階８．４では、中間的復号化ビットストリームを生成するために、個々の符号化ビットストリームが非再帰的符号器４１０及び４１０’によって非再帰的に符号化される。段階８．６において、中間的復号化ビットストリームは、非再帰的復号器４２０に入力され、該復号器４２０は、段階８．８．において、中間的復号化ビットストリームを復号化し、完全復号化ビットストリームを生成する。復号化ビットストリームは、次いで、段階８．１０において出力される。
【００６１】
第２の実施形態にしたがった第２の復号器構成６００は、各符号化ストリームに対して複数の非再帰的符号器４１０が必要とされるので、第１の実施形態にしたがった第１の復号器構成４００と比べて、ハードウェアに実装されるときの好ましさに劣る。符号化ストリーム内における出力ビットの数が多い（例えば深宇宙応用では１／１００もの低さの符号化レートが知られている）場合は、第２の復号器構成は、必要とされる非再帰的符号器４１０の数ゆえに、非実用的になる。もし非再帰的符号器４１０の数が管理可能な数にとどまる場合は、再帰的符号用及び非再帰的符号用に別々の従来の復号器を提供する代替の形態と比較して、第２の実施形態によって、なおも利点を提供することが可能である。
【００６２】
しかしながら、ハードウェアではなくソフトウェアに実装される代替の実施形態では、非再帰的符号器４１０は、単なるルックアップテーブルとして実装可能であるので、構成の複雑さは、更に低減される。非再帰的畳み込み符号器をルックアップテーブルとして実装することは、当該分野において周知である。しかしながら、本実施形態との関連では、非再帰的符号器４１０のためにルックアップテーブルを使用するソフトウェアへの実装は、上述された第２の実施形態にとって好都合である。なぜならば、必要とされる非再帰的符号器４１０、４１０’その他のそれぞれに対して同じルックアップテーブルが使用可能であり、符号器ごとにそのテーブルに対して複数のルックアップ呼び出しが行われるからである。したがって、第２の実施形態のソフトウェア実装にとっては、上記の欠点はもう無関係である。更に、入力符号化ビットストリームの非インターリーブを必要としない次に説明される更なる一実施形態も、この問題を軽減するのに有用である。
【００６３】
上記のように、第２の実施形態に伴う問題の１つは、符号化ビットストリーム内の入力ビットごとに別々の非再帰的符号器４１０が必要とされることにある。すなわち、もしビットストリームがレートｋ／ｎの符号器で符号化された場合は、ｎ個の非再帰的符号器が必要とされ、入力ビットストリームは、非再帰的符号器の１つにそれぞれ入力される別々の符号化ビットストリームに非インターリーブされる。しかしながら、図１０及び図１１に示されている本発明の第３の実施形態では、この必要性が取り除かれており、インターリーブ符号化ビットストリームは、インターリーブされた状態のままで１つの非再帰的符号器に入力されることができる。
【００６４】
より詳細には、図１０に示されているように、入力ライン１０１０は、インターリーブビットストリームを受信する。該ストリームは、この例では、別々の符号化ストリームｙ1及びｙ2を内包している。すなわち、入力ライン１０１０は、ビットストリームｙ2,n、ｙ1,n、ｙ2,n+1，ｙ1,n+1その他を受信する。入力ライン１０１０は、受信されたビットストリームを非再帰的符号器１０００に入力する。該符号器１０００は、直列に配置された２つの１ビット遅延器１００２及び１００４を含み、第２の１ビット遅延器１００４の出力は、モジュロ２加算器１００６に入力される。フィードフォワードライン１００８が、入力ライン１０１０をモジュロ２加算器１００６に接続する。モジュロ２加算器１００６の出力は、中間的復号化ビットストリームｖ1,n、ｖ2,nその他としてライン１０１６に載せられ従来の復号器４２０に出力される。先の実施形態と同様に、従来の復号器４２０は、既知の生成多項式Ｇの集合を有する符号器によって非再帰的に符号化されたビットストリームを復号化するように適応される。従来の復号器４２０は、復号化を完了させ、復
号化ビットストリームｘnをライン６１０に載せて出力する。したがって、総じて、非再帰的符号器１０００の動作を除いた第３の実施形態の残りの動作は、第２の実施形態の動作と同一である。
【００６５】
非再帰的符号器１０００に戻ると、図１０は、「奇数」反復の際の、すなわちｙ1,nが現行入力ビットであるときの符号器内における「状態」ビットを示している。これに対して、図１１は、「偶数」反復の際の、すなわちｙ2,nが現行入力ビットであるときの状態ビットを示している。したがって、ｙ2,n-1、ｙ1,n-1、ｙ2,n，ｙ1,nの順序の入力ビットストリームを考慮すると、図１１は、現入力ビットがｙ2,nである時点における非再帰的符号器１０００の出力ｖ2,nが、ｙ2,nとｙ2,n-1とのモジュロ２加算の結果であることを示している。したがって、これを、図８の非再帰的符号器４１０’と比較すると、現入力ｙ2,n及び先の入力を与えられたときの出力ｖ2,nは一致することがわかる。同様に、図１０に示されているように、次の入力ビットｙ1,nに対しては、図１１の状態ビットは、非再帰的符号器ブロック１０００の出力ｖ1,nが、現入力ビットｙ1,nと遅延器１００４から出力される状態ビットｙ1,n-1とのモジュロ２加算の結果であるように、図１０内において、右寄りにシフトされている。この動作を、非インターリーブビットストリームｙ1,nに作用する図８の非再帰的符号器４１０の動作と比較すると、入力ビットストリームｙ1,nについての出力は一致することがわかる。
【００６６】
したがって、非再帰的符号器構成１０００を使用すれば、２つの入力符号化ビットストリームｙ1,n及びｙ2,nに非インターリーブする必要がなくなり、インターリーブされた中間的復号化出力ストリームとして、ｖk,nを復号器４２０に提供することができる。したがって、第２の実施形態のように複数の非再帰的符号器を設ける必要がなくなる。しかしながら、第３の実施形態の単一の非再帰的符号器１０００は、第２の実施形態の複数の非再帰的符号器４１０、４１０’その他のレジスタの和と同数のメモリレジスタを必要とすることに留意せよ。総じて、インターリーブされた符号化出力ストリームについて、等価のＮＲＣ符号器１０００内におけるメモリレジスタの数は、第２の実施形態のように出力ストリームが非インターリーブされている場合に個々のＮＲＣ符号器によって使用されるメモリレジスタの数の和である。第２及び第３の実施形態の当面の例では、メモリレジスタの総数は、符号化出力ストリームの数に等しくなっている。なぜならば、第２の実施形態の個々の符号器４１０及び４１０’は、ｎ個のストリームのそれぞれに対して（フィードバック多項式＝１＋Ｄゆえに）１つのメモリレジスタのみを必要とするからである。しかしながら、より一般的に、より複雑なフィードバック多項式がターゲット再帰的符号器において使用されるその他の実施形態では、より多くのメモリレジスタが、第２の実施形態の非再帰的符号器４１０及び４１０’において、ひいては第３の実施形態の単一の非再帰的符号器１０００においても必要とされる。
【００６７】
より詳細には、第２の実施形態における複数のレート１／１の非再帰的符号器は、行列Ｇ＝（ｇ０（Ｄ））によって個々に定められる。ここで、等価な単一の非再帰的符号器は、行列Ｇ＝（ｇ０（Ｄ2））によって定められることに留意せよ。実のところ、
ｇ０（Ｄ）＝１＋Ｄ
ｇ０（Ｄ2）＝１＋Ｄ2
である。もしｙ（ｎ）が、等価な単一の符号器の現行入力サンプルであり、ｖ（ｎ）が、現行出力サンプルであるならば、
ｖ（ｎ）＝ｙ（ｎ）＋ｙ（ｎ−２）
であることをチェックすることができる。これは、ｙ１とｙ２とがインターリーブされたときにおける、
ｖ１（ｎ）＝ｙ１（ｎ）＋ｙ１（ｎ−１）
ｖ２（ｎ）＝ｙ２（ｎ）＋ｙ２（ｎ−１）
と事実上同じである。
【００６８】
したがって、総じて言うと、ｎ個の非インターリーブストリームに作用する同一の生成行列Ｇ＝（ｇ０（Ｄ））を伴うｎ個のレート１／１の非再帰的符号器は、単一のインターリーブストリームに作用する生成行列Ｇ＝（ｇ０（Ｄn））を伴う単一のレート１／１の非再帰的符号器で置き換えることができる。
【００６９】
これまで、上述された第１から第３の実施形態は、レート１／２の符号器、すなわち１つの入力ビットごとに２つの出力ビットが生成される符号器に関するものであった。しかしながら、本発明は、レート１／２の符号器によって生成されたビットストリームを復号化するように適応された復号器に限定されず、その他の実施形態では、任意のレートｋ／ｎの符号器によって生成されたビットストリームを復号化するための復号器を提供することが可能である。したがって、更なる例として、次に説明される第４及び第５の実施形態は、図３に関連して上述された先行技術のレート２／３の再帰的符号器によって符号化されたビットストリームを復号化するように適応された復号化構成であって、レートｋ／ｎの符号化ビットストリームを復号化するためのより一般的な復号器をどのように提供できるかについての例として使用される復号化構成に関するものである。
【００７０】
第４の実施形態を詳細に説明する前に、先ず、上述された図３のレート２／３の再帰的符号器についてもう一度考える。第１及び第２の実施形態と同様に、発明者は、このようなレート２／３の、そしてより一般的には任意のレートｋ／ｎの再帰的符号器が、図１２に示されているように、純粋に再帰的な符号化動作及びその後に続く純粋に非再帰的な符号化動作によって表せることに気付いた。
【００７１】
より詳細には、第１及び第２の実施形態と同様に、発明者は、再帰的符号化動作が、図１２に示されているように、一般的に、レートｋ／ｋの純粋に再帰的な符号化動作及びその後に続くレートｋ／ｎの純粋に非再帰的な符号化と見なせること気付いた。すなわち、再帰的符号器全体についての生成行列Ｇ（Ｄ）は、レートｋ／ｋの純粋に再帰的な符号器の生成行列と、レートｋ／ｎの非再帰的な符号器の生成行列との行列積と見なすことができる。すなわち、
Ｇ（Ｄ）＝ＧR（Ｄ）・ＧNR（Ｄ）
である。
【００７２】
図３のレート２／３の再帰的符号器の具体例を見ると、図１２に示されているように、これは、２つのレート１／１の純粋に再帰的な符号器１２２０及び１２３０によって表され、これら自体は、生成行列ＧR（Ｄ）を伴うレート２／２の純粋に再帰的な符号器と見なすことができる。具体的には、純粋に再帰的な符号器１２２０は、入力ライン７１２に載せて第１の入力ビットストリームｘ1,nをモジュロ２加算器７１６に受信する。モジュロ２加算器７１６は、状態ビットｕ1,nを１ビット遅延器１２２２に出力する。１ビット遅延器１２２２の出力、すなわち第２の状態ビットｕ1,n-1は、フィードバックライン７３８を通じてモジュロ２加算器７１６の第２の入力にフィードバックされる。
【００７３】
第２の純粋に再帰的な符号器１２３０については、符号化される第２の入力ビットストリームｘ2,nは、ライン７１４に載せられてモジュロ２加算器７１８に入力される。モジュロ２加算器の出力、すなわち状態ビットｕ2,nは、第１の１ビット遅延器１２３２に入力され、該遅延器の出力、すなわち第２の状態ビットｕ2,n-1は、第２の１ビット遅延器１２３４に入力される。第２の１ビット遅延器１２３４の出力、すなわち第３の状態ビットｕ2,n-2は、フィードバックライン７４４を通じてモジュロ２加算器７１８の第２の入力にフィードバックされる。再帰的符号器１２２０及び１２３０は、したがって、生成行列ＧR（Ｄ）：
【数２１】
2010529764.tif 000023
を有するレート２／２の純粋に再帰的な符号器と見なすことができる。ここで、図１２において、フィードバック多項式は、
ｇ1,0（Ｄ）＝１＋Ｄ、及び
ｇ2,0（Ｄ）＝１＋Ｄ2
である。
【００７４】
非再帰的符号化部分１２１０については、該部分は、再帰的符号器１２２０及び１２３０の第１の状態ビットに対応する中間的符号化ビットストリームｕ1,n及びｕ2,nを受信する。内部において、非再帰的符号器１２１０は、３つの符号化ビットストリームｙ1,n、ｙ2,n、及びｙ3,nを生成するために、上述された図３のターゲット再帰的符号器７１０の非再帰的要素を再現している。非再帰的部分の生成行列は、ＧNR（Ｄ）：
【数２２】
2010529764.tif 000024
であり、ここで、図１２のケースでは、個々の生成多項式は、
ｇ1,1（Ｄ）＝１＋Ｄ＋Ｄ2、
ｇ1,2（Ｄ）＝１＋Ｄ2、
ｇ1,3（Ｄ）＝０、
ｇ2,1（Ｄ）＝０、
ｇ2,2（Ｄ）＝Ｄ＋Ｄ2、
ｇ2,3（Ｄ）＝１＋Ｄ2、
である。
【００７５】
ここで、図３の再帰的符号器７１０の上記表現は、仮想的表現であること、すなわち符号器は、純粋に再帰的な部分１２２０及び１２３０と非再帰的な部分１２１０とを有するものとして仮想的に表せることに留意せよ。
【００７６】
レートｋ／ｎの再帰的符号器の動作を、レートｋ／ｋの純粋に再帰的な符号器と、その後に続くレートｋ／ｎの非再帰的符号器との組み合わせとして見なせるという上記の気付きに照らして、発明者は、対応する復号器を提供するには、上記の符号化段階を基本的に逆転させた復号器構成を提供すればよいということに気付いた。すなわち、第４の実施形態にしたがった復号器構成は、再帰的符号器の非再帰的部分を復号化する復号器と、その後に続く、純粋に再帰的な符号化部分を復号化する復号器部分とを提供する。このような構成が、図１３に示されている。
【００７７】
第４の実施形態にしたがった復号器構成１３００は、したがって、それに対する入力として３つの符号化ビットストリームｙ1,n、ｙ2,n、及びｙ3,nを受信する。再帰的符号器の非再帰的部分に由来する符号化を復号化するためには、第１及び第２の実施形態に関連して上述されたように、ビタビアルゴリズム、ファノアルゴリズムなどの任意の従来の非再帰的復号化アルゴリズムにしたがって動作することができる従来の非再帰的復号器１３
１０が提供される。非再帰的復号器１３１０は、受信された符号化ビットストリームを部分的に復号化して、中間的復号化ビットストリームｕ1,n及びｕ2,nを提供する。ビットストリームｕ1,nは、第１の非再帰的符号器要素１３２０に入力され、ビットストリームｕ2,nは、第２の非再帰的符号器要素１３３０に入力される。非再帰的符号化要素１３２０は、図１２の仮想的な純粋に再帰的な符号化要素１２２０のフィードバック多項式にしたがって構成される。同様に、非再帰的符号化要素１３３０は、図１２の純粋に再帰的な符号化要素１２３０のフィードバック多項式である生成多項式を有する。したがって、非再帰的符号化要素１３２０は、１ビット遅延器１３２２を含み、該遅延器には、中間的復号化ビットストリームが受信され、次いでモジュロ２加算器１３２６に出力される。また、フィードフォワードライン１３２４が、受信された中間的復号化ビットストリームをモジュロ２加算器１３２６の第２の入力にフィードフォワードする。ライン１３２８に載せられるモジュロ２加算器の出力は、その結果、完全に復号化された第１の入力ビットストリームｘ1,nを表すことになる。
【００７８】
第２の非再帰的符号化要素１３３０には、２つの１ビット遅延器１３３２及び１３３４が直列に提供されている。モジュロ２加算器１３３８は、第２の１ビット遅延器１３３４からの出力を受信する。フィードフォワードライン１３３６が、受信された中間的復号化ビットストリームｕ2,nをモジュロ２加算器１３３８の第２の入力にフィードフォワードする一方で、同入力は、第１の１ビット遅延器１３３２にも供給される。ライン１３３９に載せられるモジュロ２加算器１３３８の出力は、その結果、完全に復号化された第２の入力ビットストリームｘ2,nを表すことになる。
【００７９】
なお、レート１／１の非再帰的符号化要素１３２０及び１３３０は、あわせて、ターゲット再帰的符号器の仮想的な純粋に再帰的な部分の生成行列ＧR（Ｄ）の逆行列に等しい生成行列を有するレート２／２の非再帰的符号器と見なすことができる。すなわち、非再帰的符号化要素１３２０及び１３３０の生成行列は、あわせて、
【数２３】
2010529764.tif 000025
である。
【００８０】
図１３の復号化構成１３００の動作の更なる詳細が、図１４に関連して説明される。図１４は、復号化構成１３００の動作を示した流れ図である。より詳細には、段階１４．２において、復号化構成１３００は、再帰的符号化ビットストリームを受信する。上記のように、符号化ビットストリームは、生成行列Ｇ（Ｄ）を有する再帰的符号器によって符号化されている。例えば、レート２／３の再帰的符号器については、Ｇ（Ｄ）は、
【数２４】
2010529764.tif 000026
である。
【００８１】
受信された符号化ビットストリームは、上記のように行列ＧNR（Ｄ）によって定められた生成行列を有する非再帰的符号化ビットストリームを復号化するように訓練された従来
の非再帰的復号器１３１０に入力される。これは、再帰的符号器全体の生成行列の行列要素の分子部分に対応することがわかる。
【００８２】
段階１４．６において、中間的復号化ビットストリームは、次いで、上述のようにあわせて生成行列ＧR-1（Ｄ）を有するレート２／２の、又はより一般的にはレートｋ／ｋの非再帰的符号器と見なすことができる非再帰的符号器要素１３２０及び１３３０に出力される。非再帰的符号器は、すると、ビットストリームを完全に復号化する効果を与えるために、段階１４．８において、中間的復号化ビットストリームを非再帰的に符号化する。入力ビットストリームｘ1,n及びｘ2,nに対応するようになった完全復号化ビットストリームは、次いで、段階１４．１０において出力される。
【００８３】
したがって、第４の実施形態にしたがうと、適切な後処理を伴うことによって、非再帰的符号を復号化するように訓練された従来の非再帰的復号器を再帰的符号化ビットストリームの復号化にも使用することができるという、第１及び第２の実施形態の利点が得られる。更に、上記のように、この技術は、より一般的に、任意のレートｋ／ｎの再帰的符号化ビットストリームに適用することができる。
【００８４】
レート２／３符号に関する説明されたばかりの第４の実施形態では、あわせて生成行列ＧR-1（Ｄ）を有する２つの非再帰的符号化要素１３２０及び１３３０が必要とされることがわかる。このケースでは、生成行列内の生成多項式が異なるゆえに、２つの非再帰的符号化要素１３２０及び１３３０は異なる。もちろん、もし生成行列内の生成多項式が互いに一致するならば、非再帰的符号化要素１３２０及び１３３０もまた、互いに一致すると考えられる。
【００８５】
以上を念頭におくと、同一のフィードバック多項式を有する再帰的符号器によって符号化ビットストリームが符号化されている、すなわち例えばレート２／２符号器の場合に生成行列の再帰的部分が
【数２５】
2010529764.tif 000027
である、第４の実施実施形態の変形としての特殊なケースでは、対応する復号器内における非再帰的符号化要素の生成行列は、
【数２６】
2010529764.tif 000028
になる、すなわち図２３に示されているように、非再帰的符号化要素１３２０及び１３３０は同じである。非再帰的符号化要素の生成多項式が同じであるこの特殊なケースでは、したがって、同一の前処理要素が関与していた上述の第３の実施形態と同様に、この第４の実施形態の変形である特殊なケースでも、図２４に示されているように、同一の後処理非再帰的符号器を組み合わせてそこに非再帰的符号復号器からのインターリーブ出力ストリームを出力することが可能である。
【００８６】
より詳細には、図２４を参照にすると、ここでは、インターリーブ出力ビットストリー
ムｕ2,n-2、ｕ1,n-1、ｕ2,n-1、ｕ1,n、ｕ2,n...が復号器１３１０から非再帰的符号化要素１３３０”に出力される復号器構成１３００”が提供される。非再帰的符号化要素１３３０”は、図２３における対応する個々の非再帰的符号化要素１３２０及び１３３０’の和と同じ数のシンボル遅延器を有しており、このケースでは２つである。後処理器として機能する単一の非再帰的符号化要素１３３０”の動作は、したがって、前処理要素として機能する第３の実施形態の単一の非再帰的符号化要素の動作と実質的に同一である、すなわち、「奇数」サイクルにおいて、インターリーブビットｕ1,n-1、ｕ1,nその他が処理される一方で、「偶数」サイクルでは、インターリーブビットｕ2,n-1、ｕ2,nその他が処理される。このように、ターゲット符号器の再帰的部分のフィードバック多項式が同一である特殊なケースについては、第４の実施形態のこの変形によって、第４の実施形態よりも単純で尚且つ復号器１３１０からのインターリーブ出力の使用を可能にする実装が得られる。
【００８７】
したがって、総じて言うと、ｋ個の非インターリーブストリームに作用する同一の生成行列Ｇ＝（ｇ０（Ｄ））を伴うｋ個のレート１／１の非再帰的符号器は、単一のインターリーブストリームに作用する生成行列Ｇ＝（ｇ０（Ｄk））を伴うレート１／１の単一の非再帰的符号器で置き換えることができる。
【００８８】
上記の第４の実施形態は、上述された第１の実施形態をより一般化して、ただしｋが１より大きい場合のレートｋ／ｎ符号器を考慮に入れて拡大適用したものである。第１の実施形態に続いて、我々は、第１の実施形態の処理順序を基本的に逆転させた第２の実施形態を説明することができた。したがって、第４の実施形態との関連でも、処理順序を基本的に逆転させた、すなわち非再帰的符号化動作の実施及びその後に続く従来の非再帰的復号化動作の実施を可能にする第５の実施形態を提供できると考えられる。しかしながら、行列積は非可換であるので、レートｋ／ｎの再帰的符号器全体の生成行列を、非再帰的部分の生成行列と再帰的部分の生成行列とのこの順序での行列積で表すことは、総じて不可能である。しかしながら、レートｋ／ｎの再帰的符号器全体の生成行列をこの順序で表せる特殊なケースがあり、それは、符号器の各再帰的部分のフィードバック多項式が同一のケースである。したがって、例えばレート２／３の再帰的符号器について、フィードバック多項式によって与えられる再帰的部分のための生成行列が、ＧR（Ｄ）：
【数２７】
2010529764.tif 000029
である場合は、生成行列を、再帰的部分及びその後に続く非再帰的部分の行列積として表すことが可能である。このケースでは、ターゲット再帰的符号器全体の生成行列は、Ｇ（Ｄ）：
【数２８】
2010529764.tif 000030
であると考えられる。ここで、このケースでは、生成行列ＧNR（Ｄ）は、第４の実施形態に関連して上述されたものと同じである。
【００８９】
図１５は、同一のフィードバック多項式を有する再帰的符号器が仮想的な非再帰的な部分１２１０と仮想的な純粋に再帰的な符号化部分１２２０とに分解されている分解例を示している。図１５では、具体的な生成多項式は、
ｇ1,1（Ｄ）＝１＋Ｄ＋Ｄ2、
ｇ1,2（Ｄ）＝１＋Ｄ2、
ｇ1,3（Ｄ）＝０、
ｇ2,1（Ｄ）＝０、
ｇ2,2（Ｄ）＝Ｄ＋Ｄ2、
ｇ2,3（Ｄ）＝１＋Ｄ2、及び
ｇ1,0（Ｄ）＝１＋Ｄ
である。これらから、純粋に再帰的な各符号化部分１２２０は、同一のフィードバック多項式を反映して同一であることがわかる。
【００９０】
本発明の第５の実施形態にしたがって、このように、すなわち再帰的部分が同一のフィードバック多項式を伴うように表すことができる再帰的符号化によれば、このケースでは３つのビットストリームｙ1,n、ｙ2,n、及びｙ3,nである符号化ビットストリームをそれぞれのレート１／１の非再帰的符号器１３２０に受信する復号化構成１６００を提供することができる。非再帰的符号器１３２０は、それぞれ、ターゲット再帰的符号器の共通フィードバック多項式にしたがって構成される、すなわち各非再帰的符号器１３２０の生成多項式Ｇ（Ｄ）は、ｇ1,0（Ｄ）に等しい。或いは、３つの非再帰的符号器１３２０は、あわせて、ターゲット再帰的符号器の再帰的部分の生成行列の逆行列に等しい生成行列、すなわち
【数２９】
2010529764.tif 000031
を有する単一のレート３／３非再帰的符号器と見なすことができる。
【００９１】
非再帰的符号器１３２０は、受信された符号化ビットストリームを非再帰的に符号化して中間的復号化ビットストリームｖ1,n、ｖ2,n、及びｖ3,nを生成し、これらは次いで、やはりビタビアルゴリズム又はファノアルゴリズムなどの従来のアルゴリズムにしたがって動作する従来の非再帰的復号器１３１０に入力される。従来の非再帰的復号器１３１０は、ターゲット再帰的符号器の非再帰的部分に対応する生成行列を有する非再帰的符号器によって符号化された非再帰的符号化ビットストリームを復号化するように訓練されている。したがって、この具体例では、非再帰的復号器１３１０は、符号化ビットストリームを、そのビットストリームがあたかも図１５の非再帰的符号化部分１２１０によって符号化されたものであるかのように復号化するように訓練されている。非再帰的復号器１３１０の動作は、復号化プロセスを完了させ、当初の入力ビットストリームｘ1,n及びｘ2,nが復元される。
【００９２】
説明されたばかりの復号化構成１６００の動作は、読者によって参照される図１７にも更に詳しく示されている。
【００９３】
したがって、第５の実施形態によれば、第１及び第２の実施形態に関連して上述されたのと同じ利点を、レートｋ／ｎの符号器の場合について、そして第４の実施形態のように後処理動作の代わりに前処理として非再帰的符号化動作が実施される場合について得られ
る。しかしながら、上述のように、第５の実施形態は、ターゲット再帰的符号器のフィードバック多項式が全て同一であるような特殊なケースにのみ適用可能である。そうでなく、フィードバック多項式が同一でない再帰的符号器からの再帰的符号化ビットストリームを復号化するために第５の実施形態を使用することは、不可能であると考えられる。
【００９４】
第５の実施形態は、１つの符号化ビットストリームごとに非再帰的符号化要素１３２０が必要されるという、上述された第３の実施形態と同じ欠点を提起している。これは、第２の実施形態に関連して上述されたように、ハードウェア実装の場合は問題になる可能性があるが、ソフトウェア実装の場合は、やはり、同じルーチンを必要な回数だけ呼び出すことができるゆえに問題にならない。更に、この問題は、第３の実施形態に関連して上述されたのと同じ方式によって、すなわち単一の非再帰的符号化要素を提供し、ただしｎ個の個別の非再帰的符号器の場合と同じ数の１ビット遅延メモリレジスタを直列に配置することによって、克服することができる。その結果、入力ビットストリームをインターリーブ状態に維持しつつ、同じ動作を得ることが可能になる。
【００９５】
以上の実施形態は、それぞれ、硬判定シンボルに作用するように、すなわち例えば復調器内及びシンボル検出器内など復号器を用いられる任意のレシーバにおける処理チェーンの早い段階で判定がなされるシンボルに作用するように適応された復号器構成に関するものである。しかしながら、当該分野において知られているように、畳み込み復号器は、軟判定シンボルに作用することも、すなわち検出されたシンボル値を表すための符号（＋又は−）と、決定された符号における信頼性を示す信頼値とによって表されるシンボルに作用することも可能である。その他のタイプの軟判定表現も可能であり、例えば、符号を付された又は更には符号を付されていない３ビットの軟判定表現（３ビットは８つの値を可能にする）は、最初の４つの値によって、シンボルがゼロであることの４つの信頼性レベルを表し、続く４つの値によって、受信されたシンボルが１であったことの４つの可能な信頼値を表すことができる。畳み込み復号器における軟判定シンボル表現（軟ビット）の使用は、当該分野において周知である。例えば、サチ・Ｔ（Sachi T）ら著「Soft Decision Viterbi Decoding With Diversity Combining（ダイバーシチ合成を伴う軟判定ビタビ復号化）」、世界通信会議、１９９０、１９９０年１２月２〜５日、Ｐ．１１２７〜１１３１、第２巻は、このような軟判定ビタビ復号器の一例を説明している。その他にも、多くの参照文献が入手可能である。
【００９６】
上述の硬判定実施形態では、ターゲット再帰的畳み込み符号器の仮想的非再帰的部分に対応する非再帰的畳み込み符号によって符号化されたビットストリームを復号化するように適応された従来の硬判定入力−硬判定出力復号器が、再帰的符号化ビットストリームの復号化に使用されている。復号化を完了させるために、前処理段階又は後処理段階が使用され、この段階は、硬判定実施形態では、レート１／１の非再帰的符号化動作に対応している。より詳細は、前処理段階が使用された場合は、ｎ個の各入力符号化ビットストリームにそれぞれレート１／１の非再帰的符号化動作が使用され、これは、レートｎ／ｎの非再帰的符号化動作と見なすことが可能であった。後処理段階が使用された場合は、従来の非再帰的復号器からのｋ個の出力にレート１／１の非再帰的符号化動作が適用された。これは、やはり、当初のｋ個の入力を得るために、非再帰的復号器からのｋ個の出力にレートｋ／ｋの非再帰的符号化動作を適用するものと見なすことができる。
【００９７】
図１８は、上述された実施形態に使用される典型的な前処理又は後処理非再帰的符号化ブロック４１０又は１３２０を、もう一度示している。該ブロックは、通常は、直進的な生成多項式Ｇ（Ｄ）＝１＋Ｄkを有するレート１／１の非再帰的符号器であることがわかる。ここで、Ｄkは、ｋ個のシンボルの遅延を表している。出力シンボルｂnは、したがって、現入力シンボルａnと先行入力シンボルａn-kとをモジュロ２加算した結果に等しい。我々は、この処理を、再帰的符号化動作と称している。なぜならば、このような動作は、
硬判定入力シンボルの符号化のために、トランスミッタにおいてよく使用されるからである。ただし、このケースでは、我々は、レシーバ内に通常存在すると考えられる（しかしながら必ずしもそうのみとは限らない）復号器を扱っている。しかしながら、軟判定シンボルに作用するときは、「軟判定符号器」という概念はあまり意味をなさない。なぜならば、軟判定は、通常は、レシーバにおいてのみ使用されるからである。また、最終的に、レシーバのベースバンドデータ出力は、硬判定フォーマットである必要があるのが通例なので、通常は、レシーバ内におけるデータ処理チェーンのとある時点において、軟判定から硬判定への変換がなされる。
【００９８】
それでもなお、何らかの前処理又は後処理を適用されるという条件のもとで、従来の非再帰的復号器が再帰的符号化ビットストリームを復号化することを可能にする、という発明の概念は、軟判定入力に作用するように適応された類似の前処理動作又は後処理動作の使用によって、軟判定入力シンボルにも使用することができる。また、後述される実施形態では、実施される軟判定処理は、上記の実施形態において使用された硬判定のレート１／１の非再帰的符号化に類似している。軟判定入力シンボルへの使用に適応されたこのような処理ブロックが、図１９に示されている。なお、図１９のこの処理ブロックは、Ｇ（Ｄ）＝１＋Ｄkの形態をとる生成多項式に関するものであることに留意せよ。より複雑な生成多項式をどのように軟判定の形態で表すかに関しては、後述される。
【００９９】
より詳細には、図１９を参照すると、説明される更なる実施形態において使用される軟判定前処理又は後処理ブロック１９００は、軟判定入力ａnを載せて受信する入力ライン１９０８を含む。これらは、軟判定ｋビット遅延１９０２に入力される。ここで、「ｋビット遅延」とは、基本的に、ｋ出力シンボル遅延を意味する。したがって、例えば、１つの出力シンボルが３ビットの軟判定入力によって表される場合は、遅延器１９０２は、復号器から求められる各出力シンボルについて、軟判定シンボルを表す３つのビットを出力すると考えられる。
【０１００】
遅延器１９０２は、特定のΣ関数を、又はその他の実施形態では後述のような
Σ関数の近似を適用するように適応された加算器１９０４に、遅延された軟判定
シンボルを出力する。フィードフォワードライン１９０６が、入力軟判定シンボルを加算器１９０４の第２の入力に供給する。加算器からの出力ライン１９１０が提供され、該ラインには、加算器１９０４において適用されるΣ関数の結果と
しての出力軟判定シンボルβnが載せられる。
【０１０１】
出力ストリームβnを与えるために加算器１９０４によって適用され、上述の実施形態のレート１／１の非再帰的符号化ブロック４１０又は１３２０に類似した動作を軟判定前処理又は後処理ブロック１９００内において提供するシグマ関数は、
【数３０】
2010529764.tif 000032
である。硬判定シンボルに適用されるモジュロ２加算にどれだけ類似しているかを示しているこのΣ関数の微分は、付録１に記載されている。その他の実施形態
では、前処理又は後処理ブロック１９００の、そしてとりわけ加算器１９０４の実装を容易にするために、Σ関数を次のように近似することができる（なお、こ
れは可能性の１つを表していることに留意せよ。その他の近似も可能であるが、下記の近似は、利用及び実装が最も容易な１つである）。
【数３１】
2010529764.tif 000033
ここで、関数ｓｇｎ（ｘ）は、ｘの符号（＋又は−）に応じて＋１又は−１の値を返す関数である。
【０１０２】
上述された前処理又は後処理ブロック１９００によって、本発明の更なる実施形態は、硬判定はもちろん軟判定シンボルにも作用することができる復号器構成を提供できるようになる。図２０は、処理ブロック１９００を後処理ブロックとして使用した、軟判定入力シンボルに作用するように適応された本発明の第６の実施形態を示している。この点において、図２０に示されている第６の実施形態は、上述された第１の実施形態に類似しており、上述された図２のレート１／２の再帰的符号器によって生成された符号化ビットストリームに作用するように適応される（シンボル遅延ｋが１に等しい場合）。
【０１０３】
より詳細には、第６の実施形態にしたがった復号化構成２０００は、この例では軟判定シンボルφ1,n及びφ2,nとして表されそれぞれの入力ライン２００４及び２００６に載せられて受信される２つの符号化入力ストリームを受信する従来の軟判定出力復号器２００２を含む。軟判定復号器２００２は、軟判定ビタビ復号器などの従来の軟判定出力復号器であり、上述の実施形態と同様に、ターゲット再帰的符号器の非再帰的部分の生成多項式と同じ生成多項式を有する非再帰的符号器によって生成された非再帰的符号化ビットストリームを復号化するように適応される。従来の軟判定出力復号器２００２は、このケースでは単一の中間的復号化ビットストリームを出力ライン２００８に載せて、図１９に関連して上述されたものと同じ後処理ブロック１９００に出力する。中間的復号化ビットストリームは、軟ビットのストリームであり、復号器の軟出力を表している。後処理ブロック１９００は、軟判定シンボルからなる完全復号化ストリームを生成するために、上述されたようなΣ関数（又は代替の実施形態ではその近似）を適用
する。復号化された出力は、次いで、最終的な硬判定出力を得るために、引き続き軟判定から硬判定への変換器に入力される。或いは、軟判定シンボルは、最終的に硬判定シンボルに変換される前に、レシーバのその他の要素において更なる処理を経てよい。
【０１０４】
しかしながら、上述された硬判定実施形態と同様に、軟判定入力に作用するように適応された後処理ブロック１９００の使用は、この実施形態において、非再帰的符号化ビットストリームを復号化するように適応された従来の軟出力非再帰的復号器を再帰的符号化ビットストリームの復号化に使用することを可能にする。したがって、今説明された実施形態によれば、ハードウェア実装における構成要素及びゲートの再利用並びにシリコン面積の低減を可能にする、ソフトウェア実装における複雑さの低減を可能にするなどの先の実施形態の全ての利点が得られ、しかも、軟判定入力シンボルに作用できるという更なる利点が得られる。
【０１０５】
また、更なる実施形態が、図２１に説明されている。上述された第１の実施形態と第２の実施形態との間の関係と同様に、図２１に示されている復号化構成２１００は、図２０の復号化構成２０００に対して同じ関係を有している。すなわち、図２１の復号化構成２１００では、後処理動作が実施される代わりに、軟判定処理モジュール１９００によって入力軟判定ビットストリームに前処理動作が実施されている。これは、中間的復号化軟判定ビットストリームを提供し、該ストリームは、次いで、従来の軟判定入力非再帰的復号器２００２に入力することができる。従来の復号器２００２は、出力ライン２００８に載せて、最終的な軟判定出力を提供する。図２１の復号化構成２１００は、上述された実施
形態と同じ利点を提起するものの、上述された第２の実施形態と同様に、１つの入力軟判定ビットストリームごとに別々の前処理ブロック１９００が必要とされるという同じ欠点を有する。しかしながら、やはり、上述された硬判定の等価形態と同様に、この欠点は、もしソフトウェアに実装される場合は軽減することが可能であり、同様に、第３の実施形態に関連して上述されたように、個別の軟判定前処理ブロック１９００を、図３に関連して上述されたのと同様の方式で組み合わせることができる。ただし、必要とされるメモリレジスタの総数は、同じままである。
【０１０６】
図２０及び図２１の上記の実施形態は、レート１／２の符号化ビットストリームを復号化するように適応された復号化構成を説明している。しかしながら、ここに述べられている原理は、より一般的に、軟判定シンボル表現を使用するレートｋ／ｎの符号化ビットストリームを復号化するように適応された復号化構成を提供するように容易に適用することができる。例えば、総じて、軟判定前処理又は後処理ブロック１９００は、上述された硬判定実施形態における非再帰的符号化ブロック４１０又は１３２０の代用として使用することができ、同実施形態における硬判定復号器は、（必要に応じて）軟判定入力の又は軟判定出力の復号器で代用することができる。このような代用によって、任意のレートｋ／ｎの再帰的符号化ビットストリームを復号化するための軟判定復号器を得ることができる。
【０１０７】
言及されたように、上述の軟判定処理ブロック１９００は、
ｇ（Ｄ）＝１＋Ｄk
の形態をとる生成多項式を表すために使用することができる。しかしながら、ターゲット再帰的符号器が、より複雑なフィードバック多項式をその再帰的部分に有している場合は、本発明の軟判定実施形態にしたがって、対応する軟判定処理要素を復号器内に作成するために、シグマ関数がどのように適用されるかについて、注意を払う必要がある。この態様は、図２２との関連において、更に説明される。
【０１０８】
より詳細には、図２２（ａ）には、生成多項式：
ｇ0（Ｄ）＝１＋Ｄ2＋Ｄ5
を有する硬判定非再帰的符号器要素が示されている。示されているように、これは、２つのモジュロ２加算器を使用して実装され、出力ｂnは、
ｂn＝（（ａn＋ａn-2）＋ａn-5）
である。ここで、＋は、モジュロ２加算を表すものとする。
【０１０９】
等価な軟判定入力処理要素を得るためには、モジュロ２加算器を、上述されたようなシグマ関数で置き換えればよいが、最終出力を得るためには、図２２（ｂ）に示されているように、シグマ関数をネスティングする必要がある。ここで、示されているように、等価な軟判定入力処理要素の最終出力は、βn：
【数３２】
2010529764.tif 000034
によって与えられる。ここで、シグマ関数は、上述されたものと同様である、すなわち、
【数３３】
2010529764.tif 000035
である。したがって、より複雑な生成多項式を表現する必要がある本発明の更なる実施形態では、上記の原理にしたがって適切にネスティングされたシグマ関数を有する軟判定入
力非再帰的符号化要素を生成することによって、軟判定入力を使用することができる。
【０１１０】
その他の実施形態では、任意の数の入力を伴う１つ又は幾つかの組み合わせのシグマ演算子が使用されてよい。
【数３４】
2010529764.tif 000036
【０１１１】
更に、より複雑な生成多項式を必要とする更なる軟判定入力実施形態では、先に述べたようなシグマ関数の近似が用いられてもよい。しかしながら、このケースでは、シグマ関数の近似がモジュロ２加算器に非常に類似しており、複数の入力を受け入れ可能であるので、ネスティング原理は、さほど重要でない。例えば、生成多項式：
ｇ0（Ｄ）＝１＋Ｄ2＋Ｄ5
を表すことを考えると、シグマ関数の近似を用いることによって、出力βnは、
【数３５】
2010529764.tif 000037
として近似することができる。より一般的には、これは、
【数３６】
2010529764.tif 000038
として表すことができる。
【０１１２】
したがって、３つの入力を全て受け入れる単一の近似関数ブロックを提供することができる。もちろん、その他の実施形態では、上述されたシグマ関数加算器と同様の方式でネスティングされた別々の近似関数ブロックを提供することができる。
【０１１３】
したがって、説明されたように、たとえ軟判定入力に作用する場合でも、上述された原理を使用し、モジュロ２加算器に等価なシグマ関数又はその近似を使用することによって、従来の非再帰的（軟入力）復号器によって提供された復号化を完了させるために必要とされる任意の所望の生成多項式に対応する前処理要素又は後処理要素を得ることができる。
【０１１４】
本発明の更なる実施形態では、軟入力を硬入力と組み合わせる又はその逆を行うことが可能である。軟入力を受け入れて硬出力を提供する又はその逆を行う従来の非再帰的符号復号器が、当該分野において知られており、これは、その非再帰的符号復号器の入力（軟若しくは硬）又は出力（軟若しくは硬）に応じて上述のような適切な前処理要素又は後処理要素を伴うことによって、本発明の実施形態に使用することができる。図２５は、１つ又は２つ以上の後処理要素を使用して得られる硬入力−硬出力、軟入力−硬出力、軟入力−軟出力、及び硬出力−軟出力の様々な組み合わせ例を示しており、図２６は、１つ又は２つ以上の前処理要素を使用する場合の同様の例を示している。一般に、先に述べられたように、軟判定シンボルは、入ってくる信号に関して、より多くの情報を提供するので、追加情報が使用されている条件下では、可能な限り処理チェーンの先まで軟判定シンボルが使用されることが好ましい。追加情報が使用されなくなると、軟シンボルは硬信号シンボルとして効果的に処理され、軟判定処理による追加の複雑性は無駄になる。
【０１１５】
硬判定から軟判定への変換に関しては、原則として、受信チェーンにおいて硬情報を軟情報に変換することに利点はない。軟情報は、ひとたび失われると、復元することができない。しかしながら、復号器は、実際に硬情報を軟情報に変換するのではなく、硬判定ストリーム内の「冗長性」を置き換え、それを軟判定ストリーム内の信頼性測定に変換する。なお、ビットレートは低減されることに留意せよ。したがって、ビットレートを低減する処理（例えば復号器）に関連する場合を除き、受信チェーンにおいて硬情報を軟情報に変換することに利点はないと言える。
【０１１６】
本発明の実施形態は、更なる利点を提供する。例えば、もし実施形態の復号器構成が集積トランシーバＩＣ内に実装されており、トランシーバ側に、伝送されるビットストリームを符号化するための適応性の非再帰的符号器が設けられているならば、レシーバ側に、実施形態の従来の復号器４２０を設けることができるが、伝送側の適応性の非再帰的符号器は、非再帰的符号器４１０又は１３２０によって必要とされる非再帰的符号化を実施するために使用される。これは、したがって、チップ上の構成要素の機能的再利用を更に可能にし、構成要素及びゲートの総数を減らしてシリコン面積を節約する。
【０１１７】
更なる実施形態を提供するために、上述の実施形態に様々な変更及び調整が更に加えられてよく、それらは全て、添付の特許請求の範囲によって網羅されるものとする。
【０１１８】
付録１：軟判定の前処理又は後処理がどのように硬判定の前処理又は後処理に関連しているか
以下の説明は、軟判定入力実施形態に使用される既述のシグマ関数（及びその近似）が、硬判定入力実施形態に使用されるモジュロ２加算器にどのように取って代わるかを明らかにするものである。以下では、モジュロ２加算器は、
ｓ＝ａ＋ｂ
として説明される。ここで、＋は、モジュロ２加算を表しており、ａ及びｂは、モジュロ２加算器への入力であり、ｓは、結果である。等価のシグマ関数は、すると、
【数３７】
2010529764.tif 000039
である。ここで、α及びβは、関数への入力であり、σは、結果である。
１．定義により、軟判定は、それらが表すビット（硬判定）に関連した対数尤度比である。
【数３８】
2010529764.tif 000040
２．したがって、モジュロ２加算器に等価な、軟判定に作用する要素は、同じ性質の出力を提供する必要がある。
【数３９】
2010529764.tif 000041
３．基本的な確率は、Ｐｒｏｂ（ａ＝０）＋Ｐｒｏｂ（ａ＝１）＝１
である。したがって、
【数４０】
2010529764.tif 000042
である。
簡単な計算作業によって、次のように導かれる（ｂ及びβについても同様である）。
【数４１】
2010529764.tif 000043
及び
【数４２】
2010529764.tif 000044
４．僅かに高度な確率は、
【数４３】
2010529764.tif 000045
である。
５．３及び４からの結果を組み合わせると、
【数４４】
2010529764.tif 000046
である。
６．したがって、軟判定に作用する基本的ブロックによって提供する必要がある出力は、
【数４５】
2010529764.tif 000047
である。
７．これは、硬判定に作用する＋（モジュロ２）演算子に取って代わる、軟判定に作用するΣ演算子を定める。
【数４６】
2010529764.tif 000048
８．実装をより単純にすることができる顕著な特性：
【数４７】
2010529764.tif 000049
に留意せよ。
これは、ｓｇｎ（σ）が硬判定ｓに左右されること、そして判定｜σ｜の信頼性が構成要素｜α｜及び｜β｜の最小信頼性としてよく近似されることを意味する。
□関数に関する幾らかの更なる詳細は、
【数４８】
2010529764.tif 000050
である。
ａ．対称性：
【数４９】
2010529764.tif 000051
に留意せよ。
ｂ．この結果を使用すると、
【数５０】
2010529764.tif 000052
である。
ｃ．これは、
【数５１】
2010529764.tif 000053
として簡略化することができる。ここで、
【数５２】
2010529764.tif 000054
である。
ｄ．第２の変数についての単純な一般化は、
【数５３】
2010529764.tif 000055
である。
ｅ．しかしながら、任意のｘ及びｙについて、
【数５４】
2010529764.tif 000056
という関係がある。なぜならば、
【数５５】
2010529764.tif 000057
ここで、１−ｅ|x|≦０、１−ｅ|x|≦０
であるゆえに、
【数５６】
2010529764.tif 000058
であるからである。
ｆ．ｄとｅとを組み合わせることによって、Σ（ｘ，ｙ）の符号及び大きさは、
【数５７】
2010529764.tif 000059
のように特徴付けることができる。
次に、軟判定前処理又は後処理ブロック内において硬判定符号器のモジュロ２加算器に取って代わるシグマ関数をどのように近似して、実装を容易にすることができるかを示すために、上記の結果をより詳細に検討しよう。
１．Σ（ｘ，ｙ）の符号の解釈
これは、硬判定用のモジュロ２加算器に容易に関連付けることができる。
ｚ＝ｘ＋ｙ
（ｘ＝＝ｙ）（両ビットが等しい）のときはｚ＝０、
（ｘ！＝ｙ）のときはｚ＝１である。
軟判定に対しては、これは、次のように言い換えられる。
ｚ＝Σ（ｘ，ｙ）
（ｓｇｎ（ｘ）＝＝ｓｇｎ（ｙ））（両軟判定が同じ符号）のときはｚ＞０、
（ｓｇｎ（ｘ）！＝ｓｇｎ（ｙ））のときは、ｚ＜０である。
これが意味するのは、２つの軟判定が組み合わされるとき、その結果の符号は、硬判定に作用する等価なモジュロ２加算器にしたがって設定されるということである。
２．Σ（ｘ，ｙ）の大きさの解釈
軟判定指数関数の一方が、もう一方より大幅に大きいと仮定すると、
ｅ|x|＞＞ｅ|y|であり、構成上、ｅ|y|＞１であるので、
【数５８】
2010529764.tif 000060
である。したがって、
【数５９】
2010529764.tif 000061
である。
この結果は、２つの変数について、
【数６０】
2010529764.tif 000062
として容易に一般化することができる。
これが意味するのは、２つの軟判定が組み合わされるとき、その結果の信頼性は、それら２つの最小信頼性としてよく近似されるということである。。
３．一般的結果として、Σ（ｘ，ｙ）は、
【数６１】
2010529764.tif 000063
としてよく近似することができる。
また、もしｎ個の入力ｘ1、ｘ2、...、ｘnを組み合わせる必要があるならば、この結果は、
【数６２】
2010529764.tif 000064
として一般化することができる。
しかしながら、Σ（ｘ1，ｘ2，...，ｘn）についての厳密な表現：
【数６３】
2010529764.tif 000065
を見いだせることにも留意せよ（帰納法によって証明される）。
関係式：
【数６４】
2010529764.tif 000066
を使用すると、Σ（ｘ1，ｘ2，...，ｘn）は、
【数６５】
2010529764.tif 000067
として表すことができる。
そして、最終的には、相互関係：
【数６６】
2010529764.tif 000068
を使用することによって、より短い最終的な表現：
【数６７】
2010529764.tif 000069
が得られる。
【図１】
2010529764.tif 000088
【図２】
2010529764.tif 000089
【図３】
2010529764.tif 000090
【図４】
2010529764.tif 000091
【図５】
2010529764.tif 000092
【図６】
2010529764.tif 000093
【図７】
2010529764.tif 000094
【図８】
2010529764.tif 000095
【図９】
2010529764.tif 000096
【図１０】
2010529764.tif 000097
【図１１】
2010529764.tif 000098
【図１２】
2010529764.tif 000099
【図１３】
2010529764.tif 000100
【図１４】
2010529764.tif 000101
【図１５】
2010529764.tif 000102
【図１６】
2010529764.tif 000103
【図１７】
2010529764.tif 000104
【図１８】
2010529764.tif 000105
【図１９】
2010529764.tif 000106
【図２０】
2010529764.tif 000107
【図２１】
2010529764.tif 000108
【図２２】
2010529764.tif 000109
【図２３】
2010529764.tif 000110
【図２４】
2010529764.tif 000111
【図２５】
2010529764.tif 000112
【図２６】
2010529764.tif 000113
【国際調査報告】
2010529764.tif 000114
2010529764.tif 000115
2010529764.tif 000116
2010529764.tif 000117
2010529764.tif 000118