(57)【要約】【課題】  アンダーカットなしに、信頼性が高く、寸法が正確で、高品質のボール制限金属（ＢＬＭ）を提供するための新規な技術を提供すること。【解決手段】  ＢＬＭ（ボール制限金属）のためのＣ４はんだバンプを形成し、Ｃ４ピッチを改善する際にアンダーカットを排除するためのシステム及び方法である。プロセスにおいて、金属パッド層（１９’）の上方にバリア層金属スタック（２０’）が堆積される。ＣＭＰによってバリア層金属（例えば、Ｃｕ）の上部層（２２’）がパターン化され、エッチングによってバリア金属スタック（２０’）の下部導電性層（２１’）が除去される。一実施形態においてはマスクなしの技術を用いる無電解めっきによって、或いは、パターン化されたマスクを用いる電解めっき技術によって、拡散バリア（４０）及びＣ４はんだバンプ（７０）を形成することができる。これにより、Ｃ４はんだバンプのピッチの低減が可能になる。【選択図】      図１０
2010518637.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップのためのコンタクト電極を形成する方法であって、前記方法は、
金属ボンディング・パッドの表面の上にパッシベーション層を形成するステップと、
前記パッシベーション層内に、はんだバンプ接続のための位置を定めるように前記金属ボンディング・パッド表面を露出させる開口部を形成するステップと、
前記パターン化されたパッシベーション層の上にバリア材料ライナを形成するステップであって、前記バリア材料ライナは、前記開口部内の前記パターン化されたパッシベーション層の表面に適合し、パッシベーション層の表面上にある、ステップと、
前記バリア材料でライニングされた開口部を導電性材料層で充填し、前記パッシベーション層の表面の上方の前記形成されたバリア材料ライナの上に前記導電性材料層を形成するステップと、
前記パッシベーション層の表面の上方の前記導電性材料層及び前記バリア材料ライナの部分を除去し、最終パッシベーション層の表面と実質的に同一平面上にある表面を有する導電性材料プラグを形成するステップであって、前記バリア材料ライナは、前記パッシベーション層の表面の上方で排除される、ステップと、
前記導電体材料プラグの前記実質的に同一平面上にある表面の上にパターン化された拡散バリア層を形成するステップと、
前記拡散バリア層の表面の上にはんだ材料を提供するステップと、
マスキング・ステップを回避しながら前記拡散バリア層の上に前記はんだバンプ接続を形成するように前記はんだ材料を処理するステップと、
を含み、前記方法は、ピッチが低減し、かつ、前記はんだバンプ接続の機械的安定性が増大したチップを可能にする、方法。
【請求項２】
前記拡散バリア層を形成するステップは、無電解めっき技術を実施するステップを含む、請求項１に記載のコンタクト電極を形成する方法。
【請求項３】
前記バリア材料ライナは、１つ又は複数の導電性材料層を有するバリア材料スタックを含み、前記導電性材料層及び前記バリア材料ライナの前記部分を除去する前記ステップは、化学機械研磨（ＣＭＰ）ステップを実施するステップを含み、前記バリア材料ライナ・スタックの前記導電性材料層の上部層は、前記ＣＭＰによって除去される、請求項２に記載のコンタクト電極を形成する方法。
【請求項４】
前記導電性材料層の前記上部層を除去するための前記実施されたＣＭＰステップは、前記バリア材料スタックの前記残りの導電性材料層の表面で停止するステップを含む、請求項３に記載のコンタクト電極を形成する方法。
【請求項５】
ＲＩＥエッチングによって、前記はんだバンプ接続位置に隣接した前記バリア材料スタックの前記導電性材料層の前記残りの部分を除去するステップをさらに含む、請求項４に記載のコンタクト電極を形成する方法。
【請求項６】
前記バリア材料スタックの前記導電性材料層の前記上部層は、Ｃｒ、Ｃｕ、又はそれらの合金を含む、請求項３に記載のコンタクト電極を形成する方法。
【請求項７】
前記バリア材料スタックの前記導電性材料層の前記残りの部分は、Ｔｉ、Ｗ、又はそれらの合金を含む、請求項６に記載のコンタクト電極を形成する方法。
【請求項８】
前記拡散バリア層はＮｉを含む、請求項１に記載のコンタクト電極を形成する方法。
【請求項９】
前記はんだ材料を提供するステップは、前記はんだ材料を堆積させるために無電解めっき技術を実施するステップを含む、請求項１に記載のコンタクト電極を形成する方法。
【請求項１０】
前記金属ボンディング・パッドの表面の上にパッシベーション層を形成する前記ステップは、単一のビア開口部を形成し、前記金属ボンディング・パッドの表面を露出させるステップを含む、請求項１に記載のコンタクト電極を形成する方法。
【請求項１１】
半導体チップの金属ボンディング・パッドの表面におけるはんだバンプ接続であって、
前記金属ボンディング・パッド表面の上に形成された、前記はんだバンプ接続のための位置を定める、前記金属ボンディング・パッド表面におけるトレンチ開口部を含むパッシベーション層と、
前記トレンチ開口部内に形成された、前記はんだバンプ接続位置に隣接した前記パッシベーション層の表面と実質的に同一平面上にある表面の部分を有するバリア材料ライナと、
前記バリア材料でライニングされたトレンチ開口部を充填するように形成された、前記パッシベーション層の表面と同一平面上にある表面を有する導電性材料プラグと、
前記はんだバンプ接続位置において前記導電性材料プラグと前記実質的に同一平面上にある表面の上に形成された拡散バリア層と、
前記拡散バリア層の表面の上に形成されたはんだバンプと、
を含み、
前記バリア材料ライナのアンダーカットを排除し、ピッチの低減及び前記はんだバンプ接続の機械的安定性の増大を可能にする、はんだバンプ接続。
【請求項１２】
前記パッシベーション層は、１つ又は複数の誘電体材料層を含む、請求項１１に記載のはんだバンプ接続。
【請求項１３】
前記金属ボンディング・パッドは、Ｃｕ又はＡｌの１つを含む材料を含む、請求項１１に記載のはんだバンプ接続。
【請求項１４】
前記金属ボンディング・パッドは、低ｋ相互接続誘電体材料層内に形成される、請求項１１に記載のはんだバンプ接続。
【請求項１５】
前記バリア材料ライナは、Ｃｕ、Ｃｒ、又はそれらの合金を含む上部層を含むスタックを含み、下部バリア材料層は、Ｔｉ、Ｗ、又はそれらの合金を含む材料を含む、請求項１１に記載のはんだバンプ接続。
【請求項１６】
前記バリア材料層スタックは、前記上部層と前記下部材料層との間に中間導電性材料性をさらに含む、請求項１５に記載のはんだバンプ接続。
【請求項１７】
前記導電性材料プラグはＣｕを含む、請求項１１に記載のはんだバンプ接続。
【請求項１８】
半導体チップの金属ボンディング・パッド表面においてはんだバンプ接続を形成する方法であって、前記方法は、
前記金属ボンディング・パッド表面の上にパッシベーション層を形成するステップと、
前記パッシベーション層内に、はんだバンプ接続のための位置を定めるように前記金属ボンディング・パッド表面を露出させる開口部を形成するステップと、
前記パターン化されたパッシベーション層の上に表面上にバリア材料ライナを形成するステップであって、前記バリア材料ライナは、前記開口部内の前記パターン化されたパッシベーション層の表面に適合し、パッシベーション層の表面上にある、ステップと、
前記開口部を充填するように前記バリア材料ライナの上に導電性材料層を形成するステップであって、前記導電体材料層は、前記パッシベーション層の表面の上方の前記形成されたバリア材料ライナの上に延びる、ステップと、
前記パッシベーション層の表面の上方の前記導電性材料層の部分及び前記バリア材料ライナの部分を除去し、前記バリア材料ライナの残りの部分の表面と実質的に同一平面上にある表面を有する導電性材料プラグを形成するステップと、
前記実質的に同一平面上にある表面の上にパターン化されたレジスト材料層を形成するステップであって、前記パターン化されたレジスト材料層は前記定められたはんだバンプ接続位置において開口部を含む、ステップと、
前記パターン化されたレジスト材料層の開口部によって定められた前記実質的に同一平面上にある表面の上に拡散バリア層を形成するステップと、
前記拡散バリア層の表面の上、及び、前記パターン化されたレジスト材料層の開口部を定めるパターン化された壁の間にはんだ材料を提供するステップと、
前記パターン化されたレジスト材料層を除去し、前記パターン化されたレジスト層の下方の前記バリア材料スタックの前記残りの部分を除去するステップと、
前記はんだバンプ接続を形成するように前記はんだ材料を処理するステップと、
を含み、
前記はんだバンプ接続に隣接した前記バリア材料ライナは、減少したアンダーカットの量を示し、ピッチの低減及び前記はんだバンプ接続の機械的安定性の増大を可能にする、方法。
【請求項１９】
前記パターン化されたレジスト層の下方にある前記バリア材料スタックの前記残りの部分を除去する前記ステップは、エッチング・プロセスを行なうステップを含む、請求項１８に記載のはんだバンプ接続を形成する方法。
【請求項２０】
前記エッチング・プロセスは、前記はんだ材料をエッチング・マスクとして利用する、請求項１９に記載のはんだバンプ接続を形成する方法。
【請求項２１】
前記拡散バリア層を形成する前記ステップは、電解めっき技術を実施するステップを含む、請求項１８に記載のはんだバンプ接続を形成する方法。
【請求項２２】
前記バリア材料ライナは、１つ又は複数の導電性材料層を有するバリア材料スタックを含み、前記導電性材料層及び前記バリア材料ライナの前記部分を除去する前記ステップは、化学機械研磨（ＣＭＰ）ステップを実施するステップを含み、前記バリア材料ライナ・スタックの前記導電性材料層の上部層は、前記ＣＭＰによって除去され、前記バリア材料スタックの残りの部分の表面で停止する、請求項２１に記載のはんだバンプ接続を形成する方法。
【請求項２３】
前記エッチング・ステップは、ＲＩＥエッチングによって、前記はんだバンプ接続位置に隣接した前記バリア材料スタックの前記導電性材料層の残りの部分を除去するステップを含む、請求項１９に記載のはんだバンプ接続を形成する方法。
【請求項２４】
前記バリア材料スタックの前記導電性材料層の上部層は、Ｃｒ、Ｃｕ、又はそれらの合金を含む、請求項２２に記載のはんだバンプ接続を形成する方法。
【請求項２５】
前記バリア材料スタックの前記導電性材料層の前記残りの部分は、Ｔｉ、Ｗ、又はそれらの合金を含む、請求項２２に記載のはんだバンプ接続を形成する方法。
【請求項２６】
前記拡散バリア層はＮｉを含む、請求項１８に記載のはんだバンプ接続を形成する方法。
【請求項２７】
前記はんだ材料を提供する前記ステップは、前記はんだ材料を堆積させるために電解めっき技術を実施するステップを含む、請求項１８に記載のはんだバンプ接続を形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体チップの製造に関し、より具体的には、後工程（Back-End-Of Line、ＢＥＯＬ）半導体チップ・プロセスにおいて、アンダーカットなしに、信頼性が高く、寸法が正確で、高品質のボール制限金属（Ball Limiting Metallurgy、ＢＬＭ）を製造するための構造体及び新規な方法に関する。
【背景技術】
【０００２】
Ｃ４（Controlled Collapse Chip Connection）プロセスは、例えば、チップをそれらのパッケージングに接続するときなど、後工程半導体製造においてはんだバンプを形成する際によく知られている。典型的には、Ｃ４はんだバンプの形成は、下にある最終金属層（パッド）、アンダー「バンプ」又はボール制限金属（ＢＬＭ）、及びはんだボールを含む金属システム（metallurgical system）の通常の形成を含む。ＢＬＭは、理想的には、ウェハ・パッシベーション及びＩＣの最終金属パッドへの良好な接着を提供し、かつ、有効なはんだ拡散バリアとして機能すべきである。
【０００３】
ピッチ低減要件と共に鉛低減（Lead-reduced）及び鉛フリー（lead-free）Ｃ４処理への推進により、通常、基層のＢＬＭ膜（Ｔｉ、Ｃｕ）が、Ｃ４はんだボールの外寸に対して寸法的にはめ込まれる又は「アンダーカット（undercut）」される最終構造体を生成する、現在の電解エッチングＢＬＭ技術の拡張性が制限される。有鉛Ｃ４についての典型的なプロセスのＢＬＭ構造体は、その上に約０．４５μｍまでの厚さの銅層がある類似した厚さのＣｒＣｕ膜の下にある、約０．１５μｍまでのＴｉＷ基層からなる。レジストはんだマスクを用いて、Ｃ４を電解めっきし、レジスト剥離作業に続いて、一般的に、エッチング・マスクとして働くＣ４はんだボールによる電解エッチング・プロセスを用いて、Ｃｕ／ＣｒＣｕ／ＴｉＷ  ＢＬＭが湿式エッチングされる。Ｐｂ低減（９７／３のＰｂ／Ｓｎ）はんだ及び４×８ミル（約１００μｍ×２００μｍ）以上のＣ４ピッチを用いて、このＢＬＭ技術を成功裏に用いることができる。しかしながら、現在の６５ｎｍ技術においては、３×６ミル・ピッチで配置され、Ｐｂ低減及びＰｂフリーＣ４技術の両方を用いるＣ４設計に対する必要性がある。４×８から３×６へのピッチの単純な減少は、ビア付近の最終パッシベーション膜へのＢＬＭの接触面積を最小にするので、もはや基層ＢＬＭ膜のアンダーカット（undercut）が許容できなくなる。最終ビアは、電気的考慮事項によって４７μｍまでに設定され、ビア側壁を露出させるのに十分なほどＢＬＭの寸法を減少させてはならないという信頼性の制約がある。典型的には縁部ごとに１０〜１５μｍである電解エッチング・アンダーカットの場合、この制約は、もはや３×６ピッチを満たすことができない。図１〜図４は、現在のＢＬＭプロセス、及び湿式エッチングのアンダーカット問題を示す。
【０００４】
特に、図１〜図４は、従来技術によるＢＬＭプロセスのステップを示す。
【０００５】
図１に示されるように、内部に最終銅金属層１９が内部に形成された、例えばフッ素ドープの酸化シリコン層（ＦＳＧ層）などの下にある絶縁層１０が示される。ＦＳＧ層１０の上部に、例えばＳｉＮ、ＳｉＯ２及びＳｉＮ層を含む更なる絶縁体スタック１１が形成される。その上に、例えばアルミニウムなどの金属ボンディング・パッド、及び、例えばポリイミドなどの最終パッシベーション層１２が形成され、コンタクト・ビアによって、下にあるＣｕメタライゼーション層１９に接触している。図１においては、ポリイミド・パッシベーション層１２内に最終ビア１５をエッチングするプロセス・ステップが示される。次に、図２に示されるように、現在の製造技術が、フォトレジスト・パターン内でのはんだめっきを用いてＰｂフリーＣ４技術を実施し、続いてＢＬＭ２０の湿式エッチングが行なわれる。従来技術のはんだボールめっきプロセスにおいては、ＢＬＭ２０は、例えばチタン−タングステン合金（ＴｉＷ）などの接着層２１、続いて例えばＣｒ−Ｃｕ（クロム−銅合金）及び銅（Ｃｕ）などの湿れ層２２の堆積物を含む。この湿れ(ウェット)層は、はんだがパターン化されたＴｉ−Ｗ接着層を完全に覆うことを保証する（それにより、はんだボールとチップとの間に大きな接触面積が保証され、高い機械的強度がもたらされる）。はんだボールめっきプロセスにおいては、ウェハを洗浄し、金属堆積の前に酸化物又は有機残留物を除去し、かつ、ウェハ・パッシベーション及びボンディング・パッド表面を粗くして、ＢＬＭのより良好な接着を促進する。次に、ＢＬＭ２０が、ボンディング・パッドに加えてウェハ及びパッシベーションに付着するように、ウェハ全体にわたってＴｉＷ、Ｃｒ−Ｃｕ及びＣｕのようなＢＬＭバリア層金属を連続的にスパッタリング又は蒸着することができる。次に、フォトレジスト層３０を塗布し、次いで、パターン化されたフォトレジスト３０によって定められるような高さまで、ボンディング・パッドの上に金属層４０（例えば、Ｎｉバリア層、続いてＣ４  Ｓｎベースのはんだ）を電解めっきする。
【０００６】
次に、図３に示されるように、はんだバンプが形成された後、フォトレジストが剥離され、ウェハ上に露出されたＢＬＭを残す。その後、ウェハからＢＬＭ２０をエッチングし、これにより、電解エッチングによりＣｒＣｕ層２２が除去され、湿式エッチング・プロセス（例えば、Ｈ２Ｏ２ベースの湿式エッチング）を用いてＴｉＷ層２１が除去される。図３は、適用された電解エッチングに起因してＢＬＭの各縁部にもたらされた約１０μｍ〜１５μｍのアンダーカット５０を示す。最終的に、図４に示されるように、はんだバンプ４０をリフローし、Ｐｂフリー又はＰｂ低減のはんだボール４０’を形成する。
【０００７】
Ｐｂフリー又はＰｂ低減技術の場合、ＢＬＭ自体は、通常、はんだ内のスズによるＢＬＭ層内の銅の消費を防止するために、上部バリア層を含む必要がある。このために、通常、１μｍ〜３μｍの厚さのニッケルが用いられる。業界において、ＰｂフリーＢＬＭ技術が、依然として開発されているが、利用可能な１つのＰｂフリーＢＬＭは、ＴｉＷの厚さが約０．１５μｍであり、Ｃｕ層の厚さが約０．５μｍ〜２．０μｍであり、Ｎｉ層の厚さが約１μｍである、ＴｉＷ−Ｃｕ−Ｎｉのスタックを含む。ＴｉＷ及びＣｕの膜は、一般的には、ＰＶＤによって堆積され、Ｎｉは、通常、電解めっきされる。
【０００８】
しかしながら、Ｃｕ及びＴｉＷ基層の湿式電解エッチングの際のＢＬＭのアンダーカットと関連した問題が存在することは事実である。例えば、図４に示されるような最終構造体は、最終パッシベーション（ポリイミド）膜１２に対する、及び／又は、構造体の各縁部におけるアンダーカット５０により生成されるボイドに対する、残りのＴｉＷ基層の最小有効接触付着面積に起因する信頼性故障（reliability failure）のリスクがあり、これは、熱サイクル中の故障のために応力核生成部位として働く汚染物質を閉じ込めるように働く可能性がある。
【０００９】
電解エッチングによる銅の湿式エッチング、それに続いてＣｕ層の下方にアンダーカットなしにＴｉＷ基層をパターン化するためのＴｉＷ  ＲＩＥを含むことができる、この問題に対する部分的な従来の解決法は、理論的には可能であるが、ＴｉＷ膜の上のフィールド領域における電解めっきされたＣｕ層の洗浄が不完全であるために、実際にはうまく機能しない。電解エッチング・プロセスは、ＲＩＥの際に、ＴｉＷ膜をマイクロマスク（micromask）するように働く細かい残余物を必ず残し、結果として、Ｃ４間に電気短絡を引き起こすのに十分な密度のものである金属残余物をもたらす。ＢＬＭのパターン化のためにＣｕ電解エッチング又は湿式エッチングが用いられるとき、この問題を避けられないことが分かった。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
結果として、形成されたはんだバンプの機械的安定性を増大させる新規な製造プロセスによりＢＬＭのアンダーカットを排除することによって、改善されたＣ４ピッチをもたらすＣ４製造技術を提供することが非常に望ましい。
【課題を解決するための手段】
【００１１】
本発明は、アンダーカットのなしに、信頼性が高く、寸法が正確で、高品質のボール制限金属（ＢＬＭ）を提供するための新規な技術を提供することに向けられる。
【００１２】
より具体的には、本発明は、３×６ミルのＣ４パッケージング・ピッチを有する、６５ｎｍの半導体製造技術において形成されたはんだバンプの機械的安定性を改善するための、将来３×６ミル未満に拡張するＣ４相互接続ピッチを有する他の先端技術にも同じく適用可能な新規なボール制限金属（ＢＬＭ）プロセスに向けられる。
【００１３】
本発明の新規な点は、ＣＭＰ（化学機械研磨）及びＴｉＷ  ＲＩＥに有利なように、電解エッチング及び湿式エッチングＢＬＭ処理を排除することである。
【００１４】
従って、本発明の目的は、半導体チップの金属ボンディング・パッド表面においてはんだバンプ接続を形成する改善された方法を提供することである。具体的には、ＢＬＭ（ボール制限金属）のためのＣ４はんだバンプを形成し、Ｃ４ピッチを改善するとき、アンダーカットを排除するためのシステム及び方法が提示される。プロセスにおいて、金属パッド層の上方にバリア層金属スタックが堆積される。バリア層金属（例えば、銅）の上部層が、ＣＭＰによってパターン化され、バリア金属スタックの下部導電性層が、ＲＩＥエッチングによって除去される。一実施形態においては、マスクなしの技術を用いる無電解めっきによって、或いは、パターン化されたマスクを用いる電解めっきによって、拡散バリア及びＣ４はんだバンプを形成することができる。これにより、Ｃ４はんだバンプのピッチを低減させることが可能になる。
【００１５】
従って、本発明の第１の実施形態によると、この方法は、
金属ボンディング・パッド表面の上にパッシベーション層を形成するステップと、
パッシベーション層内に、はんだバンプ接続のための位置を定めるように金属ボンディング・パッド表面を露出させる開口部を形成するステップと、
パターン化されたパッシベーション層の上にバリア材料ライナを形成するステップであって、バリア材料ライナは、開口部内のパターン化されたパッシベーション層の表面に適合し、パッシベーション層の表面上にある、ステップと、
バリア材料でライニングされた開口部を導電性材料層で充填し、パッシベーション層の表面の上方の形成されたバリア材料ライナの上に導電性材料層を形成するステップと、
パッシベーション層の表面の上方の導電性材料層及びバリア材料ライナの部分を除去し、最終パッシベーション層の表面と実質的に同一平面上にある表面を有する導電性材料プラグを形成するステップであって、バリア材料ライナは、パッシベーション層の表面の上方で排除される、ステップと、
導電体材料プラグの実質的に同一平面上にある表面の上にパターン化された拡散バリア層を形成するステップと、
拡散バリア層の表面の上にはんだ材料を提供するステップと、
マスキング・ステップを回避しながら拡散バリア層の上にはんだバンプ接続を形成するようにはんだ材料を処理するステップと、
を含み、この方法は、ピッチが低減し、かつ、はんだバンプ接続の機械的安定性が増大したチップを可能にする。
【００１６】
本発明の第２の実施形態によると、この方法は、
金属ボンディング・パッドの表面の上にパッシベーション層を形成するステップと、
パッシベーション層内に、はんだバンプ接続のための位置を定めるように金属ボンディング・パッドの表面を露出させる開口部を形成するステップと、
パターン化されたパッシベーションの上にバリア材料ライナを形成するステップであって、バリア材料ライナは、開口部内のパターン化されたパッシベーション層の表面に適合し、パッシベーション層の表面上にある、ステップと、
開口部を充填するようにバリア材料ライナの上に導電性材料層を形成するステップであって、導電体材料層はパッシベーション層の表面の上方の形成されたバリア材料ライナの上に延びる、ステップと、
パッシベーション層の表面の上方の導電性材料層の部分及びバリア材料ライナの部分を除去し、バリア材料ライナの残りの部分の表面と実質的に同一平面上にある表面を有する導電性材料プラグを形成するステップと、
実質的に同一平面上にある表面上にパターン化されたレジスト材料層を形成するステップであって、パターン化されたレジスト材料層は定められたはんだバンプ接続位置において開口部を含む、ステップと、
パターン化されたレジスト材料層の開口部によって定められた実質的に同一平面上にある表面上に拡散バリア層を形成するステップと、
拡散バリア層の表面の上、及び、パターン化されたレジスト材料層の開口部を定めるパターン化された壁の間にはんだ材料を提供するステップと、
パターン化されたレジスト材料層を除去し、パターン化されたレジスト層の下方のバリア材料スタックの残りの部分を除去するステップと、
はんだバンプ接続を形成するように前記はんだ材料を処理するステップと、
を含み、
はんだバンプ接続に隣接した前記バリア材料ライナは、減少したアンダーカットの量を示し、ピッチの低減及びはんだバンプ接続の機械的安定性の増大を可能にする。
【００１７】
有利なことに、本発明は、Ｃ４ＮＰはんだ転写技術に有用であり、その適用のために「戦略的な」ＴｉＷ／Ｃｕ／Ｎｉ  ＢＬＭの使用を可能にする。
【図面の簡単な説明】
【００１８】
【図１】従来技術によるＣ４  ＢＬＭ処理技術を（断面図により）示す。
【図２】従来技術によるＣ４  ＢＬＭ処理技術を（断面図により）示す。
【図３】従来技術によるＣ４  ＢＬＭ処理技術を（断面図により）示す。
【図４】従来技術によるＣ４  ＢＬＭ処理技術を（断面図により）示す。
【図５】本発明の第１の実施形態による新規な（ＢＬＭ）処理技術を（断面により）示す。
【図６】本発明の第１の実施形態による新規な（ＢＬＭ）処理技術を（断面により）示す。
【図７】本発明の第１の実施形態による新規な（ＢＬＭ）処理技術を（断面により）示す。
【図８】本発明の第１の実施形態による付加的な処理ステップを（断面図により）示す。
【図９】本発明の第１の実施形態による付加的な処理ステップを（断面図により）示す。
【図１０】本発明による、いずれのＢＬＭアンダーカットもないＣ４型接続を含む結果として生じる構造体を（断面図により）示す。
【図１１】本発明の第２の実施形態による付加的な処理ステップを（断面図により）示す。
【図１２】本発明の第２の実施形態による付加的な処理ステップを（断面図により）示す。
【図１３】本発明による、いずれのＢＬＭアンダーカットもないＣ４型接続を含む結果として生じる構造体を（断面図により）示す。
【発明を実施するための形態】
【００１９】
本発明の構造体及び方法の更なる特徴、態様及び利点は、以下の説明、添付の特許請求の範囲及び添付の図面に関してより良く理解されるようになるであろう。
【００２０】
ここで、図５〜図７を参照して、本発明による新規なはんだバンプ金属（メタラジ）を形成するためのプロセス・フローを説明する。
【００２１】
このプロセス・フローは、アンダーカットなしに、Ｐｂフリー及びＰｂ低減Ｃ４のための信頼性が高いＢＬＭの製造を可能にする。このプロセスは、ＴｉＷ−Ｃｕ−Ｎｉ  ＢＬＭと共に用いることができ、アンダーカット問題を解決する。代替的に、開示されるプロセスは、例えば、ＴｉＷ／ＣｒＣｕ／Ｃｕ／ＮｉなどのＣｒＣｕを含有する標準的なＰｂ低減ＢＬＭのために用いることもできる。このプロセスは、Ｃｕ（及びＣｒＣｕ）及びＴｉＷ層の電解エッチングの置換に依存し、最初に、最終ビア内にのみ局所化されたＣｕ「プラグ）」（又はＣｒＣｕ／Ｃｕ）を生成するためのダマシンＣＭＰを行ない、次にＴｉＷのためのＲＩＥプロセスを行なう。今やＣＭＰによりフィールド領域内のＣｕ（又はＣｒＣｕ）残余物（通常、濡れた(ウェット)後又は電解エッチングの後に存在する）が完全に除去されるので、ＴｉＷのためのＲＩＥプロセスはうまくいく。ＰＶＤによりＴｉＷ−Ｃｕ層が堆積され、ＣｕのダマシンＣＭＰによりプラグが形成され、ＴｉＷで停止する。このプロセスから２つの実施形態がある。第１の実施形態においては、Ｎｉ及びはんだをそこにだけ選択的にめっきするために、ビア金属（メタライゼーション）内の比較的低い抵抗を直接利用する。この実施形態は、Ｃ４フォトマスキング・ステップを排除する、今日のプロセス・オブ・レコード（process of record）に対する更なる利点を有する。第２の実施形態においては、ダマシンＣｕ  ＣＭＰステップ後、通常の方法でＣ４レジスト・マスキング層が形成される。次に、ビア領域内にＮｉを電解めっきし、続いてＣ４はんだを電解めっきする。レジスト・マスクが剥離され、ＲＩＥマスクとしてＣ４はんだボールを用いて、ＴｉＷプロセスのＲＩＥが進行する。この実施形態は、マスキング・ステップを排除するものではないが、（プロセス・オブ・レコード）電解エッチングを用いる、３×６ミル技術によるこのＢＬＭでは今日可能でない、有用で信頼性が高い構造体の製造を可能にする。
【００２２】
本発明は、図５の図を用いてここで説明されるように進行する、アンダーカットなしに、信頼性が高く、寸法が正確で、高品質のＢＬＭを製造するためのプロセスである。第１のステップは、チップ表面の上への、最終パッシベーション（例えば、ポリイミド・セクタ）を通るレコードの通常ＢＥＯＬ処理を含む。チップ表面は、例えば、ＦＳＧ（すなわち、フルオロ・ケイ酸塩ガラス若しくは同様のフッ化酸化シリコン）のような酸化物、ＳｉＬＫ（Ｒ）のような有機誘電体、又はＳｉＣＯＨ、Ｂｌａｃｋ  Ｄｉａｍｏｎｄ（登録商標）のようなハイブリッド誘電体、或いはいずれかの他の低Ｋ  ＢＥＯＬ誘電体材料などの低ｋ相互接続誘電体材料層内に、任意の必要とされる拡散バリア層を含む、例えば、Ｃｕ、Ａｌを含む金属ボンディング・パッド層又は他の導電性金属層などの最後の導電性金属層１９’を含む。このパッシベーション層１０’は、プラズマ強化化学気相堆積（ＰＥＣＶＤ）のような通常の堆積技術を用いて堆積される。１つ又は複数のパッシベーション材料層を含む更なる絶縁体スタック１１’が、ＦＳＧ層１０’の上部に形成される。図５に示される１つの例示的な実施形態においては、パッシベーション層は、ＳｉＮなどの下部層１３ａ、ＳｉＯ２のような中間層１３ｂ、及び通常の処理を用いて形成されるＳｉＮを含む上部パッシベーション層１３ｃを含む堆積されたパッシベーション材料層からなるスタック１１’を含む。このスタックは、他の酸化物、窒化物、又は酸窒化物を含む他の誘電体層を含み得ることが理解される。例えば、ポリイミド又は他の有機若しくは無機材料層などの最終パッシベーション層１２’が、絶縁体スタック１１’の上方に形成される。図５に示される構造体は、はんだバンプ及びＢＬＭの配置を定めるテーパー状トレンチを形成するためのエッチング・プロセスを行なった後にもたらされる端子ビア１５’を含む。例えば、図５に示されるように、Ｃｕ１９’を含む金属ボンディング・パッド層の表面の真上の位置に、単一のビア開口部１５’がエッチングされ、はんだバンプ端子のための位置を定める。
【００２３】
続けて図６に示されるように、更なるプロセス・ステップが、ここに説明される実施形態に従った、下にあるパッシベーション層１２’の形状に適合するバリア層金属のスタック２０’を含むアンダーバンプ金属（underbump metallurgy、ＵＢＭ）を堆積させることを含む。図６に示される１つの実施形態においては、バリア層金属２０’は、ＴｉＷ（チタン−タングステン拡散バリア）の下部層２１’と、Ｃｕの上部薄層（図示せず）、又は代替的にＣｒ−Ｃｕ（クロム銅）濡れ層の上部薄層２２’を含む堆積された材料層のスタックを含む。これらのバリア層金属２０’は全て、物理気相堆積技術（ＰＶＤ）を用いて堆積することができる。１つの実施形態においては、ＴｉＷ層２１’の厚さは、約０．１５μｍから０．３μｍまでの間に及び、銅材料（すなわち、９７／３又はＰＢ低減のＣｒＣｕ／Ｃｕ材料）の層２２’が、約０．５μｍから１．０μｍまでの間の厚さまで堆積される。このステップの結果として、図６に示されるように、例えば銅のような導電性材料３０が、最終ビア孔を充填する。しかしながら、代替的な実施形態においては、バリア金属層は、種々のスタック構成で他の材料を含み得ることが理解される。アンダーバンプ金属のために用い得る他の金属層は、Ｔａ、ＴａＮ、Ｗ、Ｔｉ、Ａｌ、Ｎｉ、Ｎｉ合金、及びＡｕを含む。幾つかの他のＢＬＭスタック（ＴｉＷ／ＣｒＣｕ／Ｃｕに加えて）は、ＴｉＷ／Ｃｕ、Ｔｉ／Ｃｕ、Ｔｉ／Ｎｉ−Ｖ／Ｃｕ、Ａｌ／Ｎｉ−Ｖ／Ｃｕを含み、そのいずれか、または全ては、バリア上部層Ｎｉ、Ｎｉ−Ｓｉ、又は他の適切なＣｕバリア材料を利用する。ＣＶＤ、無電解めっき及び電解めっきを含む他の堆積技術を用いて、バリア金属材料スタックを形成できることがさらに理解される。さらに、研磨停止部として働くように、例えばバリア層金属スタック２０’の上部に、例えばＴａなどの随意的な犠牲材料層（図示せず）を、約１０ｎｍから２００ｎｍまでの間の厚さまで（約５０ｎｍの厚さが好ましい）堆積させることができ、これにより、後の化学機械研磨（ＣＭＰ）ステップ中のＣｕのディッシング（dishing）が防止される。
【００２４】
図７に示される次のプロセス・ステップにおいて、上部Ｃｕ金属層３０’（及び／又はＣｒＣｕ／Ｃｕ層）を研磨し（及びいずれかの随意的な犠牲層を研磨し）、ＴｉＷ層２１’で停止し、上部金属層（例えば、Ｃｕ）がＴｉＷ層２１’と実質的に同一平面上にあり、かつ、実質的に平坦な水平面を形成する構造体を残す。このことは、周知のＣＭＰ（化学機械研磨）ステップを用いて達成される。ＣＭＰプロセスは、フィールド領域における残余物のクリーンアップを保証するように、十分に長い研磨時間を有するように形成されることが好ましい。このステップの結果として、最終ビア孔内にＣｕの「プラグ」３０’が残される。
【００２５】
次に、図８に示される次のプロセス・ステップにおいて、反応性イオン・エッチング（ＲＩＥ）プロセスを用いて、ＢＬＭ  Ｔｉ−Ｗ層２１’の同一平面上にある表面の部分をエッチングし、図９に示されるように、図９の結果として得られる構造体の表面の上に、例えばニッケル（Ｎｉ）層４０などの導電性金属層４０が形成され、銅プラグ３０’の上部、及び、表面にあるＢＬＭ  ＴｉＷ及び／又はＣｒＣｕ／Ｃｕ層２０’のそれらの部分にわたって延びる。例示的な実施形態においては、Ｎｉ層４０は、無電界めっきのような堆積技術によって、約１μｍから２μｍまでの間の厚さまで堆積させることができるが、異なる厚さを実装してもよい。電解めっきは、抵抗ＲＳが最も低い場所、すなわちフィールド領域ではなくビア孔において選択的に行なわれることが理解される。
【００２６】
最終的に、図１０に示される第１の実施形態の結果として得られる構造体１００において、アニール（はんだリフロー）プロセスによって、Ｎｉ層４０の上部に半球形状のＣ４はんだバンプ（例えば、Ｐｂ／Ｓｎ）が形成される。従って、そのＮｉ構造体においてのみＮｉ及びはんだを選択的にめっきするために、ビア金属３０’内の比較的低い抵抗が直接利用されることは、この第１の実施形態から明らかである。この実施形態は、Ｃ４フォトマスキング・ステップを排除する、今日のプロセス・オブ・レコードに対する更なる利点を有する、すなわち、この実施形態はマスキング・ステップを有利に排除する。
【００２７】
図１１に示される代替的な実施形態においては、図７に関してここに説明されたように上部Ｃｕ金属層３０’及び／又はＣｒＣｕ／Ｃｕ層が研磨された後、はんだバンプ端子における後のはんだバンプの形成を定める開口部を含むようにパターン化されたレジスト６０の堆積を含む、フォトリソグラフィ技術が行なわれる。図１１に示されるように、図７に示されるＢＬＭ構造体の残りのＴｉ−Ｗ層２１’の上部に、パターン化されたレジスト６０が形成される。典型的なポジ型又はネガ型フォトレジストとすることができる堆積されたレジスト６０をエッチングし、下にあるＣｕプラグ３０’、並びに、例えばＴｉ−Ｗバリア層２１’及びＣｒＣｕ層２２’などのＢＬＭのいずれかの露出された部分を開口し、露出させる。さらに、図１１に示されるように、電解めっきによりパターン化されたレジスト６０の壁の間の開口部に定められた同一平面上にある表面の上の露出された開口部において、例えばニッケルなどの金属材料層４０’が堆積される。この拡散バリア層４０’は、Ｎｉ−Ｖ又はＮｉ−Ｐのようなニッケル（Ｎｉ）材料又は合金を含むことができ、それは、約０．５μｍから５μｍまでの厚さまで、はんだバンプ端子の平坦な同一平面上にある表面の上に堆積されるが、例えば１μｍから２μｍまでといった、異なる厚さを実装してもよい。はんだバンプ端子のパターン化されたレジスト層６０の壁内へのはんだバンプ材料７０（例えば、Ｐｂ／Ｓｎ）の形成が、図１１にさらに示される。はんだ材料７０は、周知の電解めっき技術を用いて堆積されることが好ましい。
【００２８】
次に、図１２に示されるように、パターン化されたレジスト材料層６０が除去され、例えば、Ｏ２アッシュ（Ash）又は他の適切な剥離化学物質によって剥離され、続いて洗浄（リンス）される。次に、ＲＩＥ（例えば、湿式エッチング）プロセスを実施し、はんだバンプ端子に隣接した、ＣｒＣｕ２２’及びＴｉＷ２１’のバリア金属層を除去する。具体的には、はんだボール７０を図１２におけるマスクとして用いて、フィールド領域において残りのＴｉＷ層の部分をきれいに除去し、これを、異方性縁部を有する（アンダーカットのない）はんだの下方に残す。最終的に、はんだ材料７０をリフローし、図１３に示されるような結果として得られる電極コネクタ１００’のための半球形状のはんだボール７０’を形成する。
【００２９】
図２〜図１３に関してここで説明された代替的な方法は、Ｃ４はんだバンプのピッチの低減を可能にする。第２の実施形態においては、例えば、ダマシンＣｕ  ＣＭＰステップの後、通常の方法でＣ４レジスト・マスキング層が形成される。次に、Ｎｉを形成されたビア領域内に電解めっきし、次にＣ４はんだを電解めっきする。レジスト・マスクを剥離し、ＴｉＷプロセスのＲＩＥが、ＲＩＥマスクとしてＣ４はんだボールを用いて進行する。従って、マスキング・ステップは排除されないが、この実施形態は、電解エッチング（プロセス・オブ・レコード）を用いて、３×６技術を用いるこのＢＬＭでは今日可能でない、有用で信頼性が高い構造体を製造することを可能にする。
【００３０】
本発明は、特に本発明の例証となる好ましい実施形態に関して示され説明されたが、当業者であれば、本発明の精神及び範囲から逸脱することなしに、形態及び詳細における上記の及び他の変更をなすことができ、本発明は添付の特許請求の範囲によってのみ制限されるべきであることを理解するであろう。
【符号の説明】
【００３１】
１０、１０’：絶縁層
１１、１１’：絶縁体スタック
１２、１２’：パッシベーション層
１５、１５’：ビア
１９：銅金属（メタライゼーション）層
１９’：導電性金属層
２０：ＢＬＭ
２０’：バリア層金属スタック
２１：接着層
２１’：バリア層金属スタックの下部層
２２：濡れ層
２２’：バリア層金属スタックの上部層
３０：フォトレジスト層
３０’：銅金属層（Ｃｕプラグ）
４０：金属層
４０’：拡散バリア層
５０：アンダーカット
６０：レジスト材料
７０：はんだ材料
７０’：はんだボール
１００：構造体
１００’：コネクタ
【図１】
2010518637.tif 000003
【図２】
2010518637.tif 000004
【図３】
2010518637.tif 000005
【図４】
2010518637.tif 000006
【図５】
2010518637.tif 000007
【図６】
2010518637.tif 000008
【図７】
2010518637.tif 000009
【図８】
2010518637.tif 000010
【図９】
2010518637.tif 000011
【図１０】
2010518637.tif 000012
【図１１】
2010518637.tif 000013
【図１２】
2010518637.tif 000014
【図１３】
2010518637.tif 000015
【手続補正書】
【提出日】平成21年12月8日(2009.12.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体チップのためのコンタクト電極を形成する方法であって、前記方法は、
金属ボンディング・パッドの表面の上にパッシベーション層を形成するステップと、
前記パッシベーション層内に、はんだバンプ接続のための位置を定めるように前記金属ボンディング・パッド表面を露出させる開口部を形成するステップと、
パターン化された前記パッシベーション層の上にバリア材料ライナを形成するステップであって、前記バリア材料ライナは、前記開口部内の前記パターン化されたパッシベーション層の表面に適合し、パッシベーション層表面の上にある、ステップと、
バリア材料でライニングされた前記開口部を導電性材料層で充填し、前記パッシベーション層の表面の上方の前記形成されたバリア材料ライナの上に前記導電性材料層を形成するステップと、
前記パッシベーション層表面の上方の前記導電性材料層及び前記バリア材料ライナの部分を除去し、最終パッシベーション層の表面と実質的に同一平面上にある表面を有する導電性材料プラグを形成するステップであって、前記バリア材料ライナは、前記パッシベーション層の表面の上方で排除される、ステップと、
前記導電体材料プラグの前記実質的に同一平面上にある表面の上にパターン化された拡散バリア層を形成するステップと、
前記拡散バリア層の表面の上にはんだ材料を提供するステップと、
マスキング・ステップを回避しながら前記拡散バリア層の上に前記はんだバンプ接続を形成するように前記はんだ材料を処理するステップと、
を含み、前記方法は、ピッチが低減し、かつ、前記はんだバンプ接続の機械的安定性が増大したチップを可能にする、方法。
【請求項２】
前記拡散バリア層を形成するステップは、無電解めっき技術を実施するステップを含む、請求項１に記載のコンタクト電極を形成する方法。
【請求項３】
前記バリア材料ライナは、１つ又は複数の導電性材料層を有するバリア材料スタックを含み、前記導電性材料層及び前記バリア材料ライナの前記部分を除去する前記ステップは、化学機械研磨（ＣＭＰ）ステップを実施するステップを含み、前記バリア材料ライナ・スタックの前記導電性材料層の上部層は、前記ＣＭＰによって除去される、請求項２に記載のコンタクト電極を形成する方法。
【請求項４】
前記導電性材料層の前記上部層を除去するための前記実施されたＣＭＰステップは、前記バリア材料スタックの前記残りの導電性材料層の表面で停止するステップを含む、請求項３に記載のコンタクト電極を形成する方法。
【請求項５】
ＲＩＥエッチングによって、前記はんだバンプ接続位置に隣接した前記バリア材料スタックの前記導電性材料層の前記残りの部分を除去するステップをさらに含む、請求項４に記載のコンタクト電極を形成する方法。
【請求項６】
前記バリア材料スタックの前記導電性材料層の前記上部層は、Ｃｒ、Ｃｕ、又はそれらの合金を含み、前記バリア材料スタックの前記導電性材料層の前記残りの部分は、Ｔｉ、Ｗ、又はそれらの合金を含む、請求項３に記載のコンタクト電極を形成する方法。
【請求項７】
前記拡散バリア層はＮｉを含む、請求項１に記載のコンタクト電極を形成する方法。
【請求項８】
前記はんだ材料を提供するステップは、前記はんだ材料を堆積させるために無電解めっき技術を実施するステップを含む、請求項１に記載のコンタクト電極を形成する方法。
【請求項９】
前記金属ボンディング・パッドの表面の上にパッシベーション層を形成する前記ステップは、単一のビア開口部を形成し、前記金属ボンディング・パッドの表面を露出させるステップを含む、請求項１に記載のコンタクト電極を形成する方法。
【請求項１０】
半導体チップの金属ボンディング・パッドの表面におけるはんだバンプ接続であって、
前記金属ボンディング・パッド表面の上に形成された、前記はんだバンプ接続のための位置を定める、前記金属ボンディング・パッド表面におけるトレンチ開口部を含むパッシベーション層と、
前記トレンチ開口部内に形成された、前記はんだバンプ接続位置に隣接した前記パッシベーション層の表面と実質的に同一平面上にある表面の部分を有するバリア材料ライナと、
バリア材料でライニングされた前記トレンチ開口部を充填するように形成された、前記パッシベーション層の表面と同一平面上にある表面を有する導電性材料プラグと、
前記はんだバンプ接続位置において前記導電性材料プラグと前記実質的に同一平面上にある表面の上に形成された拡散バリア層と、
前記拡散バリア層の表面の上に形成されたはんだバンプと、
を含み、
前記バリア材料ライナのアンダーカットを排除し、ピッチの低減及び前記はんだバンプ接続の機械的安定性の増大を可能にする、はんだバンプ接続。
【請求項１１】
前記パッシベーション層は、１つ又は複数の誘電体材料層を含む、請求項１０に記載のはんだバンプ接続。
【請求項１２】
前記金属ボンディング・パッドは、Ｃｕ又はＡｌの１つを含む材料を含み、低ｋ相互接続誘電体材料層内に形成される、請求項１０に記載のはんだバンプ接続。
【請求項１３】
前記バリア材料ライナは、Ｃｕ、Ｃｒ、又はそれらの合金を含む上部層を含むスタックを含み、下部バリア材料層は、Ｔｉ、Ｗ、又はそれらの合金を含む材料を含む、請求項１０に記載のはんだバンプ接続。
【請求項１４】
前記バリア材料層スタックは、前記上部層と前記下部材料層との間に中間導電性材料性をさらに含む、請求項１３に記載のはんだバンプ接続。
【請求項１５】
前記導電性材料プラグはＣｕを含む、請求項１０に記載のはんだバンプ接続。
【請求項１６】
半導体チップの金属ボンディング・パッド表面においてはんだバンプ接続を形成する方法であって、前記方法は、
前記金属ボンディング・パッド表面の上にパッシベーション層を形成するステップと、
前記パッシベーション層内に、はんだバンプ接続のための位置を定めるように前記金属ボンディング・パッド表面を露出させる開口部を形成するステップと、
パターン化された前記パッシベーション層の上に表面上にバリア材料ライナを形成するステップであって、前記バリア材料ライナは、前記開口部内の前記パターン化されたパッシベーション層の表面に適合し、パッシベーション層の表面上にある、ステップと、
前記開口部を充填するように前記バリア材料ライナの上に導電性材料層を形成するステップであって、前記導電体材料層は、前記パッシベーション層の表面の上方の前記形成されたバリア材料ライナの上に延びる、ステップと、
前記パッシベーション層の表面の上方の前記導電性材料層の部分及び前記バリア材料ライナの部分を除去し、前記バリア材料ライナの残りの部分の表面と実質的に同一平面上にある表面を有する導電性材料プラグを形成するステップと、
前記実質的に同一平面上にある表面の上にパターン化されたレジスト材料層を形成するステップであって、前記パターン化されたレジスト材料層は前記定められたはんだバンプ接続位置において開口部を含む、ステップと、
前記パターン化されたレジスト材料層の開口部によって定められた前記実質的に同一平面上にある表面の上に拡散バリア層を形成するステップと、
前記拡散バリア層の表面の上、及び、前記パターン化されたレジスト材料層の開口部を定めるパターン化された壁の間にはんだ材料を提供するステップと、
前記パターン化されたレジスト材料層を除去し、前記パターン化されたレジスト層の下方の前記バリア材料スタックの前記残りの部分を除去するステップと、
前記はんだバンプ接続を形成するように前記はんだ材料を処理するステップと、
を含み、
前記はんだバンプ接続に隣接した前記バリア材料ライナは、減少したアンダーカットの量を示し、ピッチの低減及び前記はんだバンプ接続の機械的安定性の増大を可能にする、方法。
【請求項１７】
前記パターン化されたレジスト層の下方にある前記バリア材料スタックの前記残りの部分を除去する前記ステップは、エッチング・プロセスを行なうステップを含み、前記エッチング・プロセスは、前記はんだ材料をエッチング・マスクとして利用する、請求項１６に記載のはんだバンプ接続を形成する方法。
【請求項１８】
前記バリア材料ライナは、１つ又は複数の導電性材料層を有するバリア材料スタックを含み、前記導電性材料層及び前記バリア材料ライナの前記部分を除去する前記ステップは、化学機械研磨（ＣＭＰ）ステップを実施するステップを含み、前記バリア材料ライナ・スタックの前記導電性材料層の上部層は、前記ＣＭＰによって除去され、前記バリア材料スタックの残りの部分の表面で停止する、請求項１６に記載のはんだバンプ接続を形成する方法。
【請求項１９】
前記エッチング・ステップは、ＲＩＥエッチングによって、前記はんだバンプ接続位置に隣接した前記バリア材料スタックの前記導電性材料層の残りの部分を除去するステップを含む、請求項１７に記載のはんだバンプ接続を形成する方法。
【請求項２０】
前記はんだ材料を提供する前記ステップは、前記はんだ材料を堆積させるために電解めっき技術を実施するステップを含む、請求項１６に記載のはんだバンプ接続を形成する方法。
【国際調査報告】
2010518637.tif 000016