(57)【要約】【課題】  線形電圧調整器を提供することにある。【解決手段】  この線形電圧調整器は、電圧源から第１の電圧を受け取り、第１の周波数範囲内の第１の電圧の周波数成分を除去して、１次出力ノードで出力電圧を得るように構成された第１の回路を含む。この線形電圧調整器は、第１の回路の１次出力ノードに電気的に結合された第１および第２のインバータを有する第２の回路をさらに含む。第２の回路は、出力電圧を受け取り、第２の周波数範囲内の出力電圧の周波数成分を除去するように構成されている。第２の周波数範囲は第１の周波数範囲より大きい。【選択図】  図１
2010537335.tif 000002
【特許請求の範囲】
【請求項１】
電圧源から前記第１の電圧を受け取り、第１の周波数範囲内の前記第１の電圧の周波数成分を除去して、１次出力ノードで出力電圧を得るように構成された第１の回路と、
前記第１の回路の前記１次出力ノードに電気的に結合された第１および第２のインバータを有する第２の回路であって、前記出力電圧を受け取り、第２の周波数範囲内の前記出力電圧の周波数成分を除去するように構成され、前記第２の周波数範囲が前記第１の周波数範囲より大きい第２の回路と、
を含む、線形電圧調整器。
【請求項２】
前記第１のインバータが第１の入力端子と第１の出力端子とを有し、前記第１の入力端子が前記第１の出力端子に電気的に結合され、前記第１の入力端子が電気的接地にさらに結合されているコンデンサにさらに電気的に結合され、前記第１の出力端子上の第２の電圧が前記１次出力ノードの前記出力電圧より小さくなるように、前記第１のインバータが前記１次出力ノードにさらに電気的に結合され、前記第２のインバータが第２の入力端子と第２の出力端子とを有し、前記第２の入力端子が前記第１のインバータの前記第１の出力端子に電気的に結合され、前記第２のインバータが前記１次出力ノードにさらに電気的に結合され、前記第２の回路が、ゲート端子とドレイン端子とソース端子とを有するＰ−ＦＥＴトランジスタをさらに含み、前記ソース端子が電圧源に電気的に結合され、前記ドレイン端子が前記１次出力ノードに電気的に結合され、前記１次出力ノードの前記出力電圧が増加したときに、前記第１のインバータの前記第１の出力端子上の前記第２の電圧が前記１次出力ノード上の前記出力電圧より小さくなり、それにより、前記第２の出力端子上で高い論理電圧を出力するように前記第２のインバータを誘導するように、前記ゲート端子が前記第２のインバータの前記第２の出力端子と直接または間接的に電気的に通じており、前記Ｐ−ＦＥＴトランジスタが前記高い論理電圧に応答して前記１次出力ノード上の前記出力電圧を低減する、請求項１記載の線形電圧調整器。
【請求項３】
前記１次出力ノードの前記出力電圧が減少したときに、前記第１のインバータの前記第１の出力端子上の前記第２の電圧が前記１次出力ノード上の前記出力電圧より大きくなり、それにより、前記第２の出力端子上で低い論理電圧を出力するように前記第２のインバータを誘導し、前記Ｐ−ＦＥＴトランジスタが前記低い論理電圧に応答して前記１次出力ノード上の前記出力電圧を増加する、請求項２記載の線形電圧調整器。
【請求項４】
前記第２のインバータの前記第２の出力端子と前記Ｐ−ＦＥＴトランジスタの前記ゲート端子との間に直列に電気的に結合された少なくとも第３および第４のインバータをさらに含む、請求項２記載の線形電圧調整器。
【請求項５】
前記第１の周波数範囲が０〜１０メガヘルツである、請求項１記載の線形電圧調整器。
【請求項６】
前記第２の周波数範囲が１０メガヘルツ〜６ギガヘルツである、請求項１記載の線形電圧調整器。
【請求項７】
第１の入力端子と第１の出力端子とを有する第１のインバータであって、前記第１の入力端子が前記第１の出力端子に電気的に結合され、前記第１の入力端子が電気的接地にさらに結合されているコンデンサにさらに電気的に結合され、前記第１の出力端子上の第１の電圧が１次出力ノードの出力電圧より小さくなるように、前記１次出力ノードにさらに電気的に結合されている第１のインバータと、
第２の入力端子と第２の出力端子とを有する第２のインバータであって、前記第２の入力端子が前記第１のインバータの前記第１の出力端子に電気的に結合され、前記１次出力ノードにさらに電気的に結合され、前記第１のインバータから前記第１の電圧を受け取る第２のインバータと、
ゲート端子とドレイン端子とソース端子とを有するＰ−ＦＥＴトランジスタであって、前記ソース端子が電圧源に電気的に結合され、前記ドレイン端子が前記１次出力ノードに結合され、前記１次出力ノードの前記出力電圧が増加したときに、前記第１のインバータの前記第１の出力端子上の前記第１の電圧が前記１次出力ノード上の前記出力電圧より小さくなり、それにより、前記第２の出力端子上で高い論理電圧を出力するように前記第２のインバータを誘導するように、前記ゲート端子が前記第２のインバータの前記第２の出力端子と直接または間接的に電気的に通じており、前記高い論理電圧に応答して前記１次出力ノード上の前記出力電圧を低減するＰ−ＦＥＴトランジスタと、
を含む、線形電圧調整器。
【請求項８】
前記１次出力ノードの前記出力電圧が減少したときに、前記第１のインバータの前記第１の出力端子上の前記第１の電圧が前記１次出力ノード上の前記出力電圧より大きくなり、それにより、前記第２の出力端子上で低い論理電圧を出力するように前記第２のインバータを誘導し、前記Ｐ−ＦＥＴトランジスタが前記低い論理電圧に応答して前記１次出力ノード上の前記出力電圧を増加する、請求項７記載の線形電圧調整器。
【請求項９】
前記第２のインバータの前記第２の出力端子と前記Ｐ−ＦＥＴトランジスタの前記ゲート端子との間に直列に電気的に結合された少なくとも第３および第４のインバータをさらに含む、請求項７記載の線形電圧調整器。
【請求項１０】
線形電圧調整器を使用して電圧を調整するための方法であって、前記線形電圧調整器が、１次出力ノードを備えた第１の回路と、前記１次出力ノードに電気的に結合された第１および第２のインバータを有する第２の回路とを有し、
前記第１の回路で電圧源から第１の電圧を受け取るステップと、
前記第１の回路を使用して第１の周波数範囲内の前記第１の電圧の周波数成分を除去して、前記１次出力ノードで出力電圧を得るステップと、
前記第２の回路の前記第１および第２のインバータを使用して第２の周波数範囲内の前記出力電圧の周波数成分を除去するステップであって、前記第２の周波数範囲が前記第１の周波数範囲より大きいステップと、
を含む方法。
【請求項１１】
前記第２の回路がＰ−ＦＥＴトランジスタをさらに含み、前記第１のインバータが第１の入力端子と第１の出力端子とを有し、前記第１の入力端子が前記第１の出力端子に電気的に結合され、前記第１の入力端子が電気的接地にさらに結合されているコンデンサにさらに電気的に結合され、前記第１のインバータが前記１次出力ノードにさらに電気的に結合され、前記第２のインバータが第２の入力端子と第２の出力端子とを有し、前記第２の入力端子が前記第１のインバータの前記第１の出力端子に電気的に結合され、前記第２のインバータが前記１次出力ノードにさらに電気的に結合され、前記Ｐ−ＦＥＴトランジスタがゲート端子とドレイン端子とソース端子とを有し、前記ソース端子が前記電圧源に電気的に結合され、前記ドレイン端子が前記１次出力ノードに電気的に結合され、前記ゲート端子が前記第２のインバータの前記第２の出力端子と直接または間接的に電気的に通じており、前記第２の回路を使用して前記第２の周波数範囲内の前記出力電圧の周波数成分を除去する前記ステップが、
前記１次出力ノードの前記出力電圧が増加したときに、前記１次出力ノード上の前記出力電圧より小さい第２の電圧を前記第１のインバータの前記第１の出力端子上で出力するステップと、
前記第２の電圧が前記出力電圧より小さいことに応答して、前記第２の出力端子上で前記第２のインバータからの高い論理電圧を出力するステップと、
前記Ｐ−ＦＥＴトランジスタを使用して、前記高い論理電圧に応答して、前記１次出力ノード上の前記出力電圧を低減するステップと、
を含む、請求項１０記載の方法。
【請求項１２】
前記第２の回路を使用して前記第２の周波数範囲内の前記出力電圧の周波数成分を除去する前記ステップが、
前記１次出力ノードの前記出力電圧が減少したときに、前記１次出力ノード上の前記出力電圧より大きい前記第２の電圧を前記第１のインバータの前記第１の出力端子上で出力するステップと、
前記第２の電圧が前記出力電圧より大きいことに応答して、前記第２の出力端子上で前記第２のインバータからの低い論理電圧を出力するステップと、
前記Ｐ−ＦＥＴトランジスタを使用して、前記低い論理電圧に応答して、前記１次出力ノード上の前記出力電圧を増加するステップと、
をさらに含む、請求項１１記載の方法。
【請求項１３】
前記第１の周波数範囲が０〜１０メガヘルツである、請求項１０記載の方法。
【請求項１４】
前記第２の周波数範囲が１０メガヘルツ〜６ギガヘルツである、請求項１０記載の方法。
【請求項１５】
線形電圧調整器を使用して電圧を調整するための方法であって、前記線形電圧調整器が第１のインバータと第２のインバータとＰ−ＦＥＴトランジスタとを有し、前記第１のインバータが第１の入力端子と第１の出力端子とを有し、前記第１の入力端子が前記第１の出力端子に電気的に結合され、前記第１の入力端子が電気的接地にさらに結合されているコンデンサにさらに電気的に結合され、前記第１のインバータが１次出力ノードにさらに電気的に結合され、前記第２のインバータが第２の入力端子と第２の出力端子とを有し、前記第２の入力端子が前記第１のインバータの前記第１の出力端子に電気的に結合され、前記第２のインバータが前記１次出力ノードにさらに電気的に結合され、前記Ｐ−ＦＥＴトランジスタがゲート端子とドレイン端子とソース端子とを有し、前記ソース端子が電圧源に電気的に結合され、前記ドレイン端子が前記１次出力ノードに結合され、前記ゲート端子が前記第２のインバータの前記第２の出力端子と直接または間接的に電気的に通じており、
前記１次出力ノードの前記出力電圧が増加したときに、前記１次出力ノード上の前記出力電圧より小さい第１の電圧を前記第１のインバータの前記第１の出力端子上で出力するステップと、
前記第１の電圧が前記出力電圧より小さいことに応答して、前記第２の出力端子上で前記第２のインバータからの高い論理電圧を出力するステップと、
前記Ｐ−ＦＥＴトランジスタを使用して、前記高い論理電圧に応答して、前記１次出力ノード上の前記出力電圧を低減するステップと、
を含む方法。
【請求項１６】
前記１次出力ノードの前記出力電圧が減少したときに、前記１次出力ノード上の前記出力電圧より大きい前記第１の電圧を前記第１のインバータの前記第１の出力端子上で出力するステップと、
前記第１の電圧が前記出力電圧より大きいことに応答して、前記第２の出力端子上で前記第２のインバータからの低い論理電圧を出力するステップと、
前記Ｐ−ＦＥＴトランジスタを使用して、前記低い論理電圧に応答して、前記１次出力ノード上の前記出力電圧を増加するステップと、
をさらに含む、請求項１５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、線形電圧調整器（linear voltageregulator）に関する。
【背景技術】
【０００２】
電圧調整器は、装置に印加された電圧を制御するために使用されてきた。電圧調整器に関する問題は、電圧調整器が電圧源から高周波雑音と低周波雑音の両方を効果的に除去できなかったことである。さらに、電圧調整器は、比較的大量の電力を使用する少なくとも２つの比較的高価な比較器チップを使用する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
したがって、本出願の発明者は、上述の問題を最小限にするかまたは解消するかあるいはその両方を行う改良された電圧調整器の必要性を認識している。
【課題を解決するための手段】
【０００４】
模範的な一実施形態により線形電圧調整器が提供される。この線形電圧調整器は、電圧源から第１の電圧を受け取り、第１の周波数範囲内の第１の電圧の周波数成分を除去して、１次出力ノードで出力電圧を得るように構成された第１の回路を含む。この線形電圧調整器は、第１の回路の１次出力ノードに電気的に結合された第１および第２のインバータを有する第２の回路をさらに含む。第２の回路は、出力電圧を受け取り、第２の周波数範囲内の出力電圧の周波数成分を除去するように構成されている。第２の周波数範囲は第１の周波数範囲より大きい。
【０００５】
他の模範的な実施形態により線形電圧調整器が提供される。この線形電圧調整器は、第１の入力端子と第１の出力端子とを有する第１のインバータを含む。第１の入力端子は第１の出力端子に電気的に結合されている。第１の入力端子は、電気的接地にさらに結合されているコンデンサにさらに電気的に結合されている。第１の出力端子上の第１の電圧が１次出力ノードの出力電圧より小さくなるように、第１のインバータは１次出力ノードにさらに電気的に結合されている。この線形電圧調整器は、第２の入力端子と第２の出力端子とを有する第２のインバータをさらに含む。第２の入力端子は第１のインバータの第１の出力端子に電気的に結合されている。第２のインバータは、１次出力ノードにさらに電気的に結合され、第１のインバータから第１の電圧を受け取る。この線形電圧調整器は、ゲート端子とドレイン端子とソース端子とを有するｐチャネル電界効果トランジスタ（Ｐ−ＦＥＴトランジスタ）をさらに含む。ソース端子は電圧源に電気的に結合されている。ドレイン端子は１次出力ノードに結合されている。１次出力ノードの出力電圧が増加したときに、第１のインバータの第１の出力端子上の第１の電圧が１次出力ノード上の出力電圧より小さくなり、それにより、第２の出力端子上で高い論理電圧を出力するように第２のインバータを誘導するように、ゲート端子は第２のインバータの第２の出力端子と直接または間接的に電気的に通じている。Ｐ−ＦＥＴトランジスタは、高い論理電圧に応答して１次出力ノード上の出力電圧を低減する。
【図面の簡単な説明】
【０００６】
【図１】模範的な一実施形態による線形電圧調整器を有する電気系統の接続図である。
【図２】図１の線形電圧調整器で使用される比較器回路の接続図である。
【図３】図１の線形電圧調整器で使用される複数のインバータの接続図である。
【図４】図１の電気系統内の電圧源によって出力される電圧信号の概略図である。
【図５】図１の線形電圧調整器の１次出力ノード上で出力される電圧信号の概略図である。
【図６】図２の比較器回路内のノード上で出力される電圧信号の概略図である。
【図７】図１の線形電圧調整器で使用されるＰ−ＦＥＴトランジスタ上で出力される電圧信号の概略図である。
【図８】他の模範的な実施形態により図１の線形電圧調整器を使用して電圧を調整するための方法の流れ図である。
【図９】他の模範的な実施形態により図１の線形電圧調整器を使用して電圧を調整するための方法の流れ図である。
【発明を実施するための形態】
【０００７】
図１を参照すると、模範的な一実施形態による線形電圧調整器１４を有する電気系統１０が示されている。この電気系統は、電圧源１２と負荷１８とをさらに含む。線形電圧調整器１４の利点は、電圧感応負荷装置について電圧偏差が最小である電圧をこの調整器が出力できることである。
【０００８】
電圧源１２は、所望の電圧レベルから外れる可能性のある電圧を出力するように設けられている。電圧源１２は、線形電圧調整器１４に電気的に結合されている。
【０００９】
線形電圧調整器１４は、電圧源１２から電圧を受け取り、所望の電圧レベルからの電圧偏差が最小である電圧を出力するように設けられている。線形電圧調整器１４は、回路２０と回路２２とを含む。
【００１０】
回路２０は、第１の周波数範囲内で電圧源１２から受け取った電圧の周波数成分を除去し、電圧偏差が低減された出力電圧を１次電圧ノード３６で得るように設けられている。模範的な一実施形態では、回路２０は、０〜１０メガヘルツの周波数範囲内で電圧源１２から受け取った電圧の周波数成分を除去するように構成されている。当然のことながら、回路２０の代替諸実施形態では、回路２０は、他の周波数範囲内の周波数成分を除去することができる。回路２０は、電圧基準装置３０と、演算増幅器３２と、Ｐ−ＦＥＴトランジスタ３４とを含む。演算増幅器３２は、反転入力端子「−」と、非反転入力端子「＋」と、出力端子とを有する。Ｐ−ＦＥＴトランジスタは、ゲート端子（Ｇ１）と、ソース端子（Ｓ１）と、ドレイン端子（Ｄ１）とを有する。電圧基準装置３０は、演算増幅器３２の反転入力端子「−」に電気的に接続されている。電圧基準装置３０は、所望の基準電圧レベルを出力するように構成されている。演算増幅器３２の出力端子は、Ｐ−ＦＥＴトランジスタ３４のゲート端子（Ｇ１）に電気的に結合されている。演算増幅器３２の非反転端子「＋」は、Ｐ−ＦＥＴトランジスタ３４のドレイン端子（Ｄ１）に電気的に結合され、１次出力ノード３６にさらに結合されている。
【００１１】
回路２０の動作中に電圧源１２の出力電圧が減少すると、演算増幅器３２の非反転端子「＋」によって受け取られる電圧は反転端子「−」上の高い論理電圧に比べて低い論理電圧を有し、それにより、低い論理電圧を出力するように演算増幅器３２を誘導する。Ｐ−ＦＥＴトランジスタ３４のゲート端子（Ｇ１）上の低い論理電圧に応答して、Ｐ−ＦＥＴトランジスタ３４はソース端子（Ｓ１）からドレイン端子（Ｄ１）に流れる電流を増加し、それにより、１次出力ノード３６上の出力電圧が増加する。代わって、電圧源１２の出力電圧が増加すると、演算増幅器３２の非反転端子「＋」によって受け取られる電圧は反転端子「−」上の低い論理電圧に比べて高い論理電圧を有し、それにより、高い論理電圧を出力するように演算増幅器３２を誘導する。Ｐ−ＦＥＴトランジスタ３４のゲート端子（Ｇ１）上の高い論理電圧に応答して、Ｐ−ＦＥＴトランジスタ３４はソース端子（Ｓ１）からドレイン端子（Ｄ１）に流れる電流を減少し、それにより、１次出力ノード３６上の出力電圧が減少する。
【００１２】
回路２２は、第２の周波数範囲内で電圧源１２から受け取った電圧の周波数成分を除去し、電圧偏差が低減された出力電圧を１次電圧ノード３６で得るように設けられている。模範的な一実施形態では、回路２２は、１０メガヘルツ〜６ギガヘルツの周波数範囲内で電圧源１２から受け取った電圧の周波数成分を除去するように構成されている。当然のことながら、回路２２の代替諸実施形態では、回路２２は、他の周波数範囲内の周波数成分を除去することができる。回路２２は、比較器回路６２、５０と、インバータ５２、５４、５６、５８、６０と、Ｐ−ＦＥＴトランジスタ６２とを含む。
【００１３】
図１および図２を参照すると、比較器回路５０は、１次出力ノード３６上の電圧偏差を検出するように設けられている。比較器回路５０は、インバータ８０、８２と、コンデンサ８４とを含む。
【００１４】
インバータ８０は、Ｐ−ＦＥＴトランジスタ９０と、ＦＥＴトランジスタ９２と、入力端子９４と、出力端子９６とを含む。Ｐ−ＦＥＴトランジスタ９０は、ゲート端子（Ｇ３）と、ソース端子（Ｓ３）と、ドレイン端子（Ｄ３）とを含む。ＦＥＴトランジスタ９２は、ゲート端子（Ｇ４）と、ソース端子（Ｓ４）と、ドレイン端子（Ｄ４）とを含む。Ｐ−ＦＥＴトランジスタ９０は、ＦＥＴトランジスタ９２に電気的に結合されている。特に、ゲート端子（Ｇ３）、（Ｇ４）は、入力端子９４で電気的にまとめて結合されている。ソース端子（Ｓ３）は、１次出力ノード３６に電気的に結合されている。ドレイン端子（Ｄ３）は、出力端子９６でソース端子（Ｓ４）に電気的に結合されている。出力端子９６は、入力端子９４に電気的に結合されている。端子（Ｄ４）は電気的接地に電気的に結合されている。コンデンサ８４は、入力端子９４と電気的接地との間に電気的に結合されている。動作中に、出力端子９６上の電圧は１次出力ノード３６の出力電圧より小さい。特に、出力端子９６上の電圧は、１次出力ノード３６の電圧の約半分になる。
【００１５】
インバータ８２は、Ｐ−ＦＥＴトランジスタ１００と、ＦＥＴトランジスタ１０２と、入力端子１０４と、出力端子１０６とを含む。Ｐ−ＦＥＴトランジスタ１００は、ゲート端子（Ｇ５）と、ソース端子（Ｓ５）と、ドレイン端子（Ｄ５）とを含む。ＦＥＴトランジスタ１０２は、ゲート端子（Ｇ６）と、ソース端子（Ｓ６）と、ドレイン端子（Ｄ６）とを含む。Ｐ−ＦＥＴトランジスタ１００は、ＦＥＴトランジスタ１０２に電気的に結合されている。特に、ゲート端子（Ｇ５）、（Ｇ６）は、入力端子１０４で電気的にまとめて結合されている。入力端子１０４は、出力端子９６に電気的に結合されている。ソース端子（Ｓ５）は、１次出力ノード３６に電気的に結合されている。ドレイン端子（Ｄ５）は、出力端子１０６でソース端子（Ｓ６）に電気的に結合されている。出力端子１０６は、入力端子１１４に電気的に結合されている。端子（Ｄ６）は電気的接地に電気的に結合されている。
【００１６】
比較器回路５０の動作中に１次出力ノード３６の出力電圧が増加すると、インバータ８０の出力端子９６上の電圧は１次出力ノード３６上の出力電圧より小さくなり、それにより、出力端子１０６上で高い論理電圧を出力するようにインバータ８２を誘導する。この高い論理電圧は、その後、高い論理電圧に応答して１次出力ノード３６上の出力電圧を低減するようにＰ−ＦＥＴトランジスタ６２を誘導するために使用される。代わって、１次出力ノード３６の出力電圧が減少すると、インバータ８０の出力端子９６上の電圧は１次出力ノード３６上の出力電圧より大きくなり、それにより、出力端子１０６上で低い論理電圧を出力するようにインバータ８２を誘導する。この低い論理電圧は、その後、低い論理電圧に応答して１次出力ノード３６上の出力電圧を増加するようにＰ−ＦＥＴトランジスタ６２を誘導するために使用される。
【００１７】
図１および図３を参照すると、インバータ５２、５４、５６、５８、６０の連鎖は、Ｐ−ＦＥＴトランジスタ６２のゲート端子（Ｇ２）によって受け取られた比較器回路５０からの出力電圧を増幅するように設けられている。
【００１８】
インバータ５２は、Ｐ−ＦＥＴトランジスタ１１０と、ＦＥＴトランジスタ１１２と、入力端子１１４と、出力端子１１６とを含む。Ｐ−ＦＥＴトランジスタ１１０は、ゲート端子（Ｇ７）と、ソース端子（Ｓ７）と、ドレイン端子（Ｄ７）とを含む。ＦＥＴトランジスタ１１２は、ゲート端子（Ｇ８）と、ソース端子（Ｓ８）と、ドレイン端子（Ｄ８）とを含む。Ｐ−ＦＥＴトランジスタ１１０は、ＦＥＴトランジスタ１１２に電気的に結合されている。特に、ゲート端子（Ｇ７）、（Ｇ８）は、入力端子１１４で電気的にまとめて結合されている。ソース端子（Ｓ７）は、１次出力ノード３６に電気的に結合されている。ドレイン端子（Ｄ７）は、出力端子１１６でソース端子（Ｓ８）に電気的に結合されている。出力端子１１６は、入力端子１２４に電気的に結合されている。端子（Ｄ８）は電気的接地に電気的に結合されている。動作中にインバータ５２は、入力端子１１４で比較器回路５０から出力電圧を受け取り、反転され増幅された出力電圧を出力端子１１６で出力する。
【００１９】
インバータ５４は、Ｐ−ＦＥＴトランジスタ１２０と、ＦＥＴトランジスタ１２２と、入力端子１２４と、出力端子１２６とを含む。Ｐ−ＦＥＴトランジスタ１２０は、ゲート端子（Ｇ９）と、ソース端子（Ｓ９）と、ドレイン端子（Ｄ９）とを含む。ＦＥＴトランジスタ１２２は、ゲート端子（Ｇ１０）と、ソース端子（Ｓ１０）と、ドレイン端子（Ｄ１０）とを含む。Ｐ−ＦＥＴトランジスタ１２０は、ＦＥＴトランジスタ１２２に電気的に結合されている。特に、ゲート端子（Ｇ９）、（Ｇ１０）は、入力端子１２４で電気的にまとめて結合されている。ソース端子（Ｓ９）は、１次出力ノード３６に電気的に結合されている。ドレイン端子（Ｄ９）は、出力端子１２６でソース端子（Ｓ１０）に電気的に結合されている。出力端子１２６は、入力端子１３４に電気的に結合されている。端子（Ｄ１０）は電気的接地に電気的に結合されている。動作中にインバータ５４は、入力端子１２４でインバータ５２から出力電圧を受け取り、反転され増幅された出力電圧を出力端子１２６で出力する。
【００２０】
インバータ５６は、Ｐ−ＦＥＴトランジスタ１３０と、ＦＥＴトランジスタ１３２と、入力端子１３４と、出力端子１３６とを含む。Ｐ−ＦＥＴトランジスタ１３０は、ゲート端子（Ｇ１１）と、ソース端子（Ｓ１１）と、ドレイン端子（Ｄ１１）とを含む。ＦＥＴトランジスタ１３２は、ゲート端子（Ｇ１２）と、ソース端子（Ｓ１２）と、ドレイン端子（Ｄ１２）とを含む。Ｐ−ＦＥＴトランジスタ１３０は、ＦＥＴトランジスタ１３２に電気的に結合されている。特に、ゲート端子（Ｇ１１）、（Ｇ１２）は、入力端子１３４で電気的にまとめて結合されている。ソース端子（Ｓ１１）は、１次出力ノード３６に電気的に結合されている。ドレイン端子（Ｄ１１）は、出力端子１３６でソース端子（Ｓ１２）に電気的に結合されている。出力端子１３６は、入力端子１４４に電気的に結合されている。端子（Ｄ１２）は電気的接地に電気的に結合されている。動作中にインバータ５６は、入力端子１３４でインバータ５４から出力電圧を受け取り、反転され増幅された出力電圧を出力端子１３６で出力する。
【００２１】
インバータ５８は、Ｐ−ＦＥＴトランジスタ１４０と、ＦＥＴトランジスタ１４２と、入力端子１４４と、出力端子１４６とを含む。Ｐ−ＦＥＴトランジスタ１４０は、ゲート端子（Ｇ１３）と、ソース端子（Ｓ１３）と、ドレイン端子（Ｄ１３）とを含む。ＦＥＴトランジスタ１４２は、ゲート端子（Ｇ１４）と、ソース端子（Ｓ１４）と、ドレイン端子（Ｄ１４）とを含む。Ｐ−ＦＥＴトランジスタ１４０は、ＦＥＴトランジスタ１４２に電気的に結合されている。特に、ゲート端子（Ｇ１３）、（Ｇ１４）は、入力端子１４４で電気的にまとめて結合されている。ソース端子（Ｓ１３）は、１次出力ノード３６に電気的に結合されている。ドレイン端子（Ｄ１３）は、出力端子１４６でソース端子（Ｓ１４）に電気的に結合されている。出力端子１４６は、入力端子１５４に電気的に結合されている。端子（Ｄ１４）は電気的接地に電気的に結合されている。動作中にインバータ５８は、入力端子１４４でインバータ５６から出力電圧を受け取り、反転され増幅された出力電圧を出力端子１４６で出力する。
【００２２】
インバータ６０は、Ｐ−ＦＥＴトランジスタ１５０と、ＦＥＴトランジスタ１５２と、入力端子１５４と、出力端子１５６とを含む。Ｐ−ＦＥＴトランジスタ１５０は、ゲート端子（Ｇ１５）と、ソース端子（Ｓ１５）と、ドレイン端子（Ｄ１５）とを含む。ＦＥＴトランジスタ１５２は、ゲート端子（Ｇ１６）と、ソース端子（Ｓ１６）と、ドレイン端子（Ｄ１６）とを含む。Ｐ−ＦＥＴトランジスタ１５０は、ＦＥＴトランジスタ１５２に電気的に結合されている。特に、ゲート端子（Ｇ１５）、（Ｇ１６）は、入力端子１５４で電気的にまとめて結合されている。ソース端子（Ｓ１５）は、１次出力ノード３６に電気的に結合されている。ドレイン端子（Ｄ１５）は、出力端子１５６でソース端子（Ｓ１６）に電気的に結合されている。出力端子１５６は、Ｐ−ＦＥＴトランジスタ６２のゲート端子（Ｇ２）に電気的に結合されている。端子（Ｄ１６）は電気的接地に電気的に結合されている。動作中にインバータ６０は、入力端子１５４でインバータ５８から出力電圧を受け取り、反転され増幅された出力電圧を出力端子１５６で出力する。
【００２３】
代替一実施形態では、インバータ５２、５４、５６、５８、６０を除去することにより線形電圧調整器１４を構築することができ、インバータ８２がＰ−ＦＥＴトランジスタ６２に直接、電気的に結合されることに留意されたい。さらに、他の代替諸実施形態では、比較器回路５０からの電圧を増幅するためのインバータの連鎖内のインバータの数は、図１のインバータの連鎖内に示されているインバータの数より多くても少なくてもよい。
【００２４】
図１を参照すると、Ｐ−ＦＥＴトランジスタ６２は、１次出力ノード３６で電圧偏差を除去するように設けられている。特に、Ｐ−ＦＥＴトランジスタ６２は、第２の周波数範囲内の出力電圧の周波数成分を除去するように設けられている。Ｐ−ＦＥＴトランジスタ６２は、ゲート端子（Ｇ２）と、ソース端子（Ｓ２）と、ドレイン端子（Ｄ２）とを含む。ゲート端子（Ｇ２）は、インバータ６０の出力端子１５６に電気的に結合されている。ソース端子（Ｓ２）は、電圧源１２に電気的に結合されている。ドレイン端子（Ｄ２）は、１次出力ノード３６に電気的に結合されている。抵抗器１８は、１次出力ノード３６と電気的接地との間に電気的に結合されている。抵抗器１８は、線形電圧調整器１４から出力電圧を受け取る負荷に相当する。動作中にＰ−ＦＥＴトランジスタ６２がゲート端子（Ｇ２）でインバータ６０から高い論理電圧を受け取ると、その高い論理電圧に応答して、Ｐ−ＦＥＴトランジスタ６２はそこを流れる電流を減少し、１次出力ノード３６上の出力電圧を低減する。代わって、Ｐ−ＦＥＴトランジスタ６２がゲート端子（Ｇ２）でインバータ６０から低い論理電圧を受け取ると、その低い論理電圧に応答して、Ｐ−ＦＥＴトランジスタ６２はそこを流れる電流を増加し、１次出力ノード３６上の出力電圧を増加する。
【００２５】
図４〜図７を参照し、線形電圧調整器１４によって生成される信号の模範的な概略図について簡単に説明する。図４を参照すると、電圧曲線１７０は、電圧源１２によって生成された模範的な出力電圧に対応する。図示の通り、電圧曲線１７０は経時的な振動形状を有する。図５を参照すると、電圧曲線１８０は、１次出力ノード３６で線形電圧調整器１４によって生成された出力電圧に対応する。図示の通り、電圧曲線１８０は、所望の通り経時的に比較的一定である。図６を参照すると、電圧曲線１９０は、比較器５０の出力端子９６の出力電圧に対応する。図７を参照すると、電圧曲線２００は、Ｐ−ＦＥＴトランジスタ６２の動作を制御するためにＰ−ＦＥＴトランジスタ６２のゲート端子（Ｇ２）で受け取った電圧に対応する。
【００２６】
図８〜図９を参照し、線形電圧調整器１４を使用して電圧を調整するための方法の流れ図について説明する。
【００２７】
ステップ２２０で、線形電圧調整器１４の回路２０は電圧源１２から第１の電圧を受け取る。回路２０は１次出力ノード３６を有する。
【００２８】
ステップ２２２で、回路２０は第１の周波数範囲内の第１の電圧の周波数成分を除去して、１次出力ノード３６で出力電圧を得る。
【００２９】
ステップ２２４で、線形電圧調整器１４の回路２２は、第２の周波数範囲内の出力電圧の周波数成分を除去するように１次出力ノード３６に直接または間接的に電気的に結合されたインバータ８０、８２を有する。第２の周波数範囲は第１の周波数範囲より大きい。ステップ２２４は、ステップ２３０〜２４０を使用して実現される。
【００３０】
ステップ２３０で、インバータ８０は、１次出力ノード３６の出力電圧が増加したときに、１次出力ノード３６上の出力電圧より小さい第２の電圧を出力端子９６上で出力する。
【００３１】
ステップ２３２で、インバータ８２は、第２の電圧が出力電圧より小さいことに応答して、出力端子１０６上で高い論理電圧を出力する。
【００３２】
ステップ２３４で、Ｐ−ＦＥＴトランジスタ６２は、高い論理電圧に応答して、１次出力ノード３６上の出力電圧を低減する。
【００３３】
ステップ２３６で、インバータ８０は、１次出力ノード３６の出力電圧が減少したときに、１次出力ノード３６上の出力電圧より大きい第２の電圧を出力端子９６上で出力する。
【００３４】
ステップ２３８で、インバータ８２は、第２の電圧が出力電圧より大きいことに応答して、出力端子１０６上で低い論理電圧を出力する。
【００３５】
ステップ２４０で、Ｐ−ＦＥＴトランジスタ６２は、低い論理電圧に応答して、１次出力ノード３６上の出力電圧を増加する。ステップ２４０の後、この方法はステップ２２０に戻る。
【００３６】
この線形電圧調整器は、他の調整器より実質的に有利な点を提供する。特に、線形電圧調整器は、複数のインバータを使用して電圧の高周波成分を除去するという技術的効果を提供する。
【００３７】
模範的な一実施形態に関連して本発明について説明したが、当業者であれば、本発明の範囲を逸脱せずに、様々な変更を加えることができ、その要素の代わりに同等の要素を使用できることを理解するであろう。加えて、その範囲を逸脱せずに、特定の状況に適合させるために本発明の教示に対して多くの変更を行うことができる。したがって、本発明は本発明を実行するために開示されている実施形態に限定されず、本発明は意図された特許請求の範囲に該当するすべての実施形態を含むことが意図されている。その上、第１、第２などの用語の使用は重要性の順序を示すものではなく、むしろ、第１、第２などの用語はある要素と他の要素を区別するために使用されている。
【図１】
2010537335.tif 000003
【図２】
2010537335.tif 000004
【図３】
2010537335.tif 000005
【図４】
2010537335.tif 000006
【図５】
2010537335.tif 000007
【図６】
2010537335.tif 000008
【図７】
2010537335.tif 000009
【図８】
2010537335.tif 000010
【図９】
2010537335.tif 000011
【手続補正書】
【提出日】平成22年8月3日(2010.8.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電圧源から第１の電圧を受け取り、第１の周波数範囲内の前記第１の電圧の周波数成分を除去して、１次出力ノードで出力電圧を得るように構成された第１の回路と、
前記第１の回路の前記１次出力ノードに電気的に結合された第１および第２のインバータを有する第２の回路であって、前記出力電圧を受け取り、第２の周波数範囲内の前記出力電圧の周波数成分を除去するように構成され、前記第２の周波数範囲内の周波数が前記第１の周波数範囲内の周波数より高い第２の回路と、
を含み、
前記第１のインバータが第１の入力端子と第１の出力端子とを有し、前記第１の入力端子が前記第１の出力端子に電気的に結合され、前記第１の入力端子が電気的接地にさらに結合されているコンデンサにさらに電気的に結合され、前記第１の出力端子上の第２の電圧が前記１次出力ノードの前記出力電圧より小さくなるように、前記第１のインバータが前記１次出力ノードにさらに電気的に結合され、
前記第２のインバータが第２の入力端子と第２の出力端子とを有し、前記第２の入力端子が前記第１のインバータの前記第１の出力端子に電気的に結合され、前記第２のインバータが前記１次出力ノードにさらに電気的に結合され、
前記第２の回路が、ゲート端子とドレイン端子とソース端子とを有するＰ−ＦＥＴトランジスタをさらに含み、前記ソース端子が前記電圧源に電気的に結合され、前記ドレイン端子が前記１次出力ノードに電気的に結合され、前記１次出力ノードの前記出力電圧が増加したときに、前記第１のインバータの前記第１の出力端子上の前記第２の電圧が前記１次出力ノード上の前記出力電圧より小さくなり、それにより、前記第２の出力端子上で高い論理電圧を出力するように前記第２のインバータを誘導するように、前記ゲート端子が前記第２のインバータの前記第２の出力端子と直接または間接的に電気的に通じており、前記Ｐ−ＦＥＴトランジスタが前記高い論理電圧に応答して前記１次出力ノード上の前記出力電圧を低減する、線形電圧調整器。
【請求項２】
前記１次出力ノードの前記出力電圧が減少したときに、前記第１のインバータの前記第１の出力端子上の前記第２の電圧が前記１次出力ノード上の前記出力電圧より大きくなり、それにより、前記第２の出力端子上で低い論理電圧を出力するように前記第２のインバータを誘導し、前記Ｐ−ＦＥＴトランジスタが前記低い論理電圧に応答して前記１次出力ノード上の前記出力電圧を増加する、請求項１記載の線形電圧調整器。
【請求項３】
前記第２のインバータの前記第２の出力端子と前記Ｐ−ＦＥＴトランジスタの前記ゲート端子との間に直列に電気的に結合された少なくとも第３および第４のインバータをさらに含む、請求項１記載の線形電圧調整器。
【請求項４】
前記第１の周波数範囲が０〜１０メガヘルツである、請求項１記載の線形電圧調整器。
【請求項５】
前記第２の周波数範囲が１０メガヘルツ〜６ギガヘルツである、請求項１記載の線形電圧調整器。
【請求項６】
線形電圧調整器を使用して電圧を調整するための方法であって、前記線形電圧調整器が、１次出力ノードを備えた第１の回路と、前記１次出力ノードに電気的に結合された第１および第２のインバータを有する第２の回路とを有し、
前記第１の回路で電圧源から第１の電圧を受け取るステップと、
前記第１の回路を使用して第１の周波数範囲内の前記第１の電圧の周波数成分を除去して、前記１次出力ノードで出力電圧を得るステップと、
前記第２の回路の前記第１および第２のインバータを使用して第２の周波数範囲内の前記出力電圧の周波数成分を除去するステップであって、前記第２の周波数範囲が前記第１の周波数範囲より大きいステップと、
を含み、
前記第２の回路がＰ−ＦＥＴトランジスタをさらに含み、前記第１のインバータが第１の入力端子と第１の出力端子とを有し、前記第１の入力端子が前記第１の出力端子に電気的に結合され、前記第１の入力端子が電気的接地にさらに結合されているコンデンサにさらに電気的に結合され、前記第１のインバータが前記１次出力ノードにさらに電気的に結合され、前記第２のインバータが第２の入力端子と第２の出力端子とを有し、前記第２の入力端子が前記第１のインバータの前記第１の出力端子に電気的に結合され、前記第２のインバータが前記１次出力ノードにさらに電気的に結合され、前記Ｐ−ＦＥＴトランジスタがゲート端子とドレイン端子とソース端子とを有し、前記ソース端子が前記電圧源に電気的に結合され、前記ドレイン端子が前記１次出力ノードに電気的に結合され、前記ゲート端子が前記第２のインバータの前記第２の出力端子と直接または間接的に電気的に通じており、前記第２の回路を使用して前記第２の周波数範囲内の前記出力電圧の周波数成分を除去する前記ステップが、
前記１次出力ノードの前記出力電圧が増加したときに、前記１次出力ノード上の前記出力電圧より小さい第２の電圧を前記第１のインバータの前記第１の出力端子上で出力するステップと、
前記第２の電圧が前記出力電圧より小さいことに応答して、前記第２の出力端子上で前記第２のインバータからの高い論理電圧を出力するステップと、
前記Ｐ−ＦＥＴトランジスタを使用して、前記高い論理電圧に応答して、前記１次出力ノード上の前記出力電圧を低減するステップと、
を含む、方法。
【請求項７】
前記第２の回路を使用して前記第２の周波数範囲内の前記出力電圧の周波数成分を除去する前記ステップが、
前記１次出力ノードの前記出力電圧が減少したときに、前記１次出力ノード上の前記出力電圧より大きい前記第２の電圧を前記第１のインバータの前記第１の出力端子上で出力するステップと、
前記第２の電圧が前記出力電圧より大きいことに応答して、前記第２の出力端子上で前記第２のインバータからの低い論理電圧を出力するステップと、
前記Ｐ−ＦＥＴトランジスタを使用して、前記低い論理電圧に応答して、前記１次出力ノード上の前記出力電圧を増加するステップと、
をさらに含む、請求項６記載の方法。
【請求項８】
前記第１の周波数範囲が０〜１０メガヘルツである、請求項６記載の方法。
【請求項９】
前記第２の周波数範囲が１０メガヘルツ〜６ギガヘルツである、請求項６記載の方法。
【国際調査報告】
2010537335.tif 000012
2010537335.tif 000013
2010537335.tif 000014