(57)【要約】  本発明は、高速応答電源スイッチング装置に関する。本発明はまた、かかるスイッチを装備した電源ネットワークに関する。電源は、ブロックのセットに接続され、装置には、電源（ＶＤＤ）およびブロック（１）を接続する少なくとも１つのスイッチ（３）が含まれ、スイッチを通過する電源電流の値は、ほかのブロックのレベルにおける電源電圧（ＶＤＤ）と電圧閾値との間の差に従って制御される。本発明は、特に、未使用の回路部分におけるトランジスタの漏れ電流を低減することが重要である最近の技術における全ての集積回路に適用される。したがって、本発明は、特に、セルまたはバッテリによって電力を供給されるほとんどのシステムに、とりわけ携帯電話回路に適用される。【選択図】      図１
2010534992.tif 000002
【特許請求の範囲】
【請求項１】
ブロックのセットに接続された電源をスイッチングするための装置であって、前記装置が、前記電源（ＶＤＤ）およびブロック（１）を接続する少なくとも１つのスイッチ（３）を含み、前記スイッチを通過する前記電源電流の値が、ほかのブロックのレベルにおける前記電源電圧（ＶＤＤ）と電圧閾値との間の差によって制御されることを特徴とする装置。
【請求項２】
前記電源電圧が前記閾値未満で通過する場合には、前記スイッチ（３）が、それを通過する前記電源電流を制限するように制御されることを特徴とする、請求項１に記載の装置。
【請求項３】
前記電圧閾値が、前記ほかのブロックを動作させるために必要な電圧より大きいことを特徴とする、請求項２に記載の装置。
【請求項４】
前記ほかのブロックのレベルにおける前記電源電圧（ＶＤＤ）と前記電圧閾値との間の前記電圧差の結果が、差動増幅器（４）によって供給され、前記電源電圧（ＶＤＤ）が、前記増幅器の入力部に接続され、前記閾値が、別の入力部に接続されることを特徴とする、請求項１〜３のいずれか一項に記載の装置。
【請求項５】
前記スイッチ（３）がトランジスタであり、前記増幅器（４）からの出力電圧が、前記トランジスタを通過する電流の値を制御することを特徴とする、請求項４に記載の装置。
【請求項６】
前記スイッチ（３）がＭＯＳ  Ｐトランジスタであり、前記電源電圧（ＶＤＤ）が、前記増幅器（４）の負入力部に接続され、前記電圧閾値が、正入力部に接続されることを特徴とする、請求項５に記載の装置。
【請求項７】
前記トランジスタ（３）が、前記増幅器（４）への前記電源を切断することによってブロック状態に設定されることを特徴とする、請求項５または６に記載の装置。
【請求項８】
前記増幅器が、トランジスタ（２１）を介して前記電源に接続され、前記増幅器への前記電源が、前記トランジスタ（２１）をブロック状態に設定することによって切断されることを特徴とする、請求項７に記載の装置。
【請求項９】
前記増幅器（４）への前記電源が、前記増幅器（４）のフットトランジスタ（２１１）への前記電源を切断することによって切断されることを特徴とする、請求項７に記載の装置。
【請求項１０】
前記閾値電圧が、前記電源ＶＤＤの公称値に対応する基準電圧ＶＤＤｒｅｆのパーセンテージに等しいことを特徴とする、請求項１〜９のいずれか一項に記載の装置。
【請求項１１】
各ブロックが、電力バス（２）を介して電源（ＶＤＤ）に接続され、ブロックが、請求項１〜１０のいずれか一項に記載のスイッチング装置を介して前記バス（２）に接続されることを特徴とする、ブロックのセット用の電源ネットワーク。
【請求項１２】
前記電源がバッテリであることを特徴とする、請求項１０に記載のネットワーク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速応答電源スイッチング装置に関する。本発明はまた、かかるスイッチを装備した電源ネットワークに関する。本発明は、特に、未使用の回路部分におけるトランジスタの漏れ電流を低減することが重要である最近の技術における全ての集積回路に適用される。したがって、本発明は、特に、セルまたはバッテリによって電力を供給されるほとんどのシステム、とりわけ携帯電話回路に適用される。
【背景技術】
【０００２】
１３０ｎｍ以下の技術による集積回路では、トランジスタは、それらが開状態にある場合には、少なからぬ漏れ電流を示す。この結果は、トランジスタが非作動のときにさえ、回路における電気消費となる。この消費は、特にセルまたはバッテリによって電力を供給される回路にとって、とりわけ、ほとんど常に、トランジスタが、より多くスタンバイ状態にあるかまたは回路のほんの小部分だけが活性であるときに、非常に問題になり得る。これは、特に、携帯電話に当てはまる。
【０００３】
回路が非作動な場合に、この漏れ電流を低減するための効果的な１つの技術は、この回路への電源を切断することにある。他の技術、特にＮＭＯＳトランジスタの閾値電圧を増加させるために、ＣＭＯＳ回路の基板またはチャンバに負電圧を供給することに存する技術が可能であるが、しかし実現することが、より困難である。
【０００４】
電源の切断を含む技術における１つの問題は、電力が回復されたときに、スイッチングされたブロックの電源ゲート間におけるキャパシタンスの再充電によって生成される突入電流が、ほかのブロックの動作に影響しないようにするために、スイッチの上流で電源電圧を降下させてはならないということである。したがって、電力投入時に、この突入電流を制限することが最善である。
【０００５】
この電流を制限するための様々な解決法が知られている。特に、１つの解決法は、並列ないくつかのトランジスタからなる電源スイッチを作製し、一連の遅延回路を利用した、これらのトランジスタの漸進的なスイッチングを用いることである。かかる解決法は、特に、文献「Ｔｅｃｈｎｉｑｕｅｓ  ｆｏｒ  Ｗｉｒｅｌｅｓｓ  Ａｐｐｌｉｃａｔｉｏｎｓ  ｂｙ  Ｐｈｉｌｉｐｐｅ  Ｒｏｙａｎｎｅｚ  ｅｔ  ａｌ．，ＩＳＳＣＣ２００５，ｐａｐｅｒ  ７．６，ｐａｇｅｓ  １３８  ａｎｄ  １３９」において説明されている。
【０００６】
両方の場合に、このスイッチング時間は、シミュレーションによって決定され、トランジスタの特性におけるばらつきを考慮して、かなりのマージンを取らなければならない。このマージンゆえに、電源の再投入のために必要な時間が長くなり、これらの解決法を、短すぎる電源切断期間に、またはシステムからの迅速な応答が必要な場合に用いるのを妨げる可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の１つの目的は、特に、以前の解決法に必要なマージンを抑制できるようにするはるかに短いスイッチング時間を可能にし、一方で、回路の表面面積も実装面積も増加させないことである。
【課題を解決するための手段】
【０００８】
この目的のために、本発明の主題は、ブロックのセットに接続された電源をスイッチングするための装置であり、この装置には、一般電源ＶＤＤをブロックのそれに接続する少なくとも１つのスイッチが含まれ、スイッチを通過する電源電流の値は、ほかのブロックのレベルにおける電源電圧ＶＤＤと電圧閾値との間の差に従って制御される。
【０００９】
電源電圧が閾値未満で通過する場合には、スイッチは、例えば、そこを通る電源電流を制限するように制御される。
【００１０】
有利なことに、この電圧閾値は、ほかのブロックを動作させるために必要な電圧より大きくすることができる。
【００１１】
ほかのブロックのレベルにおける電源電圧ＶＤＤと電圧閾値との間の電圧差の結果は、例えば、差動増幅器によって供給されるが、電源電圧ＶＤＤは、増幅器の入力部に接続され、閾値は、別の入力部に接続される。
【００１２】
スイッチがトランジスタであるため、増幅器からの出力電圧は、例えば、トランジスタを通過する電流の値を制御する。
【００１３】
スイッチが、ＭＯＳ  Ｐトランジスタである場合には、電源電圧ＶＤＤは、例えば、増幅器の負入力部に接続され、次に、電圧閾値は、正入力部に接続される。
【００１４】
トランジスタは、例えば、増幅器の適切な電源端子を切断することによって、ブロック状態に設定される。ＭＯＳ  Ｐによって実現されたスイッチの場合には、増幅器用の負電源を切断することによって、スイッチングトランジスタをブロックする、増幅器の出力部における正電圧の出現が誘発される。
【００１５】
増幅器は、例えば、トランジスタを介して電源に接続され、増幅器への電源は、このトランジスタをブロック状態に設定することによって切断される。
【００１６】
別の実施形態では、増幅器への電源は、例えば、そのフットトランジスタへの電源を切断することによって切断される。
【００１７】
閾値電圧は、例えば、電源ＶＤＤの公称値に対応する基準電圧ＶＤＤｒｅｆのパーセンテージに等しい。
【００１８】
本発明の別の主題は、ブロックのセット用の電源ネットワークである。各ブロックは、電力バスを介して電源ＶＤＤに接続され、次に、ブロックが、前述のようにスイッチング装置を介してバスに接続される。
【００１９】
電源は、例えばバッテリである。
【００２０】
本発明の他の特徴および利点は、添付を参照して提供された、以下の説明から明らかになろう。
【図面の簡単な説明】
【００２１】
【図１】本発明による装置の動作原理の図である。
【図２】本発明による装置の例示的な実施形態である。
【図３】図２によって与えられた例示的な実施形態における要素のうちの１つの変形である。
【発明を実施するための形態】
【００２２】
図１は、本発明による装置の動作原理を示す。
【００２３】
図１は、電圧ＶＤＤを供給されるブロック１を示す。この電圧は、例えば、電力バス２によっていくつかのブロック（図示せず）に伝送される。ブロックには、例えば、構成要素、またはいくつかの構成要素を含む機能ユニットに対応するアナログまたはデジタル回路が含まれる。かかるブロック１は、たとえ非作動状態にあっても、それが電源ＶＤＤに電気的に接続されたままである場合には、電流を消費し続ける可能性がある。前に示したように、この擬似消費を防ぐための効果的な解決法が、ブロック１への電源をスイッチオフすることにある。この目的のために、スイッチ３が、ブロック１と電源ＶＤＤとの間に接続される。このスイッチは、例えば電界効果トランジスタである。バイポーラトランジスタを用いることができる。図１の例では、トランジスタ３が導通状態にある場合には、ブロック１は、トランジスタのドレイン−ソース電圧以内になるまで、電圧ＶＤＤにおいて電力を供給される。特に、Ｖｓが、ブロックの端子５における電源電圧を示すために用いられる場合には、Ｖｓ＝ＶＤＤ−ＶＤＳであり、ここでＶＤＳは、トランジスタのドレインとソースとの間の電圧である。バイポーラトランジスタについて、電圧ＶＤＳは、コレクタとエミッタとの間の電圧によって取って代わられることになろう。
【００２４】
ブロックの端子５における電圧をスイッチオフするために、トランジスタ３は、ブロック状態にスイッチングされ、次に、電圧を回復するために、トランジスタは、導通状態にスイッチングされる。そのとき、電圧ＶＤＤを降下させる電源のレベルにおいて電流の突入がもたらされ、その後、電圧ＶＤＤが再上昇する。
【００２５】
本発明によれば、特に、アプリオリな電源立ち上がり時間を決定する代わりに、スイッチ３は、関係するブロック１の外側の電圧が、この電圧を基準電圧と直接比較することによって、ほかのブロックを動作させるのに必要な電圧を超えたままであるように制御される。ブロック１の外側の電圧が、所与の閾値未満である場合には、スイッチ３を通過する電流は、制限される。測定される電圧は、ほかのブロックのレベルにおける電源電圧ＶＤＤであり、次に、比較は、スイッチ３の上流でなされる。
【００２６】
図１の例示的な実施形態では、用いられる比較器は差動増幅器４であり、この増幅器４の出力は、この場合にはＭＯＳ  Ｐ型の電界効果トランジスタであるスイッチ３を制御する。この目的のために、差動増幅器４の負入力部は、電源電圧ＶＤＤに接続され、正入力部は、比較閾値を形成する基準電圧ＶＤＤｒｅｆに接続される。基準電圧は、例えば、ブロックの公称電源電圧マイナス５％と等しく、例えば１．０５Ｖである。本発明を有利に用いることができる技術は、例えば、電源が、１３０ｎｍ技術用には１．３Ｖのオーダであり、６５ｎｍ技術用には１．１Ｖのオーダである。
【００２７】
この基準電圧は、増幅器４の入力部に直接接続するか、またはディバイダブリッジ６を介して接続することができる。この場合には、ディバイダブリッジは、公称電源電圧のパーセンテージに対応する閾値と比較するために用いられ、基準電圧は、有利なことに、電源コンタクト（またはより好ましくは、特別の電源コンタクト）から直接取られた回路の電源電圧によって供給され、電源ネットワークの擬似インピーダンスに流れる電流によって誘発される電圧降下によって影響されないようにすることができる。
【００２８】
ディバイダブリッジはまた、特に可変抵抗器を用いて自身のパラメータに作用することによって、ディバイダブリッジの入力部において、特に例えば調整可能な閾値を得られるようにすることができる。図１の例示的な実施形態では、差動増幅器４の入力部およびディバイダブリッジ６の出力部における電圧は、基準電圧ＶＤＤｒｅｆの９５％にほぼ等しい。トランジスタ３がＭＯＳ  Ｐ型であるので、このトランジスタ３は、そのゲート−ソース電圧が負の場合に、導通状態へと制御される。このゲート電圧は、差動増幅器４の出力部によって供給される。必要に応じて、図示されていないインタフェースが、増幅器４の出力部とトランジスタ３のゲートとの間に配置される。
【００２９】
定常状態動作では、電源電圧は、ＶＤＤと等しく、それ自体公称電源電圧に等しい電圧ＶＤＤｒｅｆの９５％より大きい。演算増幅器４の負入力部に存在する電圧は、電圧ＶＤＤに等しいが、正入力部に存在する、０．９５×ＶＤＤｒｅｆに等しい電圧より大きい。そのとき増幅器の出力部は負であり、そのときトランジスタ３は導通状態にある。
【００３０】
ブロック１のレベルで電源をスイッチオフするために、トランジスタ３をブロック状態に設定することが特に必要である。この目的のために、装置には、ブロックをスイッチオンする制御部７を含むことができる。この制御部は、例えば、増幅器４の負電源に作用する。特に、トランジスタ３の制御をスイッチオフするために、増幅器４への電源が、例えば、上述の制御部７によってスイッチオフされる。ブロック１への電源は、増幅器４への電源が回復されたときに回復される。さらに、トランジスタ３は、元通りに導通状態に切り替わる。
【００３１】
このスイッチングによってブロックへの電源が回復されたときに、ほかのブロックと共有される電圧ＶＤＤが、所与の閾値、例えば０．９５×ＶＤＤｒｅｆより大きいままである場合には、電源降下問題はない。トランジスタ３のゲートを制御する増幅器４の出力部における電圧は、ＶＤＤより小さいままであり、トランジスタ３の負のゲート−ソース電圧ということになる。しかしながら、一般的な場合には、電圧は降下する。この場合に、電圧ＶＤＤが、０．９５×ＶＤＤｒｅｆ未満で通過する場合には、増幅器の正入力部に存在する電圧は、負入力部に存在する電圧より大きくなり、増幅器の出力電圧は、正になり、ＶＤＤｒｅｆ−ＶＤＤの差に比例する。次に、トランジスタ３を通過する電流は制限され、この制限は、ＶＤＤｒｅｆ−ＶＤＤの差と共に増加する。
【００３２】
ブロック１の端子５における電源電圧Ｖｓが、もう一度、一般電源電圧ＶＤＤに接近すると、電流の突入は減少し、トランジスタは、より導通性になることができる。次に、電圧ＶＤＤが、０．９５×ＶＤＤｒｅｆを上回るまで戻ると、トランジスタは、公称導通状態に戻る。実際には、差動増幅器が十分な利得を有する場合には、したがって、トランジスタ３における電流は、ＶＤＤにおける電圧降下が、ブロック１の電源ゲートにおける擬似キャパシタンスの充電時間のほぼ半分の間、正確に５％であるように、規制される。
【００３３】
有利なことに、本発明による装置によって、次のことが可能になる。すなわち、この閾値がＶＤＤｒｅｆの９５％に設定された場合には、外部電源電圧ＶＤＤが公称基準電圧ＶＤＤｒｅｆの５％を超えて降下することなしに、ブロック１をできるだけ速くスイッチングすることが可能になる。当然ながら、他の設定が可能である。
【００３４】
ほかのブロックがまた、スイッチによって電源ＶＤＤに接続されている場合には、スイッチ内部の電圧、例えばＶＤＳは、比較のために考慮される。換言すれば、関係するこれらのブロックのレベルにおける外部電源電圧は、用いられるスイッチの内部電圧を考慮する。
【００３５】
図２は、トランジスタ３の制御部７の例示的な実装を含む可能な実施形態を示す。この制御部には、トランジスタ２１、例えば電界効果トランジスタが含まれるが、このトランジスタ２１は、増幅器４の低電源およびディバイダブリッジ６の低電源を、ゼロ電位、特にフレームグランドに接続する。トランジスタ２１は、それ自体、制御電圧２２によって制御される。この場合には、ブロックの切断またはスイッチオフは、制御トランジスタ２１をブロックし、次に、制御トランジスタ２１が、増幅器への低電源およびディバイダブリッジの低電源を切断することによって、非常に簡単に行われる。この状態では、増幅器の出力電圧は、ブロックへの電源をスイッチングするＭＯＳ  Ｐトランジスタ３をブロックする電圧ＶＤＤだけとすることができ、電圧ＶＤＤは、増幅器４の高電源電圧である。回路７に流れる電流は、それをスイッチオンする場合に特定の対策をとる必要がないように、十分に低い。また、この解決法は、特に、差動増幅器４の漏れ電流を切断する利点を有する。
【００３６】
図３は、差動増幅器のフットトランジスタ２１１が用いられている変形実施形態を示す。この変形実施形態では、差動増幅器の既に存在するフットトランジスタ２１１は、図２に示すようにトランジスタ２１を直列に追加する代わりに、増幅器の電源を切断するために切断される。図３は、差動増幅器の典型的な構造を示す。差動増幅器には、例えばＭＯＳ型で並列の２つのトランジスタ３１、３２が含まれ、これらのトランジスタ３１、３２は、それらのドレインにより、負荷抵抗器３３、３４を介して電圧ＶＤＤに接続され、かつそれらのソースによってフットトランジスタ２１１のドレインに接続される。増幅器の入力部は、トランジスタ３１、３２のゲートによって形成される。フットトランジスタのソースは、グランドに接続され、そのゲートは、制御電圧２２によって制御される。負荷抵抗器３１および３２は、トランジスタによって作製することができる。
【００３７】
図１および２に示すような二重の解決法が、当然ながら可能である。この二重の解決法では、ブロック１の負電源（グランド）は、ＭＯＳ  Ｎトランジスタによってスイッチングされ、電圧ＶＤＤおよび電圧ＶＤＤｒｅｆの入力部は、増幅器において反転される。
【図１】
2010534992.tif 000003
【図２】
2010534992.tif 000004
【図３】
2010534992.tif 000005
【国際調査報告】
2010534992.tif 000006
2010534992.tif 000007
2010534992.tif 000008
2010534992.tif 000009