(57)【要約】デジタルデータ入力と有するデジタルセグメントおよび、デジタルセグメントに結合されデジタル信号に対応するアナログ信号を出力するアナログ出力を有するアナログセグメントのあるデジタルアナログコンバータ（ＤＡＣ）が開示される。アナログセグメントは、１つ以上のゲイン段および、アナログ出力を１つ以上のゲイン段に結合するフィードバック構造を含み、アナログ出力における信号歪を減衰する。１つ以上のゲイン段の総合ゲインは、アナログセグメントの信号歪減衰特性を決定する。
2010527220.tif 000002
【特許請求の範囲】
【請求項１】
デジタルアナログコンバータ（ＤＡＣ）であって、
デジタルデータを受け取るデジタルデータ入力を有するデジタルセグメントと、
該デジタルセグメントに結合されたアナログセグメントであって、該デジタルデータに対応するアナログ信号を出力するアナログ出力を有し、該アナログセグメントは１つ以上のゲイン段を有する、アナログセグメントと
を含み、
該アナログセグメントは、該アナログ出力を該１つ以上のゲイン段に結合するフィードバック構造を含み、該アナログ出力において信号歪を減衰し、１つ以上のゲイン段の総合ゲインは、該アナログセグメントの信号歪減衰特性を決定する、ＤＡＣ。
【請求項２】
前記アナログセグメントは、離散時間／連続時間インターフェイスにおいて共に結合されている連続時間セグメントおよび離散時間セグメントをさらに含む、請求項１に記載のＤＡＣ。
【請求項３】
前記１つ以上のゲイン段は、前記アナログ出力において、前記離散時間／連続時間インターフェイスによって生成されたインターフェイス歪を減衰するように構成されている、請求項２に記載のＤＡＣ。
【請求項４】
前記離散時間セグメントは、前記１つ以上のゲイン段を含む、請求項２に記載のＤＡＣ。
【請求項５】
前記１つ以上のゲイン段は、１つ以上のスイッチトキャパシタ積分器を含む、請求項３に記載のＤＡＣ。
【請求項６】
前記連続時間セグメントは連続時間積分器を含む、請求項２に記載のＤＡＣ。
【請求項７】
前記連続時間積分器は、ＡＢ級出力段を含む、請求項６に記載のＤＡＣ。
【請求項８】
前記デジタルセグメントおよび前記アナログセグメントが、有限インパルス応答フィルタによって結合され、帯域外周波数の量子化ノイズを減衰させる、請求項２に記載のＤＡＣ。
【請求項９】
前記アナログセグメントはＡＢ級出力段をさらに含む、請求項１に記載のＤＡＣ。
【請求項１０】
前記フィードバック構造は、逆フォローザリーダフィードバック構造を含む、請求項１に記載のＤＡＣ。
【請求項１１】
オーディオシステムであって、
スピーカと、
該スピーカに結合されたアナログ出力を有するデジタルアナログコンバータ（ＤＡＣ）と
を含み、該ＤＡＣは、
デジタル化されたオーディオデータストリームを受け取るデジタルデータ入力を有するデジタルセグメントと、
該デジタルセグメントに結合されたアナログセグメントであって、該デジタルセグメントからのデジタル信号を対応するアナログ信号に変換し、該アナログ信号は該スピーカによってオーディオに変換され、該アナログセグメントは１つ以上のゲイン段および該アナログ出力を有する、アナログセグメントと
を含み、
該アナログセグメントは、該アナログ出力を該１つ以上のゲイン段に結合するフィードバック構造をさらに含み、該アナログ出力において該対応するアナログ信号の非線形性を減衰し、該１つ以上のゲイン段の総合ゲインは、信号の非線形性減衰を決定する、オーディオシステム。
【請求項１２】
前記スピーカと前記ＤＡＣとの間に結合されたＡＢ級増幅器をさらに含む、請求項１１に記載のオーディオシステム。
【請求項１３】
前記アナログセグメントは、離散時間／連続時間インターフェイスを形成する連続時間セグメントおよび離散時間セグメントをさらに含む、請求項１１に記載のオーディオシステム。
【請求項１４】
前記１つ以上のゲイン段は、前記アナログ出力において、前記離散時間／連続時間インターフェイスによって起こされたインターフェイス非線形性を減衰するように構成されている、請求項１３に記載のオーディオシステム。
【請求項１５】
前記デジタルセグメントおよび前記アナログセグメントは、有限インパルス応答フィルタによって結合されており、帯域外周波数の量子化ノイズを減衰させる、請求項１３に記載のオーディオシステム。
【請求項１６】
前記アナログセグメントは、ＡＢ級出力段をさらに含む、請求項１１に記載のオーディオシステム。
【請求項１７】
前記フィードバック構造は、逆フォローザリーダフィードバック構造を含む、請求項１１に記載のオーディオシステム。
【請求項１８】
前記ＤＡＣは、シグマデルタＤＡＣを含む、請求項１１に記載のオーディオシステム。
【請求項１９】
デジタルアナログ変換方法であって、該方法は、
デジタル信号を１つ以上のゲイン段を有するアナログセグメントを介して伝播し、アナログ信号を生成することと、
該アナログ信号を該１つ以上のゲイン段へフィードバックして、該アナログ信号の歪を減衰することとを含み、
該１つ以上のゲイン段は、該アナログセグメントの信号歪減衰特性を決定する、方法。
【請求項２０】
前記アナログ信号を前記フィードバックすることは、逆フォローザリーダフィードバック法におけるフィードバックを含む、請求項１９に記載の方法。
【請求項２１】
アナログデジタルコンバータ（ＤＡＣ）であって、
デジタル信号をアナログ信号に変換する手段と、
該アナログ信号を１つ以上のゲイン段にフィードバックし、信号歪減衰特性を決定する１つ以上のゲイン段の総合ゲインによって、該アナログ信号の信号歪を減衰する手段と
を含む、ＤＡＣ。
【請求項２２】
前記フィードバック手段は、逆フォローザリーダフィードバック構造を含む、請求項２１に記載のＤＡＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００７年５月１６日に出願された米国仮出願第６０／９３８、３８２号を優先権として主張するものである。
【０００２】
本発明は、デジタル回路、より詳細には低電力デジタルアナログコンバータ回路に関連する。
【背景技術】
【０００３】
一般的に言って、高品質オーディオへの応用は、高いリニアリティおよび低い帯域内ノイズレベルが要求される。従って、スピーカの過負荷を防ぐために、帯域外ノイズを最小限に減少することが必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、高い信号対ノイズ比と歪率とをオーディオデジタルアナログコンバータ（ＤＡＣ）において達成することは、非線形性とノイズの異なる源のために非常に困難である。非線形性の源は、演算増幅器スルーレートの限界、非線形オン抵抗、グリッチ、他を含んでいる。オーディオへの応用に対して、出力段増幅器は、非線形性を抑えるために、大量の電力を消費しなければならない。２レベル、および３レベルＤＡＣは本質的に線形であり、部品のミスマッチによって導入される非線形性を補正するために、マルチビットＤＡＣはダイナミック部品マッチングを要求する。
【課題を解決するための手段】
【０００５】
実施形態は、次の発明の詳細な説明によって、添付の図面と併せてたやすく理解される。実施形態は、例によって例示されるが、添付の図表の図によって制限されるものではない。
【図面の簡単な説明】
【０００６】
【図１】図１は、従来技術によるオーディオデジタルアナログコンバータのブロックダイアグラムを示す図である。
【図２】図２は、本発明の実施形態によるオーディオデジタルアナログコンバータのブロックダイアグラムを示す図である。
【図３】図３は、本発明の実施形態によるオーディオデジタルアナログコンバータのアナログセグメントのブロックダイアグラムを示す図である。
【発明を実施するための形態】
【０００７】
以下の発明の詳細な説明において、本明細書の一部を構成する添付の図面を参照して説明され、本発明が実施される例示された図表によって示される。他の実施形態が利用され得て、構造的あるいは論理的な変更が本開示の局面から逸脱することなくなされ得る。
【０００８】
従って、以下の詳細な記述は、限定された意味で取られるのではなく、実施形態の局面が記載された特許請求の範囲およびそれらの同等物によって規定される。
【０００９】
種々の操作が、実施形態の理解を助けとなるような方法で、代わりに多くの個別の操作として記述され得る。しかしながら、記述の順序は、これらの操作が順序に依存することを意味すると解釈されるべきではない。また、実施形態は記述された内容よりも少ない操作のみを有し得る。多くの個別操作は、すべての操作が必要であることを意味すると解釈されるべきではない。また、実施形態は記述された内容よりも少ない操作のみを有し得る。多くの個別操作は、すべての操作が必要であることを意味すると解釈されるべきではない。
【００１０】
記述は、上／下、前／後、およびトップ／ボトムのような透視図ベースの記述を使用し得る。そのような記述は議論を容易にするためにのみ使用され、実施形態の応用を制限する意図ではない。
【００１１】
用語「結合した（された）」および「接続した（された）」は、それらの派生形とともに使用され得る。これらの用語は、互いに対する同義語として意図されてはいないことを理解する必要がある。むしろ、特定の実施形態においては、「接続した（された）」は２つ以上の部品の互いに直接な物理的あるいは電気的接触を示すために使用され得る。「結合した（された）」は、２つ以上の部品が直接な物理的あるいは電気的接触を意味し得る。しかしながら、「結合した（された）」は、また、２つ以上の部品が直接には互いに接触していないが、なおも、互いに協働するあるいは相互作用することを意味し得る。
【００１２】
記述の目的に対して、「Ａ／Ｂ」の形式のフレーズは、ＡまたはＢを意味する。記述の目的に対して、「Ａおよび／またはＢ」の形式のフレーズは「（Ａ）、（Ｂ）または（ＡおよびＢ）」を意味する。記述の目的に対して、「Ａ、Ｂ、およびＣのうちの少なくとも１つ」は、「（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、あるいは（Ａ、ＢおよびＣ）」を意味する。記述の目的に対して、「（Ａ）Ｂ」の形式のフレーズは、「（Ｂ）または（ＡＢ）」、つまり、Ａは、選択的な要素であることを意味する。
【００１３】
記述はフレーズ「１つの実施形態では」あるいは「実施形態では」が使用され得るが、１つ以上の同じあるいは異なる実施形態をそれぞれ参照する。さらに、用語「含む」、「含んでいる」、「有する」等は、実施形態に関して使用される場合は、同義語である。
【００１４】
本開示の実施形態に関して、オーディオデジタルアナログコンバータ（ＤＡＣ）回路は、デジタルセグメントおよびアナログセグメントを含み得る。
【００１５】
デジタルセグメントは、デジタル補間フィルタおよびデジタルシグマデルタ変調器を含み得る。アナログセグメントは、例えば、分散型フォローザリーダ型フィードバック構造のようなフィードバック構造を含み、フィードバックループ内に多重のスイッチトキャパシタおよび多重の連続時間積分器を有し、ＤＡＣ回路の出力における信号歪を減衰する。
【００１６】
図１は、従来技術によるオーディオデジタルアナログコンバータ（ＤＡＣ）のブロックダイアグラムを図示している。示されているように、従来技術のオーディオＤＡＣ１０は、デジタルセグメント１１およびアナログセグメント１２を含む。デジタルセグメント１１は、デジタル補間フィルタ１３およびデジタルシグマデルタ変調器１４を含む。アナログ信号セグメント１２は、再構築ローパスフィルタ１５を含む。ＤＡＣセルの組１８は、デジタルセグメント１１とアナログセグメント１２との間に配置され、デジタル信号をそれらのアナログ同等物に変換する。電力増幅器１６によって増幅された後、再構築ローパスフィルタ１５からの出力信号は、スピーカ１７に送られる。ＤＡＣ１０における非線形性を抑制するために、電力増幅器１６は大量の電力をスピーカ１７をドライブするために消費する。
【００１７】
実施形態によるＤＡＣは、ＤＡＣの出力電圧をサンプリングし、その電圧信号をＤＡＣの入力にフィードバックすることによって、出力信号の歪あるいは非線形性を減少するように構成され得る。
【００１８】
離散時間−連続時間インターフェイスおよびＤＡＣの出力段によって創出される非線形性は、フィードバックループに含まれ得る。ＤＡＣは、その後、総合のＤＡＣのゲイン特性によって決定され得る、ＤＡＣの歪減少特性に従って非線形性を減衰させ得る。この方法による非線形性の減衰は、高パワーの出力段が同じことを行う必要性を減少させ得る。
【００１９】
今、図２を参照すると、実施形態によるオーディオＤＡＣのブロックダイアグラムが例示されている。示されているように、オーディオＤＡＣ２０は、デジタルセグメント２１およびアナログセグメント２２を含み得る。デジタルセグメント２１は、帯域外周波数量子化ノイズを減衰するように構成された有限インパルス応答（ＦＩＲ）フィルタ２５を介して、アナログセグメント２２に結合され得る。デジタルセグメント２１は、デジタル補間フィルタ２３およびデジタルシグマデルタ変調器２４を含み得る。アナログセグメント２２は、離散時間セクション２６と連続時間セクション２７とを含み得て、離散時間セクションは、多重の離散時間スイッチトキャパシタ積分器を有し、連続時間セクション２７は連続時間スイッチトキャパシタ積分器を有している。デジタルセグメント２１への入力は、１ビットデジタルデータストリーム（つまり、シリアルデジタルデータ）であり得て、アナログセグメント２２からの出力は、連続時間アナログ信号データストリームであり、１ビットデジタルデータストリームに対応している。連続時間セクション２７からの出力信号は、スピーカ２８に送られ得る。実施形態では、ＤＡＣ２０の電力消費を減少させるように構成されたＡＢ級増幅器がスピーカ２８の前に追加されてもよい。
【００２０】
図３は、実施形態による図２のＤＡＣ２０のようなＤＡＣ内のアナログセグメント２２のブロックダイアグラムを例示している。示されているように、アナログセグメント２２は、修正４次逆フォローザリーダフィードバック（ＩＦＬＦ）構造を有し得る。アナログセグメント２２の第１段は、スイッチトキャパシタ積分器３１を含むことができ、アナログセグメント２２の第２段は、スイッチトキャパシタ積分器３２−３３を含むことができる。アナログセグメント２２の第１および第２段のＤＣゲインはアナログ出力におけるフィードバック歪の最大減衰量を決め得る。
【００２１】
第２段においては、ＣｓおよびＣｉｎｔの容量比は、スイッチトキャパシタ積分器３２−３３の帯域幅を決定し得る。例えば、Ｂをスイッチトキャパシタ積分器３２−３３の帯域幅、ｆｓをＤＡＣのサンプリング周波数とすると、Ｃｉｎｔに対するＣｓの比は、Ｂ／（２πｆｓ）となる。
【００２２】
アナログセグメント２２の第３段は、スイッチトキャパシタダイレクトチャージトランスファーのゲイン１のバッファであり得る。第３段は、離散時間スイッチトキャパシタ３６と連続時間積分器３４との間に配置され得て、その後にシングル段パッシブＲＣローパスフィルタ３８が続く。演算増幅器およびスイッチトキャパシタ積分器３１−３４内のスイッチトキャパシタからの出力換算ノイズは、アナログセグメント２２の第１段の部品によって支配される。
【００２３】
アナログセグメント２２の第４段は、連続時間積分器３４を含み得る。連続時間積分器３４は、ＡＢ級出力段を利用し得て、従来技術のＤＡＣに対して消費電力を最小にする。アナログセグメント２２によって生成される歪あるいは非線形性の減衰は、ＤＡＣが低非線形性および／または低帯域内ノイズレベルのアナログ出力信号を生成することを可能にし、非線形性を低減するためにより高い電力出力を要求する従来技術のアプローチよりも少ない電力消費を可能にする。連続時間積分器３４の包含は、ＤＡＣのクロックジッタおよびグリッチ耐性を改善するように構成され得る。
【００２４】
記述してきたように、実施形態はローパワーオーディオＤＡＣ回路を提供し得る。利点は、より安定なシステム、より高い帯域外周波数におけるノイズ減衰、およびより低いオーバーサンプリング比および固定クロック周波数に対するより高い帯域幅を含み得る。
【００２５】
ある実施形態が記載のために本明細書に例示され記述されてきたが、当業者は広い代替の多様性および／または、同等な実施形態あるいは、同様な目的を達成するための計算された実装が、本開示の観点から外れることなく、示された実施形態および記述の代わりとなり得ることを容易に理解するであろう。当業者は、本開示の実施形態は非常に広範囲の多様な方法において実装され得ることを容易に理解するであろう。この応用が、本明細書で議論された実施形態のいかなる改作あるいは多様性もカバーすることを意図されている。従って、本開示の実施形態は特許請求の範囲およびそれらの同等物によってのみ限定されることが、明白に意図されている。
【図１】
2010527220.tif 000003
【図２】
2010527220.tif 000004
【図３】
2010527220.tif 000005
【国際調査報告】
2010527220.tif 000006
2010527220.tif 000007