(57)【要約】可変抵抗メモリ素子及びそれを形成する方法。メモリ素子は、第１の電極と、第１の電極と接続された第１の表面を有する抵抗界面層と、抵抗界面層の第２の表面と接続された第１の表面を有する、例えば、相変化材料である、抵抗変化材料と、抵抗変化材料の第２の表面と接続された第２の電極とを含む。
2010529644.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極に接続された第１の表面を有する界面接着加熱層と、
前記界面接着加熱層の第２の表面に接続された第１の表面を有する抵抗変化材料と、
前記抵抗変化材料の第２の表面に接続された第２の電極と、を含む
ことを特徴とする抵抗メモリデバイス。
【請求項２】
請求項１に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層は、TaN, TiAlN, AlPdRe, HfTe5, TiNiSn, PBTe, Bi2Te3, Al2O3, A-C, TiOxNy, TiAlxOy, SiOxNy、及び、TiOxからなるグループから選択された、少なくとも１つの材料で形成される
ことを特徴とする抵抗メモリデバイス。
【請求項３】
請求項２に記載の抵抗メモリデバイスにおいて、
前記TaNは、N-rich TaNであり、
前記TiAlNは、N-rich TiAlNである
ことを特徴とする抵抗メモリデバイス。
【請求項４】
請求項１に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層の前記第１の表面は、誘電体層にも接続される
ことを特徴とする抵抗メモリデバイス。
【請求項５】
請求項４に記載の抵抗メモリデバイスにおいて、
前記誘電体層は、酸化物、窒化ケイ素、アルミナ酸化物、高温ポリマー、絶縁ガラス、及び、絶縁ポリマーのうち、少なくとも１つを含む
ことを特徴とする抵抗メモリデバイス。
【請求項６】
請求項１に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層は、約５オングストロームから約５０オングストロームの厚さである
ことを特徴とする抵抗メモリデバイス。
【請求項７】
請求項１に記載の抵抗メモリデバイスにおいて、
前記抵抗変化材料は、GST材料を含む
ことを特徴とする抵抗メモリデバイス。
【請求項８】
請求項１に記載の抵抗メモリデバイスにおいて、さらに、
前記第１の電極に接続された第１の導電層と、
前記第２の電極に接続された第２の導電層と、を含む
ことを特徴とする抵抗メモリデバイス。
【請求項９】
請求項１に記載の抵抗メモリデバイスにおいて、
前記第１の電極及び前記第２の電極は、窒化チタン、窒化チタンアルミニウム、チタンタングステン、プラチナ、及び、タングステンのうち、少なくとも１つを含む
ことを特徴とする抵抗メモリデバイス。
【請求項１０】
第１の電極と、
前記第１の電極の上方に開口を有する、少なくとも１つの誘電材料層と、
前記開口内に設けられ、前記第１の電極と接触している、界面接着加熱層と、
前記開口内に設けられ、前記界面接着加熱層と接触している、GST材料層と、
前記GST材料層と接触している第２の電極と、を含む
ことを特徴とする抵抗メモリデバイス。
【請求項１１】
請求項１０に記載の抵抗メモリデバイスにおいて、
前記第２の電極は、前記開口内に配置される
ことを特徴とする抵抗メモリデバイス。
【請求項１２】
請求項１０に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層は、N-rich TaN, N-rich TiAlN, AlPdRe, HfTe5, TiNiSn, PBTe, Bi2Te3, Al2O3, A-C, TiOxNy, TiAlxOy, SiOxNy、及び、TiOxからなるグループから選択された、少なくとも１つの材料で形成される
ことを特徴とする抵抗メモリデバイス。
【請求項１３】
請求項１０に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層は、約５オングストロームから約５０オングストロームの厚さである
ことを特徴とする抵抗メモリデバイス。
【請求項１４】
請求項１０に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層は、誘電体層にも接続される
ことを特徴とする抵抗メモリデバイス。
【請求項１５】
第１の電極と、
前記第１の電極と接触している第１の表面を有し、TaN, TiAlN, AlPdRe, HfTe5, TiNiSn, PBTe, Bi2Te3, Al2O3, A-C, TiOxNy, TiAlxOy, SiOxNy、及び、TiOxからなるグループから選択された少なくとも１つの材料で形成される、界面接着加熱層と、
前記界面接着加熱層の第２の表面と接触している第１の表面を有する、GST材料と、
前記GST材料の第２の表面と接触している第２の電極と、を含む
ことを特徴とする抵抗メモリデバイス。
【請求項１６】
請求項１５に記載の抵抗メモリデバイスにおいて、
前記第１の電極は、誘電体層によって取り囲まれ、
前記界面接着加熱層は、前記誘電体層にも接続されている
ことを特徴とする抵抗メモリデバイス。
【請求項１７】
請求項１６に記載の抵抗メモリデバイスにおいて、
前記誘電体層は、酸化物、窒化ケイ素、アルミナ酸化物、高温ポリマー、絶縁ガラス、及び、絶縁ポリマーのうち、少なくとも１つを含む
ことを特徴とする抵抗メモリデバイス。
【請求項１８】
請求項１７に記載の抵抗メモリデバイスにおいて、
前記誘電体層は、SiNを含む
ことを特徴とする抵抗メモリデバイス。
【請求項１９】
請求項１５に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層は、約５オングストロームから約５０オングストロームの厚さである
ことを特徴とする抵抗メモリデバイス。
【請求項２０】
メモリ素子を形成する方法であって、
第１の電極を形成することと、
前記第１の電極と接続された第１の表面を有する、界面接着加熱層を形成することと、
前記界面接着加熱層の第２の表面と接続された第１の表面を有する、抵抗変化材料層を形成することと、
前記抵抗変化材料層の第２の表面と接続された第２の電極を形成することと、を含む
ことを特徴とする方法。
【請求項２１】
請求項２０に記載の方法において、
前記界面接着加熱層、前記抵抗変化材料、及び、前記第２の電極のまわりに誘電体層が形成される
ことを特徴とする方法。
【請求項２２】
請求項２０に記載の方法において、
前記界面加熱層、前記抵抗変化材料層、及び、前記第２の電極は、界面加熱層材料、抵抗変化材料、及び、第２の電極材料を堆積させ、且つ、エッチングすることによって、積み重ねて形成される
ことを特徴とする方法。
【請求項２３】
請求項２１に記載の方法において、
前記誘電体層は、酸化物、窒化ケイ素、アルミナ酸化物、高温ポリマー、絶縁ガラス、及び、絶縁ポリマーのうち、少なくとも１つを含む
ことを特徴とする方法。
【請求項２４】
請求項２０に記載の方法において、
前記界面接着加熱層は、TaN, TiAlN, AlPdRe, HfTe5, TiNiSn, PBTe, Bi2Te3, Al2O3, A-C, TiOxNy, TiAlxOy, SiOxNy、及び、TiOxからなるグループから選択された少なくとも１つの材料で形成される
ことを特徴とする方法。
【請求項２５】
請求項２０に記載の方法において、さらに、
前記第１の電極まわりに誘電体層を形成することを含み、
前記界面接着加熱層の前記第１の表面は、前記誘電体層とも接続される
ことを特徴とする方法。
【請求項２６】
請求項２０に記載の方法において、さらに、
前記界面接着加熱層を、約５オングストロームから約５０オングストロームの厚さに、形成することを含む
ことを特徴とする方法。
【請求項２７】
請求項２０に記載の方法において、
前記抵抗変化材料は、GST材料を含む
ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体デバイスに関連し、特に、可変抵抗メモリ素子、及び、それを形成する方法に関連する。
【背景技術】
【０００２】
不揮発性メモリは、電力供給なしでデータを保持するその能力によって、有用なストレージデバイスである。不揮発性メモリセル用の可変抵抗材料の一つの分類として、例えば、カルコゲニド合金などの相変化材料があり、それらは、非晶質相と結晶相の間を安定的に転移することができる。各相は特定の抵抗状態を示し、その抵抗状態はそのような材料で形成されたメモリ素子の論理値を識別する。具体的には、非晶質状態は比較的高い抵抗を示し、結晶状態は比較的低い抵抗を示す。
【０００３】
相変化メモリ素子１として実装された従来の可変抵抗メモリは、図１Ａ及び図１Ｂに示されていて、多くの場合、第１の電極２と第２の電極４の間に相変化材料８の層を有している。第１の電極２は、誘電材料６の内部に配置されている。相変化材料８は、第１の電極２と第２の電極４の間に印加される電流量に従って、特定の抵抗状態に設定される。非晶質状態（図１Ｂ）を得るためには、比較的高い書き込み電流パルス（ＲＥＳＥＴパルス）が、第１の期間、相変化メモリ素子１を通って印加され、第１の電極２を覆っている相変化材料８の少なくとも一部分９を溶解する。電流が除去され、相変化材料８が結晶化温度より低い温度に急速に冷えると、第１の電極２を覆っている相変化材料８の一部分９は非晶質状態を有する。結晶状態（図１Ａ）を得るためには、より低い電流書き込みパルス（ＳＥＴパルス）は、第２の期間（通常は、第１の期間や非晶質相変化材料の結晶化時間よりも持続期間が長い）、相変化メモリ素子１に印加され、非晶質部分９を、融点より低いが結晶化温度より高い温度まで熱する。これにより、電流が除去され相変化メモリ素子１が冷やされるとすぐに、相変化材料８の非晶質部分９が結晶状態へ再結晶化し、その結晶状態が維持される。相変化メモリ素子１は、相変化材料８の相状態を変えない読み取り電圧を印加することによって、読み取られる。
【０００４】
相変化材料を溶解するために十分な電力を供給するためには、結晶の相変化材料の低い抵抗が原因となって、大きなＲＥＳＥＴ電流密度が要求されうる。大きな電流密度は、導体材料に望ましくないエレクトロマイグレーションを引き起こす可能性があり、相変化材料内で相分離を引き起こす可能性がある。さらに、相変化材料と他の層の間の弱い接着は、相変化メモリ素子に、長期信頼性の課題を生じさせるかもしれない。
【図面の簡単な説明】
【０００５】
【図１Ａ】従来の相変化メモリ素子である。
【図１Ｂ】従来の相変化メモリ素子である。
【図２】本発明の一実施形態に係る相変化メモリ素子の部分断面図である。
【図３Ａ】図２の相変化メモリ素子を製造する方法を描いた部分断面図である。
【図３Ｂ】図２の相変化メモリ素子を製造する方法を描いた部分断面図である。
【図３Ｃ】図２の相変化メモリ素子を製造する方法を描いた部分断面図である。
【図４】本発明の一態様に係るブロック図形式で電子システムを示したブロック図である。
【発明を実施するための形態】
【０００６】
以下の「発明を実施するための形態」では、さまざまな実施形態について説明する。これらの実施形態は、当業者がそれらを実践できるように、十分に詳細に記載されている。他の実施形態が採用されてもよく、さまざまな構造的、論理的、及び電気的な変化がなされうることは理解されるべきである。
【０００７】
以下の記載で使用される“基板”という用語は、露出された基板表面を有する半導体基板を含むが、これに限定されるものではなく、任意の支持構造を含んでもよい。半導体基板は、シリコン、シリコン・オン・インシュレータ（SOI）、シリコン・オン・サファイア（SOS）、ドープ半導体やアンドープ半導体、ベース半導体基盤によって支持されたシリコンのエピタキシャル層、及び、シリコン以外の半導体で作られたものを含む他の半導体構造を含むことは、理解されるべきである。以下の記載において、半導体基板または半導体ウェハについて説明するとき、ベース半導体やベース基盤の内部または上方に、領域または接合点を形成するために、前の処理工程が利用されていてもよい。基板はまた、半導体ベースである必要はなく、金属、合金、ガラス、ポリマー、セラミック、及びその分野で知られているような任意の他の支持材料を含むが、これに限定されるものではなく、集積回路の支持に適した任意の支持構造でもよい。
【０００８】
上述されるように、相変化メモリ素子を含む可変抵抗メモリデバイスは、非晶質状態と結晶状態の間の相変化を引き起こすために、相変化材料の自己発熱を使用する。相変化材料を溶解するために十分な電力を供給するためには、結晶の相変化材料の低い抵抗が原因となって、大きなＲＥＳＥＴ電流密度が要求されうる。大きな電流密度は、導体材料に望ましくないエレクトロマイグレーションを引き起こす可能性があり、相変化材料内で相分離を引き起こす可能性がある。さらに、相変化材料と他の層の間の弱い接着は、相変化メモリ素子に、長期信頼性の課題を生じさせるかもしれない。高い温度サイクルや、熱によって引き起こされた体積変化及び圧力は、問題を深刻にし得る。
【０００９】
ここで開示された実施形態は、電極と相変化材料の間に配置された界面接着加熱層を含む、相変化メモリデバイスを提供する。界面接着加熱層は、誘電体層と相変化材料の間の接着を改善し、また、それ自身の自己加熱に役立つために相変化材料に追加熱を提供する局部的な加熱素子としての機能を果たす。界面接着加熱層からの追加熱は、望ましい１００より大きなデバイスＯＦＦ／ＯＮ抵抗比を維持しながら、相変化を引き起こすために必要とされるＲＥＳＥＴ電流を３０倍以上減らすことができる。デバイスＯＦＦ／ＯＮ抵抗比は、相変化材料が結晶状態にあるＯＮ状態での抵抗に対する、相変化材料の一部分が非晶質状態にあるＯＦＦ状態での抵抗の比に帰着する。ＲＥＳＥＴ電流密度を減らすことによって、導体材料での望ましくないエレクトロマイグレーションや抵抗可変材料内での相分離は、避けることができる。さらに、ヒートシンク効果は、界面接着加熱層の低い熱伝導率のため、軽減される。
【００１０】
以下、図を参照して実施形態を説明するが、図では、同様の参照番号は同様のフィーチャを示している。図２は、本発明の一実施形態に従って構成された、相変化メモリ素子１０の部分断面図を説明する。メモリ素子１０は、少なくとも１ビット、すなわち、論理１または論理０、を記憶することができる。
【００１１】
メモリ素子１０は、基板２０によって支持される。第１の誘電体層２２は、基板２０上に配置され、第１の導電性金属層１５は、第１の誘電体層２２内に配置される。導電性金属層１５は、任意の適切な導体材料、例えば、特に、窒化チタン（TiN）、窒化チタンアルミニウム（TiAlN）、チタンタングステン（TiW）、プラチナ（Pt）、または、タングステン（W）など、で形成されても良い。導電性金属層１５の厚さは、変わってもよい。一実施形態では、導電性金属層１５は、約１０００Åの厚さでもよい。
【００１２】
第２の誘電体層２４は、第１の誘電体層２２上に配置され、ボトム電極１２は、第２の誘電体層２４内に配置される。ボトム電極１２は、任意の適切な導体材料、例えば、特に、窒化チタン（TiN）、窒化チタンアルミニウム（TiAlN）、チタンタングステン（TiW）、プラチナ（Pt）、または、タングステン（W）など、で形成されても良い。ボトム電極１２は、要求されるプログラミング電流を減らすために、サイズが縮小されてもよい。可変抵抗材料層１８の厚さ及びトップ電極１４の厚さは、また、ボトム電極１２のサイズに対応するように、サイズが縮小されてもよい。一実施形態では、ボトム電極１２は、プラグボトム電極でもよく、約７００Åの高さでもよく、約４００Å以下の直径を有しても良い。他の実施形態では、ボトム電極１２は、例えば、アニュラリング電極またはライナー電極など、異なる種類の電極でもよい。
【００１３】
第３の誘電体層２６は、第２の誘電体層２４上に配置される。界面接着加熱層１３は、第３の誘電体層２６にある開口３６内の、ボトム電極１２及び第２の誘電体層２４上に、配置される。界面接着加熱層１３は、可変抵抗材料層１８と第２の誘電体層２４の間の接着を改善し得る材料、及び／または、局部的な加熱効果を提供するのに十分な抵抗率を提供し得る材料、例えば、特に、N-rich TaN、N-rich TiAlN、AlPdRe、HfTe5、TiNiSn、PBTe、Bi2Te3、Al2O3、A-C、TiOxN7、TiAlxOy、SiOxNy、または、TiOxなど、で形成されてもよい。N-rich TaNは、TaNxであり、ここでxは１より大きい。N-rich TaNは、TaNスパッタリング中のArの流量に比例して、N2の流量を増やすことによって、作られてもよい。TaNxのxの値は、アプリケーション要求に従って、変わってもよい。TaNxのNのより大きな値は、高い抵抗率をもたらす。N-rich TiAlNは、TiAlNxであり、ここでxは１より大きい。N-rich TiAlNはN-rich TaNと同様の方法で、作られてもよい。
【００１４】
一実施形態では、界面接着加熱層１３の厚さは、約５Åから約５０Åまでの間の範囲であってもよい。他の実施形態では、界面接着加熱層１３の厚さは、約２０Åから約５０Åまでの間の範囲であってもよい。
【００１５】
可変抵抗材料層１８は、第３の誘電体層２６にある開口３６内の、界面接着加熱層１３上に配置される。説明される実施形態では、可変抵抗材料層１８は、カルコゲニド材料、例えば、ゲルマニウム・アンチモン・テルル、Ge2Sb2Te5（GST）など、である。相変化材料は、また、他の相変化材料、例えば、In-Se、Sb2Te3、GaSb、InSb、As-Te、Al-Te、GeTe、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se- Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn- Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、及び、Ge-Te-Sn-Ptであってもよく、または、それらを含んでもよい。図２は、可変抵抗材料層１８が非晶質状態にある一部分１９を有し、残りの可変抵抗材料層１８は結晶状態にある、相変化メモリ素子１０を示している。一実施形態では、可変抵抗材料層１８は、約８００Åの厚さでもよい。
【００１６】
トップ電極１４は、第３の誘電体層２６にある開口３６内の、可変抵抗材料層１８上に配置される。トップ電極１４は、任意の適切な導体材料、例えば、特に、窒化チタン（TiN）、窒化チタンアルミニウム（TiAlN）、チタンタングステン（TiW）、プラチナ（Pt）、または、タングステン（W）など、で形成されてもよい。界面接着加熱層１３、可変抵抗材料層１８、及び、トップ電極１４は、第３の誘電体層２６にある開口３６内に配置されているが、トップ電極１４はまた、第３の誘電体層２６の上面より上方まで伸びて、配置されてもよい。一実施形態では、トップ電極１４は、約６００Åの厚さであってもよい。
【００１７】
さまざまな誘電体層２２、誘電体層２４、誘電体層２６、誘電体層２７、誘電体層２８は、例えば、酸化物（例えば、SiO2）や窒化ケイ素(SiN)などの絶縁材料、アルミナ酸化物高温ポリマー、低誘電材料、絶縁ガラス、または、絶縁ポリマーで形成されても良い。さまざまな誘電体層２２、誘電体層２４、誘電体層２６、誘電体層２７、誘電体層２８ を形成するために使用される誘電材料は、層間で、同じであっても、異なっていても良い。
【００１８】
界面接着加熱層１３は、第２の誘電体層２４と可変抵抗材料層１８の間の接着を改善し、それによって、特に、高い温度サイクルや熱によって引き起こされた体積変化及び圧力が、デバイスの処理条件または動作条件の不可欠な要件であるときの、メモリ素子１０の長期信頼性を改善することができる。付加的な利益は、上述されている。
【００１９】
図３Ａから図３Ｃは、図２で説明される相変化メモリ素子１０を製造する方法の一実施形態を説明する。前の動作の結果を論理的に要求するものを除いて、ここで記載されたいずれの動作も、特定の順番を要求しない。従って、以下の動作は、特定の順番で実施されているものとして記載されているが、その順番は、必要に応じて、変更されてもよい。
【００２０】
図３Ａに示されるように、第１の誘電体層２２は、任意の適切な技術によって、基板２０の上方に形成される。第１の導電性金属層１５は、従来のフォトリソグラフィ技術、エッチング技術、ブランケット堆積技術、及び化学機械研磨（CMP）技術を使用して、第１の誘電体層２２内に形成される。
【００２１】
図３Ｂに示されるように、第２の誘電体層２４は、第１の誘電体層２２及び第１の導電性金属層１５の上方に形成される。開口３４は、任意の適切な技術、例えば、エッチングにより、第２の誘電体層２４内に、第１の導電性金属層１５の上方で、且つ、第１の導電性金属層１５と整列されて、形成される。ボトム電極１２は、その開口内に、第１の金属層１５と電気的に接触して、形成される。化学機械研磨は、ボトム電極１２の上面に、平坦な上部表面を形成するために、使用されてもよい。
【００２２】
図３Ｃに示されるように、界面接着加熱層１３、可変抵抗材料層１８、及びトップ電極１４は、第２の誘電体層２４及びボトム電極１２の上方に順に堆積される。界面接着加熱層１３、可変抵抗材料層１８、及びトップ電極１４は、その後、スタックを形成するために、従来のフォトリソグラフィ技術及びエッチング技術を使用してエッチングされる。第３の誘電体層２６は、スタックより高く形成される。CMP技術は、トップ電極１４を露出するために使用され、トップ電極１４及び誘電体層２６の上面を平坦化してもよい。
例１
【００２３】
界面接着加熱層がない、１０００Åの厚さのGST相変化材料を使用したメモリ素子の抵抗は、ＳＥＴ状態のためにコンピュータモデル化された。c‐GST層は、７．５ミリオーム・cmの抵抗率を有した。トップ電極は、１０００Åの厚さのTiNであった。ボトム電極は１０００Åの高さで直径５０nmのTiNであった。ＳＥＴ状態でのメモリ素子の抵抗は、およそ２００オームであった。
例２
【００２４】
１０００Åの厚さのGST相変化材料を使用し、且つ、界面接着加熱層を有する、メモリ素子の抵抗は、ＳＥＴ状態のためにコンピュータモデル化された。c‐GST相変化材料は、７．５ミリオーム・cmの抵抗率を有した。２０Åの厚さの界面接着加熱層の抵抗率は、７５００ミリオーム・cmであった。トップ電極は、１０００Åの厚さのTiNであった。ボトム電極は１０００Åの高さで直径５０nmのTiNであった。ＳＥＴ状態でのメモリ素子の抵抗は、およそ４０００オームであった。電流密度分布は、界面接着加熱層で、横方向電流波及をほとんど示さず、その上、c‐GST相変化材料での電流分布は、例１の分布と同様であり、界面接着加熱層がプログラミング体積の形状に影響を与えず、ボトム電極の上方に局部的な加熱を提供するのみであることを示していた。界面接着加熱層は、また、その低い熱伝導率により、熱損失を減らすための熱絶縁層としての機能を果たす。
例３
【００２５】
界面接着加熱層がない、１０００Åの厚さのGST相変化材料を使用した、メモリ素子の抵抗は、ＲＥＳＥＴ状態のためにコンピュータモデル化された。c‐GST相変化材料層の抵抗率は、７．５ミリオーム・cmであった。a‐GST相変化材料層の抵抗率は、７．５×１０４ミリオーム・cmであった。トップ電極は、１０００Åの厚さのTiNであった。ボトム電極は、１０００Åの高さで直径５０nmのTiNであった。ＲＥＳＥＴ状態でのメモリ素子の抵抗は、およそ２×１０６オームであった。電流密度分布は、広がる前は、３００Åのa‐GST領域にほとんど集中していた。
例４
【００２６】
１０００Åの厚さのGST相変化材料を使用し、且つ、界面接着加熱層を有する、メモリ素子の抵抗は、ＲＥＳＥＴ状態のためにコンピュータモデル化された。c‐GST相変化材料の抵抗率は、７．５ミリオーム・cmであった。a‐GST相変化材料層の抵抗率は、７．５×１０４ミリオーム・cmであった。２０Åの界面接着加熱層の抵抗率は、７５００ミリオーム・cmであった。トップ電極は、１０００Åの厚さのTiNであった。ボトム電極は、１０００Åの高さで直径５０nmのTiNであった。ＲＥＳＥＴ状態でのメモリ素子の抵抗は、およそ２×１０５オームであった。例３と同様に、電流密度分布は、３００Åのa‐GST領域にほとんど集中していた。界面接着加熱層での横方向電流波及は小さく、ごく小さなセル抵抗変化をもたらした。
例５
【００２７】
ナノメカニカル四点曲げ測定は、記載された実施形態で使用されうる、さまざまな材料間の接着強度を測定するために、本発明者によって実施された。その結果は、以下の表１に含まれる。
【表１】
2010529644.tif 000003
【００２８】
図２は、ここに記載されたメモリ素子１０の一例を描いているだけである。界面接着加熱層１３を組み込んだメモリ素子１０の他の設計は、可能である。例えば、第１の金属層１５は、特定のメモリデバイスでの使用のための要求に応じて、再配置されても、省略されても、または、置き換えられてもよい。
【００２９】
実施形態は、また、可変抵抗材料層１８として、他の可変抵抗材料からなる１以上の層を備えてもよい。そのさまざまな層の厚さは、素子のさまざまな配置と望ましい抵抗を担うために、要望どおりに修正されてもよい。他の可変抵抗材料の例は、例えば、金属ドープカルコゲニドガラス、及び、マイクロンテクノロジーインクに譲渡された、米国特許出願第10/765,393号、米国特許出願第09/853,233号、米国特許出願第10/022,722号、米国特許出願第10/663,741号、米国特許出願第09/988,984号、米国特許出願第号10/121,790、米国特許出願第09/941,544号、米国特許出願第10/193,529号、米国特許出願第10/100,450号、米国特許出願第10/231,779号、米国特許出願第10/893,299号、米国特許第10/077,872号 、米国特許出願第10/865,903号、米国特許出願第10/230,327号、米国特許出願第09/943,190号、米国特許出願第10/622,482号、米国特許出願第10/081,594号、米国特許出願第10/819,315号、米国特許出願第11/062,436号、米国特許出願第10/899,010号、及び、米国特許出願第10/796,000号、を参照することによりここに組み込まれる各開示を含むが、これに限定されず、さまざまな特許や特許出願で論じられた、それら可変抵抗材料など、を含む。
【００３０】
図４は、図２及び図３Ａから図３Ｅを参照して上述の説明のように構成された、メモリ素子１０のアレイを含む、抵抗可変ランダムアクセスメモリデバイス８４０を利用する、処理システム９００の例を説明する。処理システム９００は、ローカルバス９０４と接続された１つ以上のプロセッサ９０１を含む。メモリコントローラ９０２及びプライマリバスブリッジ９０３もまた、ローカルバス９０４に接続されている。処理システム９００は、複数のメモリコントローラ９０２及び／または複数のプライマリバスブリッジ９０３を含んでもよい。メモリコントローラ９０２及びプライマリバスブリッジ９０３は、単一のデバイス９０６として統合されてもよい。
【００３１】
メモリコントローラ９０２はまた、１つ以上のメモリバス９０７と接続されている。各メモリバスは、ここで記載された少なくとも１つのメモリデバイス８４０を含む、メモリ要素９０８を引き受ける。あるいは、簡略化されたシステムでは、メモリコントローラ９０２は省略され、メモリ要素が直接１つ以上のプロセッサ９０１に接続されてもよい。メモリ要素９０８は、メモリカード、または、メモリモジュールであってもよい。メモリ要素９０８は、１つ以上の追加デバイス９０９を含んでもよい。例えば、追加デバイス９０９は、コンフィグレーションメモリであってもよい。メモリコントローラ９０２はまた、キャッシュメモリ９０５に接続されてもよい。キャッシュメモリ９０５は、処理システムに唯１つのキャッシュメモリであってもよい。あるいは、他のデバイス、例えば、プロセッサ９０１が、キャッシュメモリを含むこともでき、そのキャッシュメモリは、キャッシュメモリ９０５とともにキャッシュ階層を形成してもよい。処理システム９００が、バスマスタであるか、若しくは、ダイレクトメモリアクセス（DMA）をサポートする、周辺機器、または、コントローラを含む場合には、メモリコントローラ９０２は、キャッシュコヒーレンシプロトコルを実装してもよい。メモリコントローラ９０２が複数のメモリバス９０７に接続されている場合には、各メモリバス９０７は並行して動作してもよく、または、異なるアドレス範囲は異なるメモリバス９０７にマップされてよい。
【００３２】
プライマリバスブリッジ９０３は、少なくとも１つの周辺機器バス９１０に接続されている。さまざまなデバイス、例えば、周辺機器、または、追加バスブリッジなどは、周辺機器バス９１０に接続されてもよい。これらのデバイスは、ストレージコントローラ９１１、雑多な入出力デバイス９１４、セカンダリバスブリッジ９１５、マルチメディアプロセッサ９１８、及び、レガシーデバイスインターフェース９２０を含んでもよい。プライマリバスブリッジ９０３はまた、１つ以上の特殊目的の高速ポート９２２に接続されてもよい。パーソナルコンピュータでは、例えば、特殊目的のポートは、アクセラレイティッド・グラフィックス・ポート（AGP）であり、高性能ビデオカードを処理システム９００に接続するために使用されてもよい。
【００３３】
ストレージコントローラ９１１は、ストレージバス９１２を介して、１つ以上のストレージデバイス９１３を、周辺機器バス９１０に接続する。例えば、ストレージコントローラ９１１はSCSIコントローラであってもよく、且つ、ストレージデバイス９１３はSCSIディスクであってもよい。入出力デバイス９１４は、任意の周辺機器のようなものであってもよい。例えば、入出力デバイス９１４は、イーサネットカードなどのローカルエリアネットワークインターフェースであってもよい。セカンダリバスブリッジは、他のバスを介して、追加バスを処理システムと結びつけるために、使用されてもよい。例えば、セカンダリバスブリッジは、ＵＳＢデバイス９１７を処理システム９００に接続するために使用される、ユニバーサル・シリアル・バス（USB）ポートコントローラであってもよい。マルチメディアプロセッサ９１８は、サウンドカード、ビデオキャプチャカード、または、任意の他の種類のメディアインターフェースであってもよく、例えば、スピーカ９１９などの追加デバイスに接続されてもよい。レガシーデバイスインターフェース９２０は、例えば、旧式のキーバードやマウスなどのレガシーデバイス９２１を、処理システム９００に接続するために、使用される。
【００３４】
図４で説明された処理システム９００は、ここで記載された実施形態とともに使用されうる処理システムの単なる一例である。図４は、例えば、パーソナルコンピュータまたはワークステーションなどの汎用コンピュータに、特に適した処理アーキテクチャが説明されているが、既知の変更により、処理システム９００をさまざまな用途での使用により適するように構成することができることが、確認できるはずである。例えば、処理を必要とする多くの電子デバイスは、メモリ要素９０８及び／またはメモリ素子１０（図２）と接続されたCPU９０１に依存した、より簡単なアーキテクチャを使用して実装されてもよい。これらの電子デバイスは、オーディオ／ビデオプロセッサ及びレコーダ、ゲーム機、デジタルテレビセット、有線または無線の電話、ナビゲーションデバイス（グローバル・ポジショニング・システム（GPS）及び／または慣性航法に基づいたシステムを含む）、及び、デジタルカメラ及び／またはレコーダを、これらに限られないが、含んでもよい。その変更は、例えば、不要な要素の除去、特殊デバイスまたは回路の追加、及び／または、複数のデバイスの統合、を含んでもよい。
【００３５】
上述した記載及び図面は、単に、ここに記載された特徴や利点を達成する、特定の実施形態を説明するものであるとみなすべきである。ここで記載された実施形態は、GST材料と電極の間の良好な接着を提供し、且つ、ＲＥＳＥＴ電流も減少させるが、さらに、それらは、カルコゲニドまたは他の材料を可変抵抗材料として使用する、他の可変抵抗メモリデバイスの層間の接着を改善する用途も有する。特定の処理条件や構成の変形や置換を行うことができる。従って、実施形態は、上述した記載や図面によって限定されるものとしてみなされるべきではなく、添付の請求項の範囲によってのみ制限される。
【図１Ａ】
2010529644.tif 000004
【図１Ｂ】
2010529644.tif 000005
【図２】
2010529644.tif 000006
【図３Ａ】
2010529644.tif 000007
【図３Ｂ】
2010529644.tif 000008
【図３Ｃ】
2010529644.tif 000009
【図４】
2010529644.tif 000010
【手続補正書】
【提出日】平成22年1月12日(2010.1.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電極と、
前記第１の電極に接続された第１の表面を有する界面接着加熱層と、
前記界面接着加熱層の第２の表面に接続された第１の表面を有する抵抗変化材料と、
前記抵抗変化材料の第２の表面に接続された第２の電極と、を含む
ことを特徴とする抵抗メモリデバイス。
【請求項２】
請求項１に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層は、TaN, TiAlN, AlPdRe, HfTe5, TiNiSn, PBTe, Bi2Te3, Al2O3, A-C, TiOxNy, TiAlxOy, SiOxNy、及び、TiOxからなるグループから選択された、少なくとも１つの材料で形成される
ことを特徴とする抵抗メモリデバイス。
【請求項３】
請求項２に記載の抵抗メモリデバイスにおいて、
前記TaNは、N-rich TaNであり、
前記TiAlNは、N-rich TiAlNである
ことを特徴とする抵抗メモリデバイス。
【請求項４】
請求項１から請求項３のいずれか１項に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層の前記第１の表面は、誘電体層にも接続される
ことを特徴とする抵抗メモリデバイス。
【請求項５】
請求項４に記載の抵抗メモリデバイスにおいて、
前記誘電体層は、酸化物、窒化ケイ素、アルミナ酸化物、高温ポリマー、絶縁ガラス、及び、絶縁ポリマーのうち、少なくとも１つを含む
ことを特徴とする抵抗メモリデバイス。
【請求項６】
請求項１から請求項５のいずれか１項に記載の抵抗メモリデバイスにおいて、
前記界面接着加熱層は、約５オングストロームから約５０オングストロームの厚さである
ことを特徴とする抵抗メモリデバイス。
【請求項７】
請求項１から請求項６のいずれか１項に記載の抵抗メモリデバイスにおいて、
前記抵抗変化材料は、GST材料を含む
ことを特徴とする抵抗メモリデバイス。
【請求項８】
請求項１から請求項７のいずれか１項に記載の抵抗メモリデバイスにおいて、さらに、
前記第１の電極に接続された第１の導電層と、
前記第２の電極に接続された第２の導電層と、を含む
ことを特徴とする抵抗メモリデバイス。
【請求項９】
請求項１から請求項８のいずれか１項に記載の抵抗メモリデバイスにおいて、
前記第１の電極及び前記第２の電極は、窒化チタン、窒化チタンアルミニウム、チタンタングステン、プラチナ、及び、タングステンのうち、少なくとも１つを含む
ことを特徴とする抵抗メモリデバイス。
【請求項１０】
請求項１から請求項３のいずれか１項または請求項６から請求項９のいずれか１項に記載の抵抗メモリデバイスにおいて、さらに、
前記第１の電極の上方に開口を有する、少なくとも１つの誘電材料層を含み、
前記界面接着加熱層は、前記開口内に配置され、且つ、前記第１の電極と接触する
ことを特徴とする抵抗メモリデバイス。
【請求項１１】
請求項１０に記載の抵抗メモリデバイスにおいて、
前記第２の電極は、前記開口内に配置される
ことを特徴とする抵抗メモリデバイス。
【請求項１２】
メモリ素子を形成する方法であって、
第１の電極を形成することと、
前記第１の電極と接続された第１の表面を有する、界面接着加熱層を形成することと、
前記界面接着加熱層の第２の表面と接続された第１の表面を有する、抵抗変化材料層を形成することと、
前記抵抗変化材料層の第２の表面と接続された第２の電極を形成することと、を含む
ことを特徴とする方法。
【請求項１３】
請求項１２に記載の方法において、
前記界面接着加熱層、前記抵抗変化材料、及び、前記第２の電極のまわりに誘電体層が形成される
ことを特徴とする方法。
【請求項１４】
請求項１２または請求項１３に記載の方法において、
前記界面接着加熱層、前記抵抗変化材料層、及び、前記第２の電極は、界面加熱層材料、抵抗変化材料、及び、第２の電極材料を堆積させ、且つ、エッチングすることによって、積み重ねて形成される
ことを特徴とする方法。
【請求項１５】
請求項１３に記載の方法において、
前記誘電体層は、酸化物、窒化ケイ素、アルミナ酸化物、高温ポリマー、絶縁ガラス、及び、絶縁ポリマーのうち、少なくとも１つを含む
ことを特徴とする方法。
【請求項１６】
請求項１２から請求項１５のいずれか１項に記載の方法において、
前記界面接着加熱層は、TaN, TiAlN, AlPdRe, HfTe5, TiNiSn, PBTe, Bi2Te3, Al2O3, A-C, TiOxNy, TiAlxOy, SiOxNy、及び、TiOxからなるグループから選択された少なくとも１つの材料で形成される
ことを特徴とする方法。
【請求項１７】
請求項１２から請求項１６のいずれか１項に記載の方法において、さらに、
前記第１の電極まわりに誘電体層を形成することを含み、
前記界面接着加熱層の前記第１の表面は、前記誘電体層とも接続される
ことを特徴とする方法。
【請求項１８】
請求項１２から請求項１７のいずれか１項に記載の方法において、さらに、
前記界面接着加熱層を、約５オングストロームから約５０オングストロームの厚さに、形成することを含む
ことを特徴とする方法。
【請求項１９】
請求項１２から請求項１８のいずれか１項に記載の方法において、
前記抵抗変化材料は、GST材料を含む
ことを特徴とする方法。
【国際調査報告】
2010529644.tif 000011
2010529644.tif 000012