(57)【要約】  化合物半導体ナノロッドとシリコンワイヤーが接合された多重構造のナノワイヤー及びその製造方法を提供する。多重構造のナノワイヤーの製造方法は、化合物半導体のナノロッドを提供する段階と、ナノロッドの両端に触媒チップを形成する段階と、記触媒チップが形成されたナノロッドの両端にシリコンナノワイヤーを成長させる段階とを含む。
2010523341.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体のナノロッドの両端にシリコンナノワイヤーが接合されている多重構造のナノワイヤー。
【請求項２】
前記化合物半導体は、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＡｌＩｎＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＴｉＯ２、ＨｇＴｅ、ＣｄＨｇＴｅからなる群から選択されたいずれか１つを含む請求項１に記載の多重構造のナノワイヤー。
【請求項３】
前記ナノロッドの長さは２〜１００ｎｍである請求項１に記載の多重構造のナノワイヤー。
【請求項４】
前記多重構造のナノワイヤーの直径は１０〜１００ｎｍである請求項１に記載の多重構造のナノワイヤー。
【請求項５】
化合物半導体のナノロッドを提供する段階と、
前記ナノロッドの両端に触媒チップを形成する段階と、
前記触媒チップの形成されたナノロッドの両端にシリコンナノワイヤーを成長させる段階と
を含む多重構造のナノワイヤーの製造方法。
【請求項６】
前記化合物半導体は、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＡｌＩｎＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＴｉＯ２、ＨｇＴｅ、ＣｄＨｇＴｅからなる群から選択されたいずれか１つを含む請求項５に記載の多重構造のナノワイヤーの製造方法。
【請求項７】
前記ナノロッドの長さは２〜１００ｎｍである請求項５に記載の多重構造のナノワイヤーの製造方法。
【請求項８】
前記多重構造のナノワイヤーの直径は１０〜１００ｎｍである請求項５に記載の多重構造のナノワイヤーの製造方法。
【請求項９】
前記触媒チップは、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）からなる群から選択されたいずれか１つを含む請求項５に記載の多重構造のナノワイヤーの製造方法。
【請求項１０】
前記ナノロッドの両端にシリコンナノワイヤーを成長させる段階は、
前記ナノロッドを基板上に分散させる段階と、
前記ナノロッドが分散された基板をチャンバに装入する段階と、
シリコンソースがシリコン原子またはシリコン分子に分解されるように、シリコンソース雰囲気で前記チャンバを熱処理する段階と
を含む請求項５に記載の多重構造のナノワイヤーの製造方法。
【請求項１１】
前記シリコンソースは、ＳｉとＣとの混合粉末またはシランガス（ＳｉＨ４）である請求項１０に記載の多重構造のナノワイヤーの製造方法。
【請求項１２】
前記熱処理は３００℃ないし８００℃の範囲で行われる請求項１０に記載の多重構造のナノワイヤーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ナノワイヤーの構造及びその製造方法に係り、さらに詳細には、化合物半導体のナノロッドとシリコンナノワイヤーの多重構造及びその製造方法に関する。
【０００２】
本発明は、情報通信部のＩＴ戦略技術開発事業の一環で行った研究から導出されたものである［課題管理番号：２００５−Ｓ−６０５−０２、課題名：次世代高性能光電子素子及びスマート生化学センサー具現のためのＩＴ−ＢＴ−ＮＴ融合核心技術開発］。
【背景技術】
【０００３】
ナノワイヤー、ナノロッドのようなナノ構造は、新たな電気、触媒及び光学的特性に基づいてさる１０年間集中的な研究課題となってきた。ナノワイヤーは、直径が数十ｎｍ程度であり、長さは制限がなく、ナノロッドはナノワイヤーのような直径を有し、長さは一般的に直径の３ないし５倍程度である。化学的組成は一定に保持しつつ、単純にその大きさを変化させることによって、ナノ構造の基本的な特性が変化されうる。ナノ構造は、分子及びバルク形態の中間的な特性を有する。例えば、半導体物質に基盤をおいたナノ構造は、電子及びホール共に３次元での量子閉じ込め（ｑｕａｎｔｕｍ  ｃｏｎｆｉｎｅｍｅｎｔ）現象を示し、これはナノ構造の大きさが小さくなると共に、物質の有効バンドギャップの増加をもたらす。したがって、ナノ構造の大きさが小さくなるにつれて、ナノ構造の光学的吸収及び放出をブルー側に移動させる。また他の例として、ナノ構造の１つのナノワイヤーは多重構造を有する時、光素子や高機能性電子素子としてさらに効果的に使われうる。軸方向にドーピング濃度が調節された構造を有するナノワイヤーや異種物質からなるナノワイヤーが多重構造のナノワイヤーに当る。
【０００４】
しかし、ナノ構造は、高機能的潜在力にもかかわらず、応用製品が多く開発されていないが、その大きな理由の１つが、ナノ構造の生産の難点である。ナノワイヤーの多重構造の生産はさらに難しい。もし、多重構造のナノワイヤーの製作が可能となるならば、超小型光素子や貫通電子素子のような機能性電子素子の開発が可能となる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、光素子または電子素子として使われる多重構造のナノワイヤー及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の前記技術的課題を達成するための本発明の一実施例による多重構造のナノワイヤーは、化合物半導体のナノロッドの両側にシリコンナノワイヤーが接合されている多重構造のナノワイヤーを含む。
【０００７】
前記化合物半導体は、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＡｌＩｎＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＴｉＯ２、ＨｇＴｅ、ＣｄＨｇＴｅを含む群から選択されたいずれか１つでありうる。
【０００８】
前記ナノロッドの長さは２〜１００ｎｍであることが望ましく、前記多重構造のナノワイヤーの直径は１０〜１００ｎｍであることが望ましい。
【０００９】
本発明の前記技術的課題を達成するための本発明の他の一実施例による多重構造のナノワイヤーの製造方法は、化合物半導体のナノロッドを提供する段階、前記ナノロッドの両端に触媒チップを形成する段階、及び前記触媒チップの形成されたナノロッドの両端にシリコンナノワイヤーを成長させる段階を含む。
【００１０】
前記化合物半導体は、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＡｌＩｎＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮ、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＴｉＯ２、ＨｇＴｅ、ＣｄＨｇＴｅを含む群から選択されたいずれか１つでありうる。
【００１１】
前記ナノロッドの長さは２〜１００ｎｍであることが望ましく、前記多重構造のナノワイヤーの直径は１０〜１００ｎｍであることが望ましい。
【００１２】
前記触媒チップは、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）からなる群から選択されたいずれか１つを含むことができる。
【００１３】
前記ナノロッドの両端にシリコンナノワイヤーを成長させる段階は、前記ナノロッドを基板上に分散させる段階及び前記ナノロッドの分散された基板をシリコンソース雰囲気のチャンバに入れ、シリコンソースがシリコン原子またはシリコン分子に分解されるように前記チャンバを熱処理する段階を含む。
【００１４】
前記シリコンソースはＳｉ及びＣの混合粉末またはシランガス（ＳｉＨ４）を含むことができる。
【発明の効果】
【００１５】
本発明によれば、化合物半導体ナノロッドの両端に金属チップを形成し、これを触媒として化合物半導体ナノロッドの両端にシリコンナノワイヤーを成長させることによって、化合物半導体及びシリコンからなる多重構造のナノワイヤーを形成しうる。このように形成された多重構造のナノワイヤーは光素子または電子素子として使われうる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例による多重ナノワイヤーの概略的な図面である。
【図２Ａ】多重構造ナノワイヤーを形成する方法を説明するために工程順に示す概略的な図面である。
【図２Ｂ】多重構造ナノワイヤーを形成する方法を説明するために工程順に示す概略的な図面である。
【図２Ｃ】多重構造ナノワイヤーを形成する方法を説明するために工程順に示す概略的な図面である。
【図２Ｄ】多重構造ナノワイヤーを形成する方法を説明するために工程順に示す概略的な図面である。
【発明を実施するための形態】
【００１７】
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。以下の説明である構成要素が他の構成要素の上部に存在すると記述される時、これは他の構成要素の直上に存在するか、その間に第３の構成要素が介在されることを意味する。また、図面で各構成要素の厚さや大きさは、説明の便宜及び明確性のために省略されるか、誇張されており、図面上で同一符号は同じ要素を示す。一方、使われる用語は、単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。
【００１８】
図１は、本発明の一実施例による多重ナノワイヤー１００の概略的な図面である。図１の多重ナノワイヤー１００は、化合物半導体からなるナノロッド１１０の両側にシリコンナノワイヤー１３０が接合されている構造を有する。多重ナノワイヤー１００の直径は約１０〜１００ｎｍでありうる。化合物半導体ナノロッド１１０の長さは約２〜１００ｎｍの範囲であり、シリコンナノワイヤー１３０の長さは用途によって調節されうる。
【００１９】
ナノロッド１１０の化合物半導体は、ＡｌＮ、ＡｌＰ、ＡｌＡｓ、ＧａＮ、ＧａＰ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ、ＩｎＳｂ、ＡｌＩｎＧａＰ、ＡｌＧａＡｓ、ＩｎＧａＮのようなＩＩＩ−Ｖ族の化合物またはＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＴｅ、ＴｉＯ２、ＨｇＴｅ、ＣｄＨｇＴｅのようなＩＩ−ＶＩ族化合物でありうる。しかし、本発明の多重ナノワイヤー１００でナノロッド１１０として使用可能な化合物半導体は、前記例示物質に限定されない。
【００２０】
このように化合物半導体のナノロッド１１０の両側にシリコンナノワイヤー１３０が接合されている構造を有することによって、化合物半導体の応用範囲をさらに広げることができる。例えば、化合物半導体ナノ構造をシリコン基盤の素子に接続して使用する場合、化合物半導体とシリコンとの相異なる物性によって素子の接続が難しくありえる。しかし、化合物半導体ナノロッド１１０の両端に形成されているシリコンナノワイヤー１３０によって化合物半導体ナノロッドとシリコン素子との融合がさらに容易になりえる。
【００２１】
図２Ａないし図２Ｄは、多重構造ナノワイヤーを形成する方法を説明するために工程順に示す概略的な図面である。図２Ａないし図２Ｄの実施例では、ナノロッドの化合物半導体としてカドミウムセレナイドを使用した。まず、図２Ａを参照すれば、カドミウムセレナイドナノロッド１１０を形成する。カドミウムセレナイドナノロッド１１０は、周知の湿式方法で形成しうる。このためにジメチルカドミウムとセレン粉末とが溶けているトリブチルホスフィン（ｔｒｉｂｕｔｙｌ  ｐｈｏｓｐｈｉｎｅ）の混合溶液を高温のトリオクチルホスフィンオキシド（ｔｒｉｏｃｔｙｌｐｈｏｓｐｈｉｎｅｏｘｉｄｅ：ＴＯＰＯ）とテトラデシルホスホン酸（ｔｅｔｒａｄｅｃｙｌｐｈｏｓｐｈｏｎｉｃａｃｉｄ）の混合溶液２００に入れて混ぜる。この際、ジメチルカドミウムとセレン粉末とが溶けているトリブチルホスフィンは、１．５：１の割合で混合する。トリオクチルホスフィンオキシドとテトラデシルホスホン酸の混合溶液２００は約３００℃の温度を有することが望ましい。このように形成されるカドミウムセレナイドナノロッド１１０の直径は約１０〜１００ｎｍの範囲を有する。カドミウムセレナイドナノロッド１１０の長さは温度と反応時間によって調節され、２〜１００ｎｍ範囲の長さが、特にナノ光素子のためには、約３ｎｍ程度が適当である。本実施例では、カドミウムセレナイドを使用したが、ナノロッド１１０の物質はこれに限定されず、例えば、カドミウムセレナイド（ＣｄＳｅ）、カドミウムテレナイド（ＣｄＴｅ）、酸化亜鉛（ＺｎＯ）、二酸化チタン（ＴｉＯ２）、窒化ガリウム（ＧａＯ）、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）などを使用しうる。
【００２２】
図２Ｂを参照すれば、カドミウムセレナイドナノロッド１１０の両端に金属触媒チップ１２０を形成する。金属触媒チップ１２０としては、金（Ａｕ）を使用しうる。金触媒チップ１２０を作るために、カドミウムセレナイドナノロッド１１０を塩化金（ＡｕＣｌ３）と共にトルエン、ドデシルジメチルアンモニウム及びドデシルアミンの混合溶液３００に入れて掻き混ぜる。これにより、両端に半球状の金触媒チップ１２０が形成されているナノロッド１１２を形成しうる。一方、金属触媒チップとして、金以外にＡｇ、Ｎｉ、Ｐｔ、Ｐｄ、Ｃｕ、Ｃｏ、Ｉｒ、Ｒｏ、Ｒｕなどの物質を使用しうる。
【００２３】
図２Ｃを参照すれば、金触媒チップ１２０を有したナノロッド１１２が形成されている混合溶液をシリコンのような基板４００上にスピンコーティング法で分散させる。次いで、混合溶液を蒸発させれば、基板４００上にはナノロッド１１２のみ残る。
【００２４】
図２Ｄを参照すれば、ナノロッド１１２が分散された基板４００をシリコンナノワイヤーを形成可能なチャンバに移して、ナノロッド１１２の両端にシリコンナノワイヤー１３０を成長させる。シリコンナノワイヤー１３０を形成するためのシリコン原料としては、Ｓｉ＋Ｃ粉末やシランガス（ＳｉＨ４）などを使用しうる。シリコン原料からシリコン原子や分子を熱分解するに当って、Ｓｉ＋Ｃ粉末を使用する場合には、約８００℃以上の温度が、シランガスを使用する場合には、約３００℃以上の温度が要求される。シリコン原料から熱により分解されたシリコン原子や分子はナノロッド１１２の両端にある金触媒チップ１２０と溶融混合物となり、シリコン分子らが過飽和されれば、シリコンナノワイヤー１３０が成長する。
【００２５】
これにより、図１の多重ナノワイヤーと同様に、中央にカドミウムセレナイドナノロッド１１０があり、その両側にシリコンナノワイヤー１３０が接合されている多重構造ナノワイヤー１００が形成される。
【００２６】
一方、シリコンナノワイヤー１３０が成長した後、シリコンナノワイヤー１３０の両端に残っている触媒チップ１２０は湿式方法で除去されうる。
【００２７】
本発明によれば、化合物半導体ナノロッドの両端に金属チップを形成し、これを触媒として化合物半導体ナノロッドの両端にシリコンナノワイヤーを成長させることによって、化合物半導体及びシリコンからなる多重構造のナノワイヤーを形成しうる。このように形成された多重構造のナノワイヤーは光素子または電子素子として使われうる。
【００２８】
以上、本発明を図面に示された実施例を参考にして説明したが、これは例示的なものにすぎず、本技術分野の当業者ならば、これより多様な変形及び均等な他実施例が可能であるという点を理解できるであろう。よって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によってのみ決まるべきである。
【図１】
2010523341.tif 000003
【図２Ａ】
2010523341.tif 000004
【図２Ｂ】
2010523341.tif 000005
【図２Ｃ】
2010523341.tif 000006
【図２Ｄ】
2010523341.tif 000007
【国際調査報告】
2010523341.tif 000008
2010523341.tif 000009