(57)【要約】  印刷回路基盤の表面への直接表面実装に適合した共振器／フィルター（１００）。共振器／フィルター（１００）は、それ自身を貫通して延びるスルーホール（１０１〜１０４）と、導電材料で覆われたそれぞれの誘電材料の領域を規定するそれぞれの頂部（１１２）、底部（１１３）及び側部表面（１１４〜１１７）を含む誘電材料のブロック（１１０）を有する。頂部のブロック表面は、第１の導電領域を規定する。ブロックの底部表面上の第２の導電領域は、底部のフィルター表面を基盤上に接地した状態でフィルターを基盤に実装することを可能にする入／出力接点を規定する。複数の伝送線の実施形態（１３１，１５６）が第１、第２の導電領域を電気的に相互に接続する。【選択図】  図１
2010507984.tif 000002
【特許請求の範囲】
【請求項１】
回路基盤又は基板の表面に取り付けられるように適合された共振器装置であって、
上部、底部及び側部表面により規定され、導電材料により覆われる選択された領域を有する誘電体材料のブロックと、
前記共振器装置を前記基盤又は基板に容量的に、電気的に結合させるための前記誘電体材料のブロックの前記底部表面に規定された手段と、
前記ブロックの前記上部及び底部表面の間に延び、前記共振器装置が前記回路基盤に取り付けられたときに前記回路基盤の前記表面に概略垂直の関係を規定してこの関係をもって方向付けられる少なくとも１のスルーホールにより規定される少なくとも１の共振器を有することを特徴とする共振器装置。
【請求項２】
前記上部表面上の導電材料の第１の領域を規定する単一ブロックフィルターを有し、
前記共振器装置を前記基盤又は基板に容量的に、電気的に結合させる前記手段が、入／出力接点を規定する前記底部表面上の導電材料の第２の領域を有することを特徴とする請求項１に記載の共振器装置。
【請求項３】
前記第１、第２の領域の間に延び、前記第１、第２の領域を電気的に接続する導電伝送線を更に有することを特徴とする請求項２に記載の共振器装置。
【請求項４】
前記伝送線が、前記ブロックの前記側部表面の１つに沿って前記上部表面の導電材料の前記第１の領域と前記底部表面の前記入／出力接点との間に延びる導電材料のストリップを有することを特徴とする請求項３に記載の共振器装置。
【請求項５】
前記少なくとも１のスルーホールが、前記第１、第２の領域の間に延びる前記伝送線を規定する導電材料で覆われた内部表面を規定することを特徴とする請求項３に記載の共振器装置。
【請求項６】
前記ブロックが正面側部表面を規定し、前記伝送線が前記ブロックの前記正面側部表面の幅に渡って延びることを特徴とする請求項４に記載の共振器装置。
【請求項７】
前記ブロックが、離間した平行の関係をもって前記ブロックの前記正面側部表面の幅に渡って延びる第１、第２の伝送線を有することを特徴とする請求項６に記載の共振器装置。
【請求項８】
前記ブロックが１対の対向する側壁を規定し、１対の伝送線が、前記対向する側壁それぞれの幅に渡って延びることを特徴とする請求項４に記載の共振器装置。
【請求項９】
少なくとも上部及び底部表面と、前記上部及び底部表面に概略垂直の関係でその間に延びる側部表面を有する誘電体材料のブロックと、
前記ブロックの前記上部表面上の導電材料の少なくとも第１の領域と、
前記ブロックの前記底部表面上の少なくとも第１の入／出力接点を規定する導電材料の少なくとも第２の領域と、
前記ブロックの前記上部及び底部表面に概略垂直の関係をもって前記ブロックの前記上部及び底部表面の間に延びる少なくとも１のスルーホールと、
導電材料の前記第１及び第２の領域を電気的に相互に接続する前記第１及び第２の領域の間の伝送線とを有することを特徴とする誘電体単一ブロックフィルター。
【請求項１０】
前記少なくとも１のスルーホールが内表面及び前記ブロックの前記上部及び底部表面のそれぞれの孔を規定し、導電材料の前記第２の領域が前記底部表面に規定される前記孔を取り囲み、前記伝送線が、前記スルーホールの前記内表面を覆い、導電材料の前記第２の領域に接続する導電材料により規定されることを特徴とする請求項９に記載のフィルター。
【請求項１１】
前記伝送線が、前記ブロックの側部表面に沿って前記第１及び第２の領域の間に延びる導電材料のストリップを有することを特徴とする請求項６に記載のフィルター。
【請求項１２】
前記ブロックが正面側部表面を規定し、１対の離間した平行の導電材料のストリップが前記正面側部表面の幅に渡って前記第１及び第２の領域の間に延びることを特徴とする請求項１１に記載のフィルター。
【請求項１３】
前記ブロックが対向する側部表面を規定し、１対の離間した導電材料のストリップがそれぞれ前記対向する側部表面の幅に渡って前記第１及び第２の領域の間に延びることを特徴とする請求項１１に記載のフィルター。
【請求項１４】
少なくとも上部及び底部表面と、前記上部及び底部表面に概略垂直の関係でその間に延びる側部表面を有する誘電体材料のブロックと、
前記ブロックの前記上部及び底部表面に概略垂直の関係をもって前記上部及び底部表面の間で前記ブロックを貫通して延び、前記上部及び底部表面のそれぞれの孔で終端する複数のスルーホールと、
前記上部表面に規定される前記孔のうちの選択されたものを取り囲む導電材料の少なくとも１の第１の領域と、
前記底部表面に規定された、それぞれの入／出力接点を規定する導電材料の少なくとも第２の領域の第２の対と、
導電材料の前記第１及び第２の領域を電気的に相互に接続する前記第１及び第２の領域の間の少なくとも１対の伝送線とを有することを特徴とする誘電体単一ブロックフィルター。
【請求項１５】
前記１対の伝送線が前記側部表面の１つの外面に沿って前記上部表面と前記底部表面上の前記入／出力接点の間に延びる導電材料の１対のストリップにより規定されることを特徴とする請求項１４に記載の誘電体単一ブロックフィルター。
【請求項１６】
前記ブロックが正面側部表面を規定し、前記１対の導電材料のストリップが離間した平行の関係をもって前記正面側部表面の外面に沿って延びることを特徴とする請求項１５に記載の誘電体単一ブロックフィルター。
【請求項１７】
前記ブロックが１対の対向する側部表面を規定し、前記１対の導電材料のストリップが正反対に対向する関係をもって前記対向する側部表面の外面に沿ってそれぞれ延びることを特徴とする請求項１５に記載の誘電体単一ブロックフィルター。
【請求項１８】
前記複数のスルーホールがそれぞれの内表面を規定し、前記底部表面の前記１対の入／出力接点が前記底部表面に規定される前記それぞれの孔の２つを取り囲み、
前記１対の伝送線が、前記それぞれの入／出力接点により取り囲まれる前記底部表面の前記孔において終端する前記スルーホールの前記内表面を覆う導電材料により規定されることを特徴とする請求項１４に記載の誘電体単一ブロックフィルター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、単一ブロックＲＦ共振器及びフィルタ装置に関し、特に、共振器又はフィルターの底部表面に規定された入／出力接点と、実装基板に概して垂直に指向して配置された共振器スルーホールとを有する改良された誘電体セラミック単一ブロックＲＦ共振器及びフィルターに関する。
【背景技術】
【０００２】
例えばセラミック誘電体ブロックフィルターなどの、セラミック誘電体ブロック共振器装置は、電子技術の分野で周知であり、そのようなセラミックフィルターは「絶縁された入力／出力接点を有する誘電体ブロックフィルター」と題する米国特許第５，１６２，７６０号に記載されている。これらのブロックは、比較的製造が容易で丈夫であり、比較的コンパクトである。米国特許第５，１６２，７６０号に示されるような基本的なセラミックブロックフィルターのデザインでは、共振器は、ブロックの対向する上部及び底部の表面間に延びるスルーホールと呼ばれる円筒状の通路により形成される。このブロックは、その６つの（外部）表面の１つを除く全ての表面及び共振器スルーホールの内部壁が実質的に導電材料で覆われている。
【０００３】
上部表面は完全には金属化されておらず、一連の共振器を介して入力及び出力信号を結合させるように設計された金属化パターンを担持している。例えば、バンガラに付与された米国特許第５，１６２，７６０号及び米国特許第５，７４５，０１８号のデザインでは、そのパターンは、入／出力電極又は接点が形成されたブロックの側面に延長している。
【０００４】
隣接する共振器間のリアクタンス結合（reactive coupling）、従って、装置の効率（performance）は、少なくとも部分的には、物理的な寸法及び共振器の個数により、他の共振器及びフィルターが搭載されるように適合されたＰＣボードに対する共振器の配向により、及び、上部表面の金属化パターンの特徴（aspects）により支配される。これらのフィルターは、例えば、バンガラへの米国特許第５，７４５，０１８号に開示されるタイプの、非隣接の共振器間の寄生結合を最小化し、許容できる禁止帯域を達成するためにブロックの開路端に渡って配置されてこれに取り付けられた外部金属シールドをも備える場合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第５，１６２，７６０号
【特許文献２】米国特許第５，７４５，０１８号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このようなＲＦ信号フィルターは、広く商業的に受け入れられてきたが、この基本的設計を改良するための努力、より詳細には、このようなフィルターの帯域外での周波数特性の改善、即ち、禁止帯域での改善された減衰のための努力は今日まで継続している。
【０００７】
例えば、米国特許第５，１６２，７６０号及び第５，７４５，０１８号では、共振器スルーホールが、フィルターが搭載されるように適合された印刷回路基板の表面と平行に指向するような関係をもって、フィルターを印刷回路基板に直接表面実装できるように、入／出力接点／パッドは上部表面に隣接する１つの側部表面に配置される。しかし、このデザインに関連する不利益は、非対象の励起に大部分が起因するのだが、フィルターの禁止帯域における減衰の限られた効果しか有しないという事実である。
【０００８】
他の例としては、米国特許第５，１３０，６８２号は、不要信号を抑制するために特別の搭載ブラケットが使用されるフィルターを開示している。しかし、このブラケットでは、フィルターの上部表面のパターンがブラケットを介してアクセスできない限り、フィルターの同調を行うことはできない。
【０００９】
本発明は、以下に詳述される改良された共振器／フィルター装置に関するものである。
【課題を解決するための手段】
【００１０】
本発明は、回路基盤（circuit board）又は基板（substrate）に取り付けられるように適合された共振器装置に関する。この共振器装置は、導電材料により被覆された選択された領域を含む上部、底部及び側部表面により規定される誘電体材料のブロックを有する。誘電体材料のブロックの底部表面には、共振器装置を回路基盤又は基板に容量的に電気的に結合させるための手段が規定される。少なくとも１の共振器は、ブロックの上部及び底部表面間に延在する少なくとも１のスルーホールにより規定される。
【００１１】
本発明に従えば、ブロックの底部表面が印刷回路基盤の上部表面のグランドに直接結合する関係をもって共振器装置が回路基盤に取り付けられたときに、上記少なくとも１のスルーホールは、搭載される回路基盤の表面に概略垂直の関係になるように指向し、これにより、この少なくとも１のスルーホール共振器と印刷回路基盤の間に直接接地結合の関係が提供される。
【００１２】
この共振器装置は、ブロックの上部表面に少なくとも導電材料の第１の領域を好適に規定し、共振器装置を基盤又は基板に容量的に電気的に結合させる手段は、底部表面に位置する少なくとも導電材料の第２の領域を有する。第２の領域は、印刷回路基盤の対応する入／出力接点／パッドと直接表面結合するように適合された入／出力接点／パッドを規定する。
【００１３】
導電性の伝送線が第１及び第２の領域を電気的に接続するように両者間に延在する。
【００１４】
１実施形態では、伝送線は、導電材料の第１、第２の領域間の少なくとも側部表面に沿って延在する導電材料のストリップを有する。
【００１５】
他の実施形態では、少なくとも１のスルーホールは、ブロックの底部表面の開口を規定し、第２の領域が当該開口を囲繞し、第１、第２の領域間の伝送線は当該スルーホールの内部表面を覆う導電材料により規定される。
【００１６】
これ以外にも、以下の本発明の説明、図面及び添付の例示的な請求項からより明確となる利点及び特徴が有る。
【図面の簡単な説明】
【００１７】
本発明の種々の特徴は、後述の説明及び以下の通りの添付図面から最も良く理解することができる。
【図１】本発明の特徴が組み込まれたフィルターの形態の共振器装置の単純化された拡大斜視図。
【図１Ａ】図１に示されるフィルターの第２の実施形態の単純化された拡大斜視図。
【図１Ｂ】図１に示されるフィルターの第３の実施形態の単純化された拡大斜視図。
【図２】本発明の特徴が組み込まれたフィルターの形態の共振器装置の更なる実施形態の単純化された拡大斜視図。
【図３】顧客の印刷回路基盤に表面実装された図２のフィルターの単純化された拡大斜視図。
【図３Ａ】顧客の印刷回路基盤に表面実装された図１Ａのフィルターの単純化された拡大斜視図。
【図４】従来技術のフィルター及び本発明に従う共振器／フィルター装置双方の実測定された低帯域及び高帯域での動作特性を示す周波数応答グラフ。
【図５】従来技術のフィルター及び本発明に従う共振器／フィルター装置双方の実測定された低帯域及び高帯域での動作特性を示す周波数応答グラフ。
【発明を実施するための形態】
【００１８】
本発明は、多くの異なる態様の実施例を許容するものであるが、本明細書及び添付の図面は、本発明の例として共振器／フィルター装置の４つの形態のみを開示している。しかし、本発明は、そのように開示される実施例に限定されるものではない。本発明の範囲は、添付の特許請求の範囲により特定される。
【００１９】
図１は、本発明の特徴が組み込まれた単一ブロックフィルター１００の形態の共振器／フィルター装置の１実施形態を示している。フィルター１００は、誘電体材料からなるブロック１１０を有し、以下に更に詳細に説明されるように導電材料で選択的に被覆されている。ブロック１１０は、上部表面１１２、底部表面１１３、側部表面１１４、背部表面１１５、反対側の側部表面１１６及び正面表面１１７を有する。フィルター１００は、低損失で、高い誘電率と低い温度係数を有する任意の適切な誘電体材料で形成することができる。
【００２０】
ブロック１１０の被覆（plating）は、電気的に伝導性で、好ましくは銅、銀又はその合金である。そのような被覆は、上部表面１１２、底部表面１１３及び正面表面１１７の部分を例外として好ましくはブロック１１０の全表面を覆っており、その被覆については以下に説明される。勿論、他の導電被覆の構成も使用することが可能である。例えば、本願出願人に譲渡され、本明細書と整合する範囲で本明細書に組み込まれるソコラ等への米国特許第４，４３１，９７７号「セラミック帯域通過フィルター」に記載された内容を参照されたい。
【００２１】
図１の実施形態では、ブロック１１０は、それぞれ上部及び底部表面１１２，１１３に概略垂直の関係をもってそれぞれがブロックの本体を貫通してその上部表面１１２から底部表面１１３に延びる４つの離間した概略平行のスルーホール１０１，１０２，１０３及び１０４を有する。スルーホール１０１〜１０４は、所望のフィルター応答特性のために選定されたそれぞれの長さを有する短絡同軸伝送線から構成されるそれぞれの伝送線共振器を規定する電気伝導材料で被覆されたそれぞれの内部壁を規定する。
【００２２】
スルーホール１０１〜１０４のデザイン、機能及び目的についての更なる説明については、上述のソコラ等への米国特許第４，４３１，９７７号を参照し得る。ブロック１１０は、４つのスルーホール１０１〜１０４を有するものとして示されているが、本発明はそのように限定されるものではなく、個々の適用に応じて、１つだけのスルーホール及び／又は４つ以上のスルーホールを有する実施形態も包含する。
【００２３】
ブロック１１０の上部表面１１２は、ブロック１１０の被覆と同様の電気伝導材料で被覆されることで、例えば、各スルーホール１０１〜１０４を囲繞する導電材料の領域又は被覆１２１〜１２４を規定している。
【００２４】
本発明のこの実施形態によれば、選択的な被覆は、少なくとも１対の離間した概略平行の底部表面１１３に形成された入／出力Ｉ／Ｏ接点／パッド１３０及び１３２を有する。それぞれの概略矩形のＩ／Ｏ接点／パッド１３０及び１３２は、それぞれの概略矩形形状のセラミック誘電体材料の領域１４０及び１４２、即ち、導電材料により被覆されず、導電材料を含まない領域により囲繞される電気導電材料のメサ（mesa）１３１により規定される。Ｉ／Ｏパッド１３０及び１３２は、底部表面１１３及び正面表面１１７を跨ぐブロック１１０の底部エッジ１４７から概略内側へ、そして、垂直に内側に延びている。Ｉ／Ｏパッド１３０は、スルーホール１０１の底部の開口と概略同一線上にあり、底部表面１１３のスルーホール１１０と正面及び底部のブロック表面１１７及び１１３にそれぞれ跨るブロック１１０のエッジの概略中間に位置する。Ｉ／Ｏパッド１３２は、Ｉ／Ｏパッド１３０と正反対であり、底部表面１１３のスルーホール１０３及び１０４の底部開口の概略中間に位置する。
【００２５】
上部のブロック表面１１２の導電材料の被覆／領域１２１〜１２４は、一端において被覆１２１〜１２４から他端において入／出力Ｉ／Ｏパッド／接点１３０及び１３２の間に延在するそれぞれの細長い、離間した、平行のフィルター伝送線１４４及び１４６を介して、関連するスルーホール１０１〜１０４の共振器を底部ブロック表面１１３の入／出力Ｉ／Ｏパッド／接点１３０及び１３２に容量的に結合させる。
【００２６】
本発明に従えば、伝送線１４４は、被覆／領域１２１に対して離間して概略直線上の関係で上部のブロック表面１１２に位置し、上部及び正面表面１１２及び１１７を跨ぐブロック１１０の上部エッジ１４５を覆う上部端ストリップ１４９と、同様にスルーホール１０１と概略直線上で、上部及び底部のブロック表面１１２及び１１３に概略垂直な方向で底部表面１１３に向けて正面表面１１７の幅に渡って延びる細長い本体ストリップ１５１と、ブロック１１０の底部エッジ１４７を跨ぎ、底部のブロック表面１１３のＩ／Ｏパッド／領域１３０のメサ１３１に繋がるように終端する下方端ストリップ１５３を有する細長い連続した一体の導電材料のストリップにより規定される。伝送線又はストリップ１４４は、その全側辺がセラミック誘電体材料の領域１５０、即ち、導電材料で覆われておらず、導電材料を含まない領域により完全に取り囲まれている。
【００２７】
同様に、伝送線１４６は、上部のブロック表面１１２に位置し、それぞれ被覆１２３及び１２４の概略中間のスペースに延在する上部端ストリップ１５５を有する細長い連続した一体の導電材料のストリップにより規定される。被覆１２３及び１２４及びストリップ１５５は、誘電体材料の領域により隔てられている。そして、ストリップ１５５は、ブロック１１０の上部エッジ１４５を覆い、更に、上部及び底部エッジ１４５及び１４７それぞれの間に正面のブロック表面１１４の幅に渡って延びる細長い本体ストリップ１５６を規定する。下方端ストリップ１５９は、底部のブロック端１４７を跨ぎ、ブロック１１０の底部表面１１３に規定されるＩ／Ｏパッド／接点１３２のメサ１３１に一体に繋がるように終端している。伝送線１４６は、同様に、セラミック誘電体材料の領域１５０により完全に取り囲まれている。
【００２８】
伝送線１４４及び１４６は、相互に対して離間し、概略平行に、正反対に対向する関係をもって配置され、方向付けられている。それぞれの伝送線１４４，１４６及びその構成部分は、ブロックのエッジ１４５及び１４７に概略垂直の関係及び方向をもってそれぞれの表面に沿って延在している。
【００２９】
図１に戻って、フィルター１００は更に、ブロック１１０の上部表面１１２の上に、次の関係をもって搭載され、据え付けられた金属シールド４００を有している。即ち、シールド４００の屋根部４０２は、上部のブロック表面１１２から離間し、これと平行である。シールド４００の細長い正面肩部又はフランジ４０４の外周面は、屋根部４０２の正面エッジから概略鉛直下方に垂れ下がり、スルーホールと正面エッジ１４５の間のブロックの上部表面１１２の領域で正面のブロックエッジ１４５に概略平行の関係をもって上部のブロック表面１１２に対して直接据え付けられ、上部のブロック表面１１２の長さに渡って延在している。そして、シールド４００の細長い背部肩部又はフランジ４０６の外周面は、ブロック１１０の長さに渡って延在し、上部及び背部のブロック表面１１２及び１１５それぞれを跨ぐ上部のブロック表面１１２の背部エッジに対して概略直線上でこれに直接据え付けられている。
【００３０】
シールド４００の正面の細長いフランジ４０４は、更に、伝送線１４４及び１４６それぞれの上部端ストリップ１４９及び１５５それぞれの上に重なる関係をもってその長さ方向に沿って配置された１対の凹部４０８及び４１０を規定する。
【００３１】
シールド４００の屋根部４０２は、概略矩形形状の開口４１２及び４１４を更に規定する。屋根部開口４１２は、共振器穴１０１及び１０２のそれぞれの上部の開口又は孔の上に重なっている。屋根部開口４１４は、共振器穴１０３及び１０４のそれぞれの上部の開口又は孔の上に重なっている。屋根部開口４１２及び４１４は、好適には、フィルターの同調又はトリミングのためのブロック１１０の上部表面、より特定的には、その上の導電材料の領域１２１〜１２４へのアクセスを可能にする。
【００３２】
図１Ａは、図１のフィルター１００と僅かに異なる実施形態１１０Ａを示す。
【００３３】
フィルター１００Ａは、フィルター１００と同じタイプの材料で構成されており、ブロック１００と同じタイプの誘電体材料からなり、ブロック１００と同じタイプの導電材料で選択的に被覆されたブロック１１０Ａを含む。ブロック１１０Ａは、上部表面１１２Ａ、底部表面１１３Ａ、側部表面１１４Ａ、背部表面１１５Ａ、もう１つの側部表面１１６Ａ及び正面表面１１７Ａを有する。
【００３４】
フィルター１１０Ａの被覆は、好ましくは、フィルター１００の被覆と同様に、上部表面１１２Ａ、底部表面１１３Ａ及び正面表面１１７Ａの部分を例外としてブロック１１０Ａの全表面を覆っている。
【００３５】
ブロック１１０Ａは、フィルター１００のそれぞれのスルーホール１０１〜１０４と形態及び動作においてそれぞれ同一の離間した概略平行のスルーホール１０１Ａ，１０２Ａ，１０３Ａ及び１０４Ａを有しており、従って、スルーホール１０１〜１０４についての上記説明はここに組み込まれる。
【００３６】
ブロック１１０Ａの上部表面１１２Ａは、電気的に伝導性の材料で選択的に被覆されることで、各スルーホール１０１Ａ〜１０４Ａを囲繞する導電材料の被覆１２１Ａ〜１２４Ａを規定している。
【００３７】
離間した概略平行の入−出力Ｉ／Ｏ接点／パッド１３０Ａ及び１３２Ａが底部表面１１３Ａに形成されており、これらはそれぞれ、概略矩形のセラミック誘電体材料の領域１４０Ａ及び１４２Ａ、即ち、導電材料により被覆されず、導電材料を含まない領域によりそれぞれ囲繞される電気導電材料のメサ１３１Ａにより規定される。
【００３８】
Ｉ／Ｏパッド１３０Ａは、底部表面１１３Ａ上の概略スルーホール１０１Ａと側部のブロック表面１１４Ａの中間に位置する。Ｉ／Ｏパッド１３２Ａは、底部表面１１３Ａ上でスルーホール１１４Ａと概略同一線上に位置する。Ｉ／Ｏパッド１３０Ａ及び１３２Ａは、ともに、正面及び底部のブロック表面１１７Ａ及び１１３Ａを跨ぐエッジ１４７Ａから正反対の関係で概略垂直に内側に延びている。
【００３９】
上部のブロック表面１１２Ａの導電材料の被覆／領域１２１Ａ〜１２４Ａは、それぞれ、一端において被覆１２１Ａ〜１２４Ａから他端において入／出力Ｉ／Ｏパッド／接点１３０Ａ及び１３２Ａの間に延在するそれぞれの細長い、離間した、平行のフィルター伝送線１４４Ａ及び１４６Ａを介して、関連する共振器を底部のブロック表面１１３Ａの入／出力Ｉ／Ｏパッド／接点１３０Ａ及び１３２Ａに容量的に結合させる。
【００４０】
伝送線１４４Ａは、伝送線１４４Ａがスルーホール１０１Ａの外側に位置し、その細長い本体ストリップ１５１Ａに対して内側にスルーホール１０１Ａの方向に折れ曲がって、スルーホール１０１Ａを囲繞する被覆領域１２１Ａの直前で終端する上部のブロック表面１１２Ａに位置する上部端ストリップ１４９Ａを有する点を除いて、フィルター１００の伝送線１４４と全ての面で同一の細長い連続した一体の導電材料のストリップにより規定される。本体ストリップ１５１Ａは、正面表面１１７Ａの幅に渡って上部端ストリップ１４９ＡとＩ／Ｏパッド／領域１３０Ａのメサ１３１Ａの間で延在し、Ｉ／Ｏパッド／領域１３０Ａのメサ１３１Ａに一体に繋がるように終端する。本体ストリップ１５１Ａは、ブロックの上部エッジ１４５Ａに概略垂直の関係で正面のブロック表面１１７Ａに沿って延在する。伝送ライン１４４Ａは、その全側辺がセラミック誘電体材料の領域１５０Ａにより取り囲まれている。
【００４１】
伝送線１４６Ａは、伝送線１４６Ａが上部のブロック表面１１２Ａに位置し、その本体ストリップ１５６Ａに対して内側にスルーホール１０３Ａの方向に折れ曲がった上部端ストリップ１５５Ａを有する点を除いてフィルター１００の伝送線１４６と全ての面で同一の細長い連続した一体の導電材料のストリップにより規定される。伝送線１４６Ａの細長い本体ストリップ１５６Ａは、正面表面１１７Ａの幅に渡って上部端ストリップ１５５ＡとＩ／Ｏパッド／領域１３２Ａのメサ１３１Ａの間で延在し、Ｉ／Ｏパッド／領域１３２Ａのメサ１３１Ａに一体に繋がるように終端する。本体１５６Ａは、同様に、ブロックのエッジ１４５Ａに概略垂直の関係で、伝送線１４４Ａの本体１５１Ａから離間してこれと平行に正反対に正面のブロック表面１１７Ａに沿って延在している。
【００４２】
フィルター１００Ａは更に、シールド４００と類似の態様及び関係をもってブロック１１０Ａの上部表面１１２Ａの上に搭載され、据え付けられた金属シールド４００Ａを有しており、従って、この部分に完全に説明されているのと同様に、シールド４００に関する上記の説明はこの部分に組み込まれて、シールド４００Ａに適用される。
【００４３】
シールド４００Ａは、シールド４００Ａの屋根部４０２Ａが、それぞれスルーホール１０１Ａ，１０２Ａ，１０３Ａ、伝送線１４６Ａの上部端１５５Ａ及びスルーホール１０４Ａの上に重なるように適合された５つの別々の概略正方形形状の開口４１２Ａ，４１４Ａ，４１６Ａ及び４１８Ａを有している点でシールド４００と相違する。それぞれの開口は、それぞれの導電パターン、従って、フィルターをトリミングし、同調することを可能とするように適合されている。
【００４４】
シールド４００Ａは、同様に、屋根部４０２Ａの正面エッジから概略垂直に下方に垂れ下がり、上部のブロック表面１１２Ａに据え付けられるように適合された遠位端面を有する細長い正面フランジ又は肩部４０４Ａを有している。肩部４０４Ａの導電伝送線１４４Ａ及び１４６Ａそれぞれの上部端１４９Ａ及び１５５Ａの上に重なる領域には、１対の凹部４０８Ａ及び４１０Ａが規定されている。
【００４５】
シールド４００と異なり、シールド４００Ａは、屋根部４０２Ａの背部の細長いエッジから概略垂直に下方に垂れ下がり、シールド４００Ａが適切に位置決めされてブロック１００Ａに搭載されたときにブロック１１０Ａの背部表面１１５Ａに対して当接するように適合された内側面を有する概略矩形形状の背部壁４０６Ａを有している。
【００４６】
図１Ｂは、本発明の特徴を同様に組み込んだ図１の共振器／フィルター装置の更に他の実施形態１００Ｂを示す。
【００４７】
フィルター１００Ｂは、フィルター１００及び１００Ａを規定するブロックと同様に、フィルター１００及び１００Ａについて上述したと同様の誘電体材料からなり、導電材料で選択的に被覆されたブロック１００Ｂを有しており、従って、フィルター１００及び１００Ａについての説明は、この部分に組み込まれる。ブロック１１０Ｂは、上部表面１１２Ｂ、底部表面１１３Ｂ、側部表面１１４Ｂ、背部表面１１５Ｂ、もう１つの側部表面１１６Ｂ及び正面表面１１７Ｂを有する。
【００４８】
ブロック１１０Ｂの被覆は、好ましくは、上部表面１１２Ｂ、底部表面１１３Ｂ及び対向する側部表面１１４Ｂ及び１１６Ｂを除いてブロック１００の全表面を覆っており、その被覆について以下にある程度詳細に説明する。
【００４９】
図１Ｂの実施形態では、ブロック１１０Ｂは、上部及び底部のブロック表面１１２Ｂ及び１１３Ｂそれぞれに概略垂直な関係をもって上部表面１１２Ｂから底部表面１１３Ｂまで貫通してそれぞれ延びる４つの離間した概略平行のスルーホール１０１Ｂ，１０２Ｂ，１０３Ｂ及び１０４Ｂを規定している。スルーホール１０１Ｂ〜１０４Ｂは、それぞれ所望のフィルター応答特性のために選定された長さを有する短絡同軸伝送線から構成されるそれぞれの伝送線共振器を規定する電気伝導材料で被覆されたそれぞれの内部壁を規定する。
【００５０】
ブロック１１０Ｂの上部表面１１２Ｂは、各スルーホール１０１Ｂ〜１０４Ｂを囲繞するそれぞれの導電材料の領域又は被覆１２１Ｂ〜１２４Ｂを規定している。
【００５１】
入／出力Ｉ／Ｏ接点／パッド１３０Ｂ及び１３２Ｂは底部表面１１３Ｂ上に形成されている。概略矩形形状のそれぞれのＩ／Ｏ接点／パッド１３０Ｂ及び１３２Ｂは、概略矩形形状のそれぞれのセラミック誘電体材料の領域１４０及び１４２、即ち、導電材料により被覆されず、導電材料を含まない領域により完全に囲繞される電気導電材料１３１Ｂのメサにより規定される。
【００５２】
ブロックの底部表面及び正面表面を跨ぐブロックのエッジから内方に延びるフィルター１００及び１００ＡのＩ／Ｏパッドと異なり、Ｉ／Ｏパッド１３０Ｂは、底部表面１１３Ｂ及び側部表面１１４Ｂを跨ぐブロック１１０Ｂの底部エッジから概略垂直に内方に延びる一方、Ｉ／Ｏ１３２Ｂは、底部表面１１３Ｂ及び側部表面１１６Ｂを跨ぐブロック１１０Ｂの底部エッジから概略垂直に内方に延びている。
【００５３】
図示の実施形態では、Ｉ／Ｏパッド１３０Ｂ及び１３２Ｂは、正反対に一直線上に相互に対向している。
【００５４】
上部のブロック表面１１２Ｂの導電材料の被覆／領域１２１Ｂ〜１２４Ｂは、それぞれ、一端において被覆１２１Ｂ〜１２４Ｂから他端において入／出力Ｉ／Ｏパッド／接点１３０Ｂ及び１３２Ｂの間に延在するそれぞれの細長い連続で一体のフィルター伝送線１４４Ｂ及び１４６Ｂを介して、関連するスルーホール１０１Ｂ〜１０４Ｂの共振器を底部のブロック表面１１３Ｂの入／出力Ｉ／Ｏパッド／接点１３０Ｂ及び１３２Ｂに容量的に結合させる。
【００５５】
正面のブロック表面１１７の幅に渡って延在するフィルター１００及び１００Ｂに関連する伝送線とは異なり、各伝送線１４４Ｂ及び１４６Ｂは、以下に更に詳しく述べるように、それぞれの対向する側部のブロック表面１１４及び１１６Ｂの幅に渡って延在する。
【００５６】
より詳細には、伝送線１４４Ｂは、被覆／領域１２１Ｂに対して離間した関係で、上部及び正面表面１１２Ｂ及び１１７Ｂそれぞれを跨ぐブロック１１０Ｂの上部エッジ１４５Ｂから離間してこれと平行な関係で延在する上部のブロック表面１１２Ｂに位置する上部端ストリップ１４９Ｂを有する細長い連続した導電材料のストリップにより規定される。伝送線１４４Ｂ、より詳細には上部端ストリップ１４９Ｂは、上部のブロック表面１１２Ａから、上部表面１１２Ｂ及び側部表面１１４Ｂを跨ぐブロック１１０の上部エッジ１８０Ｂを包み込み、上部及び底部のブロック表面１１２Ｂ及び１１３Ｂに概略垂直な方向で底部表面１１３Ｂに向けて側部表面１１４Ｂの幅に渡って延びる細長い本体ストリップ１５１Ｂ、及び、側部表面１１４Ｂ及び底部表面１１３Ｂを跨ぐブロック１１０の底部エッジを包み込み、底部のブロック表面１１３ＢのＩ／Ｏパッド／接点１３０Ｂのメサ１３１Ｂと一体となるように終端する下方端ストリップに一体に連結する。伝送線又はストリップ１４４Ｂは、その全側辺がセラミック誘電体材料の領域１５０Ｂ、即ち、導電材料で覆われておらず、導電材料を含まない領域により完全に取り囲まれている。
【００５７】
同様に、反対側の伝送線１４６Ｂは、上部のブロック表面１１２Ｂに位置し、導電性のパッド１２３Ｂから離間した地点から、上部及び正面のブロック表面１１２Ｂ及び１１７Ｂそれぞれを跨ぐブロック１１０Ｂの上部エッジ１４５Ｂから離間してこれと概略平行に延び、そして、ブロック１１０Ｂの上部エッジ１７４Ｂを包み込み、更に、上部及び底部のブロックエッジ１７４Ｂ及び１７８Ｂにそれぞれ垂直な関係をもってこれらの間に側部のブロック表面１１６Ｂの幅に渡って延びる細長い本体ストリップ１５６Ｂを規定する上部端ストリップ１５５Ｂを有する細長い連続の導電材料のストリップにより規定される。そして、本体ストリップ１５６Ｂの底部端は、底部のブロックエッジ１７８Ｂを包み込み、ブロック１１０Ｂの底部表面１１３Ｂ上に規定されるＩ／Ｏパッド／接点１３２Ｂのメサ１３１Ｂに一体になるように終端する。伝送線又はストリップ１４６Ｂは、同様に、その全側辺がセラミック誘電体材料の領域１５０Ｂにより取り囲まれている。
【００５８】
フィルター１００Ｂは、更に、その正面フランジ４０４Ｂに規定された凹部を有さないことを除いてフィルター１００Ａのシールド４００Ａと構造及び機能において同一のシールド４００Ｂを有している。従って、シールド４００Ａに関する上記の説明は、あたかもここで説明されているごとく組み込まれ、シールド４００Ｂに適用される。従って、同様の要素を示すために図１Ｂでは同様の符号が使用されている。簡潔に述べると、図１Ｂに示されるように、シールド４００Ｂは、天井部４０２Ｂ、正面及び背部の下方に垂れ下がるフランジ４０４Ｂ及び４０６Ｂ及び天井部４０２Ｂに規定されたそれぞれの開口４１２Ｂ，４１４Ｂ，４１６Ｂ及び４１８Ｂを有する。
【００５９】
背景技術で前述した様に、また、例えば米国特許第５，１６２，７６０号及び５，７４５，０１８号に示されるように、今日使用されるフィルターは、ブロックの側部表面に配置される入／出力接点／パッドを有しており、このことにより、必然的に、フィルターの共振器スルーホールが印刷回路基盤に対して平行の関係で指向するだけでなく、より重要なことに、印刷回路基盤から離間した関係をもってフィルターを顧客の基盤に搭載することが必要となることが更に理解される。このことは、フィルター共振器の印刷回路基盤のグランドへのその側部表面を介しての望ましくない間接的で長い接続及び結合を設けることの不利益を伴う。この間接的で長い接続及び結合は、次には、電気フィルターチャージの望ましくないロスや不均衡を生じさせ、次には、フィルターを通して望ましくない導波路伝搬（waveguide propagations）を生じさせ、これは、特に通過帯域よりも上のより高い周波数での望ましくないフィルター応答及び特性の原因となる。
【００６０】
本発明に従えば、フィルターの実施形態１００Ａについての図３Ａに示されるように、フィルター１００Ａの底部表面１１３Ａ上に各Ｉ／Ｏパッド１３０Ａ及び１３２Ａを配置することにより、好適に、Ｉ／Ｏパッド１３０Ａ及び１３２Ａが基盤３００上の上部面３０２に形成された対応するそれぞれのＩ／Ｏ伝送線３０３及び３０４と接続した状態で底部表面１１３Ａが基盤３００の上部面３０２上に設置される関係をもって、フィルター３００Ａを顧客の基盤３００上に表面実装することが可能となることが理解できる。
【００６１】
より重要なことに、本発明では、スルーホール１０１Ａ〜１０４Ａが基盤３０２の上面３０２に概略垂直又は直角な関係に方向付けられる関係をもって、より特定的には、フィルター１００Ａの底部表面で終端する共振器孔の端部が基盤３００の上部表面３０２と直接表面と表面で接触するように配される関係をもってフィルターを基盤３００に搭載することが可能となる。
【００６２】
上記のように、フィルターの側部表面ではなく、底部表面上の入／出力パッドを使用する本発明では、フィルターの底部表面を（共振器スルーホール孔との直接の接触を介して）基盤３００の上部グランド面に直接接地することが可能となり、このことにより必然的に、全てのフィルター共振器スルーホールを基盤３００のグランドに直接接地することが可能となる。このことは、有利に、共振器の接地を対称に、より抵抗及び誘導を小さくし、これにより、図４，５に示すように、通過帯域と第３高調波の間の周波数でのフィルターの応答におけるより大きい改善された減衰を可能とし、提供する。
【００６３】
図２に戻って、ここには、本発明に従うフィルターの形態の共振器装置の更に他の実施形態２００が示されている。
【００６４】
フィルター２００は、フィルター１００のブロック１１０について上記したと同様に、以下により詳細に述べるように、導電材料で選択的に被覆された誘電体材料で構成されたブロック２１０を含む。ブロック２１０は、上部表面２１２、底部表面２１３、側部表面２１４、背部表面２１５、他の側部表面２１６及び正面表面２１７を有する。フィルター１００と同様に、ブロック２１０は、好ましくは、例えば、低い損失、高い誘電率及び低い温度係数を有するセラミック材料などの適切な誘電体材料で構成される。
【００６５】
ブロック２１０上の被覆は、ブロック１１０上の被覆と同様に、電気的に伝導性の好ましくは、銅、銀又はその合金である。図２の実施形態では、この被覆は、好ましくは、以下に述べるように、上部表面２１２、底部表面２１３及び正面表面２１７の部分を例外としてブロック２１０の全ての表面を覆っている。
【００６６】
図２の実施形態では、ブロック２１０は、上部及び底部のブロック表面２１２及び２１３それぞれに概略垂直の関係をもってブロック２１０の本体を貫通してその上部表面２１２から底部表面２１３に延びる５つの離間した平行のスルーホール２０１，２０２，２０３，２０４及び２０５を規定している。各スルーホール２０１〜２０５の内壁は電気的に伝導性の材料により被覆されている。フィルター１００のスルーホール１０１〜１０４と同様に、フィルター２００の各スルーホール２０１〜２０５は、フィルター１００及びソコラ等への米国特許第４，４３１，９７７号について上記したと同様に、実質的に、伝送線共振器である。
【００６７】
スルーホール２０１及び２０５は、スルーホール２０１がブロックの側部表面２１４に隣接して配置され、スルーホール２０５が反対の側部のブロック表面２１６に隣接して配置される概略正反対の関係をもって、方向付けられ、配置されている。
【００６８】
ブロック２１０の上部表面２１２は、ブロック２１０の被覆と類似の電気的に伝導性の材料により選択的に被覆されている。詳細には、少なくともスルーホール２０２，２０３及び２０４は、上記米国特許第４，４３１，９７７号に記載されるように、各共振器スルーホール２０２，２０３及び２０４を容量的に結合させるためのそれぞれの上部の孔を囲繞する導電材料の領域又は被覆２２１，２２２及び２２３を有する。
【００６９】
本発明に従えば、選択的被覆は、底部表面２１３に規定され、形成された少なくとも２つのＩ／Ｏ（入／出力）接点／パッド２３０及び２３２を含む。Ｉ／Ｏ接点／パッド２３０及び２３２は、相互に離間して概略平行の関係で、正面及び底部のブロック表面２１７及び２１３それぞれを跨ぐ下方ブロックエッジ２４７に対して概略垂直に内方に向けて延びる関係をもって方向付けられている。
【００７０】
より詳細には、Ｉ／Ｏパッド／接点２３０及び２３２は、それぞれ底部表面１１３上に規定され、スルーホール２０１及び２０５によりそれぞれ規定される底部スルーホール孔２５５及び２５７を取り囲む第１端ストリップ２５３、底部及び側部表面２１３及び２１７をそれぞれ跨ぐ下部ブロックエッジ２４７を包み込む本体ストリップ及びエッジ２４７に隣接する側部表面２１７に規定される第２対向端ストリップ２６１を有する導電材料の細長いメサ又はストリップ２３１により規定される。
【００７１】
細長いＩ／Ｏパッド／接点２３０は、側部表面２１４と底部表面２１３を跨ぐ底部ブロックエッジ２７５から離間した平行の関係をもって、更に、スルーホール２０１に概略鉛直の同一平面上で同一線上の関係をもって、底部表面２１３上で、一方においては側壁２１４から、他方においてはスルーホール２０２の底部開口から離間して、側壁２１４とスルーホール２０２の底部開口の間に配置され、方向付けられている。
【００７２】
細長いＩ／Ｏパッド／接点２３２は、側部表面２１６と底部表面２１３を跨ぐ底部ブロックエッジ２７７から離間した平行の関係をもって、更に、スルーホール２０５に概略鉛直の同一平面上で同一線上の関係をもって、底部表面２１３上で、一方においては側壁２１６から、他方においてはスルーホール２０４の底部開口から離間して、側壁２１６とスルーホール２０４の底部開口の間に配置され、方向付けられている。
【００７３】
各Ｉ／Ｏパッド／接点２３０及び２３２のそれぞれのストリップ２３１は、その全側辺がそれぞれのセラミック誘電体材料の領域２４０，２４２、即ち、導電材料で覆われておらず、導電材料を含まない領域により完全に取り囲まれている。
【００７４】
本発明におけるこの実施形態に従えば、スルーホール共振器２０１及び２０５、より特定的にはその底部孔は、Ｉ／Ｏ接点／パッド２３０及び２３２のそれぞれのストリップ２３１、スルーホール２０１及び２０５の内部を覆う導電材料、そして、ブロック２１０の上部表面２１２上の導電材料の領域の間の各電気伝送線を規定するように、底部表面２１３のそれぞれのＩ／Ｏ接点／パッド２３０及び２３２、より特定的にはこれらのそれぞれのストリップ２３１で終端する。
【００７５】
このように、本発明におけるこの実施形態に従えば、各Ｉ／Ｏパッド／接点２３０及び２３２をそれぞれのスルーホール２０１〜２０５及び上部表面２１３上の領域２２１〜２２３に結合させる各伝送線スルーホール２０１及び２０５との組み合わせでの底部表面２１３上のＩ／Ｏパッド／接点２３０及び２３２の使用は、Ｉ／Ｏパッド／接点２３０及び２３２が印刷回路基盤３００上の各Ｉ／Ｏ接続線３０３及び３０４に接続され、スルーホール２０１〜２０５が印刷回路基盤３００の上部表面３０２に概略垂直な方向に方向付けられ、延在する関係をもって、顧客の印刷回路基盤又は基板３００（図３）の上部表面３０６に搭載されるように適合されたフィルターを規定する。
【００７６】
フィルターの実施形態２００のこれらの特徴が、フィルター／共振器の実施形態１００について上記したと同様の利点を付与し、提供する。従って、その説明は、ここに参照により組み込まれる。
【００７７】
図４，５は、入／出力パッドがフィルターブロックの側面の１つに位置する従来のフィルター（概して５００で示されるグラフ線）及び本発明に従う共振器／フィルター（概して６００で示される破線のグラフ線）の両方の実測された低周波及び高周波帯域の性能特性を示す周波数応答グラフである。図４は従来技術のフィルターの性能をフィルター実施形態１００と比較し、図５は従来技術のフィルターの性能をフィルター実施形態２００と比較する。どちらの場合も、グラフにより本発明のフィルターにおけるフィルターのそれぞれの通過帯域の外側での改善された減衰が示されている。
【００７８】
発明の新規な特徴の精神及び範囲を逸脱しない範囲で上記した実施形態の多数の改変、変更を行い得る。ここの開示された特定の構成単位に関する何らの限定も意図も示唆もされていない。
【図１】
2010507984.tif 000003
【図１Ａ】
2010507984.tif 000004
【図１Ｂ】
2010507984.tif 000005
【図２】
2010507984.tif 000006
【図３】
2010507984.tif 000007
【図３Ａ】
2010507984.tif 000008
【図４】
2010507984.tif 000009
【図５】
2010507984.tif 000010
【国際調査報告】
2010507984.tif 000011
2010507984.tif 000012