(57)【要約】  本発明は、少なくとも１つの第１アセンブリと少なくとも１つの第２アセンブリとを有する測定装置に関する。第１アセンブリと第２アセンブリとはそれぞれ、中間周波数インタフェース又はコンプレックスベースバンドインタフェースとを有する。中間周波数インタフェース又はベースバンドインタフェースは、シリアルデジタルインタフェースとして構成される。
2010527173.tif 000002
【特許請求の範囲】
【請求項１】
第１アセンブリと第２アセンブリとがそれぞれ少なくとも１つの中間周波数インタフェース又はコンプレックスベースバンドインタフェースとを備える少なくとも１つの第１アセンブリと第２アセンブリとを備えた測定装置であって、
前記中間周波数インタフェース又は前記コンプレックスベースバンドインタフェースは、シリアルデジタルインタフェースとして構成される測定装置。
【請求項２】
当該測定装置は、少なくとも２つの入力ターミナルと２つの出力ターミナルとを備えた接続装置を備え、
各入力ターミナルは、１以上の選択可能な出力ターミナルに接続可能である、請求項１記載の測定装置。
【請求項３】
前記接続装置は、クロスバーディストリビュータである、請求項２記載の測定装置。
【請求項４】
前記第１アセンブリ及び／又は前記第２アセンブリは、各ケースにおいてパラレル・シリアル変換手段を備える、請求項１乃至３何れか一項記載の測定装置。
【請求項５】
１つのアセンブリは、少なくとも１つの信号生成部と解析部とを有するベースバンドアセンブリであり、
前記信号生成部と前記解析部とは、各ケースにおいてシリアルデジタルインタフェースに接続される、請求項１乃至４何れか一項記載の測定装置。
【請求項６】
１つのアセンブリは、送信ブランチと受信ブランチとを備える高周波数アセンブリであり、
前記送信ブランチは、当該測定装置のテストターミナルと接続装置の出力ターミナルとを接続し、
前記受信ブランチは、当該測定装置のテストターミナルと前記接続装置の入力ターミナルとを接続する、請求項１乃至５何れか一項記載の測定装置。
【請求項７】
当該測定装置は、シリアルデジタルインタフェースを備えた少なくとも１つのインタフェースアセンブリを備える、請求項１乃至５何れか一項記載の測定装置。
【請求項８】
前記ベースバンドアセンブリは、前記少なくとも１つの高周波数アセンブリの歪みを補償するイコライザフィルタを備える、請求項１乃至７何れか一項記載の測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波数アセンブリとベースバンドアセンブリとがそれぞれ少なくとも１つの中間周波数インタフェース又はコンプレックスベースバンドインタフェースとを備える少なくとも１つの高周波数アセンブリと少なくとも１つのベースバンドアセンブリとを備える測定装置に関する。
【背景技術】
【０００２】
少なくとも２つのベースバンドアセンブリと少なくとも２つの高周波数アセンブリとを備える測定装置が、ＤＥ１０３３７９１３Ａ１から知られている。これらのアセンブリは、異なるベースバンドアセンブリと高周波数アセンブリとの間の可変的な割当てを可能にするように、スイッチング装置を介し互いに接続可能である。スペクトルアナライザにおけるデジタル中間周波数信号の使用もまた、ＤＥ１０３３７９１３Ａ１から知られている。
【０００３】
例えば、１２ビットより多くのビットパラレルに達するかもしれない相対的な高い動的要求によって、ベースバンドアセンブリと高周波数アセンブリとの間のこのタイプのフレキシブルな接続は、かなりの回線コストと接続コストとに関連する。これは、互いに接続されるコンポーネントの可能な個数を制限する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従って、本発明の課題は、回線コストと接続コストとが低い異なるアセンブリのフレキシブルな割当てによる測定装置を可能にすることである。
【課題を解決するための手段】
【０００５】
上記課題は、請求項１の特徴を備えた本発明による測定装置により実現される。
【０００６】
本発明による測定装置は、少なくとも第１アセンブリと第２アセンブリとを有する。第１アセンブリと第２アセンブリとはそれぞれ、少なくとも１つの中間周波数インタフェース又は１つのコンプレックスベースバンドインタフェースを備える。本発明によると、中間周波数インタフェース又はコングレックスベースバンドインタフェースは、シリアルデジタルインタフェースとして形成される。シリアルデジタルインタフェースとしてこれらのインタフェースを形成することは、各インタフェースについて、中間周波数信号又はコンプレックスベースバンド信号を送信するため１つの回線しか必要としないという効果を有する。従って、パラレル信号伝送と比較して、接続コストが大きく低減される。同時に、アナログインタフェースとの一致及び周波数レスポンスを介し生じる可能性のあるレベルエラーが、デジタルインタフェースを使用することにより回避される。各送信パスの間のクロストークもまた回避され、これにより、関連するレベルエラーもまた発生し得ない。特に、第１アセンブリは高周波数アセンブリとし、第２アセンブリはベースバンドアセンブリとすることが可能である。
【０００７】
中間周波数信号又はコンプレックスベースバンド信号のパラレル伝送と比較して、ベースバンドアセンブリと高周波数アセンブリ又はさらなるアセンブリなどとの間の関連する相対的にシンプルな接続の可能性に対する相対的に低い回線コストに関して、複数のベースバンドアセンブリと高周波数アセンブリ又はさらなるアセンブリが、本発明による測定装置にフレキシブルな方法により相互接続可能である。
【０００８】
本発明による測定装置のさらなる効果的な成果が、従属形式の請求項に規定される。
【０００９】
１つの好適な実施例によると、測定装置は接続装置を備える。この接続装置は、少なくとも２つの入力ターミナルと２つの出力ターミナルとを備える。各入力ターミナルは、１以上の選択可能な出力ターミナルに接続可能である。このような接続装置を備えることによって、ベースバンドアセンブリと高周波数アセンブリ又はさらなるアセンブリの各アセンブリの相互接続が、測定装置の１つの接続装置により可能とされる。シリアルデジタルインタフェースとして測定装置内で相互接続される既存のアセンブリのインタフェースを統一することによって、モジュラー構成により提供される異なるアセンブリがまた、測定装置において利用可能であり、他のすでに利用可能なアセンブリに接続可能である。特に、接続装置は、測定装置に存在するアセンブリに応じて、コンプレックスベースバンド信号及び／又は中間周波数信号を送信可能である。
【００１０】
これについて、接続装置がクロスバーディストリビュータ（ｃｒｏｓｓｂａｒ  ｄｉｓｔｒｉｂｕｔｏｒ）である場合、特に効果的である。このタイプのクロスバーディストリビュータは、入力ターミナルと出力ターミナルとが特にシンプルな方法により相互接続されることを可能にする。例えば、９つの入力ターミナルと９つの出力ターミナルとが、フレキシブルな方法により相互接続可能である。これについて、入力ターミナルと出力ターミナルの接続は、１つの入力ターミナルが複数の出力ターミナルに接続可能であるという点についてのみ制限されるが、２つの入力ターミナルと１つの出力ターミナルとの接続は可能でない。
【００１１】
さらなる好適な実施例によると、第１アセンブリ及び／又は第２アセンブリは、それぞれ１つのパラレル・シリアル変換手段を備える。高周波数アセンブリとベースバンドアセンブリとの特にシンプルな接続が、各高周波数アセンブリ又はベースバンドアセンブリの内部のパラレル・シリアル変換を介して保障される。従って、各ケースにおいて、デジタルシリアル信号が、関連するアセンブリ内に使用される帯域幅から独立して、参加しているアセンブリに一様な方法により到着する。
【００１２】
好ましくは、アセンブリは、少なくとも１つの信号生成部と解析部とを備えるベースバンドアセンブリである。これについて、ベースバンドアセンブリのシリアルデジタルインタフェースが、信号生成部と解析部の双方に割り当てられる。ベースバンドアセンブリ内の各信号ブランチが、各ケースにおいて、接続装置の入力ターミナル若しくは出力ターミナル又は他のアセンブリの対応するデジタルシリアルインタフェースに直接接続可能である。
【００１３】
従って、測定装置の１つのアセンブリは、好ましくは、送信ブランチと受信ブランチとを備えた高周波数アセンブリとして形成される。送信ブランチは、測定装置のテストターミナルと接続装置の出力ターミナルとを接続し、受信ブランチは、測定装置のテストターミナルと接続装置の入力ターミナルとを接続する。テストターミナルは、高周波数アセンブリ上に測定装置の双方向デバイスインタフェースの形態により直接配設される。従って、高周波数アセンブリを交換することによって、測定装置は、所与の使用及び適用エリアについて調整可能である。
【００１４】
さらなる好適な実施例によると、測定装置は、少なくとも１つのシリアルデジタルインタフェースを備える少なくとも１つのインタフェースアセンブリを備える。中間周波数又はコンプレックスベースバンド信号のレベルにおける処理は、このタイプのインタフェースアセンブリを用いて実現可能である。これは、測定装置の高周波数エンドからの信号と、測定装置のベースバンドエンドからの信号との双方に関するものとすることが可能である。インタフェースアセンブリの一例は、測定装置インタフェースであり、ある装置が、対応するインタフェースアセンブリを介しベースバンドレベルにおいて測定装置に接続可能となる。
【００１５】
特に、ベースバンドアセンブリ内に少なくとも１つの高周波数アセンブリの歪みを補償するエコライザフィルタを設けることが好ましい。このようにして、例えば、非線形性の結果として高周波数アセンブリに生じるエラーが、ベースバンドアセンブリ内で訂正可能となる。
【００１６】
好適な実施例が、以下の説明及び図面において詳細に説明される。
【図面の簡単な説明】
【００１７】
【図１】図１は、高周波数アセンブリとインタフェースアセンブリとの複数のアセンブリを備えた本発明による測定装置のブロック回路図を示す。
【発明を実施するための形態】
【００１８】
図１は、例えば、携帯電話装置をテストするために使用されるような測定装置１を示す。図示及び説明される実施例では、デジタルシリアル中間周波数インタフェースが、デジタルシリアルインタフェースとして想定される。しかしながら、これらの実施例はまた、コンプレックスベースバンドインタフェースの形態によるアナログ・デジタルシリアルインタフェースに関する。
【００１９】
一方では、携帯電話装置に電送される高周波数信号が測定装置１を介し生成され、他方では、携帯電話装置から応答して返された高周波数信号が解析される。高周波数信号が以降において生成されるテストシーケンスの生成又は返された信号の解析は、ベースバンドレベルにおいて実現される。他方、この通信、すなわち、テスト対象の装置への信号の伝送と装置から返された信号の受信は、高周波数レベルにおいて実現される。このため、ベースバンドアセンブリ２は、ベースバンドにおける生成及び解析のため測定装置１に備えられ、高周波数アセンブリ３は、テスト対象の装置との通信のため備えられる。
【００２０】
ベースバンドアセンブリと高周波数アセンブリとは、以下で詳細に説明されるように、少なくとも１つの中間周波数インタフェースを介し互いに接続される。
【００２１】
さらに、図示される実施例の測定装置１におけるインタフェースアセンブリとして、第２及び第３ベースバンドアセンブリ４と、中間周波数アセンブリ６とが備えられる。測定装置１の各アセンブリを互いに接続し、特にこれらのアセンブリをフレキシブルに接続するため、接続装置７が備えられる。測定装置１の好適な実施例は、クロスバーディストリビュータ又はマルチプレクサとして接続装置７を備える。
【００２２】
第１ベースバンドアセンブリ２と第１高周波数アセンブリとを接続するため、第１シリアルデジタル中間周波数インタフェース８．１と、第２シリアルデジタル中間周波数インタフェース８．２とが、ベースバンドアセンブリ２に形成される。対応して、２つの中間周波数インタフェースがまた、高周波数アセンブリ３に形成される。第１シリアルデジタル中間周波数インタフェース９．１と第２シリアルデジタル中間周波数インタフェース９．２とが、ベースバンドアセンブリ２から高周波数アセンブリ３への中間周波数信号の伝送又はその反対方向の高周波数アセンブリ３からベースバンドアセンブリ２への中間周波数信号の伝送を可能にするため、高周波数アセンブリ３に備えられる。
【００２３】
シリアルデジタル中間周波数インタフェース８．１，８．２，９．１及び９．２は、接続装置７を介し相互接続される。このため、複数の入力ターミナル１０．１〜１０．６が、接続装置７に形成される。さらに、複数の出力ターミナル１１．１〜１１．６が、接続装置７に形成される。図示される実施例では、接続装置７の第１出力ターミナル１１．１が、ベースバンドアセンブリ２の第１シリアルデジタル中間周波数インタフェース８．１に接続される。第１入力ターミナル１０．１が、高周波数アセンブリ３の第１シリアルデジタル中間周波数ターミナル９．１に接続される。このようにして、接続装置７の対応する制御によって、第１高周波数アセンブリ３の第１シリアルデジタル中間周波数インタフェース９．１は、第１ベースバンドアセンブリ２の第１シリアルデジタル中間周波数インタフェース８．１に接続することができる。
【００２４】
第１ベースバンドアセンブリ２の第２シリアルデジタル中間周波数インタフェース８．２は、第２入力ターミナル１０．２に接続される。第１高周波数アセンブリ３は、それの第２シリアルデジタル中間周波数インタフェース９．２において、第２出力ターミナル１１．２に接続される。最もシンプルなケースでは、第１ベースバンドアセンブリ２により生成されるデジタル中間周波数信号は、これに応じて、第１ベースバンドアセンブリ２の第２シリアルデジタル中間周波数インタフェース８．２と、第１高周波数アセンブリ３の第２シリアルデジタル中間周波数インタフェース９．２とを介し、第１高周波数アセンブリ３と通信可能である。このため、第２入力ターミナル１０．２と第２出力ターミナル１１．２とは、接続装置７の内部において相互接続される。第１入力ターミナル１０．１と第２出力ターミナル１１．１とがさらに相互接続される場合、高周波数アセンブリ３から受信される信号は、反対方向にベースバンドアセンブリ２に通信可能である。
【００２５】
第１ベースバンドアセンブリ２が第１高周波数アセンブリ３に直接接続されるシンプルな実施例が上述されたが、図１は、第１ベースバンドアセンブリ２により生成される信号を変化させるため、第３ベースバンドアセンブリ５がさらに備えられることを示している。第３ベースバンドアセンブリ５は、例えば、フェージングシミュレータとすることが可能である。極めて簡単化された方法により図示される第３ベースバンドアセンブリ５はまた、第１シリアルデジタル中間周波数インタフェース５０．１と、第２シリアルデジタル中間周波数インタフェース５０．２とを備える。第１デジタルシリアル中間周波数インタフェース５０．１は、接続装置７の第３出力ターミナル１１．３に接続される。図示される好適な実施例では、第２入力ターミナル１０．２は、接続装置７の内部において第３出力ターミナル１１．３に接続される。第１ベースバンドアセンブリ２により生成され、接続装置に転送されるデジタル中間周波数信号は、第３ベースバンドアセンブリ５に供給される。第３ベースバンドアセンブリ５を通過した後、中間周波数信号は、接続装置７を介し接続装置７の第３入力ターミナル１０．３に接続される第３ベースバンドアセンブリ５の第２シリアルデジタル中間周波数インタフェース５０．２を介し、第１高周波数アセンブリ３に通信される。このため、第３入力ターミナル１０．３と第２出力ターミナル１１．２との間の接続が、接続装置７の内部において確立される。
【００２６】
図１において、上述した実施例の対応する接続は、破線の矢印により示される。
【００２７】
第１ベースバンドアセンブリ２は、例えば、テストシーケンスを生成する信号生成部１２を備える。信号生成部により生成されるＩ／Ｑ信号は、第１中間周波数伝送変換手段１３に転送される。パラレルな信号（例えば、１２ビットパラレル）が、中間周波数変換手段１３により生成される。これらのパラレルな中間周波数信号は、シリアルデジタル中間周波数信号に変換される。このため、中間周波数伝送変換手段１３は、パラレルシリアル変換手段１４に接続される。パラレルシリアル変換手段１４は、入力されたパラレル中間周波数信号をシリアルデジタル中間周波数信号に変換する。これに関して、パラレルデジタル中間周波数信号のシリアルデジタル中間周波数信号への変換は、パラレル・シリアル変換手段１４により実現される。パラレル・シリアル変換手段１４は、第１ベースバンドアセンブリ２の第２シリアルデジタル中間周波数インタフェース８．２に接続される。
【００２８】
すでに説明されたように、このようにして接続装置７に供給される中間周波数信号は、図示された実施例では第３ベースバンドアセンブリ５に転送される。シリアル・パラレル変換手段を備え、このようにして生成されたＩ／Ｑ信号をフェージング部５２に転送する送受信変換手段５１が配設される。このフェージング部５２を利用することによって、フェージングプロファイルが対象とされる方法により設定可能である。プロファイルに従って処理される信号は、反対方向に、第１シリアルデジタル中間周波数インタフェース５０．１だけでなく第３ベースバンドアセンブリ５の第２シリアルデジタル中間周波数インタフェース５０．２にも接続される送受信変換手段５１に返される。従って、さらに処理された中間周波数信号が、第３ベースバンドアセンブリ５の第２シリアルデジタル中間周波数インタフェース５０．２を介し接続装置７に転送され、これを介し第１高周波数アセンブリ３に転送される。
【００２９】
第１ベースバンドアセンブリ２はさらに、第２中間周波数変換手段１９に接続される第２信号生成部１８を有する。第１中間周波数変換手段１３と第２中間周波数変換手段１９によりそれぞれ生成される信号は、加算ポイント２０において合成され、合成されたデジタル中間周波数信号が、パラレル・シリアル変換手段１４に転送される。従って、２つの独立した信号シーケンスをまず生成し、これらを中間周波数信号としてデジタル合成し、このようにして信号の重畳を実現することが可能である。
【００３０】
信号の解析を実現するため、シリアル・パラレル変換手段１５がまた、第１ベースバンドアセンブリ２に備えられる。シリアル・パラレル変換手段１５は、一方では第１シリアルデジタル中間周波数インタフェース８．１に、他方では中間周波数受信変換手段１６に接続される。中間周波数受信変換手段１６は、シリアル・パラレル変換手段１５から再パラレル化された中間周波数信号を受信する。これらのデジタルパラレル中間周波数信号は、中間周波数受信変換手段１６によりＩ／Ｑ信号としてベースバンドに変換され、アナログベースバンド信号として評価部１７に供給される。
【００３１】
送信ブランチと受信ブランチとが、第１高周波数アセンブリ３に形成される。送信ブランチは、デジタル・アナログ変換手段２２と、さらに高周波数送信ユニット２３に接続されるさらなるシリアル・パラレル変換手段２１を備える。
【００３２】
受信ブランチは、アナログ・デジタル変換手段２５と、さらにパラレル・シリアル変換手段２６とに接続される高周波数受信部２４を備える。パラレル・シリアル変換手段２６は、第１高周波数アセンブリ３の第１シリアルデジタル中間周波数インタフェース９．１に接続される。第１ベースバンドアセンブリ２と第１高周波数アセンブリ３の内部において、中間周波数レベルに対する各ケースにおいて、アセンブリ２の内部においてパラレルに供給される信号のシリアルデジタル信号への変換が行われる。このようにして、１つのシリアルデジタル中間周波数信号のみが、接続装置７を介し伝送される必要がある。パラレル信号の伝送と比較して、回線コストと特に異なるアセンブリの接続におけるスイッチの個数が、大きく低減される。
【００３３】
第１高周波数アセンブリ３又は測定装置１を携帯電話装置２７などのテスト対象の装置と接続するため、第１高周波数アセンブリ３は第１テストターミナル２８に接続される。システマティックな構成の改良された提供を可能にするため、図１の第１テストターミナル２８は、第１高周波数アセンブリ３の内部には形成されない。しかしながら、モジュラー構成により測定装置１を提供することが好ましい。このとき、第１テストターミナル２８は、第１高周波数アセンブリ３上に直接形成される。
【００３４】
測定装置１における図示された第２ベースバンドアセンブリ４は、さらなる信号生成ブランチ４１とさらなる解析ブランチ４２とを備える。信号生成ブランチ４１と第２評価ブランチ４２とは、それらの構成において原理的には第１ベースバンドアセンブリ２のものに対応する。従って、これに関して説明は繰り返されない。
【００３５】
図１において、インタフェースアセンブリ６として設計される中間周波数アセンブリがまた提供される。インタフェースアセンブリ６は、測定装置１から中間周波数信号を誘導し、例えば、携帯電話装置の開発中などに中間周波数レベルにおいて部分的に完成した携帯電話のテストを可能にするため、利用される。
【００３６】
このため、インタフェースアセンブリ６はまた、第１シリアルデジタル中間周波数インタフェース６０．１と、第２シリアルデジタル中間周波数インタフェース６０．２とを備える。インタフェースアセンブリ６の第１シリアルデジタル中間周波数インタフェース６０．１は、接続装置７の第６出力ターミナル１１．６に接続される。従って、接続装置７の第５入力ターミナル１０．５は、第２シリアルデジタル中間周波数インタフェース６０．２に接続される。インタフェースアセンブリ６は、接続装置７と測定装置１の第２テストターミナル３０とを接続する。さらなるパラレル・シリアル変換手段６２とさらなるシリアル・パラレル変換手段６３とが、インタフェースアセンブリ６に配設される。さらなるパラレル・シリアル変換手段６２は、さらなる中間周波数送信変換手段６４を介し第２テストターミナル３０に接続される。他方、さらなるシリアル・パラレル変換手段６３は、さらなる中間周波数受信変換手段６５を介し第２テストターミナル３０に接続される。従って、合計で４つの信号（Ｉ／Ｑ  ｉｎ，Ｉ／Ｑ  ｏｕｔ）が、第２テストターミナルを介し送信される。例えば、高周波数コンポーネントがまだ機能していない部分的にしか機能しない携帯電話装置３３が、第２テストターミナル３０に接続可能である。従って、ベースバンドインタフェースにおいて携帯電話装置３３に対する測定が実現可能である。図示されない方法では、例えば、第２入力ターミナル１０．２と第６出力ターミナル１１．６との間の接続が、ベースバンドアセンブリ２からさらなる携帯電話装置３３への接続である接続装置７において生成可能である。他方、さらなる携帯電話装置３３から測定装置１に通信されるデジタル中間周波数信号が、第５入力ターミナル１０．５と接続装置７の第１出力ターミナル１１．１とを接続することによって、接続装置７を介し第１ベースバンドアセンブリ２に直接通信可能となる。
【００３７】
このようにして、ベースバンドアセンブリ２とさらなる携帯電話装置３３との間の直接的な通信が、中間周波数レベルにおいて可能となる。
【００３８】
図示される好適な実施例では、第１ベースバンドアセンブリ２は、フェージングシミュレータ５２を有する第３ベースバンドアセンブリ５を介し第１高周波数アセンブリ３２に接続される。他の実施例によると、第２高周波数アセンブリ３２もまた備えることができる。第２高周波数アセンブリ３２はまた、第１シリアルデジタル中間周波数インタフェース３２．１と、第２シリアルデジタル中間周波数インタフェース３２．２とを備える。第２高周波数アセンブリ３２は、それの第１シリアルデジタル中間周波数インタフェース３２．１を介し第６入力ターミナル１０．６に、それの第２シリアルデジタル中間周波数インタフェース３２．２を介し接続装置７の第４出力ターミナル１１．４に接続される。第２シリアルデジタル中間周波数インタフェース３２．２を介し入力されるデジタル中間周波数信号は、第２高周波数アセンブリ３２を介しアナログ高周波数信号に変換され、第３テストターミナル２９を介し出力される。例えば、外部のフェージングシミュレータ３１が第３テストターミナル２９に接続可能である。フェージングプロファイルに対応した上記対象となる方法により処理された信号は、第３テストターミナル２９を介し測定装置１に通信され、第２高周波数アセンブリ３２に供給される。第２高周波数アセンブリ３２を介した処理後、現在デジタル中間周波数信号として再び利用可能な減衰した信号は、接続装置７を介し携帯電話装置２７などに供給される。このため、接続装置７の第６入力ターミナル１０．６は、第２出力ターミナル１１．２に接続される。第３ベースバンドアセンブリ５を介した前に実現された減衰の代わりに、高周波数信号の出力が第２高周波数アセンブリ３２を介し上記実施例において実現され、外部の減衰が外部のフェージングシミュレータ３１を介し実現される。図１の図示された実施例では、第３テストターミナル２９は、１つのポートが各送信方向について利用可能であるデカップリングのための双方向インタフェースとして形成される。さらなる装置が接続可能な測定装置１のすべての外部インタフェースは、本発明の意味においてはテストターミナルと呼ばれる。このさらなる装置は、信号を処理するための導入されたフェージングシミュレータ３１などのさらなる装置又はテスト対象の装置とすることが可能である。
【００３９】
第２高周波数アセンブリ３２は、第１高周波数アセンブリ３と実質的に同様に構成される。従って、その説明の繰り返しは不要である。
【００４０】
接続装置７の内部の各接続の指定のため、測定装置１は、好ましくは、図１に図示されないディスプレイが備えられる。各アセンブリ、すなわち、高周波数アセンブリ３，３２と、ベースバンドアセンブリ２，４，５と、中間周波数アセンブリ６とは、各アセンブリの接続がユーザに表示及び認識可能となるように、シンボルなどにより提示される。
【００４１】
本発明は、図示された実施例に限定されるものでない。各特徴を互いに組み合わせることもまた可能である。
【図１】
2010527173.tif 000003
【手続補正書】
【提出日】平成21年2月25日(2009.2.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１アセンブリと第２アセンブリとがそれぞれ少なくとも１つの中間周波数インタフェース又はコンプレックスベースバンドインタフェースとを備える少なくとも１つの第１アセンブリと第２アセンブリとを備えた測定装置であって、
前記中間周波数インタフェース又は前記コンプレックスベースバンドインタフェースは、シリアルデジタルインタフェースとして構成され、
前記第１アセンブリは、テスト対象の装置と信号を通信し、前記テスト対象の装置から返された信号を受信するよう構成され、少なくとも２つの中間周波数インタフェース又は２つのコンプレックスベースバンドインタフェースを備え、
前記第２アセンブリは、テストシーケンスを生成し、前記返された信号を解析するよう構成され、少なくとも２つの中間周波数インタフェース又は２つのコンプレックスベースバンドインタフェースを備え、
前記第１アセンブリと前記第２アセンブリとは、前記中間周波数インタフェース又は前記コンプレックスベースバンドインタフェースによって、少なくとも２つの入力ターミナルと少なくとも２つの出力ターミナルとを備える接続装置を介し、互いに及び第３アセンブリとに接続可能であり、
各入力ターミナルは、１以上の選択可能な出力ターミナルに接続可能であり、
前記第３アセンブリは、前記第２アセンブリにより生成される信号を変更するため、少なくとも２つの中間周波数インタフェース又はコンプレックスベースバンドインタフェースを備える測定装置。
【請求項２】
前記接続装置は、クロスバーディストリビュータである、請求項１記載の測定装置。
【請求項３】
前記第１アセンブリ及び／又は前記第２アセンブリは、各ケースにおいてパラレル・シリアル変換手段を備える、請求項１乃至２何れか一項記載の測定装置。
【請求項４】
１つのアセンブリは、少なくとも１つの信号生成部と解析部とを有するベースバンドアセンブリであり、
前記信号生成部と前記解析部とは、各ケースにおいてシリアルデジタルインタフェースに接続される、請求項１乃至３何れか一項記載の測定装置。
【請求項５】
１つのアセンブリは、送信ブランチと受信ブランチとを備える高周波数アセンブリであり、
前記送信ブランチは、当該測定装置のテストターミナルと接続装置の出力ターミナルとを接続し、
前記受信ブランチは、当該測定装置のテストターミナルと前記接続装置の入力ターミナルとを接続する、請求項１乃至４何れか一項記載の測定装置。
【請求項６】
当該測定装置は、シリアルデジタルインタフェースを備えた少なくとも１つのインタフェースアセンブリを備える、請求項１乃至４何れか一項記載の測定装置。
【請求項７】
前記ベースバンドアセンブリは、前記少なくとも１つの高周波数アセンブリの歪みを補償するイコライザフィルタを備える、請求項１乃至６何れか一項記載の測定装置。
【国際調査報告】
2010527173.tif 000004
2010527173.tif 000005
2010527173.tif 000006
2010527173.tif 000007
2010527173.tif 000008
2010527173.tif 000009