(57)【要約】【課題】  改善された伝送線の完全性及び増加したルーティング密度を有する多層回路基板及び方法を提供すること。【解決手段】  改善された伝送線の完全性及び増加したルーティング密度を有する多層回路基板及び方法は、選択的に適用される伝送線の基準面金属層を用いて、信号経路の遮蔽及び分離を実現する一方で、大きい直径のビアと伝送線の基準面金属層との間のキャパシタンスによるインピーダンスの降下を回避する。伝送線の基準面は、剛性の基板コアを通過する信号支持のめっきされたスルー・ホール（ＰＴＨ）の上（又は下）にボイドを定めて、信号が、別の場合には、信号支持ＰＴＨの上部（又は底部）から伝送線の基準面へのシャント・キャパシタンスによって引き起こされる、インピーダンスのミスマッチによって劣化しないようにする。電圧面支持ＰＴＨでは、ボイドは導入されず、そのため、信号経路導体は、伝送線の基準面が信号経路導体とＰＴＨとの間のシャント・キャパシタンスを防止する状態で、電圧面支持ＰＴＨの上又はこれに隣接してルーティングされることが可能になる。【選択図】      図２
2010528464.tif 000002
【特許請求の範囲】
【請求項１】
集積回路パッケージのための基板であって、
上部面から底部面まで延びる大きい直径の導電性ビアのパターンを有する誘電体層を含むコアであって、前記大きい直径の導電性ビアは信号担体ビア及び電圧面ビアを含む、コアと、
前記コアの前記上部面に配置される第１の上部絶縁層と、
前記第１の上部絶縁層の上部面に配置される上部伝送線の基準面金属層と、
前記上部伝送線の基準面金属層の上部面に配置される第２の上部絶縁層と、
前記電圧面ビアの上部の上にルーティングされ、前記第１及び第２の上部絶縁層並びに前記上部伝送線の基準面金属層を通して前記信号担体ビアの上部面に接続される導電性経路を有する上部信号層と
を含み、
前記上部伝送線の基準面金属層は、前記上部信号層の前記導電性経路によって形成される伝送線の基準面を提供し、
前記上部伝送線の基準面金属層は、前記信号担体ビアの上端と前記上部伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記信号担体ビアの上部領域の実質的にすべての上に延びる金属のない領域を画定する、
基板。
【請求項２】
前記上部伝送線の基準面金属層は、前記電圧面ビアの前記上部の上に連続的な遮蔽をもたらし、それにより前記電圧面ビアの前記上部と前記上部伝送線の基準面金属層との間の静電結合が最大化される、請求項１に記載の基板。
【請求項３】
前記上部伝送線の基準面金属層は、少なくとも幾つかの前記電圧面ビアに導電的に接続され、それにより前記上部伝送線の基準面金属層が、集積回路パッケージ内に集積された回路の電圧面に電気的に結合する、請求項２に記載の基板。
【請求項４】
前記第１の絶縁層の下の前記コアの上部面に配置され、別の電圧面に電気的に接続された金属電圧面領域をさらに含む、請求項３に記載の基板。
【請求項５】
前記電圧面は、前記回路に供給される接地接続である、請求項３に記載の基板。
【請求項６】
前記電圧面は、前記回路に供給される入力／出力信号の基準電圧である、請求項３に記載の基板。
【請求項７】
前記コアの前記底部面に配置される第１の底部絶縁層と、
前記第１の底部絶縁層の底部面に配置される底部伝送線の基準面金属層と、
前記底部伝送線の基準面金属層の底部面に配置される第２の底部絶縁層と、
前記電圧面ビアの底部の下にルーティングされ、前記第１及び第２の底部絶縁層並びに前記底部伝送線の基準面金属層を通って前記信号担体ビアの底部面に接続される導電性経路を有する底部信号層と
をさらに含み、
前記底部伝送線の基準面金属層は、前記底部信号層の前記導電性経路によって形成される伝送線の基準面を提供し、
前記底部伝送線の基準面金属層は、前記信号担体ビアの底部端と前記底部伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記信号担体ビアの底部領域の実質的にすべての下に延びる金属のない領域を画定する、
請求項１に記載の基板。
【請求項８】
前記導電性ビアは、樹脂充填のめっきされたスルー・ホールである、請求項１に記載の基板。
【請求項９】
前記誘電体層は、有機コア層である、請求項１に記載の基板。
【請求項１０】
集積回路を製造する方法であって、
上部面から底部面まで延びる大きい直径の導電性ビアのパターンを有する誘電体層を含むコアを準備するステップであって、前記大きい直径の導電性ビアは信号担体ビア及び電圧面ビアを含む、ステップと、
前記コアの前記上部面に第１の上部絶縁層を積層するステップと、
前記第１の上部絶縁層の上部面に上部伝送線の基準面金属層を堆積するステップと、
前記上部伝送線の基準面金属層の上部面に第２の上部絶縁層を積層するステップと、
前記電圧面ビアの上にルーティングされる導電性経路を有する前記第２の上部絶縁層の上部面に上部信号層を形成するステップと
を含み、
前記上部伝送線の基準面金属層を堆積するステップは、前記信号担体ビアの上部と前記上部伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記信号担体ビアの上の金属のない領域を画定する、
方法。
【請求項１１】
前記堆積するステップは、前記信号担体ビアのすぐ上の領域を除く領域に金属めっきすることにより実行される、請求項１０の方法。
【請求項１２】
前記堆積するステップは、前記信号担体ビアのすぐ上に間隙を有する金属シートを積層することにより実行される、請求項１０の方法。
【請求項１３】
前記堆積するステップは、
前記第１の上部絶縁層の上に金属層をめっきするステップと、
前記伝送線の基準面金属層を形成するように前記金属層をエッチングして金属を除去し、それにより前記領域が前記信号担体ビアのすぐ上に形成されるステップと、
によって実行される、請求項１０に記載の方法。
【請求項１４】
集積回路パッケージであって、
上部面から底部面まで延びる大きい直径の導電性ビアのパターンを有する誘電体層を含むコアであって、前記大きい直径の導電性ビアは信号担体ビア及び電圧面ビアを含む、コアと、
前記電圧面ビアの上にルーティングされる導電性経路を有する複数の信号層と、
前記信号層を隣接する信号層から絶縁するように、前記複数の信号層の間に配置される複数の絶縁層と、
前記導電性経路又は前記信号担体ビアのうちの少なくとも１つに電気的に接続される少なくとも１つのダイと、
前記コアと前記複数の信号層のうちの少なくとも１つとの間に配置される少なくとも１つの伝送線の基準面金属層と
を含み、
前記上部伝送線の基準面金属層は、前記導電性経路によって形成される伝送線に基準面を提供し、
前記伝送線の基準面金属層は、前記信号担体ビアの端部と前記伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記伝送線の基準面金属層に投影される前記信号担体ビアのプロファイルの周りに実質的に金属のない領域を画定する、
集積回路パッケージ。
【請求項１５】
前記複数の信号層及び前記複数の絶縁層は各々、コアのいずれかの側に層を含み、前記少なくとも１つの伝送線の基準面金属層は、前記コアの両側に配置された少なくとも２つの伝送線の基準面金属層を含む、請求項１４に記載の集積回路パッケージ。
【請求項１６】
前記少なくとも１つの伝送線の基準面金属層は、前記電圧面ビアの端部上に連続的な遮蔽をもたらし、それにより前記電圧面ビアの端部と前記少なくとも１つの伝送線の基準面金属層との間の静電結合が最大化される、請求項１４に記載の集積回路パッケージ。
【請求項１７】
前記少なくとも１つの伝送線の基準面金属層は、少なくとも幾つかの前記電圧面ビアに導電的に接続し、それにより前記少なくとも１つの伝送線の基準面金属層が、前記少なくとも１つのダイに供給される電圧面と電気的に結合する、請求項１４に記載の集積回路パッケージ。
【請求項１８】
前記電圧面は、前記少なくとも１つのダイに供給される電源電圧である、請求項１７に記載の集積回路パッケージ。
【請求項１９】
前記電圧面は、前記ダイに供給される接地接続である、請求項１７に記載の集積回路パッケージ。
【請求項２０】
前記電圧面は、前記ダイに供給される入力／出力信号の基準電圧である、請求項１７に記載の集積回路パッケージ。
【請求項２１】
半導体ダイの搭載及び相互接続のための基板の層の設計において、プロセッサによる実行のためにプログラム命令を包含する記憶媒体を含むコンピュータ・プログラムであって、前記プログラム命令は、
誘電体層を含むコアの上部面から底部面まで延びる大きい直径の導電性ビアのパターンの中から信号担体ビアの位置を識別するステップと、
伝送線の基準面金属層のための第１のマスク設計を生成するステップであって、前記信号担体ビアの端部と前記伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記信号担体ビアのプロファイルの周りに実質的に金属のない領域を含む、ステップと
を実行するためのプログラム命令を含む、コンピュータ・プログラム。
【請求項２２】
前記生成するためのプログラム命令は、前記電圧面ビアのプロファイルの上に前記伝送線の基準面金属層の前記設計の連続的な充填を生成し、それにより前記電圧面ビアの上部と前記伝送線の基準面金属層との間の静電結合が最大化される、請求項２１に記載のコンピュータ・プログラム。
【請求項２３】
前記プログラム命令は、前記伝送線の基準面金属層と、少なくとも幾つかの前記電圧面ビアの上のビア・ホールを含む前記コアとの間に配置される絶縁層のための第２のマスク設計を生成するためのプログラム命令をさらに含み、それにより前記伝送線の基準面金属層が、前記ビア・ホール内に堆積される金属によって前記少なくとも幾つかの電圧面ビアに接続される、請求項２１に記載のコンピュータ・プログラム。
【請求項２４】
ワークステーション・コンピュータ・システムであって、プログラム命令を実行するためのプロセッサと、前記プログラム命令及びデータを記憶するためのメモリとを含み、前記プログラム命令は、半導体ダイのマウント及び相互接続のための基板の層を設計するプログラム命令を含み、前記プログラム命令は、
誘電体層を含むコアの上部面から底部面面まで延びる大きい直径の導電性ビアのパターンの中から信号担体ビアの位置を識別するステップと、
前記信号担体ビアの端部と前記上部伝送線の基準面金属層との間の容量結合が実質的に減少するように、前記信号担体ビアの輪郭の周りに実質的に金属のない領域を含む伝送線の基準面金属層のための第１のマスク設計を生成するステップと、
を実行するためのプログラム命令を含む、
ワークステーション・コンピュータ・システム。
【請求項２５】
前記生成するためのプログラム命令は、前記電圧面ビアのプロファイルの上に前記伝送線の基準面金属層の前記設計の連続的な充填を生成し、それにより前記電圧面ビアの上部と前記伝送線の基準面金属層との間の静電結合が最大化される、請求項２４に記載のワークステーション・コンピュータ・システム。
【請求項２６】
前記プログラム命令は、前記伝送線の基準面金属層と、少なくとも幾つかの前記電圧面ビアの上のビア・ホールを含む前記コアとの間に配置される絶縁層のための第２のマスク設計を生成するためのプログラム命令をさらに含み、それにより前記伝送線の基準面金属層が、前記ビア・ホール内に堆積される金属によって前記少なくとも幾つかの電圧面ビアに接続される、請求項２４に記載のワークステーション・コンピュータ・システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積回路の内部パッケージの相互接続に関し、より特定的には、改善された信号の完全性及びインピーダンス・マッチングを有する方法及び多層基板に関する。
【背景技術】
【０００２】
プロセッサ・パッケージのための高密度相互接続方法は、典型的には、他の超大規模集積（ＶＬＳＩ）回路と同様に多数の回路層を用い、１つ又は複数のダイを、１つ又は複数のパッケージの表面上に配置される電気端子に接続し、並びに、マルチ・ダイ・パッケージ内の多数のダイに相互接続する。
【０００３】
現代のＶＬＳＩ回路基板における典型的なスタック・アップ（積層化）は、集積回路基板に剛性及び安定性をもたらす堅いコアの片側又は両側の上の非常に薄い層に製造され、これは次いで、ダイが取り付けられた後で封入することができる。コアは、典型的には、薄い回路層の間に用いられるビアより大きい直径を有し、薄い絶縁層の間を通過するパス・スルー・ビアを含む。例えば、８００μｍの厚さのコアを有する基板において、スルー・ビアは、５００μｍの直径とすることができるが、外層の相互接続部は、５０μｍに過ぎない直径のビアを有する。コアを通る穴の直径が大きい理由は、コアの相対厚さのためであり、これは、ビアの信頼できる製造及び樹脂／導電体の充填を、コア上に積層される外側回路層における薄い絶縁層の間のビアより困難なものにする。
【０００４】
相互接続ルーティングの密度は、最終的なパッケージに必要なサイズを直接的に決定するため、ルーティングのリソースは集積回路パッケージにおいてクリティカルなものであり、空間が重要視される。しかし、クロック及び高速論理信号配布のようなクリティカル信号経路において、伝送線は、信号劣化を防止するために信号経路全体にわたり維持されなければならない。そのため、基準電圧面（例えば、接地面）の金属層がコアの表面上に与えられ、伝送線がコア表面の金属層の上／下の隣接する信号層に与えられるように、ボイドはコア表面のビア及び相互接続領域の周りにある。結果として、信号経路の導体は、金属層に接続されていないコアを通過する大きい直径のビアの周りにルーティングされなければならない。さらに、基準電圧面金属の欠如は、伝送線のインピーダンスに変化を引き起こすため、信号経路の導体は、ビアが通過するボイドによって生じる金属層内の不連続部から離れるようにルーティングされなければならない。したがって、信号ルーティング・チャネルの数は、信号経路を与えるコアを貫通する大きい直径のビア、及び、コア表面の金属層に接続された電圧面以外の電圧面を与える大きい直径のビアの存在により大幅に制限される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そのため、集積回路パッケージにおける信号の完全性及びインピーダンス・マッチングを維持する一方で、増加した量の信号ルーティング・チャネルを与える多層集積回路、基板、及び方法を提供することが望ましい。
【課題を解決するための手段】
【０００６】
多層集積回路基板の信号の完全性及びインピーダンス・マッチングを改善する目的は、集積回路基板、及び集積回路基板を製造し、設計する方法において提供される。
【０００７】
基板は、大きい直径のビアと、大きい直径のビアの直径より実質的に幅が小さい信号導電体を有する少なくとも１つの信号層とを有するコアを含む。信号導体は、コアと伝送線の基準面金属層との間に配置される第１の絶縁層、及び伝送線の基準面金属層と信号層との間に配置される第２の絶縁層を通過する小さい直径の部分により、大きい直径のビアに接続される。
【０００８】
伝送線の基準面金属層は、伝送線の基準面金属層の存在が、クリティカル信号に関する実質的な挿入キャパシタンスを生じさせないように、信号担体の大きい直径のビアの領域より大きい領域を有するボイドを画定する。金属は、配電（例えば、ＶＤＤ及び接地）、基準電圧／リターンといった他の電圧面、並びに改善された伝送線のインピーダンス特性及び伝送線の基準面金属層の上で使用可能な多数のルーティング・チャネルの増加をもたらす非クリティカル信号経路に接続する大きい直径のビア上の伝送線の基準面金属層に与えられる。
【０００９】
本発明の上述及び他の目的、特徴、及び利点は、以下の、より特定的には、添付の図面に示される、本発明の好ましい実施形態の説明により明らかになるであろう。
【図面の簡単な説明】
【００１０】
【図１】従来技術の集積回路基板の平面図である。
【図２】本発明の実施形態による基板の断面図である。
【図３】図２の基板の平面図である。
【図４】本発明の基板によってもたらされる性能の向上を示す予測される時間領域反射率計表示を示すグラフである。
【図５】本発明の実施形態による基板の製造におけるステップを示す断面図である。
【図６】本発明の実施形態による基板の製造におけるステップを示す断面図である。
【図７】本発明の実施形態による基板の製造におけるステップを示す断面図である。
【図８】本発明の実施形態による基板の製造におけるステップを示す断面図である。
【図９】本発明の実施形態による基板の製造におけるステップを示す断面図である。
【図１０】本発明の実施形態による基板の製造におけるステップを示す断面図である。
【図１１】本発明の実施形態による基板の製造におけるステップを示す断面図である。
【図１２】本発明の実施形態による集積回路パッケージの断面図である。
【図１３】設計方法及びコンピュータ・プログラムが本発明の実施形態により実行されるワークステーション・コンピュータ・システムを示す図である。
【発明を実施するための形態】
【００１１】
本発明の特性と考えられる新規な特徴は、特許請求の範囲に説明される。しかし、本発明自体、並びに、その好ましい使用の状態、さらなる目的、及び利点は、添付の図面と共に読むときに、例示的な実施形態の以下の詳細な説明を参照することにより最もよく理解され、図面の同じ参照番号は同様の要素を示す。
【００１２】
本発明は、集積回路パッケージ基板に関し、従来技術の基板に関連するインピーダンス・マッチング及び分離（アイソレーション）問題を解決する基板を設計し製造する方法に関する。ここで、図１を参照すると、従来技術の集積回路パッケージ基板の平面図が示される。コア誘電体層１０が、基準電圧面（例えば、接地又は他の配電面）の金属層１１によって覆われ、これを通してボイド１５が与えられて、めっきされたスルー・ビア１２Ｂ、１２Ｃの上部及び相互接続「ジョグ」導体スタブ１６の上部は、金属層１１から電気的に分離されている。絶縁層１３が金属層１１の上部に配置され、信号導体１８が絶縁層１３の上部のルーティング・チャネルにおいてルーティングされる。めっきされたスルー基準電圧面ビア１２Ａは、金属層１１と電気的に接続され、したがって、これらの上端の周囲にはボイドが配置されていない。示されるように、非常に限られた数のルーティング・チャネルが信号導体１８に利用可能であり、適当な伝送線を形成するために、信号導体は、基準電圧面ビア１２Ａの上部の上の領域を含む金属層１１の連続的な部分においてルーティングされる。小さい直径のビア１４が、信号経路１８に対応する金属層の上に積層される上方層に、信号導体１８の接続を与える。
【００１３】
ここで図２を参照すると、本発明による集積回路パッケージ基板が示される。この基板は、樹脂充填のめっきされたスルー・ホール（ＲＦＰ）３２Ａから３２Ｃによって与えられるスルー・ビア導体を含むコア３０を含む。ジョグ・スタブ３４Ａから３４Ｃ及び基準電圧面層３１の領域を含む金属層は、コア３０の両側上に、めっき、堆積又は積層することによって形成され、図１の基板と同様に、スタブ３４Ａから３４Ｃ及び基準電圧面層３１の上に絶縁層３５が積層される。しかし、図２の基板内では、伝送線の基準面金属層３７が絶縁層３５の上に積層されるか或いは別の場合には堆積され、第２の絶縁層３９が伝送線の基準面金属層３７の上に積層されるか或いは別の場合には堆積される。信号経路導体３８を含む信号層が、絶縁層３９の上に積層されるか或いは別の場合には堆積される。各々のクリティカル信号担体ＲＦＰ３２Ａにおいて、伝送線の基準面金属層３７に大きい直径のボイド３３が、信号担体ＲＦＰ３２Ａの上端及び下端に与えられ、信号担体ＲＦＰ３２Ａから伝送線の基準面金属層３７へのシャント・キャパシタンスを実質的に除去する。大きい直径のボイドは金属を含まないが、実際には、このボイドには、一般に誘電性、積層接着又はその他の非導電性材料が充填される。信号担体ＲＦＰ３２Ａは、スタブ３４Ａ及び小さい直径のビア３６Ａによって信号経路導体３８に接続される。大きい直径のボイド３３がない場合は、信号担体ＲＦＰ３２Ａの端部から伝送線の基準面金属層３７へのシャント・キャパシタンスは、信号劣化を起こす。電圧面ＲＦＰ３２Ｂ及び３２Ｃ（及び随意的に非クリティカル信号を支持するＲＦＰ）は、伝送線の基準面金属層３７内に対応する大きい直径のボイドをもたず、ＲＦＰ３２Ｂ、３２Ｃから伝送線の基準面金属層３７へのシャント・キャパシタンスによって分散されたキャパシタンスを増加させ、これは一般に望ましいことである。基準面ＲＦＰ３２Ｂは、伝送線の基準面金属層３７が接続する電圧面に対応し、小さいビア３６Ｂを通して伝送線の基準面金属層３７に接続するスタブ３４Ｂを有する。必要な場合には、伝送線の基準面金属層３７に接続されるブラインド・ビアを、信号導体３８を含む層の上に加えられる信号経路層への接続にさらに用いて、伝送線の基準面金属層３７に接続される特定の電圧面に対する電気接続を提供することができる。そのため、基準面ＲＦＰ３２Ｂの上の伝送線の基準面金属層３７にボイドは必要ない。他の電圧面ＲＦＰ３２Ｃは、一般に、スタブ３４Ｃから伝送線の基準面金属層３７の上の他の層に延びるビア３６Ｃの形成を必要とする。小さい直径のボイド３３Ａは、他の電圧面ＲＦＰ３２Ｃの上端（及びコア３０の下部に適用される層の底端部の下部、詳細には示されていない）の上の伝送線の基準面金属層３７上の信号ルーティング・チャネルのために、他の電圧面ＲＦＰ３２Ｃへの接続を提供し、スタブ３４Ｃの端部の上にのみ延びる。したがって、本発明の基板は、図１の基板とは対照的に、図１の基板内に信号経路導体をルーティングするのに使用できなかった基準面ＲＦＰ３２Ｂ及び他の電圧面ＲＦＰ３２Ｃの上の任意の場所に延びるルーティング・チャネルにおいて、信号経路導体３８のルーティングを提供する。伝送線の基準面金属層３７に基準を提供するために用いられる電圧面は、入力／出力ドライバ（Ｉ／Ｏ信号基準及び／又はリターン電圧）を与える電源電圧又は接地面とすることができる。
【００１４】
ここで図３を参照すると、図２の集積回路パッケージ基板の平面図が示される。ボイド３３は、伝送線の基準面金属層３７によって画定され、付加的な金属は、信号経路スタブ３４Ａ、及び信号経路スタブ３４Ａを他の信号層に接続するビア３６Ａの小さい直径のボイド３３Ａの上で除去される。結果物としての集積回路パッケージ基板は、伝送線の基準面金属層３７の連続部分の上でルーティングされる信号経路導体３８の間の分離を改善する一方で、信号担体ＲＦＰ３２Ａから金属層３７へのシャント・キャパシタンスをなくす。ルーティング・チャネルの増加が、電圧面ＲＦＰ３２Ｂ及び３２Ｃの上部端（又は底部端）の上に延びる領域にもたらされる。したがって、本発明の基板は、信号経路の信号性能を改善し、より高いプロセッサ又は他のＶＬＳＩ回路の動作頻度を与える一方で、信号経路が、配電及び／又は非クリティカル信号を支持するコアＲＦＰの上にルーティングされたとしても、十分な信号性能を有することができる、より多くのルーティング・チャネルを与えることにより、ルーティングの融通性の増加を与える。
【００１５】
ここで図４を参照すると、本発明の利点を示す予測される時間領域反射率計（タイムドメイン・レフレクトメータ：ＴＤＲ）の表示が示される。実線８０は、信号ＲＦＰから図１の信号経路１８のような信号経路に延びる信号経路の反射率計測定値を示す。キャパシタンスは、０．１ｐＦと推定され、５０オームから約４１オームへのインピーダンス降下をもたらす。破線８２は、信号ＲＦＰから図２ないし図３の基板の信号経路３８のような信号経路へのインピーダンスのＴＤＲ表示を示す。信号ＲＦＰ３２Ａ及び小さい直径のボイド３３Ａの上の伝送線の基準面金属層３７の中のボイド３３によってもたらされるキャパシタンスの低下は、シャント・キャパシタンス及び結果として生じる反射の低下をもたらして、信号経路の伝送線インピーダンスを４７オームより上に維持する。
【００１６】
ここで図５から図１１を参照すると、本発明の実施形態による集積回路基板及び集積回路を製造する方法が示される。図５に示されるように、中にビア・ホール４１が形成されたコア誘電体層４０から開始され、ホール４１は、ＰＴＨ４２を形成するために樹脂／金属で充填される。図６に示されるように、スタブ４４及び基準面領域４３がコア４０の両側の上に形成される。次いで、図７に示されるように、スタブ４４の上に、絶縁層４５が、コア誘電体層４０の片側又は両側に付加される。次に、絶縁層４５は、小さい直径のビア・ホールを生成するように開口されて、絶縁層５５を形成する。その後、図８に示されるように、金属が小さい直径のビア・ホールに加えられて、電圧面ＲＦＰに接続するための小型ビア５６が形成される。次に、図９に示されるように、ボイド５７を有する伝送線の基準面金属層５８が付加される。ボイド５７は、一般に、上述のように誘電体性絶縁材料又は積層接着剤で充填される。絶縁層５５及び伝送線の基準面金属層５８の両方は、積層として付加されてもよいし、又は絶縁層を堆積してもよいし、及び／又は、伝送線の基準面金属層５８を絶縁層５５の上にめっきしてもよい。ボイド５７は、伝送線の基準面金属層５８に前もって形成されてもよいし、エッチングされてもよい。次いで、図１０に示されるように、別の絶縁層６０が、絶縁層５５と同様の方法で付加され、信号ＲＦＰに対する接続のために、小型ボイド６２が絶縁層６０に形成されるか又は前もって形成される。最後に、図１１に示されるように、信号ＲＦＰに対する電気接続を与えるブラインド・ビア６４及び信号層６６が形成される。ブラインド・ビア６４及び信号層６６は、例えばめっきによって同時に形成することができ、又はブラインド・ビア６４を最初に充填又はめっきによって形成し、その後、信号層６６を積層するか又はめっきして、ブラインド・ビア６４に接続することができる。
【００１７】
ここで図１２を参照すると、本発明の実施形態による集積回路が示される。図１１の基板は、さらに別の信号層及び随意的に電圧面層をコア誘電体層４０の片側又は両側の上に付加することによって、さらに変更される。示されるように、別の絶縁層５５Ａ及び信号層６６Ａが加えられるが、実際には、幾多の他の層を加えることができる。半導体ダイ７０が、図１１に示される基板の上部層からアクセス可能なランド又は他の構造体に取り付けられ、端子又はランド（図示せず）は、他の回路層が加えられた後で、基板の底部面に同様に加えることができる。代替的に、ランドは、コア誘電体層４０の底部面に直接形成することができ、又は端子は、ＲＦＰ４２の底部面に取り付けることができる。
【００１８】
ここで図１３を参照すると、ワークステーション・コンピュータ・システム１００が示され、本発明の方法が、本発明の実施形態によって、本発明によるコンピュータ・プログラムにおいて具体化することができるプログラム命令、例えばＣＤ−ＲＯＭディスクＣＤに記憶されるプログラム命令によって実行される。ワークステーション・コンピュータ・システムは、本発明の実施形態により集積回路基板を設計するのに用いられたプログラム命令、データ、及び結果を記憶するメモリ１０４に結合するプログラム命令を実行するためのプロセッサ１０２を含む。ワークステーション・コンピュータ・システム１００はまた、プログラム命令をワークステーション・コンピュータ１００にロードするために、ＣＤのようなディスクを読み取るＣＤ−ＲＯＭドライブ１０５といった周辺デバイスを含む。キーボード１０７Ａ及びマウス１０７Ｂといった入力デバイスは、ユーザの入力を受信するために、ワークステーション・コンピュータ・システム１００に結合される。グラフィカル・ディスプレイ１０６は、図２及び図３の金属層３７の配置、及び図４のようなシミュレーションの結果を表示する。示されるワークステーション・コンピュータ１００は、例示的なものであり、本発明の設計方法の実行に適したコンピュータ・システム及び構成の１つの形式を示すに過ぎない。
【００１９】
設計方法は、一般に、信号担体ビアの位置を識別し、信号担体ビアの端部と伝送線の基準面金属層との間の静電結合（キャパシタンス結合）が実質的に減少するように、信号担体ビアのプロファイルの周りにボイドを含む伝送線の基準面金属層のためのマスク設計を生成する。
【００２０】
本発明は、その好ましい実施形態を参照して具体的に示され説明されたが、当業者であれば、形態及び詳細における上記及び他の変更を、本発明の精神及び範囲から逸脱することなく行うことができることを理解できるであろう。
【符号の説明】
【００２１】
３０：コア
３１：基準電圧面層
３２：樹脂充填のめっきされたスルー・ホール（ＲＰＦ）
３３：ボイド
３４：ジョグ・スタブ
３５：絶縁層
３６：ビア
３７：伝送線の基準面金属層
３８：信号経路導体
【図１】
2010528464.tif 000003
【図２】
2010528464.tif 000004
【図３】
2010528464.tif 000005
【図４】
2010528464.tif 000006
【図５】
2010528464.tif 000007
【図６】
2010528464.tif 000008
【図７】
2010528464.tif 000009
【図８】
2010528464.tif 000010
【図９】
2010528464.tif 000011
【図１０】
2010528464.tif 000012
【図１１】
2010528464.tif 000013
【図１２】
2010528464.tif 000014
【図１３】
2010528464.tif 000015
【手続補正書】
【提出日】平成22年1月8日(2010.1.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路パッケージのための基板であって、
上部面から底部面まで延びる大きい直径の導電性ビアのパターンを有する誘電体層を含むコアであって、前記大きい直径の導電性ビアは信号担体ビア及び電圧面ビアを含む、コアと、
前記コアの前記上部面に配置される第１の上部絶縁層と、
前記第１の上部絶縁層の上部面に配置される上部伝送線の基準面金属層と、
前記上部伝送線の基準面金属層の上部面に配置される第２の上部絶縁層と、
前記電圧面ビアの上部の上にルーティングされ、前記第１及び第２の上部絶縁層並びに前記上部伝送線の基準面金属層を通して前記信号担体ビアの上部面に接続される導電性経路を有する上部信号層と
を含み、
前記上部伝送線の基準面金属層は、前記上部信号層の前記導電性経路によって形成される伝送線の基準面を与え、
前記上部伝送線の基準面金属層は、前記信号担体ビアの上端と前記上部伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記信号担体ビアの上部領域の実質的にすべての上に延びる金属のない領域を画定する、
基板。
【請求項２】
前記上部伝送線の基準面金属層は、前記電圧面ビアの前記上部の上に連続的な遮蔽を与え、それにより前記電圧面ビアの前記上部と前記上部伝送線の基準面金属層との間の静電結合が最大化される、請求項１に記載の基板。
【請求項３】
前記上部伝送線の基準面金属層は、少なくとも幾つかの前記電圧面ビアに導電的に接続され、それにより前記上部伝送線の基準面金属層が、集積回路パッケージ内に集積された回路の電圧面に電気的に結合する、請求項２に記載の基板。
【請求項４】
前記第１の絶縁層の下の前記コアの上部面に配置され、別の電圧面に電気的に接続された金属電圧面領域をさらに含む、請求項３に記載の基板。
【請求項５】
前記電圧面は、前記回路に供給される、接地接続面または入力／出力信号の基準電圧面である、請求項３に記載の基板。
【請求項６】
前記コアの前記底部面に配置される第１の底部絶縁層と、
前記第１の底部絶縁層の底部面に配置される底部伝送線の基準面金属層と、
前記底部伝送線の基準面金属層の底部面に配置される第２の底部絶縁層と、
前記電圧面ビアの底部の下にルーティングされ、前記第１及び第２の底部絶縁層並びに前記底部伝送線の基準面金属層を通って前記信号担体ビアの底部面に接続される導電性経路を有する底部信号層と
をさらに含み、
前記底部伝送線の基準面金属層は、前記底部信号層の前記導電性経路によって形成される伝送線の基準面を与え、
前記底部伝送線の基準面金属層は、前記信号担体ビアの底部端と前記底部伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記信号担体ビアの底部領域の実質的にすべての下に延びる金属のない領域を画定する、
請求項１に記載の基板。
【請求項７】
前記導電性ビアは、樹脂充填のめっきされたスルー・ホールである、請求項１に記載の基板。
【請求項８】
前記誘電体層は、有機コア層である、請求項１に記載の基板。
【請求項９】
集積回路を製造する方法であって、
上部面から底部面まで延びる大きい直径の導電性ビアのパターンを有する誘電体層を含むコアを準備するステップであって、前記大きい直径の導電性ビアは信号担体ビア及び電圧面ビアを含む、ステップと、
前記コアの前記上部面に第１の上部絶縁層を積層するステップと、
前記第１の上部絶縁層の上部面に上部伝送線の基準面金属層を堆積するステップと、
前記上部伝送線の基準面金属層の上部面に第２の上部絶縁層を積層するステップと、
前記電圧面ビアの上にルーティングされる導電性経路を有する前記第２の上部絶縁層の上部面に上部信号層を形成するステップと
を含み、
前記上部伝送線の基準面金属層を堆積するステップは、前記信号担体ビアの上部と前記上部伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記信号担体ビアの上の金属のない領域を画定する、
方法。
【請求項１０】
前記堆積するステップは、前記信号担体ビアのすぐ上の領域を除く領域に金属めっきすることにより実行される、請求項９の方法。
【請求項１１】
前記堆積するステップは、前記信号担体ビアのすぐ上に間隙を有する金属シートを積層することにより実行される、請求項９の方法。
【請求項１２】
前記堆積するステップは、
前記第１の上部絶縁層の上に金属層をめっきするステップと、
前記伝送線の基準面金属層を形成するように前記金属層をエッチングして金属を除去し、それにより前記領域を前記信号担体ビアのすぐ上に形成するステップと、
によって実行される、請求項９に記載の方法。
【請求項１３】
集積回路パッケージであって、
上部面から底部面まで延びる大きい直径の導電性ビアのパターンを有する誘電体層を含むコアであって、前記大きい直径の導電性ビアは信号担体ビア及び電圧面ビアを含む、コアと、
前記電圧面ビアの上にルーティングされる導電性経路を有する複数の信号層と、
前記信号層を隣接する信号層から絶縁するように、前記複数の信号層の間に配置される複数の絶縁層と、
前記導電性経路又は前記信号担体ビアのうちの少なくとも１つに電気的に接続される少なくとも１つのダイと、
前記コアと前記複数の信号層のうちの少なくとも１つとの間に配置される少なくとも１つの伝送線の基準面金属層と
を含み、
前記伝送線の基準面金属層は、前記導電性経路によって形成される伝送線に基準面を与え、
前記伝送線の基準面金属層は、前記信号担体ビアの端部と前記伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記伝送線の基準面金属層に投影される前記信号担体ビアのプロファイルの周りに実質的に金属のない領域を画定する、
集積回路パッケージ。
【請求項１４】
前記複数の信号層及び前記複数の絶縁層は各々、コアのいずれかの側に層を含み、前記少なくとも１つの伝送線の基準面金属層は、前記コアの両側に配置された少なくとも２つの伝送線の基準面金属層を含む、請求項１３に記載の集積回路パッケージ。
【請求項１５】
前記少なくとも１つの伝送線の基準面金属層は、前記電圧面ビアの端部上に連続的な遮蔽を与え、それにより前記電圧面ビアの端部と前記少なくとも１つの伝送線の基準面金属層との間の静電結合が最大化される、請求項１３に記載の集積回路パッケージ。
【請求項１６】
前記少なくとも１つの伝送線の基準面金属層は、少なくとも幾つかの前記電圧面ビアに導電的に接続し、それにより前記少なくとも１つの伝送線の基準面金属層が、前記少なくとも１つのダイに供給される電圧面と電気的に結合する、請求項１３に記載の集積回路パッケージ。
【請求項１７】
前記電圧面は、前記少なくとも１つのダイに供給される、電源電圧面、接地接続
面、および入力／出力信号の基準電圧面からなる群から選択される、請求項１６に記載の集積回路パッケージ。
【請求項１８】
半導体ダイの搭載及び相互接続のための基板の層の設計のためのコンピュータ・プログラムであって、
誘電体層を含むコアの上部面から底部面まで延びる大きい直径の導電性ビアのパターンの中から信号担体ビアの位置を識別するステップと、
伝送線の基準面金属層のための第１のマスク設計を生成するステップであって、前記信号担体ビアの端部と前記伝送線の基準面金属層との間の静電結合が実質的に減少されるように、前記信号担体ビアのプロファイルの周りに実質的に金属のない領域を含み  電圧面ビアのプロファイルの上に前記伝送線の基準面金属層の連続的な充填を行い、それにより前記電圧面ビアの上部と前記伝送線の基準面金属層との間の静電結合が最大化される、ステップと、
をコンピュータに実行させるためのコンピュータ・プログラム。
【請求項１９】
前記伝送線の基準面金属層と、少なくとも幾つかの前記電圧面ビアの上のビア・ホールを含む前記コアとの間に配置される絶縁層のための第２のマスク設計を生成するステップであって、前記伝送線の基準面金属層が、前記ビア・ホール内に堆積される金属によって前記少なくとも幾つかの電圧面ビアに接続される、ステップをさらにコンピュータに実行させる、請求項１８に記載のコンピュータ・プログラム。
【請求項２０】
ワークステーション・コンピュータ・システムであって、プログラム命令を実行するためのプロセッサと、前記プログラム命令及びデータを記憶するためのメモリとを含み、前記プログラム命令は、半導体ダイの搭載及び相互接続のための基板の層を設計するプログラム命令を含み、前記プログラム命令は、
誘電体層を含むコアの上部面から底部面面まで延びる大きい直径の導電性ビアのパターンの中から信号担体ビアの位置を識別するステップと、
伝送線の基準面金属層のための第１のマスク設計を生成するステップであって、  前記信号担体ビアの端部と前記上部伝送線の基準面金属層との間の静電結合が実質的に減少するように、前記信号担体ビアの輪郭の周りに実質的に金属のない領域を含み、電圧面ビアのプロファイルの上に前記伝送線の基準面金属層の連続的な充填を行い、それにより前記電圧面ビアの上部と前記伝送線の基準面金属層との間の静電結合が最大化される、ステップと
前記伝送線の基準面金属層と、少なくとも幾つかの前記電圧面ビアの上のビア・ホールを含む前記コアとの間に配置される絶縁層のための第２のマスク設計を生成するステップであって、前記伝送線の基準面金属層が、前記ビア・ホール内に堆積される金属によって前記少なくとも幾つかの電圧面ビアに接続される、ステップと
を実行する、
ワークステーション・コンピュータ・システム。
【国際調査報告】
2010528464.tif 000016
2010528464.tif 000017
2010528464.tif 000018