(57)【要約】  デコーダは、複数のプログラマブル低減状態トレリスパラメータのための少なくとも１つのプログラミング入力を有する。プログラマブル装置は、前記少なくとも１つのプログラミング入力に接続され、連続位相変調（ＣＰＭ）信号を処理し、最尤の現在のウィニングスーパー状態と対応するサバイブフル状態とに基づき送信されたＮビットまでのビットを返すよう動作可能な低減状態最尤デコーダを実現する。前記プログラマブル装置は、すべてのスーパー状態についてパスメトリックを計算し、前記低減状態トレリスパラメータに基づきベストなパスを決定する。
2010517374.tif 000002
【特許請求の範囲】
【請求項１】
複数のプログラマブル低減状態トレリスパラメータのための少なくとも１つのプログラミング入力と、
前記少なくとも１つのプログラミング入力に接続され、連続位相変調（ＣＰＭ）信号を処理し、最尤の現在のウィニングスーパー状態と対応するサバイブフル状態とに基づき送信されたＮビットまでのビットを返すよう動作可能な低減状態最尤デコーダを実装するプログラマブル装置と、
を有するデコーダであって、
前記プログラマブル装置は、すべてのスーパー状態についてパスメトリックを計算し、前記低減状態トレリスパラメータに基づきベストなパスを決定するデコーダ。
【請求項２】
前記プログラマブル低減状態トレリスパラメータは、少なくともスーパー状態の個数、フル状態の個数、スーパー状態毎のブランチの個数、リバーススーパー状態トレリステーブル、フル状態としてのデコーダスーパー状態サバイブ、フォワードフル状態テーブル、フル状態とスーパー状態との間のマッピングテーブル、デコーダスーパー状態のパスメトリック、及びデコーダスーパー状態のトレースバックアレイの１つから構成される、請求項１記載のデコーダ。
【請求項３】
すべてのプログラマブルパラメータは、整数である、請求項２記載のデコーダ。
【請求項４】
前記デコーダの状態構成は、スーパー状態毎のパスメトリック、スーパー状態毎のトレースバックアレイ、及びスーパー状態毎のサバイブフル状態を有する、請求項２記載のデコーダ。
【請求項５】
前記低減状態最尤デコーダはさらに、決定フィードバックに用いられるフルデコーダ状態とパスメトリックとを含むデコーダの状態構成を有する、請求項１記載のデコーダ。
【請求項６】
前記低減状態最尤デコーダはさらに、所与のシンボルに対して、決定フィードバックからの何れのフルデコーダ状態が次のフルデコーダ状態に接続されるか示すよう動作するフォワードトレリス構成を有する、請求項１記載のデコーダ。
【請求項７】
デコーダを実現する方法であって、
複数のプログラマブル低減状態トレリスパラメータを入力するステップと、
プログラマブル装置において、連続位相変調（ＣＰＭ）信号を処理し、最尤で現在のウィニング低減状態に基づき送信されたＮビットを返し、すべてのスーパー状態についてパスメトリックを計算し、前記低減状態トレリスパラメータに基づきベストなパスを決定するステップと、
を有する方法。
【請求項８】
前記プログラマブル装置において、メモリにより波形を復調するステップをさらに有する、請求項７記載の方法。
【請求項９】
パスメトリック、決定フィードバックに用いられるサバイブフル状態及びトレースバックアレイを含むデコーダの状態構成を構成するステップをさらに有する、請求項７記載の方法。
【請求項１０】
所与のシンボルに対して、決定フィードバックからの何れのサバイブフルデコーダ状態が次にフルデコーダ状態に接続されるか示すよう動作するフォワードトレリス構成を構成するステップをさらに有する、請求項７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信システムに関し、より詳細には、通信システムに用いられる最尤復号化に関する。
【背景技術】
【０００２】
通信システムに用いられる誤り検出訂正システムは、誤り局所化及び誤り訂正を可能にするため、送信中にノイズ又は他の信号不具合による誤りを検出する。順方向誤り訂正（ＦＥＣ）は、データ送信のための誤り制御を可能にし、受信機がデータの再送を要求することなく誤りを訂正することを可能にするため、標準的な誤り検出訂正システムとは異なっている。何れかのＦＥＣシステムにおいて用いられるコードの設計は、予め訂正可能な誤りの最大量を決定する。この結果、異なるＦＥＣコードが異なる状態に適したものとなりうる。
【０００３】
例えば、多くのＦＥＣスキームでは、冗長性が、所定のアルゴリズムを使用して送信データに付加される。各冗長ビットは、オリジナルの情報ビットの複雑な関数である。この結果、符号化された出力は、オリジナルの情報を含むかもしれないし、又は含まないかもしれない。出力において変更されない入力はシステマティックコードであり、それ以外は非システマティックコードである。
【０００４】
ＦＥＣスキームは、各データビットが多数の送信シンボルに影響を及ぼすため、ノイズを平均化すると考えられる。いくつかのシンボルは、他のものよりノイズによる影響を受け、これは、オリジナルデータが同一のユーザデータに依存するその他のあまり影響を受けない受信信号から抽出ことを可能にする。ＦＥＣコードが理論的なシャノン限界に接近し、より強力なコードが使用されるに従って、ＦＥＣスキームは最小の信号対雑音比以上では良好に機能するが、信号がこの最小比以下になると、典型的には失敗する。
【０００５】
１Ｍｂｐｓ以上などの高いモデムデータレートについて、ＦＥＣスキームの計算複雑性は、現在市販されているデジタル信号プロセッサ（ＤＳＰ）やＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）技術によると、過大なものとなりうる。
【０００６】
ＦＥＣ及び最尤デコーダ（Ｖｉｔｅｒｂｉアルゴリズムなど）の使用は、Ｊｏｈｎ  Ｇ．Ｐｒｏａｋｉｓによる“Ｄｉｇｉｔａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”を含む最も標準的な通信テキストに包括的に説明されている。連続位相変調は、Ａｎｄｅｒｓｏｎ，Ａｕｌｉｎ  ａｎｄ  Ｓｕｎｄｂｅｒｇによる“Ｄｉｇｉｔａｌ  Ｐｈａｓｅ  Ｍｏｄｕｌａｔｉｏｎ”、Ｊｏｈｎ  Ｇ．Ｐｒｏａｋｉｓによる“Ｄｉｇｉｔａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ”などの書籍において詳細に説明されている。
【０００７】
セルラーシステム及びＰＣＳ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｙｓｔｅｍ）、コンピュータ通信システム、ＳＡＴＣＯＭ（衛星通信）システムなどのデジタル通信システムでは、デジタルデータは、モデムによって通信チャネルを介し送信される信号に変調される。データは、典型的には、ノイズのある通信チャネル又は記憶媒体における不具合から生じうる誤りから当該データを保護するため、典型的には、受信機又は記憶装置への送信前に符号化される。エンコードは、誤り訂正コードに従ってデータシンボルを処理し、誤り訂正シンボル又は構造化された冗長出力シーケンスを生成する。コードワードが以降に受信又は抽出されると、それは、データシンボルを復元するため復号化され、可能である場合には、誤り訂正シンボル又は構造化されたコードの冗長性を用いて訂正される。
【０００８】
以下の説明では、畳み込みコードワードが、ｋビットの入力に基づき生成されるｎビットの出力ビットとして定義される（すなわち、レートｋ／ｎコード）。畳み込みコードを用いて符号化されるコードワードを復号化する１つの方法は、最尤符号化である。１つのタイプの最尤デコーダは、Ｖｉｔｅｒｂｉデコーダと一般に呼ばれている。概念的には、Ｖｉｔｅｒｂｉデコーダは、可能な各コードワードに対するブランチと、可能なコードワードの各ストリーム又はシーケンスの対する接続されたブランチのパスとを有する復号化トレリスを使用する。デコーダは、受信したコードワードストリームに“最も近接”した、又は最も類似したトレリスのパスを実質的に検出する。その後、デコーダは、この“最も可能性のある”トレリスパス上のコードワードを受信したコードワードとして扱い、送信データの最良の推定値を生成するようそれらにデータ値を割り当てる。
【０００９】
この最も可能性のあるパスを決定するため、デコーダは、各受信コードワードに対して、受信時に誤りを含みうる送信されたコードワードが実際に特定のブランチに対応するコードワードである確率の数値表現としてブランチメトリックの集合を計算する。このような１つのデコーダでは、ブランチメトリックは、受信したコードワードと各種ブランチに係るコードワードとの間のハミング距離である。
【００１０】
復号化トレリスの各ブランチは、レジスタが当該ブランチに係るコードワードの構成前にいた状態を表す初期状態から、レジスタがコードワードの構成後にいる状態を表す終了状態に導く。バイナリコードに対して、各復号化レベルに関連して２Ｋ−１個の可能な状態が存在する。ただし、Ｋは当該コードの拘束長である。例えば、コードは、拘束長が３であるかもしれず、すなわち、２つのレジスタが存在する。従って、各復号化レベルにおいて４つの可能なレジスタ状態、すなわち、００，０１，１０，１１が存在する。コードがレート１／ｎのコードであるため、すなわち、バイナリコードであり、ｋ＝１であるため、各初期状態から２つの可能なブランチ、すなわち、ゼロのデータビットに係るブランチと１のデータビットに係るブランチとが存在する。各ブランチは、必ず異なる終了状態に導かれる。このため、所与の復号化段階における２Ｋ−１個の各状態に対して、各状態に導かれる２つのブランチが存在し、各ブランチは送信されるコードワードを表すかもしれない。従って、コードワードを復号化するため、デコーダは、２Ｋ−１個の可能な終了状態に対して２つのブランチメトリック、すなわち、合計で２（２Ｋ−１）個のブランチメトリックを決定しなければならない。畳み込みコードに対しては、２ｎ個の一意的なブランチメトリック値しか存在しない。
【００１１】
デコーダがこれらのブランチメトリックを計算すると、次に、終了状態に導く各種パスのメトリックを決定する。従って、デコーダは、ブランチメトリックに、現在の開始状態を導く各ブランチの和である適切なパスメトリックを加える。その後、デコーダは、各終了状態に導く最も可能性にあるパスを選択し、以降の利用のため、このパスメトリックと、これらの最も可能性のあるパスを特定する情報とを格納する。これらの最も可能性のあるパスは、“サバイブパス（ｓｕｒｖｉｖｉｎｇ  ｐａｔｈ）”と呼ばれるかもしれない。デコーダは、可能性の低い、すなわち、非サバイブパスに関する情報を保持しない。このようにして、デコーダは、トレリスからこれらのパスを“剪定”し、パスメトリック計算の一部を次のレベルの復号化に対して排除する。
【００１２】
十分な個数のコードワードがトレリスパスに含まれると、終了状態に係るサバイブパスから、最も可能性のあるコードワードパスが選択される。デコーダは、受信データに“最も近接した”コードワードパス、すなわち、最小のハミング距離のメトリックを有するパスを最も可能性のあるパスとして選択する。その後、デコーダは、最も可能性のあるパス上のコードワードを復号化するか、又は当該パスに沿って“トレースバック（ｔｒａｃｅ  ｂａｃｋ）”して、係るデータビットを決定する。
【００１３】
Ｖｉｔｅｒｂｉアルゴリズムは、畳み込みコードを復号化するだけでなく、シンボル間干渉（ＩＳＩ）を有するチャネルを介し送信されたシーケンスの最尤推定値を生成し、トレリス符号化変調（ＴＣＭ）と他の変調を復号化するのにメモリと共に使用される。Ｖｉｔｅｒｂｉデコーダは、典型的には、３つの機能部に分割される。第１の部分は、パスメトリックを計算するのに用いられる加算比較選択（ＡＣＳ）ユニットである。第２の部分は、Ｖｉｔｅｒｂｉデコーダの最後の部分としてサバイブシーケンスを格納するサバイブメモリ管理のためのサバイブメモリ制御ユニットである。
【００１４】
連続位相変調（ＣＰＭ）は、それの帯域幅効率とコンスタントなエンベローブ特性とにより通信において適用されている。ＣＰＭによると、変調された信号位相遷移が平滑化される。例えば、ＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ−Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）によると、論理１が変調信号の１つのフェーズとして送信され、論理０がシャープな（すなわち、瞬時の）位相遷移による１８０度の位相シフトとして送信される。このシャープな位相遷移は、送信スペクトルの拡張をもたらす。ＣＰＭによると、送信信号の位相は、変調デジタル信号のビット上のスムースな位相変化を行う。ＣＰＭの一例は、最小シフトキーイング（ＭＳＫ）変調である。
【００１５】
マルチｈ連続位相検証（マルチｈ  ＣＰＭ）は、それ自体は変調波形の広いクラスである。このクラスは、一定の振幅を有するが、可変的な位相を有する信号を含む。マルチｈ  ＣＰＭは、循環的にＨ個の変調インデックス群を用いることによって、シングルｈフォーマットと異なっている。これは、近傍の位相トレリスパスのマージを遅延させ、最終的には誤りパフォーマンスを向上させる。マルチｈ  ＣＰＭ波形の詳細な説明は、Ａｎｄｅｒｓｏｎ，Ａｕｌｉｎ  ａｎｄ  Ｓｕｎｄｂｅｒｇによる“Ｄｉｇｉｔａｌ  Ｐｈａｓｅ  Ｍｏｄｕｌａｔｉｏｎ”（Ｐｌｅｎｕｍ  Ｐｒｅｓｓ，Ｎｅｗ  Ｙｏｒｋ，１９８６）による書籍に含まれている。
【００１６】
Ｓｖｅｎｓｓｏｎによる“Ｒｅｄｕｃｅｄ  Ｓｔａｔｅ  Ｓｅｑｕｅｎｃｅ  Ｄｅｔｅｃｔｉｏｎ  ｏｆ  Ｆｕｌｌ  Ｒｅｓｐｏｎｓｅ  Ｃｏｎｔｉｎｕｏｕｓ  Ｐｈａｓｅ  Ｍｏｄｕｌａｔｉｏｎ”（Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒ，Ｍａｙ  １０，１９９０，Ｖｏｌ．２６，Ｎｏ．１０）と、Ｅｙｕｂｏｇｌｕらによる“Ｒｅｄｕｃｅｄ  Ｓｔａｔｅ  Ｓｅｑｕｅｎｃｅ  Ｅｓｔｉｍａｔｉｏｎ  Ｗｉｔｈ  Ｓｅｔ  Ｐａｒｔｉｔｉｏｎｉｎｇ  ａｎｄ  Ｄｅｃｉｓｉｏｎ  Ｆｅｅｄｂａｃｋ”（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｊａｎｕａｒｙ  １９８８，Ｖｏｌ．３６，Ｎｏ．１）などの論文により記載されるように、いくつかの技術は、標準的なＭＬＳＥ（Ｍａｘｉｍｕｍ  Ｌｉｋｅｌｉｈｏｏｄ  Ｓｅｑｕｅｎｃｅ  Ｅｓｔｉｍａｔｏｒ）デコーダの複雑さを低減する。例えば、Ｅｙｕｂｏｇｌｕでは、リニアシンボル間干渉（ＩＳＩ）チャネルのための低減状態シーケンス推定手段は、決定フィードバックによる畳み込みＶｉｔｅｒｂｉアルゴリズム（ＶＩ）を用いて、セットパーティション原理を用いて構成される低減状態“サブセットトレリス”をサーチする。チャネルメモリの長さと信号セットのサイズとによる最尤シーケンス推定の複雑さは、システマティックに低減される。誤り確率解析は、良好なパフォーマンス／コンプレクシティのトレードオフが実現可能であることを示す。Ｓｖｅｎｓｓｏｎでは、低減状態シーケンス検出手段（ＲＳＳＤ）が、Ｍ項フルレスポンス連続位相変調のため、Ｖｉｔｅｒｂｉ復号化と決定フィードバックとを組み合わせる。この検出手段は、最小のユークリッド距離と、シンボル誤り確率のシミュレーションと二より解析される。Ｍ項フルレスポンスＣＰＭスキームは、変調インデックスが比較的小さい（＜１／Ｍ）ときには２つの状態のみを有し、１未満のより大きな変調インデックスについてはＭ個の状態を有するデコーダにより復号化可能である。低減状態ＭＬＳＥデコーダには複数の変形が存在し、それらは、同じ（低下した）複雑さ又はモデムビットエラーレートのパフォーマンスを提供しない。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ＦＥＣと最尤デコーダ（Ｖｉｔｅｒｂｉアルゴリズム）の使用は、最も標準的な通信のテキストに説明されている。低減状態シーケンス推定（ＲＳＳＥ）は、１９８０年代におけるＭＬＳＥデコーダ設計の重要な発展であった。開発者及び製造者のＸＩＬＩＮＸ及びＡｌｔｅｒａは、ユーザにいくつかのプログラム可能なＶｉｔｅｒｂｉ（ＭＬＳＥ）オプションを与えるＦＰＧＡ及びＶＨＳＩＣハードウェア記述言語（ＶＨＤＬ）ツールを作成する。これらは、通常はソフト決定メトリックを提供する能力を有する畳み込みコードとして構成される。現在のツールの何れも、低減状態シーケンス推定に対して求められるトレリス構成処理又は所望の決定フィードバックを提供しない。それらはまた、メモリによる信号とＣＰＭ信号による利用のためプログラム可能でない。また、低減状態の変容的でプログラム可能な最尤デコーダが求められている。
【課題を解決するための手段】
【００１８】
デコーダは、複数のプログラマブル低減状態トレリスパラメータのための少なくとも１つのプログラミング入力を有する。プログラマブル装置は、前記少なくとも１つのプログラミング入力に接続され、連続位相変調（ＣＰＭ）信号を処理し、最尤の現在のウィニングスーパー状態と対応するサバイブフル状態とに基づき送信されたＮビットまでのビットを返すよう動作可能な低減状態最尤デコーダを実現する。前記プログラマブル装置は、すべてのスーパー状態についてパスメトリックを計算し、前記低減状態トレリスパラメータに基づきベストなパスを決定する。
【００１９】
前記プログラマブル低減状態トレリスパラメータは、少なくともスーパー状態の個数、フル状態の個数、スーパー状態毎のブランチの個数、リバーススーパー状態トレリステーブル、フル状態としてのデコーダスーパー状態サバイブ、フォワードフル状態テーブル、フル状態とスーパー状態との間のマッピングテーブル、デコーダスーパー状態のパスメトリック、及びデコーダスーパー状態のトレースバックアレイの１つから構成される。すべてのプログラマブルパラメータは、整数である。前記デコーダの状態構成は、スーパー状態毎のパスメトリック、スーパー状態毎のトレースバックアレイ、及びスーパー状態毎のサバイブフル状態から構成可能である。低減状態トレリス構成は、Ｕｎｇｅｒｂｏｅｃｋスタイルのセットパーティションアルゴリズムから構成可能である。低減状態トレリス構成は、２状態Ｓｖｅｎｓｓｏｎスタイル構成又はＭ状態Ｓｖｅｎｓｓｏｎスタイル構成から構成可能である。
【００２０】
前記低減状態最尤デコーダはさらに、決定フィードバックに用いられるフルデコーダ状態とパスメトリックとを含むデコーダの状態構成を有する。前記低減状態最尤デコーダはさらに、所与のシンボルに対して、決定フィードバックからの何れのフルデコーダ状態が次のフルデコーダ状態に接続されるか示すよう動作するフォワードトレリス構成として構成可能である。少なくとも１つの出力が、出力毎に複数のビットを有する復号化されたビットを出力するため、プログラマブル装置に接続可能である。出力は、ベストなパスについて復号化されたビットのフルトレースバックを出力するよう動作可能である。
【００２１】
本発明の他の課題、特徴及び効果は、添付した図面を参照して考慮するとき、以下の発明の詳細な説明から明らかになるであろう。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の非限定的な一例による低減状態トレリス構成のハイレベルな図である。
【図２】図２は、本発明の非限定的な一例による２状態の低減状態トレリス構成のハイレベルな図である。
【図３】図３は、本発明によるデコーダを有することが可能な各種ラジオを含む通信システムの一例のブロック図である。
【図４】図４は、トレリスデコーダとしての低減状態の汎用でプログラム可能な最尤デコーダとして、本発明による使用のため改良可能なプログラム可能なトレイリスデコーダを有する受信機のブロック図である。
【図５】図５は、図４に示される低減状態の汎用でプログラム可能なトレリスデコーダのより詳細なブロック図である。
【図６】図６は、本発明の非限定的な一例による低減状態の汎用でプログラム可能なトレリスデコーダを実現する方法における各ステップを示すフローチャートである。
【図７】図７は、シンボル当たり１６個のサンプルの位相パルス形状を示す図である。
【図８】図８は、ｈ＝１／４バイナリＣＰＦＳＫの８状態を有するフル状態トレリス構成を示すブロック図である。
【図９】図９は、ｈ＝１／４  ＣＰＦＳＫコンステレーションを示すブロック図である。
【図１０】図１０は、ＭＩＬ−ＳＴＤ−１８８−１８１Ｃ，Ｈ＝（４／１６，５／１６）の４項ＣＰＦＳＫセットパーティション低減状態モデルのＢＥＲ比較を示す図である。
【図１１】図１１は、４状態の低減状態トレリス構成を示す図である。
【図１２】図１２は、ＭＩＬ−ＳＴＤ−１８８−１８１Ｃ，Ｈ＝（４／１６，５／１６）の４項ＣＰＦＳＫ傾斜位相低減状態モデルのＢＥＲ比較を示す図である。
【図１３】図１３は、合成ＡＭパルススペクトルを示す図である。
【図１４】図１４は、合成位相パルススペクトルを示す図である。
【図１５】図１５は、ＡＭパルス形状パフォーマンスを示す図である。
【図１６】図１６は、ＰＭパルス形状パフォーマンスを示す図である。
【図１７】図１７は、本発明の非限定的な一例による低減状態ｈ＝１／３振幅整形されたＨＣＰＭビットエラーレートを示す図である。
【図１８】図１８は、本発明の非限定的な一例による低減状態ｈ＝１／３位相整形されたＨＣＰＭビットエラーレートを示す図である。
【発明を実施するための形態】
【００２３】
各実施例が、好適な実施例が示される添付した図面を参照して以下においてより詳細に説明される。多数の異なる形態が提供可能であり、説明される実施例は、ここに与えられる実施例に限定されるものと解釈されるべきでない。これらの実施例は、本開示が完全なものとなり、当業者にその範囲を十分に伝えるように提供されるものである。同様の番号は、全体を通じて同様の要素を参照する。
【００２４】
本発明の非限定的な一例によるシステム及び方法は、各トレリスにおけるスーパー状態の個数についての入力プログラム可能性を有する低減状態シーケンス推定（ＲＳＳＥ）汎用プログラマブルデコーダを提供する。フル状態が、スーパー状態を構成するため組み合わせ可能である。スーパー状態毎にいくつかのブランチがあり、またいくつかのトレリス構成がある。複数のプログラム可能なスーパー状態トレリスパラメータは、好ましくは、トレリスステージのトレリス接続性情報、各トレリスステージのアクティブ及び非アクティブなスーパー状態、トレリスブランチ遷移データ値、及びトレリスブランチ遷移のメトリックインデックスを含み、いくつかのトレリス構成、各トレリス構成のいくつかのトレリススーパー状態、及び各トレリススーパー状態のいくつかのブランチを含むかもしれない。リバース状態散れリス構成は、各スーパー状態と前のスーパー状態のリストとを接続する。デコーダのスーパー状態構成は、パスメトリックと、決定フィードバックに用いられる“ウィニング”フル状態とを含む。フォワード状態トレリスは、決定フィードバックからの何れのフル状態が所与のビットの次のフル状態に接続されるか規定することができる。デコーダの出力は、出力毎に複数のビットを有する復号化されたビットと、当該パスの復号化されたすべてのビットのフルフィードバックとを含む。ベストなパスメトリックとワーストなパスメトリックとの差分が提供可能であり、現在のベストなパスの“ウィニング”状態が選択される。また、トレリス構成は、リバース状態トレリス構成及び／又はフォワード状態トレリス構成を含むかもしれない。
【００２５】
既存の通信装置のいくつかは、限定的なプログラムスペース、ＣＰＵ計算速度及びバッテリ電力を有する。これらの要求を充足するため、本発明の非限定的な一例によるソフトウェアベース又はＦＰＧＡベースの低減状態最尤デコーダが、メモリによる波形の復調をサポートする。それはまた、プログラム可能であり、連続位相変調（ＣＰＭ）の復調と大部分のＦＥＣトレリスコードの復号化をサポートする。本発明の非限定的な一例による低減状態デコーダは、
１）デコーダの状態テーブルが、“ウィニング”パスメトリックの維持に加えて“ウィニングフル状態”メモリを有し、
２）デコーダが、当該デコーダの各フル状態が次のフル状態にどのように接続されるか示すフォワードトレリス構成（リンクトリスト）を有する、
ことを含む非限定的な特徴によって、大部分の標準的なトレリスデコーダから変更される。
【００２６】
低減状態デコーダは多くの刊行物に説明されているが、非限定的な一例によるデコーダは、デコーダの状態テーブルとトレリス構成の設計について“ワン・サイズ・フィット・オール（ｏｎｅ−ｓｉｚｅ−ｆｉｔｓ−ａｌｌ）”アプローチを有する。実現された単一のＦＰＧＡ／ＤＳＰアーキテクチャは、大部分のトレリスコード又はメモリベース（すなわち、ＣＰＭ）変調スキームを復号化可能である。
【００２７】
低減状態Ｖｉｔｅｒｂｉ検出手段は、より小さなハードウェア複雑さを有し、低減状態トレリスを用いる。検出手段は、短縮されたインパルスレスポンスを考慮し、いくつかの非限定的な例では過去のサバイブシンボルを用いることによって、各状態のインパルスレスポンスのテールによるシンボル間干渉を相殺する。ＲＳＳＥアルゴリズムでは、状態数は、状態ベクトルの各要素を所与の個数のサブセットに分割し、サブセットベクトルを低減状態トレリスと表すことによって低減されうる。低減状態は、インパルスレスポンスデータがＶｉｔｅｒｂｉアルゴリズムを介し最尤シーケンス推定（ＭＬＳＥ）法に従って推定されるように、Ｕｇｅｒｂｏｅｃｋのセットパーティション原理に基づき実行することができる。送信シーケンスは、受信したシーケンスと送信システムの推定されるインパルスレスポンスとを考慮して、可能なデータシーケンスから推定することができる。ＲＳＳＥは、チャネルメモリを切り詰め、又はセットパーティションを信号アルファベットに適用することによって、ＭＬＳＥの複雑さを低減できる。ＲＳＳＥアルゴリズムは、各低減状態についてベストなサバイブ又はウィニングパスのみを維持することによって、低減トレリスにおける最も可能性のあるデータシーケンスを検索することができる。複数の状態がマージ可能であり、これにより、ＭＬＳＥの複雑さを低減できる。低減状態トレリスの各スーパー状態は、Ｕｎｇｅｒｂｏｅｃｋに類似したセットパーティション原理を用いて、オリジナルの最尤トレリスの各状態を組み合わせることによって構成可能である。バイナリ送信が利用されるとき、ＲＳＳＥアルゴリズムは、低減状態トレリスの各スーパー状態が最尤状態ベクトルを適切な長さに切り詰めることによって構成される状態切り詰め技術により構成される。
【００２８】
上述されるように、図１において、ｈ＝１／４（８状態）連続位相Ｕｎｇｅｒｂｏｅｃｋスタイル（セットパーティション）の低減状態トレリス構成が示される。フル状態ラベルが括弧によりマークされ、上述された新たな各スーパー状態ラベルが括弧のペアとなる。この低減状態トレリス構成は、ビットエラーレート（ＢＥＲ）パフォーマンスを低下させることなくオリジナルのトレリス構成の１／２の複雑さとなる。
【００２９】
図２では、バイナリｈ＝１／４のＣＰＦＳＫ変調のＳｖｅｎｓｓｏｎスタイル（２状態）アプローチが示される。それは、何れか（ｈ値）のＣＰＦＳＫ変調に用いられる同様のトレリス構成を有し、（ｈ＝１／４について）４のファクタだけトレリス複雑性を低減する。参考文献Ｓｖｅｎｓｓｏｎにより定義されるような最尤シーケンス推定手段は、２状態のみを有し（バイナリフルレスポンスＣＰＭについて）、それのトレリス構成が図２に示される。
【００３０】
図示されるように、１の値のビットは状態遷移させ、０の値のビットは状態遷移させない。これは、大きな困難なく実現可能であり、何れかのシングルｈバイナリＣＰＦＳＫ変調に適応可能である。セットパーティションアプローチに関して、決定フィードバックは、２つのスーパー状態のそれぞれのウィニング位相状態を維持するのに用いられる。デコーダは、選択されたウィニング位相から２つの有効なパスのパスメトリックを計算し、新たなウィニングパスメトリックを抽出する。その後、この新たなウィニングパスメトリックは、シンボル期間中にとられたブランチに基づきスーパー状態に保存される。ブランチが０の値のビットに対応する場合、新たなスーパー状態は古いスーパー状態と同じとなる。しかしながら、当該遷移が１の値のビットに対応する場合、パスメトリックは、他方のスーパー状態に遷移する。
【００３１】
図３〜６を参照するに、本発明により使用されるデコーダを有する各種ラジオを有することが可能な通信システムの一例が、図３に関して与えられ、さらに、低減状態汎用プログラマブルトレリスデコーダ（図４，５）のハイレベルな説明と、当該デコーダを説明するフローチャート（図６）とが続く。
【００３２】
本発明の非限定的な具体例によるこのようなシステム及び方法と共に利用可能なラジオの一例は、フロリダ州メルボルンのハリスコーポレイションにより製造販売されているＦａｌｃｏｎＴＭＩＩＩラジオである。比較的標準的なプロセッサ、ハードウェアコンポーネント及びメッシュネットワークラジオにより典型的にｈが実現可能なソフトウェアにより定義されるラジオを含む異なるラジオが利用可能であることが理解されるべきである。１つの特定のソフトウェアラジオのクラスは、ラジオが使用する通信波形を実現するのに適した何れかの波形ソフトウェアモジュールと共に、比較的標準的なラジトと処理ハードウェアを含むＪＴＲ（Ｊｏｉｎｔ  Ｔａｃｔｉｃａｌ  Ｒａｄｉｏ）である。ＪＴＲラジオはまた、その内容の全てが参照することにより援用されるソフトウェア通信アーキテクチャ（ＳＣＡ）仕様（ｗｗｗ．ｊｔｒｓ．ｓａａｌｔ．ｍｉｌ）に準拠するオペレーティングシステムソフトウェアを利用する。ＳＣＡは、異なるメーカー及び開発者が各コンポーネントを単一の装置に容易に統合できるように、ハードウェアとソフトウェアコンポーネントの相互動作方法を規定するオープンアーキテクチャフレームワークである。
【００３３】
ＪＴＲＳ（Ｊｏｉｎｔ  Ｔａｃｔｉｃａｌ  Ｒａｄｉｏ  Ｓｙｓｔｅｍ）ソフトウェアコンポーネントアーキテクチャ（ＳＣＡ）は、ソフトウェアにより規定されたラジオ（ＳＤＲ）を実現するための、しばしばＣＯＲＢＡ（Ｃｏｍｍｏｎ  Ｏｂｊｅｃｔ  Ｒｅｑｕｅｓｔ  Ｂｒｏｋｅｒ  Ａｒｃｈｉｔｅｃｔｕｒｅ）に基づくインタフェース及びプロトコルのセットを規定する。部分的には、ＪＴＲＳとそれのＳＣＡとは、ソフトウェアリプログラマブルラジオのファミリーと共に使用される。また、ＳＣＡは、ソフトウェアリプログラマブルデジタルラジオを実現するためのルール、方法及び設計基準の具体的なセットである。
【００３４】
ＪＴＲＳ  ＳＣＡ仕様は、ＪＴＲＳ  ＪＰＯ（Ｊｏｉｎｔ  Ｐｒｏｇｒａｍ  Ｏｆｆｉｃｅ）により公表されている。ＪＴＲＳ  ＳＣＡは、異なるＪＴＲＳ  ＳＣＡ実現形態の間のアプリケーションソフトウェアの移植性を提供し、開発コストを低下させるため商用規格を利用し、設計モジュールを再利用する機能を通じて新たな波形の開発時間を短縮し、進化する商用のフレームワーク及びアーキテクチャ上に構築されるよう構成されたものである。
【００３５】
ＪＴＲＳ  ＳＣＡは、それが実現形態から独立したものであることを意図しているため、システム仕様でなく、所望のＪＴＲＳの目的を達成するためのシステム設計を制限するルールセットである。ＪＴＲＳ  ＳＣＡのソフトウェアフレームワークは、動作環境（ＯＥ）を規定し、当該環境からアプリケーションが利用するサービス及びインタフェースを規定する。ＳＣＡ  ＯＥは、コアフレームワーク（ＣＦ）、ＣＯＲＢＡミドルウェア、及び関連する広範なサポートパッケージとのポータブルオペレーティングシステムインタフェース（ＰＯＳＩＸ）に基づくオペレーティングシステム（ＯＳ）を有する。ＪＴＲＳ  ＳＣＡはまた、アプリケーションソフトウェアコンポーネント間のＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｇｒａｍｍｉｎｇ  Ｉｎｔｅｒｆａｃｅ）を規定するための構築ブロック構成（ＡＰＩサプルメントにより規定される）を提供する。
【００３６】
ＪＴＲＳ  ＳＣＡコアフレームワーク（ＣＦ）は、埋め込み分散計算通信システムにおけるソフトウェアアプリケーションコンポーネントの配置、管理、相互接続及び相互通信を提供するオープンソフトウェアインタフェース及びプロファイルの必須となる“コア”セットを規定するアーキテクチャのコンセプトである。インタフェースは、ＪＴＲＳ  ＳＣＡ仕様に規定されるかもしれない。しかしながら、開発者はその一部を実装してもよく、一部は非コアアプリケーション（すなわち、波形など）により実現されてもよく、一部はハードウェアデバイスプロバイダにより実現されてもよい。
【００３７】
説明のみのため、本発明を利用する通信システムの一例の概略が、図３に示される非限定的な例に関して説明される。この通信システム５０のハイレベルなブロック図は、本発明による使用のため変更可能な基地局セグメント５２と、無線メッセージ端末とを有する。基地局セグメント５２は、それぞれがいくつかのＶＨＦラジオ６８とＨＦラジオ７０と、ラジオ６８，７０に接続されるパーソナルコンピュータワークステーションとを有するＶＨＦネット６４又はＨＦネット６６と無線リンクを介し音声又はデータを通信及び送信するＶＨＦラジオ６０と、ＨＦラジオ６２とを有する。アドホック通信ネットワーク７３は、図示されるように、各種コンポーネントと相互運用される。このため、ＨＦ又はＶＨＦネットワークは、アドホック通信ネットワークと相互運用され、インフラストラクチャの少ないＨＦ及びＶＨＦネットセグメントを有することが理解されるべきである。ＵＨＦラジオとネットセグメントは図示されていないが、これらを含めることも可能である。
【００３８】
ＨＦラジオは、非限定的な例として、復調回路６２ａ、適切な畳み込み符号化回路６２ｂ、ブロックインタリーバ６２ｃ、データランダム化回路６２ｄ、データフレーミング回路６２ｅ、変調回路６２ｆ、適合フィルタ回路６２ｇ、適切なクランピング装置を備えたブロック又はシンボル等化回路６２ｈ、インタリーブ解除復号化回路６２ｉ、モデム６２ｊ、及び電力適応化回路６２ｋを有する。ボコーダ回路６２ｌは、上述されるような各種回路の組み合わせ又は独立した回路とすることができる変換ユニットと、符号化と復号化の両方の機能とを有することが可能である。上記及び他の回路は、当業者により示唆される他の機能と共に、本発明に必要な任意の機能を実行するよう動作する。すべてのＶＨＦモバイルラジオと送受信局を含む他のラジオは、同様の機能回路を有することが可能である。
【００３９】
基地局セグメント５２は、ＰＡＢＸ８２に接続されるＰＳＴＮ（Ｐｕｂｌｉｃ  Ｓｗｉｔｃｈｅｄ  Ｔｅｌｅｐｈｏｎｅ  Ｎｅｔｗｏｒｋ）８０との地上接続を有する。衛星地上局などの衛星インタフェース８４は、無線ゲートウェイ８６ａ，８６ｂを構成するプロセッサに接続されるＰＡＢＸ８２に接続される。これらは、それぞれＶＨＦラジオ６０又はＨＦラジオに相互接続される。プロセッサは、ＰＡＢＸ８２と電子メールクライアント９０にローカルエリアネットワークを介し接続される。ラジオは、適切な信号生成手段と変調手段とを有する。
【００４０】
イーサネット（登録商標）／ＴＣＰ−ＩＰローカルエリアネットワークは、“ラジオ”メールサーバとして動作可能である。電子メールメッセージは、その開示が参照することにより援用される第２世代プロトコル／波形としてのＳＴＡＮＡＧ−５０６６と、好ましくは第３世代互換性規格ＳＴＡＮＡＧ−４５３８を用いて、無線リンク及びローカル無線ネットワークを介して送信可能である。その開示が参照することにより援用される互換性規格ＦＥＤ−ＳＴＤ−１０５２は、従来の無線装置により利用可能である。本発明において利用可能な装置の具体例は、フロリダ州メルボルンのハリスコーポレイションにより製造される各種無線ゲートウェイ及びラジオを含む。この装置は、ＲＦ５８００，５０２２，７２１０，５７１０，５２８５及びＰＲＣ１１７，１３８シリーズの装置を含みうる。
【００４１】
これらのシステムは、その開示が参照することにより援用される、９，６００ｂｐｓまでのレートにより長距離ＨＦラジオ回路の送信を提供する、ＳＴＡＮＡＧ４５３９として知られるＮＡＴＯ規格とＲＦ−５７１０Ａ高周波数（ＨＦ）モデムにより動作可能である。モデム技術に加えて、これらのシステムは、その開示が参照することにより援用される、ＳＴＡＮＡＧ４５３８又はＳＴＡＮＡＧ５０６６などの強調された戦術チャネルについて設計及び完成されるデータリンクプロトコル群を利用する無線電子メール製品を利用可能である。また、ＩＳＢモードに設定されたラジオと固定データレートに設定されたＨＦモデムとにより１９，２００ｂｐｓ程度の固定された非適応的データレートを利用することが可能である。コード合成技術とＡＲＱ（Ａｕｔｏｍａｔｉｃ  Ｒｅｐｅａｔ  Ｒｅｑｕｅｓｔ）を利用することが可能である。
【００４２】
以下において、本発明の非限定的な例による低減状態汎用プログラマブルトレリスデコーダの一例が説明される。図４及び５をまず参照するに、低減状態汎用プログラマブルトレリスデコーダ１３０を含む、ＵＨＦ衛星通信受信機などのデータ通信受信機１１０の実施例が説明される。通信チャネル１１２を介し送信される符号化及び変調された信号が、受信機１１０により受信される。これらの変調された信号は、ＣＰＭ、ＩＳＩチャネル又はトレリス符号化変調（ＴＣＭ）などのメモリにより任意の信号とすることができる。復調手段１２０は、入力信号を処理し、ベースバンド復調信号をプログラマブルトレリスデコーダ１３０に送信する。プログラマブルトレリスデコーダ１３０は、当該信号を処理し、復号化されたデータと他の関連情報とをチャネル１１４を介し送信先に送信する。復調手段１２０とプログラマブルトレリスデコーダ１３０などの受信機のコンポーネントは、プロセッサ１５０により制御される。
【００４３】
低減状態汎用プログラマブルトレリスデコーダ１３０は、上述されたＲＳＳＥアルゴリズムと方法を利用し、複数のプログラマブルトレリスパラメータに対する少なくとも１つのプログラマブル入力１３４，１３６を有する。デコーダの状態テーブルは、“ウィニング”パスメトリックの維持に加えて、“ウィニングフル状態”メモリを有するため、本発明の非限定的な一例による低減状態デコーダは標準的なトレリスデコーダと異なることが理解されるべきである。デコーダは、デコーダの各フル状態が次のフル状態にどのように接続されるか示す、リンクトリストなどのフォワードトレリス構成を有する。従って、単一に実現されるＦＰＧＡ及びＤＳＰアーキテクチャは、何れかのトレリスコード、ＩＳＩチャネル又はメモリベース変調、すなわち、ＣＰＭを復号化可能である。
【００４４】
低減状態シーケンス推定プログラマブルデコーダは、各トレリス段階におけるスーパー状態の個数と、トレリス段階の個数とを有し、フル状態がスーパー状態を構成するため合成される入力プログラム可能性を有することが可能である。それはまた、スーパー状態毎のブランチの個数、トレリス構成の個数、各スーパー状態と前のスーパー状態のリストとを接続するリバース状態トレリス構成、各トレリス段階のアクティブ及び非アクティブ状態、トレリスブランチ遷移データ値、及びトレリスブランチ遷移のメトリックインデックスの入力プログラム可能性を有することも可能である。デコーダのスーパー状態構成は、パスメトリックと、決定フィードバックに用いられる“ウィニング”フル状態とを含むことが可能である。フォワード状態トレリスは、決定フィードバックからの何れのフル状態（すなわち、サバイブパス）が、何れかの与えられたビットについて次のフル状態に接続されるか規定することができる。
【００４５】
デコーダの出力は、出力毎に複数のビットを有する復号化されたビットを有することが可能である。当該パスの復号化されたすべてのビットのフルトレースバックが含まれうる。出力は、ベストなパスメトリックとワーストなパスメトリックとの差分と、現在のベストなパスの“ウィニング”状態とを含みうる。
【００４６】
デコーダは、当業者に理解されるように、トレリス符号化ビットシーケンスを受信し、トレリス状態図の各ブランチに係るブランチメトリックに基づきパスメトリックと出力シーケンスを計算する加算比較選択（ＡＣＳ）ユニットと、出力シーケンスを格納するサバイブメモリと、サバイブメモリを制御し、格納されている出力シーケンスの復号化されたビットを出力するサバイブメモリ制御ユニットとを有することが可能である。
【００４７】
プログラマブル装置１３２は、プログラミング入力に接続され、複数のプログラマブルトレリスパラメータに基づき規定された少なくとも１つのトレリス構成を有するプログラマブルトレリスデコーダ（ＣＰＭデコーダなど）を有するプログラマブルトレリスデコーダを実現する。プログラマブル装置１３２は、ＦＰＧＡなどを有してもよい。
【００４８】
ＦＰＧＡは、プログラマブルロジックコンポーネントとプログラマブルインターコネクトとを有する半導体である。プログラマブルロジックコンポーネントは、基本的な論理ゲート（ＡＮＤ，ＯＲ，ＸＯＲ，ＮＯＴなど）又はデコーダやシンプルな数学的関数などのより複雑な組み合わせ的関数の機能を複製するようプログラム可能である。大部分のＦＰＧＡでは、これらのプログラマブルロジックコンポーネント（又はロジックブロック）はまた、シンプルなフリップフロップ又はより複雑なメモリのブロックであるかもしれないメモリ要素を有する。
【００４９】
プログラマブルインターコネクトの階層は、ＦＰＧＡのロジックブロックがシステム設計者による必要に応じて、ワンチッププログラマブルブレッドボードなどのように、相互接続することを可能にする。これらのロジックブロックとインターコネクトは、ＦＰＧＡが必要とされる何れの論理関数を実行することができるように、カスタマ／設計者によって製造処理後にプログラム可能である（すなわち、“フィールドプログラマブル”）。
【００５０】
ＦＰＧＡは、一般にそれらに想到するＡＳＩＣより低速であり、複雑な設計として処理できず、より多くのパワーを必要とする。しかしながら、それらは、商品化までの時間の短縮、バグを修復するための再プログラム可能であること、及びより低い非再発的なエンジニアリングコストなどのいくつかの効果を有する。他の代替として、ＣＰＬＤ（Ｃｏｍｐｌｅｘ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）がある。
【００５１】
ＦＰＧＡの動作を規定するため、ユーザは、非限定的ないくつかの例において、ハードウェア記述言語（ＨＤＬ）又は回路設計を提供するかもしれない。一般的なＨＤＬは、ＶＨＤＬとＶｅｒｉｌｏｇである。電子設計自動化ツールを用いて、技術がマップされたネットリストが生成される。このネットリストは、通常はプレース・アンド・ルート（ｐｌａｃｅ−ａｎｄ−ｒｏｕｔｅ）ソフトウェアにより実行される、プレース・アンド・ルートと呼ばれるプロセスを用いて、実際のＦＰＧＡアーキテクチャに搭載可能である。ユーザは、このマップを検証し、タイミング解析、シミュレーション及び他の検証方法を介し結果をプレース・アンド・ルートすることができる。設計及び検証プロセスが完了すると、生成されるバイナリファイルがＦＰＧＡ装置を再構成するのに利用可能である。このようなバイナリファイルは、制御入力ブロック１３４を介しプログラマブル装置１３２に格納及び／又は入力されるかもしれない。
【００５２】
非限定的な例として、プログラマブルトレリスデコーダ１３０は、ＣＰＭと、好ましくはマルチｈ  ＣＰＭを実現するかもしれない。ＣＰＭによって、送信信号の位相は変調デジタル信号のビットにおけるスムースな位相変更を行う。ＣＰＭの具体例として、ＭＳＫ（Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調がある。マルチｈ  ＣＰＭ自体は、広範な変調波形クラスである。このクラスは、一定の振幅と可変的な位相を有する信号を含む。マルチｈ  ＣＰＭは、循環的にＨ個の変調インデックスのセットを用いることによって、シングルｈフォーマットと異なるものとなる。これは、近傍の位相トレリスパスのマージを遅延させ、最終的にはエラーパフォーマンスを向上させる。
【００５３】
プログラマブル装置１３２の１以上の出力１３８，１４０，１４２が、出力毎に複数のビットによる復号化されたビットを出力するため設けられ、ベストなパスのすべての復号化されたビットのフルトレースバックが、ベストなパスメトリックとワーストなパスメトリックとの間の差分を出力するため、及び／又は現在のベストなパスのウィニング状態を出力するため設けられる。
【００５４】
低減状態汎用プログラマブルトレリスデコーダ１３０は、上述されたすべてのトレリススキームを処理するため、デコーダに適切な構成とフレキシビリティとを提供する。トレリス段階毎のアクティブ及び非アクティブ状態が、各状態間のデルタインクリメント又はアクティブ／非アクティブフラグを有することによって実行可能である。アクティブ／非アクティブは、現在のアクティブ状態と次のアクティブ状態との間に良好なデルタインクリメントがない場合が存在する可能性があるため、フレキシビリティを提供する。各トレリス段階の異なる開始状態が、余計な計算を回避するため設けられるかもしれないが、アクティブ／非アクティブ状態がまたここでは機能する。ブランチメトリックとして使用されるメトリックは、要求されるトレリス段階、ノード特定及びブランチ接続に基づきユーザにより提供される。アクティブなスーパー状態のメトリックしか計算には必要でない。各トレリス段階に対して、異なるブランチ接続セットが、加算／比較／選択ポイントにおけるリバースルックアップテーブルを介し含まれる。
【００５５】
ノード０の具体例（トレリスが１６状態を有する場合、各トレリス段階について１６状態が存在することになる）。繰り返し構成は４トレリス段階長となり、各段階について、アクティブ及び非アクティブ段階とリバースルックアップテーブルとが存在することになる。このタイプの構成は、マルチｈ  ＣＰＭについて要求されるが、同一の構成は、トレリスリバースルックアップテーブルの接続性とアクティブ／非アクティブ状態の選択とを単に変更することによって、より複雑でないトレリススキームについて利用可能となる。このため、そのアプローチは、現在利用可能なシンプルな畳み込み／ＴＣＭデコーダより多数のトレリススキームを処理可能な汎用的なトレリスデコーダをもたらす。
【００５６】
例えば、マルチｈ  ＣＰＭ波形は、汎用プログラマブルトレリスデコーダ１３０により復調されるかもしれない。マルチｈは、各ＣＰシンボルについて異なる変調インデックスｈを意味する。２ｈのケースでは、１つのおきにシンボルを変更する２つの異なるｈの値が存在する。例えば、ｈ０＝４／１６，ｈ１＝５／１６によるバイナリＣＰＭなどがある。偶数シンボルは変調インデックスｈ０を使用し、奇数シンボルは変調インデックスｈ１を使用する。ｈ０＝４／１６について、トレリスバックワード接続性は、以下のようになる（データ０＝負の周波数（すなわち、データ＝−１）；データ１＝正の周波数）。
【００５７】
【表１】
2010517374.tif 000003
ｈ１＝５／１６について、トレリスバックワード接続性は以下のようになる。
【００５８】
【表２】
2010517374.tif 000004
シンボル（段階）１，２，．．．，８のトレリス構成の解析
【００５９】
【表３】
2010517374.tif 000005
ステージ１を復号化するため、状態０から開始し、次の状態について２だけ状態をインクリメントする（すなわち、偶状態のみがアクティブになる）。ステージ２について、奇状態のみを復号化する。ステージ３について、奇状態のみを復号化し、ステージ４について、偶状態のみを復号化し、その後、パターンを繰り返す。
【００６０】
これは、汎用プログラマブルトレリスデコーダ１３０が、アクティブ状態と非アクティブ状態（ほとんどの一般的なケースについて）又は開始状態とデルタ状態（他の実施例として）を有することを可能にする理由となる。また、バックワードトレリス構成は、ＣＰＭを適切に復号化するのに必要とされる。
【００６１】
従って、波形の変調に使用する前の汎用プログラマブルトレリスデコーダ１３０の初期化プロセスが概略される。トレリス構成は、ステージＮ、トレリス接続性、アクティブ／非アクティブ状態、遷移を生じさせるデータ値（すなわち、ブランチ遷移データ値）、及び所与のトレリスブランチ遷移のメトリックインデックスを含む。
【００６２】
まず、トレリス構成（ＣＰＭなどの）が、アクティブ／非アクティブ状態と接続性を決定するため解析される。接続性情報は、パターン繰り返し前に必要なだけのトレリス段階についてデコーダに書かれる（典型的には、畳み込みコードについて１つのみの段階と、１ｈ  ＣＰＭについて２つの段階と、２ｈ  ＣＰＭについて４つの段階など）。トレリスデコーダの各トレリス段階について、アクティブ／非アクティブ状態（又は開始状態及びデルタ状態）が、（パターン繰り返し前に）書かれる。トレリスブランチ遷移を引き起こすデータ値が、トレリスデコーダ構成に書かれる。トレリスブランチ遷移について使用されるメトリックインデックスが、トレリスデコーダに書かれる。
【００６３】
具体例：トレリスブランチ構成段階０。バックワードトレリス構成は、ブランチメトリックインデックス０を用いた０のビットを介した状態４から状態０、ブランチメトリックインデックス１を用いた１のビットを介した状態１２から状態０、ブランチメトリックスインデックス２を用いた０のビットを介した状態５から状態１、ブランチメトリックインデックス３を用いた１のビットを介した状態１３から状態１などを含む。
【００６４】
データの復調を開始するため、ブランチメトリックアレイがトレリスデコーダに書かれる。（これは、メトリックインデックスを使用するデコーダによって使用され、加算／比較／選択関数が各アクティブ状態について実行され、トレースバック機能が復号化された情報を抽出するのに実行され、出力データがユーザに提供される。）
本発明の方法の態様は、低減状態汎用プログラマブルトレリスデコーダ１３０（ＣＰＭデコーダなど）を実現する方法に関し、図６のフローチャートを参照して説明される。本方法は、ブロック２００においてスタートし、ブロック２０２において、プログラマブルトレリスデコーダ１３０を実現するためプログラマブル装置１３２（ＦＰＧＡなど）を提供することを含み、複数のプログラマブルトレリスパラメータに基づき規定される少なくとも１つのトレリス構成を含む。本方法はさらに、少なくとも１つのプログラミング入力を介し複数のプログラマブルトレリスパラメータをプログラムすることを含む（ブロック２０４）。
【００６５】
上述されるように、複数のプログラマブルトレリスパラメータのプログラミングは、いくつかのトレリス構成のプログラミング、各トレリス構成に対するいくつかのトレリス状態のプログラミング、及び各トレリス状態に対するいくつかのブランチのプログラミングを含むかもしれない。本方法は、ブロック２０６において、出力毎の複数のビットを有する復号化されたビットを出力するため、プログラマブル装置１３２に接続される少なくとも１つの出力と、ベストなパスの復号化された全てのビットのフルトレースバック、ベストなパスメトリックとワーストなパスメトリックとの間の差分、及び／又は現在のベストパスのウィニング状態を提供することを含むかもしれない。
【００６６】
各種要件に一致させるため、低減状態でプログラマブルであって、ＣＰＭ、ＴＣＭ及び任意のＦＥＣトレリスコードの復調をサポートするＦＰＧＡベース最尤デコーダが、設計された。それは、バイナリｈ、４項、ＣＰＭをサポートするよう設計されている。
【００６７】
以下において、低減状態デコーダと動作理論が説明される。
【００６８】
ＭＩＬ−ＳＴＤ−１８８−１８１Ｃ衛星通信規格に規定されるＣＰＭ波形は、３２状態トレリス構成を有する。この信号を復調するのに用いられる最尤シーケンス推定手段の複雑さは、デコーダがｈ値のそれぞれに１つであるパスメトリックの２つのセットを格納することを要求する２つの変調インデックス（ｈ値）をＣＰＭ信号が有するため、さらに増大される。ＵＨＦ衛星通信規格により求められる信号対雑音比の値の範囲について、復調パフォーマンスを大きく低下させることなくＣＰＭ信号のトレリス構成の複雑さを低下させるためのアプローチがとられる。上述されるように、第１の状態低減方法は、Ｕｎｇｅｒｂｏｅｃｋスタイルセットパーティションを用いる。他のアプローチは、ＣＰＭ変調の差動的性質を利用する規定されたブランチ遷移を有する全く異なる４状態トレリス構成を利用する。
【００６９】
連続位相変調は、
【００７０】
【数１】
2010517374.tif 000006
の時間ドメイン表現によるコンスタントなエンベローブ変調である。ここで、Ｔはシンボル期間であり、Ｅはシンボル毎のエネルギーであり、ｆはキャリア周波数であり、αはデータシンボルであり、ｈは変調インデックスであり、ｑは位相パルス形状である。
【００７１】
ＵＨＦ  ＳＡＴＣＯＭ規格は、受信コンプレクシティと送信周波数スペクトルを制御するため、異なるシンボルレートと変調インデックス（ｈ値）とによるフルレスポンス、４変数、マルチｈ  ＣＰＭ変調スキームの１２（まで）の異なる変形を提供する。これらの変形のすべては３２の位相状態をもたらし、これらの状態の１／２しか何れか所与のシンボル期間においてアクティブでない。すべてのケースにおいて、レシオｐ／ｑとして定義される２つのｈ値が存在する。ここで、ｑは常に１６であり、ｐは偶数値と奇数値との間で交互となる。
【００７２】
状態数と対応する受信機の複雑さとを低下させるための２つの文献化された方法が存在する。Ｅｙｕｂｏｇｌｕにより説明された第１の方法は、メトリックとしてユークリッド距離を使用することを述べている（セットパーティション）。Ｓｖｅｎｓｓｏｎにより説明された第２の方法は、トレリスにおける非アクティブ状態を自動的に排除する、ＣＰＭ復調への傾斜位相アプローチを利用する。Ｓｖｅｎｓｓｏｎはさらに、トレリスの各ブランチの差動位相に基づき状態を低減する。
【００７３】
セットパーティションアプローチの説明として、図８において、ｈ＝１／４バイナリＣＰＦＳＫ（１ＲＥＣ  ＣＰＭ）トレリス構成が示される。
【００７４】
ｈ＝１／４ＣＰＦＳＫ変調は、８つのフル状態を有する。各状態にラベル付けされた位相ポジションによる位相コンステレーションが示されるとき（図９）、フル状態０と４、１と５、２と６を３と７と組み合わせることによってスーパー状態を生成するトレリス構成は、低減状態トレリスのベストな距離を提供することは明らかであろう。
【００７５】
このＣＰＭトレリス構成は、すでに２つの特別な性質を有している。第１には、各シンボルにおいて、最初の開始状態がゼロの状態であると仮定することによって、有効な開始状態が奇又は偶とならなければならないということである。これは、０度の位相値における送信を開始することによって送信機において実現される。このフル状態トレリスの第２の性質は、デコーダが１つおきのシンボルの復号化において偶又は奇状態のパスメトリックの計算をスキップすることが可能であるということである。従って、最適なＣＰＭデコーダは、各デコーダサイクル中に１／２の状態のパスメトリックを計算（更新）しかしないという点で、すでに“低減”されている。
【００７６】
図１を再び参照するに、低減状態トレリス構成が示される。フル状態ラベルは、それぞれが括弧に囲まれたペアである新たなスーパー状態ラベルにより括弧内に記されている。
【００７７】
低減状態トレリスを構築するとき、各フル状態は、オリジナルのトレリスと同様に接続され続ける。この特定のトレリスについて、各シンボル復号化サイクルにおける開始状態を交互とする特徴的な性質は、デコーダの重要なパラメータであり続ける。復号化サイクルは、入力シンボルからのブランチメトリックのフル状態の計算と、トレリス構成のすべてのアクティブ状態のパスメトリックの更新として定義される。
【００７８】
低減状態シーケンスの検出に必要とされる他の向上は、デコーダにおける決定フィードバックステップである。パスメトリックとトレースバックビットと共に、デコーダは、各スーパー状態においてウィニングフル状態を保持すべきである。デコーダが０のスーパー状態からスタートすることが最初に仮定されているため、開始フル状態は０であり、４でないことをデコーダ状態は仮定する。一般に、デコーダのスーパー状態は、パスメトリックを適切に初期化することによって、各低減状態（すなわち、０，１，２，３）についてリストの最初のフル状態に初期化することができる。
【００７９】
デコーダが１のスーパー状態についてパスメトリックを計算するとき、それは、状態２から状態１への遷移のメトリックと０から１への遷移とを比較する（対応する計算されたブランチメトリックを用いて）。その後、デコーダは、次のデコーダサイクルのウィニング状態として１のフル状態値を保存する（すなわち、サバイブパスの位相を保持する）。当該デコーダサイクルにおいて計算される次のスーパー状態は、７になる（偶数の無効なスーパー状態をスキップして）。再び、０が初期的なデコーダサイクルからのウィニングフル状態になるため、０から７への遷移（唯一の有効なフル状態）は２から３への遷移になる（２が前のデコーダサイクルにおいて初期化されたため）。ベストなパスメトリックが選択され、ウィニングフル状態が、デコーダ状態におけるトレースバックビットと計算されたパスメトリックと共に保存される。
【００８０】
図１０に示されるように、ビットエラーレートのパフォーマンスは、スーパー状態の個数が３２状態のフル状態値から８スーパー状態に減少するため、急速に劣化する。シンボル毎に４状態がアクティブとなる。
【００８１】
Ｓｖｅｎｎｓｏｎに規定される低減状態最尤シーケンス推定手段は、４つの状態しか有さない。図１１において、トレリス構成が示される。
【００８２】
この図に示されるように、１，２又は３の値のビットが状態遷移を引き起こし、０の値のビットは状態遷移を引き起こさない。簡単化のため図示されないが、すべての状態が他のすべての状態に接続されることに留意されたい。
【００８３】
この方法を用いて、非アクティブ状態がパスメトリック計算から自動的に削除される。これは、実現するのにシンプルな構成であり、何れかのＣＰＦＳＫ変調に適応化可能である。セットパーティションアプローチに関して、決定フィードバックは、各スーパー状態のウィニング位相状態を維持するのに使用される。このとき、デコーダは、選択されたウィニング位相からの４つの有効なパスのパスメトリックを計算し、新たなウィニングパスメトリックを抽出し、このウィニングパスメトリックは、その後のシンボル期間中に選択されたブランチに基づきスーパー状態に保存される。ブランチが０の値のビットに対応する場合、新たなスーパー状態は古いスーパー状態と同じになる。しかしながら、遷移が０、２又は３の値のビットに対応する場合、累積されたパスメトリックは他のスーパー状態に保存される。
【００８４】
図１２において、結果としてのビットエラーレートパフォーマンスが示される。ＢＥＲは、低減状態技術を用いることによって若干劣化する。
【００８５】
ＭＩＬ  ＳＴＤ−１８８−１８１Ｃにおける連続位相変調スキームは、複雑な最尤デコーダを必要とし、それは、上述された２つのアルゴリズムの何れかを用いて複雑さを低減可能である。傾斜位相アプローチは、最も計算効率的であることを示しながら、ベストなビットエラーレートパフォーマンスを有することが証明されている。現在のＭＩＬ−ＳＴＤは、３ｄＢの実現ロスを許容し（ｈ＝４／１６，５／１６オプションについて）、これは、受信機が複雑さの低下したスキームを実現し、以前として仕様を充足することを可能にする。
【００８６】
以下において、本発明の非限定的な実施例によるハイブリッドＣＰＭ変調について使用され、上述されたようなプログラマブルトレリス又は最尤デコーダにより実行可能な低減状態技術の具体例が詳述される。
【００８７】
ハイブリッド連続位相変調（ＨＣＰＭ）は、追加的な振幅又は位相パルスを用いて高階変調を生成する連続位相変調の変形である。標準的なＣＰＭでは、変調次数の増加は、デコーダトレリス構成の複雑さの指数的増加と、シンボルアルファベットの増加と、対応する送信帯域幅の増加とをもたらす。しかしながら、ハイブリッドＣＰＭは、ベースのＣＰＭトレリス構成にパラレルなブランチを追加することによって、より高階な変調を実現し、これにより、受信機の複雑さが低減される。以下の説明の目的は、ＴＣＭやＣＰＭなどの標準的な変調タイプの復調手段の複雑さを低減させるよう創出された技術がまたｈ、ハブリッドＣＰＭにも良好に適用可能であることを示すことである。例えば、２つのハイブリッドＣＰＭ波形のパワー及びスペクトル効率性の解析が説明され、低減状態技術の適用の具体例が与えられる。決定フィードバックによる低減状態シーケンス推定とセットパーティションの両方の技術が解析及び比較される。これらの結果は、低減状態シーケンス推定がビットエラーレートパフォーマンスのロスなくハイブリッドＣＰＭ復調と結合可能であることを示すであろう。
【００８８】
ハイブリッド連続位相変調は、
【００８９】
【数２】
2010517374.tif 000007
の時間ドメイン表現により表現可能である。ここで、Ｔはシンボル期間であり、Ｅはシンボル毎のエネルギーであり、ｆはキャリア周波数であり、Ａｉ（ｔ）、ｑｉ（ｔ）及びαｉのすべては送信データに従属し、ｈｉは変調インデックスである。従来のＣＰＭ変調と異なって、ハイブリッドＣＰＭは、追加的な振幅又は位相パルスセット（Ａｉ（ｔ）又はｑｉ（ｔ））によりαｉに含まれるシンボルアルファベットを拡張する。コンスタントエンベロープＨＣＰＭについて、ｑｉ（ｔ）は、変調ビットの一部を含む位相パルス形状である。また、非コンスタントエンベロープハイブリッドＣＰＭについては、Ａｉ（ｔ）は、変調ビットの一部を含む振幅パルス形状である。何れのケースでも、ネットの結果はシンボル毎により多くのビットとなる。
【００９０】
矩形（線形）パルス整形によって、ＣＰＭ波形は１ＲＥＣ  ＣＰＭ又はＣＰＦＳＫと示される。このフルレスポンス信号に対して、異なる振幅パルス形状が、非コンスタントエンベロープ信号を生成するため、各ＣＰＭ位相軌跡に適用可能である。最適なパフォーマンスのため、各振幅パルスは、良好な相互相関性質を有し、理想的には直交的なものとなる。直交及び正反対の信号のサンプルセットは、テーブル１に示されるような複数の正弦波信号を含む。
【００９１】
【表４】
2010517374.tif 000008
他のＣＰＭベースの振幅パルススキームは、送信信号の帯域幅を低減する方法として文献に記載されてきた。マルチ振幅ＣＰＭは、同相コンステレーションポイントが２以上の振幅位置を有することを可能にすることによって、ＣＰＭ信号の変調オーダを増加させるための方法として規定されてきた。マルチ振幅ＣＰＭは、隣接するＣＰＭコンステレーションポイントの間の距離を減少させ、狭い送信スペクトルを有する。ユークリッド距離の減少の結果として、マルチ振幅ＣＰＭのパワー効率はコンステレーション密度の増加により毀損される。マルチ振幅ＣＰＭ変調と異なって、ハイブリッドＣＰＭは、オリジナルのＣＰＭ信号と同じ送信コンステレーションを有し、変調信号に追加される追加的な各ビットの関数として帯域幅の対応する増加を有する。マルチ振幅ＣＰＭと比較して、パワー効率は、変調オーダの増加により影響を受けない。マルチ振幅ＣＰＭは、ＰＳＫ又はＱＡＭ変調スキームにより類似する（及びＨＣＰＭに異なる）。なぜなら、これらの変調タイプはまた、変調のオーダの関数としてコンステレーション密度を増加させ、パワー効率の対応するロスを受けるためである。
【００９２】
コンスタントエンベロープハイブリッドＣＰＭ変調は、ＣＰＭ信号の位相パルスを用いてより高いレベルの変調を生成する。他のコンスタントエンベロープパルスベース変調スキームは、文献に記載されている。マルチパルスＣＰＭは、例えば、所与のスペクトルマスクについてより良好なユークリッド距離を提供するよう構成される各送信ビットについて異なる位相パルス形状を記述する一般化された方法である。マルチパルスＣＰＭと異なって、コンスタントエンベロープハイブリッドＣＰＭは、送信シンボル毎のビットの残りについて、標準的なベースＣＰＭのαｉ（変調インデックス）と異なる位相パルスｑｉ（ｔ）との両方を用いて変調オーダを増加させる。結果として得られる信号は、ベースのＣＰＭ波形と同じデコーダトレリス構成を有する。ＨＣＰＭ信号により生成される追加的なパラレルブランチは、トレリス複雑性を意図的に増加させることを防ぐ方法により構成される（ブランチメトリック計算のみが影響を受ける）。
【００９３】
コンスタントエンベロープハイブリッドＣＰＭについて、位相パルス形状ｑｉ（ｔ）は、スペクトル又はパワー効率性要求を充足するようカスタマイズされ、各パルスは、デコーダにおけるブランチメトリック計算の距離性質を増加させるため、（送信アルファベットの他のシンボルに対して）可能な限り直交した送信シンボルを生成するよう構成される。可能な位相パルス形状の組み合わせの具体例が、図７に最も良好に示すことができる。
【００９４】
可能な各形状は、シンボルの期間について部分単位に線形である。この位相パルス形状のファミリは、ＣＰＭ変調に２ビットを追加する。ｈ＝１／４バイナリＣＰＦＳＫ（１  ＲＥＣ  ＣＰＭ）は、図８に示されるように、フル状態トレリス構成を有する。
【００９５】
低減状態シーケンス検出アルゴリズムは、参考文献ＳｖｅｎｎｓｏｎとＥｙｕｂｏｇｌｕによる援用に与えられ、上述されるような最適な最尤デコーダの変更に２つのステップを規定する。第１ステップは、状態組み合わせの選択に対するセットパーティションアプローチである。位相コンステレーションが、図９に示されるような各状態がラベル付けされた位相位置と共に示されるとき、ｈ＝１／４  ＣＰＦＳＫコンステレーションが示される。フル状態０及び４と、１及び５と、２及び６と、３及び７と共に組み合わせることによって、スーパー状態を生成するトレリス構成は低減状態トレリスのベストな距離を提供することは明らかである。
【００９６】
このＣＰＭトレリス構成は、すでに２つのスペクトル性質を有している。まず、各シンボルにおいて、有効な開始状態は、第１の開始状態が０状態であると仮定することにより、偶又は奇となりうる。これは、送信機において０度の位相値により送信を開始することによって実現可能である。第２に、デコーダは、１つおきのシンボルの復号化において、偶又は奇状態のパスメトリックの計算をスキップすることができる。最適なＣＰＭデコーダは、各デコーダサイクル期間中にそれが１／２の状態に対してのみパスメトリックを計算（更新）する点で、すでに“低減”されている。
【００９７】
図１を再び参照するに、低減状態トレリス構成が示される。上述されたように、フル状態ラベルが括弧内にマーク付けされ、新たな各スーパー状態が括弧付けされたペアにラベル付けされる。
【００９８】
低減状態トレリスを構築する際、各フル状態は、当初のトレリスと同様に接続されたままである。この具体的なトレリスについて、各シンボルデコードサイクルにより開始状態を交互にする特徴は、デコーダの重要なパラメータのままである。デコードサイクルは、入力シンボルからのブランチメトリックのフル状態の計算と、トレリス構成におけるアクティブ状態のすべてに対するパスメトリックの更新として規定される。
【００９９】
第２に、低減状態シーケンス検出に要求される重要な向上は、デコーダにおける決定フィードバックステップである。パスメトリックとトレースバックビットと共に、デコーダは、各スーパー状態においてウィニングフル状態を維持する。最初はデコーダは０のスーパー状態からスタートすると仮定されるため、デコーダ状態はまた、開始フル状態が０であり、４でないことを仮定する。一般に、デコーダスーパー状態は、パスメトリックを適切に初期化することによって、各低減状態（すなわち、０，１，２，３）についてリストの最初のフル状態に初期化可能である。
【０１００】
デコーダが１のスーパー状態についてパスメトリックを計算するとき、それは、０から１への遷移と、２の状態から１の状態への遷移のメトリックとを比較する（対応する計算されたブランチメトリックを用いて）。デコーダは、次のデコーダサイクルのウィニング状態として１のフル状態値を保存する。このデコーダサイクルにおいて計算された次のスーパー状態は、７である（偶数の無効なスーパー状態をスキップして）。再び、０が当初のデコーダサイクルからのウィニングフル状態であるため、０から７（唯一の有効なフル状態）から２から３への遷移が（２つは、前のデコーダサイクルにおいて初期化されたため）と、ウィニングフル状態とが、デコーダ状態の計算されたパスメトリックとトレースバックビットと共に保存される。
【０１０１】
ハイブリッドＣＰＭ変調は、トレリス構成においてパラレルなブランチを各遷移に追加する。最尤デコーダは、各シンボルにおいて、何れのパラレルブランチがベストな距離（ベストな数値ブランチメトリック値）を有し、当該値を現在の状態間遷移に使用するか決定しなければならない。標準的なＣＰＭ複雑さは、変調レベルとｈ値により増加する。ハイブリッドＣＰＭは、トレリス構成に状態又は遷移ブランチを追加しない。ハイブリッドＣＰＭ変調の複雑さは、変調レベルに追加された各ビットに求められるブランチメトリックの個数に基づき比例的な増加を有する。
【０１０２】
ハイブリッドＣＰＭの他の特徴は、チャネル要求を充足するよう送信スペクトルをカスタマイズすることが可能であることである。テーブル１に示されるように、１つのビットが、１／２正弦波振幅形状を用いてＣＰＦＳＫ変調に追加可能である。２ビットが追加される場合、フル正弦波振幅パルスが、４つの正反対のパルス形状を形成するよう既存の正弦波に追加される。図１３において、結果として得られるスペクトルが示される。
【０１０３】
各スペクトルは、ＣＰＦＳＫ信号の特徴的な帯域幅が保持されていることを示すため、シンボルレートでなくビットレートに正規化された。実際、帯域幅は、ハイブリッドＣＰＭ波形のシンボル毎のビット数だけ増加する。結果として得られる９０％の帯域幅の値は、ＣＰＦＳＫ、１ＡＭビットを有するハイブリッドＣＰＭ、及び２ＡＭビットを有するハイブリッドＣＰＭに対して、それぞれシンボルレートの０．６８，２．１，３．４倍となる。
【０１０４】
振幅パルス整形されたハイブリッドＣＰＭは、図１４に示されるようなスペクトル性質を有する。位相パルス整形に関して、振幅パルス形状はスペクトルコンテンツを信号に追加する。図１１に示される各スペクトルは、変調のビットレートに正規化された。正規化されない場合、結果として得られる９０％の帯域幅は、それぞれシンボルレートの０．６８，１．５，３．４倍になる。
【０１０５】
変調レベルの関数として帯域幅を増加させる波形の直感的予想は、信号の距離性質が増加し、対応するパワー効率が向上するにちがいないということである。これは、直交コードにより拡散されたＰＳＫ信号に等価である。結果として得られる信号帯域幅は、コードレートだけ増加し、パワー効率は、標準的なＰＳＫ変調と同じになる。具体例として選ばれたパルス形状のケースでは、一部はより大きな又はより小さな帯域幅の拡張と、対応してより大きな又はより小さなＥｂ／Ｎｏの向上を提供する。図１５に示されるように、振幅パルス整形されたハイブリッドＣＰＭは、各パルス形状について異なるパフォーマンスレベルを有する。
【０１０６】
略字“ＲＳ”は、各ハイブリッドＣＰＭの具体例の低減状態バージョンを表すのに用いられる。図１５に示されるように、シンボル毎に３ビットのより高いスループットについて、ハイブリッドＣＰＭ変調は、シンボル毎に２ビットのバージョンより良好なパワー効率を有する。より広範な帯域幅、すなわち、フル正弦波振幅パルス形状を選択することによって、シンボル毎に２ビットのハイブリッドＣＰＭに対して、Ｅｂ／Ｎｏパフォーマンスが向上したことが証明された。
【０１０７】
シンボル毎に３ビットのハイブリッドＣＰＭ信号のパワー効率は、標準的なｈ＝１／４のＣＰＦＳＫ変調に一致する。当業者は、ＣＰＦＳＫ信号の変調レベルを増加させることが可能であることを理解する。ＣＰＭトレリスにおける状態数は、変調レベルと共に増加しうる。ＣＰＭトレリスにおける状態数は、バイナリ変調について、マルチレベルと同じとなりうるが、各状態は、変調のオーダが増加するに従って増加したブランチ数を有する。デコーダは、ブランチメトリックと関連する状態のパスメトリックとの和として、各遷移ブランチについてメトリックを計算する。遷移ブランチが選択されない場合、これは無駄な処理となる。ハイブリッドＣＰＭにより用いられるパラレルブランチのケースでは、デコーダは、パスメトリックの加算なく２つのパラレルパスのブランチメトリックを単に比較する。状態数と変調オーダとに応じて、パスメトリックのさらなる加算は、ハイブリッドＣＰＭ変調に対する標準的なＣＰＭ変調の相対的な複雑さを増加させる。
【０１０８】
図１６において、位相パルス整形されたハイブリッドＣＰＭ変調ビットエラーレート曲線が示される。振幅パルス整形に関して、位相パルス整形パフォーマンスは可変的である。シンボル毎に３ビットの変調が、シンボル毎に２ビットのバージョンをしのぐ。再び、その差は、位相パルス形状の選択に関する。大きな値のパルス整形が、シンボル毎に２ビットのハイブリッドＣＰＭについて選択された場合、パワー効率は向上する。
【０１０９】
図１７において、振幅整形による２状態低減状態ｈ＝１／３ＣＰＦＳＫ及びＨＣＰＭの結果として得られるビットエラーレート曲線が示される。
【０１１０】
図１８において、位相パルス整形による２状態低減状態ｈ＝１／３ＣＰＦＳＫのビットエラーレート曲線が示される。
【０１１１】
変調オーダの増加（４項、８項など）に対して、低減状態トレリス構成は比例的に増大する。しかしながら、ＨＣＰＭに対しては、オリジナルのＣＰＭ信号のトレリス構成は維持される。トレリス構成は、決定フィードバック又はパスメトリックストレージを変更しないパラレルブランチを有する。各ブランチに対して、ベストなパラレルパスが選択され、当該スーパー状態についてのブランチメトリックとして用いられる。
【０１１２】
パワー効率パフォーマンス曲線から、ハイブリッドＣＰＭ変調による低減状態シーケンス検出のペアリングが、波形の有用性の範囲を効果的に拡大することは明らかである。直交振幅又は位相変調の追加によるＣＰＭ信号のスループットの増加は、各ノードにより多くの遷移ブランチを追加することと同じくらいデコーダの複雑さを増大させる。低減状態シーケンス検出の追加によって、より多数のフル状態を有するベースＣＰＭトレリス構成の使用を通じて、デコーダの複雑さの対応する増大なく追加的なパワー効率パフォーマンスを実現できる。
【０１１３】
可能な各パルス形状は、シンボルの期間において部分単位に線形である。この位相パルス形状のファミリーは、ＣＰＭ変調に２ビットを追加する。
【０１１４】
双方のタイプのハイブリッドＣＰＭ変調の例示として、通常のベーストレリス構成が選択された。ｈ＝１／４バイナリＣＰＦＳＫ（１  ＲＥＣ  ＣＰＭ）は、ｈ＝１／４ＣＰＦＳＫトレリスを示す図５に示されるように、８つの状態を有するフル状態トレリス構成を有する。
【図１】
2010517374.tif 000009
【図２】
2010517374.tif 000010
【図３】
2010517374.tif 000011
【図４】
2010517374.tif 000012
【図５】
2010517374.tif 000013
【図６】
2010517374.tif 000014
【図７】
2010517374.tif 000015
【図８】
2010517374.tif 000016
【図９】
2010517374.tif 000017
【図１０】
2010517374.tif 000018
【図１１】
2010517374.tif 000019
【図１２】
2010517374.tif 000020
【図１３】
2010517374.tif 000021
【図１４】
2010517374.tif 000022
【図１５】
2010517374.tif 000023
【図１６】
2010517374.tif 000024
【図１７】
2010517374.tif 000025
【図１８】
2010517374.tif 000026
【手続補正書】
【提出日】平成21年3月24日(2009.3.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のプログラマブル低減状態トレリスパラメータのための少なくとも１つのプログラミング入力と、
前記少なくとも１つのプログラミング入力に接続され、トレリス構成を有する連続位相変調（ＣＰＭ）信号を処理し、最尤の現在のウィニングスーパー状態と対応するサバイブフル状態とに基づき送信されたＮビットまでのビットを返すよう動作可能な低減状態最尤デコーダを実装するプログラマブル装置と、
を有するデコーダであって、
前記プログラマブル装置は、すべてのスーパー状態についてパスメトリックを計算し、前記トレリス構成から（ａ）アクティブ及び非アクティブ状態、又は（ｂ）開始及びデルタ状態を決定し、畳み込みコードのための１つの段階と、連続位相変調のための少なくとも２つの段階とを有するパターンが繰り返される前に、各トレリス段階に対して前記状態と当該デコーダとの接続性情報を書き込むことによって、前記低減状態トレリスパラメータに基づきベストなパスを決定するデコーダ。
【請求項２】
前記プログラマブル低減状態トレリスパラメータは、少なくともスーパー状態の個数、フル状態の個数、スーパー状態毎のブランチの個数、リバーススーパー状態トレリステーブル、フル状態としてのデコーダスーパー状態サバイブ、フォワードフル状態テーブル、フル状態とスーパー状態との間のマッピングテーブル、デコーダスーパー状態のパスメトリック、及びデコーダスーパー状態のトレースバックアレイの１つから構成される、請求項１記載のデコーダ。
【請求項３】
すべてのプログラマブルパラメータは、整数である、請求項２記載のデコーダ。
【請求項４】
前記デコーダの状態構成は、スーパー状態毎のパスメトリック、スーパー状態毎のトレースバックアレイ、及びスーパー状態毎のサバイブフル状態を有する、請求項２記載のデコーダ。
【請求項５】
前記低減状態最尤デコーダはさらに、決定フィードバックに用いられるフルデコーダ状態とパスメトリックとを含むデコーダの状態構成を有する、請求項１記載のデコーダ。
【請求項６】
前記低減状態最尤デコーダはさらに、所与のシンボルに対して、決定フィードバックからの何れのフルデコーダ状態が次のフルデコーダ状態に接続されるか示すよう動作するフォワードトレリス構成を有する、請求項１記載のデコーダ。
【請求項７】
デコーダを実現する方法であって、
複数のプログラマブル低減状態トレリスパラメータを入力するステップと、
プログラマブル装置において、トレリス構成を有する連続位相変調（ＣＰＭ）信号を処理し、最尤で現在のウィニングスーパー状態と対応するサバイブフル状態とに基づき送信されたＮビットを返し、すべてのスーパー状態についてパスメトリックを計算し、前記トレリス構成から（ａ）アクティブ及び非アクティブ状態、又は（ｂ）開始及びデルタ状態を決定し、畳み込みコードのための１つの段階と、連続位相変調のための少なくとも２つの段階とを有するパターンが繰り返される前に、各トレリス段階に対して前記状態と当該デコーダとの接続性情報を書き込むことによって、前記低減状態トレリスパラメータに基づきベストなパスを決定するステップと、
を有する方法。
【請求項８】
前記プログラマブル装置において、メモリにより波形を復調するステップをさらに有する、請求項７記載の方法。
【請求項９】
パスメトリック、決定フィードバックに用いられるサバイブフル状態及びトレースバックアレイを含むデコーダの状態構成を構成するステップをさらに有する、請求項７記載の方法。
【請求項１０】
所与のシンボルに対して、決定フィードバックからの何れのサバイブフルデコーダ状態が次にフルデコーダ状態に接続されるか示すよう動作するフォワードトレリス構成を構成するステップをさらに有する、請求項７記載の方法。
【国際調査報告】
2010517374.tif 000027
2010517374.tif 000028
2010517374.tif 000029