(57)【要約】低い偏光感度を呈するモノリシックリン化インジウム（ＩｎＰ）差分位相シフトキーイング（ＤＰＳＫ）又は差分直交位相シフトキーイング（ＤＱＰＳＫ）受信機が提供される。
2010539540.tif 000002
【特許請求の範囲】
【請求項１】
モノリシック受信機であって、
半導体基板チップ、及び
前記基板上に集積された遅延干渉計（ＤＩ）を備え、該ＭＺＤＩが、
１つの入力ポート及び２つの出力ポートを有する第１の光カプラ、
少なくとも２つの入力ポート及び少なくとも２つの出力ポートを有する第２の光カプラ、
前記第２の光カプラの１以上の出力ポートに接続された１以上の光検出器、
前記第１の光カプラの出力ポートを前記第２の光カプラの２つの出力ポートに接続する２本の不等長の導波路アーム、及び
前記導波路アーム内に配置された少なくとも１つの偏光依存性フェーズシフタ
を含み、
前記ＤＩの偏光依存性波長シフトを軽減するために前記偏光依存性フェーズシフタが調整されることを特徴とする受信機。
【請求項２】
請求項１の受信機チップにおいて、前記モノリシック受信機が低い偏光感度のＤＰＳＫ受信機として機能する、受信機チップ。
【請求項３】
請求項１の受信機チップにおいて、前記モノリシック受信機が低い偏光感度のＤＱＰＳＫ受信機として機能する、受信機チップ。
【請求項４】
請求項１の受信機チップにおいて、前記偏光依存性フェーズシフタが電流注入型フェーズシフタである、受信機チップ。
【請求項５】
請求項１の受信機チップにおいて、前記第１の光カプラがマルチモード干渉カプラである、受信機チップ。
【請求項６】
請求項１の受信機チップにおいて、前記第２の光カプラが少なくとも２個の入力ポート及び少なくとも４個の出力ポートを有するスターカプラである、受信機チップ。
【請求項７】
請求項６の受信機チップにおいて、前記ＭＺＤＩのアームが前記スターカプラの中央の２個の入力ポートに接続され、４本の出力導波路が前記スターカプラの中央の４個の出力ポートに接続された、受信機チップ。
【請求項８】
請求項１の受信機チップにおいて、前記光検出器の１以上が高速光検出器である、受信機チップ。
【請求項９】
請求項７の受信機チップであって、さらに、２つのモニタ光検出器のセットを備え、各々が前記スターカプラの中央の４個の出力ポートに隣接する該スターカプラの１つの出力ポートに接続された、受信機チップ。
【請求項１０】
請求項９の受信機チップであって、さらに、前記２つのモニタ光検出器における光パワーを等しく維持するために前記ＭＺＤＩの波長を制御する前記モニタ光検出器と通信状態にある制御システムを備えた受信機チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概略として光通信の分野に関し、より具体的には、ＩｎＰ又は他の半導体材料から作製された低い偏光感度を呈するモノリシック差分位相シフトキーイング（ＤＰＳＫ）又は差分直交位相シフトキーイング（ＤＱＰＳＫ）受信機に関する。
【背景技術】
【０００２】
光差分位相シフトキーイング（ＤＰＳＫ）は各シンボルが「１」又は「−１」のいずれかとなる光信号フォーマットである。情報が隣接ビット間の位相差として符号化されるので差分といわれる。差分直交位相シフトキーイング（ＤＱＰＳＫ）は各シンボルが「１＋ｊ」、「１−ｊ」、「−１＋ｊ」又は「−１−ｊ」のいずれかとなる光信号フォーマットである。それは起点の周りに等間隔配置された４点のコンステレーションを有し、僅かＮ/２[ＧＨｚ]以下の光帯域幅でＮ[Ｇｂ/ｓ]の送信及び僅かＮ/２[Ｇｂ/ｓ]での電子動作を可能とするマルチレベルフォーマットである。（例えば、R. A. Griffin et al,「10 Gb/s Optical differential quadrature phase shift key (DQPSK) transmission using GaAs/AlGaAs Integration」 Optical Fiber Communication Conference, 論文FD6、２００２年、参照。）しかし、そのような望ましい属性にもかかわらず、ＤＰＳＫ及びＤＱＰＳＫ送信は比較的複雑な受信機を必要とする。
【０００３】
特に、従来のＤＱＰＳＫ受信機はマッハツェンダ遅延干渉計（ＤＩ)及び２対の光検出器（ＰＤ)を必要とし、構成要素に接続する経路長は精密なものでなければならない。マッハツェンダ遅延干渉計の数を１個に減らすことによって幾らかの簡素化ができ、光検出器をその遅延干渉計に集積することによって更なる簡素化が行える。半導体材料上へのモノリシック集積によって更なる簡素化ができ、受信機の設置スペースを大幅に減少できる。しかし、偏光感度がないそのようなモノリシック的に集積された受信機は実現が難しい。
【発明の概要】
【課題を解決するための手段】
【０００４】
モノリシックＤＱＰＳＫ受信機は、低い偏光感度を呈する一方でリン化インジウム（ＩｎＰ）で集積される本発明の原理による技術で発展がなされる。発明の側面によると、受信機は、マルチモード干渉計（ＭＭＩ）カプラ及びスターカプラを２本のアームのいずれかの端部に有するマッハツェンダ遅延干渉計（ＭＺＤＩ）を備えた光復調器を含む。ＭＺＤＩは１以上の偏光依存性のフェーズシフタを含む。
【０００５】
発明の他の側面によると、ＭＺＤＩアームのうちの１つが、ループが熱−光フェーズシフタの付近に配置される一方で電流注入型フェーズシフタが配置される導波ループを含む場合に更なる偏光非依存性が実現される。モニタ光検出器がスターカプラの特定の出力ポートに使用される場合に、ＭＺＤＩにおけるフェーズシフタが自動的に調整されるフィードバック制御システムが構成される。
本発明のさらに完全な理解が添付図面を参照して達成できる。
【図面の簡単な説明】
【０００６】
【図１】図１は本発明によるＩｎＰ  ＤＰＳＫ受信機のためのレイアウトの図である。
【図２】図２は本発明によるＩｎＰ  ＤＱＰＳＫ受信機のためのレイアウトの図である。
【図３】図３は本発明によるＩｎＰ  ＤＱＰＳＫ受信機チップのための導波路レイアウトである。
【図４】図４はロングフェーズシフタ及びヒータブロックを示す図３のＩｎＰ  ＤＱＰＳＫ受信機チップの導波路レイアウトである。
【図５】図５は、（図５Ａ）ｉｐｓ＝０ｍＡ及び（図５Ｂ）ｉｐｓ＝５.１ｍＡにおいて全ての偏光にわたって測定された、入力テスト導波路と出力テスト導波路間の測定ファイバ−ファイバスペクトル応答を示す。
【図６】図６は、ＴＥ偏光及びＴＭ偏光双方についての内側アーム上のロングフェーズシフタへのフェーズシフタ電流に対して、ＤＦＳＲについて規格化された測定ＭＺＤＩピークスペクトル位置を示すグラフである。
【図７】図７は４個の異なる条件におけるＰＤ＃１からの１直交成分の測定Ｇｂａｕｄアイパターン図のシリーズであり、図７Ａは偏光スクランブリング無しでフェーズシフタ電流１.６ｍＡ、図７Ｂは偏光スクランブリング有りでフェーズシフタ電流１.６ｍＡ、図７Ｃは偏光スクランブリング無しでフェーズシフタ電流５.７ｍＡ、及び図７Ｄは偏光スクランブリング有りでフェーズシフタ電流５.７ｍＡのものである。
【図８Ａ】図８Ａは、本発明による代替のＩｎＰ  ＤＱＰＳＫ受信機の図である。
【図８Ｂ】図８Ｂは、本発明による代替のＩｎＰ  ＤＱＰＳＫ受信機のレイアウトの図である。
【図９】図９は、本発明によるＩｎＰ  ＤＱＰＳＫ受信機チップで使用される導波路及び光検出器の断面図である。
【図１０】図１０は、全ての入力偏光における４個のスターカプラ出力に対する図９のマッハツェンダ遅延干渉計（ＭＺＤＩ）を介した波長対透過率測定値を示し、図１０(Ａ)では電流注入型フェーズシフタにバイアスがなく、図１０(Ｂ)では電流注入型フェーズシフタに１８ｍＡのバイアスがある。
【図１１】図１１は４個の異なる条件におけるＰＤ＃１からの１直交成分の測定Ｇｂａｕｄアイパターン図のシリーズであり、図１１Ａは偏光スクランブリング無しでフェーズシフタ電流１.６ｍＡ、図１１Ｂは偏光スクランブリング有りでフェーズシフタ電流１.６ｍＡ、図１１Ｃは偏光スクランブリング無しでフェーズシフタ電流５.７ｍＡ、及び図１１Ｄは偏光スクランブリング有りでフェーズシフタ電流５.７ｍＡのものである。
【図１２Ａ】図１２Ａは２つの追加の光検出器を含む本発明の代替実施例の図を示す。
【図１２Ｂ】図１２Ｂは２つの追加の光検出器を含む本発明の代替実施例のレイアウトを示す。
【発明を実施するための形態】
【０００７】
以降は単に発明の原理を説明するものである。従って、当業者であれば、ここに明示的に記載又は図示しないが発明の原理を具現化してその精神と範囲に含まれる種々の構成を考案することができることが分かるはずである。
【０００８】
さらに、ここに記載される全ての例及び条件付き言語は基本的に、読者が発明の原理及び発明者によって与えられた発想を理解して技術を促進することを補助する教育的目的のみのためであることが明確に意図され、そのような具体的に記載された例及び条件への限定がないものとして解釈される。
【０００９】
さらに、発明の原理、側面及び実施例やその具体例をここに記載する全ての記述はその構造的均等物及び機能的均等物の双方を包含することが意図されている。さらに、そのような均等物は現在知られている均等物や将来開発される均等物、即ち、構造にかかわらず同じ機能を実行するように開発されたあらゆる要素の双方を含むことが意図される。
【００１０】
従って、例えば、当業者であれば、図面は発明の原理を具現化する例示的構造の概念的な見方を表すことが分かるはずである。
【００１１】
まず図１を参照すると、本発明のフェーズシフタを有するＤＰＳＫマッハツェンダ遅延干渉計についてのレイアウト図が示されている。図１に示すように、デバイスは基板チップ１１０（この好適な実施例ではリン化インジウム（ＩｎＰ）である）を備える。チップ１１０上に、導波路カプラ１２０、１２５によってそれらの端部の各々で接続された一対の不等長の導波路アーム１３０、１４０を含むＭＺＤＩが配置される。好適な実施例では、１３０と１４０の間の経路長の差は通常、入力されるデータ信号の約１シンボル長となるように設計される。一端でカプラ１２５に接続される一方で他端が光検出器１６０、１６５に向けられた２本の出力導波路１５０、１５５がさらに示されている。不等長導波路アーム１３０、１４０の各々はフェーズシフタ１３５、１４５を含む。この適切に構成された構造全体があれば、入力導波路１１５で受信された光信号は１×２導波路カプラ１２０の効果によって分離され、２つの不等長導波路アーム１３０、１４０に向けられることが当業者には容易に分かる。そして、それは２×２出力カプラによって受信され、出力導波路１５０、１５５及び光検出器１６０、１６５にそれぞれ向けられる。
【００１２】
しかし、ＭＺＤＩは通常、導波路における複屈折に起因する偏光依存性波長（ＰＤＷ）シフトを呈する。ＰＤＷシフトは、半導体材料では矩形断面の導波路を作製するのが難しいため、ＩｎＰのような半導体材料で特に大きい。
【００１３】
本発明の一側面はＭＺＤＩが偏光非依存性であることである。発明の側面によると、前方注入型フェーズシフタがＭＺＤＩのアームの１つに配置される。導波路にはｐ−ｎジャンクションがあり、キャリア密度の変化に起因して電流注入が位相シフトをもたらす。
【００１４】
そのような前方注入型フェーズシフタは偏光依存性位相シフトをもたらすので（ＴＥ及びＴＭモードはｐ−ｎジャンクションとの異なるモードオーバーラップを有するので）、フェーズシフタの適切な調整はＭＺＤＩが偏光に感度を持たなくなることに帰着する。このような態様で構成されると、ＭＺＤＩにおいてＰＤＷシフトが測定できる。これが過大な場合には、フェーズシフタのうちの１つはＰＤＷシフトを実質的にゼロに等しくする量まで駆動されることができる。
【００１５】
その後ＭＺＤＩの波長が信号波長に一致するように調整するために、チップ全体の温度が調整され、又は好ましくは熱−光移動シフタがＭＺＤＩアームの１つに配置される。当業者であれば容易に分かるように、熱の効果は非常に低い偏光依存性しか持たないので、偏光依存性に影響を与えずに波長を調整するのに非常に良い。（偏光非依存性を実現するために）ＭＺＤＩアームの直上に電流注入型フェーズシフタがあるので、熱−光フェーズシフタは導波路の側部に僅かにオフセットしていなければならない。
【００１６】
さらに、高い消滅率を達成するために、ＭＺＤＩアームにアーム損失バランスをとるための他の要素を配置することもできる。その要素は電子吸収減衰器として動作する逆バイアスフェーズシフタとすることができる。この減衰器及び順バイアスフェーズシフタの１つを調整することによって、より高い消滅率及び低い偏光依存性を同時に実現することができる。好ましくは、減衰器は低い偏光依存性を持つ伸張歪み材料を使用すべきである。
【００１７】
有利なことに、本発明の原理は図２に示すようなＤＱＰＳＫ受信機に拡張することができる。一般に実施されるように、そのようなＤＱＰＳＫ受信機は、２本の不等長アーム２３０、２４０及び２つのカプラ２２０、２２５（前者は２×２カプラであり、後者は２×４カプラである）を有するＭＺＤＩが集積されるＩｎＰチップ２１０を備える。２×４カプラは９０度ハイブリッドとして作用する。ＤＱＰＳＫ受信機用に使用されるそのような２×４カプラは、Doerr及びGillによる米国特許出願公開第２００５０２８６９１１号「Apparatus and method for receiving a quadrature differential phase shift key modulated optical pulsetrain」においてさらに説明され、本発明の現出願人に譲渡された。
【００１８】
フェーズシフタ２３５、２４５及び減衰器２３７、２４７がアームに集積される。上記のように、減衰器は低い偏光依存性を呈する伸張歪み材料から構成されるのが好ましい。
【００１９】
最後に、２×４カプラ２２５の出力が、多数の光検出器２６０、２６５、２６７、２６９によって検出され得る多数の出力導波路２５０、２５５、２５７、２５９に向けられる。
【００２０】
ここで図３を参照すると、本発明による例示のＩｎＰ  ＤＱＰＳＫ受信機チップ３００の導波路レイアウトが示される。図３に示すように、ＩｎＰ基板３１０には１×２マルチモード干渉（ＭＭＩ）カプラ３１５、約１８.７ｐｓの差分遅延を持つ２本の導波路３１２、３１４（当業者であれば、１０７Ｇｂ/ｓＤＱＰＳＫについて１シンボル遅延であることを認識するはずである）、２×４スターカプラ３２０、及び４本の出力導波路３２５、３２６、３２７、３２７が集積される。
【００２１】
実施されるように、好ましくは２つの対３３１及び３３２並びに３３３及び３３４として構成される４個の導波路光検出器３３１、３３２、３３３及び３３４がスターカプラ３２０から等距離に配置される。図３から分かるように、光検出器導波路は出力導波路３２５、３２６、３２７、３２８として続き、スペクトル応答を測定するのに都合の良い測定点を与えるＩｎＰ基板チップ３１０の辺の切面で終端する。当業者には分かるように、光をチップ外に導通する出力導波路は製品デバイスからは適宜外してもよい。
【００２２】
好適なテスト実施例では、導波路はベンゾシクロブテン（ＢＣＢ）の上部クラッディングの２.１μｍの高さのリッジであり、それらは、ｎドープ層、１０ｎｍの分離閉込め層によって囲まれた８個の伸張歪み量子ウェル（ＱＷ）、２５０ｎｍの非ドープＩｎＰ層、及びｐドープ層を含む実質的に同じ構造を持つ。ＱＷバンドエッジは１６００ｎｍ以下である。当業者であればそのような構造が変調器でも採用され得ることが当然に分かるはずである。
【００２３】
ここで図４を参照すると、本発明によるＩｎＰ  ＤＱＰＳＫ受信機チップのレイアウトが示される。より具体的には、チップ４１０は約１８.７ｐｓの遅延を呈する遅延干渉計（ＤＩ）４２０を含む。ＭＺＤＩ４２０は、電流注入によって動作される多数のロングフェーズシフタ４２５（１.５ｍｍ以下）を含む。
【００２４】
フェーズシフタ４２５は偏光依存性であり、ＭＺＤＩ４２０の総偏光依存波長（ＰＤＷ）シフトを所望の波長でヌルにすることが分かる。ＭＺＤＩ４２０を適用データ信号に整列するためのＭＺＤＩ４２０の位相調整は、フェーズシフタ４２５の比較的小さい調整で組み合わされる１以上のチップヒータ４３０（有利なことにチップの下に配置できる）の使用によってチップ全体温度を調整することによって達成できる。
【００２５】
本発明によるＩｎＰ  ＤＱＰＳＫ受信機を評価するのにあたり、チップは銅ブロックに半田付けされ、それが熱−光クーラー上に配置された。それがレンズファイバを介して光学的にアクセスされた。反射防止コーティングは付加されなかった。
【００２６】
入力導波路から４本の出力テスト導波路の各々への測定ファイバ・トゥ・ファイバ透過率を図５Ａに示す。スペクトル応答において濃淡付けされた領域は全偏光にわたる透過率の程度を表す。偏光依存損失は１.５ｄＢ以下であり、ＰＤＷシフトは２５ＧＨｚ以下である。
【００２７】
その後、電流ｉｐｓがＤＩの短い方のアーム上のロングフェーズシフタに注入された。出力＃３についての２つの偏光に対するピークのＭＺＤＩフリー・スペクトル・レンジ（ＦＳＲ）に規格化された波長におけるスペクトル位置を、注入電流の関数として図６のグラフに示す。ＴＭ偏光はＴＥ偏光の０.７５の割合でシフトする。この値は、量子ウェルを含まない電流注入型フェーズシフタについて見られる値０.８０に近い。
【００２８】
当業者には分かるように、電流注入型フェーズシフタが偏光感度を呈することは想定されていないが、ＴＥモードはＴＭモードよりも広くかつ短く、キャリアが注入される本来的な領域は広く短いので、キャリア注入領域とのモードオーバーラップはＴＭよりもＴＥについての方が大きい。やはり当業者であれば、これは、ＴＭがＴＥの１.０４以下の割合でシフトし、モード形状ではなく歪に大きく起因するようなシリカでの熱−光フェーズシフタのものとは異なることが分かるはずである。
【００２９】
５ｍＡ以下の電流において、ＴＥ及びＴＭのスペクトル応答は１５５０ｎｍでオーバーラップする。これらの条件下での測定スペクトル応答を図５Ｂに示す。ＰＤＷシフトは３.２ＧＨｚに大幅に低減される。なお、ＰＤＷシフトは１０７Ｇｂ/ｓのＤＱＰＳＫ信号を復調するために１ＧＨｚ未満でなくてはならない。
【００３０】
フェーズシフタ調整にかかわらず、ＴＥ及びＴＭの組合せである偏光状態はスペクトルシフトを呈するので、ＰＤＷシフトは３.２ＧＨｚ未満には下がらない。従って、ＤＩのいずれかの場所で、シリカ導波路ＤＩにおいてＰＤＷの除去を制限することが知られる偏光クロストークが起こる。
【００３１】
合計位相シフトに対する電流の傾斜は電流が増加すると減少し、最終的には飽和する。これは、フェーズシフタが比較的長くなければならず、ヌルＰＤＷ条件が達成される前に飽和するのを防止しなければならない１つの理由である。有利なことに、幾つかのチップでは、この技術はＰＤＷシフトを飽和に達する前に１−３ＧＨｚに減少させ得ることが確認された。
【００３２】
受信機をテストするために、１５５０ｎｍで４３Ｇｂ/ｓの非リターントゥゼロ（ＮＺＲ）ＤＱＰＳＫ信号がチップに投入された。このレートでは、ＭＺＤＩは僅か０.４シンボルの遅延しか有さない。小数シンボルＭＺＤＩは単位シンボルＤＩよりも大きいＰＤＷシフトを許容できるが、全体的な感度の低下が起こってしまう。（シングルエンド検出を用いて）あるＰＤから復調された直交成分の１つの測定されたアイパターン図を図７Ａに示す。ＭＺＤＩの短い方のアーム上のロングフェーズシフタへの駆動電流はゼロに近く、偏光は最良のアイパターン図を生成するように最適化される。さらに、受信機の前に挿入された偏光スクランブラは、図７Ｂに示すように高い偏光依存性に起因してアイを閉じた。そしてフェーズシフタは低いＰＤＷ条件に調整され、図７Ｃ及び７Ｄに示すように、偏光スクランブラ有り及び無しについて測定され、低い偏光依存性を示した。
【００３３】
ＭＺＤＩはＤＱＰＳＫ信号の両直交成分を復調したが、位相は各直交成分を最適化するために僅かに再調整されなければならなかった。これは２×４スターカプラにおける位相差は厳密には９０°の整数倍でないことを示している。もちろん、これらの位相は所望の波長のために代替の構成で調整できる。
【００３４】
図８(Ａ)及び８(Ｂ)を参照すると、本発明によるモノリシックＩｎＰ  ＤＱＰＳＫ受信機の代替の構成のための導波路レイアウトが示されている。図示するように、ＩｎＰチップ８１０は、マルチモード干渉（ＭＭＩ）カプラ８３０を一端に、及び２×４スターカプラ８５０（９０度ハイブリッドとして作用する）を他端に持つＭＺＤＩ８２５を備えた光復調器８２０を含む。この実施例では、ＭＺＤＩ経路長時間差は１８.７ｐｓである。
【００３５】
図８(Ａ)及び８(Ｂ)から分かるように、ＭＺＤＩ８２５の長いアームは熱−光フェーズシフタ８４２に近接するループ８４０及び電流注入型フェーズシフタ８４４を含む。図８(Ａ)及び８(Ｂ)に具体的に示すように、熱−光フェーズシフタはループ８４０を実質的に囲む。先に説明したように、電流注入型フェーズシフタはＰＤＷを軽減するためにあり、熱−光フェーズシフタはＭＺＤＩ位相を調整するためにある。さらに、図８(Ａ)及び８(Ｂ)には具体的に示していないが、ＭＭＩへの入力は、干渉計の長い方のアームでの合計伝搬損失の増加及び導波路交差を補償するために僅かにオフセットされている。
【００３６】
有利なことに、ＭＺＤＩ遅延について言うと、曲げ半径２４０μｍの小さいループを用いることによって、非常に小さなデバイスを構成できる。
有利なことに、図９を参照すると、本発明によるＤＱＰＳＫ受信機で採用される構造は従来の方法を介して作製される。図９に受動導波路（図９(Ａ)）及び導波路光検出器構造（図９(Ｂ)）の断面図を示す。図示するように、積層構造が採用され、ｎドープされたウエハ構造体９１０上にバッファ層９２０、導波１.４μｍバンドギャップＩｎＧａＡｓＰ層９３０、及びｐドープされたＩｎＧａＡｓ吸収層９４０が全体の約１／３まで成長する。これに続き、ＩｎＧａＡｓがＰＤのみから除去される。吸収層９４０上に、約１２０ｎｍの非ドープセットバック層で始まり徐々にｐドーピングが増加する１μｍ以下のＩｎＰが続くＩｎＰ層９５０が成長する。構造体はコンタクト層９６０を追加することによって並びにベンゾシクロブテン（ＢＣＢ）での平坦化、ＢＣＢエッチング９５５及び金属コンタクト９７０の金属蒸着によって仕上げられる。図９(Ａ)及び図９(Ｂ)に示すように、層の全てが両方の構造体において構成されるわけではない。
【００３７】
入力から４本の出力導波路への伝送スペクトルを図１０に示す。より具体的には、図１０は、電流注入型フェーズシフタ８４４に対する０ｍＡ（図１０(Ａ)）及び１８ｍＡ（図１０(Ｂ)）駆動で測定されたスペクトルを示す。１８ｍＡは最小ＰＤＷシフトを提供する電流である。
【００３８】
図１０にプロットされたこれらのスペクトルから分かるように、電流注入型フェーズシフタの偏光依存性は有利なことにＰＤＷシフトを軽減する。しかし、ＰＤＷシフトは、おそらくカプラ及び／又は曲げにおける偏光クロストークに、ある程度起因してゼロにはならない。
【００３９】
ＰＤ光電流を集めるために、内部５０オーム終端を持つ高速グランド−信号−グランドプローブが使用された。ＰＤは−４Ｖのバイアスを必要とした。デバイスを評価するために、１５５０ｎｍにおける５３.３Ｇｂ/ｓリターントゥゼロ（ＲＺ）ＤＱＰＳＫ信号がチップに投入された。投入電力は＋１７ｄＢｍであり、偏光スクランブラが入力部に配置されてチップの偏光依存性を確認した。図１１は１つのＰＤを用いる直交成分の１つについてのアイパターン図のシリーズを示す。電流注入型フェーズシフタへの低いバイアスによってＰＤＷシフトは大きくなり、従って図１１(Ｂ)に示すように偏光スクランブルがオンのときのアイパターン図は閉じてしまう。フェーズシフタのバイアスが最小ＰＤＷシフトに調整されると、図１１(Ｄ)に示すように偏光スクランブル中のアイパターンは開いた状態を維持する。
【００４０】
最後に、図１２に本発明の代替実施例を示す。図１２(Ａ)及び図１２(Ｂ)を同時に参照すると、受信機構造は便宜的に「モニタ光検出器」といわれる少なくとも２つの追加の光検出器８７５を含む。これらのモニタ光検出器８７５はスターカプラの最も外側の２本のアームに接続されると、有利なことに、光変調器が適切に送信機波長にロックされることを補償するように使用できる。
【００４１】
好ましい実施例では、そして既に述べたように、モニタ光検出器８７５はスターカプラの最も外側の２本のアームに接続される。例えば、高速光検出器に接続されたスターカプラの出力ポートがポート１、２、３及び４として識別される場合には、２つのモニタ光検出器がポート０及び５（出力ポートアームの両外側のアームに対応する）に接続される。なお、これらのモニタポートアームは中央ブリュアン域の外部にある。
【００４２】
体表的実施例では、モニタ光検出器８７５は一方で、熱−光フェーズシフタ、チップ温度、干渉計の波長を調整する他の手段を（単独又は組合せで）調整する制御システム８７６と通信状態にある。この好適な態様では、制御システムは、モニタ光検出器の出力をモニタし、それに従って波長を調整することによって波長へのリアルタイム調整を提供する。通常は、制御システムは２つのモニタ光検出器信号を互いに減算して、その差分信号を用いて熱−光フェーズシフタ、チップ温度等の調整を行う。例えば、差分信号が正の場合には熱−光フェーズシフタ電圧は増加されるべきであり、差分信号が負の場合には熱−光フェーズシフタ電圧は減少されるべきである。
【００４３】
これまで、我々は幾つかの具体的な例を用いて発明を記載及び説明したが、当業者であれば我々の教示がそのように限定されないことが分かるはずである。例えば、このデバイスはシリコン又はＧａＡｓのようなＩｎＰ以外の半導体材料を用いても構成できる。従って、発明は以降の特許請求の範囲によってのみ限定されるべきものである。
【図１】
2010539540.tif 000003
【図２】
2010539540.tif 000004
【図３】
2010539540.tif 000005
【図４】
2010539540.tif 000006
【図５】
2010539540.tif 000007
【図６】
2010539540.tif 000008
【図７】
2010539540.tif 000009
【図８Ａ】
2010539540.tif 000010
【図８Ｂ】
2010539540.tif 000011
【図９】
2010539540.tif 000012
【図１０】
2010539540.tif 000013
【図１１】
2010539540.tif 000014
【図１２Ａ】
2010539540.tif 000015
【図１２Ｂ】
2010539540.tif 000016
【国際調査報告】
2010539540.tif 000017
2010539540.tif 000018
2010539540.tif 000019