(57)【要約】【課題】光感知アレイの電気的接続のための無駄な空間を最小にする。【解決手段】光センサで使用するための光感知アレイを形成する方法が提供される。この方法は、複数の個々の光感知素子をキャリア上にタイル張りする工程を含み、各素子がその縁部に形成された切欠きを有し、これらの素子が、キャリアとこのキャリアとは反対側を向くように構成された素子の表面との間で電気的接続を形成するようにともにタイル張りされたとき、この切欠きが空間を提供するように適合される。各素子は、シリコン光電子増倍管（SPM）回路を含むことができる。【選択図】図１
2010535409.tif 000002
【特許請求の範囲】
【請求項１】
光センサで使用するための光感知構造を形成する方法であって、
複数の個々の光感知素子をキャリア上にタイル張りする工程を含み、
前記各素子が、当該素子に形成された切欠きを有し、
前記切欠きは、前記素子がともにタイル張りされたとき、前記キャリアの反対側を向く前記素子の表面と前記キャリアとの間で電気的接続を形成するための空間を形成する、方法。
【請求項２】
各素子が固体光感知回路を含む、請求項１に記載の方法。
【請求項３】
各素子がシリコンダイを含む、請求項１または２に記載の方法。
【請求項４】
各素子がシリコン光電子増倍管回路を含む、請求項１、２または３に記載の方法。
【請求項５】
前記切欠きが前記素子の隅部に配置される、請求項１〜４のいずれかに記載の方法。
【請求項６】
前記素子と、前記切欠きによって形成された前記空間と、がともに、規則的な形状を規定する、請求項１〜６のいずれかに記載の方法。
【請求項７】
前記切欠きが、前記電気的接続を形成するための空間を提供し、前記電気的接続が実質的に前記空間の形状の範囲から突出しない、請求項６に記載の方法。
【請求項８】
前記空間の形状が実質上方形である、請求項６または７に記載の方法。
【請求項９】
前記空間の形状が実質上正方形である、請求項８に記載の方法。
【請求項１０】
前記キャリアと、前記キャリア上にタイル張りされた複数の素子をそれぞれ含む複数のユニットセルを形成する工程と、その後ユニットセルアレイを構成するために前記複数のユニットセルを保持する工程とを含む、請求項１〜９のいずれかに記載の方法。
【請求項１１】
前記複数のユニットセルをともにタイル張りして、ユニットセルアレイを形成する工程を含む、請求項１０に記載の方法。
【請求項１２】
前記ユニットセルアレイの異なるそれぞれのユニットセル上に配置されたときの隣接する素子間の無駄な空間を最小にするように、前記キャリア上の前記素子を構成する工程を含む、請求項１０または１１に記載の方法。
【請求項１３】
各素子が高利得光感知回路を含む、請求項１〜１２のいずれかに記載の方法。
【請求項１４】
前記利得が１０３より大きい、請求項１３に記載の方法。
【請求項１５】
前記利得が１０５より大きい、請求項１４に記載の方法。
【請求項１６】
素子間の無駄な間隔が最小になるように、前記キャリア上の隣接する素子を構成する工程を含む、請求項１〜１５のいずれかに記載の方法。
【請求項１７】
実質上互いに当接するように、前記キャリア上の隣接する素子を構成する工程を含む、請求項１〜１６のいずれかに記載の方法。
【請求項１８】
各素子の有効領域が、実質上前記素子の縁部まで延びる、請求項１〜１７のいずれかに記載の方法。
【請求項１９】
実質上平坦な素子を使用する工程を含む、請求項１〜１８のいずれかに記載の方法。
【請求項２０】
有効領域全体の面積が１平方ｃｍより大きいタイル張り構成を形成する工程を含む、請求項１〜１９のいずれかに記載の方法。
【請求項２１】
有効領域全体の面積が５平方ｃｍより大きいタイル張り構成を形成する工程を含む、請求項２０に記載の方法。
【請求項２２】
有効領域全体の面積が１０平方ｃｍより大きいタイル張り構成を形成する工程を含む、請求項２１に記載の方法。
【請求項２３】
それぞれの素子を形成する複数のダイをウェーハ上に形成する工程と、前記ウェーハをダイシングする前に、前記ウェーハから物質を取り除いて前記切欠きを形成する工程とを含む、請求項１〜２２のいずれかに記載の方法。
【請求項２４】
エッチング、レーザ切除、切断、または任意の他の適当な手段によって物質を取り除く工程を含む、請求項２３に記載の方法。
【請求項２５】
複数のダイに対して形成される前記切欠きを、これらのダイ間の境界で物質を取り除くことによって同時に形成する工程を含む、請求項２３または２４に記載の方法。
【請求項２６】
前記ウェーハをダイシングする工程を含む、請求項２３、２４または２５に記載の方法。
【請求項２７】
前記キャリア上に提供されたアライメント機構を使用することによって、前記キャリア上の前記素子をアライメントする工程を含む、請求項１〜２６のいずれかに記載の方法。
【請求項２８】
各素子に対するキャリア上に第１および第２のコンタクトを提供する工程であって、前記第１のコンタクトが、前記切欠きを通って、前記キャリアとは反対側を向いている前記素子の表面への前記電気的接続を形成し、前記第２のコンタクトが、前記キャリアの方を向いている前記素子の表面へのさらなる電気的接続を形成する、請求項１〜２７のいずれかに記載の方法。
【請求項２９】
導電性エポキシ接着剤を使用することによって、前記さらなる電気的接続を形成する工程を含む、請求項２８に記載の方法。
【請求項３０】
ワイアボンディングを使用することによって、前記切欠きを通る前記電気的接続を形成する工程を含む、請求項１〜２９のいずれかに記載の方法。
【請求項３１】
前記ワイアボンドが進む高さおよび／または距離を最小にする工程を含む、請求項１〜３１のいずれかに記載の方法。
【請求項３２】
前記切欠きが方形に成形される、請求項１〜３１のいずれかに記載の方法。
【請求項３３】
前記切欠きが正方形に成形される、請求項１〜３２のいずれかに記載の方法。
【請求項３４】
前記切欠きが前記素子の縁部に形成される、請求項１〜３３のいずれかに記載の方法。
【請求項３５】
各素子から別個の出力を可能にするように電気的接続を構成する工程を含む、請求項１〜３６のいずれかに記載の方法。
【請求項３６】
すべての素子に対してまたは１群の素子に対して単一の出力を可能にするように電気的接続を構成する工程を含む、請求項１〜３５のいずれかに記載の方法。
【請求項３７】
複数の切欠きを形成する工程を含む、請求項１〜３６のいずれかに記載の方法。
【請求項３８】
前記キャリアとは反対側を向いている前記素子の表面に必要な各電気的接続のために切欠きを形成する工程を含む、請求項３７に記載の方法。
【請求項３９】
請求項１〜３８のいずれかに記載の方法で使用するのに適した光感知素子。
【請求項４０】
請求項１０または請求項１０の従属請求項のいずれかに記載の方法によって形成されたユニットセル。
【請求項４１】
請求項２３または請求項２３の従属請求項のいずれかに記載の方法によって形成されたウェーハ。
【請求項４２】
少なくとも１つの光源または結合素子を少なくとも１つの検出器素子に光学的に結合させるサブモジュールと、
光源または結合素子を検出器素子に固定して整合させるための直接的または間接的な光学結合および取付け手段を提供するように、機械加工された光導波路に結合された検出器素子のタイル張りアレイを含むアセンブリと
を含む、方法、装置、およびシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光センサに関する。
【背景技術】
【０００２】
光子を検出できること、そして光束の大きさ、その到来時間、および持続時間に関する正確な情報を保持できることは、多くの適用分野にとって非常に重要である。これらの適用分野は、生物学、医学、通信、環境計測、素粒子物理学および空間物理学から一般的な計装に及ぶ。
【０００３】
各適用分野では、検出効率が高くかつ大面積の検出から磁気環境での動作に及ぶ、光検出器素子に関する異なる要件を実施する。これらの要件の結果、現在、固体ＰＩＮおよびＡＰＤ（アバランシェフォトダイオード）デバイスから真空ベースの光電子増倍管（PMT）の解決策に及ぶ、多くのカスタム検出器の選択肢が市場で入手可能である。
【０００４】
近年、ＰＭＴの優勢は、シリコン技術の進歩および新規な検出器デバイスの発展という難題に面している。具体的には、従来のＰＭＴ技術に対する直接の競合品として現れてきたものがある。これをここでは、シリコン光電子増倍管（SPM）と呼ぶ。
【０００５】
ＳＰＭデバイスはまず、８０年代半ばにロシアで開発された。この構造に基づく第１の実際の光検出器は１９８９年に作られ、文献ではＳｉＰＭ、ＭＲＳ  ＡＰＤ、またはＳＳＰＭと呼ばれている。ＳＰＭは、文献で広く報告されているガイガーモードのアバランシェフォトダイオード（GAPD）の概念を延長したものである。たとえば、（ａ）Ｚ．Ｙ．Ｓａｄｙｇｏｖらの「Ａｖａｌａｎｃｈｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｒａｄｉａｔｏｎ  Ｄｅｔｅｃｔｏｒｓ」、Ｔｒａｎｓ．Ｎｕｃｌ．Ｓｃｉ．Ｖｏｌ．４３、Ｎｏ．３（1996）１００９、および（ｂ）Ｖ．Ｓａｖｅｌｉｅｖの「Ｔｈｅ  Ｒｅｃｅｎｔ  Ｄｅｖｅｌｏｐｍｅｎｔ  ａｎｄ  Ｓｔｕｄｙ  ｏｆ  Ｓｉｌｉｃｏｎ  Ｐｈｏｔｏｍｕｌｔｉｐｌｉｅｒ」、Ｎｕｃｌ．Ｉｎｓｔｒ．Ｍｅｔｈ．Ａ５３５（2004）５２８〜５３２を参照されたい。
【０００６】
ＳＰＭは、一体型のクエンチング素子とともにガイガーモードで動作するフォトダイオードのアレイを使用して、すべてのダイオードの電気出力を合計する。最終結果として、（光子を検出したダイオードからの）一連のパルスがともに加算される。個々のダイオードが光子を検出すると、合計された出力は増減する。これにより、全センサに入射する光子の数に比例するアナログ電気出力が生成される。この場合、利得は依然として、１０５より大きい。
【０００７】
ＰＭＴと比較すると、この技術は、バイアス電圧が低く、利得が高く、波形率の小さな、磁気または周囲光に影響されにくい製品を提供するという点で、非常に魅力的である。
【０００８】
早くから開発されていたにもかかわらず、この技術は、初期の製造開発が不十分であったため、商業化されるのが遅かった。これは、過去５年間で劇的に変化し、ＳＰＭデバイスを大量に生産するいくつかの製造者が現れてきた。
【０００９】
現在市販されているＳＰＭ検出器の寸法は、数平方ミリメートル程度の検出面積に制限されている。ＰＭＴと競合するためには、寸法約１”（２．５ｃｍ）の典型的なＰＭＴ面積以上に大面積の検出が必要である。
【００１０】
ＷＯ２００６／１２６０２７に開示されている技法では、ＳＰＭセンサ素子をタイル張りしてより大きなアレイを形成することができ、これにより、たとえば直径１ｍｍ〜３ｍｍの有効領域を有するシリコン光電子増倍管検出器の生産を可能にしてきた。面積がより大きなＳＰＭアレイに対しては、ＷＯ２００８／０５２９６５に、ＳＰＭアレイの上部コンタクトの接続を可能にして、多数のＳＰＭダイオードからなるアセンブリを可能にし、合計または画素化された出力を実現できる可撓性基板が開示されている。
【００１１】
この文脈では、複数の検出器が出力でともに接続されて、面積がより大きな単一の検出器を作製するとき、合計された出力が提供される。そのようなモードで動作するとき、センサは撮像を行うことができず、センサに入射する光を検出することはできるが、空間情報を区別することができない。他方では、アレイ内の複数の画素を個別にアドレス指定して読み出すことができるとき、画素化された出力が提供される。そのようなモードで動作するとき、センサは撮像を行うことができる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ＳＰＭダイオードは現在、１ｍｍ〜３ｍｍの直径で作製される。しかし、直径１．２ｃｍ程度の検出器がますます必要とされている。これは、直径１．２ｃｍの単一の大きなシリコン片を製造することによって、またはたとえば直径３ｍｍの検出器をともにタイル張りして４×４のアレイにすることによって実現することができる（たとえば、ＷＯ２００６／１２６０２７およびＷＯ２００８／０５２９６５参照）。これらのアレイに対する出力は、合計された出力と画素化された出力とで異なり、これらの２つの概念がどちらも機能できる共通の枠組みを提供する必要がある。
【課題を解決するための手段】
【００１３】
本発明の第１の態様によれば、光センサで使用するための光感知構造を形成する方法であって、複数の個々の光感知素子をキャリア上にタイル張りする工程を含み、前記各素子が、当該素子に形成された切欠きを有し、前記切欠きは、前記素子がともにタイル張り(tiled)されたとき、前記キャリアの反対側を向く前記素子の表面と前記キャリアとの間で電気的接続を形成するための空間を形成する、方法が提供される。
【００１４】
各素子は、固体光感知回路(solid-state light sensing circuitry)を含むことができる。
【００１５】
各素子は、シリコンダイを含むことができる。
【００１６】
各素子は、シリコン光電子増倍管回路(Silicon Photomultiplier circuitry)を含むことができる。
【００１７】
切欠きは、素子の隅部に配置することができる。
【００１８】
素子と、切欠きによって提供される空間はともに、規則的な形状を画定することができる。
【００１９】
切欠きは、電気的接続を形成するための空間を提供し、この電気的接続が実質的に前記空間の形状の範囲から突出しない。
【００２０】
この形状は、実質上方形とすることができる。
【００２１】
この形状は、実質上正方形とすることができる。
【００２２】
この方法は、キャリアと、このキャリア上にタイル張りされた複数の素子をそれぞれ含む複数のユニットセルを形成する工程と、顧客および／または製品要件に従って、その後ユニットセルアレイを構成するためにユニットセルを保持する工程とを含むことができる。
【００２３】
この方法は、複数のユニットセルをともにタイル張りして、ユニットセルアレイを形成する工程を含むことができる。
【００２４】
この方法は、ユニットセルアレイの異なるそれぞれのユニットセル上に配置されたときの隣接する素子間の無駄な空間を最小にするように、キャリア上の素子を構成する工程を含むことができる。
【００２５】
各素子は、高利得光感知回路を含むことができる。
【００２６】
この利得は、１０３より大きくすることができる。
【００２７】
この利得は、１０５より大きくすることができる。
【００２８】
この方法は、素子間の無駄な間隔が最小になるように、キャリア上の隣接する素子を構成する工程を含むことができる。
【００２９】
この方法は、実質上互いに当接するように、キャリア上の隣接する素子を構成する工程を含むことができる。
【００３０】
各素子の有効領域(active area)は、実質上その素子の縁部まで延びることができる。
【００３１】
この方法は、実質上平坦な素子を使用する工程を含むことができる。
【００３２】
この方法は、有効領域全体の面積が２平方ｃｍより大きいタイル張り構成を形成する工程を含むことができる。
【００３３】
この方法は、有効領域全体の面積が５平方ｃｍより大きいタイル張り構成を形成する工程を含むことができる。
【００３４】
この方法は、有効領域全体の面積が１０平方ｃｍより大きいタイル張り構成を形成する工程を含むことができる。
【００３５】
この方法は、それぞれの素子を形成する複数のダイをウェーハ上に形成する工程と、ウェーハをダイシングする前に、ウェーハから物質(material)を取り除いて切欠きを形成する工程とを含むことができる。
【００３６】
この方法は、エッチングによって物質を取り除く工程を含むことができる。
【００３７】
この方法は、複数のダイに対する切欠きを、これらのダイ間の境界で物質を取り除くことによって同時に形成する工程を含むことができる。
【００３８】
この方法は、ウェーハをダイシングする工程を含むことができる。
【００３９】
この方法は、キャリア上に提供されたアライメント機構(alignment feature)を使用することによって、キャリア上の素子を整合させる工程を含むことができる。
【００４０】
この方法は、各素子に対するキャリア上に第１および第２のコンタクトを提供する工程であって、第１のコンタクトが、切欠きを通って、キャリアとは反対側を向いている素子の表面への電気的接続を形成し、第２のコンタクトが、キャリアの方を向いている素子の表面へのさらなる電気的接続を形成する、提供する工程を含むことができる。
【００４１】
この方法は、導電性エポキシ接着剤(conductive adhesive epoxy)を使用することによって、さらなる電気的接続を形成する工程を含むことができる。
【００４２】
この方法は、ワイアボンディングを使用することによって、切欠きを通る電気的接続を形成する工程を含むことができる。
【００４３】
この方法は、ワイアボンドが進む高さおよび／または距離を最小にする工程を含むことができる。
【００４４】
切欠きは、方形に成形することができる。
【００４５】
切欠きは、正方形に成形することができる。
【００４６】
切欠きは、素子の縁部に形成することができる。
【００４７】
この方法は、各素子から別個の出力を可能にするように電気的接続を構成する工程を含むことができる。
【００４８】
この方法は、すべての素子に対してまたは１群の素子に対して単一の出力を可能にするように電気的接続を構成する工程を含むことができる。
【００４９】
この方法は、複数の切欠きを形成する工程を含むことができる。
【００５０】
この方法は、キャリアとは反対側を向いている素子の表面に必要な各電気的接続のために切欠きを形成する工程を含むことができる。
【００５１】
本発明の第２の態様によれば、本発明の第１の態様による方法で使用するのに適した光感知素子が提供される。この点で、各素子は、その縁部に形成された切欠きを有し、キャリアとこのキャリアとは反対側を向くように構成された素子の表面との間で電気的接続を形成するように素子がともにタイル張りされたとき、この切欠きが空間を提供するように適合される。
【００５２】
本発明の第３の態様によれば、本発明の第１の態様による方法によって形成されたユニットセルが提供される。この点で、各ユニットセルは、キャリアと、キャリア上にタイル張りされた複数の光感知素子とを含む。これらのユニットセルは、顧客および／または製品要件に従って、その後ユニットセルアレイに構成するために保持することができる。
【００５３】
本発明の第４の態様によれば、本発明の第１の態様による方法によって形成されたウェーハが提供される。この点で、それぞれの光感知素子を形成する複数のダイがウェーハ上に形成され、ウェーハをダイシングする前に、ウェーハから物質が取り除かれて切欠きを形成する。
【００５４】
例として、添付の図面を次に参照されたい。
【図面の簡単な説明】
【００５５】
【図１】シンチレータ結晶、機械加工された光導波路、（大面積で画素化された）ＳＰＭタイル張りアレイ、基板間の相互接続、および多重チャネル読出しＡＳＩＣチップを有する前置増幅基板を組み合わせるＰＥＴ検出モジュールに対する概念の図である。
【図２】ワイアボンドによるダイと基板の電気的接続に対する周知の構成を示す図である。
【図３】ＳＰＭ画素上の後処理の機械加工プロセス工程である、本発明の一実施形態による全体的な製作プロセスを示す図である。
【図４Ａ】ＳＰＭ画素の隅部でワイアボンドによってダイを基板キャリアに電気的に接続するための構成を示す図である。
【図４Ｂ】本発明の工程による４辺突合せ可能なＳＰＭ画素(4 side buttable SPM pixel)を示す図である。
【図５】プリント回路基板に取り付けるためのボールグリッドアレイ（BGA）を有するＬＴＣＣキャリア内に取り付けられたＮ×Ｍ画素アレイを示す図である。
【図６Ａ】ワイアボンドが不活性化され、また熱膨張係数が低く光学透過性が高い適切なエポキシ充填材でＬＴＣＣキャリアの空胴が充填された、Ｎ×Ｍ画素アレイを示す図である。
【図６Ｂ】ボールグリッドアレイを有する多層セラミックＬＴＣＣパッケージ内に取り付けられたＮ×Ｍ画素アレイの断面図である。
【図７】ガラスなどの透過性の蓋でパッケージがカプセル化された、図４および図５の一実施形態を示す図である。
【図８】サブモジュールをともに突き合わせて大面積検出を形成する、サブモジュールの４辺突合せの可能性(4 side submodule buttability)を示す図である。
【図９】検出器サブモジュールアセンブリ、すなわち（ａ）光学グリースで充填されたシンチレータ／光導波路アセンブリ、ならびに（ｂ）基板間の電気的相互接続とＡＳＩＣをもつＰＣＢキャリアとを有する、（ａ）に取り付けられたＳＰＭタイル張りアレイの図である。基板間の相互接続を使用して、ＡＳＩＣとＳＰＭタイル張りアレイの間で熱緩衝が実現されることに留意されたい。
【発明を実施するための形態】
【００５６】
本発明の一実施形態は、ハイブリッドパッケージング方法を使用して大面積アレイ形式で個別のＳＰＭダイをタイル張りすることに基づいて、大面積検出の要件に対処する。ＳＰＭダイのＮ×Ｎアレイからなるサブモジュールタイルを設計する方法が開示される。検出器サブモジュールは、サブモジュールをタイル張りして検出面積をより大きくできるように、縁部の周りの無駄な空間を最小にするように設計される。
【００５７】
この検出器サブモジュールは特に、放射線技法を利用して新陳代謝および解剖学上の特徴などの身体機能（人間および小動物）を研究する核医学で適用される。現在の核放射線技法には、単一光子放出コンピュータ断層撮影法（SPECT）およびポジトロン放出断層撮影法（PET）（小動物および全身）が含まれる。
【００５８】
ＰＥＴ全身スキャナの検出面積範囲には、円環状に構成された約０．５ｍ２を含む。これには、ＳＰＭサブモジュールをともにタイル張りしてＰＥＴ撮像に適した大面積を含むように、ＳＰＭサブモジュールを変倍することが必要である。最も効率的な撮像方法は、環状のシンチレータ検出器で患者を囲むことである。各検出器は、患者の反対側の検出器と電子的に一致する。１対の光子検出器が５１１キロ電子ボルトのエネルギーを同時に検出すると、消滅事象が発生する。ＰＥＴ検出システムは、シンチレータに結合されたＰＭＴを含む。シンチレータは、ガンマ線などの電離放射からのエネルギーを吸収すると可視光または近可視光を放出する材料である。通常シンチレータ材料には、ＬＳＯ、ＬＹＳＯ、ＢａＦ２、およびＢＧＯの結晶が含まれ、ＰＭＴに結合されて、放射性同位元素を数えて撮像するために使用されてきた。
【００５９】
ＳＰＭを使用すると、検出システムは通常、環状のサブモジュールを組み込み、これらのサブモジュールは、検出面積を変倍するように、４つすべての辺でともに突き合わされる。サブモジュールの４つすべての辺で、無駄な空間が最小になるようにサブモジュールを突き合わせて結合させる能力を、４辺突合せ可能と呼ぶ。
【００６０】
図１に示すように、サブモジュール構成は通常、以下の素子から構成される。
１）シンチレータ結晶は通常、消滅事象(annihilation events)を可視の光エネルギーに変換し、この光エネルギーがＳＰＭサブモジュールによって検出される。
２）結晶と検出アレイの両方に対する機械的支持体／筐体として働く材料から、機械加工された透過性のアクリル光導波路を使用することができる。シンチレータは、光学グリース（シリコーン）を使用して光導波路に結合される。
３）ＳＰＭは、光パルスを検出すると、対応する電気信号を生成する。ＳＰＭ出力は、緩衝増幅電子機器(buffer amplification electronics)および像再生のためのデータ処理に伝送される。
４）基板間のコネクタを使用して、ＳＰＭからの信号出力を、多重チャネル読出し回路を含むＰＣＢ基板へ伝送する。電子機器から放出される熱によりパッケージから熱を効果的に取り除くために、銅ベースのヒートブロック、球などを、セラミックキャリア基板の裏面でダイの真下に熱導管として取り付けることができる。温度を安定にするために、埋込み式のｅＴＥＣという解決策が市販されている。
【００６１】
ＷＯ２００８／０５２９６５に開示されている技法では、たとえばシンチレータまたはウィンストンコーンからの光を検出器内に光学的に結合することを必要とする状況に対する解決策が提供される。そのような適用分野では、可撓性膜を使用してダイを接続してより大きなアレイを形成することが理想的である。
【００６２】
アレイを作り出す別の方法は、標準的なダイおよびダイの上部へのワイアボンドを使用することである。しかし、この方法は、検出器が上部に取り付けられている基板にワイアボンディングを接続しなければならないという問題をもたらす。ワイアボンド自体が基板上の限られた量のスペースをとり、このため、この技術を使用して作製されるあらゆるアレイの小型さが制限される。
【００６３】
これを図２に示す。図２から、ダイ２側のワイアボンドにより、アレイ全体が基板４上で実現できる曲線因子(fill factor)が制限されることがわかる。この無駄な空間により、合計される事例で光を検出する際のアレイの効果が制限され、また画素化される事例では、アレイの分解能が制限される。
【００６４】
本発明の一実施形態は、ＳＰＭダイ（ここでは画素と呼ぶ）を変倍して、通常５０×５０ｍｍ２（直径約２インチ）の大きな２Ｄアレイ形式にする新規な手法を提供する。具体的には、合計された画素出力のための大面積検出のために、また画素が個別にアドレス指定される２Ｄ空間検出のために、ＳＰＭ画素をＮ×Ｍアレイ形式で変倍することが開示される。
【００６５】
大面積２Ｄ  ＳＰＭアレイをタイル張りするには、画素間の無効な無駄な空間を最小にし（１００μｍ未満）、また電気的相互接続の面積を最小にするように、またはアレイ内で突き合わせて結合された他のＳＰＭ画素と干渉しないようにＳＰＭへ電気的に接続できるように、ＳＰＭ画素を４辺すべてで突き合わせて結合する（４辺突合せ可能）ための新しい曲線因子の高いパッケージング形式を必要とする。
【００６６】
ダイからパッケージへの電気的相互接続には、ワイアボンド、フリップチップ、タブボンド、および表面実装を含む多くの変形形態がある。これらは周知の技法である。画素の２Ｄ  ＳＰＭアレイに対する難題は、画素からキャリアへの電気的接続に必要な相互接続の無駄な空間を最小にすることである。ワイアボンディングの場合、これは、画素のボンドパッドからキャリア上に位置するランディングパッド／フィンガへのワイアループを処理するのに必要なワイアボンド面積である。
【００６７】
ダイからパッケージへの他の有望な相互接続技法には、スルーホールシリコンバイアをフリップチップアセンブリと組み合わせることが含まれる（たとえば、半導体材料内にスルーホールバイアを製造する方法について記載している米国特許第６，９０８，８５６号参照）。このプロセスについては、過去１０年間多くの研究がなされてきたが、依然として、ＳＰＭアレイを生産するのに商業的に実行可能なプロセスではない。
【００６８】
前述のＷＯ２００８／０５２９６５は、穿孔された薄膜フレックス回路上に平面形式で構成された検出器のアレイについて考慮している。可撓性膜を使用してダイを接続してより大きなアレイを形成すると、検出器と源（たとえば、シンチレータ結晶または光導波路）の間の作用距離を最小にするのに有用である。これにより、光学的クロストークが低減され、最終的に、ＴＯＦ−ＰＥＴシステム内のシステムのエネルギー分解能が改善される（IEEE Transactions on Nuclear Sciences、NS-46、pp.474-478、1999、W. W. Mosesら）。同じく前述のＷＯ２００６／１２６０２７およびＷＯ２００８／０５２９６５は、ともにタイル張りされたＳＰＭ検出器の大きなアレイを使用して、アレイ内の有効画素間の無駄な空間の最小化を実現することを開示している。本発明の一実施形態では、基板への接続は、基板に面するように構成されたＳＰＭの表面を貫通して形成される。
【００６９】
本発明の一実施形態は、ワイアボンド技法を使用する４辺突合せ可能な解決策を可能にするために、ＳＰＭ画素の後処理を使用してＳＰＭ画素を２Ｄ形式で配列する組立て方法を提供する。画素の離隔距離を１００μｍ以内にしてＳＰＭ画素を突き合わせて結合するには、深い空胴内への精密なボンディング方法を必要とするため、ボール／ウェッジおよびウェッジ／ウェッジなどの標準的なワイアボンド方法では非常に困難である。空胴の深さは、画素の厚さに左右される。この問題を軽減する標準的な手法では、画素間の凹部に接合するために画素ピッチについて妥協しているので、隙間および制御は問題ではなくなる。しかしこの手法では、画素間の無駄な空間を１００μｍ未満にするという、本特許で特定した適用分野に必要な突合せ可能要件について妥協している。
【００７０】
本発明の一実施形態は、３つの主要なプロセス工程でＳＰＭ画素を後処理することによって、ワイアボンド技法に伴うこの制限を克服することを目的とする。工程１）では、検出器ボンドパッドからキャリア上に位置する金属パッドまで微細なワイアボンドループを収容するように、ＳＰＭ画素内に約３００ミクロンの深さまで切欠きを機械加工する。工程２）は、空胴およびワイアボンドの長さを低減させるように、シリコンの厚さを２００μｍ未満まで裏面研削する工程に関係する。次いでウェーハは、標準的な業界の慣行で通常の通り切断される。切欠きは、ダイの隅部に位置決めされる。この順序は、ウェーハを完全に貫通してエッチングしようとする際に固有の問題を回避するのに必要である。工程３）は、切欠きされたダイをキャリア基板にワイアボンディングする工程を含む。キャリア自体は、低温コファイヤーセラミック（LTCC）などの任意の多重レベル基板とすることができる。本発明は、ＬＴＣＣ基板だけに限定されるものではなく、ＳＰＭ画素内の切欠きを介してＳＰＭ画素から基板への適当な相互接続を有することができる任意の基板上で使用される。
【００７１】
以下は、本発明の一実施形態で使用される後処理工程について説明する。ＳＰＭは、ＳＰＭ画素内に形成された切欠きを有する必要がある。これは、いくつかの工程プロセスによって実行される。好ましい実施形態では、まず、周知の半導体製作処理工程によってＳＰＭ基板内に切欠きがエッチングされる。このエッチングプロセスの結果、ＳＰＭウェーハが部分的にエッチングされる。エッチングの位置は、ＳＰＭの電気的または光学的性能に作用しないような位置であり、標準的なＳＰＭの上部コンタクトのボンドパッド付近の無駄な空間内に定められる。次いでウェーハを裏面研削して、ＳＰＭウェーハの裏面から余分な物質を取り除く。裏面研削プロセスは、研削を終了する結果、ＳＰＭウェーハの上部からＳＰＭウェーハの裏面に孔が形成されるようなプロセスである。次いでＳＰＭは、周知の半導体ダイシング技法で切断することができる。次いでＳＰＭ画素は、ダイアタッチ技法を使用して、リードレスキャリアに取り付けられる。これらの技法には、画素の裏面とキャリア上の金属パッドの間に電気的コンタクトを形成するように導電性接着ダイアタッチ(conductive adhesive die attach)プロセスが含まれる。
【００７２】
次いで画素は、基板上のボンドパッド／フィンガにワイアボンディングされる（通常、金ワイアボンドを用いる）。ワイアボンドは、ワイアボンド内のループの高さおよびワイアボンドの長さを最小にし、したがって最小の切欠き寸法が必要とされるように最適化されることが好ましい。これは、曲線因子を最大にするために、そしてボンドワイアによって占められるダイの上部の垂直間隔を最小に保持するために行われる。これにより、光源を検出器に非常に近接して配置することができる。
【００７３】
ダイと基板の間には間隙は存在しない。
【００７４】
ボンドフィンガからのトレースが信号をバイアへ伝達し、次いでバイアは、これらの信号をキャリア基板の底部へ運び、最後には電子機器のプリント基板へのボールグリッドアレイ（BGA）アセンブリのための円形のはんだパッドまで運ぶ。
【００７５】
画素アレイをオーバーモールドして、画素、ボンドワイア、および基板ボンドパッドを完全にカプセル化することができる。必要に応じて、キャリアの上部にガラス蓋を取り付けて、パッケージを気密封止することができる。同様に、キャリアの上部に、ダイオードへの空間を最小にするようにシンチレータ結晶を配置することができる。開いた空胴パッケージ（ガラスなし）の場合、パッケージ上に源が直接取り付けられたとき、パッケージの側壁によりワイアボンドを保護することができる。
【００７６】
上記を説明するために、図３は、ＳＰＭ画素上の後処理の機械加工プロセス工程である、本発明の一実施形態による全体的な製作プロセスを示す。
【００７７】
図４Ａは、ＳＰＭ画素の隅部でワイアボンドによってダイを基板キャリアに電気的に接続するための構成を示す。
【００７８】
図４Ｂは、本発明の工程による４辺突合せ可能なＳＰＭ画素を示す。
【００７９】
図５は、プリント回路基板に取り付けるためのボールグリッドアレイ（BGA）を有するＬＴＣＣキャリア内に取り付けられたＮ×Ｍ画素アレイを示す。
【００８０】
図６Ａは、ワイアボンドが不活性化され、また熱膨張係数が低く光学透過性が高い適切なエポキシ充填材でＬＴＣＣキャリアの空胴が充填された、Ｎ×Ｍ画素アレイを示す。
【００８１】
図６Ｂは、ボールグリッドアレイを有する多層セラミックＬＴＣＣパッケージ内に取り付けられたＮ×Ｍ画素アレイの断面図を示す。
【００８２】
図７は、ガラスなどの透過性の蓋でパッケージがカプセル化された、図４および図５の一実施形態を示す。
【００８３】
図８は、サブモジュールをともに突き合わせて大面積検出を形成する、サブモジュールの４辺突合せの可能性を示す。
【００８４】
図９は、検出器サブモジュールアセンブリ、すなわち（ａ）光学グリースで充填されたシンチレータ／光導波路アセンブリ、ならびに（ｂ）基板間の電気的相互接続とＡＳＩＣをもつＰＣＢキャリアとを有する、（ａ）に取り付けられたＳＰＭタイル張りアレイを示す。基板間の相互接続を使用して、ＡＳＩＣとＳＰＭタイル張りアレイの間で熱緩衝が実現されることに留意されたい。
【００８５】
本発明の一実施形態は、大面積の低光量センサ(low-light sensor)に関して、（ａ）核医学、具体的にはポジトロン放出断層撮影法（PET）走査、（ｂ）シンチレータによって、またはシリコン内のＸ線光子の直接変換によってＸ線光子を検出する放射線検出、および（ｃ）光学系を使用して光を低光量検出器上に集束させる顕微鏡という分野で、特定の排他的ではない適用分野を見出すことが理解されるであろう。上記で教示した切欠きは、ＧＢ０７０４２０６．２に記載の位置敏感型検出器の一種を製造するのに使用することができる。
【００８６】
プロセスおよび材料でオーバーモールドを使用した状況では、パッケージ寸法は、３ｍｍ×３ｍｍのＳＰＭ画素からなる４×４、６×６のアレイ寸法に制限される。
【００８７】
サブモジュール設計では、基板材料とのＣＴＥ（熱膨張係数）の不整合（PCBとセラミックの関係）およびエポキシ材料内の応力のため、ダイにかかる熱応力を最小にすることが重要である。
【００８８】
熱の問題で検出寸法が８×８未満に制約される場合、問題に対する解決策は、検出器アレイ／読出し電子機器を光導波路／結晶に直接組み込み、したがって光導波路が、結晶に対する機械的支持体として、ならびに検出器アレイに対するカプセル化蓋として働くようにすることである。図３を参照されたい。この手法を使用すると、１つのサブモジュール当たり８×８ユニットより大きい検出サブモジュールが実現可能である。
【００８９】
具体的には、ＳＰＭアレイは、空胴を有するように機械加工された光導波路に直接組み合わされ、ＳＰＭ画素は、空胴を埋める透過性の高いシリコーン光学グリース内に埋め込まれ／浸漬される。光導波路内の溝スロットにより、余分な光学グリースを硬化させる前に取り除くことができる。これらのゴム化合物は、数日にわたって凝固させることが可能な場合、室温で硬化させることができ、または硬化時間を数時間から数十分にする場合、通常５０〜１５０℃の高い温度を使用すると、硬化サイクルの加速を実現することができる。
【００９０】
本発明の一実施形態は、大面積のＳＰＭ検出器アレイのエポキシの範囲および平坦化のような問題を克服する。この新規な態様は、ワイアボンドを保護するために、光学グリース（インターフェース層）を使用して、タイル検出器のアレイワイアボンドを、機械加工されて鋳造されたアクリル光導波路に直接組み込むことに依拠する。
【００９１】
空胴または精密なフィーチャを提供するようにＳＰＭタイルアレイを機械加工できるセラミックまたは基板は、機械加工と比較するとはるかに高い価格でこれを行うことに留意されたい。
【００９２】
本出願は、英国特許出願第０７１４７７０．５号からの優先権の利益を主張する。本出願に添付の特許請求の範囲に関して支持を提供するために、そして当業者が本発明をより完全に実施できるようにする目的で、同出願の内容全体を参照により本明細書に組み込む。
【図２】
2010535409.tif 000003
【図１】
2010535409.tif 000004
【図３】
2010535409.tif 000005
【図４Ａ】
2010535409.tif 000006
【図４Ｂ】
2010535409.tif 000007
【図５】
2010535409.tif 000008
【図６Ａ】
2010535409.tif 000009
【図６Ｂ】
2010535409.tif 000010
【図７】
2010535409.tif 000011
【図８】
2010535409.tif 000012
【図９】
2010535409.tif 000013
【手続補正書】
【提出日】平成22年4月22日(2010.4.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光センサで使用するための光感知構造を形成する方法であって、
複数の個々の光感知素子をキャリア上にタイル張りする工程を含み、
前記各素子が、当該素子に形成された切欠きを有し、
前記切欠きは、前記素子がともにタイル張りされたとき、前記キャリアの反対側を向く前記素子の表面と前記キャリアとの間で電気的接続を形成するための空間を形成する、方法。
【請求項２】
各素子が、固体光感知回路、シリコンダイ、シリコン光電子増倍管回路、高利得感知回路、又は、利得が１０３若しくは１０５より大きい高利得光感知回路、の少なくともいずれかを含む、請求項１に記載の方法。
【請求項３】
前記素子と、前記切欠きによって形成された前記空間とがともに、規則的な形状を規定し、前記空間の形状が実質上方形、又は実質上正方形である、
又は、前記素子と、前記切欠きによって形成された前記空間とがともに、規則的な形状を規定し、前記空間の形状が実質上方形、又は実質上正方形であり、前記切欠きが、前記電気的接続を形成するための空間を提供し、前記電気的接続が実質的に前記空間の形状の範囲から突出しない、のいずれかである、請求項１又は２に記載の方法。
【請求項４】
前記キャリアと、前記キャリア上にタイル張りされた複数の素子をそれぞれ含む複数のユニットセルを形成する工程と、
その後ユニットセルアレイを構成するために前記複数のユニットセルを保持する工程と、を含む、請求項１〜３のいずれかに記載の方法。
【請求項５】
前記複数のユニットセルをともにタイル張りして、ユニットセルアレイを形成する工程、および／または前記ユニットセルアレイの異なるそれぞれのユニットセル上に配置されたときの隣接する素子間の無駄な空間を最小にするように、前記キャリア上の前記素子を構成する工程を含む、請求項４に記載の方法。
【請求項６】
それぞれの素子を形成する複数のダイをウェーハ上に形成する工程と、
前記ウェーハをダイシングする前に、前記ウェーハから物質を取り除いて前記切欠きを形成する工程と、を含む、請求項１〜５のいずれかに記載の方法。
【請求項７】
エッチング、レーザ切除、切断、または任意の他の適当な手段によって物質を取り除く工程、
複数のダイに対して形成される前記切欠きを、これらのダイ間の境界で物質を取り除くことによって同時に形成する工程、
又は、前記ウェーハをダイシングする工程、の少なくともいずれかを含む、請求項６に記載の方法。
【請求項８】
前記キャリア上に提供されたアライメント機構を使用することによって、前記キャリア上の前記素子をアライメントする工程を含む、請求項１〜７のいずれかに記載の方法。
【請求項９】
各素子に対するキャリア上に第１および第２のコンタクトを提供する工程であって、前記第１のコンタクトが、前記切欠きを通って、前記キャリアとは反対側を向いている前記素子の表面への前記電気的接続を形成し、前記第２のコンタクトが、前記キャリアの方を向いている前記素子の表面へのさらなる電気的接続を形成する工程、
又は、各素子に対するキャリア上に第１および第２のコンタクトを提供する工程であって、前記第１のコンタクトが、前記切欠きを通って、前記キャリアとは反対側を向いている前記素子の表面への前記電気的接続を形成し、前記第２のコンタクトが、前記キャリアの方を向いている前記素子の表面へのさらなる電気的接続を形成し、このさらなる電気的接続を導電性エポキシ接着剤を使用することによって形成する工程、のいずれかを含む、請求項１〜８のいずれかに記載の方法。
【請求項１０】
素子間の無駄な間隔が最小になるように、前記キャリア上の隣接する素子を構成する工程、
実質上互いに当接するように、前記キャリア上の隣接する素子を構成する工程、
実質上平坦な素子を使用する工程、
有効領域全体の面積が１平方ｃｍ、５平方ｃｍ又は１０平方ｃｍのいずれかより大きいタイル張り構成を形成する工程、
ワイアボンディングを使用することによって、前記切欠きを通る前記電気的接続を形成する工程、
前記ワイアボンドが進む高さおよび／または距離を最小にする工程、
各素子から別個の出力を可能にするように電気的接続を構成する工程、
又は、すべての素子に対してまたは１群の素子に対して単一の出力を可能にするように電気的接続を構成する工程、の少なくともいずれかを含む、請求項１〜９のいずれかに記載の方法。
【請求項１１】
前記切欠きが前記素子の隅部に配置される、および／または前記切欠きが前記素子の縁部に形成される、および／または前記切欠きが方形に成形される、および／または前記切欠きが正方形に成形される、および／または各素子の有効領域が、実質上前記素子の縁部まで延びる、請求項１〜１０のいずれかに記載の方法。
【請求項１２】
複数の切欠きを形成する工程を含む、
又は、複数の切欠きを形成する工程を含み、前記キャリアとは反対側を向いている前記素子の表面に必要な各電気的接続のために前記切欠きを形成する、のいずれかである、請求項１〜１１のいずれかに記載の方法。
【請求項１３】
請求項１〜１２のいずれかに記載の方法で使用するのに適した光感知素子。
【請求項１４】
請求項４または５に記載の方法によって形成されたユニットセル。
【請求項１５】
請求項６または７に記載の方法によって形成されたウェーハ。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
本発明の第４の態様によれば、本発明の第１の態様による方法によって形成されたウェーハが提供される。この点で、それぞれの光感知素子を形成する複数のダイがウェーハ上に形成され、ウェーハをダイシングする前に、ウェーハから物質が取り除かれて切欠きを形成する。
本発明の第５〜第７の態様によれば、少なくとも１つの光源または結合素子を少なくとも１つの検出器素子に光学的に結合させるサブモジュールと、光源または結合素子を検出器素子に固定して整合させるための直接的または間接的な光学結合および取付け手段を提供するように、機械加工された光導波路に結合された検出器素子のタイル張りアレイを含むアセンブリとを含む方法、装置、およびシステムが提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
本発明の一実施形態は、大面積の低光量センサに関して、（ａ）核医学、具体的にはポジトロン放出断層撮影法（PET）走査、（ｂ）シンチレータによって、またはシリコン内のＸ線光子の直接変換によってＸ線光子を検出する放射線検出、および（ｃ）光学系を使用して光を低光量検出器上に集束させる顕微鏡という分野で、特定の排他的ではない適用分野を見出すことが理解されるであろう。上記で教示した切欠きは、（ＧＢ２４４７２６４として公開された）ＧＢ０７０４２０６．２に記載の位置敏感型検出器の一種を製造するのに使用することができる。
【国際調査報告】
2010535409.tif 000014
2010535409.tif 000015
2010535409.tif 000016
2010535409.tif 000017
2010535409.tif 000018