(57)【要約】  本発明は、半導体発光素子及びその製造方法に関するものである。本発明に従う半導体発光素子は、所定間隔の絶縁層及び上記絶縁層の間に空洞を含む第１導電型半導体層と、上記第１導電型半導体層の上に活性層と、上記活性層の上に第２導電型半導体層と、を含む。
2010538491.tif 000002
【特許請求の範囲】
【請求項１】
所定間隔で離隔されている絶縁層と、前記絶縁層の間の空洞とを含む第１導電型半導体層と、
前記第１導電型半導体層の上の活性層と、
前記活性層の上の第２導電型半導体層と、
を含むことを特徴とする半導体発光素子。
【請求項２】
前記絶縁層はランダムなサイズ及び不規則な間隔の突起形態を含み、
前記空洞は前記絶縁層の一部突起の間に形成されることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記絶縁層はＭｇＮ層を含むことを特徴とする請求項１に記載の半導体発光素子。
【請求項４】
前記絶縁層はｎ型ドーパントとｐ型ドーパントがドーピングされた窒化物半導体を含むことを特徴とする請求項１に記載の半導体発光素子。
【請求項５】
前記第１導電型半導体層は、前記絶縁層の下に第１窒化物層と、前記絶縁層及び前記第１窒化物層の上に前記空洞を含む第２窒化物層と、前記第２窒化物層と前記活性層との間に第３窒化物層と、を含むことを特徴とする請求項１に記載の半導体発光素子。
【請求項６】
前記第１窒化物層に形成された第１電極層を含むことを特徴とする請求項１に記載の半導体発光素子。
【請求項７】
前記第２窒化物層は前記第１窒化物層の電位密度より小さいことを特徴とする請求項１に記載の半導体発光素子。
【請求項８】
第１電極層が形成された第１窒化物層及び空洞を含む第２窒化物層とを含む第１導電型半導体層と、
前記第２窒化物層の上の活性層と、
前記活性層の上の第２導電型半導体層と、
を含むことを特徴とする半導体発光素子。
【請求項９】
前記第１窒化物層の上に所定間隔の絶縁層を含み、
前記絶縁層の間に前記空洞が形成されることを特徴とする請求項８に記載の半導体発光素子。
【請求項１０】
前記第２窒化物層と前記活性層との間の第３窒化物層を含み、
前記第１乃至前記第３窒化物層はｎ型半導体層を含むことを特徴とする請求項８に記載の半導体発光素子。
【請求項１１】
前記絶縁層は前記第１窒化物層に印加される電圧をブロッキングし、前記第２窒化物層は前記空洞のトンネリングを通じて前記第１窒化物層の電圧の伝達を受けることを特徴とする請求項９に記載の半導体発光素子。
【請求項１２】
前記絶縁層は突起形態のＭｇＮ層を含み、
前記ＭｇＮ層の突起は０．０００１〜１μｍの厚さ及び１０Å〜３μｍのピッチを含むことを特徴とする請求項９に記載の半導体発光素子。
【請求項１３】
内部に絶縁層と、前記絶縁層の間の空洞とを含む第１導電型半導体層を形成するステップと、
前記第１導電型半導体層の上に活性層を形成するステップと、
前記活性層の上に第２導電型半導体層を形成するステップと、
を含むことを特徴とする半導体発光素子の製造方法。
【請求項１４】
前記第１導電型半導体層を形成するステップは、
第１電極層が接触された第１窒化物層を形成するステップと、
前記第１窒化物層の上に所定間隔で離隔した絶縁層を形成するステップと、
前記絶縁層及び前記第１窒化物層の上に第２窒化物層を形成しながら、前記絶縁層の間に空洞を形成するステップと、
前記第２窒化物層の上に第３窒化物層を形成するステップと、
を含むことを特徴とする請求項１３に記載の半導体発光素子の製造方法。
【請求項１５】
前記絶縁層は、ＭｇＮ層またはｐ型ドーパントとｎ型ドーパントがドーピングされた窒化物半導体で形成されることを特徴とする請求項１３に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造方法に関するものである。
【背景技術】
【０００２】
III−Ｖ族窒化物半導体は、青色／緑色発光ダイオード（ＬＥＤ）をはじめとする光素子、ＭＯＳＦＥＴ（Metal Semiconductor Field Effect Transistor）、ＨＥＭＴ（Hetero junction Field Effect Transistors）などの高速スイッチング素子、照明または表示装置の光源などに多様に応用されている。特に、III族窒化物半導体を用いた発光素子は可視光から紫外線までの領域に対応する直接遷移型バンドギャップを有し、高効率光放出を実現することができる。
【０００３】
上記窒化物半導体は、主としてＬＥＤ（Light Emitting Diode）またはレーザダイオード（ＬＤ）に活用されており、製造工程や光効率を改善するための研究が持続されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、導電型半導体層が絶縁層または空洞を含む半導体発光素子及びその製造方法を提供することにある。
【０００５】
本発明の他の目的は、第１導電型半導体層が絶縁層と空洞を含む半導体発光素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に従う半導体発光素子は、所定の間隔の絶縁層及び上記絶縁層の間に空洞を含む第１導電型半導体層と、上記第１導電型半導体層の上に活性層と、上記活性層の上に第２導電型半導体層と、を含む。
【０００７】
本発明に従う半導体発光素子は、第１電極層が形成された第１窒化物層及び空洞を含む第２窒化物層を含む第１導電型半導体層と、上記第２窒化物層の上に活性層と、上記活性層の上に第２導電型半導体層と、を含む。
【０００８】
本発明に従う半導体発光素子の製造方法は、内部に絶縁層及び上記絶縁層の間に空洞を含む第１導電型半導体層を形成するステップと、上記第１導電型半導体層の上に活性層を形成するステップと、上記活性層の上に第２導電型半導体層を形成するステップと、を含む。
【発明の効果】
【０００９】
本発明によれば、ＥＳＤ（Electrostatic discharge）特性を改善させることができる。
【００１０】
本発明によれば、第１導電型半導体層での絶縁層及び空洞により電位密度を減少させることができる。
【００１１】
本発明によれば、活性層の被害を最小化することができる。
【００１２】
本発明によれば、第１導電型半導体層が活性層に伝えられる電流を均一な分布で分散させることによって、内部量子効率を改善させることができる。
【００１３】
本発明によれば、半導体発光素子の信頼性を改善させることができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に従う半導体発光素子を示す側断面図である。
【図２】図１の半導体発光素子にＥＳＤ電圧が印加される時の電流分布を示す図である。
【図３】第１実施形態に従う半導体発光素子の製造過程を示す側断面図である。
【図４】第１実施形態に従う半導体発光素子の製造過程を示す側断面図である。
【図５】第１実施形態に従う半導体発光素子の製造過程を示す側断面図である。
【図６】第１実施形態に従う半導体発光素子の製造過程を示す側断面図である。
【図７】第１実施形態に従う半導体発光素子の製造過程を示す側断面図である。
【図８】第２本発明に従う半導体発光素子を示す側断面図である。
【発明を実施するための形態】
【００１５】
以下、添付された図面を参照しつつ本発明の実施形態を説明すれば、次の通りである。以下、本発明を説明するに当たって、各層の上または下に対する内容は図面を参照して説明されることができ、また各層の厚さ一例として説明されたものであり、図面の厚さに限定するのではない。
【００１６】
図１は、第１実施形態に従う半導体発光素子を示す側断面図である。
【００１７】
図１を参照すれば、半導体発光素子１００は、基板１１０、バッファ層１２０、アンドープド半導体層１３０、絶縁層１４２、及び空洞１４３を含む第１導電型半導体層１４０、活性層１５０、第２導電型半導体層１６０、第１電極層１７１、及び第２電極層１７３を含む。
【００１８】
上記基板１１０は、サファイア基板（Ａｌ２Ｏ３）、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＧａＰ、ＩｎＰ、Ｇｅのうち、少なくとも１つを利用することができ、導電特性を有する材質を使用することもできる。また、上記基板１１０の上または／及び下には凹凸パターンが形成されることができ、上記凹凸パターンは、ストライプ形態、レンズ形態、柱形態、角形態のうち、いずれか１つを含むことができ、これに対して限定するのではない。
【００１９】
上記基板１１０の上には窒化物半導体が成長されるが、成長装置は、電子ビーム蒸着器、ＰＶＤ（physical vapor deposition）、ＣＶＤ（chemical vapor deposition）、ＰＬＤ（plasma laser deposition）、二重型の熱蒸着器（dual-type thermal evaporator）スパッタリング（sputtering）、ＭＯＣＶＤ（metal organic chemical vapor deposition）などにより形成することができ、このような装置に限定するのではない。
【００２０】
上記基板１１０の上にはバッファ層１２０が形成され、上記バッファ層１２０の上にはアンドープド半導体層１３０が形成される。ここで、上記バッファ層１２０は上記基板１１０とＧａＮ材料の格子定数差を減らすための層であって、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮなどが選択的に形成できる。上記アンドープド半導体層１３０は非ドープの(undoped)GaN層であって、窒化物半導体が成長される基板として機能するようになる。上記基板１１０の上には上記バッファ層１２０及びアンドープド半導体層１３０のうち、いずれか１つの層のみ形成したり、２層全てを形成しないこともある。
【００２１】
上記アンドープド半導体層１３０の上には第１導電型半導体層１４０が形成される。上記第１導電型半導体層１４０は、例えば、ｎ型ドーパントがドーピングされたｎ型半導体層で具現されることができ、上記ｎ型半導体層はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体、例えば、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ等から選択できる。上記ｎ型ドーパントは、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅなどを含む。
【００２２】
上記第１導電型半導体層１４０は、第１窒化物層１４１、絶縁層１４２、空洞１４３、第２窒化物層１４４、及び第３窒化物層１４６を含む。
【００２３】
上記第１乃至第３窒化物層１４１、１４４、１４６は、ｎ型ドーパントがドーピングされたｎ型半導体層で具現できる。
【００２４】
上記第１窒化物層１４１は、上記アンドープド半導体層１３０の上に形成され、一側には第１電極層１７１が形成される。上記第１窒化物層１４１は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ等から選択されることができ、第１電極接触層と定義できる。
【００２５】
上記絶縁層１４２は、上記第１窒化物層１４１の上に不導体特性を有する突起形態で形成できる。上記絶縁層１４２は、ＭｇＮ層で具現されることができ、上記ＭｇＮ層はランダムなサイズ及び形状、不規則な間隔で形成できる。
【００２６】
また、上記絶縁層１４２は不導体特性を有する窒化物半導体で形成できる。上記不導体特性の窒化物半導体は、ｐ型ドーパントとｎ型ドーパントがドーピングされた窒化物半導体、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどで具現できる。ここで、上記ｐ型ドーパントは、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどを含み、上記ｎ型ドーパントは、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅなどを含む。
【００２７】
上記絶縁層１４２は、上記第１窒化物層１４１の表面に所定の厚さ、例えば、０．０００１μｍ〜１μｍの厚さで形成され、また上記絶縁層１４２の突起と突起との間のピッチは１０Å−３μｍで形成できる。
【００２８】
上記第１部導体層１４２は、上記第１窒化物層１４１の上に所定の間隔で形成されることによって、上記第１窒化物層１４１を通じて印加されるＥＳＤ電圧を部分的にブロッキングするようになる。
【００２９】
上記第２窒化物層１４４は、上記絶縁層１４２の上に形成される。上記第２窒化物層１４４は、窒化ガリウム（ＧａＮ）を含む半導体層、例えば、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、及びＩｎＧａＮからなることができ、好ましくはＧａＮで具現できる。
【００３０】
上記第２窒化物層１４４は、上記絶縁層１４２の間に形成された空洞１４３を含む。上記空洞１４３は上記絶縁層１４２の間に形成され、上記第２窒化物層１４４の内に形成されたり、上記第１窒化物層１４１と上記第２窒化物層１４４との間に形成できる。ここで、上記空洞１４３は、上記絶縁層１４２の一部突起の間または全体突起の間に形成できる。
【００３１】
上記第２窒化物層１４４は、上記第１窒化物層１４１の電圧の伝達を受ける電圧ブリッジ層（bridge layer）として機能し、上記第１窒化物層１４１よりは電位（dislocation）が減少した低欠陥層（low defect layer）で形成できる。上記低欠陥層は電流を層全体に拡散させる効果がある。
【００３２】
また、上記第１窒化物層１４１の上に上記絶縁層１４２が形成されるので、上記絶縁層１４２の間の領域（空洞領域含み）が上記第２窒化物層１４４のシード（seed）層になることができる。
【００３３】
上記第２窒化物層１４４は、上記絶縁層１４２及び上記空洞１４３が上記第１窒化物層１４１に存在する電位を遮断する役目をすることによって、上記第２窒化物層１４４の電位密度は上記第１窒化物層１４１の電位密度より減少できる。上記第２窒化物層１４４で電位密度の減少はＥＳＤ耐性が改善される効果がある。
【００３４】
上記絶縁層１４２及び空洞１４３の位置は、上記第１電極１７１が形成される層１４１と上記活性層１５０との間に配置できる。
【００３５】
上記第２窒化物層１４４の上には上記第３窒化物層１４６が形成される。上記第３窒化物層１４６は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ，及びＩｎＮからなることができる。
【００３６】
上記第３窒化物層１４６の上には上記活性層１５０が形成され、上記活性層１５０は単一または多重量子井戸構造で形成できる。上記活性層１５０の上または／及び下には導電型クラッド層（図示せず）が形成されることもでき、上記導電型クラッド層はＡｌＧａＮ層で具現されることができる。
【００３７】
上記活性層１５０の上には上記第２導電型半導体層１６０が形成され、上記第２導電型半導体層１６０はｐ型ドーパントがドーピングされたｐ型半導体層で具現できるが、上記ｐ型半導体層はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質、例えば、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ等から選択されることができ、上記ｐ型ドーパントは、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどを含む。
【００３８】
上記第２導電型半導体層１６０の上には第２電極層１７３が形成されるが、上記第２導電型半導体層１６０と第２電極層１７３との間に第３導電型半導体層（図示せず）または／及び透明電極層（図示せず）が形成されることもできる。上記第３導電型半導体層は、ｎｐｎまたはｐｎｐ接合構造に従いｎ型半導体層またはｐ型半導体層で具現できる。
【００３９】
図２は、図１の半導体発光素子にＥＳＤ電圧が印加される時の電流分布を示す図である。
【００４０】
図２を参照すれば、半導体発光素子１００の第１電極１７１にはＥＳＤ電圧が印加できる。上記第１電極１７１に印加されるＥＳＤ電圧は、上記第１導電型半導体層１４０により電圧降下し分散されて上記活性層１５０に伝えられる。
【００４１】
上記第１導電型半導体層１４０の絶縁層１４２は、上記ＥＳＤ電圧をブロッキングするようになる。上記ブロッキングされたＥＳＤ電圧は、上記絶縁層１４２が形成されない部分、即ち、上記空洞１４３がある部分へ移動するようになる。即ち、上記ＥＳＤ電圧は上記絶縁層１４２により上記第１窒化物層１４１の内から上記空洞１４３がある位置へ移動しながら分散される。
【００４２】
上記ＥＳＤ電圧は、上記絶縁層１４２の間に形成された空洞１４３を通じて上記第２窒化物層１４４に伝えられる。この際、上記ＥＳＤ電圧は上記空洞１４３をトンネリング効果により通過するようになり、上記通過されたＥＳＤ電圧は降下するようになる。即ち、上記第２窒化物層１４４に伝えられるＥＳＤ電圧は初期印加された電圧より低くなるようになる。上記トンネリング効果は、上記空洞１４３の深さ（即ち、高さ）に反比例し、上記空洞１４３の広さに比例するようになる。
【００４３】
上記絶縁層１４２は、上記第１窒化物層１４１のＥＳＤ電圧を部分ブロッキングして水平に分散させることができる。上記空洞１４３は、ＥＳＤ電圧を上記第２窒化物層１４４に垂直経路（Ｐ１）で伝達するようになる。この際、上記ＥＳＤ電圧は空洞１４３のトンネリング効果により一時的に降下する。
【００４４】
上記第２窒化物層１４４は、低欠陥層からなるので、上記空洞１４３を通じて伝えられるＥＳＤ電圧を水平経路（Ｐ２）で分散させることができる。
【００４５】
上記第１導電型半導体層１４０は、上記第１電極層１７１に印加されるＥＳＤ電圧を部分ブロッキング、電圧降下、そして分散させて上記活性層１５０に伝達するようになる。上記半導体発光素子１００は、上記第１電極層１７１に印加されるＥＳＤのような高電圧に対して耐性を有するようになる。また、上記ＥＳＤによる上記活性層１５０の被害を最小化することができる。
【００４６】
上記第１導電型半導体層１４０は、順方向の電流に対して分散させて上記活性層１５０に伝達することによって、内部量子効率を改善させることができる。
【００４７】
図３乃至図７は、第１実施形態に従う半導体発光素子の製造過程を示す図である。
【００４８】
図３を参照すれば、基板１１０の上にバッファ層１２０、アンドープド半導体層１３０、及び第１導電型半導体層の第１窒化物層１４１を順次に形成される。
【００４９】
上記基板１１０は、サファイア基板（Ａｌ２Ｏ３）、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、Ｇｅのうち、少なくとも１つを利用できる。
【００５０】
上記バッファ層１２０は、上記基板１１０との格子定数差を減らすための層であって、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮなどが選択的に形成できる。
【００５１】
上記アンドープド半導体層１３０は、上記バッファ層１２０または上記基板１１０の上にundoped GaN層で具現できる。上記基板１１０の上には上記バッファ層１２０及びアンドープド半導体層１３０のうち、いずれか１つの層のみ形成したり、２層全てを形成しないこともある。
【００５２】
上記アンドープド半導体層１３０の上には第１導電型半導体層の第１窒化物層１４１が形成される。上記第１窒化物層１４１は、例えば、ＮＨ３、ＴＭＧａ（または、ＴＥＧａ）、そしてＳｉのようなｎ型ドーパントを含んだシランガスを供給して所定厚さのＧａＮ層が形成される。ここで、第１窒化物層１４１は、ＧａＮでないＩｎＡｌＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮなどから選択されることもできる。
【００５３】
図４を参照すれば、上記第１窒化物層１４１の上には上記絶縁層１４２が形成される。上記絶縁層１４２は、ランダムな突起形態で形成され、不規則な間隔で形成できる。
【００５４】
上記絶縁層１４２の間には溝１４３Ａが形成される。上記絶縁層１４２は電圧ブロッキング層であって、不導体特性を有する物質、例えば、ＭｇＮで形成できる。上記ＭｇＮ絶縁層１４２の成長方法は、例えば、雰囲気ガスＨ２及びソースガスＮＨ３を所定量（例、Ｈ２：１００ｓｌｐｍ、ＮＨ３：３０ｓｌｐｍ）供給し、以後Ｎ２は供給しない状態でＣｐ２Ｍｇソースガスを所定時間（例：約５分）の間、所定量（例：１−２μｍｏｌ）流すことによって、上記第１窒化物層１４１の表面にＭｇＮ層がランダムな突起形態で形成される。
【００５５】
また、上記絶縁層１４２はｎ型ドーパントとｐ型ドーパントがドーピングされた窒化物半導体で形成できる。上記絶縁層１４２は、例えば、Ｍｇ−Ｓｉがドーピング（co doping）されたＧａＮ層で形成できる。
【００５６】
図５を参照すれば、上記絶縁層１４１の上には上記第２窒化物層１４４が形成される。上記第２窒化物層１４４は、上記絶縁層１４２と上記第１窒化物層１４１の上に形成され、上記絶縁層１４２の間に空洞１４３が形成される。また、上記第２窒化物層１４４の表面は凹凸形態または平坦な形態で形成できる。
【００５７】
上記第２窒化物層１４４は、例えば、ＮＨ３、ＴＭＧａ（または、ＴＥＧａ）、そしてＳｉのようなｎ型ドーパントを含んだシランガスを供給して所定厚さのＧａＮ層で形成される。この際、上記ＴＭＧａガスは上記第１窒化物層１４１に供給された量より更に供給される。これによって、上記第２窒化物層１４４は上記絶縁層１４２の間に溝（図４の１４３Ａ）が所定サイズの空洞１４３として存在し、垂直成長が活発な条件で成長される。即ち、上記第２窒化物層１４４の成長時、上記Ｇａソースガス（即ち、ＴＭＧａ）を調節して上記絶縁層１４２の間の空洞１４３のサイズを調節しながら成長できる。
【００５８】
上記第２窒化物層１４４は、上記第１窒化物層１４１の成長条件とは異なるように成長されることで、２つの層（１４１、１４４）の界面に存在する電位は伝播されず、水平方向に進行して減少または消滅される。これによって、上記第２窒化物層１４４は貫通電位がベンディングまたは除去されて、欠陥の少ない低欠陥層として成長されることで、電圧に耐えられる耐性が増加するようになる。
【００５９】
上記第２窒化物層１４４のｎ型ドーパントのドーピング密度は（１〜９．９）×１０１７／cm３であり、ホール移動度（Mobility）は５００cm２／Ｖｓ以上になる。
【００６０】
ここで、上記絶縁層１４２は上記第１窒化物層１４１から上記第２窒化物層１４４に伝えられる電圧を部分的にブロッキングする。上記第２窒化物層１４４は、上記第１窒化物層１４１に印加される電圧を分散させた後、上記第３窒化物層１４６に伝達する。
【００６１】
上記空洞１４３は、上記第１窒化物層１４１に印加されるＥＳＤのような高電圧をトンネリング効果により降下して上記第２窒化物層１４４に伝達する。この時のトンネリング効果は、上記空洞１４３の深さに反比例し、上記空洞１４３の広さに比例する。
【００６２】
上記第２窒化物層１４４は、上記第１窒化物層１４１または／及び上記第３窒化物層１４６とは異なる成長条件で成長できる。上記絶縁層１４２及び上記空洞１４３は、上記第１窒化物層１４１、即ち、電極接触層より上に形成される。
【００６３】
図６を参照すれば、上記第２窒化物層１４４の上には第３窒化物層１４６が形成される。上記第３窒化物層１４６は、例えば、ＮＨ３、ＴＭＧａ（または、ＴＥＧａ）、そしてＳｉのようなｎ型ドーパントを含んだシランガスを供給して所定厚さのＧａＮ層を形成するようになる。
【００６４】
上記第１導電型半導体層１４０は、第１窒化物層１４１、絶縁層１４２、第２窒化物層１４４、及び第３窒化物層１４６を含んで、ＥＳＤ電圧をブロッキングし、電圧降下させ、そして分散させる。即ち、半導体発光素子のＥＳＤ逆電圧に対する耐性を改善させることができる。
【００６５】
上記第１導電型半導体層１４０の第３窒化物層１４６の上には活性層１５０が形成され、上記活性層１５０の上には第２導電型半導体層１６０が形成される。上記第２導電型半導体層１６０の上には第３導電型半導体層（図示せず）または／及び透明電極層（図示せず）が形成できる。上記第３導電型半導体層はｎ型半導体層で具現できる。
【００６６】
上記活性層１５０は単一または多重量子井戸構造で形成できる。上記活性層１５０の上または／及び下には導電型クラッド層（図示せず）が形成されることもでき、上記導電型クラッド層はＡｌＧａＮ層で具現されることができる。
【００６７】
上記第２導電型半導体層１６０は、ｐ型ドーパントがドーピングされたｐ型半導体層で具現できるが、上記ｐ型半導体層はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質、例えば、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ等から選択されることができ、上記ｐ型ドーパントは、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどを含む。
【００６８】
図７を参照すれば、上記第２導電型半導体層１６０の一部に対してメサエッチングを遂行して、上記第１導電型半導体層１４０の第１窒化物層１４１が露出される。上記第１窒化物層１４１の上には第１電極層１７１が形成され、上記第２導電型半導体層１６０の上には第２電極層１７３が形成される。
【００６９】
図８は第２実施形態に従う半導体発光素子の製造過程を示す図である。このような第２実施形態を説明するに当たって、第１実施形態と同一部分に対しては重複説明を省略する。
【００７０】
図８を参照すれば、半導体発光素子１００Ａは、絶縁層１４２及び空洞１４３を含む第１導電型半導体層１４０、活性層１５０、第２導電型半導体層１６０、反射電極層１８０、及び導電性支持基板１９０を含む。
【００７１】
上記反射電極層１８０は上記第２導電型半導体層１６０の上に形成され、上記導電性支持基板１９０は上記反射電極層の上に形成される。
【００７２】
ここで、上記反射電極層１８０はｐ型電極の役目をし、上記ｐ型電極は上記第２導電型半導体層１６０に安定的に電流が供給できるようにオーミックコンタクト（ohmic contact）される。ここで、上記反射電極層１８０は、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆ、及びその組み合せで構成されたグループから選択された１つの物質または混合された物質であって、断層または多層で形成できる。上記導電性支持基板１９０は、銅または金からなることができる。上記反射電極層１８０及び導電性支持基板１９０の材料は変更されることができ、上記の材料に限定するのではない。
【００７３】
そして、上記第１導電型半導体層１４０の下には第１電極層１７１が形成され、上記導電性支持基板１９０及び反射電極層１８０が第２電極の役目をするので、垂直型半導体発光素子で具現できる。
【００７４】
ここで、図６を参照すれば、上記第１導電型半導体層１４０の下に配置された基板１１０、バッファ層１２０、及びアンドープド半導体層１３０は、物理的及び／または化学的除去方式により除去できる。この際、上記基板１１０の除去方式は、例えば、レーザリフトオフ（ＬＬＯ：Laser Lift Off）方式により除去できる。即ち、上記基板１１０に一定の波長のレーザを照射すれば、ウエハ基板１１０と第１導電型半導体層１４０との間の境界面で熱エネルギーが集中し、上記基板１１０が分離される。
【００７５】
ここで、上記基板１１０と第１導電型半導体層１４０との間のバッファ層１２０または／及びアンドープド半導体層１３０は湿式エッチング液を注入して上記基板１１０を分離することができる。
【００７６】
そして、上記基板１１０が除去された第１導電型半導体層１４０の下面に対してＩＣＰ／ＲＣＥ（Inductively coupled Plasma／Reactive Ion Etching）方式により研磨する工程を遂行することができる。
【００７７】
上記第１導電型半導体層１４０の下には第１電極層１７１が形成される。上記第１電極層１７１にＥＳＤ電圧が印加されれば、上記ＥＳＤ電圧は上記第１導電型半導体層１４０の第１窒化物層１４１で上記絶縁層１４２の部分ブロッキングにより分散され、上記空洞１４３を通じてトンネリングされ、第２窒化物層１４４により分散される。これによって、上記第１導電型半導体層１４０はＥＳＤ電圧を分散及び降下して上記活性層１５０に伝達するので、上記活性層１５０が受ける被害を最小化することができる。
【００７８】
本発明の実施形態では、ｐｎ構造、ｎｐ構造、ｎｐｎ構造、及びｐｎｐ構造のうち、いずれか１つで具現できる。本発明に従う実施形態の説明において、各層（膜）、領域、パターン、または構造物が基板、各層（膜）、領域、パッド、またはパターン等の“上（on）”にまたは“下（under）”に形成されることと記載される場合において、“上（on）”と“下（under）”は“directly”と“indirectly”の意味を全て含む。また、各層の上または下に対する基準は図面を基準にして説明する。
【００７９】
以上、実施形態を中心として説明したが、これは単に例示であり、本発明を限定するのでなく、本発明が属する分野の通常の知識を有する者であれば、本発明の本質的な特性から外れない範囲で以上に例示されていない種々の変形及び応用が可能であることが分かる。
【００８０】
例えば、本発明の実施形態に具体的に表れた各構成要素は変形して実施することができる。そして、このような変形と応用に関連した差異点は添付された請求範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
【産業上の利用可能性】
【００８１】
本発明は、半導体発光素子を提供することができる。
【００８２】
本発明は、高速スイッチング素子、照明または表示装置の光源などに多様に応用される半導体発光素子を提供することができる。
【００８３】
本発明は、半導体発光素子の信頼性を改善させることができる。
【図１】
2010538491.tif 000003
【図２】
2010538491.tif 000004
【図３】
2010538491.tif 000005
【図４】
2010538491.tif 000006
【図５】
2010538491.tif 000007
【図６】
2010538491.tif 000008
【図７】
2010538491.tif 000009
【図８】
2010538491.tif 000010
【国際調査報告】
2010538491.tif 000011
2010538491.tif 000012