(57)【要約】  ２出力二極性インダクティブ・ブースト・コンバータが、インダクタと、第１の出力ノードと、第２の出力ノードと、スイッチング・ネットワークとを含み、スイッチング・ネットワークは、以下の回路動作モード、すなわち、１）インダクタの正電極が入力電圧に接続され、インダクタの負電極が接地された第１のモードと、２）インダクタの正電極が第１の出力ノードに接続され、インダクタの負電極が第２の出力ノードに接続された第２のモードと、３）インダクタの正電極が入力電圧に接続され、インダクタの負電極が第２の出力ノードに接続された第３のモードと、を提供するように構成される。
2010536320.tif 000002
【特許請求の範囲】
【請求項１】
インダクタと、
第１の出力ノードと、
第２の出力ノードと、
スイッチング・ネットワークと、
を備え、前記スイッチング・ネットワークが、
前記インダクタの正電極が入力電圧に接続され、前記インダクタの負電極が接地された第１のモードと、
前記インダクタの正電極が前記第１の出力ノードに接続され、前記インダクタの負電極が前記第２の出力ノードに接続された第２のモードと、
前記インダクタの正電極が前記入力電圧に接続され、前記インダクタの負電極が前記第２の出力ノードに接続された第３のモードと、
からなる回路動作モードを提供するように構成された、
ことを特徴とする二極性デュアル出力同期ブースト・コンバータ。
【請求項２】
前記第１、第２及び第３のモードが反復シーケンスで選択されるようにする制御回路をさらに備える、
ことを特徴とする請求項２に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項３】
前記反復シーケンスが、第１のモード、第２のモード、第１のモード、第３のモードの形を有する、
ことを特徴とする請求項３に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項４】
前記反復シーケンスが、第１のモード、第２のモード、第３のモードの形を有する、
ことを特徴とする請求項３に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項５】
前記スイッチング・ネットワークが、前記インダクタの正電極が前記第１の出力ノードに接続され、前記インダクタの負電極が接地された第４のモードを提供するようにさらに構成された、
ことを特徴とする請求項１に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項６】
前記第１の出力ノードの電圧を制御するために、前記第２のモードの持続時間を調整するフィードバック回路をさらに備える、
ことを特徴とする請求項１に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項７】
前記フィードバック回路が、前記第２の出力ノードの電圧を制御するために、前記第３のモードの持続時間を調整する、
ことを特徴とする請求項６に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項８】
インダクタと、
第１の出力ノードと、
第２の出力ノードと、
スイッチング・ネットワークと、
を備え、前記スイッチング・ネットワークが、
前記インダクタの正電極が入力電圧に接続され、前記インダクタの負電極が接地された第１のモードと、
前記インダクタの正電極が前記入力電圧に接続され、前記インダクタの負電極が前記第２の出力ノードに接続された第２のモードと、
前記インダクタの正電極が前記第１の出力ノードに接続され、前記インダクタの負電極が接地された第３のモードと、
からなる回路動作モードを提供するように構成された、
ことを特徴とする二極性デュアル出力同期ブースト・コンバータ。
【請求項９】
前記第１、第２及び第３のモードが反復シーケンスで選択されるようにする制御回路をさらに備える、
ことを特徴とする請求項８に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項１０】
前記反復シーケンスが、第１のモード、第２のモード、第１のモード、第３のモードの形を有する、
ことを特徴とする請求項９に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項１１】
前記反復シーケンスが、第１のモード、第２のモード、第３のモードの形を有する、
ことを特徴とする請求項９に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項１２】
前記第１の出力ノードの電圧を制御するために、前記第２のモードの持続時間を調整するフィードバック回路をさらに備える、
ことを特徴とする請求項８に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項１３】
前記第２の出力ノードの電圧を制御するために、前記第３のモードの持続時間を調整するフィードバック回路をさらに備える、
ことを特徴とする請求項８に記載の二極性デュアル出力同期ブースト・コンバータ。
【請求項１４】
インダクタと、第１の出力ノードと、第２の出力ノードとを含む二極性デュアル出力同期ブースト・コンバータを動作させる方法であって、
前記インダクタの正電極が入力電圧に接続され、前記インダクタの負電極が接地された第１のモードで前記ブースト・コンバータが動作するようにスイッチング・ネットワークを構成するステップと、
前記インダクタの正電極が前記第１の出力ノードに接続され、前記インダクタの負電極が前記第２の出力ノードに接続された第２のモードで前記ブースト・コンバータが動作するように前記スイッチング・ネットワークを構成するステップと、
前記インダクタの正電極が前記入力電圧に接続され、前記インダクタの負電極が前記第２の出力ノードに接続された第３のモードで前記ブースト・コンバータが動作するように前記スイッチング・ネットワークを構成するステップと、
を含むことを特徴とする方法。
【請求項１５】
前記第１、第２及び第３のモードが反復シーケンスで選択される、
ことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記反復シーケンスが、第１のモード、第２のモード、第１のモード、第３のモードの形を有する、
ことを特徴とする請求項１５に記載の方法。
【請求項１７】
前記反復シーケンスが、第１のモード、第２のモード、第３のモードの形を有する、
ことを特徴とする請求項１５に記載の方法。
【請求項１８】
前記第１の出力ノードの電圧を制御するために、前記第２のモードの持続時間を調整するステップをさらに含む、
ことを特徴とする請求項１４に記載の方法。
【請求項１９】
前記第２の出力ノードの電圧を制御するために、前記第３のモードの持続時間を調整するステップをさらに含む、
ことを特徴とする請求項１８に記載の方法。
【請求項２０】
インダクタと、第１の出力ノードと、第２の出力ノードとを含む二極性デュアル出力同期ブースト・コンバータを動作させる方法であって、
前記インダクタの正電極が入力電圧に接続され、前記インダクタの負電極が接地された第１のモードで前記ブースト・コンバータが動作するようにスイッチング・ネットワークを構成するステップと、
前記インダクタの正電極が前記入力電圧に接続され、前記インダクタの負電極が前記第２の出力ノードに接続された第２のモードで前記ブースト・コンバータが動作するように前記スイッチング・ネットワークを構成するステップと、
前記インダクタの正電極が前記第１の出力ノードに接続され、前記インダクタの負電極が接地された第３のモードで前記ブースト・コンバータが動作するように前記スイッチング・ネットワークを構成するステップと、
を含むことを特徴とする方法。
【請求項２１】
前記第１、第２及び第３のモードが反復シーケンスで選択される、
ことを特徴とする請求項２０に記載の方法。
【請求項２２】
前記反復シーケンスが、第１のモード、第２のモード、第１のモード、第３のモードの形を有する、
ことを特徴とする請求項２１に記載の方法。
【請求項２３】
前記反復シーケンスが、第１のモード、第２のモード、第３のモードの形を有する、
ことを特徴とする請求項２１に記載の方法。
【請求項２４】
前記第１の出力ノードの電圧を制御するために、前記第２のモードの持続時間を調整するステップをさらに含む、
ことを特徴とする請求項２０に記載の方法。
【請求項２５】
前記第２の出力ノードの電圧を制御するために、前記第３のモードの持続時間を調整するステップをさらに含む、
ことを特徴とする請求項２０に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
一般に、デジタルＩＣ、半導体メモリ、ディスプレイ・モジュール、ハードディスク・ドライブ、ＲＦ回路、マイクロプロセッサ、デジタルシグナルプロセッサ及びアナログＩＣなどの様々なマイクロエレクトロニクス部品、特に携帯電話、ノートブック型コンピュータ及び消費者製品などのバッテリ給電用途におけるこれらの部品に電力を供給する供給電圧の変動を防ぐために電圧調整が必要とされる。
【０００２】
多くの場合、製品のバッテリ又はＤＣ入力電圧は、より高いＤＣ電圧にステップアップされ、或いはより低いＤＣ電圧にステップダウンされる必要があるので、このようなレギュレータはＤＣ−ＤＣコンバータと呼ばれる。バッテリの電圧が所望の負荷電圧よりも高いときには常にステップダウン・コンバータが使用される。ステップダウン・コンバータは、誘導性スイッチングレギュレータ、容量電荷ポンプ、及び線形レギュレータを含むことができる。反対に、バッテリの電圧がその負荷に給電するのに必要な電圧よりも低いときには常に、一般にブースト・コンバータと呼ばれるステップアップ・コンバータが使用される。ステップアップ・コンバータは、誘導性スイッチング・レギュレータ又は容量電荷ポンプを含むことができる。
【０００３】
上述の電圧レギュレータのうち、誘導性スイッチング・コンバータは、最も広い範囲の電流、入力電圧及び出力電圧にわたって優れた性能を実現することができる。ＤＣ−ＤＣ誘導性スイッチング・コンバータの基本的な原理は、インダクタ（コイル又は変圧器）の電流を瞬時に変更できず、インダクタが逆電圧を生成してその電流のあらゆる変化に抵抗するという単純な原理に基づく。
【０００４】
インダクタベースのＤＣ／ＤＣスイッチング・コンバータの基本原理は、ＤＣ電源をパルス又はバーストにスイッチ又は「チョップ」すること、及びインダクタ及びキャパシタを含むローパス・フィルタを使用してこれらのバーストをフィルタリングし、正常に機能する時間的に変化する電圧を生成すること、すなわちＤＣをＡＣに変換することである。高周波数でスイッチする１又はそれ以上のトランジスタを使用してインダクタの磁化及び消磁を反復して行うことにより、インダクタを使用してコンバータの入力をステップアップ又はステップダウンし、その入力とは異なる出力電圧を生成することができる。磁気を使用してＡＣ電圧を上昇又は低下させた後、出力をＤＣに整流しフィルタリングしてあらゆるリップルを取り除く。
【０００５】
通常、トランジスタは、一般に「パワーＭＯＳＦＥＴ」と呼ばれる低オン状態抵抗のＭＯＳＦＥＴを使用して実装される。コンバータの出力電圧からのフィードバックを使用してスイッチング状態を制御することにより、コンバータの入力電圧又はその出力電流の急激な変化にも関わらず、一定の十分に調整された出力電圧を維持することができる。
【０００６】
トランジスタのスイッチング動作により発生するあらゆるＡＣノイズ又はリップルを除去するために、スイッチング・レギュレータ回路の出力を横切って出力キャパシタが配置される。インダクタ及び出力キャパシタは共に、トランジスタのスイッチングノイズの大半が負荷に達しないようにする「ローパス」フィルタを形成する。通常は１ＭＨｚ以上であるスイッチング周波数は、フィルタの「ＬＣ」タンクの共振周波数と比較して「高く」なければならない。スイッチされたインダクタは、複数のスイッチングサイクルにわたって平均化され、平均電流がゆっくりと変動するプログラマブル電流源のように機能する。
【０００７】
平均インダクタ電流が、「オン」又は「オフ」スイッチのいずれかとしてバイアスされるトランジスタにより制御されるので、トランジスタにおけるワット損は理論的には小さく、８０から９０パーセントの範囲の高コンバータ効率を実現することができる。具体的には、パワーＭＯＳＦＥＴが「高」ゲート・バイアスを使用してオン状態スイッチとしてバイアスされる場合、通常２００ミリオーム以下の低ＲDS（ｏｎ）抵抗の線形Ｉ−Ｖドレイン特性を示す。例えば０．５Ａでは、このようなデバイスは、その高ドレイン電流にも関わらず１００ｍＶの最大電圧降下ＩD・ＲDS（ｏｎ）しか示さない。そのオン状態導電時間中のワット損はＩD2・ＲDS（ｏｎ）である。実施例では、トランジスタの導電中のワット損を（０．５Ａ）2・（０．２Ω）＝５０ｍＷとする。
【０００８】
パワーＭＯＳＦＥＴは、そのオフ状態ではゲートをソースにバイアスし、すなわちこの結果ＶGS＝０になる。印加されたドレイン電圧ＶDSがコンバータのバッテリ入力電圧Ｖbattに等しい状態でも、パワーＭＯＳＦＥＴのドレイン電流ＩDSSは非常に小さく、通常は１マイクロアンペアをはるかに下回り、より一般的にはナノアンペアである。電流ＩDSSは、主に接合漏れを含む。
【０００９】
従って、ＤＣ／ＤＣコンバータ内のスイッチとして使用されるパワーＭＯＳＦＥＴは、そのオフ状態では高電圧で低電流を示し、そのオン状態では低電圧降下で高電流を示すので効率的である。スイッチング過渡現象を除けば、パワーＭＯＳＦＥＴにおけるＩD・ＶDSの積は小さいままであり、スイッチにおけるワット損は低いままである。
【００１０】
パワーＭＯＳＦＥＴは、入力電源をチョップすることによりＡＣをＤＣに変換するために使用されるだけでなく、合成したＡＣをＤＣに整流するのに必要な整流ダイオードに取って代わるためにも使用することができる。多くの場合、整流器としてのＭＯＳＦＥＴの動作は、ＭＯＳＦＥＴをショットキー・ダイオードと並列に配置し、ダイオードが導通する場合、すなわちダイオードの導通に同期する場合にはいつでもＭＯＳＦＥＴをオンすることにより遂行される。従って、このような用途では、ＭＯＳＦＥＴは同期整流器と呼ばれる。
【００１１】
同期整流器ＭＯＳＦＥＴは、低オン抵抗かつショットキーよりも低い電圧降下を有するようなサイズにできるため、伝導電流がダイオードからＭＯＳＦＥＴチャネルに迂回され、「整流器」における全体的なワット損が低減される。ほとんどのパワーＭＯＳＦＥＴは、寄生ソース-ドレイン・ダイオードを含む。スイッチング・レギュレータでは、この固有のＰＮダイオードの向きが、ショットキー・ダイオードと同じ極性でなければならず、すなわち陰極は陰極に、陽極は陽極に合わせる必要がある。このシリコンＰＮダイオードとショットキー・ダイオードとの並列結合は、同期整流器ＭＯＳＦＥＴがオンになる前の「ブレーク-ビフォア-メーク」として知られる短い間隔の間にのみ電流を運ぶので、ダイオードにおける平均ワット損が低くなり、多くの場合ショットキーは完全に排除される。
【００１２】
トランジスタのスイッチング・イベントが発振期間に比べて相対的に速いと仮定すると、回路分析において、スイッチング中の電力損失は無視してよいと考えることができ、或いはこれを一定の電力損失として処理することができる。次に、導通損失及びゲートドライブ損失を考慮することにより、低電圧スイッチング・レギュレータにおける全体の電力損失を推定することができる。しかしながら、マルチメガヘルツ・スイッチング周波数ではスイッチング波形分析がより重要になり、デバイスのドレイン電圧、ドレイン電流、及びゲート・バイアス電圧駆動対時間を分析することにより検討する必要がある。
【００１３】
上記の原理に基づいて、今日のインダクタベースのＤＣ／ＤＣスイッチング・レギュレータは、幅広い回路、インダクタ、及びコンバータ・トポロジを使用して実装される。概して、これらは非絶縁コンバータと絶縁コンバータという２つの主な種類のトポロジに分けられる。
【００１４】
最も一般的な絶縁コンバータはフライバック及びフォワードコンバータを含み、変圧器又は結合インダクタを必要とする。より高い電力では、フルブリッジコンバータも使用される。絶縁コンバータは、変圧器の一次側対二次側の巻き線比を調整することにより、その入力電圧をステップアップ又はステップダウンすることができる。複数の巻き線を含む変圧器は、入力よりも高い電圧及び入力よりも低い電圧の両方を含む複数の出力を同時に生成することができる。変圧器の欠点は、単一巻きインダクタに比べて大きく、望ましくない漂遊インダクタンスの悪影響を受けることである。
【００１５】
非絶縁電源は、ステップダウンバックコンバータ、ステップアップ・ブースト・コンバータ、及びバックブースト・コンバータを含む。バックコンバータ及びブースト・コンバータは特に効率的であるとともにサイズがコンパクトであり、特に２．２μＨ以下のインダクタを使用できるメガヘルツ周波数レンジで動作する。このようなトポロジはコイルごとに単一の調整出力電圧を生成し、常にスイッチをオンタイムで調整して電圧を調整するために個々の出力ごとに専用の制御ループと別個のＰＷＭコントローラとを必要とする。
【００１６】
携帯用途及びバッテリ給電用途では、一般に同期整流を使用して効率を改善する。同期整流を使用するステップダウンバックコンバータは、同期バックレギュレータとして知られている。同期整流を使用するステップアップ・ブースト・コンバータは、同期ブースト・コンバータとして知られている。
【００１７】
同期ブースト・コンバータの動作：  図１に示すように、従来技術の同期ブースト・コンバータ１は、ローサイドパワーＭＯＳＦＥＴスイッチ２と、バッテリ接続インダクタ３と、出力キャパシタ６と、並列整流ダイオード５を有する「フローティング」同期整流器ＭＯＳＦＥＴ４とを含む。ＭＯＳＦＥＴのゲートは、ブレーク-ビフォア-メーク回路（図示せず）により駆動され、フィルタ・キャパシタ６を横切って存在するコンバータの出力からの電圧フィードバックＶFBに応じてＰＷＭコントローラ７により制御される。出力キャパシタ６の短絡を防ぐためにＢＢＭ動作が必要となる。
【００１８】
同期整流器ＭＯＳＦＥＴ５はＮチャネルであっても又はＰチャネルであってもよいが、そのソース端子及びドレイン端子がいずれの電源レールにも恒久的に接続されていない、すなわち接地又はＶbattのいずれにも接続されていないという意味でフローティングであると考えられる。ダイオード５は、同期整流器がＰチャネルデバイスであるか又はＮチャネルデバイスであるかに関わらず、同期整流器ＭＯＳＦＥＴ４に固有のＰＮダイオードである。ＭＯＳＦＥＴ４と並列にショットキー・ダイオードを含むことができるが、直列インダクタンスでは、順方向バイアス固有のダイオード５から電流を逸らすほど十分に速く動作することはできない。ダイオード８は、Ｎチャネル・ローサイドＭＯＳＦＥＴ２に固有のＰＮ接合ダイオードを含み、通常のブースト・コンバータ動作下では逆バイアスされたままである。通常のブースト動作下ではダイオード８は導通しないので、これを破線の形で示している。
【００１９】
コンバータのデューティファクタＤを、バッテリ又は電源からＤＣ／ＤＣコンバータにエネルギーが流れる時間、すなわちローサイドＭＯＳＦＥＴスイッチ２がオンでありインダクタ３が磁化される間の時間として定義した場合、ブースト・コンバータの出力対入力電圧比は、１からそのデューティファクタをマイナスしたものの逆数に比例し、すなわち、
【００２０】
【数１】
2010536320.tif 000003
となる。
【００２１】
この方程式は幅広い変換速度を表すものであるが、ブースト・コンバータが統一移動特性にスムーズに近づくにときは常に、極めて高速のデバイス及び回路反応時間が必要となる。高デューティファクタ及び変換率の場合、インダクタは大きな電流のスパイクを伝導して効率を悪化させる。これらの要因を考慮に入れて、ブースト・コンバータのデューティファクタは、実際には５％から７５％の範囲に制限される。
【発明の概要】
【発明が解決しようとする課題】
【００２２】
二極性調整電圧の必要性：  今日の電子デバイスは、動作するために数多くの調整電圧を必要とし、そのいくつかは接地に対して負であり得る。スマートフォンの中には、単一のハンドヘルド内で２６以上の別個の調整電源を使用できるものもあり、これらには、いくつかの有機発光ダイオード、又はＯＬＥＤ、ディスプレイに必要な負バイアス電源が含まれる。各々が別個のインダクタを有するこれほど多くのスイッチング・レギュレータの使用は、スペース上の制限により不可能である。
【００２３】
残念ながら、正及び負の両方の供給電圧を生成できるマルチ出力非絶縁コンバータは、複数巻きインダクタ又はタップ付きインダクタを必要とする。タップ付きインダクタは、絶縁コンバータ及び変圧器よりも小型ではあるが、単一巻きインダクタよりはかなり大きく、高さも高く、寄生効果及び放射ノイズの増加の影響を受ける。この結果、複数巻きインダクタは、何らかのスペースの影響を受け易い、或いはハンドセット又はポータブルな家庭用電化製品などのポータブル・デバイスには使用されない。
【００２４】
妥協案として、今日のポータブル・デバイスは、ほんのわずかのスイッチング・レギュレータをいくつかの線形レギュレータと組み合わせて使用し、必要な数の独立した供給電圧を生成する。多くの場合、低ドロップアウト線形レギュレータ、すなわちＬＤＯの効率はスイッチング・レギュレータよりも悪いが、これらはコイルを必要としないのでより小型かつ低コストである。この結果、低コスト及び小型サイズのために効率及びバッテリ寿命が犠牲にされる。負の供給電圧は、正電圧レギュレータと共用することができない専用のスイッチング・レギュレータを必要とする。
【００２５】
単一巻きインダクタから正及び負の両方の出力、すなわち二極性出力を生成することができ、コスト及びサイズの両方を最小にするスイッチング・レギュレータの実装が必要とされている。
【課題を解決するための手段】
【００２６】
本開示は、２つの独立調整した異極性の出力、すなわち１つの単一巻きインダクタから１つの正の接地よりも高い出力と、１つの負の接地未満の出力とを生成できる独創的なブースト・コンバータについて説明するものである。２出力二極性インダクティブブースト・コンバータの代表的な実施構成は、インダクタと、第１の出力ノードと、第２の出力ノードと、スイッチング・ネットワークとを含み、スイッチング・ネットワークは、以下の回路動作モード、すなわち、１）インダクタの正電極が入力電圧に接続され、インダクタの負電極が接地された第１のモードと、２）インダクタの正電極が第１の出力ノードに接続され、インダクタの負電極が第２の出力ノードに接続された第２のモードと、３）インダクタの正電極が入力電圧に接続され、インダクタの負電極が第２の出力ノードに接続された第３のモードとを提供するように構成される。
【００２７】
第１の動作モードは、インダクタを入力電圧と等しい電圧に充電する。第２の動作モードは、電荷を第１及び第２の出力ノードへ同時に移動させる。第１の出力ノードが目標電圧に達すると、第２のモードは終了する。第３の動作モードは、目標電圧に達するまで第２の出力ノードを充電し続ける。このようにして、ブースト・コンバータが単一のインダクタから２つの調整出力を提供する。
【００２８】
第２の実施形態では、同じ基本部品が使用される。しかしながらこの場合、スイッチング・ネットワークは動作の以下のモード、すなわち、１）インダクタの正電極が入力電圧に接続され、インダクタの負電極が接地された第１のモードと、２）インダクタの正電極が入力電圧に接続され、インダクタの負電極が第２の出力ノードに接続された第２のモードと、３）インダクタの正電極が第１の出力ノードに接続され、インダクタの負電極が接地された第３のモードとを提供する。
【００２９】
第１の動作モードは、インダクタを入力電圧と等しい電圧に充電する。第２の動作モードは、電荷を第１の出力ノードへ移動させ、第１の出力ノードが目標電圧に達したときに終了する。第３の動作モードは、電荷を第２の出力ノードへ移動させ、第２の出力ノードがその目標電圧に達したときに終了する。このようにして、ブースト・コンバータが単一のインダクタから２つの調整出力を提供する。
【図面の簡単な説明】
【００３０】
【図１】従来技術の単一出力同期ブースト・コンバータを示す概略図である。
【図２】本発明により提供される二極性デュアル出力同期ブースト・コンバータを示す概略図である。
【図３Ａ】同期移動と呼ばれるモードを実現する動作シーケンスを実行する図２のブースト・コンバータを示す図であり、同期移動モードは、連続する動作フェーズのうちの、インダクタが磁化されるフェーズを含む。
【図３Ｂ】同期移動と呼ばれるモードを実現する動作シーケンスを実行する図２のブースト・コンバータを示す図であり、同期移動モードは、連続する動作フェーズのうちの、電荷が＋ＶOUT1及び−ＶOUT2の両方へ同期的に移動されるフェーズを含む。
【図３Ｃ】同期移動と呼ばれるモードを実現する動作シーケンスを実行する図２のブースト・コンバータを示す図であり、同期移動モードは、連続する動作フェーズのうちの、電荷が排他的に＋ＶOUT1へ移動され続けるフェーズを含む。
【図４】同期移動モードで動作する図２のブースト・コンバータのスイッチング波形特性のプロットである。
【図５】電荷を排他的に−ＶOUT2へ移動させる図２のブースト・コンバータの代替の動作フェーズを示す図である。
【図６】同期移動モードを使用する図２のブースト・コンバータのフロー図である。
【図７Ａ】時分割移動と呼ばれるモードを実現する動作シーケンスを実行する図２のブースト・コンバータを示す図であり、時分割移動モードは、連続する動作フェーズのうちの、インダクタが磁化されるフェーズを含む。
【図７Ｂ】時分割移動と呼ばれるモードを実現する動作シーケンスを実行する図２のブースト・コンバータを示す図であり、時分割移動モードは、連続する動作フェーズのうちの、電荷が排他的に＋ＶOUT1へ移動されるフェーズを含む。
【図７Ｃ】時分割移動と呼ばれるモードを実現する動作シーケンスを実行する図２のブースト・コンバータを示す図であり、時分割移動モードは、連続する動作フェーズのうちの、電荷が排他的に＋ＶOUT2へ移動されるフェーズを含む。
【図８】時分割移動モードで動作する図２のブースト・コンバータの動作シーケンスを示すフロー図である。
【図９】多重フィードバックによるデジタル制御を使用するように修正した図２のブースト・コンバータを示すブロック図である。
【発明を実施するための形態】
【００３１】
上述したように、従来の非絶縁スイッチング・レギュレータは、個々の調整出力電圧及び極性ごとに１つの単一巻きインダクタと対応する専用ＰＷＭとを必要とする。対照的に、本開示は、２つの独立調整した異極性の出力、すなわち１つの単一巻きインダクタから１つの正の接地よりも高い出力と、１つの負の接地未満の出力とを生成できる独創的なブースト・コンバータについて説明するものである。
【００３２】
図２に示す２出力二極性インダクティブブースト・コンバータ１０は、ローサイドＮチャネルＭＯＳＦＥＴ１１と、インダクタ１２と、ハイサイドＰチャネルＭＯＳＦＥＴ１３と、固有のソース-ドレイン・ダイオード１６を有するフローティング正出力同期整流器１４と、固有のソース-ドレイン・ダイオード１７を有するフローティング負出力同期整流器１５と、出力＋ＶOUT1及び−ＶOUT2をフィルタリングする出力フィルタ・キャパシタ１８及び１９とを含む。レギュレータの動作は、ＭＯＳＦＥＴ１１、１３、１４及び１５のオンタイムを制御するブレーク-ビフォア-メークゲートバッファ（図示せず）を含むＰＷＭコントローラ２０により制御される。ＰＷＭコントローラ２０は、固定周波数又は可変周波数で動作することができる。
【００３３】
対応するフィードバック信号ＶFB1及びＶFB2を使用するＶOUT1及び−ＶOUT2からのフィードバックを通じて閉ループ調整が行われる。必要に応じて、レジスタディバイダ（図示せず）又はその他のレベルシフト回路によりフィードバック電圧をスケーリングすることができる。ローサイドＭＯＳＦＥＴ１１は、破線で示す固有のＰＮダイオード２１を含み、このＰＮダイオード２１は、通常の動作下では逆バイアスされ非導電性のままである。同様に、ハイサイドＭＯＳＦＥＴ１３は、破線で示す固有のＰＮダイオード２２を含み、このＰＮダイオード２２は、通常の動作下では逆バイアスされ非導電性のままである。適当に調整されたＰチャネル又はＮチャネルのいずれかのＭＯＳＦＥＴを使用して、ゲートドライブ回路内にハイサイドＭＯＳＦＥＴ１３を実装することができる。
【００３４】
従来のブースト・コンバータとは異なり、二極性ブースト・コンバータ１０では、インダクタを磁化するステップが、ハイサイドＭＯＳＦＥＴ１３及びローサイドＭＯＳＦＥＴ１１の両方をオンするステップを必要とする。従って、インダクタ１２はＶbattにも接地にも配線されていない。結果として、ノードＶx及びＶyにおけるインダクタの端子電圧は、固有のＰＮダイオード２１及び２２の順方向バイアス、及び使用するデバイスのアバランシェ降伏電圧による電圧電位を除き、いずれの所定の電圧電位にも恒久的に固定又は制限されることはない。
【００３５】
具体的には、ノードＶyは、バッテリ入力Ｖbattよりも高い１つの順方向バイアスダイオード降下Ｖfを上回るときには必ずＰＮダイオード２２を順方向バイアスするとともに電圧（Ｖbatt＋Ｖf）にクランプされる。開示するコンバータ１０では、インダクタ１２は、Ｖyノード電圧をＶbattよりも高く駆動することができないため、スイッチングノイズのみがダイオード２２を順方向バイアスできるようになる。
【００３６】
しかしながら、関連するデバイスの特定の動作電圧範囲内では、ＶyがＶbattよりも正でない電圧で動作することができるとともに接地未満の電圧で動作することもでき、すなわちＶyは負電位で動作することができる。
【００３７】
最も負のＶy電位は、ハイサイドＭＯＳＦＥＴのＢＶDSS1絶縁破壊、固有のＰＮダイオード２２の逆バイアスアバランシェに対応する電圧により制限される。絶縁破壊を防ぐためには、ＭＯＳＦＥＴの絶縁破壊は、負であってもよいＶyとＶbattとの間の最大差を上回らなければならず、すなわちＢＶDSS1＞（Ｖbatt−Ｖy）でなければならない。この結果、Ｖyの最大動作電圧範囲は、次の関係式によって与えられるダイオード２２の絶縁破壊及び順方向バイアスにより境界される。
（Ｖbatt＋Ｖf）＞Ｖy＞（Ｖbatt−ＢＶDSS1）
【００３８】
同様に、ノードＶxは、接地未満の１つの順方向バイアスダイオード降下Ｖfを超えてバイアスされるときには必ずＰＮダイオード２１を順方向バイアスするとともに電圧Ｖx＝−Ｖfにクランプされる。しかしながら、開示するコンバータ１０では、インダクタ１２は、Ｖxノード電圧を接地未満に駆動することができないため、スイッチングノイズのみがダイオード２１を順方向バイアスできるようになる。
【００３９】
しかしながら、関連するデバイスの特定の動作電圧範囲内では、Ｖxは接地よりも高い電圧で動作することができ、通常はＶbattよりも正の電圧で動作する。最も正のＶx電位は、ローサイドＭＯＳＦＥＴのＢＶDSS2絶縁破壊、固有のＰＮダイオード２１の逆バイアスアバランシェに対応する電圧により制限される。絶縁破壊を防ぐためには、ＭＯＳＦＥＴのＢＶDSS2絶縁破壊は、Ｖbattを上回る必要があるＶxの正電圧の最大値でなければならず、すなわちＢＶDSS2＞Ｖxでなければならない。Ｖxの最大動作電圧範囲は、次の関係式によって与えられるダイオード２１の絶縁破壊及び順方向バイアスにより境界される。
ＢＶDSS2＞Ｖx＞（−Ｖf）
【００４０】
接地未満の電圧で動作できるインダクタ１２のＶy端子及びＶbattよりも高い電圧で動作できるインダクタ１２のＶx端子では、接地よりも高い電圧でのみ動作でき、そのインダクタがその正入力電圧に配線されている従来のブースト・コンバータ１とは、開示する二極性ブースト・コンバータ１０の回路トポロジが大きく異なる。インダクタ１２はいずれの電源レールにも配線されていないので、開示する二極性ブースト・コンバータは「フローティングインダクタ」スイッチング・コンバータであると考えられる。従来のブースト・コンバータは、フローティングインダクタのトポロジではない。
【００４１】
開示する二極性ブースト・コンバータの動作は、インダクタを磁化するステップとインダクタを再度磁化する前にエネルギーを出力へ移動させるステップとを交互に行うステップを含む。図６のアルゴリズム１２０に示すように、或いは図８のアルゴリズム１８０に示す時分割方式を通じて、インダクタからのエネルギーを両方の出力へ同時に移動させることができる。しかしながら、使用するアルゴリズムに関わらず、開示する二極性ブースト・コンバータの動作における第１のステップは、インダクタにエネルギーを蓄え、或いは本明細書ではインダクタを「磁化」することであり、エネルギーが電界ではなく磁界に蓄えられることを除けばキャパシタを充電することと同様のプロセスである。
【００４２】
インダクタの磁化：  図３Ａは、コンバータ１０のインダクタ１２の磁化中の動作２５を示している。インダクタ１２が１つではなく２つの直列接続ＭＯＳＦＥＴを介してバッテリ入力Ｖbattに接続されているので、ローサイドＭＯＳＦＥＴ１１及びハイサイドＭＯＳＦＥＴ１３の両方を同時にオンして、電流ＩL（ｔ）がランプできるようにする必要がある。その間、同期整流器ＭＯＳＦＥＴ１４及び１５はオフにされ非導電性のままである。インダクタの電流と電圧の関係は、以下の微分方程式により与えられる。
【００４３】
【数２】
2010536320.tif 000004
【００４４】
そして、短い間隔に関しては、以下の差分方程式により近似値が求められる。
【００４５】
【数３】
2010536320.tif 000005
【００４６】
オン状態のＭＯＳＦＥＴ１１及び１３を横切る最小電圧降下を想定すると、ＶＬ≒Ｖｂａｔｔとなり、上記の式を次式のように再構成することができる。
【００４７】
【数４】
2010536320.tif 000006
これは、短い磁化間隔の場合、インダクタ１２における電流ＩL（ｔ）の近似値を時間に伴う電流の線形ランプとして求めることができることを表している。例えば図４のグラフ７０に示すように、ｔ0とｔ1との間の間隔中、電流ＩLは、時間ｔ0における何らかの非ゼロ電流から時間ｔ1におけるピーク値７１、すなわち磁化動作フェーズの最後へ向けて線形にランプする。
【００４８】
【数５】
2010536320.tif 000007
【００４９】
上式によって、いずれかの時間ｔにおけるインダクタ１２に蓄えられたエネルギーは与えられ、そのエネルギーは、ＭＯＳＦＥＴ１１及び１３の一方又は両方をオフにすることにより、電流が遮断される直前にそのピークＥL（ｔ1）に達する。図４のグラフ７０、８０及び９０に示すように、磁化中はローサイドＭＯＳＦＥＴ１１における電流Ｉ1及びハイサイドＭＯＳＦＥＴ１３における電流Ｉ2は同一であり、間隔ｔ0からｔ1のようにインダクタ電流ＩLに等しく、
Ｉ1（ｔ）＝Ｉ2（ｔ）＝ＩL（ｔ）となる。
【００５０】
電流Ｉ2（ｔ）では、直列接続ローサイドＮチャネルＭＯＳＦＥＴ１１を横切ってわずかな電圧降下ＶDS2(on)が現れる。その線形領域で動作しＲDS2(on)のオン状態抵抗で電流ＩL（ｔ）を運ぶ電圧Ｖxが、図４のグラフ５０の線５１で示すように次式により与えられる。
Ｖx＝ＶDS2(on)＝ＩL・ＲDS2(on)
通常、数百ミリオーム以下の低オン抵抗では、Ｖxは接地電位とほぼ等しく、すなわちＶx≒０である。同様に、直列接続ハイサイドＰチャネルＭＯＳＦＥＴ１３を横切ってわずかな電圧降下ＶDS1(on)が現れる。オン状態抵抗がＲDS1(on)の電流ＩL（ｔ）におけるその直線領域で動作する場合、電圧Ｖyは、図４のグラフ５０の線５２で示すように次式により与えられる。
Ｖy＝Ｖbatt−ＶDSI(on)＝Ｖbatt−ＩL・ＲDS1(on)
低オン抵抗では、Ｖyはバッテリ電位とほぼ等しく、すなわちＶy≒Ｖbattである。
【００５１】
Ｖx≒０かつＶy≒Ｖbattとした場合、近似式ＶL＝（Ｖy−Ｖx）≒Ｖbattが有効な仮定となる。従って上述したように、グラフ７０に示すインダクタ電流におけるランプの近似値を、傾斜した直線部分として求めることができる（Ｖbatt／Ｌ）。さらに、キャパシタ１８にかかる電圧＋ＶOUT1が接地よりも高く、キャパシタ１９にかかる電圧−ＶOUT2が接地未満であると仮定した場合、＋ＶOUT1＞ＶxかつＶy＞−ＶOUT2となることにより、ＰＮダイオード１６及び１７は両方とも逆バイアスされ非導電性となる。
【００５２】
デュアル出力への同期エネルギー移動：  インダクタ１２を磁化した後、同期移動アルゴリズム１２０では、ローサイドＭＯＳＦＥＴ及びハイサイドＭＯＳＦＥＴの両方が、図４のグラフ５０における時間ｔ1に示すように同時にオフにされる。ハイサイドＭＯＳＦＥＴ１３におけるＩ1電流及びローサイドＭＯＳＦＥＴ１１におけるＩ2電流を遮断することにより、インダクタのＶx端子がＶOUT1よりも高い正電圧５３にフライアップし、ダイオード１６を順方向バイアスし、エネルギーを第１の電圧出力＋ＶOUT1に移動させるようになる。これにより、インダクタのＶy端子がＶOUT2よりも負の接地未満の電圧５８にフライダウンし、ダイオード１７を順方向バイアスし、同時にエネルギーを第２の電圧出力−ＶOUT2へ移動させるようにもなる。
【００５３】
遷移中、ブレーク-ビフォア-メーク回路が、同期整流器ＭＯＳＦＥＴ１４及び１５がオンになってフィルタ・キャパシタ１８及び１９を瞬間的に短絡するのを防ぐ。ＭＯＳＦＥＴ導通がなければ、ダイオード１６及び１７がインダクタ電流ＩLを運び、順方向バイアス電圧降下Ｖfを示す。Ｖxにおける瞬間電圧は（ＶOUT1＋Ｖf）に等しい。同様に、Ｖyにおける瞬間電圧は（−ＶOUT2−Ｖf）に等しい。
【００５４】
ＩLがそのピークにある時間ｔ1では、ハイサイドＭＯＳＦＥＴ１３における電流Ｉ1の遮断により、電流がキルヒホッフの電流法則に従って同期整流器ＭＯＳＦＥＴ及びダイオードへリダイレクトされ、ノードＶyでは、
【００５５】
【数６】
2010536320.tif 000008
【００５６】
となり、この場合、Ｉ3は、ダイオード１７における電流及びオフＭＯＳＦＥＴ１５に関連するあらゆる接合容量を含む。図４のグラフ８０を参照すると、インダクタ電流ＩLは瞬時に変化できないので、この電流は、ポイント８１に示すようにＩ1からＩ3へリルーティングされる。
【００５７】
同じ瞬間に、ローサイドＭＯＳＦＥＴ１１における電流Ｉ2の遮断により、電流が同期整流ダイオード及びＭＯＳＦＥＴへリダイレクトされ、これによってノードＶxでは、
【００５８】
【数７】
2010536320.tif 000009
【００５９】
となり、この場合、Ｉ4は、ダイオード１６における電流及びオフＭＯＳＦＥＴ１４に関連するあらゆる接合容量を含む。図４のグラフ８０を参照すると、インダクタ電流ＩLは瞬時に変化できないので、この電流は、ポイント８１で示すようにＩ1からＩ3へリルーティングされる。ノードＶxにおけるＩ2とＩ4との間、及びノードＶyにおけるＩ1からＩ3への電流の「ハンドオフ」は、Ｖx及びＶyが共通のエネルギー蓄積要素、すなわちインダクタ１２を共用する関係のない回路として別々に機能することを意味する。換言すれば、インダクタ１２がノードＶx及びＶyにおける電圧を基本的に切り離すことにより、エネルギーが負荷及び出力キャパシタ１８及び１９へ移動される時間中にこれらが別々に動作できるようになる。
【００６０】
図３Ｂの回路３０に示すように、ブレーク-ビフォア-メーク時間間隔ｔBBMの後、同期整流器ＭＯＳＦＥＴ１４及び１５がオンになり、電流をダイオード１６及び１７から離して分路させる。ＭＯＳＦＥＴがオンになると、同期整流器とＰＮダイオードとの並列結合を横切る電圧降下は、順方向バイアスダイオード降下ＶfからＭＯＳＦＥＴのオン状態電圧ＶDS(ON)＝ＩL・ＲDS(on)に遷移する。グラフ５０の曲線５４及び５５で示す電圧Ｖx及びＶyにこの変化を示しており、それぞれ次式のようになる。
Ｖx＝ＶOUT1＋ＩL・ＲDS4(on)
及び、
Ｖy＝−ＶOUT2＋ＩL・ＲDS3(on)
【００６１】
このエネルギー移動フェーズ中、インダクタ１２の電流が、キャパシタ１８及び１９を両方同時に充電する。このようにして、単一のインダクタから正の極性出力＋ＶOUT1及び負の極性出力−ＶOUT2の両方が同時に充電される。アルゴリズム１２０によれば、キャパシタの１つが特定の許容範囲に入るまで概略図３０に示す状態を継続する必要がある。目標電圧の許容範囲は、フィードバック信号ＶFB1及びＶFB2に応じてコントローラにより決定される。アナログ制御を使用する場合、ＰＷＭコントローラ２０は、同期整流器をいつ遮断するかを決定するためにエラー増幅器、ランプ生成器、及び比較器を含む。デジタル制御を使用する場合、アルゴリズム１２０に従う論理又はソフトウェアによりこの決定を行うことができる。
【００６２】
１つの出力への同期エネルギー移動：  アルゴリズム１２０の条件付きロジック１２１及び１２２で示すように、負荷条件に応じて最初にいずれかの出力がその目標電圧に到達することができる。いずれかの出力がその特定の出力電圧に到達すると、コンバータは、フル充電された出力キャパシタの充電は中止するが、許容範囲内のその特定の電圧目標に未だ到達していない出力キャパシタの充電は続けるように再び再構成される。
【００６３】
例えば、時間ｔ2において＋ＶOUT1よりも前に負出力−ＶOUT2がその目標電圧に達した場合、最初の動作は、本明細書では「負同期整流器」と呼ぶ同期整流器ＭＯＳＦＥＴ１５をオンして、キャパシタ１９を過充電から切り離すことである。ΔＱ＝Ｃ・ΔＶなので、電荷移動サイクル中に個々の出力キャパシタにおいてリフレッシュされる電荷は、
【００６４】
【数８】
2010536320.tif 000010
【００６５】
により与えられ、この場合、Ｃ2は負出力フィルタ・キャパシタ１９の静電容量である。
【００６６】
同期整流器がオフにされる瞬間及び持続時間ｔBBMのブレーク-ビフォア-メーク間隔５９全体の間、ＰＮダイオード１７は総インダクタ電流ＩLを運ぶ必要があり、インダクタノード電圧Ｖyは（−ＶOUT2−Ｖf）の値に戻る。ＢＢＭ間隔５９の終了後、ステップ１２４においてハイサイドＭＯＳＦＥＴ１３がオンされ、Ｖyは、グラフ５０の線５６で示すＶbatt−ＩL・ＲDS1(on)の電圧にジャンプする。時間ｔ2におけるハンドオフ中、インダクタ電流ＩLは、グラフ８０のポイント８２で示す遷移においてＩ3からＩ1へ向けられる。しかしながら、電流Ｉ4は変化しないままである。
【００６７】
この状態を図３Ｃの回路３５に示しており、ここではＩLの電流経路がＶbattから導電性ハイサイドＭＯＳＦＥＴ１３、インダクタ１２、及びオン状態の正の同期整流器１４を介して流れることにより、ＩL＝Ｉ1＝Ｉ4となる。従って、キャパシタ１８は、キャパシタ１９の充電が中止されていても充電し続ける。ＶyがＶbatt及び接地未満の−ＶOUT2近くにバイアスされた状態では、ＰＮダイオード１７は逆バイアスされ非導電性のままである。
【００６８】
回路３５の動作フェーズは、＋ＶOUT1がその目標電圧に達するまで続行する条件付きロジック１２６により、アルゴリズム１２０に従って保持される。＋ＶOUT1がその目標電圧に到達すると、正の同期整流器ＭＯＳＦＥＴ１４がオフになり、ブレーク-ビフォア-メーク持続時間ｔBBM６０の間、ダイオード１６がインダクタ電流を運ぶ。この間隔中、Ｖxは電圧ＶOUT1＋Ｖfに上昇する。
【００６９】
しかしながら、ＢＢＭ間隔６０が終了しローサイドＭＯＳＦＥＴ１１がオンになると、図４のグラフ９０に示すように電流がＩ4からＩ2へ向けられ、インダクタ１２が回路２５に示す状態に戻って磁化される新しいサイクルを開始する。サイクルが完了すると、負荷電流に応じて変化する期間Ｔとして総時間が表される。この期間は、磁化持続時間及びこれよりも長い正又は負の電荷移動フェーズにより決定される。
【００７０】
ｔ1からＴまでの間隔中にキャパシタ１８へ移動される電荷は、次式により与えられ、その場合、Ｃ1は正出力フィルタ・キャパシタ１８の静電容量である。
【００７１】
【数９】
2010536320.tif 000011
【００７２】
図３Ｃに示す例は、正出力ＶOUT1よりも前に負出力−ＶOUT2がその目標電圧に達した場合について説明したものである。アルゴリズム１２０は、コンバータが、逆のシナリオすなわち最初に正電圧がその調整ポイントに達する場合にも対応することを示している。条件文１２１の結果が「はい」である場合、まず正の同期整流器ＭＯＳＦＥＴ１４がオフにされることにより、間隔ＴBBMの間、ダイオード１６がキャパシタ１８に電流を供給し続ける。ステップ１２３において、ローサイドＭＯＳＦＥＴがオンされ、Ｖxを接地電位近くに強制し、ダイオード１６を逆バイアスしてキャパシタ１８の充電を中止する。
【００７３】
その間、負の同期整流器ＭＯＳＦＥＴ１５は−ＶOUT2キャパシタ１９の充電を実行し続ける。図５の回路１１０に示すこの状態は、負の同期整流器１５がオフにされ、ＢＢＭ間隔後にハイサイドＭＯＳＦＥＴ１３がオンされ、ＶyをＶbatt近くに強制し、ダイオード１７を逆バイアスしてキャパシタ１９の充電を中止するというアルゴリズムの条件文１２５が満たされるまで持続する。
【００７４】
二極性フローティング-インダクタ・レギュレータの電圧調整：  二極性ブースト・コンバータの動作は、ハイサイドＭＯＳＦＥＴ１３及びローサイドＭＯＳＦＥＴ１１の両方をオンしてインダクタ１２を磁化するステップと、その後これらのＭＯＳＦＥＴを遮断してエネルギーをコンバータ出力へ移動させるステップとを必要とする。同期エネルギー移動アルゴリズム１２０では、上述したハイサイドＭＯＳＦＥＴ及びローサイドＭＯＳＦＥＴが両方同時に遮断され、インダクタから両出力へのエネルギーの移動を同時に開始する。
【００７５】
同期して充電されるにも関わらず、正及び負の出力の独自の調整が、個々の出力へのエネルギー移動の持続時間により決定される。具体的には、フィードバックＶFB1及びＶFB2を介してローサイドＭＯＳＦＥＴ１１及びハイサイドＭＯＳＦＥＴ１４のオフタイムを制御することにより、正及び負の出力電圧＋ＶOUT1及び−ＶOUT2が単一のインダクタ１２から別々に調整される。
【００７６】
同期整流器１４及び１５のオンタイムはコンバータの効率に影響を与えるが、出力キャパシタの充電時間を決定することはない。例えば、正の同期レギュレータＭＯＳＦＥＴ１４がオフにされたときにはいつでも、ローサイドＭＯＳＦＥＴ１１がオンされるまでダイオード１６がキャパシタ１８へ電荷を送出し続ける。ローサイドＭＯＳＦＥＴ１１をオンし、同期整流器ＭＯＳＦＥＴ１４をオフしないことにより、キャパシタ１８の充電が終了し、従ってその電圧が決定される。同様に、負の同期レギュレータＭＯＳＦＥＴ１４がオフにされたときにはいつでも、ローサイドＭＯＳＦＥＴ１１がオンされるまでダイオード１６がキャパシタ１８へ電荷を送出し続ける。
【００７７】
ダイオード導通が行われる場合、すなわちＭＯＳＦＥＴがオフの場合、このコンバータにおける最大電圧状態が発生する。例えば、ローサイドＭＯＳＦＥＴ１１及び同期整流器ＭＯＳＦＥＴ１４の両方がオフの場合、Ｖxノードの最大電圧が生じる。このような状態下では、クランプダイオードを横切る出力電圧＋ＶOUT1プラス順方向バイアス電圧Ｖfにより電圧が決定され、すなわちＶx（ｍａｘ）≦（ＶOUT1＋Ｖf）となる。ＭＯＳＦＥＴ１１は、そのオフ状態でＶx（ｍａｘ）をブロックできなければならない。
【００７８】
同様に、Ｖyノードの最大負電圧は、ハイサイドＭＯＳＦＥＴ１３及び同期整流器ＭＯＳＦＥＴ１５の両方がオフの場合に発生する。このような状態下では、クランプダイオードを横切る出力電圧−ＶOUT2マイナス順方向バイアス電圧−Ｖfにより電圧が決定され、すなわちＶy＞（−ＶOUT2−Ｖf）となる。ＭＯＳＦＥＴ１３は、そのオフ状態でＶyをブロックできなければならない。
【００７９】
開示するコンバータ１０の１つの特徴は、インダクタがフローティングであり、すなわち恒久的に電源レールに接続されないので、ハイサイドＭＯＳＦＥＴ１１又はローサイドＭＯＳＦＥＴ１３の両方ともではなくいずれかをオンすることにより、インダクタ１２内の電流を磁化したり或いは増大させたりせずに電圧をＶy又はＶxに強制できることである。このことは、単一のＭＯＳＦＥＴが両方ともＶx電圧を制御するが、電流電導も引き起こし、インダクタの磁化も行う図１に示すような従来のブースト・コンバータにとっては不可能である。換言すれば、従来のコンバータでは、インダクタ電圧を制御することにより、追加の及び時には望ましくないエネルギーの蓄積も引き起こされる。開示するコンバータでは、インダクタを磁化せずに、Ｖx又はＶyのいずれかを供給電圧に強制することができる。
【００８０】
別の検討事項は、従来のブースト・コンバータ１の出力電圧範囲である。ＰＮダイオード５が同期整流器ＭＯＳＦＥＴを横切って存在する場合、レギュレータの入力端子に電力が印加されるとすぐにダイオードの順方向バイアスが出力をＶbattに引き上げるので、ブースト・コンバータの出力の最小出力電圧は必然的にＶbattとなる。開示するデュアル出力コンバータでは、Ｖbattから＋ＶOUT1までの回路が異極性ＰＮのダイオードを有する２つのスイッチを含むことにより、＋ＶOUT1をＶbattよりも低い電圧に調整できるようになり、これは従来のブースト・コンバータ・トポロジでは不可能な特徴である。
【００８１】
従って、ブースト・コンバータは電圧をステップアップすることしかできないが、開示するコンバータは、バッテリ電圧よりも低く、これに等しく、或いはこれよりも高くなり得る正の出力電圧を生成し、従ってＶｂａｔｔよりも高い動作のみに制限されない。ブースト・コンバータのトポロジをステップダウン電圧調整に適合させることは、Ｒｉｃｈａｒｄ  Ｋ．Ｗｉｌｌｉａｍｓによる「高効率アップダウン及び関連するＤＣ／ＤＣＶコンバータ」という名称の関連特許出願（本明細書と同日に出願）の主題であり、該特許は引用により本明細書に含まれる。
【００８２】
Ｒｉｃｈａｒｄ  Ｋ．Ｗｉｌｌｉａｍｓによる「二極性マルチ出力ＤＣ／ＤＣコンバータ及び電圧レギュレータ」という名称の関連特許出願（本明細書と同日に出願）では、正及び負の両方の出力ブースト・コンバータにおける時分割インダクタの応用についての記載があり、該特許は引用により本明細書に組み入れられる。
【００８３】
時分割二極性フローティング-インダクタ・レギュレータ：  上述したように、本発明の好ましい実施形態は、正及び負の両方の出力を同時に充電し、目標調整電圧に達したいずれかの出力の充電を中止する一方で他方の出力の充電を継続することである。
【００８４】
図７は、時分割方式を使用した代替のシーケンスを示している。図７Ａの回路１４０では、ローサイドＭＯＳＦＥＴ及びハイサイドＭＯＳＦＥＴがオンされてインダクタ１２を磁化する。図７Ｂでは、ローサイドＭＯＳＦＥＴ１１のみがオフにされ、ＶxをフライアップさせてＶOUT1がその目標値に達するまで＋ＶOUT1のキャパシタ１８を充電させる。効率を改善するために、同期整流器ＭＯＳＦＥＴがダイオード１６の導通に連動してオンされる。このサイクルでは、出力キャパシタ１９は充電されない。
【００８５】
ＶＯＵＴ１がその目標電圧に達すると、同期整流器１４が遮断され、ローサイドＭＯＳＦＥＴ１１がオンされ、Ｖxを接地に強制してキャパシタ１８の充電を中止する。同時に、ハイサイドＭＯＳＦＥＴ１３がオフになることにより、Ｖyが負順方向バイアスダイオード１７をフライできるようになり、負出力−ＶOUT2のキャパシタ１０を充電する。効率を改善するために同期整流器ＭＯＳＦＥＴ１５がオンされる。−ＶOUT2がその調整電圧目標に達すると、同期整流器１５はオフにされる。次にハイサイドＭＯＳＦＥＴ１３がオンされてインダクタ１２が再度磁化される。その後サイクルが時分割シーケンスで繰り返される。時分割方式のアルゴリズムを図８のフロー図１８０に示す。
【００８６】
このアルゴリズムはアナログ回路を使用して実現することができるが、代替のアプローチは、図２００に示すようにデジタルコントローラ又はマイクロプロセッサ２２０を使用する。図示のように、出力ＶFB1及びＶFB2からのアナログフィードバックをＭＯＳＦＥＴ２２６Ａ及び２２６Ｂにより時分割し、単一のＡ／Ｄコンバータ２２５を使用してデジタルフォーマットに変換することができる。接地未満の電圧は、電圧を正電位に変換するためにレベルシフト回路２２７を必要とする。
【００８７】
図示のようにマイクロコントローラ２２０の正出力は、ＭＯＳＦＥＴ２１３及び２１１を直接駆動することができるが、フローティング同期整流器ＭＯＳＦＥＴ２１４及び２１５を駆動するためにはレベルシフト回路２２３及び２２４を必要とする。
【符号の説明】
【００８８】
１０  ２出力二極性インダクティブ・ブースト・コンバータ；  
１１  ローサイドＮチャネルＭＯＳＦＥＴ；  
１２  インダクタ；  
１３  ハイサイドＰチャネルＭＯＳＦＥＴ；  
１４  フローティング正出力同期整流器；  １５  フローティング負出力同期整流器；  
１６、１７  固有のソース-ドレイン・ダイオード；  
１８、１９  出力フィルタ・キャパシタ；  ２０  ＰＷＭコントローラ；  
２１、２２  固有のＰＮダイオード。
【図１】
2010536320.tif 000012
【図２】
2010536320.tif 000013
【図３Ａ】
2010536320.tif 000014
【図３Ｂ】
2010536320.tif 000015
【図３Ｃ】
2010536320.tif 000016
【図４】
2010536320.tif 000017
【図５】
2010536320.tif 000018
【図６】
2010536320.tif 000019
【図７Ａ】
2010536320.tif 000020
【図７Ｂ】
2010536320.tif 000021
【図７Ｃ】
2010536320.tif 000022
【図８】
2010536320.tif 000023
【図９】
2010536320.tif 000024
【国際調査報告】
2010536320.tif 000025