(57)【要約】【解決手段】  電気光学デバイスを開示する。当該電気光学デバイスは、絶縁層と、絶縁層の上方に配設されており、第１の導電型のドーピング原子によってドーピングされている第１の半導体領域と、絶縁層の上方に配設されており、第２の導電型のドーピング原子によってドーピングされている第２の半導体領域と、絶縁層の上方に、第１の半導体領域と第２の半導体領域との間に位置するように配設されている電気光学活性領域とを備える。電気光学活性領域は、第１の導電型のドーピング原子によってドーピングされている第１の半導体部分活性領域と、第２の導電型のドーピング原子によってドーピングされている第２の半導体部分活性領域と、第１の半導体部分活性領域と第２の半導体部分活性領域との間に位置している絶縁構造とを有する。絶縁構造は、第１の半導体部分活性領域および第２の半導体部分活性領域が、絶縁層の表面に対して垂直な方向において、互いに重なり合わないように、絶縁層の表面に対して垂直に延伸している。また、電気光学デバイス製造方法も開示する。【選択図】  図１
2010536062.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層の上方に配設されており、第１の導電型のドーピング原子によってドーピングされている第１の半導体領域と、
前記絶縁層の上方に配設されており、第２の導電型のドーピング原子によってドーピングされている第２の半導体領域と、
前記絶縁層の上方に、前記第１の半導体領域と前記第２の半導体領域との間に位置するように配設されている電気光学活性領域と
を備え、
前記電気光学活性領域は、
前記第１の導電型のドーピング原子によってドーピングされている第１の半導体部分活性領域と、
前記第２の導電型のドーピング原子によってドーピングされている第２の半導体部分活性領域と、
前記第１の半導体部分活性領域と前記第２の半導体部分活性領域との間に位置している絶縁構造と
を有し、
前記第１の半導体部分活性領域および前記第２の半導体部分活性領域は、互いに異なる材料によって形成されており、
前記第１の半導体部分活性領域および前記第２の半導体部分活性領域が、前記絶縁層の表面に対して垂直な方向において、互いに重なり合わないように、前記絶縁構造が前記絶縁層の表面に対して垂直に延伸している電気光学デバイス。
【請求項２】
絶縁層と、
前記絶縁層の上方に配設されており、第１の導電型のドーピング原子によってドーピングされている第１の半導体領域と、
前記絶縁層の上方に配設されており、第２の導電型のドーピング原子によってドーピングされている第２の半導体領域と、
前記絶縁層の上方に、前記第１の半導体領域と前記第２の半導体領域との間に位置するように配設されている電気光学活性領域と
を備え、
前記電気光学活性領域は、
前記第１の導電型のドーピング原子によってドーピングされている第１の半導体部分活性領域と、
前記第２の導電型のドーピング原子によってドーピングされている第２の半導体部分活性領域と、
前記第１の半導体部分活性領域と前記第２の半導体部分活性領域との間に位置している絶縁構造と
を有し、
前記第１の半導体部分活性領域および前記第２の半導体部分活性領域は、互いに異なる材料によって形成されており、
前記絶縁構造は、前記絶縁層の表面から、前記電気光学活性領域を貫通して、前記電気光学活性領域の最上部まで延伸している電気光学デバイス。
【請求項３】
前記第１の半導体部分活性領域は、バルクシリコン、ガリウムヒ素（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、およびシリコンゲルマニウム（ＳｉＧｅ）から成る群から選択される任意の材料によって形成されている請求項１または請求項２に記載の電気光学デバイス。
【請求項４】
前記絶縁層は、酸化物層である請求項１または請求項２に記載の電気光学デバイス。
【請求項５】
前記酸化物層は、酸化シリコン層である請求項４に記載の電気光学デバイス。
【請求項６】
前記酸化物層は、埋め込み酸化物層である請求項４に記載の電気光学デバイス。
【請求項７】
前記第１の半導体領域は、シリコンによって形成されている請求項１または請求項２に記載の電気光学デバイス。
【請求項８】
前記第２の半導体領域は、ポリシリコンによって形成されている請求項１または請求項２に記載の電気光学デバイス。
【請求項９】
前記第１の導電型は、ｐ型である請求項１または請求項２に記載の電気光学デバイス。
【請求項１０】
前記第２の導電型は、ｎ型である請求項１または請求項２に記載の電気光学デバイス。
【請求項１１】
前記電気光学活性領域は、前記絶縁層の表面に対する高さが、前記第１の半導体領域および前記第２の半導体領域よりも高くなっている隔壁状の形状を持つ請求項１または請求項２に記載の電気光学デバイス。
【請求項１２】
前記第１の半導体部分活性領域は、前記第１の半導体領域と電気的に接触している請求項１または請求項２に記載の電気光学デバイス。
【請求項１３】
前記第２の半導体部分活性領域は、前記第２の半導体領域と電気的に接触している請求項１または請求項２に記載の電気光学デバイス。
【請求項１４】
前記第１の半導体部分活性領域は、シリコンによって形成されている請求項１または請求項２に記載の電気光学デバイス。
【請求項１５】
前記第２の半導体部分活性領域は、ポリシリコンによって形成されている請求項１または請求項２に記載の電気光学デバイス。
【請求項１６】
前記絶縁構造は、前記第１の半導体部分活性領域から前記第２の半導体部分活性領域へと向かう方向における厚みが、約２ｎｍから約５０ｎｍの範囲内にある請求項１または請求項２に記載の電気光学デバイス。
【請求項１７】
前記絶縁構造は、前記第１の半導体部分活性領域から前記第２の半導体部分活性領域へと向かう方向における厚みが、約５ｎｍから約３０ｎｍの範囲内にある請求項１６に記載の電気光学デバイス。
【請求項１８】
前記第１の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域および前記第２のドーピング領域は、ドーピング濃度が略同じである請求項１または請求項２に記載の電気光学デバイス。
【請求項１９】
前記第２の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域および前記第２のドーピング領域は、ドーピング濃度が略同じである請求項１または請求項２に記載の電気光学デバイス。
【請求項２０】
前記第１の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域のドーピング濃度は、前記第２のドーピング領域のドーピング濃度よりも低い請求項１または請求項２に記載の電気光学デバイス。
【請求項２１】
前記第２の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域のドーピング濃度は、前記第２のドーピング領域のドーピング濃度よりも低い請求項１または請求項２に記載の電気光学デバイス。
【請求項２２】
前記第１の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域のドーピング濃度は、前記第２のドーピング領域のドーピング濃度よりも高い請求項１または請求項２に記載の電気光学デバイス。
【請求項２３】
前記第２の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域のドーピング濃度は、前記第２のドーピング領域のドーピング濃度よりも高い請求項１または請求項２に記載の電気光学デバイス。
【請求項２４】
前記第１の半導体領域のドーピング濃度は、前記第１の半導体部分活性領域のドーピング濃度よりも高い請求項１または請求項２に記載の電気光学デバイス。
【請求項２５】
前記第２の半導体領域のドーピング濃度は、前記第２の半導体部分活性領域のドーピング濃度よりも高い請求項１または請求項２に記載の電気光学デバイス。
【請求項２６】
前記第１の半導体領域は、ドーピング濃度が約１０１７ｃｍ−３である請求項１または請求項２に記載の電気光学デバイス。
【請求項２７】
前記第１の半導体領域は、ドーピング濃度が約１０１８ｃｍ−３である請求項１または請求項２に記載の電気光学デバイス。
【請求項２８】
前記第２の半導体領域は、ドーピング濃度が約１０１７ｃｍ−３である請求項１または請求項２に記載の電気光学デバイス。
【請求項２９】
前記第２の半導体領域は、ドーピング濃度が約１０１８ｃｍ−３である請求項１または請求項２に記載の電気光学デバイス。
【請求項３０】
絶縁層上に第１の半導体領域を形成して、第１の導電型のドーピング原子によってドーピングする段階と、
前記絶縁層上に第２の半導体領域を形成して、第２の導電型のドーピング原子によってドーピングする段階と、
前記絶縁層上に、前記第１の半導体領域と前記第２の半導体領域との間に位置するように電気光学活性領域を形成する段階と
を備え、
前記電気光学活性領域を形成する段階は、
前記第１の導電型のドーピング原子によってドーピングされている第１の半導体部分活性領域を形成する段階と、
前記第２の導電型のドーピング原子によってドーピングされている第２の半導体部分活性領域を形成する段階と、
前記第１の半導体部分活性領域と前記第２の半導体部分活性領域との間に位置するように絶縁構造を形成する段階と
を有し、
前記第１の半導体部分活性領域および前記第２の半導体部分活性領域は、互いに異なる材料によって形成されており、
前記第１の半導体部分活性領域および前記第２の半導体部分活性領域が、前記絶縁層の表面に対して垂直な方向において、互いに重なり合わないように、前記絶縁構造が前記絶縁層の表面に対して垂直に延伸している電気光学デバイス製造方法。
【請求項３１】
絶縁層上に第１の半導体領域を形成して、第１の導電型のドーピング原子によってドーピングする段階と、
前記絶縁層上に第２の半導体領域を形成して、第２の導電型のドーピング原子によってドーピングする段階と、
前記絶縁層上に、前記第１の半導体領域と前記第２の半導体領域との間に位置するように電気光学活性領域を形成する段階と
を備え、
前記電気光学活性領域を形成する段階は、
前記第１の導電型のドーピング原子によってドーピングされている第１の半導体部分活性領域を形成する段階と、
前記第２の導電型のドーピング原子によってドーピングされている第２の半導体部分活性領域を形成する段階と、
前記第１の半導体部分活性領域と前記第２の半導体部分活性領域との間に位置するように絶縁構造を形成する段階と
を有し、
前記第１の半導体部分活性領域および前記第２の半導体部分活性領域は、互いに異なる材料によって形成されており、
前記絶縁構造は、前記絶縁層の表面から、前記電気光学活性領域を貫通して、前記電気光学活性領域の最上部まで延伸している電気光学デバイス製造方法。
【請求項３２】
前記第１の半導体部分活性領域は、バルクシリコン、ガリウムヒ素（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、およびシリコンゲルマニウム（ＳｉＧｅ）から成る群から選択される任意の材料によって形成されている請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項３３】
前記絶縁層は、酸化物層である請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項３４】
前記酸化物層は、酸化シリコン層である請求項３３に記載の電気光学デバイス製造方法。
【請求項３５】
前記酸化物層は、埋め込み酸化物層である請求項３３に記載の電気光学デバイス製造方法。
【請求項３６】
前記第１の半導体領域は、シリコンによって形成されている請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項３７】
前記第２の半導体領域は、ポリシリコンによって形成されている請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項３８】
前記第１の導電型は、ｐ型である請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項３９】
前記第２の導電型は、ｎ型である請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項４０】
前記電気光学活性領域は、前記絶縁層の表面に対する高さが、前記第１の半導体領域および前記第２の半導体領域よりも高くなっている隔壁状の形状を持つ請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項４１】
前記第１の半導体部分活性領域は、前記第１の半導体領域と電気的に接触している請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項４２】
前記第２の半導体部分活性領域は、前記第２の半導体領域と電気的に接触している請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項４３】
前記第１の半導体部分活性領域は、シリコンによって形成されている請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項４４】
前記第２の半導体部分活性領域は、ポリシリコンによって形成されている請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項４５】
前記絶縁構造は、前記第１の半導体部分活性領域から前記第２の半導体部分活性領域へと向かう方向における厚みが、約２ｎｍから約５０ｎｍの範囲内にある請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項４６】
前記絶縁構造は、前記第１の半導体部分活性領域から前記第２の半導体部分活性領域へと向かう方向における厚みが、約５ｎｍから約３０ｎｍの範囲内にある請求項４５に記載の電気光学デバイス製造方法。
【請求項４７】
前記第１の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域および前記第２のドーピング領域は、ドーピング濃度が略同じである請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項４８】
前記第２の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域および前記第２のドーピング領域は、ドーピング濃度が略同じである請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項４９】
前記第１の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域のドーピング濃度は、前記第２のドーピング領域のドーピング濃度よりも低い請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項５０】
前記第２の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域のドーピング濃度は、前記第２のドーピング領域のドーピング濃度よりも低い請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項５１】
前記第１の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域のドーピング濃度は、前記第２のドーピング領域のドーピング濃度よりも高い請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項５２】
前記第２の半導体部分活性領域は、第１のドーピング領域および第２のドーピング領域を含み、前記第１のドーピング領域のドーピング濃度は、前記第２のドーピング領域のドーピング濃度よりも高い請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項５３】
前記第１の半導体領域のドーピング濃度は、前記第１の半導体部分活性領域のドーピング濃度よりも高い請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項５４】
前記第２の半導体領域のドーピング濃度は、前記第２の半導体部分活性領域のドーピング濃度よりも高い請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項５５】
前記第１の半導体領域は、ドーピング濃度が約１０１７ｃｍ−３である請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項５６】
前記第１の半導体領域は、ドーピング濃度が約１０１８ｃｍ−３である請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項５７】
前記第２の半導体領域は、ドーピング濃度が約１０１７ｃｍ−３である請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【請求項５８】
前記第２の半導体領域は、ドーピング濃度が約１０１８ｃｍ−３である請求項３０または請求項３１に記載の電気光学デバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電気光学デバイス分野に関する。一例を挙げると、本発明の実施形態は、電気光学変調器および電気光学変調器製造方法に関する。
【背景技術】
【０００２】
近年、シリコンベースの変調器が大きな注目を集めている。シリコンの場合、変調メカニズムは主に、自由キャリアプラズマ分散（ＦＣＰＤ）効果を利用する。自由キャリア濃度の変化によって屈折率および吸光率または吸収率が変化するとＦＣＰＤ効果が発生して、位相がシフトする。自由キャリア濃度は、ＰＩＮダイオードまたは金属酸化物半導体（ＭＯＳ）コンデンサをベースとするデバイス構造を用いて、変化させることができる。
【０００３】
ＰＩＮダイオードは、非常に効果的に屈折率を変化させることができるので、位相変調効率が高い。しかし、キャリア再結合プロセスに時間がかかるので、１ＧＨｚ以上の速度を達成できることはほとんどない。ＭＯＳの場合は、これとは対照的に、高速で変調を実行できると共に、ＤＣ電力がゼロとなる。しかし、ＭＯＳの場合、キャリアの蓄積は、非常に厚みが小さい領域、例えば、約１０ｎｍという薄い層にあるゲート誘電体の近傍に集中する。このため、自由キャリアの光学的重複部分は非常に少なく、印加される電界または電力に対して、実質的な屈折率の変化は非常に小さくなってしまう。信号変調を実現するために必要とされるπ位相シフトを発生させるためには、移相器の長さを大きくする必要がある。
【０００４】
ＰＩＮダイオードを用いて自由キャリア濃度を変化させる方法は、公表文献である「「マイクロメートルスケールのシリコン電気光学変調器」、キアンファン・ズー（Ｑｉａｎｆａｎ  Ｘｕ）他、ネイチャー（Ｎａｔｕｒｅ）、第４３５巻、３２５−３２７ページ、２００５年」に記載されている。当該文献では、シリコンベースの電気光学変調器が記載されている。このような変調器は、１つの導波路に結合されているリング共振器によって構成されている。導波路による伝搬は、信号波長に大きく影響され、リングの円周が整数の波長に対応する特定の波長では大幅に低減される。リング共振器の実効屈折率を調節することによって、共振波長が変更される結果、伝搬される信号が大きく変調される。このため、リング共振器の実効屈折率は、リング共振器に埋め込まれているＰＩＮ接合を用いて電子および正孔を注入することによって、電気的に変調される。
【０００５】
ＰＩＮダイオードを用いる類似の方法が、公表文献である「「高速シリコン電気光学変調器設計」、フワン・ガン（Ｆｕｗａｎ  Ｇａｎ）他、ＩＥＥＥフォトニクス・テクノロジー・レターズ、第１７巻、第５号、２００５年５月、１００７−１００９」に記載されている。当該文献には、高屈折率コントラスト分離リッジ導波路および集積化ＰＩＮダイオード部に基づいて構成される高速電子キャリア注入変調器が記載されている。分離リッジ導波路は、低屈折率薄層によって高屈折率スラブから分離された高屈折率リッジを有することによって、埋め込み型導波路およびリッジ型導波路の利点を組み合わせることができる。リッジ型導波路を分離する低屈折率層は、非常に薄いので、熱を拡散させる機能を持つ導波路のスラブ部分への熱の伝導が良好である。光モードが水平方向においてリッジ内に十分に閉じ込められることによって、ドーピング濃度が高いコンタクト領域および側壁の荒さに起因する損失を大幅に低減することができる。
【０００６】
ＰＩＮダイオードを用いる類似の方法がさらに、公表文献である「「シリコン・オン・インシュレータ（ＳＯＩ）におけるＭＨｚ変調およびＧＨｚ変調を行うための光位相変調器」、チン・エン・プン（Ｃｈｉｎｇ  Ｅｎｇ  Ｐｎｇ）他、光波技術ジャーナル（Ｊｏｕｒｎａｌ  ｏｆ  Ｌｉｇｈｔｗａｖｅ  Ｔｅｃｈｎｏｌｏｇｙ）、第２２巻、第６号、２００４年６月」に記載されている。当該文献には、シリコン・オン・インシュレータ（ＳＯＩ）材料をベースとする低損失シングルモード光位相変調器が記載されている。このような変調器の動作を説明すると、自由キャリアを注入することによって、導波領域における屈折率を変化させる。真性（ｉｎｔｒｉｎｓｉｃ）領域における注入された自由キャリアと、伝搬光モードとの重複が最適化されており、２つのｎ＋領域が結合されて１つの共通カソードが形成されているＰＩＮデバイス構成が利用される。
【０００７】
ＭＯＳコンデンサを用いて自由キャリア濃度を変化させる方法は、米国特許第６，８４５，１９８号明細書に記載されている。本特許には、第１の導電型のゲート領域を形成して、第２の導電型の本体領域と部分的に重複させて、ゲート領域および本体領域の隣接部分同士の間に非常に薄い誘電層を介在させるように構成されたシリコンベースの電気光学変調器が開示されている。このような変調器は、ＳＯＩプラットフォーム上に形成されるとしてよく、本体領域はＳＯＩ構造の非常に薄いシリコン表面層の内部に形成され、ゲート領域はＳＯＩ構造の上に設けられている比較的薄いシリコン層として形成される。ゲート領域および本体領域におけるドーピングは、誘電体の上下にドーピング濃度の低い領域を形成するように制御されることによって、デバイスの活性領域が画定される。光電場は、デバイス活性領域における自由キャリア集中領域と略一致する。変調信号が与えられると、誘電体の両側において同時に自由キャリアの蓄積、空乏、または反転が同時に発生することによって、高速動作が実現される。
【０００８】
ＭＯＳコンデンサを用いる類似の方法は、公表文献「「シリコン光変調器の変調帯域幅および位相効率のスケーリング」、アンシェン・リュー（Ａｎｓｈｅｎｇ  Ｌｉｕ）他、量子エレクトロニクスの分野での選択トピックのＩＥＥＥジャーナル、第１１巻、第２号、２００５年３月／４月」に記載されている。当該文献には、ＭＯＳコンデンサを有するシリコン導波路移相器に基づく全シリコン光変調器が記載されている。当該文献によると、導波路のサイズを縮小して、ゲート酸化物の厚みを小さくすると、位相変調効率が大幅に高くなる。これは、ＭＯＳコンデンサの電圧誘起電荷層において光電場が改善される結果、屈折率が変化して、自由キャリア拡散効果によってシリコン内で位相が変化するためである。
【０００９】
ＭＯＳコンデンサを用いる類似の方法は上記以外にも、公表文献「「シリコン光移相器の位相変調効率および伝搬損失」、リン・リャオ（Ｌｉｎｇ  Ｌｉａｏ）他、量子エレクトロニクスＩＥＥＥジャーナル、第４１巻、第２号、２００５年２月」に記載されている。当該文献では、ＭＯＳコンデンサをベースとするシリコン導波路移相器の位相変調効率および光損失を理解することに重点をおいている。当該文献によると、ポリシリコンを用いて、波長を約１．５５μｍであることを特徴とする構造を合計で９つ製造している。構造パラメータを詳細に比較することによって、導波路の寸法を小さくして、コンデンサのゲート酸化物を光モードの中心近傍に配置して、酸化物の厚みを小さくすると、位相変調効率が大幅に高まることが分かっている。
【００１０】
ＭＯＳコンデンサを用いる類似の方法は上記以外にも、公表文献「「シャントコンデンサ構成を持つ高性能なＳｉベースのＭＯＳ電気光学位相変調器」、シャオガン・ツー（Ｘｉａｏｇｕａｎｇ  Ｔｕ）他、光波技術ジャーナル、第２４巻、第２号、２００６年２月」に記載されている。当該文献では、２つの誘電層を設けることと、閉じ込め特性が高い導波路構造を利用することとによって光重複を改善することを提案している。達成されるフィギュア・オブ・メリットであるＶπＬπは、１ｃｍの長さのデバイスに１Ｖを印加して、１８０度またはπシフトの位相変化を実現するためには、略１．０Ｖｃｍとなる。当該文献には、２つのシャント酸化物層コンデンサがＳＯＩ導波路に集積化されている新たなＳｉベースのＭＯＳ電気光学位相変調器が記載されている。これら２つのゲート酸化物層の近傍の屈折率は、電極に対して正のバイアスを印加することによって発生する自由キャリア拡散効果によって変更される。光導波モード伝搬特性に関連付けられている自由キャリア分散が理論的に算出され、活性領域のドーピングレベルおよび幅等の構造パラメータの影響を分析している。
【００１１】
公表文献「「超高速動作を実現するコンパクトなゲートオールラウンドのシリコン光変調器」、ケイ・イー・モーズランド（Ｋ・Ｅ・Ｍｏｓｅｌｕｎｄ）他、センサおよびアクチュエータ  Ａ１３０−１３１、２２０−２２７ページ、２００６年」にも、ゲートオールラウンド（ＧＡＡ）構造のサブマイクロメートルスケールの導波路に基づき光重複を向上させる試みが記載されており、約０．４５ＶｃｍのＶπＬπを達成した。当該文献には、ポリシリコンゲートおよび厚みの小さいゲート酸化物によって周囲を取り囲まれているシリコンナノワイヤ（Ｓｉ−ＮＷ）から構成されているＧＡＡ型ＭＯＳコンデンサが記載されている。光は、Ｓｉ−ＮＷだけでなく、ＧＡＡ構造全体を伝搬する。
【００１２】
ＭＯＳコンデンサを用いる方法は上記以外にも、公表文献「「金属酸化物半導体構造をベースとする閉じ込め特性の高いシリコン導波路における高速電気光学変調のモデル化および分析」、シー・エー・バリオス（Ｃ・Ａ・Ｂａｒｒｉｏｓ）他、応用物理学ジャーナル、第９６巻、第１１号、２００４年１２月」に記載されている。当該文献では、ＭＯＳ構造をベースとするシリコン電気光学導波路変調器の電気特性および光学特性を分析している。ＭＯＳダイオードの動作モードおよびゲート酸化物の厚みをさまざまに変更して、デバイス性能を調査している。この導波路変調器構造は、高アスペクト比の隔壁であるＳＯＩ導波路と、スラブ内であって当該隔壁の両側に設けられているドーピング濃度が高い領域とから形成されている。ポリシリコン層はゲート電極として機能し、側方の高濃度ドーピング領域は、グラウンド電極として機能する。表面のＳｉＯ２クラッド層は、構造全体を被覆している。
【発明の概要】
【課題を解決するための手段】
【００１３】
本発明の一実施形態が提供する電気光学デバイスは、絶縁層と、絶縁層の上方に配設されており、第１の導電型のドーピング原子によってドーピングされている第１の半導体領域と、絶縁層の上方に配設されており、第２の導電型のドーピング原子によってドーピングされている第２の半導体領域と、絶縁層の上方に、第１の半導体領域と第２の半導体領域との間に位置するように配設されている電気光学活性領域とを備える。電気光学活性領域は、第１の導電型のドーピング原子によってドーピングされている第１の半導体部分活性領域と、第２の導電型のドーピング原子によってドーピングされている第２の半導体部分活性領域と、第１の半導体部分活性領域と第２の半導体部分活性領域との間に位置している絶縁構造とを有する。絶縁構造は、第１の半導体部分活性領域および第２の半導体部分活性領域が、絶縁層の表面に対して垂直な方向において、互いに重なり合わないように、絶縁層の表面に対して垂直に延伸している。
【００１４】
本発明の一実施形態が提供する電気光学デバイス製造方法は、絶縁層上に第１の半導体領域を形成して、第１の導電型のドーピング原子によってドーピングする段階と、絶縁層上に第２の半導体領域を形成して、第２の導電型のドーピング原子によってドーピングする段階と、絶縁層上に、第１の半導体領域と第２の半導体領域との間に位置するように電気光学活性領域を形成する段階とを備える。電気光学活性領域を形成する段階は、第１の導電型のドーピング原子によってドーピングされている第１の半導体部分活性領域を形成する段階と、第２の導電型のドーピング原子によってドーピングされている第２の半導体部分活性領域を形成する段階と、第１の半導体部分活性領域と第２の半導体部分活性領域との間に位置するように絶縁構造を形成する段階とを有する。絶縁構造は、第１の半導体部分活性領域および第２の半導体部分活性領域が、絶縁層の表面に対して垂直な方向において、互いに重なり合わないように、絶縁層の表面に対して垂直に延伸している。
【図面の簡単な説明】
【００１５】
図中では、同様の参照符号は概して、異なる図面であっても、同じ部分を指しているものとする。添付図面は必ずしも実寸に即したものではなく、本発明の原理を説明することに概して重点をおいている。以下では、以下に記載する図面を参照しつつ本発明のさまざまな実施形態を説明する。図面は以下の通りである。
【００１６】
【図１】本発明の実施形態に係る電気光学デバイスを示す断面図である。
【００１７】
【図２Ａ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｂ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｃ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｄ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｅ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｆ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｇ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｈ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｉ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｊ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｋ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｌ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｍ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｎ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｏ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｐ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【図２Ｑ】本発明の実施形態に係る電気光学デバイスおよび光検出器を製造する工程を説明するための上面図および断面図である。
【００１８】
【図３】本発明の実施形態に係る電気光学デバイスを製造する方法を説明するためのフローチャートである。
【００１９】
【図４Ａ】本発明の実施形態に係る、特定のドーピング配置を持つ電気光学デバイスを示す断面図である。
【図４Ｂ】本発明の実施形態に係る、別のドーピング配置を持つ電気光学デバイスを示す断面図である。
【図４Ｃ】本発明の実施形態に係る、さらに別のドーピング配置を持つ電気光学デバイスを示す断面図である。
【図４Ｄ】本発明の実施形態に係る、さらに別のドーピング配置を持つ電気光学デバイスを示す断面図である。
【００２０】
【図５】本発明の実施形態に係る電気光学デバイスのＴＥ（ｔｒａｎｓｖｅｒｓｅ  ｅｌｅｃｔｒｉｃ）光強度を示すグラフである。
【００２１】
【図６】本発明の実施形態において、隔壁の高さの中央地点で水平方向に切断した場合の、キャリアの蓄積および空乏と光モード分布プロフィールとの関係を示すグラフである。
【００２２】
【図７】本発明の実施形態における、ＶπＬπおよび効率の変化と、Ｖｄとの関係を示すグラフである。
【００２３】
【図８Ａ】本発明の実施形態における、速度とスラブのドーピング濃度との関係を示すグラフである。
【図８Ｂ】本発明の実施形態における、ＤＣ損失とスラブのドーピング濃度との関係を示すグラフである。
【発明を実施するための形態】
【００２４】
本発明の実施形態を具体的な実施形態を参照しつつ詳細に図示および説明してきたが、当業者におかれては、本願の請求項によって定義される本発明の精神および範囲から逸脱することなく、実施形態の形態および詳細な内容をさまざまな点で変更することができるものと理解されたい。このため、本発明の範囲は、本願の請求項によって定められるものであり、請求項の均等物の意味および範囲に含まれる限り変更点は全て受け入れられるものである
【００２５】
本発明の一実施形態は、位相変調効率が高く、且つ、高速で動作することができる電気光学デバイスを提供する。
【００２６】
図１は、本発明の実施形態に係る電気光学デバイス１００を示す断面図である。電気光学デバイス１００は、開始絶縁層１０２または誘電層を備える。絶縁層１０２は、酸化物層であってよく、例えば、酸化シリコン（ＳｉＯ２）または埋め込み酸化物層であってよい。しかし、絶縁層１０２は、その他の任意の適切な絶縁材料を用いて形成するとしてもよい。電気光学デバイス１００はさらに、絶縁層１０２の上方に配設され、第１の導電型のドーピング原子でドーピングされている第１の半導体領域１０４と、絶縁層１０２の上方に配設され、第２の導電型のドーピング原子でドーピングされている第２の半導体領域１０６とを備える。第１の半導体領域１０４は通常、バルクシリコン（Ｓｉ）基板（またはウェハであって、第２の半導体領域１０６は通常、ポリシリコンである。しかし、電気光学デバイス１００を構成するべく選択される加工技術に応じて、第１の半導体領域１０４をポリシリコンとして、第２の半導体領域１０６をバルクＳｉ基板とするとしてもよい。第１の半導体領域１０４および第２の半導体領域１０６の材料については、その他の任意の適切な半導体材料を用いるとしてよい。第１の導電型がＰ型で、第２の導電型がＮ型であるのが通常であるが、選択される電気的バイアス条件に応じて第１の導電型および第２の導電型が互いに異なっている限り、第１の導電型がＮ型で、第２の導電型がＰ型であってもよい。
【００２７】
電気光学デバイス１００はさらに、絶縁層１０２の上方に配設され、第１の半導体領域１０４と第２の半導体領域１０６との間に位置している電気光学活性領域１０８を備える。電気光学活性領域１０８は、第１の導電型のドーピング原子でドーピングされている第１の半導体部分活性領域１１０、第２の導電型のドーピング原子でドーピングされている第２の半導体部分活性領域１１２、および、第１の半導体部分活性領域１１０と第２の半導体部分活性領域１１２との間に位置している絶縁構造１１４を有する。絶縁構造１１４は、絶縁層１０２の表面に対して垂直な方向において第１の半導体部分活性領域１１０と第２の半導体部分活性領域１１２とが互いに重複しないように、絶縁層１０２の表面に対して垂直な方向に延伸している。絶縁構造１１４は、絶縁層１０２の表面から、電気光学活性領域１０８内を通り、電気光学活性領域１０８の最上部まで延伸している。第１の半導体部分活性領域１１０は第１の半導体領域１０４と電気的に接触しており、第２の半導体部分活性領域１１２は第２の半導体領域１０６と電気的に接触している。
【００２８】
電気光学活性領域１０８は、隔壁の形状を持ち、絶縁層１０２の表面に対する高さが、第１の半導体領域１０４および第２の半導体領域１０６の高さよりも高い。電気光学活性領域１０８は、参照符号Ｗで表している幅が約１０００Ａから約７０００Ａの範囲内にあり、参照符号Ｈで表している高さが約１０００Ａから４０００Ａの範囲内にある。Ｗ／Ｈの値は通常、４０００Ａ／２５００Ａであってよい。Ｗａｒｍ１として示されている第１の半導体領域１０４の幅は約０Ａから約３０００Ａの範囲内にあり、Ｗａｒｍ２として示されている第２の半導体領域１０６の幅は約０Ａから約３０００Ａの範囲内にある。半導体領域（ａｒｍ）の長さは、抵抗の問題と、中心光学プロフィール近傍から高ドーパント領域にかけての光学損失との間の兼ね合いで選択される。第１の半導体領域１０４および第２の半導体領域１０６の高さは、参照符号ｈで示されており、約１０００Ａから７０００Ａの範囲内にある。
【００２９】
第１の半導体部分活性領域１１０は通常、第１の半導体領域１０４と同じ材料から形成されており、第２の半導体部分活性領域１１２は通常、第２の半導体領域１０６と同じ材料から形成されている。通常は、第１の半導体部分活性領域１１０は、第１の半導体領域１０４と同様に、バルクシリコン（Ｓｉ）基板（またはウェハ）であり、第２の半導体部分活性領域１１２は、第２の半導体領域１０６と同様に、ポリシリコンである。しかし、第１の半導体部分活性領域１１０をポリシリコンとして、第２の半導体部分活性領域１１２をバルクシリコン基板としてもよい。その他の任意の適切な半導体材料を用いて第１の半導体部分活性領域１１０および第２の半導体部分活性領域１１２を形成するとしてもよい。
【００３０】
絶縁構造１１４は、誘電層または酸化物層であってよく、例えば、ＳｉＯ２であってよい。しかし、その他の任意の適切な絶縁材料を用いて絶縁構造１１４を形成するとしてよい。第１の半導体部分活性領域１１０から第２の半導体部分活性領域１１２への方向における絶縁構造１１４の厚みは、参照符号Ｔｏｘによって表されており、約２ｎｍから約５０ｎｍの範囲内にある。通常は、５ｎｍから３０ｎｍの範囲内である。誘電体は、導波光の光学損失を低く抑えつつ、蓄積または空乏によるキャリア密度の変化を効果的且つ電気的に発生させるものとする。
【００３１】
第１の半導体領域１０４はさらに、対応する導電型の電極１１６と接触しており、第２の半導体領域１０６はさらに、対応する導電型の電極１１８と接触している。
【００３２】
電気光学デバイス１００はさらに、電極１１６および１１８、第１の半導体領域１０４および第２の半導体領域１０６、第１の半導体部分活性領域１１０および第２の半導体部分活性領域１１２、ならびに絶縁構造１１４を被覆する酸化物クラッド層１２０を備える。酸化物クラッド層１２０は通常ＳｉＯ２であるが、その他の任意の適切な絶縁材料を用いて酸化物クラッド層１２０を形成するとしてよい。クラッド層は、クラッドの屈折率と導波路または移相器の材料の屈折率との間に十分な屈折率コントラストを設けるためのものであるので、光を効果的に閉じ込めて誘導することができ、クラッド層への漏れを最小限に抑えて伝搬損失を低くすることができる。屈折率コントラストを大きくするためには空気が最適であるが、実際にデバイスに適用する場合には、デバイスをさらに集積化するために機械的な筐体が必要となる。酸化物は、屈折率が低く、バイアスのための電極と接触するための特定のコンタクト構造を可能とする電気的遮蔽膜およびクラッド層として利用されることが多い。
【００３３】
図２Ａから図２Ｑは、本発明の実施形態に係る電気光学デバイス２００および光検出器２０２を製造する工程を説明するための上面図および断面図である。尚、両デバイスは共に集積化されている。
【００３４】
図２Ａには、開始半導体基板２０４が図示されている。一例を挙げると、開始半導体基板２０４はシリコン・オン・インシュレータ（ＳＯＩ）構造である。ＳＯＩ構造２０４は、埋め込み酸化物（ＢＯＸ）層２１０または絶縁層によって支持基板２０８から垂直方向に分離されている半導体デバイス層２０６を備える。絶縁層２１０は、支持基板２０８からデバイス層２０６を電気的に分離する。ＳＯＩ構造２０４は、任意の標準技術を用いて製造するとしてよい。例えば、ウェハ接合技術またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）技術を用いるとしてよい。
【００３５】
図２Ａに示す本発明の実施形態によると、デバイス層２０６は通常、バルクＳｉであるが、任意の適切な半導体材料から形成されるとしてよい。例えば、これらに限定されないが、ポリシリコン、ガリウムヒ素（ＧａＡｓ）、ゲルマニウム（Ｇｅ）またはゲルマニウムシリコン（ＳｉＧｅ）等から形成されるとしてよい。デバイス層２０６の厚みは通常、約２ｎｍから約１μｍの範囲内にあるが、これに限定されない。支持基板２０８は、任意の適切な半導体材料から形成されるとしてよく、これらに限定されないが、Ｓｉ、サファイア、多結晶シリコン（ポリシリコン）、ＳｉＯ２または窒化シリコン（Ｓｉ３Ｎ４）等から形成されるとしてよい。支持基板２０８の厚みは通常、約５００μｍから約１０００μｍの範囲内にあるとしてよい。厚みは通常、ウェハのサイズに応じて決まる。絶縁層２１０は通常ＳｉＯ２であって、オルトケイ酸テトラエチル（ＴＥＯＳ）、シラン（ＳｉＨ４）を処理することによって形成されるか、または、Ｓｉ、ガラス、窒化シリコン（Ｓｉ３Ｎ４）または炭化ケイ素を熱酸化することによって形成される。絶縁層２１０の厚みは通常、約５００Ａから約５μｍも範囲内にあるが、これに限定されない。上記の構造を持つ導波路において光を誘導する際の光閉じ込め特性に関して言えば、絶縁体の厚みが大きい方が好ましい。
【００３６】
図２Ｂは、半導体デバイス層２０６の上に堆積された誘電体層２１２を示す図である。誘電体層２１２は、ハードマスク層を堆積させる前に酸化物パッド層として設ける、約１００オングストロームの酸化物層、例えば、ＳｉＯ２層であってよい。しかし、その他の任意の適切な絶縁材料を用いて誘電体層２１２を形成するとしてよい。そして、半導体デバイス層２０６に、ｐ型ドーパント、例えば、ボロン（Ｂ）によってドーピングを施して、半導体デバイス層２０６をｐ型とする。ボロンの注入量の例を挙げると、６Ｅ１２且つ６０ＫｅＶ、４Ｅ１２且つ２０ＫｅＶ、３Ｅ１２且つ１００ＫｅＶがある。注入が終了した後、注入物を活性化するべくアニーリング工程を行う。この後に、フォトレジストを除去して（ＰＲＳ）、湿式洗浄を行う。
【００３７】
図２Ｃは、誘電体層２１２の上に堆積させられたＳｉ３Ｎ４ハードマスク層２１４を示す図である。Ｓｉ３Ｎ４ハードマスク層２１４は、この後実行されるエッチング工程において、誘電体層２１２を保護する。
【００３８】
図２Ｄから図２Ｑに示す断面図は、ラインＡ−Ａに沿って電気光学デバイス２００を切断した場合の様子およびラインＢ−Ｂに沿って光検出器２０２を切断した場合の様子を示す。
【００３９】
図２Ｄにおいて、Ｓｉ３Ｎ４ハードマスク層２１４の上にフォトレジスト層（不図示）を堆積させる。そして、標準的なフォトリソグラフィー技術を用いて、フォトレジスト層をパターニングして、Ｓｉ導波路２１６を形成する。この後、パターニングされたフォトレジスト層をマスクとして用いて、ハードマスク２１４のうちフォトレジストマスクが被覆していない部分を反応性イオンエッチング（ＲＩＥ）等の異方性エッチングプロセスによって除去する。そして、誘電体層およびＳｉデバイス層２０６もまた、エッチングによって除去して、Ｓｉ導波路２１６を形成する。この後に、ＰＲＳおよび湿式洗浄を行う。
【００４０】
図２Ｅにおいて、ポリシリコン層２２０とＳｉデバイス層２０６との間を完全に分離するべく、酸化物層２１８、例えば、ＳｉＯ２層を、熱的に成長させて、垂直ゲート分離層を形成する。続いて、ポリシリコン２２０を、Ｓｉ３Ｎ４ハードマスク層２１４および絶縁層２１０を被覆するように堆積させる。そして、ポリシリコン２２０を、ドーピング済みのＳｉデバイス層２０６とは逆の導電型となるｎ型ドーパントでドーピングする。このドーピングは、注入または拡散によって行われる。ｎ型ドーパントの例を挙げると、ヒ素（Ａｓ）および燐（Ｐ）がある。
【００４１】
図２Ｆにおいて、フォトレジスト層（不図示）を、ポリシリコン層２２０上に堆積させる。そして、標準的なフォトリソグラフィー技術を用いて、フォトレジスト層をパターニングして、ポリシリコン導波路２２２を形成する。そして、パターニングされたフォトレジスト層をマスクとして用いて、ポリシリコン層２２０のうちマスクによって被覆されていない部分を、ＲＩＥ等の異方性エッチングプロセスによって除去して、ポリシリコン導波路２２２を形成する。
【００４２】
図２Ｇにおいて、ポリシリコン２２０、Ｓｉ３Ｎ４２１４、および絶縁層２１０の上に、誘電体層２２４を堆積する。誘電体層２２４は通常、ＳｉＯ２であるが、これに限定されない。
【００４３】
図２Ｈにおいて、フォトレジスト層（不図示）を誘電体層２２４上に堆積させて、Ｓｉ導波路反転マスクパターンを形成する。そして、パターニングされたフォトレジストをマスクとして用いて、誘電体層２２４に対してエッチングを行って、湿式洗浄を行う。
【００４４】
図２Ｉにおいて、Ｓｉ３Ｎ４２１４が約５００オングストロームだけ残るように、ポリシリコン２２０層に対して化学的機械的研磨を実行する。そして、湿式洗浄を行って、Ｓｉ３Ｎ４層２１４を除去する。
【００４５】
図２Ｊにおいて、電気光学デバイス２００または変調器のＮ＋領域２２６およびＰ＋領域２２８に対してエッチングを行って、対応するｎ型ドーパントおよびｐ型ドーパントを注入する。
【００４６】
図２Ｋにおいて、その後に光検出器のＧｅ窓を選択的に成長させるべく、誘電体層２３０を堆積させる。
【００４７】
図２Ｌにおいて、光検出器のＧｅ窓２３２を開口させる。そして、図２Ｍにおいて、Ｇｅ２３４を、光検出器のＧｅ窓２３２において、選択的にエピタキシー成長させる。そして、図２Ｎにおいて、対応するｎ型ドーパントおよびｐ型ドーパントをＧｅエピタキシー２３４に注入して、Ｎ＋領域２３６およびＰ＋領域２３８を形成する。この後に、アニーリングを行う。
【００４８】
図２Ｏにおいて、導波路クラッドを形成するべく、厚みの大きい誘電体層または素子分離構造２４０、例えば、ＳｉＯ２を堆積させる。そして、図２Ｐにおいて、変調器コンタクトホール２４２および光検出器コンタクトホール２４４をパターニングする。この後に、エッチングおよび湿式洗浄を実行する。
【００４９】
最後に、図２Ｑにおいて、コンタクトホール２４２、２４４に金属層２４６を堆積させる。金属層２４６は通常、窒化チタン（ＴｉＮ）またはアルミニウム（Ａｌ）である。そして、素子分離構造２４０の上に設けられる層として図示されているように、金属パッドをパターニングする。この後に、エッチングおよび湿式洗浄を実行する。これで完了となる。
【００５０】
図３は、本発明の実施形態に係る電気光学デバイスを製造する方法を説明するためのフローチャートである。当該方法３００は、開始半導体基板２０４を準備する３０２から開始される。そして、３０４において、半導体基板２０４上に誘電体層２１２を堆積させる。さらに、３０６において、誘電体層２１２上にＳｉ３Ｎ４ハードマスク層２１４を堆積させる。そして、３０８において、Ｓｉ３Ｎ４ハードマスク２１４上において、フォトレジスト層を堆積させる。フォトリソグラフィー技術を用いてこのフォトレジスト層をパターニングして、Ｓｉ導波路パターンを形成する。パターニングされたフォトレジスト層をマスクとして用いて、Ｓｉ３Ｎ４ハードマスク２１４のうちフォトレジストマスクによって被覆されていない部分をエッチングによって除去する。そして、誘電体層２１２およびＳｉデバイス層２０６に対してもエッチングを行って、Ｓｉ導波路２１６を形成する。この後に、ＰＲＳおよび湿式洗浄を実行する。そして３１０において、酸化物２１８を熱的に成長させた後、ポリシリコン２２０を堆積させて、ポリシリコン層に対してドーピングを行う。３１２において、ポリシリコン導波路パターン２２２が形成され、Ｓｉ３Ｎ４ハードマスク２１４および誘電体層２１０の上に、ポリエッチング保護部分を堆積させる。３１４において、別の誘電体層２２４を堆積させる。その後、３１６において、誘電体層２２４上において導波路反転マスクをパターニングする。この後に、エッチングおよび湿式洗浄を実行する。３１８において、ポリシリコン２２０に対してＣＭＰを実行して、Ｓｉ３Ｎ４ハードマスク２１４を湿式除去する。３２０において、電気光学変調器のＮ＋領域２２６およびＰ＋領域２２８に対して、エッチングを行って、それぞれｎ型ドーピング原子およびｐ型ドーピング原子を注入する。３２２において、ＳＥＧ  Ｇｅ窓を形成するべく、誘電体層２３０を堆積させる。３２４において、続いて、光検出器のＧｅ窓２３２を開口させる。そして、３２６において、光検出器のＧｅ窓２３２の開口部分においてＧｅ２３４をエピタキシー成長させる。そして、３２８において、光検出器のＮ＋領域２３６およびＰ＋領域２３８にそれぞれ、ｎ型ドーピング原子およびｐ型ドーピング原子を注入する。この後にアニーリングを実行する。３３０において、厚みの大きい誘電体層２４０を堆積させて、導波路クラッドを形成する。そして、３３２において、変調器コンタクトホール２４２および光検出器コンタクトホール２４４について、パターニングして、エッチングを行って、湿式洗浄を実行する。最後に３３４において、コンタクトホール２４２、２４４に対して金属層２４６を堆積させる。この後に、金属パッドについて、パターニング、エッチング、および湿式洗浄を実行する。ここで完了となる。
【００５１】
図４Ａから図４Ｄは、本発明の実施形態に係る、さまざまなドーピング配置を持つ電気光学デバイスを示す断面図である。第１の半導体部分活性領域４０２は、第１のドーピング領域４０６および第２のドーピング領域４０８を含み、第２の半導体部分活性領域４０４は、第１のドーピング領域４１０および第２のドーピング領域４１２を含む。第１のドーピング領域４０６、４１０は、絶縁構造に隣接する垂直方向に延伸している領域として画定され、第２のドーピング領域４０８、４１２はそれぞれ、第１の半導体領域４１４および第２の半導体領域４１６により近い位置にある、水平方向に延伸している領域として画定されている。
【００５２】
第１の半導体部分活性領域４０２の第１のドーピング領域４０６および第２の半導体部分活性領域４０４の第１のドーピング領域４１０の高さは通常、第１の半導体部分活性領域４０２および第２の半導体部分活性領域４０４の高さと同様である。この高さは通常、１００Ａから５００Ａの範囲内である。第１の半導体部分活性領域４０２の第１のドーピング領域４０６および第２の半導体部分活性領域４０４の第１のドーピング領域４１０は通常、絶縁構造４１８から外側へと向かう方向の厚み、つまり幅が約０ｎｍから３００ｎｍの範囲内である。
【００５３】
第１の半導体部分活性領域４０２の第２のドーピング領域４０８および第２の半導体部分活性領域４０４の第２のドーピング領域４１２の高さは通常、第１の半導体領域４１４および第２の半導体領域４１６の高さと同様である。この高さは通常、２５０Ａから１０００Ａの範囲内である。また、第１の半導体部分活性領域４０２の第２のドーピング領域４０８および第２の半導体部分活性領域４０４の第２のドーピング領域４１２は通常、絶縁構造４１８からの方向における厚み、つまり幅が、第１の半導体部分活性領域４０２および第２の半導体部分活性領域４０４の幅と同様である。第１の半導体部分活性領域４０２の第２のドーピング領域４０８および第２の半導体部分活性領域４０４の第２のドーピング領域４１２の幅は通常、０Ａから３０００Ａの範囲内である。
【００５４】
図４Ａは、第１の半導体部分活性領域４０２において、第１のドーピング領域４０６の一部分と第２のドーピング領域４０８の一部分とが交差部分において重なり合っている様子を示している。同様に、第２の半導体部分活性領域４０４においても、第１のドーピング領域４１０の一部分と第２のドーピング領域４１２の一部分とが交差部分において重なり合っている
【００５５】
第１の半導体部分活性領域４０２の第１のドーピング領域４０６および第２のドーピング領域４０８のドーピング濃度は、第１の半導体部分活性領域４０２の残りの領域のドーピング濃度よりも高い。同様に、第２の半導体部分活性領域４０４の第１のドーピング領域４１０および第２のドーピング領域４１２のドーピング濃度は、第２の半導体部分活性領域４０４の残りの領域のドーピング濃度よりも高い。
【００５６】
第１の半導体部分活性領域４０２の第１のドーピング領域４０６および第２のドーピング領域４０８は、第１の半導体領域４１４とドーピング濃度が同じである。同様に、第２の半導体部分活性領域４０４の第１のドーピング領域４１０および第２のドーピング領域４１２は、第２の半導体領域４１６とドーピング濃度が同じである。
【００５７】
第１の半導体部分活性領域４０２の第１のドーピング領域４０６および第２のドーピング領域４０８、ならびに、第１の半導体領域４１４のドーピング濃度は、第２の半導体部分活性領域４０４の第１のドーピング領域４１０および第２のドーピング領域４１２、ならびに、第２の半導体領域４１６のドーピング濃度と同様である。高濃度ドーピングの目的は、接触抵抗および層抵抗を低減するためである。
【００５８】
第１の半導体部分活性領域４０２の第１のドーピング領域４０６および第２のドーピング領域４０８、ならびに、第１の半導体領域４１４のドーピング濃度は、約１０１９ｃｍ−３から１０２０ｃｍ−３の範囲内である。第２の半導体部分活性領域４０４の第１のドーピング領域４１０および第２のドーピング領域４１２、ならびに、第２の半導体領域４１６のドーピング濃度は、約１０１７ｃｍ−３から１０１９ｃｍ−３の範囲内である。ドーピング領域４０６、４０８、４１０、４１２は、コンタクトから第１の半導体部分活性領域４０２および第２の半導体部分活性領域４０４へのキャリアの流れを高速化するべく低抵抗経路を提供すると共に、ＳｉＯ２界面でのキャリア蓄積を高濃度化して位相変化を改善するべく、本体（つまり、垂直誘電体４１８に隣接する領域）からのキャリアをより豊富に蓄積する。
【００５９】
図４Ｂは、第１の半導体部分活性領域４０２の第２のドーピング領域４０８のドーピング濃度が、第１の半導体部分活性領域４０２の残りの部分のドーピング濃度よりも高くなっている構成を示している。同様に、第２の半導体部分活性領域４０４の第２のドーピング領域４１２のドーピング濃度が、第２の半導体部分活性領域４０４の残りの部分のドーピング濃度よりも高くなっている。
【００６０】
第１の半導体部分活性領域４０２の第２のドーピング領域４０８は、第１の半導体領域４１４とドーピング濃度が同じである。同様に、第２の半導体部分活性領域４０４の第２のドーピング領域４１２は、第２の半導体領域４１６とドーピング濃度が同じである。さまざまなドーピングを利用するとしてよく、それぞれのドーピングを最適化するとしてよい。抵抗を最適化することを目的とすると共に、第１の半導体部分活性領域４０２／絶縁構造４１８／第２の半導体部分活性領域４０４の内部を通過する光の伝搬損失に対するドーパントの影響を最低限に抑えることを目的として、横方向に濃度を段階的に変化させるプロフィールを導入することもできる。
【００６１】
第１の半導体部分活性領域４０２の第２のドーピング領域４０８および第１の半導体領域４１４のドーピング濃度は、第２の半導体部分活性領域４０４の第２のドーピング領域４１２および第２の半導体領域４１６のドーピング濃度と同様である。
【００６２】
第１の半導体部分活性領域４０２の第２のドーピング領域４０８および第１の半導体領域４１４のドーピング濃度は、約１０１６ｃｍ−３から１０２０ｃｍ−３の範囲内である。第２の半導体部分活性領域４０４の第２のドーピング領域４１２および第２の半導体領域４１６のドーピング濃度は、約１０１６ｃｍ−３から１０２０ｃｍ−３の範囲内である。
【００６３】
図４Ｃは、第１の半導体部分活性領域４０２の第１のドーピング領域４０６のドーピング濃度が、第１の半導体部分活性領域４０２の残りの部分のドーピング濃度よりも高くなっている構成を示している。同様に、第２の半導体部分活性領域４０４の第１のドーピング領域４１０のドーピング濃度が、第２の半導体部分活性領域４０４の残りの部分のドーピング濃度よりも高くなっている。
【００６４】
第１の半導体部分活性領域４０２の残りの部分は、第１の半導体領域４１４とドーピング濃度が同じである。同様に、第２の半導体部分活性領域４０４の残りの部分は、第２の半導体領域４１６とドーピング濃度が同じである。
【００６５】
第１の半導体部分活性領域４０２の第１のドーピング領域４０６のドーピング濃度は、第２の半導体部分活性領域４０４の第１のドーピング領域４１０のドーピング濃度と同様であるが、異なっているとしてもよい。
【００６６】
第１の半導体部分活性領域４０２の第１のドーピング領域４０６のドーピング濃度は、約１０１６ｃｍ−３から１０２０ｃｍ−３の範囲内である。第２の半導体部分活性領域４０４の第１のドーピング領域４１０のドーピング濃度は、約１０１９ｃｍ−３から１０２０ｃｍ−３の範囲内である。
【００６７】
図４Ｄは、第１の半導体領域４１４のドーピング濃度が、第１の半導体部分活性領域４０２のドーピング濃度よりも高い構成を示す図である。同様に、第２の半導体領域４１６のドーピング濃度が、第２の半導体部分活性領域４０４のドーピング濃度よりも高い。
【００６８】
＜結果＞
二次元電気シミュレーションパッケージであるＡｖａｎｔ！社の「ＭＥＤＩＣＩ」を利用して、任意のバイアスを印加した場合の導波路内の電気特性をシミュレーションする。上記で提案している電気光学デバイスまたは変調器は、純粋な空乏モードで動作するものとする。デバイスシミュレーションは、平坦バンド電圧はＶＦＢ＝０．９３Ｖであることを示唆している。シリコンおよび酸化物の誘電体はそれぞれ破壊電界が約３．０ｅ５  Ｖｃｍ−１および５．５ｅ６  Ｖｃｍ−１である場合、シミュレーションは、空乏モードにおける最小Ｖｄは０．１５Ｖであって、Ｓｉ破壊効果によって制限されることが示唆している。
【００６９】
図５は、本発明の実施形態に係る電気光学デバイスのＴＥ（ｔｒａｎｓｖｅｒｓｅ  ｅｌｅｃｔｒｉｃ）光強度を示すグラフ５００である。局所的なドーピングパターンのために、高ドーピング濃度の長尺状部分が、誘電体層の近傍の光強度が最も高い領域である薄い部分と重なる。ドーピング濃度が高くなるほどに速度性能が高くなって位相変化効率も良好になるが、キャリア吸収損失が増幅する。遷移速度、位相変換効率、および損失分析を含む三重分析が実行され、誘電体層の近傍での長尺状部分の最適な厚みは約２５ｎｍとされた
【００７０】
図６は、本発明の実施形態において、隔壁の高さの中央地点で水平方向に切断した場合の、キャリアの蓄積および空乏と光モード分布プロフィールとの関係を示すグラフ６００である。隔壁導波路コアの幅は、約０．４５μｍである。光モード分布は、曲線６０２によって表されている。Ｖｄ＝ＶＦＢ＝０．９３Ｖにおける直流（ＤＣ）キャリア蓄積プロフィールは、曲線６０４によって表されている。酸化物エッジの近傍においてキャリアの頂点が見られるのは、図４Ｄに示すドーピング構成で採用されている高ドーピング濃度長尺状部分のためである。有効キャリア変調領域が狭いために、キャリアは主に酸化物エッジに向かって蓄積される。
【００７１】
Ｖｄ＝０．１５Ｖにおけるキャリア空乏プロフィールは、曲線６０６によって表されている。Ｖｄ＝０．１５Ｖにおいて、左側の正孔および右側の電子が空乏化されており、酸化物エッジの近傍において溝部分が形成されている。これは明らかに、光強度が最も高い領域の近傍において、キャリア変調が行われていることを示している。図６において、ＴＥ電界が最も強い領域は、垂直酸化物領域の位置と一致している。
【００７２】
図７は、本発明の実施形態における、ＶπＬπおよび効率の変化と、Ｖｄとの関係を示すグラフである。効率の変化とＶｄとの関係は、曲線７０２によって表されており、ＶπＬπとＶｄとの関係は、曲線７０４によって表されている。図７において、Ｖπ＝Ｖｄ−ＶＦＢの場合、ＶπＬπのフィギュア・オブ・メリットの値が約０．３６Ｖｃｍとなる（ＬｐまたはＶｐは、Ｖｐというバイアスを印加した場合に、合計でＰｉの位相シフトを発生させて、ＭＺＩの出力における光界面はキャンセルされて信号−０を生成するべく、導波路内を光が進む距離と定義される）。このようなＶπＬπの値は、約０．７８Ｖｐｐの変調信号に対して、デバイス長Ｌπは約４．５ｍｍに過ぎないことを示唆している（ＭＺＩ構造の出力における最高光強度から最低光強度）。図７から、｜Ｖｄ−ＶＦＢ｜が大きくなるにつれてＶπＬπの値が大きくなることが分かる。このため、透過損失が非常に高くなるが、Ｖｄが約０．８Ｖの場合に、このフィギュア・オブ・メリットを約０．１Ｖｃｍという低い値まで改善することができる。Ｖｄ＝０．１５ＶにおけるＤＣ損失は、約１１ｄＢ／Ｌπ（Ｌπ当たり）であると算出される。１１ｄＢ／Ｌπのうち、ポリシリコンにおける損失は、約６．７ｄＢ／Ｌπを占め、ＤＣ損失の約６０％となる。これは、ポリシリコンの損失率が約５０ｄＢ／ｃｍであると仮定した場合の結果である。このため、透過損失を大幅に改善するためには、ポリシリコン損失を低減させることが肝要であることが明らかである。この値は、ポリシリコンに代えて単結晶シリコンを用いることによってさらに低減され、総損失は約５ｄＢ／Ｌπ未満にまで低減することができる。Ｖｄ＝０．１５ＶにおけるＬπ当たりの電圧依存損失（ＶＤＬ）は、シミュレーションによると、約−１．５ｄＢ／Ｌπになると考えられる。負の値となるのは、キャリア離脱効果のためである。この値はＤＣ損失に比べて小さいので、損失を低減する上で鍵となるのは、依然としてポリシリコンの高品質化、または、ポリシリコンに代えて別の材料を用いることにある。
【００７３】
当該構造の過渡応答をシミュレーションするべく、Ｖｏｎ＝０．１５ＶおよびＶｏｆｆ＝ＶＦＢ＝０．９３Ｖの方形パルスをＰ側電極に印加して、Ｎ側電極を接地しておく。立ち上がりと立ち下がりとの間の時間ギャップを１００ｐｓとすると、擬似的に１／（２＊１００ｐｓ）＝５ＧＨｚの信号が発生する。反転が確実に発生しないのは、１ＭＨｚを超える場合である。過渡的な立ち上がり時間はＴｒ（１０−９０％）＝４ｐｓでＴｆ（１０−９０％）＝１３．５ｐｓとなる。尚、ＴｒおよびＴｆはそれぞれ、立ち上がり時間および立ち下がり時間を表している。下に示す式（１）から、３ｄＢの変調帯域幅が得られる。本質的なカットオフ帯域幅を算出すると、４０ＧＨｚとなる。
【数１】
2010536062.tif 000003
【００７４】
ＭＯＳベースのデバイスは、ＤＣ電力がゼロになるという利点を有する。電力が消費されるのは切替プロセスの間のみであり、理論的にＡＣ電力が最大になるのは、抵抗状態が最も低くなった場合である。空乏領域は空乏容量を発生させるのであって抵抗を発生させるのではないので、空乏状態が最も強くなった場合に、抵抗は最低となる。Ｖｄ＝０．１５Ｖにおいて、抵抗を算出すると約２．７４ｅ３Ω．ｕｍとなり、Ｖｐｐ＝２＊Ｖｓｓ＝０．９３Ｖ−０．１５Ｖとなり、理論的に最大ＡＣ電力はＰａｃ＝１／２＊Ｖｓｓ２／最低抵抗＝１／２＊（１／２＊（０．９３Ｖ−０．１５Ｖ））２／（２．７４ｅ３Ω．ｕｍ）＝２．７７５５ｅ−５Ｗ／ｕｍとなる。位相シフト長Ｌπが約４．５ｍｍの場合、理論的に最大Ｐａｃは、約０．１２５Ｗとなる。
【００７５】
図８Ａは、本発明の実施形態における、速度とスラブのドーピング濃度との関係を示すグラフである。速度とスラブのドーピング濃度との関係は、キャリア蓄積の場合が曲線８０２によって表されており、キャリア空乏の場合が曲線８０４によって表されている。曲線８０２および８０４はそれぞれ、キャリア空乏モードによって、デバイスは非常に高速になり、最高で８０ＧＨｚ以上に到達できるが、キャリア蓄積モードによっても、２０ＧＨｚより高速にすることができることを示唆している。キャリア空乏モードの場合に高速を実現できるのは、シリアルモード空乏容量に起因して、総実効容量が低くなるためと通常は理解されている。
【００７６】
図８Ｂは、本発明の実施形態における、ＤＣ損失とスラブのドーピング濃度との関係を示すグラフである。ＤＣ損失とスラブのドーピング濃度との関係は、キャリア蓄積の場合が曲線８０８によって表されており、キャリア空乏の場合が曲線８１０によって表されている。図８Ｂから、ドーパントキャリア吸収メカニズムに起因する高損失を代償として、高速化が図られるという相殺関係があることが分かる。
【図１】
2010536062.tif 000004
【図２Ａ】
2010536062.tif 000005
【図２Ｂ】
2010536062.tif 000006
【図２Ｃ】
2010536062.tif 000007
【図２Ｄ】
2010536062.tif 000008
【図２Ｅ】
2010536062.tif 000009
【図２Ｆ】
2010536062.tif 000010
【図２Ｇ】
2010536062.tif 000011
【図２Ｈ】
2010536062.tif 000012
【図２Ｉ】
2010536062.tif 000013
【図２Ｊ】
2010536062.tif 000014
【図２Ｋ】
2010536062.tif 000015
【図２Ｌ】
2010536062.tif 000016
【図２Ｍ】
2010536062.tif 000017
【図２Ｎ】
2010536062.tif 000018
【図２Ｏ】
2010536062.tif 000019
【図２Ｐ】
2010536062.tif 000020
【図２Ｑ】
2010536062.tif 000021
【図３】
2010536062.tif 000022
【図４（ａ）】
2010536062.tif 000023
【図４（ｂ）】
2010536062.tif 000024
【図４（ｃ）】
2010536062.tif 000025
【図４（ｄ）】
2010536062.tif 000026
【図５】
2010536062.tif 000027
【図６】
2010536062.tif 000028
【図７】
2010536062.tif 000029
【図８Ａ】
2010536062.tif 000030
【図８Ｂ】
2010536062.tif 000031
【国際調査報告】
2010536062.tif 000032
2010536062.tif 000033