(57)【要約】  本発明は、エレクトロニクスまたはオプトエレクトロニクス用の構造体を処理するプロセスに関し、この構造体は、連続的に、・基板と、・第１の酸化物層と、・中間層と、・半導体材料の酸化物で作製された第２の酸化物層と、・前記半導体材料で作製された薄い半導体層とを含み、このプロセスは、第２の酸化物層の厚さが所定の値だけ縮小するように、半導体層を通して第２の酸化物層のある量の酸素を拡散させるように選ばれた温度および持続期間による不活性または還元雰囲気中での構造体の熱処理を含むことを特徴とする。本発明は、さらに、前記熱処理を含むエレクトロニクスまたはオプトエレクトロニクス用の構造体を製造するプロセスに関する。
2010515254.tif 000002
【特許請求の範囲】
【請求項１】
エレクトロニクスまたはオプトエレクトロニクス用の構造体を処理するプロセスであって、前記構造体は、連続的に、
基板と、
第１の酸化物層と、
中間層と、
半導体材料の酸化物で作製された第２の酸化物層と、
前記半導体材料で作製された薄い半導体層と
を含み、
前記第２の酸化物層の厚さが所定の値だけ縮小するように、前記半導体層を通して前記第２の酸化物層の所定の量の酸素を拡散させるように選ばれた温度および持続期間による不活性または還元雰囲気中での前記構造体の熱処理を含むことを特徴とする構造体を処理するプロセス。
【請求項２】
前記中間層は、前記第１の酸化物層から前記薄い半導体層の方への酸素の拡散を阻止するように選ばれた材料および厚さで作製されたことを特徴とする請求項１に記載の構造体を処理するプロセス。
【請求項３】
エレクトロニクスまたはオプトエレクトロニクス用の構造体を製造するプロセスであって、
（ａ）所定の厚さを有し、半導体材料からなる半導体層を供給するステップと、
（ｂ）基板、酸化物層、および最上層を連続的に含む受取りウェハを供給するステップと、
（ｃ）前記酸化物層および前記最上層が前記薄い半導体層と前記基板との間に挟まれるように前記薄い半導体層を前記受取りウェハに接合するステップであって、接合界面での接合層の形成を含み、前記接合層は前記半導体材料の酸化物で作製され、このようにして、前記基板、第１の酸化物層（すなわち前記酸化物層）、中間層（すなわち前記最上層）、第２の酸化物層（すなわち前記接合層）、および前記薄い半導体層を連続的に含む構造体が形成されるステップと、
（ｄ）前記薄い半導体層を通して前記第２の酸化物層の所定の量の酸素を拡散させるように選ばれた温度値および温度持続期間により不活性または還元雰囲気中で前記構造体を熱処理するステップと
を含むことを特徴とし、
前記中間層が、前記第１の酸化物層から前記薄い半導体層の方への酸素の拡散を阻止するように選ばれた材料および厚さで作製されたことを特徴とする構造体を製造するプロセス。
【請求項４】
ステップ（ｃ）の前記接合層は前記中間層上に形成されることを特徴とする請求項３に記載の構造体を製造するプロセス。
【請求項５】
ステップ（ｃ）の前記接合層は前記薄い半導体層上に形成されることを特徴とする請求項３に記載の構造体を製造するプロセス。
【請求項６】
ステップ（ｃ）の前記接合層は、前記中間層上および前記半導体層上に作製されることを特徴とする請求項３に記載の構造体を製造するプロセス。
【請求項７】
ステップ（ａ）は内部に前記半導体層を有するドナーウェハの供給を含み、前記プロセスは、ステップ（ｃ）とステップ（ｄ）との間に、前記基板に接合された前記半導体層だけを保有するためのドナー基板の削減をさらに含むことを特徴とする請求項３乃至６のいずれかに記載の構造体を製造するプロセス。
【請求項８】
ステップ（ａ）の前に、前記半導体層の下に脆弱区域を形成するために前記ドナーウェハに原子種を注入するステップをさらに含み、前記ドナーウェハの前記削減は、前記脆弱区域で前記ドナーウェハから前記半導体層を引き離すためのエネルギーの供給を含むことを特徴とする請求項７に記載の構造体を製造するプロセス。
【請求項９】
前記温度は、最初に、所定のプロファイルに従って選ばれ、次に、前記所定の厚さが前記持続期間を決定するために選ばれ、または前記持続期間が前記所定の厚さを決定するために選ばれ、これらの選択は所定の値だけ前記酸化物層の厚さを縮小するために行われることを特徴とする請求項３乃至８のいずれかに記載の構造体を製造するプロセス。
【請求項１０】
前記温度は、１２００℃前後の、１１００℃と１２５０℃との間にあることを特徴とする請求項９に記載の構造体を製造するプロセス。
【請求項１１】
前記所定の厚さおよび温度は、毎分少なくとも約０．５オングストロームのステップ（ｄ）中の第２の酸化物層の平均縮小速度を有するように選ばれることを特徴とする請求項３乃至８のいずれかに記載の構造体を製造するプロセス。
【請求項１２】
前記半導体層の厚さは約２５０オングストロームと約５０００オングストロームとの間にあり、前記温度は約１２００℃であり、前記持続期間は約５分と５時間との間にあることを特徴とする請求項１乃至８のいずれかに記載のプロセス。
【請求項１３】
前記第２の酸化物層は、約１００オングストロームと約５００オングストロームとの間の厚さを有することを特徴とする請求項１乃至８のいずれかに記載のプロセス。
【請求項１４】
実質的に、前記第２の酸化物層全体が除去されるように、前記熱処理は行われることを特徴とする請求項１乃至１３のいずれかに記載のプロセス。
【請求項１５】
前記第１の酸化物層は、５０〜５００Åの範囲の厚さおよび約１％またはそれよりも良好な均一性を有することを特徴とする請求項１乃至１４のいずれかに記載のプロセス。
【請求項１６】
前記中間層は前記半導体材料の窒化物であることを特徴とする請求項１乃至１５のいずれかに記載のプロセス。
【請求項１７】
前記中間層は、アモルファス、多形態、単結晶、マルチ結晶、またはポリ結晶のシリコンであることを特徴とする請求項１乃至１５のいずれかに記載のプロセス。
【請求項１８】
前記中間層は２０〜２００Åの範囲の厚さを有することを特徴とする請求項１６又は１７に記載のプロセス。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、エレクトロニクスまたはオプトエレクトロニクス用の半導体オンインシュレータ（ＳｅＯＩ）構造体の処理に関し、ＳｅＯＩ構造体は、連続的に、
・半導体材料で作製された半導体層（またはバルク基板）と、
・半導体材料の酸化物で作製された酸化物層と、
・バルク基板と
を含む。
【０００２】
「エレクトロニクス」および「オプトエレクトロニクス」という用語は、前記半導体層上またはその中に作製される任意のマイクロエレクトロニクス、ナノエレクトロニクス、オプトマイクロエレクトロニクス、オプトナノエレクトロニクス構成要素技術に関連することが理解されるべきである。
【０００３】
本発明は、さらに、それら構造体の製造に関する。
【０００４】
そのような構造体は、一般に、
（ａ）上面に半導体層をもつウェハを供給するステップと、
（ｂ）バルク基板を供給するステップと、
（ｃ）半導体層上および／またはバルク構造体上に誘電体層を形成するステップと、
（ｄ）誘電体層が半導体層と基板との間の接合界面にあるようにウェハをバルク基板に接合するステップと、
（ｅ）誘電体層を介して基板に接合された半導体層だけを保有するようにウェハを縮小してＳｅＯＩ構造体を形成するステップと、
（ｆ）接合リンクを強化する雰囲気中でこの構造体を熱処理するステップと
を含むウェハ接合技法を使用することによって製造される。
【０００５】
誘電体層は、一般に、酸化物層および／または窒化物層である。
【０００６】
窒化物材料が酸化物材料よりも高温に対してより良好な耐性を有している場合でさえ、酸化物層は、しばしば、良好な接着特性および誘電特性のため、さらに電気的品質の界面のために窒化物層より好ましい。
【０００７】
接合の後、誘電体が酸化物材料である場合、次に、誘電体層は接合界面で埋め込み層、いわゆるＢＯＸ層（埋め込み酸化物層の略である）となる。
【０００８】
ＳｅＯＩ構造体は、半導体層にエレクトロニクス構成要素またはオプトエレクトロニクス構成要素を製造するために利用される。埋め込み誘電体層は、半導体層をバルク基板から電気的に絶縁することができる。したがって、構成要素の性能が向上する。
【０００９】
さらに、半導体の分野の絶え間ない発展により、構成要素は、ますます小型化し、電力消費を一層低くし、速度を一層高くする必要がある。
【００１０】
したがって、半導体層および誘電体層の両方の厚さを低減するとともに、それぞれの厚さの均一性を改善する必要がある。
【００１１】
しかし、そのような薄い層を製造するための問題に直面する。
【００１２】
特に、熱処理（ステップ（ｆ））中に、接合する２つの要素間の界面に接合ステップ（ｄ）中にトラップされた若干の水および／または汚染粒子が、ステップ（ｆ）中に若干の内圧を引き起し、かつ界面品質を悪化させることがある。
【００１３】
構造体の半導体層が十分に厚い（典型的には５マイクロメートルを超える）場合、水はそれによって吸収され、雰囲気中にある程度は排除される。これらの分子の存在に起因する欠点はこのようにして避けられる。
【００１４】
さらに、埋め込み誘電体層が十分に厚い（ＢＯＸ層の場合、典型的には２００オングストロームを超える）場合、欠点はさらに避けることができる。
【００１５】
したがって、埋め込み誘電体層および／または半導体層は、上記問題を避けるためにそれぞれの厚さ限界よりも厚いことが必要である。
【００１６】
ところで、水が存在する環境での半導体層の変形または内部の気泡の危険を冒すことなく、それぞれこれらの厚さ限界よりも薄い半導体層および誘電体層をもつＳｅＯＩ構造体を製造することは可能ではない。
【００１７】
したがって、上記半導体層の品質は、次の工業プロセスを実施するのには許容できないであろう。
【００１８】
特許文献１は、最初に、例えば水分子および／または水素分子のような界面分子を吸収するために十分に厚い接合酸化物層を介してウェハ接合を行い、次に、アルゴンまたは水素雰囲気中でＳＯＩ構造体を熱処理することによりＢＯＸ層の厚さを縮小することによって薄いシリコン層および薄いＢＯＸ層をもつＳＯＩ構造体（「シリコン・オン・インシュレータ」構造体の略である）を製造することを提案することによってこれらの問題を解決しようと試みている。実際に、その後、ＢＯＸ層の酸素はＳｉ上部層を通ってＳＯＩ構造体の表面まで拡散する。
【００１９】
しかし、ＢＯＸ層の厚さをこのように縮小すると、ＢＯＸ層の誘電品質およびＳｉ上部層との界面の電気的性質を低下させることがある。
【００２０】
さらに、最終のＢＯＸ層は、厚さの均一性を欠き、若干の粗さを呈する。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】欧州特許出願公開第１５８３１４３号明細書
【非特許文献】
【００２２】
【非特許文献１】Q.Y. Tong and U. Gosele, "Semiconductor Wafer Bonding Science and Technology", Wiley Interscience publication, Johnson Wiley & Sons, Inc
【非特許文献２】Jean-Pierre Colinge, "Silicon-On-Insulator Technology: Materials to VLSI, 2nd Edition", Kluwer Academic Publishers, pp.50-51
【発明の概要】
【発明が解決しようとする課題】
【００２３】
本発明は、薄い埋め込み誘電体層、特に薄いＢＯＸ層をもつ薄いＳｅＯＩの製造に関して見いだされたこれらの従来の問題を克服することを目的とする。
【００２４】
別の目的は、良好な誘電特性、Ｓｉ上部層との良好な電気的界面、および厚さの良好な均一性を有するＢＯＸ層をもつＳｅＯＩ構造体を製造することである。
【００２５】
特に、本発明の１つの目的は、薄いかまたは極めて薄い埋め込み酸化物層の厚さを制御することである。
【００２６】
本発明の別の目的は、前記ポスト接合熱処理（ステップ（ｆ））の持続期間を短縮することである。
【課題を解決するための手段】
【００２７】
これらの目標を達成し、従来技術の欠点を克服するために、本発明は、第１の態様としては、エレクトロニクスまたはオプトエレクトロニクス用の構造体を処理するプロセスを提案し、その構造体は、連続的に、
・基板と、
・第１の酸化物層と、
・中間層と、
・半導体材料の酸化物で作製された第２の酸化物層と、
・前記半導体材料で作製された薄い半導体層と
を含み、
このプロセスは、第２の酸化物層の厚さが所定の値だけ縮小するように、半導体層を通して第２の酸化物層のある量の酸素を拡散させるように選ばれた温度および持続期間による不活性または還元雰囲気中で構造体を熱処理することを含むことを特徴とする。
【００２８】
好ましくは、前記中間層は、第１の酸化物層から薄い半導体層の方への酸素の拡散を阻止するように選ばれた材料で作製され、そのように選ばれた厚さを有する。
【００２９】
第２の態様では、本発明は、エレクトロニクスまたはオプトエレクトロニクス用の構造体を製造するプロセスを提案し、そのプロセスは、
（ａ）所定の厚さを有し、半導体材料のものである半導体層を供給するステップと、
（ｂ）基板、酸化物層、および最上層を連続的に含む受取りウェハを供給するステップと、
（ｃ）酸化物層および最上層が薄い半導体層と基板との間に挟まれるように薄い半導体層を受取りウェハに接合するステップであって、接合界面での接合層の形成を含み、この接合層は半導体材料の酸化物で作製され、このようにして、基板、第１の酸化物層（すなわち酸化物層）、中間層（すなわち最上層）、第２の酸化物層（すなわち接合層）、および薄い半導体層を連続的に含む構造体が形成されるステップと、
（ｄ）薄い半導体層を通して第２の酸化物層のある量の酸素を拡散させるように選ばれた温度値および温度持続期間により不活性または還元雰囲気中で前記構造体を熱処理するステップと
を含むことを特徴とし、
中間層は、第１の酸化物層から薄い半導体層の方への酸素の拡散を阻止するように選ばれた材料で作製され、そのように選ばれた厚さを有することを特徴とする。
【００３０】
この構造体の構成のおかげで、接合の機能（第２の酸化物層によって保証される）は電気絶縁の機能（第１の酸化物層によって保証される）から分離される。
【００３１】
したがって、それぞれの接合特性および絶縁特性を最適化するように各酸化物層の形成をより良好に制御することが可能である。
【００３２】
さらに、中間層があるために、第１の酸化物層は拡散が防止される。
【００３３】
構造体を製造するこのプロセスの他のいくつかの特徴は次のとおりである。  
・ステップ（ｃ）の接合層は中間層上に形成される。  
・代替として、ステップ（ｃ）の接合層は薄い半導体層上に形成される。  
・代替として、ステップ（ｃ）の接合層は、中間層上および半導体層上に作製される。
・ステップ（ａ）は、内部に半導体層を有するドナーウェハの供給を含み、このプロセスは、ステップ（ｃ）とステップ（ｄ）との間に、前記基板に接合された半導体層だけを保有するためのドナー基板の縮小をさらに含む。  
・このプロセスは、ステップ（ａ）の前に、半導体層の下に脆弱区域を形成するためにドナーウェハに原子種を注入するステップをさらに含み、ドナーウェハの前記削減は脆弱区域でドナーウェハから半導体層を引き離すためのエネルギーの供給を含む。  
・前記温度は、最初に、所定のプロファイルに従って選ばれ、次に、前記所定の厚さが前記持続期間を決定するために選ばれ、または前記持続期間が前記所定の厚さを決定するために選ばれ、これらの選択は所定の値だけ酸化物層の厚さを縮小するために行われる。
・前記温度は、１２００℃前後の、１１００℃と１２５０℃との間である。  
・所定の厚さおよび温度は、毎分少なくとも約０．５オングストロームのステップ（ｄ）中の第２の酸化物層の平均縮小速度を有するように選ばれる。  
・半導体層の厚さは約２５０オングストロームと約５０００オングストロームとの間にあり、温度は約１２００℃であり、持続期間は約５分と５時間との間にある。  
・第２の酸化物層は、約１００オングストロームと約５００オングストロームとの間の厚さを有する。  
・実質的に、第２の酸化物層全体が除去されるように、熱処理は行われる。  
・第１の酸化物層は、５０〜５００Åの範囲の厚さおよび約１％またはそれよりも良好な均一性を有する。  
・中間層は前記半導体材料の窒化物である。  
・中間層は、アモルファス、多形態（ｐｏｌｙｍｏｒｐｈｏｕｓ）、単結晶、マルチ結晶（ｍｕｌｔｉｃｒｙｓｔａｌｌｉｎｅ）、またはポリ結晶（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ）のシリコンである。  
・中間層は２０〜２００Åの範囲の厚さを有する。
【００３４】
本発明の他の特徴、目的、および利点は以下の図によって示される下記の説明によって、より明瞭に分かるであろう。
【図面の簡単な説明】
【００３５】
【図１】本発明による構造体の概略断面図である。
【図２Ａ】構造体を製造するプロセスの１つのステップを示す図である。
【図２Ｂ】構造体を製造するプロセスの１つのステップを示す図である。
【図２Ｃ】構造体を製造するプロセスの１つのステップを示す図である。
【図２Ｄ】構造体を製造するプロセスの１つのステップを示す図である。
【図２Ｅ】構造体を製造するプロセスの１つのステップを示す図である。
【図３】拡散現象を示す構造体の概略断面図である。
【図４】拡散現象を示す構造体の概略断面図である。
【図５】本発明による熱処理の後の前記構造体内部の酸素の分布を示すグラフである。
【図６】偏光解析法によって測定された、ＢＯＸの全区域に沿った本発明による熱処理後のＳＯＩウェハの熱処理されたＢＯＸのＢＯＸ厚さの差異を示す図である。
【発明を実施するための形態】
【００３６】
図１を参照すると、本発明に従った処理が行われることになる構造体６０が示される。
【００３７】
構造体６０は、基板１０、第１の酸化物層２０、中間層３０、第２の酸化物層４０、および薄い半導体層５０を含む。
【００３８】
この構造体６０は、第２の酸化物層４０を溶解し、次に、基板１０、第１の酸化物層２０、中間層３０、および半導体層５０’を含むＳｅＯＩ構造体を得るように熱処理されるためのものである。半導体層５０’は脱酸素された第２の酸化物層４０および前記薄い半導体層５０を含む。
【００３９】
基板１０は構造体６０全体を強固にする。この目的のために、それは典型的には数百マイクロメートルの十分な厚さを有する。
【００４０】
基板１０は、Ｓｉ、Ｇｅ、ＳｉＣ、ＧａＮ、サファイア、ガラス、石英、または他の材料のような単一のバルク材料で形成することができる。
【００４１】
代替として、基板１０は、一方を他方の上に積み重ねた少なくとも２つの材料で形成される。
【００４２】
半導体層５０は少なくとも１つの半導体材料のものである。
【００４３】
半導体層５０は、Ｓｉ、ＳｉＣ、Ｇｅ、ＳｉＧｅ、ＳｉＧｅＣ、ＩＩＩ−Ｖ族材料、ＩＩ−ＶＩ族材料、または別の半導体材料のものとすることができる。半導体層５０は、代わりに、これらの材料のうちの２つの組合せまたは重ね合わせおよび／またはいくつかのサブレイヤの重ね合わせとすることができる。
【００４４】
半導体材料は単結晶、多結晶、またはアモルファスである。それはドープされていてもドープされていなくてもよく、多孔質であっても非多孔質であってもよい。
【００４５】
半導体層５０は、エレクトロニクス構成要素またはオプトエレクトロニクス構成要素を収容する優位性を持って形成される。
【００４６】
本発明によれば、半導体層５０は薄いという優位性を持つ。その厚さは、優位性を持つように、約５０００オングストローム未満であり、特に、２５００オングストローム未満である。例えば、半導体層５０は、約２５０オングストロームと２５００オングストロームとの間、または約２５０オングストロームと１２００オングストロームとの間の厚さを有することができる。特に、半導体層５０の厚さは、酸素拡散を速めるために５００オングストロームと１０００オングストロームとの間に選ぶことができる。
【００４７】
前記第１の酸化物層２０は構造体６０に埋められ、バルク基板１０と中間層３０との間に配置される。
【００４８】
第１の酸化物層２０は、基板１０の表面部分を形成する結晶材料のような、前記半導体材料または別の結晶材料の酸化物で作製することができる。
【００４９】
例えば、基板１０の表面部分または半導体層５０がＳｉである場合、第１の酸化物層２０はＳｉＯ2とすることができる。
【００５０】
第１の酸化物層２０は薄いかまたは極めて薄い点で優位である。
【００５１】
この第１の酸化物層２０は、半導体層５０に形成されるエレクトロニクス構成要素またはオプトエレクトロニクス構成要素を基板１０から少なくとも部分的に電気的に絶縁するために電気絶縁特性を有するように構成される。この第１の酸化物層２０は、さらに接着性を有するように構成されていないことに注意するべきである。
【００５２】
その厚さは５００オングストローム未満またはこの厚さ未満とすることができる。例えば、この厚さは、約５０オングストロームと約５００オングストロームとの間、または約２００オングストロームと約５００オングストロームとの間とすることができる。その厚さは、約１０Åのように、数オングストロームとすることもできる。
【００５３】
さらに、この第１の酸化物層２０は、好ましくは、典型的には約１％またはそれよりも低い均一の厚さを有するように形成される。
【００５４】
前記第２の酸化物層４０は構造体６０に埋められ、中間層３０と半導体層５０との間に配置される。
【００５５】
第２の酸化物層４０は前記半導体材料の酸化物である。半導体層５０がいくつかの半導体サブレイヤで構成される場合、第２の酸化物層４０は、隣接するサブレイヤの半導体材料の酸化物である。
【００５６】
例えば、半導体層５０がＳｉである場合、第２の酸化物層４０はＳｉＯ2である。
【００５７】
この第２の酸化物層４０は接着性を有するために配置される。この第２の酸化物層４０は、半導体層５０に形成されるエレクトロニクス構成要素またはオプトエレクトロニクス構成要素を基板１０から電気的に絶縁するために電気絶縁特性を有するように構成されていないことに注意するべきである。
【００５８】
第２の酸化物層４０は薄くてもよい。
【００５９】
その厚さは５００オングストローム未満またはこの厚さ未満に選ぶことができる。例えば、この厚さは、約１００オングストロームと約５００オングストロームとの間、または約２００オングストロームと約５００オングストロームとの間とすることができる。
【００６０】
半導体層５０が（第２の酸化物層４０を介して）接合され、かつＳｍａｒｔ  Ｃｕｔ（登録商標）プロセスによって最初に移転される場合、および熱処理が第２の酸化物層４０を高密度化するためにさらに実施される場合、３５０オングストロームと５００オングストロームとの間に選ばれた厚さが最適と見なすことができる。実際に、この厚さを、高品質のＳｍａｒｔ  Ｃｕｔ（登録商標）技術を保証すること（すなわち界面で水を捕獲するように）、および比較的短い時間で第２の酸化物層４０の溶解を可能にすることの両方のために選ぶことができる。
【００６１】
中間層３０は、好ましくは、第１の酸化物層２０から半導体層５０の方への酸素の拡散を阻止するように構成される。
【００６２】
中間層３０は、半導体材料の窒化物のような、Ｓｉ3Ｎ4のような窒化物で作製することができる。
【００６３】
中間層３０は、シリコンで、例えばアモルファス、単結晶、マルチ結晶、またはポリ結晶のシリコンで作製することができる。
【００６４】
この中間層３０は、薄いかまたは極めて薄いが、拡散を阻止するには十分な厚さとすることができる。例えば、Ｓｉ3Ｎ4の中間層３０は、数オングストローム、すなわち約１０Åの厚さを有することができる。シリコンの中間層３０の場合、この厚さは酸素の拡散を阻止するために少なくとも２０Åである。この厚さは、前記熱処理のために選ばれた時間および温度によって決まり得る。
【００６５】
この構造体６０の製造は、図２Ａから図２Ｅに示されるように、第１のウェハ７０と第２のウェハ８０との間のウェハ接合技法によって行うことができる。
【００６６】
特に、図２Ａを参照すると、製造は、最初に、内部に半導体層５０をもつ第１のウェハ７０を供給することによって実施することができ、半導体層５０は前面層を画定する第１のウェハ７０の表面にある。
【００６７】
第１のウェハ７０は単一のバルク材料のものとすることができ、さらに、半導体層５０はバルク材料中にあるかまたはその上に成長される。
【００６８】
代替として、第１のウェハ７０は、保持部基板と多層構造体（図示せず）とを含む複合ウェハとすることができる。特に、第１のウェハ７０は、保持部基板と半導体層５０との間にバッファ構造体を含むことができ、バッファ構造体はこれらの２つの要素間の格子定数を適合させるためおよび／またはデフォルトを閉じ込めるために配置される。例えば、第１のウェハ７０は、Ｓｉ保持基板と、Ｇｅ濃度が保持部からの厚さに関して連続的に増加するＳｉＧｅバッファ層と、その上のＳｉＧｅまたはＧｅおよび／または歪Ｓｉの半導体層５０とを含む。
【００６９】
有利には、半導体層５０はエピタキシャル成長されている。
【００７０】
エピタキシャル層の結晶成長は、ＣＶＤおよびＭＢＥ（それぞれ、化学気相堆積および分子線エピタキシ）の既知の技法を使用して得られている。
【００７１】
図２Ｂを参照すると、第２のステップは、基板１０、第１の酸化物層２０、および中間層３０をもつ第２のウェハ８０を供給することからなり、中間層３０は上部層である。
【００７２】
好ましい実施形態では、第１の酸化物層２０は基板１０上に形成される。
【００７３】
この酸化物形成の目的は、接合の後に、半導体オンインシュレータ（ＳｅＯＩ）構造体を製造するために所定の厚さをもつ埋め込み誘電体層を設けることであり、この構造体の絶縁体部分は第１の酸化物層２０となる。
【００７４】
第１の酸化物層２０は基板１０の酸化によって形成することができる。
【００７５】
例えば、基板１０がＳｉまたはＳｉＧｅで作製された表面層を有する場合、ＳｉＯ2層２０は酸化によって表面に形成することができる。
【００７６】
代替として、第１の酸化物層１０は、酸化物材料で作製された凝集体の堆積によって形成することができる。
【００７７】
例えば、ＳｉＯ2凝集体を堆積することができる。
【００７８】
酸化物形成のパラメータ（温度、ガス組成、流量圧力など）は、第１の酸化物層２０が半導体層５０に作製する構成要素と基板１０との間の誘電体障壁となるように制御される。特に、それの材料、厚さ、および最終的には固有構造体がこの目的のために選ばれる。
【００７９】
この第１の酸化物層２０は、従来技術におけるように、接合層とするためのものではないことに注意するべきである。したがって、それの品質はより良好である（接合界面にトラップされたデフォルトがない）。
【００８０】
さらに、酸化物形成パラメータは、基板１０との界面を改善し、界面のデフォルトを低減するように、および良好な厚さ均一性を有するように選ぶことができる。
【００８１】
次に、第１の酸化物層２０の厚さは、接合層の標準の厚さよりも薄くすることができる。
【００８２】
有利には、本発明によれば、第１の酸化物層２０は薄いかまたは極めて薄い。例えば、第１の酸化物層２０は、接合の後、約５０オングストロームと約５００オングストロームとの間、または５０オングストロームと２００オングストロームとの間の厚さを有する。
【００８３】
次に、中間層３０は、堆積によって、例えばＣＶＤによって第１の酸化物層２０上に形成される。
【００８４】
その厚さは、酸化物溶解のために実施される熱処理の温度および持続期間を考慮して、第１の酸化物層２０から中間層３０を通る酸素の拡散がほとんどないかまたはゼロとなる限界厚さ以上に選ばれる。この厚さは少なくとも２０Åに選ぶことができる。
【００８５】
図２Ｃを参照すると、第３のステップは、半導体層５０が中間層３０と向き合うように第１のウェハ７０を第２のウェハ８０に接合することからなる。
【００８６】
有利には、接合はよく知られている接合技法によって最初に実施される（例えば、より詳細には非特許文献１を参照）。したがって、例えば、親水性表面、または親水性にされた表面の分子接合を行うことができる。
【００８７】
よく知られている洗浄ステップを、接合の直前に実施することができる。
【００８８】
随意に、接合される２つの表面の一方および／または他方のプラズマ処理と、その後に続く従来のアニーリングまたはＲＴＡ処理（急速熱アニーリング）が実施される。
【００８９】
図２Ｃを参照すると、前記第２の酸化物層４０は、接合の後に接合界面に埋められるように、接合の前に半導体層５０上および／または中間層３０上に形成された。
【００９０】
この第２の酸化物層４０は、半導体層５０上および／または中間層３０上に特定の手段によって形成される。
【００９１】
第２の酸化物層４０は、半導体層５０の酸化によって形成することができる。
【００９２】
例えば、半導体層５０がＳｉまたはＳｉＧｅである場合、ＳｉＯ2層２０を酸化によって表面に形成することができる。
【００９３】
代替として、第２の酸化物層４０は、半導体層５０上および／または中間層３０上に酸化物材料から構成された凝集体を堆積することによって形成することができる。
【００９４】
例えば、ＳｉＯ2凝集体を堆積させることができる。
【００９５】
第１のウェハ７０と第２のウェハ８０との間の十分な接着力を保証するために第２の酸化物層４０が十分な厚さの接合層となるように、酸化物の形成のパラメータは制御される。
【００９６】
特に、Ｓｍａｒｔ  Ｃｕｔ（登録商標）技術が第１のウェハ７０で行われるように計画される場合、第２の酸化物層４０は、接合界面に捕獲された水と粒子に関連した問題を避けるために十分な厚さでなければならない。
【００９７】
一方、この厚さは、溶解熱処理が長時間持続しすぎないように厚すぎないことが好ましい。
【００９８】
第２の酸化物層４０は、６００オングストローム未満、５００オングストローム未満、または２００オングストロームと５００オングストロームとの間の厚さを有することができる。前に説明したように、好ましい厚さは３５０オングストロームと５００オングストロームとの間である。
【００９９】
図２Ｃを参照すると、前に説明したように、第２の酸化物層４０が界面に配置されるように、第１のウェハ７０および第２のウェハ８０は互いに接合される。
【０１００】
随意に、加熱の少なくとも１つのステップが、界面の接合を強化するために付加的に実施される。
【０１０１】
図２Ｄを参照すると、前記構造体６０は、背面部分を除去するように第１のウェハ７０を削減することによって得られる。半導体層５０だけが保持される。
【０１０２】
当業者によって知られている化学エッチング技法、ラッピングとその後のポリシング、Ｓｍａｒｔ  Ｃｕｔ（登録商標）技術などのウェハ削減の任意の技法を（例えば、非特許文献２を参照）、単独でまたは組合せで選んで使用することができる。
【０１０３】
特に、Ｓｍａｒｔ  Ｃｕｔ（登録商標）技術を使用する場合、ウェハ７０は、接合の前に、半導体層５０の厚さに近い深さに脆弱な区域を内部に生成するように選択されたエネルギーと線量で原子種（水素、ヘリウム、またはそれらの組合せおよび／または他の原子種）を用いて注入される。注入は、第２の酸化物層４０を形成する前または後に実行することができる。最後に、一旦接合が実行されたならば、Ｓｍａｒｔ  Ｃｕｔ（登録商標）技術は、脆弱な区域で接合を破壊し、したがって半導体層５０から背面部分を分離するために適切なエネルギー（熱および／または機械エネルギーのような）を供給することを含む。
【０１０４】
仕上げの随意のステップ（ポリシング、ＣＭＰ、洗浄などによる）は、滑らかで均一な半導体層５０を有するために削減ステップの後で実施してもよい。この仕上げステップは、下に説明する熱処理の前または後に実施することができる。
【０１０５】
他のステップも本発明により制限されることなく行うことができる。
【０１０６】
得られた構造体６０は、連続的に、基板１０、第１の酸化物層２０、中間層３０、第２の酸化物層４０、および薄い半導体層５０を含む。
【０１０７】
次に、本発明による熱処理が、第２の酸化物層４０の厚さを縮小または除去するために行われる。
【０１０８】
熱処理は、アルゴンもしくは水素雰囲気、またはそれらの混合物のような不活性または還元雰囲気で実施される。
【０１０９】
図２Ｅを参照すると、半導体層５０を通る酸素拡散によって第２の酸化物層４０は厚さが縮小するかまたは完全に溶解されるように熱処理は行われる。
【０１１０】
最終構造体１００は、第１の酸化物層２０と、中間層３０と、第２の酸化物層４０が完全には溶解されていない場合それの残りの部分とによって形成された絶縁体部分をもつＳｅＯＩ構造体である。
【０１１１】
ＳｅＯＩ構造体１００の半導体部分５０’は、半導体層５０および脱酸素された第２の酸化物層４０である。前記熱処理中に、半導体層５０の一部が不活性ガスによって酸素溶解中に蒸発したかもしれないことに注意するべきである。
【０１１２】
酸素拡散による第２の酸化物層４０の縮小を示すために、図３および図４はそれぞれ構造体６０の断面図を示し、一方は拡散中であり、他方は拡散後である。
【０１１３】
構造体６０は、２つの拡散領域、すなわち厚さｄoxをもつ第２の酸化物層４０によって分離された
・左側（最上部半導体層５０）と
・右側（基板１０−第１の酸化物層２０−中間層３０）と
を含む。
【０１１４】
酸素の拡散が１次元であると仮定すると、拡散方程式は、
【０１１５】
【数１】
2010515254.tif 000003
【０１１６】
であり、ここで、ｘ軸は、層平面を横断して延び、第２の酸化物層４０の中央に原点を有し、半導体層５０では正値でおよびバルク基板１０では負値で示される。
Ｃ（ｘ，ｔ）は時間ｔおよびｘでの酸素濃度である。
Ｄ（Ｔ）は半導体中の酸素の拡散係数である（単位：ｃｍ2／ｓ）。
【０１１７】
図５は、構造体における熱処理のプロセス中の酸素の分布を概略的に示す。
【０１１８】
酸化物溶解速度は、各酸化物界面における、半導体層５０を通る左側の酸素束（図３の大きい矢印）と、バルク基板１０中の右側の酸素束（図３の小さい矢印）との間の差である。
【０１１９】
最上部半導体層５０が十分に薄い場合、第２の酸化物層４０のいくらかの酸素はそれ通して拡散し、それの表面で雰囲気中に蒸発する。
【０１２０】
境界条件から推定することができるように、雰囲気を不活性なものに選ぶことによってこの拡散は加速される。
【０１２１】
特に、以下の反応が、不活性雰囲気におけるシリコン層５０の表面で生じ、
Ｓｉ＋Ｏi→ＳｉＯ↑
ここで、ＯiはＳｉ中の格子間酸素原子である。
【０１２２】
この拡散の効率を高めるために、半導体層５０の表面の事前の脱酸素を行うことができる。
【０１２３】
中間層３０は、第１の酸化物層２０の溶解を妨げ、第２の酸化物層４０の溶解に対する阻止層としても働く。
【０１２４】
次に、所定の時間の後で、半導体層５０の厚さが酸素拡散距離（Ｄ×ｔ）1/2に対して小さい場合、本出願者は拡散時間を許容できると評価した。
【０１２５】
この最後の場合、所定の時間は１２００℃で約１００秒である。
【０１２６】
そのような条件では、定常束は、
Ｆ＝Ｄ（Ｔ）×Ｃ0（Ｔ）／ｄSe
のように定義され、ここで、ｄSeは半導体層５０の厚さであり、Ｃ0（Ｔ）はアニーリング温度での半導体中の平衡酸素溶解度である。
【０１２７】
所定の値Δｄoxだけ第２の酸化物層４０の厚さｄoxを縮小させるための酸化物溶解時間は、
【０１２８】
【数２】
2010515254.tif 000004
【０１２９】
であり、ここで、Ｎは酸化物中の酸素原子の濃度である。
【０１３０】
例えば、半導体層５０が単結晶Ｓｉである場合、Ｎ＝４．２２ｅ２２であり、第２の酸化物層４０はＳｉＯ2であり、かつｄSe＝１０００オングストロームおよびΔｄox＝２０オングストロームである場合、
時間＝１．８６ｅ−１２×ｅｘｐ（４．０４ｅＶ／ｋＴ）
である。
【０１３１】
本出願者は、時間に影響を与える主なパラメータがアニール温度および最上部半導体層５０の厚さであることを実証した。
【０１３２】
例えば、数値シミュレーションに基づいて、１０００オングストロームの最上部Ｓｉ層がある状態で、ＡｒまたはＨ２雰囲気中で２０オングストロームの界面ＳｉＯ2を溶解する最小アニーリング条件は、
・２時間の間１１００℃
または
・１０分間１２００℃
または
・４分間１２５０℃
である。
【０１３３】
次に、熱処理の温度および持続期間は、第２の酸化物層４０のある量の酸素を半導体層５０を通して拡散させるように選ばれる。
【０１３４】
次に、第２の酸化物層４０の厚さを所定の値だけ低減する。
【０１３５】
さらに、半導体層５０の厚さは、それを形成するとき、前記拡散を行わせるように選ぶこともできる。
【０１３６】
特に、半導体層５０の厚さおよび熱処理の温度は、第２の酸化物層４０の平均縮小速度を決定する。厚さが厚いほど速度は遅い。温度が高いほど速度は速い。
【０１３７】
例えば、少なくとも１分当たり０．５オングストロームの第２の酸化物層４０の平均縮小速度が達せられるように、前記厚さおよび温度は予め設定することができる。この目的のために、約１２００℃の温度では、（１１０）Ｓｉ単結晶層１０の厚さは２５００オングストローム未満に選ばれる。
【０１３８】
次に、所定の値だけ酸化物層１０の厚さを正確に縮小するように制御するのに熱処理の持続期間だけが必要とされる。
【０１３９】
代替として、半導体層５０の厚さは、所定の持続期間および所定の温度で熱処理を実施することによって所定の値だけ第２の酸化物層４０を縮小するように選ばれた。
【０１４０】
所定の温度は、約１０００℃〜１３００℃、特に約１１００℃または１２００℃に選ぶことができる。
【０１４１】
半導体層５０の厚さは約２５０オングストロームと約１０００オングストロームとの間とすることができ、所定の温度は約１２００℃であり、所定の持続期間は約５分と５時間との間である。
【０１４２】
熱処理は、所定の厚さだけ第２の酸化物層４０を縮小するために行われる。
【０１４３】
次に、熱処理のパラメータを正確に調整することによって、所望の厚さをもつ第２の酸化物層４０を最終的に有するように、第２の酸化物層４０の材料の低減を正確に制御することが可能である。
【０１４４】
したがって、本発明によれば、ＳｅＯＩの第２の酸化物層４０の厚さを正確に制御することが可能である。
【０１４５】
特に、第２の酸化物層４０全体を除去することが可能である。
【０１４６】
さらに、半導体層５０と基板１０との間の接合は、（前に説明したように）半導体層５０の変形および気泡が避けられる限界厚さよりも大きい厚さを有する第２の酸化物層４０により行うことができる。
【０１４７】
さらに、半導体層５０の劣化の危険が低減されるとき、依然として製造仕様を考慮しながら酸化物層４０の厚さを縮小することもできる。
【０１４８】
したがって、半導体層５０に製造される構成要素は、従来技術よりも小型化し、低い電力消費を有することができる。
【０１４９】
本発明の主な利点は、拡散熱処理が実施される場合でさえ、第１の酸化物層２０はその初期形状が保持されることである。実際に、中間層３０は半導体層５０を通るその拡散を阻止する。
【０１５０】
したがって、第１の酸化物層２０は熱処理から保護され、厚さにおける初期の均一性、初期の平滑性、および初期の良好な界面品質を保有する。
【０１５１】
したがって、第１の酸化物層２０の誘電特性は次の熱処理を考慮することなく、最初に非常に正確に調整することができる。
【図１】
2010515254.tif 000005
【図２Ａ】
2010515254.tif 000006
【図２Ｂ】
2010515254.tif 000007
【図２Ｃ】
2010515254.tif 000008
【図２Ｄ】
2010515254.tif 000009
【図２Ｅ】
2010515254.tif 000010
【図３】
2010515254.tif 000011
【図４】
2010515254.tif 000012
【図５】
2010515254.tif 000013
【図６】
2010515254.tif 000014
【国際調査報告】
2010515254.tif 000015
2010515254.tif 000016