(57)【要約】 増幅器（２２）は、増幅器の入力インピーダンスの実部を設定するために、ソースデジェネレーションインダクタ配置構成に代わる容量性素子（２６，２８）の配置構成を含む。
2010524377.tif 000002
【特許請求の範囲】
【請求項１】
増幅器であって、
前記増幅器の入力インピーダンスの実部の決定に際してソースデジェネレーションインダクタ配置構成の機能を提供するための容量性素子の配置構成を含む増幅器。
【請求項２】
前記増幅器内において、少なくともの１つの容量性素子は、少なくとも一部がトランジスタの固有キャパシタンスによって提供される、
請求項１に記載の増幅器。
【請求項３】
前記増幅器内において、少なくとも１つの容量性素子は、少なくとも一部がトランジスタに対する外付けコンデンサによって提供される、
請求項１又は２に記載の増幅器。
【請求項４】
第１、第２、及び第３の端子を有するトランジスタと、
第１及び第２の容量性素子と、
を備える増幅器であって、
前記増幅器の入力インピーダンスの実部が実質的に反応性素子によって提供されるように前記第１の容量性素子と前記第２の容量性素子とが協同するように、前記第１の容量性素子は、前記第１の端子と前記その他２つの端子の１つとの間に位置し、前記第２の容量性素子は、前記第２の端子と前記第３の端子との間に位置する、
増幅器。
【請求項５】
前記第１の端子、前記第２の端子、及び前記第３の端子は、それぞれ、ゲート端子、ソース端子、及びドレイン端子である、
請求項４に記載の増幅器。
【請求項６】
少なくとも１つの容量性素子は、少なくとも一部が前記トランジスタの固有キャパシタンスによって提供される、
請求項４又は５に記載の増幅器。
【請求項７】
少なくとも１つの容量性素子は、少なくとも一部が前記トランジスタに対する外付けのコンデンサによって提供される、
請求項４、５又は６に記載の増幅器。
【請求項８】
増幅器がＬＮＡである
請求項１ないし７のいずれかに記載の増幅器。
【請求項９】
請求項１ないし７のいずれかに記載の増幅器を含む集積回路。
【請求項１０】
請求項１ないし７のいずれかに記載の増幅器を含む無線受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器の入力インピーダンスを制御するための装置、及びその方法に関するものである。
【０００２】
本発明を適用される分野の１つは、無線信号受信機で使用されるなどの低雑音増幅器（ＬＮＡ）の分野である。
【背景技術】
【０００３】
無線受信機は、例えばCambridge Silicon Radio LimitedからのBlueCore4チップの場合のように、シリコンを用いて実現できる。
【０００４】
図１は、ＭＯＳＦＥＴトランジスタ１０をベースにしたＬＮＡの回路図を示している。トランジスタ１０のドレイン端子と、給電レールＶddとの間には、負荷１２が接続される。トランジスタ１０のソース端子と、アースとの間には、インダクタ１４が接続される。トランジスタ１０のボディ端子は、アースに接続される。インダクタ１４のインダクタンスを適切に選択することで、任意のＬＮＡの入力インピーダンスの実部を所望の値に設定できる。
【０００５】
図２は、図１のＬＮＡの簡略化モデルを示している。図２では、トランジスタ１０は、電圧制御電流源１６として表され、トランジスタのゲート端子とドレイン端子との間にコンデンサ１８を、トランジスタのゲート端子とソース端子との間に更なるコンデンサ２０を備える。コンデンサ１８，２０は、トランジスタ１０内で生じるゲート−ドレイン間及びゲート−ソース間の固有キャパシタンスをそれぞれモデル化している。例えば、トランジスタ内において、ゲート−ソース間のキャパシタンスは、ゲート接続とトランジスタのチャネルとの間の領域から発生する。図２のモデルは、ＬＮＡの入力インピーダンスを計算するために使用することができる。
【０００６】
【数１】
2010524377.tif 000003
ここで、
ＺＬは、負荷１２のインピーダンス、
ｇｍは、ＬＮＡのゲイン、
Ｌｉｍｐは、インダクタ１４のインピーダンス、
Ｃｇｄは、トランジスタのゲート端子とソース端子との間のコンデンサ１８のキャパシタンス、
Ｃｇｓは、トランジスタのゲート端子とソース端子との間のコンデンサ２０のキャパシタンス、
ｓはｉω（ωは入力電圧信号の角周波数）
である。
【０００７】
Ｃｇｄをゼロと仮定し、Ｌｉｍｐを完全に反応性である（即ちＬｉｍｐ＝ｉωＬ）と見なすと、入力インピーダンスについての式は、次のように単純化される。
【０００８】
【数２】
2010524377.tif 000004
Ｚｉｎは、抵抗部ｇｍ・Ｌ／Ｃｇｓと、反応部ｓ・Ｌ＋（ｓ・Ｃｇｓ）-1とを含む。
【０００９】
しかしながら、抵抗部は、非抵抗性の構成要素によって生成され、これは、Ｚｉｎの抵抗部が熱雑音を発生させないことを意味する。これが、低雑音増幅器において図１に示されたインダクタが用いられる所以である。
【発明の概要】
【００１０】
図１の回路は、優れた雑音特性を有するが、回路をシリコンで実現しようとすると重大な欠点がある。インダクタ１４は、集積回路に組み入れられるときに、その他のアナログ構成要素と比べて比較的大きな面積を占有する。
【００１１】
一実施形態にしたがうと、本発明は、増幅器の入力インピーダンスの実部の決定に際してソースデジェネレーションインダクタ配置構成の機能を提供するための容量性素子の配置構成を含む増幅器を提供する。別の態様にしたがうと、本発明は、第１、第２、及び第３の端子を有するトランジスタと、第１及び第２の容量性素子と、を含む増幅器を提供し、ここで、増幅器の入力インピーダンスの実部が実質的に反応性素子によって提供されるように第１の容量性素子と第２の容量性素子とが協同するように、第１の容量性素子は、第１の端子とその他２つの端子の１つとの間に位置し、第２の容量性素子は、第２の端子と第３の端子との間に位置する。
【００１２】
したがって、本発明は、比較的大きいインダクタの使用を回避できるような、低雑音増幅器の入力インピーダンスを調整する方法を提供する。
【００１３】
特定の実施形態では、トランジスタは、ＭＯＳＦＥＴトランジスタであり、第１、第２、及び第３の端子は、それぞれ、ゲート端子、ソース端子、及びドレイン端子である。
【００１４】
容量性素子は、個別のコンデンサ、又はトランジスタに固有のキャパシタンス、又は両者の組み合わせによって、提供することができる。
【図面の簡単な説明】
【００１５】
【図１】従来のＬＮＡ回路を図示している。
【図２】図１の回路のモデルを図示している。
【図３】本発明の実施形態に係るＬＮＡ回路を図示している。
【図４】図３の回路のモデルを図示している。
【図５】図３の増幅器の入力インピーダンスの実部の２つの異なる式を、入力電圧周波数に対してプロットしたグラフである。
【発明を実施するための形態】
【００１６】
次に、添付の図面を参照にして、単なる一例としての本発明の実施形態が説明される。
【００１７】
図１と同様に、図３は、一般的なソースＭＯＳＦＥＴトランジスタ２２をベースにしたＬＮＡを示している。トランジスタ２２のドレイン端子と、給電レールＶddとの間には、負荷２４（複素インピーダンスでありえる）が接続される。トランジスタ２２のゲート端子とドレイン端子との間には、コンデンサ２６が接続される。トランジスタ２２のドレイン端子とソース端子との間には、別のコンデンサ２８が接続される。トランジスタ２２のボディ端子は、ソース端子に接続される。
【００１８】
図４は、図３のＬＮＡのモデルを示している。図４では、トランジスタ２２は、電圧制御電流源３０として表され、そのソース端子とゲート端子との間にコンデンサ３２を、そのゲート端子とドレイン端子との間にコンデンサ３４を、そしてそのソース端子とドレイン端子との間にコンデンサ３６を備える。トランジスタのゲート端子とソース端子との間の固有キャパシタンスは、図４においてコンデンサ３２として表される。コンデンサ３４は、トランジスタのゲート端子とドレイン端子との間の固有キャパシタンスと、図３のコンデンサ２６のキャパシタンスと、の和を表している。コンデンサ３６は、トランジスタのソース端子とドレイン端子との間の固有キャパシタンスと、図３のコンデンサ２８のキャパシタンスと、の和を表している。
【００１９】
回路解析により、図４の様々な電流について、以下の式が得られる。
【００２０】
【数３】
2010524377.tif 000005
【００２１】
この連立方程式は、従来の方式による代入によって、以下のように単純化される。
【００２２】
【数４】
2010524377.tif 000006
ここで、Ｚｉｎ＝Ｖｉｎ／Ｉｉｎである。
【００２３】
この式を実部と虚部とに分けることによって、Ｚｉｎの実部は、次のようになることを示される。
【００２４】
【数５】
2010524377.tif 000007
【００２５】
ＺＬは、実際は、純粋に抵抗性に、尚且つこの式のその他のパラメータと比べて非常に大きくすることができるので、Ｚｉｎの実部は、以下のように単純化される。
【００２６】
【数６】
2010524377.tif 000008
【００２７】
適度な大きさの構成要素に対して代表的な値（下記のリストを参照）が使用される場合は、上記の式の分母の第２項を、同分母の第１項と比べて小さく示すことができる。したがって、入力インピーダンスの実部について、以下のような簡略化された式（計算に迅速さが求められる場合に有用である）が得られる。
【００２８】
【数７】
2010524377.tif 000009
【００２９】
したがって、図３のＬＮＡでも、入力インピーダンスの抵抗部（即ち実部）は、やはり、熱雑音を発生させない純粋に反応性の構成要素よって提供される。しかしながら、図３の回路では、これは、インダクタを使用することなく実現され、これは、図３の回路を、図１の回路の場合より大幅に小さい面積で集積回路に組み入れ可能であることを意味する。
【００３０】
図５では、新しい設計について、入力インピーダンスの実部がグラフ化されている。下側の線３８は、式１の実部を表しており、上側の線４０は、式２のグラフを表している。所要の周波数範囲では、大幅に異なる値の構成要素を選択することを求められるであろうが、ここでは、２．５ＧＨｚ設計についての設計原理を示すために、以下の値が使用された。
Ｃｇｄ  −  ０．１ｐＦ
Ｃｄｓ  −  １．０ｐＦ
Ｃｇｓ  −  ０．１５ｐＦ
ＲＬ    −  １００ｋΩ
ｇｍ    −  ０．１９
【００３１】
ここで、ｓがｉωであることを思い出すと、ωは、当然２πｆであると認識される。図５のグラフでは、ｆは、１〜３ＧＨｚの範囲で変化される。図示された２ＧＨｚに及ぶ範囲では、式１の実部と、式２によって与えられるその近似との間の相違は、７％を超えないことがわかる。
【００３２】
図３及び図４の実施形態では、コンデンサ２６，２８が、トランジスタ２２のゲート−ドレイン間及びソース−ドレイン間の固有キャパシタンスを増補している。その他の実施形態では、トランジスタは、図３の２６，２８などの外付けのコンデンサを必要とすることなく所望レベルのキャパシタンスを提供できるように、これらの固有キャパシタンスを調整するように設計することができる。
【００３３】
本発明にしたがって増幅器で使用されるトランジスタ技術は、ＮＭＯＳ、ＰＭＯＳ、若しくはＣＭＯＳであることができる、又は入力と出力との間に反転を生じさせる、ＮＰＮ若しくはＰＮＰのバイポーラトランジスタを含むその他の任意の能動素子に基づくもので
あってよい。
【図１】
2010524377.tif 000010
【図２】
2010524377.tif 000011
【図３】
2010524377.tif 000012
【図４】
2010524377.tif 000013
【図５】
2010524377.tif 000014
【国際調査報告】
2010524377.tif 000015
2010524377.tif 000016