(57)【要約】  デバイス、方法、および物品が量子ビット間で好適な通信を可能にして汎用断熱量子計算のアーキテクチャを提供する。このアーキテクチャは、第１の結合された基底Ａ１Ｂ１と、第１の基底Ａ１Ｂ１と交換しない第２の結合された基底Ａ２Ｂ２を含む。
2010524064.tif 000002
【特許請求の範囲】
【請求項１】
第１の量子ビット集合と、
第２の量子ビット集合と、
前記第１の量子ビット集合内の第１量子ビットの第１基底Ａ１と前記第１の量子ビット集合内の第２量子ビットの第１基底Ｂ１との間で情報を結合すべく選択的に動作可能であることにより、第１の結合された基底Ａ１Ｂ１を定義する第１の結合素子の集合と、
前記第２の量子ビット集合内の第１量子ビットの第２基底Ａ２と前記第２の量子ビット集合内の第２量子ビットの第２基底Ｂ２との間で情報を結合すべく選択的に動作可能であることにより、第２の結合された基底Ａ２Ｂ２を定義する第２の結合素子の集合とを含んでいて、前記第１の量子ビット集合内の少なくとも１つの量子ビットが、前記第２の量子ビット集合内の少なくとも１つの量子ビットに伝達可能に結合されていて、前記第１の結合された基底Ａ１Ｂ１と前記第２の結合された基底Ａ２Ｂ２が交換しない量子プロセッサ。
【請求項２】
前記第１の結合された基底Ａ１Ｂ１が基底ＸＸであり、前記第２の結合された基底Ａ２Ｂ２が基底ＺＺである、請求項１に記載の量子プロセッサ。
【請求項３】
前記第１の結合された基底Ａ１Ｂ１が基底ＺＸであり、前記第２の結合された基底Ａ２Ｂ２が基底ＸＺである、請求項１に記載の量子プロセッサ。
【請求項４】
少なくとも１つの量子ビットが、前記第１および第２の量子ビット集合に同時に含まれている、請求項１に記載の量子プロセッサ。
【請求項５】
定義された読み出し基底を更に含んでいて、基底Ａ１、Ｂ１、Ａ２、およびＢ２の少なくとも１つが読み出し基底と同一基底に存在する、請求項１に記載の量子プロセッサ。
【請求項６】
前記第１の量子ビット集合内の少なくとも１つの量子ビットが、複数の個別量子ビットと、前記個別量子ビットを単一の量子ビットとして効果的に機能させるべく結合する個別のカプラを含む実効量子ビットである、請求項１に記載の量子プロセッサ。
【請求項７】
複数の量子ビットと、
少なくとも１つの量子ビットのＺ方向の自由度に伝達可能に結合されている第１のプログラム・インタフェースと、
少なくとも１つの量子ビットのＸ方向の自由度に伝達可能に結合されている第２のプログラム・インタフェースと、
第１の結合素子の集合であって、前記集合内の結合素子の各々が少なくとも２つの量子ビットのＺ方向の自由度との間で情報を伝達可能に結合すべく構成されている第１の結合素子の集合と、
第２の結合素子の集合であって、前記集合内の結合素子の各々が少なくとも２つの量子ビットのＸ方向の自由度との間で情報を伝達可能に結合すべく構成されている第２の結合素子の集合とを含む量子プロセッサ。
【請求項８】
前記複数の量子ビットが多数の超伝導量子ビットを含む、請求項７に記載の量子プロセッサ。
【請求項９】
前記超伝導量子ビットの各々が、閉じた超伝導電流路および量子ビットループを遮断する各複合ジョセフソン接合により形成され、且つ少なくとも２つのジョセフソン接合により遮断される、閉じた超伝導電流路により形成される各量子ビットループを含み、第１のプログラム・インタフェースが少なくとも１つの超伝導量子ビットの量子ビットループに伝達可能に結合していて、第２のプログラム・インタフェースが少なくとも１つの超伝導量子ビットの複合ジョセフソン接合に伝達可能に結合している、請求項８に記載の量子プロセッサ。
【請求項１０】
前記第１の結合素子の集合内の各結合素子が、前記超伝導量子ビットの各対の量子ビットループとの間で磁束信号を結合すべく構成されている、請求項９に記載の量子プロセッサ。
【請求項１１】
前記第２の結合素子の集合内の各結合素子が、前記超伝導量子ビットの各対の間で電荷信号を結合すべく構成されている、請求項９に記載の量子プロセッサ。
【請求項１２】
前記第１の量子ビット集合内の少なくとも１つの量子ビットが、複数の個別量子ビットと、前記個別量子ビットを結合して単一の量子ビットとして実効的に機能させる個別のカプラとを含む実効量子ビットである、請求項７に記載の量子プロセッサ。
【請求項１３】
複数の量子ビットと、
少なくとも１つの量子ビットのＺ方向の自由度に伝達可能に結合されている第１のプログラム・インタフェースと、
少なくとも１つの量子ビットのＸ方向の自由度に伝達可能に結合されている第２のプログラム・インタフェースと、
複数の結合素子とを含み、前記結合素子の各々が、第１量子ビットのＺ方向の自由度と、第２量子ビットのＸ方向の自由度との間で情報を伝達可能に結合すべく構成されている量子プロセッサ。
【請求項１４】
前記複数の量子ビットが多数の超伝導量子ビットを含む、請求項１３に記載の量子プロセッサ。
【請求項１５】
前記超伝導量子ビットの各々が、閉じた超伝導電流路および量子ビットループを遮断する各複合ジョセフソン接合により形成され、且つ少なくとも２つのジョセフソン接合により遮断される、閉じた超伝導電流路により形成される各量子ビットループを含み、第１のプログラム・インタフェースが少なくとも１つの超伝導量子ビットの量子ビットループに伝達可能に結合していて、第２のプログラム・インタフェースが少なくとも１つの超伝導量子ビットの複合ジョセフソン接合に伝達可能に結合している、請求項１４に記載の量子プロセッサ。
【請求項１６】
前記結合素子の各々が、第１の超伝導量子ビットの量子ビットループと第２の超伝導量子ビットの複合ジョセフソン接合との間で磁束信号を結合すべく構成されている、請求項１５に記載の量子プロセッサ。
【請求項１７】
前記第１の量子ビット集合内の少なくとも１つの量子ビットが、複数の個別量子ビットと、前記個別量子ビットを結合して単一の量子ビットとして実効的に機能させる個別のカプラとを含む実効量子ビットである、請求項１３に記載の量子プロセッサ。
【請求項１８】
汎用断熱量子コンピュータプロセッサにおいて少なくとも２つの実効量子ビット間の結合相互作用をシミュレートする方法であって、
第１量子ビットの基底Ａと媒介量子ビットの基底Ｂとの間で情報を結合するステップと、
前記媒介量子ビットの基底Ｂと第２量子ビットの基底Ｃとの間で情報を結合することにより、前記第１量子ビットの基底Ａと前記第２量子ビットの基底Ｃとの間のＡＣ結合をシミュレートするステップとを含む方法。
【請求項１９】
前記第１量子ビットと前記媒介量子ビットとの間の結合がＸＸ結合であり、前記媒介量子ビットと前記第２量子ビットとの間の結合がＺＺ結合であり、その結果生じるシミュレートされた結合が前記第１および第２量子ビット間のＸＺ結合である、請求項１８に記載の方法。
【請求項２０】
前記第１量子ビットと前記媒介量子ビットとの間の結合がＸＺ結合であり、前記媒介量子ビットと前記第２量子ビットとの間の結合がＺＸ結合であり、その結果生じるシミュレートされた結合が前記第１および第２量子ビット間のＸＸ結合である、請求項１８に記載の方法。
【請求項２１】
前記第１量子ビットと前記媒介量子ビットとの間の結合がＺＸ結合であり、前記媒介量子ビットと前記第２量子ビットとの間の結合がＸＺ結合であり、その結果生じるシミュレートされた結合が前記第１および第２量子ビット間のＺＺ結合である、請求項１８に記載の方法。
【請求項２２】
前記第１量子ビットの基底Ａと前記媒介量子ビットの基底Ｂとの間で情報を結合するステップが、単一の実効量子ビットとして実効的に機能すべく少なくとも１つの他の量子ビットに結合されている前記第１量子ビットの基底Ａから情報を結合するステップを含む、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、米国特許法施行規則１１９（ｅ）条の下で、２００７年４月５日出願の米国仮特許出願第６０／９１０，４４５号「汎用量子コンピュータおよび関連結合素子用の物理的実装(Physical Implementations for a Universal Quantum Computer and Related Coupling Devices)」を優先権主張するものであり、本明細書にその全文を援用している。
【０００２】
背景
分野
本開示は一般に汎用断熱量子コンピュータの物理的実装に関し、特に汎用断熱量子コンピュータプロセッサ用の量子ビット結合アーキテクチャに関する。
【背景技術】
【０００３】
関連技術の説明
チューリングマシンは、１９３６年にAlan Turingによって述べられた理論的計算システムである。任意の他のチューリングマシンを効率的にシミュレートすることが可能なチューリングマシンは、汎用チューリングマシン(Universal Turing Machine)（ＵＴＭ）と呼ばれる。チャーチ・チューリングの提唱(Church-Turing thesis)では、いかなる実際的な計算モデルも、ＵＴＭの機能の同等物またはサブセットのいずれかを有すると述べられている。
【０００４】
量子コンピュータは、計算を実行するために１つ以上の量子効果を利用する、任意の物理システムである。任意の他の量子コンピュータを効率的にシミュレートすることが可能な量子コンピュータは、汎用量子コンピュータ(Universal Quantum Computer)（ＵＱＣ）と呼ばれる。
【０００５】
１９８１年に、Richard P.Feynmanは、量子コンピュータは、特定の計算問題を解くために、ＵＴＭよりも効率的に使用されることが可能であり、したがってチャーチ・チューリングの提唱を無効にする、ということを提唱した。例えば、Feynman R.P., "Simulating Physics with Computers", International Journal of Theoretical Physics", Vol.21 (1982) pp.467-488を参照されたい。例えば、Feynmanは、量子コンピュータが、特定の他の量子系をシミュレートするために使用されることが可能であり、それにより、ＵＴＭを使用して可能であるよりも指数関数的に高速な、シミュレートされる量子系の特定の特性の計算を可能にするということを指摘した。
【０００６】
量子計算へのアプローチ
量子コンピュータの設計および動作への、いくつかの一般的なアプローチがある。１つのそのようなアプローチは、量子計算の「回路モデル(circuit model)」である。このアプローチでは、量子ビットが、アルゴリズムのコンパイルされた表現である、論理ゲートのシーケンスによる作用を受ける。回路モデル量子コンピュータは、実際的な実施のためには、いくつかの重大な障害を有する。回路モデルでは、量子ビットが、１ゲート時間(single-gate time)よりもはるかに長い期間にわたってコヒーレントのままであることが要求される。この要求が発生する理由は、回路モデル量子コンピュータは、動作するために、量子誤り訂正と集合的に呼ばれる動作を必要とするからである。量子誤り訂正は、回路モデル量子コンピュータの量子ビットが量子コヒーレンスを、１ゲート時間の１０００倍のオーダーの期間にわたって維持することが可能でなければ、実行されることはできない。多くの研究が、回路モデル量子コンピュータの基本情報単位を形成するための十分なコヒーレンスを有する量子ビットの開発に焦点を置いてきた。例えば、Shor, P.W. "Introduction to Quantum Algorithms", arXiv.org:quant-ph/0005003 (2001), pp.1-27を参照されたい。当該技術分野は、量子ビットのコヒーレンスを、実際的な回路モデル量子コンピュータの設計および動作のための許容可能なレベルまで増加させることが不可能であることによって、依然として阻まれている。
【０００７】
量子計算への別のアプローチは、結合された量子系の、系の自然な物理的進化を、計算システムとして使用することを含む。このアプローチでは、量子ゲートおよび回路を不可欠なものとして使用することはしない。その代りに、このアプローチは、既知の初期ハミルトニアン(initial Hamiltonian)から開始して、結合された量子系の、系のガイドされた物理的進化に依拠し、ここで、解かれるべき問題は、系のハミルトニアンの項内に符号化されており、それにより、結合された量子系の、系の最終状態が、解かれるべき問題への答えに関連する情報を含む。このアプローチは、長い量子ビットコヒーレンス時間を必要としない。このタイプのアプローチの例は、断熱量子計算(adiabatic quantum computation)、クラスタ状態量子計算(cluster-state quantum computation)、一方向量子計算(one-way quantum computation)、量子アニーリング(quantum annealing)および古典的アニーリング(classical annealing)を含み、例えば、Farhi, E et. al., "Quantum Adiabatic Evolution Algorithms versus Simulated Annealing" arXiv.org:quant-ph/0201031 (2002), pp.1-16に記載されている。
【０００８】
量子ビット
前述のように、量子ビットは、量子コンピュータのための情報の基本単位として使用されてもよい。ＵＴＭにおけるビットと同様に、量子ビットは、少なくとも２つの別個の量を意味してもよい。量子ビットは、情報が記憶される実際の物理デバイスを意味してもよく、そして量子ビットは、さらに、その物理デバイスから離れて抽象化された、情報の単位そのものを意味してもよい。量子ビットの例としては、量子粒子、原子、電子、光子、イオンなどが挙げられる。
【０００９】
量子ビットは、古典的デジタルビットの概念を一般化する。古典的情報記憶デバイスは、一般に「０」および「１」とラベル付けされる、２つの離散的な状態を符号化することが可能である。物理的には、これらの２つの離散的な状態は、磁場、電流、または電圧の、方向または大きさなどの、古典的情報記憶デバイスの２つの異なる、かつ区別できる物理的状態によって表され、ここで、ビット状態を符号化する量は、古典物理学の法則に従って振る舞う。量子ビットも、同様に、やはり「０」および「１」とラベル付けされてもよい、２つの離散的な物理的状態を含む。物理的には、これらの２つの離散的な状態は、磁場、電流、または電圧の、方向または大きさなどの、量子情報記憶デバイスの２つの異なる、かつ区別できる物理的状態によって表され、ここで、ビット状態を符号化する量は、量子物理学の法則に従って振る舞う。これらの状態を記憶する物理量が量子力学的に振る舞う場合、デバイスはさらに、０および１の重ね合わせに位置してもよい。すなわち、量子ビットは、同時に「０」および「１」状態の両方に存在してもよく、したがって、両方の状態についての計算を同時に実行することが可能である。一般に、Ｎ個の量子ビットは、２Ｎ個の状態の重ね合わせにあることが可能である。量子アルゴリズムは、いくつかの計算を高速化するために、重ね合わせの特性を利用する。
【００１０】
標準的な記法では、量子ビットの基底状態(basis states)は、｜０＞および｜１＞状態と呼ばれる。量子計算の間、量子ビットの状態は、一般に、基底状態の重ね合わせであり、そのため量子ビットは、｜０＞基底状態を占める０ではない確率と、それと同時の、｜１＞基底状態を占める０ではない確率とを有する。数学的には、基底状態の重ね合わせは、｜Ψ＞で示される量子ビットの全体的状態が、｜Ψ＞＝ａ｜０＞＋ｂ｜１＞の形式を有することを意味し、式中、ａおよびｂは、それぞれ、確率｜ａ｜２および｜ｂ｜２に対応する係数である。係数ａおよびｂは、量子ビットの位相が特徴付けられることを可能にする、実数および虚数成分をそれぞれが有する。量子ビットの量子的性質は、大部分が、基底状態のコヒーレントな重ね合わせに存在する量子ビットの能力、および量子ビットの状態が位相を有する能力に由来する。量子ビットは、デコヒーレンスの源から十分に分離されている場合、基底状態のコヒーレントな重ね合わせとして存在するこの能力を維持する。
【００１１】
量子ビットを使用した計算を完了するためには、量子ビットの状態が測定される（すなわち、読み取られる）。一般に、量子ビットの測定が実行される場合、量子ビットの量子的性質は一時的に失われて、基底状態の重ね合わせは、｜０＞基底状態または｜１＞基底状態のいずれかに崩壊し、それにより、従来のビットとの類似性が取り戻される。崩壊した後の量子ビットの実際の状態は、読み取り動作の直前の確率｜ａ｜２および｜ｂ｜２に依存する。
【００１２】
超伝導量子ビット
量子計算に使用するために検討されている多くのさまざまなハードウェアおよびソフトウェアアプローチがある。１つのハードウェアアプローチでは、アルミニウムまたはニオブなどの超伝導材料で形成された集積回路を使用する。超伝導集積回路の設計および製造に含まれる、技術およびプロセスは、従来の集積回路のために使用されるものに類似している。
【００１３】
超伝導量子ビットは、超伝導集積回路内に含まれることが可能なタイプの超伝導デバイスである。典型的な超伝導量子ビットは例えばスケーラビリティを利点としており、一般に、例えば電荷および位相素子、位相または磁束素子、ハイブリッド素子等を含む情報の符号化に用いられる物理的特性に応じて分類される。超伝導量子ビットは、情報を符号化するために使用される物理的特性に応じて、いくつかのカテゴリに分けられてもよい。例えば、超伝導量子ビットは、例えば、Makhlin et. al., 2001, Reviews of Modern Physics 73, pp.357-400で述べられているように、電荷、磁束、および位相デバイスに分けられてもよい。電荷デバイスは、デバイスの電荷状態内で、情報を記憶および操作し、ここで、電気素量はクーパー対と呼ばれる一対の電子からなる。クーパー対は２ｅの電荷を有し、例えばフォノン相互作用によって共に結合された、２つの電子からなる。例えば、NielsenおよびChuang、Quantum Computation and Quantum Information, Cambridge University Press、Cambridge (2000), pp.343-345を参照されたい。磁束デバイスは、デバイスの何らかの部分を通る磁束に関連する変数内に、情報を記憶する。位相デバイスは、位相デバイスの２つの領域間の超伝導位相の差に関連する変数内に、情報を記憶する。最近、電荷、磁束、および位相のうちの２つ以上の自由度を使用するハイブリッドデバイスが開発された。例えば、米国特許第６，８３８，６９４号および米国特許第７，３３５，９０９号を参照されたい。
【００１４】
使用されてもよい磁束量子ビットの例としては、１つのジョセフソン接合または複合接合（単一のジョセフソン接合が２つの並列なジョセフソン接合によって置き換えられる）によって遮断される超伝導ループを含む、ｒｆ−ＳＱＵＩＤ、あるいは、３つのジョセフソン接合によって遮断される超伝導ループを含む、永久電流量子ビットなどが挙げられる。例えば、Mooij et. al., 1999, Science 285, p.1036、およびOrlando et. al., 1999, Phys. Rev. B 60, p.15398を参照されたい。超伝導量子ビットのその他の例は、例えば、Il'ichev et. al., 2003, Phys.Rev.Lett.91,097906、Blatter et. al., 2001, Phys. Rev. B 63, 174511、およびFriedman et. al., 2000, Nature 406, p.43に見出すことができる。さらに、ハイブリッド電荷−位相量子ビットも使用されてもよい。
【００１５】
量子ビットは、対応する局所的バイアスデバイスを含んでもよい。局所的バイアスデバイスは、量子ビットに外部磁束バイアスを提供する、超伝導量子ビットに近接した金属ループを含んでもよい。局所的バイアスデバイスは、さらに、複数のジョセフソン接合を含んでもよい。量子プロセッサ内の各超伝導量子ビットが、対応する局所的バイアスデバイスを有してもよく、または、量子ビットよりも少数の局所的バイアスデバイスが存在してもよい。いくつかの実施形態では、電荷ベースの読み出しおよび局所的バイアスデバイスが使用されてもよい。読み出しデバイスは、それぞれがトポロジ内の異なる量子ビットに誘導結合される、複数のｄｃ−ＳＱＵＩＤ磁力計を含んでもよい。読み出しデバイスは、電圧または電流を提供してもよい。少なくとも１つのジョセフソン接合によって遮断される、超伝導材料のループを含むｄｃ−ＳＱＵＩＤ磁力計は、当該技術分野で周知である。
【００１６】
量子プロセッサ
コンピュータプロセッサは、例えば、超伝導量子プロセッサなどの量子プロセッサのような、アナログプロセッサの形態を取ってもよい。超伝導量子プロセッサは、例えば、２つ以上の超伝導量子ビットなどの、複数の量子ビットおよび関連する局所的バイアスデバイスを含んでもよい。本システム、方法、およびデバイスと共に利用できる例示的な量子プロセッサの更なる詳細および実施形態が米国特許出願公開第２００６−０２２５１６５号、米国特許出願第１２／０１３，１９２号および２００７年１１月８日出願の米国仮特許出願第６０／９８６，５５４号「アナログ処理用のシステム、デバイス、および方法(Systems, Devices and Methods for Analog Processing)」に記述されている。
【００１７】
超伝導量子プロセッサは、量子ビットのそれぞれ数対を選択的に結合するように動作可能な、複数の結合デバイスを含んでもよい。超伝導結合デバイスの例としては、磁束によって量子ビットを共に結合する、ｒｆ−ＳＱＵＩＤおよびｄｃ−ＳＱＵＩＤが挙げられる。ＳＱＵＩＤは、１つのジョセフソン接合（ｒｆ−ＳＱＵＩＤ）または２つのジョセフソン接合（ｄｃ−ＳＱＵＩＤ）によって遮断される超伝導ループを含む。結合デバイスは、相互接続トポロジ内で結合デバイスがどのように利用されるかに応じて、強磁性結合および反強磁性結合の両方が可能であってもよい。磁束結合の場合、強磁性結合は、平行な磁束がエネルギー的に好都合であることを意味し、反強磁性結合は、逆平行の磁束がエネルギー的に好都合であることを意味する。あるいは、電荷をベースとする結合デバイスが使用されてもよい。その他の結合デバイスは、例えば、米国特許出願公開第２００６−０１４７１５４号および米国特許出願第１２／０１７，９９５号に見出すことができる。結合デバイスのそれぞれの結合強度は、例えば、量子ビット間の強磁性または反強磁性結合を提供するために、０と最大値との間で調整されてもよい。
【発明の概要】
【課題を解決するための手段】
【００１８】
実効量子ビット
本明細書および添付の特許請求の範囲を通じて、用語「実効量子ビット」を用いて２準位系として表現可能な量子系を表記する。当業者には、２つの特定の準位が多準位量子系から分離され、実効量子ビットとして使用できることが理解されよう。更に、用語「実効量子ビット」を用いて、単一の２準位系を表すために使用可能な任意の数のデバイスを含む量子系を表記する。例えば、結合された量子ビット群の全ての集合またはその一部が単一の２準位系を表すように、複数の個別量子ビットを互いに結合することができる。
【００１９】
基底
本明細書および添付の特許請求の範囲を通じて、用語「基底」を用いて、所与のベクトル空間を完全に記述すべく組み合わせ可能な線形独立なベクトルの１つまたは複数の集合を表す。例えば、標準的な空間直交座標の基底は、３つのベクトル、すなわちｘ軸、ｙ軸およびｚ軸からなる。数理物理学の当業者には、ハミルトニアンの記述に用いる作用素空間において基底を定義できる点が理解されよう。
【００２０】
交換
量子力学において、２つの作用素または基底（例えばＡとＢ）が以下の関係に従う場合、「交換する」と言われる。
［Ａ，Ｂ］＝ＡＢ−ＢＡ＝０      （ａ）
【００２１】
特に対象とするのは交換しない作用素または基底の組み合わせである。すなわち、以下が成り立つ作用素または基底（例えばＣとＤ）である。
［Ｃ，Ｄ］＝ＣＤ−ＤＣ≠０      （ｂ）
【００２２】
本明細書および添付の特許請求の範囲を通じて、２つの基底が上の例（ｂ）に記述された関係に従うならば「交換しない」。
【００２３】
量子アニーリング
量子アニーリングとは、通常好適には系の基底状態である低エネルギー状態を見つけるために利用できる計算方法である。本方法は古典的アニーリングと概念的に類似していて、より低いエネルギー状態がより安定しているため、自然の系はより低いエネルギー状態へ向かう傾向があるとの原理に依っている。しかし、古典的アニーリングが系をその大域的な最低エネルギー状態へ導くために古典的な熱ゆらぎを用いるのに対し、量子アニーリングはより正確にまたはより速く大域的な最低エネルギー状態に到達すべく量子トンネリング等の自然の量子ゆらぎを用いることができる。組み合わせ最適化問題等の困難問題の解が、系の基底状態に符号化することが可能であり、従って量子アニーリングを用いてそのような困難問題の解を見つけることができる。
【００２４】
断熱量子計算
上述のように、断熱量子計算は通常、既知の初期ハミルトニアン（ハミルトニアンとは系の許されたエネルギーを固有値とする作用素）からハミルトニアンを徐々に変えることにより最終ハミルトニアンへ系を発展させるステップを含んでいる。断熱発展の簡単な例として次式がある。
Ｈｅ＝（１−ｓ）Ｈｉ＋ｓＨｆ
式中、Ｈｉは初期ハミルトニアン、Ｈｆは最終ハミルトニアン、Ｈｅは発展または瞬間ハミルトニアンであり、ｓは発展の速度を制御する発展係数である。係数ｓは０〜１の範囲であって、発展過程の開始時点において発展ハミルトニアンは初期ハミルトニアンに等しく、過程の終了時点において発展ハミルトニアンは最終ハミルトニアンに等しい。発展が速過ぎる場合、系は第１励起状態等のより高い状態に励起させることができる。本システム、方法、およびデバイスでは、「断熱」発展は断熱条件を満たす発展であると考えられ、ここで、断熱条件は次式で表される。
【数１】
2010524064.tif 000003
式中、
【数２】
2010524064.tif 000004
はｓの時間導関数、ｇ（ｓ）はｓの関数としての系の基底状態と第１励起状態との間のエネルギー差（本明細書では「ギャップサイズ」とも称す）、δは１より極めて小さい係数である。
【００２５】
断熱量子計算における発展過程をアニーリングと呼ぶ場合がある。ｓが変化する速度は発展またはアニーリングスケジュールとも呼ばれ、通常は一定且つ系が発展している間は常に発展ハミルトニアンの瞬間的基底状態にあるように十分遅く、反交差（すなわち、ギャップサイズが最小の時）における遷移が避けられる。断熱量子計算システム、方法、およびデバイスに関する更なる詳細は、米国特許第７，１３５，７０１号に記述されている。
【００２６】
断熱量子計算は、系が始まってから発展を通じて基底状態のままである量子アニーリングの特別な場合である。従って、当業者には、量子アニーリング法が一般に断熱量子コンピュータ上で実装でき、その逆も成立つことが理解されよう。本明細書を通じて、用語「断熱量子コンピュータ」を用いて断熱量子計算および／または量子アニーリングを実行すべく設計されている計算システムを記述する。
【００２７】
汎用断熱量子計算
「汎用性」の概念はコンピュータ科学において、計算システムの機能の対象または範囲を記述するものと理解されている。「汎用コンピュータ」は一般に、他の任意の計算システムをエミュレートできる計算システム、または換言すれば、他の任意の計算システムと同じ目的で用いることができる計算システムを表すものと考えられる。本システム、方法、およびデバイスのために、用語「汎用断熱量子コンピュータ」は、任意のユニタリ発展をシミュレーション可能な断熱量子計算システムを表すことを意図している。
【００２８】
概要
少なくとも１つの実施形態は、第１の量子ビット集合と、第１の量子ビット集合内の第１量子ビットの第１基底Ａ１から、第１の量子ビット集合内の第２量子ビットの第１基底Ｂ１へ選択的に情報を結合することにより第１の結合された基底Ａ１Ｂ１を定義すべく動作可能な第１の結合素子の集合と、第２の量子ビット集合と、第２の量子ビット集合内の第１量子ビットの第２基底Ａ２から、第２の量子ビット集合内の第２量子ビットの第２基底Ｂ２へ選択的に情報を結合することにより第２の結合された基底Ａ２Ｂ２を定義すべく動作可能な第２の結合素子の集合とを含んでいて、第１の量子ビット集合内の少なくとも１つの量子ビットが第２の量子ビット集合内の少なくとも１つの量子ビットに伝達可能に結合されていて、第１の結合された基底Ａ１Ｂ１と第２の結合された基底Ａ２Ｂ２が交換しない量子プロセッサとして要約することができる。
【００２９】
第１の結合された基底Ａ１Ｂ１は基底ＸＸであってよく、第２の結合された基底Ａ２Ｂ２は基底ＺＺであってよい。第１の結合された基底Ａ１Ｂ１は基底ＺＸであってよく、第２の結合された基底Ａ２Ｂ２は基底ＸＺであってよい。第１の量子ビット集合と第２の量子ビット集合は、少なくとも１つの量子ビットが第１および第２の量子ビット集合に同時に含まれるように少なくとも部分的に重なり合っていてよい。量子プロセッサは更に、定義済みの読み出し基底を含んでいて基底Ａ１、Ｂ１、Ａ２およびＢ２の少なくとも１つが読み出し基底として同一基底にあってよい。第１の量子ビット集合内の少なくとも１つの量子ビットは、複数の個別量子ビットおよび、これらの個別量子ビットを結合して単一の量子ビットとして実効的に機能させる個別のカプラを含む実効量子ビットであってよい。
【００３０】
少なくとも１つの実施形態は、複数の量子ビットと、少なくとも１つの量子ビットのＺ方向の自由度に伝達可能に結合されている第１のプログラム・インタフェースと、少なくとも１つの量子ビットのＸ方向の自由度に伝達可能に結合されている第２のプログラム・インタフェースと、第１の結合素子の集合であって、当該集合内の結合素子の各々が少なくとも２つの量子ビットのＺ方向の自由度の間で情報を伝達可能に結合すべく構成されている第１の結合素子の集合と、第２の結合素子の集合であって、当該集合内の結合素子の各々が少なくとも２つの量子ビットのＸ方向の自由度の間で情報を伝達可能に結合すべく構成されている第２の結合素子の集合とを含む量子プロセッサとして要約することができる。
【００３１】
複数の量子ビットが多数の超伝導量子ビットを含んでいてよい。超伝導量子ビットの各々は、閉じた超伝導電流路および量子ビットループを遮断する各複合ジョセフソン接合により形成され、且つ少なくとも２つのジョセフソン接合により遮断される、閉じた超伝導電流路により形成される各量子ビットループを含み、第１のプログラム・インタフェースが少なくとも１つの超伝導量子ビットの量子ビットループに伝達可能に結合していて、第２のプログラム・インタフェースが少なくとも１つの超伝導量子ビットの複合ジョセフソン接合に伝達可能に結合している。第１の結合素子の集合内の結合素子の各々は、超伝導量子ビットの各対の量子ビットループの間で磁束信号を結合すべく構成されていてよい。第２の結合素子の集合内の結合素子の各々は、超伝導量子ビットの各対の間で電荷信号を結合すべく構成されていてよい。第１の量子ビット集合内の少なくとも１つの量子ビットは、複数の個別量子ビットおよび、これらの個別量子ビットを結合して単一の量子ビットとして実効的に機能させる個別のカプラを含む実効量子ビットであってよい。
【００３２】
少なくとも１つの実施形態は、複数の量子ビットと、少なくとも１つの量子ビットのＺ方向の自由度に伝達可能に結合されている第１のプログラム・インタフェースと、少なくとも１つの量子ビットのＸ方向の自由度に伝達可能に結合されている第２のプログラム・インタフェースと、複数の結合素子とを含んでいて、結合素子の各々が、第１量子ビットのＺ方向の自由度と、第２量子ビットのＸ方向の自由度との間で情報を伝達可能に結合すべく構成されている量子プロセッサとして要約することができる。
【００３３】
複数の量子ビットが多数の超伝導量子ビットを含んでいてよい。超伝導量子ビットの各々は、閉じた超伝導電流路および量子ビットループを遮断する各複合ジョセフソン接合により形成され、且つ少なくとも２つのジョセフソン接合により遮断される、閉じた超伝導電流路により形成される各量子ビットループを含み、第１のプログラム・インタフェースが少なくとも１つの超伝導量子ビットの量子ビットループに伝達可能に結合していて、第２のプログラム・インタフェースが少なくとも１つの超伝導量子ビットの複合ジョセフソン接合に伝達可能に結合している。結合素子の各々は、第１の超伝導量子ビットの量子ビットループと第２の超伝導量子ビットの複合ジョセフソン接合との間で磁束信号を結合すべく構成されていてよい。第１量子ビット集合内の少なくとも１つの量子ビットは、複数の個別量子ビットおよび、これらの個別量子ビットを結合して単一の量子ビットとして実効的に機能させる個別のカプラを含む実効量子ビットであってよい。
【００３４】
少なくとも１つの実施形態は、少なくとも２つの実効量子ビット間の結合相互作用をシミュレートする方法として要約することができ、第１量子ビットの基底Ａから媒介量子ビットの基底Ｂへ情報を結合するステップと、媒介量子ビットの基底Ｂから第２量子ビットの基底Ｃへ情報を結合することにより、第１量子ビットの基底Ａと第２量子ビットの基底Ｃとの間のＡＣ結合をシミュレートするステップとを含んでいる。
【００３５】
第１量子ビットと媒介量子ビットとの間の結合はＸＸ結合であってよく、媒介量子ビットと第２量子ビットとの間の結合はＺＺ結合であってよく、その結果生じるシミュレートされた結合は第１および第２量子ビット間のＸＺ結合であってよい。第１量子ビットと媒介量子ビットとの間の結合はＸＺ結合であってよく、媒介量子ビットと第２量子ビットとの間の結合はＺＸ結合であってよく、その結果生じるシミュレートされた結合は第１および第２量子ビット間のＸＸ結合であってよい。第１量子ビットと媒介量子ビットとの間の結合はＺＸ結合であってよく、媒介量子ビットと第２量子ビットとの間の結合はＸＺ結合であってよく、その結果生じるシミュレートされた結合は第１および第２量子ビット間のＺＺ結合であってよい。第１量子ビットの基底Ａから媒介量子ビットの基底Ｂへ情報を結合するステップは、単一の実効量子ビットとして実効的に機能すべく少なくとも１つの他の量子ビットに結合されている第１量子ビットの基底Ａから情報を結合するステップを含んでいてよい。
【００３６】
図面において、同じ参照番号は、同様の要素または動作を識別する。図中の要素のサイズおよび相対位置は、必ずしも一定の縮尺で描かれてはいない。例えば、さまざまな要素の形状、および角度は、一定の縮尺で描かれてはおらず、これらの要素のいくつかは、図面の可読性を向上するために任意に拡大および配置されている。さらに、描かれているとおりの要素の特定の形状は、特定の要素の実際の形状に関するいかなる情報も伝えることは意図されておらず、図中での認識を容易にするためにのみ選択されている。
【図面の簡単な説明】
【００３７】
図面の簡単な説明
【図１】従来の制御可能なＺＺカプラの概略図を示す。
【図２】一例示的実施形態による、２つの超伝導量子ビット間の横方向ＸＸ結合可能な超伝導カプラを含むシステムの概略図である。
【図３】一例示的実施形態による、２つの超伝導量子ビット間で調整可能な横方向ＸＸ結合を実現することができる調整可能な超伝導カプラを含むシステムの概略図である。
【図４】別の例示的実施形態による、２つの超伝導量子ビット間で調整可能な横方向ＸＸ結合可能な調整可能な超伝導カプラを含むシステムの概略図である。
【図５】一例示的実施形態による、ＺＺおよびＸＸ結合を組み込んだ汎用量子ビット結合アーキテクチャの実施形態の機能図である。
【図６】断熱量子計算（および／または量子アニーリング）用に設計された従来の超伝導量子プロセッサの一部の概略図である。
【図７】一例示的実施形態による、２つの超伝導量子ビットおよび各々が２つの量子ビット間で情報を伝達可能に結合すべく構成されたＺＸカプラとＸＺカプラの両方を含むシステムの実施形態の概略図である。
【図８】一例示的実施形態による、ＸＺおよびＺＸ結合を組み込んだ汎用量子ビット結合アーキテクチャの実施形態の機能図である。
【図９】一例示的実施形態による、２つの実効量子ビットおよび媒介量子ビットを含む量子ビット系の機能図である。
【図１０】一例示的実施形態による、２つの実効量子ビットおよび媒介量子ビットを含む別の量子ビット系の機能図である。
【発明を実施するための形態】
【００３８】
詳細な説明
以下の説明は、開示する各種の実施形態が完全に理解されることを目的として記述するものである。しかし、関連技術の当業者には、各種実施形態が、これらの具体的な詳細事項が無くても、あるいは他の方法、構成要素、材料等によっても実施可能であることが理解されよう。他の例では、実施形態の説明が無用に分かり難くならないように、量子プロセッサに関連付けられた周知の構造、例えば量子素子、結合素子およびマイクロプロセッサおよび駆動回路を含む制御システムの図示および詳述は行わない。
【００３９】
別途文脈上必要とされない限り、本明細書および特許請求の範囲を通じて、用語「含む」および「含んでいる」等の変化形は、開いた包含的な意味、すなわち「含んでいるがこれに限定されない」旨の意味に解釈されるものとする。
【００４０】
本明細書を通じて、「１つの実施形態」または「一実施形態」とは、当該実施形態に関連付けられて記述された特定の特徴、構造または特性が少なくとも１つの実施形態に含まれていることを意味する。従って、本明細書を通じて各所に現れる「１つの実施形態において」または「一実施形態において」という語句は必ずしも全て同一の実施形態を指す訳ではない。更に、特定の特徴、構造または特性は、任意の適当な方法で１つ以上の実施形態に組み込むことができる。
【００４１】
本明細書および添付の特許請求の範囲において用いられているように、単数形の「ａ」、「ａｎ」および「ｔｈｅ」は、記述内容が別途明示しない限り複数の対象を含んでいる。また、用語「または」は一般に、記述内容が別途明示しない限り「および／または」を含む意味で用いられている点に注意されたい。
【００４２】
本明細書の開示内容の見出しおよび要約は、便宜上のものに過ぎず、実施形態の範囲または意味を解釈するものではない。
【００４３】
本明細書に記述する各種の実施形態は、汎用断熱量子計算用のシステム、方法、およびデバイスを提供する。本システム、方法、およびデバイスによれば、汎用断熱量子コンピュータプロセッサは、量子ビット間で情報を伝達可能に結合するのに用いられる複数の量子ビットおよび量子ビット結合素子（「カプラ」）を含んでいる。量子ビット結合のアーキテクチャ（すなわち、どの量子ビットがどのように結合されるか）は、量子プロセッサの能力および性能に影響を及ぼす。特に、量子ビット結合のアーキテクチャは、量子プロセッサにより実現されるハミルトニアンに影響を及ぼす。
【００４４】
断熱量子計算は各種の異なる方法で実装することができる。断熱量子計算の特定の実装例は、米国特許出願第１１／３１７，８３８号、およびWocjan et. al., 2003, "Treating the Independent Set Problem by 2D Ising Interactions with Adiabatic Quantum Computing", arXiv.org:quant-ph/0302027 (2003), pp.1-13に記述されており、量子ビット結合アーキテクチャを用いて、式（１）で与えるように１局所横磁場を有する２局所イジングハミルトニアンを実現する。
【数３】
2010524064.tif 000005
【００４５】
式中、ｎは量子ビットの個数、σｚｉは第ｉ量子ビットのパウリＺ行列、σｘｉは第ｉ量子ビットのパウリＸ行列、またｈｉ、ΔｉおよびＪｉｊは各量子ビットに結合された無次元の局所場である。式（１）のｈｉ項は
、各々の第ｉ量子ビットのＺ基底に信号または場を結合することにより物理的に実現することができる。式（１）のΔｉ項は各々の第ｉ量子ビットのＸ基底に信号または場を結合することにより物理的に実現することができる。式（１）のＪｉｊ項は、量子ビットの対（量子ビットｉおよびｊの各々）のＺ基底を互いに結合することにより物理的に実現することができる。
【００４６】
超伝導量子ビットの挙動は通常、複数のパラメータまたは「自由度」により制御される。これらの自由度は、米国特許出願第１１／９５０，２７６号に記載されているプログラミングシステム等のプログラミングシステムを用いてプログラムすることができる。更に、これらの自由度は、超伝導量子ビットを互いに相互作用可能にする直接または間接的手段を提供する。第１量子ビットは、第１量子ビットの自由度と第２量子ビットの自由度との間で情報を結合することにより第２量子ビットと相互作用することができる。そのような相互作用の影響または効果は、結合されている情報の種類および関係する自由度に依存する。
【００４７】
当該技術分野で認知されているように、各自由度は量子ビットのヒルベルト空間を定義する各々の基底成分に対応していてよい。超伝導磁束量子ビットの場合、量子ビットループの永久電流は、ヒルベルト空間のＺ方向に共通に関連付けられている。従って、第１量子ビットの量子ビットループの永久電流に関する情報を第２量子ビットの量子ビットループに結合されていることにより、２つの超伝導磁束量子ビット間でＺ−Ｚ（または「ＺＺ」）相互作用が実現される。一対の超伝導量子ビットのＺ方向の自由度の伝達可能な結合は、Harris, R et al., Sign and Magnitude Tunable Coupler for Superconducting Flux Qubits",arXiv.org:cond-mat/0608253(2006), pp.1-5、およびvan der Brink, A.M. et al., Mediated tunable coupling of flux qubits", New Journal of Physics 7 (2005) 230に記載されているような超伝導ＺＺカプラにより実現可能である。従来のＺＺ結合素子の概要を以下に述べる。
【００４８】
図１に、従来の制御可能ＺＺカプラ１００の概略図を示す。カプラ１００は、ジョセフソン接合１０２により遮断される超電導材料１０１のループであって、コンピュータプロセッサ用に第１量子ビット１１０と第２量子ビット１２０を結合するのに用いる。第１量子ビット１１０は、複合ジョセフソン接合１１２により遮断される超電導材料１１１のループを含んでいて、カプラ１００と第１量子ビット１１０との間で磁束１０３を交換することにより制御可能カプラ１００に結合される。第２量子ビット１２０は、複合ジョセフソン接合１２２により遮断される超電導材料１２１のループを含んでいて、カプラ１００と第２量子ビット１２０との間で磁束１０４を交換することにより制御可能カプラ１００に結合される。超電導材料１０１のループ内を、磁束インダクタ１３０の中を流れる電流により生成される磁束１０５が通り抜ける。
【００４９】
ＺＺカプラ１００は、量子ビット１１０の量子ビットループ１１１の永久電流に関する情報を、量子ビット１２０の量子ビットループ１２１の永久電流に結合し、逆も同様である。従って、ＺＺカプラ１００は、量子ビット１１０のＺ方向の自由度と量子ビット１２０のＺ方向の自由度との間で情報を結合する。
【００５０】
磁束インダクタ１３０により生成された磁束１０５は、超電導材料１０１のループ内を通り抜けて、制御可能カプラ１００の状態を制御する。制御可能カプラ１００は、第１量子ビット１１０と第２量子ビット１２０との間のゼロ結合、第１量子ビット１１０と第２量子ビット１２０との間の反強磁性結合、および第１量子ビット１１０と第２量子ビット１２０との間の強磁性結合を生成することができる。
【００５１】
図１に示すＺＺカプラ設計の変型および、いくつかのアプリケーションのための改良が米国特許出願第１２／０１７，９９５号および２００７年５月２日出願の米国仮特許出願第６０／９１５，６５７号「量子ビットを制御可能に結合するシステム、デバイス、および方法(Systems, Devices, And Methods For Controllably Coupling Qubits)」に示されている。当業者には、本システム、方法、およびデバイスが本明細書で記述および／または参照する結合素子を含むがこれに限定されない広範な結合素子を用いて実装可能な汎用断熱量子計算用の量子ビット結合アーキテクチャを教示していることが理解されよう。
【００５２】
式（１）に記述されているハミルトニアンは、広範な断熱量子計算アプリケーションに実装することができる。しかし、S. Bravyi et al., “The Complexity of Stoquastic Local Hamiltonian Problems”, arXiv.org:quant-ph/0606140 (2006), pp.1-21に、このハミルトニアンを用いて汎用断熱量子コンピュータを構築できないことが示されている。汎用断熱量子計算に用いることができる２つのハミルトニアンがBiamonte et al., “Realizable Hamiltonians for Universal Adiabatic Quantum Computation”, arXiv.org:quant-ph/0704.1287 (2007), pp.1-4に示されている。本システム、方法、およびデバイスは一般に、物理的にこれらのハミルトニアンを実現するために利用可能な量子ビット結合アーキテクチャを記述している。例えば、本システム、方法、およびデバイスは、超伝導量子プロセッサによりこれらのハミルトニアンを物理的に実現するために利用可能な超伝導量子ビット結合アーキテクチャを記述している。
【００５３】
Biamonte et al.に示されている２つのハミルトニアンは、式（２）および（３）で与えられる。
【数４】
2010524064.tif 000006
式中、Ｋｉｊは各量子ビットに結合された無次元局所場（Ｊｉｊと同様）である。Biamonte et al.では、これらのハミルトニアンの両方共にＱＭＡ完全であって汎用断熱量子計算に適していることが証明されている。
【００５４】
式（１）で与えられる１局所横磁場を有する２局所イジングハミルトニアンは汎用でないことは知られているが、式（２）のように２局所横σｘσｘ結合項を加えることにより大域化することができる。上述のように、超伝導磁束量子ビットの量子ビットループの永久電流は量子ビットのヒルベルト空間のＺ方向に共通に関連付けられている。一方、超伝導磁束量子ビットのＣＪＪを通り抜ける磁束は、量子ビットのヒルベルト空間のＸ方向に共通に関連付けられている量子ビットのトンネル分裂を制御する。本システム、方法、およびデバイスによれば、１局所横磁場（式（１））を有する２局所イジングハミルトニアンの実現に用いられる量子ビット結合アーキテクチャは、ＸＸカプラを用いる量子ビットのＸ基底同士で情報を結合することにより大域化することができる。超伝導ＸＸカプラの実施形態は、２００８年１月２８日出願の米国仮特許出願第６１／０２４１２５号「量子ビットを制御可能に結合するシステム、デバイス、および方法(Systems, Devices, And Methods For Controllably Coupling Qubits)」に完全に記述されている。例示的なＸＸ結合素子の記述を以下に与える。
【００５５】
Averin et al., Physical Review Letters 91, 057003 (2003)に、調整可能な容量結合を用いて超伝導量子ビット間で情報を結合できることが示されている。図２は、量子ビット２４０と量子ビット２５０との間に横方向ＸＸ結合を提供可能な超伝導カプラ２１０を含んでいて、量子ビット２４０と量子ビット２５０を横方向に結合するのに用いられる系２００の概略図である。量子ビット２４０は、コンデンサ記号２４３で図形的に表された固有の静電容量を有する少なくとも１つのジョセフソン接合２４２により遮断される超電導材料２４１のループを含んでいてよい。量子ビット２５０は、コンデンサ記号２５３により図形的に表された固有の静電容量を有する少なくとも１つのジョセフソン接合２５２により遮断される超電導材料２５１のループを含んでいてよい。量子ビット２４０および量子ビット２５０は、伝導路２２０および伝導路２３０により接続されている。伝導路２２０、２３０は例えば、超伝導路を形成すべく、臨界温度未満で超伝導である１つ以上の導線または材料のトレースの形式であってよい。超伝導路２２０は、静電容量Ｃｃを有する結合コンデンサ２２１により遮断される。
【００５６】
系２００は調整可能であることが望ましい。調整可能インダクタンス３１１および静電容量３１２（図３の系３００に示すような）、または複合ジョセフソン接合ループ４１５（図４の系４００に示すような）のいずれかを組み込むべく系２００を修正することにより、調整可能な横方向カプラが実現される。
【００５７】
図３の概略図に調整可能なＸＸカプラの例示的な実施形態を示す。系３００は、量子ビット３４０と量子ビット３５０との間に横方向ＸＸ結合を提供できる制御可能な横方向カプラ３１０を有し、量子ビット３４０と量子ビット３５０を横方向に結合するのに用いられる。量子ビット３４０は、コンデンサ記号３４３により図形的に表された固有の静電容量を有する少なくとも１つのジョセフソン接合３４２により遮断される超電導材料３４１のループを含んでいてよい。量子ビット３５０は、コンデンサ記号３５３により図形的に表された固有の静電容量を有する少なくとも１つのジョセフソン接合３５２により遮断される超電導材料３５１のループを含んでいてよい。量子ビット３４０と量子ビット３５０は、伝導路３２０および伝導路３３０により接続されている。伝導路３２０、３３０は例えば、超伝導路を形成すべく、臨界温度未満で超伝導である１つ以上の導線または材料のトレースの形式であってよい。超伝導路３２０は、結合静電容量３２２および結合静電容量３２３を含んでいる。結合静電容量３２２、３２３は、離散的コンデンサの形式であってよい。あるいは、結合静電容量３２２、３２３は、第１の超伝導路３２０に関連付けられた内在する固有または寄生静電容量（ここでは共通的に寄生静電容量と称する）の形式であってよい。調整可能インダクタンス３１１および静電容量３１２は、結合コンデンサ３２２と３２３の間に配置されたノード３２１で超伝導路３２０を超伝導路３３０に接続する。調整可能インダクタンス３１１は例えば、調整可能または調節可能なインダクタにより提供することができる。
【００５８】
制御可能な横方向カプラ３１０の調整可能性は、結合コンデンサ３２２、３２３を通る経路を分路するインピーダンスを調整することにより実現される。これは、調整可能インピーダンス３１１を変化させることにより実現される。
【００５９】
図４の概略図に調整可能なＸＸカプラの更なる例示的な実施形態を示す。系４００は、量子ビット４４０と量子ビット４５０との間に横方向ＸＸ結合を提供できる制御可能な超伝導カプラ４１０を含んでいて、量子ビット４４０と量子ビット４５０を横方向に結合するのに用いられる。量子ビット４４０は、コンデンサ記号４４３により図形的に表された固有の静電容量を有する少なくとも１つのジョセフソン接合４４２により遮断される超電導材料４４１のループを含んでいてよい。量子ビット４５０は、コンデンサ記号４５３により図形的に表された固有の静電容量を有する少なくとも１つのジョセフソン接合４５２により遮断される超電導材料４５１のループを含んでいてよい。量子ビット４４０と量子ビット４５０は、伝導路４２０および伝導路４３０により接続されている。伝導路４２０、４３０は例えば、超伝導路を形成すべく、臨界温度未満で超伝導である１つ以上の導線または材料のトレースの形式であってよい。超伝導路４２０は、結合静電容量４２２および結合静電容量４２３を含んでいる。結合静電容量４２２、４２３は、離散型コンデンサの形式であってよい。あるいは、結合静電容量４２２、４２３は、第１の超伝導路４２０に関連付けられた内在する固有または寄生静電容量の形式であってよい。コンデンサ記号４１８により図形的に表された固有の静電容量を有する第１のジョセフソン接合４１６およびコンデンサ記号４１９により図形的に表された固有の静電容量を有する第２のジョセフソン接合４１７を有する複合ジョセフソン接合ループ４１５は、結合コンデンサ４２２と結合コンデンサ４２３との間に位置するノード４２１において超伝導路４２０を超伝導路４３０に接続する。超伝導路４３０に沿って追加的な結合コンデンサが存在していてもよい。超伝導路４３０に沿って１つの結合コンデンサが量子ビット４４０と複合ジョセフソン接合ループ４１５との間に配置されていてよい。複合ジョセフソン接合ループ４１５の２本のリードの間に電圧の差があってもよい。複合ジョセフソン接合ループ４１５を超伝導路４２０、４３０間の分路とみなすことができる。
【００６０】
調整可能なカプラ４１０の調整可能性は、結合コンデンサ４２２、４２３を通る経路を分路するインピーダンスを調整することにより実現される。複合ジョセフソン接合ループ４１５を通り抜ける磁束を変えることにより、結合コンデンサ４２２、４２３を通る経路を分路するインピーダンスが変化する。従って、複合ジョセフソン接合ループ４１５を通り抜ける磁束の量を変えることにより結合の強さが影響を受ける。
【００６１】
本システム、方法、およびデバイスによれば、式（２）に記述されている汎用ハミルトニアンは、（各量子ビットにσｚおよびσｘ項を結合することに加え）量子ビット間にＺＺおよびＸＸ結合を有する量子プロセッサにおいて物理的に実現することができる。図５は、ＺＺおよびＸＸ結合を組み込んだ汎用量子ビット結合アーキテクチャ５００の実施形態の機能図である。結合アーキテクチャ５００は４つの実効量子ビット５０１−５０４を示しているが、当業者にはそれらが同様の結合方式が量子プロセッサ内の任意の個数の量子ビットに適用可能であることが理解されよう。例えば、量子ビットの配列または格子において、結合アーキテクチャ５００は、実効量子ビットの最も近い、および次に近い隣接対の間でＸＸおよびＺＺ結合の両方を提供する。図５において、カプラは２つの実効量子ビットを接続する実線により表されており、いずれの場合も結合の種類（「ＸＸ」または「ＺＺ」）を実線の隣に示す。ＺＺおよびＸＸカプラは交換しない、すなわち[ＺＺ，ＸＸ]≠０である。
【００６２】
上述のように、当業者には異なる数の量子ビットを含む量子プロセッサにおいて同様の結合アーキテクチャが適用可能なことが理解されよう。しかし、米国特許出願第１２／０１３，１９２号において、単一の量子ビット素子が過度に多くのカプラに接続されていればその動作が悪影響を受けることが認識されている。そのような場合、量子ビット素子の動作に悪影響を与えることなく所望の数のカプラが適用可能なように、２つ以上の個別量子ビット素子を１つの実効量子ビットとして組み合わせることが可能である。
【００６３】
式（２）に記述されている汎用ハミルトニアンは、図５に示す量子ビット結合アーキテクチャを実装することにより量子プロセッサにおいて物理的に実現することができる。しかし、上述のように、式（２）からのσｚおよびσｘ項を各量子ビットに結合されていることも必要である。そのような信号を超伝導量子ビットに結合されている技術は当該技術分野で公知である。これらの技術の概要を以下に述べる。
【００６４】
図６は、断熱量子計算（および／または量子アニーリング）用に設計された従来の超伝導量子のプロセッサ６００の一部の概略図である。図６に示す超伝導量子プロセッサ６００の部分は、２つの超伝導量子ビット６０１、６０２、およびその間で情報を結合する調整可能なＺＺカプラ６１１を含んでいる。図６に示す量子プロセッサ６００の部分が２つの量子ビット６０１、６０２および１つのカプラ６１１だけを含んでいるが、当業者には量子プロセッサ６００が任意の数の量子ビットおよびその間で情報を結合する任意の数の結合素子を含んでいてよいことが理解されよう。
【００６５】
図６に示す量子プロセッサ６００の部分は、式（１）に記述されているハミルトニアンを物理的に実現すべく実装することができ、式（２）、（３）に記述されているハミルトニアンと同じσｚおよびσｘ項を含んでいる。これらのσｚおよびσｘ項を提供するために、量子プロセッサ６００は、量子プロセッサ６００の状態を設定および制御するのに用いられるプログラム・インタフェース６２１〜６２４を含んでいる。各々のプログラム・インタフェース６２１〜６２４は、図示するように、プログラミングシステム（非図示）への各々の誘導結合により実現することができる。そのようなプログラミングシステムは、量子プロセッサ６００とは別個であっても、あるいは、米国特許出願第１１／９５０，２７６号に記述されているように局所的に含まれていてよい（すなわち量子プロセッサ６００にオンチップ）。
【００６６】
量子プロセッサ６００のプログラミングにおいて、プログラム・インタフェース６２１、６２４を各々用いて磁束信号を量子ビット６０１、６０２の各複合ジョセフソン接合６３１、６３２に結合されていることにより、系のハミルトニアンのΔｉ項を実現することができる。この結合により、式（１）〜（３）のσｘ項が得られる。同様に、プログラム・インタフェース６２２、６２３を各々用いて、磁束信号を量子ビット６０１、６０２の各量子ビットループに結合されていることにより、系のハミルトニアンのｈｉ項を実現することができる。この結合により式（１）〜（３）のσｚ項が得られる。図１において、プログラム・インタフェース６２１〜６２４の各々の系のハミルトニアンに対する寄与を各々枠６２１ａ〜６２４ａに示す。
【００６７】
当業者には、式（２）に記述されているハミルトニアンが図５に示す結合アーキテクチャ５００とは異なる結合アーキテクチャにより物理的に実現可能であることが理解されよう。例えば、いくつかの実施形態において、数個の量子ビット間にＸＸ結合を含め、また数個の量子ビット間にＺＺ結合を含めることは適当であるが、必ずしも全ての結合された量子ビット対の間にＸＸおよびＺＺ結合を含めなくてもよい。いくつかの実施形態において、任意の所与の量子ビット対の間で１種類の結合だけを使用することにより、ＸＸ結合とＺＺ結合の両方が存在するが、量子ビットの同一対の間では決して共有されない結合アーキテクチャを提供することが好適な場合がある。
【００６８】
本システム、方法、およびデバイスに従い、式（２）に記述されている汎用ハミルトニアンの物理的実現を提供する量子プロセッサ・アーキテクチャについて記述してきた。しかし、本システム、方法、およびデバイスの更なる態様において、式（３）に記述されている汎用ハミルトニアンの物理的実現を提供する量子プロセッサ・アーキテクチャについても記述する。
【００６９】
式（３）に記述されている汎用ハミルトニアンは、式（２）に記載されているものと同じσｚおよびσｘ項を含んでいるが、σｚσｘおよびσｘσｚ項を式（２）のσｚσｚおよびσｘσｘ項で置換する。本システム、方法、およびデバイスによれば、式（３）に記述されている汎用ハミルトニアンは、（σｚおよびσｘ項を各量子ビットに結合されていることに加え）量子ビット間にＺＸおよびＸＺ結合を含んでいる量子ビット結合アーキテクチャにより物理的に実装することができる。このため、ＺＸおよびＸＺカプラを用いることができる。ＸＺおよびＺＸカプラの記述が２００８年４月４日出願の米国特許出願（番号未付与）「非対称量子ビット結合用のシステム、方法、およびデバイス(SYSTEMS, METHODS AND APPARATUS FOR ANTI-SYMMETRIC QUBIT-COUPLING)」（代理人整理番号２４０１０５．４６２０１）に提供されている。例示的なＸＺおよびＺＸ結合素子の記述を以下に与える。
【００７０】
図７は２つの超伝導量子ビット７０１、７０２、および各々が量子ビット７０１と７０２との間で情報を伝達可能に結合すべく構成されたＺＸカプラ７１１とＸＺカプラ７１２の両方を含む系７００の実施形態の概略図である。量子ビット７０１は、複合ジョセフソン接合７５１により遮断される、閉じた超伝導電流路により形成される量子ビットループ７４１を含んでいる。同様に、量子ビット７０２は複合ジョセフソン接合７５２により遮断される、閉じた超伝導電流路により形成される量子ビットループ７４２を含んでいる。図６に示す超伝導量子プロセッサ６００の部分と同様に、図７に示す系７００は、式（３）に記述されている汎用ハミルトニアンのσｚおよびσｘ項を実現すべく利用可能なプログラム・インタフェース７２１〜７２４を含んでいる。各々のプログラム・インタフェース７２１〜７２４は図示するように、プログラミングシステム（図示せず）への各々の誘導結合により実現することができる。プログラム・インタフェース７２１、７２４は各々、量子ビット７０１、７０２の各々の複合ジョセフソン接合７５１、７５２に磁束信号を結合すべく利用することにより系のハミルトニアン内のΔｉ項を実現することができる。この結合により式（３）のσｘ項が得られる。同様に、プログラム・インタフェース７２２、７２３は各々、量子ビット７０１、７０２の各々の量子ビットループに磁束信号を結合すべく利用することにより、系のハミルトニアンのｈｉ項を実現することができる。この結合により式（３）のσｚ項が得られる。
【００７１】
本システム、方法、およびデバイスによれば、図７に示す系７００は、ＺＸカプラ７１１の例示的な実施形態およびＸＺカプラ７１２の例示的な実施形態を含んでいる。ＺＸカプラ７１１は、量子ビット７０１の量子ビットループ７４１と、量子ビット７０２の複合ジョセフソン接合７５２の両方に誘導結合されている、閉じた超伝導電流路７６１を含んでいる。従って、ＺＸカプラ７１１は、量子ビット７０１の量子ビットループ７４１の永久電流を量子ビット７０２の複合ジョセフソン接合７５２に誘導結合されていることにより、量子ビット７０１のＺ方向の自由度と量子ビット７０２のＸ方向の自由度との間に結合を提供する。量子ビット７０１が双安定であれば、量子ビットループ７４１内の永久電流の方向が量子ビット７０２の複合ジョセフソン接合７５２におけるトンネル効果の速度に影響を及ぼす。
【００７２】
多くのアプリケーションにおいて、量子ビット間の結合強度に対して「調整可能な」制御を有することが好適である。ＺＸカプラ７１１の場合、調整可能性は２つの調整素子により実現される。すなわち、閉じた超伝導電流路７６１は少なくとも１つのジョセフソン接合７７１により遮断され、閉じた超伝導電流路７６１はプログラム・インタフェース７３１に誘導結合される。これらの調整素子により、A. Maassen van den Brink et al., New J. Phys. 7, 230 (2005)に記述されているようにＺＸカプラ７１１の感応性を調整することができる。
【００７３】
当業者には、ＸＺカプラ７１２の構造および動作が事実上ＺＸカプラ７１１の構造および動作の「鏡像」であることが理解されよう。すなわち、ＸＺカプラ７１２は、量子ビット７０２の量子ビットループ７４２と量子ビット７０１の複合ジョセフソン接合７５１の両方に誘導結合されている、閉じた超伝導電流路７６２を含んでいる。従って、ＸＺカプラ７１２は、量子ビット７０２の量子ビットループ７４２の永久電流を量子ビット７０１の複合ジョセフソン接合７５１に誘導結合されていることにより、量子ビット７０１のＸ方向の自由度と量子ビット７０２のＺ方向の自由度との間に結合を提供する。量子ビット７０２が双安定ならば、量子ビットループ７４２の永久電流の方向は量子ビット７０１の複合ジョセフソン接合７５１のトンネル効果の速度に影響を及ぼす。ＸＺカプラ７１２はまた、２つの調整素子の組合せにより調整可能にできる。すなわち、閉じた超伝導電流路７６２は少なくとも１つのジョセフソン接合７７２により遮断され、閉じた超伝導電流路７６２はプログラム・インタフェース７３２に誘導結合される。
【００７４】
当業者には、図７に示すＺＸおよびＸＺカプラの実施形態が、本システム、方法、およびデバイスの目的のために、例示的なデバイスとしてのみ意図されており、本システム、方法、およびデバイスの範囲を図７に描かれた通りのＸＺおよびＺＸカプラの例に限定するものではないことが理解されよう。
【００７５】
本システム、方法、およびデバイスによれば、式（３）に記述されている汎用ハミルトニアンは、（σｚおよびσｘ項を各量子ビットに結合されていることに加え）量子ビット間にＸＺおよびＺＸ結合を有する量子プロセッサにおいて物理的に実現することができる。図８は、ＸＺおよびＺＸ結合を組み込んだ汎用量子ビット結合アーキテクチャ８００の実施形態の機能図である。結合アーキテクチャ８００は４つの実効量子ビット８０１〜８０４を示すが、当業者には、同様の結合方式が量子プロセッサ内の任意の数の量子ビットに適用可能であることが理解されよう。例えば、量子ビットの配列または格子において、結合アーキテクチャ８００は、実効量子ビットの最も近い、および次に近い隣接対の間でＸＺとＺＸ結合の両方を提供する。図８において、カプラは２つの実効量子ビットを接続する実線により表されており、いずれの場合も結合の種類（「ＸＺ」または「ＺＸ」）を実線の隣に示す。ＸＺおよびＺＸカプラは交換しない、すなわち[ＸＺ，ＺＸ]≠０である。
【００７６】
上述のように、当業者には異なる数の量子ビットを含む量子プロセッサにおいて同様の結合アーキテクチャが適用可能なことが理解されよう。しかし、米国特許出願第１２／０１３，１９２号において、単一の量子ビット素子が過度に多くのカプラに接続されていればその動作が悪影響を受けることが認識されている。そのような場合、量子ビット素子の動作に悪影響を与えることなく所望の数のカプラが適用可能なように、２つ以上の個別量子ビット素子を１つの実効量子ビットとして組み合わせることが可能である。
【００７７】
更に、当業者には、図８に示す結合アーキテクチャ８００とは異なる結合アーキテクチャにより式（３）に記述されているハミルトニアンが物理的に実現可能であることが理解されよう。例えば、いくつかの実施形態において、数個の量子ビット間にＸＺ結合を含め、また数個の量子ビット間にＺＸ結合を含めることは適当であるが、必ずしも全ての結合された量子ビット対の間にＸＺおよびＺＸ結合を含めなくてもよい。いくつかの実施形態において、任意の所与の量子ビット対の間で１種類の結合だけを使用することにより、ＸＺ結合とＺＸ結合の両方が存在するが、量子ビットの同一対の間では決して共有されない結合アーキテクチャを提供することが好適な場合がある。
【００７８】
本システム、方法、およびデバイスの更なる態様は、異なるカプラの第２の組を効果的にシミュレートする非交換カプラの第１組を用いることにより、非交換カプラの第１組の汎用性を確実にするものである。例えば、ＸＸカプラおよびＺＺカプラだけを含む結合方式を用いてＸＺカプラおよびＺＸカプラを含む結合方式をシミュレートすることができ、その逆も同様である。そのような「カプラ・シミュレーション」は、構造が上述の量子ビットと同様であるが２つ以上の実効量子ビット間の中間的な結合点として利用できる「媒介量子ビット」を通じて実現することができる。事実上、１つの媒介量子ビットを２種類のカプラ間の遷移点として用いてよい。そのような媒介された量子ビット結合の完全な詳細説明はBiamonte et. al.に記述されており、その概要を以下に述べる。
【００７９】
図９は、２つの実効量子ビットＱ１、Ｑ２、および媒介量子ビットＭ１を含む量子ビット系９００の機能図である。実際の結合は、Ｑ１とＱ２との間の代替的な結合をシミュレートするために、Ｑ１とＭ１との間およびＭ１とＱ２との間で物理的に実装される。Ｑ１とＭ１との間、およびＭ１とＱ２との間で物理的に実装される実際の結合を実線で表し、実際の結合種類を各線の隣に示す。２つの実効量子ビットＱ１とＱ２との間の実効結合（実際の媒介された結合によりシミュレートされるような）を破線で示し、実効結合種類を当該線に隣接して示す。従って、図９は、媒介量子ビットＭ１を介してＸＸカプラおよびＺＺカプラをどのように組み合わせてＸＺ（およびＺＸ）結合をシミュレートするかを示す実施形態である。Ｑ１とＱ２との間のシミュレートされたＸＺ結合は、ＸＸをＱ１からＭ１まで、およびＺＺをＭ１からＱ２まで結合することにより実現される。図９に示すように、ＸＸカプラとＺＺカプラが媒介量子ビットＭ１を介して組み合わせて、２つの実効量子ビットＱ１とＱ２との間のＸＺ結合（または代替的にＺＸ結合）をシミュレートすることができる。図９は、２つの実効量子ビットＱ１、Ｑ２、および１つの媒介量子ビットＭ１を用いる例示的な実施形態である。しかし当業者には、同一原理が任意の個数の量子ビット素子を含む系に適用可能であることが理解されよう。
【００８０】
同様に、図１０は２つの実効量子ビットＱ１、Ｑ２、および媒介量子ビットＭ１を含む量子ビット系１０００の機能図である。実際の結合は、Ｑ１とＱ２との間の代替的な結合をシミュレートするためにＱ１とＭ１との間およびＭ１とＱ２との間で物理的に行われる。Ｑ１とＭ１との間およびＭ１とＱ２間で物理的に行われる実際の結合を実線で表し、実際の結合の種類を各々の実線に隣接して示す。２つの実効量子ビットＱ１とＱ２との間の実効結合（実際の媒介された結合によりシミュレートされるように）を破線で示し、実効結合の種類を破線に隣接して示す。従って、図１０は、ＸＸ（または同様にＺＺ）結合をシミュレートするためにＸＺカプラおよびＺＸカプラが媒介量子ビットＭ１を介してどのように組み合わせ可能であるかを示す実施形態である。Ｑ１とＱ２との間のシミュレートされたＸＸ結合は、Ｑ１からＭ１へＸＺを、およびＭ１からＱ２へＺＸを結合させることにより実現される。図１０に示すように、媒介量子ビットＭ１を介してＸＺカプラをＺＸカプラと組み合わせて、２つの実効量子ビットＱ１とＱ２との間でＸＸ結合（または代替的にＺＺ結合）をシミュレートすることができる。図１０は、２つの実効量子ビットＱ１、Ｑ２、および１つの媒介量子ビットＭ１を用いる例示的な実施形態であるが、当業者には、任意の数の量子ビット素子を含む系に同一原理が適用可能であることが理解されよう。
【００８１】
図９、１０に記述されているシミュレートされた結合により、多種類の結合をより実際にはより少ないカプラ種類により認識することができる。これにより、特定の種類のカプラにそのアーキテクチャが最適である量子プロセッサにより高い多様性がもたらされる。例えば、理由が何であれ、ＺＺカプラおよびＸＸカプラだけを実装するために最適な超伝導量子プロセッサは、シミュレートされたＸＺ結合およびＺＸ結合の効果を実現すべく媒介量子ビットを介してシミュレートされた結合を組み込むことができる。
【００８２】
当業者には、本システム、方法、およびデバイスが教示する量子ビット結合アーキテクチャを実現する目的で、本明細書に記述されているＸＸ、ＺＺ、ＸＺ、およびＺＸカプラの各種の実施形態が結合素子の非限定的な例を表す。本システム、方法、およびデバイスに記載されている結合素子の全てを変更して、それらが実装されている特定のシステムの要件に対応させたり、または特定のアプリケーションで好都合な特定の機能を提供したりすることができる。
【００８３】
本システム、方法、およびデバイスは、１つのプロセッサ・アーキテクチャにおける少なくとも２つの異なる結合機構の実装により、汎用断熱量子計算の物理的な実現を記述している。各々の結合機構は、第１基底と第２基底との間（例えば、ＸとＸ、ＸとＺ、またはＺとＺとの間）に結合を提供することにより、「結合された基底」（例えば、ＸＸ、ＸＺ、またはＺＺ）を定義する。本システム、方法、およびデバイスによれば、少なくとも２つの異なる結合基底を含んでいて、各々少なくとも２つの異なる結合基底が交換しない量子ビット結合アーキテクチャを用いて、汎用断熱量子計算用のハミルトニアンを実現する。例えば、本明細書に記述されている各種の実施形態は、汎用断熱量子計算が、量子ビット結合アーキテクチャにおける非対角カプラの同時適用により物理的に実現可能なことを教示している。当業者には、この概念がＹ基底、例えばＸＹ、ＹＸ、ＹＹ、ＺＹ、およびＹＺカプラを含むカプラに拡張できることが理解されよう。
【００８４】
本明細書および添付の特許請求の範囲は、汎用量子ビット結合アーキテクチャを提示することにより、汎用断熱量子コンピュータ用の実現可能なハミルトニアンの物理的実装を記述している。本明細書において記述されている汎用結合方式の実施形態に共通の要素があり、それは量子ビット間の結合素子の少なくとも２つの異なる集合の実装であって、２つの異なる集合の結合素子により結合される各々の基底は交換しない。当業者には、そのような非交換カプラが各種の異なる実施形態および実装において実現可能であるものの、そのような実施形態の全てを本明細書に開示することは現実にはできないことが理解されよう。従って、当業者には非交換カプラを実装している任意の量子プロセッサ・アーキテクチャへの拡張が理解されるとの認識により、２通りの物理的な実施形態、すなわちＸＸ−ＺＺ結合アーキテクチャおよびＸＺ−ＺＸ結合アーキテクチャのみについて本明細書で詳述する。更に、当業者には、特定の量子アルゴリズムまたはハードウェア制約により、量子プロセッサ内の実効量子ビットの個数および／またはカプラの個数に対し最小限の要件を課す場合がある点が理解されよう。本システム、方法、およびデバイスは、ＸＺおよびＺＸカプラを用いてＸＸおよびＺＺカプラをシミュレートするだけでなく、ＸＸおよびＺＺカプラを用いたＸＺおよびＺＸカプラのシミュレーションも記述することにより、量子プロセッサ内で一対の非交換カプラを用いて他のカプラ方式をシミュレート可能であることが示される。
【００８５】
本明細書を通じて、量子プロセッサまたは量子ビット結合アーキテクチャの「各量子ビット」への参照が時折されている。当業者には、用語「各々」が一般的な意味で使われていて、実際に、いくつかの実施形態は、「各」量子ビットについて一般に記述されている特定の特性または特徴を表現しない１つまたは複数の量子ビットを含んでいてよい。
【００８６】
要約書の記述を含め、例示する実施形態の上の説明は網羅的ではなく、また実施形態を開示した形式通りに限定することを意図していない。本明細書では特定の実施形態および例を例示目的で記述しているが、当業者には理解されるように、本開示の概念および範囲から逸脱することなく各種の等価な変更を施すことが可能である。本明細書に提示する各種の実施形態は必ずしも上で一般的に述べた量子計算の例示的なシステム、方法、およびデバイスではなく、量子計算の他のシステム、方法、およびデバイスにも適用可能である。
【００８７】
上述の各種の実施形態を組み合わせて更なる実施形態を提供することができる。本明細書で参照した、および／または出願データシートに掲載されている全ての米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出願、および非特許文献の全文が本明細書に援用されている。すなわち以下の文献が含まれるがこれらに限定されない。２００７年４月５日出願の米国仮特許出願第６０／９１０，４４５号「汎用量子コンピュータおよび関連結合素子用の物理的実装(Physical Implementations for a Universal Quantum Computer and Related Coupling Devices)」、米国特許第６，８３８，６９４号、米国特許第７，３３５，９０９号、米国特許公開第２００６−０２２５１６５号、米国特許出願第１２／０１３，１９２号、２００７年１１月８日出願の米国仮特許出願第６０／９８６，５５４号「アナログ処理用のシステム、デバイス、および方法(Systems, Devices and Methods for Analog Processing)」、米国特許公開第２００６−０１４７１５４号、米国特許出願第１２／０１７，９９５号、米国特許第７，１３５，７０１号、米国特許出願第１１／３１７，８３８号、２００７年５月２日出願の米国仮特許出願第６０／９１５，６５７号「量子ビットを制御可能に結合するシステム、デバイス、および方法(Systems, Devices, And Methods For Controllably Coupling Qubits)」、２００８年１月２８日出願の米国仮特許出願第６１／０２４，１２５号「量子ビットを制御可能に結合するシステム、デバイス、および方法(Systems, Devices, And Methods For Controllably Coupling Qubits)」、米国特許出願第１１／９５０，２７６号、および２００８年４月４日出願の米国特許出願（番号未付与）「非対称量子ビット結合用のシステム、方法、およびデバイス(SYSTEMS, METHODS AND APPARATUS FOR ANTI-SYMMETRIC QUBIT-COUPLING)」（代理人整理番号第２４０１０５．４６２０１）。必要に応じて、各種の特許、出願および刊行物のシステム、回路および概念を採用すべく実施形態の態様を修正して更なる実施形態を提供することができる。
【００８８】
上で詳述された内容を考慮して実施形態に対し上記および他の変型を施すことができる。一般に、以下の特許請求の範囲において、使用する用語は、本明細書および特許請求の範囲に開示された特定の実施形態に特許請求の範囲が限定されると解釈すべきではなく、それらの特許請求の範囲が対応する等価物の完全な範囲に含まれる全ての可能な実施形態を含むものと解釈すべきである。従って、特許請求の範囲は本開示に限定されない。
【図１】
2010524064.tif 000007
【図２】
2010524064.tif 000008
【図３】
2010524064.tif 000009
【図４】
2010524064.tif 000010
【図５】
2010524064.tif 000011
【図６】
2010524064.tif 000012
【図７】
2010524064.tif 000013
【図８】
2010524064.tif 000014
【図９】
2010524064.tif 000015
【図１０】
2010524064.tif 000016
【国際調査報告】
2010524064.tif 000017
2010524064.tif 000018