(57)【要約】  電気光学的検査装置が開示される。この電気光学的検査装置は、上部基板及び下部基板と、上部基板及び下部基板との間に介在されたネマチックス液晶層と、ネマチックス液晶層と上部基板との間に介在された透明電極と、ネマチックス液晶層上方に設けられた偏光板と、ネマチックス液晶層下方に設けられた反射板を含む。透明電極と検査対象に電圧を印加して液晶層に電界を形成する。そして、ディテクタに光を照射して当該ディテクタから反射される光によって形成されるディテクタのイメージを獲得して、透明電極と検査対象との間に形成される非正常な電界に起因するディテクタのイメージにより、検査対象の不良を判断する。
2010506196.tif 000002
【特許請求の範囲】
【請求項１】
上部基板及び下部基板；
前記上部基板と前記下部基板との間に設けられたネマチック液晶層；
前記ネマチック液晶層と前記上部基板との間に設けられた透明電極であって、電源を介して検査対象装置（ＤＵＴ）と接続される透明電極；及び
前記ネマチック液晶層の上方に設けられた偏光板を含む、
ディテクタ。
【請求項２】
前記上部基板の上方に設けられた透明ブロック；及び
前記ネマチック液晶層の下方に配置された反射板を更に含む、
請求項１に記載のディテクタ。
【請求項３】
前記反射板は、前記下部基板と前記ネマチック液晶層との間に設けられている、
請求項２に記載のディテクタ。
【請求項４】
前記偏光板は、前記透明ブロックの上方又は下方に配置されている、
請求項２に記載のディテクタ。
【請求項５】
ディテクタ；
前記ディテクタに光を照射する光源；
前記ディテクタに表示された光学イメージを獲得するカメラ；及び
前記検査対象装置（ＤＵＴ）内の欠陥の有無を判断するために前記カメラにより獲得された映像を処理する画像処理部、を備え、
前記ディテクタは、
上部基板及び下部基板；
前記上部基板及び前記下部基板との間に設けられたネマチック液晶層；
前記ネマチック液晶層と前記上部基板との間に設けられた透明電極であって、電源を介して前記検査対象装置（ＤＵＴ）と接続される透明電極；
前記光源と前記ネマチック液晶層との間に設けられた偏光板；及び
前記ネマチック液晶層の下方に配置され前記ネマチック液晶層を透過した光を反射する反射板、を含み、
前記カメラは、前記反射板で反射され前記ネマチック液晶層を透過した光により形成されたディテクタの光学イメージを獲得する、
電気光学的検査装置。
【請求項６】
前記カメラ及び前記ディテクタの間に位置するビームスプリッタを更に備え、
前記光源から照射された光は前記ビームスプリッタにより前記ディテクタに向けて反射され、該反射光は前記ビームスプリッタを通って前記カメラへと向かう、  
請求項５に記載の電気光学的検査装置。
【請求項７】
検査対象装置（ＤＵＴ）が置かれるステージ；
前記ステージの上方に位置するディテクタ；
前記ディテクタに光を照射する光源；
前記ディテクタに表示された光学イメージを獲得するカメラ；及び、
前記カメラにより獲得された映像を処理して前記検査対象装置（ＤＵＴ）の欠陥の有無を判断する映像処理部を含み、
前記ディテクタは、
上部基板及び下部基板；
前記上部基板及び前記下部基板との間に設けられたネマチック液晶；
前記ネマチック液晶層と前記上部基板との間に設けられた透明電極であって、電源を介して前記検査対象装置（ＤＵＴ）と接続される透明電極；
前記光源と前記ネマチックス液晶層との間に配置された偏光板；及び、
前記ネマチック液晶層の下方に配置され前記ネマチック液晶層を透過した光を反射する反射板、を含み、
前記カメラは、前記反射板で反射され前記ネマチック液晶層を透過した光により形成されたディテクタの光学イメージを獲得する、
プリント回路基板検査装置。
【請求項８】
前記ステージの全面に、前記電源を介して前記透明電極と接続するための平面電極が形成されている、
請求項７に記載のプリント回路基板検査装置。
【請求項９】
前記ステージは、前記検査対象装置（ＤＵＴ）のパターンのそれぞれと接続される複数の接続ピンを有するソケットを備えている、
請求項７に記載のプリント回路基板検査装置。
【請求項１０】
前記接続ピンは、互いに独立に前記電源に接続される、
請求項９に記載のプリント回路基板検査装置。
【請求項１１】
前記検査対象装置（ＤＵＴ）は、テスト電極及び該テスト電極と接続された配線を備え、
前記電源は、前記透明電極と前記配線との間に電界を形成するために前記透明電極と前記テスト電極に接続されている、
請求項５に記載のプリント回路基板検査装置。
【請求項１２】
一方の側に伝導性物質が形成されたプローブユニットであって、検査対象装置（ＤＵＴ）の配線に対応付けられる複数個の探針を有するプローブユニット；
前記プローブユニットの上方に位置して前記探針と電気的に接続されたディテクタ；
前記ディテクタに光を照射する光源；
前記ディテクタによって反射された光を電気的な信号に変換するカメラ；
前記電気的信号を映像として出力する映像処理部を含み、
前記ディテクタは、
上部基板及び下部基板；
前記上部基板及び前記下部基板との間に設けられたネマチック液晶層；
前記ネマチック液晶層と前記上部基板との間に設けられた透明電極であって、電源を介して前記検査対象装置（ＤＵＴ）と接続される透明電極；
前記光源と前記ネマチック液晶層との間に配置された偏光板；及び、
前記ネマチック液晶層の下方に配置され前記ネマチック液晶層を透過した光を反射する反射板を含む、
ボール・グリッド・アレイ・パッケージ検査装置。
【請求項１３】
前記プローブユニットの上に、上側表面に半導体チップと接続されるソルダーバンプを有するボール・グリッド・アレイ・パッケージが載置される、
請求項１２に記載のボール・グリッド・アレイ・パッケージ検査装置。
【請求項１４】
前記ソルダーバンプは、前記ボール・グリッド・アレイ・パッケージ内部の配線により前記プローブユニットの探針と電気的に接続され、前記ソルダーバンプの高さ及び形状、及び、前記内部配線の断線及び短絡の発生のうち、少なくともひとつを検査する、
請求項１３に記載のボール・グリッド・アレイ・パッケージ検査装置。
【請求項１５】
複数個の端子及び配線を介して前記端子と接続される複数個の接続パッドを有する回路基板が載置される検査ソケット；
前記検査ソケットに接続され、前記端子にテスト電圧を印加するテストライン；
前記検査ソケットの上方に位置するディテクタ；
透明電極に共通電圧を印加する共通ライン；及び、
前記ディテクタに光を照射する光源を含み、
前記ディテクタは、
上部基板及び下部基板；
前記上部基板及び前記下部基板の間に設けられたネマチック液晶層；
前記ネマチック液晶層と前記上部基板との間に設けられ、電源を介して検査対象装置（ＤＵＴ）と接続される前記透明電極；
前記光源と前記ネマチック液晶層との間に位置する偏光板；及び、
前記ネマチック液晶層の下方に位置し、前記ネマチック液晶層を透過する光を反射する反射板を含む、
回路基板検査装置。
【請求項１６】
前記透明電極と前記接続パッドとの間の電界により、前記ディテクタの偏光板とネマチック液晶層を通過する光の透過度が変化する、
請求項１５に記載の回路基板検査装置。
【請求項１７】
前記検査ソケットは、
前記回路基板が載置されるマウント領域を有するブロック；及び、
前記マウント領域において、前記回路基板の各端子に対応付けられる位置にそれぞれが配置された複数個のテスト電極を含む、
請求項１５に記載の回路基板検査装置。
【請求項１８】
前記テスト電極はピン形状である、
請求項１７に記載の回路基板検査装置。
【請求項１９】
前記テスト電極は、前記ソルダーボールが挿入されるホルダー状の形状を有している、
請求項１７に記載の回路基板検査装置。
【請求項２０】
前記検査ソケットが装着されるステージ；
前記ディテクタの映像を拡大および獲得するカメラ；
前記端子のそれぞれの検査順序に応じて各端子に接続されるテストラインにテスト電圧を印加する制御部；
前記映像をデジタル映像信号に変換する映像処理部；及び、
前記デジタル映像信号と基準映像信号を比較するデータ処理部を含む、
回路検査装置。
請求項１５に記載の回路基板検査装置。
【請求項２１】
前記基準映像信号は、設計回路に基づく、各端子に接続された各接続パッドの位置を含む、
請求項２０に記載の回路基板検査装置。
【請求項２２】
前記回路基板は、半導体パッケージが実装されたプリント回路基板、及び、半導体チップが実装されたパッケージ回路基板のうちの何れかである、
請求項１５に記載の回路基板検査装置。
【請求項２３】
前記半導体チップが実装されるパッケージ回路基板は、フリップチップパッケージ回路基板を含む、
請求項２２に記載の回路基板検査装置。
【請求項２４】
複数の探針ピンを有するテスター内に設けられているピンの欠陥の発生を検査する装置であって、
偏光板及びネマチック液晶層を含み、前記ネマチック液晶層に形成された電界の強さに応じて透過度が変化するディテクタ；
前記液晶層の上に設けられた前記ディテクタの透明電極；
前記ディテクタの映像を獲得するカメラ；
前記ディテクタ内に設けられた光源；及び、
前記ディテクタの透明電極と前記テスターの探針ピンに接続され、前記ネマチック液晶層に電界を形成する電源を含む、
検査装置。
【請求項２５】
前記テスターは、半導体検査用ソケット電極、半導体検査用プローブカード、及び、表示装置検査用プローブユニットのうちの何れかである、
請求項２４に記載の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気光学的（electro-optically）な検査装置を利用した検査方法に関する。より詳細には、検査対象の電気的エラーの発生を光学的に検出することが可能な電気光学的検査装置に関する。
【０００２】
最近、電子製品は小型化・多機能化している。これは電子製品に内装した部品の小型化・多機能化により可能になった。
【０００３】
同様に、電子部品に電気的信号を印加する配線などは超小型化した。
【０００４】
しかしながら、この小型化はまた、配線不良などのサイズ効果を引起すようになり、電子製品の不良発生率を増加させた。
【０００５】
このため、製造後の製品内で生じる配線などの不良を検査するための様々な装置および手法が提案されてきた。
【０００６】
従来では、パターンの不良を検査するために光学顕微鏡が用いられていた。しかし、光学顕微鏡によるパターン不良検査では、検査対象物の表面に粒子などの汚染物が存在する場合には、良好なパターンであっても不良と認識されてしまうため、検査対象物を破壊して内部の欠陥を検査しなければならない。
【０００７】
また、多数の回路パターンを作業者が個別的に検査して設計図面と比較するので、相当な検査時間が所要され、作業者の力量により検査結果の偏差が大きい。
【０００８】
米国特許第５４０６１２３号明細書は、高分子分散形液晶（Polymer Dispersed Liquid Crystal：ＰＤＬＣ）を利用して平面表示装置を検査する装置を開示している。
【０００９】
上記の米国特許第５４０６１２３号明細書には平面表示装置を検査する装置が開示されており、この検査装置は、反射膜、下部ＩＴＯ（インジウムスズ酸化物）電極、ＰＤＬＣ層、及び上部ＩＴＯ電極が順番に積層された構造を備えている。なお、上記の反射膜、下部ＩＴＯ電極、ＰＤＬＣ層、及び上部ＩＴＯ電極は、図面中には図示されていない。
【００１０】
このような構造では、下部ＩＴＯ電極と上部ＩＴＯ電極との間に電圧を印加しない場合には、ＰＤＬＣ分子は不均一に配列する。従って、上部ＩＴＯ電極側からの入射光は、当該上部ＩＴＯ電極で散乱される。
【００１１】
一方、下部ＩＴＯ電極と上部ＩＴＯ電極との間に電圧が印加されると、ＰＤＬＣ分子は均一に配向する。従って、上部ＩＴＯ電極側からの入射光は、上部ＩＴＯ電極、ＰＤＬＣ層、及び下部ＩＴＯ電極を順番に透過して、反射膜により反射される。
【００１２】
このような動作原理を利用して、平面表示装置の各画素のそれぞれに対応する各回路の欠陥（不良）の有無を判断することができる。
【００１３】
すなわち、複数の画素がマトリックス状に配列された平面表示装置（図面中には図示されていない）の表面上に、当該平面表示装置の表面と一定間隔を維持するように上述の検査装置を位置させる。そして、平面表示装置と検査装置の間に高電圧を印加する。
【００１４】
このとき、平面表示装置の不良画素領域では、当該不良画素領域に対応するＴＦＴは良好な電気的特性を示さないため、不良画素領域のＰＤＬＣ層には電界が形成されない。このため、不良画素領域のＰＤＬＣ層内の分子は均一に配向せず、その結果、不良画素領域では検査装置の反射率が低下する。
【００１５】
これとは逆に、平面表示装置の正常画素領域では、当該正常画素領域に対応するＴＦＴは良好な電気的特性を示すため、正常画素領域のＰＤＬＣ層には電界が形成される。このため、正常画素領域のＰＤＬＣ層内の分子は均一に配向し、その結果、正常画素領域での検査装置の反射率は増大する。
【００１６】
その後、予め設置された電荷結合素子（ＣＣＤ）カメラは、その検査装置から反射される光の強さに対応する電気的信号を生成する。
【００１７】
予め設置されたイメージプロセッサ（image processor）は、ＣＣＤカメラから提供される光の強さに対応する電気的信号を処理して、平面表示装置に形成された各ＴＦＴアレイ素子のそれぞれに対応する各画素の明るさに応じた映像を画面に表示する。
【００１８】
しかし、このような検査装置に設けられるＰＤＬＣ分子が電界に反応するためには数マクロメータほどの空隙が必要であるため、その検査装置と検査対象である平面表示装置との間隔を数マクロメータほど維持しなければならない。このため、表面装置表示装置の上の微細パーティクルにより、検査装置が破損されるという欠点があった。
【００１９】
また、ＰＤＬＣの特性上、液晶としての感度が低いため、平面表示装置と検査装置の間には高い電圧を加えなければならない。しかも、平面表示装置と検査装置の間に高電圧を印加しても形成される電界は弱いため、検査装置と平面表示装置の間の空隙は狭くする必要がある。結局、上述したように、検査装置と表面表紙装置の間の空隙が狭いため、平面表示装置上に存在する微細パーティクルによって検査装置が破損されてしまう。
【発明の概要】
【発明が解決しようとする課題】
【００２０】
本発明の技術的な課題は、電気光学的に対象物の欠陥を検査する検査装置を利用した検査手法を提供することにある。
【００２１】
本発明の他の技術的な課題は、電界に対する感度に優れ、それ自体の損傷が少ない電気光学的検査装置を利用した検査手法を提供することである。
【００２２】
本発明の更なる他の技術的な課題は、多様な装置の電気的な欠陥及び構造的な欠陥を、電気光学的に検出できる検査装置を利用した検査手法を提供することである。
【課題を解決するための手段】
【００２３】
上記技術的な課題を達成するために、本発明は、上部基板及び下部基板と、前記上部基板と前記下部基板との間に設けられたネマチック液晶層と、前記ネマチック液晶層と前記上部基板との間に設けられた透明電極と、前記ネマチック液晶層の上部の偏光板と、前記ネマチック液晶層の下部の反射板とを含むディテクタを利用した電気光学的な検査手法を提供する。
【００２４】
本発明の一様態では、この手法において、前記透明電極と検査対象に電圧を印加して前記液晶層に電界を形成し、前記ディテクタに光を照射して該ディテクタから反射される光により形成される前記ディテクタのイメージを獲得し、前記透明電極と前記検査対象との間に形成された非正常の電界に基づく前記ディテクタのイメージから前記検査対象の不良を判断することを含む。
【００２５】
本発明の一様態によると、前記ディテクタを利用して配線欠陥を検査することができる。
【００２６】
この手法は、液晶層を備えたディテクタと検査対象との間に電界を形成して前記液晶層の液晶分子を駆動させ、該駆動した液晶分子に光を照射し、前記液晶分子を通過した光を電気的信号に変換し、該電気的信号を比較して不良を判読することを含む。この際、前記ディテクタは前記検査対象に対して第１の方向に移動して配線の欠陥を検査することができる。
【００２７】
本発明の一様態によると、前記ディテクタを利用してボール・グリッド・アレイ・パッケージ（ball grid array package）を検査することができる。
【００２８】
この手法は、ソルダーバンプと連結したプローブユニットと前記透明電極との間に電圧を印加して該ソルダーバンプと透明電極の間に電界を形成し、前記電界により駆動された液晶分子に光を照射し、前記照射した光をカメラにより獲得して電気的信号に変換し、前記電気的信号をデジタル信号に変換して映像に変換し、該変換された映像を通じてソルダーバンプの高さと形態の少なくとも一方を判断することを含む。
【００２９】
本発明の一様態によると、前記ディテクタを利用して回路基板を検査できる。
【００３０】
この手法は、素子が接続される複数個の接続パッドおよび該接続パッドと配線で連結された複数個の端子を含む回路基板を検査ソケットにローディングし、前記回路基板上に前記ディテクタをローディングし、前記回路基板の端子に対する検査順番を決定して前記端子にテスト電圧を印加し、前記透明電極に共通電圧を印加し、前記透明電極と前記接続パッドとの間の電界により表示された前記ディテクタのイメージを利用して前記回路基板の配線を検査することを含む。
【００３１】
本発明の一様態によると、前記ディテクタを利用して複数個の探針ピンを有するテスターの欠陥を検査できる。
【００３２】
この手法は、複数個の探針ピンを有するテスターの上部に前記ディテクタを配置し、前記探針ピンと前記透明電極との間に電界を形成して前記ネマチック液晶層内の液晶分子を回転させることを含む。前記ディテクタを透過する光を照射して前記探針ピンらに対応された位置を前記ディテクタに表示する。
【発明の効果】
【００３３】
本発明に係る検査装置は、電界に対する感度が優れたネマチック液晶を利用して検査対象の不良の有無を光学的に表示するので、検査対象とディテクタとの間に一定の間隔を確保することが可能となる。従って、検査対象とディテクタとが接触することに起因するディテクタ表面の損傷を防ぐことができる。
【００３４】
また、検査対象とディテクタとの間に形成される電界の差に基づく、ディテクタの液晶層を透過する光の透過度を比較することにより検査対象の欠陥を検査するため、欠陥の有無の判断および欠陥の発生位置を正確に把握できる。本発明に係る検査装置は、検査対象の破損を防止できるという効果を奏する。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の一実施例による電気光学的検査装置を構成するディテクタを示す断面図である。
【図２】図２は、本発明の一実施例による透明電極の形状を示す図である。
【図３】図３は、本発明の一実施例による検査装置のディテクタの動作原理を示す図である。
【図４】図４は、本発明の一実施例による電気光学的検査装置を示す図である。
【図５】図５は、ＰＤＬＣを使用した従来のディテクタの透過度を示すグラフである。
【図６】図６は、本発明の一実施例によるディテクタの透過度を示すグラフである。
【図７】図７は、本発明の一実施例による検査装置により検査されるプリント回路基板の構造を示す図である。
【図８】図８は、本発明の第１実施例によるプリント回路基板検査装置及びその駆動の姿を概略的に表した図面である。
【図９】図９は、本発明の一実施例による検査装置のディテクタを示す図である。
【図１０】図１０は、本発明の一実施例による検査装置のディテクタを示す図である。
【図１１】図１１は、本発明の一実施例における、プリント回路基板とディテクタが電源を介して接続されていない状態を示す図である。
【図１２】図１２は、本発明の第１実施例によるプリント回路基板検査方法を説明するための図である。
【図１３】図１３は、本発明の第１実施例によるプリント回路基板検査方法を説明するための図である。
【図１４】図１４は、本発明の第２実施例によるプリント回路基板検査装置を示す図である。
【図１５】図１５は、本発明の第３実施例によるプリント回路検査装置を示す図である。
【図１６】図１６は、本発明の第３実施例によるプリント回路検査装置を示す図である。
【図１７】図１７は、本発明の第４実施例による配線欠陥検査装置を示す図である。
【図１８】図１８は、本発明の第５実施例による配線欠陥検査装置を示す図である。
【図１９】図１９は、本発明の第６実施例による配線欠陥検査装置を示す図である。
【図２０】図２０は、本発明の一実施例による配線欠陥検査方法を示すフローチャートである。
【図２１】図２１は、本発明の第７実施例によるボール・グリッド・アレイ・パッケージ検査装置を示す図である。
【図２２】図２２は、本発明の一実施例によるソルダーバンプの高さを測定する方法を示すフローチャートである。
【図２３】図２３は、本発明の一実施例によるデータ処理の過程を示す図である。
【図２４】図２４は、ボール・グリッド・アレイ・パッケージ検査装置により測定したソルダーバンプの高さを示す図である。
【図２５】図２５は、ボール・グリッド・アレイ・パッケージ検査装置により測定したソルダーバンプの多様な不良を示す図である。
【図２６】図２６は、標準的なＢＧＡパッケージを示す図である。
【図２７】図２７は、標準的なＢＧＡパッケージを示す図である。
【図２８】図２８は、図２６に図示されたＢＧＡパッケージの断面図である。
【図２９】図２９は、図２７に図示されたＢＧＡパッケージの断面図である。
【図３０】図３０は、回路基板に形成された配線の不良を例示した図である。
【図３１】図３１は、回路基板に形成された配線の不良を例示した図である。
【図３２】図３２は、本発明の検査装置を利用して検査できる他の態様の回路基板を示す図である。
【図３３】図３３は、本発明の第８実施例による回路基板検査装置を概略的に示す図である。
【図３４】図３４は、本発明の第８実施例による回路基板検査装置の検査ソケットを示す図である。
【図３５】図３５は、本発明の第８実施例による検査ソケットのテスト電極を示す図である。
【図３６】３６は、本発明の第８実施例による検査ソケットのテスト電極を示す図である。
【図３７】図３７は、本発明の一実施例による回路基板検査方法を説明するためのフローチャートである。
【図３８】図３８は、本発明の第９実施例によるテスターの欠陥検査装置を示す図である。
【図３９】図３９は、本発明の一実施例によるテスターの不良検査方法を説明するための図面である。このシミュレーションには、ＢＧＡ検査装置のソケットを適用した。
【図４０】図４０は、本発明の一実施例による、テスターの欠陥可否判断のためのシミュレーション結果を表したグラフである。このシミュレーションには、ＢＧＡ検査装置のソケットを適用した。
【図４１】図４１は、本発明の第１１実施例によるテスターの欠陥検査装置を示す図である。
【図４２】図４２は、本発明の第１２実施例によるテスターの欠陥検査装置を示す図である。
【図４３】図４３は、本発明の一実施例によるテスターの欠陥検査方法を示すフローチャートである。
【図４４】図４４は、半導体検査用テスターの欠陥検査方法を示す図である。
【図４５】図４５は、半導体検査用テスターの欠陥検査方法を示す図である。
【図４６】図４６は、半導体検査用テスターの欠陥検査方法を示す図である。
【図４７】図４７は、表示装置検査用テスターの欠陥検査方法を示す図である。
【図４８】図４８は、表示装置検査用テスターの欠陥検査方法を示す図である。
【図４９】図４９は、表示装置検査用テスターの欠陥検査方法を示す図である。
【発明を実施するための最良の形態】
【００３６】
図１は、本発明の一実施例による電気光学的検査装置を構成するディテクタを示す断面図である。
【００３７】
図１を参照すると、本発明による検査装置は、反射膜２６、下部基板１４、下部配向膜１８、液晶層２０、上部配向膜１６、透明電極１２、及び上部基板１０を含む。下部配向膜１８、液晶層２０、及び上部配向膜１６の両側は、シールされている。
【００３８】
上部基板１０の表面には接着層２８により透明ブロック３０が接着され、透明ブロック３０上には偏光板３２が配置される。偏光板３２は、透明ブロック３０上に配置されるかわりに、透明ブロック３０と基板１０との間に介在されることもある。
【００３９】
本発明の一実施例による電気光学的検査装置の製造方法を各段階別にみると、下記のようである。
【００４０】
まず、上部基板１０の下側表面に、透明電極１２をスパッタリング方式により４００Åの厚さで蒸着する。上部基板１０は厚さが約０．５ｍｍのガラス基板であってよい。
【００４１】
透明電極１２は、インジウムスズ酸化物（ＩＴＯ）の膜で形成されることができる。
【００４２】
図２を参照すると、パターニング工程とエッチング工程により、透明電極１２に複数の矩形のピクセルを形成することもできる。矩形のピクセルのそれぞれの大きさは、１０μｍ×１０μｍが適当であり、矩形ピクセル相互の間隔は５μｍが適当である。
【００４３】
透明電極１２の表面及び下部基板１４の上側表面のそれぞれに、上部配向膜１６及び下部配向膜１８を形成する。下部基板１４は、厚さが約１００μｍのガラス基板であってよい。
【００４４】
上部配向膜１６及び下部配向膜１８はポリイミド膜で形成される。透明電極１２及び下部基板１４の端の一部には、シーリング（sealing）のために配向膜を形成しないこともある。
【００４５】
上部配向膜１６及び下部配向膜１８をラビングする。これらの配向膜１６、１８は、光効率が最大になるように５５°角度にラビングできる。
【００４６】
上部基板１０及び下部基板１４を、上部配向膜１６と下部配向膜１８が対向するように配置し、セルキャップにより間隔を持たせる。このセルキャップ内に液晶層２０を注入する。セルキャップは概ね３．９μｍであり、液晶層２０のΔεは約８．８であり、Δｎは約０．１０１である。液晶層２０はネマチック液晶層であり得る。例えば、上述の液晶層２０はネマッチク液晶層である。
【００４７】
上部配向膜１６と下部配向膜は何れも、封止剤（sealant）２２、２４によりシールされる。
【００４８】
下部基板１４を、厚さが１００μｍ以下となるように薄膜化（sliming）する。この薄膜化（sliming）の方法としては、エッチングやポリシングを適用できる。下部基板１４の薄膜化（sliming）は可能な限り薄くすることが重要であるが、下部基板１４の破損及び加工の偏差を考慮して、下部基板１４の厚さが約８０μｍになるように行なう。
【００４９】
下部基板１４の表面に反射膜２６をコーティングする。反射膜２６は特定波長帯の光を反射でき、例えば６６０ｎｍ付近の波長の光を反射することができる。
【００５０】
上部基板１０の表面に、接着層２８により透明ブロック３０を接着する。
【００５１】
透明ブロック３０の表面に偏光板３２を設ける。このとき、偏光板３２を透明ブロック３０の表面に設ける代りに、上部基板１０の表面に設けるようにすることもできる。
【００５２】
図３は、本発明の一実施例による検査装置のディテクタの動作原理を示す図である。
【００５３】
左側の図は透明電極とテスト用平面表示装置との間に電圧が印加されていない状態での液晶挙動及び光路を示しており、右側の図は透明電極とテスト用表面表示装置との間に電圧が印加された場合の液晶挙動及び光路を示している。
【００５４】
図３を参照すると、液晶分子は捩れた状態（twisted state）を維持するため、入射光は偏光板３２を通過することができない。より具体的に言うと、入射光は、偏光板３２を通り液晶層２０を通過して、反射膜２６で反射される。反射光は、液晶層２０を再度通過する際に偏光状態に９０°の変化を生じ、その結果、反射光は、偏光板３２を通過することができない。
【００５５】
液晶層に電圧が印加されると液晶分子が動き、入射光は反射膜によりそのまま反射されて偏光板３２を通過するようになる。
【００５６】
次に、偏光版３２を通過した光は光学装置内を通ってＣＣＤカメラにより感知され、その後、画像処理機により画像処理される。この画像処理された信号に対応する映像が画面に表示されるので、ユーザは、テスト用の平面表示装置に形成された画素やＴＦＴなどの検査対象の不良の有無を視覚的に容易に確認することができる。
【００５７】
図４は、本発明の一実施例による電気光学的検査装置を示す図である。
【００５８】
図４を参照すると、ディテクタ２１０に設けられた透明電極１２と検査対象である平面表示装置２００の画素電極に、電源２１２が接続される。電源２１２は、直流（ＤＣ）電圧、交流（ＡＣ）電圧、及びパルスのうちの何れかを、２つの電極間に電界を形成するために透明電極１２と画素電極の間に供給する。
【００５９】
そして、平面表示装置２００に形成された複数の画素２０２、２０４、２０６に各対応する複数のＴＦＴが駆動される。このとき、ディテクタ２１０は平面表示装置２００の表面に近接した状態にある。
【００６０】
これにより、平面表示装置２００に形成された複素の画素２０２、２０４、２０６とディテクタ２１０との間に電界２０８が形成される。このとき、電気的な欠陥がある不良画素２０４には、正常画素２０２、２０６とは異なる電界が形成される。
【００６１】
上述の電界の違いに対応して、ビームスプリッタ２１６を経由して光源２１４から到達する光の反射率に差異が生じる。ディテクタ２１０によって反射された光は、テレセントリック（telecentric）レンズ２１８を通ってＣＣＤカメラ２２０に達する。
【００６２】
ＣＣＤカメラ２２０は、テレセントリックレンズ２１８を通じて提供された光を、ＣＣＤの大きさに合うように縮小して集光する。
【００６３】
ＣＣＤカメラ２２０は、ＣＣＤ素子（不図示）、アンプ（不図示）、及びアナログ／デジタル（Ａ／Ｄ）コンバータ（不図示）を含む。ＣＣＤ素子は、光ビームを電気的なアナログ信号に変換する。アンプは、この電気的アナログ信号を増幅する。Ａ／Ｄコンバータは、増幅された電気的アナログ信号を、デジタル信号に変換する。このデジタル信号は、イメージプロセッサ２２２へと送信される。
【００６４】
イメージプロセッサ２２２は、ＣＣＤカメラ２２０から提供されるデジタル信号に電圧−画像処理（voltage-image process）を施す。この電圧−画像処理の結果が所定の値より大きい場合、これを不良画素の存在であると判断し、その結果をスクリーン２２４の上に表示する。
【００６５】
図５及び図６はそれぞれ、ＰＤＬＣを使用した従来のディテクタ及び本発明の一実施例によるディテクタの透過度を示すグラフである。
【００６６】
グラフの横軸はディテクタと検査対象との間に印加される電圧であり、縦軸は透過度である。検査対象とディテクタとの間隔を調節しながら、印加電圧に対する透過度を測定した。
【００６７】
図５を参照すると、ＰＤＬＣを使用したディテクタは、検査装置とディテクタとの間隔が１２μｍの場合、約２００Ｖの電圧が印加された際の透過度（transmittance）は約１０００ＡＤＵ（Analog-to-Digital Unit）であることがわかる。
【００６８】
図６を参照すると、本発明に係るディテクタでは、検査装置とディテクタとの間隔が２０μｍの場合、約１００Ｖの電圧が印加された際の透過度は約２７５０ＡＤＵであることがわかる。この結果は、本発明に係るディテクタは、従来のディテクタに比べて、検査装置とディテクタとの間隔が広い場合であっても、高い透過度を示すことを示している。
【実施例】
【００６９】
本発明に係る電気光学的検査装置は、多様な装置の回路及び端子の状態の検査や、電源に接続可能な端部をもつ装置及び部品の電源供給状態の検査、及び上記端部の形状や位置の判断に利用できる。
【００７０】
図７は、本発明の一実施例による検査装置で検査されるプリント回路基板の構成を示す図である。
【００７１】
図７を参照すると、プリント回路基板は、ボード３１０、複数の回路パターン３２０、及び接続端子３３０を含む。複数の回路パターン３２０はボード３１０上に配置され、当該回路パターン３２０の上には電子部品がはんだ付けされている。接続端子３３０は、ボード３１０の一方端近傍に位置しており、回路パターン３２０と電気的に接続されている。接続端子３３０は、例えば図７に示したように、第１の接続端子３３０ａと第２の接続端子３３０ｂの組として設けることができる。
【００７２】
第１の接続端子３３０ａを回路パターン３２０のうちの奇数番目の回路パターン３２０と接続させ、第２の接続端子３３０ｂを回路パターン３２０のうちの偶数番目の回路パターン３２０と接続させるようにしてもよい。また、これとは逆の接続関係としてもよい。
【００７３】
この接続は、印加電圧を独立して印加できるようにすることで、近接した２つの回路パターン３２０から生じる電界相互間の干渉を最小にするためである。
【００７４】
すなわち、奇数番目の回路パターン３２０にあるバイアス電圧を印加した後に、偶数番目の回路パターン３２０に他のバイアス電圧を印加することで、奇数番目と偶数番目の回路パターン３２０相互間に発生する電界の干渉を最小にする。
【００７５】
図８は、本発明の第１実施例によるプリント回路基板（ＰＣＢ）の検査装置及びその駆動の様子を概略的に示す図である。
【００７６】
図８を参照すると、プリント回路基板検査装置４００は、プリント回路基板４８０が載置されるステージ４７０と、ディテクタ４１０と、プリント回路基板４８０とディテクタ４１０との間に電界を印加するための電源４９０と、ディテクタ４１０に光を照射する光源４２０と、カメラ４５０を含む。
【００７７】
上記電源４９０は、直流電圧、交流電圧またはパルス電圧を供給できる。
【００７８】
プリント回路基板検査装置４００には、ビームスプリッタ４３０と、レンズ４４０と、映像処理部４６０を更に含むことができる。
【００７９】
ステージ４７０には、その上面に平面電極４７１を設けることができる。
【００８０】
ディテクタ４１０は、ステージ４７０の上方に位置しており、上部基板４１６と下部基板４１２との間に設けられた液晶層４１３と、上部基板４１６と液晶層４１３との間に設けられた透明電極４１５と、上部基板４１６の上部に設けられた偏光板４１７を含む。
【００８１】
ディテクタ４１０の上方に設けられた光源４２０からの光が、ディテクタ４１０に向かって下方に照射される場合には、下部基板４１２の下面に反射板４１１を更に設けることができる。
【００８２】
液晶層４１３の上面と下面の双方には、所定の方向にラビングされた配向膜（不図示）が設けられ、液晶層４１３内の液晶分子（不図示）の配向を決定する。
【００８３】
上記の液晶分子は、低電圧での駆動が容易なネマチック液晶であり得る。例えば、当該液晶分子は、ＴＮ（twisted nematic）モード、ＳＴＮ（super twisted nematic）モード、ＩＰＳ（in-plane switching）モード、ＶＡ（vertical alignment）モード、ＯＣＢ（optically compensated bend）モードで駆動できる。
【００８４】
液晶分子は、印加された電界により駆動され、液晶層４１３に入射した光の進行方向をシフトさせる。
【００８５】
透明電極４１５は、電源４９０により、接続端子４６２または平面電極４７１と接続され、液晶層４１３に電界が形成されるようにする。この電源４９０は、接続端子４６２及び平面電極４７１に、直流電圧、交流電圧及びパルス電圧のうちの何れかを供給して液晶層４１３に電界を形成する。
【００８６】
図９及び図１０はそれぞれ、本発明の一実施例による検査装置のディテクタの変形例を示す図である。
【００８７】
図９及び図１０を参照すると、上部基板４１６と偏光板４１７との間、または、偏光板４１７の上側に、ガラスブロック４１８を更に備えることができる。ガラスブロック４１８は、ディテクタ４１０をサポートするためのものである。
【００８８】
上部基板４１６、下部基板４１２、および液晶層４１３は、厚みが非常に薄く、外部からの衝撃などにより簡単に変形する。
【００８９】
従って、やや厚めのガラスブロック４１８を介在させることで、ディテクタ４１０の変形を防止できる。
【００９０】
図１１は、本発明の一実施例における、プリント回路基板とディテクタが電源を介して接続されていない状態を示す図である。
【００９１】
図１１を参照すると、液晶層４１３の液晶分子４１４は、λ/４の位相遅延値をもつように捩れて（twisted）配向している。
【００９２】
この状態の液晶層４１３に光が照射されると、偏光板４１７の光軸（optical axis）に平行な振動方向の光が入射し、液晶分子４１４によりλ/４の位相遅延を受ける。そして、この光は反射板４１１によって偏光板４１７側に反射され、再度、液晶分子４１４によりλ/４の位相遅延を受ける。
【００９３】
つまり、光は総計でλ/２の位相遅延を受け、振動方向は偏光板４１７の光軸と垂直となり、その結果、偏光板４１７を透過できなくなる。
【００９４】
図１２及び図１３は、本発明の第１実施例によるプリント回路基板検査の方法を説明するための図である。
【００９５】
図１２及び図１３を参照すると、電源４９０によりディテクタ４１０の透明電極４１５と接続端子４６２または平面電極４７１との間にバイアス電圧が印加されると、回路パターン４６０と透明電極４１５との間に電界が発生する。この電源４９０は、直流電圧、交流電圧、及びパルス電圧のうちの何れかひとつを供給できる。
【００９６】
正常回路パターン４６０ａにおいて発生する電界は、不良回路パターン４６０ｂにおけるものとは異なる。そして、この相違は、液晶分子４６０の駆動の差異を生じさせる。
【００９７】
正常回路パターン４６０ａと透明電極４１６との間に発生する電界は、液晶分子を、捩れ配向から垂直配向させるようになる。
【００９８】
断線やショートにより不良となった回路パターン４６０ｂと透明電極４１６との間に発生する電界は、液晶分子の捩れを緩和はするものの、液晶分子を捩れ方向から垂直方向へと配向させることはできない。
【００９９】
液晶分子４１４が垂直に配向すると、液晶層４１３に入射された光は、位相遅延を受けることなく、偏光板４１７の光軸に平行な振動方向で反射板４１１により反射され、その結果、当該光は偏光板４１７を透過する。
【０１００】
従って、正常回路パターン４６０ａ上部の液晶層４１３に入射した光は反射板４１１によって反射された後に偏光板４１７を透過して外部に出るが、不良回路パターン４６０ｂ上部の液晶層４１３に入射した光は偏光板４１７により反射された後に偏光板４１７を透過できないという差が生じる。
【０１０１】
カメラ４５０は、ディテクタ４１０の上方に配置され、ディテクタ４１０から反射されてくる光を電気的信号に変換する。
【０１０２】
ビームスプリッタ４３０は、ディテクタ４１０とカメラ４５０との間に設けられ、光源４２０から照射された入射光をディテクタ４１０へと反射するとともに、ディテクタ４１０から反射されてきた光を透過する。
【０１０３】
レンズ４４０は、ディテクタ４１０とカメラ４５０との間に配置され、ディテクタ４１０から反射された光を電気信号に変換するカメラ４５０へと集光する。
【０１０４】
映像処理部４６０は、カメラ４５０からの電気的信号を受け、画像処理の手法により処理を行った後に、自動または手動の方法によって相互の結果値を比較する。
【０１０５】
このようなプリント回路基板検査装置４００は、下記のような手法によって、プリント回路基板４８０上の欠陥の有無を検査する。
【０１０６】
電源４９０により、プリント回路基板４８０とディテクタ４１０との間に電界を発生させる。電源４９０は、プリント回路基板４８０とディテクタ４１０に、直流電圧、交流電圧、及びパルス電圧の何れかを供給できる。
【０１０７】
発生する電界は、正常回路パターン４６０ａ上と不良回路パターン４６０ｂ上とではその値が異なるが、液晶分子は電界の値に依存して互いに違った駆動がなされる。
【０１０８】
すなわち、正常回路パターン４６０ａの上部にある液晶分子４１４は垂直配向し、不良回路パターン４６０ｂの上部にある液晶分子４１４は初期の捩れ配向よりは緩和されてはいるものの捩れた状態で配向する。
【０１０９】
光源４２０は、ディテクタ４１０へと光を照射する。
【０１１０】
光は、反射板４１１によって反射され、偏光板４１７へと戻る。
【０１１１】
正常回路パターン４１０ａの上部に位置する液晶分子４１４を通り過ぎる反射光は、位相遅延なしに、偏光板４１７を透過する。
【０１１２】
不良回路パターン４１０ｂの上部に位置する液晶分子４１４を通り過ぎる反射光は、位相遅延により、偏光板４１７を通過することができない。
【０１１３】
偏光板４１７を通過した光は、レンズ４４０により集光され、カメラ４５０によって電気信号に変換され、映像処理部４６０により判読される。
【０１１４】
このようにして判読された結果により、回路パターン４６０において、断線やショートなどといった不良の存否を判断することができる。
【０１１５】
ディテクタ４１０は、電圧印加により発生する電界の影響を液晶分子４１４が強く受けるようにするために、プリント回路基板４８０は近接に配置される。
【０１１６】
図１４は、本発明の第２実施例によるプリント回路基板検査装置を示す図である。
【０１１７】
図１４を参照すると、このプリント回路基板検査装置は、プリント回路基板４８０を載置するステージ４７０と、ディテクタ４１０と、電源４９０と、光源４２０と、カメラ４５０とを含む。
【０１１８】
ディテクタ４１０は、ステージ４７０の上方に位置し、上部基板４１６と下部基板４１２との間に位置する液晶層４１３と、上部基板４１６と液晶層４１３との間に設けられた透明電極４１５と、上部基板４１６の上部に設けられた偏光板４１７とを含む。
【０１１９】
液晶層４１３に含まれる液晶分子は、λ/２の位相遅延値をもつことができる。
【０１２０】
電源４９０は、プリント回路基板４８０と透明電極４１５との間にバイアス電圧を印加する。この電源４９０は、プリント回路基板４８０と透明電極４１５との間に電界を形成するために、直流電圧、交流電圧、及びパルス電圧のうちの何れかを供給できる。
【０１２１】
光源４２０は、下部基板４１２の下方に位置しており、下部基板４１２の上方に位置している液晶層４１３に向かって光を照射する。
【０１２２】
本実施例において、第１実施例において説明した反射板４１１のような反射板は不要である。
【０１２３】
第２実施例による検査方法では、電源４９０により、透明電極４１５とプリント回路基板４８０との間へのバイアス電圧の印加を含む。電源４９０は、プリント回路基板４８０とディテクタ４１０との間に電界を形成するために、直流電圧、交流電圧、及びパルス電圧のうちの何れかを供給できる。
【０１２４】
バイアス電圧の印加により、回路パターン４６０と液晶層４１３との間に電界が形成されると、液晶分子４１４は電界の影響を受けて配向（alignment）や方位（orientation）が変化する。
【０１２５】
このとき、正常回路パターン４６０ａの上部の液晶分子は垂直に配向し、不良回路パターン４６０ｂの上部の液晶分子は捩れた態様で配向する。
【０１２６】
光源４２０は、液晶分子に向かって光を照射する。
【０１２７】
照射された光は、液晶分子によって形成された光軸に沿って伝搬し、液晶層４１３の上部に位置している偏光板４１７に到達する。
【０１２８】
正常回路パターン４６０ａの上部の液晶分子を通過して偏光板４１７に到達した光のうちの一部は、偏光板４１７の光軸と同一方向の光軸をもち、偏光板４１７を透過する。
【０１２９】
不良回路パターン４６０ｂの上部の液晶分子４１４を通過した光は、液晶分子４１４による位相遅延により、偏光板４１７の光軸と垂直方向の光軸をもつため、偏光板４１７を通過できない。
【０１３０】
偏光板４１７を透過した光は、カメラ４５０により、電気信号に変換される。
【０１３１】
変換された電気信号は映像処理部４６０により画像として表示され、回路パターン４６０の状態が判読される。
【０１３２】
回路パターン４６０の不良の有無を電気的に検査することが、上述した方法により可能となる。
【０１３３】
図１５及び図１６は、本発明の第３実施例によるプリント回路基板検査装置を示す図である。
【０１３４】
図１５及び図１６を参照すると、ディテクタ４１０は、電源４９０を介してステージ４７０と接続されている。ステージ４７０の上には、プリント回路基板４８０に形成された多数の回路パターン４６０と接続されたソケット４８２が、更に設けられる。
【０１３５】
それぞれのソケット４８２は、多数の接続ピン４８３を具備している。
【０１３６】
接続ピン４８３は、ディテクタ４１０とプリント回路基板４８０との間にバイアス電圧印加を可能とするために、検査したいプリント回路基板４８０の回路パターン４６０と接続する。
【０１３７】
接続ピン４８３のそれぞれは、相互独立的に電源４９０に接続され、各バイアス電圧は別々に印加される。電源４９０は、電界を形成するために、プリント回路基板４８０とディテクタ４１０との間に、直流電圧、交流電圧、及びパルス電圧のうちの何れかを供給することができる。
【０１３８】
上述のバイアス電圧の分離印加は、複数の接続ピン４８３に同時にバイアス電圧を印加した場合に生じるであろう電界相互間の干渉に起因するエラーを低減させ得る。
【０１３９】
すなわち、近接した接続ピン４８３間に順々にバイアス電圧を印加することで、近接した接続ピン４８３へのバイアス電圧の同時印加を防止する。このようにすることで、電界相互の干渉を最小化できる。
【０１４０】
本発明に係るＰＣＢ検査装置では、電気的な手法を用いることとしているので、従来の光学的検知手法で生じる問題を解決することができる。
【０１４１】
図１７は、本発明の第４実施例による配線欠陥検査装置を示す図である。
【０１４２】
図１７を参照すると、配線欠陥検査装置５００は、ディテクタ５１０と、電源５２０と、カメラ５３０を含むことができる。
【０１４３】
ディテクタ５１０は、上部基板５１４と下部基板５１１との間に設けられた液晶層５１２と、上部基板５１４と液晶層５１２との間に設けられた透明電極５１３を含むことができる。
【０１４４】
上部基板５１４上には、偏光板５１５を更に設けることができる。
【０１４５】
液晶層５１２の上下側には、所定方法にラビングされた配向膜（不図示）が設けられ、液晶層５１２内の液晶分子（不図示）の配向を決定する。
【０１４６】
上記液晶分子は、低電圧でも駆動が容易なネマチック液晶であり得る。例えば、当該液晶分子は、ＴＮ（twisted nematic）モード、ＳＴＮ（super twisted nematic）モード、ＩＰＳ（in-plane switching）モード、ＶＡ（vertical alignment）モード、ＯＣＢ（optically compensated bend）モードで駆動できる。
【０１４７】
透明電極５１３は、電源５２０を介して、検査対象６００の配線（不図示）と接続されたテスト電極（不図示）に接続できる。電源５２０は、検査対象６００と透明電極５１３との間に、直流電圧、交流電圧、及びパルス電圧のうちの何れかを供給できる。
【０１４８】
より具体的には、電源５２０は２つの電極を有しており、そのうちの１つは透明電極５１３に接続され、もう一方が検査対象６００のテスト電極と接続される。
【０１４９】
カメラ５３０は、ディテクタ５１０の上方に位置し、ディテクタ５１０から受信した光学的信号を電気信号に変換することができる。
【０１５０】
電源５２０は、配線欠陥検査装置５００により検査対象６００内（つまり、配線６１０）の欠陥を検知するために、検査対象６００のテスト電極と透明電極５１３との間に接続される。
【０１５１】
この場合、配線６１０と透明電極５１３の間に形成される電界は、配線６１０の状態によって異なり得る。
【０１５２】
すなわち、配線６１０が断線やショートあるいは変形などといった異常な状態にある場合には、当該配線６１０は、電界の強度や方向に於いて、正常な配線６１０とは差異を生じ得る。
【０１５３】
このことは、液晶分子の駆動に於いても差異を生じさせ得る。
【０１５４】
このとき、液晶分子への光照射は、配線６１０の状態が、ディテクタ５１０の光学映像としてカメラ５３０により獲得されることを可能とする。
【０１５５】
カメラ５３０によって獲得された光学映像は、電気信号に変換され、配線６１０の状態を判断するための基準となる。
【０１５６】
すなわち、変換された電気信号を相互に比較するか、又は、変換された電気信号を正常な状態の電気信号と比較するかして、欠陥が存在しているか否かを判定することができる。例えば、電気的信号Ａ，Ｂ，Ｃ，及びＤがそれぞれ、Ａ＝１、Ｂ＝０、Ｃ＝１、及びＤ＝１で現れた場合、同一の値を有する電気的信号Ａ，Ｃ，及びＤを正常と判断し、電気信号Ａ，Ｃ，及びＤとは異なる値を有する電気信号Ｂは不良と判断する。
【０１５７】
図１８は、本発明の第５実施例による配線欠陥検査装置を示す図である。図１８を参照すると、配線欠陥検査装置５００は、ディテクタ５１０と、電源５２０と、光源５４０と、カメラ５３０を含むことができる。
【０１５８】
ディテクタ５１０は、上部基板５１４と下部基板５１１を含む。
【０１５９】
液晶層５１２は上部基板５１４と下部基板５１１との間に位置し、透明電極５１３は上部基板５１４と液晶層５１２との間に位置している。
【０１６０】
電源５２０の電極の一方はディテクタ５１０に接続され、他方は検査対象６００に接続される。
【０１６１】
より具体的には、電源５２０の第１電極は透明電極５１３に接続され、第２電極は、検査対象６００の配線６１０と電気的に接続されたテスト電極（図なし）に接続される。
【０１６２】
ディテクタ５１０は、上部基板５１４の上部に偏光板５１５を、下部基板５１１の下部に反射板１１６を、更に含むことができる。
【０１６３】
光源５４０から照射される光は、偏光板５１５および液晶層５１２を通り、反射板５１５により反射され、再度、液晶層５１２と偏光板５１５を通って、カメラ５３０へと入射する。
【０１６４】
この検査装置５００は、ディテクタ５１０に入射する光の経路と、ディテクタ５１０によって反射された光の経路とを分離するために、ビームスプリッタ５５０を含むことができる。
【０１６５】
ビームスプリッタ５５０は、入射光と反射光のうちの何れかは全て反射する一方、他方は透過するように設計することができる。
【０１６６】
本発明において、ビームスプリッタ５５０は、ディテクタ５１０の上方に配置することができる。
【０１６７】
ビームスプリッタ５５０は、光源５４０から入射した光をディテクタ５１０へと反射し、ディテクタ５１０から反射された光をカメラ５３０へと導く。
【０１６８】
ディテクタ５１０とカメラ５３０との間には、レンズ５６０を更に設けることができる。カメラ５３０は、電気信号を画像に変換するための映像処理部５７０に接続される。
【０１６９】
映像処理部５７０は、欠陥の有無の判断を行なうために、カメラ５３０により獲得されたディテクタ５１０の映像に画像処理を施す。
【０１７０】
映像処理部５７０は、当該映像処理部５７０の内部に格納された欠陥判定プログラム（defect determination program）により自動的に、又は、観察者の肉眼によりマニュアルで、処理された画像を互いに比較することにより欠陥の有無を判断する。
【０１７１】
例えば、電気的信号Ａ，Ｂ，Ｃ，及びＤがそれぞれ、Ａ＝１、Ｂ＝０、Ｃ＝１、及びＤ＝１で現れた場合、同一の値を有する電気的信号Ａ，Ｃ，及びＤを正常と判断し、電気信号Ａ，Ｃ，及びＤとは異なる値を有する電気信号Ｂは不良と判断する。
【０１７２】
図１９は、本発明の第６実施例による配線欠陥検査装置を示す図である。
【０１７３】
図１９を参照すると、配線欠陥装置５００は、ディテクタ５１０と、電源５２０と、光源５４０と、カメラ５３０を含むことができる。
【０１７４】
ディテクタ５１０は、上部基板５１４と下部基板５１１を含む。
【０１７５】
液晶層５１２は上部基板５１４と下部基板５１１との間に位置し、透明電極５１３は上部基板５１４と液晶層５１２との間に位置している。
【０１７６】
電源５２０の２つの電極は、それぞれ、ディテクタ５１０と検査対象６００に接続される。
【０１７７】
より具体的には、電源５２０の第１電極は透明電極５１３に接続され、電源５２０の第２電極は、検査対象６００の配線６１０と電気的に接続されたテスト電極（不図示）に接続される。
【０１７８】
上部基板５１４の上部に、偏光板５１５を更に設けることができる。
【０１７９】
光源５４０はディテクタ５１０下部に用意され、光源５４０から照射される光は液晶層５１２及び偏光板５１５を透過してカメラ５３０に入射されることができる。
【０１８０】
ディテクタ５１０とカメラ５３０の間には更にレンズ５６０が設けられ、カメラ５３０は電気的信号を画像処理化するために設けられる映像処理部５７０に連結することができる。
【０１８１】
映像処理部５７０は、カメラ５３０から獲得したディテクタ５１０の映像を、画像処理技法により画像処理して、当該画像処理された内容を自動あるいは手動により比較し、検査対象の不良の有無を判断することができる。
【０１８２】
図２０は、本発明の一実施例による配線欠陥検査方法を示すフローチャートである。
【０１８３】
図２０を参照すると、この配線欠陥検査方法は、液晶分子を駆動する段階（Ｓ１）と、光を照射する段階（Ｓ２）と、映像獲得及び電気的信号に変換する段階（Ｓ３）と、比較及び判読段階（Ｓ４）を含むことができる。
【０１８４】
上記液晶分子を駆動する段階（Ｓ１）は、検査対象と図２の配線欠陥検査装置にバイアス電圧を印加することで実行することができる。
【０１８５】
より詳細には、電源は、ディテクタの透明電極と検査対象の配線と接続されたテスト電極との間に接続される。この電源は、検査対象と液晶層との間に電界を形成し、液晶層中の液晶分子を駆動させる。
【０１８６】
検査対象の特定部分の欠陥の有無を検査する場合、例えばＸ軸方向に配線が並んでいる検査対象の欠陥検査を行なう場合、配線が配列されたＸ軸方向にディテクタを移動させながら、各配線に対応する液晶分子を個別的に駆動させることができる。
【０１８７】
上記の光を照射する段階（Ｓ２）は、電界形成によって駆動された液晶分子に光を照射して、液晶分子の配向方向に沿って光を進行させ、ディテクタ外部へと透過させる段階である。
【０１８８】
これは、検査対象の配線の状態に依存するところの、各配線に対応する電界の形成及び液晶分子の駆動の差異を、光照射によって光学的に表すためである。
【０１８９】
上記の映像獲得及び電気的信号に変換する段階（Ｓ３）は、駆動された液晶分子の配向によって透過した光による映像を、カメラで獲得して電気的信号に変換する段階である。
【０１９０】
上記の比較及び判読段階（Ｓ４）は、変換された電気的信号を、予め設定された正常値と比較するか、又は、変換された電気的信号を互いに比較する段階である。例えば、電気的信号Ａ、Ｂ、Ｃ、及びＤが、Ａ＝１、Ｂ＝０、Ｃ＝１、Ｄ＝１である場合、同一値を示す信号Ａ、Ｃ、及びＤは正常と判読し、Ａ、Ｃ、及びＤとは異なる値を示す信号Ｂは不良と判読する。
【０１９１】
この段階Ｓ４は、電気的信号を画像処理化する段階、及び、結果として得られた信号を互いに比較して不良配線を探す段階を含むことができる。
【０１９２】
上記の画像処理された信号の比較も、正常値との比較による方法や、画像処理された信号を相互に比較する方法により行なうことができる。
【０１９３】
上述した各段階により検査対象の配線欠陥を検査することで、どのような欠陥が配線に生じているかがわかる。
【０１９４】
すなわち、配線の断線や変形が生じたような場合には、かかる欠陥のある部分の近くでは、電界形成が不能となったり電界が微弱なものとなったりして、液晶層に照射された光の透過度が正常値より小さくなることがある。
【０１９５】
一方、配線がショートした場合には、ショートした部分では正常な配線よりも高い強度の電界が形成され、液晶層に照射された光の透過度が正常値より大きくなることがある。
【０１９６】
上述の例は単なる例示に過ぎず、他の態様となる場合もあり得る。
【０１９７】
上述した方法によって不良配線が見つかった場合、不良箇所の正確な位置を探すために、この不良配線を所定の間隔で分割することができる。
【０１９８】
このような分割化された領域の各領域毎に上述した手法を適用すると、不良領域では非正常な電界が形成されるので、欠陥の正確な位置を探すことができる。
【０１９９】
このとき、ディテクタは、不良配線を発見するための方向とは垂直な方向、つまりＹ軸方向に、移動することができる。
【０２００】
これは、上述の分割化された部分をそれぞれ個別的に検査するためである。
【０２０１】
このような配線欠陥検査方法によると、検査対象に対してディテクタがＸ軸とＹ軸の両方向に移動している間に電界を形成できるので、不良配線ばかりではなく、その不良配線における不良位置までも正確に探ることができる。
【０２０２】
不良領域に対応付けられる座標は、配線の各領域の上を移動するディテクタの座標から知ることができる。
【０２０３】
この方法は、断線やショートといった不良ばかりではなく、他の形態の不良も見つけることができる。
【０２０４】
加えて、この方法は、検査対象と試験装置との間に電界を形成する、光学的または電気的方法なので、従来方法で起こるプローブによる検査対象の破損を防止することができる。
【０２０５】
図２１は、本発明の第７実施例による、ボール・グリッド・アレイ・パッケージ検査装置を示す図である。
【０２０６】
図２１を参照すると、ボール・グリッド・アレイ・パッケージ検査装置は、プローブユニット１１００、ディテクタ１２００、光源１３００、カメラ１４００、及び映像処理部１５００を含むことができる。
【０２０７】
プローブユニット１１００は、検査対象の配線と同一間隔で配置される複数個の探針部材１１１０を具備できる。このプローブユニット１１００は更に、各探針部材１１１０と電気的に接続する端子１１４０を含むことができる。端子１１４０は、ソルダーボール１１５０によって付けられる。端子１１４０は、プリント基板１１７０の背面に形成され、ソルダーバンプ１９００と接続している接続パッド１１２０に電気的信号を伝達する配線１１３０と接続することができる。従って、端子１１４０は、複数の探針部材１１１０を通じて、ボール・グリッド・アレイ・パッケージの配線１１３０と電気的に接続される。探針部材１１１０の上部は、伝導性シリコン１１１３により形成できる。伝導性シリコン１１１３は、圧縮弾性を有しており、プローブユニット１１００が検査対象の特定の部位とのみ接触することを防止する。つまり、検査対象がプローブユニット１１００と平行にされることに失敗した場合にも、伝導性シリコン１１１３は、プローブユニット１１００と検査対象との完全な接続を可能とする。
【０２０８】
ディテクタ１２００は、プローブユニット１１００の上部に位置し、探針部材１１１０と電気的に接続される。ディテクタ１２００は、反射板１２１０、下部基板１２２０、上部基板１２３０、透明電極１２４０、液晶層１２５０、透明ブロック１２６０、及び偏光板１２７０を含むことができる。
【０２０９】
反射板１２１０は、入射光を上方向に反射する。反射板１２１０の表面は、特定波長の光を反射させる、特定の物質でコーティングされることができる。
【０２１０】
下部基板１２２０は、反射板１２１０の上部に位置し、ガラスやプラスチックなどの透明な物質で形成することができる。
【０２１１】
上部基板１２３０は、下部基板１２２０と向かい合うように形成することができる。また、上部基板１２３０は、下部基板１２２０と同じ材料で作製することができる。さらに、下部基板１２２０と上部基板１２３０との間に配向膜（alignment layer）を設けることができる。この配向膜は、下部基板１２２０上のラビング処理された第１配向膜１２２１と、当該第１配向膜１２２１と異なる配向角にラビング処理され、上部基板１２３０上に設けられた第２配向膜１２３１を含むことができる。このような配向膜は、液晶の初期配向方向を決定する。配向膜は、一般に、ポリイミドベースの材料などのような高分子材料で形成され、例えば、垂直配向を可能とするポリイミドなどである。
【０２１２】
透明電極１２４０は、上部基板１２３０と第２配向膜１２３１との間に配置することができる。
【０２１３】
透明電極１２４０は、上部基板１２３０の全面を覆うことができ、ピクセルの端部が隣接するピクセルの端部と連結されるマトリックスの態様で配置される矩形の複数のピクセルにより構成することができる。このピクセル構造は、検出の分解能を向上させることができる。透明電極１２４０は、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの、透明な金属で形成できる。
【０２１４】
液晶層１２５０は、第１配向膜１２２１と第２配向膜１２３１との間に配置することができる。液晶分子は、低電圧での駆動が可能なネマチック液晶であり得る。例えば、液晶分子は、ＴＮ（twisted nematic）モード、ＳＴＮ（super twisted nematic）モード、ＩＰＳ(in-plane switching)モード、ＶＡ(vertical alignment)モード、ＯＣＢ(optically compensated bend)モードでの駆動が可能である。
【０２１５】
そして、上部基板１２３０と下部基板１２２０の間の液晶層１２５０の周辺領域を封止するために、封止部材１２５１を更に含むことができる。封止部材１２５１は、液晶注入のための隙間(gap)を形成するとともに、注入した液晶の漏れを防止するように機能する。封止部材１２５１は、上部基板１２３０と下部基板１２２０の何れかに封止される。
【０２１６】
透明ブロック１２６０は、外部から衝撃や周囲の状況によっても、ディテクタ１２００の水平（evenness）と均一性(uniformity)を維持するために、上部基板１２３０の上方に積層される。この透明ブロック１２６０は、エポキシなどの接着剤により、上部基板１２３０に接着される。
【０２１７】
偏光板１２７０は、光源１３００と液晶層１２５０との間に配置される。この偏光板１２７０は、特定方向に振動する光のみを通過させ、入射光の偏光の程度により透過する光の光量を制御できる。
【０２１８】
光源１３００はひとつ又は複数備えることができ、この光源１３００はディテクタ１２００を照射するためにディテクタ１２００の上方に位置する。光源１３００から出射した光は、ビームスプリッタ１６００によってディテクタ１２００方向へと反射される。
【０２１９】
ディテクタ１２００の上方に位置するビームスプリッタ１６００は、入射光と反射光の何れかを反射して、他は透過させる。例えば、ビームスプリッタ１６００は、光源１３００からの光をディテクタ１２００側に反射し、ディテクタ１２００からの光をカメラ１４００側へと透過させる。従って、ビームスプリッタ１６００を透過した光とビームスプリッタ１６００を透過しなかった光との間に、光量の差異を生じさせることができる。
【０２２０】
ディテクタ１２００の上に位置するカメラ１４００には、ＣＣＤカメラを用いることができる。カメラ１４００は、ディテクタ１２００から受けた映像信号(image signals)を電気信号に変換し、電気的な異常の有無を判断するために当該電気信号を画像処理する。
【０２２１】
ディテクタ１２００とカメラ１４００との間には、更に、レンズ１７００を設けることができる。
【０２２２】
レンズ１７００にはテレセントリック（telecentric）レンズを使用でき、このレンズ１７００は、カメラ１４００内に格納されているＣＣＤ素子のサイズに合致するように集光する。カメラ１４００は、光を電気的なアナログ信号に変換し、当該アナログ信号を増幅し、当該増幅されたアナログ信号をデジタル信号に変換し、このデジタル信号を映像処理部１５００へと送信する。
【０２２３】
映像処理部１５００はカメラ１７００と連結され、カメラ１７００から提供されるデジタル信号をボルテージ・イメージ・プロセッシング（voltage image processing）の手法によりして、他の信号に変換する。より具体的には、デジタル信号は画像処理の手法により画像処理され、当該画像処理信号を互いに自動的若しくは手動で比較してソルダーバンプ１９００の高さと形状が測定される。プローブユニット１１００とディテクタ１２００に電力供給するために、電源部１８００を更に設けることができる。
【０２２４】
より具体的には、電源部１８００は、ディテクタ１２００内に設けられている透明電極１２４０に第１電極１８００ａが接続され、プローブユニット１１００内の探針部材１１１０に第２電極１８００ｂが接続される。従って、電源部１８００からの電圧が、透明電極１２４０を介して液晶へと印加される。電源部１８００からの電力は、直流電圧、交流電圧、及びパルス電圧の中の何れかであり得る。
【０２２５】
図２２は、本発明の一実施例による、ソルダーバンプの高さを測定するためのフローチャートである。
【０２２６】
図２２を参照すると、ソルダーバンプの高さの測定方法は、ディテクタとプローブユニットに電源を印加することを含む（Ｓ１１段階）。
【０２２７】
電力（バイアス電圧）は、ディテクタに設けられた透明電極と、検査対象であるソルダーバンプと接続されたプローブユニットに印加される。
【０２２８】
ソルダーバンプと透明電極との間に、電界を形成する（Ｓ１２段階）。
【０２２９】
バイアス電圧は、探針部材と電気的に接続されたソルダーバンプと透明電極との間に電界を生じさせるために、電源により透明電極と探針部材との間に印加される。
【０２３０】
この電界により、液晶分子は駆動される。このような電界は、液晶の捩れ（twist）を変化させ、ソルダーバンプの高さに応じて、液晶を通った入射光の明るさを変化させる。
【０２３１】
他のソルダーバンプと高さが異なっていたり、或いは、ソルダーバンプとプリント基板の接続パッドとの接続が不完全であったりする非正常なソルダーバンプがある場合には、液晶分子が感じる電界の強度と正常なソルダーバンプの電界強度との間に差異を生じる。
【０２３２】
非正常なソルダーバンプが、正常なソルダーバンプよりも、液晶層により近く位置するかより遠くに位置していると、これに応じて、電界強度が強くなるか弱くなるかし、液晶分子が感じる電界強度に差異が生じる。
【０２３３】
液晶分子が感じる電界強度の差異は、それぞれのソルダーバンプに対応する液晶分子の駆動に差異を生じさせる。
【０２３４】
電界によって駆動された液晶分子に光を照射する（Ｓ１３段階）。
【０２３５】
電界によって、液晶層を透過する光の透過度はそれぞれ異なってくる。液晶分子の配向状態に応じ、偏光板に光が到達したときの強度または波長が異なることとなる。
【０２３６】
光は、電気的信号に変換される（Ｓ１４段階）。
【０２３７】
偏光板を透過した光は、ビームスプリッタを通りカメラに達する。カメラは、その光を電気的信号に変換する。
【０２３８】
電気的信号は、映像へと変換される（Ｓ１５段階）。
【０２３９】
カメラによって獲得された電気的信号はアナログ信号であり、これらのアナログ信号は増幅器によって増幅され、デジタル信号に変換される。これらのデジタル信号は、液晶分子の駆動の差異に依存して互いに異なる。測定された輝度の強さは、映像処理部で処理される。
【０２４０】
ソルダーバンプの高さは、この映像から測定される（Ｓ１６段階）。
【０２４１】
ソルダーバンプの高さと形状は、映像処理部で変換された映像を相互に比較することにより、測定される。
【０２４２】
図２３は、本発明の一実施例による、データ処理の過程を示した図である。
【０２４３】
図２３を参照すると、信号入力ユニット７１０の前に設けられたカメラのレンズは、偏光板を透過した光が信号入力ユニット７１０に入力される光の量を調節できる。従って、検査対象のイメージは、レンズを通じて、信号入力ユニット７１０に送られる。
【０２４４】
信号入力ユニット７１０は、レンズを通ってきた検査対象の映像を電気的信号に変換し、この電気的信号は増幅器によって増幅される。信号入力ユニット７１０から出力された電気的信号は、映像の輝度とカラー値によって決定できるアナログ信号である。
【０２４５】
信号コンバータ７２０は、信号入力ユニット７１０から出力されたアナログ信号をデジタル映像信号へと変換する。アナログ映像信号は、デジタル化に先立ち、信号コンバータ７２０によって輝度成分（brightness component）と色差成分（chrominance component）に分離される。このプロセスは、イメージセンサによっても、処理することができる。
【０２４６】
成分抽出部７６０は、デジタル映像信号に変換されたデータ値を調節することができる。デジタル映像信号に変換されたデータは、輝度と色相のみをもつようになる。映像の輝度と色差は８ビットで表示され、０から２５５の間のレベルをもつ。信号コンバータ７２０を通ったデジタル映像信号は、信号全体のうちの一部である、の輝度と色相のみを用いる。従って、成分抽出部７６０に入力されたデジタル映像信号は、色相値（color value）が０〜２５５段階の範囲のものとなる。デジタル映像信号の輝度と色相を変換する過程は、成分抽出部７６０内に設けられたマイクロ・プロセッサによって実行される。
【０２４７】
不要な演算を減らすために、０〜２５５段階の輝度と色相のレベルを含む変換表を準備することができる。
【０２４８】
上述の過程を経たデジタル映像信号は、映像表示ユニット７７０によって表示される。
【０２４９】
図２４は、本発明の一実施例による、ボール・グリッド・アレイ・パッケージ検査装置の、ソルダーバンプの高さを測定した結果を示す図である。
【０２５０】
図２４を参照すると、映像処理部に表示されるソルダーバンプの形状は、０から２５５のレベル範囲のグレイ値（gray value）で表現できる。例えば、明るさの程度の値が０に近いほど暗く、２５５に近いほど明るい。このような輝度の強さ及び分布を参照することで、３次元イメージが得られ、正確なソルダーバンプの高さがわかる。
【０２５１】
図２５は、ボール・グリッド・アレイ・パッケージ検査装置により測定された、ソルダーバンプに生じた欠陥を示した図である。
【０２５２】
図２５を参照すると、本発明によるボール・グリッド・アレイ・パッケージ検査装置は、ソルダーバンプの高さばかりではなく、ソルダーバンプの形状を参照することで、不良を検出できる。
【０２５３】
図２５中のブリッジバンプは、隣接するソルダーバンプが連結されることで生じた欠陥を表している。ソルダーバンプ間の距離は、ボール・グリッド・アレイ・パッケージ中のプリント回路基板の上部面と接続されるソルダーボールを装着するために設けられる端子間の距離よりも、短い。従って、隣接するソルダーバンプの分子間引力のせいでお互いにくっ付いたり、マスクプロセスの際に発生した不良によってダンベルのような形状となったりする。
【０２５４】
「欠損バンプ」（missing bump）は、あるべきソルダーバンプがない欠陥で、どのようなイメージも現れない。ソルダーバンプは、端子と連結された配線と一対一の関係で電気的に接続されるように形成される。従って、ソルダーバンプが形成されるべき場所にソルダーバンプが位置していない場合には、検査時において何ら電界が形成されない。その結果、当該場所では、光が液晶を通過せずに黒色に表示されることになる。
【０２５５】
「バンプスクラッチ」（bump scratch）は、ソルダーバンプの表面のスクラッチを含む欠陥を表す。ソルダーバンプの上面にスクラッチが発生すると、スクラッチ部分の表面は他の表面部分よりも低くなる。スクラッチ部分で形成される電界は、正常部で形成される電界とは異なり、したがって、スクラッチは正常部とスクラッチを含む非正常部との間で輝度の差異を生じさせる。
【０２５６】
「バンプずれ」（bump misalignment）は、プリンタ基板に形成された接続パッドとソルダーバンプの位置に、ずれ（misalignment）を生じたものである。ソルダーバンプを形成する際には、ソルダーバンプの中央は、配線に接続された接続パッドの中央に位置決めされなければならない。しかし、製造工程時発生した振動などの外部要因により、ソルダーバンプと配線との接着位置にずれが生じると、ソルダーバンプと配線との電気的接続はなし得ても、電界強度が弱くなって映像が不鮮明になる。
【０２５７】
このような輝度の強度と分布を参照して３次元イメージを得ることとすると、ソルダーバンプの不良を正確に測定することができる。
【０２５８】
本発明の検査装置を利用して、他の形態の不良も検出できる。
【０２５９】
ボール・グリッド・アレイ・パッケージのプリンと基板に形成された配線の構造的欠陥は、プローブユニットの探針部材を変更することで検出することができる。この構造的欠陥は、例えば、プリント回路基板の製造過程において生じた断線やショートを含む。
【０２６０】
正常なプリント回路基板では、接続パッドと端子とは、設計回路に基づいて、配線によって電気的に接続されるか、或いは、絶縁されなければならない。しかし、配線に断線された部分があると、端子とソルダーバンプの電気的接続が損なわれる。また、配線にショートした部分があると、検査している接続パッドばかりではなく、他の接続パッドに印加される電圧も変化してしまう。このような構造的欠陥は、プリント回路基板上に形成された端子のそれぞれに行方向または列方向に電圧を印加することにより検出することができるし、あるいは、端子をグループに分類して各グループに属する端子に電圧を同時に印加することによっても検出することができる。
【０２６１】
上述したソルダーボールの高さや形状及び断線やショートの検査は、独立して実施することができるし、これらのうちの少なくとも２つの検査を並行して実施することも可能である。
【０２６２】
図２６及び図２７は、通常のＢＧＡパッケージの平面図である。
【０２６３】
図２８及び図２９は、それぞれ、図２６及び図２７に図示されたＢＧＡパッケージの断面図である。
【０２６４】
図２６及び図２８を参照すると、ＢＧＡパッケージは、回路基板８１０とこの回路基板８１０上に実装された半導体チップ８１２を含む。半導体チップ８１２は、エポキシモールドコンパウンド（ＥＭＣ）などのようなモールドコンパウンドによって、回路基板８１０上に封止されている。
【０２６５】
半導体チップ８１２は、フリップチップ技術により、回路基板８１０上に実装することができる。回路基板８１０上には、複数個の接続パッド８１４が形成されている。
【０２６６】
接続パッド８１４は、回路基板８１０内の配線８１８から伸びるバンプランド（不図示）の上に形成されたソルダーバンプ８１４を含む。ソルダーバンプ８１４は、半導体チップ８１２のパッド（不図示）に対応する位置に形成される。回路基板８１０の背面には、複数の端子が形成されている。
【０２６７】
ＢＧＡパッケージの各端子は、配線８１８から伸びるボールランド８１７と、ボールランド８１７上に形成されたソルダーボール８１６を含むことができる。
【０２６８】
ソルダーバンプ８１４とソルターボール８１６は互いに、配線８１８によって電気的に接続される。配線８１８は、回路設計に応じて、単層あるいは多層に形成することができる。従って、回路設計により、ソルダーバンプ８１４がどのようにソルダーボール８１６と結び付けられているかを理解することができる。
【０２６９】
図２７及び図２９を参照すると、半導体チップ８２２は、ボンデリングワイヤ８２９により回路基板８２０の配線８２８と電気的に接続することができる。複数個の接続パッド８２４が回路基板８２０上に形成され、接続パッド８２４のそれぞれは配線８２８と電気的に接続される。半導体チップ８２２は、半導体チップ８２２を外部環境から保護するために封止材によって封止される。
【０２７０】
回路基板８２０の背面には、複数個の端子が形成されている。ＢＧＡパッケージの各端子は、配線８２８から伸びるボールランド８２７と、ボールランド８２７上に形成されたソルダーボール８２６を含むことができる。
【０２７１】
ソルダーバンプ８２４とソルダーボール８２６は、配線８２８によって電気的に接続される。配線８２８は、回路設計により、単層あるいは多層に形成することができる。従って、回路設計により、ソルダーバンプ８２４がどのようにソルダーボール８２６と結び付けられているかを理解することができる。
【０２７２】
図３０及び図３１はそれぞれ、プリント回路基板内に含まれている相互接続の欠陥を示す図である。
【０２７３】
回路基板上に配線を形成する際に、断線やショートなどの構造的欠陥が発生し得る。
【０２７４】
回路基板８３０は、その製造過程で発生した不良によって、図３０に図示したような断線部ＥＯや、図３１に図示したような隣接する配線と部分的に異常接続している非正常部ＥＳを有することがある。
【０２７５】
正常な回路基板８３０内において、接続パッド８３５と端子８３７は、設計回路により、配線８３８によって電気的に接続されるか絶縁されなければならない。しかし、配線８３８に断線部分ＥＯがあると、相互に対応付けられる接続パッドＯ１と端子Ｉ１は電気的に接続されない。加えて、配線８３８に異常接続部分ＥＳがあれば、回路基板８３０の端子Ｉ２への電圧印加は、端子Ｉ２に対応する接続パッドＯ２ばかりではなく、他の端子Ｉ３に対応する接続パッドＯ３に印加される電圧を変化させてしまう。
【０２７６】
図３２は、本発明の検査装置を用いて検査することができる他の態様のプリント回路基板を示す図である。
【０２７７】
図３２を参照すると、この検査装置は、半導体パッケージのための回路基板ばかりではなく、半導体パッケージが実装されたプリント回路基板も検査することができる。
【０２７８】
半導体パッケージが実装されたプリント回路基板８４０は、複数個のパッケージ領域８４２を含んでおり、このパッケージ領域８４２には半導体パッケージと電気的に接続される複数個の接続パッド８４４が形成されている。接続パッド８４４は、プリント回路基板８４０に形成された配線層８４８を通じて端子８４６と接続する。配線層８４８は、プリント回路基板８４０上に、単層あるいは多層に形成され得る。
【０２７９】
端子８４６は電気機器に接続され、この電気機器から電力と信号が端子へと入力される。プリント回路基板の設計回路により、各端子８４６と接続パッド８４４の接続関係が理解される。
【０２８０】
図３３は、本発明の第８実施例による、プリント回路基板検査装置を概略的に示す図である。
【０２８１】
図３３を参照すると、本発明の一実施例による検査装置９００は、検査対象物９３０が置かれるステージ９１０と、検査対象物９３０の配線を検査するディテクタ９２０を含む。
【０２８２】
検査対処物９３０が置かれる検査ソケット９４０と、検査対象物９３０にテスト電力を供給するためのテストライン９１６は、ステージ９１０に接続される。
【０２８３】
テストライン９１６は、検査ソケット９４０内に形成された複数個のテスト電極９１４に接続される。テスト電極９１４は、それぞれ、検査対象物９３０の端子に接続される。
【０２８４】
検査対象物９３０は、更に、外部電圧が印加される端子と、当該端子と接続される配線と、当該配線を通じて上記端子と電気的に接続される接続パッドを含むことができる。例えば、検査対象物９３０は、半導体パッケージに使用される回路基板や半導体パッケージが実装されるプリント回路基板である。回路基板及びプリント回路基板はそれぞれ、外部からの電気信号が入力される端子と当該端子に比べてそのサイズとピッチが相対的に小さい接続パッドを含むことができる。
【０２８５】
検査ソケット９４０は検査対象物上に配列された端子に対応付けられたテスト電極を備え、ステージ９１０に脱着可能な構造とすることができる。従って、配線検査のための検査ソケット９４０は、検査対象物に応じて、交換することができる。
【０２８６】
ディテクタ９２０は検査対象物９３０の前方に位置し、偏光板９２１、液晶層９２３、及び透明電極９２４を含む。液晶層９２３は、透明電極９２４と下部基板９２２との間に介在される。透明電極９２４は透明導電物質で形成され、共通電圧を印加する共通ライン９１８に接続される。
【０２８７】
液晶層９２３は、偏光板９２１に対して所定の角度で調整することができる。透明電極９２４と検査対象物９３０との間に形成される電界によって液晶層９２３中の液晶分子が回転することで、液晶層９２３及び偏光板９２１を通過する光の透過度が変化する。
【０２８８】
ディテクタ９２０は、電界の強さ及び/又は電界の有無を、透過度を利用した光学的なイメージとして表示する。検査対象物９３０の配線は、この光学的イメージを用いて検査することができる。
【０２８９】
偏光板９２１は、液晶層９２３に入射する光を偏光した光とするために、液晶層９２３の前方に設けられる。
【０２９０】
液晶分子は、正の誘電率異方性を有する液晶分子と、負の誘電率異方性を有する液晶分子とに、大別することができる。正の誘電率異方性を有する液晶分子は電界と平行な方向に配向し、負の誘電率異方性を有する液晶分子は電界に垂直な方向に配向する。
【０２９１】
上記の液晶分子は、低電圧での駆動が容易なネマチック液晶であり得る。例えば、当該液晶分子は、ＴＮ（twisted nematic）モード、ＳＴＮ（super twisted nematic）モード、ＩＰＳ（in-plane switching）モード、ＶＡ（vertical alignment）モード、ＯＣＢ（optically compensated bend）モードで駆動できる。
【０２９２】
本発明では、偏光板の偏光軸と液晶分子の配向方向に依存する光の透過度を利用している。本発明は、液晶分子の配向方向及び偏光軸の方向を適切に調節することにより、正の誘電率異方性を有する液晶分子と負の誘電率異方性を有する液晶分子を使用することができる。
【０２９３】
例えば、正の誘電率異方性を有する液晶分子を使用する場合、液晶分子を偏光板９２１の偏光方向に垂直に配向させることができる。また、負の誘電率異方性を有する液晶分子を使用する場合、液晶分子は偏光板９２１の偏光方向と垂直な方向に対してプレチルトするように配向させることができる。
【０２９４】
液晶層９２３に電界が形成されていない場合、前者はノーマリーブラックであってディテクタの透過度は低く、後者はノーマリーホワイトであってディテクタの透過度が高い。液晶層９２３に電界が形成される場合、前者では電界に平行な方向に液晶分子が回転して透過度が増加し、後者では電界の方向に垂直でプレチルトした方向に液晶分子が回転して透過度が減少する。
【０２９５】
図３３に図示されたように、入射光Ｌｉは外部光源（不図示）からディテクタ９２０へと照射される。入射光Ｌｉは、偏光板９２１及び液晶層９２３を通過して、下部基板９２２の表面に形成された反射板により反射されて出射光Ｌｒとしてディテクタ９２０の外部へと出射される。液晶層９２３内の液晶分子の方向により、出射光Ｌｒの明るさは異なってくる。 
【０２９６】
一方、入射光Ｌｉは、液晶層９２３の背面から、液晶層９２３を通って外部へと出射される。入射光Ｌｉは液晶層９２３の下方に設けられたバックライトユニットから供給され、偏光板９２１は入射光Ｌｉに対して液晶層９２３の前方又は後方、すなわち、液晶層９２３の正面及び背面に配置することができる。
【０２９７】
本発明の一実施例による検査装置は、更に、ディテクタ９２０の反対側に設けられるカメラ９２６を含むことができる。カメラ９２６は、ディテクタ９２０上に表示されるイメージを獲得して映像処理部９３４へと送信することができる。
【０２９８】
検査対象物９３０の端子は、検査対象物９３０を検査するために、検査ソケット９４０の電極に接続される。検査対象物９３０の端子にテスト電圧を印加し、透明電極９２４に共通電圧を印加し、検査対象物９３０の接続パッドと透明電極９２４との間に電界を形成する。
【０２９９】
接続パッドがテスト電圧印加用の端子と接続されると、接続パッドと透明電極９２４との間に電界が形成される。接続パッドがテスト電圧印加用の端子と接続されていないと、接続パッドと透明電極９２４との間には電界が形成されないか、弱い電界のみが形成される。ディテクタ９２０に光が照射されると、接続パッドと透明電極との間の電界によって形成されたイメージが、ディテクタ９２０に表示される。
【０３００】
例えば、ノーマリーブラックであるディテクタ内においては、テスト電圧が送られた接続パッドに対応するディテクタ部分はホワイトと表示される。ノーマリーホワイトであるディテクタ内においては、テスト電圧が送られた接続パッドに対応するディテクタ部分はブラックと表示される。
【０３０１】
検査対象物９３０の設計回路により、正常な検査対象物の基準イメージを得ることができる。従って、ディテクタで表示されたイメージと基準イメージとを比較して、ディテクタで表示されたイメージから漏れた部分は断線として認識される。また、設計回路上でテスト電圧が印加された端子と連結されていない接続パッドに対応されたイメージがディテクタに表示されると、検査対象物９３０の配線が非正常的にショートしたものとして認識できる。
【０３０２】
本発明の一実施例による検査装置は、透明電極９２４及びテスト電極９１４にそれぞれ、共通電圧及びテスト電圧を印加する制御部１３２を含む。制御部１３２は、テストライン９１６を通じてテスト電極９１４にテスト電圧を印加し、共通ライン９１８を通じて透明電極９２４に共通電圧を印加する。
【０３０３】
制御部１３２から印加される電圧は、テスト電極９１４と透明電極９２４との間に電位をもつ。例えば、制御部１３２は、透明電極９２４にアース電圧を印加して、テスト電極９１４に正電圧または負電圧を印加して、液晶層９２３に電界を形成できる。
【０３０４】
制御部１３２は、予め設定された検査の順番に従って複数個のテスト電極９１４に順次に又は同時にテスト電圧を印加し、検査装置の全般的な動作を制御する。
【０３０５】
カメラ９２６で撮影された映像は、映像処理部９３４に転送される。映像処理部９３４は、伝送された映像をデジタル信号に変換して増幅及びフィルタリングすることができる。データ処理部９３６は、映像処理部９３４で変換されたデジタル映像信号から検査対象物の配線不良の形状と位置を検査することができる。
【０３０６】
図３４は、本発明の第８実施例による回路基板検査装置の検査ソケットを表した図面である。
【０３０７】
プリント回路基板検査装置は、検査対象物の構造及び端子構造に適合した検査ソケットを備えることができ、検査対象物により検査ソケットの形態を変更することができる。
【０３０８】
図３４を参照すると、ＢＧＡ回路基板９３０を検査するための検査ソケット９４０は、回路基板９３０が置かれるマウント領域９４２を有するブロック９１２と、マウント領域９４２に形成された複数のテスト電極９４４を含む。
【０３０９】
マウント領域９４２は回路基板９３０に対応した形態を有する。テスト電極９４４は回路基板９３０の端子に対応された位置に形成され、回路基板９３０がローディング（loading）された状態で、当該回路基板９３０の端子と接続される。
【０３１０】
テスト電極９４４は、回路基板９１２に形成された端子と一対一に対応しないこともある。例えば、ＢＧＡ回路基板の端子配列のピッチが規格化されている場合、端子の数は、マウント領域９４２に形成された電極の数と同じであるか或いは少ない。従って、検査ソケット９４０は規格化された電極ピッチを有する凡用ソケットとなり、多様な種類の回路基板を検査することができる。
【０３１１】
図３４ではＢＧＡ回路基板のための検査ソケットを例示したが、パッケージ実装のためのプリント回路基板のための検査ソケットもこれと類似な形態をもつ。例えば、プリント回路基板検査のための検査ソケットは、プリント回路基板が載置され、電気機器と接続するためのプリント回路基板の端子に対応するテスト電極を有するブロックを含むことができる。
【０３１２】
図３５は及び図３６はそれぞれ、本発明の第８実施例による検査ソケットのテスト電極を表した図面である。
【０３１３】
図３５を参照すると、本発明の一実施例による検査ソケットのテスト電極は、回路基板９３０のボールランド９３７に接続されるピン形状とすることができる。テスト電極は、ソルダーボールが形成されていない回路基板を検査するのに使用できる。ピン９１４は、回路基板上に露出されたボールランドに接続される。
【０３１４】
例えば、テスト電極は、ブロック９１２から突出されたピン９４４と、ピン９４４に弾性を提供するスプリング９４６を含むポーゴーピン（pogo pin）である。回路基板９３０がロードされてボールランド９３７と接続されるとき、ピン９４４はブロック９１２内部に押し下げられ、このスプリングによってボールランド９３７に密着される。それぞれのピン９４４には、テストライン９４８を介して、テスト電圧が印加される。
【０３１５】
図３６を参照すると、検査ソケットは、ボールランド９３７上にソルダーボール９３６が形成された回路基板９３０を検査するために使用され得る。検査ソケットは、ソルダーボール９３６が挿入されるホルダー形状の複数のテスト電極９５４を含む。
【０３１６】
回路基板９３０がロードされると、テスト電極９５４は広がってソルダーボール９３６に強く密着させることができる。それぞれのテスト電極９５４には、テストライン９５８を介してテスト電圧が印加される。
【０３１７】
図３７は、本発明の一実施例による回路基板検査方法を説明するためのフローチャートである。
【０３１８】
図３７を参照すると、複数個の端子をもつ検査対象物を検査するための検査ソケットをステージに設置する（Ｓ２１段階）。検査対象物は素子が接続される複数個の接続パッド、接続パッドと配線で連結された複数個の端子を接続する回路基板である。例えば、回路基板は半導体チップが接続される接続パッドをもつＢＧＡ基板あるいはパッケージが接続される接続パッドをもつプリント回路基板である。端子は回路基板の一面に露出されたパッドであり、ＢＧＡ基板のパッド上に形成されたソルダーボールである。
【０３１９】
検査対象物を検査ソケットにローディングして、検査ソケットの電極と検査対象物の端子を電気的に接続する（Ｓ２２段階）。検査ソケットには複数個のテスト電極が形成されていて、テスト電極は回路基板の端子に対応されて接続できる。
【０３２０】
検査対象物上にディテクタをローディングする（Ｓ２３段階）。ディテクタを、検査対象物に最大限に近接するようにローディングして、ディテクタと検査対象物の電界検出効率を高める。
【０３２１】
検査対象物の端子に対する検査順序を設定する（Ｓ２４段階）。検査順序は検査対象物に形成された端子にテスト電圧を印加する順序である。
【０３２２】
検査順序は、端子にひとつずつ順次にテスト電圧を印加して遮断する方法と、端子を複数のグループに分類してグループをひとつずつ順次選択してグループ内の端子に同時にテスト電圧を印加して遮断する方法が含まれる。
【０３２３】
検査順序は本発明の検査装置に予め入力しておいて選択することができ、検査順序を設定する段階は、ディテクタのローディング以後に限らず、どの段階でも実施することができる。
【０３２４】
上述の検査順序により、端子に電圧を印加する（Ｓ２５段階）。端子に電圧を印加すると、端子と連結された接続パッドとディテクタの透明電極との間に電界が形成され、ディテクタにイメージで表示される。
【０３２５】
ディテクタに表示されたイメージを処理して、各端子に連結された配線を検査する（Ｓ２６段階）。設計回路上で連結された接続パッドと透明電極との間に電界が形成されていないと、テスト電圧が印加された端子とこれに対応する接続パッドとの間の配線が断線であると判断する。あるいは、設計回路上で連結されていない接続パッドと透明電極との間で電界が形成されると、テスト電圧が印加された端子と電界を形成する接続パッドとの間の配線がショートしているとして判断する。
【０３２６】
上述したように、本発明は端子に比較して相対的にピッチが小さい接続パッドにプローブを接続することなく、ピッチが大きな端子とディテクタの透明電極との間に電圧を印加することにより、液晶の駆動に応じた電界の光学的イメージを利用して回路基板の不良を検出することができる。
【０３２７】
図３８は、本発明の第９実施例による、テスターの欠陥検査装置を表した図面である。
【０３２８】
図３８を参照すると、テスターの欠陥検査装置２１００は、ディテクタ２１１０と、電源２１２０と、カメラ２１３０を含む。
【０３２９】
テスター２２００は、ベース２２１０と、検査のためにベース２２１０上に載置される製品と電気的に接続される複数の探針ピン２２２０を具備する。
【０３３０】
ディテクタ２１１０は、液晶層２１１２と、透明電極２１１３と、偏光板２１１５を含む。液晶層２１１２は、上部基板２１１４と、下部基板２１１１との間に介在される。液晶層２１１２の下部には更に、偏光板２１１５からの光を反射させるために、反射板２１１１を備えることができる。
【０３３１】
液晶層２１１２内の液晶分子は、配向膜（不図示）により、偏光板２１１５の偏光方向に対して所定の角度で配向している。液晶分子の配向方向は、液晶分子の種類によっては、偏光板２１１５の偏光方向に平行であったり垂直であったりし得る。
【０３３２】
上記の液晶分子は、低電圧での駆動が容易なネマチック液晶であり得る。例えば、当該液晶分子は、ＴＮ（twisted nematic）モード、ＳＴＮ（super twisted nematic）モード、ＩＰＳ（in-plane switching）モード、ＶＡ（vertical alignment）モード、ＯＣＢ（optically compensated bend）モードで駆動できる。
【０３３３】
テスター２２００の探針ピンを検査する際、透明電極２１１３と探針ピンに電圧が印加される。
【０３３４】
具体的には、電源２１２０は２個の電極を有し、一方は透明電極２１１３に接続され、他方はテスター２２００の探針ピン２２２０と直接連結されるか、若しくは、ベース２２１０と探針ピン２２２０が電気的に接続されている場合にはベース２２１０を介して探針ピン２２２０と接続される。
【０３３５】
カメラ２１３０は、ディテクタ２１１０の上方に位置し、液晶の駆動によって変化するディテクタ２１１０の映像を獲得し、当該獲得した映像信号を処理して電気的信号に変換することができる。
【０３３６】
テスターの欠陥検査装置２１００において、テスター２２００の欠陥を検査する原理は液晶表示装置の動作と同様である。
【０３３７】
本発明のディテクタ２１１０において、透明電極２１１３は液晶表示装置の透明電極に対応し、被検査装置であるテスターの探針ピンは液晶表示装置の画素電極に対応する。
【０３３８】
電源２１２０により、透明電極２１１３と探針ピン２２２０あるいはベース２２１０に、バイアス電圧を印加して探針ピン２２２０と透明電極２１１３との間に電界を形成する。
【０３３９】
電圧が透明電極２１１３と探針ピン２２２０に印加されるとき、透明電極２１１３と探針ピン２２２０との間の電界によって、液晶層２１１２内の液晶分子が再配向する。
【０３４０】
透明電極２１１３と探針ピン２２２０との間の電界の大きさは透明電極２１１３と探針ピン２２２０の距離に反比例し、ディテクタ２１１０に入射する光の強度は電界の強度に比例し、ディテクタ２１１０の明るさは光の強度によって変化する。
【０３４１】
電界によって駆動された液晶分子に光が照射されると、液晶分子の配向に依存して、光の強度や波長は偏光板２１１５に近づくにつれて変化する。
【０３４２】
例えば、液晶分子が偏光板２１１５の偏光方向に対して垂直に配向していると、液晶分子は電界方向と平行に回転し、探針ピン２２２０に対応する位置に相当するディテクタの部分を明るくする。ディテクタの明るさは、電界の強さに比例する。
【０３４３】
偏光板２１１５を透過した光は、カメラ２１３０によって獲得され、電気的信号に変換される。
【０３４４】
カメラ２１３０によって変換された電気的信号は液晶分子の駆動の違いに応じて異なり、この違いにより欠陥の有無を判断することができる。すなわち、探針ピン２２２０に対応する箇所が明るくなったり暗くなったりする探針ピン２２２０の位置を測定でき、透明電極２１１３と探針２２２０の距離によって明るさが違ってくるので非正常な探針ピンの検出ができる。
【０３４５】
図３９及び図４０は、本発明の一実施例によるテスターの不良検査方法を説明するための図面と、テスターの欠陥可否判断のためのシミュレーション結果を表したグラフである。本シミュレーションには、ＢＧＡ検査装置のソケットを適用した。
【０３４６】
このシミュレーションは、ディテクタ２１１０とテスター２２００に、６００Ｖ〜２１０００Ｖのバイアス電圧を印加した場合の、探針ピンの距離に対する透過度の関係を表している。
【０３４７】
図３９は、Ｉ-Ｉ′に沿って、探針ピンの高さに差異が生じている場合を示している。
【０３４８】
図３９を参照すると、探針ピン２２２０は、第１サブピン（sub pin）２２２０ａと第２サブピン２２２０ｂを備えている。第２サブピン２２２０ｂが第１サブピン２２２０ａよりも低い場合、サブピン２２２０ｂの上部において、偏光板を通った光の透過度が低く現れることがわかる。
【０３４９】
すなわち、正常な高さのサブピン２２２０ａは一定の光透過度（略０．２５ａ．ｕ．）をもつ反面、高さが低い非正常なサブピン２２２０ｂの場合には、正常な高さのサブピン２２２０ａよりも低い光透過度（略０．２２ａ．ｕ．）をもつ。
【０３５０】
正常なサブピン２２２０ａは２つのピークと１つの谷をしめす。これは、サブピン２２２０ａ及びサブピン２２２０ｂのエッジにおける電界の強度が、中心部よりも強いためである。
【０３５１】
探針ピン２２２０の間で透過度（略０．３１ａ．ｕ．）が相当に高く現れる理由は、互いに向かい合うエッジにおいて干渉が生じるためである。
【０３５２】
図４０は、Ｉ-Ｉ′に沿って、第１サブピンと第２サブピンとの間に間隔の違いが起きた場合の図である。
【０３５３】
図４０を参照すると、第１サブピン２２２０ａと第２サブピン２２２０ｂとの間隔（ｍ）が正常的なサブピンの正常間隔（ｍ´）よりも狭い場合、透過率の隣接するピーク間の間隔に差異が生じることがわかる。
【０３５４】
すなわち、第１サブピン２２２０ａと第２サブピン２２２０ｂ間の間隔が正常間隔よりも狭い場合には、探針ピン２２２０上に現れる２つの隣接する透過率のピークの間隔（ｍ）は、正常な探針ピン２２２０上に現れる２つの隣接する透過率のピークの間隔（ｍ´）よりも、狭い。
【０３５５】
これは、同一の高さあるいは同一の間隔で設けられたサブピン２２２０ａ、２２２０ｂを有する探針ピン２２２０と、異なる高さあるいは異なる間隔で設けられたサブピン２２２０ａ、２２２０ｂを有する探針ピン２２２０では、液晶分子が感じる電界強度に差異が生じ、液晶分子の配向構造が異なるためである。
【０３５６】
ディテクタ２１１０を構成する上部および下部基板２１１１、２１１４、液晶層２１１２、偏光板２１１５は、数ミクロンの厚さをもつので、外部衝撃や環境によってその構造の変形を引起し得る。これを防止するため、ディテクタ２１１０は更に、ガラスブロック（不図示）を備えることができる。ガラスブロックはディテクタ２１１０の上部に設けることができる。
【０３５７】
図４１は、本発明の第１１実施例による、テスターの欠陥検査装置を示す図面である。
【０３５８】
図４１を参照すると、テスターの欠陥検査措置２１００は、ディテクタ２１１０と、電源２１２０と、光源２１４０と、カメラ２１３０を含む。
【０３５９】
ディテクタ２１１０は、上部基板２１１４と下部基板２１１１を含む。
【０３６０】
上部基板２１１４と下部基板２１１１との間に液晶層２１１２が注入されており、上部基板２１１４と液晶層２１１２との間には透明電極２１１４が介在している。
【０３６１】
電源２１２０の２つの電極はそれぞれ、ディテクタ２１１０と検査対象であるテスター２２００に接続される。
【０３６２】
具体的には、電源２１２０の第１電極は透明電極２１１３に接続され、第２電極は接続ピン２２２０又はベース２２１０に接続される。
【０３６３】
ディテクタ２１１０には更に、上部基板２１１４の上方の偏光板２１１５と、下部基板２１１１の下方の反射板２１１６が含まれる。
【０３６４】
光源２１４０から照射される光は、偏光板２１１５を透過し、液晶層２１１２を通り、反射板２１１６で反射され、反射された光は再度、液晶層２１１２と偏光板２１１５を透過してカメラ２１３０に入射する。
【０３６５】
この検査装置２１００は、ディテクタ２１１０に入射する光とディテクタ２１１０から反射する光の経路を分離するためのビームスプリッタ２１５０を備えることができる。
【０３６６】
ビームスプリッタ２１５０は、入射光と反射光の何れか一方を全反射させ、他方は透過させるような設計とすることができる。
【０３６７】
本発明では、ビームスプリッタ２１５０はディテクタ２１１０の上方に設けることができる。
【０３６８】
ビームスプリッタ２１５０は、光源２１４０から発せられた光をディテクタ２１１０へと反射し、ディテクタ２１１０で反射された光をカメラ２１３０へと導く。
【０３６９】
ディテクタ２１１０とカメラ２１３０との間には、更に、レンズ２１６０を設けることができる。カメラ２１３０は、電気的信号を画像処理するために設けることができる映像処理部２１７０に接続することができる。
【０３７０】
映像処理部２１７０は、カメラ２１３０で獲得されたディテクタ２１１０の映像を画像処理し、当該画像処理された映像を自動若しくは手動で互いに比較して検査対象の不良の有無を判断する。
【０３７１】
この比較は、画像処理された結果を互いに比較するか、又は、予め設定された正常値と比較することによって、実行される。
【０３７２】
図４２は、本発明の第１２実施例による、テスターの欠陥検査装置を表した図面である。
【０３７３】
図４２を参照すると、テスターの欠陥検査装置２１００は、ディテクタ２１１０と、電源２１２０と、光源２１４０と、カメラ２１３０を含む。
【０３７４】
ディテクタ２１１０は、上部基板２１１４と下部基板２１１１を含む。
【０３７５】
上部基板２１１４と下部基板２１１１との間には液晶層２１１２が注入されており、上部基板２１１４と液晶層２１１２との間には透明電極２１１３が介在している。
【０３７６】
電源２１２０の２つ電極はそれぞれ、ディテクタ２１１０と検査対象であるテスター２２００に接続される。
【０３７７】
具体的には、電源２１２０の第１電極は透明電極２１１３に接続され、第２電極は接続ピン２２２０やベース２２１０に接続される。
【０３７８】
ディテクタ２１１０には更に、液晶層２１１２の下方の偏光板２１１５が含まれる。
【０３７９】
光源２１４０は、ディテクタ２１１０の下方に配置され、光源２１４０から照射される光は偏光板２１１５及び液晶層２１１２を透過してカメラ２１３０に入射する。
【０３８０】
ディテクタ２１１０とカメラ２１３０との間には更に、レンズ２１６０を設けることができ、カメラ２１３０は、電気的信号を画像処理化するために設けられる映像処理部２１７０に接続される。
【０３８１】
映像処理部２１７０は、カメラ２１３０で獲得されたディテクタ２１１０の映像を画像処理し、当該画像処理された映像を自動若しくは手動で互いに比較して検査対象の不良の有無を判断する。この検査は、多数の探針ピンを用いた電気的方法によって一度で行なうことができ、繰り返しの再現性も優れている。
【０３８２】
図４３は、本発明の一実施例による、テスターの欠陥検査方法を順次的に表したフローチャートである。
【０３８３】
図４３を参照すると、このテスターの欠陥検査方法は、ディテクタ配置段階Ｓ３１と、電界印加段階Ｓ３２と、光照射段階Ｓ３３を含む。
【０３８４】
ディテクタ配置段階Ｓ３１は、透明電極、偏光板、及び液晶層を含むディテクタを、複数の探針ピンをもつテスターの上に配置する段階である。
【０３８５】
テスターに設けられる複数の探針ピンは、ニードル型、ブレード型、フィルム型、ハイブリッド型、ポーゴー型、メムス型（mems type）であり得る。
【０３８６】
上記のニードル型はタングステンあるいはレニウムタングステンワイヤを母材として製作できる。上記のブレード型はニッケルあるいはベリリウムなどを母材として製作できる。上記のフィルム型はポリイミドフィルムに銅版あるいはその他の導電体を載せてエッチング加工することで製作できる。上記のハイブリッド型はフィルム型に半導体製造技術を応用して、導電性媒体を注入することで製作できる。上記のポーゴー型はスプリングの張力を利用したポーゴーピンを素材として製作できる。上記のメムス型はメムス工程技術を応用して製作される。
【０３８７】
電界印加段階Ｓ３２は、ディテクタの透明電極とテスターを電源に連結し、探針ピンと透明電極との間に電界を印加する段階である。
【０３８８】
液晶層中の液晶分子は電界の印加により所定角度で回転でき、この回転角は探針の状態に依存する。
【０３８９】
光照射段階Ｓ３３は、ディテクタ上での探針ピンの対応位置を示すために、ディテクタに光を照射する段階である。
【０３９０】
上述の過程によると、液晶分子の回転角による透過光の明るさの違いから探針ピンの位置、探針ピン間の間隔、探針ピンのチップの高さを決定することができ、ディテクタに表示された部分の形状から探針ピンの歪みを検出できる。
【０３９１】
図４４乃至図４６は、半導体検査用テスターの欠陥検査方法を表した図面である。図４４は半導体検査用プローブカードを表した図面である。図４５はプローブカードに設けられた探針ピンの不良パターンを表した図面である。図４６は探針ピンの欠陥検査結果を表した図面である。
【０３９２】
図４４を参照すると、テスターは、半導体検査用プローブカード２３００として、プリント回路基板２３１０上に複数の探針ピン２３２０がお互いに対向して配列できる。
【０３９３】
複数の探針ピン２３２０の端部は、一方の側に折曲され、検査対象である半導体の電極パッド（不図示）と接続される。
【０３９４】
図４５を参照すると、複数の探針ピン２３２０は、一定の間隔及び高さでプリント回路基板２３１０上に設けられる。探針ピン２３２０の形状は、プローブカード２３００の製造工程中あるいは他の作業工程中において、頻繁に変更され得る。
【０３９５】
具体的には、一部の探針ピン２３２０間の間隔が水平方向に曲がって正常な探針ピン２３２０の間隔より狭く形成されたり（Ｗ２）広く形成されたり（Ｗ１）する不良が発生し得るし、チップの長さが正常な探針ピン２３２０よりも長かったり（Ｅ２）短かったり（Ｅ３）する不良が発生することもある。
【０３９６】
また、探針ピン２３２０の一部は、上下方向に曲がって折曲された部分が上方を向いていたり（Ｅ５）下方に向いていたりする（Ｅ６）こともある。
【０３９７】
上述の欠陥のタイプは、プローブカード２３００の製造工程中に発生し得る。このような欠陥はまた、プローブカード２３２０が半導体の電極パッドと接触した際の屈曲やダメージによっても発生し得る。
【０３９８】
図４６を参照すると、探針ピン２３２０の状態は、当該状態が正常であるか非正常であるかに応じて、欠陥検査装置の画面２１８０にドットとして映像化される。
【０３９９】
不良の探針ピン２３２０によって形成される映像化パターンは、間隔、チップ長、位置の異常を含む。
【０４００】
上記の間隔の異常は、正常な探針ピン２３２０間の間隔Ｗ１に比較して、非正常な探針ピン２３２０間の間隔Ｗ２が長かったり短かったりするケースを意味する。
【０４０１】
探針ピン２３２０間の間隔が正常間隔よりも広い場合にはドットパターンの間隔は正常間隔Ｗ１よりも広く現れるし、その反対の場合には正常間隔Ｗ１よりも狭い間隔Ｗ２となる。
【０４０２】
上述のチップ長の異常は、正常な探針ピン２３２０の長さＥ１に比べて、探針ピン２３２０が長かったりＥ２、短かったりＥ３することを意味している。
【０４０３】
探針ピン２３２０の長さが正常な長さよりも長い場合Ｅ２には、探針ピン２３２０と液晶層の間の電界強度は強くなり、その結果、色は濃くなり周囲（periphery）が広がったドットパターンＥ２が現れる。これと反対の場合には、色は薄くなり周囲が狭くなったドットパターンＥ３が現れる。
【０４０４】
上述の位置の異常は、探針ピン２３２０の折曲された部分が上方向に持ち上げられていたりＥ５、下方に向いていたりＥ６することを意味する。
【０４０５】
探針ピン２３２０が上方向に持ち上げられた場合Ｅ５、半導体の電極パッドとの接続面積が小さくなったり弱くなったりし、映像化されたドットパターンは色の薄い又は周囲の狭いものとなる。
【０４０６】
探針ピン２３２０が下方向に向いた場合、半導体の電極パッドとの接続が成り立たないために、トッドパターンが現れない場合がある。
【０４０７】
図４７乃至図４９は、表示装置検査用テスターの欠陥検査方法を表した図面である。図４７は表示装置検査用プローブユニットを表した図面である。図４８はプローブユニットに設けられた探針の不良パターンを表した図面である。図面４９は探針ピンの欠陥検査を表した図面である。
【０４０８】
図４７を参照すると、表示装置の欠陥を検査するためのテスターは、プローブブロック２４１０及び当該ローブブロック２４１０に繋がれた複数の探針ピン２４２０を含むプローブユニット２４００であり得る。
【０４０９】
プローブブロック２４１０は、ニードルタイプＭやブレードタイプＮなどとすることができる。ブレードタイプの探針ピンの場合、探針ピン２４２０は、一定の間隔で形成されたスリット２４１１内に挿入されることができる。
【０４１０】
ニードルタイプＭの場合、探針ピン２４２０は、電極パッド（不図示）との接続の際、隣接する探針ピン２４２０とのショートを防止するため、奇数番目の探針ピン２４２０と偶数番目の探針ピン２４２０の折曲の程度を互いに異ならしめることができる。
【０４１１】
探針ピン２４２０は、これらの探針ピンが一定間隔で且つ一定のチップ高さである状態であるときにのみ、表示装置の電極パッドと適切な接続がなされ得る。
【０４１２】
図４８を参照すると、図４８（ｍ）はニードルタイプの探針ピンの不良パターンを表しており、図４８（ｎ）はブレードタイプの探針ピンの不良パターンを表している。
【０４１３】
ニードルタイプの探針ピンの不良パターンは、長さ、間隔、及び位置の異常を含む。
【０４１４】
上述の長さ異常は、正常な探針ピンよりも、長かったりＥ８、短かったりＥ９する場合を含む。
【０４１５】
上述の距離異常は、探針ピン２４２０が水平方向に曲がって隣接する探針ピンとの距離が近くなったりＷ４、探針ピン２４２０が長くなったりする場合が含まれる。
【０４１６】
上述の位置異常は、探針ピン２４２０の折曲した部分が上方向に曲がって持ち上げられたりＥ１２、下方向に向いてしまうＥ１１場合を含む。
【０４１７】
ブレードタイプの探針ピンの場合、不良パターンでは、探針ピンの正常長さＥ１３よりも長かったりＥ１４短かったりＥ１５することがあり、または、電極パッドと接続する部分が水平方向に曲がってしまって隣接する探針ピンとの間隔が正常探針ピンの間隔Ｗ５よりも狭くＷ６なったりすることがある。
【０４１８】
探針ピン２４２０の不良パターンは、製造工程中あるいは表示装置の欠陥検査の過程で発生し得る。
【０４１９】
図４９を参照すると、探針ピン２４２０の状態は、正常状態であるか不良状態であるかによって、欠陥検査装置の画面２１８０上にドットとして現れる。図４９（ｍ´）は探針ピンがニードルタイプである場合を表しており、図４９（ｎ´）は探針ピンがブレードタイプである場合を表している。
【０４２０】
いずれの場合においても、仮にある探針ピン２４２０が屈曲して隣接した探針ピンとの間隔が近くなった場合Ｗ４、Ｗ６には、正常状態での間隔Ｗ３、Ｗ５、よりも、トッド間の間隔は狭く表示される。
【０４２１】
ある探針ピン２４２０の長さが正常状態のものＥ７、Ｅ１３よりも長いＥ８、Ｅ１４場合には、探針ピン２４２０とディテクタとの間の電界強度の増加により、映像化されたドットはより濃く且つよりブロードな周辺をもつことになる。
【０４２２】
ある探針ピン２４２０の長さが正常状態のものの長さＥ７、Ｅ１３よりも短いＥ９、Ｅ１５場合には、探針ピン２４２０とディテクタとの間の電界強度の減少により、映像化されたドットはより薄く且つより狭い周辺をもつことになる。
【０４２３】
ある探針ピン２４２０が上方に持ち上がったＥ１２場合には、その長さが短いＥ９探針ピン２４２０と同様に、薄く且つ狭い周辺をもつ映像化されたドットパターンとなる。
【０４２４】
ある探針ピン２４２０が下方に下がっているＥ１１場合には、電極パッドとの接続が得られずにドットパターンが映像化されないことがあり得る。
【０４２５】
上述した探針ピン２３２０、２４２０の不良パターン及び映像化されたドットパターンは一例に過ぎず、これらに限定されるものではない。
【０４２６】
上述したように、本発明によれば、半導体や表示装置の欠陥検査に先立ってプローブカードやプローブユニットのようなテスターを検査することができ半導体や表示装置の適切な検査を遂行することができる。
【０４２７】
すなわち、プローブカードやプローブユニットの探針ピンにつき、当該探針ピン間の間隔異常やチップの高さ異常などの有無を検知することができる。
【産業上の利用可能性】
【０４２８】
本発明は、半導体装置や表示装置を検査するためのテスターとしてばかりではなく、表面表示装置の画素、プリント回路基板の配線、ボール・グリッド・アレイ・パッケージの配線、及びソルダーボールの形状などの種々の電子機器の不良の有無を判断するために利用し得るものである。
【図１】
2010506196.tif 000003
【図２】
2010506196.tif 000004
【図３】
2010506196.tif 000005
【図４】
2010506196.tif 000006
【図５】
2010506196.tif 000007
【図６】
2010506196.tif 000008
【図７】
2010506196.tif 000009
【図８】
2010506196.tif 000010
【図９】
2010506196.tif 000011
【図１０】
2010506196.tif 000012
【図１１】
2010506196.tif 000013
【図１２】
2010506196.tif 000014
【図１３】
2010506196.tif 000015
【図１４】
2010506196.tif 000016
【図１５】
2010506196.tif 000017
【図１６】
2010506196.tif 000018
【図１７】
2010506196.tif 000019
【図１８】
2010506196.tif 000020
【図１９】
2010506196.tif 000021
【図２０】
2010506196.tif 000022
【図２１】
2010506196.tif 000023
【図２２】
2010506196.tif 000024
【図２３】
2010506196.tif 000025
【図２４】
2010506196.tif 000026
【図２５】
2010506196.tif 000027
【図２６】
2010506196.tif 000028
【図２７】
2010506196.tif 000029
【図２８】
2010506196.tif 000030
【図２９】
2010506196.tif 000031
【図３０】
2010506196.tif 000032
【図３１】
2010506196.tif 000033
【図３２】
2010506196.tif 000034
【図３３】
2010506196.tif 000035
【図３４】
2010506196.tif 000036
【図３５】
2010506196.tif 000037
【図３６】
2010506196.tif 000038
【図３７】
2010506196.tif 000039
【図３８】
2010506196.tif 000040
【図３９】
2010506196.tif 000041
【図４０】
2010506196.tif 000042
【図４１】
2010506196.tif 000043
【図４２】
2010506196.tif 000044
【図４３】
2010506196.tif 000045
【図４４】
2010506196.tif 000046
【図４５】
2010506196.tif 000047
【図４６】
2010506196.tif 000048
【図４７】
2010506196.tif 000049
【図４８】
2010506196.tif 000050
【図４９】
2010506196.tif 000051
【国際調査報告】
2010506196.tif 000052
2010506196.tif 000053