(57)【要約】  標準的な絶縁セルが、電源アイランド境界において、過渡電圧をクランプする保護装置をも備える集積回路を提供する。
2010515276.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源アイランドを含む集積回路を操作するための方法であって、
ａ）電源アイランド境界で少なくとも幾つかのデジタル信号の電圧をクランプする動作と、
ｂ）前記電源アイランド境界で少なくとも幾つかのデジタル信号を絶縁する動作と、を含み、
前記動作（ａ）および（ｂ）は、それぞれの被保護絶縁セルにより、それぞれの境界でそれぞれのラインのために、共同で行われる方法。
【請求項２】
請求項１記載の方法において、
前記クランプする動作は、種々のラインにおいて所望の駆動コンダクタンスを提供するために、異なる位置で別様に実行される方法。
【請求項３】
請求項１記載の方法において、
前記絶縁する動作は、給電されないアイランドへの入り口において所望の信号状態を提供するために、異なる位置で別様に実行される方法。
【請求項４】
請求項１記載の方法において、
前記絶縁する動作は、給電されないアイランドへの入り口において任意選択によりその前の値にラッチされ得る信号状態を提供するために、異なる位置で別様に実行される方法。
【請求項５】
請求項１記載の方法において、
前記クランプする動作は、少なくとも１つのデプリーションダイオードにより実行される方法。
【請求項６】
請求項１記載の方法において、
前記クランプする動作は、Ｎチャネルトランジスタによってのみ実行される方法。
【請求項７】
請求項１記載の方法において、
前記クランプする動作は、１ラインあたりに２つだけのトランジスタにより実行される方法。
【請求項８】
請求項１記載の方法において、
前記クランプする動作は、過電圧および不足電圧の両方を抑制する方法。
【請求項９】
複数の電源アイランドを含む集積回路を操作するための方法であって、
ａ）電源アイランド境界で少なくとも幾つかのデジタル信号をクランプし、これにより過電圧および不足電圧の両方を抑圧する動作と、
ｂ）前記電源アイランド境界で少なくとも幾つかのデジタル信号を絶縁する動作と、を含み、
前記動作（ａ）および（ｂ）は、それぞれの被保護絶縁セルにより、それぞれの境界でそれぞれのラインのために、共同で行われる方法。
【請求項１０】
請求項９記載の方法において、
前記クランプする動作は、種々のラインにおいて所望の駆動コンダクタンスを提供するために、異なる位置で別様に実行される方法。
【請求項１１】
請求項９記載の方法において、
前記絶縁する動作は、給電されないアイランドへの入り口において所望の信号状態を提供するために、異なる位置で別様に実行される方法。
【請求項１２】
請求項９記載の方法において、
前記絶縁する動作は、給電されないアイランドへの入り口において任意選択によりその前の値にラッチされ得る信号状態を提供するために、異なる位置で別様に実行される方法。
【請求項１３】
請求項９記載の方法において、
前記クランプする動作は、少なくとも１つのデプリーションダイオードにより実行される方法。
【請求項１４】
請求項９記載の方法において、
前記クランプする動作は、Ｎチャネルトランジスタによってのみ実行される方法。
【請求項１５】
請求項９記載の方法において、
前記クランプする動作は、２つだけのトランジスタによってのみ実行される方法。
【請求項１６】
複数の電源アイランドを含む集積回路を操作するための方法であって、
ａ）電源アイランドの境界を横断する実質的に全てのデジタル信号をクランプし、これにより過電圧および不足電圧を抑圧する動作と、
ｂ）前記電源アイランド境界で実質的に全ての非クロックデジタル信号を絶縁し、これにより、パワーダウンされるアイランドの境界を横断する信号の伝播を抑圧する動作と、を含み、
前記動作（ａ）および（ｂ）は、それぞれの被保護絶縁セルにより、それぞれの境界でそれぞれのラインのために、共同で行われる方法。
【請求項１７】
請求項１６記載の方法において、
前記クランプする動作は、種々のラインにおいて所望の駆動コンダクタンスを提供するために、異なる位置で別様に実行される方法。
【請求項１８】
請求項１６記載の方法において、
前記絶縁する動作は、給電されないアイランドへの入り口において所望の信号状態を提供するために、異なる位置で別様に実行される方法。
【請求項１９】
請求項１６記載の方法において、
前記絶縁する動作は、給電されないアイランドへの入り口において任意選択によりその前の値にラッチされ得る信号状態を提供するために、異なる位置で別様に実行される方法。
【請求項２０】
請求項１６記載の方法において、
前記クランプする動作は、少なくとも１つのデプリーションダイオードにより実行される方法。
【請求項２１】
請求項１６記載の方法において、
前記クランプする動作は、ｎチャネルトランジスタによってのみ実行される方法。
【請求項２２】
請求項１６記載の方法において、
前記クランプする動作は、１ラインあたりに２つだけのトランジスタにより実行される方法。
【請求項２３】
集積回路であって、
少なくとも１つの電源アイランドと、
デジタル信号が前記電源アイランドに接続するところに存する被保護絶縁セルと、を備え、
それらは、前記アイランドがオンである時には前記信号の電圧エクスカーションをクランプし、それがオフである時には前記アイランドを絶縁する集積回路。
【請求項２４】
請求項２３記載の集積回路において、
前記被保護絶縁セルは、種々のラインにおいて所望の駆動コンダクタンスを提供するために、同じチップ上の異なる位置で異なるデバイス幅を使用する集積回路。
【請求項２５】
請求項２３記載の集積回路において、
前記被保護絶縁セルは、給電されないアイランドへの入り口において所望の信号状態を提供するために、同じチップ上の異なる位置で異なる絶縁ロジックを使用する集積回路。
【請求項２６】
請求項２３記載の集積回路において、
前記被保護絶縁セルのうちの幾つかは、給電されないアイランドへの入り口において前の信号状態を保つために、幾つかの位置でのみ絶縁ロジックを使用する集積回路。
【請求項２７】
請求項２３記載の集積回路において、
前記被保護絶縁セルは、クランプ動作のためにデプリーションダイオードを使用する集積回路。
【請求項２８】
請求項２３記載の集積回路において、
前記被保護絶縁セルは、クランプ動作のためにＮチャネルトランジスタのみを使用する集積回路。
【請求項２９】
請求項２３記載の集積回路において、
前記被保護絶縁セルは、クランプ動作のために１ラインあたりに２つのトランジスタのみを使用する集積回路。
【請求項３０】
請求項２３記載の集積回路において、
前記被保護絶縁セルは、過電圧および不足電圧の両方をクランプする集積回路。
【請求項３１】
請求項２３記載の集積回路において、
前記電源アイランドに加えて少なくとも１つの常時オンセクションをさらに備え、これは、前記集積回路が最初にパワーアップされるたびにパワーアップされる集積回路。
【請求項３２】
請求項２３記載の集積回路において、
前記電源アイランドに加えて少なくとも１つの常時オンセクションをさらに備え、これは、前記集積回路が最初にパワーアップされるたびにパワーアップされ、かつ前記電源アイランドのパワーアップを開始させることができる集積回路。
【請求項３３】
請求項２３記載の集積回路において、
前記電源アイランドに加えて少なくとも１つの常時オンセクションをさらに備え、これは、前記集積回路が最初にパワーアップされるたびにパワーアップされ、かつ前記電源アイランドに電力を供給するそれぞれのスイッチング回路を制御する集積回路。
【請求項３４】
集積回路であって、
複数の電源アイランドと、
非クロックデジタル信号が前記電源アイランドのうちの１つに接続する位置のうちの実質的に全ての位置に存する被保護絶縁セルと、を備え、
それらは、前記アイランドがパワーオンされる時には前記信号の電圧エクスカーションをクランプし、かつ
それがパワーオフされる時には前記アイランドを絶縁する集積回路。
【請求項３５】
請求項３４記載の集積回路において、
前記被保護絶縁セルは、種々のラインにおいて所望の駆動コンダクタンスを提供するために、同じチップ上の異なる位置で異なるデバイス幅を使用する集積回路。
【請求項３６】
請求項３４記載の集積回路において、
前記被保護絶縁セルは、給電されないアイランドへの入り口において所望の信号状態を提供するために、同じチップ上の異なる位置で異なる絶縁ロジックを使用する集積回路。
【請求項３７】
請求項３４記載の集積回路において、
前記被保護絶縁セルのうちの幾つかは、給電されないアイランドへの入り口において前の信号状態を保つために、幾つかの位置でのみ絶縁ロジックを使用する集積回路。
【請求項３８】
請求項３４記載の集積回路において、
前記被保護絶縁セルは、クランプ動作のためにデプリーションダイオードを使用する集積回路。
【請求項３９】
請求項３４記載の集積回路において、
前記被保護絶縁セルは、クランプ動作のためにｎチャネルトランジスタのみを使用する集積回路。
【請求項４０】
請求項３４記載の集積回路において、
前記被保護絶縁セルは、クランプ動作のために１ラインあたりに２つのトランジスタのみを使用する集積回路。
【請求項４１】
請求項３４記載の集積回路において、
前記被保護絶縁セルは、過電圧および不足電圧の両方をクランプする集積回路。
【請求項４２】
集積回路であって、
常にパワーアップされてはいない電気回路を含む少なくとも１つの電源アイランドと、
前記回路とデジタル信号ラインとの間に電気的に挿入された複数の被保護絶縁セルと、を備え、
前記被保護絶縁セルのうちの幾つかは電圧クランプも備え、
前記アイランドがパワーアップされる時には、前記被保護絶縁セルは前記回路と前記デジタル信号ラインとの間にデジタル信号を接続し、同時に前記ラインの電圧エクスカーションを制限し、
前記アイランドがパワーアップされない時には、前記被保護絶縁セルは前記回路から前記デジタル信号ラインへの信号の伝播を妨げる集積回路。
【請求項４３】
請求項４２記載の集積回路において、
前記被保護絶縁セルは、給電されないアイランドの境界において所望の信号状態を提供するために、同じチップ上の異なる位置で異なる絶縁ロジックを使用する集積回路。
【請求項４４】
請求項４２記載の集積回路において、
前記被保護絶縁セルは、電圧エクスカーションを制限するためにデプリーションダイオードを使用する集積回路。
【請求項４５】
請求項４２記載の集積回路において、
前記被保護絶縁セルは、電圧エクスカーションを制限するためにＮチャネルトランジスタのみを使用する集積回路。
【請求項４６】
請求項４２記載の集積回路において、
前記被保護絶縁セルは、電圧エクスカーションを制限するために１ラインあたりに２つのトランジスタのみを使用する集積回路。
【請求項４７】
請求項４２記載の集積回路において、
前記被保護絶縁セルは、過電圧および不足電圧の両方をクランプする集積回路。
【請求項４８】
請求項４２記載の集積回路において、
前記電源アイランドに加えて少なくとも１つの常時オンセクションをさらに備え、これは、前記集積回路が最初にパワーアップされるたびにパワーアップされる集積回路。
【請求項４９】
請求項４２記載の集積回路において、
前記電源アイランドに加えて少なくとも１つの常時オンセクションをさらに備え、これは、前記集積回路が最初にパワーアップされるたびにパワーアップされ、かつ前記電源アイランドのパワーアップを開始させることができる集積回路。
【請求項５０】
請求項４２記載の集積回路において、
前記電源アイランドに加えて少なくとも１つの常時オンセクションをさらに含み、これは、前記集積回路が最初にパワーアップされるたびにパワーアップされ、かつ前記電源アイランドに電力を供給するそれぞれのスイッチング回路を制御する集積回路。
【請求項５１】
回路であって、
電源アイランドと、
複数の入出力ラインで信号を送受信するように作用可能に接続された、前記電源アイランド内の回路素子と、
前記入出力ラインのうちのそれぞれの入出力ライン上に置かれた保護絶縁回路であって、前記電源アイランドが別々にパワーダウンされる時に前記それぞれのラインを切断し、また前記それぞれのラインでの電圧エクスカーションをクランプする保護絶縁回路と、
を備える回路。
【請求項５２】
請求項５１記載の回路において、
前記保護絶縁回路は、電圧エクスカーションをクランプするためにデプリーションダイオードを使用する回路。
【請求項５３】
請求項５１記載の回路において、
前記保護絶縁回路は、電圧エクスカーションをクランプするためにＮチャネルトランジスタのみを使用する回路。
【請求項５４】
請求項５１記載の回路において、
前記保護絶縁回路は、電圧エクスカーションをクランプするために１ラインあたりに２つのトランジスタのみを使用する回路。
【請求項５５】
請求項５１記載の回路において、
前記保護絶縁回路は、過電圧および不足電圧の両方をクランプする回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、単一の集積回路の中に複数の別々にパワーアップされる「電源アイランド」を含むシステムおよび集積回路に関する。
【背景技術】
【０００２】
関連出願との相互参照
米国特許出願第６０／９３４，９２３号（以前は１１／６１８，８７４という番号が付されていた）（特許文献１）および第６０／９９９，７６０号（以前は１１／６１８，８７５という番号が付されていた）（特許文献２）からの優先権が主張される。それらは共に２００６年１２月３１日に出願されたものであり、それぞれの全体が本願明細書において参照により援用されている。
【０００３】
多くの携帯用電子システムはバッテリの寿命によりきわどく制限される。例えば、ユーザは、重いセル電話を好まないけれども、また、自分のセル電話が電力切れになってシャットダウンすることを好まない。バッテリ寿命を改善する１つの方法は、携帯システムの電子部品のエネルギー効率を高めることである。
【０００４】
低消費電力集積回路の制約が着実に厳しくなっているので、電源アイランドの技術がより重要となっている。この技術では、集積回路の或る部分は「必要に応じて」(on an “as-needed" basis) パワーアップされるだけである。
【０００５】
電源アイランド技術はスマートパワー技術とは非常に違うということに留意するべきである。例えば、スマートパワーＩＣ（第２版、ムラリ他、１９９５年）(Smart Power ICs (2.ed. Murari et al. 1995))を参照されたい。スマートパワー技術では、標準供給電圧で動作するロジックステージまたは混合信号ステージは同じチップにおいて高電圧ドライバ回路と組み合わされる。高電圧領域および低電圧領域の両方の使用を可能にするために、純粋にロジックまたは混合信号のチップでは用いられないであろう特別のデバイス構造が良く使われる。
【０００６】
オンチップ電源アイランドの使用は、消費電力を減少させるのに適する多くの利点を有するけれども、本願に記載された種々の発明により対処される幾つかの意外な困難もあるということを発明者らは悟った。
【０００７】
次に、発明のポイントのうちの幾つかが記述され、その後にそれらのポイントの利益についての付加的な説明が続く。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願第６０／９３４，９２３号
【特許文献２】米国特許出願第６０／９９９，７６０号
【特許文献３】米国特許出願第６０／９３４，９３６号
【特許文献４】米国特許出願第６０／９２１，５０７号
【特許文献５】米国特許出願第６０／９３４，９１８号
【特許文献６】米国特許出願第６０／９３４，９１７号
【特許文献７】米国特許出願第６０／９３４，９３７号
【特許文献８】米国特許出願第６０／９２１，５０８号
【特許文献９】米国特許出願第１１／６１８，８４９号
【特許文献１０】米国特許出願第１１／６１８，８５２号
【特許文献１１】米国特許出願第１１／６１８，８６５号
【特許文献１２】米国特許出願第１１／６１８，８６７号
【特許文献１３】米国特許出願第１１／６４９，３２５号
【特許文献１４】米国特許出願第１１／６４９，３２６号
【特許文献１５】米国特許出願第１１／９６５，９４３号
【特許文献１６】米国特許出願第１１／９６６，０１２号
【特許文献１７】米国特許出願第１１／９６６，１４７号
【発明の概要】
【０００９】
本願は電源アイランドアーキテクチャへの新しいアプローチを開示し、過電圧保護および／または不足電圧保護が絶縁回路に付け加えられる。好ましくは、保護回路を含む絶縁回路は、電源アイランド境界を横断するどのラインでも使用される。これについての幾つかのあり得る例外が、他の多くの実施例の細目、改変形、および変化形と共に、以下で詳しく述べられる。
【００１０】
次に、特許請求の範囲に記載されたどの発明をも必ずしも限定しないさらなる背景と利点の説明とが続く。
未知の状態または過渡事象の伝播を抑えるために、電源アイランドの境界（およびその他の場所で）において絶縁が良く使われる。絶縁セルは、強制的にラインをローにし、あるいはそれをハイにし、あるいは（あまり頻繁にではないが）ラインの最後の有効な状態を維持することができる。
過電圧および過電流保護は、集積回路の外部接続箇所に長く使われてきている。しかし、本発明者らは、スケーリングに伴って、これらの問題点の幾つかは、集積回路の内部ノードで今再び扱われなければならないことを悟った。
【００１１】
幾つかの因子がこれに寄与している。１つは、バッテリ給電アプリケーションにおいて今日一般的に動作に必要とされる極めて低い動作電圧である。関連する１つは、装置のスケーリングにより、装置構造がますます脆弱になっていることである。別の１つの因子は、電源アイランド自体への電力スイッチングが局所のラインに過渡事象を導入する可能性があることである。別の１つの因子は、頑健な設計の実行のために、チップ設計者にとっては、使用される回路の各ブロックについて過渡電圧生成および脆弱性についての詳しい明細を研究しなくても良いのが有益であるということである。別の１つの因子は、電源アイランドを含む設計において標準的な絶縁セルブロックがとにかく普通に使用されることであり、それ故に、過電圧保護を絶縁セルに付け加えることは、設計労働力や処理時間にごく僅かな負担を掛けるだけで、設計により大きな頑健性を与える。
【００１２】
開示された革新的な技術は、電源アイランドを有するデザインにおける標準的な絶縁セルの代わりに被保護絶縁セルを用いる。１つのクラスの実施形態において、被保護絶縁セルは、電源アイランド境界を横断するどのデジタルラインのためにも用いられる。他の１つのクラスの実施形態において、スキューまたは位相シフトが特に望ましくないクロックラインを除いて、電源アイランド境界を横断するどのデジタルラインのためにも被保護絶縁セルが用いられる。
【００１３】
開示された革新的な技術は、種々の実施形態において、少なくとも次の利点のうちの１つ以上を提供する。
●改善された信頼性
●オンチップスイッチングに起因する過渡事象に対する脆弱性が小さくなっていること
●オンチップスイッチング過渡事象を弱める必要性が小さくなっていること
●（オンチップ導体が無給電アンテナとして作用し、外部電磁場により励振される）誘導過渡事象に対する不感性が大きいこと
●付加的な設計労働力が無いこと
●チップデザインの中で既存のあるいは外部のデザインブロックを使うという大きな容易性
【００１４】
開示される発明は、発明の重要な実施例を示していて参照により本願明細書に組み込まれる添付図面と関連して記述される。
【図面の簡単な説明】
【００１５】
【図１】現在好ましい実施形態において適切な絶縁セルに付け加えられる保護回路の例を示す。
【図２】図１の保護ステージが電源アイランド境界において信号絶縁とどのように好ましく組み合わされるかを示す。
【図３】図１のセルが有利に使われているチップの例を示す。
【図４】図２の絶縁が有利に使われている、図３のチップの中の１つの特別の例の詳細図である。
【図５Ａ】電源アイランドをシャットダウンする一般的なシーケンスのフローチャートである。
【図５Ｂ】電力を回復する一般的なシーケンスのフローチャートである。
【発明を実施するための形態】
【００１６】
本願の多数の革新的な教示は（限定ではなく、実例として）現在好ましい実施形態に特に関連して記述される。
【００１７】
ロジック絶縁制御（オフアイランド効果からのオンアイランド絶縁）
１つの好ましい実施形態では、ロジックモジュールおよびＲＡＭブロックのアイランドパワーダウンは、アナログパワーゲーティング／スイッチングセルで物理的に成し遂げられ得る。しかし、アイランド電力除去時、無給電ロジックスタンバイ時、および１つ以上のアイランドに電力を再び加える時、コントローラの残りの部分の論理状態が維持されることを保証するために慎重な考慮が必要である。
【００１８】
図１は、現在好ましい実施形態において適切な絶縁セルに付け加えられる保護回路の例を示す。図に示されている構造は、２つのラインＯＵＴ１およびＯＵＴ２のための過電圧／不足電圧クランピングを示す。（ＯＵＴ１およびＯＵＴ２の他の接続は、このブロックによっては影響されない。）絶縁コンポーネントは、ＯＵＴ１から接地への１つのコンデンサと、ＯＵＴ２から接地への他の１つコンデンサとにより提供される。これは、完全な被保護絶縁セル１００を提供する。この構成では、ＯＵＴ１が正供給電圧ＶＤＤをダイオード電圧降下より大きく上回ると、ＭＮＩ２はオンに転換してＯＵＴ１をＶＤＤ＋ＶＴＮに引き下げる。同様に、ＯＵＴ１がダイオード電圧降下より大きく接地を下回ったならば、ＭＮＩ１はオンに転換してＯＵＴ１を−ＶＴＮに引き上げる。現在好ましい実施形態ではＭＮ１とＭＮ２とは６：１のＷ／Ｌ比を有するけれども、この比はレイアウトが許す大きさと同じくらいであり得る。好ましくは、この比は、充分に低いクランピングインピーダンスを提供するために、少なくとも３：１である。
【００１９】
図２は、図１の保護ステージが電源アイランド境界において信号絶縁とどのように好ましく組み合わされるかを示す。この例では、絶縁ロジックはＯＲ回路として簡単に示されているけれども、もちろん、望まれる場合には、他の多くのロジック関係が有益であり得る。この例では、電源アイランド２００からの論理出力は、絶縁ゲートによりゲート制御されるだけではなくて、クランプ回路１００によってクランプされる。この例では、電源アイランドから常時オンロジックへ伸びる単一のラインが示されているけれども、図に示されている実施例は独立の電源アイランド間の絶縁にも適用され得る。このように、図２は被保護絶縁ブロック１００’の例を示している。
【００２０】
図３は、図１のセルが有利に使われているチップの例を示す。例えば、ＮＶＭブロックとクリプトブロックとの間のダイアモンド形ブロックに留意するべきである。これらについては次に詳しく論じられる。この特定のデザインは動的にスイッチングされる電源アイランドを幾つか含んでいるけれども、これらの電源アイランドの詳細な動作は、開示される被保護絶縁ブロック１００’の動作を理解するために欠くことのできないものではない。
【００２１】
図４は、図２の絶縁が有利に使われている、図３のチップの中の１つの特別な例の詳細図である。この例は、図３の不揮発性メモリ４０６（「ＮＶＭ」）とクリプトロジック４０８との間のインターフェイスの詳細を示す。図３にも示されているように、クリプトロジック４０８は動的な電源アイランドの中にある。
動作中にオン、オフされ得る電源アイランドは、グリッチあるいは不定状態を避けるために、ロジック絶縁および絶縁除去と共に特別のクロックおよびリセットシーケンスを必要とする。必要とされるシーケンスについての簡単な記述がここで提供される。
【００２２】
図５Ａに示されているように、この例において、電源アイランドをシャットダウンする一般的なシーケンスは次のとおりである。
●（ステップ２１０）シャットダウンされるべき電源アイランドへの、また電源アイランドからの全てのペンディングしているトランザクションが完了されると共にアイランドとのインターフェイスがアイドルとなることを保証する。
●（ステップ２２０）出力信号をシャットダウンされる電源アイランドから絶縁する。
●（オプションのステップ２３０）シャットダウンされるべき電源アイランドをソフトリセットする（そして、リセット状態に保つ）。
●（オプションのステップ２４０）シャットダウンされる電源アイランドへのクロックをディスエーブルする。
●（ステップ２５０）入力信号をシャットダウンされる電源アイランドから絶縁する。
●（ステップ２６０）アイランドへの配電をオフにする。
これらのステップの全て、特にステップ２６０に、例えば図１に示されているステージ１００に似たステージを使用する過電圧または不足電圧をクランプする重要な同時動作２７０が伴う。
【００２３】
図５Ｂに示されているように、一般的なレジュームシーケンスは次のとおりである。
●（ステップ３１０）アイランドソフトリセット、クロックゲートビット、および絶縁セル制御ビットがオンであること、およびアイランドとのインターフェイスがなおアイドル状態であることを確認する。
●（ステップ３２０）アイランドへの配電をオンにする。（ステップＡから、リセットはアイランドに対してなお加えられ、クロックは遮断され、アイランド出力はなお絶縁されている。）
●（ステップ３３０）入力信号の絶縁を電源アイランドから除去する。
●（ステップ３４０）（アイランドがなおリセット状態に保たれている間）アイランドへのクロックをイネーブルする。
●（ステップ３５０）（アイランドがなおリセット状態に保たれている間）出力信号の絶縁を電源アイランドから除去する。
●（ステップ３６０）電源アイランドに対するリセットを除去する。
●（ステップ３７０）アイランドを用いてトランザクションを開始する。
これらのステップの全て、特にステップ３２０に、例えば図１に示されているステージ１００に似たステージを使用する過電圧または不足電圧をクランプする重要な同時動作３８０が伴う。
【００２４】
１つの実施例では、４つの付加的なアイランド制御レジスタ（出力絶縁セル制御、入力絶縁セル制御、ソフトリセット制御、およびクロックゲーティング制御）がアイランドパワーオンシーケンスおよびアイランドパワーオフシーケンスのビットパーアイランド制御(bit-per-island control)を提供する。第５のレジスタ（電源アイランドスイッチＯＫ）は、電源アイランドアナログスイッチのビットパーアイランドステータス(bit-per-island status) を提供する。製品の信頼性および性能のためにタイミングが最適化され得るように、ファームウェアがシーケンスプロシージャを完全に制御する。
次に、図３のサンプルの実施例の文脈に関する付加的な詳説が続く。しかし、これは動的な電源アイランドを有するデザインの単なる一例に過ぎないこと、また、特許請求の範囲に記載されている発明は電源アイランドを含む他の如何なるデザインにも適用可能であるということが理解されなければならない。
【００２５】
トリポリ(Tripoli) 電源アイランド
図３の例では、次の表に掲載されている好ましくは５つの電源アイランドがある。電源アイランドとは、無動作モード、スタンバイモードまたはテストモードの間の総電力予算を最小にするためにチップの他の領域から独立してパワーオン／パワーオフされ得るチップのセクションを指す。チップの残りの部分は常にパワーオンされている。チップの、この常時オンのセクションは次のアイテム（ＢＥブロック、大抵のＲＡＭブロック、ＰＷＲ＿ＣＯＮＴＲＯＬブロック、ＡＣＯＭＰ／ＡＳＥＣＵＲＥブロック、ＩＯパッドリングおよび種々雑多なグルーロジック）を含むべきである。
【表１】
2010515276.tif 000003
【００２６】
アイランド制御メカニズム
ロジックおよびＲＡＭが不連続のアイランドに論理的に分割されたならば、アイランドを制御すると共に必要な製品構成および条件のもとでスタンバイ節電を可能にするために数個のメカニズムが付加されなければならない。
●システムコアパワーゲーティングおよび制御（ホスト供給調整スイッチおよびアナログパワー絶縁スイッチ）
●製品パッケージ検出（ＳＤ／ＭＭＣ、ＵＳＢ、またはＭＳ製品構成）
●静的なアイランド構成（１つのＨＩＭをイネーブルし、他の２つをディスエーブルする）
●動的なアイランド制御およびステータス（ＣＲＹＰＴＯ、ＯＲＡＭパワーアップ、パワーダウンシーケンスタイミング）
●ロジックゲート絶縁制御（オンアイランドのオフアイランド効果からの絶縁）
【００２７】
システムコアパワーゲーティングおよび制御（アナログスイッチ）
この実施例では、トリポリは次の３つの主要な電力機能を処理する。
●（３．３Ｖまたは１．８Ｖ）ＳＤ／ＭＭＣもしくはＭＳホスト、または（５Ｖ）ＵＳＢホストからのホスト供給電力を調整する。
●クリプト電源アイランドおよびＯＲＡＭ電源アイランドの静的なアイランド制御（製品構成）および動的なアイランド制御（スタンバイサスペンドおよびレジュームのため）に基づいて必要とされる電源アイランドへの供給ラインをスイッチングする。
●アイランド供給スイッチング制御およびステータス−アナログパワースイッチングはシステムコアパワーへの影響を最小にしなければならない。
【００２８】
電源アイランド／絶縁セル／リセット／クロックゲーティング制御
この好ましい実施形態において言及された全てのレジスタはパワーオンリセット（ＰＯＲ＿Ｎ）時にだけハードウェアリセットされる。システムクロックドメインを介してアクセス可能であるのに加えて、レジスタはテストモードアクセスのためにｊｔａｇドメインにおいてもアクセス可能である。バックエンドペリフェラルアクセスモード（ＢＥＰＡＭ）ロジックはドメイン間の同期を処理する。システムクロックは、ファームウェアがこれらのレジスタへのアクセスを持つために、動作していなければならない。テストモード機能のために電源アイランドを順序付けるためのこれらのレジスタへのＪＴＡＧアクセスのために、ｊｔａｇクロックとシステムクロックとの両方が動作していなければならない。
【００２９】
種々の（必ずしも全てではない）実施形態により、複数の電源アイランドを含む集積回路を操作するための方法が提供され、この方法は、ａ）電源アイランド境界で少なくとも幾つかのデジタル信号の電圧をクランプする動作と、ｂ）電源アイランド境界で少なくとも幾つかのデジタル信号を絶縁する動作と、を備え、動作（ａ）および（ｂ）は、それぞれの被保護絶縁セルにより、それぞれの境界でそれぞれのラインのために、共同で行われる。
【００３０】
種々の（必ずしも全てではない）実施形態により、複数の電源アイランドを含む集積回路を操作するための方法が提供され、この方法は、ａ）電源アイランド境界で少なくとも幾つかのデジタル信号をクランプし、これにより過電圧および不足電圧の両方を抑圧する動作と、ｂ）電源アイランド境界で少なくとも幾つかのデジタル信号を絶縁する動作と、を備え、動作（ａ）および（ｂ）は、それぞれの被保護絶縁セルにより、それぞれの境界でそれぞれのラインのために、共同で行われる。
【００３１】
種々の（必ずしも全てではない）実施形態により、複数の電源アイランドを含む集積回路を操作するための方法が提供され、この方法は、ａ）電源アイランドの境界を横断する実質的に全てのデジタル信号をクランプし、これにより過電圧および不足電圧を抑圧する動作と、ｂ）電源アイランド境界で実質的に全ての非クロックデジタル信号を絶縁し、これにより、パワーダウンされたアイランドの境界を横断する信号の伝播を抑圧する動作と、を備え、動作（ａ）および（ｂ）は、それぞれの被保護絶縁セルにより、それぞれの境界でそれぞれのラインのために、共同で行われる。
【００３２】
種々の（必ずしも全てではない）実施形態により集積回路が提供され、この集積回路は、少なくとも１つの電源アイランドと、デジタル信号が電源アイランドに接続するところに存する被保護絶縁セルと、を備え、それらは、アイランドがオンである時には信号の電圧エクスカーション(voltage excursions)をクランプし、それがオフである時にはアイランドを絶縁する。
種々の（必ずしも全てではない）実施形態により集積回路が提供され、この集積回路は、複数の電源アイランドと、非クロックデジタル信号が電源アイランドのうちの１つに接続する位置のうちの実質的に全ての位置に存する被保護絶縁セルと、を備え、それらは、アイランドがパワーオンされる時には信号の電圧エクスカーションをクランプし、それがパワーオフされる時にはアイランドを絶縁する。
【００３３】
種々の（必ずしも全てではない）実施形態により集積回路が提供され、この集積回路は、常にパワーアップされてはいない電気回路を含む少なくとも１つの電源アイランドと、回路とデジタル信号ラインとの間に電気的に挿入された複数の被保護絶縁セルと、を備え、被保護絶縁セルのうちの幾つかの被保護絶縁セルは電圧クランプも備え、アイランドがパワーアップされる時には、被保護絶縁セルは回路とデジタル信号ラインとの間にデジタル信号を接続し、同時にラインの電圧エクスカーションを制限し、アイランドがパワーアップされない時には、被保護絶縁セルは回路からデジタル信号ラインへの信号の伝播を妨げる。
【００３４】
種々の（必ずしも全てではない）実施形態により回路が提供され、この回路は、電源アイランドと、複数の入出力ラインで信号を送受信するように作用可能に接続された、電源アイランド内の回路素子と、入出力ラインのうちのそれぞれの入出力ライン上に置かれた保護絶縁回路と、を備え、それは、電源アイランドが別々にパワーダウンされる時にそれぞれのラインを切断し、またそれぞれのラインでの電圧エクスカーションをクランプする。
種々の（必ずしも全てではない）実施形態により、標準的な絶縁セルが、電源アイランド境界において、過渡電圧をクランプする保護装置をも備える集積回路が提供される。
【００３５】
改変形および変化形
当業者に認められるであろうように、本願に記載されている革新的な思想は広範なアプリケーションで改変および変形されることができ、従って特許された主題の範囲は、与えられた特定の代表的な教示のいずれにも限定されない。添付されている特許請求の範囲の精神および広い範囲に属するような全ての代替物、改変形および変化形を含むことが意図されている。
実施例において図に示された過電圧クランプ回路は一例に過ぎず、代わりに他の多くが用いられ得る。
【００３６】
好ましい実施形態が不足電圧も過電圧もクランプすることに留意するべきである。これは好ましいことであるけれども、代替の実施形態は過電圧をクランプするだけのクランプ構造を使用し得るということが考慮されている。
使用されるクランプ回路がコアロジックデザインルールと両立すること、および、コアロジック内で普通は使用されない深拡散または他のプロセスステップの使用を必要としないことは、好ましくはあるけれども厳密に必要ではない。
現在好ましい実施形態は設計者による被保護絶縁ブロックのマニュアル配置を使用するということに留意するべきである。しかし、設計ソフトウェア環境によっては、被保護絶縁ブロックの挿入が将来自動化され得るということも考えられる。
【００３７】
次の共通に所有される同時係属中の米国特許出願も言及され、これら特許出願の各々が本願明細書において参照により援用されている。これら特許出願とは、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９３６号（特許文献３）、２００６年１２月３１日に出願された米国特許出願第６０／９２１，５０７号（特許文献４）、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９１８号（特許文献５）、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９１７号（特許文献６）、２００６年１２月３１日に出願された米国特許出願第６０／９９９，７６０号（特許文献２）、２００６年１２月３１日に出願された米国特許出願第６０／９３４，９２３号（特許文献２）、２００７年１月１日に出願された米国特許出願第６０／９３４，９３７号（特許文献７）、２００７年１月１日に出願された米国特許出願第６０／９２１，５０８号（特許文献８）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８４９号（特許文献９）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８５２号（特許文献１０）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８６５号（特許文献１１）、２００６年１２月３１日に出願された米国特許出願第１１／６１８，８６７号（特許文献１２）、２００６年１２月３１日に出願された米国特許出願第１１／６４９，３２５号（特許文献１３）、２００６年１２月３１日に出願された米国特許出願第１１／６４９，３２６号（特許文献１４）、２００７年１２月２８日に出願された米国特許出願第１１／９６５，９４３号（特許文献１５）、２００７年１２月２８日に出願された米国特許出願第１１／９６６，０１２号（特許文献１６）、および２００７年１２月２８日に出願された米国特許出願第１１／９６６，１４７号（特許文献１７）である。これらの特許出願のいずれも、必ずしも本願に関連するわけではないけれども、これらの多くは、前述したアイデアと同じシステムに組み込まれたかつ／またはこれらのアイデアと相乗的に結びつく特徴を示すために役に立つ。これらの同時係属中の特許出願のうちの或るものは、発明者が本願と一部一致する可能性があって、従って米国法のもとでの国内優先権を主張するために適格であるが、現時点では優先権は必ずしも主張されず、また棄権もされない。
【００３８】
本願中の如何なる記述も、特定の要素、ステップ、または機能が特許請求の範囲に含まれなければならない不可欠の要素であるということを示唆するものとして読まれるべきではなく、特許された主題の範囲は、許可された特許請求の範囲によってのみ定義される。さらに、「ための手段 (MEANS FOR)」という正確な語に分詞が続かない場合には、これらの請求項のいずれも、米国特許法第１１２条第６項を喚起するように意図されていない。
出願された特許請求の範囲はなるべく広範であるべく意図され、どの主題も故意に手放されたり、一般公衆に開放されたり、放棄されたりしない。
【図１】
2010515276.tif 000004
【図２】
2010515276.tif 000005
【図３】
2010515276.tif 000006
【図４】
2010515276.tif 000007
【図５Ａ】
2010515276.tif 000008
【図５Ｂ】
2010515276.tif 000009
【国際調査報告】
2010515276.tif 000010
2010515276.tif 000011