(57)【要約】  本発明は、相互に並列に配置され、相互に時間的にずらされてクロック制御される複数の変換器セルを備えた多相直流電圧変換器に関する。本発明によれば、それぞれ２つの変換器セルの出力側のあいだに１つずつ磁気測定ブリッジ回路が配置される。
2010539870.tif 000002
【特許請求の範囲】
【請求項１】
相互に並列に配置され、相互に時間的にずらされてクロック制御される複数の変換器セル（４〜７）を備えた多相直流電圧変換器において、
それぞれ２つの変換器セルの出力側のあいだに１つずつ磁気測定ブリッジ回路（１９，２５）が配置されている
ことを特徴とする多相直流電圧変換器。
【請求項２】
各測定ブリッジ回路は、１つずつのコア（２０）と、該コアの上に相互に反対方向に同じ巻き数だけ巻き回された２つずつの巻線（２１，２２）とを有している、請求項１記載の多相直流電圧変換器。
【請求項３】
前記コアはホールセンサ（２４）を配置するための空隙（２３）を有する、請求項２記載の多相直流電圧変換器。
【請求項４】
前記測定ブリッジ回路は多層巻きの測定ブリッジ回路の形態で形成されている、請求項１記載の多相直流電圧変換器。
【請求項５】
各変換器セルにそれぞれ１つずつのＰＷＭ発生器（１４ａ〜１４ｄ）が配属されている、請求項１から４までのいずれか１項記載の多相直流電圧変換器。
【請求項６】
前記ホールセンサは第１のアナログディジタル変換器（１１）を介して制御装置（１３）に接続されており、該制御装置の出力側に各変換器セルの各クロック信号を制御するための各制御信号が送出される、請求項５記載の多相直流電圧変換器。
【請求項７】
前記制御装置は相互に並列に配置された複数の第１の制御回路（１３ａ〜１３ｄ）を有しており、各第１の制御回路にそれぞれ１つずつ前記変換器セルが配属されており、各第１の制御回路の各出力側はそれぞれ１つの加算器（１５ａ〜１５ｄ）を介して対応する前記ＰＷＭ発生器に接続されている、請求項６記載の多相直流電圧変換器。
【請求項８】
各加算器はそれぞれ第２の制御回路（１６）の共通の出力側に接続されている、請求項７記載の多相直流電圧変換器。
【請求項９】
前記第２の制御回路は電流制御回路または電圧制御回路であり、該第２の制御回路の第１の入力側は目標値設定回路（１８）に接続されている、請求項８記載の多相直流電圧変換器。
【請求項１０】
前記第２の制御回路の第２の入力側は第２のアナログディジタル変換器（１７）を介して電流センサ（８）または電圧センサに接続されており、該電流センサまたは該電圧センサは各変換器セルの各出力側と当該の多相直流電圧変換器の出力端子（１０）とのあいだに配置されている、請求項９記載の多相直流電圧変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多相直流電圧変換器に関する。
【０００２】
従来技術
独国公開第１０１１０６１５号明細書から、パワー半導体に対する駆動パルス、特に多相インバータまたは直流電圧変換器に収容されたハーフブリッジ回路に対する駆動パルスを形成する方法が公知である。この方法では、基準電圧がオフセットに応じた遅延時間のぶんだけシフトされるか、または、ＰＷＭ信号が周期の期間をオフセット数で除算した値の遅延時間ぶんだけシフトされる。
【０００３】
独国公開第１０１１９９８５号明細書からは、車両の多相電圧電源へエネルギを供給する装置が公知である。この装置は車両内に配置された多相電圧電源を有しており、少なくとも基準電位と異なる第１の電圧レベルと第２の電圧レベルとを形成する。多相電圧電源は少なくとも１つの電気エネルギ蓄積器から給電される。さらに当該の装置は２つの電圧レベルを接続するための変換器と、外部から多相電圧電源へエネルギを供給する給電手段とを有する。当該の変換器は多相変換器の形態で実現される。こうした変換器では、それぞれ小さなパワーを有する複数の変換器セルが相互に並列に接続され、それぞれの変換器セルが時間的にずれてクロック制御される。ここでは、消弧効果により、フィルタが省略される。こうした多相変換器によれば、第１の変換器および第２の変換器を唯一の多相変換器の相によって実現することができる。このために、複数の相がダウンコンバータ機能を有する変換器とアップコンバータ機能を有する変換器とに分割される。これらの相は変換器の内部で入力側のスイッチによって分離される。
【０００４】
将来の車両搭載電源では、種々の電圧レベルのあいだでエネルギ流を制御するために、大きなパワーを有する直流電圧変換器が必要となるはずである。ただし、こうした直流電圧変換器を車両内で用いるには、コスト、スペースおよび重量の制約のために、インダクタンスおよびキャパシタンスならびに素子数の全体を最小化しなければならない。こうした制限は直流電圧変換器として多相直流電圧変換器を構成し、伝送すべき電力を複数の変換器セルへ分割することにより幾らかは対処することができる。当該の方式で各変換器セルのクロックのずらし制御を行う場合、重畳された出力信号において電流のリップルが部分的に消去され、場合によってはその大部分が低減される。直流電圧変換器の出力信号の周波数は、基本クロック周波数に対して、相互にずらしてクロック制御される変換器セルの個数のぶんだけ増大する。直流電圧変換器のリップルを小さくし周波数を高くすることにより、出力フィルタを小さく構成できるので、ここからコストおよびスペースの利点が得られる。
【０００５】
当該の方法を効率的に利用するには、各変換器セルに対して１つずつ電流センサを設け、それぞれの電流リップルを監視し、これを制御しなければならない。このような個々の相の制御を行わないと、モジュールの製造差のために、相ごとのリップルが異なって増大し、前述した出力信号の重畳の利点が有意でなくなってしまう。出力信号のリップルが大きくなると、周波数は個々の変換器の切換周波数と同じ値を取り、前述した利点が得られない。
【０００６】
発明の利点
本発明の請求項１の特徴を有する多相直流電圧変換器は、従来技術に対して、電流センサの個数を低減できるという利点を有する。これにより、多相直流電圧変換器のコストが著しく低減される。こうした利点は主として、個々の電流センサを設けることに代えて、測定方式の違いから精度への要求の小さい低コストの素子を用いることによって達成される。
【図面の簡単な説明】
【０００７】
【図１】多相直流電圧変換器の変換器セルの基本構造を示す回路図である。
【図２】磁気測定ブリッジ回路の概略図である。
【図３】多層巻きの磁気測定ブリッジ回路を備えた４相直流電圧変換器の回路図である。
【図４】多層巻きの磁気測定ブリッジ回路のコンパクトな構造を示す図である。
【図５】多層巻きの磁気測定ブリッジ回路および対応する制御回路を備えた４極の直流電圧変換器の構造を示す図である。
【０００８】
本発明によれば、それぞれ２つの変換器セルの出力側のあいだに１つずつ磁気測定ブリッジ回路が配置されている。本発明の有利な実施形態によれば、各測定ブリッジ回路は、１つずつのコアと、このコアの上に相互に反対方向に同じ巻き数だけ巻き回された２つずつの巻線とを有している。
【０００９】
本発明の別の有利な実施形態によれば、測定ブリッジ回路は多層巻きの測定ブリッジ回路の形態で形成され、特にコンパクトな構造が達成される。ここでは、閉じたコアの上に個々の巻線が全て巻き回される。
【００１０】
本発明の有利な特徴を図示の実施例に則して詳細に説明する。
【００１１】
実施例の説明
図１には、多相直流電圧変換器の変換器セルの基本構造の回路図が示されている。この図から、入力端子に印加される入力電圧ＶＩＮが、例えばアースへ接続されたコンデンサＣＩＮを有するローパスフィルタを介して、ｎ個の変換器セルの並列回路（図１では４個の変換器セルの並列回路）へ印加されることが見て取れる。これらの変換器セルは相互に時間的にずらされてクロック制御される。第１の変換器セル４は第１の相１に、第２の変換器セル５は第１の相２に、第３の変換器セル６は第３の相３に、第４の変換器セル７は第４の相４に配属されている。
【００１２】
第１の変換器セル４は並列回路の入力側に接続されたトランジスタＴ１１，トランジスタＴ１２およびコイルＬを有しており、トランジスタＴ１１はさらにＰＷＭ発生器１４ａの出力側に接続されている。コイルＬの第１の端子は２つのトランジスタＴ１１，Ｔ１２の接続点に接続されており、コイルＬの第２の端子は並列回路の出力側に接続されている。第２の変換器セル５は並列回路の入力側に接続されたトランジスタＴ２１、トランジスタＴ２２およびコイルＬを有しており、トランジスタＴ２１はさらにＰＷＭ発生器１４ｂの出力側に接続されている。コイルＬの第１の端子は２つのトランジスタＴ２１，Ｔ２２の接続点に接続されており、コイルＬの第２の端子は並列回路の出力側に接続されている。第３の変換器セル６は並列回路の入力側に接続されたトランジスタＴ３１，トランジスタＴ３２およびコイルＬを有しており、トランジスタＴ３１はさらにＰＷＭ発生器１４ｃの出力側に接続されている。コイルＬの第１の端子は２つのトランジスタＴ３１，Ｔ３２の接続点に接続されており、コイルＬの第２の端子は並列回路の出力側に接続されている。第４の変換器セル７は並列回路の入力側に接続されたトランジスタＴ４１，トランジスタＴ４２およびコイルＬを有しており、トランジスタＴ４１はさらにＰＷＭ発生器１４ｄの出力側に接続されている。コイルＬの第１の端子は２つのトランジスタＴ４１，Ｔ４２の接続点に接続されており、コイルＬの第２の端子は並列回路の出力側に接続されている。
【００１３】
並列回路の出力側は、アースに接続されたコンデンサＣＯＵＴを有する出力フィルタを介して、出力端子ＶＯＵＴに接続されている。
【００１４】
各トランジスタＴ１１，Ｔ２１，Ｔ３１，Ｔ４１を各ＰＷＭ発生器１４ａ〜１４ｄで形成された各クロック信号によって相互に時間的にずらしてクロック制御することにより、多相直流電圧変換器の各変換器セル４〜７が種々の時点で作動される。これにより、重畳された出力信号における電流リップルは部分的に消去されるかまたは大幅に低減される。なお、直流電圧変換器の出力信号の周波数は、変換器セルの基本クロック周波数に対して、クロックのずらし制御の行われる変換器セルの個数ぶんだけ高められる。
【００１５】
多相直流電圧変換器の動作中に電流リップルが相殺される利点を保証するために、本発明では、それぞれ２つずつの変換器セルの出力側のあいだに、変換器セルへ流れる電流を相互に補償する磁気測定ブリッジ回路が１つずつ挿入される。このことについては以下に図２〜図５に即して説明する。
【００１６】
図２には、本発明で用いられる磁気測定ブリッジ回路が示されている。図示の測定ブリッジ回路１９はコア２０を有しており、このコア上に、同じ巻き数で相互に反対方向に巻き回された２つの巻線２１，２２が配置されている。巻線２１には第１の変換器セル４の出力電流である電流Ｉ１が流れ、巻線２２には第２の変換器セル５の出力電流である電流Ｉ２が流れる。それぞれの磁束密度はφ１，φ２で表されている。コア２０の空隙２３にはこれらの磁束密度を測定するホールセンサ２４が配置されている。
【００１７】
それぞれ異なる直流電流成分が生じる場合、コア２０では差電流の符号に応じた方向を有する直流磁束が形成される。ホールセンサ２４は、発生する磁束密度を、評価のために、制御装置のアナログディジタル変換器を介して供給される電圧によってシミュレートする。
【００１８】
こうした測定ブリッジ回路により、２つのブリッジ分岐のあいだの差信号が検出され、差がゼロとなるように追従制御が行われる。当該の差を検出するためには高い精度や高い線形性は必要なく、異なる電流が生じていることが識別され、追従制御によってこれらの電流を一致させることができれば充分である。
【００１９】
全体でｎ個の変換器が存在している場合、システム全体を対称にするには、つまり、ｎ個の変換器セルの全ての出力電流を一致させるには、ｎ−１個の測定ブリッジ回路が必要である。もっとも、さらなるブリッジ回路をｎ番目の変換器セルの出力側と第１の変換器セルの出力側とのあいだに挿入することができれば、システムはいっそうローバストとなる。この場合に生じる循環的な構造により、いずれかの変換器セルまたはいずれかの測定ブリッジ回路が故障しても対称性が維持されることが保証されるからである。ただし、測定ブリッジ回路の巻線は或る変換器セルから次の変換器セルまで同じ方向に巻き回されるので、循環的な構造は変換器セルが偶数個の場合にしか生じない。
【００２０】
図３には、測定ブリッジ回路が多層巻きの測定ブリッジ回路２５として実現された４相の直流電圧変換器の回路図が示されている。多層巻きの測定ブリッジ回路２５は概略的に示されている。図４から、多層巻きの測定ブリッジ回路２５の入力側に全部で４つの変換器セルの出力信号が供給されることが見て取れる。また、多層巻きの測定ブリッジ回路２５は各変換器セルの各出力側と出力フィルタＣＯＵＴとのあいだに配置されている。その他の直流電圧変換器の構造は図１の直流電圧変換器の構造に一致する。
【００２１】
図４には、コンパクトな多層巻きの測定ブリッジ回路が示されている。測定ブリッジ回路は１つのコア２０を有しており、このコアの上に４つの変換器セルの全ての出力巻線が配置されている。４つの空隙２３の製造差は、個々の測定回路の増幅度、特に、各変換器セルの各出力電流を補償するためのゼロ点に影響する。したがって、当該の測定ブリッジ回路は均等に分布する定格電流のもとで較正されなければならない。
【００２２】
図５には、多層巻きの磁気測定ブリッジ回路および制御回路を備えた４極の直流電圧変換器の構造が示されている。
【００２３】
図５の直流電圧変換器１は変換器の入力電圧ＶＩＮが印加される入力端子２を有している。入力電圧は例えば４２Ｖである。変換器の役割は入力電圧を出力電圧へ変換することである。出力電圧は例えば１４Ｖである。変換器の出力電圧ＶＯＵＴは出力端子１０へ供給される。
【００２４】
図５に示されている直流電圧変換器は入力端子２に接続された入力フィルタ３を有しており、この入力フィルタ３は入力電圧の障害を除去するローパスフィルタである。入力フィルタ３の出力側は複数の変換器セル４〜７の並列回路に接続されており、図示の実施例では変換器の個数は４個である。
【００２５】
変換器セル４〜７の出力側は図３の実施例と同様に構成された多層巻きの測定ブリッジ回路２５に接続されている。測定ブリッジ回路２５から取り出されたそれぞれの出力信号はふたたびまとめられ、電流センサ８および出力フィルタ９を介して出力端子１０へ供給される。出力フィルタ９は例えばローパスフィルタである。
【００２６】
電流センサ８から取り出されたセンサ信号はアナログディジタル変換器１７を介して第２の制御回路１６へも供給される。
【００２７】
また、多層巻きの測定ブリッジ回路２５のホールセンサ２４から取り出された各センサ信号はアナログディジタル変換器１１を介してＰＷＭ補正ユニット１２へ供給される。ＰＷＭ補正ユニット１２の役割はアナログディジタル変換器１１で得られたディジタル信号を各変換器セルに割り当てることである。
【００２８】
ＰＷＭ補正ユニット１２の出力信号は制御装置１３の第１の制御回路である差電流制御回路１３ａ〜１３ｄへ供給される。制御装置１３はその出力側に、各変換器セル４〜７のクロック信号ＣＫ１〜ＣＫ４を制御するための制御信号を送出する。
【００２９】
差電流制御回路１３ａは第１の変換器セル４に対応する。差電流制御回路１３ａは第１の変換器セル４に対する制御信号を受け取る。この制御信号は加算器１５ａにおいて例えば電流制御回路である第２の制御回路１６の制御信号と重畳される。第２の制御回路１６は一方の入力側で目標値設定回路１８の形成した電流目標値ＩＳｏｌｌを受け取り、他方の入力側で電流センサ８からアナログディジタル変換器１７を介して供給された電流値信号を受け取る。加算器１５ａの出力信号はＰＷＭ発生器１４ａにおいて第１の変換器セル４のクロック信号ＣＫ１としてのＰＷＭ信号へ変換される。
【００３０】
差電流制御回路１３ｂは第２の変換器セル５に対応する。差電流制御回路１３ｂは第２の変換器セル５に対する制御信号を受け取る。この制御信号は加算器１５ｂにおいて第２の制御回路１６の制御信号と重畳される。加算器１５ｂの出力信号はＰＷＭ発生器１４ｂにおいて第２の変換器セル５のクロック信号ＣＫ２としてのＰＷＭ信号へ変換される。
【００３１】
差電流制御回路１３ｃは第３の変換器セル６に対応する。差電流制御回路１３ｃは第３の変換器セル６に対する制御信号を受け取る。この制御信号は加算器１５ｃにおいて第２の制御回路１６の制御信号と重畳される。加算器１５ｃの出力信号はＰＷＭ発生器１４ｃにおいて第３の変換器セル５のクロック信号ＣＫ３としてのＰＷＭ信号へ変換される。
【００３２】
差電流制御回路１３ｄは第４の変換器セル７に対応する。差電流制御回路１３ｄは第４の変換器セル７に対する制御信号を受け取る。この制御信号は加算器１５ｄにおいて第２の制御回路１６の制御信号と重畳される。加算器１５ｂの出力信号はＰＷＭ発生器１４ｄにおいて第４の変換器セル７のクロック信号ＣＫ４としてのＰＷＭ信号へ変換される。
【００３３】
前述した実施例からわかるように、本発明の多相直流電圧変換器では、複数の電流センサを用いて個々の相の電流を測定する必要がない。唯一の電流センサ８を各変換器セルの各出力側と出力フィルタとのあいだに配置するだけでよい。また、各変換器セルの各出力側と出力フィルタとのあいだに配置される磁気測定ブリッジ回路は、複数の個別の測定ブリッジとして実現しても多層巻きの１つの測定ブリッジ回路として実現してもよい。測定ブリッジ回路により隣接する巻線間の電流差を検出することができ、検出された電流差が制御装置によって補償されるのである。
【００３４】
本発明の測定ブリッジ回路を用いれば、個別の電流センサを個別の巻線に対して設けて個別の相電流を測定することに比べて、精度への要求が小さくなり、コストが低減されるという利点が得られる。
【００３５】
図５の各回路１１〜１３，１４ａ〜１４ｄ，１５ａ〜１５ｄ，１６，１７はそれぞれ離散的な個別の回路として実現されてもよいし、１つのプロセッサとして集積されて実現されてもよい。
【００３６】
上述した実施例では、入力電圧４２Ｖが直流電圧変換器を介して出力電圧１４Ｖへ制限されているが、本発明はこの実施例に限定されない。入力電圧および出力電圧が別の値を有してもよい。特に、入力電圧が出力電圧より小さくなる実施例も可能である。
【図１】
2010539870.tif 000003
【図２】
2010539870.tif 000004
【図３】
2010539870.tif 000005
【図４】
2010539870.tif 000006
【図５】
2010539870.tif 000007
【国際調査報告】
2010539870.tif 000008
2010539870.tif 000009
2010539870.tif 000010
2010539870.tif 000011
2010539870.tif 000012
2010539870.tif 000013