(57)【要約】  ＳＡＳ／ＳＴＰ制御をＳＡＴＡ記憶装置内に統合するための装置、回路、システムおよび関連の方法。本発明の特徴および態様は、介在するＳＡＳエキスパンダを必要とせずに、ＳＡＴＡ記憶装置をＳＡＴＡホストまたはＳＴＰイニシエータに直接結合することを可能にする。
2010506301.tif 000002
【特許請求の範囲】
【請求項１】
シリアル・アドバンスト・テクノロジー・アタッチドＳＡＴＡ記憶装置内に組み込まれた回路であって、
接続されたホスト装置とのＳＡＴＡプロトコル交換を処理するためのＳＡＴＡプロトコル・コアと、
前記接続されたホスト装置とのＳＴＰプロトコル交換を処理するためのＳＡＴＡトンネリング・プロトコルＳＴＰコアと、
前記ＳＡＴＡプロトコル・コアと前記ＳＴＰプロトコル・コアの両方に結合されており、前記接続されたホスト装置とのＳＴＰとＳＡＴＡ両方のリンク・レベル交換の処理に適応されたＰＨＹリンク制御要素とを含む回路。
【請求項２】
前記ＰＨＹリンク制御要素がさらに、
シリアル・アタッチドＳＣＳＩ（「ＳＡＳ」）速度ネゴシエーション要素と、
ＳＡＴＡ速度ネゴシエーション要素とを含む、請求項１に記載の回路。
【請求項３】
前記ＳＡＳ速度ネゴシエーション要素がさらに、
速度ネゴシエーションの際にＳＡＳ  ＯＯＢシーケンスを受信するためのＳＡＳ帯域外ＯＯＢ要素を含み、
前記ＰＨＹリンクが、ＳＡＳ  ＯＯＢシーケンスの受信に応答して前記ＳＴＰコアと対話するように適応される、請求項２に記載の回路。
【請求項４】
前記ＳＡＴＡ速度ネゴシエーション要素がさらに、
速度ネゴシエーションの際にＳＡＴＡ  ＯＯＢシーケンスを受信するためのＳＡＴＡ帯域外ＯＯＢ要素を含み、
前記ＰＨＹリンクが、ＳＡＴＡ  ＯＯＢシーケンスの受信に応答して前記ＳＡＴＡコアと対話するように適応される、請求項２に記載の回路。
【請求項５】
前記ＳＴＰコアが、前記ＳＡＴＡ記憶装置とＳＡＳイニシエータの間のＳＴＰ接続を確立し閉じるためにＳＡＳ交換だけを処理するように適応される、請求項１に記載の回路。
【請求項６】
シリアル・アドバンスト・テクノロジー・アタッチドＳＡＴＡ記憶装置の動作に関連する方法であって、
前記ＳＡＴＡ記憶装置をＳＡＴＡホストまたはＳＡＴＡトンネリング・プロトコルＳＴＰイニシエータに結合すること、および
前記ＳＡＴＡ記憶装置が、介在するＳＡＳエキスパンダを必要とせずに前記ＳＡＴＡホストに応答し、または前記ＳＴＰイニシエータに応答するように前記ＳＡＴＡ記憶装置を動作させることを含む方法。
【請求項７】
前記動作ステップがさらに、
前記ＳＴＰイニシエータ・デバイスとのＳＴＰ接続を確立すること、
前記ＳＴＰ接続を介して前記ＳＴＰイニシエータとＳＡＴＡフレームを交換すること、および、
前記ＳＴＰ接続を閉じることを含む、請求項６に記載の方法。
【請求項８】
前記動作ステップがさらに、
前記ＳＡＴＡホスト装置とＳＡＴＡ接続を確立すること、および
前記ＳＡＴＡ接続を介して前記ＳＡＴＡホストとＳＡＴＡフレームを交換することを含む、請求項６に記載の方法。
【請求項９】
前記確立ステップがさらに、
前記ＳＴＰイニシエータ・デバイスとの速度ネゴシエーションを実施することを含む、請求項６に記載の方法。
【請求項１０】
前記確立ステップがさらに、
前記ＳＡＴＡホスト装置との速度ネゴシエーションを実施することを含む、請求項６に記載の方法。
【請求項１１】
前記確立ステップがさらに、
ＳＡＴＡ帯域外ＯＯＢ信号を認識すること、
ＳＡＴＡ  ＯＯＢシーケンスの認識に応答して前記ＳＡＴＡホスト装置とのＳＡＴＡプロトコル速度ネゴシエーションを実施すること、
ＳＡＳ  ＯＯＢシーケンスを認識すること、および
ＳＡＳ  ＯＯＢシーケンスの認識に応答して前記ＳＴＰイニシエータ・デバイスとのＳＡＳプロトコル速度ネゴシエーションを実施することを含む、請求項６に記載の方法。
【請求項１２】
シリアル・アドバンスト・テクノロジー・アタッチドＳＡＴＡ記憶装置が、
ＳＡＴＡホスト装置とのＳＡＴＡ接続、またはＳＴＰイニシエータ・デバイスとのＳＡＴＡトンネリング・プロトコルＳＴＰ接続を確立する手段と、
ＳＡＴＡホスト装置またはＳＴＰイニシエータ・デバイスとのＳＡＴＡプロトコル交換を実施する手段とを含むＳＡＴＡ記憶装置。
【請求項１３】
前記確立手段がさらに、
前記ＳＴＰイニシエータとの前記ＳＴＰ接続を確立するためのシリアル・アタッチドＳＣＳＩ（「ＳＡＳ」）速度ネゴシエーション・プロトコル交換を認識する手段と、
前記ＳＡＴＡホストとの前記ＳＡＴＡ接続を確立するためのＳＡＴＡ速度ネゴシエーション・プロトコル交換を認識する手段とを含む、請求項１２に記載のＳＡＴＡ記憶装置。
【請求項１４】
前記確立手段がさらに、
前記ＳＴＰイニシエータとの前記ＳＴＰ接続を確立するためのシリアル・アタッチドＳＣＳＩ（「ＳＡＳ」）帯域外ＯＯＢ交換を認識する手段と、
前記ＳＡＴＡホストとの前記ＳＡＴＡ接続を確立するためのＳＡＴＡ  ＯＯＢ交換を認識する手段とを含む、請求項１２に記載のＳＡＴＡ記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には、シリアル・アタッチドＳＣＳＩ（「ＳＡＳ：Ｓｅｒｉａｌ  Ａｔｔａｃｈｅｄ  ＳＣＳＩ」）イニシエータ・デバイスとシリアル・アドバンスト・テクノロジー・アタッチド（「ＳＡＴＡ：Ｓｅｒｉａｌ  Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｅｄ」）ターゲット・デバイスとを含むネットワーク化ストレージ・システムに関し、より詳細には、イニシエータ・デバイスとターゲット・デバイスの間にＳＡＳエキスパンダが介在する必要をなくす、最小限のＳＡＳ能力を組み込むＳＡＴＡデバイスの設計改良に関する。
【背景技術】
【０００２】
ストレージ・ネットワーキング分野では、記憶装置（たとえばディスク・ドライブ）と、関連するコントローラ・デバイス（たとえばストレージ・サブシステム・コントローラおよび／またはホスト・システム・アダプタ）との間の高速シリアル相互接続の使用は、一般的になっている。高速シリアル相互接続は、従来の広いパラレル・バス相互接続アーキテクチュアと比べて、より単純な低コストのケーブル配線を使用する。具体的には、ＳＡＳは、記憶装置および関連のコントローラに好ましい高速シリアル相互接続として、広く採用されてきた。ＳＡＳ規格（たとえば、ｗｗｗ．ｔ１０．ｏｒｇで公的に入手可能である）は、より単純で低コストの高速シリアル・ケーブル配線および関連のプロトコルを使用しながら、標準化された長いＳＣＳＩコマンド・セットを使用することを可能にする。ＳＡＴＡは、適切な制御装置とＳＡＴＡ記憶装置（たとえばディスク・ドライブ）の間の高速ＳＡＳ相互接続を使用して送信することもできる異なるコマンド構造を提供する。
【０００３】
特に普及している一構成では、ＳＡＴＡ交換は、ＳＡＳ規格内に指定されたＳＡＴＡトンネリング・プロトコル（「ＳＴＰ：ＳＡＴＡ  ｔｕｎｎｅｌｉｎｇ  ｐｒｏｔｏｃｏｌ」）を使用してＳＡＳ高速シリアル相互接続を介して送信され得る。ＳＴＰは、所望の論理相互接続を最初に確立するために、ＳＡＳディレクティブの特定のシーケンスを使用する。ＳＴＰプロトコルがＳＡＳイニシエータとＳＡＴＡデバイスの間のＳＡＳ論理相互接続を確立すると、後に続くすべての交換は、その間のコマンド、ステータスおよびデータの交換のためにＳＡＴＡコマンド構造を使用する。
【０００４】
現在、ＳＡＴＡデバイスは、多くの点においてデバイスのコストおよび複雑さを減少させようと努めている。具体的には、現在のＳＡＴＡデバイスは、所望のＳＡＳ相互接続を最初に確立するのに必要なＳＡＳ／ＳＴＰのプロトコル交換をサポートしていない。より正確に述べると、ＳＡＳ仕様は、ＳＡＳイニシエータを中間のＳＡＳエキスパンダを介してＳＡＴＡターゲット・デバイスに接続することについて定めている。ＳＡＳエキスパンダは、エキスパンダの、あるポート上でＳＡＳイニシエータと対話して、ＳＡＳエキスパンダの別のポートに結合されている識別されたＳＡＴＡデバイスへの所望のＳＡＳ／ＳＴＰ接続を最初に確立する。ＳＡＳイニシエータおよびＳＡＳエキスパンダが、識別されたＳＡＴＡデバイスへの所望のＳＡＳ／ＳＴＰ接続の確立に成功すると、ＳＡＳイニシエータとＳＡＴＡデバイスの間のさらなる交換はすべて、ＳＡＳエキスパンダを通過することにより標準のＳＡＴＡ通信およびコマンド・プロトコルを使用する。
【０００５】
すべての状況でＳＡＳエキスパンダを設けることの要件は、ＳＡＳエキスパンダがストレージ・ネットワークの比較的複雑で高価なコンポーネントであるという点で問題を引き起こす。具体的には、カスタマイズされたＳＡＴＡデバイスの設計をテストする製造または技術試験の環境では、メーカのテスト環境は、必要なテストを行うのに高価で複雑なＳＡＳエキスパンダを必ず含まなければならない。
【０００６】
別の手法は、ＳＡＴＡデバイスが所望の相互接続を確立する際にＳＡＳイニシエータと直接通信することを可能にするために、完全に機能するＳＡＳ／ＳＴＰターゲット論理をカスタマイズされたＳＡＴＡデバイス内に組み込むことである。しかし、こうした完全に機能するＳＡＳ／ＳＴＰターゲット論理コンポーネントは、システム・アーキテクチュア全体に実質的な利点を提供することなしに、ＳＡＴＡデバイス制御論理に大きいコストおよび複雑さを加える。複雑な回路のＳＡＴＡデバイスとのこうした統合は、追加の回路ダイ面積と、ＳＡＴＡデバイスを使用するシステム・ソフトウェアの複雑さの両方の面で高価である。ＳＡＳ／ＳＴＰプロトコルは、ＳＡＳ相互接続を確立するのにごく簡潔に使用されるが、システム・ソフトウェアは、ＳＡＴＡデバイス内に完全に機能するＳＡＳ／ＳＴＰコンポーネントを適切に構成するように適応されなければならない。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】ｗｗｗ．ｔ１０．ｏｒｇ
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記議論から、ＳＡＳイニシエータと拡張ＳＡＴＡデバイスの間にＳＡＳエキスパンダが介在する必要なしにＳＡＴＡデバイスとの必要なＳＡＳ／ＳＴＰ接続を確立することを可能にする改良型回路、システム、および関連の方法が求められていることが明らかである。
【課題を解決するための手段】
【０００９】
本発明は、上記他の問題を解決し、それによって、介在するＳＡＳエキスパンダを必要とせずにＳＡＴＡ記憶装置をＳＡＴＡホストまたはＳＴＰイニシエータに直接結合するための回路、システムおよび方法を提供することによって有用な最新技術を進歩させる。拡張ＳＡＴＡ記憶装置のＰＨＹ層コンポーネントは、ＳＡＴＡまたはＳＴＰイニシエータへの結合を検出し、検出されたイニシエータに適した速度ネゴシエーションを実施し、いずれかのプロトコルを介した交換を可能にする。
【００１０】
本発明の一態様では、ＳＡＴＡ記憶装置内に組み込まれた回路が提供される。この回路は、接続されたホスト装置とのＳＡＴＡプロトコル交換を処理するためのＳＡＴＡプロトコル・コアを含む。この回路は、接続されたホスト装置とのＳＴＰプロトコル交換を処理するためのＳＴＰコアをも含む。この回路は、ＳＡＴＡプロトコル・コアとＳＴＰプロトコル・コアの両方に結合されており、接続されたホスト装置とのＳＴＰとＳＡＴＡ両方のリンク・レベル交換を処理するように適応されたＰＨＹリンク制御要素をさらに含む。
【００１１】
本発明の別の態様は、ＳＡＴＡ記憶装置の動作に関連する方法を提供する。この方法は、ＳＡＴＡ記憶装置をＳＡＴＡホストまたはＳＴＰイニシエータに結合することを含む。この方法は、介在するＳＡＳエキスパンダを必要とせずにＳＡＴＡ記憶装置がＳＡＴＡホストに応答しまたはＳＴＰイニシエータに応答するように、ＳＡＴＡ記憶装置を動作させることをも含む。
【図面の簡単な説明】
【００１２】
【図１】本発明の特徴および態様に従って拡張されたＳＡＴＡ記憶装置の例示的な一実施形態のブロック図である。
【図２】図１のＰＨＹ制御要素についての追加の例示的な詳細を提供するブロック図である。
【図３】本発明の特徴および態様によるＳＡＴＡ記憶装置の拡張ＳＴＰ／ＳＡＴＡ結合を提供する例示的な回路のブロック図である。
【図４】拡張ＳＡＴＡ記憶装置を動作させるための本発明の特徴および態様による例示的な一方法のフローチャートである。
【図５】図４の方法によるＳＡＴＡデバイスの進行中の動作の例示的な詳細を提供する方法のフローチャートである。
【図６】本発明の特徴および態様による拡張ＳＡＴＡ記憶装置を動作させるための論理を表す例示的なステートマシン・モデルの図である。
【発明を実施するための形態】
【００１３】
図１は、本発明の特徴および態様に従って、ＳＡＴＡホスト１２０またはＳＴＰイニシエータ１２２への結合を可能にするように拡張されたＳＡＴＡ記憶装置１００のブロック図である。上述されたように、ＳＡＴＡホスト１２０は、標準ＳＡＴＡ記憶装置に直接結合されてもよい。しかし、当技術分野において現在実施されているように、ＳＴＰイニシエータ・デバイス１２２は、ＳＡＴＡ記憶装置への結合を可能にするためにＳＡＳエキスパンダを介して結合されなければならない。対照的に、ＳＡＴＡ記憶装置１００は、本発明の特徴および態様に従って、介在するＳＡＳエキスパンダを必要とせずにＳＴＰイニシエータ１２２とＳＡＴＡ記憶装置１００の間の直接結合を可能にするように拡張される。
【００１４】
拡張ＳＡＴＡ記憶装置１００は、ＳＡＴＡホスト１２０またはＳＴＰイニシエータ１２２とのＳＡＴＡ交換を処理するためのＳＡＴＡ記憶装置アプリケーション層１０８を含んでもよい。したがって、ＳＡＴＡ記憶装置アプリケーション層１０８は、ＳＡＴＡ情報がＳＡＴＡ接続を介して交換されるか、それともＳＴＰ接続を介して交換されるかに関係なく、イニシエータと交換されるＳＡＴＡ情報のすべての処理の責任を担う。アプリケーション層１０８は、２つのリンクのいずれか、およびサポートされたプロトコルのうちの１つにそれぞれが対応している複数のトランスポート層に結合される。ＳＡＴＡコア１０４は、それぞれＳＡＴＡまたはＳＴＰイニシエータ、１２０または１２２とのＳＡＴＡ情報の直接交換に関連するリンクおよびトランスポート層論理を含む。ＳＴＰコア１０６は、拡張ＳＡＴＡ記憶装置１００によってサポートされたＳＡＳ／ＳＴＰプロトコルのリンクおよびトランスポート層実装のための論理を含む。ＳＡＳ／ＳＴＰコア１０６は、トランスポート層の両方のリンクのための完全に機能するＳＡＳ／ＳＴＰコア・プロトコルとして実装されてもよく、または拡張ＳＡＴＡ記憶装置１００に必要な最小限の機能性だけを提供する簡略化されたコアとして実装されてもよい。本発明の特徴および態様によれば、ＳＴＰコア１０６の必要な唯一の特徴は、ＳＡＳ／ＳＴＰイニシエータ１２２とのＳＡＳ／ＳＴＰ接続を開き／確立することを可能にできるほど十分な特徴、ならびに以前に開かれた接続を閉じることを可能にする追加の論理特徴である。たとえば、ＳＡＳ  ＯｐｅｎＡｄｄｒｅｓｓフレームの処理および対応するｃｌｏｓｅプリミティブは、本発明の特徴および態様による拡張サポートを可能にするためのＳＴＰコア１０６の必要な唯一の特徴であり得る。
【００１５】
それぞれのリンクおよびトランスポート論理を実装するＳＡＴＡコア１０４とＳＴＰコア１０６は両方とも、高速シリアル・リンクの下位レベル物量制御の責任を担うＰＨＹ制御１０２に結合される。本発明の特徴および態様によれば、ＰＨＹ制御１０２は、特定の接続がＳＡＴＡホスト１２０と確立されるか、それともＳＴＰイニシエータ１０２と確立されるか検出するように拡張される。具体的には、ＰＨＹ制御１０２は、それぞれＳＴＰイニシエータまたはＳＡＴＡホストによる接続を示す、ＳＡＳ／ＳＴＰ帯域外（「ＯＯＢ：ｏｕｔ  ｏｆ  ｂａｎｄ」）信号が送信されかつ／または受信されたこと、あるいはＳＡＴＡ  ＯＯＢシーケンスが送信されかつ／または受信されたことを検出する責任を担う。
【００１６】
完全に動作するＳＡＴＡ記憶装置１００内の複数の追加の機能要素が、当業者には容易に認識されよう。他のこうした機能要素は、当業者にはよく知られており、この議論を単純かつ簡潔にするために図１から省略されている。さらに、示された機能要素および他の要素が、論理回路としてさらに組み込まれてもよく、あるいは拡張ＳＡＴＡ記憶装置１００の回路内の任意の数の個別機能モジュールへと分離されてもよいことが、当業者には認識されよう。こうした設計上の選択は、当業者にはよく知られている。
【００１７】
図２は、ＰＨＹ制御要素１０２についての追加の例示的な詳細を提供するブロック図である。具体的には、ＰＨＹ制御要素１０２は、ＳＡＳ速度ネゴシエーションを処理するための論理２００を含む。ＳＡＳ速度ネゴシエーション論理２００は、ステートマシンとして実装されてもよいし、設計上の選択のために組合せ論理を実装するための他の任意のモデルとして実装されてもよい。具体的には、ＳＡＳ速度ネゴシエーション論理２００は、ＳＡＳ速度ネゴシエーションの開始に関連するＯＯＢシーケンスを認識し交換するためのＳＡＳ  ＯＯＢ処理論理２０２を含んでもよい。上記と同様に、ＳＡＳ  ＯＯＢ処理論理２０２は、ステートマシンとして実装されてもよいし、または意図された目的に適した組合せ論理の実装のための他の任意のモデルとして実装されてもよい。
【００１８】
ＰＨＹ制御論理１０２は、ＳＡＴＡ速度ネゴシエーション論理２０４をも含む。ＳＡＴＡ速度ネゴシエーション論理２０４は、意図されたＳＡＴＡ速度ネゴシエーション機能を実装するために、ステートマシン・モデル、または組合せ論理に適した他の任意の実施形態に従って実装することもできる。具体的には、ＳＡＴＡ速度ネゴシエーション論理２０４は、ＳＡＴＡ準拠のＯＯＢシーケンスを認識し、それを適切なＳＡＴＡホストと交換するためのＳＡＴＡ  ＯＯＢ処理論理２０６を含んでもよい。上記と同様に、ＳＡＴＡ  ＯＯＢ処理論理２０６は、ステートマシン・モデルに従って実装されてもよいし、または適切な組合せ論理の実装のための他の任意のモデルとして実装されてもよい。
【００１９】
各々対応するＯＯＢ処理論理２０２および２０６をそれぞれが含むＳＡＳ速度ネゴシエーション論理要素２００とＳＡＴＡ速度ネゴシエーション論理要素２０４の両方を実装するための様々な特定の実施形態が、当業者には容易に認識されよう。ＳＡＳ速度ネゴシエーション（ＳＡＳ  ＯＯＢ処理を含む）、およびＳＡＴＡ速度ネゴシエーション（ＳＡＴＡ  ＯＯＢシーケンス処理を含む）のための特定のシグナリング規格およびシーケンスは、当業者にはよく知られており、容易に入手可能な公表された規格（たとえばｗｗｗ．ｔ１０．ｏｒｇ参照）に適切に文書化されている。
【００２０】
完全に機能するＰＨＹ制御論理要素１０２内の様々な追加の機能要素が、当業者には容易に認識されよう。こうした追加の機能は、当業者にはよく知られており、この議論を単純かつ簡潔にするという目的のためだけに、本明細書では省略されている。さらに、示された機能要素は、ＰＨＹ制御論理要素１０２内のより多くまたはより少ないモジュールに組み込まれてもよいし、分離されてもよいことが、当業者には容易に認識されよう。こうした設計上の選択は、当業者にはよく知られている。
【００２１】
本発明の特徴および態様によれば、ＰＨＹ制御１０２は、すべてがＳＡＴＡ記憶装置内に組み込まれているＳＡＳ速度ネゴシエーションとＳＡＴＡ速度ネゴシエーションの両方を含む。したがって、本発明の特徴および態様によるＳＡＴＡ記憶装置は、介在するＳＡＳエキスパンダを必要とせずに、ＳＡＴＡホストに接続し、またはＳＴＰイニシエータに直接結合することができる。
【００２２】
図３は、図１に示された拡張ＳＡＴＡデバイスなど、拡張ＳＡＴＡデバイスの追加の例示的なコンポーネントを示している。拡張ＳＡＴＡ記憶装置は、対応するＳＴＰおよびＳＡＴＡリンクに結合されたＰＨＹ制御ステートマシン３０３と、トランスポート層論理３０２とを含むコア論理３００を含んでもよい。図３に示されるように、ＳＴＰおよびＳＡＴＡリンク、ならびにトランスポート層論理およびＰＨＹ制御ステートマシン論理要素は、単一の集積回路内に組み込まれるように設計されてもよいし、複数の論理回路要素に分離されてもよい。
【００２３】
コア論理３００は、ＳＡＴＡデバイス・アプリケーション層１０８内にコントローラＣＰＵ（図示せず）への標準化されたインターフェースを提供するＣＰＵインターフェースおよびレジスタ要素３０１を含んでもよい。こうしたＣＰＵは、たとえば、ＳＡＴＡプロトコルまたはＳＴＰプロトコルを介して交換されるＳＡＴＡ情報を処理するために、接続されたイニシエータとＳＡＴＡアプリケーション層１０８との間の交換を全体的に制御してもよい。ＣＰＵインターフェースおよびレジスタ要素３０１は、論理コア３００の動作を構成し、動作する論理コア３００のステータスを評価するための標準のレジスタ集合を含んでもよい。アプリケーション層１０８の外部のＣＰＵによってアクセス可能なレジスタは、メモリ・アドレス指定可能であってもよいし、当業者にはよく知られている設計上の選択のためにＩ／Ｏポートとしてマッピングされてもよい。
【００２４】
論理コア３００内のリンク層３０２は一般に、要素３０４内のシリアルＳＣＳＩ  プロトコル（「ＳＳＰ：ｓｅｒｉａｌ  ＳＣＳＩ  ｐｒｏｔｏｃｏｌ」）、および要素３０６内のＳＡＴＡリンク制御プロトコルのための組合せ論理を実装する。ＳＳＰリンク要素３０４は、接続されたＳＴＰイニシエータへのＳＡＳ通信媒体を介してＳＴＰプロトコルの転送のためのリンクおよびトランスポート層管理を提供する。ＳＡＴＡリンク要素３０６は、アプリケーション層１０８と接続されたＳＡＴＡホストとの間の交換のためのＳＡＴＡプロトコル・リンクおよびトランスポート層制御を提供する。ＳＳＰリンク要素３０４およびＳＡＴＡリンク要素３０６は、マルチプレクサ３０８を介してＳＡＳ通信媒体に結合される。デコーダ３１０は、トランシーバ３２２から受信されたＳＡＳまたはＳＡＴＡ通信を、マルチプレクサ３０８を介してＳＳＰリンク要素３０４またはＳＡＴＡリンク要素３０６に適用するために復号する。符号化要素３１２は、トランシーバ３２２を介してシリアル通信媒体に適用するために、マルチプレクサ３０８を介したそれぞれＳＳＰリンク３０４またはＳＡＴＡリンク３０６からのＳＡＳ／ＳＳＰ情報またはＳＡＴＡ情報を符号化する。トランシーバ３２２は、高速シリアル媒体を介した送信を、要素３１０および３１２によって符号化され復号されるものとして変調し復調する。
【００２５】
共通バッファ論理３１４は、ＳＳＰリンク要素３０４とＳＡＴＡリンク要素３０６の両方のためのフレーム管理およびフロー制御論理を提供する。共通バッファ制御要素３１４内のフレーム・チェッカ３１６は、送信およびトランスポート・エラーに関して、受信されたすべてのフレームを検証する。フレームは、可能であれば、ＳＡＳおよびＳＡＴＡ交換の標準プロトコル管理に従って、受信されたフレームに関連する誤り検出および訂正情報を使用して除去されまたは訂正され得る。ＳＡＳ／ＳＡＴＡフロー制御要素３１８は、受信バッファ３３０および／または送信バッファ３４０内で使用可能な現在の空間を示すフロー制御信号を、ＳＳＰリンク要素３０４およびＳＡＴＡリンク要素３０６に適用する。ＳＡＳ／ＳＡＴＡフレーム・ビルダ要素３２０は、ＳＳＰリンク３０４および／またはＳＡＴＡリンク３０６を介した送信に適したフレーム構造および符号化を構成するように動作可能な論理を表す。
【００２６】
ＳＡＴＡデバイス・アプリケーション層１０８は、拡張ＳＡＴＡ記憶装置と接続されたＳＡＴＡホストまたはＳＴＰイニシエータとの間で交換されるＳＡＴＡデータのアプリケーション層使用に有用な複数の要素を含んでもよい。述べられたように、アプリケーション層要素１０８は、受信バッファ３３０と送信バッファ３４０とを含んでもよい。それぞれフレーム・データ３３２および３４４として表されたこうしたバッファを含む標準メモリ・コンポーネントに加えて、バッファは、ＤＭＡ対話に特に有用な関連のステータスおよび制御情報を含んでもよい。したがって、ＲＸ＿ＤＭＡおよびフレーム・ステータス３３４は、受信ＤＭＡインターフェース３３６の制御の下でフレーム・データ３３２のＤＭＡ交換の制御に有用なＤＭＡ情報および他のステータス情報を表す。同様に、ＴＸ＿ＤＭＡステータス３４２は、送信バッファ３４０内のフレーム・データ３４４を伴うＤＭＡ転送に関する有用な情報を提供する。送信ＤＭＡインターフェース３４６は、送信バッファ３４０を介してこうしたＤＭＡ転送を実施するのに適した制御論理を表し、受信ＤＭＡインターフェース３３６は、受信バッファ３３０を介したＤＭＡ転送のための類似の制御論理を提供する。要素３５０は、アプリケーション層要素１０８と、ＳＡＳ／ＳＳＰリンクおよびトランスポート制御、ＳＡＴＡリンクおよびトランスポート制御、ならびに下位レベルＰＨＹリンク層制御を実装するコア論理３００の下位層との間の全体的な会話を管理するための論理を表す。
【００２７】
汎用または特別目的プロセッサ（図３に示されていない）は、ＳＡＴＡデバイスの動作全体を制御するために、アプリケーション層１０８の他の要素に結合し、それと対話する。完全に機能するＳＡＴＡ記憶装置で有用な様々な追加の要素が、当業者は容易に認識されよう。具体的には、こうした記憶装置内に永続的に格納されたデータの制御および動作に関連する論理要素は、当業者にはよく知られており、この議論を単純かつ簡潔にするために本明細書では省略されている。
【００２８】
本発明の特徴および態様によれば、ＳＳＰリンクおよびトランスポート層制御３０４と、ＳＡＴＡリンクとトランスポート層制御３０６の両方のための能力を含むリンク層３０２とは両方とも、コア論理３００内の共通ＰＨＹ制御要素３０３に結合される。したがって、本発明の特徴および態様によるこうした論理を使用する拡張ＳＡＴＡ記憶装置は、ＳＴＰプロトコルと標準ＳＡＴＡプロトコルの間の変換のために以前利用されていた、介在するＳＡＳエキスパンダを必要とせずに、ＳＡＴＡホストまたはＳＴＰイニシエータに結合することができる。したがって、図３に示された論理回路を使用する記憶装置は、ＳＡＳの必要をなくすことによって、より柔軟なシステム統合および製造テストを可能にする。
【００２９】
図４は、本発明の特徴および態様による、図１から３に例示された拡張ＳＡＴＡ記憶装置を動作させるための方法を示すフローチャートである。ステップ４００で、拡張ＳＡＴＡ記憶装置は、その期間の特定のアプリケーション環境に応じて適切に、ＳＡＴＡホストに結合され、またはＳＴＰイニシエータに結合される。次いで、要素４０２は、記憶装置が結合されている特定のタイプのイニシエータに対応する適切な接続プロトコルに従って、拡張ＳＡＴＡ記憶装置の進行中の動作を表す。たとえば、拡張記憶装置が要素４００の動作によってＳＡＴＡホストに結合される場合は、ＳＡＴＡ記憶装置の進行中の動作は、ＳＡＴＡプロトコルに従う。他方では、拡張ＳＡＴＡ記憶装置が上記の要素４００の動作によってＳＴＰイニシエータに結合される場合は、拡張ＳＡＴＡ記憶装置の進行中の動作は、ＳＡＳ／ＳＴＰプロトコル仕様に従う。したがって、拡張ＳＡＴＡデバイスは、介在する任意のＳＡＳエキスパンダを必要とせずに、ＳＡＴＡホストに直接結合されてもよいし、ＳＴＰイニシエータ直接結合されてもよいという点で、従来のＳＡＴＡデバイスと比べてより大きい柔軟性を提供する。上述されたように、こうした柔軟性は、製造テスト環境では特に有用であり、したがって、ＳＡＴＡ記憶装置は、製造テストおよび検証を実施するのに高価で複雑なＳＡＳエキスパンダを必要とせずに、任意の使用可能なイニシエータ上でテストされ得る。こうした柔軟な拡張ＳＡＴＡ記憶装置は、特定のシステムが高価で複雑なＳＡＳエキスパンダを取得し構成する必要なしに拡張ＳＡＴＡデバイスに直接結合する必要があり得るエンドユーザ・アプリケーションでも有用に適用することができる。
【００３０】
図５は、要素４０２において上記に論じられた拡張ＳＡＴＡデバイスの進行中の動作についての例示的な追加の詳細を提供するフローチャートである。上記に論じられたように、本発明の特徴および態様による拡張ＳＡＴＡデバイスは、ＳＡＳとＳＡＴＡの両方の速度ネゴシエーション交換を処理するように適応される。ＳＡＳオープン接続またはＳＡＴＡ接続を確立する際、両方のプロトコルの第１のステップは、開いた接続を介した進行中の通信のためにＳＡＴＡ記憶装置とイニシエータの間の相互に許容可能な速度を導出するための速度ネゴシエーションを提供する。ＳＡＳとＳＡＴＡの両方のプロトコルは、ＯＯＢシーケンスを送信することによりこうした速度ネゴシエーションを開始する。こうしたＯＯＢシーケンスは一般に、制御およびデータの送信のための通常のプロトコル交換の状況外の信号である。
【００３１】
したがって、図５の要素５００は、拡張ＳＡＴＡ記憶装置と何らかの適切なイニシエータとの間の接続確立の前準備として速度ネゴシエーション・プロセスを開始することを示すＳＡＳまたはＳＡＴＡ  ＯＯＢシーケンスの受信を待機するようにまず動作することができる。要素５０２は、受信されたＯＯＢシーケンスがＳＡＳイニシエータのＯＯＢシーケンスを表すか、それともＳＡＴＡホストのそれを表すか判断するように動作可能である。ＰＨＹ層は、本発明の特徴および態様に従って、ＳＡＳ  ＯＯＢシーケンスとＳＡＴＡ  ＯＯＢシーケンスの両方を認識し処理するように適応される。ＰＨＹ層が、受信されたＯＯＢシーケンスがＳＡＳプロトコルＯＯＢシーケンスを表すと決定する場合、次に要素５０４は、接続されたＳＴＰプロトコル・イニシエータとの速度ネゴシエーション交換を実施するように動作可能である。次いで、要素５０６は、特定のアプリケーション要件およびＳＴＰプロトコルに従って拡張ＳＡＴＡ記憶装置とＳＴＰイニシエータの間でデータおよび制御情報の交換を実施するように動作可能である。最後に、要素５１２は、ＳＴＰアプリケーションによって意図されたすべてのデータおよび制御情報の交換の完了に応答して、開かれた接続を閉じるように動作可能である。
【００３２】
対照的に、要素５０２が、受信されたＯＯＢシーケンスがＳＡＴＡホストのＯＯＢシーケンスを表すと決定する場合、要素５０８は、接続されたＳＡＴＡホストとのＳＡＴＡ速度ネゴシエーションを実施するように動作可能である。上述されたように、ＳＡＴＡ速度ネゴシエーションのために交換された特定の信号は、ＳＡＳ速度ネゴシエーション・プロセスの信号に類似しているが、速度ネゴシエーションのための異なる処理を必要とするほど異なるものである。したがって、要素５０８は、拡張ＳＡＴＡ記憶装置と接続されたＳＡＴＡホストの間の速度ネゴシエーション・プロセスを完了する。次いで、要素５１０は、拡張ＳＡＴＡ記憶装置と接続されたＳＡＴＡホストの間で、ＳＡＴＡプロトコルに準拠した交換を実施する。
【００３３】
完全に機能する拡張ＳＡＴＡ記憶装置内の図４および図５の方法の複数の追加のステップが、当業者には容易に認識されよう。それぞれのＳＡＳおよびＳＡＴＡプロトコル仕様によって指定されるように、こうした追加のステップは、当業者にはよく知られている。これらおよび他のよく知られているシリアル・アタッチ・プロトコル規格のプロトコル仕様は、たとえばｗｗｗ．ｔ１０．ｏｒｇ、および他のよく知られている公表サイトで当業者には容易に入手可能である。こうした任意の追加ステップおよび詳細は、当業者にはよく知られており、この議論を単に簡潔にするために、本明細書では省略されている。
【００３４】
図６は、本発明の特徴および態様による、ＳＡＴＡホストまたはＳＡＳイニシエータとの接続を確立するための拡張ＳＡＴＡ記憶装置の例示的な動作を表すステートマシン図である。プロトコル・デバイスの回路実装はしばしば、ステートマシン記述および図に従ってモデル化されることが、当業者には容易に理解されよう。したがって、図６のステートマシンは、ＳＡＴＡホストに結合される場合はＳＡＴＡプロトコルに従って、またはＳＴＰイニシエータに直接結合される場合はＳＡＳプロトコルに従って拡張ＳＡＴＡ記憶装置を動作させるための、本発明の特徴および態様の例示的な一回路実施形態を表している。さらに、ステートマシン図を対応する組合せ論理回路に直接変換するための標準設計手法および方法論が、当業者には容易に認識されよう。
【００３５】
状態６００は、任意のリセット条件（たとえば電源オン・リセットや、他の任意の類似のハードまたはソフト・リセット動作）に応答して入ったステートマシンの初期化状態を表す。ステートマシンは、ＣＯＭＩＮＩＴ  ＳＡＳ  ＯＯＢシーケンスまたはＣＯＭＲＥＳＥＴ  ＳＡＴＡ  ＯＯＢシーケンスが受信されたことをイベントが示すまで、初期化状態６００にとどまる。これらの２つのシーケンスは、区別不可能であるが、関連する仕様では、それぞれ異なる名前で呼ばれている。こうしたシーケンスが受信されるとき、ステートマシンは、何らかのホスト／イニシエータ・デバイスが接続され、状態６０１に遷移することを認識する。次いで、ステートマシンは、受信されたＯＯＢシーケンスに対して、同じＣＯＭＩＮＩＴ／ＣＯＭＲＥＳＥＴシーケンスで応答し、直ちに状態６０２に遷移する。次いで、ステートマシンは、ＳＡＳまたはＳＡＴＡ仕様に従って、次のＯＯＢシーケンスの受信を待機して、状態６０２にとどまる。ＳＡＳ仕様では、速度ネゴシエーション・プロセスは、ＣＯＭＳＡＳ  ＯＯＢシーケンスの交換を次に求める。ＳＡＴＡ規格では、ＣＯＭＷＡＫＥ  ＯＯＢシーケンスが、次に交換される。これらの２つのＯＯＢシーケンスは、ＰＨＹリンク制御ステートマシン論理によって区別可能である。
【００３６】
ステートマシン・モデルは、ＣＯＭＳＡＳ  ＳＡＳ  ＯＯＢシーケンスが受信されるまで、またはＣＯＭＷＡＫＥ  ＳＡＴＡ  ＯＯＢシーケンスが受信されるまで、状態６０２にとどまる。ＣＯＭＳＡＳ  ＯＯＢシーケンスの受信は、接続された装置がＳＡＳイニシエータ・デバイスであることを示す。ＳＡＴＡ  ＣＯＭＷＡＫＥ  ＯＯＢシーケンスの受信は、接続された装置がＳＡＴＡホスト装置であることを示す。ＣＯＭＳＡＳ  ＯＯＢが受信される場合、ステートマシンは、状態６０３に遷移し、応答のＣＯＭＳＡＳ  ＯＯＢシーケンスを送信することによってＣＯＭＳＡＳ  ＯＯＢ交換を完了する。次いで、ステートマシンは、ＳＡＳ速度ネゴシエーションを完了するためのすべての処理を表す状態６０６に遷移する。状態６０６は、ＳＡＳ速度ネゴシエーション・プロセスの完了のためのステートマシン全体を表す。ＳＡＳ速度ネゴシエーション・プロセスを完了するためのステートマシンは、当業者にはよく知られており、当業者によく知られた容易に入手可能な関連ＳＡＳ仕様に文書化されている。こうしたＳＡＳ速度ネゴシエーション処理の完了についての詳細は、この議論を単純かつ簡潔するために本明細書では省略されている。ステートマシン６０６として表されたＳＡＳ速度ネゴシエーション・プロセスの完了後、拡張ＳＡＴＡ記憶装置は、接続されたＳＡＳ／ＳＴＰのイニシエータとの進行中の通信を表す要素６２０へと遷移する。この場合もやはり、状態６２０は、拡張ＳＡＴＡ記憶装置と接続されたＳＴＰイニシエータとの間で情報を交換するためのステートマシン・モデルのすべての処理、あるいは他の組合せ論理および処理シーケンスを表す。上記と同様に、状態６０６に関して、こうしたＳＴＰ交換を完了するためのステートマシン論理、および他の組合せ論理または処理ステップは、当業者にはよく知られており、容易に入手可能な適切なＳＡＳ／ＳＴＰ仕様に文書化されている。これらの詳細は、この議論を単純かつ簡潔するために、本明細書では省略されている。
【００３７】
状態６０２に再び戻ると、ＣＯＭＲＥＳＥＴ  ＳＡＴＡ  ＯＯＢシーケンスが交換され、ＣＯＭＷＡＫＥ  ＯＯＢシーケンス（接続されているＳＡＴＡホストを示す）が受信される場合、ステートマシンは、ＳＡＴＡホストが検出されたことを示す状態６０４に遷移する。ステートマシンは、応答のＣＯＭＷＡＫＥ  ＯＯＢシーケンスを送信し、次いで、標準ＳＡＴＡ速度ネゴシエーション・プロセスを完了するのに必要なすべての処理を表す状態６０８に遷移する。標準ＳＡＴＡ速度ネゴシエーション・プロセスについての詳細は、当業者にはよく知られており、当業者に容易に入手可能なＳＡＳ／ＳＡＴＡ仕様の該当部分に文書化されている。ＳＡＴＡ速度ネゴシエーション・ステートマシン処理が完了すると、ステートマシンは、接続されたＳＡＴＡホストとの情報を交換するためのすべての処理を表す状態６３０に遷移する。こうしたＳＡＴＡ交換に関連するステートマシン、および他の組合せ論理または処理ステップは、当業者にはよく知られており、当業者に容易に入手可能な適切なＳＡＳ／ＳＡＴＡ仕様に文書化されている。
【００３８】
当業者は、図６のステートマシンは、この議論を簡潔にするために、ＳＡＴＡ記憶装置を拡張するための本発明の特徴および態様に関連する特定の状態遷移だけを示すように非常に単純化されていることが当業者には容易に認識されよう。より具体的には、図６のステートマシンは、介在するＳＡＳエキスパンダを必要とせずに、ＰＨＹリンク層論理がＳＡＴＡホストとの接続、またはＳＴＰイニシエータへの直接接続を検出することを可能にする拡張ＳＡＴＡ記憶装置の処理を表している。したがって、本発明の特徴および態様によれば、図６の例示的なステートマシンを使用する拡張ＳＡＴＡ記憶装置は、介在するＳＡＳエキスパンダなしにＳＡＴＡホストまたはＳＴＰイニシエータへの直接結合を可能にする柔軟性を高める。完全に機能するＰＨＹリンク層、または拡張ＳＡＴＡデバイスの他の関連するプロトコル層を実装するのに有用な複数の追加の状態が、当業者には容易に理解されよう。さらに、本発明の特徴および態様によるＳＡＴＡ記憶装置の拡張された特徴を実装するのに有用な様々な等価のステートマシンが、当業者には認識されよう。さらに、エラー回復を可能にし、またＳＡＳだけ、またはＳＡＴＡだけなど、特定のタイプの処理にＰＨＹリンク層を制限する構成オプションを可能にする、簡略化されたステートマシンへの修正が当業者には認識されよう。
【００３９】
本発明について図面および上記説明に示され述べられたが、こうした図および説明は、例示的であり、限定的な性質のものでないと見なすべきである。本発明の一実施形態、およびその小さい変形形態について示され述べられている。本発明の精神の範囲内のすべての変更および修正に、保護が望まれる。本発明の範囲内の上記実施形態の変形形態が、当業者には理解されよう。具体的には、本発明の特徴および態様は、同等に電子回路で実装することも、汎用または特別目的プロセッサの適切にプログラムされた命令として実装することもできることが当業者には容易に認識されよう。回路およびプログラミング設計のこうした等価物は、設計上の選択の問題として当業者によく知られている。このため、本発明は、上記に論じられた特定の実施例および図例にではなく、下記の特許請求の範囲およびその等価物によって制限されるものにすぎない。
【図１】
2010506301.tif 000003
【図２】
2010506301.tif 000004
【図３】
2010506301.tif 000005
【図４】
2010506301.tif 000006
【図５】
2010506301.tif 000007
【図６】
2010506301.tif 000008
【手続補正書】
【提出日】平成21年6月26日(2009.6.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリアル・アドバンスト・テクノロジー・アタッチドＳＡＴＡ記憶装置（１００）内に組み込まれた回路（３００）であって、
接続されたホスト装置とのＳＡＴＡプロトコル交換を処理するためのＳＡＴＡプロトコル・コア（１０４）を含み、
前記回路がさらに、
前記接続されたホスト装置とのＳＴＰプロトコル交換を処理するためのＳＡＴＡトンネリング・プロトコルＳＴＰコア（１０６）と、
前記ＳＡＴＡプロトコル・コアと前記ＳＴＰプロトコル・コアの両方に結合されており、前記接続されたホスト装置とのＳＴＰとＳＡＴＡ両方のリンク・レベル交換の処理に適応されたＰＨＹリンク制御要素（１０２）とをさらに含み、
前記ＳＡＴＡ記憶装置が、介在するシリアル・アタッチドＳＣＳＩ（ＳＡＳ）エキスパンダを必要とせずにＳＡＴＡホスト（１２０）またはＳＴＰイニシエータ（１２２）に結合され得ることを特徴とする回路。
【請求項２】
前記ＰＨＹリンク制御要素（１０２）がさらに、
シリアル・アタッチドＳＣＳＩ（ＳＡＳ）速度ネゴシエーション要素（２００）と、
ＳＡＴＡ速度ネゴシエーション要素（２０４）とを含む、請求項１に記載の回路。
【請求項３】
前記ＳＡＳ速度ネゴシエーション要素（２００）がさらに、
速度ネゴシエーションの際にＳＡＳ  ＯＯＢシーケンスを受信するためのＳＡＳ帯域外ＯＯＢ要素（２０２）を含み、
前記ＰＨＹリンクが、ＳＡＳ  ＯＯＢシーケンスの受信に応答して前記ＳＴＰコアと対話するように適応される、請求項２に記載の回路。
【請求項４】
前記ＳＡＴＡ速度ネゴシエーション要素（２０４）がさらに、
速度ネゴシエーションの際にＳＡＴＡ  ＯＯＢシーケンスを受信するためのＳＡＴＡ帯域外ＯＯＢ要素（２０６）を含み、
前記ＰＨＹリンクが、ＳＡＴＡ  ＯＯＢシーケンスの受信に応答して前記ＳＡＴＡコアと対話するように適応される、請求項２に記載の回路。
【請求項５】
前記ＳＴＰコアが、前記ＳＡＴＡ記憶装置とＳＡＳイニシエータ（５０２、５０４、５０６、５１２）の間のＳＴＰ接続を確立し閉じるためにＳＡＳ交換だけを処理するように適応される、請求項１に記載の回路。
【請求項６】
シリアル・アドバンスト・テクノロジー・アタッチドＳＡＴＡ記憶装置の動作に関連する方法であって、
前記ＳＡＴＡ記憶装置をＳＡＴＡホストまたはＳＡＴＡトンネリング・プロトコルＳＴＰイニシエータに結合すること、および
前記ＳＡＴＡ記憶装置が、介在するＳＡＳエキスパンダを必要とせずに前記ＳＡＴＡホストに応答し、または前記ＳＴＰイニシエータに応答するように前記ＳＡＴＡ記憶装置を動作させることを含むことを特徴とする方法。
【請求項７】
前記動作ステップがさらに、
前記ＳＴＰイニシエータ・デバイスとのＳＴＰ接続を確立すること、
前記ＳＴＰ接続を介して前記ＳＴＰイニシエータとＳＡＴＡフレームを交換すること、および、
前記ＳＴＰ接続を閉じることを含む、請求項６に記載の方法。
【請求項８】
前記動作ステップがさらに、
前記ＳＡＴＡホスト装置とＳＡＴＡ接続を確立すること、および
前記ＳＡＴＡ接続を介して前記ＳＡＴＡホストとＳＡＴＡフレームを交換することを含む、請求項６に記載の方法。
【請求項９】
前記確立ステップがさらに、
前記ＳＴＰイニシエータ・デバイスとの速度ネゴシエーションを実施することを含む、請求項６に記載の方法。
【請求項１０】
前記確立ステップがさらに、
前記ＳＡＴＡホスト装置との速度ネゴシエーションを実施することを含む、請求項６に記載の方法。
【請求項１１】
前記確立ステップがさらに、
ＳＡＴＡ帯域外ＯＯＢ信号を認識すること、
ＳＡＴＡ  ＯＯＢシーケンスの認識に応答して前記ＳＡＴＡホスト装置とのＳＡＴＡプロトコル速度ネゴシエーションを実施すること、
ＳＡＳ  ＯＯＢシーケンスを認識すること、および
ＳＡＳ  ＯＯＢシーケンスの認識に応答して前記ＳＴＰイニシエータ・デバイスとのＳＡＳプロトコル速度ネゴシエーションを実施することを含む、請求項６に記載の方法。
【請求項１２】
シリアル・アドバンスト・テクノロジー・アタッチドＳＡＴＡ記憶装置（１００）であって、
前記ＳＡＴＡ記憶装置内で、ＳＡＴＡホスト装置とのＳＡＴＡ接続、またはＳＴＰイニシエータ・デバイス（１０２、１０４、１０６）とのＳＡＴＡトンネリング・プロトコルＳＴＰ接続を確立する手段と、
前記ＳＡＴＡ記憶装置内で、ＳＡＴＡホスト装置またはＳＴＰイニシエータ・デバイス（１０８）とのＳＡＴＡプロトコル交換を実施する手段とを含むことを特徴とするＳＡＴＡ記憶装置。
【請求項１３】
前記確立手段がさらに、
前記ＳＴＰイニシエータ（２００）との前記ＳＴＰ接続を確立するためのシリアル・アタッチドＳＣＳＩ（ＳＡＳ）速度ネゴシエーション・プロトコル交換を認識する手段と、
前記ＳＡＴＡホスト（２０４）との前記ＳＡＴＡ接続を確立するためのＳＡＴＡ速度ネゴシエーション・プロトコル交換を認識する手段とを含む、請求項１２に記載のＳＡＴＡ記憶装置。
【請求項１４】
前記確立手段（２００、２０４）がさらに、
前記ＳＴＰイニシエータ（２０２）との前記ＳＴＰ接続を確立するためのシリアル・アタッチドＳＣＳＩ（ＳＡＳ）帯域外ＯＯＢ交換を認識する手段と、
前記ＳＡＴＡホスト（２０６）との前記ＳＡＴＡ接続を確立するためのＳＡＴＡ  ＯＯＢ交換を認識する手段とを含む、請求項１２に記載のＳＡＴＡ記憶装置。
【国際調査報告】
2010506301.tif 000009