(57)【要約】【課題】等方性エッチングを用いた微細パターン形成方法を提供する。【解決手段】この方法は、半導体基板に被エッチング層を形成し、この被エッチング層の上部にフォトレジスト層をコーティングする段階と、該フォトレジスト層のコーティングされた被エッチング層にリソグラフィを行い、リソグラフィにより生成されたフォトレジストパターンを含む被エッチング層に第１等方性エッチングを行なう段階と、このフォトレジストパターンを含む被エッチング層の上部にパシベーション層を溶着する段階と、溶着されたパシベーション層のうち、第１等方性エッチングされた所定の部分のパシベーション層を除去する段階と、パシベーション層の除去された所定の部分に第２等方性エッチングを行なう段階と、を含む。ここで、パシベーション層の所定の部分を除去する段階を省略し、直接第２等方性エッチングを行なう段階に移行しても良い。【選択図】図２
2010506385.tif 000002
【特許請求の範囲】
【請求項１】
（１）半導体基板に被エッチング層を形成し、前記被エッチング層の上部にフォトレジスト層をコーティングする段階と、
（２）前記フォトレジスト層でコーティングされた前記被エッチング層にリソグラフィを行い、前記リソグラフィにより生成されたフォトレジストパターンを含む前記被エッチング層に第１等方性エッチングを行なう段階と、
（３）前記フォトレジストパターンを含む前記被エッチング層の上部にパシベーション層を溶着する段階と、
（４）前記パシベーション層に第２等方性エッチングを行なう段階と、
を含む、等方性エッチングを用いた微細パターン形成方法。
【請求項２】
前記被エッチング層の上部にパシベーション層を溶着する（３）段階の後に、
前記溶着された前記パシベーション層のうち、前記第１等方性エッチングされた所定の部分の前記パシベーション層を除去する段階をさらに含み、
前記第２等方性エッチングを行なう（４）段階は、前記パシベーション層の除去された所定の部分に第２等方性エッチングが行なわれる段階であることを特徴とする、請求項１に記載の等方性エッチングを用いた微細パターン形成方法。
【請求項３】
前記パシベーション層を溶着する（３）段階は、
前記第１等方性エッチングされた部分に前記パシベーション層を溶着することを特徴とする、請求項１または２に記載の等方性エッチングを用いた微細パターン形成方法。
【請求項４】
前記半導体基板は、ポリイミドフィルムを含むことを特徴とする、請求項１から３の何れかに記載の等方性エッチングを用いた微細パターン形成方法。
【請求項５】
前記第１等方性エッチングを行なう（２）段階では、
前記フォトレジスト層に接した前記被エッチング層の上部から被エッチング層厚の１０％〜５０％の範囲まで第１等方性エッチングを行なうことを特徴とする、請求項１から４の何れかに記載の等方性エッチングを用いた微細パターン形成方法。
【請求項６】
前記被エッチング層は、
金属層、絶縁膜及び導電膜のうち少なくとも一つを含むことを特徴とする、請求項１から５の何れかに記載の等方性エッチングを用いた微細パターン形成方法。
【請求項７】
前記所定の部分は、前記フォトレジストパターンに形成されたトレンチ幅に対応する部分であることを特徴とする、請求項２に記載の等方性エッチングを用いた微細パターン形成方法。
【請求項８】
前記フォトレジスト層は、化学増幅型フォトレジスト層であることを特徴とする、請求項１から７の何れかに記載の等方性エッチングを用いた微細パターン形成方法。
【請求項９】
前記フォトレジスト層の厚さは、１μｍ以上４μｍ以下であることを特徴とする、請求項１から８の何れかに記載の等方性エッチングを用いた微細パターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細パターン形成方法に関するもので、より詳細には、半導体集積回路で微細パターンの幅を十分に確保し、半導体集積回路とリードとの結合強度を増加させる、等方性エッチングを用いた微細パターン形成方法に関する。
具体的には、本発明は、保護物質層を溶着して等方性エッチングを行なうことによって、一般の等方性エッチング方法では具現不可能な微細パターンを形成し、リードの幅を十分に確保することによって、優れた解像度と焦点余裕度を具現できる他、断面積の増加したリード形状の変化により、半導体集積回路で発生した熱をより速やかに放出でき、かつ、半導体集積回路との接合が容易なため、半導体集積回路用基板であるテープキャリアパッケージ、チップオンフィルム及び軟性回路基板に適用でき、産業的活用度の高い、等方性エッチングを用いた微細パターン形成方法を提供する。
【背景技術】
【０００２】
半導体集積回路の製造において酸化工程や薄膜蒸着工程の結果として基板上に形成されている層を選択的に除去する工程をエッチング（Etching）工程という。エッチング工程は、ウエハー表面の選択された部分を除去するために用いられる工程で、半導体工程において露光（Photolithography）段階の後に行なわれる。すなわち、露光によって形成されたフォトレジスト（PhotoResist：PR）パターンをマスク（Mask）とし、マスク下部と外部に晒された部分との化学反応を異ならしめ、ウエハー表面の薄膜に対してガス、酸またはアルカリなどの化学物質を用いて余計な部分を除去し、微細な回路パターンを形成させるための段階である。このようにして形成されるパターンは、各パターン層に対して反復的に適用されることとなる。
【０００３】
露光工程は、光リソグラフィー（Optical lithography）技術と放射リソグラフィー（Radiation lithography）技術とに区分され、光リソグラフィー技術では紫外線（Ultra Violet：UV）が使われ、放射リソグラフィー技術ではＸ線、電子ビームまたはイオンビームなどが使われる。
【０００４】
露光工程を通じて形成された感光剤模型をマスクとして用い、マスクの下にある部分と外部に晒される部分間の化学反応を全く異ならしめることによって、マスクで保護されていない部分が工程の進行につれて脱離するようにする。
【０００５】
このようなエッチング工程により拡散やイオン注入される領域が決定され、また、導線作業が行なわれる。エッチングは、酸化膜層を除去する方法によって湿式エッチングと乾式エッチングとに分けられる。湿式エッチングは、半導体工程で最も広範囲に使用されるエッチング方法で、切断したウエハーの表面研磨、熱酸化膜やエピタキシャル層（Epitaxial Silicide Layer: ESL）等の成長前におけるウエハー洗浄、及び最小線幅長３μｍ以上の半導体素子の製作などの工程に主として用いられる。
【０００６】
湿式エッチング方法は、選択的性質を持つエッチング溶液を使用することから優れた選択度を得ることができるが、等方性の特性からアンダーカット（Undercut）を誘発するので、微細パターンを要求する場合には適用できないという問題点があった。
【０００７】
アンダーカット発生の原因は、湿式エッチング時にマスクの下部へとエッチング溶液が侵入して酸化膜パターンを形成することにある。
【０００８】
図１は、従来の等方性エッチングされたパターンを示す図で、図２〜図５は、従来の等方性過度エッチングによるエッチング輪郭を示す図である。
【０００９】
図１を参照すると、等方性エッチングを行なった後の微細パターン１２０の断面形状は台形となることがわかる。これは、エッチング過程でエッチング液がフォトレジストパターン１１０の下部に侵入し被エッチング層の上部をエッチングし続くので、相対的に被エッチング層の上部の幅が狭くなり、最終的に台形となったわけである。このようなエッチングは円形に広がり、半導体基板１３０が露出されるまで続く。このような円形部位が広くなるほど、フォトレジスト層の下のアンダーカットは益々激しくなる。アンダーカットの発生する範囲は、フォトレジスト層が除去されるまでは確認できない。
【００１０】
図２〜図５を参照すると、酸化膜パターン縁部の形状はアンダーカットの度合を示す尺度となるが、エッチング工程が進行されるにつれて図２〜図５のようなエッチング輪郭が現される。フォトレジストパターン１１０の下部と半導体基板１３０の上部との間に形成されるエッチングされた微細パターン１２０の縁部の形状は、エッチングの進行による傾斜面の余弦によって異なってくる。エッチングされた傾斜部分の酸化膜の厚さによって色帯が生成されるが、酸化膜パターンの周縁部にできる黒い帯の面積からアンダーカットの発生度合がわかる。
【００１１】
図６は、従来の等方性エッチングを適用した微細パターンのリード形状を示す図である。図６を参照すると、従来の等方性エッチングを用いたチップオンフィルムにおいて、図示してはいないが、内部リードのピッチ（Pitch）幅の長さが２５μｍの場合、内部リードの高さが７．５μｍとなるように等方性エッチングを施すと、内部リードの上部の長さが４．９μｍ、下部の長さは１２．７５μｍと、アンダーカットが相当量進行され、内部リードの上部の幅が非常に狭くなり、台形となることがわかる。
【００１２】
このように、従来の等方性エッチング方法はアンダーカットを誘発するので、リードの幅（Lead top width）が最小６μｍである微細パターンを要求する軟性印刷回路（Flexible Printed Circuit：FPC）、テープキャリアパッケージ（Tape  Carrier Package：TCP）及びチップオンフィルム（Chip On Film：ＣＯＦ）において一般的な等方性エッチング方法によっては所望のパターンを具現できず、断面が台形または三角形となるため、半導体集積回路との接合が難いという問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、上記の問題点を解決するためのもので、その目的は、パターンの微細化のためのリードの幅（Lead top width）を確保し、半導体集積回路との接合強度を向上させることができる等方性エッチング方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明では、
（１）半導体基板に被エッチング層を形成し、前記被エッチング層の上部にフォトレジスト層をコーティングする段階と、
（２）前記フォトレジスト層のコーティングされた被エッチング層にリソグラフィを行い、前記リソグラフィにより生成されたフォトレジストパターンを含む被エッチング層に第１等方性エッチングを行なう段階と、
（３）前記フォトレジストパターンを含む被エッチング層の上部にパシベーション層を溶着する段階と、
（４）前記パシベーション層部分に第２等方性エッチングを行なう段階と、からなる等方性エッチングを用いた微細パターン形成方法を提供する。
【００１５】
また、本発明は、前記パシベーション層を溶着する（３）段階と前記第２等方性エッチングを行なう（４）段階の間に、前記溶着されたパシベーション層のうち、前記第１等方性エッチングされた所定の部分のパシベーション層を除去する段階をさらに含んでなることができる。もたろん、この場合には、前記第２等方性エッチングを行なう（４）段階は、前記除去されたパシベーション層の所定の部分に対して行なわれることが好ましい。
【００１６】
また、前記半導体基板はポリイミドフィルムを含むことができる。
【００１７】
なお、前記第１等方性エッチングを行なう段階では、前記フォトレジスト層に接した前記被エッチング層の上部から被エッチング層厚の１０％〜５０％の範囲まで第１等方性エッチングが行なわれることができる。
【００１８】
また、前記被エッチング層は、金属層、絶縁膜及び導電膜のうち少なくともいずれか一つを含むことができる。
【００１９】
なお、前記所定の部分は、前記フォトレジストパターンに形成されたトレンチ幅に対応する部分とすることができる。
【００２０】
また、前記フォトレジスト層は化学増幅型フォトレジストとすることができる。
【００２１】
また、前記フォトレジスト層の厚さは、１μｍ以上４μｍ以下とすることが好ましい。
【発明の効果】
【００２２】
本発明によると、保護物質層を溶着して等方性エッチングを行なうことによって、一般の等方性エッチング方法では具現不可能な微細パターンを形成し、リードの幅を十分に確保できるため、優れた解像度と焦点余裕度を具現でき、かつ、断面積の増加したリード形状の変化によって、半導体集積回路で発生した熱をより速やかに放出できる他、半導体集積回路との接合が容易なことから、半導体集積回路用基板であるテープキャリアパッケージ、チップオンフィルム及び軟性回路基板に適用しやすいという効果が得られる。
【図面の簡単な説明】
【００２３】
【図１】従来の等方性エッチングされたパターンを示す図である。
【図２】従来の等方性過度エッチングによるエッチング輪郭を示す図である。
【図３】従来の等方性過度エッチングによるエッチング輪郭を示す図である。
【図４】従来の等方性過度エッチングによるエッチング輪郭を示す図である。
【図５】従来の等方性過度エッチングによるエッチング輪郭を示す図である。
【図６】従来の等方性エッチングを適用した微細パターンのリード形状を示す図である。
【図７】本発明による微細パターン形成方法を示すフローチャートである。
【図８】本発明の一実施例による等方性エッチング方法を示す図である。
【図９】本発明の一実施例による等方性エッチング方法を示す図である。
【図１０】本発明の一実施例による等方性エッチング方法を示す図である。
【図１１】本発明の一実施例による等方性エッチング方法を示す図である。
【図１２】本発明の一実施例によるリードの形状を示す図である。
【図１３】本発明の他の実施例によるリードの形状を示す図である。
【発明を実施するための形態】
【００２４】
本発明の好適な実施例による等方性エッチングを用いた微細パターン形成方法は、（１）半導体基板に被エッチング層を形成し、前記被エッチング層の上部にフォトレジスト層をコーティングする段階と、（２）前記フォトレジスト層のコーティングされた被エッチング層にリソグラフィを行い、前記リソグラフィにより生成されたフォトレジストパターンを含む被エッチング層に第１等方性エッチングを行なう段階と、（３）前記フォトレジストパターンを含む被エッチング層の上部にパシベーション層を溶着する段階と、（４）前記パシベーション層部分に第２等方性エッチングを行なう段階と、からなる。
【００２５】
特に、この場合、前記パシベーション層を溶着する（３）段階と前記第２等方性エッチングを行なう（４）段階の間に、前記溶着されたパシベーション層のうち、前記第１等方性エッチングされた所定の部分のパシベーション層を除去する段階をさらに含むことがより好ましい。ここで、前記第２等方性エッチングを行なう（４）段階は、前記除去されたパシベーション層の所定の部分に対して行なわれることが好ましい。
【００２６】
また、上記過程に使われる半導体基板はポリイミドフィルムを含むことが好ましく、なお、前記第１等方性エッチングを行なう段階において、前記フォトレジスト層に接した前記被エッチング層の上部から被エッチング層厚の１０％〜５０％の範囲まで第１等方性エッチングが行なわれることがより好ましい。
【００２７】
前記半導体基板に被エッチング層を形成する場合に、この被エッチング層は、金属層、絶縁膜及び導電膜から選択される少なくともいずれか一つを含むことができる。
【００２８】
なお、前記溶着されたパシベーション層のうち、前記第１等方性エッチングされた所定の部分の前記パシベーション層を除去する段階における'所定の部分'は、前記フォトレジストパターンに形成されたトレンチ幅に対応する部分とすることが好ましい。
【００２９】
また、前記フォトレジスト層は化学増幅型フォトレジストであり、さらに、前記フォトレジスト層の厚さは１μｍ以上４μｍ以下とすることが好ましい。
【実施例】
【００３０】
以下、本発明の実施例を添付の図面に基づいて詳細に説明する。
【００３１】
図７は、本発明による等方性エッチングを用いた微細パターン形成方法を示すフローチャートである。
【００３２】
半導体基板に被エッチング層を形成し、被エッチング層の上部にフォトレジスト層を形成する（２１０過程）。被エッチング層の上部にフォトレジスト層を形成する方法は、当業界で通常的に用いられる方法のいずれにしても良く、例えば、スピンコーティング（Spin coating）方法、ラミネーティングコーティング（Laminating coating）方法、ディップコーティング（Dipping coating）方法またはバーコーティング（Bar coating）方法などを用いると良い。
【００３３】
好ましくは、このフォトレジスト層は化学増幅型フォトレジストとすることができる。
【００３４】
化学増幅型フォトレジストでは、光酸発生剤（photoacid generator：PAG）と酸反応性（acid-labile）高分子または化合物が主要成分とされる。光酸発生剤としては、有機スルホン酸エステル（Organic sulfonic ester）やオニウム塩（Onium salt）が使われる。これらは、光分解されながら有機スルホン酸のような強酸を生成し、生成された酸は触媒として作用し、酸反応性高分子と反応して連鎖反応を開始することで、多数の化学結合を生成したり分解反応を起こす。化学増幅型フォトレジストは、酸反応性高分子と光酸発生剤（ＰＡＧ）の２成分系または酸反応性化合物、光酸発生剤（ＰＡＧ）及びマトリクス樹脂の３成分系を基本構成とし、ここに、フォトレジスト特性向上のための調節剤または添加剤が含まれてなる。光酸発生剤（ＰＡＧ）は、固形成分中に重さ比で通常２％〜５％程度含まれている感光成分である。化学増幅型フォトレジストでは、露光によって酸反応性高分子または化合物が直接反応せずに、露光された部分のＰＡＧで酸が発生するから潜像（latent image）のみ生じる。発生した酸は、次の段階である露光後ベーキング（post-exposure baking：PEB）過程で酸反応性物質に触媒として作用することによって化学反応が増幅され、溶解度に顕著な差をもたらすこととなる。すなわち、露光によりフォトレジスト層に酸触媒が三次元的に分布することから潜像が形成され、１００℃程度のＰＥＢ過程で熱による酸触媒反応が起き、露光部分と非露光部分のフォトレジスト領域に大きい溶解度変化をもたらすから、感光度の大幅な向上が図られる。
【００３５】
より好ましくは、フォトレジスト層を１μｍ以上４μｍ以下の厚さとすることができる。フォトレジスト層の厚さが１μｍ以下である場合には、被エッチング層の上にフォトレジスト層がよくコーティングされず、工程の均一性が保障されないし、フォトレジスト層の厚さが４μｍ以上である場合には、製造工程の上、フォトレジスト層の厚さにばらつきができるという問題につながることがある。
【００３６】
続いて、フォトレジスト層のコーティングされた被エッチング層にリソグラフィを行なう（２２０過程）。リソグラフィ工程は、露光工程と現像工程とからなる。露光工程は、フォトマスク（Photo mask）を介して紫外線領域の光を照射することによって、フォトマスク上に形成された微細回路の形状を、コーティングされているフォトレジストに転写する工程である。ここで、光を照射する光源は、広く使われているものとすれば良く、特に限定されることはない。
【００３７】
この露光工程によって基板との結合が弱まった部分のフォトレジストを、溶剤を使って溶かし取る現像（Develop）工程を行う。この現像工程によってフォトレジストパターンが形成される。ポジ型フォトレジスト（Positive photoresist）では、相対的に結合の弱まった高分子鎖の部分が現像工程で溶けて除去される。現像液には、大きく、塩基性の水溶液とソルベント（Solvent）類がある。通常、水酸化カリウム（ＫＯＨ）水溶液のような塩基水溶液を使用するが、ストロンチウムユニットシリーズ（Strontium Unit series：ＳＵシリーズ）のようなネガ型フォトレジスト（Negative PR）は、アセトンや特定ソルベント類を使用することができる。
【００３８】
工程として記述しなかったが、上記フォトレジストの有機物を揮発させ、付着性を向上させる目的で、ソフトベーキング（Soft baking）を行なう。ソフトベーキング工程では、現像工程後に、現像工程で軟らかくなったポリマー組織を硬くするめにベーキング（Baking）を行なう。ベーキング工程は、フォトリソグラフィ過程でよく行なわれる工程で、大きく、ＰＲコーティング後のソフトベーキング、露光後のＰＥＢ等の方法を行なうことができる。
【００３９】
ソフトベーキング工程を行なった後、フォトレジストの上部配線と対応する部分を露光及び現像した後、再び現像溶液から付着された有機物の除去、耐薬品性及び耐久性を向上させる目的で、ハードベーキング（Hard baking）をし、フォトレジストパターンを形成する。
【００４０】
上記リソグラフィにより生成されたフォトレジストパターンを含む半導体基板に、第１等方性エッチングを行なう（２３０過程）。
【００４１】
本発明において、被エッチング層に第１等方性エッチングを行なう段階では、フォトレジスト層に接した被エッチング層の上部から被エッチング層厚の１０％〜５０％の範囲まで第１等方性エッチングを行なうことができる。被エッチング層厚の１０％以下に第１等方性エッチングを行なう場合、後続工程で第２等方性エッチングを行なうとパシベーション層下部へとアンダーカットが発生するから、パシベーション層を溶着する工程の実效性が減衰してしまう。被エッチング層厚の５０％以上まで第１等方性エッチングを行なう場合は既にアンダーカットが相当量進行されるため、本発明が達成しようとするリードの幅を具現するのが不可能になる。
【００４２】
上記フォトレジストパターンを含む被エッチング層の上部にパシベーション層を溶着する（２４０過程）。
【００４３】
第１等方性エッチングを行なった後、フォトレジストパターンを含む被エッチング層の上部にパシベーション層を溶着する。このパシベーション層は、外部の衝撃がフォトレジスト層及びエッチングされた部分へと直接伝達されるのを防止し、水分の浸入を遮断し腐食を防止し、上述したアンダーカットが発生する現像を防止する。このパシベーション層は、ディップコーティング方法で有機物をコーティング処理したものとするが、特に、パシベーション層を溶着する方法に制限はない。
【００４４】
好ましくは、パシベーション層は、第１等方性エッチングされた部分に溶着されるものとすることができる。従来の等方性エッチングを行なう場合において、フォトレジスト層下部の被エッチング層は、エッチングの進行につれてフォトレジスト層に接した被エッチング層の上端部にアンダーカットが発生し、最終的に等方性エッチング後には被エッチング層の微細回路パターンの断面が三角形や台形となるため、リードが要求する最小幅を確保し難く、よって、本発明ではパシベーション層を溶着し、アンダーカットの発生を抑えるわけである。
【００４５】
この溶着されたパシベーション層のうち、第１等方性エッチングされた所定の部分のパシベーション層を除去する（２５０過程）。
【００４６】
ここで、パシベーション層を除去する方法は当業界における通常の方法とすれば良く、特に限定されるものではない。例えば、パシベーション層を除去する方法としてはノーマルエッチング（Normal Etching）が広く使用され、ノーマルエッチングに使われる溶剤は、クロリド成分含有の塩化鉄系、塩化銅またはアンモニア水などとすることができ、ＵＶレーザービームまたはＣＯ２レーザーを用いることができる。
【００４７】
好ましくは、上記第１等方性エッチングされた所定の部分のパシベーション層を除去する段階において、この所定の部分は、フォトレジストパターンが含むトレンチ幅の長さに対応する部分とすることができる。このトレンチ幅に対応する部分のパシベーション層の除去は、エッチング正面方向と平行にする。
【００４８】
また、上記所定の部分のパシベーション層を除去する過程（２５０過程）は、工程の状況に応じて省略しても良く、このような場合には、フォトレジストパターンを含む被エッチング層の上部にパシベーション層を溶着（２４０過程）した後に、後述する第２等方性エッチング過程（２６０過程）を直接行なうことができる。
【００４９】
最後に、上記パシベーション層の除去された所定の部分に第２等方性エッチングを行なう（２６０過程）。
【００５０】
第２等方性エッチングは、パシベーション層の除去された第１等方性エッチングされた所定の部分に、被エッチング層と垂直方向に行なう。エッチング方法は、第１等方性エッチングと同様にするが、特に限定されることはない。
【００５１】
好ましくは、上記半導体基板はポリイミド（PolyImide：PI）フィルムとすることができる。ＰＩフィルムは、特に、軟性回路基板（Flexible Printed Circuit Board：FPCB）の素材で、近年、携帯電話、ＰＤＰ及びＬＣＤに使われている。すなわち、ＰＩフィルムに電解銅箔を張ると軟性銅箔積層板（ＦＣＣＬ）となり、ここにエッチングなどを用いて回路を具現することで、ＰＣＢを構成する。
【００５２】
また、上記被エッチング層は、金属層、絶縁膜または導電膜のいずれかを含むことができる。
【００５３】
最終的に第２等方性エッチングを行なった後、フォトレジストパターンを除去するストリッピング（Stripping）工程によって所望の微細パターンを形成する。
【００５４】
図８〜図１１は、本発明の一実施例による微細パターン形成方法のプロセスフローを示す図である。
【００５５】
図８を参照すると、まず、半導体基板３１０に被エッチング層３２０を形成し、被エッチング層の上部にフォトレジスト層３３０を形成した後、第１等方性エッチングを行なう。
【００５６】
本発明において、被エッチング層３２０に第１等方性エッチングを行なう段階では、フォトレジスト層（図示せず）に接した被エッチング層３２０の上部から被エッチング層厚の１０％〜５０％の範囲まで等方性エッチングを行なうことができる。被エッチング層厚の１０％以下に第１等方性エッチングを行なうと、パシベーション層３４０の下部へとアンダーカットが発生する。被エッチング層厚の５０％以上まで第１等方性エッチングを行なうと、既にアンダーカットが相当量進行されるから、本発明が達成しようとするリードの幅を具現するのが不可能になる。
【００５７】
図９を参照すると、第１等方性エッチングを行なった後、フォトレジストパターン３３０を含む被エッチング層３２０の上部にパシベーション層３４０を溶着する。このパシベーション層は、外部の衝撃がフォトレジスト層とエッチングされた部分に直接伝達されるのを防止し、水分の浸入を遮断し腐食を防止し、上述したアンダーカットが発生するのを防止する。
【００５８】
好ましくは、パシベーション層は、第１等方性エッチングされた部分に溶着されるものとすることができる。
【００５９】
図１０を参照すると、パシベーション層３４０を溶着する後、溶着されたパシベーション層のうち、第１等方性エッチングされた所定の部分のパシベーション層を除去する。
【００６０】
好ましくは、上記第１等方性エッチングされた所定の部分のパシベーション層を除去する段階において、所定の部分は、フォトレジストパターン３３０が含むトレンチ幅の長さに対応する部分３３１になり得る。このトレンチ幅に対応する部分のパシベーション層の除去は、エッチング正面方向と平行にして行なう。
【００６１】
図１１を参照すると、上記第１等方性エッチングされた所定の部分のパシベーション層３４０を除去した後、被エッチング層３２０に第２等方性エッチングを行なう。第２等方性エッチングは、パシベーション層の除去された第１等方性エッチングされた所定の部分に、被エッチング層と垂直方向に行なう。
【００６２】
したがって、本発明によれば、フォトレジスト層をコーティングした被エッチング層に第１等方性エッチングを行い、この第１等方性エッチングされた部分にパシベーション層をを形成したのち第２等方性エッチングを行なうことで、パターンの形成されたフォトレジスト下部の被エッチング層のアンダーカットが発生するのを防ぎ、最終的には異方性エッチングを行なった微細回路パターンと同様な形状を得ることができる。
【００６３】
図１２は、本発明の一実施例によるリードの形状を示す図で、図１３は、本発明の他の実施例によるリードの形状を示す図である。
【００６４】
図１２を参照すると、チップオンフィルムの内部リードのピッチ（Pitch）の幅が２５μｍ（図示せず）で且つ内部リードの高さが７．５μｍと、図６で設定した条件と同一にして本発明による等方性エッチングを施した場合、内部リードの下部の幅は１０．９μｍ、内部リードの上部の幅は９．１μｍと、内部リードの上部の幅と下部の幅にほとんど差がないことがわかる。そして、図６と比較した場合、同一のピッチで同一の高さに内部リードを具現したとき、本発明の内部リードの上部の幅が１．９倍増加したことが確認できる。したがって、同一のピッチにおいても、本発明は、一般の等方性エッチング方法では具現不可能だった微細パターンを形成できるため、リードの幅を十分に確保し、優れた解像度と焦点余裕度を得ることができる。
【００６５】
図１３を参照すると、チップオンフィルムの内部リードのピッチ（Pitch）の幅を３０μｍ（図示せず）、内部リードの高さを７．５μｍとして本発明による等方性エッチングを施した場合、内部リードの下部の幅が１２．３μｍ、内部リードの上部の幅が１０．７μｍとなった。図１２と比較する場合、チップオンフィルムの内部リードのピッチの幅が増加したにもかかわらず、内部リードの上部の幅と内部リードの下部の幅においてはほとんど差がなかったことががわかる。これは、本発明による等方性エッチングが微細パターンの形成に効果的であるということを示唆する。
【００６６】
また、断面積においても、図６によるチップオンフィルムの内部リードは６６．１９μｍ２で、図１２によるチップオンフィルムの内部リードは７５．００μｍ２であり、従来のエッチング法により形成されたパターンよりも断面積が増加するから、半導体集積回路で発生した熱を、断面積の増加したリード形状の変化によってより速やかに放出可能になる。
【００６７】
以上では添付の図面に基づく実施例に挙げて本発明を説明してきたが、それら実施例は例示的なものに過ぎず、当該技術分野における通常の知識を持つ者にとっては、様々な変形及び均等な他の実施例が可能であるということが自明である。したがって、本発明の真正な技術的保護範囲は、添付した特許請求の範囲の技術的事項によって定められるべきである。
【産業上の利用可能性】
【００６８】
本発明は、保護物質層を溶着して等方性エッチングを行なうことによって、一般の等方性エッチング方法では具現不可能な微細パターンを形成できるため、リードの幅を十分に確保し、優れた解像度と焦点余裕度を具現でき、かつ、断面積の増加したリード形状の変化によって、半導体集積回路で発生した熱をより速やかに放出できる他、半導体集積回路との接合が容易な微細パターンの形成方法を提供することができる。したがって、このような高精度の微細パターンの形成において具現される解像度の向上と焦点の余裕度を確保することによって、半導体集積回路用基板であるテープキャリアパッケージの製造分野、チップオンフィルム及び軟性回路基板の製造分野への汎用的な適用が可能である。
【図１】
2010506385.tif 000003
【図２】
2010506385.tif 000004
【図３】
2010506385.tif 000005
【図４】
2010506385.tif 000006
【図５】
2010506385.tif 000007
【図６】
2010506385.tif 000008
【図７】
2010506385.tif 000009
【図８】
2010506385.tif 000010
【図９】
2010506385.tif 000011
【図１０】
2010506385.tif 000012
【図１１】
2010506385.tif 000013
【図１２】
2010506385.tif 000014
【図１３】
2010506385.tif 000015
【国際調査報告】
2010506385.tif 000016
2010506385.tif 000017