(57)【要約】  無線通信システムにおいてフィードバック情報を送るための技術が説明される。１つの設計において、送信機から受信機へのデータ伝送のためのプレコーディング制御表示（ＰＣＩ）、ランク、およびチャネル品質表示（ＣＱＩ）は異なる仮説を評価することによって決定することが可能である。報告は、ＰＣＩ、ランクおよびＣＱＩに基づいて形成することが可能である。ＰＣＩはデータ伝送に関して使用するためのプレコーディング行列またはプレコーディングベクトルを含み得る。ＣＱＩはデータ伝送に関して送るための少なくとも１つのトランスポートブロックに関する少なくとも１個のＣＱＩ値を含み得る。ランクおよびＣＱＩはマッピングに基づいて組み合わせることが可能である。例えば、受信機によって１つのトランスポートブロックが好まれる場合、ＣＱＩは１個のＣＱＩ値を含み、値の第１の範囲に包含され得る。２つのトランスポートブロックが好まれる場合、ＣＱＩは２個のＣＱＩ値を含み、値の第２の範囲に包含され得る。
2010502114.tif 000002
【特許請求の範囲】
【請求項１】
送信機から受信機へのデータ伝送のためのプレコーディング制御表示（ＰＣＩ）を決定し、前記データ伝送のためのチャネル品質表示（ＣＱＩ）を決定し、前記ＰＣＩおよび前記ＣＱＩに基づいて報告を形成し、前記報告を前記送信機に送るための少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサに結合されたメモリと
を備える装置。
【請求項２】
前記少なくとも１つのプロセッサが、前記データ伝送に関して使用するためのプレコーディング行列またはプレコーディングベクトルを選択し、前記ＰＣＩが前記選択されたプレコーディング行列または前記選択されたプレコーディングベクトルを備える、請求項１に記載の装置。
【請求項３】
前記ＰＣＩが前記データ伝送に関して送るための少なくとも１つのトランスポートブロック向けの少なくとも１つのプレコーディングベクトルを備え、少なくとも１つの追加のトランスポートブロック向けの少なくとも１つの追加のプレコーディングベクトルが、送られた場合、前記ＰＣＩからの前記少なくとも１つのプレコーディングベクトルに基づいて決定される、請求項１に記載の装置。
【請求項４】
前記ＰＣＩが前記データ伝送に関して送るための一次トランスポートブロック向けの一次プレコーディングベクトルを備え、二次トランスポートブロック向けの二次プレコーディングベクトルが、送られた場合、前記一次プレコーディングベクトルに基づいて決定される、請求項１に記載の装置。
【請求項５】
前記少なくとも１つのプロセッサが、前記データ伝送に関して送るための少なくとも１つのトランスポートブロックに関する少なくとも１個のＣＱＩ値を決定し、前記ＣＱＩが前記少なくとも１個のＣＱＩ値を備える、請求項１に記載の装置。
【請求項６】
前記データ伝送に関して１つのトランスポートブロックが好まれる場合、前記ＣＱＩが１個のＣＱＩ値を備え、かつ値の第１の範囲内にあり、２つのトランスポートブロックが好まれる場合、前記ＣＱＩが２個のＣＱＩ値を備え、かつ値の第２の範囲内にある、請求項１に記載の装置。
【請求項７】
前記１つのトランスポートブロックに関する前記ＣＱＩ値が前記２つのトランスポートブロックに関する前記２個のＣＱＩ値よりも多くのレベルを有する、請求項６に記載の装置。
【請求項８】
前記１つのトランスポートブロックに関する前記ＣＱＩ値がおよそ５個のビットの解像度を有し、前記２つのトランスポートブロックに関する前記２個のＣＱＩ値のそれぞれがおよそ４個のビットの解像度を有する、請求項６に記載の装置。
【請求項９】
前記第２の範囲が前記２つのトランスポートブロックに関する２個のＬビットのＣＱＩ値に関する２２Ｌ値より少ない値を備え、Ｌは１より大きく、前記第２の範囲内にない２個のＬビットのＣＱＩ値のそれぞれの組合せに関して、前記少なくとも１つのプロセッサが、結果として生じるＬビットのＣＱＩ値の組合せが前記第２の範囲内にあるように、１個のＬビットのＣＱＩ値を削減する、請求項６に記載の装置。
【請求項１０】
前記少なくとも１つのプロセッサが、前記データ伝送に関して送るためのトランスポートブロックの数を示すランクを決定し、前記ランクに基づいて、前記報告をさらに形成する、請求項１に記載の装置。
【請求項１１】
前記少なくとも１つのプロセッサが、値の複数の範囲を備えるマッピングに基づいて、前記ランクおよび前記ＣＱＩを組み合わせ、値のそれぞれの範囲が異なる数のトランスポートブロックに対応する、請求項１０に記載の装置。
【請求項１２】
前記少なくとも１つのプロセッサが、値の第１および第２の範囲を備えるマッピンングに基づいて、前記ランクおよび前記ＣＱＩを組み合わせ、値の前記第１の範囲が１つのトランスポートブロックに関する１個のＣＱＩ値をカバーし、値の前記第２の範囲が２つのトランスポートブロックに関する２個のＣＱＩ値をカバーする、請求項１０に記載の装置。
【請求項１３】
前記少なくとも１つのプロセッサが、前記ＰＣＩに関する複数の値に対応する値の複数の範囲を備えるマッピングに基づいて、前記ＰＣＩ、前記ランク、および前記ＣＱＩを組み合わせる、請求項１０に記載の装置。
【請求項１４】
値のそれぞれの範囲が異なる数のトランスポートブロックに対応する値の複数の部分範囲を備える、請求項１３に記載の装置。
【請求項１５】
前記複数の範囲が１つのトランスポートブロックに関する少なくとも２個のＰＣＩ値に対応する第１のサイズの少なくとも２つの範囲を備え、複数のトランスポートブロックに関する少なくとも１個のＰＣＩ値に対応する第２のサイズの少なくとも１つの範囲をさらに備える、請求項１３に記載の装置。
【請求項１６】
前記報告が前記ＰＣＩに関するＭ個のビットおよび前記ＣＱＩに関するＮ個のビットを備え、ＭおよびＮが１以上の整数である、請求項１に記載の装置。
【請求項１７】
前記少なくとも１つのプロセッサが、符号化された報告を取得するために前方向誤り訂正（ＦＥＣ）コードを用いて前記報告を符号化して、ＨＳ−ＤＳＣＨ向けの専用物理制御チャネル（ＨＳ−ＤＰＣＣＨ）上で前記符号化された報告を送る、請求項１に記載の装置。
【請求項１８】
前記少なくとも１つのプロセッサが、符号語を取得するためにブロックコードを用いて前記報告を符号化し、ＨＳ−ＤＳＣＨ向けの専用物理制御チャネル（ＨＳ−ＤＰＣＣＨ）上で前記符号語を送る、請求項１に記載の装置。
【請求項１９】
前記少なくとも１つのプロセッサが、アップリンク専用物理制御チャネル（ＤＰＣＣＨ）上で前記ＰＣＩを送り、ＨＳ−ＤＳＣＨ向けの専用物理制御チャネル（ＨＳ−ＤＰＣＣＨ）上で前記ＣＱＩを送る、請求項１に記載の装置。
【請求項２０】
前記送信がノードＢであり、前記受信機がユーザ装置（ＵＥ）である、請求項１に記載の装置。
【請求項２１】
送信機から受信機へのデータ伝送のためのプレコーディング制御表示（ＰＣＩ）を決定することと、
前記データ伝送のためのチャネル品質表示（ＣＱＩ）を決定することと、
前記ＰＣＩおよび前記ＣＱＩに基づいて報告を形成することと、
前記報告を前記送信機に送ることと
を備える方法。
【請求項２２】
前記ＰＣＩを前記決定することが、前記データ伝送に関して使用するためのプレコーディング行列またはプレコーディングベクトルを選択することと、
前記選択されたプレコーディング行列または前記選択されたプレコーディングベクトルを備えるために前記ＰＣＩを形成することと
を備える、請求項２１に記載の方法。
【請求項２３】
前記ＰＣＩを前記決定することが、
前記データ伝送に関して送るための一次トランスポートブロック向けの一次プレコーディングベクトルを決定することと、
前記一次プレコーディングベクトルを備えるために前記ＰＣＩを形成することとであって、二次トランスポートブロック向けの二次プレコーディングベクトルが、送られた場合、前記一次プレコーディングベクトルに基づいて決定されることとを備える、請求項２１に記載の方法。
【請求項２４】
前記ＣＱＩを前記決定することが、
前記データ伝送に関して送るための少なくとも１つのトランスポートブロックに関する少なくとも１個のＣＱＩ値を決定することと、
前記少なくとも１個のＣＱＩ値を備えるために前記ＣＱＩを形成することとを備える、請求項２１に記載の方法。
【請求項２５】
前記ＣＱＩを前記決定することが、
前記データ伝送に関して１つのトランスポートブロックが好まれる場合、１つのトランスポートブロックに関する１個のＣＱＩ値を決定することと、
前記データ伝送に関して２つのトランスポートブロックが好まれる場合、２つのトランスポートブロックに関する２個のＣＱＩ値を決定することと、
前記１つのトランスポートブロックに関する前記１個のＣＱＩ値または前記２つのトランスポートブロックに関する前記２個のＣＱＩ値とを備えるために前記ＣＱＩを形成することとを備え、前記ＣＱＩが１個のＣＱＩ値に関する値の第１の範囲内および２個のＣＱＩ値に関する値の第２の範囲内にある、請求項２１に記載の方法。
【請求項２６】
前記データ伝送に関して送るためのトランスポートブロックの数を示すランクを決定することと、
値の複数の範囲を備えるマッピングに基づいて、前記ランクおよび前記ＣＱＩを組み合わせることとをさらに備え、値のそれぞれの範囲が異なる数のトランスポートブロックに対応し、前記報告が前記組み合わされたランクおよびＣＱＩに基づいて形成される
請求項２１に記載の方法。
【請求項２７】
符号化された報告を取得するために前方向誤り訂正（ＦＥＣ）コードを用いて前記報告を符号化することと、
前記符号化された報告をＨＳ−ＤＳＣＨ向けの専用物理制御チャネル（ＨＳ−ＤＰＣＣＨ）上で送ることと
をさらに備える、請求項２１に記載の方法。
【請求項２８】
符号語を取得するためにブロックコードを用いて前記報告を符号化することと、
前記符号語をＨＳ−ＤＳＣＨ向けの専用物理制御チャネル（ＨＳ−ＤＰＣＣＨ）上で送ることと
をさらに備える、請求項２１に記載の方法。
【請求項２９】
送信機から受信機へのデータ伝送のためのプレコーディング制御表示（ＰＣＩ）を決定するための手段と、
前記データ伝送のためのチャネル品質表示（ＣＱＩ）を決定するための手段と、
前記ＰＣＩおよび前記ＣＱＩに基づいて、報告を形成するための手段と、
前記報告を前記送信機に送るための手段と
を備える装置。
【請求項３０】
前記ＰＣＩを決定するための前記手段が、
前記データ伝送に関して使用するためのプレコーディング行列またはプレコーディングベクトルを選択するための手段と、
前記選択されたプレコーディング行列または前記選択されたプレコーディングベクトルを備えるために前記ＰＣＩを形成するための手段とを備える、請求項２９に記載の装置。
【請求項３１】
前記ＣＱＩを決定するための前記手段が、
前記データ伝送に関して送るための少なくとも１つのトランスポートブロックに関する少なくとも１個のＣＱＩ値を決定するための手段と、
前記少なくとも１個のＣＱＩ値を備えるために前記ＣＱＩを形成するための手段とを備える、請求項２９に記載の装置。
【請求項３２】
前記ＣＱＩを決定するための前記手段が、
前記データ伝送に関して１つのトランスポートブロックが好まれる場合、１つのトランスポートブロックに関する１個のＣＱＩ値を決定するための手段と、
前記データ伝送に関して２つのトランスポートブロックが好まれる場合、２つのトランスポートブロックに関する２個のＣＱＩ値を決定するための手段と、
前記１つのトランスポートブロックに関する前記１個のＣＱＩ値または前記２つのトランスポートブロックに関する前記２個のＣＱＩ値を備えるために前記ＣＱＩを形成するための手段とを備え、前記ＣＱＩが１個のＣＱＩ値に関する値の第１の範囲内および２個のＣＱＩ値に関する値の第２の範囲内にある、請求項２９に記載の装置。
【請求項３３】
符号化された報告を取得するために前方向誤り訂正（ＦＥＣ）コードを用いて前記報告を符号化するための手段と、
前記符号化された報告をＨＳ−ＤＳＣＨ向けの専用物理制御チャネル（ＨＳ−ＤＰＣＣＨ）上で送るための手段と
をさらに備える、請求項２９に記載の装置。
【請求項３４】
符号語を取得するためにブロックコードを用いて前記報告を符号化するための手段と、
前記符号語をＨＳ−ＤＳＣＨ向けの専用物理制御チャネル（ＨＳ−ＤＰＣＣＨ）上で送るための手段と
をさらに備える、請求項２９に記載の装置。
【請求項３５】
ユーザ装置（ＵＥ）において動作可能な命令を記憶するためのコンピュータプログラム製品であって、
コンピュータに送信機から受信機へのデータ伝送のためのプレコーディング制御表示（ＰＣＩ）を決定させるためのコードと、
コンピュータに前記データ伝送のためのチャネル品質表示（ＣＱＩ）を決定させるためのコードと、
コンピュータに前記ＰＣＩおよび前記ＣＱＩに基づいて報告を形成させるためのコードと、
コンピュータに前記報告を前記送信機に送らせるためのコードとを備えたコンピュータ可読媒体
を備えるコンピュータプログラム製品。
【請求項３６】
前記データ伝送に関する使用のためのプレコーディング行列またはプレコーディングベクトルを選択するため、および
前記選択されたプレコーディング行列または前記選択されたプレコーディングベクトルを備えるために前記ＰＣＩを形成するため
に動作可能な命令をさらに記憶するための、請求項３５に記載のコンピュータプログラム製品。
【請求項３７】
前記データ伝送に関して送るための少なくとも１つのトランスポートブロックに関する少なくとも１個のＣＱＩ値を決定するため、および
前記少なくとも１個のＣＱＩ値を備えるために前記ＣＱＩを形成するため
に動作可能な命令をさらに記憶するための、請求項３５に記載のコンピュータプログラム製品。
【請求項３８】
前記データ伝送に関して１つのトランスポートブロックが好まれる場合、１つのトランスポートブロックに関する１個のＣＱＩ値を決定するため、
前記データ伝送に関して２つのトランスポートブロックが好まれる場合、２つのトランスポートブロックに関する２個のＣＱＩ値を決定するため、および
前記１つのトランスポートブロックに関する前記１個のＣＱＩ値または前記２つのトランスポートブロックに関する前記２個のＣＱＩ値を備えるために前記ＣＱＩを形成するため
に動作可能な命令をさらに記憶するための、
前記ＣＱＩが１個のＣＱＩ値に関する値の第１の範囲内および２個のＣＱＩ値に関する値の第２の範囲内にある、請求項３５に記載のコンピュータプログラム製品。
【請求項３９】
プレコーディング制御表示（ＰＣＩ）およびチャネル品質表示（ＣＱＩ）を備える報告を受信して、前記ＣＱＩに基づいて、少なくとも１つのトランスポートブロックを処理し、前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロックをプレコードするための少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサに結合されたメモリと
を備える装置。
【請求項４０】
前記少なくとも１つのプロセッサが、前記ＣＱＩが包含される値の複数の範囲のうちの１つを決定し、前記ＣＱＩ向けの値の前記決定された範囲に基づいて、受信機によって好まれるトランスポートブロックの数を決定する、請求項３９に記載の装置。
【請求項４１】
前記少なくとも１つのプロセッサが、前記ＣＱＩが値の第１の範囲に包含される場合、１つのトランスポートブロックに関する１個のＣＱＩ値を取得し、前記ＣＱＩが値の第２の範囲に包含される場合、２つのトランスポートブロックに関する２個のＣＱＩ値を取得する、請求項３９に記載の装置。
【請求項４２】
前記少なくとも１つのプロセッサが、前記ＣＱＩに基づいて、前記少なくとも１つのトランスポートブロックに関する少なくとも１個のＣＱＩ値を取得し、前記トランスポートブロックに関するＣＱＩ値によって決定されたコーディングおよび変調方式に基づいて、それぞれのトランスポートブロックを処理する、請求項３９に記載の装置。
【請求項４３】
前記少なくとも１つのプロセッサが、前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロック向けのプレコーディング行列またはプレコーディングベクトルを決定し、前記プレコーディング行列または前記プレコーディングベクトルに基づいて、前記少なくとも１つのトランスポートブロックをプレコードする、請求項３９に記載の装置。
【請求項４４】
前記少なくとも１つのプロセッサが、前記ＰＣＩに基づいて一次プレコーディングベクトルを取得し、前記一次プレコーディングベクトルに基づいて一次トランスポートブロックをプレコードし、２つ以上のトランスポートブロックが送られた場合、前記一次プレコーディングベクトルに関連する二次プレコーディングベクトルに基づいて二次トランスポートブロックをプレコードする、請求項３９に記載の装置。
【請求項４５】
プレコーディング制御表示（ＰＣＩ）およびチャネル品質表示（ＣＱＩ）を備える報告を受信することと、
前記ＣＱＩに基づいて、少なくとも１つのトランスポートブロックを処理することと、
前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロックをプレコードすることと
を備える方法。
【請求項４６】
前記ＣＱＩが包含される値の複数の範囲のうちの１つを決定することと、
前記ＣＱＩに関する値の前記決定された範囲に基づいて、受信機によって好まれるトランスポートブロックの数を決定することと
をさらに備える、請求項４５に記載の方法。
【請求項４７】
前記ＣＱＩに基づいて、前記少なくとも１つのトランスポートブロックを前記処理することが、
前記ＣＱＩが値の第１の範囲内に包含される場合、１つのトランスポートブロックに関する１個のＣＱＩ値を取得することと、
前記ＣＱＩが値の第２の範囲内に包含される場合、２つのトランスポートブロックに関する２個のＣＱＩ値を取得することと、
前記トランスポートブロックに関するＣＱＩ値によって決定されたコーディングおよび変調方式に基づいて、それぞれのトランスポートブロックを処理することとを備える、請求項４５に記載の方法。
【請求項４８】
前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロックを前記プレコードすることが、
前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロック向けのプレコーディング行列またはプレコーディングベクトルを決定することと、
前記プレコーディング行列または前記プレコーディングベクトルに基づいて、前記少なくとも１つのトランスポートブロックをプレコードすることとを備える、請求項４５に記載の方法。
【請求項４９】
前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロックを前記プレコードすることが、
前記ＰＣＩに基づいて、一次プレコーディングベクトルを決定することと、
前記一次プレコーディングベクトルに基づいて、一次トランスポートブロックをプレコードすることと、
２つ以上のトランスポートブロックが送られた場合、前記一次プレコーディングベクトルに関連する二次プレコーディングベクトルに基づいて、二次トランスポートブロックをプレコードすることとを備える、請求項４５に記載の方法。
【請求項５０】
プレコーディング制御表示（ＰＣＩ）およびチャネル品質表示（ＣＱＩ）を備える報告を受信するための手段と、
前記ＣＱＩに基づいて、少なくとも１つのトランスポートブロックを処理するための手段と、
前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロックをプレコードするための手段と
を備える装置。
【請求項５１】
前記ＣＱＩが包含される値の複数の範囲のうちの１つを決定するための手段と、
前記ＣＱＩに関する値の前記決定された範囲に基づいて、受信機によって好まれるトランスポートブロックの数を決定するための手段と
をさらに備える、請求項５０に記載の装置。
【請求項５２】
前記ＣＱＩに基づいて、前記少なくとも１つのトランスポートブロックを処理するための前記手段が、
前記ＣＱＩが値の第１の範囲に包含される場合、１つのトランスポートブロックに関する１個のＣＱＩ値を取得するための手段と、
前記ＣＱＩが値の第２の範囲に包含される場合、２つのトランスポートブロックに関する２個のＣＱＩ値を取得するための手段と、
前記トランスポートブロックに関するＣＱＩ値によって決定されたコーディングおよび変調方式に基づいて、それぞれのトランスポートブロックを処理するための手段とを備える、請求項５０に記載の装置。
【請求項５３】
前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロックをプレコードするための前記手段が、
前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロック向けのプレコーディング行列またはプレコーディングベクトルを決定するための手段と、
前記プレコーディング行列または前記プレコーディングベクトルに基づいて、前記少なくとも１つのトランスポートブロックをプレコードするための手段とを備える、請求項５０に記載の装置。
【請求項５４】
前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロックをプレコードするための前記手段が、
前記ＰＣＩに基づいて、一次プレコーディングベクトルを決定するための手段と、
前記一次プレコーディングベクトルに基づいて、一次トランスポートブロックをプレコードするための手段と、
２つ以上のトランスポートブロックが送られた場合、前記一次プレコーディングベクトルに関連する二次プレコーディングベクトルに基づいて、二次トランスポートブロックをプレコードするための手段とを備える、請求項５０に記載の装置。
【請求項５５】
コンピュータにプレコーディング制御表示（ＰＣＩ）およびチャネル品質表示（ＣＱＩ）を備える報告を受信させるためのコードと、
コンピュータに、前記ＣＱＩに基づいて、少なくとも１つのトランスポートブロックを処理させるためのコードと、
コンピュータに、前記ＰＣＩに基づいて、前記少なくとも１つのトランスポートブロックをプレコードさせるためのコードと備えたコンピュータ可読媒体
を備える、コンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、通信に関し、より詳細には、無線通信システムにおいてフィードバック情報を送るための技術に関する。
【背景技術】
【０００２】
無線通信システムにおいて、送信機は複数の（Ｒ本の）受信アンテナを備えた受信機へのデータ伝送のために複数の（Ｔ本の）送信アンテナを利用することができる。複数の送信アンテナおよび複数の受信アンテナは、スループットを高めかつ／または信頼性を改善するために使用され得る多入出力（ＭＩＭＯ）チャネルを形成する。例えば、送信機はスループットを改善するために最高でＴ個までのデータ流れをＴ本の送信アンテナから同時に送信することができる。あるいは、送信機は、受信機による受信を改善するために単一のデータ流れをすべてのＴ本の送信アンテナから送信することができる。それぞれのデータ流れは、所与の伝送時間間隔（ＴＴＩ）において１つのトランスポートブロックまたはデータのパケットを運ぶことができる。したがって、用語「データ流れ」および「トランスポートブロック」は交換可能に使用することが可能である。
【０００３】
優れたパフォーマンス（例えば、高いスループット）は、送信機から受信機へのＭＩＭＯチャネルの応答に基づいて選択されたプレコーディング行列を用いて１つまたは複数のデータ流れをプレコードすることによって達成できる。プレコーディングはまた、ビーム形成、空間マッピングなどと呼ばれる場合もある。受信機は、最良のパフォーマンスを達成することができるように、異なる可能なプレコーディング行列を評価して、プレコーディング行列ならびに送るためのデータ流れの数を選択することができる。受信機はそれぞれの可能なデータ流れに関する信号対干渉雑音比（ＳＩＮＲ）を決定して、そのＳＩＮＲに基づいて、データ流れに関するデータ転送速度を選択することもできる。受信機は、選択されたプレコーディング行列、それぞれのデータ流れに関するデータ転送速度などを含み得るフィードバック情報を送ることができる。送信機は、フィードバック情報に従って、１つまたは複数のデータ流れを処理して、（１つまたは複数の）データ流れを受信機に送ることができる。
【発明の概要】
【０００４】
フィードバック情報はデータ伝送パフォーマンスを改善できる。しかし、フィードバック情報を送るために貴重な無線リソースが消費される。したがって、フィードバック情報を効率的に送るための技術の必要性が当技術分野に存在する。
【０００５】
無線通信システムにおいてフィードバック情報を効率的に送るための技術が本明細書で説明される。フィードバック情報は、プレコーディング制御表示（ＰＣＩ）、ランク、チャネル品質表示（ＣＱＩ）など、またはそれらの任意の組合せを備えることが可能である。
【０００６】
フィードバック情報を送る１つの設計において、送信機から受信機へのデータ伝送のためのＰＣＩ、ランクおよびＣＱＩは、例えば、異なる仮説を評価して、最善のパフォーマンスを有する仮説のＰＣＩ、ランクおよびＣＱＩを選択することによって決定することが可能である。報告は選択されたＰＣＩ、ランクおよびＣＱＩに基づいて形成することが可能である。ランクはデータ伝送に関して並行して送るためのトランスポートブロックの数を表示できる。ＰＣＩは、データ伝送に関して送るための少なくとも１つのトランスポートブロックをプレコードする目的で使用するためのプレコーディング行列またはプレコーディングベクトルを備え得る。ＣＱＩは、少なくとも１つのトランスポートブロックに関する少なくとも１個のＣＱＩ値を備え得る。それぞれのＣＱＩ値は、トランスポートブロックを処理するためのパラメータ（例えば、トランスポートブロックサイズ、コーディングおよび変調方式、チャネル化（channelization）コードの数など）と関連付けられることが可能である。ランクおよびＣＱＩはマッピングに基づいて組み合わせることが可能である。例えば、受信機によって１つのトランスポートブロックが好まれる場合、ＣＱＩは１個のＣＱＩ値を備え、値の第１の範囲（例えば、０から３０）に包含されることが可能である。２つのトランスポートブロックが好まれる場合、ＣＱＩは２個のＣＱＩ値を備え、値の第２の範囲（例えば、３１から２５５）に包含されることが可能である。
【０００７】
データ伝送を送る１つの設計において、ＰＣＩ、ランクおよびＣＱＩを備える報告は送信機によって受信できる。データ伝送に関して送るためのトランスポートブロックの数は、ＣＱＩが包含される値の複数の範囲のうちの１つに基づいて決定できる。少なくとも１つのトランスポートブロックは、ＣＱＩからの少なくとも１個のＣＱＩ値に基づいて処理する（例えば、符号化および変調される）ことが可能であり、ＰＣＩからのプレコーディング行列またはプレコーディングベクトルに基づいて、さらにプレコードすることが可能である。
【０００８】
本開示の様々な態様および特徴は下でさらに詳細に説明される。
【図面の簡単な説明】
【０００９】
【図１】無線通信システムを示す図。
【図２】ノードＢおよびＵＥのブロック図を示す図。
【図３】物理チャネルのセットに関するタイミング図を示す図。
【図４】２個のＣＱＩ値をＣＱＩ組合せにマップする設計を示す図。
【図５】ＨＳ−ＤＰＣＣＨ上でＰＣＩ、ランクおよびＣＱＩを送る設計を示す図。
【図６】アップリンクＤＰＣＣＨ上でＰＣＩおよびランクを送る設計を示す図。
【図７】フィードバック情報を送るためのプロセスの設計を示す図。
【図８】データ伝送を送るためのプロセスの設計を示す図。
【発明を実施するための形態】
【００１０】
３５Ｕ．Ｓ．Ｃ．§１１９に基づく優先権主張
本特許出願は、２００６年８月１８日に出願され、譲受人に譲渡され、参照により本明細書に明示的に組み込まれている、「Ｊｏｉｎｔ  Ｓｉｇｎａｌｉｎｇ  ｏｆ  Ｐｒｅｃｏｄｉｎｇ  Ｃｏｎｔｒｏｌ  Ｉｎｆｏｒｍａｔｉｏｎ  ａｎｄ  Ｃｈａｎｎｅｌ  Ｑｕａｌｉｔｙ  Ｉｎｄｉｃａｔｏｒｓ  ｉｎ  ａ  Ｃｅｌｌｕｌａｒ  ＭＩＭＯ Ｓｙｓｔｅｍ」という表題の仮出願第６０／８３８，６７７号の優先権を主張する。
【００１１】
本明細書で説明される技術は、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交ＦＤＭＡ（ＯＦＤＭＡ）システム、シングルキャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）システムなど、様々な無線通信システムのために使用することが可能である。用語「システム」および「ネットワーク」は、多くの場合、交換可能に使用される。ＣＤＭＡシステムは、ユニバーサル地上無線アクセス（ＵＴＲＡ）、ｃｄｍａ２０００などの無線技術を実施することができる。ＵＴＲＡは、（Ｗ−ＣＤＭＡ、ＵＭＴＳ−ＦＤＤをカバーする）広帯域ＣＤＭＡならびに（ＵＭＴＳ−ＴＤＤ、低チップレート（chip rate）ＵＭＴＳ−ＴＤＤ、および高チップレートＵＭＴＳ−ＴＤＤをカバーする）時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ）を含む。ｃｄｍａ２０００はＩＳ−２０００標準、ＩＳ−９５標準およびＩＳ−８５７標準をカバーする。ＴＤＭＡシステムは、汎欧州デジタル移動電話方式（ＧＳＭ）などの無線技術を実施することができる。ＯＦＤＭＡシステムは、進化型（Evolved）ＵＴＲＡ（Ｅ−ＵＴＲＡ）、ウルトラモバイルブロードバンド（Ultra Mobile Broadband）（ＵＭＢ）、ＩＥＥＥ８０２．２０、ＩＥＥＥ８０２．１６（ＷｉＭＡＸ）、フラッシュＯＦＤＭ（登録商標）などの無線技術を実施することができる。ＵＴＲＡおよびＥ−ＵＴＲＡは、ユニバーサル移動体通信システム（Universal Mobile Telecommunication System）（ＵＭＴＳ）の一部である。長期的エボリューション（Long Term Evolution）（ＬＴＥ）は、Ｅ−ＵＴＲＡを利用するＵＭＴＳの次回のリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＵＭＴＳ、ＬＴＥおよびＧＳＭは、「第３世代パートナーシッププロジェクト」（３ＧＰＰ）と名づけられた組織からの文書に記載されている。ｃｄｍａ２０００は「第３世代パートナーシッププロジェクト２」（３ＧＰＰ２）と名づけられた組織からの文書に記載されている。これらの様々な無線技術および無線標準は当技術分野で知られている。分かりやすくするために、これらの技術のいくつかの態様がＵＭＴＳに関して下で説明され、３ＧＰＰ専門用語が下の説明の大部分において使用される。
【００１２】
図１は、複数のノードＢ１１０とユーザ装置（ＵＥ）１２０とを備える無線通信システム１００を示す。システム１００は、３ＧＰＰにおいてユニバーサル地上無線アクセスネットワーク（ＵＴＲＡＮ）と呼ばれる場合もある。ノードＢは、一般に、ＵＥと通信する固定局であり、進化型ノードＢ（ｅノードＢ）、基地局、アクセスポイントなどと呼ばれる場合もある。それぞれのノードＢ１１０は、特定の地理的領域に対する通信受信可能範囲を提供し、その受信可能範囲領域内に位置するＵＥに対する通信をサポートする。システムコントローラ１３０はノードＢ１１０に結合し、これらのノードＢに対する調整および制御を提供する。システムコントローラ１３０は、単一のネットワークエンティティであってよく、またはネットワークエンティティの集合体であってもよい。
【００１３】
ＵＥ１２０はシステムの全体にわたって分散されてよく、それぞれのＵＥは固定式であってよく、または移動可能であってもよい。ＵＥは移動体局、端末、アクセス端末、加入者装置、局などと呼ばれる場合もある。ＵＥはセルラー電話、携帯情報端末（ＰＤＡ）、無線装置、ハンドヘルド装置、無線モデム、ラップトップコンピュータなどであってよい。
【００１４】
図２は、１つのノードＢ１１０および１つのＵＥ１２０の設計のブロック図を示す。ノードＢ１１０は、ダウンリンク上でのデータ伝送およびアップリンク上でのデータ受信に関して使用され得る複数の（Ｔ本の）アンテナ２２０ａから２２０ｔを備える。ＵＥ１２０は、アップリンク上でのデータ伝送およびダウンリンク上でのデータ受信に関して使用され得る複数の（Ｒ本）のアンテナ２５２ａから２５２ｒを備える。それぞれのアンテナは、物理アンテナ、アンテナアレーおよび適切なビーム形成装置を備える仮想アンテナ、固定重みネットワーク（fixed weighting network）を備えるアンテナアレーなどであってよい。ＭＩＭＯ伝送はノードＢ１１０でＴ本の送信アンテナからＵＥ１２０でＲ本の受信アンテナに送ることが可能である。
【００１５】
ノードＢ１１０で、送信（ＴＸ）データおよびシグナリングプロセッサ２１２は、すべてのスケジュールされたＵＥに関するデータ源（図示せず）からデータを受信できる。プロセッサ２１２はそれぞれのＵＥに関するデータを処理（例えば、フォーマット、符号化、インタリーブ、および記号マップ）して、データに関する変調記号であるデータ記号を提供することができる。プロセッサ２１２はまた、シグナリングを処理することが可能であり、シグナリングに関する変調記号であるシグナリング記号を提供する。空間マッパ２１４は、そのＵＥによって／そのＵＥに関して選択されたプレコーディング行列またはプレコーディングベクトルに基づいて、それぞれのＵＥに関するデータ記号をプレコードして、出力記号を提供することができる。通常、行列は単一の列または複数の列を含み得る。ＣＤＭＡ変調器（Ｍｏｄ）２１６は、出力記号およびシグナリング記号に関してＣＤＭＡ処理を実行することが可能であり、Ｔ個の送信機（ＴＭＴＲ）２１８ａから２１８ｔにＴ個の出力チップ流れを提供することができる。それぞれの送信機２１８はその出力チップ流れを処理（例えば、アナログに変換、フィルタ処理、増幅、および周波数アップコンバート）して、ダウンリンク信号を生成することができる。Ｔ個の送信機２１８ａから２１８ｔからのＴ個のダウンリンク信号は、それぞれ、Ｔ本のアンテナ２２０ａから２２０ｔを経由して送ることが可能である。
【００１６】
ＵＥ１２０で、Ｒ本のアンテナ２５２ａから２５２ｒは、ノードＢ１１０からダウンリンク信号を受信して、Ｒ個の受信された信号を、それぞれ、Ｒ個の受信機（ＲＣＶＲ）２５４ａから２５４ｒに提供することができる。それぞれの受信機２５４は、その受信された信号を処理（例えば、フィルタ処理、増幅、周波数ダウンコンバート、およびデジタル化）して、サンプルをチャネルプロセッサ２６８および等化器／ＣＤＭＡ復調器（Ｄｅｍｏｄ）２６０に提供することができる。プロセッサ２６８は、前置フィルタ／等化器に関する係数と１つまたは複数のコンバイナ行列に関する係数とを導き出すことができる。装置２６０は前置フィルタおよびＣＤＭＡ復調を用いて等化を実行して、フィルタ処理された記号を提供することができる。ＭＩＭＯ検出器２６２は、空間次元の全域でフィルタ処理された記号を組み合わせて、ＵＥ１２０に送られたデータ記号およびシグナリング記号の推定である、検出された記号を提供することができる。受信（ＲＸ）データプロセッサ２６４は、検出された記号を処理（例えば、記号デマップ、ディインタリーブ、および復号）して、復号されたデータおよびシグナリングを提供することができる。通常、等化器／ＣＤＭＡ復調器２６０、ＭＩＭＯ検出器２６２、およびＲＸデータプロセッサ２６４による処理は、ノードＢ１１０における、それぞれ、ＣＤＭＡ変調器２１６、空間マッパ２１４、およびＴＸデータおよびシグナリングプロセッサ２１２による処理に対して補完的である。
【００１７】
チャネルプロセッサ２６８は、ノードＢ１１０からＵＥ１２０への無線チャネルの応答を推定することが可能である。プロセッサ２６８および／または２７０は、表１に示される情報を備え得るフィードバック情報を取得するためにチャネル推定を処理することが可能である。
【表１】
2010502114.tif 000003
【００１８】
プロセッサ２６８および／または２７０は、チャネル推定に基づいて、ダウンリンクデータ伝送のためのＰＣＩ、ランクおよびＣＱＩを共同で決定することができる。例えば、プロセッサ２６８および／または２７０は、データ伝送に関して使用され得る、異なる可能なプレコーディング行列と、それぞれのプレコーディング行列内の列の異なる組合せとを評価することができる。プレコーディング行列のそれぞれの列は、すべてのＴ本のアンテナ２２０ａから２２０ｔから１つのトランスポートブロックを送る目的でプレコーディング／空間マッピングのために使用することが可能である。プロセッサ２６８および／または２７０は、プレコーディング行列ならびに最適なパフォーマンスを提供することが可能な、選択されたプレコーディング行列の１つまたは複数の特定の列を選択することができる。パフォーマンスはスループットおよび／またはいくつかのその他の基準値によって定量化できる。ＰＣＩは、選択されたプレコーディング行列、選択されたプレコーディング行列の（１つまたは複数の）選択された列などを伝えることができる。ＣＱＩは、それぞれのトランスポートブロックに関して使用するためのコーディングおよび変調方式、それぞれのトランスポートブロックに関するデータ転送速度またはトランスポート形式、それぞれのトランスポートブロックのＳＩＮＲなどを伝えることができる。プロセッサ２６８および／または２７０は、ＰＣＩ、ランクおよびＣＱＩを含み得るフィードバック情報を提供することができる。
【００１９】
アップリンク上で送るためのフィードバック情報およびデータは、ＴＸデータおよびシグナリングプロセッサ２８０によって処理され、ＣＤＭＡ変調器２８２によってさらに処理され、それぞれ、アンテナ２５２ａから２５２ｒを経由して送信され得るＲ個のアップリンク信号を生成するために送信機２５４ａから２５４ｒによって調整されることが可能である。ＵＥ１２０における送信アンテナの数は、受信アンテナの数と同じであってよく、または受信アンテナの数と異なってもよい。例えば、ＵＥ１２０は１本のアンテナを使用してフィードバック情報を送信して、２本のアンテナを使用してデータを受信することができる。ノードＢ１１０で、ＵＥ１２０からのアップリンク信号は、アンテナ２２０ａから２２０ｔによって受信されて、受信機２１８ａから２１８ｔによって調整され、等化器／ＣＤＭＡ復調器２４０によってフィルタ処理され、ＭＩＭＯ検出器２４２によって検出され、ＵＥ１２０によって送られたフォードバック情報およびデータを回復するために、ＲＸデータおよびシグナリングプロセッサ２４４によって処理されることが可能である。
【００２０】
コントローラ／プロセッサ２３０および２７０は、それぞれ、ノードＢ１１０およびＵＥ１２０で動作を指令することができる。メモリ２３２および２７２は、それぞれ、ノードＢ１１０およびＵＥ１２０のためにプログラムコードおよびデータを記憶することができる。スケジューラ２３４は、例えば、ＵＥから受信されたフィードバック情報に基づいて、ダウンリンク伝送および／またはアップリンク伝送のためにＵＥをスケジュールすることができる。
【００２１】
ＵＭＴＳにおいて、ＵＥ向けのデータは、より高い階層で１つまたは複数のトランスポートチャネルとして処理され得る。トランスポートチャネルは、１つまたは複数のサービスに関するデータ（例えば、音声、ビデオ、パケットデータなど）を運ぶことができる。トランスポートチャネルは物理層で物理チャネルにマップできる。物理チャネルは、異なるチャネル化コードを用いてチャネル化されることが可能であり、したがって、コード領域において互いに直交であり得る。
【００２２】
３ＧＰＰリリース５以降は、ダウンリンク上で高速パケットデータ伝送を可能にするチャネルおよび手順のセットである高速ダウンリンクパケットアクセス（ＨＳＤＰＡ）をサポートする。ＨＳＤＰＡの場合、ノードＢは、時間とコードの両方においてすべてのＵＥによって共有されるダウンリンクトランスポートチャネルである高速ダウンリンク共有チャネル（ＨＳ−ＤＳＣＨ）上でデータを送ることができる。ＨＳ−ＤＳＣＨは、それぞれのＴＴＩにおいて１つまたは複数のＵＥ向けのデータを運ぶことが可能である。ＨＳＤＰＡの場合、１０ミリ秒（ｍｓ）フレームは５つの２ｍｓサブフレームに区分化され、それぞれのサブフレームは３個のスロットを含み、それぞれのスロットは０．６６７ｍｓの期間を有する。ＴＴＩはＨＳＤＰＡ向けの１個のサブフレームに等しく、ＵＥがスケジュールされてサービス提供され得る時間の最小単位である。ＨＳ−ＤＳＣＨの共有は動的であり得、ＴＴＩごとに変化し得る。
【００２３】
表２は、ＵＭＴＳにおけるいくつかのダウンリンク物理チャネルおよびアップリンク物理チャネルを列挙し、それぞれの物理チャネルに関する簡単な説明を提供する。
【表２】
2010502114.tif 000004
【００２４】
図３は、表２における物理チャネルに関するタイミング図を示す。ＨＳＤＰＡの場合、ノードＢはそれぞれのＴＴＩにおいて１つまたは複数のＵＥにサービス提供することが可能である。ノードＢはＨＳ−ＳＣＣＨ上でそれぞれのスケジュールされたＵＥ向けのシグナリングを送り、２つのスロットの後で、ＨＳ−ＰＤＳＣＨ上でデータを送る。ノードＢはＨＳ−ＳＣＣＨ向けの構成可能な数の１２８チップのチャネル化コードを使用することが可能であり、（１つまたは複数の）ＨＳ−ＰＤＳＣＨ向けの最高で１５個までの１６チップのチャネル化コードを使用することが可能である。ＨＳ−ＰＤＳＣＨ上でデータを受信することができるそれぞれのＵＥは、シグナリングがそのＵＥに送られたかどうかを判定するために、それぞれのＴＴＩにおいていくつかの（１つまたは複数の）ＨＳ−ＳＣＣＨを処理することができる。所与のＴＴＩにおいてスケジュールされたそれぞれのＵＥは、そのＵＥに送られたデータを回復するためにＨＳ−ＰＤＳＣＨを処理することが可能である。それぞれのスケジュールされたＵＥは、トランスポートブロックが正確に復号された場合、ＨＳ−ＤＰＣＣＨ上で肯定応答（ＡＣＫ）を送ることができ、またはそうでない場合は、否定応答（ＮＡＣＫ）を送ることができる。それぞれのＵＥは、下で説明されるように、フィードバック情報をＨＳ−ＤＰＣＣＨ上および／またはアップリンクＤＰＣＣＨ上でノードＢに送ることも可能である。
【００２５】
図３はまた、ＵＥにおけるアップリンクＤＰＣＣＨ、ＨＳ−ＰＤＳＣＨ、およびＨＳ−ＤＰＣＣＨの間のタイミングオフセットも示す。ＨＳ−ＰＤＳＣＨはＨＳ−ＳＣＣＨの２つのスロットの後に開始する。ＨＳ−ＤＰＣＣＨは、ＨＳ−ＰＤＳＣＨ上の対応する伝送の終端からおよそ７．５スロットの後に、かつ対応するアップリンクＤＰＣＨサブフレームの開始からｍ×２５６チップの後に開始する。ＨＳ−ＤＰＣＣＨはアップリンクＤＰＣＣＨと非同期であり得るが、２５６チップのラスタに位置合わせされ、その結果、異なるコードチャネル上のアップリンク送信信号は依然として直交である。
【００２６】
ノードＢ１１０は、以下のように、それぞれの記号期間ｓにおいてそれぞれのＨＳ−ＰＤＳＣＨチャネル化コードｃに関してプレコーディング／空間マッピングを実行することが可能である。
【数１】
2010502114.tif 000005
【００２７】
式中、ｂｃ（ｓ）は、記号期間ｓにおいてチャネル化コードｃを用いて送るための最高でＴ個までのデータ記号を有するベクトルであり、
Ｂｃは、チャネル化コードｃに関するプレコーディング行列またはプレコーディングベクトルであり、
ｄｃ（ｓ）は、Ｔ本の送信アンテナを経由して記号期間ｓにおいてチャネル化コードｃを用いて送るためのＴ個の出力信号を有するベクトルである。
【００２８】
二重送信アダプティブアレー（double-transmit adaptive array）（Ｄ−ＴｘＡＡ）、空時送信ダイバーシティ（ＳＴＴＤ）、閉ループ送信ダイバーシティ（ＣＬＴＤ）、アンテナ独立制御法（per antenna rate control）（ＰＡＲＣ）、コードリユースベルラボレイヤードスペースタイム（code reuse Bell Labs layered space-time）（ＣＲＢＬＡＳＴ）など、様々なプレコーディング方式／空間マッピング方式がサポートされ得る。Ｄ−ＴｘＡＡの場合、１つのトランスポートブロックは２×１プレコーディングベクトルを使用して２本のアンテナから送ることが可能であり、または２つのトランスポートブロックは２×２プレコーディング行列を使用して２本のアンテナから送ることが可能である。ＳＴＴＤの場合、それぞれのデータ記号が時間および空間のダイバーシティを達成するために２つの記号期間において両方のアンテナから送られているため、１つのトランスポートブロックは２本の送信アンテナから送ることが可能である。ＣＬＴＤの場合、１つのアンテナの位相がＵＥによる受信を改善するために調整されているため、１つのトランスポートブロックは２本の送信アンテナから送ることが可能である。ＰＡＲＣの場合、最高でＴ個までのトランスポートブロックは最高でＴ本までの送信アンテナから（アンテナごとに１つのトランスポートブロックを）送ることが可能である。ＣＲＢＬＡＳＴの場合、１つのトランスポートブロックは最高でＴ本までの送信アンテナから送ることが可能である。ＰＡＲＣとＣＲＢＬＡＳＴの両方の場合、プレコーディング行列Ｂｃは、対角線に沿って１を含み、その他の場所で０を含む、単位行列Ｉであり得る。その他の空間マッピング方式をサポートすることも可能である。分かりやすくするために、以下の説明はＤ−ＴｘＡＡの使用を仮定し、Ｄ−ＴｘＡＡに対してフィードバック情報が生成されて、送られる。
【００２９】
通常、任意の数のプレコーディング行列がＤ−ＴｘＡＡのためにサポートされ得る。１つの設計において、２つのプレコーディング行列がサポートされ、以下のように定義される。
【数２】
2010502114.tif 000006
【００３０】
それぞれのプレコーディング行列の２つの列は互いに直交であり、それぞれの列はユニットパワー（unit power）を有する。
【００３１】
４つのプレコーディングベクトルはプレコーディング行列Ｗ１およびＷ２に基づいて定義することができ、以下のように提示され得る。
【数３】
2010502114.tif 000007
【００３２】
式中、ｗ０およびｗ３は、それぞれ、プレコーディング行列Ｗ１の第１および第２の列に対応するプレコーディングベクトル、すなわち、Ｗ１＝［ｗ０ｗ３］であり、
ｗ１およびｗ２は、それぞれ、プレコーディング行列Ｗ２の第２および第１の列に対応するプレコーディングベクトル、すなわち、Ｗ２＝［ｗ２ｗ１］であり、
【数４】
2010502114.tif 000008
【００３３】
である。
【００３４】
それぞれのプレコーディングベクトルの第１のエレメントは、
【数５】
2010502114.tif 000009
【００３５】
の共通値を有するため、方程式（３）の４つのプレコーディングベクトルは、以下のように提示され得る、第２のエレメントの値に基づいて定義することができる。
【数６】
2010502114.tif 000010
【００３６】
式中、ｗ０、ｗ１、ｗ２およびｗ３は、それぞれ、プレコーディングベクトルｗ０、ｗ１、ｗ２およびｗ３の第２のエレメントである。
【００３７】
ＵＥは、ＵＥに対するダウンリンクデータ伝送に関して最適なパフォーマンスを提供することが可能なプレコーディング行列またはプレコーディングベクトルを定期的に決定することができる。例えば、それぞれのＴＴＩにおいて、ＵＥはノードＢからＵＥへの無線チャネルの応答を推定することができる。ＵＥは、次いで、異なる可能なプレコーディング行列およびプレコーディングベクトルに対応する異なる仮説のパフォーマンスを評価することができる。例えば、ＵＥは（１）Ｗ１を使用した２つのトランスポートブロック、（２）Ｗ２を使用した２つのトランスポートブロック、（３）ｗ０を使用した１つのトランスポートブロック、（４）ｗ１を使用した１つのトランスポートブロック、（５）ｗ２を使用した１つのトランスポートブロック、（６）ｗ３を使用した１つのトランスポートブロックなどの伝送に関するスループット全体を決定することができる。それぞれの仮説に関するスループット演算の一環として、ＵＥは、その仮説に関するプレコーディング行列またはプレコーディングベクトルに基づいて、それぞれのトランスポートブロックのＳＩＮＲを決定することができる。
【００３８】
ＵＥは、連続干渉除去（successive interference cancellation）（ＳＩＣ）をサポートすることが可能であり、ＳＩＣを使用して複数のトランスポートブロックを回復することができる。ＳＩＣの場合、ＵＥは第１の（すなわち、マスタ）トランスポートブロックを回復し、回復されたトランスポートブロックに起因する干渉を推定し、受信されたサンプルから推定された干渉を減じ、同じように第２のトランスポートブロックを回復するために受信されたサンプルを処理することが可能である。第１のトランスポートブロックは第２のトランスポートブロックからの干渉を観察し、これにより、より低いＳＩＮＲを達成することができる。干渉除去が効果的であった場合、第２のトランスポートブロックは第１のトランスポートブロックからほとんど干渉を観察することができず、より高いＳＩＮＲを達成することができる。
【００３９】
ＵＥがＳＩＣをサポートする場合、ＵＥは（ｉ）初めに回復されたＷ１の第１の列を用いて送られたトランスポートブロックおよび（ｉｉ）初めに回復されたＷ１の第２の列を用いて送られたトランスポートブロックを用いて、Ｗ１を使用して２つのトランスポートブロックの伝送に関するスループット全体を決定することができる。ＵＥはまた、（ｉ）初めに回復されたＷ２の第１の列を用いて送られたトランスポートブロックおよび（ｉｉ）初めに回復されたＷ２の第２の列を用いて送られたトランスポートブロックを用いて、Ｗ２を使用して２つのトランスポートブロックの伝送に関するスループット全体を決定することも可能である。
【００４０】
ＵＥは、評価されたすべての仮説の中で最善のパフォーマンスを提供し得るプレコーディング行列またはプレコーディングベクトルを選択することができる。ＵＥは、次いで、選択されたプレコーディング行列またはプレコーディングベクトルを伝えることが可能なＰＣＩを決定することができる。ＵＥは、並行して送るためのトランスポートブロックの数を表示し得る、最善の仮説に関するランクを決定することができる。ＵＥはまた、そのトランスポートブロックに関する処理パラメータを伝えることが可能な、それぞれのトランスポートブロックに関するＣＱＩ値を決定することもできる。ＵＥは、ノードＢに対するフィードバック情報として、ＰＣＩ、ランクおよびＣＱＩを送ることが可能である。
【００４１】
１つの設計において、ＰＣＩは選択されたプレコーディング行列を伝え、表３に示されるように定義された１個のＰＣＩビットを用いて送られることが可能である。
【表３】
2010502114.tif 000011
【００４２】
別の設計において、ＰＣＩは、選択されたプレコーディング行列と、１つのトランスポートブロックを送る場合、選択されたプレコーディング行列のどの列を使用するかとを伝える。この設計において、ＰＣＩおよびランクは表４に示されるように定義された３個のＰＣＩビットを用いて送ることが可能である。
【表４】
2010502114.tif 000012
【００４３】
さらに別の設計において、ＰＣＩは、選択されたプレコーディング行列と、１つのトランスポートブロックを送る場合、選択されたプレコーディング行列のどの列を使用するかと、ＵＥがＳＩＣをサポートする場合、（マスタトランスポートブロックと呼ばれる）どのトランスポートブロックが初めに復号されることになるかとを伝える。この設計において、ＰＣＩおよびランクは表５に示されるように定義された３個のＰＣＩビットを用いて送ることが可能である。ＰＣＩ値０１１および１１１は、ＳＩＣ可能なＵＥによって使用することができる。
【表５】
2010502114.tif 000013
【００４４】
通常、ＰＣＩは、データ伝送に関して使用するための特定のプレコーディング行列またはプレコーディングベクトルを伝えることが可能な任意の情報を備えることが可能である。上で説明された設計において、１つだけのトランスポートブロックが送られる場合、ＰＣＩは選択されたプレコーディング行列と、この行列の選択された列とを伝えることができる。別の設計において、ＰＣＩは、１つまたは複数のトランスポートブロックに関して使用するための１つまたは複数の特定のプレコーディングベクトルを伝えることが可能であり、もしあれば、追加のトランスポートブロックに関して使用するための追加のプレコーディングベクトルは、信号で知らされた（１つまたは複数の）プレコーディングベクトルに基づいて決定することが可能である。例えば、方程式（２）および（３）に示された設計において、ＰＣＩは１つのトランスポートブロックに関して使用するための特定のプレコーディングベクトルを伝えることができる。ＵＥによって２つのトランスポートブロックが選択された場合または好まれる場合、両方のベクトルは同じプレコーディング行列からであるため、第２のトランスポートブロックに関して使用するためのプレコーディングベクトルは信号で知らされたプレコーディングベクトルの補完であり得る。例えば、２ビットのＰＣＩ値は１つのトランスポートブロック向けのプレコーディングベクトルｗ１を伝えることができる。２つのトランスポートブロックが選択された場合または好まれる場合、ｗ１とｗ２は両方ともＷ２からであるため、補完的なプレコーディングベクトルｗ２を第２のトランスポートブロックのために使用することが可能である。通常、ＰＣＩに関して使用するためのビットの数はプレコーディング行列の構造を利用することによって削減することが可能であり、その結果、いくつかのプレコーディング情報は明示的に送られることが可能であり、一方、その他のプレコーディング情報は信号で知らされたプレコーディング情報から暗黙的に送ること、または推論することが可能である。
【００４５】
ＰＣＩはＵＥ能力に関する情報など、その他の情報を含んでもよい。ＵＥは、特定のＵＥ  ＭＩＭＯ受信機アーキテクチャなど、その能力を呼のセットアップの間にＵＴＲＡＮに伝えることができる。例えば、ＵＥ能力内のフラッグは、ＵＥがＳＩＣをサポートすることを表示するために設定することができる。ノードＢスケジューラは、伝送のためにＵＥをスケジュールし、かつスケジュールされたＵＥにリソースを割り当てるためにＵＥ能力に関する情報を使用することができる。例として、ノードＢスケジューラは、両方のトランスポートブックに関して所与のＵＥに同じコードリソースを割り当てることができ、ＵＥがＳＩＣをサポートする場合、ＵＥは第２のトランスポートブロックに関して干渉除去を効果的に実行することができる。ノードＢスケジューラが２つのトランスポートブロックのうちのどれが初めに回復されて、第２のトランスポートブロックを回復する前に、受信された信号から潜在的に除去されることになるかを知っている場合、スケジューラは、初めに回復されることになるトランスポートブロックに関してＰＣＩおよびＣＱＩだけを使用することによって空間分割多元接続（ＳＤＭＡ）様式で２つのＵＥを混合することを選択することができる。ＳＩＣ可能なＵＥの場合に初めに復号されることになるトランスポートブロックは、好ましい一次プレコーディングベクトルおよび関連するＣＱＩが信号で知らされるトランスポートブロックである。ノードＢスケジューラが１つのＵＥのトランスポートブロックを別のＵＥに関するトランスポートブロックと並行してスケジュールすることを望む場合、ノードＢスケジューラはＳＤＭＡに関する異なるＵＥからの好ましい一次トランスポートブロックに関するＰＣＩ／ＣＱＩ報告内の情報だけを使用することができる。
【００４６】
ＵＥは、１つまたは複数のトランスポートブロックに関するＣＱＩを送ることができ、ノードＢは、ＵＥによって送られたＣＱＩに基づいて、それぞれのトランスポートブロックを処理することができる。ＣＱＩは様々な様式で提供され得る。
【００４７】
１つの設計において、ＣＱＩ値はそれぞれのトランスポートブロックに関して提供することが可能であり、ノードＢでトランスポートブロックを処理するために使用できる。この設計において、ＵＥによって１つのトランスポートブロックが好まれる場合、１個のＣＱＩ値を提供することができ、２つのトランスポートブロックが好まれる場合、２個のＣＱＩ値を提供することができる。１個または２個のＣＱＩ値は同じＴＴＩにおいて関連するＰＣＩを用いて送ることが可能である。あるいは、２つのトランスポートブロックに関する２個のＣＱＩ値は２つのＴＴＩ全体にわたって時分割多重（ＴＤＭ）様式で（それぞれのＴＴＩにおいて１個のＣＱＩ値を）送ることが可能である。これらのＣＱＩ値と共にＴＤＭｅｄ  ＣＱＩ値のセットに関連するＰＣＩは、時分割多重を伴わない場合よりも低いレートで１つのＰＣＩ／ＣＱＩ報告を形成する。それぞれのＣＱＩ値は、所望される粒度を達成するために十分なビット数の解像度を有し得る。同じ粒度をそれぞれのＣＱＩ値に関して使用することが可能である。あるいは、異なる粒度を異なる数のトランスポートブロックに関するＣＱＩ値に関して使用することが可能である。例えば、５ビットのＣＱＩ値を１つのトランスポートブロックに関して提供することができ、２個の４ビットのＣＱＩ値を２つのトランスポートブロックに関して提供することができる。コンピュータシミュレーションは、２つのトランスポートブロックに関して５ビットのＣＱＩ値の代わりに４ビットのＣＱＩ値を使用した場合、セクタスループットにおいて０から２パーセントの無視できる損失を示す。
【００４８】
ＣＱＩはＰＣＩおよび／またはランクと組み合わせることが可能である。ＵＥによって１つのトランスポートブロックが好まれるか、または２つのトランスポートブロックが好まれるかに応じて、異なる量のＣＱＩ情報を送ることができる。ＣＱＩをＰＣＩおよび／またはランクと組み合わせることによって、より少ない総数のビットがフィードバック情報に関して必要とされ得る。さらに、ＰＣＩ、ランクおよびＣＱＩのこの組合せは、ノードＢスケジューラがリソースをＵＥに効果的に割り当てるために使用する関連するＰＣＩ、ランクおよびＣＱＩに関するすべての情報は同時に利用可能であるという利点を有し得る。フィードバックのこれらの構成要素が異なる時間および／または異なる更新レートで受信された場合、ノードＢスケジューラは、優れたスケジューリングのために必要とされることになる情報に欠ける可能性がある。例えば、ノードＢスケジューラはＰＣＩおよびランクの更新を取得するが、この特定のＰＣＩおよびランクの組合せに関してサポートされるトランスポートブロックのサイズを知らない場合、役に立たない可能性がある。
【００４９】
１つの設計において、ＰＣＩ、ランクおよびＣＱＩは組み合わされて、複合ＰＣＩおよびＣＱＩビットと呼ばれる場合もある、単一のＰＣＩ／ＣＱＩ報告を形成する。表６は、表５に提示されたＰＣＩに関する１０ビットのＰＣＩ／ＣＱＩ報告の設計を示す。この設計において、最上位ビット（ＭＳＢ）は、どのプレコーディング行列が選択されるかを表示するプレコーディング行列（ＰＭ）セレクタビット（selector bit）である。ＰＭビットは、Ｗ１が選択された場合、「０」に等しく、Ｗ２が選択された場合、「１」に等しい。ＰＭビットは表５においてＰＣＩ２ビットに等しい。次のＭＳＢは、（ｉ）単一のトランスポートブロックが好まれる場合、選択されたプレコーディング行列のどの列を使用するか、または（ｉｉ）２つのトランスポートブロックが好まれる場合、どのトランスポートブロックがマスタトランスポートブロックであるかを表示する列指数（ＣＩ）ビットである。ＣＩビットは表５においてＰＣＩ１ビットに等しい。残りの８個のビットは１つまたは２つのトランスポートブロックに関するＣＱＩを伝える。それぞれのＰＭおよびＣＩの組合せに関して２５６個の可能な値が存在し、初めの３２個の値は１つのトランスポートブロックに関する１個のＣＱＩ値を伝えるために使用されており、残りの２２４個の値は２つのトランスポートブロックに関する２個のＣＱＩ値を伝えるために使用されている。第３から第５のＭＳＢの論理ＯＲは、１つのトランスポートブロックの場合、「０」に等しく、２つのトランスポートブロックの場合、「１」に等しく、したがって、表５においてＰＣＩ０ビットに等しい。
【表６】
2010502114.tif 000014
【００５０】
表６に示された設計において、ＰＣＩ／ＣＱＩ報告の２つのＭＳＢはＰＣＩを伝え、ＰＣＩ／ＣＱＩ報告の８個の最下位ビット（ＬＳＢ）はランクおよびＣＱＩを伝える。ＰＣＩ／ＣＱＩ報告のＬＳＢ部分に関する８ビットの複合値は０から２５５の範囲全体を有する。０から３１の下限範囲は１つのトランスポートブロック（すなわち、ランク＝１）に関して使用され、３２から２５５の上限範囲は２つのトランスポートブロック（すなわち、ランク＝２）に関して使用される。ＵＥによって１つのトランスポートブロックが好まれる場合、１個の５ビットのＣＱＩ値を送ることが可能であり、２つのトランスポートブロックが好まれる場合、２個の４ビットのＣＱＩ値を送ることが可能である。上限範囲は２個の４ビットのＣＱＩ値に関して２２４個の可能な値だけを有するため、２５６個の可能なＣＱＩ組合せのうちの３２個はサポートされない。発生する可能性が最も低い３２個のＣＱＩ組合せは除去され得る。
【００５１】
図４は、２個の４ビットのＣＱＩ値に関する３２個のＣＱＩ組合せを除去する設計を示す。横軸は、トランスポートブロック＃１に関する１６個の可能なＣＱＩレベルを示し、縦軸はトランスポートブロック＃２に関する１６個の可能なＣＱＩレベルを示す。ＵＥによって２つのトランスポートブロックが好まれる場合、２つのトランスポートブロックのチャネル品質は、通常、無相関であるとは限らない。したがって、２つのトランスポートブロックに関して非常に非対称なＣＱＩ組合せ（例えば、１つのトランスポートブロックに関する非常に低いＣＱＩレベルおよびその他のトランスポートブロックに関する非常に高いＣＱＩレベル）を有する可能性は低い可能性がある。図４は、除去され得る陰影を用いた３２個の非対称ＣＱＩ組合せを示す。
【００５２】
２つのトランスポートブロックに関して測定されたＣＱＩ値が除去されたＣＱＩ組合せのうちの１つにマップする場合、２個のＣＱＩ値のうちのより大きい値は、結果として生じるＣＱＩ値が許可されたＣＱＩ組合せにマップするまで削減され得る。図４に示された例において、測定されたＣＱＩ値が左上角の除去されたＣＱＩ組合せのうちの１つにマップする場合、トランスポートブロック＃２のＣＱＩ値は、許可されたＣＱＩ組合せが取得されるまで削減され得る。測定されたＣＱＩ値が右下角の除去されたＣＱＩ組合せのうちの１つにマップする場合、トランスポートブロック＃１のＣＱＩ値は、許可されたＣＱＩ組合せが取得されるまで削減され得る。
【００５３】
表７は、表４で提示されたＰＣＩに関する１０ビットのＰＣＩ／ＣＱＩ報告の別の設計を示す。この設計において、１つのトランスポートブロックが好まれる場合、１個の５ビットのＣＱＩ値が送られる。２つのトランスポートブロックが好まれる場合、５ビットのＣＱＩ値はより優れたトランスポートブロックのために使用されているため、１個の５ビットのＣＱＩ値および１個の４ビットのＣＱＩ値が送られる。２つのトランスポートブロックに関して４４８個の可能な値が存在するため、５１２個の可能なＣＱＩ組合せのうちの６４個はサポートされない。発生する可能性が最も低い６４個のＣＱＩ組合せは除去され得る。
【表７】
2010502114.tif 000015
【００５４】
表８は、２ビットのＰＣＩならびに８ビットのＣＱＩおよびランクに関する１０ビットのＰＣＩ／ＣＱＩ報告のさらに別の設計を示す。この設計において、２ビットのＰＣＩ値は、例えば、表６ならびに方程式（３）および（４）に示される４つの可能なプレコーディングベクトルのうちの１つを表示することができる。８ビットの複合値は、例えば、表６に示されるように、ＣＱＩおよびランクを表示することができる。
【表８】
2010502114.tif 000016
【００５５】
表８に示される設計において、８ビットの複合値は、（ｉ）１つのトランスポートブロック（すなわち、ランク＝１）に関する０から３０の下限範囲および（ｉｉ）２つのトランスポートブロック（すなわち、ランク＝２）に関する３１から２５５の上限範囲に区分化され得る０から２５５の範囲全体を有する。上限範囲は、２個のＣＱＩ値のそれぞれに関して１５個のレベルをサポートするために使用され得る２２５個の値を含む。１つのトランスポートブロックが好まれる場合、０から３０の範囲内の１個のＣＱＩ値を決定して、８ビットの複合値として提供することが可能である。２つのトランスポートブロックが好まれる場合、０から１４の範囲内の１個のＣＱＩ値をそれぞれのトランスポートブロックに関して決定することが可能であり、２個のＣＱＩ値を８ビットの複合値として提供することが可能である。８ビットの複合値は以下のように提示され得る。
【数７】
2010502114.tif 000017
【００５６】
式中、ＣＱＩＳは１つのトランスポートブロックに関する｛０．．．３０｝内のＣＱＩ値であり、
ＣＱＩ１およびＣＱＩ２は２つのトランスポートブロックに関する｛０．．．１４｝内のＣＱＩ値であり、
ＣＱＩＣは１つまたは２つのトランスポートブロックに関する８ビットの複合値である。
【００５７】
通常、ＰＣＩ、ランクおよびＣＱＩは様々な様式で組み合わせることが可能である。表６から８は、ＰＣＩ、ランクおよびＣＱＩが組み合わされて１０ビットのＰＣＩ／ＣＱＩ報告を形成する３つの例を提示する。ＰＣＩ／ＣＱＩ報告に関して使用するためのビットの数は、サポートされるプレコーディング行列の数、トランスポートブロックの最大数、それぞれのトランスポートブロックに関するＣＱＩ値に関するレベルの数、ＵＥ能力（例えば、ＳＩＣ）など、様々な因数に依存し得る。ＰＣＩ、ランクおよびＣＱＩは、表６から８に示された３つの例示的なマッピングを用いて、任意のマッピングに基づいて、ＰＣＩ／ＣＱＩ報告にマップすることが可能である。
【００５８】
ＰＣＩ、ランクおよびＣＱＩは、様々な様式でＵＥによって送られることが可能である。ＰＣＩ、ランクおよびＣＱＩを送るためのいくつかの方式が下で説明される。
【００５９】
図５は、ＨＳ−ＤＰＣＣＨ上でＰＣＩ、ランクおよびＣＱＩを送る設計を示す。それぞれのＴＴＩにおいて、ＡＣＫ／ＮＡＣＫ情報はＴＴＩの第１のスロット内で送ることが可能であり、ＰＣＩ、ランクおよびＣＱＩはＴＴＩの第２および第３のスロット内で送ることが可能である。それぞれのＴＴＩにおいて、１つのトランスポートブロックに関する１個のＡＣＫ／ＮＡＣＫビットまたは２つのトランスポートブロックに関する２個のＡＣＫ／ＮＡＣＫビットは、１０個のコードビットを取得するために符号化されたチャネルであり得る。ＡＣＫ／ＮＡＣＫに関する１０個のコードビットは拡散して、ＴＴＩの第１のスロットにマップすることが可能である。
【００６０】
図５に示される設計において、ＰＣＩ／ＣＱＩ報告は１０個の複合ＰＣＩおよびＣＱＩビットを備えることが可能であり、例えば、表６、７または８に示されるように生成され得る。別の設計において、ＰＣＩ、ランクおよびＣＱＩは、例えば、ＰＣＩおよびランクに関して使用される３個のビット、ならびにＣＱＩに関して使用される７個のビットを用いて、個別に送ることが可能である。いずれの場合も、ＰＣＩ／ＣＱＩ報告に関する１０個のビットは、２０個のコードビットの符号語を取得するために（２０、１０）ブロックコードを用いて符号化されたチャネルであり得る。（２０、１０）ブロックコードは、二次リードマラー符号（Reed-Muller code）のサブコードであり得、ＨＳ−ＤＰＣＣＨ上で送られたＣＱＩに関して３ＧＰＰリリース６において使用される（２０、５）コードと類似の様式で定義され得る。ＰＣＩ／ＣＱＩ報告に関する２０個のコードビットは拡散して、ＴＴＩの第２および第３のスロットにマップすることが可能である。
【００６１】
通常、合計Ｘ個のビットをＰＣＩ、ランクおよびＣＱＩに関してＨＳ−ＤＰＣＣＨ上で送ることが可能であり、Ｘは任意の整数であってよい。Ｘ個のビットは、例えば、表６、７または８に示されるように、組み合わされたＰＣＩ／ＣＱＩ報告向けであり得る。あるいは、Ｘ個のビットはＰＣＩに関するＭ個のビットならびにＣＱＩおよびランクに関するＮ個のビットを含み得る。（２０、Ｘ）ブロックコードは、２０個のコードビットを取得するためにＰＣＩ、ランクおよびＣＱＩに関するＸ個の総ビットを符号化するために使用することが可能である。例えば、１２個の総ビットを（２０、１２）ブロックコードで送ることが可能であり、表６のＰＣＩ／ＣＱＩマッピングに基づいて、１つのトランスポートブロックに関する３２個のＣＱＩレベルおよび２つのトランスポートブロックに関する９９２個のＣＱＩ組合せをサポートすることができる。別の例として、１１個の総ビットを（２０、１１）ブロックコードで送ることが可能であり、（ｉ）表７のＰＣＩ／ＣＱＩマッピングに基づいて、それぞれのトランスポートブロックに関する３２個のＣＱＩレベル、または（ｉｉ）ＰＣＩおよびランクに関する３個のビットならびに個別のＰＣＩ／ランクおよびＣＱＩを用いたそれぞれのトランスポートブロックに関する４ビットのＣＱＩ値をサポートすることができる。ＨＳ−ＤＰＣＣＨの送信電力は、ＰＣＩ、ランクおよびＣＱＩに関して送られたＸ個のビットに関して所望される復号パフォーマンスを達成するために設定することが可能である。
【００６２】
３ＧＰＰリリース６に定義されるように、ＢＰＳＫがＨＳ−ＤＰＣＣＨに関して使用される場合、２０個のコードビットを２つのスロット内で送ることが可能である。ＱＰＳＫがＨＳ−ＤＰＣＣＨに関して使用される場合、４０個のコードビットを２つのスロット内で送ることが可能である。（４０、Ｘ）ブロックコードは、次いで、ＰＣＩ、ランクおよびＣＱＩに関するＸ個のビットを、ＱＰＳＫを使用して２つのスロット内で送ることが可能な４０個のコードビットに符号化するために使用できる。ＨＳ−ＤＰＣＣＨに関するＱＰＳＫの使用は、いくつかのシナリオにおいてパフォーマンスを改善することができる。
【００６３】
通常、トレードオフはＨＳ−ＤＰＣＣＨの送信電力とＣＱＩの粒度の間で行うことができる。１つのトランスポートブロックおよび２つのトランスポートブロックの両方に対して同じＣＱＩ粒度を達成するために、より多くの送信電力をＨＳ−ＤＰＣＣＨに関して使用することが可能である。アップリンク上の送信電力が重要である場合、ＵＥはより遅いレートでＣＱＩ報告を送るように構成されることが可能であり、これは結果として、より遅いリンク適応速度をもたらす可能性がある。
【００６４】
別の設計において、ＰＣＩおよびランクはアップリンクＤＰＣＣＨ上で送られ、ＣＱＩはＨＳ−ＤＰＣＣＨ上で送られる。図３を再び参照すると、アップリンクＤＰＣＣＨはパイロットフィールド、トランスポートフォーマット組合せインジケータ（transport format combination indicator）（ＴＦＣＩ）フィールド、フィードバック情報（ＦＢＩ）フィールド、および送信電力制御（ＴＰＣ）フィールドを運ぶ。ＦＢＩフィールドは長さが０個または１個のビットであってよい。ＦＢＩは、当初、ＣＬＴＤに関するビーム形成重みの選択に関する情報を運ぶように定義される。ＦＢＩはＰＣＩおよびランクを送るために使用できる。
【００６５】
図６は、アップリンクＤＰＣＣＨ上でＰＣＩおよび、場合によっては、ランクを送る１つの設計を示す。ＰＣＩおよびランクは、関連するＣＱＩがＨＳ−ＤＰＣＣＨ上で送られるのとおよそ同時にアップリンクＤＰＣＣＨ上で送られるべきである。ＨＳ−ＤＰＣＣＨはスロット境界でアップリンクＤＰＣＣＨと位置合わせされなくてよい。それでもなお、所与のＴＴＩはＨＳ−ＤＰＣＣＨ上で１つのＣＱＩ伝送をカバーし、アップリンクＤＰＣＣＨ上で３つのスロット内の３個のＦＢＩビットをカバーすることになる。
【００６６】
１つの設計において、１つのＴＴＩ内の３個のＦＢＩビットは、表３に示されるように、プレコーディング行列Ｗ１またはＷ２の選択を伝えるために使用される。この設計において、３個のＦＢＩビットはＷ１またはＷ２を表示するための１個の情報ビットを運ぶことが可能であり、（３、１）ブロックコードは信頼性を改善するための情報ビットに関して使用できる。例えば、情報ビットは３回繰り返されて、３個のＦＢＩビットとして送ることが可能である。１つのトランスポートブロックが好まれるかまたは２つのトランスポートブロックが好まれるか（すなわち、ランク）、選択されたプレコーディング行列のどの列を１つのトランスポートブロックに関して使用するか、およびＣＱＩ値が選択されたプレコーディング行列の異なる列にどのようにマップされるかに関する情報は、ＨＳ−ＤＰＣＣＨ上で送られたＣＱＩを用いて提供することが可能である。
【００６７】
別の設計において、１つのＴＴＩにおける３個のＦＢＩビットは、表４または５に示されるように定義され得る３個のＰＣＩビットを伝えるために使用できる。ＦＢＩビットは、ＰＣＩビットに関して所望される信頼性を達成するために、十分な電力レベルで送ることが可能である。
【００６８】
ＰＣＩ、ランクおよびＣＱＩを報告するための様々な設計が上で説明されている。既存の３ＧＰＰリリース６に対する影響を低減するために、ＰＣＩ、ランクおよびＣＱＩは組み合わされて、（２０、ｘ）ブロックコードを使用して符号化されて、ＢＰＳＫを使用してＨＳ−ＤＰＣＣＨ上で２つのスロット内で送られることが可能な１個のＸビットのＰＣＩ／ＣＱＩ報告を形成できる。Ｘは、図６、７および８に示された設計の場合、１０に等しくてよく、その他の設計の場合、その他の値に等しくてよい。
【００６９】
ＰＣＩ、ランクおよびＣＱＩを組み合わせて１つのＰＣＩ／ＣＱＩ報告を形成し、これを送ることは、ある種の利益を提供し得る。第一に、ＰＣＩ、ランクおよびＣＱＩは一緒に利用可能であることになり、データ伝送に関する決定をスケジュールするために使用できる。第二に、ＰＣＩ、ランクおよびＣＱＩを組み合わせることは、可変数のトランスポートブロックに関する可変数のＣＱＩ値が同じＸビットの報告サイズを用いてそれぞれのＴＴＩにおいて送られることを可能にし得る。同じＣＱＩ報告遅れは、ＵＥによって１つのトランスポートブロックが好まれるか、または２つのトランスポートブロックが好まれるかにかかわらず達成することも可能である。ＣＱＩに関する報告遅れを可能な限り小さく維持することは、チャネル条件における変化のより優れた追跡を可能にし得る。
【００７０】
図７は、フィードバック情報を送るためのプロセス７００の設計を示す。送信機（例えば、ノードＢ）から受信機（例えば、ＵＥ）へのデータ伝送のためのＰＣＩを決定できる（ブロック７１２）。データ伝送のためのＣＱＩも決定できる（ブロック７１４）。データ伝送に関して並行して送るトランスポートブロックの数を表示するランクも決定できる（ブロック７１６）。ＰＣＩ、ランクおよびＣＱＩは、異なる仮説を評価して、最善のパフォーマンスを有する仮説のＰＣＩ、ランクおよびＣＱＩを使用することによって決定することが可能である。報告はＰＣＩ、ランクおよびＣＱＩに基づいて形成することが可能であり（ブロック７１８）、送信機に送られることが可能である（ブロック７２０）。
【００７１】
ＰＣＩは、データ伝送に関して使用するためのプレコーディング行列またはプレコーディングベクトルを備え得る。ＰＣＩはまた、データ伝送に関して送るための（すなわち、好まれる）少なくとも１つのトランスポートブロック向けの少なくとも１つのプレコーディングベクトルを備えることも可能であり、（１つまたは複数の）追加のトランスポートブロック向けの追加の（１つまたは複数の）プレコーディングベクトルは、送られた場合、ＰＣＩによって伝えられた少なくとも１つのプレコーディングベクトルに基づいて決定され得る。例えば、ＰＣＩは一次トランスポートブロック向けの一次プレコーディングベクトルを備え得る。二次トランスポートブロック向けの二次プレコーディングベクトルは、送られた場合、一次プレコーディングベクトルに基づいて決定され得る。
【００７２】
ＣＱＩは、データ伝送に関して送るための少なくとも１つのトランスポートブロックに関する少なくとも１個のＣＱＩ値を備え得る。ランクおよびＣＱＩは、値の複数の範囲を備えるマッピングに基づいて組み合わせることが可能であり、値のそれぞれの範囲は、異なる数のトランスポートブロックに対応する。受信機によって１つのトランスポートブロックが好まれる場合、ＣＱＩは１個のＣＱＩ値を備えることが可能であり、値の第１の範囲（例えば、０から３０）内であり得る。２つのトランスポートブロックが好まれる場合、ＣＱＩは２個のＣＱＩ値を備えることが可能であり、値の第２の範囲（例えば、３１から２５５）内であり得る。
【００７３】
ＰＣＩ、ランクおよびＣＱＩは、ＰＣＩに関する複数の値に対応する値の複数の範囲を備えるマッピングに基づいて組み合わせることも可能である。値のそれぞれの範囲は、例えば、表６に示されるように、異なる数のトランスポートブロックに対応する値の複数の部分範囲を備え得る。複数の範囲は、（ｉ）１つのトランスポートブロックに関する少なくとも２個のＰＣＩ値に対応する第１のサイズ（例えば、３２個のＣＱＩレベル）の少なくとも２つの範囲、および（ｉｉ）例えば、表７に示されるように、複数のトランスポートブロックに関する少なくとも１個のＰＣＩ値に対応する第２のサイズ（例えば、４４８個のＣＱＩ組合せ）の少なくとも１つの範囲を備え得る。ＰＣＩ、ランクおよびＣＱＩは、その他の様式で組み合わされてよく、または個別に送ることも可能である。
【００７４】
ブロック７２０に関して、報告は、ＨＳ−ＤＰＣＣＨ上で送られることが可能な、符号化された報告を取得するために前方向誤り訂正（ＦＥＣ）コードを用いて符号化することができる。例えば、報告は、図５に示されるように、ＨＳ−ＤＰＣＣＨ上で送られることが可能な符号語を取得するためのブロックコードを用いて符号化することができる。ＰＣＩは、アップリンクＤＰＣＣＨ上で送ることも可能であり、ＣＱＩおよびランクは、例えば、図６に示されるように、ＨＳ−ＤＰＣＣＨ上で送ることが可能である。
【００７５】
図８は、データ伝送を送るためのプロセス８００の設計を示す。ＰＣＩ、ランクおよびＣＱＩを備える報告は、送信機（例えば、ノードＢ）によって受信できる（ブロック８１２）。データ伝送に関して好まれるトランスポートブロックの数は、ＣＱＩが包含される値の複数の範囲のうちの１つに基づいて決定できる（ブロック８１４）。複数の範囲は第１および第２の範囲を備え得る。ＣＱＩが第１の範囲に包含される場合、１つのトランスポートブロックに関する１個のＣＱＩ値を取得できる。ＣＱＩが第２の範囲に包含される場合、２つのトランスポートブロックに関する２個のＣＱＩ値を取得できる。少なくとも１つのトランスポートブロックはＣＱＩに基づいて処理できる（ブロック８１６）。例えば、それぞれのトランスポートブロックはそのトランスポートブロックに関するＣＱＩ値によって決定されたコーディングおよび変調方式に基づいて処理できる。少なくとも１つのトランスポートブロックはＰＣＩに基づいてプレコードすることができる（ブロック８１８）。ＰＣＩはプレコーディング行列またはプレコーディングベクトルを備え得る。少なくとも１つのトランスポートブロックは、次いで、ＰＣＩからのプレコーディング行列またはプレコーディングベクトルに基づいてプレコードすることができる。ＰＣＩは、一次プレコーディングベクトルを備えることも可能であり、一次トランスポートブロックは一次プレコーディングベクトルに基づいてプレコードすることができる。２つ以上のトランスポートブロックが送られた場合、二次トランスポートブロックは、一次プレコーディングベクトルに関連する二次プレコーディングベクトルに基づいてプレコードすることができる。
【００７６】
当業者は、情報および信号は様々な異なる技術および技法のうちのいずれかを使用して表すことが可能である点を理解されよう。例えば、上の説明の全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、記号、およびチップは、電圧、電流、電磁波、磁場もしく磁粉、光場もしくは光粒子、またはそれらの任意の組合せによって表すことが可能である。
【００７７】
当業者は、本明細書の開示に関して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータハードウェア、またはそれらの組合せとして実施できる点をさらに理解されよう。ハードウェアとソフトウェアのこの交換可能性を分かりやすく説明するために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップは上で、概して、それらの機能性の点で説明されている。かかる機能性がハードウェアとして実施されるかまたはソフトウェアとして実施されるかは、特定のアプリケーションおよびシステム全体に課せられた設計制約に依存する。当業者は説明された機能性をそれぞれの特定のアプリケーションに関して様々な方式で実施することが可能であるが、かかる実施決定は本開示の範囲からの逸脱を生じさせるものと解釈されるべきではない。
【００７８】
本明細書における開示に関して説明される様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ），フィールドプログラム可能なゲートアレー（ＦＰＧＡ）もしくはその他のプログラム可能な論理装置、離散ゲートもしくはトランジスタ論理、離散的なハードウェアコンポーネント、または本明細書で説明された機能を実行するように設計されたそれらの任意の組合せを用いて実施あるいは実行することが可能である。汎用プロセッサはマイクロプロセッサであってよいが、代替では、プロセッサは通常のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であってよい。プロセッサはまた、コンピューテング装置の組合せ（例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと共に１つもしくは複数のマイクロプロセッサ、または任意のその他のかかる構成）として実施することも可能である。
【００７９】
本明細書における開示に関して説明される方法またはアルゴリズムのステップは、ハードウェアの形で直接的に、プロセッサによって実行されるソフトウェアモジュールの形で、またはそれら２つの組合せの形で具体化することができる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、着脱可能ディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意のその他の形式の記憶媒体の中に存在し得る。例示的な記憶媒体は、プロセッサがその記憶媒体から情報を読み取り、その記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替では、記憶媒体はプロセッサと一体であってもよい。プロセッサおよび記憶媒体はＡＳＩＣ内に存在し得る。ＡＳＩＣはユーザ端末内に存在し得る。代替では、プロセッサおよび記憶媒体はユーザ端末内の離散的な構成要素として存在し得る。
【００８０】
本開示のこれまでの説明は、当業者が本開示を作製することまたは本開示を使用することを可能にするために提供される。本開示に対する様々な修正は当業者に容易に明らかになるであろう。また、本明細書において定義される一般的な原理は、本開示の趣旨または範囲から逸脱せずにその他の改変形態に適用され得る。したがって、本開示は本明細書で説明される例および設計に限定されることが意図されず、本明細書で説明される原理および新規性のある特徴と一致する最大範囲が与えられるべきである。
【図１】
2010502114.tif 000018
【図２】
2010502114.tif 000019
【図３】
2010502114.tif 000020
【図４】
2010502114.tif 000021
【図５】
2010502114.tif 000022
【図６】
2010502114.tif 000023
【図７】
2010502114.tif 000024
【図８】
2010502114.tif 000025
【国際調査報告】
2010502114.tif 000026
2010502114.tif 000027
2010502114.tif 000028