(57)【要約】【課題】  ベース−コレクタ間容量をさらに減少させると同時に、カーク効果も遅延させ、かつコレクタ抵抗も低減させるＨＢＴデバイスを提供すること。【解決手段】  バイポーラ・トランジスタ構造体は、コレクタ層の上に形成された真性ベース層と、真性ベース層の上に形成されたエミッタと、真性層の上に、エミッタに隣接して形成された外因性ベース層とを含む。リング状コレクタ注入構造体が、コレクタ層の上部分内に形成され、このリング状コレクタ注入構造体は、エミッタの周縁部分の下方に位置合わせされるように配置される。【選択図】      図６
2010506390.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ層の上に形成された真性ベース層と、
前記真性ベース層の上に形成されたエミッタと、
前記真性層の上に、前記エミッタに隣接して形成された外因性ベース層と、
前記コレクタ層の上部分内に形成されたリング状コレクタ注入構造体と
を含み、前記リング状コレクタ注入構造体は、前記エミッタの周縁部分の下方に位置合わせされるように配置される、バイポーラ・トランジスタ構造体。
【請求項２】
前記構造体は、ヘテロ接合バイポーラ・トランジスタ構造体であり、
前記外因性ベース層は、隆起型外因性ベース層であり、
半導体基板内に形成された埋込みサブ・コレクタ領域と、
前記サブ・コレクタ領域の上に形成された軽度にドープされたコレクタ層と
をさらに含む、請求項１に記載のトランジスタ構造体。
【請求項３】
前記コレクタ層の下部分内に、前記リング状コレクタ構造体と電気的に接触した状態で形成された下部コレクタ注入構造体をさらに含み、前記下部コレクタ注入構造体は、前記エミッタの内側の中央部分の下方に位置合わせされるように配置される、請求項１又は請求項２に記載のトランジスタ構造体。
【請求項４】
前記下部コレクタ注入構造体及び前記リング状コレクタ構造体は、前記コレクタ層と比べて高いドーパント濃度を有する、請求項３に記載のトランジスタ構造体。
【請求項５】
前記コレクタ層、前記下部コレクタ注入構造体、前記リング状コレクタ注入構造体及び前記エミッタは、Ｎ型半導体材料でドープされ、前記外因性ベース層及び前記真性ベース層は、Ｐ型半導体材料でドープされる、請求項３に記載のトランジスタ構造体。
【請求項６】
前記リング状コレクタ注入構造体の外径は、前記外因性ベース層の縁部間に画定されたエミッタ開口部と一致する、請求項３に記載のトランジスタ構造体。
【請求項７】
前記リング状コレクタ注入構造体の前記外径は、前記下部コレクタ注入構造体の外径を上回る、請求項６に記載のトランジスタ構造体。
【請求項８】
前記下部コレクタ注入構造体の上方、前記リング状コレクタ注入構造体の周縁部内、かつ前記エミッタの中央部の下方の前記コレクタ層の領域は、前記リング状コレクタ注入構造体及び前記下部コレクタ注入構造体よりも低いドーパント濃度を有する、請求項４に記載のトランジスタ構造体。
【請求項９】
前記エミッタの内側の中央部分の下方のコレクタ電流路と関連付けられたベース−コレクタ間容量の第１の成分は、前記エミッタの前記周縁部分の下方のコレクタ電流路と関連付けられたベース−コレクタ間容量の第２の成分よりも小さい、請求項８に記載のトランジスタ構造体。
【請求項１０】
前記真性ベース層は、ＳｉＧｅの単結晶層を含む、請求項３に記載のトランジスタ構造体。
【請求項１１】
前記コレクタ層はＮ型材料を含み、前記下部コレクタ注入構造体はＮ＋型半導体材料でドープされ、前記リング状コレクタ注入構造体及びサブ・コレクタ領域はＮ＋＋型半導体材料でドープされ、前記外因性ベース層及び前記真性ベース層はＰ型半導体材料でドープされる、請求項３に記載のトランジスタ構造体。
【請求項１２】
コレクタ層の上に真性ベース層を形成するステップと、
前記真性ベース層の上にエミッタを形成するステップと、
前記真性層の上に、前記エミッタに隣接して外因性ベース層を形成するステップと、
前記コレクタ層の上部分内に、注入によってリング状ドーパント・プロファイルを形成するステップと
を含み、前記リング状ドーパント・プロファイルは、前記エミッタの周縁部分の下方に位置合わせされるように配置される、バイポーラ・トランジスタ構造体を形成する方法。
【請求項１３】
前記コレクタ層の下部分内に、前記リング状ドーパント・プロファイルと電気的に接触した状態で下部コレクタ注入構造体を形成するステップをさらに含み、前記下部コレクタ注入構造体は、前記エミッタの内側の中央部分の下方に位置合わせされるように配置される、請求項１２に記載の方法。
【請求項１４】
前記下部コレクタ注入構造体及び前記リング状ドーパント・プロファイルは、前記コレクタ層と比べて高いドーパント濃度を有する、請求項１３に記載の方法。
【請求項１５】
前記コレクタ層、前記下部コレクタ注入構造体、前記リング状ドーパント・プロファイル及び前記エミッタは、Ｎ型半導体材料でドープされ、前記外因性ベース層及び前記真性ベース層は、Ｐ型半導体材料でドープされる、請求項１３に記載の方法。
【請求項１６】
前記リング状ドーパント・プロファイルの外径は、前記外因性ベース層の縁部間に画定されたエミッタ開口部と一致する、請求項１３に記載の方法。
【請求項１７】
前記構造体は、異種バイポーラ・トランジスタ構造体であり、
前記外因性ベース層は、犠牲スペーサ層に隣接して形成され、
前記真性ベース層の上に犠牲ブロック構造体を形成するステップと、
前記犠牲ブロック構造体の上面及び側面を取り囲む前記犠牲スペーサ層を形成するステップと、
前記外因性ベース層の上に保護層を形成するステップと、
前記犠牲スペーサ層を除去するステップであって、前記リング状コレクタ注入構造体は、除去された前記保護層のパターンに対応するステップと、
エミッタ開口部を露出するように、前記犠牲ブロック構造体を除去するステップと、
前記エミッタ開口部内に側壁スペーサを形成するステップと、
前記エミッタ開口部内にエミッタを形成するステップであって、前記リング状ドーパント・プロファイルは、前記エミッタの周縁部分の下方に位置合わせされるように配置されるステップと
をさらに含む、請求項１２に記載の方法。
【請求項１８】
前記コレクタ層の下部分内に、前記リング状ドーパント・プロファイルと電気的に接触した状態で下部コレクタ注入構造体を形成するステップをさらに含み、前記下部コレクタ注入構造体は、前記エミッタの内側の中央部分の下方に位置合わせされるように配置される、請求項１７に記載の方法。
【請求項１９】
前記下部コレクタ注入構造体は、前記側壁スペーサの形成の後、前記エミッタの形成の前に、前記エミッタ開口部を通じた注入によって形成される、請求項１８に記載の方法。
【請求項２０】
前記コレクタ層は、埋込みサブ・コレクタ領域の上に形成される、請求項１９に記載の方法。
【請求項２１】
前記下部コレクタ注入構造体及び前記リング状ドーパント・プロファイルは、前記コレクタ層と比べて高いドーパント濃度を有する、請求項２０に記載の方法。
【請求項２２】
前記コレクタ層はＮ型半導体材料を含み、前記下部コレクタ注入構造体はＮ＋型半導体材料でドープされ、前記リング状ドーパント・プロファイル及び前記サブ・コレクタ領域はＮ＋＋型半導体材料でドープされ、前記外因性ベース層及び前記真性ベース層はＰ型半導体材料でドープされる、請求項１９に記載の方法。
【請求項２３】
前記真性ベース層は、低温エピタキシャル（ＬＴＥ）成長によって形成されたＳｉＧｅの単結晶層を含む、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にバイポーラ・トランジスタ技術に関し、より具体的には、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）のための改善された局所コレクタ注入構造体及びその形成方法に関する。
【背景技術】
【０００２】
トランジスタの性能、特に動作速度の向上は、ネットワーク通信のための帯域幅及びデータ転送速度を増大させるための必須条件である。シリコンベースの技術は大規模集積化を可能にするので、シリコンベース・デバイスの動作の向上が、こうしたシステムの低コストでの実現を達成するための鍵である。ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）は、数百ＧＨｚまでに達する非常に高い周波数の信号を処理することができる、バイポーラ接合トランジスタ（ＢＪＴ）の改良である。ＨＢＴ技術は、無線周波数（ＲＦ）システム等の現代の超高速回路において普通に見られるものである。
【０００３】
ＢＪＴとＨＢＴとの主な違いは、エミッタ領域とベース領域とで異なる半導体材料（例えば、シリコン、ゲルマニウム）を使用して、ヘテロ接合を作成することである。その効果は、価電子帯におけるポテンシャル障壁が非常に大きいので、ベース領域内への正孔の注入を制限することである。ＢＪＴ技術とは異なり、これは、ベースにおいて高ドーピングを用いることを可能にし、これにより、利得を維持すると同時にベース抵抗を低減させる。
【０００４】
ＨＢＴデバイスを含めた高性能バイポーラ・トランジスタの設計には、幾つかの異なる重要な特徴がある。こうした特徴は、例えば、トランジスタの垂直寸法、コレクタのドーピング、ベース−コレクタ間容量及びベース−エミッタ間容量、並びにコレクタ抵抗及びベース抵抗を含む。高性能を達成するためには、トランジスタの垂直寸法を小さくすることが一般的に望ましく、それにより走行時間が短縮されるので性能を向上させることができる。また、コレクタのドーピング濃度を高くすることが一般的に望ましい。これは、コレクタ抵抗を低減させるので、やはり性能を向上させることができる。ベース−コレクタ間の空間電荷領域はドーピング濃度が高いほど収縮することから、垂直寸法の縮小はコレクタのドーピング濃度の増大によってある程度は達成されるので、これらの目標は一般に両立する。
【０００５】
しかしながら、単にトランジスタの垂直寸法を小さくすること、及びコレクタのドーピング濃度を高くすることだけでは、ベース−コレクタ間容量を増大させるという良くない結果をもたらす。ベース−コレクタ間容量の増大は、デバイスの性能に悪影響を与えるので、垂直寸法の縮小及びコレクタ・ドーピング濃度の増大の利益を無効にしてしまう可能性がある。ＳｉＧｅＨＢＴのスイッチング速度が３５０ＧＨｚを超え始めているので、カーク効果も遅延させると同時に寄生ベース−コレクタ間容量を減少させることが次第に重要になってきている。
【特許文献１】米国特許第６，５０６，６５６号
【特許文献２】米国特許第６，９７９，８８４号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＨＢＴデバイスは、通常、短い時間枠で寄生容量を充電する（load）ために必要とされる、比較的高いコレクタ電流密度でその最高ＡＣ性能を達成する。コレクタ電流が増大するにつれて、電流集中のせいで、電流のより多くの部分がエミッタの周縁部を移動する。カーク効果は高い電流密度に起因し、これがベース−コレクタ接合部の空間電荷領域をコレクタ領域内へと押し出すので、トランジスタの周波数応答を低下させる。従って、ベース−コレクタ間容量をさらに減少させると同時に、カーク効果も遅延させ、かつコレクタ抵抗も低減させるＨＢＴデバイスを構築することが望ましい。
【課題を解決するための手段】
【０００７】
本発明は、コレクタ層の上に形成された真性ベース層と、真性ベース層の上に形成されたエミッタと、真性層の上に、エミッタに隣接して形成された外因性ベース層とを含むバイポーラ・トランジスタ構造体を提供する。リング状コレクタ注入構造体がコレクタ層の上部分内に形成され、このリング状コレクタ注入構造体は、エミッタの周縁部分の下方に位置合わせされるように配置される。
【０００８】
一実施形態において、トランジスタ構造体は、コレクタ層の下部分内にリング状コレクタ構造体と電気的に接触した状態で形成された下部コレクタ注入構造体をさらに含み、この下部コレクタ注入構造体は、エミッタの内側の中央部分の下方に位置合わせされるように配置される。
【０００９】
下部コレクタ注入構造体及びリング状コレクタ構造体は、コレクタ層と比べて高いドーパント濃度を有する。
【００１０】
別の実施形態において、コレクタ層、下部コレクタ注入構造体、リング状コレクタ注入構造体及びエミッタは、Ｎ型材料でドープされ、外因性ベース層及び真性ベース層は、Ｐ型材料でドープされる。
【００１１】
リング状コレクタ注入構造体の外径は、外因性ベース層の縁部間に画定されたエミッタ開口部と一致する。
【発明を実施するための最良の形態】
【００１２】
例示的な図面を参照するが、幾つかの図面内において、同様の要素は同様に番号付けされている。
カーク効果も遅延させると同時にベース−コレクタ間容量を減少させ、これにより高いＡＣ性能を達成する、ヘテロ接合バイポーラ・トランジスタのための改善された局所コレクタ注入構造体及びその形成方法が、本明細書において開示される。簡潔に述べると、コレクタ・ドーパントを高めたリング状領域が、電流集中のため高周波数においてはコレクタ電流の大部分が移動する、エミッタの周縁領域の下方に導入される。リング部はエミッタに対して自己整合し、その結果として、高められたコレクタ・ドーピングは、エミッタの中央の内側部分の下方（又は、外因性ベースの下）ではなく、エミッタの周縁部のリング構造内に局在化するので、コレクタ抵抗は、ベース−コレクタ間容量を最小限しか増大させずに低減される。
【００１３】
最初に図１を参照すると、従来のＨＢＴ構造体１００の断面図が示される。図示されているように、例示的なＮ型ＨＢＴ構造体１００は、基板内に形成された、Ｎ＋＋ドープされた埋込みサブ・コレクタ領域１０２と、サブ・コレクタ領域１０２の上に形成された、Ｎ＋ドープされたコレクタ領域１０４とを含む。当業者であれば、例えば、単結晶層（ＳｉＧｅ等）の低温エピタキシャル（ＬＴＥ）成長により形成され、Ｐ型ドーパント（ホウ素等）でドープされた、真性ベース層１０６も認識するであろう。（Ｐ型の）隆起型外因性ベース構造体１０８及び（Ｎ型の）エミッタ１１０は両方ともポリシリコン材料から形成され、層間誘電体層（ＩＬＤ）１１６内に形成された金属充填ビア１１４とのオーム接触をもたらすためのシリサイド・コンタクト１１２と共に示されている。シャロー・トレンチ分離（ＳＴＩ）領域１１８（例えば、酸化物）、酸化物層１２０、及び窒化物スペーサ１２２も、図１のＨＢＴ構造体１００の中に図示される。例証のために、図１には、コレクタからエミッタを通過する電流路を表す矢印が示される。
【００１４】
注目されるように、全体コレクタ領域(entire collector region)１０４は、Ｎ＋ドーパントを用いて形成される。この満遍なくドープされたコレクタ構造体は、コレクタ抵抗の度数を低下させるが（従って、ＨＢＴの最大発振周波数、即ちｆｍａｘ、及び遮断周波数、即ちｆＴを高める傾向があるが）、結果的に生じる、Ｎ＋ドーパントによる寄生ベース−コレクタ間容量の増大は、こうした利得を相殺する傾向がある。図２は、バイポーラ・デバイスの電流集中（カーク）効果を概略的に表し、ベース電流（水平方向の矢印）は、エミッタ１１０の下を横方向に移動するときに抵抗を受ける。高周波数では、エミッタの電流密度（垂直方向の矢印）は、エミッタの中央部よりもエミッタの周縁部の方が大きく、エミッタ−ベース接合部のバイアスは、エミッタの中央部よりも縁部において大きい。
【００１５】
従って、コレクタ電流路の外側のベース−コレクタ間寄生容量も減少させると同時にカーク効果を減少させる１つの方法は、エミッタ構造体に自己整合する、局在化したコレクタ注入部をコレクタ領域内に設けることである。この方法においては、全体コレクタ領域の代わりに、局所注入部のみに高濃度のＮ＋ドーパントが与えられる。こうした局所コレクタ注入部の例は、図３のＨＢＴ構造体３００内に示される。図から分かるように、コレクタ層１０４は、その全体にＮ＋ドーパントが与えられるのではなく、エミッタ領域１１０に対応する（及び、自己整合する）局所Ｎ＋型注入部３０２がその内部に形成される。こうして構成された高ドープ注入領域３０２は、カーク効果及びコレクタ抵抗を低減し、その一方で、コレクタ電流路の外側では、低ドープＮ型コレクタ材料が、この領域内のコレクタ−ベース間容量を低く保つ。
【００１６】
図４は、ＨＢＴデバイス４００のための別の種類のコレクタ構造体を示し、ここでは、コレクタ注入部は、注入構造体の下部領域４０２が上部領域４０４よりも高いドーパント濃度を有するような、段階的プロファイルを有する。図３の注入構造体３００の場合と同様に、図４の段階的コレクタ注入構造体は、エミッタ開口部を通じてのドーパント注入によって、エミッタ構造体に自己整合する。深い方の注入部（領域４０２）は、埋込みコレクタ１０４をサブ・コレクタ１０２に連結させ、サブ・コレクタ１０２への低抵抗経路を提供する。浅い注入部（領域４０４）は、ベース−コレクタ間の空間電荷領域の幅を狭め、コレクタ−ベース間の降伏特性を調整する。図３の注入構造体３００の場合と同様に、ベース−コレクタ間容量は、コレクタ電流路の外側で低減される。図４の段階的コレクタ注入構造体に関するさらなる情報は、Ｆｒｅｅｍａｎ他に付与された特許文献１に見ることができる。
【００１７】
しかしながら、上述のような局所コレクタ注入構造体の利点にもかかわらず、図２に表された電流集中の観点からすると、コレクタのドーパントの位置／構造は、依然として最適化されていない。つまり、上述の局所コレクタ注入構造体のドーパントは、エミッタ構造体の断面の長さに対しては、コレクタ電流路内部で同じである。従って、コレクタ電流路の内側部分（即ち、エミッタの内部領域の下方）のコレクタ−ベース間容量は、高周波数におけるエミッタの周縁部での電流密度の増大にかかわらず、コレクタ電流路の外側部分（即ち、エミッタの周縁部の下方）と実質的に同じである。概略的に、これは図５に表される。図示されているように、局所コレクタ注入構造体は、外因性ベース領域（ＣＰＢと表示される）内、及びコレクタ電流路の外側の外因性ベース領域（ＣＲＸと表示される）内の寄生容量を減少させる。一方、寄生容量は、コレクタ電流路内で、エミッタの周縁領域（ＣＮ３と表示される）及びエミッタの内部領域（Ｃｉｎｔと表示される）の両方において増大する。
【００１８】
そこで、本発明の実施形態によると、図６は、より深いコレクタ注入部６０２の上に形成された局所的なリング状のコレクタ注入構造体６０４（本明細書では、リング状ドーパント・プロファイルとも呼ぶ）を有する、ＨＢＴ構造体６００の断面図である。リング状注入構造体６０４の位置は、電流集中に起因する、エミッタ１１０の周縁部に関連付けられた、より大きい電流密度と一致する。リング状注入部６０４のドーパント濃度は、コレクタ注入構造体６０２よりも低く又は高くすることができるが、デバイス性能を最も良く最適化するために必要とされるので、少なくともコレクタ領域１０４のドーパント濃度よりも高い。したがって、コレクタの領域６０６（エミッタ１１０の中央部の下方）におけるベース−コレクタ間容量の増大は、その内部の低いコレクタ・ドーパント濃度によって最小限に抑えられる。一方、リング構造体６０４の高められたコレクタ・ドーピングは、カーク効果を遅延させるように、電流密度位置の大部分に対応する正確に調整された位置においてコレクタ抵抗を低減する。その結果得られる寄生ベース−コレクタ間容量の改善は、図７に概略的に表される。図５では、コレクタ電流路内のベース−コレクタ間容量の成分は、エミッタの周縁領域（ＣＮ３）及びエミッタの内部領域（Ｃｉｎｔ）の両方において実質的に同じであるのに対して、エミッタの内部領域の下方に高められたドーパントが存在しないことにより、さらに低減されたＣｉｎｔの値がもたらされる。
【００１９】
ＨＢＴデバイスのためのリング状コレクタ注入構造体６０４を形成するための例示的なプロセス・フローが、図８乃至図１８に表される。図８に示される処理の時点で、シャロー・トレンチ分離領域１１８が、その上で成長させたＬＴＥ真性ベース層１０６を有する、軽度にドープされたコレクタ領域１０４内に形成されている。簡素化のために、コレクタ領域１０４の下方のサブ・コレクタ層は、図８乃至図１８では示されない。酸化物層１２０は、その上に形成された犠牲ポリシリコン・ブロック８０２を有し、これが次に、犠牲スペーサ（例えば、窒化物）層８０４によって覆われる。ポリシリコン・ブロック８０２は、後で形成されるエミッタ層の内側領域に対応するような寸法で作成される。次に図９に示されるように、隆起型外因性ベース層１０８のために用いられるポリシリコン材料が形成される。
【００２０】
図１０に進むと、保護酸化物層８０６が、外因性ベース層１０８の上に形成され、その後、図１１において、犠牲スペーサ層８０４が除去される。これにより、外因性ベース層１０８と犠牲ブロック８０２との間のコレクタ層１０４の部分がドーパント注入ステップのために露出され、その結果、図１２に示されるように、リング状コレクタ注入構造体６０４が形成される。したがって、リング状コレクタ注入構造体６０４の外径は、外因性ベース層１０８の縁部間に画定されたエミッタ開口部と一致する。
【００２１】
図１３において、エミッタ形成のためにデバイスを準備するために、犠牲ブロック８０２が、ポリシリコンに対して選択的なエッチング・プロセスなどによって除去される。まず、図１４において、窒化物側壁スペーサ１２２が形成され、そのエッチングの結果、真性ベース層１０６を露出するように酸化物層１２０もエッチングされる。次に、図１５に示されるように、下部コレクタ注入構造体６０２が、ドーパント注入（例えば、コレクタ層１０４を上回るドーパント濃度での）を通じて形成される。スペーサ１２２の形成により、下部注入構造体６０２は、後で形成されるエミッタの中央部分の下方に本質的に位置合わせされ、一方、リング状注入構造体６０４は、後で形成されるエミッタの周縁部の下方に位置合わせされることが注目されるであろう。このようにして、リング状注入構造体６０４の外径は、下部注入構造体の外径を上回る。
【００２２】
図１６を参照すると、エミッタ１１０のためのポリシリコン材料が堆積され、平坦化され、適切なＮ型ドーパント（例えば、リン）でドープされる。エミッタ１１０が形成されると、図１７に示されるように、保護酸化物層８０６は、外因性ベース層１０８の頂部に至るまで除去することができる。この時点で、これもまた図１７に示されるように、露出された外因性ベース層１０８及びエミッタ１１０のポリシリコンは、公知の技術によってシリサイド化され、シリサイド・コンタクト１１２を形成する。
【００２３】
最後に、図１８に示されるように、層間誘電体層１１６がＨＢＴ構造体６００に設けられ、ＩＬＤ層１１６は、パターン形成されて、ＨＢＴデバイスの端子を上部配線レベルに接続するための金属充填ビア１１４を形成する。エミッタ１１０と外因性ベース層１０８との間の短絡を防ぐために、スペーサ１２２は、図１８において広げられ、ビア１１４のためのより大きな位置合わせの許容範囲を提供する。エミッタ領域に隣接するスペーサの拡幅に関するさらなる情報は、Ａｈｌｇｒｅｎ他に付与され、本出願の譲受人に譲渡され、その内容は引用によりその全体がここに組み込まれる、特許文献２に見ることができる。同様にコレクタ層１０４に対する電気的接触を作るために、付加的なビア（図示せず）が用いられることにも注目されるであろう。
【００２４】
Ｓｉ／ＳｉＧｅヘテロ接合バイポーラ・トランジスタを含むシリコンベースのバイポーラ・トランジスタに加えて、本発明の実施形態は、コレクタ材料としてＧａＡＳ、ＩｎＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＡｓ又はそれらの組み合わせを用いる、ＡｌＧａＡｓ／ＧａＡＳ、ＩｎＧａＰ／ＧａＡｓ、ＩｎＰ／ＩｎＧａＡｓ、ＩｎＡｌＡｓ／ＩｎＧａＡｓ、及びＩｎＡｌＧａＡＳ／ＩｎＧａＡｓのシングル及びダブルのヘテロ接合バイポーラ・トランジスタを含むが、これらに限定されない他の種類のヘテロ接合バイポーラ・トランジスタにも適用できることが認識されるであろう。
【００２５】
本発明を、好ましい実施形態を参照して説明してきたが、当業者ならば、本発明の範囲を逸脱することなく、種々の変更を行うことができ、また、同等物でその要素を置き換えることができることを理解するであろう。さらに、特定の状態又は材料を本発明の教示に適合させるために、その本質的な範囲から逸脱することなく、多くの修正を行うことができる。従って、本発明は、本発明を実行するための最良の形態と考えられる、開示された特定の実施形態に限定されるものではなく、本発明は、添付の特許請求の範囲内に入る全ての実施形態を包含することが意図される。
【図面の簡単な説明】
【００２６】
【図１】従来のＨＢＴ構造体の断面図である。
【図２】ＨＢＴデバイスにおける電流集中効果を示す概略図である。
【図３】コレクタ抵抗及びコレクタ−ベース間容量を低減するための局所コレクタ注入構造体を有する、ＨＢＴ構造体の１つの既存例の断面図である。
【図４】段階的ドーパント・プロファイルをもつ局所コレクタ注入構造体を有する、ＨＢＴ構造体の別の既存例の断面図である。
【図５】図３及び図４に示されたＨＢＴ構造体の種々の寄生容量成分を示す概略図である。
【図６】本発明の実施形態による、局所リング状コレクタ注入構造体を有するＨＢＴ構造体の断面図である。
【図７】図６に示されたＨＢＴ構造体の種々の寄生容量成分を示す概略図である。
【図８】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図９】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図１０】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図１１】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図１２】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図１３】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図１４】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図１５】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図１６】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図１７】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【図１８】図６に示されたＨＢＴ構造体を形成するための一連の例示的なプロセス・フロー図を示す。
【符号の説明】
【００２７】
１００、３００、４００、６００：ヘテロ接合バイポーラ・トランジスタ構造体
１０２：サブ・コレクタ領域
１０４：コレクタ領域
１０６：真性ベース層
１０８：隆起型外因性ベース層
１１０：エミッタ
１１２：シリサイド・コンタクト
１１４：金属充填ビア
１１６：層間誘電体層
１１８：シャロー・トレンチ分離領域
１２０：酸化物層
１２２：窒化物スペーサ
６０２：下部コレクタ注入構造体
６０４：リング状コレクタ注入構造体
６０６：エミッタの中央部の下方のコレクタ領域
８０２：犠牲ポリシリコン・ブロック
８０４：犠牲スペーサ層
８０６：保護酸化物層
【図１】
2010506390.tif 000003
【図２】
2010506390.tif 000004
【図３】
2010506390.tif 000005
【図４】
2010506390.tif 000006
【図５】
2010506390.tif 000007
【図６】
2010506390.tif 000008
【図７】
2010506390.tif 000009
【図８】
2010506390.tif 000010
【図９】
2010506390.tif 000011
【図１０】
2010506390.tif 000012
【図１１】
2010506390.tif 000013
【図１２】
2010506390.tif 000014
【図１３】
2010506390.tif 000015
【図１４】
2010506390.tif 000016
【図１５】
2010506390.tif 000017
【図１６】
2010506390.tif 000018
【図１７】
2010506390.tif 000019
【図１８】
2010506390.tif 000020
【手続補正書】
【提出日】平成21年5月26日(2009.5.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
コレクタ層の上に形成された真性ベース層と、
前記真性ベース層の上に形成されたエミッタと、
前記真性ベース層の上に、前記エミッタに隣接して形成された外因性ベース層と、
前記コレクタ層の上部分内に形成されたリング状コレクタ注入構造体と
を含み、前記リング状コレクタ注入構造体は、前記エミッタの周縁部分の下方に位置合わせされるように配置される、バイポーラ・トランジスタ構造体。
【請求項２】
前記構造体は、ヘテロ接合バイポーラ・トランジスタ構造体であり、
前記外因性ベース層は、隆起型外因性ベース層であり、
半導体基板内に形成された埋込みサブ・コレクタ領域と、
前記サブ・コレクタ領域の上に形成された軽度にドープされたコレクタ層と
をさらに含む、請求項１に記載のトランジスタ構造体。
【請求項３】
前記コレクタ層の下部分内に、前記リング状コレクタ注入構造体と電気的に接触した状態で形成された下部コレクタ注入構造体をさらに含み、前記下部コレクタ注入構造体は、前記エミッタの内側の中央部分の下方に位置合わせされるように配置される、請求項１又は請求項２に記載のトランジスタ構造体。
【請求項４】
前記下部コレクタ注入構造体及び前記リング状コレクタ構造体は、前記コレクタ層と比べて高いドーパント濃度を有する、請求項３に記載のトランジスタ構造体。
【請求項５】
前記コレクタ層、前記下部コレクタ注入構造体、前記リング状コレクタ注入構造体及び前記エミッタは、Ｎ型半導体材料でドープされ、前記外因性ベース層及び前記真性ベース層は、Ｐ型半導体材料でドープされる、請求項３に記載のトランジスタ構造体。
【請求項６】
前記リング状コレクタ注入構造体の外径は、前記外因性ベース層の縁部間に画定されたエミッタ開口部と一致する、請求項３に記載のトランジスタ構造体。
【請求項７】
前記リング状コレクタ注入構造体の前記外径は、前記下部コレクタ注入構造体の外径を上回る、請求項６に記載のトランジスタ構造体。
【請求項８】
前記下部コレクタ注入構造体の上方、前記リング状コレクタ注入構造体の周縁部内、かつ前記エミッタの中央部の下方の前記コレクタ層の領域は、前記リング状コレクタ注入構造体及び前記下部コレクタ注入構造体よりも低いドーパント濃度を有する、請求項４に記載のトランジスタ構造体。
【請求項９】
前記エミッタの内側の中央部分の下方のコレクタ電流路と関連付けられたベース−コレクタ間容量の第１の成分は、前記エミッタの前記周縁部分の下方のコレクタ電流路と関連付けられたベース−コレクタ間容量の第２の成分よりも小さい、請求項８に記載のトランジスタ構造体。
【請求項１０】
前記真性ベース層は、ＳｉＧｅの単結晶層を含む、請求項３に記載のトランジスタ構造体。
【請求項１１】
前記コレクタ層はＮ型材料を含み、前記下部コレクタ注入構造体はＮ＋型半導体材料でドープされ、前記リング状コレクタ注入構造体及び前記サブ・コレクタ領域はＮ＋＋型半導体材料でドープされ、前記外因性ベース層及び前記真性ベース層はＰ型半導体材料でドープされる、請求項３に記載のトランジスタ構造体。
【請求項１２】
コレクタ層の上に真性ベース層を形成するステップと、
前記真性ベース層の上にエミッタを形成するステップと、
前記真性ベース層の上に、前記エミッタに隣接して外因性ベース層を形成するステップと、
前記コレクタ層の上部分内に、注入によってリング状ドーパント・プロファイルを形成するステップと、
を含み、前記リング状ドーパント・プロファイルは、前記エミッタの周縁部分の下方に位置合わせされるように配置される、バイポーラ・トランジスタ構造体を形成する方法。
【請求項１３】
前記構造体は、異種バイポーラ・トランジスタ構造体であり、
前記外因性ベース層は、犠牲スペーサ層に隣接して形成され、
前記真性ベース層の上に犠牲ブロック構造体を形成するステップと、
前記犠牲ブロック構造体の上面及び側面を取り囲む前記犠牲スペーサ層を形成するステップと、
前記外因性ベース層の上に保護層を形成するステップと、
前記犠牲スペーサ層を除去するステップであって、前記リング状ドーパント・プロファイルは、除去された前記保護層のパターンに対応するステップと、
エミッタ開口部を露出するように、前記犠牲ブロック構造体を除去するステップと、
前記エミッタ開口部内に側壁スペーサを形成するステップと、
前記エミッタ開口部内にエミッタを形成するステップであって、前記リング状ドーパント・プロファイルは、前記エミッタの周縁部分の下方に位置合わせされるように配置されるステップと、
をさらに含む、請求項１２に記載の方法。
【請求項１４】
前記コレクタ層の下部分内に、前記リング状ドーパント・プロファイルと電気的に接触した状態で下部コレクタ注入構造体を形成するステップをさらに含み、前記下部コレクタ注入構造体は、前記エミッタの内側の中央部分の下方に位置合わせされるように配置される、請求項１２又は１３に記載の方法。
【請求項１５】
前記下部コレクタ注入構造体及び前記リング状ドーパント・プロファイルは、前記コレクタ層と比べて高いドーパント濃度を有する、請求項１４に記載の方法。
【請求項１６】
前記コレクタ層、前記下部コレクタ注入構造体、前記リング状ドーパント・プロファイル及び前記エミッタは、Ｎ型半導体材料でドープされ、前記外因性ベース層及び前記真性ベース層は、Ｐ型半導体材料でドープされる、請求項１４に記載の方法。
【請求項１７】
前記リング状ドーパント・プロファイルの外径は、前記外因性ベース層の縁部間に画定されたエミッタ開口部と一致する、請求項１４に記載の方法。
【請求項１８】
前記下部コレクタ注入構造体は、前記側壁スペーサの形成の後、前記エミッタの形成の前に、前記エミッタ開口部を通じた注入によって形成される、請求項１４に記載の方法。
【請求項１９】
前記コレクタ層は、埋込みサブ・コレクタ領域の上に形成される、請求項１８に記載の方法。
【請求項２０】
前記コレクタ層はＮ型半導体材料を含み、前記下部コレクタ注入構造体はＮ＋型半導体材料でドープされ、前記リング状ドーパント・プロファイル及び前記サブ・コレクタ領域はＮ＋＋型半導体材料でドープされ、前記外因性ベース層及び前記真性ベース層はＰ型半導体材料でドープされる、請求項１９に記載の方法。
【国際調査報告】
2010506390.tif 000021
2010506390.tif 000022
2010506390.tif 000023