(57)【要約】電子回路パッケージは、電子回路を含み、最上面と底面とを有するウェハダイ基板を含む。最上面の保護層は、基板より実質的に薄く、最上面を覆う。底面保護層は、基板より実質的に薄く、底面を覆う。回路接点は、基板の電子回路を外部電子回路に電気的に結合するために、底面保護層周りに分散される。電子回路パッケージを製造する方法は、最上面と底面を有するウェハダイ基板に電子回路を作ることと、基板より実質的に薄い最上面保護層で最上面を覆うことと、基板より実質的に薄い底面保護層で底面を覆うことと、底面保護層周りに分散された回路接点を作り上げることとを含む。
2010517303.tif 000002
【特許請求の範囲】
【請求項１】
電子回路パッケージであって、
電子回路を含み、最上面と底面とを有する、ウェハダイ基板と、
該基板より実質的に薄く、該最上面を覆っている、最上面保護層と、
該基板より実質的に薄く、該底面を覆っている、底面保護層と、
該基板の電子回路を外部電子回路に電気的に結合するために、該底面保護層周りに分散された複数の回路接点と
を含む、
電子回路パッケージ。
【請求項２】
前記最上面保護層は不透明である、請求項１に記載の電子回路パッケージ。
【請求項３】
前記底面保護層は不透明である、請求項１に記載の電子回路パッケージ。
【請求項４】
前記ウェハダイ基板は、前記最上面と前記底面との間の側面をさらに含み、
前記最上面保護層と前記底面保護層のうちの少なくとも一つは該側面において、より厚く、該側面において露出される該基板の表面は該基板の残りの部分よりも実質的に薄い、請求項１に記載の電子回路パッケージ。
【請求項５】
前記ウェハダイ基板は、前記最上面と前記底面との間の側面をさらに含み、
前記最上面保護層と前記底面保護層のうちの少なくとも一つは該側面において、より厚く、該基板の表面は該側面では露出されない、請求項１に記載の電子回路パッケージ。
【請求項６】
前記回路接点は、前記底面保護層に埋め込まれた導電性バンプの配列に基づく、請求項１に記載の電子回路パッケージ。
【請求項７】
前記最上面と前記底面のうちの少なくとも一つと、その付随する保護層との間の接着性を改善するために、前記ウェハダイ基板の該最上面と該底面のうちの少なくとも一つに作られた複数の係止機構をさらに含む、請求項１に記載の電子回路パッケージ。
【請求項８】
電子回路パッケージを製造する方法であって、
最上面と底面とを有するウェハダイ基板に電子回路を作ることと、
該基板よりも実質的に薄い最上面保護層で該最上面を覆うことと、
該基板よりも実質的に薄い底面保護層で該底面を覆うことと、
該基板の電子回路を外部電子回路に電気的に結合するために、該底面保護層周りに分散された複数の回路接点を作り上げることと
を含む、
方法。
【請求項９】
前記最上面保護層は不透明である、請求項８に記載の方法。
【請求項１０】
前記底面保護層は不透明である、請求項８に記載の方法。
【請求項１１】
前記ウェハダイ基板は、前記最上面と前記底面との間の側面をさらに含み、
該最上面を覆うことと該底面を覆うこととのうちの少なくとも一つは、該側面において、より厚い保護層を創出し、該側面で露出される該基板の表面は該基板の残りの部分よりも実質的に薄い、請求項８に記載の方法。
【請求項１２】
前記ウェハダイ基板は、前記最上面と前記底面との間の側面をさらに含み、
該最上面を覆うことと該底面を覆うこととのうちの少なくとも一つは、該側面において、より厚い保護層を創出し、該基板の表面は該側面では露出されない、請求項８に記載の方法。
【請求項１３】
複数の回路接点を作り上げることは、前記底面保護層に導電性バンプの配列を埋め込むことを含む、請求項８に記載の方法。
【請求項１４】
ウェハダイ基板に電子回路を作ることは、前記最上面と前記底面の該基板のうちの少なくとも一つと、その付随する保護層との間の接着性を改善するために、該ウェハダイ基板の該最上面と該底面のうちの少なくとも一つに複数の係止機構を作ることを含む、請求項８に記載の方法。
【請求項１５】
電子回路パッケージであって、
電子回路を含み、最上面と底面とを有する、ウェハダイ基板と、
該基板より実質的に薄く、該最上面を覆っている、最上面保護手段と、
該基板より実質的に薄く、該底面を覆っている、底面保護手段と、
該基板の電子回路を外部電子回路に電気的に結合するために、該底面保護層周りに分散された複数の回路接点手段と
を含む、
電子回路パッケージ。
【請求項１６】
前記最上面保護手段は不透明である、請求項１５に記載の電子回路パッケージ。
【請求項１７】
前記底面保護手段は不透明である、請求項１５に記載の電子回路パッケージ。
【請求項１８】
前記ウェハダイ基板は、前記最上面と前記底面との間の側面をさらに含み、
前記最上面保護手段と前記底面保護手段のうちの少なくとも一つは、該側面において、より厚く、該側面で露出される該基板の表面は該基板の残りの部分よりも実質的に薄い、請求項１５に記載の電子回路パッケージ。
【請求項１９】
前記ウェハダイ基板は、前記最上面と前記底面との間の側面をさらに含み、
前記最上面保護手段と前記底面保護手段のうちの少なくとも一つは、該側面において、より厚く、該基板の表面は該側面では露出されない、請求項１５に記載の電子回路パッケージ。
【請求項２０】
前記複数の電子回路接点手段は、前記底面保護手段の中の導電性バンプの配列を含む、請求項１５に記載の電子回路パッケージ。
【請求項２１】
前記最上面と前記底面のうちの少なくとも一つと、その付随する保護層との間の接着性を改善するために、前記ウェハダイ基板は、該ウェハダイ基板の前記最上面と前記底面のうちの少なくとも一つに係止機構手段をさらに含む、請求項１５に記載の電子回路パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の引用）
本願は、２００７年１月２５日に出願された米国特許出願第１１／６２７，０４１号に基づく優先権主張をするものであり、内容は参照により本明細書中に採用される。
（技術分野）
本発明は、電子回路のためのパッケージ、詳しくは、カプセル化されたウェハレベルチップスケールパッケージに関する。
【背景技術】
【０００２】
新しい電子製品の開発における一つの制約は、組立および要求回路のパッケージングである。パッケージングは、カプセル化された回路ダイ表面を保護することと、ダイとプリント回路基板との間のストレス解放機構を提供することとを含む複数の機能を供給する。さらに、パッケージは小型、高密度および低コストに対する用途上の要求に適合することが要求される。
【０００３】
過去には、デバイスパッケージは、回路ダイのウェハ切断の後で個別のユニットとして組み立てられてきた。そのようなパッケージは、封入された回路ダイのサイズの数倍である。より最近では、回路ダイは、著しく小さいパッケージを製造するために、切断の前にウェハレベルでカプセル化されてきた。パッケージが封入されたダイの１．２倍を超えない面積を有するとき、チップスケールパッケージ（ＣＳＰ）と称される。ウェハレベルＣＳＰは、封入されたダイよりもわずかだけ大きいパッケージを製造するために、ウェハ製造を、デバイス配線およびデバイス保護プロセスを含むように拡張した。
【０００４】
図１は、従来技術による典型的なＷＬＣＳＰ１０の上方からみた底面の遠視図を示している。ウェハダイ１１は、デバイス回路１２を含み、チップ表面に存在してもよい透明なポリマ保護被覆を通して見られる。ＷＬＣＳＰ１０の底面上の半田ボール電気接点１３（また、「バンプ」と称される）の配列は、チップ内のデバイス回路１２を回路基板のような外部回路構造に接続する。
【０００５】
上に記述したように、ＷＬＣＳＰ１０の透明ポリマ被覆は、下にあるデバイス回路１２を検査に対し視覚的に観察可能に保つが、望ましいことではない可能性がある。例えば、透明ポリマ被覆を通過する光は、内部のデバイス回路１２の動作に悪い影響を与える可能性がある。さらに、半田ボール電気接点１３は、比較的弱く、出荷および取り扱いの間にダメージを受けることがある。同様に、ＷＬＣＳＰ１０のカプセル化されていない裏側は、チッピングに敏感である。
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の実施形態は、電子回路を包含し、最上面と底面を有するウェハダイ基板を有する電子回路パッケージを対象にしている。最上面保護層は、基板より実質的に薄く、最上面を覆っている。底面保護層は、基板より実質的に薄く、底面を覆っている。回路接点は、基板の電子回路を外部電子回路に電気的に結合するために、底面保護層周りに分散される。
【０００７】
さらにいくつかの実施形態では、最上層および／または保護層は不透明であってよい。ウェハダイ基板は、最上面と底面との間の側面をさらに含んでもよく、最上面保護層と底面保護層の少なくとも一つは側面において、より厚く、側面において基板の露出される表面は、基板の残りの部分より実質的に薄い。あるいは、関連した実施形態では、側面で露出される基板の表面は皆無である。
【０００８】
いくつかの実施形態では、回路接点は底面保護層に埋め込まれた導電性バンプの配列に基づいてよい。いくつかの特定の実施形態は、ウェハ表面と、その付随する保護層との間の接着性を改善するために、ウェハダイ表面の少なくとも一つに複数の係止機構を含んでよい。
【０００９】
本発明の複数の実施形態は、また、電子回路パッケージの製造方法を含む。そのような方法で、最上面と底面を有するウェハダイ基板に電子回路は作られる。最上面は、基板より実質的に薄い最上面保護層で覆われ、底面は、基板より実質的に薄い底面保護層で覆われる。回路接点は、基板の電子回路を外部電子回路に電気的に結合するために、底面保護層周りに分散される。
【００１０】
さらなる実施形態では、最上面保護層および／または底面保護層は不透明であってよい。ウェハダイ基板は、最上面と底面との間の側面をさらに含んでよく、最上面を覆うことと底面を覆うこととの少なくとも一つは、側面においてより厚い保護層を創出し得るので、側面で露出される基板の表面は基板の残りの部分よりも実質的に薄い。あるいは、関連する実施形態では、側面で露出する基板の表面は皆無である。
【００１１】
いくつかの実施形態では、複数の回路接点を作り上げることは、底面保護層に導電性のバンプの配列を埋め込むことを含んでよい。いくつかの特定の実施形態では、最上面と底面の少なくとも一つと、その付随する保護層との間の接着性を改善するために、複数の係止機構が、ウェハダイ基板の最上面と底面の少なくとも一つに作られてよい。
【図面の簡単な説明】
【００１２】
【図１】図１は、従来技術によるウェハレベルチップスケールパッケージの上方からみた底面の遠視図を示す。
【図２】図２は、本発明の一つの実施形態によるウェハレベルチップスケールパッケージの上方からみた底面の遠視図を示す。
【図３】図３は、一つの実施形態によるウェハレベルチップスケールパッケージを製造するプロセスにおける種々の論理ステップを示すフローチャートの図である。
【図４】図４は、ダイウェハ上の回路への電気的接点の適用を示す。
【図５】図５は、ダイウェハの部分切断を示す。
【図６】図６は、ダイウェハのカプセル化を示す。
【図７】図７は、回路接点を露出するための底面カプセル化層の研削を示す。
【図８】図８は、ウェハを個別のダイチップに分離切断することを示す。
【図９Ａ】図９Ａは、本発明の種々の特定の実施形態による複数のＷＬＣＳＰの例を示す。
【図９Ｂ】図９Ｂは、本発明の種々の特定の実施形態による複数のＷＬＣＳＰの例を示す。
【図９Ｃ】図９Ｃは、本発明の種々の特定の実施形態による複数のＷＬＣＳＰの例を示す。
【図９Ｄ】図９Ｄは、本発明の種々の特定の実施形態による複数のＷＬＣＳＰの例を示す。
【図１０Ａ】図１０Ａは、ウェハの裏面および／または複数の切断された切口スロットが、カプセル化材料係止機構に微細エッチされる一つの実施形態を示す。
【図１０Ｂ】図１０Ｂは、ウェハの裏面および／または複数の切断された切口スロットが、カプセル化材料係止機構に微細エッチされる一つの実施形態を示す。
【発明を実施するための形態】
【００１３】
本発明の複数の実施形態は、ウェハレベルチップスケールパッケージ（ＣＳＰ）の平坦面を、完全にまたはほとんど完全にカプセル化する手法を対象にしている。これは、カプセル化されていない少なくとも一つの平坦面を有する現在の複数のＷＬＣＳＰと対照的である。さらに、従来技術において、回路側の平坦面は、透明なカプセル化層を有してよいが、本発明の実施形態では、特に回路側のカプセル化層は実質的に不透明である。
【００１４】
一つの特定の実施形態では、回路ダイの切断前のウェハ全体が、ボンディングパッドに付加されるメタル配線のカプセル化を含む成形プロセスによってカプセル化される。ひとたびカプセル化されると、成形されたウェハはその後、配線を露出するために研削あるいはエッチングされ、そして、例えばソーイングによって、個別のＷＬＣＳＰ部品に分離切断される。
【００１５】
図２は、本発明の一つの特定の実施形態によるウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）２０の上方からみた底面の遠視図を示す。ＷＬＣＳＰ２０は、デバイスの電子回路を含むウェハダイ基板２１を含む。基板２１の底面を覆うのは、実質的に基板より薄いカプセル化材料の底面保護層２３である。基板２１の最上面を覆うのは、基板より実質的に薄いカプセル化材料の同様な最上面保護層２４である。回路接点２２（例えば、半田、金、銅等で作られる）は、電気的に基板電子回路を外部電子回路に結合するために、底面保護層２３周りに分散される。
【００１６】
図３は、一つの実施例によるウェハレベルチップスケールパッケージ（ＷＬＣＳＰ）を製造するプロセスにおける種々の論理ステップを示すフローチャートである。図４に示されるように、ひとたび電子回路がウェハ４２上に作られると、回路内のボンディングパッドに付加される回路接点４１の配列の形で、デバイス配線が適用される（ステップ３０１）。回路接点４１は、物理的接続のために十分な強度の、半田、金、銀、銅等を限定なしで含む任意の導電性材料であってよく、球状、円筒等の種々の特定の形を有してもよく、半田印刷、メッキ、ワイヤボンド等の任意の周知の技術によって接続され得る。
【００１７】
いくつかの特定の実施形態では、次のステップ３０２は、ウェハ材料４２に切口スロット５１を作るためにダイウェハ４２を部分的にソーイングする。これにより、図５に示されたように、初めに個別のダイ回路を分離する。機械ソーイングに加えて、部分ソーイングのために、レーザ切断、化学エッチング等に基づくアプローチを限定なしで含む他の特定のプロセスが使用されてもよい（ステップ３０２）。
【００１８】
切口スロット５１の部分ソーイングの後、図６に示されるように、カプセル化材料６１がウェハ４２の最上面上および底面上に成形される（ステップ３０３）。カプセル化は任意の種々の電気的絶縁材料、例えばポリイミドのような不透明の成形できるポリマ、であってよい。カプセル化の後、切口スロット５１は、各デバイスの電子回路が配置されたウェハ材料４２の残りの部分よりも、カプセル化材料６１の実質的に厚い層を含む。
【００１９】
図６に示された実施形態では、カプセル化材料６１の底面保護層６２は、回路接点４１を完全に覆う。この場合、次のステップ３０４は、図７に示されるように、底面保護層６２を、例えば研削やエッチングによって、外部接続のための回路接点４１の一部分が露出するように薄くすることである。他のいくつかの実施形態では、カプセル化材料６１の底面保護層６２は、初めは回路接点４１を完全には覆うことなく、むしろ、回路接点の一部分が露出された状態で残される。どちらの場合でも、回路接点４１の露出部分の上に、回路コネクタ７１のもう一つの層を追加することは有益であり得る（ステップ３０５）。
【００２０】
その後、ウェハは個別の複数のＷＬＣＳＰに分離切断される（ステップ３０６）。図８に見られるように、個別化に用いられる切断は、前に部分ソーイングステップに使用された切断よりも狭い。結果として、個別ダイ８２の側面端８１において、カプセル化材料６１は、全体としてのウェハ基板材料よりも実質的に厚い。従って、ウェハ材料の低減された厚さのみが、個別ダイ８２の側面端８１において露出される。デバイス側面端８１におけるウェハ材料の露出が低減されたこの局面は、内部電子回路への光の影響を減少し、個別ダイ８２の物理的完全性を高める。
【００２１】
図９Ａから図９Ｄは、本発明の種々の特定の実施形態による複数のＷＬＣＳＰの例を示す。図９Ａは、部分ソーイングおよびカプセル化材料のより厚い層が、デバイスの能動（コネクタ）側である個別のＷＬＣＳＰを示す。図９Ｂは、部分ソーイングおよびカプセル化材料のより厚い層が、デバイスの裏面（非コネクタ）側である個別のＷＬＣＳＰを示す。図９Ｃは、ウェハの能動側および裏面側の双方で部分ソーイングを受け、ウェハ基板を最小限に露出するように、カプセル化材料のより厚い層がデバイスの両サイドである個別のＷＬＣＳＰを示す。そして、図９Ｄは、ウェハの能動側と裏面側との双方が、本質的に交わる部分ソーイングを受けた（初期ウェハを貫通された状態で残す、例えば、ダイの角でのみ接続された状態）個別のＷＬＣＳＰを示しており、カプセル化材料がウェハ上に成形されるとき、個別ダイの側面端におけるカプセル化材料は、一緒に流れて交わるので、わずかのまたは皆無のウェハ材料が個別ダイの側面端で露出される。
【００２２】
さらに特定の実施形態では、例えば、カプセル化材料のデバイスへの接着性を改善するために、種々の追加の製造ステップが使用されてよい。図１０Ａから図１０Ｂは、ウェハ裏面が微細エッチされ、カプセル材料の係止機構１００１を有する一つの実施形態の特徴を示す。係止機構１００１は、一連の溝、スロット、あるいは、他の表面機構であってもよく、微細エッチング、レーザエッチング、成形等のような種々の手段によってウェハの裏面に作り上げられる。それらは、図１０Ｂに見られるように、部分ソーイングされた切口スロットは、またあるいは代わりに、同様なスロット係止機構１００２を有してよい。そのような実施形態では、カプセル化材料が部分的にソーイングされたウェハ上に適用される場合、カプセル化材料は係止機構１００１および／または１００２の中に流れる。ひとたびカプセル化材料が固化すれば、ウェハ材料とカプセル化材料との間の物理的連結は、カプセル化材料と係止機構１００１および１００２との間の相互作用によって増加される。
【００２３】
本発明の種々の例示的実施形態が開示されてきたが、当業者には、本発明の本当の観点から外れることなく、本発明の利点のいくつかを達成するであろう種々の変更および修正がなされ得ることが明らかである。
【図１】
2010517303.tif 000003
【図２】
2010517303.tif 000004
【図３】
2010517303.tif 000005
【図４（Ａ）】
2010517303.tif 000006
【図４（Ｂ）】
2010517303.tif 000007
【図５（Ａ）】
2010517303.tif 000008
【図５（Ｂ）】
2010517303.tif 000009
【図６（Ａ）】
2010517303.tif 000010
【図６（Ｂ）】
2010517303.tif 000011
【図７（Ａ）】
2010517303.tif 000012
【図７（Ｂ）】
2010517303.tif 000013
【図８（Ａ）】
2010517303.tif 000014
【図８（Ｂ）】
2010517303.tif 000015
【図９（Ａ）】
2010517303.tif 000016
【図９（Ｂ）】
2010517303.tif 000017
【図９（Ｃ）】
2010517303.tif 000018
【図９（Ｄ）】
2010517303.tif 000019
【図１０（Ａ）】
2010517303.tif 000020
【図１０（Ｂ）】
2010517303.tif 000021
【国際調査報告】
2010517303.tif 000022
2010517303.tif 000023