(57)【要約】容量型センサ（２００）における雑音を低減させる装置及び方法が提供される。一つの装置は、入力を含む利得段（２１０）であって、利得段が、雑音成分を有する第１信号、及び所望の出力成分と、そして雑音成分と、を有する第２信号を生成するように構成される、前記利得段（２１０）と、そして利得段出力に接続される入力を有するフィルタ付きサンプリング段（２５０）と、を備え、フィルタ付きサンプリング段は、第１信号をサンプリングし、第１信号を格納し、そして第１信号を第２信号から減算して、所望の出力信号を生成するように構成される。方法は、利得段の第１雑音成分を有する第１信号を生成すること（７１０）、第１信号を保持すること（７２５）、所望の出力成分、及び第１雑音成分を含む第２信号を生成すること（７３０）、第１信号を第２信号から減算して、所望の出力成分を有する第１出力信号を生成することを含む。
2010517042.tif 000002
【特許請求の範囲】
【請求項１】
容量型センサであって、
出力を含む利得段であって、雑音成分を有する第１信号を生成し、かつ前記利得段の出力成分及び雑音成分を有する第２信号を生成するように構成される前記利得段と、
前記利得段の出力に接続される入力を有するフィルタ付きサンプリング段であって、
前記第１信号をサンプリングすること、
前記第１信号を格納すること、
前記第１信号を前記第２信号から減算すること
を行うように構成される前記フィルタ付きサンプリング段と
を備える容量型センサ。
【請求項２】
前記フィルタ付きサンプリング段は受動低域通過フィルタを含む、請求項１記載の容量型センサ。
【請求項３】
前記フィルタ付きサンプリング段は、
前記フィルタ付きサンプリング段入力を前記利得段の出力に選択的に接続するスイッチと、
前記スイッチに接続される抵抗素子−容量素子回路と
を含む、請求項１記載の容量型センサ。
【請求項４】
抵抗素子−容量素子のうちの抵抗素子は約１００ｋΩの抵抗を含む、請求項３記載の容量型センサ。
【請求項５】
前記フィルタ付きサンプリング段は、
減算器と、
前記減算器に接続される入力及び出力を有する第１分岐と、
前記減算器に接続される入力及び出力を有する第２分岐であって、第１分岐に並列接続される前記第２分岐と
を備え、前記第１分岐は、
前記第１分岐を前記利得段出力に選択的に接続する第１スイッチと、
前記第１スイッチ、及び前記減算器に接続され、かつグランドに接続される第１容量素子と
を含み、
前記第２分岐は、
前記第２分岐を前記利得段出力に選択的に接続する第２スイッチと、
前記第２スイッチ、及び前記減算器に接続され、かつグランドに接続される第２容量素子と
を含む、請求項１記載の容量型センサ。
【請求項６】
前記第１容量素子は、前記第１信号を、前記第１スイッチが閉成されるときにサンプリングするように構成され、
前記第１容量素子は、前記第１信号を、前記第１スイッチが開成された後に格納するように構成される、
請求項５記載の容量型センサ。
【請求項７】
前記第２容量素子は、前記第２信号を、前記第２スイッチが閉成されるときにサンプリングするように構成され、
前記第２容量素子は、前記第２信号を、前記第２スイッチが開成された後に保持するように構成され、
前記減算器は、前記第１信号を前記第２信号から減算するように構成される、
請求項６記載の容量型センサ。
【請求項８】
前記フィルタ付きサンプリング段は、
減算器と、
前記減算器に接続される入力及び出力を有する第１分岐と、
前記減算器に接続される入力及び出力を有する第２分岐であって、第１分岐に並列接続される前記第２分岐と
を備え、前記第１分岐は、
前記第１分岐を前記利得段出力に選択的に接続する第１スイッチと、
前記第１スイッチ、及び前記減算器に接続され、かつグランドに接続される第１抵抗素子−容量素子回路と
を含み、
前記第２分岐は、
前記第２分岐を前記利得段出力に選択的に接続する第２スイッチと、
前記第２スイッチ、及び前記減算器に接続され、かつグランドに接続される第２抵抗素子−容量素子回路と
を含む、請求項１記載の容量型センサ。
【請求項９】
前記第１抵抗素子−容量素子回路及び前記第２抵抗素子−容量素子回路のうちの一方の抵抗素子−容量素子回路における抵抗素子は約１００ｋΩの抵抗を含む、請求項８記載の容量型センサ。
【請求項１０】
出力を含み、かつ利得段出力を含む利得段を有する容量型センサであって、前記容量型センサは、
前記利得段出力に接続される入力を有する能動フィルタ付きサンプリング段
を備え、前記能動フィルタ付きサンプリング段は、
利得回路の出力に接続される入力を有し、かつ第１節点に接続される出力を有する第１抵抗素子と、
前記第１節点に接続される入力、及び前記容量型センサ出力に接続される出力を有する第２抵抗素子と、
前記第１節点を積分回路に選択的に接続する第１スイッチであって、前記積分回路が前記容量型センサ出力に接続される、前記第１スイッチと
を含む、容量型センサ。
【請求項１１】
前記利得段は第１オペアンプを含み、前記積分回路は、正入力、負入力、及びオペアンプ出力を有する第２オペアンプを含み、前記積分回路は、前記負入力及び前記オペアンプ出力に接続される第１容量素子を含み、前記能動フィルタ付きサンプリング段は更に、
前記利得回路の出力に接続される入力を有し、かつ第２節点に接続される出力を有する第３抵抗素子と、
前記第２節点に接続される入力、及びグランドに接続される出力を有する第４抵抗素子と、
前記第２節点を第３節点に選択的に接続する第２スイッチと、
前記第３節点に接続される入力、及びグランドに接続される出力を有する第２容量素子であって、前記第３節点が前記オペアンプの正入力に接続される、前記第２容量素子と
を含む、請求項１０記載の容量型センサ。
【請求項１２】
前記第１抵抗素子、前記第２抵抗素子、前記第３抵抗素子、及び前記第４抵抗素子はそれぞれ、ほぼ同じ大きさの抵抗を含み、そして前記第１容量素子及び前記第２容量素子は、ほぼ同じ大きさの容量を有する、請求項１１記載の容量型センサ。
【請求項１３】
前記第１オペアンプ及び前記第２オペアンプではそれぞれ、ほぼ同じ大きさの雑音が生じる、請求項１１記載の容量素子。
【請求項１４】
利得段を有するセンサにおける雑音を低減させる方法であって、前記方法は、
前記利得段の第１雑音成分を有する第１信号を生成すること、
前記第１信号を格納すること、
前記利得段の出力成分、及び前記第１雑音成分を含む第２信号を生成すること、
前記第１信号を前記第２信号から減算すること
を備える方法。
【請求項１５】
前記第１信号を格納することは、前記第１信号を、前記センサがリセットされる次の時点まで一時的に格納することを含む、請求項１４記載の方法。
【請求項１６】
更に、
前記センサをリセットすること、
前記第１雑音成分とは異なる第２雑音成分を有する第３信号を生成すること、
前記第３信号を格納すること、
前記出力成分、及び前記第２雑音成分を含む第４信号を生成すること、
前記第３信号を前記第４信号から減算すること
を備える、請求項１５記載の方法。
【請求項１７】
前記第１信号は第１容量素子において格納され、前記方法は更に、前記第１容量素子を前記利得段から、前記第２信号を生成する前に絶縁することを備える、請求項１４記載の方法。
【請求項１８】
更に、
前記第２信号を第２容量素子において格納すること、
前記第２容量素子を絶縁することであって、前記第１信号を前記第２信号から減算する前に前記第２信号が格納され、そして前記第２容量素子が絶縁される、前記絶縁すること
を備える、請求項１７記載の方法。
【請求項１９】
前記第２信号を生成することは、前記第２信号を、積分回路を利用して生成することを含む、請求項１４記載の方法。
【請求項２０】
前記第１雑音成分は、前記積分回路の雑音であり、前記リセットすることは、前記積分回路を絶縁すること、ユニティゲイン雑音を前記第１信号に付加することを含む、請求項１９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、センサに関し、特に容量型センサにおける雑音の低減に関する。
【背景技術】
【０００２】
容量型センサによって出力される信号は多くの場合、容量型センサの種々の構成部品からの雑音（例えば、オペアンプからの雑音、一つ又は複数のスイッチからの雑音など）を含む。多くの場合、出力信号に含まれる雑音成分は大きく、かつ容量の変化を検出するための感度を高くする際の主要な制約に相当する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従って、雑音量を低減しつつ容量型センサの出力信号を生成するシステム及び方法を提供することが望ましい。
【図面の簡単な説明】
【０００４】
【図１】サンプリング段に接続される利得段を有する公知の容量素子センサ１００の模式図である。
【図２】利得段及び受動フィルタ付きサンプリング段を有する容量型センサの一つの例示的な実施形態の模式図である。
【図３】利得段及び受動フィルタ付きサンプリング段を有する容量型センサの別の例示的な実施形態の模式図である。
【図４】利得段及び受動フィルタ付きサンプリング段を有する容量型センサの更に別の例示的な実施形態の模式図である。
【図５】利得段及び能動フィルタ付きサンプリング段を有する容量型センサの一つの例示的な実施形態の模式図である。
【図６】利得段及び能動フィルタ付きサンプリング段を有する容量型センサの別の例示的な実施形態の模式図である。
【図７】容量型センサの雑音を低減する方法の一つの例示的な実施形態を表わすフロー図である。
【発明を実施するための形態】
【０００５】
本発明の他の機能及び特徴は、本発明に関する以下の詳細な説明、及び添付の請求項から、添付の図面、及び発明のこの背景技術についての内容と関連付けることにより明らかになる。
【０００６】
本発明は以下、添付の図を参照して説明され、これらの図では、同様の参照番号は同様の構成要素を指す。
本発明に関する以下の詳細な説明は本質的に単なる例示に過ぎず、かつ本発明を、または本発明の適用形態及び使用を制限するものではない。更に、前述の発明の背景技術についての内容、または本発明に関する以下の詳細な説明において提示される如何なる理論によっても制限されるものではない。
【０００７】
図１は、段１５０に接続される利得段１１０を含む先行技術による容量素子センサ１００の図である。利得段１１０は通常、測定可能な容量（Ｃｓ）を有する容量素子１１２と、基準容量（Ｃｒｅｆ）を有する容量素子１１４とを含む。容量素子１１２及び１１４はそれぞれ、基準電圧（Ｖｒｅｆ）及びグランドに、スイッチ１１６及び１１８をそれぞれ介して選択的に接続されるので、容量素子１１２及び１１４のうちの一つの容量素子のみがＶｒｅｆ及びグランドに任意の特定の時点で接続される。すなわち、スイッチ１１６で容量素子１１２をＶｒｅｆに接続する場合、スイッチ１１８で容量素子１１４をグランドに接続する。同様に、スイッチ１１８で容量素子１１４をＶｒｅｆに接続する場合、スイッチ１１６で容量素子１１２をグランドに接続する。
【０００８】
容量素子１１２及び１１４はそれぞれ積分回路に接続され、この積分回路は、正入力、負入力、及び出力を有するオペアンプ１２０と、容量素子１２５とにより構成され、容量素子１２５は、オペアンプ１２０の負入力、及び出力に接続される容量（Ｃ１２５）を有する。更に、利得段１１０はスイッチ１３０を含むことにより、スイッチ１３０が閉成されるときに、信号が容量素子１２５を放電させることが可能である。
【０００９】
段１５０はスイッチ１５５を含むことにより、段１５０を出力節点１６５及び容量素子１６０に選択的に接続する。容量素子１６０は節点１６５とグランドとの間に接続される。
【００１０】
容量素子センサ１００の目的は、容量素子１１２及び１１４の容量差（すなわち、Ｃｓ−Ｃｒｅｆ）に比例する電圧出力を生成することにある。以下の記述は、容量型センサ１００が動作する態様の説明である：
スイッチ１３０及び１５５が閉成され、スイッチ１１６をＶｒｅｆに接続し、そしてスイッチ１１８をグランドに接続する。これにより、出力信号がＶｒｅｆに等しくなる。
【００１１】
スイッチ１３０は、スイッチ１５５が閉成されたままの状態で開成される。これにより、容量型センサ１００の過渡雑音は、容量素子１２５においてサンプリングされ、保持される。スイッチ１３０が開成された後直ぐに、スイッチ１１６及び１１８を切り替えて、Ｖｒｅｆ及び−Ｖｒｅｆの電圧ステップが容量素子１１４及び１１２にそれぞれ印加されるようにする。電荷の変化（すなわち、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ））を容量素子１２５に格納し、これによって、出力信号が所望の量Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５だけ変化する。次に、スイッチ１５５が開成され、出力信号の現在値が容量素子１６０に格納されるようにする。
【００１２】
出力信号の変化は更に、オペアンプ１２０により生じる雑音であって、仮想的雑音源１２２によって表わされる雑音、及びスイッチ１３０の切り替え動作で生じる雑音を含む。更に、容量素子１６０が格納する出力信号は、スイッチ１５５の切り替え動作で生じる雑音をも含む。すなわち、理想的な出力信号は単にＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５であるが、容量素子１６０は、次の等式：Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５＋オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ１５５の雑音により表わされる幾つかの他の成分により構成される信号を格納する。
【００１３】
図２は、利得段２１０及び受動フィルタ付きサンプリング段２５０を有する容量型センサ２００の一つの例示的な実施形態の模式図である。利得段２１０は、信号の増幅が可能であればどのようなデバイス、回路、ハードウェア、及び／又はソフトウェアとすることもできる。図２に示す実施形態では、利得段２１０は、図１に関して上に説明した利得段１１０と同様に構成される。すなわち、利得段２１０は、利得段２１０が「ホールド」モードである場合にほぼ一定の雑音成分を有する出力信号を生成する（以下に説明する）。
【００１４】
受動フィルタ付きサンプリング段２５０はスイッチ２５５（例えば、単極単投スイッチ（ＳＰＳＴ））を含むことにより、受動フィルタ付きサンプリング段２５０を利得段２１０に選択的に接続する。更に、受動フィルタ付きサンプリング段２５０は、約１０ｋΩ〜約１００ＫΩの範囲の抵抗を有し、かつスイッチ２５５に直列接続され、更に節点２６５に接続される抵抗素子２７０（例えば、抵抗体）を含み、節点２６５は容量型センサ２００の出力にも接続される。
【００１５】
受動フィルタ付きサンプリング段２５０は更に、節点２６５に接続される容量素子２６０（例えば、キャパシタ）を含む。容量素子２６０は、約２ｐＦ〜約２０ｐＦの範囲の容量を含み、そして信号をスイッチ２５５が閉成されるときにサンプリングし、そして当該信号をスイッチ２５５が開成されるときにホールド／格納するように構成される。
【００１６】
例示的な動作モードでは、容量型センサ２００は、雑音量が低減されたＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分を有する信号を出力するように構成される。以下の記述は、容量型センサ２００が動作する態様の説明である。
【００１７】
まず、スイッチ１３０及び１５５が閉成され、スイッチ１１６をＶｒｅｆに接続し、そしてスイッチ１１８をグランドに接続する。これにより、出力信号がＶｒｅｆに等しくなる。
【００１８】
スイッチ１３０を、スイッチ２５５が閉成されたままの状態で開成する。スイッチ１３０が開成された後直ぐに、スイッチ１１６及び１１８を切り替えて、Ｖｒｅｆ及び−Ｖｒｅｆの電圧ステップが容量素子１１４及び１１２にそれぞれ印加されるようにする。
【００１９】
電荷の変化（すなわち、Ｃｓ−Ｃｒｅｆ）を容量素子１２５に格納し、これによって、出力信号が所望の量Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５だけ変化する。次に、スイッチ２５５をが開成され、出力信号の現在値が容量素子２６０に格納されるようにする。
【００２０】
比較的大きい抵抗素子２７０をスイッチ２５５と容量素子２６０との間に追加することにより低域通過フィルタを形成し、この低域通過フィルタで、オペアンプ１２０、スイッチ１３０、及び／又はスイッチ２５５で生じる雑音を減衰させる。すなわち、容量型センサ２００が容量型センサ１００よりも約８ｄＢだけ改善されることが確認されている。
【００２１】
図３は、利得段３１０及び受動フィルタ付きサンプリング段３５０を有する容量型センサ３００の別の例示的な実施形態の模式図であり、利得段３１０は、図２を参照しながら上に説明した利得段２１０と同様に構成される。図３に示すように、受動フィルタ付きサンプリング段３５０は、分岐３８０に並列接続される分岐３６０を含む。
【００２２】
分岐３６０は、分岐３６０を利得段３１０に選択的に接続するスイッチ３６５（例えば、ＳＰＳＴスイッチ）を含む。スイッチ３６５は更に、約２ｐＦ〜約２０ｐＦの範囲の容量を有する容量素子３７０（例えば、キャパシタ）に節点３７５を介して接続される。容量素子３７０は、利得段３１０からの信号を、スイッチ３６５が閉成されるときにサンプリングし、そして当該信号をスイッチ３６５が開成されるときにホールド／格納するように構成される。
【００２３】
分岐３８０は、分岐３８０を利得段３１０に選択的に接続するスイッチ３８５（例えば、ＳＰＳＴスイッチ）を含む。スイッチ３８５は更に、約２ｐＦ〜約２０ｐＦの範囲の容量を有する容量素子３９０（例えば、キャパシタ）に節点３９５を介して接続される。容量素子３９０は、利得段３１０からの信号を、スイッチ３８５が閉成されるときにサンプリングし、そして当該信号をスイッチ３８５が開成されるときにホールド／格納するように構成される。
【００２４】
受動フィルタ付きサンプリング段３５０は更に、節点３７５及び３９５に接続され、かつ容量型センサ３００の出力（Ｖｏｕｔ）に接続される減算器３９８を含む。図３に示すように、減算器３９８は、容量素子３９０上にホールドされる信号を容量素子３７０上にホールドされる信号から減算するように構成される。しかしながら、種々の実施形態では、減算器３９８が、容量素子３７０上にホールドされる信号を容量素子３９０上にホールドされる信号から減算するように構成される構造を用いる。
【００２５】
例示的な動作モードでは、容量型センサ３００は、雑音量が低減されたＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分を有する信号を出力するように構成される。以下の記述は、容量型センサ３００が動作する態様の説明である。
【００２６】
まず、スイッチ１３０，３６５，及び３８５がそれぞれ開成され、スイッチ１１６をＶｒｅｆに接続し、そしてスイッチ１１８をグランドに接続する。次に、スイッチ１３０が閉成されて回路をリセットする。
【００２７】
スイッチ１３０が開成され、そしてスイッチ３８５は、スイッチ３６５が開成されたままの状態で閉成される。これにより、信号（Ｖ１）が利得段３１０により生成され、この場合、Ｖ１はオペアンプ１２０で生じる雑音、及びスイッチ１３０の切り替え動作で生じる雑音を含む。次に、Ｖ１信号が容量素子３９０によってサンプリングされる。
【００２８】
スイッチ３８５が開成され、Ｖ１信号が容量素子３９０上にホールドされるようにし、そしてこの時点では、ホールドされるＶ１信号は更に、スイッチ３８５の切り替え動作で生じる雑音を含む。その後直ぐに、スイッチ１１６及び１１８を切り替えて、Ｖｒｅｆ及び−Ｖｒｅｆの電圧ステップが容量素子１１４及び１１２にそれぞれ印加されるようにする。
【００２９】
次に、スイッチ３６５が閉成されることにより、利得段３１０によって、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分、オペアンプ１２０で生じる雑音、及びスイッチ１３０の切り替え動作で生じる雑音を有する信号（Ｖ２）が生成される。次に、Ｖ２信号を容量素子３７０によってサンプリングし、そしてスイッチ３６５が開成されて、Ｖ２信号が容量素子３７０上にホールドされるようにする（ホールドされるこのＶ２信号は、スイッチ３６５の切り替え動作で生じる雑音も含む）。
【００３０】
次に、減算器３９８は、ホールドされるＶ１信号を、ホールドされるＶ２信号から減算する。従って、容量型センサ３００からの出力信号は、雑音量が低減されたＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分を有する。すなわち、Ｖ２−Ｖ１→［Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５＋オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ３６５の雑音］−［オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ３８５の雑音］は、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５（＋スイッチ３６５の雑音−スイッチ３８５の雑音）に等しい。従って、出力信号は、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５にほぼ等しく、このＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５は、容量型センサ１００の出力よりも４ｄＢだけ改善されることが確認されている。
【００３１】
特に、上に示唆されるように、分岐３６０及び３８０の動作は逆にしてもよい。すなわち、受動フィルタ付きサンプリング段３５０は、容量素子３７０がＶ１をホールドし、そして容量素子３９０がＶ２をホールドするとともに、減算器３９８が、容量素子３７０上にホールドされる信号（Ｖ１）を容量素子３９０上にホールドされる信号（Ｖ２）から減算して、出力信号Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５が得られるように構成することができる。
【００３２】
図４は、受動利得段４１０及び受動フィルタ付きサンプリング段４５０を有する容量型センサ４００の更に別の例示的な実施形態の模式図であり、利得段４１０は、図２を参照しながら上に説明した利得段２１０と同様に構成される。図４に示すように、利得段４１０は、分岐４８０に並列接続される分岐４６０を含む。
【００３３】
分岐４６０は、分岐４６０を利得段４１０に選択的に接続するスイッチ４６５（例えば、ＳＰＳＴスイッチ）を含む。スイッチ４６５は、約１０ｋΩ〜約１００ｋΩの範囲の抵抗を有する抵抗素子４６７（例えば、抵抗体）に直列接続される。抵抗素子４６７は、約２ｐＦ〜約２０ｐＦの範囲の容量を有する容量素子４７０（例えば、キャパシタ）に節点４７５を介して接続され、容量素子４７０は、利得段４１０からの信号を、スイッチ４６５が閉成されるときにサンプリングし、そして当該信号をスイッチ４６５が開成されるときにホールド／記憶するように構成される。
【００３４】
分岐４８０は、分岐４８０を利得段４１０に選択的に接続するスイッチ４８５（例えば、ＳＰＳＴスイッチ）を含む。スイッチ４８５は、約１０ｋΩ〜約１００ｋΩの範囲の抵抗を有する抵抗素子４８７（例えば、抵抗体）に直列接続される。抵抗素子４８７は、約２ｐＦ〜約２０ｐＦの範囲の容量を有する容量素子４９０（例えば、キャパシタ）に節点４９５を介して接続され、容量素子４９０は、利得段４１０からの信号を、スイッチ４８５が閉成されるときにサンプリングし、そして当該信号をスイッチ４８５が開成されるときにホールド／格納するように構成される。
【００３５】
受動フィルタ付きサンプリング段４５０は更に、節点４７５及び４９５に接続され、かつ容量型センサ４００の出力（Ｖｏｕｔ）に接続される減算器４９８を含む。図４に示すように、減算器４９８は、容量素子４９０上にホールドされる信号を容量素子４７０上にホールドされる信号から減算するように構成される。しかしながら、種々の実施形態では、減算器４９８が、容量素子４７０上にホールドされる信号を容量素子４９０上にホールドされる信号から減算するように構成される構造を用いる。
【００３６】
例示的な動作モードでは、容量型センサ４００は、雑音量が低減されたＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分を有する信号を出力するように構成される。このような構成を実現するために、容量型センサ４００は次のように動作する：
まず、スイッチ１３０，４６５，及び４８５がそれぞれ開成され、スイッチ１１６をＶｒｅｆに接続し、そしてスイッチ１１８をグランドに接続する。次に、スイッチ１３０が閉成されて回路をリセットする。
【００３７】
スイッチ１３０が開成され、そしてスイッチ４６５が閉成されて（スイッチ４８５は開成されたままの状態で）、利得段４１０によって、オペアンプ１２０で生じる雑音、及びスイッチ１３０の切り替え動作で生じる雑音を含む信号（Ｖ１）が生成されるようにする。Ｖ１信号を容量素子３７０によってサンプリングし、そしてスイッチ４６５が開成されて、Ｖ１信号が容量素子４７０上にホールドされるようにし、この場合、ホールドされるＶ１信号は、スイッチ４６５の切り替え動作で生じる雑音も含む。
【００３８】
その後直ぐに、スイッチ１１６及び１１８を切り替えて、Ｖｒｅｆ及び−Ｖｒｅｆの電圧ステップが容量素子１１４及び１１２にそれぞれ印加されるようにする。次に、スイッチ４８５が閉成されることにより、利得段４１０によって、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分、オペアンプ１２０で生じる雑音、及びスイッチ１３０の切り替え動作で生じる雑音を有する信号（Ｖ２）が生成される。
【００３９】
Ｖ２信号を容量素子４９０によってサンプリングし、そしてスイッチ４８５が開成され、Ｖ２信号が容量素子４９０上にホールドされるようにする（ホールドされるこのＶ２信号は、スイッチ４８５の切り替え動作で生じる雑音も含む）。減算器４９８は、ホールドされるＶ１信号を、ホールドされるＶ２信号から減算して、容量型センサ４００からの出力信号がＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分を有するようにする。すなわち、Ｖ２−Ｖ１→［Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５＋オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ４８５の雑音］−［オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ４６５の雑音］は、［Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５＋スイッチ４８５の雑音−スイッチ４６５の雑音］に等しい。
【００４０】
抵抗素子４６７及び４８７を追加することにより、オペアンプ１２０、スイッチ１３０、スイッチ４６５、及び／又はスイッチ４８５で生じる雑音を減衰させる。従って、容量型センサ４００の出力信号は、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５にほぼ等しく、この値は、容量型センサ１００の出力よりも約１２ｄＢだけ改善されることが確認されている。
【００４１】
特に、上に示唆されるように、分岐４６０及び４８０の動作は逆にしてもよい。すなわち、受動フィルタ付きサンプリング段４５０は、容量素子４９０がＶ１をホールドし、そして容量素子４７０がＶ２をホールドするとともに、減算器４９８が、容量素子４９０上にホールドされる信号（Ｖ１）を容量素子４７０上にホールドされる信号（Ｖ２）から減算して、出力信号Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５が得られるように構成することができる。
【００４２】
図５は、利得段５１０及び能動フィルタ付きサンプリング段５５０を有する容量型センサ５００の一つの例示的な実施形態の模式図であり、利得段５１０は、図２を参照しながら上に説明した利得段２１０と同様に構成される。能動フィルタ付きサンプリング段５５０は、約１０ｋΩ〜約１００ｋΩの範囲の抵抗を有し、かつ利得段５１０に、更に節点５６０に接続される抵抗素子５５５（例えば、抵抗体）を含む。
【００４３】
節点５６０は更に、約１０ｋΩ〜約１００ｋΩの範囲の抵抗を有する抵抗素子５６５（例えば、抵抗体）に接続され、抵抗素子５６５及び５５５は、ほぼ同じ大きさの抵抗を有することができる。更に、抵抗素子５６５は節点５７０に接続され、節点５７０は容量型センサ５００の出力（Ｖｏｕｔ）に接続される。
【００４４】
更に、節点５６０は、積分回路５８０にスイッチ５７５（例えば、ＳＰＳＴスイッチ）を介して選択的に接続される。積分回路５８０は、正入力、負入力、及び出力を有するオペアンプ５８５（オペアンプ１２０と同様の）と、オペアンプ５８５の負入力、及び出力に接続される容量素子５９０（例えば、キャパシタ）とを含む。更に、オペアンプ５８５の出力、及び容量素子５９０はそれぞれ、節点５７０に接続される。
【００４５】
例示的な動作モードでは、容量型センサ５００は、雑音量が低減されたＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分を有する信号を出力するように構成される。このような構成を実現するために、容量型センサ５００は次のように動作する。
【００４６】
まず、スイッチ１３０及び５７５がそれぞれ開成され、スイッチ１１６をＶｒｅｆに接続し、そしてスイッチ１１８をグランドに接続する。次に、スイッチ１３０及び５７５が閉成され、そしてその後直ぐに、スイッチ１１６及び１１８を切り替えて、Ｖｒｅｆ及び−Ｖｒｅｆの電圧ステップが容量素子１１４及び１１２にそれぞれ印加されるようにする。これにより、利得段５１０によって、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分、オペアンプ１２０で生じる雑音、オペアンプ１３０で生じる雑音、及びスイッチ５７５で生じる雑音を有する信号（Ｖ１）が生成されるようになる（すなわち、Ｖ１＝［Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５］＋オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ５７５の雑音）。
【００４７】
Ｖ１信号を容量素子５９０によってサンプリングし、そしてスイッチ１３０及び５７５がそれぞれ開成されることにより、オペアンプ５８５の雑音を含む信号（Ｖ２）をＶ１信号から減算する。従って、容量型センサ５００の出力信号（Ｖｏｕｔ）は、Ｖ１−Ｖ２である（すなわち、［Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５］＋オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ５７５の雑音−オペアンプ５８５の雑音→Ｖｏｕｔは、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５＋スイッチ１３０の雑音＋スイッチ５７５の雑音に等しい）。
【００４８】
抵抗素子５５５及び容量素子５９０は低域通過フィルタを構成し、低域通過フィルタは、オペアンプ１２０、スイッチ１３０、及び／又はスイッチ５７５で生じる雑音を減衰させる。すなわち、容量型センサ５００は、容量型センサ１００よりも約８ｄＢだけ改善されることが確認されている。
【００４９】
図６は、利得段６１０及び能動フィルタ付きサンプリング段６５０を有する容量型センサ６００の別の例示的な実施形態の模式図であり、利得段６１０は、図２を参照しながら上に説明した利得段２１０と同様に構成される。能動フィルタ付きサンプリング段６５０は、利得段６１０に節点６０５を介して接続され、かつ節点６２５に接続される抵抗素子６２０（例えば、抵抗体）を含む。節点６２５は更に、約１０ｋΩ〜約１００ｋΩの範囲の抵抗を有する抵抗素子６３０（例えば、抵抗体）に接続され、抵抗素子６３０は更にグランドに接続される。
【００５０】
更に、能動フィルタ付きサンプリング段６５０は、節点６２５を節点６３５に選択的に接続するスイッチ（例えば、ＳＰＳＴスイッチ）を含む。節点６３５は更に、積分回路６８０、及び約２ｐＦ〜約２０ｐＦの範囲の容量を有する容量素子６４０（例えば、キャパシタ）に接続され、容量素子６４０は更にグランドに接続される。
【００５１】
積分回路６８０は、負入力、正入力、及び出力を有するオペアンプ６８５と、オペアンプ６８５の負入力、及び出力に接続される容量素子６９０（例えば、キャパシタ）とを含み、容量素子６４０及び６９０は、ほぼ同じ大きさの容量を有することができる。更に、オペアンプ６８５の正入力は節点６３５に接続される。
【００５２】
能動フィルタ付きサンプリング段６５０は更に、約１０ｋΩ〜約１００ｋΩの範囲の抵抗を有し、かつ利得段６１０に節点６０５を介して接続され、更に節点６６０に接続される抵抗素子６５５（例えば、抵抗体）を含む。節点６６０は更に、約１０ｋΩ〜約１００ｋΩの範囲の抵抗を有する抵抗素子６６５に接続され、抵抗素子６６５及び６５５は、ほぼ同じ大きさの抵抗を有する。更に、抵抗素子６６５は節点６７０に接続され、節点６７０は容量型センサ６００の出力に接続される。
【００５３】
更に、節点６６０は、積分回路６８０にスイッチ６７５（例えば、ＳＰＳＴスイッチ）を介して選択的に接続される。更に、節点６７０は、オペアンプ６８５の出力に、かつ容量素子６９０に接続される。
【００５４】
例示的な動作モードでは、容量型センサ６００は、雑音量が低減されたＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分を有する信号を出力するように構成される。このような構成を実現するために、容量型センサ６００は次のように動作する：
まず、スイッチ１３０，６２７，及び６７５がそれぞれ開成され、スイッチ１１６をＶｒｅｆに接続し、そしてスイッチ１１８をグランドに接続する。次に、スイッチ１３０が閉成されて回路をリセットする。
【００５５】
スイッチ１３０が開成され、そしてスイッチ６２７が閉成される（スイッチ６７５が開成されたままの状態で）ことにより、利得段６１０によって、オペアンプ１２０で生じる雑音、及びスイッチ１３０の切り替え動作で生じる雑音を含む信号（Ｖ１）が生成される。
【００５６】
Ｖ１信号を容量素子６４０によってサンプリングし、そしてスイッチ６２７が開成されることにより、信号Ｖ１が容量素子６４０上にホールドされるようにし、ホールドされるこのＶ１信号は更に、スイッチ６２７の切り替え動作で生じる雑音を含む。その後直ぐ後に、スイッチ１１６及び１１８を切り替えて、Ｖｒｅｆ及び−Ｖｒｅｆの電圧ステップが容量素子１１４及び１１２にそれぞれ印加されるようにする。
【００５７】
次に、スイッチ６７５が閉成されることにより、利得段６１０によって、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分、オペアンプ１２０で生じる雑音、及びスイッチ１３０の切り替え動作で生じる雑音を有する信号（Ｖ２）が生成される。Ｖ２信号を容量素子６９０によってサンプリングし、そしてスイッチ６７５が開成されて、Ｖ２信号が容量素子６９０上にホールドされるようにする（ホールドされるこのＶ２信号は、スイッチ６７５の切り替え動作で生じる雑音も含む）。
【００５８】
オペアンプ６８５はＶ１をＶ２から減算して、容量型センサ６００からの出力信号（Ｖｏｕｔ）が、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５成分を有するようにする。すなわち、Ｖ２−Ｖ１→［Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５＋オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ６７５の雑音］−［オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ６７５の雑音］−［オペアンプ１２０の雑音＋スイッチ１３０の雑音＋スイッチ６２７の雑音］は、［Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５＋スイッチ６７５の雑音−スイッチ６２７の雑音］に等しい。
【００５９】
スイッチ６２７及び６７５は同様であるので、これらのそれぞれのスイッチの切り替え動作で生じる雑音はほぼ同じであると考えられ、出力信号のうちの（スイッチ６７５の雑音−スイッチ６２７の雑音）の成分は、ゼロに等しくなると考えられる。従って、容量型センサ６００の出力信号は、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５にほぼ等しくなり、この値は、容量型センサ１００よりも１２ｄＢだけ改善されることが確認されている。
【００６０】
図７は、容量型センサ（例えば、容量型センサ２００，３００，４００，５００，及び６００）における雑音を低減する方法７００の一つの例示的な実施形態を表わすフロー図である。方法７００は、容量型センサをリセット／クリアし（ブロック７０５）、そして雑音成分（例えば、オペアンプ１２０の雑音、スイッチ１３０の雑音など）を有する信号（例えば、Ｓ１）を利得段（例えば、利得段２１０，３１０，４１０，５１０，６１０）において生成する（ブロック７１０）ことにより始まる。
【００６１】
Ｓ１信号を、フィルタ付きサンプリング段（例えば、フィルタ付きサンプリング段２５０，３５０，４５０，５５０，及び６５０）の構成要素（例えば、キャパシタ２６０，３７０，３９０，４７０，４９０，５９０，及び６４０）によってサンプリングする（ブロック７１５）。フィルタ付きサンプリング段の構成要素を利得段から絶縁し（ブロック７２０）、そしてＳ１信号を、少なくとも一時的にフィルタ付きサンプリング段の構成要素に保持する（ブロック７２５）。
【００６２】
所望の出力（例えば、Ｖｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５）成分、及びＳ１信号に含まれる雑音を有する信号（例えば、Ｓ２）を利得段において生成し（ブロック７３０）、そしてフィルタ付きサンプリング段の異なる構成要素（例えば、キャパシタ２６０，３７０，３９０，４７０，４９０，５９０，及び６４０）によってサンプリングする（ブロック７３５）。当該構成要素を利得段から絶縁し（ブロック７４０）、そしてＳ２信号を、少なくとも一時的にフィルタ付きサンプリング段の一部に格納する（ブロック７４５）。
【００６３】
Ｓ１信号をＳ２信号から減算して（例えば、減算器３９８及び４９８で、またはオペアンプ５８５及び６８５で）、容量型センサの出力信号が、雑音量が低減されたＶｒｅｆ＊（Ｃｓ−Ｃｒｅｆ）／Ｃ１２５）成分を含むようにする（ブロック７５０）。利得段の種々の構成要素で生じる雑音の量は時間が経過するとともに変化し得るので、ブロック７１０〜７５０によって定義される方法は、容量型センサの各出力信号に対応して繰り返される必要がある（ブロック７５５）。
【００６４】
要約すると、種々の例示的な実施形態は、出力を含む利得段を備える容量型センサを提供し、利得段は、雑音成分を有する第１信号を生成し、そして利得段の出力成分と、そして雑音成分と、を有する第２信号を生成するように構成される。容量型センサは更に、利得段出力に接続される入力を有するフィルタ付きサンプリング段を含み、フィルタ付きサンプリング段は、第１信号をサンプリングし、第１信号を格納し、そして第１信号を第２信号から減算するように構成される。更に、抵抗素子−容量素子のうちの抵抗素子は一つの実施形態では、約１００ｋΩの抵抗を含む。
【００６５】
一つの実施形態では、フィルタ付きサンプリング段は、受動低域通過フィルタを含む。別の実施形態では、フィルタ付きサンプリング段は、フィルタ付きサンプリング段入力を利得段出力に選択的に接続するスイッチと、そしてスイッチに接続される抵抗素子−容量素子回路と、を含む。
【００６６】
フィルタ付きサンプリング段は、別の例示的な実施形態では、減算器と、入力及び減算器に接続される出力を有する第１分岐と、そして入力及び減算器に接続される出力を有する第２分岐であって、第１分岐に並列接続される第２分岐とを含む。この実施形態では、第１分岐は、第１分岐を利得段出力に選択的に接続する第１スイッチと、第１スイッチ、及び減算器に接続され、かつグランドに接続される第１容量素子とを含み、そして第２分岐は、第２分岐を利得段出力に選択的に接続する第２スイッチと、第２スイッチ、及び減算器に接続され、かつグランドに接続される第２容量素子とを含む。この実施形態では、第１容量素子は、第１信号を、第１スイッチが閉成されるときにサンプリングし、更に第１信号を、第１スイッチが開成された後に格納するように構成することができる。同様に、第２容量素子は、第２信号を、第２スイッチが閉成されるときにサンプリングし、そして第２信号を、第２スイッチが開成された後に格納するように構成することができる。更に、減算器は、第１信号を第２信号から減算するように構成することができる。
【００６７】
別の例示的な実施形態では、フィルタ付きサンプリング段は、減算器と、入力及び減算器に接続される出力を有する第１分岐と、入力及び減算器に接続される出力を有する第２分岐であって、第１分岐に並列接続される第２分岐とを含む。この実施形態では、第１分岐は、第１分岐を利得段出力に選択的に接続する第１スイッチと、第１スイッチ、及び減算器に接続され、かつグランドに接続される第１抵抗素子−容量素子回路とを含む。同様に、第２分岐は、第２分岐を利得段出力に選択的に接続する第２スイッチと、第２スイッチ、及び減算器に接続され、かつグランドに接続される第２抵抗素子−容量素子回路とを含む。この実施形態の一つの態様によれば、第１抵抗素子−容量素子回路及び第２抵抗素子−容量素子回路のうちの一方の抵抗素子−容量素子回路における抵抗素子は、約１００ｋΩの抵抗を含む。
【００６８】
別の例示的な実施形態は、出力を含み、かつ利得段出力を含む利得段を有する容量型センサを提供し、容量型センサは、利得段出力に接続される入力を有する能動フィルタ付きサンプリング段を備える。この実施形態の一つの態様では、能動フィルタ付きサンプリング段は、利得回路の出力に接続される入力を有し、かつ第１節点に接続される出力を有する第１抵抗素子と、第１節点に接続される入力を有し、かつ容量型センサ出力に接続される出力を有する第２抵抗素子と、そして第１節点を積分回路に選択的に接続する第１スイッチとを含み、積分回路は容量型センサ出力に接続される。
【００６９】
容量型センサの一つの実施形態では、利得段は第１オペアンプを含み、積分回路は、正入力、負入力、及びオペアンプ出力を有する第２オペアンプを含み、そして積分回路は、負入力及びオペアンプ出力に接続される第１容量素子を含む。この実施形態の一つの態様によれば、能動フィルタ付きサンプリング段は更に、利得回路の出力に接続される入力を有し、かつ第２節点に接続される出力を有する第３抵抗素子と、第２節点に接続される入力、及びグランドに接続される出力を有する第４抵抗素子と、第２節点を第３節点に選択的に接続する第２スイッチと、第３節点に接続される入力、及びグランドに接続される出力を有する第２容量素子とを含み、第３節点はオペアンプの正入力に接続される。別の態様では、第１抵抗素子、第２抵抗素子、第３抵抗素子、及び第４抵抗素子はそれぞれ、ほぼ同じ大きさの抵抗を含み、そして第１容量素子及び第２容量素子は、ほぼ同じ大きさの容量を有する。更に別の態様においては、第１オペアンプ及び第２オペアンプではそれぞれ、ほぼ同じ大きさの雑音が生じる。
【００７０】
利得段を有するセンサにおける雑音を低減する方法が更に、他の種々の例示的な実施形態において提供される。本方法は、利得段の第１雑音成分を有する第１信号を生成すること、第１信号を格納すること、利得段の出力成分、及び第１雑音成分を含む第２信号を生成すること、第１信号を第２信号から減算することを含む。この実施形態の一つの態様によれば、第１信号を格納することは、第１信号を、センサがリセットされる次の時点まで一時的に格納することを含む。
【００７１】
別の例示的な実施形態によれば、本方法は更に、センサをリセットすること、第１雑音成分とは異なる第２雑音成分を有する第３信号を生成すること、第３信号を格納すること、出力成分及び第２雑音成分を含む第４信号を生成すること、第３信号を第４信号から減算することを含む。
【００７２】
第１信号は一つの実施形態では、第１容量素子において格納され、本方法は更に、第２信号を生成する前に、第１容量素子を利得段から絶縁することを含む。別の実施形態では、本方法は更に、第２信号を第２容量素子において格納すること、第２容量素子を絶縁することを含み、第１信号を第２信号から減算する前に、第２信号を格納し、そして第２容量素子を絶縁する。
【００７３】
別の例示的な実施形態によれば、第２信号を生成することは、第２信号を、積分回路を利用して生成することを含む。第１雑音成分は、この実施形態の一つの態様では、積分回路の雑音である。別の態様では、リセットすることは、積分回路を絶縁すること、ユニティゲイン雑音を第１信号に付加することを含む。
【００７４】
少なくとも一つの例示的な実施形態を、本発明に関するこれまでの詳細な説明において提示してきたが、非常に多くの変形例が存在することを理解されたい。また、例示的な実施形態または複数の例示的な実施形態は例示に過ぎず、かつ本発明の範囲、適用可能性、または構成を決して制限するものではないことを理解されたい。制限するのではなく、これまでの詳細な説明は、この技術分野の当業者が、本発明の例示的な実施形態を実施するための便利な指針となるので、種々の変更を、例示的な実施形態において説明される要素群の機能及び配置に、添付の請求項及びこれらの請求項の法的な均等物に示される本発明の範囲から逸脱しない限り、加えることができることを理解されたい。
【図１】
2010517042.tif 000003
【図２】
2010517042.tif 000004
【図３】
2010517042.tif 000005
【図４】
2010517042.tif 000006
【図５】
2010517042.tif 000007
【図６】
2010517042.tif 000008
【図７】
2010517042.tif 000009
【国際調査報告】
2010517042.tif 000010
2010517042.tif 000011