(57)【要約】  本発明は、部材表面に形成されていて空洞（１２）を覆っている少なくとも１つのダイヤフラム（１１）と、部材背側を起点として延びていて空洞（１２）に通じる少なくとも１つの接近開口（１４）とを備えた部材（１０）を製造する方法であって、少なくとも１つの第１のダイヤフラム層（２）と空洞（１２）とを、部材表面を起点として、モノリシックの半導体基板（１）において生ぜしめ、接近開口（１４）を、部材背側を起点として、時間的に制限されたエッチングプロセスにおいて生ぜしめる形式の方法に関する。このような形式の方法において本発明の方法では、接近開口（１４）を、基板材料が第１のダイヤフラム層（２）に達する領域に配置し、接近開口（１４）を生ぜしめるためのエッチングプロセスが、少なくとも１つの異方性のエッチングステップと少なくとも１つの等方性のエッチングステップとを有しており、異方性のエッチングステップにおいて、基板背側を起点として延びるエッチング通路（１５）を生ぜしめ、該エッチング通路（１５）は第１のダイヤフラム層（２）の下側において空洞（１２）の周囲において終わっており、エッチング通路（１５）の少なくとも端部領域（１６）を、等方性のエッチングステップにおいて、エッチング通路（１５）が空洞に接続されるまで拡大させる。
2010517277.tif 000002
【特許請求の範囲】
【請求項１】
部材表面に形成されていて空洞（１２）を覆っている少なくとも１つのダイヤフラム（１１）と、部材背側を起点として延びていて空洞（１２）に通じる少なくとも１つの接近開口（１４）とを備えた部材（１０）を製造する方法であって、
少なくとも１つの第１のダイヤフラム層（２）と空洞（１２）とを、部材表面を起点として、モノリシックの半導体基板（１）において生ぜしめ、
接近開口（１４）を、部材背側を起点として、時間的に制限されたエッチングプロセスにおいて生ぜしめる形式の方法において、
接近開口（１４）を、基板材料が第１のダイヤフラム層（２）に達する領域に配置し、接近開口（１４）を生ぜしめるためのエッチングプロセスが、少なくとも１つの異方性のエッチングステップと少なくとも１つの等方性のエッチングステップとを有しており、異方性のエッチングステップにおいて、基板背側を起点として延びるエッチング通路（１５）を生ぜしめ、該エッチング通路（１５）は第１のダイヤフラム層（２）の下側において空洞（１２）の周囲において終わっており、エッチング通路（１５）の少なくとも端部領域（１６）を、等方性のエッチングステップにおいて、エッチング通路（１５）が空洞に接続されるまで拡大させることを特徴とする、部材を製造する方法。
【請求項２】
接近開口を、空洞の外側の縁部領域に配置する、請求項１記載の方法。
【請求項３】
空洞を中空室によって形成し、該中空室に、第１のダイヤフラム層の下に延在するスタブ路が接続し、接近開口をスタブ路の領域において生ぜしめる、請求項１記載の方法。
【請求項４】
接近開口（１４）を、ダイヤフラム（１１）の支持個所（１３）の領域において空洞（１２）の内部に配置する、請求項１記載の方法。
【請求項５】
半導体基板に第１の多孔性の層領域を生ぜしめ、該第１の多孔性の層領域の下に、第２の多孔性の層領域を生ぜしめ、第２の層領域の多孔率が、第１の層領域の多孔率よりも大きく、第２の層領域を１つの熱処理ステップにおいて空洞に変化させ、これに対して第１の層領域の孔を少なくともほぼ閉鎖状態に保ち、これにより第１の層領域が空洞の上に第１のダイヤフラム層を形成する、請求項１から４までのいずれか１項記載の方法。
【請求項６】
半導体基板（１）に多孔性の層領域を生ぜしめ、該多孔性の層領域の上に、基板材料製のエピタキシャル層（２）を析出し、多孔性の層領域を熱処理ステップにおいて空洞（１２）に変化させ、これによりエピタキシャル層（２）が空洞（１２）の上に第１のダイヤフラム層を形成する、請求項１から４までのいずれか１項記載の方法。
【請求項７】
半導体基板に第１の層領域をドーピングによって生ぜしめ、該第１の層領域の上に、少なくとも１つの開口を備えた有利には格子形状の安定化領域を生ぜしめ、この場合安定化領域のドーピングは第１の層領域のドーピングとは異なっており、第１の層領域を多孔性にエッチングし、安定化領域の上にエピタキシャル層を生ぜしめ、多孔性の第１の層領域を熱処理によって空洞に変化させ、これによりエピタキシャル層が空洞の上に第１のダイヤフラム層を形成する、請求項１から４までのいずれか１項記載の方法。
【請求項８】
半導体基板に第１の層領域を第１のドーピングによって生ぜしめ、該第１の層領域の上に、少なくとも１つの開口を備えた有利には格子形状の安定化領域を生ぜしめ、この場合安定化領域のドーピングは第１の層領域のドーピングとは異なっており、第１の層領域の半導体材料を溶出させ、これにより空洞を安定化領域の下に形成し、安定化領域の上にエピタキシャル層を生ぜしめ、エピタキシャル層が空洞の上に第１のダイヤフラム層を形成する、請求項１から４までのいずれか１項記載の方法。
【請求項９】
エッチング通路（１５）をトレンチによって生ぜしめる、請求項１から８までのいずれか１項記載の方法。
【請求項１０】
相対圧力測定のためのセンサエレメント（１０）であって、部材表面に少なくとも１つのダイヤフラム（１１）が形成されていて、該ダイヤフラム（１１）が層構造を有していて、空洞（１２）を覆っており、部材背側を起点として延びていて空洞（１２）に通じる少なくとも１つの接近開口（１４）が設けられており、空洞（１２）がモノリシックの半導体基板（１）に形成されていて、少なくとも、空洞（１２）を画成する第１のダイヤフラム層（２）が、基板材料から形成されている形式のセンサエレメント、特に請求項１から９までのいずれか１項記載の方法によって製造されたセンサエレメントにおいて、
接近開口（１４）が開口の領域において空洞（１２）内に拡大されていることを特徴とするセンサエレメント。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部材表面に形成されていて空洞を覆っている少なくとも１つのダイヤフラムと、部材背側を起点として延びていて空洞に通じる少なくとも１つの接近開口とを備えた部材を製造する方法であって、少なくとも１つの第１のダイヤフラム層と空洞とを、部材表面を起点として、モノリシックの半導体基板において生ぜしめ、接近開口を、部材背側を起点として、時間的に制限されたエッチングステップにおいて生ぜしめる形式の方法に関する。
【０００２】
さらに本発明は、相対圧力測定のためのセンサエレメントとして使用されるこのような部材に関する。
【０００３】
ダイヤフラムを備えたマイクロメカニカル式のセンサエレメントを、相対圧力測定のために使用することは、公知である。このような使用のために、多くの場合部材表面に形成されているダイヤフラムは、両側において接近可能でなくてはならない。実地において、このようなマイクロメカニカル式のセンサエレメントのダイヤフラムは、従ってしばしばウェーハ背側を起点として露出させられる。そのためには、例えばＫＯＨエッチングのような容積マイクロメカニカル式（volumenmikromechanisch）の方法が使用され、この場合センサエレメントのサイズのために重要な比較的大きな切欠きが発生する。
【０００４】
独国特許出願ＤＥ１００３２５７９Ａ１、ＤＥ１０２００４０３６０３５Ａ１及びＤＥ１０２００４０３６０３２Ａ１には、ＡＰＳＭ（Advanced Porous Silicon Membrane）技術という概念でも公知の方法が記載されている。これらの方法によって例えば、チップ面積及び製造誤差の極めて小さな絶対圧力測定のためのセンサエレメントを、製造することができる。このような方法は、極めて簡単に実現することができ、かつ相応に安価である。ＡＰＳＭ技術はさらにＣＭＯＳに適合しているので、評価回路の回路エレメント及び特に圧電抵抗式の信号検出のための抵抗もまた、簡単にセンサエレメントに組み付けることができる。
【０００５】
ＤＥ１００３２５７９Ａ１に基づいて公知の方法では、モノリシックのシリコン基板のマスキングされていない表面領域に作用するエッチング媒体を用いて、第１の多孔性の層領域が基板に、基板領域に隣接して生ぜしめられる。孔の拡大速度には、基板の上側と下側との間における電界の印加と、エッチング攻撃中の電界強度の適宜な調節とによって影響を与えることができる。電界強度を高めることによって、第１の層領域の下には第２の多孔性の層領域が生ぜしめられ、この第２の層領域の多孔率は第１の層領域の多孔率よりも大きい。次に行われる熱処理ステップにおいて、第２の層領域における孔は再配列されて、ただ１つの大きな孔、つまり空洞が、第１の層領域の下に生ぜしめられる。少なくとも第１の層領域の上側における孔は、熱処理によってほぼ閉鎖される。これによって第１の層領域上に、単結晶のシリコン層をダイヤフラム層として析出することが可能になり、このダイヤフラム層には次いで、例えば抵抗のような電気的な回路エレメントを、信号検出及び信号評価のために組み付けることが可能である。
【０００６】
ＤＥ１０２００４０３６０３５Ａ１及びＤＥ１０２００４０３６０３２Ａ１に基づいて公知の方法によれば、半導体坦体に第１の領域が第１のドーピングによって生ぜしめられ、この第１の領域は、生ぜしめられるダイヤフラムの下に空洞を形成するようになっている。この第１の領域の上には、格子形状の領域が第２のドーピングによって生ぜしめられ、この格子形状の領域は、生ぜしめられるダイヤフラムのための安定化エレメントとして働く。第１の方法バリエーションでは、次いで第１の領域は安定化エレメントの格子開口によって高い多孔性を有するようにエッチングされる。種々異なったドーピングに基づいて、安定化エレメントはこの場合実際には作用を受けない。その後で半導体坦体にはエピタキシャル層が設けられる。このエピタキシャル層は実質的に、安定化エレメントの格子構造の上において成長し、この場合成長は鉛直方向においても横方向においても行われ、その結果格子開口は閉鎖される。第１の領域の多孔率の高い半導体材料は、成長過程の間又は熱処理ステップの間に、理想的には単結晶のエピタキシャル層の下における大きな孔もしくは空洞に再配列（umlagern）され、エピタキシャル層はダイヤフラム層として機能する。第２の方法バリエーションでは、第１の領域の半導体材料は、エピタキシャル層の形成前に完全に溶出される。
【０００７】
空洞に隣接するダイヤフラム層はこの場合しばしばプロセスに基づいて、基板と同じ材料、つまり単結晶のシリコンから成っているので、空洞に通じる接近開口を生ぜしめるために基板背側を後で構造化することには、問題がある。この場合には、ダイヤフラム構造体を保護するために特別な処置が必要である。
【０００８】
ＵＳ２００６／０２６０４０８Ａ１はこの問題に関している。この場合特に、基板背側を起点として行われるエッチング攻撃を時間的に制限することが提案され、つまり空洞に通じる接近開口が生ぜしめられ、この空洞の上に位置するダイヤフラム構造体が可能な限り攻撃されないようにすることが、提案される。
【０００９】
実際に分かったことであるが、背側におけるエッチング攻撃のこのような時間的な制限は、臨界的もしくは極めて困難であり、従って大量生産のために適しているとは言えない。それというのは、ダイヤフラム構造体の厚さ及び空洞の大きさは、基板厚さに比べて僅かだからである。しかも、ダイヤフラム構造体の厚さは、通常基板材料として使用されるウェーハが製造される厚さ変動の範囲にある。従って全体として、背側におけるエッチング攻撃の時間的な制限は、極めてデリケートであり、つまり極めて高い精度が要求される。
【００１０】
発明の開示
ゆえに本発明の課題は、ダイヤフラムの下における空洞に通じる接近開口を生ぜしめるために、部材表面にダイヤフラム構造体を備えた部材の背側を後から加工することができる、簡単な処置を提供することである。
【００１１】
この課題を解決するために本発明の構成では、冒頭に述べた形式の方法において、接近開口を、基板材料が第１のダイヤフラム層に達する領域に配置し、接近開口を生ぜしめるためのエッチングプロセスが、少なくとも１つの異方性のエッチングステップと少なくとも１つの等方性のエッチングステップとを有しており、異方性のエッチングステップにおいて、基板背側を起点として延びるエッチング通路を生ぜしめ、該エッチング通路は第１のダイヤフラム層の下側において空洞の周囲において終わっており、エッチング通路の少なくとも端部領域を、等方性のエッチングステップにおいて、エッチング通路が空洞に接続されるまで拡大させるようにした。
【００１２】
本発明による方法の枠内において、背側の接近開口を生ぜしめる場合のエッチング停止は、付加的なエッチング停止層なしに、エッチングプロセスの時間的な制限によって簡単に実現される。本発明によればつまり、エッチングプロセスの時間は空洞の下の領域における基板の厚さに正確に調整される必要はなく、２段階のエッチングプロセスとの組合せにおける接近開口の巧みな配置によって、製造プロセスを著しく簡単化する製造誤差が生ぜしめられる、つまり製造プロセス時に極めて小さな製造誤差が要求されない、ということが分かった。本発明の方法では、接近開口は、基板材料が第１のダイヤフラム層に接近する領域に配置される。異方性のエッチングステップにおいて生ぜしめられるエッチング通路はつまり、直接、空洞に開口するのではなく、空洞の周囲における第１のダイヤフラム層の下において終わっている。つまりこの異方性のエッチングステップの時間は単に、エッチング通路の終端部がほぼ空洞の鉛直方向寸法に相当する領域に位置しているように、設定されるだけでよい。次いで行われる等方性のエッチングステップによって初めて、エッチング通路と空洞との間における接続部が生ぜしめられる。この等方性のエッチングステップの時間は確かにエッチング通路の位置及び深さに合わせられねばならないが、しかしながら異方性のエッチング攻撃の場合におけるほど臨界的ではない。本発明による処置によって、全体として製造方法は繊細ではなくなる。エッチングプロセスの時間は例えば、基板の厚さ変化が通常の枠内において生じているのであれば、この基板厚さ変化とは無関係に設定することができる。
【００１３】
基本的に、本発明による方法を実現するためには、接近開口の配置形式に関して種々様々な可能性がある。例えば接近開口を、空洞の外側の縁部領域に配置することが可能であり、このようにすると、ダイヤフラムの機械的な特性に対する影響を可能な限り小さくすることができる。本発明の別の有利な方法では、空洞を中空室によって形成し、該中空室に、第１のダイヤフラム層の下に延在していて背側における圧力接続のために働く分岐路もしくはスタブ路（Stichleitung）が接続している。この場合中空室の上におけるダイヤフラム領域は、測定値検出のために働く。接近開口はこの場合スタブ路の領域に配置され、これによって中空室の上の領域におけるダイヤフラムの機械的な特性は可能な限り僅かしか損なわれない。本発明の別の有利な方法では、接近開口を、ダイヤフラムの支持個所の領域において生ぜしめ、この支持個所は空洞の内部に形成される。支持個所によってダイヤフラムは、製造プロセス中に支持されかつ安定化される。
【００１４】
本発明による方法は、ダイヤフラム構造体は部材表面を起点として延びるように基板材料内において生ぜしめられる、ということを出発点とする。このことは、種々様々な形式において行うことができる。上に述べたＡＰＳＭ技術をダイヤフラム構造体を生ぜしめるために使用すると、特に有利である。
【００１５】
従って１つの方法バリエーションでは、初めに第１の多孔性の層領域を半導体基板において生ぜしめ、次いでこの第１の多孔性の層領域の下に、第２の多孔性の層領域を基板において生ぜしめ、この場合第２の層領域の多孔率は、第１の層領域の多孔率よりも大きく、次に行われる熱処理ステップにおいて、第２の層領域を中空室もしくは空洞に変化させ、この熱処理ステップに第１の層領域の孔を少なくともほぼ閉鎖状態に保ち、これにより第１の層領域が空洞の上に第１のダイヤフラム層を形成するようにした。
【００１６】
本発明による方法の別のバリエーションでは、半導体基板に多孔性の層領域を生ぜしめ、次いで該多孔性の層領域の上に、基板材料製のエピタキシャル層を析出し、多孔性の層領域を次の熱処理ステップにおいて空洞に変化させ、これによりエピタキシャル層が空洞の上に第１のダイヤフラム層を形成するようにした。
【００１７】
特に有利な方法バリエーションでは、半導体基板に第１の層領域をドーピングによって生ぜしめ、該第１の層領域の上に、少なくとも１つの開口を備えた有利には格子形状の安定化領域を生ぜしめ、この場合安定化領域のドーピングは第１の層領域のドーピングとは異なっており、次いで、安定化領域の上にエピタキシャル層を生ぜしめる前に、第１の層領域を多孔性にエッチングし、多孔性の第１の層領域を熱処理によって空洞に変化させ、これによりエピタキシャル層が空洞の上に第１のダイヤフラム層を形成するようにした。この方法バリエーションはさらに、第１の層領域の半導体材料が単に多孔性にエッチングされるのではなく、既にエピタキシャル層の発生前に溶出させ、これにより空洞を安定化領域の下に生ぜしめるようにすることが可能である。
【００１８】
本発明による処置、つまり背側の接近開口を形成するための、時間的に制限された２段開式のエッチングプロセスとの関連において、接近開口を特殊に配置することは、相対圧力測定のためのセンサエレメントを、ＡＰＳＭ技術において、この技術の使用によって得られるすべての利点を伴って、製造することを可能にする。例えばＡＰＳＭ技術において、任意のダイヤフラムジオメトリを備えたセンサエレメントを、極めて小さなチップサイズ及び極めて正確な製造誤差で実現することができる。この製造方法はさらにＣＭＯＳに適合しており、つまりセンサエレメント上に評価回路の回路エレメントをモノリシックに組み付けるという可能性がある。本発明による方法の枠内におけるＡＰＳＭ技術の使用は、センサエレメントの製造コストに関しても有利である。それというのはこの場合、安価な出発材料、つまりシリコン基板を使用することができ、このような出発材料は、良好に取扱い可能でかつコントロール可能な汎用の半導体方法を用いて簡単にプロセッシングすることができるからである。
【００１９】
部材背側を構造化するための第１のエッチングステップにおいてトレンチ法を使用すると、特に有利である。このようにすると、大きな基板厚さの場合でも、比較的小さな横断面を有する接近開口を所望のように生ぜしめることができ、このことは、マイクロメカニカル式の構成エレメントの益々増える小型化もしくは微細化に関して有利である。
【００２０】
次に図面を参照しながら本発明の実施例を説明する。
【図面の簡単な説明】
【００２１】
【図１】本発明による製造方法の第１段階におけるセンサエレメントを示す断面図である。
【図２】本発明による製造方法の第２段階におけるセンサエレメントを示す断面図である。
【図３】本発明による製造方法の第３段階におけるセンサエレメントを示す断面図である。
【図４】本発明による製造方法の別の第３段階におけるセンサエレメントを示す断面図である。
【００２２】
発明の実施形態
図１〜図４に示されたセンサエレメント１０は、評価回路を組み込まれたピエゾ抵抗式の相対圧力センサ（Relativdrucksensor）であり、この相対圧力センサのマイクロメカニカル構造体はダイヤフラム１１を有していて、このダイヤフラム１１は部材表面に形成されていて、基板１における空洞１２を覆っている。基板１は例えばシリコンウェーハである。
【００２３】
図１には、空洞１２がＡＰＳＭプロセスにおいて部材表面を起点として生ぜしめられた後のセンサエレメント１０が示されている。図示の実施例ではこの場合、ダイヤフラム領域の内部に支持個所１３も生ぜしめられており、この支持個所１３においてダイヤフラム１１はさらに基板１の集合体（Bulkmaterial）と結合されている。そのためにＡＰＳＭプロセスのためのマスクは相応に設計された。空洞１２の領域におけるｎ格子７の適宜なレイアウト及び適宜なドーピングによって、支持個所１３の領域は、ＡＰＳＭプロセスの陽極酸化中に多孔質にエッチングされない。このＡＰＳＭプロセスにおいて空洞１２の上方には、基板材料から成る第１のダイヤフラム層が形成され、このダイヤフラム層はシリコン基板１上におけるｎ-エピタキシャル層２によって強化された。
【００２４】
基板１をこのようなマイクロメカニカル式に加工した後で、回路エレメントの組付けが行われ、これらの回路エレメントは、ｎ-エピタキシャル層２と基板１とにおけるドーピングされた領域の形で実現されている（図面にはしかしながら詳しくは示されていない）。次いでコンタクト層３がｎ-エピタキシャル層２に設けられた。さらに評価回路は金属製の導体路もしくは導体層５を有しており、これらの導体路もしくは導体層５は中間誘電体４によって互いに絶縁されている。最後に部材表面全体にさらに不動態化層（Passivierung）６が設けられた。
【００２５】
次のステップにおいて、基板背側を起点とするトレンチプロセスのためのマスキング層８が、基板１の背側に設けられた。マスキング層８の構造化によって、生ぜしめられるエッチング通路１５の位置、形状及び寸法、より正確には横断面積が規定され、エッチング通路１５は、横方向におけるすべての製造誤差を考慮して支持個所１３の内部に形成される。マスキング層８としては、例えば適宜なフォトラック層又は、例えば酸化ケイ素製のいわゆる「ハードマスク」を使用することができる。
【００２６】
図２には、トレンチプロセス後のセンサエレメント１０が示されており、このセンサエレメント１０では、部材背側から延びるエッチング通路１５が存在しており、このエッチング通路１５は、支持個所１３の内部を空洞１２の領域にまで延びている。エッチング通路１５の深さは、トレンチプロセスの時間によって決定された。図２に符号５０で示された、エッチング通路１５の領域は、トレンチ深さのための鉛直方向の製造誤差範囲である。トレンチ深さの下限は、ほぼ空洞１２の底の領域にあり、上限はほぼ空洞１２の天井のレベルにある。この製造誤差領域５０によって、エッチングストップ層は不要である。支持個所１３の領域におけるエッチング通路１５の配置によって、トレンチ製造誤差は幅及び深さにおいて吸収されることができる。
【００２７】
本発明による方法の第１の異方性のエッチングステップを形成するトレンチプロセス中には、常に、等方性のエッチング攻撃と側壁不動態化との間において切換えが行われる。この場合不動態化層は底部においては貫通エッチングされるが、壁においては残ったままであり、その結果エッチング通路１５は、極めて高いアスペクト比（Aspektverhaeltnis）で実現されることができる。トレンチプロセスに続いて、同様に部材背側を起点とした等方性のエッチングステップが実施される。そのためには例えば簡単に、トレンチプロセスの最後の等方性のエッチング攻撃を延長することができる。択一的に例えば、ＣｌＦ３を用いた等方性のエッチングステップ又は湿式エッチングステップがある。等方性のエッチングステップでは、エッチング通路１５の端部領域１６が気泡状に拡大する。このエッチング攻撃は、エッチング通路１５の端部領域１６が空洞１２に通じる接近開口１４を形成するまで、続けられる（図３及び図４参照）。図３に示されたエッチング通路１５の端部領域１６は、空洞底部のレベルに、つまり製造誤差領域５０の下限に位置しており、図４に示されたエッチング通路１５の端部領域１６は、空洞天井のレベルに、つまり製造誤差領域５０の上限に位置している。エッチング通路１５の端部領域１６の横方向における拡大によって、支持個所１３は空洞に向かって開放された。これによってダイヤフラム１１は自由に可動になった。接近開口１４が、ダイヤフラム１１への背側の圧力接続部を形成するので、センサエレメント１０は相対圧力検出のために使用されることができる。さらに、センサエレメント１０は、攻撃的な媒体内における使用のための背側圧力センサとしても使用することができる。この場合には、適宜な構造技術及び結合技術によって、基板前側において相応な基準真空が閉鎖されねばならない。
【００２８】
最後にさらに付言すると、接近開口１４は本発明による方法の枠内においては、必ずしも、ダイヤフラム１１の支持個所１３の領域において真ん中に配置されている必要はなく、例えば、空洞に接続されたスタブ路もしくは分岐路（Stichleitung）の領域において側部に配置されることも可能である。
【図１】
2010517277.tif 000003
【図２】
2010517277.tif 000004
【図３】
2010517277.tif 000005
【図４】
2010517277.tif 000006
【国際調査報告】
2010517277.tif 000007
2010517277.tif 000008
2010517277.tif 000009
2010517277.tif 000010
2010517277.tif 000011
2010517277.tif 000012