(57)【要約】スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の中の与えられたワードラインに関する読み出し電圧及び書き込み電圧を決定するための方法、回路、システムが開示されている。第１の電圧は、前記書き込み動作が前記ワードライントランジスタの飽和領域（４５４）で生じるように前記書き込み動作に加えられ得る。前記第１の電圧よりも小さい第２の電圧は、読み出し動作が前記ワードライントランジスタの線形領域（４５２）で発生するように前記読み出し動作に加えられ得る。
2010524144.tif 000002
【特許請求の範囲】
【請求項１】
スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）を設計するための方法であって、
アクセストランジスタに関する特性曲線を取得し、
前記メモリの第１の状態及び第２の状態に対応する、磁気トンネル接合（ＭＴＪ）記憶素子の状態０の抵抗及び状態１の抵抗を決定し、
前記第１の状態及び前記第２の状態の両方の書き込み動作の前記動作点が飽和領域で前記特性曲線を横切るような書き込み電圧を決定し、
前記第１の状態及び前記第２の状態の両方の読み出し動作の前記動作点が線形領域で前記特性曲線を横切るような読み出し電圧を決定する、
ことを備えた方法。
【請求項２】
最小書き込み電流よりも小さくなるように最大読み出し電流を設定することをさらに備える請求項１の方法。
【請求項３】
前記最大読み出し電流は、前記ＭＴＪの前記状態０の抵抗、前記ＭＴＪの前記状態１の抵抗、前記アクセストランジスタの前記特性曲線、または前記読み出し電流のうち少なくとも１つのプロセス、電圧及び温度（ＰＶＴ）ばらつきパラメータに基づいて決定される、請求項２に記載の方法。
【請求項４】
前記ＰＶＴばらつきは、メモリアレイの中の複数のビットセルによってモデル化される、請求項３の方法。
【請求項５】
前記最小書き込み電流は、前記ＭＴＪの前記状態０の抵抗、前記ＭＴＪの前記状態１の抵抗、前記アクセストランジスタの前記特性曲線、または前記読み出し電流のうち少なくとも１つのプロセス、電圧及び温度（ＰＶＴ）ばらつきパラメータに基づいて決定される、請求項２の方法。
【請求項６】
前記ＰＶＴばらつきは、メモリアレイの中の複数のビットセルによってモデル化される、請求項５の方法。
【請求項７】
前記読み出し電圧は、前記書き込み電圧よりも十分に小さい、請求項５の方法。
【請求項８】
前記書き込み電圧は、電源電圧であると決定される、請求項１の方法。
【請求項９】
メモリアレイの中の複数のビットセルによってプロセス、電圧及び温度（ＰＶＴ）ばらつきの影響を決定する、ここで、各ビットセルは状態０の抵抗、状態１の抵抗、アクセストランジスタ、書き込み電圧及び読み出し電圧を備えたＭＴＪを有する、ことをさらに備えた請求項１の方法。
【請求項１０】
前記複数のビットセルのそれぞれが前記飽和領域で前記特性曲線を横切る書き込み動作及び線形領域で前記特性曲線を横切る読み出し動作を有するような前記ＰＶＴばらつきの前記決定された影響に基づいて、前記状態０の抵抗、前記状態１の抵抗、前記書き込み電圧または前記読み出し電圧の中の少なくとも１つを調整する、ことをさらに備える請求項９の方法。
【請求項１１】
複数のビットセルを有するスピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）であって、
前記メモリの第１の状態及び第２の状態に対応する、磁気トンネル接合（ＭＴＪ）の状態０の抵抗及び状態１の抵抗を有する磁気トンネル接合（ＭＴＪ）記憶素子と、
ビットラインとソースラインとの間で前記ＭＴＪと直列に結合されたアクセストランジスタと、ここで、前記アクセストランジスタのゲートはワードラインと結合されている、
書き込み動作期間では、前記ビットラインまたは前記ソースラインと結合された電源電圧（ＶＤＤ）と、
読み出し動作期間では、前記ビットラインと結合される読み出し電圧（ＶＲ）と、ここで、前記読み出し電圧は、読み出し動作期間では、前記アクセストランジスタが線形領域で動作するように選択され、そして、前記アクセストランジスタは、書き込み動作期間では、飽和領域で動作する、
を各ビットセルが備えるＳＴＴ−ＭＲＡＭ。
【請求項１２】
前記ソースラインは、前記書き込み動作期間では、グラウンド電位に結合されている、請求項１１のＳＴＴ−ＭＲＡＭ。
【請求項１３】
前記アクセストランジスタの前記ゲートソース電圧（ＶＧＳ）は、前記読み出し動作及び前記書き込み動作期間では、実質的に前記同値である、請求項１１のＳＴＴ−ＭＲＡＭ。
【請求項１４】
前記電源電圧は、前記読み出し動作及び前記書き込み動作両方の期間では、前記ワードラインと接続されている、請求項１３のＳＴＴ−ＭＲＡＭ。
【請求項１５】
スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）を設計するための格納されたコードを含むコンピュータ可読媒体であって、
アクセストランジスタに関する特性曲線をコンピュータにロードさせるためのコードと、
前記メモリの第１の状態及び第２の状態に対応する、磁気トンネル接合（ＭＴＪ）記憶素子の状態０の抵抗及び状態１の抵抗をコンピュータに決定させるためのコードと、
前記第１の状態及び前記第２の状態の両方の書き込み動作の前記動作点が飽和領域で前記特性曲線を横切るように書き込み電圧をコンピュータに決定させるためのコードと、
前記第１の状態及び前記第２の状態の両方の読み取り動作の前記動作点が線形領域で前記特性曲線を横切るように読み取り電圧をコンピュータに決定させるためにコードと、
を備えるコンピュータ可読媒体。
【請求項１６】
最小書き込み電流よりも小さい最大読み出し電流をコンピュータに設定させるためのコードと、をさらに備える請求項１５のコンピュータ可読媒体。
【請求項１７】
前記書き込み電圧は電源電圧であると決定される、請求項１５のコンピュータ可読媒体。
【請求項１８】
前記読み出し電圧は、前記書き込み電圧よりも十分に小さい、請求項１５記載のコンピュータ可読媒体。
【請求項１９】
メモリアレイの中の複数のビットセルに対して、プロセス、電圧及び温度（ＰＶＴ）ばらつきの影響をコンピュータに決定させるコードと、ここで、各ビットセルは状態０の抵抗、状態１の抵抗、アクセストランジスタ、書き込み電圧及び読み出し電圧を備えたＭＴＪを有する、ことをさらに備えた請求項１５のコンピュータ可読媒体。
【請求項２０】
前記複数のビットセルのそれぞれが前記飽和領域で前記特性曲線を横切る書き込み動作及び線形領域で前記特性曲線を横切る読み出し動作を有するように前記ＰＶＴばらつきの前記決定された影響に基づいて、前記状態０の抵抗、前記状態１の抵抗、前記書き込み電圧または前記読み出し電圧の中の少なくとも１つをコンピュータに調整させるコードと、をさらに備える請求項１９のコンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
［３５Ｕ．Ｓ．Ｃ§１１９に基づく優先権主張］
本特許出願は、２００７年４月５日に出願された「ＳＰＩＮ  ＴＲＡＮＳＦＥＲ  ＴＯＲＱＵＥ  ＭＡＧＮＥＴＯＲＥＳＩＳＴＩＶＥ  ＲＡＮＤＯＭ  ＡＣＣＥＳＳ  ＭＥＭＯＲＹ  ＷＩＴＨ  ＲＥＤＵＣＥＤ  ＲＥＡＤ  ＶＯＬＴＡＧＥ」と題され、この中で参照されることにより、これについておよびこれにより明白に組み込まれた譲受人に譲渡された仮出願番号６０／９１０，２５５に対して優先権を主張する。
【０００２】
本発明の実施形態は、ランダムアクセスメモリ（（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）（ＲＡＭ））に関係する。特には、本発明の実施形態は、スピン注入トルク磁気抵抗ランダムアクセスメモリ（Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ（ＳＴＴ−ＭＲＡＭ））のメモリ設計に関係する。
【背景技術】
【０００３】
ランダムアクセスメモリ（ＲＡＭ）は、現代のデジタルアーキテクチャのユビキタスコンポーネントである。ＲＡＭは、単独のデバイスも有り得るし、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路（エイシック  ＡＳＩＣ）、システム・オン・チップ（ＳｏＣ）及び当業者に理解されるであろう他の類似デバイスのように、ＲＡＭを使用するデバイス内に集積または組み込まれたものも有り得る。ＲＡＭは揮発性も有り得るし、または不揮発性も有り得る。揮発性のＲＡＭは、電力が除かれたときはいつでも格納された情報を失う。不揮発性メモリは、電力がメモリから除かれたときでさえ、その記憶コンテンツを維持することができる。不揮発性ＲＡＭは電力が供給されることなしにそのコンテンツを維持する能力において利点を有するが、従来の不揮発性ＲＡＭは、揮発性ＲＡＭより遅い読み出し／書き込み時間を有する。
【０００４】
磁気抵抗ランダムアクセスメモリＭＲＡＭ）は、揮発性メモリに匹敵するレスポンス（読み出し／書き込み）時間を有する不揮発性メモリ技術である。電荷または電流フローとしてデータを格納する従来のＲＡＭ技術とは対照的に、ＭＲＡＭは磁性素子（ｍａｇｎｅｔｉｃ  ｅｌｅｍｅｎｔ）を使用する。図１Ａ及び１Ｂに図示されているように、磁気トンネル接合（ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ（ＭＴＪ））記憶素子（ｓｔｒａｇｅ  ｅｌｅｍｅｎｔ）１００は、２つの磁性層１１０及び１３０から形成されることができ、それぞれは、絶縁（トンネルバリア（ｔｏｎｎｅｌ  ｂａｒｒｉｅｒ））層１２０によって分離された磁界を維持できる。２つの層のうちの１つ（例えば固定層（ｆｉｘｅｄ  ｌａｙｅｒ）１１０）は特別の極性に設定されている。別の層（例えば自由層（ｆｒｅｅ  ｌａｙｅｒ）１３０）の極性１３２は、適用され得る外部場のそれと一致するように自由に変化する。自由層１３０の極性１３２の変化は、ＭＴＪ記憶素子１００の抵抗を変えるだろう。例えば、図１Ａのように極性が揃う場合、低い抵抗状態が存在する。図１Ｂのように極性が揃わない場合、そのときは、高い抵抗状態が存在する。ＭＴＪ１００の図示は単純化され、そして、当業者は、当該分野で知られているように、図示されたそれぞれの層が１以上の材質の層を備えてもよいことを理解するだろう。
【０００５】
図２Ａを参照すると、従来のＭＲＡＭのメモリセル（ｍｅｍｏｒｙ  ｃｅｌｌ）２００が読み出し動作（ｒｅａｄ  ｏｐｅｒａｔｉｏｎ）に関して図示されている。セル２００は、トランジスタ２１０、ビットライン（ｂｉｔ  ｌｉｎｅ）２２０、ディジットライン（ｄｉｇｉｔ  ｌｉｎｅ）２３０及びワードライン（ｗｏｒｄ  ｌｉｎｅ）２４０を含む。セル２００は、ＭＴＪ１００の電気抵抗を測定することにより読み出される得る。例えば、特定のＭＴＪ１００は、ＭＴＪ１００を介したビットライン２２０からの電流を切り替えることができる結合されたトランジスタ２１０を駆動することにより選択され得る。トンネル磁気抵抗効果により、ＭＴＪ１００の電気抵抗は、上記検討されたように、２つの磁性層（例えば１１０、１３０）の極性の方向に基づいて変わる。いずれか特定のＭＴＪ１００の内部の抵抗は、自由層の極性に起因する電流から決定される。従来通り、固定層１１０及び自由層１３０が同じ極性を有する場合、抵抗は低く、“０”が読み出される。固定層１１０及び自由層１３０が反対の極性を有する場合、抵抗はより高く、“１”が読み出される。
【０００６】
図２Ｂを参照すると、従来のＭＲＡＭのメモリセル２００が書き込み動作（ｗｒｉｔｅ  ｏｐｅｒａｔｉｏｎ）に関して示されている。ＭＲＡＭの書き込み動作は磁性動作（ｍａｇｎｅｔｉｃ  ｏｐｅｒａｔｉｏｎ）である。したがって、トランジスタ２１０は書き込み動作期間ではオフである。電流は、ＭＴＪ１００の自由層の極性及び結果としてセル２００の論理状態（ｌｏｇｉｃ  ｓｔａｔｅ）に影響し得る磁界２５０及び２６０を規定するためのビットライン２２０及びディジットライン２３０を介して伝搬される。したがって、データは、ＭＴＪ１００に書き込まれ、そして格納され得る。
【０００７】
ＭＲＡＭは、時間経過による劣化しないこと、低電力消費量、高密度（つまり小さなビットセル（ｂｉｔ  ｃｅｌｌ）サイズ）及び高速であるなどの汎用なメモリを候補とするいくつかの望ましい特徴を有する。しかしながら、ＭＲＡＭはスケーラビリティー（ｓｃａｌａｂｉｌｉｔｙ）の問題を有する。特に、ビットセルがより小さくなると、メモリ状態を切り替えるために用いられる磁界は増加する。したがって、電流密度と電力消費量は、より高い磁界を提供するために増加し、それにより、ＭＲＡＭのスケーラビリティーを制限する。
【０００８】
従来のＭＲＡＭと異なり、スピント注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）は、電子が薄膜（スピンフィルタ）を通り抜けるようにスピン分極（ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ）する電子を使用する。ＳＴＴ−ＭＲＡＭは、スピン注入トルクＲＡＭ（Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  ＲＡＭ（ＳＴＴ−ＲＡＭ））、スピントルク注入磁気スイッチングＲＡＭ（Ｓｐｉｎ  Ｔｏｒｑｕｅ  Ｔｒａｎｓｆｅｒ  Ｍａｇｎｅｔｉｚａｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ  ＲＡＭ（Ｓｐｉｎ−ＲＡＭ））、スピンモーメント注入（Ｓｐｉｎ  Ｍｏｍｅｎｔｕｍ  Ｔｒａｎｓｆｅｒ（ＳＭＴ−ＲＡＭ））としても知られている。書き込み動作期間では、スピン分極電子（ｓｐｉｎ−ｐｏｌａｒｉｚｅｄ  ｅｌｅｃｔｒｏｎ）は自由層上でトルクを作用し、そしてそれは、自由層の極性を切り替えることができる。読み出し動作は、先に検討されているように、ＭＴＪ記憶素子の論理状態／抵抗を検出するために電流が使用されているという点で、従来のＭＲＡＭに似ている。図３Ａに図示されているように、ＳＴＴ−ＭＲＡＭビットセル３００は、ＭＴＪ３０５、トランジスタ３１０、ビットライン３２０及びワードライン３３０を含む。トランジスタ３１０は、電流がＭＴＪ３０５を通って流れることを許可するために、読み出し及び書き込み動作の両方のためにスイッチオンされるため、論理状態は読み出されまたは書き込まれ得る。
【０００９】
図３Ｂを参照すると、書き込み／読み出し動作のさらなる検討のために、より詳細なＳＴＴ−ＭＲＡＭセル３０１の図が示されている。すでに検討されたＭＴＪ３０５、トランジスタ３１０、ビットライン３２０及びワードライン３３０のような素子に加えて、ソースライン（ｓｏｕｒｃｅ  ｌｉｎｅ）３４０、検出アンプ（ｓｅｎｓｅ  ａｍｐｌｉｆｅｒ）３５０、読み出し／書き込み回路（ｒｅａｄ／ｗｒｉｔｅ  ｃｉｒｃｕｉｔｒｙ）３６０及びビットライン参照回路（ｂｉｔ  ｌｉｎｅ  ｒｅｆｅｒｅｎｃｅ）３７０が示されている。上記に検討されているように、ＳＴＴ−ＭＲＡＭの中の書き込み動作は電気的である。読み出し／書き込み回路３６０は、ビットライン３２０とソースライン３４０との間の書き込み電圧（ｗｒｉｔｅ  ｖｏｌｔａｇｅ）を生成する。ビットライン３２０とソースライン３４０との間の電圧の極性によって、ＭＴＪ３０５の自由層の極性は変わることができ、対応するように、論理状態はセル３０１に書き込まれ得る。同様に、読み出し動作期間では、読み出し電流（ｒｅａｄ  ｃｕｒｒｅｎｔ）は生成され、それはＭＴＪ３０５を通り抜けてビットライン３２０とソースライン３４０との間に流れる。電流がトランジスタ３１０を介して流れることを許される場合、ＭＴＪ３０５の抵抗（論理状態）は、ビットライン３２０とソースライン３４０との間の電位差に基づいて決定されることができ、そしてそれは、参照回路３７０と比較され、次に、検出アンプ３５０によって増幅される。当業者はメモリセル３０１の構成及び動作は当該分野で知られていると理解できるだろう。さらなる詳細は、例えば、Ｍ．Ｈｏｓｏｍｉ他「Ａ  ＮｏｖｅｌＮｏｎｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  ｗｉｔｈ  Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｍａｇｎｅｔｉｚａｔｉｏｎ  Ｓｗｉｔｃｈｉｎｇ：Ｓｐｉｎ−ＲＡＭ」（ＩＥＤＭ会議（２００５）の議事録）で提供され、そしてそれは、その全体を参照することによりこの中に組み込まれている。
【００１０】
ＳＴＴ−ＭＲＡＭの電気的な書き込み動作はＭＲＡＭの中の磁気の書き込み動作によりスケーラビリティーの問題を解消する。さらに、回路設計は、ＳＴＴ−ＭＲＡＭによって複雑さをより抑えられる。しかしながら、読み出し動作及び書き込み動作の両方は、電流がＭＴＪ３０５を通り抜けることにより実行されるため、読み出し動作では、ＭＴＪ３０５に格納されているデータを不安定にする可能性がある。例えば、もし読み出し電流が書き込み電流の閾値と同等またはより大きい場合には、そのとき、読み出し動作がＭＴＪ３０５の論理状態を不安定にするかもしれなく、そしてメモリの保全性（ｉｎｔｅｇｒｉｔｙ）を低下させるかもしれない十分な機会がある。
【発明の概要】
【００１１】
本発明の典型的な実施形態は、スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の低減された読み出し電圧のための方法、回路及びシステムに向けられている。
【００１２】
したがって、本発明の実施形態は、スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）を設計するための方法であって、アクセストランジスタに関する特性曲線を取得し、前記メモリの第１の状態及び第２の状態に対応する磁気トンネル接合（ＭＴＪ）記憶素子の状態０（ｓｔａｔｅ０）抵抗及び状態１（ｓｔａｔｅ１）抵抗を決定し、前記第１の状態及び第２の状態の両方の書き込み動作の前記動作点が飽和領域で前記特性曲線を横切る（ｉｎｔｅｒｃｅｐｔ）ように書き込み電圧を決定し、前記第１の状態及び前記第２の状態の両方の読み出し動作の前記動作点が線形領域で前記特性曲線を横切るような読み出し電圧を決定することを備える方法を含む。
【００１３】
アクセスメモリ（ＳＴＴ−ＭＲＡＭ）は複数のビットセルを有し、各ビットセルは、前記メモリの第１の状態及び第２の状態に対応する、状態０の抵抗及び状態１の抵抗を有する磁気トンネル接合（ＭＴＪ)記憶素子と、ビットラインとソースラインとの間に前記ＭＴＪと直列に結合されたアクセストランジスタと、ここで前記アクセストランジスタのゲートはワードラインと結合されている、書き込み動作期間では、前記ビットラインまたは前記ソースラインに結合された電源電圧（ＶＤＤ）と、読み出し動作期間では、前記ビットラインと結合された読み出し電圧（ＶＲ）と、ここで前記読み出し電圧は、読み出し動作期間では、前記アクセストランジスタが線形領域で動作するように選択され、そして、前記アクセストランジスタは、書き込み動作期間では、飽和領域で動作する、ことを備える。
【００１４】
本発明のもう一つの実施形態は、スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）を設計用に格納されたコードを含むコンピュータ可読媒体（ｃｏｍｐｕｔｅｒ  ｒｅａｄａｂｌｅ  ｍｅｄｉｕｍ）であって、アクセストランジスタに関する特性曲線をコンピュータにロードさせるためのコードと、前記メモリの第１の状態及び第２の状態に対応する磁気トンネル接合（ＭＴＪ）記憶素子の状態０の抵抗及び状態１の抵抗をコンピュータに決定させるためのコードと前記第１の状態及び前記第２の状態の両方の書き込み動作の前記動作点が飽和領域で前記特性曲線を横切るように書き込み電圧をコンピュータに決定させるためのコードと、前記第１の状態及び前記第２の状態両方の読み取り動作の前記動作点が線形領域で前記特性曲線を横切るように読み取り電圧をコンピュータに決定させるためにコードと、を備えるメディアを含む。
【００１５】
添付図面は、本発明の実施形態の説明に役立てるために存在し、実施形態の単なる図示として与えられ、これに限定されない。
【図面の簡単な説明】
【００１６】
【図１Ａ】磁気トンネル接合（ＭＴＪ）記憶素子の図。
【図１Ｂ】磁気トンネル接合（ＭＴＪ）記憶素子の図。
【図２Ａ】読み出し動作期間での磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルの図。
【図２Ｂ】書き込み動作期間での磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルの図。
【図３Ａ】スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）セルの図。
【図３Ｂ】スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）セルの図。
【図４Ａ】ＳＴＴ−ＭＲＡＭセルの簡単な概略図。
【図４Ｂ】様々な動作点を示す負荷線（ｌｏａｄ  ｌｉｎｅ）及びワードライントランジスタに関する特性曲線を示すグラフ。
【図５Ａ】飽和領域の様々な読み出し動作点を示す負荷線及びワードライントランジスタに関する特性曲線を示すグラフ。
【図５Ｂ】線形領域の様々な読み出し動作点を示す負荷線及びワードライントランジスタに関する特性曲線を示すグラフ。
【図６Ａ】飽和領域の様々な書き込み動作点を示す負荷線及びワードライントランジスタに関する特性曲線を示すグラフ。
【図６Ｂ】線形領域の様々な書き込み動作点を示す負荷線及びワードライントランジスタに関する特性曲線を示すグラフ。
【図７】様々な読み出し及び書き込み動作点を示す負荷線及びワードライントランジスタに関する特性曲線を示すグラフ。
【図８】様々な読み出し及び書き込み動作点を示す負荷線及びワードライントランジスタに関する特性曲線を示すグラフ。
【図９】ＳＴＴ−ＭＲＡＭビットセルの様々な動作点を決定するための設計法を示すフローチャート。
【詳細な説明】
【００１７】
本発明の実施形態の態様は、本発明の特定の実施形態に向けられた以下の説明及び関連する図面に開示されている。代わりの実施形態は本発明の範囲から外れることなく考え出されてもよい。さらに、本発明のよく知られた要素は、本発明の実施形態の関連する詳細を不明瞭にしないように詳細に記述されない、または省略されるであろう。
【００１８】
ここに使用される専門用語は、特定の実施形態のみを説明する目的で用いられ、発明の実施形態に制限されるようには意図されていない。この中で使用されているように、前後関係が明確に区別して示していなければ、単数形“ａ”、“ａｎ”及び“ｔｈｅ”は複数形も含むように意図されている。この中で使用されている場合、用語“備える（ｃｏｍｐｒｉｓｅｓ）”、“備えた（ｃｏｍｐｒｉｓｉｎｇ）”、“含む（ｉｎｃｌｕｄｅ）”、及び／または“含んだ（ｉｎｃｌｕｄｉｎｇ）”は、記載された特徴、整数値（ｉｎｔｅｇｅｒ）、ステップ、動作、要素（ｅｌｅｍｅｎｔ）及び／または構成要素（ｃｏｍｐｏｎｅｎｔ）の存在を特定するが、１つ以上の他の特徴、整数値、ステップ、動作、要素、コンポーネント及び／またはそのグループの存在や追加を妨げないことはさらに理解されるであろう。
【００１９】
“典型的な”という用語は、“例（ｅｘａｍｐｌｅ）、事例（ｉｎｓｔａｎｃｅ）または実例（ｉｌｌｕｓｔｒａｔｉｏｎ）として役立つ”ことを意味するためにこの中で使用される。“典型的な”としてこの中で記載されたいずれの実施形態も必ずしも他の実施形態よりも好ましいまたは有利として解釈されない。同様に、用語“発明の実施形態”は、本発明の全ての実施形態が検討された特徴、利点または動作のモードを含むことを必要としない。
【００２０】
背景で検討されているように、ＳＴＴ−ＭＲＡＭは各セルのために低い書き込み電流を使用し、そしてそれはＭＲＡＭを超えたこのメモリタイプの利点である。しかしながら、従来の設計では、セル読み出し電流は書き込み電流の閾値に近づくまたは高くなり得るため、無効な書き込み動作／破壊的な読み出しを生じさせる可能性がある。
【００２１】
図４Ａを参照すると、ＳＴＴ−ＭＲＡＭセルの単純化された概略図が示されている。ＭＴＪは抵抗（Ｒ）４１０によって表わされ、ビットライン（ＢＬ）とソースライン（ＳＬ）との間のアクセストランジスタ４２０と直列結合である。セル動作（ｃｅｌｌ  ｏｐｅｒａｔｉｏｎ）は、ブレークダウン（ｂｒｅａｋｄｏｗｎ）；読み出し（ｒｅａｄ）；そして書き込み（ｗｒｉｔｅ）の３つのモードを持つと考えることができる。状態０と状態１との間の大きなセル電流差は、適切な検出動作のために望まれる。書き込みモードにおいて、以前に検討されたように、書き込み動作は状態０と状態１を書き込む双方向動作である。低い書き込み電流は低電力動作に使用される。このメモリセルに関する設計課題のいくつかは、読み出し及び書き込み動作が同じパスを使用し、電気的であることを含む。したがって、もし読み出し電流が最小書き込み電流よりも大きければ、破壊的な読み出しが生じるだろう。さらに、もし書き込み動作期間でのＭＴＪ間の電圧（例えばＶＭ）がＶbreakdownよりも高ければ、ブレークダウンモードが生じ得る。電圧（Ｖ）はＭＴＪ間の電圧（ＶＭ）及びドレインソース電圧（ＶＤＳ）の合計である。ＭＴＪ間の電圧は、
【数１】
2010524144.tif 000003
【００２２】
のように決定され得る。
【００２３】
そして、ドレインソース電流（ＩＤＳ）は、ゲートソース電圧（ＶＤＳ）、ドレインソース電圧（ＶＤＳ）、トランジスタ閾電圧（Ｖｔ）及びチャネル長に対するチャネル幅の比率（Ｗ／Ｌ）の関数として決定され、そしてそれは、
【数２】
2010524144.tif 000004
【００２４】
として与えられ得る。
【００２５】
ゲートソース電圧（ＶＧＳ）は、
【数３】
2010524144.tif 000005
【００２６】
として決定され得る。
【００２７】
ここで、ＶＷＬはワードラインにおける電圧であり、ＶＳＬはソースラインにおける電圧である。ドレインソース電圧（ＶＤＳ）は、
【数４】
2010524144.tif 000006
【００２８】
として決定され得る。
【００２９】
ここで、ＶＤは、ＭＴＪ４１０とアクセストランジスタ４２０との間の接続点（ｎｏｄｅ）Ｄでの電圧である。電圧（Ｖ）は、
【数５】
2010524144.tif 000007
【００３０】
としても決定され得る。
【００３１】
ここで、ＶＢＬは、ビットラインにおける電圧である。さらに、アクセストランジスタの飽和領域及び線形領域に関する条件は、
【数６】
2010524144.tif 000008
【数７】
2010524144.tif 000009
【００３２】
と定義され得る。
【００３３】
簡単な概略に加えて、アクセス（またはワードライン）トランジスタ４２０に関する特性曲線は、図４Ｂに与えられる。特性曲線は、一群の曲線であり、それぞれは、特定のゲートソース電圧（ＶＧＳ）についてのドレインソース電圧（ＶＤＳ）とドレインソース電流（ＩＤＳ）との関係を示す描画である。特性曲線に加えて、負荷線（ｌｏａｄ  ｌｉｎｅ）４５０が描画されている。図４Ｂから見てとられるように、負荷線４５０は、特性曲線の線形領域である点（ｐｏｉｎｔ）４５２及び飽和領域である点４５４と交差する。
【００３４】
図５Ａは、与えられた読み出し電流ＶＲに対して、状態０の読み出し動作に関する負荷線５２０及び状態１の読み出し動作に関する負荷線５１０を図示する。負荷線は１／Ｒ０の傾斜を有し、ここでＲ０はＭＴＪの状態０の抵抗である。同様に、負荷線ライン５１０は１／Ｒ１の傾斜を有し、ここでＲ１はＭＴＪの状態１の抵抗である。両方の線は、点ＶＲでドレインソース電圧（ＶＤＳ）ラインと交差し、点５１２及び５２２それぞれでアクセストランジスタ曲線の飽和部分と交差する。両方の状態は飽和部分で動作しているので、状態０に関する読み出し電流は状態１に関する読み出し電流と実質的に等しい（つまりＩ０＝Ｉ１）。したがって、読み出し動作が飽和領域で生じれば、両方の状態に関する読み出し電流が類似するだろうから、ＭＴＪの状態を検出することは難しいだろう。
【００３５】
もし読み出しモード動作が線形領域で動作されるように設計されれば、読み出しモード動作は状態０と状態１との間の十分な電流差を持つように設計され得る。図５Ｂは、与えられた読み出し電圧ＶＲ及び与えられたゲートソース電圧（ＶＧＳ）に対して、状態０の読み出し動作に関する負荷線５３０及び状態１の読み出し動作に関する負荷線５４０を図示する。負荷線５４０は１／Ｒ０の傾きを有し、ここでＲ０はＭＴＪの状態０の抵抗である。同様に、負荷線５３０も１／Ｒ１の傾きを有し、ここでＲ１はＭＴＪの状態１の抵抗である。両方の線は、点ＶＲでドレインソース電圧ラインと交差する。しかしながら、この設定では、負荷線は、Ｒ１及びＲ０それぞれについて点５３２及び５４２でアクセストランジスタ曲線の線形部分と交差する。図５Ｂから見てとられるように、読み出し動作期間では線形部分で動作することによって、状態０に関する読み出し電流は、状態１に関する読み出し電流よりも大きくなり得る（つまりＩ０＞Ｉ１）。状態０と状態１との間の十分な電流差を持たせる設計目標は達成され得る。したがって、ＭＴＪの状態は異なる電流に基づいてより容易に検出されるだろうし、読み出しエラーは低減され得る。ワードライン（またはアクセス）トランジスタのより小さなオン状態抵抗Ｒｏｎのように、他の要因も、電流差を増加し得る。さらに、読み出し動作期間では、Ｒ０とＲ１との間の差も電流差を増加させる傾向にあるだろう。 
読み出し動作とは対照的に、書き込み動作は、各状態に関して似通った電流の大きさを持つことができ、好ましくは電力消費量を可能な限り減らすように書き込み電流を小さくする。書き込み動作に関する負荷線は図６Ａ及び６Ｂに図示されている。図６Ａには、与えられた書き込み電圧ＶＷに対して、状態１の書き込み動作に関する負荷線６１０及び状態０の書き込み動作に関する負荷線６２０が図示されている。負荷線は、１／Ｒ０の傾きを有し、ここでＲ０はＭＴＪの状態０の抵抗である。同様に、負荷線６１０は、１／Ｒ１の傾きを有し、ここでＲ１はＭＴＪの状態１の抵抗である。両方の線は、ドレインソース電圧ラインと点ＶＷで交差し、ワードライントランジスタの飽和領域と点６１２及び６２２それぞれで交差する。両方の状態は飽和部分で動作しているので、状態０に関する書き込み電流の大きさは、状態１に関する書き込み電流の大きさと実質的に等しい（つまりＩＷ０＝ＩＷ１＝ＩＷ）。
【００３６】
その一方で、図６Ｂは、与えられた書き込み電圧ＶＷに対して、状態１の書き込み動作に関する負荷線６３０及び状態０の書き込み動作に関する飽和領域で交差する負荷線６４０を図示する。負荷線６４０も１／Ｒ０の傾きを有し、ここでＲ０はＭＴＪの状態０の抵抗である。同様に、負荷線６３０も１／Ｒ０の傾きを有し、ここでＲ０はＭＴＪの状態０の抵抗である。両方の線は、ドレインソース電圧（ＶＤＳ）と点ＶＷで交差する。しかしながら、この設定では、負荷線は、Ｒ１及びＲ０それぞれについて点６３２及び６４２とワードライントランジスタ曲線の線形部分と交差する。図６Ｂから見てとられるように、書き込み動作期間では線形部分で動作することにより、状態０に関する書き込み電流の大きさは、状態１に関する書き込み電流の大きさよりも大きい（つまり、ＩＷ０＞ＩＷ１）。大きな電流差は、書き込み動作では必要とされていないため、設計目標はアクセストランジスタの飽和領域で書き込み動作を生じさせることである。
【００３７】
図７は、読み出し及び書き込み動作点の合成及び典型的な設計の関連する負荷線の例を図示する。図示された例では、アクセストランジスタのゲートソース電圧（ＶＧＳ）は一定と考えられているため、１つの曲線７００だけがＶＧＳに関して描かれている。この設計では、与えられた書き込み電圧ＶＷに対して、状態０の書き込み動作に関する負荷線７２０及び状態１の書き込み動作に関する負荷線７１０が描かれている。ここでもう一度、負荷線７２０は１／Ｒ１の傾きを有し、ここでＲ０はＭＴＪの状態０の抵抗である。同様に、負荷線７１０は、１／Ｒ１の傾きを有し、ここでＲ１はＭＴＪの状態１の抵抗である。両方の線は、ドレインソース電圧ライン（ＶＤＳ）と点ＶＷで交差し、Ｒ１及びＲ０それぞれについて点７１２と７２２と飽和領域で交差するように設計され得る。したがって、一定の書き込み電流の大きさＩＷが取得され得る。
【００３８】
読み出し動作では、異なる読み出し状態に関する電流差が存在することが望まれる。したがって、状態０の読み出し動作に関する負荷線７４０及び状態１の読み出し動作に関する負荷線７３０は、与えられた読み出し電圧ＶＲに対して描かれている。負荷線７４０も１／Ｒ０の傾きを有し、ここでＲ０は、ＭＴＪの状態０の抵抗である。同様に、負荷線７３０は、１／Ｒ０の傾きを有し、ここでＲ１はＭＴＪの状態１の抵抗である。これらの傾きが概ね書き込み動作に関する同じ傾きに相当すると理解されるだろう。両方の線はドレイン電圧ラインと読み出し電圧ＶＲで交差する。適切な読み出し電圧ＶＲを選択することにより、負荷線は、Ｒ１及びＲ０それぞれについて点７３２及び７４２でアクセストランジスタ曲線７００の線形部分と交差できる。読み出し動作期間では線形部分で動作することによって、図７から見てとられるように、検出できる差は、状態０に関する読み出し電流と状態１に関する読み出し電流との間で設定され得る（つまり、ＩＲ０＞ＩＲ１）。
【００３９】
図７に図示された例は、少なくとも次の設計目標を達成する。
【００４０】
・読み出し動作点：アクセストランジスタの線形領域
・書き込み動作点：アクセストランジスタの飽和領域
・読み出し電流は、破壊的な読み出しを防ぐために書き込み電流よりも小さい
先に記されたように、読み出し動作は、線形領域で生じるため、状態０に関する読み出し電流は、状態１に関する読み出し電流よりも大きくなるだろう（つまり、Ｉ０＞Ｉ１）。したがって、状態０と状態１との間の十分な電流差は、ＭＴＪの状態を検出することをより容易にし、読み出しエラーは低減され得る。読み出し状態間の電流差が大きくなるほど、設計はすべての回路によって経験則から得られたプロセス、電圧および温度（ＰＶＴ）ばらつきに対してより弾力的であろう。同様に、どの読み出し電流よりも高い電流（つまり、ＩＷ＞＞Ｉ０＞Ｉ１）の飽和領域で生じる書き込み動作を設計することは、先に検討した破壊的な読み取り問題に対して、許容ＰＶＴばらつきの許容範囲を改善し得る。図示されているように、これは、読み出し電圧（ＶＲ）よりも大きい書き込み電圧（ＶＷ）を有することにより達成され得る。書き込み電圧と読み出し電圧の間の差７５０は、与えられた設計に関するアクセストランジスタ特性曲線及び予期されるＰＶＴばらつきに基づいて決定され得る設計パラメータである。
【００４１】
図８は、発明の実施形態に関する様々な読み出し及び書き込み動作点を示す汎用グラフである。グラフの要素は、ＳＴＴ−ＭＲＡＭセル設計の様々なパラメータから取得され得る。これらのパラメータは、例えば、ＭＴＪの状態０（Ｒ０）及び状態１（Ｒ１）抵抗、与えられた電圧（ＶＧＳ）についてのアクセストランジスタに関する特性曲線を含む。そして、書き込み及び読み出し負荷線に基づいて、書き込み電圧（ＶＷ）は、飽和領域を横切るように選択され、読み出し電圧（ＶＲ）は線形領域を横切るように設定され得る。さらに、読み出し及び書き込み電圧は、最大読み出し電流（例えばＩＲ０）は、上記検討された設計目標を満たすために、書き込み電流（ＩＷ）及び最小書き込み電流よりも小さいことを確実にするために設定され得る。最小書き込み電流（ＩＷｍｉｎ）は、セル電流、ＭＴＪ抵抗のばらつき、セルサイズ及びＶｔを考慮することで決定され得る。最小書き込み電流は、計算された最小書き込み電流よりも大きくなるように設定され得る。
【００４２】
単純な回路設計は、１つの電源装置（例えば電源電圧（ＶＤＤ）及びグラウンド）のみを使用し、読み出し電圧（ＶＲ）に関する中間電圧を生成することで達成できる。典型的な設定には次のような設定があり得る。
【００４３】
・電圧レベルとしてのＶＤＤ、０及びＶＲ
・読み出し及び書き込みの両方についてＶＷＬ＝ＶＤＤ
・書き込みについてＶＢＬ＝ＶＤＤ（０）及びＶＳＬ＝０（ＶＤＤ）
・読み出しについてＶＢＬ＝ＶＲ及びＶＳＬ＝０
前述でのＶＤＤは電源電圧であり、ＶＲは読み出し電圧であり、ＶＷＬはワードライン電圧であり、ＶＢＬはビットライン電圧であり、ＶＳＬはソースライン電圧である。前述のパラメータは、１つのＤＣ電圧発生器のみをＶＲに対して使用する。上記のように、ビットライン及びソースライン電圧の両方は、書き込まれている状態に応じて、書き込み動作期間では、グラウンド（０）またはＶＤＤに結合されている。ソースライン電圧は、読み出し期間では、グラウンド（０）に設定され、ビットラインは、ＶＲに設定される。ワードライン電圧は、使用可能なときに、読み出し及び書き込みの両方についてＶＤＤに結合される。したがって、全ての動作状態は、電圧レベルとしてのＶＤＤ、ＶＲ及びグラウンド（０）のみで達成され得る。アクセストランジスタの特性曲線のまとまりの中でのＶＤＤ及びＶＲの適切な選択は、上記検討された設計目的がＤＣ電圧の最少数で達成されることを可能にする（つまり、アクセストランジスタの線形領域での読み出し動作点;アクセストランジスタの飽和領域での書き込み動作点;及び書き込み電流よりも小さな読み出し電流）。
【００４４】
したがって、本発明の実施形態は、複数のビットセルを有するスピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）を含むことができる。それぞれのセルは、図４Ａに図示されているように、状態０の抵抗、状態１の抵抗及びアクセストランジスタを有する磁気トンネル接合（ＭＴＪ）記憶素子を含むことができる。アクセストランジスタはビットラインとソースラインとの間のＭＴＪと直列結合され得る。アクセストランジスタのゲートは、ワードライン（ＷＬ）に結合され得る。電源電圧（ＶＤＤ）は、書き込み動作中ではビットラインまたはソースラインに加えられることができる。ＶＤＤに接続されていない別のライン（ビットラインまたはソースライン）は、上記検討されたように、両方の状態に関する書き込み動作を許可するためにグラウンドに結合され得る。読み出し電圧（ＶＲ）は、読み出し動作期間では、ビットラインに加えられることができ、ソースラインはグラウンドまたは０ボルトに設定され得る。さらに、ＷＬは、書き込み及び読み出し動作の両方の期間ではＶＤＤに結合され得る。上記検討されたように、読み出し電圧はアクセストランジスタが読み出し動作期間では線形領域で動作するように選択されることができ、書き込み電圧（ＶＤＤ）はアクセストランジスタが読み出し動作期間では飽和領域で動作するように選択されることができる。
【００４５】
上記を考慮して、動作（ａｃｔｉｏｎ）、工程（ｓｔｅｐ）、機能（ｆｕｎｃｔｉｏｎ）及び／またはアルゴリズム（ａｌｇｏｒｉｔｈｍ）の様々なシーケンスを実行するための方法は、本発明の実施形態に含まれると理解されるであろう。したがって、図９を参照すると、本発明の実施形態は、アクセストランジスタに関する特性曲線を取得する（９１０）ことを備えたスピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の設計方法を含む。メモリの第１及び第２の状態に対応する磁気トンネル接合（ＭＴＪ）記憶素子の状態０の抵抗及び状態１の抵抗は決定され得る（９２０）。書き込み電圧は、第１の状態及び第２の状態の両方の書き込み動作の動作点が飽和領域で特性曲線を横切るように決定され得る（９３０）。そして、読み出し電圧は、第１の状態及び第２の状態の両方の読み出し動作の動作点が線形領域で特性曲線を横切るように決定され得る（９４０）。さらに、最大読み出し電流は最小書き込み電流よりも小さいように設定されている。
【００４６】
さらに、プロセス、電圧及び温度（ＰＶＴ）ばらつきの影響は、メモリアレイ（ｍｅｍｏｒｙ  ａｒｒａｙ）中の複数のビットセルに対して決定され得る。それぞれのビットセルは、ＭＴＪ、アクセストランジスタ及び似通った書き込み電圧並びに読み出し電圧を有する。したがって、ＰＶＴばらつきの影響は評価されることができ、設計は予測されたばらつきの範囲を超えてうまく動作するだろうことを確実にすると評価され、そしてそれは、設計エンジニアに容易に利用できる情報（例えば様々なアクセストランジスタ設計に関する特性曲線）及び設計エンジニアによって強いられる制限（例えば最小と最大の動作電圧及び温度）で決定され得る。当初の設計が許容できると決定されない場合、状態０の抵抗、状態１の抵抗、書き込み電圧または読み出し電圧のうち少なくとも１つは、決定されたＰＶＴばらつきの影響に基づいて適応されることができ、例えば、図９のプロセスは繰り返され得る。さらに、異なる特性曲線を備えた異なるアクセストランジスタ設計は検討され得る。したがって、メモリ設計は、複数のビットセルそれぞれが特性曲線を飽和領域で横切る書き込み動作を有し、読み取り動作それぞれが特性曲線を線形領域で横切るように決定され得る。
【００４７】
この中で開示された実施形態に関連して記載された方法、シーケンス及び／またはアルゴリズムは、ハードウェアで、プロセッサによって実行されたソフトウェアモジュールで、または２つの組み合わせで直接的に具体化されてもよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭまたは当該分野で知られたいかなる他の形式に備えられていてもよい。典型的な記憶媒体は、プロセッサが記憶媒体から情報を読み出し、そして情報を書き込むようにプロセッサと結合されている。他には、記憶媒体はプロセッサに一体となっていてもよい。プロセッサと記憶媒体はＡＳＩＣに備わっていてもよい。ＡＳＩＣはユーザ端末に備わっているかもしれない。他には、プロセッサと記憶媒体はユーザ端末に個別の構成要素として備わっていてもよい。したがって、本発明の実施形態は、先に記述された設計プロセスを実行するように構成されたユーザ端末を含むことができる。
【００４８】
１つ以上の典型的な実施形態では、説明された機能（ｆｕｎｃｔｉｏｎ）は、ハードウェア、ソフトウェア、ファームウェアまたはそのいかなる組み合わせで実行されてもよい。もしソフトウェアで実行されるならば、機能は、コンピュータ可読媒体に１つ以上の指令またはコードとして、格納または送出されてもよい。コンピュータ可読媒体は、ある場所から他の場所へコンピュータプログラムの転送を容易にするあらゆる媒体を含んだ通信媒体及びコンピュータ記憶媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得るあらゆる利用可能な媒体であってもよい。限定されるものではない例としては、そのようなコンピュータ可読媒体は、指令またはデータ構造の形式で所望のプログラムコードを格納または持ち運ぶために使用され、または、コンピュータによってアクセスされ得るＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶装置、いかなる他の媒体を意味し得る。さらに、いかなる接続（ｃｏｎｎｅｃｔｉｏｎ）も当然にコンピュータ可読媒体と称される。例えば、もしソフトウェアが、同軸ケーブル、光ファイバケーブル、撚り対線、デジタル加入者線（ＤＳＬ）あるいは赤外線、無線及びマイクロ波のような無線技術を使用してウェブサイト、サーバまたは他の遠隔ソースから伝送されるなら、そのとき同軸ケーブル、光ファイバケーブル、撚り対線、デジタル加入者線（ＤＳＬ）あるいは赤外線、無線及びマイクロ波のような無線技術は媒体の定義に含まれる。ディスク（ｄｉｓｋ，ｄｉｓｃ）は、この中で使用されているように、コンパクトディスク（ＣＤ）、レーザディスク、光ディスク、デジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）そしてブルーレイディスクを含み、ディスク（ｄｉｓｋ）は、通常、磁気的にデータを再生し、一方、ディスク（ｄｉｓｃ）は、レーザで光学的にデータを再生する。上記の組み合わせもコンピュータ可読媒体の範囲内に含まれるべきである。
【００４９】
したがって、本発明の実施形態は、スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）を設計用にそこに格納されたコードを含んでいるコンピュータ可読媒体であって、アクセストランジスタに関する特性曲線をコンピュータにロードさせるためのコードと、前記メモリの第１の状態及び第２の状態に対応する磁気トンネル接合（ＭＴＪ）記憶素子の状態０の抵抗及び状態１の抵抗をコンピュータに決定させるためのコードと、前記第１の状態及び前記第２の状態の両方の書き込み動作の動作点が飽和領域で前記特性曲線を横切るように書き込み電圧をコンピュータに決定させるためのコードと、前記第１の状態及び前記第２の状態の両方の読み取り動作の前記動作点が線形領域で前記特性曲線を横切るように読み取り電圧をコンピュータに決定させるためにコードとを備えるメディアを含む。さらに、この中で記載している機能のうちのいずれかは、本発明の実施形態にさらなる付加的なコードとして含まれ得る。
【００５０】
前述の開示は本発明の具体的な実例形態を示しているが、添付された特許請求の範囲によって定義されるような本発明の実施形態の範囲から外れることなく様々な変更及び改良がこの中でなされ得ることは留意されるべきである。この中で記載された本発明の実施形態に基づく方法の動作及び／または工程、機能は、いかなる特定の順序で実行される必要はない。更に、本発明の要素は、単数で記載または権利要求されているかもしれないが、単数が明示的に記載されていない限り、複数は検討される。
【図１Ａ】
2010524144.tif 000010
【図１Ｂ】
2010524144.tif 000011
【図２Ａ】
2010524144.tif 000012
【図２Ｂ】
2010524144.tif 000013
【図３Ａ】
2010524144.tif 000014
【図３Ｂ】
2010524144.tif 000015
【図４Ａ】
2010524144.tif 000016
【図４Ｂ】
2010524144.tif 000017
【図５Ａ】
2010524144.tif 000018
【図５Ｂ】
2010524144.tif 000019
【図６Ａ】
2010524144.tif 000020
【図６Ｂ】
2010524144.tif 000021
【図７】
2010524144.tif 000022
【図８】
2010524144.tif 000023
【図９】
2010524144.tif 000024
【国際調査報告】
2010524144.tif 000025
2010524144.tif 000026