(57)【要約】本発明は、絶縁層によって分離された上部及び下部プレートを有する金属−絶縁体−金属キャパシタを形成する方法に関するものであり、上部及び下部プレートの一方が、これらの上部及び下部プレートの他方内の対応するキャビティ内に延びる少なくとも１つの突起を備えた形状を有し、この方法は、１本以上のナノファイバーをベース面上に成長させるステップを含む。
2010506391.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層によって分離された上部プレート及び下部プレートを備えた金属−絶縁体−金属キャパシタを形成する方法であって、前記上部プレート及び前記下部プレートの一方が少なくとも１つの突起を備え、この突起が、前記上部プレート及び前記下部プレートの他方内の当該突起に対応するキャビティ内に延びる形態を有する金属−絶縁体−金属キャパシタを形成する方法において、
少なくとも１本のナノファイバーをベース面上に成長させるステップと；
前記上部プレート及び前記下部プレートの前記一方を、前記少なくとも１つの突起の直径が、前記少なくとも１本のナノファイバーの直径によって決まるように形成するステップと
を備えていることを特徴とする方法。
【請求項２】
請求項１に記載の方法において、前記少なくとも１つの突起が、前記ナノファイバーの１本を含むことを特徴とする方法。
【請求項３】
請求項２に記載の方法において、さらに、前記少なくとも１本のナノファイバーを成長させた後に、前記少なくとも１本のナノファイバーを金属層でコーティングし、これに続いて前記金属層を絶縁層でコーティングするステップを備えていることを特徴とする方法。
【請求項４】
請求項１に記載の方法において、さらに、前記少なくとも１本のナノファイバーを成長させるステップの後に、特定材料の第１層を前記ベース面上に堆積させるステップと、少なくとも１つの孔が前記第１層内に残るように、前記少なくとも１本のナノファイバーを選択的に除去するステップと、前記少なくとも１つの孔内に前記少なくとも１つの突起を形成するステップとを備えていることを特徴とする方法。
【請求項５】
請求項４に記載の方法において、前記孔の直径が５０nm未満であることを特徴とする方法。
【請求項６】
請求項４または５に記載の方法において、前記第１層が導電材料製であり、前記少なくとも１本のナノファイバーを、エッチングを用いて除去することを特徴とする方法。
【請求項７】
請求項１〜６のいずれかに記載の方法において、前記ナノファイバーがカーボンナノファイバーであり、前記ベース面がニッケル及びコバルトの少なくとも一方を含むことを特徴とする方法。
【請求項８】
請求項１〜７のいずれかに記載の方法において、さらに、前記ナノファイバーを成長させる前に、前記ベース面上に触媒粒子を堆積させるステップを備え、前記触媒粒子は、次の前記ナノファイバーの成長のための出発点を提供することを特徴とする方法。
【請求項９】
請求項１〜８のいずれかに記載の方法において、前記ナノファイバーを成長させるステップの前に、さらに、前記ベース面上に犠牲材料の層を堆積させるステップと、前記犠牲材料の層内に複数の孔を、前記ベース面までエッチングするステップとを備え、前記ナノファイバーを、前記複数の孔内で前記ベース面上に成長させることを特徴とする方法。
【請求項１０】
請求項１〜９のいずれかに記載の方法において、前記ナノファイバーがカーボンナノファイバーから成ることを特徴とする方法。
【請求項１１】
請求項１〜１０のいずれかに記載の方法において、前記ナノファイバーを、５０nm未満の直径を有するように成長させることを特徴とする方法。
【請求項１２】
請求項１〜１１のいずれかに記載の方法において、前記突起が４０nm未満の直径を有することを特徴とする方法。
【請求項１３】
絶縁層によって分離された上部プレート及び下部プレートを備えた金属−絶縁体−金属キャパシタにおいて、前記上部プレート及び前記下部プレートの一方が少なくとも１つの突起を備え、この突起が、前記上部プレート及び前記下部プレートの他方内の当該突起に対応するキャビティ内に延び、前記キャビティを、ナノファイバーの除去によって形成したことを特徴とする金属−絶縁体−金属キャパシタ。
【請求項１４】
絶縁層によって分離された上部プレート及び下部プレートを備えた金属−絶縁体−金属キャパシタにおいて、前記上部プレート及び前記下部プレートの一方が少なくとも１つの突起を備え、この突起が、前記上部プレート及び前記下部プレートの他方内の当該突起に対応するキャビティ内に延び、前記突起がナノファイバーを含むことを特徴とする金属−絶縁体−金属キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属‐絶縁体‐金属（ＭＩＭ：Metal-Insulator-Metal）キャパシタに関するものであり、特に、改善されたキャパシタンス（静電容量）を有するＭＩＭに関するものである。
【背景技術】
【０００２】
ＭＩＭキャパシタは一般に、絶縁材料の層によって分離された２つの金属プレート（平板）を備えている。三次元（３Ｄ）ＭＩＭキャパシタは、非特許文献１に記載されている。この３Ｄ ＭＩＭ構造は、Ｔa、Ａl2Ｏ3、Ｔa2Ｏ5、Ａl2Ｏ3の層内にトレンチ（溝）を備え、このトレンチ内にＴaが堆積されている。こうした構造は、旧来のＭＩＭキャパシタと比べると増加した容量性表面を有し、従って改善された単位面積当たりのキャパシタンスを提供する。
【０００３】
一部の用途のために、従来のＭＩＭキャパシタまたは上述した３Ｄ ＭＩＭキャパシタと比べると、改善された単位面積当たりのキャパシタンスを有するＭＩＭキャパシタを形成するプロセスを提供することが所望される。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】T. Ishikawa et al.: “High-Capacitance Cu/Ta2O5/Cu MIM Structure for SoC Applications Featuring a Single-Mask Add-on Process”, IEDM 2002
【非特許文献２】Shintaro Sato et al.: “Novel approach to fabricating carbon nanotube via interconnects using size-controlled catalyst nanoparticles”, IEEE 2006
【非特許文献３】R. Gras et al.: “Template Synthesis of Carbon Nanotubes from Porous Alumina Matrix on silicon dioxide”
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の１つの目的は、改善されたＭＩＭキャパシタ、及びこうしたＭＩＭキャパシタを形成する方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の第１の態様によれば、絶縁層によって分離された上部プレート及び下部プレートを有する金属−絶縁体−金属キャパシタを形成する方法が提供され、これらの上部及び下部プレートの一方が、これらの上部及び下部プレートの他方内の対応するキャビティ（空洞）内に延びる少なくとも１つの突起を備えた形態を有し、この方法は、少なくとも１本のナノファイバーをベース（基部）面上に成長させるステップと、これらの上部及び下部プレートの一方を、上記少なくとも１つの突起の直径が上記少なくとも１本のナノファイバーの直径によって決まるように形成するステップとを備えている。
【０００７】
本発明の１つの好適例によれば、上記少なくとも１つの突起が、上記ナノファイバーの１本を含む。
【０００８】
本発明の他の好適例によれば、上記方法は、上記ナノファイバーを成長させた後に、このナノファイバーを金属層でコーティング（被覆）するステップと、これに続いて、この金属層を絶縁層でコーティングするステップとを備えている。
【０００９】
本発明の他の好適例によれば、少なくとも１本のナノファイバーを成長させた後に、さらに、ある材料の第１層を上記ベース面上に堆積させるステップと、少なくとも１つの孔が上記第１層内に残るように、上記ナノファイバーを選択的に除去するステップと、この孔内に上記突起を形成するステップとを備えている。
【００１０】
この孔は例えば５０nm未満の直径を有する。
【００１１】
本発明の他の好適例によれば、上記第１層が導電材料製であり、上記ナノファイバーはエッチングを用いて除去する。
【００１２】
本発明のさらに他の態様によれば、上記ナノファイバーはカーボンナノファイバーであり、上記ベース面はニッケル及びコバルトの少なくとも一方を含む。
【００１３】
さらに他の態様によれば、上記方法はさらに、上記ナノファイバーを成長させる前に、上記ベース面上に触媒粒子を堆積させるステップを備え、この粒子は、これに続くナノファイバーの成長のための出発点を与える。
【００１４】
本発明の他の好適例によれば、上記方法は、上記ナノファイバーを成長させる前に、上記ベース面上に犠牲材料の層を堆積させるステップと、この犠牲材料内に複数の孔を上記ベース面までエッチングするステップとを備え、上記ナノファイバーは、これら複数の孔内で上記ベース面上に成長する。
【００１５】
本発明の一部の好適例によれば、上記ナノファイバーは、５０nm未満の直径を有するカーボンナノファイバーで構成され、上記突起は４０nm未満の直径を有する。
【００１６】
本発明の他の態様によれば、絶縁層によって分離された上部プレート及び下部プレートを備えた金属−絶縁体−金属キャパシタが提供され、これらの上部及び下部プレートの一方が、これらの上部及び下部プレートの他方内の対応するキャビティ内に延びる少なくとも１つの突起を備え、このキャビティはナノファイバーの除去によって形成される。
【００１７】
本発明のさらに他の態様によれば、絶縁層によって分離された上部プレート及び下部プレートを備えた金属−絶縁体−金属キャパシタが提供され、これらの上部及び下部プレートの一方が、これらの上部及び下部プレートの他方内の対応するキャビティ内に延びる少なくとも１つの突起を備え、この突起はナノファイバーで構成される。
【００１８】
本発明の以上及び他の目的、特徴、態様及び利点は、以下の図面を参照した実施例の詳細な説明より明らかになり、これらの実施例は限定ではなく例示として提供する。
【図面の簡単な説明】
【００１９】
【図１】３次元ＭＩＭキャパシタの例を示す図である。
【図２】図２Ａ及び２Ｂは、本発明の実施例によるＭＩＭキャパシタを示す断面図である。
【図３】図３Ａ〜３Ｅは、本発明の他の実施例によるＭＩＭキャパシタを作製するプロセス中のステップを示す断面図である。
【図４】図３Ａ〜３Ｅの本発明の実施例によるＭＩＭキャパシタの断面の平面図である。
【図５Ａ】本発明の他の実施例によるＭＩＭキャパシタを形成するステップを示す断面図である。
【図５Ｂ】本発明の他の実施例によるＭＩＭキャパシタを形成するステップを示す断面図である。
【図５Ｃ】本発明の他の実施例によるＭＩＭキャパシタを形成するステップを示す断面図である。
【図５Ｄ】本発明の他の実施例によるＭＩＭキャパシタを形成するステップを示す断面図である。
【図５Ｅ】本発明の他の実施例によるＭＩＭキャパシタを形成するステップを示す断面図である。
【図５Ｆ】本発明の他の実施例によるＭＩＭキャパシタを形成するステップを示す断面図である。
【図６】図６Ａ及び６Ｂは、本発明の実施例によるナノファイバーを形成する代案のステップを示す図である。
【図７Ａ】本発明のさらに他の実施例によるＭＩＭキャパシタの形成におけるステップを示す断面図である。
【図７Ｂ】本発明のさらに他の実施例によるＭＩＭキャパシタの形成におけるステップを示す断面図である。
【図７Ｃ】本発明のさらに他の実施例によるＭＩＭキャパシタの形成におけるステップを示す断面図である。
【図７Ｄ】本発明のさらに他の実施例によるＭＩＭキャパシタの形成におけるステップを示す断面図である。
【図７Ｅ】本発明のさらに他の実施例によるＭＩＭキャパシタの形成におけるステップを示す断面図である。
【図７Ｆ】本発明のさらに他の実施例によるＭＩＭキャパシタの形成におけるステップを示す断面図である。
【図７Ｇ】本発明のさらに他の実施例によるＭＩＭキャパシタの形成におけるステップを示す断面図である。
【００２０】
各図面は一定寸法比で描いたものではなく、明瞭さのために特定の寸法を強調している所が多い。
【発明を実施するための形態】
【００２１】
図１は、三次元（３Ｄ）ＭＩＭキャパシタ１００の例の断面図である。３Ｄ ＭＩＭキャパシタ１００は、このキャパシタのそれぞれ下部プレート１０６及び上部プレート１０８に接触している下部電極１０２及び上部電極１０４を備えている。プレート１０６、１０８は金属層で形成され、好適には高誘電率（high-k）材料で形成された絶縁層１１０によって互いに分離されている。下部電極１０２及びプレート１０６を形成するために、二酸化シリコン層１１２内にトレンチを形成し、このトレンチに銅を充填する前に、金属バリア（障壁）１１４でライニング（裏打ち）加工する。そして、ＣＭＰ（Chemical and Mechanical Polishing：化学的機械的研磨）を実行して過剰な材料を除去する。そして、追加的な二酸化シリコン層を加え、この層内に第２トレンチを形成する。この第２トレンチを金属層でライニング加工して、キャパシタの下部電極１０２に接触する下部プレート１０６を形成する。そして、高誘電率材料の絶縁層１１０を加え、絶縁層１１０を覆う他の金属層を堆積させてキャパシタの上部プレート１０８を形成する。そして、第２トレンチに銅を充填して上部電極１０４を形成し、再びＣＭＰを実行して過剰な材料を除去する。
【００２２】
キャパシタ１００のキャパシタンスは、キャパシタの容量性表面積、及び絶縁層１１０の誘電率及び厚さの関数である。容量性表面積は、互いに対面する上部プレート１０８及び下部プレート１０６の表面積に等しく、この実施例では、この容量性表面積は、これらのプレートの水平部分並びにこれらのプレートの垂直側部を共に含み、従って、この種のキャパシタは３Ｄキャパシタと称される。高さ３００nmの上部及び下部プレートを有する３Ｄ ＭＩＭキャパシタの一般的なキャパシタンス値は、絶縁層１１０に用いる高誘電率材料及び絶縁層１１０の厚さに応じて３〜１５fＦ／μm2である
【００２３】
上述した３Ｄ ＭＩＭキャパシタのキャパシタンスをさらに増加させるための１つの解決法は、下部電極１０２上に他の隣接するトレンチを設けることであり、各トレンチは、上述したのと同様の下部プレート１０６、絶縁層１１０、及び上部プレート１０８を備え、ギャップ（間隙）によって分離されている。半導体回路内でキャパシタ用に利用可能な空間は一般に限定され、従って、キャパシタのチップ表面積を増加させずにキャパシタンスを増加させる場合は、他のトレンチを設けると同時に、（図１に示す）トレンチの幅ｘを低減し、及び／または、こうしたトレンチの間隔も低減しなければならない。こうした３Ｄ ＭＩＭキャパシタでは、垂直側面が容量性表面積の最大比率を与え、従って、所定面積内の垂直側面の数を増やすことによってキャパシタンスを増加させることができる。しかし、シリコンデバイス内にトレンチを形成するために用いられる現在技術は、最小トレンチ幅及びトレンチ間の最小間隔を低減することを困難にしている。
【００２４】
図２Ａに、本発明の実施例を示し、この実施例では、３Ｄ ＭＩＭキャパシタ２００が、導電材料の層で形成された下部プレート２０２、及びこれも導電材料の層で形成された上部プレート２０４を備え、上部及び下部プレート２０４、２０２は、好適には高誘電率材料で形成された絶縁層２０６によって分離されている。これらの層は、当該表面上に多数のナノファイバー２１０が成長している表面２０８をコーティング（被覆）する。
【００２５】
こうして、ナノファイバー２１０及び下部プレート２０２は、上部プレート２０４の対応する形状内に延びる突起を形成する。ナノファイバー２１０は、例えば５〜４０nmの直径を有し、例えば３００nmの高さを有する。ナノファイバーの直径を５nm、金属層２０２、２０４毎の金属層の厚さを２nm、絶縁層の厚さを例えば２nmと仮定すれば、下部及び上部プレート２０２、２０４、及び絶縁層２０６で構成される各垂直柱２１２の全体の直径ｄは、例えば１７nmに等しい。しかし、異なる直径のナノファイバーを設け、異なる金属層及び絶縁層の厚さを与えることによって、各柱２１２の全体直径は、例えば１０〜５０nmにすることができる。
【００２６】
ナノファイバー２１０は、高密度を有するように成長させることができ、隣のものから例えば１０〜５０nmだけ分離することができる。従って、一旦、金属層２０２、絶縁層２０６、及び金属層２０６を堆積させると、１つの突起を覆う金属層２０４は、隣接する突起を覆う金属層にほぼ接触する。図２Ａには示していないが、銅のような導電材料の他の層を金属層２０４上に堆積させて柱２１２の全体を覆い、デバイスの上部電極を設けることが好ましい。
【００２７】
ナノファイバー２１０は、導電性、非導電性、または半導電性（半導体）とすることができる。ナノファイバー２１０を、導電性であるように形成し、かつ導電材料の表面上に形成すれば、ナノファイバー２１０及び表面２０８は、金属層２０２の必要性なしにキャパシタの下部プレートを提供することができる。そして、絶縁層２０６は、表面２０８及びナノファイバー２１０上に直接形成することができ、キャパシタを形成するために必要な金属堆積ステップが１つ少なくなる。
【００２８】
表面２０８は、例えば下部キャパシタプレート２０２用の下部電極を形成する導電材料の表面である。
【００２９】
図２Ｂに、本発明の他の実施例を示し、この実施例では、３Ｄ ＭＩＭキャパシタ２２０が、当該層内に形成された複数の孔２２４を有する導電材料の層２２２を備えている。孔２２４は、多数のナノファイバー間の空間に層２２２を充填し、そして、例えば適切なエッチング用いてこれらのナノファイバーを除去することによって形成されている。従って、この実施例では、ナノファイバーを犠牲材料として用いる。そして、これらの孔に、好適には高誘電率材料で形成された絶縁層２２６でライニング加工する。導電材料の追加的な層２２８を堆積させて孔２２４を充填する。
【００３０】
孔２２４を形成するために用いるナノファイバーは、例えば直径が１０〜５０nmであり、従って、孔２２４も１０〜５０nmの直径ｄを有する。さらに、これらのナノファイバーは、孔２２４が例えば５〜５０nm間隔で互いに非常に近接するように、非常に高密度に成長させることができる。
【００３１】
従って、図２Ａ及び２Ｂに示すように、３Ｄ ＭＩＭキャパシタを形成するためのプロセスにおいてナノファイバーを用いることによって、垂直な容量性の表面領域を、他の既知の技術を用いて形成したトレンチを用いて可能であるよりもずっと高密度に設けることができる。このことは、ナノファイバーを用いることによって、一方のプレートから他方のプレート内に延びる非常に小さい直径の突起を形成することができ、さらに、これらの突起は、互いに非常に近接して形成することができるからである。こうして、以前から知られている技術によって形成したデバイスの容量性表面積に比べると、チップ上の特定領域について、デバイスの容量性表面積を増加させることができる。
【００３２】
図３Ａ〜３Ｅに、図２Ａに示す構造と同様の構造を有する３Ｄ ＭＩＭキャパシタを形成する好適な方法のステップを示す。特に、チップ上の表面積を増加させることなしにデバイスの容量性表面積を増加させるナノファイバーを用いた他の表面トポロジーを加えることによって、単位面積当たりのキャパシタンスが増加する。
【００３３】
図３Ａに第１ステップを示し、このステップでは、下部電極３０２及び線３０４を、半導体デバイスの例えば第５メタライゼーション（金属化）（Ｍ５）層内に形成する。例えば約３００nmの深さを有する二酸化シリコン層３０６を設け、この層内に、それぞれ電極３０２及び線３０４用のトレンチ３０７、３０８をエッチングする。そして、これらのトレンチ３０７、３０８に金属層でライニング加工して、それぞれ電極３０２及び線３０４用の金属バリア（障壁）３０９、３１０を形成する。トレンチ３０７は、例えば幅１４μmであり、トレンチ３０８は例えば幅５μmである。そして、トレンチ３０７、３０８に金属、この例では銅を充填し、ＣＭＰによって過剰な銅を除去して、トレンチ３０７、３０８の最上部に比較的平坦な上部表面レベルを与える。そして、導電性の自己整合バリア３１２、３１４を、銅電極３０２及び銅線３０４上に形成する。バリア３１２、３１４は、例えばＣoＷＰ、ＣoＷＢ、ＣoＷＰＢ、及びＮiＭoＰの１つで構成される。特に、これらのバリア３１２、３１４の材料は、カーボンナノチューブのようなナノファイバーの成長を促進するように選定し、これについては以下でより詳細に説明する。自己整合バリア３１２、３１４は、例えば無電解析出によって形成し、そして、図３Ａに示すように、バリア３０９、３１０の上端を覆うように形成することができ、あるいはまた、絶縁層３０６の上面全体、または銅電極３０２及び線３０４のみを覆うことができる。
【００３４】
図３Ｂに次のステップを示し、このステップでは、追加的な二酸化シリコン層３１６を、層３０６上に形成する。そして、この層３１６内の電極３０２上に、ハードマスクを用いてトレンチ３１８をエッチングする。トレンチ３１８は電極３０２と（上下方向に）整列し、バリア３１２の上面のレベルまで延びる。そして、図３Ｂに示すように、例えばカーボンナノファイバーである多数のナノファイバー３２２をバリア３１２の露出面上に成長させる。図には２つのこうしたナノファイバー３２２を示す。
【００３５】
ナノファイバー、特にカーボンナノファイバー／ナノチューブを成長させるためのプロセスは、例えば非特許文献２、及び非特許文献３に記載され、これらの文献は、法によって許容される範囲内で参考文献として本明細書に含める。
【００３６】
以下の説明では、「ナノファイバー」は一般に、カーボンナノチューブのような５０nm未満の直径を有するファイバーを指すべく用いる。カーボンナノファイバーの成長を達成するために、上記二酸化シリコンデバイスは、例えばＣ2Ｈ2及びＡrの混合物を含むＣＶＤ（Chemical Vapor Deposition：化学気相成長）チャンバー内に配置する。この実施例における自己整合障壁用に選択した材料は、当該表面上でカーボンナノファイバーが成長する表面を提供するだけでなく、成長触媒としても作用する。特に、上記自己整合バリアは、コバルトまたはニッケルの粒子を含み、これらの粒子から個別の結晶ナノファイバーが成長する。このプロセスでは、カーボンナノファイバーの成長が、成長表面上に均一に分散する傾向があることが、本願の出願人によって見出されている。
【００３７】
カーボンナノファイバー３２２を形成するプロセスは、これらの構造の特性を決定することを可能にし、これらの特性は例えば、その密度、高さ、直径及び構造、そしてこれらのファイバーが固体の円柱のままであるか否か、あるいはこれらのファイバーが中空管を形成するか否かである。特に、より長い、またはより短い成長時間、異なる気体、異なる成長温度等を用いて、要求されるカーボンナノファイバーの成長を提供することができる。この実施例では、カーボンナノファイバーがトレンチ３１８の深さ未満の高さに達し、例えば、約２００nmの高さを有するトレンチ３１８の約３分の２まで延びるように、カーボンナノファイバーを成長させる。カーボンナノファイバーは、導電性、半導電性、または絶縁性であるように形成することができ、本明細書で説明する実施例では、これらの構造の種類のいずれも用いることができる。
【００３８】
ナノファイバー３２２は、例えば５〜５０nmの直径を有するように成長させる。この実施例では、これらのナノファイバーを固体柱として成長させるが、代案実施例では、チューブを成長させることができる。これらのナノファイアバーは、例えば５０〜５００nmの間隔をおき、これらの密度は成長プロセスによって制御可能である。従って、この例では、幅１４μmのトレンチ３１８内に２本のファイバー３２２のみを示しているが、実際には、この幅内に２０〜２００個の範囲内で存在することができる。
【００３９】
図３Ｃに、プロセスの次のステップを示し、このステップでは、金属の層を堆積させて、トレンチのライニングとなり、かつナノファイバー３２２を覆う金属バリア３２４を形成する。金属バリア３２４は、例えばＡＬＤ（Atomic Layer Deposition：原子層成長）プロセスによって塗布した窒化チタン（ＴiＮ）で形成され、１〜５nmの厚さを有する。このようにして、金属バリア３２４がキャパシタの下部プレートを形成する。そして、好適には高い誘電率の値を有する材料の層を堆積させて、金属バリア３２４上に絶縁層３２６を形成する。例えば、この絶縁層は、有機金属化学気相成長法（ ＭＯＣＶＤ：Metal Oxide Chemical Vapor Deposition）、またはプラズマ原子層蒸着（析出）成長法（ＰＥＡＬＤ：Plasma Enhanced Atomic Layer Deposition）を用いて形成し、例えば二酸化シリコン（ＳiＯ2）から成る。絶縁層３２６は、ＭＩＭキャパシタに要求される特性に応じた厚さを有するが、例えば１〜５０nmの厚さを有する。そして、トレンチ３１８に銅を充填し、こうしてキャパシタの上部プレート３２８並びに上部電極を形成する。代案実施例では、追加的な金属層を絶縁層３２６と銅層３２８との間に設けて、銅の拡散を防止する金属バリアを提供する。
【００４０】
図３Ｄに次のステップを示し、このステップでは、デバイスの追加的な層を形成し、この層は、線３０４と上部電極３２８とを接続するために必要な複数のビアを備えている。まず、前ステップで堆積させた過剰な銅をＣＭＰによって除去して、トレンチ３１８の最上部と同一平面をなす平坦な上面を設ける。そして、低誘電率材料の薄い層３３０をこの上面上に堆積させて、電極３２８の上面を覆う絶縁バリア３３０を形成する。そして、低誘電率材料の層３３２を絶縁バリア３３０上に堆積させてデバイスの追加的な絶縁層３３２を形成し、この絶縁層は例えば厚さ３００nmである。そして、２重ハードマスク３３４、３３６を絶縁層３３２上に堆積させ、マスク３３４は線３０４の最上部領域に合わせた開口部を有し、マスク３３６は線３０４の最上部に合わせた第１開口部、及び電極３２８の上面に合わせた第２開口部を有する。最初のエッチングステップでは、図３Ｄに示すように、マスク３３４は貫通しないが、線３０４の領域内を貫通するラインエッチングを適用して、孔３３８を、線３０４上に形成された金属バリア３１４まで開ける。
【００４１】
図３Ｅに次のステップを示し、このステップでは、マスク３３４を貫通する追加的なエッチングを実行して、チャネル３４０を電極３２８の上面まで作製し、孔３３８を、絶縁バリア３３０までの領域内で拡大する。そして、トレンチ３３８及び３４０の両方に金属層でライニング加工して、それぞれ金属バリア３４２、３４４を形成し、そして、トレンチ３３８、３４０に銅を充填して、上部電極ビア３４６及び３４８を形成する。図３Ｅには示していないが、線３０４は下部電極３０２に接続することが好ましく、従って線のビア３４８は、下部電極３０２との接続を行う手段を提供する。
【００４２】
このようにして、図３Ｅに示すように、突起を有する下部プレート３２４を備えたＭＩＭキャパシタ３５０が形成され、このプレートは、上部プレート３２８内の対応する開口部内に上向きに延びる一連のナノファイバーを覆う。従って、上部プレート３２８と下部プレート３２４との間の容量性表面積は、ナノファイバーを覆う下部プレート３２４の上面及び側面の表面積から成る。図１の標準的な３Ｄ ＭＩＭキャパシタに比べると、ナノファイバーによって追加される追加的なトポロジーは、ＭＩＭキャパシタ３５０の容量性表面積を大幅に増加させる。
【００４３】
代案実施例では、金属バリア３２４を堆積させることができず、絶縁層３２６をナノファイバー上に直接堆積させる。従って、必要な金属堆積が１回少なくなる。この場合は、ナノファイバー３２２がキャパシタの下部プレートを形成し、これらのナノファイバーは、導電材料で形成される。
【００４４】
図４に、図３Ａ〜３Ｅのステップによって形成されるＭＩＭキャパシタ３５０の断面の平面図を示し、この断面は、図３Ｅに「Ａ」の印を付けたレベルで切断した面である。図４に示すように、キャパシタ３５０は、例えばメイン（主）チャネル４０４によって接続された複数のフィンガー４０２を備えた形状を有する。各フィンガー４０２及びメインチャネル４０４は、規則的間隔で全体にわたって形成されたナノファイバー３２２を備えている。ナノファイバー３２２は、キャパシタの下部プレートを形成する金属層３２４、そして絶縁層３２６によって包囲されている。ナノファイバー３２２間の空間に充填される銅の層３２８を示している。
【００４５】
ここでも、明瞭にするために、図には少数のナノファイバー３２２を示しているが、実際には、ずっと多数のナノファイバーが設けられている。
【００４６】
図４中の破線Ｂ−Ｂは、図３Ｅに示す断面を示し、この断面はビア３４８を通過する。以上で説明したように、線３０４は、図４に示すレベルより低いレベルでデバイスの下部電極に接続されているが、この線の形状を破線４０６で示している。
【００４７】
図５Ａ〜５Ｆに、従来技術の単位体積当たりキャパシタンスと比べると、改善された単位体積当たりのキャパシタンスを有するＭＩＭキャパシタを形成する他の好適な方法のステップを示す。ここでも、修正したトポロジーを用いてデバイスの容量性表面積を増加させ、この実施例では、キャパシタ電極の形成中にナノファイバーを犠牲材料として用いて、図２ＢのＭＩＭキャパシタと同様のＭＩＭキャパシタを提供する。
【００４８】
図５Ａに、最初のステップを示し、このステップでは、二酸化シリコンのような低誘電率材料の層５００を、例えば半導体デバイスの第５メタライゼーションレベル（Ｍ５）に形成する。ハードマスク５０２を用いて、例えば２５０nmの深さを有するトレンチ５０４を形成する。そして、金属層を堆積させて、トレンチ及びマスクの上面のライニングとなる金属バリア５０６を形成する。金属バリア５０６は、例えばＡＬＤプロセスによって堆積させた窒化チタン（ＴiＮ）で構成され、厚さ１〜５nmである。そして、銅シード層５０８を、例えばＰＶＤによって金属層５０６上に形成し、ここでもトレンチ５０４をライニング加工する。この層５０８は、カーボンナノファイバーの成長に適した表面を提供し、そして以下に説明するその後の銅層の堆積を手助けする。その後に、多数のコバルト触媒粒子５１０を銅シード層５０８上に均一に堆積させて、これらの粒子はカーボンナノファイバーの成長の出発点を形成する。これらの粒子は、例えば平均４nmの直径を有し、静電噴霧、目標微粉化によって、あるいは粒子ビームを用いることによって堆積させる。代案実施例では、コバルト粒子の代わりにニッケル粒子を用いることができる。
【００４９】
図５Ｂに、この方法の次のステップを示し、このステップでは、触媒粒子から出発してナノファイバー５１２を成長させる。これらのナノファイバー５１２の成長は、図３Ｂに関して上述した方法と同じ方法で制御して、要求された構造、直径及び高さを達成することができる。この実施例におけるナノファイバーの密度は、前のステップで堆積させた触媒粒子の密度によって決まる。この例では、２０〜５０nmの平均直径を有するナノファイバーを成長させる。ここでも、明瞭にするために、少数のナノファイバー５１２のみを示しているが、実際には、堆積領域内に成長した何十、何百または何千本のナノファイバーが存在する。触媒粒子５１０を、シード層５０８の表面上、即ちトレンチ５０４内及びトレンチ５０４外に共に堆積させているので、ナノファイバー５１２はトレンチ５０４内及びその周辺に共に成長する。ナノファイバーは、トレンチ５０４の底部から成長し、好適には少なくともトレンチ５０４の最上部のレベルまで延びるような高さまで成長させる。そして、銅のような金属の層５１４を堆積させて、トレンチ５０４に充填してナノファイバー５１２を包囲する。
【００５０】
図５に、この方法の次のステップを示し、このステップでは、デバイスの上面がトレンチ５０４の最上部と同一平面になるようにＣＭＰを実行する。こうして、トレンチ外に形成されたナノファイバーが除去され、トレンチ内のナノファイバーは、トレンチ５０４の最上部と同一平面となるように、その上部を除去される。銅は、トレンチ５０４内のナノファイバー間のみに残る。そして、絶縁バリア５１８を表面上に堆積させ、例えば厚さ３００nmを有する絶縁層５２０を堆積させて、ハードマスク５２２をこの絶縁層５２０上に形成する。
【００５１】
図５Ｄに次のステップを示し、このステップでは、フォトリトグラフィ及びエッチングをトレンチ５０４の上面に合わせて実行して、トレンチ５２４を、銅５１４及びナノファイバー５１２まで形成する。
【００５２】
図５Ｅに、次のステップを示し、このステップでは、ナノファイバー５１２を選択的に除去するエッチングを用いたエッチングプロセスを実行して、ナノファイバー５１２間に銅層５１４を残して、銅層５１４がナノファイバーと同じ大きさの多数のキャビティ５２６を有するようにする。例えば、この選択的エッチングを実行するために、酸素または水素ベースのドライ・ケミストリーを用いることができる。
【００５３】
図５Ｆに次のステップを示し、このステップでは、例えばＰＥＡＬＤ（プラズマ原子層蒸着（析出）成長法）を用いて絶縁層５３０を堆積させ、トレンチ５２４及びキャビティ５２６をライニング加工する。絶縁層５３０は、例えば窒化シリコンのような高誘電率材料で形成し、１nm〜５０nmの厚さを有する。そして、金属層を絶縁層５３０上に堆積させて、金属バリア５３２を形成する。金属バリア５３２は、例えば窒化チタン（ＴiＮ）で形成され、２nm〜１０nmの厚さを有する。そして、銅層５３４を堆積させて、トレンチ５２４及び充填されないままのキャビティ５２６に充填して、ＭＩＭキャパシタの上部電極を形成する。代案実施例では、孔５２６が、銅の堆積を可能にするには狭すぎる場合に、ＴiＮのみをこれらの孔に充填する。
【００５４】
ＣＭＰを用いて、デバイスの最上層をハードマスク層５２２の底部まで除去して、その後のビアの層またはデバイスへの相互接続のための準備ができた平坦な上面を設ける。
【００５５】
従って、結果的なＭＩＭキャパシタ５４０は、下部プレート５１４内のキャビティ内に延びる突起を備えた上部プレート５３２を有し、これらのキャビティはナノファイバーの除去によって残る。上部電極５３４の突起の外形寸法、及び下部電極５１４の空洞の外形寸法は、ナノファイバーの直径、また絶縁層の厚さによって決まる。絶縁層が厚さ５nmであり、金属バリア５３２が厚さ２nmであるものと仮定すれば、ナノファイバー（の除去）によって残されるキャビティは例えば幅２０nm以上であり、このため金属バリア及び絶縁層を堆積させた後に、これらのキャビティに銅を充填することができ、あるいはまた、これらの孔に絶縁層５３０及び金属バリア５３２のみを充填する場合は、これらのキャビティの幅はより狭い。
【００５６】
代案実施例では、絶縁層を堆積させる前に、追加的な金属層を堆積させてトレンチ５２４をライニング加工することができる。従って、この層は電極の下部プレートを形成し、トレンチ５２４の側面に追加的な容量性の表面領域を設けることによって、デバイスのキャパシタンスを増加させる。
【００５７】
平面図には図示していないが、キャパシタ５４０は、例えば図４に示すキャパシタ３５０と同じ形状を有する。
【００５８】
図６Ａ及び６Ｂに、図３Ａ〜３Ｆの方法の初期のステップの代案を示す。特に、図６Ａ及び６Ｂの実施例によれば、図３Ｂに関して上述したように、ナノファイバーを金属バリア上に成長させずに、犠牲材料中の孔内にある下部電極の上面上に直接、ナノファイバーを成長させる。
【００５９】
エッチングした孔内にナノファイバーを成長させることによって、これらのナノファイバーの密度及び成長をより精密に制御することができる。特に、これらのナノファイバーがまっすぐ上に向かって成長するように、これらの成長を制御する方がより容易である。
【００６０】
図６Ａに最初のステップを示し、このステップでは、図３Ａの方法と同様のやり方で、二酸化シリコンの層６００内にトレンチを形成し、金属バリア６０２を設けてこのトレンチをライニング加工し、そしてこのトレンチに銅を充填してＭＩＭキャパシタの下部電極６０４を形成する。そして、絶縁バリア６０６、追加的な二酸化シリコンの層６０８、及びハードマスク６１０を堆積させる。絶縁層６０６は、その後のエッチングステップ用のエッチング停止層として働き、このエッチングステップでは、トレンチ６１２を、下部電極６０４に合わせて、下部電極６０４の表面まで延びるようにエッチングする。
【００６１】
図６Ｂに次のステップを示し、このステップでは、ＳｉＬＫ（登録商標）（例えば、ダウケミカル（Dow Chemical）社の低誘電率シリコン）または熱分解性ポリマーのような犠牲材料の層６１３を堆積させてトレンチ６１２に充填し、追加的なハードマスク６１４を層６１３上に堆積させる。そして、二酸化シリコン層６１３内にトレンチ６１６、６１８を、下部電極６０４に合わせて、電極６０４の上面まで延びるようにエッチングする。そして、ナノファイバー６２０をトレンチ６１６、６１８内に、より詳細に上述した方法で成長させる。従って、各トレンチ内には１本以上のナノファイバー（６２０）を成長させる。図３Ａ〜３Ｆの実施例と同様に、これらのナノファイバーは、トレンチ６１２の最上部より低い高さまで成長させ、トレンチ６１２が深さ３００nmであるものと仮定すれば、これらのナノファイバーは例えば２００nmの高さまで成長させる。ナノファイバー６２０は、例えば５〜５０nmの直径を有する。
【００６２】
そして、犠牲層６１３がＳｉＬＫで形成されている場合は、例えばＮ2Ｏ2を用いて犠牲層６１３を除去し、あるいは、熱処理を用いて熱分解性ポリマーを除去する。そして、図３Ｃ〜３Ｅに関して上述したステップにより、ＭＩＭキャパシタの絶縁層及び上部電極を形成することができる。
【００６３】
図７Ａ〜７Ｇに、図２ＡのＭＩＭキャパシタと同様の構造を有するＭＩＭキャパシタを形成する方法のステップを示し、この方法では、犠牲材料中に形成した孔内にナノファイバーを成長させる。
【００６４】
図７Ａに、例えば、二酸化シリコンデバイスの第５メタライゼーション層（Ｍ５）内に形成された二酸化シリコン層７００を示し、この層内に、ハードマスク層７０４を用いてトレンチ７０２をエッチングする。そして、金属層を堆積させて金属バリア７０６を形成して、トレンチ７０２及びハードマスク７０４の上面をライニング加工する。金属障壁７０６を、例えば厚さ４００nmに堆積させた、ＳｉＬＫ（低誘電率シリコン）または熱分解性ポリマーから成る犠牲材料の層によって覆う。
【００６５】
図７Ｂに次のステップを示し、このステップでは、複数の孔７１２、７１３、７１４を犠牲層７０８内に、トレンチ７０２の底部にある金属バリア７０６までエッチングする。そして、カーボンナノファイバー７１６を、各孔７１２〜７１４内に成長させる。
【００６６】
図７Ｃに次のステップを示し、このステップでは、ＣＭＰを実行して、トレンチの最上部のレベルより上に延びる材料を除去する。そして、追加的な二酸化シリコン層７１８を形成し、二酸化シリコン層７１８上にハードマスク７２０を形成する。図に示すように、ナノファイバー７１６と犠牲材料７０８との間のギャップは比較的小さく、従ってこの例では、層７１８からの二酸化シリコンがこれらのギャップに入らずにボイド（空隙）７２２が残る。代案実施例では、いくらかの二酸化シリコンがこれらのギャップに充填され得る。
【００６７】
図７Ｄに次のステップを示し、このステップでは、トレンチ７２４を二酸化シリコン内に、ナノファイバー７１６及び犠牲材料７０８に合わせて、これらのレベルまで延びるようにエッチングする。このステップでは、二酸化シリコンがナノファイバー７１６と犠牲材料７０８との間のギャップに入る場合に、この二酸化シリコンも除去することができる。
【００６８】
図７Ｅに次のステップを示し、このステップでは追加的なエッチングを実行して、例えば犠牲材料７０８がＳｉＬＫで形成される場合はＮ2Ｏ2を用いて、あるいは犠牲材料７０８が熱分解性ポリマーで形成される場合は熱処理を用いて、犠牲材料７０８を選択的に除去する。
【００６９】
図７Ｆに次のステップを示し、このステップでは、絶縁層７２６を堆積させてトレンチ７２４をライニング加工し、ナノファイバーをコーティングする。そして、トレンチ７２４に銅７３０を充填して上部電極を形成する前に、この絶縁層上に金属層を堆積させて、デバイスの上部プレートを提供する金属バリア７２８を形成する。
【００７０】
図７Ｇに、ＣＭＰを用いて過剰な材料を除去した後の結果的なＭＩＭキャパシタ７４０を示す。図に示すように、この実施例では、キャパシタの下部プレートが金属バリア７０６及びナノファイバー７１６を備えている。
【００７１】
このように、ナノファイバーを用いてキャパシタの上部プレートと下部プレートとの間の容量性表面積を増加させたＭＩＭキャパシタの形成を説明した。特に、２つのプレートの一方は突起を備え、他方は、これらの突起を受け入れるための対応するキャビティを備えている。これらの突起は、これらのプレートの形成中に成長するナノファイバーの直径によって決まる外形寸法を有する。
【００７２】
図３Ａ〜３Ｅ及び図５Ａ〜５Ｆに関して説明した実施例によれば、標準的な３Ｄ ＭＩＭキャパシタの形成に比べると、追加的なハードマスクを必要としない点が有利である。さらに、図５Ａ〜５Ｆ及び図７Ａ〜７Ｇに関して説明した実施例によれば、ナノファイバーの高さをＣＭＰステップによって均一にし、これらのナノファイバーは下部電極の深さ全体に延びて、その高さを最大にする。
【００７３】
図７ＧのＭＩＭキャパシタは、キャパシタの下部プレート及び下部電極を形成する金属バリア７０６及びナノファイバー７１６のみを備え、従って、下部電極を形成するために別個の銅堆積ステップを必要としない点が有利である。
【００７４】
図３Ｅ及び図７Ｇの実施例に示すように、キャパシタの形成後に、ナノファイバーはこのキャパシタ内に残ることができ、あるいは犠牲材料として用いることができ、これにより、図５Ｆの実施例に示すように、従来の材料のみが完成したキャパシタ内に残る。これらのナノファイバーは、特定実施例、及びデバイスに要求される容量性表面積に応じて、例えば５〜５０nmの直径を有する。
【００７５】
製造後にナノファイバーがＭＩＭキャパシタ内に残る、本発明によるＭＩＭキャパシタの場合は、ナノファイバーが導電性であり、金属バリア３２４を堆積させていなければ、上記突起の幅はナノファイバーの幅に等しい。しかし、金属バリア３２４を設けた場合は、これらの突起の幅は、ナノファイバーの直径に、金属バリアの厚さの２倍を加算した値に等しい。しかし、この金属バリアは、例えば２nm未満の比較的わずかな厚さを有し、従って、突起の全幅は例えば約５〜１００nmであり、より好適には５〜５０nmである。
【００７６】
他方では、ナノファイバーを犠牲材料として用いる場合は、突起の幅は、ナノファイバーの直径から絶縁層の厚さの２倍を減じた値になる。この実施例では、例えば１〜３０nmである絶縁層の厚さにより、カーボンナノファイバーは１０nm〜１００nmの直径に成長させることが好ましく、突起の幅は、例えば１０nm〜４０nmである。
【００７７】
増加した容量性表面積により、上述したＭＩＭキャパシタは、改善された単位面積当たりのキャパシタンスを示す。例えば、カーボンナノファイバーの高さ２００nm、絶縁材料の厚さ３０nm、上部及び下部プレートの高さ３００nm、及び９つの可能な単位面積毎に１つのカーボンナノファイバーの単位面積を有するナノファイバーの密度で、図３Ｅの実施例は、標準的な３Ｄ ＭＩＭキャパシタよりも６５０％大きい容量性表面積を有するように示すことができ、そして６〜３５fＦ／μm2に等しいキャパシタンスを達成することがシミュレーションによって示されている。同じ外形寸法を有するがカーボンナノファイバーの高さ３００nmを有する、図５Ｆまたは図７Ｇの実施例によるＭＩＭキャパシタは、同様の標準的な２Ｄ ＭＩＭキャパシタに比べると、９６０％の容量性表面積の増加を有することができ、そして９〜５０fＦ／μm2のキャパシタンスを有することがシミュレーションによって示されている。
【００７８】
このように、本発明の少なくとも１つの例示的な実施例を説明してきたが、種々の代案、変更及び改良は当業者が容易に考え付く。こうした代案、変更及び改良は本発明の範囲内であるものと考える。
【００７９】
例えば、上部及び下部電極を形成するための銅をの例を提供してきたが、代案実施例では、他の導電材料を用いることができる。さらに、キャパシタのプレートを形成するための金属バリアは種々の材料で形成することができる。例えば、電極及び／または金属バリアは、タングステン（Ｗ）、窒化チタン（ＴiＮ）、窒化タンタル（ＴaＮ）、窒化炭化タングステン（ＷＣＮ）またはルテニウム（Ｒu）の１つで構成することができる。さらに、上部プレートと下部プレートとの間の絶縁層３２６、５３０用の種々の材料が可能であり、例えば、この層は、二酸化シリコン（ＳiＯ2）、窒化シリコン（ＳiＮ4）、酸化タンタル（Ｔa2Ｏ5）、酸化アルミニウム（Ａl2Ｏ3）、酸化ハフニウム（ＨfＯ2）、酸化ジルコニウム（ＺrＯ2）、ＢＳＴ（チタン酸バリウムストロンチウム）酸化物またはＰＺＴ（ジルコン酸チタン酸鉛）の１つ以上で構成することができる。上記材料のいずれか、例えばＨfＯ2の２層間に挟まれたＴa2Ｏ5の層から成る多層構造を用いることができる。他の導電材料を用いてキャパシタのプレート／電極を形成することができ、代案の絶縁材料を用いて上記絶縁層を形成することができる。
【００８０】
代案実施例では、一旦、シリコン層３１６を既に堆積させると、ナノファイバーの成長用に設けた図３Ａの層３１２を、トレンチ３１８の底部に堆積させた同様の材料の層に置き換えることができる。この層は、例えばコバルトまたはニッケルベースの無電解バリアとすることができる。この場合は、線３０４上に自己整合バリア３１４を設けない。一般に、カーボンナノファイバーの成長用に設けたベース面は、任意の適切な材料で形成することができる。
【００８１】
種々の実施例では、絶縁層内にトレンチを形成するためのハードマスクを用いたフォトリトグラフィステップを説明してきたが、他の技術を用いることができる。
【００８２】
図７Ｂを参照すれば、ナノファイバー７１６の成長後に、代案実施例では、犠牲層７０８を除去することができ、そして図５Ｂ〜５Ｆに関して説明したステップを実行して、ナノファイバーが残存しない３Ｄ ＭＩＭキャパシタを提供することができる。
【００８３】
以上ではカーボンナノファイバー成長の特定例を提供してきたが、これらのナノファイバーを形成するために用いることのできる他の材料、プロセスまたは技術が存在する。例えば、カーボンナノファイバーの代わりにシリコンナノファイバーを用いることができる。これらのナノファイバーは、キャパシタの電極間に要求される容量性表面積を与える外形寸法を有するように成長させさえすればよい。ナノファイバーは、ＣoＷＰ、ＣoＢ、ＣoＷＰＢ及びＮiＭoＰの１つまたは組合せのような、ニッケル粒子またはコバルト粒子を含む適切な材料上に成長させることができ、あるいはニッケルまたはコバルトの触媒粒子を、例えば銅または他の適切な材料で形成された適切なベース層上に付加して、その上にナノファイバーを成長させることができる。
【００８４】
本発明によるＭＩＭキャパシタは、非常に高い単位面積当たりのキャパシタンスを有するキャパシタを回路内に必要とする、非常に広範な用途向けの回路内に実現することができる。例えば、本明細書に説明した本発明の実施例によるキャパシタは、デカップリングキャパシタ、２つのブロック間のフィルタとして使用されるリンク（結合）キャパシタ、ＤＲＡＭのようなメモリ内のキャパシタ、電圧制御発振器のようなアナログ用途におけるキャパシタ、または周波数フィルタのような無線周波数用途におけるキャパシタとして使用することができる。こうしたキャパシタを役立てることのできる回路を備えた装置は、例えば、携帯電話、コンピュータ、ＤＶＤプレーヤーのようなデジタルメディアプレーヤー等を含む。
【図１】
2010506391.tif 000003
【図２Ａ】
2010506391.tif 000004
【図２Ｂ】
2010506391.tif 000005
【図３Ａ】
2010506391.tif 000006
【図３Ｂ】
2010506391.tif 000007
【図３Ｃ】
2010506391.tif 000008
【図３Ｄ】
2010506391.tif 000009
【図３Ｅ】
2010506391.tif 000010
【図４】
2010506391.tif 000011
【図５Ａ】
2010506391.tif 000012
【図５Ｂ】
2010506391.tif 000013
【図５Ｃ】
2010506391.tif 000014
【図５Ｄ】
2010506391.tif 000015
【図５Ｅ】
2010506391.tif 000016
【図５Ｆ】
2010506391.tif 000017
【図６Ａ】
2010506391.tif 000018
【図６Ｂ】
2010506391.tif 000019
【図７Ａ】
2010506391.tif 000020
【図７Ｂ】
2010506391.tif 000021
【図７Ｃ】
2010506391.tif 000022
【図７Ｄ】
2010506391.tif 000023
【図７Ｅ】
2010506391.tif 000024
【図７Ｆ】
2010506391.tif 000025
【図７Ｇ】
2010506391.tif 000026
【国際調査報告】
2010506391.tif 000027
2010506391.tif 000028