(57)【要約】  ローパワー、ローノイズアンプシステムは、第１および第２の差動入力端子、第１および第２の差動出力端子を有していて、差動出力を供給する少なくとも１つのアンプと、第１および第２の差動アンプ入力端子と相互接続されている第１および第２の入力キャパシタと、それぞれ第１および第２のフィードバックキャパシタを有していて、アンプ差動入出力端子と相互接続されている第１および第２のフィードバック回路と、低周波差動入力を受信して、選択的に、交互に、入力キャパシタを通してアンプの差動入力端子に至るそれらの低周波差動入力を交換するための入力チョッパスイッチ回路と、入力チョッパスイッチ回路と同期をとって、アンプ差動出力を受信して、選択的に、交互に交換するための出力チョッパスイッチと、低周波差動入力のローノイズ、ローパワー増幅を提供するために、交換された差動出力に応答するローパスフィルタとを備えている。
2010539793.tif 000002
【特許請求の範囲】
【請求項１】
ローパワー、ローノイズアンプシステムにおいて、
第１および第２の差動入力端子、第１および第２の差動出力端子を有していて、差動出力を供給する少なくとも１つのアンプと、
前記第１および第２の差動アンプ入力端子と相互接続されている第１および第２の入力キャパシタと、
それぞれ第１および第２のフィードバックキャパシタを含んでいて、前記アンプ差動入出力端子と相互接続されている第１および第２のフィードバック回路と、
低周波差動入力を受信して、選択的に、交互に、前記入力キャパシタを通して前記アンプの差動入力端子へ至るそれらの低周波差動入力を交換するための入力チョッパスイッチ回路と、
前記入力チョッパスイッチ回路と同期をとって、前記アンプ差動出力を受信して、選択的に、交互に交換するための出力チョッパスイッチと、
前記低周波差動入力のローノイズ、ローパワー増幅を提供するために、前記交換された差動出力に応答するローパスフィルタと
を備えていることを特徴とするアンプシステム。
【請求項２】
第３および第４の差動入力端子、第３および第４の差動出力端子を有していて、差動出力を供給する第２のアンプと、
前記第３および第４の差動アンプ入力端子と相互接続されている第３および第４の入力キャパシタと、
それぞれ第３および第４のフィードバックキャパシタを含んでいて、前記アンプ差動入出力端子と相互接続されている第３および第４のフィードバック回路と
を更に備えていることを特徴とする請求項１に記載のアンプシステム。
【請求項３】
前記第１および第２のフィードバック回路は、各フィードバックキャパシタと並列に抵抗を有していることを特徴とする請求項１に記載のアンプシステム。
【請求項４】
前記第１および第２のフィードバック回路は、各前記フィードバックキャパシタと並列に疑似抵抗素子を有していることを特徴とする請求項１に記載のアンプシステム。
【請求項５】
前記入出力チョッパスイッチ回路は、入力信号の最高周波数成分より実質的に高い周波数で切り換えられることを特徴とする請求項１に記載のアンプシステム。
【請求項６】
前記ローパスフィルタの出力に接続されているアナログ−デジタル変換器を更に備えていて、前記アナログ−デジタル変換器は、前記ローパスフィルタの帯域幅より広いサンプリング帯域幅を有していることを特徴とする請求項１に記載のアンプシステム。
【請求項７】
前記アンプの出力コモンモードレベルとは独立に入力コモンモードを設定して、前記アンプのオフセットを補償するためのコモンモードフィードバックおよびオフセット補正回路を更に備えていることを特徴とする請求項１に記載のアンプシステム。
【請求項８】
前記コモンモードフィードバックおよびオフセット補正回路は、前記アンプのオフセットに応答する差動出力ローパスフィルタと、入力コモンモードレベルを定めるためのコモンモード電圧基準と、差動出力ローパスフィルタの出力をコモンモード電圧基準と結合するための加算回路と、前記加算回路に応答する第１および第２の電圧バッファと、結合された入力コモンモードレベルおよびオフセット補償を前記アンプの入力端子に加えるために、それぞれ前記第１および第２のバッファに応答する第１および第２のレベル設定抵抗とを有していることを特徴とする請求項７に記載のアンプシステム。
【請求項９】
前記ローパスフィルタは、一対のキャパシタと、選択的に、交互に前記アンプの前記差動出力を前記キャパシタに相互接続するための入力フィルタチョッパ回路と、前記入力フィルタチョッパ回路および前記入出力チョッパ回路と同期して、選択的に、交互に前記キャパシタを前記加算回路に相互接続するための出力フィルタチョッパ回路とを有していることを特徴とする請求項８に記載のアンプシステム。
【請求項１０】
前記コモンモードフィードバックおよびオフセット補正回路は、入力コモンモード電圧レベルを制御するために前記アンプの一方の入力端子と相互接続されているコモンモード電圧基準と、アンプのオフセットを補償するために前記アンプの他方の入力端子と相互接続されている前記ローパスフィルタの差動出力に応答する誤差アンプとを有していることを特徴とする請求項７に記載のアンプシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００７年９月１４日に出願された米国仮出願第６０／９９３,７４５号および２００７年９月１７日に出願された第６０／９９４,０７７号の利益および優先権を主張し、この参照によってここに組み込まれる。
【０００２】
本発明は、改良されたローノイズ、ローパワーアンプ（amplifier）システムに関し、特に、利得レベルのより正確な制御を可能にする改良されたローノイズ、ローパワーアンプシステムに関する。
【背景技術】
【０００３】
キャパシタは、抵抗のようにはノイズをもたらさず、抵抗のような自己加熱の問題ももたらさないので、キャパシタによって定められた利得を有するアンプは、抵抗が実装されたアンプに比べて利点がある。キャパシタが実装されたアンプは非常に安定していて、もし信号がゆっくり例えば１００Ｈｚで変化すると、通常自然に高入力インピーダンスが存在し得る。それらは、また、低電流を用いて駆動することが容易である。このような装置の１つの欠点は、それらが低くて直流に近い周波数で良好に動作しないことである。もし低周波信号がキャパシタに導入されると、その電流は、非常に小さくなり、浮遊ノイズ電流に容易に圧倒される。HarrisonらによるA LOW-POWER LOW-NOISE CMOS AMPLIFIER FOR NEURAL RECORDING APPLICATIONS, IEEE Journal of Solid State Circuits, Vol. 38, No. 6, 2003年6月, 958〜965頁を参照のこと。この参照によって完全にここに組み込まれる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】HarrisonらによるA LOW-POWER LOW-NOISE CMOS AMPLIFIER FOR NEURAL RECORDING APPLICATIONS, IEEE Journal of Solid State Circuits, Vol. 38, No. 6, 2003年6月, 958〜965頁
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従って、本発明の目的は、改良されたローノイズ、ローパワーアンプシステムを提供することである。
【０００６】
本発明の更なる目的は、低くて直流に近い周波数でさえ、そして直流でさえ正確に増幅することができる改良されたローノイズ、ローパワーアンプシステムを提供することである。
【０００７】
本発明の更なる目的は、差動アプローチを用いて入力コモンモードおよび出力コモンモードレベルを独立して制御することができる改良されたローノイズ、ローパワーアンプシステムを提供することである。
【０００８】
本発明の更なる目的は、高い入力コモンモード除去を有する改良されたローノイズ、ローパワーアンプシステムを提供することである。
【０００９】
本発明の更なる目的は、スイッチのみによって制限されるレールツーレール（rail to rail）の入力範囲を有する改良されたローノイズ、ローパワーアンプシステムを提供することである。
【００１０】
本発明は、以下のことの現実化から生じる。すなわち、低くて直流に近い周波数でさえ、そして直流でさえキャパシタ利得アンプの利点を得る改良されたローパワー、ローノイズアンプシステムが、キャパシタフィードバックを有する少なくとも１つの差動アンプを用いて達成され得る。その入力は、入力チョッパに接続されていて、その出力は、出力チョッパに接続されている。チョッパは、同期をとって、選択的に、交互にアンプの差動入出力を交換（swap）し、ローパスフィルタを通してそれを出力する。
【００１１】
しかし、本発明が、他の実施形態において、これらの全ての目的を達成する必要があるというわけではない。そして、この請求項は、これらの目的を達成することができる構成または方法に限定されるべきではない。
【課題を解決するための手段】
【００１２】
本発明は、ローパワー、ローノイズアンプシステムが、第１および第２の差動入力端子、第１および第２の差動出力端子を有していて、差動出力を供給する少なくとも１つのアンプを備えていることを特徴とする。第１および第２の入力キャパシタは、第１および第２の差動アンプ入力端子と相互接続されている。第１および第２のフィードバックキャパシタを含む第１および第２のフィードバック回路は、それぞれ、アンプの差動入出力端子と相互接続されている。入力チョッパスイッチ回路は、低周波差動入力を受信して、入力キャパシタを通してアンプの差動入力端子に至るそれらの低周波差動入力を、選択的に、交互に交換する。出力チョッパスイッチは、入力チョッパスイッチ回路と同期をとって、アンプの差動出力を受信して、選択的に、交互に交換する。交換された差動出力に応答するローパスフィルタは、低周波差動入力のローノイズ、ローパワー増幅を提供する。
【００１３】
好ましい実施形態において、アンプシステムは、第３および第４の差動入力端子、第３および第４の差動出力端子を有していて、差動出力を供給する第２のアンプを更に備えていてもよい。第３および第４の入力キャパシタは、第３および第４の差動アンプ入力端子と相互接続されている。第３および第４のフィードバックキャパシタを含む第３および第４のフィードバック回路は、それぞれ、アンプの差動入出力端子と相互接続されている。第１および第２のフィードバック回路は、各フィードバックキャパシタと並列に抵抗を備えていてもよい。第１および第２のフィードバック回路は、各フィードバックキャパシタと並列に疑似抵抗素子を備えていてもよい。入出力チョッパスイッチ回路は、入力信号の最高周波数成分より実質的に高い周波数で切り換えられてもよい。アンプシステムは、ローパスフィルタの出力に接続されたアナログ−デジタル変換器を更に備えていてもよい。このアナログ−デジタル変換器は、ローパスフィルタの帯域幅より広いサンプリング帯域幅を有している。アンプシステムは、アンプの出力コモンモードレベルとは独立して入力コモンモードを設定して、アンプのオフセットを補償するためのコモンモードフィードバックおよびオフセット補正（cancellation）回路を更に備えていてもよい。コモンモードフィードバックおよびオフセット補正回路は、アンプのオフセット、入力コモンモードレベルを定めるためのコモンモード電圧基準に応答する差動出力ローパスフィルタと、差動出力ローパスフィルタの出力をコモンモード電圧基準と結合するための加算回路と、加算回路に応答する第１および第２の電圧バッファと、第１および第２のバッファにそれぞれ応答する第１および第２のレベル設定抵抗とを、結合された入力コモンモードレベルおよびオフセット補償をアンプの入力端子に加えるために、有していてもよい。ローパスフィルタは、一対のキャパシタと、選択的に、交互にアンプの差動出力をキャパシタに相互接続するための入力フィルタチョッパ回路と、入力フィルタチョッパ回路および入出力チョッパ回路と同期して、選択的に、交互にキャパシタを加算回路に相互接続するための出力フィルタチョッパ回路とを有していてもよい。コモンモードフィードバックおよびオフセット補正回路は、入力コモンモード電圧レベルを制御するためのアンプの一方の入力端子と相互接続されたコモンモード電圧基準と、アンプのオフセットを補償するためのアンプの他方の入力端子と相互接続されたローパスフィルタの差動出力に応答する誤差（error）アンプとを有していてもよい。
【００１４】
他の目的、特徴および利点は、以下の好ましい実施形態の説明および添付の図面から当業者によって見いだされるであろう。
【図面の簡単な説明】
【００１５】
【図１】本発明による改良されたアンプシステムのための回路図である。
【図２】図１のシステムで発生する一組の信号のトレース（trace）である。
【図３】チョップされた入力コモンモードフィードバックおよびオフセット補償を用いる図１の発明の他のバージョンの回路図である。
【図４】更に詳細に図３のローパスフィルタを示している回路図である。
【図５】チョップされた入力コモンモードフィードバックおよびオフセット補償の他のバージョンを示している図３と同様の図である。
【図６】チョップされた入力コモンモードフィードバックおよびオフセット補償の更に別のバージョンを示している図３と同様の図である。
【図７】典型的なチョッパスイッチ回路の図である。
【図８】図１のシステムで使用可能な典型的な疑似抵抗素子を有するアンプの図である。
【発明を実施するための形態】
【００１６】
以下で開示される好ましい実施形態のほかに、本発明は、他の実施形態が可能であり、様々な方法で実施または実行されることが可能である。従って、本発明が以下の説明に記載された又は図面に示された構造の詳細および部品の配置へのその適用において制限されないことは理解されるべきである。もし、ただ１つの実施形態がここに記載されていても、この請求項は、その実施形態に限定されるべきではない。さらに、この請求項は、特定の除外、制限、または断り書きを明示している明確で納得のいく証拠がない限り、限定的に読まれるべきではない。
【００１７】
本発明による改良されたローパワー、ローノイズアンプシステム１０が図１に示されていて、これは、入力チョッパスイッチ回路１２、別名スワッパ（swapper）またはクロスポイントスイッチと、出力チョッパスイッチ回路１４とを備えている。チョッパスイッチ回路１２と１４の間に、容量性利得アンプ回路１６があり、これは差動トランスコンダクタンス（transconductance）アンプ１８を含んでいて、入力キャパシタ２０および２２およびフィードバックキャパシタ２４および２６を有している。アンプ１８の利得は、キャパシタ２４に対するキャパシタ２０の比率およびキャパシタ２６に対するキャパシタ２２の比率の関数である。例えば、フィードバックキャパシタ２４および２６が２ｐＦであり、入力キャパシタ２０，２２が２０ｐＦであれば、利得は１０であり、入力キャパシタ２０，２２が２００ｐＦであれば、利得は１００である。チョッパスイッチ回路１２および１４は、周波数Fcを有するクロック２８からのクロック信号に同期して動作する。それは、入力信号の最高周波数成分より実質的に高く、例えば１００ｋＨｚである。好ましくは、出力チョッパスイッチ回路１４は、アンプ１８を安定させるために、入力チョッパスイッチ回路１２がオフした後にオンする。全システム１０は、差動的に動作して、出力チョッパスイッチ回路１４から出力フィルタ３０に出力を供給する。出力フィルタ３０は、一対の抵抗３２，３４を有していて、それらの間にキャパシタ３６を有している。入力チョッパスイッチ回路１２に対する差動入力には、Vin+ ４０，Vin- ４２という符号が付されていて、差動出力には、Vout- ４４およびVout+ ４６という符号が付されている。通常１００kHzの動作周波数でキャパシタ３６は１０pFであり、フィルタ抵抗３２および３４は２００kΩであり得る。動作において、４０，４２での差動入力は、入力チョッパスイッチ回路１２によってチョップされ、キャパシタ２０および２２を通してアンプ１８の差動入力に相互接続される。入力チョッパスイッチ回路１２の出力は、入力キャパシタ２０，２２に直接相互接続されて、次にアンプ１８の入力端子５０，５２に直接相互接続されるように示されているが、これは不可欠な限定ではない。例えば、抵抗５４，５６が、入力キャパシタ２０および２２と直列に配置されてもよい。同様に、フィードバックキャパシタ２４および２６は、直接、アンプ１８の入力端子５０，５２と出力端子５８，６０の間に相互接続されるように示されているが、これも不可欠な限定ではなく、それらのフィードバックキャパシタと直列に、破線で示した抵抗６２，６４があってもよい。チョップされた信号がアンプ１８によってキャパシタ２４に対するキャパシタ２０の比率またはキャパシタ２６に対するキャパシタ２２の比率で増幅された後に、増幅された出力は、出力チョッパスイッチ回路１４に送られ、これは次にフィルタ３０に送られる。
【００１８】
クロック２８は、２相信号を供給する。第１の相において、入力４０，４２は、入力チョッパスイッチ回路１２を通してストレートに接続され、かつ出力チョッパスイッチ回路１４を通してストレートに接続される。他の相において、入力４０と４２はクロスするので、入力４０はキャパシタ２２へ行き、入力４２はキャパシタ２０へ行く。同様に、他の相において、出力チョッパスイッチ回路１４もクロスする。このような方法で、容量性利得アンプのローノイズ、低電流要求は成し遂げられる一方で、直流近くの例えば１０Ｈｚの低周波、または直流入力でさえ処理されることを可能にする。
【００１９】
しばしば、図１の改良されたアンプシステム１０は、その出力をアナログ−デジタル変換器（ＡＤＣ）４７と接続される。アナログ−デジタル変換器４７は、ローパスフィルタの帯域幅より広いサンプリング帯域幅を有している。低周波数または直流入力を高周波数にチョップすることによって、より大きい信号電流が得られる。なぜなら、キャパシタは、あまり多くの直流電流を通さないからである。これは、より正確な利得という結果になる。１つのアンプ回路１６だけが示されているが、第２段のアンプ回路１６’によって示されるような、２以上の段があってもよい。
【００２０】
図１のこの改良されたアンプ１０の有効性は、図２によって見ることができる。これは、システムの全体にわたる信号を示している一系統のトレースである。直流１ミリボルトの差動入力Vin ７０を仮定すると、これは入力チョッパスイッチ回路１２に対する入力であり、その入力チョッパスイッチ１２の出力は、基本的に方形波７２として現れる。これは入力キャパシタ２０および２２を通ってアンプ１８の入力に至る。
【００２１】
キャパシタ２４に対するキャパシタ２０の比率およびキャパシタ２６に対するキャパシタ２２の比率を１００対１と仮定すると、１００倍の利得があるので、アンプ１８の出力７２は、＋１００と−１００ミリボルトの間で振れる。これは、出力チョッパスイッチ回路１４に送られ、「非チョッピング（de-chopping）」の後、７４のようになる。これは非常に拡大されているが、フィルタ３０に対する出力は、９９．８５と９９．９５ミリボルトの間という優れた結果であることを示している。
【００２２】
フィードバックキャパシタ２４および２６を有する図１のフィードバック回路は、フィードバックキャパシタ２４および２６と並列にフィードバック抵抗８０，８２を更に有していてもよい。これらは、通常、超高インピーダンスデバイスであり、１ＧΩ以上である。これらは、非常に大きいインピーダンスを示し、単位利得（unity gain）のみをもたらすが、アンプ１８の入出力間に差があるときに、非常に小さい電流が流れることを可能にする。これらのフィードバック回路は、ごくわずかな電流ノイズしか有しておらず、１００ｋＨｚで非常に高いインピーダンスを示す。フィードバックキャパシタが遮断している時、１ＧΩ抵抗の使用は、直流が非常に低い周波数で流れることを可能にする。そのフィードバック抵抗がないと、入力はアンプを飽和させるかもしれない。
【００２３】
本発明は、また、図３のコモンモードフィードバックおよびオフセット補正回路９０も意図している。コモンモードフィードバックおよびオフセット補正回路９０は、ローパスフィルタ９２を有している。これは、アンプ１８の差動出力を受信して、時間平均された正および負の平均VOposavg ９４およびVOnegavg ９６を、直列加算抵抗１００および１０２および並列加算抵抗１０４，１０６を有する加算回路９８に供給する。並列加算抵抗１０４，１０６は、約１ＧΩであり得る。そして、両方とも、コモンモード基準電圧Vcmを供給する電圧基準１０８の出力に接続されている。これらの時間平均された正および負のライン９４および９６上の出力とソース（source）１０８からのコモンモード電圧とは、加算回路９８の中で結合され、バッファ１１０および１１２に送られる。バッファ１１０および１１２は、通常１ＧΩのレベル設定抵抗１１４および１１６を通して、アンプ１８の差動入力に相互接続される。従って、差動出力の時間平均ドリフトに対する補償に加えて、アンプ１８のオフセットに対する予防措置が講じられる。
【００２４】
ローパスフィルタ９２は、更に詳細に図４に示されていて、入力フィルタチョッパスイッチ回路１２６と出力フィルタチョッパスイッチ回路１２８との間にキャパシタ１２０，１２４を有している。アンプ１８からの差動出力は、入力フィルタチョッパスイッチ回路１２６に供給される。入力フィルタチョッパスイッチ回路１２６の出力は、キャパシタ１２０および１２４を通して、出力フィルタチョッパスイッチ回路１２８に相互接続されている。出力フィルタチョッパスイッチ回路１２８の出力は、次に、９４および９６で、加算回路９８に時間平均された出力を供給する。この特定のケースにおいて、加算回路９８は、フィルタキャパシタ１３０および１３２を加えている。コモンモード基準電圧源１０８が、電池１３４として示されていて、電圧バッファ１１０および１１２が、電界効果トランジスタで実現されることが示されている。チョッパスイッチ回路１２６および１２８は、図４のチョッパスイッチ回路１２および１４と同様に、図１のクロック２８からのクロック回路Fcによって動作され、これらの全ては同期して動作する。１つのアンプ回路１６を有するこの実施形態において、入力チョッパスイッチ回路１４がクロスされる時、入力チョッパスイッチ回路１２はストレートに接続される。２つの段があれば、二重反転は、出力チョッパスイッチ１４もストレートに接続されることを要求する。出力フィルタチョッパ回路１２８がストレートに接続される時、入力フィルタチョッパ回路１２６はクロスされる。
【００２５】
図３のコモンモードフィードバックおよびオフセット補正回路９０および図４の９０ａの出力は、レベル設定抵抗１１４および１１６を通して、両方の差動入力に対して平等にコモンモード電圧を供給する。そして、オフセット補正（correction）も、アンプ１８の入力端子５０，５２の間で分割される。しかし、これは本発明の必須の限定ではない。例えば、図５では、図３の加算回路および電圧バッファが、誤差アンプ１４０に置き換えられている。ここでは、コモンモード電圧基準Vcm １０８ａは、１ＧΩ抵抗１１４を通して、アンプ１８の一方の入力５０に、直接、接続されているので、それは、補償コモンモード電圧信号を差動入力の一方のみに導入する。同様に、誤差アンプ１４０の時間平均されたオフセット誤差出力は、１ＧΩ抵抗１１６を通して、アンプ１８の他方の入力端子５２に送られるので、オフセット補正（cancellation）は、差動入力の一方のみに起こる。
【００２６】
さらに別の実施形態において、図６の誤差アンプ１４２は、完全（fully）差動誤差アンプであり得る。差動誤差アンプ１４２の出力におけるVicmは、その誤差アンプの出力コモンモード電圧であり、アンプ１８に対する入力コモンモード電圧である。従って、この実施形態は、再度、アンプ１８の差動入力に対するバランスのとれたオフセット補正およびコモンモード電圧レベルの適用を提供する。
【００２７】
図３，４，５，および６に示したように、キャパシタ２０，２２に対する入力コモンモード上の精密制御がある。これは、そのコモンモード出力を制御するために、あらゆる差動アンプ１８に固有の能力に結合されており、システムが、入出力コモンモードレベルを制御することを可能にし、非常に高い入力コモンモード除去およびより良好なレールツーレールの入力範囲という結果をもたらす。
【００２８】
前述のように、チョッパスイッチ回路１２，１４，１２６および１２８は、いかなる種類のスワッパ回路またはクロスポイントスイッチであってもよい。１つの典型的な簡略化された模式図が図７に示されていて、４つのスイッチ１５０，１５２，１５４および１５６を含む１２ａが示されている。クロック信号Fcの１つの相において、スイッチ１５０および１５６は開いていて、スイッチ１５２および１５４は閉じていて、これはクロスモードを提供する。他の相において、スイッチ１５０および１５６が閉じて、スイッチ１５２および１５４が開けば、ストレートモードが提供される。
【００２９】
図１において、フィードバックキャパシタ２４および２６が、それらと並列に高インピーダンス抵抗８０および８２を有することができることを開示したが、それに対する代替案は、HarrisonらによるA LOW-POWER LOW-NOISE CMOS AMPLIFIER FOR NEURAL RECORDING APPLICATIONS, IEEE Journal of Solid State Circuits, Vol. 38, No. 6, 2003年6月, 958〜965頁によって教示された疑似抵抗の使用であり、この参照によって完全にここに組み込まれる。ここで、図８の一対の電界効果トランジスタ１８０，１８２は、各々と直列に、かつキャパシタ２４と並列に接続されている。同様の回路（図示せず）は、キャパシタ２６に関しても用いられる。アンプ１８の入出力間に差があるとき、トランジスタ１８０および１８２はオンする。それらは、通常は、ほとんどオフの位置にバイアスされている。それらは、必要に応じて非常に低い電流を通し、ＧΩレンジの非常に高いインピーダンスに近づき、単位利得を維持する。
【００３０】
特定の本発明の特徴が、いくつかの図面には示され、他の図面には示されていないが、これは便宜のみのためである。各特徴は、本発明による他の特徴のいずれかまたは全てと結合され得る。ここで用いた単語"including"，"comprising"，"having"，および"with"は、広くかつ包括的に解釈されるべきであり、いかなる物理的な相互接続にも限定されない。さらに、本願の中で開示された実施形態が、唯一の可能な実施形態と取られるべきではない。
【００３１】
加えて、この特許のための特許出願の遂行の間に提出されるいかなる補正書も、出願時に願書の中で提出されたいかなる請求要素の否認ではない。当業者が、無理なく全ての可能な等価物を字義通りに含む請求項を立案することを期待することはできない。多くの等価物は、補正時に予知できず、（何かあるとすれば）引き渡されるべきことの正しい解釈を超えている。補正書の基礎をなしている正当性は、多くの等価物に対して、わずかに触れる程度の関係だけを持つことができる。および／または、出願人が、補正された請求要素に対する特定の非実質的な置換を説明することを期待することはできない多くの他の理由がある。
【００３２】
他の実施形態は、当業者に見出されるであろうし、請求項の範囲内である。
【符号の説明】
【００３３】
１０  ローパワー、ローノイズアンプシステム
１２  入力チョッパスイッチ回路
１４  出力チョッパスイッチ回路
１６  容量性利得アンプ回路
１６’  第２段のアンプ回路
１８  トランスコンダクタンスアンプ
２０，２２  入力キャパシタ
２４，２６  フィードバックキャパシタ
２８  クロック
３０  出力フィルタ
３２，３４  抵抗
３６  キャパシタ
４７  アナログ−デジタル変換器
５４，５６，６２，６４  抵抗
８０，８２  フィードバック抵抗
【図１】
2010539793.tif 000003
【図２】
2010539793.tif 000004
【図３】
2010539793.tif 000005
【図４】
2010539793.tif 000006
【図５】
2010539793.tif 000007
【図６】
2010539793.tif 000008
【図７】
2010539793.tif 000009
【図８】
2010539793.tif 000010
【国際調査報告】
2010539793.tif 000011