(57)【要約】絶縁体上半導体（ＳＯＩ）製造プロセス内で半導体ドナー・ウエハを再使用する方法と装置は：（ａ）半導体ドナー・ウエハの第１の注入表面にイオン注入プロセスを施して、半導体ドナー・ウエハの第１の剥離層を形成するステップ；（ｂ）第１の剥離層の第１の注入表面を第１の絶縁体基板に接合するステップ；（ｃ）半導体ドナー・ウエハから第１の剥離層を分離して、半導体ドナー・ウエハの第１の損傷厚みを有する第１の劈開面を露出させるステップ；および（ｄ）半導体ドナー・ウエハの第１の劈開面を、第１の損傷厚みを第２の注入表面を生成するに十分なレベルとすることができる時間にわたって１つ以上の高い温度にさらすステップを提供する。
2010538459.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体上半導体（ＳＯＩ）製造プロセスで半導体ドナー・ウエハを再使用する方法であって：
（ａ）半導体ドナー・ウエハの第１の注入表面にイオン注入プロセスを施して、半導体ドナー・ウエハの第１の剥離層を形成するステップ；
（ｂ）前記第１の剥離層の前記第１の注入表面を、第１の絶縁体基板に接合するステップ；
（ｃ）前記半導体ドナー・ウエハから前記第１の剥離層を分離して、前記半導体ドナー・ウエハの、第１の損傷厚みを有する第１の劈開面を露出させるステップ；および
（ｄ）前記第１の損傷厚みを、第２の注入表面を形成するに十分なレベルにまで減らすことができる時間にわたって、前記半導体ドナー・ウエハの前記第１の劈開面を１つ以上の高い温度にさらすステップ
を有することを特徴とする方法。
【請求項２】
前記半導体ドナー・ウエハの前記第１の劈開面をタッチ研磨し、１０ｎｍから１００ｎｍまでの範囲の材料を除去して、前記第１の劈開面の表面粗さを低下させることを特徴とする請求項１に記載の方法。
【請求項３】
前記１つ以上の高い温度が、約７００℃から約１２００℃までの範囲内の少なくとも１つの温度を含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記時間が、約１時間から約８時間までの範囲にあり、前記時間にわたって前記半導体ドナー・ウエハの前記第１の劈開面を１つ以上の高い温度にさらすステップが、不活性雰囲気で行われることを特徴とする請求項１に記載の方法。
【請求項５】
前記時間にわたって前記半導体ドナー・ウエハの前記第１の劈開面を１つ以上の高い温度にさらすステップが、還元性雰囲気で行われることを特徴とする請求項１に記載の方法。
【請求項６】
前記半導体ドナー・ウエハが、シリコン（Ｓｉ）、ゲルマニウム・ドープ・シリコン（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ガリウムひ素（ＧａＡｓ）、ガリウム燐（ＧａＰ）およびインジウム燐（ＩｎＰ）から成る群から選択されることを特徴とする請求項１に記載の方法。
【請求項７】
前記接合するステップが：
ガラス基板および半導体ドナー・ウエハの少なくとも一方を加熱するステップ；
剥離層を介して前記ガラス基板を前記ドナー半導体に直接的にまたは間接的に接触させるステップ；
ガラス基板および半導体ドナー・ウエハに電位を印加して接合を生じさせるステップを備え、
（ｉ）酸化膜が半導体ドナー・ウエハと基板との間で基板上に形成され、かつ（ｉｉ）付加材料の正イオンを実質的に全て含む基板の正イオンが半導体ドナー・ウエハの高い電位から遠ざかる方向に移動するように、前記接触、加熱および電位を維持することによって、（１）半導体ドナー・ウエハに隣接する基板内の位置に正イオン低濃度層と；（２）該正イオン低濃度層に隣接する基板の正イオン高濃度層とを形成することを特徴とする請求項１に記載の方法。
【請求項８】
ガラス基板またはガラス・セラミック基板；および
電気分解によって前記ガラス基板またはガラス・セラミック基板に接合された接合面を有する単結晶半導体層
を含むガラス上半導体構造であって、前記単結晶半導体層が、以下のステップ：
（ａ）半導体ドナー・ウエハの第１の劈開面を、第１の注入表面を生成するに十分なレベルまで第１の損傷厚みを減らすことができる時間にわたって、１つ以上の高温度にさらすステップ；
（ｂ）前記半導体ドナー・ウエハの第１の注入表面にイオン注入プロセスを施して、前記半導体ドナー・ウエハの第１の剥離層を作製するステップ；
（ｃ）前記ガラス基板またはガラス・セラミック基板に、前記第１の剥離層の第１の注入表面を接合するステップ；および
（ｄ）前記半導体ドナー・ウエハから、前記第１の剥離層を分離させて、前記半導体ドナー・ウエハの第２の劈開面を露出させるステップ
を含む各工程を用いて形成されることを特徴とするガラス上半導体（ＳＯＧ）構造。  
【請求項９】
前記単結晶半導体層が、シリコン（Ｓｉ）、ゲルマニウム・ドープ・シリコン（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ガリウムひ素（ＧａＡｓ）、ガリウム燐（ＧａＰ）およびインジウム燐（ＩｎＰ）から成る群から選択されることを特徴とする請求項８に記載のＳＯＧ構造。
【請求項１０】
前記ガラス基板またはガラス・セラミック基板が、バルク層、正イオン高濃度層、および、正イオン低濃度層を順次に含み、
前記正イオン高濃度層が、移動の結果として、前記正イオン低濃度層からの付加材料の正イオンを実質的に全て含み、
酸化物導体層または酸化物半導体層が、前記正イオン低濃度層と前記単結晶半導体層との間に位置していることを特徴とする請求項８に記載のＳＯＧ構造。
【発明の詳細な説明】
【関連出願】
【０００１】
本出願は、２００７年８月２８日に提出の米国仮特許出願第６０／９６６，４３９号の優先権の利益を主張し、該出願の開示の全ては引用によって本明細書に加入する。
【技術分野】
【０００２】
本発明は、改良されたプロセスを用いた絶縁体上半導体（ＳＯＩ）構造の製造に関する。
【背景技術】
【０００３】
これまでに、絶縁体上半導体の構造で最も一般的に使用される半導体材料はシリコンであった。そのような構造は、文献では、絶縁体上シリコン構造と呼ばれてきており、そのような構造には省略形「ＳＯＩ」が適用されている。ＳＯＩ技術は、高機能薄膜トランジスタ、太陽電池、および、アクティブ・マトリクス型表示装置などの表示装置にとってますます重要になっている。ＳＯＩ構造は、絶縁材料上に、実質的に単結晶シリコンの、（厚みで一般的に０．１〜０．３μｍ、場合によっては５μｍと厚い）薄層を含む。多結晶シリコン上でＴＦＴを形成する最先端プロセスは、約５０ｎｍ程度のシリコン厚みに到達している。多結晶シリコンＴＦＴ内のシリコンの性能を制限する因子には、シリコン構造中の粒子境界の存在が含まれる。
【０００４】
説明を簡単にするため、以下の議論が、ＳＯＩ構造についてときには当てはまるであろう。特にこの種のＳＯＩ構造への言及は、発明の説明を容易にするためになされたものであり、如何なる様式であれ発明の範囲を限定することを意図するものではなく、かつそのように解釈すべきではない。省略形のＳＯＩは、本明細書では、絶縁体上シリコン構造を含むもののこれには限定されない、一般的な絶縁体上半導体構造に言及するために使用されている。術語のＳｉＯＧもまた、ガラス・セラミックス上シリコンを含むもののこれには限定されない、一般的なガラス上半導体の構造を含むことを意図している。
【０００５】
ＳＯＩ構造のウエハを得る様々な方法には、格子整合した基板上でシリコン（Ｓｉ）をエピタキシャル成長させる手法が含まれる。代替プロセスには、単結晶シリコン・ウエハを、ＳｉＯ２の酸化膜を搭載した別のシリコン・ウエハに接合し、次いで、上部のウエハを研磨またはエッチングして０．０５〜０．３μｍの単結晶シリコン層とする手法が含まれる。更に別の方法には、水素イオンまたは酸素イオンを注入し、酸素イオン注入の場合には、Ｓｉを頂部とするシリコン・ウエハ内に埋込酸化膜を形成し、また、水素イオン注入の場合には、薄いＳｉ層を分離（剥離）させて、酸化膜を有する別のＳｉウエハに接合するイオン注入法が含まれる。
【０００６】
前者の２つの方法では、費用および／または接合力、耐久性の面で満足すべき構造が得られなかった。水素イオン注入を伴う後者の方法は、必要とされる注入エネルギーが、酸素イオン注入のエネルギーの５０％未満であり、また、必要とされる注入量が２桁も低いため、幾らか注目されており、前者の２つの方法よりも有利であると考えられている。
【０００７】
特許文献１には、熱処理を使用して、基板上に単結晶シリコン膜を得るためのプロセスが開示されている。平坦な表面を有するシリコン・ウエハは、以下のステップ：（ｉ）イオンを用いてシリコン・ウエハの表面へ照射注入を行って、シリコン・ウエハの低い方の領域を規定するガス状の微少泡の層、および、シリコン薄膜を構成する高い方の領域を形成するステップ；（ｉｉ）剛性の材料層（例えば、絶縁性酸化物材料）にシリコン・ウエハの平坦な表面を接触させるステップ；および（ｉｉｉ）イオン照射が実行された温度よりも高い温度でシリコン・ウエハおよび絶縁材料の組に対する熱処理を行う第３の段階を含むステップを受ける。第３の段階は、シリコン薄膜と絶縁材料とを接合するのに十分な温度を採用し、微少泡中に加圧効果を及ぼし、シリコン薄膜とシリコン・ウエハの残余の塊との間を分離させる。（高温のステップのため、このプロセスは、より低コストのガラス基板またはガラス・セラミック基板では機能しない。）
特許文献２には、ＳｉＯＧ構造を作製するプロセスが開示されている。そのステップは：（ｉ）シリコン・ウエハ表面に水素イオン注入を施し、接合面を形成するステップ；（ｉｉ）ウエハの接合面をガラス基板に接触させるステップ；（ｉｉｉ）ウエハおよびガラス基板に圧力、温度および電圧を印加して相互間の接合を促進するステップ；および（ｉｖ）構造体を常温まで冷却し、シリコン・ウエハからガラス基板およびシリコン薄膜の分離を促進するステップを含む。
【０００８】
ＳＯＩプロセスにおいて、半導体ドナー・ウエハから、シリコン（または他の半導体）の僅かに約１μｍ厚みかも知れない第１の薄層を除去した後は、その半導体ドナー・ウエハの約９５％以上が以後のために利用可能であろう。半導体ドナー・ウエハの再使用は、ＳＯＩ構造、特に大面積のＳＯＩ構造の製造コストに、比較的大きな影響を及ぼす。半導体ドナー・ウエハの再使用は、それがプロセス・コストの支配的な要因であるかも知れず、ＳＯＩ構造を作製するために或る半導体ドナー・ウエハが、数多くの接合プロセスの間に、何回の使用が可能であるかを規定する。或るガラス基板（いわゆるタイル）上に横方向に配置される個別の半導体層構造を使用して大面積のＳＯＩを作製するときには、再使用の要因は更に重要さを増す。そのようなプロセスについては、或る半導体ドナー・ウエハをできるだけ多くの回数、再使用することが望ましい。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第５，３７４，５６４号明細書
【特許文献２】米国特許第７，１７６，５２８号明細書
【非特許文献】
【００１０】
【非特許文献１】"A Novel Method For Achieving Very Low Cops In CZ Wafers", by J.L. Vasal et al., MEMC Electronic Materials Inc.
【発明の概要】
【発明が解決しようとする課題】
【００１１】
再使用のためには、半導体ドナー・ウエハの接合面を、比較的に損傷がない状態に戻す必要がある。従来は、これは、剥離（分離）プロセスのため損傷を受けた半導体ドナー・ウエハの所定厚みの除去によってなされていた。これは、化学機械研磨（ＣＭＰ）などの標準的な研磨技術によって行ってもよい。しかし、研磨は高価である。加えて、研磨は、材料の少なからぬ量の損失のみならず、表面下の損傷や、一様でない材料の除去を生むことがある。研磨のプロセス、並びに、それに伴う研磨の前処理および後処理の清浄化プロセスは、極めて激しい作用を及ぼすものであり、しばしばウエハの時期尚早の破損を生む。
【００１２】
ＣＭＰなどの従来の研磨プロセスは、半導体ドナー・ウエハの表面から一様に材料を除去するものではない。最新技術の円形の半導体ウエハの表面の不均一さ（標準偏差／平均除去厚み）は、典型的には、除去される材料厚みの５−１０％である。より多くの半導体材料が除去されると、厚みの偏差はそれに相応して悪化する。ＣＭＰプロセスに関する別の問題は、長方形のＳＯＩ構造（例えば鋭い角があるもの）を研磨する場合に、それが特に芳しくない結果を示すことである。確かに、前述の表面の不均一さは、中央部の不均一さに比して、ＳＯＩ構造の隅部に増幅される。研磨による半導体ドナー・ウエハの多数回の再使用では、（例えば長方形の場合には角の近くの）表面の形状が再使用の機能的限界を超えるときに、或るウエハの再使用寿命の早すぎる終了という結果になる。
【００１３】
従来の研磨技術における不均一さにより、例えば、半導体ドナー・ウエハの接合面から０．１５０μｍの実際の損傷を取り除く必要がある場合に、損傷層が表面全体から完全に除去されることを確実にするには、少なくとも１．０μｍが除去の目標厚みであるかも知れない。従って、全ての損傷を除去することを確実にするために、実際の損傷の厚みの５倍を超える厚みが除去される。これは極めて無駄であり、コストへの重大な否定的影響を与える。
【００１４】
更にまた、研磨プロセスでは、半導体ドナー・ウエハの接合面上に作用の激しいスラリー（化学薬品および研磨剤）を導入する。これらの化学薬品および粒子は、それらが乾いて接合面に永久に付着する前に、除去しなければならない。これは極めて高価なプロセスであり、研磨プロセスの全体費用を著しく増大させる。  
【課題を解決するための手段】
【００１５】
本発明の１つ以上の実施形態に従うと、絶縁体上半導体（ＳＯＩ）の組立てプロセスにおける半導体ドナー・ウエハを再使用する方法および装置は、以下：（ａ）半導体ドナー・ウエハの第１の注入表面にイオン注入プロセスを施して、半導体ドナー・ウエハの第１の剥離層を作製するステップ；（ｂ）前記第１の剥離層の第１の注入表面を、第１の絶縁体基板に接合するステップ；（ｃ）半導体ドナー・ウエハから前記第１の剥離層を分離して、前記半導体ドナー・ウエハの、第１の損傷厚みを有する第１の劈開面を露出するステップ；および（ｄ）前記半導体ドナー・ウエハの前記第１の劈開面を、第２の注入表面を生成するに十分なレベルまでに第１の損傷厚みを減らすことができる時間にわたって、1つ以上の高い温度にさらすステップを提供する。
【００１６】
前記方法および装置は更に、ステップ（ａ）−（ｄ）を繰り返して、複数のＳＯＩ構造のための複数の剥離層を生成する。１つ以上の高い温度は、約７００℃から約１２００℃までの範囲内、好ましくは、約１０００−１１００℃の範囲内の少なくとも１つの温度を含む。アニール時間は、約1時間から約８時間までの間、例えば、（例えば１０００℃において）約４時間であってもよい。
【００１７】
半導体ドナー・ウエハの第１の劈開面を或る時間にわたって１つ以上の高い温度にさらすステップは、アルゴン・ガスまたは他の適切な不活性ガスなどの不活性雰囲気中で行ってもよい。これに代えて、雰囲気は、水素（または他の還元性ガス）、または、不活性ガスと還元性ガスの混合ガスなどを含む還元性雰囲気でもよい。
【００１８】
その他の態様、特徴、利点などは、添付図面を参照しつつ本発明の記述を受け取ることによって、当業者には明白になるであろう。
【００１９】
本発明の様々な態様を示す目的で、現時点で好ましい形態を図面に示した。しかし、本発明が、示されたその正確な配置や手段に限定されないことを理解すべきである。
【図面の簡単な説明】
【００２０】
【図１】本発明の１つ以上の実施形態に係るＳＯＧ装置の構造を示す単純化された側面図。
【図２】本発明の１つ以上の実施形態に係る、図１のＳＯＧ装置を多数個形成するために使用される半導体ドナー・ウエハの再使用を示す単純化された図。
【図３】図１のＳＯＧ装置を製造するために本発明のプロセスを使用して形成された中間的な構造を示す単純化された模式図。
【図４】図１のＳＯＧ装置を製造するために本発明のプロセスを使用して形成された中間的な構造を示す単純化された模式図。
【図５】図１のＳＯＧ装置を製造するために本発明のプロセスを使用して形成された中間的な構造を示す単純化された模式図。
【図６】図１のＳＯＧ装置を製造するために本発明のプロセスを使用して形成された中間的な構造を示す単純化された模式図。
【図７】図５の構造を形成するために半導体ドナー・ウエハから薄層を剥離する処理の直後の半導体ドナー・ウエハを示す側面図。
【図８】半導体ドナー・ウエハの接合面を処理して次の接合および剥離手順のための半導体ドナー・ウエハを作製する熱処理プロセスを示す模式図。
【図９】半導体ドナー・ウエハ前処理の接合面の表面粗さ特性を示す図。
【図１０】半導体ドナー・ウエハ後理の接合面の表面粗さ特性を示す図。
【発明を実施するための形態】
【００２１】
図面を参照すると、本発明の1つ以上の実施形態に係るＳＯＩ構造（特に、ＳＯＧ構造）１００が図１に示されている。図面では、同様な符号は同様な要素を示す。ＳＯＧ構造１００は、ガラスまたはガラス・セラミック基板１０２などの絶縁体基板、および、半導体層１０４を含んでいる。ＳＯＧ構造１００は、有機発光ダイオード（ＯＬＥＤ）表示装置、および、液晶表示装置（ＬＣＤ）などを含む表示装置、集積回路、光起電装置、薄膜トランジスタ用途などで使用される用途がある。
【００２２】
層１０４から成る半導体材料は、実質的に単結晶材料の形をとってもよい。用語「実質的に」は、半導体材料が、通常は格子欠陥または少数の粒子境界などの、本来的にまたは意図的に加えられた少なくとも幾らかの内部欠陥または表面欠陥を含むという事実を考慮に入れるため、層１０４を記述する際に使用されている。用語「実質的に」は、更に、あるドーパントは半導体材料の結晶構造を歪ませるか、さもなければ影響を与えるかも知れないという事実を反映している。  
説明の都合上、半導体層１０４がシリコンから形成されると仮定している。しかしながら、半導体材料はシリコンを主とする半導体、または、他の種別の半導体、例えば、ＩＩＩ―Ｖ族、ＩＩ―ＩＶ族、ＩＩ−ＩＶ−Ｖ族などの半導体であってもよいことが理解される。これら材料の例には、シリコン（Ｓｉ）、ゲルマニウム・ドープ・シリコン（ＳｉＧｅ）、炭化ケイ素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、ＧａＰおよびＩｎＰが含まれる。
【００２３】
図２を参照すると、個別の製品、または、多数のＳＯＧ構造が必要な集積装置のための製造工程中で、多くのそのようなＳＯＧ構造１００を形成することが望ましい。いずれの場合であっても、多数のＳＯＧ構造１００を製造する１つの方法は、剥離層１２２がガラス基板１０２に接合されるプロセスの間に、半導体ドナー・ウエハ１２０から半導体材料の薄い剥離層１２２を劈開（または剥離）することである。半導体ドナー・ウエハ１２０から半導体材料の第１の剥離層１２２を除去した後に、半導体ドナー・ウエハ１２０のかなりの量（恐らくは９５％以上）が、次の使用のためにまだ使用可能である。半導体ドナー・ウエハ１２０の再使用は、多くのＳＯＧ構造１００、特に大面積ＳＯＧ構造を製造するためのコストに比較的に大きな影響を与える。より詳細に本明細書で後に述べるように、半導体ドナー・ウエハ１２０の接合面１２１（または劈開面）を比較的に損傷がない状態に戻すことが、後の接合プロセスのために必要である。劈開面１２１を処理して、それを接合のために準備する際に使用される特定の技術は、やはりＳＯＧ構造１００を製造するためのトータル費用に大きな影響を及ぼすかも知れない。これらの技術は、後に本明細書でより詳細に記述する。
【００２４】
ここで、図３−図６を参照する。これらの図は、ＳＯＧ構造１００を製造するために形成されるかもしれない中間的な構造を示す。まず、図３を見ると、半導体ドナー・ウエハ１２０の表面１２１は、研磨や洗浄などによって処理され、ガラスまたはガラス・セラミック基板１０２に接合するのに適した、比較的に平坦で一様な注入表面１２１を形成している。説明の都合上、半導体ウエハ１２０は、実質的に単結晶シリコン・ウエハであるかも知れないが、先に述べたように、他の適切な半導体材料または導体材料を採用してもよい。
【００２５】
剥離層１２２は、注入表面１２１に１回以上のイオン注入プロセスを施すことにより作製され、半導体ドナー・ウエハ１２０の注入表面１２１よりも強度が低下した領域が形成される。本発明の実施形態は、剥離層１２２を形成する如何なる特定の方法にも制限されるものではないが、ある適切な方法により、半導体ドナー・ウエハ１２０の注入表面１２１が、少なくとも半導体ドナー・ウエハ１２０内で剥離層１２２の生成を開始する水素イオン注入プロセスを受けるように決定される。注入エネルギーは、従来の技術を使用して調節し、例えば約３００−５００ｎｍの範囲内の剥離層１２２の一般的な厚みを達成してもよい。一例として、水素イオン注入が採用されるものの、他のイオン、または、ホウ素＋水素、ヘリウム＋水素、若しくは、剥離の文献で公知となっている他のイオンなど複数種類のイオンを採用してもよい。更に、剥離層１２２を形成するのに適した他の既知の技術或いは以下に展開される技術も、本発明の趣旨および範囲から逸脱することなく使用されるかも知れない。
【００２６】
半導体ドナー・ウエハ１２０は、例えば、注入表面１２１上の水素イオン濃度を減らすように処理してもよい。例えば、半導体ドナー・ウエハ１２０は、洗浄されまた清浄化されてもよく、剥離層１２２の注入ドナー表面１２１は、緩やかな酸化を受けてもよい。緩やかな酸化処理には、酸素プラズマ中での処理、オゾン処理、並びに、過酸化水素、過酸化水素およびアンモニア、過酸化水素および酸による処理、或いは、これらプロセスの組合せを含んでもよい。これらの処理中に、水素で終端した表面基が酸化されて水酸基になり、それが次いでシリコン・ウエハの表面を親水性にする。その処理は、酸素プラズマでは室温で、アンモニアまたは酸処理では２５−１５００Ｃの範囲で実行してもよい。
【００２７】
図４−図５を参照すると、ガラス基板１０２を、電解プロセスを用いて剥離層１２２に接合することができる。適当な電解接合プロセスが、特許文献２に記載されている。その全開示は、引用によって本明細書に加入する。このプロセスの一部が以下に述べられる。接合プロセスでは、ガラス基板１０２（および、既に実施済みでなければ剥離層１２２）の適当な表面清掃を行ってもよい。その後、中間的な構造は、直接的または間接的に互いに接触させられて、図４で模式的に示された構造を達成する。その接触に先立ってまたは後続して、半導体ドナー・ウエハ１２０、剥離層１２２、および、ガラス基板１０２を含む1つまたは複数の構造体が、温度差による温度勾配の下で加熱される。ガラス基板１０２は、半導体ドナー・ウエハ１２０および剥離層１２２よりも高温度に加熱されてもよい。例示として、ガラス基板１０２と半導体ドナー・ウエハ１２０（および剥離層１２２）との間の温度差は、約１００℃から約１５０℃までと高くてもよいが、少なくとも１℃である。この温度差は、（シリコンの熱膨張係数と整合したように）半導体ドナー・ウエハ１２０の熱膨張係数（ＣＴＥ）と整合した熱温度係数を有するガラスにとっては、後になって半導体ウエハ１２０から剥離層を分離させることを容易にするので、好ましい。  
ガラス基板１０２と半導体ドナー・ウエハ１２０との間の温度差が安定したならば、機械的な圧力が中間の組立体に印加される。圧力の範囲は約１ｐｓｉ（約６．８９ｋＰａ）から約５０ｐｓｉ（約３４４．８ｋＰａ）の範囲にあってもよい。より高い圧力、例えば１００ｐｓｉ（約６８９ｋＰａ）以上の圧力の印加は、ガラス基板１０２の破損を引き起こすかも知れない。
【００２８】
ガラス基板１０２および半導体ドナー・ウエハ１２０は、ガラス基板１０２の歪み点±約１５０℃の範囲内の温度に到達するかも知れない。
【００２９】
次いで、例えば半導体ドナー・ウエハ１２０を正極、ガラス基板１０２を負極として、中間の組立体に電圧が印加される。中間の組立体は、上記の条件下で暫くの間（例えば約１時間以下）保持され、その電圧が除去され、中間の組立体は、室温にまで冷却される。
【００３０】
図５を参照すると、冷却に先立って、冷却中、および／または、冷却に後続して、半導体ドナー・ウエハ１２０およびガラス基板１０２が分離される。その分離は、それらがまだ完全に遊離していなければ、幾らか剥離作用を含むかも知れず、これによって半導体ドナー層１２０の半導体材料から成る比較的に薄い剥離層１２２が接合されたガラス基板１０２が得られる。その分離は、熱応力のため剥離層１２２が裂けることによって達成されるかも知れない。これに代えてまたは加えて、分離を促進するために水ジェット切断などの機械的応力、または、化学的エッチングを使用してもよい。
【００３１】
半導体ドナー・ウエハ１２０とガラス基板１０２の分離は、注入領域への加熱および／または冷却プロセスなどのストレスの印加によって達成される。加熱および／または冷却プロセスの特性は、ガラス基板１０２の歪み点の関数として設定してもよいことを指摘する。本発明は、特定の如何なる動作理論によっても限定されるものではないが、冷却中で半導体ドナー・ウエハ１２０およびガラス基板１０２のそれぞれの温度が低下している最中かまたは既に低下した場合には、比較的に低い歪み点を有するガラス基板１０２が分離を促進すると考えられる。同様に、加熱中で半導体ドナー・ウエハ１２０およびガラス基板１０２のそれぞれの温度が上昇している最中かまたは既に上昇した場合には、比較的に高い歪み点を有するガラス基板１０２が分離を促進すると考えられる。従って、本発明の１つ以上の態様に従うと、半導体ドナー・ウエハ１２０およびガラス基板１０２の分離は、以下のステップ：半導体ドナー・ウエハ１２０およびガラス基板１０２の温度が低下しているときに分離が生じるようにこれらを冷却するステップ；半導体ドナー・ウエハ１２０およびガラス基板１０２の温度が上昇しているときに分離が生じるようにこれらを加熱するステップ；および、冷却中または加熱中で半導体ドナー・ウエハ１２０およびガラス基板１０２の温度が実質的に上昇も低下もしていないときに（つまり、或る定常状態または休止状態で）分離が生じるように、これらの分離を達成するステップの少なくとも１つを含む。
【００３２】
図６を参照すると、分離直後の剥離層１２２の劈開面１２３は、（例えばアモルファス・シリコン層の形成のため）シリコン層の過度の表面粗さ、過度のシリコン層厚み、および、シリコン層の注入損傷を示すかも知れない。場合によって、アモルファス・ シリコン層は、厚みが５０−１５０ｎｍ程度であるかも知れない。更に、注入エネルギーおよび注入時間に依存して、剥離層１２２の厚みが約３００−５００ｎｍ程度であるかも知れない。半導体層１０４の最終厚みは、約１０ｎｍと約２５０ｎｍの範囲内にあるべきである。従って、劈開面１２３には後処理が施され、その後処理は、材料の除去を指す矢印で示したように、劈開面１２３に施す研磨、エッチングまたは他のプロセスを含むかも知れない。後処理は、半導体層１０４を残して、剥離層１２２の材料１２４を除去することを意図している。
【００３３】
図７を参照すると、半導体ドナー・ウエハ１２０の劈開面１２１Ａは、更に過度の表面粗さおよび注入損傷を示すかも知れない。損傷ゾーンの厚みは２００ｎｍ以上かも知れない。本発明の１つ以上の態様に従うと、半導体ドナー・ウエハ１２０の劈開面１２１Ａは、更なるＳＯＧ構造１００を生成するのに適した更なる注入表面１２１（図３）を生成するに充分なレベルにまで損傷を減らすことができる時間にわたって１つ以上の高い温度にさらされる（アニールされる）。剥離層１２２を作製するステップ、基板１０２に剥離層１２２を接合するステップ、剥離層１２２を分離するステップ、および、半導体ドナー・ウエハ１２０の表面１２１Ａを修復するための引き続きの熱処理は、半導体ドナー・ウエハ１２０（図２）の有効部分を利用するために、何回にもわたって繰り返されて、プロセス費用を削減する。
【００３４】
接合に適した表面組織を生成し損傷層を除去する従来の研磨では、全ての損傷が除去されたことを保証するために、過度の材料除去が必要であった。本発明に係る熱的回復プロセスの使用は、他の利点も有する。損傷層を縮小または除去するために熱処理を使用すると、接合プロセスに適した表面組織を作製するために、極めて浅い研磨深さ（例えば１０ｎｍ）が利用できることである。全ての表面組織が充分に除去されたかどうかを判断するために簡単な非破壊検査が利用でき、最適な材料除去プロセスの開発を可能にする。例えば、アニールされた表面上で付加的なタッチ研磨または軽い研磨を実行して残る粗いスポットを除去してもよい。タッチ研磨プロセスは、標準的な研磨では約１０００ｎｍの材料除去が行われるのに対し、例えば約１０−１００ｎｍの範囲など少量の材料除去で済む。浅い研磨プロセスに熱的回復プロセスを組み合わせることにより、更に熱的プロセスまたは化学的プロセス単独では除去することができない、剥離できなかったスポットの除去が可能になる。
【００３５】
図８を参照すると、熱処理（アニール）プロセスを達成するために、半導体ドナー・ウエハ１２０を温度チャンバー１５０の内部に配置することができる。劈開面１２１Ａは、次いで別の注入表面１２１を達成するのに十分なレベルにまで損傷を減らす（例えば、損傷ゾーンの厚みを縮小する）ことができる時間にわたって１つ以上の高い温度にさらしてもよい。高い温度は、約７００℃から約１２００℃までの範囲内の少なくとも１つの温度を含んでもよい。好ましい温度は、約１００−１１００℃である。熱処理が適用される時間は、約１時間から約８時間の範囲内であってもよく、約４時間が好ましい。チャンバー１５０内の雰囲気は、不活性雰囲気または還元性雰囲気であってもよい。不活性雰囲気は、アルゴン、または、別の適切な不活性ガスを含んでいてもよい。還元性雰囲気を採用する場合には、その雰囲気は、水素を含んでもよく、または、水素とアルゴン（若しくは他の不活性ガス）との混合ガスであってもよい。  
一実験では、直径が１００ｍｍ、厚みが１００μｍのシリコン・ドナー・ウエハに、注入量８×１０１６イオン／ｃｍ２、注入エネルギー１００ＫｅＶで水素イオンを注入した。その後、シリコン・ドナー・ウエハは、その表面基を酸化させるために酸素プラズマ中で処理した。１００ｍｍの直径を持つＥＡＧＬＥ２０００（登録商標）ガラス・ウエハは：（ｉ）超音波槽内で１５分間にわたってＦｉｓｃｈｅｒ  ＳｃｉｅｎｔｉｆｉｃのＣｏｎｔｒａｄ７０洗剤で洗浄され；（ｉｉ）超音波槽内で１５分間にわたって蒸留水で洗浄され；（ｉｉｉ）１０％の硝酸で洗浄され；次いで（ｉｖ）蒸留水で洗浄された。シリコン・ドナー・ウエハおよびガラス・ウエハは、クリーン・ルーム環境内で回転洗濯機／乾燥機によって蒸留水を用いて清浄化された。シリコン・ドナー・ウエハおよびガラス・ウエハをＳｕｓｓＭｉｃｒｏｔｅｃｈ接合機内に収容した。ガラス・ウエハを負極上に配置し、シリコン・ドナー・ウエハを正極上に配置し、かつ、スペーサーを介して、シリコン・ドナー・ウエハをガラス・ウエハから離して保持した。窒素雰囲気中で、シリコン・ドナー・ウエハを５２５℃まで加熱し、一方、ガラス・ウエハを５７５℃まで加熱した。その後、双方のウエハを互いに接触させた。１７５０Ｖの電位を、２０分間にわたってウエハ表面に印加した。その後、ウエハを室温にまで冷却した。双方のウエハは容易に分離した。強く付着した（約５００ｎｍの）シリコン薄膜は、ガラス基板に接合された。図９を参照すると、シリコン・ドナー・ウエハ１２０はＴＥＭによって検査された。損傷を受けた表面１２１Ａは、約２００ｎｍの厚みを示した。  
図１０を参照すると、シリコン・ドナー・ウエハは、アルゴン雰囲気中で４時間にわたって１０００℃で熱処理された。その後、シリコン・ドナー・ウエハ１２０の表面１２１をＴＥＭによって検査した。その結果、損傷は実質的に回復していた。シリコン・ドナー・ウエハ１２０に、再び水素イオンを注入し、シリコン膜転写プロセスを繰り返した。その結果、ガラス基板に接合し、強く付着した（約５００ｎｍの）シリコン薄膜が作製できた。更に、タッチ研磨を実行して表面粗さを減らしてもよい。熱処理プロセスは、シリコン・ドナー・ウエハ１２０中の損傷を減らしかつ／または除去し、他方、タッチ研磨は表面粗さを除去する。
【００３６】
非特許文献１に従うと、損傷を除去し次いで表面組織を改善するシリコン・ウエハの連続的回復は、ぎざぎざが減った表面組織を生成するために、まず水素雰囲気を使用し、次いで、アルゴン雰囲気を使用して達成してもよい。本発明の１つ以上の別の態様では、水素イオン注入プロセスは、損傷を受けた表面１２１Ａ上に水素をそのまま残しており、従って、非還元性雰囲気（例えば、アルゴン単独）中での熱処理が、水素雰囲気中の別工程を必要とすることなく、良好な表面組織を達成するかも知れない。
【００３７】
ガラス基板１０２の接合前処理および接合後処理の構造の詳細について以下に説明する。まず、ガラス基板１０２の接合前の構造的な態様について説明すると、ガラス基板１０２は、酸化物ガラスまたは酸化物ガラス・セラミックスから形成してもよい。本明細書で既述する実施形態は、特に必須というわけではないが、約１，０００℃未満の歪み点を有する酸化物ガラスまたは酸化物ガラス・セラミックスを含んでいてもよい。ガラス製造技術では当たり前であるが、歪み点とは、ガラスまたはガラス・セラミックスが１０１４.6ポアズ（１Ｏ１３．６ｐａ．ｓ）の粘性を有するときの温度である。酸化物ガラスと酸化物ガラス・セラミックスとの間では、ガラスの方が、製造がより容易であるという利点を持ち、このため、より広範囲に利用されかつ低コストである。
【００３８】
例として、ガラス基板１０２は、ＣＯＲＮＩＮＧ社のガラス組成第１７３７番またはＣＯＲＮＩＮＧ社のガラス組成第「ＥＡＧＬＥ２０００」番などのアルカリ土類イオンを含むガラス基板から形成してもよい。これらガラス材料は、例えば液晶表示装置の製造において特定の用途を持つ。
【００３９】
ガラス基板は、約０．１ｍｍから約１０ｍｍまでの範囲の厚み、例えば約０．５ｍｍから約３ｍｍまでの範囲の厚みを有してもよい。幾らかのＳＯＧ構造では、例えば、シリコン／二酸化シリコン／シリコンという構成を有する標準的なＳＯＧ構造が、高周波で作動するときに発生する寄生容量効果を回避するために、約１μｍ以上の厚みを有する絶縁層が好ましい。過去には、そのような厚みを達成することは困難であった。本発明に従うと、約１μｍよりも厚い絶縁層を有するＳＯＧ構造は、単に約１μｍ以上の厚みを有するガラス基板１０２を使用することによって簡単に達成される。ガラス基板１０２の厚みの下限は、約１μｍとしてもよい。
【００４０】
一般的に、ガラス基板１０２は、ＴＦＴ１００を作製するためにＳＯＧ構造上に実行されるプロセスのみならず、その前の接合プロセス・ステップを通して半導体層１０４を支持するのに十分な厚みを有するべきである。ガラス基板１０２の厚みには理論的な上限は存在しないが、支持機能に必要とされる厚みを超える厚み、または、最終的なＴＦＴ構造１００のために望まれる厚みを超える厚みは、ガラス基板１０２の厚みが大きいほどＴＦＴを作製する際のプロセス・ステップの達成を困難にするので、有利ではないであろう。
【００４１】
酸化物ガラスまたは酸化物ガラス・セラミック基板１０２は、シリカ系であってもよい。従って、酸化物ガラスまたは酸化物ガラス・セラミックス中のＳｉＯ２のモル比率は、３０モル％を超えていてもよく、４０モル％を超えていてもよい。ガラス・セラミックスの場合には、結晶相が、ムライト、菫青石、灰長石、スピネルまたはガラス・セラミックス技術で既知の他の結晶相であってもよい。非シリカ系のガラスおよび非シリカ系のガラス・セラミックスは、発明の１つ以上の実施形態の実施に際して使用してもよいが、それらのより高コストおよび／またはより低パフォーマンス特性のため一般的には不利である。同様に、幾つかの用途、例えば、非シリコン系の半導体を採用するＳＯＧ構造を使用するＴＦＴでは、酸化物系でない、例えば非酸化物系ガラスであるガラス基板は、望ましいものの、それらのより高コストのために一般的に不利である。１つ以上の実施形態では、より詳細に以下に説明するように、ガラスまたはガラス・セラミック基板１０２は、これに接合される層１０４の１つ以上の半導体材料（例えばシリコン、ゲルマニウムなど）の熱膨張率（ＣＴＥ）と整合するように設計されている。熱膨張率の整合は、堆積プロセスの熱サイクル中の望ましい機械的性質を保証する。
【００４２】
或る用途、例えば、表示装置の用途では、ガラスまたはガラス・セラミックス１０２は、可視光、近紫外線、および／または、赤外線の波長範囲で、透明であってもよく、例えば、ガラスまたはガラス・セラミックス１０２は、３５０ｎｍから２μｍの波長範囲で透明であってもよい。
【００４３】
ガラス基板１０２は、単一のガラス層またはガラス・セラミック層から成っていてもよいが、所望により積層構造を使用できる。積層構造を使用する場合には、積層のうち半導体層１０４に最も近い層は、単一のガラスまたはガラス・セラミックスからなるガラス基板１０２のために本明細書で記述する特性を持っていてもよい。半導体層１０４からより遠い層も、そのような特性を持っていてもよいが、それらは直接に半導体層１０４と相互作用をしないので、そのような特性は緩和してもよい。後者の場合には、ガラス基板１０２のために指定された特性がもはや満たされないときに、ガラス基板１０２が端点を越えたと見なされる。
【００４４】
以下、ガラス基板１０２の接合後処理の態様および特性について説明する。図５を参照すると、電位の印加は、ガラス基板１０２内のアルカリ・イオンまたはアルカリ土類イオンを、半導体／ガラスの界面から遠ざけてガラス基板１０２内へ移動させる。より詳しくは、実質的に付加材料の正イオンを全て含むガラス基板１０２の正イオンは、半導体／ガラスの界面の高電位から遠ざかるように移動し：（１）半導体／ガラスの界面に隣接するガラス基板１０２内の正イオン低濃度層１１２と；（２）正イオン低濃度層１１２に隣接する、ガラス基板１０２の正イオン高濃度層１１２とを形成する。これは多数の機能を達成する。つまり、（ｉ）アルカリ・イオンまたはアルカリ土類イオン不在界面（層）１１２をガラス基板１０２内に形成し；（ｉｉ）アルカリ・イオンまたはアルカリ土類イオン増大界面（層）１１２をガラス基板１０２内に形成し；（ｉｉｉ）  剥離層１２２とガラス基板１０２との間に酸化膜１１６を形成し；かつ（ｉｖ）ガラス基板１０２を大きく活性化し、比較的低い温度での熱印加によっても剥離層１２２と強力に結合させる。
【００４５】
図５に示された例では、電解プロセスの結果として得られる中間的な構造は：（ガラス基板１０２内の）バルクのガラス基板１１８；（ガラス基板１０２内の）アルカリ・イオンまたはアルカリ土類イオン増大層１１４；（ガラス基板１０２内の）アルカリ・イオンまたはアルカリ土類イオン減少層１１２；酸化膜１１６；および剥離層１２２をこの順に含む。従って、電解プロセスは、剥離層１２２とガラス基板１０２の界面を、層１１２（正イオン空乏領域）および層１１４（正イオン増大領域）を含む「界面領域」に変換する。界面領域は、更に正イオン空乏層１１２の遠位端の近傍に１つ以上の正イオン山積領域を含んでいてもよい。
【００４６】
正イオン増大層１１４は、酸素高濃度層であり、厚みを持つ。この厚みは、ガラス基板１０２上部の基準面（図示せず）における基準酸素濃度に換算して定義してもよい。基準面は、ガラス基板１０２と剥離層１２０の間の接合面と実質的に平行で、或る距離だけその表面から離れている。その基準面を使用して、正イオン増大層１１４の厚みは、典型的には次の関係：  
Ｔ≦２００ｎｍ  
を満たす。
【００４７】
ここで、Ｔは接合面と、（ｉ）接合面に実質的に平行で；かつ（ｉｉ）以下の関係を満たす、接合面から最も遠い表面との間の距離である。以下の関係とは：  
ＣＯ（ｘ）−ＣＯ／Ｒｅｆ≧５０％、０≦ｘ≦Ｔ
である。ここで、ＣＯ（ｘ）は接合面からの距離ｘの関数としての酸素濃度、ＣＯ／Ｒｅｆは上記基準面における酸素濃度であり、Ｃ０（ｘ）およびＣＯ／Ｒｅｆは、原子パーセントで示される。
【００４８】
典型的には、Ｔは、２００ｎｍよりも小さく、例えば約５０ｎｍから約１００ｎｍ程度である。なお、ＣＯ／Ｒｅｆは、典型的には０であり、従って、上記関係は殆どの場合には次の関係：
ＣＯ（ｘ）≧５０％、０≦ｘ≦Ｔ
に帰する。
【００４９】
正イオン空乏層１１２に関しては、酸化物ガラスまたは酸化物ガラス・セラミック基板１０２は、印加される電界の方向へ、つまり、接合面から遠ざかりガラス基板１０２の層１１４中に移動する少なくとも幾らかの正イオンを含む。アルカリ・イオン、例えばＬｉ＋１、Ｎａ＋１および／またはＫ＋１イオンは、酸化物ガラスおよび酸化物ガラス・セラミックに典型的に含まれる他の種類の正イオン、例えばアルカリ土類イオンよりも高い移動度を一般に有するので、この目的に適った正イオンである。しかしながら、アルカリ・イオン以外の正イオンを有する酸化物ガラスおよび酸化物ガラス・セラミックス、例えば、アルカリ土類イオンのみを有する酸化物ガラスおよび酸化物ガラス・セラミックスも発明の実施に使用することができる。アルカリ・イオンおよびアルカリ土類イオンの濃度は、広い範囲にわたって変化し得るものであり、代表的な濃度は、酸化物を基準として０．１質量％と４０質量％の間の範囲である。好ましいアルカリ・イオンおよびアルカリ土類イオンの濃度は、アルカリ・イオンの場合には酸化物を基準として０．１質量％から１０質量％までであり、アルカリ土類イオンの場合には酸化物を基準として０質量％から２５質量％までである。  
電解プロセス中に印加される電界は、ガラス基板１０２内に正イオン（陽イオン）を更に移動させて、正イオン空乏層１０８を形成する。酸化物ガラスまたは酸化物ガラス・セラミックスがアルカリ・イオンを含んでいるときには、そのようなイオンは半導体デバイスの作動を妨害すると知られているので、正イオン空乏層１１２の形成は特別に望ましい。アルカリ土類イオン、例えばＭｇ＋２、Ｃａ＋２、Ｓｒ＋２および／またはＢａ＋２は、やはり半導体デバイスの作動を妨害することができるので、空乏領域がこれらイオンについても低濃度を有することが好ましい。
【００５０】
一旦形成された正イオン空乏層１１２は、ＳＯＧ構造１００が電解プロセス中で使用される温度と同等かまたは或る程度はそれよりも高い温度にまで加熱されても、長時間にわたって安定していることが発見された。正イオン空乏層１１２は、高い温度で形成されているので、ＳＯＧ構造の正常な動作温度および形成温度で特に安定している。これらの考察は、使用中のまたは更なる装置プロセス中の酸化物ガラス１１６に取り付けられる如何なる半導体材料内にも、酸化物ガラスまたは酸化物ガラス・セラミックス１０２から、アルカリ・イオンおよびアルカリ土類イオンの戻り拡散が生じないことを保証する。このことは、電解プロセスの一部として電界を使用することに由来する重要な利点である。
【００５１】
当業者は、所望の幅、および、全ての関連する正イオンについて所望の低い正イオン濃度を有する正イオン空乏層１１２を達成するために必要となる動作パラメーターを、本開示から容易に決定することができる。正イオン空乏層１１２は、存在するならば、本発明の１つ以上の実施形態に従って作製されるＳＯＧ構造の特徴的な１つの機構である。
【００５２】
本発明は、特定の実施形態を参照して記述されたものの、これら実施形態は本発明の原理および適用を単に例示するものであることを理解すべきである。従って、それら例示的な実施形態には多くの修正を加えことが可能であり、また、添付の特許請求の範囲に規定された本発明の範囲を逸脱することなく他の構成が考えられることが理解されるであろう。
【符号の説明】
【００５３】
１００：ＳＯＩ構造
１０２：ガラスまたはガラス・セラミック基板
１０４：半導体層
１１２：正イオン低濃度層
１１４：正イオン高濃度層
１１６：酸化膜
１１８：バルクのガラス基板
１２０：半導体ドナー・ウエハ
１２１：注入表面
１２１Ａ：劈開面
１２２：剥離層
１２３：劈開面
１２４：材料
１５０：チャンバー
【図１】
2010538459.tif 000003
【図２】
2010538459.tif 000004
【図３】
2010538459.tif 000005
【図４】
2010538459.tif 000006
【図５】
2010538459.tif 000007
【図６】
2010538459.tif 000008
【図７】
2010538459.tif 000009
【図８】
2010538459.tif 000010
【図９】
2010538459.tif 000011
【図１０】
2010538459.tif 000012
【国際調査報告】
2010538459.tif 000013
2010538459.tif 000014