(57)【要約】  カスケード結合されたＰＦＣおよびＬＬＣコンバータ（１０，１１）を制御する制御装置（１４）であって、ＬＬＣコンバータの入力はＰＦＣコンバータの出力（１２，Ｖｐ）に結合され、スイッチング周波数の増大とともに低下する出力電圧を与える。この制御装置は、フィードバック信号（Ｆｄｂｋ）に依存して、ＬＬＣコンバータスイッチング周波数、したがってその出力電圧を制御するために、線形ランプを備えた鋸歯状波形（Ｌｒｍｐ）を生成する。制御装置はさらに、鋸歯状波形のそれぞれ異なるサイクル中にＰＦＣコンバータのスイッチ（２１）をオンオフするようにこれらの異なるサイクルにおいて２つのしきい値（Ｐｍｕｌ，Ｖｔｐ）と線形ランプとを比較することによって、ＰＦＣコンバータのために、ＬＬＣコンバータスイッチング周波数に等しい周波数またはその整数分の１である周波数を備えたＰＷＭ信号（Ｐ）を生成する。論理回路（２１１〜２１６）は、ＰＦＣコンバータスイッチ遷移がＬＬＣコンバータのスイッチ遷移と同時に生じるのを妨げる。
2010517495.tif 000002
【特許請求の範囲】
【請求項１】
共振モードコンバータ（１１）と、出力（１２，Ｖｐ）が共振モードコンバータの入力に結合されたＰＦＣ（力率補正）コンバータ（１０）とを制御する方法であって、
共振モードコンバータの出力（４３）に依存して共振モードコンバータのスイッチング周波数（Ｌｃｌｋ）を制御して、それによって共振モードコンバータの出力を制御するステップを含み、共振モードコンバータの出力は、スイッチング周波数の変化とともに変化し、さらに
共振モードコンバータのスイッチング周波数と調和的に関連するスイッチング周波数を有する信号（Ｐ）を用いてＰＦＣコンバータを制御するステップを含むことを特徴とする、方法。
【請求項２】
ＰＦＣコンバータを制御するステップは、共振モードコンバータのスイッチング周波数に等しい周波数か、またはその整数分の１である周波数を備えたＰＷＭ（調整されたパルス幅）信号（Ｐｐｗｍ）を用いてＰＦＣコンバータを制御するステップを含む、請求項１に記載の方法。
【請求項３】
共振モードコンバータのスイッチング周波数を制御するステップは、共振モードコンバータのスイッチング周波数の２倍の周波数で線形ランプを備えた鋸歯状波形（Ｌｒｍｐ）を生成するステップを含み、ＰＦＣコンバータを制御するステップは、鋸歯状波形の異なるサイクルにおいてＰＦＣコンバータのスイッチング時間を制御するように線形ランプとの比較のための２つのしきい値（Ｐｍｕｌ，Ｖｔｐ）を規定するステップを含み、その結果、ＰＦＣコンバータのスイッチ（２０）は、一方のしきい値を用いて鋸歯状波形の１サイクル中にオンにされ、他方のしきい値を用いて鋸歯状波形の続くサイクル中にオフにされる、請求項２に記載の方法。
【請求項４】
２つのしきい値の和は線形ランプの高さに等しい、請求項３に記載の方法。
【請求項５】
共振モードコンバータのスイッチング遷移と同時のＰＦＣコンバータを制御する信号の遷移を回避するステップを含む、請求項１〜４のいずれかに記載の方法。
【請求項６】
共振モードコンバータのスイッチング周波数を制御するステップは、スイッチング周波数が増大するにつれて共振モードコンバータの出力を減じる、請求項１〜４のいずれかに記載の方法。
【請求項７】
ＰＦＣコンバータを制御するステップは、共振モードコンバータのスイッチング周波数に等しい周波数と、ＰＦＣコンバータの一次スイッチがオフにされると共振モードコンバータがＰＦＣコンバータから電流を引出すような位相とを有するＰＷＭ（調整されたパルス幅）信号を用いてＰＦＣコンバータを制御するステップを含む、請求項１、３、４のいずれかに記載の方法。
【請求項８】
ＰＦＣ（力率補正）パワーコンバータ（１０）および共振モードコンバータ（１１）のための制御構成であって、
制御されたスイッチング周波数（Ｌｃｌｋ）で共振モードコンバータのスイッチ（２９，３１）を制御するように相補制御信号（Ａ，Ｂ）を与えるための共振モードコンバータの出力（４３）に依存する信号（Ｆｄｂｋ）に応答してそれにより前記出力を制御する第１の制御装置（６１，６５）と、
前記制御されたスイッチング周波数と調和的に関連するスイッチング周波数でＰＦＣコンバータのスイッチ（２０）を制御するように少なくとも１つのＰＦＣ制御信号（Ｐ）を与えるための第２の制御装置（６０，６２，６４）とを含む、制御構成。
【請求項９】
第２の制御装置は、前記制御されたスイッチング周波数に等しい周波数またはその整数分の１である周波数を有するＰＷＭ（調整されたパルス幅）信号としてＰＦＣ制御信号を生成するための回路（６２）を含む、請求項８に記載の制御構成。
【請求項１０】
前記回路は、ＰＷＭ信号を生成するための共振モードコンバータの制御されたスイッチング周波数を表わす信号（Ｌｒｍｐ）に応答し、その結果、ＰＦＣ制御信号の遷移は共振モードコンバータのスイッチング遷移と同時には生じない、請求項９に記載の制御構成。
【請求項１１】
前記回路は２つのコンパレータ（２０７，２０８）を含み、コンパレータはそれぞれ、２つのしきい値（Ｐｍｕｌ，Ｖｔｐ）のうち１つと前記制御されたスイッチング周波数の２倍の周波数における鋸歯状波形（Ｌｒｍｐ）の線形ランプとを比較するためであり、さらに、鋸歯状波形の異なるサイクルにおいてＰＦＣコンバータのスイッチをオンオフするようにそれぞれの遷移を備えたＰＷＭ信号を生成するための、コンパレータの出力に応答する論理関数（２１１〜２１６）を含む、請求項１０に記載の制御構成。
【請求項１２】
２つのしきい値の和は線形ランプの高さに等しい、請求項１１に記載の制御構成。
【請求項１３】
ＰＦＣコンバータおよび共振モードコンバータを含むカスケード結合されたパワーコンバータ構成であって、ＰＦＣコンバータの出力は共振モードコンバータの入力に結合され、請求項８〜１２のいずれかに記載の制御構成はコンバータを制御するよう配列される、パワーコンバータ構成。
【請求項１４】
共振モードコンバータはＬＬＣコンバータを含む、請求項１３に記載のパワーコンバータ構成。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、カスケード結合されたＰＦＣ（力率補正）および共振モードパワーコンバータに関する。
【背景技術】
【０００２】
背景
ＰＦＣ用昇圧コンバータと、ＰＦＣコンバータの典型的に高出力の電圧よりも低い電圧を生成するための後続のＰＷＭ（(pulse width modulation)パルス幅変調）バックコンバータとのカスケード結合を与え、これらを単一のクロック基準を用いて同期した態様で動作することが公知である。このようなカスケード結合されたコンバータは、たとえば「同期スイッチングカスケード接続されたオフラインＰＦＣ−ＰＷＭ組合わせパワーコンバータコントローラ(Synchronous Switching Cascade Connected Off-Line PFC-PWM Combination Power Converter Controller)」と題されて１９９６年１０月１５日に発行されたホ
アン（Hwang）の米国特許番号第５，５６５，７６１号に記載され、また、「８ピンのＰ
ＦＣ−ＰＷＭ組合わせ集積回路コンバータコントローラのための１ピンの誤り増幅器および切替えられたソフトスタート（One Pin Error Amplifier And Switched Soft-Start For An Eight Pin PFC-PWM Combination Integrated Circuit Converter Controller）」と題されて１９９８年８月２５日に発行されたホアン（Hwang）らの米国特許番号第５，７
９８，６３５号に記載される。
【０００３】
カスケード結合されたＰＦＣパワーコンバータおよびＰＷＭパワーコンバータを含む別の構成は、「力率補正（ＰＦＣ）の基礎（Power Factor Correction (PFC) Basics）」と題された、２００４年８月１９日のフェアチャイルドセミコンダクタ社のアプリケーションノート（Fairchild Semiconductor Application Note）４２０４７、Ｒｅｖ．０．９．０から知られる。さまざまなＰＦＣ構成およびそれらの制御は、たとえば、２００４年８月のオン・セミコンダクタ社の文書（ON Semiconductor document）ＨＢＤ８５３／Ｄ、
Ｒｅｖ．２「力率補正（ＰＦＣ）ハンドブック（Power Factor Correction (PFC) Handbook）」の「力率補正手法の概観（Overview of Power Factor Correction Approaches）」と題された第１章から知られる。
【０００４】
上述のフェアチャイルド社およびオン・セミコンダクタ社の文書では、ＰＦＣ制御装置には、ＰＦＣコンバータの入力電圧、入力電流および出力電圧を表わす信号が供給され、平均電流モード制御を用いてＰＷＭ制御信号を生成し、ＰＦＣコンバータに実質的に抵抗性の入力を与える。
【０００５】
１９９９年６月の「産業電子工学のＩＥＥＥトランザクション（IEEE Transactions onIndustrial Electronics）」第４６巻第３号６１３−６１９頁の、Ｓ．ベン−ヤーコブ
（S. Ben-Yaakov）らによる「抵抗性入力を有するＰＷＭ昇圧コンバータの動力学（The Dynamics of a PWM Boost Converter with Resistive Input）」では、間接的ＰＦＣコン
バータ制御スキームが記載され、そこでは、ＣＣＭで作動する昇圧コンバータの出力電圧と入力電流とが、しかし入力電圧ではなく、コンバータのオフタイムデューティーサイクルＤｏｆｆを制御するために感知され、等価な抵抗性入力、すなわち１の力率を与える。この制御スキームでは、方程式Ｖｉｎ（ａｖ）＝Ｄｏｆｆ．Ｖｏ（ａｖ）に従って作動すると、ここでＶｉｎ（ａｖ）が平均入力電圧であってＶｏ（ａｖ）が平均出力電圧であり、出力電圧誤差には平均入力電流を乗じられて電圧を生成し、これがＰＷＭモジュレータによって調整されてＤｏｆｆを生成する。この間接制御方法は、入力が整流された線間電圧に通常存在するスイッチングノイズにさほど影響されず、またこの電圧を直接モニタす
る必要がないという利点を有する。
【０００６】
たとえば約２００Ｗ以上などの比較的高いコンバータ電力については、インダクタ電流が０まで下がる前にＰＦＣコンバータの一次スイッチがオンにされるような連続電流モード（ＣＣＭ）においてＰＦＣコンバータを動作して、比較的より小さなインダクタ電流振動およびピーク電流といった利点を与えることが望ましい。ＣＣＭで動作されるＰＦＣパワーコンバータは通常は固定スイッチング周波数を有する。上述のＰＦＣ−ＰＷＭカスケード結合コンバータは、両方のコンバータについてスイッチング周波数を決定する発振器を用いる。
【０００７】
「インターリーブされたスイッチングを有するＰＦＣ−ＰＷＭコントローラ（PFC-PWM Controller Having Interleaved Switvhing）」と題された２００５年６月７日に発行さ
れたタユン・ヤン（Ta−yung Yang）の米国特許第６，９０３，５３６号は、インターリ
ーブされたスイッチングと、両方のコンバータのスイッチング周波数を決定する発振器とを備えたＰＦＣコンバータおよびＰＷＭコンバータの別のカスケード結合を開示する。この構成では、スイッチング周波数は軽負荷およびゼロ負荷条件下で減少し、その結果、このような条件下でパワーコンバータの電力消費が減じられる。
【０００８】
電力消費を減じるこれらの軽負荷およびゼロ負荷条件とは別に、上述のカスケード結合ＰＦＣ−ＰＷＭコンバータ構成は、カスケード結合された両方のコンバータに適用可能な固定スイッチング周波数で動作する。ホアン（Hwang）の米国特許番号第５，５６５，７
６１号はその３列目３７−４０行において、ＰＷＭに関し、「入力電圧が変化するにつれて、スイッチが開閉される周波数を変更することによって、出力電圧ＶＯＵＴを所望の一定のレベルに維持することができる」と述べているが、当業者には、これが誤りであり、この目的で変更されるのは周波数ではなくてデューティーサイクルであることが明らかである。
【０００９】
典型的には、より低電力のＰＦＣコンバータは、ちょうどインダクタ電流が０まで下がった時にコンバータの主要なスイッチがオンにされる、遷移モードとも呼ばれる臨界導通モードで動作する。この場合、スイッチング周波数は、発振器ではなくコンバータの動作条件によって決定されるので、可変である。これは、インダクタ電流が０まで下がる不連続導通モード（ＤＣＭ）である。
【００１０】
固定オフタイム（ＦＯＴ）制御とも呼ばれ、２００３年１１月のＳＴマイクロエレクトロニクス社のアプリケーションノートＡＮ１７９２「Ｌ６５６２を備える固定オフタイム制御されたＰＦＣプレレギュレータの設計（Design Of Fixed-Off-Time-Controlled PFC Pre-Regulators With The L6562）」から公知の別の運転モードでは、発振器なしで、固
定オフタイム、したがって可変周波数を備えたスイッチング波形を用いる。このモードでは、入力整流ＡＣ線間電圧サイクル中に異なる位相においてＤＣＭおよびＣＣＭ動作が交互に生じる。このモードは、オフタイムが瞬間線間電圧の関数とされない限り、歪みを許容限度内に維持するためにスイッチング周波数が非常に限定的である必要があり、より複雑で予測可能性が低い結果となる。
【００１１】
リアクタンス成分のサイズを減じるために、コンバータスイッチング周波数は比較的大きいのが望ましい。しかしながら、スイッチング周波数の増大につれてスイッチング損失が増大するので、結果的に、使用可能なスイッチング周波数の実際的な上限となる。
【００１２】
また、共振モードパワーコンバータを用いることにより、ゼロ電圧スイッチング（ＺＶＳ）および／またはゼロ電流スイッチング（ＺＣＳ）を利用して、コンバータのスイッチング損失を減じることも知られている。共振モードコンバータの例は、直列共振、並列共
振、直列並列共振またはＬＣＣ、およびＬＬＣコンバータを含む。そのハーフブリッジコンバータ位相を用いる例は、２００３年９月１２日、ボー・ヤン（Bo Yang）によってヴ
ァージニア工科大学部（Faculty of the Virginia Polytechnic Institute and State University）に提出された研究報告における「分散した電力システムのフロントエンドＤＣ／ＤＣの電力変換のための位相調査（Topology Investigation for Front End DC/DC Power Conversion for Distributed Power System）」の「ＬＬＣ共振コンバータ（LLC Resonant Converter）」と題される第４章に記載される。そのような共振モードコンバータの中では、この研究報告に説明された理由でＬＬＣコンバータが好ましい。
【００１３】
ＬＬＣパワーコンバータは、たとえば２００２年８月２０日に発行された「ＬＬＣコンバータは、含まれた差検出器の周波数調整制御信号の補正のための電流変動検出器を含む（LLC Converter Includes A Current Variation Detector For Correcting A FrequencyAdjusting Control Signal Of An Included Difference Detector）」と題されたブロム（Blom）らの米国特許番号第６，４３７，９９４号からも知られる。
【００１４】
ＬＬＣコンバータは２つの共振周波数、すなわち直列共振周波数および並列共振周波数を有し、回路の利得が負であるこれらの共振周波数間の範囲で作動するように典型的に設計されており、周波数が増加するとコンバータの出力に転送されるエネルギが減少することを意味している。たとえばハーフブリッジ位相では、ハーフブリッジ電流は、この範囲における共振タンクの本来的な誘導性によりハーフブリッジ電圧に遅れ、その結果、ＬＬＣはＺＶＳの利点を得るよう動作することができる。
【００１５】
このようにＬＬＣコンバータは可変周波数スイッチング波形を伴って動作し、これはハーフブリッジスイッチの同時伝導を回避するために無駄時間（dead time）を伴う、実質
的に方形の波形である。より大きい周波数はより軽い負荷に対応する。これは上述のタユン・ヤンが言及したＰＦＣ−ＰＡＭ構成の逆である。比較的狭い範囲の周波数での動作のために特定のＬＬＣコンバータが設計され得るが、異なる用途での使用のための、潜在的に異なる入力電圧の、さまざまなＬＬＣコンバータが、広周波数帯域にわたって相当に異なる周波数範囲で動作することが求められるであろう。
【００１６】
ＳＴマイクロエレクトロニクス社の２００６年８月のアプリケーションノート（STMicroelectronics Application Notes）ＡＮ２３２１「参考設計：高機能で、ラップトップコンピュータ用のＰＦＣを備えたＬ６５９９ベースのＨＢ−ＬＬＣアダプタ（Reference design: high performance, L6599-based HB-LLC adapter with PFC for laptop computers）」および２００６年９月のＡＮ２３９３「参考設計：ＬＣＤテレビおよびフラットパネル用広範囲２００ＷのＬ６５９９ベースのＨＢ  ＬＬＣ共振コンバータ（Reference design: wide range 200W L6599-based HB LLC resonant converter for LCD TV & flat panels）」では、それぞれＰＦＣコンバータにはＬ６５６３コントローラ（ＡＮ２３２１では遷移モードで、ＡＮ２３９３ではＦＯＴ制御を用いて）、およびＬＬＣコンバータには別個のＬ６５９９共振コントローラを用いた、カスケード結合されたＰＦＣパワーコンバータおよびハーフブリッジＬＬＣパワーコンバータを開示する。またこれらの点においてＳＴマイクロエレクトロニクス社の２００６年１１月のデータシートＬ６５６３「高度な遷移モードＰＦＣコントローラ（Advanced transition-mode PFC controller）」および２００６年７月のＬ６５９９「高圧共振コントローラ（High-voltage resonant controller」にも参照が向けられる。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
これらの構成では、ＰＦＣコンバータのスイッチング周波数はＬＬＣコンバータのスイッチング周波数から必然的に完全に独立しており、各周波数はそれぞれのパワーコンバー
タの動作特性に従って決定されている。
【００１８】
したがって、そのような構成において、２つのカスケード結合されたパワーコンバータのエッジをスイッチングすることは互いに独立して起こり、したがって、コンバータの動作条件（たとえば、供給電圧および負荷電圧ならびに供給電流および負荷電流）に依存して、しばしば比較的任意かつ予測不能の態様で同時に生じる。その結果、ノイズおよび電磁妨害（ＥＭＩ）が増加され、いずれの場合も予測不能になり得る。特に、これらの構成は、各コンバータに１つずつ、２つのスイッチング周波数と、これに対応して、未知の相互作用を伴うＥＭＩの一因となる２つの高調波スペクトルを有する。
【００１９】
カスケード結合されたパワーコンバータの向上した構成およびそのための向上した制御構成を与える必要がある。
【課題を解決するための手段】
【００２０】
発明の要約
この発明の１つの局面は、共振モードコンバータと、出力がその共振モードコンバータの入力に結合されたＰＦＣ（力率補正）コンバータとを制御する方法であって、共振モードコンバータの出力に依存して共振モードコンバータのスイッチング周波数を制御して、それによって共振モードコンバータの出力を制御するステップを含み、共振モードコンバータの出力はスイッチング周波数の変化とともに変化する。さらに、共振モードコンバータのスイッチング周波数と調和的に関連するスイッチング周波数を有する信号を用いてＰＦＣコンバータを制御するステップを含む。
【００２１】
共振モードコンバータが有利にＬＬＣコンバータであり得る、この方法の好ましい実施例では、共振モードコンバータのスイッチング周波数を制御するステップは、スイッチング周波数が増大するにつれて共振モードコンバータの出力を減じる。
【００２２】
好ましくは、ＰＦＣコンバータを制御するステップは、共振モードコンバータのスイッチング周波数に等しい周波数か、またはその整数分の１（たとえば１／２、１／３、など）である周波数を有するＰＷＭ（調整されたパルス幅）信号を用いてＰＦＣコンバータを制御するステップを含む。これは、ＰＦＣスイッチング周波数が共振モードコンバータ周波数よりも大きくなることを回避する。これは、スイッチング周波数が大きい場合におけるＰＦＣコンバータのスイッチング損失が比較的高いという観点から望ましくないからである。しかしながら、このことはコンバータの制御構成を複雑にする。
【００２３】
より特定的には、線形のランプ（ramp）を生成するための制御信号に依存する定電流でキャパシタを充電することと、このランプの終わりにキャパシタを急速に放電することとを交互に行うことにより、ＬＬＣコンバータなどの共振モードコンバータのスイッチング周波数を決定し、それによって鋸歯状波形を生成し、そこから要求に応じて等しいオンタイムおよびオフタイムを備える方形の波形を導き出して、鋸歯状周波数の半分でＬＬＣコンバータのスイッチを駆動することが便利である。鋸歯状波形をＰＦＣコンバータのＰＷＭ制御に用いることにより、結果としてＰＦＣコンバータスイッチング周波数がＬＬＣコンバータスイッチング周波数の２倍となり、これは望ましくない。ＬＬＣコンバータの鋸歯状信号からＰＦＣコンバータのより低い周波数で別のランプまたは鋸歯状信号を導き出すことは、ランプの精度およびその最大振幅という点で、ランプのエッジにおけるリンギングおよび他の望ましくない偏差を避けることにおいて、また必要な信号のスルーレート（slew rate）を扱うために広帯域増幅器を必要とすることにおいて、困難である。典型
的に所望されるように集積回路（ＩＣ）に制御構成を与えるためには、これらの障害は非常に重大になる。
【００２４】
これらの障害は、下記に記載されるような発明の実施例において減じられるか、または回避される。
【００２５】
この点で、共振モードコンバータのスイッチング周波数を制御するステップは、共振モードコンバータのスイッチング周波数の２倍の周波数で線形のランプを備えた鋸歯状波形を生成するステップを含むことができ、ＰＦＣコンバータを制御するステップは、鋸歯状波形の異なるサイクルにおいてＰＦＣコンバータのスイッチング時間を制御するように線形ランプとの比較のための２つのしきい値を規定するステップを含むことができ、その結果、ＰＦＣコンバータのスイッチは、一方のしきい値を用いて鋸歯状波形の１サイクル中にオンにされ、他方のしきい値を用いて鋸歯状波形の続くサイクル中にオフにされる。
【００２６】
このように、鋸歯状周波数の半分のスイッチング周波数、したがってＬＬＣコンバータスイッチング周波数と等しい周波数でＰＦＣコンバータが制御される１つの例において、ＰＦＣコンバータのスイッチは、一方のしきい値を用いて鋸歯状波形の１サイクル中にオンにされ、他方のしきい値を用いて鋸歯状波形の次のサイクル中にオフにされる。ＰＦＣコンバータスイッチング周波数がＬＬＣコンバータスイッチング周波数の副高調波（たとえば半分）であるとき、同様の原理を用いることができる。
【００２７】
好ましくは、２つのしきい値の和は、線形ランプの高さ、すなわち最大振幅と等しい。このように、２つのしきい値は、鋸歯状波形の振幅に関して互いに相補的である。
【００２８】
好ましくは、この方法は、共振モードコンバータのスイッチング遷移と同時にＰＦＣコンバータを制御する信号の遷移を回避するステップを含む。この目的のために、ＰＦＣコンバータのデューティーサイクル範囲は、ＬＬＣコンバータのスイッチ遷移が生じる鋸歯状波形の立下りエッジに対応して、０％から１００％のデューティーサイクルタイムの範囲の禁止ゾーン（keep-out zone）によって制限することができる。
【００２９】
この方法の特定の実施例では、ＰＦＣコンバータを制御するステップは、ＰＷＭ（調整されたパルス幅）信号でＰＦＣコンバータを制御するステップを含む。ＰＷＭ信号は、リップル電圧を最小限にするために、共振モードコンバータのスイッチング周波数と等しい周波数、および、ＰＦＣコンバータの一次スイッチがオフにされると共振モードコンバータがＰＦＣコンバータから電流を引出すような位相を有する。
【００３０】
この発明の別の局面は、ＰＦＣ（力率補正）パワーコンバータおよび共振モードコンバータのための制御構成を与え、制御構成は、制御されたスイッチング周波数で共振モードコンバータのスイッチを制御するように相補制御信号を与えるための共振モードコンバータの出力に依存する信号に応答してそれにより前記出力を制御する、第１の制御装置を含み、さらに、前記制御されたスイッチング周波数と調和的に関連するスイッチング周波数でＰＦＣコンバータのスイッチを制御するように少なくとも１つのＰＦＣ制御信号を与えるための、第２の制御装置を含む。
【００３１】
好ましくは、第２の制御装置は、前記制御されたスイッチング周波数に等しい周波数またはその整数分の１である周波数を有するＰＷＭ（調整されたパルス幅）信号としてＰＦＣ制御信号を生成するための回路を含む。
【００３２】
前記回路は、ＰＷＭ信号を生成するための共振モードコンバータの制御されたスイッチング周波数を表わす信号に好ましくは応答し、その結果、ＰＦＣ制御信号の遷移は共振モードコンバータのスイッチング遷移と同時には生じない。
【００３３】
この発明の実施例では、前記回路は２つのコンパレータを含み、２つのコンパレータは
それぞれが２つのしきい値のうち１つと前記制御されたスイッチング周波数の２倍の周波数における鋸歯状波形の線形ランプとを比較するためであり、さらに、鋸歯状波形の異なるサイクルにおいてＰＦＣコンバータのスイッチをオンオフするようにそれぞれの遷移を備えたＰＷＭ信号を生成するための、コンパレータの出力に応答する論理関数を含む。好ましくは、２つのしきい値の和は、線形ランプの高さ、すなわち最大振幅に等しい。
【００３４】
この発明はまた、ＰＦＣコンバータおよび共振モードコンバータを含むカスケード結合されたパワーコンバータ構成を含み、ＰＦＣコンバータの出力は共振モードコンバータの入力に結合され、上述の制御構成はこれらのコンバータを制御するよう配列される。好ましくは、共振モードコンバータはＬＬＣコンバータを含む。
【００３５】
この発明およびその局面は、添付図面を参照する例としての以下の説明からさらに理解されるであろう。
【図面の簡単な説明】
【００３６】
【図１】この発明の実施例によって、カスケード結合されたＰＦＣパワーコンバータおよびＬＬＣパワーコンバータならびにこれらのコンバータ用の制御構成を含む電源構成を概略的に示す図である。
【図２】図１の制御構成のＰＦＣおよびＬＬＣ制御装置の１つの形の部分をブロック図で示す。
【図３】図２の制御装置の遅延タイマの１つの形を概略的に示す図である。
【図４】図２の制御装置のＬＬＣ出力段の１つの形の部分を示す図である。
【図５】図２の制御装置のエッジ制御装置の１つの形を示す図である。
【図６】図２の制御装置の動作において生じ得る信号の図および相対的なタイミングを示す図である。
【図７】制御装置の修正された形の動作において生じ得る信号の図および相対的なタイミングを示す図である。
【発明を実施するための形態】
【００３７】
詳細な説明
図１に示される電源構成はＰＦＣパワーコンバータ１０およびＬＬＣパワーコンバータ１１を含み、これらのコンバータは破線のボックス内に示される。コンバータ１０および１１はカスケード結合され、示されるように接地に接続される０ボルト（０Ｖ）の線１３に対して線１２上に生成されたＰＦＣコンバータ１０の正の出力電圧Ｖｐは、ＬＬＣコンバータ１１の入力電圧として接続されている。カスケード結合されたＰＦＣコンバータ１０およびＬＬＣパワーコンバータおよび１１は、線１３に接続された接地接続Ｇｎｄを有するＰＦＣおよびＬＬＣ制御装置１４によって、下記にさらに記載されるように制御される。
【００３８】
電源構成の入力に供給されたＡＣ電力は、ダイオードブリッジ１５によって整流される。ダイオードブリッジ１５の整流された正のＡＣ出力は、線１６を介してＰＦＣコンバータ１０の正の電圧入力に結合され、０Ｖの線１３から電流感知抵抗器１７を介してダイオードブリッジ１５にリターンパスが与えられる。例として、線１６は、ＡＣ電力の電圧に依存して約１２５Ｖから約３６０Ｖの範囲でピーク電圧を有することができ、線１２の電圧Ｖｐは約３８５Ｖであり得る。
【００３９】
図１に示されるＰＦＣコンバータ１０は、線１６と線１２との間で直列結合される入力インダクタ１８およびダイオード１９を含む従来型の昇圧コンバータと、インダクタ１８とダイオード１９との接合部および０Ｖの線１３の間に結合される、典型的にはＭＯＳＦＥＴによって構成される、制御されたスイッチ２０と、線１２と１３との間に結合される
出力キャパシタ２１とを含む。スイッチ２０は制御装置１４の出力Ｐによって開閉されるよう制御される。図１で接続されない制御装置１４の別の出力Ｓは、ＰＦＣコンバータの他の形状において与えられ得る二次スイッチ（示されない）の（無駄時間を用いた）相補的制御に与えられる。
【００４０】
線１２と線１３との間で直列接続される抵抗器２２および２３を含む分圧器は、ＰＦＣコンバータ１０の出力電圧Ｖｐに比例した電圧を制御装置１４の電圧フィードバック入力Ｖｆｂに供給する。制御装置１４内では、この電圧は、制御装置１４の補償点Ｖｃｏｍに結合された出力を有する相互コンダクタンス増幅器に供給され、そこからキャパシタ２４と、キャパシタ２６と直列の抵抗器２５とが、接地または０Ｖに接続される。電流感知抵抗器１７とダイオードブリッジ１５との接合部に生成され、ＰＦＣコンバータ１０の入力電流に比例する、（接地または０Ｖに相対して）負の電圧は、直列抵抗器２７および分路キャパシタ２８によって構成される低域通過フィルタを介して、制御装置１４の別の入力Ｖｉｓに結合される。
【００４１】
制御装置１４はＰＦＣコンバータ１０の入力電圧をモニタせず、入力電流および出力電圧Ｖｐのみをモニタすることに注意される。制御装置１４はＰＦＣコンバータスイッチ２０のオフタイムデューティーサイクルＤｏｆｆを以下に従って制御する：
【００４２】
【数１】
2010517495.tif 000003
【００４３】
ここでＶｉは線１６の入力電圧であり、Ｉｓは電流感知抵抗器１７によって感知された入力電流であり、Ｒｅはその入力に反映されたＰＦＣコンバータの等価負荷であって、広周波数範囲にわたって、電源構成に１に近い力率を与える。
【００４４】
ＬＬＣコンバータ１１は、コンバータ入力電圧線１２および接合点３０の間の一次スイッチ２９と、接合点３０およびコンバータの線３２の間の二次スイッチ３１とを含む、ハーフブリッジ位相を有する。典型的にはＭＯＳＦＥＴを含むスイッチ２９および３１は、それぞれ制御装置１４の出力ＡおよびＢによって、同時に伝導されないように無駄時間を伴って、相補的な態様で制御される。線３２は、ＬＬＣコンバータ１１のリターンパスを与える電流感知抵抗器３３を介して０Ｖの線１３に結合され、かつ制御装置１４の入力０ｖＬに接続されて、そこにＬＬＣコンバータ１１の入力電流に比例した電圧を供給する。
【００４５】
接合点３０は、キャパシタ３４および直列インダクタ３５を介して、ＬＬＣコンバータ１１の出力接合３６に結合され、この接合部３６は別のインダクタ３７を介して線３２に結合される。インダクタ３５および３７ならびにキャパシタ３４が、コンバータ１１のＬＬＣ構成要素を構成する。ＬＬＣコンバータ１１の出力は変圧器３８の二次巻線から得られ、それは接合部３６と線３２との間に接続される一次巻線を有する。図１では、変圧器３８は「理想的な」変圧器として表わされ、インダクタ３５および３７とは別個である。実際には、インダクタ３５および３７のインダクタンスの一部またはすべては変圧器３８の漏れインダクタンスおよび磁化インダクタンスによって構成され得るので、その結果、これらのインダクタおよび変圧器の機能が組合わせられる。
【００４６】
変圧器３８は、いかなる所望の数の二次巻線も有することができる。３つの二次巻線３９、４０および４１が図１の例として示される。巻線３９は、二次側接地に接続された中央タップと、全波整流器ダイオード４２を介して出力４３に接続される端部とを有する。出力４３と二次側接地との間に平滑キャパシタ４４が接続され、その結果、電源構成によって動力が供給される機器（示されない）に出力４３がＤＣ電圧出力を与える。出力４３
と二次側接地との間に直列接続される抵抗器４５および４６を含む分圧器は、下記にさらに記載されるように、ＬＬＣコンバータ１１に電圧フィードバックを与える。
【００４７】
二次巻線４０はダイオードブリッジ４７に結合され、ダイオードブリッジ４７の負の出力は一次側接地または０Ｖに接続され、正の出力は、この正の出力と０Ｖの線１３との間に接続されるキャパシタ４８によって平滑化されて、ブートストラップされた態様で制御装置１４に動力を供給するためにこの制御装置の入力Ｖｃｃに供給電圧を与える。この目的のために、ＰＦＣコンバータ１０の出力線１２と入力Ｖｃｃとの間にも高インピーダンス抵抗器４９が接続される。
【００４８】
ＡＣ電力を図１の電源構成に接続する際、キャパシタ４８を充電するためにインダクタ１８、ダイオード１９および抵抗器４９を介して小さな電流が流れ、制御装置１４の入力Ｖｃｃの供給電圧が上昇する。たとえば約１３Ｖのこのスタートアップ電圧に達すると、それが制御装置１４によって検出され、制御装置１４はこれに従ってＬＬＣコンバータ１１の駆動を始め、それによって二次巻線４０およびダイオードブリッジ４７を介して出力電圧を生成し、キャパシタ４８の電荷を制御装置１４の所望の動作電圧、たとえば約１２Ｖに維持する。制御装置１４の初期動作はキャパシタ４８の電荷を減じるが、たとえば約８．５Ｖのシャットダウンしきい電圧より低くなるほど十分には減じない。
【００４９】
図１では接続が示されない二次巻線４１は、所望により高圧または低圧で他の所望のＡＣおよび／またはＤＣ出力を与えるために用いられ得る変圧器３８の任意の数の他の二次巻線を代表する。二次巻線の機能は組合わせることができ、その結果、変圧器３８が１つ以上の二次巻線を有し得ることが認識される。
【００５０】
制御装置１４の入力Ｖｃｃの供給電圧は、コンバータ１０および１１のスイッチ２０、２９および３１を駆動するために十分な高電圧を与えるよう、制御装置１４によって用いられ得る。さらに、制御装置１４はこの供給電圧を用いて調整された供給電圧を出力Ｖｒｅｆで生成する。この供給電圧はまた制御装置１４内で用いられてそのほとんどの回路に動力を供給する。さらに、調整されない、および／または調整された供給電圧を使用して、制御装置１４は、バンドギャップ電圧基準（示されない）に動力を供給し、制御装置の動作に用いられるさまざまなしきい電圧を導き出す。例として、調整された供給電圧は図１に示されるように３．３Ｖであると仮定され、下記で言及される他の電圧および電圧範囲は、この供給電圧のコンテキストで与えられる。
【００５１】
制御装置１４の出力Ｖｒｅｆと制御装置の入力Ｆｍａｘとの間に抵抗器５０が接続され、抵抗器５０が入力ＦｍａｘにＬＬＣコンバータ１１の所望の最大スイッチング周波数を決定する電流を供給する。制御装置１４の出力Ｖｒｅｆと制御装置の入力Ｆｄｂｋとの間に別の抵抗器５１が接続され、抵抗器５１が入力ＦｄｂｋにＬＬＣコンバータ１１の所望の最小スイッチング周波数を決定する電流を供給する。電気的に分離する電圧から電流への（Ｖ−Ｉ）コンバータ５２は、その出力において誤差電流を生成し、この誤差電流が、抵抗器５０および５１によって決定された範囲内でＬＬＣコンバータ１１の周波数をフィードバック制御するために、直列抵抗５３およびダイオード５４を介して制御装置１４の入力Ｆｄｂｋに供給される。このフィードバック誤差電流は、コンバータ５２に供給される、ＤＣ出力４３の電圧を表わす、抵抗器４５と４６との間の接合における電圧と、基準電圧（示されない）との差異に比例し、周波数が補償された態様で、たとえば上述のアプリケーションノートＡＮ２３２１の図１に示される線に沿って生成することができる。
【００５２】
制御装置１４の入力Ｆｄｂｋと出力Ｖｒｅｆとの間にキャパシタ５６に直列の抵抗器５５を備え、任意で図１に示されるように抵抗器５５に並列のダイオード５７を備えた付加的な回路は、負荷がないかまたは負荷が軽い状態で、スイッチング周波数がその最大から
通常動作値まで徐々に減じられる、ＬＬＣコンバータ１１のソフトスタートを与える。
【００５３】
図２は、図１の電源制御構成のＰＦＣおよびＬＬＣ制御装置１４の１つの形の部分のブロック図を示す。これらの部分は、ＰＦＣ制御装置６０、ＬＬＣ制御装置６１、エッジ制御装置６２、遅延タイマ６３、ＰＦＣ出力段６４、およびＬＬＣ出力段６５を含む。簡潔にするために、電圧調整、所望のしきい電圧の生成、所望の設定のプログラミング、およびテスト目的などのための、制御装置１４の他の部分は示されない。
【００５４】
図２に示されない接続部Ｇｎｄ、ＶｃｃおよびＶｒｅｆを除いて、図２は、図１と同じ参照番号を用いて制御装置１４の同じ外部接続部を示す。これらの参照番号もそれぞれの接続部での信号を指すために用いられる。図２はまた、下記にさらに記載されるように、動作中に制御装置のさまざまな部分内で生成され、その間で交換される、さまざまな信号を示す。図２に示されるブロックの機能および関連する信号は、簡潔に下記に記載される。
【００５５】
ＰＦＣ制御装置６０にはＰＦＣ電流感知電圧力ＶｉｓおよびＰＦＣフィードバック電圧Ｖｆｂが供給され、さらに構成要素２４から２６が上述のように接続される補償点Ｖｃｏｍへの接続を有する。これらの構成要素は、ＰＦＣ制御ループ帯域幅が約１０〜２０ヘルツのオーダで、典型的に０．５〜２．５ＶのＶｃｏｍ点の電圧について選択される。ＰＦＣ制御装置６０は、フィードバック値ＶｉｓおよびＶｆｂを、それぞれ過剰電流および過剰電圧しきい値と比較し、これらの比較によって決定されたＰＦＣコンバータ１０の過剰電流または過剰電圧条件に応じてＰＦＣ故障信号Ｐｆｌｔを生成し、この信号がエッジ制御装置６２に供給される。ＰＦＣ制御装置６０はまた、フィードバック電圧Ｖｆｂと抑止しきい電圧とを比較し、この比較によって決定された不足電圧（under-voltage）条件（たとえばＡＣ電圧低下または故障の場合）に応じて抑止信号Ｉｎｈｉｂを生成し、この信号がＬＬＣ制御装置６１、エッジ制御装置６２およびＰＦＣ出力段６４に供給される。
【００５６】
通常動作条件では、ＰＦＣ制御装置６０はフィードバック信号ＶｉｓおよびＶｆｂを処理して、エッジ制御装置６２に供給される信号Ｐｍｕｌを生成し、この信号は、ＰＦＣコンバータ１０がいかなる場合にも上記のＤｏｆｆの方程式に従って所望の力率補正を与えるために必要な、オフタイムデューティーサイクルＤｏｆｆに正比例する。このように、図１の線１６のＰＦＣ入力電圧の各整流されたＡＣサイクルの間中、オフタイムデューティーサイクルＤｏｆｆは、信号Ｐｍｕｌによって表わさるように、ＰＦＣ制御装置６０によって変動されてＡＣ供給に等価な実質的に抵抗型の負荷を示す。例として、信号Ｐｍｕｌは、０から１００％のオフタイムデューティーサイクルを表わすために０から２．０Ｖの値を有することができる。
【００５７】
ＰＦＣ制御装置６０は任意でランプ信号（ramp signal）Ｌｒｍｐを用いることができ
、この信号は、下記に記載されるようにＬＬＣ制御装置６１によって生成され、図２の点線によって示されるようにＰＦＣ制御装置６０に供給されることができる。
【００５８】
ＬＬＣ制御装置６１には信号Ｆｄｂｋが供給され、それは上述のようにＬＬＣコンバータの誤差電圧を表わす電流であって、ＬＬＣ制御装置６１はこれを用い、制御された周波数方形波形クロック信号Ｌｃｌｋを生成し、それがＬＬＣ出力段６５およびエッジ制御装置６２にも供給される。ＬＬＣ制御装置６１はまた鋸歯状信号またはランプ信号Ｌｒｍｐを生成し、それがエッジ制御装置６２に、また上述のように任意に、ＰＦＣ制御装置６０に、供給される。たとえばランプ信号Ｌｒｍｐは０から２．０Ｖの振幅、およびクロック信号Ｌｃｌｋの周波数の２倍の周波数を有する。上記に表示されるように、ＬＬＣクロック信号Ｌｃｌｋの最小周波数は抵抗器５１を介して入力Ｆｄｂｋに供給される最小電流によって設定され、ＬＬＣクロック信号Ｌｃｌｋの最大周波数は、入力Ｆｍａｘを介してＬ
ＬＣ制御装置６１における電流ミラー構成に電流を供給する抵抗器５０によって設定される。たとえば、最大周波数は、特定の用途について、通常のＬＬＣ動作周波数の２倍または３倍の値に設定されてもよく、最小周波数はこの通常動作周波数よりも低い。通常動作周波数は典型的には狭い周波数範囲にあるが、ＬＬＣコンバータの任意の特定の用途については、広周波数帯域、たとえば約５０ｋＨｚから約１ＭＨｚのオーダで選択されてもよい。
【００５９】
ＬＬＣ制御装置６１はまた、遅延タイマ６３のための信号ＤＴｉを生成し、この信号は、その入力Ｆｍａｘに供給された電流に依存して、ＬＬＣ制御装置６１の電流ミラー構成によって生成される電流である。遅延タイマ６３は電流信号ＤＴｉに依存して無駄時間を決定し、その結果、無駄時間は広範囲のあり得るＬＬＣ周波数について調整される。
【００６０】
さらに、ＬＬＣ制御装置６１には、抑止信号Ｉｎｈｉｂがアサートされると信号ＬｒｍｐおよびＬｃｌｋの生成を抑止するような、信号Ｉｎｈｉｂが供給される。ＬＬＣ制御装置６１には、入力０ｖＬを介して、抵抗器３３にわたって下がった、ＬＬＣコンバータ１１の入力電流を表わす電圧がさらに供給され、ＬＬＣ制御装置６１はこれを少なくとも１つのしきい値と比較してＬＬＣコンバータの可能な過負荷条件を決定し、これに応じて、ＬＬＣ出力段６５に供給されるＬＬＣ故障信号Ｌｆｌｔを生成する。ＬＬＣ制御装置６１にはＰＦＣフィードバック電圧信号Ｖｆｂも供給され、ＬＬＣ制御装置６１はこれをしきい値と比較して、ＰＦＣコンバータ出力電圧Ｖｐが選択されたレベル、たとえば３６０Ｖを超えるときに限って、ＬＬＣコンバータの始動を可能化する。ＬＬＣ制御装置６１におけるソフトスタート機能は、上に表示されるように図１の構成要素５５から５７に関連して動作し、ＬＬＣコンバータが可能化されると、また過負荷故障後に、ソフトスタートをもたらす。
【００６１】
エッジ制御装置６２はデューティーサイクル信号ＰｍｕｌをＬＬＣランプ信号Ｌｒｍｐと比較して、所望のデューティーサイクルを備えたＰＦＣ  ＰＷＭ信号Ｐｐｗｍを生成し、この信号がＰＦＣ出力段６４に供給されている。信号Ｐｐｗｍは、同じくエッジ制御装置６２に供給されるＬＬＣクロック信号Ｌｃｌｋと、都合よく１：１または同じ周波数の関係で調和して関連する。エッジ制御装置６２は、干渉を最小にするために信号Ｌｃｌｋのエッジとの一致を避けるようタイミングが計られたエッジまたは遷移部を備え、かつ電源構成の最高効率のための位相を備えた、信号Ｐｐｗｍを生成する。この目的のために、エッジ制御装置６２にはまた、ＬＬＣ出力段６５によって下記に記載されるように生成される信号Ｌｄｔｒが供給され、それはＬＬＣ出力段の無駄時間中にハイである。エッジ制御装置６２にはさらに信号ＰｆｌｔおよびＩｎｈｉｂが供給され、そのいずれかに応じて、エッジ制御装置６２が信号Ｐｐｗｍを抑止する。
【００６２】
遅延タイマ６３は、ＰＦＣ出力段６４から供給されたＰＦＣ遅延時間リクエスト信号ＰｄｔｒまたはＬＬＣ出力段６５から供給されたＬＬＣ遅延時間リクエスト信号Ｌｄｔｒに応答して、信号ＤＴｉによって上記に示されたように決定された遅延時間の後に、遅延時間完了信号ＤＴｄを生成し、信号ＤＴｄがこれらの出力段６４および６５の各々に供給される。遅延時間はそれによってＬＬＣコンバータ１１の通常動作周波数（およびここでは同一と仮定されるＰＦＣコンバータ１０のスイッチング周波数）に適するよう調整される。
【００６３】
ＰＦＣ出力段６４は、信号Ｉｎｈｉｂによって抑止されない限り信号Ｐｐｗｍに従ってＰＦＣコンバータ１０の一次スイッチ２０を駆動するように出力Ｐを生成するためのレベルシフタとゲートドライバとを含み、相補的な態様で出力Ｓを駆動するために、ＰＦＣコンバータスイッチの望まれない同時伝導を回避する上述のような遅延タイマ６３によってもたらされる無駄時間を伴う、同様の構成を備える。ＰＦＣ出力段６４は、異なる型のＰ
ＦＣコンバータに必要な異なるスイッチング構成に適するよう、その出力信号ＰおよびＳのさまざまな相対的タイミングを生成するために、より複雑な構成を含むことができる。
【００６４】
ＬＬＣ出力段６５もまた、ＬＬＣコンバータ１１のスイッチ２９および３１をそれぞれ駆動するための出力信号ＡおよびＢを、これらが信号Ｌｆｌｔによって抑止されない限り、信号Ｌｃｌｋの周波数において、かつスイッチ２９および３１の同時伝導を回避する上述のような遅延タイマ６３によってもたらされる無駄時間を伴って生成するための、レベルシフタおよびゲートドライバを含む。
【００６５】
ＰＦＣ制御装置６０およびＬＬＣ制御装置６１の特定の形状は、上述した関連出願において例としてより極めて詳しく記載される。ＰＦＣおよびＬＬＣ制御装置１４の他の部分の特定の形状は、例としてより極めて詳しく下記に記載される。
【００６６】
図３は遅延タイマ６３の特定の形状を示し、そこで電流ＤＴｉは電流ミラー１７１によってミラーリングされ、電流ミラー１７１は、プログラム可能なスイッチ１７２によって選択的に並列に接続される複数の出力を備えたＰチャネルトランジスタによって構成され、キャパシタ１７３の充電のために較正された電流Ｄｉを生成する。スイッチ１７２は、特にキャパシタ１７３について、製造プロセス変動を補償するようにプログラムされる。
【００６７】
Ｎチャネルトランジスタ１７４は、そのドレインソース経路がキャパシタ１７３に並列であり、ゲートはＮＯＲゲート１７５の出力に接続され、ＮＯＲゲート１７５の入力には信号ＰｄｔｒおよびＬｄｔｒが供給されて、その結果、キャパシタ１７３にわたる電圧は、信号ＰｄｔｒおよびＬｄｔｒのうちの１つが要求された無駄時間の最初にハイになるまで、ゼロで保持される。次いで、キャパシタ１７３が充電され、コンパレータ１７６の非反転入力に供給されるその電圧は無駄時間の終わりにしきい値に達するまで直線的に上昇し、次にコンパレータ状態が変化して出力で高い値を生成し、これが信号ＤＴｄを構成する。コンパレータ１７６の反転入力には示されるような２．０Ｖのしきい電圧が供給される。高い値の信号Ｌｄｔｒは、高い値の信号ＤＴｄに応じて、たとえば下記に記載されるようにＬＬＣ出力段６５で終了される。高い値の信号ＰｄｔｒはＰＦＣ出力段６４で同様に終了される。信号ＰｄｔｒおよびＬｄｔｒが両方とも同時にハイになり得ないことが観察される。
【００６８】
図４は、信号Ｌｄｔｒならびに信号ＧａおよびＧｂを生成するためのＬＬＣ出力段６５の部分を示し、後者の信号はＬＬＣ出力段６５の続く部分においてレベルシフトされ、バッファされて、ゲート駆動信号ＡおよびＢをそれぞれ生成する。図４の回路はフリップフロップ１８０から１８４を含み、それぞれが論理１またはハイレベルが供給されたデータ入力Ｄ、従来の態様で示されるクロック入力、リセット入力Ｒ、および出力Ｑを有し、前記回路はさらに、インバータ１８５およびゲート１８７から１９１を有する。
【００６９】
信号Ｌｆｌｔは、故障の場合には非同期にフリップフロップ１８０をリセットするためにインバータ１８５によって反転され、それによってフリップフロップ１８０のＱ出力、ゲート１８８および１９０、フリップフロップ１８２および１８４のリセット入力を介して非同期に信号ＧａおよびＧｂをゼロにする。フリップフロップ１８０は、故障信号Ｌｆｌｔがない場合は、ＬＬＣクロック信号Ｌｃｌｋによって同期して設定される。
【００７０】
信号Ｌｃｌｋの立ち上がりエッジは、それが論理１出力を生成するようにフリップフロップ１８１を設定し、ＯＲゲート１９１を介してハイレベルの信号Ｌｄｔｒを生成し、ゲート１８７をイネーブルする。上述のような無駄時間遅延の後にハイレベルの信号ＤＴｄを生成する遅延タイマ６３に応じて、フリップフロップ１８１はゲート１８７を介してリセットされ、それによって、ハイレベルの信号Ｌｄｔｒを終了し、ハイレベルのその出力
信号Ｇａを結果として生成するフリップフロップ１８２を設定する。フリップフロップ１８２は、信号Ｌｃｌｋの次の（立ち下がり）エッジで、ゲート１８８を介してリセットされてハイレベルの出力Ｇａを終了し、フリップフロップ１８３は、ゲート１９１を介して別のハイレベルの信号Ｌｄｔｒを生成するよう設定される。ゲート１８９を介してフリップフロップ１８３をリセットする別の無駄時間の終わりにおいて、同様であるが相補的な態様で信号ＤＴｄを用いて信号Ｇｂが生成され、それによってハイレベルの信号Ｌｄｔｒを終了し、フリップフロップ１８４を設定して、それが、ＬＬＣクロック信号Ｌｃｌｋの次の（立ち上がり）エッジに至るまで、ハイレベルの信号Ｇｂを生成する。信号ＧａおよびＧｂは、ＬＬＣコンバータ１１の動作のために所望されるように、同一のハイレベルの期間を有する。なぜならば、これらは無駄時間について同じ遅延タイマ６３を用いて、方形の波形クロック信号Ｌｃｌｋから導き出されるからである。
【００７１】
図５は、エッジ制御装置６２の特定の形状を示し、エッジ制御装置６２は、パルスストレッチャ２００と、それぞれが論理１またはハイレベルが供給されたデータ入力Ｄ、従来の態様で示されるクロック入力、リセット入力Ｒ、および出力Ｑを有するフリップフロップ２０１および２０２と、インバータ２０３と、差動増幅器２０４と、抵抗器２０５および２０６を含む回路と、コンパレータ２０７から２０９と、ゲート２１０から２１６とを含む。
【００７２】
ＮＯＲゲート２１３および２１６はクロス結合されて、ゲート２１６の出力で信号Ｐｐｗｍを生成する出力ラッチを形成する。ＯＲゲート２１０はこのラッチをリセットし、ハイレベルを有する信号ＩｎｈｉｂおよびＰｆｌｔのいずれかに応じて、信号Ｐｐｗｍを論理０またはローレベルにする。フリップフロップ２０２の出力でハイレベルのセットイネーブル信号ＳｅｎによってイネーブルされるＡＮＤゲート２１２が出力ラッチを設定するための信号を与え、フリップフロップ２０１の出力でハイレベルのリセットイネーブル信号ＲｅｎによってイネーブルされるＡＮＤゲート２１５が出力ラッチをリセットするための信号を与える。フリップフロップ２０１および２０２は、パルスストレッチャ２００の出力で信号Ｌｓｔｒの立下りエッジによってクロックされる。これらの立下りエッジは、たとえば３０ｎｓのオーダの遅延だけ、信号Ｌｄｔｒの立下りエッジに関連して遅延する。フリップフロップ２０２はハイレベルのＬＬＣクロック信号Ｌｃｌｋによってリセットされ、フリップフロップ２０１はローレベルの信号Ｌｃｌｋによってインバータ２０３を介してリセットされる。
【００７３】
ＬＬＣランプ信号Ｌｒｍｐは、コンパレータ２０７から２０９の各々の反転入力に供給される。オフタイムデューティーサイクルＤｏｆｆを表わすＰＦＣ制御装置６０からの信号Ｐｍｕｌはコンパレータ２０７の非反転入力に供給され、増幅器２０４の反転入力には抵抗器２０５を介して供給される。抵抗器２０６を介して増幅器の反転入力に接続され、コンパレータ２０８の非反転入力に接続される、増幅器２０４の出力は、下記にさらに記載されるように、ＰＦＣコンバータ１０のためのオンタイムデューティーサイクルを表わす電圧Ｖｔｐを生成する。電圧Ｈｒｍｐは増幅器２０４の非反転入力に供給される。ランプ信号Ｌｒｍｐの最大電圧２．０Ｖより僅かに低く、その正確な値はプログラミングによって選択することができる比較電圧Ｖｒｍｘは、コンパレータ２０９の非反転入力に供給される。コンパレータ２０７および２０９の出力はＮＡＮＤゲート２１１の入力に接続され、その出力はＡＮＤゲート２１２の入力に接続され、コンパレータ２０８および２０９の出力はＮＡＮＤゲート２１４の入力に接続され、その出力はＡＮＤゲート２１５の入力に接続される。
【００７４】
都合よくには、電圧ＨｒｍｐはＬＬＣランプ信号Ｌｒｍｐの最大電圧の半分であるよう選択され、その結果、この場合、２．０ＶのランプでＨｒｍｐが１．０Ｖであるよう選択されて、抵抗器２０５および２０６は等しい抵抗を有する。結果として、電圧Ｖｔｐ＝Ｖ
ｒｍｐ−Ｐｍｕｌであって、Ｖｒｍｐは最大ランプ電圧であり、Ｖｔｐは上述のようにＰＦＣコンバータのオンタイムデューティーサイクルを表わすか、または１−Ｄｏｆｆである。
【００７５】
下記の説明からエッジ制御回路の動作がさらに理解され、下記の説明はまた、コンバータ制御構成の動作において生じ得る信号の図および相対的なタイミングを（尺度通りではなく）示す図６にも言及する。図６は、上から下へ、信号Ｌｃｌｋ、Ｌｄｔｒ、Ｇａ、Ｇｂ、Ｌｓｔｒ、Ｓｅｎ、Ｒｅｎ、ＬｒｍｐおよびＰｐｗｍを示す。
【００７６】
図６に示されるように、信号Ｌｃｌｋはコンバータ１０および１１の一般的スイッチング周波数である、方形の波形（ハイおよびローの持続時間が等しい）を有する。信号Ｌｄｔｒの狭いパルスはＬＬＣコンバータの無駄時間に対応し、その間は、そうでなければ相補的な信号ＧａおよびＧｂは両方ともローであり、これらの信号は図４を参照して上述されるように生成されている。信号Ｌｓｔｒは、信号Ｌｄｔｒのパルスと一致するがパルスストレッチャ２００に起因して遅延した立下りエッジを備えるパルスを有する。その結果、信号ＳｅｎおよびＲｅｎの立上がりエッジが信号ＧａおよびＧｂのスイッチング時間の後に生じる。
【００７７】
図６において、明瞭にするよう他の信号より大きな縦寸法を備えて示されるＬＬＣランプ信号Ｌｒｍｐは、信号Ｌｃｌｋの周波数の２倍の周波数において０Ｖから２．０Ｖまで変動する振幅を有する。信号Ｌｒｍｐと交差する水平の破線は、信号Ｐｍｕｌの例としての値と、上述のように２．０Ｖの最大ランプ電圧から信号Ｐｍｕｌの電圧を引いた電圧に等しい結果的な電圧Ｖｔｐの値と、２．０Ｖの最大ランプ電圧よりも僅かに低く、１．９Ｖ以上のオーダであり得る、しきい電圧Ｖｒｍｘの例としての値とを表示する。
【００７８】
図６に示されるように、信号Ｐｍｕｌは３０％のオフタイムデューティーサイクルを表わし、電圧Ｖｔｐは結果的に７０％のオンタイムデューティーサイクルを表わす。信号Ｐｍｕｌは、０Ｖから２．０Ｖまでのランプ電圧の実質的に全範囲にわたって変動することができ、結果的に電圧Ｖｔｐの逆の変動は２．０Ｖから０Ｖまでである。このように、電圧Ｖｔｐは信号のＰｍｕｌの電圧よりも大きくても、等しくても、または小さくてもよい。
【００７９】
エッジ制御装置６２の出力ラッチ（ゲート２１３および２１６）が設定され、セットイネーブル信号ＳｅｎがハイであってＬＬＣランプ信号Ｌｒｍｐが信号電圧Ｐｍｕｌよりも高くなるか、または低い場合は電圧Ｖｒｍｘよりも高くなると、出力信号Ｐｐｗｍの立上りエッジを生成する。したがって、この立上りエッジは、両矢印２２０によって図６に示される期間内に生じる。出力ラッチがリセットされ、リセットイネーブル信号ＲｅｎがハイであってＬＬＣランプ信号Ｌｒｍｐが電圧Ｖｔｐよりも、または、それがより少ない場合、電圧Ｖｒｍｘよりも高くなると、信号Ｐｐｗｍの立下りエッジを生成する。したがって、この立下りエッジが、両矢印２２１によって図６に示される期間内に生じる。矢印２２０および２２１によって示された期間は、信号ＧａおよびＧｂによって示されるように、ＬＬＣコンバータ１１用のスイッチング時間において、およびその直前直後の短期間または禁止ゾーンを排除し、その結果、ＰＦＣコンバータ１０のスイッチング時間は、ＬＬＣコンバータの周波数にかかわらず、ＬＬＣコンバータ１１のスイッチング時間と同時には生じることができない。禁止ゾーンはＰＦＣコンバータ１０のデューティーサイクル範囲を僅かに減じるにすぎない。
【００８０】
図６に示されるように、信号Ｌｒｍｐは電圧ＰｍｕｌおよびＶｔｐと交差して、ＬＬＣランプ信号Ｌｒｍｐの立下り信号エッジから等距離の、すなわちこれを中心とする時間において、信号Ｐｐｗｍの遷移部またはエッジを生成する。２．０Ｖの最大ランプ電圧の３
０％および７０％である、電圧ＰｍｕｌおよびＶｔｐについて示される例としての値に従うと、信号Ｐｐｗｍのオンタイムデューティーサイクルは、図６に示された信号Ｌｃｌｋの期間の７０％、オフタイムデューティーサイクルは３０％である。
【００８１】
図６に示されるように、セットイネーブル信号Ｓｅｎは、ＬＬＣクロック信号Ｌｃｌｋがローであって、これもローの信号Ｇａによって制御されるＬＬＣコンバータ１１の一次スイッチ２９がオフである期間に、ハイである。したがって、ＰＦＣコンバータ（一次）スイッチ２０のスイッチオンタイムデューティーサイクルＤｏｎは、信号Ｌｃｌｋの立上りエッジを中心とし、この直後に（無駄時間遅延後に）ＬＬＣコンバータの一次スイッチ２９がオンにされる。反対に、ＰＦＣコンバータ（一次）スイッチ２０のオフタイムデューティーサイクルＤｏｆｆは、信号Ｌｃｌｋの立下りエッジとＬＬＣコンバータの一次スイッチ２９のターンオフ時間とを中心とする。信号Ｐｐｗｍのこの位相整合（phase alignment）は、各クロックサイクルにおいて、ＰＦＣコンバータ（一次）スイッチ２０がデ
ィスエーブルされるかオフにされると、すなわちインダクタ１８が電流をこのキャパシタ２１にソースすると、ＬＬＣコンバータ１１がＰＦＣコンバータ１０の出力キャパシタ２１から電流を引出すことを確実にする。これは、ＬＬＣコンバータ１１のリップル電圧を減じる。ＰＦＣコンバータ１０およびＬＬＣコンバータ１１のスイッチング間の反対の（１８０°異なる）位相関係を代替的に利用してもよいが、ＰＦＣ出力電圧Ｖｐのリップルが比較的大きいため、さほど有利ではない。
【００８２】
上述のように電圧Ｖｔｐが生成され、ＬＬＣランプ信号Ｌｒｍｐと比較されるが、代わりに電圧Ｐｍｕｌが、信号Ｌｒｍｐを置換し、ＬＬＣクロック信号Ｌｃｌｋの逆の位相の間に正および負のランプを有する、三角波形と比較され得ることが認識される。しかしながら、ＣＭＯＳ  ＩＣにこのような三角波形を十分な精度で生成することは困難である。
【００８３】
さらに、上述のように信号Ｐｐｗｍが信号Ｌｃｌｋと同じ周波数で生成され、その結果、ＰＦＣコンバータ１０がＬＬＣコンバータ１１と同じスイッチング周波数で作動するが、こうである必要はなく、コンバータ１０および１１のスイッチング周波数間に他の任意の所望の高調波関係を与えることができる。たとえば、図７は、ＰＦＣコンバータスイッチング周波数がＬＬＣコンバータ周波数の半分である制御構成の動作を示す信号を示す。
【００８４】
図７は、上から下へ、ＬＬＣコンバータクロック信号Ｌｃｌｋ、信号Ｌｃｌｋの、周波数の半分の周波数における、立上りエッジに遷移部を備えたクロック信号Ｌｃｌｋ／２、比較しきい電圧Ｖｔ１およびＶｔ２を備えた、信号Ｌｃｌｋの周波数の２倍の周波数を有するＬＬＣランプ信号Ｌｒｍｐ、および、信号Ｌｃｌｋの周波数の半分の周波数においてＰＦＣコンバータのＰＷＭ信号を表わす信号ＰａおよびＰｂを示す。
【００８５】
信号電圧Ｐｍｕｌがランプ信号Ｌｒｍｐの最大振幅の半分未満であって、５０％未満のオフタイムデューティーサイクルを表わす場合、しきい電圧Ｖｔ１は電圧Ｐｍｕｌの２倍に設定され、しきい電圧Ｖｔ２は、ランプの最大振幅からしきい電圧Ｖｔ１を引いた電圧に設定される。この場合、クロック信号Ｌｃｌｋがハイで周波数の半分のクロック信号Ｌｃｌｋ／２がローである間にランプ電圧Ｌｒｍｐがしきい電圧Ｖｔ１と交差するとＰＷＭ信号の立上りエッジが生成されるが、クロック信号Ｌｃｌｋがローで周波数の半分のクロック信号Ｌｃｌｋ／２がハイである間にランプ電圧Ｌｒｍｐがしきい電圧Ｖｔ２と交差するとＰＷＭ信号の立下りエッジが生成され、図７の信号Ｐａの形でＰＷＭ信号を生成する。このように、５０％未満のオフタイムデューティーサイクルについては、ＰＷＭ信号の立上りおよび立下りエッジは、信号Ｐａによって示されるように、周波数の半分のクロック信号Ｌｃｌｋ／２のサイクルのそれぞれ第１および第４クォーターの期間において生じる。
【００８６】
反対に、信号電圧Ｐｍｕｌがランプ信号Ｌｒｍｐの最大振幅の半分より大きく、５０％を越えるオフタイムデューティーサイクルを表わす場合、しきい電圧Ｖｔ１は、電圧Ｐｍｕｌの２倍からランプの最大振幅を引いた電圧に設定され、しきい電圧Ｖｔ２は、ランプの最大振幅からしきい電圧Ｖｔ１を引いた電圧に再び設定される。この場合、信号ＬｃｌｋおよびＬｃｌｋ／２が両方ともローの間にランプ電圧Ｌｒｍｐがしきい電圧Ｖｔ１と交差するとＰＷＭ信号の立上りエッジが生成され、信号ＬｃｌｋおよびＬｃｌｋ／２が両方ともハイの間にランプ電圧Ｌｒｍｐがしきい電圧Ｖｔ２と交差するとＰＷＭ信号の立下りエッジが生成され、図７の信号Ｐｂの形でＰＷＭ信号を生成する。このように、５０％を超えるオフタイムデューティーサイクルについては、ＰＷＭ信号の立上りおよび立下りエッジは、信号Ｐｂによって示されるように、周波数の半分のクロック信号Ｌｃｌｋ／２のサイクルのそれぞれ第２および第３クォーターの期間において生じる。
【００８７】
図７の信号のタイミングでは、上述されたものと同様の態様で、０％および１００％近くでＰＷＭデューティーサイクルにおいて禁止ゾーンが与えられ得る。ＰＦＣコンバータスイッチとＬＬＣコンバータスイッチとのすべての同時スイッチングを防ぐために、この場合禁止ゾーンもまた５０％のデューティーサイクル点に近い必要がある。これは同様の態様で実現することができる。
【００８８】
ＬＬＣパワーコンバータ１０およびＰＦＣパワーコンバータ１１のスイッチング周波数の他の断片的または調和的関係に、同様の原理を適用できることが理解され得る。特に、これによってＬＬＣコンバータよりも低い周波数でＰＦＣコンバータが動作することができるようになり、損失を減じることができる。
【産業上の利用可能性】
【００８９】
上記の説明はハーフブリッジ位相を用いるＬＬＣコンバータに関連するが、この発明はまた、同様の態様で、他の共振モードコンバータおよび他のパワーコンバータ位相、たとえばフルブリッジ位相にも適用することができる。この発明はまた、同様の態様で、示されないが、たとえばＰＦＣおよびＬＬＣコンバータに付加的に与えられ得る他のパワーコンバータのスイッチングの制御にも適用することができる。たとえば、電源構成によって動力が供給される機器のスタンバイおよび／または動作電力のために所望され得る付加的な供給電圧を与えるために所望されるであろう、１つ以上のフライバックまたは他のＰＷＭコンバータにも適用することができる。
【００９０】
電源構成および制御装置の特定の形状が例として上述されるが、請求項に規定されるこの発明の範囲を逸脱することなく、多数の修正、変更および適合がなされ得る。
【図１】
2010517495.tif 000004
【図２】
2010517495.tif 000005
【図３】
2010517495.tif 000006
【図４】
2010517495.tif 000007
【図５】
2010517495.tif 000008
【図６】
2010517495.tif 000009
【図７】
2010517495.tif 000010
【国際調査報告】
2010517495.tif 000011
2010517495.tif 000012