(57)【要約】  光検出システムは、第１光センサー（２１’）と、第２光センサー（２１）と、周辺光が第１光センサー（２１）に入射するのを遮断するために第１光センサー（２１’）の上に位置し、かつ第２光センサー（２１）の上に位置しないように配置される第１遮光物質（２４）とを備える。第１導電性物質（２３ａ）は、第１遮光層（２４）と第１光センサーとの間に配置され、第２導電性物質（２３ｂ）は、第２光センサーの上に配置される。第２導電性物質（２３ｂ）は、少なくとも部分的に透過性である。第１遮光層（２４）と第１光センサーとの間に第１導電性物質（２３ａ）を配置することにより、遮光層（２４）（典型的には金属層）によって発生してしまういかなる寄生容量も排除することができる。第２導電性物質（２３ｂ）を第２光センサーの上に配置することにより、２つの光センサーが可能な限り密接に電気的に整合することを確実にできる。これによって、第１光センサーの出力と第２光センサーの出力の差は、周辺光のレベルを示す信頼性のある指標となり得る。第１導電性物質（２３ａ）および第２導電性物質（２３ｂ）は、両光センサーを覆うために、少なくとも部分的に光透過性である導電性物質の層を配置することによって形成し得る。
2010517250.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた第１光センサーと、上記基板上に設けられた第２光センサーと、上記第１光センサーの上に位置し、かつ、上記第２光センサーの上には位置しないように設けられた第１遮光層と、上記第１遮光層と上記第１光センサーとの間に設けられた第１導電性物質と、上記第２光センサーの上に設けられ、少なくとも一部が光透過性である第２導電性物質とを備える光検出システムであって、上記第１導電性物質と上記第２導電性物質とは、上記基板上に設けられている光検出システム。
【請求項２】
上記第１導電性物質は透明または略透明である、請求項１に記載の光検出システム。
【請求項３】
上記第２導電性物質は透明または略透明である、請求項１または２に記載の光検出システム。
【請求項４】
上記第１光センサーは、上記第２光センサーと電気的に良好に整合している、請求項１、２、または３に記載の光検出システム。
【請求項５】
上記第２導電性物質は、上記第１導電性物質と連続している、請求項１、２、３、または４に記載の光検出システム。
【請求項６】
上記第２導電性物質は、上記第１導電性物質とほぼ同じ透明度を有する、請求項１、２、３、または４に記載の光検出システム。
【請求項７】
上記第１遮光物質は、上記第１導電性物質上に直接配置される、請求項１〜６のいずれか１項に記載の光検出システム。
【請求項８】
第１光源の裏側に配置された第２遮光物質と、第２光源の裏側に配置された第３遮光物質とをさらに備える、請求項１〜７のいずれか１項に記載の光検出システム。
【請求項９】
上記第２遮光物質は、上記第３遮光物質と連続している、請求項８に記載の光検出システム。
【請求項１０】
上記第１光センサーの出力と上記第２光センサーの出力との差を示す信号を生成する手段をさらに備える、請求項１〜９のいずれか１項に記載の光検出システム。
【請求項１１】
上記第１光センサーの出力と上記第２光センサーの出力との差を示す信号を生成する手段は、第１キャパシタと、第２キャパシタと、リセット期間に、上記第１キャパシタにおける電圧をリセットし、上記第２キャパシタにおける電圧をリセットする手段と、読み出し期間に、上記第１光センサーから上記第１キャパシタまで出力電流を供給する手段と、上記読み出し期間に、上記第２光センサーから上記第２キャパシタまで出力電圧を供給する手段とを備える、請求項１０に記載の光検出システム。
【請求項１２】
第１半導体増幅素子を備え、上記第１キャパシタは、上記第１増幅素子の制御電極および上記第１光センサーの電極に接続される第１電極と、制御入力に接続され、検出段階で、上記第１増幅素子を無効にし、上記第１光センサーからの光電流を上記キャパシタによって積分することを可能にする第１電圧を受け、読み出し段階で、上記第１増幅素子を有効にする第２電圧を受けるように構成された第２電極とを有し、第２半導体増幅素子をさらに備え、上記第２容量は、上記第２増幅素子の制御電極および上記第２光センサーの電極に接続される第１電極と、制御入力に接続され、検出段階で、上記第２増幅素子を無効にし、上記第２光センサーからの光電流を上記キャパシタによって積分することを可能にする第１電圧を受け、読み出し段階で、上記第２増幅素子を有効にする第２電圧を受けるように構成された第２電極とを有する、請求項１１に記載の光検出システム。
【請求項１３】
上記第１光センサーの出力と上記第２光センサーの出力との差を示す信号を生成する手段は、キャパシタと、第１動作期間において、上記キャパシタにおける電圧をリセットし、その後、上記第１光センサーから上記キャパシタまで出力電流を供給する手段と、第２動作期間において、上記キャパシタにおける電圧をリセットし、その後、上記第２光センサーから上記キャパシタまで出力電流を供給する手段とを備える、請求項１０に記載の光検出システム。
【請求項１４】
上記第１光センサーの出力は、第１スイッチによって、上記キャパシタの第１端子へ接続可能であり、上記第２光センサーの出力は、第２スイッチによって、上記キャパシタの第１端子へ接続可能であり、上記第１スイッチおよび第２スイッチは互いに独立して制御可能である、請求項１３に記載の光検出システム。
【請求項１５】
半導体増幅素子を備え、上記キャパシタは、上記増幅素子の制御電極と接続され、かつ、各スイッチを介して、上記第１光センサーの電極および上記第２光センサーの電極と接続される第１電極と、制御入力と接続され、検出段階で、上記増幅素子を無効にし、上記光センサーの中から選択された１つの光センサーの光電流を上記キャパシタによって積分することを可能にする第１電圧を受け、読み出し段階で、上記増幅素子を有効にする第２電圧を受けるように構成された第２電極とを有する、請求項１３に記載の光検出システム。
【請求項１６】
各光センサーはフォトダイオードである、請求項１〜１５のいずれか１項に記載の光検出システム。
【請求項１７】
各光センサーはｐ-ｉ-ｎフォトダイオードである、請求項１６に記載の光検出システム。
【請求項１８】
上記第１導電性物質および上記第２導電性物質は、所定の電位と電気的に接続されている、請求項１〜１７のいずれか１項に記載の光検出システム。
【請求項１９】
上記第１導電性物質および上記第２導電性物質は、接地電位と電気的に接続されている、請求項１９に記載の光検出システム。
【請求項２０】
上記第１導電性物質および上記第２導電性物質は、上記第１光センサーの端子または上記第２光センサーの端子と電気的に接続されている、請求項１９に記載の光検出システム。
【請求項２１】
請求項１〜２０のいずれか１項に記載の光検出システムを備えた表示装置。
【請求項２２】
上記光検出システムは、周辺光検出システムを備える、請求項２１に記載の表示装置。
【請求項２３】
上記光検出システムは、入力信号を検出するシステムを備える、請求項２１に記載の表示装置。
【請求項２４】
上記表示装置は、第１基板および第２基板の間に配置された表示媒体を備え、上記第１光センサーおよび第２光センサーは、上記第１基板上に配置されている、請求項２１、２２、または２３に記載の表示装置。
【請求項２５】
上記第１遮光層は、上記第２基板上に配置されている、請求項２４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば周辺光センサーでの使用または光入力信号の検出のための光検出システムに関する。このようなセンサーは、例えば、アクティブマトリックス液晶表示装置（ＡＭＬＣＤ）に用いられる。
【背景技術】
【０００２】
ＡＭＬＣＤは、例えば、表示装置において観察者の反対側に位置するバックライトによって点灯される透過性表示装置であってもよい。または、ＡＭＬＣＤは、低周辺光状態にあるバックライトによって、または、高周辺光状態の反射周辺光によって点灯され得る透過反射表示装置であってもよい。いずれの場合にも、周辺光状態によってバックライトの強度を制御するのが望ましいので、ＡＭＬＣＤに表示される画像は常に観察者にはっきりとは見えるが、不快な明るさを有する。さらに検討すると、特に携帯電話などの携帯機器に搭載されたＡＭＬＣＤの場合、電池の寿命を最大限にするため、バックライトの消費電力を低減することが強く望まれる。従って、透過反射表示装置の場合、バックライトは非常に低い周辺光状態では低い強度にて作動され、観察者に画像が見える状態を維持できるように中周辺光状態ではより高い強度にて作動され、反射周辺光のみを用いた表示画像を提供するに充分な明るさの周辺光状態ではスイッチがオフされることが好ましい。
【０００３】
そのため、図１に示すように、周辺光センサー（ＡＬＳ）システムを備えた携帯ＡＭＬＣＤ装置を提供し、ＡＬＳシステムの出力によってバックライトの電力レベルを制御することが知られている。ＡＭＬＣＤ装置１は、表示画素マトリックス２（画像表示を行う）、表示ゲートドライバ回路３、表示ソースドライバ回路４、表示コントローラ５、バックライト６、バックライトコントローラ７、周辺光センサー（ＡＬＳ）システム８、およびＡＬＳコントローラ９からなる。図１では、表示画素マトリックス２、表示ゲートドライバ３、表示ソースドライバ４、およびＡＬＳ５は、例えばＴＦＴ基板のような表示基板１０に設けられている。
【０００４】
作動する際、表示画素マトリックス２は、表示コントローラ５の制御のもと、ゲートおよびソースドライバ回路３・４によって駆動され、通常の方法で画像を表示するよう作動する。表示用の光源は、概して、バックライトコントローラ７によって駆動制御される白色ＬＥＤの列からなるバックライトである。
【０００５】
ＡＬＳシステム８は、ＡＭＬＣＤ装置１に入射する周辺光レベルを検出し、定期的な間隔でＡＬＳコントローラ９に出力を与える。ＡＬＳコントローラ９は、ＡＬＳシステム８からの出力に応じて、バックライト６の光強度を順に制御するバックライトコントローラ７と通信する。その結果、この構成によって、周辺光強度に応じて表示画像の明るさを調節することが可能となる。
【０００６】
明るい日光から暗い場所の付近まで、周辺光状態を全範囲で検出可能とするために、このようなＡＬＳシステムは、広い動作温度範囲にわたって、高ダイナミックレンジを必要とし、低い光レベルを検出することを必須とする。概して、ＡＬＳシステムは、入射光レベルの広い範囲、および携帯ＬＣＤ装置の典型的な動作温度範囲にわたって感度が高いことが必要である。
【０００７】
使用者が光ペンを用いて携帯情報端末（ＰＤＡ）に情報を入力できるように、例えば、光センサーを有するＰＤＡなどのＡＭＬＣＤを提供することも知られている。このようなＡＭＬＣＤを図２（ａ）に示す。
【０００８】
図２（ａ）のＡＭＬＣＤは、画素マトリックス２において光センサーのマトリックスを備える。光センサーは、例えば、画素マトリックス２の１つの画素に対する回路を示す図２（ｂ）に示すように、フォトダイオードでもよい。（図２（ｂ）は、画素スイッチトランジスタＭ３ｒ、Ｍ３ｇ，Ｍ３ｂによって制御される液晶素子ＣＬＣｒ、ＣＬＣｇ、ＣＬＣｂをそれぞれ備える赤、緑、青のサブ画素を含むフルカラー画素を示す。）ＡＭＬＣＤ１は、光センサーを駆動するセンサー列ドライバ１１と、どのセンサーが使用者の入力によって点灯されているか判定するセンサー読み出しドライバ１２とを備える。センサー読み出しドライバ１２からの出力によって、画素マトリックス２における使用者入力の位置を判定することができる。
【０００９】
周辺光センサーまたは画像センサーとして適用するための従来の光センサーシステムは、別々の、または統合された光検出素子を用いてもよい。別々の光検出素子の場合、素子の製造技術は装置の感度を最大化するように設定されるが、光センサーを備えるＡＭＬＣＤを提供するためには追加の製造工程が必要とされる。統合された光検出素子の場合、ＣＭＯＳ  ＩＣ（相補型金属酸化膜半導体集積回路）などについての加工技術は、光検出素子の感度を最大化することと、周辺回路の性能を最大化することとの間で妥協されたものである。
【００１０】
光センサー回路と一体化されたＡＭＬＣＤの場合、使用される基本の光検出装置は、装置基板の製造に用いられるＴＦＴプロセスに対応している必要がある。標準的ＴＦＴプロセスに対応している光検出装置として、図５に構造を示す横薄膜ポリシリコンｐ-ｉ-ｎダイオードがよく知られている。つまり、ポリシリコンｐ-ｉ-ｎダイオード２１の製造において、ガラス基板などの基板１３上にベースコート（ＢＣ）が堆積される。ポリシリコンがベースコート上に堆積され、フォトダイオードの形成が望まれるポリシリコンの領域１４を残すようにパターニングされる。ｎ型ドーパントは、ポリシリコン領域の一部分１４ａに埋め込まれ、ｐ型ドーパントは、ポリシリコン領域の他の部分１４ｃに埋め込まれ、真性シリコンの領域１４ｂによって分離されるｎ-Ｓｉ領域およびｐ-Ｓｉ領域を得る。ゲート絶縁層（ＧＩ）および層間絶縁体（ＩＬ）は、ポリシリコン領域１４上に堆積され、電気接触部１５がｎ-Ｓｉ領域およびＰ-Ｓｉ領域に対して形成されるように、ゲート絶縁層および層間絶縁体に穴が貫通される。
【００１１】
図５はまた、薄膜トランジスタ２２を示す。これは、真性Ｓｉの領域１４ｂにわたってゲート電極（ＧＥ）がゲート絶縁層上に堆積される点を除いて、概してｐ-ｉ-ｎダイオードと類似している。ＴＦＴにおいて、ｎ-Ｓｉ領域およびｐ-Ｓｉ領域に対する接触部１５は、ＴＦＴにおけるソース電極（ＳＥ）およびドレイン電極のそれぞれを構成する。
【００１２】
図４は、ＡＭＬＣＤに組み込まれた図５のＴＦＴを示す。図４は、ＡＭＬＣＤの画素の断面であり、画素が反射部および透過部を含むＡＭＬＣＤを示す。つまり、樹脂層１６は、図５に示すＴＦＴ構造上に堆積され、平坦化される（樹脂層１６は、画素における反射部のみに存在し、画素における透過部には存在しない）。樹脂層１６にはコンタクトホール（図４には図示せず）が貫通し、ＴＦＴの電極ＳＥおよびＧＥに到達している。
【００１３】
例えばインジウム酸化スズ（ＩＴＯ）などの透明電極層（ＩＴＯ）は樹脂層１６上、および樹脂の存在しない層間絶縁体ＩＬにおける露出領域上に堆積される。例えば金属層などの反射層は、樹脂層１６の上に位置するＩＴＯ層の一部の上に堆積され、反射画素電極（ＲＥ）を形成する。反射層は、樹脂の存在しない層間絶縁体ＩＬにおける露出領域の上に位置するＩＴＯ層の一部の上には堆積されず、ＩＴＯ層のこの部分は透過性画素電極として機能する。その結果がアクティブマトリックス基板１７であり、該基板１７は画素電極のマトリックスを有し、各画素電極には印加電圧を制御するためのＴＦＴがそれぞれ備えられている。
【００１４】
対向基板１８は、他の透明基板１３’の上に、透明対向電極や、例えば、ＩＴＯ層、カラーフィルターアレイ（ＣＦ）、およびブラックマスク（ＢＭ）などを配置することによって形成される。ＴＦＴ基板１７および対向基板１８は組み合わされ、液晶物質（ＬＣ）で満たされる。
【００１５】
図３は、図４のＡＭＬＣＤの主要な製造工程を列挙したブロックフロー図である。
【００１６】
ｐ-ｉ-ｎフォトダイオード（多くの教科書や論文に記載されているもの）の動作の詳細は若干複雑である。しかしながら、端的に説明すると、ポリシリコンＴＦＴプロセスにおいて組み立てられるフォトダイオードの主要な検討事項は、これらのフォトダイオードが、バルク技術で組み立てられるフォトダイオード（ＣＭＯＳなど）に比べてはるかに感度が低いということである。
１．第一に、感光性の半導体物質の容積（装置の空乏領域）は、概して極端に小さい。特に、物質の薄膜層の深さは概して数十ナノメーター程度くらいしかないように設計され、その結果、照射光の大部分が吸収されず、よって、検出されずに装置を通過する。
２．第二に、薄膜装置によって生成された暗電流は、バルク装置においては高くなる傾向にある。点灯を行わない状態で発生するダイオード漏れ電流として規定される暗電流は、装置における温度および電界の双方に強く依存する。
【００１７】
さらに、ＴＦＴ製造プロセスを用いて組み立てられたフォトダイオードは、プロセス状態の変化によって、その電気的および光学的特長を大きく変化させる。概して、２つの装置の間の相対的な物理的位置によって、その特徴の変化のレベルが決定される。従って、隣接する装置は、互いに距離のはなれた２つの装置よりも良好に整合する傾向があり、２つの異なるＡＭＬＣＤパネルにおける装置よりもはるかに良好に整合する傾向がある。
【００１８】
ＡＭＬＣＤの中での光センサーとしてフォトダイオードを用いる時の他の検討事項は、装置に入射する望ましくない迷光の最小化である。このような迷光は、表示装置バックライトから発生し得、ガラス基板内または周辺構造からの反射によってフォトダイオード装置に入り込み得る。
【００１９】
ＡＭＬＣＤ内の１つのフォトダイオードからの入射光強度の絶対測定には、従って、正確な温度の情報およびバイアス状態、プロセス状態および装置に入り込む迷光の量が必要である。
【００２０】
米国特許出願２００５/００４５８８１には、光入力機能を有する表示装置での使用のための薄膜ポリシリコンｐ-ｉ-ｎフォトダイオード構造が記載されている。記載されているフォトダイオード構造は、水素化プロセスの間、フォトダイオード真性領域に水素原子が入らないように、該領域の上にゲート金属化層を有する。水素化によって、ポリシリコン薄膜におけるダングリングボンドを終了させる手段を実現し、ＴＦＴ漏れ電流を低減する。しかしながら、フォトダイオード装置において、光電変換効率を最大化するために、ダングリングボンドは未終了の状態でなければならない。この文献に記載されているように、ゲート電極の長さは水素化プロセスと密接に関係し、小さいゲート長については、水素原子がゲート端部からゲート層の下の領域に拡散する。しかしながら、大きいゲート長については、水素原子は上記領域に完全に拡散しない。このため、ゲート金属化層によって、漏れの少ないＴＦＴ装置（小さいゲート長を有する）および効率的フォトダイオード（大きいゲート長を有する）を同じプロセスで製造する手段が提供される。また、ゲート電極の長さはフォトダイオードの光電変換効率と密接に関係し、異なるゲート長を有する装置は、同じ条件でも異なる光電流を生成する。温度およびプロセスの変化の影響を受けない差動読み出しは、従って、異なる長さの２つのフォトダイオードを用いることによって得られる。しかしながら、この補正方法の不利な点は、異なる長さのフォトダイオードは、例えば、異なる内部電界および異なる寄生容量を有する、電気的に等価なものでないことである。暗電流の漏れは、その結果、２つの装置間では異なる。
【００２１】
図６は、米国特許出願２００５/００４５８８１の基本的な概念を示す。ここには、ゲート金属化層１９およびソース金属化層１５’の両方からなる遮光体を含む薄膜ポリシリコンフォトダイオード構造が記載されている。図６のフォトダイオードでは、シリコン領域１４はｎ＋領域１４ａ、ｎ-領域１４ｄ（ドープされたｎ型だが、ｎ＋領域１４ａほど強くドープされない）、感光性ｐ-領域１４ｅ、およびｐ＋領域１４ｃを含む。ゲート金属化層１９は、上記のように、遮光体として、また、感光性ｐ-領域１４ｅにおける水素化を制御するために使用される。フォトダイオードｎ-領域１４ｄのための遮光体は、フォトダイオードカソード接触のために使用される金属化部１５がｎ-領域１４ｄの上まで伸びるように、該金属化部１５を伸ばすことによって形成される。
【００２２】
ＥＰ１５１１０８４から引用した図７は、フォトダイオードの下の光遮蔽層２０をさらに含む同様の装置を示す。この光遮蔽層２０の目的は、表示バックライトからの光がフォトダイオードに入ることのないようにすることである。
【００２３】
日本国特許出願２００５/１３２９３８には、２つのフォトダイオード２１・２１’を含む、図８に示す周辺光センサー回路が記載されている。一方のフォトダイオード２１は、周辺光にさらされ、ゲート構造（「明」構造）を有さない。もう一方のフォトダイオード２１’（「暗」構造）は、入射する周辺光が活性領域に到達するのを防ぐゲート構造を有する。これら２つの装置の目的は、温度および迷光の効果が補正されるようにすることであり、周辺光強度の正確な絶対読み出しを出力する周辺光センサーを製造する不可欠の工程である。理論としては、温度または迷光における変化は両フォトダイオードに等しく影響を与え、その結果、「明」フォトダイオードの出力および「暗」フォトダイオードの出力の間になんらかの相違が周辺光から生じる（該周辺光は「明」フォトダイオードのみに入射し、「暗」フォトダイオードには入射しない）。例えば、この文献に記載されている周辺光センサー回路は、２つのフォトダイオードの出力の間の相違を含む差動信号を出力するように構成されている。このような補正が行われないと、所定の照度レベルについて、例えば表示バックライトからのフォトダイオード電流および/または迷光の変化を直接引き起こす温度変化によって、重大なシステムエラーが発生する。さらに、パネル間のプロセス状態の変化によって、絶対光強度の測定はより困難になる。暗フォトダイオード構造および差動回路方法の使用によって、パネル間変化の１つ（異なる製造バッチによるパネル間の変化）からパネル間変化の１つ（１つのパネル上で互いに近接された２つの装置の間の変化）までの変化における問題を低減することができる。図８の回路を以下に詳細に説明する。
【００２４】
ＵＳ２００５/０２７５６１６はまた、２つのフォトセンサーを有する表示装置を説明している。上記表示装置は、バックライトユニットを備え、一方のフォトセンサーは、周辺光およびバックライトユニットからの光の両方を測定し、他方のフォトセンサーは周辺光から遮断され、バックライトユニットからの光のみを受け入れる。
【発明の概要】
【００２５】
本発明の第一の特徴は、基板上に設けられた第１光センサーと、上記基板上に設けられた第２光センサーと、上記第１光センサーの上に位置し、かつ、第２光センサーの上には位置しないように設けられた第１遮光層と、第１遮光層と第１光センサーの間に設けられた第１導電性物質と、第２光センサーの上に設けられ、少なくとも一部が光透過性である第２導電性物質とを備える光検出システムであって、上記第１導電性物質と第２導電性は、上記基板上に設けられている光検出システムを提供する。
【００２６】
ここで使用される「基板上に設けられている」という表現は、必ずしも構成要素が直接基板上に設けられている必要はなく、構成要素と基板との間に１つ以上の中間層が介在することを除外するものではない。
【００２７】
周辺光は、第２光センサーによって検出され、このため、第２光センサーは「明」センサーとして機能する。第１光センサーは、第１遮光層によって周辺光から遮断されるので、第１光センサーは「暗」センサーとして機能する。第１光センサーが第２光センサーと電気的に良好に整合している場合、また、第１光センサーが第２光センサーの近くにある場合、温度および迷光における変化が等しく両センサーに影響を及ぼすので、第１光センサーの出力と第２光センサーの出力との違いはこのため、周辺光を測定したものとなる。「電気的に良好に整合」とは、第１および第２光センサーが、製造における許容度の範囲内において、同じ配置、方向、サイズ、活性層の寸法、活性層のドーピングなどを有するように組み立てられることを意味し、それらの電気的特性は、可能な限り近いものである。第１光センサーは、温度および迷光の変化が両センサーに等しく影響を与えるように第２光センサーの近くに配置されるが、必ずしも、設計ルールおよび/または製造プロセスによって許容し得る近さに２つのセンサーが配置される必要はない。
【００２８】
温度および迷光の正確な補償を行うために、「明」および「暗」フォトダイオード構造は、電気的に良好に整合されている必要があり、温度範囲にわたって同一の電流-電圧特性を生成しなければならない。本発明者は、「明」フォトダイオードおよび「暗」フォトダイオードの間の出力における差から光強度を判定する従来の光検出システムでは、図６または図７に示す「暗」フォトダイオードの上に遮光層を配置することによって、寄生容量Ｃｐを、「明」フォトダイオードに存在しない「暗」フォトダイオードに導入することに気付いた。これを図９（ａ）に示す。寄生容量Ｃｐは、遮光層と「暗」フォトダイオード構造の活性領域との間に発生し、図９（ｂ）の「暗」フォトダイオード構造および「明」フォトダイオード構造が、互いに電気的に等価でないことを意味する。従って、図９（ｂ）の「暗」フォトダイオード構造の出力と図９（ｂ）の「明」フォトダイオード構造の出力との差は、「明」フォトダイオード構造に入射する周辺光のみに起因するとは考えられない。
【００２９】
これに対して、本発明の光検出システムでは、第１遮光層と第１光センサー（「暗」センサー）との間に配置される導電性物質が、第１遮光層と第１光センサーの活性層との間に寄生容量が発生することを防ぐ。第１光センサーの電気的特性は、このため、第２光センサーの電気的特性と良好に整合し、第１光センサーの出力と第２光センサー（「明」センサー）の出力との差は、第２光センサーに入射する周辺光のみに起因する。
【００３０】
第２導電性物質を第２光センサーの上に設けることによって、第１光センサーおよび第２光センサーが可能な限り密接な電気整合を有することを確実にする。第２導電性物質を少なくとも部分的に光透過性にすることによって、第２光センサーの動作に重大な影響を受けることはない。（第２導電性物質の光透過性として必要とされる度合いは、第２光センサーの性質および光検出システムの対象とする用途による。いくつかの用途では、第２導電性物質が透明または略透明であることが好ましいが、常にそうであるとは限らない。）
少なくとも部分的に光透過性である第２導電性物質が、光検出システムの動作において対象となる波長または波長範囲にのみ関連する必要があるという要件に注目しなければならない。例えば周辺光を検出するための光検出システムの場合、第２導電性物質が可視波長範囲について少なくとも部分的に透明であれば充分である。実際、いくつかの場合では、第２導電性物質が、光検出システムの動作において対象となる波長外または波長範囲外の低光透過性を有すると有利である場合があり、例えば、周辺光を検出するための光検出システムの場合、入射光において望ましくないＵＶ成分を除去することが可能なように、第２導電性物質がＵＶ光に対して低透過性を有することが有利である場合がある。
【００３１】
同様に、第２導電性物質が透明または略透明である実施形態では、第２導電性物質が、光検出システムの動作において対象となる波長にて、または、動作において対象となる波長範囲について、透明または略透明であれば充分である。
【００３２】
本発明の第二の特徴は、第一の特徴の光検出システムを備える表示装置を提供することにある。
【００３３】
本発明の好ましい構成は、従属項に記載することとする。
【００３４】
以下の添付図面を参照し、例示を通して本発明の好ましい実施形態を説明する。
【図面の簡単な説明】
【００３５】
【図１】周囲光センサーが一体化された従来技術のＡＭＬＣＤを示す。
【図２】画像センサーが一体化された従来技術のＡＭＬＣＤを示す。
【図３】典型的な従来技術のＡＭＬＣＤの製造プロセスを示す。
【図４】典型的な従来技術のＡＭＬＣＤ画素の断面を示す。
【図５】典型的な従来技術のＴＦＴおよびフォトダイオードの断面を示す。
【図６】フォトダイオードの上に光遮断層を設けた従来技術のフォトダイオードを示す。
【図７】フォトダイオードの上および下に光遮断層を設けた従来技術のフォトダイオードを示す。
【図８】「明」および「暗」フォトダイオード装置を含む従来技術の周辺光センサーを示す。
【図９（ａ）】本発明に係る光センサーの基本的概念を示す。
【図９（ｂ）】本発明に係る従来技術の光センサーにおける問題を示す。
【図９（ｃ）】図９（ａ）の実施形態の変形を示す。
【図１０】従来技術のフォトダイオードの暗電流-電圧特徴および本発明のフォトダイオードの暗電流-電圧特徴を示す。
【図１１】本発明の基礎を成す基本的な物理的原則を示す。
【図１２】本発明の第２の実施形態を示す。
【図１３】本発明の第３の実施形態を示す。
【図１４】本発明での使用に適した測定回路を示す。
【図１５】図１４の測定回路の動作を表すタイミングチャートを示す。
【図１６】本発明での使用に適した他の測定回路を示す。
【図１７】図１４の測定回路の動作を表すタイミングチャートを示す。
【図１８】本発明での使用に適した他の測定回路を示す。
【図１９】本発明に係る表示装置を示す。
【発明を実施するための形態】
【００３６】
本発明者は、例えばゲート構造など、導電性遮光層の追加をすると、図９（ｂ）に示すように、寄生容量Ｃｐが導入され、フォトダイオードの電気的特長が著しく変更され得ることに気付いた。この効果について、フォトダイオードにおけるバイアス電圧としての、フォトダイオードの暗電流を示す図１０を参照し、さらに説明をする。（暗電流は、周辺光がまったく存在しないフォトダイオードを流れる電流である。）図１０では、“Δ”で示すデータポイントは、遮光層またはゲート層（例えば、図９（ｂ）における左側のトランジスタなど）を有さないフォトダイオードの特徴を示し、“□”で示すデータポイントは、活性領域（例えば、図７におけるゲート電極１９など）の上および付近にゲート電極が設けられたフォトダイオードの特徴を示し、“◇”で示されるデータポイントは、活性層（例えば、図７のゲート電極１９など）の上に伸びるソース電極を有するフォトダイオードの特徴を示し、“○”で示すデータポイントは、遮光層と活性層との間に透明導電層を設けた本発明に係るフォトダイオードの特徴を示す。遮光層における差は別として、図１０の結果を得るために用いられるフォトダイオードは、互いに一致している。
【００３７】
ゲート電極またはソース電極を遮光層として設けることによって、遮光層を設けないフォトダイオードと比べて、フォトダイオード暗電流が増加するという効果が得られることが分かる。ゲート構造の追加によるフォトダイオード暗電流の増加は、ゲート物質とフォトダイオード構造の「Ｉ」領域におけるシリコンとの間の仕事関数の差によって誘発されるフラット・バンド電圧シフトによるものと思われる。仕事関数におけるこの差によって、フォトダイオード「Ｉ」領域に電荷が蓄積され、これによって空乏領域幅を低減する。これは、シリコンフォトダイオードのゲート層ＧＥ、ゲート絶縁層Ｇ１，および「Ｉ」領域ＳＩを有する構造についてのエネルギーレベルを表す図１１に示される。ゲート層ＧＥは、金属層であると仮定し、ゲート層におけるフェルミ準位を下回るエネルギーを有する全ての電子状態が占有され（斜線部分によって示される）、フェルミ準位を上回るエネルギーを有する電子状態は占有されない。シリコンフォトダイオードの「Ｉ」領域の価電子帯端部および伝導帯端部は、それぞれ、ＥｖおよびＥｃとして示される。フォトダイオードの「Ｉ」領域の価電子帯端部および伝導帯端部は、「Ｉ」領域とゲート絶縁体Ｇｉとの間の界面付近で「曲がる」ことが分かる。フラット・バンド電圧シフトＶＦＢは、「Ｉ」領域とゲート絶縁体Ｇｉとの間の界面における「Ｉ」領域の伝導帯端部の実効値、および、伝導帯が曲がらずに平坦なままであるとしたら該伝導帯が界面にて有しなかったであろう値の間の差である。
【００３８】
空乏領域幅の減少によって、空乏領域を横切る電場がこれに応じて増加し、この電場に直接関連するフォトダイオード暗電流は増加する。フォトダイオード「Ｉ」領域とゲートの垂直な分離および上記２つの物質の相対的仕事関数によって、フラット・バンド電圧シフトを決定し、これによってフォトダイオード暗電流は増加する。
【００３９】
以上に述べた先行技術の全てにおいて、フォトダイオードは、真性領域の少なくとも一部の上にゲート層を有する。上記のように、この層を含むことによって、真性領域に存在する電場に重要な影響を及ぼし、その結果、フォトダイオードの暗漏れ電流が、ゲート金属化層を有さない同様の装置と比べて増加する。このように高い暗漏れ電流は、非常に低い光レベルの測定を行わなければならない周辺光センサーまたは画像センサーシステムに対して特別な配慮であるフォトダイオードの感度を限定する。
【００４０】
本発明の第一実施形態では、本発明の基本的概念、すなわち、「明」および「暗」フォトダイオード構造の整合した対を形成するために透明導電層を使用することを説明している。この実施形態は、光センサーとして薄膜フォトダイオードを用いる例を参照して説明されるが、本発明は原則としてこれに限定されない。
【００４１】
図９（ａ）は、本発明の第一実施形態に係る光検出システムを示す。図９（ａ）に示すように、この光検出システムは、基板１３（例えばガラス基板）に設けられた２つの薄膜フォトダイオード装置を有する。すなわち、
周辺光にさらされる第１フォトダイオード装置２１と、
周辺光から遮蔽され、フォトダイオードの活性領域１４の上に光遮断層２４が設けられた第２フォトダイオード装置２１’である。この実施形態では、光遮断層は、反射電極（ＲＥ）として示されるが、光遮断層はこれに限定されない。
【００４２】
本発明によると、導電性物質の層２３は、遮光層２４と暗フォトダイオード装置２１’の活性領域との間の基板１３上に設けられる。図９（ａ）の実施形態では、層２３は光検出システムの略全領域の上に伸び、特に、「明」フォトダイオード装置２１の上に伸び、このような実施形態では、導電性層２３は、「光フォトダイオード」の動作に著しい影響が及ぼされないように、少なくとも部分的に光透過性である。「明」フォトダイオード２１の周辺光に対する感度にほとんど、または全く影響を及ぼさないように、導電性層２３は透明または略透明であることが好ましいが、光検出システムの対象となる用途によっては、導電性層２３は必ずしも完全に、または、略透明である必要はない。層２３は、例えば、ＩＴＯ（インジウム酸化錫）の層であってもよい。
【００４３】
上記のように、導電性層２３が少なくとも部分的に光透過性であるという要件は、光検出システムの動作における対象となる波長または波長範囲のみに関連する必要がある。同様に、導電性層２３が透明または略透明である実施形態では、導電性層２３が、光検出システムの動作において対象となる波長にて、または動作において対象となる波長範囲にわたって、透明または略透明であれば充分である。
【００４４】
導電性物質の層２３（以下、簡単のため「導電性層」と称する）は、図９（ｂ）の従来技術の装置において発生する寄生容量Ｃｐを抑制する上で効果的である。効果的に、導電性層２３は、遮光層（概して金属層）によって形成されるどのような電場からも、「暗」フォトダイオード２１’の活性領域を遮蔽する「ファラデー箱」を形成する。図９（ｂ）の寄生容量Ｃｐを除去した結果、「明」フォトダイオード２１の物理的特徴が「暗」フォトダイオード２１’の物理的特長と同一と仮定すると、「明」フォトダイオード２１の電気的特長は、「暗」フォトダイオード２１の電気的特長と同一であり得る。（しかしながら、本発明は電気ノイズから不活性態を供給するという意味で「ファラデー箱」の形成を必要としないことを注意すべきである。本発明の目的は、図９（ｂ）の従来技術のシステムにおける「暗」フォトダイオードの上に配置される導電性光遮断層の電気的効果が「明」フォトダイオードにて反復されることを確実にするものであり、その結果、「明」フォトダイオードおよび「暗」フォトダイオードが電気的に整合される、または実質的に整合される。
【００４５】
全ての実際的場合において、層２３は、フロートにされるよりも、他の構成要素に電気的に接続され得る。原則として、層２３は、回路における外部接地点に接続し得、フォトダイオードの１つの端子（例えば、フォトダイオードの１つのアノードまたはフォトダイオードの１つのカソード）に接続し得、または、一定ＤＣバイアス電位に接続し得る。層１２がフォトダイオードの１つのアノードまたはカソードに電気的に接続される場合、層２３から、フォトダイオードのソース/ドレインを形成する金属層ＳＥへの接触は、樹脂層２５を貫通する「スルーホール」によってなされ得る。スルーホールは、図３のフローチャートにおける「ＳＥ層へのコンタクトホールを形成する」工程で形成されてもよく、同時に、フォトダイオードのソース/ドレインへの電気的接触を可能にするようスルーホールが形成される。
【００４６】
しかしながら、導電性層２３をいくつかの公知のおよび/または一定の電位に接続することが一般的に好ましい一方、「明」フォトダイオードの上に導電性層が存在しない従来技術のシステムについて改良を行うため、そのような構成をとる必要は（概して）ない。導電性層２３の電位がフロートとされる場合、導電性層２３は、上記構造における他の導電性層に対する該層の相対的容量によって決定される電位を帯びる。概して、この電位に影響を及ぼす「優勢な」導電性層は、フォトダイオードのアノードとカソードであり、この電位は「明」フォトダイオードおよび「暗」フォトダイオードに対して略同様なものであり、「明」フォトダイオード２１の電気的特長は、望まれるように、「暗」フォトダイオード２１’の電気的特長と同一または同様にされる。
【００４７】
従って、２つのフォトダイオード２１・２１’を互いに電気的に整合させることによって（「電気的に整合させる」とは、２つのフォトダイオードが、製造許容範囲内において、同じ配置、配向、サイズ、活性領域の寸法、活性領域などのドーピングを有するように組み立てられ、その結果、それらの電気的特長が可能な限り近くなるようにすることを意味する）、２つのフォトダイオードの間に温度または迷光の強度における著しい差が発生しないように２つのフォトダイオードを互いに近接して配置し、図９（ｂ）の寄生容量を抑えるために導電性層２３を設けると、フォトダイオード２１の出力とフォトダイオード２１’の出力との差が、フォトダイオードに入射する周辺光の忠実な測定となる光検出システムを提供することができる。２つのフォトダイオードは互いに電気的に整合しているので、これらの装置の出力間における差は、温度およびプロセス変化の効果が及ばない光強度の正確な測定を実現するために用いられてもよい。さらに、両装置は、反対側からの迷光の略同じレベルの影響を受けるので、この影響を除去することもあり得る。
【００４８】
本実施形態の光検出システムは、標準的薄膜トランジスタ製造プロセスで、図３のフローチャートに示す主要工程で組み立てられてもよい。典型的なＡＭＬＣＤの組み立てには、表示画素電極の透過部分を形成するＩＴＯ層を堆積させることも含まれ、このＩＴＯ層は、導電性層２３を形成するために用いられてもよい。製造において、ＩＴＯ層は、表示画素電極の透過部分を形成するために堆積およびパターニングされてもよく、パターニング工程は、表示画素電極に加えて、図９（ａ）の透明導電性層を形成するために用いられてもよい。同様に、典型的なＡＭＬＣＤの組み立てには、表示画素電極の反射部を形成するために金属層の堆積が含まれ、この金属層は、遮光層２４を形成するために用いられてもよい。製造において、金属層は、表示画素電極の反射部を形成するために堆積およびパターニングされてもよく、パターニング工程は、表示画素電極に加えて、図９（ｂ）の遮光層２４を形成するために用いられてもよい。典型的な表示画素構造を、参照のため、図４に示す。層ＲＥは、表示画素電極の反射部を形成する金属層であり、ＩＴＯ層２３’は、表示画素電極の透過部分を形成する。
【００４９】
図９（ｂ）の実施形態のさらなる特徴点は、透明導電性層２３および遮光層２４が、層間絶縁体ＩＬ上に設けられる樹脂平坦化層２５の上に設けられることである。（実際、２つ以上の樹脂層が設けられていてもよいが、簡単のため、図９（ａ）では１つの樹脂層を示す。）遮光層２４（および透明導電性層２３）は、このため、フォトダイオード２１’の活性領域から比較的離れた位置にあり、従来のゲート電極（図７のゲート電極１９など）またはソース金属化部（図７のソース金属化部１５’など）によって形成される遮光層よりも活性領域からかなり遠く離れた位置にある。導電性層２３がフォトダイオード２１の活性領域を遮蔽するに際して完全に効果的でないとしても、活性領域と遮光層２４との間の比較的大きな距離は、フォトダイオード２１’の電気的特長におけるいかなる影響も低いものであることを意味している。図１０に示すように、図７の金属化部１５’などのソース金属化部（図１０において“◇”で示す）は、図７のゲート電極１９などのゲート電極（図１０において“□”で示す）よりも小さな影響を電気的特長に及ぼし、活性領域からのソース金属化分の増加した距離は、ここでは重要な要因となる。
【００５０】
ＩＴＯ層が活性領域と遮光層との間に設けられる図９（ａ）のフォトダイオード２１’の電気的特長を、図１０の“○”にて示す。これは、遮光層が存在せず、“Δ”によって示されるフォトダイオードの電気的特徴に非常に近く、本発明では、図９（ａ）のフォトダイオード２１’の電流-電圧特徴は、ゲート層を有しないフォトダイオードの電流-電圧特徴と極めて類似している。導電性層２３とフォトダイオード活性層の「ｉ」領域、“Ｉ”領域との間のフラット・バンド電圧の増加を避けるため、導電性層２３は接地電位に近い電圧に接続されなければならない。または、導電性層２３は、フォトダイオードアノードまたはカソード端末に接続されてもよい。
【００５１】
図９（ａ）では、導電性層２３は、フォトダイオード２１・２１’の両方の上および間に連続的に伸びているように示されている。しかしながら、本発明はこれに限定されるものではなく、導電性物質の第１領域２３ａを、遮光層２４の下の基板に設けることができ、導電性物質の第２領域２３ｂを「明」フォトダイオード２１の上の基板に設けることができる。これを図９（ｃ）に示す。（図９（ａ）の構成要素に対応する図９（ｃ）の構成要素の説明は繰り返さない。）本実施形態では、「明」フォトダイオード２１の上に設けられた導電性物質の第２領域２３ｂは、少なくとも部分的に光透過性であり、好ましくは透明または略透明であり、その結果、「明」フォトダイオード２１の周辺光に対する感度にほとんどまたは全く影響を及ぼさない。しかしながら、遮光層２４の下に設けられる導電性物質の第１領域２３ａは、導電性物質の第２領域２３ｂと原則として異なる物質からなるように、原則として、透明または略透明または光透過性である必要はない（原則として、導電性物質の第１および第２領域２３ａ・２３ｂの異なる物質の使用は、さらに組み立て工程を必要とするのではあるが）。
【００５２】
領域２３ａ・２３ｂは、全ての実際的なケースで、フロートとされるよりもむしろ、他の構成要素に電気的に接続されている。上記のように、原則として、それらは回路における外部接地点に接続が可能であり、フォトダイオードの１つのアノードまたはフォトダイオードの１つのカソードに接続可能であり、または、一定ＤＣバイアス電位に接続可能である。しかしながら、上記したように、概して、領域２３ａ・２３ｂは原則としてフロートにすることも可能である。
【００５３】
図９（ｃ）では、導電性物質の第１領域２３ａは、遮光層２４と正確に同一の広がりを有するように、遮光層２４と同じサイズおよび形状を有することが示されている。しかしながら、図９（ｃ）の実施形態はこれに限定されるものではなく、導電性物質の第１領域２３ａは、効果的なファラデー箱を形成できさえすれば、遮光層２４と同じサイズおよび形状を有する必要はない。
【００５４】
図９（ａ）の導電性物質の層２３と、図９（ｃ）の導電性物質の第１および第２領域２３ａ・２３ｂとは、均一な厚さを有する連続的なものとして示される。しかしながら、本発明はこれに限定されない。例えば、ファラデー箱は導電性メッシュを用いて形成されてもよいことが知られており、本発明は原則として、図９（ａ）における導電性物質の層２３または図９（ｃ）における第１および第２領域２３ａ・２３ｂを導電性メッシュとして形成することによって影響を受ける（実際、連続領域として導電性物質を堆積すると、最も簡単な組み立て方法を実現しやすくはあるが。）
図９（ａ）および９（ｃ）では、遮光層２４は導電性層２３または導電性物質の第１領域２３ａに直接配置されることが示されている。しかしながら、本発明はこれに限定されず、原則として、遮光層２４と導電性層２３または導電性物質の第１領域２３ａとの間に１つ以上の介在層を設け得る。さらに、導電性層２３または導電性物質の第１領域２３ａは、図９（ａ）および９（ｃ）において、樹脂平坦化層２５に直接設けられることが示されているが、原則として、導電性層２３または導電性物質の第１領域２３ａと樹脂平坦化層２５との間には１つ以上の介在層を設け得る。
【００５５】
図９（ａ）または９（ｃ）の光検出システムが表示装置に含まれると、図９（ａ）または９（ｃ）に示される構造は、該表示装置の１つの基板を形成してもよい。例えば、該構造が表示画素電極（例えば図９（ａ）を参照して説明したように製造されたもの）を含んでいると、図９（ａ）または９（ｃ）に示す構造は、図４に概略的に示す方法で対向基板およびマトリックス基板の間に液晶層が配置され、該対向基板に対向して配置されるアクティブマトリックス基板を構成してもよい。
【００５６】
本発明の第二の実施形態では、第一の実施形態において説明した、整合したフォトダイオード構造は、表示ＴＦＴ基板である基板１３の真下に位置する表示バックライトからの入射光を遮断するため、第２光遮断構造ＢＬ１・ＢＬ２の使用と組み合わせられる。図１２は、このような第２光遮断構造を含む、本発明の第二の実施形態に係る光検出システムの断面図である。図１２の実施形態は、第２光遮断構造は別として、図９（ａ）の実施形態と対応し、図９（ａ）の構成要素に対応する図１２の構成要素の説明は繰り返さない。）図１２に示すように、「暗」および「明」フォトダイオード構造は、この第２光遮断構造を有し、これによって、電気的に整合している。第２光遮断構造ＢＬ１・ＢＬ２は、任意の不透明な物質からなっていていもよく、例えば、金属からなっていてもよい。
【００５７】
第２光遮断構造ＢＬ１・ＢＬ２を設けることに加えて、図１２の実施形態は、概して図９の実施形態に対応している。図９（ｃ）の実施形態と共通する、図１２の実施形態の特徴についての説明は繰り返さない。
【００５８】
本実施形態の長所は、表示バックライトからの迷光の効果が最小化されることである。
【００５９】
図１２は、フォトダイオード２１・２１’のそれぞれの後に設けられた、別個の後部光遮断構造ＢＬ１・ＢＬ２を示す。本実施形態はこれに限定されず、図１２の破線に示すように、フォトダイオード２１・２１’の後および間に伸びる連続した後部光遮断構造を代りに形成することも可能である。
【００６０】
図１２は、図９の実施形態に適用される後部光遮断構造を示しているが、これに限定せず、例えば、図９（ａ）の実施形態など、他の実施形態に適用してもよい。
【００６１】
図９（ａ）、図９（ｃ）、および図１２の実施形態では、光遮断層２４は、フォトダイオード２１・２１’として同じ基板上に配置されている。しかしながら、本発明はこれに限定されない。図１３に示すさらなる実施形態では、「暗」フォトダイオードの光遮断層２４は、フォトダイオード２１・２１’として同じ基板上に配置されていない。
【００６２】
図１３は、アクティブマトリックス基板１７、対向基板１８、および、アクティブマトリックス基板１７と対向基板１８との間に配置された液晶層ＬＣを備える表示装置の断面図である。フォトダイオード２１・２１’は、アクティブマトリックス基板１７上に配置され、「暗」フォトダイオード２１’を遮蔽する遮光層は、対向基板１８上に配置される。典型的なＡＭＬＣＤの組み立てには、表示装置の画素部周辺の回路からの不要な反射を防ぐことによって表示画質を向上させる（または、透過型表示装置において、表示装置の非画素部を通過する光を防ぐ）「ブラックマトリックス」を形成するため、対向基板の上に、例えば金属層ＢＭなど、不透明な層を堆積させることも含まれ、この不透明な層ＢＭは、「暗」フォトダイオード２１’を遮蔽する遮光層を形成するために用いられてもよく、これによって、別個の遮光層を形成する必要を避けることができる。製造において、金属層または他の不透明な層は、対向基板の上に堆積され、ブラックマトリックスを形成するためパターニングされてもよく、パターニング工程は、ブラックマトリックスに加え、不透明な層ＢＭから、図１３の遮光層を形成するために用いられてもよい。
【００６３】
図１３の実施形態では、アクティブマトリックス基板は、（図９（ｃ）の遮光層２４の省略は別として）概して、図９（ｃ）に示すアクティブマトリックス基板と対応するので、その説明は繰り返さない。図１３の対向基板１８は、遮光層に加えて、基板１３の上に配置される対向電極２６を備える。
【００６４】
図１３の実施形態は、図９（ａ）同様に、光および暗フォトダイオードの上に伸びる導電性物質の層２３を有する装置にも適用してよい。
【００６５】
図１３の実施形態は、例えば、透過性のみを有し、そのため、アクティブマトリックス基板上に画素反射電極を有さないＡＭＬＣＤ装置において用いられてもよい。
【００６６】
本発明の光検出システムは、「明」フォトダイオード２１から出力される、周辺光、迷光、周辺温度などによって決定される第１出力と、「暗」フォトダイオード２１’から出力される、迷光、周辺温度などによって決定される第２出力とを供給する。「明」フォトダイオード２１の出力と、「暗」フォトダイオード２１’の出力との差は、「明」フォトダイオードに入射する周辺光のレベルを示し、本発明の光検出システムは、「明」フォトダイオード２１の出力と「暗」フォトダイオード２１’の出力との差を示す信号を生成する手段をさらに備えるのが好ましい。
【００６７】
「明」フォトダイオード２１の出力と「暗」フォトダイオード２１’の出力との差を示す信号を生成する好適な回路は、ＪＰ２００５-１３２９３８に説明され、図８に示される型の回路である。
【００６８】
図８の回路３０は、「明」フォトダイオード２１から、生成された電流Ｉｌｉｇｈｔを入力する第１入力と、「暗」フォトダイオード２１’から、生成された電流Ｉｄａｒｋを入力する第２入力とを備える。回路３０は「ＩからＶへの」変換を行い、上記２つの入力電流から１つの出力電圧を生成する。
【００６９】
回路３０は、
・「明」フォトダイオードからの電流を電圧に変換するパーツ３１および「暗」フォトダイオードからの電流を電圧に変換するパーツ３２と、
・「暗」および「明」のＩからＶへの変換を行う回路の出力を比較する比較器３３とを備え、上記回路３０は以下のように動作する。
・第１リセット段階で、スイッチ６３および６７は閉じ、「明」および「暗」統合容量６１および６５は、接地電位にリセットされる。この段階で、スイッチ７１も、比較器７２のマイナス端子Ｖｉｎ-が、基準電圧Ｖｒｅｆに初期化されるように閉じる。
・第２統合段階で、スイッチ６３，６７，７１は開き、スイッチ６２および６６は閉じる。「明」および「暗」フォトダイオードからの電流はここで、比較器７２のプラスおよびマイナス入力端子における電圧が上昇し始めるように、統合容量６１および６５にそれぞれ統合される。この統合段階での比較器の入力端子における電圧は以下に表すことができる。
【００７０】
Ｖｉｎ＋＝Ｉｌｉｇｈｔ．ｔ/Ｃｉｎｔ
Ｖｉｎ-＝Ｖｒｅｆ＋Ｉｄａｒｋ．ｔ/Ｃｉｎｔ
ＩｌｉｇｈｔおよびＩｄａｒｋはそれぞれ、「明」および「暗」フォトダイオードからの電流を示している。Ｃｉｎｔは、統合容量６１および６５のサイズを示している。比較器７２のマイナス入力における電圧は、このため、プラス端子よりも高い値で統合期間を開始するが、低速にて増加する。
・従って、統合期間の最後における比較器７２の出力は、「明」および「暗」フォトダイオード電流の相対的規模の１ビットデジタル測定を行うためにサンプルされる。「明」フォトダイオード２１における入射光強度の測定は、温度、迷光、プロセス変化の影響を受けることがない。
【００７１】
基準電圧Ｖｒｅｆの異なった値で、または、統合時間ｔｉｎｔの異なった値で各期間に対して多重統合期間を行うことによって、入射光強度をより正確に測定することができる。または、それぞれが異なった基準電圧を有する複数の比較回路は、表示基板に統合されてもよい。フォトダイオードの対からの出力電流は、複数の比較回路のそれぞれに送られてもよく、これら複数の回路からの結果の組み合わせによって、入射光強度のより正確な測定が実現される。
【００７２】
本発明の従来技術に対する大きな長所は、導電性層２３を設けたことにより、最終的な出力が「光フォトダイオード」における入射光強度を示し、温度、迷光、およびプロセス変化の影響を受けないことである。
【００７３】
原則として、第一、第二、または第三の実施形態におけるフォトダイオード構造は、図８に示す特定の比較回路３０のみを用いて使用されることに限定されない。「明」フォトダイオード２１の出力と「暗」フォトダイオード２１’の出力との差を示す信号を得るために、任意の好適な比較回路を用いてもよい。当業者であれば、本発明の基本的概念を、他の公知の周辺光センサー回路に適用することができるであろう。
【００７４】
本発明の光検出システムは、「明」フォトダイオード２１が周囲光を受け入れるようにフォトダイオードを構成することによって、周囲光センサーとして用いられてもよい。しかしながら、本発明の光検出システムは、周囲光センサーとしての使用に限定されない。本発明のさらなる実施形態は、本発明の光検出システム（例えば、図９（ａ）、図９（ｂ）、図１２、または図１３のいずれかに係る光検出システム）を含む画像センサーアクティブ画素回路を提供する。本発明の光検出システムを含む画像センサーアクティブ画素回路を図１４に示す。
【００７５】
図１４の画像センサーアクティブ画素回路は、シャープ株式会社によって開発され、同時係属のＵＫ特許出願０６１１５３７．２および０６１１５３６．４に記載されている１トランジスタ画素回路に基づく。
【００７６】
本実施形態の回路は、前方伝導において動作するフォトダイオード２１・２１’を介してリセット動作が達成され、統合容量における電荷注入によって列選択動作が達成されるアクティブ画素画像センサー回路を備える。図１４の破線で囲まれる構成要素は、「暗」フォトダイオード２１’か「明」フォトダイオード２１かを選択するため、特に、「暗」および「明」フォトダイオード構造２１’・２１と、一対のスイッチＭ２ａ・Ｍ２ｂ（例えば、薄膜トランジスタ（ＴＦＴ）によって形成される）とを備える表示装置における１つの画素に対する構成要素である。「明」フォトダイオードに接続されるスイッチＭ２ａのゲートは、制御信号ＬＳＥＬを流す制御線に接続され、「暗」フォトダイオードに接続されるスイッチＭ２ｂのゲートは、制御信号ＤＳＥＬを流す制御線に接続されている。トランジスタＭ３は、画素のコラムに共通のものである。
【００７７】
本実施形態の動作を、ここで、図１４の略図と図１５の波形図とを参照して説明する。
・第１「暗」統合期間の初めに、スイッチＭ２ｂは信号ＤＳＥＬをハイにすることによって閉じ、スイッチＭ２ａは信号ＬＳＥＬをロウにすることによって開く。これにより、暗フォトダイオード２１’は統合容量に接続される。この第１統合期間の動作は以下のように進められる。
〇統合容量１１の電圧は、ここで、リセット信号ＲＳＴにパルスを一時的に発生させることによって初期値へリセットされる。リセット信号ＲＳＴがハイにされると、暗フォトダイオード２１’は、統合ノード２６が以下に示す電位にリセットされるように前向伝導モードで動作する。
【００７８】
ＶＲＳＴ＝ＶＤＤＲ-ＶＤ
ここで、ＶＲＳＴは統合ノードのリセット電位を示し、ＶＤＤＲはリセット信号ＲＳＴの高信号レベルを示し、ＶＤは暗フォトダイオードの前向電圧を示す。リセット信号の高電位であるＶＤＤＲは、ソースフォロアトランジスタＭ１（増幅器として機能する）がリセットされる間および次の統合期間にオフのままであるように、該ソースフォロアトランジスタＭ１の閾値電圧よりも低い必要がある。
〇第１統合期間は、リセット信号ＲＳＴがロウにされる時に始まる。統合期間で、「暗」フォトダイオード電流からの出力電流により、「暗」フォトダイオード２１’に入射する光子束と比例して、統合容量Ｃ１の放電が行われる。統合期間の終わりでは、統合ノード２６の電圧は以下に示すとおりである。
【００７９】
ＶＩＮＴ＝ＶＤＤＲ-ＶＤ-ＩＰＨＯＴＯ・ｔＩＮＴ/ＣＴ
ここで、ＩＰＨＯＴＯは「暗」フォトダイオード２１’を通過する電流を示し、ｔＩＮＴは統合期間を示し、ＣＴは統合ノードの容量の総価を示す（ＣＴ＝ＣＩＮＴ＋ＣＰＤ＋ＣＴＦＴ、ここで、ＣＩＮＴは統合容量Ｃ１を示し、ＣＰＤはフォトダイオードの寄生容量を示し、ＣＴＦＴはトランジスタＭ１の寄生容量を示す）。
〇画素の列をサンプルすると、列選択信号ＲＳには高いパルスが発生させられる。統合ノード２６の電位が以下に示すように増加するように、統合容量Ｃ１における電化注入が発生する。
【００８０】
ＶＩＮＴ＝ＶＤＤＲ-ＶＤ-ＩＰＨＯＴＯ・ｔＩＮＴ/Ｃｔ＋（ＶＲＳ，Ｈ-ＶＲＳ，Ｌ）．ＣＩＮＴ/ＣＴ
ここで、ＶＲＳ，ＨおよびＶＲＳ，Ｈはそれぞれ信号ＲＳの高および低電位を示す。
〇統合ノード２６の電位は、ここで、バイアストランジスタＭ３が画素コラムの端部に位置するようソースフォロア増幅器を形成するように、ソースフォロアトランジスタＭ１の閾値電圧を上回る。この時のソースフォロア増幅器の出力電圧は、統合期間における「暗」フォトダイオードにおいて流れる電流を示す。
〇読み出し期間の終わりでは、信号ＲＳは低電位に戻され、統合容量Ｃ１における注入によって統合ノード２６からの電荷の除去が行われる。従って、統合ノードの電位は、統合ノードをオフにするソースフォロアトランジスタＭ１の閾値電圧を下回る。
〇信号ＲＳが高電位にある間のソースフォロアの出力電圧は、記憶容量を充電するために使用されてもよく、また、その後、同時係属のＵＫ特許出願０６１１５３７．２および０６１１５３６．４に記載されている方法と同様に読み出しが行われてもよい。このような読み出し手段は周知であり、このため、本開示においてこれ以上の説明はしない。
・第２「明」統合期間で、スイッチＭ２ａは信号ＬＳＥＬをハイにすることによって閉じ、スイッチＭ２ｂは信号ＤＳＥＬをロウにすることによって開く。これにより、「明」フォトダイオード２１は、統合容量Ｃ１に対する接続となる。この第２統合期間の動作は、ここで「明」フォトダイオード２１’が統合ノードをリセットし、放電させることを除いて、上記と同様の方法で行われる。
・第１および第２統合期間の差は、最終的出力値を生成するために用いられてもよい。
【００８１】
上記の第１および第２統合期間は、動作の連続的周期を形成する。または、第１「暗」統合期間は、センサーフレームレートの減少を最小化するために、もっぱら定期的に行われてもよい。
【００８２】
図１４では、ソースフォロアトランジスタＭ１のドレインは、電圧供給線ＶＤＤに接続され、一方、トランジスタＭ１のソースはソース線に接続される。線６は、コラムのセンサー素子全てに共通であり、コラム出力と、薄膜絶縁ゲート電界効果トランジスタＭ３のドレインとに接続されている。トランジスタＭ３は、トランジスタＭ１用のソースロードを形成するバイアス構成として機能し、他の電圧供給線ＶＳＳに接続されるソースと、基準電圧ＶＢを供給する基準電圧ソースに接続されるゲートとを有している、本実施形態の主要な長所は、画像センサーの固定パターンノイズの減少である。「暗」および「明」フォトダイオードは互いに電気的に等価であるので、第１および第２統合期間の出力値の差によって、温度、迷光、プロセス変化の影響のない入射光強度の測定が可能となる。
【００８３】
重要なポイントは、「暗」および「明」フォトダイオードの構造は、寄生容量を含み、互いに電気的に等価であるということである。従って、同一の光学照明条件では（すなわち、周辺照明がゼロの場合）、列選択動作の間に画素回路によって生成される値は、第１および第２統合期間の両方で同一である。
【００８４】
本発明の画像センサーは、図１４の特定の回路に限定されない。本発明の光検出システムは、当業者によって、任意の他の適切な型の画像センサーアクティブ画素回路に同等に適用されてもよい。
【００８５】
図１６は、１つのＡＭＬＣＤの中で一体化された光検出システムおよび画像表示素子を示す本発明のさらなる実施形態を示す。（図１６の破線で囲まれる構成要素は、１つの画素に対する構成要素である。）図１６の回路はまた、シャープ株式会社によって開発され、同時係属のＵＫ特許出願０６１１５３７．２および０６１１５３６．４に記載されている１トランジスタ画素回路に基づく。このＡＭＬＣＤ画素回路２７は、
・本実施形態では、図１４の回路に対応するアクティブ画素画像センサー回路２８と、
・画像表示回路２９とを備える。
【００８６】
画像表示回路２９は、赤、緑、青画像表示回路２９Ｒ，２９Ｇ，２９Ｂを含むフルカラー画像表示回路として示される。赤、緑、青画像表示回路２９Ｒ，２９Ｇ，２９Ｂのそれぞれは、画素スイッチトランジスタＭ３ｒ、Ｍ３ｇ，Ｍ３ｂ、記憶容量Ｃ２ｒ，Ｃ２ｇ，Ｃ２ｂ，および液晶素子ＣＬＣｒ、ＣＬＣｇ、ＣＬＣｂを含む。これらの表示素子の動作は周知であり、本開示においてはこれ以上説明しない。
【００８７】
図１６は、図１４の回路がＡＭＬＣＤの画素における表示素子と一体化される実施形態を示している。センサー読み出しドライバは、コラムバイアストランジスタＭ４（画素ソースフォロアトランジスタを有するソースフォロア増幅器を形成するもの）およびＶＤＤ接続スイッチＭ５を備える。コラムバイアストランジスタのゲートは基準電圧ＣＢを受け、コラムバイアストランジスタＭ４のゲートは基準電圧ＣＢを受ける。これらの装置を含め、センサー読み出しドライバの動作は、同時係属のＵＫ特許出願０６１１５３７．２および０６１１５３６．４に記載されている。
【００８８】
フォトダイオードの１つ（スイッチＭ２ａとＭ２ｂのどちらが「開いている」かで決定される）からの出力電圧が容量Ｃ１に印加される統合段階の前において、容量Ｃ１における電圧のリセットを行うリセット段階があるという点で、図１６の回路の動作は、図１４の回路の動作と概ね類似している。これらの後に、フォトダイオードのもう一方からの出力電圧が容量Ｃ１に印加される、さらなるリセット段階およびさらなる統合段階がある。
【００８９】
図１７のタイミングチャートは、表示およびセンサータイミング信号が、共通画素マトリックスコラム線の共有を可能にするため、どのように交換されるかを示す。
【００９０】
図１４および図１６の実施形態の長所は、表示装置に関連した回路のサイズが、追加のスイッチおよび整合したフォトダイオード構造を収容できるように増加していることである。特に、画像センサー画素回路が図１６に示すように表示画素内で一体化されると、センサー回路のサイズの増加は、不都合にも表示装置の性能を低下させる。さらなる不都合は、「暗」信号の測定を可能にするため、画像センサーフレームレートを減少しなければならないことである。
【００９１】
図１８は、１つのＡＭＬＣＤ画素回路２７の中に「明」と「暗」フォトダイオードおよび画像表示素子ＣＬＣｒ、ＣＬＣｇ、ＣＬＣｂを含んだ、本発明の光検出システムの一体化を説明する、さらなる実施形態の回路図を示す。（図１８の破線で囲まれている構成要素は、１つの画素に対しての構成要素である）。この回路は、２つの統合容量Ｃ１ａ，Ｃ１ｂを備え、一方は（統合段階において）１つのフォトダイオード２１からの出力を統合し、もう一方は（統合段階において）他のフォトダイオード２１からの出力を統合する。この実施形態では、
・画像センサー画素回路２８は、上記のように、「明」および「暗」フォトダイオード構造２１・２１’のそれぞれと、「明」ソースフォロアＴＦＴと、ゲートが「明」および「暗」フォトダイオード２１・２１’の出力にそれぞれ接続されるソースフォロアトランジスタＭ１ａ・Ｍ１ｂと、「明」統合容量Ｃ１ａと、「暗」統合容量Ｃ１ｂとからなる。
・図１６の表示画素回路２９は、図１８の表示画素回路２９に対応するので、その説明は繰り返さない。
【００９２】
図１８の回路は、全般的に３４として示されるセンサー読み出しドライバをさらに備える。センサー読み出しドライバ３４は、画素ソースフォロアトランジスタＭ１ａ・Ｍ１ｂを有する２つの別個の「明」および「暗」ソースフォロア増幅器を形成するように構成された２つのコラムバイアストランジスタＭ４ａ・Ｍ４ｂを備える。画素ソースフォロアトランジスタＭ１ａ・Ｍ１ｂは、ハイパワーソースＶＤＤを「暗」および「明」ソースフォロア回路の両方に供給するために１つの画素マトリックスコラム線３６が用いられてもよいように、共通ドレイン接続を共有するように構成されている。センサー読み出しドライバ３４は、センサー読み出し期間にこのハイパワーソースを供給するために接続スイッチＭ５を備える。
【００９３】
前の実施形態（図１７）のタイミングチャートはまた、共通画素マトリックスコラム線の共有を可能にするために、どのようにして表示およびセンサータイミング信号を交替させるかを示す。
【００９４】
本実施形態の長所は、画像センサー画素回路の全体のサイズが、前の実施形態に比べて減少していることである。本実施形態の画像センサー画素回路は１つの追加容量を有するが、図１６の実施形態とは異なり、１つのトランジスターと２つの画素マトリックス列信号線を除去してもよい。さらに、「暗」および「明」出力電圧が同時に生成されるため、センサーフレームレートの減少は必要でない。
【００９５】
図１６の実施形態の不利な点および、該実施形態ほどではないが、図１８の実施形態の不利な点は、「暗」回路の追加素子および整合したフォトダイオード構造を収容するために、画素回路のサイズが増加しなければならないことである。さらなる実施形態は、画素回路のサイズを増加せずに本発明の利点を得る手段を提供する。
【００９６】
図１９は、このさらなる実施形態に係る表示装置（または表示装置の基板）の概略的平面図である。図１９に示すように、画素マトリックスは、交互の、整合した「暗」および「明」画素の対からなる。各「明」画素ＰＬは「明」フォトダイオード２１を含み、各「明」画素ＰＤは「暗」フォトダイオード２１’を含む。各画素（「暗」か「明」かのいずれか）は、表示画素回路と、該画素におけるフォトダイオードの出力を決定するセンサー画素回路２８とを備える。センサー画素回路２８は、任意の適切な画素回路、例えば、同時係属のＵＫ特許出願０６１１５３７．２および０６１１５３６．４に記載されているようなセンサー画素回路でもよい。各画素は、１つ以上の画像表示画素を含む表示画素回路２９をさらに備える。表示画素回路２９は、任意の適切な画素回路であってもよいので、詳細な説明は行わない。
【００９７】
一対の整合した画素は、１つの「明」画素ＰＬおよび１つの「暗」画素ＰＤを含み、「明」フォトダイオードと「暗」フォトダイオードとを含む。「明」画素は、透明ゲート層を有するフォトダイオードが画素フォトダイオードを構成する場合に形成される。「暗」画素は、透明ゲート電極および光遮断層を有するフォトダイオードが画素フォトダイオードを構成する場合に形成される。
【００９８】
本実施形態における整合した対を構成するフォトダイオードが前の実施形態ほど物理的に近いものではないが、また、そのため、厳密に同様の温度、迷光、プロセス条件を経験しないかもしれないが、画素回路寸法は典型的に、その差を無視できるものにし得るほど充分小さい。このため、本実施形態は、温度、迷光、プロセス変化の影響を受けない、入射光強度の測定を実現する差動出力を提供する。
【図１】
2010517250.tif 000003
【図２】
2010517250.tif 000004
【図３】
2010517250.tif 000005
【図４】
2010517250.tif 000006
【図５】
2010517250.tif 000007
【図６】
2010517250.tif 000008
【図８】
2010517250.tif 000009
【図９（ａ）】
2010517250.tif 000010
【図９（ｃ）】
2010517250.tif 000011
【図１０】
2010517250.tif 000012
【図１１】
2010517250.tif 000013
【図１２】
2010517250.tif 000014
【図１３】
2010517250.tif 000015
【図１４】
2010517250.tif 000016
【図１５】
2010517250.tif 000017
【図１６】
2010517250.tif 000018
【図１７】
2010517250.tif 000019
【図１８】
2010517250.tif 000020
【図１９】
2010517250.tif 000021
【図７】
2010517250.tif 000022
【図９（ｂ）】
2010517250.tif 000023
【国際調査報告】
2010517250.tif 000024