(57)【要約】方法および装置は、負荷を駆動する遠隔電流を生成する手法を提供し、局所電流Ｉｒｅｆを生成するステップ；局所電流ＩｒｅｆをＫ倍に増幅して局所電流Ｋ・Ｉｒｅｆを生成するステップ：別の位置で局所電流Ｋ・Ｉｒｅｆを折り返すステップ；局所電流Ｋ・Ｉｒｅｆの折返しに応答して遠隔電流Ｋ・Ｉｒｅｆを生成するステップ；および遠隔電流Ｋ・Ｉｒｅｆを適合するＫ値で割り算して、負荷を駆動する遠隔電流を生成するステップを有する。
2010539537.tif 000002
【特許請求の範囲】
【請求項１】
局所電流Ｉｒｅｆを生成し、かつ局所電流ＩｒｅｆをＫ倍に増幅して、局所電流Ｋ・Ｉｒｅｆを生成するように作動可能な局所基準電流回路；
第１の入力で局所電流Ｋ・Ｉｒｅｆを、前記局所基準電流回路から受け取りまたはこれに供給し、かつ、局所電流Ｋ・Ｉｒｅｆを第２の入力で折り返すように作動可能な電流ミラー回路；および
局所電流Ｋ・Ｉｒｅｆに応答して、前記電流ミラー回路の前記第２の入力で遠隔電流Ｋ・Ｉｒｅｆを生成し、かつ遠隔電流Ｋ・Ｉｒｅｆを適合するＫ値で割り算して、負荷を駆動する遠隔電流Ｉｒｅｆを生成するように作動可能な遠隔電流駆動回路
を備えることを特徴とする電流駆動回路。
【請求項２】
前記局所基準電流回路が、局所電流ＩｒｅｆをＫ倍に増幅して局所電流Ｋ・Ｉｒｅｆを生成するように作動可能な乗算電流生成回路を有し；
前記遠隔電流駆動回路が、遠隔電流Ｋ・Ｉｒｅｆを適合するＫ値で割り算して遠隔電流Ｉｒｅｆを生成するように作動可能な割算電流生成回路を有し；
前記乗算電流生成回路および前記割算電流生成回路は、共通の半導体チップ上で比率寸法設計を用いて実現される
ことを特徴とする請求項１に記載の電流駆動回路。
【請求項３】
前記乗算電流生成回路および割算電流生成回路は、Ｉｒｅｆが低下するとＫ値が高くなり、Ｉｒｅｆが上昇するとＫ値が低くなるように、Ｉｒｅｆの強度の関数として約１００から約５００までの範囲でＫ値を変化させるように作動可能であることを特徴とする請求項２に記載の電流駆動回路。
【請求項４】
有機発光ダイオード（ＯＬＥＤ）アレイのための電流駆動回路であって：
局所電流Ｉｒｅｆを生成し、かつ局所電流ＩｒｅｆをＫ倍に増幅して、局所電流Ｋ・Ｉｒｅｆを生成するように作動可能な局所基準電流回路；
第１の入力で局所電流Ｋ・Ｉｒｅｆを、前記局所基準電流回路から受け取りまたはこれに供給し、かつ、局所電流Ｋ・Ｉｒｅｆを第２の入力で折り返すように作動可能な電流ミラー回路；および
局所電流Ｋ・Ｉｒｅｆに応答して、前記電流ミラー回路の前記第２の入力で遠隔電流Ｋ・Ｉｒｅｆを生成し、かつ遠隔電流Ｋ・Ｉｒｅｆを適合するＫ値で割り算して、負荷を駆動する遠隔電流Ｉｒｅｆを生成するように作動可能な遠隔電流駆動回路
を備えることを特徴とする電流駆動回路。
【請求項５】
負荷を駆動する遠隔電流を生成する方法であって：
局所電流Ｉｒｅｆを生成するステップ；
局所電流ＩｒｅｆをＫ倍に増幅して局所電流Ｋ・Ｉｒｅｆを生成するステップ；
別の位置へ局所電流Ｋ・Ｉｒｅｆを折り返すステップ；
局所電流Ｋ・Ｉｒｅｆの折り返しに応答して遠隔電流Ｋ・Ｉｒｅｆを生成するステップ；および
遠隔電流Ｋ・Ｉｒｅｆを適合するＫ値で割り算して、負荷を駆動する遠隔電流Ｉｒｅｆを生成するステップ
を有することを特徴とする方法。
【請求項６】
Ｉｒｅｆの強度が小さくなるとＫ値が高くなり、Ｉｒｅｆの強度が大きくなるとＫ値が低くなるように、Ｉｒｅｆの強度の関数としてＫ値を変化させるステップを更に有することを特徴とする請求項８に記載の方法。
【発明の詳細な説明】
【関連出願】
【０００１】
本出願は、２００７年９月１２日に出願された米国仮特許出願第６０／９７１７３８号の米国特許法の下での優先権の利益を主張する。
【技術分野】
【０００２】
本発明は、局所的な位置でプログラムされた電流に応答して、遠隔位置で精度が高い正確な電流値を生成する方法および装置に関する。
【背景技術】
【０００３】
正確で精度が高い電流値は、デジタル／アナログ変換、画像表示駆動など多くの用途で望ましいことである。
【０００４】
例えば、有機発光ダイオード（ＯＬＥＤ）表示装置では、複数の画素が行及び列に配列されており、各画素は、一方がアドレス用（またはスイッチング）トランジスタであり、他方が駆動用（電力）トランジスタである２つの薄膜トランジスタ（ＴＦＴ）と、蓄積用キャパシタと、ＯＬＥＤ素子とを含む。ＯＬＥＤアレイの特定の画素を活性化するため、１つの走査線（行ライン）が選択され、ビデオ信号が１つのデータ線（列ライン）に取り込まれ、駆動用トランジスタ（アドレス用トランジスタ）に入力されて、ＯＬＥＤ素子を流れる電流が制御される。ビデオ信号は、１フレームの期間中、蓄積用キャパシタに記憶される。
【０００５】
ＯＬＥＤ素子は、その素子を流れる電流に比例した強度で光を放出する。従って、電流駆動の方が、好ましいＯＬＥＤの駆動モードである。しかし、ＯＬＥＤディスプレイ駆動装置の業界には少なくとも２つの問題がある。ＯＬＥＤ画素の広いダイナツク・レンジは、ＯＬＥＤ輝度の最低値では、極めて小さな電流を必要とする。ＯＬＥＤアレイ中の遠隔画素位置への小さな電流の配分の精度は、システムのオフセット誤差および漏洩電流のために損なわれ、ばらつきのある表示輝度を生じさせる。更に、小さな電流は、大きな分布容量を有する列ライン上では、電圧を素早く整定させるのに適した駆動力を有しない。従って、アレイ全体として所定のビデオ・フレームに利用できる時間内に画素輝度を確立する能力が影響を受けることがある。上記問題は、表示装置の解像度が上がると大きくなる。実際に、アレイ内の画素のために利用できる整定時間は、解像度が上がると短くなる。
【０００６】
従来のディスプレイ駆動装置の技術では、所定の画素位置で電流をプログラミングし、または、電圧をプログラミングするために、薄膜トランジスタ回路を採用する。電流プログラミングでは、電流はその位置の電流ミラーのサイトを経由してＯＬＥＤ画素に送られる。電圧プログラミングでは、電圧は、その画素サイトの画素駆動用トランジスタによって画素駆動電流に変換される。これらの技術はそれなりの安定さを実証するものの、前述の強度のばらつきおよび遅い整定時間の問題を、（特に低い電流値では）有する。電圧プログラミング技術は、電流プログラミングよりも素早く画素サイトを整定させる傾向を有するものの、そのような技術は、システムのトランジスタ不整合の問題を有し、かつ、ＯＬＥＤの経時的変化により、ＯＬＥＤの駆動電流が変動するという問題を有する。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
輝度のばらつき、および、不適切な整定時間の問題は、ＯＬＥＤアレイを駆動する従来の技術を不満足なものとしている。その結果、市販の表示装置の業界は、ＯＬＥＤ技術を採用するのを躊躇していた。
【０００８】
従って、広いダイナミック・レンジで正確であり、素早い整定時間を示し、かつ、ＯＬＥＤの経時的変化によっても正確さを維持するような、精度が高い電流をＯＬＥＤ画素サイトに供給する方法および装置がこの分野で求められている。
【課題を解決するための手段】
【０００９】
本発明の１つ以上の実施形態に係る方法および装置は、負荷を駆動する遠隔電流を提供するものであって、以下のステップ：局所電流Ｉｒｅｆを生成するステップ；局所電流ＩｒｅｆをＫ倍に増幅して、局所電流Ｋ・Ｉｒｅｆを生成するステップ；局所電流Ｋ・Ｉｒｅｆを別の位置で折り返すステップ：局所電流Ｋ・Ｉｒｅｆの折り返しに応答して遠隔電流Ｋ・Ｉｒｅｆを生成するステップ；および前記遠隔電流Ｋ・Ｉｒｅｆを、適合するＫ値で割り算して、負荷を駆動する遠隔電流Ｉｒｅｆを生成するステップを有する。
【００１０】
本発明の１つ以上の態様に従うと、電流駆動回路は：局所電流Ｉｒｅｆを生成し、ＩｒｅｆをＫ倍に増幅して、局所電流Ｋ・Ｉｒｅｆを生成するように作動可能である局所基準電流回路；前記局所基準電流回路からの局所電流Ｋ・Ｉｒｅｆを第１の入力で受け取って、この局所電流を第２の入力で折り返す電流ミラー回路；および局所電流Ｋ・Ｉｒｅｆに応答して電流ミラー回路の第２の入力で遠隔電流Ｋ・Ｉｒｅｆを生成し、この遠隔電流Ｋ・Ｉｒｅｆを適合するＫ値で割り算して、負荷を駆動する遠隔電流Ｉｒｅｆを生成するように作動可能である遠隔電流駆動回路を備える。
【００１１】
局所基準電流回路は、局所電流ＩｒｅｆをＫ倍してＫ・Ｉｒｅｆを生成するように作動可能な乗算電流生成部を備えてもよい。遠隔電流駆動回路は、局所電流Ｋ・Ｉｒｅｆを適合するＫ値で割り算して遠隔電流Ｉｒｅｆを生成するように作動可能である割算電流生成回路を備えてもよい。乗算電流生成回路および割算電流生成回路は、モノリシック技術または薄膜トランジスタ製造技術の何れかの比率寸法設計を用いて実現してもよい。
【００１２】
１つ以上の実施形態では、乗算電流生成回路および割算電流生成回路は、Ｉｒｅｆの強度の関数としてＫ値を変えるように作動可能である。例えば、乗算電流生成回路および割算電流生成回路は、Ｉｒｅｆが小さくなるとＫ値を大きくしてもよい。その逆も同様である。Ｋ値は、約１００から約５０００までの範囲、例えば約１０００であってもよい。
【００１３】
本発明の他の態様、特徴および利点は、添付図面と共に理解される本明細書の記述から当業者には明らかになるであろう。
【００１４】
説明の目的で、現時点で好ましい形態が図面に示されている。しかし、本発明が、図示された配置や手段のままには限定されないことを理解すべきである。
【図面の簡単な説明】
【００１５】
【図１】本発明の１つ以上の態様に係る、それぞれが電流駆動部を有する複数の画素のディスプレイ・アレイの模式図。
【図２】図１の列ラインの等価回路の回路図。
【図３】本発明の１つ以上の態様に係る電流駆動回路のブロック図。
【図４】図３の電流駆動回路を実現するのに適した例示的回路の回路図。
【図５】本発明の電流駆動回路の精度を測定することにより得られた実験結果を示すグラフ。
【発明を実施するための形態】
【００１６】
図面を参照すると、図１には、ＯＬＥＤアレイのようなディスプレイ・アレイ１００の模式図が示されている。なお、図面では、同様な数字は同様な要素を示す。ディスプレイ・アレイは、当業者に明らかなように、行及び列に配列された複数の画素と、局所電流基準回路１０２と、行駆動回路などの追加的な回路１０６とを備える。各列１１２の画素（またはセル)１１０ｉなどの各画素１１０は、その画素１１０のアドレスを指定する多数の回路要素を有し、画素に指定された輝度を保存し、かつ、関連するＯＬＥＤ素子を流れる電流を駆動する。
【００１７】
ＯＬＥＤアレイ１００の所定の画素１１０の活性化のため、ライン１１４ｉのような走査（列）ライン１１４が選択され、（ビデオ情報の所望のフレームから導出された）輝度レベルが、画素１１０ｉに関連する列ライン１１２ｉのような特定の列ラインに印加される。列ライン１１４ｉの選択は、輝度レベルが（通常は１つ以上のキャパシタによって）画素１１０ｉに保存され、かつ、ＯＬＥＤ素子に印加される電流レベルを設定するのに使用されるように、画素１１０ｉのアドレス用回路を活性化する。画素１１０のＯＬＥＤ素子は、その素子を流れる電流に比例した強度で光を放出する。
【００１８】
上記プロセスは、典型的には１秒当たり３０フレーム（１フレーム当たり３３ミリ秒）の割合で、アレイ１００の各フレームにおける各画素１１０のために繰り返される。従って、ＯＬＥＤ素子に精度が高い電流を駆動する望ましさに加えて、列ライン１１２が初期値から最終のプログラムされたレベルにまで低下することとなる速度が重要である。図２を参照すると、列ライン１１２のそれぞれの等価回路は分布定数ＲＣ回路である。従って、ライン１１２を流れる電流の瞬間的な変化、および／または、ライン１１２上の電位の瞬間的な変化は起こり得ない。しかし、本発明の１つ以上の態様に従うと、列ライン１１２上のプログラムされた電流の精度およびその変化の速度、並びに、その結果としてＯＬＥＤのために利用できかつこれを流れる電流は、この技術分野ではこれまでに考えられなかった方式で取り扱われる。
【００１９】
図３は、本発明の１つ以上の態様に係る電流駆動回路１２０のブロック図である。電流駆動回路１２０は、前述の局所電流基準回路１０２と、遠隔電流駆動回路１２２とを含む。各列ライン１１２が、専用の局所電流基準回路１０２を含んでもよいこと、または、単一の局所電流基準回路１０２が複数の列ライン１１２に共有されてもよいことが理解される。後者の場合には、マルチプレクサ（図示せず）を採用し、特定の列ライン１１２を所望の電流レベルおよび電圧レベルに駆動している特定時間の間は、その列ライン１１２を局所電流基準回路１０２に接続してもよい。その後、マルチプレクサは、別の期間に次の列ライン１１２を局所電流基準回路１０２に接続する。これが繰り返される。アレイ１００の各画素１１０が専用の遠隔電流駆動回路１２２を含むことも理解される。
【００２０】
局所電流基準回路１０２は、基準電流部１２４、乗算電流生成回路１２６および電流ミラー回路１２８を含んでいる。基準電流部１２４は、所定の画素１１０ｉの所望の輝度レベルを表す電流Ｉｒｅｆを供給するかまたは引き込む。Ｉｒｅｆの特定のレベルは、本技術分野で既知の図形処理技術を使用して計算され、その特定の値がプログラミング・ライン１２４′によって制御される。基準電流部１２４が電流を引き込むと仮定すると、乗算電流生成回路１２６は、電流Ｉｒｅｆの供給源となり、Ｉｒｅｆの増幅された改訂値を生成する。つまり、局所電流Ｋ・Ｉｒｅｆを生成する。乗算電流生成回路１２６は、電流ミラー回路の一方の入力に局所電流Ｋ・Ｉｒｅｆを供給する。従って、電流ミラー回路１２８は他の入力で同じ電流Ｋ・Ｉｒｅｆを引き込むために列ライン１１２ｉ上で作動する。これに代わる実施形態では、基準電流部１２４が電流の供給源となり、乗算電流生成回路１２６が電流ＩｒｅｆおよびＫ・Ｉｒｅｆを引き込み、電流ミラー回路１２８が電流Ｋ・Ｉｒｅｆの供給源となってもよい。
【００２１】
遠隔電流駆動回路１２２は、割算電流生成回路１３０、および、ＯＬＥＤ素子のような負荷装置１３２を含んでいる。割算電流生成回路１３０は、列ライン１１２ｉ上で「遠隔」電流Ｋ・Ｉｒｅｆを受け取る。その遠隔電流は、（電流ミラー回路１２８が電流引き込み部として作動していると仮定すると、）電流ミラー回路１２８によって生成されたものである。割算電流生成回路１３０は、遠隔電流Ｋ・Ｉｒｅｆを適合するＫ値で割り算して、負荷１３２を駆動する遠隔電流Ｉｒｅｆを生成するように作動可能である。
【００２２】
乗算電流生成回路１２６は、局所電流ＩｒｅｆにＫ／１の比率を適用するように設計されており、他方で割算電流生成回路１３０は、遠隔電流Ｋ・Ｉｒｅｆに１／Ｋの比率を適用するように設計されている。負荷１３２に遠隔電流Ｉｒｅｆをプログラミングする際に優れた精度を達成するため、乗算電流生成回路１２６および割算電流生成回路１３０のトランジスタ回路は、比率寸法設計を使用して実現される。比率寸法設計は、共通の半導体チップ上でモノリシック技術または薄膜トランジスタ組立て技術を使用して実現してもよい。これにより、積の項がＫ／１・１／Ｋ＝１．０００（０．１％精度）になる。積の項の精度は、表示装置中で一般的に使用される薄膜トランジスタ技術により増強される。これは、電流ミラーの主な誤差の源が、つまり、基板漏洩電流が、薄膜トランジスタ技術の分離されたメサ中には存在しないからである。（ＯＬＥＤ）負荷１３２を流れるプログラムされた遠隔電流Ｉｒｅｆの正確さを改善し、かつ従来技術で生じていた輝度の不均一性の問題に対処するのは、積の項のこの精度である。更に、乗算電流生成回路１２６および割算電流生成回路１３０の比率寸法設計の使用により、約６ｎＡから約６μＡまでの広いダイナミック・レンジにわたって精度を保証する。
【００２３】
有利なことに、列ライン上の整定時間は、特に低い電流プログラミング・レベルで、先行技術の整定時間よりも素早い。公称値１０００のような、約１００から約５０００の範囲のＫ値を使用すれば、列ライン１１２ｉ上の遠隔電流Ｋ・Ｉｒｅｆを供給しまたは引き込む電流の強度は、従来技術がそうであったように乗算電流生成回路２６を採用しなかった場合に比べて、かなり（Ｋ倍も）大きい。
【００２４】
本発明の１つ以上の実施形態に従うと、乗算電流生成回路１２６および割算電流生成回路１３０は、Ｉｒｅｆの強度の関数としてＫ値を変えるように作動可能である。局所電流Ｉｒｅｆのプログラムされたレベルが約１０ｎＡなどと比較的に低い場合には、Ｋのレベルを比較的に高くすることが好ましい。Ｋを高いレベルとすることで、漏洩電流（また理想値から外れた他の回路部分）の影響は、電流Ｋ・Ｉｒｅｆの強度と比較すれば、さほど太きくはなくなり、その結果としてプログラムされた遠隔電流Ｉｒｅｆの精度が達成される。同時に、Ｋを比較的に高いレベルにすると、列ライン１１２上での整定時間が短くなることが保証できる。これは、やはり列ライン１１２の固定値である分布キャパシタンスに比してＫ・Ｉｒｅｆがより大きな強度を持つためである。
【００２５】
一方、プログラムされた局所電流Ｉｒｅｆの強度が、例えば数百ｎＡと比較的に大きな場合には、Ｋを高いレベルにすると、過剰な電力消費および／または回路部分の過剰駆動を引き起こすかもしれない。従って、乗算電流生成回路１２６および割算電流生成回路１３０はそれぞれ、ライン１２６′および１３０′上の制御信号によって、Ｉｒｅｆの強度が小さくなるとＫ値を高くし、かつ、Ｉｒｅｆの強度が大きくなると、Ｋ値を低くするように作動可能である。局所電流Ｉｒｅｆの関数としてＫの倍率を決めるための制御線が必要ではなくなる。実際に、ＫはＭＯＳＦＥＴの固有の導電特性によって定まる電流強度の逆関数である。
【００２６】
図４は、図３の電流駆動回路１２０を実現するのに適した例示的回路の回路図である。基準電流部１２４は、接地されたプログラミング可能な電流源を用いて実現される。乗算電流生成回路１２６は、ＰＭＯＳトランジスタＴＲＩ、ＴＲ２、ＴＲ３およびＴＲ４を用いて実現されており、ＰＭＯＳトランジスタの構成およびゲインは、ＴＲ３およびＴＲ４がＩｒｅｆの電流値のＫ倍の電流を流すものである。割算電流生成回路１３０は、乗算電流生成回路１２６のＴＲ１、ＴＲ２、ＴＲ３およびＴＲ４を基準として比率的に設計されてこれらと整合したＰＭＯＳトランジスタＴＲ１’、ＴＲ２’、ＴＲ３’およびＴＲ４’である。従って、積の項Ｋ／１・１／Ｋは極めて１に近い。電流ミラー回路１２８は、ＮＭＯＳトランジスタＴＲ６、ＴＲ７、ＴＲ８およびＴＲ９を用いて実現され、ＮＭＯＳトランジスタの構成およびゲインは、局所電流Ｋ・Ｉｒｅｆと、列ライン１１２ｉを流れる遠隔電流Ｋ・Ｉｒｅｆとを、ぴったりと一致させるものである。
【００２７】
トランジスタＴＲ３’およびＴＲ４’の寄生容量（ゲート容量）は、負荷１３２に供給する所望の遠隔電流Ｉｒｅｆに相当する電圧を蓄える。従って、精度の高い遠隔電流Ｉｒｅｆが、ＯＬＥＤとして示された負荷装置１３２に流れ込む。ＰＭＯＳトランジスタに蓄えられたゲート電圧が低いほど、電流Ｉｒｅｆは大きく、所定の画素１１０のＯＬＥＤからの光放出が大きい。
【００２８】
図５は、本発明の電流駆動回路１２０の精度測定により得られた実験結果を示すグラフである。グラフのＹ軸は、遠隔電流Ｉｒｅｆと局所電流Ｉｒｅｆの間のパーセント偏差であり、Ｘ軸はＩｒｅｆの強度である。数学的な形で示すと、グラフは：
｜［局所Ｉｒｅｆ一遠隔Ｉｒｅｆ］／局所Ｉｒｅｆ｜
を示す。
【００２９】
パーセント偏差が絶対値であるので、グラフは折れ重なって示される。図示されるように、パーセント誤差は、０ｎＡから１６０ｎＡの範囲の局所電流値Ｉｒｅｆで０に近づき、次いで増加し始める。遠隔電流値Ｉｒｅｆは、局所電流値Ｉｒｅｆの約３桁（１ｎＡ〜１μＡ）の電流強度の範囲でその約１％以内に収まるように正確である。
【００３０】
上記では、本発明の様々な態様がＯＬＥＤアレイに応用されることを示してきた。しかし、本発明の１つ以上の態様は、広いダイナミック・レンジで正確な電流を必要とする用途のような他の技術分野で応用される。例えば、微少電力の電流レベルが、デジタル／アナログ変換器（ＤＡＣ）で使用される用途である。実際に、（本明細書の教示から当業者には直ちに明白であるように、）ＤＡＣ内で本発明の電流駆動回路を使用すると、１０ビットの電流のＤＡ変換により、３桁の強度にわたって正確な電流出力が得られるであろう。本発明のその態様は、システムのオフセットおよび漏洩電流のためＤＡＣコア（ＤＡＣ ｃｏｒｅ）に導入される不正確さを最小にするために使用してもよい。本発明の別の用途は、生体の神経系の並列接続を大規模に模擬するために使用される回路である。これらの回路は、精度の高い小さな電流値を分配するように設計される。当業者は、本明細書の教示から、本発明の電流駆動回路を、１０００分の１の分解能でこれら並列接続上にナノアンペア・レベルの電流を供給するように適用することが可能である。
【００３１】
本発明を、特定の実施形態を参照して記述してきたが、これら実施形態が本発明の原理および適用の単なる例示であることを理解すべきである。従って、これら例示的な実施形態に多くの変更を加えることができること、および、添付の特許請求の範囲に規定される本明の精神および範囲から逸脱することなく、他の構成が考えられることを理解すべきである。
【図１】
2010539537.tif 000003
【図２】
2010539537.tif 000004
【図３】
2010539537.tif 000005
【図４】
2010539537.tif 000006
【図５】
2010539537.tif 000007
【国際調査報告】
2010539537.tif 000008
2010539537.tif 000009
2010539537.tif 000010