(57)【要約】  本発明は、半導体基板（２）内に粗い界面（１２）を形成する方法に関する。この方法は、上記基板の表面（４）上に、酸化物又は酸化することができる材料（６）内又は上に凹凸ゾーン（８）を形成するステップと、この材料又はこの酸化物（６）と半導体基板の一部分とを熱酸化し、又はこの材料又はこの酸化物（６）と半導体基板の一部分とを介して熱酸化し、半導体基板（２）内又は上に粗さを形成するステップと、を備える。【選択図】  図１Ｃ
2010517259.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（２）内に粗い界面（１２、２２、２２’、３２）を形成する方法であって、  前記半導体基板の表面（４）上に、酸化することができる材料及び／又は酸化を遮断しない材料（６、１４、１４’、３６）の凹凸ゾーン（８、３８）を形成するステップと、
前記材料（６、１４、１４’、３６）及び前記半導体基板の一部分を熱酸化し、又は前記材料（６、１４、１４’、３６）及び前記半導体基板の一部分を介して熱酸化し、前記半導体基板（２）内に粗界面を形成するステップと、を備える方法。
【請求項２】
前記凹凸ゾーンが、前記半導体基板の前記表面の初期粗さ（Ｒ１）より大きい粗さ（Ｒ２）を有する追加の層（６、３６）を備える、請求項１に記載の方法。
【請求項３】
前記追加の層が、１０ｎｍ〜３μｍの範囲内の初期厚さを有する、請求項２に記載の方法。
【請求項４】
前記追加の層の前記粗さ（Ｒ２）が、５μｍ×５μｍの走査において１ｎｍＲＭＳ〜１０ｎｍＲＭＳの範囲内である、請求項２又は３に記載の方法。
【請求項５】
前記追加の層（６、３６）の前記粗さ（Ｒ２）は、前記追加の層（６、３６）の事前の化学的侵食によって得られるものであり、前記事前の化学的侵食が前記半導体基板（２）には到達しない、請求項２〜４のいずれか一項に記載の方法。
【請求項６】
前記凹凸ゾーンが、ポリシリコン層又は非晶質シリコン層上に形成される、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記凹凸ゾーンが、酸化ケイ素層又は窒化ケイ素層上に形成される、請求項１〜５のいずれか一項に記載の方法。
【請求項８】
前記追加の層（６、３６）は熱酸化物又は熱窒化物を含み、該追加の層（６、３６）の前記粗さ（Ｒ２）がＨＦ又はＨ３ＰＯ４の事前の侵食によって得られる、請求項５に記載の方法。
【請求項９】
前記凹凸ゾーンが、前記半導体基板の前記表面（４）上に堆積させた粒子（１４、１４’）を備える、請求項１に記載の方法。
【請求項１０】
前記粒子が、前記半導体基板と垂直な軸に沿って測定されると共に１０ｎｍ〜１０μｍの範囲内である最大直径又は最大寸法を有する、請求項９に記載の方法。
【請求項１１】
前記粒子は、様々な直径又は様々な寸法を有し、前記直径及び前記寸法が、前記半導体基板と垂直な軸に沿って測定される、請求項１０に記載の方法。
【請求項１２】
前記酸化ステップが、９５０℃〜１２００℃の範囲内の温度における乾式熱酸化ステップ又は湿式熱酸化ステップである、請求項１〜１１のいずれか一項に記載の方法。
【請求項１３】
前記酸化ステップの後に、酸化によって形成される酸化物を除去して前記粗界面を新しく形成するステップと、新たな熱酸化層を形成するステップとが続く、請求項１〜１２のいずれか一項に記載の方法。
【請求項１４】
粗い埋め込まれた界面を有する半導体部品を形成する方法であって、
請求項１〜１３のいずれか一項に記載の第１の半導体基板内に粗界面（１２、２２、２２’、３２）を形成するステップと、
第２の基板（５２、１０２）との組立てを考慮して、酸化物又は酸化された材料（６、１４、１４’、３６）の表面を形成するステップと、
前記酸化物又は前記酸化された材料（６、１４、１４’、３６）の前記表面と、前記第２の基板（５２、１０２）とを組み立てるステップと、を備える方法。
【請求項１５】
前記第２の基板が、未加工基板又はバルク基板である、請求項１４に記載の方法。
【請求項１６】
前記第２の基板が、単結晶シリコン基板、多結晶シリコン基板、非晶質シリコン基板、又はＳｉＣである、請求項１５に記載の方法。
【請求項１７】
前記第２の基板が、請求項１〜１３のいずれか一項に記載の方法によって得られる、請求項１４に記載の方法。
【請求項１８】
前記第１の半導体基板及び前記第２の基板のうちの一方が、薄くされる、請求項１４〜１７のいずれか一項に記載の方法。
【請求項１９】
前記酸化物又は前記酸化された材料の少なくとも一部分が除去される、請求項１４〜１８のいずれか一項に記載の方法。
【請求項２０】
前記酸化物の一部を除去するステップが、前記第１の半導体基板及び前記第２の基板のうちの一方に作られた一以上の開口（１１１、１１３）を通してエッチングすることによって行われる、請求項１９に記載の方法。
【請求項２１】
前記第１の半導体基板が、単結晶シリコン基板、多結晶シリコン基板、非晶質シリコン基板、又はＳｉＣである、請求項１〜２０のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細構造の製造分野及び半導体材料の基板の処理に関する。
【背景技術】
【０００２】
マイクロエレクトロニクスにおいて、接合（ｂｏｎｄｉｎｇ）作業など一部の作業には、接合される表面が可能な限り平滑であることが求められる。しかし、一部のデバイス、特に膜又は可動部品を実装するタイプの製造には、接合面上への膜の時宜を得ない接合を正しく防止することが可能となるように、またこの膜の可動性を維持することが可能となるように、互いに向かい合っているが互いに密着することができない表面の利用を必要とすることがある。
【０００３】
従って、仏国特許発明第２８５７９５３号明細書は、いわゆる構造化ゾーンが作製されており別の表面への接合が防止されるＢＳＯＩ型構造を製造する方法を開示している。このタイプの構造は、ＭＥＭＳ分野では、より詳細には、センサを製造するために表面シリコン膜を除去しなければならない場合には興味深い。
【０００４】
解除ステップ、例えば下層酸化物侵食を含むステップ中、又はセンサの作動時に、この膜が基板に接合すると、それにより構成部品の機能障害が誘発される。
【０００５】
上記文献に説明されているように、粗い埋め込み界面を備えるＢＳＯＩ基板によりこの問題が回避され、埋め込み界面の粗さが膜と支持体との間の接合が防止される。
【０００６】
仏国特許発明第２８５７９５３号明細書においては、粗面化処理により様々な技法、例えば機械的及び／又は化学的薄化（化学機械研磨、研削、ＴＭＡＨもしくはＨＦ／ＨＮＯ３エッチング）が実施される。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
これらの技法により、半導体基板の表面に（また、研削の場合には基板の内部においても）欠陥が生じることがあり、これらの欠陥により、製造中に具体的なＢＳＯＩ固着防止基板に欠陥（例えば、ＳＯＩ層中の接合欠陥又は構造欠陥）が生じることがある。活性層となるよう粗面化基板を薄くする場合には、これらの欠陥が一部のタイプの構成部品の製造を妨害することがある。
【０００８】
非単結晶材料の堆積によって粗面化処理を行うこともできるが、この非単結晶材料はそれゆえ単結晶基板とは異なる。その場合、堆積させた材料は、初期基板の物理的性質とは異なり、一部の用途の妨げとなることもある物理的性質、例えば熱伝導率及び／又は電気伝導率を有する。
【０００９】
従って、初期基板について欠陥の密度を増大させることなく、またその主な物理的特性を変えることなく、基板に粗面を作製することを可能にする別の方法を見出すという課題が提起される。
【課題を解決するための手段】
【００１０】
本発明により、粗面を有する第１の単結晶半導体基板を製造することが可能となる。この第１の粗面は、非常に低い欠陥密度を示し、（例えば単結晶Ｓｉの）初期基板の材料と同一である均質な材料である。
【００１１】
その後、この粗面化基板を、固着防止構造、すなわち、粗い埋め込まれた界面を有するＢＳＯＩ構造を作製するために使用することができる。
【００１２】
本発明は、特に、半導体基板内に粗い界面又は粗いトポロジーを形成するための方法に関する。この方法は、
上記半導体基板の表面上に、酸化することができる材料及び／又は酸化を遮断しない材料の凹凸ゾーン（ｚｏｎｅ  ｏｆ  ｉｒｒｅｇｕｌａｒｉｔｉｅｓ）を形成するステップと、
材料及び半導体基板の一部分を熱酸化し、又は材料及び半導体基板の一部分を介して熱酸化し、半導体基板内に粗界面を形成するステップと、を備える。
【００１３】
本発明によれば、第１の基板（半導体基板）の表面上に、基板の初期トポロジー又は粗さよりも大きい高度（ａｔｔｉｔｕｄｅ）のトポロジー又は粗さを有する材料を堆積又は形成し、材料及び基板の少なくとも一部分を酸化する、又は材料を介して基板の一部分を酸化する。
【００１４】
この酸化ステップは、９５０℃〜１２００℃の範囲内の温度における乾式ステップ又は湿式酸化ステップとすることができる。
【００１５】
酸化ステップの条件は、第１の基板上に追加した材料が少なくとも完全に酸化されるようにして適合させる。酸化境界（ｆｒｏｎｔ）も優先的に基板に到達する。
【００１６】
一実施形態によれば、第１の基板上に均質又は不均質な層が形成される。均質又は不均質な層は粗く、例えば１００ｎｍ〜１μｍの範囲内の厚さｄを有する。均質又は不均質な層は酸化バリアではない。基板は、例えばシリコンなどの半導体材料であり、その場合の均質又は不均質な層は、例えば多結晶シリコンである。
【００１７】
第１の基板の表面に形成される材料又は層の初期表面トポロジー又は粗さは、この材料もしくはこの層の酸化によって、又はこの材料を通しての酸化によって（例えば、この材料が酸化物である場合）、基板に転写される。
【００１８】
堆積させた層の酸化による総消費により、欠陥、特に結晶性欠陥を、堆積させたｐ−Ｓｉ層から除去することが可能となる。その後、酸化境界が初期基板に到達する。従って、表面酸化物（例えば、ポリ−Ｓｉ材料及び基板の一部の消費による）及び初期Ｓｉ基板（好ましくは単結晶）を用いると、欠陥密度は、初期基板の欠陥密度と同一又は同程度である。酸化物／シリコン界面は粗く、堆積させた材料の表面粗さは酸化境界の前進時に移される。
【００１９】
その後、場合によっては酸化物が除去されるものとすることができ、基板の粗面上にあらたな酸化物堆積又は新たな酸化が行われるとすることができる。
【００２０】
従って、初期酸化物又は新しい酸化物に、分子付着による接合の観点から化学機械研磨を施すことができる。
【００２１】
その後、本発明による処理を施した別の基板との組立て、又は未処理のバルク基板との組立てを行うことができる。いずれの場合にも、組立体の一部、例えば組み立てた２枚の基板の一方をその後、例えば薄化によって処理することができる。
【００２２】
この粗さ又はトポロジーは、酸化ケイ素層又はポリシリコン若しくは非晶質シリコン層の堆積によって形成するとすることができる。
【００２３】
更に、別の実施形態によれば、基板の表面上への粒子の堆積によって、粗さ又はトポロジーを誘発することができる。
【図面の簡単な説明】
【００２４】
【図１Ａ】本発明の一実施形態を示す図である。
【図１Ｂ】本発明の一実施形態を示す図である。
【図１Ｃ】本発明の一実施形態を示す図である。
【図２Ａ】本発明の別の実施形態を示す図である。
【図２Ｂ】本発明の別の実施形態を示す図である。
【図３Ａ】本発明の別の実施形態を示す図である。
【図３Ｂ】本発明の別の実施形態を示す図である。
【図４Ａ】本発明の他の実施形態を示す図である。
【図４Ｂ】本発明の他の実施形態を示す図である。
【図４Ｃ】本発明の他の実施形態を示す図である。
【図５Ａ】本発明による基板の別の基板との組立体を示す図である。
【図５Ｂ】本発明による基板の別の基板との組立体を示す図である。
【図６Ａ】本発明による２枚の基板の組立体を示す図である。
【図６Ｂ】本発明による２枚の基板の組立体を示す図である。
【図７】酸化物層が除去され、その後別の酸化物層に置き換えられた本発明による基板を示す図である。
【図８】粗さのないデバイスと、対応する接合の問題とを示す図である。
【図９】粗さのあるデバイスを示す図である。
【発明を実施するための形態】
【００２５】
本発明によれば、その表面４が粗さＲ１と等しい粗さを示す、第１の半導体単結晶材料の基板２を選択する（図１Ａ）。
【００２６】
次いで、この基板の表面に第２の材料６を形成する又は堆積させる。この材料の表面は、堆積させた層のタイプ及び使用した堆積技法に関連した粗さＲ２を示す。この粗さＲ２は、基板２の粗さＲ１よりも大きい。粗さは、第２の材料６の表面の高いゾーンと低いゾーンとの間の高度又は高さ（基板の表面４に垂直な軸ｚに従う）の違いに由来する。粗さは高度プロファイルを示し、粗さを同じ周波数（高い又は低い周波数）で比較した場合、最大高度（例えば、ある粗さである）Ｒ２が基板２の粗さＲ１よりも大きい。
【００２７】
次いで、熱酸化を行う。第２の材料６の性質によれば、酸化境界が第２の材料６を完全に酸化する、又は第２の材料６を完全に越え（第２の材料６が既に酸化されている場合）、トポロジー及び粗さプロファイルを少なくとも部分的にバルク基板２内に転写されることになる。
【００２８】
この酸化の終わりには、基板２内に転写された第２の材料６のトポロジー又は粗さが維持又は低減されているが、基板４の初期粗さＲ１よりも大きいままである。
【００２９】
これにより、熱酸化によって生成される熱酸化物１０と基板２との間に粗界面１２が生成される結果となる（図１Ｃ）。
【００３０】
層６が最初は酸化物でない場合には、基板２上に堆積させた層６と、場合によっては基板の一部とが、酸化中に完全に変形してしまう。層６が酸化物（例えば、酸化ケイ素）である場合には、酸化により粗さ又はトポロジーが基板２内に転写し、更に基板の一部が酸化されることになる。
【００３１】
図１Ａ〜１Ｃに示す本発明の一実施形態によれば、例えばシリコンの初期基板２を選択する。基板２の表面４に堆積物６を形成する。この堆積物は、例えばポリシリコン又は非晶質シリコンである。例えば５μｍ×５μｍの走査窓に対してでもＡＦＭによるＲＭＳが数ｎｍ程度、例えば１ｎｍ〜１０ｎｍであるこの堆積物６の粗さＲ２は、「固着防止」構造の作製に適応している。
【００３２】
次いで、酸化ステップを行う。堆積物が多結晶性又は非晶質シリコンの層６である場合、好ましくは、
Ｅ＝ｄ／０．４４
以上の厚さＥの熱酸化物１０を形成する（図１Ｃ）。
【００３３】
この厚さは、表面４上に堆積させた層６のすべてを酸化することを可能にする熱酸化物１０の厚さに対応する。
【００３４】
この酸化ステップの終わりには、酸化境界１２又は酸化物−基板界面１２が、表面８の下で実質的に深さｄ／０．４４に、又は基板２自体の中に（従って、表面８の下でｄ／０．４４を超える深さに）ある。
【００３５】
この境界又は界面は、粗さＲ２と等しい又は実質的には粗さＲ２以下であるが、粗さＲ１よりも大きい最終的なトポロジー又は表面粗さＲ３を有する。膜がこの粗さの表面Ｒ３に面して位置し、この表面と接している場合に、この表面粗さＲ３さは、膜の転写を妨害することになるこの表面上での膜の接合を実現しない程度に十分である。
【００３６】
界面１２の粗さＲ３は適応させることができ、堆積材料６の表面粗さＲ２は、堆積厚さが大きいほどより大きくなる。加えて、より厚い熱酸化物の生成は、酸化境界前の粗さを低減させる傾向にある。
【００３７】
従って、堆積物６の厚さｄ及び酸化厚さである２つのパラメータを利用することによって、挙げた例における酸化物／シリコン界面、埋め込み界面１２の最終的な粗さＲ３を制御することが可能である。これらの考察は、層６が既に酸化物層である場合にも有効である。
【００３８】
堆積物６の厚さｄは、数ｎｍ又は数十ｎｍ〜数μｍだけ、例えば５ｎｍ〜３μｍだけ変わるものとすることができる。
【００３９】
以下の実験条件例を挙げることができる。
多結晶性シリコンの厚さｄ＝４００ｎｍ
Ｅ＝１．２μｍ
酸化中の温度：１１００℃
埋め込み界面の最終的な粗さ：５×５μｍの走査において３ｎｍＲＭＳ
【００４０】
図２Ａ、２Ｂ、３Ａ及び３Ｂに示す本発明の別の実施形態によれば、基板２の表面上に、例えばシリカ又はシリコンからなるビーズ又は粒子（必ずしも球形ではない）１４、１４’の堆積物を作製する。これらのビーズが、この基板２の表面上に、既に上で説明した意味のトポロジーを形成することになる。このトポロジーの高度は、堆積させた粒子の（基板２の表面４と垂直な）軸ｚに沿って測定されるビーズの直径ｄ、すなわち最大寸法によって規定される。図２Ａの粒子は直径ｄ１を有し、図３Ａの粒子はｄ１よりも小さい直径ｄ２を有する。
【００４１】
酸化ステップ中に、不規則な酸化境界が生成され、この酸化境界もやはり粗界面２２、２２’を形成する、又はビーズ又は粒子１４、１４’によって形成される初期のトポロジーをほぼ再現することとなる。シリコンからなる基板２及び最初はシリコンからなる粒子１４、１４’の例において、この界面は、酸化物／シリコン型である。
【００４２】
界面２２、２２’のトポロジーの粗さ又は高度は、堆積させた粒子１４、１４’の軸ｚに沿って測定される最大寸法（これらの粒子の寸法は、数十ｎｍから数μｍ、例えば１０ｎｍ又は２０ｎｍ〜１μｍ又は１０ｎｍへと変わることがある）及びの熱酸化物２０、２０’の厚さに依存する。実際には、この酸化物が厚くなるほど、界面２２、２２’のトポロジーの粗さ又は高度がより低減される。
【００４３】
従って、堆積させた粒子１４、１４’の密度及び寸法によって、高周波数及び／又は低周波数である粗さ及び／又はトポロジーを生成することができる（これらの周波数は、基板表面における凹凸の分布の空間周波数である）。Ｓｉの粒子の場合、
Ｅ＝ｄ／０．４４
以上の熱酸化物の厚さにより、粒子のほぼすべてを消費することが可能となる。ここで、ｄは直径に、又は最大粒子の最大寸法に相当する。
【００４４】
この技法により、ウエハ上に形成される粒子１４、１４’の濃度及び寸法の不均一性をもたらすことも可能となり、それにより同じウエハ上に異なるタイプの粗さ及び／又はトポロジーを形成することが可能となる。このために、様々な直径を有する粒子１４、１４’、例えば直径ｄ１を有する粒子と、直径ｄ１よりも小さい直径ｄ２を有する粒子とを堆積させる。
【００４５】
図４Ａ〜４Ｃに関連する他の２つの実施形態について説明する。
【００４６】
本発明のこれらの実施形態の１つによれば、基板２上に（ＬＰＣＶＤ又はＰＥＣＶＤ技術によって）酸化物又は窒化物の粗い堆積物３６を形成する。
【００４７】
この堆積物の表面３８の粗さＲ２は、基板２の初期表面４の粗さＲ１よいも大きい（図４Ａ）。
【００４８】
熱酸化中、上で説明した他の場合のように不規則な酸化境界３１が生じる（図４Ｂ）。この不規則な酸化境界は、堆積させた層３６の表面粗さによるものである。粗さＲ２に近い、より詳細には粗さＲ２よりもわずかに小さい粗さＲ３を有する埋め込みの粗界面３２も形成される。
【００４９】
酸化ステップの継続時間は、酸化境界が少なくとも初期基板２に達し、場合によってはその初期表面４を越えて基板２内へ進む程度のものである。
【００５０】
酸化物層３６の場合、酸化境界が酸化物層３６を越え、この酸化境界がさらに、基板を酸化することになる。この酸化により、表面３８の粗さが基板内へ転写されることが可能となる。
【００５１】
本発明の更なる別の実施形態によれば、（例えば、ＰＥＣＶＤ又はＬＰＣＶＤ若しくは熱酸化によって）酸化物層３６、又は（例えば、ＰＥＣＶＤ又はＬＰＶＤによって）窒化物層３６を作製し、次いで、ＨＦ侵食（このＨＦの濃度は１％から４９％までの範囲で変わるものとすることができる。）によって、又はＳｉＮにはＨ３ＰＯ４（オルトリン酸）を用いてこの層を粗くする又はこの層の粗さを増大させることが可能である。この侵食は、基板２に到達する前に停止する。
【００５２】
上で既に説明したように、粗面化処理ステップの後に第２の酸化を行う場合、不規則な酸化境界が基板２内へ転写される。また、ここでは、形成される熱酸化物厚さ４０（図４Ｃ）は、酸化境界が界面４を越え、基板２内へ侵入するようなものとなる。界面３２の粗さは、一方でＨＦ侵食（この侵食は、表面３８の初期粗さを利用することになる）のパラメータ（時間、濃度）を変化させることによって、また他方で酸化ステップにより生じる酸化物４０の厚さを変えることによって適合されるものとすることができる。
【００５３】
本発明による方法によって得られる基板は、選択した粗さを有する又は最初に作り出されたトポロジーと類似のトポロジーを有する埋め込み界面１２、２２、２２’、３２を備え、様々な用途に利用することができる。
【００５４】
特に、「上質の（ｓｕｐｅｒｉｏｒ）」基板及び／又は支持体である固着防止ＢＳＯＩ基板の製造にこの基板を利用することができる。材料層１０、２０、２０’、４０は除去されるものとすることができ、従って所望の粗さＲ２で露出される酸化境界１２、２２、２２’、３２を残すことができる。新たな熱酸化ステップを行って、非常に高品質の酸化ケイ素を生成することができる。
【００５５】
酸化基板は、粗界面に接合させることができる。その後、表面を準備することが推奨される。
【００５６】
図５Ａに示すように、酸化物層１０（図６Ａ、６Ｂに加えて、図５Ａは、一例として層１０を示しているが、他の層２０、２０’、４０、６０も影響を受ける）の優れた表面粗さ（すなわち、直接接合に適合している粗さ）を取り戻すために、化学機械研磨ステップを行うことができる。
【００５７】
図５Ｂに示すように、次いで第２の基板５２、例えばバルクシリコン上で、接合、例えば分子付着による直接接合が行われるとすることができる。この第２の基板又は第１の基板はその後薄くされるものとすることができる。
【００５８】
任意の薄化技法、例えば、機械的技法、化学的技法、機械化学的技法、又は「Ｓｍａｒｔ  Ｃｕｔ（商標）」プロセスが実施されるとすることができる。
【００５９】
その場合、それ自体も埋め込みの粗界面１１２を有する第２の基板１０２上で、直接接合を行うとすることができる（図６Ａ）。この基板は、好ましくは上述の方法のうちの１つに従って得た。
【００６０】
その後、１つ又は２つの粗い酸化物／シリコン界面を備えるＳＯＩ構造１０５が得られるまで、この組立構造物に熱処理を施して接合界面を強化し、薄化ステップを１回又は複数回施すとすることができる。図６Ｂは、２つの粗界面１２、１１２を有し、第２の基板の残留層１１０を有するこのような構造を示す。
【００６１】
集積化センサ膜又は可動部品の製造時には、その後、残留層１１０内に作製した開口１１１、１１３を通してエッチングすることによって、酸化物１０の一部が局所的に除去されるとすることができる。次いで、膜の下に空洞を局所的に形成することができる。粗界面１１２が、基板２上への膜の時宜を得ない接合又は付着を防止する。
【００６２】
本発明による基板の別の利用を図７に示す。第１（例えば、層１０）が十分に均質でなかった場合には、酸化物１０、２０、２０’、４０を酸化物層６０に置き換えることができる。このために、ＨＦ（フッ化水素酸）溶液を用いた脱酸素（ｄｅｓｏｘｉｄａｔｉｏｎ）ステップを行うことができ、その後基板２の熱酸化ステップを行い、それにより酸化物層６０が生成される。それにより生成される界面１２’は、第１の酸化後に得られる粗界面１２の粗さ以下である粗さ、粗さＲ３を有する。
【００６３】
本発明による製造方法の１つの利点は、粗い酸化物／シリコン界面を得る際の柔軟性である。到達することができる粗さ周波数の範囲が大きいが、基板が結晶性材料に保たれ、また欠陥のない状態に保たれる。
【００６４】
記載の製造方法の別の利点は、利用する凹凸の層６、１４、３６が酸化物生成ステップ中に完全に酸化され、この酸化物生成ステップにより粗さ又はトポロジーが転写することになることである。これにより、インサート材料なしで（単結晶シリコン及び酸化物のみ）ＢＳＯＩ構造を作製することが可能となる。
【００６５】
開示されている様々な実施形態を、個々に使用することも、連続して使用することも、又は組み合わせることさえもできる。
【００６６】
上で挙げた例では、シリコン基板が実施される。しかし、本発明は、酸化することができるすべての半導体基板、特に、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ、ＳｉＣに適用することができる。
【００６７】
本発明による粗い埋め込まれた界面を構成することは、「固着防止」ＢＳＯＩ型基板、例えば仏国特許発明第２８５７９５３号明細書に記載されている用途の製造においては特に興味深い。
【００６８】
本発明による方法においては、得られる粗さを、例えばＴＥＮＣＯＲ  ６２００（ｓｕｒｆｓｃａｎ）型の機器でヘーズを測定することによって検査するとすることができる。このパラメータにより、２００４年、春にＹｉｅｌｄ  Ｍａｎａｇｅｍｅｎｔ  Ｓｏｌｕｔｉｏｎｓから出版されたＦ．Ｈｏｌｓｔｅｙｎｓらの論文、「Ｓｅｅｉｎｇ  ｔｈｒｏｕｇｈ  ｔｈｅ  ｈａｚｅ，Ｐｒｏｃｅｓｓ  ｍｏｎｉｔｏｒｉｎｇ  ａｎｄ  ｑｕａｌｉｆｉｃａｔｉｏｎ  ｕｓｉｎｇ  ｃｏｍｐｒｅｈｅｎｓｉｖｅ  ｓｕｒｆａｃｅ  ｄａｔａ」５０〜５４ページに説明されているように、基板表面全体の表面粗さに関する情報（「フルウエハ」マッピング）が提供される。
【００６９】
また、粗さは、ＡＦＭ（原子間力顕微鏡）測定によって典型的には１μｍ２〜１００００μｍ２の範囲に及ぶ走査で検査するものとすることができる。
【００７０】
図８及び図９は、粗界面なしのデバイスと粗界面有りのデバイスとの間の挙動の違いを示している。
【００７１】
図８においては、開口１１３を通して酸化物層１２０中に空洞１１１をエッチングすることによって膜１１０を得た。この組立体は、半導体材料（例えば、シリコン）の支持体２上にとどまっている。膜１１０のゾーン１０７及び１０９が、下層の酸化物のエッチングの間に、又はその後、完成した構成部品の動作と関連しているこの膜の変形時に基板２の上面に付着することがある。
【００７２】
図９は、本発明によるデバイスを再度示している。図９において、基板２の上面１２は、例えば、図６Ｂに関連して上で説明したような本発明による方法によって得られる粗さを備える。
【００７３】
これらの粗さは、膜１１０のゾーン１０７及び１０９が基板２の上面１２に付着することを防止する。
【００７４】
一変形例おいては、これが、例えば図６Ｂに関連して上で説明したような本発明による方法によって得られる粗さを備える、膜１１０の下面１１２であってもよい。この粗さは、膜１１０のゾーン１０７及び１０９が基板２の上面１２に付着することを防止する。
【図１Ａ】
2010517259.tif 000003
【図１Ｂ】
2010517259.tif 000004
【図１Ｃ】
2010517259.tif 000005
【図２Ａ】
2010517259.tif 000006
【図２Ｂ】
2010517259.tif 000007
【図３Ａ】
2010517259.tif 000008
【図３Ｂ】
2010517259.tif 000009
【図４Ａ】
2010517259.tif 000010
【図４Ｂ】
2010517259.tif 000011
【図４Ｃ】
2010517259.tif 000012
【図５Ａ】
2010517259.tif 000013
【図５Ｂ】
2010517259.tif 000014
【図６Ａ】
2010517259.tif 000015
【図６Ｂ】
2010517259.tif 000016
【図７】
2010517259.tif 000017
【図８】
2010517259.tif 000018
【図９】
2010517259.tif 000019
【国際調査報告】
2010517259.tif 000020
2010517259.tif 000021