(57)【要約】  少なくとも１つの基板貫通相互接続を形成する方法の一実施形態において、第１の表面２０２、及び反対側の第２の表面２０４を有する半導体基板２００を提供する。半導体基板に、少なくとも１つの開口２１０を、半導体基板内で第１の面から中間深さまで延在するように形成する。少なくとも１つの開口は、基部２１６によって部分的に画定される。基部上に、少なくとも１つの金属触媒ナノ粒子２２０を提供する。金属触媒ナノ粒子によって導電性材料２２２の堆積が促進される条件下で、少なくとも１つの開口内に導電性材料を堆積させる。半導体基板の材料を第２の面から除去することにより、少なくとも１つの開口を充填する導電性材料の一部を露出させることができる（図３Ｋ）。別の実施形態では、ナノ粒子を使用する代りに、導電性材料を、少なくとも１つの開口を部分的に画定する基部に選択的に堆積するように選択することができる。
2010517267.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの基板貫通相互接続（１１０、１１１、１１２、１２６）を形成する方法であって、
第１の表面（２０２）、及び反対側の第２の表面（２０４）を有する半導体基板（２００）を提供するステップと、
前記半導体基板に少なくとも１つの開口（２１０）を形成するステップであって、前記少なくとも１つの開口が、前記半導体基板内に前記第１の表面から中間深さまで延在し、前記少なくとも１つの開口が、部分的に基部（２１６）によって画定される、前記半導体基板に少なくとも１つの開口（２１０）を形成するステップと、
前記基部上に少なくとも１つの金属触媒ナノ粒子（２２０）を提供するステップと、
前記金属触媒ナノ粒子によって導電性材料（２２２）の堆積が促進される条件下で、前記少なくとも１つの開口の中に導電性材料を堆積させるステップと、
前記第２の表面から前記半導体基板の材料を除去し、前記少なくとも１つの開口を充填する前記導電性材料（図３Ｋの２２２）の一部を露出させるステップと
を含む方法。
【請求項２】
前記基部上に少なくとも１つの金属触媒ナノ粒子を提供するステップは、前記基部（２１６）上に前記少なくとも１つの金属触媒ナノ粒子（２２０）を形成するステップを含む、請求項１に記載の方法。
【請求項３】
前記基部（２１６）上に少なくとも１つの金属触媒ナノ粒子（２２０）を提供するステップは、前記基部上に前記少なくとも１つの金属触媒ナノ粒子を堆積させるステップを含む、請求項１に記載の方法。
【請求項４】
前記金属触媒ナノ粒子によって導電性材料（２２２）の堆積が促進される条件下で、前記少なくとも１つの開口の中に導電性材料を堆積させるステップは、前記少なくとも１つの金属触媒ナノ粒子（２２０）の少なくとも一部が前記少なくとも１つの開口の入口より上に移動するまで、前記少なくとも１つの開口を前記導電性材料で充填するステップ（図３Ｇ）を含み、
前記方法は、前記導電性材料が前記少なくとも１つの開口の前記入口を越えて延在しないように、前記少なくとも１つの金属触媒ナノ粒子、及び前記導電性材料の一部を除去するステップ（図３Ｈ）をさらに含む、請求項１に記載の方法。
【請求項５】
前記少なくとも１つの開口の少なくとも１つの側壁（２１４）は絶縁層を含み、前記基部（２１６）には概して絶縁層が存在しない（図３Ｄ）、請求項１に記載の方法。
【請求項６】
前記少なくとも１つの開口の前記基部（２１６）及び前記少なくとも１つの側壁（２１４）は、各々絶縁層を含む（図３Ｃ）、請求項１に記載の方法。
【請求項７】
少なくとも１つの基板貫通相互接続（１１０、１１１、１１２、１２６）を形成する方法であって、
第１の表面（２０２）、及び反対側の第２の表面（２０４）を有する半導体基板（２００）を提供するステップと、
前記半導体基板に少なくとも１つの開口（２１０）を形成するステップであって、前記少なくとも１つの開口が、前記半導体基板内に前記第１の表面から中間深さまで延在し、前記少なくとも１つの開口が、第１の材料を含む少なくとも１つの側壁（２１４）と、第２の材料を含む基部（２１６）とによって画定される、前記半導体基板に少なくとも１つの開口（２１０）を形成するステップ（図４Ａ）と、
前記少なくとも１つの開口を、前記第２の材料に優先的に凝集するような選択性を有する導電性材料（２５０）で充填するステップと、
前記第２の表面から前記半導体基板の材料を除去し、前記少なくとも１つの開口を充填する前記導電性材料の一部を露出させるステップ（図４Ｇ）と、
を含む方法。
【請求項８】
前記第１の材料は絶縁層を含み、前記第２の材料は前記半導体材料の露出面を含む（図４Ａ）、請求項７に記載の方法。
【請求項９】
前記第１の材料は絶縁層を含み、前記第２の材料は金属ケイ化物を含む、請求項７に記載の方法。
【請求項１０】
前記少なくとも１つの開口（２１０）を、前記第２の材料に優先的に凝集するような選択性を有する導電性材料（２５０）で充填するステップは、前記導電性材料が前記少なくとも１つの開口の入口を越えて延在するまで、前記少なくとも１つの開口を前記導電性材料で充填するステップ（図４Ｃ）を含み、
前記方法は、前記導電性材料が前記少なくとも１つの開口の前記入口を越えて延在しないように、前記導電性材料の一部を除去するステップ（図４Ｄ）をさらに含む、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体製造に関する。より詳細には、本発明の実施形態は、半導体基板に基板貫通相互接続を形成する方法に関する。
【背景技術】
【０００２】
集積回路を含む半導体デバイスは、フォトリソグラフィを他のさまざまなプロセスと組み合わせて用いて、単一半導体ウェハ又は他の半導体基板上に何百又はさらには何千もの同一の回路パターンを製造することによって大量生産される。近年、半導体アセンブリにおける半導体デバイスの密度を増大させる研究が増加している。半導体アセンブリにおける半導体デバイスの密度を増大させる１つの技法は、複数の半導体基板を互いに積層することである。半導体基板を貫通して基板貫通相互接続を形成し、半導体基板のうちの１つの活性面からその半導体基板の背面まで導電性経路を設けることにより、他の半導体基板、又はキャリア基板との間の相互接続が可能となる。
【０００３】
基板貫通相互接続を利用する半導体デバイスアセンブリに対して目下利用可能な設計の一例を図１に示す。図１に示すように、半導体デバイスアセンブリ１００は、薄型半導体基板１０２、薄型半導体基板１０３、及びキャリア基板１０４を有し、それらは各々互いに電気的に相互接続されることが可能である。半導体基板１０２は、活性面１０６及び反対側の背面１０８を有している。活性面１０６の下には、多数のアクティブ半導体デバイス（たとえばトランジスタ）が形成され、活性面１０６の上下には、受動部品（たとえばコンデンサ、抵抗又は他の部品）が形成され得る。半導体基板１０２に形成された開口を導電性材料１１２で充填することにより、基板貫通相互接続１１０及び１１１が形成される。基板貫通相互接続１１０及び１１１の各々はまた、基板貫通相互接続１１０及び１１１を半導体基板１０２から電気的に絶縁する絶縁層１１４も含む。導電線１１６は、対応する基板貫通相互接続１１０及び１１１における導電性材料１１２を、半導体基板１０２のアクティブデバイス及び／又は受動部品に電気的に接続された対応するコンタクト領域１１８に電気的に結合する。
【０００４】
半導体基板１０３もまた、下にアクティブ半導体デバイスが形成されている活性面１２２と反対側の背面１２４とを有している。半導体基板１０３は、基板貫通相互接続１２６をさらに有し、それらの各々が、導電性材料１３０で充填された開口と、基板貫通相互接続１２６を半導体基板１０３から電気的に絶縁する絶縁層１３２とを有している。コンタクトパッド１３４が、半導体基板１０３の基板貫通相互接続１２６の各々を半導体基板１０２の対応する基板貫通相互接続１１０に電気的に接続する。半導体基板１０３のアクティブデバイス及び／又は受動部品は、コンタクト領域１３７を介して導電線１３６に電気的に結合されている。さらに、基板貫通相互接続１１１及び導電線１３６には、コンタクトパッド１３５もまた電気的に結合されている。したがって、基板貫通相互接続１１１を導電線１１６及びコンタクトパッド１３５に電気的に結合することによって、半導体基板１０３のアクティブデバイス及び／又は受動部品を半導体基板１０２のアクティブデバイス及び／又は受動部品に電気的に接続することができる。
【０００５】
別の半導体基板又は他の基板であってもよいキャリア基板１０４は、キャリア基板１０４の回路（図示せず）に電気的に接続される端子パッド１４２を有している。端子パッド１４２の各々は、たとえばコンタクトパッド１４６によって対応する基板貫通相互接続１２６に電気的に接続され、したがって、半導体基板１０２のアクティブデバイス及び／又は受動部品に電気的に接続されている。したがって、基板貫通相互接続を用いて半導体基板を適切に積層し電気的に相互接続することにより、多数の異なる半導体デバイスアセンブリを形成することができる。
【０００６】
半導体デバイス用の半導体基板上の空間を節約するために、基板貫通相互接続を、深さ対幅比が１０：１以上のような高アスペクト比で形成することができる。しかしながら、導電性材料で均一に且つ完全に充填される高アスペクト比の基板貫通相互接続を形成することは困難なこともある。図２Ａ〜図２Ｃは、高アスペクト比の基板貫通相互接続を形成しようとするときに遭遇する問題の１つを示す。図２Ａに示すように、活性面１５２及び反対側の背面１５４を有する半導体基板１５０が提供される。半導体基板１５０に、エッチングにより又はレーザ穴あけより、活性面１５２から中間深さまで開口１５６が形成され得る。開口１５６の各々の側壁１５５及び基部１５７を絶縁層１５８でコーティングすることにより、開口１５６を充填する導電性材料を半導体基板１５０から電気的に絶縁することができる。開口１５６を、後に、電気化学堆積プロセス又は物理堆積プロセスのような堆積プロセスを使用して、導電性材料によって完全に充填しようとする場合、導電性材料は開口１５６を完全に充填しない可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図２Ｂに示すように、導電性材料１６０は、最初に、開口１５６の側壁１５５及び基部１５７の両方に凝集する可能性がある。図２Ｃに示すように、導電性材料１６０の堆積が進むと、導電性材料１６０は、開口１５６の入口が早期に閉鎖するまで内部に前進し、開口１５６の完全な充填を妨げ、空洞１６２を形成する。したがって、完全に充填されていない開口１５６を、図１に示すように、半導体基板１５０のアクティブデバイス及び／又は受動部品をその半導体基板１５０に積層された別の半導体基板及び／又はキャリア基板に電気的に接続するために、低抵抗基板貫通相互接続として確実に且つ再現可能に構成することはできない。したがって、半導体デバイスの研究者及び開発者は、半導体基板に形成された開口が均一に且つ実質的に導電性材料で充填される基板貫通相互接続を形成する改善された技法を求め続けている。
【課題を解決するための手段】
【０００８】
本発明のさまざまな実施形態は、基板貫通相互接続を形成する方法に関する。少なくとも１つの基板貫通相互接続を形成する方法に関する本発明の一実施形態では、第１の表面と反対側の第２の表面とを有する半導体基板を提供する。半導体基板内に少なくとも１つの開口を形成し、少なくとも１つの開口は、半導体基板内で第１の面から中間深さまで延在する。少なくとも１つの開口は部分的に基部によって画定される。基部上に少なくとも１つの金属触媒ナノ粒子を提供する。金属触媒ナノ粒子によって導電性材料の堆積が促進される条件下で、少なくとも１つの開口内に導電性材料を堆積させる。第２の面から半導体基板の材料を除去することができ、少なくとも１つの開口を充填する導電性材料の一部を露出させる。
【０００９】
少なくとも１つの基板貫通相互接続を形成する方法に関する本発明の別の実施形態では、第１の表面と反対側の第２の表面とを有する半導体基板を提供する。半導体基板に少なくとも１つの開口を形成し、少なくとも１つの開口は、半導体基板内で第１の表面から中間深さまで延在する。少なくとも１つの開口は、第１の材料を含む少なくとも１つの側壁と、第２の材料を含む基部とによって画定される。少なくとも１つの開口を、少なくとも１つの側壁を形成する第１の材料の上に基部を形成する第２の材料に優先的に凝集するような選択性を有する導電性材料で充填する。第２の表面から半導体基板の材料を除去し、少なくとも１つの開口を充填する導電性材料の一部を露出させる。
【００１０】
図面は、本発明のさまざまな実施形態を示し、同様の参照符号は図面に示す異なる図又は実施形態における同様の要素又は特徴を指している。
【図面の簡単な説明】
【００１１】
【図１】１つの目下利用可能な設計による複数の積層された半導体基板を含む半導体デバイスアセンブリの略側断面図である。
【図２Ａ】１つの目下利用可能なプロセスによって半導体基板に形成された開口を完全に充填しようとするときに遭遇する１つの問題を例示する略側断面図である。
【図２Ｂ】１つの目下利用可能なプロセスによって半導体基板に形成された開口を完全に充填しようとするときに遭遇する１つの問題を例示する略側断面図である。
【図２Ｃ】１つの目下利用可能なプロセスによって半導体基板に形成された開口を完全に充填しようとするときに遭遇する１つの問題を例示する略側断面図である。
【図３Ａ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図３Ｂ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図３Ｃ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図３Ｄ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図３Ｅ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法におけるさまざまな段階を例示する略側断面図である。
【図３Ｆ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図３Ｇ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図３Ｈ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図３Ｉ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法におけるさまざまな段階を例示する略側断面図である。
【図３Ｊ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図３Ｋ】本発明の一実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図４Ａ】本発明の別の実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図４Ｂ】本発明の別の実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図４Ｃ】本発明の別の実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図４Ｄ】本発明の別の実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図４Ｅ】本発明の別の実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図４Ｆ】本発明の別の実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【図４Ｇ】本発明の別の実施形態による少なくとも１つの基板貫通相互接続を形成する方法における段階を示す略側断面図である。
【発明を実施するための形態】
【００１２】
本発明のさまざまな実施形態は、基板貫通相互接続を形成する方法に関する。図３Ａ〜図３Ｋは、本発明の一実施形態による、少なくとも１つの基板貫通相互接続を形成する方法を示し、この方法では、半導体基板に形成された少なくとも１つの開口が、金属触媒ナノ粒子の存在下で成長した導電性材料で充填される。図３Ａに示すように、活性面２０２及び反対側の背面２０４を有する半導体基板２００が提供される。活性面２０２は、多数のコンタクト領域２０６（簡単にするために２つのみを示す）を有しており、それらは各々、活性面２０２の下に形成された活性領域２０８内に位置するアクティブ半導体デバイス（たとえばトランジスタ）及び／又は活性面２０２の上若しくは下に位置し得る受動部品（たとえばコンデンサ、抵抗又は他の受動部品）に、電気的に接続されている。たとえば、コンタクト領域２０６の各々を、活性領域２０８に形成されたトランジスタのゲート、ソース又はドレインに電気的に結合することができる。
【００１３】
半導体基板２００は、多数の半導体ダイを含む半導体材料の全ウェハ又は部分ウェハのような、ウェハ形態のバルク半導体基板から成ってもよい。たとえば、半導体基板２００は、単結晶シリコン基板、単結晶化合物半導体基板、シリコン・オン・インシュレータ（silicon-on-insulator）（「ＳＯＩ」）タイプ基板（たとえばシリコン・オン・セラミック（silicon-on-ceramic）（「ＳＯＣ」）、シリコン・オン・ガラス（silicon-on-glass）（「ＳＯＧ」）、又はシリコン・オン・サファイア（silicon-on-sapphire）（「ＳＯＳ」）、又は任意の適切な構成の別の適切な半導体基板から成ってもよい。半導体基板２００はまた、厚さがたとえば約７５０μｍの薄型半導体ウェハの全体、又は一部であってもよい。
【００１４】
図３Ｂに示すように、半導体基板２００に、半導体基板２００内において活性面２０２から中間深さ２１２まで延在する多数の開口又は止り穴２１０が形成される。開口２１０を、集積回路を含まない半導体基板２００の部分である、半導体基板２００の「デッドスペース」の部分に形成してもよい。本発明のさまざまな実施形態によれば、開口２１０は、エッチング、レーザ穴あけ、又は別の適切な技法により形成することができる。たとえば、直径がたとえば約５００ｎｍ〜約１０μｍであり、アスペクト比が約１０：１〜約５０：１である明確に画定された開口２１０は、異方性ドライエッチングプロセス又はレーザ穴あけを用いて形成することができる。開口２１０の各々は、少なくとも１つの側壁２１４及び基部２１６によって画定される。たとえば、異方性反応性イオンエッチングによって半導体基板に形成された開口は、第１の面２０２上にマスクによって画定されたパターンを概ね再現する断面形状を有する場合があり、半導体基板のレーザ穴あけにより形成された開口は、側壁が１つだけの略円形断面形状を有する場合があり、いくつかのウェットエッチング液を用いて半導体基板に形成された開口は、そのウェットエッチング液が、半導体基板の特定の結晶面をエッチングするように配合される場合、或る角度を成して結合された別個の側壁を有する非円形断面形状を生成する場合がある。
【００１５】
図３Ｃに示すように、上面２１９を有する誘電体層２１８を、半導体基板２００の活性面２０２の上、及び開口２１０の中に熱成長又は堆積させることにより、側壁２１４及び基部２１６の各々をコーティングすることができる。たとえば、誘電体層２１８は、熱酸化、化学気相成長（「ＣＶＤ」）、原子層堆積（「ＡＬＤ」）、反応性スパッタリング又は別の適切な技法によって形成される二酸化ケイ素又は窒化ケイ素パッシベーション層のような、酸化物又は窒化物を含んでもよい。さらに、誘電体層２１８はまた、１つ又は複数の異なるタイプの誘電体層を含んでもよい。図３Ｄに示すように、誘電体層２１８の上面２１９を適切にマスクし、異方性ドライエッチングを使用することにより、開口２１０の各々の基部２１６を覆う誘電体層２１８の部分を除去することができる。開口２１０の各々の少なくとも１つの側壁２１４をコーティングする誘電体層２１８は、最終的に、開口２１０に堆積した導電性材料を半導体基板２００から電気的に絶縁する。
【００１６】
１つ又は複数の金属触媒ナノ粒子を、開口２１０の各々の基部２１６の上に形成するか、堆積させるか、又は他の方法で提供することができる。図３Ｅに示すように、本発明の一実施形態によれば、１つ又は複数の金属触媒ナノ粒子２２０を、電気化学プロセス又は別の適切な堆積プロセスを用いて、開口２１０の各々の基部２１６の上に選択的に形成してもよい。金属触媒ナノ粒子２２０は、約１００ｎｍ未満の直径又は横方向寸法を有する場合があり、より詳細には、直径又は横方向寸法は約５ｎｍ〜約３０ｎｍであり得る。さまざまな異なる組成の金属触媒ナノ粒子を使用することができる。たとえば、金属触媒ナノ粒子２２０は、金、プラチナ、パラジウム、ニッケル、コバルト、チタン、上記金属のうちの任意のものの合金、又は別の適切な触媒活性材料を含んでもよい。
【００１７】
本発明の１つの特定の実施形態では、半導体基板２００がケイ素を含む場合、必要に応じて半導体基板２００を洗浄し、無水エタノール中のＮａＡｕＣｌ４２Ｈ２Ｏの１ｍＭ〜２ｍＭ溶液に浸漬して、開口２１０の各々の基部２１６上に１つ又は複数の金ナノ結晶を無電解堆積させることができる。金ナノ結晶は、側壁２１４を覆う誘電体層２１８よりもむしろ、開口２１０の基部２１６の上に優先的に堆積する。なぜなら、基部２１６を覆う誘電体層２１８の部分が除去、及び洗浄され、金ナノ結晶を優先的に凝集させるために、二酸化ケイ素の存在しない露出したケイ素面が形成されているからである。ナノ粒子２２０として金ナノ結晶を使用することは、単なる一例に過ぎない。プラチナ、パラジウム、ニッケル、コバルト、及びチタン含有ナノ粒子のような、他の組成を有するナノ粒子を、同様の電気化学技法を用いて堆積させることも可能である。
【００１８】
図３Ｆ及び図３Ｇは、金属触媒ナノ粒子２２０によって導電性材料２２２の堆積が促進される条件下で、開口２１０の中に導電性材料２２２が成長する様子を示す。図３Ｆに示すように、導電性材料２２２をＣＶＤによって成長させてもよく、その場合、導電性材料２２２は、気相・液体・固体（「ＶＬＳ」）成長プロセス又は気相・固体成長プロセスの結果として成長する。ナノ粒子２２０と半導体基板２００の下にある基部２１６との間の密接な接触を確立するために、金属触媒ナノ粒子２２０、及び半導体基板２００を十分な温度まで加熱する場合がある。次に、シラン（「ＳｉＨ４」）、ＳｉＨ４と塩酸（「ＨＣＩ」）との混合物、ジクロロシラン（「ＳｉＨ２Ｃｌ２」）、又はゲルマン（「ＧｅＨ４」）等の前駆体ガスが、開口２１０内に流し込まれる。前駆体ガスはまた、成長している導電性材料２２２の導電性を増大させるドーパントを含んでもよい。導電性材料２２２がドープされる時、ドーピングレベルは約１０１８ｃｍ−３〜約１０２１ｃｍ−３である。単に非限定的な例として、ナノ粒子２２０が金ナノ結晶であり、且つ半導体基板２００がケイ素を含む場合、前駆体ガスは金ナノ結晶と接触し、金ナノ結晶は、ＣＶＤプロセスが行われる温度によって、少なくとも部分的に又は完全に溶解して金液滴を形成する。前駆体ガスが導入されるまで、金ナノ結晶は半導体基板２００からのケイ素と混合して合金になり、金・ケイ素合金を形成し得る。たとえば、前駆体ガスからのケイ素原子又はゲルマニウム原子は、金におけるケイ素又はゲルマニウムの飽和限界に達するまで、金液滴内に溶解する可能性がある。そして、ケイ素原子又はゲルマニウム原子は、金液滴から半導体基板２００のケイ素基部２１６上に沈殿し、ケイ素基部２１６上にエピタキシャル成長する。前駆体ガスからのケイ素原子又はゲルマニウム原子の連続した溶解、及びそのように形成されたナノワイヤ上への堆積により、導電性材料２２２は、単結晶シリコン又はゲルマニウムナノワイヤとして累進的に成長することができる。ケイ素原子又はゲルマニウム原子を金ナノ結晶に溶解させることに加え、又はその代りとして、金液滴の周囲にケイ素原子又はゲルマニウム原子を拡散し、最初に、ケイ素基部２１６と金ナノ結晶との間の界面に、及び／又はナノワイヤと金ナノ結晶との間の界面にエピタキシャル成長させてもよい。したがって、金属触媒ナノ粒子２２０を使用することにより、開口２１０の中に基部２１６から活性面２０２へ向かう方向に導電性材料２２２を優先的に成長させることができ、それにより、導電性材料２２２が開口２１０を実質的に充填する前に開口２１０の入口が早期に閉鎖することが防止される。
【００１９】
図３Ｆ及び図３Ｇに示すように、導電性材料２２２により金属触媒ナノ粒子２２０が誘電体層２１８の上面２１９より上に移動されるまで、成長プロセスは継続される。図３Ｆは、中間段階における導電性材料２２２の成長を示す。導電性材料２２２は、直径又は横方向寸法が、ナノワイヤの成長を促進する金属触媒ナノ粒子２２０の直径、又は横方向寸法とほぼ同じサイズの直径、又は横方向寸法を有する高アスペクト比ナノワイヤとして成長される場合がある。したがって、最初に開口２１０の１つを充填する導電性材料２２２は、開口２１０の一部を画定する側壁２１４間全体にわたっては延在しない場合がある。
【００２０】
図３Ｇに示すように、導電性材料２２２は、開口２１０の各々を実質的に充填するように堆積される。導電性材料２２２による開口２１０の各々の完全な又は実質的な充填は、単に導電性材料２２２の横方向の成長と垂直方向の成長の両方によって、導電性材料２２が開口２１０の全容積を実質的に充填するまで、前駆体ガスを開口２１０内に流し込み続けることによって行われる場合がある。開口２１０の各々を実質的に充填する本発明の他の実施形態では、導電性材料２２２を堆積させるときの温度を増加させ、導電性材料２２２の非触媒成長速度が、導電性材料２２２の触媒成長速度に比べて大きくなるようにする場合がある。したがって、導電性材料２２２は、ナノワイヤの側面２２３に成長する。開口２１０の各々を実質的に充填する本発明のさらに別の実施形態では、前駆体ガスの組成を変更し、導電性材料２２２の非触媒成長速度が、導電性材料２２２の触媒成長速度に比べて大きくなるようにする場合がある。たとえば、前駆体ガスがＳｉＨ４とＨＣＩの混合物である場合、ＨＣＩの濃度を低減し、導電性材料２２２の非触媒成長速度が、導電性材料２２２の触媒成長速度に比べて大きくなるようにする場合がある。いずれの成長技法においても、成長プロセスは、図３Ｇに示すように金属触媒ナノ粒子２２０が誘電体層２１８の上面２１９よりも上に移動されるまで、継続することができる。
【００２１】
本発明の他の実施形態において、導電性材料２２２は、気相・固体成長プロセスを使用して成長される場合がある。たとえば、ナノ粒子２２０がチタンナノ結晶を含み、且つ半導体基板２００がケイ素を含む場合、ケイ素のＣＶＤ堆積は、ナノ粒子２２０が部分的に又は完全に融解しない温度で行うことができる。こうした実施形態では、ケイ素原子は、チタン中のケイ素の飽和限界に達するまでチタンナノ結晶に溶解させることができる。ケイ素原子は、ケイ素基部２１６上にエピタキシャル堆積することができる。ケイ素原子をチタンナノ結晶に溶解させることに加え、又はその代わりとして、チタンナノ結晶の周囲にケイ素原子を拡散し、最初に、ケイ素基部２１６とチタンナノ結晶との間の界面にエピタキシャル成長させることができる。
【００２２】
本発明のさまざまな実施形態では、導電性材料２２２の成長が発生する温度は、半導体デバイス又は半導体基板２００の他の構成要素（たとえばコンタクト領域）に対する損傷を防止するために、約６００℃未満、より詳細には約４００℃〜約４５０℃未満であり得る。約６００℃の温度での導電性材料２２２の成長により、半導体基板２００に形成される半導体デバイスのドーパントが再度分散する可能性があり、約４００℃〜約４５０℃を上回る温度での導電性材料２２２の成長によってまた、コンタクト領域又は半導体基板２００の能動回路及び／又は受動部品に関連する導電線のような金属化構造が劣化する可能性がある。金属触媒ナノ粒子２２０を使用することにより、通常高温で発生するのとおよそ同じ成長速度で導電性材料２２２が成長することができる。たとえば、ケイ素を含む半導体基板２００と金属触媒ナノ粒子２２０としての金ナノ結晶とを採用する実施形態では、導電性材料２２２は、約４００℃〜約４５０℃の温度で、金ナノ結晶を使用しないで約１００℃〜約３００℃高い温度で発生するものと同じ成長速度で、前駆体ガス（たとえばＳｉＨ４、ＳｉＨ４／ＨＣＩ、ＳｉＨ２Ｃｌ２等）から成長することができる。
【００２３】
図３Ｈに示すように、開口２１０を導電性材料２２２で実質的に充填した後、開口の各々を充填する導電性材料２２２の一部と対応するナノ粒子２２０とを、化学機械平坦化（「ＣＭＰ」）のような材料除去プロセスを用いて制御された方法で除去することができ、それにより、導電性材料２２２が、誘電体層２１８の上面２１９を越えて延在しないようにする場合がある。図３Ｉに示すように、たとえば誘電体層２１８の上に堆積したフォトレジスト層をフォトリソグラフィによってパターニングし、誘電体層２１８を通じてエッチングすることにより、誘電体層２１８及び対応するコンタクト領域２０６にわたって開口２２４が形成される。次に、図３Ｊに示すように、開口２１０の各々を充填する導電性材料２２２を、半導体基板２００の能動回路及び／又は受動部品に電気的に結合された対応するコンタクト領域２０６に電気的に結合する、導電線２２６を形成することができる。たとえば、誘電体層２１８の上面２１９に、アルミニウム、銅、又は上記金属のいずれかの合金を含む層を、開口２２４を充填するように堆積させ、導電線２２６を形成するようにパターニングすることができる。図３Ｋに示すように、ＣＭＰ又は別の適切なプロセスを用いて制御された方法で半導体基板２００の背面２０４から材料を除去し、開口２１０の各々を充填する導電性材料２２２を露出させることにより、半導体基板２００が薄型化され、それにより基板貫通相互接続２２８が形成される。
【００２４】
本発明の別の実施形態では、図３Ｃに示す開口２１０の各々の基部２１６を覆う誘電体層２１８は、ナノ粒子２２０の堆積の前には除去されない。基部２１６が誘電体層２１８によって覆われる場合、電子ビーム堆積、原子ビーム堆積、又は分子ビーム堆積のような物理堆積プロセスを用いて、開口２１０の各々内にナノ粒子２２０を形成することができる。こうした堆積技法では、材料の流れは開口２１０の各々の基部２１６に対して実質的に垂直である。材料の流れを相対的に基部２１６に対して実質的に垂直に向けることにより、主に基部２１６上に材料の薄膜が堆積する。成膜直後の薄膜をアニールすることにより、薄膜を構成する材料が凝集し、ナノ粒子が形成される。誘電体層２１８の上面２１９にも形成される余分なナノ粒子は、開口２１０内の導電性材料２２２の成長の前に又はその後に、たとえばＣＭＰを用いて除去することができる。基板２１６が誘電体層２１８の一部によって覆われる場合、導電性材料２２２と下にある半導体基板２００との間のエピタキシャル整合は、誘電体層２１８によって阻止され、導電性材料２２２は、開口２１０の各々の基部２１６の上にエピタキシャル成長しない可能性がある。本発明のさらに別の実施形態では、ナノ粒子のビームを差し向けることにより、開口の各々の基部２１６を覆う誘電体層２１８にナノ粒子２２０を堆積させる場合がある。この場合も、誘電体層２１８の上面２１９に堆積されたナノ粒子２２０は、開口２１０内の導電性材料２２２の成長の前に又はその後に、たとえばＣＭＰを用いて除去することができる。当然ながら、基部２１６が誘電体層２１８によって覆われていない場合は、上記ナノ粒子形成技法、及びナノ粒子堆積技法のいずれを使用してもよい。
【００２５】
図４Ａ〜図４Ｇは、本発明の他の実施形態による、半導体基板に形成された少なくとも１つの開口の基部に導電性材料を優先的に凝集させることにより、少なくとも１つの基板貫通相互接続を形成する方法を示す。図４Ａに示すように、図３Ａ〜図３Ｄを参照して上で説明したものと同様に半導体基板２００を処理し、半導体基板２００に開口２１０を形成し、活性面２０２と、開口２１０の各々の側壁２１４とを覆う誘電体層２１８を形成する。図４Ａに示すように、基部２１６を覆う誘電体層２１８の部分は堆積されないか、又は選択的に除去されるため、開口２１０の各々の基部２１６は、誘電体層２１８によってコーティングされていない。したがって、開口２１０の各々の少なくとも１つの側壁２１４は、二酸化ケイ素、窒化ケイ素、又は別の誘電材料のような、第１の材料でコーティングされ、開口２１０の基部２１６は、半導体基板２００を構成する材料か又は金属シリサイドのような、基部２１６上に形成される別の材料から成る。たとえば、電子ビーム堆積、原子ビーム堆積、分子ビーム堆積、又はスパッタリングのような物理堆積プロセスを用いて、開口２１０の各々内に金属を堆積させることにより、開口２１０の各々の基部２１６に、金属シリサイドを生成することができる。金属シリサイドは、半導体基板２００及び堆積金属をアニールし、堆積金属を基部２１６のケイ素と反応させることにより、形成することができる。成膜直後の金属と、開口２１０の側壁２１４の誘電体層２１８、及び誘電体層２１８の上面２１９との間に、反応は起こらない。したがって、誘電体層２１８上に存在する成膜直後の金属は、たとえば、成膜直後の金属を除去するが金属シリサイドを除去しない選択的化学エッチングを用いて、開口２１０内の導電性材料の成長の前に除去することができる。誘電体層２１８の上面２１９上の余分な成膜直後の金属もまた、ＣＭＰによって除去することができる。
【００２６】
次に、図４Ｂに示すように、ＣＶＤプロセス、電気化学プロセス（たとえば電気めっき又は無電解めっき）、又は別の適切な選択的堆積プロセスを用いて、開口２１０の各々内に導電性材料２５０が堆積される。導電性材料２５０は、側壁２１４の代りに開口２１０の各々の基部２１６に優先的に凝集するように選択される。本発明の一実施形態では、図３Ａ〜図３Ｋに関して上述したようなＣＶＤプロセスを用いて、ケイ素又はゲルマニウムを堆積させることができ、それは、優先的に開口２１０の各々の基部２１６に凝集し、開口２１０を実質的に充填する。本発明の他の実施形態では、前駆体ガスとしてタングステンヘキサカルボニル（「Ｗ（ＣＯ）６」）又は六フッ化タングステン（「ＷＦ６」）を使用し、低圧ＣＶＤによりタングステンを堆積させるか、又は、電気めっき又は無電解めっきのような電気化学プロセスによって銅を堆積させる場合がある。堆積されている導電性材料２５０の導電性を向上させるために、堆積中又は堆積後に導電性材料２５０を、選択的にドープすることも可能である。
【００２７】
特定の導電性材料及び堆積技法に関わらず、導電性材料２５０は、開口２１０の各々の基部２１６に優先的に凝集し、開口２１０が完全に充填される前に早期に閉鎖されることを防止するために、開口２１０の各々の少なくとも１つの側壁２１４を覆う誘電体層２１８上には実質的に凝集しない。図４Ｃは、開口２１０が導電性材料２５０によって実質的に充填された処理段階を示す。また、導電性材料２５０の堆積を、図３Ａ〜図３Ｋに関して上述した温度と同じか、同様か、又はそれより低温で行うことにより、半導体基板２００のアクティブデバイス又は他の部品に対する損傷をなくすか又は低減するのに役立つことができる。たとえば、導電性材料２５０の電気化学堆積は、略室温で行われる場合あがる。
【００２８】
図４Ｃに示すように、導電性材料２５０は、開口２１０の各々の容積全体を実質的に充填し、誘電体層２１８の上面２１９を越えて延在する場合がある。図４Ｄに示すように、開口２１０が導電性材料２５０で実質的に充填された後、開口の各々を充填する導電性材料２５０の一部を、ＣＭＰのような材料除去プロセスを用いて制御された方法で除去することにより、導電性材料２５０が、誘電体層２１８の上面２１９を越えて延在しないようにすることができる。
【００２９】
図４Ｅに示すように、たとえば誘電体層２１８の上に堆積されたフォトレジスト層をフォトリソグラフィによってパターニングし誘電体層２１８を通じてエッチングすることにより、誘電体層２１８、及び対応するコンタクト領域２０６に、開口２５１が形成される。次に、図４Ｆに示し図３Ｊに関して上述したように、開口２１０の各々を充填する導電性材料２５０を、半導体基板２００の能動回路及び／又は受動部品に電気的に結合された対応するコンタクト領域２０６に電気的に結合するように、導電線２５２を形成することができる。図４Ｇに示すように、ＣＭＰ又は別の適切なプロセスを用いて制御された方法で半導体基板２００の背面２０４から材料を除去して、開口２１０の各々を充填する導電性材料２５０を露出させることにより、半導体基板２００は薄型化され、それにより基板貫通相互接続２５４が形成される。
【００３０】
開示した基板貫通相互接続を形成した後、必要に応じて個々の半導体ダイを形成するように、任意の既知の技法を用いて半導体基板を単一化することができる。そして、個々の半導体ダイを適切に積層することにより、多数の異なるタイプの既知の半導体デバイスアセンブリ構成を形成することができる。本発明の他の実施形態では、開示した基板貫通相互接続を含む複数の半導体基板を、互いに積層し、接合し、電気的に相互接続することができる。そして、積層され接合された半導体基板を適切に切断することにより、複数の半導体デバイスアセンブリを形成することができる。
【００３１】
本発明を特定の実施形態に関して説明してきたが、本発明はこれらの実施形態に限定されないことが意図されている。本発明の精神内にある変更形態は、当業者には明らかとなろう。たとえば、本発明の別の実施形態では、半導体基板にアクティブデバイス及び／又は受動部品を形成する前に、半導体基板に基板貫通相互接続を形成してもよく、基板貫通相互接続を部分的に又は完全に形成した後に、アクティブデバイス及び／又は受動部品を形成してもよい。本発明のさらに別の実施形態では、全ウェハ又は部分ウェハのような、比較的大きい半導体基板とは対照的に、個々の単一化された半導体ダイに基板貫通相互接続を形成してもよい。
【００３２】
上述した説明では、説明の目的で、本発明が完全に理解されるように特定の術語を使用した。しかしながら、当業者には、本発明を実施するために特定の詳細は必須ではないことが明らかとなろう。本発明の特定の実施形態の上述した説明は、例示及び説明の目的で提示されている。それらは、本発明を網羅するようにも、又は開示した厳密な形態に限定するようにも意図されていない。明らかに、上記教示に鑑みて多くの変更形態及び変形形態が可能である。実施形態を、本発明及びその実際的な適用の原理を最もよく説明するために示し且つ説明しており、それにより、当業者は、企図される特定の使用に適するようにさまざまに変形して、本発明及びさまざまな実施形態を最適に利用することができる。本発明の範囲は、特許請求の範囲及びそれらの均等物によって定義されることが意図されている。
【図１】
2010517267.tif 000003
【図２Ａ】
2010517267.tif 000004
【図２Ｂ】
2010517267.tif 000005
【図２Ｃ】
2010517267.tif 000006
【図３Ａ】
2010517267.tif 000007
【図３Ｂ】
2010517267.tif 000008
【図３Ｃ】
2010517267.tif 000009
【図３Ｄ】
2010517267.tif 000010
【図３Ｅ】
2010517267.tif 000011
【図３Ｆ】
2010517267.tif 000012
【図３Ｇ】
2010517267.tif 000013
【図３Ｈ】
2010517267.tif 000014
【図３Ｉ】
2010517267.tif 000015
【図３Ｊ】
2010517267.tif 000016
【図３Ｋ】
2010517267.tif 000017
【図４Ａ】
2010517267.tif 000018
【図４Ｂ】
2010517267.tif 000019
【図４Ｃ】
2010517267.tif 000020
【図４Ｄ】
2010517267.tif 000021
【図４Ｅ】
2010517267.tif 000022
【図４Ｆ】
2010517267.tif 000023
【図４Ｇ】
2010517267.tif 000024
【国際調査報告】
2010517267.tif 000025
2010517267.tif 000026