(57)【要約】  本発明は、複数のチャージポンプ回路、チャージポンプ制御信号、およびアクティブなチャージポンプのアクティブな容量性エレメントを用いて、昇圧された電圧を生成するための装置および方法に関するものである。さらに、本発明は、活性化されたチャージポンプの容量性エレメントが、チャージポンプへの入力電圧およびチャージポンプ信号に応じて充電される、装置および方法、ならびにダイナミックランダムアクセスメモリを提供するものである。
2010539627.tif 000002
【特許請求の範囲】
【請求項１】
昇圧された電圧を生成するための装置であって、
入力電圧を用いて動作可能で、かつチャージポンプ信号および各制御信号に応答する複数のチャージポンプ回路であり、前記複数のチャージポンプ回路のそれぞれが、容量性エレメントを含み、かつ各制御信号に応じて活性化可能であり、活性化されたチャージポンプ回路の前記容量性エレメントが、前記入力電圧および前記チャージポンプ信号のうちの少なくとも一方に応じて充電され、前記活性化されたチャージポンプ回路の電荷が、前記昇圧された電圧を提供することに寄与するチャージポンプ回路を備える装置。
【請求項２】
前記複数のチャージポンプ回路のそれぞれを、前記各制御信号に応じて個々に活性化することができる、請求項1に記載の装置。
【請求項３】
チャージポンプに関する情報に従って前記制御信号を前記各チャージポンプ回路に提供するためのチャージポンプコントローラをさらに備える、請求項2に記載の装置。
【請求項４】
前記チャージポンプコントローラは、活性化すべきチャージポンプ回路を指定する前記制御信号を提供する、請求項3に記載の装置。
【請求項５】
前記複数のチャージポンプ回路のそれぞれが同じ電荷を提供し、前記活性化されたチャージポンプ回路の全体の電荷が、前記活性化されたチャージポンプ回路の数に比例する、請求項4に記載の装置。
【請求項６】
昇圧された電圧を生成するための方法であって、
容量性エレメントをそれぞれが含む複数のチャージポンプ回路に、チャージポンプ信号を提供するステップと、
前記複数のチャージポンプ回路に各制御信号を提供するステップと、
活性化されたチャージポンプ回路の前記容量性エレメントが充電されるように、前記各制御信号によりチャージポンプ回路を活性化し、それにより、前記活性化されたチャージポンプ回路の電荷を用いて前記昇圧された電圧を生成するステップと
を含む方法。
【請求項７】
活性化する前記ステップは、
前記各制御信号に応じて、前記複数のチャージポンプ回路のそれぞれを個々に活性化するステップを含む、請求項6に記載の方法。
【請求項８】
各制御信号を提供する前記ステップは、
前記チャージポンプを実行するための情報を提供するステップと、
前記情報に基づいて、前記制御信号を提供するステップと
を含む、請求項7に記載の方法。
【請求項９】
チャージポンプ信号を提供する前記ステップは、
2つのレベルを有する繰返し信号を、前記複数のチャージポンプ回路のそれぞれに提供するステップであり、前記活性化されたチャージポンプ回路の前記容量性エレメントが、前記繰返し信号の前記2つのレベルのうちの一方に応じて充電され、前記容量性エレメントの電荷が、昇圧された電圧を提供するステップを含む、請求項6に記載の方法。
【請求項１０】
繰返し信号を提供する前記ステップは、「ハイ」および「ロー」レベルを有する発振信号を提供するステップを含む、請求項9に記載の方法。
【請求項１１】
スリープモード中にデータがリフレッシュされる記憶セルを有するダイナミックランダムアクセスメモリ(DRAM)であって、
前記DRAMの動作に使用される出力電圧を提供するための電圧プロバイダと、
前記出力電圧が、所定レベルに達しているかどうかを判定して、判定結果を提供するための判定器と、
前記スリープモードにおけるリフレッシュ時間に応じて、制御出力を提供するためのコントローラとを備え、前記電圧プロバイダが、前記判定結果および前記制御出力に応じて、前記出力電圧として昇圧された電圧を提供するDRAM。
【請求項１２】
前記電圧プロバイダは、
前記制御出力に応じて、前記昇圧された電圧を提供するためのブースト回路であって、複数のブースト動作セグメントを含み、前記ブースト動作セグメントのそれぞれを、前記制御出力に応じて個々に活性化できるブースト回路を備える、請求項11に記載のDRAM。
【請求項１３】
前記コントローラは、
前記リフレッシュ時間に従って活性化される前記複数のブースト動作セグメントのうちの1組を選択するために前記制御出力を提供するセグメントセレクタであって、前記1組の前記選択されたブースト動作セグメントからの前記昇圧された出力が、前記電圧プロバイダからの前記出力電圧として、合成された出力を生成するように合成可能であるセグメントセレクタを備える、請求項12に記載のDRAM。
【請求項１４】
前記判定結果に応じて、前記スリープモード中に発振信号を前記電圧プロバイダに提供するための発振信号プロバイダをさらに備える、請求項13に記載のDRAM。
【請求項１５】
前記ブースト動作セグメントのそれぞれは、
前記発振信号に応じて出力電圧をポンピングするためのポンプ回路であって、ポンピングされた出力電圧が、前記ブースト動作セグメントの前記昇圧された出力として提供されるポンプ回路を備える、請求項14に記載のDRAM。
【請求項１６】
前記電圧プロバイダは、
前記DRAM中でワードブートストラップ電圧として使用される前記出力電圧を提供するためのポンプ回路を備える、請求項11に記載のDRAM。
【請求項１７】
前記ポンプ回路は、
前記ワードブートストラップ電圧として、正の電圧を生成するためのワードブートストラップ電圧プロバイダを備える、請求項16に記載のDRAM。
【請求項１８】
前記電圧プロバイダは、
前記DRAM中で、基板バイアス電圧として使用される前記出力電圧を提供するためのポンプ回路を備える、請求項11に記載のDRAM。
【請求項１９】
前記ポンプ回路は、
前記基板バイアス電圧として、負の電圧を生成するための基板バイアス電圧プロバイダを備える、請求項18に記載のDRAM。
【請求項２０】
ダイナミックランダムアクセスメモリ(DRAM)のスリープモード中にデータがリフレッシュされる記憶セルを含む前記DRAMに対して動作電圧を供給するための装置であって、
前記スリープモードにおけるリフレッシュ時間に応じて変化する、前記DRAMで使用するためのワードブートストラップ電圧および基板バイアス電圧を供給するための第1および第2の電圧供給器を備える装置。
【請求項２１】
前記第1の電圧供給器が、
前記DRAMの動作のために使用される第1の出力電圧を提供するための第1の電圧プロバイダと、
前記第1の出力電圧が、第1の所定レベルに達しているかどうかを判定して、第1の判定結果を提供するための第1の判定器と
を備える、請求項20に記載の装置。
【請求項２２】
前記第2の電圧供給器は、
前記DRAMの動作のために使用される第2の出力電圧を提供するための第2の電圧プロバイダと、
前記第2の出力電圧が、第2の所定レベルに達しているかどうかを判定して、第2の判定結果を提供するための第2の判定器と
を備える、請求項21に記載の装置。
【請求項２３】
前記第1の電圧供給器は、
前記スリープモードにおけるリフレッシュ時間に応じて制御出力を提供するためのコントローラを備え、
前記第1および第2の電圧プロバイダのそれぞれが、前記各判定結果および前記制御出力に応じて、前記出力電圧として昇圧された電圧を提供する、請求項22に記載の装置。
【請求項２４】
前記第1の電圧プロバイダは、
第1の昇圧された出力を生成するための前記制御出力に応じて、それぞれを個々に活性化することのできる複数の第1のブースト動作セグメントを備え、
前記コントローラは、
前記リフレッシュ時間に従って活性化される、前記複数の第1のブースト動作セグメントのうちの1組を選択するために前記制御出力を提供するセグメントセレクタであって、前記1組の前記選択された第1のブースト動作セグメントからの前記昇圧された出力が、前記第1の電圧プロバイダからの前記出力電圧として、合成された出力を生成するように合成可能であるセグメントセレクタを備え、
前記第2の電圧プロバイダは、
第2の昇圧された出力を生成するための前記制御出力に応じて、それぞれを個々に活性化することのできる複数の第2のブースト動作セグメントを備え、
前記コントローラは、
前記リフレッシュ時間に従って活性化される、前記複数の第2のブースト動作セグメントのうちの1組を選択するために前記制御出力を提供する第2のセグメントセレクタであって、前記1組の前記選択された第2のブースト動作セグメントからの前記昇圧された出力が、前記第2の電圧プロバイダからの前記第2の出力電圧として、合成された出力を生成するように合成可能である第2のセグメントセレクタを備える、請求項23に記載の装置。
【請求項２５】
前記第1の出力電圧がワードブートストラップ電圧を含み、
前記第2の出力電圧が基板バイアス電圧を含む、請求項24に記載の装置。
【請求項２６】
前記第1の電圧供給器は、
前記スリープモードにおけるリフレッシュ時間に応じて第1の制御出力を提供するための第1のコントローラであって、前記第1の電圧プロバイダが、前記第1の判定結果および前記第1の制御出力に応じて、前記第1の出力電圧として第1の昇圧された電圧を提供する第1のコントローラをさらに備え、
前記第2の電圧供給器は、
前記スリープモードにおけるリフレッシュ時間に応じて第2の制御出力を提供するための第2のコントローラであって、前記第2の電圧プロバイダが、前記第2の判定結果および前記第2の制御出力に応じて、前記第2の出力電圧として第2の昇圧された電圧を提供する第2のコントローラをさらに備える、請求項23に記載の装置。
【請求項２７】
前記第1の電圧プロバイダは、
第1の昇圧された出力を生成するための前記第1の制御出力に応じて、それぞれを個々に活性化することのできる複数の第1のブースト動作セグメントを備え、
前記第1のコントローラは、
前記リフレッシュ時間に従って活性化される、前記複数の第1のブースト動作セグメントのうちの1組を選択するために前記第1の制御出力を提供する第1のセグメントセレクタであって、前記1組の前記選択された第1のブースト動作セグメントのからの前記昇圧された出力が、前記第1の電圧プロバイダからの前記第1の出力電圧として、合成された出力を生成するように合成可能であるセグメントセレクタを備え、
前記第2の電圧プロバイダは、
第2の昇圧された出力を生成するための前記第2の制御出力に応じて、それぞれを個々に活性化することのできる複数の第2のブースト動作セグメントを備え、
前記第2のコントローラは、
前記リフレッシュ時間に従って活性化される、前記複数の第2のブースト動作セグメントのうちの1組を選択するために前記第2の制御出力を提供する第2のセグメントセレクタであって、前記1組の前記選択された第2のブースト動作セグメントからの前記昇圧された出力が、前記第2の電圧プロバイダからの前記第2の出力電圧として、合成された出力を生成するように合成可能である第2のセグメントセレクタを備える、請求項26に記載の装置。
【請求項２８】
前記第1および第2のコントローラが、前記スリープモードにおける前記リフレッシュ時間に応じて、前記第1および第2の制御出力をそれぞれ提供する、請求項27に記載の装置。
【請求項２９】
前記第1の出力電圧がワードブートストラップ電圧を含み、
前記第2の出力電圧が基板バイアス電圧を含む、請求項28に記載の装置。
【請求項３０】
スリープモード中にデータがリフレッシュされる記憶セルを有するダイナミックランダムアクセスメモリ(DRAM)に対して昇圧された電圧を生成するための方法であって、
前記DRAMの動作のために使用される出力電圧を提供するステップと、
前記出力電圧が所定レベルに達しているかどうかを判定して、判定結果を提供するステップと、
前記スリープモードにおけるリフレッシュ時間に応じて制御出力を提供し、それにより、前記判定結果および前記制御出力に応じて、前記出力電圧として昇圧された電圧を提供するステップと
を含む方法。
【請求項３１】
出力電圧を提供する前記ステップは、
前記制御出力に応じて前記昇圧された電圧を提供するステップであって、前記ブースト回路が、昇圧された出力を生成するための前記制御出力に応じてそれぞれを個々に活性化することのできる複数のブースト動作セグメントを含んでいるステップを含む、請求項30に記載の方法。
【請求項３２】
制御信号を提供する前記ステップは、
前記リフレッシュ時間に従って活性化される前記複数のブースト動作セグメントのうちの1組を選択するために前記制御出力を提供するステップであって、前記1組の前記選択されたブースト動作セグメントからの前記昇圧された出力が、前記電圧プロバイダからの前記出力電圧として、合成された出力を生成するように合成可能であるステップを含む、請求項31に記載の方法。
【請求項３３】
前記判定結果に応じて、前記スリープモード中に、前記電圧プロバイダに発振信号を提供するステップをさらに含む、請求項30に記載の方法。
【請求項３４】
前記出力電圧を提供する前記ステップは、
前記発振信号に応じて出力電圧をポンピングするステップであって、ポンピングされた出力電圧が、前記ブースト動作セグメントの前記昇圧された出力として提供されるステップを含む、請求項33に記載の方法。
【請求項３５】
ダイナミックランダムアクセスメモリ(DRAM)のスリープモード中にデータがリフレッシュされる記憶セルを含む前記DRAMに対して、動作電圧を供給するための方法であって、
ワードブートストラップ電圧を供給するステップと、
前記DRAMで使用するための基板バイアス電圧を供給するステップとを含み、前記ワードブートストラップ電圧および前記基板バイアス電圧が、前記スリープモードにおけるリフレッシュ時間に応じて変化する方法。
【請求項３６】
ワードブートストラップ電圧を供給する前記ステップは、
前記DRAMの動作のために使用される出力電圧を提供するステップと、
前記出力電圧が、所定レベルに達しているかどうかを判定して、判定結果を提供するステップと、
前記スリープモードにおけるリフレッシュ時間に応じて制御出力を提供し、それにより、前記判定結果および前記制御出力に応じて前記出力電圧として、昇圧された電圧を提供するステップと
を含む、請求項35に記載の方法。
【請求項３７】
基板バイアス電圧を供給する前記ステップは、
前記DRAMの動作のために使用される出力電圧を提供するステップと、
前記出力電圧が、所定レベルに達しているかどうかを判定して、判定結果を提供するステップと、
前記スリープモードにおけるリフレッシュ時間に応じて制御出力を提供し、それにより、前記判定結果および前記制御出力に応じて前記出力電圧として、昇圧された電圧を提供するステップと
を含む、請求項36に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体装置に関するものであり、また詳細には、チャージポンプを有する昇圧電圧生成装置、およびそれを使用するダイナミックランダムアクセスメモリに関するものである。
【背景技術】
【０００２】
例えば、ダイナミックランダムアクセスメモリ(DRAM)など、半導体メモリ装置は、1ビットのデータをそれぞれが記憶するセルの配列中にデータを記憶する。セル配列は、通常、行および列で構成され、特定のセルは、配列内でその行および列を指定することによりアドレス指定される。行のセルは共にワード線に接続され、列のセルは共にビット線に接続される。センスアンプは、セル中のデータを検出するように接続される。
【０００３】
DRAMセルのそれぞれは、蓄積キャパシタを含む。したがって、記憶されたデータ(すなわち、充電されたキャパシタ)は、比較的短い時間期間の後に失われることになるので、セルは、「ダイナミック(動的)」であると見なされる。記憶されたデータを保持するために、各セルの蓄積キャパシタの充電状態を、反復式に再適用することにより、DRAMセルの内容が周期的にリフレッシュされる。リフレッシュ動作は、セル中のデータがセンスアンプにより感知され、データがセルに再書込みされる点で、読出し動作と同様のものである。したがって、データは、セル中で「リフレッシュ」される。リフレッシュ動作は、行アドレスによりワード線をイネーブルにし、かつセンスアンプをイネーブルにすることにより行われる。リフレッシュ動作は、DRAMがアクティブモードにあるときに行われる「オートリフレッシュ」、またはDRAMがスリープモードにあるときに行われる「セルフリフレッシュ」とすることができる。
【０００４】
セルのキャパシタを充電するのに十分であり、アクセストランジスタのゲート電圧に対して必要な、外部供給電圧(Vdd)から得られるブーストは、DRAMの様々な特性で変化する。例えば、リフレッシュ動作がスリープモードで行われる場合、電圧降下を克服するために必要な電流ブースト量は、リフレッシュ時間が減少するにつれて増加する。内部電圧源は、通常、変化するリフレッシュ時間とは関係なく構成され、予想される最悪のリフレッシュ時間だけを考慮することに依拠することがしばしばある。DRAMのリフレッシュレートは、通常、製造者により、データが失われないことを保証する時間期間に設定される。しかし、この時間期間は、必要以上に頻度が高くなる可能性があり、電力消費を低減するために、この頻度を減らすようにするのが望ましいはずである。内部電圧源の最大駆動容量は、通常、最悪のリフレッシュ特性(すなわち、最短の時間期間)に従って決定される。したがって、必要以上の電流が供給され、多くの電力消費を生ずる結果となる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、0.13μmから0.18μmのサイズ範囲にあるDRAMは、通常、(例えば、8msを超える)より長いリフレッシュ時間を有しており、したがって、スリープモードの電流要件は低い。DRAMのサイズが約90nmに減少すると、より短く、より変化しやすいリフレッシュ期間を有するMIM(金属-絶縁体-金属)タイプのキャパシタが使用される。セルフリフレッシュポンプ回路は、生成される電圧ブーストおよび電流におけるこの変動性を容易に処理することができない。したがって、リフレッシュ時間期間は、予想される最短の期間に従って設定される可能性がある。DRAMが、より高いリフレッシュ時間期間を有する場合、スリープモードにおいて過剰補給となり、また非効率的に電力を使用する結果になりうる。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、昇圧された電圧を生成するための装置であって、入力電圧を用いて動作可能で、かつチャージポンプ信号および各制御信号に応答する複数のチャージポンプ回路であり、複数のチャージポンプ回路のそれぞれが、容量性エレメントを含み、かつ各制御信号に応じて活性化可能であり、活性化されたチャージポンプ回路の容量性エレメントが、入力電圧とチャージポンプ信号のうちの少なくとも一方に応じて充電され、活性化されたチャージポンプ回路の電荷が、昇圧された電圧を提供することに寄与するチャージポンプ回路を備える装置が提供される。
【０００７】
例えば、複数のチャージポンプ回路のそれぞれは、各制御信号に応じて個々に活性化することができる。さらなるチャージポンプコントローラにより、制御信号を、チャージポンプに関する情報に従って、各チャージポンプ回路に提供することができる。チャージポンプコントローラにより、活性化すべきチャージポンプ回路が指定される。
【０００８】
本発明の他の態様によれば、昇圧された電圧を生成するための方法が提供される。本方法は、容量性エレメントをそれぞれが含む複数のチャージポンプ回路に、チャージポンプ信号を提供するステップと、複数のチャージポンプ回路に各制御信号を提供するステップと、活性化されたチャージポンプ回路の容量性のエレメントが充電されるように、各制御信号によりチャージポンプ回路を活性化し、それにより、活性化されたチャージポンプ回路の電荷を用いて昇圧された電圧を生成するステップとを含む。
【０００９】
例えば、活性化するステップは、各制御信号に応じて、複数のチャージポンプ回路のそれぞれを個々に活性化するステップを含む。各制御信号を提供するステップは、チャージポンプを実行するための情報を提供するステップと、情報に基づいて、制御信号を提供するステップとを含む。
【００１０】
本発明の他の態様によれば、スリープモード中にデータがリフレッシュされる記憶セルを有するダイナミックランダムアクセスメモリ(DRAM)が提供される。DRAMは、DRAMの動作に使用される出力電圧を提供するための電圧プロバイダと、出力電圧が、所定レベルに達しているかどうかを判定して、判定結果を提供するための判定器と、スリープモードにおけるリフレッシュ時間に応じて、制御出力を提供するためのコントローラとを備え、電圧プロバイダが、判定結果および制御出力に応じて、出力電圧として昇圧された電圧を提供する。
【００１１】
例えば、電圧プロバイダは、制御出力に応じて、昇圧された電圧を提供するためのブースト回路であって、複数のブースト動作セグメントを含み、ブースト動作セグメントのそれぞれを、制御出力に応じて個々に活性化できるブースト回路を備える。
【００１２】
コントローラは、リフレッシュ時間に従って活性化される複数のブースト動作セグメントのうちの1組を選択するために制御出力を提供するセグメントセレクタであって、1組の選択されたブースト動作セグメントからの昇圧された出力は、電圧プロバイダからの出力電圧として、合成された出力を生成するように合成可能であるセグメントセレクタを備えることができる。
【００１３】
本発明の他の態様によれば、ダイナミックランダムアクセスメモリ(DRAM)のスリープモード中にデータがリフレッシュされる記憶セルを含むDRAMに動作電圧を供給するための装置が提供される。装置は、スリープモードにおけるリフレッシュ時間に応じて変化する、DRAMで使用するためのワードブートストラップ電圧および基板バイアス電圧を供給するための第1および第2の電圧供給器を備える。
【００１４】
例えば、第1の電圧供給器は、DRAMの動作のために使用される第1の出力電圧を提供するための第1の電圧プロバイダと、第1の出力電圧が、第1の所定レベルに達しているかどうかを判定して、第1の判定結果を提供するための第1の判定器とを備える。
【００１５】
第2の電圧供給器は、DRAMの動作のために使用される第2の出力電圧を提供するための第2の電圧プロバイダと、第2の出力電圧が第2の所定レベルに達しているかどうかを判定して、第2の判定結果を提供するための第2の判定器とを備えることができる。
【００１６】
本発明の他の態様によれば、スリープモード中にデータがリフレッシュされる記憶セルを有するダイナミックランダムアクセスメモリ(DRAM)に対して昇圧された電圧を生成するための方法が提供される。本方法は、DRAMの動作のために使用される出力電圧を提供するステップと、出力電圧が所定レベルに達しているかどうかを判定して、判定結果を提供するステップと、スリープモードにおけるリフレッシュ時間に応じて制御出力を提供し、それにより、判定結果および制御出力に応じて、出力電圧として昇圧された電圧を提供するステップとを含む。
【００１７】
本発明の他の態様によれば、ダイナミックランダムアクセスメモリ(DRAM)のスリープモード中にデータがリフレッシュされる記憶セルを含むDRAMに対して、動作電圧を供給するための方法が提供される。本方法は、ワードブートストラップ電圧を供給するステップと、DRAMで使用するための基板バイアス電圧を供給するステップとを含み、ワードブートストラップ電圧および基板バイアス電圧が、スリープモードにおけるリフレッシュ時間に応じて変化する。
【００１８】
例えば、ワードブートストラップ電圧を供給するステップは、DRAMの動作のために使用される出力電圧を提供するステップと、出力電圧が所定レベルに達しているかどうかを判定して、判定結果を提供するステップと、スリープモードにおけるリフレッシュ時間に応じて制御出力を提供し、それにより、判定結果および制御出力に応じて出力電圧として、昇圧された電圧を提供するステップとを含む。
【００１９】
基板バイアス電圧を供給するステップは、DRAMの動作のために使用される出力電圧を提供するステップと、出力電圧が所定レベルに達しているかどうかを判定して、判定結果を提供するステップと、スリープモードにおけるリフレッシュ時間に応じて制御出力を提供し、それにより、判定結果および制御出力に応じて出力電圧として、昇圧された電圧を提供するステップとを含むことができる。
【００２０】
本発明の他の態様および特徴は、添付の図面と併せて、本発明の特有の諸実施形態の以下の説明を再検討すれば、当業者には明らかとなる。
【００２１】
本発明の諸実施形態を、次に、例示のためにすぎないが、添付の図面を参照して説明する。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態に係る昇圧された電圧を生成する構成を示すブロック図である。
【図２】本発明の他の実施形態に係るダイナミックランダムアクセスメモリ(DRAM)を示すブロック図である。
【図３】図2で示されたワードブートストラップ電圧発生器の例の細部を示すブロック図である。
【図４】図3で示されたポンプ信号プロバイダの例を示すブロック図である。
【図５】図3で示されたポンプセグメントイネーブルコントローラの例を示すブロック図である。
【図６】図3のワードブートストラップ電圧発生器に対して示されたスリープモードポンプ回路のセグメントの例を示す図である。
【図７】図3で示されたワードブートストラップ電圧発生器により行われる動作の流れ図である。
【図８】図3で示されたポンプ信号プロバイダの他の例を示すブロック図である。
【図９】図8で示されたポンプ信号プロバイダを有するワードブートストラップ電圧発生器により行われる動作の流れ図である。
【図１０】図3で示されたポンプ信号プロバイダの他の例を示すブロック図である。
【図１１】図2で示された基板バイアス電圧発生器の例の細部を示すブロック図である。
【図１２】図11で示されたポンプ信号プロバイダの例を示すブロック図である。
【図１３】図12で示された基板バイアス電圧発生器に対するスリープモードポンプ回路のセグメントの例を示す図である。
【図１４】図11で示された基板バイアス電圧発生器により行われる動作の流れ図である。
【図１５】図11で示されたポンプ信号プロバイダの他の例を示すブロック図である。
【図１６】図15で示されたポンプ信号プロバイダを有する基板電圧発生器により行われる動作の流れ図である。
【図１７】図11で示されたポンプ信号プロバイダの他の例を示すブロック図である。
【図１８】本発明の他の実施形態に係るダイナミックランダムアクセスメモリ(DRAM)の他の例を示すブロック図である。
【図１９】図18で示されたワードブートストラップ電圧発生器の例の細部を示すブロック図である。
【図２０】図18で示された基板バイアス電圧発生器の例を示すブロック図である。
【発明を実施するための形態】
【００２３】
一例実施形態の以下の詳細な説明では、添付の図面に対して参照が行われるが、図面は、本明細書の一部を形成し、かつそこでは、例示のために特定の一例実施形態が示されている。これらの諸実施形態は、本発明を当業者が実施できるように十分詳細に述べられており、他の実施形態を使用できること、および本発明の範囲を逸脱することなく、論理的、機械的、電気的、および他の変更を行えることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではない。
【００２４】
概して、本発明は、チャージポンプ回路を有する昇圧電圧生成器を提供する。
【００２５】
図1は、本発明の実施形態に係る昇圧された電圧を生成する構成を示している。図1を参照すると、昇圧電圧生成器は、1群のチャージポンプ回路CP_1、CP_2、...、CP_m-1、およびCP_mを含み、mは1を超える整数である。チャージポンプ回路CP_1、CP_2、...、CP_m-1、およびCP_mのそれぞれは、容量性エレメントCPEをその中に含み、また入力電圧Viを受け取る。さらに、昇圧電圧生成器は、チャージポンプのための活性化コントローラCPCを含む。活性化コントローラCPCは、チャージポンプに関する情報を含む入力信号INに応じて、1群のチャージポンプ活性化信号CPA_1、CPA_2、...、CPA_m-1、およびCPA_mを、チャージポンプ回路CP_1、CP_2、...、CP_m-1、およびCP_mにそれぞれ提供する。チャージポンプ回路CP_1、CP_2、...、CP_m-1、およびCP_mのそれぞれは、発振器(図示せず)から送られる発振信号など、「ハイ(high)」と「ロー(low)」の2つのレベルを有する繰返し信号であるポンプ信号CPSを受け取る。
【００２６】
チャージポンプ活性化信号CPA_1、CPA_2、...、CPA_m-1、およびCPA_mのそれぞれ1つに応じて、チャージポンプ回路が活性化される。活性化されたチャージポンプ回路は、ポンプ信号CPSに応じて、電圧ブースト機能および電流ポンピングを行う。
【００２７】
昇圧電圧生成器は、昇圧された出力電圧Voを、容量性エレメントLCPを有する、例えば、半導体装置およびメモリ回路などの負荷LDに提供する。昇圧された電圧は、正または負とすることができる。正の電圧Vopおよび負の電圧Vonを生成する場合、入力電圧Viは、それぞれ、正の電圧Vipおよびゼロの電圧Vioである。
【００２８】
正の昇圧電圧Vopの生成器では、活性化されたチャージポンプ回路のそれぞれの中の容量性エレメントCPEが、1つのレベル(例えば、「ロー」)を有するポンプ信号CPSに応じて、入力電圧Vipにより充電される。ポンプ信号CPSが他のレベル(例えば、「ハイ」)である場合、活性化されたチャージポンプ回路のそれぞれで充電された電圧レベルは昇圧され、また容量性エレメントCPEの電荷が、負荷LDの容量性エレメントLCPと共用される。したがって、電流は、活性化されたチャージポンプ回路から、負荷LDへと流れる。その結果、活性化されたチャージポンプ回路中のすべての容量性エレメントCPEの合成された電荷により、正の昇圧された出力電圧Vop、およびチャージポンプ回路CP_1、CP_2、...、CP_m-1、およびCP_mからの電流ポンピングが生成される。
【００２９】
1つのレベル(例えば、「ハイ」)を有するポンプ信号CPSに応じて、負の昇圧された電圧Vonの生成器では、活性化されたチャージポンプ回路のそれぞれにおける容量性エレメントCPEが、「ハイ」レベル電圧で充電される。ポンプ信号CPSが他のレベル(例えば、「ロー」)である場合、容量性エレメントCPEの電荷は、負荷LDの容量性エレメントLCPと共用される。その結果、活性化されたチャージポンプ回路中のすべての容量性エレメントCPEの合成された電荷により、負の昇圧された出力電圧Von、およびチャージポンプ回路CP_1、CP_2、...、CP_m-1、およびCP_mからの電流ポンピングが生成される。
【００３０】
入力信号INに含まれた情報を用いて、チャージポンプ活性化コントローラCPCは、どのチャージポンプ回路が活性化されるかを判定する。チャージポンプ回路CP_1、CP_2、...、CP_m-1、およびCP_mのそれぞれが、同じ量の電荷を提供できる場合、合成された電荷は、活性化されたチャージポンプ回路の数に比例する。
【００３１】
図1で示すこのような昇圧電圧生成器は、例えば、ランダムアクセスメモリ(DRAM)などの半導体装置に適用可能である。昇圧電圧生成器が適用されるDRAMの諸例を説明する。
【００３２】
図2は、本発明の他の実施形態に係るダイナミックランダムアクセスメモリ(DRAM)の例を示している。図2を参照すると、DRAM100は、1ビットをそれぞれが記憶するセルの配列中にデータを記憶する。DRAM100は、行におけるセルが共にワード線により接続され、列におけるセルが共にビット線により接続されたセルの配列であるメモリ配列102を含む。ワード線およびビット線は、特定のセルにアクセスするために使用される。各セルは、例えば、データを記憶するための蓄積キャパシタ(図示せず)を含む。記憶されたデータ(すなわち、キャパシタの電荷)は、比較的短い時間期間の後に失われるので、セルは「ダイナミック(動的)」であると見なされる。記憶されたデータを保持するために、DRAMセルの内容は、充電状態を蓄積キャパシタに対して再度適用することにより周期的にリフレッシュされる。リフレッシュ動作間の最大の許容可能な時間は、蓄積キャパシタの電荷蓄積容量により決定される。リフレッシュ時間は、通常、セル中のデータ保持を保証するように設定される。
【００３３】
リフレッシュ動作は、何もデータ出力のない読出し動作と同様のものである。データをリフレッシュするために、データがセルに再書込みされる結果となるリフレッシュ動作の前に、セル中のデータはセンスアンプにより感知される。リフレッシュ動作は、行アドレスに従ってワード線をイネーブルにし、かつセンスアンプをイネーブルにすることにより行われる。リフレッシュ動作は、「オートリフレッシュ」または「セルフリフレッシュ」とすることができる。オートリフレッシュ動作では、リフレッシュコマンドは、DRAM100の動作中に周期的に生成され、他のすべてのコマンドは、リフレッシュが実施される間、中断される。セルフリフレッシュ動作は、DRAM100がスリープモードにあるとき、データ損失が起きないように周期的に行われる。
【００３４】
DRAM100は、ワード線と、データをビット線を介してセル中およびセル外へ転送するための、センスアンプおよびビット線アクセス回路106とを駆動するための行デコーダ104を含む。データパス回路は、センスアンプおよびビット線アクセス回路106と、データ入力/出力バッファ116との間のデータを結合するデータ入出力回路114を含む。アドレス指定回路は、行アドレス信号130に応じて、プリデコードされた行アドレスを生成するための行アドレスプリデコーダ108と、列アドレス信号132に応じて、ビット線アクセス装置を活性化するための列アドレスデコーダ110とを含む。センスアンプおよびビット線アクセス回路106は、セルのキャパシタを充電することにより、メモリ配列102のセルにデータを記憶し、また復元する。
【００３５】
図2で示す特定の例では、内部電圧源112は、外部供給電圧Vddを受け取ることに基づいてDRAM100の動作電圧を生成し、かつ動作モード信号128およびスリープモードポンプ制御信号122に応じて動作する。スリープモードポンプ制御信号122は、ワードブートストラップ制御信号124、および基板バイアス制御信号126を含む。ワードブートストラップ制御信号124および基板バイアス制御信号126のそれぞれは、DRAM100のリフレッシュ時間の指示を提供する。動作モード信号128は、DRAM100がスリープモードにあるか、それともアクティブモードにあるかの指示を提供する。内部電圧源112は、ワードブートストラップ電圧発生器118および基板バイアス電圧発生器120を含み、それに対して、ワードブートストラップ制御信号124および基板バイアス制御信号126がそれぞれ送られる。
【００３６】
ワードブートストラップ電圧発生器118は、動作モード信号128で示されたDRAM100の動作モード(例えば、セルフリフレッシュ/スリープモード、またはオート/アクティブモード)に応じて、正のワードブートストラップ電圧Vppを生成する。ワードブートストラップ電圧Vppは、メモリ回路、例えば、行デコーダ104に提供される。ワードブートストラップ電圧Vppは、DRAM100のワード線を駆動するために使用することができる。ワードブートストラップ電圧発生器118は、チャージポンプベースの回路であり、オートリフレッシュモードおよび通常の読出し/書込み動作のためのアクティブ電圧回路と、セルフリフレッシュモードにためのスリープモードポンプ回路とを共に有することができる。
【００３７】
基板バイアス電圧発生器120は、安定したセル配列動作を保証するために、メモリ回路、例えば、メモリ配列102のセルに送られる負の基板バイアス電圧Vbbを提供する。ワードブートストラップ電圧発生器118と同様に、基板バイアス電圧発生器120はまた、チャージポンプ回路を有する。ワードブートストラップ電圧発生器118および基板バイアス電圧発生器120は、動作モード信号128に応じて、同時にアクティブであることができる。ワードブートストラップ電圧発生器118および基板バイアス電圧発生器120は、ワードブートストラップ制御信号124および基板バイアス制御信号126に応じて、それぞれ、ブースト動作を行う。
【００３８】
ワードブートストラップ電圧Vppまたは基板バイアス電圧Vbbに対して必要な、Vddから得られるブーストは、DRAM100の様々な特性で変化する。DRAM100のリフレッシュレートは、通常、データが失われないことを保証する時間期間に設定される。しかし、この時間期間は、必要以上に頻度が高くなる可能性があり、電力消費を低減するために、この頻度を減らすようにすることが望ましい。リフレッシュ時間期間が短くなると、DRAM100の内部の電力消費が増加し、その結果、より多くの電流が必要となる。一般に、ポンプ回路は、通常、最悪のリフレッシュ特性(すなわち、最短の時間期間)に従って構成され、したがって、必要以上の電流を供給することになり、大きく電力を消費する結果となる。温度監視および可変リフレッシュレート制御回路は、それを備えた場合、リフレッシュレートを変えることができる。
【００３９】
図3は、図2で示されたワードブートストラップ電圧発生器118の例を示している。図2および3を参照すると、ワードブートストラップ電圧発生器118は、アクティブ電圧回路202および電圧レベル検出器212を含む。DRAM100がアクティブモードおよびスリープモードであるとき、動作モード信号128は、それぞれ、「ハイ」および「ロー」である。「ハイ」および「ロー」の動作モード信号128に応じて、アクティブ電圧回路202は、それぞれ、活性化および非活性化される。アクティブモードでは、アクティブ電圧回路202が活性化され、ワードブートストラップ電圧Vppが生成される。ワードブートストラップ電圧Vppが、所定の電圧レベルよりも低い場合、電圧レベル検出器212が、論理「ハイ」のレベル検出信号220を出力することになる。「ハイ」レベル検出信号220に応じて、アクティブ電圧回路202はブースト動作を行う。
【００４０】
ワードブートストラップ電圧発生器118はまた、DRAM100がスリープモードにあるとき、ブースト動作を行う。このようなスリープモードブースト動作は、アクティブ電圧回路202と同様の回路により行われる。スリープモードブースト動作回路は、ポンプ信号プロバイダ200およびスリープモードポンプ回路208を含む。図3で示される特定の例では、スリープモードポンプ回路208は複数のポンプセグメントを有する。スリープモードブースト動作回路はさらに、スリープモードポンプ回路208のセグメントを選択的に活性化させるためのポンプセグメントイネーブルコントローラ206を含む。ワードブートストラップ電圧発生器118は、そのDRAM100に対して使用されているリフレッシュ時間期間に関する情報を受け取り、この情報を使用して、DRAM100がスリープモードにあるときのリフレッシュ時間期間に従って、ワードブートストラップ電圧Vppを生成する。
【００４１】
電圧レベル検出器212は、ワードブートストラップ電圧Vppの電圧レベルを判定して、判定結果を提供する。電圧レベル検出器212は、ワードブートストラップ電圧Vppをモニタし、ワードブートストラップ電圧Vppが、正の所定電圧Vdtpよりも高いか、それとも低いかを示すためのレベル検出信号220を生成する。レベル検出信号220は、アクティブ電圧回路202およびポンプ信号プロバイダ200によって直接的または間接的に使用されて、DRAM100がスリープモードにあるか、それともアクティブモードにあるかに関係なく、ワードブートストラップ電圧Vppが近似的に一定のままであるように、電圧出力を調整する。
【００４２】
図4は、図3で示されたポンプ信号プロバイダ200の例を示す。図3および4を参照すると、動作モード信号128は、インバータ224により反転され、その反転した出力信号およびレベル検出信号220は、ANDゲート232に供給される。ANDゲート232からの出力発振活性化信号230はスリープモード発振器210に送られ、スリープモード発振器210は、次に、スリープモード発振信号234をスリープモードポンプ回路208に送る。
【００４３】
レベル検出信号220は、アクティブ電圧回路202およびポンプ信号プロバイダ200に送られる。ワードブートストラップ電圧Vppが、電圧レベル検出器212の所定レベルVdtpよりも低い場合、「ハイ」レベル検出信号220が提供される。「ハイ」レベル検出信号220の場合、アクティブ電圧回路202またはポンプ信号プロバイダ200は、動作モード信号128に応じて活性化される。電圧レベル検出器212は、ワードブートストラップ電圧Vppに対して一定の電圧を達成するように、アクティブ電圧回路202およびスリープモードポンプ回路208と共にフィードバックループ内にある。ワードブートストラップ電圧Vppが、所定レベルVdtpよりも高い場合は、「ロー」レベル検出信号220が提供される。電圧レベル検出器212は、ワードブートストラップ電圧Vppに対して一定の電圧を維持するように、アクティブポンプ回路202およびスリープモードポンプ回路208と共にフィードバックループ内にある。
【００４４】
DRAM100がスリープモードに入ったとき、動作モード信号128は、DRAM100がスリープモードにあり、ブースト動作を必要に応じて実施すべきであることを示す。セルフリフレッシュのためのブースト動作は、スリープモード発振器210、ポンプセグメントイネーブルコントローラ206、スリープモードポンプ回路208、および電圧レベル検出器212により行われる。
【００４５】
動作モード信号128は、インバータ224に送られ、その反転された出力論理信号は、ANDゲート232によりレベル検出信号220と組み合わされて、スリープモード発振器210を活性化する。スリープモードの場合、レベル検出信号220に応じて、ANDゲート232は、スリープモード発振信号234を生成するために、「ハイ」発振活性化信号230をスリープモード発振器210に提供する。
【００４６】
スリープモードポンプ回路208は、スリープモード発振信号234のエッジでのみポンピングを行う。スリープモードにおけるDRAM100の電流要件は、アクティブモードよりも低いので、スリープモード発振信号234の周波数は、アクティブ電圧回路202の発振信号の周波数よりも低くすることができる。
【００４７】
スリープモードポンプ回路208は、スリープモード発振器210からのスリープモード発振信号234と、ポンプセグメントイネーブルコントローラ206からのポンプイネーブル信号238とを受け取る。ポンプイネーブル信号238は、スリープモードポンプ回路208により駆動されるチャージポンプまたは電流の量を示す。
【００４８】
ポンプセグメントイネーブルコントローラ206は、1群のリフレッシュ時間信号124_1、124_2、...、124_n-1、および124_nを含むワードブートストラップ制御信号124を受け取る、ただし、nは1を超える整数である。ワードブートストラップ制御信号124は、DRAM100のためのリフレッシュ時間期間に関する情報を含む。リフレッシュ時間期間は、製造者により提供されたプリセット時間、またはユーザにより設定された時間とすることができる。さらに、このリフレッシュ時間は、静的なもの(例えば、DRAMの動作条件に関係なく同じ値)に、または変化する動作条件(例えば、温度など)に適合させるように動的なものにすることもできる。リフレッシュ時間信号124_1、124_2、...、124_n-1、および124_nのそれぞれは、可能なリフレッシュ時間期間を表す。リフレッシュ時間信号124_1、124_2、...、124_n-1、または124_nが「ハイ」であるとき、それは、DRAM100により使用されるリフレッシュ時間を示す。ポンプセグメントイネーブルコントローラ206は、リフレッシュ時間のこの指示を使用して、スリープモードポンプ回路208が、電圧ブーストおよび電流ポンピングをどの程度提供するかを決定する。DRAM100における電圧および電流要件は、リフレッシュ時間が短くなると大きくなるので、リフレッシュ時間が短くなることにより、より大きな電流ポンピングを行うことになる。ポンプセグメントイネーブルコントローラ206からのポンプイネーブル信号238に応じて、スリープモードポンプ回路208は、電圧ブーストおよび電流ポンピングを行う。Table 1(表1)は、リフレッシュ時間信号124_1、124_2、...、124_n-1、および124_nにより示されたリフレッシュ時間Ref_1p、Ref_2p、...、Ref_n-1p、およびRef_npの例をそれぞれ示している。
【００４９】
【表１】
2010539627.tif 000003
【００５０】
スリープモードポンプ回路208は、複数のポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zを含んでおり、zは1を超える整数である。ポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zのそれぞれは、わずかな所定量の電圧ブーストおよび電流ポンピングを提供する。ポンプセグメントイネーブルコントローラ206は、ブースト動作を実施するために、ポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zのうちのどれを活性化すべきかを決定する。
【００５１】
1群のポンプセグメントイネーブル信号238_1、238_2、...、238_z-1、および238_zは、各ポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zに送られる。ポンプセグメントイネーブル信号238_1、238_2、...、238_z-1、および238_zがハイである場合、ハイ信号を受け取るポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zは活性化される。図3および4で示す特定の例では、ポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zのそれぞれにより行われる電圧ブーストは、すべてのセグメントに対して同じである。電圧ブーストの量は、電圧レベル検出器212により制限される。電圧ブーストが超過している場合(Vpp>Vdtp)、電圧レベル検出器212は、スリープモードポンプ回路208が電圧を昇圧し続けることを実質的に停止させる「ロー」レベル検出信号220を出力する。
【００５２】
ポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zのそれぞれにより出力される、またはその中を流れる電流は相乗効果を有する。活性化されたポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zは、スリープモードポンプ回路208により出力される電流を増加させる。DRAM100がより速いリフレッシュ時間を有する場合、より大量の電流が使用されるので、ポンプセグメントイネーブルコントローラ206は、より多くの数のポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zを活性化する。
【００５３】
図5は、図3で示されたポンプセグメントイネーブルコントローラ206の例を示す。図5を参照すると、ポンプセグメントイネーブルコントローラ206は、複数(n個)のOR論理回路304_1、304_2、...、304_n-1、および304_nを含んでおり、nは1を超える整数である。OR論理回路304_1、304_2、...、304_n-1、および304_nの各々は、直列に接続されたNORゲート300およびインバータ302により形成される。
【００５４】
リフレッシュ時間信号124_1、124_2、...、124_n-1、および124_nは、DRAM100のフレッシュ時間を表している。リフレッシュ時間信号124_1、124_2、...、124_n-1、および124_nのうちの1つのみが「ハイ」であり、他のものが「ロー」である場合である。各リフレッシュ時間信号124_1、124_2、...、124_n-1、および124_nは、各NORゲート300の1つの入力として提供される。OR論理回路304_2、...、304_n-1、および304_nのそれぞれにおけるNORゲート300の他の入力は、前のOR論理回路304_1、304_2、...、および304_n-1からの出力である。OR論理回路304_1のNORゲート300の他の入力は、プルダウンされている(すなわち、論理「ロー」)。
【００５５】
OR論理回路304_1、304_2、...、304_n-1、および304_nの出力は、ポンプセグメントイネーブル信号238_z、238_z-1、...、238_2、および238_1をそれぞれ生成する。OR論理回路304_1、304_2、...、304_n-2、および304_n-1のうちの1つの出力は、次のOR論理回路304_2、...、304_n-1、および304_nの入力として提供されるので、最短のリフレッシュ時間信号(この場合、信号124_1により表されたRef_1p(=1ms))がハイである場合、すべてのポンプセグメントイネーブル信号238_1、238_2、...、238_z-1、および238_zはハイとなり、したがって、すべてのポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zがオンになり、最大の電流ポンピングを提供することになる。2番目に短いリフレッシュ時間信号(この場合、信号124_2により表されたRef_2p(=2ms))がハイである場合、1つを除くあらゆるセグメントがオンになる。最も長いリフレッシュ時間信号(この場合、信号124_nにより表されたRef_np(=n ms))がハイである場合、第1のセグメントだけがオンされる。Table 2(表2)は、ポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zが、リフレッシュ時間に従って、どのように活性化されるかの例を示す。
【００５６】
【表２】
2010539627.tif 000004
【００５７】
Table 2(表2)では、「ACT」および「NO-ACT」は、「活性化される」、および「非活性化される」をそれぞれ表す。
【００５８】
図6は、図3で示されたスリープモードポンプ回路208の1セグメントの例を示している。図6を参照すると、セグメント240_iは、ポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zのうちの任意の1つを表す。ポンプ回路セグメント240_iは、AND論理回路404、キャパシタ406、ドレイン-ゲート接続のクランプトランジスタ408、およびドレイン-ゲート接続の駆動トランジスタ412を含む。AND論理回路404は、NANDゲート400、およびそれに接続されたインバータ402により形成される。AND論理回路404の出力は、キャパシタ406を介してクランプトランジスタ408および駆動トランジスタ412に接続される。NANDゲート400は、スリープモード発振信号234およびポンプセグメントイネーブル信号238_iを受け取る。ポンプセグメントイネーブル信号238_iは、ポンプセグメントイネーブルコントローラ206からの信号である。
【００５９】
キャパシタ406は、図1の容量性エレメントCPEに相当する。ワードブートストラップ電圧Vppを受け取るメモリ回路は、容量性エレメントCppを有しており、それは、図1で示された容量性エレメントLCPに相当する。したがって、このような容量性エレメントCppは、キャパシタ406の電荷を共用し、電流は、キャパシタ406からメモリ回路に流れることができる。
【００６０】
図2〜6を参照すると、そこで示された特定の例では、ポンプ回路セグメント240_1、240_2、...、240_z-1、および240_zのそれぞれが、スリープモード発振信号234に応じて、同量の電圧ブーストおよび電流ポンピングを生成する。スリープモード発振信号234に応じて、DRAM100がスリープモードにあり(すなわち、動作モード信号128がハイである)、かつワードブートストラップ電圧Vppを昇圧されるべきである(すなわち、レベル検出信号220がハイである)とき、ポンプ回路セグメント240_iは、ポンプ機能を実施し、昇圧されたワードブートストラップ電圧Vppが提供される。スリープモード発振信号234がローである間は、キャパシタ406は、クランプトランジスタ408を介してVdd-Vthnにより充電され、次いで、スリープモード発振信号234がハイである間に、410により参照される点における充電電圧は、スリープモード発振信号234の電圧により昇圧される。Vthnは、NMOSの閾値電圧である。
【００６１】
駆動トランジスタ412は、点410における電圧が正である間、オープンである一方向ドライバである。点410における電圧が下がった場合、駆動トランジスタ412はオフとなる。セグメント240_iにより行われるブースト機能を用いると、ワードブートストラップ電圧Vppは、ゆっくりと増加する。その結果、すべての活性化されたポンプ回路セグメントの電荷が合成され、ワードブートストラップ電圧Vppを生成して、増加されブーストされた電流を達成する。
【００６２】
図6で示されたセグメント240の構成では、あらゆるセグメントが同じであり、同じ電圧および電流を生成する。当業者であれば、セグメントを、異なる電流を生成するように構成できることも理解されよう。
【００６３】
図7は、図3のワードブートストラップ電圧発生器の動作を示している。図2〜6を参照すると、DRAM100が動作し(ステップ502)、DRAM動作モードが、動作モード信号128により、スリープモードであるかどうか判定される(ステップ504)。「ハイ」動作モード信号128である場合、DRAM動作モードはアクティブモードである(ステップ504でNO)。次いで、アクティブ電圧回路202が活性化されて、アクティブモード動作のためにワードブートストラップ電圧Vppを生成する(ステップ506)。
【００６４】
「ロー」動作モード信号128では、DRAM動作モードは、スリープモードである(ステップ504でYES)。その後、ワードブートストラップ電圧Vppが、所定レベルVdtpと比較されて、前者が後者よりも低いかどうかを判定する(ステップ508)。ワードブートストラップ電圧Vppが、所定レベルVdtpよりも高い場合、電圧レベル検出器212は、「ロー」レベル検出信号220を提供する(ステップ508でNO)。次いで、DRAM動作が行われる(ステップ502)。
【００６５】
ワードブートストラップ電圧Vppが、所定レベルVdtpよりも低い場合、電圧レベル検出器212は、「ハイ」レベル検出信号220を提供する(ステップ508でYES)。「ハイ」レベル検出信号220および「ロー」動作モード信号128は、「ハイ」発振活性化信号230となり、スリープモード発振器210は、スリープモード発振信号234を生成する(ステップ510)。次いで、スリープモード発振信号234は、スリープモードポンプ回路208に送られる(ステップ512)。
【００６６】
スリープモードポンプ回路208のセグメントは、リフレッシュレートに基づいて活性化するために選択される(ステップ514)。言い換えると、リフレッシュレートが高い頻度のリフレッシュ動作を示している場合、DRAM100で多量の電流が使用されるため、多数のセグメントを活性化することになる。選択されたセグメントに基づいて、ポンプセグメント活性化信号が生成される(ステップ516)。生成されたポンプセグメント活性化信号に応じて、ポンプ回路セグメントが選択され、選択されたセグメントが活性化される。(ステップ518)。
【００６７】
選択されたセグメントからの出力は合成されて、ワードブートストラップ電圧Vppを生成する(ステップ520)。DRAM100は、ワードブートストラップ電圧Vppで動作される(ステップ502)。スリープモードでは、ステップ508〜520の動作が繰り返される。ワードブートストラップ電圧Vppが、所定レベルVdtpよりも高くなる場合(ステップ508でNO)、電圧ブーストおよび電流ポンピングは停止される。
【００６８】
図8は、図3で示されたポンプ信号プロバイダ200の他の例を示している。図8で示すポンプ信号プロバイダ200は、図4のものと同様である。図8で示す例では、スリープモード発振器210は、動作モード信号128で活性化され、またスリープモード発振器210の出力発振信号330がANDゲート232に送られる。図8のポンプ信号プロバイダを実装するDRAMにより行われる動作は図9で示される。図9で示す動作は、図7で示すものと同様である。ステップ508および510で行われる動作は反対になっている。図9の動作では、DRAMの動作モードがスリープモードであると判定されたとき(ステップ504でYES)、スリープモード発振器210は、発振信号330を生成し(ステップ510)、次いで、ワードブートストラップ電圧Vppが、所定レベルVdtpよりも低いかどうかが判定される(ステップ508)。したがって、発振信号は常に生成されるが、レベル検出信号220がハイであるときに、ポンプ回路に送られるだけである。
【００６９】
図10は、図3で示されたポンプ信号プロバイダの他の例を示している。図10で示された例では、発振器310が、パワーアップ信号により活性化され、その発振出力信号340がANDゲート232に送られる。図10のポンプ信号プロバイダにより行われる動作は、図8のものと同様である。
【００７０】
図11は、図2で示された基板バイアス電圧発生器120の例を示している。基板バイアス電圧発生器120の構成は、ワードブートストラップ電圧発生器118の構成と同様のものである。基板バイアス電圧発生器120は、ワードブートストラップ電圧発生器118と同様に機能して、基板バイアス電圧Vbbなどの昇圧された電圧を生成する。基板バイアス電圧Vbbは負の電圧である。
【００７１】
図2および11を参照すると、ワードブートストラップ電圧発生器118と同様に、基板バイアス電圧発生器120は、アクティブ電圧回路714および電圧レベル検出器718を含む。この特定の例では、電圧レベル検出器718は、基板バイアス電圧Vbbが、負の所定電圧Vdtnよりも高いか、それとも低いかを判定し、判定結果としてレベル検出信号716を出力する。DRAM100のアクティブモードおよびスリープモードにおける「ハイ」および「ロー」動作モード信号128に応じて、アクティブ電圧回路714が、それぞれ、活性化および非活性化される。
【００７２】
基板バイアス電圧発生器120は、ポンプ信号プロバイダ700、スリープモードポンプ回路712、およびポンプセグメントイネーブルコントローラ720により、スリープモードブースト動作を実施する。スリープモードポンプ回路712は、ポンプセグメントイネーブルコントローラ720により選択的に活性化される複数のポンプセグメント710_1、710_2、...、710_z-1、および710_zを有する、ただし、zは1を超える整数である。基板バイアス電圧発生器120は、スリープモードにおけるリフレッシュ時間期間に関する情報を受け取り、リフレッシュ時間に従って基板バイアス電圧Vbbを生成する。ポンプセグメントイネーブルコントローラ720の構成および動作は、図3および5のポンプセグメントイネーブルコントローラ206のものと同じである。
【００７３】
電圧レベル検出器718は、基板バイアス電圧Vbbをモニタして、レベル検出信号716を生成する。基板バイアス電圧Vbbは負であるので、レベル検出信号716は、基板バイアス電圧Vbbが、所定レベルVdtnよりも高い場合、また低い場合、それぞれ、「ハイ」、および「ロー」となる。
【００７４】
ポンプ信号プロバイダ700は、図4で示されたものと同じ回路を有する。ポンプ信号プロバイダ700は、動作モード信号128が「ロー」であり、かつレベル検出信号716が「ハイ」であるとき、スリープモード発振信号706をスリープモードポンプ回路712に提供する。スリープモード発振信号706は、図4のスリープモード発振信号234に相当する。
【００７５】
図12は、図11で示されたポンプ信号プロバイダ700の例を示す。図12で示す特定の例は、図4のものと同じ回路を有する。
【００７６】
図2、11、および12を参照すると、ANDゲート232は、レベル検出信号716および動作モード信号128の反転信号を受け取り、スリープモードポンプ回路712にスリープモード発振信号を送るスリープモード発振器210を活性化する。ポンプセグメントイネーブルコントローラ720は、DRAMのための可能なリフレッシュ時間Ref_lb、Ref_2b、...、Ref_n-1b、およびRef_nbを表すリフレッシュ時間信号126_1、126_2、...、126_n-1、および126_nを含む基板バイアス制御信号126を受け取る。リフレッシュ時間Ref_lb、Ref_2b、...、Ref_n-1b、およびRef_nbは、ワードブートストラップ電圧発生器118のためのRef_1p、Ref_2p、...、Ref_n-1p、およびRef_npとは異なることも、あるいは同じものとすることもできる。ポンプセグメントイネーブルコントローラ720は、このリフレッシュ時間の指示を使用する。ポンプセグメントイネーブルコントローラ720は、スリープモードポンプ回路712を活性化するために、複数のポンプセグメントイネーブル信号722_1、722_2、...、722_z-1、および722_zを含むポンプイネーブル信号722を提供する。
【００７７】
スリープモードポンプ回路712は、ポンプ信号プロバイダ700からのスリープモード発振信号706、ならびにポンプセグメントイネーブル信号722_1、722_2、...、722_z-1、および722_zを受け取る。ポンプセグメントイネーブルコントローラ720は、セルフリフレッシュ動作のための電圧ブーストおよび電流ポンピングの量を提供するために、これらのセグメント710_1、710_2、...、710_z-1、および710_zのうちのどれを活性化すべきかを判定する。セグメント710_1、710_2、...、710_z-1、および710_zは、ポンプセグメントイネーブル信号722_1、722_2、...、722_z-1、および722_zに基づいて活性化される。
【００７８】
基板バイアス電圧Vbbが、負の所定レベルVdtnよりも低くなった場合、スリープモードポンプ回路712が電圧の昇圧を継続することを停止させるために、「ロー」レベル検出信号716が提供される。基板バイアス電圧Vbbが、負の所定レベルVdtnよりも高くなった場合、「ハイ」レベル検出信号716が電圧ブースト動作を行うために提供される。セグメント710_1、710_2、...、710_z-1、および710_zのそれぞれによりポンピングされる電流は相乗効果を有しており、したがって、セグメント710_1、710_2、...、710_z-1、および710_zを活性化して、スリープモードポンプ回路712によりポンピングされる電流を増加させることができる。
【００７９】
図13は、図11で示されたスリープモードポンプ回路712のセグメントの例を示している。図13を参照すると、ポンプ回路セグメント710_iは、図11で示されたポンプ回路セグメント710_1、710_2、...、710_z-1、および710_zのいずれか1つを表している。ポンプ回路セグメント710_iは、AND論理回路740、キャパシタ734、ドレイン-ゲート接続のクランプトランジスタ738、およびドレイン-ゲート接続の駆動トランジスタ736を含む。AND論理回路740は、NANDゲート730、およびそれに接続されたインバータ732により形成される。ポンプ回路セグメント710_iは、図2で示されたワードブートストラップ電圧発生器118のためのセグメント240_iと同様の構成を有する。クランプトランジスタ738はアースに接続される。駆動トランジスタ736は、セグメント710_iによって生成される負電圧により、反対にバイアスされる。AND論理回路740の出力は、キャパシタ734を介して、クランプトランジスタ738および駆動トランジスタ736に接続される。NANDゲート740は、スリープモード発振信号706と、ポンプセグメントイネーブルコントローラ720からのポンプセグメントイネーブル信号722_iとを受け取る。
【００８０】
図11および13を参照すると、DRAM100がスリープモードにあり、「ハイ」ポンプセグメントイネーブル信号722_iである場合、スリープモード発振信号706がハイである間に、キャパシタ734はクランプトランジスタ738を介して充電される。次いで、スリープモード発振信号706がローである間、744で参照される点の充電電圧が昇圧される。したがって、基板バイアス電圧Vbbは、容量性エレメントCbbを有するメモリ回路に提供される。容量性エレメントCbbは、図1で示された容量性エレメントLCPに相当し、駆動トランジスタ736を介してキャパシタ734と電荷を共用する。したがって、すべての活性化されたポンプ回路セグメントの電荷が合成されて、負の基板バイアス電圧Vbbが生成される。
【００８１】
図13で示されるポンプ回路セグメント710_iは、すべてのセグメントが同じである構成を示しており、同じ電圧および電流を生成する。当業者であれば、セグメントは、単一のセグメントだけが活性化される、または複数のセグメントが活性化されるように構成できることが理解されよう。
【００８２】
図14は、図11の基板バイアス電圧発生器の動作を示している。図2および図11〜14を参照すると、DRAM100が動作し(ステップ802)、またDRAM動作モードが、動作モード信号128により、スリープモードであるかどうか判定される(ステップ804)。「ハイ」動作モード信号128である場合、DRAM動作モードは、アクティブモードである(ステップ804でNO)。次いで、アクティブ電圧回路714が活性化されて、アクティブモード動作のためのワードブートストラップ電圧Vbbが生成される(ステップ806)。
【００８３】
「ロー」動作モード信号128では、DRAM動作モードはスリープモードである(ステップ804でYES)。その後、基板バイアス電圧Vbbが負の所定レベルVdtnと比較されて前者が後者よりも高いかどうかを判定する(ステップ808)。基板バイアス電圧Vbbが、所定レベルVdtnよりも低い場合、電圧レベル検出器718は、「ロー」レベル検出信号716を提供する(ステップ808でNO)。次いで、DRAM動作が実施される(ステップ802)。
【００８４】
基板バイアス電圧Vbbが、所定レベルVdtnよりも高い場合、電圧レベル検出器718は、「ハイ」レベル検出信号716を提供する(ステップ808でYES)。「ハイ」レベル検出信号716および「ロー」動作モード信号128は、「ハイ」発振活性化信号230となり、スリープモード発振器210は、スリープモード発振信号706を生成する(ステップ810)。スリープモード発振信号706は、スリープモードポンプ回路712に送られる(ステップ812)。リフレッシュレートに基づいて、ポンプセグメント活性化信号が生成される(ステップ816)。ポンプセグメント活性化信号に応じて、スリープモードポンプ回路712のセグメントが、活性化のために選択される(ステップ818)。次いで、基板バイアス電圧Vbbが、選択されたセグメントにより生成される(ステップ820)。選択されたセグメントからの出力は合成されて、基板バイアス電圧Vbbが生成される。DRAM100は、基板バイアス電圧Vbbで動作される(ステップ802)。スリープモードでは、ステップ808〜820の動作が繰り返される。基板バイアス電圧Vbbが、所定レベルVdtnよりも低くなった場合(ステップ808でNO)、ポンピングが停止される。
【００８５】
ポンプ信号プロバイダ700は、図15で示されるように、図8のものと同じポンプ信号プロバイダ200により形成することができる。
【００８６】
図15で示されるポンプ信号プロバイダを有する基板バイアス電圧発生器120では、スリープモード発振器210は、動作モード信号128により活性化され、スリープモード発振器210の出力発振信号330がANDゲート232に供給される。図15で示されたポンプ信号プロバイダを実装するDRAMにより行われる動作は図16で示される。図16の動作は、図14のものと同様である。ステップ808と810が逆になっている。図16の動作では、DRAM動作モードがスリープモードであると判定された場合(ステップ804でYES)、スリープモード発振器210は、発振信号330を生成し(ステップ810)、次いで、基板バイアス電圧Vbbが、負の所定レベルVdtn(ステップ808)よりも高いかどうかが判定される。したがって、発振信号は、動作モード信号128に応じて常に生成されるが、レベル検出信号220がハイであるときにスリープモードポンプ回路712に送られるだけである。
【００８７】
図17は、図11で示されたポンプ信号プロバイダ700の他の例を示す。図17で示されたポンプ信号プロバイダの回路および動作は、図10のものと同様である。
【００８８】
図2で示されたDRAM100では、ワードブートストラップ制御信号124および基板バイアス制御信号126のそれぞれが、チャージポンプ動作に対するリフレッシュ時間の指示を個々に提供する。チャージポンプ動作に関する情報は、内部電圧源のワードブートストラップ電圧発生器および基板バイアス電圧発生器の両方に適用することができる。
【００８９】
図18は、本発明の他の実施形態に係る他のダイナミックランダムアクセスメモリ(DRAM)を示す。図18で示すDRAM880は、図2で示されたDRAM100の構成および機能と同様である。スリープモードポンプ制御信号は、単一の信号888だけを含み、内部電圧源882のワードブートストラップ電圧発生器884および基板バイアス電圧発生器886のための別個のコンポーネント信号を有していない。
【００９０】
図19は、図18のDRAM880で使用するためのワードブートストラップ電圧発生器884の例を示す。ワードブートストラップ電圧発生器884は、ポンプセグメントイネーブルコントローラ894以外は、図3のワードブートストラップ電圧発生器118と同じ構成および機能を有する。ポンプセグメントイネーブルコントローラ894は、図3のポンプセグメントイネーブルコントローラ206と同じ構成を有しており、内部電圧源882に供給されるスリープモード制御信号888を受け取る。スリープモード制御信号888は、DRAM880に対してリフレッシュ時間期間を指定する複数のリフレッシュ時間信号888_1、888_2、...、888_n-1、および888_nを含む、ただし、nは1を超える整数である。
【００９１】
ポンプセグメントイネーブルコントローラ894は、前の諸実施形態のポンプセグメントイネーブルコントローラと同様の方法で、スリープモードポンプ回路208のセグメントを活性化するために、ポンプセグメント信号892_1、892_2、...、892_z-1、および892_zを出力する。しかし、ポンプセグメント信号892_1、892_2、...、892_z-1、および892_zは、また基板バイアス電圧発生器886にも提供される。すなわち、ワードブートストラップ電圧発生器884および基板バイアス電圧発生器886の両方に対して、単一のポンプセグメントイネーブルコントローラ894があるにすぎない。
【００９２】
図20は、図18のDRAM880で使用するための基板バイアス電圧発生器886の例を示す。基板バイアス電圧発生器886は、ポンプセグメントイネーブルコントローラ以外は図11の基板バイアス電圧発生器120と同様な構成および機能を有する。基板バイアス電圧発生器886は、ワードブートストラップ電圧発生器884のポンプセグメントイネーブルコントローラ894からポンプセグメント信号892を受け取る。
【００９３】
図19は、ワードブートストラップ電圧発生器884の一部として、ポンプセグメントイネーブルコントローラ894を示しているが、ポンプセグメントイネーブルコントローラ894は、代替的に、基板バイアス電圧発生器886の一部とすることができ、あるいは内部電圧源882における別個の構成要素とすることもできることを当業者であれば理解されよう。
【００９４】
リフレッシュ時間信号888_1、888_2、...、888_n-1、および888_nは、ワードブートストラップ電圧発生器884および基板バイアス電圧発生器886の両方における電圧ブーストおよび電流ポンピングのために使用されるリフレッシュ時間Ref_1、Ref_2、...、Ref_n-1、およびRef_nをそれぞれ示している。ワードブートストラップ電圧発生器884および基板バイアス電圧発生器886により行われる電圧ブーストおよび電流ポンピングは、図2で示されたワードブートストラップ電圧発生器118および基板バイアス電圧発生器120のものと同様である。
【００９５】
上記の諸実施形態は、様々な信号に対するハイおよびローの値が特定の意味を有する特定の構成について述べている。これらの割り当てられた意味を逆にすることもできるが、その結果得られた構成は、様々な構成要素が適正に機能するために必要なものを変化させることを当業者であれば理解されよう。
【００９６】
上記で述べた実施形態では、動作は、簡単化のために、正の「ハイ」信号に基づいて述べられてきた。回路は、設計の好みにより、「ロー」アクティブの信号に基づいた動作を実施するように設計することもできる。トランジスタの極性を変更することができ、また異なる極性の動作電圧を、異なる極性のトランジスタに供給できることも当業者であれば明白であろう。
【００９７】
上記で述べた実施形態では、装置、エレメントおよび回路が、簡単化のために諸図で示すように互いに接続されている。実際の用途では、これらの装置、エレメント、回路などを、互いに直接的に接続してもよいが、あるいは、他の装置、エレメント、回路などを介して間接的に接続してもよい。したがって、半導体ICの実際の構成では、エレメント、回路、および装置は、互いに、直接的または間接的に結合される。
【００９８】
本発明の趣旨および範囲を逸脱することなく、本明細書で述べられた特定の実施形態から数多くの変更および展開を行いうることは、当業者であれば明らかである。
【００９９】
本発明の上記で述べた実施形態は、例示することを意図しているにすぎない。本明細書に添付の特許請求の範囲によってのみ定義される本発明の範囲から逸脱することなく、当業者により改変、変更、および変形を特定の実施形態に対して行うことができる。
【符号の説明】
【０１００】
100  DRAM
102  メモリ配列
104  行デコーダ
106  センスアンプおよびビット線アクセス回路
108  行アドレスプリデコーダ
110  列アドレスデコーダ
112  内部電圧源
114  データ入出力回路
116  データ入力/出力バッファ
118  ワードブートストラップ電圧発生器
120  基板バイアス電圧発生器
122  スリープモードポンプ制御信号
124  ワードブートストラップ制御信号
124_1〜n  リフレッシュ時間信号
126  基板バイアス制御信号
126_1〜n  リフレッシュ時間信号
128  動作モード信号
130  行アドレス信号
132  列アドレス信号
200  ポンプ信号プロバイダ
202  アクティブ電圧回路
206  ポンプセグメントイネーブルコントローラ
208  スリープモードポンプ回路
210  スリープモード発振器
212  電圧レベル検出器
220  レベル検出信号
224  インバータ
230  出力発振活性化信号
232  ANDゲート
234  スリープモード発振信号
238  ポンプイネーブル信号
238_1〜z  ポンプセグメントイネーブル信号
240_1〜z  ポンプ回路セグメント
300  NORゲート
302  インバータ
304_1〜n  OR論理回路
310  発振器
330  出力発振信号
340  発振出力信号
400  NANDゲート
402  インバータ
404  AND論理回路
406  キャパシタ
408  クランプトランジスタ
410  点
412  駆動トランジスタ
700  ポンプ信号プロバイダ
706  スリープモード発振信号
710_1〜z  ポンプセグメント
712  スリープモードポンプ回路
714  アクティブ電圧回路
716  レベル検出信号
718  電圧レベル検出器
720  ポンプセグメントイネーブルコントローラ
722  ポンプイネーブル信号
722_1〜z  ポンプセグメントイネーブル信号
730  NANDゲート
732  インバータ
734  キャパシタ
736  駆動トランジスタ
738  クランプトランジスタ
740  NANDゲート
744  点
880  DRAM
882  内部電圧源
884  ワードブートストラップ電圧発生器
886  基板バイアス電圧発生器
888  スリープモード制御信号
888_1〜n  リフレッシュ時間信号
892  ポンプセグメント信号
892_1〜z  ポンプセグメント信号
894  ポンプセグメントイネーブルコントローラ
【図１】
2010539627.tif 000005
【図２】
2010539627.tif 000006
【図３】
2010539627.tif 000007
【図４】
2010539627.tif 000008
【図５】
2010539627.tif 000009
【図６】
2010539627.tif 000010
【図７】
2010539627.tif 000011
【図８】
2010539627.tif 000012
【図９】
2010539627.tif 000013
【図１０】
2010539627.tif 000014
【図１１】
2010539627.tif 000015
【図１２】
2010539627.tif 000016
【図１３】
2010539627.tif 000017
【図１４】
2010539627.tif 000018
【図１５】
2010539627.tif 000019
【図１６】
2010539627.tif 000020
【図１７】
2010539627.tif 000021
【図１８】
2010539627.tif 000022
【図１９】
2010539627.tif 000023
【図２０】
2010539627.tif 000024
【国際調査報告】
2010539627.tif 000025
2010539627.tif 000026
2010539627.tif 000027
2010539627.tif 000028