(57)【要約】  縦型一体化アクティブ画素センサは、サポート回路ウェハに結合されたセンサウェハを含む。ウェハ間コネクタ又はコネクタ配線が、センサウェハとサポート回路ウェハとの間で信号を転送する。アクティブ画素センサは、除去可能な界面層を用いてセンサウェハをハンドリングウェハに取り付けることによって製造されることが可能である。センサウェハがハンドリングウェハに取り付けられると、センサウェハは所与の厚さまで裏面から薄層化される。その後、センサウェハにサポート回路ウェハが取り付けられ、センサウェハからハンドリングウェハが分離される。
2010506404.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）センサウェハであり：
第１の画素領域アレイであり、各画素領域が：
入射光に応答して電荷を収集する光検出器；
前記光検出器から電荷を転送する転送ゲート；及び
前記光検出器から前記転送ゲートを介して前記電荷を受け取る電荷−電圧変換機構；
を含む、第１の画素領域アレイ、
を有するセンサウェハ、
（ｂ）前記センサウェハに接続されたサポート回路ウェハであり：
前記第１のアレイ内の各画素領域に対するサポート回路を有する第２の画素領域アレイであり、当該第２のアレイ内の各画素領域が、前記第１のアレイ内の１つ以上の画素領域に結合された、第２の画素領域アレイ；
を含むサポート回路ウェハ、並びに
（ｃ）前記センサウェハ上の各電荷−電圧変換機構と前記サポート回路ウェハ上のそれぞれの画素領域内の電気ノードとの間のウェハ間コネクタであり、前記電荷−電圧変換機構から前記サポート回路ウェハに電荷を転送するウェハ間コネクタ、
を有するアクティブ画素センサ。
【請求項２】
前記電荷−電圧変換機構はフローティング拡散領域を含む、請求項１に記載のアクティブ画素センサ。
【請求項３】
前記サポート回路ウェハは相互接続層及び相補型金属酸化物半導体デバイス層を含む、請求項１に記載のアクティブ画素センサ。
【請求項４】
前記相補型金属酸化物半導体デバイス層は、前記第１のアレイ内の１つ以上の画素領域に対するサポート回路を含む、請求項３に記載のアクティブ画素センサ。
【請求項５】
前記サポート回路は少なくとも１つのトランジスタを含む、請求項４に記載のアクティブ画素センサ。
【請求項６】
画像捕捉装置内に配置された請求項１に記載のアクティブ画素センサ。
【請求項７】
前記センサウェハは背面照射型センサウェハを有する、請求項１に記載のアクティブ画素センサ。
【請求項８】
前記センサウェハは正面照射型センサウェハを有する、請求項１に記載のアクティブ画素センサ。
【請求項９】
（ａ）センサウェハであり：
アクティブ画素領域のアレイであり、各アクティブ画素領域が：
光に応答して電荷を収集する光検出器；
前記光検出器からの電荷を読み出す読み出し回路；及び
前記読み出し回路に接続された第１の複数の相互接続；
を有する、アクティブ画素領域のアレイ、
を含むセンサウェハ、
（ｂ）前記センサウェハに接続されたサポート回路ウェハであり：
前記アクティブ画素領域のアレイに対するサポート回路；及び
第２の複数の相互接続；
を含むサポート回路ウェハ、並びに
（ｃ）前記センサウェハと前記サポート回路ウェハとの間で１つ以上の信号を伝送する複数のウェハ間コネクタ配線であり、各ウェハ間コネクタ配線が、前記センサウェハ上の第１の相互接続と前記サポート回路ウェハ上の対応する相互接続との間に接続された、複数のウェハ間コネクタ配線、
を有するアクティブ画素センサ。
【請求項１０】
前記センサウェハは背面照射型センサウェハを有する、請求項９に記載のアクティブ画素センサ。
【請求項１１】
前記センサウェハは正面照射型センサウェハを有する、請求項９に記載のアクティブ画素センサ。
【請求項１２】
画像捕捉装置内に配置された請求項９に記載のアクティブ画素センサ。
【請求項１３】
センサウェハ及びサポート回路ウェハを有するアクティブ画素センサを製造する方法であって：
除去可能な界面層を用いて前記センサウェハをハンドリングウェハに取り付ける工程；
前記センサウェハを所与の厚さまで裏面から薄層化する工程；
前記センサウェハに前記サポート回路ウェハを取り付ける工程；及び
前記センサウェハから前記ハンドリングウェハを分離する工程；
を含む方法。
【請求項１４】
前記界面層は有機界面層を有する、請求項１３に記載の方法。
【請求項１５】
前記界面層はポリマー界面層を有する、請求項１３に記載の方法。
【請求項１６】
前記センサウェハの表面上にカラーフィルタアレイ及び複数のマイクロレンズを形成する工程、を更に含む請求項１３に記載の方法。
【請求項１７】
前記センサウェハをハンドリングウェハに取り付ける工程に先立って、前記複数のマイクロレンズ、前記カラーフィルタアレイ、及び前記センサウェハの前記表面の上に保護層を設ける工程、を更に含む請求項１６に記載の方法。
【請求項１８】
前記除去可能な界面層を用いて前記センサウェハをハンドリングウェハに取り付ける工程は、前記除去可能な界面層を用いて前記保護層を前記ハンドリングウェハに取り付けることを含む、請求項１７に記載の方法。
【請求項１９】
前記センサウェハから前記ハンドリングウェハを分離する工程は、前記界面層を分解することを含む、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してアクティブ画素センサの分野に関し、より具体的には、各ウェハが電気回路の一部を含んだ２枚の別々のウェハを有するアクティブ画素センサに関する。
【背景技術】
【０００２】
ＣＭＯＳ画像センサ（CMOS  Image  sensor；ＣＩＳ）は、電荷結合デバイス（ＣＣＤ）の画素サイズと競い合い得るような微細な画素を実現するために、深くスケーリングされたサブミクロンの相補型金属酸化物半導体（ＣＭＯＳ）プロセスを必要とするという問題を抱えている。一般的に、ＣＭＯＳプロセスがより微細な寸法にスケーリングされるにつれ、プロセス統合（インテグレーション）及び構造の詳細が変化するとともに、画素性能が低下する。このようなものの例には、シャロー・トレンチ・アイソレーション及び高濃度ドープされたレトログレードウェルがある。これらは何れも、ディープサブミクロンＣＭＯＳデバイスを構築するために必要であるが、画素の暗電流に悪影響を及ぼす。その結果、新たなディープサブミクロンＣＭＯＳの技術ノード各々への光検出器及び画素の再インテグレーション・再最適化を行うための作業が為されなければならない。
【０００３】
しかしながら、設計者はサブミクロンＣＭＯＳデバイスの設計と製造とに関するトレードオフに直面している。設計者は、より微細な画素に対してフィルファクタの低下をもたらす一層スケーリングされたＣＭＯＳプロセスに移行しないことによって画素の画質を維持するか、許容し得る画質を得るために光検出器の再インテグレーション及び再設計を必要にするが微細な画素を達成するために一層微細な設計ルールのプロセスに移行するか、の何れかを行い得る。
【０００４】
これらの問題の１つの解決策は、ＣＭＯＳ回路とは別に光検出器を構築するものである。例えば、画像センサが相異なる複数のウェハ上に構築され、これらのウェハが３次元インテグレーション技術又はウェハレベル相互接続技術を用いて接合される。特許文献１においては、２枚の半導体ウェハを用いてアクティブ画素センサが製造されている。一方のウェハであるドナーウェハが光検出器を含み、他方のウェハであるホストウェハが、画素内の信号操作及び光検出器の読み出しのための電気回路及び相互接続層を含む。画素の相互接続が、ドナーウェハ上の各光検出器をホストウェハ上のそれぞれのノード又は回路に直接的に接続する。
【０００５】
この手法は、光検出器及び回路のプロセスを分離するが、光検出器との直接的な接触又は接続のために光検出器の性能を低下させてしまう。このような性能低下の具体的な例には、以下に限られないが、コンタクトエッチングプロセスからのダメージによる暗電流の増加、点欠陥を生じさせる光検出器内の金属汚染、及び高濃度ドープされたオーミックコンタクト領域への接続による高い暗電流が含まれる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第６９２７４３２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、高い画質と高いフィルファクタとの双方を有し得るアクティブ画素センサ、及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
アクティブ画素センサは２枚の半導体ウェハ、すなわち、サポート回路ウェハに接続されたセンサウェハを含む。センサウェハは、正面照射型センサウェハ又は背面照射型センサウェハとして実装され得る。本発明に従った一実施形態において、センサウェハは画素領域のアレイを含み、各画素領域は、光検出器、転送ゲート、及び電荷−電圧変換機構を含む。センサウェハはまた、１つ以上の導電性相互接続を提供する相互接続層を含み得る。
【０００９】
サポート回路ウェハは相互接続層及びＣＭＯＳデバイス層を含む。ＣＭＯＳデバイス層はアクティブ画素センサのサポート回路を含む。ＣＭＯＳデバイス層に用いられる部品及び回路の種類は、アクティブ画素センサの目的又は用途に依存する。サポート回路は、サポート回路ウェハ上の各画素領域に含まれて、センサウェハ上のそれぞれの画素領域によってのみ利用されてもよい。代替的に、２つ以上の画素領域がセンサウェハ上のサポート回路の一部又は全てを共有してもよい。ウェハ間コネクタが、センサウェハ上の各画素領域内の電荷−電圧変換機構を、サポート回路ウェハ上のそれぞれのノード又は回路に接続する。ウェハ間コネクタは、電荷−電圧変換機構からサポート回路ウェハへと電荷を伝送する。
【００１０】
本発明に従った他の一実施形態において、センサウェハ上の各画素領域は、光検出器、読み出し回路、及び導電性相互接続（付随する配線及びコンタクト）を含む。読み出し回路の一例は、転送ゲート、電荷−電圧変換機構、及び電荷−電圧変換機構に接続された１つ以上のトランジスタである。本発明に従った他の実施形態は、異なる画素アーキテクチャを用いてセンサウェハを実装してもよい。
【００１１】
サポートウェハは、導電性相互接続と、アクティブ画素センサによって使用される更なるアナログ回路及びデジタル回路とを含む。サポート回路ウェハ上に形成される更なる回路の例には、以下に限られないが、タイミング発生器、転送ゲートドライバ等の制御回路、デコーダ、出力回路、及び電源が含まれる。ウェハ間コネクタ配線が、サポート回路ウェハ上の例えばタイミング回路及びバイアス回路などのサポート回路の出力を、センサウェハの入力に接続する。ウェハ間コネクタ配線はまた、センサウェハの出力を、サポート回路ウェハ上の例えば読み出し回路などのサポート回路の入力に接続する。
【００１２】
センサウェハ及びサポート回路ウェハを有するアクティブ画素センサを製造する方法は、除去可能な界面層を用いてセンサウェハをハンドリングウェハに取り付ける工程を含む。除去可能な界面層は、以下に限られないが、有機又はポリマー界面層を含む。カラーフィルタアレイ及びマイクロレンズのプロセスの後に裏面薄層化プロセスが実行されるとき、センサウェハ上に、チップスケールパッケージングに使用されるものと類似の保護層が設けられ得る。そして、有機又はポリマー界面層を用いて、保護層の頂部にハンドリングウェハが取り付けられる。
【００１３】
センサウェハがハンドリングウェハに取り付けられると、センサウェハは所与の厚さまで裏面から薄層化される。その後、センサウェハにサポート回路ウェハが取り付けられる。センサウェハにサポート回路ウェハが取り付けられると、センサウェハからハンドリングウェハが分離される。センサウェハからハンドリングウェハを分離することには、有機又はポリマー界面層を分解する化学的処理が用いられ得る。
【００１４】
本発明のこれら及びその他の態様、目的、特徴及び利点は、以下の好適実施形態の詳細な説明及び添付の請求項を吟味することにより、また添付の図面を参照することにより、一層と十分に理解されることになる。
【発明の効果】
【００１５】
本発明は、高い画質と高いフィルファクタとの双方を有するという利点を含む。センサウェハの製造プロセスが光検出器の性能に関して最適化される一方で、サポート回路ウェハの製造プロセスがＣＭＯＳプロセス及び回路性能に関して最適化されることが可能である。センサウェハは複数のサポート回路ウェハ設計又は技術とともに用いられることができるため、設計の柔軟性と、コストを低減しながらの最適化とがもたらされる。センサウェハとサポート回路ウェハとの間の接続は、センサウェハ上の電荷−電圧変換機構、電圧領域コンタクト、及びサポート回路ウェハ上のノードを介して達成されることが可能であるため、光検出器の性能低下が回避される。
【図面の簡単な説明】
【００１６】
【図１】本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサに含まれるセンサウェハを示す上面図である。
【図２】本発明に従った一実施形態における、図１の直線Ａ’−Ａ’に沿った断面図である。
【図３】本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサに実装され得るアクティブ画素を概略的に示す図である。
【図４】本発明に従った一実施形態における、図１の直線Ｂ’−Ｂ’に沿った断面図である。
【図５】本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサに実装され得る共有増幅器アーキテクチャを概略的に示す図である。
【図６】本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサに実装され得る他の１つの画素アーキテクチャを概略的に示す図である。
【図７】本発明に従った一実施形態における、２枚の半導体ウェハを有する第２の画像センサを示す断面図である。
【図８】本発明に従った一実施形態における、２枚の半導体ウェハを有する第３の画像センサを示す斜視図である。
【図９】本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサを製造する第１の方法を示すフローチャートである。
【図１０】図９に示した方法に関連して使用され得る第１の製造システムを示すブロック図である。
【図１１】本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサを製造する第２の方法を示すフローチャートである。
【図１２】図１１に示した方法に関連して使用され得る第２の製造システムを示すブロック図である。
【図１３】本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサを用い得る撮像システムを示すブロック図である。
【発明を実施するための形態】
【００１７】
この明細書及び特許請求の範囲の全体を通して、以下の用語は、その他であることを明示しない限り、ここで明示的に関連付ける意味をとる。“或る”（“ａ”、“ａｎ”及び“ｔｈｅ”）は複数のものを参照することを含み、“内”（“ｉｎ”）は“内”及び“表面”（“ｏｎ”）を含む。用語“接続され”は、接続される品目間の直接的な電気接続、又は１つ以上の受動的あるいは能動的な媒介素子を介した間接的な接続の何れかを意味する。用語“回路”は、能動的であろうと受動的であろうと、所望の機能を提供する、単一の部品、又は互いに接続された複数の部品の何れかを意味する。用語“信号”は、少なくとも１つの電流信号、電圧信号、又はデータ信号を意味する。図面を参照するに、全体を通して、似通った参照符号は似通った部分を指し示す。
【００１８】
図１を参照するに、本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサの上面図が示されている。画像センサ１００は、例えば相補型金属酸化物半導体（ＣＭＯＳ）イメージセンサ等のアクティブ画素センサとして実現される。アクティブ画素センサは、各画素がその画素のセル内に例えばトランジスタ等の１つ以上の能動電気部品を含んだ、複数の画素を有する。
【００１９】
画像センサ１００は、行及び列のアレイ状に配置された複数の画素領域１０２を含んでいる。画像センサアレイ１００は、例えば１２８０列×９６０行の画素領域など、如何なる数の画素領域を含んでいてもよい。本発明に従った一実施形態においては、画像センサ１００の１つの側辺に沿って、周辺ウェハ間コネクタ１０４が形成されている。ウェハ間コネクタ１０４は画像センサ１００の１つの側辺のみに図示されているが、本発明に従った他の実施形態は、画像センサ１００の２つ以上の側辺に周辺ウェハ間コネクタ１０４を含んでいてもよい。
【００２０】
図２は、本発明に従った一実施形態における、図１の直線Ａ’−Ａ’に沿った断面図である。画像センサ１００はセンサウェハ２０２及びサポート回路ウェハ２０４を含んでいる。画像センサ１００は、正面照射アクティブ画素センサとして実装されている。センサウェハ２０２は、本発明に従った一実施形態において、ｎ型ウェハ層２０６及びｐ型エピタキシャル層２０８を有する、裏面が薄くされたＣＩＳウェハとして実装される。
【００２１】
画像センサ１００は、センサウェハ２０２上の画素領域２１０、２１２、２１４及びサポート回路ウェハ２０４を含んでいる。センサウェハ２０２上の各画素領域２１０、２１２、２１４は、光検出器２１６、転送ゲート２１８、電荷−電圧変換機構２２０、及び光検出器２１６と電荷−電圧変換機構２２０とを分離する分離領域２２２を含んでいる。本発明に従った一実施形態において、光検出器２１６はピン止め（pinned）フォトダイオードとして実装され、電荷−電圧変換機構２２０はフローティング拡散領域として実装される。本発明に従った他の実施形態においては、光検出器２１６及び電荷−電圧変換機構２２０は異なるように実装されてもよい。
【００２２】
サポート回路ウェハ２０４は、本発明に従った一実施形態において、相互接続層２２４及びＣＭＯＳデバイス層２２６を含んでいる。相互接続層２２４は、誘電材料で形成され、図２においては４つの金属層２２８、２３０、２３２、２３４を有するように示されている。本発明に従った他の実施形態においては、相互接続層２２４は如何なる数の金属層を含んでいてもよい。本発明に従った一実施形態において、ウェハ間コネクタ２３５が金属層２２８、２３０、２３２、２３４の組み合わせから形成される。各ウェハ間コネクタ２３５は、図２においては表示の便宜上、連続した領域として示されている。
【００２３】
ＣＭＯＳデバイス層２２６は画素領域２１０、２１２、２１４に対して、それぞれ、サポート回路２３６、２３８、２４０を含んでいる。サポート回路２３６、２３８、２４０は各画素領域２１０、２１２、２１４に専用にされてもよいし、サポート回路２３６、２３８、２４０の一部又は全てが２つ以上の画素領域２１０、２１２、２１４によって共有されてもよい。ＣＭＯＳデバイス層２２６に使用される部品及び回路の種類は、画像センサ１００の目的又は用途に依存する。本発明に従った一実施形態において、単なる例として、ＣＭＯＳデバイス層２２６は画素領域２１０、２１２、２１４ごとにソースフォロワトランジスタ、リセットトランジスタ、行選択トランジスタ、及び電源を含む。本発明に従った他の実施形態においては、ＣＭＯＳデバイス層２２６は更なる、あるいは異なる、アナログ回路及びデジタル回路を含む。そのようなアナログ回路及びデジタル回路の例には、以下に限られないが、行及び列のデコーダ及びドライバ、列ごとのサンプルホールド回路、アナログ信号処理チェーン、デジタル画像処理ブロック、メモリ、タイミング・制御回路、入力／出力（Ｉ／Ｏ）、及び接合パッドが含まれる。
【００２４】
ウェハ間コネクタ２４２が、センサウェハ２０２上の各電荷−電圧変換機構２２０を、ウェハ間コネクタ２３５を介して、サポート回路ウェハ２０４上のそれぞれのノード又は回路に電気的に接続する。ウェハ間コネクタ２４２は、アイソレーション２４４によって、センサウェハ２０２内のその他の領域から電気的に絶縁されている。アイソレーション２４４は、例えば二酸化シリコン等の何らかの非導電材料として実装される。
【００２５】
カラーフィルタ２４６、２４８、２５０が、センサウェハ２０２の上方に形成され、各光検出器２１６によって受光される入射光の帯域幅をフィルタリングするために使用される。単なる例として、カラーフィルタ２４６は、赤のスペクトル又はその付近で伝播する光が光検出器２１６によって受光されるように構成される。カラーフィルタ２４８は、緑のスペクトル又はその付近で伝播する光が光検出器２１６によって受光されるように構成される。カラーフィルタ２５０は、青のスペクトル又はその付近で伝播する光のみが光検出器２１６によって受光されることを可能にする。カラーフィルタ２４６、２４８、２５０の組み合わせがカラーフィルタアレイを形成する。マイクロレンズ２５２が、カラーフィルタ２４６、２４８、２５０の上方に形成され、光を光検出器２１６に導くために使用される。
【００２６】
図３を参照するに、本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサに実装され得るアクティブ画素が概略的に示されている。アクティブ画素３００は、光検出器（ＰＤ）２１６、転送ゲート（ＴＧ）２１８、電荷−電圧変換機構２２０、リセットゲートトランジスタ（ＲＧ）３０２、電位ＶＤＤ３０４、ソースフォロワ増幅トランジスタ（ＳＦ）３０６、及び行選択トランジスタ（ＲＳＥＬ）３０８を含んでいる。ＲＳＥＬ３０８のドレインはＳＦ３０６のソースに接続され、ＲＳＥＬ３０８のソースは出力３１０に接続されている。ＲＧ３０２及びＳＦ３０６のドレインは電位ＶＤＤ３０４に維持される。ＲＧ３０２のソース及びＳＦ３０６のゲートは電荷−電圧変換機構２２０に接続されている。
【００２７】
破線３１２が、センサウェハ２０２に含まれる部分を示すよう、光検出器２１６、転送ゲート２１８及び電荷−電圧変換機構２２０を囲んでいる。破線３１２に囲まれていないリセットゲートトランジスタ３０２、電位ＶＤＤ３０４、ソースフォロワ増幅トランジスタ３０６、行選択トランジスタ３０８及び出力３１０は、本発明に従った一実施形態において、サポート回路ウェハ２０４に形成される部分を表す。ウェハ間コネクタ２４２及びウェハ間コネクタ２３５（図２）で形成されるウェハ間コネクタ３１４が、センサウェハ２０２上の電荷−電圧変換機構２２０をサポート回路ウェハ２０４上のノード３１６に電気的に接続している。
【００２８】
図４は、本発明に従った一実施形態における、図１の直線Ｂ’−Ｂ’に沿った断面図である。周辺ウェハ間コネクタ１０４が、サポート回路ウェハ２０４上の転送ゲートドライバの出力４０２を転送ゲート相互接続４０４に電気的に接続している。転送ゲート相互接続４０４は、センサウェハ２０２上の画素領域４１０、４１２それぞれの転送ゲート４０６、４０８に接続されている。転送ゲートドライバの出力４０２は転送ゲート４０６、４０８に電気信号を供給する。
【００２９】
図５を参照するに、本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサに実装され得る共有増幅器アーキテクチャが概略的に示されている。このアーキテクチャを利用する画像センサは、光検出器（ＰＤ１）５００、転送ゲート（ＴＧ１）５０２、電荷−電圧変換機構（ｎ＋）５０４、光検出器（ＰＤ２）５０６、転送ゲート（ＴＧ２）５０８、及び電荷−電圧変換機構（ｎ＋）５１０、を含む画素領域を備えたセンサウェハを含む。光検出器（ＰＤ１）５００、転送ゲート（ＴＧ１）５０２及び電荷−電圧変換機構（ｎ＋）５０４は画素領域５１２に付随し、光検出器（ＰＤ２）５０６、転送ゲート（ＴＧ２）５０８及び電荷−電圧変換機構（ｎ＋）５１０は画素領域５１４に付随する。図５には２つの画素領域５１２、５１４のみが示されているが、本発明に従った一実施形態において、画像センサは複数の画素領域を含む。
【００３０】
センサウェハ上の電荷−電圧変換機構５０４、５１０は何れも、本発明に従った一実施形態において、サポート回路ウェハ上のノード５１６に１つのウェハ間コネクタ（すなわち、２３５、２４２）を用いて電気的に接続されている。ノード５１６は、ソースフォロワ増幅トランジスタ（ＳＦ）５１８のゲートとリセットゲートトランジスタ（ＲＧ）５２０のソースとに接続されている。ＲＧ５２０及びＳＦ５１８のドレインは電位ＶＤＤ５２２に維持される。ＳＦ５１８のソースは行選択トランジスタ（ＲＳＥＬ）５２４のドレインに接続され、ＲＳＥＬ５２４のソースは出力（Ｖｏｕｔ）５２６に接続されている。
【００３１】
図６は、本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサに実装され得る他の１つの画素アーキテクチャの概略図である。このアーキテクチャを利用する画像センサは、画素領域６００、６０２、６０４を備えたセンサウェハを含む。図６には３つの画素領域６００、６０２、６０４のみが示されているが、本発明に従った一実施形態において、画像センサは複数の画素領域を含む。各画素領域６００、６０２、６０４は、光検出器６０６、転送ゲート６０８、及び電荷−電圧変換機構６１０を含んでいる。光検出器６０６、転送ゲート６０８及び電荷−電圧変換機構６１０はセンサウェハに含まれる。
【００３２】
サポート回路ウェハ上の各画素領域は、本発明に従った一実施形態において、ソースフォロワトランジスタ（ＳＦ）、リセットゲートトランジスタ（ＲＧ）、及び行選択トランジスタ（ＲＳＥＬ）を含んでいる。ウェハ間コネクタ６１２、６１４、６１６が、センサウェハ上の各電荷−電圧変換機構６１０を、サポート回路ウェハ上のそれぞれのソースフォロワトランジスタのゲートに接続している。また、サポート回路ウェハには貯蔵庫（bin）選択トランジスタ（ＢＳＥＬ）６１８、６２０が含まれており、ＢＳＥＬ６１８、６２０は、隣接し合う画素領域の電荷−電圧変換機構６１０を互いに、更なるウェハ間コネクタを介して選択的に接続している。
【００３３】
次に、図７を参照するに、本発明に従った一実施形態における、２枚の半導体ウェハを有する第２の画像センサの断面図が示されている。画像センサ７００はセンサウェハ７０２及びサポート回路ウェハ７０４を含んでいる。画像センサ７００は、背面照射アクティブ画素センサとして実装されている。センサウェハ７０２は、本発明に従った一実施形態において、ｐ型エピタキシャル層７０６及び相互接続層７２２を有する、裏面が薄くされたウェハとして実装される。相互接続層７２２は転送ゲート配線を含んでいる。
【００３４】
画像センサ７００は、センサウェハ７０２上の画素領域７０８、７１０、７１２及びサポート回路ウェハ７０４を含んでいる。センサウェハ７０２上の各画素領域７０８、７１０、７１２は、光検出器７１４、転送ゲート７１６、電荷−電圧変換機構７１８、及び光検出器７１４と電荷−電圧変換機構７１８とを分離する分離領域７２０を含んでいる。本発明に従った一実施形態において、光検出器７１４はピン止め（pinned）フォトダイオードとして実装され、電荷−電圧変換機構７１８はフローティング拡散領域として実装される。本発明に従った他の実施形態においては、光検出器７１４及び電荷−電圧変換機構７１８は異なるように実装されてもよい。
【００３５】
サポート回路ウェハ７０４は、本発明に従った一実施形態において、相互接続層７２４及びＣＭＯＳデバイス層７２６を含んでいる。相互接続層７２４は、誘電材料で形成され、４つの金属層７２８、７３０、７３２、７３４を有するように示されている。本発明に従った他の実施形態においては、相互接続層７２４は如何なる数の金属層を含んでいてもよい。
【００３６】
ＣＭＯＳデバイス層７２６は画素領域７０８、７１０、７１２に対して、それぞれ、サポート回路７３６、７３８、７４０を含んでいる。サポート回路７３６、７３８、７４０は各画素領域７０８，７１０、７１２に専用にされてもよいし、サポート回路７３６、７３８、７４０の一部又は全てが２つ以上の画素領域７０８、７１０、７１２によって共有されてもよい。ＣＭＯＳデバイス層７２６に使用される部品及び回路の種類は、画像センサ７００の目的又は用途に依存する。本発明に従った一実施形態において、単なる例として、ＣＭＯＳデバイス層７２６は画素領域７０８、７１０、７１２ごとにソースフォロワトランジスタ、リセットトランジスタ、行選択トランジスタ、及び電源を含む。本発明に従った他の実施形態においては、ＣＭＯＳデバイス層７２６は更なる、あるいは異なる、アナログ回路及びデジタル回路を含み得る。そのようなアナログ回路及びデジタル回路の例には、以下に限られないが、行及び列のデコーダ及びドライバ、列ごとのサンプルホールド回路、アナログ信号処理チェーン、デジタル画像処理ブロック、メモリ、タイミング・制御回路、入力／出力（Ｉ／Ｏ）、及び接合パッドが含まれる。
【００３７】
ウェハ間コネクタ７４２が、相互接続層７２２、７２４内に設けられた金属層から形成され、センサウェハ７０２上の各電荷−電圧変換機構７１８を、ウェハ間コンタクト７４４を用いて、サポート回路ウェハ７０４上のそれぞれのノード又は回路に電気的に接続する。本発明に従った一実施形態において、ウェハ間コンタクト７４４も、相互接続層７２２、７２４内に設けられた金属層から形成される。本発明に従った他の一実施形態において、ウェハ間コネクタ７４４は、ウェハレベル積層・接合技術のために特別に堆積あるいは形成された更なる金属層から形成される。
【００３８】
サポート回路ウェハ７０４には、入力／出力（Ｉ／Ｏ）コネクタ７４６、及び転送ゲートドライバの出力７４８も含まれている。Ｉ／Ｏコネクタ７４６には、ウェハ間コネクタ７５２を介して接合パッド７５０が接続されている。本発明に従った他の実施形態においては、接合パッド７５０は画像センサ７００の表面７５４に形成され、ウェハ間コネクタ７５２は、その接合パッド７５０をＩ／Ｏコネクタ７４６に接続するように、サポート回路ウェハ７０４を貫通して形成される。
【００３９】
図８は、本発明に従った一実施形態における、２枚の半導体ウェハを有する第３の画像センサの斜視図である。画像センサ８００は背面照射画像センサ又は正面照射画像センサとし得る。画像センサ８００はセンサウェハ８０２及びサポート回路ウェハ８０４を含んでいる。画素アレイ８０６内の各画素領域は、本発明に従った一実施形態において、光検出器、転送ゲート、電荷−電圧変換機構、及び光検出器と電荷−電圧変換機構との分離領域（何れも図示せず）を含む。転送ゲート、電荷−電圧変換機構、及び少なくとも１つのトランジスタが、本発明に従った一実施形態における読み出し回路を形成する。本発明に従った他の実施形態は、代替的な画素アーキテクチャを用いて読み出し回路を異なるように実装してもよい。
【００４０】
各画素領域はまた、その他の画素トランジスタ、及び各相互接続が導電性コンタクト及び導電性信号配線を含む複数の導電性相互接続を含んでもよい（図示せず）。図４のコンタクト４０５は導電性コンタクトの一例であり、図４の転送ゲート相互接続４０４は導電性信号配線の一例である。
【００４１】
サポート回路ウェハ８０４は、アクティブ画素センサによって使用される更なるアナログ回路及びデジタル回路（図示せず）、及び導電性コンタクトを含む。サポート回路ウェハ８０４上に形成される更なる回路の例には、以下に限られないが、タイミング発生器、例えば転送ゲートドライバ等の制御回路、デコーダ、出力回路、及び電源が含まれる。センサウェハ８０２からサポート回路ウェハ８０４への電気接続は、ウェハ間コネクタ配線８０８を用いて、画素アレイ８０６の周辺エッジで為されている。一部のウェハ間コネクタ配線８０８は、サポート回路ウェハ８０４からセンサウェハ８０２に入力信号を伝送する。例えば、画素アレイ８０６内の画素領域に制御・タイミング信号が伝送される。他の一例として、１つ以上の信号配線を用いて、サポート回路ウェハ８０４上の転送ゲートドライバの出力が、センサウェハ８０２上の対応する転送ゲート相互接続配線に接続される。
【００４２】
他のウェハ間コネクタ配線８０８は、センサウェハ８０２からサポート回路ウェハ８０４に出力信号を伝送する。本発明に従った一実施形態において、１つ以上のウェハ間コネクタ配線８０８を用いて、センサウェハ８０２上の列出力配線がサポート回路ウェハ８０４上の列回路（図示せず）への対応する入力に接続される。図８はデバイスの周辺部に配置されたウェハ間相互接続を示しているが、本発明に従った他の実施形態は、これらの相互接続を各デバイスの面積全体にわたって分布させてもよい。
【００４３】
センサウェハ８０２とサポート回路ウェハ８０４との間の電気接続は、既知の相互接続技術を用いてダイレベル又はウェハレベルの何れで為されてもよい。そのような技術の例には、以下に限られないが、ダイ間ワイヤボンディング、サポート回路ウェハ８０４上の頂面パッドに接続する分布された背面バンプを用いたセンサウェハ８０２のチップスケールパッケージング、及び貫通ウェハビア技術が含まれる。貫通ウェハビア技術の一例は、図４のウェハ間コネクタ１０４である。
【００４４】
センサウェハ８０２上の画素トランジスタ群は、本発明に従った一実施形態において、例えばＮＭＯＳトランジスタ又はＰＭＯＳトランジスタである、単一種類の画素トランジスタである。また、センサウェハ８０２は典型的に１つ又は２つのみの導電性相互接続層を含み、サポート回路ウェハ８０４は多数の導電性相互接続層を含む。これは、センサウェハ８０２の製造プロセスを単純にし、該プロセスがサポート回路ウェハ８０４の製造プロセスとは別々に最適化されることを可能にする。
【００４５】
続いて、図９を参照するに、本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサを製造する第１の方法を例示するフローチャートが示されている。センサウェハの裏面を薄くするのに先立って、センサウェハにハンドリングウェハが取り付けられる。ハンドリングウェハ及びセンサウェハは、ブロック９００に示すように、１つ以上の界面層を用いて結合される。単なる例として、ハンドリングウェハをセンサウェハに取り付けるためにポリマー又は有機界面材料が用いられる。センサウェハがハンドリングウェハに結合されると、センサウェハは所与の厚さまで裏面から薄層化される（ブロック９０２）。本発明に従った一実施形態において、センサウェハは約３μｍ又はそれ未満の厚さまで裏面から薄層化される。
【００４６】
そして、ブロック９０４に示すように、センサウェハにサポート回路ウェハが取り付けられる。本発明に従った一実施形態において、サポート回路ウェハはセンサウェハに接着される。その後、有機又はポリマー層を分解する化学的処理によって、ハンドリングウェハがセンサウェハから分離される（ブロック９０６）。そして最後に、ブロック９０８に示すように、センサウェハ上にカラーフィルタアレイ及びマイクロレンズが形成される。
【００４７】
図１０は、図９に示した方法に関連して使用され得る第１の製造システムのブロック図である。図１０は、図９のブロック９００が実行された後のシステムを例示している。ハンドリングウェハ１０００がセンサウェハ１００２に１つ以上の界面層１００４によって取り付けられている。この後、図９のブロック９０２に示したように、センサウェハ１００２は所与の厚さまで裏面から薄層化される。
【００４８】
次に、図１１を参照するに、本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサを製造する第２の方法を例示するフローチャートが示されている。最初に、ブロック１１００に示すように、センサウェハ上にカラーフィルタアレイ及びマイクロレンズが形成される。そして、チップスケールパッケージングに用いられる保護層の種類に類似した保護層が、マイクロレンズ、カラーフィルタアレイ及びセンサウェハ上に形成される（ブロック１１０２）。次に、ブロック１１０４にて、１つ以上の有機又はポリマー界面層を用いて、保護層の頂部にハンドリングウェハが取り付けられる。
【００４９】
ハンドリングウェハが保護層に取り付けられると、センサウェハは所与の厚さまで裏面から薄層化される（ブロック１１０６）。そして、ブロック１１０８に示すように、センサウェハにサポート回路ウェハが取り付けられる。そして最後に、有機又はポリマー層を分解する化学的処理によって、ハンドリングウェハがセンサウェハから分離される（ブロック１１１０）。
【００５０】
図１２は、図１１に示した方法に関連して使用され得る第２の製造システムのブロック図である。図１２は、図１１のブロック１１００、１１０２及び１１０４が実行された後のシステムを例示している。カラーフィルタアレイ及びマイクロレンズ１２００がセンサウェハ１２０２上に形成されている。保護層１２０４がカラーフィルタアレイ及びマイクロレンズ１２００とセンサウェハ１２０２との上に形成されている。そして、１つ以上の界面層１２０６が、ハンドリングウェハ１２０８を保護層に取り付けるために用いられている。この後、図１１のブロック１１０６に示したように、センサウェハ１２０２は所与の厚さまで裏面から薄層化される。
【００５１】
図１３を参照するに、本発明に従った一実施形態における、２枚の半導体ウェハを有する画像センサを用い得る撮像システムのブロック図が示されている。撮像システム１３００は、デジタルカメラ電話１３０２及び計算装置１３０４を含んでいる。デジタルカメラ電話１３０２は、２枚の半導体ウェハを有する画像センサを採用することが可能な画像捕捉装置の一例である。例えばデジタルスチルカメラ及びデジタルビデオカメラ等のその他の種類の画像捕捉装置も本発明とともに用いられ得る。
【００５２】
デジタルカメラ電話１３０２は、本発明に従った一実施形態において、可搬式、手持ち式、電池駆動式の装置である。デジタルカメラ電話１３０２は、メモリ１３０６に格納されるデジタル画像を生成する。メモリ１３０６は、例えば、内蔵フラッシュＥＰＲＯＭメモリ、又は取り外し可能なメモリカードとし得る。代替的に、例えば磁気ハードディスク、磁気テープ又は光ディスク等、その他の種類のデジタル画像記憶媒体も、メモリ１３０６を実現するために使用され得る。
【００５３】
デジタルカメラ電話１３０２はレンズ１３０８を用いて、シーン（図示せず）からの光をアクティブ画素センサ１３１２の画像センサアレイ１３１０上に集光する。画像センサアレイ１３１０は、本発明に従った一実施形態において、バイエル（Bayer）カラーフィルタパターンを用いてカラー画像情報を提供する。画像センサアレイ１３１０は、タイミング発生器１３１４によって制御される。タイミング発生器１３１４はまた、周囲照明が低いとき、フラッシュ１３１６を制御してシーンを照明する。
【００５４】
画像センサアレイ１３１０から出力されるアナログ出力信号は増幅され、アナログ−デジタル（Ａ／Ｄ）変換器１３１８によってデジタルデータに変換される。このデジタルデータは、バッファメモリ１３２０に格納された後、デジタルプロセッサ１３２２によって処理される。デジタルプロセッサ１３２２は、フラッシュＥＰＲＯＭメモリとし得るファームウェアメモリ１３２４に格納されたファームウェアによって制御される。デジタルプロセッサ１３２２は、デジタルカメラ電話１３０２及びデジタルプロセッサ１３２２が低電力状態にあるときであっても日時を維持する実時間時計１３２６を含んでいる。処理されたデジタル画像ファイルはメモリ１３０６に格納される。メモリ１３０６はまた、例えば音楽ファイル（例えば、ＭＰ３ファイル）、着信音、電話番号、カレンダー、及びやることリスト等、その他の種類のデータも格納し得る。
【００５５】
本発明に従った一実施形態において、デジタルカメラ電話１３０２は静止画像を捕捉する。デジタルプロセッサ１３２２は、表示用ｓＲＧＢ画像データを作り出すため、色補間と、それに続く色及び階調の補正とを実行する。そして、表示用ｓＲＧＢ画像データは圧縮され、画像ファイルとしてメモリ１３０６に格納される。単なる例として、画像データは、既知の“Ｅｘｉｆ”画像フォーマットを用いるＪＰＥＧフォーマットに従って圧縮されることが可能である。このフォーマットは、特定の画像メタデータを様々なＴＩＦＦタグを用いて記憶するＥｘｉｆアプリケーション部分を含む。例えば、写真が捕捉された日時、レンズのｆ値及びその他のカメラ設定を記憶するためと、画像の見出しとを記憶するためとに、別々のＴＩＦＦタグが用いられ得る。
【００５６】
デジタルプロセッサ１３２２は、本発明に従った一実施形態において、ユーザによって選択される様々な画像サイズを作り出す。１つのそのようなサイズは低解像度の“サムネイル”サイズ画像である。サムネイルサイズ画像を生成することは、同一出願人の「Electronic  Still  Camera  Providing  Multi-Format  Storage  Of  Full  And  Reduced  Resolution  Images」という発明名称のKuchtaへの米国特許第５１６４８３１号明細書に記載されている。サムネイル画像はＲＡＭメモリ１３２８に格納され、例えばアクティブマトリクス型ＬＣＤ又は有機発光ダイオード（ＯＬＥＤ）とし得るディスプレー１３３０に供給される。サムネイルサイズ画像を生成することは、捕捉画像がカラーディスプレー１３３０上で迅速に見直されることを可能にする。
【００５７】
本発明に従った他の一実施形態において、デジタルカメラ電話１３０２はまた、ビデオクリップを生成・格納する。ビデオクリップは、画像センサアレイ１３１０の複数の画素を、より低解像度のビデオ画像フレームを作り出すように、ともに足し合わせる（例えば、画像センサアレイ１３１０の４列×４行の領域ごとに、その中の同一色の画素を足し合わせる）ことによって生成される。ビデオ画像フレームは、例えば毎秒１５フレームの読み出し速度を用いて、規則的な間隔で画像センサアレイ１３１０から読み出される。
【００５８】
音声コーデック１３３２がデジタルプロセッサ１３２２に接続され、マイク１３３４からの音声信号を受信する。音声コーデック１３３２はまた、音声信号をスピーカ１３３６に供給する。これらの部品は、電話会話と、ビデオシーケンス又は静止画像とともに音声トラックの記録・再生を行うこととの双方に使用される。
【００５９】
スピーカ１３３６はまた、本発明に従った一実施形態において、ユーザに着信電話を知らせるために使用される。これは、ファームウェアメモリ１３２４に格納された標準着信音を用いて、あるいは携帯電話ネットワーク１３３８からダウンロードされてメモリ１３０６に格納された特別の着信音を用いて行われ得る。さらに、着信電話の無声（例えば、聞こえない）通知を実現するため、振動発生装置（図示せず）が用いられてもよい。
【００６０】
デジタルプロセッサ１３２２は、デジタルカメラ電話１３０２が無線周波数（ＲＦ）チャンネル１３４２を介して情報の送信及び受信を行うことを可能にする無線モデム１３４０に接続される。無線モデム１３４０は、例えば３ＧＳＭネットワーク等の他のＲＦリンク（図示せず）を用いて、携帯電話ネットワーク１３３８と通信する。携帯電話ネットワーク１３３８は、デジタルカメラ電話１３０２からアップロードされたデジタル画像を格納する写真サービスプロバイダ１３４４と通信する。これらの画像は、インターネット１３４６を介して、計算装置１３０４を含むその他の装置によってアクセスされる。携帯電話ネットワーク１３３８はまた、本発明に従った一実施形態において、通常の電話サービスを提供するため、標準電話ネットワーク（図示せず）に接続される。
【００６１】
グラフィカルユーザインタフェース（図示せず）がディスプレー１３３０上に表示され、ユーザ制御手段１３４８によって制御される。ユーザ制御手段１３４８は、本発明に従った実施形態において、電話番号をダイヤルするための専用プッシュボタン（例えば、電話キーパッド）、モード（例えば、“電話”モード、“カレンダー”モード、“カメラ”モード）設定のための制御手段、４方向制御（上、下、左、右）と中央部のプッシュボタン式の“ＯＫ”又は“選択”スイッチとを含むジョイスティックコントローラを含む。
【００６２】
ドック１３５０は、デジタルカメラ電話１３０２内の電池（図示せず）を再充電する。ドック１３５０は、ドックインタフェース１３５２を介して、デジタルカメラ電話１３０２を計算装置１３０４に接続する。ドックインタフェース１３５２は、本発明に従った一実施形態において、例えばＵＳＢインタフェース等の有線インタフェースとして実装される。代替的に、本発明に従った他の実施形態においては、ドックインタフェース１３５２は、例えばＢｌｕｅｔｏｏｔｈ又はＩＥＥＥ８０２．１１ｂ無線インタフェース等の無線インタフェースとして実装される。ドックインタフェース１３５２は、メモリ１３０６から計算装置１３０４に画像をダウンロードするために使用される。ドックインタフェース１３５２はまた、計算装置１３０４からデジタルカメラ電話１３０２のメモリ１３０６に、カレンダー情報を転送するために使用される。
【符号の説明】
【００６３】
１００    画像センサ
１０２    画素領域
１０４    周辺ウェハ間コネクタ
２０２    センサウェハ
２０４    サポート回路ウェハ
２０６    ウェハ層
２０８    エピタキシャル層
２１０、２１２、２１４    画素領域
２１６    光検出器
２１８    転送ゲート
２２０    電荷−電圧変換機構
２２２    分離領域
２２４    相互接続層
２２６    ＣＭＯＳデバイス層
２２８、２３０、２３２、２３４    金属層
２３５    ウェハ間コネクタ
２３６、２３８、２４０    サポート回路
２４２    ウェハ間コネクタ
２４４    アイソレーション
２４６、２４８、２５０    カラーフィルタ
２５２    マイクロレンズ
３００    アクティブ画素
３０２    リセットゲートトランジスタ
３０４    電位ＶＤＤ
３０６    ソースフォロワ増幅トランジスタ
３０８    行選択トランジスタ
３１０    出力
３１２    破線
３１４    ウェハ間コネクタ
３１６    ノード
４０２    転送ゲートドライバの出力
４０４    転送ゲート相互接続
４０５    転送ゲートコンタクト
４０６、４０８    転送ゲート
４１０、４１２    画素領域
５００、５０６    光検出器
５０２、５０８    転送ゲート
５０４、５１０    電荷−電圧変換機構
５１２、５１４    画素領域
５１６    ノード
５１８    ソースフォロワ増幅トランジスタ
５２０    リセットゲートトランジスタ
５２２    電位ＶＤＤ
５２４    行選択トランジスタ
５２６    出力
６００、６０２、６０４    画素領域
６０６    光検出器
６０８    転送ゲート
６１０    電荷−電圧変換機構
６１２、６１４、６１６    ウェハ間コネクタ
６１８、６２０    貯蔵庫選択トランジスタ
７００    画像センサ
７０２    センサウェハ
７０４    サポート回路ウェハ
７０６    エピタキシャル層
７０８、７１０、７１２    画素領域
７１４    光検出器
７１６    転送ゲート
７１８    電荷−電圧変換機構
７２０    分離領域
７２２、７２４    相互接続層
７２６    ＣＭＯＳデバイス層
７２８、７３０、７３２、７３４    金属層
７３６、７３８、７４０    サポート回路
７４２    ウェハ間コネクタ
７４４    ウェハ間コンタクト
７４６    入力／出力コネクタ
７４８    転送ゲートドライバの出力
７５０    接合パッド
７５２    ウェハ間コネクタ
７５４    表面
８００    画像センサ
８０２    センサウェハ
８０４    サポート回路ウェハ
８０６    画素アレイ
８０８    ウェハ間コネクタ配線
１０００    ハンドリングウェハ
１００２    センサウェハ
１００４    界面層
１２００    マイクロレンズ及びカラーフィルタアレイ
１２０２    センサウェハ
１２０４    保護層
１２０６    界面層
１２０８    ハンドリングウェハ
１３００    撮像システム
１３０２    カメラ電話
１３０４    計算装置
１３０６    メモリ
１３０８    レンズ
１３１０    画像センサアレイ
１３１２    アクティブ画素センサ
１３１４    タイミング発生器
１３１６    フラッシュ
１３１８    アナログ−デジタル変換器
１３２０    バッファメモリ
１３２２    デジタルプロセッサ
１３２４    ファームウェアメモリ
１３２６    時計
１３２８    ＲＡＭメモリ
１３３０    ディスプレー
１３３２    音声コーデック
１３３４    マイク
１３３６    スピーカ
１３３８    携帯電話ネットワーク
１３４０    無線モデム
１３４２    ＲＦチャンネル
１３４４    写真サービスプロバイダ
１３４６    インターネット
１３４８    ユーザ制御手段
１３５０    ドック
１３５２    ドックインタフェース
【図１】
2010506404.tif 000003
【図２】
2010506404.tif 000004
【図３】
2010506404.tif 000005
【図４】
2010506404.tif 000006
【図５】
2010506404.tif 000007
【図６】
2010506404.tif 000008
【図７】
2010506404.tif 000009
【図８】
2010506404.tif 000010
【図９】
2010506404.tif 000011
【図１０】
2010506404.tif 000012
【図１１】
2010506404.tif 000013
【図１２】
2010506404.tif 000014
【図１３】
2010506404.tif 000015
【国際調査報告】
2010506404.tif 000016
2010506404.tif 000017
2010506404.tif 000018