(57)【要約】  給電電圧（Ｖｉｎ）に接続された２つの直列接続された半導体スイッチ（Ｖ１およびＶ２）の負荷を低減するための回路であって、該半導体スイッチ（Ｖ１およびＶ２）間にトランス（Ｔ１）の１次巻線（Ｗ１）が接続されている回路。さらに第１のダイオード（Ｄ２）が設けられており、該第１のダイオード（Ｄ２）はアノード側で、第２の半導体スイッチ（Ｖ２）のソース端子に印加される給電電圧（Ｖｉｎ）の電位に接続されており、かつカソード側で、トランス（Ｔ１）の１次巻線（Ｗ１）において第１の半導体スイッチ（Ｖ１）に対向して設けられた第１の接続端子（１）に接続されている。第２のダイオード（Ｄ３）がカソード側で、第１の半導体スイッチ（Ｖ１）のドレイン端子に印加される給電電圧（Ｖｉｎ）の電位に接続されており、アノード側で、トランス（Ｔ１）の１次巻線（Ｗ１）に設けられ第２の半導体スイッチ（Ｖ２）に対向する第２の接続端子（２）に接続されている。本発明では、トランス（Ｔ１）の第１の補助巻線（Ｗ３）と第２の補助巻線（Ｗ４）とが設けられており、前記第１の補助巻線（Ｗ３）は第１のダイオード（Ｄ２）と第１の接続端子（Ｔ１）との間に直列接続されており、前記第２の補助巻線（Ｗ４）は第２のダイオード（Ｄ３）と第２の接続端子（２）との間に直列接続されている。
2010512726.tif 000002
【特許請求の範囲】
【請求項１】
１次側および２次側を有するトランス回路において半導体スイッチ（Ｖ１，Ｖ２）の負荷を低減するための回路であって、
前記１次側に、第１の半導体スイッチ（Ｖ１）と、直列接続された第２の半導体スイッチ（Ｖ２）とが設けられており、
前記第１の半導体スイッチ（Ｖ１）のドレイン端子は給電電圧（Ｖｉｎ）の第１の端子に接続されており、
前記第２の半導体スイッチ（Ｖ２）のソース端子は前記給電電圧（Ｖｉｎ）の第２の端子に接続されており、
前記第１の半導体スイッチ（Ｖ１）のソース端子と前記第２の半導体スイッチ（Ｖ２）のドレイン端子との間にトランス（Ｔ１）の１次巻線が接続されており、
前記トランス（Ｔ１）の２次巻線は、２次側の負荷（Ｌ１）に接続されており、
第１のダイオード（Ｄ２）および第２のダイオード（Ｄ３）が設けられており、
前記第１のダイオード（Ｄ２）はアノード側で、前記第２の半導体スイッチ（Ｖ２）のソース端子に印加される前記給電電圧（Ｖｉｎ）の電位に接続されており、かつカソード側で、前記トランス（Ｔ１）の１次巻線（Ｗ１）において前記第１の半導体スイッチ（Ｖ１）に対向して設けられた第１の接続端子（１）に接続されており、
前記第２のダイオード（Ｄ３）はカソード側で、前記第１の半導体スイッチ（Ｖ１）のドレイン端子に印加される前記給電電圧（Ｖｉｎ）の電位に接続されており、かつアノード側で、前記トランス（Ｔ１）の１次巻線（Ｗ１）において前記第２の半導体スイッチ（Ｖ２）に対向して設けられた第２の接続端子（２）に接続されている回路において、
前記トランス（Ｔ１）の第１の補助巻線（Ｗ３）と第２の補助巻線（Ｗ４）とが設けられており、
前記第１の補助巻線（Ｗ３）は前記第１のダイオード（Ｄ２）と前記トランス（Ｔ１）の１次巻線（Ｗ１）に設けられた第１の接続端子（１）との間に直列接続されており、
前記第２の補助巻線（Ｗ４）は前記第２のダイオード（Ｄ３）と前記トランス（Ｔ１）の１次巻線（Ｗ１）に設けられた第２の接続端子（２）との間に直列接続されていることを特徴とする回路。
【請求項２】
請求項１記載の回路を備えていることを特徴とする、スイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１次側および２次側を有するトランス回路において半導体スイッチの負荷を低減するための、請求項１の上位概念に記載の回路であって、前記１次側に第１の半導体スイッチと、直列接続された第２の半導体スイッチとを有し、前記第１の半導体スイッチのドレイン端子は給電電圧の第１の端子に接続されており、前記第２の半導体スイッチのソース端子は前記給電電圧の第２の端子に接続されており、前記第１の半導体スイッチのソース端子と前記第２の半導体スイッチのドレイン端子との間にトランスの１次巻線が接続されており、前記トランスの２次巻線は２次側の負荷に接続されており、第１のダイオードと第２のダイオードとが設けられており、該第１のダイオードはアノード側で、前記第２の半導体スイッチのソース端子に印加される前記給電電圧の電位に接続されており、かつカソード側で、前記トランスの１次巻線に存在し前記第１の半導体スイッチに対向する第１の接続端子に接続されており、前記第２のダイオードはカソード側で、前記第１の半導体スイッチのドレイン端子に印加される前記給電電圧の電位に接続されており、かつアノード側で、前記トランスの１次巻線に存在し前記第２の半導体スイッチに対向する第２の端子に接続されている回路に関する。
【０００２】
上記形式の回路はたとえば、非対称的なハーフブリッジ回路から公知である。このようなハーフブリッジ回路では、半導体スイッチの阻止フェーズの時点で、たとえば線路インダクタンスまたは漏れインダクタンス等の寄生インダクタンスに存在するエネルギーがダイオードを介して、相応の電圧中間回路に供給し戻される。しかしその際には、半導体スイッチの許容可能な電圧耐量は中間回路電圧のレベルより必ず高くなくてはならない。
【０００３】
この問題は従来は、適切な高さの許容可能な許容可能な阻止電圧を有する半導体スイッチを使用することによって解決されていた。しかしこれによって、コストが相応に高くなる。また、相応な高さの阻止電圧を有する半導体スイッチを入手することはそもそも不可能であるか、またはこのような半導体スイッチは、たとえば順方向特性が悪いという欠点や素子サイズが大きいという欠点等の別の欠点を有することが多い。それゆえ、従来技術ではしばしば、必要な導通特性を実現するために、許容可能な阻止電圧が高い複数のスイッチを並列接続しなければならないことが多い。
【０００４】
それゆえ本発明の課題は、これらの欠点を回避し、半導体スイッチの負荷を簡単に、ひいては低コストで、確実に低減する回路を実現することである。
【０００５】
上記課題は、請求項１の構成によって解決される。請求項１は、１次側および２次側を有するトランス回路において半導体スイッチの負荷を低減するための、請求項１の上位概念に記載の回路であって、前記１次側に第１の半導体スイッチと、直列接続された第２の半導体スイッチとを有し、前記第１の半導体スイッチのドレイン端子は給電電圧の第１の端子に接続されており、前記第２の半導体スイッチのソース端子は前記給電電圧の第２の端子に接続されており、前記第１の半導体スイッチのソース端子と前記第２の半導体スイッチのドレイン端子との間にトランスの１次巻線が接続されており、前記トランスの２次巻線は２次側の負荷に接続されており、第１のダイオードと第２のダイオードとが設けられており、該第１のダイオードはアノード側で、前記第２の半導体スイッチのソース端子に印加される前記給電電圧の電位に接続されており、かつカソード側で、前記トランスの１次巻線に存在し前記第１の半導体スイッチに対向する第１の接続端子に接続されており、前記第２のダイオードはカソード側で、前記第１の半導体スイッチのドレイン端子に印加される前記給電電圧の電位に接続されており、かつアノード側で、前記トランスの１次巻線に存在し前記第２の半導体スイッチに対向する第２の端子に接続されている回路を対象とする。本発明ではこのような構成において、前記トランスの第１の補助巻線と第２の補助巻線とが設けられており、前記第１の補助巻線は、前記第１のダイオードと前記トランスの１次巻線に設けられた第１の接続端子との間に直列接続されており、前記第２の補助巻線は、前記第２のダイオードと前記トランスの１次巻線に設けられた第２の接続端子との間に直列接続されている。
【０００６】
請求項２は、請求項１記載の回路を有するスイッチング電源を対象とする。
【０００７】
以下で、添付された図面を使用して実施形態に基づいて本発明を詳細に説明する。
【図面の簡単な説明】
【０００８】
【図１】従来技術による公知の回路を示す。
【図２】スイッチング電源用の本発明の回路を示す。
【０００９】
図１に基づいてまずは、たとえば非対称的なハーフブリッジ回路を有するトランス回路から公知の回路のような、公知の回路を取り上げる。前記回路は、複数の中間回路の並列接続回路から成り、該複数の中間回路はそれぞれ、２つの半導体スイッチＶ１およびＶ２と２つのダイオードＤ２およびＤ３とから構成される。第１の半導体スイッチＶ１は第２の半導体スイッチＶ２に直列接続されており、該第１の半導体スイッチＶ１（図１には示されていない）のドレイン端子は給電電圧Ｖｉｎに接続されており、該第２の半導体スイッチＶ２のソース端子は接地されている。第１の半導体スイッチＶ１と第２の半導体スイッチＶ２との間にトランスＴ１の１次巻線Ｗ１（図１には示されていない）が接続されている。さらに第１のダイオードＤ２はアノード側で接地接続されており、カソード側で、前記トランスＴ１の１次巻線Ｗ１に設けられており第１の半導体スイッチＶ１に対向する第１の接続端子１に接続されている。前記第２のダイオードＤ３はカソード側で、第１の半導体スイッチＶ１のドレイン端子に印加される給電電圧の電位に接続されており、アノード側で、トランスＴ１の１次巻線Ｗ１に設けられ第２の半導体スイッチＶ２に対向する第２の接続端子２に接続されている。
【００１０】
半導体スイッチＶ１およびＶ２は常に同時にスイッチオンされる。半導体スイッチＶ１およびＶ２の導通フェーズでは、電流は半導体スイッチＶ１と１次巻線Ｗ１と半導体スイッチＶ２とを介して接地へ流れる。両半導体スイッチＶ１およびＶ２は同時にスイッチオフされる。半導体スイッチＶ１およびＶ２の阻止フェーズでは、通電されている電流回路内のインダクタンスがこの電流をなお駆動し、中間回路の電圧プラスダイオード閾値に達するまで、半導体スイッチＶ１およびＶ２で電圧上昇が生じる。このようにして、半導体スイッチＶ１およびＶ２における最大電圧負荷が制限される。における最大電圧負荷が制限される。しかし半導体スイッチＶ１およびＶ２の阻止フェーズでは、半導体スイッチＶ１およびＶ２の許容可能な電圧耐量は必ず、中間回路電圧のレベルより高くなくてはならない。
【００１１】
図２には上記構成と比較して、半導体スイッチＶ１およびＶ２の負荷を確実に低減する本発明の可能な実施形態が示されている。同図には、直列接続された２つの半導体スイッチＶ１およびＶ２を有する非対称的なハーフブリッジが示されており、第１の半導体スイッチＶ１のドレイン端子は給電電圧Ｖｉｎの第１の端子に接続されており、第２の半導体スイッチＶ２のソース端子は該給電電圧Ｖｉｎの第２の端子ないしは接地に接続されている。ここでも、第１の半導体スイッチＶ１のソース端子と第２の半導体スイッチＶ２のドレイン端子との間にトランスＴ１の１次巻線Ｗ１が接続されており、該トランスＴ１の２次巻線Ｗ２は２次側の負荷Ｌ１に接続されている。２次側には整流平滑段を設けることもでき、たとえばダイオードＤ１とコンデンサＣ１とによって設けることができる。
【００１２】
さらに第１のダイオードＤ２が設けられており、該第１のダイオードＤ２はアノード側で、第２の半導体スイッチＶ２のソース端子に印加される給電電圧の電位に接続されており、カソード側で、トランスＴ１の１次巻線Ｗ１において第１の半導体スイッチＶ１に対向して設けられた第１の接続端子１に接続されている。第２のダイオードＤ３がカソード側で、第１の半導体スイッチＶ１のドレイン端子に印加される給電電圧の電位に接続されており、アノード側で、トランスＴ１の１次巻線Ｗ１に設けられ第２の半導体スイッチＶ２に対向する第２の接続端子２に接続されている。
【００１３】
本発明では、トランスＴ１の第１の補助巻線Ｗ３が設けられており、該補助巻線Ｗ３は第１のダイオードＤ２と、該トランスＴ１の１次巻線Ｗ１に設けられた第１の接続端子１とに直列接続されている。さらに、トランスＴ１の第２の補助巻線Ｗ４が設けられており、該補助巻線Ｗ４は第２のダイオードＤ３と、該トランスＴ１の１次巻線Ｗ１に設けられた第２の接続端子２とに直列接続されている。
【００１４】
ここでも、半導体スイッチＶ１およびＶ２は（ほぼ）同時にスイッチングされる。半導体スイッチＶ１およびＶ２のスイッチオンフェーズ中、半導体スイッチＶ１と１次巻線Ｗ１と半導体スイッチＶ２とから構成される電流回路を流れる電流の特性経過は、公知の従来技術と同様に振舞う。この電流は、トランスＴ１の存在する駆動電圧とインピーダンスとに相応して上昇する。半導体スイッチＶ１およびＶ２のスイッチオフの時点で、トランスＴ１の２次巻線Ｗ２と結合されていない上記の電流回路におけるインダクタンスが、この電流をなお駆動し、１次巻線Ｗ１において電圧が迅速に上昇する。トランスＴ１の補助巻線Ｗ３およびＷ４は、１次巻線Ｗ１と良好に結合されて巻回されている。それゆえ、補助巻線Ｗ３と補助巻線Ｗ４とにおいても、そのつどの変換比に相応して電圧が上昇する。
【００１５】
ここで、補助巻線Ｗ１の電圧と補助巻線Ｗ２の電圧と補助巻線Ｗ３の電圧との和が、ダイオードＤ２およびダイオードＤ３の両ダイオード閾値だけ低減されて中間回路電圧の高さに達すると、ダイオードＤ２およびＤ３は導通する。このことによって、電圧がさらに上昇することが制限される。この時点において半導体スイッチＶ１の負荷の高さは、中間回路電圧とダイオードＤ２のダイオード閾値との和から補助巻線Ｗ３の瞬時の電圧を減算したものに相応する。
【００１６】
ダイオードＤ２およびＤ３にそれぞれ補助巻線Ｗ３およびＷ４を１つずつ直列接続することにより、半導体スイッチＶ１およびＶ２にかかる最大電圧負荷を低減することができる。このことによって、電圧耐量が比較的低い素子を使用することができる。このような素子は必然的に比較的安価であるか、または、導通抵抗が比較的低いという利点や、構成形状が比較的小さいという利点等の別の重要な利点を有する。
【図１】
2010512726.tif 000003
【図２】
2010512726.tif 000004
【手続補正書】
【提出日】平成20年10月15日(2008.10.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１次側および２次側を有するトランス回路において半導体スイッチ（Ｖ１，Ｖ２）の負荷を低減するための回路であって、
前記１次側に、第１の半導体スイッチ（Ｖ１）と、直列接続された第２の半導体スイッチ（Ｖ２）とが設けられており、
前記第１の半導体スイッチ（Ｖ１）のドレイン端子は給電電圧（Ｖｉｎ）の第１の端子に接続されており、
前記第２の半導体スイッチ（Ｖ２）のソース端子は前記給電電圧（Ｖｉｎ）の第２の端子に接続されており、
前記第１の半導体スイッチ（Ｖ１）のソース端子と前記第２の半導体スイッチ（Ｖ２）のドレイン端子との間にトランス（Ｔ１）の１次巻線（Ｗ１）が接続されており、
前記トランス（Ｔ１）の２次巻線（Ｗ２）は、２次側の負荷（Ｌ１）に接続されており、
第１のダイオード（Ｄ２）および第２のダイオード（Ｄ３）が設けられており、
前記第１のダイオード（Ｄ２）はアノード側で、前記第２の半導体スイッチ（Ｖ２）のソース端子に印加される前記給電電圧（Ｖｉｎ）の電位に接続されており、かつカソード側で、前記トランス（Ｔ１）の１次巻線（Ｗ１）において前記第１の半導体スイッチ（Ｖ１）に対向して設けられた第１の接続端子（１）に接続されており、
前記第２のダイオード（Ｄ３）はカソード側で、前記第１の半導体スイッチ（Ｖ１）のドレイン端子に印加される前記給電電圧（Ｖｉｎ）の電位に接続されており、かつアノード側で、前記トランス（Ｔ１）の１次巻線（Ｗ１）において前記第２の半導体スイッチ（Ｖ２）に対向して設けられた第２の接続端子（２）に接続されている回路において、
前記トランス（Ｔ１）の第１の補助巻線（Ｗ３）と第２の補助巻線（Ｗ４）とが設けられており、
前記第１の補助巻線（Ｗ３）および第２の補助巻線（Ｗ４）は、前記１次巻線（Ｗ１）と逆方向に巻回されており、
前記第１の補助巻線（Ｗ３）は前記第１のダイオード（Ｄ２）と前記トランス（Ｔ１）の１次巻線（Ｗ１）に設けられた第１の接続端子（１）との間に直列接続されており、
前記第２の補助巻線（Ｗ４）は前記第２のダイオード（Ｄ３）と前記トランス（Ｔ１）の１次巻線（Ｗ１）に設けられた第２の接続端子（２）との間に直列接続されていることを特徴とする回路。
【請求項２】
請求項１記載の回路を備えていることを特徴とする、スイッチング電源。
【国際調査報告】
2010512726.tif 000005
2010512726.tif 000006
2010512726.tif 000007
2010512726.tif 000008