(57)【要約】ＬＬＣコンバータ（１１）のスイッチング周波数は制御装置（６１）によって制御され、この制御装置には、フィードバック回路（５２−５４）が、コンバータの出力電圧に依存する第１の電流（Ｉｆｄｂｋ）を与える。発振器回路（８４−８８）は、第１の電流に依存する周波数において、抵抗器（５０）によって設定される第２の電流（Ｉｆｍａｘ）と等しい限界に至るまで、鋸歯状波形（Ｌｒｍｐ）を生成する。２つの相補型スイッチ制御信号（Ａ，Ｂ）が、鋸歯状波形の交代のサイクルで伝導するようコンバータの２つのスイッチ（２９，３１）を制御するために生成される。タイマ（６３）は、第２の電流に依存して２つの相補型スイッチ制御信号間の無駄時間を生成する。別の抵抗器（５１）が第１の電流の最小値を構成する電流を与え、抵抗器（５５）に直列のキャパシタ（５６）の充電電流が、コンバータのソフトスタートのために第１の電流を修正する。
2010517494.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング周波数に依存する出力電圧を有するパワーコンバータ（１１）のスイッチング周波数を制御する方法であって、
出力電圧に依存する第１の電流（Ｉｆｄｂｋ）を生成するステップと、
第１の電流によって決定される周波数を備えたパワーコンバータのための制御信号を生成するステップとを備え、
第１の電流の所望の最大値に対応する第２の電流（Ｉｆｍａｘ）を生成するステップと、
第２の電流に依存して第１の電流を所望の最大値に制限するステップとを備えることを特徴とする、方法。
【請求項２】
パワーコンバータのための制御信号を生成するステップは、第１の電流をミラーリングするステップ（７５，７６）を含む、請求項１に記載の方法。
【請求項３】
パワーコンバータのための制御信号を生成するステップは、第１の電流に依存する電流をキャパシタ（８４）に周期的に充電し、キャパシタがしきい電圧にまで充電されることに応じてキャパシタを放電し、それによって鋸波状電圧波形を生成するステップを含む、請求項１に記載の方法。
【請求項４】
偽似ランダムの態様でキャパシタの充電電流を変動させるステップをさらに含む、請求項３に記載の方法。
【請求項５】
２つのスイッチの伝導時間の間に無駄時間を備えた鋸歯状波形の交代のサイクルで伝導するようにパワーコンバータの２つのスイッチ（２９，３１）を制御するため、パワーコンバータのための前記制御信号を構成する２つの相補型スイッチ制御信号（Ａ，Ｂ）を生成するステップをさらに含む、請求項３に記載の方法。
【請求項６】
第２の電流に依存して各無駄時間を決定するステップを含む、請求項５に記載の方法。
【請求項７】
第１の電流の所望の最小値を与えるステップを含む、請求項１〜６のいずれかに記載の方法。
【請求項８】
第１の電流を制限するステップは、
電圧基準（Ｖｂｇ）および第１の電流が供給される接合点に増幅器（７４）の差分入力をそれぞれ結合するステップと、
第２の電流を第１のトランジスタ（７０）を介して第２のトランジスタ（７１）にミラーリングするステップと、
第１の電流を第３のトランジスタ（７５）を介して第２のトランジスタに伝導するステップと、
増幅器の出力に依存して第３のトランジスタを制御するステップと、
増幅器の出力の電圧の変化に応じて接合点の電圧を変更する（７８）ステップとを含む、請求項１〜６のいずれかに記載の方法。
【請求項９】
第２の電流に依存してパワーコンバータのための制御信号の無駄時間を決定するステップを含む、請求項１〜４にいずれかに記載の方法。
【請求項１０】
パワーコンバータのソフトスタートのためにパワーコンバータのスイッチング周波数を変更するために、抵抗器（５５）を介して充電されているキャパシタ（５６）の電流によって第１の電流を修正するステップを含む、請求項１〜６のいずれかに記載の方法。
【請求項１１】
コンバータのスイッチング周波数に依存する出力電圧を有する共振モードコンバータ（１１）のための制御装置であって、
コンバータの出力電圧に依存する第１の電流（Ｉｆｄｂｋ）を与えるためのフィードバック回路（５２〜５４）と、
前記出力電圧を制御するための、第１の電流に依存する周波数でコンバータの制御信号を生成するための発振器回路（８４〜８８）とを備え、
基準電圧（Ｖｒｅｆ）から第２の電流（Ｉｆｍａｘ）を生成するための抵抗器（５０）と、
第１の電流を第２の電流に制限するための回路（７０〜７２，７４〜７６）とを特徴とする、制御装置。
【請求項１２】
第１の電流を第２の電流に制限するための回路は、第２の電流をミラーリングするための電流ミラー回路を含む、請求項１１に記載の制御装置。
【請求項１３】
発振器回路は、
キャパシタと、
キャパシタに充電電流を供給するために第１の電流に応答する電流ミラー回路と、
キャパシタを放電し、それによって鋸歯状電圧波形を生成するための、しきい電圧にまで充電されているキャパシタに応答するコンパレータ回路とを含む、請求項１１に記載の制御装置。
【請求項１４】
鋸歯状波形の交代のサイクルで伝導するようコンバータの２つのスイッチを制御するために、コンバータのための前記制御信号を構成する２つの相補型スイッチ制御信号を生成するための回路をさらに含み、さらに、
２つの相補型スイッチ制御信号の間に無駄時間を生成するためのタイマを含む、請求項１３に記載の制御装置。
【請求項１５】
タイマは、第２の電流に依存して各無駄時間を決定するために第２の電流に応答する、請求項１４に記載の制御装置。
【請求項１６】
第１の電流の最小値を構成する電流を与えるための抵抗器を含む、請求項１１に記載の制御装置。
【請求項１７】
第１の電流を第２の電流に制限するための回路は、
電圧基準および第１の電流が供給される接合点にそれぞれ結合される差分入力を有する増幅器と、
第２の電流が供給される第１のトランジスタと第２のトランジスタとを含む電流ミラーと、
第１の電流がこれを介して第２のトランジスタに伝導される第３のトランジスタとを含み、第３のトランジスタは増幅器の出力によって制御され、さらに
増幅器の出力の電圧の変化に応じて接合点の電圧を変更するための回路を含む、請求項１１に記載の制御装置。
【請求項１８】
コンバータのソフトスタートのためにキャパシタの充電電流によって第１の電流を修正するための、抵抗器に直列のキャパシタを含む、請求項１１に記載の制御装置。
【請求項１９】
コンバータのスイッチング周波数に依存する出力電圧を有する共振モードコンバータと、前記制御信号でコンバータのスイッチング周波数を制御するよう配列された請求項１１〜１８のいずれかに記載の制御装置との組合わせ。
【請求項２０】
共振モードコンバータはＬＬＣコンバータを含む、請求項１９に記載の組合わせ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、共振モードパワーコンバータのための制御構成に関する。
【背景技術】
【０００２】
背景
ＰＦＣ用昇圧コンバータと、ＰＦＣコンバータの典型的に高出力の電圧よりも低い電圧を生成するための後続のＰＷＭ（(pulse width modulation)パルス幅変調）バックコンバータとのカスケード結合を与え、これらを単一のクロック基準を用いて同期した態様で動作することが公知である。このようなカスケード結合されたコンバータは、たとえば「同期スイッチングカスケード接続されたオフラインＰＦＣ−ＰＷＭ組合わせパワーコンバータコントローラ(Synchronous Switching Cascade Connected Off-Line PFC-PWM Combination Power Converter Controller)」と題されて１９９６年１０月１５日に発行されたホアン（Hwang）の米国特許番号第５，５６５，７６１号に記載され、また、「８ピンのＰＦＣ−ＰＷＭ組合わせ集積回路コンバータコントローラのための１ピンの誤り増幅器および切替えられたソフトスタート（One Pin Error Amplifier And Switched Soft-Start For An Eight Pin PFC-PWM Combination Integrated Circuit Converter Controller）」と題されて１９９８年８月２５日に発行されたホアン（Hwang）らの米国特許番号第５，７９８，６３５号に記載される。
【０００３】
カスケード結合されたＰＦＣパワーコンバータおよびＰＷＭパワーコンバータを含む別の構成は、「力率補正（ＰＦＣ）の基礎（Power Factor Correction (PFC) Basics）」と題された、２００４年８月１９日のフェアチャイルドセミコンダクタ社のアプリケーションノート（Fairchild Semiconductor Application Note）４２０４７、Ｒｅｖ．０．９．０から知られる。さまざまなＰＦＣ構成およびそれらの制御は、たとえば、２００４年８月のオン・セミコンダクタ社の文書（ON Semiconductor document）ＨＢＤ８５３／Ｄ、
Ｒｅｖ．２「力率補正（ＰＦＣ）ハンドブック（Power Factor Correction (PFC) Handbook）」の「力率補正手法の概観（Overview of Power Factor Correction Approaches）」と題された第１章、および、１９９９年６月の「産業電子工学のＩＥＥＥトランザクション（IEEE Transactions on Industrial Electronics）」第４６巻第３号６１３−６１９
頁の、Ｓ．ベン−ヤーコブ（S. Ben-Yaakov）らによる、間接的ＰＦＣコンバータ制御ス
キームを記載する、「抵抗性入力を有するＰＷＭ昇圧コンバータの動力学（The Dynamics
of a PWM Boost Converter with Resistive Input）」から知られる。
【０００４】
リアクタンス成分のサイズを減じるために、コンバータスイッチング周波数は比較的大きいのが望ましい。しかしながら、スイッチング周波数の増大につれてスイッチング損失が増大するので、結果的に、使用可能なスイッチング周波数の実際的な上限となる。
【０００５】
また、共振モードパワーコンバータを用いることにより、ゼロ電圧スイッチング（ＺＶＳ）および／またはゼロ電流スイッチング（ＺＣＳ）を利用して、ＰＷＭパワーコンバータのスイッチング損失を減じることも知られている。共振モードコンバータの例は、直列共振、並列共振、直列並列共振またはＬＣＣ、およびＬＬＣコンバータを含む。そのハーフブリッジコンバータ位相を用いる例は、２００３年９月１２日、ボー・ヤン（Bo Yang）によってヴァージニア工科大学部（Faculty of the Virginia Polytechnic Institute and State University）に提出された研究報告における「分散した電力システムのフロントエンドＤＣ／ＤＣの電力変換のための位相調査（Topology Investigation for Front End DC/DC Power Conversion for Distributed Power System）」の「ＬＬＣ共振コンバータ（LLC Resonant Converter）」と題される第４章に記載される。このような共振モード
コンバータの中では、この研究報告に説明された理由でＬＬＣコンバータが好ましい。
【０００６】
ＬＬＣパワーコンバータは、たとえば２００２年８月２０日に発行された「ＬＬＣコンバータは、含まれた差検出器の周波数調整制御信号の補正のための電流変動検出器を含む（LLC Converter Includes A Current Variation Detector For Correcting A Frequency
Adjusting Control Signal Of An Included Difference Detector）」と題されたブロム（Blom）らの米国特許番号第６，４３７，９９４号からも知られる。
【０００７】
ＬＬＣコンバータは２つの共振周波数、すなわち直列共振周波数および並列共振周波数を有し、回路の利得が負であるこれらの共振周波数間の範囲で作動するように典型的に設計されており、周波数が増加するとコンバータの出力に転送されるエネルギが減少することを意味している。たとえばハーフブリッジ位相では、ハーフブリッジ電流は、この範囲における共振タンクの本来的な誘導性によりハーフブリッジ電圧に遅れ、その結果、ＬＬＣはＺＶＳの利点を得るよう動作することができる。
【０００８】
このようにＬＬＣコンバータは可変周波数スイッチング波形を伴って動作し、これはハーフブリッジスイッチの同時伝導を回避するために無駄時間（dead time）を伴う、実質的に方形の波形である。より大きい周波数はより軽い負荷に対応する。比較的狭い範囲の周波数での動作のために特定のＬＬＣコンバータが設計され得るが、異なる用途での使用のための、潜在的に異なる入力電圧の、さまざまなＬＬＣコンバータが、広周波数帯域にわたって相当に異なる周波数範囲で動作することが求められるであろう。
【０００９】
ＳＴマイクロエレクトロニクス社の２００６年８月のアプリケーションノート（STMicroelectronics Application Notes）ＡＮ２３２１「参考設計：高機能で、ラップトップコンピュータ用のＰＦＣを備えたＬ６５９９ベースのＨＢ−ＬＬＣアダプタ（Reference design: high performance, L6599-based HB-LLC adapter with PFC for laptop computers）」および２００６年９月のＡＮ２３９３「参考設計：ＬＣＤテレビおよびフラットパネル用広範囲２００ＷのＬ６５９９ベースのＨＢ  ＬＬＣ共振コンバータ（Reference design: wide range 200W L6599-based HB LLC resonant converter for LCD TV & flat panels）」では、それぞれＰＦＣコンバータにはＬ６５６３コントローラ、およびＬＬＣコンバータには別個のＬ６５９９共振コントローラを用いた、カスケード結合されたＰＦＣパワーコンバータおよびハーフブリッジＬＬＣパワーコンバータを開示する。またこれらの点においてＳＴマイクロエレクトロニクス社の２００６年１１月のデータシートＬ６５６３「高度な遷移モードＰＦＣコントローラ（Advanced transition-mode PFC controller）」および２００６年７月のＬ６５９９「高圧共振コントローラ（High-voltage resonant controller」にも参照が向けられる。
【００１０】
またさらに、スイッチされたモード電源のスイッチング周波数をジッタすることによりＥＭＩ（電磁障害）放射を減少させるための、２００１年６月１９日に発行されたバラクリシュナン（Balakrishnan）らの「電源のスイッチング周波数を変動させるための周波数ジッタ制御（Frequency Jittering Control For Varying The Switching Frequency Of A
Power Supply）」と題された米国特許番号第６，２４９，８７６号からも知られる。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
特にＬＬＣコンバータ用制御装置が集積回路（ＩＣ）として与えられる場合、このＩＣがＰＦＣコンバータの制御をも与えるか否かに拘わらず、この制御装置に必要な接続の数を最小限にすることが望ましい。同時にＬＬＣコンバータの十分な制御を与えるのが望ましく、それはたとえば、最小スイッチング周波数および最大スイッチング周波数の決定、これらの周波数範囲内の閉ループの周波数制御、過負荷保護のためのコンバータ電流感知
、ならびにＬＬＣパワーコンバータのソフトスタートのための入力電圧モニタリングなどを含む。
【００１２】
さらに、潜在的に極めて広い、あり得るスイッチング周波数の範囲にわたって、ＬＬＣコンバータのスイッチのオンタイムの正確な一致を維持することが必要である。これらのオンタイムは、理想的には任意のスイッチング周波数で周期のちょうど５０％になるが、実際上は、周知のように、スイッチング時間におけるスイッチの同時伝導を回避するために、オンタイムを５０％より僅かに下回るよう減じる無駄時間を与えることが必要である。したがって、無駄時間も厳密に一致することが望ましい。さらに、無駄時間が任意の所与のスイッチング周波数について最小化されることが望ましい。これは、ＬＬＣコンバータの広範囲のあり得るスイッチング周波数を考慮すると、問題を提示する。
【課題を解決するための手段】
【００１３】
発明の要約
この発明の１つの局面は、スイッチング周波数に依存する出力電圧を有するパワーコンバータの、このスイッチング周波数を制御する方法を与え、この方法は、出力電圧に依存する第１の電流を生成するステップと、第１の電流の所望の最大値に対応する第２の電流を生成するステップと、第２の電流に依存して第１の電流を所望の最大値に制限するステップと、第１の電流によって決定される周波数を備えたパワーコンバータのための制御信号を生成するステップとを含む。
【００１４】
好ましくは、パワーコンバータのための制御信号を生成するステップは第１の電流をミラーリングするステップを含む。
【００１５】
好ましくは、パワーコンバータのための制御信号を生成するステップは、鋸歯状電圧波形を生成するように、第１の電流に依存する電流でキャパシタを周期的に充電し、キャパシタがしきい電圧にまで充電されることに応じてキャパシタを放電するステップを含む。この方法はさらに、電磁障害の減少を促進するために偽似ランダムの態様でキャパシタの充電電流を変動させるステップを含むことができる。
【００１６】
好ましくは、この方法は、２つのスイッチの伝導時間の間に無駄時間を備えた鋸歯状波形の交代のサイクルで伝導するようにパワーコンバータの２つのスイッチを制御するため、パワーコンバータのための前記制御信号を構成する２つの相補型スイッチ制御信号を生成するステップをさらに含む。
【００１７】
たとえばハーフブリッジパワーコンバータ位相において、同時伝導が回避されなければならないパワーコンバータの相補型スイッチの伝導タイムの間に与えられるこのような無駄時間は、最小限にすることが望ましい。これは特に、各無駄時間がＰＦＣコンバータのスイッチングのための禁止ゾーン（keep-out zone）を決定するようなカスケード結合さ
れたＰＦＣコンバータおよびＬＬＣコンバータの場合に当てはまり、この無駄時間がＰＦＣコンバータのデューティーサイクル範囲を制限する。最適な無駄時間は共振モードコンバータの通常の周波数範囲に依存し、それは広周波数帯域内で変動してもよい。
【００１８】
この発明の実施例は、第２の電流に依存して各無駄時間を決定するステップを含めることにより、これを容易にする。
【００１９】
この方法は、第１の電流の所望の最小値を与えるステップを好ましくは含む。
この発明の実施例では、第１の電流を制限するステップは次のステップを含む。電圧基準および第１の電流が供給される接合点に増幅器の差分入力をそれぞれ結合するステップと、第２の電流を第１のトランジスタを介して第２のトランジスタにミラーリングするス
テップと、第１の電流を第３のトランジスタを介して第２のトランジスタに伝導するステップと、増幅器の出力に依存して第３のトランジスタを制御するステップと、増幅器の出力の電圧の変化に応じて接合点の電圧を変更するステップと、である。
【００２０】
この方法は、パワーコンバータのソフトスタートのためにパワーコンバータのスイッチング周波数を変更するよう、抵抗器を介して充電されているキャパシタの電流によって第１の電流を修正するステップを好ましくは含む。
【００２１】
この発明の別の局面は、コンバータのスイッチング周波数に依存する出力電圧を有する共振モードコンバータのための制御装置を与え、この装置は、コンバータの出力電圧に依存する第１の電流を与えるためのフィードバック回路と、基準電圧から第２の電流を生成するための抵抗器と、第１の電流を第２の電流に制限するための回路と、前記出力電圧を制御するための、第１の電流に依存する周波数でコンバータの制御信号を生成するための発振器回路とを含む。
【００２２】
好ましくは、第１の電流を第２の電流に制限するための回路は、第２の電流をミラーリングするための電流ミラー回路を含む。
【００２３】
発振器回路は、キャパシタと、キャパシタに充電電流を供給するために第１の電流に応答するミラー回路と、キャパシタを放電し、それによって鋸歯状電圧波形を生成するための、しきい電圧にまで充電されているキャパシタに応答するコンパレータ回路とを含むことができる。
【００２４】
好ましくは、制御装置は、鋸歯状波形の交代のサイクルで伝導するようにコンバータの２つのスイッチを制御するため、コンバータのための前記制御信号を構成する２つの相補型スイッチ制御信号を生成するための回路をさらに含み、さらに、この２つの相補型スイッチ制御信号の間に無駄時間を生成するためのタイマを含む。有利には、タイマは、第２の電流に依存して各無駄時間を決定するために第２の電流に応答する。
【００２５】
制御装置は、第１の電流の最小値を構成する電流を与えるための抵抗器を含むことができる。
【００２６】
第１の電流を第２の電流に制限するための回路は、電圧基準および第１の電流が供給される接合点にそれぞれ結合される差分入力を有する増幅器と、第２の電流が供給される第１のトランジスタと第２のトランジスタとを含む電流ミラーと、第１の電流がこれを介して第２のトランジスタに伝導される第３のトランジスタとを含み、第３のトランジスタは増幅器の出力によって制御され、さらに、増幅器の出力の電圧の変化に応じて接合点の電圧を変更するための回路を含む。
【００２７】
制御装置は、コンバータのソフトスタートのためにキャパシタの充電電流によって第１の電流を修正するための、抵抗器に直列のキャパシタを好ましくは含む。
【００２８】
この発明はさらに、コンバータのスイッチング周波数に依存する出力電圧を有する共振モードコンバータと、前記制御信号でコンバータのスイッチング周波数を制御するよう配列された上述の制御装置との組合わせにまで及ぶ。好ましくは、共振モードコンバータはＬＬＣコンバータを含む。
【００２９】
この発明およびその局面は、添付図面を参照する例としての以下の説明からさらに理解されるであろう。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施例によって、カスケード結合されたＰＦＣパワーコンバータおよびＬＬＣパワーコンバータならびにこれらのコンバータ用の制御構成を含む電源構成を概略的に示す図である。
【図２】図１の制御装置のＰＦＣおよびＬＬＣ制御構成の１つの形の部分をブロック図で示す。
【図３】この発明の実施例によって、図２のＰＦＣおよびＬＬＣ制御装置のＬＬＣ制御装置の部分を概略的に示す図である。
【図４】この発明の実施例によって、図２のＰＦＣおよびＬＬＣ制御装置のＬＬＣ制御装置の部分を概略的に示す図である。
【図５】この発明の実施例によって、図２のＰＦＣおよびＬＬＣ制御装置のＬＬＣ制御装置の部分を概略的に示す図である。
【図６】図２の制御装置の遅延タイマの１つの形を概略的に示す図である。
【発明を実施するための形態】
【００３１】
詳細な説明
図１に示される電源構成はＰＦＣパワーコンバータ１０およびＬＬＣパワーコンバータ１１を含み、これらのコンバータは破線のボックス内に示される。コンバータ１０および１１はカスケード結合され、示されるように接地に接続される０ボルト（０Ｖ）の線１３に対して線１２上に生成されたＰＦＣコンバータ１０の正の出力電圧Ｖｐは、ＬＬＣコンバータ１１の入力電圧として接続されている。カスケード結合されたＰＦＣコンバータ１０およびＬＬＣパワーコンバータおよび１１は、線１３に接続された接地接続Ｇｎｄを有するＰＦＣおよびＬＬＣ制御装置１４によって、下記にさらに記載されるように制御される。
【００３２】
電源構成の入力に供給されたＡＣ電力は、ダイオードブリッジ１５によって整流される。ダイオードブリッジ１５の整流された正のＡＣ出力は、線１６を介してＰＦＣコンバータ１０の正の電圧入力に結合され、０Ｖの線１３から電流感知抵抗器１７を介してダイオードブリッジ１５にリターンパスが与えられる。例として、線１６は、ＡＣ電力の電圧に依存して約１２５Ｖから約３６０Ｖの範囲でピーク電圧を有することができ、線１２の電圧Ｖｐは約３８５Ｖであり得る。
【００３３】
図１に示されるＰＦＣコンバータ１０は、線１６と線１２との間で直列結合される入力インダクタ１８およびダイオード１９を含む従来型の昇圧コンバータと、インダクタ１８とダイオード１９との接合部および０Ｖの線１３の間に結合される、典型的にはＭＯＳＦＥＴによって構成される、制御されたスイッチ２０と、線１２と１３との間に結合される出力キャパシタ２１とを含む。スイッチ２０は制御装置１４の出力Ｐによって開閉されるよう制御される。図１で接続されない制御装置１４の別の出力Ｓは、ＰＦＣコンバータの他の形状において与えられ得る二次スイッチ（示されない）の（無駄時間を用いた）相補的制御に与えられる。
【００３４】
線１２と線１３との間で直列接続される抵抗器２２および２３を含む分圧器は、ＰＦＣコンバータ１０の出力電圧Ｖｐに比例した電圧を制御装置１４の電圧フィードバック入力Ｖｆｂに供給する。制御装置１４内では、この電圧は、制御装置１４の補償点Ｖｃｏｍに結合された出力を有する相互コンダクタンス増幅器に供給され、そこからキャパシタ２４と、キャパシタ２６と直列の抵抗器２５とが、接地または０Ｖに接続される。電流感知抵抗器１７とダイオードブリッジ１５との接合部に生成され、ＰＦＣコンバータ１０の入力電流に比例する、（接地または０Ｖに相対して）負の電圧は、直列抵抗器２７および分路キャパシタ２８によって構成される低域通過フィルタを介して、制御装置１４の別の入力Ｖｉｓに結合される。
【００３５】
制御装置１４はＰＦＣコンバータ１０の入力電圧をモニタせず、入力電流および出力電圧Ｖｐのみをモニタすることに注意される。制御装置１４はＰＦＣコンバータスイッチ２０のオフタイムデューティーサイクルＤｏｆｆを以下に従って制御する：
【００３６】
【数１】
2010517494.tif 000003
【００３７】
ここでＶｉは線１６の入力電圧であり、Ｉｓは電流感知抵抗器１７によって感知された入力電流であり、Ｒｅはその入力に反映されたＰＦＣコンバータの等価負荷であって、広周波数範囲にわたって、電源構成に１に近い力率を与える。
【００３８】
ＬＬＣコンバータ１１は、コンバータ入力電圧線１２および接合点３０の間の一次スイッチ２９と、接合点３０およびコンバータの線３２の間の二次スイッチ３１とを含む、ハーフブリッジ位相を有する。典型的にはＭＯＳＦＥＴを含むスイッチ２９および３１は、それぞれ制御装置１４の出力ＡおよびＢによって、同時に伝導されないように無駄時間を伴って、相補的な態様で制御される。線３２は、ＬＬＣコンバータ１１のリターンパスを与える電流感知抵抗器３３を介して０Ｖの線１３に結合され、かつ制御装置１４の入力０ｖＬに接続されて、そこにＬＬＣコンバータ１１の入力電流に比例した電圧を供給する。
【００３９】
接合点３０は、キャパシタ３４および直列インダクタ３５を介して、ＬＬＣコンバータ１１の出力接合３６に結合され、この接合部３６は別のインダクタ３７を介して線３２に結合される。インダクタ３５および３７ならびにキャパシタ３４が、コンバータ１１のＬＬＣ構成要素を構成する。ＬＬＣコンバータ１１の出力は変圧器３８の二次巻線から得られ、それは接合部３６と線３２との間に接続される一次巻線を有する。図１では、変圧器３８は「理想的な」変圧器として表わされ、インダクタ３５および３７とは別個である。実際には、インダクタ３５および３７のインダクタンスの一部またはすべては変圧器３８の漏れインダクタンスおよび磁化インダクタンスによって構成され得るので、その結果、これらのインダクタおよび変圧器の機能が組合わせられる。
【００４０】
変圧器３８は、いかなる所望の数の二次巻線も有することができる。３つの二次巻線３９、４０および４１が図１の例として示される。巻線３９は、二次側接地に接続された中央タップと、全波整流器ダイオード４２を介して出力４３に接続される端部とを有する。出力４３と二次側接地との間に平滑キャパシタ４４が接続され、その結果、電源構成によって動力が供給される機器（示されない）に出力４３がＤＣ電圧出力を与える。出力４３と二次側接地との間に直列接続される抵抗器４５および４６を含む分圧器は、下記にさらに記載されるように、ＬＬＣコンバータ１１に電圧フィードバックを与える。
【００４１】
二次巻線４０はダイオードブリッジ４７に結合され、ダイオードブリッジ４７の負の出力は一次側接地または０Ｖに接続され、正の出力は、この正の出力と０Ｖの線１３との間に接続されるキャパシタ４８によって平滑化されて、ブートストラップされた態様で制御装置１４に動力を供給するためにこの制御装置の入力Ｖｃｃに供給電圧を与える。この目的のために、ＰＦＣコンバータ１０の出力線１２と入力Ｖｃｃとの間にも高インピーダンス抵抗器４９が接続される。
【００４２】
ＡＣ電力を図１の電源構成に接続する際、キャパシタ４８を充電するためにインダクタ１８、ダイオード１９および抵抗器４９を介して小さな電流が流れ、制御装置１４の入力Ｖｃｃの供給電圧が上昇する。たとえば約１３Ｖのこのスタートアップ電圧に達すると、それが制御装置１４によって検出され、制御装置１４はこれに従ってＬＬＣコンバータ１
１の駆動を始め、それによって二次巻線４０およびダイオードブリッジ４７を介して出力電圧を生成し、キャパシタ４８の電荷を制御装置１４の所望の動作電圧、たとえば約１２Ｖに維持する。制御装置１４の初期動作はキャパシタ４８の電荷を減じるが、たとえば約８．５Ｖのシャットダウンしきい電圧より低くなるほど十分には減じない。
【００４３】
図１では接続が示されない二次巻線４１は、所望により高圧または低圧で他の所望のＡＣおよび／またはＤＣ出力を与えるために用いられ得る変圧器３８の任意の数の他の二次巻線を代表する。二次巻線の機能は組合わせることができ、その結果、変圧器３８が１つ以上の二次巻線を有し得ることが認識される。
【００４４】
制御装置１４の入力Ｖｃｃの供給電圧は、コンバータ１０および１１のスイッチ２０、２９および３１を駆動するために十分な高電圧を与えるよう、制御装置１４によって用いられ得る。さらに、制御装置１４はこの供給電圧を用いて調整された供給電圧を出力Ｖｒｅｆで生成する。この供給電圧はまた制御装置１４内で用いられてそのほとんどの回路に動力を供給する。さらに、調整されない、および／または調整された供給電圧を使用して、制御装置１４は、バンドギャップ電圧基準（示されない）に動力を供給し、制御装置の動作に用いられるさまざまなしきい電圧を導き出す。例として、調整された供給電圧は図１に示されるように３．３Ｖであると仮定され、下記で言及される他の電圧および電圧範囲は、この供給電圧のコンテキストで与えられる。
【００４５】
制御装置１４の出力Ｖｒｅｆと制御装置の入力Ｆｍａｘとの間に抵抗器５０が接続され、抵抗器５０が入力ＦｍａｘにＬＬＣコンバータ１１の所望の最大スイッチング周波数を決定する電流を供給する。制御装置１４の出力Ｖｒｅｆと制御装置の入力Ｆｄｂｋとの間に別の抵抗器５１が接続され、抵抗器５１が入力ＦｄｂｋにＬＬＣコンバータ１１の所望の最小スイッチング周波数を決定する電流を供給する。電気的に分離する電圧から電流への（Ｖ−Ｉ）コンバータ５２は、その出力において誤差電流を生成し、この誤差電流が、抵抗器５０および５１によって決定された範囲内でＬＬＣコンバータ１１の周波数をフィードバック制御するために、直列抵抗５３およびダイオード５４を介して制御装置１４の入力Ｆｄｂｋに供給される。このフィードバック誤差電流は、コンバータ５２に供給される、ＤＣ出力４３の電圧を表わす、抵抗器４５と４６との間の接合における電圧と、基準電圧（示されない）との差異に比例し、周波数が補償された態様で、たとえば上述のアプリケーションノートＡＮ２３２１の図１に示される線に沿って生成することができる。
【００４６】
制御装置１４の入力Ｆｄｂｋと出力Ｖｒｅｆとの間にキャパシタ５６に直列の抵抗器５５を備え、任意で図１に示されるように抵抗器５５に並列のダイオード５７を備えた付加的な回路は、負荷がないかまたは負荷が軽い状態で、スイッチング周波数がその最大から通常動作値まで徐々に減じられる、ＬＬＣコンバータ１１のソフトスタートを与える。
【００４７】
図２は、図１の電源制御構成のＰＦＣおよびＬＬＣ制御装置１４の１つの形の部分のブロック図を示す。これらの部分は、ＰＦＣ制御装置６０、ＬＬＣ制御装置６１、エッジ制御装置６２、遅延タイマ６３、ＰＦＣ出力段６４、およびＬＬＣ出力段６５を含む。簡潔にするために、電圧調整、所望のしきい電圧の生成、所望の設定のプログラミング、およびテスト目的などのための、制御装置１４の他の部分は示されない。
【００４８】
図２に示されない接続部Ｇｎｄ、ＶｃｃおよびＶｒｅｆを除いて、図２は、図１と同じ参照番号を用いて制御装置１４の同じ外部接続部を示す。これらの参照番号もそれぞれの接続部での信号を指すために用いられる。図２はまた、下記にさらに記載されるように、動作中に制御装置のさまざまな部分内で生成され、その間で交換される、さまざまな信号を示す。図２に示されるブロックの機能および関連する信号は、簡潔に下記に記載される。
【００４９】
ＰＦＣ制御装置６０にはＰＦＣ電流感知電圧力ＶｉｓおよびＰＦＣフィードバック電圧Ｖｆｂが供給され、さらに構成要素２４から２６が上述のように接続される補償点Ｖｃｏｍへの接続を有する。これらの構成要素は、ＰＦＣ制御ループ帯域幅が約１０〜２０ヘルツのオーダで、典型的に０．５〜２．５ＶのＶｃｏｍ点の電圧について選択される。ＰＦＣ制御装置６０は、フィードバック値ＶｉｓおよびＶｆｂを、それぞれ過剰電流および過剰電圧しきい値と比較し、これらの比較によって決定されたＰＦＣコンバータ１０の過剰電流または過剰電圧条件に応じてＰＦＣ故障信号Ｐｆｌｔを生成し、この信号がエッジ制御装置６２に供給される。ＰＦＣ制御装置６０はまた、フィードバック電圧Ｖｆｂと抑止しきい電圧とを比較し、この比較によって決定された不足電圧（under-voltage）条件（たとえばＡＣ電圧低下または故障の場合）に応じて抑止信号Ｉｎｈｉｂを生成し、この信号がＬＬＣ制御装置６１、エッジ制御装置６２およびＰＦＣ出力段６４に供給される。  
【００５０】
通常動作条件では、ＰＦＣ制御装置６０はフィードバック信号ＶｉｓおよびＶｆｂを処理して、エッジ制御装置６２に供給される信号Ｐｍｕｌを生成し、この信号は、ＰＦＣコンバータ１０がいかなる場合にも上記のＤｏｆｆの方程式に従って所望の力率補正を与えるために必要な、オフタイムデューティーサイクルＤｏｆｆに正比例する。このように、図１の線１６のＰＦＣ入力電圧の各整流されたＡＣサイクルの間中、オフタイムデューティーサイクルＤｏｆｆは、信号Ｐｍｕｌによって表わさるように、ＰＦＣ制御装置６０によって変動されてＡＣ供給に等価な実質的に抵抗型の負荷を示す。例として、信号Ｐｍｕｌは、０から１００％のオフタイムデューティーサイクルを表わすために０から２．０Ｖの値を有することができる。
【００５１】
ＰＦＣ制御装置６０は任意でランプ信号（ramp signal）Ｌｒｍｐを用いることができ、この信号は、下記に記載されるようにＬＬＣ制御装置６１によって生成され、図２の点線によって示されるようにＰＦＣ制御装置６０に供給されることができる。
【００５２】
ＬＬＣ制御装置６１には信号Ｆｄｂｋが供給され、それは上述のようにＬＬＣコンバータの誤差電圧を表わす電流であって、ＬＬＣ制御装置６１はこれを用い、制御された周波数方形波形クロック信号Ｌｃｌｋを生成し、それがＬＬＣ出力段６５およびエッジ制御装置６２にも供給される。ＬＬＣ制御装置６１はまた鋸歯状信号またはランプ信号Ｌｒｍｐを生成し、それがエッジ制御装置６２に、また上述のように任意に、ＰＦＣ制御装置６０に、供給される。たとえばランプ信号Ｌｒｍｐは０から２．０Ｖの振幅、およびクロック信号Ｌｃｌｋの周波数の２倍の周波数を有する。上記に表示されるように、ＬＬＣクロック信号Ｌｃｌｋの最小周波数は抵抗器５１を介して入力Ｆｄｂｋに供給される最小電流によって設定され、ＬＬＣクロック信号Ｌｃｌｋの最大周波数は、入力Ｆｍａｘを介してＬＬＣ制御装置６１における電流ミラー構成に電流を供給する抵抗器５０によって設定される。たとえば、最大周波数は、特定の用途について、通常のＬＬＣ動作周波数の２倍または３倍の値に設定されてもよく、最小周波数はこの通常動作周波数よりも低い。通常動作周波数は典型的には狭い周波数範囲にあるが、ＬＬＣコンバータの任意の特定の用途については、広周波数帯域、たとえば約５０ｋＨｚから約１ＭＨｚのオーダで選択されてもよい。
【００５３】
ＬＬＣ制御装置６１はまた、遅延タイマ６３のための信号ＤＴｉを生成し、この信号は、その入力Ｆｍａｘに供給された電流に依存して、ＬＬＣ制御装置６１の電流ミラー構成によって生成される電流である。遅延タイマ６３は電流信号ＤＴｉに依存して無駄時間を決定し、その結果、無駄時間は広範囲のあり得るＬＬＣ周波数について調整される。
【００５４】
さらに、ＬＬＣ制御装置６１には、抑止信号Ｉｎｈｉｂがアサートされると信号ＬｒｍｐおよびＬｃｌｋの生成を抑止するような、信号Ｉｎｈｉｂが供給される。ＬＬＣ制御装
置６１には、入力０ｖＬを介して、抵抗器３３にわたって下がった、ＬＬＣコンバータ１１の入力電流を表わす電圧がさらに供給され、ＬＬＣ制御装置６１はこれを少なくとも１つのしきい値と比較してＬＬＣコンバータの可能な過負荷条件を決定し、これに応じて、ＬＬＣ出力段６５に供給されるＬＬＣ故障信号Ｌｆｌｔを生成する。ＬＬＣ制御装置６１にはＰＦＣフィードバック電圧信号Ｖｆｂも供給され、ＬＬＣ制御装置６１はこれをしきい値と比較して、ＰＦＣコンバータ出力電圧Ｖｐが選択されたレベル、たとえば３６０Ｖを超えるときに限って、ＬＬＣコンバータの始動を可能化する。ＬＬＣ制御装置６１におけるソフトスタート機能は、上に表示されるように図１の構成要素５５から５７に関連して動作し、ＬＬＣコンバータが可能化されると、また過負荷故障後に、ソフトスタートをもたらす。
【００５５】
エッジ制御装置６２はデューティーサイクル信号ＰｍｕｌをＬＬＣランプ信号Ｌｒｍｐと比較して、所望のデューティーサイクルを備えたＰＦＣ  ＰＷＭ信号Ｐｐｗｍを生成し、この信号がＰＦＣ出力段６４に供給されている。信号Ｐｐｗｍは、同じくエッジ制御装置６２に供給されるＬＬＣクロック信号Ｌｃｌｋと、都合よく１：１または同じ周波数の関係で調和して関連する。エッジ制御装置６２は、干渉を最小にするために信号Ｌｃｌｋのエッジとの一致を避けるようタイミングが計られたエッジまたは遷移部を備え、かつ電源構成の最高効率のための位相を備えた、信号Ｐｐｗｍを生成する。この目的のために、エッジ制御装置６２にはまた、ＬＬＣ出力段６５によって下記に記載されるように生成される信号Ｌｄｔｒが供給され、それはＬＬＣ出力段の無駄時間中にハイである。エッジ制御装置６２にはさらに信号ＰｆｌｔおよびＩｎｈｉｂが供給され、そのいずれかに応じて、エッジ制御装置６２が信号Ｐｐｗｍを抑止する。
【００５６】
遅延タイマ６３は、ＰＦＣ出力段６４から供給されたＰＦＣ遅延時間リクエスト信号ＰｄｔｒまたはＬＬＣ出力段６５から供給されたＬＬＣ遅延時間リクエスト信号Ｌｄｔｒに反応して、信号ＤＴｉによって上記に示されたように決定された遅延時間の後に、遅延時間完了信号ＤＴｄを生成し、信号ＤＴｄがこれらの出力段６４および６５の各々に供給される。遅延時間はそれによってＬＬＣコンバータ１１の通常動作周波数（およびここでは同一と仮定されるＰＦＣコンバータ１０のスイッチング周波数）に適するよう調整される。
【００５７】
ＰＦＣ出力段６４は、信号Ｉｎｈｉｂによって抑止されない限り信号Ｐｐｗｍに従ってＰＦＣコンバータ１０の一次スイッチ２０を駆動するように出力Ｐを生成するためのレベルシフタとゲートドライバとを含み、相補的な態様で出力Ｓを駆動するために、ＰＦＣコンバータスイッチの望まれない同時伝導を回避する上述のような遅延タイマ６３によってもたらされる無駄時間を伴う、同様の構成を備える。ＰＦＣ出力段６４は、異なる型のＰＦＣコンバータに必要な異なるスイッチング構成に適するよう、その出力信号ＰおよびＳのさまざまな相対的タイミングを生成するために、より複雑な構成を含むことができる。
【００５８】
ＬＬＣ出力段６５もまた、ＬＬＣコンバータ１１のスイッチ２９および３１をそれぞれ駆動するための出力信号ＡおよびＢを、これらが信号Ｌｆｌｔによって抑止されない限り、信号Ｌｃｌｋの周波数において、かつスイッチ２９および３１の同時伝導を回避する上述のような遅延タイマ６３によってもたらされる無駄時間を伴って生成するための、レベルシフタおよびゲートドライバを含む。
【００５９】
ＬＬＣ制御装置６１および遅延タイマ６３の特定の形状は、下記により極めて詳しく例として記載される。ＰＦＣおよびＬＬＣ制御装置１４の他の部分の特定の形状は、上述した関連出願において例としてより極めて詳しく記載される。
【００６０】
下記に記載されるＬＬＣ制御装置は、いくつかの点で、上述のこの装置のデータシート
に記載されるようなＳＴマイクロエレクトロニクス社のＬ６５９９コントローラと比較できることに注意される。このデータシートの７節に特に記載されるように、Ｌ６５９９コントローラの１つのピン（ピン４）は、発振器の周波数を決定する電流をソースする間は、基準電圧で保持され、したがって制御された共振モードコンバータのスイッチング周波数で保持される。電流はフォトトランジスタへのフィードバック信号によって決定され、フォトトランジスタに直列の抵抗器ＲＦｍａｘによって最大値に制限され、この最大値は発振器の最大周波数を決定し、かつピンから接地への別の抵抗器ＲＦｍｉｎによって設定された最小値を有し、この最小値は発振器の最小周波数を決定する。ピンから接地への抵抗器−キャパシタ回路は、この回路のキャパシタの放電のための別のピン（ピン１）接続を用いてソフトスタート機能を与えることを促進する。さらなるピン（ピン３）が発振器の主キャパシタの接続をもたらす。
【００６１】
この公知のコントローラでは、発振器の主キャパシタは交互に充放電され、その結果、ほぼ等しい電圧ランプが上下する三角波形に従って電圧が変わり、これがコンバータスイッチのオンタイムを決定する。しかしながら、データシートの図２１に示されるように、この主キャパシタの充電電流および放電電流は異なる経路を介して反対の極性タイプのトランジスタを通して流れるので、その結果それらは正確には一致しないことがあり、したがって、コンバータスイッチのオンタイムは望ましくないが等しくならないことがある。
【００６２】
さらに、このデータシートの第１ページのブロック図に示されるように、無駄時間ブロックが用いられて、データシートの表４で最小０．２、典型的には０．３、最大０．３マイクロ秒として特定される、スイッチング無駄時間を決定する。このように、このコントローラでは、無駄時間は、発振器によって決定される制御されたコンバータのスイッチング周波数にかかわらず、固定である。
【００６３】
添付図面を再び参照すると、図３、図４および図５は概略的にＬＬＣ制御装置６１の特定の形状の部分を示す。図３は、ＬＬＣコンバータの周波数を制御するための制御電流信号Ｌｉｍｉと、下記にさらに記載されるクランプ信号Ｃｌｍｐと、上述した電流信号ＤＴｉとの生成のための制御装置６１の部分を示す。図３はまた、図１におけるものと同じ態様で出力Ｖｒｅｆならびに入力ＦｄｂｋおよびＦｍａｘに接続される、構成要素５０、５１および５４から５７を示す。図４は、電流信号Ｌｉｍｉに依存して信号ＬｒｍｐおよびＬｃｌｋを生成するための、ＬＬＣ制御装置６１の発振器構成を示す。図５は、ＬＬＣ制御装置６１の過負荷保護部分およびスロースタート部分を示す。
【００６４】
図３を参照して、ＬＬＣ制御装置６１は、Ｎチャネルトランジスタ７０から７３を含む電流ミラー構成を含む。トランジスタ７０はダイオード接続され、そのゲートおよびドレインが入力Ｆｍａｘに接続されて、その結果、抵抗器５０を介して３．３Ｖの供給電圧Ｖｒｅｆに接続されている。したがって、抵抗器５０の抵抗およびこの抵抗器にわたる電圧降下によって決定される固定電流Ｉｆｍａｘは、トランジスタ７０を介して接地または０Ｖに伝導される。この電流Ｉｆｍａｘは、さらに下記に記載されるように、ＬＬＣコンバータ１０の最大周波数を決定し、ＬＬＣコンバータの動作が望まれ得る広周波数帯域内のいかなる場所にも存在するよう抵抗器５０を適切に選択することによって決定されることができる。この電流Ｉｆｍａｘのミラーリングによって、任意の特定のＬＬＣコンバータの動作のために、最大周波数、したがって周波数範囲について好適であるよう、他のパラメータが決定されることが可能になる。このようなパラメータは、さらに下記に記載されるように、ミラーリングされた電流ＤＴｉから決定される遅延時間を含む。対照的に、上述の公知のＬ６５９９構成では、抵抗器ＲＦｍａｘはフィードバック電流およびしたがって最大周波数を制限するだけであって、他のパラメータの決定は可能とならないことに注意される。
【００６５】
トランジスタ７０のドレイン電圧は典型的に０．６〜０．９Ｖである。入力Ｆｍａｘのより正確な電圧、したがって電流Ｉｆｍａｘのより正確な設定は、入力Ｆｍａｘに結合された増幅器構成によって代替的に与えられ得る。この増幅器構成はたとえば下記に記載されるような入力Ｆｄｂｋに関する増幅器７４の構成に類似している。
【００６６】
トランジスタ７０における電流Ｉｆｍａｘはトランジスタ７３によってミラーリングされて、遅延タイマ６３のために電流ＤＴｉを生成する。さらに下記に記載されるように、遅延タイマ６３におけるランプ発生器は、ＬＬＣ制御装置発振器のランプ発生器と同様の形状を有する。結果的に、遅延タイマ６３によって決定された無駄時間は、広周波数帯域内の適用可能なＬＬＣクロック周波数に適するように電流Ｉｆｍａｘによって調整され、遅延タイマ６３およびＬＬＣクロック周波数の特性の間で粗補償が行なわれる。
【００６７】
入力Ｆｄｂｋは差動増幅器７４の非反転入力に接続され、差動増幅器７４の反転入力には、たとえば約１．２５Ｖの電圧Ｖｂｇがバンドギャップ基準電圧から供給される。増幅器７４の出力は、図３に示されるように１０：１の電流比を有する２つのＮチャネルトランジスタ７５および７６のゲートに接続され、またコンパレータ７７の非反転入力にも接続され、コンパレータ７７の反転入力には電圧クランプ比較電圧Ｖｃｌが供給されて、その出力でクランプ信号Ｃｌｍｐを生成する。トランジスタ７５は、そのソースがトランジスタ７１のドレインに接続され、そのドレインが入力Ｆｄｂｋに接続され、それはまた、そのゲートに供給されるアクティブなローのソフトスタート信号ＳＳｎによって制御されるＰチャネルトランジスタ７８によって、３．３Ｖの供給電圧に結合される。トランジスタ７６は、トランジスタ７２のドレイン経路において、Ｐチャネルトランジスタ７９および８０によって形成された別の電流ミラーに接続され、制御電流信号Ｌｉｍｉを生成する。
【００６８】
信号ＳＳｎがハイであってキャパシタ５６が一定の電荷を有する安定した動作状態では、構成要素５５から５７および７８は効果を有さない。増幅器７４およびトランジスタ７５は、通常入力Ｆｄｂｋで電圧Ｖｂｇを維持するよう作用する閉ループを形成する。上述のように、ＬＬＣコンバータ１１から派生した出力電圧に比例した電流は、ダイオード５４を介して入力Ｆｄｂｋに供給される。抵抗器５１もまた、この抵抗器５１の抵抗で分割された、この抵抗器にわたる、通常はＶｒｅｆ−Ｖｂｇである電圧に等しい電流を、入力Ｆｄｂｋに供給する。このように、通常はこれらの入力電流の和と等しい電流Ｉｆｄｂｋが入力Ｆｄｂｋに供給され、トランジスタ７５および７１を介して接地または０Ｖに伝導される。この電流Ｉｆｄｂｋは、トランジスタ７６によって１０：１の比率でミラーリングされており（トランジスタ７６はＩｆｄｂｋ／１０に等しい電流を通す）、結果としての電流は制御信号電流Ｌｉｍｉとしてミラーリングされて、下記に記載されるようにＬＬＣクロック周波数を決定する。したがって、制御信号電流Ｌｉｍｉ、およびしたがってＬＬＣクロック信号周波数は、ダイオード５４を通るフィードバック電流によって制御され、最小電流およびしたがって最小周波数は、抵抗器５１の抵抗によって決定される。このように、最小周波数もまた、抵抗器５１を適切に選択することによって、ＬＬＣコンバータが動作することが望ましい広周波数帯域内のどこかにあるよう決定されることができる。
【００６９】
このように、制御装置を実現する集積回路の外部の２つの抵抗器５０および５１は、ＬＬＣコンバータ１１の最大周波数および最小周波数を、僅かに２つの集積回路入力しか用いずに、上述のように可能な広周波数帯域内の任意の周波数に決定する。これらのうちの一方（Ｆｄｂｋ）はフィードバック信号にも用いられ、他方（Ｆｍａｘ）は、所望に応じて、最大周波数だけでなく無駄時間や他のパラメータも同様に決定するのに用いることができる電流を与える。
【００７０】
上述の通常動作条件では、トランジスタ７５および７１によって通される電流Ｉｆｄｂｋはトランジスタ７０によって通される電流Ｉｆｍａｘより小さく、増幅器７４の出力電圧は電圧Ｖｃｌより低く、その結果、信号Ｃｌｍｐはローである。たとえばＬＬＣコンバータ負荷の低下に起因する、ＬＬＣコンバータの出力４３の出力電圧の増加に対応する、ダイオード５４を介したフィードバック電流の増加と、したがってその電流Ｉｆｄｂｋの増加とは、結果的に、制御信号電流Ｌｉｍｉの増大と、したがってＬＬＣクロック周波数の周波数の増大とを生じ、これはＬＬＣコンバータの負の利得−周波数特性に従って減じられた出力を生成する。
【００７１】
トランジスタ７５および７１を通る電流はトランジスタ７０を通る電流Ｉｆｍａｘに制限される。電流Ｉｆｄｂｋがこれを超えて上昇しそうになると、増幅器７４およびトランジスタ７５によって形成された閉ループはもはや入力Ｆｄｂｋで電圧Ｖｂｇを維持することができず、この入力Ｆｄｂｋの電圧が上昇する。したがって、増幅器７４の出力電圧が電圧Ｖｃｌを上回り、コンパレータ７７はハイレベルのクランプ信号Ｃｌｍｐを生成し、これに応じて（図５に示されるようなＯＲゲート１０６を介して）信号Ｌｆｌｔがアサートされて図２のＬＬＣ出力段６５を抑止し、結果としてＬＬＣコンバータ１０の出力が減少する。このように、ＬＬＣコンバータ周波数は、抵抗器５０によって設定された最大周波数に制限される。
【００７２】
信号ＳＳｎは、下記にさらに記載されるように、ＬＬＣコンバータの始動の際、また故障条件に応じて（ローレベルで）アサートされ、カウンタによって決定された少なくとも最小の遅延だけトランジスタ７８をオンにし、それによって入力Ｆｄｂｋを３．３Ｖの供給電圧Ｖｒｅｆまで引っ張り、抵抗器５５を介して、または存在する場合は素早くダイオード５７を介して、キャパシタ５６を放電する。入力Ｆｄｂｋがハイレベルであると、結果的に入力Ｆｄｂｋに対する最小電流となり、ハイレベルの信号Ｃｌｍｐが生成されるか維持され、かつ信号電流ＬｉｍｉはＬＬＣクロック信号Ｌｃｌｋの最大周波数に対応してその最大Ｉｆｍａｘ／１０となる。
【００７３】
ローレベルの信号ＳＳｎの除去においては、キャパシタ５６が抵抗器５５を介して充電され、入力Ｆｄｂｋに充電電流が流れ、電流Ｉｆｄｂｋの部分を形成する。キャパシタ５６が充電する間、電流ＩｆｄｂｋはＩｆｍａｘからより低い安定した値まで徐々に下がり、ＬＬＣクロック信号Ｌｃｌｋの周波数は、その最大値からより低い安定した動作値までこれに従って徐々に減じられ、ハイレベルの信号Ｃｌｍｐが終了し、入力Ｆｄｂｋの電圧は増幅器７４およびトランジスタ７５によって与えられるフィードバックループを通って再びＶｂｇと等しくなる。抵抗器５５およびキャパシタ５６は、たとえば約１００μｓ以上のオーダの比較的長い時定数を与えることができる。このソフトスタート機能は、ＬＬＣコンバータ１１が始動に際してＰＦＣキャパシタ２１に対して示す負荷を減じる。
【００７４】
入力Ｆｄｂｋで与えられる電流ＩｆｄｂｋがＬＬＣコンバータ１１のスイッチング周波数および従ってその出力電圧を決定するので、ＬＬＣ制御装置６１はこの入力におけるノイズに敏感になることができる。ノイズ感度は、この入力での電流のデバウンシング（debouncing）もしくは低域通過フィルタリング、または増幅器７４を含む回路の帯域幅を減じるなど、さまざまな方法で減じることができる。しかしながら、たとえばＡＣ供給からの１２０ヘルツのリップルなど、この入力Ｆｄｂｋにおけるいくらかのリップルが、潜在的に電磁障害を減じることができる、ＬＬＣコンバータスイッチング周波数のスペクトルの広がりを生成するのに有益となり得ることが観察される。入力Ｆｄｂｋのノイズはまた、ＬＬＣコンバータの２つの異なるスイッチング状態に対応して、ＬＬＣ発振器の交代のサイクルのパターンで異なった態様で生じることがあり、スイッチング状態に必要な等しいタイミングに悪影響を与えかねない。この不利益は、入力Ｆｄｂｋでサンプルアンドホールド機能を与えることにより回避することができ、その結果、同じ値のフィードバック
電流Ｉｆｄｂｋが用いられてＬＬＣ発振器の少なくとも２つの連続サイクルを決定し、したがって２つのＬＬＣコンバータスイッチング状態の等しいタイミングを促進する。
【００７５】
図４を参照して、制御信号電流Ｌｉｍｉに依存して信号ＬｒｍｐおよびＬｃｌｋを生成するための制御装置６１の発振器構成は、Ｎチャネルトランジスタによって形成された電流ミラー８１、スイッチ８３によって選択的に（たとえば２進法の加重値で）並列に接続される複数の出力を有するＰチャネルトランジスタによって形成される電流ミラー８２、キャパシタ８４、Ｎチャネルトランジスタ８５、ＯＲゲート８６、パルスストレッチャ８７、コンパレータ８８、従来の態様で示されるクロック入力を有するフリップフロップ８９、反転出力−Ｑ、この出力−Ｑに接続されたデータ入力Ｄ、およびリセット入力Ｒを含む。
【００７６】
図４に示されるように、電流Ｌｉｍｉは電流ミラー８１によってミラーリングされ、その出力電流は、キャパシタ８４を充電するための電流を生成するよう電流ミラー８２によってミラーリングされている。スイッチ８３は、電流ミラー８２によって供給された電流の較正のために、ブロック９０によって表わされる一回限りのプログラミング（ＯＴＰ）（One Time Programming）によってプログラムされ、それによって製造プロセスの変動を補正する。その主なものは典型的にはキャパシタ８４のキャパシタンスである。さらに、スイッチ８３は、そのスペクトルを広げることによりＥＭＩを減じる態様で、キャパシタ８４の充電電流のディザーのため、したがって下記に記載されるように生成されるＬＬＣスイッチング周波数のディザーのために、偽似乱数（Ｐ−Ｒ）信号源９１によって制御することができる。
【００７７】
ＬＬＣランプ信号Ｌｒｍｐを構成する、キャパシタ８４が充電される電圧がコンパレータ８８の非反転入力に供給され、その反転入力には示されるような２．０Ｖの比較電圧が供給されて、信号Ｌｒｍｐの最大振幅に対応する。コンパレータ８８の出力はフリップフロップ８９のクロック入力に供給され、その−Ｑ出力はＬＬＣクロック信号Ｌｃｌｋを構成し、ＯＲゲート８６を介してパルスストレッチャ８７を駆動する。パルスストレッチャ８７の出力はトランジスタ８５のゲートを制御し、そのドレイン−ソース経路はキャパシタ８４と並列に接続する。抑止信号Ｉｎｈｉｂは、フリップフロップ８９のリセット入力およびＯＲゲート８６の第２の入力に供給され、信号Ｉｎｈｉｂがハイのときに信号ＬｒｍｐおよびＬｃｌｋの生成を抑止する。
【００７８】
従って、キャパシタ８４は、信号電流Ｌｉｍｉに比例した速さで繰り返し直線的に充電され、それが２．０Ｖの最大電圧に達し、かつコンパレータ８８が高出力を生成するまでスイッチ８３によって較正され、また任意にディザーされ、フリップフロップ８９をトグル操作し、トランジスタ８５をオンにしてキャパシタ８４を０Ｖまで急速に放電し、コンパレータ８８の出力においてローレベルを復元する。パルスストレッチャ８７は、たとえば５０ｎｓ以下の十分に長いオン期間をトランジスタ８５に与えて、トランジスタ８５にキャパシタ８４を完全に放電させる一方、鋸歯状またはランプ信号Ｌｒｍｐの十分に高速のエッジを依然として与える。
【００７９】
したがって、ＬＬＣランプ信号Ｌｒｍｐはフィードバック電流Ｉｆｄｂｋによって決定される周波数において線形の鋸歯状であり、ＬＬＣクロック信号Ｌｃｌｋは、この周波数の半分の周波数において、最大電流Ｉｆｍａｘに対応する最大クロック周波数に至るまでは、方形の波形であることが認識され得る。さらに、この制御構成は、ＬＬＣコンバータ１１の可能な広帯域の周波数にわたってクロック周波数が変動することを可能にする。
【００８０】
図５は、制御装置６１の過負荷保護部分とソフトスタート部分とを示す。これらの部分は、速い過負荷（ＯＶＬ）遮断回路１００および遅い過負荷（ＯＶＬ）遮断回路１０１と
、ＯＲゲート１０２、１０５および１０６と、コンパレータ１０３と、インバータ１０４と、エッジトリガされたＲＳフリップフロップ１０７と、遅延カウンタ１０８と、ＮＯＲゲート１０９とを含む。
【００８１】
回路１００は、ＯｖＬ入力の電圧を、ＬＬＣコンバータ１１の比較的高い過負荷を表わすしきい値と比較し、しきい値を超過するとすぐにＯＲゲート１０２を介して高出力を生成する。回路１０１は、ＯｖＬ入力の電圧を、ＬＬＣコンバータ１１のより小さな過負荷を表わすより低いしきい値と比較し、このしきい値が繰り返し超過されるとＯＲゲート１０２を介して高出力を生成する。いずれの場合も、ゲート１０２の高出力は過負荷条件を表わす。コンパレータ１０３は、ＬＬＣコンバータ１１の入力電圧であるＰＦＣコンバータ１０の出力電圧を表わす入力Ｖｆｂの電圧と、それより低いとＬＬＣコンバータ１０がオフにされることになっている遮断しきい値Ｖｓｄとを比較し、この事象では、インバータ１０４によって反転された低出力を生成する。ゲート１０２およびインバータ１０４の出力はＯＲゲート１０５で組合わせられ、その出力はゲート１０６および１０９に供給される。ＯＲゲート１０６にはまたクランプ信号Ｃｌｍｐもまた供給され、その出力は信号Ｌｆｌｔを構成する。ゲート１０６のこの出力の立ち上がりエッジは、フリップフロップ１０７が遅延カウンタ１０８をイネーブルするよう設定する。遅延カウンタは、ＬＬＣクロック信号Ｌｃｌｋのたとえば１０２４などの所望のサイクル数をカウントし、次に、フリップフロップ１０７をリセットする出力を生成する。フリップフロップ１０７の出力ＱもまたＮＯＲゲート１０９の入力に接続され、その出力はアクティブなローのソフトスタート信号ＳＳｎを構成する。
【００８２】
従って、ＬＬＣコンバータ１１の過負荷、ＰＦＣコンバータ１０の出力の不足電圧、または上記に記載されるようなクランプ状態の場合には、ＬＬＣコンバータ１１の出力を抑止するために信号Ｌｆｌｔがアサートされ、低い値の信号ＳＳｎが生成されて、上記に記載されるように入力Ｆｄｂｋをハイに引っ張り、後者の状態は少なくとも遅延カウンタ１０８によってカウントされる期間について維持されて、キャパシタ５６が完全に放電される時間を与える。この期間の終わりに、フリップフロップ１０７がリセットされると、ゲート１０５の出力が低い場合、すなわち、過負荷または不足電圧条件がない場合はローレベルの信号ＳＳｎは終了するが、上記に記載されるようにＬＬＣクロック信号がその最大周波数から安定した動作周波数まで徐々に下がる間は、ハイレベルの信号Ｃｌｍｐは残存する。次いで信号Ｃｌｍｐはローに進み、信号Ｌｆｌｔのハイレベルを終了してＬＬＣ出力段６５をイネーブルする。
【００８３】
図６は遅延タイマ６３の特定の形状を示し、そこで電流ＤＴｉは電流ミラー１７１によってミラーリングされ、電流ミラー１７１は、プログラム可能なスイッチ１７２によって選択的に並列に接続される複数の出力を備えたＰチャネルトランジスタによって構成され、キャパシタ１７３の充電のために較正された電流Ｄｉを生成する。スイッチ１７２は、特にキャパシタ１７３について、製造プロセス変動を補償するようにプログラムされる。
【００８４】
Ｎチャネルトランジスタ１７４は、そのドレインソース経路がキャパシタ１７３に並列であり、ゲートはＮＯＲゲート１７５の出力に接続され、ＮＯＲゲート１７５の入力には信号ＰｄｔｒおよびＬｄｔｒが供給されて、その結果、キャパシタ１７３にわたる電圧は、信号ＰｄｔｒおよびＬｄｔｒのうちの１つが要求された無駄時間の最初にハイになるまで、ゼロで保持される。次いで、キャパシタ１７３が充電され、コンパレータ１７６の非反転入力に供給されるその電圧は無駄時間の終わりにしきい値に達するまで直線的に上昇し、次にコンパレータ状態が変化して出力で高い値を生成し、これが信号ＤＴｄを構成する。コンパレータ１７６の反転入力には示されるような２．０Ｖのしきい電圧が供給される。高い値の信号Ｌｄｔｒは、高い値の信号ＤＴｄに応じて、たとえば下記に記載されるようにＬＬＣ出力段６５で終了される。高い値の信号ＰｄｔｒはＰＦＣ出力段６４で同様
に終了される。信号ＰｄｔｒおよびＬｄｔｒが両方とも同時にハイになり得ないことが観察される。
【００８５】
図６に示される遅延タイマ６３の形状が図４に示される発振器の形状に似ていることが認識され、その結果、これらを両方とも実現するいかなる個別の集積回路でも、その特性の近似相関があり得る。その結果、遅延時間はＬＬＣコンバータの最大スイッチング周波数にうまく一致することができる。
【産業上の利用可能性】
【００８６】
上記の説明はハーフブリッジ位相を用いるＬＬＣコンバータに関連するが、この発明はまた、同様の態様で、他の共振モードコンバータおよび他のパワーコンバータ位相、たとえばフルブリッジ位相にも適用することができる。この発明はまた、同様の態様で、示されないが、たとえばＰＦＣおよびＬＬＣコンバータに付加的に与えられ得る他のパワーコンバータのスイッチングの制御にも適用することができる。たとえば、電源構成によって動力が供給される機器のスタンバイおよび／または動作電力のために所望され得る付加的な供給電圧を与えるために所望されるであろう、１つ以上のフライバックまたは他のＰＷＭコンバータにも適用することができる。
【００８７】
電源構成および制御装置の特定の形状が例として上述されるが、多数の修正、変更および適合がなされ得る。
【図１】
2010517494.tif 000004
【図２】
2010517494.tif 000005
【図３】
2010517494.tif 000006
【図４】
2010517494.tif 000007
【図５】
2010517494.tif 000008
【図６】
2010517494.tif 000009
【国際調査報告】
2010517494.tif 000010
2010517494.tif 000011
2010517494.tif 000012