(57)【要約】開示しているのは超伝導の単一磁束量子回路であり、当該回路は、通過する電流が臨界電流を超えた時点で状態変化するジョセフソン接合を少なくとも１つ有する。ジョセフソン接合へのバイアス電流は、抵抗器ではなくバイアストランスによって供給される。バイアス抵抗器が存在しないことで、不要な電力損失が解消されることが保証される。【選択図】図２
2010517371.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのジョセフソン接合を有する超伝導の単一磁束量子回路であって、
前記ジョセフソン接合は、入力パルスの供給を受け、前記ジョセフソン接合を通る電流が臨界値を超えた時には状態変化して出力パルスを供給し、
前記ジョセフソン接合にバイアス電流を供給する抵抗器を備えていないこと、
を特徴とする単一磁束量子回路。
【請求項２】
インダクタを通して前記ジョセフソン接合に入力パルスを供給するための少なくとも１つの入力部と、
前記ジョセフソン接合から出力パルスを取り出すための出力部と、
交流波形を受信するバイアストランスを有したバイアス構成部と、を有し、
前記バイアストランスは、１次巻線と２次巻線とを有し、前記２次巻線は前記ジョセフソン接合に接続されて、前記交流波形から取り出されるバイアス電流を前記ジョセフソン接合に供給すること、
を特徴とする請求項１に記載の単一磁束量子回路。
【請求項３】
前記交流波形は台形波形であること、
を特徴とする請求項２に記載の単一磁束量子回路。
【請求項４】
前記２次巻線が一方の端においてインダクタに接続されており、前記インダクタはもう一方の端において前記ジョセフソン接合に接続されており、そして、
前記２次巻線のもう一方の端に接続される第２のジョセフソン接合を有すること、
を特徴とする請求項２に記載の単一磁束量子回路。
【請求項５】
前記２次巻線が一方の端においてインダクタに接続されており、前記インダクタはもう一方の端において前記ジョセフソン接合に接続されており、
前記２次巻線はもう一方の端において接地されており、
前記入力パルスが、正部分と当該正部分の後に続く負部分とを有し、それによって、前記入力パルスの前記負部分が、後続の入力パルスのために単一磁束量子回路をリセットすること、
を特徴とする請求項２に記載の単一磁束量子回路。
【請求項６】
各々が第１および第２の端子を有する、第１のジョセフソン接合および第２のジョセフソン接合と、
入力インダクタを形成する第１のインダクタおよび第２のインダクタと、
正部分と負部分とを有する入力パルスを受信するために、各々が前記入力インダクタのいずれか１つの一方の端に接続されている、第１の入力部および第２の入力部と、を有し、
前記第１のインダクタおよび第２のインダクタの他方の端は共に、前記第１のジョセフソン接合の一方の端子に接続されており、
前記第１のジョセフソン接合の他方の端子は前記第２のジョセフソン接合の一方の端子に接続されており、
前記２次巻線の一方の端は第３のインダクタの一方の端に接続されており、前記第３のインダクタの他方の端は、前記第２のジョセフソン接合の前記一方の端子に接続されており、前記単一磁束量子回路は排他的論理和ゲートを形成していること、
を特徴とする請求項２に記載の単一磁束量子回路。
【請求項７】
各々が第１の端子および第２の端子を有する第１ジョセフソン接合、第２ジョセフソン接合、第３のジョセフソン接合と、
入力インダクタを形成する第１のインダクタ、第２のインダクタ、第３のインダクタと、
入力パルスを受信するために、前記第１のインダクタおよび第２のインダクタのいずれか１つの一方の端に接続されている第１の入力部および第２の入力部と、を有し、
前記第１のインダクタおよび第２のインダクタの他方の端は共に、前記第１のジョセフソン接合の一方の端子に接続されており、
前記第１のジョセフソン接合の他方の端子は前記第２のジョセフソン接合の端子に接続されており、
前記２次巻線の一方の端は第４のインダクタの一方の端に接続され、前記第４のインダクタの他方の端は第５のインダクタの第１の端に接続されており、
前記第５のインダクタの第２の端は前記第２のジョセフソン接合の前記一方の端子に接続されており、
クロック入力部が前記第３のインダクタの一方の端に接続されており、
前記第３のインダクタの他方の端は、前記第４のインダクタと第５のインダクタとの間の接合部に、そして、前記第３のジョセフソン接合の端子に接続されており、前記単一磁束量子回路は排他的論理和ゲートを形成していること、
を特徴とする請求項２に記載の単一磁束量子回路。
【請求項８】
第１の端子および第２の端子を有するジョセフソン接合と、
入力インダクタを形成する第１のインダクタおよび第２のインダクタと、
入力パルスを受信するために、各々が前記第１のインダクタおよび第２のインダクタのいずれか１つの一方の端に接続されている、第１の入力部および第２の入力部と、を有し、
前記第１のインダクタおよび第２のインダクタの他方の端は共に、前記ジョセフソン接合の一方の端子に接続されており、
前記ジョセフソン接合の前記一方の端子には出力部が接続されており、前記単一磁束量子回路は論理積ゲートを形成していること、
を特徴とする請求項１に記載の単一磁束量子回路。
【請求項９】
各々が第１の端子および第２の端子を有する第１のジョセフソン接合および第２のジョセフソン接合と、
入力インダクタを形成する第１のインダクタおよび第２のインダクタと、
前記第２のインダクタに誘導結合された第３のインダクタと、を有し、
前記第１のインダクタは前記第２のジョセフソン接合の第１の端子に接続されており、
前記第２のインダクタは前記第１のジョセフソン接合の第１の端子に接続されており、
第４のインダクタが、前記２次巻線の一方の端と前記第１のジョセフソン接合の前記第１の端子との間に接続されており、
前記第３のインダクタは、前記第１のジョセフソン接合と前記第２のジョセフソン接合との間の接合部に接続されており、前記単一磁束量子回路は論理和ゲートを形成していること、
を特徴とする請求項２に記載の単一磁束量子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
・関連出願の相互参照
本出願は、２００７年１月１８日になされた出願番号第１１／６５４,６３２号の出願「単一磁束量子回路」に関する利益を主張し、当該出願の明細書の内容は、参照によって本願明細書にその全体が援用される。
本発明は、一般的に言えば超伝導回路に関し、より具体的に言えば、超伝導ジョセフソン接合を利用した超伝導回路に関する。
【背景技術】
【０００２】
デジタル論理の分野では、相補的金属酸化物半導体（ＣＭＯＳ：Complementary Metal-Oxide Semiconductor）技術は、広く知られ高度に発達した技術であり、広範囲に利用されている。しかし、ＣＭＯＳは技術として成熟期に入り始めており、速度、電力損失、演算密度、相互接続帯域幅などの点でより高い性能につながる代替技術への関心が存在する。
【０００３】
ＣＭＯＳ技術の代替の１つに、超伝導体を基礎とした単一磁束量子回路がある。これは、超伝導ジョセフソン接合を利用し、通常の信号電力は約４ナノワット（ｎＷ）、データ信号速度は通常の２０ギガバイト／秒（Ｇｂ／ｓ）以上、そして、動作温度は約４ケルビン度（°Kelvin）である。
以降の部分でも説明する通り、ジョセフソン接合は直流バイアスの供給を受ける能動装置であり、こうした回路における電力の収支（budget）は、能動装置のスイッチが入っているか否かに関わらず発生する静的電力消費によって決まる。こうした回路における静的電力損失の解消を含め、電力消費を下げることが望ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第５，３０９，０３８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、単一磁束量子ジョセフソン接合回路において、望ましくない電力損失を軽減または解消することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に関する上記目的および他の目的は、少なくとも１つのジョセフソン接合を有する超伝導の単一磁束量子回路であって、前記ジョセフソン接合は、入力パルスの供給を受け、前記ジョセフソン接合を通る電流が臨界値を超えた時には状態変化して出力パルスを供給する、という単一磁束量子回路によって達成される。本回路は、前記ジョセフソン接合にバイアス電流を供給する抵抗器を全く備えていない。
【発明の効果】
【０００７】
本発明の上記以外の適用範囲は、下記の詳細な説明を読めば明らかになるであろう。しかしながら、理解しておくべき点として、以下に示す詳細な説明と特定の例とは、本発明の好適な実施の形態を開示するものであり、単なる例示を目的として提供している。よって、当業者がこの詳細な説明を読めば、本発明の思想および範囲から逸脱しない形での様々な変更および改造を容易に思いつくであろう。
【図面の簡単な説明】
【０００８】
【図１】従来技術の単一磁束量子ジョセフソン接合回路を示す図であり、（Ａ）は図１の回路に関連する各種波形を示す図である。
【図２】本発明の１つの実施の形態を示す図であり、（Ａ）は図２の回路に関連する各種波形を示す図である。
【図３】本発明の別の実施の形態を示す図であり、（Ａ）は図３の回路に関連する各種波形を示す図である。
【図４】従来技術の単一磁束量子ジョセフソン接合の排他的論理和（ＸＯＲ）ゲートを示す図である。
【図５】本発明による排他的論理和ゲートの１つの実施の形態を示す図であり、（Ａ）は図５の回路に関連する各種波形を示す図である。
【図６】本発明による排他的論理和ゲートのさらに別の実施の形態を示す図であり、（Ａ）は図６の回路に関連する各種波形を示す図である。
【図７】本発明による排他的論理和ゲートのさらに別の実施の形態を示す図であり、（Ａ）は図７の回路に関連する各種波形を示す図である。
【図８】本発明による論理積ゲートを示す図である。
【図９】本発明による論理和ゲートを示す図である。
【発明を実施するための形態】
【０００９】
以下に示す詳細な説明と添付の図面とから、本発明をより深く理解することができるであろう。図面は必ずしも原寸大ではなく、また、あくまでも例示を目的としている。
先ず、図１を参照する。同図に示すのは、単一のジョセフソン接合Ｊ１を有した超伝導回路１０である。ジョセフソン接合Ｊ１は記号“Ｘ”で図示されており、第１および第２の端子Ｊｘ、Ｊｙを有するが、こうした構成は、本文に記述されるジョセフソン接合の全てが有するものである。基本的に、ジョセフソン接合は、非常に薄い絶縁体の層によって隔てられた超伝導体の２つの層から成る。超伝導温度にまで冷却してから特定の臨界電流（Ｉｃ）を下回る直流電流を加えると、ジョセフソン接合は超伝導となり、電流を流すにあたって、電圧降下を生じることがなく、実質的に電気抵抗も見られない。
【００１０】
他の超伝導回路から取り出された入力電圧パルス（単一磁束量子パルスと呼ばれるもの）が印加されると、臨界電流に達するのに充分なバイアス電流が供給される。この時点で、ジョセフソン接合は動作開始または「状態変化（flip）」し、単一磁束量子入力パルスに応じて、単一磁束量子出力パルスを生成する。こうした回路は、複数の後続回路への給電（feed）や、インピーダンス整合を目的として用いられる。
【００１１】
図１では、直流バイアス電流が、端子ｔから抵抗Ｒを介してジョセフソン接合Ｊ１に供給され、グラウンド１２に流れる。この直流バイアス電流は、図１（Ａ）に波形１４として図示してある。図１（Ａ）の入力Ａパルス１６は、図１の入力端子Ａに印加され、インダクタＬ１を通る。ジョセフソン接合Ｊ１で臨界電流Ｉｃに達した時、出力端子Ｑにおいて出力パルス１８が発生する。抵抗器Ｒを通る直流電流には、望ましくない静的電力損失が見られ、この静的電力損失が生じさせる熱が問題となる。超伝導回路に対しては、こうした熱を補償するために、冷却に関する追加条件を適用する必要がある。
【００１２】
図２が示す本発明の実施の形態では、図１において熱を放散していた抵抗器Ｒに関する条件が存在しない。図２の回路は、図１のものと同様に、ジョセフソン接合Ｊ１を、Ｊｙを介して直接グラウンド１２に接地された形で有している。また、本回路は同様に入力端子Ａを、入力インダクタとなる第１インダクタＬ１を介してジョセフソン接合Ｊ１に接続された形で有している。本回路はまた、出力端子Ｑを有する。
【００１３】
図２の回路が有するバイアス構成部は、抵抗器を全く排除しており、１次巻線Ｌｐ、２次巻線Ｌｓを有した超伝導バイアストランス２０を備えている。図２（Ａ）の波形２２によって表される交流バイアス電流が、トランス２０の端子ｔ１、ｔ２の間で印加される。一例として、交流バイアス電流波形２２は、水平部分２６を挟んでつながった立ち上がりエッジ２４と立下りエッジ２５とを有する、台形の波形である。２次巻線Ｌｓからのバイアス電流は、第２のインダクタＬ２を介してジョセフソン接合Ｊ１に供給される。グラウンド１２からも図における上方向に電流が進み、第２のジョセフソン接合Ｊ２を通過するが、その電流値は臨界電流を下回る。
【００１４】
波形２２における水平部分２６が印加されている間に、ある時点で入力電圧パルス２８（図２（Ａ））が入力端子Ａに印加される。臨界電流Ｉｃに達した時点で、ジョセフソン接合Ｊ１は状態変化し、出力端子Ｑにおいて出力パルス３０が生成される。さらに、この状態変化動作の結果、電流は図における上方向に進み、インダクタＬ２、インダクタＬｓ、そしてジョセフソン接合Ｊ２を通過する。この逆電流は、ジョセフソン接合Ｊ１を通過し、通常はそのリセットや次の状態変化を妨げる。しかし、図２の構成では、これは不要となる。より具体的に言えば、バイアス電流が波形２２の立下りエッジ２５にある時に、これは、ジョセフソン接合Ｊ２を通過する逆電流と共に、ジョセフソン接合Ｊ２を状態変化させ、図２（Ａ）に示す出力パルス３２を生じさせる。そうして電流を反対方向に送り返し、Ｊ１の状態変化に起因する電流を効果的にキャンセルする。そうすると、回路は次の入力パルスへの準備が完了した状態となる。
【００１５】
図２の回路で得られるパルスに類似の単一磁束量子出力パルスは、図３の回路３３でも実現できる。この場合、ジョセフソン接合の数は１つ少なくなる。これは、図３（Ａ）に示す入力パルス波形３４の供給で達成される。入力パルス波形３４は、正部分３６を含み、当該正部分３６は、波形２２が高い方の水平部分２６にある間に現れる。そして、正部分３６の後には負部分３６´が続き、当該負部分３６´は、波形２２が低い方の水平部分４０にある間に現れる。
【００１６】
ジョセフソン接合Ｊ１は、状態変化する時に正出力パルス４２を生成し、インダクタＬ２および巻線Ｌｓを通過してグラウンド１２に達する電流を送る。一方、負入力パルス３６´はジョセフソン接合Ｊ１を反対方向に状態変化させることでこうした電流をキャンセルし、次の印加パルスに備えるリセットを可能にすると共に、負の出力パルス４２´を発生させる。
【００１７】
排他的論理和ゲートはバイナリ論理ゲートであり、入力が１つだけ存在する場合に出力を生じる。例えば２入力排他的論理和ゲートについては、２つの入力が異なる場合にだけ、バイナリ出力が提供される。図４は、超伝導ジョセフソン接合を備える形で実現された、従来技術の排他的論理和ゲート５０の例を示している。本回路は、７つのジョセフソン接合Ｊ１〜Ｊ７に加えて、４つのインダクタＬ１〜Ｌ４と２つのバイアス抵抗器Ｒ１、Ｒ２とを有する。端子Ａまたは端子Ｂにおける入力の結果、端子Ｑに出力が生じる。こうした回路は、図１の回路と同じ短所を有する。すなわち、抵抗器Ｒ１、Ｒ２のために電力の無駄な損失が生じる。
【００１８】
図５に図示する排他的論理和ゲート５２は、こうした問題を解消するものである。図５では、図４のバイアス抵抗器Ｒ１、Ｒ２の代わりに、２つのトランスバイアス構成部が置かれており、当該構成部は、第１の１次巻線Ｌｐ１、第１の２次巻線Ｌｓ１、第２の１次巻線Ｌｐ２、第２の２次巻線Ｌｓ２を有する。図５（Ａ）には、参照番号５３で示す交流バイアス電流を示してあるが、これは、端子ｔ１と端子ｔ２の間に入力される。本回路はまた、一対の結合インダクタＬ５、Ｌ６を有する。回路の他の部分は、図４の回路と同じである。
【００１９】
バイアス電流５３が高い時、電流はトランス作用によってインダクタＬ５を通って進み、ジョセフソン接合Ｊ２、Ｊ１を通過した後、Ｊ１のＪｘを介してグラウンドに達する。ここで、図５（Ａ）に示す入力Ａパルス５４が印加された場合について考える。バイアス電流と入力電流との組合せによって、ジョセフソン接合Ｊ１が状態変化し、その結果、電流は図における下方向に向けられ、ジョセフソン接合Ｊ２、インダクタＬ３を通過し、さらに、ジョセフソン接合Ｊ５、Ｊ７を通過した後、Ｊ７のＪｙを介してグラウンドに達することになる。図５（Ａ）に示すクロックパルス５５が入力部Ｃに印加されると、ジョセフソン接合Ｊ７で臨界電流を超えるため、ジョセフソン接合Ｊ７は状態変化する。その結果、Ｑにおいて出力パルス５６が生じる。
【００２０】
ジョセフソン接合Ｊ７が状態変化することで、電流は逆に向けられ、ジョセフソン接合Ｊ５とインダクタＬ４とを通過し、その結果、ジョセフソン接合Ｊ３で臨界電流を超える。ジョセフソン接合Ｊ３は、状態変化すると電流を逆方向に進ませるため、電流が入力部Ｂから外に流れる事態は防止される。最後にジョセフソン接合Ｊ１が状態変化させられると、ジョセフソン接合Ｊ１も電流を送り返し、送り返された電流は、インダクタＬ５並びにジョセフソン接合Ｊ８を通過し、ジョセフソン接合Ｊ８を状態変化させる。それによって電流は押し戻されてインダクタＬｓ１、Ｌ５を通過し、電流をキャンセルすると共に回路をリセットする。
【００２１】
図５（Ａ）に示すシナリオでは、次のパルスもＡパルス５７であり、上述したのと同じ動作となる。よって、次のクロックパルス５８が入力されると、出力Ｑパルス５９が生じることになる。
次のパルスは、Ａパルス６０とＢパルス６１とが両方、同時に、または同じサイクルにおいて供給される。ジョセフソン接合Ｊ２、ジョセフソン接合Ｊ３を通るバイアス電流と共に、入力パルス６０は、ジョセフソン接合Ｊ１を状態変化させ、それによって電流は、インダクタＬ３、ジョセフソン接合Ｊ５を通る方向に送られる。同様に、バイアス電流と入力パルスＢとの組合せによって、ジョセフソン接合Ｊ４が状態変化し、インダクタＬ４、ジョセフソン接合Ｊ５を通る方向に電流を送る。ジョセフソン接合Ｊ５を通る２つの電流は臨界電流を超え、ジョセフソン接合Ｊ５を状態変化させる。それによって、Ｌ３およびＬ４を通る電流はキャンセルされるため、クロックパルス６２が供給される時点では、ジョセフソン接合Ｊ７の電流は状態変化するには不充分であり、従って出力パルスＱは供給されない。
【００２２】
ジョセフソン接合Ｊ１、Ｊ４は、状態変化させられると、電流を送り返して、インダクタＬ５、Ｌ６並びにジョセフソン接合Ｊ８、Ｊ９を通過させる。電流は、波形５３の下り傾斜においてジョセフソン接合Ｊ８、Ｊ９に加えられ、これらを状態変化させる。その結果、電流は押し返されてインダクタＬｓ１、Ｌ５、Ｌｓ２、Ｌｅを通過し、電流をキャンセルすると共に回路をリセットする。
【００２３】
図５（Ａ）におけるシナリオの続きは、Ｂパルス６６だけが供給されるというものである。Ｂパルス６３が供給されると、インダクタＬ６およびジョセフソン接合Ｊ３を通るバイアス電流とＢパルス６３とによって、ジョセフソン接合Ｊ４は状態変化させられ、図における上方向に電流を送る。送られた電流は、ジョセフソン接合Ｊ３、インダクタＬ４、ジョセフソン接合Ｊ５を通過した後、図における下方向に向かってジョセフソン接合Ｊ７を通る。時計パルス６７が入力された時点で、電流は、ジョセフソン接合Ｊ７を状態変化させてＱ出力６８を提供するのに充分なものとなる。
【００２４】
ジョセフソン接合Ｊ７はまた、状態変化した時点で電流を逆に向かわせ、ジョセフソン接合Ｊ５、インダクタＬ３、ジョセフソン接合Ｊ２を通過させる。これによってジョセフソン接合Ｊ２は状態変化して電流を逆方向に向け、電流が入力部Ａから出て来る事態を防ぐ。最終的には、ジョセフソン接合Ｊ４が、状態変化した時点で、電流を送り返してインダクタＬ６並びにジョセフソン接合Ｊ９を通過させ、ジョセフソン接合Ｊ９を状態変化させる。その結果、電流が押し返されてインダクタＬｓ２、Ｌ６を通過し、それによって電流がキャンセルされると共に回路がリセットされる。
【００２５】
次いで図６を参照する。同図に示すのは別の排他的論理和ゲート７０である。ここでは、明示的なクロックが不要になると共に、必要なジョセフソン接合の数も減る。本回路は、１次巻線Ｌｐおよび２次巻線Ｌｓを備えたバイアストランス７２を有し、当該バイアストランス７２は図６（Ａ）に示すバイアス電流７４を供給し、インダクタＬ３とジョセフソン接合Ｊ２とを通過させる。入力部Ａは、第１の入力インダクタＬ１とジョセフソン接合Ｊ１とを介して、ジョセフソン接合Ｊ２に結合されており、入力部Ｂは、第２の入力インダクタＬ２およびジョセフソン接合Ｊ１を介してジョセフソン接合Ｊ２に結合されている。
【００２６】
入力Ａおよび入力Ｂは、別々の先行する回路（図３で示すもの）から供給され、図６（Ａ）のバイアス波形２２は、それらの先行する回路に印加された波形である。
波形７４の立ち上がりエッジに先立って生じるＡ入力７５と共に、インダクタＬ１、ジョセフソン接合Ｊ１、ジョセフソン接合Ｊ２を通って電流が流れる。印加されたバイアス電流の電流値が充分であれば、ジョセフソン接合Ｊ２は状態変化し、Ｑ出力７６が生じることになる。これまでと同じく、Ｌ３およびＬｓを通る電流は、入力パルスの負部分７５´によって打ち消される。図６（Ａ）には、Ｑ出力７８を生じさせる第２のＡパルス７７も図示してある。
【００２７】
図６（Ａ）の第３のＡパルス７９は、Ｂパルス８０と同時、または同じサイクルにおいて生じる。そのような場合、ジョセフソン接合Ｊ１は、状態変化するのに充分な電流を有する。そして、Ｑはまだジョセフソン接合Ｊ２を通して接地されているはずであるため、出力は発生せず、ジョセフソン接合Ｊ１の状態変化動作によって入力電流はキャンセルされることになる。
【００２８】
図６（Ａ）のシナリオには更に入力Ｂパルス８１が存在する。その作用はＡパルスに近いものであり、ジョセフソン接合Ｊ２は、充分なバイアス電流が供給された時に状態変化し、その結果としてＱ出力８２が生じることになる。リセットは、入力Ｂパルスが負部分８１´となるのに伴って行われる。
次いで、図７を参照する。同図に示すのは、別の排他的論理和ゲート８６であり、これは、１次巻線Ｌｐおよび２次巻線Ｌｓを備えたバイアストランス８８を有する。図７の回路はＣにおいてクロックパルスの供給を受けるため、図６（Ａ）とは異なり、２つの異なる波形の間で調整を実行する必要はない。入力部Ａ、入力部Ｂはそれぞれ、第１の入力インダクタＬ１、第２の入力インダクタＬ２を介して、ジョセフソン接合Ｊ１、Ｊ２に結合されている。第３、第４のインダクタＬ３、Ｌ４は、Ｌｓをジョセフソン接合Ｊ２に結合しており、Ｃにおけるクロックパルスが、入力インダクタＬ５を通してジョセフソン接合Ｊ３に印加される。
【００２９】
図７（Ａ）に示すように、バイアス波形には参照番号９０が当てられている。波形９０が高い位置にある時、印加されたＡパルス９２は、電流を送ってジョセフソン接合Ｊ２を通過させるが、これはジョセフソン接合Ｊ２を状態変化させるには不充分である。バイアス電流は、インダクタＬ３、ジョセフソン接合Ｊ３を通ってグラウンドに達する方向に向けられる。Ｃにおいてクロックパルス９３が印加されると、優勢な電流がジョセフソン接合Ｊ３を通過し、状態変化させる。そうすると、ジョセフソン接合Ｊ３は、図における下方向に電流を送り、インダクタＬ４とジョセフソン接合Ｊ２とを通過させる。そうすることでジョセフソン接合Ｊ２は、状態変化させられ、Ｑ出力９４を生じさせると共に、図における上方向に電流を送り返して、インダクタＬ４とジョセフソン接合Ｊ３とを通過させる。以前に述べた通り、入力パルスの負部分９２´によって回路はリセットされ、次のパルスに備える。
【００３０】
シナリオの続きを見ると、Ａパルス９５とＢパルス９６とが、同時に、または同じサイクルにおいて供給される。こうした場合、ジョセフソン接合Ｊ１は状態変化するのに充分な電流を有することとなるが、それによってジョセフソン接合Ｊ２からは状態変化に必要な電流が奪われるため、出力信号は生成されない。
そうして、図に示す次のパルスはＢパルス９８であり、当該Ｂパルス９８は、クロックパルス９９が供給された時、Ａパルスが供給された場合について先に説明したのと同様のやり方で、出力パルス１００を発生させる。
【００３１】
次は論理積ゲートであり、これは、入力が全て存在する場合にだけ出力を提供する回路である。図８に示すのは、本発明の原理に基づく２入力論理積ゲート１０２である。図に示す通り、論理積ゲート１０２はジョセフソン接合Ｊ１を有し、当該ジョセフソン接合Ｊ１が状態変化する時、Ｑに出力パルスが供給される。第１の入力部Ａと第２の入力部Ｂとはそれぞれ、第１入力インダクタＬ１、第２の入力インダクタＬ２を介してジョセフソン接合Ｊ１に接続されている。入力Ａ、Ｂはそれぞれ、図３を参照しながら以前に説明した回路３３に由来する。入力が１つしかない場合、回路の超伝導性質により、当該入力は、Ｌ１（またはＬ２）を通ってグラウンドまで流れる永久電流として保存されるが、当該永久電流はＪ１を状態変化させるには不充分であるため、出力はない。その後、回路は、入力パルスの負の半サイクルによってリセットされる。
【００３２】
入力Ａ、Ｂの両方が存在する場合、そして両方とも存在する場合だけ、ジョセフソン接合Ｊ１を通る電流は臨界電流を超える。それにより、ジョセフソン接合Ｊ１は状態変化して、ＡＮＤ状態を示す出力信号が供給される。
次いで、図９を参照する。同図に示すのは論理和ゲートであり、これは、入力の一部または全てが存在する場合に出力を提供する回路である。図９は、本発明の原理に基づく２入力論理和ゲート１０４を示す。論理和ゲート１０４は、１次巻線Ｌｐ、２次巻線Ｌｓを備えたバイアストランス１０６を有し、巻線Ｌｓは、インダクタＬ４、ジョセフソン接合Ｊ１、Ｊ２に直列で接続されている。
【００３３】
入力部Ａは第１の入力インダクタＬ１を介してジョセフソン接合Ｊ２に結合されており、入力部Ｂは第２の入力インダクタＬ２を介してジョセフソン接合Ｊ１に結合されている。Ｌ２のインダクタンスはＬ１のインダクタンスよりもはるかに大きい。インダクタＬ３は、インダクタＬ２と相互結合された構成となっており、それに相応するインダクタンス値を有する。出力Ｑは、ジョセフソン接合Ｊ１に接続されている。
【００３４】
ジョセフソン接合Ｊ２を通るバイアス電流が確立された状態では、入力Ａパルスがジョセフソン接合Ｊ２を状態変化させ、その結果、Ｑ出力が生じる。ジョセフソン接合Ｊ２は、状態変化する時、電流を図における上方向に送り、当該電流は、ジョセフソン接合Ｊ１、インダクタＬ４、２次巻線Ｌｓを通ってグラウンドに達する。電流は元の方向にも流れ、インダクタＬ２、Ｌ３を同じ方向に通過する。しかし、インダクタ値が非常に高いため、この電流は非常に低く、先行する回路に対する影響はない。先に説明した通り、入力Ａパルスの負サイクルで回路はリセットされる。
【００３５】
Ｂパルスが印加されると、Ｌ２の電流が、Ｌ３に反対方向の電流を誘導する。Ｌ２、Ｌ３のインダクタンスが大きい場合であっても、ループの総インダクタンスは小さく、その値はインダクタＬ１のインダクタンスに近い。これにより、Ｂパルスはジョセフソン接合Ｊ１を状態変化させることが可能となる。ジョセフソン接合Ｊ１はすでにバイアス電流を有している。ジョセフソン接合Ｊ１が状態変化すると、Ｑにおいて出力が提供される。そして電流は、図における上方向に送られ、インダクタＬ４、第２の巻線Ｌｓを通過してグラウンドに達する。Ｂパルスのうち後続の負部分により、回路はリセットされる。
【００３６】
Ａパルス、Ｂパルスの両方が存在する場合には、以前に説明した通り、ジョセフソン接合Ｊ１、Ｊ２の両方が状態変化する。こうした瞬間には、ジョセフソン接合Ｊ１に起因するパルスにＪ２に起因するパルスが加わるため、Ｑにおける出力パルスは通常の出力パルスの２倍の大きさとなる。全てのパルスを均一の値とすることが望ましいため、後続の回路（図３で説明したような回路）に出力パルスを供給することによって調整する場合もある。後続の回路は、２倍の大きさになったパルスを通常の大きさに変換する。
【００３７】
これまでの詳細な説明は、単に発明の原理を説明したものである。従って、理解しておくべきこととして、ここで明示的に説明または図示されたもの以外でも、本発明の原理を具体化したものであって、それゆえ本発明の思想や範囲の内に含まれる様々な構成を、当業者は考案することができるはずである。
【図１】
2010517371.tif 000003
【図２】
2010517371.tif 000004
【図３】
2010517371.tif 000005
【図４】
2010517371.tif 000006
【図５】
2010517371.tif 000007
【図６】
2010517371.tif 000008
【図７】
2010517371.tif 000009
【図８】
2010517371.tif 000010
【図９】
2010517371.tif 000011
【国際調査報告】
2010517371.tif 000012
2010517371.tif 000013