(57)【要約】  ホストに連結される複数の試験装置を同期化するための方法および機器。それぞれの装置のカウンタは、初期化され、それぞれのカウンタは、データストリームの開始を示す周期信号等によりインクリメントされる。典型的にはソース信号または測定信号のいずれかである、アクションは、各カウンタがプログラムカウンタ値に達する時、トリガされる。
2010511868.tif 000002
【特許請求の範囲】
【請求項１】
ホストに連結される複数の試験装置を同期化するための方法であって、
ほぼ同時に、前記複数の試験装置のそれぞれのカウンタを初期化するステップと、
インクリメントメッセージが、前記複数の試験装置のそれぞれにより受信される時、ほぼ同時に前記カウンタのそれぞれをインクリメントするステップと、
前記複数の試験装置の少なくとも１つの対応するカウンタが、プログラムカウンタ値に達する時、前記複数の試験装置の前記少なくとも１つにより、アクションをトリガするステップと、
を含む、方法。
【請求項２】
前記ホストから前記複数の試験装置のそれぞれにトリガ命令を送信するステップであって、前記トリガ命令は、前記アクションと前記プログラムカウンタ値とを含む、ステップ、
をさらに含む、請求項１に記載の方法。
【請求項３】
前記アクションをトリガするステップは、
前記複数の試験装置の前記少なくとも１つの前記対応するカウンタが、前記プログラムカウンタに達する時、前記複数の試験装置の前記少なくとも１つの対応するタイマをトリガするステップと、
前記複数の試験装置の前記少なくとも１つの前記対応するタイマが、プログラムオフセット値に達する時、前記複数の試験装置の前記少なくとも１つにより、前記アクションを実行するステップと、
をさらに含む、請求項１または請求項２に記載の方法。
【請求項４】
前記ホストから前記複数の試験装置のそれぞれにトリガ命令を送信するステップであって、前記トリガ命令は、前記アクションと、前記プログラムカウンタ値と、前記プログラムオフセット値とを含む、ステップ、
をさらに含む、請求項３に記載の方法。
【請求項５】
前記複数の試験装置の前記少なくとも１つの前記対応するカウンタが、第２のプログラムカウンタ値に達する時、前記複数の試験装置の前記少なくとも１つにより、第２のアクションをトリガするステップ、
をさらに含む、請求項１から４のいずれかに記載の方法。
【請求項６】
前記第１のアクションは、前記複数の試験装置のそれぞれに連結される複数の試験コンポーネントへの、試験電流および試験電圧のうちの少なくとも１つの印加であり、前記第２のアクションは、前記複数の試験コンポーネントに関連する得られた変数の測定である、請求項５に記載の方法。
【請求項７】
前記ホストのユニバーサルシリアルバスシリアルインターフェースエンジンから、前記複数の試験装置のそれぞれに、前記インクリメントメッセージを送信するステップであって、前記インクリメントメッセージは、フレーム信号の開始である、ステップをさらに含む、請求項１から６のいずれかに記載の方法。
【請求項８】
ホストにより制御されるソース信号および測定信号を受信する複数のコンポーネントを試験するための機器において、
前記複数のコンポーネントのうちの選択されたものに、前記ソース信号および前記測定信号を送信する、第１のソース測定ユニットと、
前記複数のコンポーネントのうちの他のものに、前記ソース信号および前記測定信号を送信する、第２のソース測定ユニットと、
前記第１のソース測定ユニット内の第１のカウンタと、
前記第２のソース測定ユニット内の第２のカウンタと、
を備えることによって改善された機器であって、
前記ホストは、前記第１および第２のカウンタを互いに対してほぼ同時に初期化するために、初期化信号を送信するように動作可能であり、前記第１および第２のカウンタのそれぞれは、周期信号が、前記ホストから前記第１および第２のソース測定ユニットに送信される時、インクリメントするように動作可能であり、前記周期信号は、データストリームの開始を示し、前記第１のソース測定ユニットは、前記第１のカウンタが、プログラムカウンタ値に達する時、前記ソース信号または前記測定信号のうちの１つを送信し、前記第２のソース測定ユニットは、前記第２のカウンタが、前記プログラムカウンタ値に達する時、前記ソース信号または前記測定信号のうちの同一のものを送信する、機器。
【請求項９】
前記ホストは、ユニバーサルシリアルバスシリアルインターフェースエンジンを含み、前記周期信号は、フレーム信号の開始である、請求項８に記載の機器。
【請求項１０】
前記第１のソース測定ユニット内の第１のシリアルインターフェースエンジンであって、前記第１のカウンタを含む、前記第１のシリアルインターフェースエンジンと、
前記第２のソース測定ユニット内の第２のシリアルインターフェースエンジンであって、前記第２のカウンタを含む、前記第２のシリアルインターフェースエンジンと、
をさらに備える、請求項８または請求項９に記載の機器。
【請求項１１】
前記第１のソース測定ユニットは、前記第１のカウンタが、第１のプログラムカウンタ値に達する時、前記ソース信号を送信し、前記第１のカウンタが、第２のプログラムカウンタ値に達する時、前記測定信号を送信するように動作可能であり、前記第２のソース測定ユニットは、前記第２のカウンタが、前記第１のプログラムカウンタ値に達する時、前記ソース信号を送信し、前記第２のカウンタが、前記第２のプログラムカウンタ値に達する時、前記測定信号を送信するように動作可能である、請求項８から１０のいずれかに記載の機器。
【請求項１２】
前記ホストは、前記第１のソース測定ユニットと前記第２のソース測定ユニットとに、第１のオフセット値を送信するためにさらに動作可能であり、前記機器は、
前記第１のソース測定ユニット内の第１のタイマと、
前記第２のソース測定ユニット内の第２のタイマと、
をさらに備え、
前記第１のソース測定ユニットは、前記第１のカウンタが、第１のプログラムカウンタ値に達する時、前記第１のタイマを開始し、前記第１のタイマが、前記第１のオフセット値に達する時、前記ソース信号を送信するように動作可能であり、前記第２のソース測定ユニットは、前記第２のカウンタが、前記第１のプログラムカウンタ値に達する時、前記第２のタイマを開始し、前記第２のタイマが、前記第１のオフセット値に達する時、前記ソース信号を送信するように動作可能である、
請求項８から１０のいずれかに記載の機器。
【請求項１３】
前記ホストは、前記第１のソース測定ユニットと前記第２のソース測定ユニットとに、第２のオフセット値を送信するためにさらに動作可能であり、前記第１のソース測定ユニットは、前記第１のカウンタが、第２のプログラムカウンタ値に達する時、前記第１のタイマを開始し、前記第１のタイマが、前記第２のオフセット値に達する時、前記ソース信号を送信するように動作可能であり、前記第２のソース測定ユニットは、前記第２のカウンタが、前記第２のプログラムカウンタ値に達する時、前記第２のタイマを開始し、前記第２のタイマが、前記第２のオフセット値に達する時、前記測定信号を送信するように動作可能である、
請求項１２に記載の機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、試験計器の同期制御に関する。
【背景技術】
【０００２】
既知の技術に従い、多数の試験計器は、多数のコンポーネントで試験を行うために作動することができる。例えば、多層セラミックコンデンサの製造者は、製品がユーザに販売される前に、多くの製品の品質を決定するために、試験システムを使用する。試験システムは、静電容量、散逸率、および絶縁抵抗に関するデータを提供する、いくつかの試験を行う。次いで、データは、許容度により部品を分類し、欠陥品である部品を見つけるために使用することができる。
【０００３】
試験は、個々の製造者の必要条件に応じて異なる順序で行われる。例えば、以下の順序を使用することができる。図１および図２を参照すると、部品は、最初に、静電容量計を使用した、一ステーションにおける静電容量および散逸率測定を受けることができる。図１を参照すると、試験されているコンデンサにかかる電圧対時間の理論的な線図が図示され、ｔ0において、部品はゼロボルトである。ｔ1において、部品は充電を開始する。ｔ2において、部品はプログラム値に達している。ｔ3において、すべての測定は完了し、部品は放電を開始することができる。ｔ4において、部品はゼロボルトまで放電される。ここで図２を参照すると、試験されているコンデンサを通って流れる電流対時間の理論的な線図が図示され、ｔ0において、部品はゼロボルトであり、したがって、部品を通って流れる電流を有しない。ｔ1において、部品は充電を開始する。部品は、定電流源で充電される。ｔ2において、部品は、それ以上電流を受容しないように充電される。このグラフは、理想的なコンデンサを想定し、漏れ電流等の寄生を無視する。ｔ3において、部品は放電を開始するため、部品がｔ4においてゼロボルトに達するまで、電流は逆方向に流れる。
【０００４】
次いで、部品は、もう一方のステーションに移動することができ、部品は、プログラム可能な電圧および電流源により、プログラム電圧に充電されることができる。次いで、部品は、「ソーク時間」と呼ばれる一定期間中、プログラム電圧で保持されることができる。この期間の後、絶縁抵抗測定を、高抵抗計により行うことができる。この測定は、電流または抵抗のいずれかの単位の単一値を出力する。測定される電流は、電圧が印加された際のコンデンサを通して流れる漏れ電流であり、抵抗は、Ｒ＝Ｖ÷（漏れ電流）から計算され、式中Ｖは、入力パラメータである。
【０００５】
ここで図３を参照すると、試験されているコンデンサを通って流れる漏れ電流対時間の理論的な線図が図示される。ｔ0において、部品はゼロボルトであるため、いかなる電流の流れもあり得ない。ｔ1において、部品は充電を開始する。漏れ電流値は、典型的には、ピコアンペアからマイクロアンペアの範囲にあるため、この測定は、非常に精度が高くなければならない。したがって、充電期間中、電流（ミリアンペア）は、測定範囲よりも大きいため、出力は最大値に達する。ｔ2において、電圧は、被試験コンデンサに印加され続ける。誘電体がさらに分極されていくため、漏れ電流は、減少し始める。これは、１つには誘電吸収として知られる効果によるものであり、効果の大きさは、異なる誘電体では異なる。時間軸が、数分または数時間まで延長された場合、この曲線は、公称値に達するまで指数関数的に減少し続ける。ｔ2とｔ3との間のある時点において、絶縁抵抗または漏れ電流測定が行われる。これは、その時点における漏れ電流のスナップショットを捉える。一旦試験がｔ3において完了すると、部品は放電される。この場合もやはり、高放電電流は、反対方向において最大と受け取られる漏れ電流を生じる。ｔ4において、部品はゼロボルトに戻る。一旦この測定が完了すると、部品は、放電されることが可能で、収集される値に基づいた分類の準備をされるか、または反復試験の準備をされる。
【０００６】
セラミックコンデンサが、より小さく、かつより高い静電容量になるにつれて、誘電体および寄生要素の影響は、より顕著に、かつより複雑になる。理想的には、コンデンサの電気特性は、寄生の影響を最小限に抑えるために、長期間観察される。しかしながら、これは、非常に多数の装置を試験するためにはあまり時間がかかり過ぎるため、製造の観点からは必ずしも実行可能とは限らない。したがって、本業界は、部品の状態を決定するために、この時点の短いスナップショットのみに依存する場合がある。データの正確さおよび信頼性を確実にすることは、それが、顧客の収益および配達された製品の品質に直接影響を与えるため、重要である。
【０００７】
コンデンサを通って流れる漏れ電流を測定するための業界標準は、プログラム可能な電圧および電流源と組み合わせた、Ａｇｉｌｅｎｔ  ４３４９Ｂ  Ｈｉｇｈ  Ｒｅｓｉｓｔａｎｃｅ  Ｍｅｔｅｒを使用することである。Ａｇｉｌｅｎｔ  ４３４９Ｂは、一体型電流電圧変換器、ならびに１０、３０、１００、および４００ミリ秒の選択可能な積分時間を使用する、高精度計器である。計量器の出力は、この積分期間が完了した後の単一の電流指示値である。次いで、ユーザは、所与のコンデンサが、許容可能であるかどうかを決定するために、この１つの測定値に依存する。
【０００８】
計量器で使用される電圧および電流供給は、Ｅｌｅｃｔｒｏ  Ｓｃｉｅｎｔｉｆｉｃ  Ｉｎｄｕｓｔｒｉｅｓ  ５４１２／５４２２電力供給等の、プログラム可能なコンピュータ制御の装置である。
【０００９】
電圧および電流供給、ならびに計量器は、記載されているコンデンサ等の試験されたコンポーネントの結果として得られるデータを測定するために、電圧および電流供給のトリガならびに計量器のトリガの両方を制御するための、コマンドおよびデータを提供するホストパーソナルコンピュータにより制御される。これらの装置間において、充電起動および測定開始の間のタイミングは、非常に厳密に制御されなければならない。加えて、多数の供給および計量器は、典型的には、試験プロセス全体の速度を上げるために、ステーションのそれぞれにおいて、同時に多数のコンポーネントを試験するために作動される。したがって、供給および計量器のこれらの組み合わせのそれぞれの間のタイミングもまた、良品である被試験装置の欠陥品としての識別、または欠陥品である被試験装置の良品としての識別を曖昧にし得る、同様のコンポーネントに対する結果の変動が、試験プロセスによりもたらされないように、同時に動作する組み合わせの間における試験の変動を最小限に抑えるために、厳密に制御されなければならない。
【発明の開示】
【００１０】
ホストに連結される複数の試験装置を同期化するための方法が、本明細書に教示される。例えば、方法は、ほぼ同時に複数の試験装置のそれぞれのカウンタを初期化するステップと、インクリメントメッセージが、複数の試験装置のそれぞれにより受信される時、ほぼ同時にカウンタのそれぞれをインクリメントするステップと、複数の試験装置のうちの少なくとも１つに対応するカウンタが、プログラムカウンタ値に達する時、複数の試験装置のうちの少なくとも１つにより、アクションをトリガするステップとを含むことができる。
【００１１】
ホストに連結される複数の試験装置を同期化するための機器もまた、本明細書に教示される。そのような機器の一実施例は、複数の試験装置の１番目における第１のカウンタと、複数の試験装置の２番目における第２のカウンタとを備える。ホストは、第１のカウンタおよび第２のカウンタに初期化信号を送信するように動作可能であり、初期化信号は、第１のカウンタおよび第２のカウンタを初期化する。ホストはまた、データストリームの開始を示す周期信号を送信するように動作可能である。第１のカウンタおよび第２のカウンタは、周期信号が、複数の試験装置の１番目および２番目により受信される時、インクリメントするように動作可能であり、ソース信号および測定信号のうちの１つは、第１のカウンタおよび第２のカウンタが、プログラムカウンタ値に達する時、複数の試験装置の１番目および２番目により、トリガ可能である。
【００１２】
ホストにより制御されるソース信号および測定信号を受信する複数のコンポーネントを試験するための機器もまた、本明細書に教示される。この機器において、複数のコンポーネントのうちの選択されたものに、ソース信号および測定信号を送信する、第１のソース測定ユニットと、複数のコンポーネントのうちの他のものに、ソース信号および測定信号を送信する、第２のソース測定ユニットとを備えることによって改善されている。第１のカウンタは、第１のソース測定ユニット内にあり、第２のカウンタは、第２のソース測定ユニット内にある。ホストは、第１および第２のカウンタを互いに対してほぼ同時に初期化するために、初期化信号を送信するように動作可能である。第１および第２のカウンタのそれぞれは、周期信号が、ホストから第１および第２のソース測定ユニットに送信される時、インクリメントするように動作可能であり、周期信号は、データストリームの開始を示す。第１のソース測定ユニットは、第１のカウンタが、プログラムカウンタ値に達する時に、ソース信号または測定信号のうちの１つを送信し、第２のソース測定ユニットは、第２のカウンタが、プログラムカウンタ値に達する時、ソース信号または測定信号のうちの同一のものを送信する。
【００１３】
本発明のこれらの実施形態およびさらなる実施形態の詳細を、本明細書および添付図面においてより詳細に説明する。
【図面の簡単な説明】
【００１４】
本明細書の説明は、添付図面について言及したものであり、複数の図面を通して、同様の参照番号は同様の部分を示す。
【図１】試験されているコンデンサにかかる電圧対時間の理論的な線図である。
【図２】試験されているコンデンサを通って流れる電流対時間の理論的な線図である。
【図３】試験されているコンデンサを通って流れる漏れ電流対時間に対する、試験の単一サンプル点の図示する、漏れ電流の理論的な線図である。
【図４】本発明の例示的な一適用に従い、複数の試験計器をホストＰＣに接続する、ティアードスタートポロジの略図である。
【図５】１つのフレーム開始信号から、次のフレーム開始信号へのマイクロフレームの略図である。
【図６】本明細書で教示される方法の一実施形態を示す、フローチャートである。
【図７】コンデンサの絶縁抵抗を測定するための単変量予測ＩＲ法を図示するための、４７ナノファラッド（ｎＦ）のチップコンデンサに対する、実際の漏れ電流のデータ対ソーク時間のグラフである。
【図８】測定の従来の方法と予測ＩＲ法との間の差を図示するため、および図６に従った方法の例示的な一適用を図示するために使用される、漏れ電流対ソーク時間の理論的な線図である。
【発明を実施するための最良の形態】
【００１５】
上述のシステムにおいて、電圧および電流供給は、ホストパーソナルコンピュータ（ＰＣ）と計量器との間の通信のために、パラレルデジタル入力−出力（ＩＯ）インターフェースを使用する。計量器は、パラレルインターフェースと組み合わせて、標準の汎用インターフェースバス（ＧＰＩＢ）を使用する。ホストＰＣは、電圧および電流供給のトリガ、ならびに計量器のトリガを直接制御するアプリケーションを実行する。つまり、ホストＰＣは、電圧および電流供給をトリガするために、パラレルインターフェースを通じて命令を送信する。次いで、所望の試験に、遅延がある場合は遅延に応じて、計量器は、パラレルインターフェースを通じてトリガされる。ＧＰＩＢインターフェースは、シリアルインターフェースを通じて、ホストＰＣに測定結果を出力する。
【００１６】
他にも問題はあるが、これは、広範囲な配線等により、高価なインターフェースをもたらす。また、インターフェースのこの組み合わせは遅く、したがって、短い試験サイクル（約３０ｍｓ）の間に得られることができる、サンプルの数を制限する。さらに、単一試験サイクルにおける、かつ多数の試験サイクルにわたる、多数の試験されるコンポーネントに対する、複数の電圧および電流供給および複数の計量器に対してトリガするような、これらの計器の動作は、「ジッタ」の存在により、一貫して行うことが困難である。
【００１７】
本明細書に言及されるジッタは、送信信号におけるフリッカまたは変動であり、より具体的には、標準からの時間のオフセットを意味する。ここで、ジッタは、トリガ信号が、標準クロックサイクルより進んで、あるいは遅れて着信することを示す。ジッタは、トリガポイントを、計器間で、また同一の計器のサンプル間で変化させる。ジッタの種々の原因がシステム内に存在し、例えば、信号が、ケーブルのドライバ側から対応するケーブルのレシーバ側に送信するためにかかる時間の長さに変動が存在するケーブル、種々のトリガを制御するホストＰＣアプリケーションソフトウェアの変化する速度、およびインターフェースの変化する送信時間等を含む。
【００１８】
以下により詳細に考察されるように、ジッタは、測定時間が減少する場合に特に懸念されることである。記載される従来のシステムにおいて、ジッタは、＋／−１ミリ秒にまでなる可能性がある。
【００１９】
既知の構成に関連する問題に部分的に対処するために、コンポーネントに電流および電圧信号を印加する電流および電圧供給の機能性、ならびに結果として得られるコンポーネントの測定を得るための計量器の機能性を組み合わせる、単一ソース測定ユニットが開発されてきた。ユニバーサルシリアルバス（ＵＳＢ）のティアードスタートポロジ内にホストＰＣを有する、複数のこれらのソース測定ユニットまたは試験計器を備える構成の一実施例が、図４に示される。そこに図示されるように、ホストＰＣ１０は、中央処理装置（ＣＰＵ）１２、および２つの標準ＵＳＢポート１４、１６を有する、標準ＰＣである。図示されていないが、ホストＰＣは、ホストＰＣ１０の中央処理装置１２に関して本明細書に記載される動作を実行するために必要な、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）等も含む。ＰＣは、ＵＳＢポート１４、１６を通じた、ホストＰＣ１０とソース測定ユニット２０との間の通信を管理する、ＵＳＢの従来のシリアルインターフェースエンジン（ＳＩＥ）１８も含む。本明細書により詳細に記載されるように、ホストＰＣのＵＳＢのＳＩＥは、データを送信または受信するために各装置をポーリングし、どれが何時「対話する」かを指示する。
【００２０】
第１のＵＳＢポート１４は、ケーブル２２を通じて、ソース測定ユニット２０に連結される。第２のＵＳＢポート１６は、もう一方のケーブル２２を通じて、４つのＵＳＢポート２６としてここに示される、多数のＵＳＢポート２６を含む、ＵＳＢハブ２４に連結される。追加のソース測定ユニット２０（２つのみが示される）が、各ケーブル２２により、ＵＳＢハブ２４のＵＳＢポート２６に接続される。
【００２１】
各ソース測定ユニット２０は同一であり、単純化のために、１つのみが、さらに詳細に示される。それぞれは、ケーブル２２および周辺ＳＩＥ３０を受容するためのＵＳＢポート２８を含む。一実施形態においては、周辺ＳＩＥ３０は、Ｓａｎ  Ｊｏｓｅ、ＣＡ．のＣｙｐｒｅｓｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｃｏｒｐ．による、ＥＺ−ＵＳＢ  ＳＸ２（登録商標）  Ｈｉｇｈ−Ｓｐｅｅｄ  ＵＳＢ  Ｉｎｔｅｒｆａｃｅ  Ｄｅｖｉｃｅである。各ソース測定ユニット２０は、中央処理装置３２も含む。中央処理装置３２は、集積されたＲＡＭ、ＲＯＭ、アナログデジタル（Ａ／Ｄ）コンバータ、デジタルアナログ（Ｄ／Ａ）コンバータ、入力および出力端子等を有する、マイクロコントローラ内に統合されることができるか、または周辺コンポーネントに連結される、マイクロプロセッサであることができる。中央処理装置３２は、試験されているコンポーネントへの電流および電圧信号の印加、ならびにこの試験コンポーネントから測定された値の獲得および処理に関する、コマンドを実行する。上記の従来の電流および電圧供給ならびに計量器から既知の、ソース測定ユニット２０から、試験されているコンポーネントへの標準的な接続を、この構成で使用されることができるため、ソース測定ユニット２０と試験コンポーネント３６との間の接続３４は、概略的に示される（明確にするために、３つの試験コンポーネント３６のみが示される）。あるいは、マイクロコントローラの内部にＳＩＥを含むＣｙｐｒｅｓｓのＦＸ２（登録商標）等の装置を、周辺ＳＩＥ３０および中央処理装置３２の代わりに使用されることができる。
【００２２】
上に簡単に述べられたように、本業界は、コンポーネントまたは部品が、良品であるか、あるいは欠陥品であるかどうかを決定するために、短期間に収集されるデータに依存する。種々のソース測定ユニット２０の同期化の新規方法は、ジッタを最小限に抑える一方で、短期間に収集され得る情報量の最大化を可能にする、決定論的システムを提供する。
【００２３】
図５は、本明細書に教示される方法に従い使用される、１つのフレーム開始から次のフレーム開始への、ＵＳＢ通信プロトコルのマイクロフレームの略図である。ＵＳＢ通信プロトコルにおいて、アイソクロナスおよび割り込みトラフィックは、保証された帯域幅を有する。つまり、アイソクロナスデータは、保証された配信時間を有し、割り込みデータは、予測可能なポーリング時間を提供する。制御トラフィックは、信号帯域幅に関する「最善努力式」処理を受信する。制御データは、列挙および装置制御を含む。バルクトラフィックは、帯域幅の残りは何でも使用する。したがって、バルクデータは、変動可能な配信時間を有する。保証された正確さを有しないアイソクロナスデータと対照的に、バルクデータは保証された正確さを有する。実際のスケジュールの順番は、ホストコントローラ（すなわち、ＳＩＥ１８と連結した中央処理装置１２）により決定される。ホストは、１ｍｓ毎にフレーム開始（ＳＯＦ）トークンを送信し、ホストは、フレーム内のデータパケットをスケジューリングする。１ｍｓは、１２５μｓと等しいため、これらのフレームは、本明細書においてはマイクロフレームと呼ばれる。ＵＳＢプロトコルの一般的な動作のさらなる詳細に関しては、全体として参照することにより本明細書に組み込まれる、１９９８年９月２３日発行のＵｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  Ｒｅｖｉｓｉｏｎ  １．１を参照されたい。
【００２４】
本明細書に教示される方法の実施形態は、正確な同期タイミングで、遠隔装置、ソース測定ユニット２０の制御を可能にする。これは、例えば、装置による精密トリガを可能にする。
【００２５】
より具体的には、遠隔試験計器のそれぞれは、ユニット２０内のすべての制御を管理する組み込みコントローラ３２を含む。組み込みコントローラ３２は、ＳＩＥ集積回路３０とインターフェースを取る。加えて、ソース測定ユニット２０は、ＵＳＢケーブル２２を介してホストとインターフェースを取る。カスタムホストソフトウェアドライバは、ホストアプリケーションプログラムに対して、ソース測定ユニット２０に統一インターフェースを提供するように、ＵＳＢドライバ上に構築される。ＵＳＢ２．０（高速）バスにより、統一インターフェースは、設定情報をダウンロードし、測定値をアップロードし、ソース測定ユニット２０をトリガする。各ソース測定ユニット２０は、ＵＳＢマイクロフレーム毎（すなわち、１２５μｓ毎）に少なくとも１回ポーリングされる。
【００２６】
述べられたように、ホストＰＣのＳＩＥ１８は、マイクロフレーム開始を示すフレーム開始（ＳＯＦ）信号を送信する。ＳＯＦの送信は、ハードウェアにより実行され、かつソフトウェアアプリケーションから独立しているため、ＳＯＦ送信は、ほぼ同時に、各ソース測定ユニット２０の各ＳＩＥ３０に達する。ＳＩＥハードウェアが、一貫したタイムベースを維持するため、このＳＯＦは、本明細書に教示される方法に従った決定論的方法で、ネットワーク上のすべての装置を同期化し、それらを制御するために使用されることができる。
【００２７】
そのような方法の一実施例は、図６を参照して説明することができる。第１のステップは、初期化ステップである。具体的に、４０において、カウンタは初期化される。ＳＯＦは、すでに述べられたように、ホストＰＣのＳＩＥ１８からの一連のトラフィックにおいて、マイクロフレーム開始を示す。各ソース測定ユニット２０に対する周辺ＳＩＥ３０は、ＵＳＢポート２８により各マイクロフレームの受信時にインクリメントされるカウンタを保持する。あるいは、各マイクロフレームの受信時にインクリメントされる別個のカウンタを含むことができる。いずれの場合においても、これらのカウンタは、４０において初期化される。実際には、ホストＰＣ１０は、各装置（すなわち、ソース測定ユニット２０）に、例えば、そのマイクロフレームカウンタをゼロにするように命令する、特別なＵＳＢ初期化コマンドを送信する。次いで、すべてが、同一のマイクロフレーム内でそれらのカウンタをゼロにする。次いで、ホストＰＣ１０は、一連のアクショントリガをダウンロードし、４２において、アクショントリガが実行されるべき時、マイクロフレームインデックスを関連付けることができる。
【００２８】
４４において、ホストＰＣ１０は、マイクロフレームの形におけるシーケンストラフィックの送信を開始する。各遠隔ＣＰＵ３２は、トリガがプログラム命令シーケンスに従い行われることになるマイクロフレームに対して、その対応するマイクロフレームカウンタを監視する。残りのアクションは、１つの遠隔装置を参照して説明されるが、ソース測定ユニット２０のそれぞれは、同一のアクションを実行する。一旦マイクロフレームカウンタが、４６におけるクエリに反応してトリガフレームに達すると、５０において、トリガに関連するアクションが行われる。
【００２９】
ＣＰＵ３２のカウンタまたはタイマの開始は、５０におけるトリガとほぼ同時である。当然ながら、ＣＰＵ３２の外部のタイマも使用され得る。タイマは、５４において、トリガオフセットが到達されるまで、カウントを継続する。つまり、初期トリガに加えて、追加トリガを、プログラム命令シーケンスに含むことができる。この方法において、ホストＰＣ１０、およびソース測定ユニット２０または他の遠隔装置は、ＳＯＦで位相ロックすることができ、ホストＰＣ２０は、ソース測定ユニット２０に、特定の未来マイクロフレームの開始、または未来マイクロフレームの開始からのある程度のオフセットにおいて、トリガするように命令することができる。５４において、タイマがトリガオフセットに達する時、５６において、トリガに関連するアクションが行われる。
【００３０】
当然ながら、これらのステップおよびそれらの順序は異なることができる。例えば、４６における関連したマイクロフレームカウントの検出により行われる初期トリガは、５０においてアクションをトリガし、５２においてＣＰＵタイマを開始するために必要とされない。代わりに、５４において、オフセットが到達される時、ＳＯＦからのオフセット期間において、アクションが取られ得るように、トリガは、ＣＰＵタイマを開始するためだけに使用され得る。別の実施例として、５２において開始されるＣＰＵカウンタは、次のマイクロフレームのＳＯＦに至るまでカウントを継続し得て（この実施例においては、最大で１２５μｓまで）、５６において、アクションがトリガした後、次のアクションが、特定のプリプログラムタイマ値においてトリガし得る。
【００３１】
次いで、本明細書の教示の適用を、多層セラミックコンデンサの絶縁抵抗を測定するための試験システムを参照して説明する。
【００３２】
ここで図７および８を参照すると、図７は、４７ナノファラッド（ｎＦ）のチップコンデンサに対する、実際の漏れ電流のデータ対ソーク時間のグラフである。試験システムは、チップコンデンサの絶縁抵抗を測定するための単変量予測ＩＲ法を使用することができる。試験は、制御された最大電流により、試験電圧まで、コンデンサを充電する。コンデンサの非線形ランダム動作は、絶縁体を通って流れる実際の電流漏れＩ漏れが、測定可能になる前に、被試験装置が長期間試験電圧においてソークされることを必要とする。図７に示すように、電流漏れＩ漏れの量および変動性は、それが一定値に達するまで経時的に減少する。定常状態の漏れ電流が、ユーザ定義のＩ閾値未満である場合、被試験装置は、ＩＲ試験に合格する。閾値電流は、試験電圧をＲminで除算することにより計算されることができ、Ｒminは、許容可能な最小抵抗である。漏れ電流が定常状態に達する速度およびその変動性は、誘電体および試験電圧に左右される。
【００３３】
図８は、測定の従来の方法と予測ＩＲ法との間の差を図示するために使用される、漏れ電流対ソーク時間の理論的な線図である。そこに図示されるように、従来のＩＲ試験のソーク期間Ｔソークは、２から２００ｓほどである可能性がある。この長いソーク期間Ｔソークは、大量生産試験に対して極めて高価である。対照的に、予測ＩＲ測定は、ソーク期間Ｔソークの終わりにおける実際の漏れ電流Ｉ漏れが、Ｉ閾値未満となるかどうかを予測するために、従来のソーク期間Ｔソーク未満のより早い予測時間Ｔ予測において、単一サンプルを取る。より早い予測時間Ｔ予測において測定された漏れが、第２のより高い所定の電流閾値未満である場合、被試験装置のＩＲ漏れは、ソーク期間Ｔソークの終わりにおいてＩ閾値未満であると予測される。ＩＲ特性化方法は、第２の電流閾値を決定するために使用され、Ｔソークが到達されるまで、図７に示すように、被試験装置をソークしながら周期的な電流サンプルが取られる。これらの測定は、所望の確信度で被試験装置の合格／不合格を予測するために、時間Ｔ予測および第２の電流閾値を選択するために使用される。
【００３４】
初めに述べたように、従来の方法およびシステムは、＋／−１ミリ秒ほどのジッタをもたらす可能性がある。予測ＩＲ法は、２０ｍｓから２秒の短いソーク後に行われるため、ジッタは、試験の信頼性および再現性の著しい減少を引き起こし得る。つまり、タイミングにおけるサブミリ秒のジッタは、予測におけるエラーを引き起こす可能性がある。過度に早く測定を行うことによって、漏れ電流が高く示す可能性があり、過度に遅く測定を行うことによって、漏れが低過ぎるように示す可能性がある。ジッタの影響は、図４、および図６の方法の変型例を参照して説明されるように、試験計器の動作を同期化することにより最小限に抑えられる。
【００３５】
すなわち、ホストＰＣ１０等のホストＰＣは、典型的には、すべての装置を連係するために使用される。ホストＰＣ１０のアプリケーションソフトウェアは、非決定論的であり、装置を連係するための限界タイムベースを提供するが、ＵＳＢハードウェア１４、１６、１８、２２、２４、２６、２８、３０は、予測測定の正確さを改善する、決定論的同期化を提供する。ＣＰＵ１２上で実行されるホストＰＣ１０のアプリケーションソフトウェアは、ソース測定ユニット２０のＣＰＵ３２に、試験電圧までの被試験装置の充電を何時開始するかのマイクロフレームインデックス、および漏れ電流の測定を何時行うかの未来マイクロフレームをダウンロードすることができる。次いで、システム内のソース測定ユニット２０のすべてが、種々の被試験装置の正確な漏れ測定を行うために、同時にトリガする。
【００３６】
ホストＵＳＢのＳＩＥ１８は、それに接続されるソース測定ユニット２０のすべてにおいて、同時にＳＯＰを駆動させる。互いに関連し合って、ユニット２０は、ケーブル１８上の信号送信によるＳＯＰジッタを経験するであろう。上述のＵＳＢの仕様は、２６ｎｓの最大ケーブル遅延仕様を示す。別の比較的小さいジッタ要因は、ユニット２０において、ソフトウェアが、どれほど決定論的に、着信ＳＯＰ信号に反応し、ソースまたは測定トリガを始動し得るか、ということであろう。全ジッタは、Ｗｉｎｄｏｗｓ（登録商標）ベースのアプリケーションがトリガを直接制御する、＋／−１ｍｓのジッタと比較して、非常に小さいであろう。
【００３７】
本発明が、現在最も実用的かつ好ましい実施形態であるとみなされるものに関連して説明されてきたが、本発明は、開示された実施形態に限定されず、むしろ、添付の特許請求の範囲の精神および範囲内に含まれる種々の変更および同等の配設を対象とすることを意図し、その範囲は、法律の下で認められているように、すべてのそのような変更および同等の構造体を包含するように最も広い解釈が与えられるものとすることを理解されたい。
【００３８】
一実施例として、測定を行う従来の方法が、この方法で使用されることができるが、本発明の出願人に譲渡され、全体として参照することにより本明細書に組み込まれる、発明者Ｋｅｎｎｅｔｈ  Ｖ．  ＡｌｍｏｎｔｅおよびＣｈａｒｌｅｓ  Ｂｉｃｋｆｏｒｄによる、「Ｍｕｌｔｉ−Ｐｏｉｎｔ，  Ｍｕｌｔｉ−Ｐａｒａｍｅｔｅｒ  Ｄａｔａ  Ａｃｑｕｉｓｉｔｉｏｎ  Ｆｏｒ  Ｍｕｌｔｉ−Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ  Ｔｅｓｔｉｎｇ」と題する、米国特許出願整理番号第１１／５６５，４５９号に記載されるような、他の測定方法を使用することができる。
【００３９】
また、発明を実施するための形態から明らかなように、好ましい通信プロトコルは、ＵＳＢ通信プロトコルである。しかしながら、それらが決定論的であるように、フレーム状態と機能的に同等なものを含む、他の通信プロトコルも可能である。
【００４０】
本明細書に記載される実施形態は、統合されたソース測定ユニット２０を使用する。しかしながら、ソース機能および測定機能のために、別個の遠隔装置を使用することができる。
【図１】
2010511868.tif 000003
【図２】
2010511868.tif 000004
【図３】
2010511868.tif 000005
【図４】
2010511868.tif 000006
【図５】
2010511868.tif 000007
【図６】
2010511868.tif 000008
【図７】
2010511868.tif 000009
【図８】
2010511868.tif 000010
【国際調査報告】
2010511868.tif 000011
2010511868.tif 000012