(57)【要約】  電圧時間変換に基づく窓付きアナログデジタル変換器（ＡＤＣ）は、プログラマブル基準電圧、変換時間、及び電圧調節精度を有することができる。ＡＤＣは、小さいシリコン面積上に完全に実施することができ、かつ高周波低電力スイッチモード電源（ＳＭＰＳ）のための様々な集積デジタルコントローラに実施にするのに適している。そのプログラマブル特性は、遅延線又は他の電圧時間変換構造の固有の平均化効果の利用を通じて、かつ代替構造における遅延セルの伝播時間又は有効電圧時間変換比の調節を通じて達成することができる。【選択図】図２
2010532650.tif 000002
【特許請求の範囲】
【請求項１】
デジタル値を受信し、該デジタル値に関連する平均値を有するアナログ出力を出力するシグマ−デルタＤＡＣと、
前記シグマ−デルタＤＡＣの出力を用いて調節される基準電圧時間変換器と、出力電圧を用いて調節される測定電圧時間変換器とを含み、誤差値を判断し、遅延線が移動平均フィルタとして作用する窓付きＡＤＣ変換器と、
を含むことを特徴とする回路。
【請求項２】
前記電圧時間変換器の一方は、遅延線であることを特徴とする請求項１に記載の回路。
【請求項３】
前記電圧時間変換器の一方は、変化する供給電圧を有するリング発振器である（注釈−ある意味では、それは、電圧制御式発振器と同じである）ことを特徴とする請求項１に記載の回路。
【請求項４】
前記電圧時間変換器の一方は、従来の電圧制御式発振器であることを特徴とする請求項１に記載の回路。
【請求項５】
電圧制御発振器の周波数が、動的に変更されることを特徴とする請求項４に記載の回路。
【請求項６】
前記電圧制御発振器の前記選択可能な周波数は、整数倍数であることを特徴とする請求項５に記載の回路。
【請求項７】
前記シグマ−デルタＤＡＣは、ＲＣフィルタを含むことを特徴とする請求項１に記載の回路。
【請求項８】
前記電圧時間変換器の固有の平均化効果が、シグマ−デルタ式デジタルアナログ変換器のオンチップＲＣフィルタのサイズを最小にするのに用いられることを特徴とする請求項１に記載の回路。
【請求項９】
前記ＲＣフィルタのコーナー周波数が、平均化効果を有する電圧時間変換器を有する前記窓付きＡＤＣの前記移動平均フィルタのノッチ周波数に比較的近いように選択されることを特徴とする請求項８に記載の回路。
【請求項１０】
前記誤差は、前記出力電圧のデジタル基準値からの差を示すことを特徴とする請求項１に記載の回路。
【請求項１１】
前記シグマ−デルタＤＡＣに送信される前記デジタル値は、前記デジタル基準値の下位の１つ又は複数のビットであることを特徴とする請求項１に記載の回路。
【請求項１２】
前記基準電圧時間変換器は、基準遅延線であり、前記測定電圧時間変換器は、測定遅延線であり、
クロックが通過する前記基準遅延線及び測定遅延線における遅延セルの個数の差が、前記誤差を判断するのに用いられる、
ことを特徴とする請求項１に記載の回路。
【請求項１３】
遅延セルの一部が、他の遅延セルの遅延の選択可能な倍数であるプログラマブル遅延を有するようにプログラマブルであることを特徴とする請求項１２に記載の回路。
【請求項１４】
前記選択可能な遅延は、整数倍数であることを特徴とする請求項１３に記載の回路。
【請求項１５】
前記整数倍数は、１から２kまでの整数として選択可能であることを特徴とする請求項１４に記載の回路。
【請求項１６】
前記基準遅延線の合計遅延が、前記遅延セルの個数よりも大きい値の範囲にわたって選択可能とすることができることを特徴とする請求項１５に記載の回路。
【請求項１７】
一般的な電圧時間変換期間が、動的に変更されることを特徴とする請求項１に記載の回路。
【請求項１８】
いくつかの遅延セルを含む基準遅延線と、
遅延セルを含み、かつ前記基準遅延線の出力によってストローブされる測定遅延線と、
を含み、
前記基準遅延線及び測定遅延線の前記遅延セルの一部が、プログラマブル遅延セルであり、該プログラマブル遅延セルの遅延が、他の遅延セルの倍数である遅延を有するようにプログラマブルである、
ことを特徴とする回路。
【請求項１９】
前記基準遅延線及び測定遅延線は、等しい個数のプログラマブル遅延セルを有することを特徴とする請求項１８に記載の回路。
【請求項２０】
前記プログラマブル遅延セルは、他の遅延セルの整数ｒ倍の遅延を有するようにプログラムすることができることを特徴とする請求項１８に記載の回路。
【請求項２１】
ｒが、１から２kまでの整数として選択可能であることを特徴とする請求項２０に記載の回路。
【請求項２２】
Ｋが、２であることを特徴とする請求項２０に記載の回路。
【請求項２３】
前記基準遅延線の合計遅延が、遅延セルの個数よりも大きい値の範囲にわたって選択可能とすることができることを特徴とする請求項１８に記載の回路。
【請求項２４】
シグマ−デルタユニットと、
前記シグマ−デルタユニットの出力に接続され、基準電圧時間変換器及び測定電圧時間変換器を含み、かつ該出力及び該シグマ−デルタユニットのためのローパスフィルタとして作用する第２のユニットと、
を含むことを特徴とする回路。
【請求項２５】
前記電圧時間変換器の一方は、遅延線であることを特徴とする請求項２４に記載の回路。
【請求項２６】
前記基準遅延線は、前記シグマ−デルタユニットの前記出力に関連する値によって調節されることを特徴とする請求項２５に記載の回路。
【請求項２７】
クロック信号が前記基準遅延線を通過するのに要する時間内に該クロック信号が前記測定遅延線を通過する遅延セルの個数が、誤差信号を設定するのに用いられることを特徴とする請求項２５に記載の回路。
【請求項２８】
前記基準遅延線及び測定遅延線は、他の遅延セルの遅延の選択可能な整数倍数で作動する遅延セルを含むことを特徴とする請求項２５に記載の回路。
【請求項２９】
電圧時間変換の利得が、整数個の段階で為されることを特徴とする請求項２４に記載の回路。
【請求項３０】
前記電圧時間変換器の一方は、リング発振器であることを特徴とする請求項２４に記載の回路。
【請求項３１】
前記電圧時間変換器の一方は、電圧制御式発振器であることを特徴とする請求項２４に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願への相互参照
本出願は、現在特許出願中の出願であるＡｌｅｋｓａｎｄａｒ  Ｐｒｏｄｉｃ他による２００７年２月２８日出願の「高周波ＤＣ−ＤＣ変換器のための汎用耐障害性多相デジタルＰＷＭコントローラ」という名称の米国特許出願第６０／８９２、１０９号（代理人整理番号ＳＩＰＥＸ−０１００８ＵＳ１号）に関連する。
【背景技術】
【０００２】
ＣＭＯＳのＩＣ処理に完全実施することができ、スイッチング周波数、電圧基準値、及びその調節の精度のようなプログラマブルパラメータを有することができるデジタルコントローラは、低電力ＳＭＰＳにおいて多くの利点をもたらすことができる。セル電話、携帯情報端末（ＰＤＡ）、及び他の携帯デバイスでは、デジタルコントローラは、全体的なシステムサイズを有意に低減し、信頼性、並びにバッテリ作動時間を増大することができる。殆どの場合にデジタル構成要素に基づく様々な機能ブロックに定電圧を供給するのに、複数の特定用途向けアナログコントローラＩＣが優勢を占める。その結果、多くの場合に、システムは、構成要素の最適以下のサイズ及び数を有する。プログラマブルコントローラは、それらの主たるデジタルの負荷と同じＣＭＯＳ処理に実施された場合、同じシリコンダイ上に容易に統合することができ、特定の電源要件を満たすようにプログラムすることができる。得られるサイズの縮小に加えて、これらのコントローラは、設計の移植性をもたらすことができ、ＩＣ実施技術及び従って供給電圧要件が変化する度に必要とされる時間を浪費するアナログ再設計を事実上排除することができる。
【０００３】
プログラマブルコントローラは、供給電圧が処理負荷に従って変更されるダイナミック・ボルテージ・スケーリング（ＤＶＳ）に基づいて節電技術の実施を簡易化することができる。これらは、相互接続回路の必要性を排除し、電源とそのデジタル負荷の間の通信を改善することができる。
【０００４】
図１は、プログラマブル基準電圧ｖref（ｔ）を供給する例示的なデジタルアナログ変換器（ＤＡＣ）１０２、出力電圧誤差のそのデジタル均等物ｅ［ｎ］への変換のための窓付きＡＤＣ１０４、ｅ［ｎ］に基づいて負荷比制御信号ｄ［ｎ］を発生させる補償器１０６、及びプログラマブルスイッチング周波数で作動させることができるデジタルパルス幅変調器（ＤＰＷＭ）１０８を示している。
【０００５】
実用的な観点から、図１の構造の実施は非常に困難であり、多くの場合に未熟な実施によって最適以下のシステム特性しか生じない。既存のデジタル方式の殆どのものと比較すると、アナログコントローラは、低電力用途では特に重要なＩＣパラメータである電力消費、及び実施に必要なシリコン面積に関して依然として有意な利点を有する。従って、アナログコントローラは、殆どの最新携帯デバイスにおいて依然として好ましい選択肢である。
【０００６】
殆どの従来の高周波デジタルコントローラは、電圧を固定アナログ基準値付近の狭い範囲内でしか調節しないように設計されており、デジタル制御の利点の完全な利用を可能にしない。これは、電力及び面積効率の良い窓式ＡＤＣアーキテクチャが一般的に用いられていることによるものである。これらの高周波デジタルコントローラは、複雑さが完全なアナログコントローラの複雑さを大きく超える全範囲ＡＤＣの有効な代替物である。窓式ＡＤＣ及び基準値調節のための従来のＤＡＣから成る方式も同じく最適なアーキテクチャをもたらさず、一部の場合は最新のＩＣ技術では利用することさえ可能ではない。電流供給源、スイッチコンデンサ、及び抵抗ネットワーク式ＤＡＣは、多くの場合に、最新のＣＭＯＳ処理に実施されたデジタル回路の最大許容値を超える供給電圧を有するアナログブロックを必要とする。一方、完全デジタルのシグマ−デルタ変調器に基づくアーキテクチャは、莫大なシリコン面積及び／又は電力を要さずにはチップ上に単純に実施することができない大きなＲＣフィルタを必要とする。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願出願番号第６０／８９２、１０９号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
下記に説明するように、新しい低電力ＡＤＣアーキテクチャは、プログラマブル基準電圧を有することができ、小さいチップ面積上に実施することができる。ＡＤＣの変換時間及び出力電圧調節精度も同様にプログラムすることができる。これらの特徴により、プログラマブルデジタルコントローラは、アナログシステムと同等のシリコン面積及び電力消費を有することが可能になり、それと同時にデジタル制御の利点のより良好な利用が可能になる。
【課題を解決するための手段】
【０００９】
本発明の一実施形態は、デジタル値を受信し、デジタル値に関連する平均値を有するアナログ出力を出力するシグマ−デルタＤＡＣ２０４を含む。窓付きＡＤＣ変換器２０２は、シグマ−デルタＤＡＣ２０４の出力を用いて調節される基準遅延線２２０、及び出力電圧を用いて調節される測定遅延線２２２を含むことができ、窓付きＡＤＣ変換器２０２は、誤差値を判断する。遅延線は、移動平均フィルタとして作用することができる。代替的に、遅延線の代わりにリング発振器、電圧制御式発振器、又はいずれか他の固有の平均化効果を有する電圧時間変換器を用いることができる。この場合、その構造は、２つの電圧時間変換器から成ると考えられ、第１のものは、出力電圧変換のためのものであり、第２のものは、基準値のそのデジタル均等物への変換のためのものである。
【００１０】
シグマ−デルタＤＡＣは、ＲＣフィルタを含むことができる。ＲＣフィルタは、窓付きＡＤＣの移動平均フィルタ効果に比較的近いものであるように選択することができる。
【００１１】
誤差は、デジタル基準値からの出力電圧の差を示すことができる。シグマ−デルタＤＡＣに送信されるデジタル値は、デジタル基準値の下位の１つ又は複数のビットとすることができる。基準遅延線においてクロックが通過する遅延セルの個数と、測定遅延線においてクロックが通過する遅延セルの個数との差は、誤差を判断するのに用いることができる。他の電圧時間変換器に基づく実施では、基準線のデジタル出力と測定線のデジタル出力とにおける差は、誤差測定において用いることができる。
【００１２】
遅延セルの一部は、他の遅延セルの遅延の選択可能な倍数であるプログラマブル遅延を有するようにプログラマブルにすることができる。これらの選択可能な遅延は、整数倍数とすることができる。整数倍数は、１から２kまでの整数として選択可能にすることができる。基準遅延線の合計遅延は、遅延セルの個数よりも大きい値の範囲にわたって選択可能にすることができる。
【００１３】
本発明の一実施形態は、いくつかの遅延セルを有する基準遅延線を含む回路であり、測定遅延線は、遅延セルを有することができる。測定遅延線は、基準遅延線の出力によってストローブすることができる。基準遅延線及び測定遅延線の遅延セルのうちの一部は、プログラマブル遅延セルとすることができる。プログラマブル遅延セルの遅延は、他の遅延セルの倍数のものである遅延を有するようにプログラマブルにすることができる。本発明の一実施形態は、シグマ−デルタユニット、及びシグマ−デルタユニットの出力に接続した第２のユニットを含む回路である。第２のユニットは、基準遅延線及び測定遅延線を含み、出力及びシグマ−デルタユニットに対するローパスフィルタとして作用することができる。
【図面の簡単な説明】
【００１４】
【図１】例示的なデジタルアナログ変換器の図である。
【図２】プログラマブルアナログデジタル変換器の図である。
【図３】遅延線のマグニチュード特性のグラフである。
【図４】例示的な高速及び低速プログラマブル電流不足遅延セルの図である。
【図５】デジタルプログラマブルバイアス回路の図である。
【図６】一実施形態の例示的なチップの図である。
【図７】図６のチップの作動の図である。
【図８】図６のチップの作動の図である。
【図９】図６のチップの作動の図である。
【発明を実施するための形態】
【００１５】
図２に示しているプログラマブルＡＤＣは、デジタルプログラマブル量子化段階を有する遅延線に基づく窓付きＡＤＣ２０２、及びＮrefビットデジタル入力Ｖref［ｎ］に比例する基準値ｖref（ｔ）を設定するシグマ−デルタ（Σ−Δ）ＤＡＣ２０４という２つの主ブロックで構成することができる。
【００１６】
ＤＡＣの単一ビット２次シグマ−デルタ（Σ−Δ）変調器、トランジスタ、及び電圧基準値（バンドギャップ）Ｖbgは、ＶbgＶref［ｎ］／（２Nref−１）という平均値、及び内部クロックｃｌｋ2のものに等しい搬送波周波数を有するパルス密度変調（ＰＤＭ）信号Ｖm（ｔ）を発生させるのに用いることができる。
【００１７】
ＰＤＭ信号のｄｃ値を抽出するために、このアーキテクチャでは、大きいＲＣ回路の代わりに２段ローパスフィルタを用いることができる。ＰＤＭ信号は、最初に小さいＲＣ回路へと渡され、その後、更にＡＤＣの基準遅延線の自然な平均化効果を通じてフィルタリング除去される。その結果、小さいシリコン面積上への完全な構造の実施を可能にすることができる。
【００１８】
他の電圧時間変換器に適用することができる遅延線の上述の平均化効果のより詳細な説明をＡＤＣ作動の以下の分析を通じて提供することができる。図２のＡＤＣは、引用によって本明細書に組み込まれている発明者Ｐｒｏｄｉｃ他による２００７年２月２８日出願の「高周波ＤＣ−ＤＣ変換器のための汎用耐障害性多相デジタルＰＷＭコントローラ」という名称の米国特許出願出願番号第６０／８９２、１０９号（ＳＩＰＥＸ−０１００８ＵＳ０）に示されているアーキテクチャの改訂バージョンとすることができる。この実施形態は、同一の電流不足遅延セルを有するがセルの個数が異なる２つの遅延線、２つのプログラマブルバイアス回路、スナップショットレジスタ、及び誤差復号器から成る。第１の基準遅延線は、伝播時間がバイアス回路を通じて基準電圧Ｖref（ｔ）によって制御されるＮ＋１個のセルを有することができる。バイアス回路は、変換時間を調節するデジタルプログラマブル電圧電流変換器として用いることができる。第２の遅延線は、Ｎ＋Ｍ個の遅延セル、及び電力段の出力電圧ｖout（ｔ）に反比例する伝播時間を有することができる。
【００１９】
各スイッチング間隔の開始時に、ｃｌｋ信号は、２つのパルスを遅延線を通じて同時に伝送することができる。基準遅延線を通じて伝播するパルスがＮ番目のセル２０８に達すると、ストローブ信号を発生させることができ、スナップショットレジスタ２１０によって測定遅延線の状態を取り込むことができる。信号が伝播したセルの個数がＮよりも小さい場合には、出力電圧は、ｖref（ｔ）よりも低く、セルの個数の差に比例する正の誤差ｅ［ｎ］が誤差復号器によって発生する。同様に、より多くの個数のセルを通じた伝播は、より高い出力電圧を示し、負の誤差を生じる。基準線の（Ｎ＋１）番目のセルは、次のｃｌｋパルスが到着する前に全てのセルをリセットするのに用いられる。
【００２０】
このＡＤＣは、変換期間Ｔav＝Ｎｔd1にわたるｖref（ｔ）の平均値とＶout（ｔ）の平均値との差を測定することができ、ここで、ｔd1は、基準遅延セルを通じた伝播時間である。このＡＤＣは、移動平均フィルタとしての挙動を示し、その伝達関数は、次式で説明することができ、そのグラフを図３にプロットしている。
【００２１】
【数１】
2010532650.tif 000003
【００２２】
上述のように、この平均化効果は、ＲＣフィルタのサイズを大幅に縮小することができ、ＤＡＣのオンチップ実施を可能にする。実際には、ｃｌｋ2周波数又は遅延セルの伝播時間を増大することによって受動フィルタを完全に排除することが可能になる。しかし、この排除は、電力消費の増大及び／又はＡＤＣのより低速な変換時間という代償を払って達成することになる。従って、良好な全体のシステム性能を与える小さいＲＣフィルタが保持される。平均化効果は、同様にリング発振器及び計数器に基づくＡＤＣアーキテクチャのおいて用いることができることに注意すべきである。
【００２３】
この小節では、プログラマブル電圧調節の利点を説明し、従来の遅延線に基づくアーキテクチャの調節の問題に言及し、これらの両方のための方式を達成する設計修正を示す。
【００２４】
デジタル制御ＳＭＰＳでは、出力電圧調節の精度は、Ｖq0が、ＡＤＣの電圧基準値Ｖref付近の量子化ステップサイズ、すなわち、ゼロ誤差ビンの幅であり、定常状態値がビンのちょうど中央に位置すると仮定した時に、Ｖq0／（２Ｖref）として定められる。出力電圧調節、すなわち、Ｖq0に対して過度に慎重な要件が設定された場合には、望ましくないリミットサイクル振動（ＬＣＯ）が発生する可能性があり、その結果、デジタルコントローラ全体のサイズ及び電力消費は有意に増大する場合がある。これは、いかなるＬＣＯ条件も、同様にＤＰＷＭ分解能が増大することを必要としないことに起因する。既存のＤＰＷＭの殆どのものでは、改善された分解能は、電力消費及び／又はシリコン面積の急激な増大という代償を払って達成される。従って、出力電圧調節精度を設計要件に依存してプログラムすることができる汎用ＡＤＣは、設計の最適化をもたらすことができる。
【００２５】
図２のシステムにおける電圧調節精度を見出すために、出力電圧偏差に対するｅ［ｎ］の依存性を観察する。最初に、ある一定の作動点付近の基準遅延セル及び測定遅延セルの伝播時間が、ｋがセル構造、作動点、及び一部の場合は周囲の温度に依存するパラメータである時に、それぞれｔd1≒ｋ／Ｖref及びｔd2≒ｋ／Ｖoutであるという近似を採用する。ここで、上述のように、遅延線を通過する信号が期間Ｎｔd1にわたって伝播したセルの個数の差に等しいｅ［ｎ］は、次式で表すことができる。
【００２６】
【数２】
2010532650.tif 000004
【００２７】
ここで、Ｎmは、取り込まれた測定遅延線の状態である。
【００２８】
次に、出力電圧がＡＤＣのゼロ誤差ビンの中央にあり、ｅ［ｎ］＝−１、すなわち、Ｖout＝Ｖref＋Ｖq0／２が発生したと仮定する。従って、式（２）は次式になる。
【００２９】
【数３】
2010532650.tif 000005
【００３０】
この式は、図２のＡＤＣにおいて、量子化ステップが、遅延セルの構造ではなく、その個数にのみ依存するという興味深い結果を示している。言い換えれば、調節精度Ｖq0／（２Ｖref）は、Ｎ番目の測定セル付近の時間ステップと、基準線を通じた合計伝播時間との比によって定められる。また、この式は、従来の遅延線構造では、厳密な電圧調節には多数のセルを必要とすることも示している。例えば、±０．２％の調節を得るには、基準線のみに対して大きなシリコン面積を占有する少なくとも５００個の同一セルが必要になるであろう。
【００３１】
面積を最小にし、電圧調節のデジタル調節を可能にするために、ここで導入する修正では、２種類の遅延セルが用いられる。例示的ＡＤＣは、−４＜ｅ［ｎ］＜４の範囲内で作動するように設計され、両方の遅延線の先頭のＮ−４個のセルは、残りのものよりもｒ倍大きい遅延を有するように作成され、値ｒは、２ビットデジタル信号ｒｅｇ［ｎ］によって制御される。その結果、Ｎ番目のセルを通じた伝播時間と基準線を通じた伝播時間との比は小さくなり、調節が改善される。この場合、式（３）は、電圧調節精度に関する次式を得るように再構成される。
【００３２】
【数４】
2010532650.tif 000006
【００３３】
他の種類の電圧時間変換器に基づく実現化では、電圧時間変換比を動的に変更することによって類似の効果を得ることができる。この動的変更は、例えば、リング発振器構造及びプログラマブル遅延セルを用いて行うことができる。
【００３４】
このＡＤＣアーキテクチャは、論理ゲート及び電流不足遅延セルに依存するものとすることができる。電流不足セルは、その単純性、及び最新のＣＭＯＳ処理における実施の可能性の理由から選択することができる。これらのセルは、デジタル論理回路と類似の構造を有し、殆どの既存のアナログ回路とは異なり、最新のデジタルシステムに用いられる低電圧で作動させることができる。一方、同じく遅延セルとして用いられるデジタルゲートと比較すると、電流不足構造は、温度変化に対する低い感受性に起因して大幅に予測可能かつ制御可能な遅延を有する。
【００３５】
この例示的な設計では、両方の遅延線内で１６個の低速セルが用いられる。これらのセルは、高速セルのものよりも８倍に達するまでの長いデジタルプログラマブル伝播時間を有することができる。図４は、他の設計を用いることができる一例示的実施形態の高速及び低速セルのトランジスタレベルの回路図を示している。高速セルは、従来の電流不足アーキテクチャを有する。その伝播時間は、ノードＡで観測される電流放電等価キャパシタンスに依存する。この放電は、バイアス回路によって制御される電流供給源としての挙動を示すＱ1によって制御することができる。トランジスタＱ2は、セルが始動された瞬間にＱ1を通じて電流を通過させるスイッチとして作動する。同じくスイッチとして作動するトランジスタＱ3は、セルをリセットするのに用いることができる。トランジスタＱ3の電流は、リセット信号ｒが発生した時に、ノードＡをＶddへと急速に充電する。低速遅延は、同じ原理で作用する。主な相違点は、この場合、放電電流が大幅に小さく、異なるサイズのトランジスタＱ1_aからＱ1_dを通じる電流を有効／無効にすることによってデジタルにプログラムすることができる。２ビットのバイナリ遅延制御入力ｒｅｇ［ｎ］は、放電電流を高速な方のセルのものよりも１／３２、２／３２、３／３２、又は４／３２倍小さいように設定することができる。選択された遅延セル個数及び電流比の値は、それぞれ±０．２％、±０．４％、及び±０．８％の電圧調節に近似的に対応するものとすることができる。単純なサイズ比較は、最も正確な電圧調節において、この修正が、基準線において５００個の高速遅延セルを必要とする従来の遅延線ＡＤＣよりも２５倍小さいシリコン面積しか必要としないことを示している。
【００３６】
調節精度は、遅延セルの伝播時間とは独立しているが、ＡＤＣの電力消費、変換時間、及びその得られるフィルタリング性質は独立していない。更に別のコントローラの最適化を可能にし、高速変換が必要とされない時の電力消費を低減するために、図５のデジタルプログラマブルバイアス回路を実施することができる。トランジスタＱbiasを通じた電流（ｋ［ｎ］＋１）Ｉbias及び従ってＶbiasは、３ビット入力ｋ［ｎ］によって制御される。スイッチＱ7からＱ9を通電及び遮断することにより、ｋ［ｎ］は、対数比でサイズが判断された電流ミラーリングトランジスタＱ5からＱ7によって生成される電流を変化させる。その結果、Ｖbias及びＡＤＣ変換時間も同じく変化する。同様に、電圧制御式発振器に基づくアーキテクチャ（すなわち、電圧／時間変換器）では、変換時間と電力消費の間の相殺を発振器が経過するサイクル数を一定に保ちながら発振器の周波数を変更することによって制御することができる。ここでもまた、この変更は、遅延セル伝播時間の変動を通じて容易に行うことができる。
【００３７】
Ｃ．Σ−ΔＤＡＣ
図２のＤＡＣは、２次１ビットデジタルシグマ−デルタ（Σ−Δ）変調器を用いて実施することができる。この用途では、この変調器は、１次のΣ−Δ方式よりも好ましい。同じクロック周波数では、２次の変調器は、より小さいＲＣ濾過しか必要とせず、１次システムに起こり得る独特の低周波発信音を最小にする。このＤＡＣは、８０ＭＨｚで作動する内部リング発振器を用いてクロック同期することができる。クロック周波数は比較的高いが、以下の節に示すように、変調器の電力消費は大きくない。これは、電力を消費する能動論理ゲートを少数しか必要としないこのＤＡＣの単純な構造に起因する。
【００３８】
図２及び図３のアーキテクチャは、実験的なデジタルコントローラＩＣ上に実施したものであり、そのブロック図を図１に示す。このＩＣは、標準的な０．１８μｍ処理内で達成したものであり、そのＤＰＷＭ及び補償器は、多相アーキテクチャの単相バージョンとして設計されている。このＩＣを５Ｖの入力及び１Ｖと３．３Ｖの間のプログラマブル出力を有する実験的１Ｗの１．５ＭＨｚのｂｕｃｋ変換器で試験した。図６及び表Ｉに示しているチップの写真及びその主な特性は、新しいＡＤＣアーキテクチャが、１５０ｎｓの変換時間において５３μＡ／ＭＨｚという低い電力消費しか持たず、０．０２９ｍｍ2という非常に小さいシリコン面積しか占有しないことを明らかにしている。ＡＤＣは、外部基準値を有するが、新しい技術ではごく僅かな電力及び面積しか要さないバンドギャップを設計することができる。
【００３９】
２つの負荷移行におけるｂｕｃｋ変換器の閉ループ作動を示している図７の結果は、ＡＤＣの高速変換及びその遅延線のフィルタリング効果を明らかにしている。フィルタコンデンサのリップルは、１６０ｍＶ程度の高さであるが、定常状態では、出力電圧誤差はゼロであることが分る。また、これらの結果は、ＡＤＣが出力電圧変化に対して高速に反応し、クロック信号が発生した後に２００ｎｓ未満で変換を完了することを示している。図８は、振幅がフィルタコンデンサリップルのものと類似の三角入力ｖmeas（ｔ）を有するＡＤＣの独立型作動を示しており、この周波数はより低い。厳密な出力電圧調節をもたらすこの入力信号に対する高い感受性を見ることができる。図９は、Σ−ΔＤＡＣの機能性を明らかにしている。この図は、基準値が変化した時のＳＭＰＳの作動を示している。ＤＡＣは、Ｖrefを数μｓ以内で変更し、予測ＤＶＳのような基準値の迅速な変更を必要とするシステムにおけるＡＤＣの使用を可能にする。
【００４０】
（表）
2010532650.tif 000007
【００４１】
本発明の実施形態は、低電力ＳＭＰＳのためのプログラマブル電圧基準値、変換時間、及び出力電圧調節精度を有する新しい省電力及び省シリコン面積の特定用途向けＡＤＣを導入する。このＡＤＣは、修正された窓付き遅延線に基づくＡＤＣ及びΣ−ΔＤＡＣで構成することができる。最新のＣＭＯＳ技術において電力消費を低減し、オンチップＤＡＣ実施を可能にするために、遅延線の自然平均化効果を利用することができる。そこで、従来の遅延線に基づくＡＤＣの出力電圧調節精度を改善し、そのサイズを元の値の数分の１まで縮小するために、低速デジタルプログラマブル電流不足遅延セルを組み合わせることができる。プログラマブル電圧調節及び変換時間は、サイズ及び電力消費の両方に関して、更に別のコントローラの最適化を与えることができる。このＡＤＣは、プロトタイプチップ上に実施したものであり、その特性は、実験的に検証されたものである。
【００４２】
図７は、Ｖout＝１．８Ｖにおける０．２Ａから１Ａの負荷移行中に閉ループでのＡＤＣの作動を完全な移行（左）及び負荷変化時間インスタンス付近の短い時間スケール（右）で示している。グラフ１は、ｖout（ｔ）であり、グラフ２は、フィルタリングコンデンサの両端の電圧ｖref（ｔ）であり、ｄ0〜ｄ3は、４ビットデジタル誤差値ｅ［ｎ］であり、ｄ4は、スイッチング周波数におけるＡＤＣのクロック信号であり、ｄ5は、負荷移行信号である。
【００４３】
図８は、三角入力信号に対する１．８Ｖ付近のＡＤＣの独立型作動を示している。グラフ１は、基準値ｖref（ｔ）であり、グラフ２は、入力ｖmeas（ｔ）であり、ｄ0〜ｄ3は、４ビット誤差ｅ［ｎ］である。
【００４４】
図９は、電圧基準値の変化（１．６Ｖから２Ｖへの）を示している。グラフ１は、基準値ｖref（ｔ）であり、グラフ２は、出力電圧ｖout（ｔ）であり、ｄ0〜ｄ3は、ｅ［ｎ］であり、ｄ4は、ＡＤＣのクロックであり、ｄ7〜ｄ14は、Ｖref［ｎ］の８つのＭＳＢである。
【００４５】
本発明の好ましい実施形態の以上の説明は、例示及び説明の目的で提供したものである。この説明は、網羅的であること又は本発明を開示した厳密な形態に限定するように意図していない。多くの実施形態は、本発明の原理及びその実際の用途を最も適切に解説し、それによって当業者が様々な実施形態における本発明を考えられる特定の使用に適する様々な修正と共に理解することを可能にするように選択かつ説明したものである。本発明の範囲は、特許請求の範囲及びその均等物によって定められるように意図している。
【符号の説明】
【００４６】
２０２  窓付きＡＤＣ
２０４  シグマ−デルタ（Σ−Δ）ＤＡＣ
ｃｌｋ2  内部クロック
ｖref（ｔ）  電圧基準値
Ｖm（ｔ）  パルス密度変調信号
【図１】
2010532650.tif 000008
【図２】
2010532650.tif 000009
【図３】
2010532650.tif 000010
【図４】
2010532650.tif 000011
【図５】
2010532650.tif 000012
【図８】
2010532650.tif 000013
【図９】
2010532650.tif 000014
【図６】
2010532650.tif 000015
【図７】
2010532650.tif 000016
【国際調査報告】
2010532650.tif 000017
2010532650.tif 000018