(57)【要約】  本装置は、既存のテスト信号ルーティングトレースを、組み合わせ論理回路内のレジスタ部分に対する代替的な電源分配チャネルとして共有する。
2010521937.tif 000002
【特許請求の範囲】
【請求項１】
テスト信号ルーティングトレースに結合されたレジスタを有する回路であって、該テスト信号ルーティングトレースは、テストモードではテスト信号を受信し、テストモードでない場合は代替的な電源供給を受ける、回路。
【請求項２】
前記レジスタは、マスタラッチ、スレーブラッチ及び低電力データ保持ラッチを含む、請求項1記載の回路。
【請求項３】
前記マスタラッチ及び前記スレーブラッチは、低電力モードではスイッチオフになる主電源から電力供給を受ける、請求項2記載の回路。
【請求項４】
前記低電力データ保持ラッチに対する、前記テスト信号ルーティングトレースによる代替的な電源供給は、前記スレーブラッチに対する前記主電源の遮断前に行われる、請求項3記載の回路。
【請求項５】
前記低電力データ保持ラッチは、前記低電力モードの場合、前記テスト信号ルーティングトレースにより前記代替的な電源供給を受ける、請求項3記載の回路。
【請求項６】
主電源の電源供給が遮断されたことを早期に検出し、かつ主電源の供給が始まったことを送れて検出する高入力電圧トリップポイントインバータと、
テスト信号ルーティングトレースに結合された組み合わせ論理回路と
を有し、前記テスト信号ルーティングトレースは、テストモードの場合テスト信号を供給し、前記主電源の電源供給が遮断されたことを高入力電圧トリップポイントインバータが検出した場合、代替的な電源供給を行う、回路。
【請求項７】
前記組み合わせ論理回路はレジスタを有し、該レジスタは、主電源からの電源供給を受けるマスタ/スレーブ部と、前記代替的な電源供給を受ける前記テスト信号ルーティングトレースに結合された低電力データ保持部とを有する、請求項6記載の回路。
【請求項８】
前記主電源の電源供給が遮断された又は始まったことを前記高入力電圧トリップポイントインバータが検出した場合、前記レジスタの前記マスタ/スレーブ部は、データ値を前記低電力データ保持部に送る、請求項7記載の回路。
【請求項９】
前記主電源が回復した場合、前記レジスタの前記低電力データ保持部は前記データ値を前記マスタ/スレーブ部に送る、請求項8記載の回路。
【請求項１０】
前記高入力電圧トリップポイントインバータの出力は、前記代替的な電源供給を前記種電源から分離するトライステート状態である、請求項7記載の回路。
【請求項１１】
第1及び第2プロセッサコアを有する無線装置であって、
前記第1プロセッサコア内に設けられレジスタ及び論理ゲートを有する組み合わせ論理回路を有し、スキャンシフトを行うために前記レジスタのスキャン入力にスキャン信号がスキャンパスにより与えられ、前記スキャンパスを用いて前記レジスタに代替的な電源電圧が与えられる、無線装置。
【請求項１２】
前記組み合わせ論理回路内の前記レジスタの少なくとも1つが、主電源電圧による電力供給を受けるマスタ/スレーブ部と、代替的な電源電圧を受ける前記スキャンパスに結合された低電力データ保持部とを含む、請求項11記載の無線装置。
【請求項１３】
前記主電源電圧が遮断されつつあることをトリップポイントインバータが検出した場合、前記レジスタ内の前記マスタ/スレーブ部は、データ値を前記低電力データ保持部に送る、請求項12記載の無線装置。
【請求項１４】
前記主電源電圧が回復したことをトリップポイントインバータが検出した場合、前記レジスタ内の前記低電力データ保持部は、データ値を前記マスタ/スレーブ部に送る、請求項12記載の無線装置。
【請求項１５】
兼用スキャンパスを共有する方法であって、
テストモードにおけるスキャンシフトに備えて、前記スキャンパスを用いて、レジスタのスキャン入力にスキャン信号を提供するステップと、
テストモードでは動作していない場合、前記スキャンパスを用いて、代替的な電源電圧を前記レジスタに提供するステップと
を有する方法。
【請求項１６】
主電源電圧により前記レジスタのマスタ/スレーブ部に給電するステップと、
前記スキャンパスを介して前記代替的な電源電圧により、前記レジスタの低電力データ保持部に給電するステップと
をさらに有する請求項15記載の方法。
【請求項１７】
トリップポイントインバータを用いて、前記レジスタに供給される前記主電源電圧が遮断されつつあることを検出し、前記スキャンパスを通じて前記代替的な電源電圧を前記レジスタに供給するステップをさらに有する請求項16記載の方法。
【請求項１８】
前記主電源電圧が遮断されつつあることを前記トリップポイントインバータが検出した場合、前記レジスタの前記マスタ/スレーブ部から前記低電力データ保持部へデータ値を送るステップをさらに有する請求項17記載の方法。
【請求項１９】
前記主電源が回復した場合、前記レジスタの前記低電力データ保持部から前記マスタ/スレーブ部へ前記データ値を送るステップをさらに有する請求項18記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テスト信号のルーティング経路を、組み合わせ論理回路の代替電源と共有することに関連する。
【背景技術】
【０００２】
半導体技術における今日の高水準の小型化に起因して、設計は劇的に複雑化している。高度複雑化する技術に対処するため、プロセススケーリングを利用して、論理機能を実現するのに必要な領域を減らし、製品コストを下げようとしている。プロセススケーリングは継続するが、携帯コンピュータや携帯無線通信機のバッテリは長寿命化し、低電力モード及び低電力化技術がプロセッサに組み込まれている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
何らかの組み込み装置の低電力動作及び安定性を維持しつつ、プロセッサ又は他のディジタル回路を動作させる柔軟性をもたらす良好な方法が望まれている。
【課題を解決するための手段】
【０００４】
本発明の一形態では、テスト信号ルーティングトレースに結合されたレジスタを有する回路が使用され、該テスト信号ルーティングトレースは、テストモードではテスト信号を受信し、テストモードでない場合は代替的な電源供給を受ける。
【図面の簡単な説明】
【０００５】
【図１】既存のテスト信号ルーティングトレースを、レジスタに分配する代替的な電源と共有する本発明におる無線装置を示す図。
【図２】既存のテストプロトコルの一部としてスキャンパスを示す図であり、レジスタに代替的な電源を供給できるようにする。
【図３】レジスタのデータ保持部に代替電源を供給するためにスキャンパスを共有するリソース利用例を示す図。
【発明を実施するための形態】
【０００６】
本発明の対象は、明細書と共に願書に添付した特許請求の範囲に具体的に明記されている。しかしながら、本発明は、構成及び動作方法に加えて、対象、特徴及び利点に関し、添付図面を参照しながら以下の詳細な説明を読むことで最良に理解されるであろう。
【０００７】
図示の簡明化のため、図中の要素は必ずしも寸法を描いているわけではないことに留意を要する。例えば、ある要素の寸法は、簡明化のために他の要素に比べて誇張されているかもしれない。さらに、対応する又は類似する要素を示すために各図の中で参照番号が適宜反復される。
【実施例１】
【０００８】
以下の説明において、多くの具体的詳細が本発明の十分な理解を促すために説明される。しかしながら、当業者は、本発明がそのような具体的詳細によらず実現されうることを理解するであろう。また、方法、手順又は要素のうち周知のものは、詳細には説明されておらず、本発明を曖昧にしないようにしている。
【０００９】
図１に示される例は、１つ以上の無線機を含む無線通信装置10を示し、無線機は、他の無線通信機と通信できるようにする。この例は変調及び復調を行うようにトランシーバに結合するアンテナを示しているが、本発明は無線のアプリケーションに限定されず、様々な製品に適用されてよいことが理解されるべきである。例えば、本発明の対象は、デスクトップコンピュータ、ラップトップ、スマートフォン、MP3プレーヤ、カメラ、コミュニケータ、パーソナルディジタルアシスタント（PDA）、医療用又は生命工学機器、自動車用安全保護装置、自動車用娯楽機器等に組み込まれてもよい。しかしながら、本発明の範囲はこれらの具体例に限定されない。
【００１０】
概して、図示の例はアナログフロントエンド12を示し、これはスタンドアローンの無線周波数（RF）個別装置でもよい。或いは、トランシーバ12は、混合モード（mixed  mode）集積回路としてプロセッサとともに組み込まれてもよく、プロセッサは、命令を取得し、デコード内容を生成し、オペランドを発見し、適切な動作を実行し、そして演算結果を保存する。プロセッサは、ベースバンド及びアプリケーション処理機能部を含み、１つ以上のプロセッサコア14及び16を含み、アプリケーション機能を処理し、処理するワークロードがコアの間で分散するようにする。プロセッサは、インターフェース26を介して、システムメモリ28のメモリストレージにデータを転送する。
【００１１】
図１は、プロセッサ24の中に及び組み合わせ論理回路を含むシステムメモリ28の中に回路18及び20を示す。プロセッサ24の中で及びシステムメモリ28の要素の中で、不図示の低インピーダンスの金属回路網（メタルネットワーク）が、組み込まれている様々な機能ブロックに対する主電源（メインパワーサプライ）を提供する。メインパワーサプライは、組み合わせ論理回路18及び20に電力を供給するが、本発明では、メインパワーサプライから供給される電力が遮断される場合、代替的なパワーサプライを利用して、どのレジスタのデータ値をも維持する。
【００１２】
図2は上述した図1の組み合わせ論理回路18及び20を簡略的に示す図である。今日の装置の場合、テストプロトコルを実現するためにチップレベルでテスト回路が包含されており、検査、デバッグ及びシステム内の装置プログラミング等を行う際、あるいは問題を診断する際に組み込み回路にアクセスする。スキャン技術は、物理的なテストポイントの必要性を排除し、回路内検査の時間を節約するのに使用されている。要するに、システムテストはチップレベルの検査回路及び技術を組み込んでおり、プログラミングのステップを検査手順内で使用できる。
【００１３】
具体的には、図2は既存の検査プロトコルの一部としてスキャンパス202を示し、検査プロトコルは、他の論理ゲート内のレジスタ206、208及び210に対して、検査制御信号のようなスキャン選択信号を与える。従来、スキャン選択信号はテストモードで使用されてきた。テストモードは製造検査工程の間でのみアクティブである。したがって、スキャンパス202は、無線通信装置10の動作の間インアクティブになる。パワーセービングモードを使用する従来装置の場合、組み合わせ論理回路がシャットダウンされる場合、レジスタに電力を供給するため、独立した電源が使用される。バッテリーセービングモードの間データ値を維持するため、追加的な（別の）パワールーティング部がレジスタに独立した電源を提供する。けれどもこの独立した電源はチップの全体的なサイズを大きくしてしまう。
【００１４】
しかしながら、本発明の実施例によれば、スキャンパス202は、無線通信装置10の通常的な機能動作の間、代替的な電源供給チャネルとして使用される。このようにしてスキャンパス202は2つの目的を有し、すなわちテストモードにおいてスキャン選択信号を供給することと、及びテストモードでない場合に、代替的な電源電圧をレジスタに供給し、パワーセービングモードにおいて主電源電圧を遮断できるようにすることである。バッファ204に結合する論理ゲート200がその二重の意義をスキャンパス202に与えていることに留意を要する。特に、論理ゲート200及びバッファ204は、テストモードにおいてスキャン選択信号をスキャンパス202に提供するが、テストモードではない場合、代替的な電源電圧を提供する。
【００１５】
図3はレジスタを強調している回路例を示し、レジスタは、マスタ回路部302、スレーブ回路部304及びデータ保持部分306を有し、データ保持部はパワーセービングモードで使用される。このレジスタは、スキャンパス202を共有するリソース利用例を示し、テストモードにおいて無線通信装置10が動作していない場合、代替的な電源供給チャネルが、データ保持部306に電力を供給できるようにする。上述したように、スキャンパス202は、テストモードにおいて本来のスキャン選択信号をルーティングし、スキャンシフト（scan  shifting）に備えてレジスタのスキャン入力を選択する。しかしながら、この図で強調されていることは、テストモードにおいて無線通信装置10が動作していない場合、スキャンパス202を使用して、代替的な電源をレジスタに分配することである。マスタ回路部302及びスレーブ回路部304内にあるインバータ/バッファは、主電源により電力供給されるが、データ保持部306内にあるインバータ/バッファは、スキャンパス202により供給される代替電源により電力の供給を受けることに留意を要する。
【００１６】
この例の場合、マスタ回路部302は、データ入力（DATA）で受信した値をクロック信号（CLOCK）にしたがってラッチする。クロック信号の適切な遷移に応じて、マスタ回路部302がラッチしていた値はスレーブ回路部304へ渡される。こうしてレジスタはマスタ回路部302内のデータ値（DATA）を捕捉することができ、そのデータ値はスレーブ回路部304にラッチ及び保存される。無線通信装置10がパワーセービングモードに入った場合、マスタ回路部302及びスレーブ回路部304への主電源はスイッチオフにされる。したがって、パワーセービングモードの場合、マスタ回路部302及びスレーブ回路部304のインバータ/バッファは電力供給を受けない。しかしながら、パワーセービングモードに入った場合、データ保持部306はスキャンパス202において受ける代替電源により給電され、スレーブ回路部304から移されたデータ値を保持する。既存のパワーセービングモードの場合、マスタ回路部302及びスレーブ回路部304に対する主電源をオンに切り替える前に、データ保持部306は、レジスタのスレーブ回路部304に対するデータ値を復元しなければならない。
【００１７】
スキャンパス202を介して組み合わせ論理回路に供給される代替電源は、パワーセービングモードで主電源を遮断し、電力を節約できるようにする。図示の例は記憶論理設計例であるが、他のラッチ回路や記憶論理回路も想定可能である。スキャンパス202は、まず高電位に遷移してターンオンし、記憶部306をパワーアップする。スレーブ回路部304内のデータは、主電源がスイッチオフされるまでスレーブ回路部の中で維持される。高入力電圧トリップポイントインバータ（trip  point  inverter）308は、主電源が遮断されていることを検出する。スイッチオフされた主電源をトリップポイントインバータ308が早期に検出することは、マスタ回路部302及びスレーブ回路部304で見出される主電源から、電源形態（すなわち、データ保持部306で見出される代替電源）を早期に分離可能にする。トリップポイントインバータ308は、高い入力電圧のトリップポイントを有し、主電源スイッチオンの遅れた検出を可能にし、トライステートバッファ310より前にスレーブ回路部304がデータ保持部306からのデータ値を保持できることを保証する。適切なシーケンスは、スレーブ回路部304に対する主電源を遮断する前に、代替的な電源をスキャンパス202上のデータ保持部306に供給することを含むことに留意を要する。また、代替的な電源は、主電源が回復しかつスレーブ回路部304にデータ値を維持できるようになるまで（ただし、主電源が通常の動作電圧レベルに達する前）データ保持部306に提供される。
【００１８】
以上、本発明の実施例は、既存のテスト信号ルーティング経路を、レジスタ部分への代替電源と共用可能にしていることは、明白である。本発明の実施例は、動作の最中にレジスタ値をシフトし、スキャンシフト処理後に動作を再開することでシリコンデバッグを可能にする。
【００１９】
本発明の或る特徴が図示及び説明されてきたが、修正、置換、変更及び均等物の多くが当業者に理解されるであろう。したがって添付の特許請求の範囲は、本発明の精神から逸脱することなく、そのような修正及び変更等の全てを包含するように意図されている。
【図１】
2010521937.tif 000003
【図２】
2010521937.tif 000004
【図３】
2010521937.tif 000005
【国際調査報告】
2010521937.tif 000006
2010521937.tif 000007