(57)【要約】アクティブマトリクスディスプレイ装置は表示画素の配列を有する。各画素は、電流駆動される発光表示素子（２）と、表示素子に電流を流す駆動トランジスタ（２２）と、駆動トランジスタをアドレッシングするために使用される電圧を蓄える蓄積キャパシタ（３０）とを有する。放電トランジスタ（３６）は、表示素子の光出力に依存して、蓄積キャパシタを放電し、それによって駆動トランジスタをオフするために使用される。読出回路（７０）は、放電キャパシタ（４０）にある電荷をモニタするために使用される。画素データは、この読出回路の測定に応答して補正される。これにより、ディスプレイの寿命は延長され得る。
2010511183.tif 000002
【特許請求の範囲】
【請求項１】
表示画素の配列を有するアクティブマトリクス型ディスプレイ装置であって、
各画素は：
電流駆動される発光表示素子；
前記表示素子に電流を流す駆動トランジスタ；
前記駆動トランジスタをアドレッシングするために使用される電圧を蓄える蓄積キャパシタ；
前記蓄積キャパシタを放電し、それによって前記駆動トランジスタをオフする放電トランジスタ；
前記放電トランジスタのゲートとそのソースとの間にある放電キャパシタ；及び
前記表示素子の光出力に依存して前記放電キャパシタを充電又は放電することによって前記放電トランジスタの動作のタイミングを制御する光依存性デバイス；
を有し、
当該装置は、更に：
前記放電キャパシタにある電荷をモニタする読出回路；及び
前記読出回路の測定に応答して、前記画素へ適用される画素データを補正するデータ補正手段；
を有するアクティブマトリクス型ディスプレイ装置。
【請求項２】
前記光依存性デバイスは、アドレッシング期間の間前記放電キャパシタを充電又は放電するよう構成され、
前記読出回路は、既知のデータを有する前記画素のアドレッシングの後前記アドレッシング期間への所定の時間に少なくとも２つの電荷検知動作を実行するよう構成される、請求項１記載のディスプレイ装置。
【請求項３】
前記電荷検知動作は、当該ディスプレイ装置の起動及び／又は停止の間行われる、請求項２記載のディスプレイ装置。
【請求項４】
前記光依存性デバイスは、アドレッシング期間の間前記放電キャパシタを充電又は放電するよう構成され、
前記読出回路は、前記放電トランジスタがオンされた後前記アドレッシング期間の終わりに電荷測定を実行するよう構成される、請求項１記載のディスプレイ装置。
【請求項５】
前記電荷測定は、画素の全ての列について並行して実行され、
当該装置は、前記電荷測定に応答して入力データを変更する信号プロセッサを更に有する、請求項４記載のディスプレイ装置。
【請求項６】
画素の異なる列からの電荷測定信号を多重化するマルチプレクサと、
電荷測定信号を記憶するメモリと、
前記電荷測定に応答して入力データを変更する信号プロセッサと
を有する、請求項４記載のディスプレイ装置。
【請求項７】
前記マルチプレクサは、画素配列と一体化される、請求項６記載のディスプレイ装置。
【請求項８】
前記マルチプレクサ及び前記画素配列は、アモルファスシリコンにより形成される、請求項７記載のディスプレイ装置。
【請求項９】
前記駆動トランジスタに所定の電流を流す電流源トランジスタを更に有し、
前記蓄積キャパシタは、前記駆動トランジスタの閾値電圧の関数である、結果として現れる駆動トランジスタゲート−ソース間電圧を蓄えるよう構成される、請求項１乃至８のうちいずれか一項記載のディスプレイ装置。
【請求項１０】
各画素は、前記駆動トランジスタのソースとバイパスラインとの間に接続されるバイパストランジスタを更に有する、請求項１乃至９のうちいずれか一項記載のディスプレイ装置。
【請求項１１】
前記蓄積キャパシタは、前記駆動トランジスタのゲート及びソースの間に接続される、請求項１乃至１０のうちいずれか一項記載のディスプレイ装置。
【請求項１２】
前記光依存性デバイスは、オフ状態からオン状態への前記駆動トランジスタのスイッチングのタイミングを制御する、請求項１乃至１１のうちいずれか一項記載のディスプレイ装置。
【請求項１３】
各画素は、データ信号ラインと当該画素への入力との間に接続されるアドレストランジスタを更に有する、請求項１乃至１２のうちいずれか一項記載のディスプレイ装置。
【請求項１４】
前記駆動トランジスタは、電源ラインと前記表示素子との間に接続される、請求項１乃至１３のうちいずれか一項記載のディスプレイ装置。
【請求項１５】
各画素は、充電ラインと前記駆動トランジスタのゲートとの間に接続される充電トランジスタを更に有する、請求項１乃至１４のうちいずれか一項記載のディスプレイ装置。
【請求項１６】
前記電流駆動される発光表示素子は、エレクトロルミネセント表示素子を有する、請求項１乃至１５のうちいずれか一項記載のディスプレイ装置。
【請求項１７】
駆動トランジスタ及び電流駆動される発光表示素子を夫々有する表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、
前記画素の夫々のアドレッシングのために：
画素駆動電圧を当該画素の入力へ印加する工程；
前記画素駆動電圧から得られる電圧を放電キャパシタに蓄える工程；
蓄積キャパシタを駆動電圧へと充電し、該蓄積キャパシタの電圧を前記駆動トランジスタへ印加することによって前記表示素子に電流を流し、それによって前記表示素子を照射する工程；
前記表示素子の光出力によって照射される光依存性デバイスを通る、前記放電キャパシタを充電又は放電する電荷フローにより放電トランジスタをオンする工程；及び
前記放電トランジスタにより前記蓄積キャパシタを放電し、それによって前記駆動トランジスタをオフする工程；
を有し、
当該方法は、更に、
前記放電キャパシタにある電荷をモニタする工程と、
電荷モニタリングに応答して、前記画素へ適用される画素データを補正する工程と
を有する方法。
【請求項１８】
前記光依存性デバイスは、アドレッシング期間の間前記放電キャパシタを充電又は放電するよう構成され、
前記電荷モニタリングは、既知のデータを有する前記画素のアドレッシングの後前記アドレッシング期間への所定の時間に少なくとも２つの電荷検知動作を実行する、請求項１７記載の方法。
【請求項１９】
前記電荷検知動作は、前記ディスプレイ装置の起動及び／又は停止の間行われる、請求項１８記載の方法。
【請求項２０】
前記光依存性デバイスは、アドレッシング期間の間前記放電キャパシタを充電又は放電するよう構成され、
前記電荷モニタリングは、前記放電トランジスタがオンされた後前記アドレッシング期間の終わりに電荷測定を有する、請求項１７記載の方法。
【請求項２１】
前記電荷測定は、画素の全ての列について並行して実行され、
入力データは、前記電荷測定に応答して変更される、請求項２０記載の方法。
【請求項２２】
画素の異なる列からの電荷測定信号を多重化する工程と、
電荷測定信号を記憶する工程と
を更に有し、
前記入力データは、前記電荷測定に応答して変更される、請求項２０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクスディスプレイ装置、具体的には、それだけではないが、各画素に付随して薄膜スイッチングトランジスタを有するアクティブマトリクス型エレクトロルミネセントディスプレイ装置に関する。
【背景技術】
【０００２】
エレクトロルミネセント発光表示素子を用いるマトリクス型ディスプレイ装置が良く知られる。その表示素子は、例えばポリマー材料を用いる有機薄膜エレクトロルミネセント素子、又は従来のIII−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有しうる。有機エレクトロルミネセント材料、特にポリマー材料における最近の発展は、特にビデオディスプレイ装置に使用されるべきそれらの能力を実証している。通常、これらの材料は、一対の電極の間に挟まれた半導体共役高分子の１又はそれ以上の層を有する。一対の電極の一方は透明であり、他方は空孔又は電子を高分子層に入れるのに適した材料から成る。
【０００３】
ポリマー材料は、ＣＶＤ処理、又は、簡単に、水溶性共役高分子の溶液を用いるスピンコーティング技術によって製造可能である。また、インクジェット印刷が使用されても良い。有機エレクトロルミネセント材料は、それらが表示機能及びスイッチング機能の両方を提供する能力を有するように、ダイオードのようなＩ−Ｖ特性を示すよう配置され得、従って、パッシブ型ディスプレイにおいて使用され得る。代替的に、これらの材料は、各画素が表示素子と、表示素子を通る電流を制御するスイッチングデバイスとを有するアクティブマトリクス型ディスプレイ装置に使用されてよい。
【０００４】
このようなディスプレイ装置は、電流によってアドレス指定される表示素子を有する。これにより、従来のアナログ駆動方式は、表示素子へ制御可能な電流を供給することを要する。画素構造の一部として電流源トランジスタを設けることが知られる。この電流源トランジスタへ供給されるゲート電圧は、表示素子を通る電流を決める。蓄積キャパシタは、アドレッシング相の後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクスアドレス指定型エレクトロルミネセントディスプレイ装置のレイアウトを示す。ディスプレイ装置は、規則正しく間隔を空けられている画素の行及び列のマトリクス配列を有するパネルを有する。画素は、ブロック１によって表わされ、付随するスイッチング手段と共にエレクトロルミネセント表示素子２を有し、行（選択）アドレス導電体４及び列（データ）アドレス導電体６の交差する組の間の共通部分に置かれている。簡単のため、数個の画素しか図には示されていない。実際には、画素の数百の行及び列が存在しうる。画素１は、行走査ドライバ回路８及び列データドライバ回路９を含む周辺の駆動回路によって、行及び列のアドレス導電体の組を介してアドレス指定される。これらのドライバ回路は、導電体の夫々の組の終端に接続されている。
【０００６】
エレクトロルミネセント表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機エレクトロルミネセント材料の１又はそれ以上のアクティブ層が挟まれている一対の電極を有する有機発光ダイオードを有する。配列の表示素子は、関連するアクティブマトリクス回路と共に、絶縁支持材の一方の側に載せられている。表示素子のカソード又はアノードのいずれか一方は、透明な導電材料から形成されている。支持材は、例えばガラスのような透明な物質から作られ、基板に最も近い表示素子２の電極は、例えばＩＴＯのような透明な導電材料から成ってよい。これにより、エレクトロルミネセント層より発せられる光は、支持材の他の側において観測者に対して可視的であるように、これらの電極及び支持材を通って伝えられる。通常、有機エレクトロルミネセント材料層の厚さは１００ナノメートル（ｎｍ）から２００ｎｍの間である。素子２に使用され得る適切な有機エレクトロルミネセント材料の典型的な例は知られており、欧州特許出願公開第０７１７４４６（Ａ）号明細書（特許文献１）に記載されている。国際公開第９６／３６９５９号パンフレット（特許文献２）に記載される共役ポリマー材料も使用され得る。
【０００７】
最も基本的な画素回路はアドレストランジスタを有する。アドレストランジスタは、行導電体にある行アドレスパルスによってオンされる。アドレストランジスタがオンされるとき、列導電体での電圧は、駆動トランジスタ及び蓄積キャパシタの形をとる電流源を駆動するために使用される。
【０００８】
ポリシリコンに基づく画素回路では、トランジスタのチャネルでのポリシリコン粒子の統計的分布に起因して、トランジスタの閾値電圧のばらつきが起こる。しかし、ポリシリコントランジスタは、電流及び電圧ストレス下で極めて安定している。これにより、閾値電圧は実質的に一定である。
【０００９】
閾値電圧のばらつきは、少なくとも基板上の短い範囲にわたって、アモルファスシリコントランジスタでは小さいが、閾値電圧は電圧ストレスに極めて敏感である。駆動トランジスタに必要とされる閾値を上回る高い電圧の印加は、閾値電圧の大きな変化を引き起こす。かかる変化は、表示される画像の情報内容に依存する。従って、いつもオンであるアモルファスシリコントランジスタの閾値電圧には、そうでないものと比較して、大きな差がある。このような差異エージングは、アモルファスシリコントランジスタを有して駆動されるＬＥＤディスプレイでは深刻な問題である。
【００１０】
トランジスタ特性のばらつきに加えて、ＬＥＤ自体での差異エージングも存在する。これは、電流ストレス後の発光材料の効率低下に起因する。ほとんどの場合、ＬＥＤを通される電流及び電荷が多くなればなるほど、効率はますます低くなる。
【００１１】
（電圧によりアドレッシングされる画素よりむしろ）電流によりアドレッシングされる画素は、基板にわたるトランジスタのばらつきの影響を低減又は除去することができることが認識されている。例えば、電流アドレッシング方式の画素は、所望の画素駆動電流が流されるサンプリングトランジスタでのゲート−ソース電圧をサンプリングするために電流ミラーを使用することができる。サンプリングされたゲート−ソース電圧は、駆動トランジスタをアドレッシングするために使用される。このことは、サンプリングトランジスタ及び駆動トランジスタが基板上で互いに隣接しており、より正確に互いに整合することができる場合に、デバイスの均一性の問題を部分的に軽減する。他の電流サンプリング回路は、サンプリング及び駆動のために同じトランジスタを使用する。これにより、トランジスタ整合は不要となる。しかし、追加のトランジスタ及びアドレスラインは必要とされる。
【００１２】
また、ＬＥＤ材料のエージングを補償する電圧アドレッシング方式の画素回路が提案されている。例えば、様々な画素回路が提案されており、そのような回路において、画素は光感知素子を有する。かかる素子は、表示素子の光出力に応答性を有し、光出力に応答して蓄積キャパシタに蓄えられている電荷を放出するよう作動し、アドレス期間の間、ディスプレイの総合的な光出力を制御する。
【００１３】
図２は、このような目的のための画素レイアウトの一例を示す。夫々の画素１は、ＥＬ表示素子２及び付随するドライバ回路を有する。ドライバ回路は、行導電体４にある行アドレスパルスによりオンされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンされるとき、列導電体６での電圧は、残りの画素へ伝わることができる。具体的には、アドレストランジスタ１６は、列導電体電圧を電流源２０へ供給する。電流源２０は、駆動トランジスタ２２及び蓄積キャパシタ２４を有する。列電圧は駆動トランジスタ２２のゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積コンデンサ２４によってこの電圧に保たれる。
【００１４】
フォトダイオード２７は、キャパシタ２４に蓄えられているゲート電圧を放電する。ＥＬ表示素子２は、駆動トランジスタ２２のゲート電圧が閾値電圧に達するとき、もはや発光しない。次いで、蓄積キャパシタ２４は放電を停止する。電荷がフォトダイオード２７から放出される割合は表示素子出力の関数である。これより、フォトダイオード２７は光検知フィードバックデバイスとして機能する。明らかなように、総合的な光出力は、フォトダイオード２７の影響を考慮に入れて、以下の式：
ＬＴ＝ＣＳ（Ｖ（０）−ＶＴ）／ηＰＤ          ［１］
によって与えられる。
【００１５】
この式において、ηＰＤはフォトダイオードの効率であり、ディスプレイ全体にわたって極めて均一である。ＣＳは蓄積容量であり、Ｖ（０）は駆動トランジスタの最初のゲート−ソース間電圧であり、ＶＴは駆動トランジスタの閾値電圧である。従って、光出力は、ＥＬ表示素子の効率とは無関係であり、それによってエージング補償を提供する。しかし、ＶＴはディスプレイ全体にわたって変化するので、ディスプレイは幾らかの不均一性を示すことがある。
【００１６】
１つの更なる課題は、ゲート−ソース間電圧を保持するキャパシタが放電されるのに伴って、表示素子の駆動電流が徐々に下がることである。このようにして、輝度は次第に弱まる。このことは、より低い平均光度を生じさせる。
【００１７】
これらの課題は、駆動トランジスタが表示素子から一定の光出力を供給するよう制御されるところの変形例で対処されてきた。国際公開第０４／０８４１６８号パンフレット（特許文献３）を参照されたし。エージング補償のための光フィードバックは、放電トランジスタの動作（特にターンオン）のタイミングを変更するために使用される。このとき、放電トランジスタは、速やかに駆動トランジスタをオフするよう動作する。これは、“スナップオフ（snap-off）”光フィードバックシステムとして考えることができる。放電トランジスタの動作のタイミングは、また、画素へ印加されるべきデータ電圧に依存しうる。このように、平均光出力は、光出力に応答してもっとゆっくりと駆動トランジスタをオフする方式よりも高くなる。その結果、表示素子は、より効率的に動作することができる。
【００１８】
更に、駆動トランジスタの閾値電圧における如何なるドリフトも、表示素子の（一定）輝度の変化として表す。結果として、光フィードバック回路は、また、ＬＥＤのエージング及び駆動トランジスタの閾値電圧のばらつきの両方から生じる出力輝度の変動を補償することができる。
【００１９】
本発明は、このような“スナップオフ”光フィードバック回路に関する。この画素は、表示素子のエージングの良好な補償を提供し、また、基板にわたる駆動トランジスタの閾値電圧のばらつきも補償することができる。しかし、特に、アモルファスシリコントランジスタの閾値のばらつきを引き起こす電圧は、光フィードバックシステムが閾値電圧のばらつきを或る限界までしか許容することができない場合に、依然としてディスプレイの寿命に制限を与える。閾値電圧のばらつきに係るこのような限界を超えて、画素回路は、所望の輝度出力を達成するよう駆動期間全体にわたって表示素子へ十分な電流を与えることができない。
【００２０】
より良い閾値電圧補償を与える要求は認識されており、国際公開第２００５／０２２４９８号パンフレット（特許文献４）は、画素駆動信号の外部変更を用い、光フィードバックを有し且つ閾値電圧のばらつきの付加的な補償を有する配置を開示する。
【特許文献１】欧州特許出願公開第０７１７４４６（Ａ）号明細書
【特許文献２】国際公開第９６／３６９５９号パンフレット
【特許文献３】国際公開第０４／０８４１６８号パンフレット
【特許文献４】国際公開第２００５／０２２４９８号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかし、依然として、駆動トランジスタの閾値電圧のばらつき及び表示素子のエージングを含む回路部品のエージング並びに回路内の他の部品の特性の変化に対する回路の耐性を高めることが必要とされる。
【課題を解決するための手段】
【００２２】
本発明に従って、表示画素の配列を有するアクティブマトリクス型ディスプレイ装置であって、
各画素は：
電流駆動される発光表示素子；
前記表示素子に電流を流す駆動トランジスタ；
前記駆動トランジスタをアドレッシングするために使用される電圧を蓄える蓄積キャパシタ；
前記蓄積キャパシタを放電し、それによって前記駆動トランジスタをオフする放電トランジスタ；
前記放電トランジスタのゲートとそのソースとの間にある放電キャパシタ；及び
前記表示素子の光出力に依存して前記放電キャパシタを充電又は放電することによって前記放電トランジスタの動作のタイミングを制御する光依存性デバイス；
を有し、
当該装置は、更に：
前記放電キャパシタにある電荷をモニタする読出回路；及び
前記読出回路の測定に応答して、前記画素へ適用される画素データを補正するデータ補正手段；
を有するアクティブマトリクス型ディスプレイ装置が提供される。
【００２３】
このような配置における光フィードバックは、特に表示素子のエージング補償のためであり、放電トランジスタの動作（特に、ターニングオン）のタイミングを変更するために使用される。このとき、放電トランジスタは、駆動トランジスタを即座にオフするよう動作する。また、このタイミングは、画素へ印加されるデータ電圧に依存する。このようにして、平均光出力は、光出力に応答してもっとゆっくりと駆動トランジスタをオフする方式に比べて高くなりうる。従って、表示素子は、より効率的に動作することができる。
【００２４】
駆動トランジスタの閾値電圧補償の不正確は、表示素子の（一定）輝度の変化として表す。結果として、光フィードバック回路は、ＬＥＤのエージング及び駆動トランジスタの閾値電圧のばらつきの両方から生じる出力輝度の変動を補償する。
【００２５】
このような２段階補償に加えて、放電キャパシタに蓄えられ又はそれから流れる電荷の測定を使用する外部データ補正もある。このようにして、画素内光フィードバックのために予め提供される画素回路の一部は、あらゆる残りのエージング効果の更なる測定も提供するために使用される。これは、付加的な画素回路が第３段階の補償を提供する必要性を回避する。
【００２６】
これは、光フィードバック機能が、画素回路を用いるディスプレイの寿命をより長くするために閾値電圧のばらつきを補償するのに有効なままであることを可能にする。
【００２７】
前記光依存性デバイスは、アドレッシング期間の間前記放電キャパシタを充電又は放電するよう構成されてよく、前記読出回路は、既知のデータを有する前記画素のアドレッシングの後前記アドレッシング期間への所定の時間に少なくとも２つの電荷検知動作を実行するよう構成される。これら２つの測定は、あらゆる残りのＬＥＤのエージング効果及び駆動トランジスタの閾値ばらつきも独立して決定するために使用され得る。
【００２８】
前記電荷検知動作は、当該ディスプレイ装置の起動及び／又は停止の間行われ得る。
【００２９】
他の例では、前記光依存性デバイスは、アドレッシング期間の間前記放電キャパシタを充電又は放電するよう構成されてよく、前記読出回路は、前記放電トランジスタがオンされた後前記アドレッシング期間の終わりに電荷測定を実行するよう構成される。これは、アドレッシング期間の終わりに放電トランジスタに蓄えられている電荷を測定する。（画素データに依存しうる）最初の電荷を知った上で、この電荷測定は、全体の光出力のインジケータとして使用され得、それによって、全てのエージング効果を含む。
【００３０】
前記電荷測定は、画素の全ての列について並行して実行され得、その場合に、当該装置は、前記電荷測定に応答して入力データを変更する信号プロセッサを更に有することができる。
【００３１】
代替的に、当該装置は、画素の異なる列からの電荷測定信号を多重化するマルチプレクサと、電荷測定信号を記憶するメモリと、前記電荷測定に応答して入力データを変更する信号プロセッサとを更に有することができる。望ましくは、前記マルチプレクサは画素配列と一体化される。
【００３２】
電流源トランジスタは、前記駆動トランジスタに所定の電流を流すために使用され得る。このとき、前記蓄積キャパシタは、前記駆動トランジスタの閾値電圧の関数である、結果として現れる駆動トランジスタゲート−ソース間電圧を蓄えるよう構成される。これは、他の段階の閾値電圧補正を提供する。
【００３３】
望ましくは、各画素は、前記駆動トランジスタのソースとバイパスラインとの間に接続されるバイパストランジスタを更に有する。これは、既知の電流を前記駆動トランジスタに流し、それによって、前記蓄積キャパシタが前記駆動トランジスタの閾値電圧の関数である電圧を蓄えることを可能にする電流源回路として使用される。
【００３４】
各画素は、データ信号ラインと当該画素への入力との間に接続されるアドレストランジスタを更に有してよい。データ信号ラインにあるデータ信号は、このアドレストランジスタによって前記放電トランジスタのゲートへ供給され得る。前記放電トランジスタは、前記放電キャパシタがデータ電圧に依存する量だけ充電又は放電されるまで当該放電トランジスタがオフされているように、使用においてバイアスをかけられる。
【００３５】
望ましくは、各画素は、充電ラインと前記駆動トランジスタのゲートとの間に接続される充電トランジスタを更に有する。これは、前記蓄積キャパシタを、前記駆動トランジスタの完全なオン状態に対応する電圧へと充電するために使用され、共通陰極ディスプレイ構造を有するｎ形駆動トランジスタに必要とされる。
【００３６】
望ましくは、前記電流駆動される発光表示素子は、エレクトロルミネセント表示素子を有する。
【００３７】
本発明は、また、駆動トランジスタ及び電流駆動される発光表示素子を夫々有する表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、
前記画素の夫々のアドレッシングのために：
画素駆動電圧を当該画素の入力へ印加する工程；
前記画素駆動電圧から得られる電圧を放電キャパシタに蓄える工程；
蓄積キャパシタを駆動電圧へと充電し、該蓄積キャパシタの電圧を前記駆動トランジスタへ印加することによって前記表示素子に電流を流し、それによって前記表示素子を照射する工程；
前記表示素子の光出力によって照射される光依存性デバイスを通る、前記放電キャパシタを充電又は放電する電荷フローにより放電トランジスタをオンする工程；及び
前記放電トランジスタにより前記蓄積キャパシタを放電し、それによって前記駆動トランジスタをオフする工程；
を有し、
当該方法は、更に、
前記放電キャパシタにある電荷をモニタする工程と、
電荷モニタリングに応答して、前記画素へ適用される画素データを補正する工程と
を有する方法を提供する。
【図面の簡単な説明】
【００３８】
【図１】既知のＥＬディスプレイ装置を示す。
【図２】差異エージングを補償する既知の画素設計を示す。
【図３】第２の既知の画素回路を示す。
【図４】図３の回路の動作を説明するタイミング図である。
【図５】第３の既知の画素回路を示す。
【図６】図５の回路の動作を説明するタイミング図である。
【図７】本発明の画素回路及び付随する外部回路を示す。
【図８】図７の回路の既知の動作を説明するタイミング図である。
【図９】初期データ電圧に対する補正電圧の依存性を示す。
【図１０】光フィードバックの挙動をモデル化する図７の画素回路の部分を示す。
【図１１】外部データ補正を提供する第１の方法を実施する回路を示す。
【図１２】外部データ補正を提供する第２の方法を実施する回路を示す。
【図１３】図１２の回路で使用されるマルチプレクサを示す。
【図１４】画素配列から順に信号を読み出す第１の方法を示す表である。
【図１５Ａ】画素配列から順に信号を読み出す第２の方法を示す表である。
【図１５Ｂ】画素配列から順に信号を読み出す第２の方法を示す表である。
【図１６】画素配列から順に信号を読み出す第３の方法を示す表である。
【発明を実施するための形態】
【００３９】
ここでは、一例として添付の図面を参照して本発明について記載する。
【００４０】
留意すべきは、図１乃至１６は図表であり、実寸で描かれていないことである。図１乃至１６の部分の相対的な寸法及び比率は、図面における明瞭性及び便宜のために、実際のサイズより大きく又は小さく示されている。
【００４１】
図３は、“スナップオフ”画素回路図の例を示す。この回路図は、特許文献３で開示されている。
【００４２】
同じ参照符号が、図２中と同じ構成要素を表すために使用されており、画素回路は、図１に示されるようなディスプレイで使用される。図３の回路は、アモルファスシリコンｎ形トランジスタを用いる実施に適する。
【００４３】
駆動トランジスタ２２のゲート−ソース間電圧は、先と同じく、蓄積キャパシタ３０で保持される。このキャパシタは、充電トランジスタ３４（Ｔ２）を用いて、充電ライン３２からの一定電圧に充電される。このようにして、駆動トランジスタ２２は、表示素子が照射されるべき場合に画素へのデータ入力から独立している一定レベルへと駆動される。輝度は、デューティサイクルを変えることによって、具体的に、駆動トランジスタがオフされる時間を変えることによって、制御される。
【００４４】
駆動トランジスタ２２は、放電トランジスタ３６によってオフされる。放電トランジスタ３６は蓄積キャパシタ３０を放電する。放電トランジスタ３６がオンされると、キャパシタ３０は即座に放電され、駆動トランジスタ２２はオフする。
【００４５】
放電トランジスタ３６は、ゲート電圧が十分な電圧に達するとオンされる。（フォトダイオードとして示される）フォトセンサ３８は、表示素子２によって照射され、表示素子２の光出力に依存して光電流を生成する。この光電流は放電キャパシタ４０を充電し、或る時点でキャパシタ４０の両端電圧は放電トランジスタ３６の閾値電圧に達し、それによって、放電トランジスタ３６をオンする。この時間は、キャパシタ４０にもともと蓄えられている電荷と、光電流とに依存する。また、光電流は、表示素子の光出力に依存する。
【００４６】
このように、データライン６で画素へ供給されるデータ信号は、アドレストランジスタ１６（Ｔ１）によって供給され、放電キャパシタ４０に充電される。低い輝度は、（少量の付加的な電荷しかトランジスタ３６がオンするために必要とされないように）高データ信号によって表され、高い輝度は、（大量の付加的な電荷が、トランジスタ３６がオンするために必要とされるように）低データ信号によって表される。
【００４７】
このように、この回路は、表示素子のエージングを補償するための光フィードバックを有し、また、駆動トランジスタの特性のばらつきが、やはり光フィードバックによって補償される表示素子出力の差を生じさせるので、駆動トランジスタ２２の閾値補償を有する。トランジスタ３６に関し、閾値を超えるデータ電圧は極めて小さく保たれ、これにより、閾値電圧のばらつきはそれほど著しくはない。
【００４８】
図３に示されるように、各画素は、また、駆動トランジスタ２２のソースとバイパスライン４４との間に接続されているバイパストランジスタ４２（Ｔ３）を有する。このバイパスライン４４は、全ての画素に共通であってよい。これは、蓄積キャパシタ３０が充電されている場合に駆動トランジスタ２２のソースで一定電圧を確保するために使用される。このようにして、それは、電流フローの関数である表示素子２での電圧降下に対するソース電圧の依存性を排除する。従って、一定のゲート−ソース間電圧がキャパシタ３０に蓄えられ、表示素子２は、データ電圧が画素に保持されている場合にオフされる。
【００４９】
留意すべきは、放電トランジスタ３６は回路の動作に必要不可欠なわけではない点である。
【００５０】
図４は、図３の回路の動作に係るタイミング図を示し、更に詳細に回路動作を説明するために使用される。
【００５１】
電源ライン２６は、自身に印加されるスイッチ電圧を有する。プロット５０はこの電圧を示す。画素へのデータの書込の間、電源ライン２６は低電位（Ｌｏｗ）に切り替えられており、これにより、駆動トランジスタ２２はオフされる。これは、バイパストランジスタ４２が良好な接地基準を提供することを可能にする。
【００５２】
３つのトランジスタＴ１、Ｔ２及びＴ３のための制御ラインは共に接続されており、かかる３つのトランジスタは全て、電源ライン２６が低電位である場合にオンされる。この共有される制御ライン信号はプロット５２として示されている。
【００５３】
Ｔ１をオンすることは、放電キャパシタ４０をデータ電圧に充電するという効果を有する。Ｔ２をオンすることは、蓄積キャパシタ３０を充電ライン３２からの一定充電電圧に充電するという効果を有する。Ｔ３をオンすることは、表示素子２をバイパスし、駆動トランジスタ２２のソース電圧を定めるという効果を有する。プロット５４で示されるように、データ（斜線領域）は、この時間の間に画素へ適用される。
【００５４】
電力ラインのスイッチングの必要性を回避するために、図５に示される配置が使用されてよい。同じ参照符号が同じ構成要素に対して使用され、回路は、先と同じく、ｎ形トランジスタのみを有して実施されるよう示されるので、アモルファスシリコントランジスタによる実施に適する。この回路では、電源ライン２６での電圧は切り替えられない。表示素子２のアノードは、もはや、放電キャパシタ４０の下側端子へ接続されていない。これは、バイパスライン４４での電圧が残りの画素の低電圧ラインとは無関係にされることを可能にする。
【００５５】
図６は、この回路に係る既知のタイミング図を示す。画素でのデータの保持は、プロット５２によって３つのトランジスタＴ１、Ｔ２及びＴ３の全てがオンされる場合に行われる。
【００５６】
この回路では、バイパスライン４４へ印加される電圧は、表示素子２の閾値を下回るよう選択される。これより、表示素子２は、電源ライン２６での電圧を切り替えることを必要とせずに、画素プログラミングの間オフされる。電源ラインのスイッチングを回避することは、ドライバ回路の実施をより簡単化する。
【００５７】
このアプローチに伴う１つの問題は、駆動トランジスタの閾値電圧のばらつきに、限られた補償しか提供できないことである。アモルファスシリコン駆動トランジスタの場合には、かかるばらつきは、表示素子のエージングにより生ずる画素特性の変動よりもずっと大きい。
【００５８】
本出願人によって提案される、この問題に対処する１つの方法は、駆動トランジスタの閾値電圧に付加的な補償を提供することである。これは、既知の電流を駆動トランジスタ２２に流す電流源としてバイパスライン及びバイパストランジスタを用いて実施され得る。このようにして、トランジスタ４２は、駆動トランジスタ２２に流される電流を支配する電流制御デバイスとして動作することができる。これは、駆動トランジスタ２２の閾値電圧をサンプリングするために使用されてよい。これにより、キャパシタ３０に蓄えられている初期電圧は、もはや一定電圧ではなく、しかし、駆動トランジスタ特性に依存する可変な成分を有する。
【００５９】
この付加的な電流検知ステップによっても、電流によって実施され得る補正の更なる改良は回路の寿命の延長をもたらす。
【００６０】
本発明は、回路の補正機能を改善する付加的な又は代替の技術を提供する。
【００６１】
必要とされる回路の一例が図７に示される。明らかなように、回路は、図６に対応するが、各列に付随して電荷検知配置７０が付加されている点で相違する。
【００６２】
本発明の第１の例では、電荷検知ステップが所定の間隔で行われる。放電キャパシタ４０（Ｃ２）、アドレッシングトランジスタ１６（Ｔ１）及びフォトダイオード又はフォトトランジスタ３８の組み合わせは電荷蓄積セルとして使用され得、その間、放電トランジスタ３６はオフのままである。
【００６３】
（例えば、フラットＸ線検出器に使用されるタイプの）シリコンＩＣは、所定の間隔でキャパシタ４０から電荷を読み出すよう、スイッチＳ１を介してディスプレイの列へ接続され得る。
【００６４】
放電トランジスタ３６がオンされる前は、キャパシタ４０での電荷の変化は、全く光フィードバックシステムによって制御される。結果として、キャパシタ４０に蓄えられている電荷は、駆動ＴＦＴのドリフト及びＬＥＤの劣化を表す。電流プログラミング段が（先に説明されたように）駆動ＴＦＴの閾値電圧をサンプリングするために使用されている場合は、電荷は、電流プログラミング段からの残留誤差を表す。
【００６５】
画素の２つの測定は、画素における２つの劣化メカニズム（すなわち、ＯＬＥＤのエージング及びＴＦＴの閾値電圧のドリフト）を補正するために必要とされる。充電ライン２７は、ＬＥＤの異なる駆動状態を提供するよう、２つのフィールドで２つの異なる値の間で変調され得る。
【００６６】
２つの必要とされる測定は、各フィールドで同時に、放射が終わる前に電荷の読出を行うことによって取得され得る。画素の単純モデルを考えると、なぜ２つの測定が必要とされるのかが分かる。駆動ＴＦＴによって生成される照射は：
Ｌ＝ηＯＬＥＤβ（ＶＣＨＡＲＧＥ−ＶＴ）２／２          ［２］
である。ここで、ηＯＬＥＤはＯＬＥＤの効率であり、βは駆動ＴＦＴの相互コンダクタンスであり、ＶＴは駆動ＴＦＴの閾値であり、ＶＣＨＡＲＧＥは駆動ＴＦＴのゲート−ソース間電圧である。この式は、駆動ＴＦＴの出力電流を照射レベルにマッピングする。次いで、キャパシタＣ２に蓄えられている電荷は：
Ｑ＝ＴＦηＰＳηＯＬＥＤβ（ＶＣＨＡＲＧＥ−ＶＴ）２／２          ［３］
によって与えられる。ここで、ＴＦはフィールド時間であり、ηＰＳはフォトセンサ効率である。この式は、フィールド期間にわたって式［２］からの照射Ｌにより得られる電荷フローを表す。２つの測定は、２つのパラメータ、すなわち、ＶＴ及びＴＦηＰＳηＯＬＥＤβ／２を決定するために必要とされる。これらのパラメータは、下記の式により計算され得る。駆動ＴＦＴのゲート−ソース間電圧ＶＧＳの新たな値も計算され得る。ＱＴは、入力データ：
ＶＴ＝（Ｖ１√Ｑ２−Ｖ２√Ｑ１）／（√Ｑ２−√Ｑ１）
α＝ＴＦηＰＳηＯＬＥＤβ＝Ｖ２／（Ｖ２−ＶＴ）                      ［４］
ＶＧＳ＝ＶＴ＋√（ＱＴ／α）
を表す。
【００６７】
これら２つの測定は、ディスプレイの起動又は停止の間に行われてよい。その間に、一定のプレーンフィールド画像（テスト画像）が表示され得る。かかるテスト画像は、数十ミリ秒の間表示され得る。
【００６８】
電圧は、これが駆動ＴＦＴのゲート−ソース間電圧、ひいては、照射及び蓄積キャパシタ３０の充電レートを指示するように、ライン２７（充電ライン）に充電される。従って、一定の時間間隔の間に電荷を積算することによって、充電電圧Ｖ１及びＶ２に対応する２つの異なる電荷電圧Ｑ１及びＱ２に関して２つの結果を得ることが可能である。これにより、式［４］が解かれ、単純な回路タイミングを有することが可能となる。
【００６９】
図８は、本発明のこの例に係る駆動スキームを表す。
【００７０】
ディスプレイの各ラインは、順に、しかし、夫々の書込イベントの間にライン時間ブランキングを有して、アドレッシングされる。図８は、順に夫々のアドレスライン１乃至Ｎ＋１に係るアドレッシング時間を示す。適切な積分期間８０の後、読出動作が行われる。読出動作は書込動作と同じ列導電体を使用するので、図示されているように、読出及び書込の動作は交互にされる。このようにして、全ての画素は、放電トランジスタ３６がオンしない程十分に短い同じ積分期間でアドレッシングされ、読出相は迅速に完了する。
【００７１】
この処理は、２つの測定が全ての画素から行われることを可能にするよう、異なる充電ライン電圧を有して２度行われ得る。要する時間は、おおよそ５フィールド期間の時間でありうる。蓄積キャパシタ４０は２つの測定の夫々の後にリセットされ、積分期間は約５ミリ秒（ｍｓ）でありうる。
【００７２】
また、ディスプレイが正常に動いている場合に測定を行うことも可能である。この場合に、キャパシタ４０から読み出される情報は、直ちに書き戻される必要がある。これにより、光フィードバック処理は継続することができる。これは、電荷増幅器の出力での電圧をバッファリングし及びスケーリングし、この電圧をディスプレイ列上に切り替えることによって行われうる。これは、当然、ディスプレイの起動又は停止の期間の使用に比べて、より複雑であり且つより好ましくない。
【００７３】
電荷検知の利点は、放電トランジスタ３６の閾値電圧も見つけられ得ることである。これを行うことは、ディスプレイの黒レベルをもたらしうる少量のドリフトがこのデバイスに存在しうることから有利である。照射がオフされた後（すなわち、放電トランジスタ３６がオンされた後）にキャパシタ４０（キャパシタンスＣ２）での電荷が検知される場合は、キャパシタ４０での電荷はＣ２ＶＴＬである。この電荷の変化を追うことは、データが信号処理を用いて補正されることを可能にする。これは、例えば、ディスプレイの起動又は停止相における更なる２つのフィールド期間で実施されてよい。
【００７４】
かかるスキームは、また、光検知デバイスでの暗電流の影響を考慮することができる。これらは、画素の電荷読出に加えられる。
【００７５】
暗電流を考慮するよう、ＯＬＥＤがオフする前に３つの測定が行われてよく、減算は（絶対値を用いるよりむしろ）変化値を導出するために使用され得る。これは、暗電流の影響の幾らかの排除を可能にする。これは、起動時の条件がディスプレイの使用の期間にわたって同じままである場合、例えば、温度が同じままである場合に、有効である。
【００７６】
上述される計算及び測定は、駆動ＴＦＴの必要とされるゲート−ソース間電圧の値及び放電トランジスタ３６の閾値電圧のばらつきの予測を可能にする。
【００７７】
データ読出は、充電ライン２７が画素ごとに変調されることを必要とする。これは、充電ライン２７が、列ドライバへ結合される（単一の共通ラインよりむしろ）データラインとなることを必要とし、従って、それは、ディスプレイの標準のデータ列に平行に走る。
【００７８】
駆動トランジスタが電圧プログラミングされるところの回路（例えば、トランジスタ４２による電流プログラミングを有さない図３の回路）で、充電ライン２７を変調することは、異なる駆動ＴＦＴ出力電流を供給するという所望の効果を有する。
【００７９】
しかし、上述されるように、駆動トランジスタゲート−ソース間電圧が電流サンプリング技術によって取得される場合には、充電ライン電圧を変調することは、駆動ＴＦＴ出力電流を変更しない。この場合に、電流サンプリングステップは変更される必要がある。電流は：
Ｉ＝ＱＴ（β／α）
によって与えられる。
【００８０】
このように、駆動ＴＦＴの相互コンダクタンスは知られる必要があり、これは容易に計算され得る。次いで、トランジスタ４２は、所望の電流を供給するよう制御され得る。ＴＦＴ４２のパラメータが知られ、これにより、必要とされるゲート−ソース間電圧が計算され得る。この場合に、ライン４４は、第２のデータラインとして列に平行に走る必要がある。
【００８１】
全ての場合で、駆動ＴＦＴの必要とされるゲート−ソース間電圧の平均値が計算され得、次いで、充電ライン２７又は共通ライン４４は平均効果を表すよう制御され得、光フィードバックシステムは差を補正することができる。この場合に、ライン２７又は４４は、データラインである必要はなく、全ての画素又は画素のサブグループに共通であってよい。
【００８２】
放電トランジスタ３６の閾値電圧の予測は、配列にわたるばらつきの影響を除くよう適切に標準データ値をシフトすることによって取り扱われ得る。
【００８３】
電荷検知に代えて、光電流検知が、また、実行されてよい。この場合に、電荷検知配置７０は、電流−電圧変換器／増幅器の形で、電流検知配置として配置される。この場合における検知は、先と同じく、ディスプレイの起動又は停止時に行われ得る。ディスプレイの各行は、画素に書き込まれる一定データ値を有し、次いで、アドレッシングトランジスタ１６及びスイッチＳ１のための制御ラインは、光電流が安定することができるように、同様に高電位に保たれる。次いで、増幅器は、ＯＬＥＤ及び駆動ＴＦＴの劣化（又は電流プログラミングのエラー）を表す出力電圧を与える。再び、電荷検知のために行われたのと同様のステップが、補正を行うよう行われ得る。
【００８４】
かかるバージョンで、充電ラインの変動に応答して検知される２つの異なる電流が存在しうる。この処理は、放電トランジスタの閾値電圧を予測することはできない。
【００８５】
上述されたアプローチは、閾値電圧及びＬＥＤエージング補償の付加的な計算が行われることを可能にするために、光フィードバックサイクルの間、複数の測定を使用する。
【００８６】
上述された補正スキームは、蓄積キャパシタ４０での最終の画素電圧ＶＰＩＸが放電ＴＦＴ３６の閾値と等しく、且つ、画素電圧には駆動ＴＦＴの閾値及びＯＬＥＤ劣化に関する情報が存在しないと仮定する。実際には、放電ＴＦＴ３６は完璧なスイッチではなく、結果として、最終の画素電圧ＶＰＩＸは駆動ＴＦＴ及びＬＥＤの劣化に応答して変化しうる。従って、最終の画素電圧は、これらのパラメータの補正を行うために使用され得る。
【００８７】
このようにして、より簡単な別のアプローチは、回路がＬＥＤをオフした後に、蓄積キャパシタ３０に蓄えられている電荷は、ディスプレイによって放射される光に相当し、駆動ＴＦＴ及びＯＬＥＤの劣化を考慮するために使用されるという認識に基づく。具体的に、最初の電圧及び電荷は知られており、最後の電圧は、光フィードバック動作から得られる電荷の変化に基づく。従って、放射される光は、必要とされる放射と比較され、データ電圧への簡単な変更が、補正を達成するために行われ得る。
【００８８】
補正される必要がある回路内の残留効果は、やはり、放電トランジスタ３６の閾値でのあらゆるドリフト、並びに、スナップＴＦＴの有限なターンオン比によって引き起こされるＯＬＥＤの劣化及び駆動ＴＦＴの閾値電圧の補正におけるエラーである。これらのエラーは、低グレーレベルで特に深刻になる。
【００８９】
スイッチオフ後に図７の電荷増幅器から読み出される電圧は：
ＶＯＵＴ＝−ＣＳＴＯＲＥ（ＶＰＩＸ−ＶＲＥＦ）／ＣＡＭＰ          ［５］
に等しい。ここで、ＣＳＴＯＲＥは蓄積キャパシタ値であり、ＣＡＭＰは電荷増幅器のフィードバックキャパシタ７１である。ＶＲＥＦは増幅器の基準電圧である。これは、フィールド期間の開始時に画素に書き込まれる初期電圧ＶＤＡＴＡ、又は一定の基準電圧であってよい。ＶＰＩＸは、フィールド期間の終了時にキャパシタ４０にある画素電圧である。これは、放電トランジスタの閾値の変化と、駆動ＴＦＴ及びＯＬＥＤの補正におけるエラーとを表すので、測定されるべき重要な値である。
【００９０】
画素によって放射される平均輝度はＬＡＶＥである。次いで、光センサ３８によって蓄積キャパシタ４０に蓄えられる電荷は：
【数１】
2010511183.tif 000003
である。
【００９１】
ＶＲＥＦ＝ＶＤＡＴＡの場合には
ＶＯＵＴ＝−（ηＰＤＴＦ／ＣＡＭＰ）・ＬＡＶＥ          ［７］
あるいは、ＶＲＥＦが一定の電圧基準である場合は
ＶＯＵＴ＝−ＣＳＴＯＲＥ（ＶＲＥＦ−ＶＤＡＴＡ）／ＣＡＭＰ−（ηＰＤＴＦ／ＣＡＭＰ）・ＬＡＶＥ
［８］
このようにして、一定の電荷増幅器基準電圧によっても、出力電圧での既知のオフセットが得られ、ＶＯＵＴは依然として平均輝度を表すために使用され得る。
【００９２】
劣化が生じた場合のＶＯＵＴの変化は：
ΔＶＯＵＴ＝−（ＣＳＴＯＲＥ／ＣＡＭＰ）ΔＶＰＩＸ          ［９］
である。
【００９３】
このようにして、画素電圧の変化は出力電圧から導出され得る。従って、補正を行うよう、値（ＣＳＴＯＲＥ／ＣＡＭＰ）ΔＶＰＩＸはＶＤＡＴＡに加えられる。ＣＳＴＯＲＥ＝ＣＡＭＰとすると、補正は非常に簡単であり、すなわち、ＶＤＡＴＡ（ｎｅｗ）＝ＶＤＡＴＡ＋ΔＶＰＩＸである。
【００９４】
また、最終の画素電圧ＶＰＩＸは最初の画素電圧、すなわち、画素にもともと書き込まれていたデータＶＤＡＴＡに依存することが分かっている。補正は、最終電圧ＶＰＩＸが高グレーレベルに対応するデータ電圧に関して起こる補正アルゴリズムで選択される場合に特に良好に作動することが知られている。これは、ディスプレイの動作の間の如何なるグレースケールでの補正に関しても良好に作動する。
【００９５】
図９は、データ電圧ＶＤＡＴＡに対する補正電圧の依存性を示す。示されるように、最終画素電圧ＶＰＩＸ対ＶＤＡＴＡのグラフは、低グレーレベルに対応するＶＤＡＴＡのより高い値で上向きに曲線を描いている。
【００９６】
この曲線の劣化形状（degraded  forms）８０は、高いＶＤＡＴＡで、非劣化曲線（non-degraded  form）８２に収束し、従って、ΔＶＰＩＸはＶＤＡＴＡとともに小さくなる。しかし、シミュレーションは、これの考慮が補正アルゴリムで必要とされないことを示している。代わりに、ＶＤＡＴＡの低値に対応するΔＶＰＩＸの値しか補正アルゴリズムで必要とされない。これは、ほとんどのＶＤＡＴＡの値とは無関係であるΔＶＰＩＸの値であり、これは、全てのＶＤＡＴＡの値のための補正として使用される。
【００９７】
上述されたアルゴリズムは、フォトセンサが完璧な電流源であるところの理想的な場合を仮定する。すなわち、寄生容量も暗電流も存在しない。
【００９８】
エラーを引き起こす１つの特定の効果は、フォトセンサが完璧な電流源ではなく、有限な出力インピーダンスを有するという事実である。しかし、以下で示されるように、これを補償することが可能である。
【００９９】
フォトセンサの出力インピーダンスは、電圧に依存するフォトセンサの光変換効率ηを与えることによってモデル化され得る。
【０１００】
図１０は、回路の光フィードバック部分のフォトセンサ３８及び蓄積キャパシタ４０を示す。
【０１０１】
キャパシタ４０の充電は：
ＣｄＶ／ｄｔ＝η（Ｖ）ＬＩＮＳＴ
に従う。これは、
【数２】
2010511183.tif 000004
となる。ここで、ＴＦはフレーム時間である。光変換効率ηは下記の電圧依存性を有するとする：
η（Ｖ）＝η０（１＋αＶ）
次いで、積分値が容易に求められる。
ＬＡＶＥ＝（η０ＴＦ／Ｃ）ｌｏｇ（（１＋αＶｆ）／（１＋αＶｉ））
補正を行うよう、Ｖｆ（最終のＶ）はディスプレイの寿命にわたって変化し、且つ、Ｖｉ（最初のＶ）はその補正を行うよう変更される必要があることが知られる。次いで：
ＬＡＶＥ（０）＝（η０ＴＦ／Ｃ）ｌｏｇ（（１＋αＶｆ（０））／（１＋αＶｉ（０）））
ＬＡＶＥ（τ）＝（η０ＴＦ／Ｃ）ｌｏｇ（（１＋αＶｆ（τ））／（１＋αＶｉ（τ）））
ここで、τは、ディスプレイの寿命に相当するスケールを有する時間変数である。補正が行われるよう、時間零での平均輝度は時間τでの平均輝度に等しい。従って、データ電圧Ｖｉ（τ）は：
Ｖｉ（τ）＝（１／α）・（（（１＋αＶｆ（τ））／（１＋αＶｆ（０）））・（１＋αＶｉ（０））−１）
であるよう補正されることが知られる。
【０１０２】
上記のように、Ｖｆ（０）及びＶｆ（τ）に使用される値は、Ｖｉの低値、すなわち、図９で示される曲線が平らであるところに関する。αの値は、合理的に適切に知られうるが、ディスプレイが製造される時間零で測定されてよい。２つの輝度値は、２つの異なる最初の電圧Ｖｉ（Ａ）及びＶｉ（Ｂ）を有してディスプレイへ適用されるべきである。最終のＶｆは、（最初の電圧が両方とも図９の曲線の平らな部分から取られていた場合は）等しくなりうる。従って：
α＝ｅｘｐ（βΔＬＡＶＥ）／（Ｖｉ（Ａ）−Ｖｉ（Ｂ）ｅｘｐ（βΔＬＡＶＥ））
ここで、ΔＬＡＶＥは、測定された輝度差であり、β＝η０ＴＦ／Ｃである。この乗数は既知である。
【０１０３】
ηのより一般的な電圧依存性は、また、キャパシタンスＣの如何なる電圧依存性とともに考慮に入れられ得る。
Ｃ（Ｖ）ｄＶ／ｄｔ＝η（Ｖ）ＬＩＮＳＴ
次いで、
ｆ（Ｖｆ）−ｆ（Ｖｉ）＝ＬＡＶＥＴＦ
ここで、ｆは積分に対する一般解である。先に詳述された手順に従って：
ｆ（Ｖｆ（０））−ｆ（Ｖｉ（０））＝ＬＡＶＥ（０）ＴＦ
ｆ（Ｖｆ（τ））−ｆ（Ｖｉ（τ））＝ＬＡＶＥ（τ）ＴＦ
次いで、ＬＡＶＥ（τ）はＬＡＶＥ（０）に等しくなければならないので、補正電圧は：
Ｖｉ（τ）＝ｆ−１（ｆ（Ｖｆ（τ））−ＬＡＶＥ（０）ＴＦ）
になる。
【０１０４】
関数ｆ及びその逆数は知られる必要があり、この情報は、ディスプレイが製造される時間零でディスプレイのガンマ曲線（すなわちＬＡＶＥ対Ｖｉ）を測定することによって得られる。次いで、この情報は、ルックアップテーブルの形で記憶されて、その寿命の全体を通してディスプレイへ適用されるデータを処理及び補正するために使用される。
【０１０５】
表示データを更新するために使用される補正電圧は、画素回路、特に光フィードバック素子での付加的な非理想的な性能特性を考慮に入れることができ、先と同じく、更に、フィードバック及び補正回路によって提供されるディスプレイの寿命の延長を改善することが分かる。
【０１０６】
式［９］を参照して説明されるより簡単な補正スキームに戻ると、出力電圧は、所与の画素駆動条件に関してアドレッシングサイクルの終わりに画素電圧の経時変化を追うために使用されることが分かる。最終的な画素電圧のかかる変化は、同じ駆動条件に関するディスプレイの変化する光出力を反映し、それによって、出力輝度に影響を及ぼしている画素内の全てのエージング効果を組み込む。
【０１０７】
補正を行うよう、ＶＰＩＸの元の値の記憶が必要とされる（理想的には、これは配列にわたって一定であるから１つの値しか必要としないが、より多くの値が配列にわたるばらつきを表すために記憶され得る。）。次いで、ＶＰＩＸの新しい値は、読み出された値ＶＯＵＴから計算されて記憶される。画素が１度に１つのフレームを補正される場合は、ＶＰＩＸの計算される値は、補正されたデータ値を計算するよう直ちに使用され得る。画素がよりゆっくりと補正される場合は、メモリはＶＰＩＸの値を記憶するよう求められる。このことは、ハードウェア実施においていくらかのトレードオフをもたらす。例えば、フレームレート補正は、データがディスプレイをアドレッシングするのに必要とされる前にデータ補正を計算するよう、列毎の電荷増幅器及び場合によりアナログ−デジタル変換器と、信号処理ブロックへの迅速な読み出しとを必要とする。
【０１０８】
他の極端な場合で、１つの画素がライン時間毎に又はフィールド期間毎に読み出され、ＶＰＩＸの値の全てが記憶される場合に、１つの電荷増幅器及びアナログ−デジタル変換器がディスプレイの全ての列の間で保たれる。この場合に、システム内のアナログＩＣは減少するが、必要メモリは増える。
【０１０９】
このような２つの可能なアプローチは図１１及び図１２に示されている。
【０１１０】
図１１は、並列読出及び実時間補正を示す。このアプローチで、実時間の信号処理はブロック９０で行われる。これは、列ドライバ９への供給の前に、加算器９２で入来データに付加されるエラー値を提供する。
【０１１１】
図１２は、低速な補正を有する逐次読出スキームを示す。マルチプレクサ１００は、画素配列と電荷増幅器１０２及びアナログ−デジタル変換器（ＡＤＣ）１０４との間に設けられている。メモリ１０６は、プロセッサ１０８での逐次信号処理を可能にするよう読出データを記憶する。
【０１１２】
ハードウェア要求は、多数の電荷増幅器及び変換器に起因して、図１１の方が高い。しかし、図１２は、フィールドメモリを必要とする。実時間補正は、画素回路自体が補正を実行している場合は必須でない。画素の性能における劣化は遅いので、図１２の方法は好ましく、また、ＩＣ要求に関してもより安価である。
【０１１３】
図１２のマルチプレクサは、また、アモルファスシリコンでも実施され得、これにより、それは、本質的に、費用がかからない。
【０１１４】
図１３は、どのように多重化回路１００が実装され得るかを示す。行毎に１つのＲＧＢ画素を読み出すよう、３つの電荷検知増幅器１１０及び１つのシフトレジスタ１１２しか正確な列多重化マルチプレックススイッチ１１４をアドレッシングするのに必要とされない。かかる実施がアモルファスシリコンである場合は、ＴＦＴの閾値電圧シフトに起因して回路が機能しなくなるおそれがある。しかし、行ドライバのためのシフトレジスタは、ある種のＴＦＴ補償を有する低インピーダンス及び高インピーダンス駆動技術を用いて、アモルファスシリコンにより規則正しく実装される。かかるスキームは、ラインレートでしか実行することを必要とされないシフトレジスタを有してマルチプレクサが設計され得るこのような状況で実施され得る。
【０１１５】
マルチプレクサスイッチは、また、劣化の問題が存在しないように、フィールドごとに１度だけ動作し、画素スイッチと同様の安定性を有する。
【０１１６】
ディスプレイ基板上へのマルチプレクサ回路の集積は、外部電極が実質的に減らされ得ることを意味し、大きな費用便益を提供する。マルチプレクサシステムのアドレッシングは、配列に含まれる全ての画素が読み出されることを確かにするよう熟考されるべきである。
【０１１７】
ほとんどの配列は偶数の列及び行を有するので、マルチプレクサのためのシフトレジスタは、配列の半分を読み出されないようにする。一例が図１４に示されている。
【０１１８】
図１４は、読出用シフトレジスタが行シフトレジスタと同じクロック周波数で動作するところの６×４ディスプレイからの読み出しを示す。“１”は、読出用シフトレジスタの第１のサイクル全体から読み出される画素を表す。
【０１１９】
ディスプレイの最後の行の後、次の画素の読み出しは、ディスプレイの最初の行からである。“２”は、読出用シフトレジスタの第２のサイクルを表す。読出用シフトレジスタの第３のサイクルは、既に読み出されている“１”と重なり、配列に含まれる画素のうち半分を抜かす。
【０１２０】
これを回避するよう、読出用シフトレジスタは、その出力がデータの次のフィールドについて１つ場所を移されることを確かにするよう、表示ブランキング期間内に余分のクロックパルスを与えられ得る。この場合に、読出シーケンスは図１５に示されている。
【０１２１】
６×４ディスプレイからの画素読み出しに関して、図１５Ａは、読出シフトサイクルの番号付けを示し、図１５Ｂは行シフトサイクルの番号付けを示す。
【０１２２】
図１５Ａで、全ての行がアドレッシングされている表示ブランキング期間中に、読出サイクルは、列の１つからの読み出しがないように、１つ場所を飛ばすことが分かる。例えば、第１の読出シフトサイクルは列５を抜かす。図１５Ｂで明らかなように、読出用シフトレジスタの５サイクルに関して、行シフトレジスタの６サイクルが存在する。
【０１２３】
このようにして、配列に含まれる全ての画素は、行シフトレジスタの６サイクルに対応する読出用シフトレジスタの５サイクル内で読み出される。これは、言うまでもなく、６フィールド期間に対応する。従って、ＷＸＧＡディスプレイは、読み出しに１２８０フィールドを必要とする。これは、読出用シフトレジスタの７６８＋１サイクルである。読み出しは、６０ヘルツのフィールドレートで約２０秒に生じる。
【０１２４】
他の読出スキームは、例えば、３よりも多い（例えば、２、３又はそれ以上の画素がライン時間毎に読み出される場合には６若しくは９又はそれ以上の）演算増幅器を用いて、考えられる。読出用シフトレジスタの長さは然るべく短縮される。代替的に、シフトレジスタは同じ長さに保たれ、多数の搬送パルスがシフトレジスタ内に送信される。ライン時間毎に２回の画素読出を有するシーケンスの例が図１６に示されている。
【０１２５】
示されるように、同時に行毎に２つの測定がある。例えば、測定１ａ及び１ｂは同時であり、測定２ａ及び２ｂは同時である。
【０１２６】
この配置は２．５フィールドでの読み出しを有する。読出レートも短縮され、これにより、１つの画素は２又はそれ以上のライン毎に読み出される。次いで、読出用シフトレジスタのクロックレートは、行シフトレジスタの半分又はそれ以上になる。
【０１２７】
画素内補償に加えて外部データ補正を可能にする電荷検知のための種々の可能な読出スキームがあることが分かる。
【０１２８】
上記の例は共通陰極実施を示す。この実施において、ＬＥＤ表示素子のアノード側はパターン化され、全てのＬＥＤ素子のカソード側は共通するパターン化されていない電極を共有する。これは、ＬＥＤ表示素子配列の製造において使用される材料及び処理の結果としての目下好ましい実施である。しかし、パターン化されたカソード設計が実施されており、これは画素回路を簡単にすることができる。
【０１２９】
特許文献３では、共通陽極画素構造が論じられており、関連する例が与えられている。本発明は、同じように、共通陽極画素構造に関して実施されてよい。
【０１３０】
回路はｎ形のみの配置である。従って、回路は、アモルファスシリコン実施に適する。
【０１３１】
本発明は、また、低温ポリシリコン処理を用いる実施に使用されてよい。この場合には、ｎ形及びｐ形回路が好ましい。
【０１３２】
上記の例で、光依存性素子はフォトダイオードであったが、画素回路はフォトトランジスタ又はフォトレジスタを用いて発明されてよい。
【０１３３】
多数のトランジスタ半導体技術について記載してきた。更なる変形が可能であり、例えば、結晶シリコン、水素化アモルファスシリコン、ポリシリコン及び半導体ポリマーがある。これらは全て、請求される発明の適用範囲内にあるよう意図される。ディスプレイ装置は、ポリマーＬＥＤ装置、有機ＬＥＤ装置、リン光体含有材料及び他の発光構造であってよい。
【０１３４】
画素プログラミング段の間表示素子が光を放射することを防ぐ代替の方法が存在する。上記の例は、表示素子をオンしないアノード電圧を提供するためにバイパストランジスタを使用する。代わりに、駆動トランジスタと表示素子との間に断路トランジスタを設けることが可能である。これは、本発明の電流サンプリング技術と組み合わせて使用され得る。
【０１３５】
本発明は、ディスプレイの１００００時間超の寿命にわたる駆動ＴＦＴ及びＯＬＥＤの極端な劣化の補正に係る第２又は第３の方策を提供する。本発明は、１つの画素回路のみを参照して記載されてきたが、他のバージョンのいわゆる“スナップオフ”画素回路も使用されてよい。
【０１３６】
開示されている実施形態に対する他の変形は、図面、本開示、及び添付の特許請求の範囲の検討により、請求される発明を実施する当業者によって理解されて達成され得る。特許請求の範囲で、語「有する（comprising）」は、他の要素又は工程を除くわけではなく、不定冠詞「１つの又は１の（a、an）」は、複数個を除くわけではない。或る手段が相互に異なる従属請求項で挙げられているという単なる事実は、これらの手段の組み合わせが有利に使用され得ないことを示すわけではない。特許請求の範囲における如何なる参照符号も、適用範囲を限定するよう解されるべきではない。
【図１】
2010511183.tif 000005
【図２】
2010511183.tif 000006
【図３】
2010511183.tif 000007
【図４】
2010511183.tif 000008
【図５】
2010511183.tif 000009
【図６】
2010511183.tif 000010
【図７】
2010511183.tif 000011
【図８】
2010511183.tif 000012
【図９】
2010511183.tif 000013
【図１０】
2010511183.tif 000014
【図１１】
2010511183.tif 000015
【図１２】
2010511183.tif 000016
【図１３】
2010511183.tif 000017
【図１４】
2010511183.tif 000018
【図１５Ａ】
2010511183.tif 000019
【図１５Ｂ】
2010511183.tif 000020
【図１６】
2010511183.tif 000021
【国際調査報告】
2010511183.tif 000022
2010511183.tif 000023
2010511183.tif 000024