(57)【要約】  ディスプレイとドライバ回路との間の行接続を低減できるディスプレイアレイ、ならびにディスプレイアレイを製造し、動作させるため方法が開示される。一実施形態では、表示装置は、微小電気機械システム(MEMS)表示要素(30)のアレイと、前記アレイに結合され、前記アレイを駆動するための行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路(52)とを備える。各受動インピーダンスネットワークは表示要素の行への出力および3つ以上の入力を備える。2つの受動インピーダンスネットワークによって1つの入力しか共有されない。
2010519567.tif 000002
【特許請求の範囲】
【請求項１】
微小電気機械システム(MEMS)表示要素のアレイと、
前記アレイに結合され、前記アレイを駆動するための行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備える、複数の受動インピーダンスネットワーク回路と
を備える表示装置であって、
各受動インピーダンスネットワークについて、前記出力が前記3つ以上の入力によって制御され、各入力が2つの所定電圧のうちの一方にある、
表示装置。
【請求項２】
各受動インピーダンスネットワークは、抵抗器ネットワークを備える、請求項1に記載の装置。
【請求項３】
各受動インピーダンスネットワークは、実質的に同じである、請求項1に記載の装置。
【請求項４】
各受動インピーダンスネットワーク回路は、3つ以上の抵抗器をさらに備え、
各抵抗器は、前記入力の異なる1つを前記出力に接続する、請求項1に記載の装置。
【請求項５】
前記3つ以上の抵抗器は、実質的に同じ抵抗を有する、請求項4に記載の装置。
【請求項６】
前記所定電圧のうちの一方は、接地電圧である、請求項1に記載の装置。
【請求項７】
微小電気機械システム(MEMS)表示要素のアレイと、
前記アレイに結合され、前記アレイを駆動するための行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備える、複数の受動インピーダンスネットワーク回路と
を備える表示装置であって、
各受動インピーダンスネットワーク回路は、他の受動インピーダンスネットワーク回路と1つの入力のみを共有する、
表示装置。
【請求項８】
前記複数の受動インピーダンスネットワーク回路は、スタイラートリプルシステムに従って構成される、請求項7に記載の装置。
【請求項９】
ディスプレイと、
前記ディスプレイと電気的に連通しており、画像データを処理するように構成されたプロセッサと、
前記プロセッサと電気的に連通しているメモリ装置と
をさらに備える請求項7に記載の装置。
【請求項１０】
前記ディスプレイに少なくとも1つの信号を送信するように構成されたドライバ回路をさらに備える請求項9に記載の装置。
【請求項１１】
前記画像データの少なくとも一部を前記ドライバ回路に送信するように構成されたコントローラをさらに備える請求項10に記載の装置。
【請求項１２】
前記画像データを前記プロセッサに送信するように構成された画像ソースモジュールをさらに備える請求項9に記載の装置。
【請求項１３】
前記画像ソースモジュールは、受信機、トランシーバ、および送信機のうちの少なくとも1つを備える、請求項12に記載の装置。
【請求項１４】
入力データを受信し、前記入力データを前記プロセッサに通信するように構成された入力装置をさらに備える請求項9に記載の装置。
【請求項１５】
画像データを表示するための手段と、
1つまたは複数の行駆動電圧を多重分離し、多重分離された電圧を前記表示手段に供給するための手段と
を備える表示装置。
【請求項１６】
前記表示手段は、1つまたは複数のMEMS表示要素を備える、請求項15に記載の装置。
【請求項１７】
基板上に微小電気機械システム(MEMS)表示要素のアレイを形成する段階と、
前記アレイに結合され、前記アレイを駆動するための行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備え、各受動インピーダンスネットワークについて、前記出力が前記3つ以上の入力によって制御され、各入力が2つの所定電圧のうちの一方にある、複数の受動インピーダンスネットワーク回路を形成する段階と
を含む、表示装置を製造する方法。
【請求項１８】
前記所定電圧のうちの一方が接地電圧である、請求項17に記載の方法。
【請求項１９】
基板上に微小電気機械システム(MEMS)表示要素のアレイを形成する段階と、
前記アレイに結合され、前記アレイを駆動するための行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備える、複数の受動インピーダンスネットワーク回路を形成する段階と
を含む表示装置を製造するための方法であって、
前記複数の受動インピーダンスネットワーク回路は、各受動インピーダンスネットワーク回路が他の受動インピーダンスネットワーク回路と1つの入力しか共有しないような様式で、互いに接続される、
方法。
【請求項２０】
表示装置の行ごとのアドレス指定方式によって行における行駆動電圧を多重分離する方法であって、
直列インピーダンスの第1のセットを介して選択された1つの出力ノードを含む出力ノードの第1のセットに第1の制御電圧を印加する段階と、
直列インピーダンスの第2のセットを介して出力ノードの第2のセットに第2の制御電圧を印加する段階であって、前記第2のセットが、前記選択された出力ノードを含み、前記第1のセットの他の出力ノードを含まない、段階と、
直列インピーダンスの第3のセットを介して出力ノードの第3のセットに第3の制御電圧を印加する段階であって、前記第3のセットが、前記選択された出力ノードを含み、前記第1のセットまたは前記第2のセットの他の出力ノードを含まない、段階と
を含む方法。
【請求項２１】
前記制御電圧は実質的に等しい、請求項20に記載の方法。
【請求項２２】
前記直列インピーダンスは実質的に等しい、請求項21に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は、微小電気機械システム(MEMS)に関する。
【背景技術】
【０００２】
微小電気機械システム(MEMS)は、微小機械要素、アクチュエータ、および電子回路を含む。微小機械要素は、基板および/または堆積材料層の一部をエッチング除去するか、あるいは層を追加して電気装置または電気機械装置を形成する堆積、エッチングおよび/または他のマイクロマシニングプロセスを使用して作製できる。MEMS装置の1つのタイプは分岐干渉変調器(interferometric modulator)と呼ばれる。本明細書で使用する分岐干渉変調器または分岐干渉型光変調器という用語は、光干渉の原理を使用して光を選択的に吸収および/または反射する装置を指す。いくつかの実施形態では、分岐干渉変調器は1対の導電プレートを備えることができ、導電プレートの一方または両方は、全体または一部が透明および/または反射性であり、適切な電圧を印加すると相対移動することが可能である。特定の一実施形態では、一方のプレートは、基板上に堆積された固定層を備えることができ、他方のプレートは、エアギャップによって固定層から分離された金属膜を備えることができる。本明細書でより詳細に説明するように、1つのプレートの別のプレートに対する位置は分岐干渉変調器上への入射光の光干渉を変化させることができる。そのような装置は広範囲の適用例があり、既存の製品を改善し、まだ開発されていない新製品をつくり出すのにそれらの特徴を活用できるように、これらのタイプの装置の特性を利用および/または改変することが当技術分野において有益である。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明のシステム、方法および装置はそれぞれいくつかの態様を有し、態様のうちのただ1つが、その望ましい特質を単独で担うものではない。次に、本発明の範囲を限定することなく、そのより顕著な特徴について簡潔に説明する。この議論を検討した後、特に「発明を実施するための形態」と題するセクションを読んだ後、本発明の特徴が他の表示装置に勝る利点をどのようにして提供するのかが理解できる。
【０００４】
一実施形態では、表示装置は、微小電気機械システム(MEMS)表示要素のアレイと;前記アレイに結合され、前記アレイを駆動するための行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備える、複数の受動インピーダンスネットワーク回路とを備え;各受動インピーダンスネットワークについて、出力が3つ以上の入力によって制御され、各入力が2つの所定電圧のうちの一方にある。
【０００５】
別の一実施形態では、表示装置は、微小電気機械システム(MEMS)表示要素のアレイと;前記アレイに結合され、前記アレイを駆動するための行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備える、複数の受動インピーダンスネットワーク回路とを備え;各受動インピーダンスネットワーク回路が他の受動インピーダンスネットワーク回路と1つの入力しか共有しない。
【０００６】
別の一実施形態では、表示装置は、画像データを表示するための手段と、1つまたは複数の行駆動電圧を多重分離し、多重分離された電圧を前記表示手段に供給するための手段とを備える。
【０００７】
別の一実施形態では、表示装置を製造する方法は、基板上に微小電気機械システム(MEMS)表示要素のアレイを形成する段階と;前記アレイに結合され、前記アレイを駆動するための行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備え、各受動インピーダンスネットワークについて、出力が3つ以上の入力によって制御され、各入力が2つの所定電圧のうちの一方にある、複数の受動インピーダンスネットワーク回路を形成する段階とを含む。
【０００８】
別の一実施形態では、表示装置を製造する方法は、基板上に微小電気機械システム(MEMS)表示要素のアレイを形成する段階と;前記アレイに結合され、前記アレイを駆動するための行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備える、複数の受動インピーダンスネットワーク回路を形成する段階とを含み;複数の受動インピーダンスネットワーク回路が、各受動インピーダンスネットワーク回路が他の受動インピーダンスネットワーク回路と1つの入力しか共有しないような様式で、互いに接続される。
【０００９】
別の一実施形態では、表示装置の行ごとのアドレス指定方式によって行における行駆動電圧を多重分離する方法は、直列インピーダンスの第1のセットを介して選択された1つの出力ノードを含む出力ノードの第1のセットに第1の制御電圧を印加する段階と;直列インピーダンスの第2のセットを介して出力ノードの第2のセットに第2の制御電圧を印加する段階であって、前記第2のセットが、前記選択された出力ノードを含み、前記第1のセットの他の出力ノードを含まない、段階と;直列インピーダンスの第3のセットを介して出力ノードの第3のセットに第3の制御電圧を印加する段階であって、前記第3のセットが、前記選択された出力ノードを含み、前記第1のセットまたは前記第2のセットの他の出力ノードを含まない、段階とを含む。
【図面の簡単な説明】
【００１０】
【図１】第1の分岐干渉変調器の可動反射層が弛緩位置にあり、第2の分岐干渉変調器の可動反射層が作動位置にある、分岐干渉変調器ディスプレイの一実施形態の一部を示す等角図である。
【図２】3×3分岐干渉変調器ディスプレイを組み込んだ電子装置の一実施形態を示すシステムブロック図である。
【図３】図1の分岐干渉変調器の例示的な一実施形態の可動ミラー位置対印加電圧を示す図である。
【図４】分岐干渉変調器ディスプレイを駆動するために使用できる行電圧と列電圧のセットを示す図である。
【図５Ａ】図2の3×3分岐干渉変調器ディスプレイにおける表示データの1つの例示的なフレームを示す図である。
【図５Ｂ】図5Aのフレームを書き込むために使用できる行電圧および列電圧の1つの例示的なタイミング図である。
【図６Ａ】複数の分岐干渉変調器を備える視覚表示装置の一実施形態を示すシステムブロック図である。
【図６Ｂ】複数の分岐干渉変調器を備える視覚表示装置の一実施形態を示すシステムブロック図である。
【図７Ａ】図1の装置の断面図である。
【図７Ｂ】分岐干渉変調器の代替実施形態の断面図である。
【図７Ｃ】分岐干渉変調器の別の代替実施形態の断面図である。
【図７Ｄ】分岐干渉変調器のさらに別の代替実施形態の断面図である。
【図７Ｅ】分岐干渉変調器のさらなる代替実施形態の断面図である。
【図８】ディスプレイアレイと、ディスプレイに対する行入力ラインを低減する多重分離器を組み込んだ電子装置の一実施形態を示すシステムブロック図である。
【図９】図8に示した多重分離器で使用される3端子抵抗器スターの一実施形態を示す。
【図１０】図8に示した多重分離器の一実施形態を示す概略図である。
【図１１】図10の多重分離器に印加された一連の電圧、およびディスプレイの行に印加された生じた電圧を示すタイミング図である。
【図１２】nの任意の値に対する図10の多重分離器における抵抗器スターのアレイを接続する方法を示す図である。
【図１３】多重分離器の別の一実施形態を示す概略図である。
【発明を実施するための形態】
【００１１】
以下の詳細な説明は本発明のいくつかの特定の実施形態を対象とする。ただし、本発明は多くの異なる形で実施できる。この説明では、図面を参照し、全体を通じて同様の部分は同様の番号で示される。以下の説明から明らかなように、これらの実施形態は、動画(例えばビデオ)でも静止画(例えばスチル画像)でも、文字でも絵でも、画像を表示するように構成されたいかなる装置においても実施できる。より具体的には、これらの実施形態は、限定はしないが、携帯電話、無線装置、個人情報端末(PDA)、ハンドヘルドまたはポータブルコンピュータ、GPS受信機/ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲームコンソール、腕時計、時計、計算機、テレビジョンモニタ、フラットパネルディスプレイ、コンピュータモニタ、自動車ディスプレイ(例えば走行距離計ディスプレイなど)、コックピット制御器および/またはディスプレイ、カメラビューのディスプレイ(例えば車両中の後方視認カメラのディスプレイ)、電子写真、電子掲示板または標識、プロジェクタ、建築物、パッケージング、美的構造物(例えば宝石の画像のディスプレイ)など、様々な電子装置において実施し、またはそれらの電子装置に関連付けることが企図される。本明細書で説明するMEMS装置と同様の構造のMEMS装置は、電子スイッチング装置など、ディスプレイでない適用例にも使用できる。
【００１２】
表示装置のいくつかの実施形態では、ディスプレイとドライバ回路との間に必要とされる行接続の数を減らすことが望ましい。例えば、モバイル適用例に組み込まれる表示装置では、ディスプレイドライバが総ディスプレイモジュールコストのかなりの部分を占める。このコストは、ドライバ回路とディスプレイとの間に必要とされる接続の数に直接関係することが多い。ディスプレイアレイとドライバ回路との間に必要とされる行接続の数を減らすことは、電子回路コストの削減につながり、ディスプレイ基板上のルーティング回路を減らすことができ、また他の利益を提供するので好ましい。一実施形態では、3抵抗器ノードの構成を含む回路を使用して、いくつかの入力信号をより多数の出力信号に多重分離する。出力信号のうちの1つ(選択された出力)は行に印加され、したがってその行の画素を画像データで更新することができる。残りのすべての信号(選択されなかった出力)は他の行に印加され、したがってそれらの画素は変化しないままである。選択された出力は最大の絶対値を有するが、選択されなかった出力の大きさは、例えば最大値の1/3未満である。
【００１３】
分岐干渉MEMS表示要素を備える1つの分岐干渉変調器ディスプレイの実施形態を図1に示す。これらの装置では、画素は明状態または暗状態のいずれかにある。明(「オン」または「開」)状態では、表示要素は入射可視光の大部分をユーザに反射する。暗(「オフ」または「閉」)状態にあるとき、表示要素は入射可視光をユーザにほとんど反射しない。実施形態によっては、「オン」状態と「オフ」状態の光反射特性は逆であってもよい。MEMS画素は、主に選択された色で反射するように構成でき、白黒に加えてカラー表示が可能である。
【００１４】
図1は、視覚ディスプレイの一連の画素における2つの隣接する画素を示す等角図であり、各画素はMEMS分岐干渉変調器を備える。いくつかの実施形態では、分岐干渉変調器ディスプレイは、これらの分岐干渉変調器の行/列アレイを備える。各分岐干渉変調器は、互いに可変で制御可能な距離に位置する1対の反射層を含み、少なくとも1つの可変の寸法をもつ共振光学キャビティを形成する。一実施形態では、一方の反射層が2つの位置間で移動できる。本明細書で弛緩位置と呼ばれる第1の位置では、可動反射層は固定部分反射層から比較的大きい距離に位置する。本明細書で作動位置と呼ばれる第2の位置では、可動反射層は固定部分反射層により近接して位置する。2つの層から反射する入射光は、可動反射層の位置に応じて強め合ってまたは弱め合って干渉し、各画素について全反射状態または非反射状態のいずれかを作り出す。
【００１５】
図1の画素アレイの図示部分は2つの隣接する分岐干渉変調器12aおよび12bを含む。左側の分岐干渉変調器12aでは、可動反射層14aは光学スタック16aから所定距離の弛緩位置に示され、光学スタック16aは部分反射層を含む。右側の分岐干渉変調器12bでは、可動反射層14bは、光学スタック16bに隣接する作動位置に示されている。
【００１６】
(光学スタック16と総称される)光学スタック16aと16bは、本明細書で言及するように典型的にはいくつかの融合層からなり、これらの融合層は、酸化インジウムスズ(ITO)などの電極層、クロムなどの部分反射層、および透明誘電体を含むことができる。したがって、光学スタック16は、導電性で、部分的に透明で、部分的に反射性であり、例えば透明基板20上に上記の層の1つまたは複数を堆積することによって製造できる。部分反射層は、様々な金属、半導体および誘電体など、部分的に反射する様々な材料から形成できる。部分反射層は材料の1つまたは複数の層から形成でき、各層は単一の材料または材料の組合せから形成できる。
【００１７】
いくつかの実施形態では、光学スタックの層は、平行ストリップにパターニングされ、以下でさらに説明するように表示装置の行電極を形成することができる。可動反射層14a、14bは、ポスト18の上面、およびポスト18間に堆積された介在犠牲材料の上に堆積された(行電極16a、16bに直交する)1つまたは複数の堆積金属層の一連の平行ストリップとして形成できる。犠牲材料をエッチング除去すると、可動反射層14a、14bが光学スタック16a、16bから規定のギャップ19だけ離れる。アルミニウムなどの導電性および反射性の高い材料が反射層14に使用でき、これらのストリップは表示装置の列電極を形成することができる。
【００１８】
印加電圧がないとき、図1の画素12aに示すように、可動反射層14aと光学スタック16aとの間にキャビティ19が残り、可動反射層14aは機械的弛緩状態にある。しかしながら、選択された行および列に電位差を印加されると、対応する画素の行電極と列電極の交差点に形成されたキャパシタが充電され、静電力が電極同士を引き寄せる。電圧が十分に高ければ、可動反射層14が変形し、光学スタック16に押し付けられる。図1の右側の画素12bに示されるように、光学スタック16内の誘電体層(図1には図示せず)が短絡を防ぎ、層14と層16との間の分離距離を制御することができる。その挙動は、印加された電位差の極性にかかわらず同じである。このように、反射対非反射の画素状態を制御できる行/列作動は、従来のLCDおよび他のディスプレイ技術で使用される行/列作動に多くの点で類似している。
【００１９】
図2〜図5Bは、ディスプレイ適用例で分岐干渉変調器のアレイを使用するための1つの例示的なプロセスおよびシステムを示す。
【００２０】
図2は、本発明の諸態様を組み込むことができる電子装置の一実施形態を示すシステムブロック図である。この例示的な実施形態では、電子装置は、ARMやPentium(登録商標)、Pentium(登録商標) II、Pentium(登録商標) III、Pentium(登録商標) IV、Pentium(登録商標)Pro、8051、MIPS(登録商標)、Power PC(登録商標)、ALPHA(登録商標)などの任意の汎用シングルチップもしくはマルチチップマイクロプロセッサ、またはデジタル信号プロセッサ、マイクロコントローラ、もしくはプログラマブルゲートアレイなどの任意の専用マイクロプロセッサであってよいプロセッサ21を含む。当技術分野で通常のように、プロセッサ21は1つまたは複数のソフトウェアモジュールを実行するように構成できる。オペレーティングシステムを実行することに加えて、プロセッサは、ウェブブラウザ、電話アプリケーション、電子メールプログラム、または他の任意のソフトウェアアプリケーションを含む1つまたは複数のソフトウェアアプリケーションを実行するように構成できる。
【００２１】
一実施形態では、プロセッサ21はアレイドライバ22と通信するようにも構成される。一実施形態では、アレイドライバ22は、ディスプレイアレイまたはパネル30に電圧を供給する行ドライバ回路24および列ドライバ回路26を含む。図1に示したアレイの断面図は、図2では1-1線で示されている。MEMS分岐干渉変調器の場合、行/列作動プロトコルは、図3に示したこれらの装置のヒステリシス特性を利用することができる。可動層を弛緩状態から作動状態に変形させるには、例えば10ボルトの電位差が必要である。ただし、電圧がその値から低下した場合、電圧が10ボルト未満に降下する際に可動層はその状態を維持する。図3の例示的な実施形態では、可動層は、電圧が2ボルト未満に降下するまで完全には弛緩しない。したがって、装置が弛緩状態または作動状態のいずれかで安定している印加電圧のウィンドウが存在する電圧範囲があり、図3に示した例では約3〜7Vである。これは、本明細書では「ヒステリシスウィンドウ」または「安定性ウィンドウと呼ばれる。」図3のヒステリシス特性を有するディスプレイアレイの場合、行ストロービングの間、ストローブされた行の作動すべき画素が約10ボルトの電圧差に曝され、弛緩すべき画素が0ボルト近くの電圧差に曝されるように、行/列作動プロトコルを設計することが可能である。ストローブの後、画素は、行ストローブによってそれらが置かれたどんな状態にもとどまるように、約5ボルトの定常状態電圧差に曝される。書き込まれた後、各画素では、この例では3〜7ボルトの「安定性ウィンドウ」内の電位差が生じる。この特徴は、図1に示した画素設計を作動または弛緩のいずれの先在状態でも同じ印加電圧条件下で安定にする。作動状態または弛緩状態のいずれかにある分岐干渉変調器の各画素は、実質的に固定反射層および可動反射層によって形成されるキャパシタであるので、この安定状態を、ほとんど電力消費を伴わないヒステリシスウィンドウ内の電圧に保持することができる。印加電位が固定されていれば、画素には電流が実質的に流れ込まない。
【００２２】
典型的な適用例では、表示フレームは、第1の行の作動画素の所望のセットに従って列電極のセットをアサートすることによって作成できる。次いで行パルスを行1の電極に印加し、アサートされた列ラインに対応する画素を作動させる。次いで列電極のアサートされたセットを第2の行の作動画素の所望のセットに対応するように変更する。次いでパルスを行2の電極に印加し、アサートされた列電極に従って行2の適当な画素を作動させる。行1の画素は、行2のパルスの影響を受けず、行1のパルス中に設定された状態のままである。これを一連の行全体にわたって連続的に繰り返してフレームを生成することができる。一般に、秒当たりの所望のフレーム数でこのプロセスを継続的に繰り返すことによって、フレームは新しい表示データでリフレッシュおよび/または更新される。表示フレームを生成するために画素アレイの行電極と列電極を駆動するための様々なプロトコルもよく知られており、本発明とともに使用できる。
【００２３】
図4、図5Aおよび図5Bは、図2の3×3アレイ上に表示フレームを生成するための1つの可能な作動プロトコルを示す。図4は、図3のヒステリシス曲線を示す画素に使用できる列と行の電圧レベルの可能なセットを示す。図4の実施形態では、画素を作動させることは、適切な列を-Vbiasに、適切な行を+ΔVに設定することを含み、それらはそれぞれ-5ボルトおよび+5ボルトに対応することができる。画素を弛緩させることは、適切な列を+Vbiasに、適切な行を同じ+ΔVに設定して、画素の両端間に0ボルト電位差を生成することよって達成される。行電圧が0ボルトに保たれるこれらの行では、列が+Vbiasまたは-Vbiasのいずれかにかかわらず、画素はそれらが当初あったどんな状態でも安定している。また図4に示すように、前述した以外に逆極性の電圧が使用できること、例えば、画素を作動させることが、適切な列を+Vbiasに、適切な行を-ΔVに設定することを含み得ることを理解されたい。本実施形態では、画素を解放することは、適切な列を-Vbiasに、適切な行を同じ-ΔVを設定して、画素の両端に0ボルト電位差を生成することによって達成される。
【００２４】
図5Bは、図5Aに示したディスプレイ配列を生じる図2の3×3アレイに印加された一連の行と列の電圧を示すタイミング図であり、作動画素は非反射性である。図5Aに示したフレームを書き込む前に、画素はどんな状態であってもよく、この例では、すべての行が0ボルト、すべての列が+5ボルトにある。これらの印加電圧では、すべての画素はそれらの既存の作動状態または弛緩状態で安定している。
【００２５】
図5Aのフレーム中では、画素(1,1)、(1,2)、(2,2)、(3,2)および(3,3)が作動される。これを達成するために、行1の「ライン時間」中、列1および列2は-5ボルトに、列3は+5ボルトに設定される。すべての画素は3〜7ボルトの安定ウィンドウ内にとどまるので、これはいかなる画素の状態をも変更しない。次いで行1を、0ボルトから5ボルトまで上昇し、0に戻るパルスでストローブする。これは(1,1)および(1,2)の画素を作動させ、(1,3)画素を弛緩させる。アレイ中の他のいずれの画素も影響されない。所望の通り行2を設定するために、列2を-5ボルトに、列1および列3を+5ボルトに設定する。次いで、行2に印加された同じストローブが、画素(2,2)を作動させ、画素(2,1)および(2,3)を弛緩させる。ここでも、アレイの他のいずれの画素も影響されない。行3は、同様に列2および列3を-5ボルトに、列1を+5ボルトに設定することによって設定される。行3のストローブは行3の画素を図5Aに示すように設定する。フレームを書き込んだ後、行電位は0であり、列電位は+5または-5ボルトのいずれかのままになり、次いでディスプレイは図5Aの配列で安定である。何十または何百もの行および列に対して同じ手順が使用できることを理解されたい。また、行および列の作動を実施するのに使用される電圧のタイミング、シーケンスおよびレベルは、上で概説した一般原理の範囲内で広く変更でき、上記の例は例示にすぎず、いかなる作動電圧方法も本明細書で説明したシステムおよび方法で使用できることにも留意されたい。
【００２６】
図6Aおよび図6Bは、表示装置40の一実施形態を示すシステムブロック図である。表示装置40は、例えば携帯または移動電話であってよい。ただし、表示装置40の同じ構成要素またはそのわずかな変更形態は、テレビおよびポータブルメディアプレーヤなど、様々なタイプの表示装置の例示でもある。
【００２７】
表示装置40は、ハウジング41、ディスプレイ30、アンテナ43、スピーカ45、入力装置48、およびマイクロホン46を含む。ハウジング41は、一般に、射出成形および真空成形を含む、当業者によく知られている様々な製造プロセスのいずれかから形成される。さらに、ハウジング41は、限定はしないが、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含む様々な材料のいずれかから作成できる。一実施形態では、ハウジング41は、異なる色のまたは異なるロゴ、絵またはシンボルを含む他の取外し可能な部分と交換できる(図示せず)取外し可能な部分を含む。
【００２８】
例示的な表示装置40のディスプレイ30は、本明細書で説明するように、双安定ディスプレイを含む様々なディスプレイのいずれでもあってよい。他の実施形態では、ディスプレイ30は、当業者によく知られているように、前述したプラズマ、EL、OLED、STN LCD、もしくはTFT LCDなどのフラットパネルディスプレイ、またはCRTもしくは他のチューブ装置などの非フラットパネルディスプレイを含む。しかしながら、本実施形態を説明する目的のために、ディスプレイ30は、本明細書で説明するように分岐干渉変調器ディスプレイを含む。
【００２９】
例示的な表示装置40の一実施形態の構成要素を図6Bに概略的に示す。図示の例示的な表示装置40はハウジング41を含んでおり、ハウジング41中に少なくとも部分的に囲まれたさらなる構成要素を含むことができる。例えば、一実施形態では、例示的な表示装置40は、トランシーバ47に結合されたアンテナ43を含むネットワークインターフェース27を含む。トランシーバ47はプロセッサ21に接続され、このプロセッサ21は調整ハードウェア52に接続される。調整ハードウェア52は、電圧を調整する(例えば電圧をフィルタ処理する)ように構成できる。調整ハードウェア52はスピーカ45およびマイクロホン46に接続される。プロセッサ21は入力装置48およびドライバコントローラ29にも接続される。ドライバコントローラ29はフレームバッファ28およびアレイドライバ22に接続され、アレイドライバ22はさらにディスプレイアレイ30に接続される。電源50は、特定の例示的な表示装置40設計によって必要とされるすべての構成要素に電力を供給する。
【００３０】
ネットワークインターフェース27はアンテナ43およびトランシーバ47を含むので、例示的な表示装置40はネットワークを介して1つまたは複数の装置と通信することができる。一実施形態では、ネットワークインターフェース27は、プロセッサ21の要件を緩和するためのいくつかの処理能力を有してもよい。アンテナ43は、電圧の送信および受信用の当業者に知られている任意のアンテナである。一実施形態では、アンテナは、IEEE802.11(a)、(b)または(g)を含むIEEE802.11規格に従ってRF電圧を送信および受信する。別の一実施形態では、アンテナはBLUETOOTH(登録商標)規格に従ってRF電圧を送信および受信する。携帯電話の場合、アンテナは、無線セル電話ネットワーク内で通信するために使用されるCDMA、GSM、AMPS、または他の知られている電圧を受信するように設計される。トランシーバ47はアンテナ43から受信した電圧を前処理し、その結果プロセッサ21がそれらの電圧を受信し、さらに操作することができる。またトランシーバ47はプロセッサ21から受信した電圧をも処理し、その結果それらの電圧を例示的な表示装置40からアンテナ43を介して送信することができる。
【００３１】
代替実施形態では、トランシーバ47は受信機と交換することができる。さらに別の代替実施形態では、ネットワークインターフェース27は、プロセッサ21に送るべき画像データを記憶または生成できる画像ソースに取り替えることができる。例えば、画像ソースは、画像データを含むデジタルビデオディスク(DVD)もしくはハードディスクドライブ、または画像データを生成するソフトウェアモジュールとすることができる。
【００３２】
プロセッサ21は一般に、例示的な表示装置40の全体的動作を制御する。プロセッサ21は、ネットワークインターフェース27または画像ソースから圧縮画像データなどのデータを受信し、そのデータを生画像データに、または生画像データに容易に処理されるフォーマットに処理する。次いでプロセッサ21は、処理したデータをドライバコントローラ29に、または記憶用にフレームバッファ28に送る。生データとは、典型的には画像内の各場所における画像特性を特定する情報を指す。例えば、そのような画像特性は色、彩度、およびグレースケールレベルを含むことができる。
【００３３】
一実施形態では、プロセッサ21は、例示的な表示装置40の動作を制御するためのマイクロコントローラ、CPU、または論理ユニットを含む。調整ハードウェア52は一般に、スピーカ45に電圧を送信するため、およびマイクロホン46から電圧を受信するための増幅器およびフィルタを含む。調整ハードウェア52は、例示的な表示装置40内の個別の構成要素であってよく、あるいはプロセッサ21または他の構成要素内に組み込まれてもよい。
【００３４】
ドライバコントローラ29は、プロセッサ21によって生成された生画像データをプロセッサ21から直接またはフレームバッファ28から取り、アレイドライバ22への高速伝送に適するように生画像データを再フォーマットする。具体的には、ドライバコントローラ29は生画像データを、ディスプレイアレイ30全体を走査するのに適した時間順序を有するラスター様のフォーマットを有するデータフローに再フォーマットする。次いでドライバコントローラ29はフォーマットした情報をアレイドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、独立の集積回路(IC)としてシステムプロセッサ21に結合されることが多いが、そのようなコントローラは多くの方法で実装できる。それらは、ハードウェアとしてプロセッサ21内に埋め込まれても、ソフトウェアとしてプロセッサ21内に埋め込まれても、あるいはアレイドライバ22とともにハードウェア内に完全に集積化されてもよい。
【００３５】
通常、アレイドライバ22は、ドライバコントローラ29からフォーマットされた情報を受信し、ビデオデータを、ディスプレイの画素のx-yマトリックスから来る何百もの、時には何千ものリード線に1秒当たり何回も印加される波形の並列セットに再フォーマットする。
【００３６】
一実施形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、本明細書に記載のどんなタイプのディスプレイにも適する。例えば、一実施形態では、ドライバコントローラ29は従来のディスプレイコントローラまたは双安定ディスプレイコントローラ(例えば分岐干渉変調器コントローラ)である。別の一実施形態では、アレイドライバ22は従来のドライバまたは双安定ディスプレイドライバ(例えば分岐干渉変調器ディスプレイ)である。一実施形態では、ドライバコントローラ29はアレイドライバ22と一体化される。そのような実施形態は、携帯電話、時計、または他の小面積ディスプレイなどの高集積システムにおいて共通である。さらに別の一実施形態では、ディスプレイアレイ30は通常のディスプレイアレイまたは双安定ディスプレイアレイ(例えば分岐干渉変調器のアレイを含むディスプレイ)である。
【００３７】
入力装置48は、ユーザが例示的な表示装置40の動作を制御することを可能にする。一実施形態では、入力装置48は、QWERTYキーボードまたは電話キーパッド、ボタン、スイッチ、タッチセンシティブスクリーン、感圧または感熱膜などのキーパッドを含む。一実施形態では、マイクロホン46は例示的な表示装置40用の入力装置である。マイクロホン46を使用してデータを装置に入力するとき、例示的な表示装置40の動作を制御するためにユーザが音声コマンドを与えることができる。
【００３８】
電源50は、当技術分野で知られている様々なエネルギー蓄積装置を含むことができる。例えば、一実施形態では、電源50はニッケル-カドミウム電池またはリチウムイオン電池などの充電式電池である。別の一実施形態では、電源50は、再生可能エネルギー源、キャパシタ、またはプラスチック太陽電池および太陽電池塗料を含む太陽電池である。別の一実施形態では、電源50は壁面コンセントから電力を受けるように構成される。
【００３９】
いくつかの実装では、制御プログラム可能性は、上記のように、電子ディスプレイシステム内のいくつかの場所に配置できるドライバコントローラ中に存在する。場合によっては、制御プログラム可能性はアレイドライバ22中に存在する。上記の最適化は、任意の数のハードウェアおよび/またはソフトウェア構成要素ならびに様々な構成において実施できることを当業者ならば認識されよう。
【００４０】
上記の原理に従って動作する分岐干渉変調器の構造の詳細は広く異なることがある。例えば、図7A〜図7Eは可動反射層14およびその支持構造の5つの異なる実施形態を示す。図7Aは図1の実施形態の断面図であり、金属材料14のストリップが、直交して延在している支持体18上に堆積される。図7Bでは、可動反射層14がつなぎ部32に接してコーナーのみで支持体に取り付けられている。図7Cでは、可動反射層14が、可撓性金属を含み得る変形可能層34から吊るされている。変形可能層34は、直接または間接的に、変形可能層34の周辺部の周りで基板20に接続される。これらの接続は本明細書では支持ポストと呼ばれる。図7Dに示す実施形態は、その上に変形可能層34が横たわる支持ポストプラグ42を有する。可動反射層14は図7A〜図7Cのようにキャビティ上で吊るされたままであるが、変形可能層34は、変形可能層34と光学スタック16との間の穴を充填することによって支持ポスト18を形成しない。そうではなく支持ポストは、支持ポストプラグ42を形成するために使用される平坦化材料を用いて形成される。図7Eに示す実施形態は、図7Dに示した実施形態に基づくが、図7A〜図7Cに示した実施形態のいずれか、ならびに図示しない追加の実施形態とともに動作するように構成してもよい。図7Eに示す実施形態では、金属または他の導電材料の追加の層を使用してバス構造44を形成する。これにより分岐干渉変調器の背面に沿った電圧ルーティングが可能になり、本来は基板20上に形成しなければならなかったいくつかの電極がなくなる。
【００４１】
図7に示す実施形態などの実施形態では、分岐干渉変調器は、画像が、透明基板20の正面、すなわち変調器が配置された側面の反対側から見られる直視型装置として機能する。これらの実施形態では、反射層14は、変形可能層34を含む、反射層の、基板20の反対側の分岐干渉変調器の一部を光学的に遮蔽する。これにより画質に悪影響を及ぼさずに遮蔽領域を構成し操作することが可能になる。そのような遮蔽は図7Eのバス構造44を可能にし、このバス構造44は、アドレス指定およびそのアドレス指定から生じる動作など、変調器の電気機械的性質から変調器の光学的性質を分離する能力を提供する。この分離可能な変調器構成は、選択され、互いに独立に機能すべき変調器の電気機械的態様および光学的態様に使用される構造設計および材料を可能にする。さらに、図7C〜図7Eに示した実施形態は、反射層14の光学的性質をその機械的性質から分離することに由来し、変形可能層34によって達成されるさらなる利益を有する。これにより、反射層14に使用される構造設計および材料を光学的性質に関して最適化し、変形可能層34に使用される構造設計および材料を所望の機械的性質に関して最適化することが可能になる。
【００４２】
前述のように、分岐干渉変調器は行電圧と列電圧との差によって駆動される。「列」および「行」という用語は、どちらも垂直方向または水平方向に配向できるという点で幾何学的に任意であることを理解されたい。本開示では、「列」を、画像データに依存する電圧を受信する表示入力のセットと考える。「行」を、上記の連続的な行ストローブ入力電圧など、画像データとともに変化しない電圧を受信する表示入力のセットと考える。
【００４３】
表示装置のいくつかの実施形態では、ディスプレイとドライバ回路との間に必要とされる行接続の数を減らすことが望ましい。例えば、カラー画素を有するディスプレイは、同数の画素を有する白黒ディスプレイの3倍の列および4倍の行を有することがある。これらのカラー実施形態では、各画素は、4つの赤、4つの青、および4つの緑の変調器を備えることができる。12個の「サブピクセル」のセットの反射状態が、全体として知覚される画素の色を決定する。したがって、通常は、4倍の行ドライバ出力が必要になる。その場合、より少ない行駆動ラインを有するドライバ回路を用いてそのようなディスプレイを駆動することが好ましい。モバイル適用例に組み込まれる表示装置のいくつかの実施形態では、ディスプレイドライバが総ディスプレイモジュールコストのかなりの部分を占める。このコストは、ドライバ回路とディスプレイとの間に必要とされる接続の数に直接関係することが多い。ディスプレイアレイとドライバ回路との間に必要とされる行接続の数を減らすことが、電子回路のコストの削減につながるので好ましい。
【００４４】
図8は、ディスプレイアレイと、ディスプレイに対する行入力ラインを低減する多重分離器とを組み込んだ電子装置の一実施形態を示すシステムブロック図である。図8では、入力として行ドライバ出力電圧と、制御回路54によって生成された制御電圧の別個のセットとを有する多重分離器52によってディスプレイアレイに対するN個の行電圧が生成される。図8に示すように、ディスプレイはN個の行を有し、行ドライバ24はq個の出力を有し、制御回路54はp個の出力を有することができる。いくつかの有利な実施形態では、制御回路54は行ドライバ24の一部として実装される。q+pがNよりも著しくより小さく、多重分離器がディスプレイアレイに隣接しておよび/またはディスプレイアレイとともに簡単で廉価に製造できるならば、全体としてのシステムコスト削減が得られる。
【００４５】
ディスプレイの一般的な駆動方式では、一連の行のうちの1つが選択されるが、残りの行は選択されない。選択された行は、その行の画素が対応する画像データで更新されるような電圧によって駆動される。選択されなかった行は、ヒステリシスループ内で電圧によって駆動され、したがってそれらの画素は変化しないままとなる。次いで、この動作を残りの行について連続的に1度に1回繰り返してフレームを生成する。図4、図5Aおよび図5Bに関して上述した実施形態では、選択された行は+5または-5ボルトで駆動されるが、選択されなかった行は0ボルトで駆動される。
【００４６】
図8に示したシステムでは、多重分離器は多くの様々な方法で実装できる。実装の1つのタイプは抵抗器ベースである。抵抗器ベースの多重分離器は、能動スイッチベースの多重分離器と比較して相対的に低コストであるので望ましいことがある。ただし、抵抗器ベースの多重分離器も、漏れ電流、限定された選択比、および複数の電圧レベルが必要とされる複雑な制御方式など、1つまたは複数の問題が生じることがある。
【００４７】
選択比とは、選択されなかった出力の最大振幅に対する選択された出力の振幅の比である。抵抗器ベースの多重分離器は通常、0でない出力を有する「部分的にオン」の状態でいくつかの選択されない出力を有し、したがって有限値の選択比となる。選択比が低いと抵抗器ベースの多重分離器が適用例に適さなくなることがある。多くのディスプレイアレイでは、3以上の選択比が必要とされる。さらに、漏れ電流は、部分的にオンの出力数の増加、および選択比の低減とともに増大する傾向ある。
【００４８】
図9は、図8に示した多重分離器の一実施形態で使用される3端子抵抗器スターの一実施形態を示す。3端子抵抗器スターは、3つの入力端子x、yおよびz、ならびに1つの出力端子を有する。各入力端子は、3つの一連の抵抗器Rx、RyおよびRzのうちの1つを介して出力端子に接続される。これらの抵抗器の抵抗は相互に値が異なってよいが、有利な一実施形態ではすべての3つの抵抗器は同じ抵抗を有する。
【００４９】
すべての3つの入力端子が所望の出力電圧に設定された場合、スターネットワークの出力はその電圧になる。入力端子のうちの1つのみが所望の出力電圧に設定された場合、出力は抵抗器の抵抗に応じてその電圧の整数分の1になる。例えば、これらの抵抗器が同じ抵抗を有する場合、出力は所望の出力電圧の1/3になる。
【００５０】
図10は、行出力の各々に対して1つの3端子抵抗器スターを使用する、図8に示した多重分離器の一実施形態を示す概略図である。多重分離器は入力信号の3つのグループを有し、各グループはn個の入力信号を含む。例示的な実施形態ではn=3である。nは3以外の整数に等しくてもよいことを当業者ならば認識されよう。グループxは3つの信号x1、x2およびx3を含む。グループyおよびzの各々は、それぞれ3つの信号y1〜y3およびz1〜z3を含む。多重分離器は、n2個(この例ではn=3なので9個)の抵抗器ノードのアレイを含む。各抵抗器ノードは、図9に示した3端子抵抗器スターである。各抵抗器スターの3つの入力端子は、3つの入力信号グループの各々から1つずつ含む3つの入力信号に接続される。各抵抗器スターネットワークの出力はディスプレイアレイ30の別々の行に接続される。例示的な実施形態では、ディスプレイアレイ30は9つの行を有し、各行は、1から9の整数で示された抵抗器スター出力によって駆動される。抵抗器スターは、各抵抗器スターが他の抵抗器スターと1つの入力信号しか共有しないようなトポロジで、x個、y個およびz個の入力に接続される。
【００５１】
図11は、図10の多重分離器に印加された一連の電圧、およびディスプレイの行に印加された生じた電圧を示すタイミング図である。議論をわかりやすくするために、行1の生じた電圧出力のみを示してある。記載の原理を追加の行に拡張することは簡単である。例示的な実施形態では、各ディスプレイ画素は図3のヒステリシス特性を有し、各画素は3〜7ボルトの安定性ウィンドウを有する。各列は、画素を作動するための+5ボルト、または画素を解放するための-5ボルトのいずれかに設定される。入力電圧(x1〜x3、y1〜y3およびz1〜z3)の各々は、2つの所定電圧のうちの一方にある。一実施形態では、2つの所定電圧は、0ボルト(すなわち接地)または+5ボルトである。異なるヒステリシス特性を有するディスプレイアレイについては、本明細書で示した実施形態を開示された原理に従って簡単に適合させることができる。
【００５２】
行1の「ライン時間」の開始では、入力電圧のすべての3つのグループが0ボルトにある。したがって、行1〜9はすべて0ボルトにある。これらの印加電圧で、すべての画素はそれらの既存の作動状態または弛緩状態において安定であり、作動状態および弛緩状態には各画素間に5ボルトの電位差がある。行1のライン時間の間、入力電圧x1、y1およびz1はすべて+5ボルトに増加するが、残りの入力電圧は0ボルトに設定される。それに応答して、行1の電圧は+5ボルトになる。行1の画素は、3〜7ボルトの安定性ウィンドウの外側での0または10ボルトの電位差に従属するので、列に印加された画像データに従って更新される。
【００５３】
各抵抗器スターは他の抵抗器スターと1つの入力信号しか共有しないので、行1に結合された抵抗器スター以外の抵抗器スターの各々は1つの入力電圧しか+5ボルトに設定されない。したがって、行2〜9に結合されたこれらの抵抗器スターの出力は0ボルトまたは1.67ボルトのいずれかである。したがって、行2〜9の画素は3〜7ボルトの安定性ウィンドウ内にあり、変化しないままである。行1のライン時間の間、行2、3、6、8、4および7では行1のライン時間中に1.67ボルトの電圧が生じ、行5および9は0ボルトを受ける。
【００５４】
行2のライン時間の間、行ドライバ出力電圧x1は+5ボルトのままである。y1およびz1の入力電圧は0に降下し、y2およびz2の入力電圧は+5ボルトに増加する。上記の議論と同様、行2の画素は予想通りに更新されるが、他の行の画素は変化しないままである。行3〜9も、上記の手法に従うことにより2レベル行ストローブ入力の異なる組合せを用いて適切に更新できる。
【００５５】
例示的な駆動方式では、入力電圧(x、yおよびz)の3つのグループのうちの1つは、図8の行ドライバ出力電圧として考えることができるが、他の2つのグループは図8の制御電圧として考えることができる。行ドライバ出力電圧としての特定のグループ(x、yまたはzのいずれか)の割当ては任意であり、多重分離器の動作に影響を与えない。
【００５６】
例示的な実施形態では、行ドライバ出力信号の可能な電圧レベルは、多重分離器が使用されないときと同じである。また、制御電圧も同じ電圧レベルを有する。したがって、多重分離器の制御は、複数の電圧レベルを生成するかまたは複雑なマルチレベル出力パターンを生成するために行ドライバ24または制御回路54を必要としない。比較すると、多くの既存の適用例は、多重分離器が適切に動作できるように使用するためにより多数の電圧レベルを必要とする。さらに、例示的な実施形態は、3という比較的高い選択比を提供する。
【００５７】
考察すべき別の要素は消費電力である。すべての選択されない抵抗器スター、すなわち選択された行に出力が接続されない抵抗器スターの中でも(「部分的に選択された抵抗器スター」とも呼ばれる)いくつかの抵抗器スターは、+5ボルトにおける1つの入力端子、および接地(「0ボルト」)における他の2つの入力端子を有する。これらの部分的に選択された抵抗器スターに関連する漏れ電流が存在する。漏れ電流による消費電力は、nおよび抵抗値の関数として計算できる。例えば、各抵抗器が10キロオームの抵抗を有し、nが9に等しいとき、全体として40mWの電力が損失される。この例示的な実施形態の消費電力は他の多くの解決策と比較すると低い。
【００５８】
n=3である例示的な実施形態では、多重分離器の9つの入力は、9つの出力を生成する。ただし、この方式はどんな整数nにも拡大縮小可能である。多重分離器の3n個の入力はn2個の出力を生成し、結果として3/nのディスプレイ行への出力リード線の削減比になる。これは、ディスプレイ回路に結合される制御/ドライバラインの総数を減らす。例えば、n=9を選択することにより、27個の入力が81個の出力を生成することが可能になる。その回路の複数のインスタンスを一緒に使用して、例えば640個の出力を駆動することができる。nがより大きくなると、この回路が提供するリード線削減も増加する。
【００５９】
図12は、nの任意の値に対する図10の多重分離器の抵抗器スターのアレイを接続する方法を示す。2Dグリッドの各ノードは抵抗器スターを表す。信号の第1のグループx1〜x4は列のセットに接続されるが、信号の第2のグループy1〜y4は行のセットに接続される。
【００６０】
信号の第3のグループz1〜z4は、段階的手法で抵抗器スターのアレイの対角線的に関連するノードに接続される。信号z1はアレイの対角線上のノードに接続される。z2が接続されるノードのグループは、対角線の右側で対角線に最も隣接して位置する利用可能なノードと、対角線の左側で対角線から最も離れて位置するコーナーノードとを含む。z2に関して説明した段階を繰り返して、残りのz個の信号の各々についてノードのグループを選択することができ、最後のz番目の入力は、対角線の左側で対角線に最も隣接して位置するノードと、対角線の右側で対角線から最も離れて位置するコーナーノードとに接続される。
【００６１】
n=4の場合の接続が図12に示されている。例えば、x3に接続されたノードは、他のxまたは共通のyもしくはzの信号を共有しないことに留意し得よう。これは、選択されるどんな入力にも当てはまる。したがって、この接続方式では、いかなるノードの対も2つ以上の共通の入力を共有しない。
【００６２】
上記とは反対極性の電圧を使用することができ、例えば、画素を作動させることは、適切な列を+5ボルトに、および適切な行を-5ボルトに設定することを含むことができることに留意されたい。その場合、画素を解放することは、適切な列を-5ボルトに、および適切な行を同じ-5ボルトに設定して、画素間に0ボルトの電位差を生成することによって達成される。
【００６３】
また、行および列の作動を実施するのに使用される電圧のタイミング、シーケンスおよびレベルは、上で概説した一般原理の範囲内で広く変更でき、上記の例は例示にすぎず、いかなる作動電圧方法も本明細書で説明したシステムおよび方法で使用できることにも留意されたい。
【００６４】
図13は、多重分離器の別の一実施形態を示す概略図である。この実施形態は、図10に示した実施形態にさらなる3つの抵抗器スターを追加する。第1の追加の抵抗器スターでは、すべての3つの入力端子が、同じ信号グループxからの3つの入力信号に接続される。第2および第3の追加の抵抗器スターの各々では、すべての3つの入力端子が、それぞれ同じ信号グループyおよびzからの3つの入力信号に接続される。任意の整数nについて、各追加の抵抗器スターが各信号グループ内の3つの信号に接続し、2つの追加の抵抗器が2つ以上の入力信号を共有しないように、1つまたは複数の追加の抵抗器スターが信号グループごとに追加される。
【００６５】
この変更により、同数の入力に対してより多くの出力を生成し、それによって必要とされる行接続の数をさらに減らすことが可能になる。n=3の場合、3個の追加の出力がある。n=9の場合、信号グループ当たり12個の追加の出力があり、追加のノードは合計36個になる。
【００６６】
この機能要件を満たすトポロジのより多くの実施形態は下記のように特定できる。3n個の入力信号を有する多重分離器の場合、3n個の要素のうちのあらゆる異なる要素の対が3n元集合の3元部分集合のうちのせいぜい1つに含まれるような、これらの3元部分集合の集合を見つけよ、という問題を解くことによって、トポロジを構成することができる。3n元集合は3n個の入力信号に対応する。各3元部分集合は、抵抗器スターに接続された3つの入力信号に対応する。そのような集合が見つかると、3元部分集合ごとに1つの抵抗器スターを割り当てることによって多重分離器を構成することができる。数学界でよく知られている設計であるシュタイナートリプル(Steiner Triple)システムは、N元集合のあらゆる要素の対が3元集合のうちのちょうど1つに含まれるような、N元集合の3元部分集合の集合であり、ただしNは1(mod 6)または3(mod 6)のいずれかである。N=3nのいかなるシュタイナートリプルシステムも、上で定義した数学的問題の解であり、したがって機能要件を満たすトポロジに対応する。
【００６７】
前述した実施形態では、各3端子抵抗器スターは3つの入力端子を含み、各入力端子は別々の一連の抵抗器を介して出力端子に接続される。本実施形態は、今度は各抵抗器スターが4つの入力端子を含み、各端子が別々の一連の抵抗器を介して出力端子に接続されるように変更できる。そのような4端子抵抗器スターは、各4端子抵抗器スターが他の4端子抵抗器スターと1つの入力信号しか共有しないようなトポロジで、互いに接続できる。これにより選択比が3から4に改善される。
【００６８】
この要件を満たすトポロジは、図12のn個のプレーンを3次元に積み重ね、3次元に延在しているノードであって、信号の第4のグループのうちの1つを用いて各プレーン内の同じ2D位置に対応するノードの各シーケンスを接続することによって確立できる。本実施形態では、4n2個の総入力ラインが、n3個の出力を生成し、その結果4/nの削減比および4の選択比が得られる。
【００６９】
本明細書で説明したトポロジが唯一ではなく、せいぜい1つの入力を共有する出力を有する他の様々な方式が可能である。異なる構成は、選択比、漏れ電流、およびリード線削減の点で異なる特徴を有する。最も有利なものは特定の適用例に依拠する。
【００７０】
本発明の行多重分離回路の一部を形成する受動インピーダンス構成要素およびネットワークは、固定値を有しなくてよいことに留意されたい。さらに、多重分離回路は、トランジスタまたは他のタイプのスイッチなどの能動構成要素がまったくない必要があるというわけではない。多くの有利な実施形態では不要であるが、適切な時間に適切なインピーダンスに切り替えるためにスイッチが有用なことがある。また、制御可能な値の抵抗器を有することが有利なことがある。これは、適切な時間に回路中の適切な抵抗器の抵抗を上げて、書込みプロセス中の画素の理想的な駆動および保持電圧により厳密に一致するように制御できる局部抵抗加熱回路を用いて達成できる。これらの実施形態は、複雑さおよびコストが増加するという欠点があるが、場合によっては有用である。
【００７１】
以上の説明では、本発明のいくつかの実施形態について詳述した。しかしながら、上記の記述がどんなに詳細に思われても、本発明は多数の方法で実施できることを理解されたい。本発明のいくつかの特徴または態様を説明するときの特定の用語の使用は、その用語が関連する本発明の特徴または態様の特定の特性を含むことに制限されるように、その用語が本明細書で再定義されていることを暗示するものと解釈すべきでないことに留意されたい。
【符号の説明】
【００７２】
12a  分岐干渉変調器
12b  分岐干渉変調器
14  可動反射層
14a  可動反射層
14b  可動反射層
16  光学スタック
16a  光学スタック
16b  光学スタック
18  支持ポスト
19  ギャップ
20  透明基板
21  プロセッサ
22  アレイドライバ
24  行ドライバ回路
26  列ドライバ回路
27  ネットワークインターフェース
28  フレームバッファ
29  ドライバコントローラ
30  表示アレイ
32  つなぎ部
34  変形可能層
40  表示装置
41  ハウジング
42  支持ポストプラグ
43  アンテナ
44  バス構造
45  スピーカ
46  マイクロホン
47  トランシーバ
48  入力デバイス
50  電源
52  調整ハードウェア
54  制御回路
【図１】
2010519567.tif 000003
【図２】
2010519567.tif 000004
【図３】
2010519567.tif 000005
【図４】
2010519567.tif 000006
【図５Ａ】
2010519567.tif 000007
【図５Ｂ】
2010519567.tif 000008
【図６Ａ】
2010519567.tif 000009
【図６Ｂ】
2010519567.tif 000010
【図７Ａ】
2010519567.tif 000011
【図７Ｂ】
2010519567.tif 000012
【図７Ｃ】
2010519567.tif 000013
【図７Ｄ】
2010519567.tif 000014
【図７Ｅ】
2010519567.tif 000015
【図８】
2010519567.tif 000016
【図９】
2010519567.tif 000017
【図１０】
2010519567.tif 000018
【図１１】
2010519567.tif 000019
【図１２】
2010519567.tif 000020
【図１３】
2010519567.tif 000021
【手続補正書】
【提出日】平成20年12月8日(2008.12.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
微小電気機械システム(MEMS)表示要素のアレイと、
前記アレイに結合され、第１の数の入力信号を受信するとともに、前記アレイを駆動するための第２の数の行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備える、複数の受動インピーダンスネットワーク回路と
を備える表示装置であって、
前記第２の数は、前記第１の数よりも大きく、
表示要素の各行は、異なる受動インピーダンスネットワーク回路に接続されており、
各受動インピーダンスネットワークについて、前記出力が前記3つ以上の入力によって制御され、各入力が2つの所定電圧のうちの一方にある、
表示装置。
【請求項２】
各受動インピーダンスネットワークは、抵抗器ネットワークを備える、請求項1に記載の装置。
【請求項３】
各受動インピーダンスネットワークは、実質的に同じである、請求項1に記載の装置。
【請求項４】
各受動インピーダンスネットワーク回路は、3つ以上の抵抗器をさらに備え、
各抵抗器は、前記入力の異なる1つを前記出力に接続する、請求項1に記載の装置。
【請求項５】
前記3つ以上の抵抗器は、実質的に同じ抵抗を有する、請求項4に記載の装置。
【請求項６】
前記所定電圧のうちの一方は、接地電圧である、請求項1に記載の装置。
【請求項７】
微小電気機械システム(MEMS)表示要素のアレイと、
前記アレイに結合され、第１の数の入力信号を受信するとともに、前記アレイを駆動するための第２の数の行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備える、複数の受動インピーダンスネットワーク回路と
を備える表示装置であって、
前記第２の数は、前記第１の数よりも大きく、
表示要素の各行は、異なる受動インピーダンスネットワーク回路に接続されており、
各受動インピーダンスネットワーク回路は、他の受動インピーダンスネットワーク回路と1つの入力のみを共有する、
表示装置。
【請求項８】
前記複数の受動インピーダンスネットワーク回路は、スタイラートリプルシステムに従って構成される、請求項7に記載の装置。
【請求項９】
ディスプレイと、
前記ディスプレイと電気的に連通しており、画像データを処理するように構成されたプロセッサと、
前記プロセッサと電気的に連通しているメモリ装置と
をさらに備える請求項7に記載の装置。
【請求項１０】
前記ディスプレイに少なくとも1つの信号を送信するように構成されたドライバ回路をさらに備える請求項9に記載の装置。
【請求項１１】
前記画像データの少なくとも一部を前記ドライバ回路に送信するように構成されたコントローラをさらに備える請求項10に記載の装置。
【請求項１２】
前記画像データを前記プロセッサに送信するように構成された画像ソースモジュールをさらに備える請求項9に記載の装置。
【請求項１３】
前記画像ソースモジュールは、受信機、トランシーバ、および送信機のうちの少なくとも1つを備える、請求項12に記載の装置。
【請求項１４】
入力データを受信し、前記入力データを前記プロセッサに通信するように構成された入力装置をさらに備える請求項9に記載の装置。
【請求項１５】
基板上に微小電気機械システム(MEMS)表示要素のアレイを形成する段階と、
前記アレイに結合され、第１の数の入力信号を受信するとともに、前記アレイを駆動するための第２の数の行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、
前記第２の数は、前記第１の数よりも大きく、
表示要素の各行が、異なる受動インピーダンスネットワーク回路に接続されており、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備え、各受動インピーダンスネットワークについて、前記出力が前記3つ以上の入力によって制御され、各入力が2つの所定電圧のうちの一方にある、複数の受動インピーダンスネットワーク回路を形成する段階と
を含む、表示装置を製造する方法。
【請求項１６】
前記所定電圧のうちの一方が接地電圧である、請求項15に記載の方法。
【請求項１７】
基板上に微小電気機械システム(MEMS)表示要素のアレイを形成する段階と、
前記アレイに結合され、第１の数の入力信号を受信するとともに、前記アレイを駆動するための第２の数の行出力電圧を供給するように構成された複数の受動インピーダンスネットワーク回路であって、各受動インピーダンスネットワークが表示要素の行への出力および3つ以上の入力を備える、複数の受動インピーダンスネットワーク回路を形成する段階と
を含む表示装置を製造するための方法であって、
前記第２の数は、前記第１の数よりも大きく、
表示要素の各行は、異なる受動インピーダンスネットワーク回路に接続されており、
前記複数の受動インピーダンスネットワーク回路は、各受動インピーダンスネットワーク回路が他の受動インピーダンスネットワーク回路と1つの入力しか共有しないような様式で、互いに接続される、
方法。
【国際調査報告】
2010519567.tif 000022
2010519567.tif 000023
2010519567.tif 000024