(57)【要約】  方法は、基板上に配置されたシード層の上へ導電性材料のピラー（柱）をめっきすること、ピラーを充填材料で取り巻いてピラーと充填材料とにより集合的に第１のパッケージを画成すること、および第１のパッケージから基板を除去することを含む。
2010519410.tif 000002
【特許請求の範囲】
【請求項１】
シード層支持基板上にフォトレジストを塗付する工程と；
前記フォトレジスト内の、配線が配置される位置に開口部を画成する工程であって、前記開口部は前記位置まで下方に延び、前記位置で前記シード層を露出させる工程と；
めっき金属が所望の高さに堆積するまで、前記露出したシード層にめっきを施す工程と；
前記堆積しためっき金属をそのまま残した状態で、前記フォトレジストを除去する工程と；
前記フォトレジストの除去により生じた容積部に充填材料を塗付する工程と；
前記基板を除去する工程とを備える；
パッケージの形成方法。
【請求項２】
前記フォトレジストを塗付する工程に先立って、前記基板上にシード層を形成する工程を更に備える；
請求項１の方法。
【請求項３】
前記シード層を形成する工程は、前記基板の表面の実質的部分上に前記シード層を成層する工程を備える；
請求項２の方法。
【請求項４】
前記シード層を形成する工程は、前記基板の表面の局在化した部分上に前記シード層を成層する工程を備える；
請求項２の方法。
【請求項５】
前記シード層を成層する工程は、接続点およびトレースを画成することを備える；
請求項４の方法。
【請求項６】
前記シード層が電気トレースとしての使用に適する厚さに堆積するまで前記シード層をめっきする工程を更に備える；
請求項４の方法。
【請求項７】
前記開口部を画成する工程は、幅５０μｍ以下の開口部を画成する工程を備える；
請求項１の方法。
【請求項８】
前記開口部を画成する工程は、幅２０μｍ以下の開口部を画成する工程を備える；
請求項７の方法。
【請求項９】
前記開口部を画成する工程は、５０μｍ以下のピッチで開口部を画成する工程を備える；
請求項１の方法。
【請求項１０】
前記開口部を画成する工程は、２０μｍ以下のピッチで開口部を画成する工程を備える；
請求項１の方法。
【請求項１１】
基板上に配置されるシード層から上に導電性材料の複数のピラーをめっきする工程であって、少なくとも第１のピラーの幅が５０μｍ以下であり、少なくとも第２のピラーの第３のピラーに対するピッチが５０μｍ以下である工程と；
前記ピラーを充填材料で取り巻いて前記ピラーと充填材料とにより集合的に第１のパッケージを画成する工程と；
前記第１のパッケージから前記基板を除去する工程とを備える；
方法。
【請求項１２】
フォトレジスト内の開口部を使用して前記ピラーを画成する工程を更に備える；
請求項１１の方法。
【請求項１３】
前記第１のパッケージの表面上に新たなシード層を塗布する工程を更に備える；
請求項１１の方法。
【請求項１４】
前記新たなシード層を用いて、前記第１のパッケージ上に第２のパッケージを形成する工程を更に備える；
請求項１３の方法。
【請求項１５】
前記第１のパッケージを前記第２のパッケージに結合する工程を更に備える；
請求項１１の方法。
【請求項１６】
前記第２のパッケージが請求項１１の方法に従って形成された、
請求項１５の方法。
【請求項１７】
請求項１１の方法に従って形成される第１のパッケージと；
請求項１１の方法に従って形成される第２のパッケージであって、前記第１のパッケージが前記第２のパッケージに当接して電気的に接続する、第２のパッケージとを備える；
装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気的接続に関し、より詳細には、かかる電気的接続のためのパッケージ形成プロセスに関する。
【背景技術】
【０００２】
参照することにより、本明細書に組み込まれる米国特許出願第１１／３２９，４８１号、１１／３２９，５０６号、１１／３２９，５３９号、１１／３２９，５４０号、１１／３２９，５５６号、１１／３２９，５５７号、１１／３２９，５５８号、１１／３２９，５７４号、１１／３２９，５７５号、１１／３２９，５７６号、１１／３２９，８７３号、１１／３２９，８７４号、１１／３２９，８７５号、１１／３２９，８８３号、１１／３２９，８８５号、１１／３２９，８８６号、１１／３２９，８８７号、１１／３２９，９５２号、１１／３２９，９５３号、１１／３２９，９５５号、１１／３３０，０１１号、および１１／４２２，５５１号は、半導体ウェハの小さく深いバイアや、電気接点を形成するさまざまな手法を説明している。本発明者の手法は、以前には達成できなかったバイア密度、および配置を可能にし、チップ、ダイ、ウェハ規模で実施可能である。しかし、これらの手法が高密度配線の形成に用いられたとしても、こうした高密度配線を有していて「直ぐに使える」つまり市販で安く入手できるパッケージは、目下のところ見当たらない。
【０００３】
従って、そのような高密度配線を有する、利用可能な安価なパッケージに対するニーズがある。
【発明の概要】
【０００４】
本発明者は、上記の援用出願で説明されるような、高密度に集合させた小バイアを含むチップやダイとともに使用可能で安価なパッケージを生成する方法を発明した。本発明者の手法により、２５μｍ以内のオーダー、多くの場合１０μｍ以内、の極小ピッチで、安価で精確なパッケージ接続の形成が可能になる。更に、同じ手法を異なる材料に適用することにより、パッケージを、例えば熱膨張、強度、たわみ／剛性の観点から見た特定の用途に適合させたり、特別に要求されるまたは所望される厚さに合わせることが可能になる。
【０００５】
本発明者の手法の一態様は、基板上に配置されたシード層の上へ導電性材料のピラー（柱）をめっきすること、ピラーを充填材料で取り巻いてピラーと充填材料とにより集合的に第１のパッケージを画成すること、および第１のパッケージから基板を除去することを含む。
【０００６】
本発明者の手法の別の態様は、パッケージ形成プロセスを含む。このプロセスは、シード層支持基板上にフォトレジストを塗付すること、フォトレジストの、配線が配置される位置に開口部を画成すること（この開口部はシード層まで下に延びてシード層を露出させる）、めっき金属が所望の高さに堆積するまで、露出したシード層をめっきすること、堆積しためっき金属をそのまま残した状態でフォトレジストを除去すること、フォトレジストの除去により生じた容積部に充填材料を塗付すること、および基板を除去することを含む。
【０００７】
本明細書で説明する利点および特長は、代表的な実施例から得られる多くの利点および特長の内の僅かでしかなく、本発明の理解を助けるために提示するに過ぎない。言うまでもなく、それらは特許請求の範囲によって定義される本発明を制限したり、特許請求の範囲の均等物を制限したりするものと解釈すべきではない。例えば、これら利点のいくつかが相互に矛盾し、単一の実施例に同時にあてはまらないことがある。同様に、いくつかの利点が本発明の一の態様にあてはまるものの、他の態様にはあてはまらない場合がある。従って、特長および利点についてこの概要が、均等を判定する際の手掛かりになると考えるべきではない。本発明の更なる特長および利点は、以下の説明、図面、および特許請求の範囲から明らかになろう。
【図面の簡単な説明】
【０００８】
【図１】本明細書で説明するプロセスのベース部としての役割を担うことになる基板１００の部分の略図である。
【０００９】
【図２】メタライジングによるシード層成層後の、基板１００の部分の略図である。
【００１０】
【図３】フォトレジストが塗付され、さらにパターン形成されてシード層に達する開口部が生成された、図２の基板の部分の略図である。
【００１１】
【図４】めっき完了後の基板の部分の略図である。
【００１２】
【図５】フォトレジスト除去後の基板の部分の略図である。
【００１３】
【図６】パッケージ材料が完全に硬化した後の基板の部分の略図である。
【００１４】
【図７】基板とシード層除去後のパッケージの略図である。
【００１５】
【図８】図７の断面を含むパッケージの部分の下面の略図である。
【００１６】
【図９】めっきピラーパッケージを形成する速成手法の高度な変形例を示す略図である。
【図１０】めっきピラーパッケージを形成する速成手法の高度な変形例を示す略図である。
【図１１】めっきピラーパッケージを形成する速成手法の高度な変形例を示す略図である。
【図１２】めっきピラーパッケージを形成する速成手法の高度な変形例を示す略図である。
【図１３】めっきピラーパッケージを形成する速成手法の高度な変形例を示す略図である。
【図１４】めっきピラーパッケージを形成する速成手法の高度な変形例を示す略図である。
【図１５】めっきピラーパッケージを形成する速成手法の高度な変形例を示す略図である。
【図１６】めっきピラーパッケージを形成する速成手法の高度な変形例を示す略図である。
【００１７】
【図１７】図１０〜図１５の変形例を、図２〜図７の基本的手法における基板として用いて生成したパッケージの変形例の略図である。
【００１８】
【図１８】図１０〜図１５の変形例を用いて、第１のパッケージを生成した後、そのパッケージを基板として用いて同じ変形手法で生成したパッケージの変形例の略図である。
【発明を実施するための形態】
【００１９】
包括的には、本発明者の手法は、フォトリソグラフィおよびめっき技術を用いてウェハまたは他の好適な基板上に一連の配線を堆積させる。従って、極小ピッチで微細な配線を形成することができる。なぜなら、それを達成できるかどうかは、偏に、フォトリソグラフィで配線を画成する能力と、それぞれの所望の高さまでめっきを行う能力とにかかっているからである。更に、本明細書に記載する手法を用いて形成されるパッケージの厚さは、約１０μｍの薄厚から１０００μｍ以上まで、広い範囲に及ぶ（本明細書を通して参照する測定値は厳密さを意図してはおらず、特定用途ごとに許容される測定上または製造上の正／負の公差を考慮することに留意）。
【００２０】
図１〜図８は、めっきピラーパッケージを形成する速成手法の基本形を略図で集合的に示す。
【００２１】
図１は、本明細書で説明するプロセスにおいて、ベース部としての役割を担う基板１００の部分の略図である。特定の実施に応じて、基板１００は、半導体ウェハ、セラミックウェハ、または、本プロセスでの操作に耐えることができ、最終的に形成されたパッケージを損傷せずに除去できる特性を持つ何らかの他の材料であってもよい。
【００２２】
配線間のピッチは狭いことがあり得るので、理想的には、基板１００は非常に平坦であることが望ましい（例えば、標準８インチウェハの場合、全体でのバウまたはディッシュは１０μｍ未満とし、１０μｍを大幅に下回ることが望ましい）。
【００２３】
プロセスは、基板１００のメタライジングから始まり、基板１００に金属の薄層を塗付し、それにより後続のめっき作業（非電解または電気めっき）のためのシード層を形成する。メタライゼーションは、例えば（化学的または物理的）蒸着プロセスまたは任意の他の好適なプロセスにより行うことができる。変形例によっては、基板自体を金属または合金とすることもできる。その場合、基板自体がシード層の役割を果たすなら、メタライジングステップをオプションにしたり、省いたりすることができる。
【００２４】
特定の実施に応じて、以下で述べるように、メタライジング作業を、特定の領域（例えば、パッケージが最終的に取り付けられるチップの面積に対して適切な大きさに調整した面積）に限定するか、あるいは、画成された接続ポイントの近傍にまで更に限定して、基板全体に亘って好都合に実行することができる。
【００２５】
図２は、メタライジングによりシード層２００を成層した後の基板１００の部分の略図である。
【００２６】
図３は、フォトレジスト３００を塗付し、さらにパターン形成してシード層２００の各部分まで下に延び、シード層２００の各部分を露出させた開口部３０２，３０４，３０６，３０８が生成された図２の基板１００の部分の略図である。
【００２７】
特定の実施に応じて、フォトレジスト３００は流動タイプであっても、固体タイプであってもよい。半導体処理で使用される従来の流動性フォトレジストは、このプロセスでの使用に好適である。好適な固体フォトレジストには、Ｒｉｓｔｏｎ（登録商標、以下同様）ドライフィルムフォトレジスト商品シリーズがあり、具体的にはＲｉｓｔｏｎ  ＰｌａｔｅＭａｓｔｅｒ、ＥｔｃｈＭａｓｔｅｒ、ＴｅｎｔＭａｓｔｅｒ商品シリーズのフォトレジストであり、すべてＥ．Ｉ．ｄｕ  Ｐｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ＆Ｃｏから市販されている。
【００２８】
例示のため図３に示すように、開口部は何れも、約１４０μｍ長の、基板１００の断面内に収まり、左側にある３つの開口部は、幅が約１０μｍでピッチが２０μｍである。もちろん、特定の実施に従って、開口部は任意の所望の大きさでよいが、本手法は、開口部の幅５０μｍ以内、場合によっては幅１０μｍ未満、そして開口部のピッチ５０μｍ以内、場合によっては同じくピッチ１０μｍ未満である高密度配線にとって最も有利である。
【００２９】
次に、基板をめっき槽に浸漬し、パターン形成されたフォトレジスト３００を通過して露出したシード層２００の各部にめっき金属４００を堆積させる。これは、バイアに、例えば、従来の電気めっきや無電解めっきプロセスを施すことである。特定の用途に応じて、めっき金属４００を開口部内で任意の所望の高さに堆積させることができる。
【００３０】
図４は、めっき完了後の基板１００の部分の略図である。
【００３１】
めっきが完了すると、使用したフォトレジスト３００を、必要に応じて除去する。
【００３２】
図５は、フォトレジスト３００の除去後の基板１００の部分の略図である。図示するように、フォトレジスト３００の除去後に残っためっき金属４００は、めっき金属４００の一連の起立した「ピラー（柱）」を成し、これらピラーは、本質的に同一平面である上面４０２を有し、底面をシード層２００で支えられている。これらピラーは、最終パッケージの配線を形成する。
【００３３】
この段階で、パッケージ材料６００を基板１００に塗付することにより、先にフォトレジスト３００で占められていた容積部をほぼ上面４０２の高さまで充填する。理想的には、パッケージ材料６００はその凝固時に、非導電性で比較的安定し、および／または不活性であるのがよい。続いてパッケージ材料６００を、適宜に固化または硬化の操作を行って凝固させる。
【００３４】
特定の実施に応じて、パッケージ材料６００を、自己固化性材料、硬化性材料または他の材料とすることができる。パッケージ材料６００の好適な例としては、エポキシや液晶ポリマー等の流動性のある成形用樹脂およびプラスチックがある。
【００３５】
図６は、パッケージ材料６００が完全に固化した後の基板１００の部分の略図である。
【００３６】
基本的なプロセスでは最終的に、基板１００およびシード層２００は、含まれる特定材料に適合した機械的、化学的、または機械化学的プロセスを用いて除去され、完成パッケージ７００が残ることになる。
【００３７】
図７は、パッケージ７００の下面７０２から基板１００およびシード層２００を除去した後のパッケージ７００の略図である。
【００３８】
図８は、破線で示す位置に沿って切り取られた断面（図７）を含むパッケージ７００の部分の下面７０２の略図である。ここで分かるように、この手法により、高密度実装配線の形成が可能になる。例えば、図８の左側において、一辺が約５０μｍの正方形領域内に８個の配線４００が配置される。
【００３９】
図９〜図１６は、めっきピラーパッケージ形成の速成手法の高度な変形例を略図で集合的に示す。この手法は、メタライゼーションの細部を除いて、図１〜図８の手法に類似している。従って、具体的に指摘のない限り、詳細は図１〜図８に関連する説明内容と同じであるという理解のもとに、この変形例を略して説明する。
【００４０】
従って、図９に示すように、プロセスは基板１００で始まる。
【００４１】
次に、後続のめっき作業のためのシード層１０００を形成する、基板１００のメタライジングプロセスが来る。しかし、図１〜図８の手法とは異なり、シード層１０００の塗布は、中間のパターン形成およびリフトオフ（剥離除去）を実行することにより最終パッケージ内のトレースまたは接点が配置される領域にのみシード層１０００が確実に配置されるようにした後に行われる。更に、最終的に必要な電流を接続部が搬送するのに十分な厚さのシード層１０００を塗付する。図１０は、局在するシード層１０００を塗付した後の基板１００の略図である。続いて電気めっきを施せば、他の金属または導電性材料によってシード層間を接続してそれらに電流を流すことができるが、これらの接続領域の厚さは、パッケージに取り付ける最終チップの動作電流を搬送できるほど厚くする必要はない。
【００４２】
それ以降の手法は、図１１〜図１４に示すように、上記と同じである。具体的には、フォトレジスト３００を塗付し、パターン形成することによりシード層１０００の関連部分を露出させる（図１１）。その後、めっきを行ってめっき金属４００を堆積させる（図１２）。次に、フォトレジスト３００を除去すると、めっき金属４００のピラーが残る（図１３）。
【００４３】
この段階で、この手法の別の変形例において、シード層１０００の成層直後に、しかもシード層配置の局在化に用いられたフォトレジストの除去前に、予備めっきを基板へ施すことができることは注目に値する。換言すれば、図１０に示される状態の直前である。このめっきの目的は、最終パッケージ内の接点またはトレースが搬送し得る電流を扱うのに適した厚さまでシードを堆積させることである。かかる変形例では、図１０のシード層が、その及ぶ範囲にわたって既にめっき金属層を有していることにより厚くなっている点を除けば、手法は同じである。
【００４４】
次に、パッケージ材料６００が塗付されて、凝固し（図１４）、続いて下面１４０２から基板１００が取り外され（図１５）、完成パッケージ１５００にはシード部間（上述のように金属または他の導体が使用された場合）のすべての接続が残る。
【００４５】
図１６は、破線で示す位置に沿って切り取られた断面（図１５）を含むパッケージ１５００の部分の下面１４０２の略図である。ここで分かるように、高密度に集合させた配線の形成を可能にするとともに、この手法により、パッケージは配線間の接続１６０２，１６０４またはルーティングトレース（ｒｏｕｔｉｎｇ  ｔｒａｃｅ）１６０６を含むことが可能になり、このルーティングトレースにより、例えば別のチップや別のパッケージからパッケージ１５００への接続など、外部との接続が可能になる。
【００４６】
２つの基本的な変形例を説明したが、このようなパッケージ７００，１５００を生成すれば、それらをチップとして扱うことができるので、１つ以上のチップ用のパッケージとして機能するだけでなく、２つを積み重ねて互いに結合したりチップ間に挟持したりすることにより、デバイス間を相互接続するウェハのバックエンド処理が行われる際に生成される配線に匹敵する複雑な配線の形成を可能にする。
【００４７】
その上、変形例によっては、単に基板１００の代わりに最終基本パッケージを用いるとともにシード配置局在化の変形例を用いて完成パッケージの表面に局在化シード層を塗付することにより、より複雑な配線を生成できる。その後、本明細書で説明するプロセスを、パッケージ材料６００を塗付して凝固させるところまで実施することができ、その時点でより複雑なパッケージが完成する（すなわち、除去すべき基板がない）。
【００４８】
図１７は、図１０〜図１５の変形例を用い、続いてそれを図２〜図７の基本的手法の基板として用いることにより生成したパッケージ変形例１７００を示す略図である。
【００４９】
図１８は、図１０〜図１５の変形例を用いて第１のパッケージを生成した後、そのパッケージを基板として同じ変形例の手法を用いて生成したパッケージ変形例１８００を示す略図である。
【００５０】
最後に、本明細書で説明するように生成しためっきパッケージは、場合によっては、異なるインテリジェントチップパッケージとの使用、または上記援用出願に記載されたバックエンドウェハとしての使用に理想的に適合することは言うまでもない。
【００５１】
このように、ここでの記載（図含む）は、説明に役立つ代表的な実施例にすぎないと解されるべきである。読み手の便宜のため、上記記載は、あらゆる可能な実施例のうちの代表的な例に専心したものである。例は、本発明の原理を教授するものである。上記記載は、包括的にあらゆる可能な変形例を列挙しているわけではない。このような代替の実施例は、本発明の特定の部分のためには提示されていないかもしれない、もしくは、さらに不記載の代替の実施例が、（本発明の特定の）部分のためには有用であるかもしれないが、これらの代替の実施例についての権利の放棄とみなされるものではない。当業者は、こうした不記載の実施例の多くが、本発明および他の均等物の原理と同一の原理を包含していることを認識するであろう。
【図１】
2010519410.tif 000003
【図２】
2010519410.tif 000004
【図３】
2010519410.tif 000005
【図４】
2010519410.tif 000006
【図５】
2010519410.tif 000007
【図６】
2010519410.tif 000008
【図７】
2010519410.tif 000009
【図８】
2010519410.tif 000010
【図９】
2010519410.tif 000011
【図１０】
2010519410.tif 000012
【図１１】
2010519410.tif 000013
【図１２】
2010519410.tif 000014
【図１３】
2010519410.tif 000015
【図１４】
2010519410.tif 000016
【図１５】
2010519410.tif 000017
【図１６】
2010519410.tif 000018
【図１７】
2010519410.tif 000019
【図１８】
2010519410.tif 000020
【国際調査報告】
2010519410.tif 000021
2010519410.tif 000022