(57)【要約】物理層デバイスとリンク層デバイスの間のインターフェースに関連して用いられるプリエンプション技法が開示される。パケット、セルもしくは他のプロトコル・データ単位（ＰＤＵ）に関連する、またはパケット、セルもしくは他のプロトコル・データ単位を含むセグメントが、インターフェース・バスを介して物理層デバイスとリンク層デバイスの間で通信される。少なくとも、それぞれ第１および第２データ・セグメントが関連付けられた第１および第２の連続した開始標識が、一方のデバイスによって他方のデバイスから受信され（５００）、かつ、第２データ・セグメントは、プリエンプションが適切であると後で確認されることを条件に、インターフェース・プロトコル違反を信号伝達することなく第１データ・セグメントをプリエンプションすることを可能にされる（５０２）。いくつかの連続した開始指標と均衡化する複数個の連続した終了標識が後で受信される場合（５０４）、プリエンプションが適切であると確認され（５０６）、さもない場合は、インターフェース・プロトコル違反が信号伝達される（５０８）。
2010505361.tif 000002
【特許請求の範囲】
【請求項１】
インターフェース・バスを介して物理層デバイスとリンク層デバイスの間で通信されるデータ・セグメントを処理する方法であって、
少なくとも、それぞれ第１および第２データ・セグメントが関連付けられた第１および第２の連続した開始標識を受信するステップと、
前記第２データ・セグメントが、プリエンプションが適切であると後で確認されることを条件に、インターフェース・プロトコル違反を信号伝達することなく前記第１データ・セグメントをプリエンプションすることを可能にするステップと、
前記少なくとも第１および第２の連続した開始標識と均衡化する複数個の連続した終了標識が後で受信される場合、前記プリエンプションが適切であると確認し、さもない場合は、インターフェース・プロトコル違反を信号伝達するステップと
を含む方法。
【請求項２】
前記第１および第２データ・セグメントが、それぞれ第１および第２パケットを含む、請求項１に記載の方法。
【請求項３】
前記開始標識がパケット開始標識を含み、前記終了標識がパケット終了標識を含む、請求項２に記載の方法。
【請求項４】
任意数ｎ個の連続した開始標識がｎ個の各パケットについて受信され、ｎ番目のパケットによるｎ−１個の各パケットのプリエンプションが、ｎ個の連続した終了標識を後で受信することによって確認される、請求項２に記載の方法。
【請求項５】
前記インターフェースがＰＯＳ−２インターフェース・プロトコルに従って構成される、請求項１に記載の方法。
【請求項６】
前記インターフェースがＳＰＩ−３インターフェース・プロトコルに従って構成される、請求項１に記載の方法。
【請求項７】
前記データ・セグメントが共通ＭＰＨＹアドレスに送達される、請求項１に記載の方法。
【請求項８】
前記少なくとも第１および第２の連続した開始標識が、ｘＥＯＰ信号の割込みアサーションを伴わない、同一ＭＰＨＹに対するｘＳＯＰ信号の複数の連続したアサーションを含む、請求項１に記載の方法。
【請求項９】
前記ｘＥＯＰ信号の割込みアサーションを伴わない、前記同一ＭＰＨＹに対する前記ｘＳＯＰ信号の複数の連続したアサーションが、前記ｘＥＯＰ信号の同数の連続したアサーションが後続するときかつ後続するときに限り、適切なプリエンプションを示すものとして認識される、請求項８に記載の方法。
【請求項１０】
インターフェース・バスを介して第２デバイスと通信するために構成された第１デバイスを備える装置であって、
前記第１デバイスがインターフェース回路を備え、前記インターフェース回路が、少なくとも、それぞれ第１および第２データ・セグメントが関連付けられた第１および第２の連続した開始標識を、前記第２デバイスから受信し、かつ、前記第２データ・セグメントが、プリエンプションが適切であると後で確認されることを条件に、インターフェース・プロトコル違反を信号伝達することなく前記第１データ・セグメントをプリエンプションすることを可能にするように構成され、
前記少なくとも第１および第２の連続した開始標識と均衡化する複数個の連続した終了標識が後で受信される場合、前記プリエンプションが適切であると確認され、さもない場合は、インターフェース・プロトコル違反が信号伝達される、
装置。
【請求項１１】
前記第１デバイスが物理層デバイスを備え、前記第２デバイスがリンク層デバイスを備える、請求項１０に記載の装置。
【請求項１２】
前記物理層デバイスが集積回路として実装される、請求項１１に記載の装置。
【請求項１３】
前記物理層デバイスがデジタル加入者線送受信機を備える、請求項１１に記載の装置。
【請求項１４】
前記第１デバイスがリンク層デバイスを備え、前記第２デバイスが物理層デバイスを備える、請求項１０に記載の装置。
【請求項１５】
前記リンク層デバイスが集積回路として実装される、請求項１４に記載の装置。
【請求項１６】
前記リンク層デバイスがネットワーク・プロセッサを備える、請求項１４に記載の装置。
【請求項１７】
リンク層デバイスと、
物理層デバイスと
を備える通信システムであって、
前記リンク層デバイスおよび前記物理層デバイスは、インターフェース・バスを介して互いに接続され、
前記リンク層デバイスおよび前記物理層デバイスのうちの少なくとも一方は、他方から、少なくと、もそれぞれ第１および第２データ・セグメントが関連付けられた第１および第２の連続した開始標識を受信し、かつ、前記第２データ・セグメントが、プリエンプションが適切であると後で確認されることを条件に、インターフェース・プロトコル違反を信号伝達することなく前記第１データ・セグメントをプリエンプションすることを可能にするように構成され、前記少なくとも第１および第２の連続した開始標識と均衡化する複数個の連続した終了標識が後で受信される場合、前記プリエンプションが適切であると確認され、さもない場合は、インターフェース・プロトコル違反が信号伝達される、
通信システム。
【請求項１８】
任意数ｎ個の連続した開始標識がｎ個の各パケットについて受信され、ｎ番目のパケットによるｎ−１個の各パケットのプリエンプションが、ｎ個の連続した終了標識を後で受信することによって確認される、請求項１７に記載のシステム。
【請求項１９】
前記少なくとも第１および第２の連続した開始標識が、ｘＥＯＰ信号の割込みアサーションを伴わない、同一ＭＰＨＹに対するｘＳＯＰ信号の複数の連続したアサーションを含む、請求項１７に記載のシステム。
【請求項２０】
前記ｘＥＯＰ信号の割込みアサーションを伴わない、前記同一ＭＰＨＹに対する前記ｘＳＯＰ信号の複数の連続したアサーションが、前記ｘＥＯＰ信号の同数の連続したアサーションが後続するときかつ後続するときに限り、適切なプリエンプションを示すものとして認識される、請求項１９に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、ネットワーク・ベース通信システムで使用する通信装置に関し、より詳細には、物理層デバイスとリンク層デバイスの間のインターフェースに関する。
【背景技術】
【０００２】
ネットワーク・プロセッサは、本明細書ではより一般にリンク層デバイスと呼ばれるものの一例であり、ここにおいて用語「リンク層」は一般に、周知の開放型システム間相互接続（ＯＳＩ）モデルでデータ・リンク層とも呼ばれるスイッチング機能層を示す。ネットワーク・プロセッサおよび他のリンク層デバイスは、通常、たとえばインターネット・プロトコル（ＩＰ）および非同期伝送モード（ＡＴＭ）など、種々のパケット・ベースおよびセル・ベースのプロトコルに関連した処理を実行するために使用される。
【０００３】
物理層デバイスとネットワーク・プロセッサまたは他の種類のリンク層デバイスとの間の通信は、インターフェース規格、たとえば参照により本明細書に組み込まれている「POS-PHY Saturn Compatible Packet Over SONET Interface Specification for Physical Layer Devices」、Level 2、PMC-Sierra, Inc．、1998に記載されたＰＯＳ−２規格に従って実行できる。知られているインターフェース規格の別の例は、同じく参照により本明細書に組み込まれているImplementation Agreement OIF-SPI3-01.0、「System Packet Interface Level 3 (SPI-3): OC-48 System Interface for Physical and Link Layer Devices」、Optical Internetworking Forum、2001に記載されたＳＰＩ−３インターフェース規格である。
【０００４】
所与の物理層デバイスは、複数のチャネルを介してリンク層デバイスと通信する複数ポート・デバイスを備えることが可能である。ＭＰＨＹとしても通例知られるこうした通信チャネルは、本明細書ではより一般に物理層デバイス・ポートとして呼ばれるものの例示として捉えられることができる。リンク層デバイスに接続された所与のＭＰＨＹのセットは、単一の物理層デバイスに関連する複数ポート、複数の異なる物理層デバイスの１つにそれぞれ関連する複数ポート、またはこうした構成の組合せを備えることができる。よく知られているとおり、リンク層デバイスは、有利にも、関連する物理層デバイス上の対応するＭＰＨＹアドレスのポーリングを通じて特定のＭＰＨＹのバック・プレッシャを検知するように構成されることが可能である。検出されたバック・プレッシャは、フロー制御および他のトラフィック管理機能を提供するためにリンク層デバイスにより使用され、それによってリンク利用が改善される。
【０００５】
上記のインターフェース規格は、一般に、ＭＰＨＹをアドレス指定しインターフェースを介してペイロード・データを移動するための技法を規定している。アドレス指定は、ペイロードと同一のまたは別個のピンを使用することができる。ＰＯＳ−２規格に関しては、ＭＰＨＹアドレスはペイロードと別個のピンを使用し、指定可能なＭＰＨＹの最大数は３１である。ＰＯＳ−２規格にはよく知られた拡張が存在し、この拡張は、追加のピンを使用することによりＭＰＨＹの最大数を３１単位で増大させる。ＳＰＩ−３規格の８ビット・モードについては、ＭＰＨＹアドレスが８つのペイロード・ピンを使用し、それゆえ指定可能なＭＰＨＹの最大数は２８＝２５６である。
【０００６】
参照により本明細書に組み込まれている、Ａ．Ｐ．Ｈｅｎｒｙらの発明者の氏名の下に２００６年８月２４日に出願され「Ｐｏｒｔ  Ａｄｄｒｅｓｓｉｎｇ  Ｍｅｔｈｏｄ  ａｎｄ  Ａｐｐａｒａｔｕｓ  ｆｏｒ  Ｌｉｎｋ  Ｌａｙｅｒ  Ｉｎｔｅｒｆａｃｅ」と題された米国特許出願第１１／４６６８５８号は、１つまたは複数のインターフェース規格に準拠することを維持しながらマルチサービス環境においてはるかにより大きな数のＭＰＨＹをサポートする効果的な技法を開示している。これらの技法は、追加のアドレス・ピンが必要となることを回避し、しかも過大なメモリ所要量や帯域幅の低減など、従来の実施に係るＭＰＨＹアドレス指定の他の問題をも克服している。
【０００７】
ＰＯＳ−２およびＳＰＩ−３などの標準インターフェースを使用する際に生じ得る他の問題は、パケット・プリエンプションに関する。前記パケット・プリエンプションは、たとえば、物理層デバイスがデジタル加入者線（ＤＳＬ）送受信機を備えている一部の用途において可能にされている。より詳細な例としては、参照により本明細書に組み込まれているITU-T Recommendation G.993.2、「Very High Speed Digital Subscriber Line 2」、February 2006が、ＶＤＳＬ−２と呼ばれるＤＳＬのタイプに関する標準要求事項を記載している。このＶＤＳＬ−２規格はパケット・プリエンプションを、単一のベアラ・チャネルを介して高優先度および低優先度パケット・フローの伝送を可能にすることであると定義している。通常は、低優先度パケットの伝送が一時中止され、高優先度パケットが伝送され、次いで低優先度パケットの伝送が再開される。さらにＶＤＳＬ−２規格は、プリエンプションが、低優先度パケットの遅延を増大させるという代償によって高優先度パケットのパケット挿入遅延を最小化する旨を記載している。こうしたプリエンプションにより、音声およびビデオ・パケットなどの遅延を最重視すべきトラフィックが、ウェブ・ページ、電子メールなどの他のデータ・パケットに対する優先権を有することが可能になる。
【０００８】
ＶＤＳＬ−２の場合、パケット・プリエンプションは、パケットがネットワーク・プロセッサなどのリンク層デバイスからＶＤＳＬ−２送受信機に転送されるというパケット転送方式で用いられる。上記のＰＯＳ−２またはＳＰＩ−３インターフェースを使用して、ＶＤＳＬ−２送受信機とリンク層デバイスの間のインターフェースを形成することができる。残念なことに、ＰＯＳ−２またはＳＰＩ−３インターフェースの従来の形態は、パケット・プリエンプションを十分サポートしていない。その結果、より複雑な信号伝達の手法が必要とされ、このことが、所与の形態に関連する費用を不当に増大させる恐れがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願第１１／４６６８５８号
【非特許文献】
【００１０】
【非特許文献１】「POS-PHY Saturn Compatible Packet Over SONET Interface Specification for Physical Layer Devices」、Level 2、PMC-Sierra, Inc.、1998
【非特許文献２】Implementation Agreement OIF-SPI3-01.0、「System Packet Interface Level 3 (SPI-3): OC-48 System Interface for Physical and Link Layer Devices」、Optical Internetworking Forum、2001
【非特許文献３】ITU-T Recommendation G.993.2、「Very High Speed Digital Subscriber Line 2」、February 2006
【発明の概要】
【発明が解決しようとする課題】
【００１１】
したがって、別構成によるＰＯＳ−２またはＳＰＩ−３などの標準インターフェースを構築して、ＤＳＬおよび他の用途のためのマルチレベル・パケット・プリエンプションの実現を容易ならしめる技法の必要性がある。
【課題を解決するための手段】
【００１２】
本発明は、上記の必要性を、例示の実施形態においてマルチレベル・パケット・プリエンプションを特に効果的にサポートするように変更された標準インターフェースを提供することにより満たす。
【００１３】
本発明の一態様において、パケット、セルもしくは他のプロトコル・データ単位（ＰＤＵ）に関連する、またはパケット、セルもしくは他のプロトコル・データ単位を含むデータ・セグメントが、インターフェース・バスを介して物理層デバイスとリンク層デバイスの間で通信される。このインターフェース・バスは、別構成によるＳＰＩ−３またはＰＯＳ−２インターフェースなどの従来の標準インターフェースの一部であってよい。少なくとも、それぞれ第１および第２データ・セグメントが関連付けられた第１および第２の連続した開始標識が、一方のデバイスによって他方のデバイスから受信され、かつ、第２データ・セグメントは、プリエンプションが適切であると後で確認されることを条件に、インターフェース・プロトコル違反を信号伝達することなく第１データ・セグメントをプリエンプションすることを可能にされる。いくつかの連続した開始指標と均衡化する複数個の連続した終了標識が後で受信される場合、プリエンプションが適切であると確認され、さもない場合は、インターフェース・プロトコル違反が信号伝達される。
【００１４】
任意の所望数レベルのプリエンプションを実行するために、プリエンプション技法を直接的なやり方で適応させることができる。たとえば、ｎ個の連続した開始標識がｎ個の各パケットについて受信され、ｎ番目のパケットによるｎ−１個の各パケットのプリエンプションが、ｎ個の連続した終了標識を後で受信することによって確認されるという形で、任意数ｎレベルのプリエンプションを実行可能である。
【００１５】
例示の実施形態において、データ・セグメントは共通ＭＰＨＹアドレスに送達され、連続した開始標識は、ｘＥＯＰ信号の割込みアサーションを伴わない、同一ＭＰＨＹに対するｘＳＯＰ信号の複数の連続したアサーションを含む。ｘＥＯＰ信号の割込みアサーションを伴わない、同一ＭＰＨＹに対するｘＳＯＰ信号の複数の連続したアサーションは、ｘＥＯＰ信号の同数の連続したアサーションが後続するときかつ後続するときに限り、適切なプリエンプションを示すものとして認識される。
【００１６】
有利なことに、例示の実施形態における本発明は、別構成による従来のＰＯＳ−２またはＳＰＩ−３インターフェースを使用してマルチレベル・パケット・プリエンプションの効果的なサポートを行う。これは、ＶＤＳＬ−２または他のＤＳＬ用途などの多数の用途におけるパケット・プリエンプションの使用を著しく容易ならしめる。
【図面の簡単な説明】
【００１７】
【図１】本発明の例示の実施形態によるネットワーク・ベース通信システムの簡略なブロック図である。
【図２】図１のシステムにおけるリンク層デバイスと物理層デバイスの間のインターフェースの一部を示すより詳細な図である。
【図３】ＰＯＳ−２またはＳＰＩ−３インターフェースを介したパケット転送に関連する従来の信号伝達を示す図である。
【図４】本発明の例示の実施形態における、別構成による従来のＰＯＳ−２またはＳＰＩ−３インターフェースでのマルチレベル・パケット・プリエンプションの実現に関連する、変更された信号伝達を示す図である。
【図５】本発明の例示の実施形態における、マルチレベル・パケット・プリエンプション処理の流れ図である。
【発明を実施するための形態】
【００１８】
本明細書において本発明は、リンク層デバイスと、物理層デバイスと、個別に構成された他の要素とを含む例示的ネットワーク・ベース通信システムに関して説明される。しかしながら本発明は、本明細書に記載されたような改善されたプリエンプションを実行することが望ましい任意のシステムに対しより一般的に適用可能であることを理解されたい。また、例示の実施形態はパケット・プリエンプションに関連するように記載されているが、開示された技法はセルまたは他のタイプのＰＤＵにも適用可能である。本明細書において、一般用語「データ・セグメント」は、パケット、セルもしくは他のＰＤＵ、またはこうしたデータ群の一部を示すために使用される。
【００１９】
本明細書で使用される用語「リンク層デバイス」またはＬＬＤは、ネットワーク・プロセッサ、またはネットワーク・ベース・システムのリンク層に関連する処理操作を実行する他の種類のプロセッサを一般に指す。こうしたデバイスは、例示としてかつ限定されることなく、マイクロプロセッサ、中央処理装置（ＣＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）または他の種類のデータ処理装置、ならびにこれらのおよび他のデバイスの一部または組合せを用いて実装できる。
【００２０】
本明細書で使用される用語「物理層デバイス」またはＰＬＤは、リンク層デバイスとネットワーク・ベース・システムの物理伝送媒体との間のインターフェースを提供するデバイスを一般に指す。
【００２１】
図１は、本発明の例示の実施形態におけるネットワーク・ベース通信システム１００を示す。システム１００は、インターフェース１０５を介して物理層デバイス（ＰＬＤ）１０４に接続されたリンク層デバイス（ＬＬＤ）１０２を含む。複数の信号線を有するインターフェース・バスを備えるインターフェース１０５は、下記のように変更された別構成による従来のＳＰＩ−３、ＰＯＳ−２または他の同様なインターフェースとして構成されることが可能である。ＰＬＤ１０４はネットワーク１０８に接続される。ＬＬＤ１０２はスイッチ・ファブリック１１０に接続される。ＬＬＤ１０２は、ネットワーク１０８とＰＤＵデータのスイッチングを制御するスイッチ・ファブリック１１０との間でパケット、セルまたは他のＰＤＵを通信するように構成される。所与のＬＬＤは、たとえば、様々なスケジューリング・アルゴリズムを使用して種々のサービスに対するトラフィックを移動させる従来の性能を含むことができる。
【００２２】
ＰＬＤ１０４は、ＬＬＤをネットワーク１０８の物理伝送媒体にインターフェースするように働く。たとえば、ＰＬＤ１０４は、ＬＬＤをそれぞれＤＳＬまたは光学伝送媒体にインターフェースするように構成されたＤＳＬ送受信機または光学送受信機を備えることができる。他の多数のタイプの伝送媒体を、本発明を実施する際に使用でき、ＰＬＤは、こうした他の媒体に適応するように直接的なやり方で構成されることが可能である。他の実施形態では、ＰＬＤは、ネットワーク１０８とインターフェースするための送受信機を含む必要がなく、こうしたネットワーク送受信機は、例示として、ＰＬＤとネットワークの間に配置された別個のデバイス内に実装されることが可能である。
【００２３】
前述のとおり、パケット、セルまたは他のＰＤＵは、本明細書ではデータ・セグメントと呼称されることがある。所与のパケット、セルまたは他のＰＤＵはまた、複数のデータ・セグメントから構成される可能性がある。したがって、本明細書で使用される用語「データ・セグメント」は広義に解釈されることが意図される。
【００２４】
ＬＬＤ１０２は、たとえば、Ａｇｅｒｅ  Ｓｙｓｔｅｍｓ  Ｉｎｃ．（米国ペンシルベニア州アレンタウン）から市販されている、ＡＰＰ３００、ＡＰＰ５００またはＡＰＰ７５０製品ファミリーのＰａｙｌｏａｄＰｌｕｓ（Ｒ）またはＰａｙｌｏａｄＰｌｕｓ（ＴＭ）ネットワーク・プロセッサなどのネットワーク・プロセッサを備えることができる。
【００２５】
ＰＬＤ１０４は、複数のサービスに対してアクセス・ターミネーションおよびアグリゲーションを実行するのに適した１つまたは複数のデバイス、または当業者に知られた種類の他の任意の物理層デバイスを備えることができる。
【００２６】
本発明は、いかなる特定のタイプのＬＬＤまたはＰＬＤの使用にも限定されないことを理解されたい。本発明での使用に適したこうした多数のデバイスは、当業者によく知られている。したがって、これらデバイスの従来の態様は、本明細書では詳細に記載されない。
【００２７】
また、ＬＬＤおよびＰＬＤは、ＡＳＩＣのように単一デバイス内に一体化されることも可能である。それゆえに、本明細書で使用される用語ＬＬＤおよびＰＬＤは、単一デバイス内でそれぞれＬＬＤおよびＰＬＤ操作を実行する、１つまたは複数の機能的構成要素の任意のセットを含んでいると理解されたい。
【００２８】
また、図１に示されたシステム要素の個々の構成は、例示的説明のみのためであることに留意されたい。より詳細には、本発明は、少なくとも１つのＬＬＤおよび少なくとも１つのＰＬＤを有する任意のタイプのシステム内で実施されることが可能であり、本明細書に記載された特定の処理用途に限定されない。システム１００は、これらの個々に示されたものに加えて、またはこれらの個々に示されたものの代わりに、こうしたシステムの従来の形態に通常見られるタイプのうちの１つまたは複数の要素を含めた他の要素を含むことができる。
【００２９】
図２は、図１のシステム１００におけるＬＬＤ１０２とＰＬＤ１０４の間のインターフェースの一部に係るより詳細な図を示す。この具体的実施形態に示された回路は、ＰＬＤからＬＬＤの向きにデータ転送をサポートするための、ＰＬＤ１０４内の送信回路２００Ｔ、およびＬＬＤ１０２内の受信回路２００Ｒを含む。この回路はさらに、ＬＬＤからＰＬＤの向きにデータ転送をサポートするための、ＬＬＤ内の送信回路２０２Ｔ、ＰＬＤ内の受信回路２０２Ｒを含む。これらの回路２００、２０２は、たとえばＰＯＳ−２またはＳＰＩ−３インターフェースを実装するために通例使用される知られた構成を用いることによって、通常のやり方で構成されることが可能である。よく知られているとおり、こうしたインターフェースは、ＰＬＤおよびＬＬＤが通信を行うインターフェース・バスを用いて実装される。
【００３０】
次に図３を参照すると、ＰＯＳ−２またはＳＰＩ−３インターフェースを介したパケット転送に関連する従来の信号伝達が示されている。本発明の例示の実施形態によるこうしたインターフェースに対する変更が、図４の信号伝達図および図５の流れ図を参照して後述されよう。以後の説明でも同様に、パケット、およびＰＯＳ−２またはＳＰＩ−３インターフェースについて言及するが、説明された技法は、セルもしくは他のＰＤＵまたはより一般的にデータ・セグメントに対して、および他の種類のインターフェースに対して適用可能であることを理解されたい。
【００３１】
本明細書に前述したとおり、従来のＰＯＳ−２またはＳＰＩ−３インターフェースにより、パケットは、ＭＰＨＹと呼ばれる論理ポートのセットに伝送されることが可能になる。パケットは、可変長であってよく、複数のセグメントとして伝送できる。通常、こうした構成内のすべてのセグメントは、事前設定された長さＬに設定されるが、ただしパケットの最終セグメントは例外であって、パケットが可変長であるという属性が仮定されるとこの最終セグメントは１からＬまでの任意の長さであり得る。この構成内の所与のセグメントは、マルチ・セグメント・パケット転送の第１セグメント、マルチ・セグメント・パケット転送の最終セグメント、またはマルチ・セグメント・パケット転送の中間セグメントになる可能性がある。図３および４の信号伝達図ではマルチ・セグメント・パケット転送を仮定しているが、所与のパケットは単一のセグメントのみを含むことが可能であり、その場合この単一のセグメントは、パケット転送の第１セグメントおよび最終セグメントの両方になる。
【００３２】
インターフェースの送信部および受信部に対する従来のＰＯＳ−２またはＳＰＩ−３パケット転送は、信号の中でも取りわけ、ｘＥＮＢと示されるイネーブル信号、ｘＳＯＰと示されるパケット開始（ＳＯＰ）信号、およびｘＥＯＰと示されるパケット終了（ＥＯＰ）信号（ここで、ｘ＝ＴまたはＲであり、それぞれインターフェースの送信部または受信部を表す）を使用する。図３に示された信号伝達はインターフェースの送信部を表すため、これらの３つの信号はより具合的にＴＥＮＢ、ＴＳＯＰ、ＴＥＯＰと示されている。本実施形態におけるＴＳＯＰ信号およびＴＥＯＰ信号のアサーションは、本明細書でより一般的にそれぞれ開始標識および終了標識と呼ばれるものの例示として捉えられることができる。また図３は、クロック信号ＴＣＬＫ、データ信号ＴＤＡＴ、およびアドレス信号ＴＡＤＲ（すべて、インターフェースの送信部に関連している）も示す。これらの信号は、例示の実施形態におけるインターフェース１０５のインターフェース・バスにより搬送される。
【００３３】
イネーブル信号ＴＥＮＢは、パケット転送の送達先の特定ＭＰＨＹを識別するために使用される。このＭＰＨＹは、イネーブル信号ＴＥＮＢの立下りエッジにおいてＴＡＤＲにより搬送されたアドレスによって識別され、このアドレスは図３においてアドレスｋと示されている。ＴＳＯＰが、ＴＥＮＢのアサーション後のクロック・サイクル中にアクティブになり、選択されたＭＰＨＹに対するパケットの第１セグメントの伝送開始を信号伝達する。ＴＥＯＰが、パケット転送の最終クロック・サイクル中にアクティブになり、選択されたＭＰＨＹに対するパケットの最終セグメントの伝送を信号伝達する。図３に示すとおり、伝送されるセグメントはＴＤＡＴ信号により搬送される。
【００３４】
このように、インターフェース１０５の送信部または受信部のＭＰＨＹに対する各パケット転送は、１つまたは複数のセグメントを含み、開始セグメントおよび終了セグメントは、特定のＭＰＨＹに対する当該パケットの第１および最終セグメントそれぞれの転送中に、ｘＳＯＰ信号およびｘＥＯＰ信号それぞれのアサーションによって指示される。知られているとおり、種々のＭＰＨＹに対するパケット転送は、上述のとおりｘＥＮＢ信号を使用して異なるＭＰＨＹを選択することにより、インターリーブされることが可能である。
【００３５】
ＰＯＳ−２またはＳＰＩ−３インターフェースを介した従来のパケット転送において生じる問題は、これらの規格では、特定のＭＰＨＹへのパケット転送を求めるｘＳＯＰの各アサーションに対して、対応するｘＥＯＰのアサーションが１つかつ１つのみ存在しなければならないと要求されることである。したがって、ｘＥＯＰの割込みアサーションを伴わない、所与のＭＰＨＹに対するｘＳＯＰのアサーションが２つある場合、これはプロトコル違反と見なされる。先述のとおり、この状況は、従来のＰＯＳ−２またはＳＰＩ−３インターフェースを用いたパケット・プリエンプションの実現を困難にしている。
【００３６】
例示の実施形態は、ｘＥＯＰの割込みアサーションを伴わない、ｘＳＯＰの複数のアサーションを可能にすることによってこの問題を克服している。これらの実施形態では、ｘＥＯＰの割込みアサーションを伴わない、同一ＭＰＨＹに対するｘＳＯＰの複数の連続したアサーションが、ｘＥＯＰの同数の連続したアサーションが後続するのであるならば、適正なプリエンプション転送を示すものとして認識される。言い換えると、ｘＥＯＰアサーションは、所与のＭＰＨＹに対するｘＳＯＰアサーションと均衡化しなければならず、さもない場合はプロトコル違反が指示される。
【００３７】
図４は、上述の技法を実現するために変更されたインターフェース信号伝達の例を示す。本例において、イネーブル信号ＴＥＮＢは、アドレスｋを有するＭＰＨＹに対するパケット転送を開始する。この後に次のクロック・サイクルで、通常のＰＯＳ−２またはＳＰＩ−３インターフェース規格に準拠したＴＳＯＰのアサーションが続く。ところが、ＴＥＯＰのアサーションによって指示される、このパケットの最終セグメントが伝送される前に、イネーブル信号ＴＥＮＢが、同一ＭＰＨＹすなわちアドレスｋにより識別されるＭＰＨＹに対する別のパケット転送を開始する。この後に次のクロックサイクルにおいて、参照符号４００により示されるとおりＴＳＯＰの別のアサーションが続く。本例では、第１パケットが、低優先度パケットであり、高優先度パケットである第２パケットによりプリエンプションされることが仮定されている。こうしたプリエンプションは従来のＰＯＳ−２またはＳＰＩ−３インターフェースを使用したのでは不可能である。なぜなら、ＴＥＮＢおよびＴＳＯＰの第２アサーションをした後にＴＥＯＰの割込みアサーションをすることは、プロトコル違反と見なされ、プロトコル違反として信号伝達されるからである。
【００３８】
例示の実施形態は、この状況をプロトコル違反として信号伝達せず、その代わりに図４に示すとおり高優先度パケットが低優先度パケットをプリエンプションすることを可能にする。このように、低優先度パケットのセグメント伝送は中断され、高優先度パケットのセグメント伝送が開始される。高優先度パケットの最終セグメントの伝送は、参照符号４１０により示されるとおり、ＴＥＯＰのアサーションにより指示される。次いで、低優先度パケットのセグメント伝送は中断された地点から回復されて、残りのセグメントが転送された後にＴＥＯＰの別のアサーションが現れる。
【００３９】
本例において、ＴＥＯＰの割込みアサーションを伴わない、所与のＭＰＨＹに対するＴＳＯＰの連続したアサーションの数が２であったことを理解されるであろう。これら２つのアサーションは、最終的に、ＴＥＯＰの２つの連続したアサーションによって均衡化された。例示の実施形態は、ＴＳＯＰのアサーションとＴＥＯＰのアサーションとの間のこの後続する均衡化を検出し、この検出された均衡化を、パケット・プリエンプションが適切であることの確認として使用する。
【００４０】
次に図５の流れ図を参照すると、パケット・プリエンプション処理に関連する例示的操作が示されている。この処理は、インターフェース１０５の送信部またはインターフェース１０５の受信部に関連することが可能であり、図２に示された回路２００、２０２の一部を使用して実行できる。
【００４１】
ステップ５００において、それぞれ第１および第２パケットに関連付けられた第１および第２の連続した開始標識が受信される。この開始標識は、先述したとおり、別構成による従来のＰＯＳ−２またはＳＰＩ−３インターフェースのｘＳＯＰ信号のアサーションを含むことができる。第１および第２パケットは、説明したとおり、同一ＭＰＨＹアドレスに送達される。この文脈において、用語「連続した」は、割り込みする終了標識を伴うことなく現れる開始標識を示す。終了標識は、たとえば、別構成による従来のＰＯＳ−２またはＳＰＩ−３インターフェースのｘＥＯＰ信号のアサーションであってよい。
【００４２】
ステップ５０２において、第１パケットよりも高優先度パケットであると仮定される第２パケットは、インターフェース・プロトコル違反を信号伝達することなく第１パケットをプリエンプションすることを可能にされる。この可能化は、連続した開始標識が同数の連続した終了標識により均衡化されることを基に、プリエンプションが適切であると後で確認されることを条件とする。この事例では、２レベル・パケット・プリエンプションのタイプの場合、連続した開始標識の数は２であり、そのため確認は、２つの連続した終了標識を後で受信することに基づく。
【００４３】
ステップ５０４において、２つの連続した開始標識と均衡化するように２つの連続した終了標識が受信されたかどうかについて判定がなされる。２つの連続した終了標識が受信された場合は、ステップ５０６に示されるとおり第２パケットによる第１パケットのプリエンプションが適切であると確認される。さもない場合は、ステップ５０８で、従来のＰＯＳ−２もしくはＳＰＩ−３インターフェースまたは類似の知られたインターフェースにおけるこうした違反を信号伝達するために用いられる任意の種類の技法を使用してプロトコル違反が信号伝達される。たとえば、プロトコル違反は、違反を示す情報を受信デバイスの内部状況レジスタまたは他の記憶域に格納することにより信号伝達されることが可能である。プロトコル違反は、さらにまたは代わりとして、違反を示す情報を上位層プロトコルまたは他のシステム装置に通信することにより信号伝達されることが可能である。
【００４４】
ステップ５０６または５０８の後、図示されたように、プロセスはステップ５００に戻って他のパケットの処理を行う。
【００４５】
設計者は、前記タイプのインターフェースを有するシステムを設計する際、信号伝達されたプロトコル違反に対して該システムがどのように応答するかを決めることができる。例示として、以下の選択肢を含めた、１つまたは複数の設定可能な選択肢を提供することができる。
１．違反の計数のみ。この手法では、上位層プロトコルが違反を検出し、この違反に応答する。違反の数に関連する閾値があってよく、この閾値に対しては重大な問題が検出され、インターフェースのリセットなどの適切なシステム・レベルの措置が取られることが可能である。
２．違反を計数して、現在の（１つまたは複数の）セグメントをドロップする。
３．違反を計数して、正当なＥＯＰが見つかるまで現在の（１つまたは複数の）セグメントおよび後続の任意のセグメントをドロップする。
【００４６】
当業者に理解されるとおり、信号伝達されたプロトコル違反を処理するために他の様々な技法を用いることが可能である。
【００４７】
図４および５の例は、第２の高優先度パケットが第１の低優先度パケットをプリエンプションする２レベル・パケット・プリエンプションのタイプを示す。他の実施形態では、パケット・プリエンプション・レベルの任意の所望数ｎを使用することが可能である。たとえば、こうした構成において、ｎ個の連続したＳＯＰアサーションまたは他の開始標識がｎ個の各パケットについて受信されることが可能であり、ｎ番目の最終パケットによるｎ−１個の各先行パケットのプリエンプションが、ｎ個の連続したＥＯＰアサーションまたは他の終了標識を後で受信することによって確認されることが可能である。開示された技法を使用することにより、多数の代替的プリエンプション構成が可能である。
【００４８】
有利なことに、例示の実施形態によって、別構成によるＰＯＳ−２およびＳＰＩ−３などの従来のインターフェース規格を使用してパケット・プリエンプションが効果的に実行されることが可能になる。このことは、上述のＶＤＳＬ−２などのＤＳＬ用途および多種多様な他の通信システム用途におけるパケット・プリエンプションの実現に関連する費用および複雑さを大幅に低減することができる。
【００４９】
例示の実施形態のパケット・プリエンプション技法は、少なくとも部分的に、ソフトウェア・プログラム・コードの形態で実施できる。たとえば、これらの技法は、少なくとも部分的に、命令または他のソフトウェアを介してプログラム可能なＬＬＤまたはＰＬＤ要素を用いて実施できる。
【００５０】
本発明に係るＬＬＤまたはＰＬＤは、たとえばルータまたはスイッチのライン・カードまたはポート・カード上への設置に適した集積回路デバイスとして実装されることが可能である。他の多数の構成が可能である。
【００５１】
所与の集積回路実装では、通常、同一のダイが半導体ウエハの表面上に反復パターンで形成される。それぞれのダイは、本明細書に記載された少なくとも１つのデバイスの少なくとも一部を含み、それぞれのダイは他の構造または回路を含むことができる。個々のダイは、ウエハからカットまたはダイシングされ、次いで集積回路としてパッケージングされる。当業者であれば、ウエハをダイシングしダイをパッケージングして集積回路を製造する方法を理解しているであろう。このように製造された集積回路は、本発明の一部と見なされる。
【００５２】
ここにおいても、本発明の上記の実施形態は説明のみのためであることを意図する。たとえば、本発明は、ＰＯＳ−２またはＳＰＩ−３インターフェースを用いて説明されたが、他のタイプの標準的または非標準的なインターフェースと一緒に使用するために直接的なやり方で適応されることが可能である。また、図１に示されたＬＬＤ、ＰＬＤ、インターフェース・バス、スイッチ・ファブリック、および他の要素の個々の構成は、代替的実施形態では変更されてよい。例示の実施形態で用いられた標識、信号および他の特徴に関する個々のタイプは、多種多様な他の用途の必要に適合するように改変されてよい。冒頭の特許請求の範囲内にあるこれらのおよび多数の他の代替的実施形態は、当業者にとって極めて明白であろう。
【図１】
2010505361.tif 000003
【図２】
2010505361.tif 000004
【図３】
2010505361.tif 000005
【図４】
2010505361.tif 000006
【図５】
2010505361.tif 000007
【国際調査報告】
2010505361.tif 000008
2010505361.tif 000009