(57)【要約】  適応入力セル回路（コンフィギュラブル電子コントローラ一部）を使用することによって、又は一般的にコンピュータ制御適応入力セルによってキャパシタンスを測定する方法及び装置。入力セルは、コンパレータ、２つのスイッチ並びにコンパレータ及び２つのスイッチにそれぞれ接続された抵抗器回路網を含む。入力セルはトランジスタ・スイッチに対する制御信号及びコンフィギュラブル電子コントローラ又はコンピュータからの入力された同期波形を受信する。入力セルはその入力のところで接続されたキャパシタンス又は代わりにオープン導体セルフキャパシタンスを測定する。入力セルは、入力信号パラメータを時間ベース・パラメータに変換し、累積カウントは測定されたキャパシタンスの値に関連する。
2010530954.tif 000002
【特許請求の範囲】
【請求項１】
第１入力と第２入力とを有し、前記第１入力と地面との間にキャパシタンスが接続されたコンパレータ；
第１電圧基準源と前記第１入力との間に直列接続された第１抵抗器と第２抵抗器；
第１抵抗器、第２抵抗器及び地面に接続された第１スイッチであって、前記第１スイッチが、第１制御ラインから第１制御信号を受信し、そして第１抵抗器とともに該第１制御信号に応答して開状態と閉状態とを切り換えるように適合されており、該第２抵抗器及び該第１スイッチは、該第１スイッチが開いているときに前記キャパシタンスに対して充電を可能にし、また該第１スイッチが閉じているときに前記キャパシタンスに対して放電を可能するように適合されている、第１スイッチ；
第２電圧基準源と第２スイッチと波形入力ラインとの間に直列接続され、前記第２入力に接続された第３抵抗器と第４抵抗器；
前記第２スイッチは、第２制御ラインから第２制御信号を受信するように、そして該第２スイッチが開いているときに前記波形入力信号に該第２入力を切り換え、また該第２スイッチが閉じているときにバイアス・減衰波形入力信号に該第２入力を切り換えるための第２制御信号に基づいて開状態と閉状態との間を移行するように適合されている；並びに
少なくとも前記波形入力、該第１制御信号及び第２制御信号を同期するために使用されるシステム・クロック
を含んでなる入力セルによってキャパシタンスを測定する装置であって、
前記コンパレータは、該第１入力の信号の振幅が、該第２入力の信号の振幅よりも大きいかどうかを示す出力の信号を発生させるように適合されており；そして
前記第１制御信号は、前記キャパシタンスの少なくとも１つの充電・放電サイクルを開始し；そして
前記発生した出力信号は、前記システム・クロックの累積カウントによって測定され、そしてキャパシタンスの値を示す、
入力セルによってキャパシタンスを測定する装置。
【請求項２】
前記第１制御信号及び前記第２制御信号が、前記入力セルの第１構成及び前記入力セルの第２構成を規定する、請求項１記載の入力セルによってキャパシタンスを測定する装置。
【請求項３】
第１スイッチ及び第２スイッチが、高キャパシタンス値範囲のうちの少なくとも１つ及び低キャパシタンス値範囲のうちの少なくとも１つの測定を可能にするように、前記入力セルを構成するために使用することができる、請求項２記載の入力セルによってキャパシタンスを測定する装置。
【請求項４】
高キャパシタンス値範囲のうちの前記少なくとも１つが約２００ｎｆよりも大きく、そして低キャパシタンス値範囲のうちの前記少なくとも１つが約５００ｎｆ未満である、請求項３記載の入力セルによってキャパシタンスを測定する装置。
【請求項５】
測定されたキャパシタンスが、前記入力セルに接続されたオープンエンド導体の長さを表す、請求項１記載の入力セルによってキャパシタンスを測定する装置。
【請求項６】
ａ）第１入力と第２入力とを有し、前記第１入力と地面との間に前記キャパシタンスが接続されたコンパレータ；第１電圧基準源と前記第１入力との間に直列接続された第１抵抗器と第２抵抗器；前記第１抵抗器、前記第２抵抗器及び該地面に接続された第１スイッチ；第２電圧基準源と第２スイッチと波形入力ラインとの間に直列接続され、前記第２入力に接続された第３抵抗器と第４抵抗器、を含むコンフィギュラブル入力セルを用意し；
ｂ）前記第１スイッチに第１制御信号を、そして前記第２スイッチに第２制御信号を提供することにより、前記入力セルの第１測定構成及び第２測定構成を規定し；
ｃ）少なくとも前記波形入力、前記第１制御信号、及び前記第２制御信号を同期するためにシステム・クロックを用意し；
ｄ）前記第１制御信号によって、前記キャパシタンスの少なくとも１つの充電・放電サイクルを開始し；
ｅ）前記第１測定構成及び前記第２測定構成によって、高キャパシタンス値及び低キャパシタンス値のうちの少なくとも１つを測定する
ことを含んでなるキャパシタンス値を測定する方法であって：
前記コンパレータの出力信号が、前記システム・クロックの累積カウントによって測定され、そして前記キャパシタンスの値を示す
キャパシタンス値を測定する方法。
【請求項７】
前記高キャパシタンス値が２００ｎｆよりも大きく、前記低キャパシタンス値が５００ｎｆ未満である、請求項６記載のキャパシタンス値を測定する方法。
【請求項８】
システム・クロック；
同期制御モジュール；
前記同期制御モジュールと接続された複数のコンフィギュラブル信号取得モジュール；
前記複数の信号取得モジュールと接続された制御論理；
前記複数の信号取得モジュール及びそれぞれの複数の入力ピンとそれぞれ接続された複数の入力セル；並びに
前記同期制御モジュール及び前記複数の入力セルと接続された同期信号発生器であって、前記複数の入力セルのそれぞれ１つが、入力信号パラメータを時間ベース・パラメータに変換するように動作可能であり、そして前記信号取得モジュールのそれぞれが、前記時間ベース・パラメータをデジタル形に変換するように構成されており、
該入力セルが：
前記入力ピンのうちの１つに接続されたセンサー出力信号及びキャパシタンスのうちの少なくとも１つ；
該キャパシタンスに接続された入力ピンに接続された第１入力、及び第２入力、及び該複数の信号取得モジュールのうちの１つに接続された出力信号を有するコンパレータ；
第１トランジスタ・スイッチ：
第２トランジスタ・スイッチ；及び
前記第１入力に、該キャパシタンスに接続された入力ピンに、前記第２入力に、そして前記第１及び第２トランジスタ・スイッチにそれぞれ接続された抵抗器回路網
を含んでなっている、
コンフィギュラブル・コントローラであって、
前記第１トランジスタ・スイッチが、該入力ピンから受信されたセンサー出力信号のためのプルアップ及びプルダウンのうちの一方を形成するように、前記信号取得モジュールによって構成することができ；そして
前記第１トランジスタ・スイッチが、前記キャパシタンスの少なくとも１つの充電・放電サイクルを開始するように、前記信号取得モジュールによって構成することができ；そして
前記第２トランジスタ・スイッチが、前記第２入力を第２電圧基準源及び前記同期信号発生器からの入力波形のうちの１つに接続するように、前記信号取得モジュールによって構成することができ；そして
前記コンパレータの発生した出力信号が、前記センサー出力信号及び前記キャパシタンスの値のうちの少なくとも１つを示す、
コンフィギュラブル・コントローラ。
【請求項９】
前記入力セルが、前記センサー出力信号を時間ベース・パラメータに変換するように動作可能であり、そして前記信号取得モジュールのそれぞれが、前記時間ベース・パラメータをデジタル形に変換するように構成されている、請求項８記載の入力セル。
【請求項１０】
前記発生した出力信号は、前記システム・クロックの累積カウントによって測定され、そして前記キャパシタンスの値を示す、請求項８記載の入力セル。
【請求項１１】
システム・クロックを用意する工程；
同期制御モジュールを用意する工程、前記同期制御モジュールと接続された複数のコンフィギュラブル信号取得モジュールを構成する；
前記複数の信号取得モジュールと接続された制御論理を用意する工程、前記複数の信号取得モジュールとそれぞれ接続された複数の入力セルを提供する；及び
前記複数の入力セルと接続された同期信号発生器を用意する工程、前記複数の入力セルのうちの１つによって、センサー及び充電キャパシタンスからの入力信号を取得し、前記取得された入力信号を複数の時間ベース・パラメータに変換し、前記複数の時間ベース・パラメータをデジタル形に変換する工程、
の各工程を含んで成る複数の信号を取得してキャパシタンスを測定する方法であって、
前記取得された入力信号の複数の時間ベース・パラメータへの変換が、前記入力セル内に含まれる第１トランジスタ・スイッチ及び第２トランジスタ・スイッチによって制御される、
複数の信号を取得してキャパシタを測定する方法。
【請求項１２】
前記入力セルのうちの１つに接続された前記信号取得モジュールが、該入力セルの入力信号、及び該入力セルによって取得された測定キャパシタンス値を特徴付けるタイプのパラメータのうちの少なくとも１つに従って、前記入力セルのうちの１つの前記第１及び第２トランジスタ・スイッチを制御するように構成されている、請求項１１記載の方法。
【請求項１３】
前記第１及び第２トランジスタ・スイッチの前記構成された制御が、前記取得された入力信号を時間ベース・パラメータに変換し、そして前記時間ベース・パラメータをデジタル形に変換する前記工程を実施する方法をさらに決定する、請求項１１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタンス測定の装置及び方法に関し、具体的には容量センサ、並びに自動車用及び工業用オートメーションにおいて有用なコンフィギュラブル電子コントローラに接続されたケーブルのキャパシタンスに関する。
【背景技術】
【０００２】
自動車用及び工業用電子制御システムは、例えば圧力、湿度、及びイン・ポジション検知、液体レベル、タッチ・スイッチの測定、並びに他の制御用途のために容量センサを使用する。このような目的で、電子コントローラは好ましくは、キャパシタンス−デジタル変換モジュール、例えばAnalog DevicesによるタイプAD7745を備えている。この回路は、キャパシタンス測定だけのために意図されており、別のセンサー・タイプ、例えば電圧又は電流センサーの同じ入力による取得には適さない。
【０００３】
さらにフレキシブルな解決手段は、Sensor Platform Inc.によるSensor Signal Processor ChipタイプのSSP 1492である。この信号プロセッサは、容量、誘導又は抵抗センサーを受容するように構成することができるが、しかし各構成は、リアルタイム動作時には変化させることができない外部構成部品によって決定される。換言すれば、別のセンサー・タイプの信号取得を構成するために、プリント基板構成部品を変化させなければならない。このことは、物流及び経済上の観点から極めて大きな問題である。
【０００４】
国際公開第２００５／０２９２０７号パンフレット（V. Burkatovsky）に記載されたコンフィギュラブル電子コントローラは、種々異なる入力信号パラメータ、例えば電圧、電流、及び抵抗を同じ入力ピン上で測定し、またデジタルＯｎ−Ｏｆｆ検出器を受容するように、ソフトウェア・コマンドによって構成されている。国際公開第２００６／００８７３２号パンフレット（V. Burkatovsky）に記載されている別の関連発明は、このようなコンフィギュラブル電子コントローラのための入力信号相互接続検出の手段及び方法を記載している。
【０００５】
本発明の１つの目的は、コンピュータ制御装置のための、具体的には、上記国際公開第２００５／０２９２０７号パンフレットに記載されたタイプのコンフィギュラブル電子コントローラ・アーキテクチャに基づく制御装置のためのキャパシタンス測定技法を提供することである。
【０００６】
電気ケーブル診断分野は、工業用及び自動車用制御技術において重要な部門である。通常使用されるケーブルは、このような用途において、一貫したジオメトリを有しており、そして数十センチメートルから数十メートルまでの長さで変化し得る。ケーブル破断をもたらす切断又は損傷は、機械制御の主な故障と考えられ、後で行われる修復の際に故障位置を突き止めるための専用工具の使用を修理担当者に課す。
【０００７】
ケーブルの破断の診断は、例えばInfineon Current Sense TLE4990データシート（クランプ・オプション）。ケーブル試験用工具は、例えば米国特許第６，８６８，３５７号明細書に記載されており、周波数領域反射率測定法（ＦＤＲ）の原理を利用している。米国特許第６，６４６，４５４号、同第５，３３９，０２２号、同第５，４９３，６５０号、及び同第６，１８１，１４０号の各明細書に記載された他の装置は、被験ケーブルの周波数／キャパシタンス特徴を測定することによりケーブル長を決定する。
【０００８】
米国特許第６，４５９，２７１号明細書には、導体の一端にＤＣ電圧ステップ関数を印加し、サンプリング期間にわたってその一端で導体内に導入されるＤＣ電流を測定し、サンプリング期間にわたって測定されたＤＣ電流を積分し、そして積分ＤＣ電流及び既知のキャパシタンス／導体単位長さによって、導体の一端と開回路故障位置との間の距離を計算することにより、ケーブル内の故障位置を突き止めるための装置が記載されている。
【０００９】
記載したこれらの装置は、キャパシタンス又はケーブル長の測定、並びにケーブル破断の検出及び位置確認という特定の目的を有する試験・測定工具として実現されており、そして、機械制御目的には意図されていない。
【００１０】
本発明の別の目的は、上記国際公開第２００５／０２９２０７号パンフレットに記載されたタイプのコンフィギュラブル電子コントローラ・アーキテクチャに基づくキャパシタンス測定技術によって、電子コントローラに接続されたワイヤー及びケーブルの破断位置を突き止めるための方法を提供することである。この方法において、同じコントローラは、その入力上で全ての種類の信号を受信し、その出力上で制御信号を発生させ、そして、ケーブル破断を検出してその位置を突き止め、そしてハーネス診断を実施するためにケーブル・キャパシタンスを測定することができるようになる。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
或る一定の態様の目的は、キャパシタンスを測定するための、具体的には適応入力セルを使用することにより、高値及び低値のキャパシタンスを測定するための方法、並びに装置を提供することである。或る一定の態様の別の目的は、開いた導体の長さを評価するための、キャパシタンス測定に基づく方法を提供することである。本発明の種々の態様のこれらの及びその他の目的、形態、特徴、並びに利点は、好ましくは態様、図面、及び特許請求の範囲の下記の詳細な説明を検討すれば、より明らかに理解され、認識される。
【課題を解決するための手段】
【００１２】
１つの形態によれば、入力セルによるキャパシタンスの測定のための装置が提供される。入力セルは：第１入力と第２入力とを有し、第１入力と地面との間にキャパシタンスが接続されたコンパレータ；第１電圧基準源と前記第１入力との間に直列接続された第１抵抗器と第２抵抗器；第１抵抗器、第２抵抗器及び地面に接続された第１スイッチであって、前記第１スイッチが、第１制御ラインから第１制御信号を受信し、そして第１抵抗器とともに該第１制御信号に応答して開状態と閉状態とを切り換えるように適合されており、該第２抵抗器及び該第１スイッチは、該第１スイッチが開いているときにキャパシタンスの充電を可能にし、また該第１スイッチが閉じているときにキャパシタンスの放電を可能するように適合されている、第１スイッチを含んで成る。第２電圧基準源と第２スイッチと波形入力ラインとの間には第３抵抗器と第４抵抗器が直列接続されており、第３抵抗器と第４抵抗器は第２入力に接続されている。第２スイッチは、第２制御ラインから第２制御信号を受信するように、そして第２スイッチが開いているときに波形入力信号に第２入力を切り換え、また第２スイッチが閉じているときにバイアス・減衰波形入力信号に第２入力を切り換えるための第２制御信号に基づいて開状態と閉状態との間を移行するように適合されている。少なくとも波形入力、第１制御信号及び第２制御信号を同期するためにシステム・クロックが設けられており、そしてコンパレータは、第１入力の信号の振幅が、第２入力の信号の振幅よりも大きいかどうかを示す出力の信号を発生させるように適合されている。
【００１３】
別の形態において、第１入力と第２入力とを有し、第１入力と地面との間にキャパシタンスが接続されたコンパレータ；第１電圧基準源と第１入力との間に直列接続された第１抵抗器と第２抵抗器；第１抵抗器、第２抵抗器及び地面に接続された第１スイッチ；第２電圧基準源と第２スイッチと波形入力ラインとの間に直列接続され、第２入力に接続された第３抵抗器と第４抵抗器、を含むコンフィギュラブル入力セルを用意する工程を含んで成るキャパシタンス値を測定する方法が提供される。更なる方法工程は、第１スイッチに第１制御信号を、そして第２スイッチに第２制御信号を提供することにより、入力セルの第１測定構成及び第２測定構成を規定し；少なくとも波形入力、第１及び第２制御信号を同期するためにシステム・クロックを用意し；第１制御信号によって、キャパシタンスの少なくとも１つの充電・放電サイクルを開始し；第１測定構成及び第２測定構成によって、高キャパシタンス値及び低キャパシタンス値のうちの少なくとも１つを測定する、ことを含む。コンパレータの出力信号は、システム・クロックの累積カウントによって測定され、キャパシタンスの値を示す。
【００１４】
さらに別の形態によれば、コンフィギュラブル・コントローラであって、システム・クロック、同期制御モジュール；同期制御モジュールと接続された複数のコンフィギュラブル信号取得モジュール；複数の信号取得モジュールと接続された制御論理；複数の信号取得モジュール及びそれぞれの複数の入力ピンとそれぞれ接続された複数の入力セル；並びに同期制御モジュール及び複数の入力セルと接続された同期信号発生器を含んでなり、複数の入力セルのそれぞれ１つが、入力信号パラメータを時間ベース・パラメータに変換するように動作可能であり、そして信号取得モジュールのそれぞれは、時間ベース・パラメータをデジタル形に変換するように構成されている。入力セルは：入力ピンに接続された第１入力、及び第２入力、及び信号取得モジュールに接続された出力信号を有するコンパレータ；入力ピンに接続されたセンサー出力信号及びキャパシタンスのうちの少なくとも１つ；第１トランジスタ・スイッチ及び第２トランジスタ・スイッチ；コンパレータの第１入力及び第２入力に、第１及び第２トランジスタ・スイッチにそれぞれ接続された抵抗器回路網、を含んでなり；第１トランジスタ・スイッチは、入力ピンで受信されたセンサー出力信号のためのプルアップ及びプルダウンのうちの一方を形成するように、信号取得モジュールによって構成することができ；そして第１トランジスタ・スイッチは、キャパシタンスの少なくとも１つの充電・放電サイクルを開始するように、信号取得モジュールによって構成することができる。第２トランジスタ・スイッチは、第２入力を第２電圧基準源及び同期信号発生器からの入力波形のうちの１つに接続するように、信号取得モジュールによって構成することができ；そしてコンパレータの発生した出力信号は、センサー出力信号及びキャパシタンスの値のうちの少なくとも１つを示す。
【００１５】
さらに別の形態によれば、複数の信号を取得してキャパシタンスを測定する方法であって：システム・クロックを用意する工程；同期制御モジュールを用意する工程、同期制御モジュールと接続された複数のコンフィギュラブル信号取得モジュールを構成する；複数の信号取得モジュールと接続された制御論理を用意する工程、複数の信号取得モジュールとそれぞれ接続された複数の入力セルを提供する；複数の入力セルと接続された同期信号発生器を用意する工程；複数の入力セルのうちの１つによって、センサー及び充電キャパシタンスからの入力信号を取得し、取得された入力信号を複数の時間ベース・パラメータに変換し、複数の時間ベース・パラメータをデジタル形に変換する工程の各工程を含んでなる、複数の信号を取得してキャパシタを測定する方法が提供される。取得された入力信号パラメータの複数の時間ベース・パラメータへの変換は、入力セル内に含まれる第１及び第２トランジスタ・スイッチによって制御される。
【図面の簡単な説明】
【００１６】
添付の図面を参照しながら、本発明をここで一例を挙げて説明する。
【図１】図１は、本発明において使用される適応入力セル回路を含む、電子コントローラを示す概略ブロック・ダイヤグラムである。
【図２】図２は、本発明において使用される適応入力セル回路を示す概略図である。
【図３Ａ】図３Ａは、好ましい態様及び高キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図３Ｂ】図３Ｂは、好ましい態様及び高キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図３Ｃ】図３Ｃは、好ましい態様及び高キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図４Ａ】図４Ａは、別の好ましい態様及び高キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図４Ｂ】図４Ｂは、別の好ましい態様及び高キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図４Ｃ】図４Ｃは、別の好ましい態様及び高キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図５Ａ】図５Ａは、好ましい態様及び低キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図５Ｂ】図５Ｂは、好ましい態様及び低キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図５Ｃ】図５Ｃは、好ましい態様及び低キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図６Ａ】図６Ａは、別の好ましい態様及び低キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図６Ｂ】図６Ｂは、別の好ましい態様及び低キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図６Ｃ】図６Ｃは、別の好ましい態様及び低キャパシタンス値の測定手順において関与する信号を示すタイミング・ダイヤグラムである。
【図７】図７は、図６Ａによっても表される好ましい態様において動作するコンパレータ５３５の両入力上の信号を示す図である。
【図８】図８は、図６Ａ〜６Ｃで説明したような、期間Ｔ中に測定された総電荷を示す図である。
【図９】図９は、図６Ａに関連する別のタイミング・ダイヤグラムである。
【図１０】図１０は、開いた導体の自己キャパシタンス及び長さを測定するために本発明において使用される適応入力セル回路を示す概略図である。
【発明を実施するための形態】
【００１７】
コンフィギュラブル電子コントローラの、そして具体的には本明細書と同時に出願したVitaly Burkatovskyの名におけるAN ADAPTIVE INPUT-CELL CIRCUITRY USEFUL IN CONFIGURABLE ELECTRONIC CONTROLLERSと題する米国特許出願明細書（代理人整理番号９１５６３ＡＲＲＳ）に記載された適応入力セルのアーキテクチャを参照しながら、本発明の好ましい態様を説明する。
【００１８】
キャパシタンス測定の好ましい態様は、図１のアーキテクチャに基づいている。これは、上記米国特許出願第１１／４７２，１４２号明細書の図３に記載されたアーキテクチャと概ね同様である。
【００１９】
具体的には、図１は、複数の適応入力セル５００を使用するコンフィギュラブル制御システム６００の１つの態様を示す全体的なブロック・ダイアグラムである。コンフィギュラブル制御システム６００は、元の基本入力セル２４０と置き換えられる適応入力セル５００を除いて、国際公開第２００５／０２９２０７号パンフレットの図３に示されたコントローラと実質的に同様である。コンフィギュラブル制御システム６００は、同期信号発生器２５０、コンフィギュラブル・デジタルユニット２００、例えばＦＰＧＡ又はＣＰＬＤを含んでなり、コンフィギュラブル・デジタルユニット２００は、少なくとも同期制御モジュール２７０、制御論理モジュール３７０、多数の信号取得モジュール２６０、コンフィギュラブル制御システム６００の入力ピン２１０から適応入力セル５００を通ってくる信号を受信するように構成された多数の信号取得モジュール２６０を含んでなる。適応入力セル５００は同一であっても変化してもよい。
【００２０】
コンフィギュラブル制御システム６００の出力ピン３８０に接続された負荷の制御を、高側出力駆動装置３５０及び／又は低側出力駆動装置３６０を通して可能にするように、出力制御論理モジュール２８０を構成することができる。この態様の場合、高側出力駆動装置３５０はそれぞれ高側スイッチ制御装置３１０及び高側スイッチ３２０を有するのに対して、このような低側出力駆動装置３６０はそれぞれ低側スイッチ制御装置３３０及び低側スイッチ３４０を有する。
【００２１】
コンフィギュラブル制御システム６００の同期制御モジュール２７０は、適応入力セル５００及び信号取得モジュール２６０の作業を同期するために、基本的な時間依存信号を発生させるように構成されている。このような同期は、適応入力セル５００によって入力信号値を時間ベース・パラメータ（例えばパルス幅、遅延、デューティ・サイクル、周波数など）に変換するために、次いで、構成された信号取得モジュール２６０によってこれらの時間ベース・パラメータをデジタル形に変換するために必要とされる。同期制御モジュール２７０の１つの可能な実施形は、例えば、パルス間に一定のインターバルを有する入来パルスをカウントするカウンターであってよい。一連のこのようなパルスは例えばシステム・クロックから得ることができる。同期制御モジュール２７０の出力基準データ２９０は、信号取得モジュール２６０のそれぞれ、そしてまた同期信号発生器２５０にも同期データ２７５として接続されている。同期信号発生器２５０は、例えばデジタル・アナログ変換器として実現される。同期制御モジュール２７０は、信号取得モジュール２６０のそれぞれ、そしてまた同期信号発生器２５０にも同期データ２７５として接続されている。同期制御モジュール２７０が作動している間、出力基準データ２９０に等しい同期データ２７５の値は、周期的に０からその最大値まで変化させられ、このような変化は、同期信号発生器２５０の同期入力２５５上の鋸歯形同期信号Ｖsnycを引き起こす。この電圧は、適応入力セル５００の第２入力に移行される。適応入力セル５００の第１入力は、コンフィギュラブル制御システム６００の対応入力ピンに接続される。適応入力セル５００の出力信号は、対応する信号取得モジュール２６０の入力に接続される。コンフィギュラブル信号取得モジュール２６０の実施形は、受信されることを必要とし、ひいては種々異なる周囲環境を支えるタイプの信号に応じて変化してよい。
【００２２】
適応入力セル５００の機能は、所定の範囲のセンサー例の群に関連する信号取得方法を分析することにより実証される。
【００２３】
図２において、適応入力セル５００の脚部１に、キャパシタ６１０が接続されている。入力ピン２１０の入力電圧Ｖinpが、適応入力セル５００内に供給され、そしてこれはキャパシタ６１０を横切る電圧と同一である。
【００２４】
適応入力セル５００のアーキテクチャは、多数のキャパシタンス測定方法を実施するように適合されている。これらの方法のそれぞれが、特定の範囲のキャパシタンス値に最適である。下記の本発明の好ましい態様の目的上、２つのキャパシタンス範囲が次の通り規定される：低キャパシタンス範囲は５００ｎＦ未満であり、そして高キャパシタンス範囲は２００ｎＦを上回る。これらの２つの範囲におけるキャパシタンス値のオーバラップは、２００ｎＦ〜５００ｎＦの範囲内のキャパシタンスを精度の実質的な損失なしに、示唆する方法のうちのいずれかによって測定できることを意味する。
【００２５】
以下に説明する好ましい態様にとって有用な図２の適応入力セル５００の２つの構成についてここで詳述する。検討を目的として、また非限定的例として、第１電磁制御式スイッチ５４８は、Ｎ−Ｃｈ  ＦＥＴトランジスタＴ１として示されており、第２電磁制御式スイッチ５５０は、Ｐ−Ｃｈ  ＦＥＴトランジスタＴ２として示されている。下記から明らかとなるように、適応入力セル５００の構成は、第１及び第２の電磁制御式スイッチ５４８及び５５０にそれぞれ提供される信号に基づいて決定される。
【００２６】
言うまでもなく、他の態様において、第１電磁制御式スイッチ５４８及び第２電磁制御式スイッチ５５０が、導電しない状態から、電気信号、光学信号、又は磁気信号に応答して導電する状態へ移行することができる任意のスイッチを含むことができ、このスイッチは、例えばリレー、光カプラー、電流制御式スイッチ、電圧制御式スイッチ、又はＰチャネル電界効果トランジスタを含む電磁制御式の形態を成すことができる。さらに、前述の抵抗値が一例にすぎず、本明細書中に記載された機能性と一致する結果を達成する他の値を使用できること、そしてこのような値の選択は、本明細書中の教示内容に照らして当業者が考え得る範囲内に含まれることも明らかである。
【００２７】
やはり図２に示されているように、予期せぬ又は望ましくない電磁パルスの伝達に対する保護を行うように、任意の緩衝器５６６及び５６８を設けることができる。
【００２８】
適応入力セル５００の第１測定構成は、セルの端子４に論理低(Logic Low)信号を印加することによって提供される。この場合、第２電磁制御式スイッチ５５０は閉じられており、そして電圧基準Ｖref-2が抵抗器Ｒｂ  ５４６を介してコンパレータ５３５の第１入力に印加され；コンパレータ５３５の第１入力に印加された電圧はＶc1として表される。Ｖc1上の同期入力２５５の低いリップルを保証するために、抵抗器Ｒｂ  ５４６は低く、例えばＲｂ＜２００Ωであるべきであり、また抵抗器Ｒｓ  ５６０は高く、数キロオームから数百キロオームであるべきである。適応入力セル５００の第１測定構成は、さらに説明するように、入力ピン２１０の入力電圧Ｖinpと所定の閾値Ｖc1とを比較するために、キャパシタ６１０、抵抗器Ｒｕ  ５４２及びＲｄ  ５４４、電圧基準Ｖref-1、及び第１電磁制御式スイッチ５４８を含むスキームを表す。
【００２９】
適応入力セル５００の第２測定構成は、セルの端子４に論理高信号を印加することによって提供される。この場合、第２電磁制御式スイッチ５５０は開いており、そして同期入力２５５からの同期信号Ｖsyncが抵抗器Ｒｓ  ５６０を介してコンパレータ５３５の第１入力に印加される。コンパレータ５３５の入力電流が低いことにより、Ｒｓ  ５６０上の電圧降下は些細なものであり、Ｖｃｌは同期信号Ｖsyncと事実上等しい。
【００３０】
適応入力セル５００の第２測定構成は、さらに説明するように、入力ピン２１０の入力電圧Ｖinpと、同期入力２５５に印加された、コントローラによって生成された同期信号Ｖsyncとを比較するためのスキームを表す。コンパレータ５３５は次いで、入力電圧Ｖinpの振幅が同期電圧Ｖsyncの振幅よりも大きいかどうかを示す出力を提供する。
【００３１】
高キャパシタンス値を測定するための好ましい態様：
高キャパシタンス測定法は、適応入力セル５００の第１構成を用いることにより、実現される。図３Ａ〜３Ｃは、測定手順に関与する信号のタイミング・ダイヤグラムを表す。測定開始（ｔ＝ｔ０）前に適合入力セル５００に印加される制御信号の状態は、脚部５のＣｔｒｌ−１（図３Ｂの曲線４）−論理高であるべきであり；脚部４のＣｔｒｌ−２（図３に示されていない）は永久に論理低であり、また上記の通り、Ｖsyncの、この第１構成に基づく測定プロセスに及ぼす影響は最小限である。Ｃｔｒｌ−１の論理高レベルは、第１電磁制御式スイッチ５４８を閉じたままにし、第１電磁制御式スイッチ５４８は、適応入力セル５００の端子１を、抵抗器Ｒｄを介して接地する。コンパレータ５３５に対する入力電圧Ｖinp（曲線２）はこの状態で、ゼロに等しい。
【００３２】
Ｖref-2＜Ｖref-1であるとさらに想定する。
【００３３】
測定を開始するために：Ｃｔｒｌ−１はｔ＝ｔ０で論理低まで降下して、第１電磁制御式スイッチ５４８を遮断する一方、電圧基準Ｖref-1からの電流が抵抗器Ｒｕ  ５４２及びＲｄ  ５４４を介してキャパシタ６１０を充電し始める。ｔ＝ｔ１で入力電圧Ｖinpは、
【数１】
2010530954.tif 000003
のレベルに達し（図３Ａの曲線１）、そしてコンパレータ５３５はその出力レベル（Ｖcell−曲線３）を論理低から高に変化させる。関連信号取得モジュール２６０（図１）は、ｔからｔ１までカウントするシステム・クロックの機能を実施するように構成されている。測定されたキャパシタンスＣと、測定期間Δｔにわたってカウントされたシステム・クロック数Ｎとの依存性を以下に示す。
【００３４】
抵抗器Ｒｕ  ５４２及びＲｄ  ５４４を介して充電するキャパシタ６１０上の電圧Ｖinpは、下記等式：
【００３５】
【数２】
2010530954.tif 000004
【００３６】
によって記述することができ、
ここでＶMは、電圧基準Ｖref-1であり、
ｔは充電時間であり、
τは時間定数である。
【００３７】
図２に示された充電スキームの場合、時間定数τは、キャパシタ６１０及び抵抗器Ｒｕ  ５４２及びＲｄ  ５４４の測定キャパシタンスＣによって決定されることになる。開いた第１の電磁制御式スイッチ５４８の抵抗は取るに足らない。
【００３８】
【数３】
2010530954.tif 000005
【００３９】
キャパシタ６１０の充電が所定の閾値電圧Ｖth（この場合Ｖth＝Ｖref-2）に達する時点ｔ１では、等式（１）は
【００４０】
【数４】
2010530954.tif 000006
【００４１】
となる。
【００４２】
ここで等式（２）を等式（３）に導入し、Ｃを解くと：
【００４３】
【数５】
2010530954.tif 000007
【００４４】
となる。
【００４５】
測定期間Δｔがｔ１（ｔ０＝０）に等しくなるのに伴って、ｔ１は、Δｔ中にカウントしたシステム・クロック期間Ｔｓｃの数Ｎによって：
ｔ１＝Ｎ×Ｔｓｃ                （５）
と置き換えられ、
【００４６】
【数６】
2010530954.tif 000008
【００４７】
を定義する。
【００４８】
我々は等式：
【００４９】
【数７】
2010530954.tif 000009
【００５０】
のより好都合な形態を得る。
【００５１】
ここでＫは定数：
【００５２】
【数８】
2010530954.tif 000010
【００５３】
である。
【００５４】
ここでｆｓは、システム・クロック周波数である。
【００５５】
結論：信号取得モジュール２６０によってカウントされたシステムクロック数Ｎは、測定されたキャパシタンスに対して比例し、そしてキャパシタンス値の計算のために使用することができる。
【００５６】
高キャパシタンス値の測定の別の態様は、適応入力セル５００の第２の構成を使用することにより実現される。図４Ａ〜４Ｃは、測定プロセス中の以下に論じる信号のタイミング・ダイヤグラムを表す。
【００５７】
第２電磁制御式スイッチ５５０に印加された論理高Ｃｔｒｌ−２信号は、抵抗器Ｒｂ  ５４６及びコンパレータ５３５から電圧基準Ｖref-2を断絶する。このことは、同期入力２５５の同期電圧Ｖsyncが、抵抗器Ｒｓ  ５６０を介してコンパレータ５３５の入力１に印加されるのを可能にする。この電圧は、Ｖc1と称され、図４Ａにおいて曲線５として示される。キャパシタ６１０上の電圧（曲線２）、及び第１電磁制御式スイッチ５４８に対する信号の測定開始（曲線４、図４Ｂ）は、前述と同じである。
【００５８】
測定を開始するために、信号Ｃｔｒｌ−１は、同期入力２５５サイクルの開始と同時に論理低に降下する。論理低Ｃｔｒｌ−１信号は、第１電磁制御式スイッチ５４８をオフにし、そしてキャパシタ６１０の充電プロセスを開始する（曲線２）。出力ピン２２０で提供されたコンパレータ５３５の出力電圧Ｖcellは、図４Ｃの曲線３で示され、そして、キャパシタ６１０上の電圧に対して比例する期間Ｔｐを有する一連のパルスによって表される。
【００５９】
本発明の高キャパシタンス測定方法において、システム・クロック数Ｎは、図４Ｃに示されているように、入力セル・パルスによって生成される幅Ｔｐが所定の値Ｔstopに達する瞬間まで、被測定キャパシタの充電時間中カウントされる。測定されるキャパシタンスの計算を単純にするために、Ｔstopは、図４Ａに示されているように、０．６３２  Ｖref-1に等しい充電されたキャパシタの電圧に対応するパルス幅として決定されるべきである。
【００６０】
この場合、充電時間は、図４Ａに示されている時間定数τに等しくなる。従って、そして等式（２）及び（５）の使用によって、測定されるキャパシタンスは、下記等式：
【００６１】
【数９】
2010530954.tif 000011
【００６２】
によって見いだすことができる。
【００６３】
信号取得モジュール２６０は、Ｃｔｒｌ−１信号の立ち下がり縁によってトリガーされるときにシステム・クロックのカウンティングを開始し（図４Ｂの曲線４）、そしてＴｐがＴstop値：
【００６４】
【数１０】
2010530954.tif 000012
【００６５】
に達したときにカウントを終了する。
【００６６】
一般に、Ｔstopは、０６３２  Ｖref-1とは異なるかもしれない閾値電圧Ｖthに対応するＴｐとして予め決定されることがある。この場合、キャパシタ値は、等式（６）及び（７）によって決定されるべきである。
【００６７】
低キャパシタンス値の測定：
低キャパシタンス値の測定は、例えば容量センサ、キャパシタンス・タッチ・スイッチ又はケーブル・キャパシタンス測定のための工業用制御装置において重要である。下記低キャパシタンス測定方法は、図１のコンフィギュラブル・コントローラの使用に基づく。
【００６８】
１つの態様が、適応入力セル５００の第１構成に基づいている。図５Ａ〜５Ｃは、この測定手順に関与する信号のタイミング・ダイアグラムを表す。
【００６９】
第１及び第２の電磁制御式スイッチ５４８及び５５０にそれぞれ印加される制御信号の測定前（ｔ＜ｔ０）状態は、図３に示したものと同様である。
【００７０】
低キャパシタンス値の測定を実施するために、信号取得モジュール２６０は、図５Ｂの曲線４において示されているように、Ｃｔｒｌ−１パルスの発生を開始し、論理低状態は、抵抗器Ｒｕ  ５４２及びＲｄ  ５４４を介したキャパシタ６１０を充電を可能にし、そして論理高状態は、Ｒｄ  ５４４を介したキャパシタ６１０の放電を引き起こす。充電−放電サイクル数δは、任意の好適な値で予め決定される。
【００７１】
システム・クロックは、充電サイクルの開始から、キャパシタ電圧Ｖinp（図５Ａの曲線２）と閾値電圧
【数１１】
2010530954.tif 000013
（図５Ａの曲線１）との等しい点までの各キャパシタ充電サイクルに対して信号取得モジュール２６０によってカウントされる。カウントは、信号取得モジュール２６０に対するコンパレータ５３５の出力における信号が図５Ｃの曲線５によって表されることを可能にする。所定の最後のサイクル数δの終わりまで、カウントされたクロックが順次加算される。各充電サイクル毎のキャパシタ６１０のキャパシタンス値は、等式（７）を使用することにより見いだすことができる。
【００７２】
δを等式（７）の左及び右の両部分と掛け算することにより、我々は：
【００７３】
【数１２】
2010530954.tif 000014
【００７４】
を得る。
【００７５】
（δ×Ｎ）という表現は、カウント毎にカウントされたシステム・クロック期間の和が、δ回のサイクルにわたってインターバルΔｔを可能にすることを表す。
【００７６】
このように、この場合のキャパシタ６１０のキャパシタンスを計算する等式は：
【００７７】
【数１３】
2010530954.tif 000015
【００７８】
となる。
【００７９】
図１のコンフィギュラブル・コントローラの１つの利点は、その入力ピンのいずれかの機能性を変化又は合体させるその能力である。キャパシタンス測定は、よい例である。すなわち図１のコンフィギュラブル制御システム６００は、一例として、リモートセンサーからケーブルを介して受信されたアナログ検出器信号に割り当てられる。加えて、コンフィギュラブル・コントローラは、必要な場合には、ケーブル断絶点の位置を突き止めることが求められる。この作業は、「開いた」ケーブルの自己キャパシタンスの測定により達成することができる。アナログ検出器信号の取得のために、適応入力セル５００の第２構成が使用されるならば、単純にすることを目的として、第２入力セル構成をキャパシティ測定のためにも使用することが好ましい。このような方法を別の態様として以下に説明する。この別の態様において、記載の方法の機能性を表すタイミング・ダイヤグラムを図６〜図９に示す。
【００８０】
第２入力セル構成を使用する低キャパシタ６１０の測定を実施するために、信号取得モジュール２６０は、図６Ｂの曲線３に示された等しい休止インターバルＴｃによって分離された一連の等しいパルスＴｄの形態でＣｔｒｌ−１信号を発生させ始める。上記第１つの態様において説明したように、曲線３の信号は、図６Ａの曲線２によって示されたキャパシタ６１０の測定キャパシタンスの充電及び放電をもたらす。図６Ａの曲線１によって概略的に示されたＶsyncの期間Ｔと、キャパシタンス充電サイクルとの比は整数比でなければならず、このことは、Ｖsyncのランプ期間が所定数の等しい充電−放電サイクルに分けられるべきであることを意味する。
【００８１】
図７は、適応入力セル５００の第２構成において動作するコンパレータ５３５の両入力上の信号を示す。図７には、（図６Ａと同様に）、同期電圧Ｖsyncは曲線１によって表されており、入力電圧Ｖinpは曲線２によって概略的に表されている。説明の目的上、測定入力電圧Ｖinp（曲線２）が同期電圧Ｖsyncの期間内では事実上一定であると仮定する。
【００８２】
国際公開第２００５／０２９２０７号パンフレットにおける説明に基づいて、同期電圧の開始サイクル（Ｖsync＝０）から、ＶsyncがＶinpに等しくなる瞬間までの時間ｔEAが、入力電圧Ｖinpに対して比例し：
【００８３】
【数１４】
2010530954.tif 000016
【００８４】
ここでαはＶsyncの勾配角である。
【００８５】
このインターバルは、信号取得モジュール２６０内に構成されたカウンターによってｔEA内のシステム・クロックＮの数をカウントすることにより測定することができる。
【００８６】
こうして、ｔEAは
【００８７】
【数１５】
2010530954.tif 000017
【００８８】
として表すことができ、
ここで、Ｎは時間ｔEAにわたってカウントされたシステム・クロックの数であり、及びＴｓｃはシステム・クロック期間であり、等式（１４）と（１５）とを比較することにより、我々は：
【００８９】
【数１６】
2010530954.tif 000018
【００９０】
を得る。
【００９１】
図６Ａには、実際のタイミング・ダイヤグラムが、図７の概念図におけるのと同じ符号を用いて示されている。曲線１は、同期電圧Ｖsync信号であり、そして曲線２は、図６Ｂに示されたＣｔｒｌ−１信号（曲線３）によって示されているようなキャパシタ６１０の反復的な充電−放電を記述している。低キャパシタンス値測定は、図６Ｃに示されている可変期間ΔＴＲ（ｎ）中のシステム・クロックのカウント、及びこれに続く加算に基づいている。ΔＴＲ（ｎ）は、キャパシタ６１０の充電曲線２を表す入力電圧Ｖinp及び曲線１によって表される同期電圧Ｖsyncの交差と、曲線３のパルス列の立ち上がり縁によって示される各放電サイクルの開始との間の時間インターバルを表す。
【００９２】
加えて、図６Ａに示されているように、同期電圧Ｖsyncの期間Ｔは、ｎ回の等しい放電及び充電の期間Ｔｄ−Ｔｃから成り、その結果ｎ回のインターバルΔｔＲｎをもたらす（曲線４）。入力電圧測定の範囲０〜Ｖsyncmaxは、ｎ個の等しい部分に分けられる。このような部分の値は：
【００９３】
【数１７】
2010530954.tif 000019
【００９４】
として記述することができる。
【００９５】
クロック・カウント合計値に対する測定キャパシタンスＣの依存性を以下に説明する。
【００９６】
定義によれば、キャパシタ充電電流Ｉ（ｔ）は：
【００９７】
【数１８】
2010530954.tif 000020
【００９８】
となり、
ここでＱ（ｔ）はキャパシタの電荷である。
【００９９】
特定の時点Ｔにおける電荷ＱＴに関する式は：
【０１００】
【数１９】
2010530954.tif 000021
【０１０１】
として導き出される。
【０１０２】
実際的には、この積分は、矩形の面積の和による積分面積を表すリーマンの和(Riemann Sum)：
【０１０３】
【数２０】
2010530954.tif 000022
【０１０４】
によって置き換えることができる。
【０１０５】
記載の方法が各充電期間をｎ個の等しい部分に分割することを必要とするという事実に基づき、ＱTは、
【０１０６】
【数２１】
2010530954.tif 000023
【０１０７】
として表すことができ、
ここで：Ｔは測定期間であり、そしてｎは測定数である。
【０１０８】
Ｉ（ｔｉ）の各測定はオームの法則から定義することができる：
【０１０９】
【数２２】
2010530954.tif 000024
【０１１０】
ここで：ＶiRは、プルアップ抵抗器Ｒｕ  ５４２及びＲｄ  ５４４上の電圧である。
【０１１１】
図９は、曲線２（図６Ａ、曲線１においても示されている）によって表されるキャパシタ６１０の充電−放電サイクルのうちの１つを示す。
【０１１２】
更なる説明のために、図９は、図６Ａに最初に示されているキャパシタ６１０の単一の放電−充電サイクル２の測定面積をより詳細に示している。図９において、曲線２は充電−放電サイクルであり、そして曲線１は、Ｖsyncを表す。Ｖsyncmaxは、Ｖinpmaxによって表される測定可能な最大入力電圧である。検討される測定面積は、インターバルΔｔ（ｉ）の境界と、等式（１７）において決定される電圧ΔＶ（ｉ）とによって制限される。放電時間はΔＴｄとして定義され、そしてこの時間インターバルに対するＶsyncのそれぞれの変化は、ΔＶｄとして定義される。同様に、サイクルの充電部分時間ΔＴｃ中のＶsyncの変化も、ΔＶｃとして定義される。ΔＶｃは：
【０１１３】
【数２３】
2010530954.tif 000025
【０１１４】
として表すことができ、
ここで：ΔＶinp（ｉ）及びΔＶＲ（ｉ）は、それぞれ充電開始からＶinpとＶsyncとの交差点まで（インターバルΔＴinp（ｉ））、及びこの交差点から充電の終了まで（インターバルΔＴＲ（ｉ））のＶsyncの電圧変化である。
【０１１５】
ＶinpとＶsyncとの交差時点毎に、抵抗器Ｒｕ  ５４２、Ｒｄ  ５４４上に電圧降下は：
【０１１６】
【数２４】
2010530954.tif 000026
【０１１７】
となる。
【０１１８】
第１放電−充電サイクルに関する上記定義を使用することにより、我々は
【０１１９】
【数２５】
2010530954.tif 000027
【０１２０】
を得る。
【０１２１】
第２サイクルに関して：
【０１２２】
【数２６】
2010530954.tif 000028
【０１２３】
である。
【０１２４】
サイクル（ｎ）に関して：
【０１２５】
【数２７】
2010530954.tif 000029
【０１２６】
である。
【０１２７】
等式（１７）を考慮して定値Ｖref-1-ΔＶsyncmaxをΨとして定義して、我々は：
【０１２８】
【数２８】
2010530954.tif 000030
【０１２９】
を得る。
【０１３０】
図９からの定義を用いて、ＶnRは：
【０１３１】
【数２９】
2010530954.tif 000031
【０１３２】
として表すことができ、
ここで、
【０１３３】
【数３０】
2010530954.tif 000032
【０１３４】
は既知であり且つ変化させることができない電圧である。
【０１３５】
ここで等式（２３）を考慮すると、等式（３４）は：
【０１３６】
【数３１】
2010530954.tif 000033
【０１３７】
として記述することができる。
【０１３８】
各充電サイクル（ｉ）中に測定された充電電流が、図８に示されている。
【０１３９】
等式（１６）に基づいて、等式（３５）は：
【０１４０】
【数３２】
2010530954.tif 000034
【０１４１】
に変換することができる。
【０１４２】
そして等式（３６）を等式（２２）に代入することにより、我々は：
【０１４３】
【数３３】
2010530954.tif 000035
【０１４４】
を得る。
【０１４５】
そして変換後：
【０１４６】
【数３４】
2010530954.tif 000036
【０１４７】
となる。
【０１４８】
キャパシタＣ６１０の電荷のグラフが、時間スケール上の点Ａ〜Ｂ及び時間インターバルｔ０〜ｔｎの等式７によって制限された面積によって、図８に示されている。
【０１４９】
定義によれば：
【０１５０】
【数３５】
2010530954.tif 000037
【０１５１】
である。
【０１５２】
ここで、（図６Ｃの）測定期間Ｔの終了時の等式（３９）における電荷に関する表現を、等式（４０）に代入することにより、我々は：
【０１５３】
【数３６】
2010530954.tif 000038
【０１５４】
又は単純化された形態で：
【０１５５】
【数３７】
2010530954.tif 000039
【０１５６】
を得、
ここでＮR(i)は、時間インターバルΔＴＲ（ｉ）中にカウントされたシステム・クロックの数である。
【０１５７】
結果として：
【０１５８】
【数３８】
2010530954.tif 000040
【０１５９】
は、測定期間ＴにわたってカウントされたＮR(i)の和である。
【０１６０】
Ａ及びＢは：
【０１６１】
【数３９】
2010530954.tif 000041
【０１６２】
として定義された定数である。
【０１６３】
ケーブル破断位置の推定を必要とするコンフィギュラブル・コントローラ用途の場合、ケーブル単位長さＣL当たりの既知のキャパシタンスが、特定に入力ピン２１０に接続されたケーブルの長さを計算するために使用されるべきである。
【０１６４】
単位長さ当たりのキャパシタンスは一定であると仮定されるので、破断位置までの距離は：
【０１６５】
【数４０】
2010530954.tif 000042
【０１６６】
と推定され、
ここでＣxは、特定に入力ピン上の測定キャパシタンスである。
【０１６７】
実際的には、ケーブル長Ｌは、ｃｍ又はメートル値で、又はコネクターによって細分されたハーネスのセグメントで表現することができる。
【０１６８】
記載されたキャパシタンス値測定方法は、一方では、比較的大きいキャパシタンス値（数千のｕＦ）、例えば過度に長い充電時間を招く値に対して、また他方では、高速充電に起因して精度の低下を招く低いキャパシタンス値（数ｐＦ）に対して制限される。
【０１６９】
キャパシタンス測定方法の現在好ましい用途、及びケーブル破断位置検出について以下に説明する。
【０１７０】
第１の好ましい用途は、工業用オートメーションにおいて用いられる、当業者に知られた「機械診断」モードに関し、ＣＥＣ（configurable electronic controller、コンフィギュラブル電子コントローラ）モジュールが、入力測定及び出力制御のために機械において使用される。
【０１７１】
ほとんどいつも、ＣＥＣは、信号取得及び負荷の制御を実施するその通常モードで動作するように期待されている。診断モードへの移行は、特定の機械の起動時、又は、任意の時点、例えば故障事象発生時、例えばオープンエンド・ケーブルをもたらす事象発生時、又はセンサー又はセンサー群の断絶時に、図１のデジタル・ユニット２００によって可能になる（国際公開第２００６／００８７３２号パンフレットに詳細に説明されている通り）。この場合、低キャパシタンス値測定の記載された態様のうちの１つを利用して、信号取得モジュール２６０が、センサー断絶位置を検出することになる。この場合に低キャパシタンス値測定方法を選択することは、５００ｎＦを超えないキャパシタンス値を表す、導体の長さが８〜１０メートル未満であると仮定して地面に対して測定された当該ケーブル６１５、ワイヤー、又はハーネスの自己キャパシタンスに関する既知の事前情報の結果である。この態様は、図１０によって一例として表される。
【０１７２】
信号取得モジュール２６０の構成が通常モード動作のための信号取得機能だけを支持する場合、キャパシタンス測定及びケーブル破断位置診断のための信号取得モジュール２６０の他の構成は、例えばサービスセンター試験装置によって別個に負荷されることになる。信号取得モジュール２６０の構成が信号取得モジュール及び断絶位置検出モジュールの両方を含有するときには、これらのうちの一方だけが有効にされてよい。この場合、プログラム可能な論理を再ロードする必要はなく、図１の制御論理モジュール３７０によって、通常モード又は診断モードを活性化するイネーブル信号を発生させるだけでよい。
【０１７３】
第２用途は、コンフィギュラブル・コントローラの通常動作モードに関し、より具体的には図２に示されているようなキャパシタンス測定に関する。被測定キャパシタンス値の範囲が既知である場合、上記好ましい測定方法のうちの１つを用いることが適当である。被測定キャパシタンス値の範囲が未知である場合、測定プロセスは例えば下記順序で行われるべきである：
工程（１）：上記のような高キャパシタンス測定方法を用いることにより、評価が始まる。
【０１７４】
工程（２）：測定キャパシタンスを示す、工程（１）でカウントされたシステム・クロックの和を、高キャパシタンス測定方法及び低キャパシタンス測定方法の両方によって測定された所定の中央キャパシタンス値に対応するカウントされたシステム・クロックの所定の和と比較する。
【０１７５】
工程（１）においてカウントされたシステム・クロックが所定の値よりも小さい場合、低キャパシタンス測定方法を用いてもう一度測定を行うべきである。工程（１）においてカウントされたシステム・クロックが所定の値以上である場合、測定結果（１）は有効である。
【０１７６】
上記態様の場合、１つ又は２つ以上のスイッチは、トランジスタ・スイッチとして記載されている。一例としてリレー、光カプラー、電流制御式スイッチ、電圧制御式スイッチを含む電磁制御式スイッチの任意の形態を使用することができることは言うまでもない。
【０１７７】
本発明を好ましい態様を参照しながら説明してきたが、これは純粋に例示を目的としたものにすぎず、本発明の数多くの他の変更形、改変形及び応用形を形成し得ることは明らかである。
【符号の説明】
【０１７８】
２００    デジタルユニット
２１０    入力ピン
２２０    出力ピン
２５０    同期信号発生器
２５５    同期入力
２６０    信号取得モジュール
２７０    同期制御モジュール
２７５    同期データ
２８０    出力制御論理モジュール
２９０    出力基準データ
３１０    高側スイッチ制御装置
３２０    高側スイッチ
３３０    低側スイッチ制御装置
３４０    低側スイッチ
３５０    高側出力駆動装置
３６０    低側出力駆動装置
３７０    制御論理モジュール
３８０    出力ピン
５００    適応入力セル
５３５    コンパレータ
５４２    抵抗器Ｒｕ
５４４    抵抗器Ｒｄ
５４６    抵抗器Ｒｂ
５４８    第１電磁制御式スイッチ
５５０    第２電磁制御式スイッチ
５６０    抵抗器Ｒｓ
５６６    緩衝器
５６８    緩衝器
６００    コンフィギュラブル制御システム
６１０    キャパシタ
６１５    ケーブル
Ｃｔｒｌ−１    第１制御信号
Ｃｔｒｌ−２    第２制御信号
Ｖcell    出力電圧
Ｖc1    基準電圧
Ｖinp    入力電圧
Ｖref-1    第１電圧基準源
Ｖref-2    第１電圧基準源
Ｖsync    同期電圧
【図１】
2010530954.tif 000043
【図２】
2010530954.tif 000044
【図３】
2010530954.tif 000045
【図４】
2010530954.tif 000046
【図５】
2010530954.tif 000047
【図６】
2010530954.tif 000048
【図７】
2010530954.tif 000049
【図８】
2010530954.tif 000050
【図９】
2010530954.tif 000051
【図１０】
2010530954.tif 000052
【国際調査報告】
2010530954.tif 000053
2010530954.tif 000054