(57)【要約】  背面照射型半導体撮像デバイスを製作する方法および結果としてもたらされる撮像デバイスが開示される。この方法は、前面および背面を有する基板を設けるステップと、実質的に基板の前面の上に重なるエピタキシャル層を成長させるステップと、実質的にエピタキシャル層の中に少なくとも１つの障壁層を形成するステップと、少なくとも１つの電荷転送領域を備え、エピタキシャル層の上に重なり、かつエピタキシャル層中へ広がる少なくとも１つの撮像構造を製作するステップであって、少なくとも１つの障壁層が、少なくとも１つの電荷転送領域の下に実質的に存在するステップとを含み、基板の背面に入射する光が電荷担体を生成し、該電荷担体が、少なくとも１つの障壁層によって少なくとも１つの電荷転送領域から進路をそらされる。エピタキシャル層の少なくとも一部分は、エピタキシャル・ラテラル・オーバーグロース技法を用いて成長される。障壁層は、実質的にエピタキシャル層中に形成された高エネルギー・インプラント、光不透過材料で製作され酸化物で全側面を囲まれた光学シールドまたは両方の組合せであり得る。撮像構造は、ＣＣＤまたはＣＭＯＳの撮像構造であり得る。
2010503242.tif 000002
【特許請求の範囲】
【請求項１】
前面および背面を有する基板を設けるステップと、
実質的に前記基板の前記前面の上に重なるエピタキシャル層を成長させるステップと、
実質的に前記エピタキシャル層の中に少なくとも１つの障壁層を形成するステップと、
前記エピタキシャル層の上へ重なり、かつその中へ広がる少なくとも１つの撮像構造を製作するステップとを含む、背面照射型半導体撮像デバイスを製作する方法であって、前記撮像構造が、少なくとも１つの電荷転送領域を備え、前記少なくとも１つの障壁層が、実質的に前記少なくとも１つの電荷転送領域の下にあり、
前記基板の前記背面に入射する光が電荷担体を生成し、該電荷担体が、前記少なくとも１つの障壁層によって前記少なくとも１つの電荷転送領域から進路をそらされる方法。
【請求項２】
前記エピタキシャル層の少なくとも一部分が、エピタキシャル・ラテラル・オーバーグロース技法を用いて成長される請求項１に記載の方法。
【請求項３】
前記撮像構造がＣＣＤ撮像構造およびＣＭＯＳ撮像構造のうちの１つである請求項１に記載の方法。
【請求項４】
少なくとも１つの障壁層を形成する前記ステップが、実質的に前記エピタキシャル層中に高エネルギー・インプラントを形成するステップをさらに含む請求項１に記載の方法。
【請求項５】
少なくとも１つの障壁層を形成する前記ステップが、実質的に前記エピタキシャル層中に少なくとも１つの光学シールドを堆積するステップをさらに含む請求項１に記載の方法。
【請求項６】
少なくとも１つの光学シールドを堆積する前記ステップが、
光不透過材料を、実質的に、前記基板の前面に近接して前記エピタキシャル層の一部の上に重ねて堆積するステップと、
前記光不透過材料を酸化物材料の層で実質的に囲むステップとを含む請求項５に記載の方法。
【請求項７】
前記光不透過材料が、光反射性材料と光吸収性材料のうちの１つから製作される請求項６に記載の方法。
【請求項８】
前記光不透過材料が傾斜ドーピング層を含む請求項７に記載の方法。
【請求項９】
少なくとも１つの光学シールドを堆積する前記ステップが、
第１の酸化物層を、実質的に、前記基板の前記前面に近接して前記エピタキシャル層の第１の部分の上に重ねて堆積するステップと、
光不透過層を、実質的に前記第１の酸化物層の上に重ねて堆積するステップと、
第２の酸化物層を、実質的に前記光不透過層の上に重ねて堆積するステップと、
前記エピタキシャル層の前記第１の部分の残りの面を実質的に露出して前記光不透過層の側面を露出するように、第１の異方性エッチングのステップが後続する第１のフォトリソグラフィのステップを適用するステップと、
酸化物の第３の層を、実質的に前記エピタキシャル層の前記第１の部分の前記露出面の上に重ねて堆積し、前記光不透過層の前記側面を実質的に覆うステップと、
第２のフォトリソグラフィのステップおよび第２の異方性エッチングのステップを適用して、側面、上面および底面を酸化物によって封緘され、前記エピタキシャル層の前記第１の部分の残りの面が露出した光不透過層を作製するステップとを含む請求項８に記載の方法。
【請求項１０】
エピタキシャル・ラテラル・オーバーグロース技法を用いて前記エピタキシャル層の前記残存部分を成長させるステップをさらに含む請求項９に記載の方法。
【請求項１１】
実質的に前記エピタキシャル層の前記残存部分中に、高エネルギー・インプラントを形成するステップをさらに含む方法であって、前記高エネルギー・インプラントが実質的に前記少なくとも１つの電荷転送領域の下にあり、かつ実質的に前記光学シールドの上に重なる請求項１０に記載の方法。
【請求項１２】
少なくとも１つの障壁層を形成する前記ステップが、
高エネルギー・インプラントを、実質的に、前記エピタキシャル層中に前記基板の前記前面に近接して形成し、かつ実質的に前記電荷転送領域と整合させるステップと、
実質的に前記エピタキシャル層中に、かつ実質的に前記高エネルギー・インプラントの上に重ねて、少なくとも１つの光学シールドを堆積するステップとをさらに含む請求項１に記載の方法。
【請求項１３】
少なくとも１つの光学シールドを堆積する前記ステップが、
光不透過材料を、実質的に、前記基板の前記前面に近接して前記エピタキシャル層の第１の部分の上に重ねて堆積するステップと、
前記光不透過材料を酸化物材料の層で実質的に囲むステップとをさらに含む請求項１２に記載の方法。
【請求項１４】
少なくとも１つの光学シールドを堆積する前記ステップが、
第１の酸化物層を、実質的に、前記基板の前記前面に近接して前記エピタキシャル層の第１の部分の上に重ねて堆積するステップと、
光不透過層を、実質的に前記第１の酸化物層の上に重ねて堆積するステップと、
第２の酸化物層を、実質的に前記光不透過層の上に重ねて堆積するステップと、
前記エピタキシャル層の前記第１の部分の残りの面を実質的に露出して前記光不透過層の側面を露出するように、第１の異方性エッチングのステップが後続するフォトリソグラフィのステップを適用するステップと、
酸化物の第３の層を、実質的に前記エピタキシャル層の前記第１の部分の前記露出面の上に重ねて堆積し、かつ前記光不透過層の前記側面を実質的に覆うステップと、
第２のフォトリソグラフィのステップおよび第２の異方性エッチングのステップを適用して、側面、上面および底面を酸化物によって封緘され、前記エピタキシャル層の前記第１の部分の残りの面が露出した光不透過層を作製するステップとを含む請求項１３に記載の方法。
【請求項１５】
エピタキシャル・ラテラル・オーバーグロース技法を用いて前記エピタキシャル層の前記残存部分を成長させるステップをさらに含む請求項１４に記載の方法。
【請求項１６】
前記基板が、
ハンドル・ウェーハと、
実質的に前記ハンドル・ウェーハの上に重なるインシュレータ層と、
実質的に前記インシュレータ層の上に重なるシード層とを備える方法であって、
前記ハンドル・ウェーハを除去するステップと、前記インシュレータ層が反射防止膜として働くように前記インシュレータ層を薄くするステップとをさらに含む請求項１に記載の方法。
【請求項１７】
前面および背面を有する基板と、
実質的に前記基板の前記前面の上に重なるエピタキシャル層と、
実質的に前記エピタキシャル層の中に形成された少なくとも１つの障壁層と、
少なくとも部分的に前記エピタキシャル層の上へ重なり、かつその中へ広がって形成された少なくとも１つの撮像構造とを備える背面照射型半導体撮像デバイスであって、前記撮像構造が少なくとも１つの電荷転送領域を備え、前記少なくとも１つの障壁層が、実質的に前記少なくとも１つの電荷転送領域の下にあり、
前記基板の前記背面に入射する光が電荷担体を生成し、該電荷担体が、前記少なくとも１つの障壁層によって前記少なくとも１つの電荷転送領域から進路をそらされるデバイス。
【請求項１８】
前記エピタキシャル層の少なくとも一部分が、エピタキシャル・ラテラル・オーバーグロース技法を用いて成長される請求項１７に記載の背面照射型半導体撮像デバイス。
【請求項１９】
前記撮像構造がＣＣＤ撮像構造およびＣＭＯＳ撮像構造のうちの１つである請求項１７に記載の背面照射型半導体撮像デバイス。
【請求項２０】
前記少なくとも１つの障壁層が高エネルギー・インプラントを備える請求項１７に記載の背面照射型半導体撮像デバイス。
【請求項２１】
前記少なくとも１つの障壁層が少なくとも１つの光学シールドを備える請求項１７に記載の背面照射型半導体撮像デバイス。
【請求項２２】
前記少なくとも１つの光学シールドが、
光不透過材料と、
前記光不透過材料を実質的に囲む酸化物材料の層とを備える請求項２１に記載の背面照射型半導体撮像デバイス。
【請求項２３】
前記光不透過材料が、光反射性材料と光吸収性材料のうちの１つから製作される請求項２２に記載の背面照射型半導体撮像デバイス。
【請求項２４】
前記光不透過材料が傾斜ドーピング層を備える請求項２３に記載の背面照射型半導体撮像デバイス。
【請求項２５】
前記エピタキシャル層の少なくとも一部分が、エピタキシャル・ラテラル・オーバーグロース技法を用いて成長される請求項２４に記載の背面照射型半導体撮像デバイス。
【請求項２６】
実質的に前記光学シールドの上に重なり、かつ実質的に前記少なくとも１つの電荷転送領域の下にある少なくとも１つの高エネルギー・インプラントをさらに備える請求項２５に記載の背面照射型半導体撮像デバイス。
【請求項２７】
実質的に前記光学シールドの下にある少なくとも１つの高エネルギー・インプラントをさらに備える請求項２６に記載の背面照射型半導体撮像デバイス。
【請求項２８】
前記基板が、
ハンドル・ウェーハと、
実質的に前記ハンドル・ウェーハの上に重なるインシュレータ層と、
実質的に前記インシュレータ層の上に重なるシード層とを備え、
前記ハンドル・ウェーハが除去され、かつ前記インシュレータ層が反射防止膜として働くように前記インシュレータ層が薄くされる請求項１７に記載の背面照射型半導体撮像デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は半導体デバイス製造およびデバイス構造である。より詳細には、本発明は、背面照射型撮像センサのスミアを低減する方法に関する。
【背景技術】
【０００２】
ＣＭＯＳまたはＣＣＤの撮像センサは、消費者向け電子装置、民生用電子装置、工業用電子装置、および宇宙電子装置を含む広範囲の分野での多種多様の検出および撮像用途の対象である。電荷結合型デバイスＣＣＤに基づく撮像装置は、現在最も広く利用されている。ＣＣＤは、前面照射型または背面照射型のどちらの構成でも使用される。前面照射型ＣＣＤ撮像装置は、背面照射型ＣＣＤ撮像装置より製造するのに費用対効果がより大きく、消費者向けの画像化市場を支配するほどである。
【０００３】
しかし、前面照射型撮像装置は、低フィル・ファクタ／低感度であることなど、著しい性能上の制限がある。低フィル・ファクタ／低感度の問題は、一般に、不透過金属バスラインの存在による陰影妨害および前面照射型撮像装置の画素領域の前面上に形成されたアレイ回路構造による吸収によるものである。したがって、大型（高解像度）の前面照射型撮像装置では、一般に画素の活性領域が比較的小さい（低フィル・ファクタ）。
【０００４】
前面照射型撮像装置の前面に入射する光がその電荷転送領域に当ると、スミアと呼ばれる効果が生じることがあり、もたらされる画像に雑音信号を生成する望ましくない電荷担体が生成される。次に図１を参照すると、一般的な前面照射型撮像装置のスミアを低減するかまたは除去するための技法が示されている。前面照射型撮像装置２は、シリコン基板４を含み、その上に光検出領域６と電荷転送領域８が交互にあって画素分離インプラント１０によって分離されている。電荷転送領域８の各々の上に重なってＣＣＤゲート・コンタクト１２がある。スミアを低減するために、ＣＣＤゲート・コンタクト１２および電荷転送領域８の上に金属シールド１４を配置することにより、入射光から電荷転送領域を保護する。マイクロレンズ（図示せず）を使用することによって、ＣＣＤ領域上に当る光も検出領域６に集中させることができる。
【０００５】
背面照射型半導体撮像デバイスは、高フィル・ファクタ、電荷キャリアの生成および集合の優れた総合効率のために前面照射型撮像装置に対して有利であり、小さな画素アレイ向けに適当である。背面照射型半導体撮像デバイスの性能目標の１つに、背面に入射する光によって生成された電荷担体を前面へ急速に動かして、画像を汚す恐れがあるあらゆる水平の変動を回避することがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国仮出願第６０／８４３，６２４号
【特許文献２】米国仮出願第６０／８２９，９４７号
【非特許文献】
【０００７】
【非特許文献１】Ｌｉｕ，Ｓ、Ｆｅｃｈｎｅｒ，Ｐ．、Ｆｒｉｅｄｒｉｃｋ，Ｊ、Ｎｅｕｄｅｃｋ，Ｇ、Ｖｅｌｏ，Ｌ、Ｂｏｕｓｓｅ，Ｌ、Ｐｌｕｍｍｅｒ，Ｊ、「Ｓｔｒｕｃｔｕｒｅ  ｂｙ  ｓｅｌｅｃｔｉｖｅ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ」、ＳＯＳ／ＳＯＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｗｏｒｋｓｈｏｐ、１９８８、Ｐｒｏｃｅｅｄｉｎｇｓ、１９８８  ＩＥＥＥ、１９８８年１０月３日〜５日、１６頁
【非特許文献２】Ｐａｋ，Ｊ．Ｊ．、Ｎｅｕｄｅｃｋ，Ｇ．Ｗ．、Ｋａｂｉｒ，Ａ．Ｅ．、ＤｅＲｏｏ，Ｄ．Ｗ．、Ｓｔａｌｌｅｒ，Ｓ．Ｅ．、「Ａ  ｎｅｗ  ｍｅｔｈｏｄ  ｏｆ  ｆｏｒｍｉｎｇ  ａ  ｔｈｉｎ  ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ  ｓｉｌｉｃｏｎ  ｄｉａｐｈｒａｇｍ  ｕｓｉｎｇ  ｍｅｒｇｅｄ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ｆｏｒ  ｓｅｎｓｏｒ  ａｐｐｌｉｃａｔｉｏｎｓ」、Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ、ＩＥＥＥ  Ｖｏｌｕｍｅ  １２、１９９１年１１月１１日号、６１４〜６１６頁
【非特許文献３】Ｓｈａｈｉｄｉ，Ｇ、Ｄａｖａｒｉ，Ｂ．、Ｔａｕｒ，Ｙ．、Ｗａｒｎｏｃｋ，Ｊ．、Ｗｏｒｄｅｍａｎ，Ｍ．Ｒ．、ＭｃＦａｒｌａｎｄ，Ｐ．、Ｍａｄｅｒ，Ｓ．、Ｒｏｄｒｉｇｕｅｚ，Ｍ．、Ａｓｓｅｎｚａ，Ｒ．、Ｂｒｏｎｎｅｒ，Ｇ．、Ｇｉｎｓｂｅｒｇ，Ｂ．、Ｌｉｉ，Ｔ．、Ｐｏｌｃａｒｉ，Ｍ．、Ｎｉｎｇ，Ｔ．Ｈ．、「Ｆａｂｒｉｃａｔｉｏｎ  ｏｎ  ＣＭＯＳ  ｏｎ  ｕｌｔｒａｔｈｉｎ  ＳＯＩ  ｏｂｔａｉｎｅｄ  ｂｙ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ａｎｄ  ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ」、Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ、１９９０、Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ、Ｉｎｔｅｒｎａｔｉｏｎａｌ  １９９０年１２月９日〜１２日、５８７〜５９０頁
【非特許文献４】Ｄｏｌｎｙ，Ｇ、Ｉｐｒｉ，Ａ、Ｊａｓｔｒｚｅｂｓｋｉ，Ｌ、Ｆｌａｔｌｅｙ，Ｄ、「Ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ＳＯＩ  ＣＭＯＳ  ｏｖｅｒ  ｌａｒｇｅ−ａｒｅａ  ｃｏｎｔｉｎｕｏｕｓ−ｏｘｉｄｅ  ｆｉｌｍｓ  ｆｏｒｍｅｄ  ｕｓｉｎｇ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ｔｅｃｈｎｉｑｕｅｓ」、Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｖｏｌｕｍｅ  ３５、１９８８年１２月１２日号、２４３７頁
【発明の概要】
【発明が解決しようとする課題】
【０００８】
したがって、望ましいにもかかわらず未だ提供されていないものに、スミアを回避するのに必要な何らかの形の光学シールドを組み込んだ背面照射型撮像装置を製作するためのデバイスおよび方法がある。背面照射型撮像装置の場合には、あらゆるそのようなシールドは電荷転送領域の下にあるべきであり、また電荷転送領域に適切に整合されるべきである。
【課題を解決するための手段】
【０００９】
前面および背面を有する基板を設けるステップと、実質的に基板の前面の上に重なるエピタキシャル層を成長させるステップと、実質的にエピタキシャル層の中に少なくとも１つの障壁層を形成するステップと、少なくとも１つの電荷転送領域を備え、エピタキシャル層の上に重なり、かつエピタキシャル層中へ広がる少なくとも１つの撮像構造を製作するステップであって、少なくとも１つの障壁層が、少なくとも１つの電荷転送領域の下に実質的に存在するステップとを含む背面照射型半導体撮像デバイスを製作する方法および結果としてもたらされるデバイスが開示され、基板背面に入射する光が電荷担体を生成し、該電荷担体が、少なくとも１つの障壁層によって少なくとも１つの電荷転送領域から進路をそらされる。エピタキシャル層の少なくとも一部分は、エピタキシャル・ラテラル・オーバーグロース技法を用いて成長される。
【００１０】
結果としてもたらされる背面照射型半導体撮像デバイスは、前面および背面を有する基板と、実質的に基板の前面の上に重なるエピタキシャル層と、実質的にエピタキシャル層の中に形成された少なくとも１つの障壁層と、少なくとも部分的に前記エピタキシャル層の上へ重なり、かつその中へ広がって形成された少なくとも１つの撮像構造とを備え、撮像構造が少なくとも１つの電荷転送領域を備え、少なくとも１つの障壁層が、実質的に少なくとも１つの電荷転送領域の下にあり、基板背面に入射する光が電荷担体を生成し、該電荷担体が、少なくとも１つの障壁層によって少なくとも１つの電荷転送領域から進路をそらされる。
【００１１】
障壁層は、実質的にエピタキシャル層中に形成された高エネルギー・インプラント、光不透過材料で製作されあらゆる側面を酸化物で囲まれた光学シールドまたは両方の組合せであり得る。高エネルギー・インプラントと光学シールドを両方使用すると、光学シールドは高エネルギー・インプラントの上に重なることができ、その逆もあり得る。いずれの場合も、高エネルギー・インプラントおよび光学シールドは、上に重なる撮像構造の電荷転送領域と実質的に整合する。撮像構造は、例えばＣＣＤまたはＣＭＯＳの撮像構造であり得る。
【図面の簡単な説明】
【００１２】
【図１】電荷転送領域の上に金属シールドを配置することによる、一般的な従来技術の前面照射型撮像装置のスミアを低減または除去するための技法を示す図である。
【図２】本発明の第１の実施形態に従って構成された、高エネルギー・インプラントを使用する背面照射型撮像装置を示す図である。
【図３】本発明の第１の実施形態に従ってエピタキシャル層中にアラインメント・キーを形成するステップを示す図である。
【図４】本発明の第２の実施形態に従って構成された、スミアを低減するために光学シールドを使用する背面照射型撮像装置の製造向けに出発材料として使用されるシリコン・オン・インシュレータＳＯＩ基板を示す図である。
【図５】実質的に、図４に示された基板のシード層の上に重ねて部分的エピタキシャル層を堆積するステップを示す図である。
【図６】実質的に図５の部分的エピタキシャル層の上に重ねて薄い酸化物層を堆積するステップを示す図である。
【図７】酸化物層と光不透過層の間に開いた間隙を有するサンドイッチ構造を作製するように、異方性エッチングが後続するフォトリソグラフィを用いて、酸化物層および光不透過層をパターニングするステップを示す図である。
【図８】開いた間隙を別の酸化物層で充填するステップを示す図である。
【図９】側面、上面および底面を酸化物によって封緘され、部分的エピタキシャル層の残りの面が露出した光不透過層を作製するためのフォトリソグラフィおよび異方性エッチングを含むパターニングの第２のステップを示す図である。
【図１０】部分的エピタキシャル層の残存部分を成長させるためにエピタキシャル・ラテラル・オーバーグロースＥＬＯ技法またはマージＥＬＯ技法を用いるステップを示す図である。
【図１１】エピタキシャル層上に１つまたは複数の撮像構造を製作するステップを示す図である。
【図１２】本発明の第２の実施形態に従って構成される背面照射型撮像装置の最終形を生成するために、ハンドル・ウェーハを背面からエッチングすることによって薄くするステップを示す図である。
【図１３】本発明の第３の実施形態に従って構成された、スミアを低減するために高エネルギー・インプラントと光学シールド（電荷転送領域と高エネルギー・インプラントの間に配置され、かつこれらと整合される）を両方使用する背面照射型撮像装置の製造向けに出発材料として使用されるシリコン・オン・インシュレータＳＯＩ基板を示す図である。
【図１４】実質的に、図１３に示された基板のシード層の上に重なる部分的エピタキシャル層を堆積するステップを示す図である。
【図１５】図１４の部分的エピタキシャル層中の高エネルギー・インプラントを形成するステップを示す図である。
【図１６】実質的に、図１５の部分的エピタキシャル層および高エネルギー・インプラントの上に重なる薄い酸化物層を堆積するステップを示す図である。
【図１７】図１６のデバイスにおいて、酸化物層と光不透過層の間に開いた間隙を有するサンドイッチ構造を作製するように、異方性エッチングが後続するフォトリソグラフィを用いて酸化物層および光不透過層をパターニングするステップを示す図である。
【図１８】図１７のデバイスにおいて、開いた間隙を別の酸化物層で充填するステップを示す図である。
【図１９】図１８のデバイスにおいて、側面、上面および底面を酸化物によって封緘され、残りの部分的エピタキシャル層の面が露出した光不透過層を作製するためのフォトリソグラフィおよび異方性エッチングを含むパターニングの第２のステップを示す図である。
【図２０】図１９のデバイスにおいて、部分的エピタキシャル層の残存部分を成長させるためにエピタキシャル・ラテラル・オーバーグロースＥＬＯ技法またはマージＥＬＯ技法を用いるステップを示す図である。
【図２１】図２０のデバイスにおいて、エピタキシャル層上に１つまたは複数の撮像素子を製作するステップを示す図である。
【図２２】本発明の第３の実施形態に従って構成される最終的な背面照射型撮像装置を作製するために、ハンドル・ウェーハを背面からエッチングすることによって薄くするステップを示す図である。
【図２３】スミアのない背面照射型撮像装置および結果としてもたらされるデバイス（光学シールドと電荷転送領域の間に高エネルギー・インプラントが挿入されていることを除いて図２２のデバイスに類似である）を製造するための処理の第４の実施形態を示す図である。
【発明を実施するための形態】
【００１３】
以下の実施形態は、例示であって限定しないものとして意図されている。通常の慣例に従って、図は原寸に比例しない。
【００１４】
図２は、本発明の第１の実施形態に従って構成された、高エネルギー・インプラントを使用する背面照射型撮像装置を示し、２０で全体的に示される。当技術でセミコンダクタ・オン・インシュレータＳＯＩ基板と称することもある初期基板２２は、処理中に機械的支持をもたらすべきハンドル・ウェーハ２４、インシュレータ層２６（例えば埋められたシリコン酸化物層であり得る）およびシード層２８から成る。ハンドル・ウェーハ２４は、集積回路を製作するのに使用される標準的なシリコンウェーハでよい。あるいは、ハンドル・ウェーハ２４は、本明細書に開示された方法の諸ステップに適合する材料から成る任意の十分に剛体の基板でよい。インシュレータ層２６は、約１マイクロメートルの厚さを有するシリコン酸化物を備えてよい。他の実施形態の中で、インシュレータ層２６の厚さは約１０ｎｍから約５０００ｎｍの範囲に入ってよい。シード層２８は、約５ナノメートルから約１００ナノメートルの厚さを有する結晶シリコンで構成されてよい。
【００１５】
ＳＯＩ基板は市販されており、様々な既知の方法によって製造される。ある方法では、シリコンウェーハ上で熱式酸化シリコンを成長させる。そのような２つのウェーハを、酸化した面同士を接触させ、高温に上昇させて結合する。いくつかの変形形態では、２つのウェーハと酸化物にわたって電位差が印加される。これらの処置の効果は、２つのウェーハ上の酸化物層が互いに流れ込み、ウェーハ間に単一体の接着材を形成することである。一旦、十分な結合がなされると、酸化物の片側面のシリコンが包まれて研磨され、所望の厚さのシード層２８になり、一方、酸化物の反対側面のシリコンがハンドル・ウェーハ２４を形成する。酸化物はインシュレータ層２６を形成する。
【００１６】
ＳＯＩ基板を製作する別の方法は、シード層２８が約１００ｎｍから約１０００ｎｍの範囲の厚さを有するより標準的なセミコンダクタ・オン・インシュレータＳＯＩウェーハを得ることから始まる。既知の方法を用いて、半導体基板上で熱酸化物を成長させる。酸化物層が成長するのに従って、半導体基板の半導体材料が消耗される。次いで、酸化物層は選択的にエッチングされ、所望のシード層厚さを有する薄くなった半導体基板が残る。
【００１７】
代替方法によって製造されたＳｍａｒｔ  Ｃｕｔ．（商標）として知られているＳＯＩ基板が、南アフリカのＳｏｉｔｅｃによって市販されている。
【００１８】
シード層２８は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅ合金、ＩＩＩ〜Ｖ族の半導体、ＩＩ〜ＩＶ族の半導体または光エレクトロニクス・デバイスの製造に適当な他の任意の半導体材料を含んでよい。
【００１９】
エピタキシャル層３０の一部は、シード層２８をテンプレートとして使用してシード層２８上に形成される。シード層２８の材料次第で、エピタキシャル層３０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅ合金、ＩＩＩ〜Ｖ族の半導体、ＩＩ〜ＩＶ族の半導体または光エレクトロニクス・デバイスの製造に適当な他の任意の半導体材料を含んでよい。エピタキシャル層３０は、約１マイクロメートルから約５０マイクロメートルの厚さを有してよい。エピタキシャル成長過程を制御することにより、エピタキシャル層３０の抵抗率を制御することができる。
【００２０】
次に図３を参照して、一旦エピタキシャル層３０が成長すると、アラインメント・キー３４が、エピタキシャル層３０上にプリントされ、かつエピタキシャル層３０中にエッチングされる。撮像装置製作処理中に後続の層を位置合わせするのにアラインメント・キー３４を使用することができる。アラインメント・キーを使用すると、次に堆積される層向けに約０．１マイクロメートル以下の高度に正確なアラインメントをもたらすことができる。フォトリソグラフィを用いて、エピタキシャル層３０の上部３６上にキー・パターン３５をプリントする。キー・パターン３４の下にあるエピタキシャル層３０をエッチングするために、プラズマ・エッチングを用いて、エッチングで除去されたシリコンが下にあるインシュレータ／埋め込み酸化物層２６によって止められるまで、トレンチ・エッチング処理を用いることができる。次いで、開いたトレンチ３８は、シリコン酸化物、炭化シリコン、窒化シリコンまたはポリシリコンなどの電気的絶縁材料で充填される。
【００２１】
再び図２を参照すると、ＣＣＤまたはＣＭＯＳなどの撮像構造であるがこれらに限定されない１つまたは複数の撮像構造４０が、エピタキシャル層３０上に製作されてよい。１つまたは複数の撮像構造４０は、画素分離インプラント（ダイス路）４６で分離されて交互にある光検出領域４２と電荷転送領域４４、ならびに実質的に電荷転送領域４４の上に重なるゲート・コンタクト４８を含んでよい。スミアを低減するために、ゲート・コンタクト４８の上に金属シールド５０を配置することにより、入射光から電荷転送領域を保護する。より重要なことには、高エネルギー・イオン注入を実行することができ、すなわち、エピタキシャル層３０中に高エネルギー・インプラント５２を形成することができる。ｐ型基板の場合、高エネルギー・インプラント５２は、ｐ型エピタキシャル層中にｐ型不純物（同様に、ｎ型エピタキシャル層に対してはｎ型不純物）をイオン注入することによって形成することができる。高エネルギー・インプラントと、上に重なる光学デバイスを望ましくない電荷担体から保護することの間の関係を以下で論じる。
【００２２】
高エネルギー・インプラント５２は、背面照射型撮像装置３０の背面５８への入射光５６によって生成された電荷担体５４に対する電位障壁として働くことができるが、そうでなければ電荷担体が電荷転送領域４４の方へ移動する可能性がある。むしろ、高エネルギー・インプラント５２によって、電荷担体５６は隣接した光検出領域４２の方へ移動される。このことは、望ましくないスミア信号の生成を防ぐ。
【００２３】
アクティブ画素センサＡＰＳ構造では、スミアを防ぐために高エネルギー・インプラント５２を使用するＣＭＯＳ撮像装置のアレイを使用してよい。ＡＰＳ撮像装置は、画素中にバッファ増幅器および他の回路を有する。撮像領域の外部に当る可能性がある光がＣＭＯＳ撮像装置上の周辺回路に達するのを防ぐのに、埋め込まれた高エネルギー・インプラント５２を使用することができる（しかし撮像領域は背面照明によって照射され得る）。これらのＣＭＯＳ回路素子上に光が当り得ると、信号電荷の損失、画像中のストリーキング、および過剰雑音などの望ましくない影響を及ぼす恐れがある。
【００２４】
高エネルギー・インプラント・コンセプトは、背面照射型インタライン・トランスファ（ＩＴ）ＣＣＤ撮像装置と併用したとき、とりわけ意義がある。ＩＴ−ＣＣＤ構造では、垂直ＣＣＤ転送レジスタおよび水平ＣＣＤ転送レジスタを望ましくない光から保護する必要があり、そうしなければ、スミア信号が生成されて出力画像中に見える恐れがある。また、光電子がＣＣＤレジスタに入ると、これらのレジスタがスミア信号を生成する恐れがある。以下で論じる、エピタキシャル・ラテラル・オーバーグロース技法ＥＬＯと組み合わせた高エネルギー・インプラント技法は、背面照射型ＩＴ−ＣＣＤデバイスのスミアを低減するかまたは除去することができる。
【００２５】
図４〜図１２は、全体的に７０で示される本発明の第２の実施形態によるスミアのない背面照射型撮像装置の製造向けの処理および結果としてもたらされるデバイスを示し、図２の第１の実施形態３０で表された構造と同じ参照番号は同様な構造を示す。次に図１２を参照すると、完成した背面照射型撮像装置７０が示されており、ＥＬＯ技法を用いて部分的に成長させたシリコン・エピタキシャル層３０上に光学シールド７２を堆積してパターニングする。光学シールド７２は、デバイス製作中に、電荷転送領域４４と整合される。
【００２６】
光学シールド７２は、光が光学シールド７２に侵入しない任意の適当な不透過材料から製作することができる。いくつかの実施形態では、光学シールド７２は光吸収性材料から製作することができる。本発明の他の実施形態では、光学シールド７２は任意の適当な反射性材料から製作することができる。適当な不透過材料は、タングステンおよびそのシリサイドなどの高融点耐熱金属、窒化シリコン、炭化シリコン、およびハフニウム酸化物または酸化ジルコニウムなどの金属酸化物を含む。吸収性材料を使用すると、入射光５６は光学シールド７２中で散乱するか、そうでなければ電荷転送領域４４まで侵入しない。電荷転送領域に侵入した光は望ましくない電荷担体を生成する恐れがある。反射性材料を使用すると、光学シールド７２から反射された光は、背面照射型撮像装置７０の背面６６の方へ反射して戻され、エピタキシャル層３０の背面部７３を再び通過することができる。これは入射する光５６のより長い波長に対して有効であり、吸収長は、光学シールド７２から背面６６への間隔より大きい。このことで、光５６がより多く吸収され、光検出領域４２に収集される電子−正孔対がより多く生成され、それによって量子効率が向上する。
【００２７】
光学シールド７２の光入力側７６に形成された傾斜ドーピング層７４によって、光学シールド７２での信号電荷の再結合が低減され得る。傾斜ドーピングのプロファイルは、電荷担体５４を背面６６から遠ざけるように設計される。光の波長が、照射された背面６６から光学シールド７２への距離未満の吸収長を有すると、光学シールド７２に到達する比較的少量の光で正孔−電子対を光生成することができる。結果として、ほぼ１００パーセントの光学フィル・ファクタが維持される。同じ光学シールド７２が、電子検出ではなく正孔検出を用いる撮像装置向けに使用され得ることに留意されたい。
【００２８】
次に図４を参照すると、ＳＯＩ基板２２が出発材料として使用される。図２の実施形態と同様に、ＳＯＩ基板２２は、ハンドル・ウェーハ２４、インシュレータ層２６およびシード層２８から成る。次に図５を参照すると、実質的にシード層２８の上に重なって所望の抵抗率を有する厚さ約５μｍの部分的エピタキシャル層７８が成長する。次に図６を参照すると、実質的に部分的エピタキシャル層７８の上に重なって薄い酸化物層８０（好ましくはシリコン酸化物）が堆積される。適切な厚さの適当な光不透過層８２（吸収性かまたは反射性である）が、実質的に、薄い酸化物層８０の上に重なって堆積される。酸化物８４の付加層が、実質的に光不透過層８２の上に重なって堆積される。次に図７を参照すると、酸化物層８０、８４と光不透過層８２は、その間に開いた間隙８８を有するサンドイッチ構造８６を作製するように異方性エッチングが後続するフォトリソグラフィを用いてパターニングされる。アラインメント・キー（図示せず）も、後続の光学素子アラインメント向けに図３で説明されたのと類似のやり方で、露出した部分的エピタキシャル層７８上にプリントされ、かつ中へエッチングされる。次に図８を参照すると、開いた間隙８８に別の酸化物層９０が堆積され、フォトエッチングおよび異方性エッチングが後続して図９のデバイス構成が作製されるが、光不透過層８２は、側面９２、上面９４および底面９６が酸化物によって封緘され、部分的エピタキシャル層７８の残りの面９８は露出している。
【００２９】
次に図１０を参照すると、露光した部分的エピタキシャル層７８の残存部分１００は、エピタキシャル・ラテラル・オーバーグロースＥＬＯ技法またはマージＥＬＯ技法を用いて約５μｍ成長されて、開いた間隙８８を充填しかつ酸化物の上部９４を覆い、光不透過層８２を封緘して光学シールド７２を形成する。露光した部分的エピタキシャル層７８の残存部分１００を成長させるための適当なＥＬＯ技法およびＭＥＬＯ技法は、Ｌｉｕ，Ｓ、Ｆｅｃｈｎｅｒ，Ｐ．、Ｆｒｉｅｄｒｉｃｋ，Ｊ、Ｎｅｕｄｅｃｋ，Ｇ、Ｖｅｌｏ，Ｌ、Ｂｏｕｓｓｅ，Ｌ、Ｐｌｕｍｍｅｒ，Ｊ、「Ｓｔｒｕｃｔｕｒｅ  ｂｙ  ｓｅｌｅｃｔｉｖｅ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ」、ＳＯＳ／ＳＯＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｗｏｒｋｓｈｏｐ、１９８８、Ｐｒｏｃｅｅｄｉｎｇｓ、１９８８  ＩＥＥＥ、１９８８年１０月３日〜５日、１６頁、およびＰａｋ，Ｊ．Ｊ．、Ｎｅｕｄｅｃｋ，Ｇ．Ｗ．、Ｋａｂｉｒ，Ａ．Ｅ．、ＤｅＲｏｏ，Ｄ．Ｗ．、Ｓｔａｌｌｅｒ，Ｓ．Ｅ．、「Ａ  ｎｅｗ  ｍｅｔｈｏｄ  ｏｆ  ｆｏｒｍｉｎｇ  ａ  ｔｈｉｎ  ｓｉｎｇｌｅ−ｃｒｙｓｔａｌ  ｓｉｌｉｃｏｎ  ｄｉａｐｈｒａｇｍ  ｕｓｉｎｇ  ｍｅｒｇｅｄ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ｆｏｒ  ｓｅｎｓｏｒ  ａｐｐｌｉｃａｔｉｏｎｓ」、Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ、ＩＥＥＥ  Ｖｏｌｕｍｅ  １２、１９９１年１１月１１日号、６１４〜６１６頁、にそれぞれ見ることができ、参照によりこれらの全体を本明細書に組み込む。ＥＬＯ処理は十分に研究された技法であり、熱的に成長した酸化物層中に開口をエッチングすることにより得られた単結晶シリコン領域が、単結晶シリコン（まずその開口内で成長し、その後横方向に成長して酸化物９２、９４、９６を覆う）向けのシードとして働く。ＥＬＯで成長したシリコン層上に製作されたＣＭＯＳデバイスのレポートもあって、Ｓｈａｈｉｄｉ，Ｇ、Ｄａｖａｒｉ，Ｂ．、Ｔａｕｒ，Ｙ．、Ｗａｒｎｏｃｋ，Ｊ．、Ｗｏｒｄｅｍａｎ，Ｍ．Ｒ．、ＭｃＦａｒｌａｎｄ，Ｐ．、Ｍａｄｅｒ，Ｓ．、Ｒｏｄｒｉｇｕｅｚ，Ｍ．、Ａｓｓｅｎｚａ，Ｒ．、Ｂｒｏｎｎｅｒ，Ｇ．、Ｇｉｎｓｂｅｒｇ，Ｂ．、Ｌｉｉ，Ｔ．、Ｐｏｌｃａｒｉ，Ｍ．、Ｎｉｎｇ，Ｔ．Ｈ．、「Ｆａｂｒｉｃａｔｉｏｎ  ｏｎ  ＣＭＯＳ  ｏｎ  ｕｌｔｒａｔｈｉｎ  ＳＯＩ  ｏｂｔａｉｎｅｄ  ｂｙ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ａｎｄ  ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ」、Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ、１９９０、Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ、Ｉｎｔｅｒｎａｔｉｏｎａｌ  １９９０年１２月９日〜１２日、５８７〜５９０頁、およびＤｏｌｎｙ，Ｇ、Ｉｐｒｉ，Ａ、Ｊａｓｔｒｚｅｂｓｋｉ，Ｌ、Ｆｌａｔｌｅｙ，Ｄ、「Ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ＳＯＩ  ＣＭＯＳ  ｏｖｅｒ  ｌａｒｇｅ−ａｒｅａ  ｃｏｎｔｉｎｕｏｕｓ−ｏｘｉｄｅ  ｆｉｌｍｓ  ｆｏｒｍｅｄ  ｕｓｉｎｇ  ｅｐｉｔａｘｉａｌ  ｌａｔｅｒａｌ  ｏｖｅｒｇｒｏｗｔｈ  ｔｅｃｈｎｉｑｕｅｓ」、Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｖｏｌｕｍｅ  ３５、１９８８年１２月１２日号、２４３７頁に見ることができ、参照によりこれらの全体を本明細書に組み込む。
【００３０】
次に図１１を参照すると、全エピタキシャル層３０が成長した後、第１の実施形態について説明されたタイプの１つまたは複数の撮像構造１０２（ＣＣＤ、ＣＭＯＳの撮像構造）が、実質的に全エピタキシャル層３０の上に重なり、かつその中へ広がって製作され得る。１つまたは複数の撮像構造１０２は、半導体製作の既知の方法を用いて、実質的に光学シールド７２の上に重なるように、アラインメント・キーをガイドとして使用してエピタキシャル層３０上で整合されてよい。図２の撮像構造について既に説明したように、１つまたは複数の撮像構造１０２は、交互にある検出領域４２と電荷転送領域４４を含んでよい。
【００３１】
１つまたは複数の撮像構造１０２の製作終了後に、図１２に示されるように、ハンドル・ウェーハ２４は、背面照射型撮像装置１０３の背面からエッチングによって除去される。インシュレータ層２６は、入ってくる所望の波長の光に対して反射防止層として働くように、所望の厚さに薄くすることができる。あるいは、インシュレータ層２６も完全に除去することができ、かつ残りのエピタキシャル層３０上に別の適当な材料を堆積させて反射防止の膜／層として働くように所望の厚さにすることができる。類似の反射防止の膜／層の技法を、図２の第１の実施形態に対して適用することができる。
【００３２】
図１３〜図２２は、スミアのない背面照射型撮像装置を製造するための処理の第３の実施形態および結果としてもたらされるデバイスが全体的に１１０で示されており、同じ参考番号は、図２の第１の実施形態３０および図１２の第２の実施形態で説明されたものと同様の構造を示す。次に図２２を参照すると、完成した背面照射型撮像装置１１０が示されており、ＥＬＯ技法を用いて部分的に成長させたシリコン・エピタキシャル層３０上に光学シールド７２を堆積しパターニングしたものと、下にある高エネルギー・インプラント５２が組み合わせられている。光学シールド７２および高エネルギー・インプラント５２は、デバイス製作中に互いに整合され、かつ電荷転送領域４４と整合される。
【００３３】
次に図１３を参照すると、出発材料としてＳＯＩ／バルク・シリコンウェーハ２２が使用される。図４の実施形態と同様に、ＳＯＩ／バルク・シリコンウェーハ２２は、ハンドル・ウェーハ２４、インシュレータ層２６およびシード層２８から成る。次に図１４を参照すると、所望の抵抗率を有する厚さ約５μｍの部分的エピタキシャル層７８が、実質的にシード層２８の上に重なって成長する。次に図１５および図２２を参照すると、部分的エピタキシャル層７８の領域中に高エネルギー・インプラント５２が形成され、以下で論じる光学シールド７２および電荷転送領域４４と整合されることになる。
【００３４】
次に図１６を参照すると、実質的に、部分的エピタキシャル層７８および高エネルギー・インプラント５２の上に重なって、薄い酸化物層８０（好ましくはシリコン酸化物）が堆積される。適切な厚さの適当な光不透過層８２（吸収性かまたは反射性である）が、実質的に、薄い酸化物層８０の上に重なって堆積される。酸化物８４の付加層が、実質的に光不透過層８２の上に重なって堆積される。次に図１７を参照すると、酸化物層８０、８４と光不透過層８２は、その間に開いた間隙８８を有するサンドイッチ構造８６を作製するように異方性エッチングが後続するフォトリソグラフィを用いてパターニングされる。アラインメント・キー（図示せず）も、後続の光学素子アラインメント向けに図３で説明されたのと類似のやり方で、露出した部分的エピタキシャル層７８上にプリントされ、かつ中へエッチングされる。次に図１８を参照すると、オープン・ギャップ８８に別の酸化物層９０が堆積され、図１９のデバイス構成を作製するためにフォトエッチングおよび異方性エッチングが後続するが、光不透過層８２は、側面９２、上面９４および底面９６が酸化物によって封緘され、部分的エピタキシャル層７８の残りの面９８は露出している。
【００３５】
次に図２０を参照すると、エピタキシャル・ラテラル・オーバーグロースＥＬＯ技法またはマージＥＬＯ技法を用いて露光した部分的エピタキシャル層７８の残存部分１００は、約５μｍ成長されて、開いた間隙８８を充填しかつ酸化物の上部９４を覆い、光不透過層８２を封緘して光学シールド７２を形成する。
【００３６】
次に図２１を参照すると、全エピタキシャル層３０が成長した後、第１の実施形態および第２の実施形態について説明されたタイプの１つまたは複数の撮像構造１０２が、実質的に全エピタキシャル層３０の上に重なり、かつその中へ広がって製作され得る。１つまたは複数の撮像構造１０２は、半導体製作の既知の方法を用いて、実質的に光学シールド７２の上に重なるように、ガイドとしてアラインメント・キーを使用してエピタキシャル層３０上で整合されてよい。図２の撮像構造について既に説明されたように、１つまたは複数の撮像構造１０２は交互にある検出領域４２と電荷転送領域４４を含んでよい。
【００３７】
１つまたは複数の撮像素子５４の製作終了後に、ハンドル・ウェーハ２４は、図２２に示されるように、背面照射型撮像装置１１０の背面からエッチングによって除去される。インシュレータ層２６は、入ってくる所望の波長の光に対して反射防止層として働くように、所望の厚さに薄くすることができる。あるいは、インシュレータ層２６も完全に除去することができ、かつ残りのエピタキシャル層３０上に別の適当な材料を堆積させて反射防止の膜／層として働くように所望の厚さにすることができる。
【００３８】
図２３は、全体的に１２０で示されるスミアのない背面照射型撮像装置の製造向け処理の第４の実施形態および結果としてもたらされるデバイスを示し、図２１の第３の実施形態１１０で表された構造と同じ参照番号は同様な構造を示す。図２３は、完成した背面照射型撮像装置１２０を示し、部分的に成長したシリコン・エピタキシャル層３０上にＥＬＯ技法を用いて光学シールド７２が堆積されパターニングされたものと、上に重なる高エネルギー・インプラント５２が組み合わせられている。光学シールド７２および高エネルギー・インプラント５２は、デバイス製作中に互いに整合され、かつ電荷転送領域４４と整合される。デバイス１２０は、光学シールド７２と電荷転送領域４４の間に高エネルギー・インプラント５２が挿入されていることを除けばデバイス１１０と似ている。図１３〜図２２に略述されたステップと異なるただ１つの処理ステップは、全エピタキシャル層３０が成長した後ではあるが１つまたは複数の撮像構造１０２が製作される前に、エピタキシャル層３０中に高エネルギー・インプラント５２が形成されることである。高エネルギー・インプラント５２と１つまたは複数の撮像構造１０２は、エピタキシャル層３０上／中で、ガイドとしてアラインメント・キーを使用して整合されてよい。
【００３９】
例示的実施形態は、本発明の単なる説明であり、本発明の範囲から逸脱することなく前述の実施形態の多くの変形形態が当業者によって考案され得ることを理解されたい。したがって、そのような変形形態は、以下の特許請求の範囲およびそれらの等価物の範囲内にすべて含まれることが意図されている。
【図１】
2010503242.tif 000003
【図２】
2010503242.tif 000004
【図３】
2010503242.tif 000005
【図４】
2010503242.tif 000006
【図５】
2010503242.tif 000007
【図６】
2010503242.tif 000008
【図７】
2010503242.tif 000009
【図８】
2010503242.tif 000010
【図９】
2010503242.tif 000011
【図１０】
2010503242.tif 000012
【図１１】
2010503242.tif 000013
【図１２】
2010503242.tif 000014
【図１３】
2010503242.tif 000015
【図１４】
2010503242.tif 000016
【図１５】
2010503242.tif 000017
【図１６】
2010503242.tif 000018
【図１７】
2010503242.tif 000019
【図１８】
2010503242.tif 000020
【図１９】
2010503242.tif 000021
【図２０】
2010503242.tif 000022
【図２１】
2010503242.tif 000023
【図２２】
2010503242.tif 000024
【図２３】
2010503242.tif 000025
【手続補正書】
【提出日】平成21年5月15日(2009.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
前面および背面を有する基板を設けるステップと、
実質的に前記基板の前記前面の上に重なるエピタキシャル層を成長させるステップと、
実質的に前記エピタキシャル層の中に少なくとも１つの障壁層を形成するステップと、
前記エピタキシャル層の上へ重なり、かつその中へ広がる少なくとも１つの構造を製作するステップとを含む、半導体デバイスを製作する方法であって、前記構造が、少なくとも１つの電荷転送領域を備え、前記少なくとも１つの障壁層が、実質的に前記少なくとも１つの電荷転送領域の下にあり、
前記基板の前記背面に入射する光が電荷担体を生成し、該電荷担体が、前記少なくとも１つの障壁層によって前記少なくとも１つの電荷転送領域から進路をそらされる方法。
【請求項２】
前記エピタキシャル層の少なくとも一部分が、エピタキシャル・ラテラル・オーバーグロース技法を用いて成長される請求項１に記載の方法。
【請求項３】
前記少なくとも１つの構造がＣＣＤ撮像構造およびＣＭＯＳ撮像構造のうちの１つである請求項１に記載の方法。
【請求項４】
少なくとも１つの障壁層を形成する前記ステップが、実質的に前記エピタキシャル層中に高エネルギー・インプラントを形成するステップをさらに含む請求項１に記載の方法。
【請求項５】
少なくとも１つの障壁層を形成する前記ステップが、実質的に前記エピタキシャル層中に少なくとも１つの光学シールドを堆積するステップをさらに含む請求項１に記載の方法。
【請求項６】
少なくとも１つの光学シールドを堆積する前記ステップが、
光不透過材料を、実質的に、前記基板の前面に近接して前記エピタキシャル層の一部の上に重ねて堆積するステップと、
前記光不透過材料を酸化物材料の層で実質的に囲むステップとを含む請求項５に記載の方法。
【請求項７】
前記光不透過材料が、光反射性材料と光吸収性材料のうちの１つから製作される請求項６に記載の方法。
【請求項８】
前記光不透過材料が傾斜ドーピング層を含む請求項７に記載の方法。
【請求項９】
少なくとも１つの光学シールドを堆積する前記ステップが、
第１の酸化物層を、実質的に、前記基板の前記前面に近接して前記エピタキシャル層の第１の部分の上に重ねて堆積するステップと、
光不透過層を、実質的に前記第１の酸化物層の上に重ねて堆積するステップと、
第２の酸化物層を、実質的に前記光不透過層の上に重ねて堆積するステップと、
前記エピタキシャル層の前記第１の部分の残りの面を実質的に露出して前記光不透過層の側面を露出するように、第１の異方性エッチングのステップが後続する第１のフォトリソグラフィのステップを適用するステップと、
酸化物の第３の層を、実質的に前記エピタキシャル層の前記第１の部分の前記露出面の上に重ねて堆積し、前記光不透過層の前記側面を実質的に覆うステップと、
第２のフォトリソグラフィのステップおよび第２の異方性エッチングのステップを適用して、側面、上面および底面を酸化物によって封緘され、前記エピタキシャル層の前記第１の部分の残りの面が露出した光不透過層を作製するステップとを含む請求項８に記載の方法。
【請求項１０】
エピタキシャル・ラテラル・オーバーグロース技法を用いて前記エピタキシャル層の前記残存部分を成長させるステップをさらに含む請求項９に記載の方法。
【請求項１１】
実質的に前記エピタキシャル層の前記残存部分中に、高エネルギー・インプラントを形成するステップをさらに含む方法であって、前記高エネルギー・インプラントが実質的に前記少なくとも１つの電荷転送領域の下にあり、かつ実質的に前記光学シールドの上に重なる請求項１０に記載の方法。
【請求項１２】
少なくとも１つの障壁層を形成する前記ステップが、
高エネルギー・インプラントを、実質的に、前記エピタキシャル層中に前記基板の前記前面に近接して形成し、かつ実質的に前記電荷転送領域と整合させるステップと、
実質的に前記エピタキシャル層中に、かつ実質的に前記高エネルギー・インプラントの上に重ねて、少なくとも１つの光学シールドを堆積するステップとをさらに含む請求項１に記載の方法。
【請求項１３】
少なくとも１つの光学シールドを堆積する前記ステップが、
光不透過材料を、実質的に、前記基板の前記前面に近接して前記エピタキシャル層の第１の部分の上に重ねて堆積するステップと、
前記光不透過材料を酸化物材料の層で実質的に囲むステップとをさらに含む請求項１２に記載の方法。
【請求項１４】
少なくとも１つの光学シールドを堆積する前記ステップが、
第１の酸化物層を、実質的に、前記基板の前記前面に近接して前記エピタキシャル層の第１の部分の上に重ねて堆積するステップと、
光不透過層を、実質的に前記第１の酸化物層の上に重ねて堆積するステップと、
第２の酸化物層を、実質的に前記光不透過層の上に重ねて堆積するステップと、
前記エピタキシャル層の前記第１の部分の残りの面を実質的に露出して前記光不透過層の側面を露出するように、第１の異方性エッチングのステップが後続するフォトリソグラフィのステップを適用するステップと、
酸化物の第３の層を、実質的に前記エピタキシャル層の前記第１の部分の前記露出面の上に重ねて堆積し、かつ前記光不透過層の前記側面を実質的に覆うステップと、
第２のフォトリソグラフィのステップおよび第２の異方性エッチングのステップを適用して、側面、上面および底面を酸化物によって封緘され、前記エピタキシャル層の前記第１の部分の残りの面が露出した光不透過層を作製するステップとを含む請求項１３に記載の方法。
【請求項１５】
エピタキシャル・ラテラル・オーバーグロース技法を用いて前記エピタキシャル層の前記残存部分を成長させるステップをさらに含む請求項１４に記載の方法。
【請求項１６】
前記基板が、
ハンドル・ウェーハと、
実質的に前記ハンドル・ウェーハの上に重なるインシュレータ層と、
実質的に前記インシュレータ層の上に重なるシード層とを備える方法であって、
前記ハンドル・ウェーハを除去するステップと、前記インシュレータ層が反射防止膜として働くように前記インシュレータ層を薄くするステップとをさらに含む請求項１に記載の方法。
【請求項１７】
前面および背面を有する基板と、
実質的に前記基板の前記前面の上に重なるエピタキシャル層と、
実質的に前記エピタキシャル層の中に形成された少なくとも１つの障壁層と、
少なくとも部分的に前記エピタキシャル層の上へ重なり、かつその中へ広がって形成された少なくとも１つの構造とを備えるデバイスであって、前記少なくとも１つの構造が少なくとも１つの電荷転送領域を備え、前記少なくとも１つの障壁層が、実質的に前記少なくとも１つの電荷転送領域の下にあり、
前記基板の前記背面に入射する光が電荷担体を生成し、該電荷担体が、前記少なくとも１つの障壁層によって前記少なくとも１つの電荷転送領域から進路をそらされるデバイス。
【請求項１８】
前記エピタキシャル層の少なくとも一部分が、エピタキシャル・ラテラル・オーバーグロース技法を用いて成長される請求項１７に記載のデバイス。
【請求項１９】
前記少なくとも１つの構造がＣＣＤ撮像構造およびＣＭＯＳ撮像構造のうちの１つである請求項１７に記載のデバイス。
【請求項２０】
前記少なくとも１つの障壁層が高エネルギー・インプラントを備える請求項１７に記載のデバイス。
【請求項２１】
前記少なくとも１つの障壁層が少なくとも１つの光学シールドを備える請求項１７に記載のデバイス。
【請求項２２】
前記少なくとも１つの光学シールドが、
光不透過材料と、
前記光不透過材料を実質的に囲む酸化物材料の層とを備える請求項２１に記載のデバイス。
【請求項２３】
前記光不透過材料が、光反射性材料と光吸収性材料のうちの１つから製作される請求項２２に記載のデバイス。
【請求項２４】
前記光不透過材料が傾斜ドーピング層を備える請求項２３に記載のデバイス。
【請求項２５】
前記エピタキシャル層の少なくとも一部分が、エピタキシャル・ラテラル・オーバーグロース技法を用いて成長される請求項２４に記載のデバイス。
【請求項２６】
実質的に前記光学シールドの上に重なり、かつ実質的に前記少なくとも１つの電荷転送領域の下にある少なくとも１つの高エネルギー・インプラントをさらに備える請求項２５に記載のデバイス。
【請求項２７】
実質的に前記光学シールドの下にある少なくとも１つの高エネルギー・インプラントをさらに備える請求項２６に記載のデバイス。
【請求項２８】
前記基板が、
ハンドル・ウェーハと、
実質的に前記ハンドル・ウェーハの上に重なるインシュレータ層と、
実質的に前記インシュレータ層の上に重なるシード層とを備え、
前記ハンドル・ウェーハが除去され、かつ前記インシュレータ層が反射防止膜として働くように前記インシュレータ層が薄くされる請求項１７に記載のデバイス。
【国際調査報告】
2010503242.tif 000026