(57)【要約】  メモリの記憶要素のデータ内容を、記憶されている状態の分布が劣化している場合でも、取り出す技術を使用するメモリが提供される。記憶されている状態の分布が劣化した場合には、メモリセルの第２の評価が修正後の読み出し条件を使用して実施される。このような追加の評価の結果に基づいて、メモリデバイスは、記憶されているデータを最適に決定する読み出し条件を決定する。
2010505215.tif 000002
【特許請求の範囲】
【請求項１】
各セルが少なくとも２つのデータ状態のうちの１つを記憶する、複数のメモリセルを有するメモリデバイスにおいて、前記メモリセルのうちのどれが前記データ状態のうちの選択される１つに対応するデータを含むかを決定するように前記メモリセルを読み出す方法であって、
第１の基準条件で前記メモリセルを評価するステップと、
複数の第２の基準条件で前記メモリセルを評価するステップと、
前記第１の基準条件および前記第２の基準条件で評価されるメモリセルの数を比較することに基づいて前記データ状態の前記選択される１つに対応するデータを含む前記メモリセルを決定する読み出し条件を決定するステップであって、前記読み出し条件が前記複数の基準条件で評価されるメモリセルの数の変化率に基づいて決定されるステップと、
を含む方法。
【請求項２】
請求項１記載の方法において、
前記第１の基準条件での前記評価結果が許容できない誤りを有するかどうかを決定するステップをさらに含み、前記複数の第２の基準条件で前記メモリセルを評価するステップが、許容できない誤りを有する前記第１の基準点での前記評価結果に応答するものである方法。
【請求項３】
請求項２記載の方法において、
前記第１の基準条件での前記評価結果が許容できない誤りを有するかどうかを決定するステップは、誤り訂正符号の結果に基づくものである方法。
【請求項４】
請求項１記載の方法において、
前記決定される読み出し条件は、前記第２の基準条件のうちの１つである方法。
【請求項５】
請求項１記載の方法において、
前記決定される読み出し条件は、前記第１および第２の基準条件のうちの１つ以外の基準条件である方法。
【請求項６】
請求項１記載の方法において、
前記複数の評価条件が、同一バイアス条件であるが異なる基準点を使用する方法。
【請求項７】
請求項６記載の方法において、
前記基準点は、電流レベルである方法。
【請求項８】
請求項６記載の方法において、
前記基準点は、電圧レベルである方法。
【請求項９】
請求項６記載の方法において、
前記基準点は、時間値である方法。
【請求項１０】
請求項１記載の方法において、
前記第１の基準条件は、第１の一連のバイアス条件であり、前記複数の第２の基準条件は、複数の第２の一連のバイアス条件である方法。
【請求項１１】
請求項１０記載の方法において、
前記第１の一連のバイアス条件および前記第２の一連のバイアス条件が、異なるコントロールゲート電圧によって互いに識別される方法。
【請求項１２】
請求項１記載の方法において、
前記メモリセルは、不揮発性メモリセルである方法。
【請求項１３】
請求項１２記載の方法において、
前記メモリセルは、電荷蓄積デバイスである方法。
【請求項１４】
請求項１３記載の方法において、
前記メモリデバイスは、フラッシュメモリである方法。
【請求項１５】
請求項１記載の方法において、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記読み出し条件を決定するステップが、前記メモリ内で実施される方法。
【請求項１６】
請求項１記載の方法において、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記読み出し条件を決定するステップが、前記コントローラによって実施される方法。
【請求項１７】
請求項１記載の方法において、
前記第１の基準条件が、１つ以上の基準セルによって確定される方法。
【請求項１８】
各セルが少なくとも２つのデータ状態のうちの１つを記憶する、複数のメモリセルを有するメモリデバイスのデータ内容を決定する方法であって、
標準読み出し条件を使用して前記メモリセルを評価するステップと、
前記標準読み出し条件を使用する前記評価が許容できないレベルの誤りを有するかどうかを決定するステップと、
許容できないレベルの誤りを有する前記標準読み出し条件を使用する前記評価を受けて、複数の第２の読み出し条件を使用して前記メモリセルの評価を実施するステップと、
前記標準読み出し条件および前記複数の第２の読み出し条件を使用する前記評価の結果に基づいて、前記メモリセルのプログラムされた状態の集団の分布に関する情報を得るステップと、
前記メモリセルを評価してプログラムされた状態の集団の分布に関する前記情報に基づいてそのデータ内容を決定する、前記標準読み出し条件とは異なる修正後の読み出し条件を決定するステップと、
を含む方法。
【請求項１９】
請求項１８記載の方法において、
前記メモリセルのプログラムされた状態の集団の分布に関する情報を得るステップが、前記標準読み出し条件を使用して評価されるメモリセルの数と、前記複数の第２の読み出し条件を使用して評価されるメモリセルの数と、前記標準および第２の読み出し条件で評価されるメモリセルの数の変化率とを比較することを含む方法。
【請求項２０】
請求項１８記載の方法において、
前記標準読み出し条件を使用する前記評価が許容できないレベルの誤りを有するかどうかを決定するステップが、誤り訂正符号の結果に基づいている方法。
【請求項２１】
請求項１８記載の方法において、
前記修正後の読み出し条件は、前記第２の読み出し条件のうちの１つである方法。
【請求項２２】
請求項１８記載の方法において、
前記修正後の読み出し条件は、前記標準読み出し条件および前記第２の読み出し条件のうちの１つ以外の読み出し条件である方法。
【請求項２３】
請求項１８記載の方法において、
前記複数の読み出し条件が、同一バイアス条件であるが異なる基準点を使用する方法。
【請求項２４】
請求項２３記載の方法において、
前記基準点は、電流レベルである方法。
【請求項２５】
請求項２３記載の方法において、
前記基準点は、電圧レベルである方法。
【請求項２６】
請求項２３記載の方法において、
前記基準点は、時間値である方法。
【請求項２７】
請求項１８記載の方法において、
前記標準読み出し条件は、第１の一連のバイアス条件であり、前記複数の第２の読み出し条件は、複数の第２の一連のバイアス条件である方法。
【請求項２８】
請求項２７記載の方法において、
前記第１の一連のバイアス条件および前記第２の一連のバイアス条件が、異なるコントロールゲート電圧によって互いに識別される方法。
【請求項２９】
請求項１８記載の方法において、
前記メモリセルは、不揮発性メモリセルである方法。
【請求項３０】
請求項２９記載の方法において、
前記メモリセルは、電荷蓄積デバイスである方法。
【請求項３１】
請求項３０記載の方法において、
前記メモリデバイスは、フラッシュメモリである方法。
【請求項３２】
請求項１８記載の方法において、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記メモリセルのプログラムされた状態の集団の分布に関する情報を得るステップと、前記修正後の読み出し条件を決定するステップとが、前記メモリ内で実施される方法。
【請求項３３】
請求項１８記載の方法において、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記メモリセルのプログラムされた状態の集団の分布に関する情報を得るステップと、前記修正後の読み出し条件を決定するステップとが、前記コントローラによって実施される方法。
【請求項３４】
請求項１８記載の方法において、
前記標準読み出し条件が、１つ以上の基準セルによって確定される方法。
【請求項３５】
メモリデバイスであって、
各セルが少なくとも２つのデータ状態のうちの１つを記憶するメモリセルアレイと、
第１の基準条件および複数の第２の基準条件で前記メモリセルを評価するために、前記アレイに接続可能な読み出し回路と、
前記第１の基準条件および前記第２の基準条件で評価されるメモリセルの数を比較することに基づいて、前記データ状態のうちの選択される１つに対応するデータを含む前記メモリセルを確定する読み出し条件を確定するために、前記読み出し回路に接続可能な論理および制御回路であって、前記読み出し条件が前記複数の基準条件で評価されるメモリセルの数の変化率に基づいて確定される、論理および制御回路と、
を備えるメモリデバイス。
【請求項３６】
請求項３５記載のメモリデバイスにおいて、
前記第１の基準条件での前記評価の結果が許容できない誤りを有するかどうかを決定するために、前記論理および制御回路が、前記読み出し回路にさらに接続可能であり、前記読み出し回路が、許容できない誤りを有する前記第１の基準点での前記評価の結果を受けて、前記複数の第２の基準条件で前記メモリセルを評価するメモリデバイス。
【請求項３７】
請求項３６記載のメモリデバイスにおいて、
誤り訂正符号回路をさらに備え、前記第１の基準条件での前記評価の結果が許容できない誤りを有するかどうかを決定することが、誤り訂正符号の結果に基づいているメモリデバイス。
【請求項３８】
請求項３５記載のメモリデバイスにおいて、
前記確定後の読み出し条件は、前記第２の基準条件のうちの１つであるメモリデバイス。
【請求項３９】
請求項３５記載のメモリデバイスにおいて、
前記確定後の読み出し条件は、前記第１および第２の基準条件のうちの１つ以外の基準条件であるメモリデバイス。
【請求項４０】
請求項３５記載のメモリデバイスにおいて、
前記複数の評価条件が、同一バイアス条件であるが異なる基準点を使用するメモリデバイス。
【請求項４１】
請求項４０記載のメモリデバイスにおいて、
前記基準点は、電流レベルであるメモリデバイス。
【請求項４２】
請求項４０記載のメモリデバイスにおいて、
前記基準点は、電圧レベルであるメモリデバイス。
【請求項４３】
請求項４０記載のメモリデバイスにおいて、
前記基準点は、時間値であるメモリデバイス。
【請求項４４】
請求項３５記載のメモリデバイスにおいて、
前記第１の基準条件は、第１の一連のバイアス条件であり、前記複数の第２の基準条件は、複数の第２の一連のバイアス条件であるメモリデバイス。
【請求項４５】
請求項４４記載のメモリデバイスにおいて、
前記第１の一連のバイアス条件および前記第２の一連のバイアス条件が、異なるコントロールゲート電圧によって互いに識別されるメモリデバイス。
【請求項４６】
請求項３５記載のメモリデバイスにおいて、
前記メモリセルは、不揮発性メモリセルであるメモリデバイス。
【請求項４７】
請求項４６記載のメモリデバイスにおいて、
前記メモリセルは、電荷蓄積デバイスであるメモリデバイス。
【請求項４８】
請求項４７記載のメモリデバイスにおいて、
前記メモリデバイスは、フラッシュメモリであるメモリデバイス。
【請求項４９】
請求項３５記載のメモリデバイスにおいて、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記論理および制御回路が、前記メモリ内にあるメモリデバイス。
【請求項５０】
請求項３５記載のメモリデバイスにおいて、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記論理および制御回路の実質的な部分が、前記コントローラ上にあるメモリデバイス。
【請求項５１】
請求項３５記載のメモリデバイスにおいて、
複数の基準セルをさらに含み、前記第１の基準条件が、前記基準セルの１つ以上によって確定されるメモリデバイス。
【請求項５２】
メモリデバイスであって、
複数のメモリセルを有するメモリアレイと、
標準読み出し条件および複数の第２の読み出し条件を使用して前記メモリセルを評価するために、前記メモリアレイに接続可能な読み出し回路と、
前記標準読み出し条件を使用する評価が許容できないレベルの誤りを有するかどうかを決定し、許容できないレベルの誤りを有する前記標準読み出し条件を使用する前記評価を受けて、複数の第２の読み出し条件を使用して前記メモリセルの評価を実施し、前記標準読み出し条件および前記複数の第２の読み出し条件を使用する前記評価の結果に基づいて、前記メモリセルのプログラムされた状態の集団の分布に関する情報を得て、前記メモリセルを評価してプログラムされた状態の集団の分布に関する前記情報に基づいてそのデータ内容を決定する、前記標準読み出し条件とは異なる修正後の読み出し条件を確定するために、前記読み出し回路に接続可能な制御および論理回路と、
を備えるメモリデバイス。
【請求項５３】
請求項５２記載のメモリデバイスにおいて、
前記制御および論理回路が、前記標準読み出し条件を使用して評価されるメモリセルの数と、前記複数の第２の読み出し条件を使用して評価されるメモリセルの数と、前記標準および第２の読み出し条件で評価されるメモリセルの数の変化率とを比較することによって、前記メモリセルのプログラムされた状態の集団の分布に関する前記情報を得るメモリデバイス。
【請求項５４】
請求項５３記載のメモリデバイスにおいて、
誤り訂正符号回路をさらに備え、前記標準読み出し条件を使用する前記評価が許容できないレベルの誤りを有するかどうかを決定することが、誤り訂正符号の結果に基づいているメモリデバイス。
【請求項５５】
請求項５２記載のメモリデバイスにおいて、
前記修正後の読み出し条件は、前記第２の読み出し条件のうちの１つであるメモリデバイス。
【請求項５６】
請求項５２記載のメモリデバイスにおいて、
前記修正後の読み出し条件は、前記標準および第２の読み出し条件のうちの１つ以外の読み出し条件であるメモリデバイス。
【請求項５７】
請求項５２記載のメモリデバイスにおいて、
前記複数の読み出し条件が、同一バイアス条件であるが異なる基準点を使用するメモリデバイス。
【請求項５８】
請求項５７記載のメモリデバイスにおいて、
前記基準点は、電流レベルであるメモリデバイス。
【請求項５９】
請求項５７記載のメモリデバイスにおいて、
前記基準点は、電圧レベルであるメモリデバイス。
【請求項６０】
請求項５７記載のメモリデバイスにおいて、
前記基準点は、時間値であるメモリデバイス。
【請求項６１】
請求項５２記載のメモリデバイスにおいて、
前記標準読み出し条件は、第１の一連のバイアス条件であり、前記複数の第２の読み出し条件は、複数の第２の一連のバイアス条件であるメモリデバイス。
【請求項６２】
請求項６１記載のメモリデバイスにおいて、
前記第１の一連のバイアス条件および前記第２の一連のバイアス条件が、異なるコントロールゲート電圧によって互いに識別されるメモリデバイス。
【請求項６３】
請求項５２記載のメモリデバイスにおいて、
前記メモリセルは、不揮発性メモリセルであるメモリデバイス。
【請求項６４】
請求項６３記載のメモリデバイスにおいて、
前記メモリセルは、電荷蓄積デバイスであるメモリデバイス。
【請求項６５】
請求項６４記載のメモリデバイスにおいて、
前記メモリデバイスは、フラッシュメモリであるメモリデバイス。
【請求項６６】
請求項５２記載のメモリデバイスにおいて、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記制御および論理回路が、前記メモリ内にあるメモリデバイス。
【請求項６７】
請求項５２記載のメモリデバイスにおいて、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記制御および論理回路の実質的な部分が、前記コントローラ上にあるメモリデバイス。
【請求項６８】
請求項５２記載のメモリデバイスにおいて、
複数の基準セルをさらに備え、前記第１の基準条件が、前記基準セルの１つ以上によって確定されるメモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に不揮発性および他のメモリデバイスのデータ内容を読み出すことに関し、より詳細には、メモリセル集団のプログラムレベルの分布に関する情報を使用して劣化した分布の内容をより正確に読み出すことに関する。
【背景技術】
【０００２】
フラッシュおよび他のメモリデバイスは、より小形形状に向かうに従って、データ記憶のロバスト性に悪影響を及ぼす幾つかの現象の影響が増えていく。これらの要因には、オーバープログラミング、読み出しおよびプログラムディスターブ、並びにデータリテンションの問題が含まれる。これらの問題は、セル当たりの状態数が増加するに連れて、さらに記憶されているしきい電圧の動作ウィンドウが縮小するに連れて、一層悪化することが多い。これらの要因は、一般に、設計内で生じる可能性がある様々なトレードオフによって、メモリデバイスの設計段階において考慮される。このようなトレードオフは、こういった要因のどれか一方の影響を増大させたりまたは低減させたり、および／またはこういった要因の一部と性能、耐久性、信頼性などとの間の折り合いをつけたりすることができる。メモリ設計におけるトレードオフに加えて、このような現象を補正し、必要に応じて製品レベルの仕様を達成するために組み込むことができる幾つかのシステムレベルの機構がある。これらのシステム機構は、米国特許第７，０１２，８３５号（特許文献１）、第６，１５１，２４６号（特許文献２）、および特に第５，６５７，３３２号（特許文献３）で説明されているような、ＥＣＣ、劣化レベル均一化(wear-leveling) 、データリフレッシュ（または「スクラブ」）、および読み出しマージン（または「ヒロイック回復(Heroic Recovery) 」を含む。
【０００３】
一般に、前述したような現象には、プログラミングの間、それに続くメモリ動作の間、または長時間に亘って、セルの電圧しきい値分布に影響を及ぼすという作用があり、さらに２値メモリ記憶に比べて多値メモリ記憶における影響の方が一般に大きい。この作用とは、一般に、セルの集団内の所与のメモリ状態の電圧しきい値レベルを上げること、さらに場合によっては、セルのしきい値レベルを変化させて通常の読み出し条件で誤った状態のまま読み出しを行い、このようなセルのデータビットが誤りとなることである。より小形形状のメモリが記憶製品に組み込まれるようになるに従い、予測されるメモリ現象を解消するのに必要となるメモリレベルのトレードオフによって、要求される製品レベルの仕様を達成することが困難になることが予想される。したがって、このようなデバイスを改善することが必要となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７，０１２，８３５号
【特許文献２】米国特許第６，１５１，２４６号
【特許文献３】米国特許第５，６５７，３３２号
【特許文献４】米国特許第５，５７０，３１５号
【特許文献５】米国特許第５，９０３，４９５号
【特許文献６】米国特許第６，０４６，９３５号
【特許文献７】米国特許第６，７３８，２８９号
【特許文献８】米国特許第６，６２１，７４２号
【特許文献９】米国特許第６，５２２，５８０号
【特許文献１０】米国特許第５，１７２，３３８号
【特許文献１１】米国特許第６，２２２，７６２号
【特許文献１２】米国特許第６，５３８，９２２号
【特許文献１３】米国公開特許出願第２００５／０２５１６１７号
【発明の概要】
【０００５】
本発明は、メモリデバイスおよびそのデータ内容を決定する方法を提供する。デバイスのメモリセルは、第１の基準条件、および複数の第２の基準条件で評価される。第１の基準条件および第２の基準条件で評価されるメモリセル数を比較することによって、メモリデバイスは、複数の基準条件で評価されるメモリセル数の変化率に基づいてデータ状態の読み出し条件を確定する。
【０００６】
ある実施形態では、標準読み出し条件を使用する評価が許容できないレベルの誤りを有するとの判断を受けて、複数の第２の読み出し条件を使用するメモリセルの評価が実施される。標準読み出し条件および複数の第２の読み出し条件を使用する評価結果に基づいて、メモリセルのプログラムされた状態の集団の分布に関する情報が得られる。メモリセルを評価してプログラムされた状態の集団の分布に関する情報に基づいてそのデータ内容を決定する、標準読み出し条件とは異なる修正後の読み出し条件が決定される。
【０００７】
本発明の追加の態様、利点、および特徴は、本発明の例示的な実施例についての以下の記載に含まれる。本願明細書で言及される全ての特許、特許出願、論文、書籍、仕様書、他の刊行物、文書および記事は、あらゆる目的のためにその全体が本願明細書において参照により援用されている。援用されている刊行物、文書または本願明細書の事柄および文章のいずれかの間で用語の定義または使用が矛盾または衝突する場合には、本願明細書中の用語の定義または使用が優先するものとする。
【０００８】
本発明は、以下の添付図面とともに以下の記載を参照することによって、最も理解することができる。
【図面の簡単な説明】
【０００９】
【図１】プログラムされたメモリ状態の劣化した分布の例を示す。
【図２】本発明の態様を示すフローチャートである。
【発明を実施するための形態】
【００１０】
本発明は、メモリシステムのデータ内容を読み出すことに関する。メモリセル形態当たり２値状態で記憶されようと多値状態で記憶されようと、メモリ内にデータがプログラムされる場合には、所与の状態にプログラムされる個別のセルの集団は、それぞれの記憶状態に対応するパラメータの所望の値の前後で分布を形成する。例えば、フラッシュメモリの場合、そのしきい電圧は、特定のデータ状態の特徴を示す。データ状態が、例えば２．０ボルトのしきい電圧に対応しているとすると、この状態にプログラムされるセルは、正確に２．０ボルトに全てなるわけではなくて、その状態に対応するプログラムベリファイレベルを大部分が上回って分布全体に広がる。プログラミングの時点では、データの状態に対応する分布は、はっきりとした形状で明らかに分離しているが、時間とともに動作過程を経ると分布は広がることがある。１つの状態を別の状態と区別するために使用される読み出し条件が、しきい値が極端に変化したセルの状態をもはや正確に読み出すことができないために、このような劣化はデータの読み違いにつながる可能性がある。
【００１１】
背景技術の欄で説明したように、メモリデバイスが一層小形化するに連れて、低い動作電圧を使用するに連れて、さらにメモリセル当たりより多くの状態を記憶するに連れて、データ記憶のロバスト性に悪影響を及ぼす様々な現象の影響が増大する。これらの要因は、オーバープログラミング、読み出しおよびプログラムディスターブ、データパターン／履歴の影響、並びに所与のメモリ技術に関連するデータリテンション問題を含む。これらの要因は、一般に、フラッシュおよび他のメモリデバイスの設計段階において考慮され、設計内で生じる幾つかのトレードオフは、どちらか一方の影響を増大させたりまたは低減させたりし、および／またはこのような要因と性能、耐久性、信頼性などとの間の折り合いをつけたりする。所与のメモリ設計に本来存在するトレードオフ以外に、こういった現象を補正し、必要に応じて製品レベルの仕様を達成するために設計で組み込むことができる幾つかのシステムレベル機構がある。このようなシステム機構は、誤り訂正符号（ＥＣＣ）、劣化レベル均一化、データリフレッシュ（または「スクラビング」）、および読み出しマージン（または「ヒロイック回復」）を含む。
【００１２】
適切な構造とともにこのような従来の方法は、本願明細書に完全に組み込まれ、多くの場所で参照される米国特許第５，６５７，３３２号（特許文献３）に記載され、本発明の様々な態様を組み込むことができる回路および他のメモリデバイス要素の基本となる実施形態と見なすことができる。特定のメモリアレイの実施形態を参照することが必要な場合、メモリの例示的な実施形態は、米国特許第５，５７０，３１５号（特許文献４）、第５，９０３，４９５号（特許文献５）、および第６，０４６，９３５号（特許文献６）に記載されるメモリなどのＮＡＮＤ型フラッシュメモリとすることができる。
【００１３】
一般に、分布に影響を及ぼす様々な現象は、プログラミングの間、それに続くメモリ動作の間、または長時間に亘って、セルの分布に影響を及ぼすという作用があり、さらに２値メモリ記憶に比べて多値メモリ記憶における影響の方が一般に大きい。この作用とは、一般に、所与の状態にあるセル集団でしきい電圧（または他の適用できる状態パラメータ）を拡大すること、さらに場合によっては、セルのしきい電圧を変化させて通常の読み出し条件で誤った状態のまま読み出しを行いこのようなセルのデータビットが誤りとなることである。
【００１４】
図１に、典型的な状態が概略的に示される。図１は、パラメータＶthに対するメモリ記憶単位の分布を示し、この分布は、２つのデータ状態ＡおよびＢにそれぞれ対応する異なるメモリ状態のしきい電圧分布ＤA およびＤB を定義している。この実施例を具体化するため、このような分布はフラッシュメモリのセルのデータ状態とすることができ、この場合のパラメータはしきい電圧である。２つの状態ＡおよびＢの分布が示される。これらの分布は、２値メモリの場合にはこの状態しかないが、多値メモリでは２つの隣接する状態とすることができる。このような状態が最初にプログラムされる場合、その状態に関連するしきい電圧レベルは一連のベリファイレベルに基づき、所与のデータ状態の全てのセルは、そのしきい電圧レベルが対応するベリファイレベルを超えるまでプログラムされる。ＡおよびＢの状態に対する最初のプログラム後の分布はＤA およびＤB で示され、使用される対応するベリファイ点はＶAverおよびＶBverで示される。このメモリの実施例での所与のセルのプログラミングは、低い電圧のしきい値レベルから高いレベルに向かって進み、ベリファイが成功すると通常終了される。したがって、所与の状態のプログラムが成功したセルは、一般にベリファイレベルを超え、その最大値は、１つの所与のプログラミングパルスによって生じる移動量によって通常決定される。一部のセルが大部分のセル集団に比べて相対的に速くプログラムされ、一般にそれほど急速にプログラムされるようにセルがなっていないため、しきい電圧分布の高い方の端部にいくらか尾を引くようになる可能性がある。分布の均整を改善するために、様々なプログラミング技術が知られ、その一部は、米国特許第６，７３８，２８９号（特許文献７）、第６，６２１，７４２号（特許文献８）、および第６，５２２，５８０号（特許文献９）に記載されている。
【００１５】
このメモリのデータ内容を読み出すため、次に読み出し比較点としてベリファイ点を使用することができるが、一般に、読み出し点は、ある安全上のマージンを提供するために不充分にプログラムされる（より低い電圧の）方向にいくらかシフトされている。例えば、図１では、Ａ状態とＢ状態とを識別するために、通常の読み出し点として点ＶBr0 を使用することができる。（多値メモリの場合、その点は、状態Ａおよびそれより低い何らかの状態と、状態Ｂおよびそれより高い何らかの状態とを実際に識別するが、様々な複数の状態を読み解くための技術は技術的に類似している）。前述した様々な機構によって、分布ＤA およびＤB は、分布Ｄ’A およびＤ’B によって概略的に示されるように劣化しやすい。ＶBr0 をＶBverよりいくらか低い方に配置することによって、劣化をある程度考慮に入れるが、ＶBr0 よりも低い方に流れるセルが多過ぎた場合には、ＥＣＣの機能を超えることになり、システムは対応するデータ内容をうまく取り出すことができない。もちろん左側のさらに低い電圧レベルにＶBr0 をさらに移動させてもよいが（「ヒロイック回復」）、このようなシフトを行った読み出しは、適切にＡ状態に属するがＢ状態と誤って読み出されるセルの数が多くなり過ぎる結果となる。さらに、データ書き込みの後で、Ａの分布が前述した機構によって劣化するに連れて、Ａ状態の一部が上方にシフトする可能性があり、これによって状態がさらに悪化する。（以下でさらに説明するように、ここでは比較点を変更するという観点で説明が示されるが、比較点を同じに維持しながらも読み出されるセルのバイアスレベルを変更することで、交互に同じ結果が得られる）。
【００１６】
より高密度のメモリが記憶製品に組み込まれるため、予測されるメモリの現象を解消するために必要なメモリレベルのトレードオフによって、依然として必要な製品レベルの仕様を達成することが一層困難になることが予想される。このような製品に有効であると予想されるシステムレベル機構の１つは、「ヒロイック回復」と称される、以下の種類の読み出し再試行時の読み出しマージンであり、この機構は、公称読み出し条件下で訂正不可能なＥＣＣエラーを検出する場合に使用される。ヒロイック回復は、シフト後の読み出しバイアス条件またはシフト後の比較点で再試行時にデータを再度読み出すこと、本質的には、通常の条件では誤りのある状態で読み出されるセルをその適切な状態に回復させようとして状態間の識別点を変更することからなる。ヒロイック回復には、製品に最も利益をもたらすために克服する必要がある幾つかの欠点がある。記憶システムはＥＣＣに依存して誤りのあるビットを検出するため、さらにセルがシフトした可能性がある方向を示す独立した指標（各状態で予測されるセルの数など）がないために、システムには誤った状態にあるセルが現にシフトした実際の方向を知る方法がない。一般に、バイアス条件は、よりプログラムされる状態かあるいはより消去される状態に向かう可能性がある変化する現象の予測される影響に基づいて設計される所定のシーケンスに従う。セルが受ける変化の実際の方向は、多数の独立した影響があるという事実によって、予想に反する可能性もある。予防措置(safeguard) がない場合、読み出し条件をバイアスすることによって、ＥＣＣ機能を超えるほどの誤りのある状態でも充分に多くのセルを読み出すことが可能である。ＥＣＣアルゴリズムは、その能力を超えると、ＥＣＣエラーを検出できない（誤検出）か、あるいは一連のデータビットを誤って「訂正」してしまう（誤訂正）可能性があり、いずれの場合にも誤りのあるデータが正しいデータとして通過することになる。
【００１７】
様々な方法を使用してヒロイック回復機構のロバスト性を改善することが可能である。これらの方法のうちの１つは、米国特許第５，１７２，３３８号（特許文献１０）、第６，２２２，７６２号（特許文献１１）および第６，５３８，９２２号（特許文献１２）に記載されるような、基準または追跡セルの使用である。この構成では、多くのセルが周知の（すなわち基準の）状態にプログラムされる。読み出し再試行の間、これらのセルは、細粒度に読み出すことができ、その分布は主要なセル集団を推定するのに使用することができる。このようにして、公称条件からの過剰なシフトが検出され、次いでそこからの情報を使用してヒロイック回復のバイアス条件が導かれる。この方法には、追加のセルが必要となるという欠点があり、各フラッシュメモリダイのコストが上がる。さらに、実際には、追跡セルの集団は主要な集団よりもかなり小さいため、その統計は集団のシフトを充分正確に反映していないこともある。それでもやはり、追跡セルがもたらす利点を得るために、本発明とともに追跡セルを利用することができることに留意すべきである。
【００１８】
別の方法は、不良の可能性を最小限に抑えることである。例えば、バイアス条件のシーケンスおよび読み出し再試行の各反復時に使用されるＥＣＣ訂正機能は、ＥＣＣの誤検出または誤訂正の可能性を最小限に抑えるように設計することができる。しかし、一般に、システムは最初に最も安全な組み合わせを試行し、初期のより安全な再試行を徹底的に行って初めて最も高いリスクを伴うさらに強力な組み合わせを試すため、この方法によって再試行のシーケンスが長くなる可能性がある。この方法は、ロバスト解ではないことが多く、安全措置とともに使用するのに最も適している。
【００１９】
本発明の一態様によれば、記憶システムは、主要なセル集団自体の情報を安全措置として使用して、ヒロイック回復の再試行が読み出しを誤った方向にバイアスするのを防止する。基本となる実施形態では、実施は、予測される克服すべきディスターブ機構によってさらに頻繁にセルがより消去状態にシフトするようになり、その結果、ヒロイック回復バイアスがより消去状態の方向に常に向かうという事実にかかっている。公称読み出し時に訂正不可能なＥＣＣエラーを検出すると、システムは、消去状態の方向にバイアスを少しずつ上げていくバイアス条件で読み出しを数回実施し、各ステップの各状態でセル数をカウントする。次いで、システムは、状態を変化させるセル数を比較して各ステップ毎に変化の勾配または変化率を決定する。１つの集団から次の集団にシフトするセルの比率が各ステップ毎に増加していると判断される場合、識別点は、セル集団を貫通していると解釈され（例えば、ＶBrが極端にマイナスにシフトされる場合、図１の集団Ａを貫通する）、この場合、システムはヒロイック回復を起動しない。
【００２０】
追加の安全措置として、システムは、プログラムされた状態の方向にバイアス条件で数回読み出しを実施してもよく、１つの集団から次の集団にシフトするセルの比率が増加していると判断される場合には、システムはヒロイック回復を起動しないことになる。ヒロイック回復は、全てのセルの総数に基づく条件がそれが適切であることを示す場合に起動されるのみとなる。この考えを延長したものが、セル集団の変化率を使用してヒロイック回復の間にバイアス量を管理したり制限したりすることである。
【００２１】
これらの概念は、図１に戻って説明することができる。状態ＡおよびＢの劣化した分布が、分布Ｄ’A およびＤ’B の破線として概略的に示され、特に不充分にプログラムされる（しきい電圧の低い）条件に向かって顕著な広がりを示している。目的は、存在する誤りを悪化させるリスクを最小限にしながらＢ状態を最適に読み出すためのバイアス条件または比較点を決定することである。主な説明は、説明を簡略化するために比較点の電圧を変更するという観点で与えられ、この場合、問題は、データを取り出すために使用される最適な比較電圧を決定するということになる。
【００２２】
図１に示されるように、Ｄ’B のかなりの量がＶBr0 、すなわち公称読み出しバイアス条件の下方にシフトしている。誤りの数がＥＣＣを超えるほど大きくない場合には、この標準読み出しに基づいてデータを取り出すことができる。標準読み出しが成功しない場合には、ヒロイック措置を取ることができる。幾つかの第２の読み出し点、この実施例ではヒロイック読み出しに関連する、除々に低い電圧の３つのレベルＶBr1 、ＶBr2 、ＶBr3 が示される。それぞれの電圧は、低い電圧にシフトしたＢ状態のセルをだんだんと多く正確に検出する。しかし、ある点を超えると、これらのオフセット読み出しは、Ａ状態の分布の上端部にある異常値を取り上げ始める。図に示されるように、より低い読み出し点は、ＶBr2 では依然としてＤ’B の下部に充分に留まっているが、ＶBr3 付近ではＤ’A を貫通し始める。（詳細図に示されるように、カウントされた状態の数は（Ｄ’A ＋Ｄ’B ）となり、ＶBr3 とＶBr2 との間で無視できないほどに寄与し始める）。したがって、この実施例では、最適な読み出し点は、おそらくＶBr2 のわずかに下方だがＶBr3 よりもＶBr2 の近くになる。本発明は、これらの異なる読み出し点を使用して分布の特性を決定し、様々な実施形態によれば、これらの第２の読み出し点のうち、データを取り出すかあるいはデータ内容を読み出す新しい読み出し点を確定するのにどれが最適な選択であるかを決定する。図１では、第２の読み出し点の最適な選択はＶBr2 となるが、最適な（必要な精度を満たす）読み出し点を外挿または補間する実施形態では、この点はＶBr2 のいくらか左側にある。
【００２３】
Ｎ0 をＶBr0 より上方にある状態の数とし、Ｎ1 をＶBr1 より上方にある状態の数とし、Ｎ2 をＶBr2 より上方にある状態の数とし、Ｎ3 をＶBr3 より上方にある状態の数とする。（ここでも、第２の読み出し点の数は実施形態によって変化してもよい）。これらの読み出しで実際にデータ内容を取り出す必要はなくて（さらに、誤りが多すぎる場合には、読み出しさえ可能でないこともある）、読み出し点の上方にある状態の数を決定する必要があるだけであることに留意するべきである。図１に例示されるように、これらの数はそれぞれ次第に大きくなるが、（読み出しパラメータの変化に対する）それぞれの増加量は、読み出し点が少なくとも次のより低い状態の分布の上端部を貫通し始めるまで、分布の尾の内部にさらに移動するに連れて小さくなる。（読み出し点が均等な間隔になっていない場合には、補正するのが好ましいことに留意するべきである）。したがって、重要となる量はＮ値の間の差である。
【００２４】
Ｎ値の間の差をΔと称すると、この差は以下で与えられる。
（Ｎ1 −Ｎ2 ）＝Δ1,0 
Δ2,1 およびΔ3,2 も同様に定義される。様々なＮS はＢ分布のセルだけではなく、それより高いどんな状態も取り上げるが、このようなより高い状態は、各Ｎ値内で同じように寄与して打ち消されるためにΔ1,0 には寄与しない。さらに、この時点ではプロセスは単に、このデータ抽出を実施するのに最適な（または充分に良好な）読み出し点を見つけようとするだけのために、データ内容を実際に読み出したりあるいはＥＣＣを評価したりする必要はない。図１の実施例では、Δ1,0 はΔ2,1 よりも大きいので、ＶBr2 とＶBr1 との間の読み出し点はＶBr1 とＶBr0 との間の読み出し点よりも優れている。しかし、Δ3,2 はΔ2,1 よりもわずかに大きいので、ＶBr3 はＡ分布に浸入し始めた可能性が高い。したがって、データ抽出の読み出し点としてＶBr2 を使用することができ、あるいはΔ3,2 およびΔ2,1 の値を分析してさらに優れた最適値を決定してもよい。一変形例では、ＶBr2 とＶBr3 との間の領域の追加の読み出しを実施してプロセスを改善することもできる。しかし、最適な点を見つける必要はなく、単にデータ内容を正確に取り出すことができる点でよい。したがって、選択される読み出し点は、最適な点である必要はなく、Δにとって最適な（最も低い）値を提供する前述したような同じ一連の読み出し点のうちの１つである必要があるだけである。例えば、点ＶBr2 は、おそらく図１で最適な選択であり、データ内容を取り出すために使用することができる。あるいは、たとえΔ1,0 がΔ2,1 よりも大きく、したがってＶBr2 がＶBr1 よりも（より多くのセルを正確に読み出す意味で）優れていても、Δ1,0 が（例えば、設定可能なパラメータであってもよい限界に満たないほど）充分小さい場合には、データを取り出すためにＶBr1 を選択することもできる。
【００２５】
ここでの説明は、データ内容を取り出すための読み出し点を見つけることと関連しているが、これを利用して米国特許第５，６５７，３３２号（特許文献３）に見られる方法などの様々なデータリフレッシュまたはスクラブ方法を改善することもできるが、その機能は、主にデータをある外部の（最終ユーザ／使用）用途に提供することではなく、むしろメモリデバイス自体の範囲内に限定される内部ハウスキーピング機能を提供することである。
【００２６】
ここまでのプロセスの説明は、主にメモリセルの状態を比較する比較または基準電圧を変化させるという観点で述べてきたが、その理由は、図１を参照して本発明を説明するのにおそらく最も分かりやすい流れであるためである。しかし、技術的に知られるように、基準点を変化させることとは関係なくあるいはこれと組み合わせて、読み出し基準値を同じに維持して読み出されるセルのバイアスを変化させることでもこの目的を達成することができる。ＥＥＰＲＯＭおよび他の電荷蓄積トランジスタに基づくメモリ技術では、このセルバイアスの変更は、一般に、メモリセルのコントロールゲート電圧を変化させることによって行われるが、ソース、ドレインまたは基板（または例えばセルのＮＡＮＤストリング内の他のトランジスタさえ）のレベルも変化させることができる。一例として、バイアス条件を変化させることに対して基準レベルを変化させることが、米国特許第５，６５７，３３２号（特許文献３）の図６ａに対して図６ｂを参照して説明されるが、ここでは基準パラメータ（単数または複数）は電流である。同様に、図１の説明は、電圧の比較に基づいていたが、本願明細書で明白に引用される様々な文献で説明されるように、セルのプログラミングレベルを示す他のパラメータ（電圧、電流、時間、または周波数）を使用することもできる。さらに、バイアスレベル、基準レベル、またはその両方に必要な要求電圧、電流などは、様々な周知の技術（基準セル、バンドギャップに基づく発生器など）によって生成することができる。
【００２７】
さらに、この技術は、フラッシュメモリのみに限定されない。米国公開特許出願第２００５／０２５１６１７号（特許文献１３）に記載される様々な不揮発性メモリデバイスなどの幾つかのメモリが、図１を参照して説明される特性を示す。したがって、本発明の様々な態様は、プログラムされた状態の分布が劣化しやすい技術のどれにとっても非常に役立つものである。図１を参照して説明される劣化と同様な、（コンデンサリークがあり得るＤＲＡＭ内などのように）リークまたは他のデータドリフトによってこの種の劣化を受ける揮発性メモリにも適用することができる。さらに、前述したように、図１は２つの状態のみを示すが、本発明は、（ＡおよびＢだけが唯一の状態である）２値だけでなく、（ＡおよびＢは多値メモリの２つの隣接する状態を示す）多値メモリにも適用することができる。
【００２８】
コントローラ部分およびメモリ部分を有するメモリデバイスの典型的な実施形態では、このプロセスは、ほとんどの場合、ファームウェア実施のコントローラによって管理されることになる。他の実施形態では、メモリ素子が充分な能力を有するか、あるいはコントローラ部分とメモリ部分との間に分散され得る場合には、メモリ自体でこのプロセスを実行することができる。コントローラ全体がないメモリカード（例えば、ｘＤカードまたはメモリスティック）内などのさらに他の実施形態では、プロセスの一部または全ての部分をホストで管理することができる。これらの変形ではいずれも、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせでプロセスの様々な部分を実施することができる。
【００２９】
図２は、本発明の様々な態様の一部を示すフローチャートである。プロセスはステップ２０１から開始され、このとき標準読み出しプロセスが通常のバイアス条件および基準値を使用して実施される。ステップ２０３では、データ内容がメモリセルからうまく取り出されるかどうかが決定される。読み出しが成功する（ステップ２０３から出るＹｅｓ）と、セルに記憶されているデータが送り出される（２０５）。例えば、メモリはある程度の誤りを有することもあるが、対応する誤り訂正符号の制限範囲内であればまだデータ内容を取り出すこともできる。（ある程度の誤りがあるがまだ内容を取り出すことができる場合は、スクラブ動作を任意に実施することもできる）。
【００３０】
読み出しが成功しないで、例えば、データでなくＥＣＣ訂正不可能な誤り信号を返す場合、プロセスは、ステップ２０７から開始する本発明の主要な態様に向かう。ある実施形態では、プロセスは（テスト条件２０３を無視して）直接ステップ２０７からジャンプすることができる。この場合、好ましい読み出し条件が標準検知動作の一部として決定されるか、あるいはステップ２０７から開始するプロセスが、最後の読み出しあるいは大量のディスターブ動作が以前に実行されてから一定の時間が経過した場合などの、ステップ２０３における決定以外の理由で起動されてもよい。ステップ２０７では、第２の読み出し条件の１番目が確定される。これらの条件は様々な点で標準の読み出しとは異なることがあり、個別にまたは組み合わせて使用することができる。これらの条件の１つは、電圧、電流、時間、または他の状態を示すパラメータ値などの読み出し比較パラメータの値をシフトすることである。（これは、電流に基づく比較に関する米国特許第５，６５７，３３２号（特許文献３）の図６ｂに示されるものと類似している）。別の条件は、読み出されるセルのバイアス条件を変更することである。例示的なフラッシュメモリの実施形態および他の電荷蓄積トランジスタの実施形態では、（米国特許第５，６５７，３３２号（特許文献３）の図６ａでのように）セルに印加されるコントロールゲート電圧を変化させることによって一般に実施されるが、コントロールゲートレベルを変化させる代わりに（またはこれに加えて）、ＮＡＮＤストリング内のソース／ドレイン電圧レベル、他のゲートレベルに対する変更、または他のバイアスのシフトを使用して実施することもできる。
【００３１】
ステップ２０９で第２の読み出しが実行される。ヒロイック回復のさらに基本となる実施例では、第２の読み出しが成功するとこの時点でデータを出力することができる。前述したように、この評価には、データ抽出という完全な意味の読み出しである必要はなく、比較点を超えて登録されるセルの数をカウントする必要があるだけである。
【００３２】
本発明の主要な態様の一部は、ステップ２１１、２１３、および２１５で見られる。ステップ２１１では、読み出された状態の数の変化が２１１で決定される。これは例えば、通常の読み出しパラメータを超えるセル数と１番目の第２の読み出しパラメータを超えるセル数との間の差を、１番目の第２の読み出しパラメータを超えるセル数と２番目の第２の読み出しパラメータを超えるセル数との間の差と比較する。前述したように、この比較は分布の特性を決定するために実施される。例えば、通常の読み出しから１番目の第２の読み出しに移る際には追加のセルがほんのわずか取り上げられるだけだが、１番目の第２の読み出しから２番目の第２の読み出しに移る際にはさらに追加のセルが取り上げられる場合には、２番目の第２の読み出しの読み出し点またはバイアスのシフトは行き過ぎである可能性があり、次のデータ状態の分布内を貫通している。
【００３３】
ステップ２１３では、第２の読み出しをさらに実行すべきかどうかが決定される。第２の読み出し回数は、固定値（例えば、設定可能なパラメータとして）とすることも、あるいは以前の読み出し結果に基づいて決定することもできる。固定値とする実施例では、追加の読み出しを追跡するパラメータが各繰り返し毎に増加されることになり、ステップ２１３では、パラメータがその限界値に達したかどうかが判断される。以前の評価を使用する実施形態では、２１３は、例えば、Δが増加し始めたかどうかを判断してもよい。以前の読み出しに基づいてステップ２１３を決定する実施形態の場合でも、繰り返し回数を追跡してその最大回数を設定することが有用なこともある。読み出しがさらに実行される場合は、フローはステップ２０７に戻り、実行されない場合にはステップ２１５に進む。
【００３４】
ステップ２１５では、データが取り出される読み出し条件が決定される。これは、ステップ２０９で実施される読み出しの１つでも、またはステップ２１７で実行される追加の読み出しでもよい。どちらの場合も、セルに記憶されているデータが送り出される（２０５）。
【００３５】
したがって、これら実施例は、説明に役立つものであって、限定を目的とするものではないと見なされるべきであり、本発明は、本願明細書で与えられる詳細に限定されるべきではなく、添付の特許請求の範囲内で改変されてもよい。
【図１】
2010505215.tif 000003
【図２】
2010505215.tif 000004
【手続補正書】
【提出日】平成21年8月4日(2009.8.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
各セルが少なくとも２つのデータ状態のうちの１つを記憶する、複数のメモリセルを有するメモリデバイスにおいて、前記メモリセルのうちのどれが前記データ状態のうちの選択される１つに対応するデータを含むかを決定するように前記メモリセルを読み出す方法であって、
第１の基準条件で前記メモリセルを評価するステップと、
複数の第２の基準条件で前記メモリセルを評価するステップと、
前記第１の基準条件および前記第２の基準条件で評価されるメモリセルの数を比較することに基づいて前記データ状態の前記選択される１つに対応するデータを含む前記メモリセルを決定する読み出し条件を決定するステップであって、前記読み出し条件が前記複数の基準条件で評価されるメモリセルの数の変化率に基づいて決定されるステップと、
を含む方法。
【請求項２】
請求項１記載の方法において、
前記第１の基準条件での前記評価結果が許容できない誤りを有するかどうかを決定するステップをさらに含み、前記複数の第２の基準条件で前記メモリセルを評価するステップが、許容できない誤りを有する前記第１の基準点での前記評価結果に応答するものである方法。
【請求項３】
請求項２記載の方法において、
前記第１の基準条件での前記評価結果が許容できない誤りを有するかどうかを決定するステップは、誤り訂正符号の結果に基づくものである方法。
【請求項４】
請求項１記載の方法において、
前記決定される読み出し条件は、前記第２の基準条件のうちの１つである方法。
【請求項５】
請求項１記載の方法において、
前記決定される読み出し条件は、前記第１および第２の基準条件のうちの１つ以外の基準条件である方法。
【請求項６】
請求項１記載の方法において、
前記複数の評価条件が、同一バイアス条件であるが異なる基準点を使用する方法。
【請求項７】
請求項６記載の方法において、
前記基準点は、電流レベルである方法。
【請求項８】
請求項６記載の方法において、
前記基準点は、電圧レベルである方法。
【請求項９】
請求項６記載の方法において、
前記基準点は、時間値である方法。
【請求項１０】
請求項１記載の方法において、
前記第１の基準条件は、第１の一連のバイアス条件であり、前記複数の第２の基準条件は、複数の第２の一連のバイアス条件である方法。
【請求項１１】
請求項１０記載の方法において、
前記第１の一連のバイアス条件および前記第２の一連のバイアス条件が、異なるコントロールゲート電圧によって互いに識別される方法。
【請求項１２】
請求項１記載の方法において、
前記メモリセルは、不揮発性メモリセルである方法。
【請求項１３】
請求項１２記載の方法において、
前記メモリセルは、電荷蓄積デバイスである方法。
【請求項１４】
請求項１３記載の方法において、
前記メモリデバイスは、フラッシュメモリである方法。
【請求項１５】
請求項１記載の方法において、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記読み出し条件を決定するステップが、前記メモリ内で実施される方法。
【請求項１６】
請求項１記載の方法において、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記読み出し条件を決定するステップが、前記コントローラによって実施される方法。
【請求項１７】
請求項１記載の方法において、
前記第１の基準条件が、１つ以上の基準セルによって確定される方法。
【請求項１８】
メモリデバイスであって、
各セルが少なくとも２つのデータ状態のうちの１つを記憶するメモリセルアレイと、
第１の基準条件および複数の第２の基準条件で前記メモリセルを評価するために、前記アレイに接続可能な読み出し回路と、
前記第１の基準条件および前記第２の基準条件で評価されるメモリセルの数を比較することに基づいて、前記データ状態のうちの選択される１つに対応するデータを含む前記メモリセルを確定する読み出し条件を確定するために、前記読み出し回路に接続可能な論理および制御回路であって、前記読み出し条件が前記複数の基準条件で評価されるメモリセルの数の変化率に基づいて確定される、論理および制御回路と、
を備えるメモリデバイス。
【請求項１９】
請求項１８記載のメモリデバイスにおいて、
前記第１の基準条件での前記評価の結果が許容できない誤りを有するかどうかを決定するために、前記論理および制御回路が、前記読み出し回路にさらに接続可能であり、前記読み出し回路が、許容できない誤りを有する前記第１の基準点での前記評価の結果を受けて、前記複数の第２の基準条件で前記メモリセルを評価するメモリデバイス。
【請求項２０】
請求項１９記載のメモリデバイスにおいて、
誤り訂正符号回路をさらに備え、前記第１の基準条件での前記評価の結果が許容できない誤りを有するかどうかを決定することが、誤り訂正符号の結果に基づいているメモリデバイス。
【請求項２１】
請求項１８記載のメモリデバイスにおいて、
前記確定後の読み出し条件は、前記第２の基準条件のうちの１つであるメモリデバイス。
【請求項２２】
請求項１８記載のメモリデバイスにおいて、
前記確定後の読み出し条件は、前記第１および第２の基準条件のうちの１つ以外の基準条件であるメモリデバイス。
【請求項２３】
請求項１８記載のメモリデバイスにおいて、
前記複数の評価条件が、同一バイアス条件であるが異なる基準点を使用するメモリデバイス。
【請求項２４】
請求項２３記載のメモリデバイスにおいて、
前記基準点は、電流レベルであるメモリデバイス。
【請求項２５】
請求項２３記載のメモリデバイスにおいて、
前記基準点は、電圧レベルであるメモリデバイス。
【請求項２６】
請求項２３記載のメモリデバイスにおいて、
前記基準点は、時間値であるメモリデバイス。
【請求項２７】
請求項１８記載のメモリデバイスにおいて、
前記第１の基準条件は、第１の一連のバイアス条件であり、前記複数の第２の基準条件は、複数の第２の一連のバイアス条件であるメモリデバイス。
【請求項２８】
請求項２７記載のメモリデバイスにおいて、
前記第１の一連のバイアス条件および前記第２の一連のバイアス条件が、異なるコントロールゲート電圧によって互いに識別されるメモリデバイス。
【請求項２９】
請求項１８記載のメモリデバイスにおいて、
前記メモリセルは、不揮発性メモリセルであるメモリデバイス。
【請求項３０】
請求項２９記載のメモリデバイスにおいて、
前記メモリセルは、電荷蓄積デバイスであるメモリデバイス。
【請求項３１】
請求項３０記載のメモリデバイスにおいて、
前記メモリデバイスは、フラッシュメモリであるメモリデバイス。
【請求項３２】
請求項１８記載のメモリデバイスにおいて、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記論理および制御回路が、前記メモリ内にあるメモリデバイス。
【請求項３３】
請求項１８記載のメモリデバイスにおいて、
前記メモリデバイスが、前記メモリセルを含むメモリとコントローラとを含み、前記論理および制御回路の実質的な部分が、前記コントローラ上にあるメモリデバイス。
【請求項３４】
請求項１８記載のメモリデバイスにおいて、
複数の基準セルをさらに含み、前記第１の基準条件が、前記基準セルの１つ以上によって確定されるメモリデバイス。
【国際調査報告】
2010505215.tif 000005
2010505215.tif 000006