(57)【要約】  電力コアを含むデバイスであって、前記電力コアは、少なくとも１つの埋め込み個別化コンデンサを含み、前記埋め込み個別化コンデンサは、少なくとも第１の電極と第２の電極とを含み、前記埋め込み個別化コンデンサは、電力コアの外側層に配置されていて、半導体デバイスの少なくとも１つのＶｃｃ（電力）端子および少なくとも１つのＶｓｓ（接地）端子を、少なくとも１つの第１および少なくとも１つの第２の電極にそれぞれ、直接接続できるようになっており、個別化コンデンサの第１および第２の電極は、プリント配線マザーボード内に埋め込まれた外部平面型コンデンサの第１および第２の電極にそれぞれ相互接続されている。
2010503199.tif 000002
【特許請求の範囲】
【請求項１】
外側層を有する電力コアを備えるプリント配線板装置であって、前記電力コアは、少なくとも１つの埋め込み個別化コンデンサを備え、前記埋め込み個別化コンデンサは、少なくとも第１の埋め込み個別化コンデンサ電極と第２の埋め込み個別化コンデンサ電極とを備え、前記埋め込み個別化コンデンサは、前記電力コアの前記外側層に配置されていて、前記第１の埋め込み個別化コンデンサ電極および前記第２の埋め込み個別化コンデンサ電極は、半導体デバイスの少なくとも１つのＶｃｃ（電力）端子および少なくとも１つのＶｓｓ（接地）端子にそれぞれ直接接続されており、前記第１の埋め込み個別化コンデンサ電極および前記第２の埋め込み個別化コンデンサ電極は、プリント配線マザーボード内に埋め込まれた外部平面型コンデンサの第１の外部平面型コンデンサ電極および第２の外部平面型コンデンサ電極にそれぞれ相互接続されていて、前記プリント配線マザーボードは、前記埋め込み個別化コンデンサに電荷を供給する役割を果たすことを特徴とするプリント配線板装置。
【請求項２】
請求項１に記載のプリント配線板装置において、前記半導体デバイスは、マイクロプロセッサであることを特徴とするプリント配線板装置。
【請求項３】
請求項１に記載のプリント配線板装置において、前記電力コアは、少なくとも１つの信号層に相互接続されていることを特徴とするプリント配線板装置。
【請求項４】
プリント配線板装置を製造する方法であって、
箔側と部品側とを有する少なくとも１つの箔上焼成個別化コンデンサを備える少なくとも１つの箔構造を提供するステップと、
前記箔構造の前記部品側を、プリント配線板コアに積層するステップと、
前記箔構造の前記箔側をエッチングするステップと、
マイクロビアおよびパッドを形成して、マザーボードの平面型コンデンサに前記個別化コンデンサの接続を可能にするステップと
を備える方法。
【請求項５】
請求項３に記載のプリント配線板装置において、信号層は、前記コンデンサ箔をエッチングすることにより、または前記電力コア内で追加の金属層の組み込みにより、形成されることを特徴とするプリント配線板装置。
【請求項６】
請求項５に記載の方法において、層間の前記相互関係は、導電性ビアであることを特徴とする方法。
【請求項７】
請求項１乃至３のいずれかに記載のプリント配線板装置において、追加の受動部品は、前記電力コアに接続されおよび前記電力コアの外側であることを特徴とするプリント配線板装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００５年１０月２１日出願の米国仮特許出願第６０／７２９２７５号の利益を主張した２００６年８月３１日出願の米国特許出願第１１／５１４０９４号の利益を主張するものである。
【０００２】
技術分野は、低インダクタンスと高キャパシタンス機能の両方を有するデバイス、ならびに、有機誘電体積層板およびプリント配線板を含む電力コアパッケージにかかるデバイスを組み込む方法に関する。
【背景技術】
【０００３】
集積回路（ＩＣ）を含む半導体デバイスは、より高い周波数およびデータレート、ならびに、より低い電圧で動作するようになっているため、電力および接地（リターン）ラインにおけるノイズの生成、ならびにより高速な回路切替えに対応できるよう十分な電流を供給することがますます重要な問題となってきている。ＩＣに低ノイズで安定した電力をもたらすために、電力分配系統に低インピーダンスが求められている。従来の回路では、追加の表面実装コンデンサを並列に相互接続して使用することによって、インピーダンスを低減させている。より高い動作周波数（より高いＩＣ切替え速度）とは、ＩＣに対する電圧応答時間がより高速でなければならないことを意味する。より低い動作電圧では、許容可能な電圧変動（リップル）とノイズをより小さくする必要がある。例えば、マイクロプロセッサＩＣが切り替わり、動作し始めると、切替え回路をサポートする電力が必要となる。電圧源の応答時間が遅すぎる場合、マイクロプロセッサは、許容可能なリップル電圧およびノイズマージンを超える電圧降下または電力減衰を受けることになり、ＩＣは誤作動する。さらに、ＩＣの電力が上昇すると、遅い応答時間では電力のオーバシュートを生じることになる。電力減衰やオーバシュートは、適切な応答時間内に電力を提供または吸収できるほど十分にＩＣに近接したコンデンサを使用することによって、許容可能限度内に制御しなければならない。
【０００４】
インピーダンスを低減させ、電力減衰またはオーバシュートを弱めるコンデンサは、一般に、可能な限りＩＣに近接配置して、回路性能を向上させている。コンデンサ配置の従来の設計では、ＩＣ周囲に集まっているプリント配線板（ＰＷＢ）の表面にコンデンサが実装されている。大容量値のコンデンサは、電源付近に配置され、中容量値のコンデンサは、ＩＣと電源との間に配置され、小容量値のコンデンサは、ＩＣの非常に近くに配置される。コンデンサのこの配分は、電力が電源からＩＣまで移動する際の電圧応答を減じるために設計されている。
【０００５】
図１は、コンデンサの典型的な配置の概略である。示されているのは、電源と、ＩＣと上述のようにインピーダンスを低減させ、電力減衰を最小にし、オーバシュートを弱めるのに使用される大容量値、中容量値および小容量値コンデンサをそれぞれ表すコンデンサ４、６、８である。
【０００６】
図２は、表面実装技術（ＳＭＴ）コンデンサ５０、６０、およびＩＣデバイス４０の、ＰＷＢ基板の電力および接地面への接続を示す概略正面断面図である。ＩＣデバイス４０は、はんだフィレット４４によってランド４１に接続されている。ランド４１は、回路ライン７２および７３によって、ビア９０および１００のめっきスルーホールビアパッド８２に接続されている。ビア９０は、導体面１２０に電気的に接続され、ビア１００は、導体面１２２に接続されている。導体面１２０および１２２は、一方が電源の電力または電圧側に、他方が電源の接地またはリターン側に接続されている。小容量値コンデンサ５０および６０も同様に、ビアと、導体面１２０および１２２とに電気的に接続され、ＩＣ４０に並列に電気的に接続されるようになっている。モジュール、インターポーザ、またはパッケージ上に配置されたＩＣの場合、大容量値および中容量値のコンデンサは、モジュール、インターポーザ、またはパッケージが取り付けられるプリント配線マザーボード上にあってよい。
【０００７】
並列に相互接続された多数のコンデンサが、電力系統インピーダンスを低減するために必要とされることが多い。これには複雑な電気経路設定が必要であり、回路ループのインダクタンスを増大させる。従って、インピーダンスが増大することになり、電流が制約され、それによって、表面実装コンデンサの有益な効果が減少する。周波数が増大し、動作電圧が降下し続けると、より多くの電力をより高速に供給しなければならなくなり、ますます低いインダクタンスレベルおよびインピーダンスレベルが必要となる。
【０００８】
インピーダンスを最小限に抑えるために相当な労力が費やされてきている。Ｈｏｗａｒｄらの米国特許第５，１６１，０８６号明細書は、インピーダンスおよび「ノイズ」を最小限に抑える１つのアプローチを提供している。Ｈｏｗａｒｄらは、コンデンサ積層板（平面型コンデンサ）が積層板の複数の層内に配置され、集積回路等の多数のデバイスがその板上に実装または形成され、かつ、コンデンサ積層板（または複数のコンデンサ積層板）と動作可能に結合されて、借用または共有された容量を利用する容量機能をもたらす容量性プリント回路板を開示している。しかしながら、コンデンサ配置のかかるアプローチによって、高キャパシタンスが提供されるものではなく、必ずしも電圧応答が向上するというわけではない。電圧応答を向上させるには、コンデンサをＩＣにより近付けて配置する必要がある。さらに、コンデンサ積層板を単にＩＣに近付けて配置するだけでは、高キャパシタンスを与えるための十分な技術的解決策ではない。というのは、利用可能な総容量が不十分となる恐れがあるからである。
【０００９】
Ｃｈａｋｒａｖｏｒｔｙの米国特許第６，６１１，４１９号明細書は、コンデンサを埋め込んで、切替えノイズを低減させる代替アプローチを開示している。集積回路ダイの電源の端子は、多層セラミック基板内の少なくとも１つの埋込みコンデンサのそれぞれの端子に結合させることができる。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従って、本発明者らは、電力コアを製造し設計する方法を提供することを求め、この方法によって、インピーダンスの低減が、より高速のＩＣ切替えに対処できる電圧応答の改善と共に可能となる。本発明は、かかるデバイスおよびかかるデバイスの製造方法を提供する。
【課題を解決するための手段】
【００１１】
本発明は、外側層を有する電力コアを含む電力コアデバイスに関し、前記電力コアは、少なくとも１つの埋め込み個別化コンデンサを含み、前記埋め込み個別化コンデンサは、少なくとも第１の埋め込み個別化コンデンサ電極と第２の埋め込み個別化コンデンサ電極とを含み、前記埋め込み個別化コンデンサは、前記電力コアの前記外側層に配置されていて、前記第１の埋め込み個別化コンデンサ電極および前記第２の埋め込み個別化コンデンサ電極は、半導体デバイスの少なくとも１つのＶｃｃ（電力）端子および少なくとも１つのＶｓｓ（接地）端子にそれぞれ直接接続されており、前記第１の埋め込み個別化コンデンサ電極および前記第２の埋め込み個別化コンデンサ電極は、プリント配線マザーボード内に埋め込まれた外部平面型コンデンサの第１の外部平面型コンデンサ電極および第２の外部平面型コンデンサ電極にそれぞれ相互接続されている。
【００１２】
以下の図面を参照して詳細に説明する。同じ数値は同じ要素を参照している。
【図面の簡単な説明】
【００１３】
【図１】インピーダンスを低減させ、電力減衰またはオーバシュートを弱めるためにコンデンサが使用される典型的な先行技術の概略図である。
【図２】インピーダンスを低減させ、電力減衰またはオーバシュートを弱めるために使用される、通常の穿孔技術による表面実装（ＳＭＴ）コンデンサを有するプリント配線アセンブリの正面断面図である。
【図３】Ｐｅｎｔｉｕｍ（登録商標）４プロセッサパッケージ等のＢＧＡアセンブリのレイアウトのＶｃｃ（電力）接続およびＶｓｓ（接地）接続の典型的な構成を示す図である。
【図４】個別化コンデンサの電極パッドが、図３に示すレイアウトに対してどのように並べられるかを示す、第１の実施形態による電力コアデバイスの部分平面図である。
【図５】第１の実施形態による電力コアデバイスの部分正面図における図４の線ａ−ａの断面図であり、外側層にあるコンデンサの電極が、プリント配線マザーボード内の平面型コンデンサ積層板の電極に並列に接続されたものである。
【図６】第１の実施形態による電力コアデバイスの部分正面図における図４の線ｂ−ｂの断面図であり、外側層にあるコンデンサの電極が、プリント配線マザーボード内の平面型コンデンサ積層板の電極に並列に接続されたものである。
【図７】第１の実施形態による電力コアデバイスの部分正面図における図４の線ｃ−ｃの断面図であり、外側層にあるコンデンサの電極が、プリント配線マザーボード内の平面型コンデンサ積層板の電極に並列に接続されたものである。
【図８Ａ】個片化箔上焼成コンデンサを製造し、それらをＰＷＢコアに積層する方法を示す図であり、個別化コンデンサは、ＰＷＢの外側金属層にある。
【図８Ｂ】個片化箔上焼成コンデンサを製造し、それらをＰＷＢコアに積層する方法を示す図であり、個別化コンデンサは、ＰＷＢの外側金属層にある。
【図８Ｃ】個片化箔上焼成コンデンサを製造し、それらをＰＷＢコアに積層する方法を示す図であり、個別化コンデンサは、ＰＷＢの外側金属層にある。
【図８Ｄ】個片化箔上焼成コンデンサを製造し、それらをＰＷＢコアに積層する方法を示す図であり、個別化コンデンサは、ＰＷＢの外側金属層にある。
【図８Ｅ】個片化箔上焼成コンデンサを製造し、それらをＰＷＢコアに積層する方法を示す図であり、個別化コンデンサは、ＰＷＢの外側金属層にある。
【図８Ｆ】個片化箔上焼成コンデンサを製造し、それらをＰＷＢコアに積層する方法を示す図であり、個別化コンデンサは、ＰＷＢの外側金属層にある。
【図８Ｇ】個片化箔上焼成コンデンサを製造し、それらをＰＷＢコアに積層する方法を示す図であり、個別化コンデンサは、ＰＷＢの外側金属層にある。
【図９】図８〜８Ｇの方法による最終電力コア構造の正面断面図であり、個別化コンデンサは、電力コアデバイスの外側金属層にあって、マイクロビアにより、電力コアデバイスの下面のパッドに相互接続されている。
【発明を実施するための形態】
【００１４】
本明細書で用いる「箔上焼成コンデンサ」とは、金属箔上に堆積した誘電体層を高温で焼成し、誘電体を結晶化および焼結して、高誘電率層を形成することにより形成されたコンデンサのことを指す。誘電体を焼成する前後に、上部電極を堆積して、コンデンサを形成してもよい。埋め込み個別化コンデンサは、その他の方法により形成してもよく、単純に、箔上に形成される。典型的に、焼成プロセスを用いるため、「箔上焼成」という用語を発明を実施するための形態で用いるが、限定を意図するものではない。
【００１５】
本明細書で用いる「プリント配線板（ＰＷＢ）コア」という用語は、回路を含んでいてもよい少なくとも１つのプリプレグ／金属層を含む少なくとも１つの内側層ＰＷＢ積層構造から形成されたプリント配線板のことを指す。ＰＷＢコアは、ビルドアップまたは連続的にコアに付加される追加の金属／誘電体層のためのベースとして典型的に用いられる。
【００１６】
本明細書で用いる「高誘電率材料」または「高Ｋ、薄膜コンデンサ誘電体材料」という用語は、５００を超えるバルク誘電率を有する材料のことを指し、一般式ＡＢＯ3のペロブスカイトタイプの強誘電体組成物を含むことができる。かかる組成物としては、ＢａＴｉＯ3、ＢａＳｒＴｉＯ3、ＰｂＴｉＯ3、ＰｂＴｉＺｒＯ3、ＢａＺｒＯ3、ＳｒＺｒＯ3およびこれらの混合物が例示される。別の元素をＡおよび／またはＢの位置に置き換えることによって、Ｐｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3およびＰｂ（Ｚｎ1/3Ｎｂ2/3）Ｏ3およびこれらの混合物等の他の組成物も可能である。上記の組成物の混合した金属のものも好適である。
【００１７】
本明細書で用いる「プリント配線板」、「ＰＷＢ」または「プリント配線板装置」という用語は、インターポーザ、マルチチップモジュール、エリアアレイパッケージ、半導体パッケージ、システムオンパッケージ、システムインパッケージ等やそのようなものとして用いるデバイスのことを指す。
【００１８】
本明細書で用いる「プリント配線マザーボード」とは、上に定義したプリント配線板が、概して配置され、相互接続される大きなプリント配線板のことを指す。プリント配線マザーボードは、少なくとも１つの平面型コンデンサ（すなわち、外部平面型コンデンサ）を含み、電力コアの外部の平面型コンデンサとして作用し、電力コアの埋め込み個別化コンデンサに相互接続され、電力を供給するものである。プリント配線マザーボード平面型コンデンサは、第１のプリント配線マザーボード平面型コンデンサ電極と、第２のプリント配線マザーボード平面型コンデンサ電極とを含む。本明細書で用いるマザーボードまたはプリント配線マザーボードには、ボードまたはカードが含まれる。
【００１９】
本明細書で用いる「半導体デバイス」という用語には、マイクロプロセッサ、プロセッサ、グラフィックプロセッサ、メモリコントローラ、入力／出力コントローラ、ＡＳＩＣ、ゲートアレイおよび同様の機能を実行するデバイスが含まれる。半導体デバイスは、少なくとも１つのＶｃｃ（電力）端子と少なくとも１つのＶｓｓ（接地）端子とを含む。
【００２０】
本明細書で用いる「電力コア」という用語は、少なくとも１つの埋め込み個別化コンデンサを含み、前記電力コアは外側層を有している。電力コアの外側層とは、半導体デバイスに最も近接配置された電力コアの最外表面のことを指す。
【００２１】
本明細書で用いる「平面型コンデンサ」という用語は、箔／誘電体／箔積層コンデンサ構造を指し、両箔共、共通電極である。
【００２２】
本明細書で用いる「個別化コンデンサ」とは、金属箔上に形成された個々のコンデンサのことを指す。多数の個別化コンデンサは、１つの共通電極を有していてもいなくてもよい。
【００２３】
本明細書で用いる「箔」という用語には、一般的な金属層、めっき金属、スパッタ金属等が含まれる。
【００２４】
第１の実施形態によれば、電力コアの外側層上の個別化コンデンサの電極が、電力コアの外側のプリント配線マザーボードにある平面型コンデンサの電極に並列に接続された電力コアデバイスの設計が開示されている。
【００２５】
電力コア構造内の個別化コンデンサは、デバイスの外側層上となるように設計されていて、マイクロプロセッサ等の半導体デバイスのＶｃｃ（電力）端子とＶｓｓ（接地）端子を並べて、個別化コンデンサの第１および第２の電極に直接接続するようにしてもよい。個別化コンデンサの第２の電極は、共通であっても、分離されていてもよい。個別化コンデンサを外側層に配置するとまた、低インダクタンス接続もなされる。
【００２６】
次いで、第１および第２の電極を、プリント配線マザーボードに埋め込まれた外側平面型コンデンサの電力面および接地面にそれぞれ接続する。平面型コンデンサは、電力−接地面として使用され、電力−接地面の分離部は、容量密度を最大にして、個別化コンデンサを即時に充電するように薄くしてある。マザーボードは、個別化コンデンサがあるＰＷＢに対して、極めて大きいため、平面型コンデンサは大きく、個別化コンデンサにかなりの電力を供給する能力がある。
【００２７】
図３に、Ｐｅｎｔｉｕｍ（登録商標）４プロセッサパッケージ等のＢＧＡアセンブリのプリント配線板へのＶｃｃ（電力）およびＶｓｓ（接地）接続の典型的な機械的構成を示す。Ｖｃｃ／Ｖｓｓ端子は、電力コアの注目すべき領域である。
【００２８】
図４に、本実施形態による電力コアデバイスの関連部分の上面図を示す。個別化コンデンサの第１の電極２７２および第２の電極２７０の両方が、図４に概略的に示されている。電極２７２および２７０は、下にある金属箔に形成されたトレンチ２６５によって分離されており、電力コアデバイスの表面上に存在している。第１の電極２７２は、プロセッサパッケージのＶｃｃ（電力）端子に直接接続されるように設計されている。第２の電極２７０は、プロセッサパッケージのＶｓｓ（接地）端子に直接接続されるように設計され、共通となっている。電極パッド２７３および２７１のサイズは、電力コアデバイスの表面に示されたはんだマスク２１５によって画定されている。
【００２９】
図５〜７はそれぞれ、電力コア構造の上部の、図４の線ａ−ａ、ｂ−ｂおよびｃ−ｃに沿った正面断面図である。図５は、第１の実施形態による、プリント配線マザーボード内の平面型コンデンサと相互接続された、マイクロプロセッサ等の半導体デバイスが取り付けられた、電力コアデバイスの線ａ−ａに沿った部分正面断面図である。半導体デバイス２０１のＶｃｃ（電力）端子は、個別化コンデンサの第１の電極２７２の、はんだマスク（２１５）によって画定されたパッド２７３（図４に図示）に接続され、次いで、プリント配線マザーボード内の平面型コンデンサ３４０の電力面２８５に、電力コアのマイクロビア２４１およびプリント配線マザーボードのビア２４２により、接続されている。半導体デバイス２０１のＶｓｓ（接地）端子は、個別化コンデンサの第２の電極２７０の、はんだマスク（２１５）によって画定されたパッド２７１（図４に図示）に接続され、次いで、プリント配線マザーボード内の平面型コンデンサ３４０の接地面２８０に接続されている。図６は、第１の実施形態による、プリント配線マザーボード内の平面型コンデンサと相互接続された、半導体デバイスが取り付けられた、電力コアデバイスの線ｂ−ｂに沿った部分正面断面図である。マイクロプロセッサ２０１のＶｃｃ（電力）端子は、個別化コンデンサの第１の電極２７２の、はんだマスク（２１５）によって画定されたパッド２３１（図４に図示）に接続され、次いで、電力コアのマイクロビア２４１およびプリント配線マザーボードのビア２４２により、プリント配線マザーボード内の平面型コンデンサ３４０の電力面２８５に接続されている。図７は、第１の実施形態による、プリント配線マザーボード内の平面型コンデンサと相互接続された、マイクロプロセッサが取り付けられた、電力コアデバイスの線ｃ−ｃに沿った部分正面断面図である。半導体デバイス２０１のＶｓｓ（接地）端子は、個別化コンデンサの第２の共通電極２７０の、はんだマスク（２１５）によって画定されたパッド２７１（図４に図示）に接続され、次いで、電力コアのマイクロビア２４１およびプリント配線マザーボードのビア２４２により、プリント配線マザーボード内の平面型コンデンサ３４０の接地面２８０に接続されている。
【００３０】
上記の電力コアによって、個別化コンデンサを含む箔を、様々な材料で形成することができる。通常、箔上焼成技術を好ましくは利用して、比較的高温（典型的に、７００℃〜１４００℃）で焼成されるセラミック組成物を用いて、箔上に、個片化セラミックコンデンサを作製し、焼結セラミックコンデンサを形成する。かかるコンデンサは、薄膜または厚膜アプローチから形成される。前記箔上焼成コンデンサを含む箔は、標準的なプリント配線板積層プロセスを用いて、ＰＷＢコアに積層して、電力コア構造を形成してもよい。
【００３１】
上記の電力コアは、プリント配線マザーボード内に埋め込まれた平面型コンデンサに相互接続される。プリント配線マザーボードは、個別化コンデンサを含むＰＷＢよりも、通常、かなり大きいため、平面型コンデンサは、領域内に大きく作製されて、個別化コンデンサへのより多くの、そして改善された電力供給をサポートする。
【００３２】
平面型コンデンサは、様々な材料を用いて形成してよい。かかる材料は、金属箔−誘電体−金属箔積層構造を含む。誘電体は、有機層、セラミック充填有機層またはセラミック層を含む。多数の平面型コンデンサ層を用いてもよい。かかる誘電体は、容量密度を改善するために、薄層として、例えば、４ミクロン〜２５ミクロンで製造される。平面型コンデンサは、通常、対称とするために、プリント配線マザーボードの上下層にある。好適な平面型コンデンサ積層板は、本件特許出願人より市販されているＩｎｔｅｒｒａ（登録商標）ＨＫ０４シリーズ、本件特許出願人より市販されているＩｎｔｅｒｒａ（登録商標）ＨＫ１１シリーズ、Ｓａｎｍｉｎａにライセンス供与されたラミネータより市販のＢＣ−２０００およびＢＣ−１０００、Ｏａｋ−Ｍｉｔｓｕｉ  Ｔｅｃｈｎｏｌｏｇｉｅｓより市販のＦａｒａｄＦｌｅｘシリーズ、Ｒｏｈｍ  ａｎｄ  Ｈａａｓ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌｓより市販のＩｎＳｉｔｅ（登録商標）Ｅｍｂｅｄｄｅｄ  Ｃａｐａｃｉｔｏｒシリーズ、Ｇｏｕｌｄ  Ｅｌｅｃｔｒｏｎｉｃｓより市販のＴＣＣ（登録商標）および３Ｍ製Ｃ−Ｐｌｙが挙げられる。
【００３３】
上記の実施形態によれば、低インピーダンス機能と高容量機能の両方を、単一の電力コア構造に一体化させて、低電圧で、電圧リップルの低減した、高速ＩＣ動作が可能となる。さらに、電力を個別化コンデンサに供給するプリント配線マザーボード内の平面型コンデンサは、個別化コンデンサを含むＰＷＢに対して大きい。さらに、ＳＭＴデバイスに伴うはんだ接合部をなくすことができ、それによって信頼性が高まる。
【００３４】
通常の慣行に従い、図面の様々な構成は、必ずしも原寸で描かれてはいない。様々な構成の寸法は、本発明の実施形態をより明白に示すために、拡大または縮小されていることがある。
【００３５】
図８Ａ〜８Ｇは、箔上焼成個別化コンデンサを製造し、それらをＰＷＢコア構造に積層する方法を示している。図８Ｄは、箔上焼成コンデンサの平面図である。図８Ｇは、ＰＷＢの下および中から見た箔エッチング後の個別化コンデンサの平面図である。図３および４の線ａ−ａ、ｂ−ｂおよびｃ−ｃを、図８Ｇの平面図に、コンデンサ配置を示すために描いてある。図８Ａ〜８Ｇに、金属箔上の所望の領域のみに、誘電体を選択的に堆積する方法を示す。電力コアの変形例の設計として、前記個別化コンデンサを、変形アプローチから形成する。例えば、誘電体を、金属箔全体に堆積し、上部電極を、誘電体上に堆積して、一連の並列板個別化コンデンサを形成する。かかるアプローチでは、半導体デバイスの端子を各電極に接続するのに、異なるエッチングパターニングおよびビア形成アプローチが必要となる。電極を、同じやり方で、ビアによりマザーボードの各平面型コンデンサ面と接続する。このような変形方法で、同じ設計要件が達成される。
【００３６】
箔上焼成コンデンサの具体例を以下に説明し、本発明の一実施形態を示す。
【００３７】
図８Ａは、個別化コンデンサを製造する第１の段階の側面図である。図８Ａには、金属箔２１０が設けられている。箔２１０は、業界で一般に入手可能なタイプのものでよい。例えば、箔２１０は、銅、銅−インバール−銅、インバール、ニッケル、ニッケルコート銅、または誘電体の焼成温度を上回る融点を有する他の金属でもよい。好ましい箔には、主に銅またはニッケルで構成された箔が含まれる。箔２１０の厚さは、例えば約１〜１００のミクロン、好ましくは３〜７５ミクロン、最も好ましくは１２〜３６ミクロンの範囲であり、約１／３ｏｚから１ｏｚの銅箔に相当する。好適な銅箔の例を挙げると、Ｏａｋ−Ｍｉｔｓｕｉより入手可能なＰＬＳＰ等級１オンスの銅箔である。好適なニッケル箔の例を挙げると、Ａｌｌｆｏｉｌｓより入手可能なＮｉｃｋｅｌ  Ｆｏｉｌ２０１である。
【００３８】
図８Ｂでは、コンデンサ誘電体材料を、金属箔２１０上に堆積して、コンデンサ誘電体層２２０が形成されている。コンデンサ誘電体材料は、例えば、好適な高誘電率材料を、マスクを通してスパッタリングして、誘電領域を画定することにより堆積してよい。他の堆積方法としては、高誘電率材料の化学溶液を用いて、箔の所望の領域をコートすることが含まれる。その他の方法も適切である。
【００３９】
高誘電率（「高Ｋ」）材料は、５００を超えるバルク誘電率を有する材料と説明され、一般式ＡＢＯ3のペロブスカイトタイプの強誘電体組成物を含む。かかる組成物としては、これらに限られるものではないが、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＰｂＴｉＯ3、ＰｂＴｉＺｒＯ3、ＢａＺｒＯ3、ＳｒＺｒＯ3およびこれらの混合物が例示される。別の元素をＡおよび／またはＢの位置に置き換えることによって、Ｐｂ（Ｍｇ1/3Ｎｂ2/3）Ｏ3およびＰｂ（Ｚｎ1/3Ｎｂ2/3）Ｏ3およびこれらの混合物等の他の組成物も可能である。好適な高Ｋ材料は、チタン酸バリウム（ＢａＴｉＯ3）である。上記組成物がドープされたもの、および金属が混合されたものも好適である。ドープや混合は、主に、材料が、「Ｘ７Ｒ」または「Ｚ５Ｕ」規格等の業界定義を満たすために必要な最終用途特性仕様、例えば、必要な容量温度係数（ＴＣＣ）等を得るために行われる。
【００４０】
次に、コンデンサ誘電体層２２０を焼成する。焼成温度は、７００℃〜１４００℃の範囲内であればよい。焼成温度は、下にある金属箔の融点、および誘電体における望ましい微細構造成長によって異なる。例えば、銅について好適な上部焼成温度は、約１０５０℃であるが、ニッケルについては融点のために１４００℃と高い。焼成中、誘電体は、５００〜７００℃の温度範囲で結晶化して、さらに加熱すると、誘電体の密度が高くなり、粒の成長が促される。焼成は、酸素濃度を十分に低くした保護または還元雰囲気下で行って、金属箔の酸化保護をする。選択される正確な雰囲気は、温度および下にある金属箔に応じて異なる。かかる保護雰囲気は、温度計算または図表の関数として、酸化物の形成の標準自由エネルギーから熱力学的に導くことができ、刊行物「Ｆ．Ｄ．Ｒｉｃｈａｒｄｓｏｎ  ａｎｄ  Ｊ．Ｈ．Ｅ．Ｊｅｆｆｅｓ，Ｊ．Ｉｒｏｎ  Ｓｔｅｅｌ  Ｉｎｓｔ．，１６０，２６１（１９４８）」に開示されている。例えば、銅を、下にある金属箔として用いて、７００℃、９００℃および１０５０℃で焼成するには、銅を酸化から保護するために、それぞれ、約４×１０-11、３．７×１０-8および１．６×１０-6未満の雰囲気の酸素（ＰＯ2）の分圧が必要となる。
【００４１】
図８Ｃでは、電極２３０が、誘電体層２２０上に形成される。電極２３０は、例えば、スパッタリングにより形成できるが、他の方法も可能である。通常、誘電体層２２０の表面積は、電極２３０の面積より広くなければならない。電極２３０は、典型的に、誘電体が焼成された後に堆積される。しかしながら、場合によっては、誘電体の焼成の前に堆積してもよい。
【００４２】
図８Ｄは、図８Ｃの物品の平面図である。図８Ｄでは、箔２１０上に４つの誘電体層２２０および４つの電極２３０が示されている。ただし、任意の数の誘電体層２２０および電極２３０を、半導体デバイスの電力および接地端子に一致する様々なパターンで、箔２１０上に構成することができる。
【００４３】
箔上コンデンサ構造を逆さまにし、誘電体層２２０および電極層２３０を含む箔の部品面を、プリプレグ３６０と金属箔３１０を含むＰＷＢコアに積層して、図８Ｅに示す電力コア構造を形成してもよい。積層は、例えば、標準のプリント配線板プロセスにおいて、ＦＲ４エポキシプリプレグを用いて行うことができる。一実施形態において、エポキシプリプレグタイプ１０６を用いてもよい。好適な積層条件は、水銀２８インチまで真空抜きした真空チャンバ中、１８５℃、２０８ｐｓｉｇ、１時間である。シリコーンゴムプレスパッドと、平滑なＰＴＦＥ充填ガラス剥離シートとを、箔２１０と３１０とに接触させて、エポキシによって、積層板が貼り付くのを防ぐことができる。誘電体プリプレグおよび積層材は、例えば、標準のエポキシ、高Ｔｇエポキシ、ポリイミド、ポリテトラフルオロエチレン、シアネートエステル樹脂、充填樹脂系、ＢＴエポキシ、および電気的絶縁を与える他の樹脂および積層材等、任意のタイプの誘電材料でよい。エポキシによって、回路層間で積層板が貼り付くのを防ぐために、剥離シートを箔と接触させておいてもよい。結果として得られる構造は、一方の側が箔２１０で、他方の側が箔３１０でカプセル化されている。
【００４４】
図８Ｆを参照すると、積層後、フォトレジストを箔２１０および３１０（図８Ｅに図示）に適用する。標準的なプリント配線板処理条件を用いて、フォトレジストは、画像形成され、現像されて、金属箔はエッチングされ、フォトレジストは剥離される。エッチングによって、箔２１０にトレンチ２６５が生成され、第１の電極２３０と箔２１０との間の電気的接触が壊れて、２つの表面電極２７０および２７２が箔２１０から形成される。この時点で、マイクロビア２４１も穿孔し、めっきする。関連の回路もまた、箔２１０から形成され、信号または電力分配回路として用いられる。エッチングによってまた、パッド２７５および関連の回路が箔３１０から形成される。
【００４５】
図８Ｇは、箔エッチング後の個別化コンデンサの平面図である。図８Ｇは、図８ＦのＰＷＢの下および中から見た図である。図３および４の線ａ−ａ、ｂ−ｂおよびｃ−ｃが、マイクロプロセッサ端子に対する、誘電体層２２０、電極２７０および２７２、マイクロビア２４１の配置を示すために平面で描かれている。
【００４６】
図９は、図８Ｆに示した物品に、はんだマスク２１５が追加された後の正面断面図であり、電力コア５０００の最終実施形態のフォトマスク画定パッド２７１および２７２が形成されている。
【００４７】
電力コア構造５０００は、少なくとも１つの信号層に相互接続することができる。従って、電力コア構造はまた、半導体デバイス信号端子に並んだその表面に信号接続パッドも有することができる。
【００４８】
電力コア５０００は、追加の層および回路を含むことができ、積層とビルドアッププロセスの組み合わせ等他のシーケンスにより形成することができるものと考えられる。
【００４９】
本発明の電力コアデバイスは、少なくとも１つの信号層を通して相互接続される電力コア構造を含む。デバイスは、２つ以上の信号層を含むことができ、信号層は、導電性ビアを通して接続される。
【００５０】
層が個別に構築されてから一工程で積層される場合には、垂直相互接続（ビアフィル、プリント、エッチング、めっき、バンプ）を本発明において用いてもよい。
【図１】
2010503199.tif 000003
【図２】
2010503199.tif 000004
【図３】
2010503199.tif 000005
【図４】
2010503199.tif 000006
【図５】
2010503199.tif 000007
【図６】
2010503199.tif 000008
【図７】
2010503199.tif 000009
【図８Ａ】
2010503199.tif 000010
【図８Ｂ】
2010503199.tif 000011
【図８Ｃ】
2010503199.tif 000012
【図８Ｄ】
2010503199.tif 000013
【図８Ｅ】
2010503199.tif 000014
【図８Ｆ】
2010503199.tif 000015
【図８Ｇ】
2010503199.tif 000016
【図９】
2010503199.tif 000017
【国際調査報告】
2010503199.tif 000018
2010503199.tif 000019