(57)【要約】本明細書に開示されているのは、基準クロックを運ぶための分配ネットワークと、基準クロックによる同期作動のために基準クロックを受信するように分配ネットワークと結合された複数のサーキットドメインと、を含んでいるデジタルシステムである。複数のサーキットドメインの各サーキットドメインは、共鳴クロック信号を発生させるように基準クロックによって駆動されるそれぞれのクロックジェネレータと、共鳴クロック信号に従って作動するためにクロックジェネレータと結合されたそれぞれの回路であって、回路は、共鳴クロック信号のための容量性負荷を含む、回路と、回路の容量性負荷に共鳴するために回路およびクロックジェネレータに結合されたそれぞれのインダクタンスと、を含む。
2010511942.tif 000002
【特許請求の範囲】
【請求項１】
デジタルシステムにおいて、
基準クロックを運ぶ分配ネットワークと、
前記基準クロックによる同期作動のため前記基準クロックを受信するために、前記分配ネットワークと結合された複数のサーキットドメインと、
を含み、
前記複数のサーキットドメインの各サーキットドメインは、
共鳴クロック信号を発生させるために前記基準クロックによって駆動されるそれぞれのクロックジェネレータ、
前記共鳴クロック信号に従って作動するために前記クロックジェネレータと結合されたそれぞれの回路であって、前記回路が前記共鳴クロック信号に対する容量性負荷を含む、それぞれの回路、および
前記回路の前記容量性負荷に共鳴するように前記回路および前記クロックジェネレータと結合された、それぞれのインダクタンス、
を含む、デジタルシステム。
【請求項２】
請求項１のデジタルシステムにおいて、
前記基準クロックと前記複数のサーキットドメインの各共鳴クロック信号とは、共通の周波数を有する、デジタルシステム。
【請求項３】
請求項２のデジタルシステムにおいて、
各サーキットドメインは、前記共通の周波数が、前記複数のサーキットドメインの各サーキットドメインの前記容量性負荷および前記インダクタンスから生じる固有の共鳴周波数からオフセットされるように構成される、デジタルシステム。
【請求項４】
請求項１のデジタルシステムにおいて、
各サーキットドメインの前記それぞれの回路は、複数のフリップフロップを含む、デジタルシステム。
【請求項５】
請求項４のデジタルシステムにおいて、
前記複数のフリップフロップにおける各フリップフロップは、前記共鳴クロック信号が前記フリップフロップのキャパシタンスを駆動することを許容する一方で、前記フリップフロップを個別に無効にするためにゲート信号に応答するように構成されたスイッチを含む、デジタルシステム。
【請求項６】
請求項４のデジタルシステムにおいて、
前記複数のサーキットドメインの各サーキットドメインの前記それぞれの回路は、前記複数のフリップフロップに共鳴クロック信号を分配するために無バッファのグリッドをさらに含む、デジタルシステム。
【請求項７】
請求項６のデジタルシステムにおいて、
前記無バッファのグリッドは、対称のパターンに配列された複数のグリッド線を含む、デジタルシステム。
【請求項８】
請求項６のデジタルシステムにおいて、
前記複数のサーキットドメインのうち２つのサーキットドメインの前記無バッファのグリッドは、それぞれの共鳴クロック信号におけるスキューを最小化するために共に結合される、デジタルシステム。
【請求項９】
請求項１のデジタルシステムにおいて、
前記基準クロックを受信するために前記分配ネットワークと結合されるドメインをさらに含み、このドメインは、非共鳴クロック信号によって駆動されるように構成される、デジタルシステム。
【請求項１０】
請求項１のデジタルシステムにおいて、
前記複数のサーキットドメインにおける各サーキットドメインの前記クロックジェネレータは、前記共鳴クロック信号が維持されるかどうかを制御するためにゲート信号に応答する制御論理を含む、デジタルシステム。
【請求項１１】
請求項１０のデジタルシステムにおいて、
各サーキットドメインの前記クロックジェネレータは、前記サーキットドメインのすべてにわたって前記それぞれの回路を無効にするために制御信号を発生させるように前記ゲート信号に応答するさらなる制御論理をさらに含む、デジタルシステム。
【請求項１２】
請求項１１のデジタルシステムにおいて、
前記クロックジェネレータは、前記サーキットドメインの前記それぞれの回路がもはや無効のままでいるべきではないということを示すための、前記さらなる制御論理のための制御信号を発生させるように、前記基準クロックに応答するカウンタをさらに含む、デジタルシステム。
【請求項１３】
請求項１のデジタルシステムにおいて、
前記複数のサーキットドメインの少なくとも１つは、前記基準クロックを前記クロックジェネレータに運ぶ経路に配置された調整可能な遅延要素を含むスキュー管理サーキットと結合される、デジタルシステム。
【請求項１４】
請求項１３のデジタルシステムにおいて、
前記スキュー管理サーキットは、前記調整可能な遅延要素を制御するために位相差信号を発生させるため、対になった前記複数のサーキットドメインと結合された位相検出器をさらに含む、デジタルシステム。
【請求項１５】
複数のサーキットドメインを有するデジタルシステムを制御する方法において、
各サーキットドメインは容量性負荷を含み、
前記方法は、
複数のサーキットドメインの各サーキットドメインに基準クロックを分配するステップと、
前記基準クロックから、前記複数のサーキットドメインの各サーキットドメイン中でそれぞれの共鳴クロック信号を発生させるステップと、
前記複数のサーキットドメインの各サーキットドメインの中のそれぞれのインダクタンスを介して前記それぞれの共鳴クロック信号によって前記複数のサーキットドメインの各サーキットドメインの容量性負荷を駆動するステップと、
を含む、方法。
【請求項１６】
請求項１５の方法において、
前記基準クロックと前記複数のサーキットドメインの各共鳴クロック信号とは、共通の周波数を有する、方法。
【請求項１７】
請求項１６の方法において、
各サーキットドメインは、前記共通の周波数が前記容量性負荷および前記インダクタンスから生じる固有の共鳴周波数からオフセットされるように構成される、方法。
【請求項１８】
請求項１５の方法において、
前記複数のサーキットドメインのうちの選択されたサーキットドメインのクロックジェネレータに提供されたゲート信号を介して前記選択されたサーキットドメインを無効にするステップをさらに含む、方法。
【請求項１９】
請求項１５の方法において、
前記複数のサーキットドメインの１つの中の選択された装置のキャパシタンスを前記共鳴クロック信号が駆動することを許容する一方で、前記選択された装置に提供されるゲート信号を介して前記選択された装置を無効にするステップをさらに含む、方法。
【請求項２０】
請求項１５の方法において、
前記駆動するステップは、各サーキットドメインの無バッファのグリッドを介して前記複数のサーキットドメインにおける対応するサーキットドメインにわたって各それぞれの共鳴クロック信号を分配するステップを含む、方法。
【請求項２１】
請求項２０の方法において、
前記無バッファのグリッドは、対称のパターンに配列された複数のグリッド線を含む、方法。
【請求項２２】
請求項１５の方法において、
前記デジタルシステムの非共鳴ドメインに前記基準クロックを移送するステップをさらに含む、方法。
【請求項２３】
請求項２２の方法において、
前記非共鳴ドメインと前記複数のクロックドメインの１つとの間のクロックスキューを管理するために、前記基準クロックを運ぶ経路に配置された遅延要素を調整するステップをさらに含む、方法。
【請求項２４】
請求項１５の方法において、
前記複数のクロックドメインの対になった共鳴ドメインの間のクロックスキューを管理するために、前記基準クロックを運ぶ経路に配置された遅延要素を調整するステップをさらに含む、方法。
【請求項２５】
デジタルシステムにおいて、
基準クロックを運ぶ分配ネットワークと、
前記基準クロックによる同期作動のため前記基準クロックを受信するために、前記分配ネットワークと結合されたサーキットドメインと、
を含み、
前記サーキットドメインは、
共鳴クロック信号を発生させるために前記基準クロックによって駆動されるクロックジェネレータ、
制御信号を受信する入力ポート、および
前記制御信号に基づいて前記サーキットドメイン内での前記共鳴クロック信号の印加を中止するために前記入力ポートと結合されたゲート、
を含む、デジタルシステム。
【請求項２６】
請求項２５のデジタルシステムにおいて、
前記サーキットドメインは、前記基準クロックによる同期作動のため前記基準クロックを受信するために前記分配ネットワークと結合された複数のサーキットドメインの１つであり、
前記複数のサーキットドメインの各サーキットドメインは、
対応する共鳴クロック信号を発生させるように前記基準クロックによって駆動されるそれぞれのクロックジェネレータと、
対応する制御信号を受信するためのそれぞれの入力ポートと、
前記対応する制御信号に基づいて前記サーキットドメイン内での前記対応する共鳴クロック信号の印加を中止するために前記それぞれの入力ポートと結合されたそれぞれのゲートと、
を含む、デジタルシステム。
【請求項２７】
請求項２５のデジタルシステムにおいて、
前記ゲートは、前記共鳴クロック信号の生成を中止するため前記基準クロックの伝播を中断するために、前記クロックジェネレータに前記分配ネットワークを結合する、デジタルシステム。
【請求項２８】
請求項２５のデジタルシステムにおいて、
前記ゲートは、前記共鳴クロック信号によって駆動されるように構成された前記それぞれのサーキットドメイン内のすべての装置を無効にするために前記制御信号に基づくゲート信号を発生させる、デジタルシステム。
【請求項２９】
請求項２５のデジタルシステムにおいて、
前記サーキットドメインは、前記クロックジェネレータが前記制御信号によって前記共鳴クロック信号の発生を開始するよう指示されるとき、前記サーキットドメインへの対応する前記共鳴クロック信号の印加を遅延させるために、前記入力ポートと結合された遅延回路をさらに含む、デジタルシステム。
【請求項３０】
請求項２９のデジタルシステムにおいて、
前記遅延回路は、前記サーキットドメイン内での前記共鳴クロック信号の印加を許容する前に、前記共鳴クロック信号が目標振幅に到達することを許容するように構成される、デジタルシステム。
【請求項３１】
請求項２９のデジタルシステムにおいて、
前記遅延回路は、前記基準クロックのパルスを数えるために、前記分配ネットワークと結合されたカウンタを含む、デジタルシステム。
【請求項３２】
請求項３１のデジタルシステムにおいて、
前記カウンタは、前記基準クロックの前記パルスを数え始めるためのトリガーとして前記制御信号を受信するために前記入力ポートとさらに結合される、デジタルシステム。
【請求項３３】
請求項３１のデジタルシステムにおいて、
前記ゲートは、前記サーキットドメインのためのゲート信号を発生させる前記カウンタの出力に応答する、デジタルシステム。
【請求項３４】
請求項２９のデジタルシステムにおいて、
各サーキットドメインは、前記クロックジェネレータへの前記基準クロックの伝播を中断するために、さらなるそれぞれのゲートをさらに含む、デジタルシステム。
【請求項３５】
請求項２５のデジタルシステムにおいて、
前記サーキットドメインは、複数のフリップフロップを含み、各フリップフロップは、前記共鳴クロック信号が前記フリップフロップのキャパシタンスを駆動することを許容する一方で、前記フリップフロップを個別に無効にするためにゲート信号に応答するように構成されたそれぞれのスイッチを含む、デジタルシステム。
【請求項３６】
サーキットドメインを有するデジタルシステムを制御する方法において、
前記サーキットドメインに基準クロックを分配するステップと、
前記サーキットドメインにおける前記基準クロックから共鳴クロック信号を発生させるステップと、
制御信号に基づいて前記サーキットドメインにわたって前記共鳴クロック信号の印加を中止するステップと、
を含む、方法。
【請求項３７】
請求項３６の方法において、
前記サーキットドメインは、前記デジタルシステムの複数のサーキットドメインの１つであり、
前記分配するステップは、前記複数のサーキットドメインの各サーキットドメインに前記基準クロックを分配するステップを含み、
前記発生させるステップは、前記複数のサーキットドメインの各サーキットドメイン中で前記基準クロックからそれぞれの共鳴クロック信号を発生させるステップを含み、
前記中止するステップは、それぞれの制御信号に基づいて前記複数のサーキットドメインの対応する前記サーキットドメインにわたって前記それぞれの共鳴クロック信号のそれぞれの印加を中止するステップを含む、方法。
【請求項３８】
請求項３６の方法において、
前記中止するステップは、前記共鳴クロック信号の生成を中止するために前記基準クロックの伝播を中断するステップを含む、方法。
【請求項３９】
請求項３６の方法において、
前記中止するステップは、前記共鳴クロック信号によって駆動されるように構成された前記サーキットドメイン内のすべての装置を無効にするステップを含む、方法。
【請求項４０】
請求項３９の方法において、
前記中止するステップは、前記共鳴クロック信号の生成を中止するために、前記基準クロックの伝播を中断するステップをさらに含む、方法。
【請求項４１】
請求項３６の方法において、
前記制御信号に応答して前記発生させるステップの実行を再開するときの前記共鳴クロック信号の印加を遅延させるステップをさらに含む、方法。
【請求項４２】
請求項４１の方法において、
前記遅延させるステップは、前記サーキットドメイン内での前記共鳴クロック信号の印加の前に、前記共鳴クロック信号が目標振幅に到達することを許容するステップを含む、方法。
【請求項４３】
請求項４１の方法において、
前記遅延させるステップは、前記基準クロックのパルスの設定回数を数えるステップを含む、方法。
【請求項４４】
請求項４３の方法において、
前記数えるステップの実行は、前記制御信号によって引き起こされる、方法。
【請求項４５】
請求項３６の方法において、
前記共鳴クロック信号がフリップフロップのキャパシタンスを駆動することを許容する一方で、前記ゲート信号を介して前記フリップフロップを無効にするステップをさらに含む、方法。
【請求項４６】
デジタルシステムにおいて、
基準クロックを運ぶための経路、および、前記経路に沿って配置された調整可能な遅延要素を含む、分配ネットワークと、
前記基準クロックを受信するために前記分配ネットワークと結合されて、それぞれのクロック波形によって駆動されるように構成された、第１および第２のクロックドメインであって、これらクロックドメインの各々は、前記基準クロックと共通する周波数を有する、第１および第２のクロックドメインと、
前記クロック波形に基づく位相差信号を発生させるために前記第１および第２のクロックドメインと結合された位相検出器と、
前記位相検出器と結合しており、前記位相差信号に基づいて前記調整可能な遅延要素を調整するように構成された、制御回路と、
を含む、デジタルシステム。
【請求項４７】
請求項４６のデジタルシステムにおいて、
前記第１および第２のクロックドメインの少なくとも１つは、それぞれの前記クロック波形として共鳴クロック信号を発生させるように前記基準クロックによって駆動されるクロックジェネレータを含む、デジタルシステム。
【請求項４８】
請求項４７のデジタルシステムにおいて、
前記共鳴クロック信号を方形波に変換するために前記位相検出器と結合された整流器をさらに含む、デジタルシステム。
【請求項４９】
請求項４８のデジタルシステムにおいて、
前記整流器は、前記共鳴クロック信号をクロック入力として受信するように構成されたフリップフロップを含む、デジタルシステム。
【請求項５０】
請求項４７のデジタルシステムにおいて、
前記制御回路は、前記位相差信号を時間とともに追跡記録するためのインテグレーターを含む、デジタルシステム。
【請求項５１】
請求項５０のデジタルシステムにおいて、
前記制御回路は、増分／減分信号を発生させるように前記位相差信号に応答する制御論理をさらに含み、
前記インテグレーターは、前記制御論理から前記増分／減分信号を受信するように構成されたカウンタを含む、デジタルシステム。
【請求項５２】
請求項４７のデジタルシステムにおいて、
前記調整可能な遅延要素は、デジタル制御された遅延線を含む、デジタルシステム。
【請求項５３】
請求項４７のデジタルシステムにおいて、
前記調整可能な遅延要素は、前記基準クロックが前記第１のクロックドメインに到達するために通る第１のデジタル制御された遅延線を含み、
前記分配ネットワークは、前記基準クロックが前記第２のクロックドメインに到達するために通る第２のデジタル制御された遅延線をさらに含み、
前記制御回路は、前記第１および第２のデジタル制御された遅延線を個別に制御するように構成されている、デジタルシステム。
【請求項５４】
第１および第２のクロックドメインを有するデジタルシステムを制御する方法において、
第１および第２のクロックドメインの各々に基準クロックを分配するステップと、
前記基準クロックに基づいて、前記第１および第２のクロックドメインのそれぞれのクロック波形の間の位相差の信号指標を発生させるステップと、
前記基準クロックを運ぶ経路上に配置された遅延要素を前記位相差信号に従って調整するステップと、
を含む、方法。
【請求項５５】
請求項５４の方法において、
前記第１および第２のクロックドメインの少なくとも１つにおける前記それぞれのクロック波形として、前記基準クロックから共鳴クロック信号を発生させるステップをさらに含む、方法。
【請求項５６】
請求項５５の方法において、
前記発生させるステップを容易にするために、前記共鳴クロック信号を方形波に変換するステップをさらに含む、方法。
【請求項５７】
請求項５５の方法において、
前記調整するステップは、時間とともに前記位相差を追跡記録するステップを含む、方法。
【請求項５８】
請求項５７の方法において、
前記追跡記録するステップは、前記位相差信号による増分／減分信号でカウンタを駆動するステップを含む、方法。
【請求項５９】
請求項５５の方法において、
前記調整可能な遅延要素は、デジタル制御された遅延線を含む、方法。
【請求項６０】
デジタルシステムにおいて、
基準クロックを運ぶための経路、および、前記経路に沿って配置された調整可能な遅延要素を含む、分配ネットワークと、
前記基準クロックを受信するために前記分配ネットワークと結合されて、前記基準クロックから共鳴クロック波形を発生させるためのクロックジェネレータを含む、共鳴クロックドメインと、
前記基準クロックを受信するために前記分配ネットワークと結合されて、前記基準クロックに従って非共鳴クロック波形によって駆動されるように構成された、非共鳴クロックドメインと、
前記共鳴クロックおよび非共鳴波形に基づいて位相差信号を発生させるために、前記共鳴および非共鳴クロックドメインと結合された位相検出器と、
前記位相検出器と結合されており、前記位相差信号に基づいて前記調整可能な遅延要素を調整するように構成された、制御回路と、
を含む、デジタルシステム。
【請求項６１】
請求項６０のデジタルシステムにおいて、
共鳴クロック信号を方形波に変換するために前記位相検出器と結合された、整流器をさらに含む、デジタルシステム。
【請求項６２】
請求項６１のデジタルシステムにおいて、
前記整流器は、前記共鳴クロック信号をクロック入力として受信するように構成されたフリップフロップを含む、デジタルシステム。
【請求項６３】
複数のクロックドメインを有するデジタルシステムを制御する方法において、
前記複数のクロックドメインの各々と結合されたクロック分配ネットワークを介して基準クロックを分配するステップと、
前記複数のクロックドメインにおける選択されたクロックドメインに前記基準クロックを運ぶ経路上に配置されたプログラマブル遅延要素を調整するステップと、
を含み、
前記調整するステップは、前記プログラマブル遅延要素を制御することを目的とした制御信号に応答するステップを含む、方法。
【請求項６４】
請求項６３の方法において、
前記複数のクロックドメインの共鳴クロックドメインのクロック波形として、前記基準クロックから共鳴クロック信号を発生させるステップをさらに含む、方法。
【請求項６５】
請求項６３の方法において、
前記複数のクロックドメインは、共鳴クロックドメインと非共鳴クロックドメインとを含む、方法。
【請求項６６】
請求項６３の方法において、
前記調整するステップは、対になった前記複数のクロックドメインのそれぞれのクロック波形の間の位相差に基づくフィードバックから発生する遅延調整制御信号に優先するステップをさらに含む、方法。
【発明の詳細な説明】
【開示の内容】
【０００１】
〔関連出願への相互参照〕
この出願は、２００６年１２月１日に出願され、出願番号第６０／８６８，２３２号の、「Clock Distribution Network Architecture for Resonant-Clocked Systems」という題名の、米国の仮出願の利益を主張するものであり、その全体の開示は、本明細書中に参考として明白に組み込まれる。
【０００２】
〔連邦政府によって後援された研究または開発に関する声明〕
本発明は、陸軍研究事務所によって与えられた契約番号第ＤＡＡＤ１９−０３−１−０１２２号の下で、政府支援によって、なされた。政府は、本発明における一定の権利を有する。
【０００３】
〔開示の背景〕
〔開示分野〕
本開示は、全体的に、クロック分配ネットワークアーキテクチャに関し、より具体的には、複数のドメインを有するクロック分配ネットワークアーキテクチャに関する。
【０００４】
〔関連技術の簡単な説明〕
共鳴クロッキングは、同期デジタルシステムにおけるエネルギー効率の良いクロック分配ネットワークの設計のために近年提案されてきた。共鳴クロッキングでは、エネルギー効率の良い作動は、クロックネットワークの寄生容量に共鳴するインダクタを使用することによって、達成される。どんな所与の共鳴クロックネットワークに対しても、インダクタサイズの増加は、エネルギー散逸の低下をもたらすが、同時に、作動速度を遅くする。逆に、インダクタサイズの減少は、作動速度を上げるが、エネルギー散逸の増加をもたらす。エネルギー散逸はまた、全体的なクロックネットワーク抵抗に依存し、より大きい抵抗がより高いエネルギー散逸をもたらし、逆もまた同様ある。したがって、速いクロックスピードでの高いエネルギー効率で作動する大型の共鳴クロックネットワークの設計は、重要な技術的課題を提示する。
【０００５】
エネルギー効率および作動速度を別にして、標準のデジタルおよび混合信号設計フローは、共鳴クロックネットワークが基準クロック信号と同期して作動することを典型的に必要とする。その上、高性能を達成するために、そのようなネットワークは、全体のチップにわたるクロック到着時間において低いスキューを示すことを試みる。概して、クロックネットワークの別の望ましい特性は、それらのタイミングの特性が、製作過程、作動状態、環境状態における変化に比較的影響を受けないということである。したがって、低いクロックスキューを達成し、堅牢なタイミングの特性を有し、標準のデジタルおよび混合信号設計フローと直接的に互換性のある、大型で速くかつエネルギー効率の良い共鳴クロックネットワークの設計は、非常に大きな割合の技術的課題を表す。
【０００６】
共鳴クロックネットワークに関する設計法の１つの開示は、米国特許番号第５，７３４，２８５号（「Electronic circuit utilizing resonance technique to drive clock inputs of function circuitry for saving power」）において見ることができる。単一の共鳴ドメインは、基本的なクロック周波数および少ない数の高次の倍音（higher-order harmonics）を含む倍音のクロック波形を統合する方法と共に、記述される。この特許は、全体の共鳴クロックネットワークを作動させる基準周波数で駆動されるクロックジェネレータについても記述している。しかしながら、この方法は、高いエネルギー効率を達成する一方で、大きいチップ全体のクロックネットワークを包含するような共鳴クロッキングのスケーリングを述べていない。
【０００７】
ローカルクロッキングのための（すなわち、フリップフロップを駆動するための）共鳴クロックネットワーク設計は、以下の記事で記述され、実験的に評価されている：２００３年８月の、International Symposium on Low-Power Electronic Designでの、Ziesler C.他著の、A 225MHz Resonant Clocked ASIC Chip；２００３年８月の、International Symposium on Low-Power Electronic Designでの、Cooke, M.他著の、Energy Recovery Clocking Scheme and Flip-Flops for Ultra Low-Energy Applications；および、２００４年９月の、第９番、第３９巻、Journal of Solid-State Circuitsの、Drake, A.他著の、Resonant Clocking Using Distributed Parasitic Capacitance。これらの論文に詳しく説明された設計は、しかしながら、単一の共鳴ドメインを対象としており、大規模なチップ全体の共鳴クロックネットワークの設計については記述していない。Drakeによる記事において、この著者達は、バッファリングされたクロックネットワークの最終段階を駆動するための共鳴クロッキングを評価している。しかしながら、これらは、大規模なチップ全体の共鳴クロックネットワークを設計するための何らの方法も提供していない。そのうえ、これらの評価する共鳴クロックネットワークのルート（root）でのクロックジェネレータは、自己共鳴し、バッファリングされたクロックネットワークによって分配されるクロック信号の基準周波数で駆動されない。最後に、これらは、大規模な共鳴クロックにおける物理的なレイアウトまたはスキュー管理のための何らの方法も提供しない。
【０００８】
高周波のグローバルなクロックネットワークのための共鳴クロッキングの設計および評価は、２００３年の、 International Conference on Computer Designで、Chan, S.他著の、「Design of Resonant Global Clock Distributions」で述べられている。この記事は、しかしながら、グローバルクロッキングに焦点を合わせており、チップ中の個々のフリップフロップまで高いエネルギー効率でクロック信号を分配する大規模な共鳴ネットワークを設計するための何らの方法も提供しない。そのうえ、この記事に記載されていたクロックジェネレータは、基準クロックによって駆動されず、それゆえ、標準のデジタル設計フローにおいて統合することは、簡単ではない。
【０００９】
〔開示の概要〕
本開示の１つの態様によると、デジタルシステムは、基準クロックを運ぶために分配ネットワークと、基準クロックによる同期作動のため基準クロックを受信するために分配ネットワークと結合された複数のサーキットドメイン（circuit domains）と、を含んでいる。複数のサーキットドメインの各サーキットドメインは、共鳴クロック信号を発生させるように基準クロックによって駆動されたそれぞれのクロックジェネレータと、共鳴クロック信号に従って作動するためにクロックジェネレータと結合されたそれぞれの回路（respective circuitry）と、を含んでいる。この回路は、共鳴クロック信号のための容量性負荷（capacitive load）を含み、各サーキットドメインは、回路の容量性負荷と共鳴するように、回路およびクロックジェネレータと結合された、それぞれのインダクタンスをさらに含んでいる。
【００１０】
いくつかの場合、前記基準クロックと前記複数のサーキットドメインの各共鳴クロック信号とは、共通の周波数を有している。また各サーキットドメインは、複数のサーキットドメインの各サーキットドメインの容量性負荷およびインダクタンスから生じる固有の共鳴周波数から、共通の周波数がオフセットされるように、構成できる。
【００１１】
各サーキットドメインのそれぞれの回路は、複数のフリップフロップを含むことができる。また複数のフリップフロップの各フリップフロップは、共鳴クロック信号がフリップフロップのキャパシタンスを駆動するのを許容している一方で、フリップフロップを個別に無効にするためにゲート信号に応答するように構成されたスイッチを含むことができる。代換的にまたは追加的に、複数のサーキットドメインの各サーキットドメインのそれぞれの回路は、複数のフリップフロップに共鳴クロック信号を分配するために無バッファのグリッド（buffer-free grid）をさらに含んでいる。また、無バッファのグリッドは、対称のパターンで配列された複数のグリッド線を含むことができる。代換的にまたは追加的に、複数のサーキットドメインのうち２つの、無バッファのグリッドは、それぞれの共鳴クロック信号におけるスキューを最小化するために結合される。
【００１２】
いくつかの実施形態では、デジタルシステムは、基準クロックを受信するために、分配ネットワークと結合されたドメインをさらに含み、このドメインは、非共鳴クロック信号によって駆動されるように構成されている。
【００１３】
複数のサーキットドメインの各サーキットドメインのクロックジェネレータは、共鳴クロック信号が維持されるかどうかを制御するためにゲート信号に応答する制御論理を含むことができる。各サーキットドメインのクロックジェネレータは、サーキットドメインのすべてにわたってそれぞれの回路を無効にするための制御信号を発生させるように、ゲート信号に応答するさらなる制御論理をさらに含むことができる。クロックジェネレータは、サーキットドメインのそれぞれの回路がもはや無効のままでいるべきでないということを示すための、さらなる制御論理のための制御信号を発生させるように、基準クロックに応答するカウンタをさらに含むことができる。
【００１４】
いくつかの場合、複数のサーキットドメインの少なくとも１つは、基準クロックをクロックジェネレータに運ぶ経路中に配置された調整可能な遅延要素を含むスキュー管理サーキットと結合される。スキュー管理サーキットは、調整可能な遅延要素を制御するための位相差信号を発生させるため、対になった複数のサーキットドメインと結合された位相検出器をさらに含むことができる。
【００１５】
本開示の他の態様によると、ある方法は、複数のサーキットドメインを有するデジタルシステムを制御するために有用であり、各サーキットドメインが容量性負荷を含んでいる。この方法は、複数のサーキットドメインの各サーキットドメインに基準クロックを分配するステップと、複数のサーキットドメインの各サーキットドメイン中のそれぞれの共鳴クロック信号を基準クロックから発生させるステップと、複数のサーキットドメインの各サーキットドメイン内のそれぞれのインダクタンスを介して、それぞれの共鳴クロック信号によって複数のサーキットドメインの各サーキットドメインの容量性負荷を駆動するステップと、を含んでいる。
【００１６】
いくつかの場合、前記基準クロックと前記複数のサーキットドメインの各共鳴クロック信号とは、共通の周波数を有している。また、各サーキットドメインは、共通の周波数が容量性負荷とインダクタンスとから生じる固有の共鳴周波数からオフセットされるように、構成できる。
【００１７】
この方法は、複数のサーキットドメインのうちの選択されたサーキットドメインのクロックジェネレータに提供されたゲート信号を介して選択されたサーキットドメインを無効にするステップをさらに含むことができる。代換的にまたは追加的に、この方法は、複数のサーキットドメインの１つの中の選択された装置のキャパシタンスを共鳴クロック信号が駆動するのを許容する一方で、選択された装置に提供されたゲート信号を介して選択された装置を無効にすることをさらに含むことができる。
【００１８】
いくつかの実施形態では、駆動するステップは、各サーキットドメインの無バッファのグリッドを介して、複数のサーキットドメインの、対応するサーキットドメインにわたって各それぞれの共鳴クロック信号を分配するステップを含んでいる。また、無バッファのグリッドは、対称のパターンに配列された複数のグリッド線を含むことができる。
【００１９】
この方法は、デジタルシステムの非共鳴ドメインに基準クロックを移送するステップをさらに含むことができる。また、この方法は、非共鳴ドメインと複数のクロックドメインの１つとの間のクロックスキューを管理するために、基準クロックを運ぶ経路中に配置された遅延要素を調整するステップをさらに含むことができる。代換的にこの方法は、複数のクロックドメインの対になった共鳴ドメインの間のクロックスキューを管理するために、基準クロックを運ぶ経路中に配置された遅延要素を調整するステップをさらに含んでいる。
【００２０】
本開示の他の態様によると、デジタルシステムは、基準クロックを運ぶために分配ネットワークと、基準クロックによる同期作動のための基準クロックを受信するために分配ネットワークと結合されたサーキットドメインと、を含んでいる。サーキットドメインは、共鳴クロック信号を発生させるための基準クロックによって駆動されるクロックジェネレータと、制御信号を受信する入力ポートと、制御信号に基づいてサーキットドメイン内での共鳴クロック信号の印加を中止するために入力ポートと結合されたゲートと、を含んでいる。
【００２１】
いくつかの場合、サーキットドメインは、基準クロックによる同期作動のための基準クロックを受信するために分配ネットワークと結合された複数のサーキットドメインの１つであり、複数のサーキットドメインの各サーキットドメインは、対応する共鳴クロック信号を発生させるように基準クロックによって駆動されるそれぞれのクロックジェネレータと、対応する制御信号を受信するためのそれぞれの入力ポートと、対応する制御信号に基づいてサーキットドメイン内の対応する共鳴クロック信号の印加を中止するために、それぞれの入力ポートと結合されたそれぞれのゲートと、を含んでいる。
【００２２】
ゲートは、共鳴クロック信号の生成を中止するための基準クロックの伝播を中断するために、クロックジェネレータと分配ネットワークを結合できる。代換的に、ゲートは、共鳴クロック信号によって駆動されるように構成された各サーキットドメイン内のすべての装置を無効にするために、制御信号に基づくゲート信号を発生させる。
【００２３】
いくつかの場合、サーキットドメインは、クロックジェネレータが共鳴クロック信号の生成を開始するよう制御信号によって指示されるとき、対応する共鳴クロック信号のサーキットドメインへの印加を遅延させるために入力ポートと結合された遅延回路をさらに含んでいる。遅延回路は、サーキットドメイン内での共鳴クロック信号の印加を許容する前に、共鳴クロック信号が目標振幅に到達することを許容するように構成できる。代換的にまたは追加的に、遅延回路は、基準クロックのパルスを数えるために分配ネットワークと結合されたカウンタを含んでいる。カウンタは、基準クロックのパルスを数え始めるためのトリガーとしての制御信号を受信するために入力ポートとさらに結合できる。ゲートは、サーキットドメインのためのゲート信号を発生させるためにカウンタの出力に応答できる。代換的にまたは追加的に、各サーキットドメインは、基準クロックのクロックジェネレータへの伝播を中断するために、さらなるそれぞれのゲートをさらに含んでいる。
【００２４】
サーキットドメインは、複数のフリップフロップを含むことができ、各フリップフロップは、共鳴クロック信号がフリップフロップのキャパシタンスを駆動するのを許容する一方で、フリップフロップを個別に無効にするためにゲート信号に応答するように構成されたそれぞれのスイッチを含んでいる。
【００２５】
本開示の他の態様によると、ある方法は、サーキットドメインを有するデジタルシステムを制御するために有用である。この方法は、サーキットドメインに基準クロックを分配するステップと、サーキットドメインにおける基準クロックから共鳴クロック信号を発生させるステップと、制御信号に基づいてサーキットドメインにわたって共鳴クロック信号の印加を中止するステップと、を含んでいる。
【００２６】
サーキットドメインは、デジタルシステムの複数のサーキットドメインの１つであることができ、分配するステップは、複数のサーキットドメインの各サーキットドメインに基準クロックを分配するステップを含むことができ、発生させるステップは、複数のサーキットドメインの各サーキットドメインで基準クロックからそれぞれの共鳴クロック信号を発生させるステップを含むことができ、中止するステップは、それぞれの制御信号に基づいて複数のサーキットドメインにおける対応するサーキットドメインにわたってそれぞれの共鳴クロック信号のそれぞれの印加を中止するステップを含むことができる。
【００２７】
いくつかの場合、中止するステップは、共鳴クロック信号の生成を中止するために基準クロックの伝播を中断するステップを含んでいる。代換的にまたは追加的に、中止するステップは、共鳴クロック信号によって駆動されるように構成されたサーキットドメインの中のすべての装置を無効にするステップを含んでいる。その場合、中止するステップは、共鳴クロック信号の生成を中止するために基準クロックの伝播を中断するステップをさらに含むことができる。
【００２８】
この方法は、制御信号に応答して、発生させるステップの実行を再開するときの共鳴クロック信号の印加を遅延させるステップをさらに含むことができる。また、遅延させるステップは、サーキットドメイン内での共鳴クロック信号の印加の前に共鳴クロック信号が目標振幅に到達することを許容するステップを含むことができる。代換的にまたは追加的に、遅延させるステップは、基準クロックのパルスの設定回数を数えるステップを含んでいる。数えるステップの実行は、制御信号によって引き起こされうる。
【００２９】
いくつかの場合、この方法は、共鳴クロック信号がフリップフロップのキャパシタンスを駆動することを許容している一方で、ゲート信号を介してフリップフロップを無効にするステップをさらに含んでいる。
【００３０】
本開示の他の態様によると、デジタルシステムは、基準クロックを運ぶための経路およびこの経路に沿って配置された調整可能な遅延要素を有する分配ネットワークと、基準クロックを受信するために分配ネットワークと結合されて、それぞれのクロック波形によって駆動されるように構成された第１および第２のクロックドメインであって、各々が基準クロックと共通する周波数を有する、第１および第２のクロックドメインと、クロック波形に基づく位相差信号を発生させるために第１および第２のクロックドメインと結合された位相検出器と、位相検出器と結合されて、位相差信号に基づいて調整可能な遅延要素を調整するように構成された制御回路と、を含んでいる。
【００３１】
いくつかの場合、第１および第２のクロックドメインの少なくとも１つは、それぞれのクロック波形として共鳴クロック信号を発生させるように基準クロックによって駆動されるクロックジェネレータを含んでいる。また、デジタルシステムは、共鳴クロック信号を方形波に変換するために、位相検出器と結合された整流器をさらに含むことができる。整流器は、クロック入力として共鳴クロック信号を受信するように構成されたフリップフロップを含むことができる。
【００３２】
制御回路は、時間とともに位相差信号の追跡記録するためのインテグレーターを含むことができる。制御回路は、増分／減分信号を発生させるように位相差信号に応答する制御論理をさらに含むことができ、インテグレーターは、制御論理から増分／減分信号を受信するように構成されたカウンタを含むことができる。
【００３３】
いくつかの場合、調整可能な遅延要素は、デジタル制御された遅延線を含んでいる。
【００３４】
調整可能な遅延要素は、基準クロックが第１のクロックドメインに到達するように通る第１のデジタル制御された遅延線を含むことができ、分配ネットワークは、基準クロックが第２のクロックドメインに到達するように通る第２のデジタル制御された遅延線をさらに含むことができ、制御回路は、第１と第２のデジタル制御された遅延線を個別に制御するように構成できる。
【００３５】
本開示の他の態様によると、この方法は、第１および第２のクロックドメインを有するデジタルシステムを制御するために有用である。この方法は、第１および第２のクロックドメインの各々に基準クロックを分配するステップと、基準クロックに基づいて第１および第２のクロックドメインのそれぞれのクロック波形の間の位相差の信号指標を発生させるステップと、位相差信号に応じて、基準クロックを運ぶ経路上に配置された遅延要素を調整するステップと、を含んでいる。
【００３６】
いくつかの場合、この方法は、第１および第２のクロックドメインの少なくとも１つでそれぞれのクロック波形として、基準クロックから共鳴クロック信号を発生させるステップをさらに含んでいる。また、この方法は、発生ステップを容易にするために共鳴クロック信号を方形波に変換するステップをさらに含むことができる。
【００３７】
調整するステップは、時間とともに位相差を追跡記録するステップを含むことができる。また、追跡記録するステップは、位相差信号による増分／減分信号でカウンタを駆動するステップを含むことができる。
【００３８】
本開示の他の態様によると、デジタルシステムは、基準クロックを運ぶための経路およびこの経路に沿って配置される調整可能な遅延要素を有する分配ネットワークと、基準クロックを受信するために分配ネットワークと結合されて、基準クロックから共鳴クロック波形を発生させるためのクロックジェネレータを含む共鳴クロックドメインと、基準クロックを受信するために分配ネットワークと結合されて、基準クロックに従って非共鳴クロック波形によって駆動されるように構成される非共鳴クロックドメインと、共鳴クロックおよび非共鳴波形に基づいて位相差信号を発生するために共鳴および非共鳴クロックドメインと結合される位相検出器と、位相検出器に結合されて、位相差信号に基づいて調整可能な遅延要素を調整するように構成された制御回路と、を含んでいる。
【００３９】
いくつかの場合、デジタルシステムは、共鳴クロック信号を方形波に変換するために、位相検出器と結合された整流器をさらに含んでいる。整流器は、クロック入力として共鳴クロック信号を受信するように構成されたフリップフロップを含むことができる。
【００４０】
本開示の他の態様によると、この方法は、複数のクロックドメインを有するデジタルシステムを制御するために有用である。この方法は、複数のクロックドメインの各々と結合されたクロック分配ネットワークを介して基準クロックを分配するステップと、複数のクロックドメインの、選択されたクロックドメインに基準クロックを運ぶ経路上に配置されたプログラマブル遅延要素を調整するステップと、を含んでいる。調整するステップは、プログラマブル遅延要素を制御することを目的とした制御信号に応答するステップを含んでいる。
【００４１】
この方法は、複数のクロックドメインの共鳴クロックドメインのクロック波形として基準クロックから共鳴クロック信号を発生させるステップをさらに含むことができる。
【００４２】
いくつかの場合、複数のクロックドメインは、共鳴クロックドメインと非共鳴クロックドメインとを含んでいる。
【００４３】
調整するステップは、対になった複数のクロックドメインのそれぞれのクロック波形の間の位相差に基づくフィードバックから発生する遅延調整制御信号に優先する（overriding）ステップをさらに含むことができる。
【００４４】
本開示をさらに完全に理解するために、以下の詳細な説明および添付図面を参照するべきであり、これらにおいて同一の参照番号は図面において同様の要素を特定する。
【００４５】
開示されたシステムおよび方法は、様々な形態の実施形態が可能である一方で、本発明の特定の実施形態は、その開示が例示的であることを意図しており、本明細書に説明および示された特定の実施形態に本発明を制限することを意図せずに、図面に示され（また、以後に説明され）ている。
【００４６】
〔好適実施形態の詳細な説明〕
低いクロックスキューを達成して、堅牢なタイミングの特性を有し、標準デジタルおよび混合信号設計フローと直接互換性を有する、速く、大規模で、エネルギー効率の良い共鳴クロック分配ネットワークのためのアーキテクチャは、以下に記述される。階層構造に依存することによって、開示されたアーキテクチャは、任意のサイズのチップのための大規模な共鳴クロックネットワークをもたらす。開示されたシステムおよび方法の態様は任意の特定の種類の分配ネットワークで実施することに制限されないが、開示されたアーキテクチャは、階層構造のトップレベルで、バッファリングされたクロック分配ネットワークを含むことができる。例えば、クロック分配ネットワークは、バッファを含む必要はなく、単線と同じくらい簡単であってもよい。低階層構造レベルでは、開示されたネットワークは、多くのサーキットドメイン中に配列される。以下で説明するように、サーキットドメインは、個々のフリップフロップへの共鳴クロック波形のローカルクロック生成および分配のための任意の数の共鳴クロックドメインと同様に、個々のフリップフロップへのローカルクロック分配のために、任意の数のバッファリングされた（例えば、従来の、または、非共鳴の）クロックドメインを含むことができる。しかしながら、それぞれの共鳴クロックドメイン内では、クロックバッファは、排除される。
【００４７】
トップレベルのグローバルなクロック分配ネットワークは、これらのバッファリングされたクロックドメインまたは共鳴クロックドメインそれぞれのルートに、「方形」の基準クロックを移送することができる。順番に、サーキットまたはクロックドメインは、この基準クロックによって駆動され、共通の基準周波数で互いに同期されて作動する。高い作動速度とエネルギー効率の良い作動は、それぞれの共鳴クロックドメインへのキャパシタンスおよびインダクタンスの配分を通して遂行される。いくつかの場合、ドメインの共通の周波数は、キャパシタンスとインダクタンスによって各共鳴ドメイン中に構築されるＬＣサーキットの固有の共鳴周波数からオフセットできる。オフセットは、製造または他の変形物から生じ得るし、または、設計優先度の事柄を含みうる。どちらの場合でも、その共鳴ドメインは、有害な損失を受けること無しに線質係数（quality factor）（Ｑ）が固有の共鳴周波数からのオフセットに適応できるように、構成できる。
【００４８】
それぞれの共鳴クロックドメイン内では、クロックバッファは排除され、クロック分配は、金属のみのネットワーク上で実行される。以下で説明するように、無バッファのドメインおよび開示されたシステムの他の態様は、処理するための相対イミュニティおよび環境変化、または、電圧供給レベルにおける意図的な変化（すなわち、電圧スケーリング）を含む、有利なタイミング特性をもたらす。それぞれの共鳴クロックドメインは、その全体の長さにわたってクロック信号を駆動するために、ネットワークのルートに、クロックジェネレータを配備する。クロックジェネレータの実施例は、図３および図４を参照してさらに記述される。このジェネレータは、全体的に、グローバルなクロック分配ネットワークからの基準クロックの速度で切り替わる。インダクタのドメインの容量性負荷を共鳴させるためにインダクタを使用して、クロックジェネレータは、ほぼ正弦波形のローカル（すなわち、イントラドメイン）のクロック信号を生じて、著しく減少したクロックスキューでのローカルクロック分配をもたらす。また、低いローカルスキューは、共鳴クロックドメイン内で、対称のまたは他のグリッド分配ネットワークの使用を介して、保障できる。その上、ローカルスキューは、共鳴クロックドメインからのクロックバッファの除去のため、製作関連の処理パラメータ変動に比較的影響を受けない。また、ローカルクロックバッファの除去は、例えば、供給電圧スケーリングや供給垂下（supply droop）などの作動状態における変化または変動に対するそれぞれの共鳴クロックドメイン内の堅牢なクロックタイミングをもたらす。
【００４９】
クロックドメインにわたって、スキューは、遅延ロックループ（ＤＬＬｓ）などのスキュー管理技術の適用を通して設計時に決定される境界内に保たれる。例示的なスキュー管理技術は、図７（ａ）から図７（ｄ）、および、図８（ａ）から図８（ｅ）を参照して、以下でさらに記述される。いくつかの場合、開示されたアーキテクチャは、例えば、隣接する共鳴または非共鳴クロックドメインなどの、２つのクロックドメインでのクロック到着時間の監視および比較のための技術を実施する。この比較からの結果は、これらのスキューが目標の境界の下にくるまで、クロックドメインのルートにグローバルな基準クロックの到着時間を調整するために使用される。外部の制御信号に基づく他の技術は、グローバルな基準クロックの到着時間をプログラム的に調整するために実施できる。
【００５０】
また、開示されたクロック分配ネットワークアーキテクチャは、一又は二以上のクロックゲーティング技術を支援することもできる。これらの技術は、図５から図６（ｂ）を参照して以下でさらに記述される。特に、共鳴クロックドメイン内の選択的なクロックゲーティングについて、クロックゲーティングは、選択されたフリップフロップを個別に無効にすることによって、適用される。共鳴クロック自体はシャットダウンされないので、クロックゲーティングのこのバージョンは、基本的には入力ゲーティングを実施する。全体の共鳴クロックドメインにわたって、クロックゲーティングは、対応するクロックジェネレータに移送された基準クロックをゲーティングすることによって、配備される。この技術において、共鳴ドメイン中のすべてのフリップフロップは、任意の過渡値を誤ってラッチしないことを保証するために、無効にされる。共鳴クロックドメインを再開するために、クロックジェネレータは、基準クロックをアンゲーティングすることによって、最初に開始される。共鳴のクロック振幅が（数サイクル以内で）許容水準に到達するとき、すべてのフリップフロップは、再度有効にされ、共鳴クロックドメインは、十分に作動可能になる。任意のバッファリングされたクロックドメイン中またはグローバルクロッキングツリーのレベルで、クロックゲーティングは、従来型のクロックネットワークと同じ方法で実行できる。
【００５１】
図１は、１０で全体的に示した、階層的なクロック分配ネットワークアーキテクチャの概略図を示す。トップレベルでは、ネットワークアーキテクチャ１０は、周波数ｆの基準クロックＣＬＫをグローバルに分配するための、従来型のバッファリングされたH-treeネットワーク１２を含んでいる。また、多くの代替的なバッファリングされたネットワークトポロジーは、このグローバルな分配に対して使用できる。基準クロックは、H-treeネットワーク１２のルート１４に供給され、その供給源は、水晶、フェーズロックドループ（ＰＬＬ）、クロックアップ／ダウンコンバータ、または、周期的なクロック信号の任意の他のジェネレータであってもよい。図１における階層的なクロック分配ネットワークアーキテクチャ１０は、グローバルなH-treeネットワーク１２のリーフ（leaves）に位置する、複数の共鳴クロックドメイン（Ａ、Ｄ、Ｆ、Ｇ、およびＨともラベル付けされている）１６、および、従来型の（または非共鳴）クロックドメイン１８（Ｂ、Ｃ、およびＥともラベル付けされている）への基準クロックの分配を容易にするために、任意の数のバッファ１５を含むことができる。それぞれのドメイン１６、１８のサイズは、設計パラメータであり、他の要素の間で、目標エネルギー効率と作動周波数に依存する。それぞれの共鳴クロックドメイン１６は、クロックジェネレータ（ＣＧ）２０を含んでおり、このジェネレータ２０は、インダクタ２２に接続される。各インダクタ２２は、オンチップ（on-chip）またはオフチップ（off-chip）であってもよく、一般的ならせんとして例示目的だけのために示されている。各クロックジェネレータ２０は、そのそれぞれのインダクタ２２を使用して、共鳴クロックドメイン１６のキャパシタンスを共鳴させ、非常に高いエネルギー効率で、基本的に正弦波形のクロック波形を発生させる。無バッファの共鳴クロックドメインと異なって、それぞれの従来型のクロックドメイン１８は、クロックドメインにわたって基本的には正方形の基準クロックＣＬＫをさらに分配するために、バッファリングされた分配ネットワーク（それぞれのイントラドメインバッファ２４として概略的に示す）を含むことができる。
【００５２】
それぞれの共鳴クロックドメイン１６内のクロック波形の分配のための２つの例示的な無バッファのグリッド分配ネットワーク２８および３０は、図２（ａ）および図２（ｂ）に示される。バッファが一つもなければ、ネットワーク２８、３０は、金属専用である。従って、共鳴クロックドメイン１６は、従来型のクロック分配ネットワークで見られたバッファの電圧供給依存半導体部分によって負担とならず、または、制限もされない。その結果、それぞれの共鳴クロックドメイン１６は、スキューを導入せずに、作動上のコンテキストで電圧スケーリングおよび他の変動に適応することができる。各ネットワーク２８、３０は、低いスキューをさらに提供するために、階層的な分配に依存している。これらの例示的な場合では、対称形のH-tree構造３２、３４は、それぞれのネットワーク２８、３０のルート３６、またはトップレベルに位置している。図２（ｂ）の場合では、ルート３６は、１対の主なブランチ３８を含んでいる。構造体３２、３４の対称のトポロジーは、低いスキューをもたらすために役立つことができ、また、任意の数の代換的な対称のクロック分配ネットワークアレンジメントもまた、使用できる。また、実装されたとき、これらの分配アレンジメントが（例えば、プロセス変動により）完全に対称でないかもしれないが、比較的小さいひずみを許容できることに注意するべきである。トップレベルのH-tree３２、３４のリーフ（leaves）４０は、順番にフリップフロップまたは他のドメイン回路要素（図示せず）に接続されるグリッド型構造４２に接続される。図２（ａ）のグリッドネットワーク２８は、正方形の共鳴クロックドメインのための、１つの可能なクロック分配ネットワークアレンジメントを示す。図２（ｂ）のグリッドネットワーク３０は、２：１のアスペクトレシオを有する共鳴ドメインのための、１つの可能なネットワークアレンジメントを示す。他のアスペクトレシオまたは形のクロックドメインは、所望に応じてこれらの基本的なネットワークアレンジメントを広げることによって、適応することができる。
【００５３】
開示されたアーキテクチャの１つの特性は、共鳴クロックドメイン１６のクロックジェネレータ２０がグローバルな基準クロックＣＬＫによって駆動されるということである。それゆえ、共鳴クロックドメイン１６の正弦波形のクロックは、グローバルな基準クロックＣＬＫに基本的には同期して（すなわち、それと同じ周波数ｆで）実行（run）される。開示されたアーキテクチャのもう一つの態様は、各アーキテクチャ１０が同じ設計内において、従来型のクロックドメインおよび共鳴クロックドメインの連携を提供するというものである。例えば、システムオンチップ（ＳｏＣ）設計のコンテキストでは、これは、知的財産（ＩＰ）のドロップインコアまたはＳｏＣアーキテクトによって選択された設計の任意の部分での、任意の数の共鳴クロックドメイン１６の選択的な配備も可能にする。その上、これは、それ自体の周波数でそれぞれ実行され、複数クロックを使用するＳｏＣ設計実践と互換性を有する。それぞれのトップレベルtree３２、３４を単一の周波数に関連づけることによって、すべての関連クロックドメインがその周波数で作動することが確実にされる。
【００５４】
図３は、基本的に正弦波形で、かつグローバルな基準クロックと同じ周波数の単相の共鳴クロック波形ＲＣＬＫを発生させるために使用できて全体的に４６で示される簡単なクロックジェネレータの例示的な実施形態を示す。クロックジェネレータ４６は、米国特許第6,742,132号に開示されたクロックジェネレータの１または２以上の態様を組み込むことができ、その開示内容全体が、参照することにより本明細書に組み込まれる。クロックジェネレータ４６は、他の寄与分の間に、共鳴クロックドメイン１６中に全金属のクロック分配ネットワーク２８、３０およびフリップフロップの全抵抗および全キャパシタンスを含む、抵抗性負荷Ｒｄおよび容量性負荷Ｃｄを有して示される。クロックジェネレータ４６は、サイクル毎の共鳴クロックドメインにおける電荷を補給して、グローバルな基準クロックＣＬＫのレートｆで駆動される。具体的に、信号ＣＬＫは、周波数ｆとデューティサイクルｄの周期信号ｃを発生させる制御回路４８に入力される。代換的に、基準クロックＣＬＫは、所望のデューティサイクルｄを既に有していてもよい。信号ｃは、次に、インバータ５２を通して補給ＮＭＯＳトランジスタ５０を切り換えるために使用される。値Ｌの適切に選ばれたインダクタ５４は、全容量性負荷Ｃｄを共鳴させるために、および、基本的には正弦波形の共鳴クロック波形を発生させるために、使用される。エネルギー効率を最大化するために、インダクタ５４の値Ｌは、もたらされる共鳴システムの固有周波数ｆｎが基準クロックの周波数ｆとほぼ等しくなるように、選ぶことができる。したがって、インダクタ値Ｌは、下の方程式に従うように、選択される：
【数１】
2010511942.tif 000003
【００５５】
図４は、全体的に５６で示されて、共鳴クロックドメイン１６の１つで使用するように構成される二相クロックジェネレータの例示的な実施形態を示す。任意のアーキテクチャネットワーク１０において、任意の数の代換的な（すなわち、異なった）クロックジェネレータを使用できる。図４に示された実施形態では、Ｈ−ブリッジ回路５８は、基本的に正弦波形の二相の共鳴クロック波形を発生させるためにインダクタ６０に接続して使用される。２つのクロックフェーズＲＣＬＫとＲＣＬＫＮは、１８０度の相対的なフェーズシフトを有している。Ｈ−ブリッジ５８のスイッチ６２〜６５は、グローバルな基準クロックのレートｆでの２組のパルス（ｃ１、ｃ３）と（ｃ２、ｃ４）によって駆動される。各組のパルスは反対の極性のものであり、この２組は、１８０度の相対的なフェーズシフトを有する。Ｈ−ブリッジに関する詳細は、以下の記事に詳しく説明され、そのそれぞれの開示は本明細書中に参照によって組み込まれる：２００５年５月の、Proceedings of the 2005 IEEE International Symposium on VLSI、Sathe, V.およびPapaefthymiou, M. C編による、Chueh, J著の、「Two-Phase Resonant Clock Distribution」；および、２００６年２月の、International Solid-State Circuits Conferenceにおける、Sathe, V., Chueh, J. Y., および、Papaefthymiou, M.C.著の「A 1.1GHz Charge Recovery Logic」。その適応は、（自走の）米国特許第５，５５９，４６３号および（基準クロックにより駆動される）米国特許第５，８３８，２０３号に記載され、その全体の開示は、本明細書中に参考として組み込まれる。Ｈ−ブリッジのクロックジェネレータ５６で、各フェーズが負荷Ｃｄと見なせるなら、２つの容量性負荷が連続的に接続されるので、もたらされる有効な負荷キャパシタンスはＣｄ／２である。
【００５６】
多数の代換的な可能な配列および設計は、クロックジェネレータ５６によってクロック化された回路に好適である。例えば、図４の二相Ｈ−ブリッジのクロックジェネレータ５６は、サイズ２Ｌのインダクタを使用する一方で、２組の反対の極性のフリップフロップ（フェーズ１におけるすべての立ち上がりエッジフリップフロップ、フェーズ２におけるすべての立ち下がりエッジフリップフロップ）を駆動するために使用できる。インダクタ抵抗がインダクタンスとともに著しく増大しない（オフチップインダクタに対して成立する仮定）なら、Ｈ−ブリッジのクロックジェネレータ５６は、図３の単相クロックジェネレータ４６の２倍の数のフリップフロップを、半分のエネルギー散逸および同じ速度で、駆動できる。代換的に、Ｈ−ブリッジのクロックジェネレータ５６は、例えば「A 1.1GHz charge Recovery Logic」の題名で上記で参照された記事に記載されていたダイナミックな回路などの、他の種類のデジタル回路を駆動するために使用できる。
【００５７】
それぞれの共鳴クロックドメイン内のバッファなしの全金属クロック分配ネットワークの配備のため、開示されたアーキテクチャは、意図的であるかないかにかかわらず、製作関連の処理変動、作動条件の変動、または供給電圧における変化の存在下での、堅牢なタイミングおよび著しく減少したタイミングの不確実性を享受する。クロックバッファの除去は、クロックネットワークからタイミング変動の重要な原因を取り除いて、製作後のスキューが設計中に推定されていたスキューを密接に追跡記録することを確実にする。クロックバッファの物理的な特性（例えば、ドーピング、ならびにそれらの装置の幅および長さ）における変動は、さもなければ、クロック分配ネットワークの異なった経路に沿ったクロック信号の伝播遅延における著しい変動を引き起こし、それ故、スキューにおける著しい変動を引き起こす。この状況は、ますます広がるデバイスパラメータの変動の存在する近年のナノメートル処理において、悪化している。これらの理由で、開示されたアーキテクチャの共鳴クロックドメイン１６は、装置関連の変動に影響されず、代わりに、金属線の特性における変動に影響を受けるだけである。
【００５８】
チップ作動中における従来型のネットワークのバッファに供給された電圧の変動（例えば、１．２Ｖから０．９Ｖ）は、クロック到達時間の不確実性に加えて、クロックジッターをもたらす。開示されたアーキテクチャでは、共鳴クロックドメインに関するクロック信号は、実質的にジッターを有していない。クロックジェネレータ４６、５６が共鳴クロックシステムの総エネルギーのわずかな部分（例えば、２０％）だけを補給するので、電圧供給レベルでの任意の変動の影響も、その部分のみに制限され、従って、著しく減少する。
【００５９】
供給電圧が故意に（例えば、パワーマネージメントに関するダイナミック電圧スケーリングを使用するシステムで）スケーリングされるとき、従来型のクロック分配ネットワークのクロックバッファは減速させられ、クロックスキューは悪化する。開示されたアーキテクチャでは、共鳴クロックドメイン１６のスキュー性能は、電圧スケーリングにかかわる適用または設計で実際的に影響を受けないままで保たれている。
【００６０】
本開示のさらなる態様によると、共鳴クロック分配のための開示されたアーキテクチャは、個々の装置レベルおよびドメイン全体の基礎での両方で、クロックゲーティング技術を支援する。従って、このような微細または粗クロックゲーティングは、共鳴クロックドメイン内の個々のフリップフロップへのおよび共鳴クロックドメイン内の全てのフリップフロップに対する共鳴クロック波形の適用を制御する。個々のフリップフロップをゲート化するために、制御またはゲート信号ＦＦｌｇは、問題となるフリップフロップを無効にするために使用される。クロック分配ネットワークの部分でのクロック信号の伝播を妨げる従来型のクロックゲーティング方法と異なって、開示されたアーキテクチャは、対応する共鳴クロックドメイン内での共鳴クロックの連続的な分配を許容する。このように、クロック波形は、任意の無効とされるフリップフロップのキャパシタンスと依然としてみなすことができるが、アップデートがなければ、それらの状態および従ってこれらの出力は切り換えられない。
【００６１】
全体の共鳴クロックドメイン１６のクロックゲーティングは、ドメイン１６内での共鳴クロック波形の印加を中止することを伴う。以下で説明する実施形態では、共鳴クロック信号の印加の中止は、クロックジェネレータ４６、５６へのグローバルな基準クロック入力ＣＬＫを無効にすること、および、そのドメインのすべてのフリップフロップを無効にすることを含んでいる。グローバルな基準クロックがゲート化されるとき、クロックジェネレータ４６、５６の補給機能が停止して、共鳴ドメイン１６に蓄えられたエネルギーが、抵抗Ｒｄにおいて消散して、共鳴クロック波形の振幅は、次第にゼロに達する。それぞれの共鳴クロックドメインｉについて、開示されたアーキテクチャは、対応するクロックジェネレータ４６、５６でのグローバルな基準クロックを中断するための、ゲート信号Giを含んでいる。ゲート信号Giは、共鳴クロックが遅れている間に誤ってデータを格納しないことを確実にする、共鳴クロックドメインにおける全てのフリップフロップを無効にする制御またはゲート信号ＦＦｄｇを引き出すためにも使用される。多数の共鳴クロックドメイン１６が常に同時にゲート化されることになるなら、共通のゲート信号をまとめて使用できる。
【００６２】
ゲート信号Giが無効にされ、基準クロックがもう一度クロックジェネレータ４６、５６の駆動を開始するとき、共鳴クロック波形の振幅は、いくつかのサイクル内において最大（または、所望の目標）に到達する。その時、フリップフロップはもう一度有効にされ、共鳴クロックドメイン１６は基準クロックのレートで作動する。例示的なアーキテクチャは、共鳴クロックドメイン１６中でのフリップフロップを有効にするための信号ＤＦＦｅｎを含むことができる。この信号は、基準クロックが有効にされた後の数サイクルでアサートされ、基準クロックがGiによってゲート化されると直ちにディアサートされる。ＤＦＦｅｎを可能にするために必要とされる繰返し数は、設計時に決定できる。
【００６３】
図５は、全体的に７０で示される、ドメインレベルでのクロックゲーティングに対して、すなわち、全体の共鳴クロックドメイン１６に対して構成された、クロック生成回路の例示的な実施を示す。回路７０は、他の共鳴クロック生成技術も使用できるが、図３の単相設計の特定の態様を組み込む。クロックジェネレータ４６と共通するこれらの部材は、同様の参照番号で同定される。この例示的な場合では、ゲート信号Giは、基準クロックＣＬＫのレートｆでクロックジェネレータ７０の補給スイッチ５０を駆動するコントロール４８の出力に適させるためのＡＮＤ論理ゲート７２に提供される。代換的な実施では、ゲート信号Giは、コントロール４８への直接入力として提供できる。ゲート信号Giは、信号ＤＦＦｅｎを発生させるために使用される飽和カウンタ７４への入力としても使用される。Giがアサートされると、クロックジェネレータ７０は共鳴クロック波形を補給せず、カウンタ７４はリセットで保たれ、ＤＦＦｅｎはディアサートで保たれる。Giがディアサートされると、クロック生成が有効とされ、カウンタ７４が基準クロックＣＬＫと同期してカウントを開始する。カウンタ７４が設計時に予定された繰返し数に到達すると、ＤＦＦｅｎを有効にして、Ｇｉがアサートされる次の時間まで飽和状態に保つ。信号ＦＦｄｇを無効にするフリップフロップは、別のＡＮＤ論理ゲート７６を介して発生して、共鳴クロックドメイン１６中のすべてのフリップフロップに分配される。ＦＦｄｇがアサートされるとき、ドメイン１６中のすべてのフリップフロップは無効にされ、どんな新しい入力にもラッチしない。図５のＡＮＤ論理ゲート７６は、GiがアサートされたときまたはＤＦＦｅｎがディアサートされたときにＦＦｄｇが正確にアサートされることを確実にする。対称的に、ＦＦｄｇは、GiがディアサートされてＤＦＦｅｎがアサートされるときにのみ、ディアサートされる。その場合、フリップフロップは有効にされ、その状態は、共鳴クロックＲＣＬＫと同期してアップデートされる。他の簡単な実施は、ＤＦＦｅｎをアサートするために予定された数のサイクルを待機するという考えを全体的に組み込む、サーキット７０の作動の観点において可能である。
【００６４】
クロックゲート論理の代換的な実施では、飽和カウンタ７４は、予定された基準電圧と共鳴クロックの振幅とを比べるクロック化された比較器に取り替えられる。Giがアサートされると、比較器は無効にされ、信号ＤＦＦｅｎはディアサートに保たれる。Giがディアサートされると、比較器は有効にされる。共鳴のクロック振幅が予定された電圧レベルに到達するとすぐに、信号ＤＦＦｅｎはアサートされる。ＤＦＦｅｎをアサートするために共鳴クロックのレベルをダイナミックに検出するという考えに基づく、他の代換的な実行も、可能である。
【００６５】
図６（ａ）は、全体的に８０で示された、上で説明したゲート化可能技術と互換性のあるように構成される例示的なフリップフロップを示す。フリップフロップ８０は、共鳴クロックドメイン内における基本的な正弦波形のクロック波形ＲＣＬＫと共に、個々のフリップフロップを無効にするための信号ＦＦｌｇと、共鳴ドメイン内のすべてのフリップフロップを無効にするための信号ＦＦｄｇとの両方に接続して、使用できる。図６（ａ）は、このような粗および微細ゲートに適応するための基本的なバージョンを示し、一方、図６（ｂ）は、全体的に８２で示された、追加的なリセットおよびスキャン機能で構成される、別の例示的なフリップフロップを示す。共通の要素は、同様の参照番号で同定される。
【００６６】
図６（ａ）および図６（ｂ）の両方を参照すると、信号ＦＦｌｇまたはＦＦｄｇのいずれかがアサートされると、供給ＶｄｄからのＲＣＬＫによって駆動される２つのプリチャージＰＭＯＳ装置９０、９２を分離するために、２つのＰＭＯＳ装置８４、８６が信号ＦＦｇによって駆動される。この信号ＦＦｇはＦＦｌｇとＦＦｄｇに応答するOR論理ゲート８８を介して発生されるものである。その結果、フリップフロップ８０、８２は、全体的に９４で示されたクロス結合したＮＡＮＤゲートに格納されたそれらの現在の状態を保持する。ＦＦｌｇとＦＦｄｇの両方がディアサートされると、ＦＦｇによって駆動された２つのＰＭＯＳ装置８４、８６は、供給レールＶｄｄとの接続を確立し、フリップフロップ状態は、共鳴クロックＲＣＬＫと同期してアップデートされる。有効なゲートを有するフリップフロップ８０、８２の多数の代換的な実施も、可能である。例えば、ＦＦＮｇ（ＦＦｇの逆）によって駆動されるＮＭＯＳ装置は、９６で全体的に示されてＲＣＬＫによってクロック化されるように構成されるＮＭＯＳフッター（評価ツリー）と、グラウンドとの間に挿入でき、ＦＦｇによって駆動される２つのＰＭＯＳ装置８４、８６に取って代わる。
【００６７】
共鳴クロック信号およびゲート機能に対して好適なフリップフロップの作動と構成に関する詳細な説明は、米国特許公報第２００７／００９６９５７号で見出すことができ、その全体の開示は本明細書中に参照として組み込まれる。
【００６８】
図６（ａ）のフリップフロップ８０は、セット／リセット機能およびスキャンをサポートするように構成できる。リセットおよびスキャンを有する例示的な実施は、フリップフロップ８２として図６（ｂ）に示されている。反対の極性信号ＲおよびＲｎは、クロス結合したＮＡＮＤペア９４にリセット入力を提供するために使用される。また、信号ＲＮもまた、評価ツリー９６中の２つのＮＭＯＳ装置へのリセット入力を提供するために使用される。信号ＳＥは、例えば、フリップフロップ８２への入力としてデータとスキャンデータとの間で選択するためのマルチプレクサ９８によって使用される。この例示的な場合では、リセット信号ＲとＲｎは、フリップフロップ８２のリセットを強制して、ＮＭＯＳトランジスタ１００、ＮＡＮＤ論理ゲート１０２を通したスキャンを無効にする。
【００６９】
開示されたシステムおよび方法の１つの態様は、キャパシタンスとインダクタンスの適切な選択を通して共鳴クロックドメイン１６のエネルギー効率の高い設計を伴う。設計方法論は、共鳴クロックドメインに関する線質係数Ｑによって動かされる。Ｑ因子は、以下の導出で示されているような、それぞれの共鳴クロックドメインの従来型のクロッキングに関する共鳴クロッキングの相対的効率を決定する。１クロック周期間において、低から高へ、そして、低に戻る、クロックネットワークのキャパシタンスＣｉを切り換えるときに消散するエネルギーは、Ｅｃ＝Ｃｉ Ｖ２である。
【００７０】
共鳴モードでは、１サイクルの間に消散するエネルギーは、ほぼＥｒ＝２（Ｒｉ Ｃｉ／（Ｔ／２））Ｃｉ Ｖ２と等しく、ここで、Ｔは、（共鳴クロックのクロック周期でもある）グローバルな基準クロックの期間であり、Ｒｉは、共鳴クロックネットワークの全抵抗である。したがって従来型のクロッキングに亘る共鳴の相対的な消散Ｅｒ／Ｅｃは、方程式：Ｅｒ／Ｅｃ＝４Ｒｉ Ｃｉ／Ｔでほぼ与えられる。
【００７１】
エネルギー効率を最大にするため、インダクタＬｉは、クロックジェネレータを駆動するグローバルな基準クロックＣＬＫの周波数ｆ＝１／Ｔと共鳴システムの固有周波数が等しくなるように、選択することができる。上記の方程式に代入すると、私たちは、
【数２】
2010511942.tif 000004
を得る。ここで、Ｑは共鳴システムに関する線質係数Ｑとして知られている。（従来型のネットワークとその共鳴の対応物とのキャパシタンスが同じであると仮定すると）Ｑは、共鳴クロッキングで達成可能な相対的な電力節約の指標を供給するということになる。例えば、共鳴クロッキングによって５倍低いエネルギー散逸を達成するためには、Ｑは５と等しくなるべきである。
【００７２】
いくつかの場合、開示されたクロック分配ネットワークアーキテクチャは、融通性ならびに処理および作動状態との互換性を提供するために選択された範囲のＱ値内の共鳴クロックドメインを配備する。例えば、１つの可能なＱ値の範囲は、約２と約２０との間にある。そのような下側のＱ値は、より減少したエネルギー効率のクロックネットワーク作動に対応しているが、それにもかかわらず、これらは、駆動されるクロックジェネレータ４６、５６およびその代替手段を有するクロックネットワークアーキテクチャのコンテキストで要望されうる。特に、低いＱ値（すなわち、１０未満）を有する共鳴クロックネットワークは、依然として実質的な電力節約をもたらすことができ（例えば、Ｑ＝５に対して、エネルギー節約は約８０％である）、グローバルな基準クロックが共鳴から、すなわち、共鳴クロックドメイン１６のキャパシタンスとインダクタンスによって確立された固有共鳴周波数から、約１５％または約２５％オフセットされるときでさえ、これらの最大のエネルギー効率近くで駆動できる。他方では、より高いＱ値（例えば、約２０または約３０より上）を有する共鳴クロックネットワークでは、それを駆動するグローバルな基準周波数からのシステムの固有周波数におけるわずかな逸脱も、エネルギー効率の劇的な劣化をもたらしうる。従って、システムが固有周波数で最大効率で作動することを許容するために、（駆動と対照的な）自己共鳴クロックジェネレータを有する高いＱ共鳴クロックネットワークを配備できる。
【００７３】
より一般的に、本明細書に記載された駆動クロックドメインは、有害な結果無しに固有共鳴周波数から動作周波数をオフセットできるように、構成できる。ネットワークがプロセス変動または他の状況によるオフ共鳴を実行できるため、各サーキットドメインは、各サーキットドメインに関する線質係数（Ｑ）が処理許容範囲と他の変動の予測とで確立された制限よりも下に保たれるように、構成される。
【００７４】
開示されたクロック分配ネットワークアーキテクチャのもう一つの態様によると、共鳴クロック分配ネットワークの最も低いレベルでそれぞれのグリッドを選択的に接続することによって、異なる共鳴クロックドメインにわたってスキューを減少させることは、可能である。本明細書に開示されたスキュー管理技術の実施中に、このような相互接続された共鳴クロックドメインは、互いに独立してクロックゲート化できない。電気的に隔離されている共鳴クロックドメインの場合などといった、いくつかの場合では、開示されたスキュー管理技術は、共鳴クロックドメインにわたってスキューを最小化するか、または取り除くためにＤＬＬベースのアプローチを伴い、含んでいる。共鳴クロックドメインにわたるスキュー管理のためのＤＬＬｓの使用を許可する開示されたアーキテクチャの１つの特性は、グローバルな基準クロックの周波数でクロックドメインのすべてが作動するということである。開示されたアーキテクチャにおいて使用されるＤＬＬベースの手法の別の特徴は、共鳴クロックドメインの正弦波形のクロック波形を比較的鋭い立ち上がりエッジを有する従来型の方形クロック波形に変換するためにフリップフロップ要素を使用することである。そして、これらの波形は、相対的な位相差に対して比較されうる。他の場合では、（共鳴または非共鳴にかかわらず）ドメイン間のスキューを最小化するようになされた調整は、後述するように、任意の位相比較または他のフィードバックに独立した制御信号に基づいてなされうる。
【００７５】
図７（ａ）から図７（ｃ）は、減少用のＤＬＬベースの技術の例示的な実施形態を示し、図７（ｄ）は、外部の制御信号に基づくスキュー管理の例示的な実施形態を示す。示された実施形態の１つ以上の態様を組み合わせたものを含む、多くの追加的な実施形態が可能である。
【００７６】
図７（ａ）に示される技術は、例えば、上述したクロック分配ネットワークに従って配列されたデジタルシステムにおける、２つの共鳴クロックドメイン１０６、１０８（共鳴クロックドメイン１および共鳴クロックドメイン２）の間のスキューを管理する。そのために、それぞれの共鳴クロックドメイン１０６、１０８は、図１とともに記述されたクロックジェネレータ２０およびインダクタ２２のようなそれぞれのクロック生成回路を含んでいる。全体的に１１０で示されるスキュー管理サーキットは、２つのクロックドメイン１０６、１０８を共に結合し、１対のフリップフロップ１１２、１１４（ＦＦ１およびＦＦ２）、位相検出器１１６、コントローラ１１８、１対のカウンタ１２０、１２２（カウンタ１およびカウンタ２）、および、基準クロックＣＬＫをそれぞれのドメイン１０６、１０８へ運ぶ経路中に配置されたデジタル制御された遅延線１２４、１２６（ＤＣＤＬ１およびＤＣＤＬ２）といった、１対の調整可能な遅延要素を含んでいる。作動中の、それぞれの２つの共鳴クロックドメイン１０６、１０８において、分配グリッドネットワーク１２８のリーフ（leaves）での正弦波形のクロック波形は、対応するフリップフロップ１１２または１１４（ＦＦ１またはＦＦ２）をクロック化するために使用される。正弦波形のクロック波形は、位相検出器１１６を使用して直通信号方式で信号の位相差を比較できる、鋭いエッジを有する対応する前記信号を発生させるように、フリップフロップ１１２、１１４へのクロック入力として提供する。また、位相検出器１１６は、２つのフリップフロップ１１２、１１４の間で導出される出力エッジを特定できる。位相検出段階の結果に依存して、コントローラ１１８は、２つのカウンタ１２０、１２２の一方または両方のカウント値を更新する適切な信号を出す。代換的な実施形態は、時間とともに比較の結果を追跡記録または統合するために、他の装置を利用できる。示された例示的な場合では、カウントは、対応する遅延線１２４、１２６の遅延を設定して、かつ対応する共鳴クロックドメイン１０６、１０８のそれぞれのクロックジェネレータ２０へのそれらのグローバルな基準クロック信号ＣＬＫの到着時間をシフトさせるために使用される。例えば、ＦＦ１出力がＦＦ２出力の前にあるなら、カウンタ１は、クロックドメイン１へのＣＬＫの到着を遅延させるためにインクリメントされ、カウンタ２は、クロックドメイン２へのＣＬＫの到着を早めるためにデクリメントされる。コントローラ１１８は、フリップフロップ出力のトグル回数の差が指定された範囲内に下がるか、または、導出される出力エッジがＦＦ１とＦＦ２との間を交互に行うようになるまで、到着時間がサイクル毎に調整され続けるように、構成できる。その時、遅延線への更なる調整は、全くなされない。スキュー調整のこの処理を通して、共鳴クロックドメイン１０６、１０８のフリップフロップは、何らの誤った状態もラッチされないことを保証するために、リセットに保たれる。
【００７７】
図７（ｂ）は、上述したＤＬＬベースのスキュー管理の技術が、共鳴クロックドメイン１３０（共鳴ドメイン１）と従来型のクロックドメイン１３２（非共鳴ドメイン２）に関連して実施される、代換的な実施形態を示す。従来型のクロック化されたドメインがかかわるとき、従来型のクロックドメイン１３２のリーフ（leaves）からの「方形」のクロック信号は、位相検出器（または、比較器）１１６に直接入力できる。しかしながら、この場合、方形クロック波形は、ちょうど共鳴クロックの場合のように、フリップフロップ１１４への入力として提供されるので、フリップフロップ処理から起こる位相の任意の変化は、比較の両側に等しく影響する。
【００７８】
図７（ｃ）は、遅延が調整される方法を含む代替の設計を示す他の実施形態を対象とする。具体的には、２つのクロックドメイン１３４、１３６の１つだけが、基準クロックＣＬＫを運ぶ経路上に配置された遅延要素を有している。この場合、コントローラ１３８は、単一のデジタル制御された遅延線１４２を制御するために時間にわたる位相差を追跡記録するための、単一のカウンタ（または、他のインテグレーター）１４０のみに指示する。二段階調整によって提供された範囲が不要であるか、または、レイアウトまたは他の設計指針に基づいて要望されるとき、単一（または片側）遅延調整を有するものが、使用されうる。他方では、二段階調整は、単一でより大きい遅延線よりも小さい２つの遅延線を含むことがより便利である場合に、有用でありうる。単一の遅延線にかかわる場合では、遅延線が位置している経路は、所望に応じて、共鳴クロックドメインまたは非共鳴クロックドメインのどちらかに通じることができる。
【００７９】
図７（ｄ）は、クロックドメインからの位相差フィードバックに基づかない遅延調整の技術を示す。この技術は、フィードバックベースの技術に代わる手段として、または、フィードバックも利用可能である設計における無効（override）もしくは二次調整の技術として、使用できる。この例示的な場合では、２つの共鳴クロックドメイン１４４、１４６の間の遅延調整は、（例えば、フィードバックに関係ない）適宜の遅延値を設定、またはプログラムするように構成された２つの制御信号（制御信号１と２）にかかわる。代換的な実施形態は、（図７（ｂ）とともに上述したような）１または２以上の非共鳴クロックドメイン、または、（図７（ｃ）とともに上述したような）単一の調整可能遅延要素のみを対象とするための単一の制御信号のみにかかわることができる。制御信号は、クロックドメイン外部で独立した供給源（図示せず）によって発生した、または、供給源から受信した信号を構成しうる。制御信号は、遅延素子１４８、１５０の一度の調整で利用でき、または、所望に応じて、その後の調整を行うように提供できる。このため、スキュー管理技術は、遅延調整を実現するために制御信号に応答するように構成された１または２以上のコントローラ１５２をともなうことができる。コントローラ１５２は、必要ではないが、任意の所望の程度で統合でき、そして、ＤＬＬベースの調整にかかわる場合ではコントローラ１１８（図７（ａ））とも統合できる。
【００８０】
図８（ａ）から図８（ｅ）は、８ビットのカウンタ入力、粗遅延調整、および微細遅延調整を有する、例示的なデジタル制御遅延線（ＤＣＤＬ）を示す。いずれか１または２以上のこれらのＤＣＤＬｓは、上述したスキュー管理技術と組み合わせて使用できる。
【００８１】
図８（ａ）は、開示されたスキュー低減方法における使用に好適な、デジタル制御された遅延線の可能な実施のブロック図を与える。この設計では、対応するカウンタからのカウントは、８ビット値である。遅延線は、粗遅延調整要素および微細遅延調整要素を含んでいる。粗遅延調整は、カウント値の最上位ビット７〜４を使用して実行されるが、微細密遅延調整は、最下位ビット３〜０を使用して実行される。それぞれの粗調整要素は、図８（ｂ）に示されたものなどのように、各それぞれについて４ビットの、４つのカスケードセグメントを含んでいる。例えば、ビット６が設定されると、クロック信号の更なる遅延は、４つのインバータに比例する。概して、ｎビットカウンタのビットｉに対応するセグメントに対して、インバータの数は、2i - n/2と等しい。２つのマルチプレクサは、不均一な立ち上がりおよび立ち下がりエッジ遅延をもたらしうるプルアップおよびプルダウン電流の間の不整合を防止する。図８（ｃ）は、立ち上がりおよび立ち下がりエッジ遅延がほぼ等しく保たれることを保証するために２つの逆並列微細遅延セグメントに依存する微細遅延要素のブロックレベル図を与える。微細遅延セグメントの可能な実施は、図８（ｄ）に示されている。この設計に関するさらなる情報は、１９９６年４月の、IEEE JSSC, v.30, no. 4, pp. 412-422における、Dunning, J.他著の、「An All-Digital Phase-Locked Loop with 50-Cycle Lock Time Suitable for High-Performance Microprocessors」（その全体の開示は、本明細書中に参考として組み込まれる）、記事中の、向上した線形性を有する設計に関連して、見出されうる。センタートランジスタＭ８およびＭ９は、インバータとして機能する。保たれている二進数加重のトランジスタは、インおよびアウトの間の遅延を変えるためのデジタル制御された電流源として作用する。補助トランジスタは、より大きいスイッチからの寄生性（parasitics）による小さい有効幅で増大した遅延を補うために使用され、それ故、遅延線の線形形を向上する。関連コード化テーブルは、図８（ｅ）に示されている。
【００８２】
上述したインタードメインスキュー調整方法の多数の代換的な実施も、可能である。いくつかの場合、上述したように、２つの遅延線に換えて、単一の遅延線を使用できる。位相検出器は、１９９７年１１月の、Proceedings of the IEEE International Test Conferenceのpp.445-449の、Favalli, M.他著の「Testing Scheme for IC Clocks」（その全体の全体の開示が本明細書中に参照として組み込まれる）といったさまざまな既知の方法で実施できる。そのうえ、開示された方法は、複数のクロックドメインにかかわる場合に適応するよう多くの方法で拡張することができる。１つの可能な手法は、他のすべてのドメインを調整する基準ドメインとしてクロックドメインの１つを指定することである。ドメインは、一度に一つ、調整される。各ドメインと基準との間のスキューが指定された範囲内にある場合、任意の２つのドメイン間のスキューは、ほぼ同じ範囲内にあるだろう。
【００８３】
上述したスキュー管理技術のいずれか１または２以上は、作動中の変化から起こる遅延調整シナリオにかかわる状況で有用でありうる。例えば、共鳴および非共鳴ドメインの両方にかかわるアーキテクチャは、電圧供給変化（例えば電圧スケーリング）による非共鳴ドメインの操作上のタイミング変化に対処するための遅延調整の利益を得ることができる。例えば、その共鳴ドメインのタイミングは影響を受けないが、非共鳴ドメインの作動上のタイミングは低い供給電圧で減速する。また、フィードバックまたは外部の制御信号に基づく遅延調整は、異なるドメイン間における任意の得られるクロックスキューを最小化することができる。同様に、遅延調整は、周波数スケーリングのコンテキストで有用でありうる。これらの場合において、基準クロック周波数における変化は、共鳴クロックドメインにおけるタイミングに影響しうるが、非共鳴ドメインにおいて影響しえない。
【００８４】
上述したように、開示されたアーキテクチャは、ＳｏＣ設計方法論および既存の電力減少手法と互換性がある。開示されたアーキテクチャは、モバイル機器、小型装置、グラフィックスチップ、またはバッテリーを使用する任意の用途を含む、さまざまな用途で適用可能である。これらは、ベクトル処理ユニットおよびマルチコアアーキテクチャといった、並列化可能な用途における大幅な節約とともに、ＤＳＰ用途およびマルチメディアＣＰＵといった、スループット集約的なコンテキストにおいて、強力な利点を提供する。
【００８５】
特定の事例を参照して本発明について説明したが、これらは例示目的のみを意図しており、本発明の制限を意図してはいない。当業者であれば、本発明の趣旨と範囲から逸脱せずに、変化、追加、および／または、削除を、開示された実施形態に対して行い得ることは、明らかであろう。
【００８６】
上述の説明は、理解の明確化のためにのみ与えられており、不必要な制限がこの説明から理解されるべきではない。当業者であれば、本発明の範囲内における修正は、明らかであろう。
【図面の簡単な説明】
【００８７】
【図１】図１は、本開示の１つの態様による階層的なクロック分配ネットワークアーキテクチャの概略図を示す。
【図２（ａ）】図２（ａ）は、本開示のさらなる態様による図１のクロック分配ネットワークアーキテクチャの共鳴クロックドメインに対する例示的なクロック分配ネットワークである。
【図２（ｂ）】図２（ｂ）は、本開示のさらなる態様による図１のクロック分配ネットワークアーキテクチャの共鳴クロックドメインに対する例示的なクロック分配ネットワークである。
【図３】図３は、図１のクロック分配ネットワークアーキテクチャを介して分配されたグローバルな基準クロックと同じ周波数の、基本的に正弦波形の単相の共鳴クロック波形を発生させるために、図２（ａ）または図２（ｂ）の共鳴クロックドメインの実施形態において使用できる例示的なクロックジェネレータの一実施形態を示す。
【図４】図４は、図２（ａ）または図２（ｂ）の共鳴クロックドメインの別の実施形態に使用できる例示的な二相クロックジェネレータを示す。
【図５】図５は、本開示の他の態様による全体の共鳴クロックドメインのクロックゲーティングを有する共鳴クロック生成の実現例を示す。
【図６（ａ）】図６（ａ）は、共鳴クロックドメイン内において基本的に正弦波形のクロック波形を用いて、個々のフリップフロップを無効にするためのゲート信号と、共鳴クロックドメイン内における全てのフリップフロップを無効にするための図５の技術と共に、使用できる例示的なゲートのフリップフロップを示す。
【図６（ｂ）】図６（ｂ）は、共鳴クロックドメイン内において基本的に正弦波形のクロック波形を用いて、個々のフリップフロップを無効にするためのゲート信号と、共鳴クロックドメイン内における全てのフリップフロップを無効にするための図５の技術と共に、使用できる例示的なゲートのフリップフロップを示す。
【図７（ａ）】図７（ａ）は、本開示の他の態様によるクロック分配ネットワークアーキテクチャにおける２つのクロックドメインの間のスキューを減少するためのDLLベースの技術および外部制御技術の実行例を示す。
【図７（ｂ）】図７（ｂ）は、本開示の他の態様によるクロック分配ネットワークアーキテクチャにおける２つのクロックドメインの間のスキューを減少するためのDLLベースの技術および外部制御技術の実行例を示す。
【図７（ｃ）】図７（ｃ）は、本開示の他の態様によるクロック分配ネットワークアーキテクチャにおける２つのクロックドメインの間のスキューを減少するためのDLLベースの技術および外部制御技術の実行例を示す。
【図７（ｄ）】図７（ｄ）は、本開示の他の態様によるクロック分配ネットワークアーキテクチャにおける２つのクロックドメインの間のスキューを減少するためのDLLベースの技術および外部制御技術の実行例を示す。
【図８（ａ）】図８（ａ）は、図７（ａ）から図７（ｄ）の技術に関連して使用するための８ビットカウンター入力、粗遅延調整、および、微細遅延調整での、デジタル制御遅延線（ＤＣＤＬ）を示す。
【図８（ｂ）】図８（ｂ）は、図７（ａ）から図７（ｄ）の技術に関連して使用するための８ビットカウンター入力、粗遅延調整、および、微細遅延調整での、デジタル制御遅延線（ＤＣＤＬ）を示す。
【図８（ｃ）】図８（ｃ）は、図７（ａ）から図７（ｄ）の技術に関連して使用するための８ビットカウンター入力、粗遅延調整、および、微細遅延調整での、デジタル制御遅延線（ＤＣＤＬ）を示す。
【図８（ｄ）】図８（ｄ）は、図７（ａ）から図７（ｄ）の技術に関連して使用するための８ビットカウンター入力、粗遅延調整、微細遅延調整での、デジタル制御遅延線（ＤＣＤＬ）を示す。
【図８（ｅ）】図８（ｅ）は、図７（ａ）から図７（ｄ）の技術に関連して使用するための８ビットカウンター入力、粗遅延調整、および、微細遅延調整での、デジタル制御遅延線（ＤＣＤＬ）を示す。
【図１】
2010511942.tif 000005
【図２（ａ）】
2010511942.tif 000006
【図２（ｂ）】
2010511942.tif 000007
【図３】
2010511942.tif 000008
【図４】
2010511942.tif 000009
【図５】
2010511942.tif 000010
【図６（ａ）】
2010511942.tif 000011
【図６（ｂ）】
2010511942.tif 000012
【図７（ａ）】
2010511942.tif 000013
【図７（ｂ）】
2010511942.tif 000014
【図７（ｃ）】
2010511942.tif 000015
【図７（ｄ）】
2010511942.tif 000016
【図８（ａ）】
2010511942.tif 000017
【図８（ｂ）】
2010511942.tif 000018
【図８（ｃ）】
2010511942.tif 000019
【図８（ｄ）】
2010511942.tif 000020
【図８（ｅ）】
2010511942.tif 000021
【国際調査報告】
2010511942.tif 000022
2010511942.tif 000023
2010511942.tif 000024
2010511942.tif 000025
2010511942.tif 000026