(57)【要約】  半導体構造（３００）は、半導体基板（３０１）を有する。前記半導体基板（３０１）の上に電気絶縁材料の層（３０４）が形成されている。前記電気絶縁材料の層（３０４）に導電性の特徴（３１２）が形成されている。前記導電性の特徴（３１２）と前記電気絶縁材料の層（３０４）の間に第１の半導体材料の層（３２０）が形成されている。
2010541243.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（３０１）と、
前記半導体基板（３０１）の上に形成された電気絶縁材料の層（３０４）と、
前記電気絶縁材料の層（３０４）に形成された導電性の構造物（３１２）と、
前記導電性の構造物（３１２）と前記電気絶縁材料の層（３０４）との間に形成された第１の半導体材料の層（３２０）とを備える、半導体構造（３００）。
【請求項２】
前記第１の半導体材料の層（３２０）は、前記導電性の構造物（３１２）と前記半導体材料の層（３２０）の間の界面（４２０）にショットキーバリアが形成されるように適合されている、請求項１に記載の半導体構造（３００）。
【請求項３】
前記導電性の構造物（３１２）は銅を含み、前記第１の半導体材料の層（３２０）は酸化亜鉛を含む、請求項２に記載の半導体構造（３００）。
【請求項４】
前記導電性構造物（３１２）の材料が前記絶縁材料の層（３０４）に拡散するのを低減するように適合された拡散バリア層（３０５）を更に備え、前記拡散バリア層（３０５）は、前記第１の半導体材料の層（３２０）と、前記電気絶縁材料の層（３０４）の間に形成されている、請求項１に記載の半導体構造（３００）。
【請求項５】
前記導電性の構造物（３１２）上に形成された第２の半導体材料の層（３２１）を更に備える、請求項１に記載の半導体構造（３００）。
【請求項６】
前記第１の半導体材料の層（３２０）と前記第２の半導体材料の層（３２１）とは実質的に同じ材料を含む、請求項５に記載の半導体構造（３００）。
【請求項７】
前記導電性の構造物（３１２）はドープされた半導体材料を含み、前記第１の半導体材料の層（３２０）のドープは、前記導電性の構造物（３１２）の前記ドープと逆である、請求項１に記載の半導体構造（３００）。
【請求項８】
電気絶縁材料の層（３０４）を有する半導体基板（３０１）を提供するステップと、
前記電気絶縁材料の層（３０４）に凹部（３０９）を形成するステップと、
前記凹部（３０９）に第１の半導体材料の層（３２０）を堆積させるステップと、
前記第１の半導体材料の層（３２０）上に導電性の構造物（３１２）を形成するステップとを含み、前記導電性の構造物（３１２）の少なくとも一部が前記凹部（３０９）内に形成される半導体構造（３００）の製造方法。
【請求項９】
前記第１の半導体材料の層（３２０）の材料は、前記第１の半導体材料の層（３２０）と、前記第１の半導体材料の層（３２０）上に堆積される金属層（３０６）の間の界面（４２０）にショットキーバリアが形成されるように適合されている、請求項８に記載の方法。
【請求項１０】
前記金属層（３０６）は銅を含み、前記第１の半導体材料の層（３２０）は酸化亜鉛を含む、請求項９に記載の方法。
【請求項１１】
前記電気絶縁材料の層（３０４）と前記第１の半導体材料の層（３２０）の間に拡散バリア層（３０５）を形成するステップを更に含み、前記拡散バリア層（３０５）は、前記導電性の構造物（３１２）の材料が前記絶縁材料の層（３０４）に拡散するのを低減するように適合されている、請求項８に記載の方法。
【請求項１２】
前記導電性の構造物（３１２）上に第２の半導体材料の層（３２１）を形成するステップを更に含む、請求項８に記載の方法。
【請求項１３】
前記第１の半導体材料の層（３２０）と前記第２の半導体材料の層（３２１）とは実質的に同じ材料から形成される、請求項１２に記載の方法。
【請求項１４】
前記導電性の構造物（３１２）の前記形成は、ドープされた半導体材料の層を堆積するステップを含み、前記第１の半導体材料の層（３２０）のドープは、前記導電性の構造物（３１２）の前記ドープとは逆である、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、集積回路の製造に関し、より詳細には、集積回路の回路素子を接続している導電ラインの形成に関する。
【背景技術】
【０００２】
集積回路は、基板に形成された、例えばトランジスタ、コンデンサ、抵抗などの個々の回路素子を数多く有する。これらの素子は、導電ラインによって内部的に接続され、メモリデバイス、論理デバイス、およびマイクロプロセッサなどの複雑な回路を形成している。最新の集積回路中の回路素子の接続に必要なすべての導電ラインを収納するために、導電ラインが、積層された複数の階層に形成されうる。異なる階層に設けた導電ラインを接続するために、階層間を分離している誘電層にコンタクトビアが形成される。続いて、このビアに導電材料が埋め込まれる。
【０００３】
ここで、従来技術に係る導電ラインの形成方法を、図１ａ〜１ｂを参照して説明する。図１ａは、従来技術に係る導電ラインの形成方法の最初の段階における半導体構造１００の模式断面図を示す。
【０００４】
半導体基板１０１が提供される。半導体基板１０１は、複数の回路素子を有し、任意選択で相互接続階層の下層の導電ラインを有しうる。半導体基板１０１の上に、第１の誘電層１０２が形成される。誘電層１０２にトレンチ１０７が形成される。トレンチ１０７に、導電材料（例えば、銅などの金属）を含むトレンチ埋め込み１１１が設けられる。トレンチ埋め込み１１１は、導電ラインを形成する。拡散バリア層１１０が、第１の誘電層１０２からトレンチ埋め込み１１１を分離している。このため、トレンチ埋め込み１１１の材料が第１の誘電層１０２に拡散するのが阻止されると共に、トレンチ埋め込み１１１と第１の誘電層１０２の誘電材料間の密着性が向上しうる。半導体基板１０１は、堆積、酸化、イオン注入、エッチングおよびフォトリソグラフィの各種高度技術など、当業者に周知の方法によって形成されうる。
【０００５】
半導体基板１０１の上にエッチストップ層１０３が形成される。エッチストップ層１０３は、第１の誘電層１０２の表面に加えて、トレンチ埋め込み１１１の露出されている上面も覆う。エッチストップ層１０３上に第２の誘電層１０４が形成される。第２の誘電層１０４は、第１の誘電層１０２と実質的に同じ材料を含んでもよい。エッチストップ層１０３と第２の誘電層１０４とは、化学気相成長法、プラズマ化学気相成長法、スピンコートなど、当業者に周知の方法によって形成されうる。
【０００６】
第２の誘電層１０４に、コンタクトビア１０８とトレンチ１０９とが形成される。コンタクトビア１０８の形成では、第２の誘電層１０４の、コンタクトビア１０８を形成する表面の部分を覆わないマスク（図示せず）が、フォトリソグラフィにより形成される。次に、エッチングプロセスが実施される。このために、第２の誘電層１０４の材料を選択的に除去するが、エッチストップ層１０３は実質的に残すように適合されたエッチャントに、半導体構造１００が露出されうる。このため、エッチング前線が、エッチストップ層１０３に達すると直ちに、エッチングプロセスが停止しうる。
【０００７】
エッチングプロセスは異方性でもよい。異方性エッチングでは、エッチング表面から材料が除去される速度は、表面の向きによって変わる。半導体基板１０１の表面に実質的に平行である、エッチング表面の実質的に水平な部分のエッチング速度は、エッチング表面の傾斜部分のエッチング速度よりも著しく高い。このため、マスクの下の材料が実質的に除去されず、ビア１０８に、実質的に垂直な側壁が得られる。
【０００８】
その後、マスクが除去されて（この除去は、当業者に公知のレジスト除去プロセスによって実施することができる）、トレンチ１０９が形成される。コンタクトビア１０８の形成と同様に、トレンチ１０９は、フォトリソグラフィにより半導体構造１００上にマスクを形成し、異方性エッチングプロセスを実施することによって形成されうる。
【０００９】
その後、エッチストップ層１０３の、コンタクトビア１０８の底部に露出している部分が除去されうる。エッチストップ層１０３の露出部分は、エッチストップ層１０３の材料を選択的に除去するが、第２の誘電層１０４の材料とトレンチ埋め込み１１１の材料とを実質的に残すように適合されたエッチングプロセスによって除去されうる。
【００１０】
半導体構造１００上に拡散バリア層１０５が堆積されうる。より詳細には、拡散バリア層１０５は、トレンチ１０９とコンタクトビア１０８の側壁および底部を覆ってもよい。これは、化学気相成長法、プラズマ化学気相成長法および／またはスパッタ堆積などの周知の方法によって行うことができる。次に、拡散バリア層１０５上に導電材料（例えば銅）の層１０６が形成される。このために、当業者に周知の電解めっき法が使用されうる。
【００１１】
拡散バリア層１０５は、窒化チタン、タンタルおよび／または窒化タンタルなどの材料を含み、これらの材料は、第２の誘電層１０４や半導体構造１００の他の部分への層１０６の導電材料の拡散を阻止することができる。より詳細には、従来技術に係る導電ラインの形成方法では、導電材料は銅を含み、拡散バリア層１０５は、半導体構造１００に形成される電界効果トランジスタなどの回路素子への銅の拡散を阻止することができる。これにより、銅が電界効果トランジスタの機能に悪影響を与えるのを阻止することができる。
【００１２】
図１ｂは、従来技術に係る導電ラインの形成方法の後の段階における半導体構造１００の模式断面図を示す。半導体構造１００の表面が、例えば、公知の化学機械研磨プロセスによって平坦化されうる。平坦化では、拡散バリア層１０５と層１０６のうち、トレンチ１０９とコンタクトビア１０８の外に存在する部分が除去され、半導体構造１００の表面を、実質的に平坦にすることができる。トレンチ１０９内に残った層１０６の部分が導電ライン１１２を形成する。コンタクトビア１０８内に残った層１０６の部分が、トレンチ１０９内の導電ライン１１２とトレンチ１０７内のトレンチ埋め込み１１１との間に導通を与える。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
半導体構造１００内の構造が微細化されると、トレンチ１０７，１０９とコンタクトビア１０８も微細化され、トレンチ１０７，１０９とコンタクトビア１０８内の導電材料の量も減少する。このような微細化により、個々の特徴の電気抵抗、特に導電ライン１１２の電気抵抗が上昇し、これにより信号伝達の遅延が大きくなり、ライン損失によって発生する熱量が増大する。このため、特徴を微細化する際には、導電ライン１１２の電気抵抗を制御することが望ましいと考えられる。
【００１４】
導電ライン１１２の電気抵抗は、導電ライン１１２への電荷キャリアの散乱に影響されうる。より詳細には、電荷キャリアの散乱は、層１０６の材料の粒子境界と、導電ライン１１２と半導体構造１００の他の構成要素の間の界面とに発生しうる。
【００１５】
従来技術では、層１０６の材料の粒子径を制御することによって、結晶粒界で電荷キャリアの散乱が発生する可能性を低下させることが提案されており、この制御は、層１０６の形成に使用するプロセスのパラメータの変更および／またはアニールプロセスによって行うことができる。しかし、導電ライン１１２の寸法が約１００ｎｍ以下に微細化されているため、導電ライン１１２と半導体構造１００の他の構成要素の間の界面における電荷キャリアの散乱が、導電ライン１１２の導電性に影響しうる。
【００１６】
図２は、導電ライン１１２と第２の誘電層１０４の間の界面の模式バンドチャート２００を示す。簡潔を期するために、従来技術に係る導電ラインの例においては、導電ライン１１２中の電気伝導に大きく寄与しない拡散バリア層１０５を省略している。
【００１７】
図２において、第１の座標軸２０１は基板１０１の表面に実質的に平行な横方向における位置を示し、第２の座標軸２０２は電子のエネルギーを示す。線２０５は、導電ライン１１２と第２の誘電層１０４の間の界面の位置を示す。導電ライン１１２中の金属のバンド構造を線２０５の左側に、層１０４の絶縁材料のバンド構造を、線２０５の右側にそれぞれ示す。
【００１８】
導電ライン１１２の材料は、伝導帯２０６とバンド間エネルギーギャップ２０７とを有する。線２１１は、半導体構造１００のフェルミ準位を示す。当業者が理解するように、フェルミ準位２１１は、半導体構造１００にわたって実質的に一定であり、フェルミ準位２１１よりエネルギーの低い電子状態は、電子によって占有されている確率が高いのに対し、フェルミ準位より高いエネルギーの電子状態は、電子によって占有されている確率が低い。導電ライン１１２は、金属を含む場合には、フェルミ準位２１１が伝導帯２０６内に位置し、伝導帯２０６が電子によって部分的に占有される。
【００１９】
第２の誘電層１０４の材料は、価電子帯２０８と伝導帯２１０とを有し、両者がバンド間エネルギーギャップ２０９によって分離されている。第２の誘電層１０４は、電気絶縁材料を含む場合には、フェルミ準位２１１がバンド間エネルギーギャップ２０９内に位置する。このため、価電子帯２０８は電子によって占有されるが、伝導帯２１０は実質的に空となる。
【００２０】
導電ライン１１２と第２の誘電層１０４の間の界面２０５に接近した電子は、価電子帯２０８のほぼすべての電子状態が電子によって占有されているため、第２の誘電層１０４の材料の価電子帯２０８の状態に入ることができない。電子が、第２の誘電層１０４の材料の伝導帯２１０に入るためには、電子が、伝導帯２１０の最低のエネルギー状態とフェルミ準位２１１との間のエネルギーの差に対応する大きさの、比較的高いポテンシャルバリアを乗り越える必要がある。このポテンシャルバリアが、電子が第２の誘電層１０４の材料に入るのを阻止しうる。このため、導電ライン１１２と第２の誘電材料１０４の間の界面に電子が散乱する可能性が比較的高くなる。
【００２１】
このように、従来技術に係る上記の半導体構造の形成方法には、導電ラインと半導体構造１００の他の構成要素間の界面における電荷キャリアの散乱により、導電ライン１１２の電気抵抗が上昇しうるという問題がある。
【００２２】
本開示は、上に記載した問題の影響の１つ以上を回避することができるか、少なくとも低減することができる各種の方法および構造を対象としている。
【課題を解決するための手段】
【００２３】
以下では、本発明の一部の態様の基本を理解できるように、発明の概要を説明する。この概要は、本発明のすべてを概観するものではない。本発明の主要または重要な要素を特定したり、本発明の範囲を詳細に記載することを意図するものでもない。その唯一の目的は、下で説明する詳細な説明に先だって、概念の一部を簡潔に示すことにある。
【００２４】
例示的な一実施形態によれば、半導体構造は半導体基板を有する。前記半導体基板の上に電気絶縁材料の層が形成されている。前記電気絶縁材料の層に導電性の特徴が形成されている。前記導電性の特徴と前記電気絶縁材料の層の間に第１の半導体材料の層が形成されている。
【００２５】
半導体構造の形成方法は、電気絶縁材料の層を有する半導体基板を提供するステップを有する。前記電気絶縁材料の層に凹部が形成される。前記凹部の上に第１の半導体材料の層が形成される。前記第１の半導体材料の層上に導電性の特徴が形成される。前記導電性の特徴の少なくとも一部が前記凹部内に形成される。
【図面の簡単な説明】
【００２６】
【図１ａ】従来技術に係る導電ラインの形成方法の各種段階における半導体構造の模式断面図。
【図１ｂ】従来技術に係る導電ラインの形成方法の各種段階における半導体構造の模式断面図。
【図２】従来技術による、導電ラインと半導体構造の誘電層の間の界面の模式バンドチャート。
【図３ａ】ここに開示する例示的な実施形態に係る導電ラインの形成方法の各種段階における半導体構造の模式断面図。
【図３ｂ】ここに開示する例示的な実施形態に係る導電ラインの形成方法の各種段階における半導体構造の模式断面図。
【図３ｃ】ここに開示する例示的な実施形態に係る導電ラインの形成方法の各種段階における半導体構造の模式断面図。
【図３ｄ】ここに開示する例示的な実施形態に係る導電ラインの形成方法の各種段階における半導体構造の模式断面図。
【図４】ここに開示する例示的な実施形態による、導電ラインと半導体構造の誘電層の間の界面の模式バンドチャート。
【発明を実施するための形態】
【００２７】
添付の図面と併せて下記の説明を読めば、本発明が理解されるであろう。添付の図面においては、同一の参照符号は同じ要素を参照している。
【００２８】
本明細書に記載の主題は、種々の変形および代替の形態を取りうるが、その特定の実施形態が、図面に例として図示され、ここに詳細に記載されているに過ぎない。しかし、この特定の実施形態の詳細な説明は、本発明を開示した特定の形態に限定することを意図するものではなく、反対に、添付の特許請求の範囲によって規定される本発明の趣旨ならびに範囲に含まれる全ての変形例、均等物および代替例を含む点に留意すべきである。
【００２９】
本発明の各種の例示的な実施形態を下記に記載する。簡潔を期すために、実際の実装の特徴を全て本明細書に記載することはしない。当然、実際の実施形態の開発においては、システム上の制約およびビジネス上の制約に適合させるなど、開発の具体的な目的を達成するために、実装に固有の判断が数多く必要とされ、これは実装によって変わるということが理解される。更に、この種の開発作業は複雑かつ時間がかかるものであるが、本開示の利益を受ける当業者にとって日常的な作業であるということを理解されたい。
【００３０】
次に、添付の図面を参照して本主題を説明する。説明のみを目的として、当業者に知られている細かい点を説明して本開示をわかりにくくすることのないように、さまざまな構造、システムおよびデバイスが、図面で模式的に示されている。しかし、本開示の例示的な例を記載および説明するために、添付の図面を添付する。本明細書において使用される語句は、関連技術の当業者が理解している意味と同じ意味に使用されていると理解および解釈すべきである。本明細書においてある語句が矛盾なく用いられている場合、その語句が特別な定義を有する、すなわち通常かつ慣用的に用いられ、当業者が理解している意味と異なる定義を有することはない。ある語句が特別な意味を有する、すなわち当業者の理解とは異なる意味に用いられる場合は、そのような特別な定義は本明細書に明示的に記載して、その特別な定義を直接的かつ明確に示す。
【００３１】
一実施形態によれば、半導体構造は、電気絶縁材料の層と導電性の特徴との間に設けられた半導体材料の層を有する。一部の実施形態では、電気絶縁材料の層は、二酸化シリコン、窒化シリコン、酸窒化シリコンまたはｌｏｗ−ｋ材料（例えば、有機シリケートガラス）などの層間絶縁材料を含んでもよい。
【００３２】
導電性の特徴は、半導体構造に形成された回路素子を接続している導電ラインを有しうる。一部の実施形態では、導電性の特徴は、ダマシンプロセスによって電気絶縁材料の層に形成されうる。その際、電気絶縁材料の層に凹部が形成され、凹部の上に半導体材料の層を堆積させた後に、凹部に導電材料が埋め込まれる。凹部は、コンタクトビアおよび／またはトレンチを含んでもよい。
【００３３】
一部の実施形態では、導電性の特徴は金属を含み、半導体材料は、導電性の特徴と半導体材料の間の界面にショットキーバリアが形成されるように選択されうる。一実施形態では、金属は銅を含み、半導体材料はＰ型ドープ半導体材料（例えば、Ｐ型ドープ酸化亜鉛）を含んでもよい。金属とＰ型ドープ半導体材料の間の界面において、金属からの電子が、半導体材料からのホールと再結合しうる。Ｐ型ドープ半導体材料と金属の間の界面の近傍では、電荷キャリアの再結合の結果、金属内の電子の密度が低下し、半導体内のホールの濃度が低下しうる。このため、半導体材料内に負の空間電荷が生成され、金属内に正の空間電荷が生成される。空間電荷の存在により界面近傍に電界が形成され、この電界の向きは電子が金属の方に引かれ、ホールが半導体材料の方に引かれる向きとなる。
【００３４】
電流が導電性の特徴内の金属を通って流れ、電子が、導電性の特徴との界面に接近すると、界面における電界は、電子が界面から導電性の特徴のかさ（volume）の方に引き離されるように、電子に力を及ぼしうる。これにより、電子が界面で散乱される可能性を低く抑えることができる。
【００３５】
本主題は、導電性の特徴が金属を含む実施形態に限定されない。別の実施形態では、導電性の特徴が、半導体材料の層の材料とは異なる第２の半導体材料を含んでもよい。以降、半導体材料の層の材料を「第１の半導体材料」と呼ぶ。第１の半導体材料のドープは、第２の半導体材料へのドープとは逆型でもよい。このため、導電性の特徴と半導体材料の層の間の界面にＰＮ遷移が提供されうる。
【００３６】
一部の実施形態では、第１の半導体材料はＰ型にドープされ、第２の半導体材料はＮ型にドープされうる。このため、導電性の特徴と第１の半導体材料の層の間の界面において、導電性の特徴からの電子と、第１の半導体材料の層からのホールとが再結合し、第１の半導体材料の層内に負の空間電荷が生成され、導電性の特徴内に正の空間電荷が生成される。空間電荷の存在により、界面近傍に電界が形成され、この電界の極性は、界面に接近している電子が導電性の特徴の方に引かれる向きである。
【００３７】
電流が導電性の特徴を通って流れると、Ｎ型にドープされた第２の半導体材料中で多数電荷キャリアである電子が、導電性の特徴を通って移動しうる。電子が界面に接近すると、界面近傍に存在する電界が電子を導電性の特徴に引き戻しうる。これにより、界面における電子の散乱を阻止することができる。
【００３８】
別の実施形態では、導電性の特徴がＰ型ドープ半導体材料を含み、第１の半導体材料の層がＮ型ドープ半導体材料を含んでもよい。このような実施形態では、導電性の特徴と第１の半導体材料の層の間の界面において、電子が第１の半導体材料の層の方に引かれ、ホールが導電性の特徴の方に引かれるような向きに電界が形成される。
【００３９】
電流が導電性の特徴を通って流れると、Ｐ型にドープされた第２の半導体材料中で多数電荷キャリアであるホールが、導電性の特徴を通って移動しうる。ホールが、導電性の特徴と第１の半導体材料の層の間の界面に接近すると、界面近傍に存在する電界がホールを導電性の特徴に引き戻しうる。これにより、ホールの散乱が発生する可能性を低く抑えることができる。
【００４０】
一部の実施形態では、導電性の特徴のほぼ全体が第２の半導体材料から形成されうる。しかし、別の実施形態では、導電性の特徴と第１の半導体材料の層の間の界面の近くの導電性の特徴の一部のみが、第２の半導体材料から形成され、導電性の特徴のほかの部分は、異なる材料（例えば金属）を含んでもよい。例えば、導電性の特徴が、第１の半導体材料の層の上に形成された第２の半導体材料の層と、第２の半導体材料の層の上に形成された金属層とを有してもよい。金属層と第２の半導体材料の層との間に、ショットキーバリアおよび／またはオーミックバリアが提供されうる。
【００４１】
図３ａは、例示的な一実施形態に係る半導体構造の形成方法の第１段階における半導体構造３００の模式断面図を示す。半導体構造３００は、半導体基板３０１を有する。半導体基板３０１は、当業者に公知の種類のシリコンウェハなどの半導体ウェハを有し、任意選択で、半導体基板３０１にトランジスタ、キャパシタおよび抵抗などの回路素子が形成されていてもよい。また、半導体基板３０１は、相互接続階層の下層の導電ラインも有しうる。基板３０１上に、電気絶縁材料の層３０２が形成されうる。層３０２は、当業者に公知の二酸化シリコン、窒化シリコン、酸窒化シリコンおよび／またはｌｏｗ−ｋ材料（例えば、有機シリケートガラス）などの層間絶縁材料を含んでもよい。
【００４２】
電気絶縁材料の層３０２に、トレンチ３０７が形成されうる。トレンチ３０７は、トレンチ埋め込み３１１と、電気絶縁材料の層３０２からトレンチ埋め込み３１１を分離している拡散バリア層３１０とを有しうる。トレンチ埋め込み３１１は、導電材料（例えば、銅などの金属）を含んでもよい。拡散バリア層３１０は、トレンチ埋め込み３１１の材料が、電気絶縁材料の層３０２および半導体構造３００の他の構成要素に拡散するのを実質的に阻止するか、少なくとも低減させるように適合されうる。
【００４３】
電気絶縁材料の層３０２の上に、電気絶縁材料の層３０２の材料に対して選択的にエッチングされる材料を含むエッチストップ層３０３と、別の電気絶縁材料の層３０４とが形成される。一部の実施形態では、層３０４は、層３０２と実質的に同じ材料を含んでもよい。電気絶縁材料の層３０４に、トレンチ３０９とコンタクトビア３０８が形成されうる。
【００４４】
半導体構造３００の上記の特徴は、当業者に公知の堆積、酸化、イオン注入、フォトリソグラフィおよびエッチングの各種技術によって形成することができる。
【００４５】
半導体構造３００の上に拡散バリア層３０５が堆積されうる。拡散バリア層３０５は、銅などの導電材料が、拡散バリア層３０５を通って拡散するのを実質的に阻止するか、少なくとも低減させるように適合された材料を含んでもよい。一部の実施形態では、拡散バリア層３０５は、チタン、窒化チタン、タンタルおよび／または窒化タンタルを含んでもよい。拡散バリア層３０５は、例えば、化学気相成長法および／またはプラズマ化学気相成長法などの当業者に公知の堆積技術によって形成されうる。
【００４６】
拡散バリア層３０５の上に、半導体材料を含む層３２０が形成されうる。この形成は、化学気相成長法および／またはプラズマ化学気相成長法などの公知の堆積法によって行うことができる。次に、半導体材料の層３２０の上に、導電材料を含む層３０６が形成されうる。
【００４７】
一部の実施形態では、半導体材料の層３０６が、銅および／または銅合金などの金属を含んでもよい。このような実施形態では、層３０６の形成時に、この金属を含む比較的薄いシード層（図示せず）が形成されうる。この形成は、化学気相成長法、プラズマ化学気相成長法および／または無電解めっき法などによって行うことができる。その後、層３０６を堆積させるために、公知の電解めっきプロセスが実施されうる。ほかの公知の堆積法が使用されてもよい。
【００４８】
一部の実施形態では、層３２０の半導体材料は、半導体材料の層３２０と導電材料の層３０６との間にショットキーバリアが形成されるように適合されており、この半導体材料は、Ｐ型にドープされうる。導電材料の層３０６が銅を含む一実施形態では、半導体材料は、Ｐ型ドープ酸化亜鉛を含んでもよい。
【００４９】
当業者が理解するように、金属とＰ型ドープ半導体材料の間の界面において、半導体材料の仕事関数が金属の仕事関数より大きい場合に、ショットキーバリアが形成されうる。材料の仕事関数は、真空中の電子のエネルギーと材料のフェルミ準位における電子のエネルギー間の差に対応している。半導体材料の仕事関数は、半導体材料の種類と、半導体材料中のドープ濃度（level）とによって決まりうる。
【００５０】
図４は、一実施形態における半導体構造３００の一部分の模式バンドチャート４００を示す。本図において、導電材料の層３０６は金属を含み、層３２０は、Ｐ型ドープ半導体材料を含み、金属と半導体材料とは、層３０６，３２０間にショットキーバリアが形成されるように選択される。第１の座標軸４０１は基板３０１の表面に実質的に平行な横方向における位置を示し、第２の座標軸４０２は電子のエネルギーを示す。線４２０は、半導体材料の層３０６と半導体材料の層３２０間の界面の位置を示し、線４０５は、半導体材料の層３２０と電気絶縁材料の層３０４間との界面の位置を示す。簡潔を期するために、従来技術に係る半導体構造の一部分のバンドチャートを示す図２と同様に、拡散バリア層３０５を省略している。
【００５１】
導電材料の層３０６内の金属は、伝導帯４０６と、バンド間エネルギーギャップ４０７とを有する。線４１１は、半導体構造３００のフェルミ準位を示す。当業者が理解するように、フェルミ準位４１１よりエネルギーの低い電子状態が、電子によって占有されている確率が高いのに対し、フェルミ準位４１１より高いエネルギーの電子状態は、電子によって占有されている確率が低い。導電材料の層３０６が金属を含む実施形態では、フェルミ準位４１１が伝導帯４０６内に位置し、伝導帯４０６が電子によって部分的に占められる。参照符号４２６は、フェルミ準位４１１に近いエネルギーを有する電子を概略的に示す。
【００５２】
層３２０の半導体材料は、価電子帯４２１と伝導帯４２３とを有し、両者がバンド間エネルギーギャップ４２２によって分離されている。同様に、層３０４の電気絶縁材料は、価電子帯４０８と伝導帯４１０とを有し、両者がバンド間エネルギーギャップ４０９によって分離されている。
【００５３】
当業者が理解するように、半導体材料と電気絶縁材料中では、フェルミ準位４１１が、価電子帯と伝導バンド間のバンド間エネルギーギャップに位置する。しかし、層３２０の半導体材料のバンド間エネルギーギャップ４２２は、層３０４の電気絶縁材料のバンド間エネルギーギャップ４０９よりも小さい。
【００５４】
半導体材料の層３２０の材料の価電子帯４２１および伝導帯４２３に対するフェルミ準位４１１の位置と、半導体材料の層３２０のドープを変更することによって制御することができる。層３２０がＰ型にドープされている実施形態では、図４に模式的に示すように、フェルミ準位４１１が価電子帯４２１の比較的近くに位置する。このため、半導体構造３００の通常動作温度で、価電子帯４２１の電子状態の一部が、空となりうる。このため、図４の参照符号４２５に示すように、価電子帯４２１にホールが存在しうる。
【００５５】
導電材料の層３０６と半導体材料の層３２０の間の界面４２０において、バンドの屈曲が生じうる。このため、界面４２０の近傍では、価電子帯４２１の最上位の電子状態のエネルギー（と伝導帯４２３の最下層の電子状態のエネルギーと）が、半導体材料の層３２０の、界面４２０からある程度離れている部分よりも低くなりうる。これに対応して、界面４２０の近傍では、価電子帯４２１のホール状態のエネルギーが、半導体材料の層３２０の、界面４２０からある程度離れている部分よりも高くなりうる。
【００５６】
ホールなどの電荷キャリアは、低いエネルギーの状態を優先的に占めるため、界面４２０の近傍では、ホール４２５の濃度が、半導体材料の層３２０の、界面４２０からある程度離れている部分よりも低くなりうる。これにより、図４に参照符号４２７で示すように、界面４２０の近傍に負の空間電荷が発生しうる。導電材料の層３０６では、界面４２０の近傍に正空間電荷４２８が形成されうる。
【００５７】
空間電荷４２７，４２８の発生は、若干異なる観点から、以下のように理解することもできる。界面４２０において、層３０６からの電子と層３２０からのホールが再結合しうる。再結合により、界面４２０の近傍で電子とホールの量が減少し、電荷キャリアのバランスが崩れる。層３２０では正に帯電したホールが欠乏するため、負の空間電荷４２７が発生し、層４０６では負に荷電した電子が欠乏するため、正の空間電荷４２８が発生する。
【００５８】
正の空間電荷４２８と負の空間電荷４２７の存在により、半導体構造４００内に電界が形成されうる。負に帯電した電子は、負の空間電荷４２７と反発し、正の空間電荷４２８に引き付けられる。このため、電界の向きは、電子が図４の矢印４２４に示す向きに引かれる向きとなる。
【００５９】
図３ｂは、製造プロセスの後の段階における半導体構造３００の模式断面図を示す。導電材料の層３０６の形成後に、当業者に公知の種類の化学機械研磨プロセスが実施されうる。化学機械研磨プロセスでは、拡散バリア層３０５、半導体材料の層３２０および導電材料の層３０６のうち、トレンチ３０９およびコンタクトビア３０８の外に存在する部分が除去され、半導体構造３００の表面を、実質的に平坦にすることができる。トレンチ３０９内の層３０６の一部が導電ライン３１２を形成し、コンタクトビア３０８内の層３０６の一部が、トレンチ３０７内の導電ライン３１２とトレンチ埋め込み３１１との間に導通を与える。
【００６０】
図３ｃは、製造プロセスの後の段階における半導体構造３００の模式断面図を示す。化学機械研磨プロセス後に、化学気相成長法および／またはプラズマ化学気相成長法などの当業者に公知の堆積法によって、半導体材料を含む層３２１が堆積されうる。層３２１は、層３２０と実質的に同じ半導体材料を含んでもよい。このため、層３０６，３２０間の界面４２０（図４）と同様に、層３０６と層３２１の間の界面にも空間電荷と電界が形成されうる。電界の向きは、電子が層３２１から層３０６のほうに引かれる向きとなる。
【００６１】
本発明は、図３ｃに示すような、半導体材料の層３２１全体が、電気絶縁材料の層３０４の上に形成されている実施形態に限定されない。別の実施形態では、層３０６に凹部が形成されてから、層３２１が形成されてもよく、この凹部の深さは、層３２１の膜厚とほぼ等しくてもよい。これは、層３０６の材料を選択的に除去するが、層３０４の材料を実質的に残すように適合されたエッチングプロセスを実施することによって行うことができる。凹部の深さは、エッチングプロセスの時間を変えることによって制御することができる。このため、導電ライン３１２の上の半導体材料の層３２１の一部が、トレンチ３０９内に配されうる。
【００６２】
図３ｄは、製造プロセスの後の段階における半導体構造３００の模式断面図を示す。半導体材料の層３２１の形成後、半導体材料の層３２１のうち、トレンチ３０９上にある部分以外の部分が除去されうる。これにより、半導体材料の層３２１中の電気伝導によって、導電ライン３１２と半導体構造３００内の他の特徴（図示せず）との間に短絡が発生するリスクを低減させることができる。半導体材料の層３２１の一部は、当業者に公知のリソグラフィプロセスによって除去されうる。
【００６３】
その後、半導体構造３００の上に、エッチストップ層３２２と電気絶縁材料の層３２３とが形成されうる。一部の実施形態では、エッチストップ層３２２は、エッチストップ層３０３と実質的に同じ材料を含んでもよく、電気絶縁材料の層３２３は、層３０２，３０４の少なくとも一方と実質的に同じ材料を含んでもよい。エッチストップ層３２２と電気絶縁材料の層３２３とは、当業者に公知の堆積法によって形成されうる。
【００６４】
エッチストップ層３２２と電気絶縁材料の層３２３の形成後に、トレンチ３０９の上に、トレンチ３０９とコンタクトビア３０８と同様のトレンチとコンタクトビアが形成され、このトレンチとコンタクトビアとに導電材料が埋め込まれ、この導電材料は、拡散バリア層によって電気絶縁材料の層３２３から分離される。任意選択で、層３２０，３２１と同様の半導体材料の層も形成される。このようにして、導電ラインが複数の相互接続階層で形成されうる。
【００６５】
本主題は、図３ａ〜３ｄに示すような、トレンチ埋め込み３１１が拡散バリア層３１０に接している実施形態に限定されない。別の実施形態では、トレンチ埋め込み３１１と拡散バリア層３１０の間に、上で説明した層３２０と同様の半導体材料の層が形成されたり、トレンチ埋め込み３１１と拡散バリア層３０３の間に、上記の層３２１と同様の半導体材料の別の層が形成されてもよい。
【００６６】
電流が導電ライン３１２を流れると、導電材料の層３０６が金属を含む実施形態では、電子が層３０６を通って移動しうる。電子が、導電材料の層３０６と半導体材料の層３２０の間の界面４２０（図４）および／または層３０６と半導体材料の層３２１の間の界面に接近すると、個々の界面における電界が、電子に力を及ぼしうる。上で詳細に説明したように、この力の向きは、電子が、個々の半導体材料の層から層３０６に引かれる向きである。このため、電子が、界面から引き離されて、導電ライン３１２に戻りうる。これにより、界面で電子が散乱される可能性を低減でき、電子のエネルギー損失を低減させることができる。このため、導電ライン３１２の電気抵抗と、半導体層３２０と導電材料の層３０６を埋め込んだコンタクトビア３０８の電気抵抗とを下げることができる。
【００６７】
本発明は、層３０６の導電材料が金属を含み、層３２０が、層３０６，３２０間にショットキーバリアが形成されるように適合されたＰ型ドープ半導体材料を含む実施形態に限定されない。別の実施形態では、層３０６が、ドープされた半導体材料（以降「第２の半導体材料」と称する）を含み、層３２０（その材料を、以降「第１の半導体材料」と称する）のドープが、層３０６のドープと逆であってもよい。一実施形態では、層３０６がＰ型ドープ半導体材料を含み、層３２０がＮ型ドープ半導体材料を含んでもよい。別の実施形態では、層３０６がＮ型ドープ半導体材料を含み、層３２０がＰ型にドープされた半導材料を含んでもよい。
【００６８】
一実施形態では、層３０６，３２０は、多結晶シリコンなどのシリコンを含んでもよい。ほかの材料も使用することができる。
【００６９】
層３０６，３２０間の界面に、ＰＮ遷移が形成されうる。ＰＮ遷移では、層３０６，３２０の一方のＰ型ドープ半導体材料からのホールが、層３０６，３２０のもう一方のＮ型ドープ半導体材料からの電子と再結合しうる。このため、Ｎ型ドープ半導体材料では正の空間電荷が生成され、Ｐ型ドープ半導体材料では負の空間電荷が生成されうる。空間電荷の存在によって電界が形成され、電界の向きは、正の空間電荷に引き付けられ、負の空間電荷と反発する電子がＮ型ドープ半導体材料の方に引かれ、負の空間電荷に引き付けられ、正の空間電荷と反発する電子がＰ型ドープ半導体材料の方に引かれる方向となる。当業者が理解するように、Ｐ型ドープ半導体材料では、ホールが多数電荷キャリアであり、Ｎ型ドープ半導体材料では、電子が多数電荷キャリアである。このため、それぞれの種類の電荷キャリアが、自身が多数電荷キャリアである材料の方に引かれうる。
【００７０】
層３０６の第２の半導体材料がＮ型ドープ半導体材料を含み、第１の半導体材料の層３２０がＰ型ドープ半導体材料を含む実施形態では、導電ライン３１２中の電流が、実質的に電子によって運ばれ、電子は、Ｎ型にドープされた第２の半導体材料中で多数電荷キャリアである。電子が層３０６，３２０間の界面に接近すると、電界は、電子を層３０６に戻すように加速しうる。これにより、界面で電子が散乱される可能性を低減でき、導電ライン３１２の電気抵抗を下げることができる。
【００７１】
層３０６の第２の半導体材料がＰ型ドープ半導体材料を含み、層３２０がＮ型ドープ半導体材料を含む実施形態では、導電ライン３１２中の電流が、実質的にホールによって運ばれ、ホールは、Ｐ型にドープされた第２の半導体材料中で多数電荷キャリアである。ホールが層３０６，３２０間の界面に接近すると、電界は、ホールを層３０６に戻すように加速しうる。これにより、界面でホールが散乱される可能性を低減でき、導電ライン３１２の電気抵抗を下げることができる。
【００７２】
一部の実施形態では、コンタクトビア３０８の底部にある半導体材料の層３２０の一部を選択的に除去するためにスパッタリングプロセスが実施されてもよい。このために、半導体材料の層３２０の堆積後に、半導体構造３００に、非ドープ元素のイオン（例えば、ヘリウム、ネオン、アルゴン、クリプトンまたはキセノンなどの希ガスのイオン）が照射されうる。イオンのエネルギーは、層３２０に衝突したときに、イオンによって層３２０から原子がはじき出されるように適合されうる。これにより、層３２０から材料が除去されうる。
【００７３】
イオンの入射の方向は、トレンチ３０９とコンタクトビア３０８の側壁に実質的に平行となりうる。このため、コンタクトビア３０８とトレンチ３０９の側壁に衝突するイオンの量は比較的少なくなりうる。このため、コンタクトビア３０８とトレンチ３０９の側壁から除去される層３２０の材料を、比較的少なくすることができる。
【００７４】
コンタクトビア３０８の底部へのイオンの衝撃により、半導体材料の層３２０の材料の一部が除去されうる。除去された材料はコンタクトビア３０８の側壁に堆積し、コンタクトビア３０８の底部への材料の再堆積が実質的に阻止されうる。このため、コンタクトビア３０８の底部で拡散バリア層３０５が露出されうる。
【００７５】
トレンチ３０９の底面に衝突したイオンは、トレンチ３０９の底部に存在する層３２０の一部から原子をはじき出しうる。トレンチ３０９は、コンタクトビア３０８より広いため、はじき出された原子がトレンチ３０９の側壁に堆積する可能性は比較的小さく、トレンチ３０９の底部に多量の再堆積が生じうる。このため、トレンチ３０９の底部から材料が除去される速度は、コンタクトビア３０８の底部から材料が除去される速度よりも低くなりうる。このため、拡散バリア層３０５がコンタクトビア３０８の底部で露出されると直ちにスパッタリングプロセスを停止すれば、トレンチ３０９の底面が、層３２０の半導体材料に覆われたままとすることができる。
【００７６】
コンタクトビア３０８の底部から半導体材料の層３２０の一部を除去することにより、導電材料の層３０６とトレンチ埋め込み３１１との間に実質的なオーミックコンタクトを形成することができ、有利である。
【００７７】
別の実施形態では、半導体材料の層３２０が比較的薄くてもよい。このため、電子および／またはホールが、それぞれ、導電材料の層３０６と半導体材料の層３２０の間の界面のショットキーバリアまたはＰＮ遷移を通過することができる。このため、導電材料の層３０６とトレンチ埋め込み３１１の間で、電流が双方向に流れることができる。
【００７８】
本主題は、導電ライン３１２が実質的に均一である実施形態に限定されない。別の実施形態では、導電ライン３１２に、導電ライン３１２の他の部分とは異なる材料から形成されている部分が含まれてもよい。例えば、このような実施形態では、導電ライン３１２が、第１の半導体材料を含む層３２０に形成された、第２の半導体材料の層を含んでもよい。また、導電ライン３１２が、第２の半導体材料の層上に形成された金属の層を含んでもよい。
【００７９】
第２の半導体材料の層のドープは、第１の半導体材料の層３２０のドープとは逆型でもよい。このため、第２の半導体材料の層と第１の半導体材料の層３２０の間の界面にＰＮ遷移が形成されうる。一実施形態では、第１の半導体材料はＰ型にドープされ、第２の半導体材料はＮ型にドープされうる。
【００８０】
導電ライン内の第２の半導体材料の層と金属層とは、金属層と第２の半導体材料の層との間に実質的なオーミックコンタクトが形成されるように適合されうる。このため、電子は、導電ライン３１２内の金属層と半導体材料の層との間を流れるが、第２の半導体材料の層と第１の半導体材料の層３２０との間のＰＮ遷移で反射されうる。更に別の実施形態では、金属層と第２の半導体材料の層との間に、ショットキーバリアが形成されてもよい。
【００８１】
上記に記載した特定の実施形態は例に過ぎず、本発明は、本開示の教示の利益を得る当業者にとって自明の、異なるが均等の別法によって変更および実施されてもよい。例えば、上記のプロセス工程を記載した順序とは異なる順序で実行してもよい。更に、ここに記載した構成または設計の詳細が、添付の特許請求の範囲以外によって限定されることない。このため、上記に記載した特定の実施形態を変形または変更することが可能であり、このような変形例は全て本発明の範囲ならびに趣旨に含まれることが意図されることが明らかである。したがって、ここに保護を請求する対象は、添付の特許請求の範囲に記載したとおりである。
【図１ａ】
2010541243.tif 000003
【図１ｂ】
2010541243.tif 000004
【図２】
2010541243.tif 000005
【図３ａ】
2010541243.tif 000006
【図３ｂ】
2010541243.tif 000007
【図３ｃ】
2010541243.tif 000008
【図３ｄ】
2010541243.tif 000009
【図４】
2010541243.tif 000010
【国際調査報告】
2010541243.tif 000011
2010541243.tif 000012
2010541243.tif 000013