(57)【要約】  本発明の実施形態はスイッチモード電源（ＳＭＰＳ）回路およびその方法を対象とする。ＳＭＰＳ回路は、将来の負荷変動に関係する情報を受信する。たとえば、移動局モデム（ＭＳＭ）など、マイクロプロセッサまたはマイクロコントローラからの情報がデコーダ（たとえば、シリアルバスインターフェース（ＳＢＩ）デコーダ）において受信される。ＳＭＰＳ回路は、将来の負荷変動が起こる時間を決定するためにＳＭＰＳ回路の出力電圧をサンプリングするように構成されたアナログデジタル変換器を含むことができる。ＳＭＰＳ回路は、将来の負荷変動が起こったときに受信した情報に基づいて出力電圧を安定化するための過渡回復回路（ＴＲＣ）をさらに含むことができる。たとえば、ＴＲＣは、将来の負荷変動を補償するためにＳＭＰＳ回路のスイッチの状態を移行するために使用されるデューティサイクルを計算する。
2010541530.tif 000002
【特許請求の範囲】
【請求項１】
スイッチモード電源（ＳＭＰＳ）回路からの電圧出力を安定化する方法であって、
将来の負荷変動に関係する情報を受信することと、
前記将来の負荷変動が起こる時間を決定するために出力電圧をサンプリングすることと、
前記将来の負荷変動が起こったときに前記受信した情報に基づいて前記出力電圧を安定化することと
を備える方法。
【請求項２】
前記サンプリングするステップが、前記サンプリングされた出力電圧が前記将来の負荷変動を示す電圧変動を示すかどうかを決定する、請求項１に記載の方法。
【請求項３】
前記受信した情報が前記将来の負荷変動の程度を示す、請求項１に記載の方法。
【請求項４】
前記将来の負荷変動の前記程度がマイクロコントローラおよびマイクロプロセッサのうちの一方の予想処理負荷に基づいて推定される、請求項３に記載の方法。
【請求項５】
前記サンプリングするステップが、前記受信するステップが前記将来の負荷変動に関係する前記情報を受信した後、前記将来の負荷変動に関係する情報が受信されなかった場合の動作に比較して、より高いレートで前記出力電圧をサンプリングする、請求項１に記載の方法。
【請求項６】
前記受信するステップが過渡回復回路（ＴＲＣ）モードをトリガし、前記ＴＲＣモードが前記サンプリングするステップおよび前記安定化するステップを含む、請求項１に記載の方法。
【請求項７】
前記安定化するステップの後、前記ＴＲＣモードから調整モードおよびパルス周波数変調（ＰＦＭ）モードのうちの一方に移行することをさらに備える、請求項６に記載の方法。
【請求項８】
前記調整モードが少なくとも前記ＳＭＰＳ回路の通常負荷動作に関連し、ＰＦＭモードが前記ＳＭＰＳ回路の軽負荷動作に関連する、請求項７に記載の方法。
【請求項９】
前記安定化するステップが、
前記受信した情報に基づいてデューティサイクルを計算することと、
前記計算されたデューティサイクルに基づいて前記ＳＭＰＳ回路の第１および第２のスイッチの状態を移行することと
を含む、請求項１に記載の方法。
【請求項１０】
前記将来の負荷変動が負荷電流の増加を示す場合、前記計算するステップが、
【数１】
2010541530.tif 000008
に基づいて前記デューティサイクルを計算し、上式で、ｉＭＳＭが前記受信した情報によって示される電流量であり、Ｌが前記ＳＭＰＳ回路のインダクタの前記インダクタンスであり、ｉＬが前記インダクタを通る電流であり、Ｖｏが前記サンプリングされた出力電圧であり、ｆｓが前記ＳＭＰＳ回路の前記第１および第２のスイッチの前記スイッチング周波数である、請求項９に記載の方法。
【請求項１１】
前記インダクタンスＬが、
【数２】
2010541530.tif 000009
に基づいて計算され、上式で、ｖＬが前記インダクタの両端間の前記電圧である、請求項１０に記載の方法。
【請求項１２】
前記将来の負荷変動が負荷電流の減少を示す場合、前記計算するステップが、
【数３】
2010541530.tif 000010
に基づいて前記デューティサイクルを計算し、上式で、ｉＭＳＭが前記受信した情報によって示される電流量であり、Ｌが前記ＳＭＰＳ回路のインダクタの前記インダクタンスであり、ｉＬが前記インダクタを通る電流であり、Ｖｏが前記サンプリングされた出力電圧であり、Ｔｓが前記第１および第２のスイッチのスイッチング周期である、請求項９に記載の方法。
【請求項１３】
前記インダクタンスＬが、
【数４】
2010541530.tif 000011
に基づいて計算され、上式で、ｖＬが前記インダクタの両端間の前記電圧である、請求項１２に記載の方法。
【請求項１４】
前記ＳＭＰＳ回路が、バックコンバータ、整流器、インバータ、同期バックコンバータ、非同期バックコンバータ、ブーストコンバータ、バックブーストコンバータまたは同期バックブーストコンバータのうちの１つである、請求項１に記載の方法。
【請求項１５】
将来の負荷変動に関係する情報を受信するように構成されたデコーダと、
将来の負荷変動が起こる時間を決定するために出力電圧をサンプリングするように構成されたアナログデジタル変換器（ＡＤＣ）と、
前記将来の負荷変動が起こったときに、前記受信した情報に基づいて前記出力電圧を安定化するように構成された過渡回復回路（ＴＲＣ）と
を備えるスイッチモード電源（ＳＭＰＳ）回路。
【請求項１６】
前記デコーダがシリアルバスインターフェース（ＳＢＩ）デコーダである、請求項１５に記載のＳＭＰＳ回路。
【請求項１７】
前記ＡＤＣが、前記サンプリングされた出力電圧が前記将来の負荷変動を示す電圧変動を示すかどうかを決定するために使用される、請求項１５に記載のＳＭＰＳ回路。
【請求項１８】
前記受信した情報が前記将来の負荷変動の程度を示す、請求項１５に記載のＳＭＰＳ回路。
【請求項１９】
前記将来の負荷変動の前記程度がマイクロコントローラまたはマイクロプロセッサの一方の予想処理負荷に基づいて推定される、請求項１５に記載のＳＭＰＳ回路。
【請求項２０】
前記ＡＤＣが、前記デコーダが前記将来の負荷変動に関係する前記情報を受信した後、前記将来の負荷変動に関係する情報が受信されなかった場合の動作に比較して、より高いレートで前記出力電圧をサンプリングするように構成された、請求項１５に記載のＳＭＰＳ回路。
【請求項２１】
前記デコーダが、前記ＳＭＰＳ回路の過渡回復回路（ＴＲＣ）モードをトリガする前記将来の負荷変動に関係する前記情報を受信するように構成され、前記ＴＲＣモードが、前記サンプリングするステップを実行している前記ＡＤＣと、前記安定化するステップを実行している前記ＴＲＣとによって特徴づけられる、請求項１５に記載のＳＭＰＳ回路。
【請求項２２】
前記ＴＲＣが前記受信した情報に基づいてデューティサイクルを計算するように構成された、請求項１５に記載のＳＭＰＳ回路。
【請求項２３】
前記計算されたデューティサイクルに基づいて前記ＳＭＰＳ回路の第１および第２のスイッチの状態を移行するように構成されたスイッチドライバをさらに備える、請求項２２に記載のＳＭＰＳ回路。
【請求項２４】
前記ＳＭＰＳ回路が、バックコンバータ、整流器、インバータ、同期バックコンバータ、非同期バックコンバータ、ブーストコンバータ、バックブーストコンバータまたは同期バックブーストコンバータのうちの１つである、請求項１５に記載のＳＭＰＳ回路。
【請求項２５】
将来の負荷変動に関係する情報を受信するための手段と、
前記将来の負荷変動が起こる時間を決定するために出力電圧をサンプリングするための手段と、
前記将来の負荷変動が起こったときに前記受信した情報に基づいて前記出力電圧を安定化するための手段と
を備えるスイッチモード電源（ＳＭＰＳ）回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大まかにスイッチモード電源（ＳＭＰＳ）回路およびその方法に関し、より詳細には、フィードフォワードＳＭＰＳ回路およびその方法に関する。
【背景技術】
【０００２】
スイッチモード電源、すなわちＳＭＰＳは、出力電圧または出力電流を安定させるためにパワートランジスタ（たとえば、ＭＯＳＦＥＴ）をオンおよびオフに迅速に切り替える内部制御回路であるスイッチングレギュレータを組み込んだ電子電源ユニット（ＰＳＵ）である。スイッチングレギュレータは、一般的に、高効率化、小型化または軽量化が必要な場合に線形レギュレータの代替品として使用される。ただし、スイッチングレギュレータはより複雑であり、慎重に抑制しないと、それらのスイッチング電流がノイズの問題を引き起こすことがある。
【０００３】
ＳＭＰＳは、入力波形および出力波形に基づいて、整流器またはオフラインコンバータ（ＡＣイン、ＤＣアウト）、電圧／電流またはＤＣ−ＤＣコンバータ（ＤＣイン、ＤＣアウト）、周波数変換器またはサイクロコンバータ（ＡＣイン、ＡＣアウト）およびインバータ（ＤＣイン、ＡＣアウト）のように分類できる。
【０００４】
バックコンバータはステップダウンＤＣ−ＤＣコンバータの例である。バックコンバータの設計はブーストコンバータ（すなわち、ステップアップＤＣ−ＤＣコンバータ）の設計と同様である。バックコンバータは、線形レギュレータに比べて相対的に効率が良い（たとえば、集積回路では最大９５％）。
【０００５】
従来のバックコンバータは、一般に、出力電圧リップルをフィルタ処理するためのインダクタおよびキャパシタだけでなく２つのスイッチ（たとえば、トランジスタおよびダイオード）も含む。同期バックコンバータは、ダイオードの代わりに第２トランジスタを使用した基本的なバックコンバータ回路トポロジの変更版である。この変更は、コストの増加と効率の向上との間でのトレードオフである。一般に、バックコンバータは、インダクタにエネルギを蓄積するためにインダクタをソース電圧につなぐこと（「オン状態」）と、インダクタを負荷に放電すること（「オフ状態」）とを交互に行う。
【０００６】
図１Ａに、従来の同期バックコンバータ１００を示す。図１Ａに示すように、従来の同期バックコンバータ１００は、電源電圧Ｖｄ、第１スイッチＳ１および第２スイッチＳ２、インダクタＬ、およびキャパシタＣを含む。抵抗ｒＬおよびｒｃは、それぞれインダクタおよびキャパシタに関連する実効直列抵抗（ＥＳＲ）を表すのに対して、抵抗Ｒは負荷を表す。大まかに、電源電圧Ｖｄは同期バックコンバータ１００のＤＣ入力電圧に対応し、抵抗Ｒの両端間の電圧ＶｏはＤＣ出力電圧に対応する。
【０００７】
上述したように、バックコンバータは「オン状態」と「オフ状態」との間で切り替えることによって動作する。図１Ａを参照すると、「オン状態」の間は、スイッチＳ１が閉じ、スイッチＳ２が開く。対照的に、「オフ状態」の間は、スイッチＳ２が閉じ、スイッチＳ２が開く。このように、第１スイッチＳ１と第２スイッチＳ２は、常に異なる動作状態に設定される。よって、図１Ｂおよび図１Ｃに、それぞれ同期バックコンバータ１００のオン状態およびオフ状態を示す。
【０００８】
従来、第１スイッチＳ１および第２スイッチＳ２のスイッチングは、出力電圧Ｖｏを監視し、出力電圧Ｖｏを、手動または電子的に所望の出力に設定される基準電圧と比較するフィードバック回路（図示せず）によって制御される。出力電圧Ｖｏにエラーがある場合、フィードバック回路は、第１スイッチＳ１および第２スイッチＳ２をオンおよびオフに切り替えるタイミングを調整することによって補償する。たとえば、フィードバック回路のスイッチングレギュレータ部分は、比例・積分・微分コントローラ（ＰＩＤ）コントローラとして実現できる。ＰＩＤコントローラは、産業用の制御システムに広く使用される、よく知られている制御ループフィードバック機構である。大まかに、ＰＩＤコントローラは、プロセスを相応して調整することができる補正処理または補償信号（すなわち、Ｓ１／Ｓ２スイッチングの調整）を計算し、次いで出力することによって、一様なプロセス変数（すなわち、フィードバック出力電圧Ｖｏ）と所望のセットポイント（すなわち、基準電圧）との誤差の補正を試みる。
【０００９】
出力電圧リップルは、出力電圧Ｖｏがオン状態の間に上昇し、オフ状態の間に低下する現象を表す名称である。限定はしないが、スイッチング周波数、出力容量、インダクタ、ＥＳＲ、負荷および制御回路の電流制限要素を含む、いくつかの要因がこの現象に寄与する。最も基本的なレベルでは、出力キャパシタの充電および放電の結果として出力電圧が上昇および低下する。さらに、バックコンバータは一般的に出力電圧Ｖｏを負荷（すなわち、抵抗Ｒ）に出力する。負荷電流が比較的急速に変化する場合、従来のバックコンバータ１００では、（たとえば、フィードバック回路が負荷変動に対して過剰または不十分な補償を行うことがあるので）負荷変動の処理が困難になることがある。したがって、負荷が変動すると、出力電圧リップルが増加し、それによりシステムパフォーマンスが下がることがある。
【発明の概要】
【００１０】
本発明の一実施形態は、スイッチモード電源（ＳＭＰＳ）回路の電圧出力を安定化する方法であって、将来の負荷変動に関係する情報を受信することと、将来の負荷変動が発生する時間を決定するために出力電圧をサンプリングすることと、将来の負荷変動が発生したときに、受信した情報に基づいて出力電圧を安定化することとを含む方法を対象とする。
【００１１】
本発明の別の実施形態は、将来の負荷変動に関係する情報を受信するデコーダと、将来の負荷変動が発生する時間を決定するために出力電圧をサンプリングするアナログデジタル変換器（ＡＤＣ）と、将来の負荷変動が発生したときに、受信した情報に基づいて出力電圧を安定化する過渡回復回路（ＴＲＣ）とを含むＳＭＰＳ回路を対象とする。
【００１２】
本発明の別の実施形態は、将来の負荷変動に関係する情報を受信するための手段と、将来の負荷変動が発生する時間を決定するために出力電圧をサンプリングするための手段と、将来の負荷変動が発生したときに、受信した情報に基づいて出力電圧を安定化するための手段とを含むＳＭＰＳ回路を対象とする。
【００１３】
本発明の別の実施形態は、将来の負荷変動に関係する情報を受信するプログラムコードと、将来の負荷変動が起こる時間を決定するために出力電圧をサンプリングするプログラムコードと、将来の負荷変動が起こったときに、受信した情報に基づいて出力電圧を安定化するプログラムコードとを含む、ＳＭＰＳ回路において実行するように構成されたプログラムコードを格納したコンピュータ可読媒体を対象とする。
【００１４】
本発明の実施形態およびその付随する利点の多くは、以下の詳細な説明を参照し、本発明を限定するためではなく単に例示するために提示した添付の図面とともに考察することによってよりよく理解されると、それらのより完全な了解が容易に得られよう。
【図面の簡単な説明】
【００１５】
【図１Ａ】従来の同期バックコンバータを示す図。
【図１Ｂ】従来の同期バックコンバータを示す図。
【図１Ｃ】従来の同期バックコンバータを示す図。
【図２】本発明の一実施形態による同期バックコンバータを示す図。
【図３】本発明の一実施形態による電圧調整プロセスを示す図。
【図４】本発明の一実施形態によるＴＲＣモードの間に図２のバックコンバータによって実行される動作を示す図。
【発明を実施するための形態】
【００１６】
本発明の特定の実施形態を対象とする以下の説明および関連する図面で本発明の態様を開示する。本発明の範囲を逸脱しなければ代替実施形態を考案することが可能である。加えて、本発明の関連する詳細をあいまいにしないように、本発明のよく知られている要素については詳細には説明しないか、または省略する。
【００１７】
「例証的」および／または「例」という単語は、ここでは「例、事例、または例示の働きをする」を意味するために使用する。ここでは、「例証的」および／または「例」と記載されたいかなる実施形態も、必ずしも他の実施形態よりも好ましいまたは有利であると解釈すべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が、論じられた特徴、利点または動作モードを含むことを必要としない。
【００１８】
さらに、多くの実施形態は、たとえばコンピューティングデバイスの要素によって実行されるべき一連の行為に関して説明する。ここで説明する様々な行為は、特定の回路（たとえば、特定用途向け集積回路（ＡＳＩＣ））によって、１つまたは複数のプロセッサによって実行されるプログラム命令によって、あるいはその両方の組合せによって、実行できることを認識されよう。加えて、ここで説明するこれら一連の行為は、実行すると、ここで説明する機能を関連するプロセッサに実行させるコンピュータ命令の対応するセットを記憶した任意の形態のコンピュータ可読記憶媒体内で全体として実施されるものとみなすことができる。したがって、本発明の様々な態様は、すべてが請求する主題の範囲内に入ることが企図された、いくつかの異なる形態で実施することが可能である。加えて、ここで説明する実施形態の各々について、そのような実施形態の対応する形態は、ここでは、たとえば、説明する行為を実行する「ように構成された論理」として説明することがある。
【００１９】
背景技術で論じたように、従来の同期バックコンバータは、バックコンバータの出力電圧のフィードバックに基づいて負荷変動を補償する。以下でより詳細に論じるように、本発明の一実施形態は、負荷変動に対する応答を処理するための「フィードフォワード」手法を使用することを対象とする。したがって、将来の負荷変動に関係する情報を使用して、負荷変動に対する応答をより良く処理することができる。たとえば、このようにして、負荷変動に関係するより多くの情報が知られているので、後続の負荷変動に対する過剰補償を減らすことができる。
【００２０】
図２に、本発明の一実施形態による同期バックコンバータ２００を示す。図２を参照すると、バックコンバータ２００は、シリアルバスインターフェース（ＳＢＩ）デコーダ２０５と、スイッチＳ１およびＳ２を制御するスイッチドライバ２１０と、スイッチドライバ２１０を制御するデジタルパルス幅変調器（ＤＰＷＭ）コントローラ２１５と、ＤＰＷＭコントローラ２１５を制御する制御ロジック２２０と、過渡回復コントローラ（ＴＲＣ）２２５と、第１、第２および第３のアナログデジタル変換器（ＡＤＣ）ＡＤＣ１  ２３０、ＡＤＣ２  ２３５およびＡＤＣ０  ２４０と、インダクタ電流を感知するように構成されたセンス増幅器２４５と、コンバイナ２５０と、比例・積分・微分コントローラ（ＰＩＤ）コントローラ２５５補償回路２６０とを含む。図２には、抵抗ｒＬおよびｒｃも示されており、これらは、図１Ａ、図１Ｂおよび図１Ｃと同様に、それぞれインダクタＬおよびキャパシタＣに関連する実効直列抵抗（ＥＳＲ）を表すのに対して、抵抗Ｒは負荷を表す。
【００２１】
図２に関して、バックコンバータ２００はＳＢＩデコーダ２０５を含むものとして示されているが、任意のタイプのインターフェースを有するデコーダを代替的に使用することができ、必ずしもＳＢＩデコーダでなくてもよいことが了解されよう。たとえば、並列バスインターフェース（ＰＢＩ）デコーダを代替的に使用することができる。したがって、本発明の実施形態について、以下ではＳＢＩデコーダを対象とするものとして説明するが、本発明の他の変更は、そのように限定する必要はないことが了解されよう。
【００２２】
バックコンバータ２００は、以下でより詳細に論じるように、３つの異なる動作モードを有する。バックコンバータ２００の３つの動作モードは、（ｉ）軽負荷用のパルス周波数変調（ＰＦＭ）モード（「ＰＦＭモード」）と、（ｉｉ）通常動作用のパルス幅変調（ＰＷＭ）モード（「調整モード」）と、（ｉｉｉ）予想および／または実際の負荷変動中にバックコンバータ２００の検出および制御を行う過渡回復制御（ＴＲＣ）モード（「ＴＲＣモード」）である。図２を参照すると、ＳＢＩデコーダ２０５は、異なるモード間のスイッチングなど、バックコンバータ２００の設定を変更するためのインターフェースを提供する。
【００２３】
調整モードの間、バックコンバータ２００の出力電圧は、フィードバック電圧Ｖｆｂとしてフィードバックされ、ＡＤＣ０  ２４０によってサンプリングされる。ＡＡＤＣ０  ２４０の出力は、ＰＩＤコントローラ２５５に誤差信号を供給するために、コンバイナ２５０において（たとえば、ＳＢＩデコーダ２０５のレジスタに格納された）基準電圧Ｖｒｅｆから減算される。次いで、ＳＢＩデコーダ２０５において対応するＳＢＩレジスタを変更することによって利得値を変更できるＰＩＤコントローラ２５５は、デューティサイクルコマンドを計算する。ＡＤＣ１  ２３０は、インダクタ電流を監視し、スイッチドライバ２１０およびＤＰＷＭコントローラ２１５に信号を供給して、インダクタＬまたはスイッチＳ１および／またはＳ２への過電流を低減する（たとえば、パワー電界効果トランジスタ（ＦＥＴ））。
【００２４】
ＴＲＣモードの間、ＡＤＣ１  ２３０はオンになり、負荷変動に関連する出力電圧の急速な傾斜変化（たとえば、電圧スパイクまたはディップ）を検出する。次いで、ＴＲＣコントローラ２２５は、図３に関して以下でより詳細に説明するように、インダクタ電流および出力電圧測定に基づいてデューティサイクルおよび位相（たとえば、「最適な」デューティサイクルおよび位相）を計算する。
【００２５】
ＰＦＭモードの間、補償回路２６０はアクティブになり、マイクロコントローラまたはマイクロプロセッサ（たとえば、移動局モデム（ＭＳＭ））がスリープモードにあるときなど、バックコンバータ２６０が軽負荷状況をより効率的に処理できるようになる。単に例として、本発明の実施形態について以下でＭＳＭに関して説明する。ただし、本発明の他の実施形態は、任意のタイプのマイクロコントローラまたはマイクロプロセッサとともに使用されるバックコンバータを対象とすることができ、必ずしもＭＳＭを対象としなくてもよいことが了解されよう。軽負荷状況のための補償回路２６０の機能は、当技術分野でよく知られており、簡潔のためにそれ以上論じない。
【００２６】
制御ロジック２２０は、どのデューティサイクルコマンドセット（すなわち、各「セット」はＴＲＣモード、ＰＦＭモードおよび調整モードのうちの１つに関連する）をＤＰＷＭコントローラ２１５に送信し、その後スイッチドライバ２１０に送信すべきかを判断する。動作モードは、自律的に、またはＳＢＩデコーダ２０５でのレジスタ設定によって決定できる。
【００２７】
図２を参照すると、ＡＤＣ０  ２４０は制御ループにフィードバック電圧Ｖｆｂを供給する。ＡＤＣ０  ２４０出力の解像度は設定電圧精度の限界を決定する。言い換えれば、ＡＤＣ０  ２４０出力のデジタル解像度は、フィードバック電圧Ｖｆｂを介して出力電圧Ｖｓｗをどのくらい正確に監視することができるかを決定する。ＡＤＣ０  ２４０のサンプリングレートは、１つまたは複数のタイプの入力アンチエイリアシングフィルタリングを扱うように、十分に高いサンプリング周波数に設定される。たとえば、ＡＤＣ０  ２４０は、１０ビットの解像度、およびスイッチドライバ２１０によって指定されるスイッチＳ１／Ｓ２のスイッチング周波数以上のサンプリング周波数を有するように設定できる。
【００２８】
ＡＤＣ２  ２３５は、ＡＤＣ０  ２４０と同じ信号を監視する。ただし、ＡＤＣ２  ２３５は、ＡＤＣ０  ２４０よりも高いサンプリングレートに設定される。たとえば、ＡＤＣ２  ２３５のサンプリングレートは、ＡＤＣ０  ２４０よりも３倍から５倍高速に設定される。ＡＤＣ２  ２３５のより高いサンプリングレートは、（ｉ）負荷変動に関連するフィードバック電圧Ｖｆｂの傾斜変化（すなわち、出力電圧スパイクまたはディップ）をより迅速／正確に検出するため、および（ｉｉ）最適なデューティサイクルを決定するためにＴＲＣ２２５に一様なフィードバック電圧Ｖｆｂを供給するためのＴＲＣモードの間、ＡＤＣ２  ２３５を作動させる。したがって、一例では、ＡＤＣ２  ２３５は、ＴＲＣモードの間は専らアクティブになり、ＰＦＭモードおよび／または調整モードの間はオンまたはアクティブになる必要がない。
【００２９】
一代替実施形態では、ＡＤＣ２  ２３５およびＡＤＣ０  ２４０を単一のＡＤＣに統合することができる。そのような代替実施形態では、「組合せ」ＡＤＣは、ＴＲＣモードの間により高いサンプリングレートを持ち、ＰＦＭモードおよび／または調整モードの間により低いサンプリングレートを持つ組合せＡＤＣを作動させるプログラマブルサンプリングレートを含む。組合せＡＤＣは、バックコンバータ２００のサイズを小さくすることができるが、固定のサンプリングレートをもつ２つのＡＤＣよりも費用がかかることもある。
【００３０】
図２を参照すると、ＡＤＣ１  ２３０は、小さいセンス抵抗Ｒｓを通るインダクタ電流ｉＬを監視する。代替的に、センス抵抗Ｒｓの代わりに、トランスインピーダンス増幅器など、別のタイプの要素を使用してもよい。
【００３１】
ＴＲＣモードの間、瞬時インダクタ電流はＡＤＣ１  ２３０によって測定される。測定された瞬時インダクタ電流は、指定された負荷変動の最適なデューティサイクルを決定するためにＴＲＣ２２５によって使用される。ＡＤＣ２  ２３５のサンプリング周波数は、ＴＲＣモードの間、スイッチング周波数の（すなわち、スイッチＳ１／Ｓ２の）それよりも高く設定される。一例では、電力消費を低減するために、ＡＤＣ２  ２３５は、ＴＲＣモードの間のみアクティブになればよく、他の状態で使用不能となる。
【００３２】
図２を参照すると、ＤＰＷＭコントローラ２１５は、デューティサイクルのデジタル値ｄ（ｎ）をとり、バックコンバータ２００のパワートランジスタ（すなわち、スイッチＳ１およびＳ２）をオンおよびオフにするためのパルス列、または一連の信号を生成する。一例では、基準電圧Ｖｒｅｆに対応するＡＤＣビットをＤＰＷＭレベルにマッピングできるように、ＤＰＷＭコントローラ２１５は、ＡＤＣの解像度よりも高い（たとえば、１０ビットよりも高い）解像度を使用するように構成できる。
【００３３】
ＤＰＷＭの有効解像度は、２つの隣接する量子化されたデューティサイクルレベル間の値を有する平均デューティサイクルを達成するいくつかのスイッチング周期にわたってデューティサイクルを最小桁のビット（ＬＳＢ）だけ変更する「ディザリング」によって向上させることができる。ディザリングの結果として、コンバータの出力において追加のＡＣリップルが生じることがある。ただし、追加のリップルは、出力ＬＣフィルタのローパス特性を利用するようにディザリングパターンを選択することによって低減できる。
【００３４】
一例として、３ビットディザリングシーケンスの２つのセットを（以下の）表１および表２に示す。表１のディザリングシーケンスは単純な矩形波形の形態をとるが、表２のディザリングシーケンスは低周波スペクトル成分を低減するように構成される。したがって、表２のディザリングシーケンスは、表１のディザリングシーケンスに比較して、所与の平均デューティサイクル用のより低いリップルを生成する。一例では、表２のディザリングシーケンスは、２Ｎｄｉｔｈ個（Ｎｄｉｔｈはディザリング解像度）のディザリングシーケンスが格納されるルックアップテーブルの形態で実施できる。
【表１】
2010541530.tif 000003
【表２】
2010541530.tif 000004
【００３５】
上述のように、バックコンバータ２００は、所与の時間に３つのモード（ＰＦＭモード、調整モードおよびＴＲＣモード）のうちの１つで動作する。図３に、本発明の一実施形態による電圧調整プロセスを示す。説明を簡単にするために、図３のプロセスは、調整モードとＴＲＣモードとの間のバックコンバータ２００の移行を示しており、ＰＦＭモードに関係しない。ただし、バックコンバータ２００は、負荷条件に基づいて、調整モードまたはＴＲＣモードからＰＦＭモードに、あるいはＰＦＭモードから調整モードまたはＴＲＣモードに移行することができるので、図３の教示はＰＦＭモードに関連して使用できることが了解されよう。
【００３６】
３００では、バックコンバータ２００がデフォルト状態、または調整モードで動作していると仮定する。調整モードの間、上述のように、フィードバック制御を使用して、ＰＩＤコントローラ２５５を介して出力電圧を所与の電圧範囲内に調整する。次に、３０５において、バックコンバータ２００は、将来の負荷変動に関してＭＳＭから受信した情報かどうかを判断する。たとえば、ＭＳＭは、ＭＳＭが「スリープモード」から「アクティブモード」に移行するより前の時間に、将来の負荷変動を予想することができる。別の例では、アクティブモードの間（たとえば、既知の負荷変動に関連するアプリケーションが実行されている間）に追加のリソースがトリガされることが予想されるとき、ＭＳＭは将来の負荷変動を予想することができる。ＭＳＭが必要とする負荷電流の量は内部クロック周波数に密接に関係する。たとえば、ＭＳＭは、特定のタスクの計算の複雑さに応じて、様々なクロック周波数で動作することを決定することができる。負荷電流の「程度」は、特定の周波数に対応し、たとえばルックアップテーブルを使用して決定できる。言い換えれば、次回または将来の負荷変動に関する「フィードフォワード」情報をバックコンバータ２００に提供するために、所与の計算タスクのために予想される処理パワーの量を予想負荷変動の程度に（たとえば、マッピングまたはルックアップテーブルに）「マッピング」することができる。ルックアップテーブル自体は、様々な処理応力の下で実際の負荷変動をテストすることによって生成できる。
【００３７】
たとえば、３０５において、負荷変動の前に（たとえばＭＳＭがスリープモードとアクティブモードとの間で移行する前に）、ＭＳＭはバックコントローラを確認するために割込みを送信する。次いで、必要とされる負荷電流の情報がバックコントローラ２００のメモリ（レジスタ）にロードされるとき、過渡検出モード、またはＴＲＣモードにするためにバックコンバータ２００をトリガする。
【００３８】
３０５において将来の負荷変動に関係する情報が受信されたと判断すると、３１０においてバックコンバータ２００は調整モードからＴＲＣモードに移行する。図４に、本発明の一実施形態によるＴＲＣモードの間にバックコンバータ２００によって実行される動作を示す。
【００３９】
図４の４００において、バックコンバータ２００に関連するレジスタは、新しい負荷電流要求物（すなわち、報告された負荷変動の後に使用されるターゲット電流）を格納する。次に、４０５において、より高いサンプリングレートＡＤＣ１  ２３０およびＡＤＣ２  ２３５がアクティブになる。大まかに、出力電圧波形には、それぞれ負荷電流の増加または減少に関連する明確なスパイクまたはディップがある。したがって、ＴＲＣモードの間、ＡＤＣ２  ２３５がアクティブになり、傾斜検出プロセスによって検出されるスパイクまたはディップを予想して出力電圧を監視する。傾斜検出プロセスは、４１５において、「将来の」負荷変動に対応すると推定される傾斜が検出されるまで継続する。代替例では、それぞれＡＤＣ０  ２４０およびＡＤＣ２  ２３５の代わりに「組合せＡＤＣ」が使用される場合、４０５において、プログラマブルサンプリングレート組合せＡＤＣはより高いサンプリングレートに移行することができる。
【００４０】
ＡＤＣ１  ２３０は、少なくとも負荷変動が検出されるまでは使用中／アクティブなままである。過渡スパイクまたはディップが検出された後、４２０において、ＴＲＣ  ２２５でＴＲＣアルゴリズムが実行され、インダクタ電流を所望の値にランプアップまたはランプダウンするために必要なスイッチング周期の最適な位相だけでなく、最適なデューティサイクルコマンドも決定する。
【００４１】
インダクタ電流を所望の値にランプアップまたはランプダウンするための最適なデューティサイクルｄ（ｑ）は、以下の式に基づいて決定される。
【００４２】
負荷電流の増加の場合：
【数１】
2010541530.tif 000005
【００４３】
負荷電流の減少の場合：
【数２】
2010541530.tif 000006
【００４４】
上式で、ｉＭＳＭはＭＳＭによって要求される電流量であり、ｆｓはスイッチング周波数であり、Ｌは（たとえば、以下の式３に示すように計算される）インダクタＬのインダクタンスであり、ｉＬはインダクタＬを通る電流であり、Ｖｏはバックコンバータ２００の出力電圧であり、Ｔｓはスイッチングの周期、すなわち１／ｆｓである。
【００４５】
インダクタンスは、以下の式に基づいてオンラインで推定できる。
【数３】
2010541530.tif 000007
【００４６】
式３に示すインダクタンス推定は、温度変化によるインダクタンスの変動を説明するために、システム起動中／初期化中に、および／または動作中に周期的に実行できる。
【００４７】
ＴＲＣアルゴリズムの有効性を高めるために、位相反転機能を含めることができる。通常動作において、全スイッチング周期は、一定のオン時間と、それに続く一定のオフ時間を含む。オン時間にはインダクタ電流は増加し、オフ時間にはインダクタ電流は減少する。オン時間とオフ時間の割合はデューティサイクルによって決定される。
【００４８】
負荷変動があるとき、インダクタ電流ｉＬは、過渡応答を改善し、過渡リップルを低減するために迅速にランプアップまたはランプダウンされる必要がある。この「ランピング」を可能にするために、負荷電流が増加するとき、インダクタ電流が比較的迅速に減少することができるように、負荷変動の直後のスイッチングサイクルをオン状態に、その後オフ状態に設定することができる。逆に、負荷電流が減少する場合、インダクタ電流が比較的迅速に減少することができるように、負荷変動の直後のスイッチングサイクルをオフ状態に、その後オン状態に設定することができる。
【００４９】
したがって、４２０において、バックコンバータ２００は、上述のように、電流が増加しているか減少しているかに基づく順序（たとえば、オフの後にオン、オンの後にオフなど）で、式１または式２から計算されたデューティサイクルｄ（ｑ）に従って、スイッチＳ１とスイッチＳ２とを切り替える。４２０の後、バックコンバータ２００は図３の３００に戻り、再び調整モードになる。
【００５０】
本発明の上記の実施形態は概して同期バックコンバータを対象としたが、本発明の他の実施形態は、整流器、インバータ、非同期バックコンバータ、ブーストコンバータ、バックブーストコンバータ、同期バックブーストコンバータなどのように、任意のタイプのＳＭＰＳ回路を対象とすることができることが了解されよう。
【００５１】
当業者であれば、情報および信号は、多種多様な技術および技法のいずれを使用しても表現できることを了解されよう。たとえば、上記の説明の全体にわたって言及されるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界または磁性粒子、光学場または光学粒子、あるいはそれらの任意の組合せによって表現できる。
【００５２】
さらに、当業者であれば、ここで開示された諸実施形態に関連して説明された、様々な例示的論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、またはそれらの組合わせとして実施可能であることを了解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明した。そのような機能をハードウェアとして実装するか、ソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者であれば、説明した機能を特定の適用例ごとに様々な方法で実装することができるが、そのような実装決定は、本発明の範囲から逸脱するものとして解釈されるべきではない。
【００５３】
ここで開示した実施形態に関して説明した様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブルロジックデバイス、個別ゲートまたはトランジスタロジック、個別ハードウェア構成要素、あるいはここで説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行できる。汎用プロセッサはマイクロプロセッサとすることができるが、代替として、プロセッサは、従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシーンとすることができる。プロセッサは、コンピューティングデバイスの組合せとして、たとえば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと関連する１つ以上のマイクロプロセッサ、あるいはそのような他の任意の構成として実施できる。
【００５４】
ここで開示された諸実施形態に関連して説明された方法、シーケンス、および／またはアルゴリズムは、ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、または前記２つの組合わせにおいて、直接実施することができる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている他の形態の記憶媒体に存在してよい。例証的な記憶媒体は、プロセッサが記憶媒体から情報を読むことができ、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替として、記憶媒体はプロセッサに一体化することができる。プロセッサおよび記憶媒体はＡＳＩＣ中に駐在することができる。ＡＳＩＣはユーザ端末（たとえばアクセス端末）に駐在することができる。代替として、プロセッサおよび記憶媒体は、ユーザ端末内に個別構成要素として駐在することもできる。
【００５５】
上記の開示は本発明の実例となる実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなくここにおいて様々な変更および修正を行うことができることに留意されたい。ここで説明された本発明の諸実施形態に従った方法請求項の機能、ステップ、および／またはアクションは、いかなる特定の順序で実行される必要もない。さらに、本発明の要素は単数で説明または請求されていることがあるが、単数への限定が明記されていない限り、複数も企図される。
【図１Ａ】
2010541530.tif 000012
【図１Ｂ】
2010541530.tif 000013
【図１Ｃ】
2010541530.tif 000014
【図２】
2010541530.tif 000015
【図３】
2010541530.tif 000016
【図４】
2010541530.tif 000017
【国際調査報告】
2010541530.tif 000018
2010541530.tif 000019
2010541530.tif 000020