(57)【要約】【課題】パッケージおよび印刷回路基板の上の高速デジタル・システムのための改良されたノイズ絶縁が提供される。【解決手段】究極のノイズ絶縁を提供するように構成された混合オルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）構造および電源アイランドの使用により、前記改良されたノイズ絶縁が提供される。電源アイランドは、配電ネットワークを提供するために、複数の混合ＡＩ−ＥＢＧ構造により囲まれる。この構造では、電源アイランドの周りのギャップは、ＤＣから、該構造のサイズおよび誘電体材料により決まる第１空洞共振周波数までの優秀な絶縁を提供する。１つのＡＩ−ＥＢＧ構造は、およそ１．５ＧＨｚの第１空洞共振周波数から５ＧＨｚまでの優秀な絶縁を提供する。他方のＡＩ−ＥＢＧ構造は、５ＧＨｚから１０ＧＨｚまでの優秀なノイズ絶縁を提供する。ＡＩ−ＥＢＧ構造のこの新規な構成の使用を通して、ハイブリッドＡＩ−ＥＢＧ構造の組み合わせ効果は、１０ＧＨｚを遥かに超える優秀な絶縁を提供する。ＡＩ−ＥＢＧ構造は、薄い誘電体材料により分離された２つの金属層を含む金属−誘電体ＥＢＧ構造である（パッケージおよびＰＣＢにおける電源／グランド・プレーンに類似する）。しかし、ＡＩ−ＥＢＧ構造では、これらの金属層のうちの１つだけが、好ましくは、各エレメントが４つの接続金属ブランチを有する金属パッチから成る２次元長方形格子である周期的パターンを有する。【選択図】図１０
2010519777.tif 000002
【特許請求の範囲】
【請求項１】
複数の電磁バンドギャップ構造を含むノイズ絶縁システムであって、
電源プレーンと、
前記電源プレーン上に配置された誘電体層と、
第１ＡＩ−ＥＢＧ構造および第２ＡＩ−ＥＢＧ構造を含む、前記誘電体層上に配置されたオルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）プレーンと、
前記第１ＡＩ−ＥＢＧ構造の複数の第１オルタネーティング・インピーダンス電磁バンドギャップ・パターンのうちの少なくとも１つの中に形成された電源アイランドであって、それから前記電源アイランドを実質的に囲むギャップによって電気的に絶縁されている前記電源アイランドと、
を含むノイズ絶縁システム。
【請求項２】
前記第１ＡＩ−ＥＢＧ構造の前記複数の第１オルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）パターンは前記誘電体層上に配置され、前記第１ＡＩ−ＥＢＧパターンは前記電源プレーンの一部分および前記誘電体層の一部分と共に前記第１ＡＩ−ＥＢＧ構造（タイプＩ）を形成し、
前記複数の第１オルタネーティング・インピーダンス・バンドギャップ構造の各々は、第１特性インピーダンスを有する金属パッチと、前記金属パッチに接続された複数のブランチとを含み、前記ブランチの各々は第２特性インピーダンスを有し、
前記第２特性インピーダンスは前記第１特性インピーダンスに関して比較的に高く、
第２複数の第２オルタネーティング・インピーダンス電磁バンドギャップ・パターン（ＡＩ−ＥＢＧ）が前記誘電体層上に配置され、前記第２ＡＩ−ＥＢＧパターンは、前記電源プレーンの対応する第２部分および前記誘電体層の対応する第２部分と共に前記第２ＡＩ−ＥＢＧ構造（タイプＩＩ）を形成し、
前記複数の第２オルタネーティング・インピーダンス電磁バンドギャップ構造の各々は、第３特性インピーダンスを有する第２金属パッチと、前記第２金属パッチに接続された複数の第２ブランチとを含み、前記第２ブランチは第４特性インピーダンスを有し、
前記第４特性インピーダンスは前記第３特性インピーダンスに関して比較的に高い、請求項１に記載のノイズ絶縁システム。
【請求項３】
前記電源アイランドの周囲の前記ギャップはＤＣから前記ノイズ絶縁システムの第１空洞共振周波数までのノイズ絶縁を提供し、
前記タイプＩのＡＩ−ＥＢＧ構造は前記第１空洞共振周波数から前記タイプＩのＡＩ−ＥＢＧ構造の最終バンドギャップ周波数（ｅｎｄ  ｂａｎｄｇａｐ  ｆｒｅｑｕｅｎｃｙ）までのノイズ絶縁を提供し、
前記タイプＩＩのＡＩ−ＥＢＧ構造は前記タイプＩのＡＩ−ＥＢＧ構造の前記最終バンドギャップ周波数から少なくとも１０ＧＨｚまでのノイズ絶縁を提供する、
請求項１に記載のシステム。
【請求項４】
前記タイプＩのＡＩ−ＥＢＧ構造の前記最終バンドギャップ周波数は約５ＧＨｚであり、前記第１空洞共振周波数は約１．５ＧＨｚである、請求項３に記載のシステム。
【請求項５】
薄い誘電体材料により分離された２つの金属層を含むオルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）構造であって、
前記２つの金属層の一方は電源プレーンであり、前記２つの金属層の他方は複数の異なる周期的パターン領域を有する第２電源プレーンを含み、複数の異なる周期的パターン領域の各々はエレメントの２次元長方形格子であり、その各エレメントは、複数の接続金属ブランチを伴う金属パッチを含み、その各々はそれぞれの周期的パターン領域の他の金属パッチに接続し、
各金属パッチは、前記複数の接続金属ブランチのうちの所与の１つの金属ブランチの特性インピーダンスより比較的に低い特性インピーダンスを有し、
前記複数の異なる周期的パターン領域のうちの第１周期的パターン領域の第１金属パッチは、前記複数の異なる周期的パターン領域のうちの第２周期的パターン領域の中の第２金属パッチより少なくとも２倍大きく、
前記第１周期的パターン領域の前記第１金属パッチのうちの少なくとも１つはギャップ領域と前記ギャップ領域の中のポートとを有し、前記ポートは電子回路のための電源に結合される、ＡＩ−ＥＢＧ構造。
【請求項６】
前記ギャップ領域は、前記ポートに結合された電源アイランド構造を囲み、前記電源アイランドは前記第１周期的パターンの前記複数のエレメントの各々から電気的に絶縁される、請求項５に記載のＡＩ−ＥＢＧ構造。
【請求項７】
前記第２周期的パターン領域は２つの第１周期的パターン領域の間に挟まれる、請求項５に記載のＡＩ−ＥＢＧ構造。
【請求項８】
コンポーネント・キャリヤ上の高速デジタル・システムのために改良されたノイズ絶縁を提供する方法であって、
伝導層により第１構造を提供することであって、前記第１構造は複数のエレメントの２次元（２−Ｄ）長方形格子である第１周期的パターンを有し、前記第１周期的パターンの各エレメントは前記第１構造の第１バンドギャップにおいてノイズ絶縁を提供するための複数の接続伝導ブランチを有する金属パッチから構成される、前記第１構造を提供することと、
前記伝導層により第２構造を提供することであって、前記第２構造は複数の第２エレメントの他の１つの２次元（２−Ｄ）長方形格子である第２周期的パターンを有し、前記第２周期的パターンの各第２エレメントは、周波数において前記第１構造の前記第１バンドギャップに隣接する前記第２構造の第２バンドギャップにおいてノイズ絶縁を提供するための複数の接続伝導ブランチを有する第２金属パッチから構成される、前記第２構造を提供することと、
電源アイランド構造を前記伝導層により提供することであって、前記電源アイランドはＤＣから前記第１バンドギャップまでのノイズ絶縁を提供するために前記第１周期的パターンの前記複数のエレメントのうちの少なくとも１つの中に存在してそれから電気的に絶縁されている、前記電源アイランド構造を提供することと、
を含む、方法。
【請求項９】
前記電源アイランド構造は、前記電源アイランドを実質的に囲むギャップによって前記第１周期的パターンの前記複数のエレメントの各々から電気的に絶縁されている、請求項８に記載の方法。
【請求項１０】
前記第１バンドギャップは、おおよそ前記コンポーネント・キャリヤの空洞共振周波数である周波数から始まる、請求項８に記載の方法。
【請求項１１】
前記複数の接続伝導ブランチの各々は、前記金属パッチの特性インピーダンスに関して比較的に高い特性インピーダンスを有する、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般的には、本書において包括的にコンポーネント・キャリヤと称されるパッケージおよび印刷回路基板（ＰＣＢ）の上の高速デジタル・システムにおいて有用なノイズ絶縁技術に関し、特に、究極のノイズ絶縁（すなわち、ＤＣから実質的に無限大の周波数までの）を提供する電磁バンドギャップ構造に関する。
【背景技術】
【０００２】
この十年間、ＣＭＯＳトランジスタのスケーリングは、マルチ・ギガヘルツ周波数で動作するマイクロプロセッサの設計を可能にしている。半導体のための国際技術ロードマップ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ（ＩＴＲＳ））に基づくこのトレンドは、デスクトップ・コンピュータおよびモバイル・コンピュータの両方に関して多年にわたって続くと予期されている。ムーアの法則に基づいて、トランジスタのスケーリングと共に、チップ上のトランジスタの数は１８ヶ月ごとに倍増しつつある。さらに、長距離通信帯域幅は、ムーアの法則より遥かに速く、９年ごとに倍増しつつあると推定されている。電圧スケーリングとムーアの法則との結合は、マイクロプロセッサにより消費される電力の大変な増加を引き起こしつつある。コンピュータはブロードバンド・システムであるので、電流は、ＤＣからクロック周波数の少なくとも第２高調波までの広い周波数範囲にわたってスイッチング回路に供給されなければならない。マイクロプロセッサにおけるこのトレンドは、コンピュータ・システムにおいて電力を分配することに関して主要な問題を引き起こしつつある。モバイル・コンピュータにおける電圧スケーリングと無線集積化とに伴って、電源ノイズに対する許容範囲は急速に減少しつつある。
【０００３】
電源ノイズへの主要な寄与は、パッケージおよびボードのレベルの相互接続から生じる。その電気的特性が分散型であるために、パッケージおよびボードの相互接続は配電ネットワーク（ｐｏｗｅｒ  ｄｉｓｔｒｉｂｕｔｉｏｎ  ｎｅｔｗｏｒｋ（ＰＤＮ））において電磁波をサポートすることができる。高速デジタル・システムにおける最も重要な領域の１つは、ＰＤＮの設計および分析である。配電ネットワークは、どのデジタル・システムにおいてもコア・ロジック回路およびＩ／Ｏ回路に電力を供給する。クロック速度が増大し、信号立ち上がり時間および供給電圧が減少すると、配電プレーンに注入される過渡電流は配電ネットワークに電圧変動を引き起こし得る。電源／グランド・プレーンにおけるこの望ましくない電圧変動は、同時スイッチング・ノイズ（ＳＳＮ）、電源ノイズ、およびデルタＩノイズとして一般に知られている。電源ノイズは、グランド・バウンス、デジタル回路における間違ったトリガ、および時間領域における波形歪みのような、ＰＤＮに対する望ましくない効果に帰着する。印刷回路基板（ＰＣＢ）またはマルチチップ・モジュール（ＭＣＭ）において多数の同時にスイッチングする回路により引き起こされる電源ノイズがシステムの性能を制限することがあり得るということが（以下で特定される非特許文献１−３において）示されている。特に、電源／グランド・プレーンは高周波数では平板列導波路として振る舞うので、電源ノイズはパッケージおよびボードにおいて電源／グランド・プレーン内のどこにでも転送され得る。
【０００４】
パッケージおよびＰＣＢに存する電源／グランド・プレーンは、小さな誘電体距離（ｄｉｅｌｅｃｔｒｉｃ  ｄｉｓｔａｎｃｅ）によって分離される大きな金属層を表す。小さな誘電体距離のために、パッケージおよびＰＣＢに存する電源／グランド・プレーンは低周波数では容量性であり、従って集積回路に電力を供給するために理想的である。しかし、周波数が増大すると、プレーンは誘導性となって、飛び飛びの周波数で共振する。在来の電源プレーンおよびグランド・プレーンは１００ミル（約０．２５ｃｍ）未満の誘電体厚さ（ｄｉｅｌｅｃｔｒｉｃ  ｔｈｉｃｋｎｅｓｓ）を有し、誘電体厚さは技術の進歩に伴ってより薄くなる。平板列導波路についての最低のＴＭモードおよびＴＥモードはおおよそ数百ギガヘルツのカットオフ周波数を有し、このことは、１０ＧＨｚ以下で動作するシステムのためには平板列導波路のＴＭモードおよびＴＥモードが主要な関心事ではないということを意味する。従って、懸念されるモードは、平板列導波路のＴＥＭモードと、電源／グランド・プレーンの有限のサイズに起因する空洞共振器モードとだけである。平板列導波路についてのこれらのモードのために、導電面はｘ方向およびｚ方向に無限の長さを有するということが仮定された。しかし、現実の電源プレーンおよびグランド・プレーンは幅および長さの有限なサイズを有し、このことは、電源／グランド・プレーンの外縁へ伝播する波が前後に反射されなければならないということを意味する。矩形空洞共振器モードは次の周波数
【０００５】
【数１】
2010519777.tif 000003
【０００６】
で生じ、ここでμは誘電体材料の透磁率であり、εは誘電体材料の誘電率であり、ｍ、ｎ、およびｐは、ｍ＝ｎ＝ｐ＝０を除いて、０，１，２、・・・に等しいモード・ナンバーであり、ａは電源／グランド・プレーンの幅であり、ｂは電源／グランド・プレーンの長さであり、ｄは電源／グランド・プレーンにおける誘電体層の誘電体厚さである。しかし、実際の電源／グランド・プレーンでは、誘電体厚さｄは幅（ａ）および長さ（ｂ）の両方より遥かに小さく、このことは、次元ｄに沿う定在波パターンが電源／グランド・プレーンの幅および長さに沿う波の共振周波数より数十ないし数百倍高い周波数で存在するということを意味する。従って、実際的な電源／グランド・プレーンについての方程式（１）における空洞共振周波数は次のように書かれ得る：
【０００７】
【数２】
2010519777.tif 000004
【０００８】
パッケージおよび印刷回路基板の上のデジタル回路を他のデジタル回路から絶縁するための１つの代表的なアプローチは、電源プレーンおよびグランド・プレーンの両方について電源プレーンを分割することである。電源プレーンあるいはグランド・プレーン内のギャップは、電磁波の伝播を部分的に妨げることができる。この理由の故に、デジタル回路を他のデジタル回路から絶縁するために分割プレーンが普通使用される。分割プレーンは電磁波の伝播を妨げることができるけれども、電磁エネルギーの一部はなおギャップを通って結合することができる。従って、この方法は、高周波数（普通は〜１ＧＨｚより上の）で僅かな絶縁（−２０ｄＢ〜−６０ｄＢ）を提供するだけであって、デジタル回路の感受性が大きくなり、またシステムの動作周波数が増大すると深刻な問題を生じさせる可能性がある。一般に、分割プレーンは、低周波数（普通、〜１ＧＨｚより下の）で良好な絶縁（−７０ｄＢ〜−８０ｄＢ）を提供するけれども、高周波数では電磁結合のために貧弱な絶縁（−２０ｄＢ〜−６０ｄＢ）を示す。特に、共振ピークに存するノイズは、これらの共振ピークでの絶縁レベルがおよそ−２０ｄＢであるので、分割されたプレーンにおいて１つの場所から他の場所へ容易に転送され得る。
【０００９】
電磁バンドギャップ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｂａｎｄｇａｐ（ＥＢＧ））構造は、望ましくない電磁モード透過とマイクロ波およびミリメートル波での放射とを抑圧する能力を持っているので、ポピュラーになっている。ＥＢＧ構造は、或る周波数バンドにおいて電磁波の伝播が不可能にされる周期的構造である。これらのＥＢＧ構造において、電磁波の強め合う干渉と弱め合う干渉とは、透過バンドおよび反射バンドとをもたらす。周期的構造の普通の特徴は、電磁波が非常に減衰しやすくて伝播しない周波数バンドが存在することである。これらのＥＢＧ構造のうち、オルタネーティング・インピーダンス電磁バンドギャップ（ａｌｔｅｒｎａｔｉｎｇ  ｉｍｐｅｄａｎｃｅ  ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｂａｎｄｇａｐ（ＡＩ−ＥＢＧ））構造は、２００４年に混合信号システムにおけるノイズ絶縁のために開発されて優秀な絶縁（−８０ｄＢ〜−１４０ｄＢ）を示し、これは報告された最良の絶縁である。しかし、このタイプのＡＩ−ＥＢＧ構造は高周波数領域で優秀な絶縁を提供するだけであり、ＤＣおよび低周波数領域および中間周波数領域では優秀な絶縁を提供しない。高速デジタル・システムでは、ＤＣからクロック周波数の少なくとも第２高調波周波数まで良好なノイズ絶縁が必要とされる。近ごろは、高速デジタル・システムのクロック周波数は上昇しつつあり、また将来も増大し続けるであろう。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】Ｒ．Ｒ．Ｔｕｍｍａｌａ，  Ｅ．Ｊ．Ｒｙｍａｓｚｗｓｋｉ，  ａｎｄ  Ａ．Ｇ．Ｋｌｏｐｆｅｎｓｔｅｉｎ，  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ  Ｐａｃｋａｇｉｎｇ  Ｈａｎｄｂｏｏｋ，  ２ｎｄ  ｅｄ．，  Ｎｅｗ  Ｙｏｒｋ：  Ｃｈａｐｍａｎ  ＆  Ｈａｌｌ，  １９９７，  ｐｔ．Ｉ
【非特許文献２】Ｒ．Ｒ．Ｔｕｍｍａｌａ，  Ｆｕｎｄａｍｅｎｔａｌｓ  ｏｆ  Ｍｉｃｒｏｓｙｓｔｅｍｓ  Ｐａｃｋａｇｉｎｇ，  ＭｃＧｒａｗ−Ｈｉｌｌ，  ２００１
【非特許文献３】Ｓ．Ｈａｌｌ，  Ｇ．Ｈａｌｌ，  ａｎｄ  Ｊ．Ａ．ＭｃＣａｌｌ，  Ｈｉｇｈ−Ｓｐｅｅｄ  Ｄｉｇｉｔａｌ  Ｓｙｓｔｅｍ  Ｄｅｓｉｇｎ，  Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ，  Ｉｎｃ．，  ２０００
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従って、パッケージおよび印刷回路基板（ＰＣＢ）の上の高速デジタル・システムの良好な性能を得るために、より良いノイズ絶縁方法の開発が必要とされる。従って、製造の容易さを維持しながら、改良された動作特性を有する改良されたノイズ絶縁構造を提供することが望ましい。
【課題を解決するための手段】
【００１２】
究極のノイズ絶縁（すなわち、ＤＣから実質的に無限大の周波数までの）を提供するように構成された電源アイランドと混合（またはハイブリッド）オルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）構造の使用により、パッケージおよび印刷回路基板（ＰＣＢ）の上の高速デジタル・システムのための改良されたノイズ絶縁が提供される。電源アイランドは、配電ネットワークを提供するために、複数の混合ＡＩ−ＥＢＧ構造により囲まれる。この構造では、電源アイランドの周りのギャップは、ＤＣから第１空洞共振周波数までの優秀な絶縁を提供する。１つのＡＩ−ＥＢＧ構造（タイプＩ）は、およそ１．５ＧＨｚの第１空洞共振周波数からおよそ５ＧＨｚまでの優秀な絶縁を提供する。他方のＡＩ−ＥＢＧ構造（タイプＩＩ）は、約５ＧＨｚから１０ＧＨｚまでの優秀な絶縁を提供する。混合ＡＩ−ＥＢＧ構造および電源アイランドのこの新規な構成の使用を通して、ハイブリッドＡＩ−ＥＢＧ構造（すなわち、タイプＩ構造およびタイプＩＩ構造の独特な組み合わせ）の組み合わせ効果は、１０ＧＨｚを遥かに超える優秀な絶縁を提供する。ＡＩ−ＥＢＧ構造は、薄い誘電体材料により分離された２つの金属層を含む金属−誘電体ＥＢＧ構造である（パッケージおよびＰＣＢにおける電源／グランド・プレーンに類似する）。しかし、ＡＩ−ＥＢＧ構造では、これらの金属層のうちの１つだけが、各エレメントが４つの接続金属ブランチを有する金属パッチから成る２次元（２−Ｄ）長方形格子である周期的パターンを有する。
【００１３】
実施例に特有と考えられる新規な特徴は、添付されている請求項において明らかにされている。しかし、実施例自体は、その好ましい使用方法、更なる目的および利点と同じく、添付図面と関連して読まれる実施例についての次の詳細な記述を参照することにより最善に理解されるであろう。
【図面の簡単な説明】
【００１４】
【図１】ＡＩ−ＥＢＧ構造を有するシステムの一実施態様の平面図を示す。
【図２】ＡＩ−ＥＢＧ構造に存する電源／グランド・プレーンのうちの１つに存するユニット・セルの平面図を示す。
【図３】ＡＩ−ＥＢＧ構造を有するシステムの３次元立面側面図を示す。
【図４】オルタネーティング・インピーダンスを有する電磁バンドギャップ構造を示す。
【図５】部分的ＡＩ−ＥＢＧ構造を有するシステムの平面図を示す。
【図６】ハイブリッド（または混合）ＡＩ−ＥＢＧ構造を有する他のタイプのシステムの平面図を示す。
【図７】信号完全性問題を避けるためにオルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）プレーンを含むパッケージおよび印刷回路基板（ＰＣＢ）における層積み重ねの実施態様の横断面図を示す。
【図８】信号完全性問題を避けるためにオルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）プレーンを含むパッケージおよびＰＣＢにおける層積み重ねの実施態様の他の横断面図を示す。
【図９】信号完全性問題を避けるためにオルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）プレーンを含むパッケージおよびＰＣＢにおける層積み重ねの実施態様のさらに他の横断面図を示す。
【図１０】究極のノイズ絶縁（ＤＣから１０ＧＨｚより遥かに上までの）を提供する電源アイランドを有するハイブリッドＡＩ−ＥＢＧ構造の実施態様の平面図を示す。
【図１１】図１０のシステムの３次元立面側面図を示す。
【図１２】電源アイランドを含む、電源／グランド・プレーンの横断面図を示す。
【図１３】図１０の構造についての対応透過係数（Ｓ２１）測定結果を示す。
【図１４】図１０に描かれている構造のＳ２１と在来の分割プレーン・デザインのＳ２１との比較を示す。
【発明を実施するための形態】
【００１５】
次に図面の、特に図１を参照すると、高周波数の広い周波数範囲のためにノイズ絶縁を提供する１つのタイプのＡＩ−ＥＢＧ構造が示されている。図１は、ＡＩ−ＥＢＧ構造１００を有するシステムの一実施態様の平面図を示す。ＡＩ−ＥＢＧ構造１００は、同次元プレーン内で複数の第２エレメント１１４によって連続的に接続された複数の第１エレメント１１２を含むＡＩ−ＥＢＧプレーンを有する（図の詳細を不明瞭にしないために、図１においてはラベルは第１および第２のエレメントの全部には付されていない）。第１エレメント１１２は比較的に低い特性インピーダンスを有し、第２エレメント１１４は比較的に高い特性インピーダンスを有し、従って多重オルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）構造を提供している。第１位置１１６および第２位置１１８において、ＡＩ−ＥＢＧプレーンは、電源／グランドを供給するために種々の装置または回路に結合され得る。第１位置１１６で、ＡＩ−ＥＢＧプレーンはポート、デジタル回路またはＲＦ／アナログ回路に結合され得る。第２位置１１８でも、ＡＩ−ＥＢＧプレーンはポート、デジタル回路またはＲＦ／アナログ回路に結合され得る。例えば、デジタル回路が第１位置１１６に結合されることができ、一方、ＲＦ／アナログ回路が第２位置１１８に結合され得る。
【００１６】
第１エレメント１１２と第２エレメント１１４とは種々の形状であり得る。図示されているように、第１エレメント１１２および第２エレメント１１４の両方が長方形状を有し、従ってこのＡＩ−ＥＢＧプレーンは設計、製造、分析しやすい。しかし、第１エレメント１１２および第２エレメント１１４は、低い特性インピーダンスのセクションおよび高い特性インピーダンスのセクションを生じさせる他のタイプの構造でもあり得る。特に、第１エレメント１１２および第２エレメント１１４は、各々独立に、正方形、多角形、六角形、三角形、または円の形状、あるいはそれらの組み合わせであり得る。
【００１７】
所与の第２エレメント１１４はいろいろな位置で数個の第１エレメント１１２に取り付けられている。図１において、第２エレメント１１４は正方形の第１エレメント１１２の角に各々取り付けられている。第２エレメント１１４は、第１エレメント１１２の周囲の他の位置でも取り付けられ得る。しかし、第１エレメント１１２の縁での取り付けが最良の絶縁を提供する。
【００１８】
図２は、図１に描かれているＡＩ−ＥＢＧ構造１００の単一のユニット・セル２００の平面図を示し、第１エレメント１１２および第２エレメント１１４を詳しく示す。
【００１９】
図３は、ＡＩ−ＥＢＧ構造１００を有するシステム３００の３次元図を示す。ＡＩ−ＥＢＧ構造１００を有するこのシステムは、ＡＩ−ＥＢＧプレーン１１３と、誘電体層１１５と、充実金属プレーン１１７とを含む。ＡＩ−ＥＢＧプレーン１１３は、設計目的に依存してグランド・プレーンまたは電源プレーンに包含され得る。例えば、ＡＩ−ＥＢＧプレーン１１３は（図１にも示されている）第１エレメント１１２および第２エレメント１１４を伴ってエッチングされた電源プレーンであり得、一方、充実金属プレーン１１７は、グランド・プレーンとして作用する連続的な（あるいは充実）金属層であり得る。
【００２０】
ＡＩ−ＥＢＧプレーン１１３は銅、パラジウム、アルミニウム、白金、クロム、あるいはこれらの組み合わせを用いて製造され得る。ＡＩ−ＥＢＧプレーン１１３は、好ましくは、約０．１ミル（０．０００２５ｃｍ）と１００ミル（０．２５ｃｍ）との間の厚さを有する。
【００２１】
誘電体層１１５は、約２．２から約１６までの比誘電率を有する誘電率、または約０．００１から約０．３までの誘電正接、あるいはその両方、およびそれらの組み合わせを有する誘電体材料から作られる。一実施態様では、誘電体層１１５はＦＲ４から作られ、これはＰＣＢのための絶縁ベース材料として一般的に使用される。“ＦＲ４”は、“難燃剤４（Ｆｌａｍｅ  Ｒｅｔａｒｄａｎｔ  ４）”を表す。ＦＲ４は、時には、ガラス繊維ボードまたは基板とも称される。ＡＩ−ＥＢＧ構造において誘電体層はアプリケーションに依存して任意の有機またはセラミック材料であり得るということに留意するべきである。誘電体層１１５は、好ましくは、約１ミル（０．００２５ｃｍ）と約１００ミル（０．２５ｃｍ）との間の厚さを有する。
【００２２】
充実金属プレーン１１７は、グランド・プレーンまたは電源プレーンであり得る。充実金属プレーン１１７は、銅、パラジウム、アルミニウム、白金、クロム、またはこれらの組み合わせを用いて製造され得る。充実金属プレーン１１７は、好ましくは、約１ミル（０．００２５ｃｍ）と約１０ミル（０．０２５ｃｍ）との間の厚さを有する。
【００２３】
一般的に、ＡＩ−ＥＢＧ構造１００の長さおよび幅は、アプリケーションに依存して変化し得る。ＡＩ−ＥＢＧ構造１００は、特定のタイプの電子システムに配慮した長さおよび幅に製造され得る。コンパクトな電子アプリケーションのためには、もし高ｋ誘電体材料（すなわち、高い誘電率を有する誘電体材料）が誘電体材料として用いられるならば第１エレメントおよび第２エレメントのサイズはかなり小さくされ得るので、ＡＩ−ＥＢＧ構造は非常に小型であり得る（すなわち、１ｃｍ×１ｃｍ未満）。ＰＣＢアプリケーションのためには、ＡＩ−ＥＢＧ構造はＰＣＢの寸法（例えば、４０ｃｍ×４０ｃｍ）と同じくらいの大きさであり得る。
【００２４】
図４は、オルタネーティング・インピーダンスを有する電磁バンドギャップ構造を４００のところに示す。これは、図１に描かれている構造１００のインピーダンス表示である。ＡＩ−ＥＢＧ構造４００は、同次元プレーン内で複数の金属ブランチ・エレメント１１４により連続的に接続された複数の金属パッチ・エレメント１１２を含む（図の詳細を不明瞭にしないために、図４においてはラベルは第１および第２のエレメントの全部には付されていない）。金属パッチ・エレメント１１２は比較的に低い特性インピーダンスを有し、金属ブランチ・エレメントは比較的に高い特性インピーダンスを有し、従って多重オルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）構造を提供している。図４には、それぞれの金属パッチ・エレメントおよび金属ブランチ・エレメントの関連する幅ＷｐａｔｃｈおよびＷｂｒａｎｃｈも描かれている。また、構造４００の下左角に位置する所与の金属パッチおよびそれに関連するブランチの拡大図も示されている。
【００２５】
図５は、ＡＩ−ＥＢＧ構造を有するシステムの他の実施態様を示す。ＡＩ−ＥＢＧ構造５００は、複数の第２エレメント５２４により連続的に接続された複数の第１エレメント５２２を含む。プレーン・エレメント５２９ａおよび５２９ｂは、連続的な金属層の一部である。ＡＩ−ＥＢＧ構造５００を有するこのシステムは、第１位置５２６および第２位置５２８において結合された種々の装置または回路も含むことができる。例えば、第１位置５２６は、電源またはグランド・ソースとしてポート、ＲＦ／アナログ回路またはデジタル回路に結合され得る。同様に、第２位置５２８は、電源またはグランド・ソースとしてポート、ＲＦ／アナログ回路またはデジタル回路に結合され得る。例えば、デジタル回路が第１位置５２６に結合され得、一方、ＲＦ／アナログ回路が第２位置５２８に結合され得る。
【００２６】
図６は、ＡＩ−ＥＢＧ構造を有するシステムの他の実施態様を示す。ＡＩ−ＥＢＧ構造６００は、複数の第２エレメント６３４によって連続的に接続された複数の第１エレメント６３２ａ及び６３２ｂを含む。第１エレメント６３２ａのサイズは、より大きな第１エレメント６３２ｂのそれより小さい。ＡＩ−ＥＢＧ構造６００を有するこのシステムは、図５の第１位置５２６および第２位置５２８に関して上で記載されたものと同様に、第１位置６３６および第２位置６３８において種々の装置または回路を含むことができる。
【００２７】
このＡＩ−ＥＢＧ構造６００は非常に広い高周波数バンドギャップ（例えば、５００ＭＨｚおよび１０ＧＨｚの間にわたる−４０ｄＢバンドギャップ）を達成することができる。例えば、大きい方の第１エレメント６３２ｂと第２エレメント６３４とは約５００ＭＨｚから３ＧＨｚのバンドギャップ（−４０ｄＢバンドギャップ）を生じさせることができ、小さい方の第１エレメント６３２ａと第２エレメント６３４とは約３ＧＨｚから１０ＧＨｚまでのバンドギャップ（−４０ｄＢバンドギャップ）を生じさせる。このように、ＡＩ−ＥＢＧ構造は、比較的に高い周波数においてではあるけれども、極めて広いバンドギャップを生じさせることができる。第１エレメントと第２エレメントとの比は、好ましくは約４から３００までであるが、これに限定されない。
【００２８】
図７−９は、種々のスタック構成を有するＡＩ−ＥＢＧ構造のいろいろな実施態様を示す。
【００２９】
この層積み重ねは、信号完全性問題を避けるために必要である。図７は、信号層７０２と、誘電体層７０４と、充実金属プレーン７０６と、誘電体層７０８と、ＡＩ−ＥＢＧプレーン７１０とを含む構造を示す。
【００３０】
信号層７０２は、誘電体層７０４の上に置かれている。充実金属プレーン７０６は、誘電体層７０４の底（裏）に置かれている。誘電体層７０８は充実金属プレーン７０６の底に置かれている。ＡＩ−ＥＢＧプレーン７１０は、誘電体層７０８の底に置かれている。各々の層又はプレーンはグランド・プレーンまたは電源プレーンであることができ、層またはプレーンのタイプの選択は、ＡＩ−ＥＢＧ構造が組み込まれる製品とＡＩ−ＥＢＧ構造の望ましい特性とに基づいて決定され得る。
【００３１】
誘電体層、充実金属プレーン、およびＡＩ−ＥＢＧプレーンは既に上で詳しく記載された。信号層７０２は、銅、パラジウム、アルミニウム、白金、クロム、またはこれらの組み合わせから製造され得る部分的金属層である。信号層７０２は伝送ラインを含み、それは電子装置／システムの中で１つの場所から他の場所へ信号を送る。高速デジタル・システムにおいて信号層のために基準プレーンとして充実金属プレーンを使用することにより、構造７００の積み重ねは信号完全性問題およびＥＭＩ問題を大幅に緩和し、一方、ＡＩ−ＥＢＧ構造は優秀なノイズ絶縁を提供する。
【００３２】
図８は複数の信号層を有する構造８００を示し、第１信号層８０２と、誘電体層８０４と、充実金属プレーン８０６と、誘電体層８０８と、ＡＩ−ＥＢＧプレーン８１０と、誘電体層８１２と、充実金属プレーン８１４と、誘電体層８１６と、第２信号層８１８とを含む。誘電体層、充実金属プレーン、ＡＩ−ＥＢＧプレーン、および信号層は既に上で詳しく記載された。
【００３３】
第１信号層８０２は誘電体層８０４の上に置かれている。充実金属プレーン８０６は誘電体層８０４の底に置かれている。誘電体層８０８は充実金属プレーン８０６の底に置かれている。ＡＩ−ＥＢＧプレーン８１０は誘電体層８０８の底に置かれている。誘電体層８１２はＡＩ−ＥＢＧプレーン８１０の底に置かれている。充実金属プレーン８１４は誘電体層８１２の底に置かれている。誘電体層８１６は充実金属プレーン８１４の底に置かれている。第２信号層８１８は誘電体層８１６の底に置かれている。各々の層又はプレーンはグランド・プレーンまたは電源プレーンであることができ、層またはプレーンのタイプの選択は、ＡＩ−ＥＢＧ構造が組み込まれる製品とＡＩ−ＥＢＧ構造の望ましい特性とに基づいて決定され得る。
【００３４】
図９は、複数の信号層を有する構造９００を示し、第１信号層９０２と、誘電体層９０４と、充実金属プレーン９０６と、誘電体層９０８と、ＡＩ−ＥＢＧプレーン９１０と、誘電体層９１２と、充実金属プレーン９１４と、誘電体層９１６と、第２信号層９１８と、誘電体層９２０と、充実金属プレーン９２２と、誘電体層９２４と、ＡＩ−ＥＢＧプレーン９２６と、誘電体層９２８と、充実金属プレーン９３０と、誘電体層９３２と、第３信号層９３４とを含む。誘電体層、充実金属プレーン、ＡＩ−ＥＢＧプレーン、および信号層は既に上で詳しく記載された。
【００３５】
第１信号層９０２は誘電体層９０４の上に置かれている。充実金属プレーン９０６は誘電体層９０４の底に置かれている。誘電体層９０８は充実金属プレーン９０６の底に置かれている。ＡＩ−ＥＢＧプレーン９１０は誘電体層９０８の底に置かれている。誘電体層９１２はＡＩ−ＥＢＧプレーン９１０の底に置かれている。充実金属プレーン９１４は誘電体層９１２の底に置かれている。誘電体層９１６は充実金属プレーン９１４の底に置かれている。第２信号層９１８は誘電体層９１６の底に置かれている。誘電体層９２０は信号層９１８の底に置かれている。充実金属プレーン９２２は誘電体層９２０の底に置かれている。誘電体層９２４は充実金属プレーン９２２の底に置かれている。ＡＩ−ＥＢＧプレーン９２６は誘電体層９２４の底に置かれている。誘電体層９２８はＡＩ−ＥＢＧプレーン９２６の底に置かれている。充実金属プレーン９３０は誘電体層９２８の底に置かれている。誘電体層９３２は充実金属プレーン９３０の底に置かれている。第３信号層９３４は誘電体層９３２の底に置かれている。各々の層又はプレーンはグランド・プレーンまたは電源プレーンであることができ、層またはプレーンのタイプの選択は、少なくとも部分的に、ＡＩ−ＥＢＧ構造が組み込まれる製品とＡＩ−ＥＢＧ構造の望ましい特性とに基づいて決定され得る。
【００３６】
本発明の好ましい実施態様では、究極のノイズ絶縁（すなわち、ＤＣから１０ＧＨｚより遥かに高い周波数までの）を提供するように組み合わされて構成された電源アイランドおよび混合（またはハイブリッド）オルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）構造の使用により、パッケージおよび印刷回路基板（ＰＣＢ）の上の高速デジタル・システムのための改良されたノイズ絶縁が提供される。次に図１０を参照すると、好ましい実施態様に従って究極のノイズ絶縁（すなわち、ＤＣから１０ＧＨｚよりかなり上までの）を提供し、これによりＤＣから１０ＧＨｚより遥かに高い周波数までのいろいろな周波数の広いアレイにわたって究極のノイズ絶縁を有利に提供する電源アイランドを伴うハイブリッドＡＩ−ＥＢＧ構造の実施態様の平面図が１０００のところに示されている。電源アイランド１００２は、配電ネットワークを提供するためにタイプＩおよびタイプＩＩの複数の混合ＡＩ−ＥＢＧ構造により囲まれ、ここでタイプＩのＡＩ−ＥＢＧ構造１０２０は、図４に関して前に記載されたように構成された複数のエレメント１００４および１０１０から形成され、タイプＩＩのＡＩ−ＥＢＧ構造１０３０は、同じく図４に関して前に記載されたように構成された複数のエレメント１００６および１０１０から形成されているが、所望の周波数応答特性を提供するためにタイプＩ構造１０２０のエレメント１００４は、幅寸法および長さ寸法の両方においてタイプＩＩ構造１０３０のエレメント１００６の同じ寸法と比べて大幅に大きい。この構造１０００において、電源アイランド１００２の周囲のギャップ１００８は、ＤＣから第１空洞共振周波数までの優秀な絶縁を提供する。複数のエレメント１００４および１０１０を含む１つのＡＩ−ＥＢＧ構造（タイプＩ）１０２０は、約１．５ＧＨｚの第１空洞共振周波数から約５ＧＨｚまでの優秀な絶縁を提供する。さらに複数のエレメント１００６および１０１０を含む他方のＡＩ−ＥＢＧ構造（タイプＩＩ）１０３０は、約５ＧＨｚから１０ＧＨｚまでの優秀な絶縁を提供する。混合ＡＩ−ＥＢＧ構造１０２０および１０３０および電源アイランド１００２を有するこの新規な構成の使用を通じて、ハイブリッドＡＩ−ＥＢＧ構造１０００（すなわち、タイプＩおよびタイプＩＩの構造の独特の組み合わせ）の組み合わせ効果は、１０ＧＨｚを遥かに超える優秀な絶縁を提供する。
【００３７】
ＡＩ−ＥＢＧ構造１０００は、図３に関して前に記載されたものと類似する、（パッケージおよびＰＣＢにおける電源／グランド・プレーンに類似する）薄い誘電体材料により分離された２つの金属層を含む金属−誘電体ＥＢＧ構造である。ポート１０１６および１０１８は、図１に関して前に記載されたポート１１６および１１８に類似している（従って、優秀な電源ノイズ絶縁を必要とする他の回路の電圧またはグランドのような電源ソースに結合される）。この構成では、ポート１（エレメント１０１６）は、前に記載されたように低い方の周波数範囲での所要のノイズ絶縁を提供するために電源アイランド１００２により囲まれている。図１１にさらに示されるように、このＡＩ−ＥＢＧ構造１０００のタイプＩ構造１０２０およびタイプＩＩ構造１０３０の両方について、１つの金属層（図１１、層１１１３）だけが周期的パターンを有し、そのパターンは、図４に関して前に記載されかつ図４に描かれているように、各エレメント（角のエレメントを除く）が４つの接続金属ブランチを有する金属パッチを含む２次元（２−Ｄ）長方形格子である。タイプＩ構造およびタイプＩＩ構造の個々のコンポーネントの間の差異は、前に記載された所望の周波数特性を提供するための、図１０に見られるようなサイズの差である。図１０の新規な構造について、また好ましい実施態様において、タイプＩ構造におけるエレメント１００４のサイズは１．５ｃｍ×１．５ｃｍであり、タイプＩＩ構造におけるエレメント１００６のサイズは０．７ｃｍ×０．７ｃｍである。図１１にも描かれているように、図１０のエレメント１０１０のサイズは、水平方向においては０．０５ｃｍ×０．１ｃｍであり（数個のそのような水平方向エレメント１０１０が図１０において“Ｈ”で示されている）、垂直方向においては０．１ｃｍ×０．０５ｃｍである（数個のそのような垂直方向エレメント１０１０が図１０において“Ｖ”で示されている）。タイプＩおよびタイプＩＩにおけるエレメント１０１０のサイズは具体的なアプリケーションにより同じこともあり得、違うこともあり得るということに留意するべきである。図１０の新規な構造の全体のサイズは９．５ｃｍ×４．７ｃｍである。新規な構造のサイズは具体的なアプリケーションにより多分より小さいこともあり得、より大きいことあり得るということに留意するべきである。これは、新規な構造における好ましいサイズを示すための例である。
【００３８】
図１１は、図１０に描かれている構造１０００と同じ構造であるＡＩ−ＥＢＧ構造１１００を有するシステムの３次元図を示す。ＡＩ−ＥＢＧ構造１１００を有するこのシステムは、ＡＩ−ＥＢＧプレーン１１１３と、誘電体層１１１５と、充実金属プレーン１１１７とを含む。ＡＩ−ＥＢＧプレーン１１１３は、設計目的によりグランド・プレーンまたは電源プレーンに含まれ得る。例えば、ＡＩ−ＥＢＧプレーン１１１３は、第１エレメント１１１２、第２エレメント１１１４（図１においてエレメント１１２および１１４として示されてもいる）、第３エレメント１１１６および第４エレメント１１１８（図１においてエレメント１１２および１１４として示されてもいるけれども、前に記載されたようにエレメント１１１２および１１１４とは異なる相対サイズのものである）、を伴ってエッチングされた電源プレーンであり得、一方、充実金属プレーン１１１７はグランド・プレーンとして作用する連続的な（あるいは充実）金属層であり得る。
【００３９】
図１２は、図１０に関して前に記載された電源アイランド構造１００２を含む、電源／グランド・プレーンの横断面を１２００のところに示す。主電源１２０２は、デジタル回路＃２のために電力を提供する。しかし、電源アイランドの周囲のギャップ（図１０においてもギャップ１００８により示されている）および前に記載されたそのようなギャップにより提供される関連するＤＣ／低周波数絶縁に起因して、電源１２０２により提供されるＤＣ電圧はそのようなギャップによってポート１（図１０のエレメント１０１６）から遮断されるので、デジタル回路＃１に給電するために別の電源１２０４が必要とされる。この追加の電源１２０４からの低周波数ノイズは、在来の減結合キャパシタ（図示されていない）を用いて弱められる。
【００４０】
究極のノイズ絶縁が可能であることを保証するために、この新規な構造は標準的ＦＲ４プロセスを用いて製造される。図１３は、製造された電源アイランドを有するハイブリッドＡＩ−ＥＢＧ構造の周波数特性を示す。図１０の構造についての対応するＳ２１測定結果が図１３に示されている。観察され得るように、この構造はＤＣから１２ＧＨｚまで優秀な絶縁を示す（私たちは、使用されたベクトル・ネットワーク・アナライザ（ＶＮＡ）が１２ＧＨｚまで適切に働いたので、１２ＧＨｚまでだけ測定した）。実際には、Ｓ２１は、該ＶＮＡの検出限界（−８０ｄＢ〜−１１０ｄＢ）に達した。５ＧＨｚおよび１０ＧＨｚのあたりの幾つかのピークは、金属ブランチを最適化することにより、もっと抑えられ得る。図１４は、図１０に描かれているこの新規な構造のＳ２１と在来の分割プレーン・デザインのＳ２１との比較を示す。図に見られるように、この新規な構造は、１．５ＧＨｚより上で、在来の構造（すなわち、分割プレーン）による絶縁より遥かに良好な絶縁を提供する。
【００４１】
実施例についての記述は、例解および記述を目的として与えられており、網羅的であること、あるいは開示された形の実施例に限定されることは意図されていない。多くの改変および変化形が当業者にとっては明らかであろう。例えば、具体的なアプリケーションにより、特にユニークなノイズ絶縁要求条件を有することのあるそれぞれの特定のポートまたは回路のためにＡＩ−ＥＢＧ構造を各々絶縁する複数の電源アイランドが提供され得る。実施態様は、実施例の原理、実際的なアプリケーションを最善に説明し、また熟慮されている特定の使用に適合させられている種々の改変を伴う種々の実施態様のために他の当業者が実施例を理解し得るように、選択され記述された。
【図１】
2010519777.tif 000005
【図２】
2010519777.tif 000006
【図３】
2010519777.tif 000007
【図４】
2010519777.tif 000008
【図５】
2010519777.tif 000009
【図６】
2010519777.tif 000010
【図７】
2010519777.tif 000011
【図８】
2010519777.tif 000012
【図９】
2010519777.tif 000013
【図１０】
2010519777.tif 000014
【図１１】
2010519777.tif 000015
【図１２】
2010519777.tif 000016
【図１３】
2010519777.tif 000017
【図１４】
2010519777.tif 000018
【手続補正書】
【提出日】平成21年10月1日(2009.10.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の電磁バンドギャップ構造を含むノイズ絶縁システムであって、
電源プレーンと、
前記電源プレーン上に配置された誘電体層と、
第１ＡＩ−ＥＢＧ構造および第２ＡＩ−ＥＢＧ構造を含む、前記誘電体層上に配置されたオルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）プレーンと、
前記第１ＡＩ−ＥＢＧ構造の複数の第１オルタネーティング・インピーダンス電磁バンドギャップ・パターンのうちの少なくとも１つの中に形成された電源アイランドであって、それから前記電源アイランドを実質的に囲むギャップによって電気的に絶縁されている前記電源アイランドと、
を含み、
前記第１ＡＩ−ＥＢＧ構造の前記複数の第１オルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）パターンは前記誘電体層上に配置され、前記第１ＡＩ−ＥＢＧパターンは前記電源プレーンの一部分および前記誘電体層の一部分と共に前記第１ＡＩ−ＥＢＧ構造（タイプＩ）を形成し、
前記複数の第１オルタネーティング・インピーダンス・バンドギャップ構造の各々は、第１特性インピーダンスを有する金属パッチと、前記金属パッチに接続された複数のブランチとを含み、前記ブランチの各々は第２特性インピーダンスを有し、
前記第２特性インピーダンスは前記第１特性インピーダンスに関して比較的に高く、
第２複数の第２オルタネーティング・インピーダンス電磁バンドギャップ・パターン（ＡＩ−ＥＢＧ）が前記誘電体層上に配置され、前記第２ＡＩ−ＥＢＧパターンは、前記電源プレーンの対応する第２部分および前記誘電体層の対応する第２部分と共に前記第２ＡＩ−ＥＢＧ構造（タイプＩＩ）を形成し、
前記複数の第２オルタネーティング・インピーダンス電磁バンドギャップ構造の各々は、第３特性インピーダンスを有する第２金属パッチと、前記第２金属パッチに接続された複数の第２ブランチとを含み、前記第２ブランチは第４特性インピーダンスを有し、
前記第４特性インピーダンスは前記第３特性インピーダンスに関して比較的に高いことを特徴とするノイズ絶縁システム。
【請求項２】
前記電源アイランドの周囲の前記ギャップはＤＣから前記ノイズ絶縁システムの第１空洞共振周波数までのノイズ絶縁を提供し、
前記タイプＩのＡＩ−ＥＢＧ構造は前記第１空洞共振周波数から前記タイプＩのＡＩ−ＥＢＧ構造の最終バンドギャップ周波数（ｅｎｄ  ｂａｎｄｇａｐ  ｆｒｅｑｕｅｎｃｙ）までのノイズ絶縁を提供し、
前記タイプＩＩのＡＩ−ＥＢＧ構造は前記タイプＩのＡＩ−ＥＢＧ構造の前記最終バンドギャップ周波数から少なくとも１０ＧＨｚまでのノイズ絶縁を提供する、
請求項１に記載のシステム。
【請求項３】
前記タイプＩのＡＩ−ＥＢＧ構造の前記最終バンドギャップ周波数は約５ＧＨｚであり、前記第１空洞共振周波数は約１．５ＧＨｚである、請求項２に記載のシステム。
【請求項４】
薄い誘電体材料により分離された２つの金属層を含むオルタネーティング・インピーダンス電磁バンドギャップ（ＡＩ−ＥＢＧ）構造であって、
前記２つの金属層の一方は電源プレーンであり、前記２つの金属層の他方は複数の異なる周期的パターン領域を有する第２電源プレーンを含み、複数の異なる周期的パターン領域の各々はエレメントの２次元長方形格子であり、その各エレメントは、複数の接続金属ブランチを伴う金属パッチを含み、その各々はそれぞれの周期的パターン領域の他の金属パッチに接続し、
各金属パッチは、前記複数の接続金属ブランチのうちの所与の１つの金属ブランチの特性インピーダンスより比較的に低い特性インピーダンスを有し、
前記複数の異なる周期的パターン領域のうちの第１周期的パターン領域の第１金属パッチは、前記複数の異なる周期的パターン領域のうちの第２周期的パターン領域の中の第２金属パッチより少なくとも２倍大きく、
前記第１周期的パターン領域の前記第１金属パッチのうちの少なくとも１つはギャップ領域と前記ギャップ領域の中のポートとを有し、前記ポートは電子回路のための電源に結合される、ＡＩ−ＥＢＧ構造。
【請求項５】
前記ギャップ領域は、前記ポートに結合された電源アイランド構造を囲み、前記電源アイランドは前記第１周期的パターンの前記複数のエレメントの各々から電気的に絶縁される、請求項４に記載のＡＩ−ＥＢＧ構造。
【請求項６】
前記第２周期的パターン領域は２つの第１周期的パターン領域の間に挟まれる、請求項４に記載のＡＩ−ＥＢＧ構造。
【請求項７】
コンポーネント・キャリヤ上の高速デジタル・システムのために改良されたノイズ絶縁を提供する方法であって、
伝導層により第１構造を提供することであって、前記第１構造は複数のエレメントの２次元（２−Ｄ）長方形格子である第１周期的パターンを有し、前記第１周期的パターンの各エレメントは前記第１構造の第１バンドギャップにおいてノイズ絶縁を提供するための複数の接続伝導ブランチを有する金属パッチから構成される、前記第１構造を提供することと、
前記伝導層により第２構造を提供することであって、前記第２構造は複数の第２エレメントの他の１つの２次元（２−Ｄ）長方形格子である第２周期的パターンを有し、前記第２周期的パターンの各第２エレメントは、周波数において前記第１構造の前記第１バンドギャップに隣接する前記第２構造の第２バンドギャップにおいてノイズ絶縁を提供するための複数の接続伝導ブランチを有する第２金属パッチから構成される、前記第２構造を提供することと、
電源アイランド構造を前記伝導層により提供することであって、前記電源アイランドはＤＣから前記第１バンドギャップまでのノイズ絶縁を提供するために前記第１周期的パターンの前記複数のエレメントのうちの少なくとも１つの中に存在してそれから電気的に絶縁されている、前記電源アイランド構造を提供することと、
を含む、方法。
【請求項８】
前記電源アイランド構造は、前記電源アイランドを実質的に囲むギャップによって前記第１周期的パターンの前記複数のエレメントの各々から電気的に絶縁されている、請求項７に記載の方法。
【請求項９】
前記第１バンドギャップは、おおよそ前記コンポーネント・キャリヤの空洞共振周波数である周波数から始まる、請求項７に記載の方法。
【請求項１０】
前記複数の接続伝導ブランチの各々は、前記金属パッチの特性インピーダンスに関して比較的に高い特性インピーダンスを有する、請求項７に記載の方法。
【国際調査報告】
2010519777.tif 000019
2010519777.tif 000020