(57)【要約】  本発明は、電子接続デバイス（１００，１００’、１００”）を製造する方法に関し、本発明の方法は、（ａ）支持基板（２）の平面内に少なくとも一つの第１コンタクト素子（１０，３４）を形成し、前記平面にほぼ垂直の方向に、前記第１コンタクト素子と電気的に接触する第１の端部及び第２の端部を有し、前記基板に平行な位置から開放されて前記基板の表面に垂直な前記方向に立ち上がる一つ以上の金属トラック又はビームもしくはアーム（３６）からなる第２コンタクト素子（４，３６）を形成する工程と、（ｂ）次に、少なくとも一つの電気又は電子コンポーネント（２２）を前記第１コンタクト素子（１０，３４）と接触させて設置する工程と、（ｃ）前記コンポーネントと前記第１及び第２コンタクト素子を、前記第２コンタクト素子（４，３６）の前記第２の端部がカプセル封止材料の表面（２７）と同一平面になるようにカプセル封止する工程と、を具える。
2010541190.tif 000002
【特許請求の範囲】
【請求項１】
電子接続デバイス（１００，１００’、１００”）を製造する方法であって、
（ａ）支持基板（２）の平面内に少なくとも一つの第１コンタクト素子（１０，３４）を形成し、前記平面にほぼ垂直の方向に、前記第１コンタクト素子と電気的に接触する第１の端部及び第２の端部を有し、前記基板に平行な位置から開放されて前記基板の表面に垂直な前記方向に立ち上がる一つ以上の金属トラック又はビームもしくはアーム（３６）からなる第２コンタクト素子（４，３６）を形成する工程と、
（ｂ）次に、少なくとも一つの電気又は電子コンポーネント（２２）を前記第１コンタクト素子（１０，３４）と接触させて設置する工程と、
（ｃ）前記コンポーネントと前記第１及び第２コンタクト素子を、前記第２コンタクト素子（４，３６）の前記第２の端部がカプセル封止材料の表面（２７）と同一平面になるようにカプセル封止する工程と、
を具える、電子接続デバイスの製造方法。
【請求項２】
前記第１コンタクト素子の少なくとも一部分及び前記第２コンタクト素子の少なくとも一部分が同一の処理中に形成される、請求項１記載の方法。
【請求項３】
前記第２コンタクト素子がバイメタル素子を形成する少なくとも２つの層の積層からなる、請求項１又は２記載の方法。
【請求項４】
前記金属トラック（３６）は機械的影響又は磁気的影響により立ち上げられる、請求項１〜３の何れかに記載の方法。
【請求項５】
前記金属トラック（３６）は後で除去される犠牲層（３０）の上に形成される、請求項１〜４の何れかに記載の方法。
【請求項６】
金属トラックは部分的に磁性であり、磁界の作用で立ち上がるように構成されている。請求項１〜５の何れかに記載の方法。
【請求項７】
支持基板（２）の平面内に一つ以上の回路を形成する工程をさらに具え、前記第１コンタクト素子が前記回路の一部分を形成する、請求項１〜６の何れかに記載の方法。
【請求項８】
前記工程（ｂ）の前に、コンタクト素子を試験する工程をさらに具える、請求項１〜７の何れかに記載の方法。
【請求項９】
前記工程（ｃ）の前に、コンポーネントを試験する工程をさらに具える、請求項１〜８の何れかに記載の方法。
【請求項１０】
前記支持基板（２）を除去する工程をさらに具える、請求項１〜９の何れかに記載の方法。
【請求項１１】
前記支持基板（２）の除去により自由にされた面に不活性化層（２６）を形成する工程をさらに具える、請求項１０記載の方法。
【請求項１２】
前記不活性化層上に電気接続を形成する工程をさらに具える、請求項１１記載の方法。
【請求項１３】
前記支持基板は所定の波長範囲内で透明もしくは活性支持体である、請求項１〜１２の何れかに記載の方法。
【請求項１４】
前記工程（ａ）の後で前記工程（ｃ）の前に、充填領域をいくつかの区画に区切るフレームを設置し、各区画内に少なくとも一つのコンポーネント（２２）を設置する、請求項１〜１３の何れかに記載の方法。
【請求項１５】
請求項１〜１４の何れかに記載の方法に従って少なくとも一つの第１のデバイスを形成し、このデバイスを第２のデバイスとスタッキングする工程を具える、コンパクト電子デバイスの製造方法。
【請求項１６】
前記第２のデバイスは請求項１〜１４の何れかに記載の方法に従って得る、請求項１５記載の方法。
【請求項１７】
（ａ）一平面内に形成された少なくとも一つの第１コンタクト素子（１０，３４）、及び、前記平面にほぼ垂直の方向に形成された、前記第１コンタクト素子と電気的に接触する第１の端部及び第２の端部を有し、前記基板に平行な位置から前記基板の表面に垂直な前記方向に立ち上がる一つ以上の金属トラック又はビームもしくはアーム（３６）からなる少なくとも一つの第２コンタクト素子（４，３６）と、
（ｂ）前記第１コンタクト素子（１０，３４）と接触する少なくとも一つの電気又は電子コンポーネント（２２）と、
（ｃ）少なくとも前記第２コンタクト素子（４，３６）の前記第２の端部がカプセル封止材料の表面（２７）と同一平面である前記コンポーネントと前記第１及び第２コンタクト素子のカプセル封止と、
を具える、電子接続デバイス。
【請求項１８】
前記第１コンタクト素子の少なくとも一部分及び前記第２コンタクト素子の少なくとも一部分が導電材料の連続層（１１，３４，３６）からなる、請求項１７記載の電子接続デバイス。
【請求項１９】
前記第２コンタクト素子がバイメタル素子を形成する少なくとも２つの層の積層からなる、請求項１７又は１８記載の電子デバイス。
【請求項２０】
一平面内に一つ以上の回路を具え、前記第１コンタクト素子が前記回路の一部分を形成する、請求項１７〜１９の何れかに記載の電子接続デバイス。
【請求項２１】
前記デバイスの前記カプセル封止表面と反対側の表面に不活性化層（２６）を具える、請求項２０記載の電子接続デバイス。
【請求項２２】
前記不活性化層上に電気接続を形成する工程をさらに具える、請求項２１記載の方法。
【請求項２３】
請求項１７〜２２の何れかに記載の少なくとも一つの第１のデバイスと第２のデバイスのスタッキングを具えるコンパクト電子デバイス。  
【請求項２４】
前記第２のデバイスは請求項１７〜２２の何れかに記載のデバイスである、請求項２３記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンポーネント集積技術の分野に関する。
【背景技術】
【０００２】
集積コンポーネント基板、特に垂直相互接続を含み、コンポーネントスタッキング（積層）に適した基板を生成することを提案する。
【０００３】
コンポーネントの集積密度の増大及び性能の向上及びコストの低減の追求は電子システムのサプライヤをもっとコンパクトなデバイスの開発へと導く。
【０００４】
コストの低減及び信頼性の維持と同時にチップ又はシステムのコンパクト度を高めることができる新しい集積化技術が知られている。
【０００５】
例えば、特許文献１は、試験され確定されたベアチップ（カット電子チップ）からウェハを形成する「ネオウェハ」の概念を記載している。ＰＣＢ（プリント回路）上への最終組み立てを可能にするためにこれらの基板に基本的な技術工程を適用してチップの入力／出力の再分配を行う。
【０００６】
図９は、カットコンポーネント２０１のカプセル封止の別のタイプの既知の技術を示す。この図では、入力／出力２００の再分配は、カプセル封止材料２０２内にカプセル封止されたコンポーネント２０１のベース部と、アセンブリ内でプリント回路（図示せず）に作用するビード２０４とで特定することができる。この技術はチップの入力／出力の再分配を可能にする。このリルーティング（再経路設定又は再配線）方法は既にカプセル封止されたすべての機能チップに直接適用される。
【０００７】
上述した２つの技術はさらに、チップ間の相互接続を達成することによって、異なる技術又は半導体製造会社のチップを具えることができるシステムを基板（ウェハ）スケールで製造することができる。
【０００８】
いずれにしても、良好なコンパクト度を約１００％の生産高で得ることができる。
【０００９】
しかし、第３次元を用いて積分密度をさらに向上させる必要がある。コンポーネントのスタッキングは接続の長さを減少し、動作周波数を増大する。
【００１０】
これを達成するためには、再構成基板内に垂直接続を形成することを目指すことになり、上述の技術を実施することはできない。
【００１１】
特許文献２は、少なくとも２つのチップをそれらの間に電気接続を設けてスタッキングする方法を記載している。キャピラリを各チップの周囲に形成し、次にこれらのキャピラリを金属層のスパッタリング、リソグラフィ及び電解リチャージにより金属化する。
【００１２】
チップのスタッキング中に、キャピラリに液相ソルダが充填される。
【００１３】
この技術は種々の欠点があり、特にチップの位置決め後に発生され、しかも費用がかかる欠点がある。この技術はいくつかの工程（２つのリソグラフィ工程を含む）及び材料内への幾分深いエッチングを実行し、エッチング又は研磨工程中に生成された粒子によるビアの充填又は閉塞の問題も引き起こされる。最後に、実際にはビアの連続性の試験が可能になる前に支持体を除去し研磨を実行する必要があり、方法終了時に試験容易性の問題がもたらされる。
【００１４】
特許文献３は、ろう付け合金の入力部がなく、高温度のアプリケーションが可能な、ケーシング又はチップなどの電子コンポーネントの相互接続方法を記載している。これには、このような方法により得られる電子デバイスも記載されている。樹脂層を堆積してコンポーネントを機械的に支持している。アセンブリのサーフェシングによってケーシングの外部出力の導電領域をそれらの接続のために出現又は露出させることができる。
【００１５】
図１０は、この特許文献の一実施例を再現しており、１００μｍ〜２００μｍ厚の断面の簡単な接続ワイヤ３０２によっていくつかのレベルに形成された低回路レベルを高回路レベルに接続することができる。この図では、３０１，３０３−３０５は様々なコンポーネント、例えばケーシング３０３、キャパシタ３０４、及びコネクタ３０５を示す。これらの様々なコンポーネントは、それらの外部出力によって、後で除去される予定の支持体３１０の上面３１１上に、移転される。
【００１６】
しかし、この技術もいくつかの問題を引き起こし、
垂直ワイヤ３０２を基板の厚さ全体に亘って維持しなければならず、
ピッチの制限、言い換えればワイヤ３０２を配置する特定の工具を使用可能にしなければならず、
コンポーネント又はワイヤを配置する特定の工具のためにコンポーネント間又はワイヤ間の最小間隔を尊重しなければならない。
【００１７】
相互接続の位置決めの精度、実施コスト（接続の数に依存する）、方法終了時の試験容易性、基板上の相互接続の配置及びワイヤ相互のミスアライメントなどの問題も引き起こされる。
【００１８】
コンパクト度を高める他の技術が先行技術文献に記載されている。
例えば、非特許文献１に、「ＣＳＰ」及び「ＰＯＰ」として既知の２つの技術が記載されている。
【００１９】
図１１Ａに示されているＣＳＰ技術は、チップ２１０をスタッキングし、スタッキングの異なる段間の接続を行い、アセンブリをカプセル封止することにある。３段以上を具えるシステムの場合には、チップバイチップ組み立てが実行されるため、処理の数が相対的に多くなる。さらに、相互接続２１１はワイヤの交差を避けるためにスタッキングのボトムから支持体２１２を体系的に貫通しなければならず、これらの相互接続が長くなるとともに不恰好な配置になる。
【００２０】
図１１Ｂに示されるＰＯＰ技術は、一意に試験され確定されたコンポーネント２１４，２１６を組み立てることができる。しかし、このアセンブリはコンパクト度を低下し、さらに、ワイヤの交差を避けるために各段のボトムから支持体２１５，２１７へ向かって戻される相互接続の上述の問題が依然として存在し、同様に相互接続の延長及び不恰好な配置が生じる。
【００２１】
従って、コンポーネント又はチップの再構成基板の新しい製造方法、特にスタッキング又は３Ｄ集積と適合する新しい製造方法を見いだす問題がある。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】欧州特許第１５９６４３３号明細書
【特許文献２】米国特許出願公開第２００６／０５７７７３号明細書
【特許文献３】仏国特許第２８６４３４２号明細書
【非特許文献】
【００２３】
【非特許文献１】A. Yoshida et al., ”A study on package stacking process for package on package (PoP)”, 2006, ETEC IEEE conference
【非特許文献２】Victor M. Lubeckeet al., “Self-assembling MEMS variable and fixed RF inductors”, IEEE Transactions on Microwave Theory and Techniques, vol.49, no. 11、September, 2001, pp.2093-2098
【非特許文献３】G.W. Dahlmannet. Al., “Sensor and Actuators A”, 97-98, pp.215-220, 2002
【非特許文献４】J. Zou et. Al., “Plastic Deformation Assembly of out plane microstructures: technology and applications”, Journal of Microelectromechanical Systems"
【発明の概要】
【００２４】
本発明は、第１に、電子デバイスを製造する方法に関し、該方法は、
（ａ）支持基板の平面内に少なくとも一つの第１コンタクト素子を形成し、前記平面にほぼ垂直の方向に、前記第１コンタクト素子と電気的に接触する第１の端部及び第２の端部を有し、前記基板に平行な位置から開放されて前記基板の表面に垂直な前記方向に立ち上がる一つ以上の金属トラック又はビームもしくはアームからなる第２コンタクト素子を形成する工程と、
（ｂ）次に、少なくとも一つの電気又は電子コンポーネントを前記第１コンタクト素子と接触させて設置する工程と、
（ｃ）前記コンポーネントと前記第１及び第２コンタクト素子を、前記第２コンタクト素子の前記第２の端部がカプセル封止材料の表面と同一平面になるようにカプセル封止する工程と、
を具える。
【００２５】
本発明によれば、一連のトラックの一部分を構成し得る一つ以上の第１コンタクト素子、例えば一つ以上のパッド、が製造支持体の表面上に形成される。一つ以上のビア（第２コンタクト素子）によって基板の平面にほぼ垂直な方向の接続を形成することができる。第２コンタクト素子の少なくとも一部分は、第１コンタクト素子と同時に又は同一の工程中に形成されるが、この形成はコンポーネントを第１コンタクト素子の上に設置する前及びカプセル封止する前に行われる。この技術によれば製造方法の工程が削減され、従ってデバイスの製造コストが削減されるとともに、ビアの精密な位置決めが保証される。その後、コンポーネントを第１コンタクト素子の上に設置し組み立てることができ、最後に、基板の全体的なカプセル封止を実行することができる。
【００２６】
本発明によれば、コンポーネントの接続の垂直リルーティングを、任意の既存の基板、特にコンポーネント自体にビアを形成することなく達成することができる。さらに、種々のコンポーネントの接続をそれらの活性表面からこれらのコンポーネントの下に位置する支持体の面まで戻すことが避けられる。
【００２７】
コンポーネント又はチップの設置及び組み立て前に、第１及び／又は第２コンタクト素子の電気的特性を試験することができる。こうして、コンポーネントの組み立て前に欠陥接続部分を識別し位置決めして、必要に応じ除去することができる。これにより不良接続の基板にチップが組み立てられる危険が除去されるため、機能チップの損失が低減される。
【００２８】
第１コンタクト素子（又は水平リルーティング）上へのコンポーネントの組み立て後で次のカプセル封止工程の前に、コンポーネントの動作を試験することもできる。これにより欠陥コンポーネントを除去し、取り替えることができるので、高い生産性を維持することができる。
【００２９】
従って、工程（ｂ）の前及び／又は工程（ｃ）の前に、コンタクト素子及び／又はコンポーネントを試験する工程を有利に実施することができる。
【００３０】
本発明は、電子接続デバイスにも関し、本発明のデバイスは、
（ａ）一平面内に形成された少なくとも一つの第１コンタクト素子、及び、前記平面にほぼ垂直の方向に形成された、前記第１コンタクト素子と電気的に接触する第１の端部及び第２の端部を有し、前記基板に平行な位置から前記基板の表面に垂直な前記方向に立ち上がる一つ以上の金属トラック又はビームもしくはアームからなる少なくとも一つの第２コンタクト素子と、
（ｂ）前記第１コンタクト素子と接触する少なくとも一つの電気又は電子コンポーネントと、
（ｃ）少なくとも前記第２コンタクト素子の前記第２の端部がカプセル封止材料の表面と同一平面である前記コンポーネント及び前記第１及び第２コンタクト素子のカプセル封止と、
を具える。
【００３１】
第１コンタクト素子の少なくとも一部分及び第２コンタクト素子の少なくとも一部分は導電材料の同じ連続層からなる。
【００３２】
本発明の方法及びデバイスにおいては、第２コンタクト素子は、絶縁材料又は導電材料からなる一つ以上のピンを具えることができる。これらのピンは、例えば導電ポリマー又は導電粒子が充填されたポリマーもしくはプラスチック材料からなる。これらのピンは完全に又は少なくとも部分的に導電層で被覆される。
【００３３】
本発明の特定の実施例によれば、ピンは第１コンタクト素子又は水平リルーティングの金属トラックの上に直接形成することができる。金属化によってこれらのピンを第１コンタクト素子に一工程で接続して３次元のリルーティングを得ることができる。その後、次の工程、コンポーネントの設置及びカプセル封止が続く。
【００３４】
代替例では、第２コンタクト素子は水平即ち基板の表面に平行に形成されたバイメタル素子を形成するトラック又はビームもしくはアーム、あるいは少なくとも２つの層の積層を具え、これらのコンタクト素子はその後例えば機械的作用又は磁気力のような印加力の作用でこの表面に対直な方向に立ち上げられる。
【００３５】
金属トラック又はビームもしくはアームは基板から又は基板に平行な面から開放され、少なくとも部分的に支持基板にほぼ垂直の方向に立ち上げられる。その結果、これらのトラック又はビームもしくはアームは立ち上がり後に湾曲形状になる
【００３６】
一実施例では、これらの金属トラック又はビームもしくはアーム、例えばバイメタル素子、は後で除去される犠牲層上に形成される。これらのトラック又はビームもしくはアームは犠牲層の除去中に基板に垂直の方向に機械的作用で少なくとも部分的に立ち上がる。
【００３７】
別の実施例によれば、これらの金属トラック又はビームもしくはアームは少なくとも部分的に磁性であり、犠牲層の除去後に、磁界の作用で少なくとも部分的に立ち上げられる。
【００３８】
いずれの場合にも、立ち上がるように作られた第２コンタクト素子は基盤に平行な位置から基板に垂直又は直角の方向になる。しかし、前と同様に、これらの素子はそれらの立ち上がり部分に所定の湾曲を有する
【００３９】
本発明の方法は、基板の平面内に、第１コンタクト素子がその一部分を形成する一以上の回路（水平リルーティング回路）を形成する工程を具えることができる。
【００４０】
支持基板は除去することができ、この場合には自由になった面を不活性化層で被覆し、その上に一連の接続を形成することができる。しかし、例えば基板がアクティブ基板又は所定の波長範囲内で透明な基板である場合（コンポーネントの一つが光学機能を有する場合）には、基板は維持することができる。
【００４１】
工程（ａ）の後で工程（ｃ）の前に、充填区域をいくつかの区画に区切り、各区画内に少なくとも一つのコンポーネント（２２）を設置するためにフレームを設置することができる。
【００４２】
本発明はコンパクト電子デバイスの製造方法にも関し、この方法は、上述のように少なくとも一つの第１のデバイスを形成する工程と、このデバイスを同様に本発明の方法により得られる第２のデバイスとスタッキングする工程とを具える。
【図面の簡単な説明】
【００４３】
【図１】図１Ａ〜図１Ｊは本発明による製造方法の第１の実施例を示す。
【図２】図２Ａ〜図２Ｉは本発明による製造方法の第２の実施例を示す。
【図３】本発明の範囲内で使用できるポリマーピンの例を示す。
【図４】本発明の方法により得られるデバイスを示す。
【図５】図５Ａ〜図５Ｃは本発明の方法により得られるデバイスを示す。
【図６】図６Ａ〜図６Ｃはコンポーネント及びこのコンポーネント近傍のビアの種々のレイアウト例を概略的に示す。
【図７】本発明による方法で得られるデバイスのアセンブリを示す。
【図８】本発明による方法で得られるデバイスのアセンブリを示す。
【図９】従来から知られている構造を示す。
【図１０】従来から知られている構造を示す。
【図１１】図１１Ａ及び図１１Ｂは従来から知られている構造を示す。
【発明を実施するための形態】
【００４４】
本発明の方法により得られるコンポーネントの例を特に図４−図８を参照して以下に記載するが、これらのコンポーネントを製造する方法の例については後で詳述する。
【００４５】
本発明による第１の実施例は図１Ａ−１Ｊを参照して説明される。
【００４６】
この例では、「垂直」、言い換えれば基板２に垂直方向のプリルーティングはほぼ円筒形又は載頭円錐形のピン４を具える。これらのピンは絶縁性でも導電性でもよく、金属コーティング１１が設けられる。
【００４７】
ピン４の寸法は、２０μｍ〜１００μｍの直径に対して１００μｍ〜１ｍｍの範囲内で高さを変えることができ、例えばピン４は２０μｍの直径に対して１００μｍの高さ又は１００μｍの直径に対して１ｍｍの高さを有する。チップが薄い場合には、もっと小さい寸法にすることもできる。例えば、チップが５０μｍの厚さである場合には、６０μｍ〜８０μｍの相当直径の金属ピンを（感光性樹脂を貫通する銅の電解成長によって）形成することができる。
【００４８】
第１工程（図１Ａ及び１Ｂ）において、これらのピンは、例えばガラス又は石英からなる支持体（基板）２の同じ側に形成される。他のタイプの基板、特にアクティブ基板とすることもできる。
【００４９】
これらのピン４は、それらが接続又は導電ビアの機能を保証し、同時にそれらが配置又は形成される基板２の平面上で最小表面を占めるとともに図の平面及び／又はこの平面に垂直な平面において所要の剛性を保証するアスペクト比（特に、それらの高さとそれらの平均横断寸法又はそれらの平均直径との比ｈ／ｄ）を有するものとする。
【００５０】
これらのピンはプラスチック材料、又は導電ポリマーもしくは荷電ポリマー、又は任意の他の導電性材料で形成することができる。これらのピンは導電層で被覆される。
【００５１】
図３は、このようなポリマーピン４の写真を示す。これらのピンは樹脂（例えばＳｕ８）のフォトリソグラフィにより支持基板２の上に得ることができる。
【００５２】
一般に、これらのピンの製造には、例えばモールディング、フォトリソグラフィ、メタルインジェクションモールド方法、導電ビードの移着などの異なる方法を実施することもできる。
【００５３】
次に（図１Ｃ）、ＴｉＣｕのような導電層の連続基層６（電解成長用）が（例えばスパッタリングにより）堆積される。この層は基板全体、即ちピン４もこれらのピンの間に位置する（支持体２の表面上の）区域も覆う。
【００５４】
フォトリソグラフィのような技術によって、次の工程において基板２の表面上に形成されるリルーティング又は一連の導電トラックの境界を画定することができるパターン８を形成する。これらのパターンは例えばスプレーにより堆積された樹脂で形成することができる。
【００５５】
次の工程（図１Ｅ）において、この「水平」リルーティングを支持基板又は層６の表面上に形成する。この水平リルーティングの形成部分は、特には、例えば銅からなる導体パッド１０であり、次の工程においてコンポーネントを設置することができる。図１Ｅには、パッド１０のみを示すが、水平リルーティングは支持基板上のトラック及び接続素子の複雑な系（図の平面に垂直な平面に含まれる）を具えることができる。このリルーティングの形成に使用する技術は例えば電解成長技術である。
【００５６】
同じ処理、例えば堆積処理中に、同じ導電コーティング１１を必要に応じ同時に（第１コンタクト素子１０を形成するとしても）第１のコンタクト素子１０の少なくとも一部分及び第２コンタクト素子（ピン）の少なくとも一部分の上に形成することができる。
【００５７】
このようにして、パッド１０（第１コンタクト素子）、ピン及びこの水平リルーティング又はこれらのパッドとこれらのピンとの間の電気接触部を含む「水平」リルーティングが、同時に、又は同じ工程中に、いずれにせよコンポーネント又はチップの組み立て前に、形成される。層６又は基板２の表面に形成される導体パッド１０は、次の工程におけるコンポーネント２２の受入に適合している。
【００５８】
ピンは、トラック又は水平リルーティング、特にパッド１０の形成後に、形成することもできる。例えば、樹脂Ｓｕ８（導電性又は非導電性）は感光性樹脂であるため、ピンはトラック上に形成される。材料が導電性でない場合には、ピンを金属化する工程が付加される。この場合にも、同じ処理によって同じ導電性コーティング１１を第１コンタクト素子１０の少なくとも一部分及び第２コンタクト素子（ピン）の少なくとも一部分の上に形成することができる。必要に応じ、図１Ｅに示されるように、同じ導電性コーティング１１が第１コンタクト素子１０及び第２コンタクト素子を完全に覆う。
【００５９】
上述した方法によれば、第１コンタクト素子１０の少なくとも一部分及び第２コンタクト素子の少なくとも一部分は導電性材料の同じ連続層１１を具える。
【００６０】
次に、樹脂８を除去し（図１Ｆ）、連続基層６をエッチングして、水平又は平面リルーティング、特に導体パッド１０並びにパッド１０と電気的に接触したピン４をそのまま残す。これらのピンは、導体パッド１０からの電気コンタクトを支持体２の表面５により決定される少なくとも平面ｘＯｙに垂直の方向ｚに向け直すことができビアを構成する。この段階で、リルーティングトラック及びピンの試験を実行できる。従って、コンポーネントの設置前でも、欠陥トラック又はコンタクト区域を識別し、必要に応じ修復し、さもなければそれらをコンポーネントのために使用することを避けることができる。
【００６１】
次に、充填区域を画定するためにフレーム又は格子２０を結合又は設置することができる。例えば、フレームを結合し、全体的なキャビティを充填すること、又は格子を設置し、種々のキャビティを充填することができる。フレーム又は格子の設置はチップの組み立て後に行うこともできる。
【００６２】
コンポーネント又はチップ２２は（絶縁性接着剤、導電性接着剤、ボンティング又は熱圧着により）パッド１０と接触させて組み立てられる。このとき、一方ではこれらのコンポーネントとパッド１０との接触が、他方では前記パッドとピン４との接触が得られる。コンポーネントの組み立て方法に依存して、パッド１０のコンタクトの再成長のために、必要に応じチップ２２をメタライズする工程を付加することができる。
【００６３】
次に、このアセンブリを、例えばフレーム１０で形成されるキャビティ又は区域にカプセル封止材料２４、例えばエポキシタイプの樹脂を充填して被覆することができる。
【００６４】
次に、アセンブリの薄層化又はサーフェシング処理によって、上部カプセル封止表面を平面レベル２７まで戻して金属化された又は金属のピン４の上端に対応する導電区域を露出させることができる（図１Ｊ）。このようにして、多数のピンの上部金属化端又は金属端により形成される導電区域が同一平面にある接続表面が形成される。この接続表面によれば、図７及び図８に示されるように、その後に追加のコンポーネント段を収容してスタッキングを形成することが可能になる。
【００６５】
ピンは薄層化の深さを制御するものとして作用させることができる。例えば、それらの出現が基板内の所定の高さで観測されること、又は寸法測定により薄層化深さを知ることができる１つ以上の断面形状のピンを形成することができる。もっと一般的には、本発明により製造されるデバイスは、カプセル封止材料の薄層化深さを制御するパターンを具え、パターンの出現をカプセル封止内の所定の高さで観測することができる。また、その代わりに、寸法測定により薄層化深さを知ることができる１つ以上の断面形状のパターンを形成することができる。
【００６６】
最後に、支持基板２の除去及び支持基板２の除去により残された表面２３（ピン４の基部、パッド１０及び必要なら水平リルーティングの基部及び／又はコンポーネント２２の下部に位置するカプセル封止材料の部分によって形成される）の不活性化が実行される。感光性誘電体材料の層２６（図１Ｊ）を特にこの表面２３上に形成することができる。この層に開口４１をエッチングし、これらの開口から他の接続、例えば図７に示されるように、同一表面に位置する第１コンポーネントから第２コンポーネントへの接続又はスタックされたデバイスの２つの段間の接続を設定することができる。例えば、これらの外部接続又はこの裏面リルーティングはコンポーネント２２に向いた層２６の面４７と反対側の面４３の金属化工程により形成される。ピン４からなるビアはこの面４３上におけるフォトリソグラフィのためのアライメントパターンとして作用させることができる。
【００６７】
本発明による製造方法の第２の例は図２Ａ−２Ｉを参照して説明される。
【００６８】
本例では、垂直コンタクト素子は最初に水平に形成され、次に応力、例えば内部機械的応力の作用によって、又は外部磁界の影響下で持ち上げられる。
【００６９】
第１の工程（図２Ａ）において、犠牲層３０が例えばガラス又は石英からなる支持体２上に堆積される。この層３０は例えば酸化シリコンＳｉＯ２又は感光性樹脂又は感光性ポリマー又はポリイミドで形成される。
【００７０】
この犠牲層にフォトリソグラフィのような技術によって開口３１が形成される（図２Ｂ）。
【００７１】
次に、いくつかの材料３４，３６（例えばポリシリコン／ＣｒＡｕ）の堆積によって形成されるバイメタル素子が形成される（これは熱膨張係数が互いに異なる少なくとも２つの材料からなるビームであり、材料を異なる温度で堆積する場合にも同じ効果が得られる）。第１の部分３４は開口３１の縁領域において基板２の表面５上に形成される。第２部分３６は第１部分３４と部分的に接触するとともに犠牲層３０に部分的に重畳して形成される。
【００７２】
例えば、材料３６の層及び材料３４の層は、同時に又は同じ工程において、犠牲層３０上及び表面５上にそれぞれ堆積され、次に層３６及び３４のリソグラフィ及びエッチングによってビームが形成される（これらの工程は図２Ａ−２Ｉに示されていない）。従って、ビームは犠牲層３０上の部分と支持体の表面５に固定された部分とを具える。
【００７３】
寸法に関しては、例えばＰＥＣＶＤで堆積されたＳｉＯ２からなる層３０は約２μｍの厚さ、ポリシリコン層３４は１．５μｍの厚さ及びＣｒＡｕ層３６は０．５μｍの厚さにすることができる。
【００７４】
材料の選択に関しては、ビームは、例えば導電層３６（ＡＵ，Ａｌ，Ｔｉ）と、良好な機械的特性を有する層３４（酸化物、窒化物、ポリシリコン等）とで構成される。
【００７５】
図２Ｃ以降の図には、基板２の表面５上に形成された第１部分３４のパッドのみが見えている。実際には、この工程において、トラック及び接続素子の複雑な系を具える水平リルーティングを表面５上に、この表面の平面（この図の平面に垂直な平面）内に形成することができる。
【００７６】
従って、この技術も、前と同様に、同じ堆積処理によって、第１コンタクト素子３４の少なくとも一部分及び第２コンタクト素子３６の少なくとも一部分を形成することができる。第１コンタクト素子及び第２コンタクト素子は導電性材料の同じ連続層を構成する。
【００７７】
次に、犠牲層３０（図２Ｄ）、特にバイメタル素子の材料の第２部分３６の下に位置するこの層の部分が除去される。このとき、層の機械的応力に起因してバイメタル素子の開放又は立ち上り効果が生じる。このようにして、表面５、基板の平面及びバイメタル素子が最初に堆積された平面に対して垂直の方向を少なくとも有するトラックが形成される。このような立ち上り効果は特に非特許文献２に説明されている。この文献では、立ち上がり効果はＲＦインダクタの製造に適用されているが、同じ効果を層３０のような犠牲層上に形成されたバイメタル素子から得られる任意のビーム又はアームに対して得ることができる。この技術に関しては非特許文献３を引用することもできる。
【００７８】
この立ち上がり効果は図２Ｄの構造をもたらし、電極３６は応力の影響下で基板２の表面より上方に維持され、各電極は基板２と反対側に湾曲した形状を有する。基板の側で、これらの電極は平面５上に形成された水平リルーティング、特にパッド３４に接続される。
【００７９】
別の実施例によれば、ビーム３６は部分的に磁性材料で構成されるか、少なくとも磁性皮膜を具える。例えば、ビーム３６はＡｕからなり、「パーマロイ」系磁性材料で被覆される。このビームは、非特許文献４に記載されているように、犠牲層３０の除去後に、磁界の印加によって立ち上げることができる。
【００８０】
次に、充填区域を画定するためにフレーム２０を接合することができる（図２Ｅ）。フレームの設置はチップの組み立て後に行うこともできる。
【００８１】
次に、チップ２２を基板２の表面５上のコンタクトパッドを形成する水平リルーティングの部分と接触させて、絶縁性又は導電性接着剤、ボンディング又は熱圧着によって組み立てることができる（図２Ｆ）。
【００８２】
絶縁性接着剤によるチップの組み立ての場合には、接着剤を貫通する導電素子（例えば金属挿入部又は「バンプ」）がチップのパッド上に使用される。チップの加圧又は熱圧着の作用により、電気的接触を得ることもできる。異方性導電性接着剤を使用し、垂直導電性を熱圧着中に得ることもできる。導電性接着剤をチップのパッドに堆積することもできる。
【００８３】
コンタクトの再成長はチップ２２の金属化により得ることができる。従って、これらのチップ又はコンポーネントは、この組み立てによって、パッド及び必要に応じ水平リルーティングトラックに接続されるのみならず、垂直リルーティングを形成する電極３６にも接続される。
【００８４】
次に、アセンブリを、例えばフレーム２０により形成されるキャビティをエポキシ系樹脂のようなカプセル封止材料２４で充填することによって覆うことができる（図２Ｇ）。
【００８５】
アセンブリの薄層化又はサーフェシング処理によってカプセル封止をビーム又はアーム３６の上端に対応する導電区域が現れる平面レベル３７まで戻すことができる（図２Ｈ）。こうして、カプセル封止材料２４内にアーム又はビーム３６の金属化された上端よりなる導電区域が現れる接続表面が形成される。この接続表面は、後で図７及び図８に示すように、例えばスタッキングを構成するために追加の段を収容することを可能にする。
【００８６】
最後に、支持基板２の除去及び支持基板２の除去により残された表面２３（ピン４の基部、パッド１０及び必要なら水平リルーティングの基部及び／又はコンポーネント２２の下部に位置するカプセル封止材料の部分によって形成される）の不活性化を実行することができる。感光性誘電体材料層２６を特にこの表面２３上に形成することができる（図２Ｉ）。この層に開口４１をエッチングし、これらの開口から他の接続、例えば図７に示されるように、同一表面に位置する第１コンポーネントから第２コンポーネントへの接続又はスタックされたデバイスの２つの段間の接続を設定することができる。例えば、これらの外部接続又はこの裏面リルーティングはコンポーネント２２に向いた層２６の面４７と反対側の面４３の金属化工程により形成される。
【００８７】
上述した２つの方法においては、コンポーネントの設置前に、第１及び第２コンタクト素子（水平リルーティング及び垂直ビア）の少なくとも一部分が同時又は同じ工程中に形成されることによって、これらのコンタクト素子について試験を実行することが可能になる。すなわち、これらの試験は図１Ｇの工程と図１Ｈの工程との間、又は図２Ｅの工程と図２Ｆの工程との間で実行することができる。不良接続の識別はその修復を可能にし、いずれにせよコンポーネントを設置すべきでない区域を識別することができる。
【００８８】
同様に、コンポーネント２２が設置された後の工程において、「接続手段＋コンポーネント」アセンブリの試験を実行することができる。このような試験は例えば図１Ｈ及び図２Ｆに対応する工程の終了時に実行することができる。
【００８９】
図１Ｊ及び図２Ｉの工程後の基板２の除去はシステマチックな工程ではない。例えば、電子−光学又はオプトエレクトロニクスコンポーネント２２の場合には、基板２は所定の範囲の波長内で透明のものとし、少なくともその一部分を維持することができる。支持体２をアクティブ基板にすることもでき、例えば機能部又はコンポーネントが設けられた半導体材料、例えばシリコンからなる基板とすることができる。
【００９０】
図４及び図５Ａ−５Ｃは本発明の方法により得られる種々の接続デバイスを示す。これらのデバイスでは、基板２は除去されている。しかし、コンポーネント２２は極めて薄く（それらの厚さｅは見やすさのために図では大きく拡大されている）、コンポーネント２２によって平面ｘ０ｙが規定されるとともに表面５上に形成される水平リルーティングが規定される。これらの図４および図５Ａ−５Ｃにおいても、前図で使用されている符号と同じ符号を用いて同一もしくは同様の技術的要素を示している。図示の例では、カプセル封止材料２４でカプセル封止されたコンポーネント２２は初期基板の平面ｘ０ｙ内のリルーティングに接続される。これらの図において、接続パッド１０，３４のみが見えるが、リルーティングは初期基板のこの平面内に種々のトラック及び他のパッドをさらに具えることができる。これらの接続パッドには、接続を平面ｘ０ｙに垂直な方向ｚに向けることができる導電素子、即ちビアも接続される。図５Ａ−５Ｃの例では、これらの導電素子は様々な程度に立ち上げられたビーム又はアーム３６を本質的に具え、図５Ｃの例では、平面ｘ０ｙ外に位置する導電素子はその遊端がコンポーネントの上方に戻され、大きく湾曲している。他の例（図４）では、導電素子は前述したように金属層で被覆されたピン４である。すべての場合に、リルーティングは初期基板２の平面に垂直な方向ｚに行われ、またコンポーネント２２が形成されコンポーネントにより規定される平面において行われる。
【００９１】
図に示された例では、各コンポーネント２２の両側に２つのビアが対称に配置されている。
【００９２】
しかし、他の数のビア及び他のビアのレイアウトも可能である。図６Ａ，６Ｂ及び６Ｃは、コンポーネント２２と、コンポーネントの両側に配置された（図６Ａ）、又はコンポーネントの片側に配置された（図６Ｂ）、又はコンポーネントの２つの辺に沿って配置された（図６Ｃ）一列又は数列のビアとを概略的に示す上面図であるが、必ずしも対称に配置する必要はない。ビアのレイアウトはこれらの例に限定されず、他のレイアウトを形成することもでき、例えば図６Ａ−６Ｃに示されるビアのレイアウトのいくつかを組み合わせることもできる。これらの図には、水平リルーティングトラック及びパッドは示されていないが、これらも同様にその構想中に任意の所要の形状又はレイアウトにすることができる。
【００９３】
上述した本発明の実施例のすべてにおいて、電極は図５Ａ−５Ｃに示されるようにいくらか湾曲されるかもしれないが、初期基板の平面にほぼ垂直な方向に向けられ、この平面の下方においてチップ又はコンポーネントが載置される下位の支持基板まで戻されることはない。
【００９４】
図７に示されるように、本発明による複数のこれらの接続デバイス１００，１００’、１００”はコンポーネントのスタッキングを形成するために使用できる。この図から、スタッキングの異なるレベルはｚ方向に配置されたビア３６，３６’、３６”によって互いに接触することが明らかである。この図では、第２の方法に関連して得られるタイプのビアのみが示されているが、図４に示されるような「ピン」型のビアを具える接続素子又は両タイプのビアを具える接続素子のアセンブリとすることもできる。
【００９５】
従って、本発明は種々のウェハから得られるコンポーネントから複雑なシステムを製造するのに使用することができる。
【００９６】
図７の構造より複雑な構造、例えば図８に示されるタイプの構造を構成することもできる。図８において、２つのコンポーネントレベル１００，１００’のみが示されているが、ＡＳＩＣコンポーネント２２、ＭＥＭＳコンポーネント２２’及びＲＦＩＤコンポーネント２２”が（ウェハ又は基板スケールで）同じアセンブリ内に一緒に集成されている。
【００９７】
本発明に従って再構成基板を具える段と本発明の方法により得られない別の性質の段を組み立てることもできる。
【００９８】
本発明の応用の一例は、特に垂直リルーティングによりもたらされる短いトラックにより製造される高速度メモリモジュールの製造である。
【図１Ａ】
2010541190.tif 000003
【図１Ｂ】
2010541190.tif 000004
【図１Ｃ】
2010541190.tif 000005
【図１Ｄ】
2010541190.tif 000006
【図１Ｅ】
2010541190.tif 000007
【図１Ｆ】
2010541190.tif 000008
【図１Ｇ】
2010541190.tif 000009
【図１Ｈ】
2010541190.tif 000010
【図１Ｉ】
2010541190.tif 000011
【図１Ｊ】
2010541190.tif 000012
【図２Ａ】
2010541190.tif 000013
【図２Ｂ】
2010541190.tif 000014
【図２Ｃ】
2010541190.tif 000015
【図２Ｄ】
2010541190.tif 000016
【図２Ｅ】
2010541190.tif 000017
【図２Ｆ】
2010541190.tif 000018
【図２Ｇ】
2010541190.tif 000019
【図２Ｈ】
2010541190.tif 000020
【図２Ｉ】
2010541190.tif 000021
【図３】
2010541190.tif 000022
【図４】
2010541190.tif 000023
【図５Ａ】
2010541190.tif 000024
【図５Ｂ】
2010541190.tif 000025
【図５Ｃ】
2010541190.tif 000026
【図６Ａ】
2010541190.tif 000027
【図６Ｂ】
2010541190.tif 000028
【図６Ｃ】
2010541190.tif 000029
【図７】
2010541190.tif 000030
【図８】
2010541190.tif 000031
【図９】
2010541190.tif 000032
【図１０】
2010541190.tif 000033
【図１１Ａ】
2010541190.tif 000034
【図１１Ｂ】
2010541190.tif 000035
【国際調査報告】
2010541190.tif 000036
2010541190.tif 000037
2010541190.tif 000038
2010541190.tif 000039
2010541190.tif 000040
2010541190.tif 000041