(57)【要約】個別の多層構造（１１４）に対する高品質境界を取得するためのプロセスであって、該個別の多層構造は溝区割り基板に作成される、プロセスが提供される。プロセスは以下のステップ、すなわち、溝区割り基板を準備するステップであって、基板表面は、孤立した堆積プラットフォーム（１０８）の配列に区割りされ、該孤立した堆積プラットフォームは、溝（１０２）の配列によって分離されている、ステップと、多層構造（１１４）を形成するステップであって、該多層構造は、堆積プラットフォーム（１０８）のうちの１つの上に、第１のドープ層（２０４）、活性層（２０６）、および第２のドープ層（２０８）を備えている、ステップと、多層構造（１１４）の側壁を除去するステップとを包含する。多層構造（１１４）の側壁を除去することによって取得された高品質境界を有する半導体デバイスも提供される。
2010532916.tif 000002
【特許請求の範囲】
【請求項１】
溝区割り基板に作成される個別の多層構造に対する高品質境界を取得するための方法であって、
溝区割り基板を受取ることであって、該基板表面は、孤立した堆積プラットフォームの配列に区割りされ、該孤立した堆積プラットフォームは、溝の配列によって分離されている、ことと、
多層構造を形成することであって、該多層構造は、該堆積プラットフォームのうちの１つの上に、第１のドープ層、活性層、および第２のドープ層を備えている、ことと、
該多層構造の側壁を除去することと
を包含している、方法。
【請求項２】
前記多層構造の側壁を除去することは、
ドライエッチングプロセス、
ウェットエッチングプロセス、および
組み合わされたドライエッチングおよびウェットエッチングプロセス、
のうちの１つを使用して、該側壁をエッチングすることを含む、請求項１に記載の方法。
【請求項３】
前記側壁をエッチングする前に、前記方法は、マスク層によって前記多層構造の非境界表面を保護し、それによって、該多層構造の境界領域だけをその後のエッチングプロセスに対して露出させることをさらに包含する、請求項２に記載の方法。
【請求項４】
前記露出した境界の幅は、２μｍと５０μｍとの間である、請求項３に記載の方法。
【請求項５】
ドライエッチングプロセスが使用される場合、前記方法は、少なくとも、前記多層構造の前記活性層を貫通してエッチングするように、ドライエッチングプロセスを制御することをさらに包含し、該ドライエッチングプロセスは、該多層構造に対して垂直に向けられる、請求項２に記載の方法。
【請求項６】
前記ドライエッチングプロセスは、誘導結合プラズマ（ＩＣＰ）エッチングである、請求項２に記載の方法。
【請求項７】
前記ウェットエッチングプロセスは、Ｈ３ＰＯ４ベースのエッチング液を使用することを含む、請求項２に記載の方法。
【請求項８】
前記方法は、Ｈ３ＰＯ４ベースのエッチング液を１００℃よりも高い温度に加熱することを包含する、請求項７に記載の方法。
【請求項９】
前記エッチングプロセスは、前記多重構造の下側から実行され、前記方法は、
該多重構造の上側に支持構造を接着することと、
該多重構造の下側を露出させるため、前記溝区割り基板を除去することであって、該多層構造は、該支持構造に取り付けられる、ことと、
該多重構造の望ましくない境界領域を露出させるため、該多重構造の下側をパターン化することと、
該望ましくない境界領域と対応する該多重構造の側壁を除去することと
をさらに包含する、請求項２に記載の方法。
【請求項１０】
前記多重構造の側壁を除去することは、該側壁をウェットエッチングするため、Ｈ３ＰＯ４ベースのエッチング液を使用することを含む、請求項９に記載の方法。
【請求項１１】
前記方法は、前記Ｈ３ＰＯ４ベースのエッチング液を１００℃よりも高い温度に加熱することを包含する、請求項１０に記載の方法。
【請求項１２】
溝区割り基板に作成される個別の多層構造に対する高品質の境界を生成するためのプロセスによって取得される半導体デバイスであって、該プロセスは、
溝区割り基板を受取ることであって、該基板表面は、孤立した堆積プラットフォームの配列に区割りされ、該孤立した堆積プラットフォームは、溝の配列によって分離されている、ことと、
多層構造を形成することであって、該多層構造は、該堆積プラットフォームのうちの１つの上に、第１のドープ層、活性層、および第２のドープ層を備えている、ことと、
該多層構造の側壁を除去することと
を包含している、半導体デバイス。
【請求項１３】
請求項１２のプロセスによって取得される前記半導体デバイスであって、前記多層構造の側壁を除去することは、
ドライエッチングプロセス、
ウェットエッチングプロセス、および
組み合わされたドライエッチングおよびウェットエッチングプロセス、
のうちの１つを使用して、該側壁をエッチングすることを含む、半導体デバイス。
【請求項１４】
請求項１３のプロセスによって取得される半導体デバイスであって、前記側壁をエッチングする前に、前記プロセスは、マスク層によって前記多層構造の非境界表面を保護し、それによって、該多層構造の境界領域だけをその後のエッチングプロセスに対して露出させることをさらに包含する、半導体デバイス。
【請求項１５】
請求項１４のプロセスによって取得される半導体デバイスであって、前記露出した境界の幅は、２μｍと５０μｍとの間である、半導体デバイス。
【請求項１６】
請求項１３のプロセスによって取得される半導体デバイスであって、ドライエッチングプロセスが使用される場合、該プロセスは、少なくとも、前記多層構造の前記活性層を貫通してエッチングするように、ドライエッチングプロセスを制御することをさらに包含し、該ドライエッチングプロセスは、該多層構造に対して垂直に向けられる、半導体デバイス。
【請求項１７】
前記ドライエッチングプロセスは、誘導結合プラズマ（ＩＣＰ）エッチングである、請求項１３のプロセスによって取得される半導体デバイス。
【請求項１８】
請求項１３のプロセスによって取得される半導体デバイスであって、前記ウェットエッチングプロセスは、Ｈ３ＰＯ４ベースのエッチング液を使用することを含み、該プロセスは、Ｈ３ＰＯ４ベースのエッチング液を１００℃よりも高い温度に加熱することを包含する、半導体デバイス。
【請求項１９】
請求項１８のプロセスによって取得される半導体デバイスであって、該プロセスは、Ｈ３ＰＯ４ベースのエッチング液を１００℃よりも高い温度に加熱することを包含する、半導体デバイス。
【請求項２０】
請求項１３のプロセスによって取得される半導体デバイスであって、前記エッチングプロセスは、前記多重構造の下側から実行され、該プロセスは、
該多重構造の上側に支持構造を接着することと、
該多重構造の下側を露出させるため、前記溝区割り基板を除去することであって、該多層構造は、該支持構造に取り付けられる、ことと、
該多重構造の望ましくない境界領域を露出させるため、該多重構造の下側をパターン化することと、
該望ましくない境界領域と対応する該多重構造の側壁を除去することと
をさらに包含する、半導体デバイス。
【請求項２１】
前記多重構造の側壁を除去することは、該側壁をウェットエッチングするため、Ｈ３ＰＯ４ベースのエッチング液を使用することを含む、請求項２０のプロセスによって取得される半導体デバイス。
【請求項２２】
請求項２１のプロセスによって取得される半導体デバイスであって、該プロセスは、前記Ｈ３ＰＯ４ベースのエッチング液を１００℃よりも高い温度に加熱することを包含する、半導体デバイス。
【請求項２３】
半導体デバイスであって、該半導体デバイスは、
支持基板と、
多層構造であって、底部電極、第１のドープ層、活性層、第２のドープ層、および上部電極を備え、該支持基板上に形成される、多層構造と、
該支持基板と該多層構造との間の接着層であって、該接着層は、該多層構造および該支持基板を共に保持する、接着層と
を備え、該多層構造は高品質側壁を有し、該高品質側壁は、望ましくない境界領域と対応する該多層構造の元の側壁を除去することによって取得される、半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、半導体デバイスを製造するための技術に関する。より詳細には、本発明は、区割りされた基板の孤立したメサに形成された半導体デバイスの側壁をエッチングすることによりデバイス品質を向上させるための方法に関する。
【背景技術】
【０００２】
（関連技術）
固体発光デバイスは、照明技術の次の波をリードすることが期待されている。高輝度発光ダイオード（ＨＢ−ＬＥＤ）が出現し、表示デバイスに対する光源から従来の照明の白熱電球までの置換において、その用途が増加している。一方、固体レーザは、光学式データ記憶装置から光通信ネットワークおよび医療用に至るまで、多くの重要な技術分野における推進力として光を発し続けている。
【０００３】
近年、短波長発光デバイス、例えば青色ＬＥＤおよびＵＶＬＥＤならびにダイオードレーザに対する需要が高まってきている。これらの短波長発光デバイスは一般的に、例えば窒化物ベースのＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）材料および酸化亜鉛ベースのＺｎｘＭｇｙＣｄ１−ｘ−ｙＯ（０≦ｘ≦１、０≦ｙ≦１）材料（これら両方は、世界中で開発に力を入れている）のような広域バンドギャップ半導体材料に基づいている。特に、窒化物ベースのＬＥＤおよびレーザ（例えば、ＧａＮベースのＬＥＤおよびレーザ）の開発における近年の成功は、発光スペクトルを緑、青、および紫外領域にまで拡張するのみならず、高い発光効率、低電力消費、および長い動作寿命を達成することもできる。
【０００４】
しかしながら、ＧａＮベースの単結晶基板は、商業的に大量に入手することはできない。したがって、例えばシリコン（Ｓｉ）、サファイア（Ａｌ２Ｏ３）、ひ化ガリウム（ＧａＡｓ）、および炭化ケイ素（ＳｉＣ）のような他の基板材料が、ＧａＮベースの半導体デバイスのエピタキシャル成長に対する支持基板としてしばしば使用される。基板と半導体デバイスとの間の不均一性が、不可避的な格子定数不整合および熱膨張係数不整合を引き起こす。その結果として、例えば発光効率および信頼性のような、これら窒化物ベースの半導体デバイスの品質は、かかる不整合によって有意に影響を受け得る。特に、上記の不整合は、エピタキシャル層において、高い転位密度および大きな面内応力を生じ得、これはその後、多層構造のデバイス品質低下および亀裂の高い確率につながり得る。
【０００５】
例えば、不均一性基板とエピタキシャル半導体層との間にバッファ層を使用することによって、またはエピタキシャル横方向過成長（ＥＬＯＧ）技術を使用することによって、格子定数不整合による転移密度を効果的に低減するために、多くの技術が導入されている。しかしながら、これらの技術にはなおも、上記の不整合によって引き起こされる応力を解消するには欠陥があり、エピタキシャル半導体層の亀裂は、作成の間の重大な問題であり続ける。
【０００６】
近年提案された技術は、大きなウエハを個別の独立したプラットフォームに「区割りする」ことによって面内応力を効果的に低減し得る。ウエハを「区割りする」とは、ウエハを破壊することなくウエハ表面に交差溝をパターン化し、かつこれを形成するプロセスを指すことに留意されたい。通常、深い溝が、平らな基板表面にパターン化され、かつ形成され（例えば、基板をエッチングすることによって）、これによって、基板表面を溝によって取り囲まれた孤立する「島」に分割する。次に、半導体多層構造が、区割りされた基板に作成され、個別のデバイスが、孤立した単一ユニットプラットフォームに形成される。応力は、表面面積に比例するので、各孤立したデバイスにおける応力は、有意に低減され、制限される。
【０００７】
これらの個別の堆積プラットフォームに半導体多層構造を成長させることから問題が生じる。各プラットフォームは、膜成長に対して比較的閉じた区域と対応し、各プラットフォームの境界は、境界の近くの多層構造に対して有害な影響を及ぼし得る。
【０００８】
したがって、必要とされるものは、上述の問題なく、孤立したプラットフォームに作成される多層半導体デバイスに対する高品質境界を取得する方法および装置である。
【発明の概要】
【課題を解決するための手段】
【０００９】
（概要）
本発明の一実施形態は、溝区割り基板に作成される個別の多層構造に対する高品質境界を取得するためのプロセスを提供する。動作の間、プロセスは、溝区割り基板を受け取り、該溝区割り基板において、基板表面は、孤立した堆積プラットフォームの配列に区割りされており、該孤立した堆積プラットフォームは、溝の配列によって分離されている。プロセスは次に、多層構造を形成し、該多層構造は、堆積プラットフォームのうちの１つの上に、第１のドープ層と、活性層と、および第２のドープ層とを備えている。次にプロセスは、多層構造の側壁を除去する。
【００１０】
この実施形態の変形例において、プロセスは、ドライエッチングプロセス、ウェットエッチングプロセス、または組み合わされたドライエッチングおよびウェットエッチングプロセスを使用して、側壁をエッチングすることによって、多層構造の側壁を除去する。
【００１１】
この実施形態のさらなる変形例において、側壁をエッチングする前に、プロセスは、マスク層によって、多層構造の非境界表面を保護し、それによって、多層構造の境界領域だけをその後のエッチングプロセスに対して露出させる。
【００１２】
さらなる変形例において、露出した境界の幅は、２μｍと５０μｍとの間である。
【００１３】
さらなる変形例において、ドライエッチングプロセスが使用される場合、プロセスは、少なくとも、多層構造の活性層を貫通してエッチングするように、ドライエッチングプロセスを制御し、この場合、ドライエッチングプロセスは、多層構造に対して垂直に向けられる。
【００１４】
さらなる変形例において、ドライエッチングプロセスは、誘導結合プラズマ（ＩＣＰ）エッチングである。
【００１５】
さらなる変形例において、ウェットエッチングプロセスは、Ｈ３ＰＯ４ベースのエッチング液を使用する。
【００１６】
さらなる変形例において、Ｈ３ＰＯ４ベースのエッチング液は、１００℃よりも高い温度に加熱される。
【００１７】
さらなる変形例において、プロセスは、（１）多重構造の上側に支持構造を接着し、（２）多重構造の下側を露出させるため、溝区割り基板を除去し、多層構造は、支持構造に取り付けられ、（３）多重構造の望ましくない境界領域を露出させるため、多重構造の下側をパターン化し、そして（４）望ましくない境界領域と対応する多重構造の側壁を除去することによって、多重構造の下側からエッチングプロセスを実行する。
【図面の簡単な説明】
【００１８】
【図１Ａ】図１Ａは、本発明の一実施形態による、基板表面に多層構造を作成する間の応力除去のための技術を示す。
【図１Ｂ】図１Ｂは、本発明の一実施形態による、図１Ａの水平線ＡＡ’に沿った、溝区割り基板の断面図を示す。
【図１Ｃ】図１Ｃは、孤立した多層構造を形成した後の図１Ｂの断面図を示す。
【図２】図２は、本発明の一実施形態による、多層構造と対応する例示的なＧａＮベースのＬＥＤ構造を示す。
【図３Ａ】図３Ａは、本発明の一実施形態による、各多層構造においてエッチングマスク層をパターン化するステップを示す。
【図３Ｂ】図３Ｂは、本発明の一実施形態による、多層構造の低品質境界を除去した後に結果として生じた多層構造を示す。
【図３Ｃ】図３Ｃは、本発明の一実施形態による、マスク層が剥離された後の最終的な多層構造を示す。
【図４】図４は、本発明の一実施形態による、多層構造の下側から境界を除去する例示的なステップバイステッププロセスを示す。
【発明を実施するための形態】
【００１９】
（詳細な説明）
以下の記述は、当業者が誰でも、本発明を作成して使用することを可能にするために提示され、特定の用途およびその要件の観点から提供される。開示された実施形態に対する様々な変更が、当業者に容易に明らかであり、本明細書に定義された一般的な原理は、本発明の範囲から逸脱することなく、他の実施形態および用途に適用され得る。したがって、本発明は、示される実施形態に限定されず、特許請求の範囲と整合する最も広い範囲が付与されるべきである。
【００２０】
（応力解放のための基板の区割り）
例えばＧａＮ青色ＬＥＤのような不均質多層半導体構造を作成するための基板として、例えばシリコン（Ｓｉ）ウエハのような従来の半導体ウエハを使用するとき、多層構造における応力は、基板表面と多層構造との間の格子定数不整合および熱膨張係数不整合から生じる。かかる応力は通常、多層構造の表面面積および厚さとともに増加する。応力の増大は結局、多層構造のひび割れにつながり得、これによって、高品質の半導体デバイスを作成することが困難となる。
【００２１】
図１Ａは、本発明の一実施形態による、基板表面に多層構造を作成する間の応力除去のための技術を示す。
【００２２】
図１Ａに見られるように、例えばＳｉ基板のような基板表面の部分的領域１００は、パターン化され（例えば、フォトリソグラフィ技術を使用して）、かつ交差する溝構造１０２によって区割りされる。溝構造１０２を形成することは、基板表面に溝を作成するための、任意の現在公知の技術または後に開発される技術を含み得る。これらの技術は、ドライエッチング技術、ウェットエッチング技術、および機械的きさげ仕上げ技術を含み得るが、これらに限定されない。
【００２３】
溝構造１０２は、部分的基板１００を孤立した正方形のプラットフォーム１０４の配列に分割し、各正方形のプラットフォームは、元の表面面積の小さな部分でしかない。通常、各正方形のプラットフォームの大きさは、例えばＬＥＤまたはダイオードレーザのような単一の半導体のフットプリントによって決定される。本発明の一実施形態において、各プラットフォームは、ほぼ１００μｍ〜３０００μｍの寸法を有する。
【００２４】
正方形のプラットフォームを形成することの他に、代替のプラットフォームの幾何学的形状が、溝構造１０２のパターンを変えることによって形成され得ることに留意されたい。これらの代替の幾何学的形状のうちの一部は、三角形、長方形、平行四辺形、六角形、円形、または他の不規則な形状を含み得るが、これらに限定されない。
【００２５】
図１Ｂは、本発明の一実施形態による、図１Ａの水平線ＡＡ’に沿った、溝区割り基板の断面図を示す。図１Ｂに見られるように、交差する溝１０２の側壁は、例えばメサ１０８のような孤立したメサ構造、ならびに部分的なメサ１１０および１１２の側壁を効果的に形成する。各メサは、単一の半導体デバイスを成長させるための独立した表面面積を画定する。
【００２６】
これらのメサに材料を配置するとき、配置される材料は、溝１０２にも蓄積することに留意されたい。隣接する多層構造が、溝の中の材料と接続される場合、多層構造の応力は効果的に開放され得ない。したがって、本発明の一実施形態において、溝構造１０２は、溝の各側面における２つの隣接するメサに形成された多層構造が、互いから十分に分離されるように、十分に深い。
【００２７】
例えば、４μｍ厚の通常の多層構造に対しては、溝の深さは４μｍであり得る。一実施形態において、溝１０２の深さは、多層構造の厚さの２倍よりも大きい。
【００２８】
図１Ｃは、本発明の一実施形態による、孤立した多層構造１１４〜１１８を形成した後の図１Ｂの断面図を示す。
【００２９】
メサ１０８に形成された多層構造１１４は、隣接する多層構造１１６および１１８から空間的に分離され、多層構造１１６および１１８も、それらのそれぞれの隣接する構造から空間的に分離されていることに留意されたい。一実施形態において、各多層構造１１４〜１１８は、単一の半導体デバイスに対応する。多層構造１１４の表面面積は、部分的基板１００よりも有意に小さいので、基板との不整合による多層構造１１４の応力も、有意に低減される。したがって、区割りされていない基板表面における大きな応力から生じる問題は、深い溝によって基板をパターン化することによって、および孤立した配置のプラットフォームに個別の半導体デバイスを形成することによって、効果的に削除される。
【００３０】
本発明の一実施形態において、各多層構造は、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）ベースの発光デバイスである。以下の論議において、「ＧａＮ材料」は概して、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）ベースの化合物を含み得、該化合物は、例えばＧａＮ、ＩｎＧａＮ、ＧａＡｌＮ、およびＩｎＧａＡｌＮのような二元化合物、三元化合物、または四元化合物であり得る。
【００３１】
図２は、本発明の一実施形態による、例示的なＧａＮベースのＬＥＤ構造２００を示し、該構造２００は、多層構造１１４と対応する。ＧａＮＬＥＤ２００は、随意的なバファ層２０２を有し、該バッファ層２０２は、格子定数および／または熱膨張係数マッチング目的のために、Ｓｉメサ１０８にエピタキシャル的に成長させられる。ｎ型ドープＧａＮ層２０４が次に、バッファ層２０２上に成長させられる。次に、ＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）活性層２０６およびｐ型ドープＧａＮ層２０８が、ｎ型ドープ層２０４上に形成される。
【００３２】
次に、オーミック接触層２１０が、ｐ型ドープ層２０８上に形成される。オーミック接触層２１０の形成は、例えば電子ビーム蒸着、フィラメント蒸着、またはスパッタ堆積のような任意の化学蒸着法または物理蒸着法を使用し得る。オーミック接触層２１０は、少なくとも３０％の反射率を有する反射材でもあり得る。
【００３３】
図１Ｃに戻って、メサ１０８に成長する多層構造１１４は、「境界効果」を受けることに留意されたい。より詳細には、多層構造に層を堆積するとき、堆積速度は、プラットフォームの中央の領域においてはより均一であるが、プラットフォームの境界の方に向かうにつれて増加する傾向がある。
【００３４】
この境界効果は、境界近くの欠陥および粗さの増加する数の結果であり、境界は、堆積する材料に対してより多くの成長場所を作成する。この結果、形成された層は、中央領域においてより均一であるが、プラットフォームの境界に向かってより厚くなり、かつより多くの欠陥を含み得る。新たに堆積した層が次の層に対する堆積表面になるとき、境界のかかる隆起は、次の層の成長に対して境界効果をさらに悪化させる。この結果、多層構造１１４は、中央領域において均一であるが、メサ１０８の境界において、より厚く、かつ／または不規則（円１２０の内側）に成長する。一部の条件の下では、構造１１４は、メサ１０８の境界においてより厚い領域１２０を形成しないことがあり得ることに留意されたい。しかし、なおかつ、突出した成長欠陥が存在し得、デバイス性能を有意に低減し得る。この開示に提示された例は、これらのより厚い領域を示すが、かかるより厚い領域は、例示の目的だけのためであり、本発明の実施形態をかかる条件に限定しない。
【００３５】
さらに、成長しすぎた多層構造は、水平にも形成され得、かつメサ１０８の側壁にかぶさり得る。この結果、多層構造１１４は、境界の上で湾曲し得、かつメサ１０８の側壁で水平方向に成長し得る。
【００３６】
結局、作成されたままの多層デバイス１１４は、非常に不均一な境界および成長しすぎた側壁を有し得る。かかるデバイスがＬＥＤデバイスである場合、低品質の側壁は、漏れ電流の有意な増加、および悪化する静電気放電（ＥＳＤ）抵抗につながり得る。
【００３７】
したがって、多層構造１１４の低品質の境界領域１２０を除去することが望ましい。
【００３８】
（上側からの低品質境界の除去）
図３Ａ〜図３Ｃは、本発明の一実施形態による、多層構造の低品質の境界を除去するプロセスを示す。
【００３９】
図３Ａは、本発明の一実施形態による、各多層構造においてエッチングマスク層をパターン化するステップを示す。図３Ａに示されるように、所定の厚さのエッチングマスク層３０２は、多層構造３０４、３０６（部分的に示されている）、および３０８（部分的に示されている）の各々の上でパターン化される。エッチングマスク３０２は、各多層構造の上にあり、多層構造の高品質領域を保護するように設計され、一方、多層構造の低品質境界領域３１０を露出させる。マスク層３０２は、次のエッチングプロセスに耐えるように選択的であり、したがって、エッチングプロセスのタイプに基いて選ばれることに留意されたい。マスク層３０２の所定の厚さは、エッチングプロセスの間中、高品質領域を保護するために十分に厚い。一実施形態において、マスク層３０２は、５μｍと１０μｍとの間の厚さを有する。
【００４０】
本発明の一実施形態において、エッチングプロセスは、誘導結合プラズマ（ＩＣＰ）ドライエッチングプロセスであり、エッチングマスク層３０２は、酸化ケイ素（ＳｉＯ２）から作られる。この実施形態において、所定の厚さのＳｉＯ２層が、多層構造表面の上に堆積する。次に、フォトレジスト（ＰＲ）層が、ＳｉＯ２層の上にスピンコートされる。このＰＲ層は次にパターン化され、エッチングマスク３０２と同様なＰＲマスクが得られる。次に、パターン化されたＰＲ層をマスクとして使用して、ＳｉＯ２層がパターン化され、ＰＲ層はその後に除去される。ＳｉＯ２マスクが次に使用されて、その後のＩＣＰプロセスにおいて、多層構造の高品質領域を保護する。
【００４１】
図３Ｂは、本発明の一実施形態による、多層構造の低品質境界３１０を除去した後に結果として生じた多層構造を示す。観察されるとおり、多層構造３０４の新しい境界３１２は、マスク層３０２の境界によって実質的に画定される。低品質領域３１０、および多層構造３０２の成長メサの側壁において成長しすぎた構造はエッチングにより除去される。
【００４２】
低品質領域３１０を除去することは、ドライエッチング、ウェットエッチング、または組合されたドライエッチング／ウェットエッチングプロセスを使用することによって実行され得る。ドライエッチングプロセスは通常、非等方性であり、多層構造３１４の結果として生じる側壁は、実質的に垂直（図２Ｂに示されるように）であることに留意されたい。一方、ウェットエッチングプロセスが使用される場合、エッチングプロセスは通常、等方性であり、多層構造３１４の結果として生じる側壁は、マスク層３０２の下で特定の距離に切り取られ得る。しかしながら、ウェットエッチングプロセスは通常、ドライエッチングプロセスを使用するよりも速いエッチング速度を有する。
【００４３】
図２に示されるように、ＧａＮＬＥＤ構造をエッチングするとき、エッチングプロセスは、多層スタック２００を完全に貫通する必要はないことがあり得ることに留意されたい。一実施形態において、エッチングプロセスは、ｐ型層２０８および活性層２０６を貫通してエッチングすることだけが必要であり、一方、ｎ型層２０４およびバッファ層２０２はエッチングされない。図３Ｂの差込み図は、かかる部分的にエッチングされたＧａＮＬＥＤ構造を示す。
【００４４】
図３Ｃは、本発明の一実施形態による、マスク層３０２が剥離された後の最終的な多層構造を示す。多層構造の新しい境界は、欠陥のない高品質の境界であり、したがって、漏れ電流またはＥＳＤ問題には影響されない。
【００４５】
本発明の一実施形態において、上記のエッチングプロセスの後には、構造の上に絶縁層を堆積することが続き、この場合、絶縁層は、多層構造の側壁も覆う。かかる絶縁層は、多層構造の側壁を、例えば多層構造に対する電極を形成するためのその後の金属堆積プロセスによって短絡されることから保護することを助け得ることに留意されたい。
【００４６】
（実施例１）
従来の基板はパターン化され、そしてエッチングされて、正方形の個別の堆積プラットフォームを形成する。各正方形の堆積プラットフォームは、２８５μｍｘ２８５μｍの大きさを有する。基板を区割りした溝構造は、１５μｍの溝幅および２０μｍの深さを有する。
【００４７】
次に、各正方形の堆積プラットフォームにおいて、ＧａＮ青色ＬＥＤ多層構造が、金属酸化物化学蒸着（ＭＯＣＶＤ）法を使用して、エピタキシャル成長によって形成され、この場合、多層構造の全厚は４μｍである。酸化物マスク層が次に堆積され、２μｍ厚ＰＲ層が次に、マスク層の上にスピンコートされ、この場合、ＰＲ層は、フォトリソグラフィされて、２５０μｍｘ２５０μｍの中心領域を保持する。酸化物層が次に、フォトリソグラフィプロセスによってエッチングされて、多層構造の各側面に約３５μｍ幅の境界を露出させる。
【００４８】
基板が次に、ＩＣＰドライエッチングプロセスを受ける。ドライエッチングプロセスは、多層構造の露出された低品質エッジおよび側壁を除去し、したがって、多層構造に対する高品質境界を取得する。
【００４９】
（実施例２）
従来の基板はパターン化され、そしてエッチングされて、菱形の個別の堆積プラットフォームを形成する。各菱形の堆積プラットフォームは、２８５μｍの側面および６０°の鋭角を有する。基板を区割りした溝構造は、１５μｍの溝幅および３０μｍの深さを有する。
【００５０】
次に、各菱形の堆積プラットフォームにおいて、ＧａＮ青色ＬＥＤ多層構造が、ＭＯＣＶＤ方法を使用して、エピタキシャル成長によって形成され、この場合、多層構造の全厚は４μｍである。６μｍ厚ＰＲ層が次に、多層構造の上にスピンコートされ、この場合、ＰＲ層は、フォトリソグラフィされて、２５０μｍ側面の菱形を保持し、該菱形は、多層構造の各側面にほぼ３５μｍ幅の境界を露出させる。
【００５１】
基板は次に、ＩＣＰマシンの中に置かれ、ＬＥＤ多層構造の活性層が、完全にエッチングされるまで、ドライエッチングされる。ドライエッチングプロセスは、多層構造の露出された低品質エッジおよび側壁を除去し、したがって、多層構造に対する高品質境界を取得する。
【００５２】
（下側からの低品質境界の除去）
本発明の一実施形態において、図１Ｃにおける低品質境界１２０の除去は、多層構造１１４の下側から実行される。この技術は通常、「フリップチップ」式ウエハ接着プロセスの中に組み込まれ、図３の上側エッチングプロセスよりも多くのステップを含む。
【００５３】
図４は、本発明の一実施形態による、多層構造の下側から境界を除去する例示的な段階的プロセスを示す。
【００５４】
ステップＡにおいて、シリコン基板４０２はパターン化され、そしてエッチングされて、溝によって分離された多くのメサを生成する。各メサは、多層構造を成長させるための表面面積を画定する。
【００５５】
ステップＢにおいて、多層構造４０４は、基板メサより上に形成される。一実施形態において、異なる層のエピタキシャル成長が、２つの個別の構造間に何ら付着を生成せず、それによって格子不整合成長と関連付けられる応力を有意に低減するように、メサは十分に離れており、溝は十分に深いことに留意されたい。本発明の一実施形態において、多層構造４０４は、ＧａＮベースの半導体構造２００である。堆積されたままの多層構造４０４は、境界効果により低品質境界を有することに留意されたい。
【００５６】
ステップＣにおいて、ゴールド接着層４０６が、多層構造４０４より上に堆積される。ゴールド層４０６は、多層構造４０４間の溝を部分的に満たし得、かつメサの側壁にも形成され得ることに留意されたい。接着層金属は側壁に堆積し得、かつＰ−Ｎ接合部を短絡させ得るので、本発明の一実施形態は、金属接着層４０６を堆積させる前に、多層構造４０４の上に絶縁層を随意的に形成する。接着材料として適切な他の金属も使用され得ることに留意されたい。
【００５７】
ステップＤにおいて、支持構造４０８が、ゴールド接着層４０６に取り付けられ、かつこれに接着させられる。一実施形態において、支持構造４０８は、新しいシリコン基板である。
【００５８】
ステップＥにおいて、シリコン堆積基板４０２は、ウェットエッチングプロセスを使用して除去される。シリコン堆積基板４０２を除去した結果として、多層構造４０４の下側が露出する。構造全体が、ステップＥにおいて反転させられ、多層構造４０４は、ゴールド接着層４０６および支持構造４０８によって支持されることに留意されたい。
【００５９】
ステップＦにおいて、各多層構造は、マスク層４１０によってパターン化され、マスク層４１０は、各多層構造の高品質領域を保護し、一方、構造境界の周りに低品質領域を露出させ、さらに側壁に接着層を露出させる。一実施形態において、マスク層４１０は、フォトリソグラフィされたＰＲマスク層である。さらなる実施形態において、マスク層４１０は、フォトリソグラフィされた金属マスク層であり得、該金属マスク層は、ＬＥＤ多層構造に対して、オーミック接触層としても役立つ。さらなる実施形態において、マスク層４１０は、上述のようなフォトリソグラフィされた金属層であるが、ただし金属層をパターン化する際に使用されたＰＲマスクは、パターン化された金属層の上に保持される。したがって、マスク層４１０は、金属層とＰＲ層の両方を含み、より多くのエッチング保護を提供する。
【００６０】
ステップＧにおいて、多層構造の低品質境界および側壁（側壁の接着材料を含む）は、エッチングプロセスを使用して除去される。
【００６１】
一実施形態において、エッチングプロセスは、Ｈ３ＰＯ４酸浴を使用するウェットエッチングプロセスである。ＧａＮ（またはより一般的にはＩｎＧａＡｌＮ）薄膜は通常、（０００１）方向に好ましい安定した成長表面を有する六方晶ウルツァイト結晶構造を示すことに留意されたい。したがって、ＧａＮ結晶は、成長方向にＧａ極性を示し、該成長方向は、ｎ型ドープ層からｐドープ層へ向かう。その結果として、元の成長基板の除去は、Ｎ極性を示す表面を露出させる。Ｈ３ＰＯ４ベースのウェットエッチングを使用する大きな利益は、エッチング液が、多層構造のＮ極性表面と高速で反応し、それによって、生産速度を有意に増加させることである。さらに、Ｈ３ＰＯ４酸ベースのエッチング液のエッチング速度は、エッチング液を所定の温度に加熱することによって制御され得、この場合、より高い温度は、より速いエッチング速度と対応する。一実施形態において、Ｈ３ＰＯ４酸浴の温度は１００℃よりも高い。さらなる実施形態において、Ｈ３ＰＯ４酸浴の温度は１５０℃である。Ｈ３ＰＯ４ウェットエッチングプロセスに対する適切なエッチングマスクは、ＰＲマスク、金属マスク、またはＰＲ／金属二重層マスクを含む。Ｈ３ＰＯ４ベースのウェットエッチングは、多層構造のＧａ極性表面に適用されたとき、ＧａＮ結晶の２つの極性の異なる特性により、非常に遅くなり得ることに留意されたい。したがって、Ｈ３ＰＯ４ベースのウェットエッチングは、チップを反転させるプロセスの後に、構造の下側から低品質領域を除去することに対して特に適切である。
【００６２】
さらなる実施形態において、エッチングプロセスは、例えばＩＣＰエッチングプロセスのようなドライエッチングプロセスである。ドライエッチングプロセスは通常、非等方性であり、かつ多層構造に対して垂直であることに留意されたい。したがって、多層構造４０４の結果として生じる側壁は、実質的に真直ぐである。ドライエッチングプロセスが、図２のＧａＮベースの多層構造に適用されたとき、エッチングプロセスは、スタック２００を完全に貫通する必要がないことがあり得ることに留意されたい。一実施形態において、エッチングプロセスは、バッファ層２０２、ｎ型層２０４、および活性層２０６を貫通してエッチングすることだけが必要であり、一方、ｐ型層２０８は、エッチングされない。なぜならば、構造が、チップを反転させるプロセスにより、反転されているからである。
【００６３】
最後に、ステップＨにおいて、マスク層４１０は、エッチングされた多層構造４０４から剥離され、この場合、多層構造４０４の新しい境界は、漏れ電流またはＥＳＤ問題に影響されない高品質境界である。ステップＨの後、随意的な堆積ステップが、側壁を含んで多層構造を絶縁材によって被覆するために実行され得ることに留意されたい。これによって、個別のＰ−Ｎ接合構造の側壁における短絡または汚染に対する保護を提供する。
【００６４】
本発明の実施形態に関する前述は、例示および説明の目的でのみ提示された。それらは、網羅的であるとは意図されず、また開示された形式に本発明を限定するものであるとも意図されていない。したがって、多くの修正および変形例が当業者に明らかである。さらに、上の開示は、本発明を限定するものとは意図されていない。本発明の範囲は、添付された請求項によって定義される。
【図１Ａ】
2010532916.tif 000003
【図１Ｂ】
2010532916.tif 000004
【図１Ｃ】
2010532916.tif 000005
【図２】
2010532916.tif 000006
【図３Ａ】
2010532916.tif 000007
【図３Ｂ】
2010532916.tif 000008
【図３Ｃ】
2010532916.tif 000009
【図４Ａ】
2010532916.tif 000010
【図４Ｂ】
2010532916.tif 000011
【図４Ｃ】
2010532916.tif 000012
【図４Ｄ】
2010532916.tif 000013
【図４Ｅ】
2010532916.tif 000014
【図４Ｆ】
2010532916.tif 000015
【図４Ｇ】
2010532916.tif 000016
【図４Ｈ】
2010532916.tif 000017
【国際調査報告】
2010532916.tif 000018
2010532916.tif 000019
2010532916.tif 000020