(57)【要約】  本発明はマイクロメカニカル構成素子に関するものである。このマイクロメカニカル構成素子は、導電性基板（１）と、第１の導電層（４）と、導体路面（１２；１２ａ）と、第２の導電層（６）とを有し、前記第１の導電層（４）は前記基板（１）の上に設けられており、該基板（１）に設けられた中空空間（２）上に、弾性に偏向可能な単結晶質シリコンからなるダイヤフラム領域（４ａ）と、これに当接する周辺領域（４ｂ）とを形成し、前記導体路面は前記第１の導電層（４）の上では、前記第１の導電層（４）から電気絶縁されており、前記導体路面（１２；１２ａ）はダイヤフラム領域（４ａ）の上に第１の電極領域（ＥＢ１）を有し、前記周辺領域（４ｂ）の上にこれと電気的に接続された第１の接続領域（ＡＢ１；ＡＢ１’）を有し、前記第２の導電層（６）は前記導体路面（１２）の上に設けられており、前記第２の導電層（６）は前記ダイヤフラム領域（４ａ）の上に第２の電極領域（ＥＢ２；ＥＢ２’）を有し、前記第２の電極領域は前記第１の電極領域（ＥＢ１）から電気絶縁されており、かつ前記周辺領域（４ｂ）上に第２の接続領域（ＡＢ２；ＡＢ２’）を有し、前記第２の接続領域は前記第２の電極領域（ＥＢ２；ＥＢ２’）から電気絶縁されており、かつ前記第１の接続領域（ＡＢ１；ＡＢ１’）と電気接続されている。さらに本発明は、マイクロメカニカル構成素子に相応する製造方法にも関する。
2010526989.tif 000002
【特許請求の範囲】
【請求項１】
マイクロメカニカル構成素子であって、導電性基板（１）と、第１の導電層（４）と、導体路面（１２；１２ａ）と、第２の導電層（６）とを有し、
前記第１の導電層（４）は前記基板（１）の上に設けられており、該基板（１）に設けられた中空空間（２）上に、弾性に偏向可能な単結晶質シリコンからなるダイヤフラム領域（４ａ）と、これに当接する周辺領域（４ｂ）とを形成し、
前記導体路面は前記第１の導電層（４）の上では、前記第１の導電層（４）から電気絶縁されており、
前記導体路面（１２；１２ａ）はダイヤフラム領域（４ａ）の上に第１の電極領域（ＥＢ１）を有し、前記周辺領域（４ｂ）の上にこれと電気的に接続された第１の接続領域（ＡＢ１；ＡＢ１’）を有し、
前記第２の導電層（６）は前記導体路面（１２）の上に設けられており、
前記第２の導電層（６）は前記ダイヤフラム領域（４ａ）の上に第２の電極領域（ＥＢ２；ＥＢ２’）を有し、
前記第２の電極領域は前記第１の電極領域（ＥＢ１）から電気絶縁されており、かつ前記周辺領域（４ｂ）上に第２の接続領域（ＡＢ２；ＡＢ２’）を有し、
前記第２の接続領域は前記第２の電極領域（ＥＢ２；ＥＢ２’）から電気絶縁されており、かつ前記第１の接続領域（ＡＢ１；ＡＢ１’）と電気接続されている、
ことを特徴とするマイクロメカニカル構成素子。
【請求項２】
請求項１記載のマイクロメカニカル構成素子において、
前記第１の導電層（４）内に回路構成（１５）が集積され、前記第１の接続領域（ＡＢ１’）は前記回路構成（１５）と電気接続される
マイクロメカニカル構成素子。
【請求項３】
請求項２記載のマイクロメカニカル構成素子において、
前記第２の電極領域（ＥＢ２；ＥＢ２’）は前記回路構成（１５）と電気接続している
マイクロメカニカル構成素子。
【請求項４】
請求項１記載のマイクロメカニカル構成素子において、
前記第２の導電層（６）は、前記回路構成（１５ａ）が集積された領域（６ｄ）を有する
マイクロメカニカル構成素子。
【請求項５】
請求項４記載のマイクロメカニカル構成素子において、
前記第１の導電層（４）は単結晶質であり、
前記領域（６ｄ）は前記第１の導電層（４）の上に単結晶に成長される
マイクロメカニカル構成素子。
【請求項６】
請求項４記載のマイクロメカニカル構成素子において、
前記基板（１）は単結晶質であり、
前記領域（６ｄ）は前記基板（１）の上に単結晶に成長される
マイクロメカニカル構成素子。
【請求項７】
請求項１記載のマイクロメカニカル構成素子において、
前記基板（１）は、前記ダイヤフラム領域（４ａ）に対向する側にパーフォレーション開口部（１ａ）を有し、
該パーフォレーション開口部は、中空空間（２）へ基板裏側からアクセス可能にする
マイクロメカニカル構成素子。
【請求項８】
請求項１記載のマイクロメカニカル構成素子において、
前記第２の電極領域（ＥＢ２’）および／または第２の接続領域（ＡＢ２’）は貫通接触接続領域を有し、
該貫通接触接続領域は電気的に絶縁されて前記基板（１）を通り、前記ダイヤフラム領域（４ａ）に対向する基板（１）の側に案内され、電気的接触接続面（１７ａ、１７ｂ）と接続されている
マイクロメカニカル構成素子。
【請求項９】
請求項１記載のマイクロメカニカル構成素子において、
前記第１の導電層（４）は単結晶質シリコンから、前記第２の導電層（６）は多結晶質シリコンから作製される
マイクロメカニカル構成素子。
【請求項１０】
請求項９記載のマイクロメカニカル構成素子において、
前記基板（１）と前記第１の導電層（４）との間の中空空間（２）の上には、単結晶質シリコンからなるグリッド構造体（３）が設けられている
マイクロメカニカル構成素子。
【請求項１１】
請求項１記載のマイクロメカニカル構成素子において、
前記導体路面（１２；１２ａ）は多結晶質シリコンから作製される
マイクロメカニカル構成素子。
【請求項１２】
マイクロメカニカル構成素子の製造方法であって、
・中空空間（２）を備える導電基板（１）を作製し、
・第１の導電層（４）を、前記基板（１）の上に形成し、
前記第１の導電層（４）は、前記中空空間（２）上に、弾性に偏向可能な単結晶質シリコンからなるダイヤフラム領域（４ａ）と、これに当接する周辺領域（４ｂ）を形成し、
・第１の絶縁層（１１；１１ａ）を前記第１の導電層（４）の上に形成し、
・導体路面（１２；１２ａ）を前記第１の絶縁層（１１；１１ａ）の上に形成し、
前記導体路面（１２；１２ａ）は前記ダイヤフラム領域（４ａ）の上に第１の電極領域（ＥＢ１）を有し、前記周辺領域（４ｂ）の上にこれと電気的に接続された第１の接続領域（ＡＢ１；ＡＢ１’）を有しており、
・第２の絶縁層（１３）を前記導体路面（１２；１２ａ）の上に形成し、
・犠牲層面（５）を前記第２の絶縁層（１３）の上に形成し、
・第２の導電層（６）を前記犠牲層面（５）の上に形成し、
前記第２の導電層（６）は前記ダイヤフラム領域（４ａ）の上に第２の電極領域（ＥＢ２；ＥＢ２’）を有し、
前記第２の電極領域は前記第１の電極領域（ＥＢ１）から電気絶縁されており、かつ前記周辺領域（４ｂ）上に第２の接続領域（ＡＢ２；ＡＢ２’）を有し、
前記第２の接続領域は前記第２の電極領域（ＥＢ２；ＥＢ２’）から電気絶縁されており、かつ前記第１の接続領域（ＡＢ１；ＡＢ１’）と電気接続されている、
ことを特徴とするマイクロメカニカル構成素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロメカニカル構成素子に関するものである。さらに本発明は、マイクロメカニカル構成素子の製造方法にも関する。
【背景技術】
【０００２】
基本的に多数のマイクロメカニカル構成素子を適用することができるが、本発明ならびにその基礎となる問題を容量性圧力センサに基づいて説明する。
【０００３】
本発明の基礎となる問題を説明するための容量性圧力センサでは、圧力印加によって弾性に偏向可能な第１の電極と、この電極に対して離間し、電気的に絶縁された第２の固定電極との電極ペアの容量が評価される。
【０００４】
容量性表面マイクロメカニカル圧力センサは一般的に公知であり、ダイヤフラム下方の犠牲層がダイヤフラムのホールを通して、またはダイヤフラム下方の側方アクセス部を通して除去され、ダイヤフラムは弾性に偏向可能な第１の電極を形成する。ホールは引き続き閉鎖しなければならず、とりわけダイヤフラムの安定性と密閉度に不利に作用する。さらにシリコンダイヤフラムを使用する場合、これは多結晶質シリコンからなることが公知である。これは、２つの電極の電気絶縁によって、ダイヤフラム電極をポリシリコンからだけ、または多結晶質エピタクシシリコン層から生成することができ、ポリシリコンが固定電極として使用される場合には有利である。単結晶質シリコンに対して、多結晶質シリコンは明らかに劣る電気特性および機械特性を有する。
【０００５】
DE 10 2004 036 032 A1およびDE 10 2004 036 035 A1ないしDE 100 32 579 A1から、マイクロメカニカル構成素子、とりわけダイヤフラムセンサの製造方法が公知である。ここでは、ｐドープされた半導体基板に単結晶でｎドープされた片持ちシリコングリッドが設けられ、このシリコングリッドの下方に中空空間が選択的除去によって、または高温ステップで多孔性の基板材料を転位することによって形成される。ｎドープされた単結晶質シリコングリッドの上には単結晶質シリコンからなるダイヤフラムが存在する。このダイヤフラムはエピタクシ法によって形成される。
【０００６】
図６は、本発明の基礎となる問題とマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【０００７】
図６で参照符合１はｐドープされたシリコン半導体基板であり、この上にDE 10 2004 036 032 A1ないしDE 10 2004 036 035 A1にしたがい、単結晶質でｎドープされた片持ちシリコングリッド３がその下方の中空空間２とともに形成される。ｎドープされたシリコングリッド３の上方には、エピタクシャルに析出された単結晶質シリコン層４のダイヤフラム領域４ａがある。このダイヤフラム領域４ａは、マイクロメカニカル容量性圧力センサの弾性に偏向可能な第１の電極領域Ｅ１として用いられる。その側方には、エピタクシャルに析出された単結晶質シリコン層４の周辺領域４ｂがあり、この周辺領域はマイクロメカニカル容量性圧力センサの第１の接続領域Ａ１として用いられる。
【０００８】
単結晶質シリコン層４の上には絶縁された犠牲層５が公知の方法で取り付けられ、構造化される。この犠牲層は例えば酸化シリコンからなる。犠牲層５に設けられた１つまたは複数の開口部Ｏを介して、単結晶質シリコン層４、とりわけその周辺領域４ｂとその下のシリコン基板１が電気接続される。このことは、１つまたは複数の開口部Ｏを形成した後に、多結晶質のエピタクシシリコン層６が犠牲層５に析出されることによって行われる。開口部Ｏの領域でエピタクシシリコン層６は、多結晶質にも単結晶質にも、使用される出発層に応じて構成することができる。
【０００９】
フォトリソグラフ技術によって、貫通したトレンチ６ａをトレンチエッチングにより形成した後、多結晶質シリコン層６が次のように構造化される。すなわち、第２の電極領域Ｅ２と第２の接続領Ａ２が電気分離されるように構造化される。多結晶質エピタクシシリコン層６は第２の接続領域Ａ２を形成する。したがってこのエピタクシシリコン層６の片持ちされた１つまたは複数のエレメント６ｂは、単結晶質シリコン層４の第１の接続領域Ａ１と電気的に接続されており、外部との電気接続に用いられる。さらにトレンチ６ａは、第２の電極領域Ｅ２にパーフォレーションを形成するために使用される。このパーフォレーションを通して、犠牲層エッチング（例えば気相エッチング）によって犠牲層５を、第１の単結晶質シリコン層４と第２の多結晶質シリコン層６との間で除去することができる。このようにして単結晶質の第１の電極領域Ｅ１が得られ、第２の電極領域Ｅ２を基準にするその偏向を容量的に評価することができる。
【００１０】
これに続いて、金属化面７の析出と構造化が行われる。この金属化面の上には接触面７ａ、７ｂが形成され、この接触面を介して第２の電極領域Ｅ２ないし第２の接続領域Ａ２を、ワイヤボンディングによってハウジング（図示せず）の相応の端子と接続することができる。この種の構造の欠点は、（図示しない）ハウジングを基準にした基板１と単結晶質シリコン層４との漂遊容量が比較的大きいことである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】DE 10 2004 036 032 A1
【特許文献２】DE 10 2004 036 035 A1
【特許文献３】DE 100 32 579 A1
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の課題は、漂遊容量の影響が少なく、簡単で安価に実現されるマイクロメカニカル構成素子を提供することである。
【課題を解決するための手段】
【００１３】
上記課題は、マイクロメカニカル構成素子であって、導電性基板と、第１の導電層と、導体路面と、第２の導電層とを有し、
前記第１の導電層は前記基板の上に設けられており、該基板に設けられた中空空間上に、弾性に偏向可能な単結晶質シリコンからなるダイヤフラム領域（４ａ）と、これに当接する周辺領域とを形成し、
前記導体路面は前記第１の導電層の上では、前記第１の導電層から電気絶縁されており、
前記導体路面はダイヤフラム領域の上に第１の電極領域を有し、前記周辺領域の上にこれと電気的に接続された第１の接続領域を有し、
前記第２の導電層は前記導体路面の上に設けられており、
前記第２の導電層は前記ダイヤフラム領域の上に第２の電極領域を有し、
前記第２の電極領域は前記第１の電極領域から電気絶縁されており、かつ前記周辺領域上に第２の接続領域を有し、
前記第２の接続領域は前記第２の電極領域から電気絶縁されており、かつ前記第１の接続領域と電気接続されている、ことを特徴とするマイクロメカニカル構成素子によって解決される。
【発明の効果】
【００１４】
請求項１の特徴を有する本発明のマイクロメカニカル構成素子ないしはその製造方法は、マイクロメカニカル構成素子、とりわけ容量性圧力センサの簡単で確実な製造プロセスを提案し、これはコスト的に有利に実現される。本発明により、漂遊容量によりさほど影響を受けない容量性圧力センサが達成される。さらなる利点は、単結晶質Ｓｉ（破壊安定性／ひび割れ安定性、公知の材料係数）からなる機械的アクティブ素子（ダイヤフラム）が安定しており、中空空間は長寿命であり、確実に密閉されることである（多結晶質シリコン、ＬＰＣＶＤ−ＳｉＮ等とは異なる）。
【００１５】
本発明で基礎となる技術思想は、漂遊容量を低減するために、ダイヤフラム層とその下の基板を全体として接触接続するのではなく、別の導体路面ないし配線面を、ダイヤフラム面から電気絶縁して形成することである。付加的配線面ないし導体路面での電気接触接続は有利には、例えばトレンチによって形成された絶縁領域上で行われる。この絶縁領域は、上方の第２の固定電極を形成する層にある。第２の固定電極の面がエピタクシャルに形成される場合、ポリシリコンからなる付加的な配線面ないし導体路面を（オプションとしてそこでドーピングし）設けるのが有利である。なぜならエピタクシの場合比較的高い温度が発生するからである。
【００１６】
従属請求項には、本発明のそれぞれの対象に関する有利な実施形態と改善が示されている。
【００１７】
有利な改善形態によれば、第１の導電層（エピタクシャルに成長した単結晶質シリコン層）に回路構成が集積され、第１の接続領域と第２の接続領域が回路構成と電気的に接続される。
【００１８】
別の有利な改善形態によれば、第２の導電層（エピタクシャルに成長した第２のシリコン層）は多結晶質に成長した領域と、単結晶質に成長した領域の両方を有し、単結晶質の領域には回路構成が集積される。
【００１９】
別の有利な改善形態によれば、基板はダイヤフラム領域に対向する側（基板裏面）にパーフォレーション開口部を有し、この開口部により中空空間に後方からアクセスすることができる。このようにして絶対圧センサから相対圧センサを実現することができる。
【００２０】
別の有利な改善形態によれば、第２の電極領域および／または第２の接続領域は貫通接触接続領域を有する。この貫通接触接続領域は電気的に絶縁されて基板を通り、ダイヤフラム領域に対向する基板の側に案内され、電気的接触接続面と接続されている。
【００２１】
以下に、本発明の実施例を図面につき詳しく説明する。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【図２】本発明の第２の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【図３】本発明の第３の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【図４】本発明の第４の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【図５】本発明の第５の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【図６】本発明の基礎となる問題を説明するための容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【発明を実施するための形態】
【００２３】
図面において同一の参照番号は同一の構成部材または機能的に等しい構成部材を表す。
【００２４】
図１は、本発明の第１の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【００２５】
図１で参照符合１は、単結晶質シリコンからなる第１の導電層４を備える導電性シリコン基板を示す。第１の導電層４は基板１の上に設けられており、基板１に設けられた中空空間２上に弾性に偏向可能なダイヤフラム領域４ａと、これに当接する周辺領域４ｂを形成する。製造条件（上記図６参照）は、基板１と第１の導電層４の間の中空空間２上に単結晶質シリコングリッド３が設けられており、このシリコングリッドがダイヤフラム領域４ａでも単結晶質に成長する導電層４を可能にすることである。
【００２６】
単結晶質シリコンからなるこの第１の導電性層４の上に、酸化シリコンからなる第１の絶縁層１１が設けられ、この絶縁層の上にさらに、多結晶質シリコンからなる導体路面１２が第１の導電層４から電気的に絶縁されて設けられる。ここで導体路面１２はダイヤフラム領域４ａの上に大面積の第１の電極領域ＥＢ１を有し、周辺領域４ｂの上にこれと電気的に接続されたストライプ状の第１の接続領域ＡＢ１を有する。
【００２７】
導体路面１２の上には、窒化シリコンからなる第２の絶縁層１３が設けられており、その上には酸化シリコンからなる犠牲層５が配置される。層１３と５はそれぞれ個々に、または共通に構造化することができる。犠牲層５の上には多結晶質シリコンからなる第２の導電層６が設けられており、この第２の導電層６はダイヤフラム領域４ａの上に第２の電極領域ＥＢ２を有する。この第２の電極領域ＥＢ２は第１の電極領域ＥＢ１から電気絶縁されている。第２の導電層６はさらに周辺領域４ｂの上に第２の接続領域ＡＢ２を有し、この第２の接続領域ＡＢ２は第２の電極領域ＥＢ２から電気絶縁されている。第２の接続領域ＡＢ２は第１の接続領域ＡＢ１と、第２絶縁層１３および犠牲層５の相応の開口部Ｏを介して電気接続されている。
【００２８】
図１に示された第１の実施形態を製造するために、単結晶質シリコン層４の析出（ここまでは上記図６参照）に続いて、酸化シリコンからなる第１の絶縁層１１が単結晶質シリコン層４の上に析出される。
【００２９】
これに続いて、多結晶質シリコンからなる導体路面１２が第１の絶縁層１１の上に析出され、構造化される。とりわけ導体路面１２は、ダイヤフラム領域４ａにおいて第１の電極領域ＥＢ１として用いられ、そこでは大面積に構成されている。ダイヤフラム領域４ａの外では、細い直径を有することのできる線路領域が形成される。導体路面１２を構造化した後、窒化シリコンからなる第２の絶縁層１３が構造体全体の上に大面積で析出される。これに続いて、酸化シリコンからなる犠牲層５が、窒化シリコンからなる第２の絶縁層１３の上に析出される。
【００３０】
その後第２の絶縁層１３と犠牲層５内に、導体路面１２の第１の接続領域ＡＢ１を電気接続するために開口部Ｏが形成される。次に、多結晶質シリコン層６が犠牲層５の上、ないしは開口部Ｏにエピタクシャルに成長される。これに続いて、金属化面７の析出と構造化が行われる。この金属化面により接触面７ａ’、７ｂ’が形成され、この接触面を介して第２の電極領域ＥＢ２ないし第２の接続領域ＡＢ２を、ワイヤボンディングによってハウジング（図示せず）の相応の端子と接続することができる。
【００３１】
フォトリソグラフ技術によって、貫通したトレンチ６ａをトレンチエッチングにより形成した後、多結晶質シリコン層６が次のように構造化される。すなわち、第２の電極領域ＥＢ２と第２の接続領ＡＢ２が電気分離されるように構造化される。多結晶質エピタクシシリコン層６は第２の接続領域ＡＢ２を形成する。したがってこのエピタクシシリコン層６の片持ちされた１つまたは複数のエレメント６ｂ’は、多結晶質導体路面１２の第１の接続領域ＡＢ１と電気的に接続されており、外部との電気接続に用いられる。さらにトレンチ６ａは、第２の電極領域ＥＢ２にグリッド状のパーフォレーションを形成するために使用される。このパーフォレーションを通して、気相エッチングによって犠牲層５を、絶縁層１３と第２の多結晶質シリコン層６との間で除去することができる。このようにして単結晶質のシリコンダイヤフラムを備える第１の電極領域Ｅ１が得られ、第２の電極領域ＥＢ２を基準にするその偏向を容量的に評価することができる。
【００３２】
図１から分かるように、多結晶質ポリシリコン層６の片持ち領域６ｂ’を通して、接続領域ＡＢ２では導体路面を接触接続することができる。この導体路面はさらに第１と第２の絶縁層１１，１３によって下方ないし上方および側方に電気絶縁されている。したがってこの実施形態では、単結晶質シリコン層４、ひいては基板１の直接的な電気接触接続が回避され、このことは漂遊容量の作用を除去するのに寄与する。
【００３３】
図２は、本発明の第２の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【００３４】
第２の実施形態では、第１の導電層４内に回路構成１５が集積され、第１の接続領域ＡＢ１’は回路構成１５と貫通接触接続部１０を介して電気接続される。さらに第２の電極領域ＥＢ２も、第２の絶縁層１３と犠牲層５の開口部Ｏ’を介し、さらに第１の接続領域ＡＢ１’を介して回路構成１５と電気接続されている。この第２の実施形態の利点は、２つの電極領域ＥＢ１，ＥＢ２の信号の全評価を回路構成１５内で行うことができることであり、第２の接続領域ＡＢ２からすでに電気的に処理されたセンサ信号を外部へ取り出すことができる。
【００３５】
図２に示された第２の実施形態を製造するために、単結晶質シリコン層４を取り付けた後、集積された電気回路構成１５が作製される。とりわけ集積された電気回路構成１５は貫通接触接続部１０を介して、第１の絶縁層１１ａの上にある導体路面１２ａと接続される。この導体路面は相応の貫通孔を形成し、配線層１２ａを析出および構造化することによって形成される。これに続いて、本実施例ではポリシリコンからなる導体路面１２ａが構造化された後、第２の絶縁層１３が構造体全体の上に析出される。これに続くプロセスステップは、上に説明した第１の実施形態と同様である。第２の実施形態におけるただ１つの相違は、多結晶質シリコン層６が導体路面１２ａを、開口部Ｏ’を通して接触接続し、電極領域ＥＢ２の上に接触面が設けられていないことである。なぜなら集積された回路構成によって容量信号がセンサ素子上に直接評価されるからである。
【００３６】
図３は、本発明の第３の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【００３７】
第３の実施形態では、構造は図１の第１の実施形態に相応するが、集積された電気回路構成１５ａが第２のシリコン層６に設けられている点で異なる。ここでは相応の領域で、第２のシリコン層６が単結晶質シリコン層４ないし基板１の上にエピタクシャルに単結晶質成長できるようになっており、これにより集積回路１５ａが実現される。このことは相応の開口部Ｏ"を、第１の絶縁層１１、第２の絶縁層１３および犠牲層（場合により単結晶質シリコン層４にも）に設けることにより達成される。
【００３８】
第２の実施形態でも第３の実施形態でも、集積回路構成体１５ないし１５ａの個々の部分は多層に構成することができる。第３の実施形態では、集積回路構成体１５ａの個々の回路部分を付加的な金属路によって接続することもできる。この金属路も同様に多層に構成することができる。さらに第３の実施形態で絶縁トレンチ６ａには、多結晶質シリコン層６のレベルで絶縁材料を充填することができる。このことは、集積回路１５ａへの接続を非常に簡単にする。
【００３９】
図４は、本発明の第４の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【００４０】
第４の実施形態で図２に示された第２の実施形態とのただ１つの相違は、裏側にパーフォレーションホール１ａ設けられていることである。このパーフォレーションホール１ａは相対圧センサの製造を可能にする。有利には基板１の裏面にパーフォレーションホール１ａを作製するプロセスは、基板１の前面のプロセスが終了した後に行われる。
【００４１】
図５は、本発明の第５の実施例による容量性圧力センサの形態にあるマイクロメカニカル構成素子の構造を説明するための容量性圧力センサの概略的断面を示す。
【００４２】
上記の第１から第４の実施形態では、それぞれの圧力センサから外部への電気接触接続が前面での古典的なワイヤボンディングによって行われている。しかし第５の実施形態により、ウェハ貫通接触接続部を使用する変形実施例も可能である。これによりセンサチップおよび評価チップからなるフリップフラップ積層体を形成することができる。この構成の利点は、センサチップおよび評価チップでの変更を、機能的な相互作用の影響を受けることなしに行うことができることである。
【００４３】
第５の実施形態では、第２の絶縁層１３を基板１の上側から析出した後、トレンチ８が基板１の所望の貫通接触接続部の箇所でエッチングされる。その後、犠牲層５が同形析出される。この犠牲層もトレンチ８の側壁と底部を覆い、基板１と単結晶質シリコン層４に対する貫通接触接続部の電気絶縁を行う。
【００４４】
これに続いて上に述べたように、多結晶質シリコン層６と前面の金属層７の析出と構造化が、第２の電極領域ＥＢ２’ないし第２の接続領域ＡＢ２’内の貫通接触接続部６ｅに対する接続面７ｄないし７ｅを形成するために行われ、犠牲層のエッチングも行われる。ここでトレンチ８には多結晶質シリコン層６が充填され、これにより後で貫通接触接続領域を形成する。
【００４５】
これに続いて基板１が裏側から研磨され、多結晶質シリコン層６からなる貫通接触接続部６ｅが露出される。すなわち犠牲層５がトレンチ底部から除去される。
【００４６】
これに続いて裏側の絶縁層２０と裏側の金属層１７が析出され構造化され、第２の接続領域ＡＢ２’ないし第２の電極領域ＥＢ２’内の貫通接触接続部６ｅに対する裏側接続面１７ａないし１７ｂが形成される。
【００４７】
本発明を前記においては有利な実施例に基づき説明したが、本発明はそれらの実施例に制限されるものではなく、本発明を多様に変更することができる。
【００４８】
とりわけ個々のプロセスステップは、本発明の対象から逸脱することなくその順番を相互に入れ替えることができる。例えばウェハ裏側加工プロセスを、ウェハ前面加工プロセスの前に行うか、またはそれ自体で完結することができる。またはウェハ前面加工プロセスをまず実行するか、またはそれ自体完結させ、その後にウェハ裏側加工プロセスを行うこともできる。しかし個々の方法ステップをウェハ前面とウェハ裏側で、プロセス経過全体では逐次入れ替えることもできる。すなわち一度ウェハ前面をプロセス加工し、次にウェハ裏側を再びプロセス加工する等、それぞれ１つまたは複数のステップを越えて行うことができる。上に説明したプロセスフローは多くの面で有利と見なされる。しかし本発明の枠内で唯一の可能なプロセスフローではない。
【００４９】
付加的に配線面ないし導体路面の両側を絶縁することは、２つの個別の絶縁層に限定されない。複数の異なる絶縁物、例えば酸化シリコン、窒化シリコン、炭化シリコン等の組合せも考えられる。
【００５０】
上に説明した実施例はすべて容量性圧力センサに関連するものであるが、本発明はこれに限定されるのではなく、例えば容量性マイクロフォンにも適用できる。上に説明したすべての実施形態は、圧電抵抗評価法と組み合わせることができる。これにより自己診断機能を備える容量性または圧電抵抗性圧力センサが得られる。
【００５１】
漂遊容量をさらに低減するために前に提案したすべての実施形態に対して、基板１と単結晶質シリコン層４との間を付加的に電気絶縁することができる。
【００５２】
単結晶質または多結晶質に析出されたすべてのシリコン層は任意にドーピングすることができ、または任意のドーピング濃度とすることができる。
【図１】
2010526989.tif 000003
【図２】
2010526989.tif 000004
【図３】
2010526989.tif 000005
【図４】
2010526989.tif 000006
【図５】
2010526989.tif 000007
【図６】
2010526989.tif 000008
【国際調査報告】
2010526989.tif 000009
2010526989.tif 000010
2010526989.tif 000011
2010526989.tif 000012
2010526989.tif 000013
2010526989.tif 000014