(57)【要約】  本発明は、放射線検出器に関する。本発明は、とりわけ、Ｘ線検出器に関する。Ｘ線検出器は、計数回路を含む。計数回路は、検出器の（部分）画素が生成する電気パルスを数える。計数回路では、高速計数段が数えた結果を、周期的に、低速計数段に送る。高速計数段は、例えば、高速計数器を含んでもよい。高速計数器は、小さなビット深度を持つ。高速計数器は、分周器として動作する。高速計数器は、低速計数器の前にある。低速計数器は、大きなビット深度を持つ。低速計数器は、低速計数段にある。計数回路は、任意選択で、多重化器を経由して、複数の（部分）画素の信号を受けることができる。更に、放射線装置の画素は、任意選択で、エネルギー分解されたパルスを送出してもよい。
2010500597.tif 000002
【特許請求の範囲】
【請求項１】
とりわけＸ線検出器である放射線検出器、ここで、前記放射線検出器は、検知部を含み、前記検知部は、電気パルスを生成し、前記放射線検出器は、前記パルスを計数するための計数回路を含み、前記計数回路は：
ａ）所与の最大パルス率を扱うために十分高速な反応時間を持つ、高速計数段；及び
ｂ）前記高速計数段よりも長い反応時間を持つ、低速計数段、ここで、前記低速計数段と前記高速計数段とは、前記高速計数段の計数結果が、前記低速計数段に、前記最大パルス率よりも低い率で送られるように、結合される；
を含む。
【請求項２】
前記高速計数段は、前記低速計数段のための分周器として動作する、高速計数器を含むことを特徴とする、請求項１による放射線検出器。
【請求項３】
前記高速計数段は、前記高速計数器を選択的に迂回するための迂回論理回路を含むことを特徴とする、請求項２による放射線検出器。
【請求項４】
前記高速計数段は、複数の高速計数器を含み、前記複数の高速計数器は、異なる検知部からの入力を提供され、前記低速計算段は、蓄積器を含み、前記蓄積器は、トリガー信号に同期して、前記高速計数器の値の合計ぶん増加することを特徴とする、請求項１による放射線検出器。
【請求項５】
前記トリガー信号に同期して、前記高速計数器を再初期化する、フレーム同期区画を含むことを特徴とする、請求項４による放射線検出器。
【請求項６】
複数の検知部を、前記高速計数段の入力に結合するための多重化器を含むことを特徴とする、請求項１による放射線検出器。
【請求項７】
前記高速計数段及び／又は前記低速計数段の、前及び／又は後に、ラッチを含むことを特徴とする、請求項１による放射線検出器。
【請求項８】
異なるエネルギーの放射線光子を弁別するための、かつ、異なるエネルギーウィンドゥについて個別に計数される、関連する電気パルスを生成するための、弁別論理回路を含むことを特徴とする、請求項１による放射線検出器。
【請求項９】
低速計数段のみを備える計数回路に結合される検知部を含むことを特徴とする、請求項１による放射線検出器。
【請求項１０】
とりわけＣＴ走査器であるＸ線装置、ここで前記Ｘ線装置は、Ｘ線源及び請求項１によるＸ線検出器を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線検出器に関する。放射線検出器は、検知部を含む。検知部は、電気パルスを生成する。放射線検出器は、生成されたパルスを計るための計数回路を含む。更に、本発明は、そのような検出器を含むX線装置に関する。
【背景技術】
【０００２】
放射線検出器を使って放射線の量を測定する。放射線とは、とりわけX線又はガンマ線である。放射線が検出器の「画素」に当たるのを検出する。高い精確度を提供する特定の測定原理によれば、画素に印加される光子の数をデジタル的に数える。このことは、任意選択で、エネルギー分解された方法で行ってもよい。これに関して、特許文献１より、１対の画素を、中間的な論理回路によって、単一の計数器に結合することが知られている。これにより、検出器チップの計数器の数を減らす。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】(WO/2004/008488)  GANGED  DETECTOR  PIXEL,  PHOTON/PULSE  COUNTING  RADIATION  IMAGING  DEVICE.
【非特許文献】
【０００４】
【非特許文献１】Fischer,  "An  area  efficient  128  channel  counter  chip",  Nucl.  Instr.  and  Meth.  in  Physics  Research  A,  378  (1996).
【非特許文献２】P.  Fischer,  H.  Helmich,  M.  Lindner,  N.  Wermes,  L.  Blanquart,  "A  photon  counting  pixel  chip  with  energy  windowing",  IEEE  Trans  Nucl  Sci,  Vol.  47,  No.  3,  (2000).
【発明の概要】
【発明が解決しようとする課題】
【０００５】
この状況に基づいて、本願発明が解決しようとする課題は、計数回路を備える放射線検出器のための代替の設計を提供することである。とりわけ、この設計は、電気パルスを数えるための、比較的単純で、費用対効果の高い部品のみを必要とすることが望ましい。
【課題を解決するための手段】
【０００６】
この課題を解決するための手段は、請求項１による放射線検出器及び請求項１０によるX線装置である。好適な実施例を従属請求項により開示する。
【０００７】
本願発明による放射線検出器は、原理的に、数えられる電気パルスによって測れる、いかなる種類の放射の検出のためにも役立つ。放射とは例えば音響の放射も含む。典型的なアプリケーションでは、検出器を使って電磁放射の光子を測定することになる。とりわけ、X線又はガンマ線の光子を測定する。放射線検出器は、検知部を含む。検知部は、電気パルスを生成する。電気パルスとは例えば電流のパルス又は電圧のパルスである。「パルス」という語は、限定され認識可能な形（例えば信号の頂点の形）を持つ、いかなる種類の信号をも意味する。検知部は、典型的には、行列の型に「画素」又は「部分画素」として配置される。各パルスは、典型的には、放射線の光子が１つ吸収されたことを示す。放射線検出器は、計数回路を更に含む。この計数回路に、前述の電気パルスを入力する。計数回路は、これらのパルスを数えるように構成される。計数回路では、次の２つの部品を直列に連結する。
【０００８】
ａ）所与の最大パルス率を扱うために十分高速な反応時間を持つ、高速計数段。この高速計数段は、１つ以上の検知部によって生成された電気パルスを入力される。この計数段の「反応時間」とは、計数段が、１つのパルスの処理（即ち数える処理）によって、動作の止まる時間を意味する。もし第２のパルスが反応時間の最中（即ち、先の第１のパルスをまだ処理している最中）に来たら、第２のパルスは、典型的には、失われることになる。従って、重要なことは、この第１の高速計数段の反応時間が十分に短いことである。これにより、全ての受け取るパルスを最小限の損失で処理できる。本願が提案する設計では、このことが保証されるのは、実際のパルスの率が、所与の最大パルス率よりも小さい場合に限る。所与の最大パルス率とは、典型的には、０．２ｘ１０＾６パルス毎秒と５０ｘ１０＾６パルス毎秒の間の値である。
【０００９】
ｂ）高速計数段の反応時間よりも長い反応時間を持つ、低速計数段。ここで、低速計数段と高速計数段は、次のように連結される。即ち、高速計数段の数えた結果が、低速計数段に送られ、その際の速度は、最大パルス率よりも小さい。次に注意。即ち、「高速」及び「低速」という語は、反応時間の長さについていう場合には、本願では、相対的な意味合いだけを持つ。
【発明の効果】
【００１０】
記述した放射線検出器により、比較的小型で費用対効果の高い、計数回路の設計ができる。なぜならば、この計数回路は、高速段と低速段に分かれているからである。高速な部品は、比較的小さいビット深度を持つだけでよい。高速な部品の数えた結果は、周期的に、低速計数段に送られるからである。低速計数段は、逆に、より大きなビット深度を持つ。低速計数段は、総数を格納する必要があるからである。しかし、低速計数段は、動作の速度に関しては、より簡単な方法で実現できる。
【図面の簡単な説明】
【００１１】
【図１】本願発明の第１の実施例による放射線検出器を図式的に示す。ここで、分周器を、低速計数段の前に配置している。
【図２】本願発明の第２の実施例による放射線検出器を図式的に示す。ここで、高速計数器を蓄積器に接続する。
【図３】図２の検出器について、計数器と蓄積器の活動の時間系列の例を示す。
【発明を実施するための形態】
【００１２】
前述の原理による計数回路を実現するには、様々な可能性がある。本発明の第１の特定の実施例では、高速計数段は、高速計数器を含む。高速計数器は、低速計数段のための分周器として働く。通常と同じく、「計数器」という語は、入力に提供される電気パルスを数え、数えたパルスの数をビット列として表現する電気部品のことを指す。このような計数器を、分周器として使えるのは、次の場合である。即ち、例えばビット列は数えたパルスの２進数表現であり、かつ、その数の最上位ビットのみが次段に伝わる場合である。ただ１ビットのみを持つ高速計数器は、従って、入ってくる電気パルスの率を半分に落とすことになる。低速計数段における関連する計数器を、それに応じて低速に設計できる。もちろん、低速計数段の結果を解釈する場合には、分周の効果を計算に入れる必要がある。
【００１３】
前述の実施例の更なる発展形では、高速計数段は、迂回論理回路を含む。迂回論理回路により、高速計数器を選択的に迂回する。即ち、検知部が提供する電気パルスを、直接に（中間的な分周をすること無しに）低速計数段に導く。このような迂回を、例えば、適応的に有効にできるのは、次の場合である。即ち、入ってくるパルスの率が、低速計数段が処理できる率を超えない場合である。
【００１４】
本発明の第２の特定の実施例では、高速計数段は、複数の高速計数器を含む。複数の高速計数器は、異なる検知部からの入力を受け取る。低速計数段は、蓄積器を含む。蓄積器は、トリガー信号が与えられる度に、複数の高速計数器に格納されている値の合計ぶん、増加する。この設計では、高速計数器の各々は、１つ（又は２つ以上）の関連する検知部が送出するパルスの数を数える。即ち、高速計数器の各々は、最大パルス率までのパルスを処理できる必要がある。高速計数器は、それにもかかわらず、比較的小さなビット深度（例えば４〜８ビット）の場合は、単純なままに保てる。例えば４〜８ビットという比較的小さなビット深度は、比較的短い時間間隔で値を蓄積器に送る場合には、十分なものである。蓄積器は、もちろん、より大きなビット深度を持つ必要がある。しかし、蓄積器は、高速な部品である必要は無い。
【００１５】
前述の実施例の更なる発展形によれば、計数回路は、フレーム同期区画を含む。フレーム同期区画は、トリガー信号が与えられる度に、高速計数器を再初期化する。高速計数器は、従って、毎回、蓄積器に値を送った後に、ゼロから計数を再始動することになる。フレーム同期区画を、任意選択で、トリガー信号も生成するように構成してもよい。
【００１６】
本発明の別の更なる発展形では、計数回路は、多重化器を含む。多重化器は、複数の検知部を、高速計数段の単一の入力に結合する。多重化器により、複数の検知部が、１つの高速計数器を共有できる。従って、明らかに、ハードウェアの手間を相応に減らせる。
【００１７】
ラッチを、任意選択で、高速計数段の、前及び／又は後に、挿入してもよい。同様に、ラッチを、低速計数段の、前及び／又は後に、挿入してもよい。ラッチにより、信号（ビット値）を、次の段が処理できるようになるまで、保てる。更に、ラッチには、連続する部品を分離し、望まれない干渉を防ぐという利点がある。計数器の前のラッチにより、更に、単純な同期計数器を使えるようになる。非同期に（即ち無作為に）到達する電気パルスが、数えられるまでの間、ラッチに保存されるからである。
【００１８】
放射線検出器は、弁別論理回路を更に含んでもよい。弁別論理回路は、放射線の光子を、異なる（重なる又は分離した）エネルギーウィンドゥから弁別する。また、弁別論理回路は、別々に数えられた複数の電気パルスが関連しているという情報を生成する。この場合、入射する放射線を、スペクトル的に分解して、又はエネルギー的に分解して、測定できる。このことは多くの付加的な情報を提供する。
【００１９】
計数回路を２段で設計することを、放射線の大きな流量を扱うことが必要な、検出器の面積の領域に、限定できる。放射線検出器は、従って、省略可能で、低速計数段のみを持つ計数回路に結合する検知部を含んでもよい。ＣＴ（計算機断層撮影法）走査器のＸ線検出器では、このような検知部は、例えば、検出器の中央の領域である。検出器の中央の領域は、典型的には、受ける流量が少ない。被検体がＸ線を吸収するからである。
【００２０】
本発明は、更に、Ｘ線装置に関する。本発明は、とりわけＣＴ走査器に関する。ＣＴ走査器は、Ｘ線源及びＸ線検出器を含む。Ｘ線検出器は前述の通りである。
【００２１】
本発明のこれらの観点及び他の観点は、本願に後述する実施例を参照することにより、明らかになり、説明される。これらの実施例を、添付の図面の助けを借りて、例として記述する。
【実施例】
【００２２】
複数の図面において、同じ参照番号又は１００の桁のみが違う参照番号は、同じ又は似た要素を示すことがある。図面に示した実施例は、本願発明の、ＣＴ走査器のＸ線検出器への応用に関する。しかし、本発明は、この事例に、いかなる意味でも限定されない。
【実施例１】
【００２３】
図１に、全検出面積のうちの、１つの画素１を示す。全検出面積は、普通は、このような画素を何千も含む。Ｘ線の光子の流量は、典型的には、１０＾９／ｍｍ＾２／ｓと高い。従って、ＣＴ検出器の各画素１を、複数の部分画素２に構造化することが必要である。これにより、各部分画素が担当する計数率を減らす。例えば、１ｍｍｘ１ｍｍのＣＴの画素を、各１００μｍｘ１００μｍの１００個の部分画素に分割する必要があることもある。更に、検出器の（立体）画素の検知体積を部分に分割するための、いくつかの方法がある。検出器の（立体）画素の検知体積は、典型的には、１ｍｍｘ１ｍｍｘ１〜３ｍｍである。１〜３ｍｍとは厚さのことで、この厚さは、使う検知材質の特性に依存する。この検知体積を、部分（立体）画素に分割する。分割された部分（立体）画素は、体積が同じでもよいし、違ってもよい。さて、部分画素の計数結果を、各画素の内部で合計する必要がある。全ての部分画素の計数結果を個別に読み出して、読み出した後に合計することは、ほとんど不可能だからである。これは、データ率の上限による。また、読み出しの配線の数も、そんなに増やせないからである。しかし、各画素の内部に個別に加算器を持つのは、画素の空間をかなり消費してしまうことになる。加えて、計数器を作るために、Ｍ系列の帰還シフトレジスターを使うことも、問題となり得る。帰還シフトレジスターは、極めてチップの面積効率がよい計数器の実装であることがわかっている。非特許文献１を参照のこと。Ｍ系列の計数器の出力はビット列である。このビット列を、対応する計数値に写像する必要がある。従って、まず、このビット列を計数値に写像し、次に、計数値を合計する必要がある。画素のある実装の場合では、この写像機能もまた、実装する必要がある。従って、貴重なチップの面積を、またしても消費してしまう。
【００２４】
この問題が、必要となるチップの面積の点で、更に悪化するのは、各画素が、異なるエネルギーの光子を個別に計数できる必要がある場合である。即ち、画素が、光子のエネルギーに従って、エネルギービンの数に基づいて、光子を「整列」できる場合である。この場合、最も簡単な方法では、各部分画素２は、いくつかの弁別器を含む。ただ１つのエネルギーの閾値を使って、エネルギービンを定義する。最も低い閾値の弁別器を使って、光子を雑音から区別する。各弁別器の出力を、別の計数器に接続する。すると、計数器は、その計数器に接続している弁別器の閾値を超えるエネルギーを持つ光子の数を数える。従って、最も高い閾値よりも高いエネルギーを持つ光子は、全ての計数器で数えられることになる。これは、重なるエネルギーウィンドゥを持つ単一の閾値の計数となる。より洗練された実装が、非特許文献２に記載されている。ここでは、ただ１つの計数器だけ、値が増えることを確証する、追加的な論理回路があってもよい。このただ１つの計数器とは、計数される光子のエネルギーが超える閾値としては最も高い閾値を持つ弁別器に属する計数器である。これは、分離したエネルギーウィンドゥにおける計数となる。例えば、１００個の部分画素があり、各画素について４つのエネルギービンがある場合（これは、各部分画素についても４つのエネルギービンがあることも意味する）、各エネルギービンについて個別に、１００個の部分画素の計数値を合計する必要があることになる。
【００２５】
前述の課題を解決するために、本願で提案する方法は、次の２つの何れかである。即ち、あるエネルギービン内の計数値を合計する加算器を省く、又は、面積及び速度について、効率が良い、計数の図式の実装を提供する。
【００２６】
本提案の設計の、第１の任意選択の観点では、いくつかの部分画素２を、配線３及び論理区画４によって、単一の計数回路に接続する。この単一の計数回路は、複数の段１０、２０、及び３０から構成される。次に注意。即ち、図１は、ある共通なエネルギービンを持つ部分画素２の図を示している。各部分画素が２以上のエネルギービンを持つ場合には、この装置は、エネルギービンの数に応じて拡張する必要がある。この計数回路は、本質的に、あるエネルギービンにおける、画素１の全ての部分画素（又は、部分画素の部分集合）で生成された事象を数えることができる。従って、計数器の数を、かなり減らせる。また、貴重なチップの面積を減らせる。ここで比較の対象は、各部分画素に１つの計数器がある設計である。前提条件として、この計数回路は、十分に速い必要がある。即ち、この計数回路は、関連するエネルギービンについて生じる計数率に耐えられる必要がある。論理区画４は、異なる部分画素２の計数事象を処理する任に当たる。即ち、正しい計数値を生ずるようにする。いま見ているこの特定の事例では、この論理区画４は、（例えばアナログの）多重化器４でもよく、又は、「ワイヤードオア」（入力を並列に接続するだけの論理和）の実装でもよい。
【００２７】
エネルギービンを次のように選べれば有利でありうる。即ち、ある画素が受け取れる最も高い計数率（即ち、普通は、ビームを直接照射したときの光子の率）について、各エネルギービンの（測定間隔毎の）数えた値が、およそ同じになるようにである。これにより、複数の計数器を、近いビット長にできる。このような方法は、しかし、「分離したエネルギーウィンドゥにおける計数」のみで可能である。
【００２８】
図１の計数回路は、「低速計数段２０」を含む。低速計数段２０は、普通の計数器１２１を持つ。普通の計数器１２１は、より長いビット長（例えば１６ビット）を持つ。これは、多重化器４が提供する、多重化した電気パルスを数えるためである。この普通の計数器１２１を単独で使ったとしたら、計数率は、普通の計数器１２１が扱えるより大きな値になっていた可能性がある。この事態を避けるために、前段計数器１１１が、普通の計数器１２１の前に、第１の「高速計数段１０」に挿入される。ここで、前段計数器１１１は、単一の普通の１６ビット長の計数器１２１よりも遥かに速い。しかし、前段計数器１１１は、極めて短いビット長（例えば、僅か１ビット又は２ビット）のみを持つ。前段計数器１１１は、従って、「分周器」として動作することになる。例えば、１ビットの前段計数器１１１が、普通の計数器１２１のために、計数のパルスを１つ出力に生成するのは、多重化した部分画素２から、入力に、２つのパルスを数えた場合のみである。
【００２９】
計数回路の出力段３０では、計数器１２１の値をラッチ１３１に渡す。この値を次に、ラッチ１３１から、デジタル読み出し回路１３２に渡す。これは周知の通りである。前段計数器１１１が高速計数段１０で動作している場合には、デジタル読み出しデータを、そのことを反映するように「補正」する必要があることになる。即ち、読み出しの計数値を、分周率の係数で乗算する必要がある。これにより、正しい計数値を概算する。
【００３０】
迂回切替器１１２が示す通り、前段計数器１１１を適応的に接続又は切断できる。この切替は、検出器が検出する計数率に依存する。
【００３１】
いくらかより単純な設計ができるのは次の場合である。即ち、ＣＴ検出器の面積の位置に応じて、画素が構成される場合である。バナナの形をしたＣＴ検出器の面積の端の検出画素は、しばしば、直接ビームが照射される。従って、端の検出画素は、例えば、常に前段計数器を使うようにできる。他方、検出器の面積の中心部分の検出画素は、常に前段計数器を使わないようにできる。しかし、この方法は、次のことを考慮に入れる必要がある。即ち、全身を走査する場合には、ビームが患者の足の部分に来ると、中心部分の検出画素も、ビームが直接照射されるということである。これを避けるためには、両足の間に、何らかの濾過材を置く必要がある。
【００３２】
単一の計数回路に纏められる部分画素２の数は、次のようにして、十分小さく選ぶ必要がある。即ち、計数回路は、関連する面積およびエネルギービンにおける最大計数率に耐えられるということである。２つの計数事象が同時に起こる場合には、計数回路は１つのパルスだけを数える可能性が高い。しかし、このことは、あまり重要では無い。低い計数率の場合には、２つの計数事象が同時に起こる確率は極めて低いからである。また、高い計数率の場合には、又は、不感時間モデルによる訂正図式を適用できる場合には、同時の事象によっていくつかの計数を取りこぼしても、有意とはなり得ないからである。
【実施例２】
【００３３】
図２は、放射線検出器２００の第２の実施例を示す。この第２の実施例は、前述の課題を、わずかにより複雑な構造によって解決する。しかし、第２の実施例は、面積と速度の両方で、利点を提供している。この実施例の基本的な考えは、高速計数段１０に、高速かつ極めて小型な（非同期）計数器２１１を含めることである。計数器２１１は、画素の水準で実装される特定のエネルギービンについて、部分画素段階の小さなビット深度を持つ。これらの計数器２１１の値は、順に次のように処理される：
ラッチ２１２でラッチされる；
加算器２２１で周期的な時間間隔（これを「部分フレーム」という。）で加算される；及び
蓄積器２２２又はマクロラッチに格納される。
【００３４】
前述の時間間隔は、高速計数器２１１のビット深度（例えば４ビット）に依存する。この値を後段に送る度に、計数器をゼロに再初期化し、新しい部分フレームを開始してもよい。この再初期化にかかる時間は、最大計測率よりも短いのが望ましい。これにより、いかなる事象をも取りこぼすことを避ける。
【００３５】
ラッチ２１２は、計数器２１１の後にある。ラッチ２１２は、「同期工程」を示す。同期工程は、加算が計数操作を妨げないことを確証するために必要である。加算は、好適には、定期的な間隔で行われる。この間隔は、部分画素の計数器２１１が溢れることがない短さである。
【００３６】
同期計数器（即ちクロックの周期に合わせてのみ数える計数器）を適用できてもよい。画素１又は部分画素２からの電荷パルスは、いつでも起こりうる。従って、計数事前増幅器の弁別器（図示していない）は、計数が行われるクロックの立ち上がり又は立ち下がりの間で起こった電荷パルスによって、閾値を超えたことを、通知できる。この場合、弁別器と同期計数器の間には、１ビットのラッチが必要である。これにより、閾値を超えたことを、計数をトリガーする次回のクロックの立ち上がり又は立ち下がりでも、見ることができることを確証する。
【００３７】
蓄積器２２２には、全ての計数器２１１の合計の値を格納する。それに加えて、蓄積器２２２には、蓄積器の直前の状態も格納する。このことを、３つの計数器２１１ａ、２１１ｂ、及び２１１ｃの例を使って、図３の信号図に示す。
【００３８】
光子の率が、計数器２１１が処理できるよりも高い場合には、図２の検出器でも、図１の前段計数器１１１のような前段計数器を使える。
【００３９】
記載した型の検出器は、主に、Ｘ線及びＣＴ画像化システムを対象にしている。これにより、エネルギー符号化処理方法を使って、画像の品質を上げられるからである。即ち、（例えば、柔らかくすらあるかもしれないプラークの）対象の構造を可視化できるという意味である。このような対象は、従来の統合型Ｘ線検出器を使っても見えない。
【００４０】
最後に、次に注意。即ち、本願では、「含む」という表現は、他の要素又は工程を排除しない。「１つの」又は「ある」という表現は、複数を排除しない。単一の処理装置又は単一の他の部が、複数の手段の複数の機能を実現してもよい。本発明は、新しい特徴的な機能の各々及び全て、並びに、特徴的な機能の組み合わせの各々及び全てに存する。図面に対する参照番号が請求項にあったとしても、特許請求の範囲を限定するように解釈してはならない。
【図１】
2010500597.tif 000003
【図２】
2010500597.tif 000004
【図３】
2010500597.tif 000005
【手続補正書】
【提出日】平成21年2月17日(2009.2.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射線検出器に関する。放射線検出器は、検知部を含む。検知部は、電気パルスを生成する。放射線検出器は、生成されたパルスを計るための計数回路を含む。更に、本発明は、そのような検出器を含むX線装置に関する。
【背景技術】
【０００２】
放射線検出器を使って放射線の量を測定する。放射線とは、とりわけX線又はガンマ線である。放射線が検出器の「画素」に当たるのを検出する。高い精確度を提供する特定の測定原理によれば、画素に印加される光子の数をデジタル的に数える。このことは、任意選択で、エネルギー分解された方法で行ってもよい。これに関して、特許文献１より、１対の画素を、中間的な論理回路によって、単一の計数器に結合することが知られている。これにより、検出器チップの計数器の数を減らす。
【０００３】
更に、電気パルスが、計数電子装置により処理される前に、分周器を通る、放射線検出器が、非特許文献３に記載されている。
【０００４】
特許文献２は、放射線測定装置を開示している。ここでは、検出器が生成したパルスは、そのエネルギーに応じた数に複写される。これにより、放射のエネルギーが高い場合に、検出器の減少した感度を補う。
【０００５】
特許文献３は、計数電子装置に一般に関する。この計数電子装置は、高速同期型計数器及び後続の低速計数器を含む。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】(WO/2004/008488)  GANGED  DETECTOR  PIXEL,  PHOTON/PULSE  COUNTING  RADIATION  IMAGING  DEVICE.
【特許文献２】United  States  Patent  4,973,913,  Oda,  November  27,  1990,  Radiation  measuring  apparatus.
【特許文献３】United  States  Patent  3,420,990,  Andrea  John  J  et  al.,  January  7,  1969,  Hybrid  Counter.
【非特許文献】
【０００７】
【非特許文献１】Fischer,  "An  area  efficient  128  channel  counter  chip",  Nucl.  Instr.  and  Meth.  in  Physics  Research  A,  378  (1996).
【非特許文献２】P.  Fischer,  H.  Helmich,  M.  Lindner,  N.  Wermes,  L.  Blanquart,  "A  photon  counting  pixel  chip  with  energy  windowing",  IEEE  Trans  Nucl  Sci,  Vol.  47,  No.  3,  (2000).
【非特許文献３】Moritz  P.  et  al.,  "Broadband  electronics  for  CVD-diamond  detectors",  DIAMOND  AND  RELATED  MATERIALS,  Elsevier  Science  Publishers,  Amsterdam,  Vol.  10,  Nr.  9-10,  pages  1765-1769  (2001).
【発明の概要】
【発明が解決しようとする課題】
【０００８】
この状況に基づいて、本願発明が解決しようとする課題は、計数回路を備える放射線検出器のための代替の設計を提供することである。とりわけ、この設計は、電気パルスを数えるための、比較的単純で、費用対効果の高い部品のみを必要とすることが望ましい。
【課題を解決するための手段】
【０００９】
この課題を解決するための手段は、請求項１による放射線検出器及び請求項１０によるX線装置である。好適な実施例を従属請求項により開示する。
【００１０】
本願発明による放射線検出器は、原理的に、数えられる電気パルスによって測れる、いかなる種類の放射の検出のためにも役立つ。放射とは例えば音響の放射も含む。典型的なアプリケーションでは、検出器を使って電磁放射の光子を測定することになる。とりわけ、X線又はガンマ線の光子を測定する。放射線検出器は、検知部を含む。検知部は、電気パルスを生成する。電気パルスとは例えば電流のパルス又は電圧のパルスである。「パルス」という語は、限定され認識可能な形（例えば信号の頂点の形）を持つ、いかなる種類の信号をも意味する。検知部は、典型的には、行列の型に「画素」又は「部分画素」として配置される。各パルスは、典型的には、放射線の光子が１つ吸収されたことを示す。放射線検出器は、計数回路を更に含む。この計数回路に、前述の電気パルスを入力する。計数回路は、これらのパルスを数えるように構成される。計数回路では、次の２つの部品を直列に連結する。
【００１１】
ａ）所与の最大パルス率を扱うために十分高速な反応時間を持つ、高速計数段。この高速計数段は、１つ以上の検知部によって生成された電気パルスを入力される。この計数段の「反応時間」とは、計数段が、１つのパルスの処理（即ち数える処理）によって、動作の止まる時間を意味する。もし第２のパルスが反応時間の最中（即ち、先の第１のパルスをまだ処理している最中）に来たら、第２のパルスは、典型的には、失われることになる。従って、重要なことは、この第１の高速計数段の反応時間が十分に短いことである。これにより、全ての受け取るパルスを最小限の損失で処理できる。本願が提案する設計では、このことが保証されるのは、実際のパルスの率が、所与の最大パルス率よりも小さい場合に限る。所与の最大パルス率とは、典型的には、０．２ｘ１０＾６パルス毎秒と５０ｘ１０＾６パルス毎秒の間の値である。
【００１２】
ｂ）高速計数段の反応時間よりも長い反応時間を持つ、低速計数段。ここで、低速計数段と高速計数段は、次のように連結される。即ち、高速計数段の数えた結果が、低速計数段に送られ、その際の速度は、最大パルス率よりも小さい。次に注意。即ち、「高速」及び「低速」という語は、反応時間の長さについていう場合には、本願では、相対的な意味合いだけを持つ。
【発明の効果】
【００１３】
記述した放射線検出器により、比較的小型で費用対効果の高い、計数回路の設計ができる。なぜならば、この計数回路は、高速段と低速段に分かれているからである。高速な部品は、比較的小さいビット深度を持つだけでよい。高速な部品の数えた結果は、周期的に、低速計数段に送られるからである。低速計数段は、逆に、より大きなビット深度を持つ。低速計数段は、総数を格納する必要があるからである。しかし、低速計数段は、動作の速度に関しては、より簡単な方法で実現できる。
【図面の簡単な説明】
【００１４】
【図１】本願発明の第１の実施例による放射線検出器を図式的に示す。ここで、分周器を、低速計数段の前に配置している。
【図２】本願発明の第２の実施例による放射線検出器を図式的に示す。ここで、高速計数器を蓄積器に接続する。
【図３】図２の検出器について、計数器と蓄積器の活動の時間系列の例を示す。
【発明を実施するための形態】
【００１５】
前述の原理による計数回路を実現するには、様々な可能性がある。本発明の第１の特定の実施例では、高速計数段は、高速計数器を含む。高速計数器は、低速計数段のための分周器として働く。通常と同じく、「計数器」という語は、入力に提供される電気パルスを数え、数えたパルスの数をビット列として表現する電気部品のことを指す。このような計数器を、分周器として使えるのは、次の場合である。即ち、例えばビット列は数えたパルスの２進数表現であり、かつ、その数の最上位ビットのみが次段に伝わる場合である。ただ１ビットのみを持つ高速計数器は、従って、入ってくる電気パルスの率を半分に落とすことになる。低速計数段における関連する計数器を、それに応じて低速に設計できる。もちろん、低速計数段の結果を解釈する場合には、分周の効果を計算に入れる必要がある。
【００１６】
前述の実施例の更なる発展形では、高速計数段は、迂回論理回路を含む。迂回論理回路により、高速計数器を選択的に迂回する。即ち、検知部が提供する電気パルスを、直接に（中間的な分周をすること無しに）低速計数段に導く。このような迂回を、例えば、適応的に有効にできるのは、次の場合である。即ち、入ってくるパルスの率が、低速計数段が処理できる率を超えない場合である。
【００１７】
本発明によれば、高速計数段は、複数の高速計数器を含む。複数の高速計数器は、異なる検知部からの入力を受け取る。低速計数段は、蓄積器を含む。蓄積器は、トリガー信号が与えられる度に、複数の高速計数器に格納されている値の合計ぶん、増加する。この設計では、高速計数器の各々は、１つ（又は２つ以上）の関連する検知部が送出するパルスの数を数える。即ち、高速計数器の各々は、最大パルス率までのパルスを処理できる必要がある。高速計数器は、それにもかかわらず、比較的小さなビット深度（例えば４〜８ビット）の場合は、単純なままに保てる。例えば４〜８ビットという比較的小さなビット深度は、比較的短い時間間隔で値を蓄積器に送る場合には、十分なものである。蓄積器は、もちろん、より大きなビット深度を持つ必要がある。しかし、蓄積器は、高速な部品である必要は無い。
【００１８】
前述の実施例の更なる発展形によれば、計数回路は、フレーム同期区画を含む。フレーム同期区画は、トリガー信号が与えられる度に、高速計数器を再初期化する。高速計数器は、従って、毎回、蓄積器に値を送った後に、ゼロから計数を再始動することになる。フレーム同期区画を、任意選択で、トリガー信号も生成するように構成してもよい。
【００１９】
本発明の別の更なる発展形では、計数回路は、多重化器を含む。多重化器は、複数の検知部を、高速計数段の単一の入力に結合する。多重化器により、複数の検知部が、１つの高速計数器を共有できる。従って、明らかに、ハードウェアの手間を相応に減らせる。
【００２０】
ラッチを、任意選択で、高速計数段の、前及び／又は後に、挿入してもよい。同様に、ラッチを、低速計数段の、前及び／又は後に、挿入してもよい。ラッチにより、信号（ビット値）を、次の段が処理できるようになるまで、保てる。更に、ラッチには、連続する部品を分離し、望まれない干渉を防ぐという利点がある。計数器の前のラッチにより、更に、単純な同期計数器を使えるようになる。非同期に（即ち無作為に）到達する電気パルスが、数えられるまでの間、ラッチに保存されるからである。
【００２１】
放射線検出器は、弁別論理回路を更に含んでもよい。弁別論理回路は、放射線の光子を、異なる（重なる又は分離した）エネルギーウィンドゥから弁別する。また、弁別論理回路は、別々に数えられた複数の電気パルスが関連しているという情報を生成する。この場合、入射する放射線を、スペクトル的に分解して、又はエネルギー的に分解して、測定できる。このことは多くの付加的な情報を提供する。
【００２２】
計数回路を２段で設計することを、放射線の大きな流量を扱うことが必要な、検出器の面積の領域に、限定できる。放射線検出器は、従って、省略可能で、低速計数段のみを持つ計数回路に結合する検知部を含んでもよい。ＣＴ（計算機断層撮影法）走査器のＸ線検出器では、このような検知部は、例えば、検出器の中央の領域である。検出器の中央の領域は、典型的には、受ける流量が少ない。被検体がＸ線を吸収するからである。
【００２３】
本発明は、更に、Ｘ線装置に関する。本発明は、とりわけＣＴ走査器に関する。ＣＴ走査器は、Ｘ線源及びＸ線検出器を含む。Ｘ線検出器は前述の通りである。
【００２４】
本発明のこれらの観点及び他の観点は、本願に後述する実施例を参照することにより、明らかになり、説明される。これらの実施例を、添付の図面の助けを借りて、例として記述する。
【実施例】
【００２５】
複数の図面において、同じ参照番号又は１００の桁のみが違う参照番号は、同じ又は似た要素を示すことがある。図面に示した実施例は、本願発明の、ＣＴ走査器のＸ線検出器への応用に関する。しかし、本発明は、この事例に、いかなる意味でも限定されない。
【実施例１】
【００２６】
図１に、全検出面積のうちの、１つの画素１を示す。全検出面積は、普通は、このような画素を何千も含む。Ｘ線の光子の流量は、典型的には、１０＾９／ｍｍ＾２／ｓと高い。従って、ＣＴ検出器の各画素１を、複数の部分画素２に構造化することが必要である。これにより、各部分画素が担当する計数率を減らす。例えば、１ｍｍｘ１ｍｍのＣＴの画素を、各１００μｍｘ１００μｍの１００個の部分画素に分割する必要があることもある。更に、検出器の（立体）画素の検知体積を部分に分割するための、いくつかの方法がある。検出器の（立体）画素の検知体積は、典型的には、１ｍｍｘ１ｍｍｘ１〜３ｍｍである。１〜３ｍｍとは厚さのことで、この厚さは、使う検知材質の特性に依存する。この検知体積を、部分（立体）画素に分割する。分割された部分（立体）画素は、体積が同じでもよいし、違ってもよい。さて、部分画素の計数結果を、各画素の内部で合計する必要がある。全ての部分画素の計数結果を個別に読み出して、読み出した後に合計することは、ほとんど不可能だからである。これは、データ率の上限による。また、読み出しの配線の数も、そんなに増やせないからである。しかし、各画素の内部に個別に加算器を持つのは、画素の空間をかなり消費してしまうことになる。加えて、計数器を作るために、Ｍ系列の帰還シフトレジスターを使うことも、問題となり得る。帰還シフトレジスターは、極めてチップの面積効率がよい計数器の実装であることがわかっている。非特許文献１を参照のこと。Ｍ系列の計数器の出力はビット列である。このビット列を、対応する計数値に写像する必要がある。従って、まず、このビット列を計数値に写像し、次に、計数値を合計する必要がある。画素のある実装の場合では、この写像機能もまた、実装する必要がある。従って、貴重なチップの面積を、またしても消費してしまう。
【００２７】
この問題が、必要となるチップの面積の点で、更に悪化するのは、各画素が、異なるエネルギーの光子を個別に計数できる必要がある場合である。即ち、画素が、光子のエネルギーに従って、エネルギービンの数に基づいて、光子を「整列」できる場合である。この場合、最も簡単な方法では、各部分画素２は、いくつかの弁別器を含む。ただ１つのエネルギーの閾値を使って、エネルギービンを定義する。最も低い閾値の弁別器を使って、光子を雑音から区別する。各弁別器の出力を、別の計数器に接続する。すると、計数器は、その計数器に接続している弁別器の閾値を超えるエネルギーを持つ光子の数を数える。従って、最も高い閾値よりも高いエネルギーを持つ光子は、全ての計数器で数えられることになる。これは、重なるエネルギーウィンドゥを持つ単一の閾値の計数となる。より洗練された実装が、非特許文献２に記載されている。ここでは、ただ１つの計数器だけ、値が増えることを確証する、追加的な論理回路があってもよい。このただ１つの計数器とは、計数される光子のエネルギーが超える閾値としては最も高い閾値を持つ弁別器に属する計数器である。これは、分離したエネルギーウィンドゥにおける計数となる。例えば、１００個の部分画素があり、各画素について４つのエネルギービンがある場合（これは、各部分画素についても４つのエネルギービンがあることも意味する）、各エネルギービンについて個別に、１００個の部分画素の計数値を合計する必要があることになる。
【００２８】
前述の課題を解決するために、本願で提案する方法は、次の２つの何れかである。即ち、あるエネルギービン内の計数値を合計する加算器を省く、又は、面積及び速度について、効率が良い、計数の図式の実装を提供する。
【００２９】
本提案の設計の、第１の任意選択の観点では、いくつかの部分画素２を、配線３及び論理区画４によって、単一の計数回路に接続する。この単一の計数回路は、複数の段１０、２０、及び３０から構成される。次に注意。即ち、図１は、ある共通なエネルギービンを持つ部分画素２の図を示している。各部分画素が２以上のエネルギービンを持つ場合には、この装置は、エネルギービンの数に応じて拡張する必要がある。この計数回路は、本質的に、あるエネルギービンにおける、画素１の全ての部分画素（又は、部分画素の部分集合）で生成された事象を数えることができる。従って、計数器の数を、かなり減らせる。また、貴重なチップの面積を減らせる。ここで比較の対象は、各部分画素に１つの計数器がある設計である。前提条件として、この計数回路は、十分に速い必要がある。即ち、この計数回路は、関連するエネルギービンについて生じる計数率に耐えられる必要がある。論理区画４は、異なる部分画素２の計数事象を処理する任に当たる。即ち、正しい計数値を生ずるようにする。いま見ているこの特定の事例では、この論理区画４は、（例えばアナログの）多重化器４でもよく、又は、「ワイヤードオア」（入力を並列に接続するだけの論理和）の実装でもよい。
【００３０】
エネルギービンを次のように選べれば有利でありうる。即ち、ある画素が受け取れる最も高い計数率（即ち、普通は、ビームを直接照射したときの光子の率）について、各エネルギービンの（測定間隔毎の）数えた値が、およそ同じになるようにである。これにより、複数の計数器を、近いビット長にできる。このような方法は、しかし、「分離したエネルギーウィンドゥにおける計数」のみで可能である。
【００３１】
図１の計数回路は、「低速計数段２０」を含む。低速計数段２０は、普通の計数器１２１を持つ。普通の計数器１２１は、より長いビット長（例えば１６ビット）を持つ。これは、多重化器４が提供する、多重化した電気パルスを数えるためである。この普通の計数器１２１を単独で使ったとしたら、計数率は、普通の計数器１２１が扱えるより大きな値になっていた可能性がある。この事態を避けるために、前段計数器１１１が、普通の計数器１２１の前に、第１の「高速計数段１０」に挿入される。ここで、前段計数器１１１は、単一の普通の１６ビット長の計数器１２１よりも遥かに速い。しかし、前段計数器１１１は、極めて短いビット長（例えば、僅か１ビット又は２ビット）のみを持つ。前段計数器１１１は、従って、「分周器」として動作することになる。例えば、１ビットの前段計数器１１１が、普通の計数器１２１のために、計数のパルスを１つ出力に生成するのは、多重化した部分画素２から、入力に、２つのパルスを数えた場合のみである。
【００３２】
計数回路の出力段３０では、計数器１２１の値をラッチ１３１に渡す。この値を次に、ラッチ１３１から、デジタル読み出し回路１３２に渡す。これは周知の通りである。前段計数器１１１が高速計数段１０で動作している場合には、デジタル読み出しデータを、そのことを反映するように「補正」する必要があることになる。即ち、読み出しの計数値を、分周率の係数で乗算する必要がある。これにより、正しい計数値を概算する。
【００３３】
迂回切替器１１２が示す通り、前段計数器１１１を適応的に接続又は切断できる。この切替は、検出器が検出する計数率に依存する。
【００３４】
いくらかより単純な設計ができるのは次の場合である。即ち、ＣＴ検出器の面積の位置に応じて、画素が構成される場合である。バナナの形をしたＣＴ検出器の面積の端の検出画素は、しばしば、直接ビームが照射される。従って、端の検出画素は、例えば、常に前段計数器を使うようにできる。他方、検出器の面積の中心部分の検出画素は、常に前段計数器を使わないようにできる。しかし、この方法は、次のことを考慮に入れる必要がある。即ち、全身を走査する場合には、ビームが患者の足の部分に来ると、中心部分の検出画素も、ビームが直接照射されるということである。これを避けるためには、両足の間に、何らかの濾過材を置く必要がある。
【００３５】
単一の計数回路に纏められる部分画素２の数は、次のようにして、十分小さく選ぶ必要がある。即ち、計数回路は、関連する面積およびエネルギービンにおける最大計数率に耐えられるということである。２つの計数事象が同時に起こる場合には、計数回路は１つのパルスだけを数える可能性が高い。しかし、このことは、あまり重要では無い。低い計数率の場合には、２つの計数事象が同時に起こる確率は極めて低いからである。また、高い計数率の場合には、又は、不感時間モデルによる訂正図式を適用できる場合には、同時の事象によっていくつかの計数を取りこぼしても、有意とはなり得ないからである。
【実施例２】
【００３６】
図２は、放射線検出器２００の第２の実施例を示す。この第２の実施例は、前述の課題を、わずかにより複雑な構造によって解決する。しかし、第２の実施例は、面積と速度の両方で、利点を提供している。この実施例の基本的な考えは、高速計数段１０に、高速かつ極めて小型な（非同期）計数器２１１を含めることである。計数器２１１は、画素の水準で実装される特定のエネルギービンについて、部分画素段階の小さなビット深度を持つ。これらの計数器２１１の値は、順に次のように処理される：
ラッチ２１２でラッチされる；
加算器２２１で周期的な時間間隔（これを「部分フレーム」という。）で加算される；及び
蓄積器２２２又はマクロラッチに格納される。
【００３７】
前述の時間間隔は、高速計数器２１１のビット深度（例えば４ビット）に依存する。この値を後段に送る度に、計数器をゼロに再初期化し、新しい部分フレームを開始してもよい。この再初期化にかかる時間は、最大計測率よりも短いのが望ましい。これにより、いかなる事象をも取りこぼすことを避ける。
【００３８】
ラッチ２１２は、計数器２１１の後にある。ラッチ２１２は、「同期工程」を示す。同期工程は、加算が計数操作を妨げないことを確証するために必要である。加算は、好適には、定期的な間隔で行われる。この間隔は、部分画素の計数器２１１が溢れることがない短さである。
【００３９】
同期計数器（即ちクロックの周期に合わせてのみ数える計数器）を適用できてもよい。画素１又は部分画素２からの電荷パルスは、いつでも起こりうる。従って、計数事前増幅器の弁別器（図示していない）は、計数が行われるクロックの立ち上がり又は立ち下がりの間で起こった電荷パルスによって、閾値を超えたことを、通知できる。この場合、弁別器と同期計数器の間には、１ビットのラッチが必要である。これにより、閾値を超えたことを、計数をトリガーする次回のクロックの立ち上がり又は立ち下がりでも、見ることができることを確証する。
【００４０】
蓄積器２２２には、全ての計数器２１１の合計の値を格納する。それに加えて、蓄積器２２２には、蓄積器の直前の状態も格納する。このことを、３つの計数器２１１ａ、２１１ｂ、及び２１１ｃの例を使って、図３の信号図に示す。
【００４１】
光子の率が、計数器２１１が処理できるよりも高い場合には、図２の検出器でも、図１の前段計数器１１１のような前段計数器を使える。
【００４２】
記載した型の検出器は、主に、Ｘ線及びＣＴ画像化システムを対象にしている。これにより、エネルギー符号化処理方法を使って、画像の品質を上げられるからである。即ち、（例えば、柔らかくすらあるかもしれないプラークの）対象の構造を可視化できるという意味である。このような対象は、従来の統合型Ｘ線検出器を使っても見えない。
【００４３】
最後に、次に注意。即ち、本願では、「含む」という表現は、他の要素又は工程を排除しない。「１つの」又は「ある」という表現は、複数を排除しない。単一の処理装置又は単一の他の部が、複数の手段の複数の機能を実現してもよい。本発明は、新しい特徴的な機能の各々及び全て、並びに、特徴的な機能の組み合わせの各々及び全てに存する。図面に対する参照番号が請求項にあったとしても、特許請求の範囲を限定するように解釈してはならない。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
とりわけＸ線検出器である放射線検出器、ここで、前記放射線検出器は、検知部を含み、前記検知部は、電気パルスを生成し、前記放射線検出器は、前記パルスを計数するための計数回路を含み、前記計数回路は：
ａ）所与の最大パルス率を扱うために十分高速な反応時間を持ち、かつ、異なる検知部からの入力を提供される複数の高速計数器を持つ、高速計数段；及び
ｂ）前記高速計数段よりも長い反応時間を持ち、かつ、蓄積器を持つ、低速計数段、ここで、前記低速計数段と前記高速計数段とは、前記高速計数段の計数結果が、前記低速計数段に、前記最大パルス率よりも低い率で送られるように、結合され、かつ、前記蓄積器は、トリガー信号に同期して、前記高速計数器の値の合計ぶん増加する；
を含む。
【請求項２】
前記高速計数段は、前記低速計数段のための分周器として動作する、高速計数器を含むことを特徴とする、請求項１による放射線検出器。
【請求項３】
前記高速計数段は、前記高速計数器を選択的に迂回するための迂回論理回路を含むことを特徴とする、請求項２による放射線検出器。
【請求項４】
前記高速計数段の高速計数器は、４ビットと８ビットとの間のビット深度を持つことを特徴とする、請求項１による放射線検出器。
【請求項５】
前記トリガー信号に同期して、前記高速計数器を再初期化する、フレーム同期区画を含むことを特徴とする、請求項４による放射線検出器。
【請求項６】
複数の検知部を、前記高速計数段の入力に結合するための多重化器を含むことを特徴とする、請求項１による放射線検出器。
【請求項７】
前記高速計数段及び／又は前記低速計数段の、前及び／又は後に、ラッチを含むことを特徴とする、請求項１による放射線検出器。
【請求項８】
異なるエネルギーの放射線光子を弁別するための、かつ、異なるエネルギーウィンドゥについて個別に計数される、関連する電気パルスを生成するための、弁別論理回路を含むことを特徴とする、請求項１による放射線検出器。
【請求項９】
低速計数段のみを備える計数回路に結合される検知部を含むことを特徴とする、請求項１による放射線検出器。
【請求項１０】
とりわけＣＴ走査器であるＸ線装置、ここで前記Ｘ線装置は、Ｘ線源及び請求項１によるＸ線検出器を含む。
【国際調査報告】
2010500597.tif 000006
2010500597.tif 000007
2010500597.tif 000008