(57)【要約】  スケーラブルな量子プロセッサアーキテクチャのための、システム、方法、および装置である。デバイス制御パラメータを実施する信号を有するメモリレジスタを提供することと、信号をアナログ信号に変換することと、アナログ信号を１つ以上のプログラム可能デバイスにアドミニスターすることとによって、量子プロセッサを局所的にプログラムすることが可能である。
2010511946.tif 000002
【特許請求の範囲】
【請求項１】
量子プロセッサであって、
複数のプログラム可能デバイスであって、各プログラム可能デバイスが少なくとも１つの通信導管に接続された、複数のプログラム可能デバイスと、
メモリアドミニストレーションシステムであって、前記メモリアドミニストレーションシステムが、前記通信導管のうちの少なくとも１つを介して、少なくとも１つのプログラム可能デバイスにリンクされた、メモリアドミニストレーションシステムと
を具備する、量子プロセッサ。
【請求項２】
少なくとも１つのプログラム可能デバイスと、前記メモリアドミニストレーションシステムの少なくとも一部とは、臨界温度未満で超伝導である材料によって形成される、請求項１に記載の量子プロセッサ。
【請求項３】
前記プログラム可能デバイスは、超伝導磁束キュビット、超伝導電荷キュビット、超伝導位相キュビット、超伝導ハイブリッドキュビット、量子ドット、トラップされたイオン（trapped ions）、トラップされた中性原子（trapped neutral atoms）、キュビットカプラ、超伝導キュビットカプラ、不純物、核スピンキュビット、電子スピンキュビット、および光子キュビットからなる群から選択される、請求項１に記載の量子プロセッサ。
【請求項４】
少なくとも１つの通信導管は、２つ以上のプログラム可能デバイスの間の通信を行う、請求項１に記載の量子プロセッサ。
【請求項５】
前記メモリアドミニストレーションシステムは複数の構成要素を具備し、そして、少なくとも１つの通信導管は、少なくとも１つのプログラム可能デバイスと、前記メモリアドミニストレーションシステムの少なくとも１つの構成要素との間の通信を行う、請求項１に記載の量子プロセッサ。
【請求項６】
前記メモリアドミニストレーションシステムは複数の構成要素を具備し、そして、少なくとも１つの通信導管は、前記メモリアドミニストレーションシステムの２つ以上の構成要素の間の通信を行う、請求項１に記載の量子プロセッサ。
【請求項７】
前記メモリアドミニストレーションシステムは、デジタル−アナログ変換器（ＤＡＣ）を含む、請求項１に記載の量子プロセッサ。
【請求項８】
前記ＤＡＣは超伝導磁束ＤＡＣを含み、そして前記超伝導磁束ＤＡＣの中では、デジタル信号が、離散的な磁束量子によって表される、請求項７に記載の量子プロセッサ。
【請求項９】
前記メモリアドミニストレーションシステムは、デジタル情報を記憶することが可能な少なくとも１つのデバイスを含む、請求項１に記載の量子プロセッサ。
【請求項１０】
デジタル情報を記憶することが可能な少なくとも１つのデバイスは、メモリレジスタを含む、請求項９に記載の量子プロセッサ。
【請求項１１】
少なくとも２つのメモリレジスタが、相互に直列に通信可能に結合され、前記結合は、少なくとも１つの通信導管によって確立される、請求項１０に記載の量子プロセッサ。
【請求項１２】
前記メモリアドミニストレーションシステムは、ルーティングシステムを含み、デジタル情報を記憶することが可能な少なくとも２つのデバイスは、少なくとも１つの通信導管によって、前記ルーティングシステムに通信可能に結合される、請求項９に記載の量子プロセッサ。
【請求項１３】
前記ルーティングシステムは、デマルチプレクサ回路を含む、請求項１２に記載の量子プロセッサ。
【請求項１４】
前記メモリアドミニストレーションシステムは、少なくとも１つのＤＡＣを含み、そして、デジタル信号が、少なくとも１つのメモリレジスタと少なくとも１つのＤＡＣとの間でアドミニスターされる、請求項１０に記載の量子プロセッサ。
【請求項１５】
少なくとも１つのメモリレジスタと少なくとも１つのＤＡＣとは、デジタル信号を、磁束量子の形態でアドミニスターするように構成される、請求項１４に記載の量子プロセッサ。
【請求項１６】
前記磁束量子は、前記少なくとも１つのメモリレジスタと前記少なくとも１つのＤＡＣとの間で、ガルバニック結合を介してアドミニスターされる、請求項１５に記載の量子プロセッサ。
【請求項１７】
前記磁束量子は、前記少なくとも１つのメモリレジスタと前記少なくとも１つのＤＡＣとの間で、誘導結合を介してアドミニスターされる、請求項１５に記載の量子プロセッサ。
【請求項１８】
少なくとも１つのＤＡＣが、少なくとも１つのプログラム可能デバイスに、データ信号がそれらの間で結合されるように、通信可能に結合される、請求項１４に記載の量子プロセッサ。
【請求項１９】
少なくとも２つのＤＡＣが、１つのプログラム可能デバイスに、データ信号がそれらの間で制御されたレートで結合されるように、通信可能に結合される、請求項１４に記載の量子プロセッサ。
【請求項２０】
前記データ信号は、前記少なくとも１つのＤＡＣと前記少なくとも１つのプログラム可能デバイスとの間で、誘導結合を介してアドミニスターされる、請求項１８に記載の量子プロセッサ。
【請求項２１】
前記少なくとも１つのＤＡＣと前記少なくとも１つのプログラム可能デバイスとの間の前記誘導結合は、中間結合デバイスによって仲介される、請求項２０に記載の量子プロセッサ。
【請求項２２】
少なくとも１つの中間結合デバイスは、前記少なくとも１つのＤＡＣと前記少なくとも１つのプログラム可能デバイスとに誘導結合される、請求項２１に記載の量子プロセッサ。
【請求項２３】
前記中間結合デバイスは、アクティブ化通信導管に通信可能に結合され、そして、前記中間結合デバイスは、前記アクティブ化通信導管を介して、アクティブ状態と非アクティブ状態との間で切り替えられることが可能である、請求項２２に記載の量子プロセッサ。
【請求項２４】
複数の中間結合デバイスが、前記アクティブ化通信導管に直列に接続され、そして、各中間結合デバイスは、前記アクティブ化通信導管によって、アクティブ状態と非アクティブ状態との間で切り替えられることが可能である、請求項２３に記載の量子プロセッサ。
【請求項２５】
前記アクティブ化通信導管は、前記アクティブ状態と前記非アクティブ状態との間でアナログ可変である、請求項２３に記載の量子プロセッサ。
【請求項２６】
デジタル情報を記憶することが可能な少なくとも１つのデバイスは、超伝導磁束ベースのシフトレジスタを含む、請求項９に記載の量子プロセッサ。
【請求項２７】
前記超伝導磁束ベースのシフトレジスタは、単一磁束量子（ＳＦＱ）シフトレジスタを含む、請求項２６に記載の量子プロセッサ。
【請求項２８】
少なくとも１つのプログラム可能デバイスを具備する量子プロセッサをプログラムする方法であって、前記方法は、
少なくとも１つのプログラム可能デバイス制御パラメータを実施するデータ信号を使用して、少なくとも１つの情報記憶デバイスを局所的にプログラムすることと、
前記データ信号をアナログ信号に変換することと、
前記アナログ信号を前記プログラム可能デバイスにアドミニスターすることとを含む、方法。
【請求項２９】
前記データ信号をアナログ信号に変換することは、前記データ信号に比例した大きさを有するアナログ信号を生成することを含む、請求項２８に記載の方法。
【請求項３０】
前記アナログ信号を前記プログラム可能デバイスにアドミニスターすることは、前記アナログ信号を中間結合デバイスにアドミニスターすることを含む、請求項２９に記載の方法。
【請求項３１】
前記中間結合デバイスは、アクティブ状態と非アクティブ状態とに構成可能であり、そして、前記中間結合デバイスは、前記中間結合デバイスが前記アクティブ状態にある場合に、前記アナログ信号を前記プログラム可能デバイスにアドミニスターする、請求項３０に記載の方法。
【請求項３２】
前記中間結合デバイスは、アクティブ状態と非アクティブ状態との間で調整可能であり、そして、前記中間結合デバイスは、前記中間結合デバイスが前記非アクティブ状態から離れたところに調整されている場合に、前記アナログ信号の少なくとも一部を前記プログラム可能デバイスにアドミニスターする、請求項３０に記載の方法。
【請求項３３】
少なくとも１つのプログラム可能デバイス制御パラメータを実施するデータ信号を使用して、少なくとも１つの情報記憶デバイスをプログラムすることは、複数のプログラム可能デバイスを直列にプログラムすることを含む、請求項２８に記載の方法。
【請求項３４】
少なくとも１つのプログラム可能デバイス制御パラメータを実施するデータ信号を使用して、少なくとも１つの情報記憶デバイスをプログラムすることは、前記データ信号を、対応する情報記憶デバイスにルーティングすることを含む、請求項２８に記載の方法。
【請求項３５】
少なくとも１つのプログラム可能デバイス制御パラメータを実施するデータ信号を使用して、少なくとも１つの情報記憶デバイスをプログラムすることは、デマルチプレクサ回路を使用して、複数のプログラム可能デバイスをプログラムすることを含む、請求項３４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、米国特許法第１１９条（ｅ）に基づいて、２００６年１２月５日出願の米国仮特許出願第６０／８６８，６５４号明細書の利益を主張するものであり、この米国仮特許出願は、その全体が参照により本明細書に援用される。
【０００２】
背景分野
本システム、方法、および装置は、スケーラブルな量子コンピューティングと、量子プロセッサ要素の局所的プログラミングとに関する。
【背景技術】
【０００３】
関連技術の説明
チューリングマシンは、１９３６年にAlan Turingによって述べられた理論的コンピューティングシステムである。任意の他のチューリングマシンを効率的にシミュレートすることが可能なチューリングマシンは、万能チューリングマシン(Universal Turing Machine)（ＵＴＭ）と呼ばれる。チャーチ・チューリングの提唱(Church-Turing thesis)では、いかなる実際的なコンピューティングモデルも、ＵＴＭの機能の同等物またはサブセットのいずれかを有すると述べられている。
【０００４】
量子コンピュータは、計算を実行するために１つ以上の量子効果を利用する、任意の物理システムである。任意の他の量子コンピュータを効率的にシミュレートすることが可能な量子コンピュータは、万能量子コンピュータ(Universal Quantum Computer)（ＵＱＣ）と呼ばれる。
【０００５】
１９８１年に、Richard P.Feynmanは、量子コンピュータは、特定の計算問題を解くために、ＵＴＭよりも効率的に使用されることが可能であり、したがってチャーチ・チューリングの提唱を無効にする、ということを提唱した。例えば、Feynman R. P., “Simulating Physics with Computers”, International Journal of Theoretical Physics, Vol. 21 (1982) pp. 467-488を参照されたい。例えば、Feynmanは、量子コンピュータが、特定の他の量子システムをシミュレートするために使用されることが可能であり、それにより、ＵＴＭを使用して可能であるよりも指数関数的に高速な、シミュレートされる量子システムの特定の特性の計算を可能にするということを指摘した。
【０００６】
量子計算へのアプローチ
量子コンピュータの設計および動作への、いくつかの一般的なアプローチがある。１つのそのようなアプローチは、量子計算の「回路モデル(circuit model)」である。このアプローチでは、キュビットが、アルゴリズムのコンパイルされた表現である、論理ゲートのシーケンスによる作用を受ける。回路モデル量子コンピュータは、実際的な実施のためには、いくつかの重大な障害を有する。回路モデルでは、キュビットが、１ゲート時間(single-gate time)よりもはるかに長い期間にわたってコヒーレントのままであることが要求される。この要求が発生する理由は、回路モデル量子コンピュータは、動作するために、量子誤り訂正と集合的に呼ばれる動作を必要とするからである。量子誤り訂正は、回路モデル量子コンピュータのキュビットが量子コヒーレンスを、１ゲート時間の１０００倍のオーダーの期間にわたって維持することが可能でなければ、実行されることはできない。多くの研究が、回路モデル量子コンピュータの基本情報単位を形成するための十分なコヒーレンスを有するキュビットの開発に焦点を置いてきた。例えば、Shor, P. W. “Introduction to Quantum Algorithms”, arXiv.org:quant-ph/0005003 (2001), pp. 1-27を参照されたい。当技術分野は、キュビットのコヒーレンスを、実際的な回路モデル量子コンピュータの設計および動作のための許容可能なレベルまで増加させることが不可能であることによって、依然として阻まれている。
【０００７】
量子計算への別のアプローチは、結合された量子システムの、システムの自然な物理的進化を、計算システムとして使用することを具備する。このアプローチでは、量子ゲートおよび回路を不可欠なものとして使用することはしない。その代りに、このアプローチは、既知の初期ハミルトニアン(initial Hamiltonian)から開始して、結合された量子システムの、システムのガイドされた物理的進化に依拠し、ここで、解かれるべき問題は、システムのハミルトニアンの項内に符号化されており、それにより、結合された量子システムの、システムの最終状態が、解かれるべき問題への答えに関連する情報を含む。このアプローチは、長いキュビットコヒーレンス時間を必要としない。このタイプのアプローチの例は、断熱量子計算(adiabatic quantum computation)、クラスタ状態量子計算(cluster-state quantum computation)、一方向量子計算(one-way quantum computation)、量子アニーリング(quantum annealing)および古典的アニーリング(classical annealing)を含み、例えば、Farhi, E. et al., “Quantum Adiabatic Evolution Algorithms versus Simulated Annealing” arXiv.org:quant-ph/0201031 (2002), pp 1-16に記載されている。
【０００８】
量子コンピュータの実施形態
量子コンピュータは、計算問題を解くために、重ね合わせおよびエンタングルメントなどの量子力学的現象を直接利用する、任意のコンピューティングデバイスである。今日まで、多くの異なるシステムが、量子コンピュータの物理的実現として提案および研究されてきた。そのようなシステムの例としては、以下のデバイスが挙げられる。イオントラップ、量子ドット、調和振動子、共振器量子電気力学デバイス（ＱＥＤ）、光子および非線形光学媒質、ヘテロポリマー、クラスタ状態、エニオン、トポロジカルシステム、核磁気共鳴（ＮＭＲ）に基づくシステム、および半導体内のスピンに基づくシステム。これらのシステムのさらなる背景については、Nielsen and Chuang, Quantum Computation and Quantum Information, Cambridge University Press, Cambridge (2000), pp. 277-352、Williams and Clearwater, Explorations in Quantum Computing, Springer-Verlag, New York, Inc. (1998), pp. 241-265、Nielsen, Micheal A., “Cluster-State Quantum Computation”, arXiv.org:quant-ph/0504097v2 (2005), pp 1-15、およびBrennen, Gavin K. et al., “Why should anyone care about computing with anyons?”, arXiv.org:quant-ph/0704.2241 (2007), pp 1-19を参照されたい。
【０００９】
簡単に言えば、イオントラップ量子コンピュータの例は、電磁場を使用して自由空間内に閉じ込められたイオンを使用するコンピュータ構造である。キュビットは、各イオンの安定した電子状態によって表されてもよい。量子ドット量子コンピュータの例は、各ドットが他のドットから分離されてもよいような方法でエネルギーが量子化されることが可能な、小さな領域に閉じ込められた電子を使用するコンピュータ構造である。調和振動子の例は、放物線状のポテンシャル井戸内の粒子を使用するコンピュータ構造である。光学光子量子コンピュータの例は、ビームスプリッタ、偏波フィルタ、位相シフタなどを使用して操作されてもよい個々の光学光子によってキュビットが表されるコンピュータ構造である。共振器ＱＥＤ量子コンピュータの例は、光共振器（そこでは、単一原子が、制限された数の光学モードに結合される）内の単一原子を使用するコンピュータ構造である。ＮＭＲ量子コンピュータの例は、分子サンプルを構成する原子内の核のうちの少なくとも１つのスピン状態内にキュビットが符号化されるコンピュータ構造である。ヘテロポリマー量子コンピュータの例は、原子の線形配列をメモリセルとして使用し、原子の状態が２進演算の基礎を提供するコンピュータ構造である。半導体内の電子スピンを使用する量子コンピュータの例は、例えばシリコンの結晶格子内に、ドナー原子が埋め込まれた、ケイン(Kane)コンピュータである。トポロジカル量子コンピュータの例は、エニオンと呼ばれる２次元「準粒子」を使用するコンピュータ構造であり、エニオンの世界線は交差して３次元時空内の組みひも(braids)を形成する。それらの組みひもは、次に、コンピュータ構造を構成する論理ゲートとして使用されてもよい。最後に、クラスタ状態量子コンピュータの例は、クラスタ状態と呼ばれる１つの量子状態内にエンタングルされた、複数のキュビットを使用するコンピュータ構造である。「クラスタ状態」は、一般に、特定の量子コンピューティング方法を意味し、そして当業者は、本システム、方法、および装置は、さまざまなハードウェア実装およびアルゴリズム的アプローチを含む、すべての形態の量子コンピューティングを組み込んでもよいということを理解するであろう。当業者はさらに、本明細書に記載された量子コンピュータのさまざまな実施形態の説明は、量子計算のいくつかの異なる物理的実現の例としてのみ意図されているということを理解するであろう。本システム、方法、および装置は、それらの説明によって、またはそれらの説明に、決して限定されない。当業者はさらに、量子プロセッサは、上述のもの以外のシステム内で実施されてもよいということを理解するであろう。
【００１０】
キュビット
前述のように、キュビットは、量子コンピュータのための情報の基本単位として使用されてもよい。ＵＴＭにおけるビットと同様に、キュビットは、少なくとも２つの別個の量を意味してもよい。キュビットは、情報が記憶される実際の物理デバイスを意味してもよく、そしてキュビットは、さらに、その物理デバイスから離れて抽象化された、情報の単位そのものを意味してもよい。
【００１１】
キュビットは、古典的デジタルビットの概念を一般化する。古典的情報記憶デバイスは、一般に「０」および「１」とラベル付けされる、２つの離散的な状態を符号化することが可能である。物理的には、これらの２つの離散的な状態は、磁場、電流、または電圧の、方向または大きさなどの、古典的情報記憶デバイスの２つの異なる、かつ区別できる物理的状態によって表され、ここで、ビット状態を符号化する量は、古典物理学の法則に従って振る舞う。キュビットも、同様に、やはり「０」および「１」とラベル付けされてもよい、２つの離散的な物理的状態を含む。物理的には、これらの２つの離散的な状態は、磁場、電流、または電圧の、方向または大きさなどの、量子情報記憶デバイスの２つの異なる、かつ区別できる物理的状態によって表され、ここで、ビット状態を符号化する量は、量子物理学の法則に従って振る舞う。これらの状態を記憶する物理量が量子力学的に振る舞う場合、デバイスはさらに、０および１の重ね合わせに位置してもよい。すなわち、キュビットは、同時に「０」および「１」状態の両方に存在してもよく、したがって、両方の状態についての計算を同時に実行することが可能である。一般に、Ｎ個のキュビットは、２Ｎ個の状態の重ね合わせにあることが可能である。量子アルゴリズムは、いくつかの計算を高速化するために、重ね合わせの特性を利用する。
【００１２】
標準的な記法では、キュビットの基底状態(basis states)は、｜０〉および｜１〉状態と呼ばれる。量子計算の間、キュビットの状態は、一般に、基底状態の重ね合わせであり、そのためキュビットは、｜０〉基底状態を占める０ではない確率と、それと同時の、｜１〉基底状態を占める０ではない確率とを有する。数学的には、基底状態の重ね合わせは、｜Ψ〉で示されるキュビットの全体的状態が、｜Ψ〉＝ａ｜０〉＋ｂ｜１〉の形式を有することを意味し、式中、ａおよびｂは、それぞれ、確率｜ａ｜２および｜ｂ｜２に対応する係数である。係数ａおよびｂは、キュビットの位相が特徴付けられることを可能にする、実数および虚数成分をそれぞれが有する。キュビットの量子的性質は、大部分が、基底状態のコヒーレントな重ね合わせに存在するキュビットの能力、およびキュビットの状態が位相を有する能力に由来する。キュビットは、デコヒーレンスの源から十分に分離されている場合、基底状態のコヒーレントな重ね合わせとして存在するこの能力を維持する。
【００１３】
キュビットを使用した計算を完了するためには、キュビットの状態が測定される（すなわち、読み取られる）。一般に、キュビットの測定が実行される場合、キュビットの量子的性質は一時的に失われて、基底状態の重ね合わせは、｜０〉基底状態または｜１〉基底状態のいずれかに崩壊し、それにより、従来のビットとの類似性が取り戻される。崩壊した後のキュビットの実際の状態は、読み取り動作の直前の確率｜ａ｜２および｜ｂ｜２に依存する。
【００１４】
超伝導キュビット
量子計算に対する１つのハードウェアアプローチでは、アルミニウムまたはニオブなどの超伝導材料で形成された集積回路を使用する。超伝導集積回路の設計および製造に含まれる、技術およびプロセスは、従来の集積回路のために使用されるものに類似している。
【００１５】
超伝導キュビットは、超伝導集積回路内に含まれることが可能なタイプの超伝導デバイスである。超伝導キュビットは、情報を符号化するために使用される物理的特性に応じて、いくつかのカテゴリに分けられてもよい。例えば、超伝導キュビットは、例えば、Makhlin et al., 2001, Reviews of Modern Physics 73, pp. 357-400で述べられているように、電荷、磁束、および位相デバイスに分けられてもよい。電荷デバイスは、デバイスの電荷状態内で、情報を記憶および操作し、ここで、電気素量はクーパー対と呼ばれる一対の電子からなる。クーパー対は２ｅの電荷を有し、例えばフォノン相互作用によって共に結合された、２つの電子からなる。例えば、Nielsen and Chuang, Quantum Computation and Quantum Information, Cambridge University Press, Cambridge (2000), pp. 343-345を参照されたい。磁束デバイスは、デバイスの何らかの部分を通る磁束に関連する変数内に、情報を記憶する。位相デバイスは、位相デバイスの２つの領域間の超伝導位相の差に関連する変数内に、情報を記憶する。最近、電荷、磁束、および位相のうちの２つ以上の自由度を使用するハイブリッドデバイスが開発された。例えば、米国特許第６，８３８，６９４号明細書および米国特許出願第２００５−００８２５１９号明細書を参照されたい。
【００１６】
使用されてもよい磁束キュビットの例としては、１つのジョセフソン接合または複合接合（単一のジョセフソン接合が２つの並列なジョセフソン接合によって置き換えられる）によって遮断される超伝導ループを含む、ｒｆ−ＳＱＵＩＤ、あるいは、３つのジョセフソン接合によって遮断される超伝導ループを含む、永久電流キュビットなどが挙げられる。例えば、Mooij et al., 1999, Science 285, 1036、およびOrlando et al., 1999, Phys. Rev. B 60, 15398を参照されたい。超伝導キュビットのその他の例は、例えば、Il’ichev et al., 2003, Phys. Rev. Lett. 91, 097906、Blatter et al., 2001, Phys. Rev. B 63, 174511、およびFriedman et al., 2000, Nature 406, 43に見出すことができる。さらに、ハイブリッド電荷−位相キュビットも使用されてもよい。
【００１７】
キュビットは、対応する局所的バイアスデバイスを含んでもよい。局所的バイアスデバイスは、キュビットに外部磁束バイアスを提供する、超伝導キュビットに近接した金属ループを含んでもよい。局所的バイアスデバイスは、さらに、複数のジョセフソン接合を含んでもよい。量子プロセッサ内の各超伝導キュビットが、対応する局所的バイアスデバイスを有してもよく、または、キュビットよりも少数の局所的バイアスデバイスが存在してもよい。いくつかの実施形態では、電荷ベースの読み出しおよび局所的バイアスデバイスが使用されてもよい。読み出しデバイスは、それぞれがトポロジ内の異なるキュビットに誘導的に接続される、複数のｄｃ−ＳＱＵＩＤ磁力計を含んでもよい。読み出しデバイスは、電圧または電流を提供してもよい。ＤＣ−ＳＱＵＩＤ磁力計は、通常、少なくとも１つのジョセフソン接合によって遮断される、超伝導材料のループを含む。
【００１８】
超伝導量子プロセッサ
コンピュータプロセッサは、例えば、超伝導量子プロセッサなどの量子プロセッサのような、アナログプロセッサの形態を取ってもよい。超伝導量子プロセッサは、例えば、２つ以上の超伝導キュビットなどの、複数のキュビットおよび関連する局所的バイアスデバイスを含んでもよい。本システム、方法、および装置と組み合わせて使用されてもよい例示的な超伝導量子プロセッサの、さらなる詳細および実施形態は、米国特許出願公開第２００６／０２２５１６５号明細書、２００７年１月１２日出願の“System, Devices and Methods for Interconnected Processor Topology”と題された米国仮特許出願第６０／８７２，４１４号明細書、２００７年８月１６日出願の“Systems, Devices, And Methods For Interconnected Processor Topology”と題された米国仮特許出願第６０／９５６，１０４号明細書、および２００７年１１月８日出願の“Systems, Devices and Methods for Analog Processing”と題された米国仮特許出願第６０／９８６，５５４号明細書に記載されている。
【００１９】
超伝導量子プロセッサは、キュビットのそれぞれ数対を選択的に結合するように動作可能な、複数の結合デバイスを含んでもよい。超伝導結合デバイスの例としては、磁束によってキュビットを共に結合する、ｒｆ−ＳＱＵＩＤおよびｄｃ−ＳＱＵＩＤが挙げられる。ＳＱＵＩＤは、１つのジョセフソン接合(rf-SQUID)または２つのジョセフソン接合(dc-SQUID)によって遮断される超伝導ループを含む。結合デバイスは、相互接続トポロジ内で結合デバイスがどのように利用されるかに応じて、強磁性結合および反強磁性結合の両方が可能であってもよい。磁束結合の場合、強磁性結合は、平行な磁束がエネルギー的に好都合であることを意味し、反強磁性結合は、逆平行の磁束がエネルギー的に好都合であることを意味する。あるいは、電荷をベースとする結合デバイスが使用されてもよい。その他の結合デバイスは、例えば、米国特許出願公開第２００６−０１４７１５４号明細書および２００７年１月２３日に出願され、“Systems, Devices, and Methods for Controllably Coupling Qubits”と題された米国仮特許出願第６０／８８６，２５３号明細書に見出すことができる。結合デバイスのそれぞれの結合強度は、例えば、キュビット間の強磁性または反強磁性結合を提供するために、０と最大値との間で調整されてもよい。
【発明の概要】
【発明が解決しようとする課題】
【００２０】
実装される特定のハードウェアに関係なく、単一キュビットの管理は、複数のパラメータにわたる制御を必要とする場合がある。従来、この要件は、各個々のキュビットとの外部通信（すなわち、量子プロセッサアーキテクチャの外部からの通信）を必要とした。しかし、量子コンピュータの全体的な処理パワーは、システム内のキュビットの数とともに増加する。したがって、従来のスーパーコンピュータの能力を超える大容量の量子コンピュータは多数のキュビットを管理しなければならず、それゆえ、各個々のキュビットについての複数のパラメータにわたる外部制御を使用する、従来のアプローチは、キュビットパラメータをプログラムするための複雑なシステムを必要とする。
【００２１】
したがって、量子プロセッサのスケーラビリティはキュビットパラメータ制御システムの複雑さによって制限され、そして、スケーラブルなキュビットパラメータ制御システムに対する必要性が当技術分野に依然として存在する。
【課題を解決するための手段】
【００２２】
概要
少なくとも１つの実施形態は、各プログラム可能デバイスが少なくとも１つの通信導管に接続された、複数のプログラム可能デバイスと、通信導管のうちの少なくとも１つを介して少なくとも１つのプログラム可能デバイスにリンクされた、メモリアドミニストレーションシステムとを含む、量子プロセッサとして要約することができる。
【００２３】
少なくとも１つの実施形態は、少なくとも１つのプログラム可能デバイスを具備する量子プロセッサをプログラムする方法であって、少なくとも１つのプログラム可能デバイス制御パラメータを実施するデータ信号を使用して、少なくとも１つの情報記憶デバイスを局所的にプログラムすることと、データ信号をアナログ信号に変換することと、アナログ信号をプログラム可能デバイスにアドミニスターすることとを含む、方法として要約することができる。
【００２４】
図面において、同じ参照番号は、同様の要素または動作を識別する。図中の要素のサイズおよび相対位置は、必ずしも一定の縮尺で描かれてはいない。例えば、さまざまな要素の形状、および角度は、一定の縮尺で描かれてはおらず、これらの要素のいくつかは、図面の可読性を向上するために任意に拡大および配置されている。さらに、描かれているとおりの要素の特定の形状は、特定の要素の実際の形状に関するいかなる情報も伝えることは意図されておらず、図中での認識を容易にするためにのみ選択されている。
【図面の簡単な説明】
【００２５】
【図１Ａ】本システム、方法、および装置による量子プロセッサ要素の局所的プログラミングの一実施形態の概略図である。
【図１Ｂ】量子プロセッサ要素の局所的プログラミングの別の実施形態の概略図である。
【図２Ａ】量子プロセッサ要素の、プログラムおよび読み出しのための方法の実施形態のフロー図である。
【図２Ｂ】量子プロセッサ要素の、プログラムおよび読み出しのための方法の実施形態のフロー図である。
【図３】デマルチプレクサ回路を通した量子プロセッサの局所的プログラミングの実施形態の概略図である。
【発明を実施するための形態】
【００２６】
以下の説明においては、さまざまな開示される実施形態の完全な理解を提供するために、いくつかの具体的な詳細が含まれる。しかし、実施形態は、それらの具体的な詳細のうちの１つ以上なしで、またはその他の方法、構成要素、材料などとともに、実施されてもよいということを、当業者は認識するであろう。他の場合には、量子デバイス、結合デバイス、ならびに、マイクロプロセッサおよびドライブ回路を含む制御システムなどの、量子プロセッサに関連付けられる周知の構造は、本システム、方法、および装置の実施形態の説明を不必要にあいまいにするのを避けるために、詳細な図示または説明はされていない。本明細書全体を通して、「要素(element, elements)」という語は、以下に限定されないが、量子プロセッサに関連付けられるすべてのそのような構造、システム、および装置、ならびに、それらの関連するプログラム可能なパラメータを包含するように使用される。
【００２７】
文脈によって特に要求されない限り、本明細書および特許請求の範囲の全体を通して、「具備する(comprise)」という語、およびその変形（「具備する(comprises)」および「具備している(comprising)」など）は、オープンな、包括的な意味に、すなわち「を含むが、それらに限定されない(including, but not limited to)」として解釈されるべきである。
【００２８】
本明細書全体を通しての、「一実施形態(one embodiment)」、「実施形態(an embodiment)」、または「別の実施形態(another embodiment)」についての言及は、実施形態に関連して記載されている、特定の言及される特徴、構造、または特性が、少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体を通しての、さまざまな位置における、「一実施形態における(in one embodiment)」、「実施形態における(in an embodiment)」、または「別の実施形態(another embodiment)」というフレーズの出現は、必ずしもすべてが同じ実施形態について言及しているとは限らない。さらに、特定の特徴、構造、または特性は、１つ以上の実施形態において、任意の好適な方法で組み合わされてもよい。
【００２９】
本明細書および添付の特許請求の範囲において使用される場合、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、明らかにそうではないことを内容が指示しない限り、複数の指示対象を含むということに留意すべきである。したがって、例えば、「量子プロセッサ(a quantum processor)」への言及は、１つの量子プロセッサ、または２つ以上の量子プロセッサを含む。「または(or)」という用語は、明らかにそうではないことを内容が指示しない限り、「および／または(and/or)」を含めた意味で一般に使用されるということにも留意すべきである。
【００３０】
さらに、本明細書および添付の特許請求の範囲の一部では、超伝導磁束キュビットを具備する量子プロセッサにおける、本開示の適用例について記載しているが、本明細書に記載されている方法は、その他の形態の量子プロセッサに適用されるように容易に適合されてもよいということを、当業者は理解するであろう、ということに留意すべきである。
【００３１】
本明細書において提供される見出し項目は、便宜上のためのものにすぎず、実施形態の範囲または意味を説明するものではない。
【００３２】
本システム、方法、および装置によれば、量子プロセッサ要素の局所的プログラミングを含む、量子コンピューティングのためのスケーラブルな技術が説明される。本明細書および添付の特許請求の範囲の全体を通して、「量子プロセッサ(quantum processor)」という用語は、少なくとも２つのキュビットと、少なくとも２つのキュビットの間で情報を伝達するための、キュビットカプラなどの、少なくとも１つのデバイスとを具備するシステムを説明するために使用される。量子プロセッサのいくつかの実施形態は、何十、何百、何千、またはさらには何百万ものキュビットおよびキュビットカプラを含んでもよい。いくつかの実施形態では、量子プロセッサの構成要素は、超伝導量子プロセッサチップなどの１つの構造内に、全部が含まれてもよい。他の実施形態では、量子プロセッサの構成要素は、複数の構造であって、それらの間で情報を伝達するための手段を有する、複数の構造にわたって分散させられてもよい。
【００３３】
図１Ａは、メモリアドミニストレーションシステム１０１と、３つのプログラム可能デバイス１２１、１２２、１２３とを含む、例示的な量子プロセッサ１００を示す。本明細書および添付の特許請求の範囲の全体を通して、「プログラム可能デバイス(programmable device、programmable devices)」という用語は、量子プロセッサ内のさまざまな構成要素であって、それに対するプログラミングが所望される、量子プロセッサ内のさまざまな構成要素のうちの任意のものを説明するために使用される。プログラム可能デバイスの例としては、キュビット、キュビットカプラ、キュビットおよびキュビットカプラの特定の構成要素、などが挙げられる。例えば、超伝導磁束キュビットは、閉じられた超伝導電流経路と、複合ジョセフソン接合という、２つの構成要素を含んでもよく、それらの構成要素の両方の中に、別個のデータ信号が、別々にプログラムされてもよい。
【００３４】
量子プロセッサ１００は、図１Ａに示すデバイスを単に適宜にスケーリングすることによって、任意の数のデバイスを含むようにスケーリングされてもよいということを当業者は理解するであろう。さらに、図１Ａでは、量子プロセッサ１００を１つの物理的構造として示しているが、量子プロセッサ１００の構成要素は、通信導管のシステムによって通信可能に接続された、複数の別個の物理的ユニット内に分割されてもよい。例えば、量子プロセッサ１００は、複数の別個のプロセッサチップを、またはマルチチップモジュールを含んでもよく、ここで、空間的に分離された構成要素は、通信導管のシステムによって通信可能に接続されてもよい。本明細書および添付の特許請求の範囲の全体を通しての、「通信導管(communication conduit)」または複数の「通信導管(communication conduits)」への言及は、以下に限定されないが、電線、導電性トレース、磁気（誘導）結合、容量結合、光ファイバなどの、信号伝達のすべての手段を包含する。
【００３５】
図１Ａにおいて、メモリアドミニストレーションシステム１０１は、量子プロセッサ１００内の各プログラム可能デバイス１２１〜１２３への、Ｎビットデジタル信号などの、データを表す信号をアドミニスターするために使用される、一連のメモリレジスタ１１１、１１２、１１３を具備する。「アドミニスターする(administer)」「アドミニスターしている(administering)」「アドミニストレーション(administration)」などの用語は、本明細書では、以下に限定されないが、データ信号を生成、管理、記憶、操作、および伝達するすべての方法を包含するように使用されるということを、当業者は理解するであろう。Ｎビット信号は、プログラム可能デバイス１２１〜１２３の挙動に影響を及ぼすさまざまなパラメータを表すようにプログラムされてもよい。説明のために、８ビット信号と、直列接続された８ビットメモリレジスタ１１１〜１１３とが、図１Ａに示されているが、任意のビット長または分解能の信号が使用されてもよいということ、そして、メモリレジスタ１１１〜１１３は、別の方法で接続されてもよく、あるいは、まったく接続されなくてもよいということ、すなわち、それらのメモリレジスタは、少なくとも１つのパケットルータを含むネットワーク内で、デマルチプレクサ回路を通して、Ｘ−Ｙアドレス可能アレイ内に並列に接続されてもよく、または、それらのメモリレジスタは、それぞれが独立に制御され、かつそれぞれがそれらの独自の独立した通信線Ａ、Ｂ、Ｃ、Ｄを有してもよいということを、当業者は理解するであろう。
【００３６】
図１Ａに示すように、メモリレジスタ１１１〜１１３によってアドミニスターされるデータ信号は、デジタル信号であるが、当業者は、その他の形態のデータ信号が使用されてもよいということを理解するであろう。プログラム可能デバイス１２１〜１２３に適用される前に、デジタル信号は、デジタル−アナログ変換機（ＤＡＣ）１３１、１３２、１３３によってアナログ信号に変換されてもよい。各それぞれのＤＡＣ１３１〜１３３は、Ｎビット信号のデジタルビットを受信してもよく、そして、このＮビットデジタル信号を使用して、少なくとも１つのアナログ信号を生成してもよく、アナログ信号は、次に、プログラム可能デバイス１２１〜１２３のうちの少なくとも１つにアドミニスターされてもよい。図１Ａに示すものなどの、いくつかの実施形態では、このアドミニストレーションは、中間結合デバイス１４１、１４２、１４３を介して達成される。中間結合デバイス１４１〜１４３は、それぞれが、カプラアクティブ化線に接続されてもよく、そして、カプラアクティブ化線によってアクティブ化／非アクティブ化されてもよい。いくつかの実施形態では、中間結合デバイス１４１〜１４３は、図１Ａに示すように、１本のカプラアクティブ化線に直列に接続されてもよい。したがって、そのような実施形態においては、ＤＡＣ１３１〜１３３からプログラム可能デバイス１２１〜１２３に信号がアドミニスターまたは適用されるのは、対応する中間結合デバイス１４１〜１４３がカプラアクティブ化線によってアクティブ化されている場合のみである。例えば、ＤＡＣ１３１からプログラム可能デバイス１２１に信号がアドミニスターされてもよいのは、中間結合デバイス１４１がカプラアクティブ化線によってアクティブ化されている場合である。いくつかの実施形態では、ＤＡＣ１３１〜１３３とプログラム可能デバイス１２１〜１２３との間の制御可能なレベルの部分的結合を中間結合デバイス１４１〜１４３が提供してもよいように、カプラアクティブ化線はアナログ可変であってもよい。いくつかの実施形態では、ＤＡＣ１３１〜１３３とプログラム可能デバイス１２１〜１２３との間の制御可能なオン／オフ結合のみを中間結合デバイス１４１〜１４３が提供してもよいように、カプラアクティブ化線はオン／オフ制御のみが可能であってもよい。本システム、方法、および装置の、他の実施形態では、中間結合デバイス１４１〜１４３は省略されてもよく、そしてその代りに、信号は、ＤＡＣ１３１〜１３３からプログラム可能デバイス１２１〜１２３に直接的に結合されてもよい。
【００３７】
本システム、方法、および装置を使用することによって、制御通信のうちの少なくとも一部は、量子プロセッサ１００内に含まれてもよく、一方、外部入力は、通信線Ａ〜Ｄを介したＮビット信号のプログラミングと、いくつかの実施形態では、少なくとも１本のカプラアクティブ化線を介した中間結合デバイス１４１〜１４３の制御とを含む。したがって、量子プロセッサ１００を外部システムに接続するために必要とされる通信線の数は、大幅に減少し、そして、量子プロセッサ１００内のプログラム可能デバイスの数とは本質的に無関係になる。
【００３８】
ＤＡＣは、デジタル信号をアナログに、またはアナログ信号をデジタルに変換するために、あるいは、両方の操作を同時に、または信号の方向に応じて交換可能に実行するために適用されてもよいということを、当業者は認識するであろう。したがって、図１Ａに記載されているシステムは、逆にも動作させられてもよく、それにより、プログラム可能デバイス１２１〜１２３からの信号は、中間結合デバイス１４１〜１４３を介して、ＤＡＣ１３１〜１３３に結合される。信号は、次に、デジタル表現に変換されてもよく、デジタル表現は、メモリレジスタ１１１〜１１３にアドミニスターまたは適用され、そして、外部読み出しシステムに伝送されてもよい。
【００３９】
本システム、方法、および装置は、特定のタイプの量子プロセッサおよびその関連するプログラム可能デバイスに結び付けられてはいない。むしろ、本システム、方法、および装置は、任意の形態の量子プロセッサに適用されてもよい。いくつかの実施形態では、量子プロセッサ１００は、米国特許出願公開第２００６−０２２５１６５号明細書および米国特許出願公開第２００６−０１４７１５４号明細書、ならびに、Harris, R.. et al., “Sign and Magnitude Tunable Coupler for Superconducting Flux Qubits”, arXiv.org:cond-mat/0608253 (2006), pp 1-5に記載されているものなどの、複数のプログラム可能キュビットカプラによって結合される複数の超伝導磁束キュビットを具備する、超伝導量子プロセッサであってもよい。そのようなキュビットおよびそれらの関連するカプラは、磁束信号を管理するように設計されるため、メモリレジスタ１１１〜１１３からのＮビット信号は、離散的な磁束量子の形態でアドミニスターされてもよい。メモリレジスタ１１１〜１１３は、その場合、２００７年４月２５日出願の“Adiabatic Superconducting Qubit Logic Devices And Methods”と題された米国仮特許出願第６０／９１３，９８０号明細書に記載されている、単一磁束量子（ＳＦＱ）シフトレジスタまたは磁束ベースの超伝導シフトレジスタなどの、超伝導シフトレジスタの形態を取ってもよい。いくつかの実施形態では、超伝導シフトレジスタは、図１Ａに示されているように直列にリンクされてもよく、または、それらは、並列に接続されてもよく、または、それらは、Ｘ−Ｙアドレス可能アレイ内に接続されてもよく、または、それらは、ルーティングシステムに接続されてもよい。各レジスタ内にロードされるＮビット信号は、超伝導シフトレジスタ内の離散的な磁束量子によってデジタル表現されてもよい。超伝導シフトレジスタ１１１〜１１３のそれぞれは、それぞれの超伝導ＤＡＣ１３１〜１３３に誘導結合またはガルバニック結合されてもよく、ここで、デジタル磁束量子は、少なくとも１つのアナログ超伝導電流を生成するために使用されてもよい。このように、いくつか
の実施形態では、メモリレジスタ１１１などのメモリレジスタと、ＤＡＣ１３１などのＤＡＣとは、同じ物理的構造内で実現されてもよい。超伝導ＤＡＣの例は、２００７年５月１４日出願の“Scalable Superconducting Flux Digital-To-Analog Conversion Using A Superconducting Inductor Ladder Circuit”と題された米国仮特許出願第６０／９１７，８８４号明細書、２００７年５月１４日出願の“Systems, Methods, And Apparatus For A Scalable Superconducting Flux Digital-To-Analog Converter”と題された米国仮特許出願第６０／９１７，８９１号明細書、および２００７年９月２６日出願の“Systems, Methods and Apparatus for a Differential Superconducting Flux Digital-to-Analog Converter”と題された米国仮特許出願第６０／９７５，４８７号明細書に記載されている。
【００４０】
いくつかの実施形態では、ＤＡＣによって出力される少なくとも１つのアナログ超伝導電流は、カプラアクティブ化線をアクティブ化することによって、少なくとも１つの中間結合デバイス１４１〜１４３を介して、少なくとも１つのプログラム可能デバイス１２１〜１２３に誘導結合されてもよい。他の実施形態では、少なくとも１つのアナログ超伝導電流は、少なくとも１つのプログラム可能デバイス１２１〜１２３に、直接的に誘導結合されてもよい。前述のように、いくつかの実施形態では、システムは、１つ以上のプログラム可能デバイス１２１〜１２３からのアナログ入力に基づいて、ＳＦＱシフトレジスタからのデジタル出力を生成するために、逆にも動作させられてもよい。
【００４１】
本システム、方法、および装置のいくつかの実施形態では、複数のＤＡＣが１つのプログラム可能デバイスに結合されてもよい。図１Ｂは、量子プロセッサ要素の局所的プログラミングのための、そのような実施形態の概略図である。図１Ｂに示す実施形態は図１Ａに示すものに類似しているが、図１Ｂでは、２つのＤＡＣ１３２および１３３が１つのプログラム可能デバイス１２４に結合される点が異なり、一方、ＤＡＣ１３２および１３３は、やはり、それぞれが、各メモリレジスタ１１２および１１３に結合される。この結合方式は、プログラム可能デバイス１２４が初期状態Ｘからプログラムされた状態Ｙにプログラムされるレートに対する制御を提供して、任意波形発生器を効果的に実現することを可能にする。図１Ａに示す実施形態では、各プログラム可能デバイス１２１〜１２３は、１つのＤＡＣ（それぞれ、１３１〜１３３）に結合され、したがって、各プログラム可能デバイス１２１〜１２３は、同時に、かつ同じレートでプログラムされる。しかし、図１Ｂに示す実施形態では、プログラム可能デバイス１２４は、２つのＤＡＣ１３２および１３３に結合され、これは、プログラム可能デバイス１２４がプログラムされる時およびレートに対する、ある程度の制御を可能にする。図１Ｂでは、１つのみのプログラム可能デバイス１２４が、２つのＤＡＣ１３２および１３３に結合されるとして示されているが、量子プロセッサ内のすべての、または任意の数のプログラム可能デバイスが、２つまたは任意の数のＤＡＣに結合されてもよいということを、当業者は理解するであろう。
【００４２】
図２Ａは、本システム、方法、および装置の実施形態による、（例えば、図１Ａの量子プロセッサ１００などの）量子プロセッサの要素をプログラムするための方法２００のフロー図である。図２Ａでは、すべてのデバイスについて単数形で言及しているが、方法２００は複数のデバイスにわたって適用されてもよいということを、当業者は理解するであろう。方法２００の動作２０１において、２値信号が、（図１Ａのメモリレジスタ１１１〜１１３のうちの１つ以上などの）メモリレジスタに、プログラムされるか、または書き込まれる。動作２０２において、２値信号は、アナログ信号に変換される。動作２０３において、アナログ信号は、図１Ａのプログラム可能デバイス１２１〜１２３などの、量子プロセッサの１つ以上のプログラム可能デバイスに、アドミニスターされるか、または適用される。このように、動作２０１〜２０３は、すべて、量子プロセッサの寸法内で完了されてもよく、したがって、外部プログラミングシステムとの通信の必要性は減少する。
【００４３】
図２Ｂは、方法２００を本質的に逆に動作させることによって、読み出し可能デバイスから情報を読み出すための方法２５０のフロー図である。図２Ｂでは、すべてのデバイスについて単数形で言及しているが、方法２５０は複数のデバイスにわたって適用されてもよいということを、当業者は理解するであろう。動作２５１において、信号が、読み出し可能デバイスによって出力され、または読み出し可能デバイスから読み出され、そして、デジタル表現に変換される。動作２５２において、信号のデジタル表現は、別のシステムに出力される、または別のシステムによって読み出される。やはり、動作２５１〜２５２は、量子プロセッサの寸法内で完了されてもよく、したがって、外部プログラミングシステムとの通信の必要性は減少する。
【００４４】
前述のように、メモリレジスタ１１１〜１１３などのデータ記憶デバイスをプログラムするために、さまざまな結合方式が実装されてもよい。例えば、メモリレジスタ１１１〜１１３は、図１Ａおよび図１Ｂに示すように、通信線Ａ〜Ｄに直列に結合されてもよい。他の実施形態では、メモリレジスタ１１１〜１１３は、同様の通信線に並列に結合されてもよい。本システム、方法、および装置のいくつかの実施形態では、データ記憶デバイスはルーティングシステムを通してプログラムされてもよく、そのようなルーティングシステムの例は、デマルチプレクサ回路である。
【００４５】
図３は、デマルチプレクサ回路３５０を通した量子プロセッサ３００の局所的プログラミングの実施形態の概略図である。図３に示すように、量子プロセッサ３００は、メモリアドミニストレーションシステム３０１を含み、これは、図１Ａのメモリアドミニストレーションシステム１０１に類似しているが、データ記憶デバイス３１１〜３１３に信号をルーティングするために使用されてもよいデマルチプレクサ回路３５０を含む点が異なる。動作時、デマルチプレクサ３５０は、通信線ＡおよびＢのうちの少なくとも１つを通して信号を受信してもよく、そして、内部ルーティング手順のシーケンスを介して、信号を、特定の出力チャネルに向けてもよい。特定の出力チャネルは、データ記憶デバイス３１１〜３１３のうちの少なくとも１つに対応してもよい。デマルチプレクサの一般的な動作は、当技術分野において理解されており、したがって、当業者は、デマルチプレクサ３５０が追加の信号入力線を含んでもよいということを理解するであろう。いくつかの実施形態では、デマルチプレクサ３５０は、論理的２進木を形成するように論理的行内に配置された、複数のルーティングデバイスを含んでもよい。デマルチプレクサ３５０は、追加の信号入力線（図示せず）を含んでもよく、その結果、それぞれの信号入力線によって、ルーティングデバイスの各論理的行が制御されてもよい。
【００４６】
例示された実施形態の上記の説明は、網羅的であることを意図するものではなく、開示された厳密な形態に実施形態を限定することを意図するものでもない。特定の実施形態および例が、例示の目的のために本明細書に記載されているが、当業者によって認識されるように、本開示の精神および範囲を逸脱することなく、さまざまな均等な修正が行われてもよい。さまざまな実施形態の、本明細書において提供された教示は、必ずしも上記で一般に説明した例示的な量子コンピューティングシステム、方法、および装置であるとは限らない、その他の量子コンピューティングシステム、方法、および装置に適用されてもよい。
【００４７】
例えば、前述の詳細な説明では、本システム、方法、および装置のさまざまな実施形態を、ブロック図、概略、および例を使用することによって記載した。そのようなブロック図、概略、および例が、１つ以上の機能および／または動作を含む限り、そのようなブロック図、フローチャート、または例の中の、各機能および／または動作は、個別に、および／または集合的に、広範なハードウェア、ソフトウェア、ファームウェア、またはそれらのほとんどあらゆる組み合わせによって実装されてもよいということが当業者によって理解されるであろう。
【００４８】
上述のさまざまな実施形態は、さらなる実施形態を提供するために組み合わされてもよい。
【００４９】
以下に限定されないが、米国特許第６，８３８，６９４号明細書、米国特許出願公開第２００５−００８２５１９号明細書、米国特許出願公開第２００６／０２２５１６５号明細書、２００７年１月１２日出願の“System, Devices and Methods for Interconnected Processor Topology”と題された米国仮特許出願第６０／８７２，４１４号明細書、２００７年８月１６日出願の“Systems, Devices, And Methods For Interconnected Processor Topology”と題された米国仮特許出願第６０／９５６，１０４号明細書、２００７年１１月８日出願の“Systems, Devices and Methods for Analog Processing”と題された米国仮特許出願第６０／９８６，５５４号明細書、米国特許出願公開第２００６／０２２５１６５号明細書、米国特許出願公開第２００６／０１４７１５４号明細書、２００７年４月２５日出願の“Adiabatic Superconducting Qubit Logic Devices And Methods”と題された米国仮特許出願第６０／９１３，９８０号明細書、２００７年５月１４日出願の“Scalable Superconducting Flux Digital-To-Analog Conversion Using A Superconducting Inductor Ladder Circuit”と題された米国仮特許出願第６０／９１７，８８４号明細書、２００７年５月１４日出願の“Systems, Methods, And Apparatus For A Scalable Superconducting Flux Digital-To-Analog Converter”と題された米国仮特許出願第６０／９１７，８９１号明細書、および２００７年９月２６日出願の“Systems, Methods and Apparatus for a Differential Superconducting Flux Digital-to-Analog Converter”と題された米国仮特許出願第６０／９７５，４８７号明細書を含む、本明細書において参照されている米国特許、米国特許出願公開、米国特許出願、外国特許、外国特許出願、および非特許公開物のすべては、参照によりそれらの全体がすべての目的のために本明細書に援用される。実施形態の態様は、さまざまな特許、出願、および公開物の、システム、回路、および概念を使用して、さらなる実施形態を提供するために、必要に応じて変更されてもよい。
【００５０】
これらの、およびその他の変更が、上述の説明を考慮して、実施形態に対して行われてもよい。一般に、特許請求の範囲においては、使用されている表現は、本明細書および特許請求の範囲内で開示された特定の実施形態に本発明を限定するものと解釈されるべきではなく、そのような特許請求の範囲に権利が与えられる、すべての可能な実施形態を、全範囲の均等物とともに含むものと解釈されるべきである。したがって、本発明の範囲は、添付の特許請求の範囲のみによって解釈および定義される。
【図１Ａ】
2010511946.tif 000003
【図１Ｂ】
2010511946.tif 000004
【図２Ａ】
2010511946.tif 000005
【図２Ｂ】
2010511946.tif 000006
【図３】
2010511946.tif 000007
【国際調査報告】
2010511946.tif 000008
2010511946.tif 000009
2010511946.tif 000010