(57)【要約】本発明は、半導体部品における層スタックである積層体（１００）を補強する補強構体（１，２）に関し、補強構体を、少なくとも１つの一体化したアンカー状部分（１１０ａ，１１０ｂ）を有する少なくとも１つの補強素子（１１０，１１８）とする。
2010541191.tif 000002
【特許請求の範囲】
【請求項１】
半導体部品中における層スタックである積層体を補強するための補強構体であって、
前記補強構体を、少なくとも１つの一体化したアンカー状部分を有する少なくとも１つの補強素子としたことを特徴とする、補強構体。
【請求項２】
請求項１に記載の補強構体において、前記補強構体を、ほぼＴ字形状を有する少なくとも１つの補強素子としたことを特徴とする、補強構体。
【請求項３】
請求項１または２に記載の補強構体において、前記補強構体を、ほぼＩ字形状を有する少なくとも１つの補強素子としたことを特徴とする、補強構体。
【請求項４】
請求項１〜３のうちいずれか一項に記載の補強構体において、少なくとも２つの補強素子を、互いに相互接続して、例えばほぼTT字状、II字状および／またはほぼＴ字およびＩ字形状の補強素子の組み合わせを形成する構成としたことを特徴とする、補強構体。
【請求項５】
請求項１〜４のうちいずれか一項に記載の補強構体において、補強素子は、金属、半導体および／または誘電材料を含む構成としたことを特徴とする、補強構造。
【請求項６】
層のスタックを備える半導体部品であって、請求項１〜５に記載の少なくとも１つの前記補強構体を有する構成としたことを特徴とする、半導体部品。
【請求項７】
請求項６に記載の半導体部品において、前記積層体における少なくとも２つの層を少なくとも１つの前記補強構体によって相互連結したことを特徴とする、半導体部品。
【請求項８】
請求項６または７に記載の半導体部品において、前記積層体は少なくとも１つの金属層および少なくとも１つの誘電層を備え、少なくとも１つの金属層は少なくとも１つの前記補強構体によって少なくとも１つの誘電層に連結したことを特徴とする、半導体部品。
【請求項９】
請求項６〜８のうちいずれか一項に記載の半導体部品において、前記積層体は、少なくとも１つの金属層および少なくとも１つの通常の誘電率を有する誘電層の第１積層体、ならびに少なくとも１つの金属層および少なくとも１つのｌｏｗ-Ｋ誘電層の第２積層体を備え、少なくとも１つの補強構体を、好適には主に、より好適には第２積層体のみに、配置する構成としたことを特徴とする、半導体部品。
【請求項１０】
請求項６〜９のうちいずれか一項に記載の半導体部品において、補強構体は複数の補強素子を備え、これら複数の補強素子は、ほぼＵ字状、Ｖ字状、Ｗ字状、Ｍ字状、Λ字状ΛΛ字状、円錐状、截頭円錐状および／または三角形状に配列したことを特徴とする、半導体部品。
【請求項１１】
請求項６〜１０のうちいずれか一項に記載の半導体部品において、
半導体基板と、
前記半導体基板に電気的に接続するＩ／Ｏパッドと、
前記Ｉ／Ｏパッドに電気的に接続する、応力を吸収する応力緩衝素子と、
を備え、
前記補強構体を前記応力緩衝素子の少なくとも一方の端縁下方に主に配置したことを特徴とする、半導体部品。
【請求項１２】
請求項６〜１１のうちいずれか一項に記載の半導体部品において、前記補強構体における少なくとも２つの前記補強素子を、前記積層体の層平面に対して垂直方向に見て、互い違い状に配置したことを特徴とする、半導体部品。
【請求項１３】
請求項６〜１２のうちいずれか一項に記載の半導体部品において、前記積層体の層平面に垂直な前記補強素子の部分の長さを、前記補強素子の大部分、好適には全てで、同一とするが、好適には前記各補強素子が前記アンカー状部分を備えないとき、好適には、前記応力緩衝素子の中心領域の下方で、平面から逸脱する方向に見て最小値、好適にはゼロから、最大値まで増加させたことを特徴とする、半導体部品。
【請求項１４】
請求項６〜１３のうちいずれか一項に記載の半導体部品において、前記積層体における補強素子の密度を、前記応力緩衝素子の中心領域の下方で、平面から逸脱する方向に見て最小値、好適にはゼロから、最大値まで増加させたことを特徴とする、半導体部品。
【請求項１５】
請求項６〜１４のうちいずれか一項に記載の半導体部品において、前記積層体における補強素子の最大密度を７５％としたことを特徴とする、半導体部品。
【請求項１６】
基板および請求項６〜１５のうちいずれか一項に記載の半導体部品を備える組立体であって、アンダーバンプ金属化層上のはんだボールを介して前記基板に電気的に接続し、前記応力緩衝素子に電気的に接続する、組立体。
【請求項１７】
請求項１６に記載の組立体を備えるオーディオ回路であって、前記組立体は少なくとも１つの電気素子を備え、前記電気素子は、好適にはオーディオ信号を受信および増幅するための回路を備えるものとした、オーディオ回路。
【請求項１８】
請求項１７に記載のオーディオ回路を備える電子デバイス。
【請求項１９】
好適には請求項６〜１５のうちいずれか一項に記載の半導体部品とする半導体部品における積層体のための、好適には請求項１〜５のうちいずれか一項に記載の補強構体とした補強構体を製造する方法において、
前記積層体における第１層に第１直径を有する少なくとも１つの孔を設けて、補強素子の第１部分を準備する第１準備ステップであって、前記第１部分は、前記第１層に対してほぼ平行とした、該第１準備ステップと、および
前記積層体における前記第１層または第２層に第２直径を有する少なくとも１つの孔を設けて、補強素子の第２部分を準備する第２準備ステップであって、前記第２部分は、前記第１部分と一体化し、また前記第１層に直交するものとした、該第２準備ステップと、
を有し、
前記第１直径を前記第２直径よりも大きくしたことを特徴とする、方法。
【請求項２０】
請求項１９に記載の方法において、前記積層体における前記第１層、前記第２層または第３層に第３直径を有する少なくとも１つの孔を設けて、補強素子の第３部分を準備する第３準備ステップであって、前記第３部分は、前記第２部分と一体化し、前記第１層に対してほぼ平行とした、該準備ステップを有する、ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体部品中における層スタック、すなわち積層体を補強する補強構造に関する。本発明は、さらに半導体部品中の積層体を補強するための補強構造を製造する方法に関する。
【背景技術】
【０００２】
主に、本発明はいわゆるチップスケールパッケージ（ＣＳＰ：chip scale package）に関する。例えば、ダイオード、トランジスタ、ＭＥＭＳ（Micro-Electro-Mechanical Element）またはキャパシタのような電気素子を備える、半導体基板を、ボード、例えばプリント回路基板（ＰＣＢ：printed circuit board）に、付加的なキャリアを使用することなくはんだボールにより固定する。ＣＳＰを、とりわけ、いわゆるパワートランジスタおよび静電放電（ＥＳＤ：electrostatic discharge）ダイオードのために、通常は抵抗、キャパシタおよび／またはコイルを備える受動フィルタと組み合わせて、用いる。ＣＳＰはさらに、とくに周波数変調（ＦＭ：frequency modulation）無線のために用いる。これは増幅器およびチューナおよびさらに必要とされる任意の回路を備える半導体であり、携帯電話において全体として無線機能を実行することができる。携帯電話内で利用可能なスペースは小さいため、パッケージのサイズが重要である。
【０００３】
一般的に、ＣＳＰのはんだボールは、はんだボールに対応する電極を設けるマザーボードまたはＰＣＢ上に直接取り付ける。はんだボールは回路基板上にはんだ付けし、電子デバイスを得るようにする。このはんだ付け中およびデバイスの使用中、回路基板材料と、例えば半導体のシリコンとの間における熱膨張の差の結果として応力を生ずる。この応力は、特にはんだボールにおいて、またはんだボールと下層構体との界面において生じる。何も対策を講じない場合、電子デバイスに、特に熱サイクル（ＴＭＣＬ：thermal cycling）および落下試験中、十分な信頼性が得られない。このことは、以下の段落に記載するような応力緩衝パッケージの実装を要し、この場合、応力を吸収する応力緩衝手段をＩ／Ｏパッドとはんだボールとの間に設ける。
【０００４】
既知の解決法を図１に示し、ポリイミドの応力吸収層３２を不動態化層３４上に設けるパッケージ３０を示す。開口を層３２に設けるが、この開口は、投影して見る場合、少なくとも部分的に不動態化層３４における開口と一致するようにする。アンダーバンプ金属化層（ＵＢＭ：underbump metallization）３６を、応力吸収層３２上に部分的に、また（アルミニウムで形成したＩ／Ｏパッド４０と接触するための）開口内に部分的に設ける。従って、ＵＢＭ３６は反転したカウボーイハットの形状を有する。ＵＢＭ３６は不動態化層３４および応力吸収層３２における開口を完全には充填せず、窪みを形成する。結果として、はんだボール３８は窪みに部分的に存在する。この解決法においても、応力吸収層３２およびＵＢＭ層３６で構成する応力緩衝手段は、熱機械的に途切れていない。実際にはＵＢＭ層３６は、応力吸収層３２の材料およびはんだボール３８と比較して硬い層であることは確かであり、この硬い層３６は通常ニッケルを含み、周囲のポリイミド層３２を介して、隣接するＵＢＭ構造３６に生じる応力を伝達してしまう。
【０００５】
加熱および冷却の変化する相がＴＭＣＬ中に生じてしまう。このことは、例えば特許文献１（英国特許第２，１３５，５２５号）および特許文献２（欧州特許第００６４８５４号）で議論されている。このことは、ボールグリッドアレイ（ＢＧＡ：ball grid array）パッケージに関しても知られている。ＴＭＣＬの最大の問題は、通常、パッケージの中心（すなわち半導体の中心、さらにニュートラルポイントとも称される）から最も離れたはんだボールで生じることは周知の事実である。結局、ＴＭＣＬにおいて回路基板が半導体よりも膨張する。それゆえ、加熱中に半導体の中心に対して、半導体の左側端縁は左方に引っ張られ、右側端縁は右方に引っ張られる。半導体と回路基板との間における移動量の差は、中心よりも半導体の端縁で相当大きくなる。
【０００６】
上記のことに加えて、パッケージサイズはチップサイズに等しいので、ＣＳＰおよび他のフリップチップパッケージは明らかに小型化の観点から最適条件を構成している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】英国特許第２，１３５，５２５号明細書
【特許文献２】欧州特許第００６４８５４号明細書
【特許文献３】米国特許第６，１１８，１８０号明細書
【特許文献４】国際公開第２００５／１１５６７９号パンフレット
【特許文献５】米国特許第２００４／００８２１０１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、特にいくつかの相互接続層およびｌｏｗ-Ｋ材料とも呼ばれる有機材料の誘電層を用いて、先端技術で製造されたチップに対して信頼性あるＣＳＰをどのように設けるかについては、従来技術において知られていないという知見に基づく。とくに、チップが、いくつかのアクティブなおよび／または相互接続する金属層ならびにｌｏｗ-Ｋ材料の誘電層で構成する層スタック、すなわち積層体を用いる先端技術で製造されるとき、落下試験に合格し熱サイクル中に十分な応力緩衝をもたらすＣＳＰをどのように製造するかは知られていない。
【０００９】
初期には、ＦＭ無線構造をＢｉＭＯＳプロセスで層スタックである積層体として２つの金属層のみで組み立てていた。このような積層体は落下の衝撃およびＴＭＣＬ応力に十分耐えるほど頑丈であった。その後、３つの金属層のＢｉＭＯＳプロセスが用いられた。このようなスタックは積層体中に脆弱性を示し始めた。現在、ＦＭ無線構造は全ＣＭＯＳプロセスにおいて、実に６〜８つの金属層を用いて製造されている。そして、この積層体中の３〜５つの金属層は、標準的なＳｉＯ２さえよりも脆弱なｌｏｗ-ＫのＳｉＯ２を用いて絶縁する。このような従来技術による金属積層体における層のレイアウトはシリコンに配置する能動素子の結果である。既知のように、このような金属のスタックは常にパッケージ構造の不動態化層の下側に存在する。いくつかの能動的なおよび／または相互接続する金属層ならびにｌｏｗ-Ｋ材料の誘電層を備える既知の積層体を図２に示す。
【００１０】
図２によると、金属積層体１００は、不動態化層１０２とシリコン基板１０４との間に存在する。ＣＭＯＳプロセスの金属積層体１００は、実際は、通常のＳｉＯ２層１０７で隔絶した上側金属層１０６および脆弱なｌｏｗ-ＫのＳｉＯ２層１０９によって隔絶した下側金属層１０８に分けることができる。本発明は、さらに、まず硬いシリコン層１０４、次に脆弱なｌｏｗ-ＫのＳｉＯ２層１０９を有する脆弱積層体１０８、および次に再度硬い通常のＳｉＯ２層１０７を有する金属積層体１０６が存在するという知見に基づいている。金属積層体１００上には、再度柔らかい、Ｉ／Ｏまたはボンドパッド層として作用するアルミニウム製の頂部金属層４０を配する。これは機械的強度の観点から信頼性のある構造ではない。
【００１１】
本発明の目的は半導体部品における、層スタックである積層体の信頼性を向上することである。
【課題を解決するための手段】
【００１２】
この目的は、半導体部品における層スタックである積層体を補強するための補強構体を設けることによって達成し、この補強構体は、少なくとも１つの一体化したアンカー状部分を有する少なくとも１つの補強素子としたことを特徴とする。
【００１３】
本発明は、以下のように、例えばＣＳＰのような半導体部品における、応力分布および故障メカニズムに対する精緻な洞察に基づく。
【００１４】
落下試験に合格するためには、半導体部品が応力を緩衝することが重要である。この場合、さらに、ＵＢＭ３６は硬く、アルミニウムで形成する頂部金属層４０は応力吸収層として機能するよう再度柔らかくすることが重要である。しかし、積層体１００において、ｌｏｗ-Ｋ誘電材料１０９を備える相互接続構体１０８は柔らかく脆弱である一方、不動態化層３４（例えば窒化ケイ素）を備える積層体１０６は硬く堅固である。これは、アルミニウムの頂部金属層４０および相互接続構体１０８の双方が変形して応力を吸収するよう変形するというリスク、すなわち故障メカニズムの危険性を産む。このとき、不動態化層３４も変形する必要があり、このことは問題となる。それゆえ、不動態化層３４に亀裂が生ずる危険性がある。上述の構体は、ＵＢＭ層３６およびはんだバンプ３８がＴＭＣＬおよび落下衝撃による全ての応力および変形を吸収することができないとき、金属積層体１００が壊れるおよびまたは割れるという危険性も生ずる。つまり、とくにＵＢＭ３６より下方の、相互接続構体１０８をより堅固にすることによって、相互接続構体１０８の変形を減らし、柔らかい金属積層体１０８における亀裂形成の危険性を少なくする。金属積層体１００およびとくに相互接続構体１０８は、例えばＵＢＭ層３６の下方の構体１００にプラグを用いることによって、より堅固にすることができる。ＵＢＭ層３６の下方におけるＡｌ（アルミニウム）層４０の減衰およびバンプ３８の下方における層１００の補強を組み合わせることによって、不動態化層３４および脆弱なｌｏｗ-Ｋ層１０９を備える下層構体１００の亀裂形成の危険性を克服することができる。
【００１５】
このようにして、相互接続構体を、特にＵＢＭ層の下方において、より頑丈にすることによって、変形を減らし、不動態化層３４の亀裂形成の危険性を少なくすることができる。
【００１６】
熱サイクル中の応力はチップおよび基板の相対変位によって生じる。半導体部品はこれらの応力を緩衝しなくてはならない。現在、有機ｌｏｗ-Ｋ材料を用いて、本発明の発明者は、膨張率の差を積層体における相互接続構体内で緩衝できる、つまり、ボンドパッドは、チップの代わりに、基板とともに膨張する傾向を有することを解明した。そして、力は垂直方向（チップ表面に対して直交する方向）ではなく、水平方向（チップ表面に対して平行）にかかる。また、積層体における個々の層相互間で剥離の危険性がある。つまり、本発明による補強素子を用いて層を互いに固定することによって、層間剥離に対する抵抗を組み込むことができる。さらに、好適にはＵＢＭ層は機械的に互いに分離するという事実があるので、ＵＢＭ層およびはんだバンプは、応力逃がしに寄与することができる。
【００１７】
特に、本発明は、亀裂を回避するために落下衝撃およびＴＭＣＬ応力に対してより強固となるよう金属積層体を設計した補強を組み込む。本発明は、層スタックの積層体、好適にはｌｏｗ-Ｋのスタックを、本発明におけるいわゆる付加的な層結合素子、プラグ、クリンクナーゲル（klinknagel／係止爪）またはビアとも称される、補強素子を追加することでより堅固にすることによって、従来技術の問題を克服する。安定性をさらに改善するために、好適にはｌｏｗ-Ｋ層を互いに接続し、ｌｏｗ-Ｋ積層を通常のＳｉＯ２ 積層およびシリコンと連結する。そして全体として、全積層体をより堅固にし、落下衝撃その他に対してより抵抗力を有するようにすることができる。
【００１８】
好適には、通常のＳｉＯ２ スタックの底部層から開始して全層を経てシリコンまで達する補強素子の連鎖を設ける。以下に、このような連鎖を構築するために積層体全体にわたる多数の向きを示す。しかし、通常のＳｉＯ２ 積層体における金属層間にもこれらのプラグを用いることもできる。
【００１９】
本発明の好適な実施形態によれば、半導体部品における積層体は、
ＵＢＭ層下方にアルミニウム層であって、好適にはこのアルミニウム層は不動態化層の材料と比較して柔らかく（高い弾性）、好適には隣接ＵＢＭ層は機械的に互いに減結合（デカップリング）した、該アルミニウム層、および／または
本発明による補強構体であって、好適にはＵＢＭ層下の、金属層および誘電層の相互接続構体において、好適にはＵＢＭ層の下方における積層体を、好適にはＵＢＭと比較して、より硬いものとし、また相互接続構体における個々の層を互いに固定するものとする、該補強構体、
とを備えることができる。
【００２０】
以下に他の実施形態の概略を列挙する。
【００２１】
先進的なＵＢＭの特別な構造はＢＵＭＡと称される。これは特に、アルミニウムまたはアルミニウム合金の比較的厚い層を備え、その頂部上に古典的なＵＢＭとしてのＮｉＡｕを設ける（Ａｕは接着のために薄い表面層とする）。ＢＵＭＡの特有な特徴としては、はんだも古典的なＵＢＭの側面まで延在することである。つまり、はんだバンプおよび古典的ＵＢＭの有効面積は増大するので、落下試験の合格に有利である。さらに、はんだバンプの形状は、向き／回転の微小変化に対して幾分より一層融通性を示す（つまり、チップ上および基板上にボンドパッドを完全に整列していないとき）。他の好適な特徴としては、チップ表面に向かう方向（理想的には表面に対して直交する方向、しかし実際の製造では決して理想通りとならない）においてＡｌ層とＮｉ層との間（第１層と第２層との間）の界面に延在することがある。
【００２２】
１つの剛性構体の代わりに、多数の独立した補強構体および／または素子を設けること。
【００２３】
個別の相互に独立した補強構体、支持体、ビア、および／またはクリンクナーゲル（klinknagel）の形状。
【００２４】
ＢＵＭＡと無電解ニッケルとの間における（垂直方向の）界面の下方位置上の補強構体。
【００２５】
独立した補強構体における、ほぼＵ字状、Ｖ字状、Ｗ字状、Ｍ字状、ΛΛ字状、円錐状、截頭円錐状および／または三角形状の配置。
【００２６】
例えば、ＦＭ周波数のような高周波数においてデバイスの操作に悪影響を与え得る高すぎる寄生キャパシタンス（寄生容量）を回避するための、補強構体および／または素子の最大密度。
【００２７】
応力はチップ端縁のボンドパッド下方において最大となると認識されているので、他の領域における補強構体および／または補強素子の密度低減またはないものとする。
【００２８】
好適には、例えばＵＢＭの下方にトランジスタのような能動素子を設け、ＣＳＰにおけるボンドパッドおよび／またはバンプの数を増加する、および／またはフリップチップＢＧＡパッケージにおける同一構造の利用を可能とすること。
【００２９】
本発明の実施形態は、上述の従来技術文献のいずれもが、相互接続トレース部またはダミー金属のような、能動素子および／または金属素子をボールまたはバンプ下方に有するときの問題を認識または議論していないという洞察に基づく。これら付加的な素子に対する応力は上述の従来技術において議論されていない。
【００３０】
好適にはこれら付加的素子ははんだボールの下側に配置するものであり、この理由としては、これによって半導体の単位面積当たりの表面を削減し、その結果１つのウェハまたはバッチからより多くの製品を得ることができるからである。はんだボールの削減と無関係に、このＩ／Ｏパッドを削減することは、半導体の使用できない部分の削減をもたらす。これは例えば特許文献３（米国特許第６，１１８，１８０号）に見ることができる。この特許文献３は、このようなフリップチップ技術に使用すべき半導体チップにおける金属レイアウトを記載している。この参照は、はんだボール下側に表面金属ボンドパッド、金属領域およびＵＢＭを備える、半導体チップに金属レイアウトを設けることによって削減したチップピッチに適合するフリップチップ金属レイアウトを持つことを目指している。この金属レイアウトを図３に示す。図３Ａは断面図を示し、図３Ｂはこれに対応する頂面図を表す。表面金属Ｉ／Ｏパッドを参照符号４０２で示す。図３Ａおよび３Ｂは、相互接続トレース部４０４およびダミー金属素子４３０を示す。ＵＢＭは参照符号４０８で示す。ＵＢＭ４０８の頂部に、はんだバンプ４１２を設ける。
【００３１】
とくに図３Ａに示すように、相互接続トレース部４０４およびダミー金属素子４３０は、ボンドパッド４０２に隣接させて画定し、ボンドパッド４０２から約１．０〜３，０μｍの範囲に配置する。ＵＢＭ４０８およびさらにはんだボール４１２は、前記表面金属パッド４０２および隣接金属素子４０４，４３０の少なくとも一部分上にオーバーレイする。しかし、この特許文献３には、ＴＭＣＬまたは落下試験を適用するときに構体に導入される応力に関して記載がない。特許文献３にはＵＢＭ４０８下に応力緩衝層を設けることには記載がなく、この応力緩衝層は、ＴＭＣＬ中または落下試験中にはんだボール内に生ずる、またはんだボールと下層構造との界面に生じる応力を吸収するものである。
【００３２】
この従来技術はボールの下側におけるダミー金属４３０を使用して不動態化層表面をより平坦化するが、この従来技術はボールの下側にこのようなダミー金属を設けるときの問題を認識または議論していない。ダミー金属４３０によってまた相互接続トレース部４０４によって引き起こされる応力、または他の任意な存在し得る付加的素子の、悪影響を、この従来技術は全く議論していない。従って、この問題に対する解決法に関してこの従来技術は議論も提案もしていない。
【００３３】
本発明の他の実施形態においては、平坦化した第１層は平坦化した上側の不動態化表面を生じ、またそれゆえこの実施形態は、例えば相互接続素子のような金属素子を、ｌｏｗ-Ｋの誘電性、例えば有機性の素子を組み合わせた構造によって生じる応力による、脆弱な不動態化層における亀裂および第１層における層間剥離の危険性を回避することもできる。
【００３４】
本発明のこの実施形態は、ＴＭＣＬおよび落下試験中の限られた基板レベルにおける信頼性（ＢＬＲ：board level reliability）しかない従来技術の問題を解決することもできる。この実施形態は、より大きいバンプアレーを使用すればするほど信頼性が低下することを鑑みて、従来技術の限られたＢＬＲは使用できる最大アレーサイズを減少させてきた、という問題も克服することができる。本発明の特別な予防措置なしでは、主にはんだボールがＰＣＢと半導体基板との間の熱膨張差を吸収する。従来技術においては、限られたＢＬＲが、ウェハレベルのパッケージ（ＷＬＰ：wafer level packaging）の可能な最大アレーサイズを、０．５ｍｍバンプピッチを有する７×７のアレーサイズに制限してきた。このことは、ＷＬＰの用途をアナログデバイス、集積ディスクリート（離散部品）およびＦＭ無線デバイスに限定した。本発明によれば、今後ＷＬＰを受動集積デバイスおよびデジタル信号処理（ＤＳＰ：digital signal processing）デバイスに適用することができる。
【００３５】
Ａｌ層を塗布する他の利点は、通常はＮｉＡｕであるＵＢＭを無電解堆積プロセスで塗布することができ、この無電解堆積プロセスはマスクステップを省略することができる。マスクステップはパッケージング加工において最もコストのかかるステップである。
【００３６】
本発明の実施形態における他の洞察としては、信頼度を、とくに各はんだボールに対して応力緩衝素子をより小さい個別の素子に分割することによって、とくに各はんだボールに対して個別の応力緩衝素子を設けることによって、向上させることができるということがある。各応力緩衝素子は、電気素子と関連する基板との間における熱膨張差の結果として生じる、はんだボール内および下側の構体内に発生する応力の少なくとも大部分を吸収し、パッケージにおける電気接続部の早期破壊および機能不全を防止する。
【００３７】
応力緩衝素子を接続しない（このことは不動態化層を設けることによって行う）場合、より一層向上した信頼性を得ることができる。このことは、とりわけ、応力緩衝素子の好適には上側側面および側方側面のうち少なくとも一部の側面は、この実施形態において不動態化層との界面を有さないことを意味する。
【００３８】
個別の（熱機械的観点から）応力緩衝素子は、従来技術ではもたらすことのない応力弛緩および変形という少なくとも２つの付加的メカニズムを提供する。
【００３９】
上述のように、半導体と基板との間における移動の差は中心付近よりも半導体の端縁において大きくなる。したがって、１個のはんだボールにおける応力量は、他のはんだボールよりも大きい。応力緩衝手段を分割せず、熱機械的に途切れがないとき、あるはんだボールによって生じた応力が隣接するはんだボールに伝達され、応力が予測不可能な位置に集中し、亀裂が局所的に形成されるようになることが考えられる。これは、例えば、はんだボールと結合する接続構体との間の界面に生じる。隣接はんだボールで生じる応力は、例えばこの応力が互いに強め合うように、それらの間におけるはんだボールに伝達される。本発明の実施形態による個別の応力緩衝素子を用いる解決法は、このような応力集中を防止することができる。
【００４０】
応力緩衝素子とはんだボールの組み合わせは、２個の直列接続したバネと見なすことができる。このバネは、特定の熱サイクル場面に基づいて自らを最適に調節することができ、これは第２の有利なメカニズムを提供する。この調節は、基板から半導体へのどの接続、つまりはんだボールと応力緩衝素子のどの組み合わせとも異なる。
【００４１】
好適には、応力緩衝素子を熱機械的に隣接応力緩衝素子自体から独立させるという事実は、従来技術と異なる本発明の実施形態による解決法を提供する。
【００４２】
本発明の他の態様においては、事実上、独立した緩衝素子を用いる本発明の実施形態による構体は、応力緩衝手段の再配分と組み合わせた利用には適さない。このような再配分トレース部は、不動態化層とのより多くの連結をもたらし、基板に対する接続と組み合わさると、再配分トレース部とはんだボールに適合するバンプパッドと間の連結に失敗をもたらす。
【００４３】
本発明は、さらに、基板および応力緩衝パッケージを備える組立体（アセンブリ）、応力緩衝パッケージを備えるオーディオ回路、オーディオ回路を備える電子デバイスおよび半導体部品のための応力緩衝パッケージを製造する方法に関する。
【００４４】
上述したように、本発明のいくつかの実施形態において、個別におよび熱機械的に分離した応力緩衝素子を各Ｉ／Ｏパッドに設けると有利である。しかし、互いに隣接して配置したいくつかのはんだボールを有する組に１つの応力緩衝素子を用いること、または他の接続層を用いて多数のはんだボールのために応力緩衝素子を相互接続することを排除するものではない。これは、とくに半導体の中心線近くに位置するはんだボールのために行う。多数の熱機械的に全く複雑にしないはんだボールのこの接続および固定は、さらに再配分の実行を可能にする。
【００４５】
好適には、伝導性材料の応力緩衝素子を用い、実際ははんだボールをＩ／Ｏパッドに電気的に接続する機能を、生じる応力を吸収する機能と組み合わせることできる。応力緩衝素子は個々のパターン形成した素子とするので、これは短絡の問題が存在しない。
【００４６】
好適には、応力緩衝手段およびはんだボールは同程度の弾性、可塑性および熱膨張率を有するように選択する。ヤング率に関しては、双方が１０〜１００ＧＰａ、より好適には２０〜８０Ｐａ、さらにより好適には２５〜７５ＧＰａを有する場合に有利である。同様の効果が弾性値にも得られ、双方の有利な値は可塑性限界として２０〜２５０ＭＰａ、この値の範囲がより狭い場合さらにより有利とする。良い結果が、アルミニウム合金（弾性率６０ＧＰａ、可塑性限界２００ＭＰａ）の応力緩衝素子およびいわゆるＳＡＣはんだ（弾性率３２ＧＰａおよび可塑性限界２０ＭＰａを有するすず-銀-銅はんだ）、を組み合わせて達成される。
【００４７】
好適には、応力緩衝素子は、ニッケルのようなはんだのための接着材料で被覆する。好適には、ニッケルは十分な厚さを有し、特にＳＡＣのような高すずはんだの利用と組み合わせる。実際、このはんだはゆっくりとＮｉに溶解する傾向がある。一旦Ｎｉ層が完全に消費されると、はんだボールはもはや接着せず、接続寿命の終わりがくる。有利な結果は、少なくとも０．４μｍ、より好適には０．８μｍ、またより一層好適にはさらに厚い、厚さを有するＮｉ層を用いて得られている。これに関連して、ニッケルの剛性および弾性限界の双方はアルミニウム（合金）およびはんだのそれよりもはるかに高いことに留意されたい。ニッケルは、例えば、１６１ＧＰａのＥ係数（E-modulus）を有するものとする。
【００４８】
通常、Ｎｉ層は抑制剤を添加して、ニッケルを溶解から防ぐ。この目的のためにＮｉ中に８％バナジウムを用いることができる。好適には、ＮｉＡｕ電極の場合、５〜１０％リンを添加する。接着材料層の所望厚さははんだボールの直径およびフォルダの特定のタイプ、もちろん、および使用中に電子デバイスをさらす条件にも依存する。
【００４９】
好適には、接合層を各応力緩衝素子の上側だけでなく、側面、下側の不動態化層との界面を有さない側面の少なくとも１部分上にも存在するように、接合層を使用することは極めて有利である。視認できる結果としては、はんだはこの側面上にも延在させることができる。おそらく、これは、接合層が応力緩衝素子の上側にのみある場合よりも、はんだと下側の表面との間に異なる接触角度をもたらす。この異なる、おそらくより有利な接触角度は水平方向、つまり基板に平行方向のはんだボールの変形に好ましい効果を発揮する。
【００５０】
しかし、接合（ボンディング）材料で応力緩衝素子全体を被覆することは、腐食に対する素子の耐性の上昇をももたらすことを理解されたい。腐食問題は特にＡｌで頻繁に発生する。接合材料（およびはんだ）で得られるシールによって、水分および表面をさらなる組み立て中、例えば洗浄ステップ中、および使用中にさらすあらゆる種類の他の環境要因に対して優れた耐性を得ることができる。
【００５１】
接合材料、例えばＵＢＭを、上側側面および応力緩衝素子の側面の双方に塗布するための有利な方法は、無電解めっき法とし、これは当業者に良く知られている。一方、スパッタリング法をＮｉの塗布に用いるとき、Ｎｉは応力緩衝素子の上側側面にのみ塗布することができる。
【００５２】
アルミニウムによる応力緩衝素子を用いるとき、最小および最大厚さを保持しなければならないことが分かった。Ａｌ層が厚すぎるとき、緩衝層は柔らかすぎて裂けてしまう。Ａｌ層が薄すぎるとき、層は硬すぎて同様に裂けてしまう。適切な範囲は厚さ１〜５μｍである。明確にするために、本明細書で用いる用語「厚さ」は、不動態化層の上側側面から延在する応力緩衝素子の部分の厚さについて言及していることを理解されたい。当業者には当然のことながら、最小および最大値は用いる材料に依存する。Ａｌ-ＭｇのようなＡｌ合金は通常より硬く、例えば、はるかに大きい厚さを要する。応力緩衝素子が場合により異なる材料のいくつかの副層を備えることを排除しない。
【００５３】
必要な膨張または変形および半導体の中央線への距離の、そして結果的に応力負荷および半導体の中心ラインに対する距離の関係を考慮して、半導体中心ラインに対する距離が減少するにつれ応力緩衝素子の剛性を減少させることによって、高い信頼性をより一層向上させることができる。このいわゆるオンチップ変化はもちろん所定範囲内でのみ用いることができる。この変化は、７×７よりも大きいマトリクスおよび／またはより大きい半導体表面面積を有するチップサイズパッケージへの解決法を提供することができる。
【００５４】
上述したように、再配分は、導電性であり、また熱機械的に分離した応力緩衝素子を用いるとき、常に可能ではない。これまで上述してきた実施形態は別にして、実際にはより簡便な別の可能性がある。上述の応力緩衝素子を機械的に反対側の基板サブストレートまたは基板ボードに機械的に接続しない場合、再配分のために応力緩衝素子を用いることができる。これは、この再配分の部分の終端部は、開口を介し不動態化層下において、金属に戻されなければならないことを意味する。
【００５５】
再配分（相互接続）の利用に加えて、この可能性も、この応力緩衝素子中における、例えばコイルを画定するのに極めて適する。Ａｌの厚さはこの層をこの目的に最も適するようにすることができる。
【００５６】
完全性のために、ニッケルのＵＢＭの使用によれば、はんだボールおよび応力緩衝素子間の機械的に硬いプレートが得られることにさらに留意されたい。本発明のこの実施形態による解決法は、（半導体近傍のバネが適応することができる、それゆえ）このような硬いプレートなしで、直列接続したバネ系に基づいても機能すると考えられる。
【００５７】
特に、特許文献４（国際公開第２００５／１１５６７９号）には、個別の接合層を用いずにＡｌへ接合することができるはんだ材料が開示されていることに留意されたい。この材料はもちろん、本発明と組み合わせて有利に用いることができる。このはんだ材料の利用も、付加的な保護を得るために接合層を何らかの手法で用いる場合、有利である。
【００５８】
本発明による応力緩衝パッケージの重要な利点は、不動態化層下のＩ／Ｏパッドが、はんだボールの直径を比例的に減少させずに、小さい直径を有することができる点である。これは図面の記載においてより詳細に説明する。従来技術と比較して、Ｉ／Ｏパッド全体に１２０×１２０μｍから１０×１０μｍへの縮小が可能である。それゆえ、これは１０倍以上の縮小である。
【００５９】
この縮小はさらに、半導体の単位面積当たりの表面積を低減し、１個のウェハまたはバッチからより多くの製品を得ることを可能とする。さらに、この縮小は、ＣＳＰにおけるはんだボールの下側における、相互接続部またはダミー金属のような、能動素子および／または金属素子を画定することを可能とする。特にポリイミドの弱い接合のために必要であった、従来技術で用いられているような大きなＩ／Ｏパッドは、その下側にある能動素子および／またはある金属素子と組み合わせることができないほど機械的応力をもたらす。はんだボールの縮小を伴わないＩ／Ｏパッドの縮小によって、半導体のこの使用できない部分の有利な低減が得られる。その結果として、この解決法は携帯電話および他の携帯製品への利用に極めて適合し、向いている。
【００６０】
本発明によるＩ／Ｏパッドの直径は例えば特許文献５（米国特許第２００４／００８２１０１号）に示されているＩ／Ｏパッドの直径よりも小さいことにも留意されたい。導電層を用いて基板と半導体との接続部に適切な低抵抗を得るために、不動態化層に貫通する開口の直径は適度に大きくする必要がある。実際は、導電性粉末を、可撓性非導電材料内に設けて、所望の可撓性を得て、層の全電気抵抗を増加させる。全電気抵抗は、例えば、アルミニウムを含む、本発明による応力緩衝素子の電気抵抗よりも低い。
【００６１】
本発明の発想は、標準的なウェハ製造材料および技術の利用に適したより単純なパッケージ構造を得ることであり、この構造において、応力緩衝は、好適には、平坦化層として設ける第１不動態化層を用いることによって平坦化したウェハ表面上のアルミニウム層によって行う。第１不動態化層は、好適にはスピンオングラス（ＳＯＧ：spin-on-glass）およびその後の化学機械的研磨（ＣＭＰ：chemical mechanical polishing）によって平坦化する、好適にはＳｉＯ２ で形成する。この種の平坦化はバンプを能動エリア上に配置してシリコンを節約するという利点を有する。応力緩衝上のＵＢＭは、好適には無電解ＮｉＡｕ層とする。はんだボールは単純にＵＢＭ上に配置する。
【００６２】
用語「粗さ」または「界面粗さ」は本明細書の文脈において、界面における段差の数および／または界面における段差の平均の険しさまたは傾斜を意味するものとする。つまり、段差の数または、段差の平均の険しさまたは傾斜が増加すると、この界面の粗さは増加する。この点で段差は特に半導体基板上の金属素子または相互接続トレース部によって生じる段差とする。段差の険しさおよび傾斜は特に段差の端縁または立ち上がり部分の険しさまたは傾斜を意味する。本発明の実施形態の基本的発想は、ＵＢＭの下側および／またはＢＵＭＡ層の下側に補強素子を設けることで、ＢＵＭＡ層の下側における層間に、より良い機械的連結部を設けることによって、ボンドパッド構造を補強することにある。
本発明を、以下に添付図面につきより詳細に説明する。
【図面の簡単な説明】
【００６３】
【図１】従来技術による既知のデバイスを示す説明図である。
【図２】従来技術による既知のデバイスを示す説明図である。
【図３Ａ】従来技術による既知のデバイスを示す説明図である。
【図３Ｂ】従来技術による既知のデバイスを示す説明図である。
【図４】好適な実施形態による半導体パッケージの断面の一部分を示す概略図である。
【図５】本発明の実施形態の概略図である。
【図６Ａ】本発明の実施形態の概略図である。
【図６Ｂ】本発明の実施形態の概略図である。
【図６Ｃ】本発明の実施形態の概略図である。
【図６Ｄ】本発明の実施形態の概略図である。
【図７】本発明によるパッケージの他の好適な実施形態における、応力緩衝層と、第１不動態化層を平坦化した第２不動態化層との間の界面を示す概略図である。
【図８】本発明によるパッケージの他の好適な実施形態にける、応力緩衝層と、第１不動態化層を平坦化した第２不動態化層との間の界面を示す概略図である。
【図９】本発明によるパッケージの他の好適な実施形態における、応力緩衝層と、第１不動態化層を平坦化した第２不動態化層との間の界面を示す概略図である。
【図１０】図４の実施形態のパッケージと同様の詳細図面である。
【発明を実施するための形態】
【００６４】
図中の部品は必ずしも縮尺通りではなく、むしろ本発明の原理を分かり易く示すことに重きを置く。実質的または機能的に等価または同様な特徴部分は同一の参照符号を用いて示す。
【００６５】
図１，２，３Ａおよび３Ｂは、先に説明した、従来技術によるデバイスの図である。
【００６６】
図４は、半導体基板５２上の構体５０のための応力緩衝パッケージ４９を示し、この構体５０は半導体基板５２の上側表面上に多数のＩ／Ｏパッド５４を備える。構体５０は、さらに、第１不動態化層５６を備え、この第１不動態化層５６は構体５０の能動領域を保護し、Ｉ／Ｏパッド５４を露出させる。第１不動態化層５６は、好適にはＳｉＯ２を含む。通常、窒化ケイ素の付加的な第２不動態化層５８を第１不動態化層５６上に塗布する。第２不動態化層５８は、好適には４００ｎｍよりも厚くしてピンホールを回避する。
【００６７】
第１不動態化層５６は下層の接続構体６１として作用する金属素子６１を保護する。構体または層６１は図５および６に示すように不規則な頂部側面を有する。この不規則な頂部側面は、多くの相互接続層６１を備える集積回路（ＩＣ：integrated circuit）において通常の慣行である。特に、例えばガラス-エポキシ材料のような成形化合物で外側被覆（オーバーモールド）する、ワイヤ接合チップのために、この不規則トップ側面は有利であり、成形化合物とチップとの間により良い接着が得られる。従って、このような不規則頂部側面がＣＳＰにとって有利でないことを本発明の一部としている。このような先端ＩＣにおいて相互接続構体６１は、通常、銅およびデュアルダマシンとして知られるプロセスを用いて形成する。
【００６８】
はんだボール６０は構体５０または別の電気素子を基板６２に電気的に接続するよう機能し、基板６２は接続側の端部に電極６４を設ける。Ｉ／Ｏパッド５４およびはんだボール６０は、ＵＢＭ７０および応力緩衝素子７４によって電気的に接続する。ＵＢＭ７０の外側の上方および側方に対向する表面はいわゆるボンドパッド６６を形成し、ＵＢＭ７０上にはんだボール６０を配置することを可能にする。
【００６９】
各応力緩衝素子７４は、不動態化層５６および５８の開口内に設ける第１部分６８と、第２不動態化層５８の表面７６上に延在する第２部分７２とにより構成する。第１部分６８は、当該Ｉ／Ｏパッド５４に接触するとともに、第２部分７２はＵＢＭ７０を介して当該はんだボール６０に電気的に接続する。表面７６に平行な方向における第１部分６８の寸法は、第２部分の７２の対応する方向における寸法より相当小さくする。このことを図４に明瞭に示す。この特徴の主な利点は、比較的小さいＩ／Ｏパッド５４を使用することができ、少なくともはんだボール６０の直径に適合させる必要がない点である。この現象は再不動態化とも称される。Ｉ／Ｏパッド５４下のこの領域は、通常、Ｉ／Ｏパッド５４に加わる応力のために、能動回路または相互接続構体に用いることができないので、特に有利である。Ｉ／Ｏの寸法を減少させるとき、図４に示す実施形態の場合のように、半導体基板５２のより大部分を有効利用することができる。
【００７０】
好適には、各応力緩衝素子７４は１材料のみまたは１部品のみで構成する。しかし、２つの部分６８および７２を複数の層で構成し、各層が集合して要求される特定の特性にすることも考えられる。
【００７１】
はんだボール６０はＰＣＢ６２の電極６４に対する導電接続部を形成して、ＰＣＢ６２とともに電子デバイスを形成する。
【００７２】
半導体５２のシリコンの熱膨張率はＰＣＢに用いられる材料の熱膨張率よりもはるかに小さいことは良く知られている。これは試験中およびさらなる使用中にパッケージ４９に応力をもたらす。２部品の寸法の観点から、これは特に、これに関連する図４に示すデバイスＡおよびＢの膨張差である。さらに、膨張差は、半導体基板５２の中心に位置するはんだボールよりも半導体基板５２の端縁に設けるはんだボールにおける方が大きいことは明白である。したがって、熱応力の問題は、中心におけるはんだボール６０の場合、僅かにしか影響を及ぼさない。
【００７３】
本発明の図示の実施形態によれば、上述の応力を応力緩衝素子７４によって中和する。応力の大部分は応力緩衝素子７４の部分７２によって吸収する。このことは、ある接続構体／はんだボール６０における応力が、隣接する接続構体／はんだボール６０に伝達されないことを意味する。
【００７４】
上述したように、図４に示す構成は、直列的に連結した一連のバネとしてモデル化し、熱膨張はバネの伸びを決定し、材料および層の厚さはバネ特性を決定するものとすることができる。図４において、例えば、ＵＢＭ７０に対応する比較的硬いバネを、この場合、アルミニウムの応力緩衝部分７４およびはんだボール６０に対応する、２つの比較的柔らかいバネに接続する。それゆえ、各図面はこのようなバネ組立体を２個しか示していないが、（多数のはんだボールを用いる）実用上は多数のバネ組立体を２方向に並置することは明らかである。本発明による図示の実施形態においては、一方のバネ組立体におけるバネの伸びおよび張力は、他方のバネ系の伸びおよび張力に影響を与えない。
【００７５】
既知の解決法に関しては、ＵＢＭ３６をボンドパッド４０および不動態化層３４に固定するという事実から考えて、応力緩衝層３２の相対変形による、ＵＢＭ３６の半導体に対する変形および相対移動を部分的にのみ決定するだけであることに留意されたい。結局、ＵＢＭ３６はＩ／Ｏパッドを介して半導体に固定し、結果としてＵＢＭ３６のハット形状の相対移動および／または変形を減少させることができる。
【００７６】
ＵＢＭ７０は、好適には無電解ニッケルとし、０．１５〜５μｍの範囲の厚さｄ１ を有する。ニッケルは、好適には無電解めっきプロセスを用いて塗布する。結果として、応力緩衝素子７４の部分７２の側面も被覆する。これは、応力緩衝素子７４の腐食に対する保護の点、およびはんだボール６０の有利な接触角度αを得る点の双方に関して有利である。
【００７７】
各応力緩衝素子７４は、好適にはアルミウム合金で構成する。実験によれば、良好な結果が、０．５％銅を含むアルミニウム合金および２．５μｍとする応力緩衝素子７４の部分７２の厚さｄ２ を用いることによって得られることを示した。好適には、厚さｄ２ を１〜５μｍの範囲とする。
【００７８】
好適には、個別の応力緩衝素子７４を各はんだボール６０に用い、この場合、１個のはんだボール６０内または下層の接続構体６１内における応力は、隣接するはんだボール６０および応力緩衝素子７４に伝達されない。しかし、上述のように、例えば、多数の隣接応力緩衝素子７４を、それらの間に設ける接続層（図４には示していない）を介して接続することによって、隣接はんだボール６０のグループに対して熱機械的に相互接続する応力緩衝素子７４を用いることも、考えることができる。局部的に低い熱応力であるという観点から、このシステムは、特に、半導体基板５２の中心近傍に存在するはんだボール６０に用いることができる。
【００７９】
他の好ましいこととしては、応力緩衝素子７４が平滑なまたは扁平なまたは平坦化した表面を有する第２不動態化層５８上において最も良好に機能するという事実である。そうでない場合、危険な応力集中が、応力緩衝素子７４の部分７２と第２不動態化層５８との間、およびまた下層の接続構体６１と第１不動態化層５６との間における界面で生じ、それぞれ亀裂に至る。第２不動態化層は第１不動態化層５６におけるいかなる凹みまたは粗さに追従するので、第１不動態化層５６は第２不動態化層５８に面する平滑または扁平または平坦化した表面を有するよう堆積または処理することが好ましい。第１不動態化層５６にこのような上側表面を設けるために、好適には、主材料としてＳｉＯ２ を用いて第１不動態化層５６を堆積させるとき、以下のプロセスのうち少なくとも１つ、すなわちテトラエチルオーソシリケートの堆積、ＨＤＰ法による堆積、ＳＯＧ法による堆積、を用いる。ＳｉＯ２ よりも低い誘電率を有する材料の堆積を用いることによって寄生キャパシタンスを制限することも可能である。第１不動態化層５６の表面粗さをさらに低減させるために、ＣＭＰ法を用いて第１不動態化層５６を処理して第１不動態化層５６の平滑な上側表面が得られるようにする。その結果、応力緩衝素子７４と第２不動態化層５８との間の界面粗さを、金属素子６１と第１不動態化層５６との間の界面粗さよりも小さくすることができる。
【００８０】
図５および図６Ａ〜６Ｄは本発明の実施形態の概略図である。
【００８１】
図５は、金属積層体１００をより強固にすることを示し、この場合異なる層間により良好な機械的連結を有するようにＢＵＭＡ７４の下方にプラグ１１０または「クリンクナーゲル（klinknagel）」を使用して強固にする。これらプラグ１１０は機械的目的のみを有し、電気的な目的はないものとし、これらはダミープラグ１１０である。金属積層体１００を落下試験中の機械的負荷に耐久性を持たせるために、ｌｏｗ-Ｋ金属積層体を保持する位置は、図５に示すように、主にＢＵＭＡ端縁の下方とする。図５から分かるように、図５に示した半導体部品中の積層体１００を補強するための補強構造として用いるプラグ１１０は、２つのアンカー状部分１１０ａおよび１１０ｂを有する。従って、補強素子１１０はほぼＩ字形状を有する。アンカー状部分１１０ａおよび１１０ｂは積層体１００の層１００ｄの界面１００ｃに配置する。図５の実施形態によれば、アンカー状部分１１０ａおよび１１０ｂは補強素子１１０の垂直素子１１０ｃと十分に一体化する。しかし、補強素子はＴ字型（図示しない）とすることもできる。補強素子１１０は金属半導体および／または誘電材料を含むことができる。図示の実施形態においては、補強素子１１０はほぼ金属で形成する。最も下側の補強素子１１０はポリシリコーンで形成した下側アンカー状一体部分１１０ｄを有するものとすることができる。これらプラグ１１０または「クリンクナーゲル（klink nagel）」は、以下のように形成することができ、すなわち下側の誘電層における最大限のビア構造を含む孔を有する完全金属板として、形成する。この最大量は、既知のＣＭＯＳ技術の設計規則で定められた金属密度則に適合する。例えば、ＣＭＯＳ０６５においてはこれは７５％とする。好適例を図６Ａに示す。この図面に、２つの補強構体１および２を示す。補強構体１は、ほぼΛ字状レイアウトを形成するよう互いに接続する多数のプラグ１１０を備える。Λ字の先端はＢＵＭＡ層７５の端縁１１２に指向する。補強素子１１０の垂直部分の長さは、図６Ａに示すΛ字型レイアウトにおけるすべての補強素子１１０において同一とする。さらに、上側および下側のアンカー状部分１１０ａおよび１１０ｂの長さは、それぞれ、すべてのプラグ１１０において同一とする。Λ字型レイアウトにおける同一構体をＢＵＭＡ層７４の他方の類似する端縁１１２の下方に配置する。図６Ａの実施形態の領域１は、落下衝撃に対して半導体部品全体を補強するよう作用する。これは、本発明が、落下衝撃は図６Ａの補強構体１のレイアウトに沿って顕著に力を生じるという知見に基づいているからである。
【００８２】
さらに、図６Ａの実施形態は、常に同一の長さを有する全て同一のアンカー状部分および垂直部分を有するプラグ１１０も備える、別の補強構体２を備える。やはり、構体２のすべてのプラグ１１０は互いに相互連結し、図６Ａのレイアウト２のラインに沿って作用する力に対して、最大の補強剛性を生じるようにする。レイアウト２はＴＭＣＬ負荷によって生じる力に耐えるのに特に適する。
【００８３】
図６Ｂは、本発明による他の実施形態の概略図を示す。図６Ｂの実施形態において、誘電層１１４を金属層１１６で挟む。図６Ｂの実施形態の補強構体は垂直補強素子またはワイヤ１１８を備える。これらワイヤ１１８は異なる長さを有し、誘電層１１４および金属層１１６双方と交差する。これを組み立てることによって、層１１４および１１６のサンドイッチ構造を補強する。さらに、平面から外れる方向におけるビア構造１１８の量を増加させることによって、構体全体の補強をさらに増加させることができる。これによって、最適な力を矢印１２０に沿ってボンドパッドの端縁に導くことを可能とする。
【００８４】
図６Ｃによれば、別のアイディアとして、誘電層１１４内に深いビア構造１１８を用いて、熱負荷への最適な耐性を得る。熱負荷に対するこの耐性は直接Δ（ＣＴＥ）に関係する。酸化物と銅ビア構造１１８と間におけるＣＴＥ差は、極めて大きい（３ｐｐｍ／°Ｃ対１７ｐｐｍ／°Ｃ）が、低い機械的剛性および強度を有する誘電体１１４（つまりｌｏｗ-Ｋ，ＳｉＯＣ）と銅ビア構造１１８との間では最小となる（２０ｐｐｍ／°Ｃ対１７ｐｐｍ／℃）。最適な引張強度のために、ｌｏｗ-Ｋ材料１１４の深くまで達するビア構造１１８は非常に有利である。図６Ｃは垂直方向におけるボンドパッド構造の好適形態であり、ボンドパッド負荷を下層に分散するためにこれら深いビア構造１１８を組み立てることができる方法の好適例を示している。図６Ｃに示す実施形態によれば、補強素子として設けるワイヤ１１８はアンカー状部分を持たず、金属層１１６および誘電層１１４のサンドイッチ構造の最も下側の金属層１１６に連結する。最も下側の金属層１１６の下方において、ワイヤ１１８をｌｏｗ-Ｋ誘電層１１４内に導入する。ワイヤ構造１１８の量は平面方向では増加しないが、平面から外れる方向におけるワイヤ構造の垂直長さは、最小垂直長さから最大垂直長さまで線形に増加していることが分かる。
【００８５】
熱ひずみによるビア１１８中の垂直方向の応力を低減させるために、ビア１１８は互い違い、つまり直線状にならないように適用することができる。このような構造によれば、図６Ｄに図示するように、ボンドパッド中により低い応力の熱ひずみを受けることができる。ビア１１８を互い違いに配置するとき、導電材料-ビア（金属）構造は垂直方向においてより柔らかくなる。これによって、ボンドパッドに貼り付けるワイヤを引っ張るとき、ビア中ではより低い応力を、誘電材料中ではより高い応力を備える層を介して、誘電体における応力分布を得ることができる。互い違いのビア構造は（現在／従来の）直線状に整列するビア配置と比較して非常に有利である。
【００８６】
図７〜９は応力緩衝層と第２不動態化層との間の界面を示す概略図および図面であり、本発明によるパッケージの他の好適な実施形態における第１不動態化層を平坦化している。
【００８７】
図１０は図４の実施例におけるパッケージと類似する詳細図である。本発明方法の好適な実施形態の詳細を図７〜１０につき以下に説明する。
【００８８】
応力緩衝層７４は、能動層上のバンプ（ＢＵＭＡ：BUMp on Active）とも称され、ＩＣ加工済みウェハ５２上に堆積させる。このウェハ５２の表面をある程度平坦化し、不動態化層５６および５８における亀裂を回避する。ＢＵＭＡ層７４の下側における層スタックを２層の部分で平坦化することができ、すなわち平坦化ステップは製造中に実行することができる。ＢＵＭＡ層７４はアルミニウムとするが、銅またはアルミニウム−銅のような合金で形成することもできる。
【００８９】
表面粗さは主に、最終金属層５４および６１における構造、およびＳｉＯ２ の絶縁層５６の堆積または加工方法によって生じる。
【００９０】
ウェハ５２を平坦化しないとき、図５に矢印で示したように、頂部上のＢＵＭＡ層７４は、ＴＭＣＬおよび落下でバンプ６０に加わる衝撃を、部分的にウェハ５２の表面に与えてしてしまう。ＢＵＭＡ層７４の緩衝効果によって、衝撃はウェハ５２の表面にそのまま伝達されないが、依然として、ＢＵＭＡ層７４の下側におけるＳｉＯ２の不動態化層５６およびＳｉ３Ｎ４の不動態化層５８に亀裂を生じさせるに十分な力がある。そして、このような亀裂によって、頂部金属層も損傷を受ける。図９はこのパッケージの断面図を示している。ＢＵＭＡ層７４を堆積させるＳｉ３Ｎ４の第２不動態化層５８の劣悪表面を示す。相互接続トレース部６１の最終金属層のＡｌパイル間にＢＵＭＡ層７４を堆積させることも困難である。
【００９１】
表面粗さを回避するためには、Ｉ／Ｏパッド５４および相互接続トレース部６１の最終金属層の頂部に、ＳｉＯ２ 絶縁層、すなわち第１不動態化層５６を、本発明による異なる方法で堆積および加工することができ、この堆積および加工は、例えばＨＤＰ法を使用するＳｉＯ２ の堆積によって、ＳＯＧ法を使用するＳｉＯ２ の堆積によって、またはプラズマＴＥＯＳ法を使用し、つぎにＣＭＰによる平坦化することによるＳｉＯ２ の堆積によって、行うことができる。
【００９２】
最低限の平坦化を要する第１不動態化層５６、つまり酸化ケイ素層５６を、窒化ケイ素（窒化物）の第２不動態化層５８で被覆する。この第２不動態化層５８は、好適には４００ｎｍより厚くしてより一層ピンホールの発生を回避する。この窒化物層５８は極めて強固であり、基板レベルでの試験における機械的負荷の荷重中の大きな力に耐えることができる。
【００９３】
ある程度の平坦化は、最終金属層５４および６１の頂部に堆積させるプラズマ酸化物（ＰＬＯＸ：plasma oxide）層５５上にＳｉＯ２ 層５６をＨＤＰ堆積させる場合に、得ることができる。略図および断面を図７および８に示す。図７および８はＨＤＰ法によって得た一定度の平坦性を示す。第２不動態化層５８の表面はまだ平坦ではないが、衝撃力はある程度、第２不動態化層５８の不動態化表面に追随する。このことを図７に矢印で示す。不動態化表面の傾斜は、好適には約４５度である。
【００９４】
平坦化の他の方法としてはＳＯＧ法があり、図９中にＩＮＳ（ＩＮＳ＝second interconnect：第２相互接続部）６１として示した、最終金属層６１間の空間をＳＯＧ法によってＳｉＯ２ で充填する。図９はＳＯＧを用いた平坦化の断面を示す。平坦化のこの方法を用いる図９によれば、最終金属層６１は最初に第１ＰＬＯＸ層５５で被覆する。この第１ＰＬＯＸ層５５は、表面をＳｉＯ２ とすることができるウェハ５２の頂部表面に接触することができる。図９に示すように、第１ＰＬＯＸ層５５は、ウェハ５２上のＳｉＯ２表面上に最終金属６１によって形成する構造とほとんど同じ粗さを有する。第２ステップにおいて、ＰＬＯＸ被覆した最終金属層６１間の間隙を、ＳＯＧ法によってＳｉＯ２ 層５６Ａで充填する。このＳｉＯ２層５６Ａを図９により暗い色で示す。この間隙充填方法は、僅かな粗さを有する、比較的平滑な全体表面を形成することができる。この表面を、図９に示すように相応な平滑な第２ＰＬＯＸ層５７で被覆する。第１ＰＬＯＸ層５５、ＳｉＯ２ 層５６Ａおよび第２ＰＬＯＸ層５７は第１不動態化層５６を形成する。図９に示すように、第１不動態化層５６の後者の層５７上に、Ｓｉ３Ｎ４の第２不動態化層５８を堆積させる。図９に示すように、第２不動態化層５８は、ＢＵＭＡ層７４に対して、良好に平滑である基礎を提供する。
【００９５】
ウェハ表面および特に第１不動態化層５６を平坦化する最良の方法としてはＣＭＰ法があり、このＣＭＰ法を用いて第１不動態化層５６の平坦化した断面を示す図１０から分かるように、最終金属層６１上のＳｉＯ２層５６を完全に平坦化することができる。ＣＭＰを用いる平坦化の場合、落下およびＴＭＣＬによって引き起こされる衝撃力は容易に第２不動態化層５８の平坦表面に追随することができる。
【００９６】
はんだボールを、パッケージを電気的に接続させるために、図示の実施例に用いるが、本発明による応力緩衝素子を、はんだボールを含まないパッケージ、例えばリードフレームへ接続するワイヤを備えるより便利なパッケージに使用することもできる。この利点は、応力緩衝手段を設けるのに使用するプロセスを、工場内におけるいくつかのパッケージにも使用できる点である。
【００９７】
本発明は、図面および上述の記載によって詳細に示しまた説明してきたが、この図面および記載は説明的または例示的であって、限定的なものではなく、本発明は開示した実施形態に限定されないことを認識されたい。特許請求の範囲で請求する本発明を実施しようとする当業者であれば、図面、明細書、および特許請求の範囲を検討することにより、開示した実施形態の他の変更した実施形態を理解および達成することができるであろう。
【００９８】
請求項において、用語「備える」は、他の素子またはステップを除外せず、また不定冠詞「１つの」は多数である可能性を除外しない。単一素子または他の構成単位は特許請求の範囲の請求項において列挙するいくつかの項目の機能を満たすことができる。何らかの手法を互いに異なる請求項に記載することが、これら手法の組み合わせを有利に用いることができないことを示すものではない。
【００９９】
特許請求の範囲の請求項におけるいずれの参照符号も、特許請求の範囲を限定するものと解釈すべきではない。
【図１】
2010541191.tif 000003
【図２】
2010541191.tif 000004
【図３Ａ】
2010541191.tif 000005
【図３Ｂ】
2010541191.tif 000006
【図４】
2010541191.tif 000007
【図５】
2010541191.tif 000008
【図６Ａ】
2010541191.tif 000009
【図６Ｂ】
2010541191.tif 000010
【図６Ｃ】
2010541191.tif 000011
【図６Ｄ】
2010541191.tif 000012
【図７】
2010541191.tif 000013
【図８】
2010541191.tif 000014
【図９】
2010541191.tif 000015
【図１０】
2010541191.tif 000016
【国際調査報告】
2010541191.tif 000017
2010541191.tif 000018
2010541191.tif 000019
2010541191.tif 000020
2010541191.tif 000021