(57)【要約】  １つ以上の実施形態のイメージセンサに関するシステム及び方法は、ドナー半導体ウエハ上に半導体膜の剥離層を形成するためにドナー半導体ウエハにイオン注入プロセスを施す工程、電気分解を用いて剥離層と絶縁体基板の間に陽極接合を形成する工程、剥離層を絶縁体基板に移載するためにドナー半導体ウエハから剥離層を分離する工程、及び剥離層に近接する複数のイメージセンサ要素構造を形成する工程を含む。電気分解を用いて陽極接合を形成する工程は、ドナー半導体ウエハに取り付けられた絶縁体基板及び剥離層への熱、圧力及び電圧の印加を含むことができる。イメージセンサデバイスは、絶縁体基板、半導体膜、絶縁体基板と半導体膜の間の陽極接合及び複数のイメージセンサ要素構造を有する。半導体膜は実質的に単結晶のドナー半導体ウエハの剥離層を含むことが好ましい。
2010503991.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサにおいて、
絶縁体基板、
半導体膜、
前記半導体膜と前記絶縁体基板の間の陽極接合、及び
前記半導体膜に近接する複数のイメージセンサ要素構造、
を有することを特徴とするイメージセンサ。
【請求項２】
前記絶縁体基板が第１のイオン空乏化域を有し、前記半導体膜が第２のイオン空乏化域を有することを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記陽極接合の領域が界面領域を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項４】
前記界面領域が混成領域及び空乏領域を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項５】
前記半導体膜と前記絶縁体基板の間に導電領域をさらに有することを特徴とする請求項１に記載のイメージセンサ。
【請求項６】
前記導電領域が裏面コンタクト領域及び導電ウインドウ領域の内の１つ以上を含み、
前記裏面コンタクト領域が、アルミニウム、チタン、ニッケル、タングステン、インジウム、モリブデン、金、白金、パラジウム、ガリウム、スズ、アンチモン、銀、ゲルマニウムまたはケイ化物を含み、
前記導電ウインドウ領域が、スズドープ酸化インジウム、アルミニウムドープ酸化亜鉛、ホウ素ドープ酸化亜鉛またはカーボンナノチューブを含む、
ことを特徴とする請求項５に記載のイメージセンサ。
【請求項７】
前記半導体膜が、ｎ型半導体層、ｐ型半導体層、または少なくとも１つのｎ型ドープ領域及び少なくとも１つのｐ型ドープ領域を有する半導体層を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項８】
前記半導体膜が実質的に単結晶のドナー半導体ウエハの剥離層を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項９】
前記複数のイメージセンサ要素構造が、少なくとも１つのｎ型ドープ領域、少なくとも１つのｐ型ドープ領域、少なくとも１つの導電領域、少なくとも１つのゲート及び回路構造を含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項１０】
前記イメージセンサが裏面光入射型電荷結合素子または裏面光入射型アクティブピクセルセンサを含むことを特徴とする請求項１に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に絶縁体基板への半導体層の移載及び陽極接合形成を含む、改善されたプロセスを用いる、実質的に単結晶の薄膜を有することが好ましい、イメージセンサに関係するシステム、方法及び装置に関する。
【背景技術】
【０００２】
デジタル撮像は、民生、工業、科学及び医学の撮像分野における応用にともない、近年における基幹技術となっている。固体イメージセンサは、ビデオカメラ、Ｘ線装置及び、ハッブル望遠鏡のような、科学用途に用いられる。２つの主要な撮像技術は基本的に同じ原理、すなわち、スペクトルの可視領域及び近ＩＲ領域の光子にさらされたときの半導体の光起電力応答に基づいている。放出される電子の数は光強度に比例する。
【０００３】
イメージセンサは、光子を蓄積電荷に変換する、絶縁体上半導体（ＳＯＩ）構造のような半導体構造の特定の目的に合わせられた形態である。一般に、イメージセンシングには、光吸収材料内の電荷キャリア（電子及び正孔）の光生成、電荷を伝えるであろう導電コンタクトへの電荷キャリアの分離及び電荷の測定が含まれる。イメージセンサは一般に、電荷結合素子（ＣＣＤ）及び相補対称／金属−酸化物−半導体（ＣＭＯＳ）技術に基づくアクティブピクセルセンサ（ＡＰＳ）の２つのタイプの内の一方に属する。
【０００４】
ＡＰＳのフォトダイオードの場合、イメージセンサのピクセルは普通、ｐ-ｎ接合（"ｐ"は正を表し、"ｎ"は負を表す）として構成される。ｐ-ｎ接合は機能的にはｐ型半導体層に直接に接しているｎ型半導体層であり、半導体は例えばシリコンである。ＣＣＤのキャパシタの場合、ｐ-ｎ構成またはｐ-ｉ-ｎ構成の変化形が普通であり、ここで"ｉ"は、バッファとしてｐ型層とｎ型層を隔てる"真性"半導体を指す。絶縁体層を用いて誘電体としてはたらかせることができる。実際上、ｐ-ｎ接合はｐ型ウエハの一方の面にｎ型ドーパントを拡散する（またはｎ型ウエハの一方の面にｐ型ドーパントを拡散する）ことによって作成される。
【０００５】
図１０Ａ，１０Ｂ，１０Ｃ及び１０Ｄを参照すれば、それぞれのブロック図が従来技術の、ウエル−基板接合ダイオード、拡散−ウエルダイオード、双方向性光検出器及び光ゲートの、前面光入射型イメージセンサ構造を示している。ｐ型シリコン部がｎ型シリコン部に密接していると、入射光は高電子濃度領域（接合のｎ型側）から低電子濃度領域（接合のｐ型側）への電子の拡散をおこさせる。電子がｐ-ｎ接合をわたって拡散すると、電子はｐ型側で正孔と再結合する。
【０００６】
この拡散により、接合の両側直近の電荷の不均衡による電場が生じる。ｐ-ｎ接合にかけて確立された電場は、接合にわたって一方向にしか電流を流さないダイオードを形成する。電子はｎ型側からｐ型側にわたることができ、正孔はｐ型側からｎ型側にわたることができる。この接合にかけて電子が拡散した領域は、もはや可動電荷キャリアが全く含まれていないから、空乏領域と呼ばれる。この領域は「空間電荷領域」としても知られる。
【０００７】
イメージセンサは、コンピュータチップ及びメモリチップのような他の半導体デバイスと同じプロセス技術及び製造技術の多くを共有する。これまで、そのような絶縁体上半導体（ＳＯＩ）構造に最も普通に用いられてきた半導体材料はシリコンであった。そのような構造は文献において絶縁体上シリコン構造と称され、そのような構造にも略称「ＳＯＩ」が適用されてきた。ＳＯＩ技術はイメージセンサに対してだけでなく、高性能薄膜トランジスタ及び、アクティブマトリックスディスプレイのような、ディスプレイに対しても益々重要になっている。ＳＯＩ構造は、絶縁性材料上に実質的に単結晶のシリコンの（一般には０.０５〜０.３μｍ（５０〜３００ｎｍ）厚であるが、５μｍ（５０００ｎｍ）もの厚さの場合もある）薄層を有することができる。
【０００８】
バルクＳｉの使用にともなう主要な問題はコスト及び高品位シリコンの供給及びその利用率である。大規模商業生産手法の１つはスクリーン印刷多結晶シリコンチップの作成である。しかし、多結晶シリコンはイメージセンサには不利である。代表的な２００μｍ厚のバルク結晶Ｓｉまたはｐ-Ｓｉのチップでは、ボウルまたはキャストインゴットからのウエハの切出しによる切代損失がほぼ３０％であり、総コストにかなり寄与する。半導体工業で用いられる単結晶ウエハからは優れたイメージセンサを作成することができるが、大量生産にとって費用が大きな問題である。
【０００９】
したがって、コストの観点から薄膜の使用が特に注目される。薄膜イメージセンサでは従来のウエハベースイメージセンサに比較して原材料（シリコンまたはその他の光吸収体）の使用量が１％未満になる。特に有望な技術の１つはガラス基板上結晶シリコン薄膜である。この技術は、光電材料としての結晶シリコンの利点を、薄膜手法の使用によるコスト節減とともに利用する。すなわち、上述した低コストガラス基板上構造はいずれも、イメージセンサに向けられていない。したがって、従来技術にともなう問題を克服する、低コストで透明なガラス基板に基づくイメージセンサに向けられたプロセス及び製品が望まれる。
【００１０】
薄膜の使用にかかわる課題は特定の技術に依存して変わり得る。現在開発されている様々な薄膜技術はイメージセンサの形成に必要な光吸収材料の量（または重さ）を低減する。これにより、プロセスコストが（シリコン薄膜の場合）バルク材料のプロセスコストより低減され得る。対照的に、ワイアソー引きバルクＳｉを用いるイメージセンサの作成では出来合いのＳｉのかなりの無駄が生じる。
【００１１】
マイクロエレクトロニクス製作に対するいくつかの改善を、何らかの改変を施して、イメージセンサ製作に適用できるとすれば、高められたフィルファクタ、高められた量子効率及び低減されたコストのような、イメージセンサに特有の利点を提供できる、イメージセンサに適用可能な新規で改変された半導体製作技法を見極めることが望ましい。
【００１２】
マイクロエレクトロニクス半導体の世界では、議論を容易にするために、デバイスが絶縁体上半導体（ＳＯＩ）と呼ばれることが多い。本明細書に用いられるように、ＳＯＩ構造への言及は技術の説明を容易にするためになされ、決して、本発明の範囲を限定する目的はなく、また限定すると解されるべきではない。略称ＳＯＩは、本明細書において、ガラス上シリコン（ＳｉＯＧ）構造のような、絶縁体上シリコン構造を含むが、これには限定されない、絶縁体上半導体構造を全般的に指すために用いられる。同様に、略称ＳｉＯＧは、ガラス上シリコン構造を含むが、これには限定されない、ガラス上半導体構造を全般的に指すために用いられる。呼称ＳｉＯＧには、ガラス-セラミック上シリコン構造を含むが、これには限定されない、ガラス-セラミック上半導体構造を含める目的もある。略称ＳＯＩはＳｉＯＧ構造を包含する。
【００１３】
ＳＯＩ構造のウエハを得る様々な方法には、（１）格子整合基板上へのシリコン（Ｓｉ）のエピタキシャル成長、（２）ＳｉＯ２の酸化物層が既に形成されている別のシリコンウエハへの単結晶シリコンウエハの接合及びこれに続く上部ウエハの、例えば、０.０５〜０.３μｍ（５０〜３００ｎｍ）単結晶シリコン層への研磨またはエッチング及び（３）水素イオンまたは酸素イオンが注入されて、酸素イオン注入の場合はＳｉで覆われたシリコンウエハ内の埋込酸化物層が形成され、水素イオン注入の場合は一方のＳｉウエハから薄いＳｉ層が分離（剥離）されて酸化物層をもつ他方のＳｉウエハに接合される、イオン注入法がある。
【００１４】
前者の２つの方法、エピタキシャル成長及びウエハ−ウエハ接合形成では、コスト及び／または接合強度と耐久性に関して満足できる構造が得られていない。イオン注入を含む後者の方法はある程度注目され、特に、水素イオン注入は、必要な注入エネルギーが一般に酸素イオン注入のエネルギーの５０％より低く、必要なドーズ量が２桁小さいことから、有利であると見なされている。
【００１５】
例えば、基板に熱的に接合された剥離単結晶シリコン膜を得るために、熱接合剥離プロセスを用いることができる。そのような熱接合剥離プロセスは、平坦面を有するシリコンウエハに、（ｉ）シリコンウエハの下部領域と薄いシリコン膜を構成する上部領域を定める微細気泡層を形成するイオンを用いるシリコンウエハの面のボンバードによる注入工程、（ii）シリコンウエハの平坦面を（絶縁性酸化物材料のような）硬質材料層と接触させる工程、及び（iii）イオンボンバード実施時の温度より高温におけるシリコンウエハと絶縁性材料の集成体に熱処理を施す第３段階工程を含む。第３段階では、薄いシリコン膜と絶縁性材料を接合させ、微細気泡に圧力効果を生じさせて薄いシリコン膜とシリコンウエハの残余本体の間の剥離分離を生じさせるに十分な温度が用いられる。しかし、高温工程であるため、このプロセスは低コストのガラスまたはガラス-セラミックの基板に適合しない。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
したがって、先進ＳＯＩ構造製作プロセスの利点をイメージセンサ製作の要件に合せ、同時に先進ＳＯＩ構造製作プロセスの欠点を最小限に抑えることが望ましいであろう。
【課題を解決するための手段】
【００１７】
本発明の１つ以上の実施形態にしたがえば、イメージセンサデバイスを形成するシステム、方法及び装置は、剥離層の形成工程及び剥離層の絶縁体基板への移載工程を含む。剥離層はドナー半導体ウエハから形成することができる。ドナー半導体ウエハ及び剥離層は実質的に単結晶の半導体材料からなり得ることが好ましい。剥離層は、絶縁体基板への移載に先立って形成された、導電層のような、１つ以上のイメージセンサ要素構造または領域を有することができる。
【００１８】
剥離層の移載工程は、好ましくは、剥離層と絶縁体基板の間の、電気分解による、陽極接合の形成工程及び、これに続く、熱−機械的応力を用いるドナー半導体ウエハからの剥離層の分離工程を含むことができる。剥離層の分離工程は、これによって、少なくとも１つの裂開面を露出させることができる。少なくとも１つのイメージセンサ要素構造または領域は、剥離層が絶縁体基板に移載された後に、剥離層内、剥離層上または剥離層上方に形成することもできる。剥離層移載工程の前または後に１つ以上の仕上プロセスを実施することができる。仕上プロセスの実施によりイメージセンサ要素構造を形成することができる。例えば、少なくとも１つの裂開面に、１つ以上のイメージセンサ要素構造を形成できることが好ましい、少なくとも１つの仕上プロセスを施すことができる。
【００１９】
剥離層の形成工程は、ドナー半導体ウエハの注入面にイオン注入プロセスを施す工程を含むことができる。剥離層の形成工程はさらに接合形成工程前に剥離層を清浄にするため、または接合形成工程前に少なくとも１つのイメージセンサ要素構造を形成するためのような、１つ以上の仕上プロセスを用いる工程を含むことができる。接合形成工程前のイメージセンサ要素構造の形成工程は、注入面にイオン注入プロセスを施す前または施した後に行うことができる。
【００２０】
１つ以上の実施形態において、接合形成工程は、絶縁体基板及びドナー半導体ウエハの少なくとも一方を加熱する工程、絶縁体基板をドナー半導体ウエハの剥離層に直接または間接に接触させる工程、及び接合形成をおこさせるために絶縁体基板とドナー半導体基板にかけて電位差を印加する工程を含むことができる。絶縁体基板及び半導体ウエハの温度は絶縁体基板の歪点から約１５０℃の範囲内まで高めることができる。絶縁体基板及び半導体ウエハの温度は相異なるレベルまで高めることができる。絶縁体基板と半導体基板にかかる電位差は約１００〜１００００ボルトの間とすることができる。
【００２１】
ドナー半導体ウエハからの剥離層の分離は、実質的にドナー半導体ウエハ内の剥離層の境界を定めているイオン注入帯において破断が生じるように、接合された絶縁体基板、剥離層及びドナー半導体ウエハを冷却することによって誘起される応力を用いて行うことができる。加熱及び冷却が、イオン注入帯のその周囲のウエハとは異なる熱膨張係数と相まって、剥離層のイオン注入帯における裂開及びドナー半導体ウエハからの分離をおこさせる。この結果、絶縁体に接合された半導体薄膜が得られる。
【００２２】
少なくとも１つの裂開面にはドナー半導体ウエハの第１の裂開面及び剥離層の第２の裂開面を含めることができる。ドナー半導体ウエハにともなう第１の裂開面に関して、再使用のためのドナー半導体ウエハの調製工程を仕上プロセスに含めることができる。剥離層にともなう第２の裂開面に関して、イメージセンサデバイスの完成工程を仕上プロセスに含めることができる。
【００２３】
本発明の１つ以上の好ましい実施形態にしたがえば、新規のイメージセンサは、透明なガラスまたはガラスセラミックの基板上のＧｅ，ＳｉまたはＧａＡｓの単結晶膜に基づくことができる。ＧａＡｓベースセンサの場合、さらなる利点として、基板と単結晶ＧａＡｓ層の間にゲルマニウム層を入れることができる。ゲルマニウム層は、多接合イメージセンサの最下層（すなわち裏面コンタクト層）として基板を用いるために、ドープすることができる。ガラスまたはガラス-セラミックの基板は、Ｇｅ，Ｓｉ，ＧａＡｓまたはＧｅ/ＧａＡｓと膨張整合させることができる。米国特許出願公開第２００４/０２２９４４４号明細書に説明される電気分解ベース陽極接合形成プロセスにより、ガラスまたはガラス-セラミックの基板上に強固に密着したＳｉ，Ｇｅ，ＧａＡｓまたはＧｅ/ＧａＡｓ膜の単結晶層を得ることができる。
【００２４】
プロセスは、初めに、半導体ウエハ、例えばＧｅ，ＳｉまたはＧａＡｓのウエハの水素または水素とヘリウムの注入を含み、ＧａＡｓの場合にはおそらく、続いてＧａＡｓウエハの表面上にゲルマニウム膜が被着されることになる。シリコンのバンドギャップはゲルマニウムより大きいため、シリコンベースフォトダイオードで発生するイメージ雑音はゲルマニウムベースフォトダイオードより少ないが、ゲルマニウムフォトダイオードはほぼ１μｍより長い波長に用いられるに違いない。Ｇｅ，ＳｉまたはＧｅ被覆ＧａＡｓのウエハは次いでガラス基板に接合され、続いてＧｅ，Ｓｉ，ＧａＡｓまたはＧａＡｓ/Ｇｅの薄膜構造が分離される。このようにして得られたＳＯＧ構造は研磨して、半導体の損傷領域を除去し、高品位単結晶層を表面に出すことができる。このＳＯＧ構造は、所望のイメージセンサを形成するための、以降の、Ｓｉ，Ｇｅ，ＧａＡｓ，ＧａＩｎＰ２，ＧａＩｎＡｓ等の複数の層のエピタキシャル成長のためのテンプレートとして用いることができる。ガラスは、半導体層に膨張整合されるだけでなく、以降の層成長条件に耐えるに十分に高い歪点も有することができる。
【００２５】
既知のイメージセンサアーキテクチャには、ｐ型-真性-ｎ型（ｐ-ｉ-ｎ）接合、金属-絶縁体-半導体（ＭＩＳ）接合、いわゆる「縦続」接合、多接合及び複雑ｐ-ｎ多層構造を含む、数多くの構造があるが、本発明はそれらの構造に限定されない。単接合対複接合のような、所望の製品特性にしたがうイメージセンサデバイスを作成することは、イメージセンサ技術の当業者の能力の範囲内にある。同様に、半導体材料内の適するイオン侵入深さを考慮して、１つ以上のイメージセンサ要素構造をイオン注入の前または後で、あるいは移載の後に作成するかどうかは当業者の能力の範囲内の判断である。
【００２６】
ドナー半導体ウエハは、実質的に単結晶のドナー半導体ウエハを含み、必要に応じてドナー半導体ウエハ上に被着されたエピタキシャル半導体層を含む、構造の一部とし得ることに注意されたい。したがって、剥離層（例えば、絶縁体基板に接合され、ドナー半導体構造から分離された層）は実質的に単結晶ドナー半導体ウエハ材料から形成することができる。あるいは、剥離層は実質的にエピタキシャル層から形成することができる（また単結晶半導体ウエハ材料のいくらかも含むことができる）。
【００２７】
本発明の利点は、既存のＳＯＩプロセスに関連する、詳細な技術的説明を読んだ後に最善に理解される。とはいえ、主要な利点には、イメージセンサ構造の多様性、より薄いシリコン膜、結晶品位がより高いより一様なシリコン膜、より高速な製造スループット、改善された製造歩留、低減された汚染、及び大形基板への拡張適用可能性がある。これらの利点は当然コスト低減に結びつく。
【００２８】
複雑な構造はドナー半導体基板上に高温プロセスで作成できるから、イメージセンサ構造は変えることができる。したがって、得られる高性能センサは、例えば、残余層の被着及び回路を完成するに必要ないずれかのパターン形成により、低コストガラス基板に移載して完成することができる。
【００２９】
本発明により、半導体の必要な厚さ（Ｓｉについては約１０〜３０μｍであり、ＧａＡｓのような直接遷移バンドギャップ半導体については１〜３μｍ）だけを用いることが可能になる。膜厚は様々なＭＯＳＦＥＴ構造及び撮像に用いられる様々な光スペクトルへの適性に関して選ぶことができる。非常に薄い膜については制御が困難な損傷面除去のための研磨が後に施される、より厚いシリコン膜の絶縁体基板への移載とは対照的に、本発明で説明されるようなプロセスでは、材料が僅かしか除去されず、薄いシリコン膜の直接移載が可能になり、必要に応じて後に膜を被着または成長させてさらに厚くすることが可能になる。薄膜の使用及び膜厚制御能力により、様々な光スペクトルへのイメージセンサの感度及び選択性を制御でき、雑音、スミア及びボケを低減できる能力も改善される。
【００３０】
一様な膜が極めて望ましい。やはり、本プロセスでは材料が僅かしか除去されないから、シリコン膜厚一様性はイオン注入によって決定される。これは、約１ｎｍの標準偏差によって、極めて一様であることが示される。対照的に、研磨では一般に除去量の５％の膜厚偏差が生じる。
【００３１】
要求は高まり続けているから、より速いスループットが肝要である。しかし、ＳｉＯＧ作成に合せられた研磨技術では、プロセス時間が数１０分のオーダーになり、炉アニールは数時間になり得る。膜をより一様にすることで、イメージセンサにおける研磨工程または炉アニール工程の必要が軽減される。
【００３２】
製造歩留の向上も無駄及びコストの低減に重要である。ワイアソー切代損失を回避することにより、材料の無駄をかなり低減できる。同様に、高価なドナー半導体ウエハを研磨して何度も再利用できる。薄膜を用いることにより、同様に材料消費量をかなり低減できる。ＳＯＩ構造の研磨工程が回避されれば、総合製造歩留の向上が期待される。これは、特に研磨プロセスの工程歩留が、予想されるように、低い場合にあてはまる。膜の結晶性のため、プロセスウインドウが広くなることが期待され、したがって歩留が高くなることが期待される。
【００３３】
ＳＯＩは敏感であるため、汚染が性能に悪影響を与えるから、汚染の低減が極めて望ましい。これを念頭におけば、層厚低減のための研磨スラリーによる研磨工程の必要の回避は汚染の可能性を低める。さらに、炉アニールの必要を回避することにより、長時間の熱アニールプロセス中におこり得る汚染物の拡散も回避される。これは撮像デバイスの効率に重要な要件を果たし得る。
【００３４】
本プロセスは大面積に拡張適用可能である。顧客の要求する基板寸法は大きくなるから、この拡張適用性はおそらく製品寿命を延ばす。より大形のイメージセンサでは分解能が高まり、暗視及び天文学を含む応用におけるような、限られ得る、利用可能な光の最大使用が可能になる。対照的に、表面研磨工程及び炉アニール工程は基板が大形になるほど益々困難になる。
【００３５】
詳しくは、本発明の好ましい実施形態の主要な利点には、
（１）（以前から用いられているシリコンのような）より高価な他の半導体膜または従来技術で説明されている熱的に不整合のセラミック基板に比して、低コストで膨張整合されたガラスまたはガラス-セラミックの基板の使用、
（２）従来技術で用いられる多結晶テンプレートと異なり、効率の高いイメージセンサ要素構造のための、格子整合された欠陥の非常に少ない半導体層を形成するためのテンプレートとして用いられる、ガラス基板上のＳｉ，Ｇｅまたは多層ＧａＡｓ/Ｇｅの単結晶層の存在、
（３）改善された裏面光入射及び量子効率を含む、モジュール作成及び利用におけるフレキシビリティを可能にする基板の透明性、
（４）ガラスとイメージセンサの残余部分の間に接着剤が無い（干渉無し、不安定性無し、追加作業またはコスト無し、等）
（５）ガラス基板で与えられる保護によるイメージセンサの機械的耐久性、
（６）半導体膜と絶縁体基板の間の強固な陽極接合によるイメージセンサの機械的耐久性、及び
（７）以前には実用にならないかまたは不可能であったイメージセンサ構造を達成するための設計及び作成のフレキシビリティ、
がある。
【００３６】
その他の態様、特徴、利点等は、当業者には本明細書において本発明の説明が添付図面とともになされたときに明らかになるであろう。
【図面の簡単な説明】
【００３７】
【図１Ａ】図１Ａは、本発明の１つ以上の実施形態にしたがう、ウエル−基板接合ダイオードの、例示的な裏面光入射型イメージセンサ構造を示すブロック図である。
【図１Ｂ】図１Ｂは、本発明の１つ以上の実施形態にしたがう、拡散−ウエル板接合ダイオードの、例示的な裏面光入射型イメージセンサ構造を示すブロック図である。
【図１Ｃ】図１Ｃは、本発明の１つ以上の実施形態にしたがう、双方向性光検出器の、例示的な裏面光入射型イメージセンサ構造を示すブロック図である。
【図１Ｄ】図１Ｄは、本発明の１つ以上の実施形態にしたがう、光ゲートの、例示的な裏面光入射型イメージセンサ構造を示すブロック図である。
【図２Ａ】図２Ａは、本発明の１つ以上の実施形態にしたがう、イメージセンサＳＯＩ構造を作成するために実行することができるプロセス工程を示すフローチャートである。
【図２Ｂ】図２Ｂは、本発明の１つ以上の実施形態にしたがう、イメージセンサＳＯＩ構造を作成するために実行することができるプロセス工程を示すフローチャートである。
【図２Ｃ】図２Ｃは、本発明の１つ以上の実施形態にしたがう、イメージセンサＳＯＩ構造を作成するために実行することができるプロセス工程を示すフローチャートである。
【図３Ａ】図３Ａは本発明の１つ以上の実施形態にしたがうプロセスを用いて形成される中間構造を示すブロック図である。
【図３Ｂ】図３Ｂは本発明の１つ以上の実施形態にしたがうプロセスを用いて形成される中間構造を示すブロック図である。
【図３Ｃ】図３Ｃは本発明の１つ以上の実施形態にしたがうプロセスを用いて形成される中間構造を示すブロック図である。
【図４Ａ】図４Ａは本発明の１つ以上の実施形態にしたがうプロセスを用いて形成される中間構造を示すブロック図である。
【図４Ｂ】図４Ｂは本発明の１つ以上の実施形態にしたがうプロセスを用いて形成される中間構造を示すブロック図である。
【図５Ａ】図５Ａは本発明の１つ以上の実施形態にしたがうプロセスを用いて形成される中間構造を示すブロック図である。
【図５Ｂ】図５Ｂは本発明の１つ以上の実施形態にしたがうプロセスを用いて形成される中間構造を示すブロック図である。
【図６】図６は本発明の１つ以上の実施形態にしたがうプロセスを用いて形成される中間構造を示すブロック図である。
【図７】図７は本発明の１つ以上の実施形態にしたがうプロセスを用いて形成される完成に近い構造を示すブロック図である。
【図８Ａ】図８Ａはイメージセンサ構造の形成のためのシステムにおけるプロセス工程を示すフローチャートを示す。
【図８Ｂ】図８Ｂはイメージセンサ構造の形成のためのシステムに用いられる集成装置を示すブロック図である。
【図９】図９は本発明の１つ以上の実施形態にしたがうイメージセンサを簡略化して示す。
【図１０Ａ】図１０Ａは従来技術の、ウエル−基板接合ダイオードの、前面光入射型イメージセンサ構造を示すブロック図である。
【図１０Ｂ】図１０Ｂは従来技術の、拡散−ウエルダイオードの、前面光入射型イメージセンサ構造を示すブロック図である。
【図１０Ｃ】図１０Ｃは従来技術の、双方向性光検出器の、前面光入射型イメージセンサ構造を示すブロック図である。
【図１０Ｄ】図１０Ｄは従来技術の、光ゲートの、前面光入射型イメージセンサ構造を示すブロック図である。
【発明を実施するための形態】
【００３８】
本発明の様々な態様を例示する目的のため、現在好ましい形態が、同様の参照数字は同様の要素を示す、簡略な図面に示されているが、図示される精確な構成または機器によって、またはそれらには、本発明が限定されず、添付される特許請求の範囲によってのみ限定されることは当然である。図面は比例尺で描かれておらず、図面の態様は互いに比例関係にはない。
【００３９】
イメージセンサのタイプ
イメージセンサは一般に、電荷結合素子（ＣＣＤ）及び相補対称金属−酸化物−半導体（ＣＭＯＳ）技術に基づくアクティブピクセルセンサ（ＡＰＳ）の２つのタイプの一方に属する。電荷結合素子（ＣＣＤ）はリンクまたは結合された感光性コンデンサのアレイを含む集積回路からなるイメージセンサである。外部回路の制御の下に、それぞれのコンデンサはその電荷を隣のどちらかのコンデンサに転送できる。アレイが画像に露光されると、制御回路がそれぞれのコンデンサにそれぞれの内容をそれぞれの隣のコンデンサに転送させる。アレイの最後のコンデンサは、電荷を電圧に変換する、増幅器に電荷を投入する。このプロセスを反復することにより、制御回路はアレイの全内容を変化する電圧に変換し、この電圧をサンプリングし、デジタル化して、メモリに格納する。格納された画像は、プリンタ、記憶装置またはビデオディスプレイに転送することができる。
【００４０】
最も普通のＣＣＤアーキテクチャには、フルフレーム型、フレーム転送型及びインターライン型があり、それぞれシャター動作の問題に異なる手法で対応している。フルフレーム型デバイスでは、撮像エリアの全てがアクティブであり、電子シャッターはない。このタイプのセンサには機械的シャッターを付加しなければならず、さもなければ、デバイスにクロックがかけられる、すなわち読み出しが行われると画像にスミアが生じるであろう。
【００４１】
フレーム転送型ＣＣＤでは、シリコン領域の半分が不透明マスク（一般にアルミニウム）で覆われる。画像は、スミアを許容できる数％に抑えて、撮像領域から不透明領域または格納領域に迅速に転送することができる。この画像は次いで、新しい画像が活性領域に積分または露光されている間に、低速で格納領域から読み出すことができる。フレーム転送型デバイスは一般に機械的シャッターを必要とせず、初期の放送用固体カメラに普通のアーキテクチャであった。フレーム転送型アーキテクチャの不利な面は等価なフルフレーム型デバイスの２倍のシリコン表面積が必要であり、したがっておよそ２倍のコストがかかることである。
【００４２】
インターライン型アーキテクチャはフレーム転送の概念をさらに一歩拡張して、イメージセンサを１ラインおきに格納のためにマスクする。インターライン型ＣＣＤでは、撮像領域から格納領域への転送に１つのピクセルシフトしか行う必要がなく、したがって、シャッター時間を１マイクロ秒未満とすることができ、スミアは基本的に排除される。しかし、この場合は撮像領域が「フィルファクタ」をほぼ５０％まで低下させ、実効量子効率を等価な量だけ落とす、不透明ストリップで覆われているから、利点はコスト以外にはない。フィルファクタは、感光表面積に入射する光の、対全イメージセンサ到達光比率であり、あるいはフィルファクタは光に感度があるピクセル面積の百分比である。実効量子効率はセンサに到達する光の内の画像生成のために光電変換される光の比率である。現在の構造は、光を不透明領域から離して活性領域上に導くためにインターライン型ＣＣＤの表面にマイクロレンズを付加することで、この有害な性質に対処している。マイクロレンズはフィルファクタを、ピクセル寸法及びシステムの全体光学設計に依存して、９０％ないしさらに高い値にまで戻すことができる。
【００４３】
対照的に、アクティブピクセルセンサ（ＡＰＳ）は、それぞれが光検出器だけでなく３つ以上のトランジスタも有する、ピクセルのアレイを含む集積回路からなるイメージセンサである。光検出器は通常はフォトダイオードであるが、光ゲートが用いられるデバイスもあり、相関二重サンプリングの使用によって雑音をさらに低くすることができる。光はフォトダイオードの「寄生」容量に電荷の蓄積すなわち積分を生じさせ、入射光に関連する電圧変化を発生させる。
【００４４】
第１のトランジスタＭｒｓｔはデバイスをリセットするためのスイッチとしてはたらく。このトランジスタをオンにすると、フォトダイオードは電源ＶＲＳＴに有効に接続され、全積分電荷が除去される。リセットトランジスタがｎ型である場合、ピクセルはソフトリセットで動作する。第２のトランジスタＭｓｆは、蓄積電荷を除去せずにピクセル電圧の読出しを可能にする増幅器である、（特にソースフォロアの）バッファとしてはたらく。その電源ＶＤＤは一般にリセットトランジスタの電源に結合される。第３のトランジスタＭｓｅｌは行ライン選択トランジスタである。このトランジスタは読出エレクトロニクスによるピクセルアレイの単一行ラインの読出しを可能にするスイッチである。
【００４５】
ＡＰＳは一般に行ライン及び列ラインに並べられた２次元ピクセルアレイを有し、与えられた行ラインのピクセルはリセット線を共有し、よって行ライン全体が一度にリセットされる。行ラインのそれぞれのピクセルの行選択線も一つに結合され、与えられたいずれかの列ラインのそれぞれのピクセルの出力も同様である。与えられた時刻には１つの行ラインしか選択されないから、出力線に対する競合はおこらない。別の増幅器回路が一般に列ラインベースで適用される。
【００４６】
イメージセンサの電荷を測定するため、ｎ型ウエル及びｐ型ウエルの一方にまたはいずれにもオーミック金属−半導体コンタクトが形成され、電極が外部メータに接続される。ｎ型側で生成される、すなわち接合によって「収集」され、ｎ型側に掃き寄せられた電子は、露光中に蓄積し、次いで出力し、読み出して、シャッター動作中にリセットすることができる。リセット電圧の印加は、ｐ型領域において電子−正孔対として生成されたか、またはｎ型領域での生成後にｎ型領域から接合をわたって掃き寄せられた正孔との電子の再結合をおこさせることによって蓄積電荷を放電する。
【００４７】
ＡＰＳは通常のＣＭＯＳプロセスで作成できるから、ＡＰＳはＣＣＤの安価な代替として現れている。ＣＭＯＳはマイクロチップ製造の最も有力な技術であるから、ＣＭＯＳイメージセンサは作成に比較的費用がかからず、信号状態調整回路を同じデバイスに組み込むことができる。後者の利点は、減少させてはいるが未だに問題である、雑音に対するＡＰＳの比較的大きな感受率の緩和に役立つ。ＡＰＳの雑音感受率は，ＣＣＤのアレイ全体に対する１つの高品位増幅器の使用とは対照的に、それぞれのピクセルにおける低品位増幅器の使用による。ＡＰＳはＣＣＤより消費電力が低いという利点も有するが、ＣＣＤはＡＰＳより感度が高く、ダイナミックレンジが広い。したがって、ＣＣＤは、性能が根本的に重要である、天文学撮像のような場合に好ましく、一方ＡＰＳは、性能より総コストが重視される、カメラ付電話のような、民生用途に好ましい。
【００４８】
イメージセンサの構造
イメージセンサは普通、感光区画及び回路区画を有する。一般には感光区画が先に形成されるから、感光区画はイメージセンサの裏面として知られる側に接する。同様に、回路区画は後から感光区画の上部に形成されることが多く、よって回路区画はイメージセンサの前面側に接する。前面光入射撮像において、光は前面に入り、回路自体に邪魔されない限り回路区画を通過して、感光区画に入る。裏面光入射撮像において、光は裏面に入って、回路に邪魔されずに、感光区画に直接入る。
【００４９】
これまでは、回路が光を遮り、フィルファクタを下げていても、前面撮像が普及技術であった。ＣＭＯＳ技術は、それぞれのピクセルに組み込まれた３つの金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のための吸収損失により量子効率が低くなるため、前面撮像ではＣＣＤに比して不利である。入射光をＭＯＳＦＥＴの間に集束させることによってフィルファクタを高めるためにマイクロレンズアレイが適用される場合もあるが、これはデバイスコストを高め、画像品位に別の有害な効果を有する。
【００５０】
裏面撮像も多年にわたり実施されてはいる。しかし、要求性能が高くなるにつれて、裏面撮像技術はさらに開発が進められており、将来の最有力技術になり得る。裏面光入射では、フィルファクタが１００％になり得るピクセルを形成することで吸収損失が排除され、Ｘ線から近赤外の波長（０.０１〜１０００ｎｍ）のスペクトル応答が可能になり得る。裏面撮像にともなう重要問題は、半導体膜が非常に薄く（〜１０μｍ）、したがって取扱いが困難なことである。この薄さにより深刻な機械的耐久性問題も生じる。
【００５１】
フィルファクタが高くなると一般に撮像感度が高くなる。しかし、撮像感度は光子で生成された電子をどれだけ多く捕捉し得るかだけでなく、捕捉された電子における信号対雑音比にも依存する。厚いバルクＳｉでは、より多くの電子が生成されるが、それらの多くは雑音である。いくらかの電子は、光子によるものでは全くない、暗電流雑音であり、Ｓｉバルクをさらに多くすればこの種の雑音がさらに増える。暗電流には背景光によって生成された光電流及び半導体接合の飽和電流が含まれる。暗電流は、フォトダイオードが正確な光パワー測定を行うために用いられる場合には較正によって考慮されなければならず、フォトダイオードが光通信システムに用いられる場合にも雑音源である。
【００５２】
いくらかの電子はＩＲ光から生成され、これは可視光イメージセンサにとって望ましくはないであろう。Ｓｉ層がより薄い構造では、ＩＲスペクトルは雑音を発生することなく一気に通過することができる。ＩＲスペクトルを撮像したい用途では、より厚いＳｉを用いることになろう。Ｓｉが厚くなれば、光で生成された電子のいくらかが迷走して隣のピクセル部位に入り、画像にスミアまたはボケを生じさせ得る。
【００５３】
ボケは、最近接ピクセルが捕捉できる電子より多くの電子が生成されている、明画像領域において特に問題である。ピクセル容量をこえる電子は溢れ出して近隣のピクセルに流れ込む。近隣のピクセルも容量一杯であれば、より暗い画像領域に流れ込み始めるまで、過剰な電子はアレイ内を渡り歩き続ける。この効果はブルーミングと呼ばれ、デジタル写真では白熱電球または明反射にともなって見られる。明るい物体の周囲の画像領域は等価なフィルム画像でおこるよりも多くが消し去られてしまう。集束光線が表面に垂直ではなく、より深く侵入した光線が近隣のピクセルに達して電子を生成させ得ることもあり、これも画像のスミア及びボケに寄与する。
【００５４】
イメージセンサの作成
イメージセンサ技術は、バルク結晶シリコン（単結晶，結晶Ｓｉ及びキャスト多結晶，ｐ-Ｓｉ）及び基板上へのＳｉ薄膜の成長（ＣＶＤ，ＬＰＥ，ＰＥＣＶＤ等）によって得られる薄膜Ｓｉを用いることができる。薄膜は非晶質（例えばａ-Ｓｉ）または多結晶（ｐ-Ｓｉ，Ｃｕ-Ｉｎ-Ｓｅ２，ＣｄＴｅ）とすることができる。本発明の好ましい実施形態にしたがえば、薄膜は単結晶シリコンである。
【００５５】
それぞれのタイプの半導体は、大まかに言えば、ある「色」において最も効率の高い「光」吸収をおこさせ、より精確には、スペクトルのある領域にわたる電磁放射の吸収をおこさせる、特性バンドギャップエネルギーを有するであろう。半導体は、所望の光スペクトルを吸収し、よって所望の光の可能な限り多くから電荷を生成するが、望ましくない光からは電荷を生成しないように、慎重に選ばれ、所望の光と望ましくない光の弁別は状況に依存する。
【００５６】
半導体の結晶構造の欠陥は性能を大きく低下させ得る。半導体層を「格子整合」させてチップの全層にわたり同様の結晶構造を形成することによって、かなりの欠陥低減が達成される。層を機械的に積み重ねることは可能であるが、一般には有機金属化学的気相成長によって、これらの層をモノリシックに成長させることがより実用的であり、経済的であるとして、一般に受け入れられている。
【００５７】
薄膜Ｓｉ技術にも、文献に用いられているプロセス温度がＳｉの融点に近く、よって基板に関するかなりの制約（純度、膨張係数、セルへのコンタクト能力等）があるから問題がある。Ｓｉに加えて、薄膜構造は、ゲルマニウム（Ｇｅ）、（例えばＣｕ（ＩｎｘＧａ１−ｘ）（ＳｅｘＳ１−ｘ）２）の一般カルコゲナイド膜のような）セレン化銅インジウムガリウム（ＣＩＧＳ）及びセレン化銅インジウム（ＣＩＳ）、テルル化カドミウム（ＣｄＴｅ）、ヒ化ガリウム（ＧａＡｓ）及びリン化ガリウムインジウム（ＧａＩｎＰ２）を含む、その他の材料で薄膜構造を作成することができ、それぞれにそれぞれ自体の問題がある。例えば、ＧａＡｓイメージセンサの活性層は厚さが数μｍでしかなく、単結晶基板上に成長されなければならない。最終製品において、基本的に材料の９５％より多くは、いかなる撮像機能でもなく、受動的構造支持を提供するだけである。
【００５８】
とりわけ、そのような化合物半導体へのオーミックコンタクトの形成は、以下でさらに論じられるように、シリコンの場合よりもかなり困難であり、費用がかかることが問題である。ＧａＡｓの場合、ＧａＡｓ表面からＡｓが失われやすく、Ａｓ欠乏傾向は金属の被着によってかなり悪化し得る。さらに、ＧａＡｓデバイスが耐え得るであろう被着後アニールの強さをＡｓの揮発性が制限する。ＧａＡｓ及びその他の化合物半導体に対する解決策の１つは、高濃度ドープ層に対して挟バンドギャップ合金コンタクト層を被着することである。例えば、ＧａＡｓ自体はＡｌＧａＡｓより狭いバンドギャップを有し、したがってＡｌＧａＡｓの表面近傍のＧａＡｓ層はオーミック性挙動を助長することができる。
【００５９】
一般に、III-Ｖ族半導体及びII-VI族半導体に対するオーミックコンタクトの技術は、様々な半導体材料について下表： 
【表１】
2010503991.tif 000003
【００６０】
に挙げられている、普通に用いられる多くのオーミック材料からわかるように、Ｓｉに対するほど多くは開発されていない。
【００６１】
製造の観点からは、例えば、結晶シリコンウエハはブロックキャストシリコンインゴットをワイアソーで挽いて非常に薄い（２５０〜３５０μｍ）のスライスまたはウエハにすることによって作成することができる。ウエハは通常軽くｐ型にドープされている。ｎ型ドーパントの表面拡散がウエハの表面側に行われる。これにより、表面下数１００ｎｍにｐ-ｎ接合が形成される。ＡＰＳまたはＣＣＤのいずれかの、所望のイメージセンサアーキテクチャに適する、ｎ型領域、ｐ型領域、真性領域及び絶縁体領域のパターンを形成するために、様々な、スクライブ、エッチング、被着、ドーピング等の方法を用いることができる。当業者には当然であろうように、多くのイメージセンサ構造が既知である。
【００６２】
次に、イメージセンサに結合される光の量を増やす、反射防止膜を施すことができる。過去１０年にわたり徐々に、窒化シリコンがその優れた表面パッシベーション品質のため（すなわち、窒化シリコンはセンサ表面におけるキャリア再結合を防止するから）、選ばれる反射防止膜として二酸化チタンの代りに用いられるようになった。窒化シリコンは一般にプラズマアシスト化学的気相成長（ＰＥＣＶＤ）を用いて数１００ｎｍ厚の層で施される。
【００６３】
次いで、例えば銀ペーストまたはアルミニウムペーストのような金属ペーストを用いるスクリーン印刷を用いて、ウエハに金属膜が被着されて、表面上に金属コンタクトのパターンがつくられる。パターンは、例えば、イメージセンサのピクセルのアレイを描くことができる。金属電極には次いで、シリコンとのオーミックコンタクトを形成するため、すなわち、デバイスの電流−電圧（Ｉ-Ｖ）曲線が直線かつ対称になるように、ある種の熱処理または「焼結」が必要であろう。
【００６４】
シリコンへの最近のオーミックコンタクトは通常、二ケイ化チタンまたは二ケイ化タングステンのような、ＣＶＤでつくられるケイ化物である。ケイ化物はシリコンとさらに電気陽性度が高い元素の組合せである。ケイ化物の例には、シリコンと合金化された、タングステン、チタン、コバルトまたはニッケルのような、高温金属を含めることができよう。コンタクトは、初めに遷移金属を被着し、次いでアニールによりケイ化物を形成することによって形成されることが多く、この結果、ケイ化物は非化学量論的になり得る。ケイ化物コンタクトは化合物の直接スパッタリングによるか、または遷移金属のイオン注入とこれに続くアニールによって、被着することもできる。
【００６５】
アルミニウムは、ｎ型半導体またはｐ型半導体のいずれにも用いることができる、シリコンに対する別の重要なコンタクト金属である。他の反応性金属と同様に、Ａｌは自然酸化膜の酸素を消耗させることによってコンタクト形成に寄与する。より耐火性の材料は特に以降の高温プロセス中に目的とされていない領域に拡散する傾向が小さいことも一因となって、Ａｌの代りにケイ化物がかなり用いられるようになっている。
【００６６】
金属コンタクト形成後、イメージセンサは平ワイアまたは金属リボンに接続し、組み立てて、ワイアボンドパッケージに入れることができる。イメージセンサは光入射側に強化ガラス板を有し、他方の側にポリマー封入材を有することができる。強化ガラスは、被着プロセス中の高温のため、非晶質シリコンデバイスとの使用に適合しない。ガラスとイメージセンサの間の接合は一般にポリマー接着剤層によって達成される。ガラスに接する、イメージセンサの感光コンポーネントの前面の、接着剤の存在により、追加のプロセス工程及びコスト、入射光が感光コンポーネントに到達する前の入射光との干渉（歪、異なる透過範囲等）、及び構造問題（異なるＣＴＥ、熱安定性、光劣化等）を含む、いくつかの不利益が課される。
【００６７】
薄膜ＳＯＩの製作
カバーガラス上へのIII-Ｖ族半導体薄膜イメージセンサの直接形成は、基板重量を低減し、集積化プロセスコストを低減する点で非常に有利であり得よう。ガラス上に直接形成されたイメージセンサは実際上、入射光がカバーガラス基板側から入る、裏面光入射型となるように構成することができよう。比較として、研究者等は、宇宙太陽電池用途のためにガラス基板上に被着した多結晶薄膜を研究している。結晶品位が多結晶膜を用いるIII-Ｖ族半導体太陽電池の性能を制限する。同様に、多結晶膜の低量子効率のため、多結晶膜はイメージセンサに望ましい材料にならない。
【００６８】
しかし、物語は薄膜構造の形成で終りではない。熱接合剥離プロセスで得られる剥離直後の薄膜ＳＯＩ構造は、過大な（例えば、約１０ｎｍ以上の）表面粗さ、（層は「薄い」と見なされるとしても）過大なシリコン層厚、不要な水素イオン及びシリコン結晶層への（例えば、非晶質化シリコン層の形成による）注入損傷を示すことがあり得よう。ＳｉＯＧ材料の主要な利点の１つは薄膜の単結晶性にあるから、そのような格子損傷は修復するかまたは除去しなければならない。第２に、注入による水素イオンは接合形成プロセス中に完全には除去されず、また水素原子は電気的に活性であり得るから、安定なデバイス動作を保証するためには水素イオンを膜から除去すべきである。最後に、シリコン層を裂開すると粗表面が残り、これは劣悪なトランジスタ動作を生じさせることが知られているから、表面粗さはデバイス作成に先立って好ましくは１ｎｍＲＡ未満まで小さくするべきである。
【００６９】
上記の問題は個別に対処することができる。例えば、厚い（５００ｎｍ）シリコン膜が初めにガラスに移載される。次いで、表面仕上を回復させ、シリコンの上部損傷領域を除去するために、研磨によって上部４２０ｎｍを除去することができる。次いで残りのシリコン膜を６００℃で８時間まで炉内でアニールして、残留水素を拡散によって追い出すことができる。
【００７０】
化学機械研磨（ＣＭＰ）も、シリコン材料ウエハからシリコン薄膜が剥離された後のＳＯＩ構造の処理に用いることができる。しかし、不都合なことに、ＣＭＰプロセスでは研磨中にシリコン薄膜表面にわたって一様に材料が除去されない。代表的な表面非一様性（標準偏差/平均除去厚）は、半導体膜について３〜５％の範囲にある。除去されるシリコン膜厚が大きくなるにつれて、対応して、膜厚の変動が悪化する。
【００７１】
ＣＭＰプロセスの上記の欠点は、所望のシリコン膜厚を得るためには約３００〜４００ｎｍもの材料の除去が必要となる場合があるから、いくつかのガラス上シリコン用途に対しては特に問題である。例えば、薄膜トランジスタ（ＴＦＴ）作成プロセスにおいては、１００ｎｍ以下の範囲のシリコン膜厚が望ましいことがあり得る。
【００７２】
ＣＭＰプロセスにともなう別の問題は、矩形ＳＯＩ構造（例えば鋭角のコーナーを有する構造）を研磨する場合に特に劣悪な結果を示すことである。実際、上述した表面非一様性が、ＳＯＩ構造の中央部に比較してそのコーナー部では増幅される。さらにまた、（例えば光電変換用途のための）大寸ＳＯＩ構造を考えた場合、得られる矩形ＳＯＩ構造は（通常３００ｍｍの標準ウエハ径に対して設計されている）代表的なＣＭＰ装置には大きすぎる。ＳＯＩ構造の民生応用にはコストも重要な要因である。しかし、ＣＭＰプロセスは時間的にも金銭的にもコスト高になる。コスト問題は、大寸ＳＯＩ構造を収容するために特注のＣＭＰ機械が必要となるならば、かなり悪化する。
【００７３】
残留水素を完全に除去するために、ＣＭＰプロセス工程に加えて、炉アニール（ＦＡ）を用いることができる。しかし、高温アニールは低コストのガラスまたはガラス−セラミックの基板に適合しない。（７００℃より低い）低温アニールでは残留水素の除去に長時間が必要であり、注入で生じた結晶損傷の修復には効果が無い。さらに、ＣＭＰ及び炉アニールのいずれもが、コストを高め、製造歩留を下げる。
【００７４】
ＳＯＩ構造のマイクロエレクトロニクス応用とは対照的に、そのような欠陥はいずれにせよイメージセンサの性能に悪影響を与え得るが、イメージセンサはそのような欠陥に比較的耐容性がある。ＣＭＰ及びＦＡのような仕上手法は表面特性を改善できるが、イメージセンサの欠陥耐容性はそのような手法の適用をコストの面から禁止し得る。
【００７５】
場合により一括して図１と称される、図１Ａ，１Ｂ，１Ｃ及び１Ｄを参照すれば、本発明の１つ以上の実施形態にしたがうイメージセンサ１００の変種イメージセンサ形態１００Ａ，１００Ｂ，１００Ｃ及び１００Ｄがそれぞれ示されている。イメージセンサ１００の変種形態は、それぞれが本発明の１つ以上の実施形態にしたがう、ウエル−基板接合ダイオード、拡散−ウエルダイオード、双方向性光検出器及び光ゲートのそれぞれの裏面光入射型イメージセンサ構造を含む。裏面光入射型として示されているが、イメージセンサ１００は前面光入射型になるように構成することができよう。
【００７６】
大まかに言えば、イメージセンサ１００はＳＯＩ構造と称することができる。図に関し、ＳＯＩ構造１００はＳｉＯＧ構造として例示されている。ＳｉＯＧ構造１００は、ガラスでつくられた絶縁体基板１０１，半導体膜１０２，（図５Ｂにさらに詳細に示される）イオン空乏化域１０３及び、１つ以上のｐ型半導体領域１０６，ｎ型半導体領域１０８及び光ゲート領域１１０のような、様々なイメージセンサ要素構造１０４を有することができる。絶縁領域、オーミックコンタクト領域、ゲート、ソース、ドレイン、トランジスタ、コンタクト配線等を含む、追補のイメージセンサ要素構造は図示されていないが、技術上周知である。術語「領域」の使用は「層」を意味することがあり、逆も同じである。イメージセンサ要素構造は一般に半導体膜１０２に近接しているであろう。すなわち、イメージセンサ要素構造は、半導体膜１０２の内、上、下、隣等にあり得る。ＳｉＯＧ構造１００はイメージセンサデバイスに関する使用に適するが、図１Ａ〜１ＤのＳＯＩ構造はイメージセンサ構造の部分図でしかなく、動作に必要な全てのイメージセンサ要素構造を示すことは目的とされていない。
【００７７】
半導体膜１０２並びに領域１０６及び１０８の半導体材料は実質的に単結晶の材料の形態にあることができる。半導体膜１０２は好ましくは、図２及び３Ａに紹介されるドナーウエハ１２０から得られるから、実質的に単結晶の半導体層からなることができる。術語「実質的に」は、半導体材料が通常は、格子欠陥または結晶粒界のような、内在するかまたは意図的に加えられた少なくともいくらかの内部欠陥または表面欠陥を含むという事実を考慮に入れるために、層１０２，１０６及び１０８の表現に用いられる。術語「実質的に」は、いくつかのドーパントは半導体材料の結晶格子を歪ませ得るか、そうではなくとも影響を与え得るという事実も表している。詳しくは、ｐ型半導体層１０６はｐ型ドープ剤を含み、ｎ型半導体層１０８はｎ型ドープ剤を含む。電子−正孔対の大半がｐ型層１０６内で形成されることが望ましい場合、ｐ型層１０６は一般にｎ型層１０８より厚いであろう。
【００７８】
議論の目的のため、別途に言明されない限り、半導体層１０２，１０６，１０８はシリコンで形成される。しかし、半導体材料はシリコンベース半導体または、III-Ｖ族またはII-VI族等の半導体のような、いずれか別のタイプの半導体とし得ることは当然である。そのような材料の例には、シリコン（Ｓｉ）、ゲルマニウムドープシリコン（ＳｉＧｅ）、炭化シリコン（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）及びリン化インジウム（ＩｎＰ）がある。
【００７９】
オーミックコンタクト領域は、デバイスの電流−電圧（Ｉ-Ｖ）曲線が直線で対称であるように作成された、半導体デバイス上の領域である。配置及び目的に応じて、オーミックコンタクト領域は導電ウインドウ層を有することができる。同様に、配置及び目的に応じて、オーミックコンタクト領域は裏面コンタクト層を有することができる。オーミックコンタクト領域はイメージセンサにおいて様々な目的を果たすことができ、そのような目的の１つはバイアスを供給することである。いくつかのイメージセンサ構造については、裏面−表面間バイアスにより量子効率及び信号対雑音比を高めることができる。バイアスは表面光入射にも有益であり得る。従来技術には裏面−表面間バイアスを供給するための裏面導電層のいくつかの例があるが、そのような層を達成するためのプロセスは煩わしく、コストがかかり、接着剤によって支持基板に固定させない限り、撮像デバイスを脆弱な状態のままにおくことになる。従来技術にともなう問題を克服するため、図９に示されるような、本発明の好ましい実施形態はバイアスを供給するための導電層を有することができ、導電層をイメージセンサに組み入れる改善された方法を含むことができる。
【００８０】
導電ウインドウ層は、オーミックコンタクトとしてはたらく、半透明の導電材料層である。オーミックウインドウ層を有するＣＣＤの例については、ホランド（Holland）の米国特許第６２５９０８５Ｂ１号明細書及びアレクサンダー（Alexander）等の米国特許第４１９８６４６号明細書を参照されたい。導電ウインドウ層は透明または半透明とすることができる。そのような材料の例は、一般には酸化雰囲気におけるＩｎ-Ｓｎターゲットの反応性スパッタリングによって形成される酸化インジウムスズであろう。酸化インジウムスズの代替には、例えば、アルミニウムドープ酸化亜鉛、ホウ素ドープ酸化亜鉛、またはカーボンナノチューブさえも、含めることができる。酸化インジウムスズ（ＩＴＯ，すなわちスズドープ酸化インジウム）は酸化インジウム（III）（Ｉｎ２Ｏ３）と酸化スズ（IV）（ＳｎＯ２）混合物であり、一般に、重量でＩｎ２Ｏ３が９０％，ＳｎＯ２が１０％である。酸化インジウムスズは薄い層では無色透明である。バルク形態では、酸化インジウムスズは黄色がかった灰色である。酸化インジウムスズの主な特徴は導電性と光透過性の組合せである。しかし、電荷キャリアの濃度を高くすると材料の導電率が高くなるが透明度は下がるであろうから、膜被着中にある程度の妥協が必要になる。酸化インジウムスズ薄膜は最も普通には、電子ビーム蒸着法、物理的気相成長法またはある種のスパッタリング法によって被着される。
【００８１】
裏面コンタクト層は導電性金属ベース層または導電性金属酸化物ベース層のような導電層である。オーミック裏面コンタクト層を有する中間構造をもって作成されたＣＣＤの例については、トオヤマ（Tohyama）の米国特許第５９０７７６７号明細書を参照されたい。裏面コンタクト材料はＳｉとのコンタクトにおける熱的強靭性に関して選ぶことができる。例えば、裏面コンタクト層はアルミニウムあるいは、二ケイ化チタン、二ケイ化タングステンまたはケイ化ニッケルのような、ケイ化物に基づく膜とすることができ、ケイ化物の例は以下で論じられる。ケイ化物−多結晶シリコン複合体は多結晶シリコン単体より優れた電気的特性を有し、しかも以降のプロセスにおいて溶融することはない。
【００８２】
オーミックコンタクト領域は、例えば、ＬＰＥ，ＣＶＤまたはＰＥＣＶＤのような、被着によって形成することができる。同様に、オーミックコンタクト領域は、図２の工程２１０及びそれ以降の工程を参照して論じられる、剥離分離後の半導体膜１０２の高濃度ドーピングによって形成することができる。メソタキシーまたはエピタキシーを用いることもできる。エピタキシーは基板の表面上の整合相の成長であり、メソタキシーはホスト結晶の表面下の結晶学的整合相の成長である。このプロセスにおいては、イオンが第２の相の層を形成するに十分に高いエネルギー及びドーズ量で材料に注入され、標的の結晶構造が破壊されないように温度が制御される。正確な結晶構造及び格子定数は非常に異なることがあっても、層の結晶方位を標的の結晶方位に整合するように細工することができる。例えば、シリコンウエハへのニッケルイオン注入後、ケイ化ニッケルの層を、ケイ化物の結晶方位がシリコンの結晶方位に整合する態様で、成長させることができる。
【００８３】
領域１０６または１０８の形成のためのドーピングの使用、オーミックコンタクト領域形成のためのエピタキシーまたはメソタキシーの使用、及び／または材料の追加、除去または変更のための様々なその他の方法の使用は、１つ以上のイメージセンサ要素構造の作成工程として考えることができる。図２及び３Ｂに紹介される、プロセスが剥離層１２２の移載の前になされれば、そのプロセスにより、次いで剥離層とともに移載される、１つ以上のイメージセンサ要素構造を形成することができる。
【００８４】
導電層のような、イメージセンサ要素構造は、エピタキシー、メソタキシー、イオン注入、ドーピング、蒸気輸送、蒸着等のいずれで形成されるかに関わらず、剥離層１２２上または内に形成されるから、イメージセンサ要素構造は剥離層１２２に一体化しているであろう。剥離層１２２が絶縁体基板１０１に接合される前にイメージセンサ要素構造が剥離層１２２上または内に形成されていれば、剥離層１２２が絶縁体基板１０１に接合されたときにイメージセンサ要素構造は基板１０１に近接しているであろう。言い換えれば、イメージセンサ要素構造は、例えば、得られるイメージセンサ要素構造が絶縁基板と剥離層の間になり得るように、剥離層１２２の絶縁体基板に面する側の近くに形成されているであろう。初めに剥離層１２２が絶縁体基板１０１に接合され、その後にイメージセンサ要素構造が剥離層１２２上または内に形成される場合は、イメージセンサ要素構造は、剥離層１２２の絶縁体基板１０１とは逆の側、したがって絶縁体基板１０１に遠い側の上または近くにあることになろう。同様に、剥離層１２２が絶縁体基板１０１に接合された後に剥離層１２２の内、上または上方に形成されるいずれのイメージセンサ要素構造も、絶縁体基板１０１に遠い側にあるであろう。
【００８５】
図５を参照してさらに詳細に論じられるであろうように、絶縁体基板１０１と絶縁体基板１０１に接合された、いくつかの場合には半導体膜１０２とすることができ、別の場合にはオーミックコンタクト領域のような別のイメージセンサ要素構造とすることができるであろう、層の間の陽極接合のいずれの側にもイオン空乏化域１０３ができる。先に移載されたイメージセンサ要素構造がなければ、剥離層１２２が絶縁体基板１０１に移載されるときに、半導体膜１０２は絶縁体基板１０１に直接に接合することができる。イオン空乏化域１０３は図５に説明される陽極接合形成プロセスで生じる。そのようなイオン空乏化域１０３は従来技術のイメージセンサ構造では存在しなかった。
【００８６】
本明細書ではガラス基板１０１として例示される、絶縁体基板１０１は酸化物ガラスまたは酸化物ガラス-セラミックで形成することができる。必要ではないが、本明細書に説明される実施形態は、約１０００℃より低い歪点を示すガラスまたはガラス-セラミックを有することができる。ガラス製造技術において通常であるように、歪点はガラスまたはガラス−セラミックの粘度が１０１４.６ポアズ（１０１３.６Ｐａ・秒）になる温度である。酸化物ガラスと酸化物ガラス-セラミックの間では、ガラスの方が、製造が簡単であり、したがってより広範に入手でき、より安価であるという利点を有し得る。
【００８７】
例として、ガラス基板１０１は、コーニング社（Corning Incorporated）ガラス製品Ｎｏ.１７３７またはコーニング社ガラス製品Ｎｏ.Ｅａｇｌｅ２０００（商標）でつくられた基板のような、アルカリ土類イオンを含有するガラス基板から形成することができる。そのようなガラス材料は他にも、特に、例えば液晶ディスプレイの製造に用いられる。
【００８８】
さらに、絶縁体基板１０１は、イメージセンサ及び適宜に選択された半導体膜１０２の撮像感度範囲に整合させるべきである。好ましい実施形態では、約４００〜１１００ｎｍの撮像感度範囲を有する、シリコンでつくられた半導体膜１０２が用いられるから、基板１０１として用いられることになるガラスはこの範囲で極めて良好な透過率を有するべきである。透過率は好ましくは撮像感度範囲において９０％をこえるべきであり、最も好ましくは所望の波長範囲にわたって９５％をこえるべきである。シリコン半導体膜１０２を用いる好ましい実施形態のためのそのようなガラスの一例は、重量％で、５７.７％のＳｉＯ２，８.４％のＢ２Ｏ３，１６.５％のＡｌ２Ｏ３，０.７５％のＭｇＯ，４.１％のＣａＯ，１.９％のＳｒＯ，９.４％のＢａＯからなる組成を有する、アルカリ土類アルミノホウケイ酸ガラスである。当業者には当然であろうように、本発明の目的に有用な、適切な透過率をもつ、利用できる多くのガラス及びガラス−セラミックが文献に説明されている。
【００８９】
ガラス基板は、約０.１ｍｍから約１０ｍｍの範囲、例えば約０.５ｍｍから約３ｍｍの範囲の厚さを有することができる。いくつかのＳＯＩ構造においては、例えば、シリコン/二酸化シリコン/シリコン構成を有する標準ＳＯＩ構造を高周波数で動作させたときに生じる寄生容量効果を回避するために、厚さが約１μｍ（すなわち０.００１ｍｍまたは１０００ｎｍ）以上の絶縁層が望ましい。これまで、そのような厚さは達成困難であった。本発明にしたがえば、約１μｍ以上の厚さを有するガラス基板１０１を単に用いることによって、約１μｍより厚い絶縁層を有するＳＯＩ構造が容易に達成される。ガラス基板１０１の厚さに関する下限は約１μｍ、すなわち１０００ｎｍとすることができる。
【００９０】
一般に、ガラス基板１０１は、接合形成プロセス工程を通して、さらに以降のＳｉＯＧ構造１００に実施されるプロセス工程も通して、半導体膜１０２を支持するに十分に厚くするべきである。ガラス基板１０１の厚さに関する理論的上限はないが、支持機能に必要な厚さまたは最終撮像ＳｉＯＧ構造１００に望ましい厚さをこえる厚さは、ガラス基板１０１が厚くなるほど、撮像ＳｉＯＧ構造形成におけるプロセス工程の少なくともいくつかの達成が一層困難になるであろうから、有利にはなり得ないであろう。
【００９１】
酸化物ガラスまたは酸化物ガラス−セラミックの基板１０１はシリカベースとすることができる。すなわち、酸化物ガラスまたは酸化物ガラス−セラミック内のＳｉＯ２のモル％は、３０モル％より高くすることができ、４０モル％より高くすることもできる。ガラス−セラミックの場合、結晶相は、ムライト、コージェライト、アノーサイト、スピネルまたはガラス−セラミックについて技術上既知のその他の結晶相をとることができる。非シリカベースのガラスまたはガラス−セラミックを本発明の１つ以上の実施形態に用いることができるが、コストが高く、及び／または性能特性が劣るため、一般にはそれほど有利ではない。
【００９２】
同様に、いくつかの用途、例えばシリコンベースではない半導体材料を用いるＳＯＩ構造には、酸化物ベースではないガラス基板、例えば非酸化物ガラス基板が望ましいことがあり得るが、コストが高くなるため、一般には有利ではない。以下でさらに詳細に論じられるように、１つ以上の実施形態において、ガラスまたはガラス−セラミックの基板１０１は、基板１０１に直接または間接に接合される領域（おそらくは領域１０２，１０４，１０６，１０８または１１０）の１つ以上の材料（例えば、シリコン、ゲルマニウム等）の熱膨張係数（ＣＴＥ）と整合するように設計される。ＣＴＥ整合により、被着プロセスの加熱サイクル中に所望の機械的特性が確保される。
【００９３】
ほとんどの撮像用途に対し、ガラスまたはガラス−セラミックの基板１０１は可視光、近ＵＶ光及び／またはＩＲ光の波長範囲において透明とすることができ、例えば、ガラスまたはガラス−セラミックの基板１０１は３５０ｎｍ〜２μｍの波長範囲において透明とすることができる。透明に、または少なくとも半透明にすることができるから、ガラスは、光がイメージセンサ１００の構造の残部に到達する前に絶縁体基板１０１に入る、裏面光入射型イメージセンサ１００Ａ〜１００Ｄに特に重要である。しかし、様々な形態の表面入射型のイメージセンサ１００においては、光は絶縁体基板１０１に入らず、よって絶縁体基板１０１が半透明であるか否か、まして透明であるか否かはほとんど無関係であり、この場合絶縁体基板１０１は、少なくともコストではない、別の規準、とりわけＣＴＥに基づいて選ばれる。
【００９４】
ガラス基板１０１はガラス、またはガラス−セラミックの単層で構成することができるが、望ましければ積層構造を用いることもできる。例えば、３ＣＣＤカメラに用いるために、絶縁体基板上に光色フィルタを積層することができる。積層構造が用いられる場合、接合される層（例えば１０２）に最も近い積層構成層は単ガラスまたは単ガラス−セラミックからなるガラス基板１０１について本明細書で論じた特性を有することができる。接合形成層から遠い層もそのような特性を有し得るが、接合形成層と直接相互作用することはないから、緩和された特性を有することができる。後者の場合、ガラス基板１０１に指定された特性がもはや満たされないときにガラス基板１０１は終端したと見なされる。
【００９５】
場合により一括して図２と称される、図２Ａ，２Ｂ及び２Ｃを参照すれば、本発明の１つ以上の実施形態にしたがうイメージセンサ構造１００を作成するために実行され得るプロセス工程が示される。プロセス２００Ａが図２Ａに示され、プロセス２Ｂが図２Ｂに示され、プロセス２Ｃが図２Ｃに示される。図３〜６は、図２Ａ，２Ｂ及び２Ｃのプロセスを実施している間に形成され得る、中間構造及び最終に近い構造を簡略化して示す。
【００９６】
図２及び３Ａの作業２０２において、ドナー半導体ウエハ１２０の調製済ドナー表面１２１が、イメージセンサの以降の層への接合形成に適する、比較的平坦で一様な調製済ドナー表面１２１を作成するために、例えば研磨、洗浄等によりように、調製される。調製済ドナー表面１２１は、例えば、半導体膜１０２の下面を形成することができる。議論の目的のために、半導体ウエハは（ｎ型またはｐ型に）ドープされた実質的に単結晶のＳｉウエハとすることができるが、上で論じたように、他のいずれかの適する半導体材料を用いることができる。
【００９７】
図３Ｂにも示される、プロセス２００Ａ及び２００Ｂについての作業２０３、またはプロセス２００Ｃについての作業２０６において、イオン注入表面１２１ｉ，すなわち調製済ドナー表面１２１を、また調製済ドナー表面１２１上に形成されたいずれの層も、ドナー半導体ウエハ１２０の調製済ドナー表面１２１の下に弱化領域を形成するための１つ以上のイオン注入プロセスを施すことによって剥離層１２１が形成される。本発明の実施形態は剥離層１２２を形成するいかなる特定の方法にも限定されないが、適する方法の１つでは、ドナー半導体ウエハ１２０内の剥離層１２２の形成を少なくとも開始するために、ドナー半導体ウエハ１２０の調製済ドナー表面１２１に水素イオン注入プロセスを施し得ると規定される。
【００９８】
剥離層１２２のおおよその厚さを達成するため、従来の手法を用いて注入エネルギーを調節することができる。例として、水素イオン注入を用いることができるが、ホウ素＋水素、ヘリウム＋水素、または文献上既知の剥離のためのその他のイオンのような、他のイオンまたは複数のイオンを用いることができる。この場合も、剥離層１２２の形成に適するその他の既知であるか今後開発される手法のいずれも、本発明の精神及び範囲を逸脱することなく、用いることができる。
【００９９】
イメージセンサ構造１００のパラメータ、調製済ドナー表面１２１の上面上の領域または層の数及び厚さ、及び、ＣＭＰまたはＦＡのような、いずれかの中間作成工程を使用するか否かに依存して、剥離層１２２は所望及び／または実行可能性にしたがい、厚くまたは薄くすることができる。様々な設計上の拘束条件により、剥離層１２２が所望より厚いことが必要であれば、作業２１０における剥離層１２２の剥離後に、層１２２の厚さを減らすためにＣＭＰまたは研磨のような既知の大量除去方法を用いることができる。しかし、大量除去工程の使用は、総作成プロセスに時間及びコストを追加し、イメージセンサ１０２には不要であり得る。例えば、変種形態１００Ａ〜１００Ｄにおいて、半導体膜１０２はおそらく特に薄いか厚い必要はなく、半導体膜１０２は後の仕上プロセスに対する安定な基礎としてはたらくに十分に厚く、ただし、他の点では材料したがって金銭を節約するに十分に薄いことが好ましい。
【０１００】
イメージセンサ１００には、逆の、すなわち剥離層１２２が薄すぎるかもしれないという、問題が生じ得る。Ｓｉ層が厚くなるほど吸収される光が多くなるであろうから、イメージセンサ１００にはより厚いＳｉ層が望ましいことであり得る。望ましい厚さの剥離層１２２の形成に必要なエネルギーが利用できる装置パラメータを上回れば、剥離層１２２の形成後に追加のＳｉを被着するかまたはエピタキシャル成長させることができる。追加のＳｉは、剥離層１２２がガラス基板１０１に移載される前あるいは移載された後に、剥離層１２２に付加することができる。移載前に付加される場合、Ｓｉ追加は１つ以上のイメージセンサ要素構造１０４の移載前形成の一部となり、移載後の付加であれば、Ｓｉ追加は１つ以上のイメージセンサ要素構造１０４の移載後形成の一部となる。移載の前後にかかわらず、１つ以上のイメージセンサ要素構造１０４は図７に論じられる仕上プロセスの１つ以上を用いて形成することができる。
【０１０１】
図３Ｃにも示される、プロセス２００Ａ及び２００Ｂについての作業２０４、またはプロセス２００Ｃについての作業２０７において、ドナー半導体ウエハ１２０上の、イオン注入表面１２１ｉ、すなわち調製済ドナー表面を、また調製済ドナー表面１２１上に形成されたいずれの層も、例えば、イオン注入表面１２１ｉ上の水素イオン濃度を低減するために処理することができる。例えば、ドナー半導体ウエハ１２０を洗浄して清浄にし、剥離層１２２の接合形成面１２６を軽く酸化することができる。大まかに言えば、洗浄工程、清浄化工程及び酸化工程は仕上プロセスと考えることができる。軽い酸化処理には、酸素プラズマ中処理、オゾン処理、過酸化水素による処理、過酸化水素及びアンモニアによる処理、過酸化水素及び酸により処理、またはこれらの処理の組合せを含めることができる。これらの処理中に、水素終端表面基が酸化されて水酸基になり、水酸基は続いて接合形成面１２６の表面を親水性にすると考えられる。処理は、酸素プラズマについては室温で、またアンモニア処理または酸処理については２５〜１５０℃の間の温度で実施することができる。
【０１０２】
図４Ａ及び４Ｂにも示される、図２Ｂ及び２Ｃの作業２０５は、ドナー半導体ウエハ１２０上の１つ以上のイメージセンサ要素構造１０４の形成工程を含む。イメージセンサ要素構造１０４は、プロセス２００Ｂにおけるように剥離層１２２の形成後、またはプロセス２００Ｃにおけるように剥離層１２２の形成前に、形成することができる。ただし、剥離層１２２及びイメージセンサ要素構造１０４のいずれもが形成された後は、剥離層１２２という呼称は、それらが一体ユニットを形成しているとしてそれらのいずれも包含する。イメージセンサ要素構造１０４の露出表面は作業２０８におけるガラス絶縁体基板１０１への接合形成のための接合形成面１２６になるであろう。
【０１０３】
場合により一括して図４と称される、図４Ａ及び４Ｂを参照すると、ドナー半導体ウエハ１２０は１つ以上の移載前イメージセンサ要素構造１０４の形成の一環として処理することができる。１つ以上の移載前イメージセンサ要素構造１０４の形成の結果は、剥離層１２２内の未完成イメージセンサと考えることができる構造の形成である。未完成イメージセンサは、少なくとも、半導体膜１０２及び１つ以上のイメージセンサ要素構造１０４を有するであろう。図４にはドナー半導体ウエハ１２０の調製済ドナー表面１２１上に既に形成されているとして、１つ以上の移載前イメージセンサ要素構造１０４の形成にさらに工程が施される場合の、剥離層１２２が示されている。１つ以上の移載前イメージセンサ要素構造１０４の形成には多くの様々な作業を施すことができる。例えば、イメージセンサ要素構造１０４の形成には、図４Ａに示されるような、オーミックコンタクト領域の形成のための金属のような材料の付加、あるいは、図４Ｂに示されるような、ｐ型またはｎ型の半導体領域１０６または１０８の形成のための中間ドーピング工程の使用を含めることができる。
【０１０４】
図４Ａは、本発明の１つ以上の実施形態にしたがう、裏面コンタクト層または導電ウインドウ層のような、イメージセンサ要素構造を形成するための材料の付加を示す。高い水準では、特定の材料に固有のプロセスは関係なく、よって全てのプロセスを１つのブロック図を用いて示すことができる。関係することは剥離層１２が移載される前に材料を付加できることである。簡略化された、ＣＶＤまたはＰＥＣＶＤのような、被着プロセスが示されるが、本図の意図は、上に論じた、エピタキシーまたはメソタキシーのような、可能ないずれのプロセスも表すことである。半導体膜１０２と絶縁体基板１０１の間に１つ以上の層が望まれる場合は、ガラス基板１０１上に直接ではなく、剥離層１２２とガラス基板１０１の接合形成に先立って剥離層１２２上に（１つ以上の）層を被着することが、作業２０８の陽極接合形成プロセスはこのシーケンスで一層うまく進むようであるから、好ましい。ドナー半導体ウエハ１２０に取り付いている間の剥離層１２２上への層の１つの被着の別の利点は、層のガラス基板１０１上への、局限条件に対して一層敏感になり得る、直接被着に必要なプロセス拘束条件の緩和であろう。
【０１０５】
図４Ｂは、表面ｐ-ｎ接合１２８を形成する、ドーピングが進行中の剥離層１２２のイオン注入表面１２１ｉを示す。所望の構造形状に応じて、例えば、半導体領域１０６，１０８は、その表面に逆ドーピングを受けるドープトＳｉボウルからつくることができる。変種形態１００Ｂの例示実施形態において、ｎ型ドープドナー半導体ウエハ１２０に、ｐ型ドープ剤をその表面にドープして、領域１０６に表面ｐ-ｎ接合を形成することができる。さらに、変種形態１００Ｂのより大きな領域１０６及び隣接膜１０２には、次いでｎ型ドープ剤をさらにドープしてｎ＋ウエル領域１０８を形成することができる。逆に、ｐ型ドープドナー半導体ウエハ１２０に、ｎ型ドープ剤をその表面にドープして、同様に表面ｐ-ｎ接合を形成することができる。
【０１０６】
図２及び５Ａの、作業２０８において、ガラス基板１０１を剥離層１２２の接合形成面１２６に接合することができる。適する接合形成及び分離プロセスは、ＳＯＩ構造を作成するプロセスを開示している、米国特許出願公開第２００４/０２２９４４４号明細書に説明されており、上記出願明細書の全開示は本明細書に参照として含まれる。
【０１０７】
米国特許出願公開第２００４/０２２９４４４号明細書の１つ以上の実施形態にしたがえば、プロセスには、（ｉ）分離域を形成するためにシリコンウエハ表面を水素イオン注入にさらす工程、（ii）ウエハ表面をガラス基板に接触させる工程、（iii）ウエハとガラス基板の間の接合形成を容易にするためにウエハ及びガラス基板に圧力、温度及び電圧を印加する工程、及び（iv）シリコンウエハからのガラス基板及びシリコン薄層の分離を容易にするために構造体を共通温度まで冷却する工程が含まれる。
【０１０８】
関連技術から見て、さらに一般的に言えば、ドナー基板及び受け基板が提供され、ドナー基板は半導体材料（例えば、Ｓｉ，Ｇｅ，ＧａＡｓ等）からなり、受け基板は絶縁体材料（例えば、酸化物ガラスまたは酸化物ガラス−セラミック）からなる。ドナー基板は第１のドナー外表面及び第２のドナー外表面を有し、第１のドナー外表面は第２のドナー外表面と表裏をなし、受け基板との接合形成のための第１の接合形成面を含む。受け基板は第１の受け外表面及び第２の受け外表面を有し、第１の受け外表面は第２の受け外表面と表裏をなし、ドナー基板への接合形成のための第２の接合形成面を含む。
【０１０９】
第１のドナー外表面の下の注入深さにドナー基板のイオン注入域を形成するため、第１のドナー外表面を通して複数のイオンが注入され、その後、第１及び第２の接合形成面が接触させられる。ドナー基板及び受け基板が第１及び第２の接合形成面において互いに接合するに十分な時間をかけて、同時に、（１）第１及び第２の接合形成面が互いに押し付けられるようにドナー基板及び／または受け基板に力が印加され、（２）概ね第２の受け外表面から第２のドナー外表面に向かう電場がドナー基板及び受け基板にかけられ、（３）第２のドナー外表面及び第２の受け外表面の平均温度がそれぞれＴ１及びＴ２になるように、ドナー基板及び受け基板が別々に加熱される。
【０１１０】
温度Ｔ１及びＴ２は、共通温度への冷却時にドナー基板と受け基板が異なる収縮を受け、よってイオン注入域においてドナー基板が弱化するように選ばれる。その後、接合されたドナー基板及び受け基板が冷却され、イオン注入域においてドナー基板が分割される。絶縁体材料は、接合形成中に第２の接合形成面から離れて第２の受け外表面に向かう方向に受け基板内を移動する正イオンを含有するように選ばれることが好ましい。
【０１１１】
陽極接合形成、電気分解、電気分解を用いる接合形成及び電気分解による陽極接合形成のような、様々な名称で知られる、米国特許出願公開第２００４/０２２９４４４号明細書の一部内容が、本発明への参照として以下に論じられる。本発明の目的のため、これらの名称は互換態様で用いられる。陽極接合形成／電気分解プロセスにおいて、ガラス基板１０１（及び、まだなされていなければ、剥離層１２２の接合形成面１２６）の適切な表面清浄化工程を実施することができる。その後、図５に簡略に示される構成を達成するために中間構造が直接または間接に接触させられる。
【０１１２】
接触の前または後に、ドナー半導体ウエハ１２０，剥離層１２２及びガラス基板１０１を含む構造体が微分温度勾配の下で加熱される。ガラス基板１０１はドナー半導体ウエハ１２０及び剥離層１２２より高温に加熱することができる。例として、ガラス基板１０１とドナー半導体ウエハ１２０（及び剥離層１２２／未完成イメージセンサ）の間の温度差は少なくとも１℃であるが、温度差は約１００〜約１５０℃にも高くすることができる。この温度差は、後の熱応力による半導体ウエハ１２０からの剥離層１２２の分離を容易にするから、（シリコンの熱膨張係数（ＣＴＥ）に整合するような）ドナー半導体ウエハ１２０のＣＴＥに整合するＣＴＥを有するガラスに対して望ましい。ガラス基板１０１及びドナー半導体ウエハ１２０はガラス基板１０１の歪点に対して約１５０℃の範囲内の温度をとることができる。
【０１１３】
ガラス基板１０１とドナー半導体ウエハ１２０の間の温度差が安定すると、中間集成体に機械的圧力が印加される。圧力範囲は約１〜約５０ｐｓｉ（約６.９×１０３〜３.４×１０５Ｐａ）とすることができる。高圧印加、例えば約１００ｐｓｉ（約６.９×１０５Ｐａ）をこえる圧力の印加は、ガラス基板１０１の破壊をおこさせ得るであろう。適切な圧力は、用いられる材料のような製造パラメータ及び基板厚に基づいて決定することができる。
【０１１４】
次に、中間集成体にかけて、例えば、ドナー半導体ウエハ１２０を正電極にし、ガラス基板１０１を負電極にして、電圧が印加される。電位差の印加は、ガラス基板１０１内のアルカリイオンまたはアルカリ土類イオンを半導体／ガラス界面から離れてガラス基板１０１内深くまで移動させる。これにより、（ｉ）アルカリイオンまたはアルカリ土類イオンがない界面を形成する、及び（ii）ガラス基板１０１が高反応性になり、ドナー半導体ウエハ１２０の剥離層１２２に強固に結合する、の２つの機能が達成される。
【０１１５】
図２及び５Ａの作業２１０において、中間集成体が上記条件下にある程度の時間（ほぼ１時間以下）保持された後、電圧が取り除かれ、中間集成体は室温まで冷却される。ドナー半導体ウエハ１２０及びガラス基板１０１は次いで、ドナー半導体ウエハ１２０の半導体材料で形成された比較的薄い剥離層１２２に接合されたガラス基板１０１を得るために分離され、分離には、まだ完全に自由になっていなければ、若干の剥取り作業が含まれ得る。分離は熱応力によるイオン注入域における破断によって達成され得る。あるいはまたはさらに、分離を容易にするために水噴流またはレーザ切断のような機械的応力あるいは化学エッチングを用いることができる。
【０１１６】
図５Ｂを参照すれば、図１を参照して言及したイオン空乏化域１０３がさらに詳細に示される。構造の詳細は、特にガラス基板１０１とその直上の層、すなわち剥離層１２２との界面における陽極接合領域に関わる。接合形成プロセス（作業２０８）は剥離層１２２とガラス基板１０１の間の界面を界面領域３００に転換する。界面領域３００は混成領域１６０及び空乏領域２３０を含むことが好ましい。界面領域３００は空乏領域２３０の遠端近傍に１つ以上の正イオン蓄積領域も含み得る。
【０１１７】
混成領域１６０は厚さがＴ１６０の高酸素濃度領域を含む。例えば導電ウインドウ層のような、イメージセンサ要素構造層が接合形成面１２６に存在すれば、この混成領域層１６０は、ガラス基板１０１からの酸素輸送を強めるように、化学量論的に酸素が欠乏した導電ウインドウ組成で始まることにより強化され得る。この厚さＴ１６０は剥離層１２２内の基準面１７０における酸素についての基準濃度に対して定めることができる。基準面１７０はガラス基板１０１と剥離層１２２の間の接合形成面１２６に実質的に平行であり、接合形成面１２６と距離ＤＳ１だけ隔てられている。基準面１７０を用いれば、混成領域１６０の厚さＴ１６０は一般に関係式：
Ｔ１６０≦２００ｎｍ，
を満たすであろう。
【０１１８】
ここでＴ１６０は接合形成面１２６と、（ｉ）接合形成面１２６に実質的に平行であり、（ii）以下の関係式：
ＣＯ（ｘ）−ＣＯ/基準≧５０％，０≦ｘ≦Ｔ１６０，
が満たされる、接合形成面１２６から最遠の面である、面との間隔である。
【０１１９】
ここで、ＣＯ（ｘ）は接合形成面１２６からの距離ｘの関数としての酸素濃度であり、ＣＯ/基準は上記基準面１７０における酸素濃度であって、ＣＯ（ｘ）及びＣＯ/基準の単位は原子％である。
【０１２０】
一般にＴ１６０は２００ｎｍよりかなり小さく、例えば約５０〜約１００ｎｍ程度であろう。ＣＯ/基準は一般にゼロであろうから、上の関係式はほとんどの場合に、
ＣＯ（ｘ）≧５０％，０≦ｘ≦Ｔ１６０，
に帰着するであろうことに注意すべきである。
【０１２１】
空乏領域２３０に関し、酸化物ガラスまたは酸化物ガラス−セラミックの基板１０１は、印加電場の方向に、すなわち結合形成面１２６から離れてガラス基板１０１内に、移動するイオンを少なくともいくらか含有することが好ましい。アルカリイオン、例えば、Ｌｉ＋１イオン，Ｎａ＋１イオン及び／またはＫ＋１イオンは、酸化物ガラスまたは酸化物ガラス−セラミックに一般に導入されている他のタイプの正イオン、例えばアルカリ土類イオンより高い易動度を一般に有するから、この目的のために適する正イオンである。
【０１２２】
しかし、アルカリイオン以外の正イオンを含有する酸化物ガラスまたは酸化物ガラス−セラミック、例えばアルカリ土類イオンだけを含有する酸化物ガラスまたは酸化物ガラス−セラミックも本発明の実施に用いることができる。アルカリイオン及びアルカリ土類イオンの濃度は広い範囲で変ることができ、代表的な濃度は酸化物ベースで０.１重量％と４０重量％の間である。好ましいアルカリイオン濃度及びアルカリ土類イオン濃度は、アルカリイオンの場合には酸化物ベースで０.１〜１０重量％であり、アルカリ土類イオンの場合には酸化物ベースで０〜２５重量％である。
【０１２３】
接合形成工程（作業２０８）で印加される電場は、正イオン（陽イオン）をガラス基板１０１内深くまで移動させて、空乏領域２３０を形成する。空乏領域２３０の形成は、酸化物ガラスまたは酸化物ガラス−セラミックがアルカリイオンを含有する場合に、そのようなイオンは半導体デバイスの動作を妨害することが知られているから、特に望ましい。アルカリ土類イオン、例えば、Ｍｇ＋２イオン，Ｃａ＋２イオン，Ｓｒ＋２イオン及び／またはＢａ＋２イオンも半導体デバイスの動作を妨害し得るから、空乏領域ではこれらのイオンの濃度も低減していることが好ましい。
【０１２４】
空乏領域２３０はいったん形成されると、イメージセンサ１００が、接合形成プロセスに用いられる温度と同等の高温に、あるいはある程度さらに高い温度まで加熱されても、時間の経過に対して安定であることがわかった。高温で形成されていれば、空乏領域２３０はイメージセンサの通常の動作温度及び形成温度で特に安定である。そのような知見により、アルカリイオン及びアルカリ土類イオンが使用中または以降のデバイスプロセス中に酸化物ガラスまたは酸化物ガラス−セラミックの基板１０１から半導体材料１０２内に拡散して戻ることはないであろうことが保証され、これは接合形成プロセスの一環として電場を用いることから得られる重要な恩恵である。
【０１２５】
強固な接合を達成するために作業パラメータを選択すると同様に、注目する正イオンの全てに対して所望の幅及び所望の低減された正イオン濃度をもつ空乏領域２３０を達成するに必要な作業パラメータも、当業者であれば、本開示から容易に決定できる。存在すれば、空乏領域２３０は本発明の１つ以上の実施形態にしたがって作成されたイメージセンサ１００の独特の特徴である。
【０１２６】
図６に示されるように、分離後に得られる構造はガラス基板１０１及びガラス基板１０１に接合された半導体材料の剥離層１２２を有することができる。剥離直後のＳＯＩ構造の裂開面１２３は、（図６に抽象的に表される）過大な表面粗さ１２３Ａ，おそらくは（撮像用途には好ましくない）過大なシリコン層厚及びシリコン層の（例えば、水素イオン及び非晶質化シリコン層の形成による）注入損傷を示し得る。
【０１２７】
図２及び７の、作業２１２において、ドナー半導体ウエハ１２０及び／または剥離層１２２，例えば半導体膜１０２に、１つ以上の仕上プロセス１３０を施すことができる。ほとんどの仕上プロセス１３０は剥離層１２２の移載後に行われるであろうと思われるが、いくつかの仕上プロセス１３０は作業２０８の接合形成の前に行うことができる。例えば、作業２０４／２０７及び２０５は仕上プロセス１３０と見なすことができる。それぞれの仕上プロセス１３０は、例えば、１つ以上のサブプロセスを含むことができる。例えば、仕上プロセス１３０は、様々なイメージセンサ構造の表面形態を形成するに必要な様々なスクライブ工程を含むことができる。技術上周知の、そのようなスクライブ工程は、他の仕上作業１３０の前後に、または他の仕上作業１３０とともに、行うことができる。その他の仕上プロセスには、様々な場所における、絶縁領域、封入領域またはパッシベーション領域の付加を含めることができよう。より一般的には、未完成イメージセンサの完成に必要なプロセスであればどのプロセスも仕上プロセスと見なすことができる。
【０１２８】
別の仕上プロセス１３０には、剥離層１２２の半導体厚の増補工程を含めることができる。例えば、半導体層１３２をさらに追加するエピタキシャル成長工程は、より厚い層の剥離工程より低コストであり得る。薄層１２２の剥離はドナーウエハ１２０を節約し、より厚い剥離層１２２の達成に必要なより深いイオン注入に必要なエネルギーを軽減する。半導体材料は、例えば、裏面コンタクト層のメソタキシャル成長前に付加することができるであろう。いくつかの実施形態において、半導体層１０２，１０６及び１０８の最終複合厚は好ましくは、例えば、１０μｍ（すなわち１００００ｎｍ）より厚く、約３０μｍより薄くすべきであることが望ましい。したがって、適切な厚さの剥離層１２２が形成され、所望の厚さが形成されるまで、付加半導体層１３２（例えばＳｉ）で増補されるべきである。付加Ｓｉ層１３２による増補にはドーピング工程も含めることができる。
【０１２９】
歴史的に、非晶質化シリコン層の厚さは約５０〜１５０ｎｍ程度であり、注入エネルギー及び注入時間に依存して、剥離層１２２の厚さは訳５００ｎｍ程度であった。しかし、マイクロエレクトロニクスＳＯＩ構造では、より薄い剥離層１２２が半導体膜１０２に対して形成され、これにともなって非晶質化Ｓｉ層も必然的に薄くなり、上で論じたように、仕上プロセスで付加される半導体材料が多くなり得る。
【０１３０】
また作業２１２にしたがえば、裂開面１２３に、表面粗さ１２３Ａを低減するために研磨またはアニールプロセスを裂開面１２３に施す工程を含めることができる、裂開後処理工程を施すことができる。さらに、仕上プロセスには酸化インジウムスズの被着のような、導電ウインドウ層の施工を含めることができる。逆に、仕上プロセスには、導電性の金属ベース領域または金属酸化物ベース領域、例えばＬＰＥ，ＣＶＤまたはＰＥＣＶＤによって被着されるアルミニウムベース膜のような、裏面コンタクト領域の施工を含めることができる。上で論じたように、裏面コンタクト層は、例えばケイ化ニッケルの、エピタキシャル成長またはメソタキシャル成長によって形成することもできる。
【０１３１】
未完成イメージセンサが目的の最終製品の要素構造の多くを有する程度まで、未完成イメージセンサを形成するために剥離に先立って仕上プロセスが用いられれば、剥離後に必要な仕上プロセスは僅かでしかない。対照的に、絶縁体基板１０１上の半導体膜１０２の形成だけでは、イメージセンサを考えなければ、他のいずれの絶縁体上半導体構造上でもイメージセンサとしての基板１０１−膜１０２複合構造は弁別されないから、１つ以上のイメージセンサ特有仕上プロセスが必要になり得る。しかし、半導体膜１０２として実質的に単結晶の層を有することで、その範囲内で動作するパラメータが緩和され、仕上プロセスにともなう処理において、選択されるべき、利用できる選択肢及び結果の範囲が拡大される。
【０１３２】
特に、他のイメージセンサ要素構造１０４の有無にかかわらず、膜１０２の形成により、先進の、多接合撮像デバイスの形成におけるより大きなフレキシビリティが可能になる。例えば、結晶Ｓｉ膜１０２上に構築することで、製造業者は、ＧａＡｓ，Ｇｅ及びＧａＩｎＰ２の様々な多接合層を形成して光電変換セル技術の進歩の上に立てられる新しいイメージセンサを形成するために、ＧａＡｓ，Ｇｅ及びＧａＩｎＰ２に対する結晶Ｓｉの異なる比熱容量を利用することができる。必要に応じて、図９の好ましい実施形態に説明されるように、膜１０２は、ＧｅまたはＧａＡｓあるいはドープトＧｅ/ＧａＡｓの層を含むことができる。
【０１３３】
上述したＳｉＯＧプロセスを、さらに詳細に、参照して本発明の別の実施形態を次に説明する。例えば、ドナー半導体ウエハ１２０からの剥離層１２２の分離の結果、ドナー半導体ウエハ１２０の第１の裂開面及び剥離層１２２の第２の裂開面１２３がつくられ得る。先に論じたように、剥離層１２２の第２の裂開面１２３に仕上プロセス１３０を施すことができる。さらにまたはあるいは、ドナー半導体ウエハ１２０の第１の裂開面に（上述した手法の１つ以上を用いて）研磨のような仕上プロセス１３０を施すことができる。
【０１３４】
本発明の別の実施形態において、ドナー半導体ウエハ１２０は、実質的に単結晶のドナー半導体ウエハ１２０及びドナー半導体ウエハ１２０上に被着されたエピタキシャル半導体層を含む、ドナー構造の一部とすることができる（ＳＯＩに関するエピタキシャル成長半導体層の詳細は、同時係属の、２００５年６月２３日に出願された米国特許出願第１１/１５９８８９号の明細書に見ることができる。上記明細書の全開示は本明細書に参照として含まれる）。したがって、剥離層１２２は実質的にエピタキシャル半導体層から形成することができる（またウエハ１２０からの単結晶ドナー半導体材料のいくらかも含むことができる）。すなわち、上述した仕上プロセスは、実質的にエピタキシャル半導体材料及び／またはエピタキシャル半導体材料と単結晶半導体材料の複合体で形成された剥離層１２２の裂開面１２３に施すことができる。
【０１３５】
例示的形成工程８０２〜８０８を示す図８Ａ及び例示的システム８００を示す図８Ｂに示されるように、イメージセンサ形成プロセスは、さらに、イメージセンサ１００の形成のためのシステム８００において自動化することができるであろう。システム８００は、処理のためにイメージセンサ１００をハンドリングする、集成イメージセンサハンドリング装置８１０（または、さらに一般的には、集成ＳＯＩハンドリング装置８１０）及び集成イメージセンサ／ＳＯＩ処理装置８２０を備えることができるであろう。集成ＳＯＩ処理装置８２０は、集成絶縁体上半導体ハンドリング装置８１０によってハンドリングされるイメージセンサ１００の作成に用いられる、調製または仕上システム８２５及び移載または接合形成システム８２７のような、様々なサブシステムを有するであろう。イメージセンサが完成するまで、イメージセンサは中間構造と称されることがある。
【０１３６】
例えば、剥離層１２２が作成される（工程８０２）と、集成ハンドリング装置８１０は、陽極接合形成（工程８０４）を行えるように、集成ＳＯＩ処理装置８２０内での完成の必要に応じてイメージセンサ１００の輸送及び位置決めを行うことができるであろう。以降の、集成ＳＯＩ処理装置８２０内での、剥離層１２２に接合された基板１０１の輸送及び位置決め（工程８０６）により、剥離及び仕上のそれぞれの作業２１０及び２１２（工程８０８）を行うことが可能になり得る。
【０１３７】
図９を参照すれば、本発明の１つ以上の好ましい実施形態にしたがうイメージセンサ１００の変種形態１００Ｅが簡略化して示される。１つ以上の好ましい実施形態にしたがえば、裏面側−表面側バイアスのための裏面透明電極としてはたらく、必要に応じるオーミックコンタクトウインドウ層が初めにｎ型ドナーシリコンウエハに施され、シリコンウエハは電極として用いられるドープトポリシリコンで初めに被覆されている。バイアスの利点を示すため、図９は、図１と同様に、入射光線のほとんどがｎ-Ｓｉ膜層で止まり、そこで電子を発生させている様子を示す。ドナーｎ型シリコンウエハには１ｋｅＶ〜１０００ｋｅＶの注入エネルギーで水素を注入することができる。このエネルギー範囲に相当する注入深さの範囲は０.０２〜１７μｍである。すなわち、所望のシリコン厚は注入エネルギーを調節することで得られる。注入ドーズ量は１×１０１６〜１０×１０１６イオン/ｃｍ２とすることができる。ウエハは次いで化学的手段で清浄化され、表面基を酸化するために酸素プラズマ処理を受ける。次いで、熱膨張がシリコンに整合し、厚さが０.６〜０.７ｍｍのアルカリ−アルミノホウケイ酸ガラスウエハを、表面を清浄化するため、洗剤及び蒸留水洗浄、続いて希酸洗浄によるような、標準的な清浄化手法で洗浄することができる。ガラス及びシリコンは次いで加熱され、ガラスの温度はシリコンの温度より約１００℃高くされる。ガラスウエハ及びシリコンウエハの温度はそれぞれガラスの歪点温度より約３５０℃及び４５０℃低くすることができる。次いで２つのウエハは、薄いポリＳｉ層をガラスに向けて、接触させて、接合形成装置に入れることができる。５〜１０ｐｓｉ（３.４×１０４〜６.９×１０４Ｐａ）の圧力をかけながら、１０００Ｖの電圧をウエハにかけて１０分間印加してから、冷却し、印加電圧を取り除くことができる。印加電圧は、ガラスウエハの導電度を決定する、ガラスまたはガラス−セラミックの組成の関数である。
【０１３８】
ガラスに接合されたシリコン薄膜は母体ウエハから分離させることができ、ガラスとの極めて強固な接合形成が達成されている。次いでＣＣＤまたはＣＭＯＳ構造を作成するためにＳＯＧウエハに仕上プロセス１３０が施される。例えば、Ｓｉ膜１０２付ガラスウエハ１０１は次いで、損傷を受けたシリコン上層を除去して高品位層表面を出すために、研磨、アニールまたは修復を施すことができる。所望の構造に依存して、プロセス工程には、リンイオンまたはホウ素イオンのドーピング、ＳｉまたはＧａＡｓのエピタキシャル成長、ゲート電極材料の被着及び様々なフォトリソグラフィによるエッチングを含めることができる。
【０１３９】
このウエハはエピタキシャル構造を成長させてイメージセンサを形成するための基板として用いることができる。材料の例には、ＧａＡｓ，ＧａＩｎＰ/ＧａＡｓ，ＧａｘＩｎｙＰ/ＧａｃＩｎｄＡｓ/Ｇｅ及び技術上既知のその他の材料を含めることができる。ＣＶＳＴ（閉空間蒸気輸送），ＭＯＣＶＤ（有機金属化学的気相成長），ＭＢＥ（分子ビームエピタキシー）及び技術上既知のその他のプロセスを含む、様々なプロセスを、エピタキシャル膜の成長に利用することができる。ＡｌＧａＡｓ，ＩｎＧａＰまたはＺｎＳｅのような広バンドギャップエピ層のような多くの表面パッシベーションウインドウ層を、またその他の封入またはパッシベーション層も、用いることができ、センサを完成させるために表面処理を用いることができる。同様に、デバイス構造に依存して、様々な構成でオーミックコンタクトを施すことができる。
【０１４０】
撮像デバイスにこのようなＳＯＧ構造１００を用いることで利用できる−接合される半導体膜１０２の厚さが可変であること及び裏面入射光を遮断しない表面構造操作の自由度を含む−追加の設計パラメータを、デバイスの量子効率の最適化及び／または製造の複雑性の軽減及びコストの低減の利点のために用いることができる。そのような恩恵は前面光入射型デバイス構造に対してさえも得ることができるであろう。おそらくは、より高い設計フレキシビリティにより、何らかの新規な撮像デバイス構造及び／またはこれまでは実用にならないかまたは不可能であった構造の作成が可能になるであろう。
【０１４１】
本明細書で特定の実施形態を参照して本発明を説明したが、そのような実施形態が本発明の原理及び応用の例証にすぎないことは当然である。したがって、添付される特許請求の範囲に定められるような本発明の精神及び範囲を逸脱することなく、例証実施形態に多くの改変がなされ得ること及びその他の構成が案出され得ることは当然である。
【符号の説明】
【０１４２】
１００    イメージセンサ
１０１    ガラス基板
１０２    半導体膜
１０３    イオン空乏化域
１０４    イメージセンサ要素構造
１０６    ｐ型領域
１０８    ｎ型領域
１１０    光ゲート領域
１２０    ドナー半導体ウエハ
１２２    剥離層
【図１Ａ】
2010503991.tif 000004
【図１Ｂ】
2010503991.tif 000005
【図１Ｃ】
2010503991.tif 000006
【図１Ｄ】
2010503991.tif 000007
【図２Ａ】
2010503991.tif 000008
【図２Ｂ】
2010503991.tif 000009
【図２Ｃ】
2010503991.tif 000010
【図３Ａ】
2010503991.tif 000011
【図３Ｂ】
2010503991.tif 000012
【図３Ｃ】
2010503991.tif 000013
【図４Ａ】
2010503991.tif 000014
【図４Ｂ】
2010503991.tif 000015
【図５Ａ】
2010503991.tif 000016
【図５Ｂ】
2010503991.tif 000017
【図６】
2010503991.tif 000018
【図７】
2010503991.tif 000019
【図８Ａ】
2010503991.tif 000020
【図８Ｂ】
2010503991.tif 000021
【図９】
2010503991.tif 000022
【図１０Ａ】
2010503991.tif 000023
【図１０Ｂ】
2010503991.tif 000024
【図１０Ｃ】
2010503991.tif 000025
【図１０Ｄ】
2010503991.tif 000026
2010503991.tif 000027
2010503991.tif 000028
2010503991.tif 000029
2010503991.tif 000030
2010503991.tif 000031
2010503991.tif 000032
2010503991.tif 000033
2010503991.tif 000034
2010503991.tif 000035
2010503991.tif 000036
2010503991.tif 000037
【国際調査報告】
2010503991.tif 000038
2010503991.tif 000039
2010503991.tif 000040