(57)【要約】  抵抗スイッチングデバイスのスケーラビリティの改善のために、交差点抵抗スイッチング構造を開示する。この抵抗スイッチング構造では、抵抗スイッチング材料を格納するためにプラグ自体を用い、例えば化学−機械研磨（ＣＭＰ）又は単に機械研磨を用いてトップ電極をプラグに自己整列させる。【特許請求の範囲】
【請求項１】
ボトム電極、トップ電極、および前記ボトム電極および前記トップ電極と接触した抵抗スイッチング材料の層を具える抵抗スイッチングデバイスを製造する方法において、該方法は、
前記ボトム電極を具える基板を用意するステップと、
前記ボトム電極を露出させる開口部を具える誘電体層を設けるステップと、
前記開口部内に抵抗層を形成するステップと,
を具えることを特徴とする抵抗スイッチングデバイスの製造方法。
【請求項２】
前記誘電体層を設けるステップは、誘電体層を堆積し、該誘電体層にトレンチを形成し、該トレンチに前記ボトム電極を露出させる孔を形成することを特徴とする請求項１記載の方法。
【請求項３】
前記抵抗層を形成するステップは、前記開口部を前記抵抗スイッチング材料で少なくとも部分的に充填し、次に前記少なくとも部分的に充填された開口部内に前記トップ電極を形成することを特徴とする請求項１記載の方法。
【請求項４】
前記誘電体層を設けるステップおよび前記抵抗層を形成するステップは、前記ボトム電極を露出させる開口部を有する第１誘電体層を形成し、前記開口部内に抵抗層を形成し、更に前記抵抗層を露出させるトレンチを具える第２誘電体層を形成し、前記トレンチ内に前記トップ電極を形成することを特徴とする請求項１記載の方法。
【請求項５】
前記抵抗層を形成するステップは、前記開口部を前記抵抗スイッチング材料で少なくとも部分的に充填することを特徴とする請求項４記載の方法。
【請求項６】
前記基板が第１金属パターンを具え、前記ボトム電極が該第１金属パターン内に設けられていることを特徴とする請求項１記載の方法。
【請求項７】
前記基板が第１金属パターンを具え、前記ボトム電極が該第１金属パターン内に設けられている請求項１記載の方法において、前記トップ電極を第２金属パターン内に形成するステップを更に具えることを特徴とする請求項１記載の方法。
【請求項８】
前記抵抗スイッチング材料は、電子ドナーおよび電子アクセプタを含む電荷移動錯体であることを特徴とする請求項１に記載の方法。
【請求項９】
前記抵抗スイッチング材料はパイ電子系を持つ有機化合物であることを特徴とする請求項８記載の方法。
【請求項１０】
前記有機化合物はＴＣＮＱまたはＴＣＮＱの誘導体により供与されることを特徴とする請求項９記載の方法。
【請求項１１】
前記電子ドナーは前記ボトム電極の金属により供給され、該金属はＣｕ，ＡｇおよびＫからなる群から選ばれることを特徴とする請求項１０記載の方法。
【請求項１２】
前記抵抗スイッチング材料は二元金属酸化物であることを特徴とする請求項１記載の方法。
【請求項１３】
前記ボトム電極は銅を具え、前記二元金属酸化物は銅金属酸化物であることを特徴とする請求項１２記載の方法。
【請求項１４】
前記トップ電極を形成するステップを更に具え、該ステップは金属層を前記基板上に形成し、前記開口部の余分の金属を除去することを特徴とする請求項１記載の方法。
【請求項１５】
前記抵抗スイッチングデバイスは不揮発性メモリデバイスであることを特徴とする請求項１記載の方法。
【請求項１６】
ボトム電極と、
トップ電極と、
前記ボトムおよび前記トップ電極と接触した抵抗スイッチング材料の層とを具え、
前記トップ電極および前記抵抗層が誘電体層に形成された開口部に含まれていることを特徴とする抵抗スイッチングデバイス。
【請求項１７】
前記ボトム電極が第１金属パターン内に形成され、
前記トップ電極が第２金属パターン内に形成され、
前記誘電体層が少なくとも第１の層と第２の層を具え、第１の層が前記第１金属パターンと前記第２金属パターンとを分離するとともに、前記第１金属パターンと前記第２金属パターンとの間の接続をもたらす開口部を含み、
前記抵抗層が前記開口部に含まれていることを特徴とする請求項１６記載のデバイス。
【請求項１８】
前記抵抗スイッチング材料は、電子ドナーおよび電子アクセプタを含む電荷移動錯体であることを特徴とする請求項１６記載のデバイス。
【請求項１９】
前記抵抗スイッチング材料はパイ電子系を持つ有機化合物であることを特徴とする請求項１８記載のデバイス。
【請求項２０】
前記有機化合物はＴＣＮＱまたはＴＣＮＱの誘導体により供与されることを特徴とする請求項１９記載のデバイス。
【請求項２１】
前記電子ドナーは前記ボトム電極の金属により供給され、該金属はＣｕ，ＡｇおよびＫからなる群から選ばれることを特徴とする請求項２０記載のデバイス。
【請求項２２】
前記抵抗スイッチング材料は二元金属酸化物であることを特徴とする請求項１６記載のデバイス。
【請求項２３】
前記ボトム電極は銅を具え、前記二元金属酸化物は銅金属酸化物であることを特徴とする請求項２２記載のデバイス。
【請求項２４】
前記ボトム電極および前記トップ電極は同じ材料からなることことを特徴とする請求項１６記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００６年８月３１日に出願された米国暫定特許出願第６０／８４１，６０７号を優先権主張するものである。
【０００２】
本発明は、デバイスの導電率をデバイスに印加される電圧に応じて可逆的に変化させることができるデバイスに関する。特に、本発明は、抵抗スイッチング材料として有機金属材料を含むメモリデバイスに関する。
【背景技術】
【０００３】
データ蓄積メモリ市場の発展は、ギガバイトから数百ギガバイトまたはテラバイトにまで及ぶ従来よりも大きな容量の必要性の増加を示している。この発展は、中でも、マルチメディアおよびゲームのような新しいデータ消費アプリケーションによって推進されている。電界効果型トランジスタの閾値電圧のシフトが状態ビットを表すフラッシュメモリ技術が、今までのところ、ビット当たりの手ごろなコストを維持しつつ、このスケーリング（微細化）の要求を満足してきた。しかし、フラッシュメモリ技術は、基本的な物理的限界のために４５ｎｍ技術ノードを超える厳しいスケーリング問題に直面すると予想されている。
【０００４】
抵抗スイッチングメモリは代替候補の一角を構成しており、それはその物理スイッチング機構がスケーリングとともに劣化しないからである。この種のメモリは、高および低導電状態に可逆的にプログラミングすることができる抵抗素子を具える。遷移金属酸化物、有機半導体または有機金属半導体のような様々な材料を、このような抵抗素子を製造するために用いることができる。
【０００５】
抵抗スイッチングメモリは、ダイナミックＲＡＭにおいて用いられているような１Ｔ／１Ｃ（１トランジスタ／１キャパシタ）コンセプトから導かれる構造を用いて集積化されている。抵抗スイッチング材料を具える抵抗素子は、ＭＯＳトランジスタ、バイポーラトランジスタ又はダイオードの上に積み重ねられ、ビット線を介してアクセスされる。抵抗素子は、通常は集積回路の配線工程（back-end-of-line：ＢＥＯＬ）において、金属配線間またはトランジスタの接点と第１金属レベルとの間に配置される。
【０００６】
バエク(Baek)等は、非特許文献１に、金属／スイッチング抵抗材料／金属（ＭＲＭ）抵抗を配線工程において接点プラグと第１金属レベルとの間の交差部に集積化したメモリアレイを開示している。この集積方法では、ボトム電極接点（ＢＥＣ）層を接点プラグの一部分とし、遷移金属酸化物（ＴＭＯ）およびトップ電極接点（ＴＥＣ）層の積層を両層の堆積後にパターン化する。従って、トランジスタ素子の領域がトップ電極の領域により規定される。更に、バエクによる抵抗素子は少なくともトップ電極を形成する追加の工程の挿入を必要とする。
【０００７】
チェン（Chen）等は、非特許文献２において、抵抗素子の抵抗スイッチング材料としてＣｕｘＯを用いるメモリアレイを開示している。銅酸化物は銅プラグの上から前方へ成長される。バエク等の場合と同様に、銅酸化物とトップ電極接点（ＴＥ）層の積層を両層の形成後にパターン化する必要がある。エッチングは抵抗素子の活性化領域を損傷するので、ＭＲＭ素子と銅プラグとの間の重複を必要とする。この重複はこのコンセプトのスケーリングの可能性に影響を及ぼす。
【０００８】
Ｒ．ミュラー（R.Muller）等は、非特許文献３において、減圧下でのＴＣＮＱ蒸気による銅基板の腐食によってＣｕＴＣＮＱフィルムを製造する方法について開示している。ミュラー等によって確立されたこのプロセスフローは、最初に酸化物層上に銅アイランドを形成するステップから成る。これらの銅アイランドは、ボトム電極としておよびＣｕＴＣＮＱの成長のための出発材料として用いられる。次にＣｕＴＣＮＱフィルムがこれら銅アイランドの露出表面上に形成される。最後に、トップ電極が、銅パターンを覆うアルミニウム層を堆積することによって形成される。この方法は、銅ボトム電極とアルミニウムトップ電極が直交方向に走る並列配線として形成されるクロスバーメモリアレイの形成に適用可能である。トップおよびボトム電極間の各重複部分がメモリ素子を構成する。従って、電圧を両電極間のＣｕＴＣＮＱフィルムに印可することができる。ミュラー等によって提示されたこのプロセスフローはＣＭＯＳ配線プロセスとコンパチブルであるが、集積プロセスフローについては何の記載もなく、また個々のメモリ素子を選択する手段についても何の記載もない。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】バエク(Baek)他、「Multilayer Cross-point Binary Oxide Resistive Memory (OxRRAM) for Post-NAND Storage Application（ポストＮＡＮＤストレージアプリケーション用多相交差配列バイナリ抵抗メモリ）」、IEDM2005、
【非特許文献２】チェン(Chen)他、「Non-Volatile Resistive Switching for Advanced Memory Applications（先端メモリアプリケーション用の不揮発性抵抗スイッチング）」、ＩＥＤＭ２００５、ワシントンＤＣ、２００５年１２月５日〜７日、
【非特許文献３】Ｒ．ミュラー(R.Muller)他、「Organic CuTCNQ  non-volatile memories for integration in the CMOS back-end-of-line; preparation from gas/solid reaction and downscaling to an area of 0.25um2 (ＣＭＯＳ配線工程における集積化のための有機ＣｕＴＣＮＱ不揮発性メモリ：気体／固体反応からの生成および０．２５ｕｍ２面積へのダウンスケーリング」、Solid-State Electronics 50(2006) p.601-605
【非特許文献４】Ｒ．Ｓ．ポテンバー（R.S.Potember）他、「Electrical switching and memory phenomena in CuTCNQ thin films（ＣｕＴＣＮＱ薄膜における電気スイッチングおよびメモリ現象）」、Applied Physics letter34(6)、１９７９年３月、第３４巻、第６号
【非特許文献５】Ｒ．ミュラー(R.Muller)他、「Organic CuTCNQ non-volatile memories for integration in the CMOS backend-of-line: preparation from gas/solid reaction and downscaling to an area of 0.25um2（ＣＭＯＳ配線工程における集積化のための有機ＣｕＴＣＮＱ不揮発性メモリ：気体／固体反応からの生成および０．２５ｕｍ２面積へのダウンスケーリング）」、フランス、グルノーブル、proceedings of ESSDERC、p.216
【非特許文献６】Ｚ．フィアン(Z.Fian)他、「Silver-tetracyanoquinodimethane (Ag-TCNQ) Nanostructures and Nanodevice（銀-テトラシアノキノイドメタン（Ａｇ-ＴＣＮＱ）ナノ構造およびナノデバイス）」、IEEE Transactions on Nanotechnology、２００５年３月、第４巻、第２号、p.23814
【非特許文献７】スタンレイ  ウォルフ(Stanley Wolf),「Silicon Processing for the VLSI ERA」,vol.4, pp.674-679
【特許文献】
【００１０】
【特許文献１】米国特許第６，８１５，７３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
それゆえ、従来技術の欠点を受けない、特に有機または有機金属半導体の抵抗スイッチング層を具える抵抗素子を形成する方法が必要とされている。
【００１２】
ＣＭＯＳコンパチブルプロセスフローにおいて抵抗スイッチング層の集積化を容易にする、抵抗スイッチング層として有機または有機金属半導体を具える抵抗素子を形成する方法が必要とされている。
【００１３】
レジスタアレイのさらなるスケーリング（微細化）を可能とする、特に有機または有機金属半導体の抵抗スイッチング層を具える抵抗素子を形成する方法が必要とされている。
【００１４】
個々の抵抗素子を選択する手段及び抵抗アレイを動作させる周辺電子回路を具えた抵抗アレイの集積化を可能とする、特に有機または有機金属半導体の抵抗スイッチング層を具える抵抗素子を形成する方法の必要がある。
【課題を解決するための手段】
【００１５】
本発明は以下のように形式化できる。
本発明の一つの実施形態においては、ボトム電極と、トップ電極と、該ボトム電極およびトップ電極と接触した抵抗スイッチング材料の層とを具える抵抗スイッチングデバイスを製造する方法が記載され、この方法は、前記ボトム電極を具える基板を用意するステップと、前記ボトム電極を露出させる開口部を具える誘電体層を設けるステップと、前記開口部内に抵抗層を形成するステップとを具える。
【００１６】
前記開口部を具える誘電体層は、誘電体層を堆積し、該誘電体層にトレンチを形成し、該トレンチに前記ボトム電極を露出させる孔を形成することによって設けることができる。
【００１７】
前記抵抗層および前記トップ電極は、前記開口部を前記抵抗スイッチング材料で少なくとも部分的に充填し、次に前記少なくとも部分的に充填された開口部内に前記トップ電極を形成することによって設けることができる。
【００１８】
本発明の他の実施形態においては、ボトム電極と、トップ電極と、該ボトム電極およびトップ電極と接触した抵抗スイッチング材料の層を具える抵抗スイッチングデバイスを製造する方法が記載され、この方法は、前記ボトム電極を具える基板を用意するステップと、前記ボトム電極を露出させる開口部を具える誘電体層を設けるステップと、前記開口部内に抵抗層を形成するステップと、前記抵抗層を露出させるトレンチを具える誘電体層を設けるステップと、前記トレンチ内に前記トップ電極を形成するステップとを具える。
【００１９】
本発明の別の実施形態においては、ボトム電極と、トップ電極と、該ボトム電極およびトップ電極と接触した抵抗スイッチング材料の層とを具える抵抗スイッチングデバイスを、前記ボトム電極を提供する第１金属パターンを具える基板上に製造する方法が記載され、この方法は、更に、前記基板上に誘電体層を形成するステップと、前記誘電体に、前記ボトム電極を露出させる開口部を形成するステップと、露出したボトム電極の上に前記抵抗層を形成するステップとを具える。その後、トップ電極を前記抵抗層の上に形成して第２電極パターンを形成する。
【００２０】
本発明の更に別の実施形態においては、ボトム電極と、トップ電極と、該ボトム電極およびトップ電極と接触した抵抗スイッチング材料の層とを具える抵抗スイッチングデバイスを基板上に製造する方法であって、前記基板が第１金属パターンを具え、前記ボトム電極が前記第１金属パターンと接触するビア内に設けられている、製造方法が記載され、この方法は、更に、前記基板上に誘電体層を形成するステップと、前記誘電体に、第２金属パターンを受け入れるとともに前記ボトム電極を露出させるトレンチを形成するステップと、露出したボトム電極の上に前記抵抗層を形成するステップと、前記第２金属パターンを形成して前記トップ電極を設けるステップとを具える。
【００２１】
いずれの実施形態においても、トップ電極を形成するステップは、基板上に金属の層を形成し、開口部の余分の金属を除去するステップを具える。トップ電極およびボトム電極をそれぞれ形成するために用いる材料は同じにしてもよいし、相違させてもよい。
【００２２】
別の実施形態においては、ボトム電極と、トップ電極と、該ボトム電極およびトップ電極と接触した抵抗スイッチング材料の層とを具え、前記トップ電極および前記抵抗層が誘電体層に形成された開口部内に含まれている抵抗スイッチングデバイスが記載される。
【００２３】
別の実施形態においては、ボトム電極と、トップ電極と、該ボトム電極およびトップ電極と接触した抵抗スイッチング材料の層とを具え、前記ボトム電極が第１金属パターンに形成され、前記トップ電極が第２金属パターンに形成され、前記誘電体層が前記第１および第２金属パターンを分離するとともに、前記誘電体層が前記第１および第２金属パターン間の接続を設けるための開口部を具え、前記抵抗層が前記開口部内に含まれている抵抗スイッチングデバイスが記載される。
【００２４】
いずれの実施形態においても、抵抗スイッチング材料は電子ドナーおよび電子アクセプタを含む電荷移動錯体とすることができる。この抵抗スイッチング材料はパイ電子系を有する有機化合物とすることができる。この有機化合物はＴＣＮＱによってまたはＴＣＮＱ誘導体により供与することができ、さらに電子ドナーは形成用金属によって供給し、この金属はＣｕ，ＡｇまたはＫの群から選択することができる。
【００２５】
いずれの実施形態においても、抵抗スイッチング材料は二元金属酸化物とすることができる。ボトム電極は銅とし、二元金属酸化物は亜酸化銅とするのが好ましい。
【００２６】
本発明のいずれの実施形態においても、抵抗スイッチングデバイスは不揮発性メモリデバイスとすることができる。
【図面の簡単な説明】
【００２７】
【図１】一実施例による抵抗素子の概略断面図およびその電気記号を示す。
【図２ａ】図１に示す実施例によるデバイスを製造するプロセスフローの一工程を示す。
【図２ｂ】図１に示す実施例によるデバイスを製造するプロセスフローの一工程を示す。
【図２ｃ】図１に示す実施例によるデバイスを製造するプロセスフローの一工程を示す。
【図２ｄ】図１に示す実施例によるデバイスを製造するプロセスフローの一工程を示す。
【図２ｅ】図１に示す実施例によるデバイスを製造するプロセスフローの一程を示す。
【図３ａ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図３ｂ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図３ｃ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図３ｄ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図３ｅ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図４ａ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図４ｂ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図４ｃ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図４ｄ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図４ｅ】一実施例による抵抗スイッチングメモリデバイスを製造するプロセスフローの一工程を示す。
【図５ａ】本発明の一実施例による抵抗素子を製造するプロセスフローを概略的に示すフローチャートを示す。
【図５ｂ】本発明の一実施例による抵抗素子を製造するプロセスフローを概略的に示すフローチャートを示す。
【図５ｃ】本発明の一実施例による抵抗素子を製造するプロセスフローを概略的に示すフローチャートを示す。
【図５ｄ】本発明の一実施例による抵抗素子を製造するプロセスフローを概略的に示すフローチャートを示す。
【図５ｅ】本発明の一実施例による抵抗素子を製造するプロセスフローを概略的に示すフローチャートを示す。
【図６ａ】好適実施例によるデバイスを製造するプロセスフローの一工程を示す。
【図６ｂ】好適実施例によるデバイスを製造するプロセスフローの一工程を示す。
【図６ｃ】好適実施例によるデバイスを製造するプロセスフローの一工程を示す。
【図６ｄ】好適実施例によるデバイスを製造するプロセスフローの一工程を示す。
【図６ｅ】好適実施例によるデバイスを製造するプロセスフローの一工程を示す。
【図７】本発明の種々の実施例によるデバイスのスケーラビリティを示す。
【図８】本発明の実施例による選択素子としてＭＯＳトランジスタを具える抵抗スイッチングメモリ装置を示す。
【図９】図８に示す実施例による抵抗スイッチングメモリ装置アレイを示す。
【発明を実施するための形態】
【００２８】
本発明を模範的な実施例について特定の図面を参照しながら説明するが、本発明はこれに限定されない。添付の図面は単に概略図であり、本発明を限定するものではない。図面において、いくつかの素子のサイズは誇張され、説明のために寸法どおりに描かれていない。それゆえ、実際の寸法および相対的寸法は必ずしも本発明実施の実際の縮尺に対応していない。本明細書で開示する実施例および図は、限定に役立つというよりは説明に役立つものと認識されたい。
【００２９】
さらに、明細書及び特許請求の範囲内の第１、第２、第３などの用語は、類似した素子を区別するために用い、必ずしも連続的順番または時間的順番を表すものではない。これらの用語は、適切な状況の下で交換可能であり、本発明の実施例は、本明細書に記載または図示した以外の順序で実行することもできる。
【００３０】
またさらに、明細書及び特許請求の範囲内のトップ、ボトム、上、下などの用語は説明のために用い、必ずしも相対位置を説明するためではない。これらの頻繁に用いる用語は適切な状況の下で交換可能であり、本明細書に記載の本発明の実施例は、本明細書に記載または図示した以外の配置で実行することもできる。例えば素子の「下」および「上」は、この素子の反対側に位置することを示す。
【００３１】
請求項において用いる「具える」という用語は、その後に記載される手段に限定されるものとして解釈すべきではない、つまり他の要素やスッテプを排除しない。この用語は、参照する規定の特徴、数、ステップまたは構成要素の存在を特定するものとして解釈する必要があるが、１個以上の他の特徴、数、ステップまたは構成要素、またはそれらの群の存在または追加を除外しない。従って、「手段ＡおよびＢを具える装置」という表現の範囲は、構成要素ＡおよびＢのみからなる装置に限定されない。同等の素子は同等の数字を用いて参照する。
【００３２】
図１は、一実施例による抵抗素子を具えるデバイス１の概略断面図を示す。基板２上に、多重誘電体層３，４，５を具えるスタックが設けられ、該スタック内には金属パターン６，８が異なるレベルに埋め込まれる。これらの金属パターン６，８は中間誘電体層４によって互いに分離される。これらの中間誘電体層４を貫通して、開口部またはビアを形成し、誘電体層スタック内の異なるレベルに位置する金属パターン６，８間またはそれらの一部分間の電気的接続７を確立する。このような構造はダマシン相互接続構造として知られる。なぜなら、図２のプロセスフローで示されるように、これらの誘電体層３，４，５にトレンチが形成され、該トレンチが導電性材料で充填されるためである。これらのトレンチは、金属パターンまたはビアとしても知られる電気的スループットを形成するために使用される。
【００３３】
レベル間接続７と金属パターン６，８を個別にまたは組み合わせて形成するかによって、それぞれの相互接続構造はシングルダマシンまたはデュアルダマシンとして示される。
【００３４】
基板２は、その上にこのようなダマシン・スタックを形成することができる、任意の基板とすることができる。このような基板は、例えばガラスまたは石英基板、セラミックス基板、シリコン基板のような半導体基板、シリコン・オン・インシュレータ基板（ＳＯＩ）、ゲルマニウム基板、ゲルマニウム・オン・インシュレータ基板（ＧＯＩ）とする。好適には、この基板２は、ダイオード、電界効果型トランジスタまたはバイポーラトランジスタのようなトランジスタなどの能動素子を有する半導体基板とする。図１に示した相互接続構造は、個々の能動素子間ならびに能動素子と集積デバイスのボンディングパッドとの間の電気的接続を確立するために使用される。
【００３５】
抵抗素子を形成するために、ボトム電極、該ボトム電極と接触する抵抗スイッチング材料層の層および抵抗スイッチング材料と接触するトップ電極を要する。動作中、電圧をボトム電極１０およびトップ電極１１にそれぞれ印可することによって、抵抗スイッチング材料層９に電圧降下が印可される。電流が一方の電極１０，１１から抵抗層を介して他方の電極１１，１０に流れる。この実施例によれば、抵抗スイッチング材料層９が２つの金属パターン６，８間またはそれらの一部分間の電気的接続を確立する。誘電体層４に形成されたトレンチを抵抗スイッチング材料９で充填し、充填された抵抗スイッチング材料は一方の端で金属パターン６に、反対側の端で金属パターン８に接触する。抵抗スイッチング材料９は、中間誘電体層４に形成されたトレンチに閉じ込められ、金属パターン６，８を含む誘電体層３，５間に挟まれる。２つの金属パターン６，８の部分は、それぞれ抵抗素子のボトム電極１０およびトップ電極１１として用いる。両電極は、抵抗スイッチング材料９を含む電気的接続７，８に少なくとも整列配置する。誘電体層３および５に形成されるトレンチの寸法に応じて、ボトム電極１０および／またはトップ電極１１は基本的に電気的接続７，８と重複させる。この状況が図１に示されている。
【００３６】
図２ａ-ｅは図１に示した装置１を製造するためのプロセスフローを概略断面図で示す。
【００３７】
基板２を用意する。基板２は、その上にこのようなダマシン・スタックを形成することができる、任意の基板とすることができる。このような基板は、例えばガラスまたは石英基板、セラミックス基板、シリコン基板のような半導体基板、シリコン・オン・インシュレータ基板（ＳＯＩ）、ゲルマニウム基板、ゲルマニウム・オン・インシュレータ基板（ＧＯＩ）とする。好適には、この基板２は、ダイオード、電界効果型トランジスタまたはバイポーラトランジスタのようなトランジスタなどの能動素子１７を有する半導体基板とする。基板２が能動素子を含む場合、これらの能動素子を、抵抗素子アレイ中の個別の抵抗素子を選択するために使用することができる。通常、ダイオードまたはトランジスタのような能動素子は動作可能に抵抗素子と接続され、動作中選択された抵抗素子のみがアドレス指定されるようにする。選択された抵抗素子は、例えば書き込み、消去または読み出しなどの動作をする。基板２が能動素子を含む場合、該基板を覆う誘電体層が形成される。この誘電体層は基板上に形成する相互接続構造から能動素子を分離する。この誘電体層はプリメタル誘電体（ＰＭＤ）として知られている。
【００３８】
図２ａに示すように、この基板２上に第１誘電体層３を設ける。通常、この誘電体層３は相互接続構造から基板２を分離し、この場合この誘電体層２はプリメタル誘電体（ＰＭＤ）として知られている。誘電体層３の材料は、シリコン酸化物、シリコン酸炭化物、多孔性酸化物のようなｌｏｗ-ｋ材料、シリコン窒化物などの半導体処理に用いられる任意の誘電体とすることができる。これらは、例えば化学気相堆積法（ＣＶＤ）のような堆積法によって、または例えばスピン・コーティングのようなコーティングによって形成することができる。
【００３９】
図２ｂに示すように、この誘電体層３に第１金属パターン６を形成する。形成すべき金属パターン６のパターンおよび寸法に従ってヘテロ・トレンチを誘電体層３にエッチングする。第１金属層をパターン化した誘電体層３を覆うように堆積させる。通常、金属層の積層を、少なくとも誘電体層３に形成されたトレンチを充填するように堆積させる。金属パターン６の材料は最新の半導体技術で使用可能なＣｕ，Ａｌ，Ｗ，ＷＮ，Ｔｉ，ＴｉＮ，Ｔａおよび／またはＴａＮとすることができる。
【００４０】
充填したトレンチ内の金属の余分な金属を、例えば研磨またはエッチバックによって除去する。通常、基板２は、トレンチの外部に存在する全ての金属が除去されるよう研磨する。例えば化学研磨（ＣＰ）または化学機械研磨（ＣＭＰ）を用いることができる。こうして形成した金属パターン６が抵抗素子のボトムまたは第１電極１０を供与する。
【００４１】
図２ｃに示すように、第１金属パターン６を覆う第２誘電体層を形成する。この第２誘電体層は順次のレベルに存在する金属パターン６，８を分離し、この場合この誘電体層は金属層間誘電体（ＩＭＤ）として知られている。この誘電体層に、空洞１３を、形成すべき第２金属パターン８のパターンおよび寸法に従って形成する。電気的接続７を順次のレベルに存在する金属パターン６，９間に形成すべき場所において、対応する空洞１３を、接点を形成すべき金属パターンの部分まで延長（１２）させる。この延長部１２はトレンチ１３に整列させることができ、この場合にはトレンチ１２の直径ｄはトレンチ１３の幅ｗとほぼ同じ大きさにする。トレンチ１２はトレンチ１３内またはトレンチ１３の周囲内に形成することができ、この場合にはトレンチ１２の直径ｄはトレンチ１３の幅ｗより小さくする。通常、誘電体層４，５の積層を堆積させる。トレンチ１３は、少なくとも開口部１２に整列させ、その場合ｗ≧ｄとし、または開口部８に重複させ、その場合はｗ＞ｄとする。各誘電体層４，５に、それぞれのトレンチ１２，１３を形成する。ボトム電極１０に隣接した誘電体層４内のトレンチ１２は、後に形成される抵抗スイッチング材料を閉じ込める容器を構成する。層４を覆う層５のトレンチ１５は金属で充填して第２金属パターン８を形成する。
【００４２】
本発明を教示するために、図２ｄに示した実施例においてはトレンチ１３の幅ｗはトレンチ１２の直径ｄより大きくする。通常、トレンチ１２はトレンチ１３に整列配置され、トレンチ１３の幅ｗはトレンチ１２の直径ｄにほぼ等しいために、トレンチ１５はトレンチ８と重複しないか僅かに重複するだけとする。誘電体層５，１４の材料は、シリコン酸化物、シリコン酸炭化物、多孔性酸化物のようなｌｏｗ-ｋ材料、シリコン窒化物などの半導体処理に用いられる任意の誘電体とすることができる。これらは、例えば化学気相堆積法（ＣＶＤ）のような堆積法によって、または例えばスピン・コーティングのようなコーティングによって形成することができる。
【００４３】
図２ｄに示すように、ボトム電極１０に隣接するトレンチ１２内に抵抗スイッチング材料９を選択的に形成する。抵抗スイッチング材料９はこのトレンチ１２を少なくとも部分的に充填する。抵抗スイッチング材料９はトレンチ１２に閉じ込められ、抵抗スイッチング層９はトレンチ８から逸脱しないようにする。従って、抵抗スイッチング層９の膜厚は、第２誘電体層４の膜厚ｔに対応するトレンチ１２の高さ以下になる。抵抗スイッチング材料層９を形成するために種々のタイプの抵抗スイッチング材料を使用できる。
【００４４】
抵抗スイッチング層９は電子ドナーおよび電子アクセプタを含む電荷移動錯体を具えるものとし得る。電子アクセプタはパイ電子系を持つ有機化合物によって形成される。好適には、有機化合物はＴＣＮＱによってまたＴＣＮＱの誘導体によって供給される。電子ドナーは金属によって供給される。好適には、この金属はＣｕ，ＡｇまたはＫである。抵抗スイッチング層９の材料は有機材料および有機金属半導体の群：ロタキサンおよびカテナン、ポリフェニレンエチレン、ＣｕＤＤＱおよびＡｇＤＤＱ（ここで、ＤＤＱは２，３-ジクロロ-５，６-ジシアノ-ｐ-ベンゾキノンを表す）、ＣｕＴＣＮＥおよびＡｇＴＣＮＥ（ここで、ＴＣＮＥはテトラシアノエチレンを表す、ＣｕＴＮＡＰおよびＡｇＴＮＡＰ、但しＴＮＡＰはテトラシアノナフトキノイドメタンを表す）、ならびにＡｇＴＣＮＱおよびＣｕＴＣＮＱ（ここで、ＴＣＮＱは７，７，８，８-テトラシアノ-ｐ-キノイドメタンを表す）：から選択する。
【００４５】
有機半導体の成長方法は従来知られている。例えばＴＣＮＱの場合、成長方法は例えば、
-非特許文献４が、特に金属銅とアセトニトリルに溶解されたＴＣＮＱとの反応によるＣｕＴＣＮＱの形成について
-特許文献１が、特にＡｌ２Ｏ３層上でのＣｕとＴＣＮＱの熱同時体積によるＣｕＴＣＮＱの成長について、
-非特許文献５が、特に減圧下でのＴＣＮＱ蒸気による銅基板の腐食によるＣｕＴＣＮＱの成長について、
-非特許文献６が、Ａｇとアセトニトリルに溶解されたＴＣＮＱとの反応による、または蒸気雰囲気内におけるＡｇとＴＣＮＱの合成による、ＡｇＴＣＮＱの成長について、
開示している。
【００４６】
代案として、双安定抵抗スイッチング二元金属酸化物９をボトム電極１０の露出した金属上に加熱成長させることもできる。ボトム電極１０の形成に銅を用いる場合、二元酸化物は亜酸化銅ＣｕｘＯｙとすることができる。二元金属酸化物は、チタン酸化物のような遷移金属二元酸化物とすることができる。露出した金属に応じて、アルミ酸化物、タンタル酸化物、チタン酸化物またはニッケル酸化物のような酸化物を成長させることもできる。
【００４７】
抵抗スイッチング層９を形成するために他の抵抗スイッチング材料を使用することもできる。このような他の抵抗スイッチング材料の例はカルコゲニド金属である。カルコゲニドは周期律表のＶＩ族の元素、例えば硫化物、セレンおよびチタンからなる半導電性ガラスである。S.R.Ovshinsky およびH. Fritzscheは非特許文献７にスイッチング、メモリおよびイメージングアロケーション用のアモルファス半導体を開示しており、その全内容が参考のためにここに組み込まれているとする。特にこの文献のパラグラフIII．ＡおよびIII．Ｂに、スイッチング特性に基づく２つのカルコゲニド材料系の区別について記載されている。
(i)所謂「安定」ガラスにおけるスレショルドスイッチング；これは負の差分抵抗および双安定動作を示し、高導電状態を維持するために最小の「保持」電圧を必要とする。代表的な材料は３次元交差結合カルコゲニド合金ガラスである。
(ii)「構造リバーシブルフィルム」におけるメモリスイッチング；これは結晶質の導電パスを構成し得る。典型的な組成は、Ｇｅ−Ｔｅ２元共晶混合物に近いＴｅ81Ｇｅ15Ｘ4であり、ここでＸはＶ又はＶＩ俗の元素、例えばＳｂである。後者の材料はスレショルドスイッチングも示し、ガラス状態において高導電状態を開始し、続いてアモルファス相から結晶相への遷移が生じ、高導電状態を安定化する。
【００４８】
抵抗スイッチング層を、ボトム電極の金属を出発材料として用いて形成する場合、ボトム電極１０の材料は形成すべき抵抗スイッチング材料を考慮して選択しなければならない。抵抗スイッチング材料が、例えば銅のような金属とＴＣＮＱのような有機化合物の共堆積により形成される場合には、ボトム電極１０の金属と有機金属化合物９内の金属を相違させることができる。
【００４９】
少なくとも誘電体層５に形成されたトレンチ１３を充填するために第２の金属層をパターン化された誘電体層４，５を覆うように堆積する。トレンチ１２が抵抗スイッチング材料９で完全に充填されない場合には、この金属層がトレンチ１２の残部も充填する。通常、金属層の積層を堆積する。堆積する材料はＣｕ，Ａｌ，Ｗ，ＷＮ，Ｔｉ，Ｔａ及び／又はＴａＮとすることができる。
【００５０】
充填されたトレンチ１３の余分の金属は、例えば研磨またはエッチバックによって除去する。通常、基板２を研磨して、トレンチの外部に存在する全ての金属を除去する。例えば化学研磨（ＣＰ）または化学機械研磨（ＣＭＰ）を用いることができる。図２ｅに示すように、こうして形成した第２金属パターン８が抵抗素子のトップまたは第２電極１１を供給する。
【００５１】
図２ａ-ｅは、本発明の実施例による抵抗素子を製造するためのプロセスモジュールを示し、抵抗素子はボトム電極１０、抵抗スイッチング層９およびトップ電極１１を具える。このプロセスモジュールは相互接続構造、特に半導体プロセスの配線工程で製造される相互接続構造を製造するダマシンプロセスとコンパチブルである。抵抗スイッチング層９およびトップ電極１１は、デュアル・ダマシン相互接続モジュールのビア１２およびトレンチ１３内に形成され、抵抗スイッチング層９はビア１２を少なくとも部分的に充填する。抵抗スイッチング層及びトップ電極を受容する開口部を形成することによって、図２ａ−ｅに示す実施例は、抵抗スイッチング層９をパターン化する必要がない利点をもたらす。抵抗スイッチング層はビア１２内で成長し、要すればトレンチ１３内でも部分的に成長するので、この層９の幾何形状はビア１２およびトレンチ１３の幾何形状で決まる。ビア１２およびトレンチ１３の幾何形状は誘電体堆積およびパターニングのような既知の立証済みのプロセス工程で行うことができる。その後、トレンチ１３の完全な充填によってトップ電極１１を形成する。余分の金属は、トップ電極１１データ保護された抵抗スイッチング層９に影響を与えることなく、研磨によって除去することができる。このプロセスモジュールの利点は、プロセスフローにおいて他のプロセッサモジュールから独立しており、それゆえプロセスフローのさまざまな時点に挿入することができる点にある。ボトム電極１０およびトップ電極１１は同じ材料を用いて形成できる。任意の実施例による抵抗スイッチング装置を製造する際に、ボトム電極１０およびトップ電極１１を製造するために、利用可能なプロセスモジュールをＣＭＯＳ配線工程から用いることによって、本発明はプロセスの複雑性を大幅に軽減できる。
【００５２】
図３ａ-ｅは図１に示した装置１を製造するためのプロセスフローを概略断面図で示す。
【００５３】
基板２を用意する。基板２は、その上にこのようなダマシン・スタックを形成することができる、任意の基板とすることができる。このような基板は例えば、ガラスまたは石英基板、セラミックス基板、シリコン基板のような半導体基板、シリコン・オン・インシュレータ基板（ＳＯＩ）、ゲルマニウム基板、ゲルマニウム・オン・インシュレータ基板（ＧＯＩ）とする。好適には、この基板２は、ダイオード、電界効果型トランジスタまたはバイポーラトランジスタのようなトランジスタなどの能動素子１７を具える半導体基板とする。基板２が能動素子を含む場合、これらの能動素子を用いて抵抗素子アレイ内の個別の抵抗素子を選択することができる。通常、ダイオードまたはトランジスタのような能動素子は動作可能に抵抗素子と接続され、動作中選択された抵抗素子のみがアドレス指定される。選択された抵抗素子は、例えば書き込み、消去または読み出しなどの動作をする。基板２が能動素子を含む場合、基板を覆う誘電体層が形成される。この誘電体層は基板上に形成する相互接続構造から能動素子を分離する。この誘電層はプリメタル誘電体（ＰＭＤ）として知られている。図３ａに示すように、この基板２上に第１誘電体層３が存在する。通常、この誘電体層３は相互接続構造の第１配線レベル６を含み、この場合にはこの誘電体層３は金属間誘電体（ＩＭＤ）として知られている。誘電体層３の材料はシリコン酸化物、シリコン酸炭化物、多孔性酸化物のようなｌｏｗ-ｋ材料、シリコン窒化物のような半導体処理において用いられる任意の誘電体とすることができる。これらは、例えば化学気相堆積法（ＣＶＤ）のような堆積法によって、または例えばスピン・コーティングのようなコーティングによって形成することができる。
【００５４】
図３ｂに示すように、この誘電体層３に、第１金属パターン６を形成する。形成すべき金属パターン６のパターンおよび寸法に従って、ヘテロ・トレンチを誘電体層３にエッチングする。第１金属層をパターン化された誘電体層３を覆うように堆積させる。通常、金属層の積層を、少なくとも誘電体層３に形成されたトレンチを充填するように堆積させる。金属パターン６の材料はＣｕ，Ａｌ，Ｗ，ＷＮ，Ｔｉ，ＴｉＮ，Ｔａおよび／またはＴａＮとすることができる。
【００５５】
充填されたトレンチ内の金属の余分な金属を、例えば研磨またはエッチバックによって除去する。通常、基板２は、トレンチの外部に存在する全ての金属が除去されるよう研磨する。例えば化学研磨（ＣＰ）または化学機械研磨（ＣＭＰ）を用いることができる。こうして形成した金属パターン６は、抵抗素子のボトムまたは第１電極１０を供給する。
【００５６】
ボトム電極１０を具える基板を用意した後、シングルダマシン相互接続プロセスモジュールを用いて抵抗スイッチング層９を形成する。図３ｃに示すように、第１金属パターン６を覆う第２誘電体層４を形成する。通常、この第２誘電体層４は多重誘電体層とする。この第２誘電体層４は、順次のレベルに存在する金属パターン６，８を分離し、この場合、この誘電体層は金属層間誘電体（ＩＭＤ）として知られている。誘電体層４の材料は、シリコン酸化物、シリコン酸炭化物、多孔性酸化物のようなｌｏｗ-ｋ材料、シリコン窒化物などの半導体処理において用いられる任意の誘電体とすることができる。これらは例えば化学気相堆積法（ＣＶＤ）のような堆積法によって、またはスピン・コーティングのようなコーティング法によって、形成することができる。この第２誘電体層４にビアを形成してボトム電極１０を露出させる。ボトム電極１０に隣接する誘電体層４内のトレンチ１２は、後に形成される抵抗スイッチング材料９を閉じ込めるための容器を構成する。
【００５７】
図３ｃに示すように、ボトム電極１０に隣接するビア１２内に抵抗スイッチング材料９を選択的に形成する。抵抗スッチング材料９は少なくとも部分的にこのトレンチ１２を充填する。抵抗スイッチング材料９はトレンチ８１２に閉じ込められ、トレンチ１２から逸脱しないようにする。従って、抵抗スイッチング層９の膜厚は、第２誘電体層５の膜厚ｔに対応するトレンチ１２の高さ以下にする。
【００５８】
種々のタイプの抵抗スイッチング材料を抵抗スイッチング層９の形成に使用することができる。
【００５９】
抵抗スイッチング層９は電子ドナーおよび電子アクセプタを含む電荷移動錯体を有する。電子アクセプタはパイ電子系を持つ有機化合物によって形成される。好適には、有機化合物はＴＣＮＱによってまたＴＣＮＱの誘導体によって供給される。電子ドナーは金属１３によって供給される。好適には、この金属はＣｕ，ＡｇまたはＫとする。抵抗スイッチング層１１の材料は有機材料および有機金属半導体の群：ロタキサンおよびカテナン、ポリフェニレンエチレン、ＣｕＤＤＱおよびＡｇＤＤＱ（ここで、ＤＤＱは２，３-ジクロロ-５，６-ジシアノ-ｐ-ベンゾキノンを表す）、ＣｕＴＣＮＥおよびＡｇＴＣＮＥ（ここで、ＴＣＮＥはテトラシアノエチレンを表す）、ＣｕＴＮＡＰおよびＡｇＴＮＡＰ（ここで、ＴＮＡＰはテトラシアノナフトキノイドメタンを表す）、ならびにＡｇＴＣＮＱおよびＣｕＴＣＮＱ（ここで、ＴＣＮＱは７，７，８，８-テトラシアノ-ｐ-キノイドメタンを表す）：から選択する。
【００６０】
有機半導体の成長方法は従来知られている。例えばＴＣＮＱの場合、成長方法は例えば、
-非特許文献４が、特に金属銅とアセトニトリルに溶解されたＴＣＮＱとの反応によるＣｕＴＣＮＱの形成について
-特許文献１が、特にＡｌ２Ｏ３層上でのＣｕとＴＣＮＱの熱同時体積によるＣｕＴＣＮＱの成長について、
-非特許文献５が、特に減圧下でのＴＣＮＱ蒸気による銅基板の腐食によるＣｕＴＣＮＱの成長について、
-非特許文献６が、Ａｇとアセトニトリルに溶解されたＴＣＮＱとの反応による、または蒸気雰囲気内におけるＡｇとＴＣＮＱの合成による、ＡｇＴＣＮＱの成長について、
開示している。
【００６１】
代案として、好ましくは遷移金属２元化合物である双安定抵抗スイッチング二元金属酸化物９をボトム電極１０の露出した金属上に加熱成長させることもできる。ボトム電極１０の形成のために銅を用いる場合、二元酸化物は亜酸化銅ＣｕｘＯｙとすることができる。露出した金属に応じて、アルミ酸化物、タンタル酸化物、チタン酸化物またはニッケル酸化物のような酸化物を成長させることもできる。
【００６２】
代案として、抵抗スイッチング層９の形成のために他の抵抗スイッチング材料を用いることもできる。このような他の抵抗スイッチング材料の例はカルコゲニド金属である。
【００６３】
抵抗スイッチング層を、ボトム電極１０の金属を出発材料として用いて形成する場合、ボトム電極１０の材料は形成すべき抵抗スイッチング材料を考慮して選択しなければならない。抵抗スイッチング材料が、例えば銅のような金属とＴＣＮＱのような有機化合物の共堆積により形成される場合には、ボトム電極１０の金属と有機金属化合物９内の金属を相違させることができる。
【００６４】
図３ｄに示すように、第２誘電体層４を覆う第３誘電体層５を形成する。この第３誘電体層５は、同じレベルに存在する金属パターン８の素子を分離する。通常、誘電体層の積層５を堆積する。誘電体層５の材料はシリコン酸化物、シリコン酸炭化物、多孔性酸化物のようなｌｏｗ-ｋ材料、シリコン窒化物などの半導体処理において用いられる任意の誘電体とすることができる。これらは例えば化学気相堆積法（ＣＶＤ）のような堆積法によって、またはスピン・コーティングのようなコーティング法によって、形成することができる。この誘電体層５に空洞１３を、形成すべき第２金属パターン８のパターンおよび寸法に従って形成する。トレンチ１３はトレンチ１２に整列配置することができ、この場合トレンチ１２の直径ｄはトレンチ１３の幅ｗとほぼ同じ大きさとする。本発明を教示するために、トレンチ１３の幅ｗは、図３ｄに示した実施例においては、トレンチ１２の直径ｄより大きくする。通常、トレンチ１２はトレンチ１５に整列され、トレンチ１３の幅ｗはトレンチ１２の直径ｄにほぼ等しいため、トレンチ１３はトレンチ１２と重複しないまたは少しだけしか重複しない。
【００６５】
図３ａ-ｅは、本発明の実施例による抵抗素子を製造するためのプロセスモジュールを示し、抵抗素子はボトム電極１０、抵抗スイッチング層９およびトップ電極１１を具える。このプロセスモジュールは相互接続構造、特に半導体プロセスの配線工程で製造される相互接続構造を製造するダマシンプロセスとコンパチブルである。抵抗スイッチング層９はシングル・ダマシン相互接続モジュールのビア１２内に形成され、抵抗スイッチング層９はビア１２を少なくとも部分的に充填する。このプロセスモジュールの利点は、プロセスフローにおいて他のプロセッサモジュールから独立しており、それゆえプロセスフローのさまざまな時点に挿入することができる点にある。
【００６６】
図４ａ-ｅは図１に示した装置１を製造するプロセスフローを概略断面図で示す。
【００６７】
基板２を用意する。基板２は、その上にこのようなダマシン・スタックを形成することができる、任意の基板とすることができる。このような基板は例えば、ガラスまたは石英基板、セラミックス基板、シリコン基板のような半導体基板、シリコン・オン・インシュレータ基板（ＳＯＩ）、ゲルマニウム基板、ゲルマニウム・オン・インシュレータ基板（ＧＯＩ）とする。好適には、この基板２は、ダイオード、電界効果型トランジスタまたはバイポーラトランジスタのようなトランジスタなどの能動素子１７を有する半導体基板とする。基板２が能動素子を含む場合、これらの能動素子を、抵抗素子アレイ中の個別の抵抗素子を選択するために使用することができる。通常、ダイオードまたはトランジスタのような能動素子は動作可能に抵抗素子と接続され、動作中選択された抵抗素子のみがアドレス指定されるようにする。選択された抵抗素子は、例えば書き込み、消去または読み出しなどの動作をする。基板２が能動素子を含む場合、該基板を覆う誘電体層が形成される。この誘電体層は基板上に形成する相互接続構造から能動素子を分離する。この誘電体層はプリメタル誘電体（ＰＭＤ）として知られている。
【００６８】
図４ａに示すように、この基板２上に第１誘電体層３を設ける。通常、この誘電体層３は相互接続構造の第１金属レベル６を含み、この場合にはこの誘電体層３は金属間誘電体（ＩＭＤ）として知られている。誘電体層３の材料は、シリコン酸化物、シリコン酸炭化物、多孔性酸化物のようなｌｏｗ-ｋ材料、シリコン窒化物などの半導体処理において用いられる任意の誘電体とすることができる。これらは、例えば化学気相堆積法（ＣＶＤ）のような堆積法によって、または例えばスピン・コーティングのようなコーティングによって形成することができる。
【００６９】
図４ｂに示すように、この誘電体層３に第１金属パターン６を形成する。形成すべき金属パターン６のパターンおよび寸法に従って、ヘテロ・トレンチを誘電体層３にエッチングする。第１金属層をパターン化された誘電体層３を覆うように堆積させる。通常、金属層の積層を、少なくとも誘電体層３に形成されたトレンチを充填するように堆積させる。金属パターン６の材料はＣｕ，Ａｌ，Ｗ，ＷＮ，Ｔｉ，ＴｉＮ，Ｔａおよび／またはＴａＮとすることができる。
【００７０】
充填されたトレンチ内の金属の余分な金属を、例えば研磨またはエッチバックによって除去する。通常、基板２は、トレンチの外部に存在する全ての金属が除去されるよう研磨する。例えば化学研磨（ＣＰ）または化学機械研磨（ＣＭＰ）を用いることができる。金属パターン６は抵抗素子のボトム電極１０への接続を提供する。
【００７１】
金属パターン６を具える基板の供給後、シングル・ダマシン相互接続プロセスモジュールを用いてビア１２を形成する。図４ｃに示すように、第１金属パターン６を覆う第２誘電体層４を形成する。通常、この第２誘電体層４は多重誘電体層とする。この第２誘電体層４は、順次のレベルに存在する金属パターン６，８を分離し、この場合この誘電体層は金属層間誘電体（ＩＭＤ）として知られている。誘電体層５の材料は、シリコン酸化物、シリコン酸炭化物、多孔性酸化物のようなｌｏｗ-ｋ材料、シリコン窒化物などの半導体処理において用いられる任意の誘電体とすることができる。これらは例えば化学気相堆積法（ＣＶＤ）のような堆積法によって、またはスピン・コーティングのようなコーティング法によって、形成することができる。この第２誘電体層５にビア１２を形成し、ボトム電極１０を露出させる。
【００７２】
誘電体層４内のビア１２を金属で充填し、金属パターン６への電気的接続を形成する。ビア１２を充填するために用いる材料はＣｕ，Ａｌ，Ｗ，ＷＮ，Ｔｉ，ＴｉＮ，Ｔａおよび／またはＴａＮとすることができる。充填されたトレンチ８内の金属の余分な金属は、例えば研磨またはエッチバックによって除去する。通常、基板２はトレンチの外部に存在する全ての金属が除去されるように研磨する。例えば化学研磨（ＣＰ）または化学機械研磨（ＣＭＰ）を用いることができる。図４ｃに示すように、こうして形成したビアパターン１２は、抵抗素子のボトムまたは第１電極１０を提供する。
【００７３】
図４ｄに示すように、第２誘電体層４を覆う第３誘電体層５を形成する。この第３誘電体層５は同一レベルに存在する金属パターン８の素子を分離する。通常、誘電体層の積層５を堆積させる。誘電体層５の材料はシリコン酸化物、シリコン酸炭化物、多孔性酸化物のようなｌｏｗ-ｋ材料、シリコン窒化物などの半導体処理において用いられる任意の誘電体とすることができる。これらは、例えば化学気相堆積法（ＣＶＤ）のような堆積法によって、または例えばスピン・コーティングのようなコーティングによって形成することができる。この誘電体層５に、形成すべき第２金属パターン８のパターンおよび寸法に従ってトレンチ１３を形成する。トレンチ１３はトレンチ８に整列配置し、この場合トレンチ１２の直径ｄはトレンチ１３の幅ｗとほぼ同じ大きさにする。本発明を教示するために、トレンチ１５の幅ｗは、図４ｄに示した実施例において、トレンチ１２の直径ｄより大きくする。通常、トレンチ１２はトレンチ１３に整列され、トレンチ１３の幅ｗは実質上とレンチ１２の直径ｄと等しいため、トレンチ１３はトレンチ１２と重複しないか僅かに重複するだけである。
【００７４】
図４ｅに示すように、トレンチ１３内において、抵抗スイッチング材料９をビア１２に充填された材料の上に選択的に形成する。抵抗スイッチング材料９はこのトレンチ１３を部分的にのみ充填する。従って、抵抗スイッチング層９の膜厚は第３誘電体層５の膜厚ｈに相当するトレンチ１３の高さより小さくする。双安定抵抗スイッチング二元金属酸化物１１、好適には遷移金属二元酸化物、をボトム電極１０の露出した金属上に熱成長させることができる。ビア１２を充填するために銅を用いる場合、二元酸化物は亜酸化銅ＣｕｘＯｙとすることができる。露出した金属に応じて、アルミ酸化物、タンタル酸化物、チタン酸化物またはニッケル酸化物のような酸化物を成長させることができる。
【００７５】
抵抗スイッチング層９は電子ドナーおよび電子アクセプタを含む電荷移動錯体を有する。有機半導体を成長させる方法は従来知られている。
【００７６】
層４を覆う層５内のトレンチ１３はさらに金属で充填し、第２金属パターン８を形成する。金属パターン８の材料はＣｕ，Ａｌ，Ｗ，ＷＮ，Ｔｉ，ＴｉＮ，Ｔａおよび／またはＴａＮとすることができる。充填されたトレンチ１３内の金属の余分な金属は、例えば研磨またはエッチバックによって除去する。通常、基板２はトレンチの外部に存在する全ての金属が除去されるように研磨する。例えば化学研磨（ＣＰ）または化学機械研磨（ＣＭＰ）を用いることができる。図４ｅに示すように、こうして形成した金属パターン８は、抵抗素子のトップまたは第２電極１１を供給する。
【００７７】
図４ａ-ｅは本発明の実施例による抵抗素子を製造するためのプロセスモジュールを示し、該抵抗素子はボトム電極１０、抵抗スイッチング層９およびトップ電極１１を具える。このプロセスモジュールは相互接続構造、特に半導体プロセスの配線工程で製造される相互接続構造を製造するダマシンプロセスとコンパチブルである。抵抗スイッチング層９はシングル・ダマシン相互接続モジュールのトレンチ１３内に形成され、抵抗スイッチング層９は部分的にのみトレンチ１３を充填する。このプロセスモジュールの利点は、プロセスフローにおいて他のプロセッサモジュールから独立しており、それゆえプロセスフローのさまざまな時点に挿入することができる点にある。
【００７８】
図５ａ-ｅは本発明の選択された実施例による抵抗素子製造のためのフローチャートである。
【００７９】
図５ａのフローチャートは抵抗素子製造のためのプロセスモジュールを示す。このフローチャートは、基板２上に第１電極１０を形成するステップＳ１、第１電極１０を覆う誘電体層であって、第１電極１０を露出させるとともに抵抗スイッチング材料９を受容するためのトレンチ１２を具える誘電体層４を形成するステップＳ２、トレンチ１２を抵抗スイッチング材料で少なくとも部分的に充填して第１電極１０と接触させるステップＳ３、および抵抗スイッチング材料９と接触する第２電極１１を形成するステップＳ４を具える。
【００８０】
図５ｂに示すフローチャートは、抵抗素子と動作可能に接続され該抵抗素子をアドレス指定する能動素子を具える基板２を用意するステップＳ０、能動素子と電気的に接触する第１電極１０を形成するステップＳ１、第１電極１０を露出させるとともに抵抗スイッチング材料９を受容するためのトレンチ１２を具える誘電体層４を形成するステップＳ２、トレンチ１２を抵抗スイッチング材料で少なくとも部分的に充填して第１電極１０と接触させるステップＳ３、および抵抗スイッチング材料９と接触する第２電極１１を形成するステップＳ４を具える。
【００８１】
図５ｃに示すフローチャートは、抵抗素子と動作可能に接続され該抵抗素子をアドレス指定する能動素子を具える基板を用意するステップＳ０、能動素子と電気的に接触する第１電極１０を形成するステップＳ１、第１電極１０を露出させるとともに抵抗スイッチング材料９を受容するためのトレンチ１２を具える誘電体層４を形成するステップＳ２、トレンチ１２を抵抗スイッチング材料で少なくとも部分的に充填して第１電極１０と接触させるステップＳ３、抵抗スイッチング材料９と接触する第２電極１１を形成するステップＳ４、および抵抗素子をアドレス指定するための相互接続構造を形成するステップＳ６を具える。
【００８２】
図５ｄに示すフローチャートは、基板上に第１電極１０を形成するステップＳ１、第１電極１０を覆う誘電体層であって、第１電極１０を露出させるとともに抵抗スイッチング材料９を受容するためのトレンチ１２を具える誘電体層４を形成するステップＳ２、トレンチ１２を抵抗スイッチング材料で少なくとも部分的に充填して第１電極１０と接触させるステップＳ３、抵抗スイッチング材料９と接触する第２電極１１を形成するステップＳ４、および抵抗素子のアドレス指定のために第２電極と動作可能に接続される能動素子を形成するステップＳ５を具える。
【００８３】
図５ｅに示すフローチャートは、基板上に第１電極１０を形成するステップＳ１、第１電極１０を覆う誘電体層であって、第１電極１０を露出させるとともに抵抗スイッチング材料９を受容するためのトレンチ１２を具える誘電体層４を形成するステップＳ２、トレンチ１２を抵抗スイッチング材料で少なくとも部分的に充填して第１電極１０と接触させるステップＳ３、抵抗スイッチング材料９と接触する第２電極１１を形成するステップＳ４、および抵抗素子のアドレス指定のために第２電極と動作可能に接続される能動素子を形成するステップＳ５、およびこれらの能動素子への電気接続をもたらす相互接続構造を形成するステップＳ６を具える。
【００８４】
図６ａ-ｅは本発明の好適実施例を示す。
【００８５】
図６ａに示すように、基板２を用意する。この基板を処理してＣＭＯＳ（相補型金属酸化膜シリコン）装置およびコンタクトを形成する。この基板上には、第１金属パターン６を第１誘電体層３内に形成する。この第１誘電体層３はシリコン酸化物層およびシリコン炭化物層の積層とする。この誘電体層３をフォトリソグラフィでパターニングしてコンタクト（図６ａには示していない）を露出するトレンチを形成する。トレンチのパターンは形成すべき第１金属パターン６のパターンに対応する。次に、銅をパターニングされた誘電体層３上に堆積させ、通常この堆積は、まず銅薄膜をスパッタリングし、次にトレンチおよびパターニングされた誘電体層が銅で被覆されるまで銅を電気化学メッキ（ＥＣＰ）することによって行われる。この銅層は平坦化して、充填されたトレンチ間のパターニングされた誘電体層３の表面を露出させることによって第１金属パターン６を生成する。銅層の平坦化は通常は化学機械研磨（ＣＭＰ）を用いて実行される。
【００８６】
次に、図６ｂに示すように、第１金属パターン６を含むパターニングされた誘電体層３上に第２誘電体層４，５を堆積させる。通常、第２誘電体層４，５は、シリコン炭化物層４ａ，５ａおよびシリコン酸化物層４ｂ，５ｂの積層である。
【００８７】
図６ｃに示すように、第２誘電体層を、シリコン炭化物層４ａ，５ａをエッチング停止層として用いて、２つのステップでパターニングする。さまざまな手法が従来知られており、順次のレベルの金属パターン６，８間に電気的接続を設けるためのトレンチ１２および別のレベルの金属パターン８を形成するためのトレンチ１３を形成するのに適用することができる。参考のために援用される非特許文献７には、デュアル・ダマシン相互接続技術が説明されている。一つの手法は、第１パターニングステップにおいて、層５ｂにトレンチを形成し、層５ａで停止させる。このトレンチはトレンチ１２の直径に等しい直径ｄを有する。第２パターニングステップにおいて、幅ｗを持つ別のトレンチ１３を層５ｂに形成する。トレンチ１３のパターンは形成すべき第２金属パターン８のパターンに対応する。これらのトレンチ１３をエッチングするとき、露出した層４ｂをさらにエッチングし、それによってこの層４ｂにトレンチ１２を形成する。例えば層４ｂおよび５ｂの膜厚および組成の違いによるエッチング時間の差は、層４ｂの非露出部分を保護するエッチング停止層として層５ａを用いることによって、対処する。
【００８８】
図６ｄに示すように、トレンチ１２の内部に抵抗スイッチング層９１を形成する。例えばＣｕＴＣＮＱを第１電極が露出したトレンチ１２の底部から成長させる。この成長プロセスは気相ＴＣＮＱと金属１３の露出金属銅表面の腐食反応によって生じさせることができ、それによってトレンチ１２内で制御されたＣｕＴＣＮＱワイヤの成長を生じさせてトレンチ１２を少なくとも部分的に充填する。ＣｕＴＣＮＱワイヤはトレンチ１２に閉じ込められ、抵抗スイッチング層９がトレンチ１２を超えて広がらないようにする。抵抗スイッチング層９の膜厚はこうして、第２誘電体層４の膜厚ｔに対応するトレンチ１２の高さに等しいかそれより小さくなる。
【００８９】
図６ｅに示すように、トップ電極コンタクト１１を第２金属パターン８の一部分として形成する。通常はまず銅薄膜をスパッタリングし、次にトレンチおよびパターニングされた誘電体層が銅で被覆されるまで銅を電気化学メッキ（ＥＣＰ）することによって、銅をパターニングされた誘電体層５上に堆積させる。この銅層を平坦化して、充填されたトレンチ間のパターニングされた誘電体層３の表面を露出させ、第２金属パターン８を得る。銅層の平坦化は通常は化学機械研磨（ＣＭＰ）を用いて実行する。
【００９０】
デバイス構造は一般にＡｌ／ＣｕＴＣＮＱ／Ｃｕであるので、電極１１を形成するためにアルミニウムのような他の金属を用いることもできる。
【００９１】
本発明の実施例により製造された抵抗素子の利点はそのスケーラビリティにある。図７はこの利点を示す。左側の抵抗素子は抵抗スイッチング材料９の複数のワイヤによって形成され、ワイヤの数はトレンチ１２の直径ｄに依存する。図７の左側に示す実施例では、４つのナノワイヤが成長されている。トレンチ１２の直径ｄを減少させると、トレンチ１２内に成長されるナノワイヤの数は、図７の右側の抵抗素子により示されるように、たった１つのナノワイヤまで減少する。このとき、トレンチ１２の最小直径ｄはナノワイヤの最小直径に一致する。本発明の実施例による抵抗素子のスケーリングに使用できる他の幾何学パラメータは、抵抗スイッチング層９の厚さである。この厚さは、トレンチ１２が形成される誘電体層４の厚さによって決まる。所定の直径のトレンチ１２に対して、この誘電体層の厚さを減少させることによって、抵抗素子の総合抵抗値を減少させることができる。従って、誘電体層４の厚さを用いて、例えば動作電圧、信号の読取りなどに影響を与える抵抗素子の抵抗値範囲を決定することができる。
【００９２】
本発明の実施例によれば単一の抵抗素子又は抵抗素子のアレイを形成できる。
【００９３】
図８は、ダマシンプロセスを用いて形成される本発明の実施例による抵抗スイッチングメモリデバイス１を示し、該メモリデバイスにおいては抵抗スイッチング材料がトレンチ中に閉じ込められる。このメモリデバイス１は、メモリデバイス１と直列に接続されたトランジスタ１２によって選択可能である。このトランジスタは基板２内に形成される。
【００９４】
図９は、本発明の任意の実施例による図８に示した構造のメモリ装置１のアレイの一例を示す。該メモリアレイは交差点構造として構成される。第１金属パターン６の金属配線は、第２金属パターン８の金属配線と直角に配列される。これらの金属パターン６，８が異なるレベルに形成されるので、対応する金属配線は互いに交差する。交差点において、２つの金属パターン間に抵抗素子１０-９-１１と選択素子１２からなる直列接続が形成される。上記の種々の実施例の教示はこのような交差点配列の形成に利用することができる。
【図１】
2010503194.tif 000002
【図２ａ】
2010503194.tif 000003
【図２ｂ】
2010503194.tif 000004
【図２ｃ】
2010503194.tif 000005
【図２ｄ】
2010503194.tif 000006
【図２ｅ】
2010503194.tif 000007
【図３ａ】
2010503194.tif 000008
【図３ｂ】
2010503194.tif 000009
【図３ｃ】
2010503194.tif 000010
【図３ｄ】
2010503194.tif 000011
【図３ｅ】
2010503194.tif 000012
【図４ａ】
2010503194.tif 000013
【図４ｂ】
2010503194.tif 000014
【図４ｃ】
2010503194.tif 000015
【図４ｄ】
2010503194.tif 000016
【図４ｅ】
2010503194.tif 000017
【図５ａ】
2010503194.tif 000018
【図５ｂ】
2010503194.tif 000019
【図５ｃ】
2010503194.tif 000020
【図５ｄ】
2010503194.tif 000021
【図５ｅ】
2010503194.tif 000022
【図６ａ】
2010503194.tif 000023
【図６ｂ】
2010503194.tif 000024
【図６ｃ】
2010503194.tif 000025
【図６ｄ】
2010503194.tif 000026
【図６ｅ】
2010503194.tif 000027
【図７】
2010503194.tif 000028
【図８】
2010503194.tif 000029
【図９】
2010503194.tif 000030
【国際調査報告】
2010503194.tif 000031
2010503194.tif 000032
2010503194.tif 000033