(57)【要約】  ＭＥＭＳパッケージは、基板に形成されたＭＥＭＳ構造体、ＭＥＭＳ構造体を駆動する第１パッド電極、基板のフレーム部分に形成された第１シーリング部、及び第１パッド電極及び第１シーリング部に形成された連結部を含んでなるＭＥＭＳ素子を含む。また、ＭＥＭＳパッケージは、第１パッド電極及び第１シーリング部に対応して各々第２パッド電極及び第２シーリング部を備えて、連結部を介してＭＥＭＳ素子と一定距離の空間間隔をおいて密封しつつボンディングされたＭＥＭＳ駆動用電子素子を含む。
2010511524.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成されたＭＥＭＳ構造体、前記ＭＥＭＳ構造体を駆動するための第１パッド電極、前記基板の端部に形成された第１シーリング部、及び前記第１パッド電極及び前記第１シーリング部に形成された連結部、を含んでなるＭＥＭＳ素子と、
前記第１パッド電極及び第１シーリング部に対応して各々第２パッド電極及び第２シーリング部を備え、前記連結部を介して前記ＭＥＭＳ素子と一定距離の空間間隔をおいて密封しつつボンディングされたＭＥＭＳ駆動用電子素子と、
を含んでなることを特徴とするＭＥＭＳパッケージ。
【請求項２】
前記ＭＥＭＳ素子の前記基板は、シリコン基板であり、
前記ＭＥＭＳ素子は、前記シリコン基板に形成されたリセス部と、前記リセス部上の空間部に浮遊状態で形成された前記ＭＥＭＳ構造体と、を含んでなる
ことを特徴とする請求項１に記載のＭＥＭＳパッケージ。
【請求項３】
前記ＭＥＭＳ構造体は、シリコン窒化膜パターンまたはポリシリコン膜パターンであることを特徴とする請求項２に記載のＭＥＭＳパッケージ。
【請求項４】
前記ＭＥＭＳ素子の基板はＳＯＩ基板であり、
前記ＭＥＭＳ素子は、
前記ＳＯＩ基板の酸化層を選択的にエッチングして形成された空間部と、
前記空間部上に前記ＳＯＩ基板のシリコンエピタキシャル層を選択的にエッチングして浮遊状態で形成されたシリコンエピタキシャル層パターンからなる前記ＭＥＭＳ構造体と、を含んでなる
ことを特徴とする請求項１に記載のＭＥＭＳパッケージ。
【請求項５】
前記ＭＥＭＳ素子の基板はシリコン基板であり、
前記ＭＥＭＳ素子は、前記シリコン基板に備えられた空間部と、前記空間部上に前記シリコン基板を貫通するようにエッチングして形成された浮遊状態のシリコンパターンからなるＭＥＭＳ構造体と、前記リセス部を密封すべく前記シリコン基板に背面または表面に形成されたキャップ層と、を含んでなる
ことを特徴とする請求項１に記載のＭＥＭＳパッケージ。
【請求項６】
前記ＭＥＭＳ素子の第１パッド電極は、前記基板内に形成された第１ビアと連結され、前記第１ビアには前記キャップ層に形成された第２ビアと連結され、前記第２ビアには外部基板と連結される第３パッド電極及び金属ボールが形成されていることを特徴とする請求項５に記載のＭＥＭＳパッケージ。
【請求項７】
前記ＭＥＭＳ素子の第１パッド電極は前記基板内に形成されたビアと連結され、前記ビアには、外部基板と連結される第３パッド電極及び金属ボールが形成されていることを特徴とする請求項１に記載のＭＥＭＳパッケージ。
【請求項８】
基板にＭＥＭＳ構造体、前記ＭＥＭＳ構造体を駆動する第１パッド電極、及び前記基板のフレーム部分に第１シーリング部を形成する段階と、
前記第１パッド電極及び第１シーリング部に連結部を形成してＭＥＭＳ素子を形成する段階と、
前記第１パッド電極及び第１シーリング部に対応して各々第２パッド電極及び第２シーリング部を有するＭＥＭＳ駆動用電子素子を前記連結部を介して前記ＭＥＭＳ素子と一定距離の空間間隔をおいて密封しつつ、ボンディングする段階と、
を含んでなることを特徴とするＭＥＭＳパッケージ方法。
【請求項９】
前記ＭＥＭＳ素子の基板をシリコン基板で形成する時、前記ＭＥＭＳ素子を形成する段階は、
前記シリコン基板を選択的にエッチングしてリセス部を形成する段階と、
前記リセス部内に犠牲層を形成する段階と、
前記犠牲層及び前記シリコン基板上にＭＥＭＳ構造体を形成する段階と、
前記ＭＥＭＳ構造体上に前記第１パッド電極及び前記第１シーリング部を形成する段階と、
前記犠牲層を除去して前記ＭＥＭＳ構造体を空間部上で浮遊状態とする段階と、
からなる
ことを特徴とする請求項８に記載のＭＥＭＳパッケージ方法。
【請求項１０】
前記ＭＥＭＳ構造体を形成する段階は、
前記犠牲層及びシリコン基板上にＭＥＭＳ構造体用の物質膜を形成する段階と、
前記ＭＥＭＳ構造体用の物質膜をパターニングする段階と、
からなる
ことを特徴とする請求項９に記載のＭＥＭＳパッケージ方法。
【請求項１１】
前記犠牲層及び前記ＭＥＭＳ構造体は、ポリシリコン膜及びシリコン窒化膜でそれぞれ形成され、または、酸化膜及びポリシリコン膜でそれぞれ形成されることを特徴とする請求項１０に記載のＭＥＭＳパッケージ方法。
【請求項１２】
前記ＭＥＭＳ素子の基板をＳＯＩ基板で形成するとき、前記ＭＥＭＳ素子を形成する段階は、
前記ＳＯＩ基板のシリコンエピタキシャル層をパターニングして、シリコンエピタキシャル層パターンで前記ＭＥＭＳ構造体を形成する段階と、
前記ＭＥＭＳ構造体下部の前記ＳＯＩ基板の酸化層を選択的にエッチングして空間部を形成すると共に、前記シリコンエピタキシャル層パターンを浮遊状態とする段階と、
からなる
ことを特徴とする請求項８に記載のＭＥＭＳパッケージ方法。
【請求項１３】
前記ＭＥＭＳ素子の基板をシリコン基板で形成するとき、前記ＭＥＭＳ素子を形成する段階は、
前記シリコン基板を選択的にエッチングしてリセス部を形成する段階と、
前記リセス部上に前記シリコン基板を貫通するようにエッチングして、シリコンパターンからなるＭＥＭＳ構造体と空間部とを形成する段階と、
前記空間部を密封すべく前記シリコン基板の背面または表面にキャップ層を形成すると共に、前記ＭＥＭＳ構造体を浮遊状態とする段階と、
を含んでなる
ことを特徴とする請求項８に記載のＭＥＭＳパッケージ方法。
【請求項１４】
前記ＭＥＭＳ素子の第１パッド電極下部の前記基板内に第１ビアを形成する段階と、
前記キャップ層に前記第１ビアと連結される第２ビアを形成する段階と、
前記第２ビアに外部基板と連結する第３パッド電極及び金属球を形成する段階と、
をさらに含んでなることを特徴とする請求項１３に記載のＭＥＭＳパッケージ方法。
【請求項１５】
前記ＭＥＭＳ素子の第１パッド電極下部の前記基板内にビアを形成する段階と、
前記ビアに外部基板と連結する第３パッド電極及び金属球を形成する段階と、
をさらに含んでなることを特徴とする請求項８に記載のＭＥＭＳパッケージ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）パッケージ及びその方法に関し、さらに詳細には、ＭＥＭＳ素子（ＭＥＭＳ  ｄｅｖｉｃｅ）とＭＥＭＳ素子を駆動するＭＥＭＳ駆動用電子素子間のパッケージ及びその方法に関する。
【背景技術】
【０００２】
ＭＥＭＳ素子と、ＭＥＭＳ素子を駆動するＭＥＭＳ駆動用電子素子（駆動回路素子）、例えば、ＡＳＩＣチップを連結する方法は、３つの種類に分類することができる。
【０００３】
第１に、ＭＥＭＳ駆動用電子素子とパッケージされたＭＥＭＳ素子を上、下または側部に、金ワイヤー（Ａｕ  ｗｉｒｅ）ボンディングによって連結する方法が挙げられる。第２に、パッケージされたＭＥＭＳ素子とＭＥＭＳ駆動用電子素子とをフリップチップでボンディングする方法が挙げられる。第３に、ＭＥＭＳ素子とＭＥＭＳ駆動用電子素子とを共に１つのウェーハに作製し、電極を用いて連結する方法が挙げられる。
【０００４】
ところが、第１の方法において、ワイヤーボンディングにより生じる寄生抵抗、寄生容量などにより、設計したＭＥＭＳ素子と作製されたＭＥＭＳ素子との間で電気的特性に差異が生じる。特にＭＥＭＳ素子が静電容量を検出して駆動する回路である場合、ワイヤーボンディングによって信号−雑音比（ＳＮＲ）が減少して、全体的なＭＥＭＳ素子の電気的特性が低下する。第２の方法において、寄生容量及び寄生抵抗等を減らすことができる。しかし、ＭＥＭＳ素子をパッケージした後、ＭＥＭＳ駆動用電子素子と結合することによって、チップ水準のパッケージを作製することはできるが、ウェーハ水準のパッケージを作製することはできない。第３の方法において、ＭＥＭＳ素子とＭＥＭＳ駆動用電子素子とを１つのウェーハに同じ工程を利用して作製するのであれば、パッケージにより生じる損失を減少させることが可能である。
【０００５】
しかし、第３の方法において、ＭＥＭＳ素子およびＭＥＭＳ駆動用電子素子が異なるウェーハに作製されたときよりも、ＭＥＭＳ素子およびＭＥＭＳ駆動用電子素子の生産量が変化することにより、生産量が減少する可能性がある。つまり、第３の方法は、ＭＥＭＳ素子およびＭＥＭＳ駆動用電子素子を量産するのに多額の費用と多くの時間を要求する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記の通り、本発明が解決する技術的課題は、寄生抵抗及び寄生容量の影響を減らし、チップ水準やウェーハ水準のパッケージが可能で、生産量の減少を防止することができるＭＥＭＳパッケージを提供するところにある。
【０００７】
また、本発明が解決しようとする他の技術的課題は、前述したＭＥＭＳパッケージを容易にパッケージングできるＭＥＭＳパッケージ方法を提供するところにある。
【課題を解決するための手段】
【０００８】
技術的課題を解決するために、本発明のＭＥＭＳパッケージは、基板に形成されたＭＥＭＳ構造体、ＭＥＭＳ構造体を駆動する第１パッド電極、基板のフレーム部分に形成された第１シーリング部、及び第１パッド電極及び第１シーリング部に形成された連結部を含んでなるＭＥＭＳ素子を含む。さらに、ＭＥＭＳパッケージは第１パッド電極及び第１シーリング部に対応して各々第２パッド電極及び第２シーリング部を備えて連結部を介してＭＥＭＳ素子と一定距離の空間間隔をおいて密封しつつ、ボンディングされたＭＥＭＳ駆動用電子素子を含む。
【０００９】
ＭＥＭＳ素子の基板はシリコン基板であり、ＭＥＭＳ素子はシリコン基板に形成されたリセス部と、リセス部上の空間部に浮遊状態で形成されたＭＥＭＳ構造体と、を含んでなることができる。ＭＥＭＳ素子の基板はＳＯＩ基板で、ＭＥＭＳ素子はＳＯＩ基板の酸化層を選択的にエッチングして備えられた空間部と、空間部上にＳＯＩ基板のシリコンエピタキシャル層を選択的にエッチングして浮遊状態で形成されたシリコンエピタキシャル層パターンからなるＭＥＭＳ構造体と、を含むことができる。
ＭＥＭＳ素子の基板はシリコン基板であり、ＭＥＭＳ素子はシリコン基板に備えられた空間部と、空間部上にシリコン基板を貫通するようにエッチングして形成された浮遊状態のシリコンパターンからなるＭＥＭＳ構造体と、リセス部を密封すべくシリコン基板に背面または表面に形成されたキャップ層を含んでなることができる。ＭＥＭＳ素子の第１パッド電極は基板内に形成された第１ビアと連結され、第１ビアにはキャップ層に形成された第２ビアと連結され、第２ビアには外部基板と連結されうる第３パッド電極及び金属ボールが形成されていることができる。
【００１０】
ＭＥＭＳ素子の第１パッド電極は基板内に形成されたビアと連結され、ビアには外部基板と連結される第３パッド電極及び金属ボールが形成されていることができる。
【００１１】
前述した他の技術的課題を達成するための本発明のＭＥＭＳパッケージ方法は、基板にＭＥＭＳ構造体、ＭＥＭＳ構造体を駆動する第１パッド電極、及び基板のフレーム部分に第１シーリング部を形成することを含む。第１パッド電極及び第１シーリング部に連結部を形成してＭＥＭＳ素子を形成する。第１パッド電極及び第１シーリング部に対応して各々第２パッド電極及び第２シーリング部を有するＭＥＭＳ駆動用電子素子を連結部を介して前記ＭＥＭＳ素子と一定距離の空間間隔をおいて密封しつつボンディングする。
【００１２】
ＭＥＭＳ素子の基板をシリコン基板で形成する時、ＭＥＭＳ素子は、シリコン基板を選択的にエッチングしてリセス部を形成し、リセス部内に犠牲層を形成し、犠牲層及びシリコン基板上にＭＥＭＳ構造体を形成し、ＭＥＭＳ構造体上に第１パッド電極及び前記第１シーリング部を形成し、犠牲層を除去してＭＥＭＳ構造体を空間部上で浮遊状態で形成して完成する。
【００１３】
ＭＥＭＳ素子の基板をＳＯＩ基板で形成する時ＭＥＭＳ素子は、ＳＯＩ基板のシリコンエピタキシャル層をパターニングしてシリコンエピタキシャル層パターンでＭＥＭＳ構造体を形成し、ＭＥＭＳ構造体下部のＳＯＩ基板の酸化層を選択的にエッチングして空間部を形成すると共に、シリコンエピタキシャル層パターンを浮遊状態として完成する。
【００１４】
ＭＥＭＳ素子の基板をシリコン基板で形成する時、ＭＥＭＳ素子は、シリコン基板を選択的にエッチングしてリセス部を形成し、リセス部上にシリコン基板を貫通するようにエッチングしてシリコンパターンからなるＭＥＭＳ構造体と空間部を形成し、空間部を密封すべくシリコン基板に背面または表面にキャップ層を形成すると共に、ＭＥＭＳ構造体を浮遊状態として完成する。ＭＥＭＳ素子の第１パッド電極下部の基板内に第１ビアを形成して、キャップ層に前記第１ビアと連結される第２ビアを形成し、第２ビアに外部基板と連結される第３パッド電極及び金属球を形成することを含むことができる。
【００１５】
ＭＥＭＳ素子の第１パッド電極下部の基板内にビアを形成し、ビアに外部基板と連結する第３パッド電極及び金属球を形成することをさらに含むことができる。
【発明の効果】
【００１６】
本発明に係るＭＥＭＳ素子は、生産量を向上させるために、ＭＥＭＳ駆動用電子素子に直接ボンディングされる。また、ＭＥＭＳパッケージは、ウェーハレベルまたはチップ単位で製造される。
【００１７】
本発明は、寄生抵抗、及び寄生容量の影響を減らし、ＭＥＭＳ素子の信号対雑音比（ＳＮＲ）を改善することができる。
【００１８】
本発明は、ＭＥＭＳ素子をパッケージした後、ＭＥＭＳ駆動用電子素子にボンディングする二重パッケージ構造を有さないために、パッケージ時間とコストとを節約できて生産性を高めうる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施例によるＭＥＭＳパッケージを示す断面図である。
【図２】図１のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図３】図１のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図４】図１のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図５】図１のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図６】図１のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図７】図１のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図８】図１のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図９】本発明の第２実施例によるＭＥＭＳパッケージを示す断面図である。
【図１０】図９のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図１１】図９のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図１２】図９のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図１３】図９のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図１４】図９のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図１５】図９のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図１６】図９のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図１７】本発明の第３実施例によるＭＥＭＳパッケージを示す断面図である。
【図１８】図１７のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図１９】図１７のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図２０】図１７のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図２１】図１７のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図２２】図１７のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図２３】図１７のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図２４】図１７のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【図２５】図１７のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【発明を実施するための形態】
【００２０】
以下、添付図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、次に例示する本発明の実施例は、さまざまな他の形態に変形でき、本発明の範囲が後述する実施例に限定されるものではなく、互いに異なる多様な形に具現できる。本発明の実施例は当業者に本発明をさらに完全に説明するために提供されるものである。図面における膜または領域の大きさまたは厚さは、明細書に記載の内容を明確にするために誇張されたものである。
【００２１】
本発明のＭＥＭＳパッケージは、ＭＥＭＳ素子とＭＥＭＳ駆動用電子素子とが対向状態で直接的なボンディングによりパッケージされたものを含む。そして、ＭＥＭＳパッケージ方法においては多様に構成することができ、パッケージする順番も、本発明は限定されずに多様に行うことができる。その実施例を下の図面を参照して説明する。
【００２２】
図１は、本発明の第１実施例によるＭＥＭＳパッケージを示す断面図である。
【００２３】
具体的に、本発明の第１実施例によるＭＥＭＳパッケージは、ＭＥＭＳ素子１００とＭＥＭＳ駆動用電子素子２００を含む。ＭＥＭＳ素子１００は、シリコン基板１０２（シリコンウェーハ）と、シリコン基板１０２内を選択的にエッチングして備えられたリセス部１０４を含む。リセス部１０４の内壁及びシリコン基板１０２上にはパッシブ層１０６が形成されている。パッシブ層１０６は、ＬＴＯ（ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｏｘｉｄｅ）膜で構成する。
【００２４】
リセス部１０４の上部には、ＭＥＭＳ構造体１１４が形成されている。これにより、リセス部１０４上に形成されたＭＥＭＳ構造体１１４は、空間部１２６に浮遊された状態となる。すなわち、ＭＥＭＳ構造体１１４は、空間的に浮遊された状態となる。ＭＥＭＳ構造体１１４は、シリコン窒化膜パターンまたはポリシリコン膜パターンで構成される。パッシブ層１０６上のＭＥＭＳ構造体１１４上には、第１パッド電極１１６及び第１シーリング部１１８が形成されている。
【００２５】
第１パッド電極１１６は、リセス部１０４上に形成されたＭＥＭＳ構造体１１４の周囲に形成されてＭＥＭＳ構造体１１４の駆動に用いられ、第１シーリング部１１８はシリコン基板１０２の端部に形成される。第１シーリング部１１８は、ＭＥＭＳ駆動用電子素子２００との密封及びシーリングに用いられる部分である。ＭＥＭＳ構造体１１４は、くし状に形成される加速度計またはジャイロスコープであり、静電容量値の変化により駆動することができる。ＭＥＭＳ構造体１１４の駆動方式が抵抗型変化量をもって駆動するか、抵抗変化を電圧に変換する変換器またはＲ−ＶコンバータとＡＤＣ（ＡＤコンバータ）を備える駆動チップにより行うこともできる。第１パッド電極１１６及び第１シーリング部１１８上には、連結部１２０が形成されている。連結部１２０は、導電性膜、例えば、Ａｕ膜、ＡｕＳｎ膜、金属膜で構成される。
【００２６】
そして、ＭＥＭＳ構造体１１４の下部のパッシブ層１０６及びシリコン基板１０２内には、ビア１２２が形成されており、ビア１２２上には外部基板（図示せず）の第３パッド電極１２４及び金属球１２８（金属ボール）が形成されている。ビア１２２は、金、銅、導電性パウダー、はんだなどの導電性物質層で構成することができる。図１の断面図では、第１パッド電極１１６とビア１２２とが連結されていないと示されているが、シリコン基板１０２の他の部分で連結される。
【００２７】
ＭＥＭＳ駆動用電子素子２００は、基板２０２と、基板２０２の表面２０２ａ及び背面２０２ｂを備える。表面２０２ａには、チップ部２０４、チップ部２０４の周囲に第２パッド電極２０６と、基板２０２の端部に第２シーリング部２０８を備える。第２シーリング部２０８は、ＭＥＭＳ素子１００とシーリング及び密封に用いられる。チップ部２０４には、キャパシタンス−電圧コンバータ（ｃａｐａｃｉｔａｎｃｅ  ｖｏｌｔａｇｅ  ｃｏｎｖｅｒｔｅｒ）またはＡＤＣ（ＡＤコンバータ）を含むことができる。
【００２８】
ＭＥＭＳ駆動用電子素子２００は、第１パッド電極１１６及び第１シーリング部１１８に対応して各々第２パッド電極２０６及び第２シーリング部２０８を備える。ＭＥＭＳ駆動用電子素子２００の第２パッド電極２０６及び第２シーリング部２０８は、各々第１パッド電極１１６及び第１シーリング部１１８と連結部１２０とを通じて連結される。ＭＥＭＳ駆動用電子素子２００は、連結部１２０を介してＭＥＭＳ素子１００と一定距離の空間間隔をおいて密封しつつ、ボンディングされる。これにより、ＭＥＭＳ素子１００とＭＥＭＳ駆動用電子素子２００は、密封されて真空状態で構成しうる。もちろん、ＭＥＭＳ素子１００とＭＥＭＳ駆動用電子素子２００との間にはガスを充填し、密封して構成することもできる。
【００２９】
図２ないし図８は、図１のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【００３０】
具体的に、図２ないし図７は、ＭＥＭＳ素子を製造することを示すものであり、図８は、ＭＥＭＳ素子とＭＥＭＳ駆動用電子素子との接合方法を示すものである。
【００３１】
図２を参照すれば、シリコン基板２０２の一部を選択的にエッチングして、リセス部１０４を形成する。次いで、リセス部１０４の表面及びシリコン基板１０２上にパッシブ層１０６、例えば、ＬＴＯ膜を形成する。リセス部１０４内を埋め込むように、パッシブ層１０６上に犠牲層１０８を形成する。犠牲層１０８は、ポリシリコン膜または酸化膜で形成する。
【００３２】
図３及び図４を参照すれば、図３に示されたように犠牲層１０８をパターニングして、パターニングされた犠牲層１０８ａを形成する。次いで、図４に示されたように、シリコン基板１０２とパターニングされた犠牲層１０８ａとの段差を減らすために、パターニングされた犠牲層１０８ａをＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）方法で平坦化する。これにより、リセス部１０４の内部に埋込まれた犠牲層１１０が形成される。
【００３３】
図５及び図６を参照すれば、図５に示されたように埋込まれた犠牲層１１０及びシリコン基板１０２上にＭＥＭＳ構造体用の物質膜１１２を形成する。ＭＥＭＳ構造体用の物質膜１１２は、犠牲層１１０がポリシリコン膜である場合、シリコン窒化膜で形成し、犠牲層１１０が酸化膜である場合、ポリシリコン膜で形成する。図６に示されたように、ＭＥＭＳ構造体用の物質膜１１２をパターニングしてＭＥＭＳ構造体１１４を形成する。この際、リセス部１０４内に埋込まれた犠牲層１１０上のＭＥＭＳ構造体１１４の間には、ホール１１５が形成される。
【００３４】
図７を参照すれば、ＭＥＭＳ構造体１１４上に前記第１パッド電極１１６及び第１シーリング部１１８を形成する。シリコン基板１０２の背面側からシリコン基板１０２及びパッシブ層１０６を選択的にエッチングして、ビア１２２を形成する。ビア１２２は、シリコン基板１０２の背面を選択的にＤＲＩＥ（Ｄｅｅｐ  ｒｅａｃｔｉｖｅ  ｅｔｃｈ）してビアホールを形成した後、ビアホールに導電性物質層を埋込んで形成する。
【００３５】
次いで、ビア１２２上に第３パッド電極１２４を形成する。次いで、埋込まれた犠牲層１１０を除去して、ＭＥＭＳ構造体１１４を空間部１２６に浮遊状態とする。埋込まれた犠牲層１１０がポリシリコン膜である場合、ＸｅＦ２を用いて除去し、酸化膜である場合、ＧＰＥ（Ｇａｓ  Ｐｈａｓｅ  Ｅｔｃｈ）法で除去する。第１パッド電極１１６及び第１シーリング部１１８の形成、ビア１２２及び第３パッド電極１２４の形成、犠牲層１１０の除去工程は、便宜的に工程の順番を自由に変更することができる。
【００３６】
図８を参照すれば、第１パッド電極１１６及び第１シーリング部１１８に対応して基板２０２に各々第２パッド電極２０６及び第２シーリング部２０８を有するＭＥＭＳ駆動用電子素子２００を形成する。基板２０２は、表面２０２ａ及び背面２０２ｂを備え、表面２０２ａにはチップ部２０４、チップ部２０４の周囲に第２パッド電極２０６と、基板２０２の端部に第２シーリング部２０８を備える。ＭＥＭＳ駆動用電子素子２００は連結部１０２を介して前記ＭＥＭＳ素子１００と一定距離の空間間隔をおいて密封しつつ、ボンディングする。ＭＥＭＳ素子１００とＭＥＭＳ駆動用電子素子２００は、互いに対向した状態で熱及び圧力を与えてボンディングを行う。ボンディング後に、第３パッド電極１２４上に外部基板と連結しうる金属球１２８を形成してＭＥＭＳパッケージを完成する。
【００３７】
図９は、本発明の第２実施例によるＭＥＭＳパッケージを示す断面図である。
【００３８】
具体的に、本発明の第２実施例によるＭＥＭＳパッケージは、ＭＥＭＳ素子１００を構成する基板１０２ａ、１０２ｂをＳＯＩ基板で構成し、ＭＥＭＳ構造体１３０をシリコンエピタキシャルパターンで形成したことを除いては、第１実施例と同一である。図９で、図１と同じ参照番号は同じ部材を示す。図９のＭＥＭＳ駆動用電子素子２００は、図１と同一であり、ＭＥＭＳ素子１００とＭＥＭＳ駆動用電子素子２００の結合関係は、図１と同一なので、ここではその詳細な説明は省略する。
【００３９】
ＭＥＭＳ素子１００は、ＳＯＩ基板（図１０の１０２）のシリコンエピタキシャル層（図１０の１０２ｃ）を選択的にエッチングして形成されたシリコンエピタキシャル層パターンでＭＥＭＳ構造体１３０を形成する。ＭＥＭＳ構造体１３０は、ＳＯＩ基板（図１０の１０２）の酸化層１０２ｂを選択的にエッチングして形成された空間部１２６上に浮遊状態で形成される。ＳＯＩ基板１０２のＭＥＭＳ構造体１３０上には、第１パッド電極１１６及び第１シーリング部１１８が形成される。第１パッド電極１１６は、空間部１２６上に形成されたＭＥＭＳ構造体１１４の周囲に形成されてＭＥＭＳ構造体１１４の駆動に用いられ、第１シーリング部１１８はＳＯＩ基板１０２の端部に形成される。第１シーリング部１１８は、ＭＥＭＳ駆動用電子素子２００との密封及びシーリングに用いられる部分である。
【００４０】
第１パッド電極１１６及び第１シーリング部１１８上には、連結部１２０が形成されている。ＳＯＩ基板１０２のＭＥＭＳ構造体１３０、酸化層１０２ｂ及びベースシリコン基板１０２ａ内には、ビア１２２が形成されており、ビア１２２上には外部基板（図示せず）と連結される第３パッド電極１２４及び金属球（金属ボール）１２８が形成されている。これにより、第１パッド電極１１６とビア１２２とが連結される。
【００４１】
図１０ないし図１６は、図９のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【００４２】
図１０を参照すれば、図１０に示されたようにベースシリコン基板１０２、酸化層１０２ｂ及びシリコンエピタキシャル層１０２ｃを備えたＳＯＩ基板１０２を準備する。図１１に示されたように、シリコンエピタキシャル層１０２ｃをパターニングして酸化層１０２ｂを露出するホール１３２とシリコンエピタキシャル層パターンからなるＭＥＭＳ構造体１３０を形成する。
【００４３】
図１２を参照すれば、図１２に示されたようにホール１３２内の酸化層１３２を選択的にエッチングして、ＭＥＭＳ構造体１３０の下部に空間部１２６を形成する。これにより、空間部１２６上に浮遊状態で形成されるＭＥＭＳ構造体１３０が形成される。次いで、図１３に示されたように、空間部１２６上のＭＥＭＳ構造体１３０の周囲に、第１パッド電極１１６及び第１シーリング部１１８を形成する。
【００４４】
図１４を参照すれば、図１４に示されたように第１パッド電極１１６下部のＭＥＭＳ構造体１３０、酸化層１０２ｂ及びベースシリコン基板１０２ａにビア１２２を形成する。ビア１２２は、ＳＯＩ基板１０２のＳＯＩ基板１０２を選択的にエッチングして形成する。ビア１２２は、ＳＯＩ基板１０２の背面を選択的にＤＲＩＥ（Ｄｅｅｐ  Ｒｅａｃｔｉｖｅ  Ｅｔｃｈ）してビアホールを形成した後、ビアホールに金属層を埋込んで形成する。図１５に示されたように、第１パッド電極１１６及び第１シーリング部１１８上に連結部１２０を形成する。第１パッド電極１１６及び第１シーリング部１１８の形成、ビア１２２及び第３パッド電極１２４の形成工程は便宜的に工程の順番は自由に変更しうる。
【００４５】
図１６を参照すれば、図８に説明したように第２パッド電極２０６及び２０８を有するＭＥＭＳ駆動用電子素子２００は連結部１０２を介してＭＥＭＳ素子１００と一定距離の空間間隔をおいて密封しつつボンディングする。ＭＥＭＳ素子１００とＭＥＭＳ駆動用電子素子２００は、互いに対向した状態で熱及び圧力を与えてボンディングを行う。ボンディング後に、第３パッド電極１２４上に外部基板と連結しうる金属球１２８を形成してＭＥＭＳパッケージを完成する。
【００４６】
図１７は、本発明の第３実施例によるＭＥＭＳパッケージを示す断面図である。
【００４７】
具体的に、図１７に示した本発明の第３実施例によるＭＥＭＳパッケージはＭＥＭＳ素子１００を構成するシリコン基板１０２に空間部１２６を形成し、空間部１２６上にシリコン基板１０２を貫通するようにエッチングして形成された浮遊状態のシリコンパターンでＭＥＭＳ構造体１４０を形成したことを除いては第１実施例と同一である。図１７において、図１と同じ参照番号は、同じ部材を示す。図１７のＭＥＭＳ駆動用電子素子２００は、図１と同一であり、ＭＥＭＳ素子１００とＭＥＭＳ駆動用電子素子２００との結合関係は、図１と同一なので、ここではその詳細な説明を省略する。
【００４８】
ＭＥＭＳ素子１００は、シリコン基板１０２の下部に空間部１２６を設け、空間部上に浮遊状態のシリコンパターンでＭＥＭＳ構造体１４０を形成する。ＭＥＭＳ構造体４３０は、シリコン基板１０２を貫通するようにエッチングして形成される。空間部１２６及びシリコン基板１０２の下部には、空間部１２６を密封すべくキャップ層１４２が形成されている。ＭＥＭＳ構造体１４０周囲のシリコン基板１０２上には、第１パッド電極１１６及び第１シーリング部１１８が形成されている。第１パッド電極１１６は空間部１２６上に形成されたＭＥＭＳ構造体１４０の周囲に形成され、第１シーリング部１１８はＭＥＭＳ構造体１４０の枠に形成される。第１シーリング部１１８は、ＭＥＭＳ駆動用電子素子２００との密封及びシーリングに用いられる部分である。
【００４９】
第１パッド電極１１６及び第１シーリング部１１８上には、連結部１２０が形成されている。シリコン基板１０２及びキャップ層１４２内には各々第１ビア１２２ａ及び第２ビア１２２ｂからなるビア１２２が形成されている。ビア１２２上には、外部基板（図示せず）と連結される第３パッド電極１２４及び金属球１２８（金属ボール）が形成されている。これにより、第１パッド電極１１６とビア１２２とが連結される。
【００５０】
図１８ないし図２５は、図１７のＭＥＭＳパッケージのパッケージ方法を説明するための断面図である。
【００５１】
図１８を参照すれば、図１８に示されたようにシリコン基板１０２を準備する。次いで、シリコン基板１０２の背面を選択的にエッチングしてリセス部１３５を有するマスク用パターン１３６を形成する。次いで、図１９に示されたようにマスク用パターン１３６をマスクとしてシリコン基板１０２をエッチングしてリセス部１３５下にシリコン酸化層パターンからなるＭＥＭＳ構造体１４０、空間部１２６及びビアホール１３８、１４１を形成する。
【００５２】
図２０を参照すれば、図２０に示されたように、ＭＥＭＳ構造体１４０の周囲のビアホール１３８、１４１に第１ビア１２２ａを形成する。すなわち、空間部１２６周囲のビアホール１３８、１４１に第１ビア１２２ａを形成する。次いで、図２１に示されたように空間部１２６を密封すべくシリコン基板１０２の背面にキャップ層１４２を付着する。キャップ層１４２は、ポリイミド、ＤＦＲ（ｄｒｙ  ｆｉｌｍ  ｒｅｓｉｓｔ）またはＬＣＰ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｐｏｌｙｍｅｒ）を積層（ｌａｍｉｎａｔｉｎｇ）した後、接着させて形成する。図２１では、シリコン基板１０２の背面にキャップ層１４２を形成したが、表面に形成しても良い。その場合、以後の構成要素は逆に形成される。
【００５３】
図２２を参照すれば、第１ビア１２２ａに該当するキャップ層１４２に第２ビア１２２ｂを形成して第１ビア１２２ａ及び第２ビア１２２ｂからなるビア１２２を形成する。第２ビア１２２ｂの形成時、キャップ層１４２がポリイミドやＤＦＲである場合、露光して第２ビアホール（図示せず）を形成した後、第２ビアホールに導電性物質層を埋込んで形成する。第２ビア１２２ｂの形成時、キャップ層１４２がＬＣＰである場合、選択的エッチングを通じて第２ビアホール（図示せず）を形成した後、第２ビアホールに導電性物質層を埋込んで形成する。
【００５４】
次いで、図２３に示されたように、第１ビア１２２ａの表面に第１パッド電極１１６及び第１シーリング部１１８を形成する。第１パッド電極１１６は、ＭＥＭＳ構造体１４０の周囲に形成され、第１シーリング部１１８は基板１０２のフレーム部分に形成される。第２ビア１２２ｂの表面に第３パッド電極１２４を形成する。図２４に示されたように、第１パッド電極１１６及び第１シーリング部１１８上に連結部１２０を形成する。
【００５５】
図２５を参照すれば、図８に説明したように第２パッド電極２０６及び第２シーリング部２０８を有するＭＥＭＳ駆動用電子素子２００は連結部１０２を介してＭＥＭＳ素子１００と一定距離の空間間隔とをおいて密封しつつボンディングする。ＭＥＭＳ素子１００とＭＥＭＳ駆動用電子素子２００は、互いに対向した状態で熱及び圧力を与えてボンディングを行う。ボンディング後に、第３パッド電極１２４上に外部基板と連結しうる金属球１２８を形成して、ＭＥＭＳパッケージを完成する。
【産業上の利用可能性】
【００５６】
本発明は、寄生抵抗及び寄生容量の影響を減らし、チップレベルやウェーハレベルパッケージも可能であり、生産量の低下も防止できるＭＥＭＳパッケージを提供する。
【００５７】
また、本発明は、前述したＭＥＭＳパッケージを容易にパッケージングできるＭＥＭＳパッケージ方法を提供する。
【図１】
2010511524.tif 000003
【図２】
2010511524.tif 000004
【図３】
2010511524.tif 000005
【図４】
2010511524.tif 000006
【図５】
2010511524.tif 000007
【図６】
2010511524.tif 000008
【図７】
2010511524.tif 000009
【図８】
2010511524.tif 000010
【図９】
2010511524.tif 000011
【図１０】
2010511524.tif 000012
【図１１】
2010511524.tif 000013
【図１２】
2010511524.tif 000014
【図１３】
2010511524.tif 000015
【図１４】
2010511524.tif 000016
【図１５】
2010511524.tif 000017
【図１６】
2010511524.tif 000018
【図１７】
2010511524.tif 000019
【図１８】
2010511524.tif 000020
【図１９】
2010511524.tif 000021
【図２０】
2010511524.tif 000022
【図２１】
2010511524.tif 000023
【図２２】
2010511524.tif 000024
【図２３】
2010511524.tif 000025
【図２４】
2010511524.tif 000026
【図２５】
2010511524.tif 000027
【国際調査報告】
2010511524.tif 000028
2010511524.tif 000029