(57)【要約】  画素駆動回路が、有機発光ダイオード（ＯＬＥＤ）をアクティブマトリクス方式で駆動するために提供される。画素回路は、駆動トランジスタを備えている。駆動トランジスタの電流路は、一端が第１の電圧供給ラインに接続され、他端がＯＬＥＤに接続されている。駆動トランジスタのゲート端子は、記憶素子に接続されている。記憶素子は、駆動トランジスタのゲートとソースとの間に接続されて、第１のスイッチトランジスタの制御の下で、駆動トランジスタ用の駆動信号を記憶する。第１のスイッチトランジスタは、第１のセレクトラインへのゲート接続部を有する。第１のスイッチトランジスタの電流路は、駆動トランジスタのゲートとドレインとの間に接続されている。第２のスイッチトランジスタは、第２のセレクトラインへのゲート接続部を有する。第２のスイッチトランジスタの電流路は、一端がデータラインに接続され、他端が駆動トランジスタとＯＬＥＤとの間にあるノードに接続されている。【選択図】  図６
2010541014.tif 000002
【特許請求の範囲】
【請求項１】
有機発光ダイオード（ＯＬＥＤ）を駆動する画素駆動回路であって、
第１のセレクトラインと、
第２のセレクトラインと、
データラインと、
第１の電圧供給ラインと、
駆動トランジスタと、
を備え、
前記駆動トランジスタの電流路は、一端が前記第１の電圧供給ラインに接続され、他端が前記ＯＬＥＤに接続されており、
前記駆動トランジスタのゲート端子は、記憶素子に接続されており、前記記憶素子は、前記駆動トランジスタのゲートとソースとの間に接続されて、第１のスイッチトランジスタの制御の下で、前記駆動トランジスタ用の駆動信号を記憶し、
前記第１のスイッチトランジスタは、前記第１のセレクトラインへのゲート接続部を有し、前記第１のスイッチトランジスタの電流路は、前記駆動トランジスタのゲートとドレインとの間に接続されており、
第２のスイッチトランジスタは、前記第２のセレクトラインへのゲート接続部を有し、前記第２のスイッチトランジスタの電流路は、一端が前記データラインに接続され、他端が前記駆動トランジスタと前記ＯＬＥＤとの間にあるノードに接続されていることを特徴とする画素駆動回路。
【請求項２】
第３のセレクトラインと、
前記第３のセレクトラインへのゲート接続部を有する第３のスイッチトランジスタと、
をさらに備え、
前記第３のスイッチトランジスタは、前記駆動トランジスタの電流路において前記ＯＬＥＤと前記駆動トランジスタとの間に直列に設けられている、請求項１に記載の画素駆動回路。
【請求項３】
前記第１のセレクトラインは、非反転セレクトラインであり、
前記第３のセレクトラインは、前記第１のセレクトラインがＨＩＧＨであるときに前記第３のセレクトラインがＬＯＷとなる反転セレクトラインである、請求項２に記載の画素駆動回路。
【請求項４】
前記第１のセレクトラインと前記第２のセレクトラインが共通である、請求項２または請求項３に記載の画素駆動回路。
【請求項５】
前記第１の電圧供給ラインと他のセレクトラインが、電圧供給兼セレクトラインとして形成される、請求項１〜請求項４のいずれかに記載の画素駆動回路。
【請求項６】
前記第１の電圧供給ラインと他のセレクトラインが、電圧供給兼セレクトラインとして形成され、前記第１のセレクトラインと前記第２のセレクトラインが共通である、請求項１に記載の画素駆動回路。
【請求項７】
前記他のセレクトラインが、共通データラインを共用する隣接画素回路の第１のセレクトラインである、請求項５または請求項６に記載の画素駆動回路。
【請求項８】
前記駆動トランジスタがｎ型トランジスタである、請求項１〜請求項７のいずれかに記載の画素駆動回路。
【請求項９】
前記駆動トランジスタがアモルファス・シリコン・トランジスタである、請求項８に記載の画素駆動回路。
【請求項１０】
前記ＯＬＥＤは、前記ＯＬＥＤのアノード端子が前記駆動トランジスタに接続される電流路を有する、請求項１〜請求項９のいずれかに記載の画素駆動回路。
【請求項１１】
複数の前記画素駆動回路が、行と列で配置され、各データラインが、列中の各画素回路で共用され、各電圧供給ライン兼全セレクトラインが、行中の各画素回路で共用され、
特定の列では、アドレス指定中に、ｎ−１番目の画素駆動回路の電圧供給兼セレクトラインが、ｎ番目の画素駆動回路への第１の電圧供給ラインとして働き、ｎ＋１番目の画素駆動回路の電圧供給兼セレクトラインが、ｎ番目の画素駆動回路へのセレクトラインとして働く、請求項５〜請求項１０のいずれかに記載の複数の画素駆動回路。
【請求項１２】
請求項１〜請求項１１のいずれかに記載の画素駆動回路のアレイを備えるアクティブマトリクス方式の表示装置であって、
前記画素駆動回路は、行と列で配置されてディスプレイを形成し、各データラインは、列中の各画素回路で共用され、各セレクトラインが、行中の各画素回路で共用されることを特徴とするアクティブマトリクス方式の表示装置。
【請求項１３】
前記第２のスイッチトランジスタは、ＯＬＥＤの両端の電圧降下を検出し検出電圧降下信号を生成するための電圧検出デバイスに接続され、前記検出電圧降下信号はコントローラに送られて、前記検出電圧降下信号に応じて前記駆動信号が調整される、請求項１２に記載のアクティブマトリクス方式の表示装置。
【請求項１４】
前記検出電圧降下信号は、ルックアップテーブルに提供されて、代表ＯＬＥＤ用の電圧と駆動信号との関係を表す電圧データが保存され、前記コントローラは、前記関係に応じて、前記駆動信号を調整するようにプログラムされている、請求項１３に記載のアクティブマトリクス方式の表示装置。
【請求項１５】
前記電圧検出デバイスは、前記ディスプレイのすべてのＯＬＥＤの電圧降下を検出する、請求項１３または請求項１４に記載のアクティブマトリクス方式の表示装置。
【請求項１６】
複数の電圧検出デバイスが備えられ、前記複数の電圧検出デバイスの各々が、前記ディスプレイの前記ＯＬＥＤの一部の電圧降下を検出する、請求項１３または請求項１４に記載のアクティブマトリクス方式の表示装置。
【請求項１７】
前記電圧検出デバイスで検出される検出電圧降下は、複数のＯＬＥＤの両端の電圧降下を組み合わせたものである、請求項１３〜請求項１６のいずれかに記載のアクティブマトリクス方式の表示装置。
【請求項１８】
前記検出電圧降下信号から画素駆動回路のトランジスタのトランジスタ特性を決定するモジュールをさらに備える、請求項１３〜請求項１７のいずれかに記載のアクティブマトリクス方式の表示装置。
【請求項１９】
前記トランジスタ特性が、前記駆動トランジスタの閾電圧のシフトである、請求項１８に記載のアクティブマトリクス方式の表示装置。
【請求項２０】
前記画素駆動回路が電流プログラム方式のものである、請求項１１〜請求項１８のいずれかに記載のアクティブマトリクス方式の表示装置。
【請求項２１】
有機発光ダイオード（ＯＬＥＤ）を駆動する画素駆動回路であって、
第１のセレクトラインと、
データラインと、
第１の電圧供給ラインと、
駆動トランジスタと、
を備え、
前記駆動トランジスタの電流路は、一端が前記第１の電圧供給ラインに接続され、他端が前記ＯＬＥＤに接続されており、
前記駆動トランジスタのゲート端子は、記憶素子に接続されており、前記記憶素子は、前記データラインに接続されて、第１のスイッチトランジスタおよび第２のスイッチトランジスタの制御の下で、前記駆動トランジスタ用の駆動信号を記憶し、
前記第１のスイッチトランジスタおよび前記第２のスイッチトランジスタは、前記第１のセレクトラインへのゲート接続部を有し、
第３のスイッチトランジスタは、第２のセレクトラインへのゲート接続部を有し、前記駆動トランジスタの電流路において前記ＯＬＥＤと前記駆動トランジスタとの間に直列に設けられていることを特徴とする画素駆動回路。
【請求項２２】
前記第１のセレクトラインは、非反転セレクトラインであり、
前記第２のセレクトラインは、前記第１のセレクトラインがＨＩＧＨであるときに前記第２のセレクトラインがＬＯＷとなる反転セレクトラインである、請求項２１に記載の画素駆動回路。
【請求項２３】
前記第１の電圧供給ラインと他のセレクトラインが、電圧供給兼セレクトラインとして形成される、請求項２１または請求項２２に記載の画素駆動回路。
【請求項２４】
前記他のセレクトラインが前記第１のセレクトラインである、請求項２３に記載の画素駆動回路。
【請求項２５】
前述のおよび／または添付図面の図５、図６、図７を参照したとおりの画素駆動回路。
【請求項２６】
前述のおよび／または添付図面の図５、図６、図７を参照したとおりのアクティブマトリクス方式の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、アクティブマトリクス駆動式の有機ＥＬデバイス用の画素回路に関する。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ）は、特に好ましい形式の電気光学発光装置を構成する。ＯＬＥＤを用いて製造されるディスプレイは、ＬＣＤや他のフラットパネルの技術に優る利点をいくつか提供する。これらのディスプレイは、明るくて、高速スイッチング可能であり（ＬＣＤと比較して）、広視野角を実現し、さらに、様々な基板上に容易に、かつ安価に形成することができる。
【０００３】
有機（ここでは、有機金属も含む）ＬＥＤは、使用される材料に応じた様々な色で、ポリマー、低分子、デンドリマーを含む材料を用いて製造することができる。ポリマーをベースとする有機ＬＥＤの例は、国際公開第９０／１３１４８号、国際公開第９５／０６４００号、国際公開第９９／４８１６０号に記載されている。デンドリマーをベースとする材料の例は、国際公開第９９／２１９３５号と国際公開第０２／０６７３４３号に記載されている。また、いわゆる低分子をベースとするデバイスの例は、米国特許第４，５３９，５０７号明細書に記載されている。
【０００４】
図１を参照すると、ＯＬＥＤの一般のデバイス構造は、透明なガラス基板またはプラスチック基板１と、酸化インジウム・スズのアノード２とカソード４から成っている。アノード２とカソード４との間に有機ＥＬ層３が設けられる。アノード２とカソード４の間には、電荷輸送層、電荷注入層、または電荷阻止層など、さらに他の層も設けられることがある。
【０００５】
有機ＥＬ層３は、パターニング（パターン化）されることも、パターニングされないこともある。例えば、照明源として使用されるデバイスは、パターニングされない。パターニングされた層を含むデバイスは、パッシブマトリクス方式のディスプレイか、あるいは、アクティブマトリクス方式のディスプレイであってよい。パッシブマトリクス方式のディスプレイでは、アノード２は、アノード材料のパラレルストライプから構成されており、このストライプ状のアノード２上に有機ＥＬ層３が形成されている。有機ＥＬ層３上には、アノード２のパラレルストライプに直交して、カソード４のパラレルストライプが配置されている。カソード４の隣接するストライプは、一般に、フォトリソグラフィによって形成される絶縁材料のストライプ、いわゆる「カソードセパレータ」で隔てられる。パッシブマトリクス方式のディスプレイは、列ドライバと行ドライバを用いて駆動される。この駆動は、ディスプレイを反復的に走査して、直交するアノードストライプとカソードストライプでそれぞれ表される列と行に沿って個々の画素をアドレス指定することによって行われる。いわゆるアクティブマトリクス方式のディスプレイは、一般に、パターニングされた有機ＥＬ層３を有している。パターニングされた有機ＥＬ層３は、パターニングされたアノード２および非パターニングされた（パターニングされていない）カソード４と組み合わせて使用される。アクティブマトリクスの駆動方式では、ディスプレイの各画素は、それ自身に関連する駆動回路を備えている。駆動回路は、一般に、少なくとも１つの記憶素子（例えば、キャパシタ）と、アドレス指定トランジスタまたはスイッチングトランジスタと、駆動トランジスタで構成されている。
【０００６】
ＯＬＥＤデバイスは完全に透明である場合もある。その場合、アノード２もカソード４も透明である。透明カソードを有するいわゆる上面発光型のＯＬＥＤデバイスは、アクティブマトリクス方式のデバイスには特に有利である。なぜなら、このようなデバイス中の透明アノードを通じての発光が、発光画素の真下にある駆動回路で少なくとも一部阻止されるからである。
【０００７】
透明カソードデバイスは透明アノードを持つ必要がないと理解されよう（もちろん、完全に透明なデバイスが要望される場合を除く）。したがって、下面発光型のデバイスに使用される透明アノードは、アルミニウム層などの反射材料の層に代えられるか、あるいは、そのような層で補助されてよい。透明カソードデバイスの例は、例えば英国特許第２３４８３１６号明細書に開示されている。
【０００８】
図２は、電圧制御式のＯＬＥＤアクティブマトリクス画素回路１０の一例を示した図である。画素回路１０は、ディスプレイの各画素に対して提供される。また、接地線（ＧＮＤ線）１２、電源線（Ｖｓｓ線）１４、行セレクトライン１６、列データライン１８などのバスラインが提供され、これらの画素を相互に接続する。したがって、各画素は、電源接続部と接地接続部を有する。画素の各行は、共通の行セレクトライン１６を有しており、また、画素の各列は、共通の列データライン１８を有している。
【０００９】
各画素は、接地線１２と電源線１４との間に、駆動トランジスタ２２と直列に接続されたＯＬＥＤ２０を有している。駆動トランジスタ２２のゲート端子２４はストレージキャパシタ２６に接続される。アドレス指定トランジスタ２８は、行セレクトライン１６の制御の下で、ゲート端子２４を列データライン１８に接続する。アドレス指定トランジスタ２８は、薄膜電界効果型トランジスタ（ＦＥＴ）スイッチであり、行セレクトライン１６を起動すると、列データライン１８をゲート端子２４およびストレージキャパシタ２６に接続する。このようにして、アドレス指定トランジスタ２８がＯＮであるときに、列データライン１８上の電圧をストレージキャパシタ２６上に蓄えることができる。これは一般に、画素回路のプログラミングとして知られている。この電圧は、少なくともフレームリフレッシュ期間の間、ストレージキャパシタ２６上に保持される。なぜなら、駆動トランジスタ２２へのゲート接続部分のインピーダンスが比較的に大きく、また、アドレス指定トランジスタ２８がＯＦＦ状態にあるからである。
【００１０】
駆動トランジスタ２２は、一般に、ＦＥＴトランジスタでもあり、閾電圧（スレショルド電圧）よりも低い駆動トランジスタ２２のゲート電圧に応じた電流（ドレイン・ソース電流）を流す。それゆえ、ゲート端子２４での電圧は、ＯＬＥＤ２０を流れる電流、つまりＯＬＥＤ２０の明るさを制御する。図２の電圧制御式の回路は、特に、ＯＬＥＤ２０の発光が印加電圧に非線形的に左右されるために、いくつかの欠点がある。また、ＯＬＥＤから出力される光は、ＯＬＥＤが流す電流に比例するので、電流制御を行うのが好ましい。図３は、電流制御を用いる図２の回路の変形例を示している。なお、図３では、図２のものと同じ要素が、同じ参照番号で表されている。電流発生器３０で設定されるデータライン（列データライン）上の電流は、ＦＥＴ３２を流れる電流をプログラミングし、さらに、この電流が、ＯＬＥＤ２０を流れる電流を設定する。これは、トランジスタ２８ａがＯＮであるときに、（整合された）トランジスタ３２と駆動トランジスタ２２がカレントミラーを形成するからである。
【００１１】
アクティブマトリクス駆動回路が、有機薄膜トランジスタ（ＯＴＦＴ）、またはＬＴＰ（低温ポリシリコン）で製造されたトランジスタから構成される場合には、これらのトランジスタは、一般に、ｐ型デバイスと呼ばれる。
【００１２】
アクティブマトリクス駆動回路が、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）で製造されたトランジスタから構成される場合には、これらのトランジスタは、一般に、ｎ形デバイスと呼ばれる。
【００１３】
ＦＥＴ技術（ａ−Ｓｉ：Ｈと、ＬＴＰ）において直面する１つの問題は、連続動作に対する閾電圧（Ｖｔｈ）のシフトである。一般に、ａ−Ｓｉ：Ｈのトランジスタ用のＶｔｈのシフトは、電圧ストレスに非常に敏感である。駆動トランジスタに対して、閾電圧を超える高い電圧を印加する必要があれば、閾電圧が大きく変化する。このことは、同一の印加プログラミング信号に対して、異なる駆動トランジスタが異なる駆動電流をＯＬＥＤに流すこととなって現れる。したがって、これは、表示の全域にわたって、画素の明るさが非線形となるという問題をもたらすかもしれない。
【００１４】
前述の問題を解決する一つの手法が、Ｓｈｉｒａｓａｋｉ論文で提案されている（非特許文献１参照）。この論文では、３トランジスタａ−Ｓｉ ＴＦＴ画素回路が開示されており、その中では、画素回路および駆動方式が、閾電圧のシフトに起因する不安定性を補うことが可能であることが趣旨として述べられている。
【００１５】
図４ａは、Ｓｈｉｒａｓａｋｉ論文の画素回路であり、図４ｂは、図４ａの画素回路用の関連タイミングチャートである。図４ａと図４ｂを参照すると、画素回路の駆動中には、書込みのステージ中にソース電圧ＶSourceがｌｏｗであり、保持のステージまたは駆動のステージ中にＶSourceがｈｉｇｈに戻るように、ＶSourceを変化させなければならないことがわかる。ときには、例えば既存の「市販の」駆動部品が使用される場合に、このことは望ましくないかもしれない。標準のＬＣＤ行ドライバは、これらの様々な非標準信号を供給できないことがある。また、ＶSourceの変調は、キャパシタンスをいくらか変更させることもあり、それにより、駆動電流ＩT3を所期のものよりも減らすこともある。
【００１６】
不安定性を補う方式として提案される他の方法は、さらに複雑な画素回路構成と駆動方式を必要とする。どんなデバイスにおいても、製造は簡単にしておく必要性があり、それとともに、追加デバイス用の有効領域（リアルエステート）の大きさには上限がある。さらに、ディスプレイの開口率は、目に見える発光画素で占有されるスペースを、バスラインまたはデバイスで使用されるスペースと比較したものとして一般に定義されており、デバイスとして、さらに多くのデバイスまたはラインが組み込まれると、この開口率は減らされる。
【００１７】
時間の経過とともにＯＬＥＤの発光に影響を及ぼすさらなるパラメータは、ＯＬＥＤ自体から、特にＯＬＥＤの寿命（経年変化）により生じる。ＯＬＥＤが時を経るにつれて、ＯＬＥＤは一般に、効率が悪くなって、光出力が低下する。光出力の低下は一般に、電流と光子の変換効率の低下から生じると考えれており、また、所与の駆動信号に対してＯＬＥＤを流れる電流の減少をもたらすＯＬＥＤ抵抗の増大から生じると考えられている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】国際公開第９０／１３１４８号
【特許文献２】国際公開第９５／０６４００号
【特許文献３】国際公開第９９／４８１６０号
【特許文献４】国際公開第９９／２１９３５号
【特許文献５】国際公開第０２／０６７３４３号
【特許文献６】米国特許第４，５３９，５０７号明細書
【特許文献７】英国特許第２３４８３１６号明細書
【非特許文献】
【００１９】
【非特許文献１】Ｓｈｉｒａｓａｋｉ，Ｔ  ｅｔ  ａｌ、大型フルカラーＯＬＥＤテレビジョン−発光ポリマとａ‐Ｓｉ  ＴＦＴ技術−、ｖｏｌ  ＩＩ、ｐ２５７−２７８、２００４年１２月、ディスプレイ国際ワークショップ（ＩＤＷ）、（http://hat-lab.ed.kyushu-u.ac.jp//Documents/AMD3#OLED5-1.pdf.にてオンライン入手可能）
【発明の概要】
【発明が解決しようとする課題】
【００２０】
画素回路の駆動トランジスタの閾値の変化を補うすることを目的として改良された画素回路を提供することが望ましい。
【００２１】
ＯＬＥＤの経年変化を補うすることを目的として改良された画素回路を提供することも望ましい。
【００２２】
バスラインの数を減らして、デバイスの開口率を大きくできるように改良された画素回路を提供することも望ましい。
【課題を解決するための手段】
【００２３】
本発明の第１の態様によれば、有機発光ダイオード（ＯＬＥＤ）を駆動するための画素駆動回路が提供される。この画素駆動回路は、第１のセレクトラインと、第２のセレクトラインと、データラインと、第１の電圧供給ラインと、駆動トランジスタを備える。駆動トランジスタの電流路は、一端が第１の電圧供給ラインに接続され、他端がＯＬＥＤに接続されている。駆動トランジスタのゲート端子は、記憶素子に接続されており、この記憶素子は、駆動トランジスタのゲートとソースとの間に接続されて、第１のスイッチトランジスタの制御の下で、駆動トランジスタ用の駆動信号を記憶する。第１のスイッチトランジスタは、第１のセレクトラインへのゲート接続部を有し、第１のスイッチトランジスタの電流路は、駆動トランジスタのゲートとドレインとの間に接続されている。第２のスイッチトランジスタは、第２のセレクトラインへのゲート接続部を有し、第２のスイッチトランジスタの電流路は、一端がデータラインに接続され、他端が駆動トランジスタとＯＬＥＤとの間にあるノードに接続されている。
【００２４】
さらに他の実施形態では、第３のセレクトラインと、この第３のセレクトラインへのゲート接続部を有する第３のスイッチトランジスタが備えられる。第３のスイッチトランジスタは、駆動トランジスタの電流路において、ＯＬＥＤと駆動トランジスタとの間に直列に設けられる。
【００２５】
好ましくは、第１のセレクトラインは、非反転セレクトラインであり、第３のセレクトラインは、第１のセレクトラインがＨＩＧＨであるときに第３のセレクトラインがＬＯＷとなるような反転セレクトラインである。
【００２６】
さらに好ましくは、第１のセレクトラインと第２のセレクトラインは共通である。
【００２７】
好ましくは、第１の電圧供給ラインと他のセレクトラインが、電圧供給兼セレクトラインとして形成される。
【００２８】
好ましくは、第１の電圧供給ラインと他のセレクトラインが、電圧供給兼セレクトラインとして形成され、第１のセレクトラインと第２のセレクトラインが共通である。
【００２９】
さらに他の実施形態では、他のセレクトラインが、共通データラインを共用する隣接画素回路の第１のセレクトラインである。
【００３０】
本発明の実施形態では、駆動トランジスタは、ｎ型トランジスタであり、好ましくはアモルファス・シリコンから製造される。
【００３１】
好ましくは、ＯＬＥＤは、ＯＬＥＤのアノード端子が駆動トランジスタに接続されるような電流路を有する。
【００３２】
また、本発明によれば、行と列で配置される複数の画素駆動回路が提供される。各データラインが、列中の各画素回路で共用され、各電圧供給ライン兼全セレクトラインが、行中の各画素回路で共用される。特定の列では、アドレス指定中に、ｎ−１番目の画素駆動回路の電圧供給兼セレクトラインが、ｎ番目の画素駆動回路への第１の電圧供給ラインとして働き、ｎ＋１番目の画素駆動回路の電圧供給兼セレクトラインが、ｎ番目の画素駆動回路へのセレクトラインとして働く。
【００３３】
好ましくは、画素駆動回路は、行と列で配置されてディスプレイを形成し、各データラインは、列中の各画素回路で共用され、各セレクトラインは、行中の各画素回路で共用される。
【００３４】
好ましくは、第２のスイッチトランジスタは、ＯＬＥＤの両端の電圧降下を検出し検出電圧降下信号を生成するための電圧検出デバイスに接続される。検出電圧降下信号はコントローラに送られて、検出電圧降下信号に応じて駆動信号が調整される。
【００３５】
さらに好ましくは、この検出電圧降下信号は、ルックアップテーブルに提供されて、代表ＯＬＥＤ用の電圧と駆動信号との関係を表す電圧データが保存される。コントローラは、この関係に応じて、駆動信号を調整するようにプログラムされている。
【００３６】
ある実施形態では、電圧検出デバイスは、ディスプレイのすべてのＯＬＥＤの電圧降下を検出する。また、複数の電圧検出デバイスが備えられ、複数の電圧検出デバイスの各々が、ディスプレイのＯＬＥＤの一部の電圧降下を検出する。電圧検出デバイスで検出される検出電圧降下は、複数のＯＬＥＤの両端の電圧降下を組み合わせたものであってもよい。
【００３７】
好ましくは、本発明はさらに、検出電圧降下信号から画素駆動回路のトランジスタのトランジスタ特性を決定するモジュールをさらに備えるアクティブマトリクス方式の表示装置も提供する。
【００３８】
決定されたトランジスタ特性は、駆動トランジスタの閾電圧のシフトであってよい。特に、画素駆動回路は電流プログラム方式のものである。
【００３９】
本発明の第２の態様によれば、有機発光ダイオード（ＯＬＥＤ）を駆動する画素駆動回路が提供される。この画素駆動回路あｈ、第１のセレクトラインと、データラインと、第１の電圧供給ラインと、駆動トランジスタと、を備える。駆動トランジスタの電流路は、一端が第１の電圧供給ラインに接続され、他端がＯＬＥＤに接続されている。駆動トランジスタのゲート端子は、記憶素子に接続されて、第１のスイッチトランジスタおよび第２のスイッチトランジスタの制御の下で、駆動トランジスタ用の駆動信号を記憶する。第１のスイッチトランジスタおよび第２のスイッチトランジスタは、第１のセレクトラインへのゲート接続部を有する。第３のスイッチトランジスタは、第２のセレクトラインへのゲート接続部を有し、駆動トランジスタの電流路においてＯＬＥＤと駆動トランジスタとの間に直列に設けられている。
【００４０】
好ましくは、第１のセレクトラインは、非反転セレクトラインであり、第２のセレクトラインは、第１のセレクトラインがＨＩＧＨであるときに第２のセレクトラインがＬＯＷとなるような反転セレクトラインである。さらに好ましくは、第１の電圧供給ラインと他のセレクトラインは、電圧供給兼セレクトラインとして形成される。また、任意に、他のセレクトラインは、第１のセレクトラインであってもよい。
【図面の簡単な説明】
【００４１】
次に、本発明の実施形態を、以下の添付図面を参照して例示としてのみ説明する。
【００４２】
【図１】図１は、有機ＥＬデバイスの従来技術の一例を示す図である。
【図２】図２は、電圧駆動のアクティブマトリクスＯＬＥＤ画素回路の従来技術の一例を示す図である。
【図３】図３は、電流駆動のアクティブマトリクスＯＬＥＤ画素回路の従来技術の一例を示す図である。
【図４ａ】図４ａは、電流駆動のアクティブマトリクスＯＬＥＤ画素回路の従来技術の一例を示す図である。
【図４ｂ】図４ｂは、図４ａに示される画素回路用のタイミング図である。
【図５】図５は、本発明の第１の実施形態による画素回路を示す図である。
【図６】図６は、本発明の第２の実施形態による画素回路を示す図である。
【図７】図７は、本発明の第３の実施形態による画素回路を示す図である。
【発明を実施するための形態】
【００４３】
図５には、本発明の第１の実施形態の画素回路５０が示されている。この画素回路５０は、複数の画素から構成される全体表示（図示されてない）の各ＯＬＥＤ５２に対して備えられる。また、接地（ＧＮＤ）５４、電源電圧線５６、第１の行セレクトライン５８、列データライン６０が提供されて、これらの画素が相互接続される。
【００４４】
第２の行セレクトライン６２も提供されて、これらの画素が相互接続される。したがって、各画素回路５０は、共通の接地５４と電源電圧線５６を有している。また、各画素は、共通の第１の行セレクトライン５８と第２の行セレクトライン６２と列データライン６０を有している。
【００４５】
ＯＬＥＤ５２は、電源電圧線５６と接地５４との間で、第１のトランジスタ６４と駆動トランジスタ６６に直列に接続されている。ＯＬＥＤ５２のカソード端子は、接地５４に接続され、また、アノード端子は、第１のトランジスタ６４および駆動トランジスタ６６との直列接続を介して、電源電圧線５６に接続される。第１のトランジスタ６４のゲート端子は、第２の行セレクトライン６２に接続され、それにより、第２の行セレクトライン６２の制御の下にある。
【００４６】
駆動トランジスタ６６のゲート端子は、ストレージキャパシタ６８の第１の端子に接続され、ストレージキャパシタ６８の第２の端子は、スイッチトランジスタ７０の第１の端子に接続されている。スイッチトランジスタ７０のゲート端子は、第１の行セレクトライン５８に接続され、それにより、第１の行セレクトライン５８の制御の下にある。スイッチトランジスタ７０の第２の端子は、列データライン６０に接続されている。第２のトランジスタ７２は、ゲート端子と第１の端子と第２の端子を有している。第２のトランジスタ７２のゲート端子は、第１の行セレクトライン５８に接続され、それにより、第１の行セレクトライン５８の制御の下にある。第２のトランジスタ７２の第１の端子は、ストレージキャパシタ６８の第１の端子および駆動トランジスタ６６のゲート端子に接続されている。第２のトランジスタの第２の端子は、電源電圧線５６に接続されている。
【００４７】
動作の際、画素回路５０は、電源電圧線５６から接地５４まで画素回路５０を横切って印加される電源電圧Ｖｄｄを有している。プログラミングのステージでは、第１の行セレクトライン５８がＨＩＧＨであり、それにより、スイッチトランジスタ７０と第２のトランジスタ７２がＯＮ状態にされている。同時に、第１の行セレクトライン５８と比較して反転行セレクトラインである第２の行セレクトライン６２はＬＯＷであり、第１のトランジスタ６４をＯＦＦにスイッチングする。したがって、ＯＬＥＤは電圧供給ラインから隔離されて、それにより、電源電圧を低レベルと高レベルとの間で変調する必要がなくなる。それゆえ、列データライン６０の電圧は、ストレージキャパシタ６８上に蓄えることができる。発光のステージでは、第１の行セレクトラインがＬＯＷであり、それにより、スイッチトランジスタ７０および第２のトランジスタ７２がＯＦＦ状態にされている。同時に、第２の行セレクトライン６２はＨＩＧＨであり、それにより、駆動トランジスタ６６および第１のトランジスタ６４は、電流（ドレイン・ソース電流）をＯＬＥＤ５２に流すことができる。
【００４８】
図５（および、以下の図６と図７）の画素回路は、当技術分野において知られているように、列データライン６０上に電流発生器（図示されてない）を追加して、電流制御される。
【００４９】
図６には、本発明の第２の実施形態の画素回路１００が示されている。なお、図６では、図５のものと同じ要素が、同じ参照番号で表されている。この画素回路１００は、追加の行セレクトライン１０２を備えている。
【００５０】
スイッチトランジスタ７０は、ゲート端子と第１の端子と第２の端子を備えている。スイッチトランジスタ７０のゲート端子は、追加の行セレクトライン１０２に接続され、それにより、追加の行セレクトライン１０２の制御の下にある。スイッチトランジスタ７０の第１の端子は、ストレージキャパシタ６８の第２の端子に接続されている。スイッチトランジスタ７０の第２の端子は、列データライン６０に接続されている。
【００５１】
動作の際、画素回路１００のプログラミングステージでは、ＯＬＥＤ５２の両端の電位差がほぼゼロであるように、電源電圧Ｖｄｄを低電位に保持する。このプログラミングステージでは、第１の行セレクトライン５８と、追加の行セレクトライン１０２は両方ともＨＩＧＨであり、それにより、列データライン６０上の電圧は、ストレージキャパシタ６８上に蓄えることができる。発光ステージでは、電源電圧Ｖｄｄは高電位になり、第１の行セレクトライン５８と、追加の行セレクトライン１０２はＬＯＷとなる。したがって、駆動トランジスタ６６により、電流（ドレイン・ソース電流）をＯＬＥＤ５２に流すことができる。
【００５２】
図６に示される実施形態は、測定のステージを含んでいる。この測定のステージでは、追加のセレクトライン１０２をＨＩＧＨにし、かつ、列データライン６０上の電圧降下を、ノード１０４から接地５４までＯＬＥＤ５２を横切って測定できるようにする。ＯＬＥＤの両端の電圧降下は、有機材料の経年変化により異なることが知られている。したがって、この測定された電圧降下は、そのような経年変化を表すものであり、このような電圧降下を利用すれば、上記経年変化を補うことができる。このような電圧降下を測定して、それをルックアップテーブルと比較してもよい。これは、コントローラを介して、列データライン６０上のさらに高い、またはさらに低い駆動信号（電圧または電流）で画素回路１００をプログラムするようことを必要とするかもしれない。個々の画素は、このようにして補われるか、または、いくつかの画素が測定されて、１行ずつ補われるか、あるいは、このデバイスが全体として補われてもよい。いくつかのＯＬＥＤ５２にわたる電圧降下は、いくつかのＯＬＥＤ５２の両端の電圧降下の組合せにより得られてもよい。
【００５３】
図７には、本発明の第３の実施形態の２つの画素回路（２００と２５０）が示されている。図７では、図５に描かれているものと同じ要素が、同じ参照番号で表されている。図７を参照すると、画素回路２５０の電圧供給ライン２５２は、隣接する画素回路２００の行セレクトライン２５４と共用されている。したがって、デバイスのバスラインの数は減らされる。このようにして、電圧供給ラインと行セレクトラインが組み合わされて、いくつかの画素回路間で共用される。
【００５４】
デバイス中のバスラインの総数を減らすことが必要である場合には、この画素回路の実施形態を、実施形態１および実施形態２の両方または一方と合体することがある。さらに、供給電圧を変調する必要なしに、ＯＬＥＤの経年変化を補うことができる画素回路を実現したい場合には、実施形態１は、実施形態２と組み合わされてもよい。
【００５５】
当業者であれば、おそらく、他の多くの効果的な代替方法が思いつくであろう。本発明は、上述の実施形態には限定されず、特許請求の範囲の精神およびその範囲内にある当業者には明白な変更を含むものとする。
【図１】
2010541014.tif 000003
【図２】
2010541014.tif 000004
【図３】
2010541014.tif 000005
【図４ａ】
2010541014.tif 000006
【図４ｂ】
2010541014.tif 000007
【図５】
2010541014.tif 000008
【図６】
2010541014.tif 000009
【図７】
2010541014.tif 000010
【国際調査報告】
2010541014.tif 000011
2010541014.tif 000012
2010541014.tif 000013