(57)【要約】熱・電気変換の改善された方法および装置では、比較的高温および低温の並置された表面が、小さい真空ギャップにより分離され、前記低温の表面が、単一電荷キャリア変換器エレメントのアレイをその表面に沿って提供し、前記高温の表面が、クーロン静電結合相互作用を通じて、励起エネルギーを対向する前記低温の表面へ、前記ギャップを横切って移動させる。【選択図】図１
2010500746.tif 000002
【特許請求の範囲】
【請求項１】
熱・電気変換装置において、比較的高温および低温の並置された表面が、小さい真空ギャップ又はガスギャップにより分離され、前記低温の表面が、単一電荷キャリア変換器エレメントのチップアレイを提供し、前記高温の表面が、クーロン静電結合相互作用を通じて、励起エネルギーを対向する前記低温の表面の変換器エレメントへ、前記ギャップを横切って静電的に移動させる、熱・電気変換装置。
【請求項２】
第１の電子リザーバからの電子が、前記低温の表面における前記変換器エレメントの各々の下位レベルの励起状態へ導入されて、前記ギャップを横切って前記高温の表面のキャリア電荷にクーロン結合し、前記電子をより高いレベルの励起状態に促進する前記高温の表面から前記低温の表面への励起移動につながる量子的相関を、前記高温の表面と前記低温の表面との間に生じさせる、請求項１に記載の変換装置。
【請求項３】
前記低温の表面上の前記励起された、より高いレベルの状態の電子が、前記第１のリザーバに対して高いポテンシャルに維持された第２の低温表面電子リザーバにトンネリングし、電気負荷が前記リザーバ間に接続されて促進された電子（単数または複数）により生じた電流により駆動される、請求項２に記載の変換装置。
【請求項４】
単一タイプのキャリア電荷のみが一度に促進される、請求項３に記載の変換装置。
【請求項５】
前記単一キャリア電荷が、電子またはホールの一方である、請求項４に記載の変換装置。
【請求項６】
前記変換器エレメントが、半導体エレメントのアレイからなり、その半導体エレメントのアレイは、マトリクス基板において前記低温の表面に沿ってチップ集積され、且つ前記チップ基板内の電子リザーバ導体またはバスのネットワークにより相互接続されて、前記アレイのエレメント間に適切な直列接続および／または並列接続を提供する、請求項３に記載の変換装置。
【請求項７】
前記アレイのそれぞれの前記第１及び第２の電子リザーバ導体またはバスのセットが、前記負荷の両側に共通に接続される、請求項６に記載の変換装置。
【請求項８】
前記半導体エレメントが、ＩｎＳｂ材料および／またはＧａ０．３１Ｉｎ０．６９Ｓｂ材料からなる、請求項６に記載の変換装置。
【請求項９】
前記高温の表面の材料が、平らな金属、金属銅、半金属、及び高濃度にドープされた半導体材料からなるグループから選択される、請求項６に記載の変換装置。
【請求項１０】
前記電子リザーバ導体またはバスが、ドーピングされたｎ型ＩｎＳｂからなる、請求項６に記載の変換装置。
【請求項１１】
前記低温側のチップマトリクス基板がＧａＳｂである、請求項６に記載の変換装置。
【請求項１２】
前記高温の表面が約１３００Ｋであり、前記比較的低温の表面が約３００Ｋである、請求項６に記載の変換装置。
【請求項１３】
前記キャリア変換器エレメントが、多様な幾何学的形状の半導体ドット又はバー、半導体の短い円柱またはワイヤ、及び前記チップ基板内に組み込まれた量子井戸を提供する小さいシートの１つ又は複数のアレイの形態をとる、請求項６に記載の変換装置。
【請求項１４】
前記半導体エレメント及び前記相互接続導体またはバスが前記基板に集積され、一部が前記低温の表面に平行に方向付けられ、一部が水平および／または垂直に方向付けられている、請求項１３に記載の変換装置。
【請求項１５】
前記ドット又はバーの寸法が、約５ｎｍ（５０Å）〜１２ｎｍ（１２０Å）程度である、請求項１３に記載の変換装置。
【請求項１６】
熱エネルギーを電気エネルギーに変換する方法であって、小さいギャップにより分離されるように、比較的低温側の変換表面と比較的高温側の放射表面を並置し、前記低温表面に又はその近くに下位状態の電子を提供し、前記下位状態の電子を前記高温表面のキャリア電荷にクーロン結合し、前記結合を通じて前記高温側表面からの熱を前記低温側表面の下位状態の電子に移動して、より高い状態へ励起し、前記低温表面で又はその近くで前記より高い状態の電子を集めて、より高いポテンシャルを生成し、前記より高いポテンシャルに応答して、結果としての変換された電気エネルギーを抽出することを含む、方法。
【請求項１７】
前記変換低温側表面は、それぞれが前記下位および前記より高い電子状態をサポートする、及び接地電位に維持された個々の量子井戸を有する、相互接続された変換器エレメントのアレイを含む、請求項１６に記載の方法。
【請求項１８】
前記より高い状態の電子を集めることが、前記低温側における係る接地井戸とより高いポテンシャルの井戸との間でトンネリングすることにより生じる、請求項１７に記載の方法。
【請求項１９】
前記変換器エレメントが、一度に単一タイプのキャリア電荷だけを促進することをもたらす、請求項１６に記載の方法。
【請求項２０】
前記単一キャリアタイプの電荷が、電子またはホールの一方である、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、熱エネルギーを電気エネルギーに変換することに関し、より具体的には、ガス分離されて並置された高温側ラジエータ及び低温側電荷キャリア変換器構造によってもたらされるような変換に関する。
【０００２】
発明の背景
熱−光起電の手法（Robert DiMatteoに対して２０００年７月４日に発行された米国特許第６，０８４，１７３号）を用いて係る変換を行う最初の提案に駆り立てられて、我々は、係るギャップにおいて、スループット電力の更なる増加をもたらすことができるコヒーレント励起移動（coherent excitation transfer）の可能性を探った。これにより、我々は、「Thermal to Electric Conversion based on a Quantum-Coupling Scheme」と題する我々のマサチューセッツ工科大学研究所のElectronics internal report（２００５年９月、ＲＬＥ１４７）に説明されるような、励起がギャップの非常に近くに移動することができる単一電荷キャリア変換器を開発する理論的提案に導かれた。これは、本発明に関係しているので、その基本的な方法を図１に関連して以下に説明する。
【０００３】
これは考えられる動作の理想的な概要を提供したが、実際的に実現可能なデバイスへの門戸を開く予期しない飛躍的進歩がつい最近、起きるまでは、だめだった。その飛躍的進歩は、比較的高温側の表面と小さいギャップで分離して並置された低温側変換器表面との間の静電結合を介したコヒーレント励起移動の新規な組合せをもたらし、この場合、小さいギャップで分離して並置された低温側変換器表面は、新規な単一キャリア低温側変換器構成からなる。DiMatteoの提案は、ギャップが真空ギャップであることを示唆するが、重要なのは、そのギャップが固体または液体からなるべきでないことである。それはガスとするこができ、更に好適には、ギャップの離隔距離よりも長い平均自由行程を有する希釈ガスとすることができる。
【０００４】
現在、良く知られた半導体チップ製造技術による製造を通じた実用的デバイスの具現化形態は、実現可能であり、この特徴の有望な熱・電気変換器アレイは高出力の可能性を提供する。
【０００５】
発明の目的
従って、本発明の主な目的は、新規で改善された熱・電気エネルギー変換の方法、及びその方法を利用する新規な装置またはデバイス構造を提供し、改善された高温表面および小さいギャップにより分離されて並置された比較的低温の変換器表面を具現化することである。
【０００６】
更なる目的は、新規な単一キャリア低温側変換器のチップ状構造と共に、比較的高温の表面と低温の表面との間の静電結合を介した新規な励起移動を利用する係る装置を提供することである。
【０００７】
更に別の目的は、係る構造の新規なチップアレイを提供することである。
【０００８】
他の目的および更なる目的は以下で説明され、添付の特許請求の範囲に関連してより詳しく指摘される。
【０００９】
概要
概要において、その観点の１つから、本発明は、熱エネルギーを電気エネルギーに変換する方法を含み、その方法は、小さいギャップにより分離されるように、比較的低温側の変換表面と比較的高温側の表面を並置し、前記低温表面に又はその近くに下位状態の電子を提供し、前記下位状態の電子を前記高温表面の電荷にクーロン結合し、前記高温側表面からのエネルギーを前記低温側表面の下位状態の電子に移動して、より高い状態へ励起し、前記低温表面で又はその近くで前記より高い状態の電子を集めて、より高いポテンシャルを生成し、前記より高いポテンシャルに応答して、変換された電気エネルギーを抽出することを含む。
【００１０】
その構造またはデバイスの態様において、本発明は、熱・電気変換装置において、比較的高温および低温の並置された表面が、小さいガスギャップ又は真空ギャップにより分離され、前記低温の表面が、単一電荷キャリア変換器エレメントのチップアレイを提供し、前記高温の表面が、クーロン静電結合相互作用を通じて、励起エネルギーを対向する前記低温の表面の変換器エレメントへ、前記ギャップを横切って静電的に移動させることを具現化する。
【００１１】
最良の態様の設計を含む好適な設計および実施形態は、以下でより詳細に提示される。
【００１２】
ここで、本発明は添付図面に関連して説明される。
【図面の簡単な説明】
【００１３】
【図１】本発明の基礎となる理想的概念の基本概念図である。
【図２】具現化形態として固体変換アレイを具現化する本発明の方法論を実施するための好適なデバイスの拡大等角図である。
【図３】図２に示されたタイプの新規な熱・電気変換器エレメントの係るアレイの類似した図である。
【図４】本発明の係る実施形態で達成可能な負荷電力密度のパフォーマンスグラフである。
【図５】本発明の係る実施形態で達成可能な効率のパフォーマンスグラフである。
【００１４】
好適な実施形態（単数または複数）の説明
最初に、我々の前述した図１のロードマップを検討し、これは、高温側表面ＳＨ、及び小さな真空ギャップｇにより分離され、並置された低温側キャリア電荷・電気変換器表面ＳＣからなる理想的な理論的説明的スキームを含む。低温側において、下位（より低い）の電子ポテンシャルレベル１及び上位（より高い）のレベル２を有する第１の量子井戸ＷＣ１が図式的に示され、この場合、電子は、相対的に接地電位にあることができるリザーバｒ１と呼ばれる電子源から、下位レベル又は状態１に導入または供給される。後述されるように、実際的な具現化形態において、井戸ＷＣ１は、適切な半導体ドットのような量子ドットで本質的に提供されることができ、電子リザーバｒ１は、図２及び図３の実施形態に関連してより詳細に後述されるように、低温側ＳＣに沿って分散したドットのアレイ又はマトリクスにおいて係るドットを相互接続する導電ネットワークの導体とすることができる。
【００１５】
高温側表面ＳＨの電荷に対する静電結合は、量子的相関を生じる。これは、電子リザーバｒｈに接続された２つのレベルを井戸ＷＨが有するものとして、図１に図式的に表される。電子が低温側リザーバｒ１から井戸ＷＣ１の低温側レベル１に供給されると、それに応じて、その電子と高温側における電荷との間のクーロン静電結合は、その低温側電子と係るキャリアとの間に量子的相関を生じさせ、高温側から低温側への励起エネルギー移動をもたらす静電相互作用Ｕを提供し、それにより、記号Ｕの下に示された上向き矢印部分により示されるように、低温側井戸ＷＣ１の電子がより高いポテンシャルレベル又は状態２まで上昇する。この上位状態２から、電子は、Ｖで図式的に示されるように、ポテンシャル障壁ＰＢを介して、第２のリザーバｒ２に向かう途中にある第２の量子ドット井戸ＷＣ２の整合レベル２１まで突き抜ける（トンネリングする）ことができ、第２のリザーバｒ２は、＋で図式的に示されるように、接地に対して高い電圧にある。井戸ＷＣ２は１つのレベル、即ちレベル２１のみを許容する。２つの低温側リザーバｒ１とｒ２は、電気負荷（そのように表示された）を介して互いに接続される。従って、電子が第１の量子井戸ＷＣ１に促進される場合、それらは第２の井戸ＷＣ２にトンネリングする可能性を有し、次いで接地にある第１のリザーバｒ１に最後に行く前に、電気的仕事を行い続ける。
【００１６】
高温側のレベルが、励起レベルの連続体からなる電子リザーバｒｈに緩和し、この場合、レベルａがマトリクスエレメントｍ２及びｍ３でリザーバの各レベルに結合される。
【００１７】
高温側井戸ＷＨの電子と低温側の電子との間の電界は、積状態｜ｂ＞｜１＞及び｜ａ＞｜２＞を結合Ｕと結合し、その結果、励起移動がギャップｇを横切って生じることができる。そして次に、井戸ＷＣ１のレベル１がマトリクスエレメントｍ１でリザーバｒ１に緩和し、井戸ＷＣ２のレベル２’がマトリクスエレメントｍ４でリザーバｒ２に緩和する。
【００１８】
デバイスの基本的メカニズムは、高温側の高い温度が、高温側イメージにおいて励起された電子をもたらし、静電相互作用結合Ｕ（励起電子およびフォノンモードにそれ自身結合された高温側電荷と低温側電子との間の）を介して、励起が移動し、低温側電子が井戸ＷＣ１のレベル１からレベル２に促進される。
【００１９】
従って、要約すれば、低温側の電子リザーバは、電子をより低い状態に供給し、高温側との結合により、その電子が励起状態に促進され、次いで、その電子は高いポテンシャルにある第２の電子リザーバに進む。２つのリザーバ間に接続された電気負荷は、促進された電子により生じた電流から駆動され得る。係るスキームは、電子またはホールの何れか（或いは原理的には、双方）を扱うことができる。本発明によれば、それは、「単一キャリア変換器」と呼ばれ、その理由は、電子−ホール対が形成される前述のDiMatteoの特許においてのような光起電とは対照的に、一度に促進されるのが単一キャリアだけであるからである。
【００２０】
物理的具現化形態
図２は、図１で概説されたようなその方法論に従って動作するために、本発明に従って構成された熱・電気変換器の好適な物理的構造の分解図を示す。前述したように、デバイスの低温側表面ＳＣは、小さな真空ギャップｇでもって高温側熱放出器表面ＳＨに並置されて示される。低温側変換器は、良く知られたチップ技術によって及びＳにより図式的に示されたチップ基板マトリクスにおいてのように具現化される、適切な半導体の小さいエレメント又はドット（それらの２つが「ドット１」及び「ドット２」として示される）のアレイを含む。実際には、これら半導体変換器ドットは、図示された長方形の箱またはバー（棒）エレメントのような任意の所望の幾何学的形状を有することができ、表面ＳＣに沿って（表面ＳＣにおいて又は近くで）量子閉じ込め電子エネルギー励起状態井戸（ＷＣ１及びＷＣ２、図１）をサポートとし、且つそれとしての機能を果たす。これら半導体エレメントの他の形態には、小さい円柱またはワイヤ、小さい量子井戸シート、或いは分子でさえも含まれ得る。ドットエレメント等のアレイは、前述したように、相互接続された導体であり、直列および／または並列でドットエレメントのアレイを相互接続する個々のエレメント（図１におけるリザーバｒ１、ｒ２等）へ電子を供給および該エレメントから電子を出力する導体のネットワークであり、必要に応じて、デバイスの変換器チップ側の基板マトリクスＳに形成される。図２のデバイスにおいて、更に、これら電子「リザーバ」導体のセグメントは、長方形断面バス部分として、「リザーバ１」（図１のｒ１）及び「リザーバ２」（図１のｒ２）で示される。
【００２１】
本発明によれば、適切な寸法で形成された構造において、低温側表面ＳＣにおける量子ドットの電荷が、隣接する導電性高温側表面ＳＨの電荷に結合して、表面電流に結合を提供するという画期的な具現化は、本明細書で提示された本発明の２レベルのシステムモデルにつながった。
【００２２】
図２のデバイスにおいて、高温側表面ＳＨは適宜に、金属、半金属、又は高濃度にドープされた半導体からなるような単純な平面とすることができる。金属表面は表面電荷を有し、該電荷は、熱的に励起された電子およびフォノンに結合されるゼロエネルギー分離を有する有効双極子として働く。ギャップｇにわたって、低温側は、表面ＳＣ上に前述の２つの量子ドットを含むものとして示され、ドット１は２つのレベル（図１の井戸ＷＣ１）を有し、それらは前述した静電クーロン結合相互作用を介して高温側双極子に結合する。ドット２は１つのレベル（図１の井戸ＷＣ２において）を有し、トンネリング（Ｖ）を通じてドット１の励起された上位レベル（図１の井戸ＷＣ１の状態２）に結合する。前述されたように、ドット１の下位レベル（井戸ＷＣ１のレベル１）は、接地電圧の導体リザーバ１（図１のｒ１）に緩和する。ドット２のレベルは、高い電圧＋にある導体リザーバ２に緩和する。リザーバ導体１は、ドット１の下位レベルを結合するためにバス導体の垂直な脚（leg）から延在する水平分岐バス部分を有するように示され、その分岐は、ドット１に対して水平方向に方向付けられ、或る距離でもってドット１の中心に面する。リザーバ導体２は、ドット１に平行であるように示され、或る距離でもってドット２と並んで表面ＳＣに沿って平行に延在する。望まれる場合には、これらドット及び導体エレメントは、表面ＳＣの平面に対して実質的に垂直であることを含む、他の角度で方向付けられてもよい。
【００２３】
図３に示されるように、低温側構造体は、表面ＳＣ上のアレイとして繰り返され、図１に示されるように負荷を介して接続されたリザーバ１と２内において、リザーバ１の導体バスが互いに連結され、リザーバ２の導体バスが互いに連結される。
【００２４】
この具現化形態のシミュレートされた特定の構造設計において、以下の例示的な結果が得られた。高温側の温度が１３００Ｋであり、低温側の温度が３００Ｋである。ドット１が、ｘ×ｙ×ｚの寸法として１２ｎｍ×１０ｎｍ×１０ｎｍ（１２０Å×１００Å×１００Å）を有して、好適な材料ＩｎＳｂからなる。ドット１のレベルのエネルギー分離は０．２ｅＶである。０．２ｅＶにおけるＩｎＳｂの緩和時間は１ｐｓである。高温側は、この装置において、金属銅であり、その緩和時間は０．２ｅＶにおいて０．５７ｆｓである。ドット２は、５ｎｍ×１０ｎｍ×１０ｎｍ（５０Å×１００Å×１００Å）の寸法を有し、ドット１の上部に水平方向に向いている。（図２は一律の縮尺に従わずに描かれている。）ドット２は、材料Ｇａ０．３１Ｉｎ０．６９Ｓｂからなる。ドット１とドット２との間の距離は１０ｎｍ（１００Å）である。リザーバ１の分岐は、ドット１の中心から５ｎｍ（５０Å）離れて水平方向に配置される。リザーバ２は、ドット２の５ｎｍ（５０Å）隣に位置する。双方のリザーバは好適には、その緩和時間が０．２ｅＶにおいて１０ｐｓであるように、ドーピングされたｎ型ＩｎＳｂで構成される。ドーピングレベルが３×１０１７ｃｍ−３のｎ型ＩｎＳｂの緩和時間は、０．２ｅＶにおいて５２ｐｓであり、その緩和時間は、ＤＣにおける挙動であるので、ドーピングが増加するにつれてゼロに減少することが予期される。従って、任意の所望の緩和時間に関するドーピングレベルが存在する。低温側の周囲のマトリクス材料基板は好適には、ＧａＳｂである。
【００２５】
前述したように、表面電荷と低温側双極子との間の静電相互作用は、電気準静的（electroquasistatic）状況において、真空ギャップの厚みとは無関係である。しかしながら、２πで割り切れる低温側レベル１と２のエネルギー分離に対応する波長より大きい厚みについては、横断するフォトンの影響はデバイス性能を損なう可能性がある。０．２ｅＶに対応する吸収波長は、６．２μｍであり、それ故にギャップは、この場合、約１μｍ未満であるべきである。
【００２６】
図４と図５にはそれぞれ、デバイスの電圧の関数として、負荷密度における電力、及び効率が示される。単位活性面積当たりの最大電力の当初の推定値は、電圧１０７ｍＶで生じる２０２Ｗ／ｃｍ２である。図５は、最大効率４９．８％が電圧１２９ｍＶで生じることを示す。
【００２７】
当業者ならば、更なる修正形態を思い付くであろう。係る修正形態は、添付の特許請求の範囲に規定されるように、本発明の思想と範囲内に入ることが意図されている。
【図１】
2010500746.tif 000003
【図２】
2010500746.tif 000004
【図３】
2010500746.tif 000005
【図４】
2010500746.tif 000006
【図５】
2010500746.tif 000007
【国際調査報告】
2010500746.tif 000008
2010500746.tif 000009
2010500746.tif 000010