(57)【要約】【構成】入力信号（３）および第１フィードバック信号（４）に基づいて第１制御信号（２）を生成する入力ステージ（１），上記第１制御信号および基準信号（７）に基づいてパルス幅変調信号（６）を生成するコンパレータ（５），上記パルス幅変調信号（６）の生成時にヒステリシスを提供する手段，増幅されたパルス幅変調信号（９）を生成するパワー・ステージ（８），上記増幅されたパルス幅変調信号（９）をフィルタリングしてアナログ出力信号（１１）を生成する出力フィルタ（１０）を含むパルス変調コンバータである。上記パルス変調コンバータにおいて，上記第１フィードバック信号（４）は，第２フィードバック信号（１２）および第３フィードバック信号（１３）の組合わせとして形成される。上記第２フィードバック信号（１２）は第１の所定伝達関数（１４）を利用して，上記増幅されたパルス幅変調信号（９）から導出される。上記第３フィードバック信号（１３）は第２の所定伝達関数（１５）を利用して，上記アナログ出力信号（１１）から導出される。上記第２の所定伝達関数（１５）は少なくとも一つの零点を含む。
2010505305.tif 000002
【特許請求の範囲】
【請求項１】
入力信号および第１フィードバック信号に基づいて第１制御信号を生成する入力ステージ，
上記第１制御信号および基準信号に基づいてパルス幅変調信号を生成するコンパレータ，
上記パルス幅変調信号の生成時にヒステリシスを提供する手段，
増幅されたパルス幅変調信号を生成するパワー・ステージ，
上記増幅されたパルス幅変調信号をフィルタリングしてアナログ出力信号を生成する出力フィルタを備え，
上記第１フィードバック信号は，第２フィードバック信号および第３フィードバック信号の組合わせとして形成され，
上記第２フィードバック信号は，第１の所定伝達関数を利用して上記増幅されたパルス幅変調信号から導出されるものであり，
上記第３フィードバック信号は，第２の所定伝達関数を利用して上記アナログ出力信号から導出されるものであり，
上記第２の所定伝達関数が少なくとも一つの零点を含んでいる，
パルス変調コンバータ。
【請求項２】
上記第１の所定伝達関数が少なくとも一つの零点を含んでいる，請求項１に記載のパルス変調コンバータ。
【請求項３】
上記第１の所定伝達関数が，少なくとも一つの極および少なくとも一つの零点を含んでいる，請求項１に記載のパルス変調コンバータ。
【請求項４】
上記第１の所定伝達関数が伝達関数利得を含み，極および零点のいずれもを含まないものである，請求項１に記載のパルス変調コンバータ。
【請求項５】
上記第１の所定伝達関数が，少なくとも一つの極および零点を含む，請求項１に記載のパルス変調コンバータ。
【請求項６】
上記入力ステージは，上記入力信号と上記フィードバック信号の間の信号差を積分する積分器，および上記積分の結果として得られる信号を上記制御信号として出力する手段を備えている，請求項１から５のいずれか一項に記載のパルス変調コンバータ。
【請求項７】
シングルエンド実装における上記第１の所定伝達関数が，キャパシタと直列の少なくとも一つの抵抗器を利用して実装され，上記第２の所定伝達関数が，抵抗器と並列の少なくとも一つのキャパシタを利用して実装されている，請求項２に記載のパルス変調コンバータ。
【請求項８】
第１の所定伝達関数は，負の電圧フィードバック・ループを利用して実装されている，請求項１から７のいずれか一項に記載のパルス変調コンバータ。
【請求項９】
上記第１の所定伝達関数は，負の電流フィードバック・ループを利用して実装されている，請求項５に記載のパルス変調コンバータ。
【請求項１０】
上記入力ステージが，非常に低い周波数において実装される極を少なくとも含む，請求項１から９のいずれか一項に記載のパルス変調コンバータ。
【請求項１１】
上記第１の所定伝達関数は，上記第２の所定伝達関数の実装に用いられるＤＣインピーダンスの少なくとも５倍を超えるＤＣインピーダンス用いて実装されている，請求項１から１０のいずれか一項に記載のパルス変調コンバータ。
【請求項１２】
上記入力ステージは，少なくとも一つの極および少なくとも一つの零点を利用して実装されている，請求項１から１１のいずれか一項に記載のパルス変調コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はパルス変調コンバータ（a pulse modulated converter）に関し，限定されないが，より詳細には，入力信号および第１フィードバック信号に基づいて第１制御信号を生成する入力ステージ，上記第１制御信号および基準信号に基づいてパルス幅変調信号を生成するコンパレータ，上記パルス幅変調信号を生成する際にヒステリシスを提供する手段，増幅されたパルス幅変調信号を生成するパワー・ステージ，ならびに上記増幅されたパルス幅変調信号をフィルタリングしてアナログ出力信号を生成する出力フィルタを含む，パルス変調コンバータに関する。この発明は，特に，パルス幅変調（ＰＷＭ）増幅器などのタイプのスイッチング増幅器による信号の増幅に関する。
【背景技術】
【０００２】
当初のＰＷＭ増幅器（PWM amplifiers）は三角発生器（triangular generators）を含むものであった。三角発生器からの三角信号は，通常，コンパレータによって入力信号と比較されて，コンパレータはその出力にＰＷＭ信号を形成する。これは，スイッチング増幅器を設計する際の典型的な模範例である。このような従来の増幅器は，米国特許公開第２００４／０８４６２８１号に記載されている。
【０００３】
三角発生器のアプローチにはいくつかの欠点がある。変調器（modulator）は，一般に，フィードバック補正を全く行わず，導出されるＰＷＭ信号は三角発生器の非線形性（the non-linearities of the triangular generator）を含む。制御ループが増幅器に適用される場合，ナイキスト安定基準を満たすようにするために，帯域幅およびループ利得に制限がかけられることになる。その結果，ひずみレベルが高くなるとともに，増幅器の閉ループ伝達関数に高い負荷依存性（high load dependency）が生じる。
【０００４】
三角発生器を利用するのに代えて，従来のＰＷＭ増幅器の中には，自励発振変調器（a self-oscillating modulator）を使用するものもある。自励発振変調器は，三角発生器のパルス幅変調における主な欠点を排除したものである。これは，ナイキスト安定基準に対する制約が少ないので，変調器が持つ帯域幅とループ利得のレベルが向上するからである。
【０００５】
スイッチング増幅器では，変調器および制御システムによって，ＴＨＤ＋ｎ（全高調波歪み（Total Harmonic Distortion）＋ノイズ），相互変調ひずみ，閉ループ−３ｄｂ帯域，ステップ応答能力，負荷依存性，負荷ステップ応答，出力インピーダンスなどのパラメータが定義される。
【０００６】
自励発振変調器を実現する一つの方法として，自励発振ローカル・ループ変調器を利用することが知られている。
【０００７】
ローカル・ループのみを含む，自励発振のローカル・ループ変調器システムおよび制御システムは，米国特許第６，３００，８２５号など，いくつかの文献で確認することができる。この明細書において，「ローカル・ループ」という用語は，出力フィルタよりも前段において，フィードバック信号が導出されるフィードバック・ループとして理解されたい。
【０００８】
このタイプの変調器では，パワー・コンバータ内の復調フィルタを制御する機能が欠けているので，主に出力フィルタの構成要素の非線形性によって規定される，たとえば，出力インピーダンスおよび歪みのレベルが，高くなる。
【０００９】
自励発振変調器を実現する他の方法として，自励発振グローバル・ループ変調器を利用することが知られている。この明細書において，「グローバル・ループ」という用語は，出力フィルタよりも後段において，フィードバック信号が導出されるフィードバック・ループとして理解されたい。
【００１０】
単一のグローバル・ループ内に変調器を含む自励発振グローバル・ループ変調には，出力インピーダンスがより低く，ステップ応答により優れているという利点があることに加え，変調器の線形性をより改善できる潜在的可能性がある。このような変調器は，国際公開第２００４／１００３５６号の「Global loop integrating modulator（グローバル・ループ積分変調器）」という特許出願で確認することができる。このタイプの変調器には，ときに感度と変調器線形性が両立しないという欠点がある。より高い感度を得るために，グローバル・ループを，入れ子型ループとして（as nested loops）カスケードすることができるが，しかしながら，同時に，負荷ステップの安定度および過渡安定度の能力に妥協することになる。
【００１１】
一般に，国際公開第０１／７１９０５号に開示されているような，発振しない通常のグローバル・ループ・フィードバックは，概して，適用されるローカル変調器ループのエラー抑制能力が低いのみならず，負荷ステップ能力とステップ応答能力を減少させるので，自励発振制御システムと比べて，グローバル・ループの感度と安定度とを両立させることができない。全体的に妥協すると，出力インピーダンスが高く，負荷ステップ能力と入力ステップ能力の低いシステムになってしまう。
【００１２】
グローバル・ループによって出力残差がローカル・ループ変調器に送られるので，変調器の歪みが生じることになる。また，このタイプのシステムは，スイッチ周波数に大きな変動もあり，増幅器の高出力増幅時におけるスイッチング周波数が非常に低くなる。このようなシステムは，米国特許第６，２９７，６９２号に記載されている。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
この発明の包括的な目的は，従来の変調器および制御システムにおける上述の欠点を克服することにある。
【００１４】
この発明の第１の目的は，高いレベルの線形性を持つ変調器（モジュレータ）を提供して，パワー増幅器（パワー・アンプ）によってもたらされる歪みの総量を低減することである。
【００１５】
この発明の第２の目的は，グローバル・ループによって，非常に低いエラー感度（誤り感度）を得る制御および変調器システムを提供することである。
【００１６】
第３の目的は，きわめて単純な変調器および制御構造を，適切な低エラー感度を得ることができる非カスケード・システム（a non-cascaded system）として提供することである。
【００１７】
この発明の第４の目的は，スイッチング周波数の変動を低減して，パワー・コンバータを，高変調指数において高いスイッチ周波数を有するように構成することで，増幅器の出力における電源装置レール電圧の利用率を改善し，かつパワー・コンバータの負荷に対するスイッチング周波数依存性を少なくすることである。
【００１８】
第５の目的は，応用ゾーベル回路網内のゾーベル抵抗器によって消費される電力を抑制し，構成要素の物理的サイズを低減し，かつ極めて安定した制御および変調器システムを得ることである。
【課題を解決するための手段】
【００１９】
上記の目的は，この発明による，斬新なパルス変調コンバータ（pulse modulated converter）および制御システムによって達成される。
【００２０】
この発明によると，パルス変調コンバータが提供され，このパルス変調コンバータは，入力信号および第１フィードバック信号に基づいて第１制御信号を生成する入力ステージ，上記第１制御信号および基準（参照）信号（a reference signal）に基づいてパルス幅変調信号を生成するコンパレータ（比較器），上記パルス幅変調信号の生成時にヒステリシスを提供する手段，増幅されたパルス幅変調信号を生成するパワー・ステージ，ならびに上記増幅されたパルス幅変調信号をフィルタリングしてアナログ出力信号を生成する出力フィルタを含む。また，上記第１フィードバック信号は，第２フィードバック信号および第３フィードバック信号の組み合わせ（a combination）として形成され，上記第２フィードバック信号は，第１の所定伝達関数を利用して上記増幅されたパルス幅変調信号から導出され，上記第３フィードバック信号は，第２の所定伝達関数を利用して上記アナログ出力信号から導出され，上記第２の所定伝達関数は少なくとも一つの零点（at least one zero）を含む。
【００２１】
換言すると，この発明によると，２つのフィードバック信号が利用される。一方の信号は，増幅器のパワー・ステージにおいて測定される電圧または電流フィードバック信号であり，他方の信号は，増幅器出力において，すなわち，出力フィルタの前後のそれぞれ測定される電圧フィードバック信号である。これらの信号を合算することによって，線形変調が得られ，かつ非常に高いループ利得および低い出力インピーダンスが得られる。
【００２２】
変調動作（modulating behaviour）は，レギュレータ，コンパレータ，ヒステリシス・ループ，パワー・ステージ，復調フィルタ，ならびに第１の所定伝達関数を有するローカル・ループおよび第２の所定伝達関数を有するグローバル・ループを備えるフィードバック・ループを含む順方向経路によって規定されるループ不安定性（loop instability）によって，もたらされる。
【００２３】
増幅器の通過帯域におけるトータルのループ利得は，主にグローバル・ループによって決定され，他方，変調器の線形性（the modulator linearity）は，主にローカル・ループおよびグローバル・ループの高周波加算（the high frequency summation）によって決定される。このため，非常に低い歪み，低い出力インピーダンス，線形周波数応答，低ノイズレベル，および高電源除去比（a high Power Supply Rejection Ratio）（ＰＳＲＲ）が得られる，応用制御システムが提供される。
【００２４】
ヒステリシス・ループは，主に増幅器のスイッチング周波数を制御すると共に，レギュレータならびにローカル・ループ伝達関数およびグローバル・ループ伝達関数における極および零点の配置（the pole and zero placement）を制御する。このヒステリシス・ループは，許容可能な効率を得ることができる領域まで，スイッチング周波数を十分に低減するために適用されるものであるが，最も重要なのはパワー・ステージ出力信号の線形変調を得ることができる点である。
【００２５】
この変調器および制御システムは，より優れた効率が得られる可変スイッチング周波数をもたらし，かつ高周波ノイズ・スペクトラム拡散（a spread high frequency noise spectrum）をもたらす。このタイプの変調器ではスイッチング周波数の変動が制限されるので，増幅器は，電源装置レールを広範囲に利用して非常に大きな変調指数で（at very large modulation indexes）動作することができる。
【００２６】
変調器システムおよび制御システムは，非常に少ない構成要素を用いて，複雑性が非常に低いシステムとして具現化（実現）（実施）（implemented）することができる。変調器および制御システムの安定度レベルが高いことによって，ゾーベル回路網を大幅に縮小できるので，ゾーベル回路網内の構成要素の効率がより向上し，かつその物理的サイズがより小さくなる。
【００２７】
増幅器の順方向経路内のレギュレータは，特に限定するものではないが，積分器であってもよい。増幅器のフィードバック加算ポイントに対するローカル・ループ信号の寄与分は，グローバル・ループと比べて高周波において好ましく優勢になり，グローバル・ループはその伝達関数によって低周波において優勢になり得るので，線形変調およびその結果低減されたＴＨＤ＋ｎを，得ることができる。
【００２８】
フィルタの遮断周波数付近の高いグローバル・ループ利得によって，小さい信号帯域幅を，出力フィルタの遮断周波数よりもさらに大きく拡張することができる。また，このことは，復調フィルタの遮断周波数が増幅器の音声周波数帯域に近くなるので，増幅器の出力における残差リップル（the residual ripple）を抑制できることも意味する。
【００２９】
増幅器は，所定の実施動作において理想的な電圧生成器に近いものになる。
【００３０】
増幅器の出力からの出力信号をフィードバックするグローバル・フィードバック・ループは，主にパワー・コンバータの出力インピーダンスを規定するが，これは，特にパワー・ステージの出力信号をフィードバックするローカル・フィードバック・ループが，具現化される増幅器通過帯域において低利得の伝達関数を有する場合にあてはまり，上記通過帯域は，高域フィルタまたはグローバル・ループのインピーダンスと比べて高抵抗のインピーダンス・レベルに対応する。
【００３１】
パワー・ステージの出力からの信号と増幅器の出力信号とを盲目的に（uncritically）加算して低域フィルタリングを行うと，これらの信号は，増幅器の「部分電流駆動」（partial current drive）を引起こし，その結果，高すぎる出力インピーダンス（prohibitive output impedance）が生じる。さらに，ローカル・ループ信号とグローバル・ループ信号を盲目的に加算すると，非線形の制御信号が生じることになる。その結果，歪みのレベルが高くなる。非線形制御信号を回避するために，レギュレータ内に具現化された極および零点，ローカル・ループおよびグローバル・ループそれぞれの所定伝達関数，ならびに出力フィルタの極を，ヒステリシス・ループ利得および出力フィルタのＱ係数と共に，周波数内に慎重に配置して，線形のまたは線形に近い制御信号が得られるようにしなければならない。
【００３２】
極および零点の慎重な配置を有利に具現化するこの発明の好ましい実施形態が，従属請求項の主題である。
【００３３】
制御信号はコンパレータの入力に現れる信号であり，この信号は，通常グラウンド・レベルである基準レベルと比較される。この比較によって，コンパレータの出力にパルス信号が得られる。増幅器の通過帯域内において，上記パルス信号に含まれる信号は，増幅器の通過帯域内の周波数において制御信号に含まれる信号と同一でなければならない。
【００３４】
図面の簡単な説明を下記に示す。図１から図３は従来のシステムを表し，図５から図８はこの発明の好ましい実施形態を表している。
【図面の簡単な説明】
【００３５】
【図１】従来のローカル・ループ積分変調器を示す。
【図２】従来のグローバル・ループ積分変調器を示す。
【図３】従来の多ループ・カスケード型制御システムを示す。
【図４】この発明による第１実施形態のパルス変調コンバータを全体ブロック図として示すもので，完全な制御ループおよび変調器構造のアーキテクチャを表すものである。
【図５】この発明による第２実施形態のパルス変調コンバータを全体ブロック図として示すもので，完全な制御ループの伝達関数および変調器構造を一般的な記述で記載したものである。
【図６】この発明による第３実施形態のパルス変調コンバータを全体ブロック図として示すもので，完全な制御ループの伝達関数および変調器構造を一般的記述で記載したものである。
【図７】この発明による第４実施形態のパルス変調コンバータを全体ブロック図として示すもので，完全な制御ループの伝達関数および変調器構造を一般的記述で記載したものである。
【図８】図５の第１および第２の所定伝達関数の実現可能な実装例を示す。
【図９】図５のパルス変調コンバータ内の各種ポイントにおける信号の波形を示す。
【実施例】
【００３６】
図４から図８は，この発明の好ましい実施形態を示している。
【００３７】
図面中のブロックは好ましい伝達関数を表している。ｓ-1は伝達関数に配置された極を表し，ｓ-2は伝達関数に配置された２つの極を表し，ｓ1は伝達関数に配置された零点である。一般に，零点および極の組合わせは，上述したもの以外の他の勾配（slopes）を得るように組合せることができる。Ｋｐは定数である。ｓ-1，ｓ-2，ｓ1またはｓ2を含むブロックは，上述の極または零点と共に利得係数（a gain factor）を含むこともできる。
【００３８】
図４に示すように，この発明の第１実施形態が，制御および変調器手段を含む増幅器として実現されるパルス変調コンバータ（pulse modulated converter）の全体ブロック図として，示されている。
【００３９】
図４におけるパルス変調コンバータは入力信号３（Ｉｎ）を含み，入力信号３はレギュレータ（regulator）１に与えられる。レギュレータ１は好ましくは積分器であり，または少なくとも極（a pole）を含む。レギュレータ１の出力信号を，以下，変調信号または第１制御信号２と呼ぶ。
【００４０】
第１制御信号２はコンパレータ（比較器）５に与えられ，ここで基準（参照）レベル（Ｖｒｅｆ）といった基準（参照）信号７と比較される。第１制御信号２を基準レベル（Ｖｒｅｆ）と比較するコンパレータ５には，好ましくは，スイッチング速度を低下させ，かつ線形変調を得ることができるヒステリシス・ループ（a hysteresis loop）が組込まれる。コンパレータ５は，特に限定するものではないが，パルス幅変調信号（a pulse width modulated signal）６といったパルス信号を，上記コンパレータ５の出力に生成する。
【００４１】
パルス変調コンバータはさらに，コンパレータ５の出力であるパルス幅変調信号６によって制御されるパワー・ステージ（a power stage）（パワー段）８を含む。パワー・ステージ８は，上記パルス幅変調信号６の振幅を増幅して，その出力に増幅されたパルス幅変調信号９をもたらす。増幅されたパルス幅変調信号９は出力フィルタ１０に与えられ，出力フィルタ１０はパワー・ステージ８からの上記増幅されたパルス幅信号９の復調に利用される。出力フィルタ１０は，前段のパワー・ステージ８からの増幅されたパルス幅変調信号９を復調して，正弦波出力信号（Ｏｕｔ）といったアナログ出力信号１１をもたらす。
【００４２】
出力フィルタ１０は，好ましくは２次ＬＣローパス・フィルタ（a 2nd order LC low pass filter）であって，特に限定されないが，好ましくはバタワース，ベッセル型（a Butterworth, Bessel implementation）であり，これに代えて，特に限定されないが２次ハイ・フィルタＱ型（a 2nd order high filter Q implementation）であってもよい。
【００４３】
レギュレータ１の前の加算ポイント１６において，第２フィードバック信号１２および第３フィードバック信号１３から第１フィードバック信号４が生成される。
【００４４】
これを行うために，ローカル・ループ電圧フィードバック（a local loop voltage feedback）が用いられて，パワー・ステージ８の出力からのパワー・ステージ出力信号９が第１の所定伝達関数（a first predetermined transfer function）ＬＦ（ｓ）１４を通されて，第１フィードバック信号１２として，加算ポイント１６にフィードバックされる。同様にして，グローバル・フィードバック（a global feedback）が用いられて，出力フィルタ１０からのアナログ出力信号１１が，第２の所定伝達関数ＧＦ（ｓ）１５を通されて，第３フィードバック信号１３として，加算ポイント１６にフィードバックされる。このように，加算ポイントは，ローカル・ループおよびグローバル・ループの両方からの加算フィードバック信号としての第１フィードバック信号４を生成する。
【００４５】
加算ポイント１６からの上記第１フィードバック信号は，所定伝達関数Ｒ（ｓ）を持つレギュレータ１に戻され（fed back），入力信号（Ｉｎ）から減算される。レギュレータ１，コンパレータ５，パワー・ステージ８，および出力フィルタ１０を含む順方向経路のあらゆる非線形性の誤り訂正（error correction of any non-linearity in the forward path）が，第１の所定伝達関数および第２の所定伝達関数，すなわち，ローカルおよびグローバル・ループの伝達関数を通した負のフィードバック（負帰還）（the negative feedback）によって得られる。開ループ利得（the open loop gain）はパルス変調コンバータによって構成される増幅器のエラー感度（the error sensitivity）に反比例するので，レギュレータ１の伝達関数Ｒ（ｓ）は，可能な限り高いグローバル・ループ利得を持つように適用される。したがって，レギュレータ１は，複数の周波数帯内において可能な限り大きな利得を有するが，他方，依然として−１８０度位相遅れにおいてループ不安定振動（the loop instability oscillation）をもたらす。
【００４６】
図５から図８から読み取れるように，ローカル・ループの第１の所定伝達関数１４は，少なくとも極，または少なくとも零点，または少なくとも利得係数（at least a pole or at least a zero or at least a gain factor）を含むことができる。図５〜図８において，機能的に同様または同一である要素は，同一の符号によって示す。
【００４７】
グローバル・ループ伝達の第２の所定伝達関数１５は零点を少なくとも含むことができ，システムを安定に維持するのに十分な開グローバル・ループ伝達関数を導く（lead the open global loop transfer function）。第１の所定伝達関数１４および第２の所定第２伝達関数１５，すなわちローカル伝達関数ＬＦ（ｓ）およびグローバル・ループ伝達関数ＧＦ（ｓ）における極（poles）および零点（zeroes）は，ローカル・ループおよびグローバル・ループからの高周波信号成分（the high frequency signal components）が合算されて，コンパレータ５の変調信号として線形制御信号２をもたらすように，配置されなければならない。これは，ローカル・ループおよびグローバル・ループにおいて異なる所定伝達関数を用いて実現することができる。線形変調を得るために，制御信号２は，好ましくは，図９に示すように，三角形状に形成されなければならない。この三角形状は，加算ポイント１６において加算される高周波信号（複数）の幾何形状を調整することによって得ることができ，またはスイッチング周波数領域の範囲内の極および零点から，加算された開ループ伝達関数が１次伝達関数をもつことによって（to have a 1st order transfer function in the summed open loop transfer function from the poles and zeroes in the area of the switching frequency）得ることができる。盲目的に高周波信号を加算すると非線形変調が生じてしまうからである。
【００４８】
変調器（モジュレータ）の線形性（modulator linearity）は，レギュレータ１の出力が，ＲＣフィルタ処理されたＰＷＭ信号のような，三角形状または非対称形状でなければならないことによって，規定される。実際には，信号は，図９に示す理想的な信号形状から若干逸脱している場合もある。特に，出力信号２の三角形状は理想的な三角形ではない可能性もある。現実的には，レギュレータの出力信号２の線形性と，グローバル開ループの伝達関数利得との間にはトレードオフが存在する。開ループの伝達関数利得を向上させるために，レギュレータの出力信号２を三角形状から逸脱させてもよく，これは，レギュレータ出力信号２の非線形性を補償（compensate）する。
【００４９】
安定したシステムとするためには，第１の所定伝達関数１４および第２の所定伝達関数１５は０ｄＢよりも低い利得を持つ必要があることは，当業者であれば理解されよう。
【００５０】
この発明の好ましい第２実施形態が図５に示されている。ローカル・フィードバック・ループおよびグローバル・フィードバック・ループのそれぞれの第１の所定伝達関数１４および第２の所定伝達関数１５は，いずれも，零点を少なくとも用いて実現されている。レギュレータ１は好ましくは積分器であるが，他の低域フィルタ機能（関数）を備えてもよい。レギュレータ１は，入力２（Ｉｎ）からレギュレータ１を経て，コンパレータ５を経て，パワー・ステージ８を経て，出力フィルタ１０を経て，ローカルおよびグローバル・ループの第１伝達関数１４および第２伝達関数１５を経て，加算ポイント４に至る経路によって規定される加算開ループ利得（the summed open loop gain）を増やし，レギュレータ１，コンパレータ５，パワー・ステージ８，および出力フィルタ１０によって規定される順方向経路のあらゆるエラー源を抑制する。
【００５１】
コンパレータ５には，スイッチング周波数を低減するために，ヒステリシス・ループが実装されている。コンパレータ５の出力は好ましくはパルス幅変調信号である。好ましくは，ヒステリシス・ループは，コンパレータ５の入力に対するコンパレータ出力６の正のフィードバック（正帰還）（positive feedback）によって，またはコンパレータ５の入力に対するパルス幅変調信号６の正のフィードバックによって，形成される。このヒステリシス・ループは線形変調を実現することができる。
【００５２】
パルス幅変調信号６はパワー・ステージ８に与えられて振幅が増幅される。パワー・ステージ８は一または複数の半ブリッジを含むことができ，一または複数の電源装置レール（one or several power supply rails）によって給電される。パワー・ステージ８によって出力される増幅されたパルス幅変調信号は，復調のために出力フィルタ１０に与えられる。
【００５３】
出力フィルタ１０は，好ましくは２次ＬＣ低域フィルタである。
【００５４】
ローカルおよびグローバルのループの第１の所定伝達関数１４および第２の所定伝達関数１５における零点は，特に限定するものではないが，一致する周波数に（at coinciding frequencies）配置することができる。これによって，図９に示すように，第１および第２の各フィードバック信号１２および１３の幾何的高周波加算のために（due to the geometrical high frequency summation of the respective first and second feedback signals 12 and 13），線形変調に近づくことになる。
【００５５】
増幅器の通過帯域におけるローカル・ループのインピーダンスが高いので，ローカル・ループの第１の所定伝達関数１４に零点を導入することによって，出力インピーダンスが低減される。この構成におけるグローバル・ループの高利得によって，増幅器の通過帯域付近に，出力フィルタの遮断周波数を配置することができる。出力フィルタのいずれのロールオフも補償される（compensated）ことになる。小さい信号の振幅特性は，通過帯域内において平坦化され，一般的設計では，５０ｋＨｚ付近において−３ｄＢの限界（-3dB limit）を有することになる。
【００５６】
ローカルおよびグローバル・ループのそれぞれの第１の所定伝達関数１４および第２の所定伝達関数１５に零点を導入することによって，次のことが成り立つ。すなわち，パワー・ステージ８の出力からフィードバック加算ポイント４までの間に２つの経路が存在することになる。一つはローカル・ループを通り，他の一つは，好ましくは２次の出力フィルタ１０およびグローバル・ループを通る。フィードバック加算ポイント４の信号は入力信号３から減算され，レギュレータ１を通過し，ここでその出力として制御信号２を生成する。ローカル・ループでは，フィードバック加算ポイント４に対する高周波伝達関数の信号の寄与度（high frequency transfer function signal contribution）が支配的になり，他方，出力フィルタ１０を含む経路およびグローバル・ループでは，フィードバック加算ポイント４に対する低周波信号が寄与する伝達関数信号の寄与度が支配的になる。図９において，出力フィルタを含む経路およびグローバル・ループからのアイドル状態における信号寄与度が（ＧＦ）として示されており，他方，ローカル・ループの信号寄与度は（ＬＦ）として示されている。ここで，アイドル状態は，レギュレータにいずれの入力信号３も印加されていない状態であると理解されたい。
【００５７】
また，図９には，レギュレータ１の出力において，結果的に得られる制御信号２が示されている。
【００５８】
すなわち，ローカル・ループの第１の所定伝達関数１４は制御信号２に寄与し，制御信号２は高周波振幅では振幅が大きく，低周波振幅では振幅が小さくなる。好ましくは，加算１次開ループ関数（a summed 1st order open loop function）は，周波数領域内において取得される。
【００５９】
出力フィルタ１０を通り，かつグローバル・ループの第２の所定伝達関数１５を通るループ経路は，低周波信号に関して高い振幅レベルを有し，高周波信号に関して低い振幅レベルを有する。すなわち，ローカル・ループのみでは，増幅器の通過帯域内において，増幅器の感度関数全体に対して限定的な影響しか得られないことを意味する。
【００６０】
実質的に，ローカル・ループは変調器線形性においてグローバル・ループをサポートし，可能な限り大きなグローバル開ループ利得を持つグローバル・ループの設計を可能にする。原理上，グローバル開ループの第２の所定伝達関数１５は，少なくとも２次関数とすることができるので，非常に高いグローバル開ループ利得が得られ，それと同時に，ローカル・ループ・フィードバック信号１２およびグローバル・ループ・フィードバック信号１３の高周波合計（the high frequency summation）から，線形化された変調が得られる。
【００６１】
この発明の第３実施形態が図６に示されている。ローカル・ループの第１の所定伝達関数１４が，利得１／Ｋのみを含んで実装されている。ひどく高い出力インピーダンス（prohibitive output impedance）を避けるために，ローカル・ループのインピーダンスは，グローバル・ループの第２の所定伝達関数１５のＤＣインピーダンスよりも高くなければならない。このことは，出力フィルタ１０の出力におけるエラー感度が確実に低くなるようにする上で重要である。グローバル・ループの第２の所定伝達関数１５のＤＣインピーダンスは，ローカル・ループの第１の伝達関数１４のＤＣインピーダンスよりもＣ倍（a factor C）だけ小さくなければならない。上記Ｃは，好ましくは５〜１０の範囲である。レギュレータ１は，極を少なくとも実装することができる。この極は，好ましくは非常に低い周波数に配置され，これにより積分伝達関数Ｒ（ｓ）が得られる。さらに変調器線形性を必要とする場合には，レギュレータ１は，レギュレータ１の極配置と比べてさらに高い周波数に，零点を少なくとも含むこともできる。
【００６２】
高い出力信号振幅において制御信号２は若干歪む場合もあるが，この歪みは高い開ループ利得（the high open loop gain）によって補償される。
【００６３】
この発明によるパルス変調コンバータの第４実施形態が図７に示されている。ここで，グローバル・ループの第２の所定伝達関数１５には，十分な安定度を有するように，零点が実装（具現化）されている。
【００６４】
ローカル・ループの第２の所定伝達関数１５には，零点および少なくとも一つ極が実装されている。ローカル・ループの第２の所定伝達関数１４に二つの極が配置されている場合には帯域通過関数（機能）（a band-pass function）が生成され，一つの極のみが実装されている場合はリードラグ（遅延生成）関数（機能）（a lead-lag function）が生成される。ローカル・ループ・フィードバック信号のベースは，パワー・ステージ８からの電圧であっても，または出力フィルタ・インダクタへの電流であってもよい。熟練の技術者には明らかであるが，従来の電流測定方式でこの電流を測定することができ，また，出力フィルタ・インダクタの両端で電圧を測定することができ，さらに，この電圧を積分して仮想電流測定（a virtual current measurement）をもたらすことができる。いずれにしても，出力フィルタのインダクタへの電流は電圧として表現される。
【００６５】
レギュレータ１は少なくとも１つの極を実装し，そのもっとも単純な形態では低域フィルタ機能を提供する。
【００６６】
ここで，図９に戻って，図９には，図５のパルス変調コンバータ内の各種の信号の波形が示されている。これらの信号は，パルス変調コンバータがアイドル状態である場合，すなわち，入力信号３がない場合について示されている。信号は同一の時間スケール上に表されており，コンバータ内の各種のポイントにおける異なる信号を比較することができる。ただし，これらの信号は同一の電圧スケールでは表されていず，これは当業者であれば直ちに認識しよう。
【００６７】
図５からの信号として，図９の上から下に向かって，パワー・ステージ８の出力信号９，復調出力フィルタ１０からのアナログ出力信号１１，ローカル・ループの第２フィードバック信号１２，グローバル・ループの第３フィードバック信号１３，加算ポイント１６における加算によって生成される第１フィードバック信号４，およびレギュレータ１からの制御信号２が示されている。
【００６８】
図９から分かるように，パワー・ステージ８の出力信号９は，パルス変調コンバータのアイドル状態に対応する，０．５のデューティサイクルを持つ一連の方形パルスを含む。出力フィルタ１０の後のアナログ出力信号１１は，パルス変調コンバータのスイッチング残差に対応する正弦波リップルを含むＤＣ信号を含む。また，図示した正弦波リップルは，可聴領域，たとえば，約５００ｋＨｚをはるかに超えるリップルであるので，出力信号１１において可聴ではないことに留意されたい。
【００６９】
アナログ出力信号１１の下に，第２フィードバック信号１２が示されている。第２フィードバック信号１２の形状は，パワー・ステージ８の出力信号９が第１の所定伝達関数１４を通してフィルタリングされた結果である。
【００７０】
第２フィードバック信号１２の下に，第３フィードバック信号１３が示されている。第３フィードバック信号１３の形状は，出力フィルタ１０のアナログ出力信号１１が第２の所定伝達関数１５を通してフィルタリングされた結果である。ここでは，説明のために，第２フィードバック信号１２および第３フィードバック信号１３は，正しい縮尺によって図示されていないことを注記しておく。
【００７１】
第３フィードバック信号１３の下に，第１フィードバック信号４が，第２フィードバック信号１２および第３フィードバック信号１３の合計（the sum）として示されている。
【００７２】
最後に，図９の最下段には，レギュレータ１によって生成された制御信号２が示されている。レギュレータは，入力信号３と第１フィードバック信号４との差を積分して，制御信号２を提供する。この例において上記入力信号３はゼロである。
【００７３】
第１の所定伝達関数１４および第２の所定伝達関数１５を実装する簡単な方法の一つが，図８に示されている。ここで，これらの両方の伝達関数は，ＲＣフィルタとして実装される。第１の所定伝達関数１４は，キャパシタ（コンデンサ）１７と抵抗器１８の直列接続を含むＲＣフィルタとして実装される。第２の所定伝達関数１５は，キャパシタ１９と抵抗器２０の並列接続を含むＲＣフィルタとして実装される。
【００７４】
この発明について，特定の例を用いて詳細に説明したが，これらの例は，決してこの発明を限定するものとして理解されるべきではない。むしろ，当業者であれば，この発明の範囲から逸脱することなく，多数の変形態様も認識することができるであろう。特に，極と零点の組合わせ，およびその配置を容易に選択して，各種の用途においてこの発明を実施することができよう。
【図１】
2010505305.tif 000003
【図２】
2010505305.tif 000004
【図３】
2010505305.tif 000005
【図４】
2010505305.tif 000006
【図５】
2010505305.tif 000007
【図６】
2010505305.tif 000008
【図７】
2010505305.tif 000009
【図８】
2010505305.tif 000010
【図９】
2010505305.tif 000011
【国際調査報告】
2010505305.tif 000012
2010505305.tif 000013
2010505305.tif 000014