(57)【要約】非単結晶半導体層１１０、１４０と、この非単結晶半導体層１１０、１４０の晶子１１２と一体の単結晶半導体ナノ構造物１２２、１２４を含むナノ構造層１２０とを有するヘテロ結晶半導体デバイス１００、及びこのヘテロ結晶半導体デバイス１００を製造する方法２００。
2010520618.tif 000002
【特許請求の範囲】
【請求項１】
第１のエネルギーバンドギャップを有する第１の非単結晶半導体材料の第１の層（１１０）、
第２のエネルギーバンドギャップを有する第２の非単結晶半導体材料の第２の層（１４０）、
第３のエネルギーバンドギャップを有する単結晶半導体材料のナノ構造物（１２２、１２４）を有するナノ構造層（１２０）であって、当該前記ナノ構造物（１２２、１２４）が、前記第１の層（１１０）及び前記第２の層（１４０）のいずれかの層内の晶子（１１２）と一体になっており、前記第１の層（１１０）と前記第２の層（１４０）との間に配置されているナノ構造層（１２０）、並びに
前記第１の層（１１０）及び前記第２の層（１４０）への別々の電気接点（１６０ａ、１６０ｂ）を備えており、
前記ナノ構造物（１２２、１２４）が、前記別々の電気接点（１６０ａ、１６０ｂ）により電気的にアクセス可能となっている、ヘテロ結晶半導体デバイス（１００）。
【請求項２】
前記単結晶半導体材料の前記第３のエネルギーバンドギャップが、前記第１の非単結晶半導体材料の前記第１のエネルギーバンドギャップ及び前記第２の非単結晶半導体材料の前記第２のエネルギーバンドギャップの一方又は両方と異なる、請求項１に記載のヘテロ結晶半導体デバイス（１００）。
【請求項３】
前記ナノ構造層（１２０）が、前記ナノ構造物（１２２、１２４）が埋め込まれる材料（１２６）をさらに有し、前記ナノ構造物（１２２、１２４）が、ナノワイヤ（１２２）及びナノドット（１２４）のいずかである、請求項１又は２に記載のヘテロ結晶半導体デバイス（１００）。
【請求項４】
前記第１の層（１１０）と前記ナノ構造物（１２２、１２４）との間、前記第２の層（１４０）と前記ナノ構造物（１２２、１２４）との間、並びに前記第１の層（１１０）と前記第２の層（１４０）との間に、１つ又は複数の前記ナノ構造物（１２２）内に配置されたｐ−ｎ接合（１５０）を有する、請求項１から３のいずれか１項に記載のヘテロ結晶半導体デバイス（１００）。
【請求項５】
前記第１の層（１１０）が、基板１３０の表面に配置され、前記第２の層（１４０）が、前記ナノ構造層（１２０）によって前記第１の層（１１０）から垂直方向に離間されている、請求項１から４のいずれか１項に記載のヘテロ結晶半導体デバイス（１００）。
【請求項６】
前記第１の層（１１０）及び前記第２の層（１４０）が、垂直方向の側壁を有する別個のセグメントとして、前記基板１３０の表面を横切って交互に配置されており、前記ナノ構造物（１２２）が、交互に配置された別個のセグメント（１１０、１４０）の垂直方向の側壁の間で横方向に延在している、請求項１から５のいずれか１項に記載のヘテロ結晶半導体デバイス（１００）。
【請求項７】
前記第１の層（１１０）と隣接し且つ少なくとも前記第１の層（１１０）を支持する基板１３０をさらに有し、前記基板の材料が、ガラス、セラミックス、金属、プラスチック、ポリマー、絶縁体及び半導体から選択される、請求項１から６のいずれか１項に記載のヘテロ結晶半導体デバイス（１００）。
【請求項８】
前記ナノ構造物が、１つ又は複数のナノワイヤ（１２２）である、請求項１から７のいずれか１項に記載のヘテロ結晶半導体デバイス（１００）。
【請求項９】
前記第１の半導体材料及び前記第２の半導体材料が、同じ半導体材料である、請求項１から８のいずれか１項に記載のヘテロ結晶半導体デバイス１００。
【請求項１０】
前記ナノ構造物（１２２、１２４）が、触媒エピタキシャル成長を使用して前記第１の層（１１０）内の晶子（１１２）と一体に成長されている（２２０）、請求項１から９のいずれか１項に記載のヘテロ結晶半導体デバイス（１００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノテクノロジーに関する。詳細には、本発明は、ヘテロ結晶半導体デバイス、並びに半導体デバイスの単結晶半導体ナノ構造物を非単結晶半導体層に組み込むことに関する。
【背景技術】
【０００２】
従来、高性能半導体デバイス、特にｐ−ｎ接合を有する半導体デバイスは、１つ以上の半導体材料の単結晶を含む。とりわけ、そのような単結晶材料を半導体デバイスに使用することによって、非単結晶半導体材料、例えば多結晶半導体材料内に存在する結晶粒界での電荷キャリア（例えばホールと電子）の散乱がなくなる。そのような散乱は、電荷キャリアのドリフト移動度及び拡散を不都合に減少させ、トランジスタ及び太陽電池のようなデバイスの性能を低下させる（例えば抵抗が増大する）。一般に、異なる半導体材料が単一のデバイスで一緒に、例えばヘテロ構造又はヘテロ接合デバイスにおいて使用される場合でも、複数の単結晶半導体材料が、その各格子構造に基づいて選択され、それにより、得られる構造が全体として本質的に単一結晶の構造になるようにする。同様に、非限定的にナノワイヤ及びナノドットを含むナノ構造物を、典型的に、単結晶基板から核形成させて成長させ、そのナノ構造物を単結晶として成長させるのに必要な結晶学的情報を提供する基板の格子の均一な性質をある程度利用する。
【０００３】
比較的近年、アモルファス（非晶質）及び他の実質的に非単結晶質の半導体材料が、特に太陽電池への用途で注目されている。そのような非単結晶半導体材料は、結晶粒界が複数あることに関連する欠点があるが、それに相当する単結晶よりもかなり安価に製造することができる。多くの用途において、非単結晶材料から半導体デバイスを製造するコストの低さは、それにより生じる可能性のある性能の損失よりも重要である。さらに、ヘテロ構造に非単結晶半導体材料を使用した場合、非単結晶半導体では格子不整合の心配があまりないので、使用できる材料の組み合わせを増やすことができる。
【０００４】
例えば、一般に、重ドープ多結晶シリコン（Ｓｉ）が、集積回路における導体トレース用の金属の代替又は追加として使用され、その場合、重ドープによって、複数の結晶粒界から散乱するキャリアに関連する高い抵抗が本質的に解消される。同様に、多結晶Ｓｉは、一般に、その比較的低いコストが、多結晶材料の性質に関連する性能低下よりも重要である太陽電池において使用される。同様に、アモルファス半導体材料も、太陽電池及び様々な光学ディスプレイ用の薄膜トランジスタ（ＴＦＴ）で使用されるようになってきており、そのような用途では、一般に、コストが性能に関する懸念よりも優先される。しかし、残念なことに、非単結晶半導体材料を単結晶半導体材料と有効に組み合わせて半導体接合型デバイス並びにヘテロ構造又はヘテロ接合デバイスを実現することは、一般に、これまでほとんど成功しておらず、その理由は１つには、単結晶層の非単結晶層への接合がもたらす、単結晶層の物理特性による破壊効果である。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明のいくつかの実施形態で、ヘテロ結晶半導体デバイスが提供される。ヘテロ結晶半導体デバイスは、非単結晶構造を有する第１の半導体材料の第１の層を有する。このヘテロ結晶半導体デバイスは、さらに、ナノ構造物を含むナノ構造層を有する。ナノ構造物は、単結晶構造を有する半導体材料である。ナノ構造物は、第１の層内の晶子（crystallite、微結晶）と一体に（integral）なっている。
【０００６】
本発明の他の実施形態では、ヘテロ結晶半導体デバイスが提供され、このヘテロ結晶半導体デバイスは、第１のエネルギーバンドギャップを有する第１の非単結晶半導体材料の第１の層と、第２のエネルギーバンドギャップを有する第２の非単結晶半導体材料の第２の層とを有する。ヘテロ結晶半導体デバイスは、さらに、第３のエネルギーバンドギャップを有する単結晶半導体材料のナノ構造物を含むナノ構造層を有する。ナノ構造層のナノ構造物は、第１の層及び第２の層の一方内の晶子と一体となっている。ナノ構造層は、第１の層と第２の層との間に配置される。ヘテロ結晶半導体デバイスは、さらに、第１の層及び第２の層に対する別々の電気接点を有する。ナノ構造物は、その別々の電気接点（コンタクト）によって電気的にアクセス可能（到達可能）である。
【０００７】
本発明の他の実施形態では、ヘテロ結晶半導体デバイスを製造する方法が提供される。この製造方法は、基板の表面上に第１の非単結晶半導体材料の第１の層を形成することを含む。この製造方法は、さらに、第１の層内の晶子から単結晶半導体材料のナノ構造物を成長させ、その際、ナノ構造物がその晶子と一体になるようにすることを含む。
【０００８】
本発明の特定の実施形態は、以上述べた特徴の追加及び代替のいずれか又は両方である他の特徴を有する。本発明のいくつかの実施形態の上述の及びその他の特徴を、以下の図面を参照して詳述する。
【０００９】
本発明の実施形態の様々な特徴は、添付の図面と関連する以下の詳細な説明を参照して容易に理解される。図面においては、類似の参照番号は類似の構造要素を指す。
【図面の簡単な説明】
【００１０】
【図１Ａ】本発明の様々な実施形態の１つによるヘテロ結晶半導体デバイスの側面図である。
【図１Ｂ】本発明の様々な実施形態の１つによるヘテロ結晶半導体デバイスの側面図である。
【図２Ａ】本発明の他の様々な実施形態の１つによるヘテロ結晶半導体デバイスの側面図である。
【図２Ｂ】本発明の他の様々な実施形態の１つによるヘテロ結晶半導体デバイスの側面図である。
【図３】本発明の別の実施形態による封入材料をさらに含むヘテロ結晶半導体デバイスの側面図である。
【図４Ａ】本発明の様々な実施形態の１つによるヘテロ結晶半導体デバイスにおける例示的なｐ−ｎ接合の拡大図である。
【図４Ｂ】本発明の様々な実施形態の１つによるヘテロ結晶半導体デバイスにおける例示的なｐ−ｎ接合の拡大図である。
【図４Ｃ】本発明の様々な実施形態の１つによる図２Ｂのヘテロ結晶半導体デバイスの一部における例示的なｐ−ｎ接合の拡大図である。
【図４Ｄ】本発明の様々な実施形態の１つによる図２Ｂのヘテロ結晶半導体デバイスの一部における例示的なｐ−ｎ接合の拡大図である。
【図４Ｅ】本発明の様々な実施形態の１つによる図２Ｂのヘテロ結晶半導体デバイスの一部における例示的なｐ−ｎ接合の拡大図である。
【図４Ｆ】本発明の様々な実施形態の１つによる図２Ｂのヘテロ結晶半導体デバイスの一部における例示的なｐ−ｎ接合の拡大図である。
【図４Ｇ】本発明の様々な実施形態の１つによる図２Ｂのヘテロ結晶半導体デバイスの一部における例示的なｐ−ｎ接合の拡大図である。
【図５Ａ】本発明の実施形態による電気接点をさらに有する図１Ａのヘテロ結晶半導体デバイスの側面図である。
【図５Ｂ】本発明の実施形態による電気接点をさらに有する図２Ａのヘテロ結晶半導体デバイスの側面図である。
【図５Ｃ】本発明の別の実施形態によるヘテロ結晶半導体デバイスの側面図である。
【図６】本発明の実施形態によるヘテロ結晶半導体デバイスの製造方法のフローチャートである。
【発明を実施するための形態】
【００１１】
本発明の実施形態は、ヘテロ結晶半導体デバイスの製造を容易にし、またそれを提供するものである。ヘテロ結晶半導体デバイスは、ここでは、非単結晶材料層と、非単結晶材料層と一体の（つまり非単結晶材料層から核形成し成長した）単結晶ナノ構造を有するナノ構造層とを含む半導体デバイスとして定義される。詳細には、ナノ構造層内の個別のナノ構造物は、非単結晶材料層の短距離原子配列（短距離原子規則性若しくは秩序、short-range atomic ordering）と関連している。この短距離原子配列と関連した結晶学的情報は、ナノ構造物の成長中にナノ構造物に転写される。非単結晶材料層と単結晶半導体ナノ構造層との界面での一体の結晶構造結合は、様々な半導体接合関連用途での界面の使用を容易にし、そのような用途には、光電子デバイス若しくはオプトエレクトロニクスデバイス（例えば光検出器、ＬＥＤ、レーザ及び太陽電池）及び電子デバイス若しくはエレクトロニクスデバイス（例えばトンネルダイオード、トランジスタ）が含まれるが、これらに限定されない。
【００１２】
いくつかの実施形態によれば、ヘテロ結晶半導体デバイスは、層内又は層間の選択的ドーピングによって得られた半導体接合を含む。例えば、ナノ構造層にｎ型ドーパントがドープされ、非単結晶材料層がｐ型ドーパントがドープされた半導体材料である場合、ｐ−ｎ接合が形成される。別の例では、ナノ構造層内全体にｐ−ｎ接合が形成される。他の実施形態では、ｐ領域とｎ領域との間に真性層が形成されてヘテロ結晶半導体デバイス内にｐ−ｉ−ｎ接合が得られる。例えば、ナノ構造層の一部分がｎドープされていてもよく、その場合、別の部分が実質的にドープされず（例えば真性である）、非単結晶半導体層がｐドープされる。他の実施形態では、後述するように、ナノ構造層及び非単結晶半導体層内又はこれらの層間に、複数のｐ−ｎ接合、ｐ−ｉ−ｎ接合及びこれらの組み合わせが形成される。限定のためではなく説明を簡単にするために、用語「ｐ−ｎ接合」は、ここでは、適切な理解のために明確に区別されていない限り、ｐ−ｎ接合及びｐ−ｉ−ｎ接合のいずれか又は両方を意味する。
【００１３】
さらに、様々な実施形態によれば、ヘテロ結晶半導体デバイスは、ヘテロ構造又はヘテロ接合半導体デバイスを含むことができる。例えば、本発明のいくつかのヘテロ結晶半導体デバイスの実施形態のナノ構造層及び非単結晶半導体層をそれぞれ実現するために、異なるバンドギャップを有する半導体材料が使用される。そのような異なる材料を含むヘテロ結晶半導体デバイスは、ヘテロ構造ヘテロ結晶半導体デバイス（heterostructure hetero-crystalline semiconductor device）と呼ばれる。
【００１４】
ここでは、非単結晶材料は、短距離原子配列を有するものと定義され、よって、この材料には長距離原子配列（long-range atomic ordering）はない。これに対し、ここで使用される限りでは、単結晶半導体材料は、一般に単結晶に関して定義されている通り、マイクロメートルスケールで本質的に連続な結晶格子を有する。いくつかの実施形態では、短距離原子配列は、１ナノメートルから約１００ミクロンの範囲にある。短距離原子配列は、非単結晶材料内のほぼ全体にわたって分散された結晶質材料又は晶子の小さい領域として現れる。晶子の領域は、個々の晶子のクラスターから、個々の晶子のそれぞれまでにわたってもよい。したがって、非単結晶材料は、非単結晶マトリクスに埋め込まれた複数の晶子を含む。非単結晶材料内の晶子は、本質的に短距離原子配列を規定する。
【００１５】
「ヘテロ結晶」という用語は、ここでは、少なくとも２つの異なるタイプの構造相を含む構造として定義される。詳細には、ここでは、ヘテロ結晶構造は、晶子を有する非単結晶材料、及び非単結晶材料の晶子と一体の単結晶材料を含む。
【００１６】
本発明の様々な実施形態に関して、短距離原子配列を有する非単結晶材料は、単結晶ナノメートルスケール半導体構造（つまり「ナノ構造」）を核形成させ成長させるためのテンプレート（鋳型）を提供する。詳細には、非単結晶材料層の晶子は、ナノ構造物を成長させるための核形成サイトを提供する。核形成サイトは、その意図の範囲内で、晶子のサイズに応じて、単一晶子から又は晶子の集合体若しくはクラスターからの１つ又は複数のナノ構造物を成長させることを含むが、これらに限定されない。例えば、単一晶子のサイズが、ナノ構造物のサイズと比較して「大きい」場合は、単一晶子から複数のナノ構造物が成長する場合がある。一方、単一晶子のサイズが、ナノ構造物のサイズと比較して「小さい」が、そのような多数の晶子が集まって大きな晶子領域を形成すしている場合には、そのような一群の晶子から単一のナノ構造物が成長してもよく、さらには複数のナノ構造が成長してもよい。ここで使用される限り、「晶子」という用語は、本発明の様々な実施形態を示す目的で、単一の晶子から一群の集合晶子までの様々な晶子を意味する。成長したナノ構造物は、晶子との境界を形成するが、その場所で、ナノ構造物が晶子に整合的に結合されている。よって、ナノ構造物は、非単結晶材料の晶子と一体であると言われる。
【００１７】
いくつかの実施形態では、半導体ナノ構造物はナノワイヤである。ナノワイヤとは、独立した準一次元ナノスケール単結晶構造物のことであり、典型的には、第３の空間次元又は方向よりずっと小さい２つの空間次元又は方向を有することを特徴としている。ナノワイヤに第３のより大きな次元が存在することにより、その次元に沿った電子波動関数が容易となり、一方、他の２つの空間次元の伝導は量子化される。ナノワイヤは、ナノウィスカ（nanowhisker）又はナノニードル（nanoneedle）と呼ばれることがある。ここで使用される限り、用語「ナノワイヤ」は、前述のように、軸方向長さ（主空間次元又は第３の空間次元として）、両端及び中実コアを有するナノスケール単結晶半導体構造物として定義される。いくつかの実施形態では、ナノ構造物は、第３の空間次元又は方向よりずっと小さい２つの空間次元又は方向を有することを特徴とするナノチューブである。ナノチューブは、軸方向長さ（主空間次元又は第３の空間次元として）、両端及びナノワイヤと対照的に中空コアを有するナノスケール単結晶半導体構造物として定義される。他の実施形態では、ナノ構造物は、ナノドット（つまり、量子ドット（ＱＤ））である。ナノドットとは、３つの全ての空間次元又は方向でナノメートルスケール（つまり、ナノスケール）の単結晶準ゼロ次元の半導体ナノ構造物のことであり、ナノドット内の電子波動関数は、３つ全ての空間次元で量子化される。
【００１８】
前述のナノ構造物はそれぞれ、本明細書の様々な実施形態によれば、短距離原子配列を有する非単結晶材料、つまり非単結晶材料層から核形成させ成長させることができる。よって、本発明のヘテロ結晶半導体デバイスの実施形態を製造するために、広範な種類の材料が利用可能である。広範な種類の利用可能な非単結晶材料は、多数の潜在的なデバイス用途を提供し得る。例えば、ここでの様々な実施形態によるヘテロ結晶半導体デバイスには、太陽電池、レーザ、光検出器、発光ダイオード（ＬＥＤ）、トランジスタ、及びダイオードが含まれるが、これらに限定されない。
【００１９】
さらに、広範な種類の非単結晶半導体材料の使用により、いくつかの実施形態によるヘテロ結晶半導体デバイスに対し、コスト及び製造上の利点並びに性能上の利点を得ることができる。例えば、いくつかの実施形態によれば、非単結晶半導体材料を使用して製造できる太陽電池デバイスは、単結晶シリコンを主成分とする従来の太陽電池と比較して作成の費用対効果がより大きいか若しくは効率がより高いか又はその両方となり得、その理由は、単に、高価な単結晶基板が不要で、太陽電池構造により広い範囲にわたる材料が利用可能であるからである。非単結晶半導体材料の材料及びその関連製造コストは、一般に、単結晶半導体材料のコストより安い。さらに、そのようなより広範な種類の材料は、これまで使用可能だったものよりも広い太陽スペクルからエネルギー変換を可能にし、これにより、いくつかの実施形態による太陽電池効率が改善され得る。さらに、本発明のヘテロ結晶半導体デバイス実施形態のいくつかは、より小さいか又はよりコンパクトな構造を提供する。
【００２０】
ここでの様々な実施形態では、冠詞「a」又は「an」は、特許分野でのその通常の意味、つまり「１つ又は複数」の意味を有するものとして用いられる。例えば、ここでは、「a nanostructure」は「１つ又は複数のナノ構造」を意味し、同様に「the nanostructure」は「ナノ構造（複数可）」を意味する。さらに、「a crystallite」は「１つ又は複数の晶子」を意味し、上で定義したようにその意図の範囲内に「一群の晶子」を含む。ここでの記述では、ある特定の層が、ヘテロ結晶半導体デバイスの他の層の最上若しくは上側にあるか、最下若しくは下側にあるか、左側にあるか、又は右側にあるかは重要ではない。したがって、本明細書では、層に関する「最上」、「最下」、「上側」、「下側」、「左側」又は「右側」の参照は、限定を意図するものではない。ここで挙げられた例は、限定ではなく単なる説明のために提供される。
【００２１】
本発明のいくつかの実施形態では、ヘテロ結晶半導体デバイスが提供される。図１Ａ及び１Ｂは、本発明の様々な実施形態によるヘテロ結晶半導体デバイス１００の側面図を示す。ヘテロ結晶半導体デバイス１００は、第１の非単結晶半導体材料である第１の層１１０を含む。第１の層１１０の第１の非単結晶半導体材料は、晶子１１２を含む。いくつかの実施形態では、様々な晶子１１２は、１ｎｍ〜約１００ミクロンのサイズを有する。第１の層１１０内の隣接する晶子１１２は、いくつかの実施形態によれば、互いに本質的にランダムに配向されたそれぞれの格子を有する。さらに、第１の層１１０の面１１４と隣接する晶子１１２は、表面１１４全体にわたって本質的にランダムに配置されている。
【００２２】
ヘテロ結晶半導体デバイス１００は、さらに、ナノ構造層１２０を含む。ナノ構造層１２０は、ナノ構造物１２２、１２４を含む。ナノ構造層１２０のナノ構造物１２２、１２４は、単結晶半導体材料である。図１Ａ及び１Ｂに、例として複数のナノ構造を示す。さらに、図１Ａに示すように、ナノ構造物１２２は、ナノワイヤ及びナノチューブのいずれか又は両方である。以下、図１Ａのナノ構造物１２２は、限定ではなく説明を単純にするために、単に「ナノワイヤ１２２」と呼ぶ場合もある。図１Ｂでは、ナノ構造物は、ナノドット１２４として示される。
【００２３】
ナノ構造物１２２、１２４は、第１の層１１０の第１の非単結晶半導体材料内の晶子１１２と一体となっている。前述のように、「一体」とは、第１の層１１０の晶子１１２と単結晶ナノ構造物１２２、１２４とが界面を形成し、そこでナノ構造物１１２、１２４の格子が晶子の格子と整合していることを意味する。晶子１１２は、ヘテロ結晶半導体デバイス１００の製造の際に単結晶ナノ構造物１２２、１２４をエピタキシャル成長させるための核形成サイトを提供する。このように、ナノ構造物１２２、１２４は、第１の層１１０の晶子１１２に少なくとも物理的に固定される。図１Ａに、ナノワイヤ１２２の第１の端部でそれぞれの晶子１１２に固定され、一方、第１の端部と反対のナノワイヤ１２２の第２の端部は自由であるナノワイヤ１２２を示す。
【００２４】
さらに、非単結晶材料の晶子１１２は、隣接する晶子１１２においてランダムに配向された結晶格子を有するので、ナノ構造物成長の方向は本質的にランダムである。図１Ａは、さらに、例としてナノ構造物１２２のランダムな方向を示す。さらに、晶子１１２は、第１の層１１０の表面１１４にランダムに配置され、また、表面１１４の全ての晶子１１２が、ナノ構造物１２２、１２４の成長の核生成を起こすとは限らない。したがって、第１の層１１０の表面１１４の特定の位置にあるどのナノ構造物１２２、１２４の成長も本質的にランダムである。図１Ａ及び図１Ｂは、さらに、例として、第１の層１１０の表面１１４上に成長したナノ構造物１２２、１２４のランダムな配置を示す。
【００２５】
いくつかの実施形態では、ヘテロ結晶半導体デバイス１００は、さらに、図１Ｂに示すように基板１３０を有する。基板１３０は、図１Ｂの第１の層１１０に隣接し、第１の層１１０を機械的に支持する。いくつかの実施形態では、基板１３０の機能は、第１の層１１０を機械的に支持することである。他の実施形態では、基板１３０は、ヘテロ結晶半導体デバイス１００に対する電気接続を非限定的に含む付加的な機能を提供できる。一般に、ここでの様々な実施形態のヘテロ結晶半導体デバイス１００の基板１３０として様々な材料を利用できる。
【００２６】
例えば、基板１３０の材料には、ガラス、セラミックス、金属、プラスチック、ポリマー、絶縁体及び半導体が含まれるが、これらに限定されない。半導体基板材料は、非結晶構造（例えばアモルファス）、非単結晶構造（つまり晶子を有する）及び単結晶構造のうちの１つを有する材料を含む。いくつかの実施形態では、基板材料は、少なくとも摂氏約１００度（℃）を超える製造温度に耐えることができるように選択される。様々な実施形態では、基板１３０は、ヘテロ結晶半導体デバイス１００の特定の用途に応じて、剛性、半剛性及び柔軟なもののいずれであってよい。さらに、基板１３０は、本発明の様々な実施形態に応じて、可視、紫外（ＵＶ）及び赤外（ＩＲ）スペクトルのうちの１つ以上の電磁放射に対して不透明、透明及び半透明のいずれであってよい。
【００２７】
いくつかの実施形態では、ヘテロ結晶半導体デバイス１００は、第２の非単結晶半導体材料である第２の層１４０をさらに有する。図２Ａ及び図２Ｂは、本発明の様々な実施形態によるヘテロ結晶半導体デバイス１００を示す。第２の層１４０は、様々な実施形態によれば、第１の層１１０と第２の層１４０との間にナノ構造層１２０が配置されるよう配置される。
【００２８】
図２Ａに示すように、第２の層１４０は、ナノ構造層１２０及び第１の層１１０と垂直方向に積み重ねられた関係で配置される。図２Ｂでは、第２の層１４０は、基板１３０上の別個の（不連続の）セグメントとして第１の層１１０と交互に配置されている。基板１３０は、この実施形態では、さらに、少なくとも第２の層１４０を機械的に支持する。ナノ構造層１２０は、第１の層１１０と第２の層１４０の隣接する別個のセグメントの垂直方向側壁間に横方向に延在するナノ構造物１２２を含む。例えば、ナノ構造物１２２の第１の端部は、第１の層１１０のセグメントの垂直方向側壁の表面でそれぞれの晶子１１２と一体となっている。ナノ構造物１２２の第２の端部は、隣接する第２の層１４０のセグメントと接触している。追加的に又は代替として、いくつかのナノ構造物１２２の第１の端部は、第２の層１４０のセグメントの垂直方向側壁の表面でそれぞれの晶子１１２と一体となっている。これらのナノ構造物１２２の第２の端部は、第１の層１１０のセグメントと接触している。
【００２９】
非単結晶材料には、絶縁体、半導体、金属及び合金が含まれるが、これらに限定されない。本発明の様々な実施形態のために、ここで使用される非単結晶物質は半導体材料である。いくつかの実施形態では、デバイス用途に応じて、本発明の非単結晶層としては、金属材料及び合金材料のいずれか又は両方を、それらが非絶縁性（つまり、元来非絶縁体である又は本質的に導電性）であるという理由から使用することができる。
【００３０】
第１の層１１０及び第２の層１４０の非単結晶半導体材料は独立して、ＩＶ族半導体、ＩＩＩ−Ｖ族化合物半導体及びＩＩ−ＶＩ族化合物半導体を含むが、これらに限定されない。よって、第１の層１１０の半導体材料は、第２の層１４０の半導体材料と同じであっても異なってもよい。さらに、第１の層１１０の半導体材料の晶子の結晶構造は独立して、第２の層１４０の半導体材料の晶子の結晶構造と同じであっても異なってもよい。例えば、第１の層１１０は、非単結晶薄膜中にシリコン（Ｓｉ）を含んでもよく、第２の層１４０は、非単結晶薄膜中にゲルマニウム（Ｇｅ）又はガリウム砒素（ＧａＡｓ）を含んでいてよい。別の例では、第１の層１１０は、水素化シリコン（Ｓｉ：Ｈ）非単結晶薄膜を含んでいてよく、第２の層１４０は、非単結晶シリコン（Ｓｉ）を含んでいてよい。
【００３１】
また、ナノ構造層１２０の単結晶半導体材料は独立して、ＩＶ族半導体、ＩＩＩ−Ｖ族化合物半導体及びＩＩ−ＶＩ族化合物半導体を含むが、これらに限定されない。したがって、ナノ構造層１２０内のナノ構造物の半導体材料は、第１の層１１０及び第２の層１４０の一方又は両方の半導体材料と同じであっても異なっていてもよい。しかし、半導体ナノ構造物は単結晶であり、半導体の第１の層１１０及び半導体の第２の層１４０は独立して、両方とも非単結晶層である。例えば、第１の層１１０の半導体材料、ナノ構造物１２２及び存在するのであれば第２の層１４０は、それぞれシリコンである。別の例では、第１の層１１０の半導体材料はＳｉ：Ｈでよく、ナノ構造物１２２の半導体材料はリン化インジウム（ＩｎＰ）でよく、存在するのであれば第２の層の半導体材料はＳｉでよい。
【００３２】
第１の層１１０、ナノ構造層１２０及び第２の層１４０で独立して使用される半導体材料の選択には、各層１１０、１２０、１４０のそれぞれのエネルギーバンドギャップが関係する。ヘテロ結晶半導体デバイス１００のいくつかの実施形態では、ナノ構造層１２０のエネルギーバンドギャップは、第１の層１１０及び第２の層１４０の一方又は両方のエネルギーバンドギャップと異なる。いくつかの実施形態では、第１の層１１０のエネルギーバンドギャップは、第２の層１４０のエネルギーバンドギャップと異なる。他の実施形態では、第１の層１１０及び第２の層１４０のエネルギーバンドギャップは同じである。異なるエネルギーバンドギャップを有する材料を使用することにより、ヘテロ結晶半導体デバイス１００はヘテロ構造デバイスとなる。
【００３３】
図１Ａ及び図１Ｂに示すヘテロ結晶半導体デバイス１００のいくつかの実施形態では、ナノ構造層１２０のエネルギーバンドギャップは、第１の層１１０のエネルギーバンドギャップより小さい。他の実施形態では、ナノ構造層１２０のエネルギーバンドギャップは、第１の層１１０のエネルギーバンドギャップより大きい。ヘテロ結晶半導体デバイス１００のいくつかの実施形態では、図２Ａ及び図２Ｂに示すように、ナノ構造層１２０のエネルギーバンドギャップは、第１の層１１０及び第２の層１４０の一方又は両方のエネルギーバンドギャップより小さい。図２Ａ及び図２Ｂに示すヘテロ結晶半導体デバイス１００の他の実施形態では、ナノ構造層１２０のエネルギーバンドギャップは、第１の層１１０及び第２の層１４０の一方又は両方のエネルギーバンドギャップより大きい。
【００３４】
例えば、太陽電池用途、ＬＥＤ用途、レーザ用途及び光検出器用途のうちの１つ以上の用途では、ナノ構造層１２０のエネルギーバンドギャップは、ヘテロ結晶半導体デバイス１００の第１及び第２の層１１０、１４０両方のエネルギーバンドギャップより小さくてもよい（つまり「高−低−高」バンドギャップヘテロ構造）。太陽電池用途では、例えば、そのような高−低−高ヘテロ構造は、太陽電池のスペクトル応答を改善することによってデバイスの性能を高め得る。別の例で、共鳴トンネルダイオード用途には、低−高−低バンドギャップヘテロ構造が使用されてもよい。詳細には、そのような用途では、ナノ構造層１２０のエネルギーバンドギャップは、第１の層１１０及び第２の層１４０両方のエネルギーバンドギャップより大きくてもよい（つまり「低−高−低」バンドギャップヘテロ構造）。
【００３５】
いくつかの実施形態（図示せず）では、ヘテロ結晶半導体デバイス１００は、図２Ａのデバイスの第２の層１４０上に別のナノ構造層をさらに含んでいてよく、ナノ構造層１２０のナノ構造物は、ナノ構造物１２２、１２４及び第１の層１１０について前述したのとほとんど同じように第２の層１４０内の晶子と一体となっている。したがって、図２Ａのヘテロ結晶半導体デバイス１００に関して前述したように、例えば垂直方向に積み重ねられた関係にある非単結晶材料と単結晶半導体ナノ構造物との複数の交互の層を含む多層デバイス構造は、本発明の様々な実施形態の範囲内である。例えば、横方向に隣接する複数の層を有するデバイスに関しては、図２Ｂのヘテロ結晶半導体デバイス１００を参照されたい。
【００３６】
いくつかの実施形態では、ナノ構造層１２０は、さらに、ナノ構造物１２２、１２４が埋め込まれた封入材料を含む。図３は、本発明の一実施形態による封入材料１２６をさらに含むヘテロ結晶半導体デバイス１００の側面図を示す。この実施形態では、ナノ構造物１２２の第２の端部は、ナノ構造物１２２が第２の層１４０と接触できるように封入材料１２６内で露出される。図３では、第２の層１４０は、ナノ構造物１２２の第２の端部自体が、第２の層１４０の第２の非単結晶半導体材料と接するようにナノ構造層１２０上に配置される。
【００３７】
いくつかの実施形態では、封入材料１２６は、前述の半導体材料のいずれかの酸化物、窒化物及び炭化物の１つ以上を含むが、これらに限定されない絶縁体材料である。例えば、封入材料１２６は、二酸化ケイ素、窒化ケイ素及び炭化ケイ素のうちの１つ以上であってよい。他の実施形態では、封入材料１２６は、例えばチタンやガリウム等の金属の酸化物、窒化物及び炭化物のうち１つ以上であってよい。いくつかの実施形態では、封入材料１２６は、非限定的に、約１００℃を超えるデバイス処理温度に耐え得るポリマーを含む絶縁体材料である。例えば、ポリマー絶縁体は、ポリイミドであってよい。いくつかの実施形態では、封入材料１２６は、可視光、ＵＶ及びＩＲスペクトルの１つ以上の電磁放射に対して透明又は半透明である。図２Ｂには示していないが、図２Ｂに示すヘテロ結晶デバイス１００の実施形態は、横方向に延在するナノ構造物１２２を埋め込むような封止用材料をさらに含んでいてよい。
【００３８】
様々な実施形態によれば、ヘテロ結晶半導体デバイス１００のナノ構造層１２０の第１の層１１０、第２の層１４０及びナノ構造物１２２、１２４には、あるレベルの電気伝導率を各層又は構造物に提供するためにドーパント材料がドープされる。いくつかの実施形態では、ヘテロ結晶半導体デバイス１００は、さらに、ｐ−ｎ接合を含む。例えば、太陽電池、ＬＥＤ、レーザ及び光検出器用途のうちの１つ以上において、ヘテロ結晶半導体デバイス１００はｐ−ｎ接合を含む。他の例では、ヘテロ結晶半導体デバイス１００は、ｐ−ｎ接合に代えて又はそれに追加的にショットキー接合を含む。
【００３９】
図４Ａ及び図４Ｂに、本発明の様々な実施形態によるヘテロ結晶半導体デバイス１００内の例示的なｐ−ｎ接合１５０の拡大図を示す。図４Ａは、本発明の一実施形態によるヘテロ結晶半導体デバイス１００内のナノ構造物１２２と第１の層１１０との間に形成されたｐ−ｎ接合１５０を示す。この実施形態では、第１の層はｐ型ドーパント材料を含み、ナノ構造物１２２はｎ型ドーパント材料を含む。図４Ｂに、ナノ構造物１２２内に形成されたｐ−ｎ接合１５０を示す。この実施形態では、第１の層１１０はｐ型ドーパント材料を含み、ナノ構造物１２２は、ナノ構造物１２２の軸方向長さに沿った別々の領域にｐ型ドーパント材料及びｎ型ドーパント材料の両方を含む。第１の端部に隣接するナノ構造物１２２の第１の領域は、ｐ型ドーパント材料を含む。第２の端部に隣接するナノ構造物１２２の第２の領域は、ｎ型ドーパント材料を含む。
【００４０】
さらに、各層内のドーピングレベルは、同じでも異なっていてもよい。例えば、図４Ｂに示す実施形態では、第１の層１１０は、第１の量のｐ型ドーパント材料を含み、ナノ構造物１２２の第１の領域は、第１の量より少ないか、第１の量と同じか、第１の量より多い量のいずれかの第２の量のｐ型ドーパントを含む。例えば、ドーパントレベルの変化によってドーパント勾配を生じ得る。ドーピングレベルに差のある別の例では、第１の層１１０は高濃度にドープされ、それにより、第１の層１１０内に低抵抗を提供するｐ＋領域が得られ、一方、ナノ構造物１２２のｐドープ領域は、あまり高濃度にｐドープされなくてもよく（第１の層１１０のドープより低い濃度でドープされ）、それによりｐ領域が得られる。いくつかの実施形態では、ヘテロ結晶半導体デバイス１００のｐドーパント領域とｎドーパント領域との間の接合１５０に、真性（つまり「ｉ」）領域が形成される。図４Ｂに、例としてナノ構造物１２２内の真性領域ｉをさらに示す。
【００４１】
いくつかの実施形態では、ヘテロ結晶半導体デバイス１００の第１の層１１０と第２の層１４０との間にｐ−ｎ接合１５０が配置される。図４Ｃ〜図４Ｇに、図２Ｂに示したヘテロ結晶半導体デバイス１００の部分の拡大図であって、本発明の様々な実施形態による第１の層１１０と第２の層１４０との間の様々な領域にｐ−ｎ接合１５０を有するものを示す。図４Ｃ〜図４Ｇのそれぞれにおいて、例えば、第１の層１１０はｐドーパントを含み、第２の層１４０はｎドーパントを含む。
【００４２】
図４Ｃに示す実施形態では、ナノ構造物１２２は、ｐ−ｎ接合１５０であり、真性領域ｉを含む。図４Ｄに示す実施形態では、第１の層１１０に隣接するナノ構造物１２２の第１の領域はｐ型ドーパントを含み、第２の層１４０に隣接するナノ構造物１２２の第２の領域はｎ型ドーパントを含む。ナノ構造物１２２のｐドープ領域とｎドープ領域との間の真性領域ｉには、ｐ−ｎ接合１５０が形成されている。図４Ｅに示す実施形態では、ナノ構造物１２２の第２の層１４０に隣接する第２の領域はｎ型ドーパントを含み、第１の層１１０に隣接する第１の領域は、ｐ−ｉ−ｎ接合１５０の真性領域ｉである。図４Ｆに、ナノ構造物１２２の第１の層１１０に隣接する第１の領域がｐ型ドーパントを含み、第２の層１４０に隣接する第２の領域が、ｐ−ｉ−ｎ接合１５０の真性領域ｉである実施形態を示す。図４Ｅ及び図４Ｆでは、例えば、図４Ｂに示す実施形態に関して前述したｐドーパント勾配の例と同じように、ナノ構造物１２２の各ドープ領域と隣接する各層１１０、１４０との間にドーパント勾配が形成されていてもよい。図４Ｇには、ナノ構造物１２２内のｐ−ｎ接合１５０を示す。ヘテロ結晶半導体デバイス１００の位置及びドーピングに関する他の変形も存在し、これは本発明の範囲内である。例えば、ナノ構造物１２２、１２４は、複数のｐ−ｎ接合又は複数のｐ−ｉ−ｎ接合のいずれか又は両方を含んでいてよい。
【００４３】
例えば、太陽電池用途のいくつかの実施形態では（図示せず）、ヘテロ結晶半導体デバイス１００は、多層デバイス構造に関し前述したヘテロ結晶半導体デバイス１００の実施形態のいずれかに従って配置された複数の異なる単結晶半導体材料層及び複数の異なる非単結晶半導体材料層と、前述のｐ−ｎ接合実施形態のいずれかに従って配置された複数のｐ−ｎ接合とを含む。複数のｐ−ｎ接合の空間的配列は、ヘテロ結晶半導体デバイス１００が太陽光を受ける大きな有効面積を含む。さらに、多層デバイス構造の異なる材料層が、広範囲の太陽スペクトルを変換する。そのような多層の多数接合太陽電池ヘテロ結晶半導体デバイス１００は、異なる層及びｐ−ｎ接合の点数増加に対応して向上した効率及び性能を有する。
【００４４】
ＬＥＤ、レーザ及び光検出器の用途では、ヘテロ結晶半導体デバイス１００の各ナノ構造物１２２、１２４又はヘテロ結晶デバイス１００自体は、本発明による少なくとも１つのｐ−ｎ接合と関連している。図４Ａ〜図４Ｇに示すヘテロ結晶半導体デバイス１００のｐ−ｎ接合はいずれも、本発明のいくつかの実施形態による共振トンネルダイオード、トランジスタ、レーザ、ＬＥＤ、光検出器、太陽電池等の様々な電子及び光電子デバイスの構成要素となり得る。さらに、第１及び第２の層１１０、１２０の半導体材料は、同じであっても異なっていてもよい。本発明のいくつかの実施形態では、共振トンネルダイオードデバイス１００の第３の半導体層１２０は、単結晶半導体材料であるナノ構造物１２２、１２４を含み、第１の半導体層１１０及び第２の半導体層１４０の一方又は両方は、非単結晶半導体材料である。
【００４５】
いくつかの実施形態では、ヘテロ結晶半導体デバイス１００は、第１の層１１０とナノ構造物１２２、１２４の一方又は両方に電気的にアクセスするための電気接続をさらに有する。図５Ａ〜図５Ｃに、本発明の異なる実施形態による電気接点１６０ａ、１６０ｂを有するヘテロ結晶半導体デバイス１００の側面図を示す。図５Ａには、図１Ａのヘテロ結晶半導体デバイス１００の側面図であるが、第１の層１１０に隣接する第１の電気接点１６０ａと、ナノ構造層１２０に隣接する第２の電気接点１６０ｂとを有するものを示す。第２の電気接点１６０ｂは、封入材料１２６内で露出されているナノ構造物１２２の第２の端部に接続されている。図５Ｂには、図２Ａのヘテロ結晶半導体デバイス１００の側面図であるが、第１の層１１０に隣接する第１の電気接点１６０ａと、第２の層１４０に隣接する第２の電気接点１６０ｂとを有するものを示す。ナノ構造物１２２は、それぞれ第１及び第２の層１１０、１４０と接続され、第１及び第２の電気接点１６０ａ、１６０ｂにより電気的にアクセス可能となっている。図５Ｃに、本発明の別の実施形態によるヘテロ結晶半導体デバイス１００の側面図を示す。ヘテロ結晶半導体デバイス１００は、基板１３０上の第１の層１１０に隣接する第１の電気接点１６０ａと、基板１３０上の第２の層１４０に隣接する第２の電気接点１６０ｂとをさらに有する。図５Ｃに示すヘテロ結晶半導体デバイス１００は、いくつかの実施形態で図２Ｂに示したヘテロ結晶半導体デバイス１００の一部分と類似している。この実施形態では、ナノ構造物１２２は、第１及び第２の層１１０、１４０と接続され、第１及び第２の電気接点１６０ａ、１６０ｂにより電気的にアクセス可能である。
【００４６】
電気接点１６０ａ、１６０ｂは、非限定的に、導電性金属、及びデバイス１００用に導電性を提供するようにドープされた半導体材料とを含む材料から製作される。いくつかの実施形態では、電気接点１６０ａ、１６０ｂの材料は、可視光、紫外線及び赤外線スペクトルの１つ以上の電磁放射に対して透明又は半透明である。
【００４７】
本発明の別の実施形態では、ヘテロ結晶半導体デバイスを製造する方法が提供される。いくつかの実施形態では、この方法によって実現されたヘテロ結晶半導体デバイスは、ヘテロ構造又はヘテロ接合を含む。図６に、本発明の実施形態によりヘテロ結晶半導体デバイスを製造する方法２００のフローチャートを示す。ヘテロ結晶半導体デバイスを製造する方法２００は、基板の表面に非単結晶半導体材料の第１の層を形成すること２１０を含む。さらに、製造方法２００は、ナノ構造物が晶子と一体になるように第１の層内の晶子から単結晶半導体材料のナノ構造物を成長させること２２０を含む。非単結晶の第１の層及び単結晶ナノ構造物が、半導体デバイスのヘテロ結晶構造を提供する。いくつかの実施形態では、ヘテロ結晶半導体デバイスは、前述のヘテロ結晶半導体デバイス１００及びその応用に類似している。
【００４８】
いくつかの実施形態では、第１の層を形成すること２１０が、基板の表面に、半導体薄膜を非単結晶の形態で堆積させることを含む。いくつかの実施形態では、半導体材料の非単結晶薄膜は、プラズマＣＶＤ（ＰＥＣＶＤ）等の化学気相成長（ＣＶＤ）法を利用し、半導体ソースガス又はガス混合物を使用して堆積させる。例えば、非単結晶シリコン膜は、約１００℃〜約３００℃の温度でのＰＥＣＶＤにより、シラン及び水素のソースガス混合物を使用して、基板の二酸化ケイ素表面に堆積させることができる。この例では、第１の層は、非単結晶水素化シリコン膜である。本発明による非単結晶膜の他の堆積方法には、スパッタリング又は真空蒸着のような物理蒸着法があるが、これらに限定されない。第１の層は、非単結晶半導体構造又は層に関して上で規定したような様々なサイズの複数の晶子を有するよう形成される。第１の層の表面近くの晶子は、ナノ構造物と共に核形成するための鋳型となる。
【００４９】
いくつかの実施形態では、第１の層上にナノ構造を成長させること２２０が、単結晶半導体ナノ構造を達成するエピタキシャル成長工程を含む。ナノワイヤ及びナノチューブのようなナノ構造物は、非限定的に、蒸気−液体−固体（ＶＬＳ）成長を利用する触媒成長、溶液−液体−固体（ＳＬＳ）成長を利用する触媒成長、及び気相エピタキシーを利用する非触媒成長を含む様々な技法を利用してエピタキシー成長させる。触媒成長は、金属触媒化又は非金属触媒化されることをさらに特徴としている。成長は、化学蒸着法（ＣＶＤ）チャンバ内で、ナノワイヤソース材料を含むガス混合物を使用する制御環境で実行される。触媒成長の際、ナノワイヤは、第１の層内の各晶子の＜１１１＞結晶格子面から優勢的に垂直方向に成長する。第１の層の非単結晶構造がランダムな結晶方位を有する晶子を含むので、ナノワイヤは、第１の層の表面でいくつかの晶子からランダムな方向に成長する２２０。ナノドットの場合、いくつかの実施形態で、成長は、開始されたほとんど直後に停止する。他の実施形態では、ナノドットは、第１の層上に、ナノドットと第１の層の晶子と間の格子定数の差に関連した歪みによって引き起こされるいわゆる自己組織化成長（self-organized growth）によって形成される。
【００５０】
典型的な触媒材料は、金属及び非金属である。金属触媒材料には、チタン（Ｔｉ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、金（Ａｕ）、ガリウム（Ｇａ）及びこれらの合金が含まれるが、これらに限定されない。非金属触媒材料には、酸化ケイ素（ＳｉＯｘ）があるがこれに限定されず、ここでｘは、例えば約１〜２未満の範囲である。Ｔｉ及びＡｕの触媒材料に対応する典型的なナノ粒子触媒は、例えば、それぞれケイ化チタン（ＴｉＳｉ２）合金及びケイ化金（Ａｕ−Ｓｉ）合金である。
【００５１】
いくつかの実施形態では、ナノ構造物を成長させること２２０は、触媒成長プロセスを使用することを含む。これらの実施形態のいくつかでは、触媒成長方法は、蒸気−液体−固体（ＶＬＳ）成長を利用し且つ金属ナノ粒子触媒を使用することを含む。ナノ粒子触媒は、第１の層の表面上に、様々な堆積プロセスの任意のものを使用して形成される。いくつかの実施形態では、表面に、触媒材料の核形成層を、電子ビーム蒸着によって堆積させる。核形成層は、例えば、アニールされ、第１の層の表面上の活性化されたナノ粒子触媒となる。他の実施形態では、金属触媒材料は、金属触媒材料の塩を含む堆積溶液を使用して電気化学的堆積（析出）を利用して堆積させる。いくつかの実施形態では、触媒材料は、例えばアニールによって第１の層の表面から除去することもできる。
【００５２】
他の実施形態では、触媒粒子を、溶液中に懸濁され、第１の層の表面に液滴として堆積（付着）させる。例えば、トルエン中に分散させた金コロイド粒子を、第１の層の表面にピペット又はインクジェット印刷ヘッドを使用して複数の液滴で設ける。トルエンは、真空で吸い取られ、ナノワイヤをＶＬＳ成長させるための触媒として働く金ナノ粒子が表面に残る。この例では、金コロイド粒子は、約１０ｎｍの直径及び約５×１０１５ｍｌ−１の公称濃度を有する。
【００５３】
ナノワイヤの成長２２０は、ＣＶＤ反応チャンバ内で、成長温度でチャンバに導入されるナノワイヤソース材料ガス混合物を使用し、第１の層の表面にある晶子上に配置されたナノ粒子触媒を使用して開始される。活性化され又は核形成するナノ粒子触媒は、ガス混合物中のナノワイヤソース材料の分解を加速し、その際、ナノワイヤソース材料の分解により生じる吸着原子が、ナノ粒子触媒を通って又はそのまわりに拡散し、吸着原子が第１の層表面上に沈降する。詳細には、ナノワイヤ材料の吸着原子は、それぞれの晶子においてナノ粒子触媒と第１の表面との間に沈降してナノワイヤの成長を開始する。さらに、ナノワイヤの触媒成長は、ナノ粒子−ナノワイヤ界面における連続的な沈降によって継続される。そのような連続的な沈降により、２２０の工程で成長するナノワイヤの自由端の先端にナノ粒子触媒が残る。
【００５４】
例えば、水素キャリアガス中で成長圧力約７６Ｔｏｒｒ及び温度約４３０℃でトリメチルインジウム及びホスフィンを使用して、有機金属ＣＶＤ（ＭＯＣＶＤ）によって、非単結晶水素化シリコン薄膜上にリン化インジウム（ＩｎＰ）ナノワイヤを成長させる。ＩｎＰナノワイヤは、非単結晶シリコン薄膜中の晶子に固着される。
【００５５】
いくつかの実施形態では、製造方法２００は、第１の層及びナノ構造物の一方又は両方をドープすることをさらに含む。いくつかの実施形態では、第１の層及びナノ構造物は、ｐ−ｎ接合が形成されるようにドープされる。いくつかの実施形態では、ｐ−ｎ接合は、ヘテロ結晶半導体デバイス１００に関して前述したｐ−ｎ接合１５０（ｐ−ｉ−ｎ接合を含む）のいずれかである。使用されるドーパント材料及び達成されるドーパント濃度は、ヘテロ結晶半導体デバイスの用途によって決められるものであり、ここでは限定と見なされない。いくつかの実施形態では、製造方法２００は、封入材料中にナノ構造物を埋め込むことを含む。この実施形態では、ナノ構造物の自由端部は、封入材料の表面に露出する。いくつかの実施形態では、製造方法２００は、第１の層及びナノ構造物の一方又は両方に電気的にアクセスする電気接続を形成することをさらに含む。電気接続は、堆積方法を利用し、導電性金属材料又は適切にドープされた半導体材料を使用して形成される。例えば、非限定的に、スパッタリング及び蒸発を含む堆積方法を使用することができる。いくつかの実施形態では、電気接続は、ヘテロ結晶半導体デバイス１００に関して前述した電気接点１６０ａ、１６０ｂのいずれかと類似している。
【００５６】
いくつかの実施形態では、製造方法２００は、第２の非単結晶構造を有する第２の半導体材料の第２の層を形成することをさらに含み、その場合、２１０で形成された第１の層と第２の層との間にナノ構造物が挟まれて配置される。いくつかの実施形態では、第２の層は、ヘテロ結晶半導体デバイス１００に関して前述した第２の層１４０と類似している。いくつかの実施形態では、第２の層は、ナノ構造物上、又は図２Ａに示したように垂直に積み重ねられたナノ構造物を含む層上に形成されてもよい。他の実施形態では、第２の層は、基板上の、第１の層から分離された別個の部分として形成されてもよく、その場合、第１の層も別個の部分として形成される。ナノ構造物は、第１の層の垂直方向の側壁表面から、第２の層の垂直方向の側壁表面と接触するように成長させてもよい２２０。
【００５７】
いくつかの実施形態では、製造方法２００は、最初に言及したナノ構造物を第１の層上に成長させること２２０について前述した方式とほぼ同様に、第２の層上に第２のナノ構造物を成長させることをさらに含む。これらの実施形態のうちのいくつかにおいて、第２の層及び第２のナノ構造物も、最初に言及した第１の層及びナノ構造物に関して前述したようにドープされ、それによりｐ−ｎ接合が形成されてもよい。そのような実施形態では、ヘテロ結晶半導体デバイスは、複数の非単結晶半導体層及び複数の単結晶半導体層を含み、各層の半導体材料は同じでも異なっていてもよい。よって、方法２００によって製造されたヘテロ結晶半導体デバイスは、ヘテロ結晶半導体デバイス１００に関して前述したように、多くのデバイス用途を実現する異なる層内に異なるエネルギーバンドギャップを有する。
【００５８】
以上、ヘテロ結晶半導体デバイスの様々な実施形態、並びにヘテロ結晶半導体デバイスを製造する方法を説明した。前述の実施形態が、本発明の原理を表現する多数の特定の実施形態のうちのいくつかを例示しているに過ぎないことを理解されたい。以下の特許請求の範囲に定義された本発明の範囲を逸脱することがなければ、当業者が多くの他の構成を考案できることは明かである。
【図１Ａ】
2010520618.tif 000003
【図１Ｂ】
2010520618.tif 000004
【図２Ａ】
2010520618.tif 000005
【図２Ｂ】
2010520618.tif 000006
【図３】
2010520618.tif 000007
【図４Ａ】
2010520618.tif 000008
【図４Ｂ】
2010520618.tif 000009
【図４Ｃ】
2010520618.tif 000010
【図４Ｄ】
2010520618.tif 000011
【図４Ｅ】
2010520618.tif 000012
【図４Ｆ】
2010520618.tif 000013
【図４Ｇ】
2010520618.tif 000014
【図５Ａ】
2010520618.tif 000015
【図５Ｂ】
2010520618.tif 000016
【図５Ｃ】
2010520618.tif 000017
【図６】
2010520618.tif 000018
【国際調査報告】
2010520618.tif 000019
2010520618.tif 000020
2010520618.tif 000021