(57)【特許請求の範囲】
【請求項１】
チューナブルデュプレクサ（ＤＰＸ）であって、
１つの送信ポート（ＴＸ），１つの受信ポート（ＲＸ），および１つの共通ポート（ＧＰ）と、
１つの第1のインダクタンス素子（ＩＥ１）および１つの第２のインダクタンス素子（ＩＥ２）を有する１つのコア（Ｋ）と、
前記送信ポート（ＴＸ）を前記コア（Ｋ）と回路接続する第１の信号経路（ＳＰ１）、前記受信ポートを前記コアと回路接続する第２の信号経路（ＳＰ２）、および前記共通ポートを前記コアと回路接続する第３の信号経路（ＳＰ３）と、
前記第１の信号経路（ＳＰ１）をグラウンドと回路接続する、１つの第１のチューナブルなキャパシタンス素子（ＫＥ１）、および前記第２の信号経路（ＳＰ２）をグラウンドと回路接続する、１つの第２のチューナブルなキャパシタンス素子（ＫＥ２）と、
前記第３の信号経路（ＳＰ３）に直列に回路接続されている、１つの第１の直列のインダクタンス素子（ＳＩＥ）と、
前記第３の信号経路（ＳＰ３）をグラウンドと回路接続する、１つの第１のキャパシタンスと１つの第１のインダクタンスとを備える、１つの第１のＬＣ並列回路と、
を備え、
前記第１のインダクタンス素子（ＩＥ１）および前記第２のインダクタンス素子（ＩＥ２）は、互いに誘導的に、かつ互いに電気的に導通してカップリングされており、
前記第１のキャパシタンスの１つの端子と、前記第１のインダクタンスの１つの端子は、前記第１の直列のインダクタンス素子および前記共通ポートに接続されている、
ことを特徴とするチューナブルデュプレクサ。
【請求項２】
前記第１のインダクタンス素子（ＩＥ１）は、前記第１の信号経路（ＳＰ１）と回路接続されており、前記第２のインダクタンス素子（ＩＥ２）は、前記第２の信号経路（ＳＰ２）と回路接続されていることを特徴とする、請求項１に記載のチューナブルデュプレクサ。
【請求項３】
前記第１のインダクタンス素子（ＩＥ１）および前記第１のチューナブルなキャパシタンス素子（ＫＥ１）は、グラウンドに接続された１つの共振回路（ＲＫ１）を形成しており、当該共振回路は、１つの選択可能な送信周波数帯域における１つの中央周波数での共振を形成するのに適しており、
前記第２のインダクタンス素子（ＩＥ２）および前記第２のチューナブルなキャパシタンス素子（ＫＥ２）は、グラウンドに接続された１つの第２の共振回路を形成しており、当該第２の共振回路は、１つの選択可能な受信周波数帯域における中央周波数での共振を形成するのに適している、
ことを特徴とする、請求項２に記載のチューナブルデュプレクサ。
【請求項４】
前記コア（Ｋ）は１つのサーキュレータであることを特徴とする、請求項１乃至３のいずれか１項に記載のチューナブルデュプレクサ。
【請求項５】
請求項１乃至４のいずれか１項に記載のチューナブルデュプレクサにおいて、
さらに１つの第３のインダクタンス素子（ＩＥ３）を備え、
当該第３のインダクタンス素子は、前記第１のインダクタンス素子（ＩＥ１）および前記第２のインダクタンス素子（ＩＥ２）と、誘導的にもまた電気的に導通しても互いにカップリングされており、
当該第３のインダクタンス素子は、前記第３の信号経路（ＳＰ３）と回路接続されている、
ことを特徴とするチューナブルデュプレクサ。
【請求項６】
請求項１乃至５のいずれか１項に記載のチューナブルデュプレクサにおいて、
さらに第３のキャパシタンス素子を備え、
当該第３のキャパシタンス素子は、前記第３の信号経路をグラウンドと回路接続する、
ことを特徴とするチューナブルデュプレクサ。
【請求項７】
請求項１乃至６のいずれか１項に記載のチューナブルデュプレクサにおいて、さらに、
前記第１の信号経路（ＳＰ１）に直列に回路接続されている、１つの第１の直列のキャパシタンス素子（ＳＫＥ）と、
前記第２の信号経路（ＳＰ２）に直列に回路接続されている、１つの第２の直列のキャパシタンス素子（ＳＫＥ）と、
前記第３の信号経路（ＳＰ１）に直列に回路接続されている、１つの第３の直列のキャパシタンス素子（ＳＫＥ）と、
を備えることを特徴とするチューナブルデュプレクサ。
【請求項８】
請求項１乃至７のいずれか１項に記載のチューナブルデュプレクサにおいて、さらに、
前記第１の信号経路（ＳＰ１）に直列に回路接続されている、１つの第２の直列のインダクタンス素子（ＳＩＥ）と、
前記第２の信号経路（ＳＰ２）に直列に回路接続されている、１つの第３の直列のインダクタンス素子（ＳＩＥ）と、
を備えることを特徴とするチューナブルデュプレクサ。
【請求項９】
請求項１乃至８のいずれか１項に記載のチューナブルデュプレクサにおいて、さらに、
前記第１の信号経路（ＳＰ１）をグラウンドと回路接続する、１つの第２のＬＣ並列回路と、
前記第２の信号経路（ＳＰ２）をグラウンドと回路接続する、１つの第３のＬＣ並列回路と、
を備えることを特徴とするチューナブルデュプレクサ。
【請求項１０】
前記インダクタンス素子（ＩＥ，ＳＩＥ）および前記キャパシタンス素子は、１つの多層基板（ＭＬＳ）におけるパターニングされたメタライジング部（ＳＭ）として形成されていることを特徴とする、請求項１乃至９のいずれか１項に記載のチューナブルデュプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は周波数的にチューナブルなデュプレクサに関し、たとえば携帯通信機器に使用することができるチューナブルデュプレクサに関する。
【背景技術】
【０００２】
携帯可能な通信機器、ＷＬＡＮルータ等、または一般的にＨＦ信号を用いて通信する送信／受信装置は、送信信号と受信信号とを互いに分離するためにＨＦフィルタを必要とする。一般的に送信信号は、受信信号より顕著に大きく、したがって受信信号分岐路の保護は、この装置の重要な特徴となっている。デュプレクサは、このような分離装置を実現するための１つの手段である。この際一般的には、デュプレクサは前以って固定された周波数帯域に限定されている。しかしながら特に最近の非常に多数の異なる周波数帯域を背景として、１つの単一のデュプレクサが複数の周波数帯域に用いることができれば有利となっている。
【０００３】
ここでこのデュプレクサは、１つのチップセットと、場合によりさらに設けられているフィルタ（複数）との間で信号を分配する役割を果たさなければならない。その回路コストは出来る限り小さくなければならない。このデュプレクサは、複数の異なるフィルタ技術で互換性がなければならず、小さな部品サイズを備え、かつとりわけ送信信号および受信信号の高い絶縁を可能としなければならない。
【０００４】
この要求に対する従来の解決方法は概ね、公知のデュプレクサ回路をチューナブルなインピーダンス素子で拡張することに基づいているか、あるいはフィルタ素子（複数）を１つのフィルタ接続形態に回路接続する回路を使用することに基づいている。
【０００５】
非特許文献１では、スイッチを用いたリコンフィギィラブルな、実質的に従来技術のＨＦフィルタが知られている。しかしながらこの際、スイッチを用いたこのリコンフィギュラブルなフィルタは、連続的にチューナブルなデュプレクサを全く可能としない。
【０００６】
非特許文献２では、音響共振器（複数）を有するＨＦフィルタ（複数）にチューナブルなコンデンサ（複数）を付加されるフィルタ回路（複数）が知られている。
【０００７】
非特許文献３では、チューナブルなコンデンサ（複数）およびチューナブルなインダクタンス（複数）を有するＨＦ−フィルタ（複数）が知られている。
【０００８】
非特許文献４では、ＬおよびＣ素子（複数）からなる回路（複数）が知られており、ここでこのキャパシタンス素子（複数）のキャパシタンスは調整可能である。
【０００９】
非特許文献５では、カップリングされた伝送ライン（複数）を有するチューナブルなフィルタが知られている。
【００１０】
非特許文献６あるいは特許文献１では、ＨＦフィルタ（複数）における絶縁体（複数）の使用が知られている。
【００１１】
上述の学会論文から知られているＨＦ回路は、おしなべて実質的に公知なフィルタ接続形態において、可変素子、たとえばスイッチまたは調整可能なインピーダンス素子付加することによって、チューナブルなフィルタ回路（複数）が得られるものである。ここで問題なのは、用いられているこれらの公知のフィルタ接続形態は、実質的に、一定のインピーダンスを有するインピーダンス素子（複数）の使用に対して最適化されているということである。確かにチューナブルなフィルタは可能となってはいる。その性能は、ここでは、しかしながらこの調整可能性のために損なわれている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国際出願公開ＷＯ２０１２／０２０６１３号パンフレット
【非特許文献】
【００１３】
【非特許文献１】学会論文"Reconfigurable Multi-band SAW Filters For LTE Applications", Xiao Ming et al., Power Amplifiers For Wireless And Radio Applications (PAWR), 2013 IEEE Topical Conference, 20. January 2013, Page 82 - 84
【非特許文献２】学会論文"Tunable Filters Using Wideband Elastic Resonators", Kadota et al., IEEE Transactions on Ultrasonics, Ferroelectrics and Frequency Control, Vol. 60, Nr. 10, October 2013, Page 2129 - 2136,
【非特許文献３】学会論文"A Novel Tunable Filter Enabling Both Center Frequency and Bandwidth Tunability", Inoue et al., Proceedings Of The 42nd European Microwave Conference, 29. October - 1. November 2012, Amsterdam, The Netherlands, Page 269 - 272
【非特許文献４】学会論文"RF MEMS-Based Tunable Filters", Brank et al., 2001, John Wiley & Sons, Inc. Int J RF and Microwave CAE11: Page 276 - 284, 2001
【非特許文献５】学会論文"Design of a Tunable Bandpass Filter With the Assistance of Modified Parallel Coupled Lines", Tseng et al., 978-1-4673-2141-9/13/$31.00, 2013 IEEE
【非特許文献６】学会論文"Tunable Isolator Using Variable Capacitor for Multi-band System", Wada et al., 978-1-4673-2141-9/13/$31.00, 2013 IEEE MTT-S Symposium
【発明の概要】
【発明が解決しようとする課題】
【００１４】
したがって本発明の課題は、１つの新しい回路形態を提示することであり、この回路形態は、チューナブルな回路素子を用いたアプリケーションおよび大きなチューニング領域においても良好な性能を提供するものである。
【課題を解決するための手段】
【００１５】
この課題は独立請求項に記載のチューナブルデュプレクサによって解決される。従属項はこのデュプレクサの有利な実施例を提示する。
【００１６】
本発明によるデュプレクサは、１つの送信ポート、１つの受信ポート、および１つの共通ポートを備える。このデュプレクサは、さらに１つの第１のインダクタンス素子および１つの第２のインダクタンス素子を有する１つのコアを備える。このデュプレクサの１つの第１の信号経路は、この送信ポートをこのコアと回路接続している。このデュプレクサの１つの第２の信号経路は、この受信ポートをこのコアと回路接続している。このデュプレクサの１つの第３の信号経路は、この共通ポートをこのコアと回路接続している。このデュプレクサは、さらに１つの第１のチューナブルなキャパシタンス素子を備え、このキャパシタンス素子は上記の第１の信号経路をグランドと接続している。このデュプレクサの１つの第２のチューナブルなキャパシタンス素子は、上記の第２の信号経路をグラウンドと接続している。この第１のインダクタンス素子およびこの第２のインダクタンス素子は、互いに誘導的に、かつ互いに電気的に導通してカップリングされている。
【００１７】
ここでこのデュプレクサのコアは、１つの回路コアを形成し、このデュプレクサの中心となっており、これを介して上記の３つのポートが互いに回路接続されている。上記の送信ポートは、周辺回路からの送信信号（複数）を受信するためのものであり、これらの送信信号はこのデュプレクサを通って上記の共通ポートに伝送される。上記の受信ポートは、受信信号（複数）を上記の周辺回路に転送するのに適合している。ここでこれらの受信信号は、上記の共通ポートによって受信され、そして上記のコアを介して上記の受信ポートに伝送される。以上のようにこの共通ポートは、送信信号を転送し、そして受信信号を受信するのに適合している。ここでこの共通ポートは、１つ以上のアンテナと実質的に直接的または間接的に回路接続されていてよい。
【００１８】
ここで上記の３つのポートの各々は、グラウンドに対し対称に（バランスで）、またはグラウンドに対し非対称に（アンバランスで）伝送されるＨＦ信号のラインのために実装されていてよい。
【００１９】
このようなデュプレクサは、チューニング可能性に関する仕様も、また電気的特性、具体的には絶縁性および選択性に関する仕様も満足することが可能である。
【００２０】
この際上記の第１のチューナブルなキャパシタンス素子および上記の第２のチューナブルなキャパシタンス素子は、それぞれ１つの調整可能なキャパシタンスを備える。これら２つのチューナブルなキャパシタンスは、同じ構造を備え、また同じチューニング領域を備えている。しかしながら、これらはそれらの構造および／またはそれらのチューニング領域が互いに異なっていることも可能である。
【００２１】
この際これらのチューナブルなキャパシタンス素子は、それぞれチューナブルなキャパシタンスバンクとして、それぞれ複数の個別に接続可能な基本キャパシタンス（複数）、切り替え可能なＭＥＭＳキャパシタンスまたはバラクタまたは他のチューナブルなキャパシタンス素子の実施形態であってよい。
【００２２】
１つの有利な実施形態においては、少なくとも１つの受信ポートで、グラウンドに対し対称に（erdsymmetrisch）伝送される信号を出力することができる。
【００２３】
１つの実施形態においては、上記の第１のインダクタンス素子は、上記の第１の信号経路と回路接続されている。上記の第２のインダクタンス素子は、上記の第２の信号経路と回路接続されている。
【００２４】
以上のようにこの第１のインダクタンス素子およびこの第２のインダクタンス素子は、上記のデュプレクサコアの重要な構成要素であり、これらを介して上記の送信ポートからの送信信号および上記の受信ポートへの受信信号が伝播することができる。これらの誘導的および電気的に導通したカップリングは、これを介して上記の第１の信号経路および上記の第２の信号経路が互いに通信することができ、この際これらの信号経路の間の良好な絶縁が得られ、また同時に上記の共通の信号経路への送信信号および上記の共通な受信ポートからの受信信号に対する挿入損失が小さくされるように構成されている。
【００２５】
上記の２つのインダクタンス素子の間の電気的に導通したカップリング、およびこれらのインダクタンス素子のそれぞれの対応する信号経路との回路接続は、たとえばそれぞれこれらのインダクタンス素子の１つの端部が、このデュプレクサのコアにおける１つの中央回路ノードと回路接続されることによって得ることができる。そしてこれらのインダクタンス素子のそれぞれのもう１つの端部は、それぞれの対応する信号経路と回路接続されている。上記の中央回路ノードと上記の２つの信号経路のそれぞれの対応するポートとの間に、上記の２つのインダクタンス素子がそれぞれ直列に接続されている。
【００２６】
これらの２つのインダクタンス素子の誘導的カップリングは、これらのインダクタンス素子が空間的に互いに相対的に、各々のインダクタンス素子が１つの領域内で配設されるように構成されることで得ることができ、この領域はそれぞれ他のインダクタンス素子に電流が流れるときに、この他のインダクタンス素子の磁場によって貫通されている。
【００２７】
このカップリングの強さは、それぞれの磁場の強度によって調整することができる。上記の２つのインダクタンス素子が１つ以上のループ形状の導体部分を備える場合、これら２つのコイルは、これらのループの共通の重なり領域を生じるように互いに配設されていてよい。
【００２８】
１つの実施形態においては、上記の第１のインダクタンス素子および上記の第１のチューナブルなキャパシタンス素子は共に、グラウンドに接続された１つの共振回路を形成している。この共振回路は、１つの選択可能な送信周波数帯域における１つの中央周波数での共振を形成するのに適している。さらに上記の第２のインダクタンス素子および上記の第２のチューナブルなキャパシタンス素子は、グラウンドに接続された１つの第２の共振回路を形成しており、この第２の共振回路は、１つの選択可能な受信周波数帯域における中央周波数での共振を形成するのに適している。
【００２９】
特に上記の第１および第２のチューナブルなキャパシタンス素子のキャパシタンスの調整可能性によって、本発明によるデュプレクサは任意に選択可能な送信周波数帯域（複数）用に、および任意に選択可能な受信周波数帯域（複数）用に調整することができる。この際この第１のチューナブルなキャパシタンス素子の選択は、その送信周波数帯域の周波数位置および／またはその受信周波数帯域の周波数位置に依存する。これに対応してこの第２のチューナブルなキャパシタンス素子のキャパシタンス値は、この受信周波数帯域の周波数位置および／またはこの送信周波数帯域の周波数位置に依存する。
【００３０】
１つの実施形態においては、本発明によるチューナブルデュプレクサの回路コアは、１つのサーキュレータとなっており、すなわち従来のサーキュレータと同じ電気的特性を有する回路部品（複数）の構成体および回路接続となっている。
【００３１】
この際サーキュレータとしては３つのポートを有する回路構成体となっており、ここでこれらのポートのそれぞれの間には信号経路が、それぞれ他の信号ポートがこの信号分岐路の一部となっていないように配設されている。このため１つの部分信号はこれら３つのポートのそれぞれから直接に隣接ポートに到達することができる。他の部分信号はそれぞれ、対応する、第３のポートを介する迂回路を介して本来の目的ポートに到達することができる。換言すれば、ポートＡからポートＢへ信号が流れると、１つの部分信号はこの直接の経路を取るが、これに対し他の部分信号のそれぞれは、ポートＣを介した迂回路を取る。この際この信号は、ポートＢでの２つの部分信号の建設的干渉がある場合、実質的に減衰することなくこのサーキュレータから出て行くことができる。ポートＣで破壊的干渉がある場合、実質的にこの信号は、このポートＣでこのサーキュレータから出て行くことができない。
【００３２】
このため本発明によるデュプレクサにおいては、そのコアにおける回路素子は、好ましくは、上記の送信ポートから上記の共通ポートへ流れる送信信号に対し、その部分信号（複数）の位相（複数）の位相差が実質的に０°となるように、配設され、かつ互いに回路接続される。これに対応して上記の受信ポートでは、これらの部分信号の最大の位相差１８０°となっている。
【００３３】
上記の共通ポートから上記の受信ポートに流れることになる受信信号に対しても同様であり、これらの部分信号の位相差は実質的に０°であるが、これらそれぞれの部分信号の送信ポートでの位相差は１８０°となっている。
【００３４】
特に本発明によるデュプレクサのコアにおけるインダクタンス素子（複数）は、互いに電気的に回路接続もされており、また互いに誘導的なカップリングもされているので、第１の部分信号がこの電気的回路接続を介して、また第２の部分信号がこの誘導的なカップリングを介して生成され得るので、部分信号（複数）への分割の可能性が存在している。
【００３５】
１つの実施形態においては、本発明によるデュプレクサは、１つの第３のインダクタンス素子を備え、この第３のインダクタンス素子は、上記の第１のインダクタンス素子および上記の第２のインダクタンス素子と、誘導的にもまた電気的に導通しても互いにカップリングされている。この際この第３のインダクタンス素子は、上記の第３の信号経路と、たとえば上記の共通ポートと上記のコアにおける１つの可能な中央の回路ノードとの間に回路接続されている。
【００３６】
１つの実施形態においては、本発明によるデュプレクサは、１つの直列のキャパシタンス素子を備え、このキャパシタンス素子は上記の第１の信号経路において直列に回路接続されている。この実施形態またはもう１つの実施形態においては、本発明によるデュプレクサは、１つの直列のキャパシタンス素子を備え、このキャパシタンス素子は、上記の第２の信号経路において直列に回路接続されている。これらの実施形態またはもう１つの実施形態においては、本発明によるデュプレクサは、１つの直列のキャパシタンス素子を備え、このキャパシタンス素子は、上記の第３の信号経路において直列に回路接続されている。
【００３７】
これら３つの直列のキャパシタンス素子はそれぞれ、対応する信号経路部分の微調整のため、また直流的な分離のために用いられる。
【００３８】
１つの実施形態においては、本発明によるデュプレクサは、１つの直列のインダクタンス素子を備え、このインダクタンス素子は上記の第１の信号経路において直列に回路接続されている。代替としてまたは追加的に、上記の第２の信号経路においても、１つの直列のインダクタンス素子が、この第２の信号経路に対し直列に回路接続されていてよい。代替としてまたは追加的に、上記の第３の信号経路においても、１つの直列のインダクタンス素子が、この第３の信号経路に対し直列に回路接続されていてよい。
【００３９】
これらの直列のインダクタンス素子は、少なくとも１つのループを備える、顕わに設けられている導体部分によって、あるいはループの無い導体部分、たとえば１つのボンディングワイヤの断片、フリップチップ結合または類似の回路接続方法によって形成されていてよい。
【００４０】
特に上述の直列のキャパシタンス素子を用いて、上記の送信周波数帯域（複数）および／または上記の受信周波数帯域（複数）の周波数位置の調整が可能である。
【００４１】
１つの実施形態においては、本発明によるデュプレクサは、１つの第１のＬＣ並列回路を備え、この第１のＬＣ並列回路は、上記の第１の信号経路をグラウンドと回路接続している。この代替としてまたは追加的に、１つの第２のＬＣ並列回路が設けられていてよく、この第２のＬＣ並列回路は、上記の第２の信号経路をグラウンドと回路接続している。この代替としてまたは追加的に、１つの第３のＬＣ並列回路が設けられていてよく、この第３のＬＣ並列回路は、上記の第３の信号経路をグラウンドと回路接続している。
【００４２】
１つの実施形態においては、本発明によるデュプレクサのインダクタンス素子（複数）およびキャパシタンス素子（複数）の少なくとも幾つかは、１つの多層基板におけるパターニングされたメタライジング部（複数）として形成されている。
【００４３】
以下に本発明によるデュプレクサの態様（複数）およびいくつかの実施形態を、概略図（複数）を参照して詳細に説明する。
【図面の簡単な説明】
【００４４】
【図１】１つのデュプレクサの等価回路図である。
【図２】このデュプレクサのもう１つの可能な実施形態を示す図である。
【図３】サーキュレータの動作を示す図である。
【図４】このデュプレクサのもう１つの可能な実施形態を示す図である。
【図５】さらなる回路素子を有するこのデュプレクサの１つの可能な実施形態を示す図である。
【図６】１つの多層基板における回路素子（複数）の１つの可能な実装を示す図である。
【図７】１つのデュプレクサの電気的特性を、１つの第１のセット用に設定された動作周波数に対して示す図である。
【図８】１つの第２のセット用に設定された動作周波数を有する、図７によるデュプレクサの電気的特性を示す図である。
【００４５】
図１は、本発明によるデュプレクサＤＰＸの１つの実施形態の等価回路図を概略的に示し、この等価回路図では、中央の１つの回路コアＫが、実質的に、１つの送信ポートＴＸ，１つの受信ポートＲＸ，および１つの共通ポートＧＰの回路接続を実現している。ここでこのデュプレクサのこのコアＫは、第１のインダクタンス素子ＩＥ１および第２のインダクタンス素子ＩＥ２を備える。これら２つのインダクタンス素子のそれぞれの一端は１つの中央回路ノードＺＳＫで互いに回路接続されている。これらのインダクタンス素子の他の端部はそれぞれ、それぞれ対応したポートの信号経路のそれぞれの部分と回路接続されている。こうして第１のインダクタンス素子ＩＥ１は、第１の信号経路ＳＰ１を介して、送信ポートＴＸと回路接続されている。第２のインダクタンス素子ＩＥ２は、第２の信号経路ＳＰ２を介して、受信ポートＲＸと回路接続されている。第２の信号経路ＳＰ３は、上記の回路コアＫを共通ポートＧＰと接続している。この際第３の信号経路ＳＰ３は同様に、中央回路ノードＺＳＫと回路接続されている。第１の信号経路ＳＰ１は、第１のチューナブルなキャパシタンスＫＥ１を介してグラウンドと回路接続されている。第２の信号経路は、第２のチューナブルなキャパシタンスＫＥ２を介してグラウンドと回路接続されている。
【００４６】
２つの矢先を有する円弧の矢印は、上記の２つのインダクタンス素子ＩＥ１，ＩＥ２の回路コアＫにおける誘導的カップリングを表している。１つの具体的な回路素子においては、このデュプレクサＤＰＸの２つのインダクタンス素子ＩＥ１，ＩＥ２は、所望の、このデュプレクサＤＰＸの動作に必要なインダクタンスカップリングが得られるように、互いに相対的に配設されている。
【００４７】
図２は、このデュプレクサの挿入損失をそれぞれ対応する周波数帯域において形成するために、上記のチューナブルなキャパシタンス（複数）の上記のそれぞれ対応するインダクタンス素子（複数）との回路接続が、上記の回路コアにおいてどのように形成されるかを示している。こうして、送信周波数帯域における挿入損失を形成するために、上記の第１のチューナブルなキャパシタンス素子ＫＥ１および上記の第１のインダクタンス素子ＩＥ１から成る１つの第１の共振回路ＲＫ１は、グラウンドに対して１つの共振回路を形成する。このため上記の中央回路ノードＺＳＫは、同様にグラウンドと回路接続されている。
【００４８】
これと同様に、受信周波数帯域における挿入損失の特性を形成するために、上記の第２のインダクタンス素子および上記の第２のチューナブルなキャパシタンス素子は１つの共振回路を形成する。
【００４９】
図３は、上記の回路コアＫの動作を表し、ここではこのコアはサーキュレータとして構成されている。この回路コアＫにおける３つのインダクタンス素子は、中央で互いに回路接続されており、かつ誘導的に互いにカップリングされている。こうして具体的にはこれらのインダクタンス素子の各々は他の２つのインダクタンス素子の各々と誘導的にカップリングされている。共通ポートＧＰによって受信され、受信信号ポートＲＸにのみ伝送されなければならない受信信号は、時計方向に伝播する１つの部分信号と、反時計回りで伝播する１つの部分信号とに分割することができる。これら２つの部分信号は、上記の回路コアＫが上記の第２の信号経路によって上記の受信ポートへ回路接続されている部位で、好ましくは位相差が消失し、これよりこれらの部分信号は建設的に重畳される。これに対して上記の送信ポートでのこれらの部分信号の位相位置は、破壊的な重畳をもたらし、これよりこれらの受信信号は上記の送信ポートＴＸでこのデュプレクサを出て行くことができない。
【００５０】
同じことが送信信号（複数）に対しても起こり、これらの送信信号は、上記の送信ポートＴＸでこのデュプレクサへカップリングされ、上記の共通ポートＧＰで建設的に干渉し、これに対し上記の受信ポートＲＸでの破壊的干渉によって絶縁性が確保されている。
【００５１】
上記の２つのチューナブルなキャパシタンス素子のキャパシタンス値の選択によって、上記の相対的な位相位置は、このデュプレクサが異なる送信周波数で動作でき、かつ異なる受信周波数で動作できるように、周波数に依存して調整することができる。
【００５２】
図４は、本発明によるデュプレクサＤＰＸの１つの実施形態を示し、このデュプレクサでは、３つの信号経路の各々において、それぞれ１つの直列のキャパシタンス素子ＳＫＥと１つの直列のインダクタンス素子ＳＩＥとが互いに直列に回路接続されており、かつその信号経路に直列に回路接続されている。ここでこれらの直列のインダクタンス素子あるいはキャパシタンス素子の対称的配置は、必須なものではない。これら３つの信号経路はまとまって、１つの単一のインダクタンス素子またはキャパシタンス素子を備えてよく、この素子はこれらの３つの信号経路の１つに回路接続されている。これら３つの信号経路に分散された、２つのキャパシタンス素子または２つのインダクタンス素子をそれぞれ設けることも可能である。
【００５３】
具体的には、それぞれ対応する直列のインダクタンス素子ＳＩＥは、信号のデュプレクサへの伝送に用いられる導電体パターンによって実装されていてよい。
【００５４】
図５は１つの実施形態を示し、この実施形態では、追加的に上記の信号経路（複数）が、その外縁端部で、１つのキャパシタンス素子ＫＥおよび１つのインダクタンス素子ＩＥから成る１つの並列回路を介してグラウンドへ回路接続されている。
【００５５】
これにより外部の周辺回路へのこのデュプレクサのより良好なマッチング、具体的にはインピーダンスマッチングを可能とすることができる。
【００５６】
このグラウンドへ接続されたインダクタンス素子を介して、上記の共通ポートＧＰで、静電荷の放電に起因し得る信号もこうしてグラウンドへ逃がすことができ、こうして他の回路素子に悪影響を与えないようにされる。これよりこのインダクタンス素子は、ＥＳＤ保護素子として動作する。
【００５７】
図６は、回路素子（複数）を、パターニングされたメタライジングＳＭとして、１つの多層基板ＭＬＳに一体化する可能性を示している。このようにキャパシタンス素子ＫＥは、パターニングされたメタライジング面ＳＭＦによって形成されていてよい。インダクタンス素子は、直線的に実装されるか、またはループ形状で基板層（複数）を貫通して実装された貫通接続部ＤＫによって形成されていてよい。ここでこれらの様々な基板層は、誘電体層ＤＬによって形成されていてよく、これらの層の間にメタライジング層が配設されている。この多層基板ＭＬＳの上面に他の回路素子、たとえば大きなＱ値を有するコイルまたはキャパシタンス素子等のディスクリートな回路素子が配設されていてよい。これらの回路素子をこの多層基板ＭＬＳの上面で覆うための蓋Ｄが設けられていてよい。この多層基板ＭＬＳの下面に、接続面（複数）が設けられていてよく、これらの接続面を用いてこのデュプレクサは、１つのフロントエンド回路の一部として、１つの通信装置の１つの外部周辺回路と回路接続されている。
【００５８】
図７は、マトリックス要素Ｓ2,1，Ｓ3,2，Ｓ3,1の計算された値を示す。このように三角形で印をつけた曲線は、上記の送信ポートＴＸから上記の共通ポートＧＰへ伝播する送信信号の（Ｓ2,1）に対する挿入損失を示す。ここでこの送信帯域の中心周波数は、８８０．７１ＭＨｚに調整されている。この受信周波数帯域の中心周波数は、９３０．５９ＭＨｚに調整されている。このデュプレクサは、こうしてＦＤＤ（ＦＤＤ＝Frequency Division Duplexing＝Frequenz-Duplex）のバンド８の周波数で動作するように調整されている。ここでこの送信帯域における最も小さな挿入損失は０．１４１ｄＢとなっている。この受信帯域における最も小さな挿入損失は０．２９３ｄＢとなっている。ここで送信信号経路と受信信号経路との間の絶縁は、常に１２ｄＢより良くなっている。
【００５９】
図８は、ＦＤＤバンド１３の周波数に対してそれぞれ対応して計算された値を示す。ここでこの送信周波数（中心周波数７７７．２ＭＨｚ）は、この受信周波数帯域（中心周波数７５１．２７ＭＨｚ）の上側にある。この最小の挿入損失は、送信周波数帯域においては１．１７ｄＢであり、受信周波数帯域においては０．６５ｄＢである。
【００６０】
ここで図７および８は、同じデュプレクサの、異なる周波数帯域でのマッチングを示し、この際送信信号帯域および受信信号帯域の向きが互いに逆になっている。すなわちバンド８において送信周波数帯域が受信周波数帯域の下側にあると、バンド１３における送信周波数帯域は、受信周波数帯域の上側にある。
【００６１】
従来のチューナブルデュプレクサは、この際送信周波数および受信周波数の位置を入れ替えた周波数帯域で使用することおよび同時にこのように小さな挿入損失を示すことは殆ど不可能であった。
【００６２】
ここで本発明によるチューナブルデュプレクサは、上述、あるいは上記した実施形態（複数）に限定されない。上記の回路コアまたは信号経路（複数）に追加的な回路素子を有する、さらなる実施形態、またはその信号ポートにさらなるフィルタ回路が接続されているデュプレクサに同様に本発明に含まれる。
【符号の説明】
【００６３】
ＣＨ    ：  チップ
Ｄ      ：  蓋
ＤＫ    ：  貫通接続部
ＤＬ    ：  誘電体層
ＤＰＸ  ：  チューナブルデュプレクサ
ＧＰ    ：  共通ポート
ＩＥ    ：  インダクタンス素子
ＩＥ１  ：  第１のインダクタンス素子
ＩＥ２  ：  第２のインダクタンス素子
ＩＥ３  ：  第３のインダクタンス素子
Ｋ      ：  （回路）コア
ＫＥ    ：  キャパシタンス素子
ＫＥ１  ：  第１のチューナブルなキャパシタンス素子
ＫＥ２  ：  第２のチューナブルなキャパシタンス素子
ＭＬＳ  ：  多層基板
ＲＫ１  ：  第１の共振回路
ＲＸ    ：  受信ポート
ＳＩＥ  ：  直列のインダクタンス素子
ＳＫＥ  ：  直列のキャパシタンス素子
ＳＭ    ：  パターニングされたメタライジング
ＳＭＦ  ：  パターニングされたメタライジング面
ＳＰ１  ：  第１の信号経路
ＳＰ２  ：  第２の信号経路
ＳＰ３  ：  第３の信号経路
ＴＸ    ：  送信ポート
ＺＳＫ  ：  中央回路ノード
【図１】
0006401287.tif 000002
【図２】
0006401287.tif 000003
【図３】
0006401287.tif 000004
【図４】
0006401287.tif 000005
【図５】
0006401287.tif 000006
【図６】
0006401287.tif 000007
【図７】
0006401287.tif 000008
【図８】
0006401287.tif 000009