(57)【要約】  ライト電流回路（４２）は、ＤＶＤ（１６）上にデータを迅速に記録するためのレーザーダイオード（３４）に制御された電流を供給する。ライト電流回路（４２）の複数の電流源（６２）はレーザーダイオード（３４）に電流を供給する。各電流源（６２）は、ライト電流回路（４２）の電流制御レジスタ（５２）から単一出力信号を夫々取り込み、それはレーザーダイオード（３４）に特定量の電流を供給するために電流源（６２）を活性化又は非活性化させる。各電流源（６２）において、レーザーダイオード（３４）と直列接続されたＭＯＳＦＥＴ出力トランジスター（１４２）を通じてレーザーダイオード（３４）に電流が流れる。各電流源のＭＯＳＦＥＴ出力トランジスター（１４２）は、ライト電流回路（４２）に供給される電位で活性化されるＭＯＳＦＥＴ出力トランジスター（１４２）に従来使用されるゲート絶縁層より薄いゲート絶縁層を有する。
2010516012.tif 000002
【特許請求の範囲】
【請求項１】
デジタルビデオディスク（“ＤＶＤ”）（１６）を迅速に記録するように構成されたドライブ（１０）が備えるレーザーダイオード（３４）に、制御された電流を供給するように構成されたライト電流回路（４２）であって、当該ライト電流回路（４２）は、
ａ．当該ライト電流回路（４２）の動作を制御するためのライト制御デジタルデータであって前記レーザーダイオード（３４）に当該ライト電流回路（４２）が制御可能に供給する電流の量を特定するライト制御デジタルデータと、
ｂ．前記レーザーダイオード（３４）への電流の供給を制御し、これにより前記ＤＶＤ（１６）上に記録されるべきデジタルデータを特定するシリアルデジタルデータと
の両方に応答して作動し、
前記ライト制御デジタルデータと前記シリアルデジタルデータの両方は、前記ドライブ（１０）が備える制御プロセッサ（１４）から取り込まれ、当該ライト電流回路（４２）の動作は、それに印加される電位によって活性化され、当該ライト電流回路（４２）は、
複数の個別の電流源（６２）を備え、前記複数の電流源のそれぞれは、当該ライト電流回路（４２）が備える電流制御レジスタ（５８）から単一の出力信号を取り込み、前記出力信号は、
ａ．第１ステートにおいて、電流出力ライン（４８）を介してＭＯＳＦＥＴ出力トランジスター（１４２）と直列接続された前記レーザーダイオード（３４）に特定量の電流を前記ＭＯＳＦＥＴ出力トランジスター（１４２）を通じて供給するために前記取り込み電流源（６２）を活性化する場合と、
ｂ．第２ステートにおいて、前記電流出力ライン（４８）を介して前記レーザーダイオード（３４）に前記特定量の電流を前記ＭＯＳＦＥＴ出力トランジスター（１４２）を通じて供給するために前記取り込み電流源（６２）を非活性化する場合に、
前記電流制御レジスタ（５８）から前記電流源（６２）のそれぞれによってそれぞれ取り込まれ、
前記電流源（６２）のそれぞれが備える前記ＭＯＳＦＥＴ出力トランジスター（１４２）は、当該ライト電流回路（４２）に印加される電位によって活性化されるＭＯＳＦＥＴ出力トランジスター（１４２）に従来使用されるゲート絶縁層よりも薄いゲート絶縁層を有するライト電流回路（４２）。
【請求項２】
各電流源（６２）は、前記電流制御レジスタ（５８）から単一の出力信号を取り込むことに加えて、前記電流制御レジスタ（５８）から前記電流源（６２）によって取り込まれた前記単一の出力信号が前記第１ステートである場合、前記電流源（６２）のそれぞれが前記レーザーダイオード（３４）に供給する電流の量を制御する電流基準電圧信号を取り込み、
当該ライト電流回路（４２）は電圧基準回路を更に備え、前記電圧基準回路は、前記制御プロセッサ（１４）からのライト制御デジタルデータに応答して、前記電流基準電圧信号を制御し、前記電圧基準回路は、前記電流基準電圧信号の制御において、前記制御プロセッサ（１４）から取り込まれる前記ライト制御デジタルデータと前記レーザーダイオード（３４）に印加される電流との間の線形性を改善するために、前記レーザーダイオード（３４）の電気的特性を模擬する請求項１記載のライト電流回路（４２）。
【請求項３】
単一の電圧基準回路は、当該ライト電流回路（４２）が備える全ての電流源（６２）に前記電流基準電圧信号を供給する請求項２記載のライト電流回路（４２）。
【請求項４】
当該ライト電流回路（４２）が備える保護回路は、前記電流出力ライン（４８）に接続され、前記出力信号が前記第２ステートにある場合、前記ＭＯＳＦＥＴ出力トランジスター（１４２）に対する電圧が前記薄いゲート絶縁層に対して許容される電圧を超え得ないことを保証する請求項１記載のライト電流回路（４２）。
【請求項５】
前記保護回路が備える直列接続された１対の抵抗（４０２，４０４）間の接続点は、前記電流出力ライン（４８）に接続された請求項４記載のライト電流回路（４２）。
【請求項６】
前記電流源（６２）のそれぞれは、前記ＭＯＳＦＥＴ出力トランジスター（１４２）とカレントミラーの関係を有するもう一つのＭＯＳＦＥＴトランジスター（１１４）を備え、該ＭＯＳＦＥＴトランジスター（１１４）は、当該ライト電流回路（４２）に供給される電位によって活性化されるＭＯＳＦＥＴトランジスター（１１４）に従来使用されるゲート絶縁層よりも薄いゲート絶縁層を有する請求項１記載のライト電流回路（４２）。
【請求項７】
ドライブ（１０）が備えるレーザーダイオード（３４）に、制御された電流を供給するように構成されたライト電流回路（４２）を動作させる方法であって、前記ドライブ（１０）は、ＤＶＤ（１６）を迅速に記録するように構成され、前記ライト電流回路（４２）は、
ａ．前記ライト電流回路（４２）の動作を制御するためのライト制御デジタルデータであって、前記ライト電流回路（４２）が前記レーザーダイオード（３４）に制御可能に供給する電流量を特定するライト制御デジタルデータと、
ｂ．前記レーザーダイオード（３４）への電流の供給を制御し、これにより前記ＤＶＤ（１６）上に記録されるべきデジタルデータを特定するシリアルデジタルデータと
の両方に応答して作動し、
前記ライト制御デジタルデータと前記シリアルデジタルデータの両方は、前記ドライブ（１０）が備える制御プロセッサ（１４）から取り込まれ、前記ライト電流回路（４２）の動作は、それに印加される電位によって活性化され、当該方法は、
複数の個別の電流源（６２）を提供するステップを含み、前記複数の電流源のそれぞれは、前記ライト電流回路（４２）が備える電流制御レジスタ（５８）から単一の出力信号を取り込み、前記出力信号は、
ａ．第１ステートにおいて、電流出力ライン（４８）を介してＭＯＳＦＥＴ出力トランジスター（１４２）と直列に接続された前記レーザーダイオード（３４）に特定量の電流を前記ＭＯＳＦＥＴ出力トランジスター（１４２）を通じて供給するために前記取り込み電流源（６２）を活性化する場合と、
ｂ．第２ステートにおいて、前記電流出力ライン（４８）を介して前記レーザーダイオード（３４）に前記特定量の電流を前記ＭＯＳＦＥＴ出力トランジスター（１４２）を通じて供給するために前記取り込み電流源（６２）を非活性化する場合に、
前記電流制御レジスタ（５８）から前記電流源（６２）によってそれぞれ取り込まれ、
前記電流源（６２）のそれぞれが備える前記ＭＯＳＦＥＴ出力トランジスター（１４２）は、前記ライト電流回路（４２）に印加される電位によって活性化されるＭＯＳＦＥＴ出力トランジスター（１４２）に従来使用されるゲート絶縁層よりも薄いゲート絶縁層を有する方法。
【請求項８】
各電流源（６２）は、前記電流制御レジスタ（５８）から単一の出力信号を取り込むことに加えて、前記電流制御レジスタ（５８）から前記電流源（６２）によって取り込まれた前記単一の出力信号が前記第１ステートである場合、前記電流源（６２）のそれぞれが前記レーザーダイオード（３４）に供給する電流の量を制御する電流基準電圧信号を取り込み、
当該方法は、電圧基準回路を提供するステップを更に含み、前記電圧基準回路は、前記制御プロセッサ（１４）からのライト制御デジタルデータに応答して、前記電流基準電圧信号を制御し、前記電圧基準回路は、前記電流基準電圧信号の制御において、前記制御プロセッサ（１４）から取り込まれる前記ライト制御デジタルデータと前記レーザーダイオード（３４）に印加される電流との間の線形性を改善するために、前記レーザーダイオード（３４）の電気的特性を模擬する請求項７記載の方法。
【請求項９】
単一の電圧基準回路のみが、前記ライト電流回路（４２）が備える全ての電流源（６２）に前記電流基準電圧信号を供給するために備えられた請求項８記載の方法。
【請求項１０】
前記ライト電流回路（４２）に保護回路を備えるステップを更に含み、前記保護回路は、前記電流出力ライン（４８）に接続され、前記出力信号が前記第２ステートにある場合、前記ＭＯＳＦＥＴ出力トランジスター（１４２）に対する電圧が前記薄いゲート絶縁層に対して許容される電圧を超え得ないことを保証する請求項７記載の方法。
【請求項１１】
前記ライト電流回路が備える前記保護回路は、直列接続された１対の抵抗（４０２，４０４）間の接続点を備え、前記接続点は前記電流出力ライン（４８）に接続された請求項１０記載の方法。
【請求項１２】
前記ＭＯＳＦＥＴ出力トランジスター（１４２）とカレントミラーの関係を有するもう一つのＭＯＳＦＥＴトランジスター（１１４）を備えた前記複数の電流源（６２）のそれぞれを提供するステップを更に含み、前記ＭＯＳＦＥＴトランジスター（１１４）は、前記ライト電流回路（４２）に供給される電位によって活性化されるＭＯＳＦＥＴトランジスター（１１４）に従来使用されるゲート絶縁層よりも薄いゲート絶縁層を有する請求項７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、光デジタルデータ記録(optical digital data recording)に関し、更に詳しくは、デジタル・ビデオ・ディスク（“ＤＶＤ”）の迅速なライト(writing)を可能にする回路に関する。
【背景技術】
【０００２】
図１のブロック図は、一般参照文字１０によって示される従来技術によるドライブの選択された部分を示す。図１は、とりわけ、コンパクト・ディスク（“ＣＤ”）またはＤＶＤ上にデジタルデータを記録するように構成されたドライブ１０の部分を例示する。
【０００３】
ドライブ１０は、通常、デジタルコンピュータに組み込まれており、コンピュータバス１２を介して、そのデジタルコンピュータの他の部分とデジタルデータを交換する。この開示の目的上、ドライブ１０は、概念上、制御プロセッサ１４を備えるものとして把握されるが、ドライブ１０は、実際には、他の種々の異なる形式で構成されてもよい。ドライブ１０がコンピュータバス１２を介して取り込むコマンドに応答して、制御プロセッサ１４は、とりわけ、次のことを管理(supervise)する。
１．図１に矢印１８によって示される、ドライブ１０の中に収容されたＣＤまたはＤＶＤ１６の回転。
２．図１に矢印２６によって示される光サブシステム２２の動作。
【０００４】
光サブシステム２２は、レーザーダイオード３４によって発生された光の焦点を、トラック３８に沿って位置されるスポット３６に合わせ、このトラック３８は、ＣＤまたはＤＶＤ１６の表面を内側に向けて横切るように螺旋状に形成されている。ドライブ１０が、ＣＤまたはＤＶＤ１６にデジタルデータを記録する期間、および、ＣＤまたはＤＶＤ１６から記録データを先にリードする期間の両方において、制御プロセッサ１４は、ＣＤまたはＤＶＤ１６の回転と光サブシステム２２の動作を管理するために基本的には同じ方法で動作する。
【０００５】
ＣＤまたはＤＶＤ１６にデータを記録する場合、制御プロセッサ１４は、下記のデータを集積回路（“ＩＣ”）であるライト電流回路４２に供給するものとして理解される。
１．ライト制御バス４４を介したライト制御データ。
２．記録データバス４６に備えられるラインを介した、螺旋トラック３８に沿った記録のためのシリアルデータ。
【０００６】
次に、ライト電流回路４２は、電流出力ライン４８を介してレーザーダイオード３４に、制御された電流(controlled electrical current)を供給して、一時的に変化する光ビームを発生させ、この光ビームの焦点を光サブシステム２２がトラック３８上のスポット３６に合わせる。スポット３６での光のビームの衝突(impinging)によるＣＤまたはＤＶＤ１６の加熱はＣＤまたはＤＶＤ１６の物理的特性を変化させ、これにより、ライト電流回路４２が記録データバス４６を介して取り込むデジタルデータをトラック３８に沿って記録する。
【０００７】
ＣＤまたはＤＶＤ１６上への記録中に、レーザーダイオード３４によって発生される光のエネルギーは、ＣＤまたはＤＶＤ１６の物理的特性を変化させるのに必要とされる正確な温度にまでスポット３６でのＣＤまたはＤＶＤ１６を加熱するように制御されなければならない。従って、電流ライト電流回路４２がレーザーダイオード３４に供給する電流は、種々の異なる記録条件に応じて正確に制御されなければならず、その条件は下記の事柄を含む。
１．ドライブ１０にロードされる種々の異なるタイプのＣＤまたたＤＶＤ１６の物理的特性。
２．ＣＤまたはＤＶＤ１６が回転する速度。
３．螺旋トラック３８に沿ったスポット３６の位置。
【０００８】
図２の波形図は、ライト電流回路４２によってレーザーダイオード３４に供給される電流が、ＣＤまたはＤＶＤ１６上へのシングルビットのデジタルデータの記録中にどのように変化するかを示している。特定の記録条件に依存して、従来のドライブ１０では、１６ＸでＤＶＤ上に記録する場合のライト電流回路４２がレーザーダイオード３４に供給する電流は、時刻ｔ０での概ね５０ミリアンペア（“ｍａ”）の公称値から、時刻ｔ１での数１００ｍａに増加し、その時間間隔は概ね１ナノセカンドである。レーザーダイオード３４に供給される最大電流Ｉpは６０ｍａほどの大きさである。ダイオード３４に供給される電流は、過度に急速に増加し、または過剰にオーバーシュートし、そのような電流はＣＤまたはＤＶＤ１６を破壊するおそれがある。
【０００９】
一般に、作動中のレーザーダイオード３４の端子間の電圧は、このレーザーダイオードによって放射される光のパワーに依存して変化する。ＣＤおよびＤＶＤを記録するために使用されるレーザーダイオード３４について、典型的には、レーザーダイオード３４の端子間の電圧は１．７ボルト（“Ｖ”）と３．７Ｖの間である。
【００１０】
ＤＶＤ上にデジタルデータを記録するように構成されたライト電流回路４２と、ＣＤ上にデジタルデータを記録するように構成されたライト電流回路４２とに要求される大きな性能の違いは、ＤＶＤ上にライトされるスポット３６のサイズがより小さいことに起因している。ＤＶＤ上に記録されるスポット３６のサイズは、ＣＤ上に記録されるスポット３６のサイズの概ね７分の１である。従って、ＣＤまたはＤＶＤ１６の回転速度が同一であれば、ＣＤ上に記録する場合よりも、ＤＶＤ上に記録する場合には、データは７倍も速くライトされなければならない。対応して、同一の回転速度について、ＤＶＤ上にシングルビットのデジタルデータをライトする間に光ビームがスポット３６を加熱する区間(interval)は、ＣＤ上にデジタルデータをライトするための区間のほんの７分の１である。従って、類似した物理的特性を有する媒体について、レーザーダイオード３４によって発生される光のビームは、ＣＤ上にデジタルデータを記録するために使用される光のビームよりも７倍速くＤＶＤを加熱しなければならない。
【００１１】
代表的には、レーザダイオード３４に直接的に電流を供給するライト電流回路４２のその部分は、相補型の金属・酸化物・シリコン（“ＣＭＯＳ”）ＩＣ技術を使用して製造される。当業者に知られているように、ＣＭＯＳ ＩＣに供給可能な電圧は、ＣＭＯＳ ＩＣに備えられる金属・酸化物・シリコン（“ＭＯＳ”）電界効果トランジスタ（“ＦＥＴ”）の制御ゲートとこのＭＯＳＦＥＴの導電チャネルとの間に存在するＩＣのシリコン２酸化物（ＳｉＯ2）絶縁層の厚さに依存する。また、当業者に知られているように、ＭＯＳＦＥＴ構造における他の適切な変更とともにＭＯＳＦＥＴのＳｉＯ2絶縁層を薄くすることは、ＭＯＳＦＥＴの利得と動作速度を増加させるが、ＣＭＯＳ ＩＣに供給可能な最大電圧を低下させる。もし、ＭＯＳＦＥＴの制御ゲートと導電チャネルとの間に０．５ミクロン（μ）の厚さのＳｉＯ2絶縁層が存在するならば、ＩＣの動作は５．０Ｖ電位で活性化(energize)されてもよい。或いは、もし、ＭＯＳＦＥＴの制御ゲートと導電チャネルとの間に０．３３ミクロン（μ）の厚さのＳｉＯ2絶縁層が存在するならば、ＩＣの動作は、３．３Ｖ電位で活性化される。
【００１２】
薄いＳｉＯ2絶縁層に許容される値を超えた５．０Ｖのような電圧でＩＣの動作を活性化しつつＳｉＯ2絶縁層を薄くすることによりＭＯＳＦＥＴの性能を改善するために、下記のことが知られている。
１．より低い電源電圧を必要とする薄いＳｉＯ2絶縁層を用いて、１，０００，０００以上のゲートを有するマイクロプロセッサのようなＩＣのコアにＭＯＳＦＥＴを形成すること。
２．より厚いＳｉＯ2絶縁層を用いて、ＩＣのコアを囲むようにＭＯＳＦＥＴを形成し、これにより、より高い電源電圧に適合するＭＯＳＦＥＴを提供すること。
３．ＩＣのコアに電流を供給するためにＩＣに電圧レギュレータ回路を設け、高い電源電圧を、コアのＭＯＳＦＥＴに使用される薄いＳｉＯ2絶縁層に適合する低い電圧に低下させること。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、より迅速にデジタルデータをライトすることを可能とするライト電流回路を提供することである。
本発明の他の目的は、光記録装置のレーザーダイオードに円滑に変化する電流を供給するライト電流回路を提供することである。
本発明の他の目的は、光記録装置のレーザーダイオードに制御可能に電流を供給するライト電流回路を提供することである。
【課題を解決するための手段】
【００１４】
すなわち、本開示に係るライト電流回路は、ＤＶＤを迅速に記録するように構成されたドライブが備えるレーザーダイオードに、制御された電流を供給する。このライト電流回路は下記の両方のデータに応答して動作する。
ａ．このライト電流回路の動作を制御するためのライト制御デジタルデータ。
ｂ．レーザーダイオードへの電流の供給を制御するシリアルデジタルデータ。
【００１５】
上記ライト制御デジタルデータは、少なくともライト電流回路が制御可能にレーザーダイオードに供給する電流の量を特定する。上記シリアルデジタルデータは、ＤＶＤ上に記録されるべきデジタルデータを特定する。上記ライト制御デジタルデータ及びシリアルデジタルデータの両方は、ドライブが備える制御プロセッサから取り込まれる。ライト電流回路の動作は、それに印加される電位(electrical potential)によって活性化される。
【００１６】
ライト電流回路は、複数の別個の電流源を備える。これら電流源のそれぞれは、ライト電流回路が備える電流制御レジスタから単一の出力信号を取り込む。電流制御レジスタから電流源のそれぞれに取り込まれる上記出力信号は、第１ステートにある場合、レーザーダイオードに特定量の電流を供給するために電流源を活性化する。この電流源は、ＭＯＳＦＥＴ出力トランジスターとレーザーダイオードを直列に接続する電流出力ラインを介してレーザーダイオードに電流を供給する。電流源のそれぞれに取り込まれる出力信号が第２ステートにある場合、この電流源は、電流出力ラインを介してレーザーダイオードに特定量の電流を、ＭＯＳＦＥＴ出力トランジスターを通じて供給するために非活性化される。有利には、本開示に係る電流源のそれぞれに備えられたＭＯＳＦＥＴ出力トランジスターは、ライト電流回路に供給される電位によって活性化されるＭＯＳＦＥＴ出力トランジスターに従来使用されているゲート絶縁層よりも薄いゲート絶縁層を有する。
【００１７】
これら及び他の特徴、目的、および利点は、当業者であれば、種々の図面に例示された以下の好ましい実施形態の詳細な説明から明らかであり、理解できるであろう。
【図面の簡単な説明】
【００１８】
【図１】ＣＤまたはＤＶＤをライトするように構成された従来技術に係るドライブの選択された部分を示すブロック図である。
【図２】ライト電流回路がシングルビットのデジタルデータをライトする間にライト電流回路がレーザーダイオードに供給する電流を例示する波形図である。
【図３】ＩＣライト電流回路を示すブロック図である。
【図４】図３に示されるライト電流回路が備える電流源の一実施形態を示す出力段回路図である。
【図５】図３に示されるライト電流回路が備える電流源の他の実施形態を示す出力段回路図である。
【図６】図６Ａと図６Ｂとの間に存在する関係を示す図であり、これらの組合せを示す図である。
【図６Ａ】図３に示されるライト電流回路が備える電流源のための更に他の出力段回路図（一部）である。
【図６Ｂ】図３に示されるライト電流回路が備える電流源のための更に他の出力段回路図（他の一部）である。
【図７】図７Ａと図７Ｂとの間に存在する関係を示す図であり、これらの組合せを示す図である。
【図７Ａ】図３に示されるライト電流回路が備える電流源のための好ましい出力段回路図（一部）である。
【図７Ｂ】図３に示されるライト電流回路が備える電流源のための好ましい出力段回路図（他の一部）である。
【発明を実施するための形態】
【００１９】
図３のブロック図は、ＩＣに封入されるように構成されたライト電流回路４２を示す。図３に示される特定の実施形態では、ライト電流回路４２は、６個のサーモメーターコードレジスタ５２ａ−５２ｆを備える。ライト制御バス４４を介して、制御プロセッサ１４は、ライト電流回路４２がレーザーダイオード３４に供給する特定量の電流を特定する数値をサーモメーターコードレジスタ５２のそれぞれに格納する。デジタルデータの記録中に、サーモメーターコード伝送バス５６は、サーモメーターコードレジスタ５２ａ−５２ｆのうちの選択された１つから数値を取り込み、これをライト電流回路４２が電流制御レジスタ５８に格納する。記録データバス４６を介してライト電流回路４２に取り込まれるシリアルデジタルデータは、レーザーダイオード３４に特定の電流波形を供給するために、特定サーモメーターコードレジスタ５２が、それらの各数値をサーモメーターコード伝送バス５６に供給するシーケンスを特定する。従って、制御プロセッサ１４は、サーモメーターコードレジスタ５２ａ−５２ｆのうちの特定の１つを選択し、その数値を、特定のタイミングに合わせて開始するサーモメーターコード伝送バス５６に供給するために、記録データバス４６に含まれる信号ラインを介してデジタルデータを出力し、そして、その後、サーモメーターコードレジスタ５２ａ−５２ｆのうちの他の１つを選択し、その数値を、その後の特定のタイミングに合わせて開始するサーモメーターコード伝送バス５６に供給する。サーモメーターコードレジスタ５２ａ−５２ｆ、サーモメーターコード伝送バス５６、および電流制御レジスタ５８は、サーモメーターコード伝送バス５６を通して伝送される各一連の数値における全ビットが電流制御レジスタ５８に同時実施可能に格納されるように構成される。
【００２０】
ライト電流回路４２の例示的な実施形態では、６４個の別途の電流源６２は、そのうちの６個が図３には示されているが、電流制御レジスタ５８から出力信号を取り込む。電流制御レジスタ５８の出力信号は、サーモメーターコードの数値によって特定されて電流制御レジスタ５８に存在し、電流出力ライン４８にそれらの組合せ電流を供給する個々の電流源６２を活性化または非活性化する。このように、デジタルデータの各ビットの記録中に、電流制御レジスタ５８は、一連のサーモメーターコード数値を取り込んで格納し、この一連のサーモメーターコード数値は、制御プロセッサ１４によってライト電流回路４２にロードされたデータで特定される固有の波形を有する電流をレーザーダイオード３４に対してライト電流回路４２に供給させるものである。
【００２１】
各電流源６２は、図４の回路図に示されるタイプの出力段を備えてもよい。各電流源６２は、ボルテージ・コモン・カソード（“ＶＣＣ”）およびグランド（“ＶＥＥ”）電源をそれぞれＶＣＣ電源ライン１０２およびＶＥＥ電源ライン１０４を介して取り込む。好ましくは、概ね５．０Ｖの電圧が、ＶＥＥ電源ライン１０４とＶＣＣ電源ライン１０２との間に存在する。
【００２２】
また、各電流源６２は、調整可能な電流基準電圧信号ＶＧ＿ＩＲＥＦを電流基準信号ライン１０６を介して取り込み、この電流基準電圧信号ＶＧ＿ＩＲＥＦはＩＣが備える電圧基準回路によって供給され、それは何れの図面にも示されていない。制御プロセッサ１４によって電気基準回路に供給されるデータは、ＶＧ＿ＩＲＥＦ信号の電圧を制御する。電流制御レジスタ５８における各ビットは、ＤＲＶ信号ライン１０８を介して、ライト電流回路４２が備える電流源６２のそれぞれに単一のオン−オフ・デジタル信号を供給する。
【００２３】
前述したように、電流源６２は、好ましくは、ＣＭＯＳ ＩＣ技術を使用して製造される。ＣＭＯＳ ＩＣを設計する技術分野の当業者に知られているように、このようなＩＣは、Ｎ−ＭＯＳとＰ−ＭＯＳ ＦＥＴトランジスターの両方を備える。図４に示されたＣＭＯＳ ＩＣについて、Ｎ−ＭＯＳ ＦＥＴトランジスターは、好ましくは、ｐ型不純物を含むシリコン半導体基板上に直接的に形成される。或いは、Ｐ−ＭＯＳ ＦＥＴトランジスターは、ＣＭＯＳ ＩＣ製造中にｐ型基板にｎ型不純物を添加することにより形成される半導体材料のウェルに形成される。従って、ＣＭＯＳ ＩＣにおけるＰ−ＭＯＳ ＦＥＴトランジスターのためのウェルの形成に使用される不純物材料は、ＩＣのシリコン半導体基板の不純物材料に対して相補型である。このタイプのＣＭＯＳ ＩＣについて、Ｐ−ＭＯＳ ＦＥＴトランジスターを形成するためのｐ型シリコン半導体基板に形成されるｎ型半導体材料のウェルは、しばしば、ｎ−ウェルと称される。
【００２４】
各電流源６２内部で、Ｎ−ＭＯＳトランジスター１１２のゲートには、電流基準信号ライン１０６上に存在する電圧信号ＶＧ＿ＩＲＥＦが与えられる。Ｎ−ＭＯＳトランジスター１１２のソース及び基板はＶＥＥ電源ライン１０４に接続される。Ｎ−ＭＯＳトランジスター１１２のドレインは、Ｐ−ＭＯＳトランジスター１１４のドレインに接続される。Ｐ−ＭＯＳトランジスター１１４のソース及びｎ−ウェルはＶＣＣ電源ライン１０２に接続される。Ｎ−ＭＯＳトランジスター１１２のドレインとＰ−ＭＯＳトランジスター１１４のドレインの両方は、Ｐ−ＭＯＳトランジスター１１６のゲートに接続される。Ｐ−ＭＯＳトランジスター１１６のソースはＰ−ＭＯＳトランジスター１１４のゲートとＰ−ＭＯＳトランジスター１１８のドレインの両方に接続される。Ｐ−ＭＯＳトランジスター１１８のゲートはＶＥＥ電源ライン１０４に接続され、Ｐ−ＭＯＳトランジスター１１８のソースと、Ｐ−ＭＯＳトランジスター１１８，１１６の両方のｎ−ウェルは、ＶＣＣ電源ライン１０２に接続される。Ｐ−ＭＯＳトランジスター１１６のドレインは、Ｎ−ＭＯＳトランジスター１２２のドレインに接続される。Ｎ−ＭＯＳトランジスター１２２のゲートはＶＣＣ電源ライン１０２に接続され、Ｎ−ＭＯＳトランジスター１２２のソース及び基板はＶＥＥ電源ライン１０４に接続される。
【００２５】
Ｎ−ＭＯＳトランジスター１１２のゲートに印加される電流基準電圧信号ＶＧ＿ＩＲＥＦを用いてこのように構成した場合、Ｎ−ＭＯＳトランジスター１１２は、ＶＣＣ電源ライン１０２からＰ−ＭＯＳトランジスター１１４を通じて流れる電流について定電流シンク(constant current sink)として動作する。直列接続されたＰ−ＭＯＳトランジスター１１４およびＮ−ＭＯＳトランジスター１１２は、直列接続されたＰ−ＭＯＳトランジスター１１８、Ｐ−ＭＯＳトランジスター１１６、およびＮ−ＭＯＳトランジスター１２２と共に、直列接続されたＮ−ＭＯＳトランジスター１１２およびＰ−ＭＯＳトランジスター１１４のドレインとＰ−ＭＯＳトランジスター１１６のゲートでの一定基準電圧ＶREFを確立する。Ｐ−ＭＯＳトランジスター１１４のゲートに対するＰ−ＭＯＳトランジスター１１６のソースの接続は、基準電圧ＶREFを制御し安定化するためのフィードバック回路を確立する。
【００２６】
一定の基準電圧ＶREFは、Ｐ−ＭＯＳトランジスター１１６のゲートに印加されることに加えて、Ｐ−ＭＯＳトランジスター１３２のゲートにも印加される。Ｐ−ＭＯＳトランジスター１３２のソースは、Ｐ−ＭＯＳトランジスター１３４のドレインに接続される。Ｐ−ＭＯＳトランジスター１３４のゲートは、ＶＥＥ電源ライン１０４に接続され、Ｐ−ＭＯＳトランジスター１３４のソースとＰ−ＭＯＳトランジスター１３４，１３２のｎ−ウェルはＶＣＣ電源ライン１０２に接続される。Ｐ−ＭＯＳトランジスター１３２のドレインはＮ−ＭＯＳトランジスター１３６のドレインに接続される。Ｎ−ＭＯＳトランジスター１３６のゲートはＤＲＶ信号ライン１０８に接続され、Ｎ−ＭＯＳトランジスター１３６のソース及び基板は、ＶＥＥ電源ライン１０４に接続される。
【００２７】
このように構成した場合、電流制御レジスタ５８におけるビットのうちの１つによってＤＲＶ信号ライン１０８に印加されるオン−オフ・デジタル信号がＮ−ＭＯＳトランジスター１３６をオンさせると、電流が、直列接続されたＰ−ＭＯＳトランジスター１３４，１３２およびＮ−ＭＯＳトランジスター１３６を通じて流れる。逆に、電流制御レジスタ５８におおけるビットのうちの１つによってＤＲＶ信号ライン１０８に印加されるオン−オフ・デジタル信号がＮ−ＭＯＳトランジスター１３６をオフさせると、直列接続されたＰ−ＭＯＳトランジスター１３４，１３２およびＮ−ＭＯＳトランジスター１３６を通じて電流が流れなくなる。
【００２８】
また、これまでに説明した構成で配置すれば、Ｐ−ＭＯＳトランジスター１１８とＰ−ＭＯＳトランジスター１３４はカレントミラーの関係となり、また、Ｐ−ＭＯＳトランジスター１１６とＰ−ＭＯＳトランジスター１３２もカレントミラーの関係となる。カレントミラーの関係で１対のＭＯＳトランジスターを配置することは、この２つのトランジスターのサイズ比に基づいて１対のトランジスターを通って流れる電流の比を設定することを可能とする。これまでに述べた構成について、Ｐ−ＭＯＳトランジスター１１６，１３２のサイズ比は、好ましくは、Ｐ−ＭＯＳトランジスター１１８，１３４のサイズ比と同じであり、従って、Ｐ−ＭＯＳトランジスター１１６，１３２のゲート−ソース間電圧Ｖgsは等しい。同一の電圧Ｖrefが、Ｐ−ＭＯＳトランジスター１１６，１３２のゲートに現れ、好ましくは、Ｐ−ＭＯＳトランジスター１１８，１３４のサイズ比が、Ｐ−ＭＯＳトランジスター１１６，１３２のサイズ比と同一であるので、従ってＰ−ＭＯＳトランジスター１１６，１３２の各ソースの電圧が同じになる。
【００２９】
また、直列接続されたＰ−ＭＯＳトランジスター１３４，１３２のドレイン及びソースは、両方とも、Ｐ−ＭＯＳトランジスター１３８のドレインとＰ−ＭＯＳトランジスター１４２のゲートに接続される。Ｐ−ＭＯＳトランジスター１３８，１４２の両方のソースとｎ−ウェルはＶＣＣ電源ライン１０２に接続される。Ｐ−ＭＯＳトランジスター１４２のドレインは電流出力ライン４８に接続される。Ｎ−ＭＯＳトランジスター１３６と同様に、Ｐ−ＭＯＳトランジスター１３２のゲートはＤＲＶ信号ライン１０８に接続される。
【００３０】
このように構成すれば、電流制御レジスタ５８におけるビットのうちの１つによってＤＲＶ信号ライン１０８に印加されるオン−オフ・デジタル信号がＰ−ＭＯＳトランジスター１３８をオンさせ、同時にＮ−ＭＯＳトランジスター１３６をオフさせた場合、Ｐ−ＭＯＳトランジスター１４２のゲートの電圧は、ＶＣＣ電源ライン１０２上に現れる電圧になり、即ち、Ｐ−ＭＯＳトランジスター１４２のソースの電圧と同じになり、Ｐ−ＭＯＳトランジスター１４２を通じてＶＣＣ電源ライン１０２から電流出力ライン４８に電流は流れない。逆に、電流制御レジスタ５８におけるビットのうちの１つによってＤＲＶ信号ライン１０８に印加されるオン−オフ・デジタル信号がＰ−ＭＯＳトランジスター１３８をオフさせ、同時にＮ−ＭＯＳトランジスター１３６をオフさせた場合、Ｐ−ＭＯＳトランジスター１４２のゲートの電圧は、Ｐ−ＭＯＳトランジスター１１６，１３２のソースの電圧になり、そして、Ｐ−ＭＯＳトランジスター１４２を通じてＶＣＣ電源ライン１０２から電流出力ライン４８に電流が流れる。図４に示される回路の動作中に、Ｎ−ＭＯＳトランジスター１２２は、Ｐ−ＭＯＳトランジスター１１６，１３２のドレイン間の電圧をバランスさせ、Ｐ−ＭＯＳトランジスター１３８がオフし、Ｎ−ＭＯＳトランジスター１３６がオンする間にＰ−ＭＯＳトランジスター１１４，１４２のゲートの各電圧が同じになるように作動する。また、Ｐ−ＭＯＳトランジスター１３８がオフし、Ｎ−ＭＯＳトランジスター１３６がオフする間に、Ｎ−ＭＯＳトランジスター１１２のゲートに印加される電流基準電圧信号ＶＧ＿ＩＲＥＦは、電流源６２が電流出力ライン４８を介してレーザーダイオード３４に供給する電流の量を制御する。
【００３１】
また、図４に示すような構成で配置した場合、１対のＰ−ＭＯＳトランジスター１１４，１４２はカレントミラーの関係にある。従って、Ｐ−ＭＯＳトランジスター１１４，１４２を通じて流れる電流の比は、Ｐ−ＭＯＳトランジスター１１４，１４２のサイズ比で決定される。このように、電流制御レジスタ５８におけるビットが、ライト電流回路４２の電流源６２のそれぞれが備えるＰ−ＭＯＳトランジスター１４２をオンさせる場合、Ｐ−ＭＯＳトランジスター１１４，１４２のサイズ比は、電流源６２のそれぞれが電流出力ライン４８に供給する電流の量を決定する。
【００３２】
各電流源６２は、図４に示されるタイプの出力段を備えてもよいが、ライト電流回路４２が備える電流源６２のそれぞれは、図５の回路図に示されるタイプの出力段であってもよい。図４に示された電流源６２と共通する図５に示された要素には、ダッシュ（’）表示によって区別された同一の参照番号が付されている。
【００３３】
図５に示された出力段は、図４に示される電流基準電圧信号ＶＧ＿ＩＲＥＦと類似するＮ−ＭＯＳ電流基準信号ライン２０６を介した調整可能な電流基準信号(VREFN; Voltage Reference Negative)を取り込む点で、図４に示される出力段と類似している。しかしながら、図５に示される出力段は、Ｐ−ＭＯＳ電流基準信号ライン２０８を介して調整可能な電流基準信号(VREFP; Voltage Reference)を取り込む点で、図４に示される出力段と異なる。図５に示される出力段においては、Ｐ−ＭＯＳトランジスター１１８’のゲートとＰ−ＭＯＳトランジスター１３４’のゲートの両方には、図４に示される出力段におけるようにＶＥＥ電源ライン１０４に接続されるよりも、電流基準信号ＶＲＥＦＰが印加される。何れの図面にも示されていないが、ＩＣが備える相補電圧基準回路は、ライト電流回路４２が備える電流源６２のそれぞれに電流基準信号ＶＲＥＦＮおよびＶＲＥＦＰを供給する。図４に示される出力段と同様に、制御プロセッサ１４によって相補電圧基準回路に供給されるデータは、ＶＲＥＦＮ及びＶＲＥＦＰ信号の電圧を制御する。
【００３４】
さらに、図５に示された出力段は、Ｎ−ＭＯＳトランジスター１１２’のソースとＶＥＥ電源ライン１０４’との間に接続された第１抵抗２１２を備える点で、図４に示されたものと異なる。また、第２抵抗２１４が、Ｐ−ＭＯＳトランジスター１４２’のｎ−ウェルとＶＣＣ電源ライン１０２’との間に接続される。そして、図５に示された出力段は、第３抵抗２２２およびキャパシタ２２４を備えることで、図４に示されたものと異なり、これら第３抵抗２２２およびキャパシタ２２４は、ＶＣＣ電源ライン１０２’と、Ｎ−ＭＯＳトランジスター１１２’およびＰ−ＭＯＳトランジスター１１４’の各ドレイン並びにＰ−ＭＯＳトランジスター１１６’およびＰ−ＭＯＳトランジスター１３２’の各ゲートの接続点との間に直列接続される。抵抗２１２，２１４，２２２は概ね１００オームであり、キャパシタ２２４は概ね５ピコファラッドである。
【００３５】
Ｐ−ＭＯＳトランジスター１１８’およびＰ−ＭＯＳトランジスター１３４’の動作を制御するための電流基準信号ＶＲＥＦＰを付加することは、電圧ＶＲＥＦＰを変えることによりＰ−ＭＯＳトランジスター１４２’によって電流出力ライン４８に印加される充電電流を調整することを可能にする。このように、電流源６２によって供給される電力レベルとは無関係に、初期状態でＮ−ＭＯＳトランジスター１３６がオンし、初期状態でＰ−ＭＯＳトランジスター１３８がオフした場合、ライト電流回路が、レーザーダイオード３４に供給される電流について同一の立ち上がり時間と同一のオーバーシュートを提供することが可能になる。Ｐ−ＭＯＳトランジスター１４２のソースとｎ−ウェルとの間の固有の寄生キャパシタンスと組み合わせて、抵抗２１４は、電流源６２の出力に組み込みローパスフィルタを形成する。電流源６２の出力での上記組み込みローパスフィルタの存在は、Ｐ−ＭＯＳトランジスター１４２が電流出力ライン４８に供給する電流におけるオーバーシュートとアンダーシュートを低減させる傾向がある。そして、直列接続された抵抗２２２とキャパシタ２２４の付加は、Ｐ−ＭＯＳトランジスター１１４’およびＰ−ＭＯＳトランジスター１１６’によって構成されるフィードバック回路が高速スイッチング時に発振する可能性を低減する。
【００３６】
各電流源６２は、図４に示されるタイプの出力段、または図５に示されるタイプの出力段の何れかを備えるが、それに代えて、ライト電流回路４２の電流源６２のそれぞれは、図６Ａおよび図６Ｂの回路図に示されるタイプの出力段を備えてもよい。図１−５の例と共通する図６Ａおよび図６Ｂに示されるこれらの要素には、ダブルダッシュ（’’）によって区別された同一の参照数字が付されている。
【００３７】
最初に図６Ｂを参照すると、図６Ａおよび図６Ｂに示された出力段は、図４および図５に示されたＭＯＳトランジスター１１２，１１４，１１６，１１８，１２２，１３２，１３４，１３６，１３８，１４２の全てを備えることが明らかである。また、ＭＯＳトランジスター１１２’’，１１４’’，１１６’’，１１８’’，１２２’’，１３２’’，１３４’’，１３６’’，１３８’’，１４２’’の全ての基板、ｎ−ウェル、ソース、ゲート、ドレインは、それぞれ、下記の点を除けば、図５に示すように接続される。
１．図６Ａおよび図６Ｂに示された出力段は抵抗２１２を省いており、従ってＮ−ＭＯＳトランジスター１１２’’のソースは、ＶＥＥ電源ライン１０４’’に直接的に接続される。
２．Ｐ−ＭＯＳトランジスター１１６’’，１３２’’の各ｎ−ウェルは、ＶＣＣ電源ライン１０２’’には接続されず、これらのトランジスターの各ソースに接続される。
【００３８】
また、図６Ａおよび図６Ｂに示される出力段は、Ｐ−ＭＯＳトランジスター１４２’’の基板とそのドレインとの間に存在する寄生キャパシタンス３０２を表記している点で、図５のものと異なる。また、図６Ａおよび図６Ｂの例は、下記の物理的特性に起因して本来的に存在するインダクタンス３０４とレーザーダイオード３４’’を表記している点でも、図５のものと異なる。
１．プリント回路基板へのＩＣリードのボンディングの物理的特性。
２．それぞれレーザーダイオード３４’’にＩＣのリードを接続し、レーザーダイオード３４’’をＶＥＥ電源ライン１０４’’に接続するプリント回路基板のトレースの物理的特性。
３．レーザーダイオード３４’’自体の物理的特性。
【００３９】
最後に、図５との組合せることにより、図６Ａは、それぞれ次の要素を介して電流基準信号ＶＲＥＦＮおよびＶＲＥＦＰを供給する出力回路に対する相補電圧基準回路を示す。
１．電流基準信号ＶＲＥＦＮは、Ｎ−ＭＯＳ電流基準信号ライン２０６’’を介してＮ−ＭＯＳトランジスター１１２’’のゲートに与えられる。
２．電流基準信号ＶＲＥＦＰは、Ｐ−ＭＯＳ電流基準信号ライン２０８’’を介してＰ−ＭＯＳトランジスター１１８’’，１３４’’のゲートに与えられる。
好ましくは、ライト電流回路４２は、複数の電流源６２で共有される単一の相補電圧基準のみを含む。
【００４０】
図６Ａに示される相補電圧基準は、次のものを備える。
１．電流基準信号ＶＲＥＦＮを生成する入力バッファ増幅器３１２。
２．レーザーダイオードシミュレータ回路。
３．電流基準信号ＶＲＥＦＰを生成する正バイアス発生回路。
【００４１】
増幅器３１２の非反転入力３１４は、制御プロセッサ１４によってライト電流回路４２に供給されるデータに応答して、何れの図面にも示されていないデジタル−アナログ変換器（“ＤＡＣ”）によって生成されるセットポイント(set-point)電圧Ｖsetを取り込む。
【００４２】
増幅器の出力３１６は、Ｎ−ＭＯＳ電流基準信号ライン２０６’’を介してＮ−ＭＯＳトランジスター１１２’’のゲートにＶＲＥＦＮ信号を供給すると共に、Ｎ−ＭＯＳトランジスター３２２とＮ−ＭＯＳトランジスター３２４の各ゲートにも供給する。Ｎ−ＭＯＳトランジスター３２２，３２４のそれぞれのソースおよび基板はＶＥＥ電源ライン１０４’’に接続される。Ｎ−ＭＯＳトランジスター３２２のドレインはＰ−ＭＯＳトランジスター３２６のドレインに接続される。Ｐ−ＭＯＳトランジスター３２６のソース及びｎ−ウェルは、ＶＣＣ電源ライン１０２’’に接続される。Ｎ−ＭＯＳトランジスター３２２のドレインとＰ−ＭＯＳトランジスター３２６のドレインは、両方ともＰ−ＭＯＳトランジスター３２８のゲートに接続される。Ｐ−ＭＯＳトランジスター３２８のソースは、このトランジスターのｎ−ウェルと、Ｐ−ＭＯＳトランジスター３３２のドレインと、Ｐ−ＭＯＳトランジスター３２６のゲートと、Ｐ−ＭＯＳトランジスター３３４のゲートに接続される。Ｐ−ＭＯＳトランジスター３３２，３３４のそれぞれのソース及びｎ−ウェルはＶＣＣ電源ライン１０２’’に接続される。Ｐ−ＭＯＳトランジスター３２８のドレインは、Ｎ−ＭＯＳトランジスター３３６のドレインに接続される。Ｎ−ＭＯＳトランジスター３３６のソース及び基板はＶＥＥ電源ライン１０４’’に接続される。Ｎ−ＭＯＳトランジスター３３６のゲートはＶＣＣ電源ライン１０２’’に接続される。
【００４３】
Ｎ−ＭＯＳトランジスター３２４のドレインは、Ｐ−ＭＯＳ電流基準信号ライン２０８’’を介して、Ｐ−ＭＯＳトランジスター３４２のドレイン及びゲートと、Ｐ−ＭＯＳトランジスター３３２のゲートと、図６Ｂに示されるＰ−ＭＯＳトランジスター１１８，１３４のゲートに接続される。２００Ωから５００Ωの範囲の抵抗３４４は、ＶＣＣ電源ライン１０２”とＰ−ＭＯＳトランジスター３４２のソースとの間に接続され、Ｐ−ＭＯＳトランジスター３４２のｎ−ウェルはＶＣＣ電源ライン１０２”に直接的に接続される。
【００４４】
Ｐ−ＭＯＳトランジスター３３４のドレインは、Ｎ−ＭＯＳトランジスター３５２のドレイン及びゲートに接続される。抵抗３５４は、レーザーダイオード３４’’の抵抗R354=(I34”×R34”)/I354を模擬するものであり、ＶＥＥ電源ライン１０４’’とＮ−ＭＯＳトランジスター３５２のソースとの間に接続され、このＮ−ＭＯＳトランジスター３５２のソースは増幅器３１２の反転入力３５６に接続されている。
【００４５】
図６Ａに示されるように接続すると、Ｎ−ＭＯＳトランジスター３５２はＭＯＳダイオードを形成する。増幅器３１２の出力３１６からの信号は、バイアス発生回路（Ｎ−ＭＯＳトランジスター３２２，３２４，３３６と、Ｐ−ＭＯＳトランジスター３２６，３２８，３３２，３４２と、抵抗３４４から構成される）に供給され、Ｐ−ＭＯＳトランジスター３４４のゲートにＶＲＥＦＰ信号を発生させる。Ｐ−ＭＯＳトランジスター１４２’’がレーザーダイオード３４’’に電流を供給する間にＰ−ＭＯＳトランジスター１４２’’のゲートに印加される電圧はＶＲＥＦＰ信号の電圧に等しい。従って、Ｐ−ＭＯＳトランジスター１４２’’，３３４はカレントミラーを形成し、その精度は、Ｐ−ＭＯＳトランジスター１４２’’，３３４の各ドレインの電圧の類似度(similarity)によって決定される。レーザーダイオードシミュレータ（Ｎ−ＭＯＳトランジスター３５２および抵抗３５４から構成される）は、レーザーダイオード３４’’の電気的特性を模擬する。従って、Ｐ−ＭＯＳトランジスター１４２’’，３３４のドレインの電圧は概ね等しい。制御電圧Ｖsetと抵抗３５４の端子間電圧（抵抗３５４を通じて流れる電流に比例する）との間の正確な電圧バッファ(voltage buffer)と共に、レーザーダイオード３４’’とレーザーダイオードシミュレータとの間の正確なカレントミラーを確立することは、レーザダイオード３４’’を通じて流れる電流と制御電圧Ｖsetとの間の極めて良好な線形性をもたらす。
【００４６】
前述したように、レーザーダイオード３４’’に供給される電流は、過度に急速に増加し、または過剰にオーバーシュートし、ＣＤまたはＤＶＤ１６を破壊するおそれがある。ＣＤまたはＤＶＤ１６を破壊する可能性を低減するために、図６Ａおよび図６Ｂに示される出力段は、図６Ｂに示されるオーバーシュート制御回路を備える。このオーバーシュート制御回路は、そのソースおよび基板がＶＥＥ電源ライン１０４’’に接続されたＮ−ＭＯＳトランジスター３７２を備える。Ｎ−ＭＯＳトランジスター３７２のドレインは、Ｐ−ＭＯＳトランジスター３７４のドレインに接続される。Ｐ−ＭＯＳトランジスター３７４のソースは、そのトランジスターのｎ−ウェルに接続されると共に、Ｐ−ＭＯＳトランジスター３７６，３７８の各ドレインに接続される。Ｐ−ＭＯＳトランジスター３７６，３７８のＰ−ＭＯＳトランジスターの各ソースおよびｎ−ウェルはＶＣＣ電源ライン１０２’’に接続される。ＤＲＶバー信号、即ちＤＲＶ信号の論理反転信号は、ＤＲＶバー信号ライン３８２を介して、Ｎ−ＭＯＳトランジスター３７２およびＰ−ＭＯＳトランジスター３７８の各ゲートに印加される。Ｐ−ＭＯＳトランジスター３７６のゲートには、Ｐ−ＭＯＳ電流基準信号ライン２０８’’を介して電流基準信号ＶＲＥＦＰが与えられる。Ｐ−ＭＯＳトランジスター３７４のゲートは、Ｐ−ＭＯＳトランジスター１１６’’，１３２”のゲートに接続されると共に、Ｎ−ＭＯＳトランジスター１１２’’およびＰ−ＭＯＳトランジスター１１４”のドレインに接続される。
【００４７】
上述のように接続すると、一つの寄生キャパシタ３８４が、Ｐ−ＭＯＳトランジスター３７４のソースとゲートとの間に存在し、もう一つの寄生キャパシタ３８６が、Ｐ−ＭＯＳトランジスター３７４のドレインとゲートとの間に存在する。対応して、一つの寄生キャパシタ１８４が、Ｐ−ＭＯＳトランジスター１３２’’のソースとゲートとの間に存在し、もう一つの寄生キャパシタ１８６が、Ｐ−ＭＯＳトランジスター１３２”のドレインとゲートとの間に存在する。寄生キャパシタ３８４，３８６は、ＤＲＶバー信号に生じるスイッチング遷移をＰ−ＭＯＳトランジスター１１６’’，１３２’’のゲートにカップリングにより戻し、それを通して、Ｐ−ＭＯＳトランジスター１４２’’のゲートに印加される信号に影響を与える。Ｐ−ＭＯＳトランジスター１１６’’，１３２’’のゲートに戻されるカップリング・スイッチング遷移は、レーザーダイオード３４’’に印加される電流にオーバーシュートを生じさせる寄生キャパシタ１８４，１８６のカップリングの影響を補償する。寄生キャパシタ３８４，３８６によりレーザーダイオード３４’’に電流出力ライン４８’’を介して印加される電圧におけるオーバーシュートを制御するためには、ＤＲＶおよびＤＲＶバー信号がステートを変えるシーケンスは極めて重要であることに注意すべきである。具体的には、ＤＲＶバー信号がステートを変える前に、ＤＲＶ信号がステートを変えなければならない。また、出力電流依存の電流基準信号ＶＲＥＦＰをＰ−ＭＯＳ電流基準信号ライン２０８’’を介してＰ−ＭＯＳトランジスター１１８，１３４およびＰ−ＭＯＳトランジスター３７６のゲートに印加することは、レーザーダイオード３４’’を通じて流れる電流の広範囲にわたってオーバーシュートを制御するのに役立つ。また、ＶＣＣ電源ライン１０２’’とＰ−ＭＯＳトランジスター１４２’’のｎ−ウェルとの間に接続された抵抗２１４’’の存在は、キャパシタンス３０２およびインダクタンス３０４により形成される直列共振回路のＱを低下させることによりオーバーシュートの制御に寄与する。
【００４８】
各電流源６２は、図４または図５または図６Ａおよび図６Ｂに示されるタイプの出力段を備えてもよく、好ましくは、電流源６２のそれぞれは、図７Ａおよび図７Ｂの回路図に示されるタイプの出力段を備えてもよい。図７Ａおよび図７Ｂに示されるこれらの要素は、図１−６の例と共通し、トリプルダッシュ（’’’）によって区別された同一の参照数字が付されている。
【００４９】
前述したように、Ｐ−ＭＯＳトランジスター１４２’’’と直列接続されたＣＤおよびＤＶＤを記録するために使用されるレーザーダイオード３４’’’の端子間の動作電圧は、典型的には、１．７Ｖと３．７Ｖの間である。従って、５．０Ｖ電位で活性化されるＩＣの通常動作では、図７Ｂに示されるＰ−ＭＯＳトランジスター１４２’’’に対する電圧は、レーザーダイオード３４’’’での電圧ドロップにより３．５Ｖを決して超えないので、Ｐ−ＭＯＳトランジスター１４２’’’のゲートをチャネルから絶縁するＳｉＯ2層は、５．０Ｖ電位で動作が活性化されるＩＣが備えるＭＯＳＦＥＴに通常必要とされる厚さよりも薄くすることができる。前述したように、Ｐ−ＭＯＳトランジスター１４２’’’に薄い絶縁層を使用することは、ＭＯＳＦＥＴの利得と速度を増加させる。
【００５０】
しかしながら、もし、Ｐ−ＭＯＳトランジスター１４２’’’が、Ｐ−ＭＯＳトランジスター１４２’’’に印加される最大電圧で許容される薄いＳｉＯ2絶縁層を用いて製造されるとすれば、図７Ａおよび図７Ｂに示される電流源６２’’’が適切に動作するには、Ｐ−ＭＯＳトランジスター１１４’’’、Ｐ−ＭＯＳトランジスター３２６’’’、およびＰ−ＭＯＳトランジスター３３４’’’も薄いＳｉＯ2絶縁層を用いて製造する必要がある。しかしながら、Ｐ−ＭＯＳトランジスター１１４’’’，３２６’’’，３３４’’’は、レーザーダイオード３４と直列に接続されていないので、もし、薄いＳｉＯ2絶縁層を用いてＰ−ＭＯＳトランジスター１１４’’’，３２６’’’，３３４’’’を製造するのであれば、図７Ａおよび図７Ｂに示される電流源６２’’’の回路は、Ｐ−ＭＯＳトランジスター１１４’’’，３２６’’’，３３４’’’の電圧が決して３．５Ｖを超えないことを保証しなければならない。
【００５１】
図７Ａおよび図７Ｂに示された電流源６２’’’の回路が、Ｐ−ＭＯＳトランジスター１１４’’’，３２６’’’，３３４’’’に対して３．５Ｖを超える電圧を印加し得ないことを保証するために、それぞれが直列接続されたＰ−ＭＯＳトランジスター１１４’’’，３２６’’’，３３４’’’の各ドレインと、Ｎ−ＭＯＳトランジスター１１２’’’、Ｎ−ＭＯＳトランジスター３２２’’’、Ｎ−ＭＯＳトランジスター３５２’’’の各ドレインとの間に、Ｐ−ＭＯＳトランジスター３９２，３９４，３９６が個々に介挿される。Ｐ−ＭＯＳトランジスター３９２，３９４，３９６の各ゲートは、ＶＥＥ電源ライン１０４’’’に接続され、Ｐ−ＭＯＳトランジスター３９２，３９４，３９６の全てのｎ−ウェルは、ＶＣＣ電源ライン１０２’’’に接続される。このように接続すると、Ｐ−ＭＯＳトランジスター３９２，３９４，３９６は、Ｐ−ＭＯＳトランジスター１１４’’’，３２６’’’，３３４’’’に対する電圧が３．５Ｖを決して超えないことを保証する。電流源６２’’’が備える他の全てのＭＯＳＦＥＴは、５．０Ｖ電位でのＩＣ動作を活性化することを許容する十分に厚い、チャネルとゲートとの間を絶縁するＳｉＯ2層を用いて製造される。
【００５２】
図６Ａおよび図６Ｂに示される回路にＰ−ＭＯＳトランジスター３９２，３９４，３９６を付加することに加えて、図７Ａおよび図７Ｂに示される回路は、好ましくは、ＶＣＣ電源ライン１０２’’’とＶＥＥ電源ライン１０４’’’との間に直列接続された緩衝抵抗(dampening resistor)４０２，４０４を備える。直列接続された抵抗４０２，４０４の間の接続点は、電流出力ライン４８’’’を介してＰ−ＭＯＳトランジスター１４２’’’のドレインに接続されると共に、レーザーダイオード３４’’’に接続される。抵抗４０２および４０４は、Ｐ−ＭＯＳトランジスター１４２’’’が非導通の場合、即ちターンオフされた場合、電流出力ライン４８’’’上に概ね１．５Ｖの電圧を確立させる。電流出力ライン４８’’’上に１．５Ｖ電位を確立することは、Ｐ−ＭＯＳトランジスター１４２’’’の電位が３．５Ｖを決して超えないことを保証する。仮に、抵抗４０２および４０４が存在しなければ、電流出力ライン４８’’’上の電圧は、Ｐ−ＭＯＳトランジスター１４２’’’がターンオフされた場合にゼロになり、Ｐ−ＭＯＳトランジスター１４２’’’に対する電圧は３．５Ｖを超えることになる。
【００５３】
同じように、上述の単一の相補電圧基準は、複数の電流源６２で共有され、ライト電流回路４２は、好ましくは、複数の電流源６２で共有される単一の一対の緩衝抵抗４０２および４０４のみを備える。
【００５４】
図６Ｂに示される回路部と比較して、図７Ｂに示される回路部は、Ｎ−ＭＯＳトランジスター３７２、Ｐ−ＭＯＳトランジスター３７４、Ｐ−ＭＯＳトランジスター３７６、Ｐ−ＭＯＳトランジスター３７８を省いている。図７Ｂに示される回路からの図６Ｂの対応回路部に示されるＰ−ＭＯＳトランジスター３７４の省略は、必然的に図７Ｂに示される回路から寄生キャパシタ３８４，３８６を省く。しかしながら、図７Ｂは寄生キャパシタ１８４，１８６を示していないが、これらの寄生キャパシタは、図７Ａおよび図７Ｂに示される回路のＣＭＯＳ ＩＣ実施では存在する。また、図７Ａに示される回路部は、図６Ａに示される抵抗３４４を省いている。
【産業上の利用可能性】
【００５５】
特定の記録条件に依存して、ＤＶＤに１６Ｘで記録する場合に本発明によるライト電流回路４２がレーザーダイオード３４に供給する電流は、図２の時刻ｔ０での概ね１０ミリアンペア（“ｍａ”）の公称値から時刻ｔ１での数１００ｍａに増加し、その時間間隔は概ね０．５ナノセカンドである。ＤＶＤに１６Ｘで記録する場合にレーザーダイオード３４に印加される最大電流Ｉpは６００ｍａほどの大きさである。
【００５６】
本発明は、現時点で好ましい実施形態の観点で説明されたが、このような開示は、純粋に例示的なものであり、本発明を制限するものと解すべきではない。例えば、本発明によるライト電流回路４２は、６個よりも多いか少ない個数のサーモメーターコードレジスタ５２を備えてもよい。同様に、本発明によるライト電流回路４２は、６４個よりも多いか少ない個数の電流源６２を備えてもよい。電流源６２は、好ましくは、電流出力ライン４８を介してレーザーダイオード３４に電流を印加するためにＰ−ＭＯＳトランジスター１４２を採用するが、本発明による電流源６２は、それに代えて、Ｎ−ＭＯＳトランジスターを使用してもよい。従って、上述の開示を読めば、本発明の精神および要旨を逸脱しない範囲で、明らかに、種々の代替、変形、及び／又は本発明の代替応用が当業者に示唆される。よって、添付の特許請求の範囲は、全ての代替、変形、または代替応用を包含し、本発明の真の精神および要旨の範囲に含まれるものとして解釈される。
【符号の説明】
【００５７】
３４；レーザーダイオード
４２；ライト電流回路
４４；ライト制御バス
４６；記録データバス
４８；電流出力ライン
５２ａ−５２ｆ；サーモメーターコードレジスタ
５６；サーモメーターコード伝送バス
５８；電流制御レジスタ
６２；電流源
１０８；ＤＲＶ信号ライン
【図１】
2010516012.tif 000003
【図２】
2010516012.tif 000004
【図３】
2010516012.tif 000005
【図４】
2010516012.tif 000006
【図５】
2010516012.tif 000007
【図６】
2010516012.tif 000008
【図６Ａ】
2010516012.tif 000009
【図６Ｂ】
2010516012.tif 000010
【図７】
2010516012.tif 000011
【図７Ａ】
2010516012.tif 000012
【図７Ｂ】
2010516012.tif 000013
【国際調査報告】
2010516012.tif 000014