(57)【要約】【課題】  試験下の半導体デバイスに接触するためのプローブカードアセンブリの位置合わせを確実に行えるようにする。【解決手段】  複数の構造を位置合わせする方法及び装置は、第１の構造に第１の面において第１の力を印加することを含んでよい。方法はさらに、第１の面において第１の構造を第２の構造に対して、第１の構造上の第１のフィーチャが第２の構造上の第２の構造と位置合わせされる位置に第１の構造が第２の構造に対してあるように制約することを含む。第２の接点フィーチャの端は第１の面に対してほぼ平行である第２の面内にあってよい。第１の構造及び第２の構造は第１及び第２の電子コンポーネントであってよく、これらは、プローブカードアセンブリのコンポーネントであってよい。【選択図】  図１
2010540941.tif 000002
【特許請求の範囲】
【請求項１】
複数の構造を位置合わせする方法であって、
第１の構造に第１の力を印加することと、
前記第１の面において前記第１の構造の動作を第２の構造に対して制約することと、
を含み、
前記第１の力は前記第１の構造を第１の面において動かす方向に印加され、前記第１の構造は基板と第１の接点フィーチャのアレイとを含み、前記第１の接点フィーチャの端部は前記第１の面に対して略平行である第２の面に配置され、
前記制約することは、前記第１の構造を、前記第２の構造に対して、前記第１の接点フィーチャのアレイを前記第２の構造上の第２の接点フィーチャのアレイと位置合わせする位置に制約することを含み、前記第２の接点フィーチャの端部は前記第２の面に対して略平行である第３の面にほぼ配置される、方法。
【請求項２】
前記制約することは、前記第１の構造を３つの及び３つのみの制約位置において制約することをさらに含む、請求項１に記載の方法。
【請求項３】
前記制約することは、前記第１の構造を３つの及び３つのみの制約位置において制約することをさらに含み、
前記第１の制約は、前記第１の構造を、前記第１の面における第１の並進度に沿って制約し、
前記第２の制約は、前記第１の構造を、前記第１の面における、前記第１の並進度とは異なる第２の並進度に沿って制約し、
前記第３の制約は、前記第１の構造を、前記第１の面における回転度において制約する、請求項２に記載の方法。
【請求項４】
前記第１の力は、キープアウトゾーンを避けるように方向付けられ、各キープアウトゾーンはオーバーラップする摩擦角領域に対応し、各摩擦角領域は、前記制約位置のうちの１つの制約位置において交差し且つ前記制約位置のうちの前記１つの制約位置において互いに接触する前記第１の構造及び前記第２の構造の材料の摩擦角の逆タンジェントに対応する角度で、前記制約位置のうちの前記１つの制約位置を通過する制約線から発散する２つの仮想線の間の領域に対応する、請求項２に記載の方法。
【請求項５】
前記第１の力は、前記第１の構造上の３つのドッキングフィーチャを動かして前記第２の構造上の３つのドッキングフィーチャに接触させる、請求項２に記載の方法。
【請求項６】
前記第１の構造上の前記３つのドッキングフィーチャは前記３つの制約位置に対応し、前記第２の構造上の前記３つのドッキングフィーチャは前記３つの制約位置に対応する、請求項５に記載の方法。
【請求項７】
前記第１の接点フィーチャは、前記第１の構造上に、前記第１の構造上の前記３つのドッキングフィーチャに対して第１のパターンで配置され、前記第２の接点フィーチャは、前記第２の構造上に、前記第２の構造上の前記３つのドッキングフィーチャに対して前記第１のパターンで配置される、請求項６に記載の方法。
【請求項８】
前記第１の構造に第１の力を印加することは、前記第１の構造から延在するバネ構造を第１の方向に圧縮することを含み、前記圧縮は、前記第１の構造にかかる第２の方向における合成力を生成し、前記合成力は前記第１の力を構成する、請求項１に記載の方法。
【請求項９】
前記第２の方向は、前記第１の方向に対してほぼ垂直である、請求項８に記載の方法。
【請求項１０】
前記圧縮することは、前記第１の構造から延在する前記バネ構造を、前記第２の構造と第３の構造との間で圧縮することを含む、請求項８に記載の方法。
【請求項１１】
前記制約が前記第１の構造を制約する前記位置は、前記第１の構造上の第３の接点フィーチャを前記第３の構造上の第４の接点フィーチャとさらに位置合わせする、請求項１０に記載の方法。
【請求項１２】
前記制約することは、前記第１の構造上の第１のドッキングフィーチャを前記第２の構造上の第２のドッキングフィーチャに押し付けることを含み、前記第１の力を印加することが前記押し付けることをもたらす、請求項１に記載の方法。
【請求項１３】
前記第１のドッキングフィーチャのうちの幾つかの第１のドッキングフィーチャの位置を、前記第１の構造に対して調節することをさらに含む、請求項１２に記載の方法。
【請求項１４】
プローブカードアセンブリを形成するために前記第１の構造及び前記第２の構造を他の構造と組み合わせることをさらに含む、請求項１２に記載の方法。
【請求項１５】
前記組み合わせることは、前記第２の基板を、電子デバイスの試験を制御するように構成されたテスタに対する電気的インターフェイスを有する配線基板と組み合わせることを含み、
前記第２の構造は、前記電子デバイスの端子に接触するように構成されたプローブを含み、前記第２の接点フィーチャは、前記プローブへの電気的接続を含み、
前記第１の構造は、インターポーザを含み、前記第１の接点フィーチャは、前記配線基板上の端子を、前記第２の基板上の前記プローブへの前記電気的接続と電気的に接続させるように配置された接点を含み、
前記制約が前記第１の構造を制約する前記位置は、前記インターポーザ上の前記接点を前記配線基板上の前記端子とさらに位置合わせする、請求項１４に記載の方法。
【請求項１６】
前記組み合わせることは、前記第２の構造を、前記プローブカードアセンブリの別のコンポーネントに取り付けるために取付け機構を用いることを含み、前記取付け機構は前記第２のドッキングフィーチャを含む、請求項１４に記載の方法。
【請求項１７】
多数の電子コンポーネントを位置合わせする方法であって、
第１の電子コンポーネント及び第２の電子コンポーネントに対して配置された制約を提供することと、
インターポーザの第１の側面から延在する第１の細長い弾性接点及び前記インターポーザの第２の側面から延在する第２の細長い弾性接点を、前記第１の電子コンポーネントと前記第２の電子コンポーネントとの間で圧縮することと、
を含み、
前記圧縮は、前記インターポーザを動かして前記制約に接触させる力を生成し、
前記力によって前記制約と接触するように動かされる間に、前記インターポーザの前記第１の細長い弾性接点は前記第１の電子コンポーネント上の第１の端子と位置合わせされ、前記インターポーザの前記第２の細長い弾性接点は前記第２の電子コンポーネント上の第２の端子と位置合わせされる、方法。
【請求項１８】
前記インターポーザはドッキングフィーチャを含み、
前記力は、前記インターポーザの前記ドッキングフィーチャを動かして前記制約に接触させる、請求項１７に記載の方法。
【請求項１９】
前記第１の電子コンポーネントは、試験される電子デバイスに接触するように配置された複数のプローブを含み、前記第２の電子コンポーネントは、前記電子デバイスの試験を制御するように構成されたテスタへの複数のチャネルに対する電気的インターフェイスを含む、請求項１７に記載の方法。
【請求項２０】
前記第１の電子コンポーネント、前記インターポーザ、前記第２の電子コンポーネントは、前記インターフェイスと前記プローブとの間の複数の電気経路を含むプローブカードアセンブリを構成する、請求項１９に記載の方法。
【請求項２１】
前記制約を提供することは、前記第１の電子コンポーネントに取り付けられた制約を提供することを含む、請求項１７に記載の方法。
【請求項２２】
前記制約は、
第１の軸に沿っての前記インターポーザの並進と、
前記第１の軸に対して垂直な第２の軸に沿っての前記インターポーザの並進と、
前記第１の軸及び前記第２の軸に対して垂直な第３の軸周りの前記インターポーザの回転と、
を制約する、請求項１７に記載の方法。
【請求項２３】
前記第３の軸は、前記力の方向に対して略垂直である、請求項２２に記載の方法。
【請求項２４】
電子デバイスを試験するためのアセンブリであって、
試験プローブを有するプローブ基板と、
前記プローブ基板に固定された配線基板と、
前記プローブ基板と前記配線基板との間に配置され、両側面から延在する弾性バネを含み、前記配線基板上の第１の端子を前記プローブ基板上の第２の端子とを電気的に接続するように構成されたインターポーザと、
前記第１の端子及び前記第２の端子が配置される面に対してほぼ平行な方向に前記インターポーザを複数の制約に対して付勢する付勢手段と、
を含み、
前記制約に対して付勢される間に、前記インターポーザの前記弾性バネは、前記配線基板上の前記第１の端子及び前記プローブ基板上の前記第２の端子と位置合わせする、アセンブリ。
【請求項２５】
前記インターポーザはドッキングフィーチャを含み、
前記付勢手段は、前記インターポーザの前記ドッキングフィーチャを前記制約に対して付勢する、請求項２４に記載のアセンブリ。
【請求項２６】
前記付勢手段は、バネを含む、請求項２４に記載のアセンブリ。
【請求項２７】
前記付勢手段は前記弾性バネを含み、前記弾性バネは、横力を、前記弾性バネを圧縮する、前記横力に対してほぼ垂直な第２の力が印加されると、前記インターポーザに印加するように構成される、請求項２４に記載のアセンブリ。
【請求項２８】
前記プローブは、試験される電子デバイスに接触するように構成され、前記配線基板は、前記電子デバイスの試験を制御するように構成されたテスタへの複数のチャネルに対する電気的インターフェイスを含む、請求項２４に記載のアセンブリ。
【請求項２９】
電子デバイスを試験するための自己位置合わせ型リムーバブルプローブヘッドアセンブリであって、
試験プローブと、第１の面にほぼ配置され前記試験プローブに電気的に接続された端子とを有するプローブ基板と、
前記第１の面に対してほぼ平行な第２の面において少なくとも３つの制約によって実質的に制約されるインターポーザと、
前記インターポーザを前記制約のうちの少なくとも１つの制約に向けて付勢し前記インターポーザから延在する接点構造を前記プローブ基板の前記端子と位置合わせする力を前記第２の面において印加するように構成された付勢機構と、
を含むプローブヘッドアセンブリ。
【請求項３０】
前記インターポーザは、前記少なくとも３つの制約に接触するように構成されたドッキングフィーチャを含む、請求項２９に記載のプローブヘッドアセンブリ。
【請求項３１】
前記プローブ基板及び前記インターポーザは、弾性接点バネによって電気的に接続される、請求項２９に記載のプローブヘッドアセンブリ。
【請求項３２】
前記付勢機構は、前記接点バネのうちの幾つかの接点バネを含み、前記幾つかの接点バネは、前記接点バネが圧縮されると前記力を与えるように構成される、請求項３１に記載のプローブヘッドアセンブリ。
【請求項３３】
前記プローブヘッドアセンブリを配線基板に取り付ける取付け機構が前記制約を含む、請求項３２に記載のプローブヘッドアセンブリ。
【請求項３４】
電子デバイスを試験するために用いられる装置を組み立てる方法であって、
プローブヘッドアセンブリを形成するためにプローブ基板上にインターポーザを配置することと、
前記インターポーザの第１の表面から延在する第１の接点構造を前記プローブ基板上の第１の端子と位置合わせするために第１の面において前記インターポーザに付勢力を印加することと、
前記プローブヘッドアセンブリを配線基板に取り付けることと、
を含み、
前記第１の端子は、前記第１の面に対して略平行である第２の面に略配置され、
前記付勢力は、前記インターポーザの第２の表面から延在する第２の接点構造を前記配線基板上の第２の端子と位置合わせし、前記第２の端子は前記第１の面に対して略平行である第３の面に略配置される、方法。
【請求項３５】
前記プローブ基板は、試験する前記電子デバイスに接触するように構成されたプローブを含み、前記プローブのうち幾つかのプローブは、前記第１の端子のうち幾つかの第１の端子に電気的に接続され、
前記配線基板は、前記電子デバイスの試験を制御するように構成されたテスタへの複数のチャネルに対する電気的インターフェイスを含み、前記電気的インターフェイスは前記第２の端子に電気的に接続され、
前記第１の接点構造のうち幾つかの第１の接点構造及び前記第２の接点構造のうち幾つかの第２の接点構造は互いに電気的に接続され、前記第２の端子のうち幾つかの第２の端子を前記第１の端子のうち幾つかの第１の端子に電気的に接続する、請求項３４に記載の方法。
【請求項３６】
前記プローブヘッドアセンブリと前記配線基板との間の距離を減少させ、それにより、前記インターポーザの前記第１の接点構造及び前記第２の接点構造を圧縮することをさらに含み、前記圧縮は、前記付勢力を生成する、請求項３５に記載の方法。
【請求項３７】
前記プローブヘッドアセンブリと前記配線基板との間の距離を増加することをさらに含み、前記付勢力は、前記インターポーザの前記第１の接点構造を前記プローブ基板の前記第１の端子に対して再度位置合わせする、請求項３５に記載の方法。
【請求項３８】
前記付勢力は、バネによって提供される、請求項３４に記載の方法。
【請求項３９】
前記付勢力は、前記インターポーザを動かして前記プローブ基板に対して配置された制約に接触させる、請求項３４に記載の方法。
【請求項４０】
前記インターポーザはドッキングフィーチャを含み、
前記付勢力は前記ドッキング構造を動かして前記制約に接触させる、請求項３９に記載の方法。
【請求項４１】
複数の構造を位置合わせする方法であって、
第１の構造に第１の力を印加することと、
前記第１の面において前記第１の構造の動作を第２の構造に対して制約することと、
を含み、
前記第１の力は前記第１の構造を第１の面において動かす方向に印加され、前記第１の構造は基板と第１の接点フィーチャのアレイとを含み、前記第１の接点フィーチャの端は前記第１の面に対してほぼ平行である第２の面に配置され、
前記制約することは、前記第１の構造を、前記第２の構造に対して、前記第１の接点フィーチャのアレイを前記第２の構造上の第２の接点フィーチャのアレイと位置合わせする位置に制約することを含み、前記第２の接点フィーチャの端は前記第２の面に対してほぼ平行である第３の面にほぼ配置される、方法。
【請求項４２】
前記制約することは、前記第１の構造を３つの及び３つのみの制約位置において制約することをさらに含む、請求項４１に記載の方法。
【請求項４３】
前記制約することは、前記第１の構造を３つの及び３つのみの制約位置において制約することをさらに含み、
前記第１の制約は、前記第１の構造を、前記第１の面における第１の並進度に沿って制約し、
前記第２の制約は、前記第１の構造を、前記第１の面における、前記第１の並進度とは異なる第２の並進度に沿って制約し、
前記第３の制約は、前記第１の構造を、前記第１の面における回転度において制約する、請求項４１又は４２に記載の方法。
【請求項４４】
前記第１の力は、キープアウトゾーンを避けるように方向付けられ、各キープアウトゾーンはオーバーラップする摩擦角領域に対応し、各摩擦角領域は、前記制約位置のうちの１つの制約位置において交差し且つ前記制約位置のうちの前記１つの制約位置において互いに接触する前記第１の構造及び前記第２の構造の材料の摩擦角の逆タンジェントに対応する角度で、前記制約位置のうちの前記１つの制約位置を通過する制約線から発散する２つの仮想線の間の領域に対応する、請求項４１又は４２に記載の方法。
【請求項４５】
前記第１の力は、前記第１の構造上の３つのドッキングフィーチャを動かして前記第２の構造上の３つのドッキングフィーチャに接触させる、請求項４１又は４２に記載の方法。
【請求項４６】
前記第１の構造上の前記３つのドッキングフィーチャは前記３つの制約位置に対応し、前記第２の構造上の前記３つのドッキングフィーチャは前記３つの制約位置に対応する、請求項４１、４２、又は４５に記載の方法。
【請求項４７】
前記第１の接点フィーチャは、前記第１の構造上に、前記第１の構造上の前記３つのドッキングフィーチャに対して第１のパターンで配置され、前記第２の接点フィーチャは、前記第２の構造上に、前記第２の構造上の前記３つのドッキングフィーチャに対して前記第１のパターンで配置される、請求項４１、４２、４５、又は４６に記載の方法。
【請求項４８】
前記第１の構造に第１の力を印加することは、前記第１の構造から延在するバネ構造を第１の方向に圧縮することを含み、前記圧縮は、前記第１の構造にかかる第２の方向における合成力を生成し、前記合成力は前記第１の力を構成する、請求項４１〜４７のいずれかに記載の方法。
【請求項４９】
前記第２の方向は、前記第１の方向に対して略垂直である、請求項４１又は４８に記載の方法。
【請求項５０】
前記圧縮することは、前記第１の構造から延在する前記バネ構造を、前記第２の構造と第３の構造との間で圧縮することを含む、請求項４１又は４８に記載の方法。
【請求項５１】
前記制約が前記第１の構造を制約する前記位置は、前記第１の構造上の第３の接点フィーチャを前記第３の構造上の第４の接点フィーチャとさらに位置合わせする、請求項４１、４８、又は５０に記載の方法。
【請求項５２】
前記制約することは、前記第１の構造上の第１のドッキングフィーチャを前記第２の構造上の第２のドッキングフィーチャに押し付けることを含み、前記第１の力を印加することが前記押し付けることをもたらす、請求項４１〜５１のいずれかに記載の方法。
【請求項５３】
前記第１のドッキングフィーチャのうちの幾つかの第１のドッキングフィーチャの位置を、前記第１の構造に対して調節することをさらに含む、請求項４１〜５２のいずれかに記載の方法。
【請求項５４】
プローブカードアセンブリを形成するために前記第１の構造及び前記第２の構造を他の構造と組み合わせることをさらに含む、請求項４１〜５２のいずれかに記載の方法。
【請求項５５】
前記組み合わせることは、前記第２の基板を、電子デバイスの試験を制御するように構成されたテスタに対する電気的インターフェイスを有する配線基板と組み合わせることを含み、
前記第２の構造は、前記電子デバイスの端子に接触するように構成されたプローブを含み、前記第２の接点フィーチャは、前記プローブへの電気的接続を含み、
前記第１の構造は、インターポーザを含み、前記第１の接点フィーチャは、前記配線基板上の端子を、前記第２の基板上の前記プローブへの前記電気的接続と電気的に接続させるように配置された接点を含み、
前記制約が前記第１の構造を制約する前記位置は、前記インターポーザ上の前記接点を前記配線基板上の前記端子とさらに位置合わせする、請求項４１〜５４のいずれかに記載の方法。
【請求項５６】
前記組み合わせることは、前記第２の構造を、前記プローブカードアセンブリの別のコンポーネントに取り付けるために取付け機構を用いることを含み、前記取付け機構は前記第２のドッキングフィーチャを含む、請求項４１〜５５のいずれかに記載の方法。
【請求項５７】
多数の電子コンポーネントを位置合わせする方法であって、
第１の電子コンポーネント及び第２の電子コンポーネントに対して配置された制約を提供することと、
インターポーザの第１の側面から延在する第１の細長い弾性接点及び前記インターポーザの第２の側面から延在する第２の細長い弾性接点を、前記第１の電子コンポーネントと前記第２の電子コンポーネントとの間で圧縮することと、
を含み、
前記圧縮は、前記インターポーザを動かして前記制約に接触させる力を生成し、
前記力によって前記制約と接触するように動かされる間に、前記インターポーザの前記第１の細長い弾性接点は前記第１の電子コンポーネント上の第１の端子と位置合わせされ、前記インターポーザの前記第２の細長い弾性接点は前記第２の電子コンポーネント上の第２の端子と位置合わせされる、方法。
【請求項５８】
前記インターポーザはドッキングフィーチャを含み、
前記力は、前記インターポーザの前記ドッキングフィーチャを動かして前記制約に接触させる、請求項５７に記載の方法。
【請求項５９】
前記第１の電子コンポーネントは、試験される電子デバイスに接触するように配置された複数のプローブを含み、前記第２の電子コンポーネントは、前記電子デバイスの試験を制御するように構成されたテスタへの複数のチャネルに対する電気的インターフェイスを含む、請求項５７又は５８に記載の方法。
【請求項６０】
前記第１の電子コンポーネント、前記インターポーザ、前記第２の電子コンポーネントは、前記インターフェイスと前記プローブとの間の複数の電気経路を含むプローブカードアセンブリを構成する、請求項５７又は５９に記載の方法。
【請求項６１】
前記制約を提供することは、前記第１の電子コンポーネントに取り付けられた制約を提供することを含む、請求項５７〜６０のいずれかに記載の方法。
【請求項６２】
前記制約は、
第１の軸に沿っての前記インターポーザの並進と、
前記第１の軸に対して垂直な第２の軸に沿っての前記インターポーザの並進と、
前記第１の軸及び前記第２の軸に対して垂直な第３の軸周りの前記インターポーザの回転と、
を制約する、請求項５７〜６１のいずれかに記載の方法。
【請求項６３】
前記第３の軸は、前記力の方向に対して略垂直である、請求項５７〜６２のいずれかに記載の方法。
【請求項６４】
電子デバイスを試験するためのアセンブリであって、
試験プローブを有するプローブ基板と、
前記プローブ基板に固定された配線基板と、
前記プローブ基板と前記配線基板との間に配置され、両側面から延在する弾性バネを含み、前記配線基板上の第１の端子を前記プローブ基板上の第２の端子とを電気的に接続するように構成されたインターポーザと、
前記第１の端子及び前記第２の端子が配置される面に対して略平行な方向に前記インターポーザを複数の制約に対して付勢する付勢手段と、
を含み、
前記制約に対して付勢される間に、前記インターポーザの前記弾性バネは、前記配線基板上の前記第１の端子及び前記プローブ基板上の前記第２の端子と位置合わせする、アセンブリ。
【請求項６５】
前記インターポーザはドッキングフィーチャを含み、
前記付勢手段は、前記インターポーザの前記ドッキングフィーチャを前記制約に対して付勢する、請求項６４に記載のアセンブリ。
【請求項６６】
前記付勢手段は、バネを含む、請求項６４又は６５に記載のアセンブリ。
【請求項６７】
前記付勢手段は前記弾性バネを含み、前記弾性バネは、横力を、前記弾性バネを圧縮する、前記横力に対してほぼ垂直な第２の力が印加されると、前記インターポーザに印加するように構成される、請求項６４〜６６のいずれかに記載のアセンブリ。
【請求項６８】
前記プローブは、試験される電子デバイスに接触するように構成され、前記配線基板は、前記電子デバイスの試験を制御するように構成されたテスタへの複数のチャネルに対する電気的インターフェイスを含む、請求項６４〜６７のいずれかに記載のアセンブリ。
【請求項６９】
電子デバイスを試験するための自己位置合わせ型リムーバブルプローブヘッドアセンブリであって、
試験プローブと、第１の面にほぼ配置され前記試験プローブに電気的に接続された端子とを有するプローブ基板と、
前記第１の面に対して略平行な第２の面において少なくとも３つの制約によって実質的に制約されるインターポーザと、
前記インターポーザを前記制約のうちの少なくとも１つの制約に向けて付勢し前記インターポーザから延在する接点構造を前記プローブ基板の前記端子と位置合わせする力を前記第２の面において印加するように構成された付勢機構と、
を含むプローブヘッドアセンブリ。
【請求項７０】
前記インターポーザは、前記少なくとも３つの制約に接触するように構成されたドッキングフィーチャを含む、請求項６９に記載のプローブヘッドアセンブリ。
【請求項７１】
前記プローブ基板及び前記インターポーザは、弾性接点バネによって電気的に接続される、請求項６９又は７０に記載のプローブヘッドアセンブリ。
【請求項７２】
前記付勢機構は、前記接点バネのうちの幾つかの接点バネを含み、前記幾つかの接点バネは、前記接点バネが圧縮されると前記力を与えるように構成される、請求項６９〜７１のいずれかに記載のプローブヘッドアセンブリ。
【請求項７３】
前記プローブヘッドアセンブリを配線基板に取り付ける取付け機構が前記制約を含む、請求項６９〜７２のいずれかに記載のプローブヘッドアセンブリ。
【請求項７４】
電子デバイスを試験するために用いられる装置を組み立てる方法であって、
プローブヘッドアセンブリを形成するためにプローブ基板上にインターポーザを配置することと、
前記インターポーザの第１の表面から延在する第１の接点構造を前記プローブ基板上の第１の端子と位置合わせするために第１の面において前記インターポーザに付勢力を印加することと、
前記プローブヘッドアセンブリを配線基板に取り付けることと、
を含み、
前記第１の端子は、前記第１の面に対して略平行である第２の面に略配置され、
前記付勢力は、前記インターポーザの第２の表面から延在する第２の接点構造を前記配線基板上の第２の端子と位置合わせし、前記第２の端子は前記第１の面に対して略平行である第３の面に略配置される、方法。
【請求項７５】
前記プローブ基板は、試験する前記電子デバイスに接触するように構成されたプローブを含み、前記プローブのうち幾つかのプローブは、前記第１の端子のうち幾つかの第１の端子に電気的に接続され、
前記配線基板は、前記電子デバイスの試験を制御するように構成されたテスタへの複数のチャネルに対する電気的インターフェイスを含み、前記電気的インターフェイスは前記第２の端子に電気的に接続され、
前記第１の接点構造のうち幾つかの第１の接点構造及び前記第２の接点構造のうち幾つかの第２の接点構造は互いに電気的に接続され、前記第２の端子のうち幾つかの第２の端子を前記第１の端子のうち幾つかの第１の端子に電気的に接続する、請求項７４に記載の方法。
【請求項７６】
前記プローブヘッドアセンブリと前記配線基板との間の距離を減少し、それにより、前記インターポーザの前記第１の接点構造及び前記第２の接点構造を圧縮することをさらに含み、前記圧縮は、前記付勢力を生成する、請求項７４又は７５に記載の方法。
【請求項７７】
前記プローブヘッドアセンブリと前記配線基板との間の距離を増加することをさらに含み、前記付勢力は、前記インターポーザの前記第１の接点構造を前記プローブ基板の前記第１の端子に対して再度位置合わせする、請求項７４又は７５に記載の方法。
【請求項７８】
前記付勢力は、バネによって提供される、請求項７４又は７５に記載の方法。
【請求項７９】
前記付勢力は、前記インターポーザを動かして前記プローブ基板に対して配置された制約に接触させる、請求項７４〜７８のいずれかに記載の方法。
【請求項８０】
前記インターポーザはドッキングフィーチャを含み、
前記付勢力は前記ドッキング構造を動かして前記制約に接触させる、請求項７４〜７９のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  本発明は、一般に、２以上の構造又はデバイスを互いに位置合わせすることに関する。２以上の構造又はデバイスを位置合わせする必要のある可能性ある応用が多くある。１つの非限定的で例示的な応用は、半導体デバイス（例えば半導体ダイ）といった電子デバイスを試験するデバイス又は装置においてある。
【背景技術】
【０００２】
[0002]  マイクロプロセッサ、ＤＲＡＭ、及びフラッシュメモリといった半導体デバイスは、半導体ウェーハ上で既知の方法で製造される。ウェーハやその上に形成される各デバイスのサイズに依存して、単一のウェーハ上に最大で数百ものデバイスがありうる。これらのデバイスは通常互いに同一であり、それぞれ、その表面上に電源のための複数の導電性パッドや、入力信号、出力信号、制御信号等といったデバイスへの他の接続を含む。
【０００３】
[0003]  ウェーハ上のこれらのデバイスを試験してどのデバイスが十分に機能し、どのデバイスが動作不能か又は部分的に機能するかを判断することが望ましい。このために、テスタが、所定の試験ルーチン時に、電力及び入力信号をデバイスに供給し出力をモニタリングする。半導体ダイの場合、このような試験は、ダイがまだウェーハ上にある間に及び／又はダイがウェーハから個別化（singulated）された後に行われてよい。
【０００４】
[0004]  ある場合には、多数の同一のデバイスが試験される。そのような場合、それぞれ複数のデバイスのうちの１つのデバイスに接触するように構成された複数のプローブからなる多数の同一グループを有するコンタクタデバイスを用いて、複数のデバイスのうちの多数のデバイスを同時に接触且つ試験することができる。これらのプローブは、対応するデバイス上の複数のパッド又は端子のそれぞれへの個別的な圧力接続をするように構成されてよい。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
[0005]  デバイスの試験中にデバイスに接触するためのコンタクタデバイス（例えばプローブカードアセンブリ）は、組立ての様々な段階時に重要な手動による調節及び位置合わせを必要としうる。更に、コンタクタデバイスがデバイスを試験するために搬送され又は動作時に用いられる際に、コンタクタデバイスのコンポーネントが更なる調節及び再位置合わせを必要としうる。更に、コンポーネントが時間の経過と共に劣化すると、コンポーネントの交換及び修理は共に時間と費用がかかる。短時間であってでもコンタクタデバイスが動作不能となると、相当な製造の損失となりうる。
【０００６】
[0006]  本発明は次に限定されないが、本発明の幾つかの実施形態は、コンタクタデバイスにおける上述したような問題及び他の問題、並びに他の装置での２以上の構造の位置合わせに関する問題について対処することができる。
【図面の簡単な説明】
【０００７】
【図１】[0007]  図１は、本発明の幾つかの実施形態による、第２の構造と位置合わせされるべき第１の構造を示す。
【図２】[0008]  図２は、本発明の幾つかの実施形態による、図１の第１の構造に対する例示的な制約線を示す。
【図３】[0009]  図３は、本発明の幾つかの実施形態による、図１の第１の構造に対する例示的な制約を示す。
【図４】[0010]  図４は、本発明の幾つかの実施形態による、図１の第１の構造に対する例示的なキープアウトゾーンを示す。
【図５】[0011]  図５は、本発明の幾つかの実施形態による、キープアウトゾーンを横断しない付勢力の例示的な配置を示す。
【図６Ａ】[0012]  図６Ａは、本発明の幾つかの実施形態による、図１の第１の構造及び第２の構造を位置決めするための付勢力及び制約の例示的な実施を示す。
【図６Ｂ】[0013]  図６Ｂは、図６Ａに示す第２の構造の平面図を示す。
【図６Ｃ】[0014]  図６Ｃは、図６Ａに示す第１の構造の底面図を示す。
【図６Ｄ】[0015]  図６Ｄは、図６Ａにおける第１の構造及び第２の構造の側面図を示す。
【図７】[0016]  図７は、本発明の幾つかの実施形態による例示的な調節可能な制約を示す。
【図８】[0017]  図８は、本発明の幾つかの実施形態による、側面図で示す例示的なプローブカードアセンブリを含む例示的な試験システムの概略図である。
【図９】[0018]  図９は、本発明の幾つかの実施形態による例示的なプローブカードアセンブリの斜視底面図である。
【図１０】[0019]  図１０は、図９のプローブカードアセンブリの一部の分解斜視平面図である。
【図１１】[0020]  図１１は、図９のプローブカードアセンブリの複数のプローブヘッドアセンブリのうちの１つのプローブヘッドアセンブリの平面斜視図である。
【図１２】[0021]  図１２は、複数のインターポーザのうちの１つのインターポーザの平面斜視分解図と、図１２のプローブヘッドアセンブリの配線基板及びプローブ基板の部分図である。
【図１３】[0022]  図１３は、組み立てられたインターポーザの側面図と、図１２に示す配線基板及びプローブ基板の部分図である。
【図１４】[0023]  図１４は、本発明の幾つかの実施形態による、例示的な付勢機構及び制約を有する図１１のプローブヘッドアセンブリの平面図である。
【図１５】[0024]  図１５は、本発明の幾つかの実施形態による、他の例示的な付勢機構及び制約を有する図１１のプローブヘッドアセンブリの平面図である。
【図１６】[0025]  図１６は、本発明の幾つかの実施形態による、圧縮下にあり、横力Ｆ’を発生するオフセット接点を有するインターポーザの側面図である。
【図１７Ａ】[0026]  図１７Ａは、本発明の幾つかの実施形態による、圧縮下にあり、横力Ｆ’’を発生する接点を有するインターポーザの側面図である。
【図１７Ｂ】[0027]  図１７Ｂは、圧縮下の図１７Ａのインターポーザを示す。
【図１８】[0028]  図１８は、本発明の幾つかの実施形態による、プローブカードアセンブリを作成するための例示的なプロセスを示す。
【図１９】[0029]  図１９は、プローブカードアセンブリを用いて電子デバイスを試験するための例示的なプロセスを示す。
【図２０】[0030]  図２０は、図９のプローブカードアセンブリの配線基板の平面図である。
【図２１】[0031]  図２１は、図２０の配線基板の一部の拡大図である。
【図２２】[0032]  図２２は、図２０と類似するが、半径方向に膨張する状態にある配線基板を示す図である。
【発明を実施するための形態】
【０００８】
[0033]  本明細書には、本発明の例示的な実施形態及び応用が記載される。しかし、本発明は、これらの例示的な実施形態及び応用、又は、これらの実施形態及び応用が本明細書中において動作する及び記載される態様に限定されない。さらに、図面は簡略図又は部分図であって、図面中の構成要素の寸法は明確にするために拡大されているか又はそうでなければ比例しているわけではない。また、本明細書中で用語「上に」及び「〜に取り付けられる」を使用する際に、１つの対象物（例えば、材料、層、基板等）は別の対象物の「上に」又は「取り付けられる」ことができ、かかる１つの対象物が別の対象物に直接的に上にある若しくは取り付けられるか、かかる１つの対象物と別の対象物との間に１以上の介在対象物があるか否かに関わらない。また、方向（例えば、上方、下方、上部、底部、側部、上、下、「ｘ」、「ｙ」、「ｚ」等）（これが付与されている場合には）は相対的であり、例としてまた例示及び説明の便宜上付与しているに過ぎず、限定として付与しているものではない。さらに、構成要素の列挙（例えば構成要素ａ、ｂ、ｃ）を参照する場合、このような参照は、列挙された構成要素のいずれか１つの構成要素それ自体、列挙された構成要素のすべてではないが幾つかの任意の組み合わせ、及び／又は、列挙された構成要素のすべての組み合わせを含むことを意図している。
【０００９】
[0034]  図１〜図６は、本発明の幾つかの実施形態に従って、第１の構造２１２が第２の構造２０２に対して、かかる第１の構造２１２がかかる第２の構造２０２と位置合わせされるように付勢され及び／又は制約される、例示的な技術を示す。
【００１０】
[0035]  図１は、例示的な第１の構造２１２及び例示的な第２の構造２０２の斜視図を示す。図１に示される例示的な構成では、第１の構造２１２は、第２の構造２０２と位置合わせされるべき任意の構造、デバイス、装置等であってよい。幾つかの例示的な実施形態では、第１の構造２１２は、両表面２０７、２０９と、複数の付勢／ドッキングフィーチャ２１４、２１６、２１８、２２０とを有する基板（例えば、半導体材料、セラミック材料、プリント回路基板材料、プラスチック等の材料ブロック）を含んでよい。図１に示される例示的な構成では、フィーチャ２１４、２１６、２１８、２２０は、基板における切欠き部（cutout）であってよい。しかし、切欠き部は例示に過ぎず、フィーチャ２１４、２１６、２１８、２２０は、多くの他の形態（例えば、基板への取付具等）を取ってよい。また、４つのフィーチャ２１４、２１６、２１８、２２０を図１における例示的な構成では示すが、他の構成では、より多い又はより少ない数のフィーチャを用いてよい。
【００１１】
[0036]  第２の構造２０２は、第１の構造２１２がそれに対して位置合わせされるべき任意の構造、デバイス、装置等であってよい。例えば、第２の構造２０２は、複数の位置合わせ特徴２０４、２０６、２０８、２１０が取り付けられる基板２０２を含んでよい。図１に示された例示的な構成では、位置合わせフィーチャ２０４、２０６、２０８、２１０は、第２の構造２０２の表面２０３に取り付けられたスタッドであってよい。（表面２０５は、表面２０３とは反対側の第２の構造２０２の表面であってよい。）しかし、スタッドは、位置合わせフィーチャ２０４、２０６、２０８、２１０の非限定例であって、多くの他の構造、装置等を含んでよい。実際、幾つかの実施形態では、少なくとも一部のドッキング／付勢フィーチャ２１４、２１６、２１８、２２０が少なくとも一部の位置合わせフィーチャ２０４、２０６、２０８、２１０にドッキングして、第１の構造２１２の動作を制約する一方で付勢力が第１の構造２１２に加えられて、それにより第１の構造２１２を第２の構造２０２と位置合わせされた状態で保持するように、少なくとも一部の位置合わせフィーチャ２０４、２０６、２０８、２１０が少なくとも一部のドッキング／付勢フィーチャ２１４、２１６、２１８、２２０に対応することで十分である。４つの位置合わせフィーチャ２０４、２０６、２０８、２１０を図１における例示的な構成では示すが、他の構成では、より多い又はより少ない数のフィーチャを用いてよい。
【００１２】
[0037]  図２〜図６は、第１の構造２１２が第２の構造２０２と位置合わせされる位置に第１の構造２１２が付勢及び／又は制約されることが可能となる例示的な様態を示す。
【００１３】
[0038]  （第１の構造２１２の平面図を示す）図２を参照するに、付勢力（図示せず）を、点２５８からドッキング／付勢フィーチャのうちの１つのドッキング／付勢フィーチャ２１８の縁２２８に対して加えることができ、また、第１の構造２１２の動作を制約する制約（constraints）を、ドッキング／付勢フィーチャ２１４の縁２２４、ドッキング／付勢フィーチャ２１６の縁２２６、及び／又はドッキング／付勢フィーチャ２３０の縁２３０上の１以上の点に配置しうる。図１〜図６に示される例では、縁２２４、２２６、２２８、２３０は、仮想円（２３４、２３６、２３８、２４０）の円弧であってよい。付勢力（図２には示さず）は、縁２２８が一部である円２３８の中心点２５８を、縁２３０、２２６がその一部を形成する円２４０、２３６の中心点２５０、２５６に接続する仮想線２４１、２４２に沿って向けられる成分に分解しうる。第１の構造２１２は、図２に示されたように、それぞれ、仮想線２４１、２４２とほぼ平行であり、中心点２５０、２５４、２５６を通過する仮想線２４４、２４６に沿って運動学的に制約されうる。第１の構造はさらに、中心点２５０、２５６を接続する制約線２４８に沿って運動学的に制約されうる。すなわち、第１の構造２１２は、第１の構造２１２を図２に示された制約線２４４、２４６、２４８に沿って制約することにより２次元面（図２ではｘ−ｙ面）において運動学的に制約されうる。周知のように、制約線とは（運動学の分野において使用されるように及び本明細書において使用されるように）、それに沿ってある物体が動作できない線であってよく、第１の構造２１２は制約の配置を分解することによって制約されうる。
【００１４】
[0039]  用語「運動学的に制約される」とは、ある物体をその物体の所与の数の運動自由度において制約する最小数の制約の使用を指すことができる。例えば、標準的な「ｘ、ｙ、ｚ」座標系を参照して、制約されない物体は、６自由度、すなわち、「ｘ」軸に沿った並進、「ｙ」軸に沿った並進、「ｚ」軸に沿った並進、「ｘ」軸周りの回転、「ｙ」軸周りの回転、及び「ｚ」軸周りの回転、で動くことができる。「Ｎ」個の自由度数で運動学的に制約される（すなわち、上述した６自由度のうちＮ個のみにおいて動くことができるように制約される）には、かかる物体は６−Ｎ個の制約のみにより制約されうる。したがって、運動自由度なしで運動学的に制約されるには、かかる物体は、６つの制約のみで制約されうる。なお、一平面では、制約されない物体は、３つの運動自由度を有する。例えば、「ｘ，ｙ」面では、制約されない物体は、次の３つの運動自由度、すなわち、「ｘ」軸に沿っての並進、「ｙ」軸に沿っての並進、及び「ｚ」軸周りの回転、を有する。一平面（例えば「ｘ，ｙ」面）において運動学的に制約されるには、かかる物体は、３−Ｎ個の制約のみを有しうる。Ｎは、その面内で物体が有しうる運動の度数である。したがって、一平面において運動自由度なしで運動学的に制約されると、かかる物体は、３つの制約のみで制約されうる。
【００１５】
[0040]  図２に示されるように、制約線２４４、２４６、２４８は、縁２３０、２２４、２２６を、６つの点（又は位置）２６０、２６２、２６４、２６６、２６８、２７０において横断する。これらの６点２６０、２６２、２６４、２６６、２６８、２７０のうち３点において適切に配置される３つの制約（例えば３つの制約のうち２つが同一線上にない）が、２次元面（図２におけるｘ−ｙ面）における第１の構造２１２の動作を十分に制約しうる。上記では、２次元面における第１の構造２１２の動作を制約するために最小数（３）の制約を使用するので、上記は、２次元面における第１の構造２１２の運動学的制約の１つの非限定例であってよい。図３は、本発明の幾つかの実施形態に従って、６点２６０、２６２、２６４、２６６、２６８、２７０のうち３点を制約として選択する例示的な様態を示す。（上述したように、制約されない物体は、平面において、３つの運動度（例えば「ｘ」軸に沿った並進、「ｙ」軸に沿った並進、及び「ｚ」軸周りの回転）を有し、そのような物体は、その平面において、３つの制約で運動度を持たずに運動学的に制約される。）図３では、第１の構造２１２は、縁２２８を２つの部分３０８、３１０に分割する仮想線３１２と共に示す。当然ながら、第１の部分３８０への力の印加は、第２の部分３１０に印加される力とは異なるように第１の構造２１２を動かしうる。
【００１６】
[0041]  点２５８から第１の部分３０８に力（図示せず）が印加される例をまず参照するに、第１の構造２１２は、第１の構造２１２が中心点２５０について回転するように構成されているが中心点２５４、２５６に対して固定されていない場合、中心点２５０について（図３のページに対して）反時計回りに回転しうる（３０２）。第１の構造２１２は、第１の構造２１２が中心点２５４について回転するように構成されているが中心点２５０、２５６に対して固定されていない場合、中心点２５４について（図３のページに対して）時計回りに回転し（３０４）、また、第１の構造２１２が中心点２５６について回転するように構成されているが中心点２５０、２５４に対して固定されていない場合、中心点２５６について（図３のページに対して）時計回りに回転しうる（３０６）。
【００１７】
[0042]  図３に示されるように、制約点２６６における縁２２４に対して向けられ、かつ、制約線２４６に沿って方向付けられる制約３２４が、回転３０２を停止しうる。同様に、制約点２６０における縁２３０に対して向けられ、かつ、制約線２４８に沿って方向付けられる制約３２０、及び、制約点２６４における縁２２４に対して向けられ且つ制約線２４６に沿って方向付けられる制約３２２が、それぞれ、回転３０４及び回転３０６を停止しうる。制約３２０、３２２、３２４は、したがって、２次元面（図３におけるｘ−ｙ面）における第１の構造２１２の動作を十分に制約しうる。３つの制約点２６０、２６４、２６６は、２次元面における第１の構造２１２の動作を十分に制約しうる制約３２０、３２２、３２４の配置のための、制約点２６０、２６２、２６４、２６６、２６８、２７０のうちの唯一の３点の組み合わせではない。むしろ、これらの３つの制約３２０、３２２、３２４は、制約点２６０、２６２、２６４、２６６、２６８、２７０のうちの他の３点の組み合わせにおいて配置されて第１の構造２１２を十分に制約しうる。例えば、制約３２０、３２２、３２４は、或いは、制約点２６０、２６２、２６８に配置されてよい。別の非限定例として、制約３２０、３２２、３２４は、或いは制約点２６４、２６８、２７０に配置されてよい。さらに、力（図３には図示せず）が点２５８から縁２２８の第２の部分３１０に印加される場合、第１の構造１１２は、図３に示されるように、中心点２５０について反時計回りに回転し（３０２）、また、中心点２５６について時計回りに回転しうる（３０６）が、中心点２５４について反時計回りに回転しうる（これは図３に示される回転３０４と反対である）。縁２２８の第２の部分３１０に付勢力を印加することにより、３つの制約３２０、３２２、３２４のための位置として、制約点２６０、２６２、２６４、２６６、２６８、２７０から選択される３つの制約点のグループに影響を及ぼすことができる。
【００１８】
[0043]  図３に示される非限定例を用いて説明を続けると、図３に示されるように３つの制約３２０、３２２、３２４が選択される。図４は、本発明の幾つかの実施形態に従って、点２５８から縁２２８に印加される付勢力（図４には示さず）を位置付けるためのキープアウトゾーン４１４、４１６、４１８の例示的な決定を示す。図４に示されるように、１対の仮想線４０２、４０４が、制約点２６０（上述したように、第１の構造２１２と第２の構造２０２との間で制約３２０が加えられる点であってよい）を横断でき、仮想線４０２、４０４のそれぞれは、制約線２４８（制約点２６０に対応する制約線２４８）から角度θ（シータ）分の角度が付けられうる。同様に、１対の仮想線４０６、４０８が、制約点２６４（上述したように、第１の構造２１２と第２の構造２０２との間で制約３２２が加えられる点であってよい）を横断でき、仮想線４０６、４０８のそれぞれは、制約線２４４（制約点２６４に対応する制約線２４４）から角度β（ベータ）分の角度が付けられ、また、１対の仮想線４１０、４１２が、制約点２６６（上述したように、第１の構造２１２と第２の構造２０２との間で制約t３２４が加えられる点であってよい）を横断でき、仮想線４１０、４１２のそれぞれは、制約線２４６（制約点２６６に対応する制約線２４６）から角度α（アルファ）分の角度が付けられうる。キープアウトゾーン４１４、４１６、４１８は、これらの仮想線４０２、４０４、４０６、４０８、４１０、４１２のうち任意の４線の部分によって囲まれる領域であってよい。つまり、キープアウト領域４１４、４１６、４１８は、仮想線対４０２／４０４、４０６／４０８、４１０／４１２のうちの２つの対が相互に交差する領域に対応してよい。角度シータθ、ベータβ、及びアルファαは摩擦角であってよく、これは、対応する制約点２６０、２６４、２６６における制約の位置３２０、３２２、３２４（図３参照）において互いに接触する材料間の摩擦係数の逆タンジェント（アークタンジェント、すなわち、ｔａｎ−１）であってよい。例えば、シータθは、制約３２０（図３に示されるように、制約点２６０における制約３２０であってよい）を形成するために互いに接触する第１の構造２１２及び第２の構造２０２の材料間の摩擦係数の逆タンジェントであってよい。同様に、ベータβは、制約３２２（図３に示されるように、制約点２６４における制約３２２であってよい）を形成するために互いに接触する第１の構造２１２及び第２の構造２０２の材料間の摩擦係数の逆タンジェントであってよく、また、アルファαは、制約３２４（図３に示されるように、制約点２６６における制約３２４であってよい）を形成するために互いに接触する第１の構造２１２及び第２の構造２０２の材料間の摩擦係数の逆タンジェントであってよい。
【００１９】
[0044]  図５に示されるように、付勢力Ｆを、点２５８から縁２２８に、キープアウトゾーン４１４、４１６、４１８のいずれも横断しない方向に印加してよい。非限定例が図５に示されるが、図５は、それぞれ、点２５８を起点とする仮想線４５２、４５４を示す。図から分かるように、各仮想線４５２、４５４は、キープアウトゾーン４１４、４１６の一方の外側点又は縁を通り過ぎることができる。したがって、図５に示される例では、付勢力Ｆは、仮想線４５２、４５４の間のどこでも指し、かつ、キープアウトゾーン４１４、４１６、４１８を横断しないように方向付けられうる。図５にはさらに、仮想線４５６、４５８を示し、これらも点２５８を起点とし、キープアウトゾーン４１６、４１８の外側点又は縁を通り過ぎる。他の例では、付勢力Ｆは、或いは、仮想線４５６、４５８の間又は同様の線の間のどこでも指すように方向付けられうる。しかし、図４に示される例では、制約３２０、３２２、３２４（図３参照）は、付勢力Ｆ（図４参照）は縁２２８の第１の部分３０８に印加されるという前提に基づいて選択できる。この理由から、図５に示される非限定例では、付勢力Ｆは、仮想線４５６、４５８ではなく仮想線４５２、４５４の間の方向に方向付けられてよく、これは、第１の構造２１２が所定の位置にある一方で制約３２０、３２２、３２４によって制約されるように、制約３２０、３２２、３２４に対して第１の構造２１２を押し付ける回転バイアスを、付勢力Ｆが第１の構造２１２に確実に与えうる。
【００２０】
[0045]  図６Ａは、第１の構造２１２及び第２の構造２０２の平面図を示す。図６Ａに示される非限定例では、図５の付勢力Ｆは、第２の構造２０２の位置合わせフィーチャ２０８と第１の構造２１２のフィーチャ２１８の縁２２８との間で圧縮されるバネ４７２によって実施されてよい。バネ４７２は、図５に示される方向に、結果として生じる付勢力Ｆを与えるべく方向付けられてよい（例えば仮想線４５２、４５４の間に向けられ、したがって、キープアウトゾーン４１４、４１６、４１８が避けられる）。図６Ａに示される例では、制約３２０、３２２、３２４（図３参照）は、第１の構造２１２から延在し、第２の構造２０２の位置合わせフィーチャ２０４、２１０（図１に示されるように、第２の構造２０２から延在するスタッドであってよい）に接触するように配置されるバンプ又は突起４７４、４７６、４７８として実施されてよい。突起４６４、４７６、４７８は、第１の構造２１２と一体に形成されても又は第１の構造２１２に取り付けられてもよい。或いは、突起４７４、４７６、４７８のうち１以上の突起が、第２の構造２０２の位置合わせフィーチャ２０４、２１０と一体に形成されても又は取り付けられていてもよい。さらに、突起４７４、４７６、４７８は、図６Ａでは、ほぼ三角形状を有するように示すが、他の形状、サイズ等の突起も用いてもよい。例えば、突起４７４、４７６、４７８は、第２の構造２０２の１以上の位置合わせフィーチャ２０４、２０６、２０８、２１０に接触する、図６Ａに示されるように先が細くなった接触領域ではなく丸みのある接触領域を含んでもよい。
【００２１】
[0046]  突起４７４、４７６、４７８のうち１以上の突起が位置合わせフィーチャ２１０、２０４に接触する点（又は領域）が、制約点２６０、２６４、２６６に対応しうる。図６Ｂに示されるように、第２の構造２０２上のフィーチャ２１１（例えば第２のフィーチャ）が、第２の基板２０２の上面２０３上の制約点２６０、２６４、２６６に対して、所望の精度で、位置決めされてよく、また、図６Ｃに示されるように、第１の構造２１２上の対応するフィーチャ２１５（例えば第１のフィーチャ）は、第１の構造２１２の底面２０９上の制約点２６０、２６４、２６６に対して位置決めされてよい。（なお、図６Ｂは第２の基板２０２の平面図を示すが、図６Ｃは第１の基板２１２の底面図を示すことに留意されたい。）図６Ｄ（図６Ａの側面図を示す）に示されるように、（例えばバネ４７２によって生成される）力Ｆが第１の構造２１２を制約３２０、３２２、３２４に付勢する（例えば、図６Ａに示されるように、突起４７４、４７６、４７８を第２の構造２０２上の位置合わせフィーチャ２１０、２０４に対して付勢する）間に、第１の構造２１２の底面２０９上の各フィーチャ２１５は、第２の構造２０２の上面２０３上の対応するフィーチャ２１１と位置合わせされうる。なお、フィーチャ２１１は第１の平面内にあってよく、フィーチャ２１５は第１の平面に対してほぼ平行である第２の平面内にあってよいことに留意されたい。
【００２２】
[0047]  フィーチャ２１１及びフィーチャ２１５は、互いに位置合わせされるべき任意のタイプのフィーチャであってよい。例えば、フィーチャ２１１は、電気的接点、端子、接続等の第１のセットを含んでよい。フィーチャ２１５は、電気的接点、端子、接続等の第１のセットと位置合わせされて接続される、電気的接点、端子、接続等の第２のセットを含んでよい。
【００２３】
[0048]  幾つかの実施形態では、突起４７４、４７６、４７８のうち１以上の突起のサイズ又は長さは、独立して調節可能である。例えば、幾つかの実施形態では、特定の用途又は使用に対応するために、突起４７４、４７６、４７８はいくらか大きめに作ることができ、また、突起４７４、４７６、４７８のうち１以上の突起の一部をそのサイズ又は長さを低減するために除去してよい。例えば、１以上の突起４７４、４７６、４７８を機械加工する又はそうでなければトリミングすることによって突起４７４、４７６、４７８から材料を除去しうる。或いは、突起４７４、４７６、４７８のうち１以上の突起に材料を追加して、各突起４７４、４７６、４７８を長くする又はそのサイズを増加しうる。さらに別の例として、突起４７４、４７６、４７８のうち１以上の突起と１以上の位置合わせフィーチャ２０４、２１０との間にそれぞれ物体（例えば詰め物（shim））を置くことによって突起４７４、４７６、４７８のうち１以上の突起の実効長を増加しうる。
【００２４】
[0049]  図７は、本発明の幾つかの実施形態に従って、突起（例えば突起４７４、４７６、４７８のようなもの）のうち１以上の突起の実効長を変更できる別の例を示す。図７は、図示されるように、キャビティ４９２及びロック機構４９０（例えばネジ）を含むことができる変更が加えられた第１の構造２１２’の部分断面図を示す。図７に示される変更が加えられた第１の構造２１２’の部分図は、図１〜図６における縁２２４とほぼ同様であってよい縁２２４’を含む。図示されるように、（図６Ａの突起４７６とほぼ同様であり、突起４７６と同じ場所にほぼ位置付けられてよい）突起４７６’は、キャビティ４９２内に延在してよい。ロック機構４９０がロック位置にある（例えば突起４７６’に対して締められる）間、突起４７６’は、定位置にしっかりと保持されてほぼ不動であってよい。ロック機構４９０が非ロック位置にある（例えば緩められて、突起４７６’に対して堅く押されていない）間、突起４７６’は、矢印４９６によって示すように自由に前後に摺動可能である。このようにすると、縁２２４’から延在する突起４７６’の長さが特定の用途に対して調節可能となる。図６Ａに示される突起４７４、４７６、４７８のうち１以上の突起の実効長は、例えば、突起４７６’のように調節可能であってよい。
【００２５】
[0050]  突起４７４、４７６、４７８のうち１以上の突起が調節可能であるか否かに関係なく、このような突起は、或いは、第２の構造２０２の位置合わせフィーチャ２０４、２０６、２０８、２１０のうち１以上のフィーチャの一部であっても又はそれらに取り付けられていてもよい。例えば、突起４７４は、或いは、位置合わせフィーチャ２１０から縁２３０に向かって延在してよく（例えば、接触端は、位置合わせフィーチャ２１０から外側に延在する）、第１の構造２１２の縁２３０は、バネ４７２の付勢力によって突起４７４と接触するように付勢されてよい。突起４７６、４７８も同様に、位置合わせフィーチャ２０４から延在してよく、また、第１の構造２１の縁２２４は、突起４７６、４７８と接触するように付勢されてよい。
【００２６】
[0051]  一般的に、当然ながら、第１の構造２１２は、適切に方向付けられた付勢力（例えば図５における力Ｆ）を第１の構造２１２に印加しかつ制約（例えば図３における制約３２０、３２２、３２４）を具体的に位置付けることにより、第２の構造２０２に対して所望の位置に位置決めされうる。例えば、第２の構造２０２上の位置合わせフィーチャ２０４、２０６、２０８、２１０のうち１以上の位置合わせフィーチャの位置、形状、サイズ等、及び、突起４７４、４７６、４７８のうち１以上の突起の位置、形状、サイズ等は、バネ４７２の付勢力が突起４７４、４７６、４７８のうち１以上の突起を位置合わせフィーチャ２０４、２１０に押し付ける間に、第１の構造２１２が第２の構造２０２に対して所定の位置（又は位置合わせ）にあるように決定及び位置付けられてよい。
【００２７】
[0052]  図１〜図７に示されるプロセス及び装置は例示的に過ぎず、多くの変形が可能である。例えば、図５に、第１の構造２１２を押す力として示される付勢力Ｆは、第１の構造２１２を引っ張る力によって置き換えられても又は増大されてもよい。例えば、図５に示される付勢力Ｆは、縁２２４を引っ張る力（図示せず）によって置き換えられても又は増大されてもよい。このような引張力は、縁２２４と位置合わせフィーチャ２０４（図６）との間で張力下にあるバネ（例えばバネ４７２のようなバネ）によって縁２２４に印加されてよい。図１〜図７のプロセス及び装置の変更の別の例として、付勢力Ｆは、第１の構造２１２の縁２２４、２２６、２２８、２３０のうち１以上の縁に印加される複数の力のベクトルの和を表しうる。図１〜図７に示される構成の変更の別の例として、付勢力Ｆ（又はそのような力が複数ある場合に付勢力Ｆはベクトルの和を表す）は、縁２２４、２２６、２２８、２３０以外の第１の構造２１２のフィーチャに印加されてよい。更に別の非限定の変更では、第１の構造２１２を、位置合わせフィーチャ２０４、２０６、２０８、２１０以外の第２の構造２０２上のフィーチャに位置合わせすることを含む。他の例示的な変更は、付勢力Ｆを、縁２２６、２３０、２３２の別の縁に印加することと、制約３２０、３２２、３２４及び制約点２６０、２６４、２６６を、図３に示される位置（例えば、図３における点２６２、２６８、２７０）以外の縁２２６、２２８、２３０、２３２のうち１以上の縁上の位置に位置付けることを含む。さらに、バネ以外の機構を用いて付勢力Ｆを発生させてよい。任意の機構を用いて付勢力Ｆを発生させてよい。
【００２８】
[0053]  図１〜図７に示し上述したような例示的な位置合わせ技術のための可能性ある応用が多くある。１つのそのような用途は、半導体ダイといった電子デバイスを試験するためのシステムにおいて使用できるプローブカードアセンブリ内でのコンポーネントの位置合わせでありうる。図８〜図１９は、本発明の幾つかの実施形態による幾つかの例を示す。図８は、非限定的な例示的な試験システム１００を示し、図９〜図１３は、図８の試験システム１００の非限定的な例示的なプローブカードアセンブリを示す。図１４〜図１９は、本発明の幾つかの実施形態によるプローブカードアセンブリ１のインターポーザの例示的な位置合わせを示す。
【００２９】
[0054]  図８は、本発明の幾つかの実施形態による例示的な試験システム１００の簡易化された側面概略図である。図示されるように、試験システム１００は、テスタ１０２、複数の通信チャネル１０４、プローブカードアセンブリ１、及び、試験される電子デバイス（「ＤＵＴ」）１１０を支持しかつ動作させるためのチャック（又はステージ）１１２を含んでよい。４つのＤＵＴを示すが、より多い又はより少ない数のＤＵＴを試験することができる。また、図８では、ＤＵＴ１１０は、半導体ウェーハ１０８の半導体ダイとして示すが、ＤＵＴ１１０は、或いは、他のタイプの電子デバイスであってよい。ＤＵＴ１１０の例としては、次に限定されないが、（図８に示されるように）個別化されていない半導体ウェーハ１０８の１以上のダイ、ウェーハから個別化された１以上の半導体ダイ（パッケージ化されていてもいなくともよい）、キャリア又は他の保持デバイス上に配置された個別化された半導体ダイ（パッケージ化されていてもいなくてもよい）のアレイ、１以上のマルチダイエレクトロニクスモジュール、１以上のプリント回路基板、又は任意の他のタイプの１以上の電子デバイスを含む任意のタイプの試験されるべき電子デバイスが挙げられる。なお、用語「ＤＵＴ」は、本明細書において使用する際は、上述したような電子デバイスのいずれか又は複数を指すことに留意されたい。
【００３０】
[0055]  テスタ１０２は、ＤＵＴ１１０の試験を制御するように構成された１以上のコンピュータ及び／又は他の電子要素を含んでよい。通信チャネル１０４は、テスタ１０２とプローブカードアセンブリ１との間に電気通信を与えることができる。通信チャネル１０４は、その上を電子、光学、又は他のタイプの信号が通信可能となる任意の媒体を含んでよい。非限定例としては、同軸ケーブル、光ファイバリンク、ワイヤレス送信器／受信器、ドライバ、受信器等、又はこれらの任意の組み合わせが挙げられる。１つの通信チャネル１０４が、試験される１つのＤＵＴ１１０の各入力及び出力のために設けられてよい。ＤＵＴ１１０を試験するための電力信号、接地信号、及び入力信号が、テスタ１０２からＤＵＴ１１０に通信チャネル１０４のうちの幾つかの通信チャネル及びプローブカードアセンブリ１を経由して供給され、ＤＵＴ１１０によって発生される応答信号が、テスタ１０２にプローブカードアセンブリ１及び他の通信チャネル１０４を経由して供給されうる。
【００３１】
[0056]  プローブカードアセンブリ１は、配線基板２を含んでよく、チャネル１０４への個々の接続を有する電気コネクタ１１が、配線基板２の上面３上に配置してよい。プローブカードアセンブリ１はさらに、導電性プローブ４を含んでよく、これらのプローブは、ＤＵＴ１１０の入力及び／又は出力端子に押し付けられ、それにより電気的に接続するように構成される。プローブカードアセンブリ１は、電気コネクタ１１から配線基板２の下面５、したがって、配線基板２の下面５と接触する１以上のプローブヘッドアセンブリ９ａ、９ｂ（図８には２つ示し、図９及び図１０には４つ示すが、２又は４より多い又は少ない数のプローブヘッドアセンブリを用いてよい）への導電経路（図示せず）を含んでよい。電気コネクタ１１と配線基板２の下面５、したがって、プローブヘッドアセンブリ９ａ、９ｂとの間の導電路（図示せず）は、配線基板２上及び／又は内の導電性のトレース、ビア、及び／又は端子を含んでよい。以下により詳細に説明するように、幾つかのプローブ４は、各プローブヘッドアセンブリ９ａ及び／又は９ｂに取り付けられてよく、各プローブヘッドアセンブリ９ａ、９ｂは、配線基板２の導電経路（図示せず）と、プローブヘッドアセンブリ９ａ、９ｂ上のプローブ４との間に電気的経路を提供することができる。プローブカードアセンブリ１は、したがって、電気コネクタ１０４（したがって、個々のチャネル１０４）と、各プローブ４との間に電気的経路（図示せず）を提供することができる。プローブカードアセンブリ１は、したがって、通信チャネル１０４とＤＵＴ１１０の入力及び／又は出力端子との間に電気的インターフェイスを提供することができる。
【００３２】
[0057]  プローブ４は、ニードルプローブ、バックリングビームプローブ、バンププローブ、又はバネプローブを含むがこれらの限定されない任意のタイプの導電性プローブであってよい。プローブ４は、弾性を有し、導電性の構造であってよい。好適なプローブ４の非限定例としては、米国特許第５，４７６，２１１号、米国特許第５，９１７，７０７号、及び米国特許第６，３３６，２６９号に記載されるように、弾性材料によって被覆される心線から形成される複合構造が挙げられる。プローブ４は、或いは、米国特許第５，９９４，１５２号、米国特許第６，０３３，９３５号、米国特許第６，２５５，１２６号、米国特許出願公開第２の００１／００４４２２５号、及び米国特許出願公開第２の００１／００１２７３９号に開示されるようなバネ要素といったリソグラフィによって形成された構造であってもよい。プローブ４の他の非限定例としては、米国特許第６，８２７，５８４号、米国特許第６，６４０，４３２号、及び米国特許公開第２の００１／００１２７３９号に記載されるようなものが挙げられる。ポゴピン、バックリングビームプローブ（例えばコブラプローブ）、及び他のタイプのプローブを用いてもよい。また、プローブタイプに関係なく、プローブチップは、角錐形、角錐台形、ブレード形、バンプ形、又は任意の他の好適な形状であってよい。好適なプローブチップの様々な形状及びサイズの非限定例は、米国特許第６，４４１，３１５号に記載される。
【００３３】
[0058]  試験システム１００は、ＤＵＴ１１０を次の通りに試験できる。図８に示されるように、ＤＵＴ１１０は可動のチャック１１２上に配置されてよく、また、プローブカードアセンブリ１は、チャック１１２がその中に配置されるハウジング又は他の装置（図示せず）に関連付けられるマウント構造１１４に取り付けられてよい（例えばボルトで留められる、クランプされる等）。図８に示されるように、チャック１１２は、ＤＵＴ１１０の端子をプローブ４と接触させるように動作させることができる。或いは又はさらには、プローブカードアセンブリ１を動作させてＤＵＴ１１０の端子とプローブ４を接触させてもよい。テスタ１０２は、試験信号のパターンを生成することができ、この試験信号のパターンは、チャネル１０４及びプローブカードアセンブリ１を介してＤＵＴ１１０に供給されうる。試験信号に応答してＤＵＴ１１０によって生成される応答信号は、プローブカードアセンブリ１及びチャネル１０４を介して、テスタ１０２に供給されうる。テスタ１０２は、応答信号を評価して、応答信号が期待通りであって、したがって、ＤＵＴ１１０が試験に通過したか否かを判断する。（本明細書で使用する際、用語「試験信号」はＤＵＴに入力される信号及び／又はＤＵＴによって生成される応答信号を指しうる。）
【００３４】
[0059]  次に、図８〜図１０を参照して、例示的なプローブカードアセンブリ１を説明する。図８は、プローブカードアセンブリ１の側面図を含み、図９は、プローブカードアセンブリ１の底面の斜視図を示す。図１０は、プローブカードアセンブリ１の幾つかのコンポーネントの分解図を示す。上述したように、また、図８〜図１０に示されるように、プローブカードアセンブリ１は、上面３及び下面５を有する配線基板２と、補剛板７（図９では不可視）と、複数の独立したプローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄと、プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄを補剛板７及び配線基板２に取り付けるための取付け機構１０６とを含んでよい。
【００３５】
[0060]  配線基板２は、電気コネクタ１１（図９では不可視）を支持しかつ電気コネクタ１１への又はからの電気経路（図示せず）を提供するのに好適な任意の基板を含んでよい。例えば、配線基板２は、プリント回路基板を含んでよい。電気コネクタ１１は、チャネル１０４との電気的接続に好適な任意の電気コネクタを含んでよい。例えば、電気コネクタは、ポゴピンパッド、ゼロ挿入力（ＺＩＦ）コネクタ等を含んでよい。
【００３６】
[0061]  補剛板７は、例えば、周囲温度、温度勾配、機械負荷等における変化によって引き起こされる、ＤＵＴ１１０の試験時の動作、反り、曲げ等に対する抵抗を支援するように構成されてよい。補剛板７は任意の剛性構造を含んでよい。例えば補剛板７は金属板を含んでよい。
【００３７】
[0062]  図８〜図１０に示されるように、プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄは、各プローブヘッド９ａ、９ｂ、９ｃ、９ｄのプローブ４が、多数のＤＵＴ１１０を同時に接触するためにプローブ４からなる大きいアレイ９を形成するように位置決めされてよい。アレイ９におけるプローブ４のパターンは、規則的又は反復するパターンでなくともよい。通常、アレイ９におけるプローブ４のパターンは、ＤＵＴ１１０の端子のパターンに対応してよい。さらに、図９及び図１０には、４つのプローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄを示すが、より多い又はより少ない数のプローブヘッドアセンブリを用いてよい。
【００３８】
[0063]  図８に最もよく示されるように、取付け機構１０６が、プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄを補剛板７に取り付けることができる。取付け機構１０６は、プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄのプローブ基板８に取り付けられることができる複数のスタッド１４を含んでよい。スタッド１４にはネジ山が付けられ、各プローブ基板８（図８及び図１０参照）から上方向に延在でき、補剛板７における穴２０２及び配線基板２の穴２０４（図１及び図３参照）を通り補剛板７から延在するネジ留め具と係合してよい。取付け機構は、例えば差動ネジアセンブリを含んでよい。
【００３９】
[0064]  取付け機構１０６は、プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄを補剛板７に取り付けること以外の機能も行いうる。例えば、取付け機構１０６は、プローブ４が取り付けられるプローブ基板８の表面の向きを選択的に調節するように構成されてよい。例えば、取付け機構１０６は、プローブ基板８上の様々な位置に押力又はけん引力を選択的に印加し、それにより、補剛板７（及び／又は配線基板２）に対してプローブ基板８の位置（例えば向き）を選択的に変更する、又は、プローブ４が取り付けられるプローブ基板８の表面の形状さえも変更するように構成されてよい。このような取付け機構の例は、米国特許第６，５０９，７５１号に開示される。当然ながら、インターポーザ１０が、プローブ基板８の向きが上述したように変更されても配線基板２とプローブ基板８との間に対応する電気的接続を提供することができる。
【００４０】
[0065]  他の機構（図示せず）を設けてプローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄを取り付ける又は調節してもよい。例えば、プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄのそれぞれの、したがって、プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄのそれぞれのプローブ４の位置を個別に調節する機構（図示せず）が設けられてよい。このような機構の非限定例は、米国特許出願番号第１の１／１６５，８３３号に開示される。
【００４１】
[0066]  プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄのそれぞれはプローブ基板８を含んでよく、また、図９に最もよく示されるように、プローブ４は、各プローブ基板８の下面に取り付けられてよい。各プローブ基板８上にあるプローブ４は、プローブ群６にまとめられてよい。図９では、各プローブ群６は四角によって表され、個々のプローブ４は図示していない。各プローブ群６は、例えばＤＵＴ１１０のうちの１つのＤＵＴに接触するためのパターンに配置された多数のプローブ４を含んでよい。１つの群におけるプローブ４の数及びパターンは、したがって、各ＤＵＴ１１０の入力及び／又は出力端子の数に依存しうる。幾つかの例では、１つのプローブ群６が６０〜８０個以上のプローブ４を含んでよい。他の例では、１つのプローブ群６がより少ない又はより多い数のプローブ４を含んでよい。ＤＵＴ１１０は通常互いに同一であるので、プローブ群１６も互いに同一でありうる。
【００４２】
[0067]  図１１は、１つのプローブヘッドアセンブリ９ａの平面斜視図を示す。プローブヘッドアセンブリ９ｂ、９ｃ、９ｄは、プローブヘッドアセンブリ９ａと概して同じか類似でありうる。プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄは、容易に交換可能なモジュールであってよい。したがって、プローブカードアセンブリ１の寿命の間に、プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄのうちの１以上のプローブカードアセンブリが取り外されて新しいプローブヘッドアセンブリと交換されることができる。例えば、このことは、破損した、損傷を受けた又は機能不良のプローブカードアセンブリを交換するために行われてよい。別の例では、このことはプローブ４を新しいパターンに配置するために行われてよい。
【００４３】
[0068]  当然ながら、プローブヘッドアセンブリ９ａは、幾つかのプローブ４（図１１では不可視）が取り付けられたプローブ基板８を含んでよい。プローブヘッドアセンブリ９ａはさらに、配線基板２とプローブ基板８との間に電気的な接続を与えるように構成された複数のインターポーザ１０を含んでよい。図１１には４つのインターポーザ１０を示すが、より多い又はより少ない数のインターポーザ１０を用いてもよい。
【００４４】
[0069]  図１２は、１つのインターポーザ１０の平面斜視分解図と、図１１のプローブヘッドアセンブリ９ａの配線基板２及びプローブ基板８の部分図を示し、図１３は、図１２の配線基板２、インターポーザ１０、及びプローブ基板８の側面図であって、インターポーザ１０の配線基板２とプローブ基板８との例示的な相互接続を示す。図１１〜図１３に示されるように、各インターポーザ１０（順応する（compliant）相互接続の非限定例であってよい）は、インターポーザ基板５０２（例えば、セラミック、半導体、プリント回路基板等の材料）を含んでよく、このインターポーザ基板５０２は、基板５０２の片面から延在する第１の複数の細長い弾性電気的接点５０４と、基板５０２のもう片面から延在する第２の複数の細長い弾性電気的接点５０６を有する。これらの電気的接点５０４、５０６は、バネ状のプローブであってよく、また、例えば、プローブ４に関して上述した例示的な構造のいずれかのようであってもよい。基板５０２は、幾つかの接点５０４を幾つかの接点５０６に電気的に接続する、基板５０２内の電気経路（図示せず）を含んでよい。このような電気経路（図示せず）は、基板５０２上及び／又は内の導電性の端子、ビア、及び／又はトレース（図示せず）を含んでよい。或いは、細長い弾性電気的接点５０４及び／又は５０６が基板５０２の中を延在してもよい。
【００４５】
[0070]  図１２及び図１３に示されるように、接点５０４は配線基板２の下面５上の導電性の端子６０８（図１３参照）と位置合わせされてよく、接点５０６はプローブ基板８上の導電性の端子５０８と位置合わせされてよい。インターポーザ１０は、したがって、配線基板２上の幾つかの端子６０８と、プローブ基板８上の幾つかの端子５０８との間に弾性又は対応する電気的接続を与えることができる。上述したように、配線基板２は電気コネクタ１１（図８参照）と端子６０８との間の電気経路（図示せず）を含んでよく、プローブ基板８は端子５０８とプローブ４との間の電気経路（図示せず）を含んでよい。プローブヘッドアセンブリ９ａの各インターポーザ１０は、図１２及び図１３に示されるインターポーザ１０のようであってよく、各インターポーザ１０は、図１２及び図１３に示されるように、配線基板２上の端子６０８をプローブ基板８上の端子５０８に電気的に接続することができる。
【００４６】
[0071]  プローブ基板８は、プローブ４を支持するための任意の好適な構造を含んでよく、また、１以上の副層（sub-layers）及び／又は基板を含んでよい。例えば、プローブ基板８は、端子５０８とプローブ４との間に上述した電気経路（図示せず）を含むセラミック基板を含んでよい。幾つかの実施形態では、プローブ基板８は、端子５０８が第１のピッチで互いから間隔が空けられて配置され、プローブ４が第１のピッチより小さくてよい第２のピッチで互いから間隔が空けられて配置されるスペーストランスフォーマとして構成されてもよい。
【００４７】
[0072]  図１２及び図１３に概略的に示されるように、配線基板２の下面５上の端子６０８と、プローブ基板８上の端子５０８との間に電気的接続を確立しそれを維持するために、インターポーザ１０は、インターポーザ接点５０４が配線基板端子６０８と位置合わせされ、インターポーザ接点５０６がプローブ基板端子５０８と位置合わせされるのに十分な精度で位置付けられるべきである。さらに、インターポーザ接点５０４の配線基板端子６０８との、及び、インターポーザ接点５０６のプローブ基板端子５０８との上述した位置合わせを（例えば、プローブカードアセンブリ１の搬送、調節、及び使用の間）維持して、配線基板２の下面５上の端子６０８とプローブ基板８上の端子５０８との間の電気的接続を維持すべきである。
【００４８】
図１４は、プローブヘッドアセンブリ９ａのインターポーザ１０を、配線基板２とプローブヘッドアセンブリ９ａのプローブ基板８と位置合わせするための図１〜７に示した技術に似た技術の例示的な使用を示す。プローブヘッドアセンブリ９ｂ、９ｃ、９ｄのインターポーザ１０は同様に位置合わせされてよい。当然ながら、図示される技術は、セルフヘルプ型（self-help）の技術であってよい。以下の例では、インターポーザ１０は、図１〜図７の第１の構造２１２の非限定例であってよく、スタッド１４は、図１〜図７の位置合わせフィーチャ２０４、２０６、２０８、２１０の非限定例であってよい。スタッド１４は、プローブ基板８に取り付けられ、配線基板２内の穴２０４を通り延在し（図８及び図１０、並びにこれらの図面に関して上述した記載を参照）、また、したがって、配線基板２に対して穴２０４によって決められる位置に位置付けられうるが、インターポーザ１０は、図１〜図７に示される技術といった技術を用いて配線基板２とプローブ基板８の両方に位置合わせされることができる。したがって、配線基板２及びプローブ基板８は共に、図１〜図７の第２の構造２０２の非限定例であってよい。
【００４９】
[0074]  図１４に示されるように、各インターポーザ１０は、「ｘ，ｙ」面に概して配置されてよい。図１４では「ｘ，ｙ」面はそのページの面内にあり、「ｚ」軸はその紙面から出るように延在する。付勢機構７０２が、付勢力Ｆを各インターポーザ１０に印加しうる。１つの付勢力Ｆが各インターポーザ１０に印加されているように示すが、或いは、２以上の付勢力を各インターポーザ１０に印加してもよい。各インターポーザ１０に印加される付勢力Ｆは、インターポーザ１０を動作させて、インターポーザ１０を、インターポーザの接点５０４が配線基板の下面５上の端子６０８と位置合わせされ、かつ、インターポーザ１０の接点５０６がプローブ基板８上の端子５０８と位置合わせされるような位置に保持しうる。図１４に示されるように、複数の制約７０４が各インターポーザ１０に対して設けられ、これらの制約７０４は、上述したように、インターポーザ１０の接点５０６、５０８が配線基板端子６０８及びプローブ基板端子５０８と位置合わせされる位置にあるインターポーザ１０の付勢力Ｆによって誘発された動作を止めるように構成されかつ位置決めされてよい。これらの制約７０４は、（１）インターポーザ１０にかかる付勢力Ｆがインターポーザ１０を制約７４０に対して動かすと、制約７０４は、インターポーザ１０が「ｘ」又は「ｙ」方向に動くことや「ｚ」軸周りに回転することを阻止することによってインターポーザ１０を定位置に保持し、また、（２）インターポーザ１０が定位置にある際に、インターポーザ１０の接点５０４が配線基板２の下面５上の端子６０８と位置合わせされ、インターポーザ１０の接点５０６がプローブ基板８上の端子５０８と位置合わせされるように構成されかつ位置決めされてよい。幾つかの実施形態では、インターポーザ１０に印加される付勢力Ｆの大きさは、プローブ基板８及び配線基板２に対するインターポーザ１０の動作に対向する摩擦力をちょうど打ち勝つように選択されてよい。
【００５０】
[0075]  上述したように、スタッド１４は、図１〜図７の位置合わせフィーチャ２０４、２０６、２０８、２１０の非限定例であってよい。図１４に示されるように、各インターポーザ１０は、第１の構造２１２の非限定例であってよく、また、図１〜図７におけるドッキング／付勢フィーチャ２１４、２１６、２１８、２２０と同じか又はほぼ同様のドッキング／付勢フィーチャ１５を含んでよい。例えば、ドッキング／付勢フィーチャ１５は、図１〜図７の縁２２４、２２６、２２８、２３０と同じか又はほぼ同様であってよい縁１７を有する、図１４に示されるような切欠き部を含んでよい。図１４における付勢機構７０２によって生成される力Ｆは図５における力Ｆと同じであるか又は同様であってよく、また、制約７０４は図１〜図７における制約３２０、３２２、３２４と同じであるか又は同様であってよい。例えば、付勢機構７０４は図６Ａのバネ４７２のようなバネであってよく、また、制約７０４は図６Ａの突起４７４、４７６、４７８のうちの１以上の突起といった突起を含んでよい。さらに、図１４における力Ｆの印加点又は領域及び方向は、図５の力Ｆと同じか又はほぼ同様であってよく、また、図５の力Ｆと同じか又は同様の方法で決定又は選択されてよい。制約７０４の位置及び向きも、図３における制約３２０、３２２、３２４と同じか又は同様の方法で決定又は選択されてよい。
【００５１】
[0076]  しかしながら、図１４に示される各インターポーザ１０用の付勢機構７０２及び制約７０４の配置、向き、数は、例示に過ぎず、付勢機構７０２及び制約７０４の他の配置、向き、及び数を、各インターポーザ１０に用いてよい。幾つかの実施形態では、最小数（例えば３）の制約７０４を用いて、「ｘ」及び「ｙ」軸に沿っての各インターポーザ１００２の動作及び「ｚ」軸周りの回転を妨げることができる。一般に、３つの制約が通常平面における物体（例えばインターポーザ）の動作を妨げるのに十分である。幾つかの実施形態では、１つのインターポーザ１０あたりに３つの制約７０４が、インターポーザ１０を、上述したように配線基板２とプローブ基板８との適切な位置合わせに対応する位置に保持するには十分である。他の実施形態では、１つのインターポーザ１０あたりに４つ以上の制約７０４を用いてもよい。
【００５２】
[0077]  多くの他の変形が可能である。例えば、多数の付勢機構７０２を各インターポーザ１０に対して設けてもよい。例えば、多数のバネ（図１４には図示せず）を、インターポーザ１０と、図１４に示されるスタッド１４のうちの多数のスタッドとの間に配置してもよく、それにより、インターポーザ１０に作用する複数の付勢力Ｆが生成されうる。別の例として、１以上の制約７０４がクラッチされてもよい。例えば、１以上の制約７０４は、複数のスタッド１４のうちの１つのスタッドに対する制約（図示せず）とクラッチ（図示せず）とを可動に係合するように構成された、インターポーザ上のドッキングフィーチャ（図示せず）を含んでよい。クラッチ（図示せず）は、ドッキングフィーチャ（図示せず）と対応する制約（図示せず）が接触している間でも互いに対して動くことが可能であるように選択的に構成されてよい。クラッチ（図示せず）はさらに、ドッキングフィーチャ（図示せず）と対応する制約（図示せず）の動作を止めるように選択的に構成されてよい。
【００５３】
[0078]  図１５は、弾性特性を有するバンド１１０２がインターポーザ１０の周りに配置されて、力Ｆが各インターポーザ１０に加えられてインターポーザ１０を中心スタッド１４に向けて付勢する別の例示的な変形を示す。バンド１１０２は、したがって、図１４の付勢機構７０２の例示的な実施であってよい。制約７０４を各インターポーザ１０上に配置してインターポーザ１０の動作を制限しうる。制約７０４の位置及び向きは、図１〜図６に示される技術を用いて決定又は選択されてよく、また、制約７０４は（本明細書において記載される（例えば図７に示されるような）任意の変形を含む突起４７４、４７６、４７８の１以上の突起のような）突起として実施されてよい。
【００５４】
[0079]  図１６は、さらに別の変形を示す。図１６は、配線基板２、インターポーザ１０、及びプローブ基板８の部分側面図を示し、インターポーザ１０の接点５０４、５０６は、インターポーザ１０に付勢力Ｆを与えるように構成される。図示されるように、各接点５０４のチップ端１３０４（例えば配線基板２の端子６０８に物理的に接触する端部）は、接点５０４の取付け端１３０２（例えばインターポーザ基板５０２に取り付けられた端）からオフセットにされてよい。例えば、このオフセットは、図１６に示されるように距離Ｓ１分であってよい。図示されるように、各接点５０６のチップ端１３０８（例えばプローブ基板８の端子５０８に物理的に接触する端部）は、接点５０６の取付け端１３０６（例えばインターポーザ基板５０２に取り付けられた端部）からオフセットにされうる。例えば、このオフセットは、図１６に示されるように距離Ｓ２分であってよく、この距離Ｓ２は距離Ｓ１と同じであっても異なってもよい。
【００５５】
[0080]  オフセット距離Ｓ１及びＳ２によって、接点５０４、５０６は、配線基板２とプローブ基板８との間で圧縮されると横力Ｆ’を生成することができる。接点５０４、５０６は、例えば締結機構１０６（図８参照）によって配線基板２とプローブ基板８との間で圧縮されうる。例えば、上述したように、締結機構１０６はプローブ基板８を補剛板７に取り付けるように構成されうるので、締結機構１０６はプローブ基板８を補剛板７に向けて引っ張ることができ、それにより、インターポーザ１０をプローブ基板８と配線基板２との間で圧縮することができる。横力Ｆ’は、配線基板２及びプローブ基板８に対する縦力（図示せず）の追加であってよい。幾つかの実施形態では、横力Ｆ’はインターポーザ１０に印加される付勢力Ｆと同じか又はほぼ同じ方向に方向付けられてよい。
【００５６】
上述したように、横力Ｆ’は、図面に示される力Ｆのうち任意の力の代わりであってもよい。例えば、オフセット距離Ｓ１及び／又はＳ２を有する接点５０４、５０６は、図１４に示される付勢機構７０２又は図６Ａにおけるバネ４７２に取って代わってもよい。或いは、図１６に示されるインターポーザ１０にかかる横力Ｆ’は、図面に示される力Ｆのうち任意の力の追加であってよい。その場合、例えば、図１４又は図１５における各インターポーザ１０にかかる総力は、インターポーザ１０に作用する付勢機構７０２によって生成された力Ｆと、その接点５０４、５０６のオフセット距離Ｓ１及び／又はＳ２によってインターポーザ１０自体によって生成された横力Ｆ’とのベクトル和でありうる。上述したように、幾つかの実施形態では、付勢力Ｆ’の大きさは、プローブ基板８及び配線基板２に対するインターポーザ１０の動作に対向する摩擦力をちょうど打ち勝つだけの大きさとなるように選択されてよい。
【００５７】
図１７Ａ及び図１７Ｂ（配線基板２、インターポーザ１０、及びプローブ基板８の部分側面図を示す）は、インターポーザ１０の接点５９０が、インターポーザにかかる付勢力Ｆ’’を与えるように構成されうる別の例示的な構成を示す。接点５０４、５０６に取って代わってよい接点５９０は、インターポーザ基板５０２内に埋め込まれるか又はインターポーザ基板５０２内に固定される本体部５９６を含んでよく、また、接点５９０はさらに、配線基板２の端子６０８とプローブ基板８の端子５０８との間で係合し且つ圧縮される接点部５９２を含んでよい。図１７Ａは非圧縮状態にある接点５９０を示し、図１７Ｂは圧縮状態にある接点５９２を示す。図示されるように、各接点５９０の接点部５９２は、本体部５９６からオフセットＳ３であってよく、各接点５９０のアーム５９４は角度θが付けられてよい。接点部５９２のオフセットＳ３及び／又は角度θが付けられたアームによって、各接点５９０は、接点５９０が圧縮される際にインターポーザ基板５０２に横力を与えうる。このような横力の和は、図１７Ｂに示されるようにインターポーザ基板５０２にかかる横力Ｆ’’であってよい。
【００５８】
[0083]  図１６で概略的に上述したが、接点５９０は、例えば、締結機構１０６（図８参照）によって、配線基板２とプローブ基板８との間で圧縮されてよい。例えば、上述したように、締結機構１０６はプローブ基板８を補剛板７に取り付けるように構成されうるので、締結機構１０６はプローブ基板８を補剛板７に向けて引っ張ることができ、それによりインターポーザ１０をプローブ基板８と配線基板２との間で圧縮することができる。横力Ｆ’’は、配線基板２及びプローブ基板８に対する縦力（図示せず）の追加であってよい。幾つかの実施形態では、横力Ｆ’’はインターポーザ１０に印加される付勢力Ｆと同じか又はほぼ同じ方向に方向付けられてよい。
【００５９】
[0084]  上述した力Ｆ’と同様に、横力Ｆ’’は、図面に示された力Ｆのどの力に取って代わってもよい。例えば、接点５９０は、図４における付勢機構７０２又は図５におけるバネ４７２に取って代わってもよい。或いは、横力Ｆ’’は、図面に示された力Ｆのいずれか力の追加であってよい。その場合、例えば、各インターポーザ１０にかかる総力は、インターポーザ１０に作用する付勢機構７０２によって生成された力Ｆと、接点５９０の圧縮によってインターポーザ１０自体によって生成された横力Ｆ’’のベクトル和でありうる。ここでも、幾つかの実施形態では、付勢力Ｆの大きさは、プローブ基板８及び配線基板２に対するインターポーザ１０の動きに対向する摩擦力にちょうど打ち勝つだけの大きさとなるように選択されてよい。
【００６０】
[0085]  図１８は、本発明の幾つかの実施形態によるプローブカードアセンブリを作成する例示的なプロセスを示す。図１８のプロセスは、図８〜図１７Ｂに示されたプローブカードアセンブリのようなプローブカードアセンブリの作成に限定されないが、図１８のプロセスは、本明細書では、図１５〜図１７Ｂに示された変形を含む、図８〜図１４に示されたプローブカードアセンブリ１の作成に関して記述する。図１８に示されるように、ステップ１４０２では、プローブカードアセンブリ１のコンポーネントが提供されてよい。例えば、ステップ１４０２では、配線基板２、補剛板７、プローブ基板８、インターポーザ１０、及びスタッド１４が提供されてよい。ステップ１４０４では、ステップ１４０２にて提供されたコンポーネントが部分的に組み立てられてよい。ステップ１４０６ではインターポーザ１０をプローブ基板８上に配置し、ステップ１４０８では付勢力が予め加えられる。例えば、インターポーザ１０は、図１０に概略的に示されるようにプローブ基板８上に配置されてよい。（図１１も参照。）インターポーザ１０には、図１４に示されるような付勢力Ｆといった付勢力が予め加えられてよい。上述したように、付勢力Ｆは、インターポーザ１０を制約７０４に押し付け、インターポーザ１０のそれぞれを、上述したように、接点５０４、５０６が、それぞれ、配線基板２の端子６０８とプローブ基板８の端子５０８と位置合わせされるように位置決める。本明細書において記載した付勢力Ｆを与えるどの技術を用いてよい。ステップ１４１０では、プローブカードアセンブリは、例えば、図８及び図９に概略的に示されるように完全に組み立てられてよく、取付け機構１０６が締められうる。この取付け機構１０６は、プローブ基板８を配線基板２に対して締めて、図８及び図１３に概略的に示されるように、インターポーザ１０のそれぞれをプローブ基板８と配線基板２との間で圧縮する。上述したように、付勢力Ｆはインターポーザ１０を制約７０４に押し続けるべきであり、このことは、上述したように、インターポーザ１０を配線基板２及びプローブ基板８と適切に位置合わせした状態に維持する。インターポーザ１０は、図１６、又は、図１７Ａ及び図１７Ｂに示されるように構成されてよく、その場合、追加の横力Ｆ’又はＦ’’はインターポーザ１０を制約７０４にさらに押し付けることができる。しかし、インターポーザ１０は、必ずしも図１６、図１７Ａ、及び図１７Ｂに示されるように構成されなくともよい。任意選択的に、幾つかの実施形態では、取付け機構１０６が締められると、すべての又は一部の付勢力（例えば、力Ｆ、力Ｆ’、及び／又は力’’）が取り除かれうる。取付け機構１０６は、一旦締められると、付勢力なしで又は全付勢力より少ない力で、インターポーザ１０をプローブ基板８及び配線基板２に対して適切な位置に保持することができる。
【００６１】
[0087]  ステップ１４１２では、インターポーザ１０を介した配線基板２とプローブ基板８の間の電気的な接続性が試験されうる。ステップ１４１２では、インターポーザ１０のうちの１以上のインターポーザと配線基板２か又はプローブ基板８との間に全く電気的接続性がないか又は電気的接続性が弱い（例えば過度に低い）ことが検出される場合、プローブヘッドアセンブリ９ａ、９ｂ、９ｃ、９ｄのうちの影響を受けている１つ以上のプローブヘッドアセンブリに関連付けられた取付け機構１０６のうちの選択された幾つかの取付け機構を十分に緩めて、低導電性のインターポーザ１０は１以上の付勢力Ｆによって自然の位置に戻される。上述したように、１以上の付勢力Ｆによるインターポーザ１０の自然な位置は、接点５０４、５０６を、それぞれ、配線基板２上の端子６０８及びプローブ基板８上の端子５０８に位置合わせさせうる。これらの取付け機構１０６は再び締められ、上述したように、取付け機構１０６が締められたことによりまた締められた後、付勢力Ｆがインターポーザ１０を配線基板２及びプローブ基板８と適切な位置合わせされた状態に維持されうる。
【００６２】
[0087]  上述したように、接点５０４、５０６は図１６に示されたオフセットＳ１及びＳ２と共に構成されてよく、又は、接点５９０は図１７Ａ及び図１７Ｂに示すように構成されてよく、接点５０４、５０６は図１６に示されるように横力Ｆ’を与えることができ、又は、接点５９０は図１７Ａ及び図１７Ｂに示されるように横力Ｆ’’を与えることができる。上述したように、このような横力Ｆ’又はＦ’’は、インターポーザ１０に印加される付勢力Ｆ（例えば図１４及び図１５参照）の追加となり、したがって増強となるように構成されてよい。或いは、上述したように、インターポーザ１０に付勢力Ｆを印加する必要がなく（その場合、図１８のステップ１４０８は省略されるか又は図１８のプロセスに含まれなくてよい）、横力Ｆ’又はＦ’’は、各インターポーザ１０を対応する制約７４０内に付勢しうる。
【００６３】
[0088]  図１９は、本発明の幾つかの実施形態に従って、プローブカードアセンブリ１のようなプローブカードアセンブリを用いてＤＵＴを試験する例示的なプロセスを示す。図１９のプロセスは次に限定されないが、図１９のプロセスは、本明細書では、図８の試験システム１００におけるプローブカードアセンブリ１の使用に関して記載する。
【００６４】
[0089]  ステップ１５０２では、プローブカードアセンブリ１を図８に示されるようにマウント構造１１４上に取り付けてよい。上述したように、マウント構造１１４は、チャック１１２がその中に位置付けられるハウジングの一部であってよい。ステップ１５０４では、チャック１１２は、ＤＵＴ１１０を動かしてＤＵＴ１１０のうちの幾つかのＤＵＴの端子を、プローブカードアセンブリ１のプローブ４と位置合わせすることができ、また、チャック１１２は、ＤＵＴ１１０を動かして、それによりＤＵＴ１１０のうちの幾つかのＤＵＴの端子をプローブ４に押し付けてプローブ４と電気的に接触させることができる。ステップ１５０６では、テスタ１０２は、上述したように、試験信号を、チャネル１０４及びプローブカードアセンブリ１を介してＤＵＴ１１０の端子に出力することによってＤＵＴ１１０を試験しうる。テスタ１０２は、プローブカードアセンブリ１及びチャネル１０４を介して、試験信号に応答してＤＵＴ１１０によって生成された応答信号を受信しうる。テスタ１０２は、上述したように応答信号を評価しうる。
【００６５】
[0090]  ステップ１５０６における試験中に、配線基板２及びプローブ基板８に対するインターポーザ１０の相対位置が変化することがある。例えば、試験中のプローブカードアセンブリ１周りの周囲温度における変化によって、プローブカードアセンブリ１の幾つかのコンポーネントがプローブカードアセンブリ１の他のコンポーネントよりも膨張又は収縮することがある。このことは、プローブカードアセンブリ１の幾つかのコンポーネントは異なる熱膨張係数を有することに起因しうる。例えば、配線基板２は、ある特定の状況下では、インターポーザ１０及び／又はプローブ基板８より速く膨張しうる。配線基板２及びプローブ基板８に対するインターポーザ１０の位置の変化の別の例として、このような変化は、ステップ１５０６における試験中にプローブカードアセンブリ１に加えられる機械的な負荷に起因しうる。付勢力Ｆ及び／又は横力Ｆ’又はＦ’’は、ステップ１５０６における試験中に異なる率でプローブカードアセンブリ１のコンポーネントが膨張しても、ステップ１５０６における試験中に配線基板２上の端子６０８及びプローブ基板８上の端子５０８に対してインターポーザ接点５０４、５０６が適切に位置合わせされた状態に維持することができ、そうでなければ、ステップ１５０６における試験中に動いてしまう。さらには、必要に応じて（例えば、ステップ１５０６における試験中に、インターポーザ１０のうち１以上のインターポーザと配線基板２又はプローブ基板８との間の導電性が失われるか又は低くなりすぎる場合）、図１８のステップ１４１４を、プローブカードアセンブリ１がマウント構造１１４に取り付けられた状態のままプローブカードアセンブリ１に対して行うことができる。
【００６６】
[0091]  当然ながら、付勢機構７０２（図１４〜図１９参照）によりインターポーザ１０に印加される付勢力Ｆ及び／又はオフセット接点５０４、５０６又は接点５９０（図１６、図１７Ａ、及び図１７Ｂ参照）を有するインターポーザ１０によって生成される横力Ｆ’又はＦ’’及び制約７０２は、インターポーザ１０を、配線基板２及びプローブ基板８に対して自動的に適切に位置合わせされ且つインターポーザ１０をそのような位置合わせ状態に保持するように動かすように設計されうる。したがって、付勢機構７０２及び制約７０４は、セルフヘルプ型のシステムを形成することができる。
【００６７】
[0092]  図１〜図７に示された技術を含む上述したセルフヘルプ型システムは、インターポーザ１０を配線基板２及びプローブ基板８に対して位置合わせすることに限定されない。例えば、図１〜図７に示され且つ図８〜図１７Ｂに例示された技術は、或いは又は追加的に、プローブ基板８を配線基板２及び／又は補剛板７に対して自動的に位置合わせするように用いてよい。同様に、図１〜図７に示され且つ図８〜図１７Ｂに例示された技術は、或いは又は追加的に、配線基板２を補剛板７に対して自動的に位置合わせするように用いてよい。
【００６８】
[0093]  図１〜図７に示され且つ図８〜１７Ｂに例示された技術は、プローブカードアセンブリ１のようなプローブカードアセンブリ以外のデバイス及び装置においても用いてよい。例えば、このような技術は、ＤＵＴの試験に用いられる他のタイプのコンタクタデバイスにおいてインターポーザ及び／又はプローブ基板を自動的に位置合わせするために用いてよい。別の例として、このような技術は、基板又は構造を別の基板又は構造と位置合わせするために、他のタイプの電子デバイス又は非電子デバイスにおいて用いられてよい。したがって、インターポーザ１０、プローブ基板８、及び配線基板２は、図１〜図７に示され且つ図８〜図１７Ｂに例示された技術を用いて互いに位置合わせされうる構造又はコンポーネントの例に過ぎない。インターポーザ１０、プローブ基板８、及び配線基板２は、したがって、本明細書において開示されたセルフヘルプ技術を用いて位置合わせされる第１の、第２の、及び第３のコンポーネントの例でありうる。
【００６９】
[0094]  図２０〜図２２は、本発明の幾つかの実施形態に従って、図２０のステップ１５０６におけるＤＵＴ１１０の試験中に用いてよいプローブカードアセンブリ１の追加のフィーチャを示す。図２０は、配線基板２の平面図を示す。図示されるように、配線基板２は、複数の運動学的な制約Ｃ４、Ｃ５、及びＣ６を有してよい。３つの制約Ｃ４、Ｃ５、及びＣ６を示すがより多い又はより少ない数の制約を用いてよい。制約Ｃ４及びＣ５は、例えば、図２０に示された配線基板２の面によって定義される２次元面における２つの進行方向に配線基板２を制約する。例えば、制約Ｃ４、Ｃ５は、「ｘ」及び「ｙ」方向に配線基板２の動作を制約することができる。例えば、配線基板２の中心点に又はその付近に取り付けられた単一のネジ又はボルトが、制約Ｃ４、Ｃ５を提供することができる。第３の制約Ｃ６はさらに、配線基板２を「ｚ」軸周りに回転することを制約するように構成されうる。
【００７０】
上述したように、プローブカードアセンブリ１は、配線基板２上に取り付けられた、補剛板７といった補剛板（図２０には図示せず）を含んでよい。補剛板７は、配線基板２に追加の剛性を与えうる。この追加の剛性は、物理的な力又は温度変化の結果、配線基板２に生じうる曲げの量を低減することができる。配線基板２における曲げの外部量は、例えば、幾つかのコンポーネントの導電性を損なうか又は失わせてしまうことがある。
【００７１】
[0096]  配線基板２は、図２１及び図２２に示されたピン５４といた保持ピンによって部分的に保持されてよい。このピンは、補剛板７に対する配線基板２の半径方向の膨張又は収縮を可能にする。ピン５４はさらに、例えば、回転の制約Ｃ６を与える。補剛板７及び配線基板２は、バイメタル応答をもたらしうる異なる熱膨張係数を有する異なる材料から構成されてよい。これらの熱特性によって、これらのコンポーネントのうちの一方が熱条件における変化時にもう一方のコンポーネントより膨張及び収縮する傾向がもたらされる。
【００７２】
[0097]  図２１及び図２２に最もよく観察できる、図２０のスロット５０内のピン５４、及び制約Ｃ４、Ｃ５、及びＣ６は、配線基板２の半径方向の膨張又は収縮が、２次元面「ｘ，ｙ」における配線基板２の固定相対位置を保持しつつ対応されうるように構成されてよい。制約及び半径方向の膨張のための手段を与えるべく、スロット５２といった代替の又は追加のスロットが配線基板２に同様に含まれてよい。
【００７３】
[0098]  図２１は、配線基板２が半径方向の収縮状態Ｃにある際のスロット５０及びピン５４の関係を示す。スロット５０の形状によって、ピン５４に対する配線基板２の動作が可能にされる一方で回転の制約Ｃ６が依然として維持される（例えば、「ｚ」軸周りの回転が阻止される）。半径方向の収縮Ｃは、配線基板２が、例えば、室温以下の温度で保管又は動作される場合に生じうる。図２２は、配線基板２は半径方向の膨張状態Ｅにあること以外は、図２１に示された図と同様の図である。半径方向の膨張Ｅは、配線基板２が、図２１に示されるように配線基板２が半径方向の収縮状態Ｃとなる温度より大きい温度で保管又は動作される場合に生じうる。
【００７４】
[0099]  本発明の具体的な実施形態及び用途を本明細書において説明したが、本発明を、これらの例示的な実施形態及び用途又は本明細書においてこれらの例示的な実施形態及び用途が動作する様態に限定することを意図していない。
【図１】
2010540941.tif 000003
【図２】
2010540941.tif 000004
【図３】
2010540941.tif 000005
【図４】
2010540941.tif 000006
【図５】
2010540941.tif 000007
【図６Ａ】
2010540941.tif 000008
【図６Ｂ】
2010540941.tif 000009
【図６Ｃ】
2010540941.tif 000010
【図６Ｄ】
2010540941.tif 000011
【図７】
2010540941.tif 000012
【図９】
2010540941.tif 000013
【図１０】
2010540941.tif 000014
【図１１】
2010540941.tif 000015
【図１２】
2010540941.tif 000016
【図１３】
2010540941.tif 000017
【図１４】
2010540941.tif 000018
【図１５】
2010540941.tif 000019
【図１６】
2010540941.tif 000020
【図１７Ａ】
2010540941.tif 000021
【図１７Ｂ】
2010540941.tif 000022
【図２０】
2010540941.tif 000023
【図２１】
2010540941.tif 000024
【図２２】
2010540941.tif 000025
【図８】
2010540941.tif 000026
【図１８】
2010540941.tif 000027
【図１９】
2010540941.tif 000028
【手続補正書】
【提出日】平成22年5月20日(2010.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子デバイスを試験するためのアセンブリであって、
試験プローブを有するプローブ基板と、
前記プローブ基板に固定された配線基板と、
前記プローブ基板と前記配線基板との間に配置され、両側面から延在する弾性バネを含み、前記配線基板上の第１の端子を前記プローブ基板上の第２の端子とを電気的に接続するように構成されたインターポーザと、
前記第１の端子及び前記第２の端子が配置される面に対してほぼ平行な方向に前記インターポーザを複数の制約に対して付勢する付勢手段と、
を含み、
前記制約に対して付勢される間に、前記インターポーザの前記弾性バネは、前記配線基板上の前記第１の端子及び前記プローブ基板上の前記第２の端子と位置合わせする、アセンブリ。
【請求項２】
前記インターポーザはドッキングフィーチャを含み、
前記付勢手段は、前記インターポーザの前記ドッキングフィーチャを前記制約に対して付勢する、請求項１に記載のアセンブリ。
【請求項３】
前記付勢手段は、バネを含む、請求項１に記載のアセンブリ。
【請求項４】
前記付勢手段は前記弾性バネを含み、前記弾性バネは、横力を、前記弾性バネを圧縮する、前記横力に対してほぼ垂直な第２の力が印加されると、前記インターポーザに印加するように構成される、請求項１に記載のアセンブリ。
【請求項５】
前記プローブは、試験される電子デバイスに接触するように構成され、前記配線基板は、前記電子デバイスの試験を制御するように構成されたテスタへの複数のチャネルに対する電気的インターフェイスを含む、請求項１に記載のアセンブリ。
【請求項６】
電子デバイスを試験するための自己位置合わせ型リムーバブルプローブヘッドアセンブリであって、
試験プローブと、第１の面にほぼ配置され前記試験プローブに電気的に接続された端子とを有するプローブ基板と、
前記第１の面に対してほぼ平行な第２の面において少なくとも３つの制約によって実質的に制約されるインターポーザと、
前記インターポーザを前記制約のうちの少なくとも１つの制約に向けて付勢し前記インターポーザから延在する接点構造を前記プローブ基板の前記端子と位置合わせする力を前記第２の面において印加するように構成された付勢機構と、
を含むプローブヘッドアセンブリ。
【請求項７】
前記インターポーザは、前記少なくとも３つの制約に接触するように構成されたドッキングフィーチャを含む、請求項６に記載のプローブヘッドアセンブリ。
【請求項８】
前記プローブ基板及び前記インターポーザは、弾性接点バネによって電気的に接続される、請求項６に記載のプローブヘッドアセンブリ。
【請求項９】
前記付勢機構は、前記接点バネのうちの幾つかの接点バネを含み、前記幾つかの接点バネは、前記接点バネが圧縮されると前記力を与えるように構成される、請求項８に記載のプローブヘッドアセンブリ。
【請求項１０】
前記プローブヘッドアセンブリを配線基板に取り付ける取付け機構が前記制約を含む、請求項９に記載のプローブヘッドアセンブリ。
【国際調査報告】
2010540941.tif 000029
2010540941.tif 000030