(57)【要約】デジタル周波数シンセサイザ（１００）における利用のための方法であり、上記方法は、上記シンセサイザ（１００）中の位相アキュムレータ（１１０）の出力値の位相から振幅への変換（１２０）を含み、上記変換は、上記出力振幅値と対応する位相値（ｘ）の近似（ｙ）として実行され、並びに、上記近似が、線形補間値及び第２オーダー正弦関数値の組合せを含み、上記第２オーダー正弦関数値は、上記線形補間値における誤差を修正するための誤差タームとして用いられることを特徴とする、方法。【選択図】図４
2010522496.tif 000002
【特許請求の範囲】
【請求項１】
デジタル周波数シンセサイザ（１００）における利用のための方法であって、
前記シンセサイザにおける位相アキュムレータ（１１０）の出力値の位相から振幅への変換（１２０）を含み、
前記変換（１２０）は、前記位相アキュムレータの出力位相値と対応する振幅の近似として実行され、
前記近似は、線形補間値と、線形補間値における誤差について修正する誤差タームとして用いられる第２オーダー正弦関数タームとの組合せを含むことを特徴とする、方法。
【請求項２】
前記近似を最適化するよう調整され得る重み関数を含む誤差タームに従う、請求項１に記載の方法。
【請求項３】
前記近似は、次式で表される、請求項１又は２に記載の方法。
【数１】
2010522496.tif 000028
【請求項４】
1- cos(d/2)が重みファクターとして用いられる、請求項１〜３のいずれか１項に記載の方法。
【請求項５】
デジタル周波数シンセサイザにおける利用のための位相から振幅へのコンバータ（１２０）であって、
前記シンセサイザ中の位相アキュムレータ（１１０）の出力値の位相から振幅への変換手段（ＬＵＴ１−３，１３０，１４０，１５０）を備え、
前記変換手段は、前記位相アキュムレータの出力位相値と対応する振幅の近似手段を有し、
前記近似手段は、線形補間値と、第２オーダー正弦関数タームとの組合せを用い、
前記第２オーダー正弦関数タームは、前記近似手段によって、前記線形補間値における誤差について修正するための誤差タームとして用いられることを特徴とする、コンバータ。
【請求項６】
前記誤差タームは、前記変換手段が前記近似を最適化するために用いられる重み関数を含む、請求項５に記載のコンバータ（１２０）。
【請求項７】
前記近似手段は、前記近似に達するために次式を用いる、請求項５又は６に記載のコンバータ（１２０）。
【数２】
2010522496.tif 000029
【請求項８】
前記変換手段は、前記重みのファクターとして前記ターム [1- cos(d/2)]を用いる、請求項５〜７のいずれか１項に記載のコンバータ（１２０）。
【請求項９】
次に示すタームのうち少なくとも１つのための分離したルックアップテーブルＬＵＴを用いる、請求項７又は８のいずれかに記載のコンバータ（１２０）。
【数３】
2010522496.tif 000030
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル周波数シンセサイザ、特に、ダイレクト・デジタル周波数シンセサイザＤＤＦＳにおける利用のための方法及び装置を開示する。
【背景技術】
【０００２】
例えば、通信用トランシーバ、レーダーシステム、テスト器具、及びブロードキャストシステムのような現代の多くの電子システムにおいて、ダイレクト・デジタル周波数シンセサイザＤＤＦＳ（Ｄｉｒｅｃｔ  Ｄｉｇｉｔａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｓｙｎｔｈｅｓｉｚｅｒｓ）は重要なコンポーネントである。
【０００３】
ＤＤＦＳは、小さなステップ周波数における高速な周波数スイッチングを提供することが出来る。そして、ＤＤＦＳは、また、線形位相及び高いスペクトル純度をもった周波数シフトを提供することが出来る。
【０００４】
一般的なＤＤＦＳのアーキテクチャは、位相から正弦波振幅へのコンバータと直列に存在する位相アキュムレータに基づいたものである。このようなＤＤＦＳは通常２つの入力：クロックリファレンス及び周波数制御ワードＦＣＷ（Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌ  Ｗｏｒｄ）を用いる。ＤＤＦＳの位相アキュムレータは、クロックサイクル毎のＦＣＷの値を統合する。そして、傾斜が直接ＦＣＷに比例するランプを作り出す。
【０００５】
シンセサイザの出力周波数でもあるこのランプの周波数は、次式により与えられる。
【０００６】
【数１】
2010522496.tif 000003
【０００７】
ここで、f0 は、クロックリファレンスの周波数であり、Wは、アキュムレータのビット幅である。
【０００８】
位相アキュムレータのコンテンツは、およそ１ユニットサークルのローテーションの一部として解釈されてよい。そして、対応する角度のおおよその正弦波振幅は、位相から正弦波振幅へのコンバータにより生成される。
【０００９】
位相から正弦波振幅へのコンバータを実現するひとつの方法は、ＲＯＭルックアップテーブルＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）としてである。ＤＤＦＳにおいて周波数解析要求を満たすために、広域（ｗｉｄｅ）位相アキュムレータがしばしば望まれる。しかしながら、これは、コンバータとしてのとても大きなＬＵＴをもたらす。なぜなら、ＬＵＴが含むビットの数は、２Ｎ×（Ｌ＋１）に等しいためである。ここで、Ｌ＋１は、サインビットを含む、コンバータの出力ワード長である。
【００１０】
ＬＵＴサイズを削減するためのひとつのステップは、正弦関数の象限対称を利用することによってテーブルのエントリーの数を減らすことである。さらなる削減のために、ＲＯＭ  ＬＵＴに代わるいくつかの方法がある。それは例えば、角度分析、正弦振幅圧縮、及びＣＯＲＤＩＣ（Ｃｏｏｒｄｉｎａｔｅ  Ｒｏｔａｔｉｏｎ  Ｄｉｇｉｔａｌ  Ｃｏｍｐｕｔｅｒｓ）の利用、並びに、多項式近似のようなものである。これらのテクニックの原則は、計算の複雑さと引き換えにＲＯＭ記憶域を手に入れるものである。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＤＤＦＳの位相から振幅へのコンバータのための主なパフォーマンスパラメータのひとつは、いわゆるスプリアスフリーダイナミックレンジＳＦＤＲと呼ばれるものである。周波数ドメインにおいて、ＳＦＤＲは、生成された正弦波と最も大きい不要スペクトルコンポーネントの間の振幅又は電力（ｐｏｗｅｒ）の差を表す。
【００１２】
ＳＦＤＲは、また、多くのアプリケーションにおいて、感度及び耐干渉性のパフォーマンスについての重要なパラメータであり得る。しかしながら、従来のシステムにおいては、満足のいくＳＦＤＲは、例えば、ストレージの必要性及び必要とされる計算パワーの量の観点から、回路の高い複雑性に見合った価格において手に入れられるものであった。
【００１３】
上記に説明されたように、ダイレクト・デジタル周波数シンセサイザＤＤＦＳにおいて、必要とされる計算パワーの量の観点から高いストレージ効率及び実装効率を持った良質なＳＦＤＲを得ることが必要とされている。
【課題を解決するための手段】
【００１４】
この必要性に対応するために、本発明は、シンセサイザにおける位相アキュムレータの出力値の位相から振幅への変換を含む、デジタル周波数シンセサイザにおける利用のための方法を開示する。
【００１５】
また、本発明に従った変換は、位相アキュムレータのアウトプット位相値と対応する振幅の近似として実行される。そして、上記近似は、線形補間値及び第２オーダー正弦関数タームの組合せを含む。第２オーダー正弦関数タームは、線形補間値中の誤差を補正する誤差タームとして用いられる。
【発明の効果】
【００１６】
次の詳細な記述からよりよくわかるだろう本発明の手段によれば、とてもよいＳＦＤＲパフォーマンスがハードウェアの高度な複雑さに拠らずに手に入れることが出来る。
【００１７】
本発明は、さらに、本発明の方法を実行するための手段を含むデジタル・ダイレクト周波数シンセサイザＤＤＦＳを開示する。
【図面の簡単な説明】
【００１８】
本発明は、添付された図面を参照することによってより詳細を説明されるだろう。
【図１】本発明に適用可能な周波数シンセサイザを示す。
【図２】線形補間の原理を示す。
【図３】誤差ダイアグラムである。
【図４】本発明の位相から振幅へのコンバータの一実施形態の例を示す。
【図５】残存誤差ダイアグラムを示す。
【図６】図５のダイアグラムの一部拡大図である。
【図７】図５のダイアグラムのパワースペクトラムを示す。
【発明を実施するための形態】
【００１９】
図１は、本発明に適用可能な、典型的なダイレクト・デジタル周波数シンセサイザ１００の例を示す。図１のＤＤＦＳ１００のアーキテクチャは２つの主なブロックである位相アキュムレータ１１０及び位相から正弦振幅へのコンバータ１２０に基づいている。
【００２０】
位相アキュムレータ１１０は加算器１４０を含み、その出力はレジスタ１５０に入力される。
【００２１】
デジタルからアナログへのコンバータＤＡＣ及びローパスフィルタＬＰＦは、両方とも１３０として図１に示され、これらは、アナログ出力がＤＤＦＳ１００にから望まれている場合には、コンバータ１２０の出力と接続されてもよい。ＤＤＦＳ１００は２つの入力クロック参照f0１６０及び周波数制御ワードＦＣＷ１７０をとる。位相アキュムレータ１１０はクロックサイクル毎のＦＣＷの値を統合（ｉｎｔｅｇｒａｔｅ）し、そうしている間に、勾配が直接ＦＣＷに比例する傾斜（ｒａｍｐ）を作り出す。
【００２２】
シンセサイザ１００の出力周波数foutでもあるこの傾斜の周波数は、次式によって与えられる。
【００２３】
【数２】
2010522496.tif 000004
【００２４】
ここで、f0はクロックリファレンスの周波数であり、Ｗはアキュムレータのビット幅である。
【００２５】
位相アキュムレータのコンテンツは、およそユニットサークルのローテーションの一部として解釈される。そして、対応する角度の近似された正弦振幅は、位相から正弦波振幅へのコンバータにより生成される。位相から正弦波振幅へのコンバータ１２０のパフォーマンスは、かくしてパフォーマンスについていうとき及び複雑さについていうときの両方において全ＤＤＦＳ１００のパフォーマンスに中心的に影響する。
【００２６】
既に本明細書中に説明されたように、位相から正弦振幅へのコンバータを設計するひとつの方法は、通常ＲＯＭとして実現されるルックアップテーブルＬＵＴとしてである。すでに前に説明されたように、ＬＵＴは本発明によって克服することが望まれている特定の不都合な点を含んでいる。
【００２７】
かくして、本発明によれば、位相から正弦振幅へのコンバータの機能を実行するための新しい方法が開示される。基本的に、本発明の方法は、線形補間及び理想的な正弦に対するセカンドオーダー正弦近似を含む近似として説明されることが出来る。
【００２８】
本発明のビットトゥルーシミュレーションは、１６ビット出力において１１２．５ｄＢ  ＳＦＤＲを示す。この値は、理論上可能な値と比べて１．９ｄＢだけ低い値である。
【００２９】
本発明の近似が実行される方法に戻ると、位相から振幅への変換を実行するひとつの方法は多項式近似を用いる方法である。多項式近似のひとつのサブセットは、所謂線形補間である。
【００３０】
図２は、単純な線形補間近似方法を描いたものである。ｙはｘの関数であり、例中においてｙで示されるものはｘのサイン関数である。図２において、サイン関数の線形補間２１０がまた示されている。実現可能な限り、そして、また、図２からみてとれるように、この補間方法は特に正確な方法ではない。
【００３１】
図２をさらに参照すると、y=sin (x)として定義される理想的な正弦ｙにとって（このとき、ｘは０から２πラジアンの値である。）、もしシーケンスＹ（ｎ）が知られていると、
y=sin (x),                         (1)
【００３２】
【数３】
2010522496.tif 000005
【００３３】
図２中の線形補間は次のように示される。
【００３４】
【数４】
2010522496.tif 000006
【００３５】
2010522496.tif 000007
【００３６】
それぞれの補間セグメントのピーク誤差は、偏微分によって得ることが出来る。以下を仮定する。
【００３７】
【数５】
2010522496.tif 000008
【００３８】
そして、数式（３）及び数式（４）を数式（５）に代入すると、以下のことがわかる。
【００３９】
【数６】
2010522496.tif 000009
【００４０】
そして、従って、
【００４１】
【数７】
2010522496.tif 000010
【００４２】
2010522496.tif 000011
【００４３】
【数８】
2010522496.tif 000012
【００４４】
図３は、理想的な正弦の線形補間についての誤差における振幅を示す。誤差振幅は、位相の関数として示される。ここで、位相は０から２πラジアンで表される。
【００４５】
従って、図３と上記の数式（８）の組合せから、私たちは、σmax（ｘ）が準正弦波エンベロープを保つことがわかる。１−cos（ｄ／２）は、与えられたｄについて一定値であることは注目に値する。
【００４６】
もし図３中のそれぞれの補間セグメントの補間誤差err(x)、即ち、エンベロープ内部の歯のような（ｔｅｅｔｈ−ｌｉｋｅ）ウェーブレット、３１０のうちのひとつが図３に明確さのために示されている、は、正弦波の初めの半サイクルによって振幅σmax（ｘ）を用いて、近似される。
【００４７】
【数９】
2010522496.tif 000013
【００４８】
数式（８）及び数式（９）を合わせることによって、以下のことがわかる。
【００４９】
【数１０】
2010522496.tif 000014
【００５０】
2010522496.tif 000015
【００５１】
【数１１】
2010522496.tif 000016
【００５２】
2010522496.tif 000017
【００５３】
与えられたｄについて、ｘ及びＹ（ｋ）だけが数式（１１）のｙ（ｘ）の近似にとって必要な入力であることがわかる。
【００５４】
上記の数式（１１）はまた、言葉で次のように表現される。ｙ（ｘ）は、線形補間値及び線形補間値の残存誤差の近似であるタームの組合せによって近似される。残存誤差は、セカンドオーダー正弦関数として表現され、線形補間値の誤差を補正するための誤差タームとして用いられる。
【００５５】
明瞭さのために、線形補間値を次に再び示す。
【００５６】
【数１２】
2010522496.tif 000018
【００５７】
そして、セカンドオーダー正弦タームは、従って、
【００５８】
【数１３】
2010522496.tif 000019
【００５９】
上記の数式（１１）は、本発明の位相から振幅へのコンバータの所望の機能（function）を表現するのに用いられる。
【００６０】
2010522496.tif 000020
【００６１】
【数１４】
2010522496.tif 000021
【００６２】
2010522496.tif 000022
【００６３】
2010522496.tif 000023
【００６４】
上記の直接得られる式の全ての機能は、以下のように対処されるかもしれない。ｄによる除算は、実現されるために必要とされない。なぜならｄは、２の累乗（ｐｏｗｅｒ）であるからである。代わりに、“ライトシフト”だけが、ＬＵＴ２の出力が接続される乗算器の出力において必要とされる。そしてそれは、乗算器の出力の適切なビットを選択することによってなされる。
【００６５】
（ｘ−ｋｄ）による乗算に関しては、実際にｘ−ｋｄを計算する必要はない。なぜならｋは（ｘ／ｄ）の整数部分であるからである。そして、ｘ−ｋｄの値は８ビットから３２ビットの値である。そして１２ビットに切り捨てることが出来る。ここで用いられるビット長は、複雑さとパフォーマンスとのバランス間のトレードオフであるだろう。しかし、１つの実施形態において、私たちは、１２ビット（Ｎ＝７の場合において）を８ビットから１９ビットとして選択する。
【００６６】
図４のＬＵＴ２が１／４周期しかカバーしないために、機能ブロック１３０及び機能ブロック１５０は、図４における回路図に導入されている。ブロック１３０は、“１の補数”（ｃｏｍｐｌｅｍｅｎｔ）であり、ブロック１５０は、“サインの逆数”関数である。これらの機能ブロック１３０及び１５０の双方は、ビット２＝１のときに有効にされる。そうでなければ、データは単にこれら機能をバイパスする。
【００６７】
Ｙ（ｋ）のワード長は１６ビットである。これは、ＬＵＴ１のサイズが６４＊１６であることを明らかにしている。これは、Ｙ（ｋ＋１）−Ｙ（ｋ）の最大値が216 * sin (d) = 3216であることを暗示している。そして、かくして、Ｙ（ｋ＋１）−Ｙ（ｋ）は１２ビットに合わせられる。１２ビットは、図４のＬＵＴ２の出力のビット幅である。
【００６８】
３２１６の最大値は次の方法で到達される。ｓｉｎ（ｘ）の形を見ると、ｘが小さい（例えば、０）とき、カーブの傾斜は、ｘが大きい（例えば、π／２）ときよりも大きいことは実現されうる。実際に、Ｙ（ｋ＋１）−Ｙ（ｋ）は、傾斜の記述（ｄｅｓｃｒｉｐｔｉｏｎ）である。ｋの値が小さいために、Ｙ（ｋ＋１）−Ｙ（ｋ）は、比較的大きくなるだろう。ｋ＝１のとき、最大値は、Y(1)-Y(0)=sin(d)によって達せられる。そして、ｄ＝２π／１２８について、結果は３２１６である。
【００６９】
これは、１６ビットが用いられるという事実に起因して、我々は得る。
【００７０】
【数１５】
2010522496.tif 000024
【００７１】
当然、与えられたｄについて、ＬＵＴ２は１／４周期だけをカバーする必要ために、Y(k+1)-Y(k)の最大値は、ｋ＝０のときに216
sin(d) = 216sin(2π/128) = 3215.7（これは、３２１６に丸められる）に対応して得られるだろう。
【００７２】
数式（１１）におけるターム1-cos
(d/2)は、数式（１１）における重みファクターとして見ることが出来、そして、オンまたはオフラインで計算されることが出来る。しかしながら、特に、図４のような設計におけるビット切捨て効果の観点において、最適な重みファクターは、また、1-cos (d/2)の近傍を探すことによって特定されるだろう。
【００７３】
適切に選択された、重みファクターについての値は、図４における設計をＳＦＤＲをできるだけシミュレーションにおいて計算されたＳＦＤＲ、数式（１１）の場合には１１２．５ｄＢ、に近くするようにさせるだろう。
【００７４】
図５は、理想的な正弦が１にセットされた振幅により１１２．５ｄＢのＳＦＤＲの場合の図４の設計を用いて、数式（１１）の近時の残存誤差を示す。図６は、図５から任意に選択された区間（０．７９−０．８４）の拡大図を示す。ここでは、さらに残存誤差の特性を示す。図６から、私たちは誤差はよく無作為化され、とても平らなパワースペクトルに対応することが分かる。
【００７５】
図７は、時間領域の誤差はとてもランダムであるという事実を強調する、図５に対応するパワースペクトルを示す。
【００７６】
加えて、新たに図４を参照すると、たった１９ビットが用いられ、論理的なＳＦＤＲの限界よりもおよそ１．９ｄＢだけ小さい値である１１２．５ｄＢのＳＦＤＲがまだ達成される。ＳＦＤＲ≦６．０２×Ｍと定義され、Ｍは、図１に示される位相から振幅へのコンバータの入力ビット幅である。したがって、１９ビット、Ｍ＝１９，及び6.02*19は114.38 dBであり、これは、本発明にひょり得られる値、即ち１１２．５ｄＢよりもたった１．８８ｄＢ高い。
【００７７】
今、図４に示される設計に戻ると、ビットトゥルーシミュレーションが上記機能の受け入れられない低下なしに用いられるいくつかの単純化を示している。以下に示される単純化がそれぞれそれ自身又は互いの組み合わせにおいて用いられうることが示される。
【００７８】
2010522496.tif 000025
【００７９】
2010522496.tif 000026
【００８０】
2010522496.tif 000027
【００８１】
図４において、重みファクターの導入は機能ブロック１４０により示される。
【００８２】
本発明は、上記に記述した、及び図面において示された実施形態の例に制限されない。しかし、添付の請求の範囲の範囲内において自由に変形されてよい。
【００８３】
例えば、図２に示され上記の例において用いられた線形補間、即ち、本発明に従って理想的な結果を達成するために用いられうる第１階級（ｄｅｇｒｅｅ）の線形補間は、単に線形補間の一例である。原則的に、他の種類の線形補間はまた本発明の結果を達成するために用いられうる。
【００８４】
また、上記のＬＵＴｓにおいて入力、出力、及びＬＵＴの幅として用いられたビットの数を考慮すると、これらのビットの数は単に例であり、他のビットの量がまたＬＵＴにおいて用いられても良い。
【図１】
2010522496.tif 000031
【図２】
2010522496.tif 000032
【図３】
2010522496.tif 000033
【図４】
2010522496.tif 000034
【図５】
2010522496.tif 000035
【図６】
2010522496.tif 000036
【図７】
2010522496.tif 000037
【国際調査報告】
2010522496.tif 000038
2010522496.tif 000039
2010522496.tif 000040
2010522496.tif 000041