(57)【要約】本発明は、液晶パネルのチャンネル間のオフセット除去方法を開示する。液晶パネルのチャンネル間のオフセット除去方法は、画素の少なくとも２行単位で画素を駆動する第１タイプの出力バッファおよび第２タイプの出力バッファを交互に配列するステップと、画素の少なくとも２列単位で第１タイプの出力バッファおよび第２タイプの出力バッファを配列し、以前の少なくとも２列とは反対になるタイプの出力バッファを配列するステップとを含む。第２タイプの出力バッファは、第１タイプの出力バッファ内の差動トランジスタ同士の接続および負荷トランジスタ同士の接続を切り換えて実現する。【選択図】図６
2010525409.tif 000002
【特許請求の範囲】
【請求項１】
行及び列に配列された画素を含む液晶パネルのチャンネル間のオフセットを除去する方法において、
前記画素の少なくとも２行単位で前記画素を駆動する第１タイプの出力バッファおよび第２タイプの出力バッファを交互に配列するステップと、
前記画素の少なくとも２列単位で前記第１タイプの出力バッファおよび前記第２タイプの出力バッファを配列し、以前の前記少なくとも２列とは反対になるタイプの前記出力バッファを配列するステップと、を含むことを特徴とするオフセット除去方法。
【請求項２】
前記第１及び前記第２タイプの出力バッファは、対称構造の差動トランジスタおよび前記差動トランジスタと接続された負荷トランジスタで構成され、
前記第１タイプの出力バッファ内の前記差動トランジスタ同士の接続および前記負荷トランジスタ同士の接続を切り換えることで、前記第２タイプの出力バッファを実現することを特徴とする請求項１に記載のオフセット除去方法。
【請求項３】
前記液晶パネルは、垂直的に１つの前記画素ずつ逆極性で表示する垂直１ドット反転駆動方式で駆動されることを特徴とする請求項１に記載のオフセット除去方法。
【請求項４】
前記液晶パネルは、垂直的に２つの前記画素ずつ逆極性で表示する垂直２ドット反転駆動方式で駆動されることを特徴とする請求項１に記載のオフセット除去方法。
【請求項５】
前記液晶パネルは、水平的に２つの前記画素ずつ逆極性で表示する水平２ドット反転駆動方式で駆動されることを特徴とする請求項１に記載のオフセット除去方法。
【請求項６】
前記液晶パネルは、水平的に２つの前記画素と垂直的に２つの画素が１つのグループをなして、前記グループごとに逆極性で表示するスクエア反転駆動方式で駆動されることを特徴とする請求項１に記載のオフセット除去方法。
【請求項７】
行及び列に配列された画素を含む液晶パネルのチャンネル間のオフセットを除去する方法において、
前記画素の少なくとも２行単位で前記画素を駆動する第１タイプの出力バッファおよび第２タイプの出力バッファを交互に配列するステップと、
前記画素の１列単位で前記第１タイプの出力バッファおよび前記第２タイプの出力バッファを配列し、以前の前記列とは反対になるタイプの前記出力バッファを配列するステップと、を含むことを特徴とするオフセット除去方法。
【請求項８】
前記第１及び前記第２タイプの出力バッファは、対称構造の差動トランジスタおよび前記差動トランジスタと接続された負荷トランジスタで構成され、
前記第１タイプの出力バッファ内の前記差動トランジスタ同士の接続および前記負荷トランジスタ同士の接続を切り換えることで、前記第２タイプの出力バッファを実現することを特徴とする請求項７に記載のオフセット除去方法。
【請求項９】
前記液晶パネルは、垂直的に１つの前記画素ずつ逆極性で表示する垂直１ドット反転駆動方式で駆動されることを特徴とする請求項７に記載のオフセット除去方法。
【請求項１０】
前記液晶パネルは、垂直的に２つの前記画素ずつ逆極性で表示する垂直２ドット反転駆動方式で駆動されることを特徴とする請求項７に記載のオフセット除去方法。
【請求項１１】
前記液晶パネルは、水平的に２つの前記画素ずつ逆極性で表示する水平２ドット反転駆動方式で駆動されることを特徴とする請求項７に記載のオフセット除去方法。
【請求項１２】
前記液晶パネルは、水平的に２つの前記画素と垂直的に２つの画素が１つのグループをなして、前記グループごとに逆極性で表示するスクエア反転駆動方式で駆動されることを特徴とする請求項７に記載のオフセット除去方法。
【請求項１３】
行及び列に配列された画素を含む液晶パネルのチャンネル間のオフセットを除去する方法において、
前記画素の１行単位で前記画素を駆動する第１タイプの出力バッファおよび第２タイプの出力バッファを交互に配列するステップと、
前記画素の少なくとも２列単位で前記第１タイプの出力バッファおよび前記第２タイプの出力バッファを配列し、以前の前記少なくとも２列とは反対になるタイプの前記出力バッファを配列するステップと、を含むことを特徴とするオフセット除去方法。
【請求項１４】
前記第１及び前記第２タイプの出力バッファは、対称構造の差動トランジスタおよび前記差動トランジスタと接続された負荷トランジスタで構成され、
前記第１タイプの出力バッファ内の前記差動トランジスタ同士の接続および前記負荷トランジスタ同士の接続を切り換えることで、前記第２タイプの出力バッファを実現することを特徴とする請求項１３に記載のオフセット除去方法。
【請求項１５】
前記液晶パネルは、垂直的に１つの前記画素ずつ逆極性で表示する垂直１ドット反転駆動方式で駆動されることを特徴とする請求項１３に記載のオフセット除去方法。
【請求項１６】
前記液晶パネルは、垂直的に２つの前記画素ずつ逆極性で表示する垂直２ドット反転駆動方式で駆動されることを特徴とする請求項１３に記載のオフセット除去方法。
【請求項１７】
前記液晶パネルは、水平的に２つの前記画素ずつ逆極性で表示する水平２ドット反転駆動方式で駆動されることを特徴とする請求項１３に記載のオフセット除去方法。
【請求項１８】
前記液晶パネルは、水平的に２つの前記画素と垂直的に２つの画素が１つのグループをなして、前記グループごとに逆極性で表示するスクエア反転駆動方式で駆動されることを特徴とする請求項１３に記載のオフセット除去方法。
【請求項１９】
行及び列に配列された画素を含む液晶パネルのチャンネル間のオフセットを除去する方法において、
前記画素の１行単位で前記画素を駆動する第１タイプの出力バッファおよび第２タイプの出力バッファを交互に配列するステップと、
前記画素の１列単位で前記第１タイプの出力バッファおよび前記第２タイプの出力バッファを配列し、以前の前記列とは反対になるタイプの前記出力バッファを配列するステップと、を含むことを特徴とするオフセット除去方法。
【請求項２０】
前記第１及び前記第２タイプの出力バッファは、対称構造の差動トランジスタおよび前記差動トランジスタと接続された負荷トランジスタで構成され、
前記第１タイプの出力バッファ内の前記差動トランジスタ同士の接続および前記負荷トランジスタ同士の接続を切り換えることで、前記第２タイプの出力バッファを実現することを特徴とする請求項１９に記載のオフセット除去方法。
【請求項２１】
前記液晶パネルは、垂直的に１つの前記画素ずつ逆極性で表示する垂直１ドット反転駆動方式で駆動されることを特徴とする請求項１９に記載のオフセット除去方法。
【請求項２２】
前記液晶パネルは、垂直的に２つの前記画素ずつ逆極性で表示する垂直２ドット反転駆動方式で駆動されることを特徴とする請求項１９に記載のオフセット除去方法。
【請求項２３】
前記液晶パネルは、水平的に２つの前記画素ずつ逆極性で表示する水平２ドット反転駆動方式で駆動されることを特徴とする請求項１９に記載のオフセット除去方法。
【請求項２４】
前記液晶パネルは、水平的に２つの前記画素と垂直的に２つの画素が１つのグループをなして、前記グループごとに逆極性で表示するスクエア反転駆動方式で駆動されることを特徴とする請求項１９に記載のオフセット除去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置（ＬＣＤ）に関するものであり、特に、チャンネル間に発生するオフセットを水平的および垂直的に同時に除去する方法に関するものである。
【背景技術】
【０００２】
一般に、液晶表示装置は、大きく液晶パネル部と駆動部で構成される。液晶パネル部は、画素電極と薄膜トランジスタがマトリクス形態で配列された下側ガラス基板と、共通電極及びカラーフィルタ層が形成された上側ガラス基板と、上下ガラス基板の間に挿入された液晶層とで構成される。駆動部は、外部から入力される映像信号を処理して、複合同期信号を出力する映像信号処理部と、映像信号処理部から出力される複合同期信号を受けて、水平同期信号及び垂直同期信号を分離し出力してモード選択信号によってタイミングを制御する制御部と、制御部の出力信号によって液晶パネル部の走査ライン及び信号ラインに順次に駆動電圧を印加するゲートドライバ及びソースドライバなどを含む。
【０００３】
液晶表示装置では、画素に印加される電圧を反転する必要がある。単一極性を有する電界が長期間印加されたとき液晶材料または配向膜の劣化または不純物による寄生電荷が生ずる。こうした残像(image persistence)現象のような表示劣化を防止するために、この反転動作が行われる。
【０００４】
画素の劣化を防止するために、毎フレームごとに各画素の極性を反転させる必要がある。このとき極性間の微細な輝度差によって液晶パネルのフリッカ(flicker)が発生する。このフリッカを緩和する方法として、行(row)反転、列(column)反転、ドット(dot)反転などの駆動方式が使われている。行反転駆動方式では、隣合うゲートラインは液晶の負極性と正極性の組合せが互いに逆に表示されるようにして画素が駆動される。列反転駆動方式では、隣合うデータラインは互いに逆極性で表示されるようにして画素が駆動される。ドット反転駆動方式は、行反転方式と列反転方式を混合した概念であり、１つの画素を基準に互いに隣合う四方の画素が逆極性で表示されるように駆動される。
【０００５】
このような方式は、人の目が多数の画素を同時に認識するということを利用して、一定の面積における各画素間の輝度差を減らすことを目的とする。一般に、ドット駆動方式は、使用者にとって好都合な最も有効な方式で知られており、液晶表示装置の反転駆動方式として最も広く使われている。
【０００６】
一方、液晶表示装置では、ソースドライバの各チャンネル間のオフセットは液晶表示装置の特性に非常に重要な特性であるため、オフセットを低減するための方法が活発に開発されている。ソースドライバでの各チャンネル間のオフセットを誘発する原因は、ソースドライバの出力バッファにある。
【０００７】
図１及び図２は、従来のオフセット除去方法に利用される出力バッファを示す。図１を参照すると、出力バッファ１０は、第１入力信号（ＩＮ）に接続されたゲートを有する第１ＮＭＯＳトランジスタＭ１と、第２入力信号（ＩＮＢ）に接続されたゲートを有する第２ＮＭＯＳトランジスタＭ２とを含む。電源電圧（ＶＤＤ）と第１及び第２ＮＭＯＳトランジスタＭ１，Ｍ２のドレインとの間には、第１及び第２ＰＭＯＳトランジスタＭ３，Ｍ４がそれぞれ接続される。第１及び第２ＰＭＯＳトランジスタＭ３，Ｍ４のゲートは第２ＰＭＯＳトランジスタＭ４のドレインに接続されて、カレントミラーを構成する。第１及び第２ＮＭＯＳトランジスタＭ１，Ｍ２のソースと接地電圧（ＶＳＳ）との間には、バイアス信号（ＢＩＡＳ）に接続されたゲートを有する第３ＮＭＯＳトランジスタＭ５が接続される。出力バッファ１０は、電源電圧（ＶＤＤ）と接地電圧（ＶＳＳ）との間に直列接続された第３ＰＭＯＳトランジスタＭ６および第４ＮＭＯＳトランジスタＭ７をさらに含む。第３ＰＭＯＳトランジスタＭ６のゲートは、第１ＮＭＯＳトランジスタＭ１および第１ＰＭＯＳトランジスタＭ３のドレインに接続される。第４ＮＭＯＳトランジスタＭ７のゲートは、バイアス信号（ＢＩＡＳ）に接続される。第３ＰＭＯＳトランジスタＭ６および第４ＮＭＯＳトランジスタＭ７のドレインは出力信号（ＯＵＴ）になる。
【０００８】
出力バッファ１０のオフセットは、差動対トランジスタである第１及び第２ＮＭＯＳトランジスタＭ１，Ｍ２のミスマッチおよび、アクティブ負荷トランジスタである第１及び第２ＰＭＯＳトランジスタＭ３、Ｍ４のミスマッチによって発生する。これらのトランジスタ（Ｍ１，Ｍ２，Ｍ３，Ｍ４）のミスマッチは、半導体製造工程でのトランジスタ形成工程で発生する。このようなオフセットはＤＣオフセットであって、任意に発生する。
【０００９】
オフセットが発生すると、出力バッファ１０の入力レベルと出力レベルとで差が生ずるようになり、これは液晶パネルの輝度差をもたらす。輝度差を補償するために、図１の第１タイプの出力バッファ１０と図２の第２タイプの出力バッファ２０を使用する。図１では、第２入力信号（ＩＮＢ）と出力信号（ＯＵＴ）が互いに接続された第１タイプの出力バッファ１０を実現しており、第１タイプの出力バッファ１０は正のオフセットを有する。図２では、第１ＮＭＯＳトランジスタＭ１のゲートに第２入力信号（ＩＮＢ）が接続され、第２ＮＭＯＳトランジスタＭ２のゲートに第１入力信号（ＩＮ）が接続され、カレントミラーを構成する第１及び第２ＰＭＯＳトランジスタＭ３，Ｍ４のゲートは第１ＰＭＯＳトランジスタＭ３のドレインに接続され、第３ＰＭＯＳトランジスタＭ６のゲートは第２ＰＭＯＳトランジスタＭ４のドレインに接続される第２タイプの出力バッファ２０を実現しており、第２タイプの出力バッファ２０は負のオフセットを有する。
【００１０】
第１タイプの出力バッファ１０と第２タイプの出力バッファ２０を利用して、差動対トランジスタＭ１，Ｍ２とアクティブ負荷トランジスタＭ３，Ｍ４を交互に切り換えると、図３に示すように、入力信号（ＩＮ）が、例えば、約５Ｖであるとき、第１出力バッファ１０の出力信号（ＯＵＴ）は約５．１Ｖになり、第２出力バッファ２０の出力信号（ＯＵＴ）が約４．９Ｖになる。平均出力信号（ＯＵＴ）は約５．０Ｖになって、正オフセットと負オフセットが相殺された平均値を有する。これによって、液晶パネルの輝度差が解消される。
【００１１】
図４は、垂直１ドット反転駆動方式での従来のオフセット除去方法を説明する。図４を参照すると、ソースドライバの出力ラインはＳ１〜Ｓ６で示し、ゲートドライバのゲートラインはＧ１〜Ｇ４で示す。そして、表記の便宜のために、第１タイプの出力バッファ１０はＡで示し、第２タイプの出力バッファ２０はＢで示す。垂直１ドット反転駆動方式では、第１タイプの出力バッファ１０と第２タイプの出力バッファ２０を２行単位で交互に配列することによって、オフセットを垂直的に除去する。ところが、水平的にはオフセットが相殺されず、２ラインは明るくて２ラインは暗く現われる水平的２ライン性ディム(DIM)現象が現われる。これを防止するために、フレーム単位で第１タイプの出力バッファ１０と第２タイプの出力バッファ２０を切り換えるが、オフセットが大きい場合は画面全体にフリッカ現象が発生することがある。
【００１２】
図５は、垂直２ドット反転駆動方式での従来のオフセット除去方法を説明する。図５を参照すると、垂直２ドット反転駆動方式では、第１タイプの出力バッファ１０と第２タイプの出力バッファ２０を１行単位で交互に配列することによって、オフセットを垂直的に除去する。ところが、水平的にはオフセットが相殺されず、１ラインは明るくて１ラインは暗く現われる水平的１ライン性ディム現象が現われる。これを防止するために、フレーム単位で第１タイプの出力バッファ１０と第２タイプの出力バッファ２０を切り換えるが、オフセットが大きい場合は画面全体にフリッカ現象が発生することがある。
【００１３】
図６は、水平２ドット反転駆動方式での従来のオフセット除去方法を説明する。図６を参照すると、水平２ドット反転駆動方式では、第１タイプの出力バッファ１０と第２タイプの出力バッファ２０を２行単位で交互に配列することによって、オフセットを垂直的に除去する。ところが、水平的にはオフセットが相殺されず、２ラインは明るくて２ラインは暗く現われる水平的２ライン性ディム現象が現われる。これを防止するために、フレーム単位で第１タイプの出力バッファー１０と第２タイプの出力バッファー２０を切り換えるが、オフセットが大きい場合は画面全体にフリッカ現象が発生することがある。
【００１４】
図７は、スクエア反転(Square inversion)駆動方式での従来のオフセット除去方法を説明する。図７を参照すると、水平２ドット反転方式と垂直２ドット反転方式を組合せたスクエア反転駆動方式では、第１タイプの出力バッファ１０と第２タイプの出力バッファ２０を２行単位で交互に配列することによって、オフセットを垂直的に除去する。ところが、水平的にはオフセットが相殺されず、１ラインは明るくて１ラインは暗く現われる水平的１ライン性ディム現象が現われる。これを防止するために、フレーム単位で第１タイプの出力バッファー１０と第２タイプの出力バッファー２０を切り換えるが、オフセットが大きい場合は画面全体にフリッカ現象が発生することがある。
【００１５】
図３〜図６のオフセット除去方法は、オフセットが垂直的に相殺されるが、水平的にはオフセットを相殺できないという課題がある。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、チャンネル間のオフセットを水平的に、そして垂直的に同時に除去する方法を提供することにある。
【課題を解決するための手段】
【００１７】
前記目的を達成するために、本発明の一態様による液晶パネルのチャンネル間のオフセット除去方法は、画素の少なくとも２行単位で画素を駆動する第１タイプの出力バッファおよび第２タイプの出力バッファを交互に配列するステップと、画素の少なくとも２列単位で第１タイプの出力バッファおよび第２タイプの出力バッファを配列し、以前の少なくとも２列とは反対になるタイプの出力バッファを配列するステップとを含む。
【００１８】
本発明の一態様において、第１及び第２タイプの出力バッファは、対称構造を有する差動トランジスタと、差動トランジスタと接続された負荷トランジスタで構成され、第１タイプの出力バッファ内の差動トランジスタ同士の接続および負荷トランジスタ同士の接続を切り換えることで、第２タイプの出力バッファを実現してもよい。
【００１９】
さらに、液晶パネルは、垂直的に１つの画素ずつ逆極性で表示する垂直１ドット反転駆動方式で駆動してもよい。
【００２０】
さらに、液晶パネルは、垂直的に２つの画素ずつ逆極性で表示する垂直２ドット反転駆動方式で駆動してもよい。
【００２１】
さらに、液晶パネルは、水平的に２つの画素ずつ逆極性で表示する水平２ドット反転駆動方式で駆動してもよい。
【００２２】
さらに、液晶パネルは、水平的に２つの画素と垂直的に２つの画素が１つのグループをなして、グループごとに逆極性で表示するスクエア反転駆動方式で駆動してもよい。
【００２３】
前記目的を達成するために、本発明の他の態様による液晶パネルのチャンネル間のオフセット除去方法は、画素の少なくとも２行単位で画素を駆動する第１タイプの出力バッファおよび第２タイプの出力バッファを交互に配列するステップと、画素の１列単位で第１タイプの出力バッファおよび第２タイプの出力バッファを配列し、以前の列とは反対になるタイプの出力バッファを配列するステップとを含む。
【００２４】
前記目的を達成するために、本発明のさらに他の態様による液晶パネルのチャンネル間のオフセット除去方法は、画素の１行単位で画素を駆動する第１タイプの出力バッファおよび第２タイプの出力バッファを交互に配列するステップと、画素の少なくとも２列単位で第１タイプの出力バッファおよび第２タイプの出力バッファを配列し、以前の少なくとも２列とは反対になるタイプの前記出力バッファを配列するステップとを含む。
【００２５】
前記目的を達成するために、本発明のさらに他の態様による液晶パネルのチャンネル間のオフセット除去方法は、画素の１行単位で画素を駆動する第１タイプの出力バッファおよび第２タイプの出力バッファを交互に配列するステップと、画素の１列単位で第１タイプの出力バッファおよび第２タイプの出力バッファを配列し、以前の列とは反対になるタイプの出力バッファを配列するステップとを含む。
【００２６】
従って、本発明のオフセット除去方法による出力バッファの配列方法によると、各チャンネル間のオフセットが垂直的に、そして水平的に同時に相殺される。
【図面の簡単な説明】
【００２７】
【図１】従来のオフセット除去方法に利用される出力バッファを説明する図面である。
【図２】従来のオフセット除去方法に利用される出力バッファを説明する図面である。
【図３】図１及び図２の出力バッファの特性を説明する図面である。
【図４】従来のオフセット除去方法を説明する図面である。
【図５】従来のオフセット除去方法を説明する図面である。
【図６】従来のオフセット除去方法を説明する図面である。
【図７】従来のオフセット除去方法を説明する図面である。
【図８】本発明の第１実施形態による垂直１ドット反転駆動方式でのオフセット除去方法を説明する図面である。
【図９】本発明の第２実施形態による垂直１ドット反転駆動方式でのオフセット除去方法を説明する図面である。
【図１０】本発明の第３実施形態による垂直２ドット反転駆動方式でのオフセット除去方法を説明する図面である。
【図１１】本発明の第４実施形態による垂直２ドット反転駆動方式でのオフセット除去方法を説明する図面である。
【図１２】本発明の第５実施形態による水平２ドット反転駆動方式でのオフセット除去方法を説明する図面である。
【図１３】本発明の第６実施形態による水平２ドット点反転駆動方式でのオフセット除去方法を説明する図面である。
【図１４】本発明の第７実施形態によるスクエア反転駆動方式でのオフセット除去方法を説明する図面である。
【図１５】本発明の第８実施形態によるスクエア反転駆動方式でのオフセット除去方法を説明する図面である。
【発明を実施するための形態】
【００２８】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を充分に理解するためには、本発明の例示的な実施例を説明する添付図面及び添付図面に記載した内容を参照する。
【００２９】
以下、添付した図面を参照して本発明の望ましい実施例を説明することで、本発明を詳しく説明する。各図面に提示された同一な参照符号は、同一な部材を示す。
【００３０】
図８は、本発明の第１実施形態による垂直１ドット反転駆動方式でのオフセット除去方法を説明する。図８を参照すると、ソースドライバの出力ラインはＳ１〜Ｓ６で示し、ゲートドライバのゲートラインはＧ１〜Ｇ４で示す。そして、表記の便宜のために、第１タイプの出力バッファ（図１）１０はＡで示し、第２タイプの出力バッファ（図２）２０はＢで示す。出力ライン（Ｓ１〜Ｓ６）とゲートライン（Ｇ１〜Ｇ４）の交差点ごとに画素が行列マトリクス構造で配列される。
【００３１】
垂直１ドット反転駆動方式では、第１行及び第２行は、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）で配列される。第３行及び第４行は、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。そして、第５行及び第６行（不図示）は、第１行及び第２行と同様に、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）で配列される。
【００３２】
即ち、垂直１ドット反転駆動方式では、２行単位で交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、２列単位でも交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、以前の２列とは反対になるタイプの出力バッファが配列される。
【００３３】
図９は、本発明の第２実施形態による垂直１ドット反転駆動方式でのオフセット除去方法を説明する。図９を参照すると、垂直１ドット反転駆動方式では、第１行及び第２行は、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。第３行及び第４行は、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）で配列される。そして、第５行及び第６行（不図示）は、第１行及び第２行と同様に、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。
【００３４】
即ち、垂直１ドット反転駆動方式では、２行単位で交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、１列単位でも交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、以前の列とは反対になるタイプの出力バッファが配列される。
【００３５】
図１０は、本発明の第３実施形態による垂直２ドット反転駆動方式でのオフセット除去方法を説明する。図１０を参照すると、垂直２ドット反転駆動方式では、第１行及び第３行は、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）で配列される。第２行及び第４行は、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。そして、第５行（不図示）は、第１行と同様に、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）で配列される。第６行（不図示）は、第２行と同様に、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。
【００３６】
即ち、垂直２ドット反転駆動方式では、１行単位で交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列されて、２列単位でも交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、以前の２列とは反対になるタイプの出力バッファが配列される。
【００３７】
図１１は、本発明の第４実施形態による垂直２ドット反転駆動方式でのオフセット除去方法を説明する。図１１を参照すると、垂直２ドット反転駆動方式では、第１行及び第３行は、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。第２行及び第４行は、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）で配列される。そして、第５行（不図示）は、第１行と同様に、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。第６行（不図示）は、第２行と同様に、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）で配列される。
【００３８】
即ち、垂直２ドット反転駆動方式では、１行単位で交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列されて、１列単位でも交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、以前の列とは反対になるタイプの出力バッファが配列される。
【００３９】
図１２は、本発明の第５実施形態による水平２ドット反転駆動方式でのオフセット除去方法を説明する。図１２を参照すると、水平２ドット反転駆動方式では、第１行及び第２行は、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）で配列される。第３行及び第４行は、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。そして、第５行及び第６行（不図示）は、第１行及び第２行と同様に、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）で配列される。
【００４０】
即ち、垂直２ドット反転駆動方式では、２行単位で交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列されて、２列単位でも交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、以前の２列とは反対になるタイプの出力バッファが配列される。
【００４１】
図１３は、本発明の第６実施形態による水平２ドット反転駆動方式でのオフセット除去方法を説明する。図１３を参照すると、水平２ドット反転駆動方式では、第１行及び第２行は、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。第３行及び第４行は、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）で配列される。そして、第５行及び第６行（不図示）は、第１行及び第２行と同様に、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。
【００４２】
即ち、水平２ドット反転駆動方式では、２行単位で交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列されて、１列単位でも交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、以前の列とは反対になるタイプの出力バッファが配列される。
【００４３】
図１４は、本発明の第７実施形態によるスクエア反転駆動方式でのオフセット除去方法を説明する。図１４を参照すると、スクエア反転駆動方式では、第１行及び第２行は、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）で配列される。第３行及び第４行は、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。そして、第５行及び第６行（不図示）は、第１行及び第２行と同様に、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第１タイプの出力バッファ（１０，Ａ）で配列される。
【００４４】
即ち、スクエア反転駆動方式では、２行単位で交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列されて、２列単位でも交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、以前の２列とは反対になるタイプの出力バッファが配列される。
【００４５】
図１５は、本発明の第８実施形態によるスクエア反転駆動方式でのオフセット除去方法を説明する。図１５を参照すると、スクエア反転駆動方式では、第１行及び第２行は、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。第３行及び第４行は、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）で配列される。そして、第５行及び第６行（不図示）は、第１行及び第２行と同様に、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）、第１タイプの出力バッファ（１０，Ａ）、第２タイプの出力バッファ（２０，Ｂ）で配列される。
【００４６】
即ち、スクエア反転駆動方式では、２行単位で交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列されて、１列単位でも交互に第１タイプの出力バッファ（１０，Ａ）および第２タイプの出力バッファ（２０，Ｂ）が配列され、以前の列とは反対になるタイプの出力バッファが配列される。
【００４７】
従って、本実施形態の出力バッファの配列方法によって、各チャンネル間のオフセットが垂直的に、そして水平的に同時に相殺される。
【００４８】
本発明は、図面に示された一実施例を参照に説明されたが、これは例示的なものに過ぎず、本技術分野の通常の知識を有した者ならこれから多様な変形及び均等な他の実施例が可能であるという点を理解するであろう。よって、本発明の真の技術的保護範囲は、添付された請求の範囲の技術的思想によって決まらなければならないであろう。
【産業上の利用可能性】
【００４９】
本実施形態の出力バッファの配列方法において、チャンネル間のオフセットが垂直的に、そして水平的に同時に相殺される。
【図１】
2010525409.tif 000003
【図２】
2010525409.tif 000004
【図３】
2010525409.tif 000005
【図４】
2010525409.tif 000006
【図５】
2010525409.tif 000007
【図６】
2010525409.tif 000008
【図７】
2010525409.tif 000009
【図８】
2010525409.tif 000010
【図９】
2010525409.tif 000011
【図１０】
2010525409.tif 000012
【図１１】
2010525409.tif 000013
【図１２】
2010525409.tif 000014
【図１３】
2010525409.tif 000015
【図１４】
2010525409.tif 000016
【図１５】
2010525409.tif 000017
【国際調査報告】
2010525409.tif 000018
2010525409.tif 000019