(57)【特許請求の範囲】
【請求項１】
多層モジュール内に複数のディスクリート電気回路素子を埋設する方法であって、
最初は第１の温度において流動可能である第１の接合材料を用いて第１のディスクリート電気回路素子を第１の基板に取着する段階であって、前記第１の接合材料において状態遷移を発生させ、前記第１の接合材料が硬化すると、前記第１の接合材料は、前記第１の温度よりも高い第２の温度に到達するまでは流動可能状態には戻らない段階と、
前記第１の接合材料を用いて第２のディスクリート電気回路素子を第２の基板に取着する段階と、
前記第１の基板を前記第２の基板に融着する段階と
を備え、
前記第１の温度は、前記第１の基板の融着温度よりも低く、前記第２の温度は、前記第１の基板の前記融着温度よりも高い
多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
【請求項２】
前記第１のディスクリート電気回路素子を前記第１の基板に取着する段階は、前記第１のディスクリート電気回路素子を前記第１の基板にナノシルバー焼結する段階を有する請求項１に記載の多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
【請求項３】
前記第１のディスクリート電気回路素子を前記第１の基板に取着する段階は、前記第１のディスクリート電気回路素子を前記第１の基板に過渡液相接合する段階を有する請求項１に記載の多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
【請求項４】
第１の方向に積層されている複数の基板層であって、前記複数の基板層のそれぞれは、前記複数の基板層のうち少なくとも隣接する基板層に融着により接合されている複数の基板層と、
接合材料であって、前記接合材料が最初に流動可能となる初期転移温度と、前記接合材料が、最初に流動可能となった後に硬化した後に流動可能となる後続転移温度を持つ接合材料と、
前記接合材料を用いて前記複数の基板層のうち第１の基板層に接合されている第１のディスクリート電気回路素子と、
前記接合材料を用いて前記複数の基板層のうち第２の基板層に接合されている第２のディスクリート電気回路素子と
を備え、
前記初期転移温度は前記後続転移温度よりも低く、前記融着の際の前記複数の基板層の融点は前記後続転移温度よりも低く、
前記第２のディスクリート電気回路素子は、前記第１の方向において前記第１のディスクリート電気回路素子と重なっている
多層電子機器アセンブリ。
【請求項５】
前記接合材料は、前記後続転移温度に到達する直前は固体である請求項４に記載の多層電子機器アセンブリ。
【請求項６】
前記複数の基板層は、エポキシファイバーグラスおよびポリアミドのうち少なくとも一方を含む請求項４または５に記載の多層電子機器アセンブリ。
【請求項７】
前記接合材料は、ナノシルバー焼結ハンダである請求項４から６の何れか１項に記載の多層電子機器アセンブリ。
【請求項８】
前記接合材料は、過渡液相接合合金である請求項４から６の何れか１項に記載の多層電子機器アセンブリ。
【請求項９】
前記第１のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスのうちの１つである請求項４から８の何れか１項に記載の多層電子機器アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、多層電子機器アセンブリおよび対応する製造方法に関する。
【背景技術】
【０００２】
従来、エポキシファイバーグラス（ＦＲ４）、フッ素重合体複合材（ポリテトラフルオロエチレン（ＰＴＦＥ）等）または混合誘電体（ＭＤｋ、ＦＲ４およびＰＴＦＥの組み合わせ）を利用した多層プリント配線基板を用いて、多層構造の表面に実装されている素子に信号をルーティングしていた。このような多層プリント配線基板は大抵の場合、信号を素子にルーティングする手段の１つとして、エッチングされた銅で形成される配線を含む。このような回路の場合、抵抗はスクリーン印刷またはエッチングで形成することができる。このような多層プリント配線基板アセンブリは、特に、ＲＦモジュールおよびパワーエレクトロニクスモジュール等のさまざまな用途で利用し得る。一例として、このような技術は、表面にモノリシックマイクロ波集積回路（ＭＭＩＣ）を担持する多機能モジュール（ＭＦＭ）を形成することができる。
【０００３】
別の従来の方法によると、多層集積回路およびマイクロ波多機能モジュールは、融着プロセスを用いて接合して多層構造を形成するフッ素重合体複合材基板の複数の層で構成される。複合材基板の材料は、グラスファイバーおよびセラミックで充填されたＰＴＦＥであってよい。このような多層構造は、スクリーン印刷またはエッチングで融着プロセスの前に各層に形成される薄膜抵抗器を含むとしてよい。例えば、抵抗器は、銅エッチングと同様の方法を用いて、銅層に隣接するリン酸ニッケル薄膜にエッチングされるとしてよい。
【０００４】
特定のディスクリート電気回路素子、例えば、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイス等のディスクリートデバイスは、単にエッチングまたはスクリーン印刷で形成される薄膜ではない。これに代えて、このようなディスクリートデバイスは、例えば、融着プロセスの熱および／または圧力に対する耐性を持たないハンダペーストで基板に取着されている。このようなディスクリート電気回路素子を多層集積化アセンブリに組み込む場合、従来の方法は、それぞれの基板層に孔を形成すること、ディスクリート電気回路素子を孔に取着すること、および、別個の融着後ステップとして、ポリマー接合膜層を塗布することを含む。例えば、米国特許第６，００９，６７７号（Ｌｏｇｏｔｈｅｔｉｓ他）および米国特許第６，３９５，３７４号（ＭｃＡｎｄｒｅｗｓ他）は、多層構造に形成されている孔に、接合後にディスクリート電気回路素子が取着され、その後に膜接合層で被覆される、融着されたフッ素重合体複合材基板の多層構造を製造するプロセスを記載している。
【発明の概要】
【課題を解決するための手段】
【０００５】
多層電子機器アセンブリは、ディスクリート素子を取着するべく、（１）ディスクリート素子を取着するための処理温度が、ディスクリート素子を取着する対象である多層構造を構成する層のガラス転移温度よりも低く、（２）液体状態の流動性または柔軟性を持つ状態に戻るために、ディスクリート素子を取着するための処理に続いて、処理後に大幅に高い温度を必要とする状態遷移が発生し、処理後の状態遷移温度もまた、多層電子機器アセンブリの基板層の融着温度より大幅に高い接合材料を利用することで実現可能であることが分かっている。
【０００６】
多層電子機器アセンブリは、積層された複数の基板層であって、複数の基板層のそれぞれが複数の基板層のうち少なくとも１つの隣接する基板層に融着されている複数の基板層と、複数の基板層のうち第１の層に接合されている第１のディスクリート電気回路素子と、第１のディスクリート電気回路素子と第１の層との間に配置されている接合材料とを備えるものとして要約され得る。接合材料は、当該接合材料が流動可能となるリフロー温度が、複数の基板層の融着温度よりも高い。
【０００７】
多層電子機器アセンブリはさらに、複数の基板層のうち第２の層に接合されている第２のディスクリート電気回路素子を備えるとしてよい。複数の基板層は、第１の方向に積層されているとしてよく、第１のディスクリート電気回路素子は、第１の方向において、第２のディスクリート電気回路素子と重なっている。複数の基板層は、第１の方向に積層されているとしてよく、第１のディスクリート電気回路素子は、積層された複数の基板層のうち隣接する層の間に配置されているとしてよい。複数の基板層は、フッ素重合体複合材を含むとしてよい。接合材料は、ナノシルバー焼結ハンダであってよい。接合材料は、過渡液相接合合金であってよい。第１のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスのうち１つであってよい。
【０００８】
多層電子機器モジュールは、接合材料が流動可能となるリフロー温度が第１の温度である第１の材料の３次元単一ブロックと、単一ブロック内に埋設されている複数のディスクリート電気回路素子とを備えるものとして要約され得る。複数のディスクリート電気回路素子はそれぞれ、融点が第１の温度より高い第２の温度である第２の材料でブロックに接合されている。
【０００９】
単一ブロックは、上面、底面および複数の側面で画定されている外部表面を有するとしてよい。第１の材料は、複数のディスクリート電気回路素子のうち第１のディスクリート電気回路素子を少なくとも完全に取り囲むとしてよく、第１の材料は複数のディスクリート電気回路素子のうち第１のディスクリート電気回路素子の全ての側面と、単一ブロックの外部表面上の任意の点との間に配置される。第１の材料は、複数のディスクリート電気回路素子のうち第１のディスクリート電気回路素子に直接接触していないとしてもよい。複数のディスクリート電気回路素子は、第１のディスクリート電気回路素子、第２のディスクリート電気回路素子および第３のディスクリート電気回路素子を含むとしてよい。第１のディスクリート電気回路素子は、第２のディスクリート電気回路素子と第１の方向において重なっており、第１のディスクリート電気回路素子は、第３のディスクリート電気回路素子と、第１の方向に垂直な第２の方向において重なっている。第１の材料は、フッ素重合体複合材であってよい。第２の材料は、ナノシルバー焼結ハンダであってよい。第１の材料は、過渡液相接合合金であってよい。複数のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイス、および、能動型半導体デバイスから成る群から選択されるとしてよい。
【００１０】
多機能モジュールは、一次基板と、一次基板に接合されているパワー半導体ダイと、一次基板上に積層されており互いに融着されている複数の二次基板と、基板層の融着温度よりも高い第１の融点を持つ第１の材料で複数の二次基板のうち第１の基板に接合されている第１のディスクリート電気回路素子と、基板層の融着温度よりも高い第２の融点を持つ第２の材料で複数の二次基板のうち第２の基板に接合されている第２のディスクリート電気回路素子と、複数の二次基板のうち、一次基板から最も離れた位置にある１つの二次基板の外部表面に取着されている能動型電子素子とを備えるものとして要約されるとしてよい。第１の材料は、第２の材料と同じであるとしてよい。
【００１１】
多層モジュール内にディスクリート電気回路素子を埋設する方法は、最初は第１の温度で流動可能である第１の接合材料を用いて第１の基板に第１のディスクリート電気回路素子を取着することによって、第１の接合材料において状態遷移を発生させ、第１の接合材料が硬化すると、第１の接合材料は、第１の温度よりも高い第２の温度に到達するまでは流動可能状態には戻らないようにする段階と、第１の接合材料を用いて第２のディスクリート電気回路素子を第２の基板に取着する段階と、第１の基板を第２の基板に融着させる段階とを備えるものとして要約されるとしてよい。尚、第１の温度は第１の基板の融着温度よりも低く、第２の温度は第１の基板の融着温度よりも高い。
【００１２】
第１のディスクリート電気回路素子を第１の基板に取着する段階は、第１のディスクリート電気回路素子を第１の基板にナノシルバー焼結する段階を有するとしてよい。第１のディスクリート電気回路素子を第１の基板に取着する段階は、第１のディスクリート電気回路素子を第１の基板に過渡液相接合することを有するとしてよい。
【００１３】
多層電子機器アセンブリは、第１の方向に積層されている複数の基板層であって、複数の基板層のそれぞれが複数の基板層のうち少なくとも隣接している一の基板層に接合されている複数の基板層と、接合材料であって、当該接合材料が最初に流動可能となる初期転移温度、および、接合材料が最初に流動可能となった後で硬化した後に流動可能となる後続転移温度を持つ接合材料と、接合材料で複数の基板層のうち第１の層に接合されている第１のディスクリート電気回路素子と、接合材料で複数の基板層のうち第２の層に接合されている第２のディスクリート電気回路素子とを備えるものとして要約されるとしてよい。初期転移温度は後続転移温度よりも低く、第２のディスクリート電気回路素子は、第１の方向において第１のディスクリート電気回路素子と重なる。
【００１４】
多層電子機器アセンブリにおいて、接合材料は、後続転移温度に到達する直前は固体である。基板層は、エポキシファイバーグラスおよびポリアミドのうち少なくとも一方を含むとしてよい。接合材料は、ナノシルバー焼結ハンダまたは過渡液相接合合金であってよい。第１のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスのうち１つであるとしてよい。
【００１５】
多層モジュールにディスクリート電気回路素子を埋設する方法は、第１の温度で接合材料を用いて第１の基板に第１のディスクリート電気回路素子を取着することによって、接合材料において状態遷移を発生させ、接合材料は、第１の温度よりも高い第２の温度に到達するまでは流動可能状態には戻らないようにする段階と、第２の基板を第１の基板に取着する段階と、第１の温度において接合材料で第２のディスクリート電気回路素子を第２の基板に取着する段階とを備えるものとして要約される。
【図面の簡単な説明】
【００１６】
図面において、同一参照番号は同様の構成要素または動作を意味する。図中の構成要素のサイズおよび相対的な位置関係は必ずしも原寸に比例したものではない。例えば、さまざまな構成要素の形状および角度は原寸に比例したものではなく、これらの構成要素の一部は、図面を分かり易くするべく、任意で拡大されたり位置を移動させたりしている。さらに、図示している構成要素の特定の形状は、特定の構成要素の実際の形状に関する情報を伝達させる意図はなく、図面において認識し易いように選択されたに過ぎない。
【図１Ａ】多層電子機器アセンブリを示す分解絵図である。
【図１Ｂ】図１Ａの多層電子機器アセンブリを部分的に組み立てた状態で示す絵図である。
【図２】融着前の多層電子機器アセンブリを示す側面図である。
【図３Ａ】多層モジュール内にディスクリート電気回路素子を埋設するために順次行われる動作の１つを示す図である。
【図３Ｂ】多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の１つを示す図である。
【図３Ｃ】多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の１つを示す図である。
【図３Ｄ】多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の１つを示す図である。
【図３Ｅ】多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の１つを示す図である。
【図３Ｆ】多層モジュール内にディスクリート電子回路素子を埋設するために順次行われる動作の１つを示す図である。
【図４】ナノシルバー焼結の温度プロフィールの一例を示す図である。
【図５】多層モジュールにディスクリート電気回路素子を埋設するために順次行われる複数の動作を示すフローチャートである。
【発明を実施するための形態】
【００１７】
Ｉ．システムの説明
以下に記載する説明では、開示したさまざまな実施形態を深く理解していただくべく具体的且つ詳細な内容を記載する。しかし、当業者であれば、記載した具体的且つ詳細な内容のうち１または複数を採用することなく、または、他の方法、構成要素、材料等を利用して、実施形態を実施し得ることを認めるであろう。また、ディスクリート電子素子等のディスクリート電気素子を含む電気回路に対応付けられている公知の構造、および／または、絶縁性の基板および導電性の配線およびビアを含むプリント配線基板は、実施形態の説明を不必要に曖昧にすることを避けるべく詳細な説明または図示を省略している。
【００１８】
以下に記載する明細書および特許請求の範囲において、文脈上必要でない限り、「ｃｏｍｐｒｉｓｅ（備える）」という用語は、「ｃｏｍｐｒｉｓｅｓ」および「ｃｏｍｐｒｉｓｉｎｇ」といった活用形と共に、オープンな包含関係、つまり、「ｉｎｃｌｕｄｉｎｇ，  ｂｕｔ  ｎｏｔ  ｌｉｍｉｔｅｄ  ｔｏ（含むがこれらに限定されない）」を意味するものと解釈されるべきである。
【００１９】
本明細書において「一実施形態」または「ある実施形態」という場合、当該実施形態に関連付けられて説明している特定の特徴、構造または特性が少なくとも一の実施形態に含まれることを意味する。このため、「一実施形態において」または「ある実施形態において」といった表現が何度も本明細書において見られるが、必ずしも全てが同じ実施形態を意味しているものではない。さらに、特定の特徴、構造または特性は、１または複数の実施形態において、任意の適切な方法で組み合わせるとしてよい。
【００２０】
本明細書および特許請求の範囲において用いられる場合、単数形と共に用いる「ａ」、「ａｎ」および「ｔｈｅ」は、特に指定の無い限り、複数の可能性を示す。また、「ｏｒ（または）」という用語は一般的に最も広い意味で用いられており、特に指定の無い限り、「および／または」を意味することに留意されたい。
【００２１】
本明細書におけるセクションタイトルおよび要約書は、便宜上記載したに過ぎず、実施形態の範囲または意味を解釈するためのものではない。
【００２２】
本開示では、「ディスクリート電気回路素子」という表現は、プリント配線基板とは別個に形成される電子素子であって、選択的にプリント配線基板上に配置可能であるかまたはプリント配線基板に取着可能である電子素子を含み、プリント配線基板を形成するプロセスの一部として、スクリーン印刷またはエッチングで多層モジュールの各層の配線に直接形成される薄膜素子（つまり、銅エッチングと同様の方法を用いて、銅層に隣接するリン酸ニッケル薄膜にエッチングで形成される抵抗器）を除くディスクリート電気回路素子を含むことを意図している。
【００２３】
上述したように、従来の融着で形成された多層モジュールは、従来のデバイス取着方法では融着時の温度／圧力に耐えられないために、モジュール内にディスクリート電気回路素子を埋設することができない。これに代えて、従来の融着方法では、それぞれの基板層に孔を形成すること、ディスクリート電気回路素子を孔に取着すること、および、別個の融着後ステップとして、ポリマー接合膜層を塗布することを含む。この方法では、処理工程が増加し、ディスクリート電気回路素子がそれほど良好に保護されず（特に、半導体ベアダイ）、３次元モジュールにおけるパッケージング密度がそれほど高くならない。例えば、孔の所与の水平方向（Ｘ−Ｙ）位置に配置可能なディスクリート電気回路素子は１つのみであり、垂直方向（Ｚ）の次元において複数のデバイスを積層する（重ねる）ことができない。さらに、孔に配置された後に、１または複数の追加の層で被覆されるディスクリート電気回路素子は、追加で融着後に穿孔処理またはエッチング処理、および、メッキ処理を実行しない限り、追加の被覆層に電気接続することができない。これに加えて、湿気侵入防止効果は、融着によって形成される単一構造の一体性ではなく、融着後ステップで塗布される接合膜の一体性によって制限されてしまう。
【００２４】
本開示に係る技術によれば、従来の方法に比べて、特に、マイクロ波および電力に関連する用途について、パッケージング密度および電子製品の性能が改善されるとしてよい。特に、本開示では、融着で形成された多層モジュールに３次元方向において能動型および受動型の両方のデバイスであるディスクリート電気回路素子を埋設する方法を説明する。こうして得られるアセンブリは、集積化以外の方法（例えば、表面実装法、３次元を利用しない方法）に比べて、特に高周波数、高いｄｉ／ｄｔまたはｄｖ／ｄｔで動作する回路について回路寄生量が小さくなるので密度が高くなり、可能性として性能が高くなる。
【００２５】
以下でより詳細に説明するが、ディスクリート電気回路素子は、処理温度がディスクリート電気回路素子および複合材モジュールの融着温度に適合した温度で、再融合温度が複合材モジュールの融着温度より大幅に高い温度であるデバイス取着方法を用いて取着される。例えば、接合材料が最初に流動可能となる温度である初期転移温度と、接合材料が最初に流動可能となった後に硬化した後に流動可能となる温度である後続転移温度とを持つ接合材料を利用することができる。初期転移温度は、後続転移温度よりも低い。
【００２６】
例えば、より詳細に後述するように、ナノシルバー焼結または過渡液相接合等のデバイス取着方法を用いて、融着前にディスクリート電気回路素子を基板層に取着する。このようなデバイス取着方法はそれぞれ、（１）処理温度は、基板およびディスクリート電気回路素子のハンダ用（または別のデバイス取着方法用）の定格温度よりも低く、（２）結果として得られる接合材料は、再融合温度またはリフロー温度が従来のハンダよりも大幅に高く、複合材基板の融着温度よりも高いという特徴を共通して持つ。
【００２７】
ＩＩ．ハードウェア
図１Ａおよび図１Ｂは、一例に係る、デバイスに組み込まれている多層電子機器アセンブリを示す簡略図である。図１Ａは、デバイスの主なサブアセンブリを示す分解図である。サブアセンブリは、多層電子機器アセンブリ１０、ベース基板２０およびヒートシンク３０を含む。
【００２８】
本例において、ベース基板２０は、窒化アルミニウム（ＡｌＮ）製の銅直接接合（Ｄｉｒｅｃｔ  Ｂｏｎｄｅｄ  Ｃｏｐｐｅｒ：ＤＢＣ）基板であってよい。ベース基板２０は、上面に配設される複数の導電配線２２（例えば、銅配線等）、上面に接合されている複数のベアダイ２４（例えば、パワー金属酸化膜半導体電界効果トランジスタＭＯＳＦＥＴ等）、および、上面から延在する複数の相互接続ポスト２６を有する。
【００２９】
多層電子機器アセンブリ１０は、内部に３次元方向にディスクリート電気回路素子が埋設されている。より詳細に後述するように、多層電子機器アセンブリ１０は、ディスクリート電気回路素子が融着前にアセンブリの内部層に接合される融着プロセスによって形成される。複数の孔１４は、基板２０上のベアダイ２４を収容するべく、多層電子機器アセンブリ１０の底面に形成されている。図１Ｂに示すように、多層電子機器アセンブリ１０はさらに、表面実装技術を利用して取着される高さのある部品を収容するべく上面に形成されている複数の孔１６を備える。このように、能動型素子は多層電子機器アセンブリ１０の上側である１０ｂ、または、多層電子機器アセンブリ１０の下側である１０ａに取着することができる。
【００３０】
一例を挙げると、基板２０上のベアダイ２４は、ナノシルバー焼結技術を用いて多層電子機器アセンブリ１０に取着される。例えば、孔１４においてナノシルバー焼結ハンダペーストを用いるとしてよい。この例によると、ナノシルバー焼結は、約摂氏１８０度まで昇温してナノシルバーペースト中のバインダを焼成した後、温度を約摂氏２８０度まで昇温させて１０分間にわたってナノシルバー粒子を焼結させるという温度プロフィールで実施する。結果として得られる界面「ハンダ」接合部は、従来の鉛ハンダまたは無鉛ハンダよりも耐熱性および電気抵抗が大幅に低く、繰り返される熱サイクルによって発生するストレスが存在する中でも品質が改善され、ハンダ接合部は摂氏９００度を超えるまで「リフロー」しない。この最後の性質によって、多層電子機器アセンブリ１０の融着プロセスに曝される可能性のある後処理、および、パワー半導体ハンダ接合部のリフローを実施することなく上側素子を処理後にハンダ付けすることが可能になる。
【００３１】
上述したように、多層電子機器アセンブリ１０のディスクリート電気回路素子は、融着前にアセンブリの内部層に接合される。図２は、融着前の多層電子機器アセンブリの一例を示すより詳細な側面図である。
【００３２】
アセンブリの底面から始めると、第１の層３００はヒートシンクである。この例では、ヒートシンク３００は、熱界面についてさまざまな選択肢をサポートするように成型され得る。例えば、導通のための実装孔３１０を持つ固体であったり、液体用の流路（不図示）、または、冷却用空気のためのピンフィン／スロット付きフィン（不図示）を備えたりする。
【００３３】
第２の層は、本例では両側に銅が形成されるベース層２００である。ベース基板２０と同様に、ベース層２００は、窒化アルミニウム（ＡｌＮ）製の銅直接接合（ＤＢＣ）基板であってよい。ベース層２００は、エポキシ、ハンダ（ナノシルバー焼結ハンダ、または、ヒートシンクが融着プロセス後に取着される場合は、標準的なハンダ）によって、または、ベース層２００のヒートシンク側の面が銅で被覆されていない場合には、融着によって（別個に実施するか、または、アセンブリ全体について一回の処理として）、ヒートシンク３００に取着されているとしてよい。複数のパワー半導体ダイ５１０、例えば、ＭＯＳＦＥＴは、回路レイアウトを最適化するべく、片側がベース層２００に向いて下向きになるように配置される。より詳細に後述するが、これらの半導体ダイ５１０は、ナノシルバー焼結または過渡液相接合等のデバイス取着方法を利用して、ベース層２００および多層電子機器アセンブリ１００に取着するとしてよい。
【００３４】
多層電子機器アセンブリ１００は、ベース層２００の上方に配置される。多層電子機器アセンブリ１００の第１（最も下側）の層１１０は、スペーサとして、そして、半導体ダイ５１０の上側と下側との間の相互接続層として機能するとしてよい。複数の層１２０、１３０、１４０、１５０、１６０、１７０および１８０は、第１の層１１０の上方に積層される。これらの層は、ナノシルバー焼結または過渡液相接合等のデバイス取着方法を利用してディスクリート電子素子５２０、５３０および５６０が接合されているとしてよい。ディスクリート電子素子５２０は、例えば、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスまたは能動型半導体デバイスであってよい。表面実装技術を利用してさらに素子５４０および５５０を上側に追加するとしてよい。デバイスは、例えば、電力をデバイスに供給する平坦な銅製の帯状インターコネクトである電力相互接続部６００を含むとしてよい。
【００３５】
ガラスおよびセラミックで充填されているポリテトラフルオロエチレン（ＰＴＦＥ）等のフッ素重合体複合材の誘電特性は、無線周波数分野に適したパワーエレクトロニクスを含む多層構造を提供することに寄与する。しかし、上述したように、本開示の範囲は、基板材料としてＰＴＦＥを利用することに限定されない。
【００３６】
同様に、本開示は融着で形成されるアセンブリのみに限定されるものではない。例えば、エポキシファイバーグラス（ＦＲ４）またはポリアミド等を用いたプリントワイヤボード（ＰＷＢ）材料で形成される層を利用することによって、３次元方向に埋設されたディスクリート電気回路素子を備える多層モジュールを形成することも可能である。層は、例えば、制御された接着剤、例えば、事前に樹脂マトリクスを含侵させた補強材料（「プリプレグ」）を用いて組み合わせることができるか、ナノシルバー焼結で直接組み合わせることができるか、過渡液相接合を利用して直接組み合わせることができるか、または、これらの方法を組み合わせるとしてよい。ナノシルバー焼結または過渡液相接合で直接組み合わせる場合、複数の層は処理中にガス放出させるために十分な間隙を設けるとしてよい。その後、環境暴露が懸念事項である場合、封止材を利用して層間の間隙を封止するとしてよい。
【００３７】
ナノシルバー焼結または過渡液相接合によって、デバイスを各層に取着した後に、既に取着したデバイスが後でデバイスを取着するために必要な熱によって脱落してしまうことを懸念することなく、各層を順次焼結させることが可能になる。例えば、デバイス用の接合材料（ナノシルバー焼結または過渡液相接合の場合）は、デバイスを取着するための処理後に状態遷移が発生し、液体状態の流動性または柔軟性を持つ状態に戻るために処理後に大幅に高い温度が必要になる。この処理後の状態遷移温度も、最初にデバイスを取着するために必要な温度よりも大幅に高い。結果として得られる構造は、組み合わせ後に層に孔を形成することなく、多層モジュールにおいて３次元方向に埋設されているディスクリート電気回路素子を有する。
【００３８】
ＩＩＩ．製造方法
多層モジュール内に３次元方向にディスクリート電気回路素子を埋設するための処理を図３Ａから図３Ｆ、図４および図５を参照しつつ説明する。
【００３９】
図５に８００と示す第１の処理において、多層電子機器アセンブリの各層を製造する。例えば、図３Ａは層１１０および２００を示す。層１１０は、ガラスおよびセラミックで充填されたフッ素重合体複合材（ポリテトラフルオロエチレン（ＰＴＦＥ）等）であってよい。ベース層２００は、両面に形成された銅等の導体４１０を含む。上述したように、ベース層２００は、ＡｌＮボードで形成される銅直接接合基板であってよい。ナノシルバー焼結を用いてデバイスを取着する層について、表面の最終的な仕上げは金または銀で行うとしてよい。図３Ａに示すように、各層はビア４２０を含むとしてよい。ビア４２０によって、層同士を接続することが可能になる。
【００４０】
図５で８１０として示す第２の処理において、ディスクリート電気回路素子は各層に取着される。例えば、図３Ｂは、各層１３０に取着されている抵抗器およびキャパシタ等の受動型素子、または、小信号能動型デバイスであるディスクリート電気回路素子５２０を示す。ディスクリート電気回路素子５２０は、ナノシルバー焼結または過渡液相接合を用いて層１３０に接合されているとしてよい。過渡液相接合の一例は、「Ｈｉｇｈｌｙ  Ｒｅｌｉａｂｌｅ  Ｎｉｃｋｅｌ−Ｔｉｎ  Ｔｒａｎｓｉｅｎｔ  Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｂｏｎｄｉｎｇ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｐｅｒａｔｉｏｎａｌ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  ｉｎ  Ｅｌｅｃｔｒｉｆｉｅｄ  Ｖｅｈｉｃｌｅｓ」（Ｓａｎｇ  Ｗｏｎ  Ｙｏｏｎ、Ｓａｔｏｓｈｉ  Ｙａｓｕｄａ、Ｍｉｃｈａｅｌ  Ｄ．  Ｇｌｏｖｅｒ、Ｋｏｊｉ  Ｓｈｉｏｚａｋｉ）に記載されている。ナノシルバー焼結の例は、国際公開公報第２００５／０７９３５３号に記載されている。
【００４１】
本例によると、ディスクリート電気回路素子５２０は、図４に示す温度プロフィールを利用して、ナノシルバー焼結によって各層１３０に取着されている。この例によると、１０ｍｍ×１０ｍｍよりも小さい素子のダイ取着には圧力を用いていない。
【００４２】
図５に８２０と示す第３の処理によると、接合のためにサブアセンブリを組み立てる。例えば、図３Ｃは、ベース層２００およびパワー半導体ダイ５１０と共に、層１１０および１２０から構成されるアセンブリを示す。相互接続ポスト４３０は、層の位置合わせを容易にする。この例では、ナノシルバーハンダペーストは、層１１０、１２０および２００のそれぞれにシルクスクリーンで形成される。例えば、厚みが５０μｍのナノシルバーの層をシルクスクリーンで形成して、空気乾燥させる。この後、厚みが１０μｍのナノシルバーの層を塗布し、パワー半導体ダイ５１０を所定位置に配置し、層２００、１１０および１２０を焼結プロセスのために配置する。層１２０には、通気孔１２２がパワー半導体ダイ５１０の上方および／または周囲に穿孔されている。これらの通気孔１２２によって、焼結プロセス中にナノシルバーハンダペースト中の溶媒およびバインダが放出される。
【００４３】
続いて、図５に８３０として示すように、サブアセンブリの構成要素を互いに接合する。例えば、図３Ｄに図示しているように、プレート７１０および７２０に圧力を加える。プレート７２０には、層１２０内に形成されている通気孔１２２と位置合わせされている通気孔７２２が形成されている。圧力が加えられるのは、溶媒がダイの下方から焼成され、通気孔７２２によってガスが放出されるようにするためである。この例によると、１０ｍｍ×１０ｍｍより大きいダイを利用する場合にナノシルバー焼結プロセスについて約３−５ＭＰａを用いる。この例におけるプロフィールは実質的に、図４に図示したものと同じであるが、相違点として、圧力は摂氏１８０度で加えられ、当該プロフィールのうち１０分間にわたって加えられる（そして、摂氏１８０度までの昇温中に必要に応じて／必要であれば加えられる）。摂氏２７５／３００度に到達する前に圧力の印加を中止するとしてよい。
【００４４】
続いて、図５の８４０に示すように、融着のために複数の層を組み合わせる。例えば、図３Ｅに示すように、この時点において焼結で接合されている層１１０、１２０および２００で構成されるサブアセンブリと共に、残りの層１３０、１４０、１５０、１６０、１７０および１８０を積層する。これらの層をこの後融着する（図５、８５０）。融着は通常、オートクレーブまたは液圧プレス内において基板層をＰＴＦＥ複合材の融点を超える温度まで加熱しつつ、同時に決められた量の圧力を、好ましくは、機械的に、等方圧方式で、または、両方の組み合わせを利用して加えることで実行される。層の位置合わせは通常、複数のピン（本例における相互接続ポスト４３０等）を備える高精度固定具によって固定される。好ましくは、３個から８個であるが可能性としてそれ以上の個数を利用し、ＰＴＦＥ樹脂の状態が粘度の高い液体に変化する際に流動性を安定化させ、隣接する層が圧力を加えられることで融着する。接合している積層体のサイズに応じて、積層体の位置合わせ用のピン配置は、三角形状または矩形状が好ましい。ピン自体は、丸みを帯びているか、正方形状、矩形状、楕円形状またはひし形形状を持つことが好ましいが、他の形状であってもよい。
【００４５】
ディスクリート電気回路素子５１０、５２０および５６０がそれぞれの層にナノシルバー焼結または過渡液相接合によって取着されたので、ディスクリート電気回路素子５１０、５２０および５６０は、融着プロセス中もモジュール内の導電回路に接合された状態を維持することができる。例えば、過渡液相接合によって形成された合金の融点およびナノシルバー焼結によって形成された接合部の融点は、融着のためのＰＴＦＥ複合材の融点に到達するために必要な温度をはるかに超えている。結果として得られる３次元の一体的な多層電子機器モジュール１０００を図３Ｆに示す。多層電子機器モジュール１０００では、複数のディスクリート電気回路素子５１０、５２０および５６０が、融着で形成されたブロック内に３次元方向に埋設されている。従来の融着で形成された多層モジュールとは異なり、図３Ｆのモジュール１０００は、複数の層にディスクリート電気回路素子が積層されており、ディスクリート電気回路素子は垂直方向において重なっている。また、ディスクリート電気回路素子は、融着後にさらに穿孔処理およびメッキ処理を行うことなく、周囲の層に電気接続されている。さらに、湿気侵入は、融着によって形成された一体的な構造の一体性によって、防止されている。
【００４６】
融着を実行した後、ヒートシンクおよび上側の表面実装素子を取着する（図５の８６０）。例えば、図３Ｆに示すように、ヒートシンク３００は、多層電子機器モジュール１０００の下方に取着され、上側の表面実装部品５４０および５５０は、多層電子機器モジュール１０００の上面に取着されている。ベース層２００のヒートシンク側が銅で被覆されていない場合、ヒートシンク３００をベース層２００に融着させることで低い耐熱性を実現し得る。一例を挙げると、これは、図３Ｅを参照しつつ説明した融着処理の一部として実現され得る。この場合、ヒートシンク３００は、モジュール間を切断し易くするように、モジュール間に「ウェブ」マトリクスを含むように設計されているとしてよい。この切断処理は、ウォータージェット切断で実行するとしてよい。別の例を挙げると、ヒートシンク３００は、Ａｌスキンによって共に保持されている複数の部分モジュールにおいてＡｌＳｉＣ成型されるので、切断する必要があるのはＡｌスキンのみとしてよい。別の例を挙げると、ヒートシンク３００は、図３Ｅに図示されているアセンブリにハンダ付けまたは接合されるとしてよい。
【００４７】
上述したさまざまな実施形態を組み合わせて更なる実施形態を提供するとしてよい。本明細書で言及した米国特許、米国特許出願公開公報、米国特許出願、外国特許出願および非特許公開文献は全て、全内容を参照により本願に組み込む。実施形態の側面は、さらに異なる実施形態を提供するべくさまざまな特許、出願および公報の概念を利用するために必要であれば、修正するとしてよい。
【００４８】
上記の詳細な説明を鑑みて実施形態について上記およびその他の変更を行うとしてよい。一般的に、以下に記載する特許請求の範囲では、利用している用語は特許請求の範囲を本明細書および特許請求の範囲に開示した具体的な実施形態に限定するものと解釈されるべきではなく、特許請求の範囲に対して認められる均等物の全範囲と共に全ての可能な実施形態を含むものと解釈すべきである。したがって、特許請求の範囲は開示によって限定されるものではない。なお、本明細書によれば、以下の各項目もまた実施形態として開示される。
［項目１］
積層された複数の基板層であって、前記複数の基板層のそれぞれが前記複数の基板層のうち少なくとも隣接する基板層に融着されている複数の基板層と、
前記複数の基板層のうち第１の基板層に接合されている第１のディスクリート電気回路素子と、
前記第１のディスクリート電気回路素子と前記第１の基板層との間に介在させている接合材料であって、前記接合材料が流動可能となるリフロー温度が前記複数の基板層の融着温度よりも高い接合材料と
を備える多層電子機器アセンブリ。
［項目２］
前記複数の基板層のうち第２の基板層に接合されている第２のディスクリート電気回路素子をさらに備える項目１に記載の多層電子機器アセンブリ。
［項目３］
前記複数の基板層は、第１の方向に積層されており、前記第１のディスクリート電気回路素子は、前記第１の方向において前記第２のディスクリート電気回路素子と重なっている項目２に記載の多層電子機器アセンブリ。
［項目４］
前記複数の基板層は、第１の方向に積層されており、前記第１のディスクリート電気回路素子は、積層された前記複数の基板層のうち複数の隣接する層の間に配置されている項目１から３の何れか１項に記載の多層電子機器アセンブリ。
［項目５］
前記複数の基板層は、フッ素重合体複合材を含む
項目１から４の何れか１項に記載の多層電子機器アセンブリ。
［項目６］
前記接合材料は、前記第１のディスクリート電気回路素子と前記第１の基板層とを接合するべく前記接合材料が流動可能となる初期フロー温度を持つ少なくとも一の材料で形成され、前記初期フロー温度は前記リフロー温度よりも低い項目１から５の何れか１項に記載の多層電子機器アセンブリ。
［項目７］
前記接合材料は、前記リフロー温度に到達する直前は固体である項目１から６の何れか１項に記載の多層電子機器アセンブリ。
［項目８］
前記接合材料は、ナノシルバー焼結ハンダである項目１から７の何れか１項に記載の多層電子機器アセンブリ。
［項目９］
前記接合材料は、過渡液相接合合金である項目１から７の何れか１項記載の多層電子機器アセンブリ。
［項目１０］
前記第１のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスのうち１つである項目１から９の何れか１項に記載の多層電子機器アセンブリ。
［項目１１］
融点が第１の温度である第１の材料で形成される３次元単一ブロックと、
前記３次元単一ブロックに埋設されている複数のディスクリート電気回路素子と
を備え、
前記複数のディスクリート電気回路素子のそれぞれは、第２の材料によって前記３次元単一ブロックに接合されており、前記第２の材料は、前記第２の材料が流動可能となるリフロー温度が、前記第１の温度より高い第２の温度である多層電子機器モジュール。
［項目１２］
前記３次元単一ブロックは、上面、底面および複数の側面によって画定されている外部表面を含み、
前記第１の材料は、前記複数のディスクリート電気回路素子のうち少なくとも第１のディスクリート電気回路素子を完全に取り囲み、前記第１の材料が、前記複数のディスクリート電気回路素子のうち前記第１のディスクリート電気回路素子の全ての側面と、前記３次元単一ブロックの前記外部表面上の任意の点との間に配置される項目１１に記載の多層電子機器モジュール。
［項目１３］
前記第１の材料は、前記複数のディスクリート電気回路素子のうち前記第１のディスクリート電気回路素子と直接接触していない項目１２に記載の多層電子機器モジュール。
［項目１４］
前記複数のディスクリート電気回路素子は、第１のディスクリート電気回路素子、第２のディスクリート電気回路素子、および、第３のディスクリート電気回路素子を含み、前記第１のディスクリート電気回路素子は、第１の方向において前記第２のディスクリート電気回路素子と重なっており、前記第１のディスクリート電気回路素子は、前記第１の方向と垂直な第２の方向において、前記第３のディスクリート電気回路素子と重なっている項目１１から１３の何れか１項に記載の多層電子機器モジュール。
［項目１５］
前記第１の材料は、フッ素重合体複合材である項目１１から１４の何れか１項に記載の多層電子機器モジュール。
［項目１６］
前記第２の材料は、前記複数のディスクリート電気回路素子と第１の層とを接合するべく、前記第２の材料が流動可能となる初期フロー温度を持つ少なくとも１つの材料で形成されており、前記初期フロー温度は、前記第２の温度よりも低い項目１１から１５の何れか１項に記載の多層電子機器モジュール。
［項目１７］
前記第２の材料は、前記第２の温度に到達する直前は固体である項目１１から１６の何れか１項に記載の多層電子機器モジュール。
［項目１８］
前記第２の材料はナノシルバー焼結ハンダである項目１１から１７の何れか１項に記載の多層電子機器モジュール。
［項目１９］
前記第１の材料は、過渡液相接合合金である項目１１から１７の何れか１項に記載の多層電子機器モジュール。
［項目２０］
前記複数のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスから成る群から選択される
項目１１から１９の何れか１項に記載の多層電子機器モジュール。
［項目２１］
パワー半導体ダイが接合されている一次基板と、
前記一次基板上に積層されており、互いに融着されている複数の二次基板と、
前記複数の二次基板のうち、前記一次基板から最も離れた位置にある二次基板の外部表面に取着されている能動型電子素子と
を備え、
第１のディスクリート電気回路素子は、前記複数の二次基板の融着温度よりも高い第１の融点を持つ第１の材料で、前記複数の二次基板のうち第１の基板に接合されており、
第２のディスクリート電気回路素子は、前記複数の二次基板の前記融着温度よりも高い第２の融点を持つ第２の材料で前記複数の二次基板のうち第２の基板に接合されている多機能モジュール。
［項目２２］
前記第１の材料は、前記第２の材料と同じである項目２１に記載の多機能モジュール。
［項目２３］
多層モジュール内に複数のディスクリート電気回路素子を埋設する方法であって、
最初は第１の温度において流動可能である第１の接合材料を用いて第１のディスクリート電気回路素子を第１の基板に取着する段階であって、前記第１の接合材料において状態遷移を発生させ、前記第１の接合材料が硬化すると、前記第１の接合材料は、前記第１の温度よりも高い第２の温度に到達するまでは流動可能状態には戻らない段階と、
前記第１の接合材料を用いて第２のディスクリート電気回路素子を第２の基板に取着する段階と、
前記第１の基板を前記第２の基板に融着する段階と
を備え、
前記第１の温度は、前記第１の基板の融着温度よりも低く、前記第２の温度は、前記第１の基板の前記融着温度よりも高い
多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
［項目２４］
前記第１のディスクリート電気回路素子を前記第１の基板に取着する段階は、前記第１のディスクリート電気回路素子を前記第１の基板にナノシルバー焼結する段階を有する項目２２に記載の多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
［項目２５］
前記第１のディスクリート電気回路素子を前記第１の基板に取着する段階は、前記第１のディスクリート電気回路素子を前記第１の基板に過渡液相接合する段階を有する項目２２に記載の多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
［項目２６］
第１の方向に積層されている複数の基板層であって、前記複数の基板層のそれぞれは、前記複数の基板層のうち少なくとも隣接する基板層に接合されている複数の基板層と、
接合材料であって、前記接合材料が最初に流動可能となる初期転移温度と、前記接合材料が、最初に流動可能となった後に硬化した後に流動可能となる後続転移温度を持つ接合材料と、
前記接合材料を用いて前記複数の基板層のうち第１の基板層に接合されている第１のディスクリート電気回路素子と、
前記接合材料を用いて前記複数の基板層のうち第２の基板層に接合されている第２のディスクリート電気回路素子と
を備え、
前記初期転移温度は前記後続転移温度よりも低く、
前記第２のディスクリート電気回路素子は、前記第１の方向において前記第１のディスクリート電気回路素子と重なっている
多層電子機器アセンブリ。
［項目２７］
前記接合材料は、前記後続転移温度に到達する直前は固体である項目２６に記載の多層電子機器アセンブリ。
［項目２８］
前記複数の基板層は、エポキシファイバーグラスおよびポリアミドのうち少なくとも一方を含む項目２６または２７に記載の多層電子機器アセンブリ。
［項目２９］
前記接合材料は、ナノシルバー焼結ハンダである項目２６から２８の何れか１項に記載の多層電子機器アセンブリ。
［項目３０］
前記接合材料は、過渡液相接合合金である項目２６から２８の何れか１項に記載の多層電子機器アセンブリ。
［項目３１］
前記第１のディスクリート電気回路素子は、受動型ディスクリート抵抗器、キャパシタ、磁気デバイスおよび能動型半導体デバイスのうちの１つである項目２６から３０の何れか１項に記載の多層電子機器アセンブリ。
［項目３２］
多層モジュール内に複数のディスクリート電気回路素子を埋設する方法であって、
最初は第１の温度において流動可能である接合材料を用いて第１のディスクリート電気回路素子を第１の基板に取着する段階であって、前記接合材料において状態遷移を発生させることで、前記接合材料が硬化した後、前記接合材料は、前記第１の温度よりも高い第２の温度に到達するまでは流動可能状態には戻らないようにする段階と、
第２の基板を前記第１の基板に取着する段階と、
前記第１の温度において前記接合材料を用いて第２のディスクリート電気回路素子を前記第２の基板に取着する段階と
を備える多層モジュール内に複数のディスクリート電気回路素子を埋設する方法。
【図１Ａ】
0006257047.tif 000002
【図１Ｂ】
0006257047.tif 000003
【図２】
0006257047.tif 000004
【図３Ａ】
0006257047.tif 000005
【図３Ｂ】
0006257047.tif 000006
【図３Ｃ】
0006257047.tif 000007
【図３Ｄ】
0006257047.tif 000008
【図３Ｅ】
0006257047.tif 000009
【図３Ｆ】
0006257047.tif 000010
【図４】
0006257047.tif 000011
【図５】
0006257047.tif 000012