(57)【要約】  本発明は、ＮラインのＰ個の光検出画素により連続的に行われる同一の線形画像の同期読み出し、および各ラインにより読み出された信号の画素単位の合算のための信号積分型、移動型のマルチライン線形アレイ形態の画像センサに関する。  本発明では、光生成電荷積分時間の開始時に、ランクｉ−１の前ラインにおける画素の出力電圧を、ランクｉの中間ラインにおける画素のフォトダイオードに印加し、フォトダイオードを隔離し、光に起因する電荷をその内部で積分し、最終的に積分時間の終了時に、フォトダイオードの電荷を画素の格納ノード（Ｎ２）に移動させる。電荷−電圧変換回路（Ｔ４，Ｔ５）は、格納ノードの電荷を画素の出力電圧に変換する。従って、光生成された電荷を各画素において積分する前に、シーンの同じラインを観測した前の画素ラインに由来する電荷の総計に相当する電荷を、フォトダイオードに流入させる。【選択図】      図２
2010504009.tif 000002
【特許請求の範囲】
【請求項１】
Ｎラインの画素を通過する線形画像の移動に応じて連続した積分期間中に行われる、ＮラインのＰ個の光検出画素により連続的に行われる同一の線形画像の同期読み出しと、各ラインの読み出しから生じる信号の画素単位の合算とを可能にし、画素は、少なくとも１つのフォトダイオード（ＰＤ）と、電荷格納ノード（Ｎ２）と、積分期間の終了時に前記フォトダイオードの電荷を前記格納ノード（Ｎ２）に移動させるためのオン／オフスイッチ（Ｔ２）と、この移動前に前記格納ノードの電荷を再初期化するためのオン／オフスイッチ（Ｔ３）と、前記格納ノード上に格納された電荷を表す電圧を前記画素の出力（Ｓｉ）に印加するための電荷−電圧変換回路（Ｔ４，Ｔ５）とを備えるＭＯＳトランジスタを有する回路で構築される、移動型および積分型の線形画像センサであって、中間ランクｉのラインにおけるランクｊの画素は、その出力（Ｓｉ）が直上ランクｉ＋１のラインにおけるランクｊの画素の入力に連結されるとともに、入力（Ｅｉ）が直下ランクｉ−１のラインにおけるランクｊの画素の出力に連結され、前記入力（Ｅｉ）と前記フォトダイオード（ＰＤ）との間に、前記画素の前記入力（Ｅｉ）に存在する電圧を電荷積分前に前記フォトダイオードに印加するためのオン／オフスイッチ（Ｔ５）が配置されていることを特徴とする、線形画像センサ。
【請求項２】
前記電荷−電圧変換回路が、ゲートが前記格納ノード（Ｎ２）に連結されるとともにソースが前記画素の前記出力に連結された第１のトランジスタ（Ｔ４）と、電流源として編成され前記第１のトランジスタのソースに連結された第２のトランジスタ（Ｔ５）とを備えることを特徴とする、請求項１に記載の線形画像センサ。
【請求項３】
前記格納ノードの電荷を再初期化するための前記オン／オフスイッチは、基準電圧（Ｖｒｅｆ）に連結され、前記基準電圧（Ｖｒｅｆ）の値は、前記電荷−電圧変換回路の前記第１のトランジスタにおけるゲート−ソース電圧降下と、前記フォトダイオードが電荷がない状態で隔離されているときに前記フォトダイオードの端子間に現れる電圧との合計に等しいことを特徴とする、請求項２に記載の線形画像センサ。
【請求項４】
前記フォトダイオードと電源電圧（Ｖｄｄ）との間に連結されることにより、電荷積分期間の一部の間に前記フォトダイオードをこの電源の電位に連結し、かつ、この一部の間に前記フォトダイオードにおける電荷の積分を防止するトランジスタを前記画素が備えることを特徴とする、請求項１〜３のいずれか一項に記載の線形画像センサ。
【請求項５】
Ｎラインの画素を通過する線形画像の移動に応じて連続した積分期間中に行われる、ＮラインのＰ個の光検出画素により連続的に行われる同一の線形画像の同期読み出しと、各ラインの読み出しから生じる信号の画素単位の合算とを可能にし、画素は、少なくとも１つのフォトダイオード（ＰＤ）と、電荷格納ノード（Ｎ２）と、前記格納ノードに格納された電荷量を表す電圧を前記画素の出力（Ｓｉ）に印加するための電荷−電圧変換回路（Ｔ４，Ｔ５）とを備えるＭＯＳトランジスタを有する回路で構築される、移動型および信号積分型の画像キャプチャ方法であって、光生成された電荷を積分するための積分時間の開始時に、前ラインの画素の出力電圧を、ランクｉの中間ラインにおける画素の前記フォトダイオードに印加し、前記フォトダイオードを隔離し、光に起因する電荷をその内部で積分し、最終的に前記積分時間の終了時に、前記フォトダイオードの電荷を前記格納ノードに移動させることを特徴とする、方法。
【請求項６】
電荷を前記フォトダイオードから前記格納ノードへ移動する前に、前記格納ノードの電荷を固定値に再初期化することを特徴とする、請求項５に記載の方法。
【請求項７】
前記電荷−電圧変換回路が、ゲートが前記格納ノード（Ｎ２）に連結された第１のトランジスタ（Ｔ４）を備える請求項５〜６のいずれか一項に記載の画像キャプチャ方法であって、前記格納ノードの電荷の再初期化が、前記格納ノード（Ｎ２）を基準電圧（Ｖｒｅｆ）に連結することにより行われ、前記基準電圧（Ｖｒｅｆ）の値は、前記電荷−電圧変換回路の前記第１のトランジスタ（Ｔ４）におけるゲート−ソース電圧降下と、前記フォトダイオードが電荷がない状態で隔離されているときに前記フォトダイオードの端子間に現れる電圧との合計に等しいことを特徴とする、方法。
【請求項８】
前ラインの画素の出力電圧を前記フォトダイオードに印加する前に前記ダイオードを電源電位（Ｖｄｄ）に接続して、電荷積分期間の一部の間に前記フォトダイオードをこの電源の電位に連結することにより、この一部の間に前記フォトダイオードにおける電荷の積分を防止するステップを含むことを特徴とする、請求項５〜７のいずれか一項に記載の方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、観測対象シーンの点で構成されるラインの画像を、シーンがセンサを通過するに従いシーンの同一ラインを連続的に観測するいくつかの光検出ラインにより取得した連続画像を加算することにより再構成する、移動型および信号積分型の線形画像センサ（ＴＤＩセンサ（時間遅延積分型線形センサを表す）ともいう）に関する。
【背景技術】
【０００２】
これらのセンサは、例えばスキャナにおいて使用されている。これらは、いくつかの平行なラインの光検出画素で構成されるアレイを備える。各ラインのための制御回路のシーケンス（露光時間制御および光生成された電荷の読み出し制御）は、センサのすべてのラインが観測対象シーンの単一ラインを感知するように、シーンおよびセンサの相対移動に対して同期される。各ラインにより生成された信号は、その後、観測対象ラインの点毎に点単位で加算される。
【０００３】
信号／騒音比は、センサのライン数Ｎの平方根の比において向上する。この数Ｎは、例えば、工業制御アプリケーションまたは宇宙から地球を観測するアプリケーションの場合は１６または３２で、医療アプリケーション（歯科医療、マンモグラフィ等）の場合は６０〜１００ラインにも達することがある。
【０００４】
電荷移動型画像センサ（ＣＣＤセンサ）では、点単位の信号加算が単純に、シーンおよびセンサの相対変位に同期して、前の画素ラインにおいて生成および蓄積された電荷を画素ラインにおいて排出することにより行われていた。最後の画素ラインには、観測対象ラインにより生成された電荷がＮ回蓄積されており、それをその後出力レジスタに移動させ、読み出し段階中に電圧または電流に変換させることが可能であった。
【０００５】
画像センサ技術は、その後、トランジスタを有するアクティブ画素を有するセンサ（一般にＣＭＯＳ（相補型金属酸化膜半導体）技術を使用して製造されるため、本明細書では簡潔にＣＭＯＳセンサと呼ぶ）の方向に進化した。これらのＣＭＯＳセンサでは、電荷が読み出しレジスタへ向かってラインからラインへ移動するのではなく、アクティブ画素のトランジスタが光生成された電荷を集め、それらを直接電圧または電流に変換する。このため、センサの各ラインは、そのラインが受けた照射を表す電圧または電流を連続的に提供する。これらの電流または電圧は容易に加算できない。このため、移動型および信号積分型のセンサの製造は困難である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
それにもかかわらず、移動型および信号積分型のＣＭＯＳセンサを製造する試みが行われてきた。
【０００７】
特に、受け取った連続電流を積分し、列方向のいくつかの画素から受け取った電荷を同一のキャパシタ上で蓄積するスイッチトキャパシタの使用が試みられてきた。
【０００８】
このように試行されたシステムは、満足のいくものでなく、製造が困難である。
【課題を解決するための手段】
【０００９】
本発明では、ＣＭＯＳ技術を使用した画像センサのアクティブ画素が、通常、光生成された電荷を一時的に格納可能な２つの相互に隔離されたサイトを備える、という事実を利用することを提案する。これらのサイトの一方は、光の作用の下で電荷を生成するフォトダイオードであり、他方は、電荷積分期間の終了時にフォトダイオードの電荷を受け取り、その後、画素の出力電圧を発生する役を担う中間の格納ノードである。画素の出力電圧は、格納ノード上に存在する電荷量に関係する。このように画素を２つの異なる電荷格納サイトに分解することは、通常、Ｎラインのマトリクスの各画素の信号をライン単位で読む必要性に関係し、この読み出しは、一般に、フォトダイオードにおける電荷を新たに積分する間に格納ノードから行われる。
【００１０】
本発明では、この種の構造を異なる方法、すなわち、ライン単位の読み出しでなく、同一の画像ラインを観測したＮラインの合計の読み出しのみを行うＴＤＩセンサの文脈において使用する。
【００１１】
このため、Ｎラインの画素を通過する線形画像の移動に応じて連続した積分期間中に行われる、ＮラインのＰ個の光検出画素により連続的に行われる同一の線形画像の同期読み出しと、各ラインの読み出しから生じる信号の画素単位の合算とを可能にし、画素は、少なくとも１つのフォトダイオードと、電荷格納ノードと、格納ノードに格納された電荷量を表す電圧を画素の出力に印加するための電荷−電圧変換回路とを備えるＭＯＳトランジスタを有する回路で構築される、移動型および信号積分型の画像キャプチャ方法であって、光生成された電荷を積分するための積分時間の開始時に、前ラインの画素の出力電圧を、ランクｉの中間ラインにおける画素のフォトダイオードに印加し、フォトダイオードを隔離し、光に起因する電荷をその内部で積分し、最終的に積分時間の終了時に、フォトダイオードの電荷を格納ノードに移動させることを特徴とする方法が提案される。
【００１２】
従って、格納ノードに流入する電荷は、実質的に、純粋にフォトダイオードの照射による電荷と、前ラインの画素の格納ノードに格納された電荷に基づく初期電荷との合計となる。後者の電荷はそれ自体が、光生成された電荷と、さらに前のラインから生じた初期電荷との合算であり、以下同様である。このように連結されたＮセンサラインについて、最終ラインの画素の格納ノードに流入する電荷は、同一の画像ラインを観測したＮラインにおいて光生成された電荷の合算に相当する。後者の電荷を電圧に変換することにより、Ｎラインにより連続的に観測された画像ラインが電気的に表される。
【００１３】
ＣＣＤタイプのＴＤＩセンサとは異なり、本発明では、画素から後続ラインの画素に電荷が実際に流入するのではなく、光に起因する電荷を積分する前に、画素のフォトダイオードに初期電荷が蓄積している。この電荷の蓄積は、前画素の電荷を表す電圧をフォトダイオードに印加することによりもたらされる。
【００１４】
好ましくは、電荷をフォトダイオードから格納ノードに移動する前に、この格納ノードの電荷を固定値に再初期化する。
【００１５】
格納ノードの電荷を電圧に変換する回路は、ゲートが格納ノードに連結されるとともにソースが電流源に接続された第１のフォロワトランジスタを備えてもよい。格納ノードの電荷の再初期化は、ノードを基準電圧（Ｖｒｅｆ）に連結することにより行われ、基準電圧（Ｖｒｅｆ）の値は、第１のフォロワトランジスタにおけるゲート−ソース電圧降下と、フォトダイオードが電荷がない状態で隔離されているときにフォトダイオードの端子間に現れる電圧（「ペデスタル電圧」という）との合計に等しいのが好ましい。
【００１６】
電荷積分期間Ｔの過程における可変の露光継続時間Ｔｅでセンサが動作することが所望される場合は、前ラインの画素の出力電圧をフォトダイオードに印加する前にダイオードを電源電位（Ｖｄｄ）に接続して、電荷積分期間Ｔの一部の間にフォトダイオードをこの電源の電位に連結することにより、この一部の間にフォトダイオードにおける電荷の積分を防止するステップを含む方法が提供される。
【００１７】
上で概説した方法に加え、本発明は、Ｎラインの画素を通過する線形画像の移動に応じて連続した積分期間中に行われる、ＮラインのＰ個の光検出画素により連続的に行われる同一の線形画像の同期読み出しと、各ラインの読み出しから生じる信号の画素単位の合算とを可能にし、画素は、少なくとも１つのフォトダイオードと、電荷格納ノードと、積分期間の終了時にフォトダイオードの電荷を格納ノードに移動させるためのオン／オフスイッチと、この移動前に格納ノードの電荷を再初期化するためのオン／オフスイッチと、格納ノード上に格納された電荷を表す電圧を画素の出力に印加するための電荷−電圧変換回路とを備えるＭＯＳトランジスタを有する回路で構築される、移動型および積分型の線形画像センサであって、中間ランクｉのラインにおけるランクｊの画素は、その出力が直上ランクｉ＋１のラインにおけるランクｊの画素の入力に連結されるとともに、入力が直下ランクｉ−１のラインにおけるランクｊの画素の出力に連結され、入力とフォトダイオードとの間に、画素の入力に存在する電圧を電荷積分前にフォトダイオードに印加するためのオン／オフスイッチが配置されていることを特徴とするセンサを提案する。
【００１８】
フォトダイオードと電源電圧（Ｖｄｄ）との間に連結されることにより、電荷積分期間の一部の間にフォトダイオードをこの電源の電位に連結し、かつ、この一部の間にフォトダイオードにおける電荷の積分を防止する、露光継続時間調整用のトランジスタを画素が備えてもよい。
【００１９】
本発明の他の特徴および利点は、下記の添付図面とともに後続の詳細な説明を読むことにより明らかになろう。
【図面の簡単な説明】
【００２０】
【図１】本発明の方法による動作を可能にするＴＤＩセンサの概略図を示す。
【図２】本発明の実装に使用可能なアクティブ画素の構成を示す。
【図３】図２の画素を使用するセンサのための制御信号の図表を示す。
【発明を実施するための形態】
【００２１】
本発明を実装するセンサの原理を図１に概略的に示す。この移動型および積分型の線形画像センサ、すなわちＴＤＩセンサは、ＮラインのＰ個の画素を備え、ランクｉの中間ラインにおけるランクｊの画素をＰｉ，ｊと表記する。ｉは１〜Ｎの整数指標であり、ｊは１〜Ｐの整数指標である。
【００２２】
各画素は、制御信号により制御される数個のＭＯＳトランジスタを各々備えるアクティブ画素である。制御信号はグローバル信号である（すべての画素の制御を同時に行う）。なお、ＮラインのＰ個の画素を有するＣＭＯＳマトリクスセンサにおいて一般にそうであるように、１つのラインに割り当てられた制御信号を一度に提供する必要は原則的にない。
【００２３】
このＴＤＩセンサにおいて使用されるＭＯＳトランジスタを有するアクティブ画素の原理は、概ね次のとおりである。積分時間中、すべての画素は、フォトダイオード（従来のマトリクスではその電荷が既に排出されているだろうが、本発明では初期電荷で満たされている）において、光により発生した電荷を積分する。次いで、フォトダイオードの電荷を画素の電荷格納ノードに流入させる。電荷格納ノードは、この流入前にゼロにリセットしておく。次いで、格納ノードの電荷を、一般には電圧フォロワとして編成されたトランジスタにより、電流または電圧に変換し出力導体に印加する。従来のＣＭＯＳ画素型マトリクスでは、出力導体が同一カラムのすべての画素に共通のカラム導体であり、各画素は、各カラム導体が単一ラインの画素の格納ノードにより生成された電圧を受け取るように、ライン単位で読み出される。この読み出しは、次いで格納ノードから隔離されるフォトダイオードにおける電荷のための新たな積分時間の間に行われる。
【００２４】
本発明では、図１から分かるように、カラム導体は存在しない。ランクｉ−１のラインにおけるランクｊの画素Ｐ（ｉ−１），ｊの出力電圧（第１の積分期間の終了時にこの画素の格納ノード上に蓄積されている電荷を表す）を、第２の積分期間に際し、ランクｉのラインにおけるランクｊの画素Ｐｉ，ｊに印加する。より詳細には、この画素Ｐ（ｉ−１），ｊの出力電圧を、第２の期間の積分時間の開始時にランクｉのラインにおける画素のフォトダイオードに印加し、それによりフォトダイオードをこの電圧に比例する初期電荷量に初期化する。このため、フォトダイオードは積分時間の過程において、この初期電荷と新たに光生成された電荷との合計値を蓄積する。第２の積分期間の終了時には、この合計を用いて、ｉランクのラインにおける画素についての出力電圧を生成する。後者は、第３の積分期間の過程において、後続ラインの画素Ｐ（ｉ＋１），ｊのフォトダイオードの初期電荷を定義するのに用いられる。以降も同様である。
【００２５】
積分期間は、ある積分期間中にランクｉのラインが、前の積分期間中にランクｉ−１のラインが観測したシーンの同じラインにより光生成された電荷を積分するように、画像の移動と同期される。別の言い方をすれば、電荷積分期間の継続時間Ｔにおけるセンサ上に投射された画像の相対変位は、画素ラインの間隔に等しい。
【００２６】
従って、画素の最終ラインは結局、各画素の電荷格納ノード上で、すべての画素ラインが同一の画像ラインを観測中に生成した電荷の蓄積結果である電荷量を受け取る。さらに、この蓄積は、必ずしも各ラインの電荷の正確な合計ではないことが分かろう。この理由には、特に移動中または電荷−電圧変換中の利得が単位利得でないことが関わっている。しかし、この蓄積結果は、移動型および電荷積分型のセンサのものに非常に近く、同様の利点、すなわち信号／騒音比の大幅な向上が得られる。この向上により、実質的にライン数Ｎの平方根に等しい比となる。
【００２７】
シーケンサＳＥＱは、各画素についての制御信号の連係を管理する。制御信号の具体例を以下で説明する。出力レジスタＲＳ（マルチプレクサであってもよい）は、最終ラインの（ランクＮの）画素の出力電圧を受け取り、後者のラインに由来するアナログ電圧を、またはレジスタが１つ以上のアナログ−デジタル変換器を備える場合はデジタル電圧を、出力ＯＵＴ上で提供する。
【００２８】
図２は、画素の構造が、ＣＭＯＳマトリクスにおいて使用される既知の種類の５つのトランジスタを有する画素に着想を得ている場合の本発明の実装を示す。
【００２９】
本発明による改良を施した画素は、６つのＭＯＳトランジスタＴ１〜Ｔ６およびフォトダイオードＰＤを備える。
【００３０】
フォトダイオードＰＤは、アースと電源電圧Ｖｄｄとの間にトランジスタＴ１と直列に接続されている。トランジスタＴ１は、積分時間の開始前にマトリクスのすべての画素に同時に作用する一般的なゼロリセット信号ＧＳＨによりオンされ、フォトダイオードの電荷をゼロにリセットすることができる。トランジスタＴ１がオンである限りフォトダイオードは電荷を積分できないため、グローバル制御ＧＳＨにより、露光時間Ｔｅを電荷積分期間Ｔ以内で調整可能である。露光時間の調整を望まない場合、このトランジスタＴ１はオプションである。トランジスタＴ１はまた、アンチダズルドレインの役を担う。
【００３１】
フォトダイオードとトランジスタＴ１とを連結するノードＮ１には、積分時間の過程において電荷が蓄積される。このノードＮ１は、マトリクスのすべての画素に同時に作用する移動制御信号ＧＴＲＡに応じ、積分時間の終了時に、トランジスタＴ２により電荷格納ノードＮ２に短時間連結可能である。
【００３２】
格納ノードＮ２は、すべての画素に共通の短時間の制御信号ＬＲＥＳを受信するトランジスタＴ３により基準電位Ｖｒｅｆにリセット（ノードＮ２の電荷の再初期化）可能である。信号ＬＲＥＳは、各積分時間の終了時に、信号ＧＴＲＡの発信前に発信される。
【００３３】
ノードＮ２はさらに、本例では２つのトランジスタＴ４，Ｔ５を備える電荷−電圧変換回路に連結されている。より詳細には、ノードＮ２はフォロワトランジスタＴ４のゲートに連結され、フォロワトランジスタＴ４のドレインは電位Ｖｄｄであるとともに、そのソースはゲートが取る電位、すなわち格納ノードＮ２の電位を（ゲート−ソース電圧降下以内で）コピーしている。トランジスタＴ４のソースは画素Ｐｉ，ｊの出力Ｓｉに連結され、この出力は後続ラインのランクｊの画素の入力（Ｅｉ＋１）に連結されている。トランジスタＴ５は、ゲートがＮラインのすべての画素に共通の固定電位Ｖｇｃとされ、Ｔ４のソースとアースとの間に接続された電流源を構成するので、トランジスタＴ４はフォロワモードで動作する。Ｔ４およびＴ５はともに、電圧フォロワ回路を形成し、格納ノード上に存在する電圧をコピーした電圧を、トランジスタＴ４のゲート−ソース電圧（Ｖｇｓ）以内でＴ４のソース上に設定する。
【００３４】
最後に、Ｎラインのすべての画素に対してグローバルなライン間移動信号ＴＬによりオンになるトランジスタＴ６により、画素Ｐｉ，ｊの入力ＥｉをフォトダイオードＰＤのノードＮ１に連結することが可能になる。
【００３５】
ノードＮ２とアースとの間に連結されたキャパシタＣｓが図示されている。キャパシタＣｓは、意図的にキャパシタ形態に構成されたプレートか、またはノードＮ２とアースとの間に存在する漂遊キャパシタで構成することができる。これにより、ノードＮ２が電荷格納ノードとして作用可能になる。
【００３６】
画素の動作の詳細：
回路の動作の説明に当たり、新たな電荷積分期間毎の信号の時系列をまず説明する。期間の値Ｔは、期間Ｔの過程において画像の１ラインがセンサ上の画素の１ライン分だけ移動するように、センサおよび観測対象画像の相対変位と同期されていることを思い出されたい。時系列は次の通りで、図３に示すようなものである。
【００３７】
−露光継続時間Ｔｅ、すなわち期間Ｔにおける電荷積分時間を定義するための一般信号ＧＳＨが発信される。この信号により、フォトダイオードの電位がＶｄｄに固定され、フォトダイオードにおける電荷（電子）の蓄積が防止される。電荷の蓄積は、信号ＧＳＨの終了後に初めて開始することができる。
【００３８】
−信号ＧＳＨの終了後に、短時間のライン間移動信号ＴＬが発信され、トランジスタＴ６がオンになる。フォトダイオードＰＤは、画素の入力Ｅｉの電位Ｖｓｉとされ、まだ電荷を積分できない。フォトダイオードは、移動信号ＴＬの終了時にも隔離されたままであり、その電位は、信号ＴＬの終了時に入力Ｅｉ上に存在する電圧Ｖｓｉにより規定される。入力Ｅｉ上に存在する電位Ｖｓｉの関数として変動する電荷量がフォトダイオードに流入したかのように、すべてが行われる。より詳細には、フォトダイオードが取る初期電荷、すなわち流入したものとする電荷量は、電位Ｖｓｉとフォトダイオードの固有電位Ｖｐｄｉ（ペデスタル電位）との間の差に等しい。このペデスタル電位は、電荷が完全に排出されたときにフォトダイオードのノードＮ１が取る電位である。
【００３９】
−信号ＧＳＨおよびＴＬ後の真の積分継続時間の間、フォトダイオードにおいてこの初期電荷に基づいて電荷が積分される。
【００４０】
−短時間の信号ＬＲＥＳが発信され、トランジスタＴ３がオンになり、格納ノードＮ２が基準電位Ｖｒｅｆとされる。この信号は、格納ノードＮ２の電荷を再初期化するための信号で、信号ＴＬの後、かつ後続の信号ＧＴＲＡ（信号ＧＴＲＡの終了が電荷積分時間の終了を表す）の開始前である積分継続時間における任意の時点に発信される。
【００４１】
−短時間の移動信号ＧＴＲＡが発信され、（すべての画素について）トランジスタＴ２がオンになり、フォトダイオードに格納された電荷（初期電荷と積分時間中に光生成された電荷との合計）がノードＮ２に移動する。フォトダイオードの電荷の格納ノードへの移動は、ノードＮ１およびＮ２のそれぞれの静電容量に比例してこれらの２つのノードの間で電荷を配分することを意味するが、すべての場合において、ノードＮ２に移動した電荷は、同じ比例係数でフォトダイオードの電荷に比例している。
【００４２】
−移動信号ＧＲＡの終了後、新たな信号ＧＳＨを発信可能である。
【００４３】
ＴＤＩセンサの動作の詳細：
第１のラインの画素は、次の点でその他のものと異なっている。すなわち、それらの入力Ｅｉ（信号ＴＬにより制御されるトランジスタＴ６のドレイン）が前の画素の出力に連結されておらず、固定電位に連結されているため、積分時間Ｔｅの開始前にフォトダイオードの電荷を完全に排出できるという点である。従って、信号ＴＬの終了時に実際の露光が開始するとき、第１のラインのフォトダイオードでは、その電荷が排出され、第１の観測対象画像ラインによりこのラインにおいて光生成された電荷のみが蓄積される。
【００４４】
第２の積分時間には、センサが画素の１ライン分だけ変位しており、先の第１の画像ラインにより光生成された電荷を第２のラインの画素が受け取る。しかし、この第２のラインの画素に適用される信号ＴＬにより、この時点で第１のラインの画素の出力上に存在する電圧、すなわち格納ノードＮ２上に存在する電荷量を電荷−電圧変換することから生じた電圧が、フォトダイオードに印加される。第２の積分時間の開始時には、第２のラインの画素は、第１のラインにおける積分結果により規定される初期電荷を取り、第２の積分時間の過程において、それらのフォトダイオードにおいて光生成された電荷が加算される。
【００４５】
簡潔さのため、第２の積分時間の終了時にフォトダイオードに存在する電荷は、２回の積分時間をかけて最初の２ラインにより光生成された電荷の合計であると考えることが可能である。
【００４６】
これ以降、Ｎ番目の積分時間において、積分時間の開始時にＮ番目のラインのフォトダイオードが取る電位は、センサの最初のＮ−１ラインによりＮ−１回の積分時間をかけて蓄積された電荷の存在に相当する値を表している。Ｎ番目の積分時間の終了時には、最終ラインのフォトダイオード（および格納ノードＮ２）に存在する電荷が、センサのＮライン（すべて同じ画像ラインを観測している）によりＮ回の積分時間をかけて蓄積された電荷に相当する値を表している。この総計に対応する電圧は、最終ラインのフォロワトランジスタＴ４により出力レジスタに移動させ、そこで抽出するか、またはデジタル形式に変換してから抽出することができる。
【００４７】
第１のラインの画素の入力が固定電圧に接続されていることは上で述べた。この固定電圧は、電源電圧Ｖｄｄでもよいが、動作の対称性のためには、例えばトランジスタＴ３、Ｔ４およびＴ５などの編成により生成されるのが好ましい。すなわち、電流源（Ｔ５に相当）により充電されたフォロワトランジスタ（Ｔ４に相当）のゲートに、第１のトランジスタ（Ｔ３に相当）により基準電圧Ｖｒｅｆ（上記と同様）を印加する。これにより、第１のラインのフォトダイオードが取る初期電圧は、照射が全くない場合に任意のラインのフォトダイオードが取るであろう初期電圧と同じになる。
【００４８】
センサの動作を最良にするためには、格納ノードＮ２の電位を再初期化する役を担う基準電圧Ｖｒｅｆを、特定の方法で選択することが望ましい。すなわち、電流源Ｔ５に接続されたトランジスタＴ４のゲート−ソース電圧降下をＶｇｓとすると、ＶｒｅｆはＶｐｄｉ＋Ｖｇｓに等しくなるように選択するのが好ましく、ここでＶｐｄｉはフォトダイオードＰＤのペデスタル電圧（上述）である。このペデスタル電圧は、電荷がない状態のフォトダイオードの端子間電圧であり、用いられる技術に依存し、例えば１〜２ボルトのオーダーであってもよい。
【００４９】
上述の電荷移動および実行される電荷−電圧変換において、移動効率または変換利得は、必ずしも単位効率または単位利得でないことに留意されたい。これはすなわち、Ｎ番目のラインの格納ノードにおいて進行する電荷の蓄積が、正確には、Ｎラインにおいて光生成された電荷の合計でないことを示している。
【００５０】
例えば、フォロワ回路Ｔ４，Ｔ５における利得が単位利得でないことが考えられる。さらに、電荷を蓄積するフォトダイオードの静電容量値Ｃｄと格納ノードの静電容量値Ｃｍとの間の比も、移動させた電荷と格納ノードが取る電圧との間の比の定義に（これらの静電容量の比で）関わる。
【００５１】
まとめると、積分時間の終了時の段階のフォトダイオードに存在する電荷と、後続積分時間の開始時において後続ラインのフォトダイオードに適用される相当電荷との間の段階の利得は、次式の通りである。
【００５２】
Ｇ＝Ｇｔ．Ｃｄ／Ｃｍ、ここでＧｔはフォロワ回路の利得である。
【００５３】
Ｎライン上の電荷の蓄積に相当するためには、この利得Ｇはできるだけ１に近いことが望ましい。
【００５４】
６つのトランジスタ（電流源を形成するトランジスタＴ５を含む）を有する画素構造に関して本発明を説明した。しかし、例えば露光時間調整トランジスタＴ１を純粋かつ単純に省略した５つのトランジスタを有する画素で、本発明を使用することも可能である。 
【図１】
2010504009.tif 000003
【図２】
2010504009.tif 000004
【図３】
2010504009.tif 000005
【国際調査報告】
2010504009.tif 000006
2010504009.tif 000007
2010504009.tif 000008
2010504009.tif 000009