(57)【要約】処理回路（６０３）及びデブロッキング・フィルタ（１３１）を含む映像情報処理システム。処理回路は、色差成分及び輝度成分を含む映像情報（ＵＩ）を提供する。デブロッキング・フィルタ（１３１）は、映像情報を受信する入力及びフィルタリング済映像情報（ＦＩ）を提供する出力を有し、輝度デブロック・フィルタリングが有効化されている間に、色差デブロック・フィルタリングを選択的に無効化するよう構成されている。処理回路（６０３）は、映像エンコーダ（１００）又は映像デコーダ（２００）を含み得る。処理回路は、エンコーダ及びデコーダの片方又は両方内において、色差デブロック・フィルタリングを無効化する制御信号を提供する制御論理回路（１３５）を更に含み得る。映像エンコーダは、ダウンストリーム・デコーダにおけるデブロック・フィルタリングを制御する出力ビットストリームに制御情報を組み入れ、エンコーダとデコーダとの間の整合性を維持する。
2010504036.tif 000002
【特許請求の範囲】
【請求項１】
輝度情報及び色差情報を含む映像情報をデブロック・フィルタリングするデブロッキング・フィルタであって、
前記輝度情報をデブロック・フィルタリングする輝度デブロッキング・フィルタと、
前記色差情報をデブロック・フィルタリングする色差デブロッキング・フィルタと、
前記輝度デブロッキング・フィルタが有効化されている間に、前記色差デブロッキング・フィルタを選択的に有効化及び無効化するよう構成された制御論理回路と
を備えるデブロッキング・フィルタ。
【請求項２】
前記輝度情報及び前記色差情報を格納するメモリを更に備え、前記制御論理回路は、前記メモリから前記色差デブロッキング・フィルタを選択的に切り離す少なくとも一つのスイッチ・デバイスを含む、請求項１記載のデブロッキング・フィルタ。
【請求項３】
前記色差デブロッキング・フィルタは、有効入力を含み、前記制御論理回路は有効信号を前記色差デブロッキング・フィルタの前記有効入力へ提供する、請求項１記載のデブロッキング・フィルタ。
【請求項４】
前記輝度情報を受信する入力と、境界強度信号を供給する出力とを有する境界強度回路と、
前記境界強度信号を受信する強度選択入力を有する前記色差デブロッキング・フィルタと
を更に備え、前記制御論理回路は、前記色差デブロッキング・フィルタの前記強度選択入力から前記境界強度回路の前記出力を選択的に切り離すスイッチ・デバイスを含む、請求項１記載のデブロッキング・フィルタ。
【請求項５】
前記色差デブロッキング・フィルタは、青色−輝度差デブロッキング・フィルタと、赤色−輝度差デブロッキング・フィルタとを含み、前記制御論理回路は、前記青色及び赤色−輝度差デブロッキング・フィルタを選択的に有効化及び無効化するよう構成される、請求項１記載のデブロッキング・フィルタ。
【請求項６】
前記映像情報を格納するメモリと、
前記メモリと結合され、前記輝度デブロッキング・フィルタと、前記色差デブロッキング・フィルタと、前記制御論理回路とを実装し、色差デブロック・フィルタリングを選択的に無効化するよう構成されたプロセッサと
を更に備える、請求項１記載のデブロッキング・フィルタ。
【請求項７】
前記プロセッサは、前記メモリへの前記映像情報の格納を制御し、前記プロセッサは、色差デブロック・フィルタリングが無効化される場合に、前記メモリ中の前記色差情報の格納を選択的にバイパスする、請求項６記載のデブロッキング・フィルタ。
【請求項８】
映像情報処理システムであって、
色差成分と輝度成分とを含む映像情報を提供する処理回路と、
前記映像情報を受信する入力と、フィルタリング済映像情報を提供する出力とを有し、輝度デブロック・フィルタリングが有効化されている間に、色差デブロック・フィルタリングを選択的に無効化するよう構成されているデブロッキング・フィルタと
を備える映像情報処理システム。
【請求項９】
前記処理回路は、
前記映像情報を再構築映像情報として提供する映像エンコーダと、
前記再構築映像情報の処理の間に、フィルタ制御信号を前記デブロッキング・フィルタへ提供し、色差デブロック・フィルタリングを無効化し、輝度デブロック・フィルタリングを有効化する制御論理回路と
を含む、請求項８記載の映像情報処理システム。
【請求項１０】
前記映像エンコーダは、残余情報を生成し、前記残余情報を前記再構築映像情報へ変換し、前記残余情報を符号化されたビットストリーム内で符号化された情報へ符号化し、前記符号化された情報に関連する前記符号化されたビットストリームに制御情報を組み入れ、前記制御情報は、色差デブロック・フィルタリングの無効化及び輝度デブロック・フィルタリングの有効化を示す、請求項９記載の映像情報処理システム。
【請求項１１】
前記処理回路は、
前記映像情報を復号化された再構築映像情報として提供する映像デコーダと、
フィルタ制御信号を前記デブロッキング・フィルタへ提供して、前記復号化された再構築映像情報の処理の間に、色差デブロック・フィルタリングを無効化し、輝度デブロック・フィルタリングを有効化する制御論理回路と
を含む、請求項８記載の映像情報処理システム。
【請求項１２】
前記映像デコーダは、入力符号化ビットストリームを前記復号化された再構築映像情報へ復号化し、前記復号化された再構築映像情報に関連した前記符号化されたビットストリーム中の制御情報を読み出すように構成され、前記制御情報は、色差デブロック・フィルタリングの無効化及び輝度デブロック・フィルタリングの有効化を示す、請求項１１記載の映像情報処理システム。
【請求項１３】
前記処理回路は、前記映像情報を格納するメモリを含み、前記デブロッキング・フィルタは、前記映像情報をフィルタリングするポスト・プロセッサを含む、請求項８記載の映像情報処理システム。
【請求項１４】
前記デブロッキング・フィルタは、
前記輝度成分をデブロック・フィルタリングする輝度デブロッキング・フィルタと、
前記色差成分をデブロック・フィルタリングする色差デブロッキング・フィルタと、
前記輝度デブロッキング・フィルタが有効化されている間に、前記色差デブロッキング・フィルタを選択的に有効化及び無効化するよう構成された制御論理回路と
を含む請求項８記載の映像情報処理システム。
【請求項１５】
前記デブロッキング・フィルタは、
前記映像情報を格納するメモリと、
前記メモリに結合され、輝度デブロック・フィルタリング及び色差デブロック・フィルタリングを実行するよう構成されたプロセッサであって、色差デブロック・フィルタリングを選択的に無効化する前記プロセッサと
を含む、請求項８記載の映像情報処理システム。
【請求項１６】
映像情報のデブロック・フィルタリングの方法であって、
フィルタリングされていない輝度情報及びフィルタリングされていない色差情報を受信すること、
色差デブロック・フィルタリングを無効化すること、
前記フィルタリングされていない輝度情報をデブロック・フィルタリングして、フィルタリング済輝度情報を提供すること、
前記フィルタリング済輝度情報を前記フィルタリングされていない色差情報と合成して、出力フィルタリング済映像情報とすること
を備える方法。
【請求項１７】
前記色差デブロック・フィルタリングを無効化することは、少なくとも一つの色差デブロッキング・フィルタを切り離すことを含む、請求項１６記載の方法。
【請求項１８】
前記色差デブロッキング・フィルタを切り離すことは、少なくとも一つの色差デブロッキング・フィルタの入力及び出力を切り離すことを含む、請求項１７記載の方法。
【請求項１９】
前記色差デブロック・フィルタリングを無効化することは、少なくとも一つの色差デブロッキング・フィルタを無効化することを含む、請求項１６記載の方法。
【請求項２０】
デブロック・フィルタ制御信号を、色差デブロック・フィルタリング無効信号へ復号化することを更に含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に映像情報処理に関し、特に、色差デブロッキング・フィルタを選択的に無効化することにより、映像情報の符号化及び復号化計算の複雑性を低減することに関する。
【背景技術】
【０００２】
アドバンス映像コーディング（ＡＶＣ）規格、ＭＰＥＧ４（動画専門家グループ）パート１０、さもなければＨ．２６４として知られるものは、より低いビットレートにおける映像信号の伝送、又はより少ない格納スペースを用いる映像信号の格納を可能とするために開発された高度圧縮技術を含む。より新しい規格は、より低いビットレートにおける高品質ストリーミング映像をサポートし、インターネットをベースとした映像及びワイヤレス応用、及びそれに類することを可能とするため、以前の規格の映像圧縮技術よりも優れる。規格は、ＣＯＤＥＣ（エンコーダ／デコータ対）を定義するのではなく、代わりに、ビットストリームを復号化する方法と共に、符号化映像ビットストリームの記述法を定義する。各映像フレームは、各々１６×１６ブロックのピクセルのマクロ・ブロック（ＭＢ）レベルに分割及び符号化される。各ＭＢは、現在のフレームの再構築されたＭＢに基づいて予測ＭＢが形成される「フレーム内モード」、又は参照フレームのＭＢに基づいて予測ＭＢが形成される「フレーム間モード」で符号化される。フレーム内符号化モードは、現在のフレーム内の空間情報を使用し、その場合においては、以前に符号化され、復号化され、及び再構築された現在のフレームのサンプルから予測ＭＢが形成される。フレーム間符号化モードは、予測ＭＢを形成するために、動きを予測するための現在及び／又は未来の参照フレームからの一時的情報を利用する。映像「スライス」は一つ又は複数のマクロ・ブロックを内蔵している。
【０００３】
スケーラブル映像コーディング（ＳＶＣ）は、特に、ダウンストリームのクライアント機能、システムリソース、及びネットワーク状態が予め知られていないか、時間毎に大きく変化する場合において、利用可能なシステムリソースを用いた異種のネットワーク上の様々なクライアントへの映像の確実な配信のためのコーディング体系を扱うＨ．２６４規格の拡張である。ＳＶＣは、時間スケーラビリティ、空間スケーラビリティ、複雑性スケーラビリティ、及び品質スケーラビリティを含む、多重レベルのスケーラビリティを提供する。時間スケーラビリティは、７．５ｆｐｓ、１５ｆｐｓ、３０ｆｐｓ等のような映像ストリームの秒当たりのフレーム数（ｆｐｓ）を一般に参照する。空間スケーラビリティは、４ＣＩＦ、ＱＶＧＡ、ＶＧＡ、ＳＶＧＡ、Ｄ１、ＨＤＴＶ等のような他の空間解像度が予定されていたとしても、フレーム当たり３５２×２８８ピクセルの共通インターフェースフォーマット（ＣＩＦ）、又はフレーム当たり１７６×１４４ピクセルのクオーターＣＩＦ（ＱＣＩＦ）のような、各フレームの解像度を参照する。複雑性スケーラビリティは、様々な計算能力及び映像情報を処理するデバイスの処理能力を一般に参照する。品質スケーラビリティは、異なるビットレートを用いることにより符号化された映像の視覚的品質レベルを一般に参照する。視覚的品質は、オリジナル画像と比較された、再構築された画像の相対品質を定義するピーク信号対雑音（ＰＳＮＲ）尺度により客観的に測定される。
【０００４】
デブロッキング・フィルタは、初期のＨ．２６４規格とＳＶＣ拡張の形式パート、及びＨ．２６３規格とＭＰＥＧ４パート２の情報パート（ポスト処理ブロックとしての）である。当業者に知られているように、デブロッキング・フィルタは輝度フィルタリング及び色差フィルタリングの両方を行なう。デブロッキング・フィルタは、規格（例えばＨ２６４／ＡＶＣ）の一部としてのインループ・フィルタ、又は映像デコーダのためのポスト・プロセッサ（例えばＨ２６３、ＭＰＥＧ４・パート２、ＭＰＥＧ２等）として用いられる。デブロッキング・フィルタは復号化される画像品質を高め、各４×４、８×８、及び／又は１６×１６ブロックの境界において、ブロック効果を除去することにより、符号化効率を増加させる。しかしながら、デブロッキング・フィルタは電力を大量に消費しもする。一般的に、デブロッキング・フィルタ（輝度及び色差の両方）全体で、Ｈ２６４／ＡＶＣのためのエンコーダにおける消費の約８％、デコーダにおける消費の約３５％を消費する。デブロッキング・フィルタ全体を無効化することは、従って、特にデコーダにおいて、複雑性の大幅な減少をもたらす。Ｈ２６４／ＡＶＣによる従来の構成は、デブロッキング・フィルタ全体（輝度及び色差）を作動及び停止させる能力を含む。しかしながら、デブロッキング・フィルタ全体を無効化することは、客観的ＰＳＮＲ及び特に大きな動きの映像にとっての主観的視覚品質の両方における大幅な劣化の原因となる。大抵の従来型構成において、デブロッキング・フィルタを完全に無効化する能力は用いられてこなかった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
様々な形式の映像、画像、画像配列等を含む映像情報を処理する映像情報処理システムの効率を改善することが望まれる。映像情報エンコーダ又はデコーダの計算の複雑性を減少させることが望まれる。
【図面の簡単な説明】
【０００６】
【図１】本発明の典型的な実施形態による、実装された映像エンコーダの簡略化されたブロック図である。
【図２】本発明の典型的な実施形態による、実装された映像デコーダの簡略化されたブロック図である。
【図３】ハードウェア構成による、図１のエンコーダ及び／又は図２のデコーダの一方又は両方のデブロッキング・フィルタの簡略化されたブロック図である。
【図４】有効入力を有するハードウェア・ベースの色差デブロッキング・フィルタを説明する簡略化したブロック図である。
【図５】本発明の典型的な実施形態による、ビットストリーム出力において図１のエンコーダから提供され、図２のデコーダへ提供されるデブロッキング・フィルタ制御情報を示す簡略化されたブロック図である。
【図６】プロセッサに結合されたメモリを用いる、図３のデブロッキング・フィルタの別の構成を説明するブロック図である。
【図７】図６のプロセッサの典型的な動作を説明するフローチャート図である。
【図８】デブロッキング・フィルタが符号化ループ外において実行される典型的なポスト処理システムを説明するブロック図である。
【発明を実施するための形態】
【０００７】
本発明の利益、特徴及び利点は、以下の説明及び添付の図面を考慮することにより良く理解されるであろう。
以下の記載は、当業者が本発明を、特定の応用の状況及びその必要の範囲内において利用できるように示されたものである。しかしながら、好適な実施形態に対する様々な修正は当業者には明らかであり、ここで定義された一般的な原理は、他の実施形態にも適用可能である。従って、本発明は、本明細書に図示され記述された特定の実施形態に限定されることではなく、本明細書に開示した原理及び新規な特徴と一致した最も広い範囲を認められることを意図されている。
【０００８】
本開示は、本発明の典型的な実施形態に関する映像情報処理システムについて説明する。一方で本開示は、より一般的には、例えばＪＰＥＧ（共同画像専門家グループ）、モーションＪＰＥＧ（ＭＪＰＥＧ）、ＪＰＥＧ２０００、モーションＪＰＥＧ２０００（ＭＪＰＥＧ２０００）等のような、映像（例えばＭＰＥＧ）、画像、又は画像配列を含む、輝度情報及び色差情報を内蔵した任意の「映像情報」に適用されることが意図されている。本明細書で用いられるような「映像情報」という用語は、輝度情報及び色差情報を内蔵した任意の映像又は画像、又は画像配列情報に適用されることが意図されている。
【０００９】
シミュレーション結果により、輝度デブロッキング・フィルタ単体を無効化する（色差デブロッキング・フィルタを有効化する間に）ことが、客観的ＰＳＮＲ、及び特に比較的大きな動きを有する映像のための主観的視覚品質との両方における比較的大きな劣化を引き起こす原因となることが明らかになった。輝度デブロッキング・フィルタは、毎秒３８４キロビット（ｋｂｐｓ）以下のような、低ビットレート映像応用にとって特に有用である。しかしながら、シミュレーション結果は、色差デブロッキング・フィルタ単体を無効化する（輝度デブロッキング・フィルタを有効化する間に）ことがもたらす結果は、客観的及び主観的視覚品質の両方において、比較的小さい、又は無視できる劣化であることを明らかにした。本開示は、色差デブロッキング・フィルタ単体を無効化することにより、重大な視覚品質の劣化なく映像情報を処理するための計算の複雑性を減少させるシステム及び方法を記載している。
【００１０】
図１は、本発明の典型的な実施形態による、実装された映像エンコーダ１００の簡略化されたブロック図である。フレーム・バッファ１０１は、符号化の目的のために、現在のフレーム情報Ｆを動き予測（ＭＥ）回路１０３の一つの入力へ、フレーム内予測回路１０５の一つの入力へ、結合器１０７（例えば加算器、減算器、又は類似のもの）の有効入力へ、及びモード決定回路１１３の入力へ提供する。別のフレーム・バッファ１０９は、参照情報（ＲＥＦ）をＭＥ回路１０３の別の入力、及びＭＣ回路１１１の別の入力へ提供する。たとえ別の構成が予定されていても、エンコーダ１００は、一度に一つのマクロ・ブロックを処理するように通常は構成されているので、フレーム情報Ｆは、通常、一度に一つのマクロ・ブロックが処理される。参照情報ＲＥＦは、以前に符号化及び復号化され、更にデブロッキング・フィルタによるようなフィルタリングがなされた一つ又は複数のフレームからの情報を含む。従来の構成においては、デブロッキング・フィルタは任意に有効化又は無効化された。エンコーダ１００においては、デブロッキング・フィルタ１３１は、本発明の実施形態に従って修正されて提供される。特に、デブロッキング・フィルタ１３１内で実施される色差フィルタリングは、エンコーダ１００の計算の複雑性を減少させるために選択的に無効化されている。
【００１１】
ＭＥ回路１０３は、その出力において、動き予測情報を提供し、その情報はＭＣ回路１１１の別の入力及びモード決定回路１１３の別の入力へ提供される。モード決定回路１１３は、フレーム内有効信号ＩＮＴＲＡＥをフレーム内予測回路１０５の有効入力へ提供する一つの出力と、ＭＣ回路１１１の有効入力へ動き補償有効信号ＭＣＥを提供する別の出力とを有する。ＭＣ回路１１１は、入力端子Ｓ１及びＳ２、制御入力端子Ｃ及び共通端子ＣＰを有する単極双投（ＳＰＤＴ）スイッチとして図示されている選択スイッチ１１５の第１入力端子Ｓ１へ動き補償予測情報（例えばフレーム内予測）ＭＣを提供する。共通端子ＣＰは、制御入力端子Ｃによって制御されるように、選択された入力（Ｓ１又はＳ２）からの情報をその出力として提供する。フレーム内予測回路１０５は、フレーム内予測情報（例えばフレーム内予測）ＩＰを、モード決定回路１１３の入力及びスイッチ１１５の入力端子Ｓ２へ提供する。モード決定回路１１３は、モード選択信号ＭＳＥＬをスイッチ１１５の制御端子Ｃへ提供して、動き補償された予測情報ＭＣにより又はフレーム内予測情報ＩＰから選択を行なう。
【００１２】
スイッチ１１５のＣＰ端子は、選択された予測情報Ｐを、説明されている実施形態においては加算器である結合器１０７の負入力及び別の結合器１１７の正入力へ提供する。結合器１０７は、選択された予測情報Ｐを現在のフレームの現在情報Ｆから減じ、変換回路１１９の入力へ残余情報Ｒを提供する。変換回路１１９は、離散余弦変換（ＤＣＴ）又はその類似のようなブロック変換を実施し、変換結果Ｂを出力する。変換結果Ｂは、量子化された変換係数Ｘを出力する量子化（Ｑ）回路１２１へ提供される。Ｘ係数は、伝送又は格納のための圧縮ビットストリーム（ＢＴＳ）を提供する出力処理回路１２５の入力へ提供される。出力処理回路１２５は、当業者に知られているような、スキャン、並べ替え、エントロピー符号化等のような、Ｘ係数をビットストリームＢＴＳへ変換するための付加的な機能を実行する。
【００１３】
Ｘ係数は逆量子化（Ｑ−１）回路１２７の入力にフィードバックされ、逆量子化（Ｑ−１）回路１２７は予測又は再構築されたバージョンの変換結果Ｂを表す予測変換情報Ｂ’を出力する。予測変換情報Ｂ’は逆変換（Ｔ−１）回路１２９の入力へ提供され、逆変換（Ｔ−１）回路１２９は残余情報Ｒの再構築されたバージョンを表す予測残余情報Ｒ’を出力する。再構築された残余情報Ｒ’は、結合器１１７の別の正入力へ提供される。図示された実施形態において、結合器１１７は、ＰをＲ’に加え、フィルタリングされていない再構築情報ＵＲＦを生成する。フィルタリングされていない再構築フレーム情報ＵＲＦは、フレーム内予測回路１０５の別の入力及びデブロッキング・フィルタ１３１の入力へ提供される。デブロッキング・フィルタ１３１は、フィルタリングされていない再構築フレーム情報ＵＲＦをフィルタリングし、フィルタリング済再構築情報ＲＦをＲＦバッファ１３３へ提供する。ＲＦバッファ１３３からの、以前符号化又は復号化された一つ又は二つのフレームは、フレーム記憶装置１０９に提供され、前述のように参照フレーム情報ＲＥＦとして取り扱われる。
【００１４】
デブロック制御回路１３５は、エンコーダ・フィルタ制御（ＥＦＣ）信号をデブロッキング・フィルタ１３１へ提供する。従来の構成においては、デブロッキング・フィルタ１３１は、完全に作動させられるか、完全に停止される（さもなければ無効とされている）。もし、デブロッキング・フィルタ１３１が停止されている場合、フィルタリングされていない再構築フレーム情報ＵＲＦは、再構築情報ＲＦとして通過し、その場合フィルタリングはバイパスされる（すなわち、ＲＦはＵＲＦと同一である）。更に以下に示すように、ＥＦＣ信号は部分的にデブロッキング・フィルタ１３１を無効化するように構成され、輝度フィルタリングのみを実施して、色差フィルタリングは無効化される。ＥＦＣ信号は、色差デブロック・フィルタリングを有効化又は無効化するのみであれば、単一バイナリ信号又はビットとすることが可能である。或いは、ＥＦＣ信号は多重信号又はビットを含み、完全有効化と完全無効化から選択するか、又は輝度デブロック・フィルタリングが有効化されたままである間に色差デブロック・フィルタリングのみを無効化する。
【００１５】
図２は、本発明の典型的な実施形態による、実装された映像デコーダ２００の簡略化されたブロック図である。エンコーダ１００により伝送された圧縮ビットストリームＢＴＳは、チャネル（図示せず）を介して伝送され、当業者に知られているような、逆スキャン、並べ替え、エントロピー復号化等の、エンコーダ１００の出力処理回路１２５とは逆の処理機能を実施する入力処理回路２０１の入力へ提供される。入力処理回路２０１は、エンコーダ１００のＸ係数を複製することを目的とした量子化変換係数Ｘ’を出力する。Ｘ’係数は、予測変換情報Ｂ”を出力する逆量子化回路２０３の入力へ提供される。予測変換情報Ｂ”は、再構築残余情報Ｒ”を結合器２０７の正入力へ出力する逆変換回路２０５の入力へ提供される。図示した実施形態において、結合器２０７は選択された予測情報Ｐ’をＲ”に加算し、フィルタリングされていない再構築情報ＵＲＦ’を生成する。デブロッキング・フィルタ２１１は、フィルタリングされていない再構築フレーム情報ＵＲＦ’をフィルタリングし、フィルタリング済再構築情報ＲＦ’をＲＦバッファ２１３へ提供する。
【００１６】
ＲＦバッファ２１３からの、以前に符号化及び復号化（及び選択的フィルタリング）された一つ又は二つのフレームはフレーム記憶装置２１５へ提供され、フレーム記憶装置２１５は参照情報ＲＥＦ’を動き補償（ＭＣ）回路２１７の入力へ提供する。ＭＣ回路２１７は、動き補償予測情報ＭＣ’を選択スイッチ２１９の第１入力端子Ｓ１へ提供し、選択スイッチ２１９はＳＰＤＴスイッチとして図示され、入力端子Ｓ１及びＳ２、及び選択された入力をその出力として提供する共通端子ＣＰを有する。フレーム内予測回路２０９は、フレーム内予測情報ＩＰ’をスイッチ２１９の入力端子Ｓ２へ提供する。スイッチ２１９は、動き補償予測情報ＭＣ’及びフレーム内予測情報ＩＰ’から選択し、選択された予測情報Ｐ’を提供する。入力ビットストリームＢＴＳは、モード情報を提供してスイッチ２１９を制御し、当業者に知られているように、フレーム間予測情報及びフレーム内予測情報から選択する。
【００１７】
エンコーダ１００と同様に、デコーダ２００は一般に、一度に一つのマクロ・ブロックの情報を処理する。また、デブロッキング・フィルタ２１１は、デブロッキング・フィルタ１３１と同様に構成され、デブロック制御回路２２１により提供される同様のデコーダ・フィルタ制御ＤＦＣ信号を含む。デブロッキング・フィルタ１３１の場合のように、もしデブロッキング・フィルタ２１１が停止されている場合、フィルタリングされていない再構築フレーム情報ＵＲＦ’は、「フィルタリング済」再構築情報ＲＦ’として通過し、その場合フィルタリングはバイパスされる。ＥＦＣ信号がデブロッキング・フィルタ１３１の状態を制御するのと同様の方法で、ＤＦＣ信号はデブロック制御回路２２１によりアサートされ、デブロッキング・フィルタ２１１を部分的に無効化し、輝度フィルタリングのみを実行して、色差フィルタリングは無効化される。エンコーダ１００とデコーダ２００との間のデータの一致を確保するために、エンコーダ１００はデコーダ２００から受信したビットストリームＢＴＳにおける制御ビットをアサートし、デブロッキング・フィルタ２１１の有効化状態を制御する。特に、デコータ２００内のデブロッキング・フィルタ２１１の状態は、同一のデータに対して、エンコーダ１００内のデブロッキング・フィルタ１３１の状態と同じ状態を有するよう制御され、符号化効率を改善し、エラーのドリフトを制限する。例えば、もしエンコーダ１００のデブロック制御回路１３５がＥＦＣ信号を制御してエンコーダ１００で処理されているＵＲＦ情報の特定のスライス又はフレームのために色差フィルタリングを無効とするならば、エンコーダ１００はビットストリームＢＴＳ内の制御情報を提供して、デコーダ２００のデブロック制御回路２２１に、デコーダ２００で処理されているＵＲＦ’情報の対応するスライス又はフレームに対して色差フィルタリングを無効化するためのＤＦＣ信号を提供させる。
【００１８】
図３は、典型的なハードウェア構成による、デブロッキング・フィルタ１３１及び２１１の一方又は両方が使用されることが可能なデブロッキング・フィルタ３００の簡略化されたブロック図である。フィルタリングされていない情報（ＵＩ）信号は、一つ又は複数のメモリデバイスを含むメモリ３１４の輝度バッファ３０１の入力、第１色差成分（Ｃｂ）バッファ３０３、及び第２色差成分（Ｃｒ）バッファ３０５にそれぞれ提供される。メモリ３１４は、個々にアドレスすることができる輝度情報及び色差情報を用いた単一メモリデバイスを用いて実装され得るか、又は、個々のバッファを実装する複合メモリデバイスを含み得る。バッファ３０１、３０３及び３０５は、ＳＲＡＭ（スタティック・ランダム・アクセス・メモリ）、ＳＤＲＡＭ（シンクロナス・ダイナミックＲＡＭ）、レジスタ、シフトデバイス等のような、任意の適合した方法において実装され得る。当業者に知られているように、Ｃｂ色差成分は青色と輝度の差分であり、Ｃｒ色差成分は赤色と輝度の差分である。ＵＩ信号は、デブロッキング・フィルタ１３１のためのＵＲＦ信号、又はデブロッキング・フィルタ２１１のためのＵＲＦ’信号を表す。ＵＩ信号は、輝度情報を輝度バッファ３０１における一時記憶装置へ、Ｃｂ色差成分情報をＣｂバッファ３０３における一時記憶装置へ、及びＣｒ色差成分情報をＣｒバッファ３０５における一時記憶装置へ提供する。バッファ３０１、３０３及び３０５の各々は、デブロッキング・フィルタ１３１のための「フィルタリング済」再構築情報ＲＦ、又はデブロッキング・フィルタ２１１のための「フィルタリング済」再構築情報ＲＦ’を表すフィルタリング済情報（ＦＩ）信号により対応するフィルタリング済輝度情報及び色差成分情報を提供する出力を有する。上述した方法と同様に、もしデブロッキング・フィルタ３００の複数のフィルタが、完全に停止され、又は無力化される場合、ＵＩ及びＦＩ信号は、同一の情報を内蔵している。
【００１９】
輝度バッファ３０１は、輝度デブロッキング・フィルタ３０７の入力に信号線３０２を介して結合される分岐した出力を有して示され、輝度デブロッキング・フィルタ３０７は、輝度バッファ３０１の別の入力に信号線３０８を介して結合される出力を有する。同様に、Ｃｂバッファ３０３は、Ｃｂデブロッキング・フィルタ３０９の入力に信号線３０４を介して結合される分岐した出力を有して示され、Ｃｂデブロッキング・フィルタ３０９は、Ｃｂバッファ３０３の別の入力に信号線３１０を介して結合される出力を有する。また、Ｃｒバッファ３０５は、Ｃｒデブロッキング・フィルタ３１１の入力に信号線３０６を介して結合される分岐した出力を有して示され、Ｃｒデブロッキング・フィルタ３１１は、Ｃｒバッファ３０５の別の入力に信号線３１２を介して結合される出力を有する。輝度バッファ３０１の出力における信号線３０２は、境界強度回路３１３の入力へも提供され、境界強度回路３１３は、強度（ＳＴ）信号をフィルタ３０７、３０９及び３１１の入力へそれぞれ提供する出力を有する。フィルタ制御信号（ＦＣ）は、復号化回路３１５へ提供され、復号化回路３１５は無効色差デブロッキング（ＤＣＤ）信号を単極単投（ＳＰＳＴ）スイッチ３１７、３１８、３１９、３２０、３２１及び３２２の制御入力へ提供する出力を有する。ＦＣ信号は、エンコーダ１００のＥＦＣ信号か、又はデコーダ２００のＤＦＣ信号を表し、上述のように一つ又は複数の信号を含み得る。スイッチ３１７は、信号線３０４の信号経路において結合されたスイッチ端子を有し、スイッチ３１８は、信号線３１０の信号経路において結合されたスイッチ端子を有し、スイッチ３１９は、信号ＳＴとＣｂデブロッキング・フィルタ３０９の対応する入力との間に結合されたスイッチ端子を有し、スイッチ３２０は、信号線３０６の信号経路において結合されたスイッチ端子を有し、スイッチ３２１は、信号線３１２の信号経路において結合されたスイッチ端子を有し、スイッチ３２２は、信号ＳＴとＣｒデブロッキング・フィルタ３１１の対応する入力との間に結合されたスイッチ端子を有する。この構成により、三つのスイッチの第１セット３１７−３１９は、Ｃｂバッファ３０３をＣｂデブロッキング・フィルタ３０９及び境界強度回路３１３と選択的に結合し、三つのスイッチの第２セット３２０−３２２は、Ｃｒバッファ３０５をＣｒデブロッキング・フィルタ３１１及び境界強度回路３１３と選択的に結合し、これらは両方ともＤＣＤ信号の状態に基づいて行なわれる。図示していないが、三つのスイッチの別のセットが、輝度バッファ３０１を輝度デブロッキング・フィルタ３０７及び境界強度回路３１３と選択的に結合するために、対応する方法で結合され得る（例えば、全てのデブロッキング・フィルタを無力化する目的で）。
【００２０】
デブロッキング・フィルタ３００が完全に有効化されている場合の実施においては、ＵＩ信号により運ばれる次のブロックの情報からの輝度、Ｃｂ成分及びＣｒ成分は、輝度バッファ３０１、Ｃｂバッファ３０３及びＣｒバッファ３０５にそれぞれ読み込まれる。輝度バッファ３０１における輝度情報は、境界強度回路３１３により処理され、ＳＴ信号を生成するために使用される境界強度情報を算出する。一実施形態においては、境界強度回路３１３は、水平及び垂直方向における４×４サブ・ブロックの境界強度を計算し、その計算を実施するために量子化パラメータ又は類似の他の情報を用い得る。ＳＴ信号を用いて、複合フィルタの中からデブロッキング・フィルタ３０７、３０９及び３１１の各々が選択される。一実施形態においては、フィルタ３０７、３０９及び３１１は、それぞれＳＴ信号により選択される各フィルタのためのフィルタ係数を格納するルックアップ・テーブル又は類似のものとして構成される。ＤＣＤ信号がローにネゲートされる場合、スイッチ３１７−３２２の各々は閉じられ、従って、バッファ３０１、３０３及び３０５は、それぞれフィルタ３０７，３０９及び３１１と結合され、フィルタ３０７、３０９及び３１１を境界強度信号ＳＴへ結合する。デブロッキング・フィルタ３００が完全に有効で、ＤＣＤ信号がローにネゲートされる場合、輝度バッファ３０１からの輝度情報は、信号線３０２を介して輝度デブロッキング・フィルタ３０７内の選択されたフィルタへ提供され、Ｃｂバッファ３０３からのＣｂ成分情報は、信号線３０４を介してＣｂデブロッキング・フィルタ内の選択されたフィルタへ提供され、Ｃｒバッファ３０５からのＣｒ成分情報は、信号線３０６を介してＣｒデブロッキング・フィルタ３１１内の選択されたフィルタへ提供される。デブロッキング・フィルタ３０８からのフィルタリング済輝度情報は、信号線３０８を介して輝度バッファ３０１へ再び提供され、Ｃｂデブロッキング・フィルタ３０９からのフィルタリング済Ｃｂ成分情報は、信号線３１０を介してＣｂバッファ３０３へ再び提供され、Ｃｒデブロッキング・フィルタ３１１からのフィルタリング済Ｃｒ成分情報は、信号線３１２を介してＣｒバッファ３０５へ再び提供される。フィルタリングが完了した後、輝度バッファ３０１、Ｃｂバッファ３０３及びＣｒバッファ３０５からのフィルタリング済情報は、デブロッキング・フィルタ３００の出力において、ＦＩ信号のそれぞれの部分に提供される。
【００２１】
ＤＣＤ信号がハイにアサートされる場合、スイッチ３１７−３２２は全て開放され、Ｃｂバッファ３０３及びＣｒバッファ３０５は、それぞれＣｂデブロッキング・フィルタ及びＣｒデブロッキング・フィルタから切り離される。ＵＩ信号からの情報は、同様の方法でバッファ３０１、３０３及び３０５へ読み込まれる。輝度バッファ３０１からの輝度情報は、輝度デブロッキング・フィルタ３０８によりフィルタリングされ、上述したのと同様の方法で輝度バッファ３０１へ再び提供される。しかしながら、Ｃｂ成分情報及びＣｒ成分情報は、フィルタ３０９及び３１１が切り離され無効化されているため、フィルタリングされず、修正されないままである。フィルタリング済輝度情報は、フィルタリングされていないＣｂ成分情報及びＣｒ成分情報とともに、ＦＩ信号へ組み入れられ、ＦＩ信号はフィルタリング済情報を部分的に表す。ＳＴ信号は、Ｃｂデブロッキング・フィルタ３０９及びＣｒデブロッキング・フィルタ３１１から、それぞれ開状態のスイッチ３１９及び３２２を介して切り離される。この方法で、Ｃｂデブロッキング・フィルタ３０９及びＣｒデブロッキング・フィルタ３１１は事実上無効化され、ＤＣＤ信号がハイにアサートされている場合に色差情報をフィルタリングしない。この方法での色差フィルタリングの無効化は、計算の複雑性を大幅に減少させ、デブロッキング・フィルタ３００におけるデータ読込のオーバーヘッドを減少させる。計算の複雑性及び読込のオーバーヘッドの減少は、エンコーダ１００及びデコーダ２００の一方又は両方で得ることができる。
【００２２】
ハードウェア・ベースのデブロッキング・フィルタ３００は、多くの異なるハードウェア構成の一つの具体例に過ぎず、多くの変形が可能、且つ予期される。例えば、Ｃｂデブロッキング・フィルタ３０９及びＣｒデブロッキング・フィルタ３１１は、別々のフィルタとして示されているが、単一で共通の色差デブロッキング・フィルタ（図示せず）を両方に対して使用し得る。共通の色差フィルタは、Ｃｂ成分及びＣｒ成分が別々に処理されるため、色差デブロック・フィルタリングが有効化される場合に追加の処理サイクルのコストは生じうるものの、潜在的にサイズ及び回路全体の電力消費を減少させることが可能である。スイッチ３１７−３２２は一般にバッファとフィルタを切り離す働きをするが、別の構成では一つ又は複数のバッファは完全にバイパスされ得る。別の一実施形態（図示せず）においては、ＵＩ信号からの輝度情報のみがバッファ３０１へ読み込まれ、Ｃｂバッファ３０３及びＣｒバッファ３０５へはＵＩ信号からの色差情報のデータ読込が存在しない。一つ又は複数のスイッチ・デバイス（図示せず）は、色差情報のバッファ処理及びデブロック・フィルタリングの両方がバイパスされるように用いられ得る。バッファ読込を避けることは、処理サイクル及び電力消費を減少させる。
【００２３】
図４は、有効入力を有するハードウェア・ベースの色差デブロッキング・フィルタ４０１を説明する簡略化したブロック図である。この場合、色差デブロッキング・フィルタ３０９及び／又は３１１は、Ｃｘデブロッキング・フィルタ４０１により示されるように、有効入力を有して実装することが可能であり、ここで「Ｃｘ」はＣｂ又はＣｒ又は両方のために用いられる共通のデブロッキング・フィルタを意味する。ＤＣＤ信号はＣｘデブロッキング・フィルタ４０１の反転有効入力へ提供され、フィルタ４０１は、ＤＣＤ信号がハイにアサートされて色差フィルタリングを無効化する場合に無効化されるか、又はＤＣＤ信号がローにアサートされて色差フィルタリングを有効化する場合に有効化される。ＤＣＤ信号は、上述したように、ＳＴ信号をＣｘデブロッキング・フィルタの各々へ選択的に結合するために、スイッチ３１９（及び３２２）の制御入力へ依然として提供され得る。Ｃｘデブロッキング・フィルタ４０１は、フィルタリングされていない色差情報（ＵＣＩ）を受信するデータ入力及びフィルタリング済成分情報（ＦＣＩ）を提供するデータ出力を含む。選択的無効化は、電力消費を最小化するために、フィルタ回路構成の電源及びグラウンドの一つ又は両方を切り離すような、任意の適合した方法において実装され得る。Ｃｘデブロッキング・フィルタ４０１が無効化された場合、Ｃｘデブロッキング・フィルタ４０１がバイパスされるか、又はＵＣＩは修正されないでＦＣＩへ渡される。
【００２４】
４：２：０サブ・サンプリング方式又は映像フォーマットにおいて、色差成分Ｃｂ及び色差成分Ｃｒの各々は、輝度成分（Ｙ）の四分の一のデータ量を有する。色差成分Ｃｂ又はＣｒの各々は、水平及び垂直に輝度の半分のサンプルを有する。４：２：０フォーマットのための１７６×１４４ピクセルのＱＣＩＦに対して、例えば、各フレームはＹ＝１７６×１４４サイズの輝度成分、Ｃｂ＝８８×７２サイズの色差Ｃｂ成分、及びＣｒ＝８８×７２サイズのＣｒ成分を有する。Ｈ．２６４／ＡＶＣ及びＳＶＣ規格において、デブロッキング・フィルタは、画像の境界の端部、及びＨ２６４／ＡＶＣ及びＳＶＣ規格において指定される無効フラッグによりデブロッキング・フィルタ処理が無効化される任意の端部を除き、フレームにおける各１６×１６マクロ・ブロック内の４×４又は８×８ブロック端部に対して適用される。
【００２５】
Ｈ．２６４規格文書によると、Ｈ．２６４／ＡＶＣ及びＳＶＣ規格のためのデブロッキング・フィルタ処理は、マクロ・ブロック基準に基づき、マクロ・ブロック・アドレスの昇順で処理される各フレームの全てのマクロ・ブロックに対して一般に実施される。各マクロ・ブロックに対するデブロッキング・フィルタ処理の実行に先立ち、現在のマクロ・ブロックの上側マクロ・ブロック又はマクロ・ブロック対（もしあれば）のデブロック化されたサンプル、及び現在のマクロ・ブロックの左側マクロ・ブロック又はマクロ・ブロック対（もしあれば）が有効化される。デブロッキング・フィルタ処理は、輝度成分及び色差成分に対して別々に呼び出される。各マクロ・ブロックに対して、垂直端部が左から右へ最初にフィルタリングされ、水平端部が上から下へフィルタリングされる。輝度デブロッキング・フィルタ処理は、四つの１６サンプル端部において水平及び垂直方向の両方に対して実施され、各色差成分に対するデブロッキング・フィルタ処理は二つの８サンプル端部において水平及び垂直方向の両方に対して実施される。前のマクロ・ブロックにおけるデブロッキング・フィルタ処理の実行により既に修正されている可能性がある現在のマクロ・ブロックの上側及び左側のサンプル値は、現在のマクロ・ブロックのデブロッキング・フィルタ処理への入力として用いられ、現在のマクロ・ブロックのフィルタリングの間、更に修正され得る。垂直端部のフィルタリングの間に修正されたサンプル値は、同じマクロ・ブロックの水平端部のフィルタリングへの入力として用いられる。
【００２６】
図５は、本発明の典型的な実施形態による、エンコーダ１００からビットストリームＢＴＳ出力において提供され、デコーダ２００に提供されるデブロッキング・フィルタ制御情報を示す簡略化されたブロック図である。エンコーダ１００は、ＥＦＣ信号をアサートし、特定の映像情報が符号化されるためにデブロッキング・フィルタ１３１の状態を局所的に制御する。エンコーダ１００は、デコーダ２００に提供する符号化された情報の一つ又は複数のスライスを含むビットストリームＢＴＳを生成する。各スライスは、符号化された情報の一つ又は複数のマクロ・ブロックを含み、且つスライス・ヘッダを含む。図示したように、ビットストリームＢＴＳはスライス・ヘッダ５０３を有するスライス５０１を含む。図示した実施形態において、スライス・ヘッダ５０３は、一つ又は複数のデブロッキング・フィルタ制御ビットを含むデブロッキング・フィルタ制御フィールド５０５（斜線で示される）を含む。もしフィルタ制御フィールド５０５が存在しない場合、デコーダ２００はデブロッキング・フィルタ１３１が完全に有効化され、輝度デブロック・フィルタリング及び色差デブロック・フィルタリングの両方を実施する標準構成を用いることに注意されたい。従来のＨ２６４又はＳＶＣ構成において、デブロッキング・フィルタ制御フィールド５０５は、デコーダのデブロッキング・フィルタの状態を制御するための［０，２］の範囲のパラメータを含む。従来のパラメータは、デブロッキング・フィルタ２１１が完全に有効化されるべきことを示す０の状態を有している。１の状態は、輝度デブロッキング・フィルタ３０７を含めてデブロッキング・フィルタ２１１が完全に無効化されるべきであることを示す。２の状態は、デブロッキング・フィルタ３１１は、スライス境界上を除いて、完全に有効化されるべきであることを示す。３の状態は、従来の構成において以前は定義されておらず、使用されていなかった。
【００２７】
一実施形態において、定義されていない３の状態は、輝度デブロッキング・フィルタ３０７は有効化されたままである間に、Ｃｂ色差デブロッキング・フィルタ３０９及びＣｒ色差デブロッキング・フィルタ３１１を無効化することを示すよう再定義される。別の実施形態においては、分離した色差デブロッキング制御ビットは、スライス・ヘッダ５０３のデブロッキング・フィルタ制御フィールド５０５に加えられる。色差デブロッキング制御ビットの状態は、デコーダ２００のデブロッキング・フィルタ２１１のＣｂデブロッキング・フィルタ３０９及びＣｒデブロッキング・フィルタ３１１の状態を決定する。例えば、色差デブロッキング制御ビットは、ローにネゲートされて色差フィルタリングを有効化し、ハイにアサートされて色差フィルタリングを無効化し、又はその逆も同様である。
【００２８】
図６は、本発明の別の実施形態によるデブロッキング・フィルタ６００を説明するブロック図である。デブロッキング・フィルタ６００は、プロセッサ６０３に結合されたメモリ６０１を含み、プロセッサ６０３は、バス構造又はその類似のような、当業者に既知の任意の適した方法でメモリ６０１に結合される。プロセッサ６０３は、マイクロ制御又はマイクロプロセッサ、又はその類似のような任意の適した方法で、ファームウェア又はソフトウェア及びその類似のようなコードの任意の形式を実行するために構成されている。メモリ６０１は、ＵＩ信号からフィルタリングされていない映像情報を受信し、ＦＩ信号上にフィルタリング済映像情報を提供するメモリ３１４と同様の方法で構成され得る。図示したように、メモリ６０１は、ＵＩ信号からの輝度成分６０５、Ｃｂ色差成分６０６、及びＣｒ色差成分６０７を格納する。メモリ６０１とＵＩ及びＦＩ信号との間のデータ読込は、プロセッサ６０３により制御され得る。プロセッサ６０３は、有効化された場合、境界強度回路３１３及びデブロッキング・フィルタ３０７、３０９及び３１１の機能を実行するようプログラムされるか、又は構成される。ＦＣ信号は、デブロック・フィルタリング全体の無効化又は色差デブロック・フィルタリング単体の無効化のような、上述のデブロック・フィルタリングの制御のために、プロセッサ６０３へ提供されるように示されている。ＦＣ信号は、プロセッサ６０３に通知してＵＩ信号からメモリ６０１へのデータ読込を制御するためにも用いられ得る。例えば、もし色差デブロッキング・フィルタリングが無効化されると、Ｃｂ及びＣｒのための、ＵＩ（又は任意の外部メモリ）からバッファ６０１へのデータ読込は存在しないであろう。
【００２９】
図７は、デブロッキング・フィルタ６００のデブロック・フィルタリング機能を実行する場合のプロセッサ６０３の典型的な動作を説明するフローチャート図である。様々な構成において、プロセッサ６０３は映像エンコーダ１００について記載したのと同様の符号化機能、又は映像デコーダ２００について記載したのと同様の復号化機能を実行する。最初のブロック７０１において、デブロック・フィルタリングがＦＣ信号から決定されるように完全に無効化されているかどうかの問い合わせが行なわれる。もしそうである場合、工程はブロック７０３へ進み、そこではＵＩ信号からのデータが、ＦＩ＝ＵＩとして示されるＦＩ信号として通過する。この場合、メモリ６０１の読込及び読出しと関連した全ての処理サイクルを含む、輝度情報及び色差情報の両方のためのデブロック・フィルタリングを実行する処理のかなりの量がバイパスされる。しかしながら、上述したように、完全にデブロック・フィルタリングを無力化することは、潜在的に映像品質の重大な劣化という結果をもたらす。
【００３０】
もし、デブロック・フィルタリングが、ブロック７０１において決定されるように完全には無効化されない場合、工程は代わりにブロック７０５へ進み、そこでは色差デブロック・フィルタリングのみが無効化されるかどうかがＦＣ信号により決定される（一方、輝度デブロック・フィルタリングは有効なままである）。もしそうで無い場合、デブロック・フィルタリングは完全に有効化され、工程はブロック７０７へ進み、そこでは輝度成分及び色差成分６０５−６０７はメモリ６０１へ読み込まれる。工程は次にブロック７０９へ進み、そこでは境界強度計算がプロセッサ６０１により実行される。輝度成分６０５は、プロセッサ６０１によりアクセスされるか、又はプロセッサ６０１に読み込まれ、境界強度計算を実行する。工程は次にブロック７１１へ進み、そこでは輝度デブロッキング・フィルタ及び色差デブロッキング・フィルタは境界強度計算に基づいてプロセッサ６０１により選択される。工程は次にブロック７１３へ進み、そこでは輝度デブロック・フィルタリングは輝度成分６０５において実行される。再び、輝度成分６０５はプロセッサ６０１にアクセスされるか、又はプロセッサ６０１に読み込まれ、選択された輝度デブロッキング・フィルタによりフィルタリングされ、フィルタリング済情報は、メモリ６０１へ再び読み込まれる。工程は次にブロック７１５へ進み、そこでは、色差デブロック・フィルタリングは色差成分６０６及び６０７において実行される。この場合、色差成分６０６及び６０７の各々は、プロセッサ６０１によりアクセスされるか、又はプロセッサ６０１に読み込まれ、Ｃｂ成分及びＣｒ成分のための選択された色差デブロッキング・フィルタによりフィルタリングされ、フィルタリング済情報はメモリ６０１に再び読み込まれる。工程は次にブロック７１７へ進み、そこではフィルタリング済輝度成分情報及び色差成分情報は、ＦＩ信号上に提供される。
【００３１】
ブロック７０５を再び参照すると、もし色差デブロック・フィルタリングのみが無効化されると、工程は代わりにブロック７１９へ進み、そこでは輝度成分７１９がメモリ６０１へ読み込まれる。この場合、メモリ６０１への色差成分６０６及び６０７の読込の処理サイクルは回避され、従って処理サイクルを減少する。しかしながら、メモリ６０１への色差成分６０６及び６０７の読込は、もし何らかの理由で必要とされ、又は望まれるのであれば、別の構成又はある状況下において実行され得ることに注意されたい。工程は次にブロック７２１へ進み、そこでは境界強度計算が、ブロック７０９について上述したのと同じ方法で、プロセッサ６０１によって実行される。工程は次にブロック７２３へ進み、ここでは輝度デブロッキング・フィルタはプロセッサ６０１により選択される。この場合、色差デブロック・フィルタリングは、それによる付加的なプロセッササイクルを省くために無効化されるので、色差デブロッキング・フィルタを選択する必要はない。工程は次にブロック７２５へ進み、ここでは輝度デブロック・フィルタリングが、輝度成分６０５に関して実施される。ブロック７１３について上述したのと同じ方法で、輝度成分６０５はプロセッサ６０１にアクセスされるか、又はプロセッサ６０１へ読み込まれて、選択された輝度デブロッキング・フィルタによりフィルタリングされ、フィルタリング済情報は、メモリ６０１へ再び読み込まれる。この時点で、工程は直接ブロック７１７へ進み、ここではフィルタリング済輝度成分情報は、次のブロックの情報のデブロッキングのための境界強度計算のために輝度バッファ６０５へ同様に再び書き込まれ得る。ブロック７１５で説明したように、色差デブロック・フィルタリングはバイパスされるので、色差デブロック・フィルタリングのために実行される機能は完全にバイパスされ、従って、処理サイクルの大幅な減少及びデブロック・フィルタリングのための時間短縮を提供する。更に、メモリ６０１からＦＩ信号への色差情報の読出しに関連する処理サイクルは、最初に読み出されないので、潜在的に回避される。
【００３２】
デブロッキング・フィルタ６００は、色差デブロック・フィルタリングが無効化される場合、処理サイクル及び電力消費の両方における大幅な減少を提供する。メモリ６０１のデータの読込及び読出しは、大幅に減少され、色差デブロック・フィルタリングに関連する処理サイクルは完全に回避される。色差デブロック・フィルタリングの無効化は、従って、映像情報の重大な劣化無しに大幅な節約を提供する。
【００３３】
図８は、典型的なポスト処理システム８００の簡略化したブロック図である。フィルタリングされていない映像情報は、ポスト・プロセッサ８０３の入力に結合された出力を有する映像バッファ８０１に格納される。ポスト・プロセッサ８０３は、ＵＩ信号を受信し、上述したようにＦＣ信号による制御に従い、ＦＩ信号を提供するデブロッキング・フィルタ８０５を含む。デブロッキング・フィルタ８０５は、デブロッキング・フィルタ３００又は６００のうちのどちらか一つとして構成される。ポスト・プロセッサ８０３は、デブロッキングのみならず、デリンギング、リサイズ等のような付加的な機能を実施し得る。信号ＦＩ’で示されるポスト・プロセッサ８０３の出力は、表示デバイス８０７へ提供される。ＦＩ’信号は、付加的ポスト処理が実行され得るので、ＦＩ信号に対して区別される。一実施形態においては、８０１のフィルタリングされていない映像情報は、ループ・デブロック・フィルタリングを有さないか、デブロッキング・フィルタが完全に停止されている映像システムからのフィルタリングされていない映像情報である。例えば、フィルタリングされていない映像情報は、デブロッキング・フィルタを完全に停止するＨ．２６３ＭＰＥＧ映像システム、ＭＰＥＧ４パート２映像システム、又はＨ．２６４パート１０映像システムから提供され得る。これらの場合、デブロッキング・フィルタ８０５は、デブロッキング・フィルタが符号化／復号化ループ内で提供されない、フィルタリングされていないデータについてのポスト・デブロック・フィルタリングを実行する。
【００３４】
本発明の実施形態による、輝度情報及び色差情報を含む映像情報のデブロック・フィルタリングのためのデブロッキング・フィルタは、輝度デブロッキング・フィルタ、色差デブロッキング・フィルタ、及び制御論理回路を含む。輝度デブロッキング・フィルタは、輝度情報をデブロック・フィルタリングし、色差デブロッキング・フィルタは色差情報をデブロック・フィルタリングする。制御論理回路は輝度デブロッキング・フィルタを有効化すると同時に、色差デブロッキング・フィルタを選択的に有効化及び無効化するよう構成される。
【００３５】
メモリは、輝度情報及び色差情報の格納のために提供され得る。この場合、制御論理回路は、メモリから色差デブロッキング・フィルタを選択的に切り離す少なくとも一つのスイッチ・デバイスを含み得る。色差デブロッキング・フィルタは、制御論理回路が有効信号を色差デブロッキング・フィルタの有効入力に提供する場合、有効入力を含み得る。デブロッキング・フィルタは、色差デブロッキング・フィルタが強度信号を受信する強度選択入力を有する場合、輝度情報を受信するための入力、及び境界強度信号を提供するための出力を有する境界強度回路を更に含み得る。この場合、制御論理回路は、色差デブロッキング・フィルタの強度選択入力から境界強度回路の出力を選択的に切り離すためのスイッチ・デバイスを含み得る。色差デブロッキング・フィルタは、青色−輝度差デブロッキング・フィルタ及び赤色−輝度差デブロッキング・フィルタを含み得る。二つの異なる色差デブロッキング・フィルタの場合、制御論理回路は青色及び赤色−輝度差デブロッキング・フィルタの両方を選択的に有効化及び無効化するように構成される。
【００３６】
別の構成においては、デブロッキング・フィルタは映像情報を格納するメモリと、プロセッサを含み得る。プロセッサは輝度デブロッキング・フィルタ、色差デブロッキング・フィルタ、及び制御論理回路を実装するよう構成され、選択的に色差デブロッキング・フィルタを無効化するよう構成される。プロセッサは、映像情報のメモリへの格納（例えば読込及び読出し）を制御し、色差デブロック・フィルタリングが無効化される場合にメモリ上の色差情報の格納を選択的にバイパスするよう構成され得る。
【００３７】
本発明の実施例による映像情報処理システムは、処理回路及びデブロッキング・フィルタを含む。処理回路は、色差成分及び輝度成分を含む映像情報を提供する。デブロッキング・フィルタは映像情報を受信する入力、及びフィルタリング済映像情報を提供する出力を有し、輝度デブロック・フィルタリングが有効化される場合に色差デブロック・フィルタリングを選択的に無効化するよう構成される。
【００３８】
処理回路は、映像エンコーダ及び制御論理回路を含み得る。映像エンコーダは、再構築された映像情報として映像情報を提供する。制御論理回路は、再構築映像情報を処理する間に、フィルタ制御信号をデブロッキング・フィルタへ提供し、色差デブロック・フィルタリングを無効化し、輝度デブロック・フィルタリングを有効化する。一構成においては、映像エンコーダは残余情報を生成し、残余情報を再構築映像情報へ変換し、符号化されたビットストリーム内において、残余情報を符号化された情報へ符号化し、符号化された情報に関連する符号化ビットストリームに、制御情報を組み入れる。制御情報は、符号化された情報を処理する際、色差デブロック・フィルタリングの無効化及び輝度デブロック・フィルタリングの有効化を示す。
【００３９】
別の実施形態においては、処理回路は映像デコーダ及び制御論理回路を含む。映像デコーダは、復号化された再構築映像情報として映像情報を提供し、制御論理回路は、復号化再構築映像情報の処理の間に、デブロッキング・フィルタに対してフィルタ制御信号を提供して、色差デブロック・フィルタリングを無効化し、輝度デブロック・フィルタリングを有効化する。更に具体的な構成においては、映像デコーダは入力符号化ビットストリームを、復号化再構築映像情報へ復号化し、復号化再構築映像情報に関連する符号化ビットストリームにおいて制御情報を読み出すように構成される。制御情報は、復号化再構築映像情報を処理する際、色差デブロック・フィルタリングの無効化及び輝度デブロック・フィルタリングの有効化を示す。
【００４０】
更に別の実施形態においては、デブロッキング・フィルタが映像情報をフィルタリングするポスト・プロセッサを含む場合に、処理回路は映像情報を格納するメモリを含み得る。
【００４１】
デブロッキング・フィルタは、輝度成分をデブロック・フィルタリングする輝度デブロッキング・フィルタ、色差成分をデブロック・フィルタリングする色差デブロッキング・フィルタ、及び輝度デブロッキング・フィルタが有効な場合に選択的に色差デブロッキング・フィルタを有効化及び無効化するよう構成された制御論理回路を含み得る。デブロッキング・フィルタは、映像情報を格納するメモリ、及びプロセッサが色差デブロック・フィルタリングを選択的に無効化する場合、輝度デブロック・フィルタリング及び色差デブロック・フィルタリングを実行するよう構成されたプロセッサを含み得る。
【００４２】
本発明の実施形態による映像情報をデブロック・フィルタリングする方法は、フィルタリングされていない輝度情報及びフィルタリングされていない色差情報を受信し、色差デブロック・フィルタリングを無効化し、フィルタリングされていない輝度情報をデブロック・フィルタリングしてフィルタリング済輝度情報を提供し、フィルタリング済輝度情報をフィルタリングされていない色差情報と合成して出力フィルタリング済映像情報とすることを含む。この方法は、少なくとも一つの色差デブロッキング・フィルタを切り離すことを含み得る。この方法は、少なくとも一つの色差デブロッキング・フィルタの入力及び出力を切り離すことを含み得る。この方法は、少なくとも一つの色差デブロッキング・フィルタを無効化することを含み得る。この方法は、デブロック・フィルタ制御信号を色差デブロック・フィルタリング無効化信号へ復号化することを含み得る。
【００４３】
本発明は、特定の好適な型を参照してかなり詳細に説明されたが、予期される別の型及び変形があり得る。例えば、本明細書で説明された回路又は論理回路ブロックは、別個の回路構成又は集積回路構成又はソフトウェア又は任意の別の構成として実装され得る。同様に、本発明は本明細書において映像に関して説明されたが、本発明は、映像（例えばＭＰＥＧ及びその類似）及び画像、又は例えばＪＰＥＧ、ＭＰＥＧ、ＪＰＥＧ２０００、ＭＰＥＧ２０００等の画像配列のような輝度情報及び色差情報を内蔵した任意の「映像情報」に、より一般的には適用されることが理解されよう。本明細書で用いられている「映像情報」という用語は、輝度情報及び色差情報を内蔵している任意の映像又は画像又は画像配列情報に適用されることを意図されている。最後に、当業者は、開示された概念及び具体的な実施形態を、本発明と同じ目的を実行するために別の構造の設計又は修正の基本として、添付の特許請求の範囲により定義される本発明の技術思想と範囲を逸脱することなく容易に用いることが可能であることを理解されよう。
【図１】
2010504036.tif 000003
【図２】
2010504036.tif 000004
【図３】
2010504036.tif 000005
【図４】
2010504036.tif 000006
【図５】
2010504036.tif 000007
【図６】
2010504036.tif 000008
【図７】
2010504036.tif 000009
【図８】
2010504036.tif 000010
【国際調査報告】
2010504036.tif 000011