(57)【要約】  少なくとも第１及び第２の入力ポート並びに２つの出力ポートを有する種類のスイッチされる光学ノードと組み合わせて用いるのに適した光学論理ゲート装置を備える、結合ネットワークのような光学処理回路であって、ノードはクロス設定又はバー設定に設定可能であり、少なくとも３つの光学入力信号を受け取るために、ノードには光学処理回路が配置され、少なくとも３つの光学入力信号はそれぞれ、第２の入力ポートよりも高い優先度を割り当てられている、スイッチされる光学ノードの第１の入力ポートに、第１の入力信号が存在するか否かを特定するパケット識別子信号ＰＩＨ、スイッチされる光学ノードの、第１の入力ポートで受け取られた第１の情報伝送信号が渡されることが意図されている出力ポートを示す、第１の宛先アドレスＡＨ、スイッチされる光学ノードの、第２の入力ポートで受け取られた第２の情報伝送信号が渡されることが意図されている出力ポートを示す、第２の宛先アドレスＡＬ、を含み、ノードにおいては、これらの３つの光学入力信号から、以下の光学出力信号、すなわち、ルーティング衝突が存在するなら第１の値を持ち、そうでなければ第２の値を持つ、衝突解決制御（ＣＲＣ）信号と、関連するスイッチされる光学ノードがクロス設定に設定されるか又はバー設定に設定されるかを示す、スイッチ制御生成（ＳＣＧ）信号と、を生成するように、処理回路が設定されることを特徴とする、光学処理回路。
2010525697.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１及び第２の入力ポート並びに２つの出力ポートを有する種類のスイッチされる光学ノードと組み合わせて用いるのに適した光学論理ゲート装置を備える光学処理回路であって、
前記ノードはクロス設定又はバー設定に設定可能であり、
少なくとも３つの光学入力信号を受け取るために、前記ノードには前記光学処理回路が配置され、
前記少なくとも３つの光学入力信号はそれぞれ、
前記第２の入力ポートよりも高い優先度を割り当てられている、前記スイッチされる光学ノードの前記第１の入力ポートに、第１の入力信号が存在するか否かを特定するパケット識別子信号ＰＩＨ、
前記スイッチされる光学ノードの、前記第１の入力ポートで受け取られた第１の情報伝送信号が渡されることが意図されている前記出力ポートを示す、第１の宛先アドレスＡＨ、
前記スイッチされる光学ノードの、前記第２の入力ポートで受け取られた第２の情報伝送信号が渡されることが意図されている前記出力ポートを示す、第２の宛先アドレスＡＬ、を含み、
前記ノードにおいては、これらの３つの光学入力信号から、以下の光学出力信号、すなわち、
ルーティング衝突が存在するなら第１の値を持ち、そうでなければ第２の値を持つ、衝突解決制御（ＣＲＣ）信号と、
関連するスイッチされる光学ノードがクロス設定に設定されるか又はバー設定に設定されるかを示す、スイッチ制御生成（ＳＣＧ）信号と、
を生成するように前記処理回路が構成されることを特徴とする、光学処理回路。
【請求項２】
前記処理が、光学論理ゲートの組み合わせを用いて、完全に光学ドメインにおいて行われることを特徴とする、請求項１に記載の光学処理回路。
【請求項３】
前記宛先アドレス信号ＡＨ，ＡＬ及びパケット識別子信号ＰＩＨは、それぞれ１ビット信号を含み、
一方、前記ＣＲＣ信号及び前記ＳＣＧ信号は、２×２光学スイッチノードを制御するのに適した１ビット信号を含むことを特徴とする、請求項１又は２に記載の光学処理回路。
【請求項４】
本発明に含まれる前記論理ゲートは、ＮＯＲゲート、ＡＮＤゲート、及びＯＲゲートのみの組み合わせを含むことができることを特徴とする、請求項２に記載の光学処理回路。
【請求項５】
前記論理ゲートが、３つのＮＯＲゲート、２つのＡＮＤゲート、及び１つのＯＲゲートからなることを特徴とする、請求項４に記載の光学処理回路。
【請求項６】
第１のＯＲゲートの出力がＣＲＣ値を与えるように、
第１のＡＮＤゲートの第２の入力に送られる前記第２の宛先アドレスと同様に、前記第１の宛先アドレスは前記第１のＡＮＤゲートの第１の入力に送られ、
前記第１のＡＮＤゲートの出力は前記第１のＯＲゲートの第１の入力に送られ、
前記第１及び第２の宛先アドレスはまた、ＮＯＲゲートの第１及び第２の入力にもそれぞれ送られ、
前記ＮＯＲゲートの出力は第２のＡＮＤゲートの第１の入力に送られ、さらに前記優先度信号は前記第２のＡＮＤゲートの他の入力に送られ、
前記第２のＡＮＤゲートの出力は前記第１のＯＲゲートの第２の入力に送られる
ことを特徴とする、請求項４又は５に記載の光学処理回路。
【請求項７】
前記ＯＲゲートが省略され、前記ＯＲゲートの代わりにＸＯＲゲートが用いられることを特徴とする、請求項６に記載の光学処理回路。
【請求項８】
第３のＮＯＲゲートの出力が前記ＳＣＧ値を与えるように、
前記第２の宛先アドレス及び前記優先度信号は、第２のＮＯＲゲートのそれぞれの入力に送られ、
前記第２のＮＯＲゲートの出力は、前記第３のＮＯＲゲートの第１の入力に送られ、さらに、
前記第１の宛先アドレスは前記第３のＮＯＲゲートの第２の入力に送られる
ことを特徴とする、請求項２乃至７の何れか１項に記載の光学処理回路。
【請求項９】
１以上の前記論理ゲートが、少なくとも１つの半導体光増幅器（ＳＯＡ）を用いて実装されることを特徴とする、請求項２乃至８の何れか１項に記載の光学処理回路。
【請求項１０】
ＸＯＲゲートが備えられる場合、ＸＯＲゲートが、補助カウンタープロパゲーション信号と組み合わせられて、ＳＯＡにおいてクロスゲイン変調（ＸＧＭ）を用いて実装されることを特徴とする、請求項９に記載の光学処理回路。
【請求項１１】
ＯＲゲートが備えられる場合、ＯＲゲートが、逆に接続された標準的な３ｄｂ光学スプリットのような結合器素子を用いて実装されることを特徴とする、請求項９又は１０に記載の光学処理回路。
【請求項１２】
ＮＯＲゲート又はＡＮＤゲートが備えられる場合、ＮＯＲゲート又はＡＮＤゲートが、ＳＯＡにおいてフォー・ウェーブ・ミキシング効果（ＦＷＭ）を利用することによって実装されることを特徴とする、請求項９乃至１１の何れか１項に記載の光学処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光学回路における進歩に関し、特に２×２光学ノードにおける衝突解決及びスイッチ設定のための全光学処理回路に関する。これは、光通信ネットワーク又は光コンピュータのノードにおける衝突解決及びルーティングにおいて用いられることに特に適している。
【背景技術】
【０００２】
２つの入力ポートと２つの出力ポートとを有し、クロス設定又はバー設定に設定可能な光学２×２スイッチが知られている。バー設定に設定された時は、第１の入力ポートＩＰ１で受け取られた信号は第１の出力ポートＯＰ１に接続され、第２の入力ポートＩＰ２で受け取られた信号は第２の出力ポートＯＰ２に接続される。クロス設定の時は、第１の入力ポートＩＰ１の信号は代わりに第２の出力ポートＯＰ２に接続され、同様に第２の入力ポートＩＰ２の信号は第１の出力ポートＯＰ１に接続される。この機能は、入力に到達した情報がどちらの出力にでも導かれることを可能とし、ルーティングのために通信ネットワークにおいてよく知られている。必要ならば、２×２スイッチノードのグループは、２つよりも多い入力及び出力の間でのスイッチングを与えるために、組み合わせられることができる。
【０００３】
このようなスイッチされる光学ノードは、コンピュータ及び通信ネットワークにおける応用を有する。例えば、宛先アドレスＡＭＮの形のルーティング情報を含むラベルを運ぶパケット化された情報が、入力に送られてもよい。ここで、Ｍはアドレスを含むラベルを特定し、ＮはスイッチのＮ個の出力ポートのうちのどの１つに、入ってくる信号が渡されるかを示す整数値である。アドレスは例えば、そのネットワーク内での位置を知っていることによりどの出力ポートがそのアドレスに繋がるかを知っているスイッチノードと共に、ネットワーク上の最終的な宛先を示すだろう。代わりに、これはスイッチの特定の出力ポートを直接示してもよい。パケット化された信号がスイッチの入力ノードに到達したとき、このルーティング情報は抽出され、宛先への正しい経路を提供するために、クロス又はバー設定にスイッチを設定するために用いられるだろう。
【０００４】
もし２つの信号が、それぞれの入力ポートに同時に到達し、両方が同じ出力ポートに送られることを希望するのなら、問題が生じる。スイッチが予期されるとおりに振る舞うことを保証するために、このことはそれぞれの入力ポートに優先値を関連づけることによって克服されうる。たいていの場合他よりも高い優先度を有する１つの入力信号が存在するように、１つの入力ポートは他の入力ポートよりも高い優先度を与えられる。高い優先度を有する入力に到達するどんな情報もが、要求されたルーティングを得るだろう。そして他のポートの情報は、可能な場合にのみ正しい出力ポートにルーティングされるだろう。もしそうでなければ、衝突(conflict)のために、衝突が信号で知らされるだろう。
【０００５】
今日のところ、このような光学２×２スイッチは、光学部品及び電子部品の組み合わせを用いて実装されている。優先度情報及びアドレス情報は、処理のために電子信号に変換されることによって、入ってくる信号から抽出される。そして、スイッチをクロス又はバー設定にスイッチを設定し、適切な場合には衝突を知らせるために、これらの信号を取得し、これらから駆動信号を提供する電子処理回路が備えられている。この電子ドメイン処理及び、光学ドメインを電子ドメインへと変換する必要はスイッチのスループットを遅くし、そして通過することができる信号の最大レートを制限することがわかっている。
【発明の概要】
【０００６】
本発明によれば、
少なくとも第１及び第２の入力ポート並びに２つの出力ポートを有する種類のスイッチされる光学ノードと組み合わせて用いるのに適した光学論理ゲート装置を備える光学処理回路であって、
前記ノードはクロス設定又はバー設定に設定可能であり、
少なくとも３つの光学入力信号を受け取るために、前記ノードには前記光学処理回路が配置され、
前記少なくとも３つの光学入力信号はそれぞれ、
前記第２の入力ポートよりも高い優先度を割り当てられている、前記スイッチされる光学ノードの前記第１の入力ポートに、第１の入力信号が存在するか否かを特定するパケット識別子信号ＰＩＨ、
前記スイッチされる光学ノードの、前記第１の入力ポートで受け取られた第１の情報伝送信号が渡されることが意図されている前記出力ポートを示す、第１の宛先アドレスＡＨ、
前記スイッチされる光学ノードの、前記第２の入力ポートで受け取られた第２の情報伝送信号が渡されることが意図されている前記出力ポートを示す、第２の宛先アドレスＡＬ、を含み、
前記ノードにおいては、これらの３つの光学入力信号から、以下の光学出力信号、すなわち、
ルーティング衝突が存在するなら第１の値を持ち、そうでなければ第２の値を持つ、衝突解決制御（ＣＲＣ）信号と、
関連するスイッチされる光学ノードがクロス設定に設定されるか又はバー設定に設定されるかを示す、スイッチ制御生成（ＳＣＧ）信号と、
を生成するように前記処理回路が構成されることを特徴とする、光学処理回路が提供される。
【０００７】
本発明は従って、他の適切な光学部品（すなわち、クロス又はバー設定に設定されることができる光学スイッチ、衝突解決回路、及び入ってくる情報信号からアドレスと優先度信号とを抽出する関連回路）と組み合わせられた時に、全光学的スイッチノードが提供されることを可能とする、光学論理ゲートを用いて実装された光学処理回路又は結合ネットワークを提供する。以前には、たいていの場合光学処理よりも遅い衝突解決ＣＲＣ及びスイッチ制御ＳＣＧの処理が、電子ドメインにおいて常に行われてきた。
【０００８】
この処理回路は、出力信号を与えるために入力信号を処理することができ、ここで処理は完全に光学ドメインにおいて、すなわちどんな入力信号をも電気信号に変換することなく行われ、光学論理ゲートの組み合わせのみを含むことができる。
【０００９】
宛先アドレス信号ＡＨ及びＡＬ、及びパケット識別信号ＰＩＨは、それぞれが１ビット信号を含んでもよい。またＣＲＣ信号及びＳＣＧ信号も、２×２光学スイッチノードを制御するのに適した１ビット信号を含んでもよい。このことは、光学論理回路を実装することを簡単にする。
【００１０】
宛先アドレス信号が１ビットを有する場合、第１の状態（例えばＡＨ，ＡＬ＝０）は、情報伝送信号がスイッチの第１の出力ポートにルーティングされることを希望すること、又は情報伝搬信号が存在しない（このことはパケット識別子ＰＩを調べることによって推定されうる）ために同様にアドレスが特定されないことを示すかもしれない。第２の状態（例えば、ＡＨ，ＡＬ＝１）においては、情報伝送信号が存在し、第２の出力ポートが特定されていることが常に示される。光学回路は、この潜在的なあいまいさを自動的に取り扱うような方法で設定されることができる。
【００１１】
パケット識別信号は、入力信号が存在しないならば第１の値（例えば０）を有することができ、信号が存在するならば第２の値（例えば１）を有することができる。
【００１２】
最も好ましくは本発明の光学処理回路は、ＮＯＲゲート、ＡＮＤゲート、及びＯＲゲートのみの組み合わせを含んでもよい。本発明の光学処理回路は、３つのＮＯＲゲート、２つのＡＮＤゲート、及び１つのＯＲゲートを含んでもよい。論理ゲート設計の技術分野において知られているように、それぞれのゲートは２つの入力及び１つの出力を有してもよい。
【００１３】
より詳細には、第１のＡＮＤゲートの第２の入力に送られる前記第２の宛先アドレスと同様に、前記第１の宛先アドレスは前記第１のＡＮＤゲートの第１の入力に送られてもよい。そして、前記第１のＡＮＤゲートの出力は前記第１のＯＲゲートの第１の入力に送られてもよい。前記第１及び第２の宛先アドレスはまた、ＮＯＲゲートの第１及び第２の入力にもそれぞれ送られてよく、前記ＮＯＲゲートの出力は第２のＡＮＤゲートの第１の入力に送られてもよい。前記優先度信号は前記第２のＡＮＤゲートの他の入力に送られてもよく、前記第２のＡＮＤゲートの出力は前記第１のＯＲゲートの第２の入力に送られてもよい。
【００１４】
すると第１のＯＲゲートの出力は、ＣＲＣ値を与えるだろう。このことは、
（ＡＨ  ＡＮＤ  ＡＬ）  ＯＲ  （（ＡＨ  ＮＯＲ  ＡＬ）  ＡＮＤ  ＰＩＨ）として論理的に表現されることができる。
【００１５】
当業者は、ゲートが論理上の１という入力を２つ同時に受け取らないように配置されることができるのなら、特定の装置においてはＯＲゲートがＸＯＲゲートで置き換えられることもできることを理解するだろう。
【００１６】
さらに、前記第２の宛先アドレス及び前記優先度信号は、第２のＮＯＲゲートのそれぞれの入力に送られてもよく、前記第２のＮＯＲゲートの出力は、前記第３のＮＯＲゲートの第１の入力に送られてもよい。最後に、前記第１の宛先アドレスは前記第３のＮＯＲゲートの第２の入力に送られてもよい。すると第３のＮＯＲゲートは、前記ＳＣＧ値を与えるだろう。このことは、
ＳＣＧ  ＝  （ＡＬ  ＮＯＲ  ＰＩＨ）  ＮＯＲ  ＡＨ
として論理的に表現されることができる。
【００１７】
論理ゲートのこの配置は、少ない数の光学部品を用いた特に単純な構造を提供し、信号が回路を通って伝搬する時間を最小化する。
【００１８】
前の段落で列挙された論理ゲートの組み合わせを用いた処理回路によって実装されるであろう適切な真理表が、添付の図面の図２に示される。
【００１９】
１以上の論理ゲートが、少なくとも１つの半導体光増幅器（ＳＯＡ）を用いて実装されてもよい。実際、最も好適な装置においては、それぞれの論理ゲートが１つのＳＯＡを用いて、又はそれより少ないＳＯＡを用いて、実装されてもよい（もっとも、他の光学部品がＳＯＡと共に備えられてもよい。）。当業者ならこの文脈において、非線形効果としてＸＧＭを示すどんな光学デバイスをも含むものとして、ＳＯＡとの用語が広く解釈されるべきであることを理解するだろう。
【００２０】
例えば、ＸＯＲゲートが備えられる場合、ＸＯＲゲートが、補助カウンタープロパゲーション信号と組み合わせられて、ＳＯＡにおいてクロスゲイン変調（ＸＧＭ）を用いて実装されてもよい。
【００２１】
例えばＯＲゲートは、「逆に」接続された標準的な３ｄｂ光学スプリットのような結合器素子を用いて実装されてもよい。結合器に送られた２つの入力は、回路論理のために（同時に論理上の０になることはできるが）同時に論理上の１になることはできないために、この配置においてこれは可能となる。
【００２２】
ＮＯＲゲートは、ＳＯＡにおいてフォー・ウェーブ・ミキシング効果（ＦＷＭ）を利用することによって実装されることができる。ＡＮＤゲートは、ＳＯＡにおいてＦＷＭを利用することによって実装されることができる。
【００２３】
光学処理回路はそれゆえ、４つのＳＯＡのみを含むことができる。
【００２４】
当業者なら、例えば論文"Ultrafast Integrable and reconfigurable XNOR, AND, NOR and NOT photonic Logic gate（超高速な積分可能かつ再設定可能なＸＮＯＲ，ＡＮＤ，ＮＯＲ，及びＮＯＴ光子論理ゲート）", G.Berretini, A.Simi, A. Malacarne, A. Bogoni and L.Poti, Photon, Techno.1 Lett. Vol.18, n.8, 917-919, April 2006. によって教示されるように、ＳＯＡを用いて論理ゲートを実装する方法を知っているだろう。
【図面の簡単な説明】
【００２５】
【図１】優先度に従って異なるノード及びスイッチの間でのパケットをルーティングするための、パケット形式及びスイッチ構造の概要である。
【図２】図２〜４の光学処理回路によって実装される論理の真理表である。
【図３】図１の衝突及びスイッチブロックの正しい動作を可能とする、光学論理部品を用いて実装された光学処理回路の概要である。
【図４】図３の論理部品のより詳細な概要である。
【図５】図３及び４の論理を実装する回路の物理レベルの例である。
【図６】３つの入力信号及び対応するＣＲＣ及びＳＣＧ信号の、アイ・ダイアグラムである。
【図７】図６のアイ・ダイアグラムによって表される３つの信号で得られる、図４の例としての回路を用いて得られるＳＣＧ及びＣＲＣの、ＢＥＲ測定を示す。
【発明を実施するための形態】
【００２６】
図１は、とりわけ光学通信ネットワークにおいて用いるための、全て光学的にスイッチされる光学ノード１００の主要概念を示す。光学ネットワークを越える経路に沿って情報をルーティングすることは、よく知られている。この情報はパケット化されてもよく、この場合、それぞれがデータ／情報のペイロード１１１及び関連するラベル１１２を含む、連続する情報のパケット１１０はネットワークを越えて送信される。このラベルは、関連するパケットの宛先アドレスを示す情報を含む。
【００２７】
２×２光学ノードは、２つの入力１２０，１２１と、２つの出力１３０，１３１とを有する。入ってくる情報信号は、どちらの入力で受け取られることもできるし、いくつかの場合には同時に受け取られることもできる。受信すると、宛先アドレスを与えるためにそれぞれのラベル抽出器１４１，１４２によってラベルから情報が取り出され、優先度が割り当てられる。この例では、第１の入力ポートは他よりも高い優先度を与えられ、第１の入力ポートが受け取ったすべての信号は、他の入力ポートにおける信号よりも優先度が高いものとみなされる。本実施形態においては、第１の入力１２０に到達した信号からの取り出されたデータは、高優先度入力ポートによって割り当てられた、アドレスＡＩＨと、パケット識別子ＰＩＨとを示す、単一ビットを有する光学信号を含むだろう。他の入力ポート１２１に到達した信号については、光学信号はアドレスＡＬ及びパケット識別子ＰＩＬを含むだろう。実際には、信号が高優先度入力ポートに存在するかどうかを知ることのみが重要であるために、低優先度ＰＩＬは無視されることができるし、又は生成される必要すらない。
【００２８】
これらの光学信号は光学処理回路、又は結合ネットワーク１５０に渡される。このネットワークは、ルーティングの衝突が存在するかどうか、及び正しいルーティングを与えるためにはスイッチ１６０がクロス設定とバー設定とのどちらに設定されるべきであるかを判断するために、入力信号ＡＨ、ＡＬ、及びＰＩＨを処理する。ノードを通る信号の経路を設定するのが、スイッチ１６０である。
【００２９】
衝突解決出力信号ＣＲＣが、２つの入ってくる信号が光学スイッチ１６０に渡される前にこれらの信号を処理する衝突解決(contention resolution)回路１７０に渡される。
【００３０】
光学処理回路１５０は本実施形態では、それぞれが０又は１の値をとることができる入力信号ＡＨ、ＡＬ、及びＰＩＨのどんな特定の組み合わせについても、ＣＲＣ及びＳＣＧの正しい値を決定するための処理ロジックを実装する。回路１５０は、すべての処理が光学ドメインにおいて行われるように、全光学論理ゲートを備える。出力ＣＲＣ及びＳＣＧもまた、光学信号である。このロジックは図２の真理表に示され、論理部品を用いた実装が図３に示され、図４に光学部品を用いたブロック図の形で示されている。回路は小型であり、６つの論理ゲート（３つのＮＯＲゲート３１１，３１２，３１３、２つのＡＮＤゲート３２１，３２２、及び１つのＯＲゲート３３１）のみを必要とすることがわかる。光学結合器を用いて実装されるＯＲゲート３３１を除くこのゲートのそれぞれは、半導体光増幅器を用いて実装される。
【００３１】
図５は、図３及び図４の回路の正確な動作を証明するために、出願人によって構築された実験的な光学処理回路を詳細に示す。入力信号ＡＨ、ＡＬ、及びＰＩＨは、繰り返し数１０ＧＨｚで光学波長１５５０．９ｎｍの、１０ｐｓ秒光学パルスを生成するモード同期されたファイバレーザから構成された信号生成器５００を用いてシミュレートされた。このシミュレーションは、高速光学通信ネットワークを表すことが意図されている。論理回路の性能を評価するために、疑似乱数ビットシーケンス（ＰＲＢＳ）２７−１が、Mach Zender干渉計を用いて、ソースからのパルスにマップされる。ＡＬは、波長を変換したＡＨの複製であった。
【００３２】
ＡＨ及びＡＬは、共に９．６ｄＢｍのパワーでＳＯＡ１に供給される。ＳＯＡ１においてこれらは相互作用し、新しい波長λＣＲＣ＝１５４９．３ｎｍ＝２λＨ−λＬで信号を生成する。これは、ＡＮＤ機能の結果を表す。双方が５ｄＢｍのパワーを有する同じ信号が、ＳＯＡ２において相互作用し、ＸＧＭにカウンタープロパゲーション信号ＰＩＣ（ＰＩＣのパワーは−２．５ｄＢｍ）を誘導する。ＰＩＣは、λ＝λＬ＝１５５２．５ｎｍの、パルス列（ＡＵＸ）とＰＩＨとの間でのＳＯＡ３におけるＦＷＭによって得られたＰＩＨの、波長を変換された複製である。このように、ＳＯＡ２カウンタープロパゲーション信号はＳＯＡ１から出てきたＦＷＭと同じ波長を有し、これらはＣＲＣ出力を与えるために互いに組み合わされることができる。２つの論理上の入力は許容されないために、この結合器３３１において干渉は起こらないであろうことに留意する。ＳＣＧは、ＮＯＲ論理機能が実装されるＳＯＡ４及びＳＯＡ５において、ＸＧＭを利用することで得られる。ＳＯＡ４入力におけるパワーは、ＰＩＨについては４．７ｄＢｍ、ＡＬについては２．５ｄＢｍ、ＡＵＸについては−１９．５ｄＢｍである。ＳＯＡ５入力パワーは、ＡＨについては８．８ｄＢｍ、ＳＯＡ４からやってくる信号については５．２ｄＢｍ、カンタープロパゲーティングＡＵＸについては−１４．２ｄＢｍである。
【００３３】
ＳＯＡの飽和レベルは、以下の入力パワーでカウンタープロパゲーティングに導入される、λ＝１５４０ｎｍの波長の持続波（ＣＷ）信号によってバイアスされる：１１．５ｄＢｍ（ＳＯＡ１）、−２．９ｄＢｍ（ＳＯＡ２）、１０．９ｄＢｍ（ＳＯＡ３）３．５ｄＢｍ（ＳＯＡ４）、及び１４．５ｄＢｍ（ＳＯＡ５）。チューナブル・オプティカル・ディレイ・ライン（ＯＤＬ）及び０．３ｎｍ光学バンドパスフィルタが、正しく同調するために及び含まれる信号を選択するために、用いられる。
【００３４】
結合ネットワークの主な性能は、図６（ａ）に要約される。ここで、入力アイ・ダイアグラムが、入力順序と、ＳＣＧ及びＣＲＣ出力信号とともに、３つの入力信号について示される。ＳＣＧ及びＣＲＣシーケンスは、ロジック回路が正しく動作すること、すなわち図２の真理表に従って動作することを明らかにする。残存パターン効果のために出力シーケンスは完全には平準化されていないが、コントラスト比はＳＣＧについては５．４ｄＢと７ｄＢとの間に、ＣＲＣについては８．４ｄＢと１０ｄＢとの間にある。
【００３５】
出力信号の雑音性を評価するために、ビット誤り率（ＢＥＲ）測定もまた、図５の試験回路において行われた。この測定はプリアンプリファイされた受信器の後で行われ、結果は添付の図面の図７に示される。主にＳＯＡ１及びＳＯＡ３におけるＦＷＭプロセスの間のノイズ増大の結果、ＢＥＲ＝１０−９でＳＣＧについてのごくわずかな損失が存在し、ＣＲＣについて５ｄＢのパワー損失が存在する。これらの性能は、出力信号ＳＣＧ及びＣＲＣが、衝突解決ブロック及びスイッチを動かすことを可能にするはずである。
【図１】
2010525697.tif 000003
【図２】
2010525697.tif 000004
【図３】
2010525697.tif 000005
【図４】
2010525697.tif 000006
【図５】
2010525697.tif 000007
【図６】
2010525697.tif 000008
【図７】
2010525697.tif 000009
【国際調査報告】
2010525697.tif 000010
2010525697.tif 000011