(57)【特許請求の範囲】
【請求項１】
炭化珪素を構成材料とした半導体層と、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ゲート絶縁膜を介した前記ゲート電極下の前記半導体層の表面がチャネル領域となる絶縁ゲート型トランジスタが構成され、
前記ゲート絶縁膜は、前記チャネル領域との間に元素比率が１０％の窒素が存在する界面を形成するランタン酸窒化珪素膜を有することを特徴とする、
半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記ゲート絶縁膜は前記ランタン酸窒化珪素膜の単一構造である、
半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記ゲート絶縁膜は、前記ランタン酸窒化珪素膜と珪素酸化膜との積層構造を含む、
半導体装置。
【請求項４】
請求項３記載の半導体装置であって、
前記ランタン酸窒化珪素膜の膜厚及び比誘電率をｔＬａＳｉＯＮ及びεＬａＳｉＯＮとし、前記珪素酸化膜の膜厚及び比誘電率をｔＳｉＯ２及びεＳｉＯ２とし、前記ランタン酸窒化珪素膜と前記チャネル領域との界面のエネルギー障壁高さをΔＥｃとし、前記絶縁ゲート型トランジスタのオンからオフ時の前記半導体層の電位変化量及びゲート電圧変化量をΔＶＳＩＣ及びΔＶＧとしたとき、前記ランタン酸窒化珪素膜及び前記珪素酸化膜の膜厚は、以下の式(1)を満足するように設定される、
【数１】
0006270667.tif 000007
半導体装置。
【請求項５】
(a)半導体基体の一方主面上に炭化珪素を構成材料とした半導体層を形成するステップと、
(b)前記半導体層上にゲート絶縁膜を形成するステップと、
(c)前記ゲート絶縁膜上にゲート電極を形成するステップとを備え、前記ゲート絶縁膜を介した前記ゲート電極下の前記半導体層の表面がチャネル領域となる絶縁ゲート型トランジスタが構成され、
前記ステップ(b)は、
(b-1)前記半導体層上に珪素、窒素、酸素及びランタン成分を含む前処理積層構造を形成するステップと、
(b-2)前記前処理積層構造に対し熱処理を施し、前記チャネル領域との間に界面を形成するランタン酸窒化珪素膜を形成するステップとを含み、前記ゲート絶縁膜は前記ランタン酸窒化珪素膜を有する、
半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法であって、
前記ステップ(b-1)により形成される前記前処理積層構造は、珪素窒化膜及び酸化ランタン膜の積層構造を含む、
半導体装置の製造方法。
【請求項７】
請求項５記載の半導体装置の製造方法であって、
前記ステップ(b-1)により形成される前記前処理積層構造は、第１の珪素窒化膜、酸化ランタン膜及び第２の珪素窒化膜の順で積層される積層構造を含む、
半導体装置の製造方法。
【請求項８】
請求項５記載の半導体装置の製造方法であって、
前記ステップ(b-1)により形成される前記前処理積層構造は、珪素酸化膜、ランタン膜及び珪素窒化膜の積層構造を含む、
半導体装置の製造方法。
【請求項９】
請求項５から請求項８のうち、いずれか１項に記載の半導体装置の製造方法であって、
前記ゲート絶縁膜は前記ランタン酸窒化珪素膜の単一構造である、
半導体装置の製造方法。
【請求項１０】
請求項５から請求項８のうち、いずれか１項に記載の半導体装置の製造方法であって、
前記ステップ(b)は、
(b-3)前記ステップ(b-2)の後に実行され、前記ランタン酸窒化珪素膜上に珪素酸化膜を形成するステップをさらに含み、
前記ゲート絶縁膜は前記ランタン酸窒化珪素膜及び前記珪素酸化膜の積層構造を含む、
半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法であって、
前記ランタン酸窒化珪素膜の膜厚及び比誘電率をｔＬａＳｉＯＮ及びεＬａＳｉＯＮとし、前記珪素酸化膜の膜厚及び比誘電率をｔＳｉＯ２及びεＳｉＯ２とし、前記ランタン酸窒化珪素膜と前記チャネル領域との界面のエネルギー障壁高さをΔＥｃとし、前記絶縁ゲート型トランジスタのオンからオフ時の前記半導体層の電位変化量及びゲート電圧変化量をΔＶＳＩＣ及びΔＶＧとしたとき、前記ランタン酸窒化珪素膜及び前記珪素酸化膜の膜厚は、以下の式(1)を満足するように前記ステップ(b)が実行される、
【数２】
0006270667.tif 000008
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素（ＳｉＣ）を構成材料とした半導体層に形成される絶縁ゲート型トランジスタを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化珪素）は、その物性値から従来パワーデバイスで主に用いられてきたシリコン（Ｓｉ）に比べて、優れた性能を有しており、高耐圧、低損失なパワーデバイスの実現を可能にする。しかしながら、炭化珪素（ＳｉＣ）／二酸化珪素（ＳｉＯ２）界面には多くの界面準位が存在する。この伝導帯に近い界面準位により、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などの絶縁ゲート型トランジスタのチャネルにおける電子の移動度(チャネル移動度)はバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなる。
【０００３】
なお、「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に用いられており、上述したように、Metal-Oxide-Semiconductorの頭文字を採ったものとされている。しかしながら特にＭＯＳ構造を有するＭＯＳＦＥＴにおいては、近年の集積化や製造プロセスの改善などの観点からゲート絶縁膜やゲート電極の材料が改善されている。
【０００４】
例えばＭＯＳＦＥＴにおいては、主としてソース・ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
【０００５】
従って「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて採用されているわけではなく、本明細書でもそのような限定を前提としない。即ち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有する。
【０００６】
ＳｉＣ−ＭＯＳデバイスで用いるゲート絶縁膜材料に関し、近年、従来のＳｉＯ２に代わる材料としてランタン酸化珪素(ランタン・シリケイト、ＬａＳｉＯｘ)が注目されている。ＬａＳｉＯｘをゲート絶縁膜として利用することにより、ＳｉＯ２をゲート絶縁膜としたＭＯＳＦＥＴに比べて、高いチャネル移動度が得られることが例えば非特許文献１にて報告されている。
【０００７】
ＬａＳｉＯｘをゲート絶縁膜として利用したＭＯＳＦＥＴのチャネル移動度が向上する理由として、ＳｉＣ／ＬａＳｉＯｘ界面での格子ひずみの緩和が考えられる。ＬａＳｉＯｘはＳｉＯ２に比べて相転移温度が低く、ＳｉＯ２に比べてＳｉＣ結晶の格子定数に合わせて界面の構造緩和が期待できる。
【０００８】
また、ＬａＳｉＯｘの特徴として、従来のＳｉＯ２膜に比べて、誘電率が大きいことが上げられる。ＬａＳｉＯｘの比誘電率は“１５”であり、ＳｉＯ２の“３．９”に比べると４倍程度大きい。ＬａＳｉＯｘ中のＳｉの割合が大きくなると誘電率が低下する傾向にあるが、最も低下する場合でも比誘電率は“９”程度である。
【０００９】
５０ｎｍ厚のＳｉＯ２をゲート絶縁膜とした場合、界面準位密度が存在しないと仮定すると、チャネル領域のアクセプタ濃度が１×１０１７ｃｍ−３でしきい値電圧がおよそ３Ｖになる。チャネル領域のアクセプタ濃度が一定の場合、ＳｉＯ２からＬａＳｉＯｘにゲート絶縁膜の材料を変えようとすると、誘電率の違いを考慮して厚さが１１５ｎｍのＬａＳｉＯｘが必要になる。この場合、１５Ｖのゲート電圧を印加した場合、ＳｉＯ２では３ＭＶ／ｃｍの酸化膜電界が加わるが、膜厚が大きいＬａＳｉＯｘでは電界はわずか１．３ＭＶ／ｃｍ程度になる。
【００１０】
また、それぞれの絶縁膜の絶縁破壊電界はＳｉＯ２がおよそ１０ＭＶ／ｃｍであるのに対して、ＬａＳｉＯｘは１６ＭＶ／ｃｍ以上である。このため、ＳｉＯ２からＬａＳｉＯｘにゲート絶縁膜材料を変えることにより、信頼性の大幅な向上が期待できる。
【００１１】
通常、炭化珪素基板上にＬａＳｉＯｘ膜を形成するには、炭化珪素基板上にＬａ２Ｏ３膜を堆積し、さらにその上にＳｉＯ２膜を堆積した後、熱処理によりＬａ２Ｏ３とＳｉＯ２とを反応させ、ＬａＳｉＯｘ膜を形成する。
【００１２】
ＳｉＣ/ＳｉＯ２界面に比べて小さいが、ＳｉＣ/ＬａＳｉＯｘ界面にも界面準位が存在しており、この界面準位密度を低減すべく、ＳｉＣ/ＳｉＯ２界面と同様に窒化処理によるパッシベーションが有効である。
【００１３】
窒化処理には一酸化窒素（ＮＯ）や一酸化二窒素（Ｎ２Ｏ）などの酸化窒素ガス雰囲気での熱処理が効果的であるが、これら酸化窒素ガスに含まれる酸素原子はＬａＳｉＯｘ中に取り込まれやすく、ＬａＳｉＯｘ中で酸素ラジカルになる。ＳｉＣ／ＬａＳｉＯｘ界面に酸素ラジカルが到達すると、ＳｉＣ／ＬａＳｉＯｘの界面にはシリコン、炭素、酸素からなる界面層が形成され、ＳｉＣ／ＬａＳｉＯｘ界面が本来有するチャネル特性からは劣化する。
【００１４】
ＳｉＯ２膜に１１００℃のＮ２Ｏアニール（処理）を実施した場合、ＳｉＯ２中には２１乗（ａｔｏｍ／ｃｍ３）のオーダーの窒素が導入される。ＳｉＯ２中のシリコン、酸素の濃度は２２乗台であり、Ｎ２Ｏアニールの場合、窒素はシリコン、酸素の１０分の１程度の割合で存在することになる。ＬａＳｉＯｘ膜にＮ２Ｏアニールを行った場合、ＬａＳｉＯｘ膜に取り込まれた酸素はラジカルになり、ＳｉＣ／ＬａＳｉＯｘ界面でＳｉＣの酸化が起こる。新たな酸化膜の成長と、ＬａＳｉＯｘ中の窒素拡散速度の低さから、ＬａＳｉＯｘ中の窒素濃度は２１乗台よりも低いものになる。
【００１５】
また、ＬａＳｉＯｘをＮＨ３雰囲気でアニールした場合も、元素組成比はＬａ９．７Ｓｉ６Ｏ２２．６Ｎ２．７となり、他の元素、特に酸素に比べて窒素濃度は低くなる。
【００１６】
ゲート絶縁膜成膜後のポストアニールによる界面準位のパッシベーションの他に、ゲート絶縁膜を熱酸化によって形成する場合、ＳｉＣ基板中の窒素原子濃度をあらかじめ高くしておくことで、窒化処理と同様の効果が得られることが知られている。
【００１７】
この場合、熱酸化によりＳｉＣが浸食される過程で、元々存在した窒素原子が界面に偏析し、窒化処理と同様の効果が得られる。
【００１８】
ＳｉＣ基板上にＬａ２Ｏ３膜を堆積し、熱処理を加えることで、ＳｉＣとＬａ２Ｏ３が反応し、ＬａＳｉＯｘ膜を形成することが出来る。この場合も、ＳｉＣ／ＬａＳｉＯｘ界面には窒素が偏析し、窒化処理と同様の効果が期待できる。
【００１９】
ＳｉＣ基板上にエピタキシャル層を成長させる際、多形制御の観点からウエハを結晶軸に対して数度傾けて基板表面を出したオフウエハを用いたステップフロー成長技術が主流である。
【００２０】
オフ角の付いたウエハでは、露出した表面上にテラスと呼ばれる面｛０００１｝と、ステップと呼ばれる面｛１１２０｝が存在し、それぞれの面で熱酸化による酸化膜の成長レートが異なる。｛０００１｝面に比べ、｛１１２０｝面の酸化膜成長レートはおよそ５倍大きい。
【００２１】
ＳｉＣとＬａ２Ｏ３とが反応する時も、この結晶面の違いによる反応速度の差が存在する。この反応速度の差により、ＬａＳｉＯｘ膜の組成比はＳｉＣ基板のステップバンチングの結晶面に沿って変化し、ＳｉＣ基板上の全面で均一な品質を持つ絶縁膜とはならない。
【００２２】
ＳｉＣ基板とＬａ２Ｏ３との反応は不活性ガス雰囲気中で起こることが良く、また不活性ガスに希釈されたＯ２雰囲気もしくは酸素原子を含むガス中も適している。
【００２３】
例えば、ＳｉＣ上にＬａ２Ｏ３膜とＳｉＯ２膜とを堆積し、Ｎ２Ｏ雰囲気にて、９００℃のアニールを実施する。この場合,Ｌａ２Ｏ３とＳｉＯ２との反応が優先して起こると考えられるが、Ｎ２Ｏ中に含まれる酸素元素によりＳｉＣとＬａ２Ｏ３の反応、及びＳｉＣの熱酸化も同時に起こることが、例えば非特許文献１で開示されている。
【００２４】
ＳｉＣとＬａ２Ｏ３との反応、及びＳｉＣの熱酸化により、ＳｉＣ界面には界面層ＳｉＣＯが生じ、界面準位密度が増加する。
【先行技術文献】
【非特許文献】
【００２５】
【非特許文献１】X. Yang et al., “High Mobility 4H-SiC MOSFETs Using Lanthanum Silicate Interface Engineering and ALD Deposited SiO2,” Materials Science Forum Vols. 778-780 (2014) pp 557-561.
【発明の概要】
【発明が解決しようとする課題】
【００２６】
上述したように、ＳｉＣ／ＬａＳｉＯｘ界面の界面準位密度を低減するために、酸化窒素ガス雰囲気で窒化処理をした場合、ＳｉＣ／ＬａＳｉＯｘ界面にはＳｉＣＯからなる界面層ができると同時に、ＳｉＣ基板のステップバンチングに沿って、ＬａＳｉＯｘ層の組成比が変化し、界面品質と膜質がともに低下する。
【００２７】
したがって、ゲート絶縁膜としてＬａＳｉＯｘを用いた場合においても、従来のＭＯＳＦＥＴ等の絶縁ゲート型トランジスタにおける低いオン抵抗値及び高いチャネル移動度を確保することができず、装置全体の信頼性を高くすることができないという問題点があった。
【００２８】
この発明は上記問題点を解決するためになされたもので、形成される絶縁ゲート型トランジスタにおける低いオン抵抗値及び高いチャネル移動度を確保するとともに、装置全体の信頼性を高くした半導体装置及びその製造方法を得ることを目的とする。
【課題を解決するための手段】
【００２９】
この発明に係る請求項１記載の半導体装置は、炭化珪素を構成材料とした半導体層と、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ゲート絶縁膜を介した前記ゲート電極下の前記半導体層の表面がチャネル領域となる絶縁ゲート型トランジスタが構成され、前記ゲート絶縁膜は、前記チャネル領域との間に元素比率が１０％の窒素が存在する界面を形成するランタン酸窒化珪素膜を有する。
【発明の効果】
【００３０】
請求項１記載の本願発明の半導体装置における絶縁ゲート型トランジスタは、チャネル領域との間に元素比率が１０％の窒素が存在する界面を形成し、窒素を高濃度に含むランタン酸窒化珪素膜を少なくとも一部に含むゲート絶縁膜を備えるため、珪素酸化膜等をゲート絶縁膜に用いる場合に比べて、チャネル領域を低い界面準位密度に設定することができ、その結果、上記絶縁ゲート型トランジスタのオン抵抗値を低く抑えることができる効果を奏する。
【００３１】
さらに、ランタン酸窒化珪素膜を含むゲート絶縁膜中に高い割合で存在する窒素原子により、チャネル領域との間の界面における界面準位のパッシベーション効果が得られる。このため、ゲート絶縁膜としてランタン珪素酸化膜等を形成した後に行う必要があった、チャネル領域，ゲート絶縁膜間に対する窒化処理が不要になる。その結果、請求項１記載の本願発明は、上記窒化処理に起因してチャネル領域の界面にシリコン、炭素、酸素からなる界面層が発生する現象を回避することができ、上記絶縁ゲート型トランジスタにおける高いチャネル移動度を確保できる効果を奏する。
【００３２】
加えて、上記ゲート絶縁膜を有する本発明の半導体装置は、ゲート絶縁膜として（ランタン）珪素酸化膜を用いた場合のような過剰な酸化反応を抑制することにより、ゲート絶縁膜全体におけるランタン酸窒化珪素の組成比が安定するため、信頼性が向上する。
【図面の簡単な説明】
【００３３】
【図１】この発明の実施の形態１である半導体装置の構造を示す断面図である。
【図２】実施の形態１の半導体装置の製造方法を示す断面図である。
【図３】実施の形態１の半導体装置の製造方法を示す断面図である。
【図４】実施の形態１の半導体装置の製造方法を示す断面図である。
【図５】実施の形態１の半導体装置の製造方法を示す断面図である。
【図６】実施の形態１の半導体装置の製造方法を示す断面図である。
【図７】実施の形態１の半導体装置の製造方法を示す断面図である。
【図８】実施の形態１の半導体装置の製造方法を示す断面図である。
【図９】実施の形態１の半導体装置の製造方法を示す断面図である。
【図１０】実施の形態１の半導体装置の製造方法を示す断面図である。
【図１１】従来のＭＯＳＦＥＴ及び実施の形態１のＭＯＳＦＥＴそれぞれにおけるゲート電極から基板までの間のバンド構造を示すグラフである。
【図１２】従来及び本実施の形態のＭＯＳＦＥＴそれぞれに１５Ｖのゲート電圧ＶＧを印加した時のチャネルのキャリア密度を示すグラフである。
【図１３】実施の形態２の半導体装置の製造方法の一部を示す断面図である。
【図１４】前処理積層構造におけるＳｉＮ膜の膜厚に対する堆積膜中にトラップされる電荷量を示すグラフである。
【図１５】実施の形態２の半導体装置におけるＭＯＳＦＥＴのオフ時のゲート電極直下のバンド構造を示すグラフである。
【図１６】実施の形態２の半導体装置におけるＭＯＳＦＥＴのオン時のゲート電極直下のバンド構造を示すグラフである。
【図１７】実施の形態３における半導体装置の製造方法の一部を示す断面図である。
【図１８】実施の形態３における半導体装置の製造方法の一部を示す断面図である。
【図１９】実施の形態４における半導体装置の製造方法の一部を示す断面図である。
【図２０】実施の形態４における半導体装置の製造方法の一部を示す断面図である。
【図２１】ゲート絶縁膜と炭化珪素半導体層との界面を含む深さ位置に対する元素比率を示すグラフである。
【発明を実施するための形態】
【００３４】
＜実施の形態１＞
（装置構造）
図１はこの発明の実施の形態１であるＳｉＣを構成材料とした（炭化珪素）半導体装置の構造を示す断面図である。図１で示す構成例では、Ｎチャネル炭化珪素ＭＯＳＦＥＴの断面構造を示している。
【００３５】
同図において、Ｎ型の基板１（半導体基体）の表面（一方主面）上にＳｉＣを構成材料とした炭化珪素ドリフト層２（半導体層）が形成される。この炭化珪素ドリフト層２の上層部にＰ型の一対のベース領域３が選択的に形成される。一対のベース領域３それぞれの上層部にＮ型のソース領域４が選択的に形成される。したがって、炭化珪素ドリフト層２の表面領域は、炭化珪素ドリフト層２の一部、ベース領域３の一部及びソース領域４が存在する。
【００３６】
そして、一対のソース領域４の一方の端部領域上、一対のベース領域３の一方の表面領域上、炭化珪素ドリフト層２の表面領域上、一対のベース領域３の他方の表面領域上、及び一対のソース領域４の他方の端部領域上にゲート絶縁膜５が形成される。すなわち、ゲート絶縁膜５は一対のベース領域３それぞれの領域を挟む領域上に形成される。
【００３７】
ゲート絶縁膜５はＬａＳｉＯＮ膜５Ｌ（ランタン酸窒化珪素膜）の単一構造により構成される。
【００３８】
ゲート電極６はゲート絶縁膜５の端部を除く主要部上に形成され、ソース電極７はソース領域４上にゲート電極６とは電気的に独立して形成され、ドレイン電極８は基板１の裏面（他方主面）上に形成される。
【００３９】
このような構造の実施の形態１の半導体装置において、ゲート電極６を介したゲート絶縁膜５の直下の炭化珪素ドリフト層２の上層部に形成されたベース領域３の表面領域をチャネル領域とし、ゲート電極６、ソース電極７及びドレイン電極８を有するＮ型のＭＯＳＦＥＴの主要構造を得ることができる。したがって、ＭＯＳＦＥＴのゲート絶縁膜５であるＬａＳｉＯＮ膜５Ｌは、上記チャネル領域との間に界面を形成する。
【００４０】
（製造方法）
図２〜図１０は図１で示した実施の形態１の半導体装置の製造方法を示す断面図である。以下、これらの図を参照して、実施の形態１の半導体装置の製造方法を説明する。
【００４１】
まず、図２に示すように、Ｎ型（第１導電型）の基板１（半導体基体）の表面（一方主面）上に、エピタキシャル結晶成長法により、ＳｉＣを構成材料としたＮ型の炭化珪素ドリフト層２を形成する。なお、Ｎ型の基板１としては、例えば、Ｎ型の炭化珪素基板が好適である。
【００４２】
エピタキシャル結晶成長後、図３に示すように、炭化珪素ドリフト層２の上層部において所定の間隔で離間した一対の領域に、レジスト（図示せず）をマスクとして不純物をイオン注入して、一対のＰ型（第２導電型）のベース領域３を形成する。なお、図３は、レジスト除去後の断面構造を示している。炭化珪素ドリフト層２内でＰ型となる不純物としては、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。
【００４３】
さらに、図４に示すように、一対のＰ型のベース領域３それぞれにおいて、レジスト（図示せず）をマスクとして不純物をイオン注入して、各ベース領域３の上層部に選択的にＮ型のソース領域４を形成する。なお、図４はレジスト除去後の断面構造を示している。Ｎ型不純物としては、例えばリン（Ｐ）あるいは窒素（Ｎ）が挙げられる。
【００４４】
Ｎ型及びＰ型不純物のイオン注入後、熱処理装置によって（実施の形態１の半導体装置を形成する）ＳｉＣウエハを高温で熱処理すると、注入イオンが電気的に活性化される。
【００４５】
続いて、図５に示すように、ＳｉＣウエハ全面、すなわち、ベース領域３及びソース領域４を含む炭化珪素ドリフト層２の表面上の全域にＳｉＮ膜５ａ（珪素窒化膜）を成膜する。
【００４６】
上述したＳｉＮ膜５ａの堆積方法として種々の方法が考えられ、例えば、ＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)法を用いて良く、ＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)法を用いても良い。また、ＳｉＮ膜５ａの堆積方法として、スパッタ法、電子ビーム蒸着法、ＭＢＥ(Molecular Beam Epitaxy)法などのＰＶＤ(Physical Vapor Deposition)法や、ＡＬＤ(Atomic Layer Deposition)法を用いても良い。
【００４７】
続いて、図６に示すように、ＳｉＮ膜５ａ上にＬａ２Ｏ３膜５ｂ（酸化ランタン膜）を成膜する。その結果、ＳｉＮ膜５ａ及びＬａ２Ｏ３膜５ｂの積層構造が得られ、この積層構造が後述するＬａＳｉＯＮ膜５Ｌからなるゲート絶縁膜５を得るための前処理積層構造となる。
【００４８】
Ｌａ２Ｏ３膜５ｂの堆積方法として種々の方法が考えられ、例えば、ＭＯＣＶＤ(Metal organic chemical vapor Deposition)法、電子ビーム蒸着法、ＭＢＥ法、あるいはＡＬＤ法を用いても良い。
【００４９】
その後、図７に示すように、図６で示した前処理積層構造に対して不活性ガス雰囲気で熱処理を行い、ＳｉＮ膜５ａ及びＬａ２Ｏ３膜５ｂ間において、ＳｉＮとＬａ２Ｏ３とを反応させることにより、ＬａＳｉＯＮ膜５Ｌの単一構造により構成されるゲート絶縁膜５を形成する。
【００５０】
上述した、不活性ガス雰囲気で行う熱処理は５００℃から１３００℃で行われ、熱処理時間は１分間から３時間程度である。
【００５１】
上記不活性ガス雰囲気に１％から５０％の酸素ガスを加えることにより、上述したＳｉＮとＬａ２Ｏ３との反応は促進する。
【００５２】
図２１は上記不活性ガス雰囲気で行う熱処理後において、Ｘ線光電子分光法により得られたゲート絶縁膜と炭化珪素半導体層との界面を含む深さ位置に対する元素比率を示すグラフである。同図において、元素比率変化ＥＲ１は酸素原子（Ｏ）の比率を示し、元素比率変化ＥＲ２はシリコン原子（Ｓｉ）の比率を示し、元素比率変化ＥＲ３は炭素原子（Ｃ）の比率を示し、元素比率変化ＥＲ４はランタン原子（Ｌａ）の比率を示し、元素比率変化ＥＲ５は窒素原子（Ｎ）の比率を示している。同図の元素比率変化ＥＲ５に示すように、本実施の形態で得られるゲート絶縁膜５と炭化珪素半導体層（ベース領域３及びソース領域４を含む炭化珪素ドリフト層２）との界面には、元素比率１０％の窒素原子が存在しており、窒素原子が比較的高い比率で存在することがわかる。
【００５３】
上記不活性ガス雰囲気でのアニールの他に、酸化窒素ガス雰囲気で熱処理を行っても良く、特にＮ２Ｏ、ＮＯガスを含む雰囲気で熱処理を行うことにより、ＬａＳｉＯＮ中の窒素の比率を高くすることができる。
【００５４】
そして、図８に示すように、ゲート絶縁膜５上にゲート電極材料を成膜した後、パターニングすることによりゲート電極６を形成する。ゲート電極６は、一対のベース領域３及びソース領域４上が両端部に位置し、ベース領域３間に露出した炭化珪素ドリフト層２の表面領域上が中央に位置するようにパターニングされる。すなわち、ゲート電極６はゲート絶縁膜５を介して、一対のベース領域３それぞれを挟む領域上に形成される。
【００５５】
さらに、図９に示すように、ゲート電極６をマスクとしたリソグラフィ技術及びエッチング技術によって、表面が露出したゲート絶縁膜５の大部分を除去し、エッチング等のゲート絶縁膜５の除去工程内容を調整して、端部がゲート電極６より水平方向に延出するようにゲート絶縁膜５をパターニングする。
【００５６】
その後、図１０に示すように、ゲート電極６を覆う層間絶縁膜（図示せず）を形成後、ソース領域４を含む全面にソース電極材料を成膜した後、パターニングすることによりソース領域４上に選択的にソース電極７を形成する。この際、ソース電極７はゲート絶縁膜５の存在等によりゲート電極６と電気的に独立している。
【００５７】
最後に、基板１の裏面上にドレイン電極８を形成することにより、Ｎ型のＭＯＳＦＥＴを作り込んだ図１に示した構造の半導体装置が完成する。
【００５８】
ＳｉＯ２の比誘電率“３．９”に比べて、ＬａＳｉＯＮの比誘電率は“９”以上と大きく、同じ膜厚でゲート絶縁膜を形成した場合、ＬａＳｉＯＮの方がＭＯＳＦＥＴのしきい値電圧が小さくなる。
【００５９】
ＭＯＳＦＥＴのしきい値電圧は、チャネル長、ゲート絶縁膜（酸化膜）厚、チャネル領域のドーパント濃度で制御することができる。
【００６０】
図１１はゲート絶縁膜としてＳｉＯ２膜を用いた従来のＭＯＳＦＥＴと、ＬａＳｉＯＮ膜を用いた実施の形態１のＭＯＳＦＥＴとにおける、ゲート電極６から基板１上のベース領域３までの間のバンド構造を示すグラフである。同図において、実施の形態１のＭＯＳＦＥＴのＬａＳｉＯＮエネルギー変化Ｌ１及び従来のＭＯＳＦＥＴのＳｉＯ２エネルギー変化Ｌ２を示している。なお、各ＭＯＳＦＥＴはチャネル領域のドーパント濃度を制御し、しきい値電圧を３Ｖに揃えている。同図に示すように、ＬａＳｉＯＮエネルギー変化Ｌ１の方がＳｉＯ２エネルギー変化Ｌ２に比べ、ベース領域３の上層部（チャネル領域）におけるエネルギー変化が急峻になっている。
【００６１】
図１２は、従来及び本実施の形態のＭＯＳＦＥＴそれぞれに１５Ｖのゲート電圧ＶＧを印加した時のチャネルのキャリア密度を示すグラフである。同図において、実施の形態１のＬａＳｉＯＮキャリア濃度変化Ｌ１１と従来のＳｉＯ２キャリア濃度変化Ｌ１２とを示している。
【００６２】
実施の形態１のように、ゲート絶縁膜を従来のＳｉＯ２膜からＬａＳｉＯＮ膜に置き換えることにより、ＬａＳｉＯＮキャリア濃度変化Ｌ１１及びＳｉＯ２キャリア濃度変化Ｌ１２それぞれの積分結果として得られるキャリアの総数は５．１×１０２２ｃｍ−2から１．２×１０２３ｃｍ−2までおよそ２倍増加する。このキャリアの増加により、従来のＭＯＳＦＥＴに比べ、実施の形態１のＭＯＳＦＥＴのチャネル抵抗の低下が期待できる。
【００６３】
（効果）
図２〜図１０で示した製造方法により製造される実施の形態１の半導体装置におけるＭＯＳＦＥＴは、チャネル領域（ベース領域３の表面領域）との間に界面を形成し、窒素を高濃度に含むＬａＳｉＯＮ膜５Ｌの単一構造によりなるゲート絶縁膜５を有するため、ＳｉＯ２膜等により構成される従来のゲート絶縁膜を用いる場合に比べて、チャネル領域を低い界面準位密度に設定することができ、その結果、ＭＯＳＦＥＴのオン抵抗値を低く抑えることができる効果を奏する。
【００６４】
さらに、ゲート絶縁膜５（＝ＬａＳｉＯＮ膜５Ｌ）中に高い割合で存在する窒素原子により、チャネル領域との界面における界面準位のパッシベーション効果が得られる。このため、ゲート絶縁膜５としてＬａＳｉＯｘを用いた場合に不可欠となる、チャネル領域，ゲート絶縁膜５間に対する窒化処理が不要になり、この窒化処理に起因して起こるシリコン、炭素、酸素からなる界面層がチャネル領域との界面に発生する現象を回避でき、ＭＯＳＦＥＴにおける高いチャネル移動度を確保できる効果を奏する。
【００６５】
したがって、実施の形態１の半導体装置は、ＭＯＳＦＥＴにおけるオン抵抗値の低抵抗化及び高いチャネル移動度を図ることにより、省エネルギー効果を発揮することができる。
【００６６】
加えて、実施の形態１の半導体装置は、ゲート絶縁膜５をＬａＳｉＯＮ膜５Ｌで構成することにより、ゲート絶縁膜としてＬａＳｉＯｘ膜を用いた場合の過剰な酸化反応を抑制することができるため、ゲート絶縁膜５全体におけるＬａＳｉＯＮの組成比が安定する結果、装置の信頼性が向上する。
【００６７】
また、実施の形態１では、ＬａＳｉＯＮ膜５Ｌからなる単一構造のゲート絶縁膜５により、ＳｉＯ２膜やＬａＳｉＯｘ膜をゲート絶縁膜とする悪影響を確実に回避することができる。
【００６８】
さらに、図５，図６で示した工程により、前処理積層構造としてＳｉＮ膜５ａ及びＬａ２Ｏ３膜５ｂからなり、珪素、窒素、酸素及びランタン成分を含む積層構造を形成し、この前処理積層構造に対し図７で示した工程を実行するという比較的簡単な製造方法により、ＬａＳｉＯＮ膜５Ｌからなるゲート絶縁膜５を形成することができる。
【００６９】
なお、実施の形態１では、ＳｉＮ膜５ａ、Ｌａ２Ｏ３膜５ｂの順に積層して前処理積層構造を得る工程を示したが、逆にＬａ２Ｏ３膜及びＳｉＮ膜の順に積層して前処理積層構造を得るようにしてもよい。
【００７０】
＜実施の形態２＞
（装置構造）
実施の形態１の（炭化珪素）半導体装置に対して、実施の形態２の（炭化珪素）半導体装置は、ＬａＳｉＯＮ膜５Ｌの単一構造からなるゲート絶縁膜５に代えて、ＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４の積層構造によりなるゲート絶縁膜１５を設けた点が異なっている。なお、実施の形態２の半導体装置はゲート絶縁膜５をゲート絶縁膜１５に置き換えた点以外は、図１で示した実施の形態１の半導体装置と同様な構造を呈する。
【００７１】
（製造方法）
図１３は実施の形態２の半導体装置の製造方法の一部を示す断面図である。以下、実施の形態２の製造方法について説明する。実施の形態２の半導体装置の製造方法は、ＬａＳｉＯＮ膜１３を得る工程までは、図２〜図７で示した実施の形態１の製造方法と同様である。ただし、図７で示されたゲート絶縁膜５（＝ＬａＳｉＯＮ膜５Ｌ）がＬａＳｉＯＮ膜１３となる。
【００７２】
その後、図１３に示すように、ＬａＳｉＯＮ膜１３上にＳｉＯ２膜１４を堆積する。その結果、ＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４の積層構造からなるゲート絶縁膜１５を得ることができる。
【００７３】
なお、以降の処理は、図８〜図１０で示した実施の形態１の製造方法と同様に行われる。
【００７４】
（チャージトラップ機能の抑制）
ＬａＳｉＯＮ膜１３上にＳｉＯ２膜１４を堆積する場合、絶縁ゲート型トランジスタであるＭＯＳＦＥＴの駆動で用いるゲート電圧は、ゲート絶縁膜１５全体に加わることから、ＬａＳｉＯＮ膜１３の膜厚はＳｉＯ２膜１４の膜厚に比べて薄くても良い。薄い膜厚のＬａＳｉＯＮ膜１３を形成するには、反応させる前処理積層構造のＳｉＮ膜（珪素窒化膜）及びＬａ２Ｏ３膜（図６，図７のＳｉＮ膜５ａ，Ｌａ２Ｏ３膜５ｂに相当）の堆積膜厚を小さくすることが有効であり、反応時の熱処理温度も１０００℃程度がよい。
【００７５】
図１４は、前処理積層構造における初めに堆積するＳｉＮ膜（図５，図６のＳｉＮ膜５ａに相当）に関し、その膜厚に対する堆積膜中にトラップされる電荷量（チャージトラップ電荷量（ｃｍ−２））を示すグラフである。なお、図１４において、ＳｉＮ膜上に堆積されるＬａ２Ｏ３膜の膜厚が１０ｎｍの場合を示している。
【００７６】
同図に示すように、ＳｉＮ膜が２．７ｎｍ付近でトラップされる電荷がゼロになる。すなわち、このＳｉＮ膜の膜厚（２．７ｎｍ程度）では、ＳｉＮ膜内のＳｉＮはＬａ２Ｏ３膜中のＬａ２Ｏ３との反応により消費され、チャネル領域（ベース領域３の表面）とゲート絶縁膜５との界面において、精度良くＳｉＣ／ＬａＳｉＯＮ界面が形成されていることが分かる。
【００７７】
一方、ＳｉＮがＬａ２Ｏ３と反応する際、反応せずにＳｉＮが残ると、精度良くＳｉＣ／ＬａＳｉＯＮ界面が形成されず、ＳｉＣ／ＳｉＮ／ＬａＳｉＯＮの積層構造が形成されることになる。この場合、ＳｉＣとＬａ２Ｏ３に挟まれた残存ＳｉＮ膜がチャージトラップ膜となり、所望しない働きをしてしまう。
【００７８】
このため、実施の形態２のように、１０００℃程度の熱処理で、薄いＬａＳｉＯＮ膜を形成する場合には、ベース領域３及びソース領域４を含む炭化珪素ドリフト層２上に堆積するＳｉＮ膜の厚さは望ましくは、１ｎｍ以上１０ｎｍ以下で、特に３ｎｍ以下が望ましい。なお、図１４で示したＳｉＮ膜に関する考察は、実施の形態１にも当てはまる。
【００７９】
実施の形態２では、ゲート絶縁膜１５としてＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４の積層構造を実現している。このような積層構造では、ＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４間の界面であるＬａＳｉＯＮ／ＳｉＯ２界面も印加電圧によっては、チャージトラップ機能を有することになる。
【００８０】
図１５及び図１６はＭＯＳＦＥＴのオフ時及びオン時のゲート電極６の直下のバンド構造を示すグラフである。これらの図において、横軸が深さ位置(Position(nm))、縦軸がエネルギー（Potential(eV)）を示している。
【００８１】
図１５に示すように、ゲートに電圧が加わらない（ゲート電圧ＶＧ＝０）状態のＭＯＳＦＥＴのオフ時には、ＳｉＯ２膜１４及びＬａＳｉＯＮ膜１３に加わる電位ＶＳｉＯ２(off)及びＶＬａＳｉＯＮ(off)は小さく、ゲート絶縁膜１５の膜厚全体に均等に加わる。
【００８２】
一方、図１６に示すように、０Ｖからゲート電圧ＶＧ（＝ゲート電位変化量ΔＶＧ）を印加し、ＭＯＳＦＥＴをオン状態にした場合、ＳｉＯ２膜１４及びＬａＳｉＯＮ膜１３に加わる電位はＶＳｉＯ２(on)及びＶＬａＳｉＯＮ(on)になる。ＶＬａＳｉＯＮ(on)がＳｉＣ／ＬａＳｉＯＮのエネルギー障壁高さΔＥｃよりも大きくなると、ＬａＳｉＯＮ/ＳｉＯ２界面においてチャージがトラップされる。
【００８３】
チャージがトラップされた場合、ＭＯＳＦＥＴのしきい値電圧に変化が生じ、ＭＯＳＦＥＴの特性が変化する。したがって、ゲート絶縁膜１５中にチャージがトラップされないことが理想であり、この理想を実現するため、ＬａＳｉＯＮ膜の膜厚は以下の式(1)を満たすことが望ましい。
【００８４】
【数１】
0006270667.tif 000002
【００８５】
なお、式(1)において、ｔＬａＳｉＯＮ及びｔＳｉＯ２はＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４の膜厚を意味し、ΔＶＳｉＣ及びΔＶＧはＭＯＳＦＥＴのオフ時からオン時のＳｉＣ基板（ベース領域３）内での電位の変化量及びゲート電圧ＶＧの変化量（ゲート電位変化量）であり、εＬａＳｉＯＮ及びεＳｉＯ２はＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４の比誘電率である。なお、オフ時のゲート電圧ＶＧ＝０Ｖである場合、ゲート電圧変化量ΔＶＧはオン時のゲート電圧ＶＧに等しくなる。
【００８６】
以下、式(1)の導出原理について説明する。式(1)におけるゲート電圧変位量ΔＶＧは以下の式(2)を満足する。なお、式(2)において、ΔＶＬａＳｉＯＮ及びΔＶＳｉＯ２は、ＭＯＳＦＥＴのオフ時(off)からオン時(on)における電位ＶＬａＳｉＯＮ及びＶＳｉＯ２の変化量を示している。
【００８７】
【数２】
0006270667.tif 000003
【００８８】
さらに、式(1)におけるεＬａＳｉＯＮ、εＳｉＯ２、ｔＬａＳｉＯＮ及びｔＳｉＯ２と、式(2)におけるΔＶＬａＳｉＯＮとΔＶＳｉＯ２とは以下の式(3)を満足し、ゲート絶縁膜１５のゲート絶縁膜厚ｔ１５は以下の式(4)を満足する。
【００８９】
【数３】
0006270667.tif 000004
【００９０】
【数４】
0006270667.tif 000005
【００９１】
したがって、チャージトラップされない条件である以下の式(5)を満足するために、実施の形態の２の半導体装置におけるＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４の膜厚ｔＬａＳｉＯＮ及びｔＳｉＯ２を上述した式(1)を満足するように形成する必要がある。
【００９２】
【数５】
0006270667.tif 000006
【００９３】
（効果）
実施の形態２の半導体装置は、チャネル領域の界面にＬａＳｉＯＮ膜１３を有するゲート絶縁膜１５を形成することにより、実施の形態１の半導体装置と同様な効果を奏すると共に以下で述べる効果を奏する。
【００９４】
実施の形態２の半導体装置は、ＬａＳｉＯＮ膜１３に加え、ＳｉＯ２膜１４をさらに有する積層構造のゲート絶縁膜１５を形成することにより、ＳｉＯ２膜１４によってＭＯＳＦＥＴにおけるリーク電流の低減化を図ることができる。
【００９５】
加えて、ゲート絶縁膜１５を構成するＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４の膜厚ｔＬａＳｉＯＮ及びｔＳｉＯ２は、上述した式(1)を満足するように設定されるため、ＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４の積層構造によりゲート絶縁膜１５を実現しても、ＬａＳｉＯＮ膜１３及びＳｉＯ２膜１４間における界面がチャージトラップ機能を発揮してしまう現象を確実に回避することができる。
【００９６】
＜実施の形態３＞
実施の形態１の（炭化珪素）半導体装置に対して、実施の形態３の（炭化珪素）半導体装置はその実質構造は同一であり、製造方法において、ゲート絶縁膜となるＬａＳｉＯＮ膜を形成する方法が異なる。
【００９７】
（製造方法）
図１７及び図１８は、実施の形態３における半導体装置の製造方法の一部を示す断面図である。以下、実施の形態３の製造方法について説明する。実施の形態３の半導体装置の製造方法は、ＳｉＮ膜５ａ（第１の珪素窒化膜）及びＬａ２Ｏ３膜５ｂ（酸化ランタン膜）を得る工程までは、図２〜図６で示した実施の形態１の製造方法と同様である。
【００９８】
その後、図１７に示すように、Ｌａ２Ｏ３膜５ｂ上にＳｉＮ膜５ｃ（第２の珪素窒化膜）をさらに堆積する。その結果、ＳｉＮ膜５ａ、Ｌａ２Ｏ３膜５ｂ及びＳｉＮ膜５ｃの積層構造が得られ、この積層構造が実施の形態３のゲート絶縁膜２５を得るための、珪素、窒素、酸素及びランタン成分を含む前処理積層構造となる。
【００９９】
その後、図１８に示すように、図１７で示した前処理積層構造に対して不活性ガス雰囲気で熱処理を行い、ＳｉＮ膜５ａ及びＬａ２Ｏ３膜５ｂ間並びにＬａ２Ｏ３膜５ｂ及びＳｉＮ膜５ｃ間において、ＳｉＮとＬａ２Ｏ３とを反応させることにより、ＬａＳｉＯＮ膜２５Ｌの単一構造により構成されるゲート絶縁膜２５を形成する。
【０１００】
この際、上記熱処理に伴う反応はＬａ２Ｏ３膜５ｂの両面から進むため、実施の形態１における前処理積層構造に対する熱処理に比べて、同じ反応温度で得られるＬａＳｉＯＮ膜２５Ｌの厚さを、実施の形態１のＬａＳｉＯＮ膜５Ｌ以上に厚くすることができる。
【０１０１】
さらに、前処理積層構造に対する熱処理によってゲート絶縁膜２５を形成する際、Ｌａ２Ｏ３膜５ｂを基準として上方（外方側）にもＳｉＮ膜５ｃが存在する。このため、ゲート絶縁膜素材中での酸素の拡散エネルギーは、ＳｉＯ２が１．２４ｅＶ、ＬａＳｉＯｘで０．５１ｅＶ〜０．８０ｅＶ、ＳｉＮで３．６７ｅＶであるため、ＳｉＮ膜５ｃが外方側（上方）に存在することにより、Ｌａ２Ｏ３とＳｉＮが反応する際に、ＳｉＣの酸化を抑制することができる。なお、以降の処理は、図８〜図１０で示した実施の形態１の製造方法と同様に行われる。
【０１０２】
（効果）
実施の形態３の半導体装置は、実施の形態１の半導体装置と実質等価な構造を呈しているため、実施の形態１と同様な効果を奏する。さらに、実施の形態３に固有の製造方法により以下の効果を奏する。
【０１０３】
図１８で示す工程における熱処理の実行時に、ＳｉＮ膜５ａ及びＳｉＮ膜５ｃによりＬａ２Ｏ３膜５ｂが挟み込まれているため、実施の形態１のようにＳｉＮ膜５ａ及びＬａ２Ｏ３膜５ｂの２層の積層構造の場合に比べ、膜厚が厚いＬａＳｉＯＮ膜２５Ｌを得ることができる。
【０１０４】
加えて、図１８で示す工程における熱処理の実行時に、Ｌａ２Ｏ３膜５ｂを基準として上方にＳｉＮ膜５ｃが形成されているため、上方のＳｉＮ膜５ｃによって酸素の拡散を効果的に抑制することにより、ＳｉＮ膜５ａ及びＳｉＮ膜５ｃとＬａ２Ｏ３膜５ｂとが反応する際におけるベース領域３及びソース領域４を含む炭化珪素ドリフト層２におけるＳｉＣの酸化を抑制することができる。
【０１０５】
その結果、実施の形態３における半導体装置の製造方法により、より信頼性の高いＭＯＳＦＥＴを有する半導体装置を得ることができる。
【０１０６】
なお、実施の形態３の半導体装置の製造方法においては、ＳｉＮ膜５ａ、Ｌａ２Ｏ３膜５ｂ及びＳｉＮ膜５ｃからなる前処理積層構造に対する熱処理によりゲート絶縁膜２５（＝ＬａＳｉＯＮ膜２５Ｌ）を得る工程を示したが、この工程を利用して実施の形態２のＬａＳｉＯＮ膜１３を形成することも勿論可能である。
【０１０７】
＜実施の形態４＞
実施の形態１の（炭化珪素）半導体装置に対して、実施の形態４の（炭化珪素）半導体装置はその実質構造は同一であり、製造方法において、ゲート絶縁膜となるＬａＳｉＯＮ膜を形成する方法が異なる。
【０１０８】
（製造方法）
図１９及び図２０は、実施の形態４における半導体装置の製造方法の一部を示す断面図である。以下、実施の形態４の製造方法について説明する。実施の形態４の半導体装置の製造方法は、ソース領域４を得る工程までは、図２〜図４で示した実施の形態１の製造方法と同様である。
【０１０９】
その後、図１９に示すように、ベース領域３及びソース領域４を含む炭化珪素ドリフト層２の表面上の全域にＳｉＯ２膜３５ａを成膜する。さらに、ＳｉＯ２膜３５ａ上にＬａ膜３５ｂ（ランタン膜）を成膜し、最後にＬａ膜３５ｂ上にＳｉＮ膜３５ｃ（珪素窒化膜）を成膜する。その結果、ＳｉＯ２膜３５ａ、Ｌａ膜３５ｂ及びＳｉＮ膜３５ｃの積層構造が得られ、この積層構造が実施の形態４のゲート絶縁膜３５を得るための、珪素、窒素、酸素及びランタン成分を含む前処理積層構造となる。
【０１１０】
その後、図２０に示すように、図１９で示した前処理積層構造に対して不活性ガス雰囲気で熱処理を行い、ＳｉＯ２膜３５ａ、Ｌａ膜３５ｂ及びＳｉＮ膜３５ｃ間において、ＳｉＯ２とＬａとＳｉＮとを反応させることにより、ＬａＳｉＯＮ膜３５Ｌの単一構造により構成されるゲート絶縁膜３５を形成する。
【０１１１】
なお、以降の処理は、図８〜図１０で示した実施の形態１の製造方法と同様に行われる。また、前処理積層構造を得るためのＳｉＯ２膜３５ａ、Ｌａ膜３５ｂ及びＳｉＮ膜３５ｃ間における堆積順序は任意である。しかしながら、外方から拡散する酸素による酸化を考慮した場合、図１９に示したようにＳｉＮ膜３５ｃが最も外方側（最上部）に存在することが望ましい。
【０１１２】
（効果）
実施の形態４の半導体装置は、実施の形態１の半導体装置と実質等価な構造を呈しているため、実施の形態１と同様な効果を奏する。さらに、実施の形態３に固有の製造方法により以下の効果を奏する。
【０１１３】
実施の形態４の半導体装置の製造方法は、図１９で示す前処理積層構造を得る工程において、それぞれが比較的簡単な化学構造のＳｉＯ２膜３５ａ、Ｌａ膜３５ｂ及びＳｉＮ膜３５ｃを用いて前処理積層構造を得ることができる。
【０１１４】
なお、実施の形態４の半導体装置の製造方法においては、ＳｉＯ２膜３５ａ、Ｌａ膜３５ｂ及びＳｉＮ膜３５ｃからなる前処理積層構造に対する熱処理によってゲート絶縁膜３５（＝ＬａＳｉＯＮ膜３５Ｌ）を得る工程を示したが、この工程を利用して実施の形態２のＬａＳｉＯＮ膜１３を形成することも勿論可能である。
【０１１５】
＜その他＞
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【産業上の利用可能性】
【０１１６】
この発明は、炭化珪素ドリフト層２等の炭化珪素基板（半導体層）上に形成される、従来、二酸化珪素膜をゲート絶縁膜として構成されるのが一般的であったＭＯＳＦＥＴ、ＩＧＢＴなどの絶縁ゲート型トランジスタ構造を有する半導体素子に適用することができる。この発明によれば、チャネル抵抗が小さく絶縁膜信頼性の高い、炭化珪素を構成材料とした半導体装置の実現が可能になる。
【符号の説明】
【０１１７】
１  基板、２  炭化珪素ドリフト層、３  ベース領域、４  ソース領域、５，１５，２５，３５  ゲート絶縁膜、５ａ，５ｃ，３５ｃ  ＳｉＮ膜、５ｂ  Ｌａ２Ｏ３膜、５Ｌ，１３，２５Ｌ，３５Ｌ  ＬａＳｉＯＮ膜、６  ゲート電極、７  ソース電極、８  ドレイン電極、１４，３５ａ  ＳｉＯ２膜、３５ｂ  Ｌａ膜。
【図１】
0006270667.tif 000009
【図２】
0006270667.tif 000010
【図３】
0006270667.tif 000011
【図４】
0006270667.tif 000012
【図５】
0006270667.tif 000013
【図６】
0006270667.tif 000014
【図７】
0006270667.tif 000015
【図８】
0006270667.tif 000016
【図９】
0006270667.tif 000017
【図１０】
0006270667.tif 000018
【図１１】
0006270667.tif 000019
【図１２】
0006270667.tif 000020
【図１３】
0006270667.tif 000021
【図１４】
0006270667.tif 000022
【図１５】
0006270667.tif 000023
【図１６】
0006270667.tif 000024
【図１７】
0006270667.tif 000025
【図１８】
0006270667.tif 000026
【図１９】
0006270667.tif 000027
【図２０】
0006270667.tif 000028
【図２１】
0006270667.tif 000029