(57)【要約】  還流ＤＣ／ＤＣ降圧コンバータは、入力電圧とグランドとの間に接続された高位側ＭＯＳＦＥＴと、インダクタと、出力キャパシタとを含む。還流ＭＯＳＦＥＴとダイオードとを含む還流クランプは、前記インダクタの両端に接続されている。高位側ＭＯＳＦＥＴがオフにされると、電流は、グランドへではなく、インダクタと還流クランプとを通って循環して、コンバータの効率を向上させる。このコンバータは、従来のバックコンバータよりもダイオード回復が穏やかで電圧オーバーシュートが少なく、軽負荷状態中の特有の利点を特徴とする。
2010525786.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ／ＤＣコンバータであって、
入力端子と供給電圧端子との間に直列に接続された高位側ＭＯＳＦＥＴ、インダクタ、および出力キャパシタと、
前記インダクタと並列に接続された還流ＭＯＳＦＥＴを含む還流クランプと、
前記高位側および還流ＭＯＳＦＥＴのゲートをそれぞれ駆動するように接続されたブレークビフォーメーク（ＢＢＭ）回路と、
前記ＢＢＭ回路を駆動するように接続されたパルス幅変調回路と、
前記インダクタと前記出力キャパシタとの間にあるノードに結合された出力端子とを備えた、ＤＣ／ＤＣコンバータ。
【請求項２】
前記還流ＭＯＳＦＥＴと並列の還流ダイオードをさらに備える、請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記還流ダイオードは、前記還流ＭＯＳＦＥＴ内に固有のダイオードを含む、請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記還流ダイオードは、前記入力端子と前記供給端子との間の電流フローを阻止する方向に接続されている、請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記ＢＢＭ回路は、前記高位側および還流ＭＯＳＦＥＴの前記ゲートをそれぞれ駆動するように接続された出力端子を有するＢＢＭバッファを含み、前記ＢＢＭバッファの第１の供給端子は、前記入力端子に接続されており、前記ＢＢＭバッファの第２の供給端子は、前記供給電圧端子に接続されている、請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記高位側および還流ＭＯＳＦＥＴの各々は、ＰチャネルＭＯＳＦＥＴを含む、請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記高位側ＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴを含み、前記還流ＭＯＳＦＥＴは、ＮチャネルＭＯＳＦＥＴを含む、請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記ＢＢＭ回路は、前記高位側ＭＯＳＦＥＴの前記ゲートを駆動するように接続された出力端子を有する第１のＢＢＭバッファを含み、前記第１のＢＢＭバッファの第１の供給端子は、第２のダイオードを通して前記入力端子に接続されており、前記第１のＢＢＭバッファの第２の供給端子は、前記高位側ＭＯＳＦＥＴと前記インダクタとの間にある共通ノードに結合されており、ブートストラップキャパシタは、前記第１のＢＢＭバッファの前記第１および第２の供給端子間に接続されている、請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記高位側ＭＯＳＦＥＴは、ＮチャネルＭＯＳＦＥＴを含む、請求項８に記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記ＢＢＭ回路は、前記還流ＭＯＳＦＥＴの前記ゲートを駆動するように接続された出力端子を有する第２のＢＢＭバッファを含み、前記第１のＢＢＭバッファの第１の供給端子は、前記入力端子に接続されており、前記第１のＢＢＭバッファの第２の供給端子は、前記供給電圧端子に接続されている、請求項８に記載のＤＣ／ＤＣコンバータ。
【請求項１１】
前記還流ＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴを含む、請求項１０に記載のＤＣ／ＤＣコンバータ。
【請求項１２】
前記ＢＢＭ回路は、前記還流ＭＯＳＦＥＴの前記ゲートを駆動するように接続された出力端子を有する第１のＢＢＭバッファを含み、前記第１のＢＢＭバッファの第１の供給端子は、第２のダイオードを通して前記入力端子に接続されており、前記第１のＢＢＭバッファの第２の供給端子は、第３のＭＯＳＦＥＴを通して前記供給電圧端子に、および第４のＭＯＳＦＥＴを通して前記インダクタと前記出力キャパシタとの間にある共通ノードに接続されており、ブートストラップキャパシタは、前記第１のＢＢＭバッファの前記第１および第２の供給端子間に接続されている、請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項１３】
前記還流ＭＯＳＦＥＴは、ＮチャネルＭＯＳＦＥＴを含む、請求項１２に記載のＤＣ／ＤＣコンバータ。
【請求項１４】
前記ＢＢＭ回路は、前記高位側ＭＯＳＦＥＴの前記ゲートを駆動するように接続された出力端子を有する第２のＢＢＭバッファを含み、前記第１のＢＢＭバッファの第１の供給端子は、前記入力端子に接続されており、前記第１のＢＢＭバッファの第２の供給端子は、前記供給電圧端子に接続されている、請求項１２に記載のＤＣ／ＤＣコンバータ。
【請求項１５】
前記高位側ＭＯＳＦＥＴは、ＰチャネルＭＯＳＦＥＴを含む、請求項１４に記載のＤＣ／ＤＣコンバータ。
【請求項１６】
前記出力端子から前記パルス幅変調回路の入力端子まで延在するフィードバック回路を備える、請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項１７】
第１のＤＣ電圧を第２のＤＣ電圧に変換する方法であって、
コンバータの入力端子とインダクタの第１の端子との間に直列に接続された第１のスイッチと、前記第１の端子と前記インダクタの第２の端子との間に結合された第２のスイッチとを含む回路を提供するステップと、
前記第１のＤＣ電圧を前記コンバータの前記入力端子に接続するステップと、
前記インダクタを磁化するように前記第１のスイッチを閉じるステップと、
前記第１のスイッチが閉じている間、前記第２のスイッチを開いたままに維持するステップと、
前記第１のスイッチを開くステップと、
前記第１のスイッチを開くステップの後、還流電流が前記第２のスイッチおよび前記インダクタを通って流れることが可能になるように前記第２のスイッチを閉じるステップと、
前記コンバータの出力端子で前記第２のＤＣ電圧を取るステップとを備え、前記出力端子は、前記インダクタの前記第２の端子に結合されている、方法。
【請求項１８】
前記第２のスイッチと並列にダイオードを接続するステップを備える、請求項１７に記載の方法。
【請求項１９】
前記第１のスイッチを開くステップの後、前記第２のスイッチを閉じるステップの前に、第１のＢＢＭインターバルを経過させるステップを備える、請求項１８に記載の方法。
【請求項２０】
前記第２のスイッチを開くステップを備える、請求項１８に記載の方法。
【請求項２１】
前記第２のスイッチを開くステップの後、前記第１のスイッチを再び閉じるステップを備える、請求項２０に記載の方法。
【請求項２２】
前記第２のスイッチを開くステップの後、前記第２のスイッチを再び閉じるステップの
前に、第２のＢＢＭインターバルを経過させるステップを備える、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
この出願は、この明細書中にその全体が引用により援用され、２００７年４月２５日に出願された仮出願番号第６０／９２６，０９７号の優先権を主張する。
【０００２】
この出願は、「同期還流ＭＯＳＦＥＴを備えたブーストおよびアップダウンスイッチングレギュレータ」と題されこの明細書と同時に出願され、この明細書中にその全体が引用により援用される出願番号第［代理人整理番号ＡＡＴＩ−２９−ＤＳ−ＵＳ］号に関連する。
【背景技術】
【０００３】
発明の背景
電圧調整は、特に携帯電話、ノートパソコン、および消費者製品などの電池を電力源とする用途における、デジタルＩＣ、半導体メモリ、ディスプレイモジュール、ハードディスクドライブ、ＲＦ回路、マイクロプロセッサ、デジタル信号プロセッサ、およびアナログＩＣなどのさまざまなマイクロ電子部品に、電力を供給する供給電圧の変化を防ぐために一般に必要とされる。
【０００４】
製品の電池またはＤＣ入力電圧は、より高いＤＣ電圧まで昇圧させるか、またはより低いＤＣ電圧まで降圧させるかしなくてはならないことが多いため、そのようなレギュレータは、ＤＣ−ＤＣコンバータと称される。一般にバックコンバータと称される降圧コンバータは、電池の電圧が所望される負荷電圧よりも大きいときはいつでも用いられる。降圧コンバータは、誘導スイッチングレギュレータと、容量電荷ポンプと、線形レギュレータとを含んでもよい。逆に、一般にブーストコンバータと称される昇圧コンバータは、電池の電圧がその負荷に電力を供給するのに必要な電圧よりも低いときはいつでも必要とされる。昇圧コンバータは、誘導スイッチングレギュレータまたは容量電荷ポンプを含んでもよい。
【０００５】
上述の電圧レギュレータのうち、誘導スイッチングコンバータは、最も広い電流、入力電圧、および出力電圧の範囲にわたって、より優れた性能を実現することができる。ＤＣ／ＤＣ誘導スイッチングコンバータの動作は、インダクタ（コイルまたは変圧器）中の電流は瞬時に変化させることができず、かつインダクタは対抗する電圧を生じてその電流のいかなる変化にも抵抗するという単純な原理に基づいている。
【０００６】
インダクタベースのＤＣ／ＤＣスイッチングコンバータの基本原理は、ＤＣ供給電圧をパルスまたはバーストにスイッチングまたは「チョップ」し、こういったバーストをインダクタとキャパシタとを含むローパスフィルタを用いてフィルタにかけて、良好に挙動する時間変化電圧を生じさせる、すなわち、ＤＣ電圧をＡＣ電圧に変化させることである。高い周波数でスイッチングする１つ以上のトランジスタを用いてインダクタを繰返し磁化および減磁することによって、インダクタを用いてコンバータの入力電圧を昇圧または降圧させて、その入力電圧とは異なる出力電圧を生じさせることができる。磁気学を用いてＡＣ電圧を上または下に変化させた後、出力電圧は、整流されてＤＣ電圧に戻り、いかなるリップルも除去するようにフィルタをかけられる。
【０００７】
ＤＣ／ＤＣコンバータは、典型的に、オン状態抵抗が低く一般に「パワーＭＯＳＦＥＴ」と称されるＭＯＳＦＥＴを用いて実現化される。コンバータの出力電圧からのフィードバックを用いてスイッチング条件を制御すると、コンバータの入力電圧またはコンバータ
の出力電流の急速な変化にもかかわらず、良好に調整された一定の出力電圧を、維持することができる。
【０００８】
ＭＯＳＦＥＴのスイッチング動作によって発生するいかなるＡＣノイズまたはリップルも除去するように、出力キャパシタが、スイッチングレギュレータ回路の出力端子にわたって接続されている。インダクタと出力キャパシタとはともに、ＭＯＳＦＥＴのスイッチングノイズのほとんどをこのノイズが負荷に達する前に防ぐことができる「ローパス」フィルタを形成する。典型的には１ＭＨｚ以上であるスイッチング周波数は、フィルタの「ＬＣ」タンクの共振周波数に対して「高」くなくてはならない。複数のスイッチングサイクルにわたって平均されて、スイッチングされたインダクタは、プログラム可能な電流源のように、ゆっくりと変化する平均電流で挙動する。
【０００９】
「オン」か「オフ」かのいずれかのスイッチとしてバイアスがかけられたＭＯＳＦＥＴによって平均インダクタ電流は制御されるため、ＭＯＳＦＥＴにおける電力消散は、理論上小さく、８０％から９０％の範囲の高いコンバータ効率を実現することができる。具体的には、パワーＭＯＳＦＥＴが、「高い」ゲートバイアスを用いてオン状態スイッチとしてバイアスがかけられていると、このパワーＭＯＳＦＥＴは、線形Ｉ−Ｖドレイン特性を示し、典型的には２００ミリオーム以下の低いＲDS(on)抵抗を備える。たとえば０．５Ａで、そのようなデバイスは、その高いドレイン電流にもかかわらず、わずか１００ｍＶの最大電圧降下ＩD・ＲDS(on)を示す。そのオン状態伝導時間中のその電力消散は、ＩD2・ＲDS(on)である。所与の例において、トランジスタが伝導する間の電力消散は、（０．５Ａ）2・（０．２Ω）＝５０ｍＷである。
【００１０】
よって、パワーＭＯＳＦＥＴは、そのソースにＶGS＝０であるようにバイアスがかけられたそのゲートを有する。コンバータの電池入力電圧Ｖbattと等しい印加ドレイン電圧ＶDSについてまでも、パワーＭＯＳＦＥＴのドレイン電流ＩDSSは、非常に小さく、一般的には１マイクロアンペアをかなり下回り、より一般的には、ナノアンペアの範囲にある。電流ＩDSSは、本質的に接合リークを含む。
【００１１】
こういった理由により、ＤＣ／ＤＣコンバータにおいてスイッチとして用いられるパワーＭＯＳＦＥＴは、そのオフ状態において高い電圧で低い電流を示し、そのオン状態において低い電圧降下で高い電流を示すため、効率的である。スイッチング過渡状態をのぞいて、パワーＭＯＳＦＥＴにおけるＩD・ＶDSの積は小さくあり続け、スイッチにおける電力消散は、低くあり続ける。
【００１２】
スイッチング調整における決定的に重要な構成要素は、チョッパの合成されたＡＣ出力を変換または「整流」してＤＣ電圧に戻すために必要とされる整流器機能である。負荷に電圧の極性反転が決して起こらないことを確実にするために、整流器ダイオードは、スイッチングされたインダクタおよび負荷の直列経路中に置かれることによって、負荷からの大きなＡＣ信号を阻止する。整流器は、高位側経路中、すなわち電力または電池入力の正端子と出力の正端子との間にか、または低位側経路に、すなわち「グランド」戻り経路中にかのいずれかにトポロジ的に（topologically）位置してもよい。整流器の別の機能は、電流がコンバータから負荷へのみ流れ、方向を反転させないようにエネルギ流の方向を制御することである。
【００１３】
スイッチングレギュレータの１つのクラスにおいて、整流器機能は、ＰＮ接合ダイオードまたはショットキー（Schottky）ダイオードを使用する。ショットキーダイオードは、ＰＮ接合よりも好ましい。なぜならば、ショットキーダイオードは、ＰＮ接合よりも低い順電圧降下、典型的には７００ｍＶの代わりに４００ｍＶを示し、したがってより少ない電力を消散するためである。順伝導中、ＰＮダイオードは、少数キャリアの形態の電荷を
蓄積する。こういった少数キャリアは、除去、すなわち取出されなければならず、さもないとダイオードがその逆バイアスをかけられた極性の電流を阻止することができる前に、自然に再結合する。
【００１４】
ショットキーダイオードはＰＮ接合ではなく金属半導体インターフェイスを含むので、理想的にはショットキーダイオードは、少数キャリアを使用して伝導せず、したがって、ＰＮ接合ダイオードよりも少ない電荷を蓄積する。蓄積された電荷が少ないので、ショットキーダイオードは、その端子にかかる電圧の極性の変化により速やかに反応し、より高い周波数で動作することができる。残念ながら、ショットキーダイオードは、いくつかの主要な不利点を有し、そのうち１つは、ショットキーダイオードは、高い温度で、相当のかつ望ましくないオフ状態リーク電流を特に示すことである。その結果残念ながら、ショットキーダイオードの比較的高いオフ状態リーク電流と、その比較的低い順バイアスがかけられた電圧降下との間には、根本的なトレードオフがある。
【００１５】
その上、伝導中のその電圧降下が低いほど、ショットキーダイオードは、そのオフ状態でよりリークしやすくなる。リーク電流も電流の正の電圧係数を示し、そのためリーク電流が増大するにつれて電力消散も増大して、ショットキーダイオードが一層リークし、より多くの電力を消散することを引起して、より一層の加熱を引起す。そのような正のフィードバックがあるので、局所化された加熱は、熱い箇所が、デバイスが不良となるような高い電流密度にこの箇所が達するまで一層熱くなり、リークのうちより多くを「貪る（hog）」、熱暴走として知られるプロセスを引起すおそれがある。
【００１６】
ショットキーダイオードの別の不利点は、従来のウェハ製造プロセスを用いてショットキーダイオードをＩＣ中に組込むことと製造との難しさである。ショットキーダイオードに最適な特性を備えた金属は、ＩＣプロセスにおいて一般に利用可能ではない。高すぎる電圧障壁、すなわち高すぎる電圧降下を示す一般に利用可能な金属もあれば、低すぎる障壁ポテンシャルを示す、すなわちあまりに多くのリーク電流を可能にする一般に利用可能な金属もある。
【００１７】
こういった制限にもかかわらず、多くのスイッチングレギュレータは今日、ＰＮダイオードまたはショットキーダイオードを整流に用いている。２端子デバイスとして、整流器は、伝導時に制御するゲート信号を必要としない。過渡電荷蓄積から生じる電流とは別に、整流器は、当然、逆電流を防ぐので、エネルギは、出力キャパシタおよび電気的負荷からコンバータおよびそのインダクタまで流れ戻ることはできない。
【００１８】
電圧降下および伝導損失を減少させるために、パワーＭＯＳＦＥＴは、スイッチングレギュレータにおいてショットキー整流器ダイオードの代わりに用いられることがある。ＭＯＳＦＥＴの整流器としての動作は、ＭＯＳＦＥＴをショットキーダイオードと並列に置き、ＭＯＳＦＥＴをダイオードが伝導するときはいつでも、すなわちダイオードの伝導と同期にオンにすることによって実現されることが多い。そのような用途において、ＭＯＳＦＥＴは、「同期整流器」と称されることがある。
【００１９】
同期整流器ＭＯＳＦＥＴは、低いオン抵抗とショットキーダイオードよりも低い電圧降下とを有する大きさにすることができるので、ショットキーダイオードが伝導しているとき、電流は、ダイオードからＭＯＳＦＥＴチャネルに分流され、「整流器」中の全体電力消散は減少される。ほとんどのパワーＭＯＳＦＥＴは、寄生ソース−ドレイン間ダイオードを含む。スイッチングレギュレータにおいて、この固有のＰＮダイオードの配向は、ショットキーダイオードと同じ極性、すなわち陰極−陰極、陽極−陽極でなくてはならない。シリコンＰＮダイオードとショットキーダイオードとの並列の組合せは、同期整流器ＭＯＳＦＥＴがオンになる前、「ブレークビフォーメーク（break-before-make）」インタ
ーバルとして知られる短いインターバルの間のみ電流を搬送するため、ダイオード中の平均電力消散は低く、ショットキーダイオードは、全くなくされることが多い。
【００２０】
トランジスタスイッチング事象はレギュレータの振動周期と比較して相対的に速いと仮定して、スイッチング中の電力損失は、無視し得ると考えるか、またはこれに代えて固定電力損失として扱うことができる。全体に、低電圧スイッチングレギュレータにおいて損失される電力は、伝導およびゲート駆動損失を考慮することによって推定することができる。しかしながら、多メガヘルツスイッチング周波数で、スイッチング波形分析は、より重要となり、ＭＯＳＦＥＴのドレイン電圧、ドレイン電流、およびゲート電圧は、時間の関数として分析されなくてはならない。
【００２１】
しかしながら、ショットキーまたはＰＮ接合ダイオードと異なり、同期整流器ＭＯＳＦＥＴは、電流を両方向に流れさせるので、効率を低下させる望ましくない種類の伝導である逆電流が電力消散を増大させ、デバイスに損傷を与えることがあるのを防ぐために、そのゲート信号について正確なタイミングで動作されなくてはならない。スイッチング速度を低下させ、ターンオン遅延を増大させることによって、効率と引換えにＤＣ／ＤＣスイッチングレギュレータにおける向上された頑健性を手に入れることができることが多い。
【００２２】
上述の原理を適用して、現在のインダクタベースのＤＣ／ＤＣスイッチングレギュレータは、広範な回路、インダクタ、およびコンバータトポロジにおいて実現化されている。大まかには、それらは、非絶縁型コンバータと絶縁型コンバータとの、２つの主要なトポロジに分けることができる。
【００２３】
最も一般的な絶縁型コンバータには、フライバックコンバータとフォワードコンバータとが含まれ、変圧器または結合されたインダクタを必要とする。より大電力では、フルブリッジコンバータも用いられる。絶縁型コンバータは、変圧器の一次巻線の二次巻線に対する比率に応じて、入力電圧を昇圧または降圧させることができる。複数の巻線を備えた変圧器は、入力よりも高い電圧と低い電圧との両方を含めて、複数の出力を同時に生み出すことができる。変圧器の不利点は、変圧器は、単一巻線インダクタと比較して大きく、望ましくない漂遊インダクタンスがあることである。
【００２４】
非絶縁型コンバータには、降圧バックコンバータ、昇圧ブーストコンバータ、およびバックブーストコンバータが含まれる。バックおよびブーストコンバータは、特に２．２μＨ以下のインダクタが用いられることがあるメガヘルツ周波数領域において動作するとき、効率的で、大きさが小型である。そのようなトポロジは、コイル当たり単一の調整された出力電力を生じ、出力電圧を調整するように、ＭＯＳＦＥＴスイッチのオン時間を常時調節するために、各出力のための専用の制御ループおよび別個のＰＷＭコントローラを必要とする。
【００２５】
携帯型および電池を電力源とする用途において、同期整流は効率を向上させるために一般的に使用される。同期整流を使用する昇圧ブーストコンバータは、同期ブーストコンバータとして知られる。同期整流を使用する降圧バックコンバータは、同期バックレギュレータとして知られる。
【００２６】
非同期対同期バックコンバータの動作
図１Ａに示されるように、先行技術のバックコンバータ１は、ＰチャネルまたはＮチャネルパワーＭＯＳＦＥＴ２と、インダクタ３と、出力キャパシタ４と、ショットキー整流器ダイオード５と、パルス幅変調（ＰＷＭ）コントローラ６とを含む。インダクタ３、ＭＯＳＦＥＴ２、および整流器５は、この明細書中で「Ｖx」ノード（「Ｌx」ノードと称されることもある）と称される共通ノードを共用し、この共通ノードは、電圧Ｖxを示す。
ダイオード７は、ＭＯＳＦＥＴ２に寄生しており、バックコンバータ１の通常の動作の間じゅう、逆バイアスがかけられ、オフであり続ける。
【００２７】
パワーＭＯＳＦＥＴ２のスイッチング動作を通じて、Ｖxノードは、「レールツーレール（rail-to-rail）」にスイッチングして、ＭＯＳＦＥＴ２がオン（かつ電流ＩL(on)を伝導している）のときのおよそＶbattと、ＭＯＳＦＥＴ２がオフのとき（電流ＩL(off)が整流器ダイオード５を通って再循環するとき）のグランドのわずかに下とを交互に繰返す電位を示す。Ｖxの波形は、図１Ｂのグラフ１０に示されており、グラフ中、ＭＯＳＦＥＴ２が伝導しているときのＶx（曲線１１）は、式（Ｖbatt−Ｉ・ＲDS(on)）によって与えられ、ＭＯＳＦＥＴ２がオフのときのＶx（曲線１４）は、−Ｖfによって与えられる。
【００２８】
持続時間ｔonの後、時間ｔ＝１２で、インダクタ３は、電圧Ｖxを負にし、コンバータ１の設計およびレイアウトによっては、この時点で、Ｖxに、いくらかの電圧オーバーシュートと望ましくない振動またはリンギング１３とが起こることがある。インターバルｔoffの後、時間１５で、ＭＯＳＦＥＴ２はオンになり、ダイオード５が任意の蓄積された電荷から回復した後、Ｖxは、正の遷移１５を示し、このサイクル全体は繰返す。
【００２９】
同期バックコンバータにおいて、整流器ダイオード５は、第２のパワーＭＯＳＦＥＴによって置き換えられる。図２Ａに示されるように、同期バックコンバータ２０は、高位側パワーＭＯＳＦＥＴスイッチ２２と、インダクタ２３と、出力キャパシタ２４と、固有の並列ダイオード２５を備えた低位側同期整流器ＭＯＳＦＥＴ２１とを含む。ＭＯＳＦＥＴ２２および２１のゲートは、ブレークビフォーメーク（ＢＢＭ）回路２７によって駆動され、出力キャパシタ２４の両端間に存在するコンバータの出力からのフィードバック電圧ＶFBに応答してＰＷＭコントローラ２６によって制御される。ＢＢＭ動作は、Ｖbattとグランドとの間のＭＯＳＦＥＴ２１および２２を通した短絡を防ぐために必要とされる。
【００３０】
同期レギュレータ２０におけるＶxの波形は、図２Ｂのグラフ３０に示されており、グラフ中、高位側パワーＭＯＳＦＥＴ２２のスイッチング動作を通じて、Ｖxノードは、レールツーレールにスイッチングして、上記ＭＯＳＦＥＴがオン（かつ電流ＩL(on)を伝導している）のときのおよそＶbattと、ＭＯＳＦＥＴ２２がオフのとき（電流ＩL(off)がＭＯＳＦＥＴ２１を通って再循環するとき）グランドのわずかに下とを交互に繰返す電位を示しす。Ｖxは、グラフ３０中に、ＭＯＳＦＥＴ２２が伝導しているとき（曲線３１）Ｖbatt−Ｉ・ＲDS1(on)に等しいとして示されている。
【００３１】
持続時間ｔonの後、時間ｔ＝３２で、インダクタ２３は、Ｖxを負にし、電圧−Ｖfに落ち着く前に、コンバータ２０の設計およびレイアウトによっては、いくらかの電圧オーバーシュートおよび望ましくない振動またはリンギング３３が起こることがある。（ＢＢＭ回路２７によって決定される）ブレークビフォーメーク時間インターバルｔBBMの後、時間ｔ＝３４で、Ｖxは、同期整流器ＭＯＳＦＥＴ２１を大きさ（−Ｉ・ＲDS2(on)）まで伝導することによって減少されて、ＰＮダイオード２５における消散と比較して、電力損失を減少させる。
【００３２】
高位側ＭＯＳＦＥＴ２２がオンになる少し前、時間ｔ＝３５で、同期整流器ＭＯＳＦＥＴ２１は、オフに遮断され、Ｖxは、ダイオード２５にかかる順電圧降下である−Ｖfに戻る（曲線３６）。インターバルｔoffの後、ＭＯＳＦＥＴ２２はオンになり、ＰＮダイオード２５が任意の電荷蓄積から回復した後、Ｖxは、正の遷移３７を示す。ＰＮダイオード２５の回復によっては、Ｖxは、過電圧スパイク３８を示すことがある。スパイク３８および後続のリンギングに続いて、Ｖxは、（Ｖbatt−Ｉ・ＲDS1(on)）で安定し、このサイクル全体は繰返す。
【００３３】
高位側ＭＯＳＦＥＴ２２は、ＮチャネルまたはＰチャネルＭＯＳＦＥＴであってもよい。接地された同期整流器ＭＯＳＦＥＴ２１は、より便利には、ＮチャネルＭＯＳＦＥＴとして実現化される。コンバータ２２の通常の動作中オフであり、逆バイアスがかけられ続けるダイオード２８は、高位側ＭＯＳＦＥＴ２２に固有のＰＮダイオードである。ダイオード２８は、通常の動作下では伝導しないため、点線で示されている。同期整流器ＭＯＳＦＥＴ２１に固有のダイオード２５は、高位側ＭＯＳＦＥＴ２２がオフのときはいつでも順バイアスがかけられた状態になるが、ＭＯＳＦＥＴ２１がオフのときにのみ相当の電流を搬送する。ショットキーダイオードは、ＭＯＳＦＥＴ２１と並列に、しかし直列インダクタンスで含まれてもよいが、電流を順バイアスがかけられたダイオード２５から分流させるのに十分に早く動作しないことがある。
【００３４】
エネルギが電池または電源からＤＣ／ＤＣコンバータに流れる時間の割合（すなわち高位側ＭＯＳＦＥＴスイッチ２２がオンであり、インダクタ２３が磁化されている時間の割合）をコンバータのデューティファクタＤと定義する場合、コンバータの出力電圧の入力電圧に対する比率は、デューディファクタに比例し、すなわち
【００３５】
【数１】
2010525786.tif 000003
【００３６】
である。
この方程式は、広範な変換比率を説明するが、バックコンバータは、超高速のデバイスおよび回路応答時間を必要とせずには、ゼロまたは１（unity）の電圧比率に滑らかに近づくことはできない。こういった要素を考慮して、バックコンバータのデューティファクタは、実際には５％から９５％の範囲に制限されている。
【発明の概要】
【発明が解決しようとする課題】
【００３７】
強制ダイオード回復動作および影響
ダイオードの回復は、スイッチングレギュレータにおける電力損失および電気的ノイズの主要な原因である。図２Ｂのグラフ３０において、高いｄＶ／ｄｔ電圧過渡状態３７および電圧オーバーシュート３８は、ダイオード２５にある蓄積された電荷のために起こる。この現象は、図２Ｃのグラフ４０中によりうまく説明されており、グラフ中、整流器電流Ｉrectおよび電圧Ｖxは、時間に対してプロットされている。時間ｔ1の前に、挿入図４１に示されるように、高位側ＭＯＳＦＥＴ２２は、オフであり、低位側同期整流器ＭＯＳＦＥＴ２１はオンであり、インダクタ２３を流れる電流ＩLと同じ電流Ｉrectを搬送しており、すなわちＩrect＝ＩL（曲線５０）である。このインターバル中、Ｖx（同期整流器ＭＯＳＦＥＴ２１にかかる電圧）は、Ｉrect・ＲDS2(on)に等しい（曲線６０）。
【００３８】
時間ｔ１でＭＯＳＦＥＴ２１はオフになり、ＰＮ接合ダイオード２５は、単独でインダクタ電流ＩLを搬送しなくてはならない。結果として、Ｖxは、絶対的大きさが−Ｖfまで増大する（曲線６１）。このブレークビフォーメークインターバル中、電荷はＰＮ接合ダイオード２５に蓄積される。挿入図４２に示されるこの状態は、高位側ＭＯＳＦＥＴ２２が再びオンになる時間ｔ2まで持続する。
【００３９】
挿入図４３に示されるように、ＭＯＳＦＥＴ２２は、オンになる瞬間、大きなドレイン電圧および小さなゲート電圧でバイアスがかけられて、制御された電流源としてその飽和領域で動作して、電流が増加する。ＭＯＳＦＥＴ２２中の電流が増加するにつれ、それは、インダクタ２３に電流のますますの割合を供給して、Ｉrect電流における線形降下（曲
線５１）からもわかるように整流器ダイオード２５中の電流負荷を減らす。この増加中、順バイアスがかけられたダイオード２５にかかる電圧の絶対値は、量ΔＶxだけ徐々に減るが（曲線６２）、ダイオード２５は、逆バイアスがかけられたままであり、Ｖxは依然としてグランド未満である。
【００４０】
ＰＮダイオード２５に電荷が存在しない場合、電流Ｉrectがゼロに達する時間ｔ2で、ダイオード２５はオフになり、Ｉrectは決して負にならないであろう。しかし、ＰＮダイオード２５にある蓄積された電荷のため、ダイオード２５における電流傾斜（曲線５１）は極性を反転させ、実際に負となり、電流はダイオード２５の陰極に流れ込む。ダイオード中の電荷が空乏化し、再結合するにつれて、ダイオード２５にかかる電圧はゼロに近づく（曲線６３）。
【００４１】
時間ｔ6で、整流器ダイオード２５にかかる電圧は、極性を反転させ、ダイオード逆回復電流は、そのピークに達する（点５２）。次にＶxは、挿入図４４に概略的に表わされるようにオン状態抵抗ＲDS1(on)で完全オン状態になるまでバイアスをかけられているようになった高位側ＭＯＳＦＥＴ２２によって電力を供給されて、高いｄＶ／ｄｔスルーレートで急速に上昇する（曲線６４）。このインターバル中、高位側ＭＯＳＦＥＴ２２は、インダクタ２３を通る電流とダイオード２５中の逆回復電流との両方を供給しなくてはならない。ダイオード２５中の逆電流は、ダイオードが逆バイアスがかけられており論理上はオフであるべきであるにもかかわらず、電流がＰＮ接合ダイオードの陰極に流れ込んでいることを意味する。逆バイアスをかけられながらも一時的に負電流を伝導することによって（曲線５３）、ダイオード２５は、インターバルΔｔrr＝ｔ9−ｔ6中に、
【００４２】
【数２】
2010525786.tif 000004
【００４３】
によって与えられるエネルギロスＥrrを生じる。
Ｅrrは相当なものであり得る。１Ａ以上の逆電流が、４Ｗを超える瞬時の電力（Ｉrr(peak)・Ｖbatt）損失をともなって起こることがある。この逆電流は、Ｖbattに接続された高位側ＭＯＳＦＥＴ２２を通して供給されるため、エネルギ損失は、貫流電流損失に類似し、三角近似を用いて、（２Ｗ）・Δｔrr／Ｔの平均電力損失を与える。
【００４４】
さらに、曲線６３の領域における高いｄＶ／ｄｔのため、Ｖxは電池入力電圧Ｖbattをオーバーシュートする。このオーバーシュートの原因は、図２Ｄの等価な回路１００に概略的に表わされており、図中、電池は、電圧源１０１によって、インダクタは、電流源１０３によって、充電された出力キャパシタは、電圧源１０４によって、ドレイン電流Ｉ1を備えた高位側ＭＯＳＦＥＴは、制御された電流源１０２によって、回復ダイオード１０５は、接合容量１０７によって、少数キャリア拡散容量は、ＰＮ接合ダイオード１０６によって表わされている。
【００４５】
挿入図１０８は、高位側ＭＯＳＦＥＴ１０２のドレイン電圧ＶDS1に関するＩ1の経時的な変化を描き、ＶDS1＝（Ｖbatt−Ｖx）である。たとえば、時間ｔ2で、高位側ＭＯＳＦＥＴはオフであり、電流Ｉ1はゼロである。その飽和領域で動作している高位側ＭＯＳＦＥＴのゲート電圧が大きさをＶG（ｔ3）からＶG（ｔ7）まで増大させるにつれて（波括弧１０９）、電流Ｉ1の大きさは、ドレイン電圧ＶDS1のさほど大きな変化なしに増大する。たとえば、時間ｔ6で、Ｖx＝０であり、ドレイン電圧は、電圧ＶDS1＝Ｖbattを有する（点１１２）。この時間周期中の電圧はほとんど一定である。なぜなら、ダイオード１０５は、依然として蓄積された電荷を含み、Ｖxを変化させないためである。しかしながら、
時間ｔ7を超えると、ダイオードは、「レッツゴー（“let's go”）」し、電圧は急速に変化する（曲線１１１）。
【００４６】
再び図２Ｃを参照して、時間ｔ8で、電圧オーバーシュートは、ピーク電圧Ｖpeakに達することがある（点６５）。Ｖpeakの大きさがＶbattよりも６００ｍＶ以上大きい場合、それは、瞬間的に高位側ダイオード２８に順バイアスをかけて、電荷を蓄積し、ノイズおよび一層の振動を引起す（曲線６６）。
【００４７】
最後に、時間ｔ9で、図２Ｃ中の挿入図６７に示されるように、Ｖx電圧は、Ｖbattで安定化し（曲線６７）、整流器電圧Ｉrectはゼロであり（曲線５４）、ダイオード２５の逆回復は完了する。再び図２Ｄの挿入図１０８を参照して、点１１３で、高位側ＭＯＳＦＥＴ１０２のゲートは、バイアスＶG（ｔ8）に達し、ＭＯＳＦＥＴ１０２は、その線形領域に入り（曲線１１０）、制御された電流源として挙動しなくなる。線形領域１１０において、ドレイン電流Ｉ1およびドレイン電圧ＶDS1は、実質的に変化しない。
【００４８】
結論として、ダイオード回復は、同期バックコンバータにおいて、高位側と低位側との両方のＭＯＳＦＥＴが瞬間的にオフであるブレークビフォーメーク動作の結果として起こる。ダイオードに蓄積された電荷は、電池入力とグランドとの間、すなわちコンバータの電力入力にわたる電流スパイクを招く。それは電力消散の増大、効率の低下、高いｄＶ／ｄｔスルーレート、電圧オーバーシュート、ノイズ、ならびに望ましくないリンギングおよび振動も引起す。そのような振動は、スイッチングレギュレータの最大動作周波数を制限することもある。
【００４９】
ゲート駆動損失
バックコンバータにおける別の電力損失の原因は、ＭＯＳＦＥＴのゲート容量の充電および放電から生じる。ゲート駆動損失の原因は、図３Ａのバックコンバータ１２０に概略的に表わされており、図中、ＰチャネルＭＯＳＦＥＴ１２２は、ドレイン−ゲート容量ＣDG（キャパシタ１２６）と、ゲート−ソース容量ＣGS（キャパシタ１２８）と、ドレイン−ソース容量ＣDS（キャパシタ１２７）とを含む。ＭＯＳＦＥＴ１２２をオンおよびオフにするために、ゲート駆動１２５は、過渡ゲート駆動電流ｉG（ｔ）を供給して、ＣDGキャパシタ１２６およびＣGSキャパシタ１２８に接続されたゲートを所望の周波数で充電および放電しなくてはならない。示されたＭＯＳＦＥＴのキャパシタのすべては、電圧可変である。
【００５０】
ドレイン−ゲートキャパシタ１２６の大きさは、その小さな信号等価値よりも、実際の動作において大きく現われるため、特に重要である。この、バイポーラ増幅器における「ミラー」効果として元々知られている、入力容量に対する増幅効果は、コンバータ１２０における電圧利得の結果である。この電圧利得Ａv（ｔ）は、ＭＯＳＦＥＴ１２２が飽和され、プログラム可能な電流源のように挙動するとき、動作状態中におこる。ＣDG入力容量は、この利得に比例してスケーリングされ、この利得は、スイッチング過渡状態中変化する。
【００５１】
ＭＯＳＦＥＴ１２２中の寄生容量は、ゲート駆動およびスイッチング損失を上昇させるが、ＭＯＳＦＥＴの容量を駆動するのに必要な電力は、ＭＯＳＦＥＴ自体でではなく、ゲート駆動１２５で表わされ、電池入力源Ｖbattによって供給されなくてはならない。高位側ＭＯＳＦＥＴを共通ソース構成のＰチャネルデバイスからソースフォロワＮチャネルデバイスに代えても、ミラーフィードバック効果はなくならない。
【００５２】
図３Ｂのバックコンバータ１４０において、たとえば、高位側ＮチャネルＭＯＳＦＥＴ１４２は、ドレイン−ゲート容量ＣDG（キャパシタ１４６）と、ゲート−ソース容量ＣGS
（キャパシタ１４８）と、ドレイン−ソース容量ＣDS（キャパシタ１４７）とを含む。ＭＯＳＦＥＴ１４２をオンおよびオフにするために、ソースを基準とするゲート駆動１４５は、過渡ゲート駆動電流ｉG（ｔ）を供給して、ゲート接続されたＣDGおよびＣGS（キャパシタ１４６および１４８）を所望の周波数で充電および放電しなくてはならない。示されたＭＯＳＦＥＴのキャパシタのすべては、電圧可変である。
【００５３】
ＮチャネルＭＯＳＦＥＴ１４２のドレインは、固定電位Ｖbattでバイアスがかけられているが、ゲート駆動１４５は、ゲート電位ＶGがスイッチング過渡状態中ドレイン電位ＶDに対して変化するように、電圧Ｖxとともに浮動しなくてはならない。結果として、入力容量の大きさは、依然としてミラー効果によって増幅され、ゲート駆動１４５によって駆動されなくてはならない。過剰容量を駆動するのに必要な電力は、ブートストラップキャパシタ１４９から供給され、このブートストラップキャパシタは、最終的に、Ｖxがグランドにあるときはいつでも、Ｖbattから、順バイアスをかけられたブートストラップダイオード１５０を通して供給される。
【００５４】
したがって、ゲート駆動損失は、デバイスがＮチャネルソースフォロワデバイスであるかまたはＰチャネル共通ソース構成のデバイスであるかにかかわらず、バックコンバータ中の高位側ＭＯＳＦＥＴを駆動すると起こる。電圧可変キャパシタにおける電圧損失を計算するのではなく、パワーＭＯＳＦＥＴのゲート駆動要求のより正確な測定は、図３Ｃに示されるゲート電荷曲線１６０である。このグラフには、ＭＯＳＦＥＴのゲート−ソース電圧ＶGSのその電荷までゲートを駆動するのに必要とされる全ゲート電荷ＱGに対するプロットが示されている。変化するバイアス状態と、前述のミラー効果と、非線形容量とを考慮すると、ゲート駆動損失を決定する際、ゲート電荷測定方法は、容量計算よりも有用である。
【００５５】
ゲート電荷曲線は、そのゲートが一定電流源ＩGによって駆動されるパワーＭＯＳＦＥＴを用いて生じたものである。ゲート−ドレインフィードバックの効果を適正にモデル化するように、ＭＯＳＦＥＴは、Ｖbattから電力を供給される抵抗器または電流源を含む負荷を駆動する。デバイスは、オフのＭＯＳＦＥＴおよび開始時間でゼロのゲートバイアス（点１６１）から始めるが、電流源をオンにスイッチングして、ＭＯＳＦＥＴのゲートを駆動することによって特徴付けられる。ゲートＶGS電圧がそのしきい値まで、そしてしきい値を超えて上昇するとき、ＶGS(on)で、トランジスタは、負荷電流を搬送するのに適正な相互コンダクタンスを有し、ドレイン電圧は降下し始める（曲線１６３）。
【００５６】
ｄＶDS／ｄｔ遷移中、ゲート−ドレイン容量ＣDGは、ドレイン端子およびゲート端子から来る等しくかつ対抗する電荷によって充電されなくてはならない。一定のゲート電流がＣGDを充電しているため、ゲート−ソースキャパシタＣGSを充電するための電荷は残されておらず、結果として、ゲート電位は一定となる（曲線１６４）。ゲート電圧におけるこの平坦域は、電荷の中性を満たすために必要な電荷を表わし、ドレイン−ゲートフィードバック、すなわちミラー効果を過渡状態全体にわたって定量的に測定する。一旦ドレイン電圧がやや一定の値まで降下すると、ＭＯＳＦＥＴは、ＶDS＝ＩD・ＲDS1であるその線形領域に入り、ゲート電圧ＶGSは、その上向きの遷移を再開する。
【００５７】
測定におけるゲート電流は、一定の大きさＩGであるため、グラフ１６０の横座標は、時間「ｔ」からゲート電荷ＱGへ、線形関係ＱG＝ＩG・ｔによって変えることができる。すると、グラフ１６０に示されるように、ドレイン電荷ＶDS（ｔ）およびゲート電荷ＶGS（ｔ）は、ゲート電荷に対してプロットすることができる。示されるように、ゲートを特定のゲート電圧１６２およびドレイン電圧１６５まで駆動するのに必要とされる特有かつ特定の量のゲート電荷ＱGがある。電荷は保存されるため、グラフの形状は、測定が行なわれた速度に依存しない。ＩGが増大される場合、時間ｔは、比例して減少され、グラフ
１６０は変わらないままである。
【００５８】
【数３】
2010525786.tif 000005
【００５９】
本質的に、グラフ１６０中のΔＱDG平坦域（曲線１６４）は、大規模ＭＯＳＦＥＴスイッチング過渡状態において測定される入力容量への小信号ミラーフィードバック効果を表わし、過渡状態において失われる全エネルギを正確に説明する。たとえスイッチング中に電圧源が用いられてゲートに電力を供給しても、エネルギおよび電力損失は同じままである。ΔＱDGを引起しているドレイン電圧遷移を最小化することによってのみ、この損失を任意の所与のパワーＭＯＳＦＥＴにおいて減少させることができる。残念ながら、ＶbattはＤＣ／ＤＣコンバータへの入力であるため、ゲート駆動損失を制御する変数として利用可能でない。
【００６０】
実際の電力損失は、スイッチング損失のインターバルの、全体周期に対する相対的関係による。しかしながら、一次損失は、
【００６１】
【数４】
2010525786.tif 000006
【００６２】
によって与えられるように、Ｉ2・ＲDS伝導損失とＱG・ＶGゲート駆動損失とを含む。
ＤＣ／ＤＣコンバータにおいて、デューティファクタＤは、フィードバックによって制御されて、出力の入力に対する固定された変換比率を維持する。固定された電圧入力電圧、出力電圧、および負荷電流のために、周波数のみがこれらの２つの損失構成要素の重み付けを決定する。低い周波数では、ゲート駆動損失が主体をなす。高い周波数では、スイッチング損失が主体をなす。
【００６３】
【数５】
2010525786.tif 000007
【００６４】
オン抵抗とゲート電荷とのトレードオフは、それらの積ＱG・ＲDSで説明され、グラフ１６０中に点線の曲線によって示される。両方の項は損失に寄与するため、積ＱG・ＲDSの最小化は、最大コンバータ効率と最小電力損失とを表わす。領域１７４において、積ＱG・ＲDSは、オン抵抗１７１が降下しているため減少する。領域１７６において、積ＱG・ＲDSは、ＱGが増大しているため増大する。間に、ＱG・ＲDSの積が最小化される最適バイアス状態１７５が存在する。現実のコンバータにおいて、ＶGSは、ＶGSが電池入力電圧とともに変化するためこの最適状態に維持することができない。本質的に、積ＱG・ＲGSは、所与の技術およびデバイス設計の性能指数である。
【００６５】
デバイスおよびプロセスを再設計することなしに、その動作においてゲートドライブ損失を減少させる唯一の手段は、デバイス動作中の最大ＶDSを制限することである。残念ながら、バックコンバータおよび同期バックコンバータは、スイッチング中、高位側ＭＯＳＦＥＴに全電池入力電圧Ｖbattをかけて、ΔＱDGおよび関連するゲート駆動損失を最大化する。
【００６６】
対照的に、同期整流器ＭＯＳＦＥＴは、伝導状態と非伝導状態との間でさほど大きなドレインバイアスで変化せず、そのため、そのゲート駆動損失は、ミラー効果および過剰なΔＱDG平坦域によって悪化されない。
【００６７】
バックコンバータに関する問題
上記に示されるように、バックコンバータは、その整流器における電力消散のため低効率および過度の加熱を示す。ショットキーダイオードは、過度のリークと熱暴走の危険性とがある。同期整流は、従来の非同期バックコンバータにおける整流器伝導損失および過熱問題をなくすが、バックコンバータのすべての問題をなくすことはできない。
【００６８】
たとえば、高位側および低位側パワーＭＯＳＦＥＴにおける貫流伝導を防ぐために必要とされるブレークビォーメーク動作は、両方のデバイスが瞬間的にオフであるデットタイムを必要とする。そのインターバル中、同期整流器ＭＯＳＦＥＴと並列のＰＮダイオードは、全インダクタ電流を搬送しなくてはならず、その際、電荷を蓄積する。この蓄積された電荷は、コンバータの入力にわたる電流経路を引起す強制ダイオード回復を招き、高いｄＶ／ｄｔスルーレート、電圧オーバーシュート、振動、およびノイズを引起す−非同期バックコンバータにおけるのと同様である。
【００６９】
その上ダイオードをなくすという選択肢はない。図４Ａの回路２００は、固有の並列ダイオード２０５を備えた高位側ＭＯＳＦＥＴ２０２と、インダクタ２０３と出力キャパシタ２０４とを含み、整流器ダイオードが取除かれたバックコンバータを説明する。バック
または同期バックコンバータとは異なり、ノードＶXとグランドとの間にダイオードは存在しない。回路２００の動作の結果得られるスイッチング波形は、図４Ｂのグラフ２１０に示されており、グラフ中、一旦ＭＯＳＦＥＴ２０２がオンになると、ドレインおよびインダクタ電流は線形に傾斜し２１１、その一方でＭＯＳＦＥＴ２０２にかかる電圧は、ＩL(t9)・ＲDS(ON)のみであって、曲線２１５によって示されるようにＶx≒Ｖbattを意味する。
【００７０】
時間ｔ1で、ＭＯＳＦＥＴ２０２がオフになると、Ｖxは直ちに、一定のインダクタ電流（点２１２）を維持するために、負に向かう電圧過渡状態（曲線２１６）を示す。整流器がないので、ノードＶxでの電圧は、オフ状態のＭＯＳＦＥＴ２０２にかかるＶDS1がダイオード２０５のなだれ降伏ＢＶDSS1を超えて、ダイオードを降伏させるまで、限度なしに負になりグランド未満になる。負Ｖx電圧は、オーバーシュートし、電圧Ｖx＝（Ｖbatt−ＢＶDSS1）で落ち着くまで、わずかにリンギングする（曲線２１７）。ＭＯＳＦＥＴ２０２が脆弱である、すなわち頑健でない場合、このＭＯＳＦＥＴは直ちにスナップバックＩ−Ｖ特性を示し、自己破壊するであろう。ＭＯＳＦＥＴ２０２が頑健である場合、このＭＯＳＦＥＴは、ＭＯＳＦＥＴ２０２が伝導をやめる時間ｔ2で電流がゼロまで減少する（曲線２１３）まで、降伏電圧ＢＶDSS１を維持する。そのとき、インダクタ２０３は、電流源ではなくワイヤのように挙動し、Ｖxは、曲線２１９によって示されるように点２１８からキャパシタ電圧Ｖoutまで跳ね上がる。
【００７１】
そのようなデバイスは、耐久型パワーＭＯＳＦＥＴと称される。耐久型ＭＯＳＦＥＴは、このＭＯＳＦＥＴ中のシリコン半導体または伝導体材料が過度な加熱により溶けるまえにこのＭＯＳＦＥＴが吸収することができるエネルギＥjの大きさによって評価される。熱不良は、耐久性の不良とはみなされない。このようなパワーデバイス動作は、非クランプ誘導スイッチングまたはＵＩＳとして知られており、自動車用途で用いられる多くのソレノイドおよびモータ駆動装置において一般的である。エネルギはインダクタ２０３からダイオード２０５にダンプされるので、ＵＩＳ動作は、エネルギ効率が非常に悪い。よって整流器ダイオードをバックコンバータから取除くことは、実行可能な選択肢ではない。
【００７２】
残念ながら、整流器ダイオードを中に残すことは、特に、整流器ダイオードがインダクタ電流を断続化させる軽負荷状態下において、問題も引起す。この現象は、図５Ａのグラフ２２５に示されている。高電流ＩL（high)で動作しているバックコンバータについて、インダクタ電流は、どちらもゼロをかなり上回る最大電流（点２２７）および最小値（点２２６）に達する連続した上向きおよび下向きの傾斜で交互に繰返す。より低いインダクタ電流ＩL(mid)で、ピーク電流（点２２９）は、ゼロをかなり上回るが、最小値（点２２８）はゼロに近づく。
【００７３】
この最小値未満のいかなるインダクタ電流ＩLも、インダクタ電流を不連続化させる。そのような場合、インダクタ電流は、正のピーク電流（点２３１）を有するが、点２３０および２３２でゼロに切捨てられた最小値を有し、ダイオード伝導時間は、全周期Ｔのうちわずかな割合に制限され、本質的に、ＭＯＳＦＥＴ２３６のオフタイムとは異なる周波数およびデューティファクタで伝導するようになる。不連続な伝導は、コンバータの出力におけるリップルおよびノイズを増大させる。
【００７４】
図５Ｂの回路２３５など、軽負荷で動作している同期バックコンバータにおいて、電流がゼロに達しＩLが極性を反転する前に低位側ＭＯＳＦＥＴ２３７をオフにすることにも注意が払われなくてはならない。同期整流器ＭＯＳＦＥＴがあまりにも長くオンのままである場合、インダクタ電流は、曲線２３３によって示されるように方向を反転させる。電流反転は、インダクタ２３９中の電流が負荷２４２からレギュレータ中に逆流して、エネルギを負荷２４１および出力キャパシタ２４０からコンバータ回路中に間違った方向に移
動させ、その間、効率は悪化する。
【００７５】
したがって回路２３５は、振動し、電流ＩL(forward)がサイクルの一部で流れ、ＩL(reverse）が残りの間流れる。電気的負荷２４１の中にはＡＣ状態下で適切に動作しないものもある。しかし、同期整流器ＭＯＳＦＥＴ２３７の検出および遮断には、Ｖx上のノイズのため、かつインダクタ２３９中の大きさの小さい電流を正確に測定する簡単な方法がないため、問題がある。ＭＯＳＦＥＴ２３７があまりにも遅くオフに遮断される場合、インダクタ電流は反転し、エネルギが失われる。それがあまりに早くオフに遮断された場合、ダイオード２３８は、より長い時間電流を搬送しなければならず、より多くの電荷を蓄積する。それは、同期整流器がオフに遮断されるときに振動を示して、効率を低下させ、ノイズを発生する。
【００７６】
そのうえ、非常に軽い負荷で、高位側ＭＯＳＦＥＴのオン時間は、コンバータ全体がインダクタ電流がほとんど流れない、すなわちオフに近い状態で可変周波数で動作せざるを得ないほど短くなる。ほとんどオフであることにより、負荷電流の突然の変化に対応することが困難になり、特に軽負荷動作において過渡調整の不良を招く恐れがある。
【００７７】
概要
先行技術のバックおよび同期バックスイッチングレギュレータは、どちらも、その回路トポロジに固有の、かつ効率、ノイズ、安定性などに悪影響を与える数多くの制限がある。整流器スイッチングおよび伝導損失、貫流伝導、蓄積電荷およびダイオード回復、高いｄＶ／ｄｔおよび電圧オーバーシュート、高いゲート駆動損失、電流反転などの問題を改善するまたはなくす代替的な降圧トポロジが必要とされている。
【課題を解決するための手段】
【００７８】
発明の簡単な概要
この発明に従ったＤＣ／ＤＣコンバータは、還流降圧コンバータと称されることがある。このコンバータは、高位側ＭＯＳＦＥＴと、インダクタと、出力キャパシタとを含み、これらはすべて入力端子と供給電圧端子との間で直列に接続されている。還流ダイオードと還流ＭＯＳＦＥＴとを含む還流クランプは、インダクタと並列に接続されている。還流ＭＯＳＦＥＴは、その陽極がインダクタと出力キャパシタとの間にあるノードに結合され、その陰極がこのノードに結合された状態で接続されている。ブレークビフォーメーク（ＢＢＭ）回路は、高位側および還流ＭＯＳＦＥＴのゲートをそれぞれ駆動するように接続されており、パルス幅調整回路は、ＢＢＭ回路を駆動するように接続されている。コンバータの出力端子は、インダクタと出力キャパシタとの間のノードに結合されている。負荷は、コンバータの出力端子から供給される。典型的に、フィードバック回路は、パルス幅調整回路の出力端子と入力端子との間に接続されている。任意選択的に、クランプダイオードは、供給電圧端子と、高位側ＭＯＳＦＥＴとインダクタとの間にあるノードとの間に接続されてもよい。クランプダイオードは、その陽極が供給電圧端子に接続されており、その陰極が高位側ＭＯＳＦＥＴとインダクタとの間にあるノードに接続されている。多くの実施例において、供給電圧端子は、グランドでバイアスがかけられている。グランドは、実際のグランドまたは任意のほかの電圧であり得る回路グランドであり、Ｖbattとグランドとの間の電位差は、入力ＤＣ電圧を表わす。
【００７９】
この発明のコンバータは、以下のように動作する。動作の第１の段階において、高位側ＭＯＳＦＥＴは、オンであり、入力端子からの電流をインダクタに伝導し、還流ＭＯＳＦＥＴは、オフであり、還流ダイオードは、電流が還流クランプを通って流れないように逆バイアスがかけられている。第１の段階中、インダクタは、磁化される。動作の第２の段階において、高位側ＭＯＳＦＥＴは、オフにされ、電流は、還流ダイオードを通って循環し始め、その結果、インダクタの入力端子での電圧は、コンバータの出力電圧を順バイア
スがかけられたダイオードの１降下分下回るのと等しいレベルまで降下する。第２の段階は、第１のブレークビフォーメーク（ＢＢＭ）インターバルと称されてもよい。なぜならば、高位側ＭＯＳＦＥＴは、オフにされているが、還流ＭＯＳＦＥＴは、まだオンにされていないためである。動作の第３の段階において、還流ＭＯＳＦＥＴは、オンになり、還流ダイオードから電流を分流させて、インダクタにかかる電圧降下を還流ＭＯＳＦＥＴのオン抵抗と還流ＭＯＳＦＥＴを通る電流との数学的積まで減少させる。この電圧積は、典型的に、非常に小さいため、第３の段階中、インダクタの入力端子での電圧は、コンバータの入力電圧にほぼ等しい。動作の第４の段階において、還流ＭＯＳＦＥＴは、再びオフにされ、インダクタの入力端子での電圧は、コンバータの出力電圧を順バイアスがかけられたダイオードの１降下分下回るのと等しいレベルにまで上昇する。第４の段階は、第２のブレークビフォーメーク（ＢＢＭ）インターバルと称されてもよい。なぜならば、還流ＭＯＳＦＥＴはオフにされているが、高位側ＭＯＳＦＥＴは、まだ再びオンにされていないためである。インダクタの入力端子での電圧は、第２、第３、および第４の段階中コンバータの出力電圧に近いため、これらの段階中、比較的小さな電流が負荷まで流れる。第４の段階後、高位側ＭＯＳＦＥＴは、再びオンにされ、このサイクルは繰返される。
【発明の効果】
【００８０】
この発明の還流降圧コンバータの利点は、数多くある。たとえば、従来のバックまたは同期バックコンバータよりも、このコンバータは、ダイオード回復が穏やかで、電圧オーバーシュートおよびノイズが少ない。還流ダイオードに供給されるダイオード回復電流は、グランドまで流れないが、代わりに、出力キャパシタおよび負荷まで流れる。よって、還流降圧コンバータにおいて、ダイオード回復電流までもがエネルギを負荷に供給することによって、コンバータ効率が向上される。還流降圧コンバータは、軽負荷動作中、特有の利点も提供する。この状態において、出力電圧を目標値に維持するには少なすぎる電流を負荷が引き込んでいるとき、還流降圧コンバータは、高位側ＭＯＳＦＥＴがオフのままであり、インダクタが負荷または出力キャパシタ中の電流の極性に影響を与えることなく還流クランプ中で電流を再循環し続ける状態で、延長された持続時間動作することができる。インダクタ電流を平均負荷電流よりも大きく維持することによって、負荷過渡状態中の調整が相当向上する。
【００８１】
図面中のいくつかの図の簡単な説明
【図面の簡単な説明】
【００８２】
【図１Ａ】従来先行技術バックスイッチングレギュレータ（Ａ）の概略的な回路図である。
【図１Ｂ】バックスイッチングレギュレータにおけるスイッチング波形を示すグラフである。
【図２Ａ】従来先行技術同期バックスイッチングレギュレータの回路図である。
【図２Ｂ】同期バックスイッチングレギュレータのスイッチング波形を示すグラフである。
【図２Ｃ】ダイオード強制逆回復波形中の波形を示すグラフである。
【図２Ｄ】強制ダイオード回復状態の等価な回路図である。
【図３Ａ】共通ソース構成のパワーＭＯＳＦＥＴにおけるゲート駆動関連のスイッチング損失に寄与する構成要素を示す回路図である。
【図３Ｂ】ソースフォロア構成のパワーＭＯＳＦＥＴにおけるゲート駆動関連のスイッチング損失に寄与する構成要素を示す回路図である。
【図３Ｃ】ＶGSおよびＶDSをゲート電荷の関数として示すグラフである。
【図３Ｄ】オン抵抗とゲート電荷との間のトレードオフを示すグラフである。
【図４Ａ】整流器のないバックコンバータにおける非クランプ誘導スイッチングを示す回路図である。
【図４Ｂ】図４Ａのバックコンバータにおける波形を示すグラフである。
【図５Ａ】軽負荷動作中のバックコンバータにおける不連続な伝導を示すグラフである。
【図５Ｂ】同期バックコンバータにおける電流反転を示す回路図である。
【図６】この発明に従った還流降圧コンバータの回路図である。
【図７Ａ】還流降圧コンバータの動作モードを説明する回路図であり、磁化されているインダクタが含まれている。
【図７Ｂ】還流降圧コンバータの動作モードを説明する回路図であり、還流している整流器ダイオードが含まれている。
【図７Ｃ】還流降圧コンバータの動作モードを説明する回路図であり、還流しているＭＯＳＦＥＴが含まれている。
【図７Ｄ】還流降圧コンバータの動作モードを説明する回路図であり、還流している整流器ダイオードが含まれている。
【図８Ａ】還流降圧コンバータの波形を示すグラフであり、インダクタノードでの電圧Ｖxが含まれている。
【図８Ｂ】還流降圧コンバータの波形を示す図であり、インダクタ電流ＩLが含まれている。
【図８Ｃ】還流降圧コンバータの波形を示す図であり、高位側ＭＯＳＦＥＴと還流クランプとの間の電流「引渡し（hand-off）」が含まれている。
【図８Ｄ】還流降圧コンバータの波形を示すグラフであり、インダクタにかかる電圧ＶLが含まれている。
【図９Ａ】還流降圧コンバータにおける強制ダイオード回復中の電流および電圧波形を重ね合わせて示す図である。
【図９Ｂ】従来のバックコンバータの等価な回路図である。
【図９Ｃ】還流降圧コンバータの等価な回路図である。
【図１０Ａ】従来のバックおよび還流降圧コンバータにおけるゲート電荷の関数としてゲート電圧とドレイン電圧との間の比較を示すグラフである。
【図１０Ｂ】従来のバックおよび還流降圧コンバータにおけるオン抵抗／ゲート電荷トレードオフのグラフである。
【図１１Ａ】軽負荷状態下の還流降圧コンバータの等価な回路図である。
【図１１Ｂ】軽負荷動作中の還流降圧コンバータにおける電圧および電流波形を示すグラフである。
【図１２Ａ】Ｐチャネル高位側ＭＯＳＦＥＴとＰチャネル還流ＭＯＳＦＥＴを有する還流降圧コンバータの回路図である。
【図１２Ｂ】Ｎチャネル高位側ＭＯＳＦＥＴフォロアとＰチャネル還流ＭＯＳＦＥＴとを有する還流降圧コンバータの回路図である。
【図１２Ｃ】Ｐチャネル高位側およびＮチャネル還流ＭＯＳＦＥＴを有し、固定レール駆動を備えた還流降圧コンバータの回路図である。
【図１２Ｄ】Ｐチャネル高位側およびＮチャネル還流ＭＯＳＦＥＴを有し、電荷ポンプ浮動駆動を備えた還流降圧コンバータの回路図である。
【発明を実施するための形態】
【００８３】
発明の詳細な説明
図６には、この発明に従って作られた還流降圧コンバータおよびスイッチング電圧レギュレータの１つの実施例が示されている。示されるように、コンバータ２５０は、高位側パワーＭＯＳＦＥＴ２５１と、インダクタ２５２と、出力キャパシタ２５３と、ダイオード２５８および還流パワーＭＯＳＦＥＴ２５７を含む還流クランプ２５６と、ブレークビフォーメーク（ＢＢＭ）回路２６１と、パルス幅変調（ＰＷＭ）コントローラ２６０とを含む。コンバータ２５０の出力端子からのフィードバックＶFBを用いて、ＰＷＭコントローラ２６０の動作は、ＭＯＳＦＥＴ２５１および２５７のオン時間を制御して、指定され
た出力電圧ＶOUTを調整する。ＤＣ／ＤＣコンバータのためのフィードバック回路は、この技術分野において周知であり、たとえば、各々２００７年８月８日に出願され、この明細書中にその全体が引用により援用される「ダウン誘導スイッチングプリレギュレータおよび容量スイッチングポストコンバータを含む高効率ＤＣ／ＤＣ電圧コンバータ」と題される、出願番号第１１／８９０，８１８号および「アップ誘導スイッチングプリレギュレータおよび容量スイッチングポストコンバータを含む高効率ＤＣ／ＤＣ電圧コンバータ」と題される出願番号第１１／８９０，９５６号に説明されている。
【００８４】
出力電圧ＶOUTは、指定された入力電圧、負荷電流、および温度の範囲にわたって調整される。これに関して、コンバータ２５０は、スイッチング電圧レギュレータである。すべてのスイッチング電圧レギュレータも、（逆は必ずしも真ではないが）電圧コンバータとして考えられてもよい。スイッチングレギュレータとスイッチングコンバータを区別するための努力は行なわれないであろう。
【００８５】
コンバータ２５０において、高位側ＭＯＳＦＥＴ２５１は、ＰチャネルまたはＮチャネルＭＯＳＦＥＴであってもよく、ＢＢＭ回路２６１によってゲート駆動回路が適切に変化する。ダイオード２５５は、任意選択のものであり、その陰極が正入力Ｖbattに接続されているのであれば、ＭＯＳＦＥＴ２５１に固有であってもよい。したがって、ダイオード２５３は、コンバータ２５０の通常の動作中反転されたままである。
【００８６】
還流ＭＯＳＦＥＴ２５７は、ＰチャネルまたはＮチャネルＭＯＳＦＥＴであってもよく、ＢＢＭ回路２６１によってゲート駆動回路が適切に変化する。好ましい実施例において、還流ダイオード２５８は、その陽極が出力ＶOUTに接続されているのであれば存在し、還流ＭＯＳＦＥＴ２５７と並列である。ダイオード２５８は、ＭＯＳＦＥＴ２５１に固有であってもよい。それらはともに、その伝導時、電流Ｉfwを搬送する還流クランプ２５６を構成する。
【００８７】
コンバータ２５０の通常の動作中、還流ダイオード２５８は、高位側ＭＯＳＦＥＴ２５１の伝導状態に応じて、逆バイアスがかけられた状態と順バイアスがかけられた状態とを交互に繰返す。好ましい実施例において、還流ＭＯＳＦＥＴ２５７は、十分に低い低抵抗を有するので、ＭＯＳＦＥＴ２５７がその低抵抗「オン」状態にあるとき、それは還流ダイオード２５８中に流れる電流の相当の部分をＭＯＳＦＥＴ２５７のチャネルを通して分流させ、ＭＯＳＦＥＴが伝導していないときよりも低い電圧効果を、クランプ２５６の両端にもたらす。
【００８８】
ダイオード２５４は、任意選択のものであり、還流降圧コンバータの動作のために必要ではない。通常の動作下でその陰極がＶxノードに接続されているので、ダイオード２５４は、逆バイアスがかけられ、非伝導のままである。ダイオード２５４の存在は、ＭＯＳＦＥＴ２５１および２５７をモノリシックに集積することのアーティファクト（artifact）であってもよい。
【００８９】
上述のように、出力電圧ＶOUTは、スイッチング周期に相関する高位側ＭＯＳＦＥＴ２５１のオン時間によって制御され、これによってそれはバックコンバータについて前に説明されたものと同じ電圧変換方程式、つまり
【００９０】
【数６】
2010525786.tif 000008
【００９１】
に従い、式中、Ｔは、ＰＷＭ２６０中のクロックまたはランプ波発生器の周期であり、Ｖinは、Ｖbattと表記される入力であり、この入力は、コンバータ２５０を実現化するために用いられる構成部品の指定された動作電圧範囲内で、電池を電力源としていても、または任意の他の電源、ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣアダプタまたは電力源の出力によって電力を供給されていてもよい。
【００９２】
ｔon＜Ｔであるため、還流コンバータ２５０の出力電圧は、必然的にその入力電圧よりも低く、よってレギュレータは、厳格に降圧コンバータであり、正出力はＶbattとグランドとの間に制限されている。ＭＯＳＦＥＴスイッチングの速度制限は、実用上、数メガヘルツまでのＰＷＭクロック周波数について、デューティファクタを５％から９５％の間に制限している。そのうえ、制御ループにおける伝播遅延ため、デューティファクタ範囲は狭くなる。
【００９３】
ＰＷＭコントローラ２６０は、固定周波数に限定されていないが、たとえば、固定オン時間および可変オフ時間で、またはＰＷＭモードと可変周波数モードとを交互に繰返して、変化する周波数でも動作されてもよい。ＰＷＭコントローラは、出力キャパシタ２５３を何らかの最大電圧まで充填し、次にそれを何らかの最小値まで減衰させ、このサイクルを繰返すことによって、ヒステリシスモードで動作させることもできる。可変周波数であってもまたはヒステリシス動作であっても、動作により少ない電流を消費するものの、典型的に、固定周波数ＰＷＭ動作と比較して増大された出力リップルを示す。
【００９４】
還流降圧コンバータ動作
前述のように、レギュレータの出力からのフィードバックＶFBを用いて、ＰＷＭ制御回路２６０の動作は、ＭＯＳＦＥＴ２５１および２５７のオン時間を制御して、指定された出力電圧ＶOUTを調整する。
【００９５】
還流降圧コンバータの動作の原理は、インダクタ２５２中の電流を、高位側ＭＯＳＦＥＴ２５１のオン時間で制御することと、インダクタ２５２のＶxノードへの電圧過渡状態を、インダクタ２５２と並列の低抵抗還流ＭＯＳＦＥＴ２５７でインダクタ電流ＩLを分路することによって制御することとであり、この還流ＭＯＳＦＥＴは、高位側ＭＯＳＦＥＴ２５１と位相がずれて伝導する。還流ステップダウンコンバータの動作のシーケンスは、図７Ａから図７Ｄに示されており、波形は図８Ａから図８Ｄに示されている。
【００９６】
動作の第１の段階は、図７Ａに回路２６５によって示されており、高位側ＭＯＳＦＥＴ２５１は、オンであり、電流ＩHS＝ＩLを伝導しており、還流ＭＯＳＦＥＴ２５７はオフであり、還流ダイオード２５８は、還流クランプ２５６を通る電流（Ｉfw）がゼロに等しいように、逆バイアスがかけられている。高位側ＭＯＳＦＥＴ２５１が伝導している間、Ｖx（図８Ａに曲線２８１によって示されている）は、Ｖx＝（Ｖbatt−ＩL・ＲDS1）に等しく、ほとんどＶbattに等しい。還流電流がないので、ＩHS＝Ｉx＝ＩL＝ＩOUTである。インダクタ電流ＩLは、サイクルを値２９１で開始し、図８Ｂに示されるように値２９２まで増加する。インダクタ電流ＩLは、図８Ｃに示される高位側ＭＯＳＦＥＴ電流ＩHS（それぞれ値２９６および２９７）にも等しい。
【００９７】
このサイクル中、出力電圧Ｖoutは、キャパシタ２５３に給電するインダクタ電流ＩLによって制御されている。すると、１サイクルあたり出力キャパシタ２５３に供給される電荷ｄＱ（クーロンで）は、
【００９８】
【数７】
2010525786.tif 000009
【００９９】
であり、ｄＶc＝ｄＱc／Ｃであるため、出力キャパシタの電圧ｄＶc中の増分変化は、
【０１００】
【数８】
2010525786.tif 000010
【０１０１】
によって与えられる。
結果として、ＭＯＳＦＥＴ２５１のオン時間ｔonは、任意の１サイクルにおいて負荷および出力キャパシタに供給される電荷の量を決定する。図８Ｄのグラフ３００に示されるように、インダクタ２５２にかかるインダクタの電圧（曲線３０１）は、ＶL＝（（Ｖbatt−ＩL・ＲDS1）−Ｖout）≒（Ｖbatt＝Ｖout）によって与えられ、式中ＲDS1は高位側ＭＯＳＦＥＴ２５１のオン抵抗である。
【０１０２】
図７Ｂの回路２６６には、還流降圧コンバータ２５０の動作の第２の段階が説明されている。図８Ａに示されるように、ＭＯＳＦＥＴ２５１が時間ｔonでオフに遮断された直後、Ｖxは、直ちに出力を順バイアスがかけられたダイオードの１降下分下回るＶfと等しいレベルまたは（Ｖout−Ｖf）まで降下する。図８Ｄに示されるように、この遷移（曲線３０２）は、インダクタ２５２にかかる電圧ＶLの極性を反転させるが、従来のバックコンバータにおけるようにＶxをグランド未満にすることはない。
【０１０３】
還流ダイオード２５８は、たとえばブレークビフォーメークインターバル中のような、ＭＯＳＦＥＴ２５１および２５７の両方がオフである任意の時間に、電流をインダクタ２５２を通して搬送することによって、自己タイミング型電圧クランプおよび電流分流器として働くため、還流ＭＯＳＦＥＴ２５７における伝導のタイミングは、あまり重要ではない。この段階中、インダクタ２５２中のインダクタ電流ＩL（図８Ｂ中の電流２９２）と大きさが等しい高位側ＭＯＳＦＥＴ２５１中の電流ＩHS（図８Ｃ中の電流２９７）は、還流クランプ２５６に「引渡し（handed off）」される（図８Ｃ中の電流２９８）。
【０１０４】
より詳細には、一旦ＭＯＳＦＥＴ２５１がオフになり、ＩHS＝Ｉx＝０となると、還流クランプ２５６は、インダクタ２５２を通して全電流を搬送し、よって、ＩL≒Ｉfwである。したがって、インダクタ２５２は、この周期中、電圧ＶoutまたはＶxを強制的に変化させることはできない。なぜなら、出力端子での電流（ＩOUT）は、ほぼゼロに等しく、Ｖxノードでの電流（Ｉx）も、ほぼゼロに等しいためである。インダクタ２５２を通る電流は分路されているため、インダクタ２５２は、他の回路要素に電流を供給するか、または出力ターミナルまたはＶxピン上の電圧を強制的に移動させることはできない。図８Ａに示されるように、この状態は、ＢＢＭ回路２６１によって決定されるように、持続時間ｔBBMのＢＢＭインターバル２８３の間継続する。
【０１０５】
図７Ｃに示される動作の第３の段階において、ＢＢＭインターバル２８３の後、還流ＭＯＳＦＥＴ２５７は、オンになり、電流をダイオード２５８から分流して、伝導している還流クランプ２５６にかかる電圧降下３０４を−Ｖfから−ＩL・ＲDS2まで減少させ、式中、ＲDS2は、ＭＯＳＦＥＴ２５７のオン抵抗である。この時間中、Ｖxは、ほぼＶOUTに等しい。ＰＷＭ制御下で、図７Ｄに示されるように、ＭＯＳＦＥＴ２５７は、動作の第４の段階において持続時間ｔBBMの間オフにされ、その時間中、ダイオード２５８は、インダクタ電流ＩLを搬送する。
【０１０６】
クロックの周期である時間Ｔで、サイクルは繰返し、高位側ＭＯＳＦＥＴ２５１は、オンになり、Ｖxは〜Ｖoutから〜Ｖbattまで跳ね上がり、インダクタ２５２の両端間の極性
は、正の値に戻り、還流クランプ２５６は、図８Ｃに示されるように、その電流Ｉfw（点２９９）を高位側ＭＯＳＦＥＴ２５１（点２９６）に「返還（handing back）」する。
【０１０７】
還流コンバータ２５０の動作を従来のバックまたは同期バックコンバータの動作と比較すると、いくつかの顕著な違いが明らかである。Ｖxノードは、供給レールの外側にはけっして行かずに、（ＭＯＳＦＥＴオン抵抗を無視して）入力電圧Ｖbattと出力電圧ＶOUT（グランドではない）との間を遷移する。より小さな電圧範囲（Ｖbatt−Ｖout）は、ゲート電荷損失およびゲート駆動損失を減少させ、強制ダイオード回復中にダイオード２５８にかかるストレスを減少させる。
【０１０８】
また、バックコンバータにおいてとは異なり、還流コンバータ２５０においては、インダクタ２５２は、その電流ＩLを、高位側ＭＯＳＦＥＴ２５１がオンであり伝導しているときにのみ、出力端子とキャパシタ２５３とに伝達する。還流段階中、高位側ＭＯＳＦＥＴがオフのとき（上記第２、第３、および第４の段階）、インダクタ電流は、連続的に維持され、負荷と相互作用せずに、負荷における極性反転およびノイズに関する問題を回避する。
【０１０９】
ダイオード回復ストレスおよび損失の減少
図８Ｄ中のグラフ３００には、インダクタ２５２にかかる電圧ＶLが示されている。開示される還流降圧コンバータにおいて、ＶLは、還流ダイオード２５８および還流ＭＯＳＦＥＴ２５７にかかる電圧でもある。したがって、図８Ｄ中に示される波形は、強制ダイオード回復において生じるいかなる過渡状態、すなわちブレークビフォーメーク（ＢＢＭ）インターバルの後に続く大電圧過渡状態中においても、有意である。
【０１１０】
そのような場合は、ＢＢＭインターバル３０５の直後、時間Ｔで、インダクタ電圧ＶLが過渡状態３０６において飛び上がり、順電流がダイオード２５８に流れ込んだ直後にＰＮダイオード２５８に〜Ｖbattの逆バイアスをかけるときに起こる。したがって、何らかのダイオード回復ストレスが動作の第４の段階の終わりで予想される。
【０１１１】
図９Ａのグラフ３４０は、この動作領域をより詳細にしており、時間に対してプロットされたダイオード回復電流波形ＩPNが説明されている。ＩPNの波形は、従来のバックコンバータにおける強制ダイオード回復中の電流の波形に類似しており、ダイオード２５８を通る順バイアス電流から始まり（曲線３４１）、高位側ＭＯＳＦＥＴ２５１がオンに戻る固定ｄＩ／ｄｔの領域（曲線３４２）、ピーク逆電流（点３４３）、最後は蓄積された電荷消散としての逆電流の減衰（曲線３４４）である。先行技術バックコンバータと、開示された還流コンバータとに同一の電流波形を想定したとしても、対応する電圧波形は、実質的に異なり、ダイオード回復中の異なる回路トポロジの結果である。
【０１１２】
図９Ｂの等価な回路図に示されるように、ダイオード回復中の従来のバックまたは同期バックコンバータ３８０は、Ｖbattで正端子３８５に接続された高位側ＭＯＳＥＦＴを表わす制御された電流源３８１と、逆回復下のグランド接続されたダイオード３８６（ダイオード３８６は、ＰＮダイオード３８７とキャパシタ３８８との並列組合せによって表わされている）と、インダクタ電流ＩLを表わす固定された電流源３８２と、電圧Ｖc＝Ｖoutまで充電されるコンバータの出力キャパシタを表わす電圧源３８３と、負荷３８４とを含む。
【０１１３】
ダイオード回復前の順バイアス状態下で、ダイオード３８７は、伝導しており、順バイアスＶfは、ダイオード３８７の両端に生じる。ダイオード３８７の陽極が接地されているので、順バイアス下で、グラフ３４０中の曲線３４６によって示されるように、電圧Ｖxは、グランドを下回る。
【０１１４】
回復３８６下のダイオード３８６は、キャパシタ３８８とＰＮダイオード３８７との並列組合せとして表わされている。キャパシタ３８８は、いかなる少数キャリア電荷蓄積もない電圧依存の接合容量Ｃj（Ｖx）を表わす。ＰＮダイオード３８７は、順バイアスがかけられている間またはかけられた直後のＰＮ接合ダイオード中の蓄積された少数キャリアと関連付けられた拡散容量を表わす。全電流Ｉrectは、伝導電流および空乏容量と拡散容量との両方における任意の電流を含み、または
【０１１５】
【数９】
2010525786.tif 000011
【０１１６】
である。
変位電流（Ｃj・ｄＶj／ｄｔ）は、接合容量を充電または放電して、空間電荷または空乏領域が接合電荷とともに広がるまたは狭くなることを引起す。再結合電流は、半導体材料の少数キャリア寿命に応じた少数キャリアの通常の再結合を説明する。抽出電流は、空乏領域中に拡散し、接合の他方側に輸送されている、すなわち多数キャリアになりつつある少数キャリアを説明する。
【０１１７】
この方程式の複雑な要素は、接合バイアスが電流に影響を与え、電流が接合バイアスに影響を与えて、接合に関するある種の内部フィードバックを含むことである。この影響が、曲線３４７によって示されるように、少数キャリアをデバイスから取除きながら、接合にかかる電圧を幾分一定に保持する。次第に、最後の少数キャリアが取除かれるにつれて、電圧Ｖx(rect)は、−ＶfからＶbattまで高いｄＶ／ｄｔスルーレートで急速に上昇する。電圧はオーバーシュートし（点３４９）、リンギングし（曲線３５０）、最後にＶx＝Ｖbattで落ち着く。
【０１１８】
バックトポロジの１つの重要な局面は、高位側電流源３８１と回復中のダイオード３８６とは、本質的に整流器ダイオード３８６の逆回復中に電源３８５を短絡させることである。回復は、ほぼ全電圧入力電圧で電流を供給しながら起こり、ダイオード回復にとっては極度に厳しいバイアス状態である。対照的に、図９Ｃの還流降圧コンバータは、より穏やかな回復状態を示す。
【０１１９】
図９Ｃの等価な回路図に示されるように、ダイオード回復中の還流降圧コンバータ４００は、Ｖbattで正端子４０５に接続された高位側ＭＯＳＦＥＴを表わす制御された電流源４０１と、逆回復下の出力接続ダイオード４０６（ＰＮダイオード４０７とキャパシタ４０８との並列組合せによって表わされる）と、インダクタ電流ＩLを表わす固定された電流源４０２と、電圧Ｖc＝Ｖoutまで充電されるコンバータの出力キャパシタを表わす電圧源４０３と、負荷４０４とを含む。
【０１２０】
ダイオード回復前の順バイアス状態下で、ダイオード４０７は、伝導しており、その両端に順バイアスＶfを生じる。しかし、ダイオード４０７の陽極は接地されておらず、代わりに出力電圧に結ばれているため、順バイアス下で、電圧Ｖxは、バックコンバータにおいてそうであったように（曲線３４６）グランドを下回らず、グラフ３４０中の曲線３６０によって示されるように、出力電圧を１順電圧降下分下回る（すなわちＶx＝（Ｖout−Ｖf））。
【０１２１】
バックコンバータの場合におけるように、接合容量４０８および拡散容量は、ダイオード４０６が回復する間Ｖx電圧を半一定（曲線３６１）に保持するが、その後ダイオード
回復を駆動している正味のバイアスは（Ｖbatt−Ｖout）だけであり、バックコンバータにおけるように、全入力電圧ではない。印加電圧がより低いので、ダイオード回復は、より穏やかであり、スルーレートが低く（曲線３６２）、オーバーシュートがより少なく（点３６３）、リンギングが最小である（曲線３６４）。
【０１２２】
回復がより穏やかで、オーバーシュートがより少ないことに加えての別の利点は、高位側ＭＯＳＦＥＴ４０１によってダイオード４０６に供給されるダイオード回復電流Ｉfwは、グランドに流れ込まず、出力キャパシタ４０３および負荷４０４に流れ込むことである。よって、還流降圧コンバータにおいて、ダイオード回復電流までもがエネルギを負荷に供給することによって、コンバータ効率が向上する。
【０１２３】
ゲート駆動損失の減少
還流降圧コンバータの他の利点は、その減少されたゲート電荷損失およびゲート駆動損失である。Ｖxは、（＋Ｖbatt−ＩL・ＲDS1）の最大値と、（＋Ｖout−Ｖf）の最小値との間でしか変化しないので、高位側ＭＯＳＦＥＴ２５１にかかるドレイン−ソース電圧振幅ΔＶDS1は、およそ（Ｖbatt−Ｖout）である。このより低い電圧振幅の利点は、ミラー効果の減少および、より低いゲート電荷損失である。この利点は、図１０Ａに説明されており、図中、グラフ４４０は、２つのゲート電荷曲線−還流降圧コンバータについての曲線ＱG（Ｂ）と、従来のバックコンバータについての曲線ＱG（Ａ）とを含む。
【０１２４】
示されるように、バックコンバータについてのゲート電荷曲線ＱG（Ａ）は、カットオフ領域と、点４４９で終わるΔＱGD平坦域領域と、平坦域領域を越えると、線形領域４５０とを含み、対応するドレイン−ソース電圧曲線は、領域４４１、４４２、および４４３を有する。ドレイン−ソース電圧曲線のカットオフ領域４４１において、ＶDSは、Ｖbattに等しい。ドレイン−ソース電圧曲線の線形領域４４３において、ＶDSは、ＩL・ＲDS1に等しい。
【０１２５】
対照的に、還流降圧コンバータについてのゲート電荷曲線ＱG（Ｂ）は、カットオフ領域と、点４４７で終わるΔＱGD平坦域領域と、平坦域領域を越えると線形領域４４８とを含み、対応するドレイン−ソース電圧曲線は、領域４４４、４４５、および４４６を有する。ドレイン−ソース電圧曲線のカットオフ領域４４４において、ＶDSは、（Ｖbatt−Ｖout）、すなわち入力電圧と出力電圧との間の差に等しい。ドレイン−ソース電圧曲線の線形領域４４３において、ＶDSは、従来のバックコンバータと同様にＩL・ＲDS1に等しい。
【０１２６】
還流降圧コンバータにおいて、ドレイン電圧は、より小さな範囲を振幅するため、ΔＱGD平坦域の幅は、比例して減少される。この利点は、ｙ軸上のＭＯＳＦＥＴのゲート電荷（曲線４６６および４６７）と、オン抵抗（曲線４６５）と、ＱG・ＲDS乗法の積（直線４６８および４６９）とを、ｘ軸上のゲートバイアスＶGSに対してプロットする図１０Ｂによってはっきりと説明される。グラフ４５０に示されるように、オフ領域にある点４６２まで、両コンバータ中の高位側ＭＯＳＦＥＴは、同じゲート電荷４６１を示す。点４６２を越えると、フィードバック効果は、還流降圧コンバータのより小さなミラー効果電荷４６３と比較して、大きさ４６４の追加的な電荷ΔＱGDをバックコンバータが示すことを引起す。より高いゲートバイアスについては、両ＭＯＳＦＥＴは、等価な傾きで線形に増大するゲート電荷４６６および４６７を示す。
【０１２７】
より正確な比較を行なうために、この２つの応用回路中のＭＯＳＦＥＴ線形領域ゲート電荷４６６および４６７は、抵抗４６５によって正規化されて、還流およびバックトポロジについての指数曲線４６８および４６９をもたらすことができる。バックコンバータの性能指数曲線４６９は、還流降圧コンバータの性能指数曲線４６８よりも相当高い、ＱG
・ＲDS1の最小値を有する。ＭＯＳＦＥＴの構成ならびにコンバータの入力および出力電圧に応じて、還流降圧コンバータは、同様の状態下で動作する先行技術のバックコンバータと比較して８０％もゲート駆動損失を簡単に減少させることができる。
【０１２８】
不連続で反転するインダクタ電流の解消
還流降圧コンバータは、図１１Ａの等価な回路図５００に示されるように、軽負荷動作中、特有の利点も提供する。示されるように、軽負荷状態中、負荷５０８が電圧Ｖoutを目標値で維持するには少なすぎる電流を引き込んでいるとき、還流降圧コンバータは、高位側ＭＯＳＦＥＴ５０５がオフのままであり（したがって開回路として示されている）、インダクタ５０４がその電流を負荷５０８中のまたは出力キャパシタ５０７中の電流の極性に影響を与えることなく還流クランプ５０１中で再循環させ続ける状態で、延長された持続時間動作することができる。
【０１２９】
ＭＯＳＦＥＴ５０５はオフであり、Ｉx＝０である時間中、負荷は、電池入力からカットオフされ、インダクタ５０４中の電流ＩLは、本質的に、オン状態のＭＯＳＦＥＴ５０２を通って伝導して、順バイアスがかけられたダイオード５０３を分路する。ＩL＝Ｉfwのため、インダクタ電流は、キャパシタ５０７と負荷５０８とを含む出力５０６に流れ込まず、すなわちＩ1＝０である。Ｉ1はゼロのため、負荷回路５０６は、本質において、コンバータ５００の残りの部分からカットオフされており、出力キャパシタ５０７は、必要に応じて負荷５０８に電流Ｉoutを提供する。
【０１３０】
誘導電流再循環の延長された周期中、エネルギはインダクタまたは電池から出力回路５０６まで伝達されておらず、出力電圧Ｖoutは、キャパシタ５０７が放電するにつれて次第に低下する。出力電圧Ｖoutのこの低下は、図１１Ｂのグラフ５１５中に曲線５１６によって示されている。曲線５１８によって示される電圧Ｖxは、還流ＭＯＳＦＥＴ伝導中、
【０１３１】
【数１０】
2010525786.tif 000012
【０１３２】
であるため、出力電圧を追う。
この時間中、インダクタおよび還流ＭＯＳＦＥＴ電流Ｉfw＝ＩLは、大きさがわずかにのみ減少する（グラフ５２０の曲線５２３）。出力電圧Ｖoutがあまりに低く下落する場合、この状態は、比較器またはさまざまな他の手段によって検出することができる。グラフ５１５に示されるように、Ｖoutが点５１７で限度Ｖout(min)に達すると、制御回路は、出力電圧が、指定された変動範囲外になろうとしていることを検出する。
【０１３３】
一旦この状態が検出されると、還流ＭＯＳＦＥＴ５０２は、次にオフにされ、高位側ＭＯＳＦＥＴ５０５は、瞬間的にオンにされて、Ｖxを曲線５２１によって表わされる電圧まで駆動して、キャパシタ５０７をリフレッシュし、Ｖoutをその指定された電圧範囲Ｖout(max)の高い端部にある電圧にする（曲線５１８）。
【０１３４】
このインターバル中、インダクタ電流は、負荷５０８および出力キャパシタ５０７に供給され、これによりＩ3＝ＩLであり、したがってＩfw＝０である。一旦Ｖoutが曲線５１８によって表わされる状態に達すると、高位側ＭＯＳＦＥＴ５０５はオフにされ、還流ＭＯＳＦＥＴ５０２はオンにされ、コンバータは、等価な回路図５００に示される還流状態に戻り、還流電流Ｉfwは、インダクタ電流ＩLと等しい。
【０１３５】
出力回路５０６中には実質的なインダクタンスは存在しないため、抵抗型負荷５０８に
ついては、電流Ｉoutおよび出力電圧Ｖc＝Ｖoutは、極性を反転させるいかなる手段もなしにτout＝ＲＣの時定数で指数関数的に減衰する。同様に、接合容量のみが存在するので、還流分流器および電圧クランプ５０１は、インダクタ電流ＩLを連続的に伝導し、それはτFW＝Ｌ／Ｒの時定数で指数関数的に減衰する。この絶縁された還流回路中にさほど大きな容量はないので、インダクタ電流ＩLの極性を反転することができる手段は存在しない。
【０１３６】
たとえＬＣタンクを構成し、振動を引起すのに十分な寄生および接合容量があり、かつたとえインダクタ電流が次第に方向を反転させたとしても、それはコンバータの効率には影響を与えない。軽負荷動作において、通常の動作と同じように、インダクタ電流が還流しているときはいつでも、Ｉ1＝０およびＩ3＝０であり、そのため還流回路は高位側ＭＯＳＦＥＴ５０５または出力回路５０６中の電流または電圧に影響を与えない。
【０１３７】
これに代えて、ＩLがその方向を反転させる状態に近づくといつでも、極性を検出することができ、還流ＭＯＳＦＥＴ５０２を遮断することができる。しかしいずれにしてもＩ3＝０のため、電流ＩLの極性は、出力回路５０６に影響を与えず、コンバータの軽負荷動作に無関係である。
【０１３８】
理論上、ＩLが逆方向に流れる場合、それはＭＯＳＦＥＴ５０５がオンに戻るとき電流スパイクを引起すおそれがある。この電流スパイクを防止する１つの手段は、再びＭＯＳＦＥＴ５０５をオンする前に、ＩLがその正常な方向、すなわちＶxノードからＶoutノードへ戻って振動するまで待つことである。しかしながら、たとえＩLが逆方向に流れたとしても、その大きさは小さく、結果として生じる電流スパイクは無視し得るものであるだろう。
【０１３９】
還流降圧コンバータＭＯＳＦＥＴゲート駆動の考察
実用問題として、還流降圧コンバータ中の高位側および還流ＭＯＳＦＥＴは、ＮチャネルデバイスとＰチャネルデバイスとの任意の組合せを含むことができる。
【０１４０】
図１２Ａに示されるすべてＰチャネルの実施例において、還流降圧コンバータ５３０は、高位側ＰチャネルＭＯＳＦＥＴ５３１と、還流ＰチャネルＭＯＳＦＥＴ５３２と、インダクタ５３３と、出力キャパシタ５３４とを含む。還流ＭＯＳＦＥＴ５３７と並列の還流ダイオード５３６は、高位側ＭＯＳＦＥＴ５３１がオフのときはいつでも、順バイアスをかけられ、伝導するようになり、逆に高位側ＭＯＳＦＥＴ５３１がオンのときはいつでも、逆バイアスをかけられ、非伝導のままである。
【０１４１】
回路図５３０に説明されるように、高位側ＭＯＳＦＥＴ５３１は、入力電圧Ｖbattによって電力を供給されるＣＭＯＳゲートバッファ５３５によって駆動される。バッファ５３５の出力がＶbattのとき、ＭＯＳＦＥＴ５３１のゲート−ソース電圧ＶGS1は、ゼロに等しく、ＭＯＳＦＥＴ５３１はオフである。バッファ５３５の出力がグランドであるとき、ＭＯＳＦＥＴ５３１のゲートバイアスＶGS2は、−Ｖbattに等しく、ＭＯＳＦＥＴ５３１は、完全にオンであり、伝導している。高位側ＭＯＳＦＥＴ５３１のオン抵抗は、Ｖoutの値に依存しない。ＭＯＳＦＥＴ５３１と並列のダイオード５３９は、逆バイアスがかけられ、非伝導のままである。（文脈が他を示さない限り、この明細書中で用いられるＶGS1は、ゲートバッファによって所与のＭＯＳＦＥＴに与えられる高いゲート電圧を、ＶGS2は、低いゲート電圧を示す。）
また回路５３０において、還流ＭＯＳＦＥＴ５３２は、インダクタ５３３と並列に接続された固有のＰＮダイオード５３６を備えたＰチャネルトランジスタ５３７を含む。コンバータの入力電圧Ｖbattによって電力を供給されて、ゲート駆動バッファ５３８は、ＭＯＳＦＥＴ５３７をレールツーレール信号で駆動する。バッファ５３８の出力がＶbattのと
き、ＭＯＳＦＥＴ５３７のゲートバイアスＶGS１は、正のゲートバイアスであるＶbatt−Ｖout＞０に等しい。ＭＯＳＦＥＴ５３７はＰチャネルＭＯＳＦＥＴであるので、正ゲートバイアスはそれをオフにする。バッファ５３８の出力グランドであり、Ｖx≒Ｖoutのとき、ＭＯＳＦＥＴ５３７のゲートバイアスＶGS2は、−Ｖoutに等しく、ＭＯＳＦＥＴ５３７は、オンであり、伝導している。
【０１４２】
還流ＰチャネルＭＯＳＦＥＴ５３７のオン抵抗は、電圧Ｖoutに依存する。ＶoutがＶbattに近い場合、ゲートは接地されているので、ＭＯＳＦＥＴ５３７に印加されるＶGSの大きさは、大きく、その抵抗は小さい。逆に、Ｖoutがグランドに近い場合、ＶGS2＝−Ｖoutのため、ＭＯＳＦＥＴ５３７は、完全にはエンハンスされず、そのオン抵抗は高いであろう。たとえばＶout＝０．９Ｖのような非常に低い出力電圧コンバータについては、ゲート駆動は、還流ＭＯＳＦＥＴ５３７をオンにするには不適切であることがある。
【０１４３】
図１２Ｂに示される相補型フォロワ実施例において、還流降圧コンバータ５６０は、高位側ＮチャネルＭＯＳ５６１と、還流ＰチャネルＭＯＳＦＥＴ５６７と、インダクタ５６３と、出力キャパシタ５６４とを含む。還流ＭＯＳＦＥＴ５６７と並列の還流ダイオード５６６は、高位側ＭＯＳＦＥＴ５６１がオフのときはいつでも、順バイアスがかけられ、伝導するようになり、逆にこの高位側ＭＯＳＦＥＴがオンのときはいつでも、逆バイアスがかけられ、非伝導のままである。
【０１４４】
回路図５６０に説明されるように、高位側ＭＯＳＦＥＴ５６１は、ＭＯＳＦＥＴ５６１がオフのときはいつでも電圧Ｖbootまで充電されるブートストラップキャパシタ５７０によって電力を供給される、ブートストラップを電力源とするＣＭＯＳゲートバッファ５６５によって駆動される。その時間中、Ｖxは、ほぼＶoutに等しく、Ｖbootは、電圧（Ｖbatt−Ｖout−Ｖf）まで充電し、式中Ｖfは、ブートストラップダイオード５７１にかかる順電圧降下である。バッファ５６５の出力が高いとき、その出力は、ＶxGS1＝ＶbootでありかつＭＯＳＦＥＴ５６１がオンとなるように、（Ｖx＋Ｖboot）の電圧までバイアスがかけられる。高位側ＭＯＳＦＥＴ５６１のオン抵抗は、Ｖoutの値に依存する。Ｖoutが低い、すなわちグランドに近い場合、Ｖbootは大きく、ＭＯＳＦＥＴ５６１は、そのオン状態において完全にエンハンスされる。逆に、Ｖoutが高く、電池電位により近い場合、Ｖbootは、ＮチャネルＭＯＳＦＥＴ５６１を完全にエンハンスするには不適切であることがある。
【０１４５】
高位側Ｎチャネル５６１をオフにするには、そのゲートは、Ｖxに等しいかまたはより負である電位までバイアスがかけられなくてはならない。示されるように、バッファ５６５の出力が低いと、バッファ５６５は、浮動Ｖxノードを基準とするため、ゲートバイアスＶGS1＝０であり、ＮチャネルＭＯＳＦＥＴ５６１は、オフであり、非伝導である。ＭＯＳＦＥＴ５６１と並列のダイオード５６９は、逆バイアスがかけられ、非伝導のままである。
【０１４６】
コンバータ５６０において、コンバータ５３０においてと同じように、還流ＭＯＳＦＥＴ５６２は、インダクタ５６３と並列の固有のＰＮダイオード５６６を備えたＰチャネルトランジスタ５６７を含む。この場合もＶbattによって電力を供給されて、ゲートバッファ５６８は、全電池電圧範囲に等しいバイアス範囲でＭＯＳＦＥＴ５６７を駆動する。バッファ５６８の出力がＶbattのとき、ＶGS1≒０であり、ＰチャネルＭＯＳＦＥＴ５６７をオフにするゼロゲートバイアスである。バッファ５６８の出力がグランドであり、Ｖx≒Ｖoutのとき、ゲートバイアスＶGS2＝−Ｖbattであり、ＭＯＳＦＥＴ５６７は、オンであり伝導している。
【０１４７】
Ｐチャネル５６７のオン抵抗は、電圧Ｖoutに依存する。ＶoutがＶbattに近い場合、ゲ
ートが接地されているので、ＭＯＳＦＥＴ５６７に印加されるＶGSの大きさは大きく、その抵抗は低い。逆に、Ｖoutがグランドに近い場合、ＶGS2＝−Ｖoutであるため、デバイスは、完全にはエンハンスされず、そのオン抵抗は高いであろう。たとえばＶout＝０．９Ｖのような非常に低い出力電圧コンバータについては、ゲート駆動は、還流ＭＯＳＦＥＴ５６７をオンにするには不適切な場合がある。
【０１４８】
図１２Ｃおよび図１２Ｄに示された還流降圧コンバータ６００および６３０の相補型ＭＯＳＦＥＴ実現化例は、ゲートバッファ６０５および６３５によってレールツーレールに駆動されるＰチャネル高位側ＭＯＳＦＥＴ６０１および６３１を使用する。高位側ＭＯＳＦＥＴ６０１および６３１のオン抵抗は、出力電圧Ｖoutに依存しない。
【０１４９】
コンバータ６００および６３０中のＮチャネル還流ＭＯＳＦＥＴ６０７および６３７は、それらのゲート駆動が異なる。図１２Ｃに示されるコンバータ６００において、Ｎチャネル還流ＭＯＳＦＥＴ６０７は、Ｖbattを動力源とするゲートバッファ６０８によってレールツーレールに駆動される。ＭＯＳＦＥＴ６０７のゲートを接地することにより、それはオフになる。バッファ６０８の出力がＶbattまでバイアスがかけられると、ＭＯＳＦＥＴ６０７は、ＶoutがＶbattに近すぎないのであれば、フォロワのように挙動し、低抵抗を示す。ＶoutがＶbattに近すぎる場合、ゲートバイアスは、ＭＯＳＦＥＴ６０７において低いオン抵抗を提供するには不適切であることがある。
【０１５０】
図１２Ｄには、Ｎチャネル還流ＭＯＳＦＥＴのための改良された実施例が示されており、図中、ゲートバッファ６３８は、高位側ＭＯＳＦＥＴ６３１がオンであり伝導しているときはいつでも低位側ＭＯＳＦＥＴ６４３をオンにすることによって全電池電圧Ｖbatt近くまで充電される電荷ポンプキャパシタ６４０によって電力を供給される。この時間中、ダイオード６４２は、キャパシタ６４０に順バイアスをかけ、電圧ＶCP＝（Ｖbatt−Ｖf）まで充電し、式中Ｖfは、ダイオード６４２にかかる順電圧降下である。この時間中、ＭＯＳＦＥＴ６４４は、オフであり、ダイオード６４５は、逆バイアスがかけられている。
【０１５１】
還流ＭＯＳＦＥＴ６３７をオンにするために、電荷ポンプＭＯＳＦＥＴ６４３は、高位側ＭＯＳＦＥＴ６３１と一致して負にされる。ＭＯＳＦＥＴ６４４はオンにされて、電荷ポンプキャパシタ６４０の負端子およびゲートバッファ６３８の基準を出力電圧Ｖoutとする。直ちにキャパシタ６４０の正端子は、（ＶCP＋Ｖout）の電位を帯び、そのため還流ＮチャネルＭＯＳＦＥＴ６３７上のゲートバイアスは、関係ＶGS＝ＶCP≒Ｖbattによって与えられる。ゲートバッファ６３８およびＮチャネル還流ＭＯＳＦＥＴ６３７は、ＶOUTを基準とするため、ＭＯＳＦＥＴ６３７のオン抵抗は、Ｖoutの値とは独立である。したがって、還流ＮチャネルＭＯＳＦＥＴ６３７は、高位側ＰチャネルＭＯＳＦＥＴ６３１のように、Ｖoutの値に依存しない低いオン抵抗を有する。
【０１５２】
この点で、コンバータ６３０は、この明細書中で開示される降圧還流コンバータと電圧レギュレータとを含むゲート駆動およびパワーＭＯＳＦＥＴトポロジの好ましい実施例を表わす。
【０１５３】
以下の表は、還流降圧スイッチングレギュレータの性能利点をまとめ、これらの利点をあまり有利ではない先行技術のバックコンバータおよび同期バックコンバータと比較する表である。
【０１５４】
【表１】
2010525786.tif 000013
【０１５５】
この発明の特定的な実施例が説明されたが、こういった実施例は、例示的なものであり限定的なものではない。当業者には、多くの追加的および代替的実施例が、この明細書中の説明から明らかであるだろう。
【図１Ａ】
2010525786.tif 000014
【図１Ｂ】
2010525786.tif 000015
【図２Ａ】
2010525786.tif 000016
【図２Ｂ】
2010525786.tif 000017
【図２Ｃ】
2010525786.tif 000018
【図２Ｄ】
2010525786.tif 000019
【図３Ａ】
2010525786.tif 000020
【図３Ｂ】
2010525786.tif 000021
【図３Ｃ】
2010525786.tif 000022
【図３Ｄ】
2010525786.tif 000023
【図４Ａ】
2010525786.tif 000024
【図４Ｂ】
2010525786.tif 000025
【図５Ａ】
2010525786.tif 000026
【図５Ｂ】
2010525786.tif 000027
【図６】
2010525786.tif 000028
【図７Ａ】
2010525786.tif 000029
【図７Ｂ】
2010525786.tif 000030
【図７Ｃ】
2010525786.tif 000031
【図７Ｄ】
2010525786.tif 000032
【図８Ａ】
2010525786.tif 000033
【図８Ｂ】
2010525786.tif 000034
【図８Ｃ】
2010525786.tif 000035
【図８Ｄ】
2010525786.tif 000036
【図９Ａ】
2010525786.tif 000037
【図９Ｂ】
2010525786.tif 000038
【図９Ｃ】
2010525786.tif 000039
【図１０Ａ】
2010525786.tif 000040
【図１０Ｂ】
2010525786.tif 000041
【図１１Ａ】
2010525786.tif 000042
【図１１Ｂ】
2010525786.tif 000043
【図１２Ａ】
2010525786.tif 000044
【図１２Ｂ】
2010525786.tif 000045
【図１２Ｃ】
2010525786.tif 000046
【図１２Ｄ】
2010525786.tif 000047
【国際調査報告】
2010525786.tif 000048
2010525786.tif 000049