(57)【特許請求の範囲】
【請求項１】
多層回路基板の製造方法において、
（ａ）第２プリプレグの一面に第２回路層を形成する段階と、
（ｂ）前記第２回路層の上面に第１プリプレグを積層する段階と、
（ｃ）前記第１プリプレグの外面及び前記第２プリプレグの外面のうち少なくとも一面に回路層を形成する段階と、を含み、
前記（ｂ）段階で、前記第１プリプレグ及び前記第２プリプレグが半硬化状態であり、
前記（ｂ）段階で、前記第２回路層の上部の導体パターンが前記第１プリプレグに圧入され、前記第２回路層の下部の導体パターンが前記第２プリプレグに圧入され、
前記第１プリプレグと前記第２プリプレグとが対称構造をなして積層される、多層回路基板の製造方法。
【請求項２】
前記第１プリプレグ及び前記第２プリプレグが、同じ特性の樹脂を含むプリプレグであることを特徴とする、請求項１に記載の多層回路基板の製造方法。
【請求項３】
前記（ａ）段階が、
前記第２プリプレグの一面に第２伝導層を形成する段階と、
前記第２伝導層を、サブトラクティブ法によって第２回路層に形成する段階と、を含み、
前記第２伝導層が、前記第２プリプレグに積層されて形成されるか、または前記第２プリプレグにメッキすることで形成される、請求項１に記載の多層回路基板の製造方法。
【請求項４】
前記（ａ）段階が、前記第２プリプレグの一面に、アディティブ法によって第２回路層を形成する、請求項１に記載の多層回路基板の製造方法。
【請求項５】
前記（ｂ）段階と前記（ｃ）段階との間に、
（ｂａ）前記第１プリプレグの外面に形成された第１伝導層、及び前記第２プリプレグの外面に形成された第３伝導層のうち少なくとも一つの伝導層に対してビアホールを加工する段階と、
（ｂｂ）前記第１プリプレグ及び前記第２プリプレグを硬化させる段階と、
（ｂｃ）前記ビアホール内にメッキを行う段階と、をさらに含み、
前記第１伝導層が、前記（ｂ）段階で前記第１プリプレグと共に積層されて形成され、前記第３伝導層が、前記（ａ）段階で前記第２プリプレグと共に積層されて形成される、請求項１に記載の多層回路基板の製造方法。
【請求項６】
前記（ｂａ）段階が、
前記伝導層をサブトラクティブ法によってビアに相応するようにパターニングする段階と、
前記回路基板の少なくとも一面に、樹脂エッチングによりビアホールを形成する段階と、を含む、請求項５に記載の多層回路基板の製造方法。
【請求項７】
前記（ｃ）段階は、
前記第１プリプレグの外面に第１伝導層、及び前記第２プリプレグの外面に第３伝導層のうち少なくとも一つの伝導層を形成する段階と、
前記伝導層をサブトラクティブ法によって前記回路層に形成する段階と、を含み、
前記第１伝導層が、前記（ｂ）段階で前記第１プリプレグと共に積層されて形成され、前記第３伝導層が、前記（ａ）段階で前記第２プリプレグと共に積層されて形成される、請求項１に記載の多層回路基板の製造方法。
【請求項８】
前記（ｃ）段階で、前記回路層が、アディティブ法によって形成されることを特徴とする、請求項１に記載の多層回路基板の製造方法。
【請求項９】
前記（ｃ）段階以後に、前記回路層の上面に、プリプレグ及び回路層を順次に追加形成する段階をさらに含む、請求項１に記載の多層回路基板の製造方法。
【請求項１０】
多層回路基板の製造方法において、
（ａ）両面にキャリア薄膜層を含むキャリア層を用意する段階と、
（ｂ）前記キャリア層の両面に第２プリプレグ及び第２回路層を順次に形成する段階と、
（ｃ）前記第２回路層の上面に第１プリプレグ及び第１伝導層を形成する段階と、
（ｄ）前記キャリア薄膜層を含む回路基板を前記キャリア層のコア層から分離する段階と、
（ｅ）前記回路基板の少なくとも一面に回路層を形成する段階と、を含み、
前記（ｄ）段階で、前記第１プリプレグ及び前記第２プリプレグは半硬化状態であり、
前記（ｃ）段階で、前記第２回路層の上部の導体パターンが前記第１プリプレグ内に圧入され、前記第２回路層の下部の導体パターンが前記第２プリプレグ内に圧入され、
前記第１プリプレグと前記第２プリプレグとが対称構造をなして積層される、多層回路基板の製造方法。
【請求項１１】
前記第１プリプレグ及び前記第２プリプレグが、同じ特性の樹脂を含むプリプレグである、請求項１０に記載の多層回路基板の製造方法。
【請求項１２】
前記（ｃ）段階が、前記第１伝導層を、第１プリプレグと共に積層によって形成するか、または積層された前記第１プリプレグの上面にメッキによって形成して、
前記（ｃ）段階と前記（ｄ）段階との間に、前記第１伝導層をサブトラクティブ法によって第１回路層に形成する段階をさらに含み、
前記（ｅ）段階が、前記キャリア薄膜層をサブトラクティブ法によって第３回路層に形成する、請求項１０に記載の多層回路基板の製造方法。
【請求項１３】
前記（ｄ）段階と前記（ｅ）段階との間に、
（ｄａ）前記回路基板のうち少なくとも一面に対してビアホールを加工する段階と、
（ｄｂ）前記第１プリプレグ及び前記第２プリプレグを硬化させる段階と、
（ｄｃ）前記ビアホール内にメッキを行う段階と、をさらに含む、請求項１０に記載の多層回路基板の製造方法。
【請求項１４】
前記（ｄａ）段階が、
前記回路基板の少なくとも一面に対して、サブトラクティブ法によってビアに相応するようにパターニングする段階と、
前記回路基板の少なくとも一面に対して樹脂エッチングを行う段階と、を含む、請求項１３に記載の多層回路基板の製造方法。
【請求項１５】
前記（ｃ）段階と前記（ｄ）段階との間に、
（ｃａ）前記第１伝導層をサブトラクティブ法によって内部回路層に形成する段階と、
（ｃｂ）前記内部回路層の上面に、プリプレグ及び回路層を順次に追加形成する段階と、をさらに含む、請求項１２に記載の多層回路基板の製造方法。
【請求項１６】
前記（ｅ）段階以後に、前記回路層の上面にパターニングされたソルダーレジスト層を形成する段階をさらに含む、請求項１０に記載の多層回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板の製造方法及びその製造方法によって製造された回路基板に係り、さらに具体的には、パッケージ用基板を含む回路基板に対して多層の回路基板を製造する方法及びその製造方法によって製造された回路基板に関する。
【背景技術】
【０００２】
最近、電子産業の急速な発展につれて電子素子及び回路基板分野で多様な技術が発展してきた。特に、電子製品が軽薄短小化、高性能化し、複合的な機能を持つ趨勢につれて、回路基板での微細回路パターンの形成、あるいは多くの電子部品を高密度に実装するための要求が高まりつつある。
【０００３】
かかる要求に応じて最近広く用いられている多層回路基板（Ｍｕｌｔｉ−Ｌａｙｅｒ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）は、複数の回路基板が多層に積層されてなる多数の電子部品が実装される回路基板であり、単層の回路基板、すなわち、単面または両面に形成された回路層を持つ回路基板に比べて多くの電子部品を高密度に実装できるという長所がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一側面によれば、必要な階数ほどのみ回路基板を形成しつつ多層の回路基板を製造する場合、歪み（Ｗａｒｐａｇｅ）を防止できる回路基板の製造方法及びその製造方法によって製造された回路基板を提供することを主な課題とする。
【課題を解決するための手段】
【０００５】
前述した技術的課題を解決するための手段として、本発明は、多層回路基板の製造方法において、（ａ）第２プリプレグの一面に第２回路層を形成する段階と、（ｂ）前記第２回路層の上面に第１プリプレグを積層する段階と、（ｃ）前記第１プリプレグの外面及び前記第２プリプレグの外面のうち少なくとも一面に回路層を形成する段階と、を含み、前記（ｂ）段階で、前記第１プリプレグ及び前記第２プリプレグは半硬化状態である、多層回路基板の製造方法を提供する。
【０００６】
また本発明は、前記第１プリプレグ及び前記第２プリプレグが、同じ特性の樹脂を含むプリプレグであることを特徴とする、多層回路基板の製造方法を提供する。
【０００７】
また本発明は、前記（ｂ）段階で、前記第１プリプレグ及び前記第２プリプレグが、４０００Ｐａ・ｓないし１００００Ｐａ・ｓの粘度を持つ状態で積層がなされる、多層回路基板の製造方法を提供する。
【０００８】
また本発明は、前記（ａ）段階が、前記第２プリプレグの一面に第２伝導層を形成する段階と、前記第２伝導層をサブトラクティブ法によって第２回路層に形成する段階と、を含み、前記第２伝導層が、前記第２プリプレグに積層されて形成されるか、または前記第２プリプレグにメッキすることで形成される、多層回路基板の製造方法を提供する。
【０００９】
また本発明は、前記（ａ）段階が、前記第２プリプレグの一面に、アディティブ法によって第２回路層を形成する、多層回路基板の製造方法を提供する。
【００１０】
また本発明は、前記（ｂ）段階と前記（ｃ）段階との間に、（ｂａ）前記第１プリプレグの外面に形成された第１伝導層、及び前記第２プリプレグの外面に形成された第３伝導層のうち少なくとも一つの伝導層に対してビアホールを加工する段階と、（ｂｂ）前記第１プリプレグ及び前記第２プリプレグを硬化させる段階と、（ｂｃ）前記ビアホール内にメッキを行う段階と、をさらに含み、前記第１伝導層が、前記（ｂ）段階で前記第１プリプレグと共に積層されて形成され、前記第３伝導層が、前記（ａ）段階で前記第２プリプレグと共に積層されて形成される、多層回路基板の製造方法を提供する。
【００１１】
また本発明は、前記（ｂａ）段階が、前記伝導層をサブトラクティブ法によってビアに相応するようにパターニングする段階と、前記回路基板の少なくとも一面に、樹脂エッチングによりビアホールを形成する段階と、を含む、多層回路基板の製造方法を提供する。
【００１２】
また本発明は、前記（ｃ）段階が、前記第１プリプレグの外面に第１伝導層、及び前記第２プリプレグの外面に第３伝導層のうち少なくとも一つの伝導層を形成する段階と、前記伝導層をサブトラクティブ法によって前記回路層に形成する段階と、を含み、前記第１伝導層は、前記（ｂ）段階で前記第１プリプレグと共に積層されて形成され、前記第３伝導層は、前記（ａ）段階で前記第２プリプレグと共に積層されて形成される、多層回路基板の製造方法を提供する。
【００１３】
また本発明は、前記（ｃ）段階で、前記回路層が、アディティブ法によって形成されることを特徴とする、多層回路基板の製造方法を提供する。
【００１４】
また本発明は、前記（ｃ）段階以後に、前記回路層の上面に、プリプレグ及び回路層を順次に追加形成する段階をさらに含む、多層回路基板の製造方法を提供する。
【００１５】
また本発明は、前記（ｃ）段階以後に、前記回路層の上面にパターニングされたソルダーレジスト層を形成する段階をさらに含む、多層回路基板の製造方法を提供する。
【００１６】
また本発明は、多層回路基板の製造方法において、（ａ）両面にキャリア薄膜層を含むキャリア層を用意する段階と、（ｂ）前記キャリア層の両面に第２プリプレグ及び第２回路層を順次に形成する段階と、（ｃ）前記第２回路層の上面に第１プリプレグ及び第１伝導層を形成する段階と、（ｄ）前記キャリア薄膜層を含む回路基板を前記キャリア層のコア層から分離する段階と、（ｅ）前記回路基板の少なくとも一面に回路層を形成する段階と、を含み、前記（ｄ）段階で、前記第１プリプレグ及び前記第２プリプレグが半硬化状態である、多層回路基板の製造方法を提供する。
【００１７】
また本発明は、前記第１プリプレグ及び前記第２プリプレグが、同じ特性の樹脂を含むプリプレグである、多層回路基板の製造方法を提供する。
【００１８】
また本発明は、前記（ｄ）段階で、前記第１プリプレグ及び前記第２プリプレグが、４０００Ｐａ・ｓないし１００００Ｐａ・ｓの粘度を持つ状態で積層がなされる、多層回路基板の製造方法を提供する。
【００１９】
また本発明は、前記（ｂ）段階が、前記第２プリプレグの上面に第２伝導層を形成する段階と、前記第２伝導層をサブトラクティブ法によって前記第２回路層に形成する段階と、を含み、前記第２伝導層を形成する段階が、第２伝導層を前記第２プリプレグと共に積層によって形成するか、または積層された前記第２プリプレグの上面にメッキによって形成する、多層回路基板の製造方法を提供する。
【００２０】
また本発明は、前記（ｂ）段階が、前記第２プリプレグの上面に、アディティブ法によって前記第２回路層を形成する、多層回路基板の製造方法を提供する。
【００２１】
また本発明は、前記（ｃ）段階が、前記第１伝導層を第１プリプレグと共に積層によって形成するか、または積層された前記第１プリプレグの上面にメッキによって形成する、多層回路基板の製造方法を提供する。
【００２２】
また本発明は、前記（ｃ）段階と前記（ｄ）段階との間に、前記第１伝導層をサブトラクティブ法によって第１回路層に形成する段階をさらに含み、前記（ｅ）段階が、前記キャリア薄膜層をサブトラクティブ法によって第３回路層に形成する、多層回路基板の製造方法を提供する。
【００２３】
また本発明は、前記（ｄ）段階と前記（ｅ）段階との間に、（ｄａ）前記回路基板のうち少なくとも一面に対してビアホールを加工する段階と、（ｄｂ）前記第１プリプレグ及び前記第２プリプレグを硬化させる段階と、（ｄｃ）前記ビアホール内にメッキを行う段階と、をさらに含む、多層回路基板の製造方法を提供する。
【００２４】
また本発明は、前記（ｄａ）段階が、前記回路基板の少なくとも一面に対して、サブトラクティブ法によってビアに相応するようにパターニングする段階と、前記回路基板の少なくとも一面に対して樹脂エッチングを行う段階と、を含む、多層回路基板の製造方法を提供する。
【００２５】
また本発明は、前記（ｅ）段階が、前記回路層をサブトラクティブ法によって形成する、多層回路基板の製造方法を提供する。
【００２６】
また本発明は、前記（ｃ）段階と前記（ｄ）段階との間に、（ｃａ）前記第１伝導層をサブトラクティブ法によって内部回路層に形成する段階と、（ｃｂ）前記内部回路層の上面に、プリプレグ及び回路層を順次に追加形成する段階と、をさらに含む、多層回路基板の製造方法を提供する。
【００２７】
また本発明は、前記（ｅ）段階以後に、前記回路層の上面にパターニングされたソルダーレジスト層を形成する段階をさらに含む、多層回路基板の製造方法を提供する。
【００２８】
また本発明は、多層回路基板において、２つ以上積層されたプリプレグと、前記プリプレグのうち２つのプリプレグの間に陥入して取り囲まれた一つ以上の内部回路層と、前記多層回路基板の少なくとも一面に露出して形成された外部回路層と、を含む、多層回路基板を提供する。
【００２９】
また本発明は、前記内部回路層の突き出た回路パターンを中心として、前記２つのプリプレグが対称をなす、多層回路基板を提供する。
【００３０】
また本発明は、前記内部回路層を取り囲む前記２つのプリプレグが、同じ特性の樹脂を含む、多層回路基板を提供する。
【００３１】
また本発明は、少なくとも一つの前記プリプレグを貫通して形成されたホール内部にメッキされて、前記内部回路層と前記外部回路層とを電気的に連結した一つ以上のブラインドビアをさらに含む、多層回路基板を提供する。
【００３２】
また本発明は、前記多層回路基板を貫通して形成されたホール内部にメッキされて、前記多層回路基板の両面に位置している前記外部回路層の間を電気的に連結した一つ以上の貫通ホールビアをさらに含む、多層回路基板を提供する。
【発明の効果】
【００３３】
本発明の一側面による回路基板の製造方法及びその製造方法によって製造された回路基板は、必要分の層を形成することで、素材の過多使用を防止し、薄い形態の多層回路基板が製造でき、素材の過多使用によるコスト浪費を低減させる効果がある。
【００３４】
また、本発明の一側面による回路基板の製造方法及びその製造方法によって製造された回路基板は、必要分の層を形成しても、多層の回路基板の製造時に歪みを防止できるという効果がある。
【００３５】
また、本発明の一側面による回路基板の製造方法は、回路基板と離型性キャリア層を中心として両面に回路基板を貼り付けて製造工程を経ることで、一つの工程によって２枚の基板を製造でき、生産性を向上させるという効果がある。
【００３６】
また、本発明の一側面による多層回路基板の製造方法は、貫通ホール及びブラインドビアホールを同時に加工でき、生産性を向上させるという効果がある。
【図面の簡単な説明】
【００３７】
【図１Ａ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図１Ｂ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図１Ｃ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図１Ｄ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図１Ｅ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図１Ｆ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図１Ｇ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図１Ｈ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図１Ｉ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図１Ｊ】本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図２】図１Ａ及び図１Ｅに関して両プリプレグが対称構造をなす原理を簡略に示す図面である。
【図３】図１Ａないし図１Ｊによる多層回路基板を製造する方法を示すフローチャートである。
【図４Ａ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｂ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｃ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｄ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｅ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｆ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｇ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｈ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｉ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｊ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｋ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図４Ｌ】本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図５】図４Ａないし図４Ｌによる多層回路基板を製造する方法を示すフローチャートである。
【図６Ａ】本発明の一実施形態によって４層以上の多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図６Ｂ】本発明の一実施形態によって４層以上の多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図６Ｃ】本発明の一実施形態によって４層以上の多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図６Ｄ】本発明の一実施形態によって４層以上の多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【図６Ｅ】本発明の一実施形態によって４層以上の多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【発明を実施するための形態】
【００３８】
以下、添付した図面を参照して当業者が容易に行えるように本発明の実施形態を詳細に説明する。しかし、本発明はいろいろな形態で構成でき、ここで説明する実施形態に限定されるものではない。そして、図面で本発明を明確に説明するために、説明と関係ない部分は略し、明細書全体にわたって類似した部分については、類似した図面符号をつけて説明する。
【００３９】
以下、本発明で実施しようとする具体的な実施形態について、添付図面を参照して詳細かつ明確に説明する。
【００４０】
（第１実施例）
図１Ａないし図１Ｊは、本発明の一実施形態による多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面であり、図３は、図１Ａないし図１Ｊによる多層回路基板を製造する方法を示すフローチャートである。
【００４１】
図３に示したように、本実施例による多層回路基板を製造する方法は、第２プリプレグ２１０の一面に第２回路層２００を形成する段階（Ｓ１０）、第２回路層２００の上面に第１プリプレグ１１０を積層する段階（Ｓ２０）、及び第１プリプレグ１１０の外面及び第２プリプレグ２１０の外面のうち少なくとも一面に回路層１００、３００を形成する段階（Ｓ３０）を含む。
【００４２】
以下、各段階について図１Ａないし図１Ｊを参照して詳細に説明する。
【００４３】
第２プリプレグ２１０の一面に第２回路層２００を形成する段階（Ｓ１０）は、第２プリプレグ２１０の一面に第２伝導層２０１を形成する段階（Ｓ１１）、及び第２伝導層２０１を、サブトラクティブ法によって第２回路層２００に形成する段階（Ｓ１２）を含み、第２プリプレグ２１０の一面に、アディティブ法によって第２回路層２００を形成してもよい。
【００４４】
このように、回路層を形成する方式は、サブトラクティブ法とアディティブ法とに大別できる。
【００４５】
サブトラクティブ法は、伝導層から不要な部分をエッチングなどによって選択的に除去して導体パターンを形成する方法であり、一例としてテンティング法及びパネル／パターン法などがある。
【００４６】
テンティング法について簡略に説明すれば、無電解メッキ及び電解メッキを順次に進めた後で感光性レジストを塗布し、この感光性レジストを露光及び現像してパターンを形成する。次いで、パターニングされた感光性レジストをマスクとしてエッチングして感光性レジストを剥離する過程を経て回路を形成する。
【００４７】
そして、パネル／パターン法について簡略に説明すれば、無電解メッキ及び電解メッキを順次に進めた後、感光性レジストを塗布し、この感光性レジストを露光及び現像することでパターンを形成する。次いで、電解メッキを行ってパターニングされたメッキを得た後、感光性レジストを剥離してエッチングすることで回路を形成する。
【００４８】
アディティブ法は、絶縁体層上にメッキなどによって伝導性素材の物質を選択的に析出させて導体パターンを形成する方法であり、一例として、セミアディティブ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ）法（以下、“ＳＡＰ”という）、モディファイド・セミアディティブ（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ）法（以下、“ＭＳＡＰ”という）、アドバンスド・モディファイド・セミアディティブ（Ａｄｖａｎｃｅｄ  Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ）法（以下、“ＡＭＳＡＰ”という）及びフルアディティブ（Ｆｕｌｌ−Ａｄｄｉｔｉｖｅ）法（以下、“ＦＡＰ”という）などがある。
【００４９】
ＳＡＰ、ＭＳＡＰ及びＡＭＳＡＰは、いずれも類似した方法であり、簡略に説明すれば、無電解メッキを行い、感光性レジストを塗布した後でこの感光性レジストを露光及び現像することでパターンを形成する。次いで、電解メッキを行ってパターニングされたメッキを得た後、感光性レジストを剥離してエッチングすることで回路を形成する。
【００５０】
そして、ＦＡＰについて簡略に説明すれば、感光性レジストを塗布した後でこの感光性レジストを露光及び現像することでパターンを形成し、パターニングされた感光性レジストに無電解メッキを行うことで回路を形成する。
【００５１】
前述のように例示したサブトラクティブ法またはアディティブ法以外にも、多様な方法によるサブトラクティブ法またはアディティブ法によって第２回路層２００を形成できるが、サブトラクティブ法によって第２回路層２００を形成する場合、第２回路層における導体パターンに相応するように選択的エッチングを行うためには、銅箔層などの伝導性素材の薄膜層を積層するか、または無電解メッキ及び／または電解メッキにより第２伝導層２０１を形成せねばならない。
【００５２】
同様に、第３回路層３００をサブトラクティブ法によって形成するために、第３伝導層３０１が形成されねばならないので、図１Ａに示したように、第２プリプレグ２１０を介して、第２プリプレグ２１０の両面に、第２伝導層２０１及び第３伝導層３０１を同時に積層（図１Ａないし図１Ｂを参照）することが望ましい。
【００５３】
このとき、第２プリプレグ２１０に第２伝導層２０１及び／または第３伝導層３０１を積層する過程で、第２プリプレグ２１０は、熱、圧力などによって完全硬化して高分子化してはならず、かつ半硬化状態を維持していなければならない。このとき、第２プリプレグ２１０の粘度は、４０００Ｐａ・ｓ〜１００００Ｐａ・ｓであることが望ましい。ガラス纎維にエポキシ樹脂が含浸されたＦＲ−４等級（ＮＥＭＡ（Ｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｉｃａｌ  Ｍａｎｕｆａｃｔｕｒｅｒｓ  Ａｓｓｏｃｉａｔｉｏｎ）規格）のプリプレグの場合、前述の粘度を満たすために１４０℃〜１８０℃の温度で約２０分以内に積層させることが望ましい。
【００５４】
第２プリプレグ２１０は、エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂またはテフロン（登録商標）樹脂などが、機械的強度または温度に対する抵抗性を高めるために、紙、ガラス繊維及びガラス不織布などの補強剤に含浸されたものであり、通常回路基板の製造時に使われるガラス纎維にエポキシ樹脂が含浸されたＦＲ−４等級（ＮＥＭＡ規格）のプリプレグの場合、前述の粘度を満たすために１４０℃〜１８０℃の温度で約２０分以内に積層させることが望ましい。
【００５５】
次いで、第２回路層２００を、サブトラクティブ法またはアディティブ法によって形成（図１Ｃ参照）した後、第２回路層２００の上面に第１プリプレグ１１０を積層する（Ｓ２０）（図１Ｄ参照）。
【００５６】
このとき、第１プリプレグ１１０も第２プリプレグ２１０と同様に完全硬化される前の半硬化状態を維持していなければならず、第１プリプレグ１１０を第２回路層２００の上面に積層する場合、第２プリプレグ２１０に第２伝導層２０１または第３伝導層３０１を積層する場合と同様に、第１プリプレグ１１０は、４０００Ｐａ・ｓ〜１００００Ｐａ・ｓの粘度で積層させることが望ましい。ガラス纎維にエポキシ樹脂が含浸されたＦＲ−４等級（ＮＥＭＡ規格）のプリプレグの場合、前述の粘度を満たすために約１４０℃〜１８０℃の温度で約２０分以内に積層させることが望ましい。
【００５７】
第１プリプレグ１１０及び第２プリプレグ２１０が完全に高分子化する前にフローが残っている半硬化状態を維持している状態で、同じ特性を持つプリプレグを用いて積層する場合、第２回路層２００は、第１プリプレグ１１０と第２プリプレグ２１０との間に陥入して位置することで、第２回路層２００の突き出た導体パターンを中心として、第１プリプレグ１１０と第２プリプレグ２１０とが自然に対称構造をなして積層される（図１Ｅ参照）。
【００５８】
図２は、図１Ｄ及び図１Ｅに関して、両プリプレグ１１０、２１０が対称構造をなす原理を簡略に示す図面である。
【００５９】
図２を参照して、半硬化状態の第１プリプレグ１１０を、半硬化状態の第２プリプレグ２１０の上面に形成された第２回路層２００の上面に積層する場合、いかなるメカニズムで両プリプレグ１１０、２１０が同じ厚さを持つようになるかを説明する。このとき、第１プリプレグ１１０及び第２プリプレグ２１０は、ガラス纎維２１１にエポキシ樹脂２１２が含浸されたＦＲ−４等級（ＮＥＭＡ規格）の同じ特性を持つプリプレグであるということを、例として挙げる。
【００６０】
半硬化状態の第１プリプレグ１１０及び第２プリプレグ２１０に含まれたエポキシ樹脂は、約１４０℃〜１８０℃の温度で約４０００Ｐａ・ｓ〜１００００Ｐａ・ｓの粘度を持つので、フローが生じて第２回路層２００のパターンの間にそれぞれ流れ込む。このとき、第１プリプレグ１１０及び第２プリプレグ２１０のガラス纎維は、剛性を維持した状態で第１プリプレグ１１０及び第２プリプレグ２１０それぞれの厚さを維持する支持体の役割を行う。
【００６１】
第２回路層２００を基準として、上下面に同じ特性を持つ半硬化状態の第１プリプレグ１１０及び第２プリプレグ２１０を積層する場合、第１プリプレグ１１０及び第２プリプレグ２１０に含まれたガラス纎維が同一であるので、両プリプレグ１１０、２１０が同じ厚さを維持しつつ、第２回路層２００パターンの下部が第２プリプレグ２１０のエポキシ樹脂内に圧入され、第２回路層２００パターンの上部が第１プリプレグ１１０のエポキシ樹脂内に圧入されるようになる。これにより、図１Ｅに示したように、第１プリプレグ１１０と第２プリプレグ２１０とが第２回路層２００を介して同じ厚さを持つ対称構造をなす。
【００６２】
このように第２回路層２００を介して、第１プリプレグ１１０及び第２プリプレグ２１０が対称構造をなすことで、基板の歪み防止のために従来のように特性の異なるプリプレグを積層しなくても、基板の歪み問題を解決できるという効果がある。
【００６３】
次いで、第１プリプレグ１１０の外面及び／または第２プリプレグ２１０の外面に回路層を形成（Ｓ３０）することで、多層の回路基板が完成される（図１Ｉ参照）。
【００６４】
多層回路基板の外面に形成された回路層１００、３００もサブトラクティブ法またはアディティブ法によって形成され、それぞれの回路層１００、３００を形成する前に、本実施例による多層回路基板を製造する方法は、各層間を連結するビアを形成する過程をさらに含む。
【００６５】
すなわち、第２回路層２００の上面に第１プリプレグ１１０を積層した（Ｓ２０）後、第１プリプレグ１１０外面に形成された第１伝導層１０１、及び第２プリプレグ２１０の外面に形成された第３伝導層３０１のうち少なくとも一つの伝導層に対してビアホールを加工する段階（Ｓ２１）、第１プリプレグ１１０及び第２プリプレグ２１０を硬化させる段階（Ｓ２２）、及びビアホール内にメッキを行う段階（Ｓ２３）をさらに含む。一方、本発明の実施形態はこれに限定されず、第２回路層２００の上面に第１プリプレグ１１０を積層した後、第１プリプレグ１１０及び第２プリプレグ２１０を一括的に硬化し、ビアホール加工はその後に行ってもよい。
【００６６】
第１プリプレグ１１０の外面に形成された第１伝導層１０１、及び第２プリプレグ２１０の外面に形成された第３伝導層３０１のうち少なくとも一つの伝導層に対してビアホールを加工する段階（Ｓ２１）は、第２伝導層２０１の形成と同様に伝導性素材の薄膜を積層するか、または無電解メッキ及び／または電解メッキにより形成することができるが、積層により第１伝導層１０１及び／または第３伝導層３０１を形成する場合に、第１伝導層１０１は、第２回路層２００の上面に第１プリプレグ１１０と共に積層されて形成され、第３伝導層３０１は、第２プリプレグ２１０と共に積層されて形成される。
【００６７】
すなわち、第１伝導層１０１は、図１Ｄに示したように、第２回路層２００に第１プリプレグ１１０及び第１伝導層１０１が積層されて形成され、第３伝導層３０１は、図１Ａに示したように、第２プリプレグ２１０を中心として両面にそれぞれ第２伝導層２０１及び第３伝導層３０１が積層されて形成される。
【００６８】
次いで、図１Ｇに示したように、多層回路基板のうち少なくとも一面、すなわち、第１伝導層１０１及び第３伝導層３０１のうち少なくとも一つの伝導層に対してビアホールを加工できる（Ｓ２１）。
【００６９】
ビアホールを加工する方法は、機械的な方式によりドリリングしてもよく、ＵＶまたはＣＯ２／レーザーを使ってビアホールを加工してもよく、樹脂エッチングによってビアホールを加工してもよい。
【００７０】
樹脂エッチングによってビアホールを加工する場合、ビアホールを加工する段階（Ｓ２１）は、伝導層１０１、３０１をサブトラクティブ法によってビアに相応するようにパターニングする段階（Ｓ２１−１）（図１Ｆ参照）、及びパターニングされた伝導層１０１、３０１をマスク１５０、３５０として、第１プリプレグ１１０及び第２プリプレグ２１０のうち少なくとも一つのプリプレグに対して樹脂エッチングを行う段階（Ｓ２１−２）（図１Ｇ参照）を含む。
【００７１】
但し、ビアホールを加工する方法のうち機械的な方法またはレーザーを用いる方法などの場合には、樹脂エッチングによる場合より時間が長くかかって生産性が落ち、ホール内壁に摩擦熱によって生じたスミア（Ｓｍｅａｒ）を除去するためのデスミア（Ｄｅｓｍｅａｒ）工程が付加されるので、樹脂エッチングによってビアホールを加工することが望ましい。
【００７２】
このとき、樹脂エッチングを行う過程（Ｓ２１−２）は、プリプレグが完全に高分子化して硬化された後でもなされうるが、プリプレグが硬化された後には樹脂エッチングを行うエッチング液に対する耐薬品性が強くなるので、プリプレグの硬化前に行うことが望ましい。
【００７３】
かかる樹脂エッチングは、第１プリプレグ１１０及び第２プリプレグ２１０のうちいずれか一つのプリプレグのみにパターニングされた伝導層をマスク１５０、３５０としてビアホール加工が行われうるが、図１Ｇに示したように、第１プリプレグ１１０及び第２プリプレグ２１０の両方、すなわち、回路基板の両面に対して樹脂エッチングを行うことができ、この場合、第２回路層２００は、樹脂エッチングによって回路基板に進行される穿孔過程を阻止することで、貫通ホール及びブラインドビアホールを同じ方法によって同時に加工できる。
【００７４】
ビアホールを加工した後、第１プリプレグ１１０及び第２プリプレグ２１０を完全に硬化させ（Ｓ２２）、ビアホール内部にメッキを通じてビアを形成させる（Ｓ２３）。
【００７５】
通常、ポストキュアなどの工程によって素材に熱が加わることにより、プリプレグは高分子化して完全硬化される。
【００７６】
このように硬化された第１プリプレグ１１０及び第２プリプレグ２１０に形成されたビアホール内に、無電解メッキ及び／または電解メッキを通じて第１回路層１００、第２回路層２００及び第３回路層３００のうち少なくとも２層以上の間に電気的な連結がなされる（図１Ｈ参照）。
【００７７】
次いで、３層の多層回路基板のうち最外層、すなわち、第１プリプレグ１１０の外面及び第２プリプレグ２１０の外面のうち少なくとも一面に対して回路層を形成することで（Ｓ３０）、多層回路基板が完成される（図１Ｉ参照）。
【００７８】
第１回路層１００または第３回路層３００を形成する方法は、伝導層１０１、３０１を形成してこれをサブトラクティブ法によって回路層１００、３００に形成してもよく、アディティブ法によって回路層１００、３００に形成してもよい。
【００７９】
このとき、サブトラクティブ法によって第１回路層１００または第３回路層３００を形成する方法は、第１プリプレグ１１０の外面に第１伝導層１０１、及び第２プリプレグ２１０の外面に第３伝導層３０１のうち少なくとも一つの伝導層を形成する段階（Ｓ３１）、及び伝導層をサブトラクティブ法によって回路層１００、３００に形成する段階（Ｓ３２）を含む。
【００８０】
ビアを形成した後にはパターニングされた伝導層１０１、３０１が形成されているので、別途の伝導層を形成せず、回路パターンに相応するように選択的エッチングによって回路層１００、３００を形成することが望ましい。
【００８１】
次いで、多層回路基板の少なくとも一面、すなわち、第１回路層１００または第２回路層３００の上面に回路層１００、３００を保護し、基板の不要な部分にソルダリングが行われることを防止するためにパターニングされたソルダーレジスト層８００を形成できる（Ｓ４０）（図１Ｊ参照）。
【００８２】
パターニングされたソルダーレジスト層８００は、スクリーン製版を用いて必要な部分のみにソルダーレジストインクを塗布するスクリーンプリンティング法によって形成してもよく、または全面にソルダーレジストインクを塗布し、塗布されたソルダーレジストに露光及び現像過程を経て必要な部分のみにソルダーレジストインクを塗布するフォト法によってパターニングされたソルダーレジスト層８００を形成してもよい。
【００８３】
多層回路基板の少なくとも一面にパターニングされたソルダーレジスト層を形成した後、ソルダーコーティング、フリーフラックス、化学防食処理、無電解ニッケルメッキ、金メッキ、ソルダーメッキなどの表面処理が行われることもあるということはいうまでもない。
【００８４】
（第２実施例）
図４Ａないし図４Ｌは、本発明の一実施形態によって生産性を向上させた多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面であり、図５は、図４Ａないし図４Ｌによる多層回路基板を製造する方法を示すフローチャートである。
【００８５】
図５に示したように、本実施例による生産性を向上させた多層回路基板を製造する方法は、両面にキャリア薄膜層４００を備えるキャリア層５００を用意する段階（Ｓ１００）、キャリア層５００の両面に第２プリプレグ２１０及び第２回路層２００を順次に形成する段階（Ｓ２００）、第２回路層２００の上面に第１プリプレグ１１０及び第１伝導層１０１を形成する段階（Ｓ３００）、キャリア薄膜層４００を含む回路基板６００、７００をキャリア層５００のコア層４２０から分離する段階（Ｓ４００）、及び回路基板６００、７００に対して少なくとも一面に回路層１００、３００を形成する段階（Ｓ５００）を含む。
【００８６】
以下、図４Ａないし図４Ｌを参照して各段階について詳細に説明するが、前述の実施例と重なる説明は略する。
【００８７】
まず、両面に伝導性素材のキャリア薄膜層４００を備えるキャリア層５００を用意する（Ｓ１００）。
【００８８】
キャリア層５００は、コア層４２０の両面に伝導性素材のキャリア薄膜層４００を含む銅箔積層板（ＣＣＬ；Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ）でありうるが、図４Ａに示したように、キャリア薄膜層４００をコア層４２０から分離できるように、キャリア薄膜層４００とコア層４２０との間に接着層４１０が備えられたことが望ましい。
【００８９】
このとき、コア層４２０は、エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂またはテフロン（登録商標）樹脂などが、機械的強度または温度に対する抵抗性を高めるために、紙、ガラス繊維及びガラス不織布などの補強剤に含浸されたものでありうる。
【００９０】
これらのコア層４２０の両面に接着層４１０が形成されており、接着層４１０の外面に伝導性素材の薄膜層を貼り付けることで、一工程によって２枚の基板を製造可能になる。このとき、接着層４１０は、所定の工程を経た後には、熱処理過程などによって接着力を失う物質を含めて離型性を持つものが望ましい。
【００９１】
また、接着層４１０の外面に貼り付けられたキャリア薄膜層４００は、伝導性素材によって所定の厚さに形成でき、その厚さは通常１８μｍの厚さに形成されるが、微細回路パターンを形成する場合には３μｍの厚さに形成されることもある。
【００９２】
このように、コア層４２０を中心として接着層４１０及びキャリア薄膜層４００を含むキャリア層５００を用意した（Ｓ１００）後、キャリア層５００両面に第２プリプレグ２１０及び第２回路層２００を順次に形成する（Ｓ２００）。
【００９３】
第２回路層２００は、前述の実施例と同様に、第２プリプレグ２１０の外面に、サブトラクティブ法またはアディティブ法によって第２回路層を形成できる。
【００９４】
サブトラクティブ法による第２回路層２００を形成するために、第２伝導層２０１を先ず形成せねばならず、したがって、第２伝導層２０１は、キャリア層５００の両面に第２プリプレグ２１０及び第２伝導層２０１を共に積層するか（図４Ｂ及び図４Ｃ参照）、またはキャリア層５００両面に第２プリプレグ２１０を先ず積層し、第２プリプレグ２１０の外面に無電解メッキ及び／または電解メッキを行うことで形成する。
【００９５】
このとき、第２プリプレグ２１０を積層する場合、積層後に第２プリプレグ２１０が完全硬化されていない半硬化状態でなければならないので、前述の実施例と同様に、第２プリプレグ２１０は、４０００Ｐａ・ｓ〜１００００Ｐａ・ｓの粘度で積層させることが望ましい。ガラス纎維にエポキシ樹脂が含浸されたＦＲ−４等級（ＮＥＭＡ規格）のプリプレグの場合、前述の粘度を満たすために、１４０℃〜１８０℃の温度で約２０分以内に積層させることが望ましい。
【００９６】
次いで、第２伝導層２０１に対して、第２回路層の導体パターンを除外した不要な部分を、エッチングなどで選択的に除去することで第２回路層２００を形成できる。
【００９７】
このように形成された第２回路層２００上に、第１回路層１００を形成するために第２回路層２００が形成された回路基板６００、７００の上面、すなわち、キャリア層５００が貼り付けられていない面に第１プリプレグ１１０及び第１伝導層１０１を形成する（Ｓ３００）。
【００９８】
第２プリプレグ２１０及び第２伝導層２０１と同様に、第２回路層２００の上面に第１プリプレグ１１０及び第１伝導層１０１を共に積層して形成するか（図４Ｅ参照）、第２回路層２００の上面に第１プリプレグ１１０を先ず積層し、第１プリプレグ１１０の外面に無電解メッキ及び／または電解メッキを行って第１伝導層１０１を形成できる。
【００９９】
１プリプレグ１１０を積層する場合、第１プリプレグ１１０及び第２プリプレグ２１０いずれも完全硬化されていない半硬化状態でなければならないので、第１プリプレグ１１０もやはり、４０００Ｐａ・ｓ〜１００００Ｐａ・ｓの粘度で積層させることが望ましい（ガラス纎維にエポキシ樹脂が含浸されたＦＲ−４等級（ＮＥＭＡ規格）のプリプレグの場合、前述の粘度を満たすために１４０℃〜１８０℃の温度で約２０分以内に積層させることが望ましい）。
【０１００】
このとき、第１プリプレグ１１０は、従来のように基板の歪みを防止するために他の特性を持つプリプレグを使わず、第２プリプレグ２１０と同じ特性を持つプリプレグを使っても基板の歪みを防止できるようになる。
【０１０１】
このように、第１プリプレグ１１０及び第２プリプレグ２１０を前述のような条件で積層する場合、第１プリプレグ１１０及び第２プリプレグ２１０いずれも半硬化状態を維持し、第２回路層２００は、第１プリプレグ１１０及び第２プリプレグ２１０の間に陥入した状態に位置して、第２回路層２００の突き出た導体パターンを中心として両プリプレグ１１０、２１０は対称構造をなして積層されることで（図４Ｆ参照）、基板の歪みを防止できる。
【０１０２】
このように第２回路層２００を基準として上下面に同じ特性を持つ半硬化状態の第１プリプレグ１１０及び第２プリプレグ２１０を積層する場合、第１プリプレグ１１０及び第２プリプレグ２１０に含まれたガラス纎維が同一であるので、両プリプレグ１１０、２１０が同じ厚さを維持しつつ、両プリプレグ１１０、２１０のエポキシ樹脂がそれぞれ第２回路層２００のパターンの間に圧入される。これにより、図４Ｆに示したように、第１プリプレグ１１０と第２プリプレグ２１０とが第２回路層２００を介して厚さを持つ対称構造をなす。
【０１０３】
次いで、キャリア薄膜層４００を含む第１回路基板６００及び第２回路基板７００を、コア層４２０から分離する（Ｓ４００）。
【０１０４】
キャリア層５００に形成された接着層４１０の接着力が劣化するように、接着層４１０の特性に合う処理（一例として、所定の温度に至るまで熱を加える熱処理）を行うことで接着力が低下し、キャリア薄膜層４００、該キャリア薄膜層４００に積層された第２プリプレグ２１０及び第２回路層２００を含む回路基板６００、７００は分離される（図４Ｇ参照）。このように分離した２枚の基板を本実施例では、それぞれ第１回路基板６００及び第２回路基板７００という。
【０１０５】
回路基板６００、７００に含まれたキャリア薄膜層４００は、この時点から第３伝導層３０１になるが、第３伝導層３０１は、サブトラクティブ法によって第３回路層３００に形成される。以下では、キャリア薄膜層４００がコア層４２０から分離されたものは第３伝導層３０１と同一であると見なす。
【０１０６】
次いで、分離した回路基板６００、７００の少なくとも一面、すなわち、第１伝導層１０１及び第３伝導層３０１の少なくとも一つの伝導層に対してビアを形成するために、本実施例による多層回路基板の製造方法は、回路基板６００、７００のうち少なくとも一面に対してビアホールを加工する段階（Ｓ４１０）をさらに含む。
【０１０７】
ビアホールを加工する場合、レーザーなどを用いた加工が可能であるが、前述の実施例で説明したように、樹脂エッチングによってビアホールを加工するのが望ましく、この場合、ビアホールを加工する段階（Ｓ４１０）は、第１伝導層１０１及び第３伝導層３０１のうち少なくとも一つの伝導層に対して、サブトラクティブ法によってビアに相応するようにパターニングする段階（Ｓ４１０−１）（図４Ｈ参照）、パターニングされた第１伝導層１０１及びパターニングされた第３伝導層３０１をマスク１５０、３５０として、第１プリプレグ１１０及び第２プリプレグ２１０のうち少なくとも一つのプリプレグに対して樹脂エッチングを行う段階（Ｓ４１０−２）（図４Ｉ参照）を含む。
【０１０８】
各過程についての説明は、前述の実施例で対応する過程についての説明と同じく、一つの基板に対して両面に形成されたパターニングされた伝導層１０１、３０１をマスク１５０、３５０として、第１プリプレグ１１０及び第２プリプレグ２１０の両方、すなわち、回路基板の両面を同時に樹脂エッチングすることで、レーザーを用いてビアホールを加工することより速く貫通ホールまたはブラインドビアホールを形成でき、貫通ホール及びブラインドビアホールを同時に形成することも可能になる。
【０１０９】
ビアホールを加工した（Ｓ４１０）後、第１プリプレグ１１０及び第２プリプレグ２１０を完全硬化させる段階（Ｓ４２０）、及びビアホールの内部をメッキする段階（Ｓ４３０）（図４Ｊ参照）をさらに含む。一方、本発明の実施形態はこれに限定されず、第２回路層２００の上面に第１プリプレグ１１０を積層し、第１回路基板６００及び第２回路基板７００をコア層４２０から分離した後、第１プリプレグ１１０及び第２プリプレグ２１０を一括的に硬化し、ビアホール加工はその後に行ってもよい。
【０１１０】
前述の実施例で説明したように、プリプレグを、ポストキュア工程を通じて硬化させて高分子化し、次いで、ビアホール内部をメッキして多層回路基板で少なくとも２層の間を電気的に連結させる。
【０１１１】
回路基板６００、７００をキャリア層５００のコア層４２０から分離した（Ｓ４００）後、回路基板６００、７００のうち少なくとも一面に第１回路層１００または第３回路層３００を形成することで（Ｓ５００）、３層の回路基板が形成される。
【０１１２】
このとき、分離された回路基板６００、７００のうち少なくとも一面に第１回路層１００を形成できるが、回路基板６００、７００がキャリア層５００に貼り付けられて分離される（Ｓ４００）前に、第１伝導層１０１をサブトラクティブ法によって第１回路層１００として形成でき、分離された後で、回路層を形成する段階（Ｓ５００）は、キャリア薄膜層４００、すなわち、第３伝導層３０１のみサブトラクティブ法によって第３回路層として形成してもよい。
【０１１３】
このような場合、２つの回路基板６００、７００に対して同時に第１回路層１００を形成できる効果がある。このとき、回路基板６００、７００をコア層４２０から分離した後、第３回路層３００をサブトラクティブ法によって形成する過程中に、第１回路層１００をエッチング液（ｅｔｃｈａｎｔ）から保護するために、全面にレジスト層を形成することが望ましい。
【０１１４】
次いで、第１回路層１００または第３回路層３００を保護し、基板の不要な部分にソルダリングが行われることを防止するために、それぞれの回路層１００、３００の上面にパターニングされたソルダーレジスト層８００を形成できる。最後に、本実施例による多層回路基板の製造方法は、表面処理を行う過程をさらに含む。
【０１１５】
このように、本実施例による多層回路基板を製造する方法は、前述の第１実施例による製造方法とは異なって、所定の工程まではキャリア層を中心として２枚の基板に対して一工程による製造方法を行うことができ、生産性が向上するという効果がある。
【０１１６】
（第３実施例）
図６Ａないし図６Ｅは、本発明の一実施形態によって４層以上の多層回路基板を製造する方法について、回路基板の断面図として簡略に示す図面である。
【０１１７】
４層以上の多層回路基板を製造する方法は、従来に知られたＬａｙ−Ｕｐ方式またはＢｕｉｌｄ−Ｕｐ方式などの方法を適用するか、または応用して適用するが、本発明の一実施形態による４層以上の多層回路基板を製造する方法は、基板の歪みを防止するために、プリプレグにフローが残っている半硬化状態でプリプレグ及び回路層を順次に追加形成する。
【０１１８】
前述の第１実施例で、第１プリプレグ１１０の外面及び第２プリプレグ２１０の外面のうち少なくとも一面に回路層を形成する段階（Ｓ３０）後に、プリプレグが高分子化して完全硬化される前に形成された回路層の上面に、第４、第５以上のさらに他のプリプレグ及びまた他の回路層を順次に繰り返して追加形成する段階（Ｓ３５）をさらに含んで、４層以上の多層回路基板を製造できる。
【０１１９】
また、前述の第２実施例では、第１プリプレグ１１０及び第１伝導層１０１を形成した（Ｓ３００）（図６Ａ参照）後で、プリプレグが高分子化して完全硬化される前に、第１伝導層１０１を、サブトラクティブ法によって内部回路層に形成し（Ｓ３５０）（図６Ｂ参照）、内部回路層の上面にまた他のプリプレグ１１及びまた他の伝導層を形成した（Ｓ３６０）（図６Ｃないし図６Ｄ参照）後、回路基板をキャリア層５００の接着層４１０から分離し、回路基板の少なくとも一面にサブトラクティブ法によって回路層を形成することで４層の多層回路基板を製造可能になり、これらの過程（Ｓ４５０ないしＳ４６０）を繰り返すことで４層以上の多層回路基板を製造できる。
【０１２０】
このとき、内部回路層の上面にプリプレグ１１及び伝導層１２を形成するために積層する場合、前述の実施例と同様に、回路基板の外面に形成された回路層の導体パターンが積層された２つのプリプレグの間で自然に移動して２つのプリプレグが対称をなすようにするために、２つのプリプレグを４０００Ｐａ・ｓ〜１００００Ｐａ・ｓの粘度で積層させることが望ましい。ガラス纎維にエポキシ樹脂が含浸されたＦＲ−４等級（ＮＥＭＡ規格）のプリプレグの場合、前述の粘度を満たすために１４０℃〜１８０℃の温度で約２０分以内に積層させることが望ましい。
【０１２１】
このように半硬化状態のプリプレグを用いることで、他の特性を持つプリプレグを敢えて使わず、同じ特性を持つプリプレグを使っても、基板の歪み問題を防止できる４層以上の多層回路基板を製造可能になる。
【０１２２】
＜多層回路基板＞
図１Ｊ及び図４Ｌは、前述した多層回路基板の製造方法によって製造された多層回路基板を示す図面である。
【０１２３】
図１Ｊ及び図４Ｌに示したように、多層回路基板は、第１プリプレグ１１０及び第２プリプレグ２１０の間に位置して第１プリプレグ１１０及び第２プリプレグ２１０に陥入して取り囲まれた第２回路層２００、第１プリプレグ１１０の外面に形成された第１回路層１００及び第２プリプレグ２１０の外面に形成された第３回路層３００を含む。
【０１２４】
以下では、第１回路層１００または第３回路層３００などの回路パターンを持つ回路層のうち、多層回路基板の外面に露出して形成された回路層は、外部回路層といい、外部回路層と対応して第２回路層２００などの回路パターンを持つ回路層のうち、多層回路基板の内部に形成されて外部に露出されていない回路層は、内部回路層という。
【０１２５】
したがって、本発明による多層回路基板は、２つ以上積層されたプリプレグ１１０、２１０と、２つのプリプレグの間に陥入して取り囲まれた一つ以上の内部回路層２００、及び回路基板の少なくとも一面に外部に露出して形成された外部回路層１００、３００とを含む。
【０１２６】
このとき、本発明による多層回路基板は、内部回路層が内部回路層を中心として上下面に位置している２つのプリプレグの間に陥入して取り囲まれたままで位置し、内部回路層の突き出た導体パターンを中心として上下面に位置している２つのプリプレグは対称をなすことを特徴とする。
【０１２７】
すなわち、図１Ｊ及び図４Ｌに示したように、第２回路層２００は、第１プリプレグ１１０及び第２プリプレグ２１０の間に陥入して取り囲まれたままで位置し、第１プリプレグ１１０及び第２プリプレグ２１０は、第２回路層２００の突き出た導体パターンを中心として対称をなす。
【０１２８】
内部回路層を取り囲む上下面の２つのプリプレグ１１０、２１０は、前述したように、従来のように基板の歪みを防止するために、互いに異なる特性を持つ層を積層せずに同じ特性を持つプリプレグを積層しても、積層過程中に内部回路層の突き出た導体パターンの位置は、自然にフロー性が残っている半硬化状態のプリプレグの間から中央に移動して基板の歪みを防止する。
【０１２９】
また、本発明による多層回路基板は、少なくとも一つのプリプレグを貫通して形成されたホール内部にメッキされて内部回路層と外部回路層とを電気的に連結した一つ以上のブラインドビアをさらに含んでもよく、また、多層回路基板を貫通して形成されたホール内部にメッキされて多層回路基板の両面に位置している外部回路層の間を電気的に連結した一つ以上の貫通ホールビアをさらに含んでもよい。
【０１３０】
すなわち、図１Ｊ及び図４Ｌに示したように、第１プリプレグ１１０が貫通して形成されたホール内部にメッキされて第１回路層１００と第２回路層２００とを電気的に連結する、すなわち、外部回路層と内部回路層とを電気的に連結するブラインドビア１６０、及び第１プリプレグ１１０及び第２プリプレグ２１０が貫通して、すなわち、多層回路基板を貫通して形成されたホール内部にメッキされて第１回路層１００及び第３回路層３００を電気的に連結する貫通ホールビア１６１などのビアをさらに含んでもよい。
【０１３１】
また、本発明による多層回路基板は、第１回路層１００または第３回路層３００などの外部回路層の外面に、外部回路層を保護し、かつ不要な部分へのソルダリングを防止するためにパターニングされたソルダーレジスト層をさらに含んでもよい。
【０１３２】
以上で説明した本発明の望ましい実施形態は、技術的課題を解決するために開示されたものであり、当業者ならば、本発明の思想及び範囲内で多様な修正、変更、付加などが可能であり、かかる修正、変更などは特許請求の範囲に属するといえる。
【産業上の利用可能性】
【０１３３】
本発明は、多層回路基板関連の技術分野に好適に用いられる。
【符号の説明】
【０１３４】
１０  内部回路層
１０−１  内部回路基板
１１  プリプレグ
１２  伝導層
１３  ビアホール
１４  外部回路層
１００  第１回路層
１０１  第１伝導層
１１０  第１プリプレグ
１５０、３５０  マスク
１６０  ブラインドビア
１６１  貫通ホールビア
２００  第２回路層
２０１  第２伝導層
２１０  第２プリプレグ
３００  第３回路層
３０１  第３伝導層
３１０  第３プリプレグ
４００  キャリア薄膜層
４１０  接着層
４２０  コア層
５００  キャリア層
６００  第１回路基板
７００  第２回路基板
１５、８００  ソルダーレジスト層
【図１Ａ】
0006293998.tif 000002
【図１Ｂ】
0006293998.tif 000003
【図１Ｃ】
0006293998.tif 000004
【図１Ｄ】
0006293998.tif 000005
【図１Ｅ】
0006293998.tif 000006
【図１Ｆ】
0006293998.tif 000007
【図１Ｇ】
0006293998.tif 000008
【図１Ｈ】
0006293998.tif 000009
【図１Ｉ】
0006293998.tif 000010
【図１Ｊ】
0006293998.tif 000011
【図２】
0006293998.tif 000012
【図３】
0006293998.tif 000013
【図４Ａ】
0006293998.tif 000014
【図４Ｂ】
0006293998.tif 000015
【図４Ｃ】
0006293998.tif 000016
【図４Ｄ】
0006293998.tif 000017
【図４Ｅ】
0006293998.tif 000018
【図４Ｆ】
0006293998.tif 000019
【図４Ｇ】
0006293998.tif 000020
【図４Ｈ】
0006293998.tif 000021
【図４Ｉ】
0006293998.tif 000022
【図４Ｊ】
0006293998.tif 000023
【図４Ｋ】
0006293998.tif 000024
【図４Ｌ】
0006293998.tif 000025
【図５】
0006293998.tif 000026
【図６Ａ】
0006293998.tif 000027
【図６Ｂ】
0006293998.tif 000028
【図６Ｃ】
0006293998.tif 000029
【図６Ｄ】
0006293998.tif 000030
【図６Ｅ】
0006293998.tif 000031