(57)【特許請求の範囲】
【請求項１】
絶縁性の基板（１１）と、前記基板の表面に形成された中心導体（１２）と、前記基板の表面において前記中心導体の両側に所定の距離を隔てて形成された表面接地導体（１３ａ，１３ｂ）と、前記基板の裏面に形成された裏面接地導体（１４）と、前記表面接地導体と前記裏面接地導体を電気的に接続する複数のスルーホール（１５）と、を備え、５０Ｇｂｉｔ／ｓ以上のビットレートのデジタル信号を伝送するためのグランデッドコプレーナ線路構造の伝送線路（１）と、
信号電極（３１ｃ，４１ｃ）、及び、前記信号電極の両側に形成されたグランド電極（３１ａ，３１ｂ，４１ａ，４１ｂ）を含むＭＭＩＣ（３０，４０）と、を備えるＩＣ回路であって、
前記基板の両側面において、前記表面接地導体と前記裏面接地導体に電気的に接続される側面接地導体（１６）が形成され、
前記デジタル信号の伝送方向に隣り合う前記スルーホールの間隔が０．５ｍｍ以下であり、
前記基板の少なくとも一端面において、前記表面接地導体と前記裏面接地導体と前記側面接地導体とに電気的に接続される端面接地導体（２１ａ，２１ｂ，２２ａ，２２ｂ）が形成されており、
各前記表面接地導体は、ボンディングワイヤ（３２ａ，３２ｂ，４２ａ，４２ｂ）によって、前記複数のスルーホールのうち前記ＭＭＩＣに最も近いスルーホールよりも前記ＭＭＩＣに近い位置で各前記グランド電極に電気的に接続され、
前記裏面接地導体は、前記ボンディングワイヤ及び前記端面接地導体を介して、前記基板の端面側から接地されることを特徴とするＩＣ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣ回路に関し、特にグランデッドコプレーナ線路において群遅延特性を良好にする伝送線路を備えたＩＣ回路に関する。
【背景技術】
【０００２】
近年、通信システムは高速化の一途をたどっており、５０Ｇｂｉｔ／ｓや１００Ｇｂｉｔ／ｓの通信システムの実用化に向けての議論が活発になされている。このような高速の通信システムに対応した通信装置、又は通信装置の品質評価を行う測定装置においては、高ビットレートのデジタル信号を波形の劣化を抑制して伝送させる必要がある。
【０００３】
例えば、デジタル信号の誤り率を測定する装置は、伝送線路を介して擬似ランダムビット系列などのパルスパターン信号を被試験対象に対して送受信する。このようなパルスパターン信号は基本波成分と高調波成分を含むため、伝送線路には直流から高周波までの広帯域にわたって周波数特性が良好であることが求められる。
【０００４】
従来、高速の電気信号を入出力する伝送線路として、一方の面に薄膜状の信号配線が形成され、他方の面に導電性を有する薄膜状の電気的基準面が形成され、他方の面は一方の面に掘り込まれて電気的基準面が形成されたものが知られている（例えば、特許文献１参照）。
【０００５】
図１１に特許文献１に開示された伝送線路の構成を示す。図１１（ａ）の斜視図に示すように、プラスチック製基板２０１上に１０ＧＨｚ以上の高周波帯域を有する高速信号増幅器ＩＣ２０２が搭載されている。高速信号増幅器ＩＣ２０２に対する信号入出力用の高速信号線２０３ａ，２０３ｂとして、プラスチック製基板２０１上にマイクロストリップ線路が形成されている。高速信号増幅器ＩＣ２０２は、電極パターンの形成された面を下にして、プラスチック製基板２０１上に形成された電極パッド２０５上に、ハンダバンプを用いてベアチップ搭載されている。高速信号線２０３ａ，２０３ｂの両端には、ＳＭＡ型高周波コネクタ２０４ａ，２０４ｂが取り付けられ、高速信号増幅器ＩＣ２０２の入力信号強度と出力信号強度の比である利得特性を測定することができるようになっている。
【０００６】
プラスチック製基板２０１の底面、高速信号線２０３ａ，２０３ｂの下部には掘り込み２０６が形成されている。掘り込み２０６の壁面には、導電性の金属メッキにより、高速信号線２０３ａ，２０３ｂのインピーダンスが５０Ωになるように、グランド面２０７が形成されている。また、高速信号増幅器ＩＣ２０２は、湿気等から素子を保護するために封止用樹脂２０８により、チップ全体が封止されている。
【０００７】
図１１（ｂ）の断面図に示すように、高速信号線２０３ａ，２０３ｂは、上部が空気の部分と封止用樹脂２０８で覆われた部分とに分かれる。そこで、封止用樹脂２０８で覆われた部分における特性インピーダンスが、空気の部分における特性インピーダンスと等しくなるように、掘り込み２０６の深さを変えて、グランド面２０７が形成されている。
【０００８】
図１２のグラフは、高速信号増幅器ＩＣ２０２の周波数特性を示している。３ｄＢ周波数応答帯域は、１２ＧＨｚであり、０．１ＧＨｚから１０ＧＨｚの周波数範囲で安定した周波数特性が得られている。
【０００９】
なお、特許文献１には、グランデッドコプレーナ線路を構成する伝送線路も開示されているが、グランデッドコプレーナ線路構造の伝送線路の周波数特性については開示がない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−４０２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に開示された構成では、利得の周波数特性の３ｄＢ周波数応答帯域が１２ＧＨｚであることから分かるように、群遅延の周波数特性を例えば１００ＧＨｚのミリ波帯域まで伸ばすことができない。また、特許文献１には、グランデッドコプレーナ線路単体の周波数特性を伸ばすことについての開示がない。
【００１２】
本発明は、このような従来の課題を解決するためになされたものであって、１００ＧＨｚのミリ波帯域まで群遅延特性が良好なグランデッドコプレーナ線路構造の伝送線路を備えたＩＣ回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明の請求項１のＩＣ回路は、絶縁性の基板と、前記基板の表面に形成された中心導体と、前記基板の表面において前記中心導体の両側に所定の距離を隔てて形成された表面接地導体と、前記基板の裏面に形成された裏面接地導体と、前記表面接地導体と前記裏面接地導体を電気的に接続する複数のスルーホールと、を備え、５０Ｇｂｉｔ／ｓ以上のビットレートのデジタル信号を伝送するためのグランデッドコプレーナ線路構造の伝送線路と、信号電極、及び、前記信号電極の両側に形成されたグランド電極を含むＭＭＩＣと、を備えるＩＣ回路であって、前記基板の両側面において、前記表面接地導体と前記裏面接地導体に電気的に接続される側面接地導体が形成され、前記デジタル信号の伝送方向に隣り合う前記スルーホールの間隔が０．５ｍｍ以下であり、前記基板の少なくとも一端面において、前記表面接地導体と前記裏面接地導体と前記側面接地導体とに電気的に接続される端面接地導体が形成されており、各前記表面接地導体は、ボンディングワイヤによって、前記複数のスルーホールのうち前記ＭＭＩＣに最も近いスルーホールよりも前記ＭＭＩＣに近い位置で各前記グランド電極に電気的に接続され、前記裏面接地導体は、前記ボンディングワイヤ及び前記端面接地導体を介して、前記基板の端面側から接地されることを特徴とする。
【発明の効果】
【００１５】
本発明は、１００ＧＨｚのミリ波帯域まで群遅延特性が良好なグランデッドコプレーナ線路構造の伝送線路を備えたＩＣ回路を提供する。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態としての伝送線路の表面側の構成を示す斜視図である。
【図２】本発明の第１の実施形態としての伝送線路の裏面側の構成を示す斜視図である。
【図３】図１のＡ−Ａ線断面図である。
【図４】サイドグランドパターンが有り、ＴＨピッチが０．５ｍｍのシミュレーションモデルを示す斜視図である。
【図５】サイドグランドパターンが無く、ＴＨピッチが０．５ｍｍのシミュレーションモデルを示す斜視図である。
【図６】図４，５に示すモデルの群遅延特性のシミュレーション結果を示すグラフである。
【図７】図１，４に示すモデルの群遅延特性のシミュレーション結果を示すグラフである。
【図８】ＴＨピッチが０．５ｍｍ、φ０．１５の場合の群遅延特性のシミュレーション結果を示すグラフである。
【図９】本発明の第２の実施形態としての伝送線路の構成を示す斜視図である。
【図１０】本発明の第２の実施形態としての伝送線路がＭＭＩＣの伝送線路に接続される場合の構成を示す上面図である。
【図１１】従来の伝送線路の構成を示す斜視図及び断面図である。
【図１２】従来の伝送線路の周波数特性を示すグラフである。
【発明を実施するための形態】
【００１７】
以下、本発明に係る伝送線路を備えたＩＣ回路の実施形態について、図面を用いて説明する。本発明の伝送線路は、例えば５０Ｇｂｉｔ／ｓを超えるような高ビットレートのデジタル信号を伝送するための伝送線路であり、例えば電解効果トランジスタ（ＦＥＴ：Field effect transistor）などの半導体部品を含むＭＭＩＣ（Microwave Monolithic Integrated Circuit）が実装される測定装置等において、ＭＭＩＣの伝送線路を他の部品の伝送線路や入出力コネクタ等に接続する用途で用いることができる。
【００１８】
（第１の実施形態）
まず、本発明の第１の実施形態としての伝送線路１の構成について説明する。図１，２は、本実施形態の伝送線路１の構成を示す斜視図である。図３は図１のＡ−Ａ線断面図である。
【００１９】
図１〜３に示すように、本実施形態の伝送線路１は、いわゆるグランデッドコプレーナ線路構造を成しており、絶縁性の基板１１と、基板１１の表面に形成された信号線路パターン１２と、基板１１の表面において信号線路パターン１２の両側に所定の距離を隔てて形成されたグランドパターン１３ａ，１３ｂと、基板１１の裏面の全面に形成されたグランドパターン１４と、グランドパターン１３ａ，１３ｂとグランドパターン１４を電気的に接続するスルーホール１５と、を備える。
【００２０】
さらに、本実施形態の伝送線路１は、上記のグランデッドコプレーナ線路構造に加えて、基板１１の両側面に形成され、グランドパターン１３ａ，１３ｂとグランドパターン１４に電気的に接続されるサイドグランドパターン１６を備える。
【００２１】
基板１１は、石英ガラスやセラミックなどを用いることができる。スルーホール１５は、基板１１を貫通するように基板１１をレーザ等で孔開けすることによって形成される。スルーホール１５は、その内壁面に金などの導電性材料が蒸着されるか、あるいは、導電性材料が埋め込まれることにより、グランドパターン１３ａ，１３ｂ及びグランドパターン１４に導通するようになっている。
【００２２】
信号線路パターン１２、グランドパターン１３ａ，１３ｂ，１４、及びサイドグランドパターン１６は、スルーホール１５が形成された基板１１にマスクパターンを形成し、金の薄膜をスパッタリングで蒸着することで形成される。このとき同時にスルーホール１５の側壁にも金の薄膜が蒸着されるとよい。
【００２３】
信号線路パターン１２とグランドパターン１３ａ，１３ｂとの間のギャップ幅は、伝送線路１の特性インピーダンスが５０Ωになる値に設定されている。
【００２４】
基板１１の両側面にサイドグランドパターン１６が無い通常のグランデッドコプレーナ線路においては、グランドパターン１３ａ，１３ｂとグランドパターン１４の電位は、スルーホール１５により導通が取れることで等電位となる。
【００２５】
しかしながら、デジタル信号は、繰り返し周波数である基本波と、その整数倍の周波数を持つ高調波の重ね合わせで構成されており、伝送されるデジタル信号のビットレートが高くなれば、基本波と高調波の波長はそれぞれ短くなる。このため、デジタル信号の伝送方向（Ｙ方向）の各位置において、常にグランドパターン１３ａ，１３ｂとグランドパターン１４を等電位にするためには、基本波と高調波の波長が短くなった分、スルーホール１５の個数を増やしてＹ方向のスルーホール１５の間隔を狭くする必要がある。ただし、隣り合うスルーホール１５の間隔は、孔加工の精度や基板強度などによる製造上の限界から、スルーホール１５の直径の２倍以上、より好ましくは３倍以上に制限される。
【００２６】
伝送されるデジタル信号のビットレートが高くなり、その基本波と高調波の波長に対してスルーホール１５の間隔が相対的に広くなると、グランデッドコプレーナ線路の本来の伝送モードであるＴＥＭモード以外の伝送モードが生じてしまう。これにより、共振が発生し、その共振周波数の前後の周波数の群遅延特性が大幅に悪化する。これは、ビットレートが高いデジタル信号の伝送においては、波形が崩れる原因となる。
【００２７】
そこで、本実施形態においては、スルーホール１５だけでなく、基板１１の両側面に位置するサイドグランドパターン１６からも、表面と裏面のグランドパターン１３ａ，１３ｂ，１４間の導通を取る。これにより、高ビットレートのデジタル信号に対しても、伝送方向（Ｙ方向）の各位置においてグランドパターン１３ａ，１３ｂとグランドパターン１４を等電位にすることができる。
【００２８】
このように、スルーホール１５に加えて、基板１１の両側面にサイドグランドパターン１６を設けることで周波数特性が向上し、１００ＧＨｚまで群遅延特性が良好なデジタル信号の伝送線路を実現できる。特に、ビットレートが５０Ｇｂｉｔ／ｓを超えるようなデジタル信号の伝送において、波形の劣化が少ない高品位な伝送が可能となる。
【００２９】
図１，４，５に示す本実施形態の伝送線路１のモデルに対して、５０ＧＨｚから９９ＧＨｚにわたって群遅延特性に関する電磁界シミュレーションを行った結果を図６，７に、示す。このシミュレーションでは、サイドグランドパターンの有無や、スルーホールの基板長さ方向の間隔（以下、「ＴＨピッチ」ともいう）に応じた群遅延特性の変化を調べた。
【００３０】
図１は、サイドグランドパターンが有り、ＴＨピッチが１ｍｍのモデルを示している。図４は、サイドグランドパターンが有り、ＴＨピッチが０．５ｍｍのモデルを示している。図５は、サイドグランドパターンが無く、ＴＨピッチが０．５ｍｍのモデルを示している。
【００３１】
その他のシミュレーション条件は以下のとおりである。
・基板：比誘電率３．５８、誘電正接１×１０−４、幅１．６ｍｍ、長さ３．０ｍｍ、厚さ０．２ｍｍ
・信号線路パターン幅：０．３５ｍｍ
・信号線路パターンとグランドパターンのギャップ幅：０．０８ｍｍ
・信号線路パターン、グランドパターン、及びサイドグランドパターン：１μｍ厚の金
・スルーホールの信号線路パターン中心からの幅方向の距離：０．５ｍｍ
・スルーホールの直径：φ０．２
【００３２】
図６に示したシミュレーション結果から以下のことが分かる。
・ＴＨピッチが０．５ｍｍでサイドグランドパターンが有る場合（図４）と無い場合（図５）とでは、サイドグランドパターンが無い場合の群遅延特性の８２ＧＨｚ付近に変曲点が見られるが、サイドグランドパターンが有る場合の群遅延特性では８２ＧＨｚ付近に変曲点は見られない。ＴＨピッチが０．５ｍｍでサイドグランドパターンが有る場合の群遅延特性は、５０ＧＨｚ〜９９ＧＨｚの周波数において非常に良好な特性を示していると言える。
【００３３】
また、図７に示したシミュレーション結果から以下のことが分かる。
・サイドグランドパターンが有り、ＴＨピッチが０．５ｍｍ（図４）又は１ｍｍ（図１）の場合では、ＴＨピッチが１ｍｍの場合の群遅延特性は８５ＧＨｚ以上で複数の変曲点が見られるが、ＴＨピッチが狭い０．５ｍｍの場合の群遅延特性は、５０ＧＨｚ〜９９ＧＨｚの周波数において非常に良好な周波数特性を示していると言える。
【００３４】
なお、上記の解析ではＴＨピッチを０．５ｍｍとしたが、一般的な薄膜基板製造によるＴＨピッチは、スルーホールの直径がφ０．２の場合には０．６ｍｍ（φ０．２の３倍）が限界である。ＴＨピッチを０．５ｍｍよりも狭くするには、スルーホールの径を小さくすることが考えられる。例えばφ０．１５であれば、ＴＨピッチを０．４５ｍｍまで狭めることが可能である。
【００３５】
図８に、ＴＨピッチが０．５ｍｍ、φ０．１５で、サイドグランドパターンが有る場合の群遅延特性のシミュレーション結果を示す。この場合には、図６，７に示したＴＨピッチが０．５ｍｍ、φ０．２で、サイドグランドパターンが有る場合と同様の群遅延特性が得られた。
【００３６】
以上説明したように、本実施形態の伝送線路１は、グランデッドコプレーナ線路構造において、絶縁性の基板１１の両側面にサイドグランドパターン１６が形成されている。このサイドグランドパターン１６は、基板１１の表面に形成された信号線路パターン１２の両側に所定の距離を隔てて形成されたグランドパターン１３ａ，１３ｂと、基板１１の裏面に形成されたグランドパターン１４と、に電気的に接続されるようになっている。
【００３７】
これにより、グランデッドコプレーナ線路構造の伝送線路に対して、スルーホールに加えてサイドグランドパターンを設けることで、スルーホールのみが設けられた場合と比較して、１００ＧＨｚのミリ波帯域まで群遅延特性が良好となり、ビットレートが５０Ｇｂｉｔ／ｓを超えるようなデジタル信号の伝送において、波形の劣化が少ない高品位な伝送が可能となる。
【００３８】
（第２の実施形態）
続いて、本発明の第２の実施形態としての伝送線路２について図面を参照しながら説明する。なお、第１の実施形態と同様の構成及び動作については適宜説明を省略する。
【００３９】
図９に示すように、本実施形態の伝送線路２は、第１の実施形態の構成に加えて、デジタル信号の伝送方向（Ｙ方向）に垂直な基板１１の前方端面及び後方端面の少なくとも一方において、グランドパターン１３ａ，１３ｂ，１４及びサイドグランドパターン１６に電気的に接続されるグランド導通パターン２１ａ，２１ｂ，２２ａ，２２ｂが形成されている。
【００４０】
図１０は、２つのＭＭＩＣ３０，４０の伝送線路を伝送線路２で接続する際の構成を示している。ＭＭＩＣ３０のグランド電極３１ａ，３１ｂは、ボンディングワイヤ３２ａ，３２ｂによって、伝送線路２のグランドパターン１３ａ，１３ｂにそれぞれ電気的に接続されている。また、ＭＭＩＣ３０の信号電極３１ｃは、ボンディングワイヤ３２ｃによって、伝送線路２の信号線路パターン１２に電気的に接続されている。
【００４１】
同様に、ＭＭＩＣ４０のグランド電極４１ａ，４１ｂは、ボンディングワイヤ４２ａ，４２ｂによって、伝送線路２のグランドパターン１３ａ，１３ｂにそれぞれ電気的に接続されている。また、ＭＭＩＣ４０の信号電極４１ｃは、ボンディングワイヤ４２ｃによって、伝送線路２の信号線路パターン１２に電気的に接続されている。
【００４２】
例えばＭＭＩＣ３０側に注目すれば、表面のグランドパターン１３ａ，１３ｂは、ボンディングワイヤ３２ａ，３２ｂを介して、ＭＭＩＣ３０に最も近いスルーホールよりもＭＭＩＣ３０に近い位置で接地される。一方、サイドグランドパターン１６やグランド導通パターン２１ａ，２１ｂを備えていない従来の伝送線路にあっては、裏面のグランドパターンにとってのＭＭＩＣ３０に最も近い接地位置は、ＭＭＩＣ３０に最も近いスルーホールの位置となる。
【００４３】
これに対し、本実施形態の伝送線路２においては、裏面のグランドパターン１４が、グランド導通パターン２１ａ，２１ｂ，２２ａ，２２ｂを介して、ＭＭＩＣ３０やＭＭＩＣ４０に最も近い端部からも接地されることになる。
【００４４】
これにより、デジタル信号の伝送方向（Ｙ方向）の各位置において、常にグランドパターン１３ａ，１３ｂとグランドパターン１４が等電位になりやすくなり、ひいてはＩＣ回路全体としての性能を安定させることができる。
【００４５】
以上説明したように、本実施形態の伝送線路２は、基板１１の少なくとも一端面において、グランドパターン１３ａ，１３ｂとグランドパターン１４に電気的に接続されるグランド導通パターン２１ａ，２１ｂ，２２ａ，２２ｂが形成されている。
【００４６】
これにより、第１の実施形態の効果に加えて、第１の実施形態よりもグランドパターン１３ａ，１３ｂとグランドパターン１４が等電位になりやすくなり、本実施形態の伝送線路２で接続されるＩＣ部品の性能が向上する。
【符号の説明】
【００４７】
１，２  伝送線路
１１  基板
１２  信号線路パターン（中心導体）
１３ａ，１３ｂ  グランドパターン（表面接地導体）
１４  グランドパターン（裏面接地導体）
１５  スルーホール
１６  サイドグランドパターン（側面接地導体）
２１ａ，２１ｂ，２２ａ，２２ｂ  グランド導通パターン（端面接地導体）
３０，４０  ＭＭＩＣ
３１ａ，３１ｂ，４１ａ，４１ｂ  グランド電極
３１ｃ，４１ｃ  信号電極
３２ａ，３２ｂ，３２ｃ，４２ａ，４２ｂ，４２ｃ  ボンディングワイヤ
【図１】
0006270762.tif 000002
【図２】
0006270762.tif 000003
【図３】
0006270762.tif 000004
【図４】
0006270762.tif 000005
【図５】
0006270762.tif 000006
【図６】
0006270762.tif 000007
【図７】
0006270762.tif 000008
【図８】
0006270762.tif 000009
【図９】
0006270762.tif 000010
【図１０】
0006270762.tif 000011
【図１１】
0006270762.tif 000012
【図１２】
0006270762.tif 000013