(57)【特許請求の範囲】
【請求項１】
互いに積層された複数の絶縁層を含んでいるとともに上面および下面を有しており、厚み方向において前記上面側の第１領域および前記下面側の第２領域を有するセラミック基板と、
信号導体、電源導体および接地導体を含んでおり、前記セラミック基板の前記上面から下面にかけて設けられた部分を含む回路導体と、
前記絶縁層の層間に設けられており、前記信号導体に対して電気的に独立しているダミー導体とを備えており、
前記セラミック基板の前記第１領域の平面透視における中央部に前記電源導体および前記接地導体が配置されているとともに、前記第２領域の平面視における中央部から前記電源導体および前記接地導体よりも外側の部分に前記ダミー導体が配置されており、
前記ダミー導体は前記接地導体と電気的に接続されているものを含み、
前記厚み方向の断面視において、少なくとも前記第１領域の最下層の前記絶縁層と前記第２領域の最上層の前記絶縁層との界面が前記厚み方向に凹凸を有する波形であることを特徴とする回路基板。
【請求項２】
前記回路導体が、前記セラミック基板の厚み方向の少なくとも一部を貫通する貫通導体を含んでおり、
前記ダミー導体が、前記セラミック基板の厚み方向の少なくとも一部を貫通するダミー貫通導体を含んでおり、
該ダミー貫通導体の径が前記貫通導体の径よりも大きいことを特徴とする請求項１に記載の回路基板。
【請求項３】
前記ダミー貫通導体の平面視における配置密度は、前記セラミック基板の前記下面に近い方が大きいことを特徴とする請求項２に記載の回路基板。
【請求項４】
前記ダミー導体が、平面透視で前記電源導体および前記接地導体の全面にわたって重なっていることを特徴とする請求項１〜請求項３のいずれかに記載の回路基板。
【請求項５】
前記ダミー導体が、平面透視で前記絶縁層の角部を除く前記絶縁層の層間の全面に設けられていることを特徴とする請求項４に記載の回路基板。
【請求項６】
前記セラミック基板の前記上面と、前記回路導体のうち前記セラミック基板の前記上面に最も近い前記絶縁層の層間に位置する部位との間の距離が、
前記セラミック基板の前記下面と、前記ダミー導体のうち前記セラミック基板の前記下面に最も近い前記絶縁層の層間に位置する部位との間の距離よりも大きいことを特徴とする請求項１〜請求項５のいずれかに記載の回路基板。
【請求項７】
最上層の前記絶縁層は、平面視における中央部で最も薄いことを特徴とする請求項１〜請求項６のいずれかに記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板を含む回路基板に関するものである。
【背景技術】
【０００２】
半導体素子の電気的な検査をするためのプローブカード用の基板として、複数の絶縁層が積層されてなるセラミック基板を有する回路基板が用いられている。例えば、この回路基板の上面に薄膜導体を有する薄膜多層部が設けられて多層基板が形成される。セラミック基板の上面は、平坦性および平滑性等の向上のために研磨が施され、その後に薄膜多層部が設けられる。多層基板について、最上面の薄膜導体に半導体素子との電気的な接続用のプローブが取り付けられてプローブカードが形成される。
【０００３】
上記の回路基板において、セラミック基板の上面から下面にかけて回路導体が設けられている。つまり、回路導体によってセラミック基板の上面と下面との間が電気的に導通されている。回路導体のうちセラミック基板の上面に設けられた部分が上記の薄膜導体と電気的に接続される。また、回路導体のうちセラミック基板の下面に設けられた部分が外部電気回路の所定の接続部と電気的に接続される。これによって、プローブと外部電気回路との電気的な接続が可能になっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平10−308582号公報
【特許文献２】特開2005−210041号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した従来の回路基板では、角部等の外周部分において上方向または下方向に大きく反りやすいという問題点があった。このような反りが生じると、例えばセラミック基板の上面の研磨時の加工精度の低下および生産性の低下等の不具合が生じやすい。さらに、反りの程度によってはセラミック基板の内部の回路導体が露出する可能性もあった。
【０００６】
このような反りは、例えば、セラミック基板の上面側と下面側との回路導体の配置形態の違いによる焼成時の収縮差によって生じる。すなわち、セラミック基板の上面側では、隣接間隔が比較的小さい薄膜導体との接続のためにセラミック基板の平面視における中央部に回路導体が集中する傾向がある。これに対してセラミック基板の下面側では、隣接間隔が比較的大きい外部電気回路の接続部との接続のために回路導体が比較的広く分散する傾向がある。
【課題を解決するための手段】
【０００７】
本発明の一つの態様の回路基板は、互いに積層された複数の絶縁層を含んでいるとともに上面および下面を有しており、厚み方向において前記上面側の第１領域および前記下面側の第２領域を有するセラミック基板と、信号導体、電源導体および接地導体を含んでおり、前記セラミック基板の前記上面から下面にかけて設けられた部分を含む回路導体と、前記絶縁層の層間に設けられており、前記信号導体に対して電気的に独立しているダミー導体とを備えている。また、前記セラミック基板の前記第１領域の平面透視における中央部に前記電源導体および前記接地導体が配置されているとともに、前記第２領域の平面視における中央部から前記電源導体および前記接地導体よりも外側の部分に前記ダミー導体が配置されており、前記ダミー導体は前記接地導体と電気的に接続されているものを含み、前記厚み方向の断面視において、少なくとも前記第１領域の最下層の前記絶縁層と前記第２領域の最上層の前記絶縁層との界面が前記厚み方向に凹凸を有する波形である。
【発明の効果】
【０００８】
本発明の一つの態様の回路基板によれば、セラミック基板の厚み方向の断面視において、第１領域の最下層の絶縁層と第２領域の最上層の絶縁層との界面が厚み方向に凹凸を有する波形であることから、セラミック基板の外周部分が大きく上方向または下方向に反ることが抑制されているとともに、ダミー導体が接地導体と電気的に接続されていることから、ノイズを信号導体に伝搬し難くなるので信号導体に電気的な悪影響を与えにくくなる。
【０００９】
すなわち、実施形態の回路基板では、回路導体とセラミック基板との焼成時の収縮差に起因した応力が、セラミック基板の広い範囲に分散して小さい変形を生じさせている。そのため、応力が外周部分に集中して外周部分に大きな変形が生じることが抑制されている。言い換えれば、あえて、比較的小さいうねり状に分散した変形が生じるようにしたことによって、比較的大きな変形が外周部分に集中して生じることを抑制している。上記層間の波形の変形は、焼成時の収縮挙動が互いに異なる第１領域と第２領域との界面で顕著である。この応力の分散は、セラミック基板の第２領域に配置されたダミー導体とセラミック基板との焼成時の収縮差によって、第１領域の回路導体とセラミック基板との収縮差による応力と反対方向の応力が生じることによって行なわれている。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態の回路基板を示す上面図である。
【図２】図１に示す回路基板のＡ−Ａ線における断面図である。
【図３】図１に示す回路基板のＢ−Ｂ線の位置における層間の上面図（透視図）である。
【図４】図１に示す回路基板のＣ−Ｃ線の位置における層間の上面図（透視図）である。
【図５】図１に示す回路基板のＤ−Ｄ線の位置における層間の上面図（透視図）である。
【図６】図１に示す回路基板のＥ−Ｅ線、Ｆ−Ｆ線およびＧ−Ｇ線の位置における層間の上面図（透視図）である。
【図７】図６の第１の変形例を示す上面図（透視図）である。
【図８】図６の第２の変形例を示す上面図（透視図）である。
【図９】図２の変形例を示す断面図である。
【図１０】本発明の回路基板を製造する方法の一工程を示す断面図である。
【図１１】本発明の回路基板を製造する方法の他の一工程を示す断面図である。
【図１２】本発明の回路基板を製造する方法の他の一工程を示す断面図である。
【発明を実施するための形態】
【００１１】
本発明の実施形態の回路基板について図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、上下の区別は説明上の便宜的なものあって実際に回路基板等が使用されるときの上下を規制するものではない。
【００１２】
図１は、本発明の実施形態の回路基板９を示す上面図であり、図２は、図１のＡ−Ａ線における断面図である。
【００１３】
実施形態の回路基板９は、セラミック焼結体からなる複数の絶縁層11が積層されたセラミック基板１を有している。
【００１４】
セラミック基板１は、例えば四角形板状等の平板状である。セラミック基板１は、例えば半導体ウエハ等の半導体素子の検査用のプローブカードとして用いられるときに、半導体素子（図示せず）と検査用の外部電気回路（図示せず）とを電気的に接続する複数の回
路導体（回路導体全体としては符号なし）を互いに電気的に絶縁させて配置するための基体として機能する。
【００１５】
セラミック基板１に配置された回路導体は、電源導体21、接地導体22および信号導体23を含んでいる。この回路導体は、セラミック基板１の上面から下面にかけて設けられた部分を含んでいる。
【００１６】
セラミック基板１は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、ガラスセラミック焼結体、チッ化アルミニウム質焼結体またはチッ化ケイ素質焼結体等のセラミック焼結体によって形成されている。また、回路導体は、例えば、タングステン、モリブデン、マンガン、銅、銀、パラジウム、白金、金、ニッケルまたはコバルト等の金属材料によって形成されている。回路導体は、これらの金属材料を主成分とする合金材料からなるものであってもよい。これらの金属材料は、例えば、メタライズ層、めっき層または蒸着層等の形態のうち一種または複数種の形態でセラミック基板１に形成されている。例えば、酸化アルミニウム質焼結体からなるセラミック基板１に、タングステンのメタライズ層からなる回路導体が形成されている。回路導体のうちセラミック基板１の外表面に露出した部分に、さらにめっき層が形成されていてもよい。
【００１７】
本実施形態において、回路導体の電源導体21、接地導体22および信号導体23は、それぞれセラミック基板１の上面に配置された電源端子21ａ、接地端子22ａおよび信号端子23ａを含んでいる。電源導体21、接地導体22および信号導体23は、例えば、それぞれ対応する半導体素子の電源電極、接地電極および信号電極（図示せず）と電気的に接続される。
【００１８】
また、電源導体21、接地導体22および信号導体23は、絶縁層11の層間に設けられた電源配線導体21ｂ、接地配線導体22ｂおよび信号配線導体23ｂを含んでいる。また、電源導体21、接地導体22および信号導体23は、絶縁層11を厚み方向に貫通する電源貫通導体21ｃ、接地貫通導体22ｃおよび信号貫通導体23ｃを含んでいる。
【００１９】
なお、以下の説明において、電源配線導体21ｂ、接地配線導体22ｂおよび信号配線導体23ｂを、それぞれ層間配線（符号なし）として総称する場合がある。また、電源導体21、接地導体22および信号導体23を端子（符号なし）として総称する場合がある。また、電源貫通導体21ｃ、接地貫通導体22ｃおよび信号貫通導体23ｃを貫通導体（いわゆるビア導体）（符号なし）として総称する場合がある。
【００２０】
本実施形態において、セラミック基板の下面に外部端子（符号なし）が配置されている。外部端子は、ビア導体および層間配線によって端子と電気的に接続されている。すなわち、例えば図２に示すように、ビア導体を介して、絶縁層11を挟んで上下に位置する層間配線同士が互いに電気的に接続されている。さらに、ビア導体を介して層間配線と端子とが互いに電気的に接続されている。層間配線のうちセラミック基板の下面に最も近いものがビア導体を介して外部端子と接続されている。これによって、外部端子と端子とが互いに電気的に接続されている。なお、端子は、それぞれに対応する半導体素子の電極（電源電極、接地電極および信号電極）と電気的に接続される。
【００２１】
回路基板９がプローブカード用基板として用いられる場合には、セラミック基板１上に薄膜多層部（図示せず）が設けられてもよい。
【００２２】
また、回路基板９が半導体素子の検査用のプローブカードとして用いられる場合には、セラミック基板１の上面の回路導体（端子）と電気的に接続されたプローブ（図示せず）が回路基板９上、または上記の薄膜導体部上に設けられる。プローブを介して半導体素子と回路導体とが電気的に接続される。上記のように、回路導体を介して半導体素子と外部
電気回路とが電気的に接続される。
【００２３】
この場合、半導体素子は電気的なチェックを行なうために一時的に回路基板９の上面に載置される。半導体素子としては、例えば、ＩＣまたはＬＳＩ等の半導体集積回路素子、または半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン（いわゆるＭＥＭＳ素子）等が挙げられる。
【００２４】
また、回路基板９は、半導体素子が実装される実装用基板として用いられてもよい。実装用基板の場合には、セラミック基板１の上面に半導体素子が搭載され、回路導体を介してコンピュータ等の電子機器に搭載されている外部電気回路と電気的に接続される。
【００２５】
セラミック基板１は、プローブカードの全体の剛性を確保する機能も有している。セラミック基板１によってプローブカードとしての剛性が高められ、例えばプローブカーが半導体素子に検査のために押し付けられるときのプローブカード全体の変形が抑制されている。
【００２６】
セラミック基板１は、例えば全体として平面視において多角形状または円形状の板状である。この場合、複数の絶縁層11がそれぞれ同様の形状および寸法を有する板状に形成されている。セラミック基板１の平面視における寸法は、例えばプローブカード用基板として使用されるときに、検査される半導体素子の平面視における寸法に応じて適宜設定される。
【００２７】
セラミック基板１は、例えば上記のように、互いに積層された複数の絶縁層11を有している。セラミック基板１に含まれている複数の絶縁層11は、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ムライト質焼結体またはガラスセラミックス等のセラミック焼結体からなる。
【００２８】
絶縁層11の厚みおよび層数は、例えばセラミック配線導体12、セラミック貫通導体13およびセラミック表面配線14の配置の総数および位置等の電気的な条件、セラミック基板１の所望の剛性および経済性等の種々の条件に応じて適宜設定されている。
【００２９】
また、セラミック基板１は、上面側の第１領域１ａと、下面側の第２領域１ｂとを有している。第１領域１ａは、例えば薄膜多層部または半導体素子と直接に接続される回路導体を含む領域である。薄膜多層部および半導体素子は、平面視において、セラミック基板１に比べて比較的小さい面積に、回路導体と電気的に接続される電極等が高密度で配置されている。そのため、第１領域１ａにおいては、回路導体はセラミック基板１の平面視における中央部に特に高い密度で配置されている。第２領域１ｂは、外部電気回路との電気的な接続をしやすくするために、セラミック基板１の下面等に比較的広い範囲で回路導体が分散して配置されている。なお、回路導体のうち電源配線導体21ｂおよび接地配線導体22ｂも、半導体素子の電源電極のインピーダンスを効果的に低減するため、第１領域に配置されている。つまり、回路導体のうち比較的面積が大きい電源配線導体21ｂおよび接地配線導体22ｂは、セラミック基板１のうち半導体素子が搭載される上面に近い領域に位置している。
【００３０】
図１および図２の例の回路基板９について、第１領域１ａの層間における電源導体21、接地導体22および信号導体23の配置の一例を図３〜図５に示す。図３〜図５は、それぞれ図１に示す回路基板９のＢ−Ｂ線、Ｃ−Ｃ線およびＤ−Ｄ線の位置における層間の上面図（透視図）である。図３〜図５において図１および図２と同様の部位には同様の符号を付している。なお、それぞれの層間は厚み方向の断面視において波形であるため、図３〜図５は、厳密にＣ−Ｃ線等に沿った面ではなく、Ｃ−Ｃ線等を挟んで上下にうねる層間に沿
って上下の絶縁層11を分離させたときに露出する絶縁層11の上面部分を示している。
【００３１】
この三つの層間を含む回路基板９の例において、三つのうち最も上側の層間（図３）および最も下側の層間（図５）に、比較的広面積の接地配線導体22ｂが配置されている。また、中央の層間（図４）に、比較的広面積の電源配線導体21ｂが配置されている。上下の接地配線導体22ｂ同士は接地貫通導体22ｃによって互いに電気的に接続されている。電源配線導体21ｂは、接地貫通導体22ｃが通る部分に円形状の非形成部（いわゆるクリアランス）を有し、互いの電気的な短絡が抑制されている。
【００３２】
また、三つの層間（絶縁層11）を連続して、複数の信号貫通導体23ｃが配置されている。電源配線導体21ｂおよび接地配線導体22ｂのそれぞれについて、信号貫通導体23ｃが通る位置にクリアランスが設けられている。
【００３３】
セラミック基板１は、その厚み方向の断面視（縦断面視）において、少なくとも第１領域１ａの最下層の絶縁層11と第２領域１ｂの最上層の絶縁層11との界面が、厚み方向に凹凸を有する波形になっている。
【００３４】
セラミック基板の厚み方向の断面視において、第１領域１ａの最下層の絶縁層11と第２領域１ｂの最上層の絶縁層11との界面が厚み方向に凹凸を有する波形であることから、セラミック基板１の角部等の外周部分が大きく上方向または下方向に反ることが抑制されている。
【００３５】
すなわち、実施形態の回路基板９では、回路導体とセラミック基板１との焼成時の収縮差に起因した応力が、セラミック基板１の広い範囲に分散して小さい変形を生じさせている。そのため、外周部分に大きな変形が生じることが抑制されている。言い換えれば、あえて、比較的小さいうねり状に分散した変形が生じるようにしたことによって、比較的大きな変形がセラミック基板１の角部等の外周部分に集中して生じることを抑制している。上記絶縁層11の層間の波形の変形は、焼成時の収縮挙動が互いに異なる第１領域ａと第２領域１ｂとの界面で顕著である。
【００３６】
なお、この応力の分散は、セラミック基板１の第２領域１ｂに配置されたダミー導体24とセラミック基板１との焼成時の収縮差によって、第１領域１ａの回路導体とセラミック基板１との収縮差による応力と反対方向の応力が生じることによって行なわれている。この場合、図１および図２の例のように、全ての層間が波形になっていてもよい。また、複数の層間のうち一部の複数の層間が波形になっているとともに、他の複数の層間が平面状（縦断面において直線状）であってもよい（この例は図示せず）。
【００３７】
本実施形態において、ダミー導体24は、絶縁層11の層間に設けられたダミー配線導体24ａと、絶縁層11を厚み方向に貫通しているダミー貫通導体24ｂとを含んでいる。また、三つの層間（Ｅ−Ｅ線、Ｆ−Ｆ線およびＧ−Ｇ線の位置の層間）にそれぞれダミー配線導体24ａが設けられている。ダミー配線導体24ａが一つの層間のみに設けられているときには、ダミー貫通導体24ｂは特に必要なものではない。これらのダミー導体24は、例えば回路導体と同様の金属材料によって形成されている。
【００３８】
また、ダミー導体24は、信号導体23とは電気的に独立している。これによって、信号導体23において半導体素子と外部電気回路との間で電気信号の正確な伝送が行なわれる。
【００３９】
図１に示す回路基板９のＥ−Ｅ線、Ｆ−Ｆ線およびＧ−Ｇ線の位置における層間の例を図６に示す。図６についても、図３〜図５と同様に，Ｅ−Ｅ線に沿った横断面ではなく、Ｅ−Ｅ線を挟んでうねる層間に沿って上下の絶縁層11を分離させたときの、下側の絶縁層
11の上面を示す平面図である。図６において、図１および図２と同様の部位には同様の符号を付している。
【００４０】
図３〜図６に示す例を参照すれば、比較的広面積の電源配線導体21ｂおよび接地配線導体22ｂ（層間配線）が中央部に配置されている第１領域１ａは、層間配線と絶縁層11との焼成時の収縮差に起因した応力によって、中央部よりも外側の部分を上方向または下方向に大きく反らせようとする応力（第１応力）が生じる。これに対して、平面透視で電源配線導体21ｂおよび接地配線導体22ｂよりも外側に位置する部分を有するダミー導体24と絶縁層11との焼成時の収縮差によって、第２領域１ｂでは、平面透視で電源配線導体21ｂおよび接地配線導体22ｂよりも外側に位置する部分で第１領域１ａの外周部分とは反対方向に応力（第２応力）が生じる。
【００４１】
実際にセラミック基板１に作用する力（応力）は上記第１応力と第２応力との合成であり、大きさが第１応力および第２応力に比べて小さく、セラミック基板１（特に第１領域１ａと第２領域１ｂとの界面）に沿って上下互い違いの方向に作用する。そのため、セラミック基板１は、上記のように少なくとも第１領域１ａと第２領域１ｂとの界面に沿って波形（うねりを含む形状）になっている。
【００４２】
なお、ダミー配線導体24ａは接地貫通導体22ｃ（接地導体22）と電気的に接続されていても構わない。このように電気接続させておくと、ダミー配線導体24ａの電位がより一層安定するので、他の導体を流れる信号やノイズによる影響を受けても、そのノイズをさらに信号導体23等の他の導体に伝搬し難くなる。したがって、特に信号導体に電気的な悪影響を与えにくくなるので好ましい。
【００４３】
ダミー導体24（特にダミー配線導体24ａ）は、例えば図６の例のように、そのほぼ全面が回路導体（特に電源配線導体21ｂおよび接地配線導体22ｂ）よりも外側に位置する、比較的広面積の枠状のパターンであってもよい。この場合には、セラミック基板1における
外周部分の大きな反りを抑制する応力を、比較的広い範囲で生じさせる上で有利である。
【００４４】
図７は、図６の第１の変形例を示す上面図（透視図）である。図７において図１〜図６と同様の部位には同様の符号を付している。図７の例では、絶縁層11の層間の全面にダミー導体24（ダミー配線導体24ａ）が設けられている。この場合、ダミー導体24が、平面透視で電源導体21（特に電源配線導体21ｂ）および接地導体22（特に接地配線導体22ｂ）の全面にわたって重なっている例とみなすこともできる。
【００４５】
この場合にも、第１領域１ａにおいて生じる応力と反対方向の応力が第２領域１ｂで生じ、第１領域１ａと第２領域１ｂとの界面を波形にするように応力を分散させることができる。つまり、セラミック基板１の角部等の外周部分における比較的大きな反りが抑制される。
【００４６】
また、この場合には、第１領域１ａの電源配線導体21bおよび接地配線導体22bに対応する部分で、セラミック基板１の厚み方向の中間に対して、回路導体とダミー導体24といった導体同士の配置がより対称（面対称）に近づく。そのため、セラミック基板１の中央部分の反りがより小さく抑えられるようになるので、より全体の反りを小さく抑えることができるようになる。なお、例えば図２に示すように、絶縁層11の厚みが第１領域と第２領域で異なる場合には、上記の導体同士の配置を互いに厳密に対称とすることは難しい場合もあるが、この場合でも、セラミック基板１全体の反りをより小さく抑える効果を得ることはできる。
【００４７】
図８は、図６の第２の変形例を示す上面図（透視図）である。図８においても図１〜図
６と同様の部位には同様の符号を付している。図８の例では、絶縁層11の層間のほぼ全面にダミー導体24（ダミー配線導体24ａ）が設けられているが、各角部にはダミー導体24が設けられていない。
【００４８】
この場合にも、第１領域１ａにおいて生じる応力と反対方向の応力が第２領域１ｂで生じ、第１領域１ａと第２領域１ｂとの界面を波形にするように応力を分散させることができる。つまり、セラミック基板１の角部等の外周部分における比較的大きな反りが抑制される。
【００４９】
なお、平面視において四角形状のセラミック基板１は、辺部に比べ角部は平面視における中心からの距離大きくなる。そのため、同じ応力が働いた場合には角部の反りが大きくなる傾向がある。これに対して、各角部にはダミー導体24を設けないことによってダミー導体24と絶縁層11との焼成時の収縮差に起因した応力が角部で小さくなる。したがって、角部と辺部の反りの大きさを近づけることができることで、セラミック基板１の主面（上下面）をより平坦な面にすることができる。この場合には、例えば、主面を平坦化するための研磨量を小さくできるようになるので、研磨工程を短縮すること（つまり回路基板９としての生産性の向上）に有効である。
【００５０】
図９は、図２の変形例を示す断面図である。図９においても図１〜図６と同様の部位には同様の符号を付している。図９の例では、ダミービア導体24ｂの径が回路導体の上記ビア導体の径よりも大きい。ダミービア導体24ｂおよびビア導体の径は、例えばそれぞれが円柱状（平面視において円形状）の場合であれば、それぞれの端面または横断面の直径である。
【００５１】
この場合には、ダミー配線導体24ａに加えて、ダミービア導体24ｂでも第１領域で生じる。また、比較的大きな径のダミー貫通導体24ｂの存在によって、第１領域１ａにおいて生じる応力と反対方向の応力が第２領域１ｂでより効果的に生じ、第１領域１ａと第２領域１ｂとの界面を波形にするように応力を分散させることがより効果的にできる。つまり、セラミック基板１の角部等の外周部分における比較的大きな反りがより効果的に抑制される。
【００５２】
また、図９の例では、ダミー貫通導体24ｂの平面視における配置密度は、セラミック基板の下面に近い方が大きい。
【００５３】
この場合には、ダミー配線導体24ａに加えて、ダミービア導体24ｂでも第１領域で生じる。また、比較的大きな配置密度のダミー貫通導体24ｂの存在によって、第１領域１ａにおいて生じる応力と反対方向の応力が第２領域１ｂでより効果的に生じ、第１領域１ａと第２領域１ｂとの界面を波形にするように応力を分散させることがより効果的にできる。つまり、セラミック基板１の角部等の外周部分における比較的大きな反りがより効果的に抑制される。
【００５４】
なお、ダミー貫通導体24ｂの配置密度は、回路基板９を上から見た（平面透視した）ときに、所定の単位面積あたりに占めるダミー貫通導体24ｂの露出面（端面）の面積の割合を意味する。ダミー貫通導体24ｂの配置密度は、例えば比較的小さい上側部分で0.03〜0.3％程度であり、比較的大きい下側部分で0.3〜3％程度である。具体例を挙げれば、例え
ば平面視で絶縁層11の層間の面積が2500ｍｍ２程度であり、任意の単位面積が100ｍｍ２
程度（１辺の長さが10ｍｍの正方形の領域）であり、ダミー貫通導体24ｂの端面の面積が0.03ｍｍ２程度の場合であれば、単位面積当たりのダミー貫通導体24ｂの個数（配置密度）が比較的小さい上側部分で１〜10個程度であり、比較的大きい下側部分で10〜100個程
度である。
【００５５】
また、本実施の形態の例（上記各変形例を含む）において、セラミック基板１の上面と、回路導体のうちセラミック基板１の上面に最も近い絶縁層11の層間に位置する部位との間の距離が、セラミック基板１の下面と、ダミー導体24（ダミー配線導体24ａ）のうちセラミック基板１の下面に最も近い絶縁層11の層間に位置する部位との間の距離よりも大きいものであってもよい。図２および図９は、このような形態の一例を示している。
【００５６】
この場合には、例えば図１および図２に示すようにセラミック基板１の上面にコンデンサ用端子25が配置されているときに、次のような効果を得ることもできる。なお、コンデンサ用端子25は、セラミックチップコンデンサ等のコンデンサ（図示せず）が電気的に接続される接続用の導体部分である。コンデンサは、例えば回路基板９に搭載される半導体素子と電気的に接続されて所定の静電容量を半導体素子に供給する機能を有する。
【００５７】
すなわち、コンデンサ用端子25にコンデンサを電気的に接続し、その他の各端子にプローブを介して半導体素子を電気的に接続して、回路基板９をプローブカードとして使用した場合に、上面側の絶縁層11が薄いほどセラミック基板１の上面の電源端子21ａ、接地端子22ａとコンデンサ用端子25との間を接続する導体の配線距離を小さくできる。そのため、電源インピーダンスを小さく抑えることができるようになり、プローブカードで半導体素子の動作時の電源電圧の変動を小さくすることができる。これによって、半導体素子の動作の安定性が向上する。この場合、電源インピーダンスを低下させるに有効な上面側の絶縁層11だけを薄い絶縁層とし、その他はそれより厚い絶縁層11とすることで、セラミック基板１の層数を大きく増やさずに、電源インピーダンスを改善することができるようになる。したがって、プローブカードで素子を測定時の電源電圧の変動をより小さくすることができるとともに、生産性の向上、または薄型化に対しても有効な回路基板９を提供できる。つまり、仮に、回路基板９の強度を保つためにセラミック基板１の厚みを同じとした場合には、セラミック基板１全体を薄い絶縁層11で形成するよりも、上記の変形例のように一部の絶縁層11のみを薄くすることによって、絶縁層11（後述する製造方法におけるセラミックグリーンシート）の積層数（工程数）が少ない。
【００５８】
また、本実施の形態の例（上記各変形例を含む）において、セラミック基板１の最上層の絶縁層11は、縦断面視において、セラミック基板の中央部で最も薄くなっていてもよい。図２および図９は、このような形態の一例を示している。
【００５９】
この場合には、通常、プローブカードにおいては、半導体素子が接続され
る中央付近の端子に近い位置に高周波特性のよいコンデンサを配置し、周辺部には高速特性には劣るものの、高容量のコンデンサを配置することで、コストと特性を両立させることができる。そのため、基板中央部で最上部の絶縁層11の厚みが最も薄くなるようにすることで、中央付近のコンデンサ用端子25に高速なコンデンサを接合しプローブカードとして使用した場合に回路基板９の電源インピーダンスをより小さく抑えることができるようになる。そのため、この場合には、プローブカードで半導体素子を測定する時の電源電圧の変動をより小さくすることができるようになる。
【００６０】
以上のような回路基板９の製造方法の一例を、図10〜図12を参照して説明する。
【００６１】
まず、図10に示すように、複数のセラミックグリーンシート111を積層して積層体100を作製する。セラミックグリーンシートは、例えば、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび有機溶剤を添加混合して作製したスラリーをドクターブレード法やリップコータ法等のシート成形技術でシート状に成形した後、所定の寸法および形状に切断加工することによって作製することができる。
【００６２】
それぞれのセラミックグリーンシート111には、積層前または積層後に、所定パターン
で金属ペーストを塗布しておく。金属ペーストは、例えば、それぞれに電源配線導体21ｂ、接地配線導体22ｂ、信号配線導体23ｂ、電源貫通導体21ｃ、接地貫通導体22ｃまたは信号貫通導体23ｃとなる、電源配線用ペースト121ｂ、接地配線用ペースト122ｂ、信号配線用ペースト123ｂ、電源ビア用ペースト121ｃ、接地ビア用ペースト122ｃおよび信号ビア
用ペースト123ｃである。
【００６３】
必要に応じて、電源端子25ａ等の端子またはコンデンサ用端子25となる端子用の金属ペースを積層体100の上面に設けてもよい。また、必要に応じて、外部端子となる外部端子
用の金属ペースを積層体100の下面に設けてもよい。
【００６４】
次に、この積層体100を金属ペーストと同時焼成して、図11に示すようなセラミック基
板１を有する回路基板９を作製する。この回路基板９は、セラミック基板１の上面および下面が波形になっており、これ以外の点において上記実施形態の回路基板９と同じ構成である。
【００６５】
この焼成時に、前述したようなダミー導体24の効果によって、セラミック基板１の厚み方向の断面視における第１領域１ａと第２領域１ｂとの界面が上下に波形になっている。このような小さい変形に応力が分散しているため、セラミック基板１の角部等の外周部分の大きな反りが抑制されている。
【００６６】
例えば回路基板９がプローブカードとして用いられる場合のように、セラミック基板１の上面および下面の高い平坦性が求められる場合には、このセラミック基板１の上面および下面に研磨加工を施す。これによって、例えば図12に示すように上面および下面が平坦なセラミック基板１を有する回路基板９を製作することができる。
【符号の説明】
【００６７】
１・・・・・セラミック基板
11・・・・・絶縁層
１ａ・・・・第１領域
１ｂ・・・・第２領域
21・・・・・電源導体
21ａ・・・・電源端子
21ｂ・・・・電源配線導体
21ｃ・・・・電源貫通導体
22・・・・・接地導体
22ａ・・・・接地端子
22ｂ・・・・接地配線導体
22ｃ・・・・接地貫通導体
23・・・・・信号導体
23ａ・・・・・信号端子
23ｂ・・・・・信号配線導体
23ｃ・・・・・信号貫通導体
24・・・・・ダミー導体
24ａ・・・・ダミー配線導体
24ｂ・・・・ダミー貫通導体
25・・・・・コンデンサ用端子
９・・・・・回路基板
【図１】
0006401029.tif 000002
【図２】
0006401029.tif 000003
【図３】
0006401029.tif 000004
【図４】
0006401029.tif 000005
【図５】
0006401029.tif 000006
【図６】
0006401029.tif 000007
【図７】
0006401029.tif 000008
【図８】
0006401029.tif 000009
【図９】
0006401029.tif 000010
【図１０】
0006401029.tif 000011
【図１１】
0006401029.tif 000012
【図１２】
0006401029.tif 000013