(57)【要約】  第１のドライバ（１２）および高域通過フィルタ（１６）を有する第２のドライバ（１４）を含む、チャネル等化を提供するための送信機（１０）である。第１のドライバは、デジタル入力信号を表す第１の出力信号を生成する。第２のドライバは、デジタル入力信号の高域通過フィルタリングされたバージョンを表す第２の出力信号を生成する。第１および第２の出力信号は、加算されて、チャネルを通じた送信のためにチャネル等化された第３の出力信号を供給する。
2010516104.tif 000002
【特許請求の範囲】
【請求項１】
デジタル入力信号を表す第１の信号を生成する第１のドライバと、
前記デジタル入力信号の高域通過フィルタリングされたバージョンを表す第２の信号を生成する、高域通過フィルタを有する第２のドライバであって、前記第１および第２の信号が、結合されて出力信号を生成する第２のドライバと、
を含む送信機。
【請求項２】
前記第１のドライバおよび前記第２のドライバが、同じ電源電圧に関連付けられる、請求項１に記載の送信機。
【請求項３】
前記第１の信号の振幅に対する、前記出力信号の振幅の比率が、前記電源電圧から独立している、請求項２に記載の送信機。
【請求項４】
前記第２の信号が、前記デジタル入力信号のそれぞれの遷移に対応するスパイクを含む、請求項１に記載の送信機。
【請求項５】
前記スパイクが、前記それぞれの遷移と同じ向きを有する、請求項４に記載の送信機。
【請求項６】
前記スパイクが信号パラメータにおける急激な変化と、その後の、定常値への前記信号パラメータの漸進的減衰を含む、請求項５に記載の送信機。
【請求項７】
前記第２のドライバがパルスモードドライバである、請求項１に記載の送信機。
【請求項８】
前記高域通過フィルタが、調整可能な周波数カットオフおよび調整可能な利得の少なくとも１つを有する、請求項１に記載の送信機。
【請求項９】
前記高域通過フィルタが、周波数カットオフを、前記入力信号のビットトグル周波数にほぼ等しく設定する、請求項１に記載の送信機。
【請求項１０】
前記高域通過フィルタが、抵抗器−キャパシタネットワークを含む連続時間高域通過フィルタである、請求項１に記載の送信機。
【請求項１１】
前記送信機が差動モード送信機である、請求項１に記載の送信機。
【請求項１２】
前記第１のドライバが、定電流源を含む電流モードドライバである、請求項１に記載の送信機。
【請求項１３】
請求項１に記載の１つまたは複数の送信機を含むモノリシック半導体チップ。
【請求項１４】
動作回路をさらに含み、前記１つまたは複数の送信機の少なくとも１つが、前記動作回路に接続されて、前記動作回路から前記デジタル入力信号を受信し、前記動作回路が、中央処理装置、メモリ回路およびブリッジ回路からなる群から選択される、請求項１３に記載のチップ。
【請求項１５】
前記送信機が、周波数減衰を有するチャネルに結合されることになり、前記第２のドライバが、前記周波数減衰を相殺するフィルタ伝達関数を提供するように構成可能な高域通過フィルタセットを含む、請求項１に記載の送信機。
【請求項１６】
前記フィルタセットのそれぞれが、少なくとも１つのフィルタ抵抗器および少なくとも１つのフィルタキャパシタを有する少なくとも１つのＲＣネットワークを含む、請求項１５に記載の送信機。
【請求項１７】
前記フィルタセットが、互いに並列に結合され、かつそれぞれのイネーブル信号のセットに基づいてイネーブルされるように構成される、請求項１５に記載の送信機。
【請求項１８】
前記フィルタセットが、それぞれのイネーブル信号のセットによって制御されるトライステートインバータを含む、請求項１５に記載の送信機。
【請求項１９】
請求項１５に記載の送信機と、前記チャネルを通して前記送信機に結合される受信機とを含むシステムであって、前記受信機が、係数セットを前記送信機に送信するように構成され、前記係数が、前記高域通過フィルタセットを構成するために前記送信機によって用いられるシステム。
【請求項２０】
前記受信機が、バックチャネルを通して前記送信機にさらに結合され、前記係数が、前記バックチャネルを通して送信される、請求項１９に記載のシステム。
【請求項２１】
デジタル入力信号を表す第１の信号を生成するドライバと、
高周波利得およびＤＣ利得を有する受動高域通過ネットワークであって、前記デジタル入力信号に基づいて第２の信号を生成するように構成された受動高域通過ネットワークと、
を含む送信機。
【請求項２２】
前記受動高域通過ネットワークが、調整可能なカットオフ周波数と、前記ＤＣ利得に対する前記高周波利得の調整可能な比率との少なくとも１つを有する、請求項２１に記載の送信機。
【請求項２３】
前記受動高域通過ネットワークの周波数カットオフが、前記入力信号のビットトグル周波数にほぼ等しくなるように設定される、請求項２１に記載の送信機。
【請求項２４】
前記受動高域通過ネットワークが、抵抗器−キャパシタネットワークを含む連続時間高域通過フィルタである、請求項２１に記載の送信機。
【請求項２５】
前記送信機が差動モード送信機である、請求項２１に記載の送信機。
【請求項２６】
前記送信機が、周波数減衰を有するチャネルに結合されることになり、前記受動高域通過ネットワークが、前記周波数減衰を相殺するフィルタ伝達関数を提供するように構成可能な高域通過フィルタセットを含む、請求項２１に記載の送信機。
【請求項２７】
請求項２１に記載の１つまたは複数の送信機を含むモノリシック半導体チップ。
【請求項２８】
動作回路をさらに含み、前記１つまたは複数の送信機の少なくとも１つが、前記動作回路に接続されて、前記動作回路から前記デジタル入力信号を受信し、前記動作回路が、中央処理装置、メモリ回路およびブリッジ回路からなる群から選択される、請求項２７に記載のチップ。
【請求項２９】
デジタル入力信号を表す第１の信号を生成するステップと、
前記デジタル入力信号の高域通過フィルタリングされたバージョンを表す第２の信号を生成するステップと、
前記第１および第２の信号を結合して出力信号を生成するステップと、
前記出力信号を、信号経路に沿って受信機に送信するステップと、
を含む方法。
【請求項３０】
前記第２の信号が、前記デジタル入力信号の遷移に応じたパルスである、請求項２３に記載の方法。
【請求項３１】
前記出力信号を送信するステップが、前記出力信号を非変調ベースバンド信号として前記受信機に送信するステップを含む、請求項２３に記載の方法。
【請求項３２】
前記信号経路が周波数減衰を有し、前記方法が、前記周波数減衰を相殺するフィルタ伝達関数を提供するように高域通過フィルタセットを構成するステップをさらに含む、請求項２９に記載の方法。
【請求項３３】
複数の連続的な時間期間のそれぞれの期間に対応する複数の離散値を有するデジタル入力信号を受信するステップと、
一連のデータ期間のそれぞれの期間用の複数の離散値の１つを有する第１の関数であって、前記複数の離散値のそれぞれの値が、前記複数のデジタル値のそれぞれの値を表す第１の関数と、
前記第１の関数の高域通過フィルタリングされたバージョンに対応する第２の関数と、
の組み合わせとして実質的に変化する信号パラメータを有する出力信号を送信するステップと、
を含む、データ送信方法。
【請求項３４】
前記第１の関数が、前記第１のデータ期間に対応する第１の離散値から、前記第１のデータ期間に続く第２のデータ期間に対応する第２の離散値への少なくとも１つの遷移を含み、前記第２の関数が、前記第２のデータ期間中にパルスを含み、前記パルスが、前記遷移と同じ向きを有する、請求項３３に記載の方法。
【請求項３５】
前記パルスが、前記第２の関数の定常値からの急激な変化と、その後の、前記定常値への漸進的減衰を含む、請求項３４に記載の方法。
【請求項３６】
前記出力信号を送信するステップが、前記出力信号を非変調ベースバンド信号として受信機に送信するステップを含む、請求項３３に記載の方法。
【請求項３７】
前記信号パラメータが、電圧および電流のうちの１つである、請求項３３に記載の方法。
【請求項３８】
前記出力信号を送信するステップが、差動送信線の２つの導体を通して流れる、反対方向の電流のペアとして前記出力信号を送信するステップを含む、請求項３３に記載の方法。
【請求項３９】
デジタル入力信号を表す第１の信号を生成するための第１のドライバ手段と、
前記デジタル入力信号の高域通過フィルタリングされたバージョンにほぼ対応する第２の信号を生成するための第２のドライバ手段と、
前記第１および第２の信号を結合して出力信号を生成するための手段と、
を含む送信機。
【請求項４０】
前記第２のドライバ手段が、前記入力信号の遷移に応じてスパイクを生成するように、かつ前記入力信号中における遷移がないときには非動作状態のままで電力消費を低減するように動作する、請求項３９に記載の送信機。
【請求項４１】
コンピュータ可読情報を有する情報担持媒体であって、前記コンピュータ可読情報が、回路形成装置を作動させて、
デジタル入力信号を表す第１の信号を生成する第１のドライバと、
前記デジタル入力信号の高域通過フィルタリングされたバージョンを表す第２の信号を生成する高域通過フィルタを有する第２のドライバであって、前記第１および第２の信号が結合されて出力信号を供給する第２のドライバと、
を含む送信機を含む集積回路のセルを形成するように構成された情報担持媒体。
【請求項４２】
一連のデータ期間におけるそれぞれの期間用の複数の離散値の１つを有する第１の信号成分であって、前記複数の離散値が、デジタル信号における一連のデジタル値のそれぞれの値を表す第１の信号成分と、
前記デジタル信号の高域通過フィルタリングされたバージョンに対応する第２の信号成分であって、前記第１の信号成分と重畳する第２の信号成分と、
を含む、集積回路から出力された信号。
【請求項４３】
前記第１の信号成分が、第１のデータ期間用の第１の離散値から、前記第１のデータ期間に続く第２のデータ期間用の第２の離散値への少なくとも１つの遷移を含み、前記第２の信号成分が、前記第２のデータ期間中にパルスを含み、前記パルスが、前記遷移と同じ向きを有する、請求項４２に記載の信号。
【請求項４４】
前記パルスが、前記第２のデータ期間中に、前記第２の信号成分の定常値からの急激な変化と、その後の、前記定常値への漸進的減衰を含む、請求項４３に記載の信号。
【発明の詳細な説明】
【背景技術】
【０００１】
関連出願の相互参照
本出願は、２００７年１月９日出願の米国仮特許出願６０／８７９，４４３号の出願日の利益を主張し、この仮特許出願の開示内容を参照によって本明細書に援用している。
【０００２】
発明の背景
従来のデジタル伝送システムにおいて、送信機は、本明細書ではデータ期間と呼ばれる一連の期間のそれぞれの間に、出力信号の電流または電圧などの、出力信号の信号パラメータを複数の離散値の１つに設定することによって、デジタル信号を送信する。各データ期間中のパラメータの値は、そのデータ期間中に送信されているデジタル値を示す。例えば、２進法において、送信機は、デジタル１が送信されている場合には、信号パラメータを第１の値に設定し、デジタル０が送信されている場合には、信号パラメータを第２の異なる値に設定してもよい。送信機からの出力信号は、チャネルまたは信号経路を通じて受信機に伝達される。信号は、典型的には、送信機から受信機への信号経路を通って伝搬するときに、歪みを受ける。一タイプの歪みは、信号の時間拡散から生じるが、これは、所与のデータ期間中に受信機によって受信される信号パラメータが、他のデータ期間中の信号パラメータによって影響されることに帰着する。この影響は、符号間干渉（ＩＳＩ）と呼ばれる。さらに後述するように、ＩＳＩのために、受信機は、各個別データ期間中に信号パラメータの値を判定することがより困難かまたは不可能にされる。ＩＳＩを引き起こす歪みは、信号経路における周波数依存減衰から生じる可能性がある。典型的には、より高周波における信号成分は、より低周波における信号成分より、大きく減衰される。伝送システムが、この周波数依存減衰を補償することが望ましい。
【図面の簡単な説明】
【０００３】
図面の簡単な説明
【図１Ａ】周波数依存減衰の影響を示す。
【図１Ｂ】周波数依存減衰の影響を示す。
【図１Ｃ】周波数依存減衰の影響を示す。
【図１Ｄ】周波数依存減衰の影響を示す。
【図１Ｅ】周波数依存減衰の影響を示す。
【図２】本出願の実施形態による送信機イコライザのブロック図である。
【図３】図２の送信機イコライザの回路図である。
【図３Ａ】図２の送信機イコライザの回路図である。
【図４】図２および３の送信機イコライザにおける構成要素の動作を示す図である。
【図５】図２および３の送信機イコライザにおける構成要素の動作を示す図である。
【図６】図２および３の送信機の動作におけるある信号のグラフを示す。
【図７Ａ】チャネル減衰を示す周波数応答のグラフである。
【図７Ｂ】図２および３に示される送信機イコライザの周波数応答を示すグラフである。
【図７Ｃ】等化およびチャネル減衰の組み合わせを示すグラフである。
【図７Ｄ】等化なしに送信された疑似ランダムビットシーケンス用のアイダイアグラムを示すグラフである。
【図７Ｅ】図７Ｄに示されているのと同じ疑似ランダムビットシーケンスだが、しかし図２および３のイコライザを用いて送信された疑似ランダムビットシーケンス用のアイダイアグラムを示すグラフである。
【図８Ａ】図７Ａに示すのとは異なるチャネル応答に対する、チャネルの周波数応答を示す。
【図８Ｂ】フィルタの周波数応答を示す。
【図８Ｃ】等化チャネルの周波数応答を示す。
【図８Ｄ】図７Ａ〜７Ｄに示すのとは異なるチャネル応答および異なる等化調整に対する、等化ありのアイダイアグラムを示す。
【図８Ｅ】図７Ａ〜７Ｄに示すのとは異なるチャネル応答および異なる等化調整に対する、等化なしのアイダイアグラムを示す。
【図９Ａ】チャネルの周波数応答示す。
【図９Ｂ】フィルタの周波数応答を示す。
【図９Ｃ】等化チャネルの周波数応答を示す。
【図９Ｄ】さらに別のチャネル応答および異なる等化調整に対する、等化ありのアイダイアグラムを示す。
【図９Ｅ】さらに別のチャネル応答および異なる等化調整に対する、等化なしのアイダイアグラムを示す。
【図１０】本出願の実施形態による図２の送信機を組み込んだシステムのブロック図である。
【図１１】本出願の別の実施形態による、調整可能な送信機のブロック図である。
【図１２】本出願のさらに別の実施形態による送信機のブロック図である。
【発明を実施するための形態】
【０００４】
詳細な説明
周波数依存減衰のある一定の影響が、図１Ａ〜１Ｅによって図で示されている。図１Ａは、一連のデジタル値１１１０１１０１を２進法で表す。図１Ｂは、図１Ａに示された一連のデジタル値を表す、典型的な送信機によって送信された信号を実線で示す。最初の３つのデータ期間ＴＢ（「ビット期間」とも呼ばれる）中、例えば電流または電圧としての信号パラメータは、デジタル値１を表す第１の離散値Ｖ１における定常状態にとどまる。第４の期間の始めに、信号パラメータは、ビット期間ＴＢよりはるかに短い遷移時間Ｔｔにわたって、デジタル値０を表す第２の離散値Ｖ２に突然変化する。次のビット期間の始めに、信号パラメータは、デジタル１を表す第１の値Ｖ１に突然戻る、等である。換言すれば、異なるデータ値を有するビット期間の間の各遷移において、信号パラメータは、「スイング」または値間の差Ｓ＝（Ｖ１−Ｖ２）を有する完全な方形波に近似するが、この波は、第１および第２の離散値Ｖ１およびＶ２間の中間の送信機閾値ＨＴに中心がある。信号は、送信されているデータの内容に依存して、周期的であってもなくてもよいが、信号は、１／ＴＢのデータレートおよびビットトグル周波数ｆ＝１／（２ＴＢ）を有すると見なすことができる。逆の一連のデータ値を表す出力信号（０００１００１０）が、図１Ｂに破線で示されている。これは、実線で示されている信号と同じであるが、しかし反転されている。
【０００５】
図１Ｃは、受信機の動作を示すが、この受信機は、歪みも雑音もない図１Ｂの信号を受信する。受信機は、信号パラメータの値が、サンプリング時間ＴＳにおいて、受信機閾値ＨＲの上かまたは下にあるかどうかを判定する。信号パラメータの値がＨＲの上にある場合には、受信機は、デジタル値１が受信されたと判定する。信号パラメータがＨＲの下にある場合には、受信機は、デジタル０が受信されたと判定する。理想的には、ＴＳは、ビット期間ＴＢの中心に正確に置かれ、ＨＲは、ＨＴとまさに等しい。しかしながら、図１Ｃに示すように、これらの条件は、厳密には満たされなくてもよい。信号パラメータが、急に上昇及び下降し、常に、各データ期間中に完全な離散値Ｖ１またはＶ２に達するので、ＨＲがＨＴからいくらか外れており、ＴＳがデータ期間の正確な中心から外れていてさえも、受信機は、やはり正確なデジタル値を検出する。図１Ｃの斜線領域は、ＴＳを中心に置き、かつＨＲをＨＴと一直線に合わせる際における誤差のマージンを示す。斜線領域が目に似た形状を有し得るので、かかる図は、一般に「データアイ」と呼ばれる。
【０００６】
図１Ｄは、信号チャネルを介した送信後の、図１Ｂの信号を示すが、この信号チャネルは、ビットトグル周波数ｆより下の成分をほぼ減衰させずに、信号のビットトグル周波数ｆより上の周波数において、信号の高周波成分を減衰させる。ここで、繰り返すと、実線グラフは、一連のデジタル値１１１０１１０１を表す信号を示し、破線グラフは、逆の一連のデジタル値を表す信号を示す。実線グラフを参照すると、信号の高周波成分が減衰されるので、信号パラメータは、第４のビット期間の開始後、Ｖ１からＶ２に向かって徐々に低下する。信号パラメータは、ビット期間中に決してＶ２に達せず、代わりに、このビット期間の終わりに中間値ＶＩにのみ達する。信号パラメータが、辛うじて送信機閾値ＨＴをまたぐことに留意されたい。次のビット期間Ｔｂ５中に、信号パラメータは、中間のＶＩ値からＶ１に向かって逆に増加する。ビットトグル周波数ｆより下の、信号の低周波数成分が、信号経路によってそれほど減衰されないので、信号パラメータは、Ｔｂ５またはＴｂ６中にその完全な値Ｖ１に達し得る。したがって、信号は、次のビット期間Ｔｂ７中に完全な値Ｖ１から再びスタートする。ここで、繰り返すと、破線グラフは、逆のパターンを示し、信号パラメータは、ビット期間Ｔｂ４中にＶ２から中間値ＶＩ’へ徐々に増加するが、この場合に、信号は、一連のデジタル０後にデジタル１を表す。
【０００７】
図１Ｅのアイダイアグラムに示すように、受信機用のデータアイの高さは、完全なスイングＳまたはＶ１−Ｖ２ではなく、（ＶＩ’−ＶＩ）である。換言すれば、Ａの高周波減衰係数は、アイ開口の高さをＳからＳ（２Ａ−１）に低減し、アイ開口または斜線領域は、Ａ＜０．５において完全に消える。アイ開口の高さは、送信機閾値ＨＴからの受信機閾値ＨＲのずれ、および他の騒音源（漏話、前のビットの影響、および結合電源雑音など）を許容するために利用可能な有効信号スイングの量であるが、これらのいずれかまたは全てが、受信される信号パラメータを、グラフに示す値から変化させる。さらに、アイの幅または時間的広がりもまた、完全なビット期間ＴＢより短い時間ＴＥに低減される。この影響によって、サンプリング時間ＴＳとデータアイの中心との間の不整合に対する感度がより大きくされ、したがって、信号またはサンプリングクロックにおけるスキューおよびジッタに対する感度がより大きくされる。さらに、波形における信号歪みの影響によって、サンプリング時間ＴＳを制御するために受信機により用いられるタイミングループに雑音が導入される可能性がある。
【０００８】
図２は、等化送信機１０の一実施形態を示す。送信機１０は、例として、チャネルまたは信号経路に結合された集積回路装置の一部として用いることができるが、この場合に、送信機１０の出力は、チャネルまたは信号経路５０を通じて受信機（図示せず）に送信される。送信機１０は、方形波状の信号を修正して送信信号を形成することによってチャネル等化を提供し、送信信号の連結およびチャネルの周波数応答が、受信機におけるほぼ方形波状の信号を供給するようにする。
【０００９】
図示の実施形態において、送信機１０は、第１のドライバ１２および第２のドライバ１４を含み、デジタル入力信号ＤＡＴＡＩＮを受信する。第１のドライバ１２は、デジタル入力信号ＤＡＴＡＩＮを表す第１の出力データ信号ＤＡＴＡＯＵＴ１を出力する。第２のドライバ１４は、高域通過フィルタ１６を含み、入力信号ＤＡＴＡＩＮの高域通過フィルタリングされたバージョンを表す第２の出力信号ＤＡＴＡＯＵＴ２を生成する。出力信号ＤＡＴＡＯＵＴ１、ＤＡＴＡＯＵＴ２は、結合され、チャネル５０を通じて送信するための合成チャネル等化信号ＤＡＴＡＯＵＴを生成する。
【００１０】
図３は、図２の送信機１０における実施形態の回路図を示す。図３に示す実施形態の送信機１０は、差動シグナリングモード送信機であるが、この送信機は、入力信号ＤＡＴＡＩＮを受信し、かつチャネル５０を通じた送信のために、差動出力端子ＬＩＮＥ＋、ＬＩＮＥ−のペア２１において、差動出力信号の形態で等化信号ＤＡＴＡＯＵＴを生成するが、この場合に、チャネル５０は、少なくとも２つの導体５１および５２を有する差動チャネルである。本実施形態において、送信機１０は、電流モード送信機であり、第１のドライバ１２は、実質的な定電流源ＩＳＯＵＲＣＥを有する電流モードドライバであり、この定電流源ＩＳＯＵＲＣＥは、シグナリング電流が、電源端子Ｖｄｄから電源端子ＧＲＯＵＮＤへ流れるようにする。一実施形態において、第１のドライバ１２は、金属酸化膜半導体（ＭＯＳ）トランジスタ３２、３４のセットを備えた差動ドライバとして形成されるが、これらのトランジスタは、そのそれぞれのドレイン端子を、終端抵抗器２８、３０を通して電源端子ＶＤＤにそれぞれ結合する。トランジスタ３２および３４のドレイン端子はまた、それぞれの差動出力端子ＬＩＮＥ＋およびＬＩＮＥ−に接続される。トランジスタ３２および３４のゲート端子は、差動入力データ信号ＤＡＴＡＩＮ＋およびＤＡＴＡＩＮ−によってそれぞれ駆動される。
【００１１】
図３Ａに示すような一実施形態において、ＤＡＴＡＩＮ＋およびＤＡＴＡＩＮ−は、例えば、マルチプレクサ２４を用いて、２つの独立したデータストリームＤ０およびＤ１から導き出されるが、このマルチプレクサ２４は、データストリームＤ０およびＤ１におけるビットをＤＡＴＡＩＮ＋およびＤＡＴＡＩＮ−上にクロックする。ＤＡＴＡＩＮ＋は、マルチプレクサ２４の非反転出力であってもよく、ＤＡＴＡＩＮ−は、マルチプレクサの反転出力であってもよく、逆も同様である。マルチプレクサ２４は、２つの入力間で選択するために２つのデータ入力部とセレクタ入力部とがクロック信号ＣＬＫに結合された２：１マルチプレクサであってもよい。一実施形態において、クロック信号ＣＬＫは、周期信号であり、デジタルビットＤ０、Ｄ１の２つの独立したシーケンスは、マルチプレクサ２４の２つのデータ入力部におけるそれぞれの入力部で並列に受信される。クロック信号ＣＬＫが高値にある場合には、２つのシーケンスの第１のシーケンスにおけるデジタルビットＤ０が選択され、クロック信号が低値にある場合には、２つのシーケンスの第２のシーケンスにおけるデジタルビットＤ１が選択される。したがって、非反転出力ＤＡＴＡＩＮ＋は、最初に、入力信号ＤＡＴＡＩＮのシーケンスＤ０の第１のビットまたはデジタル値（０もしくは１）、次に、シーケンスＤ１の第１のビット、次に、Ｄ０の第２のビット、次に、Ｄ１の第２のビット等をシリアルフォーマットで供給する。同時に、反転出力ＤＡＴＡＩＮ−は、ＤＡＴＡＩＮ＋によって供給されたビットまたはデジタル値の補数を供給する。
【００１２】
一実施形態において、第２のドライバ１４は、フィルタ１６を有するパルスモードドライバであるが、このフィルタ１６は、信号ＤＡＴＡＩＮ−およびＤＡＴＡＩＮ＋を受信し、かつ信号ＤＡＴＡＩＮ−およびＤＡＴＡＩＮ＋の各上昇（または下降）エッジにそれぞれ対応する、本明細書において「スパイク」と呼ばれる急速な上昇（または下降）を有する出力１５ａおよび１５ｂのペアを生成し、この上昇（または下降）に、ゼロ信号レベルへの指数関数的減衰が続く。フィルタ１６は、複数の高域通過連続時間受動フィルタネットワーク１６ａ、１６ｂを含むように示されている。フィルタネットワーク１６ａには、フィルタ抵抗器２０ａおよびフィルタキャパシタ２２ａならびにインバータ１８ａを含む直列抵抗器−キャパシタ（ＲＣ）ネットワークが含まれる。同様に、フィルタネットワーク１６ｂには、フィルタ抵抗器２０ｂおよびフィルタキャパシタ２２ｂならびにインバータ１８ｂを含む直列抵抗器−キャパシタ（ＲＣ）ネットワークが含まれる。ＲＣネットワーク１６ａおよび１６ｂにおける抵抗器およびキャパシタの値は、フィルタ１６のカットオフ周波数および利得を設定するように選択することができる。フィルタ１６ａ、１６ｂの入力部は、マルチプレクサ２４の反転および非反転の出力部にそれぞれ接続され、フィルタ１６ａおよび１６ｂの出力部１５ａおよび１５ｂは、それぞれ、差動出力端子ＬＩＮＥ＋、ＬＩＮＥ−にそれぞれ接続される。トランジスタ３２、３４の出力部と共に、フィルタ１６ａおよび１６ｂの出力部１５ａおよび１５ｂは、それぞれの第１および第２のノードＳＵＭ１およびＳＵＭ２において結合され、それぞれ差動端子ＬＩＮＥ＋、ＬＩＮＥ−を通じて出力信号ＤＡＴＡＯＵＴを供給する。
【００１３】
フィルタ１６は、フィルタの高域通過フィルタ特性ゆえに、送信機１０の伝達関数にゼロを導入する。フィルタ１６のゼロは、信号チャネル５０の減衰における低域通過フィルタ特性の極を相殺する。フィルタ１６および送信機１０の結合伝達関数Ｈ（フィルタ）は、
【数１】
2010516104.tif 000003
によって表してもよく、式中、Ｒはフィルタ抵抗を表し、Ｃはフィルタキャパシタンスを表し、ＲＯはチャネル５０の差動インピーダンスを表す。本実施形態において、フィルタ抵抗Ｒは、インバータ１８ａおよび／または１８ｂに加えて、フィルタ抵抗器２０ａおよび／または２０ｂに関連し、キャパシタンスＣは、フィルタキャパシタ２２ａおよび／または２２ｂに関連し、チャネルインピーダンスＲＯは、チャネル５０のインピーダンスに関連する。約５ＧＨｚのビットトグル周波数で出力信号を送信するように意図されたシステムに対して、フィルタ抵抗器２０ａの典型的な値は、約１０００オームであり、フィルタキャパシタ２２ａは、約３０フェムトファラドであり、チャネルインピーダンスは、約１００オームであってもよく、これは、終端抵抗器２８または３０の抵抗の２倍とほぼ同じ値である。フィルタ１６のＲＣネットワークのインピーダンスは、チャネル５０のインピーダンスと比較して相対的に高く、送信機１０の出力終端インピーダンスが、抵抗器２８および３０によって主に決定され、したがってほとんど抵抗性であり、チャネル５０のために高品質の終端を提供するようにする。
【００１４】
図４および５は、図２および３の送信機１０の動作を示す。図４は、ＤＡＴＡＩＮ＋が高値１にあり、かつＤＡＴＡＩＮ−が、高値１の補数である低値０にあると仮定して、送信機１０の第１のドライバ１２を通した電流フローを示す。また、送信機１０の出力部が、抵抗器３６によって表されるインピーダンスを有するチャネル５０に接続されていると仮定されている。例えば、チャネルインピーダンス３６は、約１００オームであってもよく、終端抵抗器２８、３０のそれぞれにおけるインピーダンスは、約５０オームであってもよい。
【００１５】
図４に示す状態において、トランジスタ３４は、ＤＡＴＡＩＮ＋の高値に応じてＯＮ（導通状態）であり、トランジスタ３２は、ＤＡＴＡＩＮ−の低値に応じてＯＦＦ（非導通状態）である。この状態において、電流Ｉは、トランジスタ３４のソースおよびドレイン端子を通って、定電流源ＩＳＯＵＲＣＥに流れる。トランジスタ３２は、その非導通状態において、そのソースおよびドレイン端子を通る電流フローを妨げる。この条件において、抵抗器３０を通ってＶＤＤからＩＳＯＵＲＣＥへの電流経路は、終端抵抗器３０のインピーダンスにほぼ等しい合計インピーダンスを有するが、終端抵抗器３０のインピーダンスは、一例において、約５０オームであってもよい。ＶＤＤからＩＳＯＵＲＣＥへの別の電流経路は、終端抵抗器２８およびチャネルインピーダンス３６のインピーダンスの総計と等しい合計インピーダンスを有するが、この総計は、一例において約１５０オームである。結果として、抵抗器２８およびチャネルインピーダンス３６を通って流れる電流は、約Ｉ（１／４）であり、抵抗器３０を通って流れる電流は、約Ｉ（３／４）である。電流Ｉ（１／４）は、電流Ｉ（３／４）と共に、加算接合部ＳＵＭ２において加算され、トランジスタ３４を通って流れる合計電流Ｉを供給する。図示していないが、第１のドライバ１２は、トランジスタ３４が低値によって駆動され、かつトランジスタ３２が高値によって駆動される場合には、相補的に働く。すなわち、トランジスタ３４は、ターンオフ（非導通状態）し、トランジスタ３２は、ターンオン（導通）し、これによって、電流Ｉ（１／４）は、チャネルインピーダンス３６を通って、しかし上記の例の方向とは反対方向に流れることが可能になる。電流Ｉは、定常状態信号であるように示されている。
【００１６】
図５は、本出願の一実施形態に従って、送信機１０の第２のドライバ１４を通る電流フローを示す。一実施形態において、第２のドライバ１４は、入力信号の定常状態の高値または低値ではなく、入力信号ＤＡＴＡＩＮにおける遷移に応じて機能するパルスモードドライバである。図５において、インバータ１８ｂへの入力ＤＡＴＡＩＮ＋が、正（低から高へ）の信号遷移を行い、インバータ１８ａへの入力ＤＡＴＡＩＮ−が、負（高から低への）信号遷移を行っていると仮定されている。
【００１７】
インバータ１８ｂにおける正の信号遷移によって、インバータ１８ｂは、その出力において負の電圧遷移を生成される。相補的に、インバータ１８ａへの入力における負の信号遷移によって、インバータ１８ａは、その出力において正の信号電圧遷移を生成される。インバータ１８ａの出力における正の電圧遷移によって、電流Ｉ１は、加算接合部ＳＵＭ１において正の電流スパイク信号が生成されるように、フィルタ１６ａのＲＣネットワークを通って流される。インバータ１８ｂの出力における負の電圧遷移によって、電流Ｉ１は、加算接合部ＳＵＭ２において負の電流スパイクが生成されるように、フィルタ１６ｂのＲＣネットワークを通って流される。加算接合部ＳＵＭ１における電流信号Ｉ１は、２つの電流経路を通して分配される。電流量Ｉ１（１／２）は、チャネル３６を通って流れ、電流量Ｉ１（１／２）は、終端抵抗器２８を通って電源ＶＤＤへ流れる。加算接合部ＳＵＭ２におけるスパイク電流信号Ｉ１は、チャネル３６を通って流れる電流Ｉ１（１／２）および電源ＶＤＤから終端抵抗器３０を通って流れる電流Ｉ１（１／２）の合計である。したがって、フィルタ１６ａ、１６ｂに関連するインバータ１８ａ、１８ｂの出力における電圧遷移によって、電流は、フィルタの各ＲＣネットワークを通り、チャネル５０上を流される。デジタル信号ＤＡＴＡＩＮにおける逆の遷移に対して、フィルタ１６ａ、１６ｂは、相補的に動作して、チャネル５０に反対方向の電流パルスまたはスパイクを供給する。
【００１８】
第２のドライバ１４は、第１のドライバ１２と組み合わされて働き、入力信号ＤＡＴＡＩＮの各遷移時かまたはその直後に第１のドライバ１２によって供給される信号に追加ブーストを提供することによって、各信号遷移をオーバードライブする。追加ブーストは、チャネルに追加電流を駆動する電荷ポンプとして機能するフィルタキャパシタからのエネルギを用いることによって、達成してもよい。第１のドライバ１２および第２のドライバ１４の両方を同じ電源電圧ＶＤＤに関係づけて、チャネルを駆動するために用いられる両方の出力電流が、供給電圧に比例するようにしてもよい。第２のドライバ１４によって供給される追加電流の大きさは、下記によって表してもよい。 
｜Ｉ１｜＝ＶＤＤ／（Ｒ＋ＲＯ／４）
式中、ＶＤＤは供給電圧であり、Ｒはフィルタ抵抗を表し、ＲＯはチャネルインピーダンスを表す。一実施形態において、追加電流Ｉ１の大きさは、約１Ｖの供給電圧ＶＤＤ、約１０００オームのフィルタ抵抗器Ｒおよび約１００オームのチャネルインピーダンスＲＯに基づいて、約１ｍＡである。さらに、第２のドライバ１４は、比較的わずかな電力しか消費しない。なぜなら、それは、入力信号ＤＡＴＡＩＮにおける遷移に基づいてのみ動作し、デジタル入力信号ＤＡＴＡＩＮが値を変化させない場合には、消費する電力がほぼ０だからである。
【００１９】
図６は、入力信号ＤＡＴＡＩＮに応じた送信機１０の動作を示すが、この例において、入力信号ＤＡＴＡＩＮには、複数のビット期間ｔ０〜ｔ６に対応する値００１０１１０を有する一連のビットが含まれる。信号ＤＡＴＡＯＵＴ１が、第１のドライバ１２によって生成されるのに対して、信号ＤＡＴＡＯＵＴ２は、第２のドライバ１４によって生成され、出力信号ＤＡＴＡＯＵＴは、信号ＤＡＴＡＯＵＴ１およびＤＡＴＡＯＵＴ２を結合したものである。ＤＡＴＡＯＵＴは、入力信号ＤＡＴＡＩＮに応じて、送信機１０の出力信号として信号経路５０に印加される。信号ＤＡＴＡＯＵＴ１、ＤＡＴＡＯＵＴ２およびＤＡＴＡＯＵＴは、信号経路５０における電流として図６に示されているが、ＬＩＮＥ＋からＬＩＮＥ−への方向の電流（図４）は、ＬＩＮＥ＋とＬＩＮＥ−との間の正電圧を生成し、ＬＩＮＥ−からＬＩＮＥ＋への方向の電流（図４）は、負電圧を生成する。送信機閾値または中央値Ｈｔは、ほぼゼロ信号レベル（例えば、チャネルを流れる電流がなく、ピンＬＩＮＥ−およびＬＩＮＥ＋をまたぐ電圧がない）に設定される。
【００２０】
最初の２つのビット期間ｔ０およびｔ１中に、送信されるデジタル値は０であり、信号ＤＡＴＡＯＵＴ１の信号パラメータ、すなわち電流は、デジタル値０を示す一定の離散値Ｉ２のままである。この場合に、Ｉ２は、負電流、例えば約−１ｍＡであってもよい。これらのビット期間中には、デジタル値または信号パラメータの離散値における遷移はなく、第２のドライバ１４は、非動作のままであり、ゼロの信号パラメータまたは電流を有する信号ＤＡＴＡＯＵＴ２に帰着する。したがって、出力信号ＤＡＴＡＯＵＴは、値Ｉ２の定電流または信号パラメータを有する。
【００２１】
次のビット期間ｔ２において、デジタル値１は、ドライバ１２および１４に供給される。第１のドライバ１２は、デジタル値１を示す、異なる離散値Ｉ１を有する信号パラメータまたは電流を備えた信号ＤＡＴＡＯＵＴ１を供給するが、この場合には、Ｉ１は、例えば、約＋１ｍＡの正電流であり、ビット期間中は一定のままである。ビット期間ｔ１とｔ２との間におけるデジタル値の遷移に応じて、第２のドライバ１４は、電流パルスまたはスパイクとして信号ＤＡＴＡＯＵＴ２を生成するが、この信号ＤＡＴＡＯＵＴ２は、ビット期間ｔ２の開始で始まって、値Ｉ３に急速に上昇し、そのビット期間中に定常値（例えば０の大きさ）に向かって減衰する。期間ｔ２中の出力信号ＤＡＴＡＯＵＴは、離散値Ｉ１およびスパイクの合計であり、その結果、ビット期間の始めに値Ｉ１＋Ｉ３を有する。この場合に、遷移は、正の遷移かまたは正の向きを有する。なぜなら、遷移は、時間期間ｔ１における０から時間期間ｔ２における１への、デジタル値の正の変化に対応するか、または時間期間ｔ１におけるＩ１から、時間期間ｔ１に続く時間期間ｔ２におけるＩ２へ、ドライバ１２によって供給される信号パラメータにおいて増加するからである。その結果、ドライバ１４によって供給される信号パラメータまたは電流におけるスパイクはまた、正値を有する。換言すれば、遷移後の期間ｔ２中に用いられるスパイクは、対応する遷移と同じ向き（正）を有する。
【００２２】
負の遷移は、デジタル値における負の変化（１から０）に対応して、時間期間ｔ２と時間期間ｔ３との間に生じる。次のビット期間ｔ３において、０のデジタル値が、ドライバに供給される。第１のドライバ１２が、０のデジタル値を示す負電流または離散値Ｉ２を備えたＤＡＴＡＯＵＴ１を生成するのに対して、第２のドライバ１４は、期間ｔ３の開始において、負パルスまたはスパイクをＤＡＴＡＯＵＴ２に生成するが、このＤＡＴＡＯＵＴ２は、期間ｔ２とｔ３との間の遷移後にＩ４の値に急速に降下し、かつ期間ｔ３中に、ゼロに向かって上方に徐々に減衰する。繰り返すと、遷移後の期間中に生じるスパイクまたは電流パルスは、遷移自体と同じ向きを有し、その結果、チャネルへ流れる電流は、ビット期間の始めにＩ２＋Ｉ４である。
【００２３】
次の期間ｔ４において、１のデジタル値が、ドライバに供給される。期間ｔ２におけるように、ドライバ１２は、デジタル値１を示す離散値Ｉ１を備えた信号ＤＡＴＡＯＵＴ１を供給し、ドライバ１４は、デジタル値間の遷移に応じて、初期振幅Ｉ３を備えた正の電流パルスまたはスパイクを供給する。ここで繰り返すと、パルスまたはスパイクは、遷移と同じ向きを有し、ビット期間の始めにおける初期振幅は、Ｉ１＋Ｉ３である。
【００２４】
同じクロックサイクルの次の期間ｔ５において、デジタル値１が、再びドライバに供給される。第１のドライバ１２の出力ＤＡＴＡＯＵＴ１は、離散値Ｉ１のままである。ＤＡＴＡＩＮにおいて２つの連続的なデジタル値間に遷移がないので、第２のドライバ１４は、パルスもスパイク出力も生成しない。
【００２５】
次の期間ｔ６の始めに、デジタル値ＤＡＴＡＩＮは、１から０に遷移する。期間ｔ６中に、ドライバ１２が、ゼロを示す離散値Ｉ２を備えたＤＡＴＡＯＵＴ１を供給するのに対して、ドライバ１４は、ゼロに向かって上方へ徐々に減衰する負パルスまたはスパイクとしてＤＡＴＡＯＵＴ２を生成する。
【００２６】
要約すると、ＤＡＴＡＯＵＴ１が、デジタル入力値を示す出力信号パラメータ（例えば電流）の一連の離散値（例えばＩ１およびＩ２）を含んでいる点において、ＤＡＴＡＯＵＴ１は、ほとんど、デジタル入力値ＤＡＴＡＩＮのシーケンスの複製である。ＤＡＴＡＯＵＴ２には、遷移後のデータ期間中のスパイクが含まれるが、各遷移後のデータ期間中のスパイクは、かかるデータ期間の始めにおける離散値間の遷移と同じ向きを有する。上記のように、信号経路に供給される出力信号ＤＡＴＡＯＵＴは、ＤＡＴＡＯＵＴ１およびＤＡＴＡＯＵＴ２の組み合わせ（例えば、合計または重畳）である。
【００２７】
したがって、等化送信機１０は、２つの信号成分、すなわち、一連のデータ期間（例えば、ｔ０〜ｔ６）のそれぞれに対して複数の離散値の１つを有する第１の信号成分ＤＡＴＡＯＵＴ１と、第１の信号成分の高域通過フィルタリングされたバージョンに類似した第２の信号成分ＤＡＴＡＯＵＴ２との結合である信号ＤＡＴＡＯＵＴを出力するように動作する。第１の信号成分において、複数の離散値は、一連のデジタル値のそれぞれの値を表す。第２の信号において、スパイクまたはパルスは、第１の信号成分における各遷移に対応するが、この遷移は、第１のデータ期間に対応する第１の離散値から、第１のデータ期間に続く第２のデータ期間に対応する第２の異なる離散値への変化に対応する。スパイクまたはパルスは、遷移と同じ向きを有し、かつ第２の信号成分の定常値からの急激な変化と、その後の、定常値への指数関数的減衰を含む。
【００２８】
スパイクまたはパルスを含むことにより、ＤＡＴＡＯＵＴの高周波数成分は、ビットトグル周波数１／２ＴＢとほぼ同じかまたはそれを超える周波数において、ＤＡＴＡＯＵＴ１と比較して、かなりブーストされる。通信チャネルにおいてＩＳＩの相殺を支援するために独立して調整できるフィルタ１６の２つの別個のパラメータがある。第１のパラメータは、フィルタの「利得」Ｇである。図６を参照すると、フィルタ利得Ｇ＝Ｉ３／Ｉ１＝Ｉ４／Ｉ２である。第２のパラメータは、前に定義した、フィルタのカットオフ周波数である。
【００２９】
図３、４および５を参照すると、フィルタ１６の利得は、データ送信機１２および１４において生成される相対電流を変えることによって、調整することができる。例えば、インバータ１８ａおよび１８ｂは、それらの供給電圧を、送信機１２と同じ電源端子ＶＤＤおよびＧＲＯＵＮＤから得てもよい。この場合には、送信機１４からの出力電流の振幅は、ＶＤＤ／（Ｒ＋Ｒ０／４）にほぼ等しく、送信機１４からチャネルに供給される電流は、｜Ｉ３｜＝｜Ｉ４｜＝０．５＊ＶＤＤ／（Ｒ＋Ｒ０／４）である。送信機１２のＩＳＯＵＲＣＥ定電流源における電流は、ＶＤＤ／Ｒ０に比例させることができ、送信機１２からチャネルに供給される電流は、したがって、｜Ｉ１｜＝｜Ｉ２｜＝Ｋ＊ＶＤＤ／（４＊Ｒ０）であり、ここで、Ｋは、送信機１０の設計プロセス中かまたは動作中に確立される比例定数である。フィルタ利得は、Ｇ＝｜Ｉ３｜／｜Ｉ１｜＝２＊Ｒ０／（Ｋ＊（Ｒ＋Ｒ０／４））である。したがって、フィルタ利得は、ＩＳＯＵＲＣＥにおける電流を変えることか、Ｋを変えることか、または抵抗器Ｒの値を変えることによって、調整することができる。あるいは、インバータ１８ａおよび１８ｂは、ＶＤＤ以外の可変電源から電力を供給してもよく、フィルタ利得は、この電源における電圧を調整することによって変更してもよい。これらの代案は、あくまでも例として提供され、フィルタ１６における抵抗または電源電圧を効果的に変える任意の他の手段を用いて、フィルタ利得を変更してもよい。
【００３０】
第２のフィルタパラメータ、すなわちフィルタカットオフ周波数は、同様に、値域にわたって変更してもよい。カットオフ周波数は、ビットトグル周波数より高い周波数からビットトグル周波数より低い周波数に変更してもよい。しかしながら、フィルタ１６のカットオフ周波数が、ビットトグル周波数のほぼ半分より低く設定されている場合には、この方法は、それほど効果的ではなくなる。なぜなら、送信機１４からの信号が、単一のビット期間中に、実質的にゼロに戻らないからである。フィルタ周波数は、キャパシタ２２ａおよび２２ｂの値を変え、抵抗器２０ａおよび２０ｂの値を固定しておくことによって変更してもよく、またはフィルタ周波数は、キャパシタを固定しておき、抵抗器の抵抗を変えることによって、変更してもよい。後者の方法はまた、フィルタの利得を変えるので、一般にそれほど望ましくはない。
【００３１】
図７Ａは、５ＧＨｚのビットトグル周波数において２つの極を有する例示的なチャネルの周波数応答Ｈ（チャネル）を示す。図７Ｂは、送信機イコライザ、すなわち送信機１２および１４の組み合わせの周波数応答Ｈ（フィルタ）を示す。この例におけるＨ（フィルタ）は、ビットトグル周波数に等しい高域通過カットオフまたはゼロ周波数を有し、フィルタの利得は、Ｇ＝２．０に設定される。図７Ｃは、図７Ｂのフィルタ等化Ｈ（フィルタ）および図７Ａのチャネル減衰Ｈ（チャネル）の結合応答Ｈ（フィルタ）＊Ｈ（チャネル）を示す。図７Ｃで分かるように、高域通過フィルタ関数Ｈ（フィルタ）は、ほぼＤＣからビットトグル周波数のほぼ半分の、対象とする周波数帯域にわたって、かなり平坦な応答を提供するチャネルの低域通過（高周波減衰）Ｈ（チャネル）、およびビットトグル周波数における緩やかな（３ｄＢ）減衰をほぼ相殺する。上記のように、フィルタのカットオフ周波数は、フィルタ１６のＲＣネットワークの値を変えることによって調整することができる。この例において、高域通過フィルタ１６のカットオフ周波数は、５ＧＨｚと仮定されている、入力信号のビットトグル周波数に設定される。
【００３２】
図７Ｄは、図７Ａに周波数応答が示された、等化がないチャネルを通して送信された疑似ランダムビットシーケンス用のデータアイダイアグラムを示す。データアイダイアグラムは、チャネルの端部で測定されたデータストリームの一連の２単位期間長時間のシーケンスが、時間軸に沿って重複および重畳されるグラフである。時間軸は、ビット期間または単位期間について表現され、０ＵＩが、アイの名目上の中心にある。図７Ｄは、アイが「閉じられている」こと、すなわち、信号の高さまたは振幅が、チャネルにおける符号間干渉ゆえに約０．３だけ低減されたことを示す。さらに、時間軸に沿ったアイの水平範囲もまた、チャネルにおける符号間干渉ゆえに約０．５だけ低減された。
【００３３】
図７Ｅは、図７Ｄに示すのと同じ疑似ランダムビットシーケンス用のデータアイダイアグラムを示すが、しかしチャネルを駆動するために、図７Ｂに周波数応答が示された送信機イコライザを用いて示す。等化フィルタは、アイをその垂直範囲に約０．９に開き、水平範囲に約１．０に開いた。
【００３４】
図８Ａは、チャネル応答Ｈ（チャネル）の別の例を示すが、この例は、１ＧＨｚ、すなわちビットトグル周波数の５分の１において単一の極を有する。このチャネルに対して、ビットトグル周波数における減衰は、約０．２である。図８Ｂは、フィルタ周波数応答Ｈ（フィルタ）を示すが、この場合に、フィルタカットオフ周波数または極周波数は、やはり、ビットトグル周波数に設定され、フィルタ利得は、Ｇ＝４．２に設定される。図８Ｃは、送信機等化チャネル用の結合応答Ｈ（フィルタ）＊Ｈ（チャネル）を示す。図７Ａ〜７Ｃの例におけるように、結合応答は、ビットトグル周波数の約半分までほぼ平坦であり、ビットトグル周波数において緩やかな（３ｄＢ）減衰を示す。
【００３５】
図８Ｄは、図８Ａに示された周波数減衰を伴うチャネルを通して送信される疑似ランダムビットシーケンス用のデータアイダイアグラムを示す。このアイは、完全に閉じられ、この例示的なチャネルを通る送信データを回復することは不可能であろう。図８Ｅは、等化チャネル用のデータアイダイアグラムを示すが、このチャネルの周波数応答は、図８Ｃに示す。このアイは、送信機イコライザによって、再び、垂直範囲において０．９に開かれ、水平範囲において１．０に開かれる。
【００３６】
図９Ａは、さらに別の例示的なチャネル応答Ｈ（チャネル）を示すが、この応答には、２．５ＧＨｚ、すなわちビットトグル周波数の半分に位置する２つの極が含まれる。ビットトグル周波数における減衰は、約０．１５である。図９Ｂは、カットオフ周波数が、再び、ビットトグル周波数に設定され、かつ利得が、Ｇ＝４．５に設定された送信機イコライザＨ（フィルタ）の周波数応答を示す。図９Ｃは、チャネルおよびフィルタの結合周波数応答Ｈ（フィルタ）＊Ｈ（チャネル）を示す。等化応答は、ビットトグル周波数の約１／５まで平坦であり、ビットトグル周波数の減衰は、約０．６である。
【００３７】
図９Ｄは、図９Ａに示す周波数減衰を伴うチャネルを通して送信された疑似ランダムビットシーケンス用のデータアイダイアグラムを示す。このアイは、完全に閉じられている。図９Ｅは、等化チャネル用のデータアイダイアグラムを示すが、このチャネルの周波数応答は、図９Ｃに示されている。このデータアイは、垂直範囲において完全には開いていないが、信号パラメータの約０．７に開かれ、チャネルの端部において受信機によって容易に検出されよう。このアイの水平範囲は、ほぼ１．０に開かれている。
【００３８】
質的に検討すると、データ遷移に関連するスパイクの存在によって、信号パラメータの異なる離散値間の遷移後に、信号の振幅が増加される。図１Ａ〜１Ｅに関連して上記し、かつ図７Ａ、８Ａおよび９Ａに図示するように、信号経路は、低周波成分より高周波成分をかなり減衰させる傾向があり、したがって、突然の遷移をより漸進的な遷移に変換する傾向がある。スパイクの存在は、信号経路のこの特性を補償する。信号経路における減衰後に、ＤＡＴＡＯＵＴの波形は、信号パラメータの異なる値の間のほぼ正方形の遷移を備えたＤＡＴＡＯＵＴ１の波形に近似してもよい。図に１Ｃに関連して上記したように、かかる波形は、受信機の動作用の優れたデータ「アイ」を提供する。
【００３９】
繰り返すと、スパイクまたは電流パルスは、デジタル値間の遷移に続いて、遷移後のデータ期間中に提供される。第２のドライバ１４において用いられるパルスモード回路は、遷移間には電力をほぼ引き込まない。これは、第１のドライバ１２など、電流源を用いる差動電流ステアリングドライバと著しい対照をなす。差動電流ステアリングドライバは、それがゼロ差動信号を生成している場合であっても、電流源を通して電流を引き込み続ける。その状態では、等しい電流フローが、両方のトランジスタを通過する。パルスモード回路には、この欠点がない。さらに、データ送信機１４は、チャネルにおけるＤＣ損失、ならびに受信機における熱雑音などの固定雑音源および入力オフセットを克服する十分な振幅を提供する必要があるだけである。これらの全ての理由で、イコライザ１０は、電力を効率的に用いる。すなわち、スパイクまたはパルスに組み込まれる電力を比較的小さくすることができ、かつ非等化送信機１２における電力を、チャネルおよび受信機によって必要とされる最小限に低減できる点において、効率的に用いる。換言すれば、所与の電力消費に対して、信号の信号対雑音比は、従来の送信機イコライザなどのそれほど効率的でないイコライザを用いた場合より、高くすることができる。
【００４０】
本明細書で論じる等化構成は、モノリシック集積回路に容易に組み込むことができる。例えば、図１０に示すように、半導体チップ１５０は、いくつかの等化送信機１０ａ〜１０ｄをチップ内に形成し、各等化送信機１０ａ〜１０ｄには、本明細書で論じるようなイコライザ１０が含まれる。各送信機１０ａ〜１０ｄのデータ入力部は、チップ１５０内の動作回路１５１に接続される。動作回路１５１には、１つまたは複数の中央処理装置、メモリ回路、ブリッジ回路等を含んでもよい。動作回路は、例えば３００メガビット／秒以上のデータレート、または例えば約１０ギガビット／秒のような約１ギガビット／秒以上のデータレートにおける比較的な高速データ通信を必要とする回路であってもよい。等化送信機１０ｂ、１０ｃおよび１０ｄは、それらの出力接続部２１をチップの接触部１２１に結合して、出力接続部をチップ外の信号経路に電気的に接続できるようにする。説明を簡単にするために、これらの送信機のそれぞれに関連する１つの接触部１２１だけが、図１０に示されている。しかしながら、出力接続部が上記のような接続部のペアを含む場合には、外部接触部のペアが、各送信機用に設けられる。送信機１０ａは、その入力接続部を、チップの動作回路における部分１５１’に結合し、その出力接続部２１を、チップ内において、チップ１５０内に同様に形成された受信機１５２に及ぶ信号経路５０ａに結合する。受信機の出力部は、動作回路における別の部分１５１’’に結合される。したがって、送信機１０ａは、チップ内で通信用に用いられる。この構成は、例えば、チップの広く分離された領域間の通信用に用いることができる。必要に応じて、任意の数の送信機１０が、チップ内に形成可能であり、チップ内またはオフチップ通信用に構成することができる。
【００４１】
チップ１５１は、より大きなシステム１５３の要素として用いることができる。このシステムには、ハウジング１５４、ハウジング内に配置された追加半導体チップまたはモジュールなどの１つまたは複数の追加電子構成要素１５５、およびハウジング内に延びる１つまたは複数の内部信号経路１５６を含んでもよい。例えば、チップ１５１における送信機１０ｂおよび１０ｃのオフチップ接続部１２１は、追加構成要素１５５に組み込まれた受信機１５７に、内部信号経路１５６によって接続される。双方向通信を提供するために、追加構成要素１５５は、チップ内に組み込まれた受信機１５８への他の内部信号経路によって接続された送信機１０ｅなどの１つまたは複数の送信機を有してもよく、かかる受信機は、チップの動作回路１５１に接続される。送信機１０ｅは、本明細書で論じるような送信機であってもよい。送信機１０ｂおよび１０ｃなどの複数の送信機を用いて、多数のデータストリームを並列に送信することができる。チップ１５１および追加構成要素１５５は、デジタル情報を用いるシステムの一部であってもよい。単に例として、チップ１５１の動作回路には、デジタルコンピュータにおいて一般的に用いられるような中央処理装置またはＣＰＵを含んでもよいのに対して、追加構成要素１５５は、ＣＰＵと他のチップとの間の中間物として一般的に用いられるブリッジチップであってもよい。また、チップ１５１は、メモリチップであってもよく、追加構成要素は、ＣＰＵなどの処理装置、またはメモリとＣＰＵとの間の情報交換用にＣＰＵとメモリを接続するように働く別のチップであってもよい。例えば、本明細書で論じるような送信機は、ＣＰＵなどのプロセッサとキャッシュメモリとの間の通信経路に組み込むことができる。他の実施形態において、チップ１５１または追加構成要素１５５は、データ入力および出力装置コントローラなどの周辺機器の要素であってもよい。
【００４２】
チップ１５１における送信機１０ｅは、そのオフチップ接続部１２１を通して外部信号経路１５８に接続されるが、この外部信号経路１５８は、装置ハウジング１５４の外部に延び、かつ外部要素における受信機に接続される。外部要素１５９は、任意選択的に、１つまたは複数のさらなる送信機１０ｆをチップ１５１に接続して、双方向通信を提供してもよい。
【００４３】
当然ながら、ほんの少数の内部および外部信号経路が示されているが、任意の数のかかる経路を用いることができる。内部信号経路１５６および外部信号経路１５８は、ベースバンド信号経路、すなわち変調も復調もない信号経路であってもよい。最も一般的には、信号経路には、例えば、プリント回路基板における導体のような導体または導体ペア、ケーブル等を含んでもよい。かかるベースバンド導体は、例えば約１０メートル以下のような比較的短距離にわたる信号送信に用いられることが多い。単に例として、本明細書で論じるような送信機は、ＰＣＩエクスプレス、シリアルＡＴＡおよび他のプロトコルなどのプロトコルに従って、ポイントツーポイント接続の要素として用いてもよい。また、本明細書で論じるような送信機は、バス接続部、すなわち、同じ導体に接続された複数の装置に同じ信号が送信される構成と共に用いることができる。
【００４４】
一実施形態において、フィルタまたはフィルタネットワーク１６、１６ａおよび１６ｂのそれぞれには、調整可能な利得および／またはカットオフ周波数を有するフィルタ伝達関数Ｈ（フィルタ）を提供するように構成可能なフィルタ１１６ａ、１１６ｂ、．．．１１６ｎのセットを含んでもよい。フィルタ１１６ａ〜１１６ｎには、ＲＣネットワークが含まれるが、このＲＣネットワークには、図３に関連して上記したフィルタ１６ａの抵抗器−キャパシタネットワークに類似したフィルタ抵抗器１２０ａ〜１２０ｎおよびフィルタキャパシタ１２２ａ〜１２２ｎがそれぞれ含まれる。フィルタ１１６ａ〜１１６ｎは、互いに並列に結合されるが、それぞれイネーブル信号Ｅｎ［０］〜Ｅｎ［ｎ］の状態に基づいて、イネーブルされる。フィルタ１１６ａ〜１１６ｎには、イネーブル信号Ｅｎ［０］〜Ｅｎ［ｎ］を介してバッファ１１５ａ〜１１５ｎによってそれぞれ制御されるトライステートインバータ１１８ａ〜１１８ｎが含まれる。例えば、フィルタ１１６ａにおいて、信号Ｅｎ［０］が高値に設定された場合には、バッファ１１５ａは、フィルタ１１６ａを他のイネーブルされたフィルタに接続するトライステートインバータ１１８ａをイネーブルする。対照的に、イネーブル信号Ｅｎ［０］が低値に設定された場合には、バッファ１１５ａは、フィルタ１１６ａを他のフィルタから分離するトライステートインバータ１１８ａをディスエーブルする。
【００４５】
フィルタ１１６ａ〜１１６ｎの特性は、特定の利得および周波数カットオフを備えたフィルタ伝達関数Ｈ（フィルタ）を提供するように選択することができる。例えば、抵抗器１２０ａ〜１２０ｎおよびキャパシタ１２２ａ〜１２２ｎの値は、同じ値に設定することができる。この場合には、フィルタの伝達関数Ｈ（フィルタ）の利得Ｇは、フィルタの数がイネーブルされるにつれて増加する。別の例において、抵抗器１２０ａ〜１２０ｎおよびキャパシタ１２２ａ〜１２２ｎの値を様々な値セットに設定して、様々なカットオフ周波数においてゼロを提供するようにすることができる。この場合には、フィルタの伝達関数Ｈ（フィルタ）の次数は、フィルタの数がイネーブルされるにつれて増加する。あるいは、上記のアプローチの組み合わせを用いて、増加した振幅および異なるカットオフ周波数を備えたフィルタを提供することができる。
【００４６】
様々なアルゴリズムまたは技術に従ってフィルタ１１６ａ〜１１６ｎを選択的にイネーブルするように、イネーブル信号Ｅｎ［０］〜Ｅｎ［ｎ］をプログラムして、特定の利得および周波数特性を備えたフィルタ伝達関数Ｈ（フィルタ）を提供することができる。例えば、送信機イコライザを有するチップを組み込んだシステムの設計中に、フィルタの伝達関数Ｈ（フィルタ）は、送信機の出力部に結合されることになるチャネルの周波数減衰Ｈ（チャネル）を相殺するように計算することができる。この情報に基づいて、高および低イネーブル信号Ｅｎ［０］〜Ｅｎ［ｎ］の組み合わせを、特定の伝達関数Ｈ（フィルタ）を提供するように決定することができる。チップ内の内部回路（図示せず）または外部回路をプログラムして、イネーブル信号の選択された組み合わせを提供することができる。さらなる実施形態において、送信機に接続された受信機は、その端部においてチャネル状態を評価し、かかる状態を表す係数を決定することができる。受信機は、イネーブル信号をプログラムするために送信機が使用できる別個のチャネル（バックチャネル）を介して、この係数を送信機に送信することができる。この技術によって、送信機は、チャネル状態を変更することに基づいて、チャネル等化を動的に調整することが可能になる。等化係数を決定するための適切なアルゴリズムには、エッジベースアルゴリズムおよび振幅ベースアルゴリズムの両方が含まれる。
【００４７】
振幅ベースアルゴリズムを実行するために、例えば、受信機は、アイの中心（最大振幅点）においてアイの電圧振幅を測定するように、かつ送信機から受信機に送信された一連のランダムまたは疑似ランダムビットにおける多数のデータビットにわたって平均された振幅を得るように、起動シーケンス中に構成することができる。この平均アイ高さまたは振幅が、送信機イコライザの多数の設定のそれぞれのために得られた場合には、最適設定は、最も高い平均振幅をもたらす設定を取ることによって、容易に決定することができる。あるいは、受信機は、送信機からデータを受信するためには用いられず、かつ通常のデータ送信中に連続的にデータアイの振幅をサンプリングできる特別なサンプラを装備することができる。この「特別な」データサンプラによる、多くのビットにわたる平均振幅の測定を用いて、通常のデータ送信を中断する必要なしに、等化値を最適値に近付けることができる。このタイプの等化調整は、例えば、チャネルを埋め込んだシステムに対する温度変化に起因する可能性がある、Ｈ（チャネル）における変化に対応することができる。
【００４８】
送信機において等化設定を調整するためにエッジベースアルゴリズムを実行するために、受信機は、「アレクサンダー」型の位相検出器を装備してもよいが、この位相検出器では、各データアイの中心においてデータストリームをサンプリングするためにサンプラ（データサンプラ）が設けられ、連続的なデータビット間の「エッジ」またはデータ遷移においてデータストリームをサンプリングするために他のサンプラ（エッジサンプラ）が設けられる。一連のエッジおよびデータサンプルは、各連続的なエッジおよびデータサンプルが、Ｅ（０）、Ｄ（０）、Ｅ（１）、Ｄ（１）、Ｅ（２）、．．．と示された、ハーフビット期間ごとの受信信号のデジタル値を表すように取られるが、ここで、Ｄ（１）は、Ｄ（０）後の１ビット期間に取られたデータサンプルであり、Ｅ（１）は、Ｅ（０）後の１ビット期間に取られたエッジサンプルである、等である。Ｄ（１）がＤ（０）と異なる場合には、これらの２つのデータサンプル間にデータ遷移があると推測することができる。Ｄ（１）がＤ（０）に等しくなく、かつＥ（１）＝Ｄ（１）である場合には、サンプルが「遅れて」取られたこと、および受信機内のサンプリングクロックが、データアイの中心における最適点（最も高い振幅）でデータビットをサンプリングするために、時間的に遅延されるべきであることを推測することができる。しかしながら、Ｄ（１）がＤ（０）に等しくなく、かつＥ（１）＝Ｄ（０）の場合には、サンプルが「早く」取られたこと、およびサンプリングクロックが適時進められるべきであることを推測することができる。これらの「早い」および「遅い」徴候をさらに用いて、送信機における等化設定が最適に調整されているかどうかを判定することができる。例えば、多数のランダムデータビットにわたって平均された「早い」および「遅い」徴候の数が同じであると仮定すると、受信機におけるサンプリングクロックが最適に設定されていることを示す。ここで、受信データが、多数の０に単一の１が続き、それに少なくとも１つの０が続くパターンに対してサーチされ、早い／遅い徴候が、０から１への遷移に対して検査され、その後、早い／遅い徴候が、１から０に戻る遷移に対して検査される場合、０から１への遷移に対する早い／遅い徴候が一貫して「早く」、他方で、１から０への遷移に対する徴候が一貫して「遅い」場合には、チャネルが等化不足であること、および送信機における等化フィルタの利得Ｇを増加する必要があることを推測することができる。同様に、０から１への遷移に対する早い／遅い徴候が一貫して「遅く」、他方で、１から０への遷移に対する徴候が一貫して「早い」場合には、チャネルが過度に等化されていること、および送信機における等化フィルタの利得Ｇを低減すべきことを推測することができる。どちらの場合にも、この情報は、イコライザを適切に調整できるように、バックチャネルを通じて逆に送信機に送信することができる。多数の１に単一の０が続き、それに少なくとも単一の１が続くデータパターンが同等であり、その早い／遅い徴候を正確に同じ方法で分析してもよいことにさらに留意されたい。さらに、他のパターンとの、早い／遅い徴候の相関性を用いて、正確な等化設定に近付けてもよい。
【００４９】
さらに、振幅ベースおよびエッジベース等化適合アルゴリズムにおけるこれらの前述の例は、単に例示的な例である。
【００５０】
図３に関連して上記した第２のドライバ１４は、フィルタ１６ａおよび１６ｂのペアを用いて、差動モード動作を提供する。類似した差動モード動作を提供するために、第２のドライバには、図３に示すような２セットのフィルタを含んでもよい。２セットのフィルタは、同じ伝達関数を有するように設定してもよい。
【００５１】
さらに他の実施形態を考える。例えば、送信機は、電流モード送信機の文脈で説明したが、しかし定電圧源を有する電圧モード送信機などの他のモードが考えられる。送信機は、差動モードの動作の文脈で説明したが、しかしシングルエンドモードなどの他のモードが考えられる。また、上記の電流モードの例において、送信機閾値ＨＴは、ゼロ電流である。他のシステムにおいて、送信機閾値は、電流または電圧などの信号パラメータの非ゼロ値にあってもよい。例えば、電流モードシステムにおいて、閾値未満の値を有する一方向における電流が、デジタル値０を示してもよいのに対して、閾値より大きい値を有する同じ方向の電流は、デジタル値１を示してもよい。同様に、電圧モードシステムにおいて、閾値電圧未満の正電圧が、デジタル値０を示してもよいのに対して、閾値電圧より大きい正電圧は、デジタル値１を示してもよい。
【００５２】
さらに別の実施形態において、図２〜５の２つの送信機は、図１２に示すような単一の送信機と取り替えることができる。図２におけるように、マルチプレクサ２４は、ＤＡＴＡＩＮ＋およびＤＡＴＡＩＮ−で送信されるデータ信号の真および補数バージョンを生成する。ＤＡＴＡＩＮ＋およびＤＡＴＡＩＮ−は、インバータ２０１ａおよび２０１ｂをそれぞれ駆動するが、これらのインバータは、この送信機用のドライバになる。インバータ２０１ａおよび２０１ｂは、電源端子ＶＤＤとＧＲＯＵＮＤとの間で動作し、かつそれらの入力信号の反転されたバージョン、すなわち、ほぼ、論理「１」用のＶＤＤおよび論理「０」用のＧＲＯＵＮＤの電圧間でトグルする信号を、それらの出力部において生成する。インバータ２０１ａおよび２０１ｂの出力は、抵抗器２０３ａ、２０３ｂ、２０４ａ、２０４ｂ、ならびにキャパシタ２０５ａおよび２０５ｂを含む２つのネットワーク２０２ａおよび２０２ｂをそれぞれ駆動する。これらのネットワークの上半分は、抵抗器２０２ａがキャパシタ２０５ａと直列に結合され、抵抗器２０２ｂがキャパシタ２０５ｂと直列に結合されているが、図２および３の送信機１４における高域通過フィルタと類似している。２つのネットワークの下半分は、抵抗器２０４ａおよび２０４ｂを含むが、図２および３における送信機１２と類似している。これらのネットワークは、ＤＣにおけるそのＨ（フィルタ）が＞０の高域通過フィルタである。２つのネットワークの出力は、送信機出力ＬＩＮＥ＋およびＬＩＮＥ−を駆動し、ＬＩＮＥ＋およびＬＩＮＥ−は、１つまたは複数の受信機に至るチャネル５０を駆動する。終端抵抗器２０６が、２つの出力ＬＩＮＥ＋とＬＩＮＥ−との間に結合される。
【００５３】
ＤＡＴＡＩＮ＋＝「１」およびＤＡＴＡＩＮ−＝「０」である場合には、定常状態（ＤＡＴＡＩＮ信号に遷移がない）において、インバータ２０１ａは、抵抗器２０４ａ、終端装置２０５を通し、次に、抵抗器２０４ｂを通して、インバータ２０１ｂに電流Ｉ１を駆動する。ネットワーク２０２ａおよび２０２ｂのそれぞれにおける上半分の電流Ｉ２は、定常状態においてゼロであり、電流Ｉ０＝Ｉ１である。インバータ２０１ａおよび２０１ｂが、内部抵抗器Ｒｉを有すると仮定される場合には、ＬＩＮＥ＋とＬＩＮＥ−との間に生じる電圧は、
Ｖｎ＝Ｖｄｄ＊Ｒ０／２＊１／（Ｒ０／２＋２＊（Ｒ１＋Ｒｉ））である。
ＤＡＴＡＩＮ＋＝「０」およびＤＡＴＡＩＮ−＝「１」である場合には、定常状態（遷移がない）において、ＬＩＮＥ＋とＬＩＮＥ−との間の電圧は、−Ｖｎである。
【００５４】
正のデータ遷移の直後、電流Ｉ２は、電流がネットワーク２０２ａおよび２０２ｂの上半分に流れるので、もはや０ではない。「スパイク」の最初の急速な上昇中に、ＬＩＮＥ＋とＬＩＮＥ−との間に生じる電圧は、
Ｖｅ＝Ｖｄｄ＊Ｒ０／２＊１／（Ｒ０／２＋２Ｒｉ＋２（Ｒ＊Ｒ１／（Ｒ＋Ｒ１））） 
である。
この等化フィルタの「利得」は、
Ｇ＝（Ｖｅ−Ｖｎ）／Ｖｎまたは
Ｇ＝２＊Ｒ１２／（（Ｒ０／２＋２＊Ｒｉ）＊（（Ｒ＋Ｒ１）＋２＊Ｒ＊Ｒ１） 
である。
利得は、抵抗Ｒ１／Ｒの比率を変更することによって、調整してもよい。所与の望ましい利得について、例えば、Ｒは、
Ｒ＝（２＊Ｒ１２−Ｒ１＊Ｇ＊（Ｒ０／２＋２Ｒｉ））／（Ｒ０／２＋２（Ｒｉ＋Ｒ１）） 
から求めることができる。
全ての他の点において、送信機２００は、送信機１０とほぼ同様に動作する。フィルタの利得および周波数応答などの送信機の特性は、デジタル技術を用いて、容易に修正または調整することができる。例えば、ネットワーク２０２ａ、２０２ｂは、図１１に示し、かつ上記したフィルタ１１６ａ〜１１６ｎで用いた技術と類似の方法で調整可能なように構成することができる。図１２に記載の実施形態は、単一のドライバと、直列利得に対する、高周波利得の調整可能な比率を備えた高域通過ネットワークと、を備えた送信機を実現する多くの方法の単なる一例である。他の実施形態は、電流モードまたは電圧モードドライバおよび差動またはシングルエンドシグナリングを用いてもよい。一実施形態において、送信機２００の１つまたは複数は、モノリシック半導体チップに組み込むことができる。
【００５５】
送信機のトランジスタは、ＭＯＳトランジスタとして図示および説明されているが、あるいは、バイポーラ技術または信号によって制御される電流フローを実現可能な他の技術を用いて、実現してもよい。送信機は、２進シグナリングシステムの文脈で説明したが、しかしマルチレベルシグナリングなどの他シグナリングモードが考えられる。マルチレベルシグナリングでは、各データ期間中に適用される信号パラメータの離散値は、Ｎの離散値から選択されるが、ここでＮは、２より大きい。したがって、信号パラメータの離散値は、２進デジタル入力信号における２以上のビットの結合値を示してもよく、またはマルチレベルデジタル入力信号における単一のマルチレベルデジタル値を示してもよい。デジタル入力信号のフォーマットは、デジタルビットの２つのストリームを並列に含むデジタル信号の文脈において、図３および図１２に関連して説明したが、しかし実際には、デジタル入力信号は、直列の形式で、または並列の任意の数のビットとして供給してもよい。また、デジタル入力信号自体は、それが送信機に供給される前に、前処理または符号化してもよい。例えば、情報担持信号を、より多数のビットまたはマルチレベルデジタル値を組み込んだデジタル信号にさらに符号化して、前処理された信号を供給してもよく、その前処理された信号は、デジタル入力信号として、本明細書で論じるような送信イコライザに供給してもよい。
【００５６】
本明細書では、特定の実施形態に関連して本出願を説明したが、これらの実施形態が、本出願の原理および適用例の単なる例示であることを理解されたい。したがって、例示的な実施形態に対して多数の修正をなし得ること、および添付の特許請求の範囲によって規定されるような本発明の趣旨および範囲から逸脱せずに、他の構成を考案可能であることを理解されたい。
【図１Ａ−１Ｂ】
2010516104.tif 000004
【図１Ｃ】
2010516104.tif 000005
【図１Ｄ】
2010516104.tif 000006
【図１Ｅ】
2010516104.tif 000007
【図２】
2010516104.tif 000008
【図３】
2010516104.tif 000009
【図３Ａ】
2010516104.tif 000010
【図４】
2010516104.tif 000011
【図５】
2010516104.tif 000012
【図６】
2010516104.tif 000013
【図７Ａ】
2010516104.tif 000014
【図７Ｂ】
2010516104.tif 000015
【図７Ｃ】
2010516104.tif 000016
【図７Ｄ】
2010516104.tif 000017
【図７Ｅ】
2010516104.tif 000018
【図８Ａ】
2010516104.tif 000019
【図８Ｂ】
2010516104.tif 000020
【図８Ｃ】
2010516104.tif 000021
【図８Ｄ】
2010516104.tif 000022
【図８Ｅ】
2010516104.tif 000023
【図９Ａ】
2010516104.tif 000024
【図９Ｂ】
2010516104.tif 000025
【図９Ｃ】
2010516104.tif 000026
【図９Ｄ】
2010516104.tif 000027
【図９Ｅ】
2010516104.tif 000028
【図１０】
2010516104.tif 000029
【図１１】
2010516104.tif 000030
【図１２】
2010516104.tif 000031
【手続補正書】
【提出日】平成21年8月24日(2009.8.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタル入力信号を表す第１の信号を生成する第１のドライバと、
前記デジタル入力信号の高域通過フィルタリングされたバージョンを表す第２の信号を生成する、少なくとも１つの高域通過フィルタを有する第２のドライバであって、前記第２の信号が、前記デジタル入力信号のそれぞれの遷移に対応するスパイクを含み、前記第２の信号における各スパイクが、ゼロ信号レベルからの急速な上昇または下降と、その後の、前記ゼロ信号レベルへの漸進的減衰を含み、前記第１および第２の信号が、結合されて出力信号を生成する第２のドライバと、
を含む送信機。
【請求項２】
前記第１のドライバおよび前記第２のドライバが、同じ電源電圧に関連付けられる、請求項１に記載の送信機。
【請求項３】
前記第１の信号の振幅に対する、前記出力信号の振幅の比率が、前記電源電圧から独立している、請求項２に記載の送信機。
【請求項４】
前記第２の信号が、前記デジタル入力信号のそれぞれの遷移に対応するスパイクを含む、請求項１に記載の送信機。
【請求項５】
前記第２の信号における各スパイクが、前記それぞれの遷移と同じ向きを有する、請求項１に記載の送信機。
【請求項６】
前記漸進的減衰が、指数関数的減衰パターンに少なくとも近似的に従う、請求項５に記載の送信機。
【請求項７】
前記第２のドライバがパルスモードドライバである、請求項１に記載の送信機。
【請求項８】
前記少なくとも１つの高域通過フィルタが、調整可能な周波数カットオフおよび調整可能な利得の少なくとも１つを有する、請求項１に記載の送信機。
【請求項９】
前記少なくとも１つの高域通過フィルタが、周波数カットオフを、前記入力信号のビットトグル周波数にほぼ等しく設定する、請求項１に記載の送信機。
【請求項１０】
前記少なくとも１つの高域通過フィルタが、抵抗器−キャパシタネットワークを含む連続時間高域通過フィルタを含む、請求項１に記載の送信機。
【請求項１１】
請求項１に記載の１つまたは複数の送信機を含むモノリシック半導体チップ。
【請求項１２】
前記送信機が、周波数減衰を有するチャネルに結合されることになり、前記第２のドライバが、前記周波数減衰を相殺するフィルタ伝達関数を提供するようにデジタル入力セットを介して構成可能な高域通過フィルタセットを含む、請求項１に記載の送信機。
【請求項１３】
請求項１２に記載の送信機と、前記チャネルを通して前記送信機に結合される受信機とを含むシステムであって、前記受信機が、係数セットを前記送信機に送信するように構成され、前記係数が、前記高域通過フィルタセットを構成するために前記送信機によって用いられるシステム。
【請求項１４】
デジタル入力信号を表す第１の信号を生成するドライバと、
高周波利得およびＤＣ利得を有する受動高域通過ネットワークであって、前記受動高域通過ネットワークが、前記デジタル入力信号を受信するように、かつ前記デジタル入力信号における各遷移に対応するスパイクを有する第２の信号を生成するように構成され、前記送信機が、前記第１および前記第２の信号を結合して出力信号を形成するように構成された受動高域通過ネットワークと、
を含む送信機。
【請求項１５】
前記受動高域通過ネットワークが、調整可能なカットオフ周波数と、前記ＤＣ利得に対する前記高周波利得の調整可能な比率との少なくとも１つを有する、請求項１４に記載の送信機。
【請求項１６】
前記受動高域通過ネットワークの周波数カットオフが、前記入力信号のビットトグル周波数にほぼ等しくなるように設定される、請求項１４に記載の送信機。
【請求項１７】
前記受動高域通過ネットワークが、抵抗器−キャパシタネットワークを含む連続時間高域通過フィルタである、請求項１４に記載の送信機。
【請求項１８】
前記送信機が、周波数減衰を有するチャネルに結合されることになり、前記受動高域通過ネットワークが、前記周波数減衰を相殺するフィルタ伝達関数を提供するように構成可能な高域通過フィルタセットを含む、請求項１４に記載の送信機。
【請求項１９】
請求項１４に記載の１つまたは複数の送信機を含むモノリシック半導体チップ。
【請求項２０】
デジタル入力信号を表す第１の信号を生成するステップと、
前記デジタル入力信号の高域通過フィルタリングされたバージョンを表す第２の信号を生成するステップであって、前記第２の信号が、前記デジタル入力信号のそれぞれの遷移に対応するスパイクを含み、前記第２の信号における各スパイクが、ゼロ信号レベルからの急速な上昇または下降と、その後の、前記ゼロ信号レベルへの漸進的減衰を含むステップと、
前記第１および第２の信号を結合して出力信号を生成するステップと、
前記出力信号を、信号経路に沿って受信機に送信するステップと、
を含む方法。
【請求項２１】
前記漸進的減衰が、指数関数的減衰パターンに少なくとも近似的に従う、請求項２０に記載の方法。
【請求項２２】
前記信号経路が周波数減衰を有し、前記方法が、前記周波数減衰を相殺するフィルタ伝達関数を提供するように高域通過フィルタセットを構成するステップをさらに含む、請求項２０に記載の方法。
【請求項２３】
複数の連続的な時間期間のそれぞれの期間に対応する複数の離散値を有するデジタル入力信号を受信するステップと、
一連のデータ期間のそれぞれの期間用の複数の離散値の１つを有する第１の関数であって、前記複数の離散値のそれぞれの値が、前記複数のデジタル値のそれぞれの値を表す第１の関数と、
前記第１の関数の高域通過フィルタリングされたバージョンに対応する第２の関数であって、前記第２の関数が、前記第１の関数における各遷移に対応するパルスを含み、各パルスが、前記第２の関数の定常値からの急激な変化であって、指数関数的減衰パターンに少なくとも近似的に従う、前記定常値への漸進的減衰が後に続く急激な変化を含む第２の関数と、
の組み合わせとして実質的に変化する信号パラメータを有する出力信号を送信するステップと、
を含むデータ送信方法。
【請求項２４】
デジタル入力信号を表す第１の信号を生成するための第１のドライバ手段と、
前記デジタル入力信号の高域通過フィルタリングされたバージョンにほぼ対応する第２の信号を生成するための第２のドライバ手段であって、前記第２の信号が、前記デジタル入力信号のそれぞれの遷移に対応するスパイクを含み、前記第２の信号における各スパイクが、ゼロ信号レベルからの急速な上昇または下降と、その後の、前記ゼロ信号レベルへの漸進的減衰を含む第２のドライバ手段と、
前記第１および第２の信号を結合して出力信号を生成するための手段と、
を含む送信機。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
図１１に示す一実施形態において、フィルタまたはフィルタネットワーク１６、１６ａおよび１６ｂのそれぞれには、調整可能な利得および／またはカットオフ周波数を有するフィルタ伝達関数Ｈ（フィルタ）を提供するように構成可能なフィルタ１１６ａ、１１６ｂ、．．．１１６ｎのセットを含んでもよい。フィルタ１１６ａ〜１１６ｎには、ＲＣネットワークが含まれるが、このＲＣネットワークには、図３に関連して上記したフィルタ１６ａの抵抗器−キャパシタネットワークに類似したフィルタ抵抗器１２０ａ〜１２０ｎおよびフィルタキャパシタ１２２ａ〜１２２ｎがそれぞれ含まれる。フィルタ１１６ａ〜１１６ｎは、互いに並列に結合されるが、それぞれイネーブル信号Ｅｎ［０］〜Ｅｎ［ｎ］の状態に基づいて、イネーブルされる。フィルタ１１６ａ〜１１６ｎには、イネーブル信号Ｅｎ［０］〜Ｅｎ［ｎ］を介してバッファ１１５ａ〜１１５ｎによってそれぞれ制御されるトライステートインバータ１１８ａ〜１１８ｎが含まれる。例えば、フィルタ１１６ａにおいて、信号Ｅｎ［０］が高値に設定された場合には、バッファ１１５ａは、フィルタ１１６ａを他のイネーブルされたフィルタに接続するトライステートインバータ１１８ａをイネーブルする。対照的に、イネーブル信号Ｅｎ［０］が低値に設定された場合には、バッファ１１５ａは、フィルタ１１６ａを他のフィルタから分離するトライステートインバータ１１８ａをディスエーブルする。
【国際調査報告】
2010516104.tif 000032
2010516104.tif 000033
2010516104.tif 000034
2010516104.tif 000035
2010516104.tif 000036