(57)【要約】スイッチングＤＣ−ＡＣ電力変換器は、自動ゼロ電圧スイッチング（ＺＶＳ）モードコントローラを含んでいる。該自動ゼロ電圧スイッチングモードコントローラは、該電力変換器の静止した状態から所定の負荷レベルまでの範囲の該電力変換器によって供給されている負荷電流の範囲に従って、ＺＶＳのむだ時間を調整し得る。該可変のＺＶＳむだ時間は、静止した状態により近ければより長くなり、負荷電流が増大するにつれて、次第により短くなり得る。負荷電流の所定の範囲の外において、該可変のＺＶＳむだ時間は、ディセーブルにされるか、または最小化され得る。
2010504730.tif 000002
【特許請求の範囲】
【請求項１】
自動ゼロ電圧スイッチングモードコントローラであって、
第１の時間間隔において動作可能な第１のタイマと、
第２の時間間隔において動作可能な第２のタイマと、
該第１の時間間隔および該第２の時間間隔のうちの１つに従い、ゼロ電圧スイッチングによってスイッチモード電力変換器のスイッチングステージを選択的に駆動するように構成されたスイッチング制御信号出力回路と、
該第２のタイマと連結されたコントローラであって、該コントローラは、負荷への交流フローの所定の範囲を示す測定されるパラメータに基づいて、ゼロ電圧スイッチングのむだ時間を調整するために、該第２のタイマの第２の時間間隔を自動的に調整するように構成される、コントローラと
を備える、自動ゼロ電圧スイッチングモードコントローラ。
【請求項２】
前記負荷への所定の量より大きい電流フローを示す前記測定される信号に応答して、前記第２のタイマをディセーブルにするように構成されたカウンタをさらに備える、請求項１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項３】
前記コントローラは、前記負荷への所定の量より大きい電流フローを示す前記測定される信号に基づいて、前記第１の時間間隔より短いように前記第２のタイマの第２の時間間隔を調整するようにさらに構成される、請求項１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項４】
前記第１のタイマの第１の時間間隔は、最小のスイッチむだ時間をいつも維持するように設定された一定の時間間隔である、請求項１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項５】
前記第１のタイマは、前記スイッチングステージの温度変化に対して補償するように前記一定の時間間隔を自動的に調整するように構成される、請求項４に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項６】
前記コントローラは、前記負荷への電流フローの増加を示す前記測定されるパラメータに応答して、前記第２の時間間隔を減少させるように構成される、請求項１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項７】
前記コントローラは、前記負荷への電流フローの減少を示す前記測定されるパラメータに応答して、前記第２の時間間隔を増大させるように構成される、請求項６に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項８】
前記自動ゼロ電圧スイッチングモードコントローラは、前記第１のタイマと、前記第２のタイマと、前記スイッチング制御信号出力回路とを含む集積回路を備える、請求項１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項９】
自動ゼロ電圧スイッチングモードコントローラであって、
パルス幅変調信号を受信するように構成された入力処理回路と、
可変の期間を有する、ゼロ電圧スイッチングのむだ時間を該パルス幅変調信号に選択的に与えるように構成されたタイマ回路と、
電力変換器の負荷電流を示す測定されるパラメータを受信するように構成されたコントローラであって、該コントローラは、該タイマ回路と連結され、静止した状態にある該負荷電流に応答して、該可変の期間を最大の期間まで動的に調整するようにさらに構成され、該コントローラは、増大した負荷電流に従って、該可変の期間を次第に低減するようにさらに構成される、コントローラと
を備える、自動ゼロ電圧スイッチングモードコントローラ。
【請求項１０】
前記電力変換器は、ハーフブリッジで、Ｄ級の、ＤＣ−ＡＣ電力変換器である、請求項９に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１１】
前記電力変換器は、フルブリッジで、Ｄ級の、ＤＣ−ＡＣ電力変換器である、請求項９に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１２】
前記入力処理回路は、所定の大きさを超える前記負荷電流に応答して、前記動的に調整可能な可変の期間をディセーブルにするように構成される、請求項９に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１３】
前記コントローラは、前記負荷電流を示す前記測定されるパラメータを捕捉し、かつ保持するように構成されたピーク捕捉−保持検出器を備える、請求項９に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１４】
前記入力処理回路は、前記パルス幅変調信号をカウントするように構成されたカウンタを備え、前記ピーク捕捉−保持検出器は、ピーク負荷電流の電流を示す電荷を蓄積するように構成されたタイマキャパシタを備え、該ピーク捕捉−保持検出器は、該カウンタが所定のカウントに達する場合に、該タイマキャパシタを放電するように構成される、請求項１３に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１５】
前記タイマ回路は、第１のタイマと第２のタイマとを備え、該第１のタイマが、最小のゼロ電圧スイッチングのむだ時間を表す一定の期間を提供するように構成され、該第２のタイマが、前記可変の期間を提供するように構成され、該可変の期間および一定の期間のうちの１つは、該ゼロ電圧スイッチングのむだ時間である、請求項９に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１６】
自動ゼロ電圧スイッチングを制御する方法であって、該方法は、
パルス幅変調信号を受信することと、
電力変換器の負荷電流を示す測定されるパラメータを感知することと、
該負荷電流の大きさに従って、可変のゼロ電圧スイッチングのむだ時間を調整することと、
該可変のゼロ電圧スイッチングのむだ時間を該パルス幅変調信号に挿入することと
を包含する、方法。
【請求項１７】
前記可変のゼロ電圧スイッチングのむだ時間を挿入することは、前記負荷電流が、前記電力変換器の静止した動作状態を含む所定の範囲内にある場合に、該可変のゼロ電圧スイッチングのむだ時間を挿入することを包含する、請求項１６に記載の方法。
【請求項１８】
前記可変のゼロ電圧スイッチングのむだ時間を調整することは、前記負荷電流が前記電力変換器の静止した状態を示す場合に、該可変のゼロ電圧スイッチングのむだ時間を最大の期間まで増大させることと、該負荷電流が増大している負荷電流を示す場合に、該可変のゼロ電圧スイッチングのむだ時間を減少させることとを包含する、請求項１６に記載の方法。
【請求項１９】
前記可変のゼロ電圧スイッチングのむだ時間を調整することは、前記負荷電流が所定の大きさを超える場合に、該可変のゼロ電圧スイッチングのむだ時間をディセーブルにすることを包含する、請求項１６に記載の方法。
【請求項２０】
前記可変のゼロ電圧スイッチングのむだ時間を調整することは、前記負荷電流が所定の大きさを超える場合に、該可変のゼロ電圧スイッチングのむだ時間を最小のゼロ電圧スイッチングのむだ時間と置換することを包含する、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（優先権の主張）
本出願は、２００７年５月７日に出願された米国仮出願第６０／９２８，０５１号からの優先権の利益を主張するものである。上記出願は、参考として援用される。
【０００２】
（技術分野）
本発明は、電力変換用途に用いられる電力変換器におけるゼロ電圧スイッチングに関する。
【背景技術】
【０００３】
（関連技術）
Ｄ級電力変換器は、スイッチモード音声増幅器に用いられ得る。Ｄ級信号増幅器は、レガシー増幅器より利点があるために、近年オーディオ用途において普及してきた。比較的低い効率の増幅器は、Ａ級、Ｂ級、ＡＢ級、およびＨ級を含んでいる。
【０００４】
Ａ級増幅器は、入力信号全体を複製し、かつ増幅するので、非常に線形である。その結果、Ａ級増幅器は一般に効率が悪い。最も効率のよい理論的なＡ級増幅器でさえ、約５０％の効率で動作し得るにすぎない。一般に、Ａ級増幅器による電力出力能力のすべてのワットに対して、別のワットは熱として浪費される。Ａ級増幅器における実際の効率は１０％より低い。
【０００５】
区分的な線形の方法によるＢ級増幅器は、入力信号の半分だけを複製し、かつ増幅する。２つの増幅素子のうちの１つは、他の半分のサイクルの間に交互にオフに切り換えられる。最も効率のよい理論的なＢ級増幅器は、７８．５％の効率で動作し得る。音楽による実際の効率は３０％より低い。ＡＢ級増幅器は、Ｂ級増幅器のより高い効率とＡ級増幅器の線形性との間で直接的なトレードオフを平衡させる。
【０００６】
Ｈ級増幅器は、Ａ級またはＡＢ増幅器に類似しているが、出力ステージの効率を高めるために、供給電力の間を切り換える電源を有する。これらの設計の欠点は、複雑性、および電源スイッチングの過渡現象が、出力信号から完全に除去されるわけではないことのリスクである。音楽による効率は、５０％にほぼ等しくあり得る。
【０００７】
Ｄ級増幅器は、概してスイッチング増幅器として説明される。なぜならば、電力スイッチングデバイスのすべてが、完全にオンか、または完全にオフのいずれかにあるからである。Ｄ級増幅器は、パルス幅変調（ＰＷＭ）または別の変調形態を用い得る。Ｄ級増幅器への入力信号がパルス列に変換されるので、電力は、線形的に信号を増幅するその他の級の増幅器ほど浪費されない。相対的により高い効率に加えて、相対的により低い熱損失は、相対的により小さなヒートシンクの使用を結果としてもたらし得る。Ｄ級増幅器の理論的な効率は１００％である。Ｄ級増幅器の実際の効率は、９５％にほぼ等しくあり得る。
【０００８】
スイッチモード音声増幅器、および他のＤＣ−ＡＣ電力変換用途に用いられるＤ級ハーフブリッジ電力変換器は、ゼロ電圧スイッチング（ｚｅｒｏ  ｖｏｌｔａｇｅ  ｓｗｉｔｃｈｉｎｇ；ＺＶＳ）動作モードで動作することによって、比較的高い効率と比較的小さな電磁干渉（ＥＭＩ）とを達成し得る。動作の間のＺＶＳモードによって、電力変換器のスイッチングステージにおけるスイッチデバイスは、オンになるときの損失（ｔｕｒｎ  ｏｎ  ｌｏｓｓ）を最小化するために、それらのメイン端子電圧のゼロ交差点において作動させられる。スイッチデバイスによってオフおよびオンにするために所定の長さの時間が必要とされる。これらの遷移の間の部分的な重複は、むだ時間（ｄｅａｄ−ｔｉｍｅ）と称され得る。最小限の量のむだ時間は、両方のスイッチデバイスが同時に閉じられることを回避するために必要である。両方のスイッチデバイスが同時に閉じられる場合には、潜在的に破壊的なシュートスルー（ｓｈｏｏｔ−ｔｈｒｏｕｇｈ）電流が、供給部のレール（ｒａｉｌ）からレールへと直接伝わる結果をもたらし得る。過度に多くのむだ時間が、出力信号におけるひずみを結果としてもたらし得る。
【発明の概要】
【課題を解決するための手段】
【０００９】
（概要）
音声増幅器などのＤＣ−ＡＣ電力変換器または増幅器は、パルス幅変調信号を作り出すパルス幅変調器と、自動的にＺＶＳむだ時間を調整する自動ゼロ電圧スイッチングモードコントローラと、増幅器出力信号を生成する出力スイッチングステージと、出力信号をフィルタリングする出力フィルタとを含み得る。該変換器は入力信号を受信し、増幅された出力信号を負荷に供給し得る。電力変換器は、フルブリッジ変換器またはハーフブリッジ変換器であり得る。
【００１０】
電力変換器は、少なくとも部分的に集積回路として構築され得る。該変換器は、静止した信号状態において長いＺＶＳむだ時間をパルス幅変調信号に挿入するために、動的に可変のＺＶＳむだ時間によって動作し得る。挿入されるＺＶＳむだ時間は、静止した信号状態より大きい信号状態が発生するときに、自動的に次第により短くなり得る。自動ゼロ電圧スイッチングモードコントローラは、変換器の負荷電流を示す測定されたパラメータ信号に基づき、ＺＶＳむだ時間を動的に調整し得る。一実施例において、負荷電流が所定の範囲を超える場合に、可変のＺＶＳむだ時間は、自動ゼロ電圧スイッチングモードコントローラによってディセーブルにされ得る。別の実施例では、可変のＺＶＳむだ時間は、温度補償タイマによる固定のＺＶＳむだ時間によって無効にされるまで、負荷電流が増加するときに最小化され続け得る。
【００１１】
ＺＶＳむだ時間の自動的な制御の結果として、静止した状態の間、効率は最大化する。従って、１つのチャネルあたり最高１２５ワットまたは１５０ワットで動作可能なＩＣ上に形成された２つのチャネルのスイッチングステージを有する増幅器などの大型の増幅器において、出力スイッチングステージによって生成される熱は、静止した状態の間最小化される。そのようなものとして、出力ステージの個々のスイッチは、集積回路（ＩＣ）上で、比較的小さいかまたは無視できるヒートシンクの比較的近くに配置され得る。さらに、負荷電流が所定の範囲の外にある動作状態において、ＺＶＳむだ時間がディセーブルにされるか、または最小化されるので、増幅器の動作の線形性が最適化される。
【００１２】
本発明のその他のシステム、方法、特徴および利点は、以下の図および詳細な説明を考察する当業者に対して明らかであるか、または明らかになるであろう。すべてのそのような追加のシステム、方法、特徴および利点は、本願の説明の内に含まれ、本発明の範囲内にあり、そして添付の特許請求の範囲によって保護されることが意図されている。
【図面の簡単な説明】
【００１３】
本発明は、以下の図面および説明を参照することによって、よりよく理解され得る。図における構成要素は必ずしも縮尺通りではなく、代わりに、本発明の原理を例示することに重点が置かれている。さらに、図において、同様な参照番号は、異なる図にわたって対応する部分を明示する。
【図１】図１は、音声システムの一実施例のブロック図である。
【図２】図２は、図１の増幅器の一実施例のブロック図である。
【図３】図３は、図２の自動ゼロ電圧スイッチングモードコントローラの一実施例の回路概略図である。
【図４】図４は、図２の自動ゼロ電圧スイッチングモードコントローラの別の実施例の回路概略図である。
【図５】図５は、図１〜図４のゼロ電圧スイッチングモードコントローラの動作を例示する処理の流れ図である。
【図６】図６は、図５の処理の流れ図の第２の部分である。
【発明を実施するための形態】
【００１４】
（好適な実施形態の詳細な説明）
図１は、音声システム１００の一実施例のブロック図であり、該音声システム１００は、音声供給源１０２と、音声増幅器１０４と、負荷１０６とを含んでいる。音声供給源１０２は、入力音声信号を音声増幅器１０４に提供し得る。音声増幅器１０４は、ＤＣ−ＡＣ電力変換器として動作し得、ＤＣ供給電圧を用いて入力音声信号を増幅する。他の実施例において、音声供給源１０２は、増幅される入力信号を提供する任意の他の供給源であり得、音声増幅器１０４は、電力増幅器か、または入力信号を増幅することが可能なＤＣ−ＡＣ電力変換器の任意の他の形態であり得る。音声増幅器１０４は、負荷１０６に提供される増幅された変調出力信号を作り出し得る。負荷１０６は、１つ以上のスピーカか、または増幅された出力信号を受信することが可能な任意の他のデバイスであり得る。
【００１５】
図２は、音声増幅器１０４および負荷１０６の一実施例のブロック図である。音声増幅器１０４は、パルス幅変調（ＰＷＭ）用変調器２０２と、自動ゼロ電圧スイッチング（ＺＶＳ）モードコントローラ２０４と、出力スイッチングステージ２０６と、出力フィルタ２０８とを含む。ＰＷＭ変調器２０２は、変化する連続的な入力信号に基づいてスイッチング制御信号を作り出すことが可能な任意の回路またはデバイスであり得る。一実施例において、ＰＷＭ変調器２０２は、パルス幅変調（ＰＷＭ）によって入力信号を三角波形の上にデジタル方式で変調して、スイッチング制御信号を形成し得る。スイッチング制御信号は、自動ＺＶＳモードコントローラ２０４に提供され得る。
【００１６】
自動ＺＶＳモードコントローラ２０４は、論理を実行することが可能な任意のデバイスまたは回路であり得る。一実施例において、自動ＺＶＳモードコントローラ２０４は、ディスクリート部品の論理回路および／または集積回路（ＩＣ）内に実装された論理回路であり、記述される機能性を実行するように構成され得る。別の実施例において、自動ＺＶＳモードコントローラ２０４は、記述される機能性を実行するための、メモリ内に格納された命令を実行するプロセッサであり得、そこで、該メモリは、記述される機能性を提供するコンピュータのコードおよび／またはデータという形態の命令を格納することが可能なストレージデバイスの任意の形態であり得る。別の実施例において、自動ＺＶＳモードコントローラ２０４は、論理回路とメモリを有するプロセッサとの両方を含み得る。自動ＺＶＳモードコントローラ２０４は、出力スイッチングステージ２０６に含まれる出力ステージスイッチのゼロ電圧スイッチングのむだ時間を制御することによって、自動ゼロ電圧スイッチング（ＺＶＳ）を提供するようにスイッチング制御信号のタイミングを選択的に調整し得る。
【００１７】
出力スイッチングステージ２０６は、ゲートドライバ２１０とスイッチブロック２１２とを含み得る。ゲートドライバ２１０は、スイッチブロック２１２に含まれる出力ステージスイッチを制御し得、該制御は、ＰＷＭ変調器２０２によって提供されるスイッチング制御信号に基づき、自動ＺＶＳモードコントローラ２０４によって選択的かつ自動的に調整されるように行われる。出力ステージスイッチのターンオンレート（ｔｕｒｎ−ｏｎ  ｒａｔｅ）は、ターンオンイベントのｄＶ／ｄｔとｄＩ／ｄｔとの両方を調節するスイッチ駆動方法を用いて、ゲートドライバ２１０によって制御され得る。ターンオフ（ｔｕｒｎ−ｏｆｆ）はまた最大限に高速であり得る。一実施例において、音声増幅器１０４は、電力用集積回路（ＩＣ）内に実装され得る。この実施例の電力用ＩＣは、ディスクリートの設計より、ターンオフレートに関係する固有の利点を有している。なぜならば、ターンオフレートを制限する、スイッチの共通リードインダクタンス（ＭＯＳＦＥＴソースのインダクタンス）が主として存在しないからである。ソースのリードインダクタンスの低減はまた、ターンオンレートのｄＶ／ｄｔ（ｄＶｄｓ／ｄｔ）電圧フィードバック制御の安定性を最大化し得る。
【００１８】
スイッチブロック２１２に含まれる出力ステージスイッチは、交流出力信号を生成するためにスイッチング制御信号によって制御され得る。一実施例において、出力ステージスイッチは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり得る。他の実施例において、任意の他の種類のトランジスタまたは他のスイッチングデバイスが、出力ステージスイッチとして用いられ得る。交流出力信号は、供給電圧の正のレール（＋Ｖｃｃ）と負の供給レール（−Ｖｃｃ）とから生成され得、増大した大きさで音声入力信号を複製する。
【００１９】
出力フィルタ２０８は、パルス幅変調スペクトルを出力信号から最小化するために復調フィルタを含み得、その結果として、出力信号のＡＣ出力電圧（Ｖｏｕｔ）の波形は、明らかなリプル電圧から実質的に自由である。出力フィルタ２０８は、任意の種類のインダクタ−キャパシタ（ＬＣ）ローパスフィルタを形成するキャパシタとインダクタとを含み得る。
【００２０】
動作の間、ＰＷＭ変調器２０２は、音声供給源１０２（図１）からの入力音声信号を三角波形と比較することによってパルス幅変調（ＰＷＭ）信号を生成し得る。自動ＺＶＳモードコントローラ２０４は、負荷１０６への出力信号の交流フローの所定の範囲を示す測定されたパラメータに基づいて、自動ＺＶＳ制御を選択的に実行するように動作し得る。ＰＷＭ信号と測定されたパラメータとに基づいて、自動ＺＶＳモードコントローラ２０４は、時間的調節をスイッチング制御信号上に選択的に与えることにより、ゲートドライバ２１０の動的に変調されたゼロ電圧スイッチング制御を提供する。ゲートドライバ２１０は、スイッチブロック２１２を制御し得る。出力フィルタ２０８は、スイッチブロック２１２に含まれる出力ステージスイッチによって生成されたスイッチング周波数を出力信号から除去し得る。
【００２１】
スイッチングの低損失モードをもたらすために、自動ＺＶＳモードコントローラ２０４は、スイッチメイク前のブレイク（ｓｗｉｔｃｈ  ｂｒｅａｋ−ｂｅｆｏｒｅ−ｍａｋｅ）サイクルの間において、十分なＺＶＳむだ時間を選択的に与えることにより、次にオンされる出力ステージスイッチに対して、メイン端子電圧の完全な減衰を可能にする。出力ステージスイッチが、ゼロのメイン端子電圧によってアクティブにされる（損失がゼロ）場合に、出力ステージスイッチは、ＺＶＳモード動作において動作している。ＺＶＳモードは、効率を最大化するだけでなく、ＺＶＳモードは、電磁干渉（ＥＭＩ）雑音をも最小化し得る。
【００２２】
自動ＺＶＳモードコントローラ２０４によって選択的に実行され得るＺＶＳむだ時間間隔は、出力フィルタ２０８に含まれるインダクタから出力フィルタ２０８に含まれるスイッチングノードのキャパシタンスへの、エネルギーおよび関連する循環電流の転送を結果としてもたらす。一実施例において、出力フィルタ２０８に含まれるインダクタとキャパシタとは、低損失デバイスである。循環電流がより大きいほど、一方の供給電位から他方の供給電位にスイッチングノードを方向転換するために必要とされるむだ時間はより短くなる。スイッチングサイクルの間の損失が最小となるように、オフにされる出力ステージスイッチは、急速に、かつ完全にオフになるように構成される。オフにされる出力ステージスイッチが、より長くオンであり続けるほど、スイッチング損失はより増大し、次にオンされる出力ステージスイッチ上にゼロボルトへの遷移をもたらす時間が長くなる。
【００２３】
自動ＺＶＳモードコントローラ２０４は、動作の効率を最大化するために自動的にＺＶＳむだ時間を変更し得る。自動ＺＶＳモードコントローラによるＺＶＳむだ時間の調整は、音声増幅器が静止した状態、すなわち無負荷状態の場合に、なお非線形性を回避する最大の量に向かってＺＶＳむだ時間を自動的に増大させることを伴い得る。本明細書中に用いられるときに、用語「静止した」または「無負荷」は、出力スイッチングステージ２０６から生成され、出力フィルタ２０８を介して負荷１０６に供給される負荷電流を引き起こさせる最小の信号が存在するように、音声入力信号が実質的に小さなＤＣ信号である状態を示している。さらに、ＺＶＳむだ時間の変調は、入力信号によって引き起こされる負荷電流が増大するときに、スイッチ損失を低減するためにＺＶＳむだ時間を低減することを伴い得る。従って、ＺＶＳむだ時間は、所定の範囲内に調整され得、その範囲は、負荷１０６への電流フローの対応する所定の範囲に基づいている。負荷電流の所定の範囲は、静止した状態（例えば、実質的に負荷１０６への電流フローと最大のリプル電流とがない）から負荷１０６への電流フローの所定の大きさまで延在し得る。電流フローの所定の大きさは、静止したリプル電流より実質的に大きい任意のレベルであり得る。ほとんどの場合において、この範囲の上端は、静止した状態のリプル電流のかなり上にある。
【００２４】
自動ＺＶＳモードコントローラ２０４は、入力信号によって引き起こされる負荷電流が出力フィルタ２０８のインダクタ電流に追加されるときに、自動的にＺＶＳむだ時間を低減し得る。なぜならば、負荷循環電流が増大するときに、ＺＶＳサイクルに転換するために使用可能な循環電流が低減され得るからである。入力信号によって引き起こされる負荷電流が、所定の負荷電流の範囲を超えて増大すると、転換電流はもはや存在し得ないか、または出力ステージスイッチに対する静止した状態に関して実質的に低減され得る。従って、そのような時に、次にオンするスイッチは、切り換えられる出力ノードに転換するために必要とされるエネルギーを次にオンするスイッチが放散した後、ノード電圧を、低減されたメイン端子電圧の電位を結果としてもたらす次の状態にする必要があり得る。
【００２５】
転換電流がもはや存在しないか、または実質的に低減される場合に、スイッチ損失の２つの主要な成分が存在する。第１の成分は、切り換えられた電圧にわたって積分される出力ステージスイッチ上に存在する電荷の積分であり、それは切り換えられた電圧にわたって積分される出力ステージスイッチのキャパシタンスの第２の電圧の積分である。キャパシタンスは、ＭＯＳＦＥＴなどの出力ステージスイッチに対してかなり非線形であり得る。
【００２６】
転換電流がもはや存在しない場合に、損失の第２の原因は支配的なものであり得、電流および温度とともに大いに増大し得る。オフにされている出力ステージスイッチは、回路のその枝路内に逆方向電流を有する。オフにされたＭＯＳＦＥＴなどの出力ステージスイッチを介してこの電流が逆方向に流れる場合に、本体部ダイオードおよび／または基板ダイオードは、順方向にバイアスされて、逆回復され得、次にオンされる出力ステージスイッチが、ノードに転換することを可能にする。この逆回復イベントは、次にオンされる出力ステージスイッチをわたる供給電圧全体によって持続される大きな電流を必要とし得る。いくつかの用途において、ＭＯＳＦＥＴなどの出力ステージスイッチの本体部ダイオードを、より良好に回復する種類のフリーホイーリングダイオードによって増やすことは可能であるが、回復においてこうむる損失は、最もよい回復ダイオードをもってしても重大である。
【００２７】
音声増幅器１０４が、信号によって引き起こされる負荷電流の所定の範囲の外にある負荷電流で動作している場合に、自動ＺＶＳモードコントローラ２０４は、ＺＶＳむだ時間を最適な短い値に最小化するか、またはＺＶＳモードの動作を単にディセーブルにし得る。負荷電流の所定の範囲の外において、音声増幅器１０４は、信号によって引き起こされる比較的大きい負荷電流で動作し、ＺＶＳモードにおいて有利に動作することが、もはや可能でないことがあり得る。従って、ＺＶＳモードの追加されたむだ時間は、もはや有用ではない。ＺＶＳむだ時間がより長いほど、より多くの電荷が、フリーホィーリングダイオードデバイスの構造にかかわらず、フリーホィーリングダイオードデバイスに蓄積され得る。フリーホィーリングダイオードがＭＯＳＦＥＴの本体部ダイオードである場合に、回復は困難であり、回復されるデバイスに対して潜在的に危険であり得る。破局的な故障を結果としてもたらし得る動的な電子なだれが、高い回復レートにおいて見られ得る。ＭＯＳＦＥＴ内の寄生バイポーラ接合トランジスタ（ＢＪＴ）が、イネーブルにされ得、その安全動作領域不足および十分な降伏電圧の欠乏が、ＭＯＳＦＥＴ内の微視的なホットスポット（ｈｏｔ−ｓｐｏｔ）によって引き起こされる故障の先に起こり得る。高温度は、蓄積電荷を増大することと、ＢＪＴにおけるターンオンのベース−エミッタ間のしきい値電圧を低減することと、および／またはホットスポット形成プロセスに対する熱マージンを低減することとによって問題をさらに悪化させ得る。
【００２８】
一般に、出力ステージスイッチが逆方向電流フローモードにおいてターンオンされる時間がより短いほど、任意の形態のフリーホィーリングダイオードにおいて蓄積され得る蓄積電荷はより少なくなる。（少数キャリアメカニズムが少なくともよく動いた）。例えば、ＭＯＳＦＥＴは、逆のメイン端子動作状態の間、メイン端子が標準バイアスされる（順方向電流の）場合とちょうど同じように、その制御された多数キャリヤチャネルにおいて伝導性である。そのようにイネーブルにされる場合に、それは、ＭＯＳＦＥＴとダイオードとが並列な２つのデバイスとして現われる。ＭＯＳＦＥＴの抵抗がより低いほど、より多くの電流が、ダイオードを介する流れから迂回させられる。いくつかの状況において、多数キャリヤチャネルを標準バイアスさせる結果は、単純な電流の迂回よりも大きくあり得、多数キャリアの電流フローがアクティブな場合に、しばしばＭＯＳＦＥＴ内の電荷のより望ましい物理的な分配をも結果としてもたらし得る。
【００２９】
集積回路（ＩＣ）としての出力スイッチングステージ２０６の実装はまた、埋め込みＮ型井戸および基板において流れるフリーホィーリング電流による問題を有し得る。本体部ダイオード機能は電荷を蓄積するだけでなく、該電荷は、ＩＣの機能と信頼性との両方を妨げ得るＩＣ構造内の所々に存在し得る。これらの追加の電荷蓄積サイトもまた、効率をさらに低下し得る。なぜならば、追加の電荷蓄積サイトが、各スイッチングサイクルの回復されるエネルギー損失の一部分であるからである。
【００３０】
さらに、負荷信号電流が一旦リプル電流を超えると、むだ時間は、Ｄ級出力ステージなどの出力スイッチングステージ２０６における開ループの非線形性の主要な原因であり得る。負荷信号電流が、静止した状態のリプル電流より小さいか、または実質的に等しくあり続ける限り、大きな誤差はない。
【００３１】
従って、自動ＺＶＳモードコントローラ２０４は、静止した状態の間、最大のＺＶＳむだ時間の範囲にわたってＺＶＳむだ時間を自動的に管理するように構成される。信号によって引き起こされる負荷電流が増大するときに、自動ＺＶＳモードコントローラ２０４は、相応じてＺＶＳむだ時間を減少させ得ることにより、逆方向の電流フローを最小化し、出力スイッチングステージ２０６内の線形性を維持する。さらに、ＺＶＳむだ時間がもはや有用でない場合に、自動ＺＶＳモードコントローラ２０４は、最適な小さい値に最小化されるか、または単にディセーブルにされ得る。従って、大きな信号の線形性は、出力音声電流が負荷電流の所定の範囲の外にある場合に、最適化されて、損失は、負荷電流の所定の範囲内において最小化される。さらに、信頼性は、シュートスルー電流を回避することによって改善される。
【００３２】
図３は、むだ時間コントローラとして動作する自動ＺＶＳモードコントローラ２０４の一実施例の回路概略図である。自動ＺＶＳモードコントローラ２０４は、入力処理回路３０２と、第１のタイマ回路３０４と、第２のタイマ回路３０６と、コントローラ３０８と、スイッチング制御信号出力回路３１０とを含んでいる。この実施例において、自動ＺＶＳモードコントローラ２０４と連結される出力スイッチングステージは、ハイサイドのスイッチステージとローサイドのスイッチステージとによってそれぞれ構成された、２つのハーフブリッジ出力ステージ（ＡおよびＢ）を含んでいるフルブリッジ出力スイッチングステージである。別の実施例において、出力スイッチングステージは、ハイサイドのスイッチステージとローサイドのスイッチステージとを含む単一のハーフブリッジ出力スイッチングステージ（Ａ）であり得、図３に含まれる他方のハーフブリッジ出力ステージ（Ｂ）と関連づけられる回路網が省略され得る。他の実施例において、自動ＺＶＳモードコントローラ２０４は、２つ以上の並列のインターリーブされたフルブリッジ出力スイッチングステージに対するむだ時間コントローラとして動作し得る。
【００３３】
２つのハーフブリッジ出力ステージ（ＡおよびＢ）は、スイッチング制御信号出力回路３１０から、それぞれのゲートドライバを介してそれぞれのハーフブリッジ出力ステージに提供される、２つの別個の変調ストリーム（ＰＷＭＡおよびＰＷＭＢ）によるインターリーブによって動作し得る。図３において、ＰＷＭＡは、第１のパルス幅変調信号であり得、ＰＷＭＢは、別個で、かつ独立な第２のパルス幅変調信号であり得、ＰＷＭＡおよびＰＷＭＢは、それぞれ第１の変調経路および第２の変調経路に沿って処理される。インターリーブ動作は、出力ステージスイッチを第１および第２のパルス幅変調信号においての共通の時刻の中央のまわりでスイッチングすることを伴う。インターリーブが用いられない別の実施例において、単一のタイマが、第１のタイマ３０４および第２のタイマ３０６の代わりに用いられ得る。この実施例において、２つのハーフブリッジ（ＡまたはＢ）のうちの１つが、ＰＷＭデータストリームによって動作し得、他方のハーフブリッジ（ＡまたはＢ）が、同じＰＷＭデータストリームか、または該ＰＷＭデータストリームの相補によって動作する。
【００３４】
図３において、入力処理回路３０２は、第１のＰＷＭ（ＰＷＭＡ）信号３１４と第２のＰＷＭ（ＰＷＭＢ）信号３１６とを、ＰＷＭ変調器２０２（図２）から受信し得る。さらに、入力処理回路３０２は、測定されたパラメータ信号３１８を１つ以上のセンサまたは検出器から受信し得る。測定されたパラメータ信号３１８は、１つ以上の信号であり得、１つ以上のそれぞれの測定されたパラメータを示す。１つ以上の測定されたパラメータは、音声増幅器１０４（図２）から負荷１０６（図２）への交流フローを示し得る。そのような測定されたパラメータは、増大した出力電流、および／または実質的な逆方向電流、および／または出力ステージ２０４（図２）における電荷を含み得る。
【００３５】
図３において、測定されたパラメータは、ローサイドの電流または電荷検出器３２０とハイサイドの電流または電荷検出器３２２とから提供される。ハイサイド電流／電荷検出器３２２とローサイド電流／電荷検出器３２０とによって検出され、提供される測定されたパラメータは、音声増幅器１０４の共有された電源から感知されるか、または出力ステージスイッチ内のＭＯＳＦＥＴにおける順方向電流から感知されるか、またはＭＯＳＦＥＴにおける逆方向のフリーホィーリング電流から感知されるか、または誘導的な出力フィールドの出力電流から感知されるか、またはそれらの任意の組み合わせから感知され得る。他の実施例において、測定されたパラメータは、負荷１０６に供給されている交流フローの大きさを示す音声増幅器１０４の任意の他の動作パラメータであり得る。サンプリングされた電流は、コントローラ３０８が比較器とともに動作する場合に、アナログの判定を行うために増幅されるか、または減衰され得る。他の実施例において、抵抗が、サンプリングされた電流を電圧に変換するために用いられ得、該電圧は、制御信号出力が基づき得る別の基準の可能な電圧と比較される。
【００３６】
一実施例において、電流をなめらかに迅速に感知することが望ましいけれども、電流を過剰な速度で感知することは、避けるべきものでもあり得る。例えば、ＭＯＳＦＥＴによる、１００ｎＳに近い感知スピードは避けられるべきである。なぜならば、ＭＯＳＦＥＴ本体部ダイオードの正常な逆回復電流が、自動ＺＶＳモードコントローラ２０４によって感知され、不適切に反応され得るからである。自動ＺＶＳモードコントローラ２０４内の回路またはロジックは、いわゆるシュートスルー電流を回避する意図を有して、最小のむだ時間値を調節するように用いられ得る。しかしなんらかの状況において、シュートスルー電流は、向かい合う出力ステージスイッチを係合させることが必要であり、逆方向電流が少なくともフリーホィーリングダイオードデバイスと本体部ダイオードとにおいてまだ流れている必要がある場合に、フリーホィーリングダイオードを回復するために必要であり得る。
【００３７】
一実施例において、出力ステージスイッチ内の順方向電流は、ＺＶＳむだ時間の自動的な変更だけでなく、ＺＶＳがいつディセーブルにされるべきであるかをも決定するためのベースとして用いられ得る。そして、順方向電流がハイサイドのスイッチにおいて大きい場合に、逆方向電流は、ローサイドのスイッチにおいて大きく、逆もまた同様である。従って、順方向電流は、逆方向電流から推測され得、逆もまた同様である。
【００３８】
従って、逆方向電流感知は、むだ時間を減少させる必要性を明らかにするために、自動ＺＶＳモードコントローラ２０４によって直接用いられ得る。例えば、出力スイッチングステージが、ハイサイドとローサイドとの両方を含んでいると、むだ時間は、感知されている出力スイッチングステージの半分において減少され得る。別の実施例において、積分器が、少数キャリア伝導モードを示す位置において電荷または電流を感知するために用いられる場合、そのような積分器は、測定されたパラメータを提供するためにセンサとして用いられ得る。信頼性の観点から、ＮＭＯＳ  ＩＣなどのＩＣのローサイドＦＥＴにおいて電荷蓄積を識別することは有用であり得る。すべての電流が範囲内に制限される限り、ローサイドで形成され得る寄生バイポーラ接合トランジスタ（ＢＪＴ）は、有用な電荷検出器でもあり得る。
【００３９】
任意の様々な他の測定技術もまた、電流または電荷を測定するために用いられ得る。電荷測定は、時間に関する電流の積分である。スイッチモード電力用ＩＣにおいて、ＩＣ構築において用いられるそれらの材料以外に追加の材料を必要としない測定技術が用いられ得る。他の測定技術は、電流または電荷を測定するために、強いホール係数を有する材料などの所望の特性を有する磁性材料または他の材料を必要とし得る。
【００４０】
１つの測定技術は、抵抗の電流分流器である。抵抗電流分流器は、ＭＯＳＦＥＴなどの出力ステージスイッチのソースリードにおいてか、または電力ステージへの電源リードにおいて抵抗を配置することによって形成され得る。抵抗電流分流器は、電源リードが測定される場合に、電源から負荷に向けられた順方向電流か、または出力フィルタ２０８のインダクタンスから返るフリーホィーリング電流のオームの法則を用いた直接的な感知を提供し得る。ＩＣに対する抵抗電流分流器の構造において使用される材料は、高度にドーピングされたシリコンか、あるいはＩＣの相互接続に用いられるアルミニウムまたは銅などの金属被覆であり得る。金属被覆による抵抗電流分流器の構造は、高電流の用途に対して比較的低い損失を提供し得る。抵抗電流分流器の測定技術に加えて、パワーＭＯＳＦＥＴは、感知ＦＥＴとして少数のＭＯＳＦＥＴセルを用いて、電流感知に対する機会を可能にする。この測定技術において、デバイス電流の小さいサンプリングは、メインの電流フローと共有され得る。電流フローのいずれの極性も用いられ得る。
【００４１】
別の測定技術において、電荷感知は、接合上に配置される電荷を用いて実装され得る。バイポーラトランジスタ（ＢＪＴ）は、電荷増幅デバイスとして用いられ得る。例えば、ベース−エミッタ接合が、ＭＯＳＦＥＴの本体部ダイオード内の電流フローに隣接して配置される場合に、本体部ダイオード上の順方向伝導の電荷が感知され、ＢＪＴへの入力として用いられ得る。
【００４２】
感知のメカニズムにかかわらず、出力スイッチングステージ２０６の静止した動作および小信号動作を含む低減された電流は、自動ＺＶＳモードコントローラ２０４が、ＺＶＳモード動作を検出し、かつ早計にディセーブルにする結果をもたらすべきではない。一実施例において、順方向電流の検出に対する境界は、負荷のピークの動作／制限電流の約２５％にあり得る。いくつかの実施例において、静止したリプル電流は、ピーク負荷電流の約１０％であり得る。これらの実施例において、順方向電流の検出に対する境界が２５％に設定された場合には、すべての比較的高い負荷電流の間にＺＶＳが存在しないけれども、リプル電流の許容範囲が、早計にＺＶＳをディセーブルにしない様々な設計を行う多くの電流がなお存在する。従って、静止したモードの間の循環電流は、所定の限界を超えないように設計され得る。
【００４３】
入力処理回路３０２は、カウンタ３２６と論理ゲート３２８とを含み、それらは、第１のゲートドライバ（図２のゲートドライバ２１０）と第２のゲートドライバ（図２のゲートドライバ２１０）とに対して共通である。さらに、入力処理回路３０２は、第１のゲートドライバとともに動作可能な第１のエッジ検出器３３０と第１の遅延回路３３２と、第２のゲートドライバとともに動作可能な第２のエッジ検出器３３４と第２の遅延回路３３６とを含んでいる。音声増幅器１０４が、ハーフブリッジだけを含む他の実施例において、第２のエッジ検出器３３４および第２の遅延回路３３６が省略され得る。
【００４４】
コントローラ３０８は、論理を実行することが可能な任意の回路またはデバイスであり得る。一実施例において、コントローラ３０８は、入力を受信し、出力を生成し、かつ関連した処理を実行するために、命令またはコードを実行することが可能なプロセッサまたは他のデバイスであり得る。この実施例のコントローラ３０８は、命令またはコードが格納され、かつプロセッサによってアクセスされるメモリを含み得る。さらに、該メモリは、コントローラ３０８の動作に関連したデータと任意の他の動作パラメータとを格納し得る。別の実施例において、コントローラ３０８は、記述される機能性を実行することが可能なディスクリート部品または集積回路のいずれかの回路であり得る。別の実施例において、コントローラ３０８はプロセッサと回路とを含み得る。
【００４５】
一般に、コントローラ３０８は、制御ループ内のフィードバック信号として測定されたパラメータ信号を受信し、それに応じて第２のタイマ３４２を調整し得る。コントローラ３０８によってサンプリングされた測定されたパラメータ信号は、コントローラ３０８が、例えば、比較器を用いてアナログの判定を行うことを可能にするために、増幅されるか、または減衰され得る。一実施例において、コントローラ３０８はまた、サンプリングされた電流を、別の基準電位と比較される電圧に変換するために用いられる抵抗を含み得る。
【００４６】
ハイサイドの電流／電荷検出器３２２とローサイドの電流／電荷検出器３２０とは、コントローラ３０８に対して、負荷電流によって引き起こされる信号を示す測定されたパラメータを提供し得る。さらに、測定パラメータは、論理ゲート３２８を介してカウンタ３２６に提供される。簡単化および差動の平衡のために、自動ＺＶＳモードコントローラ２０４は、すべての出力ステージスイッチのＺＶＳモードを同時にディセーブルにし得る。フルブリッジに対して、このことは、４つの出力ステージスイッチのすべてが、同時に同じモードを用いることを示している。他の実施例において、自動ＺＶＳモードコントローラ２０４は、ＺＶＳむだ時間を追加することによるＺＶＳモードと、その他のＺＶＳモードなしとを有する、いくつかの出力ステージのスイッチングシーケンスを操作し得る。
【００４７】
カウンタ３２６は、約６ミリ秒（ｍＳ）から約１８ｍＳの範囲で計数することが可能なカウンティングデバイスまたは回路の任意の形態であり得る。他の実施例において、他の範囲が可能であり、それらは、負荷電流の音声周波数上の急速なモードスイッチングを防止することに対しては十分長いけれども、全体の増幅器動作を損なうほどまでには長くない。図３において、カウンタ３２６は１０ｍＳデジタルタイマであり、クリア入力（Ｃｌｒ）と、終端カウント出力（ＴＣ）と、イネーブルバー入力（ＥＮ）と、クロック入力（Ｃ）とを含む。図３において、第１のタイマ回路３０４および第２のタイマ回路３０６のそれぞれは、それぞれのハーフブリッジによって用いられる。さらに、第１のタイマ回路３０４および第２のタイマ回路３０６のそれぞれは、第１の時間間隔において動作可能な第１のタイマ３４０と、第２の時間間隔において動作可能な第２のタイマ３４２とを含み得る。第１のタイマ３４０は、一定の時間間隔に基づいた固定されたワンショットタイマとして動作し得る。他方では、第２のタイマ３４２は、可変の時間間隔を有するＺＶＳワンショットタイマとして動作し得る。第１のタイマ３４０および第２のタイマ３４２のそれぞれは、タイミング信号をハイサイド出力ステージスイッチとローサイド出力ステージスイッチとの両方に提供するワンショットフリップフロップであり得る。音声増幅器がハーフブリッジだけを含んでいる他の実施例において、第２のタイマ回路３０６が省略され得る。
【００４８】
エッジ検出器３３０および３３４は、パルス信号の立ち上がりエッジか、または立ち下がりエッジを感知することが可能な任意の回路またはデバイスであり得る。図３において、エッジ検出器３３０および３３４は、ＸＯＲゲート３４４とＮＯＴゲート３４６とを含むロジックによってそれぞれ形成される。エッジ検出器３３０および３３４は、ＰＷＭＡ信号３１４およびＰＷＭＢ信号３１６の立ち上がりエッジと立ち下がりエッジとの両方に狭いスパイクを出力し得、第１のタイマ３０４および第２のタイマ３０６のそれぞれの出力をトリガする。第１の遅延回路３３２および第２の遅延回路３３６は、ＰＷＭＡ信号３１４およびＰＷＭＢ信号３１６の所定の信号の伝播遅延を提供する任意のロジックを含み得る。
【００４９】
図３において、信号の伝播遅延は、それぞれの第１のエッジ検出器３３０および第２のエッジ検出器３３４ならびにそれぞれのタイマ回路３０４および３０６の伝播遅延と実質的に等しいか、またはわずかに大きく設定される。図３において、遅延回路３３２および３３６は４つのインバータを含む。他の実施例において、任意の数のインバータまたは他の遅延メカニズムが、適切な伝播遅延を提供するために利用され得る。伝播遅延がエッジ検出器とタイマ経路との遅延を超える場合に、その結果は、むだ時間の全体の効果が出力ステージスイッチの遅延されたターンオンを可能にするよりも早く出力ステージスイッチのオンのフェーズがオフされることである。第１のタイマ３０４および第２のタイマ３０６ならびに遅延されたＰＷＭＡ信号３１４およびＰＷＭＢ信号３１６からの出力信号は、スイッチング制御信号出力回路３１０に提供され得る。
【００５０】
スイッチング制御信号出力回路３１０は、選択的にＺＶＳを含むゲートドライバ２１０（図２）にゲートドライブ信号を提供する回路またはロジックの任意の形態であり得る。図３において、スイッチング制御信号出力回路３１０は、第１のＺＶＳイネーブル３４８を第１の変調経路に含み、第２のＺＶＳイネーブル３５０を第２の変調経路に含んでいる。さらに、スイッチング制御信号出力回路３１０は、第１の変調経路の第１のハイサイドのロジック３５４および第１のローサイドのロジック３５６、ならびに第２の変調経路の第２のハイサイドのロジック３５８および第２のローサイドのロジック３６０を含んでいる。出力スイッチングステージ２０６（図２）を駆動するために、第１のハイサイドのロジック３５４および第１のローサイドのロジック３５６ならびに第２のハイサイドのロジック３５８および第２のローサイドのロジック３６０からの出力は、スイッチ制御出力信号を提供する。
【００５１】
第１のタイマ３４０は、温度補償された最小のＺＶＳむだ時間を維持するように自動ＺＶＳモードコントローラ２０４によって用いられ得、すべての動作状態の下で著しいシュートスルーを防止する。第２のタイマ３４２は、可変のＺＶＳむだ時間を提供するために、コントローラ３０８によって提供されるタイマ調整信号を介して調整可能であり得る。コントローラ３０８が、第１のタイマ３０４および第２のタイマ３０６を含むＩＣの外部にある一実施例において、コントローラ３０８によって制御されるプログラミング抵抗器が、第２のタイマ３４２の可変のＺＶＳむだ時間の自動調整能力を提供するために、ＩＣの外部のピンに適用され得る。他の実施例において、アナログ出力、パルス、または任意の他の形態の制御信号が、第２のタイマ３４２の可変のＺＶＳむだ時間を制御するために、コントローラ３０８によって提供され得る。サンプリングされた電流は、比較器によってアナログの判定を行うために、増幅されるか、または減衰され得る。抵抗は、サンプリングされた電流を、別の基準電位と比較される電圧に変換するために用いられ得る。
【００５２】
スイッチング制御信号出力回路３１０内に含まれる、第１のハイサイドのロジック３５４および第１のローサイドのロジック３５６ならびに第２のハイサイドのロジック３５８および第２のローサイドのロジック３６０は、ＰＷＭＡ信号３１４およびＰＷＭＢ信号３１６と、カウンタ３２６からの出力と、タイマ回路３０４および３０６からの出力とに基づきスイッチ制御出力信号を提供する。従って、コントローラ３０８が、第２のタイマ３４２を過度に短い値の可変のＺＶＳむだ時間に調整することになっても、それは、実際の動作のむだ時間に影響を及ぼさない。第１のタイマ３４０が、最小のＺＶＳむだ時間を確立する固定されたタイマとして用いられ得るので、第２のタイマ３４２からの可変のＺＶＳむだ時間信号が、第１のタイマ３４０によって提供された最小のＺＶＳむだ時間より短いＺＶＳむだ時間を提供するように調整される場合に、最小のＺＶＳむだ時間が、可変のＺＶＳむだ時間を退けるように論理的に構成され得る。
【００５３】
図３の実施例による動作の間に、電流／電荷の所定の範囲の外のイベントが、ハイサイドの検出器３２２またはローサイドの検出器３２０のいずれかによって検出されると、カウンタ３２６は、ロジック３２８からクリア入力（Ｃｌｒ）への信号に基づきクリアされ得る（０に設定される）。終端カウント出力（ＴＣ）は、実質的に同時にクリアされ、ＺＶＳイネーブル３４８および３５０を用いて、第２のタイマ３４２の出力信号をディセーブルにし得る。カウンタ３２６がクリアされるたびに、カウンタ３２６はゼロにされる。所定の範囲の外のイベントが消失したことによって、ロジック３２８からクリア入力（Ｃｌｒ）への信号がもはや存在しなくなると、カウンタ３２６はカウントを開始する。なぜなら、クロック入力（Ｃ）が、イネーブルバー入力（Ｅｎ）によってイネーブルにされるからである。
【００５４】
図３において、クロック入力（Ｃ）に提供される信号は、ＰＷＭＡ信号３１４である。別の実施例において、ＰＷＭＢ信号３１６は、クロック信号入力（Ｃ）として提供され得る。さらに他の実施例において、ＰＷＭＡ３１４またはＰＷＭＢ３１６以外のクロック信号が用いられ得る。カウンタ３２６は、入って来るＰＷＭＡ信号３１４の立ち上がりエッジでクロックされ得る。別の実施例において、カウンタ３２６は、入って来るＰＷＭＡ信号３１４の立ち下がりエッジでクロックされ得る。遅延回路３２２のために、カウンタ３２６は、終端カウント（ＴＣ）までカウントされ得、第２のタイマ３４２からの可変のＺＶＳむだ時間をＺＶＳイネーブル３４８および３５０によってイネーブルにする。このことは、関連する立ち上がりエッジが、下流に配置されたローサイドのロジック３５８および３６０に到達する前に行われる。ＺＶＳがイネーブルにされて、可変のＺＶＳむだ時間または固定されたＺＶＳむだ時間を提供することを再開する場合に、動作状態は、軽減された負荷電流の状態であり得る。
【００５５】
ＺＶＳイネーブル３４８および３５０によってＺＶＳ抑止モードを起動するタイミングと、ＺＶＳを再起動するタイミングとの間に、かなり長い遅延時間を設定することによって、抑止モードと再起動との間のモード遷移が人物に聞こえる（これは、スイッチングステージ出力における任意の補正されない誤差に基づいている）リスクが最小化される。このことは、ＺＶＳモードから外れるモード切り換えを作り出した大きな信号の存在が、大きなフィードバック補正が信号に加えられた後に残存する小さな誤差を聴覚的にマスキングし得るためである。例えば、２５０ＫＨｚのＰＷＭ信号によって１０ｍＳまでカウントすることは、終端カウント状態（２５００）の適切なデコーディングをともなう１２ビットのカウンタを必要とする。別の実施例において、１１ビットのカウンタは、２０４７または８．１８８ｍＳまでカウントし得る。ＰＷＭＡ信号３１４のクリッピングの間のカウントの損失は無視され得る。なぜならば、クリッピングに費やされる時間の割合が、相対的に小さいままであるべきだからである。一方、クリッピングの割合が大きくなる場合には、代替のカウントメカニズムが、クリッピングの間に提供され得る。この代替のカウントメカニズムは、入力信号がＰＷＭ変調器２０２によってデジタル方式で変調される三角波形を形成するために用いられる三角波形クロック、または三角波形クロックの倍数で動作可能な任意の他のクロックなどである。
【００５６】
一実施例において、カウンタ３２６は、自動ＺＶＳモードコントローラ２０４をリセットするために、パワーアップに続いてクリアされ得る。自動ＺＶＳモードコントローラ２０４をリセットすることは、バランスまたはクリティカルなスタートアップタイミングを改善するために実装され得る。代わりに、測定されたパラメータ信号によって感知される状態が、信号によって引き起こされる負荷電流が所定の範囲の外にあることを示すまで、カウンタ３２６は、パワーアップにおいてＺＶＳモードをイネーブルにし得る。
【００５７】
ＩＣにおいて、自動ＺＶＳモードコントローラ２０４は、ゲートドライブ信号およびその付近の電流／電荷情報の相互の利用可能性に起因して、負のレール（−Ｖｃｃ）またはＩＣの基板レベルにおいて配置され得る。ゲートドライブ信号が、ＦＥＴなどのローサイドの出力ステージスイッチを駆動するために用いられるか、またはＮＭＯＳのハイサイドＦＥＴなどのハイサイドの出力ステージスイッチを駆動するために変換される前に、ゲートドライブ信号は、負のレールまたは基板レベルに変換され得る。接地ベースの信号プロセッサが用いられる場合に、タイマ回路３０４および３０６の調整可能なタイミング電流を接地レベルから変換することは、増幅器の負のレール（−Ｖｃｃ）において行われる制御をプログラミングさせるより費用効果が高くあり得る。
【００５８】
別のＩＣの実施例において、自動ＺＶＳモードコントローラの構造は、ＩＣ内の接地レベルにあり得る。接地レベルにおいて実装された自動ＺＶＳモードコントローラ２０４にあっては、ＰＷＭ信号は、接地ベースのロジックから増幅器の負のレール（−Ｖｃｃ）に変換され得る。しかし、この実施例において、より多くの信号が、ＺＶＳむだ時間の挿入後に変換される必要があり得、それは、変換器の数を増やし、追加された許容範囲または誤差が、むだ時間のクリティカルな状態にはびこるリスクを増大させ得る。
【００５９】
自動ＺＶＳモードコントローラ２０４はまた、増幅器において観測された電流に基づいて、ＺＶＳむだ時間を連続的に変調するように構成され得る。順方向電流または逆方向電流のいずれかは、測定パラメータ信号として感知され、制御変数として用いられ得る。例えば、個々のスイッチ電流か、または共有される供給電流のいずれかが用いられ得る。瞬間のアナログ供給電流の情報が利用可能なフルブリッジを含む増幅器の一実施例において、ピーク捕捉−保持検出器（ｐｅａｋ  ｃａｔｃｈ  ａｎｄ  ｈｏｌｄ  ｄｅｔｅｃｔｏｒ）は、コントローラ３０８に代わって電流信号を処理するために用いられ得る。
【００６０】
図４は、ＺＶＳむだ時間を変調するために、連続的に可変の自動ＺＶＳモードコントローラとして動作する自動ＺＶＳモードコントローラ２０４の一実施例の回路概略図である。自動ＺＶＳモードコントローラ２０４は、図３の自動ＺＶＳモードコントローラ２０４に類似して、入力処理回路３０２と、第１のタイマ回路３０４と、第２のタイマ回路３０６と、コントローラ３０８と、スイッチング制御信号出力回路３１０とを含んでいる。従って、簡潔さの目的のために、以下で論じられることの多くが、上記の自動ＺＶＳモードコントローラ２０４との差異に集中する。
【００６１】
図４において、コントローラ３０８は、ピーク捕捉−保持検出器として構成される。この実施例において、第２のタイマ３４２をＺＶＳイネーブル３４８および３５０（図３）によってディセーブルにするというよりも、上の実施例におけるように、第２のタイマ３４２の変調されたＺＶＳむだ時間は、変調されたＺＶＳむだ時間が、第１のタイマ３４０によって提供される固定されたＺＶＳむだ時間の後では最終的に消え、ＺＶＳモードが最小のむだ時間によって動作することによってシュートスルーを回避するように、経時的に減少させられる。
【００６２】
図４におけるコントローラ３０８の実施例は、ハイサイドの電流バッファ増幅器４０２およびローサイドの電流バッファ増幅器４０４を含み、それらは、それぞれのハイサイドの電流４０６およびローサイドの電流４０８を測定されるパラメータ信号として受信するように構成される。ローサイドの電流またはハイサイドの電流が、所定のピーク値を超える場合に、コントローラ３０８は、決定された期間の間その値を捕捉し、かつ保持する。コントローラ３０８はまた、誤差クランプ４１０と、フィードバック抵抗器４１２と、電流用抵抗器４１４と、測定信号用ゲート４１８と、放電スイッチ４２０と、比較器４２２と、キャパシタバッファ増幅器４２４と、放電抵抗器４２８と、タイミングキャパシタ４３０とを含んでいる。他の実施例において、他の回路トポロジまたはプロセッサは、同様な機能性を実装するために用いられ得る。
【００６３】
動作の間、ローサイドの電流およびハイサイドの電流は、測定されるパラメータとして受信される。ハイサイドの電流バッファ増幅器４０２とローサイドの電流バッファ増幅器４０４とは、測定パラメータが、タイミングキャパシタ４３０上の対応する充電電流より大きい場合に、測定信号用ゲート４１８を介してタイミングキャパシタ４３０を充電する。タイミングキャパシタ４３０は、タイミング抵抗器４１４と協働的にＲＣ回路として動作可能であり得る。一実施例において、タイミング抵抗器４１４は、音声増幅器１０４（図２）が充電間隔の間に安定であり続けることを可能にするように、サイズを決められ、タイミングキャパシタ４３０と直列に配置される。比較器４２２は、測定信号用ゲート４１８からのドレイン電圧を、比較器４２２に供給される所定のオフセット電圧４３２と比較することによって、充電電流が、タイミングキャパシタ４３０に流れるように監視し得る。比較器４２２は、ドレイン電圧がオフセット電圧４３２の下方に引かれる場合に、トリガされて、カウンタ３２６のクリア入力（Ｃｌｒ）において信号を生成することにより、カウンタ３２６内でカウントを格納しているレジスタのクリアを開始する。換言すると、比較器４２２は、タイミングキャパシタ４３０が測定されるパラメータ信号から充電される場合に、トリガされて、カウンタ３２６をリセットする。従って、タイミングキャパシタ４３０が充電された負荷電流を示す、前のピーク値を測定されるパラメータ信号が超えるたびに、カウンタ３２６はリセットされ得る。
【００６４】
タイミングキャパシタ４３０上の蓄積電荷は、カウンタ３２６が、ＰＷＭＡ信号３１４の立ち上がりエッジか、または立ち下がりエッジをカウントして、終端カウント（ＴＣ）に達すると、放電スイッチ４２０によってゆっくりと放電され得る。従って、時間にわたって、前に感知された負荷電流を示すピーク値を超えることに対する選択肢として、測定されるパラメータ信号が、タイミングキャパシタ４３０の放電値を超えるたびに、カウンタ３２６は同様にリセットされ得る。キャパシタバッファ増幅器４２４は、ＺＶＳむだ時間を変調する第２のタイマ３４２に電圧を供給する。従って、コントローラ３０８は、負荷電流が増大するときに、タイミングキャパシタ４３０上の蓄積電荷を増大するために、段階的な方法で動作する。
【００６５】
ハイサイドの電流４０６とローサイドの電流４０８とに基づき現在の負荷電流に対応する、キャパシタバッファ増幅器４２４によって作り出される電圧は、フィードバック信号として提供され、電荷がタイミングキャパシタ４３０内に蓄積される。従って、第２のタイマ３４２の可変のＺＶＳむだ時間は、測定されるパラメータの電圧に比例する変数である。
【００６６】
そのようなものとして、測定されるパラメータの電圧が増大するときに、上の実施例と同様にむだ時間が減少するように、第２のタイマ３４２は自動的に可変にされる。動作の間、ピーク負荷電流を示す測定される信号が、タイミングキャパシタ４３０上の蓄積電荷として捕捉され、かつ保持されるたびに、カウンタ３２６は、比較器４２２からの信号によってクリアされる。カウンタ３２６が終端カウント（ＴＣ）にある場合に、タイミングキャパシタ４３０は、測定されるパラメータ信号の電流トラッキングレベルまで蓄積電荷を徐々に減らす放電スイッチ４２０によって所定の割合で放電され得る。測定されるパラメータ信号に基づいて、負荷電流の増大が観測されるたびに、タイミングキャパシタ４３０は、新しく検出された電流レベルにほぼ等しい大きさまで充電され得、カウンタ３２６はクリアされ得る。
【００６７】
コントローラ３０８は、数１００ｎＳのアタックスピードを有するように設計されたピーク捕捉−保持回路として動作し得、そのスピードは、この用途のニーズを満たすためには十分に速い。出力フィルタ２０８のインダクタンスが、出力スイッチングステージ２０６における電流の上昇速度を制限するので、いくつかの実施例において、応答速度は、マイクロ秒の程度であり得る。キャパシタバッファ増幅器４２４は、ハイサイドの電流バッファ増幅器４０２とローサイドの電流バッファ増幅器４０４とタイミングキャパシタ４３０とともに制御ループ内にあり得る。ハイサイドの電流バッファ増幅器４０２とローサイドの電流バッファ増幅器４０４とは、誤差クランプ４１０とともに示される。誤差クランプ４１０は、例えば、ダイオードであり得、それは、各出力電流のピーク検出イベントに先行する飽和した誤差状態からの回復時間を最小化する。換言すると、ハイサイドの電流４０６とローサイドの電流４０８とが、キャパシタバッファ増幅器４０４の出力よりも小さくなるときに、それぞれのハイサイドの電流バッファ増幅器４０２と、ローサイドの電流バッファ増幅器４０４とが、それぞれの誤差クランプ４１０を介して飽和しないようにクランピングすることによって、制御を維持し得る。
【００６８】
この実施例において、ピーク保持検出器の制御ループ内に十分なゲインが存在し得ることにより、第２のタイマ３４２の可変のむだ時間が、第１のタイマ３４０の固定されたむだ時間よりも短いＺＶＳむだ時間まで（音声増幅器１０４（図２）に対してストレスの多い状態になり得るレベルに負荷電流のレベルがあるような時間まで）最小化されることを可能にする。図３に関して記述された自動ＺＶＳコントローラ２０４とは異なり、図４の連続的に可変のシステムは、小さい入力信号と大きい入力信号との間の変調が起こるときに、動作する音声増幅器１０４（図１）のニーズをより正確に追跡するために、可変の量のＺＶＳむだ時間の挿入を可能にすることによって効率を最大化し得る。一実施例において、内部の制御電圧は、事前に決定されプログラムされたタイミングと掛け合わされて、実質的に連続的な可変のＺＶＳむだ時間動作に対するＺＶＳモードの時間を調整するユーザ設定を可能にする。
【００６９】
また、可変のＺＶＳむだ時間が、音声増幅器１０４（図２）の静止した信号状態のそれほど上方ではないレベルにおいて短縮することを開始する場合には、出力電力ステージの線形性は、負荷電流レベルの連続的な範囲にわたってより理想的であり得る。一実施例において、可変のＺＶＳむだ時間は、負荷に供給されるピーク電流が、負荷に供給される最大のピーク電流の約２５％未満である場合に、最大のむだ時間にあるように自動ＺＶＳモードコントローラ２０４によって増大させられ得る。自動ＺＶＳモードコントローラ２０４は、負荷に供給される最大のピーク電流の約２５％においてＺＶＳむだ時間を短縮するか、または低減することを開始し得る。ＺＶＳむだ時間は、自動ＺＶＳモードコントローラによって、負荷に供給される最大のピーク電流の約８０％においてＺＶＳむだ時間の最小値まで完全に短縮させられ得る。他の実施例において、ＺＶＳむだ時間は、出力フィルタ２０８に含まれるフィルタ構成要素の許容範囲内と、測定されるパラメータを取得するために用いられるセンサまたは検出器の検出器しきい値内とにおいて、信頼できる機能を可能にする任意の範囲の上にあり得る。
【００７０】
図４の、ＩＣの実施例において、上で論じられたように、自動ＺＶＳモードコントローラ２０８は、負のレール（−Ｖｃｃ）において構築され得る。自動ＺＶＳモードコントローラ２０８は、ＰＷＭ信号、ハイサイドの電流４０６およびローサイドの電流４０８への容易なアクセスのために、負のレール（−Ｖｃｃ）において構築され得る。代わりに、上でも論じられたように、自動ＺＶＳモードコントローラ２０８は基板において構築され得る。
【００７１】
別の実施例において、図３および図４のシステムのハイブリッドシステムが作り出され得る。この自動ＺＶＳモードコントローラ２０８において、図３に関して論じられたように、ある所定のハイレベルの負荷電流において、第２のタイマ３４２の自動的に調整されるＺＶＳむだ時間は、図４に関して記述されたように、ディセーブルにされ得る。
【００７２】
図５は、図１〜図４に関して論じられた自動ＺＶＳモードコントローラ２０４の実施例の動作を例示する処理の流れ図である。他の実施例において、上で論じられたように、シーケンスおよび／またはステップの数は変化し得る。ブロック５０２において、音声増幅器１０４は、パワーアップされ、音声供給源１０２から音声入力信号を受信する。カウンタ３２６は、ブロック５０４においてパワーアップに基づきリセットされる。ブロック５０６において、カウンタ３２６は、ＰＷＭＡ信号３１４のＰＷＭパルスをカウントし始める。カウンタ３２６が終端カウントに達したか否かが、ブロック５０８において決定される。終端カウントに達していない場合、該動作は、終端カウントに達しているか否かを決定するためにチェックすることを続ける。ブロック５０８において、終端カウントに達している場合には、カウンタ３２６は、ＴＣ信号を、スイッチング制御信号出力回路３１０（図３）のＺＶＳイネーブル３４８および３５０、またはコントローラ３０８（図４）に対してブロック５１２において出力する。ブロック５１４において、入力処理回路３０２内のエッジ検出器３３０および３３４は、それぞれのＰＷＭＡ信号３１４およびＰＷＭＢ信号３１６のエッジを検出する。
【００７３】
検出されたエッジ信号が、第１のタイマ３４０および第２のタイマ３４２をトリガする入力としてブロック５１６において提供される。ブロック５２０において、音声増幅器１０４によって負荷１０６に供給される負荷電流を示す測定されるパラメータ信号が、感知され、フィードバック信号としてコントローラ３０８に提供される。コントローラ３０８はブロック５２２において、ＰＷＭＡ信号３１４と第２のタイマ３４２を有するＰＷＭＢ信号３１６とに適用される可変のＺＶＳむだ時間が、負荷電流の大きさに依存して、より長くされるように（ブロック５２４において）調整されるべきであるか、またはより短くされるように（ブロック５２６において）調整されるべきであるかを決定する。ブロック５３０において、第１のタイマ３４０および第２のタイマ３４２の出力パルスは、スイッチング制御信号出力回路３１０に提供される。
【００７４】
ここで図６を参照すると、スイッチング制御信号出力回路３１０内のロジックは、第１のタイマ３４０（温度補償された固定されたＺＶＳむだ時間）および／または第２のタイマ３４２（自動的に可変のＺＶＳむだ時間）からの出力パルスが、「論理１」状態から「論理ゼロ」状態に戻るようなサイクルを完了するまで、ＰＷＭＡ信号３１４およびＰＷＭＢ信号３１６がゲートドライバ２１０に出力されることを遅延する。従って、ブロック５３４において、第２のタイマ３４０からの出力パルスが休止状態に戻るようにサイクルしたか否かが決定される。否の場合には、ブロック５３６において、第２のタイマ３４２が、ＺＶＳイネーブル３４８および３５０（図３）によってディセーブルにされたか否かが決定される。第２のタイマ３４２が、ＺＶＳイネーブル３４８および３５０によってディセーブルにされなかった場合には、動作はブロック５３４に戻る。
【００７５】
第２のタイマ３４２が、ブロック５３４においてサイクルしたか、または第２のタイマ３４２が、ブロック５３６においてディセーブルにされる場合には、第１のタイマ３４０が、サイクルしたか否かがブロック５３８において決定される。第１のタイマ３４０が、ブロック５３８でサイクルしなかった場合、該動作は、第１のタイマ３４０の出力パルスがサイクルすることに対して監視を続ける。第１のタイマ３４０がサイクルした場合には、ブロック５４２において、スイッチング制御信号出力回路３１０内のロジックが、ＰＷＭＡ信号３１４およびＰＷＭＢ信号３１６を、それらの内に挿入されたむだ時間とともに個々のゲートドライバ２１０に対してリリースする。
【００７６】
図３に関して論じられたように、ブロック５４４において、測定されるパラメータ信号は、信号を引き起こした負荷電流が、負荷１０６への電流フローの所定の範囲を超えて増大したことを示すフィードバック信号として提供される。クリア信号（Ｃｌｒ）の受信に応答してカウンタ３２６は、ブロック５４６においてリセットされる。カウンタ３２６がリセットされると同時に、ＺＶＳイネーブル３４８および３５０は、ブロック５４８において、第２のタイマ３４２の可変のＺＶＳむだ時間の出力が、スイッチング制御信号出力回路３１０に提供されることをディセーブルにし、カウンタのリセットおよび可変のＺＶＳむだ時間をディセーブルにすることに続いて、該動作はブロック５０６に戻る。
【００７７】
代わりに、図４に関して論じられたように、ブロック５６０において、コントローラ３０８は、ピーク負荷電流の大きさを示す測定されたパラメータ信号をフィードバック信号として受信する。大きさに対応する電荷が、タイミングキャパシタ４３０上にブロック５６２において蓄積される。ブロック５６４において、カウンタ３２６がリセットされる。カウンタ３２６がリセットされると同時に、タイミングキャパシタ４３０上の蓄積電荷の接地へのゆっくりとした放電が、ブロック５６６において始まり、カウンタのリセットおよび蓄積電荷の放電の開始に続いて、該動作はブロック５０６に戻る。
【００７８】
上記された実施例において、自動ＺＶＳモードコントローラ２０８は、ＺＶＳが有利な動作状態の間ＺＶＳむだ時間を最適化し、そしてＺＶＳの使用が最適でなくなる場合に、ＺＶＳのむだ時間を低減し、かつ／または完全にＺＶＳモードをディセーブルにし得る。自動ＺＶＳモードコントローラ２０８によって、ＺＶＳむだ時間の遅延は、高い負荷電流レベルにおいて出力スイッチングステージのロバスト性を最適化するために、音声増幅器１０４から迅速に除去され得、ＺＶＳのむだ時間は、比較的低い負荷電流レベルにおいて効率を最大化するために、静止した動作状態の間、最大のＺＶＳむだ時間まで動的に変調され得る。さらに、動的かつ自動的にＺＶＳモードをディセーブルにするか、またはＺＶＳのむだ時間を最小のレベルに低減する能力に起因して、出力負荷電流の線形性は最大化され得る。
【００７９】
本発明の様々な実施形態が記述されたけれども、さらに多くの実施形態および実装が、本発明の範囲において可能であることは当業者に明らかである。従って、本発明は、添付の特許請求の範囲およびそれらの均等物を考慮することを除いて限定されない。
【図１】
2010504730.tif 000003
【図２】
2010504730.tif 000004
【図３】
2010504730.tif 000005
【図４】
2010504730.tif 000006
【図５】
2010504730.tif 000007
【図６】
2010504730.tif 000008
【手続補正書】
【提出日】平成21年3月19日(2009.3.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明のその他のシステム、方法、特徴および利点は、以下の図および詳細な説明を考察する当業者に対して明らかであるか、または明らかになるであろう。すべてのそのような追加のシステム、方法、特徴および利点は、本願の説明の内に含まれ、本発明の範囲内にあり、そして添付の特許請求の範囲によって保護されることが意図されている。
本発明は、さらに以下の手段を提供する。
（項目１）
自動ゼロ電圧スイッチングモードコントローラであって、
第１の時間間隔において動作可能な第１のタイマと、
第２の時間間隔において動作可能な第２のタイマと、
該第１の時間間隔および該第２の時間間隔のうちの１つに従い、ゼロ電圧スイッチングによってスイッチモード電力変換器のスイッチングステージを選択的に駆動するように構成されたスイッチング制御信号出力回路と、
該第２のタイマと連結されたコントローラであって、該コントローラは、負荷への交流フローの所定の範囲を示す測定されるパラメータに基づいて、ゼロ電圧スイッチングのむだ時間を調整するために、該第２のタイマの第２の時間間隔を自動的に調整するように構成される、コントローラと
を備える、自動ゼロ電圧スイッチングモードコントローラ。
（項目２）
上記負荷への所定の量より大きい電流フローを示す上記測定される信号に応答して、上記第２のタイマをディセーブルにするように構成されたカウンタをさらに備える、項目１に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目３）
上記コントローラは、上記負荷への所定の量より大きい電流フローを示す上記測定される信号に基づいて、上記第１の時間間隔より短いように上記第２のタイマの第２の時間間隔を調整するようにさらに構成される、項目１に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目４）
上記第１のタイマの第１の時間間隔は、最小のスイッチむだ時間をいつも維持するように設定された一定の時間間隔である、項目１に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目５）
上記第１のタイマは、上記スイッチングステージの温度変化に対して補償するように上記一定の時間間隔を自動的に調整するように構成される、項目４に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目６）
上記コントローラは、上記負荷への電流フローの増加を示す上記測定されるパラメータに応答して、上記第２の時間間隔を減少させるように構成される、項目１に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目７）
上記コントローラは、上記負荷への電流フローの減少を示す上記測定されるパラメータに応答して、上記第２の時間間隔を増大させるように構成される、項目６に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目８）
上記自動ゼロ電圧スイッチングモードコントローラは、上記第１のタイマと、上記第２のタイマと、上記スイッチング制御信号出力回路とを含む集積回路を備える、項目１に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目９）
自動ゼロ電圧スイッチングモードコントローラであって、
パルス幅変調信号を受信するように構成された入力処理回路と、
可変の期間を有する、ゼロ電圧スイッチングのむだ時間を該パルス幅変調信号に選択的に与えるように構成されたタイマ回路と、
電力変換器の負荷電流を示す測定されるパラメータを受信するように構成されたコントローラであって、該コントローラは、該タイマ回路と連結され、静止した状態にある該負荷電流に応答して、該可変の期間を最大の期間まで動的に調整するようにさらに構成され、該コントローラは、増大した負荷電流に従って、該可変の期間を次第に低減するようにさらに構成される、コントローラと
を備える、自動ゼロ電圧スイッチングモードコントローラ。
（項目１０）
上記電力変換器は、ハーフブリッジで、Ｄ級の、ＤＣ−ＡＣ電力変換器である、項目９に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目１１）
上記電力変換器は、フルブリッジで、Ｄ級の、ＤＣ−ＡＣ電力変換器である、項目９に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目１２）
上記入力処理回路は、所定の大きさを超える上記負荷電流に応答して、上記動的に調整可能な可変の期間をディセーブルにするように構成される、項目９に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目１３）
上記コントローラは、上記負荷電流を示す上記測定されるパラメータを捕捉し、かつ保持するように構成されたピーク捕捉−保持検出器を備える、項目９に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目１４）
上記入力処理回路は、上記パルス幅変調信号をカウントするように構成されたカウンタを備え、上記ピーク捕捉−保持検出器は、ピーク負荷電流の電流を示す電荷を蓄積するように構成されたタイマキャパシタを備え、該ピーク捕捉−保持検出器は、該カウンタが所定のカウントに達する場合に、該タイマキャパシタを放電するように構成される、項目１３に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目１５）
上記タイマ回路は、第１のタイマと第２のタイマとを備え、該第１のタイマが、最小のゼロ電圧スイッチングのむだ時間を表す一定の期間を提供するように構成され、該第２のタイマが、上記可変の期間を提供するように構成され、該可変の期間および一定の期間のうちの１つは、該ゼロ電圧スイッチングのむだ時間である、項目９に記載の自動ゼロ電圧スイッチングモードコントローラ。
（項目１６）
自動ゼロ電圧スイッチングを制御する方法であって、該方法は、
パルス幅変調信号を受信することと、
電力変換器の負荷電流を示す測定されるパラメータを感知することと、
該負荷電流の大きさに従って、可変のゼロ電圧スイッチングのむだ時間を調整することと、
該可変のゼロ電圧スイッチングのむだ時間を該パルス幅変調信号に挿入することと
を包含する、方法。
（項目１７）
上記可変のゼロ電圧スイッチングのむだ時間を挿入することは、上記負荷電流が、上記電力変換器の静止した動作状態を含む所定の範囲内にある場合に、該可変のゼロ電圧スイッチングのむだ時間を挿入することを包含する、項目１６に記載の方法。
（項目１８）
上記可変のゼロ電圧スイッチングのむだ時間を調整することは、上記負荷電流が上記電力変換器の静止した状態を示す場合に、該可変のゼロ電圧スイッチングのむだ時間を最大の期間まで増大させることと、該負荷電流が増大している負荷電流を示す場合に、該可変のゼロ電圧スイッチングのむだ時間を減少させることとを包含する、項目１６に記載の方法。
（項目１９）
上記可変のゼロ電圧スイッチングのむだ時間を調整することは、上記負荷電流が所定の大きさを超える場合に、該可変のゼロ電圧スイッチングのむだ時間をディセーブルにすることを包含する、項目１６に記載の方法。
（項目２０）
上記可変のゼロ電圧スイッチングのむだ時間を調整することは、上記負荷電流が所定の大きさを超える場合に、該可変のゼロ電圧スイッチングのむだ時間を最小のゼロ電圧スイッチングのむだ時間と置換することを包含する、項目１６に記載の方法。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
自動ゼロ電圧スイッチングモードコントローラであって、
第１の時間間隔において動作可能な第１のタイマと、
第２の時間間隔において動作可能な第２のタイマと、
該第１の時間間隔および該第２の時間間隔のうちの１つに従い、ゼロ電圧スイッチングによってスイッチモード電力変換器のスイッチングステージを選択的に駆動するように構成されたスイッチング制御信号出力回路と、
該第２のタイマと連結されたコントローラであって、該コントローラは、負荷への交流フローの所定の範囲を示す測定されるパラメータに基づいて、ゼロ電圧スイッチングのむだ時間を調整するために、該第２のタイマの第２の時間間隔を自動的に調整するように構成される、コントローラと、
該負荷への所定の量より大きい電流フローを示す前記測定される信号に応答して、前記第２のタイマをディセーブルにするように構成されたカウンタと
を備える、自動ゼロ電圧スイッチングモードコントローラ。
【請求項２】
前記コントローラは、前記負荷への所定の量より大きい電流フローを示す前記測定される信号に基づいて、前記第１の時間間隔より短いように前記第２のタイマの第２の時間間隔を調整するようにさらに構成される、請求項１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項３】
前記第１のタイマの第１の時間間隔は、最小のスイッチむだ時間をいつも維持するように設定された一定の時間間隔である、請求項１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項４】
前記第１のタイマは、前記スイッチングステージの温度変化に対して補償するように前記一定の時間間隔を自動的に調整するように構成される、請求項３に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項５】
前記コントローラは、前記負荷への電流フローの増加を示す前記測定されるパラメータに応答して、前記第２の時間間隔を減少させるように構成される、請求項１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項６】
前記コントローラは、前記負荷への電流フローの減少を示す前記測定されるパラメータに応答して、前記第２の時間間隔を増大させるように構成される、請求項５に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項７】
前記自動ゼロ電圧スイッチングモードコントローラは、前記第１のタイマと、前記第２のタイマと、前記スイッチング制御信号出力回路とを含む集積回路を備える、請求項１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項８】
自動ゼロ電圧スイッチングモードコントローラであって、
パルス幅変調信号を受信するように構成された入力処理回路と、
可変の期間を有する、ゼロ電圧スイッチングのむだ時間を該パルス幅変調信号に選択的に与えるように構成されたタイマ回路と、
電力変換器の負荷電流を示す測定されるパラメータを受信するように構成されたコントローラであって、該コントローラは、該タイマ回路と連結され、静止した状態にある該負荷電流に応答して、該可変の期間を最大の期間まで動的に調整するようにさらに構成され、該コントローラは、増大した負荷電流に従って、該可変の期間を次第に低減するようにさらに構成される、コントローラと
を備え、
該入力処理回路は、所定の大きさを超える前記負荷電流に応答して、前記動的に調整可能な可変の期間をディセーブルにするようにさらに構成される、自動ゼロ電圧スイッチングモードコントローラ。
【請求項９】
前記電力変換器は、ハーフブリッジで、Ｄ級の、ＤＣ−ＡＣ電力変換器である、請求項８に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１０】
前記電力変換器は、フルブリッジで、Ｄ級の、ＤＣ−ＡＣ電力変換器である、請求項８に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１１】
前記コントローラは、前記負荷電流を示す前記測定されるパラメータを捕捉し、かつ保持するように構成されたピーク捕捉−保持検出器を備える、請求項８に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１２】
前記入力処理回路は、前記パルス幅変調信号をカウントするように構成されたカウンタを備え、前記ピーク捕捉−保持検出器は、ピーク負荷電流の電流を示す電荷を蓄積するように構成されたタイマキャパシタを備え、該ピーク捕捉−保持検出器は、該カウンタが所定のカウントに達する場合に、該タイマキャパシタを放電するように構成される、請求項１１に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１３】
前記タイマ回路は、第１のタイマと第２のタイマとを備え、該第１のタイマが、最小のゼロ電圧スイッチングのむだ時間を表す一定の期間を提供するように構成され、該第２のタイマが、前記可変の期間を提供するように構成され、該可変の期間および一定の期間のうちの１つは、該ゼロ電圧スイッチングのむだ時間である、請求項８に記載の自動ゼロ電圧スイッチングモードコントローラ。
【請求項１４】
自動ゼロ電圧スイッチングを制御する方法であって、該方法は、
パルス幅変調信号を受信することと、
電力変換器の負荷電流を示す測定されるパラメータを感知することと、
該負荷電流の大きさに従って、可変のゼロ電圧スイッチングのむだ時間を調整することと、
該可変のゼロ電圧スイッチングのむだ時間を該パルス幅変調信号に挿入することと、
該負荷電流が所定の大きさを超える場合に、該可変のゼロ電圧スイッチングのむだ時間をディセーブルにすることと
を包含する、方法。
【請求項１５】
前記可変のゼロ電圧スイッチングのむだ時間を挿入することは、前記負荷電流が、前記電力変換器の静止した動作状態を含む所定の範囲内にある場合に、該可変のゼロ電圧スイッチングのむだ時間を挿入することを包含する、請求項１４に記載の方法。
【請求項１６】
前記可変のゼロ電圧スイッチングのむだ時間を調整することは、前記負荷電流が前記電力変換器の静止した状態を示す場合に、該可変のゼロ電圧スイッチングのむだ時間を最大の期間まで増大させることと、該負荷電流が増大している負荷電流を示す場合に、該可変のゼロ電圧スイッチングのむだ時間を減少させることとを包含する、請求項１４に記載の方法。
【請求項１７】
前記可変のゼロ電圧スイッチングのむだ時間を調整することは、前記負荷電流が所定の大きさを超える場合に、該可変のゼロ電圧スイッチングのむだ時間を最小のゼロ電圧スイッチングのむだ時間と置換することを包含する、請求項１４に記載の方法。
【国際調査報告】
2010504730.tif 000009
2010504730.tif 000010
2010504730.tif 000011