(57)【要約】  通信チャンネル（５６）を含むデバイスを試験することに使用される装置である。通信チャンネルは、これに関連するプログラマブルパラメータのセットを有する。プログラマブルパラメータは、通信チャンネル上にバイアス条件をもたらす。プログラマブルパラメータからもたらされるバイアス条件に影響を与えるべくバイアス制御回路（７５）が使用されて、所望のバイアス条件がエミュレートされる。
2010540972.tif 000002
【特許請求の範囲】
【請求項１】
デバイスを試験することに使用される装置であって、
通信チャンネルと、
バイアス制御回路と
を含み、
前記通信チャンネルは当該通信チャンネルに関連する一セットのプログラマブルパラメータを有し、
前記プログラマブルパラメータは前記通信チャンネル上のバイアス条件をもたらし、
前記バイアス制御回路は、所望のバイアス条件をエミュレートするべく前記プログラマブルパラメータからもたらされるバイアス条件に影響を与える装置。
【請求項２】
前記通信チャンネル上の信号を検出する検出器と、
前記通信チャンネルに負荷条件を与えるアクティブ負荷と
をさらに含み、
前記プログラマブルパラメータは、前記検出器及び前記アクティブ負荷の少なくとも１つに関連するパラメータを含む、請求項１に記載の装置。
【請求項３】
前記プログラマブルパラメータは、前記検出器に関連するしきい値電圧、及び前記アクティブ負荷に関連する電圧の少なくとも１つを含む、請求項２に記載の装置。
【請求項４】
前記プログラマブルパラメータは、前記通信チャンネル上のバイアス制御電流を含む、請求項２に記載の装置。
【請求項５】
前記所望のバイアス条件は前記装置以外のデバイスに関連するバイアス条件に対応し、前記デバイスは前記バイアス条件に応じた試験プログラムを実行する、請求項１に記載の装置。
【請求項６】
前記バイアス制御回路は前記通信チャンネル上に第１バイアス電流を与えるべく制御可能な電流ソースを含み、前記第１バイアス電流は、前記通信チャンネルがインアクティブの場合に存在する前記通信チャンネル上の第２電流と結合する、請求項１に記載の装置。
【請求項７】
前記第１及び第２バイアス電流の結合は、試験機器が前記通信チャンネルに電気的に接続されていれば前記試験機器がもたらすであろうバイアス電流に対応する、請求項６に記載の装置。
【請求項８】
前記通信チャンネル上の試験信号を検出する検出器と、
前記試験信号を使用して試験プログラムを実行する処理デバイスと
をさらに含み、
前記試験プログラムは、前記通信チャンネルがインアクティブの場合に前記通信チャンネルから電圧を予測するべく構成され、
前記バイアス制御回路は前記電圧に影響を与えるべく構成される、請求項１に記載の装置。
【請求項９】
前記バイアス制御回路は、電圧ソースと前記通信チャンネルとの間に電気的に接続された回路要素を含み、前記回路要素は、前記バイアス条件をもたらすべく前記電圧ソース及び前記通信チャンネルに対する電流を通過させる、請求項１に記載の装置。
【請求項１０】
バイアス制御回路はパラメトリック測定ユニット（ＰＭＵ）を含む、請求項１に記載の装置。
【請求項１１】
デバイスを試験する自動試験機器（ＡＴＥ）であって、
前記ＡＴＥと前記デバイスとの間の通信チャンネルと、
処理デバイスと、
バイアスコントローラと
を含み、
前記処理デバイスは、インアクティブ通信チャンネル上の第１バイアス条件を予測するべく構成された試験プログラムを実行して前記デバイスをアクティブ通信チャンネル上で試験し、
前記バイアスコントローラは、前記第１バイアス条件をエミュレートするべく前記インアクティブ通信チャンネル上の第２バイアス条件に影響を与え、
前記第２バイアス条件は、前記通信チャンネルに関連するプログラマブルパラメータの結果であるＡＴＥ。
【請求項１２】
前記通信チャンネル上の信号を検出する検出器をさらに含み、前記プログラマブルパラメータは、前記検出器に関連するパラメータを含む、請求項１１に記載のＡＴＥ。
【請求項１３】
前記通信チャンネルに負荷条件を与えるアクティブ負荷をさらに含み、前記プログラマブルパラメータは、前記アクティブ負荷に関連するパラメータを含む、請求項１１に記載の装置。
【請求項１４】
前記プログラマブルパラメータは、前記検出器に関連するしきい値電圧を含む、請求項１３に記載の装置。
【請求項１５】
前記プログラマブルパラメータは、前記通信チャンネル上のバイアス制御電流に対応する、請求項１２に記載の装置。
【請求項１６】
前記バイアスコントローラは、前記通信チャンネルに出力されるバイアス電流を発生させるプログラマブル電流発生器を含み、前記バイアス電流は、前記インアクティブ通信チャンネル上の既存電流と結合して前記第２バイアス条件に影響を与える、請求項１１に記載のＡＴＥ。
【請求項１７】
前記バイアスコントローラは、前記通信チャンネル上の電流を使用して前記第２バイアス条件を発生させることに使用される回路要素を含む、請求項１１に記載のＡＴＥ。
【請求項１８】
前記バイアスコントローラは、
前記通信チャンネルに出力されるバイアス電流であって前記インアクティブ通信チャンネル上の既存電流と結合するバイアス電流を発生させるプログラマブル電流発生器と、
前記バイアス電流及び前記既存電流を使用して前記第２バイアス条件に影響を与えることに使用される回路要素と
を含む、請求項１１に記載のＡＴＥ。
【請求項１９】
前記回路要素は抵抗を含み、前記既存電流及び前記バイアス電流の結合が第１電圧をもたらすべく前記抵抗を通過し、前記第２バイアス条件は前記第１電圧に基づく、請求項１８に記載のＡＴＥ。
【請求項２０】
第２電圧を与える電圧ソースをさらに含み、前記第２バイアス条件は前記第１電圧及び前記第２電圧に基づく、請求項１９に記載のＡＴＥ。
【請求項２１】
前記バイアスコントローラはパラメトリック測定ユニット（ＰＭＵ）を含む、請求項１１に記載の装置。
【請求項２２】
デバイスを試験することに使用されるシステムであって、
前記デバイスに試験信号を送信して前記デバイスから前記試験信号のうちの少なくともいくつかからもたらされる応答信号を受信する試験機器と、
前記試験機器と試験を受ける前記デバイスとの間の通信チャンネルに関連するパラメータをプログラムする制御信号を前記試験機器に与える処理デバイスと、
バイアスコントローラと
を含み、
前記処理デバイスは、前記応答信号の少なくともいくつかを解析する１つ以上の試験プログラムを実行するべく構成され、
前記試験プログラムの少なくとも１つはインアクティブ通信チャンネル上の所定の信号レベルを予測するべく構成され、
前記パラメータは前記試験機器と試験を受ける前記デバイスとの間のインアクティブ通信チャンネル上にバイアス条件をもたらし、
前記バイアスコントローラは、前記インアクティブ通信チャンネル上の前記所定の信号レベルの少なくとも１つを生成して前記バイアス条件に影響を与えるシステム。
【請求項２３】
前記バイアスコントローラは、前記インアクティブ通信チャンネルに出力されるバイアス電流を発生させるプログラマブル電流発生器を含み、前記バイアス電流は、前記インアクティブ通信チャンネル上の既存電流と結合して前記所定の信号レベルの前記少なくとも１つを生成する、請求項２２に記載のＡＴＥ。
【請求項２４】
前記バイアスコントローラは、前記インアクティブ通信チャンネル上の電流を使用して前記所定の信号レベルの前記少なくとも１つを生成することに使用される回路要素を含む、請求項２２に記載のＡＴＥ。
【請求項２５】
前記バイアスコントローラは、
前記インアクティブ通信チャンネル上の既存電流と結合して前記通信チャンネルに出力されるバイアス電流を発生させるプログラマブル電流発生器と、
前記バイアス電流及び前記既存電流を使用して前記インアクティブ通信チャンネル上の前記所定の信号レベルの前記少なくとも１つを生成することに使用される回路要素と
を含む、請求項２２に記載のＡＴＥ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は一般にレガシー試験システムの挙動をエミュレートすることに関する。
【背景技術】
【０００２】
自動試験機器（ＡＴＥ）は、半導体デバイス及び回路基板アセンブリの製造に関与する。製造業者は一般に、製造プロセス中にデバイスの動作を検証するべく自動試験機器すなわち「試験装置」を使用する。当該デバイスは「被試験デバイス」（ＤＵＴ）又は「被試験ユニット」（ＵＵＴ）と称される。欠陥の早期発見により、欠陥デバイスを処理することにより生じていたであろうコストが削減される。これにより、製造コスト全体が低減される。また、製造業者は様々な仕様をグレード分けするべくＡＴＥを使用する。例えば速度のような分野における性能の異なるレベルに応じてデバイスを試験及びクラス分けすることができる。デバイスを、その実際の性能レベルに応じて分類及び販売することができる。
【０００３】
試験プログラムは、本明細書において「レガシー」ＡＴＥすなわち既存のＡＴＥと称されるものに対して開発されている。試験プログラムの中には、ＡＴＥのインアクティブ通信チャンネルに現れる信号を説明するべく開発されたものもある。インアクティブ通信チャンネルは、ドライバ、検出器、アクティブ負荷、及び／又はＰＭＵがオフにされるか又はインアクティブにされた通信チャンネルを含む。インアクティブであっても、依然として信号レベルをＡＴＥ検出器に登録できる通信チャンネルもある。これは例えば、当該ＡＴＥのドライバからの漏れ電流、又は何らかの予期せぬ信号に起因する。典型的には、異なるタイプのレガシーＡＴＥが、インアクティブチャンネルに対して一致した信号レベルを示す。したがって、試験プログラムは、当該信号を予測してその予測信号を試験中に考慮するべく開発されている。当該試験プログラムにとって、インアクティブ通信チャンネルからの予測信号を登録できないことは、ＤＵＴが当該試験に不合格だったと表示される結果となり得る。実際には当該不合格表示がインアクティブ通信チャンネル上の単なる予測外の信号の結果であったとしてもである。
【０００４】
近年、多くのタイプのレガシーＡＴＥが、新たな高性能ＡＴＥに置き換えられている。当該新たな試験装置が多くの新しい機能を有しているにもかかわらず、当該新たな試験装置上で動作する試験プログラムの多くはすでに書かれたものであり、レガシーＡＴＥの性能特性に左右される。例えば、試験プログラムが通信チャンネルの予測されたバイアス条件に左右されるのは、そのドライバ及びアクティブ負荷がディセーブルされる（例えば、その後当該通信チャンネルがインアクティブとなる）場合である。しかし、新たなＡＴＥは、当該レガシーＡＴＥと同じ性能特性を有するとは限らない。このため、既存の試験プログラムをいかにして新たな又は後継のＡＴＥとともに使用するかが問題となり得る。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００６／１３２１６６（Ａ１）号明細書
【特許文献２】米国特許第６，４９８，４７３（Ｂ１）号明細書
【特許文献３】米国特許出願公開第２００６／１２３３０１（Ａ１）号明細書
【発明の概要】
【０００６】
本願は、レガシー試験システムの挙動をエミュレートするための方法、及び回路を含む装置を記載する。
【０００７】
本明細書に記載されるのは、通信チャンネルを含むデバイスを試験することに使用されるシステム及び装置である。当該通信チャンネルは、これに関連するプログラマブルパラメータのセットを有する。プログラマブルパラメータは、当該通信チャンネルのバイアス条件をもたらす。プログラマブルパラメータからもたらされるバイアス条件に影響を与えるべく、バイアス制御回路が使用される。これにより、所望のバイアス条件をエミュレートできる。他の側面、特徴、及び実装も記載される。
【０００８】
１つ以上の実施例の詳細が、以下のとおり添付図面及び明細書に記載される。明細書、図面、及び特許請求の範囲から、さらなる特徴、側面、及び利点が明らかとなる。
【図面の簡単な説明】
【０００９】
【図１】通信チャンネルにバイアス条件をもたらすべく使用されるＡＴＥコンポーネントのブロック図である。これにより、所望のバイアス条件がエミュレートされる。
【図２】デバイスを試験するＡＴＥのブロック図である。
【図３】ＡＴＥで使用される試験装置のブロック図である。
【図４】ＡＴＥとＤＵＴとの間のインアクティブ通信チャンネル上でレガシーＡＴＥの挙動をエミュレートするべく使用される回路図である。
【図５】プログラマブルパラメータのセットに対してインアクティブ通信チャンネルのバイアス電圧を決定するべく使用されるグラフの例を示す。
【００１０】
異なる図面の同じ参照番号は同じ要素を示す。
【発明を実施するための形態】
【００１１】
図１は、ＡＴＥ１の一部であるコンポーネントのブロック図を示す。ＡＴＥ１は、レガシーＡＴＥの後継である。例えば、既存ＡＴＥの新たなモデル又は完全に新しいモデルのＡＴＥである。当該コンポーネントはＡＴＥ１において使用されて、レガシーＡＴＥのバイアス条件又は他の任意の所望バイアス条件をエミュレートする。バイアス条件は、漏れ電流であるか又はこれを含むバイアス電流を含んでよい。バイアス条件は、オフセット（例えば非ゼロ）電圧であるか又はこれを含むバイアス電圧を含んでよい。試験プログラム２はレガシーＡＴＥ（図示せず）とともに使用されるべく設計されてよい。ＡＴＥ１において、試験プログラム２は、通信チャンネル３を介してＤＵＴ（図示せず）から受信する信号に対して試験を行うべく使用される。制御ブロック４は、ソフトウェア、ファームウェア、及び／又はハードウェアの組み合わせにより実行される。制御ブロック４は、ＡＴＥ１に対する試験パラメータのプログラミングを制御する。当該試験パラメータは、検出器５に対する試験しきい値（例えば、高すなわちＶＯＨレベル及び低すなわちＶＯＬレベル）、アクティブ負荷の電圧及び／又は電流出力を制御するパラメータ、並びに他の回路要素７のために他の機能を実装するパラメータを含むがこれらに限られない。
【００１２】
試験パラメータの値は、通信チャンネルのバイアス条件に影響を与える。すなわち、異なる値の試験パラメータにより、異なるバイアス条件をもたらすことができる。一例では、当該パラメータの特定値によりレガシーＡＴＥ通信チャンネルにもたらされるバイアス条件が、同じパラメータで後継（例えばモダンな）ＡＴＥにもたらされるバイアス条件と対比される。バイアスコントローラ６（以下に記載）が通信チャンネル上のバイアス条件に影響を与えて、後継ＡＴＥのバイアス条件がレガシーＡＴＥのバイアス条件に整合される。
【００１３】
ＡＴＥ１の動作中、通信チャンネル３を介してＡＴＥ１からＤＵＴへ試験信号が出力される。ＤＵＴは通信チャンネル３を介して応答信号を与えることにより応答する。応答信号は例えば、ＡＴＥが与える試験信号に応答してＤＵＴにより生成される。代替的には、当該試験信号とは独立した通信チャンネル３へ、ＤＵＴから信号が与えられる。代替的には、ＤＵＴが当該チャンネルから完全に切断される一方で、試験プログラムが、当該チャンネルがシステム試験に常に合格するバイアス条件を維持するものと予測する。いずれの場合も、検出器５のような検出器が信号を受信する。チャンネル当たり１つの検出器が存在する（図１には唯一のチャンネルが示される）。
【００１４】
検出器５は、１つ以上のコンパレータ及び／又は他のタイプの測定機能を実装するハードウェアを含む。また、検出器５の少なくとも一部はソフトウェアで実装される。検出器５は通信チャンネル３に電気的に接続される。検出器５は、当該通信チャンネルから信号を受信し、当該信号を１つ以上のしきい値と対比し、及び、対比結果を試験プログラム２へ与えるべく構成される。対比結果は、例えばＤＵＴが特定の試験に合格したか否かを決定するべく評価される。なお、本明細書で使用される電気接続は、直接的な物理接続を必要とするわけではない。電気接続は、２つのコンポーネント間の介在コンポーネントを含んでよい。同様に、電気接続は、例えば変圧器により生成される電気接続のような非有線電気接続を含んでよい。
【００１５】
他の回路７はアクティブ及び／又はパッシブ負荷を含んでよい。回路７もまた通信チャンネル３に電気的に接続される。当該他の回路は、例えば１つ以上の負荷条件を通信チャンネル３に与えるべく使用される。当該負荷条件は、通信チャンネル３への所望の電圧及び／又は電流を含むがこれに限られない。
【００１６】
ＡＴＥ１は、バイアスコントローラ６も含む。バイアスコントローラ６は、通信チャンネル３上で所望のバイアス条件をエミュレートするべく使用される。バイアス条件とは、例えばレガシーＡＴＥの通信チャンネルのバイアス条件である。バイアスコントローラ６は、プログラマブルな双方向（ソース又はシンク）バイアス電流ソース８を含んでよい。ただし、電流ソース８の代わりに他のタイプの信号ソース（プログラマブル及び非プログラマブルの双方）が使用されてよい。すでに通信チャンネル３上にある電流及びインピーダンスとともに電流ソース８からの電流出力は、通信チャンネル上に既存のバイアス条件に影響を与える。これにより、通信チャンネル上には新たなバイアス条件（例えば電圧）がもたらされる。例えば、出力電流は通信チャンネル上の電圧を、同じ通信チャンネル上のレガシーＡＴＥから予測されるバイアス電圧と等価となるように変えることができる。
【００１７】
バイアスコントローラ６は、電圧ソース／インピーダンス回路９を含んでよい。電圧ソース／インピーダンス回路９は、インピーダンス回路９ｂと組み合わせされた電圧ソース９ａを含んでよい。電圧ソース９ａはプログラマブルであってもよく又はそうでなくてもよい。インピーダンス回路９ｂは、抵抗、抵抗ネットワーク、可変抵抗、容量性要素、誘導性要素、トランジスタ、及び／又はこれら若しくは他の要素の１つ以上の組み合わせであってよい。動作上、当該回路は電流を、通信チャンネル３へ／通信チャンネル３から通過させる。これにより、インピーダンス回路９ｂの両端間に電圧がもたらされる。当該電圧は、ソース９ａからの電圧及び通信チャンネル３のバイアス条件と組み合わせられて、レガシーＡＴＥが通信チャンネル３上にもたらすであろうバイアス条件をエミュレートするバイアス条件（例えば電圧）を生成する。
【００１８】
バイアスコントローラ６は、プログラマブルバイアス電流ソース８及び電圧ソース／インピーダンス回路９の組み合わせを含んでよい。当該要素の双方を含む回路の例は、図４に関連して以下に記載される。なお、バイアスコントローラ６は、エミュレートされるレガシーＡＴＥと後継ＡＴＥとの間のバイアス差を補償するのに十分なプログラマブルレンジを有する。
【００１９】
上述のように、レガシーＡＴＥ用に設計された試験プログラムは、インアクティブ通信チャンネル（例えばディセーブル又はトライステートの通信チャンネル）上の所定電圧を予測する。当該通信チャンネル上の所定の電流又は他の信号のレベルを予測する試験プログラムもあるが、以下では所定電圧が予測される例を記載する。当該電圧は検出器５により検出されて、試験プログラム２を実行する処理デバイス（例えばコンピュータ）に送られる。
【００２０】
動作上、バイアスコントローラ６は、インアクティブ通信チャンネル３へ信号（例えば電流）を与えるべく制御される（例えばプログラムされる）。その結果、当該インアクティブ通信チャンネル３上に、レガシーＡＴＥのインアクティブ通信チャンネル上に存在するであろうバイアス条件と同一又は実質同一のバイアス条件（例えば電流及び／又は電圧信号）がもたらされる。試験プログラム２は、レガシーＡＴＥからのバイアス条件、例えば電流及び／又は電圧信号、を予測する。試験プログラム２は、当該レガシーＡＴＥのために設計されたものである。バイアスコントローラ６がインアクティブ通信チャンネル３上でのレガシーＡＴＥの性能をエミュレートする結果、試験プログラム２は、インアクティブ通信チャンネル３上で受信すると予測する信号を受信する。その結果、試験プログラム２を、非レガシー（例えば後継又はモダン）ＡＴＥに使用することができる。
【００２１】
図２を参照すると、上述のバイアス条件エミュレーション処理が実装されたシステムの例が示される。図２は、例えば半導体デバイスのような被試験デバイス（ＤＵＴ）１８を試験するＡＴＥシステム１０を示す。これは試験装置１２を含む。試験装置１２を制御するべく、システム１０は、配線接続１６を介して試験装置１２とのインターフェイスとなるコンピュータシステム１４を含む。典型的には、コンピュータシステム１４は試験装置１２に指令を送り、ＤＵＴ１８を試験するためのルーチン及びファンクションの実行を開始する。当該試験実行ルーチンは、試験信号の生成及びＤＵＴ１８への送信を開始し、当該ＤＵＴからの応答を収集する。様々なタイプのＤＵＴがシステム１０によって試験される。例えば、ＤＵＴは、集積回路（ＩＣ）チップ（例えば、メモリチップ、マイクロプロセッサ、アナログ・デジタル変換器、デジタル・アナログ変換器等）のような半導体デバイスであってよい。
【００２２】
試験信号を与えてＤＵＴからの応答を収集するべく、試験装置１２は、ＤＵＴ１８の内部回路のためのインターフェイスを与える１つ以上のコネクタピンに接続される。いくつかのＤＵＴを試験するべく、例えば６４又は１２８もの数（又はそれ以上）のコネクタピンが試験装置１２とのインターフェイスとなる。説明の便宜上、本実施例では半導体デバイス試験装置１２は、配線接続を介してＤＵＴ１８の１つのコネクタピンに接続される。導体２０（例えばケーブル）がピン２２に接続されて、試験信号（例えば、ＰＭＵ試験信号、ＰＥ試験信号等）をＤＵＴ１８の内部回路へ送るべく使用される。導体２０はまた、半導体デバイス試験装置１２により与えられた試験信号への応答信号をピン２２にてセンスする。例えば、試験信号に応答して電圧信号又は電流信号がピン２２にてセンスされ、導体２０を介して試験装置１２へ送信されて解析される。当該シングルポート試験はまた、ＤＵＴ１８に含まれる他のピンについても行われる。例えば、試験装置１２は、他のピンへ試験信号を与え、（当該与えられた信号を送る）導体を介して反射された関連信号を収集する。当該反射信号を収集することにより、ピンの入力インピーダンスが他のシングルポート試験量とともに特徴付けることができる。他の試験シナリオでは、導体２０を介してデジタル信号がピン２２へ送られてＤＵＴ１８にデジタル値が格納される。ひとたび格納されると、ＤＵＴ１８がアクセスされ、導体２０を介して当該格納されたデジタル値が取得されて試験装置１２へ送信される。当該取得されたデジタル値がその後特定されて、適切な値がＤＵＴ１８に格納されたか否かが決定される。
【００２３】
半導体デバイス試験装置１２は、１ポート測定とともに２ポート試験も行うことができる。例えば、試験信号が導体２０を介してピン２２へ入射され、応答信号がＤＵＴ１８の他の１つ以上のピンから収集される。当該応答信号は半導体デバイス試験装置１２へ与えられて、例えばゲイン応答、位相応答、及び他のスループット測定量のような量が決定される。
【００２４】
図３も参照すると、１つのＤＵＴ（又は複数のＤＵＴ）の複数のコネクタピンから試験信号を送信及び収集するべく、半導体デバイス試験装置１２は、多数のピンとの通信が可能なインターフェイスカード２４を含む。例えば、インターフェイスカード２４は、試験信号を、例えば、３２、６４、又は１２８のピンへ送信して対応する応答を収集できる。ピンへの各通信リンクは１つのチャンネルを含む。多数のチャンネルへ試験信号を与えることにより複数の試験が同時に行われるので、試験時間が低減される。インターフェイスカードに多数のチャンネルを有するとともに試験装置１２に複数のインターフェイスカードを含めることでチャンネル総数が増加するので、試験時間がさらに低減される。本実施例では、複数のインターフェースカードが試験装置１２に装着できることを実証するべく２つの追加インターフェイスカード２６及び２８が示される。
【００２５】
各インターフェイスカードは、特定の試験機能を果たすべく専用集積回路（ＩＣ）チップ（例えば特定用途集積回路（ＡＳＩＣ））を含む。例えば、インターフェイスカード２４は、ピンエレクトロニクス（ＰＥ）ステージ３４を含む。ピンエレクトロニクス（ＰＥ）ステージ３４は、ＰＥ試験を行う回路を含む。ＰＥステージ３４はまた、パラメトリック測定ユニット（ＰＭＵ）試験を行う回路を含む。加えて、インターフェイスカード２６及び２８はそれぞれ、ＰＥ回路を含むＰＥステージ３６及び３８を含む。典型的にＰＭＵ試験は、（プログラマブル）ＤＣ電圧又は電流信号をＤＵＴに与えて、例えば入力及び出力インピーダンス、電流リーク、及び他のタイプのＤＣ性能特性のような量を決定することに関する。ＰＥ試験は、ＤＣ又はＡＣ試験信号又は波形をＤＵＴ（例えばＤＵＴ１８）へ送信して応答を収集し、ＤＵＴの性能をさらに特徴付けることに関する。例えば、ＰＥステージ３４は、バイナリ値のベクトルを表すＡＣ試験信号を（ＤＵＴへ）送信してＤＵＴに格納する。ひとたび当該バイナリ値が格納されると、当該ＤＵＴは試験装置１２によりアクセスされて正しいバイナリ値が格納されたか否かが決定される。
【００２６】
インターフェイスカード２４からＤＵＴ１８（図２）へＤＣ及びＡＣ試験信号の双方を送るべく、導電トレース４０がＰＥステージ３４とインターフェイス基板コネクタ４２とを接続する。インターフェイス基板コネクタ４２は、インターフェイス基板２４への信号の通過のオン及びオフを許可する。また、インターフェイス基板コネクタ４２は導体４４に接続される。導体４４は、インターフェイスコネクタ４６に接続される。インターフェイスコネクタ４６は、試験装置１２へ及び試験装置１２からの信号の通過を許可する。本実施例では、導体２０は、試験装置１２とＤＵＴ１８のピン２２との双方向信号通過を行うべくインターフェイスコネクタ４６に接続される。いくつかの構成では、１つ以上の導体を試験装置１２からＤＵＴへ接続するべくインターフェイスデバイスが使用される。例えば、ＤＵＴは、インターフェイス試験アダプタ（ＩＴＡ）に接続される。インターフェイス試験アダプタ（ＩＴＡ）は、試験装置に接続されるインターフェイス接続アダプタ（ＩＣＡ）とのインターフェイスとなる。ＤＵＴ（例えばＤＵＴ１８）は、各ＤＵＴピンへのアクセスを与えるデバイスインターフェイス基板（ＤＩＢ）に取り付けられる。当該構成では、試験信号を当該ＤＵＴの適切なピン（例えばピン２２）に与えるべく導体２０がＤＩＢに接続される。
【００２７】
本実施例では、信号を送りかつ収集するべく導電トレース４０及び導体４４のみがそれぞれＰＥステージ３４及びインターフェイス基板２４に接続される。しかし、ＰＥステージ３４（ＰＥステージ３６及び３８とともに）は、複数のピン（例えば、８、１６等）を有するのが典型的である。当該複数のピンはそれぞれ、ＤＵＴから（ＤＩＢを介して）信号を与えかつ収集するべく複数の導電トレース及び対応する導体に接続される。加えて、いくつかの構成では、試験装置１２は、２つ以上のＤＩＢに接続される。これにより、インターフェイスカード２４、２６、及び２８が与えるチャンネルと１つ又は複数の被試験デバイスとのインターフェイスが与えられる。
【００２８】
インターフェイスカード２４、２６、及び２８により行われる試験を開始及び制御するべく、試験装置１２は、試験パラメータ（例えば、試験信号電圧レベル、試験信号電流レベル、デジタル値等）を与えるＰＥ制御回路５０を含むことにより、試験信号を与えてＤＵＴ応答を解析する。ＰＥ制御回路は、１つ以上の処理デバイスを使用して実装できる。処理デバイスの例は、マイクロプロセッサ、マイクロコントローラ、プログラマブルロジック（例えば、フィールドプログラマブルゲートアレイ）、及び／又はこれらの組み合わせを含むがこれらに限られない。
【００２９】
また、試験装置１２はコンピュータインターフェイス１２を含む。コンピュータインターフェイス１２により、試験装置１２が実行する動作をコンピュータシステム１４が制御することができ、試験装置１２とコンピュータシステム１４との間でデータ（例えば、試験パラメータ、ＤＵＴ応答等）をやりとりさせることができる。
【００３０】
ＡＴＥ１０において又はこれと関連して使用されるコンピュータ１４又は他の処理デバイスは、ＡＴＥとのアクティブ通信チャンネル上でＤＵＴの試験を行う試験プログラムを実行するべく構成される。当該試験プログラムは、１つ以上のインアクティブ通信チャンネル上の所定電圧を予測するべく構成される。したがって、ＡＴＥ１０は、当該インアクティブ通信チャンネル上の当該予測バイアス条件を生成するハードウェア（例えば回路）及び／又はソフトウェアを含む。当該機能任意のタイプの回路が使用できる。当該回路は、１つ以上のＰＭＵを含むがこれに限られない。
【００３１】
図４に、レガシーＡＴＥのバイアス条件をエミュレートするべく使用できる回路の例を示す。当該回路はＡＴＥシステム１０に組み込まれる。例えば、当該回路は、上述のピンエレクトロニクス又はインターフェイスカードの一部であってよい。
【００３２】
図４を参照すると、ＡＴＥ１０は、試験信号を通信チャンネル５６を介して例えばＤＵＴ１８のようなＤＵＴへ出力するドライバ５５と、通信チャンネル５６を介して当該ＤＵＴから信号を受信する検出器（又は受信器）とを含む。検出器５７は１つ以上のコンパレータ及び／又は他のタイプの検出回路を含む。受信された信号は、ＤＵＴがドライバ５５が与えた試験信号に応答して生成した出力結果である。または、ドライバ５５が与えた当該信号とは独立して当該ＤＵＴが与える信号である。負荷５９は、通信チャンネル５６に負荷条件を与えるアクティブ負荷である。本実施例では、負荷５９は、通信チャンネルに複数の負荷条件のうちの１つを与えるべく制御可能（例えばプログラマブル）である。アクティブ負荷電流は、ＩＯＨ及びＩＯＬ電流値をプログラムすることにより制御できる。転流電圧（ＶＣＯＭ）はプログラマブルであり、電流ソースＩＯＬ及びＩＯＨのための電圧を与える。これにより、チャンネル５６は特定の電圧までプル（ｐｕｌｌ）される。使用可能な他の負荷がプログラマブルでなくともよい。
【００３３】
電圧ソース６３（ＶＣＯＭ）から通信チャンネル５６までの負荷抵抗を与えるべくバッファ６０が使用される。一実施例では、バッファ６０の入力はＶＣＯＭから独立している。イネーブル信号５８（Ｒｐｕｌｌ＿Ｅｎａｂｌｅ）がバッファ６０を介して電圧（例えばＶＣＯＭ）のやりとりを制御する。当該イネーブル信号は、ＰＥ制御回路５０によって出力され、例えばコンピュータ１４のような処理デバイスによって設定される。回路要素６１は、負荷５９と通信チャンネル５６との間に電気的に接続される。本実施例では、回路要素６１は抵抗要素（例えば抵抗Ｒｐｕｌｌ）である。しかし、抵抗の代わりに又はこれに加えて他のタイプの回路要素を使用してもよい。使用できる回路要素の例は、図１に関連して上述されている。１つ以上の入力を備えるバッファ６０及びＲｐｕｌｌの複数の例もまた、本明細書に記載の機能を実装するべくチャンネル５６に電気的に接続される。
【００３４】
信号ソース６２（図４にてBIAS-CTRL Currentとして示す）が通信チャンネル５６に電気的に接続される。図１に関連して上述した実施例にあてはまるが、信号ソース６２は、プログラマブルな双方向（ソース又はシンク）バイアス電流ソースである。ただし、信号ソース６２の代わりに他のタイプの信号ソース（プログラマブル及び非プログラマブルの双方）が使用されてよい。本実施例では、信号ソース６２は、通信チャンネルへの又は通信チャンネルからの２００マイクロアンペア（μＡ）までのソース又はシンクである。ＡＴＥ１０に関連する処理デバイス（例えばコンピュータ１４）は、以下に記載するように、通信チャンネル５６上の所定電流及び電圧を取得するのに必要な電流量を生成する信号ソース６２をプログラムするべく使用される。処理デバイスは、高及び低しきい値電圧並びにアクティブ負荷電圧のようなパラメータを格納するメモリを参照して信号ソース６２のためのプログラミングを決定できる。
【００３５】
上述の回路要素６０、６１、６２は、バイアス制御回路７５（図４にてBIAS_CTRL Circuitとして示す）の一部である。バイアス制御回路７５は、記載のとおり図１のバイアスコントローラと実質的に同じ機能を果たすべく構成される。
【００３６】
上述のように、レガシーＡＴＥのために設計された試験プログラムは、インアクティブ通信チャンネル（例えばソース要素がトライステート又はディセーブルの通信チャンネル）上の所定電圧を予測する。通信チャンネル上の所定電流又は他の信号レベルを予測する試験プログラムもあるが、以下では電圧が予測される実施例を記載する。当該電圧は検出器５７を介して検出されて、試験プログラムを実行する処理デバイス（例えばコンピュータ１４）に送られる。本実施例では、検出器５７は、高検出しきい値ＶＯＨ及び低検出しきい値ＶＯＬを含む。これら双方は、通信チャンネル上の高及び低信号レベルを検出するべくプログラマブルである。予測される電圧はＶＯＨとＶＯＬとの間であるが、他のしきい値電圧を使用してもよい。
【００３７】
レガシーＡＴＥと同一ではない性能特性のＡＴＥに使用する試験プログラムをイネーブルにするべく、信号ソース６２が制御されて（例えばプログラムされて）、インアクティブ通信チャンネル５６に信号（例えば電流）が与えられる。また、バッファ６０をイネーブルにすることでＲｐｕｌｌ６１がアクティベートされて、インアクティブ通信チャンネル上の信号のための電流、電圧、及び／又はインピーダンスがもたらされる。これらは、レガシーＡＴＥのインアクティブ通信チャンネル上に存在するものと実質同一である。このようにレガシーＡＴＥのバイアス条件をシミュレートすることにより、レガシーＡＴＥのために設計された試験プログラムを、それと同一でない性能特性のＡＴＥに使用することができる。
【００３８】
図４に示すように、ドライバ５５及び負荷５９がインアクティブ（例えばオフ又はディセーブル）の場合であっても、検出器５７は通信チャンネル５６上の信号を検出するべく構成される。さらに、ＤＵＴもまた当該通信チャンネル上の当該信号を測定し得る。ＤＵＴがソースが弱い又は全くない通信チャンネルを駆動する場合、ドライバ５５及びアクティブ負荷５９のインアクティブ状態挙動並びに検出器５７（及び通信チャンネルに電気的に接続された他の任意の検出器）の入力特性が、通信チャンネル５６がインアクティブである場合の通信チャンネル５６上のバイアス条件（例えば電圧）を決定する。
【００３９】
例えば、ドライバ５５がディセーブルの場合、漏れ電流は依然としてドライバ５５を介して通信チャンネル５６へ送られる。漏れ電流もまた、信号ソース６２を含む通信チャンネルに電気的に接続された検出器及び／又は他の回路要素を介してもたらされる。ドライバ及び検出器の高及び低しきい値は、当該要素によりもたらされる漏れ電流量に影響を与える。当該漏れ電流及び通信チャンネル５６上の他の電流は、通信チャンネル５６上のインピーダンスを通って流れ、通信チャンネル５６上に電圧をもたらす。通信チャンネル上の当該インピーダンスは、バッファ６０がイネーブルの場合、要素（例えばドライバ及びアクティブ負荷）のオフ状態インピーダンスとＲｐｕｌｌとの並列結合となる。レガシーＡＴＥシステムの電圧をシミュレートするべく、信号ソース６２は、チャンネル５６上のインピーダンスを介してバイアス電流をもたらすべくプログラムされる。当該バイアス電流は、すでに通信チャンネル上にある当該電流と結合している場合に、レガシーＡＴＥがもたらしたであろう通信チャンネル５６上の電圧と実質同一の通信チャンネル５６上の電圧をもたらす。当該電圧が検出器５７により検出されて試験プログラムにより処理される。インアクティブ通信チャンネル上の電圧は試験プログラムが予測する電圧であるから、試験プログラムによりもたらされる試験結果は、後継の非レガシーＡＴＥのために悪影響を受けるということがない。
【００４０】
本実施例では、通信チャンネル５６上に所望の電圧をもたらすべく、信号ソース６２がプログラムされてバイアス電流がもたらされる。当該バイアス電流は、すでに通信チャンネル上にある電流（例えば漏れ電流）と結合する（例えば当該電流を増加させる）。イネーブル信号５８は、バッファ６０の出力へ電圧を送るべく設定される。これにより、ここでは抵抗である回路要素（Ｒｐｕｌｌ）６１が、チャンネル上の電圧をＶＣＯＭに向けてプルしながらライン上のインピーダンスに影響を与えることができる。チャンネル５６上の要素によりもたらされるバイアス電流／漏れ電流は、Ｒｐｕｌｌの両端に電圧をもたらす。これにより、ＶＣＯＭに対するチャンネル上の電圧が形成される。信号ソース６２が適切にプログラムされた場合、通信チャンネル上にもたらされる電圧は、レガシーＡＴＥのインアクティブ通信チャンネル上に存在するであろう電圧に対応する。検出器５７は当該電圧を検出し、所定経路に沿って処理デバイスへ送る。これにより、当該電圧が試験プログラムにより使用される。
【００４１】
一例では、転流電圧（ＶＣＯＭ）は２ボルト（Ｖ）にプログラムされ、抵抗Ｒｐｕｌｌは２３０ＫΩの値であり、信号ソースは−４０マイクロアンペア（μＡ）から４０μＡまでのプログラマブル電流をもたらすことができる。ただし、かかる値は単なる例であり、任意の値を使用することができる。
【００４２】
図５は、例示のデバイス／機器のためのパラメータセットに基づいてバイアス条件を決定するグラフの例を示す。図５において、曲線７０は、例示のレガシーＡＴＥの特定のセットのプログラマブルパラメータに対して回路要素Ｒｐｕｌｌ６１の両端にもたらされる漏れ電流寄与を示す。曲線７０（本実施例では直線であるが）の特性は、Ｒｐｕｌｌ、ＶＣＯＭ、及びチャンネル電圧の値に基づいて決定される。曲線７０に対し、ＶＣＯＭは曲線７０のＸ軸切片を、Ｒｐｕｌｌは曲線７０の傾きを決定する。
【００４３】
曲線７１は、例示のレガシーＡＴＥの通信チャンネル上における検出器５７の漏れ電流寄与を示す。曲線７０を生成するべく使用されたものと同じセットのプログラマブルパラメータが使用される。図５を参照すると、ステップ７７が、通信チャンネル上の静止状態漏れ電流に対応する。ステップ７８及び７９のＸ軸位置は、しきい値電圧ＶＯＨ及びＶＯＬの値に基づく。ステップ７７から７８への移行は、２つのしきい値電圧ＶＯＨ又はＶＯＬの一方と交差するときに生じ、ステップ７８から７９への移行は他方のしきい値ＶＯＨ又はＶＯＬと交差するときに生じる。図５に示す例では、しきい値電圧は各ステップのスロープのほぼ中央に存在する。当該ステップにおける電流の振幅は検出器５７の特性に基づく。
【００４４】
２つの曲線７０と７１との交点すなわちポイント７４は、例示のレガシーＡＴＥに現れるであろうバイアス電圧８０に対応する。新しい（モダン）ＡＴＥは、互換性を目的として当該バイアス電圧８０を達成する必要がある。新しいＡＴＥは、上述のようにバイアス制御回路７５を介して当該バイアス電圧８０を達成できる。一例では、直線７０が、Ｒｐｕｌｌを通ってチャンネル５６内に流れる電流を表す。曲線７１が、一セットのしきい値ゆえに検出器５７内に流れる漏れ電流（ステップ電流）を表す。交点７４は、当該２つの電流が相殺し合う（例えば振幅が等しく方向が逆である）ポイントに対応する。これは平衡点と称される。ここで、通信チャンネル５６上の電圧は、平衡点の電圧８０まで浮上する。これは、モダン試験装置においてバイアス制御回路７５の要素を介して達成できるレガシー試験装置の電圧バイアスである。異なるプログラマブルパラメータ（例えばＶＯＨ、ＶＯＬ、ＶＣＯＭ）は、７０及び７１に対応するが異なる曲線を、したがって異なる交点をもたらす。バイアス制御回路７５は、上述のように異なる電圧を取得するべく制御される。
【００４５】
まとめると、Ｒｐｕｌｌを通る電流はＶＣＯＭ及びチャンネル電圧からもたらされる。平衡点における電圧８０は、電流が平衡状態（交点７４）にあるときに通信チャンネルが浮上する電圧である。当該点は「未知」である。これを解くべくグラフが有用となる。これにより、「モダン」ＡＴＥにおいていかなるバイアス条件を達成するべきか（及び、このためにいかにしてバイアス電流をプログラムするべきか）を決定することができる。
【００４６】
図４に示すものと類似のグラフ手法が使用されて、モダンＡＴＥのプログラマブルパラメータと平衡点８０との関係が決定される。当該プログラマブルパラメータは、バイアス制御回路７５（図４）に関連するプログラマブルパラメータを含む。当該グラフは、モダンＡＴＥの通信チャンネル上の要素に関連するものと同じプログラマブルパラメータを使用して作られる。当該グラフは、レガシーＡＴＥと同じ要素に関連する曲線を有してよく、モダンＡＴＥの要素に関連する曲線を有してもよい。いずれにせよ、バイアス制御回路７５が調整されてモダンＡＴＥの通信チャンネル上に、例示のレガシーＡＴＥのそれと整合する平衡点８０がもたらされる。
【００４７】
なお、図５は、バイアス電流ソースをいかにしてプログラムするかを決定する１つの方法のみを示す。バイアス電流ソースをプログラムする他の方法が使用されてよい。ＶＯＨ、ＶＯＬ、及び負荷電圧の関数である数学的処理の使用が含まれるがこれに限られない。
【００４８】
ＡＴＥの各通信チャンネルのために上述の機能を実行するタイプのエミュレーション回路が存在する。当該回路のそれぞれは、対応するチャンネルがレガシーＡＴＥのインアクティブ通信チャンネルのバイアス条件（例えば電圧及び電流）をエミュレートするようにプログラムされる。対応する通信チャンネルがアクティブチャンネルであれば、それに応じて信号ソース６２がプログラムされる。
【００４９】
本明細書におけるバイアス制御回路はハードウェアとともに使用するもの及び上述のものに限られない。本明細書に記載のＡＴＥは、ＰＭＵを含む任意のハードウェアを使用して実装することができる。ＰＭＵはプログラマブル電流を強制できるのが典型的なので、ＰＭＵは、バイアス条件を補正するべく必要な能力を与えることができる。また、ＰＭＵを含むピンエレクトロニクスは追加のバイアス制御回路を必要としない。
【００５０】
本明細書に記載のＡＴＥは上述のハードウェア及びソフトウェアとともに使用するものに限られない。本明細書に記載のＡＴＥは、任意のハードウェア及び／又はソフトウェアを使用して実装することができる。例えば、本明細書に記載のＡＴＥ又はこれの単数若しくは複数の部分は、少なくとも一部においてデジタル電子回路を使用して、又はコンピュータハードウェア、ファームウェア、ソフトウェア、又はこれらの組み合わせで実装することができる。
【００５１】
本明細書に記載のＡＴＥ（例えば処理デバイスが行う機能）は、少なくとも一部において、データ処理装置（例えばプログラマブルプロセッサ、一のコンピュータ、又は複数のコンピュータ）による実行又はこれの動作制御を目的とするコンピュータプログラム製品（すなわち情報媒体に有体的に具体化されるコンピュータプログラム（例えば１つ以上の機械可読媒体又は伝播信号）を介して実装することができる。コンピュータプログラムは任意の形態のプログラミング言語で記述することができる。当該プログラミング言語は、コンパイル言語又はインタプリタ言語を含む。また、スタンドアローンプログラムとして又はモジュール、コンポーネント、サブルーチン、若しくはコンピューティング環境での使用に適した他のユニットとしての形態を含む任意の形態でディプロイすることができる。コンピュータプログラムはディプロイされて一のコンピュータ、又は一のサイト若しくは複数のサイトにわたり分散されて通信ネットワークで相互接続された複数のコンピュータで実行することができる。
【００５２】
ＡＴＥを実装することに関連するアクションは、本明細書に記載のＡＴＥの機能を行う１つ以上のコンピュータプログラムを実行する１つ以上のプログラマブルプロセッサにより行うことができる。ＡＴＥの全て又は一部は、特定用途ロジック回路（例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ）及び／又はＡＳＩＣ（特定用途集積回路））として実装することができる。
【００５３】
コンピュータプログラムの実行に適したプロセッサは例えば、汎用及び特定用途双方のマイクロプロセッサ、マイクロコントローラ、及び任意の種類のデジタルコンピュータの任意の１つ以上のプロセッサを含む。一般に、プロセッサはリードオンリーメモリ若しくはランダムアクセスメモリ又は双方から命令及びデータを受け取る。コンピュータの要素は、命令を実行するプロセッサと、命令及びデータを格納するための１つ以上のメモリデバイスとを含む。
【００５４】
本明細書に記載の異なる実施例の要素が組み合わされて具体的に上述されていない他の実施例を形成してもよい。本明細書に具体的に記載されていない他の実施例もまた以下の特許請求の範囲内である。
【図１】
2010540972.tif 000003
【図２】
2010540972.tif 000004
【図３】
2010540972.tif 000005
【図４】
2010540972.tif 000006
【図５】
2010540972.tif 000007
【国際調査報告】
2010540972.tif 000008
2010540972.tif 000009