(57)【特許請求の範囲】
【請求項１】
光電変換素子と、該光電変換素子で発生した電流を増幅する電流増幅回路と、スタンバイ回路とを有する光電変換部を有し、
前記光電変換部は、第１の端子、第２の端子、及び第３の端子を有し、
前記第１の端子には、電源電圧が供給され、
前記第２の端子には、抵抗素子及び容量素子の一方の端子が電気的に接続され、
前記第３の端子は、前記スタンバイ回路と電気的に接続され、
前記抵抗素子の他方の端子は、前記容量素子の他方の端子と電気的に接続され、
前記電流増幅回路は、カレントミラー回路であり、
前記スタンバイ回路は、酸化物半導体層を有する第１のトランジスタを有し、
前記カレントミラー回路は、酸化物半導体層を有する第２のトランジスタを有し、
前記第２のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方に電気的に接続されており、
前記第２のトランジスタのソース又はドレインの一方は、前記第１の端子と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方、及び前記第２のトランジスタのソース又はドレインの他方は、前記第２の端子と電気的に接続され、
前記第１のトランジスタのゲートは、前記第３の端子と電気的に接続され、
前記光電変換素子の出力電流が１０−１２Ａの時、スタンバイ状態の出力電流は、通常状態の出力電流よりも低く、
前記スタンバイ状態は、前記第３の端子に高電源電圧が供給される期間であることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記酸化物半導体層はＩｎとＧａとＺｎまたはＩｎとＳｎとＺｎを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
光電変換素子を有する半導体装置及びその作製方法とその動作方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
一般的に電磁波の検知用途に用いられる半導体装置は数多く知られており、例えば紫外線
から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波
長４００ｎｍ〜７００ｎｍの可視光線領域に感度を有するものは特に可視光センサと呼ば
れ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用い
られている。
【０００４】
特に表示装置では周囲の明るさを検出し、その表示輝度を調整することが行なわれている
。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって、無駄な電力を減
らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのよ
うな表示輝度調整用の光センサが用いられている。
【０００５】
また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光
センサにより検出し、表示画面の輝度を調整することも行われている。
【０００６】
このような光センサにおいては、センシング部分にフォトダイオードを用いている。トラ
ンジスタを用いた増幅回路と、フォトダイオードとを組み合わせて作製された２端子のチ
ップが特許文献１に記載されている。
【０００７】
また、酸化物半導体層を用いたトランジスタで構成された増幅回路を有する光センサが特
許文献２に記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１３６３９２号公報
【特許文献２】特開２０１０−１５３８３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
光センサは、撮像装置や、表示装置をはじめとして、広範囲な電子機器に使用されるよう
になっている。携帯電話やゲーム装置などの携帯情報端末に、光センサを組み込むことに
よって、消費電力の低減を図る、または表示装置の表示方法を切り換える。特に、このよ
うな携帯情報端末において、軽量化のために小型化が求められ、電池を電源とした長時間
の動作を実現するために光センサの低消費電力化も求められている。
【００１０】
そこで、さらなる光センサの低消費電力化を図ることを課題の一とする。
【課題を解決するための手段】
【００１１】
無駄な電力消費を抑制するという観点から、不要な電力供給を断つ、スタンバイ機能を持
たせることによって光センサの低消費電力化を図る。
【００１２】
本明細書で開示する本発明の一態様は、光電変換素子と、該光電変換素子で発生した電流
を増幅する電流増幅回路と、スタンバイ回路とを有する光電変換部を有し、光電変換部は
、第１の端子、第２の端子、及び第３の端子を有し、第１の端子には、電源電圧が供給さ
れ、第２の端子には、抵抗素子が電気的に接続され、第３の端子は、スタンバイ回路と電
気的に接続されていることを特徴とする半導体装置である。
【００１３】
上記において、電流増幅回路は、カレントミラー回路であることが好ましい。
【００１４】
上記において、スタンバイ回路は、酸化物半導体層を有するトランジスタであってもよい
。
【００１５】
上記半導体装置は、さらに容量素子を有し、容量素子の一方の端子は、抵抗素子の一方の
端子と電気的に接続されていてもよい。
【００１６】
上記において、スタンバイ回路は、電流増幅回路と電気的に接続されていてもよい。
【００１７】
シリコンを用いた複数のトランジスタを組み合わせて電流増幅回路を構成する。一方、ス
タンバイ回路は酸化物半導体層を用いたトランジスタとすることが好ましく、電流増幅回
路の上方に重ねて設けることができる。その場合、スタンバイ回路を設けても光センサの
全体の大きさはほとんど変わらない。
【００１８】
また、電流増幅回路を構成するトランジスタとして酸化物半導体層を用いたトランジスタ
を用いることもできる。酸化物半導体層を用いたトランジスタを用いると、電流増幅回路
と同一工程でスタンバイ回路を形成することができる。また、酸化物半導体層を用いたト
ランジスタを用いると、複数のトランジスタの間で電気特性のバラツキが少ないため、バ
ラツキの少ない電流増幅回路を実現することができる。個々の製品の電流増幅回路にバラ
ツキがあると製品の電気特性がバラツキ、歩留まりが低下する、使い勝手が悪くなってし
まったりする、等の恐れがある。
【発明の効果】
【００１９】
スタンバイ機能を持たせることで光センサの低消費電力化を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】実施の形態１に係わる半導体装置を説明する図。
【図２】実施の形態１に係わる半導体装置を説明する図。
【図３】実施の形態１に係わる半導体装置のタイミングチャートを説明する図。
【図４】実施の形態１に係わる半導体装置を説明する図。
【図５】実施の形態１に係わる半導体装置の出力電流の様子を説明する図。
【図６】実施の形態１に係わる半導体装置の出力電流の様子を説明する図。
【図７】半導体装置の出力電流のシミュレーション結果を説明する図。
【図８】半導体装置の出力電流のシミュレーション結果を説明する図。
【図９】トランジスタの構造の一例を説明する図。
【図１０】トランジスタの構造の一例を説明する図。
【図１１】本発明の一態様に係る酸化物材料の構造を説明する図。
【図１２】本発明の一態様に係る酸化物材料の構造を説明する図。
【図１３】本発明の一態様に係る酸化物材料の構造を説明する図。
【発明を実施するための形態】
【００２１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
【００２２】
（実施の形態１）
図１を用いて、本発明の半導体装置１００について説明する。図１は本発明の半導体装置
１００の構成例を示す回路図である。本実施の形態では、図１における光電変換部１０１
は、半導体装置１００全体の消費電力を制御できるスタンバイ回路、光エネルギーを電気
エネルギーに変換する光電変換素子、該光電変換素子で発生した微小な検出電流を増幅す
る電流増幅回路、をそれぞれ少なくとも一つ含むものとする。
【００２３】
図１に示すように、本実施の形態の半導体装置１００は、光電変換部１０１と、抵抗素子
１０２と、第１の端子１１と、第２の端子１２と、第３の端子１３と、第４の端子１４と
、第５の端子１５と、を有する。第１の端子１１には、高電源電圧（Ｖｄｄ）が供給され
、第５の端子１５には、低電源電圧（Ｖｓｓ）が供給されている。なお、光電変換部１０
１は、第１の端子１１と、第２の端子１２と、第３の端子１３が設けられた３端子構成と
なっている。
【００２４】
次に、図１に示される半導体装置１００の動作について簡単に説明する。光電変換部１０
１に光１０が入射すると、光１０の照度に応じて光電変換部１０１に電流が発生する。該
電流を第３の端子１３から、出力電流ＩＯＵＴとして得ることができる。また、出力電流
ＩＯＵＴは、抵抗素子１０２を流れる。この際、抵抗素子１０２の両端に電圧が発生する
。該電圧を、第４の端子１４から出力電圧ＶＯＵＴとして得ることができる。従って、半
導体装置１００は光１０の照度に応じて出力電流ＩＯＵＴ及び出力電圧ＶＯＵＴを出力す
ることができる。
【００２５】
この際、本発明の一態様における半導体装置１００によれば、第２の端子１２に供給する
電圧を切り替えることにより、得られる出力電流ＩＯＵＴ及び出力電圧ＶＯＵＴを変化さ
せ、半導体装置１００の消費電力を低減させることができる。図３に、図１に示す半導体
装置１００において、第２の端子１２に供給する電圧を切り替えた際、半導体装置１００
から出力される出力電流ＩＯＵＴ及び出力電圧ＶＯＵＴの変化の様子を模式図で示す。
【００２６】
期間Ｔ１は、通常の動作状態を示し、期間Ｔ２は、スタンバイ状態を示す。通常の動作状
態（期間Ｔ１）では、第２の端子１２に低電源電圧（Ｖｓｓ）が供給される。この時、第
３の端子１３からは、高電流（所謂所望の電流）が出力され、出力電流ＩＯＵＴに応じて
第４の端子１４からも、高電源電圧（所謂所望の電圧）が出力される。一方、スタンバイ
状態（期間Ｔ２）では、第２の端子１２に高電源電圧（Ｖｄｄ）が供給される。この時、
第３の端子１３からは、低電流（所謂ほぼゼロの電流）が出力され、出力電流ＩＯＵＴに
応じて第４の端子１４からも、低電源電圧（所謂ほぼゼロの電圧）が出力される。従って
、第２の端子１２に高電源電圧（Ｖｄｄ）が供給されるスタンバイ状態においては、出力
電流ＩＯＵＴ及び出力電圧ＶＯＵＴをほぼゼロにすることで、消費電力を低減することが
可能になる。即ち第２の端子１２に供給する電圧を切り替えることで、半導体装置１００
における消費電力の制御が可能になる。
【００２７】
次に、図２に、半導体装置１００の具体的な回路構成の一例を示す。図２に示される半導
体装置１００は、カレントミラー回路１２０と、フォトダイオード１０３と、スタンバイ
回路１１６と、抵抗素子１０２と、容量素子１０７と、第１の端子１１と、第２の端子１
２と、第３の端子１３と、第４の端子１４と、第５の端子１５と、を有する。
【００２８】
カレントミラー回路１２０は、参照側のトランジスタ１０４が１個と、ミラー側のトラン
ジスタ１０５（１０５＿１〜１０５＿ｎ）がｎ個とにより構成されている。なお、参照側
とは、トランジスタのソース端子に流れる電流と、該トランジスタのゲート端子に流れる
電流とが等しい側を指す。ミラー側とは、該参照側で発生させたゲート電圧に従って、電
流を出力するトランジスタが含まれている側を指す。カレントミラー回路１２０はフォト
ダイオード１０３の検出電流を増幅するための電流増幅回路である。フォトダイオード１
０３は、抵抗が大きく、フォトダイオード１０３の抵抗値が、数ＫΩ〜数ＧΩになるため
検出電流が非常に微小であり、カレントミラー回路１２０のような電流増幅回路を用いる
ことが好ましい。なお、本実施の形態では、電流増幅回路として、カレントミラー回路１
２０を採用しているが、電流増幅回路は、該回路に限定されない。
【００２９】
図２に示されるスタンバイ回路１１６は、１個のトランジスタ１０６のみの、簡易な構成
を有する。光電変換部１０１は、第１の端子１１と、第２の端子１２と、第３の端子１３
が設けられた３端子構成となっている。３端子中の１端子（第２の端子１２）は、スタン
バイ回路１１６の動作を制御するために設けられている。
【００３０】
なお、本実施の形態において、トランジスタ１０４、トランジスタ１０５及びトランジス
タ１０６は全てｎチャネル型トランジスタで構成されているがこの構成に限定されない。
トランジスタ１０４、トランジスタ１０５及びトランジスタ１０６は全てｐチャネル型ト
ランジスタで構成されていてもよい。
【００３１】
フォトダイオード１０３の一方の端子と、ｎ個のトランジスタ１０５（１０５＿１〜１０
５＿ｎ）のソース又はドレインの一方の端子のそれぞれと、第１の端子１１と、は電気的
に接続されている。フォトダイオード１０３の他方の端子と、トランジスタ１０４のソー
ス又はドレインの一方の端子と、トランジスタ１０４のゲート端子と、ｎ個のトランジス
タ１０５（１０５＿１〜１０５＿ｎ）のゲート端子のそれぞれと、トランジスタ１０６の
ソース又はドレインの一方の端子と、は電気的に接続されている。トランジスタ１０６の
ゲート端子と、第２の端子１２と、は電気的に接続されている。トランジスタ１０４のソ
ース又はドレインの他方の端子と、ｎ個のトランジスタ１０５（１０５＿１〜１０５＿ｎ
）のソース又はドレインの他方の端子のそれぞれと、トランジスタ１０６のソース又はド
レインの他方の端子と、第３の端子１３と、は電気的に接続されている。第３の端子１３
と、抵抗素子１０２の一方の端子と、容量素子１０７の一方の端子と、第４の端子１４と
、は電気的に接続されている。抵抗素子１０２の他方の端子と、容量素子１０７の他方の
端子と、第５の端子１５と、は電気的に接続されている。第１の端子１１には、高電源電
圧（Ｖｄｄ）が供給され、第５の端子１５には、低電源電圧（Ｖｓｓ）が供給されている
。
【００３２】
なお、図２では参照側のトランジスタ１０４が１個と、ミラー側のトランジスタ１０５（
１０５＿１〜１０５＿ｎ）がｎ個との合計ｎ＋１個のトランジスタによって構成される、
カレントミラー回路１２０の例を示し、図４では参照側のトランジスタ１０４が１個と、
ミラー側のトランジスタ１０５が１個との合計２個のトランジスタによって構成される、
カレントミラー回路１０８の例を示しているが、これらの構成に限定されない。
【００３３】
参照側のトランジスタ１０４のソース端子とドレイン端子間を流れる電流を参照電流とし
、ミラー側のトランジスタ１０５のソース端子とドレイン端子間を流れる電流をミラー電
流とする。図４に示すように、ミラー側のトランジスタ１０５が１個の場合、参照電流と
ミラー電流の比は、１：１の関係となる。（ただし参照側のトランジスタ１０４とミラー
側のトランジスタ１０５が同一の電気特性を有する。）本実施の形態においては、参照側
のトランジスタ１０４とミラー側のトランジスタ１０５（１０５＿１〜１０５＿ｎ）は同
一の電気特性を有するものとする。
【００３４】
図２に示される半導体装置１００の動作について図５及び図６を用いて具体的に説明する
。なお、図５及び図６にはトランジスタのオン／オフ状態及び電流の流れを示す。
＜通常の動作状態（期間Ｔ１）＞（図５参照。）
フォトダイオード１０３に光１０が入射すると、光１０の照度に応じてフォトダイオード
１０３に電流が発生し、これをフォトダイオード１０３の検出電流ＩＰＤｉとする。また
、通常の動作状態（期間Ｔ１）では、第２の端子１２に低電源電圧（Ｖｓｓ）が供給され
る。この時、トランジスタ１０６（ｎｃｈ）はオフ状態となる。トランジスタ１０６がオ
フ状態となっても、わずかにリーク電流が発生し、これをスタンバイ回路１１６の出力電
流ＩＳＴＢ（リーク電流）とする。従って、参照側のトランジスタ１０４に流れる電流を
、参照電流ＩＲＥＦとすると、参照電流ＩＲＥＦは、検出電流ＩＰＤｉと出力電流ＩＳＴ
Ｂ（リーク電流）との差で表すこともできる。トランジスタ１０４に参照電流ＩＲＥＦが
流れることで、参照側のトランジスタ１０４のゲート端子に電圧ＶＧＡＴＥが発生する。
参照側のトランジスタ１０４のゲート端子とミラー側のトランジスタ１０５（１０５＿１
〜１０５＿ｎ）のゲート端子のそれぞれとは、電気的に接続されているため、ミラー側の
トランジスタ１０５（１０５＿１〜１０５＿ｎ）のゲート端子のそれぞれにもまた、電圧
ＶＧＡＴＥが発生することになる。
これより、ミラー側のトランジスタ１０５（１０５＿１〜１０５＿ｎ）のそれぞれに流れ
る電流を、ミラー電流Ｉｍｉｒｒｏｒとすると、ミラー電流Ｉｍｉｒｒｏｒは、参照電流
ＩＲＥＦと等しくなる。（参照側のトランジスタ１０４とミラー側のトランジスタ１０５
（１０５＿１〜１０５＿ｎ）は同一の電気特性を有する。）従って、第３の端子１３より
得られる出力電流ＩＯＵＴは、参照電流ＩＲＥＦ（ミラー電流Ｉｍｉｒｒｏｒ）とカレン
トミラー回路１２０に用いられたトランジスタの合計個数との積で表すことができる。
【００３５】
カレントミラー回路１２０では、ミラー側のトランジスタの個数に応じて出力電流ＩＯＵ
Ｔ（図５では、（ｎ＋１）ＩＰＤｉ、図６では、ＩＰＤｉ）を、制御することが可能とな
る。これは、トランジスタのチャネル幅を増加させ、トランジスタに流すことのできる電
流の許容量を広げられることと同様の原理である。所望の出力電流ＩＯＵＴに応じて、並
列接続させるミラー側のトランジスタの個数を決定すればよい。
【００３６】
第３の端子１３から出力される、出力電流ＩＯＵＴは、並列接続された抵抗素子１０２及
び容量素子１０７を流れる。この際、抵抗素子１０２の両端及び容量素子１０７の両端に
電圧が発生し、発生した電圧を、第４の端子１４から出力電圧ＶＯＵＴとして得ることが
できる。従って、半導体装置１００は光１０の照度に応じて出力電流ＩＯＵＴ及び出力電
圧ＶＯＵＴを出力することができる。また、出力電流ＩＳＴＢ（リーク電流）を限りなく
ゼロに近いとみなした場合、トランジスタ１０４に流れる参照電流ＩＲＥＦは、フォトダ
イオード１０３の検出電流ＩＰＤｉとほぼ等しいと考えることができる。このため、出力
電流ＩＯＵＴから検出電流ＩＰＤｉを得ることが可能になる。
【００３７】
上述した内容を以下の数式１にまとめる。
【数１】
0006293176.tif 000002
【００３８】
＜スタンバイ状態（期間Ｔ２）＞（図６参照。）
フォトダイオード１０３に光１０が入射すると、光１０の照度に応じてフォトダイオード
１０３に電流が発生し、これをフォトダイオード１０３の検出電流ＩＰＤｉとする。また
、スタンバイ状態（期間Ｔ２）では、第２の端子１２に高電源電圧（Ｖｄｄ）が供給され
る。この時、トランジスタ１０６（ｎｃｈ）はオン状態となり、トランジスタ１０６には
スタンバイ回路１１６の出力電流ＩＳＴＢが流れる。トランジスタ１０６がオン状態とな
るため、フォトダイオード１０３に発生した検出電流ＩＰＤｉがトランジスタ１０６を流
れることになる。即ち、スタンバイ状態（期間Ｔ２）では、スタンバイ回路１１６の出力
電流ＩＳＴＢとフォトダイオード１０３に発生した検出電流ＩＰＤｉとが等しくなる。な
お、この検出電流ＩＰＤｉは非常に微小である。
【００３９】
この時、参照側のトランジスタ１０４（ｎｃｈ）はオフ状態となる。参照側のトランジス
タ１０４がオフ状態となっても、わずかにリーク電流が発生し、これを参照電流ＩＲＥＦ
（リーク電流）とする。参照側のトランジスタ１０４は、オフ状態であるため、参照側の
トランジスタ１０４のゲート端子に発生する電圧ＶＧＡＴＥは、低電源電圧（Ｖｓｓ）と
なる。参照側のトランジスタ１０４のゲート端子とミラー側のトランジスタ１０５（１０
５＿１〜１０５＿ｎ）のゲート端子のそれぞれとは、電気的に接続されているため、ミラ
ー側のトランジスタ１０５（１０５＿１〜１０５＿ｎ）のゲート端子のそれぞれに発生す
る電圧ＶＧＡＴＥもまた、低電源電圧（Ｖｓｓ）となる。従って、ミラー側のトランジス
タ１０５（１０５＿１〜１０５＿ｎ）のそれぞれもまたオフ状態となる。オフ状態となっ
ても、ミラー側のトランジスタ１０５（１０５＿１〜１０５＿ｎ）のそれぞれには、わず
かにリーク電流が発生し、これらをミラー電流Ｉｍｉｒｒｏｒ（リーク電流）とする。な
お、参照側のトランジスタ１０４及びミラー側のトランジスタ１０５（１０５＿１〜１０
５＿ｎ）のそれぞれがオフ状態となっているため、カレントミラー回路１２０は、機能不
全である。
【００４０】
従って、第３の端子１３より得られる出力電流ＩＯＵＴは、出力電流ＩＳＴＢに参照電流
ＩＲＥＦ（リーク電流）（ミラー電流Ｉｍｉｒｒｏｒ（リーク電流））とカレントミラー
回路１２０に用いられたトランジスタの合計個数との積とを加えて表すことができる。な
お、参照電流ＩＲＥＦ（リーク電流）及びミラー電流Ｉｍｉｒｒｏｒ（リーク電流）は、
非常に微小である。カレントミラー回路１２０に用いられたトランジスタが、例えば酸化
物半導体である場合、出力電流ＩＳＴＢ＞＞参照電流ＩＲＥＦ（リーク電流）、出力電流
ＩＳＴＢ＞＞ミラー電流Ｉｍｉｒｒｏｒ（リーク電流）となる。
【００４１】
第３の端子１３から、出力電流ＩＯＵＴを得られるため、該出力電流ＩＯＵＴは、並列接
続された抵抗素子１０２及び容量素子１０７を流れる。この際、抵抗素子１０２の両端及
び容量素子１０７の両端に電圧が発生し、発生した電圧を、第４の端子１４から出力電圧
ＶＯＵＴとして得ることができる。従って、半導体装置１００によれば光１０の照度に応
じて出力電流ＩＯＵＴ及び出力電圧ＶＯＵＴを得ることができる。また、参照電流ＩＲＥ
Ｆ（リーク電流）（ミラー電流Ｉｍｉｒｒｏｒ（リーク電流））を限りなくゼロに近いと
みなした場合、半導体装置１００の出力電流ＩＯＵＴは、フォトダイオード１０３の検出
電流ＩＰＤｉとほぼ等しいと考えることができる。このため、出力電流ＩＯＵＴは、非常
に微小であり、出力電圧ＶＯＵＴは、ほぼゼロと考えることできる。
【００４２】
従って、第２の端子１２に高電源電圧（Ｖｄｄ）が供給されるスタンバイ状態においては
、出力電流ＩＯＵＴ及び出力電圧ＶＯＵＴをほぼゼロにすることで、消費電力を低減する
ことが可能になる。
【００４３】
上述した内容を以下の数式２にまとめる。
【数２】
0006293176.tif 000003
【００４４】
即ち第２の端子１２に供給する電圧を、通常状態（期間Ｔ１）で低電源電圧（Ｖｓｓ）、
スタンバイ状態（期間Ｔ２）で、高電源電圧（Ｖｄｄ）と切り替えることで、半導体装置
１００において消費電力削減が可能になる。第２の端子１２に供給される電圧は、外部信
号により決定されるため任意に制御することが可能である。その都度、半導体装置１００
の状態に応じて最適な信号が供給されることが望ましい。
【００４５】
また、スタンバイ回路１１６は、１個のトランジスタ１０６のみの、簡易な構成を有する
。従って、少ない素子を付加することで消費電力を低減させた半導体装置１００を実現す
ることが可能となる。
【００４６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【００４７】
（実施の形態２）
本実施の形態では、実施の形態１において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に
用いたトランジスタの一例について、図９を用いて説明する。
【００４８】
図９は、コプラナー型であるトップゲートトップコンタクト構造のトランジスタの上面図
および断面図である。図９（Ａ）にトランジスタの上面図を示す。また、図９（Ｂ）に図
９（Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを示す。
【００４９】
なお、半導体装置に照射される光は、図９に示すトランジスタにおいて、基板側からのみ
入射するものとする。
【００５０】
図９（Ｂ）に示すトランジスタは、基板４００と、基板４００上に設けられた下地絶縁膜
４０２と、下地絶縁膜４０２の周辺に設けられた保護絶縁膜４０４と、下地絶縁膜４０２
および保護絶縁膜４０４上に設けられた高抵抗領域４０６ａおよび低抵抗領域４０６ｂを
有する酸化物半導体膜４０６と、酸化物半導体膜４０６上に設けられたゲート絶縁膜４０
８と、ゲート絶縁膜４０８を介して酸化物半導体膜４０６と重畳して設けられたゲート電
極４１０と、ゲート電極４１０の側面と接して設けられた側壁絶縁膜４１２と、少なくと
も低抵抗領域４０６ｂと接して設けられた一対の電極４１４と、酸化物半導体膜４０６、
ゲート電極４１０および一対の電極４１４を覆って設けられた層間絶縁膜４１６と、層間
絶縁膜４１６に設けられた開口部を介して一対の電極４１４と接続する配線４１８と、を
有する。
【００５１】
なお、図示しないが、層間絶縁膜４１６および配線４１８を覆って設けられた保護膜を有
していても構わない。該保護膜を設けることで、層間絶縁膜４１６の表面伝導に起因して
生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することが
できる。
【００５２】
上記とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの他の一
例について図１０を用いて説明する。
【００５３】
図１０は、トップゲートトップコンタクト構造のトランジスタの上面図および断面図であ
る。図１０（Ａ）はトランジスタの上面図である。また、また、図１０（Ｂ）に図１０（
Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを示す。
【００５４】
なお、半導体装置に照射される光は、図１０に示すトランジスタにおいて、基板側からの
み入射するものとする。
【００５５】
図１０（Ｂ）に示すトランジスタは、基板６００と、基板６００上に設けられた下地絶縁
膜６０２と、下地絶縁膜６０２上に設けられた酸化物半導体膜６０６と、酸化物半導体膜
６０６と接する一対の電極６１４と、酸化物半導体膜６０６および一対の電極６１４上に
設けられたゲート絶縁膜６０８と、ゲート絶縁膜６０８を介して酸化物半導体膜６０６と
重畳して設けられたゲート電極６１０と、ゲート絶縁膜６０８およびゲート電極６１０を
覆って設けられた層間絶縁膜６１６と、層間絶縁膜６１６およびゲート絶縁膜６０８に設
けられた開口部を介して一対の電極６１４と接続する配線６１８と、層間絶縁膜６１６お
よび配線６１８を覆って設けられた保護膜６２０と、を有する。
【００５６】
基板６００としてはガラス基板を、下地絶縁膜６０２としては酸化シリコン膜を、酸化物
半導体膜６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極６１４としてはタングス
テン膜を、ゲート絶縁膜６０８としては酸化シリコン膜を、ゲート電極６１０としては窒
化タンタル膜とタングステン膜との積層構造を、層間絶縁膜６１６としては酸化窒化シリ
コン膜とポリイミド膜との積層構造を、配線６１８としてはチタン膜、アルミニウム膜、
チタン膜がこの順で形成された積層構造を、保護膜６２０としてはポリイミド膜を、それ
ぞれ用いた。
【００５７】
なお、図１０（Ａ）に示す構造のトランジスタにおいて、ゲート電極６１０と一対の電極
６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜６０６に対する一対の電
極６１４のはみ出しをｄＷと呼ぶ。
【００５８】
上述したトランジスタには、半導体として、酸化物半導体であるＩｎ−Ｓｎ−Ｚｎ−Ｏを
用いた例を示したが、該材料に限定されない。
【００５９】
用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加
えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ
）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有するこ
とが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好まし
い。
【００６０】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００６１】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
【００６２】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
【００６３】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００６４】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００６５】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
【００６６】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことを言い、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である
。
【００６７】
また、結晶性を有する酸化物半導体では、表面の平坦性を高めれば移動度を高めることが
できる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが
好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、
より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００６８】
なお、Ｒａは、ＪＩＳ  Ｂ０６０１で定義されている中心線平均粗さを面に対して適用で
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
【００６９】
【数３】
0006293176.tif 000004
【００７０】
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ  Ｆｏｒｃｅ  
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【００７１】
以下に、結晶性を有する酸化物について説明する。具体的には、ｃ軸配向し、かつａｂ面
、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸におい
ては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面において
はａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ  Ａｘｉ
ｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌともいう。）を含む酸化物について説明する。
【００７２】
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
【００７３】
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡ
ＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明
確に判別できないこともある。
【００７４】
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣが形成される基板面、
ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個
々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣが形成される基板面、ＣＡ
ＡＣの表面などに垂直な方向）を向いていてもよい。
【００７５】
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。
【００７６】
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な
方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察す
ると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる
結晶を挙げることもできる。
【００７７】
ＣＡＡＣに含まれる結晶構造の一例ついて図１１乃至図１３を用いて詳細に説明する。な
お、特に断りがない限り、図１１乃至図１３は上方向をｃ軸方向とし、ｃ軸方向と直交す
る面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上
半分、下半分をいう。また、図１１において、丸で囲まれたＯは４配位のＯを示し、二重
丸で囲まれたＯは３配位のＯを示す。
【００７８】
図１１（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図１１（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図１１（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図１１（Ａ）に示す小グループは電荷が０である。
【００７９】
図１１（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、
いずれもａｂ面に存在する。図１１（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４
配位のＯがある。また、Ｉｎも５配位をとるため、図１１（Ｂ）に示す構造をとりうる。
図１１（Ｂ）に示す小グループは電荷が０である。
【００８０】
図１１（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図１１（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。または、図１１（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図１１（Ｃ）に示す小グループは電荷が０である。
【００８１】
図１１（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図１１（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図１１（Ｄ）に示す小グループは電荷が＋１となる。
【００８２】
図１１（Ｅ）に、２個のＺｎを含む小グループを示す。図１１（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図１１（Ｅ）に示す小グループ
は電荷が−１となる。
【００８３】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
【００８４】
ここで、これらの小グループ同士が結合する規則について説明する。図１１（Ａ）に示す
６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図１１（Ｂ）に示す５配位のＧ
ａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向
に１個の近接Ｇａを有する。図１１（Ｃ）に示す４配位のＺｎの上半分の１個のＯは、下
方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを
有する。このように、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接
金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向に
ある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、
上方向にある近接金属原子の数の和は４になる。したがって金属原子の上方向にある４配
位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原
子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（
ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個である
ため、５配位の金属原子（ＧａまたはＩｎ）、または４配位の金属原子（Ｚｎ）のいずれ
かと結合することになる。
【００８５】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
【００８６】
図１２（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示
す。図１２（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１２（
Ｃ）は、図１２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【００８７】
図１２（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図１２（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１２
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
【００８８】
図１２（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上
半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺ
ｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分
および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２
個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４
配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グ
ループが複数結合して大グループを構成する。
【００８９】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１
１（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
【００９０】
具体的には、図１２（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ
−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）
とする組成式で表すことができる。
【００９１】
例えば、図１３（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデ
ル図を示す。
【００９２】
図１３（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分
にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個
ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介
して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。
この中グループが複数結合して大グループを構成する。
【００９３】
図１３（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１３（Ｃ）は
、図１３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【００９４】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
【００９５】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１３（Ａ）に示した
中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大
グループも取りうる。
【００９６】
また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物は、ＩＴＺＯ（登録商標）と呼ぶことができ、用いるタ
ーゲットの組成比は、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１
：１、または２０：４５：３５などとなる酸化物ターゲットを用いる。
【００９７】
以上の構成でなる本発明の一態様について、以下に示す実施例でもってさらに詳細な説明
を行う。
【実施例１】
【００９８】
本実施例では実施の形態１で例示した半導体装置において、スタンバイ回路に供給する電
圧を通常状態とスタンバイ状態で切り替えることによって、消費電力を低減できたことを
、計算に基づいて、具体的に証明する。
【００９９】
図７に半導体装置の電流特性を示す。縦軸が出力電流ＩＯＵＴ（Ａ）、横軸がフォトダイ
オードの検出電流ＩＰＤｉ（Ａ）を示している。図２において、参照側のｎチャネル型ト
ランジスタ（チャネルサイズＬ／Ｗ＝５μｍ／５μｍ）を１個、ミラー側のｎチャネル型
トランジスタ（チャネルサイズＬ／Ｗ＝５μｍ／５μｍ）を１０００個設けている。また
、スタンバイ回路を構成するｎチャネル型トランジスタ（チャネルサイズＬ／Ｗ＝５μｍ
／５０μｍ）を１個設けている。なお、これらのｎチャネル型トランジスタの半導体層の
材料は酸化物半導体で構成されている。高電源電圧（Ｖｄｄ）の電圧は、５（Ｖ）、低電
源電圧（Ｖｓｓ）の電圧は、０（Ｖ）、抵抗素子の抵抗は、３００（ｋΩ）、容量素子の
容量は、０．０２２（μＦ）、という条件下で計算を行っている。
【０１００】
図２に示した本発明の一態様の半導体装置（スタンバイ回路を備えることにより消費電力
を低減させた半導体装置）は、フォトダイオードの検出電流ＩＰＤｉ（Ａ）が１．０×１
０−８（Ａ）において、通常状態（期間Ｔ１）では、出力電流ＩＯＵＴ（Ａ）が１．０×
１０−５（Ａ）、スタンバイ状態（期間Ｔ２）では、出力電流ＩＯＵＴ（Ａ）が１．０２
×１０−８（Ａ）である。フォトダイオードの検出電流ＩＰＤｉ（Ａ）が１．０×１０−
１２（Ａ）において、通常状態（期間Ｔ１）では、出力電流ＩＯＵＴ（Ａ）が６．５９×
１０−１０（Ａ）、スタンバイ状態（期間Ｔ２）では、出力電流ＩＯＵＴ（Ａ）が１．９
４×１０−１０（Ａ）である。
【０１０１】
図７より、スタンバイ状態での出力電流ＩＯＵＴ（Ａ）が極めて少ないことがわかる。ま
たフォトダイオードの検出電流ＩＰＤｉ（Ａ）の値に関わらず、スタンバイ状態での出力
電流ＩＯＵＴの値と通常状態での出力電流ＩＯＵＴの値とには、差があり、スタンバイ状
態での出力電流ＩＯＵＴの値は、通常状態での出力電流ＩＯＵＴの値と比べて極めて少な
いことがわかる。これより、半導体装置にスタンバイ回路を備えることによって、半導体
装置の消費電力を低減できることが示唆される。
【０１０２】
図８に半導体装置の電流特性を示す。縦軸が出力電流ＩＯＵＴ（Ａ）、横軸がフォトダイ
オードの検出電流ＩＰＤｉ（Ａ）を示している。図２において、参照側のｎチャネル型ト
ランジスタ（チャネルサイズＬ／Ｗ＝５μｍ／５μｍ）を１個、ミラー側のｎチャネル型
トランジスタ（チャネルサイズＬ／Ｗ＝５μｍ／５μｍ）を１０００個設けている。また
、スタンバイ回路を構成するｎチャネル型トランジスタ（チャネルサイズＬ／Ｗ＝５μｍ
／５０μｍ）を１個設けている。なお、これらのｎチャネル型トランジスタの半導体層の
材料はポリシリコンで構成されている。高電源電圧（Ｖｄｄ）の電圧は、５（Ｖ）、低電
源電圧（Ｖｓｓ）の電圧は、０（Ｖ）、抵抗素子の抵抗は、３００（ＫΩ）、容量素子の
容量は、０．０２２（μＦ）、という条件下で計算を行っている。
【０１０３】
図２に示した本発明の一態様の半導体装置（スタンバイ回路を備えることにより消費電力
を低減させた半導体装置）は、フォトダイオードの検出電流ＩＰＤｉ（Ａ）が１．０×１
０−８（Ａ）において、通常状態（期間Ｔ１）では、出力電流ＩＯＵＴ（Ａ）が１．１６
×１０−５（Ａ）、スタンバイ状態（期間Ｔ２）では、出力電流ＩＯＵＴ（Ａ）が１．１
６×１０−８（Ａ）である。フォトダイオードの検出電流ＩＰＤｉ（Ａ）が１．０×１０
−１２（Ａ）において、通常状態（期間Ｔ１）では、出力電流ＩＯＵＴ（Ａ）が１．６６
×１０−９（Ａ）、スタンバイ状態（期間Ｔ２）では、出力電流ＩＯＵＴ（Ａ）が１．６
６×１０−９（Ａ）である。
【０１０４】
図８より、フォトダイオードの検出電流ＩＰＤｉ（Ａ）の値が少ない時は、通常状態での
出力電流ＩＯＵＴの値とスタンバイ状態での出力電流ＩＯＵＴの値にはあまり差はない。
しかし、フォトダイオードの検出電流ＩＰＤｉ（Ａ）の値が多い時は、スタンバイ状態で
の出力電流ＩＯＵＴの値は、通常状態での出力電流ＩＯＵＴの値と比べて極めて少ないこ
とがわかる。これより、半導体装置にスタンバイ回路を備えることによって、半導体装置
の消費電力を低減できることが示唆される。
【０１０５】
なお、図７及び図８より、ｎチャネル型トランジスタの半導体層の材料が酸化物半導体で
構成されている半導体装置は、フォトダイオードの検出電流ＩＰＤｉ（Ａ）の値が少ない
時、所謂、低照度用途に適し、ｎチャネル型トランジスタの半導体層の材料がポリシリコ
ンで構成されている半導体装置は、フォトダイオードの検出電流ＩＰＤｉ（Ａ）の値が多
い時、所謂、高照度用途に適していることもわかる。
【０１０６】
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
【符号の説明】
【０１０７】
１０    光
１１    端子
１２    端子
１３    端子
１４    端子
１５    端子
１００    半導体装置
１０１    光電変換部
１０２    抵抗素子
１０３    フォトダイオード
１０４    トランジスタ
１０５    トランジスタ
１０６    トランジスタ
１０７    容量素子
１０８    カレントミラー回路
１１６    スタンバイ回路
１２０    カレントミラー回路
４００    基板
４０２    下地絶縁膜
４０４    保護絶縁膜
４０６    酸化物半導体膜
４０８    ゲート絶縁膜
４１０    ゲート電極
４１２    側壁絶縁膜
４１４    電極
４１６    層間絶縁膜
４１８    配線
６００    基板
６０２    下地絶縁膜
６０６    酸化物半導体膜
６０８    ゲート絶縁膜
６１０    ゲート電極
６１４    電極
６１６    層間絶縁膜
６１８    配線
６２０    保護膜
【図１】
0006293176.tif 000005
【図２】
0006293176.tif 000006
【図３】
0006293176.tif 000007
【図４】
0006293176.tif 000008
【図５】
0006293176.tif 000009
【図６】
0006293176.tif 000010
【図７】
0006293176.tif 000011
【図８】
0006293176.tif 000012
【図９】
0006293176.tif 000013
【図１０】
0006293176.tif 000014
【図１１】
0006293176.tif 000015
【図１２】
0006293176.tif 000016
【図１３】
0006293176.tif 000017