(57)【特許請求の範囲】
【請求項１】
光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックを用いて垂直転送するための複数の画素が２次元配列された複数の画素群を備えたＣＣＤイメージセンサであって、
上記各画素において蓄積された信号電荷を時間遅延積分して垂直転送するための複数の転送電極と、
上記各画素ごとに設けられ、上記各画素の飽和電荷量を超えて発生した電荷を排出する手段と、
上記時間遅延積分された信号電荷を水平転送する水平転送部と、
上記各転送電極にそれぞれ接続された複数の選択線と、
複数の第１の垂直転送クロックを上記複数の選択線のうちの所定の対応する１つの選択線に接続する第１のライン選択回路と、
複数の単位セル回路から構成され、複数の第１の選択信号であって、上記第１のライン選択回路における上記各第１の垂直転送クロックの接続状態を表す複数の第１の選択信号を対応する単位セル回路に保持する第１の垂直シフトレジスタ回路とを備え、
上記第１のライン選択回路における上記各第１の垂直転送クロックの接続状態は、上記各画素の飽和電荷量を選択的に切り替えるか否かの接続状態であり、
上記第１のライン選択回路は、上記複数の第１の選択信号に基づいて、上記複数の第１の垂直転送クロックのうちのいずれかを選択して出力することにより、上記各画素の飽和電荷量を行単位で選択的に切り替えるように制御することを特徴とするＣＣＤイメージセンサ。
【請求項２】
上記各第１の選択信号は第１又は第２のレベルを有する２値信号であり、
上記第１のライン選択回路は、上記各第１の選択信号に基づいて、各画素行の画素の飽和電荷量を選択的に切り替えることを特徴とする請求項１記載のＣＣＤイメージセンサ。
【請求項３】
複数の第２の垂直転送クロックを上記複数の選択線のうちの所定の対応する１つの選択線に接続する第２のライン選択回路と、
複数の単位セル回路から構成され、複数の第２の選択信号であって、上記第２のライン選択回路における上記各第２の垂直転送クロックの接続状態を表す複数の第２の選択信号を対応する単位セル回路に保持する第２の垂直シフトレジスタ回路とをさらに備え、
上記第２のライン選択回路における上記各第２の垂直転送クロックの接続状態は、上記信号電荷を上記水平転送部に垂直転送するか否かの接続状態であり、
上記第２のライン選択回路は、上記各第２の選択信号に基づいて、上記複数の第２の垂直転送クロックのうち所定対の垂直転送クロックを互いに入れ換えるか否かを行うことにより、上記信号電荷を上記水平転送部に垂直転送するか否かを選択することを制御することを特徴とする請求項１又は２記載のＣＣＤイメージセンサ。
【請求項４】
上記第２のライン選択回路は、上記各第２の選択信号に基づいて、上記ＣＣＤイメージセンサの時間遅延積分の段数を制御する請求項３記載のＣＣＤイメージセンサ。
【請求項５】
光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックを用いて垂直転送するための複数の画素が２次元配列された複数の画素群を備えたＣＣＤイメージセンサの駆動方法であって、
上記ＣＣＤイメージセンサは、
上記各画素において蓄積された信号電荷を時間遅延積分して垂直転送するための複数の転送電極と、
上記各画素ごとに設けられ、上記各画素の飽和電荷量を超えて発生した電荷を排出する手段と、
上記時間遅延積分された信号電荷を水平転送する水平転送部と、
上記各転送電極にそれぞれ接続された複数の選択線とを備え、
ライン選択回路が、上記複数の選択線のうちの所定の対応する１つの選択線に接続するステップと、
垂直シフトレジスタ回路が、上記ライン選択回路における上記各垂直転送クロックの接続状態を表す複数の選択信号を対応する単位セル回路に保持するステップと、
上記ライン選択回路が、上記複数の垂直転送クロックと上記複数の転送電極との接続状態を表す複数の選択信号に基づいて、各画素の飽和電荷量を行単位で選択的に切り替えるステップとを含み、
上記ライン選択回路の切替動作によって、上記複数の画素のうち少なくとも１行の画素の飽和電荷量が残りの画素の飽和電荷量よりも小さく設定される、
ことを特徴とするＣＣＤイメージセンサの駆動方法。
【請求項６】
上記複数の垂直転送クロックは、第１の振幅電圧又は第２の振幅電圧を有し、
上記ライン選択回路が、上記第１の振幅電圧又は上記第２の振幅電圧を有する垂直転送クロックと上記複数の転送電極との接続状態を表す複数の選択信号に基づいて、各画素の飽和電荷量を行単位で選択的に切り替えることを特徴とする請求項５記載のＣＣＤイメージセンサの駆動方法。
【請求項７】
上記複数の垂直転送クロックは、第１のクロック幅又は第２のクロック幅を有し、
上記ライン選択回路が、上記第１のクロック幅又は上記第２のクロック幅を有する垂直転送クロックと上記複数の転送電極との接続状態を表す複数の選択信号に基づいて、各画素の飽和電荷量を行単位で選択的に切り替えることを特徴とする請求項５記載のＣＣＤイメージセンサの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＤＩ（Time Delay and Integration）方式のＣＣＤ（Charge Coupled Device:電荷結合素子）イメージセンサ及びその駆動方法に関する。
【背景技術】
【０００２】
半導体基板上に多数の光検出器をアレイ状に配置し、同一基板上に信号電荷の読出回路または出力回路を備えたＣＣＤイメージセンサが多数開発されている。リモートセンシングにおいては、光検出器を１列に配置したＣＣＤイメージセンサを例えば人工衛星などの移動体に搭載して、光検出器の列方向と垂直な方向を衛星の進行方向に一致させることによって地表の２次元画像を撮影する。しかし、画像解像度を向上させるには画素ピッチをできるだけ小さくすることが望ましいが、光検出器の面積が縮小する分だけ入射光量が減少し、Ｓ／Ｎ比が劣化するという問題があった。
【０００３】
Ｓ／Ｎ比を改善するための巧妙な手段としてＴＤＩ方式のイメージセンサが開発されている。ＴＤＩ方式は、２次元イメージセンサであるＦＦＴ（フル・フレーム・トランスファ）型ＣＣＤを用い、電荷転送のタイミングを検出器表面に投影される被写体像の移動タイミングに同期させることでＳ／Ｎ比を改善する、ＣＣＤイメージセンサの読出し方式である。リモートセンシングの場合、垂直方向の電荷転送を衛星の移動速度に合わせることでＴＤＩ動作が実現できる。垂直ＣＣＤでＭ段のＴＤＩ動作を行うと、蓄積時間が実効的にＭ倍となるため、感度がＭ倍向上し、Ｓ／Ｎ比は√Ｍ倍に改善される。
【０００４】
ＴＤＩ動作によって検出器感度が増大すると、高輝度の被写体を撮像する場合に信号電荷が画素の飽和容量を超えてしまい、ダイナミックレンジが不足するといった問題が生じる。飽和容量は画素面積とともに減少するため、画像解像度を向上させようとして画素サイズを縮小すると、この問題はますます顕著になる。これを解決する一つの方法として、例えば特許文献１記載の方法が提案されている。特許文献１には、画素領域を複数のステージに分け、ステージ毎に画素の飽和容量を段階的に変えることによって、入射光強度に対するＣＣＤイメージセンサの出力電荷量の関係に「ニー特性」（ここで、「ニー特性」とは、入射光強度が小さい場合と大きい場合とで、ある点を境にグラフの傾きを異にする感度特性のことをいう。）を持たせるものである。この方法によって、低輝度の被写体については高感度で、高輝度の被写体については低感度で撮像を行うことができ、全体としてＣＣＤイメージセンサのダイナミックレンジが拡大する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４３９３７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１のＣＣＤイメージセンサでは、ＣＣＤイメージセンサの入出力特性における「ニー特性」を調整することができないという問題があった。
【０００７】
本発明の目的は以上の問題点を解決し、ＣＣＤイメージセンサの入出力特性における「ニー特性」を撮像シーンに応じて調整可能なＣＣＤイメージセンサ及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るＣＣＤイメージセンサは、
光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックを用いて垂直転送するための複数の画素が２次元配列された複数の画素群を備えたＣＣＤイメージセンサであって、
上記各画素において蓄積された信号電荷を時間遅延積分して垂直転送するための複数の転送電極と、
上記各画素ごとに設けられ、上記各画素の飽和電荷量を超えて発生した電荷を排出する手段と、
上記時間遅延積分された信号電荷を水平転送する水平転送部と、
上記各転送電極にそれぞれ接続された複数の選択線と、
複数の第１の垂直転送クロックを上記複数の選択線のうちの所定の対応する１つの選択線に接続する第１のライン選択回路と、
複数の単位セル回路から構成され、複数の第１の選択信号であって、上記第１のライン選択回路における上記各第１の垂直転送クロックの接続状態を表す複数の第１の選択信号を対応する単位セル回路に保持する第１の垂直シフトレジスタ回路とを備え、
上記第１のライン選択回路における上記各第１の垂直転送クロックの接続状態は、上記各画素の飽和電荷量を選択的に切り替えるか否かの接続状態であり、
上記第１のライン選択回路は、上記複数の第１の選択信号に基づいて、上記複数の第１の垂直転送クロックのうちのいずれかを選択して出力することにより、上記各画素の飽和電荷量を行単位で選択的に切り替えるように制御することを特徴とする。
【発明の効果】
【０００９】
本発明に係るＣＣＤイメージセンサによれば、ＣＣＤイメージセンサにおける各画素の飽和電荷量を行単位で選択的に切り替えることができるので、ＣＣＤイメージセンサの入出力特性における「ニー特性」を撮像シーンに応じて調整することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係るＴＤＩ方式のＣＣＤイメージセンサの上面図である。
【図２】図１のＣＣＤイメージセンサの素子平面図である。
【図３】図２の垂直シフトレジスタ回路３０の単位セル回路３０−１の構成要素を示すブロック図である。
【図４】図２のライン選択回路２５の単位セル回路２５−１の構成要素を示すブロック図である。
【図５Ａ】図２の画素１の上面図である。
【図５Ｂ】図５ＡのＡ−Ａ’に沿って切断したときの画素１の縦断面図である。
【図６Ａ】図２の転送電極６に入力される垂直転送クロックφＶ１、φＶ２ｘ、φＶ２ｙ、φＶ３の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図６Ｂ】図６Ａの各時間ｔでの３相駆動の転送動作を示すポテンシャルダイアグラムである。
【図６Ｃ】図６Ａの各時間ｔでの３相駆動の転送動作を示すポテンシャルダイアグラムである。
【図７】図１の画素飽和制御回路５０の動作を説明するための概略図である。
【図８】図２の垂直シフトレジスタ回路３０に入力される飽和電荷量制御信号φＳＳ及びトリガークロック信号φＳ１、φＳ２の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図９】図８の各時間ｔ１〜ｔ６における垂直シフトレジスタ回路３０の状態を示す模式図である。
【図１０Ａ】入射光強度が小さい場合と中程度の場合における、従来のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図１０Ｂ】図１０Ｂは、図１０Ａにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【図１１Ａ】入射光強度が小さい場合と中程度の場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図１１Ｂ】入射光強度が大きい場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図１１Ｃ】図１１Ａ及び図１１Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【図１２】本発明の実施の形態２に係るＴＤＩ方式のＣＣＤイメージセンサの上面図である。
【図１３】図１２のＣＣＤイメージセンサの素子平面図である。
【図１４】図１３の垂直シフトレジスタ回路２０の単位セル回路２０−１の構成要素を示すブロック図である。
【図１５】図１３のライン選択回路１５の単位セル回路１５−１の構成要素を示すブロック図である。
【図１６】図２の転送電極６に入力される垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図１７】図１３の垂直シフトレジスタ回路２０に入力されるＴＤＩ転送段指定信号φＴＳ及びトリガークロック信号φＴ１、φＴ２の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図１８】図１７の各時間ｔ１〜ｔ８における垂直シフトレジスタ回路２０の状態を示す模式図である。
【図１９Ａ】図１３の転送電極６に入力される垂直転送クロックφＶ１、φＶ２、φＶ３ｘ、Ｖ３ｙ、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図１９Ｂ】図１９Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。
【図１９Ｃ】図１９Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。
【図２０】図１３の画素飽和制御回路５０の動作を説明するための概略図である。
【図２１】図１３のＴＤＩ段数設定回路６０の動作を説明するための概略図である。
【図２２Ａ】入射光強度が小さい場合と中程度の場合における、従来のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図２２Ｂ】図２２Ａにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【図２３Ａ】入射光強度が小さい場合（グラフI）と中程度の場合（グラフII）における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図２３Ｂ】入射光強度が大きい場合（グラフIII）における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図２３Ｃ】図２３Ａ及び図２３Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【図２４】本発明の実施の形態３に係るＣＣＤイメージセンサの素子平面図である。
【図２５】図２４のライン選択回路２５Ａの単位セル回路２５Ａ−１の構成要素を示すブロック図である。
【図２６Ａ】図２４の転送電極６に入力される垂直転送クロックφＶ１ｘ、φＶ２、φＶ３ｘ、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図２６Ｂ】図２６Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。
【図２７Ａ】図２４の転送電極６に入力される垂直転送クロックφＶ１ｙ、φＶ２、φＶ３ｙ、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。
【図２７Ｂ】図２７Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。
【図２８】図２４の画素飽和制御回路５０Ａの動作を説明するための概略図である。
【図２９】本発明の実施の形態４に係るＣＣＤイメージセンサの素子平面図である。
【図３０Ａ】入射光強度が小さい場合（グラフI）と中程度の場合（グラフII）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図３０Ｂ】入射光強度が大きい場合（グラフIII）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図３０Ｃ】図３０Ａ及び図３０Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【図３１Ａ】本発明の実施の形態５に係る、入射光強度が小さい場合（グラフI）と中程度の場合（グラフII）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図３１Ｂ】本発明の実施の形態５に係る、入射光強度がやや大きい場合（グラフIII）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図３１Ｃ】本発明の実施の形態５に係る、入射光強度が大きい場合（グラフIV）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。
【図３１Ｄ】図３１Ａ〜図３１Ｃにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【発明を実施するための形態】
【００１１】
以下、本発明に係る実施の形態について図面を参照して説明する。なお、以下の各実施の形態において、同様の構成要素については同一の符号を付して説明は省略する。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係るＴＤＩ方式のＣＣＤイメージセンサの上面図である。図１では、細かい回路は省略されてＣＣＤイメージセンサの全体像が図示されている。ここで、ＴＤＩ方式とはＣＣＤイメージセンサの読み出し方式で、一定速度で移動する対象物に対して、その移動方向及び速度とＣＣＤイメージセンサの電荷転送方向及び速度とを一致させて撮像を行う方式のことをいい、移動する対象物をＣＣＤイメージセンサの垂直画素数だけ繰り返し時間遅延積分露光するときにおける垂直画素数をＴＤＩ段数（ＴＤＩ転送の積分段数）という。以下の説明では、縦方向とは画素群１００の垂直方向を指し、横方向とは画素群１００の水平方向を指す。すなわち、画素群１００は、２次元アレイ状に配列された複数の画素１を有し、２次元アレイ状の配列のうちの列方向が垂直方向であり、当該列方向と直交する行方向が水平方向である。なお、図１では、ＴＤＩ段数は１００段に設定される。
【００１３】
図１において、ＣＣＤイメージセンサは、２次元アレイ状に配列された複数の画素１を有する画素群１００と、各画素１の飽和電荷量を行単位で選択的に切り替えるように制御する画素飽和制御回路５０と、段数だけ時間遅延積分して垂直転送された電荷を蓄積する電荷蓄積部３と、当該電荷蓄積部３に蓄積された信号電荷を水平転送する水平転送部である水平ＣＣＤ回路２と、出力回路５とを備えて構成される。ここで、時間遅延積分された信号電荷は、水平ＣＣＤ回路２に向かって垂直方向（図面下方）へと転送され、さらに水平ＣＣＤ回路２で水平方向（図面右方）へと転送されて、出力アンプ５から読み出される。また、画素群１００と同一基板上に画素飽和制御回路５０が形成され、画素飽和制御回路５０と画素１とが各行毎に各配線８によってそれぞれ接続されている。
【００１４】
本実施の形態では、画素番号１〜Ｓ（１≦自然数Ｓ≦１００）の各画素１は飽和電荷量Ｑ１に設定され、画素番号（Ｓ＋１）〜１００の各画素１は飽和電荷量Ｑ２（実数Ｑ１＞実数Ｑ２）に設定される。すなわち、画素行Ｓの画素１を境にして、各画素１の飽和電荷量は飽和電荷量Ｑ２から飽和電荷量Ｑ１に切り替えられて大きくなる。
【００１５】
図２は、図１のＣＣＤイメージセンサの素子平面図である。図２のＣＣＤイメージセンサは、複数の画素１から形成される画素群１００と、各画素１において蓄積される信号電荷を時間遅延積分して垂直転送するための複数の転送電極６と、水平ＣＣＤ回路２と、複数の転送電極６にそれぞれ接続され、蓄積された信号電荷を垂直転送するための垂直転送クロックφＶ１〜φＶ３をそれぞれ複数の転送電極６に入力するための複数の選択線ＳＬａ、ＳＬｂ、ＳＬｃと、電荷蓄積部３と、不要な信号電荷を排出するための電荷排出ドレイン部４と、画素飽和制御回路５０と、出力アンプ５とを備えて構成される。
【００１６】
図２において、画素飽和制御回路５０の構成及び動作について以下に説明する。ここで、各画素１の転送電極６ｂに入力される垂直転送クロックφＶ２の振幅電圧を他の転送電極６ａ、６ｃに入力される垂直転送クロックφＶ１、φＶ３の振幅電圧よりも小さくすることにより各画素１の飽和電荷量を変更する。また、垂直転送クロックφＶ２において、垂直転送クロックφＶ１、φＶ３の振幅電圧と同一の振幅電圧を有する垂直転送クロックを垂直転送クロックφＶ２ｘとし、垂直転送クロックφＶ１、φＶ３の振幅電圧よりも小さい振幅電圧を有する垂直転送クロックを垂直転送クロックφＶ２ｘとする。なお、説明を簡単にするために、ＣＣＤイメージセンサのＴＤＩ段数を８段として説明する。
【００１７】
図２の画素飽和制御回路５０は、垂直シフトレジスタ回路３０と、ライン選択回路２５とを備えて構成される。ここで、垂直シフトレジスタ回路３０は、ライン選択回路２５における各垂直転送クロックの接続状態を表す複数の選択信号を対応する単位セル回路３０−１〜３０−８にそれぞれ保持する。なお、垂直シフトレジスタ回路３０に入力され、複数の選択信号として保持される飽和電荷量制御信号φＳＳに基づいて、各画素１の飽和電荷量が行単位で選択的に切り替えられる。すなわち、ライン選択回路２５は、第１の振幅電圧又は第２の振幅電圧を有する垂直転送クロックと複数の転送電極との接続状態を表す複数の選択信号に基づいて、各画素１の飽和電荷量を行単位で選択的に切り替える。
【００１８】
図２において、時間遅延積分された信号電荷は、水平ＣＣＤ回路２に向かって垂直転送方向（図面下方）へと転送され、さらに水平ＣＣＤ回路２で水平転送方向（図面右方）へと転送されて出力回路５に出力される。出力回路５は、入力された時間遅延積分された信号電荷を電気信号に変換してそれぞれ出力する。また、垂直転送方向とは、信号電荷のＴＤＩ転送方向であり、例えば人工衛星にＴＤＩ方式のＣＣＤイメージセンサを搭載する場合には、ＴＤＩ転送方向は人工衛星の進行方向に一致する。ここで、垂直転送方向に８個の画素（８段）から構成される画素群１００において、下方向にある電荷蓄積回路３に近接する画素１より１段目、２段目、…とし、電荷排出ドレイン部４に近接する画素１を８段目とし、１段目〜８段目の計８つの段をＴＤＩ転送段に設定する。
【００１９】
図２において、飽和電荷量制御信号φＳＳは、ＣＣＤイメージセンサのための複数の選択信号を含み、当該選択信号は、ＣＣＤイメージセンサのライン選択回路２５における垂直転送クロックφＶ２ｘ、φＶ２ｙの接続状態を表す。ここで、各選択信号は、各画素１の飽和電荷量を行単位で選択的に切り替える。
【００２０】
ここで、単位セル回路２５−１〜２５−８の個数は、ＣＣＤイメージセンサを構成する画素群１００の垂直画素数（段数）の値と同一である。本実施の形態１では、垂直シフトレジスタ回路３０は、８個の単位セル回路３０−１〜３０−８から構成される。また、単位セル回路３０−１〜３０−８には、各トリガークロック信号φＳ１、φＳ２をそれぞれ入力するための入力ピン２９ａ、２９ｂが金属配線２８ａ、２８ｂを介してそれぞれ接続される。また、単位セル回路３０−１には、飽和電荷量制御信号φＳＳを入力するための入力端子である入力ピン２９ｃが金属配線２８ｃを介して接続され、単位セル回路３０−ｍ（２≦自然数ｍ≦８）は、単位セル回路３０−（ｍ−１）とそれぞれ直列接続される。
【００２１】
画素飽和制御回路５０は、複数の単位セル回路２５−１〜２５−８から構成され、ライン選択回路５における各垂直転送クロックφＶ２ｘ、φＶ２ｙの接続状態を表す選択信号を対応する単位セル回路３０−１〜３０−８に保持する垂直シフトレジスタ回路３０と、各選択線ＳＬｂ、ＳＬｄに接続され、複数の選択信号に基づいて、複数の垂直転送クロックφＶ２ｘ、φＶ２ｙを複数の選択線のうちの所定の対応する１つの選択線に接続するライン選択回路２５とを備えて構成される。
【００２２】
垂直シフトレジスタ回路３０は、８個の単位セル回路３０−１〜３０−８から構成される。また、単位セル回路３０−１〜３０−８には、各トリガークロック信号φＳ１、φＳ２をそれぞれ入力するための入力ピン２９ａ、２９ｂが金属配線２８ａ、２８ｂを介してそれぞれ接続される。また、単位セル回路３０−１には、飽和電荷量制御信号φＳＳを入力するための入力端子である入力ピン２９ｃが金属配線２８ｃを介して接続され、単位セル回路３０−ｍ（２≦自然数ｍ≦８）は、単位セル回路３０−（ｍ−１）とそれぞれ直列接続される。
【００２３】
ライン選択回路２５は、選択用ＭＯＳトランジスタ群からなる単位セル回路２５−１〜２５−８を備えて構成される。ここで、単位セル回路２５−１〜２５−８の個数は、ＣＣＤイメージセンサを構成する画素群１００の垂直画素数（段数）と同一である。また、単位セル回路２５−１〜２５−８には、各垂直転送クロックφＶ２ｘ、φＶ２ｙをそれぞれ入力するための入力ピン２４ｘ、２４ｙが金属配線２３ｘ、２３ｙを介してそれぞれ接続される。また、ライン選択回路２５における各垂直転送クロックφＶ２ｘ、φＶ２ｙの接続状態は、各画素１の飽和電荷量を選択的に切り替えるか否かの接続状態であり、ライン選択回路２５は、複数の選択信号に基づいて、複数の垂直転送クロックφＶ２ｘ、φＶ２ｙのうちのいずれかを選択して出力することにより、各画素１の飽和電荷量を行単位で選択的に切り替えるように制御する。
【００２４】
画素群１００は、ＣＣＤイメージセンサを形成する基板（図示せず）の表面上に画素１を水平転送方向に１０画素及び垂直転送方向に８画素を２次元アレイ状に配列して構成される。ここで、画素１は、図２の実線の太枠で示した領域で示され、この太枠で示された領域は、画素１間の境界を模式的に示した境界線である。
【００２５】
図２の各画素１において、光電変換により発生される信号電荷が蓄積され、転送電極６により当該蓄積された信号電荷が時間遅延積分されて垂直転送される。ここで、信号電荷の転送には３相駆動ＣＣＤイメージセンサが用いられ、３本１組の転送電極６が画素１上に配列される。ここで、ポリシリコンからなる転送電極６ａ、６ｂ、６ｃが順に配置され、その下に転送チャネル（図示せず）が形成され、当該転送チャネルは基板（図示せず）と逆導電型の不純物領域からなる分離領域としてのオーバーフロードレイン７で電気的に分離される。また、転送電極６ａ、６ｃには、金属配線である選択線ＳＬａ、ＳＬｃを介して入力ピン１１ａ、１１ｃにそれぞれ接続される。一方、転送電極６ｂには、金属配線である選択線ＳＬｂを介して、入力ピン２４ｘ、２４ｙのどちらかに接続される。どちらに接続されるかはライン選択回路２５によって決まる。すなわち、各転送電極６ａ、６ｂ、６ｃは、選択線ＳＬａ、ＳＬｂ、ＳＬｃにそれぞれ接続され、３相の垂直転送クロックφＶ１、φＶ２（φＶ２ｘ又はφＶ２ｙ）、φＶ３のいずれかが３本の転送電極６ａ、６ｂ、６ｃにそれぞれ入力されて垂直転送方向の信号電荷の転送が行われる。
【００２６】
図３は、図２の垂直シフトレジスタ回路３０の単位セル回路３０−１の構成要素を示すブロック図である。図３において、単位セル回路３０−１は、ＮＭＯＳトランジスタである伝達ゲート３１ａ、３１ｂと、インバータ３２ａ、３２ｂとを備えて構成され、インバータ３２ｂと、伝達ゲート３１ｂと、インバータ３２ａと、伝達ゲート３１ａとはそれぞれ直列接続される。ここで、伝達ゲート３１ａのドレイン端子は、金属配線２８ｃを介して入力ピン２９ｃに接続され、伝達ゲート３１ａのソース端子は、インバータ３２ａの入力端子に接続される。また、伝達ゲート３１ａのゲート端子は、金属配線２８ａを介して入力ピン２９ａに接続される。
【００２７】
図３において、インバータ３２ａの出力端子は、伝達ゲート３１ｂのドレイン端子に接続され、伝達ゲート３１ｂのソース端子は、インバータ３２ｂの入力端子に接続される。伝達ゲート３１ｂのゲート端子は、金属配線２８ｂを介して入力ピン２９ｂに接続される。インバータ３２ｂの出力端子は、金属配線２６を介して、後述する図４の単位セル回路２５−１に接続される。なお、図２の単位セル回路３０−２〜３０−８は、単位セル回路３０−１に比較すると、伝達ゲート３１ａのドレイン端子がインバータ３２ｂの出力端子に接続されることが相違する。ここで、垂直シフトレジスタ回路３０は、飽和電荷量制御信号φＳＳが入力ピン２９ｃから入力され、トリガークロック信号φＳ１、φＳ２に基づいて、単位セル回路を一段ずつ進んでいく。すなわち、入力ピン２９ｃから入力された飽和電荷量制御信号φＳＳの１つのクロックパターンのデータが垂直シフトレジスタ回路３０に保持される。
【００２８】
図４は、図２のライン選択回路２５の単位セル回路２５−１の構成要素を示すブロック図である。図４において、単位セル回路２５−１は、１個のＮＭＯＳトランジスタ２７ａと１個のＰＭＯＳトランジスタ２８ａとから構成されるトランスミッションゲート２９ａと、１個のＮＭＯＳトランジスタ２７ｂと１個のＰＭＯＳトランジスタ２８ｂとから構成されるトランスミッションゲート２９ｂと、ＰＭＯＳトランジスタ２８ａのゲート端子とＮＭＯＳトランジスタ２７ｂのゲート端子とに出力端子が接続されるインバータ３５ａとを備えて構成される。
【００２９】
図４において、トランスミッションゲート２９ａとトランスミッションゲート２９ｂとの一端は、転送電極６ｂに接続される選択線ＳＬｂに接続され、トランスミッションゲート２９ａの他端は、金属配線２３ｘを介して入力ピン２４ｘに接続され、トランスミッションゲート２９ｂの他端は、金属配線２３ｙを介して入力ピン２４ｙに接続される。
【００３０】
トランスミッションゲート２９ａのＮＭＯＳトランジスタ２７ａの入力ゲート、並びにトランスミッションゲート２９ｂのＰＭＯＳトランジスタ２８ｂの入力ゲートは、金属配線２６を介して、上述した図３の単位セル回路２−１に接続される。また、トランスミッションゲート２９ａのＮＭＯＳトランジスタ２７ａの入力ゲートと、トランスミッションゲート２９ｂのＰＭＯＳトランジスタ２８ｂの入力ゲートと、インバータ３５ａの入力端子とはそれぞれ接続される。
【００３１】
図５Ａは、図２の画素１の上面図であり、図５Ｂは、図５ＡのＡ−Ａ’に沿って切断したときの画素１の縦断面図である。図５Ａにおいて、画素１の転送電極６は３本１組の転送電極６ａ、６ｂ、６ｃで構成される。また、各画素１毎に隣接して横型オーバーフロードレイン７が形成される。ここで、各画素１で飽和した不要な信号電荷は、オーバーフロードレイン７を介して電荷排出部４から外部へと排出される。図５Ｂにおいて、横型オーバーフロードレイン７の断面図が示され、ここで、横型オーバーフロードレイン７は、オーバーフロードレイン領域７２と、Ｐ型不純物領域７３と、高濃度Ｐ型不純物領域７４と、オーバーフローゲート７１とから構成されている。
【００３２】
図５Ｂにおいて、Ｐ型シリコン基板５２の表面側に垂直ＣＣＤの転送チャネル５５が形成され、ゲート酸化膜５４を挟んでポリシリコン等からなる転送電極６ｂが形成される。また、素子の表面側には酸化膜等からなる絶縁膜５３が形成される。転送チャネル５５に隣接して高濃度Ｎ型不純物領域からなるオーバーフロードレイン領域７２が形成され、転送チャネル５５とオーバーフロードレイン領域７２との間にオーバーフローの閾値を決定するＰ型不純物領域７３が形成される。さらに、オーバーフロードレイン領域７２に対してＰ型不純物領域７３と反対側に画素分離のための高濃度Ｐ型不純物領域７４が形成される。さらに、Ｐ型不純物領域７３の上方にゲート酸化膜５４を挟んでポリシリコン等からなるオーバーフローゲート７１が形成される。
【００３３】
ここで、オーバーフローゲート７１は撮像時には一定のバイアス電位が与えられ、Ｐ型不純物領域７３のポテンシャル値とオーバーフローゲート７１とに印加する電圧によって、画素１の飽和電荷量（蓄積容量）が決定される。画素１に光が入射するとＰ型シリコン基板中で光電変換された信号電荷が転送チャネル５５のポテンシャル井戸に蓄積されるが、信号電荷量が増加して画素１の飽和電荷量を超えると、飽和電荷量を超えた信号電荷量は、Ｐ型不純物領域７３のポテンシャルバリアを超えてオーバーフロードレイン領域７２へと流れ込み、電荷排出部４から排出される。
【００３４】
以上のように構成されたＣＣＤイメージセンサの動作について以下に説明する。以下の説明では垂直転送クロックφＶ１〜φＶ３、飽和電荷量制御信号φＳＳに含まれる選択信号、トリガークロック信号φＳ１、φＳ２の信号レベルは、ハイレベルもしくはローレベルとした。なお、これらの信号レベルは、ハイレベル及びローレベルの２値信号以外の第１又は第２のレベルを有する２値信号であってもよい。
【００３５】
図３の垂直シフトレジスタ回路３０の単位セル回路３０−１の動作について説明する。
【００３６】
図３において、トリガークロック信号φＳ１をハイレベルにすると、伝達ゲート３１ａがオンして前段の出力がインバータ３２ａに入力され、インバータ３２ａの出力は前段の反転出力となる。なお、単位セル回路３０−１が１段目の場合は、前段の出力ではなく入力ピン２９ｃに入力する飽和電荷量制御信号φＳＳがインバータ３２ａに入力され、インバータ３２ａの出力は飽和電荷量制御信号φＳＳの反転出力となる。次に、トリガークロック信号φＳ１をローレベルにすると伝達ゲート３１ａがオフとなり、インバータ３２ａの入力および出力はそのままの状態で保持される。次に、入力ピン２９ｂに入力するトリガークロック信号φＳ２をハイレベルにすると、伝達ゲート３２ｂがオンしてインバータ３２ａの出力がインバータ３２ｂに入力され、インバータ３２ｂの出力はインバータ３２ａの反転出力となる。この出力が単位セル回路３０−１からの出力信号として、ライン選択回路２５の単位セル回路２５−１に伝達される。次に、トリガークロック信号φＳ２をローレベルにすると伝達ゲート３１ｂがオフとなり、インバータ３２ｂの入力及び出力はそのままの状態で保持される。さらにトリガークロック信号φＳ１をハイレベルにすると、これまでの一連の動作が繰り返される。なお、垂直シフトレジスタ回路３０の単位セル回路３０−２〜３０−８の動作は、上述した単位セル回路３０−１と同様である。
【００３７】
上述したように、垂直シフトレジスタ回路３０では、入力ピン２９ｃから入力される飽和電荷量制御信号φＳＳのクロックパルスが１段ずつ順に次段へと伝達されて、各単位セル回路３０−１〜３０−８からの出力信号として、ライン選択回路２５の単位セル回路２５−１〜２５−８にそれぞれ伝達される。
【００３８】
次に、図４のライン選択回路２５の単位セル回路２５−１の動作について説明する。
【００３９】
図４において、図３の単位セル回路３０−１からの出力信号の信号レベルがハイレベルのとき、トランスミッションゲート２９ａがオンとなり、入力ピン２４ｘが選択線ＳＬｂに接続され、転送電極６ｂに垂直転送クロックφＶ２ｘが入力される。また、単位セル回路３０−１からの出力信号の信号レベルがローレベルのとき、トランスミッションゲート２９ｂがオンとなり、入力ピン２４ｙが選択線ＳＬｂに接続され、転送電極６ｂに垂直転送クロックφＶ２ｙが入力される。
【００４０】
上述したように、ライン選択回路２５の単位セル回路２５−１〜２５−８は、単位セル回路３０−１〜３０−８からの出力信号の信号レベルに基づいて、転送電極６ｂに入力する垂直転送クロック（φＶ２ｘ，φＶ２ｙ）を入れ替えるように制御する。
【００４１】
図２に示すように、上述したＣＣＤイメージセンサでは、複数の垂直転送クロックのうち、垂直転送クロックφＶ１と垂直転送クロックφＶ３については入力ピン１１ａ、１１ｃ、及び選択線ＳＬａ、ＳＬｃを介して転送電極６ａ、６ｃにそれぞれ接続される。一方、垂直転送クロックφＶ２ｘ、φＶ２ｙについては、画素飽和制御回路５０及び選択線ＳＬｂを介して転送電極６ｂに接続される。すなわち、転送電極６ｂに接続される選択線ＳＬｂは、垂直転送クロックφＶ２ｘ、φＶ２ｙの入力端子２４ｘ、２４ｙのいずれかに接続される。ここで、画素飽和制御回路５０は、飽和電荷量制御信号φＳＳに基づいて、選択線ＳＬｂと入力端子２４ｘ、２４ｙとの接続状態を決定する。
【００４２】
上述したＴＤＩ方式リニアイメージセンサでは、垂直転送クロックφＶ２ｙの振幅電圧を垂直転送クロックφＶ２ｙよりも振幅電圧の小さい垂直転送クロックφＶ２ｘに選択的に切り替えることにより、画素１の飽和電荷量を小さくできる。その動作について以下に説明する。
【００４３】
図６Ａは、図２の転送電極６に入力される垂直転送クロックφＶ１、φＶ２ｘ、φＶ２ｙ、φＶ３の時間ｔに対する信号レベルの変化を示す時間軸波形図である。すなわち、図２の３相駆動のＣＣＤイメージセンサに入力される垂直転送クロックφＶ１、φＶ２ｘ、φＶ２ｙ、φＶ３のタイミングチャートである。
【００４４】
図６Ｂ及び図６Ｃは、図６Ａの各時間ｔでの３相駆動の転送動作を示すポテンシャルダイアグラムである。すなわち、図６Ｂ及び図６Ｃは、時間ｔ１〜ｔ７における転送チャネルのポテンシャル井戸の分布の模様を模式的に示している。ここで、図６Ｂには、選択線ＳＬｂへの入力信号として垂直転送クロックφＶ１及び垂直転送クロックφＶ３と同一の振幅電圧を有する垂直転送クロックφＶ２ｘを選択した場合が示され、図６Ｃには、選択線ＳＬｂへの入力信号として垂直転送クロックφＶ１及び垂直転送クロックφＶ３よりも小さい振幅電圧を有する垂直転送クロックφＶ２ｙを選択した場合が示される。なお、ポテンシャルダイアグラム中に示した点線は、画素１が飽和した場合に横型オーバーフロードレイン７へと電荷が排出されるしきい値レベルＶｔｈを示す。
【００４５】
図６Ａに示すように、光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックφＶ１、φＶ２ｘ、φＶ２ｙ、φＶ３を用いて垂直転送する。このとき、図６Ｂ及び図６Ｃに示すように、転送チャネルに形成されるポテンシャル井戸は、時間とともに図面右方へと移動する。画素１の飽和電荷量は、時間ｔ１〜ｔ７のうちで井戸の容量の最小値で決定される。従って、図６Ｂの場合には、時間ｔ２、ｔ４、もしくはｔ６での最大蓄積電荷量で与えられる。一方、図６Ｃの場合には、図６Ｂに比較すると、垂直転送クロックφＶ２ｙによって転送チャネルに形成されるポテンシャル井戸はより浅くなるので、画素１の飽和電荷量は時間ｔ４における最大蓄積電荷量で決定される。なお、画素１の飽和電荷量は、垂直転送クロックの振幅電圧に応じて増減し、垂直転送クロックφＶ２ｙの振幅電圧での飽和電荷量は、垂直転送クロックφＶ２ｙの振幅電圧を小さく設定した分だけ小さくなる。
【００４６】
図７は、図１の画素飽和制御回路５０の動作を説明するための概略図である。図７では、画素飽和制御回路５０が各画素１の飽和電荷量を行単位で選択的に切り替える場合の一例であり、画素番号１〜５の画素１の飽和電荷量Ｑ１が画素番号６〜８の画素１の飽和電荷量Ｑ２よりも大きい場合が示されている。
【００４７】
図８は、図２の垂直シフトレジスタ回路３０に入力される飽和電荷量制御信号φＳＳ及びトリガークロック信号φＳ１、φＳ２の時間ｔに対する信号レベルの変化を示す時間軸波形図である。図９は、図８の各時間ｔ１〜ｔ６における垂直シフトレジスタ回路３０の状態を示す模式図である。ここで、入力される飽和電荷量制御信号φＳＳは、ＣＣＤイメージセンサへの入力クロックが直列に結合されたクロックパルスであり、図９は、各時間ｔ１〜ｔ６での垂直シフトレジスタ回路３０の出力信号を時系列毎に示す。
【００４８】
図８及び図９において、時間ｔ０では、垂直シフトレジスタ回路３０を初期化する。次に、時間ｔ１では、飽和電荷量制御信号φＳＳをハイレベルにしたまま、トリガークロック信号φＳ１、φＳ２を順番にハイレベルにする。その結果、時間ｔ１では単位セル回路３０−１からの出力信号の信号レベルがハイレベルに設定される。時間ｔ２では、飽和電荷量制御信号φＳＳをハイレベルにしたまま、トリガークロック信号φＳ１、φＳ２を順番にハイレベルにする。その結果、時間ｔ２では単位セル回路３０−１からの出力信号の信号レベルがハイレベルに設定され、単位セル回路３０−１が保持するハイレベルの信号レベルが一段進み、単位セル回路３０−２からの出力信号の信号レベルはハイレベルとなる。時間ｔ３では、飽和電荷量制御信号φＳＳをハイレベルにしたまま、トリガークロック信号φＳ１、φＳ２を順番にハイレベルにする。その結果、時間ｔ３では単位セル回路３０−１からの出力信号の信号レベルがハイレベルに設定され、単位セル回路３０−１が保持するハイレベルの信号レベル及び単位セル回路４−２が保持するハイレベルの信号レベルがそれぞれ一段ずつ進み、単位セル回路３０−２からの出力信号の信号レベルはハイレベルとなり、単位セル回路３０−３からの出力信号の信号レベルはハイレベルとなる。以下同様である。
【００４９】
垂直シフトレジスタ回路３０に飽和電荷量制御信号φＳＳの１つのクロックパターンのシグナルがすべて揃った時点で、ライン選択回路２５に同時に当該シグナルを出力する。
【００５０】
上述した構成により、トリガークロック信号φＳ１、φＳ２、及び飽和電荷量制御信号φＳＳの３つのクロックパターンによって、各画素１の飽和電荷量を行単位で選択的に切り替えるように制御することが可能となる。
【００５１】
上述したＣＣＤイメージセンサによれば、画素飽和制御回路５０により各画素１の飽和電荷量を行単位で選択的に切り替えることができるので、ＣＣＤイメージセンサの入出力特性の「ニー特性」を制御することが可能となる。その動作について以下に説明する。
【００５２】
図１０Ａは、入射光強度が小さい場合と中程度の場合における、従来のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図１０Ｂは、図１０Ａにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。ここで、垂直転送される信号電荷量は、ＴＤＩ段数に比例して増加し、画素群１００の全領域において各画素１の飽和電荷量は一定とする。
【００５３】
図１０Ａにおいて、一般的なＴＤＩ方式ＣＣＤイメージセンサにおいて、画素群１００の全領域において均一光を入射してＴＤＩ動作を行った場合の画素番号に対する各画素１に蓄積される信号電荷量の変化が示され、各画素１において蓄積された信号電荷は、画素番号１００の画素１から画素番号１の画素へと図面下側に向かって時間遅延積分されて垂直転送される。ここで、入射光強度Ｐが大きい場合（グラフII）と入射光強度Ｐが小さい場合（グラフI）との画素番号に対する各画素１に蓄積される信号電荷量の変化が示されており、入射光強度Ｐが大きい場合（グラフII）には、画素番号ｎにおいて蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に到達しオーバーフローすることが示されている。
【００５４】
図１０Ｂにおいて、画素群１００の全領域において均一光を入射してＴＤＩ動作を行った場合の入射光強度Ｐに対する出力電荷量の変化が示される。ここで、出力電荷量は、図１０Ａでの画素番号１において蓄積された信号電荷量Ｑに相当する。また、画素群１００の全領域において各画素１の飽和電荷量は一定とした場合には、図１０Ｂに示すように、入出力特性に「ニー特性」は出現しない。
【００５５】
図１１Ａは、入射光強度が小さい場合と中程度の場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図１１Ｂは、入射光強度が大きい場合における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図１１Ｃは、図１１Ａ及び図１１Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。ここで、画素飽和制御回路５０は、画素番号１００〜（Ｓ＋１）までの各画素１に対しては飽和電荷量Ｑ２に設定し、画素番号Ｓ〜１までの各画素１に対しては飽和電荷量Ｑ１（Ｑ２＜Ｑ１）に設定される。
【００５６】
図１１Ａに示すように、入射光強度が小さい場合（グラフI）には蓄積される信号電荷量は各画素１の飽和電荷量Ｑ１に到達しないが、入射光強度が中程度の場合（グラフII）には画素番号１００〜Ｓ１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ２以上となってオーバーフローを生じる。その後、画素番号Ｓ〜１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に達しないので、オーバーフローを生じない。
【００５７】
図１１Ｂに示すように、入射光強度がさらに大きい場合（グラフIII）には、画素番号１００〜Ｓ１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ２以上となってオーバーフローを生じる。その後、画素番号Ｓ〜１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に達してオーバーフローを生じる。
【００５８】
図１１Ｃに示すように、図１のＣＣＤイメージセンサの出力電荷量は、入射光強度Ｐ１において折れ曲がり点が存在し、入射光強度Ｐ２以上ではオーバーフローして出力電荷量はほぼ一定となる。すなわち、折れ曲がり点を設けることにより、ＣＣＤイメージセンサの入出力特性に「ニー特性」を得ることができる。ここで、入射光強度０〜Ｐ１までを小さい入射光強度とし（図１１ＡのグラフIに対応する）、入射光強度Ｐ１〜Ｐ２までを中程度の入射光強度とし（図１１ＡのグラフIIに対応する）、入射光強度Ｐ２〜Ｐ３を大きい入射光強度とする（図１１ＢのグラフIII）に対応する）。また、入射光強度０〜Ｐ１までの傾きは、ＴＤＩ転送の全段数（本実施の形態では１００段）に比例し、入射光強度Ｐ１〜Ｐ２までの傾きは飽和電荷量Ｑ１に設定される画素１の段数（本実施の形態ではＳ）に比例する。なお、飽和電荷量Ｑ１、Ｑ２の値は、垂直転送クロックφＶ１、φＶ２ｘ、φＶ２ｙ、φＶ３の時間ｔに対する振幅電圧によって変更することができる。画素番号Ｓ及び飽和電荷量Ｑ１、Ｑ２の値を変更すると、図１１Ｃに示す「ニー特性」において、グラフの傾きと折れ曲がり点の位置を変更することができる。
【００５９】
以上の実施の形態に係るＣＣＤイメージセンサによれば、各画素１の飽和電荷量を行単位で選択的に切り替えられるので、ＣＣＤイメージセンサの入出力特性において「ニー特性」を得ることができる。さらに、各画素１の飽和電荷量を任意の値に変更できるので、「ニー特性」におけるグラフの傾きと折れ曲がり点の位置を調整することができる。
【００６０】
実施の形態２．
実施の形態１では、所定の画素行の画素１を境にして、各画素１の飽和電荷量を選択的に切り替えるように制御した。これに対して、本実施の形態では、ＴＤＩ段数を設定するためのＴＤＩ段数設定回路６０をさらに備え、低輝度入射時においても入出力特性に「ニー特性」を得ることができるように制御することを特徴とする。ここで、各画素１の転送電極６ｃに入力される垂直転送クロックφＶ３の振幅電圧を他の転送電極６ａ、６ｂ、６ｄに入力される垂直転送クロックφＶ１、φＶ２、φＶ４の振幅電圧よりも小さくすることにより各画素１の飽和電荷量を変更する。また、垂直転送クロックφＶ３において、垂直転送クロックφＶ１、φＶ２、φＶ４の振幅電圧と同一の振幅電圧を有する垂直転送クロックを垂直転送クロックφＶ３ｘとし、垂直転送クロックφＶ１、φＶ２、φＶ４の振幅電圧よりも小さい振幅電圧を有する垂直転送クロックを垂直転送クロックφＶ３ｙとする。なお、説明を簡単にするために、ＣＣＤイメージセンサのＴＤＩ段数を８段として説明する。
【００６１】
図１２は、本発明の実施の形態２に係るＴＤＩ方式のＣＣＤイメージセンサの上面図である。図１２において、図１のＣＣＤイメージセンサに比較すると、画素１と各行毎に各配線８によってそれぞれ接続されるＴＤＩ段数設定回路６０をさらに備えたことを特徴とする。ここで、ＴＤＩ段数設定回路６０は、時間遅延積分して垂直転送される積分段数を設定する。図１２では、画素番号Ｍから画素番号１までの画素１が垂直転送される。さらに、画素番号Ｍ〜（Ｓ＋１）までの画素１は飽和電荷量Ｑ２に設定され、画素番号１〜Ｓまでの画素１は飽和電荷量Ｑ１に設定される（実数Ｑ１＞実数Ｑ２）にそれぞれ設定される。ここで、ＣＣＤイメージセンサのＴＤＩ段数は、後述する垂直シフトレジスタ回路２０に入力して複数の選択信号として保持されるＴＤＩ転送段指定信号φＴＳに基づいて設定される。
【００６２】
図１３は、図１２のＣＣＤイメージセンサの素子平面図である。図１３のＣＣＤイメージセンサは、図２の３相駆動のＣＣＤイメージセンサに比較すると、４相駆動のＣＣＤイメージセンサが用いられ、４本１組の転送電極６が各画素１上に配列されたことが相違する。ここで、ポリシリコンからなる転送電極６ａ〜６ｄが順に配置され、その下に転送チャネル（図示せず）が形成され、当該転送チャネルは基板（図示せず）と逆導電型の不純物領域からなる分離領域としてのオーバーフロードレイン７で電気的に分離される。また、転送電極６ａ、６ｂ、６ｄは、金属配線である選択線ＳＬａ、ＳＬｂ、ＳＬｄを介して入力ピン１４ａ、１４ｂ、１４ｄにそれぞれ接続される。一方、転送電極６ｃは、金属配線である選択線ＳＬｃを介して、入力ピン２４ｘ、２４ｙのどちらかに接続される。どちらに接続されるかはライン選択回路２５によって決まる。すなわち、各転送電極６ａ〜６ｄは、選択線ＳＬａ〜ＳＬｄにそれぞれ接続され、４相の垂直転送クロックφＶ１〜φＶ４のいずれかが４本の転送電極６ａ、６ｂ、６ｃ、６ｄにそれぞれ入力されて垂直転送方向の信号電荷の転送が行われる。
【００６３】
図１３において、ライン選択回路１５は、選択用ＭＯＳトランジスタ群からなる単位セル回路１５−１〜１５−８を備えて構成される。ここで、単位セル回路１５−１〜１５−８の個数は、画素群１００の垂直画素数（段数）と同一である。また、単位セル回路１５−１〜１５−８には、各垂直転送クロックφＶ２、φＶ４をそれぞれ入力するための入力ピン１４ｂ、１４ｄが金属配線１３ｂ、１３ｄを介してそれぞれ接続される。
【００６４】
垂直シフトレジスタ回路２０は、８個の単位セル回路２０−１〜２０−８から構成される。また、単位セル回路２０−１〜２０−８には、各トリガークロック信号φＴ１、φＴ２をそれぞれ入力するための入力ピン１９ａ、１９ｂが金属配線１８ａ、１８ｂを介してそれぞれ接続される。また、単位セル回路２０−１には、ＴＤＩ転送段指定信号φＴＳを入力するための入力端子である入力ピン１９ｃが金属配線１８ｃを介して接続され、単位セル回路２０−ｍ（２≦自然数ｍ≦１２）は、単位セル回路２０−（ｍ−１）とそれぞれ直列接続される。
【００６５】
ＴＤＩ段数設定回路６０は、複数の単位セル回路２０−１〜２０−８から構成され、ライン選択回路１５における各垂直転送クロックφＶ２、φＶ４の接続状態を表す選択信号を対応する単位セル回路１５−１〜１５−８に保持する垂直シフトレジスタ回路２０と、各選択線ＳＬｂ、ＳＬｄに接続され、複数の垂直転送クロックφＶ２、φＶ４を複数の選択線のうちの所定の対応する１つの選択線に接続するライン選択回路１５とを備えて構成される。ここで、ライン選択回路１５における各垂直転送クロックφＶ２、φＶ４の接続状態は、信号電荷を水平ＣＣＤ回路２に垂直転送するか否かの接続状態であり、ライン選択回路１５は、選択信号に基づいて、複数の垂直転送クロックφＶ１〜φＶ４のうち所定対の垂直転送クロックを互いに入れ換えるか否かを行うことにより、信号電荷を水平ＣＣＤ回路２に垂直転送するか否かを選択することを制御する。すなわち、ライン選択回路１５は、各選択信号に基づいて、ＣＣＤイメージセンサの時間遅延積分の段数を制御する。
【００６６】
図１４は、図１３の垂直シフトレジスタ回路２０の単位セル回路２０−１の構成要素を示すブロック図である。図１４において、単位セル回路２０−１は、ＮＭＯＳトランジスタである伝達ゲート２１ａ、２１ｂと、インバータ２２ａ、２２ｂとを備えて構成され、インバータ２２ｂと、伝達ゲート２１ｂと、インバータ２２ａと、伝達ゲート２１ａとはそれぞれ直列接続される。ここで、伝達ゲート２１ａのドレイン端子は、金属配線１８ｃを介して入力ピン１９ｃに接続され、伝達ゲート２１ａのソース端子は、インバータ２２ａの入力端子に接続される。また、伝達ゲート２１ａのゲート端子は、金属配線１８ａを介して入力ピン１９ａに接続される。
【００６７】
図１４において、インバータ２２ａの出力端子は、伝達ゲート２１ｂのドレイン端子に接続され、伝達ゲート２１ｂのソース端子は、インバータ２２ｂの入力端子に接続される。伝達ゲート２１ｂのゲート端子は、金属配線１８ｂを介して入力ピン１９ｂに接続される。インバータ２２ｂの出力端子は、金属配線１６を介して、後述する図１５の単位セル回路１５−１に接続される。なお、図１４の単位セル回路２０−２〜２０−８は、単位セル回路２０−１に比較すると、伝達ゲート２１ａのドレイン端子がインバータ２２ｂの出力端子に接続されることが相違する。ここで、垂直シフトレジスタ回路２０は、ＴＤＩ転送段指定信号φＴＳが入力ピン１９ｃから入力され、トリガークロック信号φＴ１、φＴ２に基づいて、単位セル回路を一段ずつ進んでいく。すなわち、入力ピン１９ｃから入力されたＴＤＩ転送段指定信号φＴＳの１つのクロックパターンのデータが垂直シフトレジスタ回路２０に保持される。
【００６８】
図１５は、図１３のライン選択回路１５の単位セル回路１５−１の構成要素を示すブロック図である。図１５において、単位セル回路１５−１は、１個のＮＭＯＳトランジスタ１８ａと１個のＰＭＯＳトランジスタ１９ａとから構成されるトランスミッションゲート２３ａと、１個のＮＭＯＳトランジスタ１８ｂと１個のＰＭＯＳトランジスタ１９ｂとから構成されるトランスミッションゲート２３ｂと、１個のＮＭＯＳトランジスタ１８ｃと１個のＰＭＯＳトランジスタ１９ｃとから構成されるトランスミッションゲート２３ｃと、１個のＮＭＯＳトランジスタ１８ｄと１個のＰＭＯＳトランジスタ１９ｄとから構成されるトランスミッションゲート２３ｄと、トランスミッションゲート２３ａのゲート端子とトランスミッションゲート２３ｂのゲート端子とに出力端子が接続されるインバータ１７ａと、トランスミッションゲート２３ｃのゲート端子とトランスミッションゲート２３ｄのゲート端子とに出力端子が接続されるインバータ１７ｂとを備えて構成される。
【００６９】
図１５において、トランスミッションゲート２３ａとトランスミッションゲート２３ｂとの一端は、転送電極６ｂに接続される選択線ＳＬｂに接続され、トランスミッションゲート２３ａの他端は、金属配線１３ｂを介して入力ピン１４ｂに接続され、トランスミッションゲート２３ｂの他端は、金属配線１３ｄを介して入力ピン１４ｄに接続される。また、トランスミッションゲート２３ｃとトランスミッションゲート２３ｄとの一端は、転送電極６ｄに接続される選択線ＳＬｄに接続され、トランスミッションゲート２３ｃの他端は、金属配線１３ｄを介して入力ピン１４ｄに接続され、トランスミッションゲート２３ｄの他端は、金属配線１３ｂを介して入力ピン１４ｂに接続される。
【００７０】
トランスミッションゲート２３ａ、２３ｃのＮＭＯＳトランジスタ１８ａ、１８ｃの入力ゲート、並びにトランスミッションゲート２３ｂのＰＭＯＳトランジスタ１９ｂの入力ゲート及びトランスミッションゲート２３ｃのＮＭＯＳトランジスタ１８ｃの入力ゲートは、金属配線１６を介して、上述した図１４の単位セル回路２０−１に接続される。また、トランスミッションゲート２３ａのＮＭＯＳトランジスタ１８ａの入力ゲートと、トランスミッションゲート２３ｄのＰＭＯＳトランジスタ１９ｄの入力ゲートと、インバータ１７ａ、１７ｂの入力端子とはそれぞれ接続される。
【００７１】
以上のように構成されたＣＣＤイメージセンサの動作について以下に説明する。以下の説明では垂直転送クロックφＶ１〜垂直転送クロックφＶ４、飽和電荷量制御信号φＳＳに含まれる選択信号、トリガークロック信号φＳ１、φＳ２の信号レベルは、ハイレベルもしくはローレベルとした。また、ＴＤＩ転送段指定信号φＴＳに含まれる選択信号、トリガークロック信号φＴ１、φＴ２の信号レベルは、ハイレベルもしくはローレベルとした。なお、これらの信号レベルは、ハイレベル及びローレベルの２値信号以外の第１又は第２のレベルを有する２値信号であってもよい。
【００７２】
図１６は、図２の転送電極６に入力される垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。すなわち、図１３の４相駆動のＣＣＤイメージセンサに入力される垂直転送クロックφＶ１、φＶ２、φＶ３、φＶ４のタイミングチャートである。
【００７３】
図１６において、垂直転送クロックφＶ１〜φＶ４をＣＣＤイメージセンサの駆動クロックとして転送電極６ａ〜６ｄに入力する。ここで、垂直転送クロックφＶ１と垂直転送クロックφＶ３（φＶ３ｘ又はφＶ３ｙ）、及び垂直転送クロックφＶ２と垂直転送クロックφＶ４とは、互いに位相が１８０度ずれた逆相の関係にあり、それぞれがペアを構成する。以下説明する。
【００７４】
時間ｔ１〜時間ｔ５では、４つの転送電極６ａ、６ｂ、６ｃ、６ｄに対して、順に垂直転送クロックφＶ１、垂直転送クロックφＶ２、垂直転送クロックφＶ３（φＶ３ｘ又はφＶ３ｙ）、垂直転送クロックφＶ４を入力する場合には、信号電荷は電荷蓄積部３の方向（垂直転送方向）に転送される。また、時間ｔ１〜時間ｔ５において、４つの転送電極６ａ、６ｂ、６ｃ、６ｄに対して、順に垂直転送クロックφＶ１、垂直転送クロックφＶ４、垂直転送クロックφＶ３（φＶ３ｘ又はφＶ３ｙ）、垂直転送クロックφＶ２を入力する場合には、信号電荷は電荷排出ドレイン部４の方向（逆垂直転送方向）に転送される。すなわち、ＣＣＤイメージセンサでは、４つの転送電極６ａ、６ｂ、６ｃ、６ｄに入力する垂直転送クロックφＶ１、φＶ２、φＶ３（φＶ３ｘ又はφＶ３ｙ）、φＶ４のうち、例えば垂直転送クロックφＶ２と垂直転送クロックφＶ４とを入れ替えることによって、信号電荷の垂直転送の方向を反転させる。
【００７５】
図１３の垂直シフトレジスタ回路２０の単位セル回路２０−１の動作について説明する。
【００７６】
図１３において、トリガークロック信号φＴ１をハイレベルにすると、伝達ゲート２１ａがオンして前段の出力がインバータ２２ａに入力され、インバータ２２ａの出力は前段の反転出力となる。なお、単位セル回路２−１が１段目の場合は、前段の出力ではなく入力ピン１９ｃに入力するＴＤＩ転送段指定信号φＴＳがインバータ２２ａに入力され、インバータ２２ａの出力はＴＤＩ転送段指定信号φＴＳの反転出力となる。次に、トリガークロック信号φＴ１をローレベルにすると伝達ゲート２１ａがオフとなり、インバータ２２ａの入力および出力はそのままの状態で保持される。次に、入力ピン１９ｂに入力するトリガークロック信号φＴ２をハイレベルにすると、伝達ゲート２２ｂがオンしてインバータ２２ａの出力がインバータ２２ｂに入力され、インバータ２２ｂの出力はインバータ２２ａの反転出力となる。この出力が単位セル回路２−１からの出力信号として、ライン選択回路１５の単位セル回路１５−１に伝達される。次に、トリガークロック信号φＴ２をローレベルにすると伝達ゲート２１ｂがオフとなり、インバータ２２ｂの入力及び出力はそのままの状態で保持される。さらにトリガークロック信号φＴ１をハイレベルにすると、これまでの一連の動作が繰り返される。なお、垂直シフトレジスタ回路２０の単位セル回路２０−２〜２０−８の動作は、上述した単位セル回路２０−１と同様である。
【００７７】
上述したように、垂直シフトレジスタ回路２０では、入力ピン１９ｃから入力されるＴＤＩ転送段指定信号φＴＳのクロックパルスが１段ずつ順に次段へと伝達されて、各単位セル回路２０−１〜２０−８からの出力信号として、ライン選択回路１５の単位セル回路１５−１〜１５−８にそれぞれ伝達される。
【００７８】
次に、図１５のライン選択回路１５の単位セル回路１５−１の動作について説明する。
【００７９】
図１５において、単位セル回路２０−１からの出力信号の信号レベルがハイレベルのとき、トランスミッションゲート２３ａがオンとなり、入力ピン１４ｂが選択線ＳＬｂに接続され、転送電極６ｂに垂直転送クロックφＶ２が入力される。また、単位セル回路２０−１からの出力信号の信号レベルがローレベルのとき、トランスミッションゲート２３ｂがオンとなり、入力ピン１４ｄが選択線ＳＬｂに接続され、転送電極６ｂに垂直転送クロックφＶ４が入力される。
【００８０】
単位セル回路２０−１からの出力信号の信号レベルがハイレベルのとき、トランスミッションゲート２３ｃがオンとなり、入力ピン１４ｄが選択線ＳＬｄに接続され、転送電極６ｄに垂直転送クロックφＶ４が入力される。また、単位セル回路２０−１からの出力信号の信号レベルがローレベルのとき、トランスミッションゲート２３ｄがオンとなり、入力ピン１４ｂが選択線ＳＬｄに接続され、転送電極６ｄに垂直転送クロックφＶ２が入力される。
【００８１】
上述したように、ライン選択回路１５の単位セル回路１５−１〜１５−８は、単位セル回路２０−１からの出力信号の信号レベルに基づいて、転送電極（６ｂ，６ｄ）に入力する垂直転送クロック（φＶ２,φＶ４）を入れ替えるように制御する。すなわち、ライン選択回路５は、各選択信号に基づいて、垂直転送クロックφＶ２を選択線ＳＬｄに入力し、垂直転送クロックφＶ２を選択線ＳＬｂに入力して信号電荷を水平ＣＣＤ回路２への方向とが逆の方向に垂直転送するように制御する。
【００８２】
図１７は、図１３の垂直シフトレジスタ回路２０に入力されるＴＤＩ転送段指定信号φＴＳ及びトリガークロック信号φＴ１、φＴ２の時間ｔに対する信号レベルの変化を示す時間軸波形図であり、図１８は、図１７の各時間ｔ１〜ｔ８における垂直シフトレジスタ回路２０の状態を示す模式図である。ここで、入力されるＴＤＩ転送段指定信号φＴＳは、ＣＣＤイメージセンサへの入力クロックを示すクロックパルスであり、図１７は、各時間ｔ１〜ｔ８での垂直シフトレジスタ回路２の出力信号を時系列毎に示す。
【００８３】
図１７及び図１８において、時間ｔ０では、垂直シフトレジスタ回路２０を初期化する。次に、時間ｔ１では、ＴＤＩ転送段指定信号φＴＳをハイレベルにしたまま、トリガークロック信号φＴ１、φＴ２を順番にハイレベルにする。その結果、時間ｔ１では単位セル回路２０−１からの出力信号の信号レベルがハイレベルに設定される。時間ｔ２では、ＴＤＩ転送段指定信号φＴＳをハイレベルにしたまま、トリガークロック信号φＴ１、φＴ２を順番にハイレベルにする。その結果、時間ｔ２では単位セル回路２０−１からの出力信号の信号レベルがハイレベルに設定され、単位セル回路２０−１が保持する信号レベルローレベルが一段進み、単位セル回路２０−２からの出力信号の信号レベルはハイレベルとなる。時間ｔ３では、ＴＤＩ転送段指定信号φＴＳをハイレベルにしたまま、トリガークロック信号φＴ１、φＴ２を順番にハイレベルにする。その結果、時間ｔ３では単位セル回路２０−１からの出力信号の信号レベルがハイレベルに設定され、単位セル回路２０−１が保持する信号レベル及び単位セル回路２０−２が保持する信号レベルがそれぞれ一段ずつ進み、単位セル回路２０−２からの出力信号の信号レベルはハイレベルとなり、単位セル回路２０−３からの出力信号の信号レベルはハイレベルとなる。以下同様であり、時間ｔ８では、図１３の垂直シフトレジスタ回路２０に入力されるＴＤＩ転送段指定信号φＴＳが模式的に表される。本実施の形態では、ＴＤＩ転送段指定信号φＴＳは、ＴＤＩ段数を５段に制御する。ここで、ＣＣＤイメージセンサのライン選択回路１５の単位セル回路１５−１〜１５−８に伝達される信号レベルが図示される。以下簡単に説明する。
【００８４】
垂直シフトレジスタ回路２０にＴＤＩ転送段指定信号φＴＳの１つのクロックパターンのシグナルがすべて揃った時点で、ＣＣＤイメージセンサのライン選択回路１５に同時に当該シグナルを与える。これにより各ＣＣＤイメージセンサのＴＤＩ段数の設定が完了し、撮像モードに移行する。
【００８５】
図１９Ａは、図１３の転送電極６に入力される垂直転送クロックφＶ１、φＶ２、φＶ３ｘ、Ｖ３ｙ、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。すなわち、図１３の４相駆動のＣＣＤイメージセンサに入力される垂直転送クロックφＶ１、φＶ２、φＶ３ｘ、Ｖ３ｙ、φＶ４のタイミングチャートである。
【００８６】
図１９Ｂ及び図１９Ｃは、図１９Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。すなわち、図１９Ｂ及び図１９Ｃは、時間ｔ１〜ｔ９における転送チャネルのポテンシャル井戸の分布の模様を模式的に示している。ここで、図１９Ｂには、選択線ＳＬｃへの入力信号として垂直転送クロックφＶ１、φＶ２、及びφＶ４と同一の振幅電圧を有する垂直転送クロックφＶ３ｘを選択した場合が示され、図１９Ｃには、選択線ＳＬｃへの入力信号として垂直転送クロックφＶ１、φＶ２、及びφＶ４よりも小さい振幅電圧を有する垂直転送クロックφＶ３ｙを選択した場合が示される。なお、ポテンシャルダイアグラム中に示した点線は、画素１が飽和した場合に横型オーバーフロードレイン７へと電荷が排出されるしきい値レベルＶｔｈを示す。
【００８７】
図１９Ａに示すように、光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックφＶ１、φＶ２、φＶ３ｘ、Ｖ３ｙ、φＶ４を用いて垂直転送する。このとき、図１９Ｂ及び図１９Ｃに示すように、転送チャネルに形成されるポテンシャル井戸は、時間とともに図面右方へと移動する。画素１の飽和電荷量は、時間ｔ１〜ｔ９のうちで井戸の容量の最小値で決定される。従って、図１９Ｂの場合には、時間ｔ２、ｔ４、ｔ６、もしくはｔ８での最大蓄積電荷量で与えられる。一方、図１９Ｃの場合には、図１９Ｂに比較すると、垂直転送クロックφＶ３ｙによって転送チャネルに形成されるポテンシャル井戸はより浅くなるので、画素１の飽和電荷量は時間ｔ６もしくはｔ８における最大蓄積電荷量で決定される。なお、画素１の飽和電荷量は、垂直転送クロックの振幅電圧に応じて増減し、垂直転送クロックφＶ３ｙの振幅電圧での飽和電荷量は、垂直転送クロックφＶ３ｘの振幅電圧を小さく設定した分だけ小さくなる。
【００８８】
図２０は、図１３の画素飽和制御回路５０の動作を説明するための概略図である。図２０では、画素飽和制御回路５０が各画素１の飽和電荷量を行単位で選択的に切り替える場合の一例であり、ＴＤＩ段数が全段で８段であるＴＤＩ方式ＣＣＤイメージセンサに対して、画素番号１〜５の各画素１の飽和電荷量Ｑ１が画素番号６〜８の各画素１の飽和電荷量Ｑ２よりも大きい場合が示されている。
【００８９】
図２１は、図１３のＴＤＩ段数設定回路６０の動作を説明するための概略図である。図２１では、ＴＤＩ段数設定回路６０によって撮像時の積分段数を設定する場合の一例であり、ＴＤＩ段数が全段で８段であるＴＤＩ方式のＣＣＤイメージセンサに対して、ＴＤＩ転送の積分段数を５段に設定する場合が示されている。
【００９０】
図２２Ａは、入射光強度が小さい場合と中程度の場合における、従来のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図２２Ｂは、図２２Ａにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。ここで、垂直転送される信号電荷量は、ＴＤＩ段数に比例して増加し、画素群１００の全領域において各画素１の飽和電荷量は一定とする。
【００９１】
図２２Ａにおいて、一般的なＴＤＩ方式ＣＣＤイメージセンサにおいて、画素群１００の全領域において均一光を入射してＴＤＩ動作を行った場合の画素番号に対する各画素１に蓄積される信号電荷量の変化が示され、各画素１において蓄積された信号電荷は、画素番号Ｍの画素１から画素番号１の画素へと図面下側に向かって時間遅延積分されて垂直転送される。ここで、入射光強度Ｐが大きい場合（グラフII）と入射光強度Ｐが小さい場合（グラフI）との画素番号に対する各画素１に蓄積される信号電荷量の変化が示されており、入射光強度Ｐが大きい場合（グラフII）には、画素番号ｎにおいて蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に到達しオーバーフローすることが示されている。
【００９２】
図２２Ｂにおいて、画素群１００の全領域において均一光を入射してＴＤＩ動作を行った場合の入射光強度Ｐに対する出力電荷量の変化が示される。ここで、出力電荷量は、図２２Ａでの画素番号１において蓄積された信号電荷量Ｑに相当する。また、画素群１００の全領域において各画素１の飽和電荷量は一定とした場合には、図２２Ｂに示すように、入出力特性に「ニー特性」は出現しない。
【００９３】
図２３Ａは、入射光強度が小さい場合（グラフI）と中程度の場合（グラフII）における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図２３Ｂは、入射光強度が大きい場合（グラフIII）における、図１のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図２３Ｃは、図２３Ａ及び図２３Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。ここで、画素飽和制御回路５０は、画素番号１００〜（Ｓ＋１）までの各画素１に対しては飽和電荷量Ｑ２に設定し、画素番号Ｓ〜１までの各画素１に対しては飽和電荷量Ｑ１（Ｑ２＜Ｑ１）に設定する。また、ＴＤＩ段数設定回路６０は、ＣＣＤイメージセンサの時間遅延積分の段数を制御する。すなわち、ＴＤＩ段数設定回路６０は、画素番号Ｍ〜１の各画素１に蓄積される信号電荷量を水平ＣＣＤ回路２に垂直転送するように制御する。
【００９４】
図２３Ａに示すように、入射光強度が小さい場合（グラフI）には蓄積される信号電荷量は各画素１の飽和電荷量Ｑ１に達せずオーバーフローしないが、入射光強度が中程度の場合（グラフII）には画素番号Ｍ〜（Ｓ＋１）までに蓄積される信号電荷量Ｑは飽和電荷量Ｑ２以上となってオーバーフローする。その後、画素番号Ｓ〜１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に達せずオーバーフローしない。
【００９５】
図２３Ｂに示すように、入射光強度がさらに大きい場合（グラフIII）には、画素番号Ｍから蓄積される信号電荷量Ｑは飽和電荷量Ｑ２以上となってオーバーフローを生じる。その後、画素番号Ｓから蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に達してオーバーフローする。
【００９６】
図２３Ｃに示すように、図１のＣＣＤイメージセンサの出力電荷量は、入射光強度Ｐ１において折れ曲がり点が存在し、入射光強度Ｐ２以上ではオーバーフローして出力電荷量はほぼ一定となる。すなわち、折れ曲がり点を設けることにより、ＣＣＤイメージセンサの入出力特性に「ニー特性」を得ることができる。ここで、入射光強度０〜Ｐ１までを小さい入射光強度とし（図２３ＡのグラフIに対応する）、入射光強度Ｐ１〜Ｐ２までを中程度の入射光強度とし（図２３ＡのグラフIIに対応する）、入射光強度Ｐ２〜Ｐ３を大きい入射光強度とする（図２３ＢのグラフIII）に対応する）。また、入射光強度０〜Ｐ１までの傾きは、ＴＤＩ段数（本実施の形態ではＭ段）に比例し、入射光強度Ｐ１〜Ｐ２までの傾きは飽和電荷量Ｑ１に設定される画素１の段数（本実施の形態ではＳ）に比例する。なお、飽和電荷量Ｑ１、Ｑ２の値は、垂直転送クロックφＶ１、φＶ２ｘ、φＶ２ｙ、φＶ３の時間ｔに対する振幅電圧によって変更することができる。画素番号Ｓ及び飽和電荷量Ｑ１、Ｑ２の値を変更すると、図１１Ｃに示す「ニー特性」において、グラフの傾きと折れ曲がり点の位置を変更することができる。
【００９７】
以上の実施の形態に係るＣＣＤイメージセンサによれば、実施の形態１と同様の効果を得ることができる。さらに、実施の形態１に比較すると、さらにＴＤＩ段数（ＴＤＩ転送の積分段数）を変更することができるので、さらに低輝度入射時における入出力特性の「ニー特性」の調整範囲を広げることが可能となる。
【００９８】
実施の形態３．
上述した実施の形態２では、各画素１の転送電極６ｃに入力される垂直転送クロックφＶ３の振幅電圧を他の転送電極６ａ、６ｂ、６ｄに入力される垂直転送クロックφＶ１、φＶ２、φＶ４の振幅電圧よりも小さくすることにより各画素１の飽和電荷量を行単位で選択的に切り替えた。これに対して、本実施の形態では、各画素１の転送電極６ａに入力される垂直転送クロックφＶ１及び各画素１の転送電極６ｃに入力される垂直転送クロックφＶ３のクロック幅を各画素１の転送電極６ｂに入力される垂直転送クロックφＶ２及び各画素１の転送電極６ｄに入力される垂直転送クロックφＶ４のクロック幅よりも小さくすることにより各画素１の飽和電荷量を行単位で選択的に切り替えることを特徴とする。ここで、垂直転送クロックφＶ１、φＶ３において、垂直転送クロックφＶ２、φＶ４のクロック幅と同一のクロック幅を有する垂直転送クロックをそれぞれ垂直転送クロックφＶ１ｘ、φＶ３ｘとし、垂直転送クロックφＶ２、φＶ４のクロック幅よりも小さいクロック幅を有する垂直転送クロックをそれぞれ垂直転送クロックφＶ１ｙ、φＶ３ｙとする。
【００９９】
図２４は、本発明の実施の形態３に係るＣＣＤイメージセンサの素子平面図である。図２４のＣＣＤイメージセンサは、図１３のＣＣＤイメージセンサに比較すると、画素飽和制御回路５０の代わりに画素飽和制御回路５０Ａを備え、入力ピン１４ａから選択線ＳＬａに垂直転送クロックφＶ１を入力する代わりに画素飽和制御回路５０Ａからの出力信号を垂直転送クロックφＶ１として選択線ＳＬａに入力することを特徴とする。
【０１００】
画素飽和制御回路５０Ａは、図１３の画素飽和制御回路５０に比較すると、単位セル回路２５−１〜２５−８を備えるライン選択回路２５の代わりに、単位セル回路２５Ａ−１〜２５Ａ−８を備えるライン選択回路２５Ａを備えたことを特徴とする。ここで、ライン選択回路２５Ａは、第１のクロック幅又は第２のクロック幅を有する垂直転送クロックと複数の転送電極との接続状態を表す複数の選択信号に基づいて、各画素１の飽和電荷量を行単位で選択的に切り替える。
【０１０１】
図２５は、図２４のライン選択回路２５Ａの単位セル回路２５Ａ−１の構成要素を示すブロック図である。図２５において、単位セル回路２５Ａ−１は、１個のＮＭＯＳトランジスタ４２ａと１個のＰＭＯＳトランジスタ４３ａとから構成されるトランスミッションゲート４４ａと、１個のＮＭＯＳトランジスタ４２ｂと１個のＰＭＯＳトランジスタ４３ｂとから構成されるトランスミッションゲート４４ｂと、１個のＮＭＯＳトランジスタ４２ｃと１個のＰＭＯＳトランジスタ４３ｃとから構成されるトランスミッションゲート４４ｃと、１個のＮＭＯＳトランジスタ４２ｄと１個のＰＭＯＳトランジスタ４３ｄとから構成されるトランスミッションゲート４４ｄと、ＰＭＯＳトランジスタ４３ａのゲート端子とＮＭＯＳトランジスタ４２ｂのゲート端子とに出力端子が接続されるインバータ４１ａと、ＰＭＯＳトランジスタ４３ｃのゲート端子とＮＭＯＳトランジスタ４２ｄのゲート端子とに出力端子が接続されるインバータ４１ｂとを備えて構成される。
【０１０２】
図２５において、トランスミッションゲート４４ａとトランスミッションゲート４４ｂとの一端は、転送電極６ａに接続される選択線ＳＬａに接続され、トランスミッションゲート４４ａの他端は、金属配線４１ｘを介して入力ピン４２ｘに接続され、トランスミッションゲート４４ｂの他端は、金属配線４１ｙを介して入力ピン４２ｙに接続される。また、トランスミッションゲート４４ｃとトランスミッションゲート４４ｄとの一端は、転送電極６ｃに接続される選択線ＳＬｃに接続され、トランスミッションゲート４４ｃの他端は、金属配線４３ｘを介して入力ピン４４ｘに接続され、トランスミッションゲート４４ｄの他端は、金属配線４３ｙを介して入力ピン４４ｙに接続される。
【０１０３】
トランスミッションゲート４４ａ、４４ｃのＮＭＯＳトランジスタ４２ａ、４２ｃの入力ゲート、並びにトランスミッションゲート４４ｄのＰＭＯＳトランジスタ４３ｄの入力ゲートは、金属配線２６を介して、図２４の単位セル回路３０−１に接続される。また、トランスミッションゲート４４ａのＮＭＯＳトランジスタ４２ａの入力ゲートと、トランスミッションゲート４４ｄのＰＭＯＳトランジスタ４３ｄの入力ゲートと、インバータ４１ａ、４１ｂの入力端子とはそれぞれ接続される。
【０１０４】
以上のように構成されたＣＣＤイメージセンサの動作について以下に説明する。以下の説明では垂直転送クロックφＶ１〜垂直転送クロックφＶ４、ＴＤＩ転送段指定信号φＴＳに含まれる選択信号、トリガークロック信号φＴ１、φＴ２の信号レベルは、ハイレベルもしくはローレベルとした。なお、これらの信号レベルは、ハイレベル及びローレベルの２値信号以外の第１又は第２のレベルを有する２値信号であってもよい。
【０１０５】
図２５のライン選択回路２５Ａの単位セル回路２５Ａ−１の動作について説明する。
【０１０６】
単位セル回路３０−１からの出力信号の信号レベルがハイレベルのとき、トランスミッションゲート４４ａがオンとなり、入力ピン４２ｘが選択線ＳＬａに接続され、転送電極６ａに垂直転送クロックφＶ１ｘが入力される。また、単位セル回路３０−１からの出力信号の信号レベルがローレベルのとき、トランスミッションゲート４４ｂがオンとなり、入力ピン４２ｙが選択線ＳＬａに接続され、転送電極６ａに垂直転送クロックφＶ１ｙが入力される。
【０１０７】
単位セル回路３０−１からの出力信号の信号レベルがハイレベルのとき、トランスミッションゲート４４ｃがオンとなり、入力ピン４４ｘが選択線ＳＬｃに接続され、転送電極６ｃに垂直転送クロックφＶ３ｘが入力される。また、単位セル回路３０−１からの出力信号の信号レベルがローレベルのとき、トランスミッションゲート４４ｄがオンとなり、入力ピン４４ｙが選択線ＳＬｃに接続され、転送電極６ｃに垂直転送クロックφＶ３ｙが入力される。
【０１０８】
上述したように、ライン選択回路２５Ａの単位セル回路２５Ａ−１〜２５Ａ−８は、単位セル回路３０−１からの出力信号の信号レベルに基づいて、転送電極（６ａ，６ｃ）に入力される垂直転送クロック（φＶ１，φＶ３）のクロック幅を他の転送電極（６ｂ，６ｄ）に入力される垂直転送クロック（φＶ２，φＶ４）のクロック幅と同一とするか、もしくは小さくするように制御する。
【０１０９】
図２６Ａは、図２４の転送電極６に入力される垂直転送クロックφＶ１ｘ、φＶ２、φＶ３ｘ、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。すなわち、図２４の４相駆動のＣＣＤイメージセンサに入力される垂直転送クロックφＶ１ｘ、φＶ２、φＶ３ｘ、φＶ４のタイミングチャートである。ここで、４つの垂直転送クロックφＶ１ｘ、φＶ２、φＶ３ｘ、φＶ４のクロック幅がすべて同一である。
【０１１０】
図２６Ｂは、図２６Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。すなわち、図２６Ｂは、時間ｔ１〜ｔ９における転送チャネルのポテンシャル井戸の分布の模様を模式的に示している。図２６Ｂに示すように、光電変換を行って発生した電荷を時間遅延積分してそれぞれ複数の垂直転送クロックφＶ１ｘ、φＶ２、φＶ３ｘ、φＶ４を用いて垂直転送する。このとき、転送チャネルに形成されるポテンシャル井戸は、時間とともに図面右方へと移動する。画素１の飽和電荷量は、時間ｔ１〜ｔ９のうちで井戸の容量の最小値で決定される。従って、時間ｔ２、ｔ４、ｔ６、もしくはｔ８において転送ゲート下に形成されるポテンシャル井戸の幅はゲート３つ分からゲート２つ分となるので、画素１の飽和電荷量はゲート２つ分の最大蓄積電荷量で与えられる。
【０１１１】
図２７Ａは、図２４の転送電極６に入力される垂直転送クロックφＶ１ｙ、φＶ２、φＶ３ｙ、φＶ４の時間ｔに対する信号レベルの変化を示す時間軸波形図である。すなわち、図２４の４相駆動のＣＣＤイメージセンサに入力される垂直転送クロックφＶ１ｙ、φＶ２、φＶ３ｙ、φＶ４のタイミングチャートである。ここで、垂直転送クロックφＶ１ｙ、φＶ３ｙのクロック幅は、垂直転送クロックφＶ２、φＶ４のクロック幅よりも小さい。
【０１１２】
図２７Ｂは、図２７Ａの各時間ｔでの４相駆動の転送動作を示すポテンシャルダイアグラムである。すなわち、図２７Ｂは、時間ｔ１〜ｔ９における転送チャネルのポテンシャル井戸の分布の模様を模式的に示している。図２７Ｂは、図２６Ｂに比較すると、垂直転送クロックφＶ１ｙ、φＶ３ｙのクロック幅が垂直転送クロックφＶ２、φＶ４のクロック幅よりも小さいので、時間ｔ５において転送ゲート下に形成されるポテンシャル井戸がゲート１つ分の幅だけとなる。従って、画素１の飽和電荷量はゲート１つ分の最大蓄積電荷量で与えられる。すなわち、図２６Ａに示すクロックパターンで駆動する場合の飽和電荷量と、図２７Ａに示すクロックパターンで駆動する場合の飽和電荷量とは異なる。
【０１１３】
図２８は、図２４の画素飽和制御回路５０Ａの動作を説明するための概略図である。図２８では、画素飽和制御回路５０Ａが各画素１の飽和電荷量を行単位で選択的に切り替える場合の一例であり、ＴＤＩ段数が全段で８段であるＴＤＩ方式ＣＣＤイメージセンサに対して、画素番号１〜５の各画素１の飽和電荷量Ｑ１が画素番号６〜８の各画素１の飽和電荷量Ｑ２よりも大きい場合が示されている。
【０１１４】
以上の実施の形態に係るＣＣＤイメージセンサによれば、実施の形態２の形態に係るＣＣＤイメージセンサと同様の効果を得ることができる。
【０１１５】
実施の形態４．
上述した実施の形態２では、画素行Ｓの画素１を境にして各画素１の飽和電荷量を選択的に切り替えた。これに対して、本実施の形態では、少なくとも１つの画素行の画素１の飽和電荷量のみを変更することを特徴とする。なお、説明を簡単にするために、ＣＣＤイメージセンサのＴＤＩ段数を８段に設定する。
【０１１６】
図２９は、本発明の実施の形態４に係るＣＣＤイメージセンサの素子平面図である。図２９のＣＣＤイメージセンサは、図２４のＣＣＤイメージセンサに比較すると、画素飽和制御回路５０Ａからの出力信号が垂直転送クロックφＶ１、φＶ３として選択線ＳＬａ、ＳＬｃにそれぞれ入力される代わりに、入力ピン１１ａ、１１ｃ（または４５ｘ〜４５ｚ）を介して選択線ＳＬａ、ＳＬｃに垂直転送クロックφＶ１、φＶ３がそれぞれ入力されることを特徴とする。ここで、画素番号２の画素１の転送電極６ｃには、入力ピン４５ｚを介して垂直転送クロックφＶ３ｚが入力され、画素番号３の画素１の転送電極６ｃには、入力ピン４５ｙを介して垂直転送クロックφＶ３ｙが入力され、画素番号４の画素１の転送電極６ｃには、入力ピン４５ｘを介して垂直転送クロックφＶ３ｘが入力される。
【０１１７】
以上のように構成されたＣＣＤイメージセンサは、上述した実施の形態２に係るＣＣＤイメージセンサと同様の動作を行う。ここで、垂直転送クロックφＶ３ｘ，φＶ３ｙ，φＶ３ｚのうちのいずれか１つだけの振幅電圧を垂直転送クロックφＶ１，φＶ２，φＶ４の振幅電圧よりも小さくし、残りの２つは垂直転送クロックφＶ１，φＶ２，φＶ４の振幅電圧と同一とする。また、垂直転送クロックφＶ１，φＶ２，φＶ４の振幅電圧と同一の垂直転送クロックが入力された場合は飽和電荷量Ｑ２に設定され、垂直転送クロックφＶ１，φＶ２，φＶ４の振幅電圧より小さい垂直転送クロックが入力された場合は飽和電荷量Ｑ１（Ｑ１＞Ｑ２）に設定される。さらに、ＴＤＩ段数はＭ段に設定される。
【０１１８】
図３０Ａは、入射光強度が小さい場合（グラフI）と中程度の場合（グラフII）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図３０Ｂは、入射光強度が大きい場合（グラフIII）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図３０Ｃは、図３０Ａ及び図３０Ｂにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【０１１９】
図３０Ａ〜図３０Ｂに示すように、画素番号Ｓに対応する行に印加する垂直転送クロックφＶ３の振幅電圧を小さくして、画素番号Ｓの画素１には飽和電荷量Ｑ２が設定される。
【０１２０】
図３０Ａに示すように、入射光強度が小さい場合（グラフI）には蓄積される信号電荷量は各画素１の飽和電荷量Ｑ１に達せずオーバーフローしないが、入射光強度が中程度の場合（グラフII）には画素番号Ｍ〜（Ｓ＋１）の間でＴＤＩ転送が行われている間は、蓄積される信号電荷量Ｑは飽和電荷量Ｑ１以下であればオーバーフローせず、飽和電荷量Ｑ１以上であればオーバーフローする。次に、画素番号Ｓの画素１にＴＤＩ転送されると、蓄積される信号電荷量Ｑは飽和電荷量Ｑ２を超えてオーバーフローし、蓄積された信号電荷量Ｑは一旦飽和電荷量Ｑ２の値となる。その後、画素番号Ｓ〜１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に達せずオーバーフローしない。
【０１２１】
図３０Ｂに示すように、入射光強度がさらに大きい場合（グラフIII）には、画素番号Ｍから蓄積される信号電荷量Ｑは画素番号Ｓの画素１でオーバーフローして一旦飽和電荷量Ｑ２の値となる。その後、画素番号Ｓ〜１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に達しオーバーフローする。
【０１２２】
図３０Ｃに示すように、図２９のＣＣＤイメージセンサの出力電荷量は、入射光強度Ｐ１において折れ曲がり点が存在し、入射光強度Ｐ２以上ではオーバーフローして出力電荷量はほぼ一定となる。すなわち、折れ曲がり点を設けることにより、ＣＣＤイメージセンサの入出力特性に「ニー特性」を得ることができる。ここで、入射光強度０〜Ｐ１までを小さい入射光強度とし（図３０ＡのグラフIに対応する）、入射光強度Ｐ１〜Ｐ２までを中程度の入射光強度とし（図３０ＡのグラフIIに対応する）、入射光強度Ｐ２〜Ｐ３を大きい入射光強度とする（図３０ＢのグラフIII）に対応する）。また、入射光強度０〜Ｐ１までの傾きは、ＴＤＩ段数（本実施の形態ではＭ段）に比例し、入射光強度Ｐ１〜Ｐ２までの傾きは飽和電荷量Ｑ１に設定される画素１の段数（本実施の形態ではＳ）に比例する。
【０１２３】
以上の実施の形態に係るＣＣＤイメージセンサによれば、実施の形態２と同様の効果を得ることができる。さらに、実施の形態２に比較すると、ＴＤＩ段数を設定する回路を省略できるので、回路規模を縮小することができる。
【０１２４】
実施の形態５．
上述した実施の形態４では、入力ピン４５ｘ，４５ｙ，４５ｚから入力される垂直転送クロックφＶ３ｘ，φＶ３ｙ，φＶ３ｚのうちの１つの振幅電圧を垂直転送クロックφＶ１，φＶ２，φＶ４の振幅電圧よりも小さくし、残りの２つの振幅電圧を垂直転送クロックφＶ１，φＶ２，φＶ４の振幅電圧と同一とした。
【０１２５】
これに対して、本実施の形態では、図２９のＣＣＤイメージセンサにおいて、入力ピン４５ｘ、４５ｙ、４５ｚから入力される垂直転送クロックφＶ３ｘ，φＶ３ｙ，φＶ３ｚのうちの１つの振幅電圧を垂直転送クロックφＶ１，φＶ２，φＶ４の振幅電圧よりも小さい振幅電圧Ｖ１０に設定し、さらに別の１つの振幅電圧を振幅電圧Ｖ１０よりもさらに小さく振幅電圧Ｖ２０に設定することを特徴とする。ここで、画素番号Ｓ２の画素１の転送電極６ｃには、振幅電圧Ｖ１０の垂直転送クロックが入力され、画素番号Ｓ３の画素１の転送電極６ｃには、振幅電圧Ｖ２０の垂直転送クロックが入力される。また、画素番号Ｓ２の画素１は飽和電荷量Ｑ２に設定され、画素番号Ｓ３の画素１は飽和電荷量Ｑ３に設定され、それ以外の画素１は飽和電荷量Ｑ１（Ｑ１＞Ｑ２＞Ｑ３）に設定される。
【０１２６】
図３１Ａは、本発明の実施の形態５に係る、入射光強度が小さい場合（グラフI）と中程度の場合（グラフII）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図３１Ｂは、本発明の実施の形態５に係る、入射光強度がやや大きい場合（グラフIII）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図３１Ｃは、本発明の実施の形態５に係る、入射光強度が大きい場合（グラフIV）における、図２９のＣＣＤイメージセンサの画素番号に対する各画素１に蓄積される信号電荷量の変化を示すグラフである。図３１Ｄは、図３１Ａ〜図３１Ｃにおける入射光強度Ｐに対する出力電荷量の変化を示すグラフである。
【０１２７】
図３１Ａに示すように、入射光強度が小さい場合（グラフI）には蓄積される信号電荷量は各画素１の飽和電荷量Ｑ１に達せずオーバーフローしないが、入射光強度が中程度の場合（グラフII）には画素番号Ｍ〜（Ｓ３＋１）の間でＴＤＩ転送が行われている間は、蓄積される信号電荷量Ｑは飽和電荷量Ｑ１以下であればオーバーフローせず、飽和電荷量Ｑ１以上であればオーバーフローする。次に、画素番号Ｓ３の画素１にＴＤＩ転送されると、蓄積される信号電荷量Ｑは飽和電荷量Ｑ３を超えてオーバーフローし、蓄積された信号電荷量Ｑは一旦飽和電荷量Ｑ３の値となる。その後、画素番号Ｓ３〜１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に達せずオーバーフローしない。
【０１２８】
図３１Ｂに示すように、入射光強度がやや大きい場合（グラフIII）には、画素番号Ｍから蓄積される信号電荷量Ｑは画素番号Ｓ３の画素１でオーバーフローして一旦飽和電荷量Ｑ３の値となる。その後、画素番号Ｓ３〜（Ｓ２＋１）において蓄積される信号電荷量Ｑは飽和電荷量Ｑ２に達しオーバーフローして一旦飽和電荷量Ｑ２の値となる。その後、画素番号Ｓ２〜１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に達せずオーバーフローしない。
【０１２９】
図３１Ｃに示すように、入射光強度が大きい場合（グラフIV）には、画素番号Ｍから蓄積される信号電荷量Ｑは画素番号Ｓ３の画素１でオーバーフローして一旦飽和電荷量Ｑ３の値となる。その後、画素番号Ｓ３〜（Ｓ２＋１）において蓄積される信号電荷量Ｑは飽和電荷量Ｑ２に達しオーバーフローして一旦飽和電荷量Ｑ２の値となる。その後、画素番号Ｓ２〜１において蓄積される信号電荷量Ｑは飽和電荷量Ｑ１に達してオーバーフローする。
【０１３０】
図３１Ｄに示すように、図２９のＣＣＤイメージセンサの出力電荷量は、入射光強度Ｐ１、Ｐ２において折れ曲がり点が存在し、入射光強度Ｐ３以上ではオーバーフローして出力電荷量はほぼ一定となる。すなわち、折れ曲がり点を設けることにより、ＣＣＤイメージセンサの入出力特性に「ニー特性」を得ることができる。ここで、入射光強度０〜Ｐ１までを小さい入射光強度とし（図３１ＡのグラフIに対応する）、入射光強度Ｐ１〜Ｐ２までを中程度の入射光強度とし（図３１ＡのグラフIIに対応する）、入射光強度Ｐ２〜Ｐ３をやや大きい入射光強度とし（図３１ＢのグラフIIIに対応する）、入射光強度Ｐ３〜Ｐ４を大きい入射光強度とする（図３１ＣのグラフIVに対応する）。また、入射光強度０〜Ｐ１までの傾きは、ＴＤＩ段数（本実施の形態ではＭ段）に比例し、入射光強度Ｐ１〜Ｐ２までの傾きは飽和電荷量Ｑ３に設定される画素１の段数（本実施の形態ではＳ３）に比例し、入射光強度Ｐ２〜Ｐ３までの傾きは飽和電荷量Ｑ２に設定される画素１の段数（本実施の形態ではＳ２）に比例する。
【０１３１】
以上の実施の形態に係るＣＣＤイメージセンサによれば、実施の形態４と同様の効果を得ることができる。さらに、実施の形態４に比較すると、ＣＣＤイメージセンサの「ニー特性」の折れ曲がり点の数が増加するので、より滑らかな入出力特性を得ることができる。
【０１３２】
上述した実施の形態５では、垂直転送クロックφＶ３の振幅電圧を３段階に設定する場合について説明したが、本発明はこれに限定されない。例えば、４段階以上に設定することにより、ＣＣＤイメージセンサの入出力特性をより滑らかに制御することができる。
【０１３３】
また、上述した実施の形態では、３相駆動及び４相駆動の場合について説明したが、本発明はこれに限定されない。例えば、それ以外の相数の場合でも本発明を適用することが可能である。
【０１３４】
また、上述した実施の形態では、クロックの振幅電圧とクロック幅を変更して飽和電荷量を変更したが、本発明はこれに限定されない。例えば、クロックの遅延、立ち上がり時間や立ち下り時間などを変更することにより飽和電荷量を変更してもよい。この場合においても、本実施の形態と同様の効果を得ることができる。
【０１３５】
なお、上述した本実施の形態では、ＴＤＩ段数を８段に設定したが、本発明はこれに限らず、ＣＣＤイメージセンサのＴＤＩ段数は任意の値にそれぞれ設定されてもよい。この場合においても、本実施の形態と同様の効果を得ることができる。
【産業上の利用可能性】
【０１３６】
以上詳述したように、本発明に係るＣＣＤイメージセンサによれば、各画素の飽和電荷量を行単位で選択的に切り替えることができるので、ＣＣＤイメージセンサの入出力特性における「ニー特性」を撮像シーンに応じて調整することが可能となる。
【符号の説明】
【０１３７】
１  画素、２  水平ＣＣＤ回路、３  電荷蓄積部、４  電荷排出ドレイン部、５  出力回路、６，６ａ，６ｂ，６ｃ，６ｄ  転送電極、７  オーバーフロードレイン、１５  ライン選択回路、１５−１〜１５−８  単位セル回路、１８ａ〜１８ｄ，４２ａ〜４２ｄ  ＮＭＯＳトランジスタ、１９ａ〜１９ｄ，４３ａ〜４３ｄ  ＰＭＯＳトランジスタ、２０  垂直シフトレジスタ回路、２０−１〜２０−８  単位セル回路、２３ａ〜２３ｄ，４４ａ〜４４ｄ  トランスミッションゲート、２５，２５Ａ  ライン選択回路、２５−１〜２５−８，２５Ａ−１〜２５Ａ−８  単位セル回路、３０  垂直シフトレジスタ回路、３０−１〜３０−８  単位セル回路、２１ａ，２１ｂ，３１ａ，３１ｂ  伝達ゲート、１７ａ，１７ｂ，２２ａ，２２ｂ，３２ａ，３２ｂ，３５ａ，４１ａ，４１ｂ  インバータ、５０，５０Ａ  画素飽和制御回路、５２  Ｐ型シリコン基板、５３  絶縁膜、５４  ゲート酸化膜、５５  転送チャネル、６０  ＴＤＩ段数設定回路、７１  オーバーフローゲート、７２  オーバーフロードレイン領域、７３  Ｐ型不純物領域、７４  高濃度Ｐ型不純物領域、１００  画素群。
【図１】
0006270693.tif 000002
【図２】
0006270693.tif 000003
【図３】
0006270693.tif 000004
【図４】
0006270693.tif 000005
【図５Ａ】
0006270693.tif 000006
【図５Ｂ】
0006270693.tif 000007
【図６Ａ】
0006270693.tif 000008
【図６Ｂ】
0006270693.tif 000009
【図６Ｃ】
0006270693.tif 000010
【図７】
0006270693.tif 000011
【図８】
0006270693.tif 000012
【図９】
0006270693.tif 000013
【図１０Ａ】
0006270693.tif 000014
【図１０Ｂ】
0006270693.tif 000015
【図１１Ａ】
0006270693.tif 000016
【図１１Ｂ】
0006270693.tif 000017
【図１１Ｃ】
0006270693.tif 000018
【図１２】
0006270693.tif 000019
【図１３】
0006270693.tif 000020
【図１４】
0006270693.tif 000021
【図１５】
0006270693.tif 000022
【図１６】
0006270693.tif 000023
【図１７】
0006270693.tif 000024
【図１８】
0006270693.tif 000025
【図１９Ａ】
0006270693.tif 000026
【図１９Ｂ】
0006270693.tif 000027
【図１９Ｃ】
0006270693.tif 000028
【図２０】
0006270693.tif 000029
【図２１】
0006270693.tif 000030
【図２２Ａ】
0006270693.tif 000031
【図２２Ｂ】
0006270693.tif 000032
【図２３Ａ】
0006270693.tif 000033
【図２３Ｂ】
0006270693.tif 000034
【図２３Ｃ】
0006270693.tif 000035
【図２４】
0006270693.tif 000036
【図２５】
0006270693.tif 000037
【図２６Ａ】
0006270693.tif 000038
【図２６Ｂ】
0006270693.tif 000039
【図２７Ａ】
0006270693.tif 000040
【図２７Ｂ】
0006270693.tif 000041
【図２８】
0006270693.tif 000042
【図２９】
0006270693.tif 000043
【図３０Ａ】
0006270693.tif 000044
【図３０Ｂ】
0006270693.tif 000045
【図３０Ｃ】
0006270693.tif 000046
【図３１Ａ】
0006270693.tif 000047
【図３１Ｂ】
0006270693.tif 000048
【図３１Ｃ】
0006270693.tif 000049
【図３１Ｄ】
0006270693.tif 000050