(57)【要約】  不揮発性の抵抗切換メモリは、電子間の相関、特に、モット遷移により、絶縁状態と導電状態との間で変化する材料を含む。この材料は、導電状態へと結晶化されるものであり、電鋳を必要としない。
2010522424.tif 000002
【特許請求の範囲】
【請求項１】
抵抗切換集積回路メモリであって、
相関電子材料（ＣＥＭ）を含む抵抗切換メモリ・セルと、
前記メモリへ入力される情報に応じて、前記抵抗切換メモリ・セルを第１抵抗状態または第２抵抗状態に置く書き込み回路であって、前記ＣＥＭの抵抗は、前記第２抵抗状態のときの方が前記第１抵抗状態のときよりも高い、書き込み回路と、
前記メモリ・セルの状態を検知し、前記メモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路と
を備える抵抗切換集積回路。
【請求項２】
請求項１に記載の抵抗切換メモリであって、前記メモリが、５０％未満の疲労で１０８回の読み出しが可能である、抵抗切換メモリ。
【請求項３】
請求項１に記載の抵抗切換メモリであって、前記メモリが、マイナス５０℃から７５℃の温度範囲において変化が５０％未満であるメモリ・ウィンドウを有する、抵抗切換メモリ。
【請求項４】
請求項１に記載の抵抗切換メモリであって、前記ＣＥＭが、該ＣＥＭの体積の大部分においてモット遷移に起因して抵抗状態を切り換える、抵抗切換メモリ。
【請求項５】
請求項１に記載の抵抗切換メモリであって、前記ＣＥＭが、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、錫、チタン、バナジウム、亜鉛、およびそれらの組み合わせから成る一群から選択された材料を含む、抵抗切換メモリ。
【請求項６】
請求項１に記載の抵抗切換メモリであって、前記ＣＥＭが本質的に均質である、抵抗切換メモリ。
【請求項７】
抵抗切換メモリを形成する方法であって、
基板を用意するステップと、
電鋳プロセスを用いずに、遷移金属酸化物を、直接に導電状態へと結晶化することにより、前記基板上に形成するステップと、
前記遷移金属酸化物を前記メモリにおけるアクティブ・エレメントに含ませて、前記メモリを完成させるステップと
を備える方法。
【請求項８】
抵抗切換薄膜メモリ・エレメントへの書き込みを行う方法であって、電界または電圧を前記薄膜へ印加して、前記材料の体積の大部分においてエネルギ・バンドの電子濃度ｎｃを、（ｎｃ）１／３ａ＝０．２６で与えられる値以上に増大させるステップを備え、前記「ａ」はボーア半径である、方法。
【請求項９】
不揮発性集積回路メモリを製造する方法であって、
相関電子材料（ＣＥＭ）を堆積するステップと、
前記メモリにおけるアクティブ・エレメントに前記ＣＥＭを含ませるようにして、前記メモリを完成させるステップと
を備える方法。
【請求項１０】
不揮発性の抵抗切換薄膜メモリ・エレメントへの書き込みを行う方法であって、
相関電子材料（ＣＥＭ）の薄膜を含むメモリ・セルを用意するステップと、
電界または電圧を前記薄膜へ印加して、前記材料の体積の大部分においてエネルギ・バンドの電子濃度ｎｃを、（ｎｃ）１／３ａ＝０．２６で与えられる値以上に増大させるステップであって、前記「ａ」はボーア半径である、ステップと
を備える方法。
【請求項１１】
抵抗切換集積回路メモリであって、
外在的リガンドを含有する遷移金属化合物を含む抵抗切換材料を含む、抵抗切換メモリ・セルと、
前記メモリへ入力される情報に応じて、前記抵抗切換メモリ・セルを第１抵抗状態または第２抵抗状態に置く書き込み回路であって、前記抵抗切換材料の抵抗は、前記第２抵抗状態のときの方が、前記第１抵抗状態のときよりも高い、書き込み回路と、
前記メモリ・セルの状態を検知し、前記メモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路と
を備える抵抗切換集積回路メモリ。
【請求項１２】
請求項１１に記載の抵抗切換メモリであって、前記遷移金属化合物が遷移金属酸化物である、抵抗切換メモリ。
【請求項１３】
請求項１１に記載の抵抗切換メモリであって、前記外在的リガンドが炭素を含む、抵抗切換メモリ。
【請求項１４】
請求項１１に記載の抵抗切換メモリであって、前記抵抗切換材料が、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、錫、チタン、バナジウム、亜鉛、およびそれらの組み合わせから成る一群から選択された材料を含む、抵抗切換メモリ。
【請求項１５】
請求項１１に記載の抵抗切換メモリであって、前記外在的リガンドがアンモニアを含む、抵抗切換メモリ。
【請求項１６】
不揮発性の抵抗切換集積回路メモリを製造する方法であって、
集積回路基板を用意するステップと、
前記基板上に抵抗切換材料を形成するステップであって、前記抵抗切換材料が、遷移金属酸化物と、前記遷移金属の各原子についての少なくとも配位領域において、前記遷移金属酸化物の酸素欠陥をパシベーションすることが可能な外在的リガンドとを備える、ステップと、
前記集積回路におけるアクティブ・エレメントに前記抵抗切換材料を含ませるようにして、前記集積回路を完成させるステップと
を備える方法。
【請求項１７】
請求項１６に記載の方法であって、前記外在的リガンドを、炭素およびアンモニアから成る一群から選択する、方法。
【請求項１８】
不揮発性の抵抗切換集積回路メモリを製造する方法であって、
集積回路基板を用意するステップと、
前記基板上に抵抗切換材料を形成するステップであって、前記抵抗切換材料が、導電状態と絶縁状態との間で切換可能な遷移金属化合物を含む、ステップと、
前記遷移金属化合物における空位を安定化させるステップと、
前記集積回路におけるアクティブ・エレメントに前記抵抗切換材料を含ませるようにして、前記集積回路を完成させるステップと
を備える方法。
【請求項１９】
請求項１８に記載の方法であって、前記遷移金属が、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、錫、チタン、バナジウム、亜鉛、およびそれらの組み合わせから成る一群から選択される、方法。
【請求項２０】
請求項１８に記載の方法であって、前記安定化させるステップが、炭素、炭素化合物、およびアンモニアから成る一群から選択した外在的リガンドを使用することを含む、方法。
【請求項２１】
導電状態と絶縁状態との間で切換可能な抵抗切換材料を作るための先駆物質であって、遷移金属と、前記材料がマイナス５０゜Ｃから７５゜Ｃまでの温度範囲において変化が５０％未満のメモリ・ウィンドウを有するように前記絶縁状態を安定化するリガンドとを備える先駆物質。
【請求項２２】
請求項２１に記載の先駆物質であって、前記遷移金属が、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、錫、チタン、バナジウム、亜鉛、およびそれらの組み合わせから成る一群から選択される、先駆物質。
【請求項２３】
請求項２１に記載の先駆物質であって、前記リガンドが、炭素、炭素化合物、およびアンモニアから成る一群から選択される、先駆物質。
【請求項２４】
抵抗切換集積回路メモリであって、
遷移金属と炭素とを備える抵抗切換材料を含む抵抗切換メモリ・セルと、
前記メモリへ入力される情報に応じて、前記抵抗切換メモリ・セルを第１抵抗状態または第２抵抗状態に置く書き込み回路であって、前記抵抗切換材料の抵抗が、前記第２抵抗状態のときの方が前記第１抵抗状態のときよりも高い、書き込み回路と、
前記メモリ・セルの状態を検知し、前記メモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路と
を備える抵抗切換集積回路メモリ。
【請求項２５】
請求項２４に記載の抵抗切換メモリであって、前記抵抗切換材料が、炭素を含有する遷移金属化合物を含む、抵抗切換メモリ。
【請求項２６】
抵抗切換集積回路メモリを製造する方法であって、
基板と、所望の可変抵抗材料（ＶＲＭ）を形成するのに適した金属部分を含む金属有機先駆物質とを用意するステップと、
前記先駆物質を前記基板に被着させて前記先駆物質の薄膜を形成する被着ステップと、
前記基板上で前記先駆物質を加熱して前記ＶＲＭを形成する加熱ステップと、
前記集積回路においてアクティブ・エレメントとして前記ＶＲＭを含ませるようにして、前記集積回路を完成させるステップと
を備える方法。
【請求項２７】
請求項２６に記載の方法であって、前記先駆物質がオクタンを含む、方法。
【請求項２８】
請求項２６に記載の方法であって、前記被着ステップが、スピン・コーティング、浸漬、液体源噴霧堆積、化学蒸着、および原子層堆積から成る一群から選択したプロセスを備える、方法。
【請求項２９】
請求項２６に記載の方法であって、前記加熱ステップが、酸素中でアニールすることを含む、方法。
【請求項３０】
請求項２６に記載の方法であって、前記金属部分がニッケルを含む、方法。
【請求項３１】
請求項２６に記載の方法であって、更に、エッチングを用いて前記抵抗切換材料をパターニングするステップを備える方法。
【請求項３２】
請求項３１に記載の方法であって、前記エッチングがイオン・ミリングを含む、方法。
【請求項３３】
可変抵抗材料を製造する方法であって、
所望の可変抵抗材料（ＶＲＭ）を形成するのに適した金属部分を含む金属有機先駆物質を用意するステップと、
前記先駆物質を基板に被着させて前記先駆物質の薄膜を形成する被着ステップと、
前記基板上で前記先駆物質を加熱して前記ＶＲＭを形成する加熱ステップと
を備える方法。
【請求項３４】
請求項３３に記載の方法であって、前記先駆物質がオクタンを含む、方法。
【請求項３５】
請求項３３に記載の方法であって、前記被着ステップが、スピン・コーティング、浸漬、液体源噴霧堆積、化学蒸着、および原子層堆積から成る一群から選択されたプロセスを備える、方法。
【請求項３６】
可変抵抗材料（ＶＲＭ）を製造するための先駆物質であって、金属有機溶剤と、１つ以上の金属とを備える先駆物質。
【請求項３７】
請求項３６に記載の先駆物質であって、前記金属有機溶液はオクタンを含む、先駆物質。
【請求項３８】
請求項３６に記載の先駆物質であって、前記金属は遷移金属を含む、先駆物質。
【請求項３９】
請求項２１に記載の先駆物質であって、前記遷移金属はニッケルを含む、先駆物質。
【請求項４０】
メモリ・セルを有する集積回路メモリであって、
第１アクティブ・エリアと、第２アクティブ・エリアと、前記アクティブ・エリアの間にあるチャネルとを有する半導体と、
前記チャネルの直接上方にある可変抵抗材料（ＶＲＭ）の層と
を備える集積回路メモリ。
【請求項４１】
請求項４０に記載の集積回路メモリであって、前記可変抵抗材料が相関電子材料（ＣＥＭ）を含む、集積回路メモリ。
【請求項４２】
請求項４０に記載の集積回路メモリであって、前記メモリ・セルが、更に、前記ＶＲＭと前記チャネルとの間に第１導電層を含む、集積回路メモリ。
【請求項４３】
請求項４２に記載の集積回路であって、前記第１導電層が複数の導電層を備える、集積回路。
【請求項４４】
請求項４０に記載の集積回路であって、前記メモリ・セルが、更に、前記ＶＲＭと前記チャネルとの間に絶縁体の層を含む、集積回路。
【請求項４５】
請求項４０に記載の集積回路であって、前記メモリ・セルが電界効果トランジスタ（ＦＥＴ）を備える、集積回路。
【請求項４６】
請求項４５に記載の集積回路であって、前記メモリ・セルがＪＦＥＴ構造を備える、集積回路。
【請求項４７】
請求項４５に記載の集積回路であって、前記メモリ・セルがＭＥＳＦＥＴ構造を備える、集積回路。
【請求項４８】
請求項４５に記載の集積回路であって、前記メモリ・セルがＭＯＳＦＥＴ構造を備える、集積回路。
【請求項４９】
抵抗スイッチイング・メモリであって、
行および列に配した複数のメモリ・セルであって、それぞれの前記メモリ・セルが、抵抗切換材料を含む抵抗切換メモリ・セルであり、それぞれの前記メモリ・セルが、半導体のチャネル上に形成した導電体／可変抵抗材料／導電体（Ｍ／ＶＲＭ／Ｍ）スタックを備える、メモリ・セルと、
前記メモリへ入力される情報に応じて、前記抵抗切換メモリ・セルのうちの選択されたメモリ・セルを第１メモリ・セル抵抗状態または第２メモリ・セル抵抗状態に置く書き込み回路であって、前記材料の抵抗は、前記第２抵抗状態のときの方が前記第１抵抗状態のときよりも高い、書き込み回路と、
前記メモリ・セルの状態を検知し、前記メモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路と
を備える抵抗切換メモリ。
【請求項５０】
請求項４９に記載のメモリであって、前記セルの各々が電界効果トランジスタ（ＦＥＴ）を備える、メモリ。
【請求項５１】
請求項４９に記載のメモリであって、前記セルの各々がＪＦＥＴを備える、メモリ。
【請求項５２】
集積回路メモリを動作させる方法であって、
第１アクティブ・エリアと、第２アクティブ・エリアと、前記アクティブ・エリアの間にあるチャネルとを有する半導体を含むメモリ・セルを用意するステップと、
可変抵抗材料を用いて前記チャネルのコンダクタンスを制御するステップと
を備える方法。
【請求項５３】
請求項５２に記載の方法であって、前記制御するステップが、前記可変抵抗材料を用いて、前記チャネルの電圧または前記チャネルの電流を制御することを含む、方法。
【請求項５４】
請求項５２に記載の方法であって、更に、前記チャネルの電圧、前記チャネルの電流、または前記チャネルの抵抗を読み取るステップを備える方法。
【請求項５５】
不揮発性の可変抵抗メモリ・セルの読み出しを行う方法であって、
前記メモリ・セルの容量を測定するステップと、
測定した前記容量を用いて前記メモリ・セルの論理状態を判定する測定ステップと
を備える方法。
【請求項５６】
請求項２０に記載の方法であって、前記メモリ・セルが、前記ＶＲＭと直列のダイオードを備え、前記測定ステップが、前記ＶＲＭと直列の前記ダイオードの容量を測定することを含む、方法。
【請求項５７】
不揮発性の集積回路メモリを製造する方法であって、
可変抵抗材料（ＶＲＭ）を半導体におけるチャネルの直接上方に堆積するステップと、
前記メモリにおけるアクティブ・エレメントに前記ＶＲＭを含ませるようにして、前記メモリを完成させるステップと
を備える方法。
【請求項５８】
請求項５７に記載の方法であって、前記堆積するステップが、導体／ＶＲＭ／導体スタックを形成することを含む、方法。
【請求項５９】
請求項５７に記載の方法であって、前記形成するステップが、ＪＦＥＴチャネルの上に前記スタックを形成することを含む、方法。
【請求項６０】
請求項５７に記載の方法であって、前記堆積するステップが、相関電子材料（ＣＥＭ）を堆積することを含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、集積回路メモリに関し、特に、抵抗の変化を呈する材料を含む不揮発性集積回路メモリの形成に関する。
【背景技術】
【０００２】
不揮発性メモリは、デバイスに供給される電力をオフにした後でもメモリのセル、即ち、エレメントがその状態を失わない集積回路の一種である。最初期のコンピュータ・メモリは、不揮発性であり、環状のフェライトで作られており、これを２つの方向に磁化させることができた。半導体技術が発展して微細化が高レベルになるに連れて、フェライト・デバイスは見捨てられ、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）やＳＲＡＭ（スタティックＲＡＭ）のような一般に良く知られている揮発性メモリが取って変わった。
【０００３】
不揮発性メモリの必要性は、決して消滅したのではない。すなわち、最近の４０年において、この必要性を実現するために多くのデバイスが作成された。７０年代後期には、セルを接続または接続を分離するメタライゼーション層を有するデバイスが作られた。このため、工場において不揮発的に値を設定することができた。一旦これらのデバイスが工場から出荷されると、これらを書き換えることができなかった。これらはＲＯＭ（リード・オンリ・メモリ）と呼ばれた。１９６７年に、ベル研究所においてKhangおよびSZEが、電界効果トランジスタ（ＦＥＴ）を用いて作るデバイスを提案した。これは、ゲートにおける材料の層に電荷を捕獲する能力を有していた。７０年代後期および８０年代前期には、ユーザにより書き込むことができ、紫外線（ＵＶ）により電子を逃がすこと（de-trap、デトラップ）により消去することができるデバイスが成功をおさめた。ＵＶでは、デバイスを回路ボードから取り外すこと、およびＵＶランプの下に１５分以上置くことの双方が必要であった。これらの不揮発性メモリは、ＰＲＯＭ、即ち、プログラマブルＲＯＭと呼ばれた。書き込みプロセスは、下方にある基板から捕獲（トラップ）部位に電流を送り込むことを必要とした。逆の電位エネルギ・バリアを有する材料の層を通した電子の経路を作るこのプロセスは、量子トンネリングとして知られており、電子の波動−粒子の二重性のためにのみ生ずる現象である。これらのＦＥＴのゲート・スタックのために、多くの種類の材料の積層が試され、ＭＮＯＳ（金属窒化物酸化物半導体）、ＳＮＯＳ（［ポリ］シリコン・ゲート・プラスＭＮＯＳ）、ＳＯＮＯＳ（シリコン酸化物プラスＭＮＯＳ）およびＰＳ／Ｏ／ＰＳ／Ｓ（ポリシリコン制御ゲート−二酸化シリコン−ポリシリコン・フローティング・ゲート−およびシリコン基板の上面上の薄いトンネリング酸化物）というような多くの名称が付けられた。この種の消去可能、すなわち、読み出し／書き込み不揮発性デバイスは、電気的−消去可能−ＰＲＯＭを意味するＥＥＰＲＯＭとして知られていたが、これらは単なる読み出し専用ではないので、残念なことに誤称であった。典型的には、ＥＥＰＲＯＭは、大きなセル面積を有し、書き込み／消去を行うためにゲート上に高電圧（１２から２１ボルト）を必要とする。また、消去または書き込み時間は、１０マイクロ秒台である。しかしながら、更に悪い制約要因は、消去／書き込みサイクルの回数が、６００，０００回、即ち、１０５から１０６よりも少し多い程度で限界となることである。半導体業界は、ＥＥＰＲＯＭの不揮発性トランジスタ間におけるパス−ゲート・スイッチ・トランジスタの必要性を解消するにあたり、メモリ・アレイをセクタ化して、フラッシュ・メモリと呼ばれるメモリにおいて「ページ」（サブ・アレイ）が一度で消去ができるようにした。フラッシュ・メモリでは、速度および高ビット密度化のために、ランダム・アクセス（一つのビットを消去／書き込む）を維持する能力を犠牲にした。
【０００４】
低電力、高速、高密度、および非破壊性を有するという要望のために、最近の４０年間、研究者は不揮発性メモリに取り組んできた。ＦｅＲＡＭ（強誘電体ＲＡＭ）は、低い電力、高い読み出し／書き込み速度、および１００億回を超える読み出し／書き込みサイクルの耐久性を備える。磁気メモリ（ＭＲＡＭ）は、高い書き込み／読み出し速度および耐久性を備えるが、過当な高コストや高い電力消費を伴う。これらの技術の何れもがフラッシュの密度には達しておらず、従ってフラッシュが相変わらず選択される不揮発性メモリとなっている。しかしながら、フラッシュは６５ナノメートル未満には容易に縮小できないことは一般に認識されており、従って、小さなサイズにできる新たな不揮発性メモリが意欲的に追求されている。
【０００５】
この目的のために、最近の１０ないし２０年にわたって、材料の相の変化に伴う抵抗変化を呈するある種の材料に基づくメモリについて、多くの研究がなされている。ＰＣＭ（相変化メモリ）と呼ばれる可変抵抗メモリの一種では、メモリ・エレメントが短時間溶融して次いで冷却して導電性結晶状態または非導電性アモルファス状態の何れかになるときに、抵抗変化が生ずる。典型的な材料は様々であり、ＧｅＳｂＴｅを含む。この場合、ＳｂおよびＴｅは、周期表における同じ特性を有する別の元素と交換することができる。これらの材料は多くの場合カルコゲニドと呼ばれている。例えば、Stephan Laiの「Current Status of the Phase Change Memory and Its Future」（相変化メモリの現状およびその将来）、Intel Corporation, Research note RN2-05（2005）、２００６年５月２日にDarrell Rinersonその他に対して発行された米国特許第７，０３８，９３５号、２００５年６月７日にTerry L. Giltonに対して発行された米国特許第６，９０３，３６１号、および２００５年１月１１日にSheng Teng Hsuその他に対して発行された米国特許第６，８４１，８３３号を参照されたい。しかしながら、これらの抵抗系のメモリは、その導電性から絶縁状態への遷移が、物理構造現象、即ち、溶融（６００゜Ｃまでにおける）および固体状態への復帰に依存し、有用なメモリとなるように制御できないため、商業的に有用であることが立証されていない。
【０００６】
最近では、ＬａＴｉＯ３などのような、モット−ブリンクマン−ライス絶縁物を用いた、抵抗切換電界効果トランジスタが開示されている。この材料では、提案された学説によれば、Ｂａ（１−ｘ）ＳｒＸＴｉＯ３層との界面を介してホールを付加すると、材料が絶縁体から導電体に変化する。２００３年９月２３日にHyun-Tak Kimその他に対して発行された米国特許第６，６２４，４６３号を参照されたい。このＦＥＴは、モット−ブリンクマン−ライス絶縁物をＦＥＴにおけるチャネルとして用いている。しかしながら、実際のデバイスの製造例は示されていない。
【０００７】
別の可変抵抗メモリの部類には、可変抵抗機能を活性化するために初期高「形成（forming）」電圧および電流を必要とする材料が含まれる。これらの材料には、ＰｒｘＣａｙＭｎｚＯε（ｘ、ｙ、ｚ、およびεは、変化する化学量論）、ＣｕＯ、ＣｏＯ，ＶＯｘ、ＮｉＯ、ＴｉＯ２、Ｔａ２Ｏ５などのような遷移金属酸化物、およびＣｒ；ＳｒＴｉＯ３のような一部の灰チタン石が含まれる。例えば、「Resistive Switching Mechanisms of TiO2 Thin Films Grown By Atomic-Layer Deposition」（原子層堆積により成長させたＴｉＯ２薄膜の抵抗切換メカニズム）、B.J.Choiその他、Journal of Applied Physics 98、033715 （2005）、「Reproducible Resistive Switching In NonstoichiometricNickel Oxide Films Grown By RF Reactive Sputtering For Resistive Random Access Memory Applications」（抵抗ランダム・アクセス・メモリに応用するためのＲＦ反応性スパッタリングにより成長させた非化学量論酸化ニッケル膜における再現可能な抵抗切換）、Jae-Wan Parkその他、J. Vac. Sci. Technol. A23（5）、Sept/Oct 2005、「Influence Of Oxygen Content On Electrical Properties of NiO films Grown By RF Reactive Sputtering」（ＲＦ反応性スパッタリングにより成長させたＮｉＯ膜の電気的固有性に対する酸素含有量の影響）、Jae-Wan Parkその他、J. Vac. Technol. B24（5）、Sept/Oct 2006、「NonpolarResistance Switching Of Metal/Binary-Transition-Metal Oxides/Metal Sandwiches: Homogeneous/inhomogeneous Transition of Current Distribution」（金属／二成分−遷移−金属酸化物／金属狭持体の無極性抵抗切換）、I.H.Inoneその他、arXiv:Cond-mat-0702564 v.1 26Feb2007、およびS. Brad Hernerの出願における米国特許出願公開第２００７／０１１４５０９号Ａ１、Memory Cell Comprising Nickel-Cobalt Oxide Switching Element（ニッケル−酸化コバルト・エレメントを備えるメモリ・セル）を参照されたい。これらのメモリは、カルコゲニド型のメモリから区別するために、ＲｅＲＡＭと呼ばれている。これらの論文は、抵抗切換は電鋳プロセスによる上部電極および底部電極を接続する狭い導電路又はフィラメントの形成に起因するものである、と主張するが、このような導電性フィラメントの存在は、実際の物理的メカニズムに関してはなおも論争の種となっている。本出願人は、電鋳を用いると、非フィラメント領域の大部分が真のメモリ切換（memory switching）に関与せず、酸素欠陥における電荷の捕獲（trap、トラップ）および放出（detrap、デトラップ）による準安定電子格納が生ずると考える。これは、更に、上記の論文の何れも、商用メモリに必要な温度範囲にわたって安定した導電状態および絶縁状態を実証していないという事実によっても、証明される。更に、抵抗切換は多数のメモリ・サイクルの間に疲労する傾向がある。更にまた、今日までのＲｅＲＡＭ技術に基づくと、このような材料を用いることは純理論的であると言わざるを得ない。何故なら、高電圧−高電流の電鋳工程は、高密度チップ・アーキテクチャとは全く両立できないからである。実際、Hernerの特許出願は、単に、必要とされる高振幅パルスがニッケルおよびコバルトの酸化物の組み合わせにより除かれるということを推測するだけで、それを実証する例を提示していない。
【０００８】
要約すると、過去１０年において抵抗性メモリに関して書かれた論文や特許出願は、数千通ではないにしても、文字どおり数百に上るが、その殆どは推論的なものである。しかしながら、有効に作用する抵抗切換メモリは全く作られていない。何故なら、経時的にそして温度に対して安定した薄膜抵抗切換材料をどのようにして作るかを、誰も知らないからである。更に、現在までに開発された抵抗切換メカニズムの全ては、高電流、電鋳、妥当な温度および電圧の範囲においての測定可能なメモリ・ウィンドウ（memory window）の欠如、ならびに多くのその他の問題のために、本来メモリには適していない。すなわち、当技術分野には、低電力、高速、高密度、および安定性を有する不揮発性メモリ、特に、６５ナノメートルを十分に下回るサイズに縮小可能（scalable）であるこのようなメモリは、依然として求められている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許第７，０３８，９３５号
【特許文献２】米国特許第６，９０３，３６１号
【特許文献３】米国特許第６，８４１，８３３号
【特許文献４】米国特許第６，６２４，４６３号
【特許文献５】米国特許出願公開第２００７／０１１４５０９号Ａ１
【非特許文献】
【００１０】
【非特許文献１】Stephan Lai、「Current Status of Phase Change Memory and Its Future」（相変化メモリの現状およびその将来）、Intel Corporation, Research note RN2-05（2005）
【非特許文献２】「Resistive Switching Mechanisms of TiO2 Thin Films Grown By Atomic-Layer Deposition」（原子層堆積により成長させたＴｉＯ２薄膜の抵抗切換メカニズム）,B.J.Choiその他、Journal of Applied Physics 98、033715（2005）
【非特許文献３】「Reproducible Resistive Switching In Nonstoichiometric Nickel Oxide Films Grown By RF Reactive Sputtering For Resistive Random Access Memory Applications」（抵抗ランダム・アクセス・メモリに応用するためのＲＦ反応性スパッタリングにより成長させた非化学量論酸化ニッケル膜における再現可能な抵抗切換）、Jae-Wan Parkその他、J. Vac. Sci. Technol. A23（5）、Sept/Oct 2005
【非特許文献４】「Influence Of Oxygen Content On Electrical Properties of NiO films Grown By RF Reactive Sputtering」（ＲＦ反応性スパッタリングにより成長させたＮｉＯ膜の電気的固有性に対する酸素含有量の影響）、Jae-Wan Parkその他、J. Vac. Technol. B24（5）、Sept/Oct 2006
【非特許文献５】「Nonpolar Resistance Switching Of Metal/Binary-Transition-Metal Oxides/Metal Sandwiches: Homogeneous/inhomogeneous Transition of Current Distribution」（金属／二成分−遷移−金属酸化物／金属狭持体の無極性抵抗切換）、I.H.Inoneその他、arXiv:Cond-mat-0702564 v.1 26Feb2007
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、前述の問題およびその他の問題を解消するにあたり、相関電子材料（ＣＥＭ、Correlated Electron Material）をメモリ、好ましくは、不揮発性メモリに組み込む。ＣＥＭは、固体構造的相変化、即ち、結晶／アモルファスや、繊維状相変化ではなく、電子相関による急激な導体／絶縁体遷移を呈する材料である。これらの材料はメモリに全く用いられてきていないので、メモリ技術に精通する者はこれらに対して総じて馴染みがない。従って、以下の本発明の詳細な説明において、これらの材料について一層完全を期した説明を行う。
【００１２】
本発明の特徴の１つは、導電性状態でＣＥＭ材料を形成し、これらを可変抵抗材料に変化させるために形成（forming）用の電圧や電流を必要としないことである。
【００１３】
本発明の好適な実施形態の別の特徴は、本発明の相関電子材料が本質的に均質であることである。「本質的に均質」が意味するのは、表面において塊とは異なる構造を生み出す表面効果がある場合もあるが、材料の大部分にわたって結晶構造が均一であるということである。
【００１４】
本発明の別の特徴は、導電体／絶縁体の遷移は、単に、材料へ小電圧または小電流、即ち、ＤＲＡＭに印加される電圧程度の電圧、具体的には、５ボルト以下、更に好ましくは、数ボルト以下の電圧を印加するだけで、誘発できることである。
【００１５】
本発明によるメモリにおける導電体／絶縁体の遷移は、古典的な物理現象である溶融／固化やフィラメント形成とは対照的に、純粋に量子メカニズムの現象である。量子メカニズム的な遷移は、いくつかの方法で理解することができる。１つの方法は、バンド構造に関する。材料を形成するとき、関連する電子の軌道、即ち、周期表において連続する各元素において増加する電子により充填されるバンドが重複する。遷移金属酸化物では、これらはｄ軌道（d-orbitals）である。これは、部分的に充填したダブル・バンドを生じ、このダブル・バンドは、金属が導電性であるのと同様に導電性である。小電圧または小電流を印加すると、可動電子がバンドへ追加される。バンドが、クーロン反発力が十分に大きくなる程に十分に充填すると、部分的に充填したバンドが分割し、それらの間に充填したｐ軌道が生ずる。これにより、かなりのエネルギだけ分離された充填バンドと空バンドとが生ずる。これは、モット電荷転送絶縁体（Mott-charge transfer insulator）のバンド構造である（図１４参照）。材料へ印加した電界が、分割された軌道間で遷移を生ずることができる程に大きくなると、電子は低い方のバンドから高い方のバンドへ飛び出し始め、これによりクーロン反発力が低下し、相関電子系が崩壊して、軌道が重複する元の状態へと戻る。量子メカニズム的遷移は、モット遷移に基づいて理解できる。モット遷移では、モット遷移条件（ｎｃ）１／３ａ＝０．２６に達すると、材料は常磁性導電状態から反強磁性絶縁状態へと切り替わる。ここで、ｎｃは電子の濃度であり、「ａ」はボア半径である。これは、ときとして「混雑したエレベータ（crowded elevator）」現象として説明される。即ち、エレベータの中に数人しかいないとき、人は容易に動き回ることができる。これは導電状態と同じである。しかし、エレベータ内の人の密度が或るある度合いに達すると、人はもはや動くことができなくなる。これは絶縁状態と同じである。しかしながら、この古典的な説明は、量子現象の全ての古典的説明と同様に、不完全な類推に過ぎない。モット遷移では、電子のスピンも重要な役割を果たす。常磁性状態では、スピンは不規則であるが、反強磁性状態では、スピンは反整列（anti-aligned）である。即ち、電子のスピンは、隣接するスピンが反対の方向を指すという規則的なパターンで整列する。
【００１６】
本発明による好ましいＣＥＭ材料は、空位配位パシベーション（vacancy coordination passivation）、特に、酸素欠陥配位パシベーション（oxygen vacancy coordination passivation）を特徴とする。当技術分野では周知のように、酸化物、特に、遷移金属酸化物は空位（vacancy）が高密度に含まれる。空位配位球とは、空位がイオンまたは電子に影響を及ぼし得る、イオンまたは電子の周囲の領域である。この空位配位球内にある空位は、熱的にデトラップすることができ、電子は空位部位へ移動することができる。このため、高抵抗状態が不安定となる。これが、先行技術の可変抵抗材料の不安定性の主な理由である。本発明による材料では、好ましくは、本発明によるＣｅＲＡＭ材料の新規なリガンド構造により、酸素欠陥の影響をキャンセルする。
【課題を解決するための手段】
【００１７】
前述のように、本発明の好適な実施形態の特徴は、ＣｅＲＡＭ材料を安定化する外在的リガンド（extrinsic ligand）の存在にある。当技術分野では周知のように、遷移金属酸化物（transition metal oxide）は、内在的（intrinsic）リガンド、即ち、酸素を含む。外在的リガンドは、遷移金属イオンの配位球（coordination sphere）に関与する酸素以外の元素または化合物である。好ましくは、安定化は、直接的な金属−外在的リガンド結合によるが、外在的リガンドの結合は内在的リガンドとであってもよい。炭素は外在的リガンド元素の一例であり、アンモニアは外在的リガンド化合物の一例である。炭素は好ましい外在的リガンドである。本発明者により作られた最良のメモリ切換膜の全ては、ＯＮ状態において結晶化するもの全てを含み、外在的リガンドを含んでいた。
【００１８】
好ましいＣＥＭの製造方法およびＣＥＭを用いた集積回路を開示する。特に、好ましくは金属有機先駆物質、最も好ましくはオクタンを使用する化学溶液堆積（ＣＳＤ）方法を開示する。好ましくは、化学溶液は、元素炭素を供給する。これらの方法は、好適には、ＣＥＭを安定させる外在的リガンド元素を含有する気体、またはリガンドが結合する陰イオンを含有する気体、あるいは双方における反応を含む。反応は、リガンド、陰イオン、または双方を含有する気体におけるアニール・プロセスにおいて起こり得る。また、反応は、リガンド、陰イオン、または双方を含有する気体における反応性スパッタリングにおいて起こることもできる。
【００１９】
また、本開示はＣＥＭメモリに関する好ましい新規なアーキテクチャも含む。このアーキテクチャは、カルコゲニド、ＲＲＡＭ材料、およびその他の材料を含む、その他の可変抵抗材料（ＶＲＭ）にも適用することができる。また、好ましいメモリのアーキテクチャおよび方法も開示する。これらのメモリのアーキテクチャおよび方法は、メモリ・エレメントが可変抵抗材料とダイオードとを直列に備えるメモリを含み、一実施形態では、メモリ・エレメントは、その容量を測定することにより読み出される。また、メモリ・アーキテクチャは可変抵抗ＪＦＥＴを含み、可変抵抗材料がＪＦＥＴチャネルへの電流の流れおよび／またはＪＦＥＴチャネル間の電圧を制御する。
【００２０】
本発明は、抵抗切換（resistive switching）集積回路メモリを提供する。この抵抗切換集積回路メモリは、相関電子材料（ＣＥＭ）を含む抵抗切換メモリ・セルと、メモリへ入力される情報に応じて抵抗切換メモリ・セルを第１抵抗状態または第２抵抗状態に置く書き込み回路であって、ＣＥＭの抵抗は第２抵抗状態における方が第１抵抗状態におけるよりも高い、書き込み回路と、メモリ・セルの状態を検知し、そりメモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路とを備える。好ましくは、ＣＥＭは本質的に均質である。好ましくは、メモリは、５０％未満の疲労で１０８回の読み出しが可能である。好ましくは、メモリは、マイナス５０゜Ｃから７５゜Ｃの温度範囲において、変化が５０％未満であるメモリ・ウィンドウを有する。好ましくは、第２メモリ・セル状態におけるＣＥＭの抵抗は、第２メモリ・セル状態における抵抗の２００倍を超える。好ましくは、ＣＥＭは、ＣＥＭの体積の大部分において、モット遷移により抵抗状態を切り換える。好ましくは、ＣＥＭは、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、錫、チタン、バナジウム、亜鉛を含む群から選択した材料を含み、好ましくは、酸素や他の種類のリガンドのような陽イオンに連結される。好ましくは、メモリは不揮発性メモリである。好ましくは、メモリはランダム・アクセス・メモリである。好ましくは、メモリはクロス・タイ（cross-tie）・メモリである。好ましくは、メモリは、行および列に配された複数のメモリ・セルを備える。好ましくは、メモリ・セルは、半導体上に形成された金属／ＣＥＭ／金属（Ｍ／ＣＥＭ／Ｍ）スタックを備える。好ましくは、Ｍ／ＣＥＭ／Ｍスタックをダイオード上に形成する。好ましくは、ダイオードは、接合型ダイオードおよびショットキ・ダイオードを含む群から選択する。
【００２１】
また、本発明は、抵抗切換メモリの形成の方法を提供する。この方法は、基板を用意するステップと、電鋳プロセスを用いずに、遷移金属酸化物を直接に導電状態に結晶化することにより、遷移金属酸化物を基板上に形成するステップと、遷移金属酸化物をメモリのアクティブ・エレメントに含ませて、抵抗切換メモリを完成させるステップとを備える。好ましくは、形成するステップは液体堆積プロセスを含む。好ましくは、形成するステップはアニールを含む。
【００２２】
別の態様では、本発明は、抵抗切換薄膜メモリ・エレメントに書き込む方法を提供する。この方法は、薄膜に電界または電圧を印加して、材料の体積の大部分におけるエネルギ・バンドの電子濃度ｎｃを、（ｎｃ）１／３ａ＝０．２６で与えられる値まで又はそれ以上に増大させるステップを備える。ここで「ａ」はボーア半径である。
【００２３】
更に他の実施形態では、本発明は不揮発性集積回路メモリの製造の方法を提供する。この方法は、相関電子材料（ＣＥＭ）を堆積するステップと、メモリにおけるアクティブ・エレメントにＣＥＭを含ませるようにしてメモリを完成させるステップとを備える。好ましくは、ＣＥＭは本質的に均質である。好ましくは、堆積するステップは、化学溶液堆積（ＣＳＤ）プロセス、金属を堆積しそれを酸化すること、およびスパッタリングを含む群から選択したプロセスを含む。
【００２４】
加えて、本発明は、不揮発性の抵抗切換薄膜メモリ・エレメントに書き込む方法を提供する。この方法は、相関電子材料（ＣＥＭ）の薄膜を含むメモリ・セルを用意するステップと、薄膜に電界または電圧を印加して、材料の体積の大部分においてエネルギ・バンドの電子濃度ｎｃを、（ｎｃ）１／３ａ＝０．２６で与えられる値まで又はそれ以上に増大させるステップを備えており、「ａ」はボーア半径である。
【００２５】
また、本発明は、抵抗切換集積回路メモリを提供する。この抵抗切換集積回路メモリは、外在的リガンドを含有する遷移金属化合物を含む抵抗切換材料を含む抵抗切換メモリ・セルと、メモリへ入力される情報に応じて抵抗切換メモリ・セルを第１抵抗状態または第２抵抗状態に置く書き込み回路であって、抵抗切換材料の抵抗は、第２抵抗状態における方が第１抵抗状態におけるよりも高い、書き込み回路と、メモリ・セルの状態を検知し、そのメモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路とを備える。好ましくは、遷移金属化合物は遷移金属酸化物である。好ましくは、外在的リガンドは炭素またはアンモニアを含む。
【００２６】
更に他の態様では、本発明は、不揮発性の抵抗切換集積回路メモリの製造の方法を提供する。この方法は、集積回路基板を用意するステップと、基板上に抵抗切換材料を形成するステップであって、抵抗切換材料が、遷移金属酸化物と、遷移金属の各原子の周囲の少なくとも配位領域において、遷移金属酸化物の酸素欠陥をパシベーションすることが可能な外在的リガンドとを備える、ステップと、集積回路におけるアクティブ・エレメントに抵抗切換材料を含ませるようにして集積回路を完成させるステップとを備える。好ましくは、外在的リガンドは、炭素およびアンモニアを含む群から選択する。
【００２７】
更に別の態様では、本発明は、不揮発性の抵抗切換集積回路メモリの製造の方法を提供する。この方法は、集積回路基板を用意するステップと、基板上に抵抗切換材料を形成するステップであって、抵抗切換材料が、導電状態と絶縁状態との間で切換可能な遷移金属化合物を含む、ステップと、遷移金属化合物における空位を安定させるステップと、集積回路におけるアクティブ・エレメントに抵抗切換材料を含ませるようにして集積回路を完成させるステップとを備える。好ましくは、安定させるステップは、炭素およびアンモニアを含む群から選択した外在的リガンドを使用することを含む。
【００２８】
別の態様では、本発明は、導電状態と絶縁状態との間で切換可能な抵抗切換材料を作るための先駆物質を提供する。この先駆物質は、遷移金属と、絶縁状態を安定化するリガンドとを備え、それにより、材料がマイナス５０゜Ｃから７５゜Ｃまでの温度範囲において変化が５０％未満のメモリ・ウィンドウを有するようにする。好ましくは、遷移金属は、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、錫、チタン、バナジウム、亜鉛、およびそれら組み合わせを含む群から選択する。好ましくは、リガンドは、炭素、炭素化合物、およびアンモニアを含む群から選択する。好ましくは、リガンドは、酸素、水素、フッ素、炭素、窒素、塩素、臭素、硫黄、およびヨウ素を含む群から選択した１つ以上の元素を含む。
【００２９】
別の態様では、本発明は抵抗切換集積回路メモリを提供する。この抵抗切換集積回路メモリは、遷移金属と炭素とを備える抵抗切換材料を含む抵抗切換メモリ・セルと、メモリへ入力する情報に応じて抵抗切換メモリ・セルを第１抵抗状態または第２抵抗状態に置く書き込み回路であって、抵抗切換材料の抵抗が、第２抵抗状態における方が第１抵抗状態におけるよりも高い、書き込み回路と、メモリ・セルの状態を検知し、そのメモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路とを備える。好ましくは、抵抗切換材料は、炭素を含有する遷移金属化合物を含む。
【００３０】
更に他の態様では、本発明は、抵抗切換集積回路メモリの製造の方法を提供する。この方法は、基板と、所望の可変抵抗材料（ＶＲＭ）を形成するのに適した金属部分（moiety）を含む金属有機先駆物質とを用意するステップと、先駆物質の薄膜を形成するために、先駆物質を基板に被着するステップと、ＶＲＭを形成するために基板上の先駆物質を加熱するステップと、集積回路にアクティブ・エレメントとしてＶＲＭを含ませて集積回路を完成させるステップとを備える。好ましくは、先駆物質はオクタンを含む。好ましくは、被着するステップは、スピン・コーティング、浸漬、液体源噴霧堆積、化学蒸着、および原子層堆積を含む群から選択したプロセスを備える。好ましくは、加熱するステップは酸素中でアニールすることを含む。好ましくは、金属成分はニッケルを含む。好ましくは、本方法は、更に、エッチングを用いて、抵抗切換材料をパターニングする。好ましくは、エッチングはイオン・ミリングを含む。
【００３１】
また、本発明は、可変抵抗材料の製造の方法を提供する。この方法は、所望される可変抵抗材料（ＶＲＭ）を形成するのに適した金属部分を含む金属有機先駆物質を用意するステップと、先駆物質の薄膜を形成するために、先駆物質を基板に被着するステップと、ＶＲＭを形成するために基板の先駆物質を加熱するステップとを備える。
【００３２】
また、本発明は、可変抵抗材料（ＶＲＭ）を製造するための先駆物質を提供する。この先駆物質は、金属有機溶剤と、１以上の金属とを備える。好ましくは、金属有機溶液はオクタンを含む。好ましくは、金属は遷移金属を含む。好ましくは、遷移金属はニッケルを含む。
【００３３】
別の態様では、本発明は、メモリ・セルを有する集積回路メモリを提供する。この集積回路メモリは、第１アクティブ・エリアと、第２アクティブ・エリアと、これらのアクティブ・エリア間にあるチャネルとを有する半導体と、チャネルの直接上方にある可変抵抗材料（ＶＲＭ）の層とを備える。好ましくは、可変抵抗材料は相関電子材料（ＣＥＭ）を含む。好ましくは、メモリ・セルは、更に、ＶＲＭとチャネルとの間に、第１導電層を含む。好ましくは、第１導電層は複数の導電層を備える。好ましくは、メモリ・セルは、更に、ＶＲＭとチャネルとの間に絶縁材料の層を含む。好ましくは、メモリ・セルは、ＪＦＥＴ構造やＭＥＳＦＥＴ構造やＭＯＳＦＥＴ構造などのような電界効果トランジスタ（ＦＥＴ）を備える。
【００３４】
更に他の態様では、本発明は、抵抗スイッチイング・メモリを提供する。この抵抗スイッチイング・メモリは、行および列に配した複数のメモリ・セルを備える。メモリ・セルの各々は、抵抗切換材料を含む抵抗切換メモリ・セルであり、メモリ・セルの各々は、半導体内のチャネル上に形成した導電体／可変抵抗材料／導電体（Ｍ／ＶＲＭ／Ｍ）スタックを備える。この抵抗スイッチイング・メモリは更に、抵抗切換メモリ・セルから選択したメモリ・セルを、メモリへ入力される情報に応じて第１メモリ・セル抵抗状態または第２メモリ・セル抵抗状態に置く書き込み回路であって、材料の抵抗が、第２抵抗状態における方が第１抵抗状態におけるよりも高い、書き込み回路と、メモリ・セルの状態を検知し、そのメモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路とを備える。好ましくは、セルの各々は、電界効果トランジスタ（ＦＥＴ）を備える。好ましくは、セルの各々はＪＦＥＴを備える。
【００３５】
また、本発明は、集積回路メモリの動作の方法を提供する。この方法は、第１アクティブ・エリアと、第２アクティブ・エリアと、これらのアクティブ・エリア間にあるチャネルとを有する半導体を含むメモリ・セルを用意するステップと、可変抵抗材料を用いて、チャネルのコンダクタンスを制御するステップとを備える。好ましくは、制御するステップは、可変抵抗材料を用いて、チャネル間の電圧またはチャネルにおける電流を制御することを含む。好ましくは、本方法は、更に、チャネル間の電圧、チャネルにおける電流、またはチャネルにおける抵抗を読み取るステップを備える。
【００３６】
また、本発明は、不揮発性可変抵抗メモリ・セルの読み出し方法を提供する。この方法は、メモリ・セルの容量（キャパシタンス）を測定するステップと、測定した容量を用いてメモリ・セルの論理状態を判定するステップとを備える。
【００３７】
また、本発明は、不揮発性集積回路メモリの製造の方法を提供する。この方法は、半導体におけるチャネルの真上に可変抵抗材料（ＶＲＭ）を堆積するステップと、メモリにおけるアクティブ・エレメントにＶＲＭを含ませるようにしてメモリを完成させるステップとを備える。好ましくは、堆積するステップは、導体／ＶＲＭ／導体スタックを形成することを含む。好ましくは、形成するステップは、ＪＦＥＴチャネル上にスタックを形成することを含む。好ましくは、堆積するステップは、相関電子材料（ＣＥＭ）を堆積することを含む。
【００３８】
本発明は、従来のフラッシュ・メモリにおけるように、熱キャリアの注入やシリコン基板からのファウラー・ノルドハイム・トンネリングへの依存を除くことなどにより、メモリ・アレイの高密度化、ならびにプログラミングおよび消去のサイクルの高速化を実現する。更に、本発明は、フラッシュのような先行技術のメモリよりもプログラミングおよび消去のサイクルの電圧を低くすることにより、低電力での動作を可能にする不揮発性メモリを提供する。また、本発明は、例えば、フラッシュ・メモリにおいてトンネリング酸化物として用いられるゲート酸化物のブレークダウンを排除することにより、プログラミングおよび消去のサイクルの耐久性を向上させる。また、本発明は、基板からのトンネリングによっての、およびチャネル長縮小の有害な面により影響を受けてのプログラミングを除くことなどにより、メモリ・エレメントの連続的な縮小を実現する。本発明の多数のその他の特徴、目的、および利点は、以下の説明を添付の図面と合わせて読むことにより、明白となろう。
【図面の簡単な説明】
【００３９】
【図１】図１は、本発明によるＮｉＯ抵抗器についての、アンペアを単位とする電流とボルトを単位とするバイアス電圧との曲線を示す。
【図２】図２は、電流値が小さいほど高い分解能を示す対数目盛であることを除いて、図１に示したものと同じ曲線である。
【図３】図３は、２つの電極間に挟持された、本発明によるＣＥＭ材料を備えるＣＥＭ「エレメント」を有するシリコン・ウェハを示す。
【図４】図４は、図３の線４−４のところの、図３の「エレメント」の１つの断面図を示す。
【図５】図５は、５０ミクロンの直径を有するＮｉＯエレメントについてのＳＥＴおよびＲＥＳＥＴ機能を示す、電圧対電流のグラフである。
【図６】図６は、５％コバルトをドープされたＣＥＭ材料を有し、５０ミクロンの直径を有するＮｉＯエレメントについてのＳＥＴおよびＲＥＳＥＴ機能を示す、電圧対電流のグラフである。
【図７】図７は、異なる直径を有する３つのＮｉＯエレメントについてのＳＥＴおよびＲＥＳＥＴ機能を示す、電圧対電流のグラフであり、エレメントの直径と共にメモリ・ウィンドウがどのように変化するのかを示す。
【図８】図８は、異なる直径を有する４つのＮｉＯサンドイッチについての、高抵抗状態における電圧対電流のグラフを示す。
【図９】図９は、図８の４つのエレメントについての、高抵抗状態における電圧対電流密度のグラフを示す。
【図１０】図１０は、ＮｉＯ  ＣＥＭを１５０゜Ｃで５分間保持した後におけるＯＮおよびＯＦＦ状態についての、アンペアを単位とする電流とボルトを単位とするバイアス電圧とのグラフを示す。
【図１１】図１１は、ＯＮおよびＯＦＦ状態についての、オームを単位とする抵抗と摂氏を単位とする温度とのグラフを示し、更に高い温度におけるこれらの状態の安定性を示す。
【図１２】図１２は、単極切換型の抵抗性切換膜についての、理想化した電流対電圧曲線を示し、ＯＮ、ＯＦＦ、ＲＥＳＥＴ、およびＳＥＴのモードを示す。
【図１３】図１３は、ウイチロ・ミズタニによる「Introduction to the Electron Theory of Metals」（金属の電子理論入門）から抜粋したモット・ハバード絶縁体のエネルギ・バンドの図である。
【図１４】図１４は、ウイチロ・ミズタニによる「Introduction to the Electron Theory of Metals」（金属の電子理論入門）から抜粋した電荷転送型の絶縁体のエネルギ・バンドの図である。
【図１５】図１５は、Ｍ／ＣＥＭ／Ｍｎ−ｐダイオード・スイッチング・セルの断面図である。
【図１６】図１６は、図１５のＭ／ＣＥＭ／Ｍｐ−ｎダイオード・スイッチング・セルの等価回路図である。
【図１７】図１７は、本発明によるＭ／ＣＥＭ／Ｍ金属／半導体またはショットキ・ダイオード・スイッチング・セルの断面図である。
【図１８】図１８は、本発明によるＭ／ＣＥＭ／Ｍ−ＭＥＳＦＥＴスイッチング・セルの断面図である。
【図１９】図１９は、本発明によるＭ／ＣＥＭ／Ｍ−ＪＦＥＴスイッチング・セルの断面図である。
【図２０】図２０は、図１９のＭ／ＣＥＭ／Ｍ−ＪＦＥＴの等価回路図である。
【図２１】図２１は、本発明によるＭ／ＶＲＭ／Ｍ−ＭＯＳＦＥＴスイッチング・セルの断面図である。
【図２２】図２２は、本発明による１トランジスタ／１抵抗器ＣＥＭスイッチング・セルの断面図である。
【図２３】図２３は、図２２の１トランジスタ／１抵抗器ＣＥＭスイッチング・セルの等価回路図である。
【図２４】図２４は、ＶＲＭが半導体チャネルとのショットキ・バリアを形成する、本発明によるＭ／ＶＲＡＭ−ＭＥＳＦＥＴスイッチング・トランジスタの断面図である。
【図２５】図２５は、クロス・タイ・アーキテクチャでのＣＥＭメモリについての断面の等価回路図を示す。
【図２６】図２６は、クロス・タイ・アーキテクチャでの代替ＣＥＭメモリについての断面の等価回路図を示す。
【図２７】図２７は、本発明によるＣＥＭメモリについてのチェーン・セル・アーキテクチャを示す。
【図２８】図２８は、図２７のメモリのメモリ・セルの一実施形態の構造を示す断面図である。
【図２９】図２９は、ここに開示するメモリ・セルの何れかを使用した例示のメモリを示す。
【図３０】図３０は、図１５のダイオード部分について、ならびにニッケル酸化物をＣＥＭとした図１５のスイッチング・セルのＳＥＴ機能およびＲＥＳＥＴ機能についての、電圧対電流曲線を比較するグラフである。
【図３１】図３１は、図３０のスイッチング・セルについての、ＯＦＦ状態およびＯＮ状態における電圧対電流を比較するグラフである。
【図３２】図３２は、図１５の構造のダイオードのみの部分についての、およびニッケル酸化物ＣＥＭを有する図１５のＭ／ＣＥＭ／Ｍダイオード・スイッチング・セルについての、容量対電圧を比較するグラフである。
【図３３】図３３は、図１５のスイッチング・セルおよびダイオードのみの構造のＯＮ状態およびＯＦＦ状態についての、散逸対電圧曲線を比較するグラフである。
【図３４】図３４は、図１９の構造のＪＦＥＴのみの部分と、酸化ニッケルをＣＥＭとして有する図１９のスイッチング・セルのＳＥＴ機能およびＲＥＳＥＴ機能とについて、電圧対電流曲線を比較するグラフである。
【図３５】図３５は、酸化ニッケルをＣＥＭとして有する図１９のスイッチング・セルのゲートおよびソースへ印加する電圧パルスについての、時間対電圧の関係を示すグラフである。
【図３６】図３６は、図３５に示すような電圧パルスの印加に応答しての、図１９のスイッチング・セルのドレイン上で測定した電圧を示すグラフである。
【図３７】図３７は、ＳＥＴ状態およびＲＥＳＥＴ状態についての、ＣＥＭの抵抗および直列の相互接続の寄生抵抗に対するバイアス電圧のグラフであり、高い寄生抵抗が不安定な状態を生ずることを示す。
【図３８】図３８は、図３および図４のＣＥＭ「キャパシタ」を製作するプロセスを示すフロー・チャートである。
【図３９】図３９は、先行技術のスパッタリングしたＮｉＯ（無炭素）についての、１／Ｔａｕの対数と１／Ｔ（１／Ｋ）とのアレーニウス曲線であり、高抵抗状態から低抵抗状態への遷移は、スパッタリングしたＮｉＯにおける酸素欠陥からの電子のデトラップが原因であることを示す。
【図４０】図４０は、本発明によるＣＥＭ薄膜についてと、ＯＦＦ状態において結晶化するものであり、可変抵抗を呈する前に形成（forming）を必要とする先行技術の薄膜についての、ＯＮ状態およびＯＦＦ状態に対するケルビン温度対抵抗（オームを単位とする）のグラフを示す。
【図４１】図４１は、本発明によるＣＥＭ薄膜についての、ＯＮ状態およびＯＦＦ状態に関しての、読み出しサイクル回数対抵抗（オームを単位とする）のグラフであり、疲労が殆どまたは全くないことを実証する。
【発明を実施するための形態】
【００４０】
本開示は、相関電子材料（ＣＥＭ）の一例として、遷移金属酸化物を提示するが、本発明は他のＣＥＭ材料にも同様に適用可能である。酸化ニッケル、ＮｉＯ、を遷移金属酸化物の一例として開示する。ここで論ずる例示のＮｉＯ材料は、可変抵抗特性を安定させる外在的リガンドがドープされる。一般に、これはＮｉＯ（Ｌｘ）と記述することができ、Ｌｘはリガンド元素または化合物であり、ｘはＮｉＯの１単位に対するリガンドの単位数を示す。当業者は、単に原子価の均衡を取ることにより、何れの特定のリガンドについても、およびリガンドとＮｉＯまたは他の何れかの遷移金属との何れの特定の組み合わせについても、ｘの値を決定することができる。ここに開示する好ましいＮｉＯ可変抵抗材料は、少なくとも炭素を含有するリガンドを含み、これはＮｉＯ（Ｃｘ）と示すことができる。
【００４１】
本願において論ずる好ましい可変抵抗材料は、相関電子材料である。相関電子材料（ＣＥＭ：Correlated Electron Material）とは、第１抵抗状態から第２抵抗状態へと切り替わる材料であり、第２抵抗状態は、第１抵抗状態よりも少なくとも１００倍高い抵抗を有し、抵抗の変化は主に電子間の相関に起因する。好ましくは、ＣＥＭ材料は、モット遷移条件（ｎｃ）１／３ａ＝０．２６に達したときに、常磁性導電状態から反強磁性絶縁性態へと変化する。ここで、ｎｃは電子の濃度であり、「ａ」はボーア半径である。更に好ましくは、第２状態の抵抗は、第１状態の抵抗の２００倍であり、更に好ましくは５００倍である。一般に、これらの材料は、灰チタン石、モット絶縁体、電荷交換絶縁体、およびアンダーソン不規則絶縁体などのような任意の遷移金属酸化物を含む。切換材料を代表する様々な実施形態には、酸化ニッケル、酸化コバルト、酸化鉄、酸化イットリウム、ならびにＣｒドープ・チタン酸ストロンチウム、チタン酸ランタンのような灰チタン石、更にはマンガン酸プラエシジウム・カルシウム（praesydium calcium manganate）およびマンガン酸プラエシジウム・ランタンを含むマンガン酸塩族がある。一般に、不完全なｄおよびｆ軌道殻をもつ元素を組み込む酸化物は、ＣＥＭ抵抗切換特性を呈する。好適には、抵抗は、１つの電圧においてセットし、第２の電圧においてリセットすることにより、変化させることができる。好ましくは、ＣＥＭを準備するために電鋳を必要としない。本発明は、他の多くの遷移金属化合物も本発明において使用できると考えている。例えば、｛Ｍ（ｃｈｘｎ）２Ｂｒ｝Ｂｒ２、およびその他のこのような金属錯体も用いることができる。ここでは、ＭはＰｔ、Ｐｄ、またはＮｉとすることができ、ｃｈｘｎは１Ｒ、２Ｒ−シクロヘクサネディアミンである。
【００４２】
ＣＥＭ材料の伝導（conduction）が、エリアに依存しないこと（area independent）が、本発明の特徴である。その理由は、伝導は、量子メカニズム現象であり、膜を通じた遷移確率に関係するからである。この伝導Ｇは、次の式で与えられる。
【００４３】
Ｇ＝（ｑ２ρｍρＮｉＯ／ｈｍ）Ｔ
【００４４】
ここで、ｑは電荷、ρｍは電極における状態密度、ρＮｉＯは酸化ニッケルにおける状態密度、ｍは電荷担体の質量、そしてＴは膜を通じての透過確率である。
【００４５】
図１は、本発明によるＮｉＯ（Ｃｘ）ＣＥＭについての、アンペア（amps）を単位とする電流に対するボルトを単位とする電圧の曲線を示す。図２は、低電流値における更なる詳細を示すために、電流の全体値を対数でプロットしたことを除いて、同じ曲線を示す。当技術分野では専門用語となっているように、ＣＥＭの抵抗が導体から絶縁体へと変化する点をＲＥＳＥＴ（リセット）点と呼び、抵抗が絶縁体から導体へと変化する点をＳＥＴ（セット）点と呼ぶ。他の可変抵抗材料とは異なり、ＣＥＭは導電状態において結晶化する。これをＯＮ（オン）状態と呼び、絶縁状態をＯＦＦ（オフ）状態と呼ぶことにする。実線４０は正電圧に対するＯＮ状態曲線であり、実線６０は負電圧に対するＯＮ曲線である。点線５４は、正電圧に対するＯＦＦ曲線であり、点線６２は負電圧に対するＯＦＦ曲線である。電圧が増大するに連れて、電流は４７の部分で、約０．６５ボルトであるＲＥＳＥＴ電圧に到達するまで上昇し、この位置は臨界電子密度に達するところでもある。次いで、点４８において、材料は突然に絶縁性となり、電流は曲線４９に沿って急激に低下する。電流は、電圧が上昇するに連れて線５２に沿って低に留まるが、それは約１．６５ボルトのＳＥＴ電圧に達するまでである。この点は、これらの材料に対するニール温度（Neel temperature）に対応し、この点において、材料は再び導電性となり、電流は線５４に沿って上昇する。ＣＥＭが絶縁状態のときに、電圧が０に戻り、次いで再び上昇すると、電流は線４４に従う。一方、電圧が、材料が導電性になった後、即ち、ＶＳＥＴ点の後に０に戻ると、電流は線４７に従う。図１および図２から明らかなのは、ＶＲＥＳＥＴとＶＳＥＴとの間に書き込みメモリ・ウィンドウが存在し、ＯＮとＯＦＦ状態の電流レベルの間に読み出しメモリ・ウィンドウが存在することである。また、図１および図２から、これらのメモリ・ウィンドウは、現実的な商用メモリに対するものとして十分に大きいことも明らかである。すなわち、ここに開示するアーキテクチャはあらゆる可変抵抗切換材料とともに用いることができるが、ＣＥＭは好ましいＶＲＭであることが理解できる。
【００４６】
図３および図４に移ると、シリコン・ウェハ１が示されており、その上にエレメント７７および８０のようなＣＥＭ集積回路エレメントが形成されている。図４は、図３の線４−４に沿ったエレメント８０の断面である。エレメント８０は、二酸化シリコン・コーティング８４を有するシリコン基板８２上に形成されている。オプションとして、酸化物層８４上に、チタンまたは酸化チタンの薄層８６を形成してもよいが、ここで報告するエレメントはそのような層を有していない。好ましくはプラチナの層８８を層８６上に、または直接に酸化物層８４上に形成する。層８６は、二酸化シリコン層８４にプラチナを接着する際に補助するための接着層である。ＣＥＭ材料９０は、好ましくは、スピン・コーティング、噴霧堆積（misted deposition）、ＣＶＤ、原子層堆積のような、液体堆積プロセスにより、プラチナ底部電極８８上に形成する。次いで、好ましくはプラチナである上部電極９２をＣＥＭ層９０上に形成する。次いで、エレメント７７、８０等を、底部電極８８に至るまでエッチングすることによりパターニングする。次いで、１つのプローブをプラチナ面８８に取り付けて、８０のような検査対象エレメントの、９２のような上部電極に精細プローブを接触させることにより、種々のエレメント７７、８８を検査することができる。以下で論ずる種々の曲線は、このようにして発生した。
【００４７】
なお、図３、図４、図１５、図１７から図１９、図２２、および図２４のような、集積回路デバイスを描画する図は、実際の何れかの集積回路デバイスの特定部分の実際の平面図または断面図であることを意図するのではないことは、言うまでもない。実際のデバイスでは、層はそのように規則的ではなく、厚さは異なる割合を有する場合もある。実際のデバイスにおける種々の層は、多くの場合、湾曲しており重なった縁端を有する。図は、理想化していない表現よりも、一層明確に且つ余すところ無く本発明の方法を説明するために、理想化した表現を示す。また、図は、本発明の設計および方法を用いて製作することができるデバイスの数え切れない程の変形例の内の１つを示すに過ぎない。当技術分野では慣例であるが、「金属」という用語は、電極またはその他の配線層に関して言及する場合、一般に導体を意味する。当技術分野では周知のように、このような「金属」電極および／または配線層は、ポリシリコンまたはその他の導電性材料で作ることができ、また、必ずしも金属で作られる訳ではない。
【００４８】
図５は、５０ミクロンの直径を有するＮｉＯ抵抗器についての、ＳＥＴ（セット）機能およびＲＥＳＥＴ（リセット）機能を示す電圧対電流のグラフであり、図６は、コバルトを５％ドープされ、５０ミクロンの直径を有するＮｉＯキャパシタについての、ＳＥＴ機能およびＲＥＳＥＴ機能を示す電圧対電流のグラフである。図５は、先に論じた図１の曲線と同様であり、図６との比較を容易にするために呈示する。ＯＮ（オン）曲線１１０および１２２ならびに１１４および１３０の概略的な形状は、本質的に同じに維持され、ＯＦＦ（オフ）曲線１１２および１２７の形状についても同様である。図３１および図３２の曲線と比較すると、ＮｉＯ（Ｃｘ）ＣＥＭのＲＥＳＥＴ点１１５は約０．８ボルトであり、コバルトをドープしたＣＥＭのＲＥＳＥＴ点１２５は約１．１５ボルトである。更に、ＮｉＯ（Ｃｘ）ＣＥＭのＳＥＴ点１１６は約２．５ボルトであり、コバルトをドープしたＣＥＭのＳＥＴ点１２９は約３ボルトである。更に、ウィンドウ１２０の幅Ｗは約１．７５ボルトであり、ウィンドウ１３２の幅Ｗは約１．８５ボルトである。すなわち、例示の状態の開始がずれて、ウィンドウＷ全体が広がっている。これらの図は、ドーピングの選択により、状態の開始および電圧ウィンドウの幅を調節できることを示す。
【００４９】
図７は、それぞれ、５０ミクロン、１５０ミクロン、および２５０ミクロンの直径を有する３つのＮｉＯサンドイッチ・エレメントについての、ＳＥＴおよびＲＥＳＥＴの機能を示す、電圧対電流のグラフ１３６、１３７、１３８であり、エレメントの直径と共にメモリ・ウィンドウがどのように変化するのかを示す。図８は、それぞれ、２５０ミクロン、１５０ミクロン、１００ミクロン、および５０ミクロンの直径を有する４つのＮｉＯサンドイッチ・エレメントについての高抵抗状態における電圧対電流のグラフ１４０、１４２、１４４、および１４６を示す。図９は、図８の４つのエレメントについて、それぞれ、高抵抗状態における電圧対電流密度のグラフ１４８、１５０、１５２、および１５４を示す。
【００５０】
図１０は、ＮｉＯ相関電子材料を１５０゜Ｃで５分間保持した後における、アンペアを単位とする電流に対する、ボルトを単位とするバイアス電圧のグラフを示す。このグラフは、ＯＮ状態１５６もＯＦＦ状態１５８も劣化のないことを示し、本発明による抵抗変化現象の温度安定性を示す。図１１は、オームを単位とする抵抗に対する、摂氏を単位とするホット・プレート温度のグラフを示す。この曲線を発生するために、ＣＥＭエレメントをホット・プレート上に置き、示した温度に加熱した。このグラフは、下方に傾斜する曲線１６４により示されるように、１５０゜Ｃを超えるとＯＦＦ状態１６０は劣化したが、ＯＮ状態１６２は劣化しなかったことを示す。４１０゜Ｃよりも高いと、ＯＦＦ状態についての切換能力は回復せず、また、回復とは言ってもＯＮ状態の障害となっての回復であった。このグラフは、本発明によるＣＥＭ材料で作ったメモリは妥当な温度の全てにおいて安定することを実証する。
【００５１】
図１２は、単極切換型の抵抗性切換膜についての理想化した電流対電圧曲線を示すものであり、ＯＮ（オン）、ＯＦＦ（オフ）、ＲＥＳＥＴ（リセット）、およびＳＥＴ（セット）のモードを示す。材料は、ＯＮ状態において結晶化され、電流は、電圧がＶＲＥＳＥＴまで上昇するに連れて、ＯＮ曲線に沿って上昇する。次いで、電流はＯＦＦ曲線に低下し、そして、ＶＳＥＴに達するまでＯＦＦ曲線に沿って徐々に増大し、ＶＳＥＴの点において、ＯＮ曲線へ向かって増大する。しかしながら、デバイスでは、電流は、過剰電流を防止するために、点線Ｉｓｅｔに制限される。図には、読み出しマージンおよび書き込みマージンが示されている。図６および図７で示したように、本発明によるＮＩＯ（Ｃｘ）膜は、何れの先行技術の材料よりも、これらの理想的な曲線に追従する。
【００５２】
ＣＥＭは、典型的には、周期表において部分的に３ｄバンドが満たされた元素（element）、および３ｆバンドが部分的に満たされた材料から形成する。これらの酸化物の内の最も良く知られているものは、酸化バナジウムおよび酸化ニッケルである。３ｄバンドが部分的に満たされている材料、または３ｆバンドが部分的に満たされている材料は、場合によっては、金属／絶縁体相遷移材料と記述されることもある。しかしながら、このような金属−絶縁体遷移は、遷移金属と、硫化物やヨウ素やテルル化物や酸素を伴わないその他の材料というような他の材料系とを組み合わせる際にも、発生し得る。このような材料全てでは、グループＩＩＩＢからグループＩＩＢを含んでのグループＩＩＢまで（周期表の３列目から１２列目まで／半充填３ｄ材料について）と、半充填３ｆバンドについてはエレメント（元素）５７から７１および８９から１０３までを含むものであり、このような材料全てにおいて、電子間における強力なクーロン相関が原因で、電子バンドの明確な記述が未だ不足している。しかしながら、狭い３ｄ軌道および狭い３ｆ軌道が強い電子相関の原因となり、このような相関は、電圧活性化されることができる切換メカニズムに関わっている。本発明を理解するためには、臨界電子密集（critical electron population）によりトリガされるこの切換プロセスを、固体相変化のような他の切換プロセスから分けることが重要である。ここでは、前述の切換プロセスを用いた材料を、「相関電子材料」（ＣＥＭ：Correlated Electron Material）と呼び、電極／ＣＥＭ／電極の基本単位を「モット−バーディーン・スイッチ」（ＭＢＳ：Mott-Bardeen Switch）と呼ぶ。このような材料の最も簡単な概念的記述は、絶縁状態において、電子間における相互作用エネルギは非常に強いので、有効質量（ｍ＊）は電子気相における電子質量よりも遥かに重いということになり、これはライス−ブリックマン（Rice-Brickman）の記述として知られている。すなわち、ある動作電圧での３ｄ−サブバンド（または３ｆ−サブバンド）における電子波動関数の重複により生ずる質量間の切換が、エネルギ・ギャップに対する相互作用エネルギを増大または減少させることにより材料の状態を絶縁体から金属へと（また、その逆へと）設定する。過去において、電子質量におけるこのような変化は主に温度変化により達成され、これらの材料は熱力学的特性性について研究されたものであり、これは物理的構造の変化を暗示するものである。しかしながら、本願において説明するように、相関電子による電子的遷移は、室温またはデバイスの動作に有用な温度領域において、また、印加電圧の双方の極性において、発生する。すなわち、「相変化」という用語を本願においてＣＥＭに関して用いる場合、電子的相（electronic phase）の変化に関係する。また、遷移は、電流対電圧特性のヒステリシスを発生させて２つの抵抗状態が生ずる。これらは、未確認の時間の期間、安定しており、不揮発性メモリの挙動が得られる。このようなメモリは、不揮発性であるだけではなく、電子相変化が放射線による損傷に強く、メモリを高密度に作ることができるので、極めて前途有望である。
【００５３】
１つの導電電極と、絶縁体または別のＣＥＭに接触する他の面とを有するＣＥＭは、金属／ＣＥＭバーディーン・バリア」または「ＭＣＢバリア」と呼ばれる。これは、文献では「バーディーン・トランスファ・ハミルトニアン」（Bardeen Transfer Hamiltonian）として知られているものにより記述する方が、分かりやすいであろう。「バーディーン・トランスファ・ハミルトニアン」は、金属・ＣＥＭ（metal to CEM）バリアにわたって異なる有効質量テンソルと共に用いると、空位の作用（aid）があってもなくても、金属・ＣＥＭトンネリングを正しく説明するものであり、電子が共通金属電極からＣＥＭへ入ると有効質量スイッチ（切り換え）が発生し、電子相遷移が生じて切換作用が発生する。このようなＭＣＢバリアが、共通フローティング・ゲート材料であるポリシリコンのような半導体材料と接触すると、これを「ＭＣＢ・フローティング・ゲート・スイッチ（MCB to floating gate switch）」と呼ぶ。これらの定義は、以下で本発明の多くの実施形態の複雑さを説明する際に、有用となろう。理論的記述が、有効質量におけるスイッチに言及しても、あるいはＣＥＭの状態密度におけるサブバンドの開および閉に言及しても、あるいは臨界電子密度の到達に言及しても、切換機能の有用性、および最終状態（金属または絶縁）の安定性、ならびにこのような機能の制御は、不揮発性メモリの応用に対する本発明の中心点である。
【００５４】
本願において説明する好適なＣＥＭでは、外在的リガンド形成（extrinsic ligand-forming）ドーパントを遷移金属化合物に添加する。しかしながら、相関電子切換は、リガンドを含む材料以外の材料でも発生し得ることは言うまでもない。外在的リガンドは、化合物における金属を安定原子価状態に安定化する。このような安定化により、電鋳はもはや不要となる。本願において、安定化は、時間および温度の双方に関する意味を有する。即ち、ＲＥＳＥＴ電圧、ＳＥＴ電圧、およびメモリ・ウィンドウ、即ち、非導電状態と導電状態との間の電圧差または容量差を含む、信頼性の高いメモリ動作には肝要な電気的特性が、動作時間および温度範囲にわたって３０パーセントを超えて変化しないことを意味する。ここでの動作時間とは、３年の時間期間、更に好ましくは５年、最も好ましくは１０年の範囲であり、温度範囲とは、０゜Ｃから６０゜Ｃ、更に好ましくは−２０゜Ｃから８０゜Ｃ、そして最も好ましくは−５０゜Ｃから１００゜Ｃの範囲である。更に好ましいのは、これらの電子的パラメータは、２５パーセントを超えて変化しないことであり、最も好ましいのは、２０パーセントを超えて変化しないことである。
【００５５】
ある種のリガンドは、全ての状況において安定化するのではないため、別のリガンドよりも有用でないこともあり得る。好ましくは、本発明は、軌道原子価状態、特に、３ｄ軌道状態を安定化させるリガンドを使用する。例えば、錯体［Ｔｉ（Ｈ２Ｏ）６］３＋は、従来のＣＭＯＳ処理に対しては安定化しない。何故なら、これをアニールすると、水が蒸発して非補償のチタン（uncompensated titanium）が残り、これが多くの異なる原子価状態を取る可能性があるからである。このような材料は、電鋳を必要とする。しかしながら、他のプロセスでも安定化することができる。
【００５６】
好ましいリガンドは、酸素、水素、フッ素、炭素、窒素、塩素、臭素、硫黄、およびヨウ素から成る一群から選択した１以上の元素を備える。種々の金属に有用なリガンドの一部を表１に示す。この表では、対象の金属を太字で示し、それに続いて、当該金属が対象のリガンドと形成する錯体の式を示す。
【００５７】
【表１−１】
2010522424.tif 000003
【００５８】
【表１−２】
2010522424.tif 000004
【００５９】
【表１−３】
2010522424.tif 000005
【００６０】
【表１−４】
2010522424.tif 000006
【００６１】
【表１−５】
2010522424.tif 000007
【００６２】
先の発見に基づいて、本出願人は、配位子場の理論を、遷移金属化合物における抵抗切換メカニズムの理解に、最初に応用した。配位子場の理論は、１９３０年代および１９４０年代に結晶場の理論の延長として発展した。例えば、自由な百科事典であるウィキペディアのhttp://en.wikipedia.org/wik/Ligand_field theoryにおける「Ligand Field Theory（配位場の理論）」を参照されたい。その内容は、ここで参照したことにより、本願にも全てが開示されたのと同程度に、本願にも含まれるものとする。本願において説明するように、或る分子軌道（ＭＯ）の間のエネルギ差をΔ０と呼び、ここで「Ｏ」は八面体を表す。このエネルギ差Δ０のこの大きさが、ｄ軌道の電子的構造を決定する。本発明によるデバイスの製作に用いられる薄膜レジーム（regime）において、ＯＦＦ状態とＯＮ状態との間のメモリ・ウィンドウの安定性は実質的にΔ０の安定性に比例することを発見した。すなわち、好ましいドーパント・リガンドとは、大きく安定したΔ０が得られるもである。作られる一部の有用なドーパント・リガンドをΔ０の大きさの降順で並べると、ＣＯ、ＣＮ−、ＰＰｈ３、ＮＯ２−、ｐｈｅｎ（１，１０−フェナントロリン）、ｂｉｂｙ（２，２’−ビピリヂン）、ｅｎ（enthylenediamine）、ＮＨ３、ｐｙ（ピリディン）、ＣＨ３ＣＮ、ＮＣＳ−、Ｈ２Ｏ、Ｃ２Ｏ４２−、ＯＨ−、Ｆ−、Ｎ３−、ＮＯ３−、Ｃｌ−、ＳＣＮ−、Ｓ２−、Ｂｒ−−、およびＩ−となる。理論的には、結晶場分割エネルギ（Δ０）は、モット−電荷転送バリアやライス−ブリックマン質量には直接的に関係しない。しかし、金属−自然リガンド配位球（metal-native ligand coordination sphere）の安定性により、結合および結晶構造のニュアンス（nuance）が適所に設定されるので、これらの遷移を誘発する電子−電子相関が、特定の材料において生ずることが可能となる。何れの場合でも、技術的な関連効果は、局所的な化学量論が「名目的」（nominal）となるように、あるいは必要な電子相関条件を誘発するのに適するように、酸化数（または配位球）を制御または安定化することである。
【００６３】
「外在的リガンド」または「ドーパント・リガンド」とは、本願では、遷移金属の多数の原子価状態を安定させるために遷移金属錯体に添加するリガンド材料であると定義する。リガンドは、ｄ軌道を分割する。「外在的」または「ドーパント」という用語を用いるのは、リガンド錯体が、遷移金属化合物の結晶構造に内在しない格子に添加される外在的材料であるからである。例えば、ＮｉＯでは、酸素は内在的リガンドであり、Ｎｉ（ＣＯ）４の形成における（ＣＯ）４は、外在的リガンドとなる。同様に、Ｎｉ５（ＣＯ）１２（炭化ニッケル）のようなその他の異体も、ＣＯの形態を、基本的ＮｉＯ格子への外在的リガンドとして含む。これは、半導体技術におけるドーパントという用語の使用と似ている。即ち、半導体技術では、例えば、シリコンへドーパントを添加しても、シリコンを別の化合物と呼ぶ程には変化させない。同様に、例えば、酸化ニッケルへ添加するドーパント・リガンドは、その物質が酸化ニッケルであるという事実を変化させない。しかし、名目的に「＋２」の原子価値を変更するＮｉ空位、侵入型、および酸素空位のような、Ｎｉの多くの可能な酸化数（原子価）の局所的な補正は、内在的リガンドとの媒介となるリガンドにより遂行され、安定した正味の酸化数が得られ、荷電状態における欠陥により誘発される変化を排除する。
【００６４】
本発明による相関電子材料のバンド構造は、複雑であり、遷移金属のｄ軌道だけではなく、近隣の酸素原子のｐ軌道にも依存する。これは、「Introduction to the Electron Theory of Metals」（金属の電子理論の入門）、ウイチロ・ミズタニ、ケンブリッジ大学出版、ケンブリッジ、英国、２００１年、特に、その４４４から４４７頁に詳しく説明されている。この本の４４６頁から図１４．９（ａ）および図１４．９（ｂ）を、図１３および図１４に再現する。この章において用いられるΔは、先に論じたものとは異なるので、これをΔｔと呼ぶ。何故なら、これは電荷移動エネルギ、即ち、３ｄ電子の酸素原子への移動エネルギであるからである。これらの図において、Ｕはｄ軌道クーロン・エネルギであり、相関エネルギと呼ばれることもあり、ＥＦは遷移金属のフェルミ・レベルである。
【００６５】
図１３のモット−ハバード絶縁体、および図１４の電荷転送型の絶縁体の双方において、電子の密度が低い場合、Ｕは小さく、ｄ軌道１８３、１９２および１８４、１９３は重複して、少ない電子で広いｄバンドを形成し、一方、満たされたｐ軌道１８２、１９１は、ｄバンドからそしてｄバンドの下に、分割される。すなわち、ｄ軌道は金属と同様に振る舞い、材料は導電性となる。電子の密度が高くなるに連れて、差が発生する。ΔｔがＵよりも大きくなると、図１３におけるように、ｄ軌道が１対の分離したバンド１８９および１９０に分離し、ｐ軌道１８８はｄ軌道バンドの下に留まる。
【００６６】
ΔｔがＵよりも小さいとき、内在的リガンドのｐ軌道がｄ軌道を分割し、ｄ軌道原子価を安定させ易くなり、それにより正味の酸化状態が０となり、例えば、Ｎｉ＋２Ｏ−２となる。このような条件では、絶縁体は電荷転送絶縁体であり、動作電圧を低下させることに繋がる。すなわち、Δｔ＜Ｕとなる相関電子系は、好ましい系である。ＣＥＭ材料の抵抗変化を理解する１つの方法は、図１４を用いることにより最も簡単に見ることができる。先に示したように、電子の密度が低いときは、２つのｄ軌道バンド１９２および１９３が重複し、導体となる。電子の密度が上昇すると、空論反発力が非常に高く、ｄ軌道１９４および１９５が分離して、それらの間に充填されたｐ軌道価電子帯ができる点に達する。一方のｄ軌道１９４は本質的に満たされるが、他方の軌道１９６は空である。電子が低い方のバンド１９４から高い方のバンド１９６へジャンプするには、大量のエネルギが必要となる。更に、ｐ軌道バンドにおけるホールの作用によりｄからｄへの遷移を発生ができたとしても、これには更に高い電圧が必要となる。これは絶縁体から金属への遷移には有用であるが、金属から絶縁体への遷移には有用ではない。すなわち、この材料は、低い電圧が、純粋に電子の局所的密度の上昇により生ずる「金属から絶縁体への遷移」を誘発するときに、抵抗が高い絶縁体となる。しかしながら、印加された電圧により発生する電界が十分に大きくなると、一部の電子が上位バンド１９６へジャンプし始める。これにより、上位の空バンドと下位の充填されたｄバンドとの重複、即ち、小さなクーロン反発力の高導電状態の条件が生じて、系は崩壊して図１４の左側に示す状態に戻る。また、図１４から、ｐ軌道からｄ軌道への遷移も生ずることができ、これにより「ホール」が発生し、これは、充填されたｄバンドからの電子により満たすことができることも、明白である。ｄ−ｄ軌道遷移の相互作用は、これらのＣＥＭ化合物においては、ｐ軌道の存在に大きく依存する。格子の中に酸素原子がないと、＋２電荷、即ち、二重荷電空位（doubly charged vacancy）が発生する。これは、酸素がその−２原子価とともに戻れば中和される。しかし、そうはならないので、一旦欠陥が生ずると、Ｎｉまたはその他の遷移金属はもはや配位結合せず、即ち、酸素と通常に結合しない。すなわち、この正電位への２つまでの電子の放出により、Ｎｉが＋４になり、その結果、これはモット条件、即ち、電荷転送条件に有用ではなくなる。欠陥と外在的リガンドとの間の仲介（mediation）がニッケルの酸化状態を再確立するのは、この時点である。リガンドがないと、均衡が取れておらず不安定な絶縁状態が、酸素空位を破壊する配位結合で、または格子における侵入部位における同等に有害な関係する過剰なニッケル陰イオンで、著しく飽和される。
【００６７】
金属−リガンド−陰イオン（ＭＬＡ）結合は、幾つかの実施形態において相関電子材料を安定化するものであり、多くの方法で形成することができる。例えば、アニールまたは他の反応プロセスで形成することもできる。例えば、ＣＥＭを、リガンド化学元素、陰イオン元素を含有する気体、好ましくはリガンド元素および陰イオンの双方を含む気体中で、アニールするとよい。前述のリガンドの何れを組み込む何れの気体でも用いることができる。気体は、加熱やバブリングのような従来の先駆物質気化プロセス（precursor vaporization process）により形成することができる。別の例として、ＣＥＭを、リガンド化学元素、陰イオン、またはそれら双方を含有する気体中において、反応性スパッタリングで形成することもできる。この場合も、前述のリガンドであれば何れでも用いることができる。一例として、炭素リガンドおよび酸素陰イオンを有するＮｉＯには、ＣＯおよびＣＯ２が、考慮され得るアニール用ガスである。アニールは、これらの気体の１以上のものを用いて行うことができ、あるいは、アルゴンや窒素のような不活性ガスと、リガンド元素、陰イオン元素、またはそれら双方の何れかを含有する気体とを混合して、その中で行うこともできる。
【００６８】
配位場の理論および関係するリガンドの化学的性質を一層良く理解するためには、「An Introduction to Transition-Metal Chemistry: Ligand-Field Theory」（遷移金属の化学の入門：配位場理論）、Leslie E. Orgal, Methuen & Co. Ltd., London, 1960を参照されたい。
【００６９】
その他にも、抵抗切換現象の理解は、例えば、「Metal-Insulator Transitions」（金属−絶縁体の遷移）、Sir NevillMott, Second Edition, Talyor & Francis, London, 1990において説明されているモットの絶縁体理論から、および、例えば、「Hubbard Model」（ハバード・モデル）, Arianna MontorsiEd., World Scientific, Singapore, 1992において説明されているハバード・モデルから、得ることができる。この理解は、例えば、図５に示すような、電圧が上昇するときの電流における抵抗切り換えの効果を示す基本的な電圧対電流曲線を検討することにより、短くまとめることができる。０ボルトでは、ＮｉＯは常磁相にあり、電流は０である。電圧を増大させると、電界が電子に対して、導電帯にジャンプするのに十分なエネルギを与えるという事実により、領域１１０において電流が上昇する。点１１５においてモット遷移条件（ｎｃ）１／３ａ＝０．２６に達するまで電子の数は増大し続ける。ここで、ｎｃは電子の濃度であり、ａはボーア半径である。モットが記述したように、この点において、電子ガスが凝縮し、材料は反強磁性絶縁体となる。これがＲＥＳＥＴ状態である。電圧が線１１２に沿って増大し続けるが、点１１６までは電流の増加は小さく、点１１６で、電界エネルギは、材料がニール温度にあった場合に生じる熱エネルギと等しくなる。ニール温度は、ＮｉＯに対しては約５５０Ｋである。この点において、材料の電子相変化があり、常磁性状態に戻る。この状態は、電圧をこの曲線の低電圧範囲の部分に戻して低下させても、変化しない。これがＳＥＴ状態である。この相遷移に対する最近の理論的手法の幾つかでは、「電子液体」（electron liquid）という用語は、重質量状態（state of heavy mass）およびこの「電子凝縮」現象を言及するものであり、電子ガスは、非相関電子に言及するものである。「フェルミ−液体」（Fermi-liquids）のランダウ理論におけるような電子液体は、未だに物性物理学の非常に未成熟な分野であり、この用語は、ここでは、液体状態におけるような、非常に相関が高い電子を、電子ガスにおけるような非相互作用電子（non interacting electron、相互作用していない電子）に対して記述する際にのみ用いることとする。
【００７０】
図１５から図２８は、本発明による不揮発性メモリの幾つかを示す。ここでは、「基板」（substrate）という用語は、その上に集積回路が形成される下地の半導体材料８２（図４）、３３１、３５１等、ならびに９０や３４４のような薄膜層が堆積される図４における層８８や図１５における層３４２のような物体をも意味する。本開示では、「基板」は、総じて、対象の層を被着させる物体を意味することとする。例えば、図４の薄膜９０について述べているときは、最初に堆積が行われる基板は、種々のエレメント、具体的には、底部電極８８を含むこともできる。
【００７１】
基板８２、３３１、３５１等の長い水平寸法は、ここでは「水平」面と見なす面を定義し、この面に対して直角な方向を「垂直」と見なす。「横の」や「横に」という用語は、半導体基板の平面の方向、即ち、水平方向に対して平行な方向を言う。「上」、「頂部」、「上部」、「下」、「底部」、および「下部」というような方位の用語は、ここでは、基板８２、３３１、３５１等に相対しての意味である。即ち、第２エレメントが第１エレメントの「上」にある場合、第２エレメントの方が半導体基板８２、３３１、３５１等から離れていることを意味し、それが別のエレメントの「下」にある場合、その別のエレメントよりも半導体基板８２、３３１、３５１等に近い。「上」、「下」、「面上」というような用語は、それら自体、直接の接触を意味するものではない。しかしながら、「直接的に上に」や「上に」というような用語は、１つの層とその下地層との直接的な接触を意味する。しかしながら、「直接的に上方」は直接的な接触である必要はなく、むしろ、下地の基板に対して直角に線を引き、その線が第１エレメントを通過する場合には第２エレメントも通過することを意味する。なお、本発明に従って製作するＣＥＭの薄膜は、種々の形状を有し、集積回路基板の種々のトポグラフィ（topography）および構造（feature）に沿うことは言うまでない。従って、本発明によるＣＥＭの薄膜は、平坦な基板上、溝やビアの中、垂直な側壁、ならびにその他の種々の非水平および三次元の形状に形成される。
【００７２】
「薄膜」という用語は、ここでは、集積回路技術において用いられるものと同様に用いられる。一般に、これは、厚さがミクロン未満の膜を意味する。本願において開示する薄膜の厚さは、典型的には、５００ナノメートル（ｎｍ）未満である。本発明による方法により製作した相関電子材料の薄膜は、典型的には、約２０ｎｍから３００ｎｍの範囲、好ましくは約２５ｎｍから１５０ｎｍの範囲の最終厚さを有する。約６０ｎｍ以下の厚さを有する薄膜は、本明細書では特別に「超薄膜」と言う。
【００７３】
図１５は、Ｍ／ＣＥＭ／Ｍ・ｎ−ｐダイオード切換セル（ダイオード・スイッチング・セル）３３０の断面図である。図１６は、図１５のＭ／ＣＥＭ／Ｍ・ｎ−ｐダイオード・スイッチング・セルの等価回路図である。セル３３０は、半導体ウェハの上に形成されている。半導体ウェハは、シリコンであることが好ましいが、砒化ガリウム、ゲルマニウム、絶縁体上シリコン（ＳＯＩ）、または他の適した半導体基板であれば何れでもよい。ウェハ３３１は、好ましくは、絶縁層３３２、ｎ型領域３３４、ｐ＋アクティブ・エリア３３６、およびアクティブ・エリア３３６の上に形成された金属／ＣＥＭ／金属・電子相変化デバイス３４０を含む。ｎ型領域３３４およびｐ＋アクティブ・エリア３３６は、ｎ−ｐ接合ダイオード３３５を形成する。デバイス３４０は、底部電極３４２、ＣＥＭ層３４４、および上部電極３４８を含む。電子相変化デバイス３４０は、クロス・タイ構造の一部であることが好ましい。
【００７４】
図１７は、本発明によるＭ／ＣＥＭ／Ｍ・金属／半導体、即ち、ショットキ・ダイオード・スイッチング・セル３５０の断面図である。セル３５０は、半導体ウェハ３５１の上に製作された金属／ＣＥＭ／金属・スイッチング・エレメント３５２を備える。ウェハ３５１は、絶縁層３５４およびｎ型ドープ・エリア３５５を含む。可変抵抗エレメント３５２は、下位電極３５７、ＣＥＭ層３５５、および上部電極３５９を備える。ショットキ・ダイオードは、ｎ型エリア３５５と電極３５７との界面に形成されている。可変抵抗デバイス３５２は、クロス・タイ構造の一部であることが好ましい。
【００７５】
図１８は、本発明によるＭ／ＣＥＭ／Ｍ−ＭＥＳＦＥＴ３７０の断面図である。セル３７０は、本質的にはＭＥＳＦＥＴであり、ＣＥＭ可変抵抗エレメント３８０がＭＥＳＦＥＴ３７０のゲートとなっている。セル３７０は、半導体ウェハ３７１の上に製作されている金属／ＣＥＭ／金属・スイッチング・エレメント３８０を備える。半導体ウェハ３７１は、砒化ガリウムであることが好ましいが、ゲルマニウム、シリコン、または適した半導体であればその他の何れのものでもよい。ウェハ３７１は、絶縁層３７４、チャネル３７８を含むｎ型ドープ・エリア３７５、ならびにｐ＋型アクティブ・エリア３７６および３７７を含む。可変抵抗切換・エレメント３８０は、下部電極３８１、ＣＥＭ層３８２、および上部電極３８３を備える。可変抵抗デバイス３８０は、クロス・タイ構造の一部であることが好ましい。
【００７６】
図１９は、本発明によるＭ／ＣＥＭ／Ｍ−ＪＦＥＴメモリ・スイッチング・セル４００の断面図であり、図２０は、図１９のＭ／ＣＥＭ／Ｍ−ＪＦＥＴ４００の等価回路図である。この構造は、本質的にＪＥＦＥＴであり、可変抵抗切換エレメント４０４がＪＦＥＴゲートの一側を形成する。Ｍ／ＣＥＭ／Ｍ−ＪＦＥＴ４００は、半導体ウェハ４０１の上に形成されている。半導体ウェハ４０１は、背面側ゲート・コンタクト層４１０、ｐ＋基板、およびｎ型領域４１４を備える。ｎ型領域４１４はエピタキシャル層であることが好ましい。ｎ＋アクティブ・エリア４１７および４１８ならびにｐ＋領域４１９が、ｎ型領域４１４に形成されている。メタライゼーション・コンタクト４２２および４２２が、それぞれ、アクティブ領域４１７および５１８の上に形成されている。金属層４２６、ＣＥＭ４２７、および金属層４２５が、ｐ＋領域４１９の上に形成されている。
【００７７】
図２１は、本発明によるＭ／ＶＲＭ／Ｍ−ＭＮＯＳＦＥＴメモリ・スイッチング・セル４３０の断面図である。デバイス４３０は、絶縁層４３２の上のｐ型半導体４３３、ｎ＋アクティブ・エリア４３９、およびゲート・スタック４３４を備える。ゲート・スタック４３４は、好ましくは二酸化シリコンである絶縁体４３５、導電性ゲート４３６、ＶＲＭ層４３７、および上部電極４３８を含む。
【００７８】
図２２は、本発明による１トランジスタ／１抵抗器・ＣＥＭスイッチング・セル４４０の断面図であり、図２３は、図２２の１トランジスタ／１抵抗器・ＣＥＭスイッチング・セルの等価回路図である。セル４４０は、半導体ウェハ４４４の上に形成されている。半導体ウェハ４４４は、ｐ型シリコンであることが好ましいが、他の何れの半導体でもよい。ｎ型アクティブ・エリア４５２および４５３がウェハ４４４内に形成されており、ゲート絶縁体４５６およびゲート４５８が、従来のＣＭＯＳ構造におけるように、アクティブ・エリアの間にあるチャネル領域４５５の上に形成されている。ＣＥＭデバイス４４６が、一つのアクティブ・エリア４５３の上に形成され、メタライゼーション・コンタクト層４６６が別のアクティブ・エリアの上に形成されている。ＣＥＭデバイスは、底部電極４６０、ＣＥＭ層４６２、および上部電極４６４を備える。この構造は１Ｔ／１Ｃ・ＤＲＡＭおよび強誘電性メモリ構造に似ているが、ＣＥＭ層４６２は、電荷を格納するのではなく、代わりに抵抗状態を切り換える。抵抗状態は、ＣＥＭデバイス４４６における電圧降下により識別することができる。
【００７９】
図２４は、本発明によるＭ／Ｉ／Ｓ・スイッチング・トランジスタ５３０の断面図である。このトランジスタでは、絶縁体がＣＥＭ、即ち、金属／ＶＲＭ／半導体・スイッチとなっている。Ｍ／ＣＥＭ／Ｓ・スイッチ５３０は、半導体ウェハ５３２の上に形成されている。半導体ウェハ５３２は、シリコンであることが好ましいが、適した半導体であれば他の何れのものでもよい。絶縁層５４０がウェハの底部に形成されており、ｐ型またはｎ型の何れかの領域５３４がチャネル領域５５５を形成し、その両方の側には、アクティブ領域を形成するインプラント５４２および５４４がある。ＣＥＭ層５５２はチャネル５５５の上に形成され、金属層５６０はＣＥＭ層５５２の上に形成される。
【００８０】
基本的なＣＥＭクロス・タイ・アレイを図２５に示す。図２５は、クロス・タイ構造のＣＥＭメモリの断面の等価回路図である。クロス・タイ構造では、第１方向に延びる第１導電線６１６が、第２方向に延びる第２導電線６１５とクロス・タイを形成する。第２方向は、第１方向に対して直角であることが好ましい。線が交差する各点において、メモリ・セルが形成される。図２５および図２５に示す最も単純なクロス・タイ・メモリでは、６１７のようなＣＥＭ層が、導体６１５と６１６との間に挟持（サンドイッチ）されている。このメモリは、好ましくは、全てのセルを導電状態に設定し、次いで、選択したセルを絶縁状態に書き込むことにより、動作させる。例えば、リセット電圧が１ボルトである場合、線６１６に１／２ボルトを印加し、線６１５に１／２ボルトを印加することにより、ＣＥＭエレメント６１７を絶縁状態へとリセットすることができる。他の線は、０ボルトに維持される。６１７のような選択されていないＣＥＭエレメントは、リセットされない。何故なら、これらにかけた電圧は常にリセット電圧未満であるからである。個々のセルは、そのセルに対応する線間に小さな読み出し電圧をかけ、他の全ての線を開状態に維持することにより、読み出すみとができる。選択したセルが導電している場合、その電圧降下は、それが絶縁状態にあるときよりも遥かに小さくなる。このようにして、セルの状態を、当技術分野では既知のセンス・アンプにより、読み取ることができる。この単純なセル構造は、ブロック消去を用いて動作させることが好ましいが、書き込みおよび読み出し双方について真のランダム・アクセス・メモリであるＣＥＭを用いる別のクロス・タイ・セル・アーキテクチャについて以下に論ずる。
【００８１】
図２６は、本発明による別のクロス・タイ・メモリ１００を示し、これはクロス・タイ電極１０２および１０７の間にＣＥＭ層１０５を有する。これは、図２５のメモリ６００と同様であるが、ショットキ・ダイオード１０８がＣＥＭ層１０５と上部電極１０２との交点に形成されていることが異なる。
【００８２】
図２７は、本発明の原理によるチェーン・セルＣＥＭメモリ・アレイ６５０を示す。メモリ・アレイ６５０は、１２０のようなメモリ・セルを備える。メモリ・セルは、スイッチ６２１と並列に接続されたＣＥＭメモリ・エレメント６２９を含む。一実施形態では、スイッチ６２１はＭＯＳトランジスタとすることができる。あるいは、他の種類のトランジスタを使用してもよい。メモリ・アレイ６５０は、一連のメモリ・セル６２０、即ち、メモリ・セルのチェーン６３８を形成することにより構成できる。図示のように、メモリ・セル６２０のチェーンは、ビット線ＢＬ１〜ＢＬ４に沿って接続される。６３０のようなワード線ＷＬ１〜ＷＬ４は、スイッチの６２６のようなゲート端子を介して、メモリ・セル６２０の行６３６に沿って、メモリ・セルに接続される。各ビット線は、６４０のような選択スイッチと、これに接続されて、対応するビット線ＢＬ１〜ＢＬ４に沿ったメモリ・セル６２０へのアクセスを制御するために用いられる６４４のようなセンス・スイッチとを有する。例えば、スイッチ６２１を有するメモリ・セル６２０にアクセスするためには、選択スイッチ６４０および制御スイッチ６４４を選択可能にオンにする。６４４のような各制御スイッチの下には、センス・アンプＳＬ１〜ＳＬ４があり、これは、当該分野では理解されているように、対応するビット線に沿ったメモリに格納されているデータを読み取るために用いられる。
【００８３】
図２８は、図２７のチェーンのセル・メモリ・アレイ６５０におけるメモリ・セル６２０の好ましい物理的構造を示す断面図である。この物理的構造は、トランジスタと抵抗器とを含むメモリ・セルを有する他のメモリにも用いることができる。メモリ・セル６２０は、トランジスタ６２１と、相変化抵抗器６２９とを含む。トランジスタ６２９は、半導体７７０を備える。半導体７７０は、好ましくはシリコンであり、ドープされたソース・アクティブ領域６２４およびドープされたドレイン・アクティブ領域６２２と、酸化シリコン層７７２と、好ましくはポリシリコンのゲート６２６とを有する。層間誘電体７７６がトランジスタ６２１を覆う。ビア７７８および７７９が、層間酸化物７７６内に形成されており、メタライゼーションで充填されて、電極としての役割を果たすポスト７８２および７８６を形成する。ポスト７８２および７８６を接続するために、薄いＣＥＭ層６２９を堆積する。当技術分野では周知のように、エレメント６２９の抵抗Ｒは、Ｒ＝ρＩ／Ａであり、ここにおいてρは抵抗率、Ｉは図２８に示すようなＣＥＭエレメントの長さ、そしてＡは電流に対して垂直なＣＥＭエレメントの面積である。図２８に示すように、Ａは非常に小さく、層６２９の厚さに、図面の奥側への方向の幅を乗算した値に等しい。この厚さは、非常に小さくすることができ、非常に精密に制御することができるので、この構造における抵抗を容易に大きくすること及び制御することができる。また、図２８の構造により、図２７のチェーン・セルを一緒に結合することが容易になり、１つのトランジスタ６２１のドレインが、次のトランジスタ６３９のソースと同じドープ領域を共有し、ポスト７８２および７８６が、隣接するセルのポストとしての二重の役割を果たす。好ましくは、エレメント６２９はＣＥＭであるが、可変抵抗を有する任意の材料でもよい。
【００８４】
既に説明したように、ビット線ＢＬ１〜ＢＬ４の上部および下部にある６４０および６４４のようなスイッチは、それぞれ、行／列選択スイッチおよびセンス・スイッチである。選択スイッチ６４０およびセンス・スイッチ６４４は、或るビットを選択するために、およびメモリ・アレイ６５０を外部回路から分離するために用いられる。例えば、メモリ・セル６２０を選択しようとする場合、選択スイッチ６４０およびセンス・スイッチ６４４をオンにして、他の選択スイッチおよびセンス・スイッチをオフにする。加えて、ワード線６３０を接地する。即ち、信号ＷＬ１を０にして、他のワード線ＷＬ２、ＷＬ３、およびＷＬ４を高にする。低電圧をワード線ＷＬ１に印加することにより、スイッチ６２１はオフのまま又はオフにされるので、電流は、スイッチ６２１に並列に接続されているエレメント６２９へ流される。ワード線信号ＷＬ２、ＷＬ３、およびＷＬ４は高であるので、対応するスイッチ６３９、６４０、および６４１の各々はオンとなり、電流はこれらのスイッチを流れ、並列に接続されている他の抵抗エレメントの各々を迂回することになる。ビット線に沿っての１つのメモリを選択することを可能にするプロセスにより、ランダム・アクセスの書き込みおよび読み出しが可能となる。メモリ・アレイ６５０に対する書き込みも読み出しも行わないとき、６４０のような選択スイッチおよび６４４のようなセンス・スイッチをオフにして、メモリ・アレイ６５０が外部回路から隔離されるようにし、それによりメモリ・アレイ６５０への電気的なノイズを抑制する。なお、メモリ・アレイ６５０は４×４チェーン・アレイとして示すが、１２８×１２８やそれより遥かに大きいもののような、所望通りのサイズおよび寸法にできることは言うまでもない。
【００８５】
図２９はメモリ回路９００のブロック図であり、書き込みおよび読み出し回路に接続した、本発明の原理による例示の電子相変化メモリ・アレイ９０２を含む。相変化メモリ・アレイ９０２におけるメモリ・セルは、前述のメモリ・セルの何れでもよい。一実施形態では、相変化メモリ・アレイ９０２は、１２８×１２８メモリ・セルで形成される。しかしながら、可変抵抗メモリ・アレイ９０２、好ましくは、電子相変化メモリ・アレイは、当技術分野において理解されるようなサイズであれば、事実上いかなるサイズでも有することができる。可変抵抗メモリ・アレイ９０２は、ワード線９０６を介して、７ビット・デコーダ・ワード線駆動回路９０４に接続される。メモリ・アレイ９０２は、更に、ビット線９１２を介して、３−１ビット・マルチプレクサ９０８、およびセンス・アンプ／入力−出力トランジスタ９１０に結合される。制御論理回路９１４は、（ｉ）制御線９１６を通じてデコーダ９０４と、（ｉｉ）制御線９１８を通じてマルチプレクサ９０８と、そして（ｉｉｉ）制御線９２０を通じてセンス・アンプ９１０と、通信できる。外部入力線は、アドレス入力線９２２および制御線９２４を含む。センス・アンプ／トランシーバ９１０を介してメモリ回路９００からデータを出力するためには、データ出力線９２６を用いる。
【００８６】
動作において、外部プロセッサを用いて制御ロジック９１４を駆動することができる。制御論理回路９１４は、デコーダ９０４、マルチプレクサ９０８、およびセンス・アンプ９１０と通信し、これらを組み合わせて用いて、相変化メモリ・アレイ９０２へデータを書き込み、また、相変化メモリ・アレイ９０２に格納されているデータを読み出す。制御ロジック９１４およびデコーダ９０４は、メモリへ入力される情報に応じて抵抗切換メモリ・セルを第１抵抗状態または第２抵抗状態に置く書き込み回路９２８を構成し、制御ロジック９１４、マルチプレクサ９０８、およびセンス・アンプ９１０は、メモリ・セルの状態を検知し、そのメモリ・セルの検知状態に対応する電気信号を供給する読み出し回路９２９を構成する。当技術分野では周知のように、第１抵抗状態が論理「０」状態に対応し、第２抵抗状態が論理「１」状態に対応するものとしても、また、その逆としてもよい。本願では、便宜上、第１抵抗状態をＯＮ状態または低抵抗状態と呼び、第２抵抗状態をＯＦＦ状態または高抵抗状態と呼ぶ。
【００８７】
相関電子抵抗切換材料は、メモリ、好ましくは不揮発性メモリに特に適している。多種多様なこのようなメモリが可能であり、その一部については既に論じている。
【００８８】
ＣＥＭは、それに電圧や電界を印加されることなく、それが置かれている抵抗状態を無期限に保持するので、本願において記載するＣＥＭデバイスの全ては、本来、不揮発性スイッチング・デバイスである。当技術分野では周知のように、不揮発性スイッチング・デバイスは、不揮発性メモリとして、または不揮発性メモリにおいて用いることができる。すなわち、前述のデバイスの全てが、１つの不揮発性メモリ・セルを、または多数のＣＥＭエレメントを示す構造の場合には複数の不揮発性メモリ・セルを構成する。このため、先の論述において、デバイスが、ＣＥＭ層、スイッチ、スイッチング・セル、メモリ・セル、またはメモリと呼ばれようと、文脈により決定されようと、全ての場合において、他の用語も適用されることは理解されるべきである。
【００８９】
前述の全てのセルは、ＳＥＴ電圧またはＲＥＳＥＴ電圧の何れかを底部電極と上部電極との間に印加することにより、また、図１６のデバイスの場合には、電極６８２および６８６の間、また、図１２のデバイス５３０の場合には上部電極５６０とソース５４２、ドレイン５４４、および半導体５３４の１つ以上のものとの間に印加することにより、書き込みが行われる。チャネル上にＶＲＭスタックを配置したデバイスでは、ＶＲＭ材料の状態によりチャネルの導電率（conductivity）を制御することにより、読み出しが行われる。例えば、図６の３７０では、読み出し電圧を上部電極３８３に印加すると、下部電極３８１の電圧は、ＶＲＭ３８２が導電している場合には高くなり、ＶＲＭ３８２が高抵抗状態にある場合には低くなる。底部電極３８１におけるこの電圧差により、チャネル３７８の導電率が異なるようになり、これを、ソース３７７とドレイン３７６との間に電圧を印加して抵抗、電圧、または電流を読み取ることにより、読み出すことができる。図１０のＣＥＭスイッチング・セル４４０は、強誘電体メモリまたはＤＲＡＭメモリと同様に、選択トランジスタ４５４を用いて読み出すまたは書き込むセルを選択して読み出すことができる。電圧または電流がセル間にかけられ、ＣＥＭの抵抗状態がセル間に発生した電圧または電荷を決定し、センス・アンプ９１０により決定する。なお、ＣＥＭが導電状態にあれば、ＣＥＭの電圧降下は、ＣＥＭが絶縁状態にあるときの電圧降下よりも遥かに少ないことは、明らかである。この読み出しを、抵抗、電圧、または電流を読み取ることに関して説明できることは、明らかである。即ち、図１を参照すると、例えば、約０．３ボルトの読み出し電圧をセルにかけると、曲線４７で表す状態にあるセルと、曲線４４で表す状態にあるセルとの間には、大きい抵抗差、電圧差、または電流差ができる。何れの説明においても、読み出し電圧はＶＲＥＳＥＴおよびＶＳＥＴよりもかなり低いので、読み出しは本質的に非破壊的であることは、明らかである。
【００９０】
図１５に示すような可変抵抗−ダイオード構成、および図１９に示すような可変抵抗−ＪＦＥＴ構成は、メモリ動作にとっての重要な利点を提供する。可変抵抗器−ダイオード・アーキテクチャでは、ダイオードの一方向の電流の流通作用がＩ−Ｖヒステリシスにおいて非対称性を誘発する。逆バイアスの下では、ダイオードは、ほぼマイクロアンペア範囲の小さな逆飽和電流が流れることのみを許容する。電流の流れは小さく、殆ど全ての電圧電位はダイオードで降下する。これは、可変抵抗の切換を妨げる別の機構となる。従って、逆バイアス・ヒステリシスのトレースは平坦となる。順方向バイアス状態の下では、ダイオードは、ダイオードのターン・オン電圧で電流を流し始める。ターン・オン電圧より上では、ダイオードはほぼ短絡として振る舞い、従って、可変抵抗の切換は正常に行われる。順方向バイアス下のヒステリシス曲線における主な結果は、それらがダイオードのビルトイン・ポテンシャル（built-in potential）によりオフセットされることである。この構成の重要性は、メモリ状態を書き込むために順方向バイアス下で正常に可変抵抗エレメントを切り換えることができるようになった、ということである。また、逆バイアスを印加することができ、メモリ状態を混乱させることについての心配をしないで済む。この逆バイアス状態は、非破壊的読み出し（ＮＤＲＯ）を実行するために有用である。これは、逆バイアスされたダイオードの空乏容量を測定することにより行うことができる。可変抵抗−ダイオード・アーキテクチャのＮＤＲＯに到達する前に、最初に、単体のダイオードの容量−電圧特性を検討することが役立つ。逆バイアス状態では、自由キャリアが枯渇したｐｎ接合の界面における層がある。これを空乏層と呼ぶ。空乏層は、かけるバイアスが大きいほど広くなり、一方かけるバイアスが小さいほど狭くなる。空乏層は、平行板キャパシタと見なすことができ、空乏層がプレート間の間隔となる。しがたって、ダイオードの容量は、大きい逆バイアスでは小さくなり、小さい逆バイアスでは大きくなる。この容量は、高周波ＡＣ信号を静的逆バイアス電圧の上に重ねることにより、測定することができる。ここで、ダイオードと直列の可変抵抗器について考える。可変抵抗器がＯＮ（低抵抗）状態にあるとき、可変抵抗は小さい直列抵抗をもたらすのみなので、Ｃ−Ｖ曲線にはさほど影響はない。しかしながら、可変抵抗がＯＦＦ（高抵抗）状態になると、大きな直列抵抗および容量ができる。これらの直列成分は、全体的な測定される空乏層容量を減少させる。このため、可変抵抗エレメントの抵抗状態は、測定した容量から決定することができる。読み出しプロセスは、通常のメモリの読み出しプロセスとは非常に異なる。何故なら、電圧や電流ではなく、容量を測定するからである。しかしながら、先に論じたような、抵抗、電圧、または電流の測定を含む読み出しプロセスは、好ましい読み出し方法である。
【００９１】
図１９に示したようなＣｅＲＡＭ−ＪＥＴの書き込み動作は、ＣｅＲＡＭ−ダイオードの書き込み動作と同様である。ゲートを、ドレイン（またはソース）線に対して、順方向にバイアスする。ＣｅＲＡＭ−ＪＦＥＴのゲート・スタックは、ＣｅＲＡＭ−ダイオード構成と同じアーキテクチャおよび等価回路を有する。ゲート酸化物が電流の流れを止めるＭＯＳＦＥＴとは異なり、ＪＦＥＴのゲートは順方向にバイアスして、抵抗状態を書き込むための電流を流すことができる。
【００９２】
読み出し動作では、ＪＦＥＴゲート・スタックにより生ずる空乏領域が、ソースとドレインとの間の導電率の変調に直接に関与する。ゲートの逆バイアスを増加させると、空乏領域がチャネル領域へと広がって行き、ソース−ドレイン導電率が低下する。限定的な場合には、チャネルは完全に「ピンチ・オフ」となり、ＪＦＥＴはＯＦＦになる。ある意味では、ＣｅＲＡＭ−ＪＦＥＴはＦＬＡＳＨ構造と似ている。ＦＬＡＳＨは、静電荷を格納できるゲート・スタックを用いる１つのトランジスタであり、静電荷がチャネルのコンダクタンスを変化させる。ＣｅＲＡＭ−ＪＦＥＴも、ゲート・スタックにおいて可変抵抗器をプログラマブル分圧器として用いる１つのトランジスタである。可変抵抗器をオフにすることにより、ゲート・バイアスの一部が可変抵抗で降下し、ＪＦＥＴゲートへ印加されるバイアス・レベルが低下する。これによりソース−ドレイン導電率が上昇する。ＦＬＡＳＨデバイスとＣｅＲＡＭ−ＪＦＥＴデバイスとの間の主要な相違は、ＦＬＡＳＨゲートの制御電荷が静的であるのに対して、ＣｅＲＡＭ−ＪＦＥＴの電圧分割の挙動は動的であり、ゲート・スタックのＲＣ定数により決められることである。ＣｅＲＡＭ−ＪＦＥＴの読み出し動作は、従って、電圧パルスの過渡応答により行われる。パルスを、ゲートおよびソースへ同時に印加する。これらのパルスは、ゲートを逆バイアスに維持するために、極性が逆でなければならない。ドレイン線の測定した電圧から、可変抵抗器のメモリ状態が得られる。可変抵抗器がＯＮ状態であると、ゲート・パルス全体がＪＦＥＴゲート上で降下し、ＪＦＥＴチャネルはピンチ・オフとされる。その結果、チャネルの導電率が低下し、ドレイン線上の電圧も低下する。可変抵抗がＯＦＦ状態であると、ゲート・バイアス・パルスの一部のみがＪＦＥＴゲート上で降下する。その結果として生ずるソース−ドレイン・コンダクタンスは高くなり、より大きいドレイン電圧が測定される。
【００９３】
適正な設計により、前述のＪＦＥＴ−ＶＲＭ方式の代わりに、図９に示したゲート・デバイス４３０でＶＲＭを用いるＭＯＳＦＥＴを用いることもできる。前述のように、ＭＯＳＦＥＴゲート酸化物４３５は、ＶＲＭ４３７を通るＤＣ電流の流れを止めるが、ＶＲＭ／ＭＯＳゲート・スタック４３４のＲＣ特性は、パルス供給の間にＶＲＭを切り換えるのに十分な過渡電流／電圧応答を可能にする。ＶＲＡＭおよびゲート酸化物の厚さおよび面積を適正に拡縮することにより、ＭＯＳ容量およびＶＲＡＭ抵抗は、ＶＲＭ材料４３７を切り換える書き込み機能を可能にするように設計できる。すなわち、ＶＲＭへの書き込みは、直流電流がゲート・スタックを通ることができなくても、行われる。ＭＯＳＦＥＴ−ＶＲＭ回路の読み出しは、前述のＪＦＥＴ−ＶＲＭ読み出し機能と同じ方法により行われる。
【００９４】
なお、ｎおよび／またはｐドーピングを使用している前述のメモリ構造において、ｎおよびｐのドーピングを相互に交換できることは、当業者には理解できる。
【００９５】
図３０は、図１５のダイオード部分、ならびにニッケル酸化物をＣＥＭとして有する図１５のＭ／ＣＥＭ／Ｍ・ダイオード・スイッチング・セル３３０のＳＥＴおよびＲＥＳＥＴ機能についての、電圧対電流の曲線を比較するグラフである。ダイオード曲線が２１０であり、ＲＥＳＥＴ機能に導くＯＮ曲線が２１２であり、ＳＥＴ機能に導くＯＦＦ曲線が２１４である。当技術分野では周知のように、ダイオードに順方向バイアスをかけると、デバイスは、閾値に達するまで導電せず、その後、電流は指数的に上昇する。ダイオードの上に形成したＣＥＭデバイスでは、ダイオードによる作用のため、電流は閾値電圧までは本質的に０であり、その後に上昇するが、ＣＥＭ層の抵抗のため、上昇はそれほど急ではない。閾値電圧は、このダイオードでは約１．７である。約２．３ボルトにおいて、電流が降下し始め、約２．６ボルトでは、抵抗が大きく増しているので、本質的に０になる。次いで、約３．１ボルトでは、電流が再び増大し、ＣＥＭ材料が再び低抵抗状態に切り替わったことを示す。電圧を低下させると、電流はＯＮ曲線を追従する。Ｍ／ＣＥＭ／Ｍ・ダイオード・デバイス３３０の特徴は、抵抗切換が、ダイオードに順方向バイアスをかけたときにのみ発生することである。逆バイアスは切り換えを妨げる。これは先行技術に対する極めて大きな改善となる。なぜなら、この特徴によりクロス・タイ・メモリにおける混乱を防止するからである。
【００９６】
図３１は、酸化ニッケル−炭素ＣＥＭを有する図１５のＭ／ＣＥＭ／Ｍ・ダイオード・スイッチング・セルについての、ＯＦＦおよびＯＮ状態における電圧対電流を比較するグラフである。図３２は、ダイオードのみについてのＯＮおよびＯＦＦ状態に関しての容量対電圧の曲線を比較する。図３３は、ＯＮおよびＯＦＦ状態についての散逸対電圧を比較する。図３１から分かるように、ＯＦＦ状態における抵抗は１１ｋオームであり、ＯＮ状態では５８オームに過ぎない。その結果、ＯＮ状態における電流は、０．５ボルトというような小さい印加電圧を用いて、ＯＦＦ状態における電流と容易に区別することができる。すなわち、メモリ・ウィンドウが非常に大きい。図３２からでは、読み出しマージンは３００ピコファラッドを超える。ＯＮ、即ち、低抵抗状態では、電流は主に逆バイアス・ダイオードにおいて降下する。これは、空乏容量状態である。図３２に示すような容量、および図３３に示すような散逸は、ダイオードのみの場合における同じ量と同様である。ＯＦＦ、即ち、高抵抗状態では、電圧はＣＥＭ抵抗器において部分的に降下し、散逸はｔａｎ（ｄ）＝ωＲＣに従って増大する。スイッチまたはメモリの状態は、ＲＥＳＥＴ電圧またはＳＥＴ電圧よりも遥かに低い電圧により読み取ることができるので、そして、ＲＥＳＥＴ電圧またはＳＥＴ電圧に達していなければ、系は常に同じ状態にとどまり、Ｍ／ＣＥＭ／Ｍ・ダイオード・スイッチング・セルは、混乱のない、非破壊的な読み出しメモリの製作を可能にする。
【００９７】
図３４は、ＣＥＭとして酸化ニッケルを有する図１９のＭ／ＣＥＭ／Ｍ・ＪＦＥＴスイッチング・セル４００のＪＦＥＴ・ＳＥＴおよびＲＥＳＥＴ機能についての、電圧対電流の曲線を比較し、更に、これらの曲線をＪＥＦＥＴの電圧対電流の曲線と比較するグラフである。周知のＪＦＥＴ曲線が２５０であり、ＲＥＳＥＴ機能へ導くＯＮ曲線が２５４であり、ＳＥＴ機能へ導くＯＦＦ曲線が２５６である。図から分かるように、ＪＦＥＴゲート／ドレイン接合に逆バイアスがかけられているときには切換をできない。順方向バイアスをかけると、デバイスは、閾値に達するまで導電せず、その後、電流は指数的に上昇する。ダイオードの上にＣＥＭデバイスが形成されている場合、電流は、ダイオードによる作用のため、閾値電圧までは本質的に０であり、次いで上昇するが、ＣＥＭ層の抵抗のため、この上昇はさほど急ではない。閾値電圧は、このダイオードでは約０．８ボルトである。約１．４ボルトにおいて、電流は降下し始め、約１．６ボルトで、抵抗が大きく増しているので、電流は本質的に０になる。次いで、約３．１ボルトにおいて、電流は再び増大し、ＣＥＭ材料が切り替わって低抵抗状態に戻ったことを示す。電流を低下させると、電流はＯＮ曲線を追従する。Ｍ／ＣＥＭ／Ｍ・ＪＦＥＴデバイス４００の特徴は、抵抗切換が、ＪＦＥＴに順方向にバイアスをかけたときにのみ発生することである。逆バイアスは切換を妨げる。これは先行技術に対する極めて大きな改善となる。なぜなら、この特徴によりクロス・タイ・メモリにおける混乱を防止するからである。
【００９８】
図３５は、ＣＥＭとして酸化ニッケルを有する図１９のスイッチング・セル４００のゲートおよびソースへ印加される電圧パルスについての時間対電圧を示すグラフであり、図３６は、図３４に示したように印加した電圧パルスに応答しての、図１９のスイッチング・セル４００のドレインにおいて測定した電圧を示すグラフである。図３４において、ゲート電圧は、ほぼマイナス１ボルトの曲線２７４であり、ソース電圧はほぼ６ボルトの曲線２７２である。ゲート電圧はＭ／ＣＥＭ／Ｍ・スタック４０４に逆バイアスをかけるので、切換は発生しない。ＣＥＭ層がＯＮのとき、ＣＥＭ抵抗器においてゲート電圧の降下は本質的になく、すなわち、ゲート・バイアスは、約−１ボルトの印加バイアスとなる。ＣＥＭ抵抗がＯＦＦのとき、ＣＥＭ層に大きいゲート電圧降下が生じ、ゲートから見たバイアス電圧は低下する。すなわち、ＣＥＭスイッチがＯＮのときのゲート電圧は、ＣＥＭスイッチがＯＦＦのときのゲート電圧よりも大きく、ＯＮ状態において、ＪＦＥＴチャネルは小さく、即ち、ピンチ・オフに近くなり、このため、測定されたドレイン電圧は、ＯＮ状態に対してである２８８での方が、ＯＮ状態に対してである２８０においてよりも低くなる。すなわち、スイッチングＣＥＭエレメント４０４の状態は、ＪＦＥＴトランスコンダクタンスの変調により、効果的にドレイン電圧を制御する。半ボルトよりも大きいドレイン電圧間の差は、容易に測定される。このように、Ｍ／ＣＥＭ／Ｍ・ＪＦＥＴ１９は、デバイスのソースおよびゲートにパルスを供給する場合には、メモリの読み出しが、混乱のない非破壊的なメモリの読み出しとなることを、更に確実にする。
【００９９】
図３７は、ＣＥＭの抵抗および直列の相互接続の寄生抵抗に対しての、ＳＥＴバイアス電圧およびＲＥＳＥＴ電圧のグラフであり、高寄生抵抗が不安定な状態を生ずることを示す。寄生抵抗およびＣＥＭ抵抗は分圧器として作用し、各々の電圧降下は抵抗にほぼ比例する。ＳＥＴ電圧曲線２９０は平坦であるのは、寄生抵抗ははＯＦＦ状態の抵抗と比較すると無視できる程度のものであるからである。ＣＥＭをＲＥＳＥＴするために必要な電圧は、直列抵抗が大きくなると上昇する。点２９４において、ＲＥＳＥＴ電圧がＳＥＴ電圧よりも大きくなる。この状態において、ＲＥＳＥＴ電圧に達すると、ＣＥＭは突然に絶縁性となり、系は線２９０まで下がり、次いで、系はＳＥＴになろうとする、即ち、導電状態に変化しようとする。すなわち、材料は、導電状態と絶縁状態との間で行き来する。これを回避するためには、寄生抵抗を約５０オーム未満に抑えなければならない。この理由により、一部の先行技術論文により示唆されているような生アレイ型メモリ（raw array type memory）は、更に小さいアレイへと細分割しなければ動作しない。
【０１００】
本発明の一態様によれば、酸化ニッケルのような、抵抗性相関電子材料の薄膜を、液体堆積プロセス、好ましくは炭素が材料中へもたらされるプロセスにより、堆積される。これらのプロセスには、ＭＯＣＶＤ、スピン・オン、浸漬、液体源噴霧堆積（liquid source misted deposition）、原子層堆積（ＡＬＤ）、他のＣＳＤ（化学溶液堆積）の方法が含まれ、あるいは、金属を堆積して、それを雰囲気中にある炭素ドナー化合物により酸化する。好ましいＣＳＤ方法では、金属有機先駆物質を堆積および反応させて、所望の材料を形成する。オクタンは、遷移酸化物先駆物質に好ましい溶剤である。単一層膜では亀裂が見られたが、多層膜では電子デバイス品質であった。これらは「初めての試み」の結果を表し、本出願人の経験は、ＭＯＣＶＤを含むあらゆる液体源堆積プロセスで、および金属を堆積してそれを酸化させるプロセスで、良好な極薄膜が可能であることを示す。４５０℃の炉内アニールの結果は、Ｐｔにおいて、膜が滑らかであり且つきめ細かいことを示す。５５０℃から６５０℃の範囲のアニールでも、結果は変わらず良好であることを示している。また、何れかの場所で更に深く論じられているであろうが、材料に炭素リガンド・ドーピングを含ませることに利点があることが分かっている。更に、リガンド材を含有する気体におけるアニーリングも有利であることが分かっている。更に、気体は、リガンドが金属を結合する陰イオンも含むことが好ましい。例えば、一酸化炭素（ＣＯ）または二酸化炭素（ＣＯ２）内において酸化ニッケルをアニールすると、金属−リガンド−陰イオン結合において炭素リガンドおよび酸素陰イオンが得られ、この結合は酸化ニッケルを安定化する。あるいは、ＣＥＭ材料をスパッタリングし、次いでリガンド含有気体の中においてアニールしてもよく、また、リガンド含有気体の中で反応性スパッタリングを行ってもよい。例えば、ニッケルをＣＯまたはＣＯ２の中で反応性スパッタリングすることができる。
【０１０１】
図３８は、図３および図４のＣＥＭ・サンドイッチ・エレメントを製作する好ましいプロセス９３０を示すフロー・チャートである。プロセス９３２において、基板を用意する。基板は、酸化シリコン・コーティングを有するシリコン・ウェハであることが好ましい。汚染物を除去するためには、基板をベークするとよい。同時に、９３１において、ＣＥＭ先駆物質を用意する。先駆物質は、堆積および加熱されたときに所望のＣＥＭまたはその他の可変抵抗材料を形成するのに適した金属部分（metal moiety）を含む。例えば、酸化ニッケルが所望の可変抵抗材料である場合、先駆物質はニッケルを含有する。先駆物質は、炭素を含む液体であることが好ましく、金属有機先駆物質であることが好ましい。これは、日本の東京の株式会社高純度化学研究所 （KojundoChemical Co.）のような化学会社から購入する市販の先駆物質でよい。または、堆積の直前に先駆物質を用意してもよい。
【０１０２】
９３４において、底部電極を堆積する。この電極は、当技術分野では周知のような接着層および／またはバリア層を含むことができる。好ましくは、電極はプラチナである。次いで、プロセス９３６において先駆物質を堆積する。これは、前述したプロセスの何れでもよい。堆積した後、先駆物質を加熱して結晶化ＣＥＭまたは他の可変抵抗材料を形成する。好適な実施形態では、加熱プロセスは、ベーク・プロセス９３８およびアニール・プロセス９４２を備える。しかしながら、多種多様な加熱プロセスを用いることができ、それには、ホット・プレートでのベーキングや、炉内アニールや、急速熱アニール（ＲＴＡ）と呼ばれることもある急速熱処理（ＲＴＰ）や、膜を結晶化する任意の他の何れのプロセスも含まれる。プロセス９３８において、ウェハ上に堆積した先駆物質を、ホット・プレート上などで、好ましくは１００℃と３００℃との間の温度で１分から１０分の間の時間だけベークする。好ましくは、異なる温度で２回のベークを用い、更に好ましくは、２回目のベークの温度を高くする。９４０において、堆積ステップおよびベーク・ステップを必要な回数だけ繰り返し、所望の厚さの膜を得る。所望の厚さに達した後、９４２において乾燥させた層をアニールして結晶化膜を形成する。好ましくは、アニールは、４５０℃から６５０℃の温度で行い、温度が低いほど好ましく、時間は２０分から１時間である。アニールは、酸素中または所望のリガンドを含有する気体中で行うことができる。９４４において、上部電極を堆積する。これは、プラチナであることが好ましい。
【０１０３】
次いで、好ましくはドライ・エッチングにより、最も好ましくは、アルゴンを用いたイオン・ミリングにより、上部電極およびＣＥＭ材料をパターニングする。エッチングは、安定した材料を得るのに役立つことが分かっている。次いで、好ましくは４５０℃から６５０℃の温度で、好ましくは３０分から１．５時間、そして好ましくは酸素中において、回復アニールを行う。こうして、９５４において、ＣＥＭ材料または他の可変抵抗材料を集積回路のアクティブ・エレメントとして含む集積回路が完成する。ここでは、「アクティブ・エレメント」とは、例えば、パシベーション絶縁体とは対照的に、電流または電圧の印加に応答して変化するエレメントを意味する。
【０１０４】
実施例Ｉ
プラチナの２０００Å（オングストローム）の層を、二酸化シリコン・コーティングを有するウェハに堆積した。次いで、オクタン溶液の０．２モル酸化ニッケル先駆物質を、３０００ｒｐｍ（回転数／分）でプラチナ層にスピン・コートすることにより、堆積した。酸化ニッケル先駆物質は、日本の東京の株式会社高純度化学研究所（Kojundo Chemical Co.）のような化学会社から入手可能である。先駆物質を１５０℃で１分間ベークし、次いで、２６０℃で４分間ベークして、約１００Åの乾燥層を生成する。合計６００Åの厚さを得るために、スピン・オン堆積およびベークのプロセスを６回繰り返した。次いで、結晶化アニールを、炉内において４５０℃で酸素雰囲気の中で４０分間行い、本発明によるＣＥＭ酸化ニッケルの６００Åの層を生成した。電子顕微鏡撮影により、相当な量の炭素が材料の中にあることが明らかになった。この炭素はオクタン先駆物質から来たものである。プラチナの２０００Åの上部電極を堆積させた。次いで、上部電極およびＣＥＭ層を、ドライ・エッチング、好ましくは、イオン・ミリングにより、底部電極プラチナ層までパターニングした。最後に、回復アニールを、炉内において４５０℃で酸素雰囲気の中で約１時間行って、先に図９から図１２に関して論じた膜を生成した。
【０１０５】
実施例ＩＩ
この実施例は、５％アンモニアを先駆物質に添加したことを除いて、実施例Ｉと同様に行った。生成された膜からは同様の結果が得られた。
【０１０６】
本発明は、ＣＥＭに対するアニール・プロセスを含む。ＣＥＭは、ＣＥＭの電子的特性を安定化するリガンドを形成するための少なくとも１つの化学元素を含有する気体内で、アニールされ得る。好ましくは、ＣＥＭは遷移金属であり、化学元素は炭素を含む。好ましくは、気体は、ＣＯおよびＣＯ２から選択された気体を含む。好ましくは、ＣＥＭはニッケルである。
【０１０７】
また、本発明は、ＣＥＭを作るスパッタリング方法も提供する。材料をスパッタリングし、次いで、前述のようにアニールすることができる。または、ＣＥＭの電子的特性を安定化するリガンドを形成するための少なくとも１つの化学元素を含有する気体中におけるＣＥＭの反応性スパッタリングを、採用してもよい。好ましくは、ＣＥＭは遷移金属であり、化学元素は炭素を含む。好ましくは、気体は、ＣＯおよびＣＯ２から選択した気体である。好ましくは、ＣＥＭは酸化ニッケルである。
【０１０８】
図３９は、先行技術のスパッタリングしたＮｉＯ（無炭素）についての、１／Ｔａｕの対数と１／Ｔ（１／Ｋ）とのアレーニウス曲線であり、高抵抗状態から低抵抗状態への遷移は、スパッタリングされたＮｉＯにおける酸素欠陥からの電子の放出（detrap）が原因であることを示す。このアレーニウス曲線を発生するために、ＳＥＴ後に材料が絶縁状態に戻るための緩和時間Ｔａｕを、スパッタリングにより作り炭素リガンドを全く含まないＮｉＯ膜に対しての、提案された可変抵抗メモリの動作範囲（７０゜Ｃ未満）における多数の温度について、測定した。当技術分野では周知のように、アレーニウス曲線９６０の傾きは、緩和を起こしているメカニズムに対する活性化エネルギに比例する。曲線９６０から求められる傾きでは、約０．４７ｅＶの活性化エネルギが得られた。これは、本質的に、ＮｉＯにおける酸素欠陥（oxygen vacancy）からの電子の放出のための活性化エネルギである。「Surface Metallic Nature Caused By An In-Gap State Of Reduced NiO: A Photoemission Study」（還元ＮｉＯのギャップ内状態により発生する表面金属特質：光放出の研究）,N. Nakajimaその他, Journal of Electron Spectroscopy and Related Phenomena, 144 147 （2005）, pp.873-875を参照されたい。すなわち、先行技術のＮｉＯデバイスの可変抵抗現象は、酸素欠陥における電子の捕獲（trap）および放出（detrap）により支配されている。
【０１０９】
図４０は、本発明によるＣＥＭ薄膜と、ＯＦＦ状態において結晶化するものであり且つ可変抵抗を呈する前に形成（forming）を必要とする先行技術の薄膜とについての、ＯＮおよびＯＦＦ状態に対するケルビン温度とオームを単位とする抵抗とのグラフを示す。グラフに示すように、ＣＥＭ材料、この場合はＮｉＯ（Ｃｘ）について、オン状態およびＯＦＦ状態は、４００゜Ｋの温度範囲全体において、僅かに変化するのみである。双方の曲線とも、高い温度において多少上昇する。オンおよびＯＦＦ状態の双方について、上昇は本質的に均一であるので、抵抗ウィンドウは本質的に同じにとどまる。明らかに、ＣＥＭ材料で作ったメモリは、メモリが安定的であるべき何れの温度範囲においても安定的である。しかしながら、炭素がない先行技術のＮｉＯ膜では、ＯＦＦ状態は温度と共に線形的に変化し、導電状態は本質的に平坦である。抵抗ウィンドウは、５００％を超えて変化する。約２５０゜Ｋから約３５０゜Ｋまでの、メモリが作動しなければならない合理的な範囲において、メモリ・ウィンドウは約１００％以上変化する。この先行技術の材料は、明らかに、メモリに用いることができない。
【０１１０】
図４１は、本発明によるＣＥＭ薄膜についての、ＯＮおよびＯＦＦ状態に対する読み出しサイクル回数とオームを単位とする抵抗とのグラフである。測定は、２５℃および８５℃の双方において行われた。読み出し疲労（reading fatigue）は、読み出しサイクルの回数に対する抵抗をオームを単位として測定する。ここで、読み出しサイクルは、１ボルトの読み出し電圧を、抵抗エレメントに対して、基準電圧と平衡に達するのに十分な時間だけ印加することと、それに続いて、０ボルトにおいて平衡に達するのに十分な時間だけ電圧をかけないこととを含む。読み出し疲労の測定は、ＯＮ状態およびＯＦＦ状態の双方について、８５℃および２５℃において行った。ＯＮ状態は、１０１０サイクルまで測定し、ＯＦＦ状態は、時間の制約のために、１０８サイクルまでだけ測定した。双方の曲線は平坦であり、２５℃の測定については、測定した抵抗値に本質的な変化がないことを示し、８５℃の測定については、約２パーセントの微小なばらつきを示す。このグラフは、ＣＥＭ材料には疲労が殆どないか又は全くないことを実証する。すなわち、ＣＥＭ材料で作ったメモリは、考えられる何れの回数の読み出しサイクルにわたっても安定している。書き込み疲労は、時間の制約のために未だに測定されていないが、全ての指標は、本質的に無いことを示すであろう。
【０１１１】
本発明の特徴は、酸素欠陥の影響が、本発明によるＣＥＭでは相殺されていることである。ＣＥＭ材料は堆積されると低抵抗状態、即ち、ＯＮ状態にあるという事実により、この空位配位（vacancy coordination）パシベーション（不動態化）効果が実証される。空位配位球とは、空位がイオンまたは電子に影響を及ぼす可能性がある、イオンまたは電子の領域のことである。図３９に示すように、この空位配位球の内部にある空位は電子を捕獲（トラップ）し、後に、これらは熱的に放出（デトラップ）される。これにより、高抵抗状態が不安定になる。これが、先行技術の可変抵抗材料の不安定性の主要な理由である。本発明による材料では、本発明によるＣｅＲＡＭ材料のリガンド構造により、酸素欠陥の影響がキャンセルされる。図１０、図１１、および図４０に示すように、本発明によるＣＥＭの抵抗状態は、熱的に安定している。これにより、空位配位不動態化が更に実証される。
【０１１２】
本願において説明した特定的なシステム、メモリ設計、および方法は、本発明の機能性および多様性を例示することを意図するが、本発明は、これら特定的な実施形態に限定されると解釈してはならない。当業者には、説明した特定的な実施形態の様々な使用や変更を行ってもよく、同等の構造およびプロセスを、説明した構造およびプロセスの代用としてもよいことは、明白である。例えば、電子相変化エレメントおよびそれらに関連するトランジスタが列状に配されたメモリを示した。相変化エレメントは、行状に配されていてもよい。すなわち、本願では、配列は行／列の配列と呼ぶ。更に、場合によっては、半導体ウェハの好ましい種類を指定したが、説明したデバイスの何れにおいても、何れの半導体でも使用可能であることは言うまでもない。更に、多くの場合、特定の種類の半導体、例えば、ｎ型、ｐ型、ｎ＋、Ｐ＋等を指定したが、他の種類を用いてもよいことを当業者は理解するであろう。例えば、殆どのデバイスは、ｎ型をｐ型に置き換えたり、ｐ型をｎ型に置き換えたりしても、本質的に同様に動作する。別の例としては、プラチナの電極を例にあげたが、このような電極には薄いチタンの接着層を形成することが好ましいことや、プラチナ／チタン電極上の酸化物構造の文献（literature）全体、ならびにプラチナ、チタン、タングステン、及び他の材料を伴う上部電極の文献が適用可能であることは、当業者には理解できるであろう。半導体について述べた何れの場所でも、砒化ガリウム、ゲルマニウム、ゲルマニウム／シリコン、および他の半導体技術を代用できることを、当業者は理解するであろう。前述のように、「金属」または「Ｍ」という用語は、本願で用いる場合、任意の適した導体を含み、プラチナおよびタングステンのような金属や、ポリシリコンや、当技術分野では周知の他の従来からの導体が含まれる。前述のシステムおよび方法では、本発明の範囲から逸脱することなく、一定の変更を行うことができるので、先の説明に含まれる事項や添付図面に示される事項は、例示として解釈するものであり、限定的な意味で解釈してはならないことを意図している。
【図１】
2010522424.tif 000008
【図２】
2010522424.tif 000009
【図３】
2010522424.tif 000010
【図４】
2010522424.tif 000011
【図５】
2010522424.tif 000012
【図６】
2010522424.tif 000013
【図７】
2010522424.tif 000014
【図８】
2010522424.tif 000015
【図９】
2010522424.tif 000016
【図１０】
2010522424.tif 000017
【図１１】
2010522424.tif 000018
【図１２】
2010522424.tif 000019
【図１３】
2010522424.tif 000020
【図１４】
2010522424.tif 000021
【図１５】
2010522424.tif 000022
【図１６】
2010522424.tif 000023
【図１７】
2010522424.tif 000024
【図１８】
2010522424.tif 000025
【図１９】
2010522424.tif 000026
【図２０】
2010522424.tif 000027
【図２１】
2010522424.tif 000028
【図２２】
2010522424.tif 000029
【図２３】
2010522424.tif 000030
【図２４】
2010522424.tif 000031
【図２５】
2010522424.tif 000032
【図２６】
2010522424.tif 000033
【図２７】
2010522424.tif 000034
【図２８】
2010522424.tif 000035
【図２９】
2010522424.tif 000036
【図３０】
2010522424.tif 000037
【図３１】
2010522424.tif 000038
【図３２】
2010522424.tif 000039
【図３３】
2010522424.tif 000040
【図３４】
2010522424.tif 000041
【図３５】
2010522424.tif 000042
【図３６】
2010522424.tif 000043
【図３７】
2010522424.tif 000044
【図３８】
2010522424.tif 000045
【図３９】
2010522424.tif 000046
【図４０】
2010522424.tif 000047
【図４１】
2010522424.tif 000048
【手続補正書】
【提出日】平成21年7月6日(2009.7.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
抵抗切換集積回路メモリであって、
相関電子材料（ＣＥＭ）を含む抵抗切換メモリ・セルと、
前記メモリへ入力される情報に応じて、前記抵抗切換メモリ・セルを第１抵抗状態または第２抵抗状態に置く書き込み回路であって、前記ＣＥＭの抵抗は、前記第２抵抗状態のときの方が前記第１抵抗状態のときよりも高い、書き込み回路と、
前記メモリ・セルの状態を検知し、前記メモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路と
を備える抵抗切換集積回路。
【請求項２】
請求項１に記載の抵抗切換メモリであって、前記メモリが、５０％未満の疲労で１０８回の読み出しが可能である、抵抗切換メモリ。
【請求項３】
請求項１に記載の抵抗切換メモリであって、前記メモリが、マイナス５０℃から７５℃の温度範囲において変化が５０％未満であるメモリ・ウィンドウを有する、抵抗切換メモリ。
【請求項４】
請求項１に記載の抵抗切換メモリであって、前記ＣＥＭが、アルミニウム、カドミウム、クロム、コバルト、銅、金、鉄、マンガン、水銀、モリブデン、ニッケル、パラジウム、レニウム、ルテニウム、銀、錫、チタン、バナジウム、亜鉛、およびそれらの組み合わせから成る一群から選択された材料を含む、抵抗切換メモリ。
【請求項５】
請求項１に記載の抵抗切換メモリであって、前記ＣＥＭが本質的に均質である、抵抗切換メモリ。
【請求項６】
請求項１に記載の抵抗切換メモリであって、前記ＣＥＭが炭素を含む、抵抗切換メモリ。
【請求項７】
抵抗切換メモリを形成する方法であって、
基板を用意するステップと、
電鋳プロセスを用いずに、遷移金属酸化物を、直接に導電状態へと結晶化することにより、前記基板上に形成するステップと、
前記遷移金属酸化物を前記メモリにおけるアクティブ・エレメントに含ませて、前記メモリを完成させるステップと
を備える方法。
【請求項８】
抵抗切換薄膜メモリ・エレメントへの書き込みを行う方法であって、電界または電圧を前記薄膜へ印加して、前記材料の体積の大部分においてエネルギ・バンドの電子濃度ｎｃを、（ｎｃ）１／３ａ＝０．２６で与えられる値以上に増大させるステップを備え、前記「ａ」はボーア半径である、方法。
【請求項９】
抵抗切換集積回路メモリであって、
外在的リガンドを含有する遷移金属化合物を含む抵抗切換材料を含む、抵抗切換メモリ・セルと、
前記メモリへ入力される情報に応じて、前記抵抗切換メモリ・セルを第１抵抗状態または第２抵抗状態に置く書き込み回路であって、前記抵抗切換材料の抵抗は、前記第２抵抗状態のときの方が、前記第１抵抗状態のときよりも高い、書き込み回路と、
前記メモリ・セルの状態を検知し、前記メモリ・セルの検知した状態に対応する電気信号を供給する読み出し回路と
を備える抵抗切換集積回路メモリ。
【請求項１０】
請求項９に記載の抵抗切換メモリであって、前記遷移金属化合物が遷移金属酸化物である、抵抗切換メモリ。
【請求項１１】
請求項９に記載の抵抗切換メモリであって、前記外在的リガンドが炭素を含む、抵抗切換メモリ。
【請求項１２】
不揮発性の抵抗切換集積回路メモリを製造する方法であって、
集積回路基板を用意するステップと、
前記基板上に抵抗切換材料を形成するステップであって、前記抵抗切換材料が、遷移金属酸化物と、前記遷移金属の各原子についての少なくとも配位領域において、前記遷移金属酸化物の酸素欠陥をパシベーションすることが可能な外在的リガンドとを備える、ステップと、
前記集積回路におけるアクティブ・エレメントに前記抵抗切換材料を含ませるようにして、前記集積回路を完成させるステップと
を備える方法。
【請求項１３】
請求項１２に記載の方法であって、前記外在的リガンドを、炭素およびアンモニアから成る一群から選択する、方法。
【請求項１４】
不揮発性の抵抗切換集積回路メモリを製造する方法であって、
集積回路基板を用意するステップと、
前記基板上に抵抗切換材料を形成するステップであって、前記抵抗切換材料が、導電状態と絶縁状態との間で切換可能な遷移金属化合物を含む、ステップと、
前記遷移金属化合物における空位を安定化させるステップと、
前記集積回路におけるアクティブ・エレメントに前記抵抗切換材料を含ませるようにして、前記集積回路を完成させるステップと
を備える方法。
【請求項１５】
請求項１４に記載の方法であって、前記安定化させるステップが、炭素、炭素化合物、およびアンモニアから成る一群から選択した外在的リガンドを使用することを含む、方法。
【国際調査報告】
2010522424.tif 000049
2010522424.tif 000050
2010522424.tif 000051
2010522424.tif 000052
2010522424.tif 000053