(57)【要約】  電圧制御発振器は、それぞれＩ直交成分およびＱ直交成分を生成するための第１の電圧制御発振器コアおよび第２の電圧制御発振器コアを有する。前記電圧制御発振器コアのそれぞれはインダクタを有する。前記インダクタのそれぞれに接続部材が電気的に接続されており、これにより、ＶＣＯのＩおよびＱコアにおいて同じコモンモードレベルに設定される。本発明は、クロスカップリングされたＶＣＯのＩコアとＱコアで、同じコモンモードレベルが確実に使用されるようにする簡便な方法を提供するという利点を有し、特に高い動作周波数において有利である。また、本発明は、スタートアップの潜在的な問題を解決する利点を有し、デバイスを微細化した結果、不整合が大きくなることが多いため、１３０ｎｍＣＭＯＳなどの小さな形状のプロセスで設計する場合により顕著となるデバイスの不整合効果に対する感受性を低減させる。【代表図】図３
2010504676.tif 000002
【特許請求の範囲】
【請求項１】
電圧制御発振器であって、
それぞれＩ直交成分およびＱ直交成分を生成するための第１の電圧制御発振器コアおよび第２の電圧制御発振器コアを有し、前記電圧制御発振器コアのそれぞれはインダクタを有し、
前記インダクタのそれぞれに電気的に接続された接続部材と、を有する電圧制御発振器。
【請求項２】
前記インダクタの少なくとも１つは対称インダクタであり、前記接続部材は前記少なくとも１つのインダクタの中点に接続されている請求項１に記載の電圧制御発振器。
【請求項３】
前記インダクタの少なくとも１つは、第１のインダクタ素子および第２のインダクタ素子を備え、前記接続部材は、前記第１インダクタ素子と前記第２のインダクタ素子を接続しているノードに接続される請求項１または２に記載の電圧制御発振器。
【請求項４】
前記接続部材電気抵抗が低い請求項１〜３のいずれか１項に記載の電圧制御発振器。
【請求項５】
前記接続部材はメタルトラックを有する請求項４に記載の電圧制御発振器。
【請求項６】
前記電圧制御発振器はＬＣ電圧制御発振器である請求項１〜５のいずれか１項に記載の電圧制御発振器。
【請求項７】
請求項１〜６のいずれか１項に記載の電圧制御発振器を備えた超広帯域装置。
【請求項８】
電圧制御発振器をコモンモードレベルに設定する方法であって、
前記電圧制御発振器は、それぞれＩ直交成分およびＱ直交成分を生成するための第１の電圧制御発振器コアおよび第２の電圧制御発振器コアを有し、前記電圧制御発振器コアのそれぞれはインダクタを有し、前記方法は、
接続部材を使用して前記インダクタを電気的に接続するステップを有する方法。
【請求項９】
前記インダクタの少なくとも１つは対称インダクタであり、前記接続部材を前記少なくとも１つのインダクタの中点に接続するステップを更に有する請求項８に記載の方法。
【請求項１０】
前記インダクタの少なくとも１つは、第１のインダクタ素子および第２のインダクタ素子を備え、前記接続部材を前記第１インダクタ素子と前記第２のインダクタ素子を接続しているノードに接続するステップを更に有する請求項８または９に記載の方法。
【請求項１１】
前記接続部材電気抵抗が低い請求項８〜１０のいずれか１項に記載の方法。
【請求項１２】
前記接続部材はメタルトラックを有する請求項１１に記載の方法。
【請求項１３】
前記電圧制御発振器はＬＣ電圧制御発振器である請求項８〜１２のいずれか１項に記載の方法。
【請求項１４】
電圧制御発振器におけるスタートアップを支援する方法であって、
前記電圧制御発振器は、それぞれＩ直交成分およびＱ直交成分を生成するための第１の電圧制御発振器コアおよび第２の電圧制御発振器コアを有し、前記電圧制御発振器コアのそれぞれはインダクタを有し、前記方法は、
接続部材を使用して前記インダクタを電気的に接続し、これにより、前記電圧制御発振器のスタートアップを支援するステップを有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器および電圧制御発振器の作動方法に関し、より詳細には、電圧制御発振器および直角位相ＬＣ電圧制御発振器のＩおよびＱコアにおいて同じコモンモードレベルに設定する方法に関する。
【背景技術】
【０００２】
多くの通信システムは、ミキシング時のイメージ除去を実現するために、直角位相クロック信号を必要とする。直角位相クロック信号は、通常、図１に示し、以下でより詳しく説明するように、２つの同一の電圧制御発振器（ＶＣＯ）を用いて生成される。直角位相クロックは正確に９０°の位相偏移を有していなければならず、そうでない場合には、この位相関係のエラーにより、出力データ内にエラーが発生してしまう。
【０００３】
２つの同一の電圧制御発振器を９０°の位相偏移に固定する（すなわち直角位相を得る）公知の方法の１つに、Ａ．ロフォウガランら（A. Rofougaran et al in）によって“A 900 MHz CMOS LC-oscillator with quadrature
outputs”, IEEE Int. Solid State Circuits Conf. (ISSCC)
Dig. Tech. Papers, pp. 392-393, 1996に報告されている「クロスカップリング」手法がある。
【０００４】
この概念は、チャオ−シウン  ワングら（Chao-Shiun Wang et al ）によって“A Low Phase Noise Wide Tuning Range CMOS Quadrature
VCO using Cascade Topology”, Proceedings of 2004 IEEE
Asia-Pacific Conference on Advanced System Integrated Circuits 2004, 4-5 Aug.
2004 Page(s):138-141において更に発展されている。この論文に記載されているＶＣＯコアが本発明におけるＶＣＯの基礎として使われるが、本発明を他のタイプのＶＣＯと共に用いることもできることはいうまでもない。
【０００５】
図２は、上に挙げたチャオ−シウン  ワングの引用文献による第１のＶＣＯコア４と第２のＶＣＯコア６の接続（connectivity）を示す図である。各ＶＣＯコア４，６の接続については、ここでは詳しくは説明しない。その詳細は、上に挙げたチャオ−シウン  ワングの元の引用文献に記載されており、当該文献は、参照により本明細書にその全体を援用する。
【０００６】
Ｉ信号を生成するために設けられている第１のＶＣＯ４は、インダクタ４１と可変キャパシタ４２を有し、これらは図のように接続されている。可変キャパシタは、例えばアナログ電圧またはデジタル選択を使用して電圧制御されている点に留意されたい。Ｑ信号を生成するために設けられている第２のＶＣＯ６は、入力と出力とが異なる点を除いては第１のＶＣＯ４と同一であり、これもインダクタ６１と可変キャパシタ６２を有する。上記のように、可変キャパシタは、例えばアナログ電圧またはデジタル選択を使用して電圧制御されている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＶＣＯコア４，６がクロスカップリングされカスケードデバイスとされていることにより（図１，２を参照）、第１のＶＣＯコア４と第２のＶＣＯコア６が、９０°の位相差で作動されるようになる。各ＶＣＯコアにおけるコモンモードレベルは、スイッチングデバイス、およびコア内の電流（自動ゲイン制御ループによって制御され、バイアスデバイスの整合の影響を受ける）によって決定される。理想的なシミュレーション条件では、整合が完全であり、ＩコアとＱコアが同じコモンモードレベルで動作する。しかし、実際の不整合特性が入ると、コモンモードレベルがずれ、これがフェーズエラーを発生させる影響を及ぼす。
【０００８】
直角位相ＶＣＯが時として各コアにある２つの別個のインダクタを使用して設計され、両方のインダクタの一端が正の給電レールまたはグランドに接続されるため、コモンモードレベルに対するＩとＱの整合の依存が必ずしも観察されるというわけではない。ワング回路の場合、この構成を使用することは可能ではない。これは、ワング回路は、ＬＣ−タンクの上下両方のスイッチングデバイスを必要とするためである。グランドまたは電源に接続されている２つの別個のコアインダクタを使用する結果、コモンモードレベルが強制的にこの電圧に設定され、スイッチングデバイスの正常な動作が妨げられる。この制限に鑑みれば、コモンモードレベルに対する感受性は、ワング回路ではより一層の問題となる。
【０００９】
上記に代わる解決策も使用することができる。例えば、バイアス回路およびスイッチングデバイスにおける整合を改善することによって、デバイスの不整合の影響を低減することができる。ただし、このことは、デバイスを大型化することによって実現される。これは、チップ面積を増やすという不都合があるほか、更に重要な点として、ＶＣＯコア内の寄生容量性負荷を増大させる。これにより、ＶＣＯの最大振動周波数が制約を受け、ひいてはトランシーバの最大動作周波数が制約を受けるため、この点は超広帯域などの高速通信システムにおいて決定的である。このため、このような解決策は、８．５ＧＨｚまたはそれ以上の動作周波数が必要とされる超広帯域システムで使用するように意図されたＶＣＯで可能ではない。
【００１０】
また、コモンモードレベルの差を訂正するために、コモンモードフィードバックを使用することもできる。しかし、このタイプの解決策に必要な能動回路は、電力、面積を消費し、設計に労力を要する。また、コモンモードフィードバックは雑音源を増やしてしまうという不都合もあり、このことは、位相ノイズ要件が極めて厳しい超広帯域等のシステムにおいて問題となる。
【００１１】
このため、本発明の目的は、上記の不都合を回避する、電圧制御発振器、および電圧制御発振器の作動方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の態様によれば、それぞれＩ直交成分およびＱ直交成分を生成するための第１の電圧制御発振器コアおよび第２の電圧制御発振器コアを有する電圧制御発振器が提供される。前記電圧制御発振器コアのそれぞれはインダクタを有する。前記インダクタのそれぞれに接続部材が電気的に接続されている。
【００１３】
本発明の第２の態様によれば、電圧制御発振器をコモンモードレベルに設定する方法であって、前記電圧制御発振器は、それぞれＩ直交成分およびＱ直交成分を生成するための第１の電圧制御発振器コアおよび第２の電圧制御発振器コアを有し、前記電圧制御発振器コアのそれぞれはインダクタを有する方法が提供される。前記方法は、接続部材を使用して前記インダクタを電気的に接続するステップを有する。
【００１４】
本発明は、クロスカップリングされたＶＣＯのＩコアとＱコアで、同じコモンモードレベルが確実に使用されるようにする簡便な方法を提供するという利点を有し、デバイスの不整合効果に対するＶＣＯの感受性を低減させる。このような堅固性の改善は、ＩチャネルおよびＱチャネル間の正確な位相差に依存している通信システムにおいて極めて重要である。デバイスを微細化した結果、不整合が大きくなることが多いため、この問題は、１３０ｎｍＣＭＯＳなどの小さな形状のプロセスで設計する場合により顕著となる。
【００１５】
本発明の別の態様によれば、電圧制御発振器におけるスタートアップを支援する方法であって、前記電圧制御発振器は、それぞれＩ直交成分およびＱ直交成分を生成するための第１の電圧制御発振器コアおよび第２の電圧制御発振器コアを有し、前記電圧制御発振器コアのそれぞれはインダクタを有する方法が提供される。前記方法は、接続部材を使用して前記インダクタを電気的に接続し、これにより、前記電圧制御発振器のスタートアップを支援するステップを有する。
【００１６】
このため、本発明は、（以下で詳しく説明するように）スタートアップの潜在的な問題を解決する利点も有する。
【００１７】
本発明をよりよく理解し、本発明を実施することができる方法を明瞭に示すために、例示のみを目的として添付の図面を参照する。
【図面の簡単な説明】
【００１８】
【図１】直角位相出力を生成するためのＶＣＯのブロック模式図である。
【図２】図１のＶＣＯに使用されている２つのＶＣＯコアの回路図である。
【図３】本発明に係る接続部材を有する２つのＶＣＯコアの回路図である。
【図４】本発明に係る接続部材の物理的実装を示す図である。
【図５ａ】接続部材とインダクタの接続の代替例を示す模式図である。
【図５ｂ】接続部材とインダクタの接続の代替例を示す模式図である。
【発明を実施するための形態】
【００１９】
図１は、直角位相ＶＣＯ２の構造と接続を示すブロック模式図である。直角位相ＶＣＯ２は、それぞれＩ直角位相出力とＱ直角位相出力を生成するための第１のＶＣＯコア４と第２のＶＣＯコア６を備える。第１のＶＣＯコア４と第２のＶＣＯコア６自体については、図２，３において更に詳しく後述する。
【００２０】
自動ゲイン制御ブロック８は、第１のＶＣＯコア４と第２のＶＣＯコア６の両方に電流を供給する。「Ｉ」ＶＣＯコア４は、Ｑｏｕｔ＋出力信号およびＱｏｕｔ−出力信号を生成する。これらの出力信号は、第２のＶＣＯコア６（「Ｑ」コア）への入力として供給され、Ｉｏｕｔ＋が第２のＶＣＯコア６の正入力端子「ｉｎ＋」に供給され、Ｉｏｕｔ−が第２のＶＣＯコア６（すなわちＱコア）の負入力端子「ｉｎ−」に供給される。次に、Ｑ  ＶＣＯコア６は、Ｑｏｕｔ＋出力信号およびＱｏｕｔ−出力信号を生成する。
【００２１】
Ｑｏｕｔ＋出力信号およびＱｏｕｔ−出力信号は、Ｉｏｕｔ＋信号およびＩｏｕｔ−信号を生成するために第１のＶＣＯコア４（すなわちＩ  ＶＣＯ）への入力としても供給されており、フィードバック経路を形成している。しかし、Ｑｏｕｔ＋がＩ  ＶＣＯコア４のｉｎ−入力に供給され、Ｑｏｕｔ−がＩ  ＶＣＯコア４のｉｎ＋入力に供給されているという点で、Ｑ  ＶＣＯ出力は、Ｉ  ＶＣＯコア４にフィードバックされるときに反転される。
【００２２】
４つの全出力（Ｑｏｕｔ＋、Ｑｏｕｔ−、Ｉｏｕｔ＋、Ｉｏｕｔ−）は自動ゲイン制御ブロック８に入力されており、自動ゲイン制御ブロック８は、これに従って２つのコア４，６に供給する電流を調整する。自動ゲイン制御ブロック８は、最適な信号振幅を調整するために使用される振幅制御ループの一部を形成している。
【００２３】
また、４つの出力（Ｉｏｕｔ＋、Ｉｏｕｔ−、Ｑｏｕｔ＋、Ｑｏｕｔ−は、Ｉ直角位相出力とＱ直角位相出力として、ＶＣＯ２からそれぞれ出力される。
【００２４】
図２は、上に挙げたチャオ−シウン  ワングの引用文献によるＶＣＯコア４，６の回路図である。
【００２５】
各ＶＣＯコア４，６の接続については、ここでは詳しくは説明しない。その詳細は、上に挙げたチャオ−シウン  ワングの元の引用文献に記載されており、当該文献は、参照により本明細書にその全体を援用する。
【００２６】
Ｉ  ＶＣＯ４は、インダクタ４１と可変キャパシタ４２を有し、これらは図のように接続されている。Ｑ  ＶＣＯ６は、入力と出力が反転しているという点を除いて、Ｉ  ＶＣＯ４と同一である。換言すれば、Ｉ  ＶＣＯ４は、入力としてＱｏｕｔ−およびＱｏｕｔ＋を、出力としてＩｏｕｔ−およびＩｏｕｔ＋を有し、Ｑ  ＶＣＯ６は、入力としてＩｏｕｔ−およびＩｏｕｔ＋を、出力としてＱｏｕｔ−およびＱｏｕｔ＋を有する。Ｑ  ＶＣＯ６は、インダクタ６１と可変キャパシタ６２を有する。
【００２７】
Ｉ  ＶＣＯ４は、６つの結合デバイス４３，４４，４５，４６，４７，４８も有し、結合デバイス４３と４４、および４７と４８はクロスカップリング対を形成している。このクロスカップリング対は、負性抵抗のように作用する。
【００２８】
Ｑ  ＶＣＯ６は、６つの結合デバイス６３，６４，６５，６６，６７，６８も有し、結合デバイス６３と６４、および６７と６８はクロスカップリング対を形成している。
【００２９】
ＶＣＯコア４，６がクロスカップリングされカスケードデバイスとされていることにより（図１，２を参照）、ＶＣＯコアが、９０°の位相差で作動されるようになる。
【００３０】
上記のように、各ＶＣＯコアにおけるコモンモードレベルは、スイッチングデバイス、およびコア内の電流（自動ゲイン制御ブロック８によって制御され、バイアスデバイスの整合の影響を受ける）によって決定される。理想的なシミュレーション条件では、整合が完全であり、ＩコアとＱコアが同じコモンモードレベルで動作する。しかし、実際の不整合特性が入ると、コモンモードレベルがずれ、この影響がフェーズエラーとして観察される。
【００３１】
本発明によれば、この解決策は、各インダクタ４１，６１の中心点に存在する「仮想接地」点を使用することにある。この中心点は、直流電流を参照しておらず、コア内の直流レベルを接続するために使用されうる。
【００３２】
本発明の例示的な実施形態が図３に示される。本図では、図２に示したものと対応する一組のＶＣＯコア４，６が示されている。本発明によれば、インダクタ４１と６１を接続するために接続部材７０が設けられている。好ましくは、接続部材７０はメタルトラックの形をとる。広く厚いメタルトラックは、接続の抵抗が極めて低い。
【００３３】
図４は、本発明に係るインダクタ構造および中心タップ接続部材のの物理的実装を示す図である。
【００３４】
好ましくは、インダクタ４１，６１は、図５ａの模式図に示すような対称インダクタであり、接続部材７０が、インダクタ４１と６１の中心または中点を接続するために配置されている。
【００３５】
別の実施形態として、各インダクタ４１，６１が、図５ｂに示すように、４１ａと４１ｂ、および６１ａと６１ｂの２つの別個のインダクタ素子を備えていてもよい。このような構成では、接続部材７０は、第１および第２のインダクタ素子４１ａと４１ｂ、および６１ａと６１ｂをそれぞれ接続しているノードに接続される図５ａと図５ｂを組み合わせた実施形態も可能であり、この場合、インダクタ４１，６１の一方は対称インダクタを有し、もう一方のインダクタ４１，６１は、第１および第２のインダクタ素子４１ａ／４１ｂまたは６１ａ／６１ｂを備えていてもよいことが認められよう。
【００３６】
さまざまな回路構成のシミュレーション結果から、接続部材７０が、デバイスの不整合効果に対する感受性を大きく低減させることが示されている。上で説明したように、共有コモンモードが、望ましくないスタートアップ状態（例えば、１つのＶＣＯが高いコモンモードを有し、別のＶＣＯが低いコモンモードを有する）の可能性を低減させる場合、スタートアップ時にも利点が認められる。例えば、Ｉ  ＶＣＯ４の低いコモンモードにより、Ｑ  ＶＣＯ６のカスケードデバイスに極めて低いオーバードライブ（overdrive）を与えるため、この状態により、スタートアップ時のセトリング時間が長くなりうる。これにより、Ｑ  ＶＣＯ６の高いコモンモードレベルを低下させるのが一層困難となり、ひいてはＩ  ＶＣＯのカスケードデバイスに高いオーバードライブを与え、Ｉ  ＶＣＯ４コモンモードレベルが低い状態に保持される。
【００３７】
本発明を直角位相ＶＣＯに関して説明したが、コモンモードレベルの差を訂正することによってＩとＱの整合を改善する方法は、他の回路（例えば、他のＬＣ  ＶＣＯ、直角位相分割器または直角位相バッファリング）に適用することができる。
【００３８】
本発明は、クロスカップリングされたＶＣＯのＩコアとＱコアで、同じコモンモードレベルが確実に使用されるようにする簡便な方法を提供するという利点を有する。本発明は特に、コモンモード補正の代替法が、動作周波数を低下させるという望まない影響を及ぼす場合に、超広帯域システムに使用されるような高周波で有利である。
【００３９】
上記の実施形態は、本発明を限定せずに本発明を説明しているという点と、当業者は、添付の請求の範囲の範囲から逸脱することなく、多くの別の実施形態を設計することができるという点に留意されたい。「備える（有する）」との文言は、請求項に記載されている以外の要素またはステップの存在を排除せず、また複数の要素も排除されず、シングルプロセッサまたはその他のユニットが、請求項に記載されている機能を遂行してもよい。請求項に記載の参照符号は、その範囲を限定するものと解釈されるべきではない。
【図１】
2010504676.tif 000003
【図２】
2010504676.tif 000004
【図３】
2010504676.tif 000005
【図４】
2010504676.tif 000006
【図５ａ】
2010504676.tif 000007
【図５ｂ】
2010504676.tif 000008
【国際調査報告】
2010504676.tif 000009
2010504676.tif 000010
2010504676.tif 000011