(57)【特許請求の範囲】
【請求項１】
集積回路であって、前記集積回路は下記を備える、
パッケージ導体の第１の寄生インダクタンスを介してパッケージピンの第１の電力供給端子に結合された内部電力供給端子と、
前記パッケージ導体の第２の寄生インダクタンスを介して前記パッケージピンの第２の電力供給端子に結合された内部接地端子と、
前記内部電力供給端子と、前記内部接地端子との間に結合された回路要素と、
前記回路要素に並列に、前記内部電力供給端子と前記内部接地端子とに結合されたプログラム可能なスナバ回路、ここにおいて、
前記プログラム可能なスナバ回路は、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列に構成されたプログラム可能な容量とプログラム可能な抵抗とを備え、
前記プログラム可能な容量は、特定の周波数で、前記内部電力供給端子での前記第１の寄生インダクタンスからのリンギングを減少させるように、および前記内部接地端子での前記第２の寄生インダクタンスからのリンギングを減少させるようにプログラムされ、前記プログラム可能な抵抗は、品質係数を設定するようにプログラムされる。
【請求項２】
請求項１に記載の集積回路であって、前記プログラム可能なスナバ回路は、複数のコンデンサを備え、各々のコンデンサは、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列にプログラム可能に構成され、ここにおいて、前記複数のコンデンサは、互いに並列に配置される、集積回路。
【請求項３】
請求項２に記載の集積回路であって、前記プログラム可能なスナバ回路は、複数のスイッチをさらに備え、ここにおいて、前記複数のスイッチは、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列に前記複数のコンデンサの特定の複数のコンデンサを選択的に構成するように、または前記プログラム可能なスナバ回路から前記特定の容量を切り離すように、動作可能である、集積回路。
【請求項４】
請求項３に記載の集積回路であって、前記プログラム可能なスナバ回路は、複数のトランジスタをさらに備え、ここにおいて、各々のトランジスタは、前記複数のコンデンサの中の特定のコンデンサに直列に構成され、前記複数のトランジスタの各々の制御端子は、前記複数のスイッチのうちの１つを通ってターンオン電圧に結合され、前記複数のトランジスタの各々の前記制御端子は、前記複数のスイッチのうちの別の１つを通ってターンオフ電圧に結合される、集積回路。
【請求項５】
請求項１に記載の集積回路であって、前記プログラム可能な抵抗は、並列に構成された複数のトランジスタを備える、集積回路。
【請求項６】
請求項５に記載の集積回路であって、前記複数のトランジスタの各々のトランジスタは、１つのコンデンサに結合される、集積回路。
【請求項７】
請求項５に記載の集積回路であって、前記複数のトランジスタの中の各々のトランジスタは、特定の抵抗を生成するようにバイアス電圧に選択的に結合される、集積回路。
【請求項８】
請求項１に記載の集積回路であって、前記プログラム可能な容量は、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに関する未知の値の範囲に対応する値の範囲にわたってプログラム可能に構成される、集積回路。
【請求項９】
請求項１に記載の集積回路であって、前記回路要素はスイッチングレギュレータである、集積回路。
【請求項１０】
方法であって、前記方法は下記を備える、
集積回路の内部電力供給端子でパッケージ導体の第１の寄生インダクタンスを介してパッケージピンの第１の電力供給端子から第１の電力供給電圧を受けることと、
前記集積回路の内部接地端子で前記パッケージ導体の第２の寄生インダクタンスを介して前記パッケージピンの第２の電力供給端子から前記第１の電力供給電圧より小さい第２の電力供給電圧を受けることと、
特定の周波数で、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとを通る電流によって引き起こされるリンギングを減少させるように容量をプログラムすることと、
品質係数を設定するように抵抗をプログラムすること、
ここにおいて、前記容量と前記抵抗は、前記内部電力供給端子と前記内部接地端子との間に結合された回路要素と並列に、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列に構成される。
【請求項１１】
請求項１０に記載の方法であって、前記容量をプログラムすることは、複数のコンデンサのうちの１つまたは複数を選択することを備え、ここで、各々のコンデンサは、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列にプログラム可能に構成され、ここにおいて、前記複数のコンデンサは、互いに並列に配置される、方法。
【請求項１２】
請求項１１に記載の方法であって、複数のコンデンサのうちの前記１つまたは複数を選択することは、複数のスイッチのうちの特定の複数のスイッチを動作可能にすることを備える、方法。
【請求項１３】
請求項１２に記載の方法であって、複数のコンデンサのうちの前記１つまたは複数を選択することは、複数のトランジスタのうちの選択されたトランジスタをターンオンすることを備え、ここにおいて、各々のトランジスタは、前記複数のコンデンサの中の特定のコンデンサに直列に構成され、前記複数のトランジスタの各々の制御端子は、前記複数のスイッチのうちの１つを通ってターンオン電圧に結合され、前記複数のトランジスタの各々の前記制御端子は、前記複数のスイッチのうちの別の１つを通ってターンオフ電圧に結合される、方法。
【請求項１４】
請求項１０に記載の方法であって、前記抵抗をプログラムすることは、並列に構成される複数のトランジスタのうちの１つまたは複数を選択することを備える、方法。
【請求項１５】
請求項１４に記載の方法であって、前記複数のトランジスタの各々のトランジスタは、１つのコンデンサに結合される。
【請求項１６】
請求項１４に記載の方法であって、前記複数のトランジスタの中の各々のトランジスタは、特定の抵抗を生成するようにバイアス電圧に選択的に結合される、方法。
【請求項１７】
請求項１０に記載の方法であって、前記容量は、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに関する未知の値の範囲に対応する値の範囲にわたってプログラム可能に構成される、方法。
【請求項１８】
請求項１０に記載の方法であって、前記回路要素は、スイッチングレギュレータである、方法。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]本願は、２０１４年８月４日に出願された米国出願第１４／４５１，２４９号に対する優先権を主張し、この内容は、すべての目的のために、その全体が参照によって本明細書に組込まれている。
【背景技術】
【０００２】
[0002]本開示は、電子システムおよび方法に関し、特に、プログラム可能なスナバ（snubber）回路および方法に関する。
【０００３】
[0003]電力を供給する電子デバイスおよび回路の増加しつつある速さは、注意を寄生的な影響に集中させてきた。例えば、集積回路の中の導電性の通り道は、寄生インダクタンスおよび寄生容量の両方を表す。寄生インダクタンスは、とりわけ、高周波で動作しているアクティブな回路構成要素に向かう導電性の通り道を通る電流として、回路内で望まれないリンギング（ringing）を引き起こし得る。回路の内部ノード上でのリンギングは、トランジスタおよび他の回路構成要を過度の電圧に曝し得、それは、例えば、デバイスの信頼性に強い影響を与え得る。そのような望まれない逸脱は、回路の性能を悪化させ得る。
【発明の概要】
【０００４】
[0004]本開示は、プログラム可能なスナバ回路および方法を含む。回路は、第１および第２の電力供給の間に構成される。プログラム可能なスナバ回路は、所定の周波数での電力供給上のリンギングを低減するように、第１および第２の電力供給の間に構成され得る。１つの実施形態において、回路は、スイッチングレギュレータであり、電力供給端子は、内部電力供給端子である。スナバ回路は、例えば、パッケージ内の寄生インダクタンスを通るスイッチング電流によって引き起こされるリンギングを低減するようにプログラムされ得る。
【０００５】
[0005]以下の詳細な説明および添付の図面は、本開示の性質および利点のより良い理解を提供する。
【図面の簡単な説明】
【０００６】
【図１】[0006]図１は、１つの実施形態によるプログラム可能なスナバ回路を図示する。
【図２】[0007]図２は、１つの実施形態によるスイッチングレギュレータにおけるプログラム可能なスナバ回路を図示する。
【図３】[0008]図３は、１つの実施形態によるプログラム可能な容量の例を図示する。
【図４】[0009]図４は、１つの実施形態によるプログラム可能な抵抗の例を図示する。
【図５】[0010]図５は、１つの実施形態による例示的なバイアス回路を図示する。
【図６】[0011]図６は、１つの実施形態によるプログラム可能なスナバ回路を伴う例示的なスイッチングレギュレータを図示する。
【発明を実施するための形態】
【０００７】
[0012]本開示は、プログラム可能なスナバ回路に関する。以下の説明では、説明の目的のために、多数の例および特定の詳細が、本開示についての完全な理解を提供するために記載される。しかしながら、特許請求の範囲において表される本開示が、単独であるいは以下に説明される他の特徴との組み合わせにおいて、これらの例における特徴の一部またはすべてを含むことができ、また、ここに説明される特徴および概念の修正および同等物をさらに含むことができることは、当業者にとって明らかであろう。
【０００８】
[0013]図１は、１つの実施形態によるプログラム可能なスナバ回路を図示する。回路要素１０１は、第１の電力供給端子、Ｖｄｄから電力を受け得る。電流は、例えば、Ｖｄｄから、回路要素１０１を通って、グラウンド、ＧＮＤのような第２の電力供給端子へ流れ得る。図１は、電力供給端子ＶｄｄとＧＮＤとの間の、回路要素１０１と直列な２つの寄生インダクタンスＬｐ、１１０と１１１とを図示する。Ｖｄｄから寄生インダクタンス１１０を通って流れる電流の所定の周波数の構成要素は、例えば、電力供給電圧端子、Ｖｄｄ上のノード１２０で、リンギングを引き起こし得る。同様に、寄生インダクタンス１１１を通ってＧＮＤへ流れる電流の所定の周波数の構成要素は、例えば、より低い電力供給電圧端子、ＧＮＤ上のノード１２１で、リンギングを引き起こし得る。
【０００９】
[0014]本開示の特徴および有利な点は、例えば、寄生インダクタンス１１０および１１１の影響を低減し、信頼性および性能を改善するように、回路要素１０１に並列に構成されたプログラム可能なスナバ回路１０２を含む。例えば、プログラム可能なスナバ回路１０２は、ノード１２０を介して第１の電力供給端子Ｖｄｄに結合された第１の端子と、ノード１２１を介して第２の電力供給端子ＧＮＤに結合された第２の端子とを有し得る。以下でより詳細に説明される特定の実施形態において、プログラム可能なスナバ回路１０２は、第１の寄生インダクタンスＬｐ１１０および第２の寄生インダクタンスＬｐ１１１に直列に構成される、プログラム可能な容量とプログラム可能な抵抗とを備える。プログラム可能な容量は、例えば、ノード１２０および１２１でのリンギングを低減するように、寄生インダクタンス１１０および１１１と共振するように構成され得、寄生抵抗は、所定の適用において性能を改善するように、結果として生じる直列ＲＬＣ回路のための質の要因を設定するように構成され得る。
【００１０】
[0015]例えば、スナバは、回路要素１０１における周波数の内容によって引き起こされる、電子システムにおける電圧の過渡現象を抑制する（"snub"）ために使用されるデバイスであり得る。回路要素１０１における特定の周波数の内容は、例えば、ノード１２０でのＶＤＤを超える、および／または、ノード１２１上での接地を下回るリンギングを生ずるように、寄生インダクタンス１１０および１１１を引き起こし得る。プログラム可能なスナバ回路１２０は、ＲＬＣ回路が関心のある周波数で共振するように、インダクタンス１１０および１１１と直列に構成される容量を含み得る。従って、各々の寄生インダクタンスによって引き起こされるリンギングは、特定の周波数で低減され得る。いくつかの実施形態の特徴および利点は、第１の寄生インダクタンス１１０および第２の寄生インダクタンス１１１に関する未知の値の範囲に相当する値の範囲にわたってプログラム可能であり得るプログラム可能な容量を与える。いくつかの実装において、各々の寄生インダクタンスの正確な値は、未知であり得る。どれだけの容量が必要とされるかは、寄生インダクタンスに蓄えられる全体の磁気エネルギーに依存する。しかしながら、インダクタンスの値は、既知の値の範囲内であることが知られ得る。容量は、それゆえに、容量のプログラムされた値のうちの１つが、リンギングを低減するように未知の寄生インダクタンスと共振するように、相当する値の範囲にわたってプログラムされるように構成される。
【００１１】
[0016]１つの実施形態において、ひとたび容量が、寄生インダクタンスと共振するようにプログラムされると、例えば、プログラム可能な抵抗は、品質係数（”Ｑ”）を設定するようにプログラムされ得る。容量と直列のダンピング抵抗（damping resistance）の選択は、効率とピーク・リンギングと、それゆえに信頼性との間のトレードオフである。以下にさらに説明されるように、品質係数、すなわちＱ値は、発振器または共振器がどれくらい下方に制動されたかを説明する、あるいは同義で、共振器の中心周波数に対するそのバンド幅を特徴づける、無次元パラメータである。
【００１２】
[0017]低い品質係数（Ｑ＜１／２）を有するシステムは、過剰に制動されるとみなされる。そのようなシステムは、発振しないことがある。その平衡の安定状態の出力から動かされた場合、それは、例えば、指数的な減衰、漸近的に安定状態の値に接近すること、によってそれに戻る。それは、異なる減衰率を有する２つの減衰する指数関数の和である、インパルス応答を有する。品質係数が減少するとき、より遅い減衰モードは、より速いモードと比較してより強くなり、より遅いシステムとなるシステム応答で優位となる。高い品質係数（Ｑ＞１／２）を有するシステムは、過少に制動されるとみなされる。過少に制動されるシステムは、特定の周波数での発振を信号の振幅の減衰と結合する。低い品質係数（Ｑ＝１／２を少し超える）を有する過少に制動されるシステムは、消える前にただ１度または数回発振しうる。品質係数が増加するとき、相対的な制動の量は減少する。中間の品質係数（Ｑ＝１／２）を有するシステムは、臨界的に制動されると呼ばれる。過剰に制動されたシステムのように、出力は発振せず、その安定状態の出力をオーバーシュートしない（すなわち、それは、安定状態の漸近線に近づく）。過少に制動された応答のように、そのようなシステムの出力は、単一ステップ入力に急速に応答する。臨界的な制動は、オーバーシュートのない最も速い応答（最終値への接近）を可能にする。理想的なＲＬＣ直列回路において、Ｑ値は、
【００１３】
[0018]Ｑ＝（１／Ｒ）＊ｓｑｒｔ（Ｌ／Ｃ）＝ＷＯ＊Ｌ／Ｒ、
【００１４】
[0019]であり、ここで、Ｒ、Ｌ、およびＣは、それぞれ、ＲＬＣ回路の抵抗、インダクタンス、および容量である。直列の抵抗が大きくなるにつれ、回路のＱは低くなる。従って、容量を有する上の場合に類似して、抵抗のプログラムされた値の１つが、未知の寄生インダクタンスとプログラムされた容量を伴う、所望のＱを設定するように、抵抗は、未知のインダクタンス値の既知の範囲に対応する値の範囲にわたってプログラム可能に構成され得る。
【００１５】
[0020]図２は、例示的な実施形態を図示し、ここで、回路要素は、特定のスイッチング周波数、ｆｓｗで動作しているスイッチングレギュレータである。スイッチングレギュレータ２０１は、第１のパッケージピン２２２を備える第１の端子で電力供給電圧Ｖｄｄを受けるように、および第２のパッケージピン２２３を備える第２の端子で接地を受けるように集積回路（ＩＣ）の上に構成され得る。ピン２２２とピン２２３は、ボンドワイヤー、ソリッドバンプなどのようなパッケージ導体を使用して、半導体ダイ（またはチップ）のパッド２２０と２２１とにそれぞれ結合され得る。パッケージ導体は、寄生インダクタＬｐ２１０と２１１とを備え得、それは、いくつかのパッケージの具体例について実質的に同じ寄生インダクタンス値を有し得る。従って、スイッチングレギュレータ２０１は、パッド２２０からの内部電力供給電圧Ｖｄｄｉとなる、インダクタンス２１０を通ったＶｄｄを受け得る。同様に、接地は、パッド２２１からの内部接地ＧＮＤｉとなる、インダクタンス２１１を通して、スイッチングレギュレータ２０１に結合され得る。以下でより詳細に説明されるように、スイッチングレギュレータ２０１は、例えば、ＶｄｄｉとＧＮＤｉとの間で交流する出力電圧Ｖｓｗを生じるように、スイッチング周波数、ｆｓｗ、でパッド２２０と２２１とを出力端子に接続、接続解除を交互に行い得る。従って、インダクタ２１０および２１１を通る電流は、スイッチング周波数、ｆｓｗ、で低い電流値から高い電流値にスイッチすることを試み得、それは、内部供給ＶｄｄｉおよびＧＮＤｉにリンギングを引き起こし得る。そのようなリンギングは、例えば、信頼性に影響を与え得る高電圧にスイッチングレギュレータ２０１の中のトランジスタをさらし得る。
【００１６】
[0021]プログラム可能なスナバ回路２０２は、例えば、スイッチング周波数ｆｓｗで、リンギングを抑制し、ＶｄｄｉをＶｄｄ近くに、およびＧＮＤｉをＧＮＤ近くに維持するように、内部供給Ｖｄｄｉと内部接地ＧＮＤｉとの間に結合される。プログラム可能なスナバ回路２０２は、プログラム可能な容量（Ｃｓ）２０３とプログラム可能な抵抗（Ｒｓ）２０４とを含み得る。１つの実施形態では、ＣＳは、最初にプログラムされる。１つの実施形態では、Ｃｓは、寄生インダクタンス２１０および２１１を伴うリンギングを減少させ、ことによれば最小化するように構成される。１つの例示的な実施形態では、Ｃｓは、例えば、パッド２２０および２２１でのインピーダンスを最小化するように、インダクタンス２２０および２１１を伴う共振回路を形成するようにプログラムされ得る。次に、この例では、Ｒｓは、設計のニーズに従った所望の効率および信頼性の性能を得るように、ＲＬＣ回路の特定の品質係数、Ｑを設定するようにプログラムされ得る。従って、スイッチングレギュレータ２０１内で電流をスイッチングすることによって引き起こされるＶｄｄｉおよびＧＮＤｉでのリンギングは、回路の信頼性を改良するように減少させられ得る。
【００１７】
[0022]図３は、１つの実施形態に従ったプログラム可能な容量の例である。この例では、プログラム可能なスナバ回路３０２は、内部電力供給電圧Ｖｄｄｉを有するパッド３２０と、内部接地電圧ＧＮＤｉを有するパッド３２１との間に結合される。回路３０２は、互いに並列に、および寄生インダクタンスＬｐ３１０と３１１と直列に、配置された複数のコンデンサ（Ｃｓ１−ＣｓＮ）を含む。各々の容量は、ＬＣ回路を形成するように、Ｌｐ３１０および３１１と直列になるようにスイッチされ得る。代替として、各々の容量は、開回路、それによってスナバ回路から切り離され得る。この例では、Ｎ並列のコンデンサＣｓ１−ＣｓＮは、３０２および３０４で図示されるＮ個のトランジスタを使用してＬＣ回路へ選択的にスイッチされ得る。例えば、コンデンサ３０１は、Ｌｐ３１０の端子に結合された第１の端子を有し、トランジスタ３０２の第１の端子（例えば、ドレイン）に結合された第２の端子を有し得る。トランジスタ３０２の第２の端子（例えば、ソース）は、Ｌｐ３１１の第１の端子に結合される。トランジスタ３０２の制御端子（例えば、ゲート）は、ＳＷ１が閉じられた（およびＳＷ１’が開かれた）場合、トランジスタ３０２をターンオン（turn on）するように、第１のスイッチＳＷ１を通って、ターンオンバイアス電圧、ＶＢに結合される。トランジスタ３０２の制御端子は、ＳＷ１’が閉じられ、ＳＷ１が開かれた場合、トランジスタ３０２をターンオフするように、第２のスイッチＳＷ１’を通って「ターンオフ」電圧に結合される。この例では、トランジスタ３０２および３０４は、ＮＭＯＳトランジスタであり、よって「ターンオン」電圧は、内部接地、ＧＮＤｉである。他のトランジスタは、例えば、ターンオフのために他の電圧を使い得る。追加の複数のコンデンサは、Ｌｐ３１０およびＬｐ３１１と直列に特定のコンデンサＣｓを選択的に構成し、あるいはプログラム可能なスナバ回路から特定のコンデンサＣｓを切り離すように、コンデンサＣｓＮ３０３、トランジスタ３０４、並びにスイッチＳＷＮおよびＳＷＮ’によって図示されるように、同様に構成される。従って、Ｌｐ３１０および３１１と直列の全容量は、Ｌｐ３１０とＬｐ３１１の特定の値についてリンギングを減少させるように、コンデンサの組合せを構成するように変更され得る。１つの実施形態では、複数のコンデンサのうちの１つは、基礎の値（例えば、４ｎＦ）を設定するために他のコンデンサより大きく、他のコンデンサは、スナバの容量に漸進的な増加（例えば、０．５ｎＦ）を設定するように同じサイズである。基礎の値は、既知の範囲内の寄生インダクタンスを補償するように使用され得る容量値の範囲の低い端に対応し得、および、コンデンサの値の範囲が、例えば、既知の範囲内の未知の寄生インダクタンスを補償するために使われ得るように、他のコンデンサは、範囲の高い端（つまり、最大のプログラムされた容量値）に、基礎の値を超えて同じ増加を設定し得る。
【００１８】
[0023]１つの実施形態では、「ターンオン（turn on）」電圧は、トランジスタが特定のオン抵抗を有するように、トランジスタをターンオンするように構成される。例えば、ＶＢは、ドレイン−ソースの経路が、コンデンサＣｓ１とインダクタンスＬｐとに直列な特定の抵抗を呈するように、トランジスタ３０２にバイアスし得る。トランジスタの抵抗は、例えば、リンギングを抑制し、内部電力供給Ｖｄｄｉと内部ＧＮＤｉとにわたる全電圧をあるしきい値より下に維持するように、回路の品質係数Ｑを設定し得る。よって、トランジスタ３０２および３０４は、ターンオンされた場合のそれらの抵抗の特性を表すＲｓ１およびＲｓＮとラベルされる。
【００１９】
[0024]図４は、１つの実施形態によるプログラム可能な抵抗の例である。この例では、プログラム可能なスナバ回路の中の、特定のコンデンサＣｓｉ４０１と直列の抵抗は、ＲＬＣ回路のＱを調整するように変更され得る。例えば、４０２−４０６で図示されるＭ個のトランジスタは、互いに並列に構成され得る。各々のトランジスタ４０２−４０６の端子（例えば、ドレイン）は、コンデンサ４０１の第１の端子に結合され、それは、例えば、図３で示されるように、複数の並列のコンデンサの外の１つコンデンサであり得る。各々のトランジスタ４０２−４０６の第２の端子（例えば、ソース）は、例えば、内部接地ＧＮＤｉ、および図１におけるＬｐ１１１の端子に結合され得る。各々のトランジスタ４０２−４０６は、２つのスイッチに結合された制御端子（例えば、ゲート）を備える。第１のスイッチは、制御端子をＧＮＤｉに結合することによって、スイッチＳＷ１’−ＳＷＭ’によって説明されるように、トランジスタをターンオフするために使用される。第２のスイッチは、スイッチＳＷ１−ＳＷＭによって説明されるように、トランジスタをターンオンにするために使用され、それは、対応するスイッチＳＷＸが閉じられた場合、特定のトランジスタの制御端子をバイアス電圧ＶＢに結合する。従って、スイッチは、トランジスタをターンオンすることによって任意の１つまたは複数のトランジスタを特定のコンデンサＣＳｉと直列になるように独立に構成し得る。例えば、スイッチＳＷ１−ＳＷ４の全てが開かれ、ＳＷ１’−ＳＷ４’の全てが閉じられる場合、全てのＭ個のトランジスタは、オフであり、特定のコンデンサＣｓｉは、スナバの中に含まれない。しかしながら、スイッチＳＷ１−ＳＷ４の任意の１つ（例えば、ＳＷ１）が閉じられ、ＳＷ１’−ＳＷ４’の対応する１つ（例えば、ＳＷ１’）が開けられた場合、特定のトランジスタ（例えば、４０１）はターンオンし、それゆえにＶＢによって設定された抵抗（例えば、Ｒｓ１）に直列のスナバ回路の中の追加の容量、Ｃｓｉを含む。１つの実施形態では、トランジスタ４０２−４０６は、同じサイズであり、抵抗は、並列に追加のトランジスタを組入れることによって、減少させられ得る。従って、デジタル信号は、ＲＣＬ回路のＱを設定するように特定のコンデンサと直列の特定の抵抗を構成し得る。ある実施形態では、抵抗は、同じであり得、他の実施形態では、抵抗は異なり得る（例えば、バイナリ重み付け）。
【００２０】
[0025]図５は、１つの実施形態による例示的なバイアス回路を図示する。スナバ回路の中のＮ個のコンデンサは、抵抗要素ＲｓＮＭ５０２としてのＭトランジスタをそれぞれ有するコンデンサＣｓＮ５０１によって図示され、それは、スイッチＳＷｎｍおよびＳＷｎｍ’を使用して選択的にターンオンおよびターンオフされ得る。バイアス回路は、トランジスタ５１０、差動増幅器５１１、電流源５１２−５１３を備え、基準抵抗５１４は、抵抗の点で各々のトランジスタをターンオンするようにバイアス電圧ＶＢを生成する。１つの実施形態では、基準抵抗Ｒｒｅｆ５１４は、例えば、ＶＢによって設定されたオン抵抗を変えるようにプログラム可能であり得る。電流源Ｉｒｅｆ１  ５１３からの電流は、抵抗Ｒｒｅｆを通って結合され、増幅器５１１の負の入力に適用される電圧を生じる。同様に、電流源Ｉｒｅｆ２  ５１２からの電流は、基準トランジスタＭＮ０  ５１０を通って結合され、トランジスタ５１０のドレインに生じる電圧は、増幅器５１１の正の入力に適用される。従って、増幅器５１１の出力は、トランジスタ５１０のオン抵抗が以下のように設定されるように、ＭＮ０  ５１０にバイアスすることになる。
【００２１】
[0026]Ｒｓ＿ｍｎｏ＝Ｉｒｅｆ１＊Ｒｒｅｆ／Ｉｒｅｆ２.
【００２２】
[0027]従って、各々のトランジスタＲｓＮＭの抵抗（あるいは、細かい抵抗の段）は、例えば、Ｉｒｅｆ１、Ｉｒｅｆ２、またはＲｒｅｆを調整することによって調整され得る。
【００２３】
[0028]図６は、１つの実施形態によるプログラム可能なスナバ回路６０２を有するスイッチングレギュレータの例を図示する。図６は、ダウンコンバータとしても知られる、降圧レギュレータを図示し、それは、入力電圧、Ｖｄｄを受け、出力のコンデンサ６９１にまたがって保持される制御された出力電圧Ｖｏｕｔ（例えば、Ｖｏｕｔ＜Ｖｄｄ、フィードバックが示されない）を生成する。ドライバ回路６０１は、Ｖｄｄおよび接地からの電流をインダクタ６９０に結合するように、スイッチング周期にわたって、ＰＭＯＳトランジスタスイッチ６４０とＮＭＯＳトランジスタスイッチ６４１とを交互にターンオンおよびターンオフするように、パルス幅変調（ＰＷＭ）信号ＨＳおよびＬＳを生成する。トランジスタスイッチ６４０および６４１は、スイッチング周波数ｆｓｗに従ってターンオンおよびターンオフされる。従って、スイッチングノード６５０は、スイッチングノード電圧ＶｓｗがＶｄｄｉとＧＮＤｉとの間で遷移するように、スイッチング周波数で内部電力供給電圧Ｖｄｄｉと内部接地ＧＮＤｉとに交互に接続される。
【００２４】
[0029]内部電力供給電圧ＶｄｄｉおよびＧＮＤｉは、それぞれ、パッド６２０および６２１、並びにパッケージピン６２２および６２３の間のパッケージ導体を通って外部電力供給端子ＶｄｄおよびＧＮＤに結合されている。各々のパッケージ導体は、寄生インダクタンスＬｐ６１０および６１１を有し得、それは、パッケージ導体を通る電流が、スイッチング周波数ｆｓｗでスイッチオン、オフされるために、内部供給電圧Ｖｄｄｉおよび内部接地ＧＮＤｉに電圧のリンギングを誘発しうる。ＶｄｄｉおよびＧＮＤｉでのリンギングは、プログラム可能なスナバ回路６０２を使用して減少され、それは、本開示で説明されるように、プログラム可能な容量６０３、およびプログラム可能な抵抗６０４を含む。従って、いくつかの例示的な実施形態では、プログラム可能な容量６０３における各々のコンデンサの端子は、ＶｄｄｉおよびＬｐ６１０に結合され得、プログラム可能な抵抗６０４におけるトランジスタの端子は、ＧＮＤｉおよびＬｐ６１１に結合され得る。
【００２５】
[0030]プログラム可能なスナバ回路６０２は、制御信号を受信するための、および内部電力供給ノードのリンギングを減少させるように容量と抵抗を構成するための１つまたは複数の回路を含み得る。この例では、スナバ回路６０２は、容量  Ｃｓ６０３をプログラムするためのデジタル信号  ＰｒｏｇＣを受信するデコーダ６７０を含む。デジタルデータは、例えば、上記に説明されたように、容量を設定するために特定のスイッチＳＷｘおよびＳＷｘ’を開閉するように使用され得る。この例では、スナバ回路６０２は、さらに、抵抗  Ｒｓ６０４をプログラムするためにデジタル信号  ＰｒｏｇＱを受信するデコーダ６７１を含み得る。デジタルデータは、例えば、回路についての品質係数を設定するために、上記に説明されたように、各々の容量での抵抗を設定するために特定のスイッチＳＷｘおよびＳＷｘ’を開閉するように使用され得る。
【００２６】
[0031]上記の説明は、どのように特定の実施形態の態様がインプリメントされ得るかの例とともに、本開示の様々な実施形態を例示する。上記の例は、唯一の実施形態であると見なされるべきではなく、以下の特許請求の範囲によって定義される特定の実施形態の柔軟性および利点を例示するために提示された。上記の開示および以下の特許請求の範囲に基づいて、他の配置、実施形態、インプリメンテーションおよび同等物が、特許請求の範囲によって定義される本開示の範囲から逸脱することなしに用いられうる。
以下に、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
回路であって、
第１の寄生インダクタンスを備える第１の電力供給端子と、
第２の寄生インダクタンスを備える第２の電力供給端子と、
前記第１の電力供給端子に結合された第１の端子と、前記第２の電力供給端子に結合された第２の端子とを有する回路と、
前記第１の電力供給端子に結合された第１の端子と前記第２の電力供給端子に結合された第２の端子とを有するプログラム可能なスナバ回路、ここで、前記プログラム可能なスナバ回路は、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列に構成されたプログラム可能な容量とプログラム可能な抵抗とを備える、
ここにおいて、前記プログラム可能な容量は、特定の周波数で、前記回路の前記第１の端子での前記第１の寄生インダクタンスからのリンギングを減少させるように、および前記回路の前記第２の端子での前記第２の寄生インダクタンスからのリンギングを減少させるようにプログラムされ、前記プログラム可能な抵抗は、品質係数を設定するようにプログラムされる、
を備える回路。
［Ｃ２］
Ｃ１に記載の回路であって、前記プログラム可能なスナバ回路は、複数のコンデンサを備え、各々のコンデンサは、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列にプログラム可能に構成され、ここにおいて、前記複数のコンデンサは、互いに並列に配置される、回路。
［Ｃ３］
Ｃ２に記載の回路であって、前記プログラム可能なスナバ回路は、複数のスイッチをさらに備え、ここにおいて、前記複数のスイッチは、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列に前記複数のコンデンサの特定の複数のコンデンサを選択的に構成するように、または前記プログラム可能なスナバ回路から前記特定の容量を切り離すように、動作可能である、回路。
［Ｃ４］
Ｃ３に記載の回路であって、前記プログラム可能なスナバ回路は、複数のトランジスタをさらに備え、ここにおいて、各々のトランジスタは、前記複数のコンデンサの中の特定のコンデンサに直列に構成され、前記複数のトランジスタの各々の制御端子は、前記複数のスイッチのうちの１つを通ってターンオン電圧に結合され、前記複数のトランジスタの各々の前記制御端子は、前記複数のスイッチのうちの別の１つを通ってターンオフ電圧に結合される、回路。
［Ｃ５］
Ｃ１に記載の回路であって、前記プログラム可能な抵抗は、並列に構成された複数のトランジスタを備える、回路。
［Ｃ６］
Ｃ５に記載の回路であって、前記複数のトランジスタの各々のトランジスタは、１つのコンデンサに結合される、回路。
［Ｃ７］
Ｃ５に記載の回路であって、前記複数のトランジスタの中の各々のトランジスタは、特定の抵抗を生成するようにバイアス電圧に選択的に結合される、回路。
［Ｃ８］
Ｃ１に記載の回路であって、前記プログラム可能な容量は、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに関する未知の値の範囲に対応する値の範囲にわたってプログラム可能に構成される、回路。
［Ｃ９］
Ｃ１に記載の回路であって、前記回路はスイッチングレギュレータである、回路。
［Ｃ１０］
Ｃ１に記載の回路であって、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとは、集積回路のパッケージのパッケージ導体である、回路。
［Ｃ１１］
方法であって、
回路の第１の電力供給端子で第１の電力供給電圧を受けることと、
前記回路の第２の電力供給端子で前記第１の電力供給電圧より小さい第２の電力供給電圧を受けることと、
特定の周波数で、第１の寄生インダクタンスと第２の寄生インダクタンスとを通る電流によって引き起こされるリンギングを減少させるように容量をプログラムすることと、
品質係数を設定するように抵抗をプログラムすること、
ここにおいて、前記容量と前記抵抗は、前記第１の電力供給端子と前記第２の電力供給端子との間に、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列に構成され、
ここにおいて、前記回路は、前記第１の寄生インダクタンスを通って前記第１の電力供給端子に結合され、前記回路は、前記第２の寄生インダクタンスを通って前記第２の電力供給端子に結合される、
を備える方法。
［Ｃ１２］
Ｃ１１に記載の方法であって、前記容量をプログラムすることは、複数のコンデンサのうちの１つまたは複数を選択することを備え、ここで、各々のコンデンサは、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに直列にプログラム可能に構成され、ここにおいて、前記複数のコンデンサは、互いに並列に配置される、方法。
［Ｃ１３］
Ｃ１２に記載の方法であって、複数のコンデンサのうちの前記１つまたは複数を選択することは、複数のスイッチのうちの特定の複数のスイッチを動作可能にすることを備える、方法。
［Ｃ１４］
Ｃ１３に記載の方法であって、複数のコンデンサのうちの前記１つまたは複数を選択することは、複数のトランジスタのうちの選択されたトランジスタをターンオンすることを備え、ここにおいて、各々のトランジスタは、前記複数のコンデンサの中の特定のコンデンサに直列に構成され、前記複数のトランジスタの各々の制御端子は、前記複数のスイッチのうちの１つを通ってターンオン電圧に結合され、前記複数のトランジスタの各々の前記制御端子は、前記複数のスイッチのうちの別の１つを通ってターンオフ電圧に結合される、方法。
［Ｃ１５］
Ｃ１１に記載の方法であって、前記抵抗をプログラムすることは、並列に構成される複数のトランジスタのうちの１つまたは複数を選択することを備える、方法。
［Ｃ１６］
Ｃ１５に記載の方法であって、前記複数のトランジスタの各々のトランジスタは、１つのコンデンサに結合される。
［Ｃ１７］
Ｃ１５に記載の方法であって、前記複数のトランジスタの中の各々のトランジスタは、特定の抵抗を生成するようにバイアス電圧に選択的に結合される、方法。
［Ｃ１８］
Ｃ１１に記載の方法であって、前記容量は、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとに関する未知の値の範囲に対応する値の範囲にわたってプログラム可能に構成される、方法。
［Ｃ１９］
Ｃ１１に記載の方法であって、前記第１の寄生インダクタンスと前記第２の寄生インダクタンスとは、集積回路のパッケージのパッケージ導体である、方法。
［Ｃ２０］
Ｃ１１に記載の方法であって、前記回路は、スイッチングレギュレータである、方法。
【図１】
0006325169.tif 000002
【図２】
0006325169.tif 000003
【図３】
0006325169.tif 000004
【図４】
0006325169.tif 000005
【図５】
0006325169.tif 000006
【図６】
0006325169.tif 000007