(57)【特許請求の範囲】
【請求項１】
基準電圧を用いて、複数の第１制御信号をレベルシフトさせた複数の第２制御信号を生成する複数の第１電圧生成回路と、
前記複数の第１電圧生成回路に前記基準電圧を供給するか否かを切り替える複数の遮断回路と、
前記複数の第１制御信号のうち少なくとも一つの信号論理が変化した時、前記複数の第１制御信号のうちその他を入力する少なくとも一つの第１電圧生成回路への前記基準電圧の供給が所定の期間遮断されるように、前記遮断回路を制御する制御回路と、を備えるスイッチ制御回路。
【請求項２】
前記基準電圧を生成する第２電圧生成回路を備え、
前記制御回路は、前記複数の遮断回路の切替を制御する複数の遮断制御信号を生成し、
前記複数の遮断回路は、前記複数の遮断制御信号に基づいて、前記第２電圧生成回路が生成した前記基準電圧を対応する前記第１電圧生成回路に供給するか否かを切り替える請求項１に記載のスイッチ制御回路。
【請求項３】
前記基準電圧は、接地電位より低い負電位である請求項１または２に記載のスイッチ制御回路。
【請求項４】
入力制御信号をデコードして、前記複数の第１制御信号を生成するデコーダを備え、
前記制御回路は、前記入力制御信号に基づいて、前記複数の遮断回路の切替を制御する複数の遮断制御信号を生成する請求項１乃至３のいずれかに記載のスイッチ制御回路。
【請求項５】
入力制御信号をデコードして、前記複数の第１制御信号を生成するデコーダを備え、
前記制御回路は、前記複数の第１制御信号に基づいて、前記複数の遮断回路の切替を制御する複数の遮断制御信号を生成する請求項１乃至３のいずれかに記載のスイッチ制御回路。
【請求項６】
入力制御信号をデコードして、前記複数の第１制御信号と、前記制御回路に供給される第３制御信号を生成するデコーダを備え、
前記制御回路は、前記第３制御信号に基づいて、前記複数の遮断回路の切替を制御する前記複数の遮断制御信号を生成する請求項１乃至３のいずれかに記載のスイッチ制御回路。
【請求項７】
複数のスイッチ群と、
前記複数のスイッチ群を制御するスイッチ制御回路と、を備えたスイッチ回路と、を備え、
前記スイッチ制御回路は、
基準電圧を用いて、複数の第１制御信号をレベルシフトさせた複数の第２制御信号を生成する複数の第１電圧生成回路と、
前記複数の第１電圧生成回路に前記基準電圧を供給するか否かを切り替える複数の遮断回路と、
前記複数の第１制御信号のうち少なくとも一つの信号論理が変化した時、前記複数の第１制御信号のうちその他を入力する少なくとも一つの第１電圧生成回路への前記基準電圧の供給が所定の期間遮断されるように、前記遮断回路を制御する制御回路と、を有し、
前記複数のスイッチ群のそれぞれは、
前記複数の第２制御信号に基づいて、複数のポートのいずれかを切り替えて共通信号ポートに接続する複数のスイッチを有するスイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、スイッチ制御回路およびスイッチ回路に関する。
【背景技術】
【０００２】
近年、複数の帯域の周波数を使用する無線通信が行われるようになった。その際、複数の高周波スイッチをワンパッケージ化したスイッチ回路ＩＣが用いられることがある。このようなスイッチ回路ＩＣにおいて、一方の周波数帯の信号経路で通信を行いながら、もう片方の周波数帯の信号経路を切り替えると、通信を行っていた信号経路に供給される電源電位が一時的に変動し、一時的に高周波スイッチの挿入損失や高調波特性が劣化するおそれがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００５−５１５６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、信号の切替による電源電圧の変動が起きないようにしたスイッチ制御回路およびスイッチ回路を提供するものである。
【課題を解決するための手段】
【０００５】
本実施形態では、基準電圧を用いて、複数の第１制御信号をレベルシフトさせた複数の第２制御信号を生成する複数の第１電圧生成回路と、
前記複数の第１電圧生成回路に前記基準電圧を供給するか否かを切り替える複数の遮断回路と、
前記複数の第１制御信号のうち少なくとも一つの信号論理が変化した時、前記複数の第１制御信号のうちその他を入力する少なくとも一つの第１電圧生成回路への前記基準電圧の供給が所定の期間遮断されるように、前記遮断回路を制御する制御回路と、を備えるスイッチ制御回路が提供される。
【図面の簡単な説明】
【０００６】
【図１】本発明の一実施形態によるスイッチ回路１の概略構成を示すブロック図。
【図２】一つのスイッチ群２の内部構成の一例を示す回路図。
【図３】一つの遮断回路５の内部構成の一例を示すブロック図。
【図４】スイッチ制御回路３内の各部の信号波形図。
【図５】図４の一変形例による信号波形図。
【図６】図４の他の変形例による信号波形図。
【図７】図４の他の変形例による信号波形図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、スイッチ制御回路およびスイッチ回路内の特徴的な構成および動作を中心に説明するが、スイッチ制御回路およびスイッチ回路には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。
【０００８】
図１は本発明の一実施形態によるスイッチ回路１の概略構成を示すブロック図である。図１のスイッチ回路１は、複数のスイッチ群２と、これらスイッチ群２を制御するスイッチ制御回路３とを備えている。
【０００９】
スイッチ制御回路３は、複数のドライバ（第１電圧生成回路）４と、複数の遮断回路５と、制御回路６と、内部電圧発生回路（第２電圧生成回路）７と、デコーダ８とを有する。
【００１０】
複数のドライバ４は、内部電圧発生回路７が生成した内部電圧（基準電圧）Ｖnを用いて、デコーダ８から出力される複数の第１制御信号をレベルシフトさせた複数の第２制御信号を生成する。複数の遮断回路５は、複数のドライバ４に内部電圧を供給するか否かを切り替える。
【００１１】
制御回路６は、複数の遮断回路５のうち、信号論理が変化した第１制御信号が入力されるドライバ４以外のドライバ４に対して、対応する遮断回路５に入力する遮断制御信号Ｖcut1、Ｖcut2のいずれかの信号論理を所定の期間変化させる。すなわち、制御回路６は、複数の第１制御信号のうち少なくとも一つの信号論理が変化した時、複数の第１制御信号のうちその他を入力する少なくとも一つの第１電圧生成回路への基準電圧の供給が所定の期間遮断されるように、遮断回路５を制御する。遮断回路５は、入力された遮断制御信号Ｖcut1、Ｖcut2のいずれかの信号論理が変化している間、対応するドライバ４への基準電圧の供給を停止させる。所定期間は、例えば、数μ秒〜数十μ秒である。
【００１２】
内部電圧発生回路７は、図１に示すように、リングオシレータ回路１１と、チャージポンプ回路１２と、レギュレータ回路１３とを有する。リングオシレータ回路１１は、所定周波数の発振信号を生成する。チャージポンプ回路１２は、スイッチ回路１の外部から供給される電源電圧と発振信号を用いて、電源電圧を昇圧または降圧した電圧を生成する。レギュレータ回路１３は、チャージポンプ回路１２が生成した電圧を波形整形する等して内部電圧を生成する。図１に示す内部電圧発生回路７が生成する内部電圧Ｖnは、例えば、接地電位よりも低い負電位である。内部電圧は、例えば−３Ｖ程度である。
【００１３】
本実施形態が負電位を用いてスイッチ群２の駆動用の第２制御信号を生成するのは、スイッチ群２を構成する各スイッチの閾値をできるだけ低くして、オン抵抗を下げて、スイッチの挿入損失を低減させるためである。スイッチの閾値を０Ｖ前後まで下げる場合は、スイッチを確実にオフするには、負電位を供給する必要がある。そこで、本実施形態では、負電位を用いて第２制御信号を生成する。
【００１４】
なお、図１では省略しているが、電源電圧よりも高い内部電圧を生成する内部電圧発生回路７を別に設けてもよい。あるいは、電源電圧よりも高い内部電圧は、スイッチ回路１の外部から直接入力してもよい。
【００１５】
デコーダ８は、スイッチ回路１の外部から入力される入力制御信号をデコードして、複数の第１制御信号を生成する。なお、デコーダ８は必須ではなく、スイッチ回路１の外部から、複数の第１制御信号を直接入力してもよい。
【００１６】
複数のスイッチ群２のそれぞれは、複数の第２制御信号に基づいて、複数のポートＰ１１〜Ｐ１ｎ、Ｐ２１〜Ｐ２ｍのいずれかを切り替えて共通信号ポートＰ１０、Ｐ２０に接続する複数のスイッチを有する。共通信号ポートＰ１０，Ｐ２０には、それぞれアンテナＡＮＴ１，ＡＮＴ２が接続されている。
【００１７】
図２は一つのスイッチ群２の内部構成の一例を示す回路図である。図２のスイッチ群２は、４つのポートから１つを選択するＳＰ４Ｔ（Single-Pole 4-Throw）スイッチの内部構成を示す回路図である。このＳＰ４Ｔスイッチは、４つの第２制御信号Con1〜Con4に応じて、４個のＲＦ端子ＲＦ１〜ＲＦ４のいずれか一つを共通ＲＦ端子RF_COMと導通させる切替動作を行う。
【００１８】
図２のＳＰ４Ｔスイッチは、共通ＲＦ端子RF_COMと４個のＲＦ端子ＲＦ１〜ＲＦ４のそれぞれとの間に複数のＦＥＴを多段直列接続して構成されるスルーＦＥＴ２１と、各ＲＦ端子と接地ノードとの間に複数のＦＥＴを多段直列接続して構成されるシャントＦＥＴ２２とを有する。各ＦＥＴの閾値電圧Ｖthは例えば０Ｖである。
【００１９】
スルーＦＥＴ２１とシャントＦＥＴ２２のそれぞれが複数のＦＥＴを多段直列接続しているのは、送信時には、ＲＦ端子ＲＦ１〜ＲＦ４は数十ボルトの電圧振幅になることから、この電圧振幅を直列接続された複数のＦＥＴで分担するようにして、各ＦＥＴにかかる電圧を抑えるためである。
【００２０】
例えば、ＲＦ端子ＲＦ１を共通ＲＦ端子RF_COMと導通させる場合を例に取って、図２のＳＰ４Ｔスイッチの動作を説明する。この場合、第２制御信号Con1がハイ電位（Ｖon）になって、第２制御信号Con1がゲートに入力されるスルーＦＥＴ２１がオンし、ＲＦ端子ＲＦ１と接地端子との間に接続されたシャントＦＥＴ２２はオフする。また、他のスルーＦＥＴ２１はすべてオフし、他のシャントＦＥＴ２２はすべてオンする。
【００２１】
第２制御信号Con1の電位Ｖonは、スルーＦＥＴ２１が導通して、そのオン抵抗が十分に小さくなる程度の電位であればよい。この電位Ｖonは、例えば３Ｖである。第２制御信号Con2〜Con4の電位Ｖoffは、ＲＦ端子ＲＦ２〜ＲＦ４にＲＦ信号が入力されても、スルーＦＥＴ２１の遮断状態を維持できるゲート電位である。この電位Ｖoffは、図１の内部電圧発生回路７で生成されたＶnであり、例えば−３Ｖである。
【００２２】
図２の高周波スイッチ回路１２では、スルーＦＥＴ２１がオフであっても、オフ容量を介して漏れ電流が生じるが、この漏れ電流をシャントＦＥＴ２２に流すようにしている。
【００２３】
図１には、２つのスイッチ群２を図示しているが、スイッチ群２の数には特に制限はない。例えば、図１の上側のスイッチ群２にて選択したポートを使って無線通信を行っている最中に、下側のスイッチ群２にてポートの切替を行う場合、ポートを切り替えた瞬間に、上側のスイッチ群２に接続されたドライバ４に供給される内部電圧発生回路７からの内部電圧Ｖnが変動するおそれがある。ドライバ４は、内部電圧発生回路７から供給される負側の電源電圧と、不図示の内部電圧発生回路等から供給される正側の電源電圧とを用いて、第１制御信号をレベルシフトさせた第２制御信号を生成する。ところが、ポートを切り替えた瞬間に、スイッチ群２の第２制御信号の負側の電圧レベルが上昇し、その影響で、負側の電源電圧が変動してしまう。負側の電源電圧が変動すると、別のスイッチ群２の第２制御信号の負側の電圧レベルも上昇し、これら別のスイッチ群２の高調波特性や挿入損失が瞬間的に劣化する。このように、ポートを切り替えた瞬間に、ドライバ４から出力される第２制御信号の負側の電圧レベルが上昇するおそれがある。
【００２４】
そこで、本実施形態では、各ドライバ４と内部電圧発生回路７との間に遮断回路５を接続して、遮断回路５により、ポートの切替を行っていないスイッチ群２に接続されたドライバ４には、ポートの切替を行ってから所定期間、内部電圧を供給しないようにしている。
【００２５】
図１のスイッチ回路１の全体は、１つのＩＣに内蔵してもよい。あるいは、スイッチ制御回路３の全体を１つのＩＣに内蔵し、スイッチ群２は別のＩＣに内蔵してもよい。スイッチ回路１を集積化する場合は、シリコン基板よりもＳＯＩ（Silicon On Insulator）基板上に形成するのが望ましい。ＳＯＩは、シリコン基板よりも、ＭＯＳトランジスタの寄生容量が小さく、また、高周波信号の電力損失が小さいためである。
【００２６】
図３は一つの遮断回路５の内部構成の一例を示すブロック図である。図３の遮断回路５は、レベルシフタ３１と、スイッチング素子３２とを有する。レベルシフタ３１は、制御回路６から出力された遮断制御信号Ｖcutの電位に応じて、内部電圧発生回路７から供給される内部電位Ｖnと、不図示の内部回路から供給される内部電位Ｖnより高い電位、もしくはグランド電位を出力して、スイッチング素子３２のゲートに供給する。
【００２７】
スイッチング素子３２は、例えばＮＭＯＳトランジスタである。よって、ゲート電圧が印加されるソースよりも、ゲートが閾値電圧以上高ければ、スイッチング素子３２はオンする。
【００２８】
例えば、制御信号Ｖcutがハイレベルで、かつ内部電圧Ｖnが−３Ｖの場合は、スイッチング素子３２が確実にオフするように、スイッチング素子３２の閾値電圧よりも高い電圧レベル（例えば０Ｖ前後）まで、制御信号Ｖcutの電圧レベルをレベルシフトする。これにより、制御信号Ｖcutがハイレベルの場合は、スイッチング素子３２はオフし、内部電圧Ｖnはドライバ４に供給されなくなる。
【００２９】
図４はスイッチ制御回路３内の各部の信号波形図である。図４は、時刻Ｔswのときに、図１の上側のスイッチ群２にてポートの切替を行う例を示している。ポートの切替を行うか否かは、制御回路６により検知する。制御回路６は、デコーダ８への入力制御信号Ｖc1，Ｖc2をモニタしており、入力制御信号Ｖc1，Ｖc2の論理が変化すると、その論理変化がどのドライバ４に対応するかを識別し、そのドライバ４に接続された遮断回路５に対して、内部電圧Ｖnの遮断を指示する制御信号Ｖcut1、Ｖcut2の信号論理を切り替える。図４の場合、制御回路６は、時刻Ｔswで上側のスイッチ群２のポート切替を検知すると、制御信号Ｖcut2をローからハイに変化させる。これにより、下側のドライバ４に接続された遮断回路５は、所定期間（時刻Ｔsw1まで）、下側のドライバ４への内部電圧の供給を停止する。所定期間は、数μ秒〜数十μ秒の短い期間であり、この期間内に、ドライバ４の電源電圧ラインに内部電圧発生回路７からの内部電圧Ｖnが供給されなくても、この電源電圧ラインが急激に変化するおそれはない。図４の信号波形図では、下側のドライバ４の電源電圧ラインは、時刻Ｔswの前後でほぼ同電位となっている。
【００３０】
一方、ポートの切替を行う図１の上側のスイッチ群２に対応するドライバ４に接続された遮断回路５は、内部電圧Ｖnの遮断を行わないため、スイッチ群２のポート切替によって、スイッチ群２の負電位Ｖn1が急激に上昇し、それに伴って、上側のドライバ４に供給される内部電圧Ｖnは時刻Ｔswで急激に上昇する。ただし、この急激な電圧変化は一時的であり、また、ポートを切り替えた直後は無線通信を行わないことから、実用上の問題は起きない。
【００３１】
遮断回路５にて内部電圧の供給を停止する所定期間の長さは、内部電圧の電圧レベルやドライバ４の電源電圧ラインの寄生容量などを考慮に入れて、最適な長さに設定するのが望ましい。
【００３２】
なお、所定期間が終わった後に、電源電圧ラインの一時的な上昇が全く生じないようにする必要はない。
【００３３】
図５は図４の一変形例による信号波形図である。図５の場合、遮断回路５にて内部電圧の供給を停止する所定期間が終わった時刻Ｔsw1で、下側のドライバ４の電源電圧ラインが若干上昇した例を示している。図５の例では、定常状態の電圧はＶn_staticであるのに対し、時刻Ｔsw1では、Ｖn_swoffまで若干上昇している。ただし、下側のドライバ４の電源電圧ラインが多少上昇しても、下側のドライバ４で生成される第２制御信号がその後段側のスイッチ群２を正しくオンまたはオフできるのであれば、実用上問題ない。
【００３４】
このように、所定期間の長さは、スイッチ群２の切替動作が誤動作を生じない範囲で設定すればよい。
【００３５】
図１の制御回路６は、デコーダ８に入力される入力制御信号に基づいて、複数の遮断回路５の遮断タイミングを制御しているが、図６に示すように、デコーダ８から出力される複数の第１制御信号に基づいて、複数の遮断回路５の遮断タイミングを制御してもよい。複数のスイッチ群２のうち、任意のスイッチ群２がポートの切替を行う場合、複数の第１制御信号のいずれかの信号論理が変化するはずである。よって、制御回路６は、複数の第１制御信号をモニタしていれば、どのドライバ４に接続された遮断回路５を遮断すればよいかを簡易かつ容易に検出できる。
【００３６】
ただし、デコーダ８から出力される複数の第１制御信号の信号数は、デコーダ８に入力される入力制御信号の信号数よりもかなり多くなる可能性がある。よって、制御回路６が複数の第１制御信号をモニタする場合は、図１の場合よりも、制御回路６の入力信号数が増えてしまう。
【００３７】
その一方で、図１の場合、制御回路６は、入力制御信号をデコード処理しなければならず、制御回路６の内部の構成が複雑になってしまう。よって、入力制御信号のビット数や複数の第１制御信号の数などにより、図１と図６のいずれかの構成を選択すればよい。
【００３８】
また、図１と図６の中間的な構成として、図７のような制御回路６も考えられる。図７のデコーダ８は、入力制御信号をデコードして複数の第１制御信号を生成するとともに、制御回路６用の第３制御信号を生成する。図７の制御回路６は、第３制御信号に基づいて、複数の遮断回路５の遮断タイミングを制御する。第３制御信号は、例えば、入力制御信号よりも信号数が多く、複数の第１制御信号よりも信号数が少ない。よって、場合によっては、図１や図７よりも、制御回路６の内部構成を簡略化できる。
【００３９】
このように、本実施形態では、同時に無線通信を行うことが可能な複数のスイッチ群２のうちいずれかでポートの切替を行う際に、ポートの切替を行わないスイッチ群２に接続されたドライバ４には、所定期間、内部電圧Ｖnを供給しない。従ってポートの切り替えを行わないスイッチ群２に供給される内部電圧Ｖnが、ポート切替の影響で大きく変動する不具合が生じなくなる。よって、これら他のドライバ４に接続されたスイッチ群２のオフ歪みを低減でき、スイッチ群２の切替の誤動作が生じなくなる。よって、あるスイッチ群２でポート切替を行う際に他のスイッチ群２の挿入損失が増大しなくなり、高周波特性の劣化も抑制できる。
【００４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１  スイッチ回路、２  スイッチ群、３  スイッチ制御回路、４  ドライバ、５  遮断回路、６  制御回路、７  内部電圧発生回路、８  デコーダ、１１  リングオシレータ回路、１２  チャージポンプ回路、１３  レギュレータ回路
【図１】
0006266554.tif 000002
【図２】
0006266554.tif 000003
【図３】
0006266554.tif 000004
【図４】
0006266554.tif 000005
【図５】
0006266554.tif 000006
【図６】
0006266554.tif 000007
【図７】
0006266554.tif 000008