(57)【特許請求の範囲】
【請求項１】
データが書き込まれる複数のメモリセルと、
リファレンスメモリセルと、
前記リファレンスメモリセルで発生するリファレンス電流値を測定する電流測定部と、
前記リファレンスメモリセルの複数の動作温度毎にリファレンス電流値とゲート電圧値とを対応づけた情報を記録する記録部と、
前記電流測定部で測定したリファレンス電流値と前記記録部に記録された前記情報とに基づいて、前記メモリセルに対するデータの読み出し、並びに書き込み及び消去のベリファイの際に前記メモリセル及び前記リファレンスメモリセルに印加するゲート電圧値を制御するゲート電圧制御部と、を備えることを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記記録部に記録された前記情報のうち、前記複数の動作温度それぞれの前記リファレンス電流値は、前記複数の動作温度に含まれる基準温度における前記ゲート電圧値のゲート電圧を印加した場合に発生するリファレンス電流値であり、前記複数の動作温度それぞれの前記ゲート電圧値は、前記基準温度における前記リファレンス電流値と同等のリファレンス電流が発生する場合のゲート電圧値であることを特徴とする請求項１記載の不揮発性半導体記憶装置。
【請求項３】
前記ゲート電圧制御部は、前記記録部に記録された前記情報に含まれる複数の前記リファレンス電流値のうち前記電流測定部で測定したリファレンス電流値に最も近いリファレンス電流値に対応するゲート電圧値に制御することを特徴とする請求項１または２記載の不揮発性半導体記憶装置。
【請求項４】
前記記録部は、前記複数のメモリセルが設けられたメモリセルアレイ内の書き換え不可の領域にあることを特徴とする請求項１から３のいずれか一項記載の不揮発性半導体記憶装置。
【請求項５】
データが書き込まれる複数のメモリセルと、リファレンスメモリセルと、を備える不揮発性半導体記憶装置の制御方法であって、
前記リファレンスメモリセルで発生するリファレンス電流値を取得し、
取得したリファレンス電流値と、記録部に記録され、前記リファレンスメモリセルの複数の動作温度毎にリファレンス電流値とゲート電圧値とを対応づけた情報と、に基づいて、前記メモリセルに対するデータの読み出し、並びに書き込み及び消去のベリファイの際に前記メモリセル及び前記リファレンスメモリセルに印加するゲート電圧値を制御する、ことを特徴とする不揮発性半導体記憶装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置及びその制御方法に関し、例えば複数のメモリセルとリファレンスメモリセルと、を備える不揮発性半導体記憶装置及びその制御方法に関する。
【背景技術】
【０００２】
データが書き込まれる複数のメモリセルの他に、データの読み出し等において電流比較として用いられるリファレンスメモリセルを有する不揮発性半導体記憶装置が知られている。
【０００３】
また、強誘電体メモリにおいて、高速駆動と消費電力低減のために、強誘電体キャパシタに印加する電圧をスイープさせて求めた飽和分極点となる最小電圧を駆動電圧に用いることが知られている（例えば、特許文献１参照）。
【０００４】
動作速度を確保するために、温度検出回路と、温度検出回路の出力信号又は外部からの入力信号によって動作電圧を絶対的に小さな電圧に切り換える降圧電源回路と、を備えた半導体記憶装置が知られている（例えば、特許文献２参照）。温度依存性を持つ半導体集積回路で、温度を異ならせて電源レギュレータの出力値を測定し、この測定値を用いてトリミングを行うことで、製品の精度向上化と製品化までの効率化を図ることが知られている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２９７０７９号公報
【特許文献２】特開平６−８５１５９号公報
【特許文献３】特開２００４−２００３２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
メモリセル及びリファレンスメモリセルでは、動作温度が上昇するに従い、それぞれで発生する電流が上昇する。また、メモリセルで発生する電流が上昇するに連れて、複数のメモリセルの間で電流値のばらつきが大きくなる。
【０００７】
メモリセルに対するデータの書き込み及び消去の完了を判断するベリファイにおいて、メモリセルで発生するセル電流とリファレンスメモリセルで発生するリファレンス電流との比較を行う。この際、メモリセルで発生するセル電流値のばらつきが大きいと、ばらつきの端のセル電流がリファレンス電流との比較で規格を満足するまで、データの書き込み又は消去が繰り返されることになる。このため、データの書き込み又は消去の遅延等、品質の低下が生じてしまう。
【０００８】
本不揮発性半導体記憶装置及びその制御方法は、品質の低下を抑制することを目的とする。
【課題を解決するための手段】
【０００９】
本明細書に記載の不揮発性半導体記憶装置は、データが書き込まれる複数のメモリセルと、リファレンスメモリセルと、前記リファレンスメモリセルで発生するリファレンス電流値を測定する電流測定部と、前記リファレンスメモリセルの複数の動作温度毎にリファレンス電流値とゲート電圧値とを対応付けた情報を記録する記録部と、前記電流測定部で測定した前記リファレンス電流値と前記記録部に記録された前記情報とに基づいて、前記メモリセルに対するデータの読み出し、並びに書き込み及び消去のベリファイの際に前記メモリセル及び前記リファレンスメモリセルに印加するゲート電圧値を制御するゲート電圧制御部と、を備えている。
【００１１】
本明細書に記載の不揮発性半導体記憶装置の制御方法は、データが書き込まれる複数のメモリセルと、リファレンスメモリセルと、を備える不揮発性半導体記憶装置の制御方法であって、前記リファレンスメモリセルで発生するリファレンス電流値を取得し、取得したリファレンス電流値と、記録部に記録され、前記リファレンスメモリセルの複数の動作温度毎にリファレンス電流値とゲート電圧値とを対応づけた情報と、に基づいて、前記メモリセルに対するデータの読み出し、並びに書き込み及び消去のベリファイの際に前記メモリセル及び前記リファレンスメモリセルに印加するゲート電圧値を制御する。
【発明の効果】
【００１３】
本明細書に記載の不揮発性半導体記憶装置及びその制御方法によれば、品質の低下を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、比較例１に係る不揮発性半導体記憶装置の構成を示すブロック図である。
【図２】図２は、メモリセルアレイを説明する図である。
【図３】図３は、メモリセルで発生するセル電流とリファレンスメモリセルで発生するリファレンス電流との比較について説明する図である。
【図４】図４は、比較例１の不揮発性半導体記憶装置において、リファレンスメモリセルに対して行う試験を説明するフローチャートである。
【図５】図５は、データの書き込み及び消去のベリファイを説明するフローチャートである。
【図６】図６は、ゲート電圧とセル電流及びリファレンス電流との関係を示す図である。
【図７】図７は、実施例１に係る不揮発性半導体記憶装置の構成を示すブロック図である。
【図８】図８は、１次試験を説明するフローチャートである。
【図９】図９は、２次試験を説明するフローチャートである。
【図１０】図１０は、データの読み出し、書き込み、及び消去の前に行われる制御を示すフローチャートである。
【図１１】図１１は、実施例２に係る不揮発性半導体記憶装置の構成を示すブロック図である。
【図１２】図１２（ａ）は、リファレンスメモリセルの動作温度とゲート電圧値とを対応付けた情報を示す図であり、図１２（ｂ）は、リファレンスメモリセルの動作温度とリファレンス電流値とを対応付けた情報を示す図である。
【図１３】図１３は、データの読み出し、書き込み、及び消去の前に行われる制御を示すフローチャートである。
【図１４】図１４は、実施例３に係る不揮発性半導体記憶装置の構成を示すブロック図である。
【図１５】図１５は、データの読み出し、書き込み、及び消去の前に行われる制御を示すフローチャートである。
【発明を実施するための形態】
【００１５】
実施例１に係る不揮発性半導体記憶装置を説明する前に、比較例１に係る不揮発性半導体記憶装置について説明する。図１は、比較例１に係る不揮発性半導体記憶装置の構成を示すブロック図である。図１のように、比較例１の不揮発性半導体記憶装置４００は、メモリ部１０とロジック部４０とを有する。メモリ部１０は、例えば不揮発性半導体メモリであり、フラッシュメモリ等のＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）である。
【００１６】
メモリ部１０は、メモリセルアレイ１２、リファレンスメモリセル１４、ステートマシン１６、昇圧回路１８、デコーダ２０、Ｙセレクタ２２、センスアンプ２４、及びデータバッファ２６を有する。
【００１７】
ロジック部４０は、降圧回路４２、設定レジスタ４４、及びＣＰＵ（Central Processing Unit）４６を有する。また、不揮発性半導体記憶装置４００には、定電圧電源５０が接続されている。
【００１８】
図２は、メモリセルアレイを説明する図である。図２のように、メモリセルアレイ１２は、アレイ状に並んだ複数のメモリセル６０を有する。メモリセル６０は、ワード線ＷＬに接続された制御ゲートと、フローティングゲートと、を有するトランジスタを含む不揮発性のメモリセルである。図２の横方向（行方向）に並ぶメモリセル６０は、制御ゲートを共通のワード線ＷＬに接続し、ソースを共通のソース線ＳＬに接続している。図２の縦方向（列方向）に並ぶメモリセル６０は、ドレインを共通のビット線ＢＬに接続している。
【００１９】
図１におけるリファレンスメモリセル１４は、リファレンスワード線に接続された制御ゲートと、フローティングゲートと、を有するトランジスタを含む不揮発性のメモリセルである。リファレンスメモリセル１４は、所定の閾値電圧に設定されている。リファレンスメモリセル１４は、メモリセル６０に対するデータの読み出しにおいてリファレンス電流を発生する。また、リファレンスメモリセル１４は、メモリセル６０に対するデータの書き込み及び消去の完了を判断するベリファイにおいてリファレンス電流を発生する。リファレンスメモリセル１４は、メモリセル６０で発生するセル電流に基づいて、メモリセル６０に保持されているデータの論理を判定するために設けられている。リファレンスメモリセル１４は、メモリ部１０内に１つ設けられていて、複数のメモリセル６０の全てとの比較に用いられる。
【００２０】
図３は、メモリセルで発生するセル電流とリファレンスメモリセルで発生するリファレンス電流との比較について説明する図である。図３のように、メモリセル６０とリファレンスメモリセル１４とは共に、半導体基板７０内にソース領域７２とドレイン領域７４とを有する。ソース領域７２とドレイン領域７４との間の半導体基板７０上に、フローティングゲート７６と制御ゲート７８とが設けられている。メモリセル６０の制御ゲート７８はワード線ＷＬに接続され、リファレンスメモリセル１４の制御ゲート７８はリファレンスワード線ＲＷＬに接続されている。
【００２１】
フローティングゲートを有するメモリセルは、フローティングゲートに電子を注入して閾値電圧を変えることで、データを記憶する。メモリセルの閾値電圧は、電子がフローティングゲート中に存在すると高くなり、電子がフローティングゲート中に存在しないと低くなる。閾値電圧が高いメモリセルを流れる電流は、閾値電圧が低いメモリセルを流れる電流と比べて少ない。
【００２２】
フローティングゲートに電子を注入する書き込みにより、メモリセル６０は、閾値電圧が高く且つセル電流が少ない状態となって、論理０に設定される。フローティングゲートから電子が放出される消去により、メモリセル６０は、閾値電圧が低く且つセル電流が多い状態となって、論理１に設定される。したがって、リファレンスメモリセル１４は、論理０のメモリセルを流れるセル電流と論理１のメモリセルを流れるセル電流との間の値（例えば、両セル電流の中間値）のリファレンス電流を発生するように設定されている。
【００２３】
センスアンプ２４は、メモリセル６０で発生するセル電流とリファレンスメモリセル１４で発生するリファレンス電流とを比較し、その比較結果に基づいて、メモリセル６０に保持されているデータの論理を判定する。センスアンプ２４は、セル電流がリファレンス電流よりも多い場合に論理１と判定し、セル電流がリファレンス電流よりも少ない場合に論理０と判定する。
【００２４】
図１におけるステートマシン１６は、ＣＰＵ４６の指示の下、メモリ部１０の各部を制御する。例えば、ステートマシン１６は、ＣＰＵ４６の指示の下、メモリセル６０に対する読み出し、書き込み、消去、並びに書き込み及び消去のベリファイのための制御をする。
【００２５】
降圧回路４２は、設定レジスタ４４で設定された条件に従って、定電圧電源５０で生成された一定電圧値の電圧を降圧する。降圧回路４２は、例えばロジック部４０内に異なる駆動電圧域の素子がある場合に、低電圧域の素子に対して降圧回路４２を介して電圧が供給されるように設けられている。また、メモリ部１０には、降圧回路４２を介して電圧が供給される。
【００２６】
昇圧回路１８は、必要に応じて、降圧回路４２から供給される電圧を昇圧する。例えば、昇圧回路１８は、降圧回路４２から供給される電圧では、メモリセル６０に対するデータの書き込み等の動作上で不足する場合に昇圧する。昇圧回路１８を経由した電圧は、メモリセルアレイ１２及びリファレンスメモリセル１４に供給される。
【００２７】
デコーダ２０は、ＸデコーダとＹデコーダとを含む。Ｘデコーダは、ステートマシン１６の指示の下、ワード線ＷＬを選択する。Ｙデコーダは、ステートマシン１６の指示の下、ビット線ＢＬを選択する信号を生成し、生成した信号をＹセレクタ２２に出力する。Ｙセレクタ２２は、Ｙデコーダからの信号に基づいて、ビット線ＢＬを選択する。これにより、アクセスされるメモリセル６０が選択されて、電圧が供給される。
【００２８】
センスアンプ２４は、メモリセル６０に対するデータの読み出しにおいて、メモリセル６０で発生するセル電流とリファレンスメモリセル１４で発生するリファレンス電流とを比較する。センスアンプ２４は、比較結果に基づいて、メモリセル６０に保持されているデータの論理を判定し、判定により得られた論理をデータバッファ２６に出力する。
【００２９】
また、センスアンプ２４は、メモリセル６０に対するデータの書き込み及び消去のベリファイにおいて、メモリセル６０で発生するセル電流とリファレンスメモリセル１４で発生するリファレンス電流とを比較する。センスアンプ２４は、比較結果に基づいて、メモリセル６０に対するデータの書き込み又は消去が完了したか否かを判定し、判定結果をデータバッファ２６に出力する。
【００３０】
データバッファ２６に出力された論理及び判定結果は、ステートマシン１６に送られ、その後にＣＰＵ４６に出力される。
【００３１】
ＣＰＵ４６は、不揮発性半導体記憶装置４００全体を制御する。
【００３２】
次に、比較例１の不揮発性半導体記憶装置４００の動作を開始させる前に、リファレンスメモリセル１４に対して予め行う試験について説明する。図４は、比較例１の不揮発性半導体記憶装置において、リファレンスメモリセルに対して行う試験を説明するフローチャートである。試験は、常温（例えば２５℃）の環境下で行われる。
【００３３】
図４のように、リファレンスメモリセル１４に対して書き込みを実施する（ステップＳ１０）。これにより、リファレンスメモリセル１４のフローティングゲートに電子が注入される。次いで、リファレンスメモリセル１４の制御ゲートに第１所定値のゲート電圧を印加し、ドレインに第２所定値のドレイン電圧を印加し、ソースをグランドに接続して、発生するリファレンス電流値を測定する（ステップＳ１２）。リファレンス電流値の測定は、例えばテスターを用いて行う。次いで、測定したリファレンス電流値が規格範囲内に入っているか否かを確認する（ステップＳ１４）。なお、規格範囲とは、例えば論理０のメモリセル６０を流れるセル電流と論理１のメモリセル６０を流れるセル電流との間の値の範囲において定められた範囲であり、例えば両セル電流の中間値近傍の範囲である。
【００３４】
リファレンス電流値が規格範囲外である場合（Ｎｏの場合）、リファレンスメモリセル１４に対して書き込み又は消去を実施する（ステップＳ１６）。これにより、フローティングゲートに注入される電子の電荷量を変化させる。次いで、リファレンスメモリセル１４の制御ゲートに第１所定値のゲート電圧を印加し、ドレインに第２所定値のドレイン電圧を印加し、ソースをグランドに接続して、発生するリファレンス電流値を測定する（ステップＳ１２）。次いで、測定したリファレンス電流値が規格範囲内に入っているか否かを確認する（ステップＳ１４）。
【００３５】
リファレンス電流値が規格範囲内に入っている場合（Ｙｅｓの場合）、リファレンスメモリセル１４に対する試験を終了する。
【００３６】
次に、メモリセル６０に対するデータの書き込み及び消去のベリファイについて説明する。図５は、データの書き込み及び消去のベリファイを説明するフローチャートである。図５のように、ＣＰＵ４６は、メモリセル６０に対するデータの書き込み又は消去のベリファイをステートマシン１６に指示する（ステップＳ２０）。
【００３７】
ステートマシン１６は、アクセスするメモリセル６０のアドレスをデコーダ２０に指定する（ステップＳ２２）。デコーダ２０は、ステートマシン１６から指定されたメモリセル６０を選択する（ステップＳ２４）。選択されたメモリセル６０とリファレンスメモリセル１４との制御ゲート及びドレインには、図４の常温試験で用いられた第１所定値のゲート電圧と第２所定値のドレイン電圧が印加され、ソースはグランドに接続される。
【００３８】
センスアンプ２４は、メモリセル６０で発生するセル電流とリファレンスメモリセル１４で発生するリファレンス電流とを比較する（ステップＳ２６）。センスアンプ２４は、比較結果に基づいて、メモリセル６０に保持されているデータの論理を判定し、データの書き込み又は消去が完了したか否かを判定する（ステップＳ２８）。
【００３９】
次いで、センスアンプ２４は、データバッファ２６を介して、ステートマシン１６に判定結果を出力する。ステートマシン１６は、センスアンプ２４から未完了との判定が出力された場合（ステップＳ２８でＮｏの場合）、メモリセル６０に対して書き込み又は消去を実施する（ステップＳ３０）。
【００４０】
次いで、センスアンプ２４は、メモリセル６０で発生するセル電流とリファレンスメモリセル１４で発生するリファレンス電流とを比較する（ステップＳ２６）。そして、センスアンプ２４は、比較結果に基づいて、データの書き込み又は消去が完了したか否かを判定する（ステップＳ２８）。
【００４１】
ステートマシン１６は、センスアンプ２４から完了との判定が出力された場合（ステップＳ２８でＹｅｓの場合）、ＣＰＵ４６にデータの書き込み又は消去が完了したことを出力する（ステップＳ３２）。
【００４２】
なお、メモリセル６０に対するデータの読み出しは、ステップＳ２８を行わない点を除いて、図５に示すフローチャートと同様の制御によって行われる。即ち、ＣＰＵ４６は、メモリセル６０に対するデータの読み出しをステートマシン１６に指示する。ステートマシン１６は、アクセスするメモリセル６０のアドレスをデコーダ２０に指定し、デコーダ２０は、メモリセル６０を選択する。センスアンプ２４は、メモリセル６０で発生するセル電流とリファレンスメモリセル１４で発生するリファレンス電流とを比較する。センスアンプ２４は、比較結果に基づいて、メモリセル６０に保持されているデータの論理を判定し、データバッファ２６を介して、ステートマシン１６に出力する。ステートマシン１６は、その結果をＣＰＵ４６に出力する。
【００４３】
比較例１では、メモリセル６０及びリファレンスメモリセル１４の動作温度に関わらず、データの書き込み及び消去のベリファイにおいて、所定値（定電圧値）のゲート電圧が印加される。定電圧値のゲート電圧が印加されたメモリセル６０及びリファレンスメモリセル１４で発生するセル電流及びリファレンス電流は、メモリセル６０及びリファレンスメモリセル１４の動作温度の上昇に伴い上昇する。これは、半導体メモリセルは、動作温度の上昇に伴い、電子の活性化、トランジスタリーク、抵抗値の低下等により、ソース−ドレイン間の電流が増加するためである。例えば、半導体メモリセルの電流Ｉは、Ｉ＝Ｖ／Ｒ０ｅ−ａＴに基づいて変化する（Ｖは電圧、Ｒ０は抵抗、ａは係数、Ｔは動作温度）。また、半導体メモリセルで発生する電流は、その単位がμＡ、ｎＡという微小電流であるため、増加傾向は大きくなる。セル電流が多く流れるほど、複数のメモリセル６０の間でセル電流値のばらつきが大きくなる。
【００４４】
セル電流値のばらつきが大きくなると、データの書き込み及び消去のベリファイにおいて、ばらつきの端のセル電流がリファレンス電流との比較で規格を満足し難くなる。このため、規格を満足するまでデータの書き込み又は消去を繰り返し行うことになり、書き込み又は消去の遅延が生じてしまう。また、データの書き込み又は消去を繰り返し行うため、メモリセルに過度のストレス負荷がかかってしまう。このようなことから、品質の低下が生じてしまう。
【００４５】
ここで、ゲート電圧とセル電流及びリファレンス電流との関係について説明する。図６は、ゲート電圧とセル電流及びリファレンス電流との関係を示す図である。図６の横軸がゲート電圧であり、縦軸がセル電流及びリファレンス電流である。また、リファレンス電流を太線で示し、セル電流を細線で示している。なお、図６では、メモリセルに対する消去が完了した後の状態を図示している。図６のように、ゲート電圧をＡからＢに下げることで、セル電流が減少し、セル電流値のばらつきも小さくなる。したがって、メモリセル６０及びリファレンスメモリセル１４の動作温度が高温になった場合に、ゲート電圧を下げることで、セル電流及びリファレンス電流の上昇を抑制できる。言い換えると、メモリセル６０及びリファレンスメモリセル１４の動作温度が高温になった場合に、ゲート電圧を下げることで、セル電流値及びリファレンス電流値を常温での状態に保つことができる。これにより、セル電流値のばらつきが大きくなることを抑制できる。このようなことを踏まえて、品質の低下を抑制することが可能な実施例を以下に説明する。
【実施例１】
【００４６】
図７は、実施例１に係る不揮発性半導体記憶装置の構成を示すブロック図である。図７のように、実施例１の不揮発性半導体記憶装置１００のメモリ部１０ａは、比較例１の不揮発性半導体記憶装置４００と比べて、電流測定部２８、デコーダ３０、演算バッファ３２、及びスイッチ３４を更に有する。メモリセルアレイ１２内には、書き換え不可のデータ外記録領域に記録部３６を有する。ロジック部４０ａのＣＰＵ４６ａは、ゲート電圧制御部８０を有する。また、不揮発性半導体記憶装置１００には、定電圧電源５０に加えて、可変電圧電源５２も接続される。
【００４７】
メモリセルアレイ１２内の記録部３６には、リファレンスメモリセル１４の複数の動作温度毎にリファレンス電流値とゲート電圧値とを対応付けた情報が記録されている。例えば、リファレンス電流値とゲート電圧値とはデジタル情報にコード化されて記録されている。
【００４８】
電流測定部２８は、リファレンスメモリセル１４で発生するリファレンス電流値を測定する。電流測定部２８は、例えばセンスアンプであるが、リファレンス電流値の測定が可能であれば、その他の測定手段を用いてもよい。
【００４９】
デコーダ３０は、電流測定部２８で測定されたリファレンス電流値をデジタル情報にコード化する。なお、電流測定部２８とデコーダ３０とは、配線接続と動作時のアルゴリズムとを分けることで、センスアンプ２４とデコーダ２０に組み込むことができる。
【００５０】
演算バッファ３２は、ＣＰＵ４６ａの指示の下、電流測定部２８で測定されたリファレンス電流値と、メモリセルアレイ１２内の記録部３６に記録された情報と、を比較する。そして、演算バッファ３２は、比較に基づいて、ゲート電圧値を算出し、ＣＰＵ４６ａに出力する。また、演算バッファ３２は、ゲート電圧値の算出が完了したことをステートマシン１６に出力する。
【００５１】
スイッチ３４は、リファレンスメモリセル１４に定電圧電源５０からの電圧が供給されるか、可変電圧電源５２からの電圧が供給されるかを切り換える。後述する２次試験の際に、リファレンスメモリセル１４に可変電圧電源５２からの電圧が供給されるようにスイッチ３４を切り換えるが、それ以外の場合は、定電圧電源５０からの電圧が供給されるようになっている。
【００５２】
ゲート電圧制御部８０は、演算バッファ３２を用い、電流測定部２８で測定されたリファレンス電流値と記録部３６に記録された情報と基づいて、ゲート電圧値を算出する。そして、ゲート電圧制御部８０は、算出したゲート電圧値を設定レジスタ４４に設定し、メモリセル６０に対するデータの読み出し、並びに書き込み及び消去のベリファイにおけるゲート電圧値を、算出したゲート電圧値とする。このように、ゲート電圧制御部８０は、メモリセル６０に対するデータの読み出し、並びに書き込み及び消去のベリファイにおいてメモリセル６０及びリファレンスメモリセル１４に印加するゲート電圧値を制御する。
【００５３】
実施例１の不揮発性半導体記憶装置１００のその他の構成は、比較例１の不揮発性半導体記憶装置４００の図１と同じであるため説明を省略する。
【００５４】
次に、実施例１の不揮発性半導体記憶装置１００の動作を開始させる前に、リファレンスメモリセル１４に対して予め行う試験について説明する。試験は、常温（例えば２５℃）で行う１次試験と、高温（例えば８０℃）で行う２次試験とがある。図８は、１次試験を説明するフローチャートである。図８のように、リファレンスメモリセル１４に対して書き込みを実施する（ステップＳ４０）。これにより、リファレンスメモリセル１４のフローティングゲートに電子が注入される。次いで、リファレンスメモリセル１４の制御ゲートに第１所定値のゲート電圧を印加し、ドレインに第２所定値のドレイン電圧を印加し、ソースをグランドに接続して、発生するリファレンス電流値を測定する（ステップＳ４２）。リファレンス電流値の測定は、例えばテスターを用いて行う。次いで、測定したリファレンス電流値が規格範囲内に入っているか否かを確認する（ステップＳ４４）。なお、規格範囲とは、比較例１で述べたものと同じである。
【００５５】
リファレンス電流値が規格範囲外である場合（ステップＳ４４でＮｏの場合）、リファレンスメモリセル１４に対して書き込み又は消去を実施する（ステップＳ４６）。これにより、フローティングゲートに注入される電子の電荷量を変化させる。次いで、リファレンスメモリセル１４の制御ゲートに第１所定値のゲート電圧を印加し、ドレインに第２所定値のドレイン電圧を印加し、ソースをグランドに接続して、発生するリファレンス電流値を測定する（ステップＳ４２）。次いで、測定したリファレンス電流値が規格範囲内に入っているか否かを確認する（ステップＳ４４）。
【００５６】
リファレンス電流値が規格範囲内に入っている場合（ステップＳ４４でＹｅｓの場合）、その時のゲート電圧値とリファレンス電流値とをメモリセルアレイ１２内の記録部３６に記録する（ステップＳ４８）。例えば、ゲート電圧値とリファレンス電流値とをデジタル情報にコード化して記録する。なお、以下において、常温での１次試験で記録したゲート電圧値及びリファレンス電流値を、第１ゲート電圧値Ｖｇ１及び第１リファレンス電流値Ｉｒｅｆ１とする。
【００５７】
図９は、２次試験を説明するフローチャートである。図９のように、リファレンスメモリセル１４の制御ゲートに第１ゲート電圧値Ｖｇ１のゲート電圧を印加し、ドレインに第２所定値のドレイン電圧を印加し、ソースをグランドに接続する（ステップＳ５０）。次いで、リファレンスメモリセル１４で発生するリファレンス電流値を測定する（ステップＳ５２）。リファレンス電流値の測定は、例えばテスターを用いて行う。次いで、測定したリファレンス電流値が、第１リファレンス電流値Ｉｒｅｆ１と同等であるか否かを確認する（ステップＳ５４）。なお、同等とは、完全に同じである場合のみならず、若干異なるがほとんど同じとみなせる場合も含む。第１ゲート電圧値Ｖｇ１のゲート電圧を印加した際のリファレンス電流値は、第１リファレンス電流値Ｉｒｅｆ１に比べて大きいことが想定される。これは、上述したように、半導体メモリセルにおいては、動作温度の上昇に伴い、ソース−ドレイン間の電流が増加するためである。
【００５８】
リファレンス電流値が、第１リファレンス電流値Ｉｒｅｆ１と同等でない場合（ステップＳ５４でＮｏの場合）、リファレンスメモリセル１４の制御ゲートに第１ゲート電圧値Ｖｇ１より低い値のゲート電圧を印加する（ステップＳ５６）。このようなゲート電圧は、図７のスイッチ３４を可変電圧電源５２側に切り換えることで、リファレンスメモリセル１４に印加できる。次いで、リファレンスメモリセル１４で発生するリファレンス電流値を測定し（ステップＳ５２）、測定したリファレンス電流値が第１リファレンス電流値Ｉｒｅｆ１と同等であるか否かを判断する（ステップＳ５４）。
【００５９】
リファレンス電流値が第１リファレンス電流値Ｉｒｅｆ１と同等である場合（ステップＳ５４でＹｅｓの場合）、この時のゲート電圧値と、第１ゲート電圧値Ｖｇ１のゲート電圧を印加した際に発生したリファレンス電流値と、をメモリセルアレイ１２内の記録部３６に記録する（ステップＳ５８）。例えば、ゲート電圧値とリファレンス電流値とをデジタル情報にコード化して記録する。なお、以下において、高温での２次試験で記録したゲート電圧値及びリファレンス電流値を、第２ゲート電圧値Ｖｇ２及び第２リファレンス電流値Ｉｒｅｆ２とする。第１ゲート電圧値と第２ゲート電圧値との大小関係はＶｇ１＞Ｖｇ２となり、第１リファレンス電流値と第２リファレンス電流値との大小関係はＩｒｅｆ１＜Ｉｒｅｆ２となる。
【００６０】
表１に、記録部３６に記録された情報の例を示す。表１のように、１次試験での第１ゲート電圧値Ｖｇ１と第１リファレンス電流値Ｉｒｅｆ１とが対応付けられ、２次試験での第２ゲート電圧値Ｖｇ２と第２リファレンス電流値Ｉｒｅｆ２とが対応付けられて記録される。即ち、複数の動作温度（１次試験及び２次試験）毎にゲート電圧値とリファレンス電流値とが対応付けて記録される。複数の動作温度それぞれのリファレンス電流値は、基準温度（例えば１次試験の常温）におけるゲート電圧値のゲート電圧を印加した場合に発生するリファレンス電流値である。複数の動作温度それぞれのゲート電圧値は、基準温度におけるリファレンス電流値と同等のリファレンス電流が発生する場合のゲート電圧値である。なお、ここでは、２つの動作温度についてゲート電圧値とリファレンス電流値とを対応付けて記録しているが、３つ以上の複数の動作温度についてゲート電圧値とリファレンス電流値とを対応付けて記録してもよい。また、複数の動作温度それぞれのリファレンス電流値は、基準温度におけるゲート電圧値と同等のゲート電圧を印加した場合に発生するリファレンス電流値の場合でもよい。
【表１】
0006379733.tif 000002
【００６１】
次に、メモリセル６０に対するデータの読み出し、書き込み、及び消去の前に行われる制御について説明する。図１０は、データの読み出し、書き込み、及び消去の前に行われる制御を示すフローチャートである。図１０のように、ＣＰＵ４６ａは、リファレンスメモリセル１４の制御ゲートに第１ゲート電圧値Ｖｇ１のゲート電圧を印加し、ドレインに第２所定値のドレイン電圧を印加し、ソースをグランドに接続して、リファレンス電流を発生させる。そして、ＣＰＵ４６ａは、電流測定部２８で測定されたリファレンス電流値を取得する（ステップＳ６０）。
【００６２】
次いで、ＣＰＵ４６ａは、演算バッファ３２を用いて、取得したリファレンス電流値と記録部３６に記録された情報とを比較する（ステップＳ６２）。ＣＰＵ４６ａは、取得したリファレンス電流値と記録部３６に記録された情報におけるリファレンス電流値とを比較する。
【００６３】
次いで、ＣＰＵ４６ａは、記録部３６に記録された情報に含まれる複数のリファレンス電流値のうち、取得したリファレンス電流値に最も近いリファレンス電流値を特定する（ステップＳ６４）。
【００６４】
次いで、ＣＰＵ４６ａは、特定したリファレンス電流値に対応するゲート電圧値を算出する（ステップＳ６６）。
【００６５】
次いで、ＣＰＵ４６ａは、算出したゲート電圧値を設定レジスタ４４に設定して、データの読み出し、並びに書き込み及び消去のベリファイにおいて、算出したゲート電圧値のゲート電圧が印加されるように制御する（ステップＳ６８）。例えば、ＣＰＵ４６ａは、算出したゲート電圧値のコードデータを設定レジスタ４４に設定する。この後、比較例１の図５で説明した方法と同様の方法により、データの読み出し、並びに書き込み及び消去のベリファイを行う。
【００６６】
ここで、記録部３６に記録された情報が表１である場合を例として、図１０の制御について説明する。ＣＰＵ４６ａは、電流測定部２８で測定されたリファレンス電流値Ｉｒｅｆを取得する。ＣＰＵ４６ａは、取得したリファレンス電流値Ｉｒｅｆと、記録部３６に記録された情報における第１リファレンス電流値Ｉｒｅｆ１及び第２リファレンス電流値Ｉｒｅｆ２と、を比較する。
【００６７】
ＣＰＵ４６ａは、第１リファレンス電流値Ｉｒｅｆ１及び第２リファレンス電流値Ｉｒｅｆ２のうち、取得したリファレンス電流値Ｉｒｅｆに最も近い方のリファレンス電流値を特定する。ここでは、第１リファレンス電流値Ｉｒｅｆ１を特定したとして説明する。ＣＰＵ４６ａは、特定した第１リファレンス電流値Ｉｒｅｆ１に対応する第１ゲート電圧値Ｖｇ１を算出する。なお、ここまでの制御は、例えば以下の演算式により行うことができる。
ＩＦ  測定Ｉｒｅｆ≧（Ｉｒｅｆ１＋Ｉｒｅｆ２）／２  ＴＨＥＮ  選択Ｖｇ＝Ｖｇ２
ＥＬＳＥ  選択Ｖｇ＝Ｖｇ１
ＣＰＵ４６ａは、算出した第１ゲート電圧値Ｖｇ１を設定レジスタ４４に設定して、データの読み出し、並びに書き込み及び消去のベリファイにおいて、算出した第１ゲート電圧値Ｖｇ１のゲート電圧が印加されるように制御する。
【００６８】
実施例１によれば、記録部３６に、リファレンスメモリセル１４の複数の動作温度毎にリファレンス電流値とゲート電圧値とを対応付けた情報が記録されている。ゲート電圧制御部８０は、電流測定部２８で測定されたリファレンス電流値と記録部３６に記録された情報とに基づいて、データの読み出し、並びに書き込み及び消去のベリファイの際のゲート電圧値を制御する。これにより、メモリセル６０及びリファレンスメモリセル１４の動作温度に合わせた適切なゲート電圧値で、データの読み出し、並びに書き込み及び消去のベリファイを行うことができる。よって、複数のメモリセル６０の間のセル電流値のばらつきが抑えられ、データの読み出し精度の向上及びデータの書き込み又は消去の遅延等の抑制が図れ、品質の低下を抑えることができる。また、動作温度に合わせた適切なゲート電圧値が印加されるため、必要以上のセル電流及びリファレンス電流が流れることが抑えられ、消費電流を抑制することができる。
【００６９】
記録部３６に記録された情報のうち、複数の動作温度それぞれのリファレンス電流値は、基準温度（例えば常温）におけるゲート電圧値のゲート電圧を印加した場合に発生するリファレンス電流値であってもよい。複数の動作温度それぞれのゲート電圧値は、基準温度におけるリファレンス電流値と同等のリファレンス電流が発生する場合のゲート電圧値であってもよい。これにより、動作温度が高温になった場合に、ゲート電圧を下げてセル電流値及びリファレンス電流値があまり大きくならないようにすることができる。よって、複数のメモリセル６０の間のセル電流値のばらつきが抑えられて、品質の低下を抑制することができる。
【００７０】
ゲート電圧制御部８０は、記録部３６に記録された情報に含まれる複数のリファレンス電流値のうち電流測定部２８で測定したリファレンス電流値に最も近いリファレンス電流値に対応するゲート電圧値に制御してもよい。これにより、ゲート電圧値の制御を簡易にでき、また、記録部３６に記録される情報量を抑えることもできる。
【００７１】
記録部３６は、メモリセルアレイ１２の書換え不可のデータ外記録領域にあってもよい。これにより、記録部を別に設けなくて済むため、装置の大型化やコストの増加を抑えることができる。
【実施例２】
【００７２】
図１１は、実施例２に係る不揮発性半導体記憶装置の構成を示すブロック図である。図１１のように、実施例２の不揮発性半導体記憶装置２００のロジック部４０ｂのＣＰＵ４６ｂは、実施例１の不揮発性半導体記憶装置１００と比べて、温度算出部８２を更に有する。また、可変電圧電源５２は接続されてなく、メモリ部１０ｂにスイッチ３４は設けられていない。
【００７３】
メモリセルアレイ１２内の記録部３６ａは、リファレンスメモリセル１４の動作温度とゲート電圧値とを対応付けた情報を記録している。また、記録部３６ａは、リファレンスメモリセル１４の動作温度とリファレンス電流値とを対応付けた情報も記録している。
【００７４】
演算バッファ３２ａは、ＣＰＵ４６ｂの指示の下、電流測定部２８で測定されたリファレンス電流値と、記録部３６ａに記録された情報と、を比較する。そして、演算バッファ３２ａは、比較に基づいて、メモリセル６０及びリファレンスメモリセル１４の動作温度を判定し、ＣＰＵ４６ｂに出力する。また、演算バッファ３２ａは、ＣＰＵ４６ｂの指示の下、判定されたメモリセル６０及びリファレンスメモリセル１４の動作温度と、記録部３６ａに記録された情報と、を比較する。そして、演算バッファ３２ａは、比較に基づいて、ゲート電圧値を算出し、ＣＰＵ４６ｂに出力する。演算バッファ３２ａは、ゲート電圧値の算出及び動作温度の判定が完了したことをステートマシン１６に出力する。
【００７５】
温度算出部８２は、演算バッファ３２ａを用い、電流測定部２８で測定されたリファレンス電流値に基づいて、メモリセル６０及びリファレンスメモリセル１４の動作温度を算出する。即ち、電流測定部２８と温度算出部８２とは、メモリセル６０及びリファレンスメモリセル１４の動作温度を判定する温度判定部として機能する。
【００７６】
ゲート電圧制御部８０ａは、演算バッファ３２ａを用い、温度判定部で判定された動作温度と記録部３６ａに記録された情報とに基づいて、ゲート電圧値を算出する。そして、ゲート電圧制御部８０ａは、算出したゲート電圧値を設定レジスタ４４に設定し、メモリセル６０に対するデータの読み出し、並びに書き込み及び消去のベリファイにおけるゲート電圧値を、算出したゲート電圧値とする。このように、ゲート電圧制御部８０ａは、メモリセル６０に対するデータの読み出し、並びに書き込み及び消去のベリファイにおいてメモリセル６０及びリファレンスメモリセル１４に印加するゲート電圧値を制御する。
【００７７】
実施例２の不揮発性半導体記憶装置２００のその他の構成は、実施例１の不揮発性半導体記憶装置１００の図７と同じであるため説明を省略する。また、実施例２の不揮発性半導体記憶装置２００においても、リファレンスメモリセル１４に対してリファレンス電流値を調整する試験が予め行われるが、図４と同様であるため説明を省略する。
【００７８】
ここで、記録部３６ａに記録された情報について説明する。図１２（ａ）は、リファレンスメモリセルの動作温度とゲート電圧値とを対応付けた情報を示す図であり、図１２（ｂ）は、リファレンスメモリセルの動作温度とリファレンス電流値とを対応付けた情報を示す図である。図１２（ａ）のように、動作温度とゲート電圧値とを対応付けた情報は、例えば動作温度とゲート電圧値との関係を示す関数である。各動作温度におけるゲート電圧値は、リファレンスメモリセル１４で発生するリファレンス電流値が同等（全く同じ場合に限らず、僅かに異なるが同じとみなしてもよい場合も含む）となるような値に設定されている。例えば、各動作温度におけるゲート電圧値は、リファレンスメモリセル１４が常温において発生するリファレンス電流値と同等のリファレンス電流が発生するような値に設定されている。
【００７９】
図１２（ｂ）のように、動作温度とリファレンス電流値とを対応付けた情報は、例えば動作温度とリファレンス電流値との関係を示す関数である。各動作温度におけるリファレンス電流値は、リファレンスメモリセル１４に所定値（一定値）のゲート電圧を印加した場合に発生する値となっている。
【００８０】
図１２（ａ）及び図１２（ｂ）の情報は、リファレンスメモリセル１４に対して予め行うリファレンス電流値の調整でのゲート電圧値及びリファレンス電流値と、過去の評価実績から求められた温度傾きと、から得ることができる。また、実施例１の図９における２次試験を複数の動作温度で行うことで求めてもよい。
【００８１】
次に、メモリセル６０に対するデータの読み出し、書き込み、及び消去の前に行われる制御について説明する。図１３は、データの読み出し、書き込み、及び消去の前に行われる制御を示すフローチャートである。図１３のように、ＣＰＵ４６ｂは、リファレンスメモリセル１４に所定値（図１２（ｂ）でのゲート電圧値）のゲート電圧を印加してリファレンス電流をさせ、電流測定部２８で測定されたリファレンス電流値を取得する（ステップＳ７０）
【００８２】
次いで、ＣＰＵ４６ｂは、取得したリファレンス電流値が規格範囲内であるか否かを判定する（ステップＳ７２）。規格範囲内である場合（Ｙｅｓの場合）は、制御を終了する。規格範囲外である場合（Ｎｏの場合）は、ステップＳ７４に進む。
【００８３】
ステップＳ７４において、ＣＰＵ４６ｂは、演算バッファ３２ａを用いて、電流測定部２８で測定されたリファレンス電流と、記録部３６ａに記録された情報とを比較し、動作温度を判定する。例えば、ＣＰＵ４６ｂは、電流測定部２８で測定されたリファレンス電流値と、図１２（ｂ）の動作温度とリファレンス電流値とを対応付けた情報と、を比較し、動作温度を判定する。
【００８４】
次いで、ＣＰＵ４６ｂは、演算バッファ３２ａを用いて、判定した動作温度と、記録部３６ａに記録された情報と、を比較する（ステップＳ７６）。例えば、ＣＰＵ４６ｂは、判定した動作温度と、図１２（ａ）の動作温度とゲート電圧値とを対応付けた情報と、を比較する。
【００８５】
次いで、ＣＰＵ４６ｂは、比較に基づいて、ゲート電圧値を算出する（ステップＳ７８）。次いで、ＣＰＵ４６ｂは、算出したゲート電圧値を設定レジスタ４４に設定して、データの読み出し、並びに書き込み及び消去のベリファイにおいて、算出したゲート電圧値のゲート電圧が印加されるように制御する（ステップＳ８０）。この後、比較例１の図５で説明した方法と同様の方法により、データの読み出し、並びに書き込み及び消去のベリファイを行う。
【００８６】
実施例２によれば、記録部３６ａに、リファレンスメモリセル１４の動作温度とゲート電圧値とを対応付けた情報が記録されている。ゲート電圧制御部８０ａは、温度判定部（電流測定部２８と温度算出部８２）で判定された動作温度と記録部３６ａに記録された情報とに基づいて、データの読み出し、並びに書き込み及び消去のベリファイの際のゲート電圧値を制御する。これにより、実施例１と同様に、メモリセル６０及びリファレンスメモリセル１４の動作温度に合わせた適切なゲート電圧値で、データの読み出し、並びに書き込み及び消去のベリファイを行うことができる。よって、複数のメモリセル６０の間のセル電流値のばらつきが抑えられ、データの読み出し精度の向上及びデータの書き込み又は消去の遅延等の抑制が図れ、品質の低下を抑えることができる。
【００８７】
記録部３６ａに記録された情報は、図１２（ａ）のように、リファレンスメモリセル１４で発生するリファレンス電流値が同等になるようなリファレンスメモリセル１４の動作温度とゲート電圧値との関係を示す情報であってもよい。例えば、リファレンスメモリセル１４が常温で発生するリファレンス電流値と同等のリファレンス電流値が発生するようなリファレンスメモリセル１４の動作温度とゲート電圧値との関係を示す情報であってもよい。これにより、動作温度が高温になった場合に、ゲート電圧を下げてセル電流値及びリファレンス電流値があまり大きくならないようにすることができる。よって、複数のメモリセル６０の間のセル電流値のばらつきが抑えられて、品質の低下を抑制することができる。
【００８８】
図１２（ａ）のように、リファレンスメモリセル１４の動作温度とゲート電圧値との関係を示す情報は、動作温度とゲート電圧値との関係を示す関数であることが好ましい。これにより、動作温度に対するゲート電圧値の制御をより精度よく行うことができる。
【００８９】
温度判定部は、電流測定部２８と温度算出部８２とを含み、メモリセル６０及びリファレンスメモリセル１４の動作温度を、電流測定部２８で測定されたリファレンス電流値に基づいて判定してもよい。例えば、記録部３６ａに、図１２（ｂ）のような、リファレンスメモリセル１４の動作温度とリファレンス電流値との関係を示す情報が記録されている。そして、温度算出部８２は、電流測定部２８で測定されたリファレンス電流値と記録部３６ａに記録された該情報とに基づいて、動作温度を算出してもよい。これにより、温度センサを設けなくて済むため、装置の大型化やコストの増大を抑制できる。動作温度をより精度よく算出する点から、記録部３６ａに記録されたリファレンスメモリセル１４の動作温度とリファレンス電流値との関係を示す情報は、動作温度とリファレンス電流値との関係を示す関数であることが好ましい。
【実施例３】
【００９０】
図１４は、実施例３に係る不揮発性半導体記憶装置の構成を示すブロック図である。図１４のように、実施例３の不揮発性半導体記憶装置３００のメモリ部１０ｃは、電流測定部２８及びデコーダ３０がなく、代わりに、抵抗９０、サーミスタ９２、及び温度算出部９４を有する。また、ＣＰＵ４６ｃには温度算出部８２が設けられていない。サーミスタ９２及び温度算出部９４は、メモリセル６０及びリファレンスメモリセル１４の動作温度を判定する温度判定部として機能する。
【００９１】
メモリセルアレイ１２内の記録部３６ｂは、リファレンスメモリセル１４の動作温度とゲート電圧値とを対応付けた情報を記録している。
【００９２】
演算バッファ３２ｂは、ＣＰＵ４６ｃの指示の下、温度判定部で判定した動作温度と、記録部３６ｂに記録された情報と、を比較する。そして、演算バッファ３２ｂは、比較に基づいて、ゲート電圧値を算出し、ＣＰＵ４６ｃに出力する。また、演算バッファ３２ｃは、ゲート電圧値の算出が完了したことをステートマシン１６に出力する。
【００９３】
ゲート電圧制御部８０ｂは、演算バッファ３２ｂを用い、温度判定部で判定された動作温度と記録部３６ｂに記録された情報とに基づいて、ゲート電圧値を算出する。そして、ゲート電圧制御部８０ｂは、算出したゲート電圧値を設定レジスタ４４に設定し、メモリセル６０に対するデータの読み出し、並びに書き込み及び消去のベリファイにおけるゲート電圧値を、算出したゲート電圧値とする。
【００９４】
実施例３の不揮発性半導体記憶装置３００のその他の構成は、実施例２の不揮発性半導体記憶装置２００の図１１と同じであるため説明を省略する。また、実施例３の不揮発性半導体記憶装置３００においても、リファレンスメモリセル１４に対してリファレンス電流値を調整する試験が予め行われるが、図４と同様であるため説明を省略する。また、記録部３６ｂに記録された情報は、実施例２の図１２（ａ）と同じであるため説明を省略する。
【００９５】
次に、メモリセル６０に対するデータの読み出し、書き込み、及び消去の前に行われる制御について説明する。図１５は、データの読み出し、書き込み、及び消去の前に行われる制御を示すフローチャートである。図１５のように、ＣＰＵ４６ｃは、サーミスタ９２及び温度算出部９４を含む温度判定部によって、メモリセル６０及びリファレンスメモリセル１４の動作温度を判定する（ステップＳ９０）。
【００９６】
次いで、ＣＰＵ４６ｃは、演算バッファ３２ｂを用いて、判定した動作温度と、記録部３６ｂに記録された情報（図１２（ａ）の情報）と、を比較する（ステップＳ９２）。
【００９７】
次いで、ＣＰＵ４６ｃは、比較に基づいて、ゲート電圧値を算出する（ステップＳ９４）。次いで、ＣＰＵ４６ｃは、算出したゲート電圧値を設定レジスタ４４に設定して、データの読み出し、並びに書き込み及び消去のベリファイにおいて、算出したゲート電圧値のゲート電圧が印加されるように制御する（ステップＳ９６）。この後、比較例１の図５で説明した方法と同様の方法により、データの読み出し、並びに書き込み及び消去のベリファイが行われる。
【００９８】
実施例３のように、温度判定部は、サーミスタ９２を含み、メモリセル６０及びリファレンスメモリセル１４の動作温度を、サーミスタ９２に基づいて判定してもよい。これにより、動作温度を簡便な方法により判定することができる。
【００９９】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【０１００】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）データが書き込まれる複数のメモリセルと、リファレンスメモリセルと、前記リファレンスメモリセルで発生するリファレンス電流値を測定する電流測定部と、前記リファレンスメモリセルの複数の動作温度毎にリファレンス電流値とゲート電圧値とを対応付けた情報を記録する記録部と、前記電流測定部で測定したリファレンス電流値と前記記録部に記録された前記情報とに基づいて、前記メモリセルに対するデータの読み出し、並びに書き込み及び消去のベリファイの際に前記メモリセル及び前記リファレンスメモリセルに印加するゲート電圧値を制御するゲート電圧制御部と、を備えることを特徴とする不揮発性半導体記憶装置。
（付記２）前記記録部に記録された前記情報のうち、前記複数の動作温度それぞれの前記リファレンス電流値は、前記複数の動作温度に含まれる基準温度における前記ゲート電圧値のゲート電圧を印加した場合に発生するリファレンス電流値であり、前記複数の動作温度それぞれの前記ゲート電圧値は、前記基準温度における前記リファレンス電流値と同等のリファレンス電流が発生する場合のゲート電圧値であることを特徴とする付記１記載の不揮発性半導体記憶装置。
（付記３）前記ゲート電圧制御部は、前記記録部に記録された前記情報に含まれる複数の前記リファレンス電流値のうち前記電流測定部で測定したリファレンス電流値に最も近いリファレンス電流値に対応するゲート電圧値に制御することを特徴とする付記１または２記載の不揮発性半導体記憶装置。
（付記４）データが書き込まれる複数のメモリセルと、リファレンスメモリセルと、前記メモリセル及び前記リファレンスメモリセルの動作温度を判定する温度判定部と、前記リファレンスメモリセルの動作温度とゲート電圧値との関係を示す第１情報を記録する記録部と、前記温度判定部で判定した動作温度と前記記録部に記録された前記第１情報とに基づいて、前記メモリセルに対するデータの読み出し、並びに書き込み及び消去のベリファイの際に前記メモリセル及び前記リファレンスメモリセルに印加するゲート電圧値を制御するゲート電圧制御部と、を備えることを特徴とする不揮発性半導体記憶装置。
（付記５）前記記録部に記録された前記第１情報は、前記リファレンスメモリセルで発生するリファレンス電流値が同等になるような前記リファレンスメモリセルの動作温度とゲート電圧値との関係を示す情報であることを特徴とする付記４記載の不揮発性半導体記憶装置。
（付記６）前記記録部に記録された前記第１情報は、前記リファレンスメモリセルの動作温度とゲート電圧値との関係を示す関数であることを特徴とする付記４または５記載の不揮発性半導体記憶装置。
（付記７）前記温度判定部は、前記リファレンスメモリセルで発生するリファレンス電流値を測定する電流測定部と、前記電流測定部で測定したリファレンス電流値に基づいて前記動作温度を算出する温度算出部と、を含むことを特徴とする付記４から６のいずれか一項記載の不揮発性半導体記憶装置。
（付記８）前記記録部は、前記リファレンスメモリセルの動作温度とリファレンス電流値との関係を示す第２情報を記録し、前記温度算出部は、前記電流測定部で測定したリファレンス電流値と前記記録部に記録された前記第２情報とに基づいて、前記動作温度を算出することを特徴とする付記７記載の不揮発性半導体記憶装置。
（付記９）前記記録部に記録された前記第２情報は、ゲート電圧値が一定の場合における前記リファレンスメモリセルの動作温度とリファレンス電流値との関係を示す情報であることを特徴とする付記８記載の不揮発性半導体記憶装置。
（付記１０）前記記録部に記録された前記第２情報は、前記リファレンスメモリセルの動作温度とリファレンス電流値との関係を示す関数であることを特徴とする付記８または９記載の不揮発性半導体記憶装置。
（付記１１）前記温度判定部は、サーミスタを含むことを特徴とする付記４から６のいずれか一項記載の不揮発性半導体記憶装置。
（付記１２）前記記録部は、前記複数のメモリセルが設けられたメモリセルアレイ内の書き換え不可の領域にあることを特徴とする付記１から１１のいずれか一項記載の不揮発性半導体記憶装置。
（付記１３）データが書き込まれる複数のメモリセルと、リファレンスメモリセルと、を備える不揮発性半導体記憶装置の制御方法であって、前記リファレンスメモリセルで発生するリファレンス電流値を取得し、取得したリファレンス電流値と、記録部に記録され、前記リファレンスメモリセルの複数の動作温度毎にリファレンス電流値とゲート電圧値とを対応づけた情報と、に基づいて、前記メモリセルに対するデータの読み出し、並びに書き込み及び消去のベリファイの際に前記メモリセル及び前記リファレンスメモリセルに印加するゲート電圧値を制御する、ことを特徴とする不揮発性半導体記憶装置の制御方法。
（付記１４）データが書き込まれる複数のメモリセルと、リファレンスメモリセルと、を備える不揮発性半導体記憶装置の制御方法であって、前記メモリセル及び前記リファレンスメモリセルの動作温度を判定し、判定した動作温度と、記録部に記録された前記リファレンスメモリセルの動作温度とゲート電圧値とを対応付けた情報と、に基づいて、前記メモリセルに対するデータの読み出し、並びに書き込み及び消去のベリファイの際に前記メモリセル及び前記リファレンスメモリセルに印加するゲート電圧値を制御する、ことを特徴とする不揮発性半導体記憶装置の制御方法。
（付記１５）データが書き込まれる複数のメモリセルと、リファレンスメモリセルと、前記メモリセルに対するデータの読み出し、並びに書き込み及び消去のベリファイの際に前記メモリセル及び前記リファレンスメモリセルに印加するゲート電圧値を前記リファレンスメモリセルで発生するリファレンス電流値と記録部に記録された情報とに基づいて制御するゲート電圧制御部と、を備える不揮発性半導体記憶装置の製造方法であって、第１動作温度で動作する前記リファレンスメモリセルで発生するリファレンス電流値が所定の規格範囲内の第１リファレンス電流値である場合、前記リファレンスメモリセルに印加した第１ゲート電圧値と前記第１リファレンス電流値とを前記情報として前記記録部に記録する工程と、前記第１動作温度と異なる第２動作温度で動作する前記リファレンスメモリセルで発生するリファレンス電流値が前記第１リファレンス電流値と同等になる第２ゲート電圧値と、前記第２動作温度で動作する前記リファレンスメモリセルに前記第１ゲート電圧値を印加した場合に発生する第２リファレンス電流値と、を前記情報として前記記録部に記録する工程と、を備えることを特徴とする不揮発性半導体記憶装置の製造方法。
【符号の説明】
【０１０１】
１０〜１０ｃ  メモリ部
１２  メモリセルアレイ
１４  リファレンスメモリセル
２８  電流測定部
３２〜３２ｂ  演算バッファ
３６〜３６ｂ  記録部
４０〜４０ｃ  ロジック部
４６〜４６ｃ  ＣＰＵ
６０  メモリセル
８０〜８０ｂ  ゲート電圧制御部
８２  温度算出部
９２  サーミスタ
９４  温度算出部
【図１】
0006379733.tif 000003
【図２】
0006379733.tif 000004
【図３】
0006379733.tif 000005
【図４】
0006379733.tif 000006
【図５】
0006379733.tif 000007
【図６】
0006379733.tif 000008
【図７】
0006379733.tif 000009
【図８】
0006379733.tif 000010
【図９】
0006379733.tif 000011
【図１０】
0006379733.tif 000012
【図１１】
0006379733.tif 000013
【図１２】
0006379733.tif 000014
【図１３】
0006379733.tif 000015
【図１４】
0006379733.tif 000016
【図１５】
0006379733.tif 000017