(57)【特許請求の範囲】
【請求項１】
パワー半導体素子を駆動する駆動回路装置であって、
制御信号に基づいて、前記パワー半導体素子をスイッチングさせるためのＰＷＭ信号をパワー半導体素子のゲートへ出力する駆動回路部と、
前記パワー半導体素子のスイッチング動作に必要なゲート電源電圧を供給するための電源回路部と、
前記ゲート電源電圧が低電圧か否かを検知する低電圧検知回路部と、
前記パワー半導体素子に流れる過電流を検知する過電流検知回路部と、
前記低電圧検知回路部の異常を判定する第１判定回路部と、
前記過電流検知回路部の異常を判定する第２判定回路部と、を備え、
前記第１判定回路部は、前記電源回路部の立ち上がり期間中に前記ゲート電源電圧を検出し、前記低電圧検知回路部の健全性を判定し、
前記第２判定回路部は、前記第１判定回路部の検知結果に関する出力信号の電圧値と所定電圧とを比較して前記過電流検知回路部の健全性を判定する駆動回路装置。
【請求項２】
請求項１に記載の駆動回路装置において、
インバータ起動時に前記低電圧検知回路部から出力された低電圧ロックアウト信号を任意の時間だけ遅らせて出力する遅延回路と、
前記遅延回路から出力された信号波形を過電流相当の電圧波形に変換する変換回路と、を備え、
前記遅延回路および変換回路は、前記第２判定回路部の健全性判定に関わる前記異常検知信号を決定する駆動回路装置。
【請求項３】
請求項１に記載の駆動回路装置において、
前記電源回路と、前記低電圧検知回路と、前記過電流検知回路とを内蔵するドライバＩＣを備え、
前記ドライバＩＣはさらに、制御信号を低電圧側から高電圧側または高電圧側から低電圧側へ伝送する伝送回路も内蔵し、
インバータ起動時に前記第２判定回路部の健全性を判定する駆動回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体素子を駆動するための駆動回路装置に関する。
【背景技術】
【０００２】
パワー半導体素子を駆動するための駆動回路装置は、パワー半導体素子破壊を防ぐための保護機能も備えている。
【０００３】
駆動回路の保護機能には、ゲート電源電圧(パワー半導体素子の駆動に必要な電圧)を監視し、規定のゲート電源電圧以下でパワー半導体素子を駆動させない低電圧ロックアウト機能がある。
【０００４】
同様に、駆動回路の保護機能には、パワー半導体素子に流入する電流を検出し、規定以上の電流値であればパワー半導体を保護する過電流検知機能がある。
【０００５】
特許文献１（特開２００２−９５１５１号公報）に記載。
【０００６】
従来の駆動回路装置の構成では、駆動回路装置内のIC起動時に、低電圧ロックアウト機能が動作するため、その機能の健全性を確認できる。
【０００７】
しかし、IC起動時、過電流検知部の健全性判定を行っていない。そのため、過電流検知回路部が異常であるか否かによらずインバータは駆動することになる。
【０００８】
過電流検知部が異常状態において、アーム短絡による過電流が、IGBT等のパワー半導体素子に流入すると、過電流検知部が過電流であると判断できず、過電流保護機能が動作せずIGBTが破壊される。
【０００９】
過電流や短絡電流は、外乱がパワー半導体素子に加わった時発生する。そのため、インバータ起動毎に過電流検知回路部の健全性を確認しておけば、インバータ駆動時に過電流・短絡電流が発生してもパワー半導体を保護できる。
【００１０】
過電流検知回路部の健全性判定をインバータ起動時に行うことができないことが、信頼性向上に対して阻害要因となっていた。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００２−９５１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、駆動回路装置の信頼性を向上させることである。
【課題を解決するための手段】
【００１３】
本発明に係る駆動回路装置は、制御信号に基づいて、前記パワー半導体素子をスイッチングさせるためのPWM信号をパワー半導体素子のゲートへ出力する駆動回路部と、前記パワー半導体素子のスイッチング動作に必要なゲート電源電圧を供給するための電源回路部と、前記ゲート電源電圧が低電圧か否かを検知する低電圧検知回路部と、前記パワー半導体素子に流れる過電流を検知する過電流検知回路部と、前記低電圧検知回路部の異常を判定する第１判定回路部と、前記過電流検知回路部の異常を判定する第２判定回路部と、を備え、前記第１判定回路部は、前記電源回路部の立ち上がり期間中に前記ゲート電源電圧を検出し、前記低電圧検知回路部を判定し、前記第２判定回路部は、前記第１判定回路部の検知結果に関する出力信号の電圧値と所定電圧を比較して前記過電流検知回路部の健全性を判定する。
【発明の効果】
【００１４】
本発明により、過電流検知回路部の健全性判定を行い、駆動回路装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】三相インバータシステム構成図である。
【図２】図1中のパワー半導体素子2の周辺の詳細図である。
【図３】図2に示される低電圧検知回路12および過電流検知回路13の詳細図である。
【図４】起動時における低電圧検知機能に関する比較例のタイミングチャート波形である。
【図５】アーム短絡時における過電流検知機能に関する比較例のタイミングチャート波形である。
【図６】起動時に第2判定回路16Bを診断するための本実施形態の模式回路図である。
【図７】起動時における第2判定回路16Bの健全性判断のための過電流検知機能に関する本実施形態のタイミングチャート波形である。
【図８】起動時における図3に示す第1判定回路16Aおよび第2判定回路16Bの健全性判断のための本実施形態におけるタイミングチャート波形である。
【図９】起動時における図3に示す第1判定回路16Aおよび第2判定回路16Bの健全性判断のための本実施形態におけるタイミングチャート波形である。
【図１０】本発明における実施例１を説明する回路図である。
【図１１】起動時における図3に示す第1判定回路16Aおよび第2判定回路16Bの健全性判断のための実施例１および２のタイミングチャート波形である。
【図１２】本発明における実施例２を説明する回路図である。
【発明を実施するための形態】
【００１６】
図１は三相インバータシステム構成図である。
【００１７】
三相インバータ3は直流電圧を三相交流電圧に変換するものである。三相インバータ3は、6個のパワー半導体素子2で構成される。直流電源（バッテリ）１は、三相インバータ3によって三相交流電圧に変換される。
【００１８】
図2は図1中のパワー半導体素子2の周辺の詳細図である。
【００１９】
絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor 以下、IGBTと略)4は、三相インバータの主電流を流す。還流ダイオード5は、IGBT4と電気的に並列に接続される。
IGBTは複数のIGBT 1セルを電気的に並列に接続し、1チップ化したものを指しており、エミッタセンス6は、IGBTチップを構成する特定セルのエミッタである。
【００２０】
電流検知用の抵抗7（以下、検知抵抗7と略す）は、エミッタセンス6に電気的に直列に接続される。この電流検知用抵抗7にはIGBT4の1/n倍の電流が流入する。ここでnとは、検知抵抗7の抵抗値およびIGBT4の性能によって決定される。
【００２１】
駆動回路10は、IGBT4に対してPWM信号を出力し、電源回路11、低電圧検知回路12および過電流検知回路13を含んで構成される。また、駆動回路10は、IGBT4を駆動させるためのPWM信号を制御コントローラから受信し、IGBT4へPWM信号を出力するために必要なICも備えている。
【００２２】
低電圧検知回路12と過電流検知回路13は、IC内に含まれている機能である。
さらに、駆動回路10は、IGBT駆動に必要なゲート電源電圧を生成する電源回路11も備えている。
【００２３】
低電圧検出回路12は、検出されたゲート電源電圧8が規定された電圧よりも低いか否か判定する回路である。図3に後述されるように判定方法は、ゲート電源電圧8と基準電圧15Aとを比較して判定する。
【００２４】
過電流検出回路12は、IGBT4に流れる電流が過電流であるか否か判定する回路である。図3に後述されるように判定方法は電流検知用抵抗7の両端電圧9と過電流相当の基準電圧15Bとを比較して判定する。
【００２５】
図3は図2に示される低電圧検知回路12および過電流検知回路13の詳細図である。
【００２６】
本実施形態においては、低電圧検知回路12および過電流検知回路13は同様の機能を有する比較器によって構成される。
【００２７】
検出信号14Aは、図2に示されるゲート電源電圧8にあたる。検出信号14Bは、図2に示される検知抵抗7の両端電圧9にあたる。
【００２８】
基準電圧15Aは、ゲート電源電圧8が低電圧であるか否か判定する基準信号である。基準電圧15Bは、検知抵抗7の両端電圧9が過電流相当の電圧であるか否か判定する基準信号である。
【００２９】
比較器16Aは、低電圧検知回路12の異常を判定する第１判定回路として機能する。比較器16Bは、過電流検知回路13の異常を判定する第２判定回路として機能する。
【００３０】
比較器16Aは、ゲート電源電圧8と基準電圧15Aの大小を判定する。また、比較器16Bは、検知抵抗7の両端電圧9と基準電圧15Bの大小を判定する。
【００３１】
ここで、低電圧判定回路12において、比較器16Aから出力される出力信号17Aは、低電圧ロックアウト信号と呼称する。また、出力信号17Bは、過電流検知信号と呼称する。
【００３２】
出力信号17Aのレベルによってゲート電源電圧8が低電圧か否か判定できる。また、出力信号17Bのレベルによって検知抵抗7の両端電圧9が過電流に相当するか否か判定できる。
【００３３】
さらに、本実施形態においてはインバータ起動時における出力信号17Aおよび出力信号17Bのレベルによって第１判定回路16A、第２判定回路16Bの健全性も確認することができる。
【００３４】
図4は起動時における低電圧検知機能に関する比較例のタイミングチャート波形である。図4中の縦軸は電圧を表し、横軸は時間を表す。
【００３５】
図2に示される駆動回路10 のIC起動時、検出されるゲート電源電圧8は、低電圧検知回路12内の基準電圧15Aより低い。そのため、第１判定回路16Aは、異常を示す信号を出力する（図中の低電圧ロックアウト異常検知期間18を指す）。図3に示される低電圧ロックアウト信号17Aは、ゲート電源電圧8が低電圧検知回路内の基準電圧15Aより高くなるまで出力され続ける。
【００３６】
図5はアーム短絡時における過電流検知機能に関する比較例のタイミングチャート波形である。図5中の縦軸は電圧を表し、横軸は時間を表す。
【００３７】
アーム短絡時、図2に示されるIGBT4には、短絡電流と呼ばれる過大な電流が流れる。その時、図2に示される検知抵抗7にも短絡電流の1/n倍の電流が流れる。
【００３８】
そして、図2に示される検知抵抗7の両端電圧9は、図2に示される過電流検知回路13内の図3に示される基準電圧15Bを超えるため、第２判定回路16Bは、過電流であると判断し異常信号17Bを出力する（図中の過電流検知期間19を指す）。図3に示される過電流検知信号17Bは、検知抵抗7の両端電圧9が過電流検知抵抗内の基準電圧15Bより低くなるまで出力され続ける。
【００３９】
図6は、起動時に第２判定回路16Bを診断するための本実施形態の模式回路図である。
【００４０】
低電圧ロックアウト信号17Aは、起動時における低電圧検知回路12から出力される信号のことである。
【００４１】
遅延回路20は、低電圧ロックアウト信号17Aを任意の時間だけ遅らせて出力する。変換回路21は、遅延回路20から出力された波形を図7に後述される過電流相当の電圧波形22に変換するための回路である。
【００４２】
本実施形態では、起動時に低電圧検知回路12から出力される低電圧ロックアウト信号17Aを利用し、過電流相当の電圧信号を生成し、過電流検知回路13に入力することで健全性判定を行う。
【００４３】
これにより、起動時において、低電圧検知回路12と過電流検知回路13の健全性を、制御コントローラへ出力される異常検知信号の有無により判定できる。その際、制御コントローラからの特別な指令なしに低電圧検知回路部と過電流検知部の健全性を判定できる。
【００４４】
図6に示される実施形態では、起動時に出力される低電圧ロックアウト信号17Aを利用して第２判定回路の健全性判定を行っているが、別の実施形態として、ゲート電源電圧8の立ち上がりを検出信号14Bとして利用し、過電流検知回路13に入力することで第２判定回路の健全性判定を行うこともできる。
【００４５】
図7は起動時における第２判定回路16Bの健全性判断のための過電流検知機能に関する本実施形態のタイミングチャート波形である。図7中の縦軸は電圧、横軸は時間を表す。
【００４６】
図2に示される駆動回路10のIC起動時、図2に示されるように、検出されるゲート電源電圧8は、低電圧検知回路12内の基準電圧15Aより低い。そのため、図3に示す第１判定回路16Aは、異常を示す低電圧ロックアウト信号17Aを出力する。
【００４７】
そして、図6および図7に示されるように第１判定回路16Aから出力される異常信号17Aを利用し、図7中の過電流相当電圧22が、生成される。
【００４８】
第２判定回路16Bに過電流相当電圧22が入力されると、図7に示されるように第２判定回路16Bは、過電流であるという異常を知らせる信号（図7中の過電流検知期間19を指す。）を出力する。
【００４９】
図8は、起動時における図3に示す第１判定回路16Aおよび第２判定回路16Bの健全性判断のための本実施形態におけるタイミングチャート波形である。図8中の縦軸は電圧、横軸は時間を示す。
【００５０】
図2に示される駆動回路10のIC起動時、検出されるゲート電源電圧8は、図8に示されるように、低電圧検知回路12内の基準電圧15Aより低い。そのため、図6に示される第１判定回路16Aは、異常を示す低電圧ロックアウト信号17Aを出力する。
【００５１】
図6に示される第２判定回路16Bには、異常を示す低電圧ロックアウト信号17Aを利用して生成される過電流相当電圧22が入力されるので、過電流であるという異常を知らせる信号が過電流検知期間19の間出力される。
【００５２】
第１判定回路16Aまたは第２判定回路16Bが、低電圧ロックアウト信号17Aまたは過電流検知信号17Bを出力すると、ICから出力された二つの信号がOR回路を通り、制御コントローラ側へ異常検知信号23が出力される。
【００５３】
以上のような判定方法を採用すれば、制御コントローラからの特別な指令なしでインバータ起動毎に過電流検知部の健全性判定が行える。
【００５４】
図9は、起動時における図3に示す第１判定回路16Aおよび第２判定回路16Bの健全性判断のための本実施形態におけるタイミングチャート波形である。
【００５５】
図9中の縦軸は電圧、横軸は時間を示す。遅延回路20の設定しだいでは、図9に示すように過電流相当電圧22の立ち上がりを調整することが可能である。そのため、第１判定回路16Aおよび第２判定回路16Bの健全性確認を異常検知期間24の長さだけでなく、検知回数によっても判定可能である。
【００５６】
図10は本発明の実施例1を表す回路図である。
【００５７】
図10に示されるドライバIC25は、図2に示される低電圧検知回路12および過電流検知回路13を内蔵する。
【００５８】
実施例１の回路では、図10に示される遅延回路20および変換回路21を用い、図8に示されるタインミングチャート波形のように異常検知期間24の長さによって、インバータ起動時に第２判定回路16Bの健全性判定を行う。
【００５９】
図11は実施例１におけるタイミングチャート波形である。図11中の縦軸は電圧、横軸は時間を示す。
【００６０】
図10の回路は、低電圧ロックアウト信号17AがP-MOSゲートに入力されると、ターンオンし、図10に示される遅延回路20および変換回路21が動作する。
【００６１】
インバータ起動時、図11に示されるように低電圧ロックアウト信号17Aが出力されると、過電流相当電圧22は図11に示されるような波形になり、図11に示されるように異常検知期間24の長さから第２判定回路16Bの健全性確認を行うことができる。
【００６２】
図12は本発明の実施例２を表す回路図である。
【００６３】
ドライバIC26は、図2に示される、電源回路11、低電圧検知回路12、過電流検知回路13を内蔵し、かつ制御信号を低電圧側から高電圧側または高電圧側から低電圧側へ伝送する伝送回路も内蔵する。
【００６４】
実施例２の回路では、図12に示される遅延回路20および変換回路21を用い、図8に示されるタインミングチャート波形のように異常検知期間24の長さによって、インバータ起動時に第２判定回路16Bの健全性判定を行う。
【００６５】
実施例２におけるタイミングチャート波形も図11と同様である。
【００６６】
図12の回路では、低電圧ロックアウト信号17AがドライバIC26の低電圧側から出力されるため、低電圧ロックアウト信号17Aは図12に示される遅延回路20および変換回路21を介して、高電圧側で過電流相当電圧22として出力される。そして、図11に示されるように異常検知期間24の長さから第２判定回路16Bの健全性確認をインバータ起動毎に行うことができる。
【符号の説明】
【００６７】
１…直流電源、２…パワー半導体素子、３…三相インバータ、４…IGBT、５…ダイオード、６…エミッタセンス、７…検知抵抗、８…ゲート電源電圧、９…検知抵抗両端電圧、１０…駆動回路、１１…電源回路、１２…低電圧検知回路、１３…過電流検知回路、１４Ａ…検出信号(ゲート電源電圧)、１４Ｂ…検出信号(検知抵抗両端電圧)、１５Ｂ…基準電圧、１５Ｂ…基準電圧、１６Ａ…比較器（第１判定回路）、１６Ｂ…比較器（第２判定回路）、１７Ａ…出力信号（低電圧ロックアウト信号）、１７Ｂ…出力信号（過電流検知信号）、２０…遅延回路、２１…変換回路、２２…過電流相当電圧波形
【図１】
0006266451.tif 000002
【図２】
0006266451.tif 000003
【図３】
0006266451.tif 000004
【図４】
0006266451.tif 000005
【図５】
0006266451.tif 000006
【図６】
0006266451.tif 000007
【図７】
0006266451.tif 000008
【図８】
0006266451.tif 000009
【図９】
0006266451.tif 000010
【図１０】
0006266451.tif 000011
【図１１】
0006266451.tif 000012
【図１２】
0006266451.tif 000013