(57)【特許請求の範囲】
【請求項１】
基板の表面部に設けられ、検体液が流入可能な基板掘り込み型の第１の流路と、
前記第１の流路の一部に設けられ、前記検体液中の微粒子を通過させるための微細孔と、
前記第１の流路の少なくとも一方の端部に設けられ、前記検体液の導入又は排出のための基板掘り込み型のリザーバと、
前記第１の流路の前記微細孔の近傍に設けられた第１の電極と、
を具備し、
前記第１の電極を設ける部分に、前記第１の流路と同じ深さの掘り込み底面を有する溝が形成され、
前記第１の電極は、前記微細孔近傍の前記第１の流路の底面から前記溝の底面に延在して形成された電極部分と、前記電極部分の上面に接続され、前記基板の表面に引き出された引き出し部分とを有し、
前記第１の電極が設けられる領域で、前記溝の底面と側壁面との成す角が鈍角になっていることを特徴とする半導体マイクロ分析チップ。
【請求項２】
前記基板の表面部に一部が前記第１の流路に近接して設けられ、前記検体液又は電解液が流入可能な基板掘り込み型の第２の流路を更に有し、前記微細孔は前記第１及び第２の流路の近接部に設けられていることを特徴とする、請求項１に記載の半導体マイクロ分析チップ。
【請求項３】
前記第２の流路の一部に第２の電極を更に有し、
前記第２の電極は、前記第２の流路の底面から前記基板の表面に渡って設けられ、前記第２の電極が設けられる領域で、前記底面から前記表面に至る領域に前記第２の電極の高さ方向の曲がりを小さくするテーパ面を有することを特徴とする、請求項２に記載の半導体マイクロ分析チップ。
【請求項４】
前記第２の電極が設けられる領域で、前記第２の流路の底面と側壁面との成す角が鈍角になっていることを特徴とする、請求項３に記載の半導体マイクロ分析チップ。
【請求項５】
前記基板の表面部に一部が前記第１の流路と交差するように設けられ、前記検体液又は電解液が流入可能な絶縁膜トンネル型の第２の流路を更に有し、
前記微細孔は、前記第１及び第２の流路の交差部に設けられていることを特徴とする、請求項１に記載の半導体マイクロ分析チップ。
【請求項６】
前記第２の流路の一部に第２の電極を更に有し、
前記第２の電極は、前記第２の流路の内壁上面から前記基板の表面に渡って設けられ、前記第２の電極が設けられる領域で、前記第２の流路の内壁上面と側壁面との成す角が鈍角になっていることを特徴とする、請求項５に記載の半導体マイクロ分析チップ。
【請求項７】
前記第１の流路の内部に、該流路の底面から上面に延在する複数の柱状体を有することを特徴とする、請求項１に記載の半導体マイクロ分析チップ。
【請求項８】
基板の表面部に設けられ、検体液が流入可能な基板掘り込み型の第１の流路と、
前記基板の表面部に一部が前記第１の流路に近接又は交差して設けられ、検体液又は電解液が流入可能な第２の流路と、
前記第１の流路と前記第２の流路との近接又は交差部に設けられ、前記検体液中の微粒子を通過させるための微細孔と、
前記第１の流路の両端にそれぞれ設けられ、前記検体液の導入及び排出のための基板掘り込み型の第１のリザーバと、
前記第２の流路の両端にそれぞれ設けられ、前記検体液又は電解液の導入及び排出のための基板掘り込み型の第２のリザーバと、
前記第１の流路の前記微細孔の近傍に設けられた第１の電極と、
前記第２の流路の一部又は前記第２のリザーバの一部に設けられた第２の電極と、
を具備し、
前記第１の電極を設ける部分に、前記第１の流路と同じ深さの掘り込み底面を有する溝が形成され、
前記第１の電極は、前記微細孔近傍の前記第１の流路の底面から前記溝の底面に延在して形成された電極部分と、前記電極部分の上面に接続され、前記溝を介して前記基板の表面に引き出された引き出し部分とを有し、
前記第１の電極が設けられる領域で、前記溝の底面と側壁面との成す角が鈍角になっていることを特徴とする半導体マイクロ分析チップ。
【請求項９】
前記第２の流路は、一部が前記第１の流路に近接して設けられた基板掘り込み型の流路であり、
前記第２の電極は、前記第２の流路又は前記第２のリザーバの底面から前記基板の表面に渡って設けられ、前記第２の電極が設けられる領域で、前記第２の流路又は前記第２のリザーバの底面から前記基板の表面に至る領域に前記第２の電極の高さ方向の曲がりを小さくするテーパ面を有することを特徴とする、請求項８に記載の半導体マイクロ分析チップ。
【請求項１０】
前記第２の電極が設けられる領域で、前記第２の流路又は前記第２のリザーバの底面と側壁面との成す角が鈍角になっていることを特徴とする、請求項９に記載の半導体マイクロ分析チップ。
【請求項１１】
前記第２の流路は、一部が前記第１の流路に交差して設けられた絶縁膜トンネル型の流路であり、
前記第２の電極は、前記第２の流路の内壁上面から前記基板の表面に渡って設けられ、前記第２の電極が設けられる領域で、前記第２の流路の内壁上面と側壁面との成す角が鈍角になっていることを特徴とする、請求項８に記載の半導体マイクロ分析チップ。
【請求項１２】
前記第２の流路は、断面が下辺側よりも上辺側が短い台形状であることを特徴とする、請求項１１に記載の半導体マイクロ分析チップ。
【請求項１３】
前記第２の電極は、前記微細孔の近傍に設けられていることを特徴とする、請求項８乃至１２の何れかに記載の半導体マイクロ分析チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、検体液中の微粒子を検出するための半導体マイクロ分析チップに関する。
【背景技術】
【０００２】
近年、Ｓｉ基板に形成されたマイクロ流路に検体液を流し、検体液中の微粒子を高感度で検出する半導体マイクロ分析チップが提案されている。この分析チップでは、Ｓｉ基板を掘り込んで形成したマイクロ流路又は検体液の導入（排出）用リザーバに、電極を設ける必要がある。このとき、マイクロ流路又はリザーバ底面から基板表面に電極を引き出す際の電極の段切れが問題となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２３３３５６号公報
【特許文献２】特表２００８−５４５５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発明が解決しようとする課題は、マイクロ流路又はリザーバの底面から基板表面に電極を引き出す際の流路側壁又はリザーバ側壁部での電極の段切れを防止することができ、検査装置としての信頼性向上をはかり得る半導体マイクロ分析チップを提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体マイクロ分析チップは、基板の表面部に設けられ、検体液が流入可能な基板掘り込み型の第１の流路と、前記第１の流路の一部に設けられ、前記検体液中の微粒子を通過させるための微細孔と、前記第１の流路の少なくとも一方の端部に設けられ、前記検体液の導入又は排出のための基板掘り込み型のリザーバと、前記第１の流路の前記微細孔の近傍に設けられた第１の電極と、を具備している。そして、前記第１の電極を設ける部分に、前記第１の流路と同じ深さの掘り込み底面を有する溝が形成され、前記第１の電極は、前記微細孔近傍の前記第１の流路の底面から前記溝の底面に延在して形成された電極部分と、前記電極部分の上面に接続され、前記基板の表面に引き出された引き出し部分とを有し、前記第１の電極が設けられる領域で、前記溝の底面と側壁面との成す角が鈍角になっている。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図２】図１のＡ−Ａ’断面図。
【図３】第１の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図４】第１の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図５】第２の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図６】図５のＢ−Ｂ’及びＣ−Ｃ’断面図。
【図７】第２の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図８】第２の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図９】第３の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図１０】図９のＤ−Ｄ’断面図。
【図１１】第４の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図１２】図１１のＥ−Ｅ’断面図。
【図１３】第４の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図１４】第４の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図１５】第５の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図１６】第６の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図。
【図１７】図１６のＦ−Ｆ’断面図。
【図１８】第６の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図１９】第６の実施形態に係わる半導体マイクロ分析チップの製造工程を示す断面図。
【図２０】第７の実施形態に係わる半導体マイクロ分析チップの概略構成を示す平面図と断面図。
【発明を実施するための形態】
【０００７】
以下、実施形態の半導体マイクロ分析チップを、図面を参照して説明する。
【０００８】
（第１の実施形態）
図１及び図２は、第１の実施形態に係わる半導体マイクロ分析チップの概略構成を説明するためのもので、図１は斜視図、図２は図１の矢視Ａ−Ａ’断面図である。
【０００９】
図中の１０は半導体基板であり、この基板１０としては、Ｓｉ，Ｇｅ，ＳｉＣ，ＧａＡｓ，ＩｎＰ，ＧａＮなど各種の半導体を用いることができる。以下、半導体基板１０としてＳｉを例として説明を行っていく。
【００１０】
４１（４１ａ，４１ｂ）、４２（４２ａ，４２ｂ）は検体液の注入、排出を行うためのリザーバであり、第１のリザーバのうちの４１ａは検体液導入領域、４１ｂは検体液排出領域、第２のリザーバのうちの４２ａは電解液導入領域、４２ｂは電解液排出領域となる。これらのリザーバは、Ｓｉ基板１０の表面部を例えば選択エッチングにより、例えば１ｍｍ角の正方形のパターンに２μｍ掘り込むことで形成されている。
【００１１】
２１は検体液を通流させるための第１の流路、２２は電解液を通流させるための第２の流路である。これらの流路２１，２２は、異なるレイアウトで一部が近接するように配置され、Ｓｉ基板１０を例えば５０μｍ幅で２μｍ深さに掘り込んで形成されている。さらに、流路２１，２２は、上部がシリコン酸化膜（ＳｉＯ2 ）やシリコン窒化膜（ＳｉＮｘ）、アルミナ膜（Ａｌ2Ｏ3 ）などの絶縁薄膜（例えば厚さ２００ｎｍ）で覆われ、図２に示すように流路キャップ層１１ｂ（流路をシールする蓋）が形成されている。これにより、第１及び第２の流路２１，２２は共に、基板掘り込み型のトンネル流路となっている。
【００１２】
このとき、キャップ層１１ｂの形成は、リザーバ４１ａ，４１ｂ，４２ａ，４２ｂに接続する部分までとし、リザーバ上部と流路の接続部には検体液や電解液が通過可能となるように、少なくとも一部はキャップ層１１ｂを形成しないようにする。これにより、流路２１及び２２はリザーバ部分で開口したトンネル状流路となる。
【００１３】
３０は第１の流路２１と第２の流路２２との接触部に設けた微細孔であり、流路２１と流路２２の隔壁２５（例えば０．２μｍ厚のＳｉＯ2 ）の一部をスリット状にエッチング除去することにより形成されている。微細孔３０の大きさ（幅）は検出する粒子のサイズより僅かに大きいサイズとし、検出する微粒子サイズが１μｍφの場合、図１の微細孔３０の幅を例えば１．５μｍとする。
【００１４】
３１，３２は微粒子を検出するための電極であり、第１の電極３１は第１の流路２１の内部に一部露出するように形成され、第２の電極３２は第２の流路２２の内部に一部露出するように形成されている。これらの電極材料としては、検体液接触面がＡｇＣｌ，Ｐｔ，Ａｕなどとなるように構成すれば良い。
【００１５】
電極３１，３２は、図２に示すように、流路２１，２２の接触部で微細孔３０を挟んで第１の流路２１と第２の流路２２の底部にそれぞれ設けられ、各々の電極３１，３２は流路側壁を介して基板表面に引き出されている。流路２１，２２の接触部では、電極３１，３２を引き出す方の側壁面と流路底面との成す角が鈍角となるように、側壁にテーパ２４が形成されている。これにより、電極３１，３２を引き出す際の段切れが防止されるものとなっている。
【００１６】
なお、図２中の１１ａは基板表面に設けられたＳｉＯ2 膜を示している。さらに、図２は微細孔部分での断面であるため、微細孔３０としてのスリットを破線で示している。
【００１７】
このような構成において、微細孔３０を通るイオン電流は、基本的に微細孔３０の開口サイズで決定される。即ち、２つの流路２１，２２に電解液（電解質を溶融させてイオン電流が流れ得る溶液）を充填し、電極３１，３２に電圧印加して流れる電流（微粒子非通過時の定常電流）は、微細孔３０の開口サイズで決定される。また、検出する微粒子が微細孔３０を通過する際には、微粒子が微細孔３０の一部を塞いでイオンの通過を阻害するため、その度合いに応じた電流の減少が生じる。このイオン電流変化は、微細孔３０と微粒子の形状、大きさ、長さなどの相対関係で決定するため、イオン電流の変化量（減少量）や継時変化などを観測することで、微細孔３０を通過した微粒子の内容を割出すことが可能になる。
【００１８】
なお、微粒子が導電性又は表面準位伝導可能な場合、微粒子がイオン電荷の授受を行って微粒子自体の電気伝導で電流が増加する場合がある。この場合も、イオン電流の変化量（増加量）や継時変化などを観測することで、微細孔３０を通過した微粒子の内容を割出すことが可能になる。
【００１９】
微細孔３０の開口サイズは、検出する微粒子の通過し易さとイオン電流の変化度合い（感度）を考慮して決めれば良く、例えば検出微粒子外径の１．５倍から５倍以内とする。また、検出する微粒子を分散させる電解液として、例えばＫＣｌ水溶液などの電解液、ＴＥ（Tris Ethylene diamine tetra acetic acid）緩衝溶液やＰＢＳ（Phosphate Buffered Saline）緩衝溶液などの各種緩衝溶液を用いることができる。
【００２０】
図１及び図２に示した本実施形態の半導体マイクロ分析チップにおいて、例えば第１の流路２１を検体液導入流路としてリザーバ４１ａ又は４１ｂに検体液（電解液に検出する微粒子を分散させた懸濁液）を滴下する。このとき、前述したように流路２１がトンネル状流路であることから、検体液が流路２１の入り口に達した瞬間、毛細管現象により検体液が流路２１に吸い込まれて流路２１の内部が検体液で満たされる。流路２２は検出する微粒子の受容流路として用い、リザーバ４２ａ又は４２ｂに微粒子を含まない電解液を滴下し、同様に内部を電解液で満たしておく。この状態で、電極３１，３２間に電圧印加することにより、微細孔３０を通過する微粒子を検出可能になる。
【００２１】
２つの電極３１，３２間に印加する電圧の極性は、検出する微粒子（細菌、ウィルス、標識粒子など）の帯電状況によって異なる。例えば、負帯電した微粒子の検出を行う場合には、第１の電極３１を負極、第２の電極３２を正極として電圧印加してイオン電流観測を行い、その時の液体内電界により微粒子が移動して微細孔を通過するようにすれば良い。
【００２２】
なお、第１の流路２１と第２の流路２２の両方に検体液を満たして上記検出を行うことでも良く、これは特に、検出する微粒子の帯電状況が不明な場合や、正帯電粒子と負帯電粒子が混在する場合などに用いることができる。また、微粒子の帯電状況が明らかな場合でも、２つの流路２１，２２に検体液を満たして検出を行うことでも構わない。この場合、検体液と電解液を２種類用意する必要がなくなり、微粒子の検出作業が簡略化できる。但し、２つの流路２１，２２のリザーバ間（４１ａと４２ａ、４１ｂと４２ｂ）は電気的に分離、即ち検体液が各リザーバ間で分離している必要がある。
【００２３】
このように、本実施形態の半導体マイクロ分析チップにおいては、検体液の導入と電気的な観測だけで微粒子検出ができ、更に半導体加工技術による超小型化と大量生産が可能で微粒子検出回路や識別判定回路などの集積も可能である。このため、超小型で高感度のマイクロ分析チップを低コストに大量生産することが可能である。従って、細菌やウィルスなどの高感度検出を手軽に実施できるようになり、伝染性病原体や食中毒原因菌の簡易検出などに応用することで、流行性疾病の拡大防止や食の安全確保といった分野に貢献することが可能となる。例えば、新型インフルエンザなど緊急隔離対策が必要な疾病に対する高速一次検査キットや一般家庭での簡易食中毒検査など、莫大数量を非常に低コストに提供する必要がある用途などに適している。
【００２４】
また、流路のシール構造（蓋）形成に別基板やカバーガラスの貼り合わせを不要にすることができ、貼り合わせ工程のコストを削減できる。さらに、微粒子検出が電気的に行えることで電子回路技術による雑音分離や、リアルタイムのデジタル処理（統計処理など）による高感度化が可能であるほか、光学的検出方式に比して光学系などの空間を大きく占有する要素がないため、検出装置の劇的な小型化が可能となる。
【００２５】
次に、図３及び図４を用いて、図１及び図２で示した半導体マイクロ分析チップの製造方法を説明する。ここでは、特に電極を配置する流路接触部分について説明する。図３及び図４は、前記図２と同様に、図１のＡ−Ａ’断面に相当している。
【００２６】
まず、レジストマスクやＳｉＯ2 ハードマスクなど（図示せず）を用いてＳｉ基板１０の表面を例えば２μｍエッチングすることにより、第１及び第２の流路２１，２２と各リザーバ４１ａ，４１ｂ，４２ａ，４２ｂを形成する。また、流路２１，２２の接触部でこれらを分離する隔壁２５（例えば幅１００ｎｍ）に微細孔３０としてのスリットを形成する。この状態が、図３（ａ）である。この基板１０のエッチングは、ボッシュプロセスなどの深掘りＲＩＥ（Reactive Ion Etching）技術により行い、なるべくエッチング側面が垂直になるようにする。
【００２７】
次いで、図３（ｂ）に示すように、レジスト１５をマスクに用い、流路２１，２２の側壁を一部エッチングすることにより、側壁テーパ加工を行う。側壁をテーパ状に加工するには、例えばリソグラフィの条件を調整してレジストをテーパ形状にしたり、その後のエッチング条件を調整して、レジストを後退させながらエッチングするなどの方法がある。このとき、側壁にテーパ２４が形成されると共に、底部がオーバエッチングされる。図中の２３がオーバーエッチング領域であるが、オーバーエッチング領域２３は以後の工程や構造に影響を与えないため、以降の図ではこれを省略する。
【００２８】
次いで、図３（ｃ）に示すように、Ｓｉ基板１０の表面に熱酸化よるＳｉＯ2 膜１１ａを形成する。熱酸化処理は、例えばウェット酸化技術を用いてＳｉＯ2 の膜厚２００ｎｍとなるように形成する。このとき、流路２１，２２の隔壁２５は、１００ｎｍ幅のシリコンが両側面から全て酸化されて幅約２３０ｎｍのＳｉＯ2 フェンスとなる。
【００２９】
次いで、図４（ｄ）に示すように、流路２１，２２の底部から基板表面に引き出される第１及び第２の電極３１，３２を形成する。このとき、側壁にテーパ２４を有することから電極３１，３２は段切れを起こすことなく良好に形成される。電極３１，３２は、反転レジストパターン、２層レジストパターン（図示せず）への金属蒸着（抵抗加熱蒸着、電子ビーム加熱蒸着、スパッタなど）とリフトオフにより形成するか、全面金属蒸着後にレジストパターンを形成してエッチングにより形成する。電極材料としては、Ｔｉ／Ｐｔ，Ｔｉ／Ｐｔ／Ａｕ，Ｔｉ／Ｐｔ／ＡｇＣｌ，Ｔｉ／Ａｇ／ＡｇＣｌなどを用いれば良く、液接触する表面がＡｇＣｌ，Ｐｔ，Ａｕなどとなることが望ましい。
【００３０】
次いで、図４（ｅ）に示すように、流路キャップを形成するための犠牲層１２を流路部分に埋め込み形成する。犠牲層１２としてはポリイミド樹脂などの有機材料を用い、例えばポリイミド樹脂の前駆体をスピンコートして加熱硬化させ、ＣＭＰ（Chemical Mechanical Polishing）やポリイミド樹脂の全面エッチングなどによりＳｉＯ2 膜１１ａ及び電極３１，３２の表面を露出させる。犠牲層１２の材料は、最後に選択除去が可能で、ＳｉＯ2 ，ＳｉＮｘ，Ａｌ2Ｏ3 などの絶縁膜の積層形成が可能な材料であれば良く、有機材料に限らず他の材料であっても構わない。
【００３１】
次いで、図４（ｆ）に示すように、キャップ層１１ｂとなる絶縁膜（ＳｉＯ2 ，ＳｉＮｘ，Ａｌ2Ｏ3 など）をＣＶＤ又はスパッタなどにより形成する。そして、リザーバ及び電極パッド（外部接続端子）部分に開口を有するレジストパターン（図示せず）を形成し、キャップ層１１ｂを選択エッチングする。これにより、リザーバー４１ａ，４１ｂ，４２ａ，４２ｂの部分を開口すると共にキャップ層１１ｂに開口１４を形成する。
【００３２】
これ以降は、酸素プラズマアッシングなどにより犠牲層１２の選択除去を行うことにより、前記図２に示す構造が得られる。流路２１，２２の犠牲層１２は、酸素プラズマにより流路２１，２２の端部開口からアッシング（灰化）除去される。この犠牲層除去後は、上下左右を絶縁膜に囲まれた流路２１，２２が形成される。
【００３３】
このように、本実施形態の半導体マイクロ分析チップは、Ｓｉ基板１０を用いた一般的な半導体デバイス製造工程で製造可能であり、微粒子検出を高感度で行えるのは勿論のこと、半導体技術の微細加工と量産技術を適用可能である。このため、非常に小型且つ低コストに製造可能となる。これに加え本実施形態では、第１及び第２の電極３１，３２を引き出す部分の側壁がテーパ２４を有しているため、電極３１，３２の引き出し部分での段切れを防止することができる。即ち、検査装置としての信頼性向上をはかることができる。
【００３４】
（第２の実施形態）
図５及び図６は、第２の実施形態に係わる半導体マイクロ分析チップの概略構成を説明するためのもので、図５は斜視図、図６（ａ）は図５のＢ−Ｂ’断面図、図６（ｂ）は図５のＣ−Ｃ’断面図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３５】
本実施形態が先に説明した第１の実施形態と異なる点は、微細孔３０の近傍に流路２１，２２に連通する溝を設け、この溝を介して電極の引き出しを行うことにある。
【００３６】
図６（ｂ）に示すように、第１及び第２の流路２１，２２の底部及び流路２１，２２に連通する溝３５の底部から基板表面に渡って、第１の電極３１（３１ａ，３１ｂ）及び第２の電極３２（３２ａ，３２ｂ）がそれぞれ形成されている。即ち、流路２１，２２に連通する溝３５の底部に電極部分３１ａ，３２ａがそれぞれ形成されている。キャップ層１１ｂにより流路２１，２２と溝３５とは分離されている。溝３５の流路２１，２２と反対側の側面には犠牲層１２が残っており、これにより溝３５の側壁にテーパ２４が形成されている。電極部分３１ａ，３２ａに接続されて、キャップ層１１ｂの上面に引き出し部分３１ｂ，３２ｂが形成されている。
【００３７】
次に、図７及び図８を用いて、図５及び図６で示した半導体マイクロ分析チップの製造方法を説明する。ここでは、特に電極を配置する流路接触部分について説明する。図７及び図８は、前記図６（ｂ）と同様に、図５のＣ−Ｃ’断面に相当している。
【００３８】
まず、第１の実施形態と同様に、Ｓｉ基板１０の表面をエッチングすることにより、第１及び第２の流路２１，２２と各リザーバ４１ａ，４１ｂ，４２ａ，４２ｂを形成する。また、流路２１，２２の接触部でこれらを分離する隔壁２５（例えば幅１００ｎｍ）に微細孔３０としてのスリットを形成する。さらに、電極３１，３２を形成する部分では、流路２１，２２に接続され、流路２１，２２と直交する方向に延びる溝３５（３５ａ，３５ｂ）を形成する
次いで、図７（ｂ）に示すように、Ｓｉ基板１０の表面に熱酸化によるＳｉＯ2 膜１１ａを形成する。これにより、流路の隔壁２５は、第１の実施形態と同様にＳｉＯ2 フェンスとなる。
【００３９】
次いで、図７（ｃ）に示すように、流路２１，２２の底部から溝３５ａ，３５ｂの底部にわたって電極部分３１ａ，３２ａを形成する。即ち、第１の流路２１側に電極部分３１ａを形成し、第２の流路２２側に電極部分３２ａを形成する。電極部分３１ａ，３２ａの形成方法及び材料は、第１の実施形態における電極形成と同様である。
【００４０】
次いで、図７（ｄ）に示すように、流路キャップを形成するための犠牲層１２を流路部分に埋め込み形成する。犠牲層１２の形成方法及び材料は、第１の実施形態と同様である。
【００４１】
次いで、図８（ｅ）に示すように、溝３５ａ，３５ｂ内の犠牲層１２をパターニングする。即ち、犠牲層１２が流路２１，２２の部分と溝３５ａ，３５ｂの外側の側壁に残るようにする。このとき、溝３５ａ，３５ｂの外側の側壁側の犠牲層１２にテーパ２４を形成する。
【００４２】
次いで、図８（ｆ）に示すように、第１の実施形態と同様に、流路キャップ層１１ｂとなる絶縁膜を形成し、リザーバ及び電極パッド（外部接続端子）部分に開口を設けるためにキャップ層１１ｂを選択エッチングする。
【００４３】
次いで、図８（ｇ）に示すように、引き出し部分３１ｂ，３２ｂを形成する。即ち、第１の流路２１側に電極部分３１ａの上面に接続され、キャップ層１１ｂ上に引き出された引き出し部分３１ｂを形成する。さらに、第２の流路２２側に電極部分３２ａの上面に接続され、キャップ層１１ｂ上に引き出された引き出し部分３２ｂを形成する。引き出し部分３１ｂ，３２ｂの形成方法及び材料は、電極部分３１ａ，３２ａと同様でよい。
【００４４】
これ以降は、酸素プラズマアッシングなどにより犠牲層１２の選択除去を行うことにより、前記図６（ｂ）に示す構造が得られる。
【００４５】
このように、本実施形態においても、第１及び第２の電極３１，３２を引き出す部分の側壁がテーパ２４を有しているため、電極３１，３２の引き出し部分での段切れを防止することができる。従って、先の第１の実施形態と同様の効果が得られる。
【００４６】
（第３の実施形態）
図９及び図１０は、第３の実施形態に係わる半導体マイクロ分析チップの概略構成を説明するためのもので、図９は斜視図、図１０は図９のＤ−Ｄ’断面図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４７】
この実施形態は、第１の流路２１と第２の流路２２とを交差配置した例である。第１の流路２１は、Ｓｉ基板を掘り込んで形成した掘り込み型のトンネル流路となり、第２の流路２２は、絶縁膜（キャップ層）１１ｃからなり基板表面に対して凸型に形成した絶縁膜トンネル型の流路となっている。また、２つの流路２１，２２の交差する交差部において、キャップ層１１ｂに微細孔３０を形成しており、その開口形状は任意に形成可能である。
【００４８】
なお、ここでは２つの流路２１，２２が交差するように配置しているが、２つの流路が積層接触する部分の後、元の流路側に戻すように配置しても良い。また、２つの流路２１，２２を共にトンネル流路とし、交差させるのではなく、一部近接させるようにしても良い。
【００４９】
流路２１，２２の微細孔３０の近傍に、第１及び第２の電極３１，３２が形成されている。第１の電極３１は、第１の流路２１の底部に一部露出するように形成され、流路側壁を介して基板表面に引き出されている。第１の流路２１では、電極３１を引き出す方の側壁面と流路底部とのなす角が鈍角となるように、側壁にテーパ２４が形成されている。また、第２の電極３２は第２の流路２２の内壁上面に一部露出するように形成され、流路側壁を介して基板表面に引き出されている。第２の流路２２では、電極３２を引き出す方の側壁と流路上面とのなす角が鈍角となるように、側壁にテーパ２４ｂが形成されている。このように、電極３１，３２を引き出す方の側壁面と流路底面又は流路上面との成す角が鈍角となるように、側壁にテーパ２４，２４Ｂを形成している。これにより、電極３１，３２を引き出す際の段切れが防止されるものとなっている。
【００５０】
従って、この構成においても第１の実施形態と同様の効果が得られる。
【００５１】
（第４の実施形態）
図１１及び図１２は、第４の実施形態に係わる半導体マイクロ分析チップの概略構成を説明するためのもので、図１１は斜視図、図１２は図１１のＥ−Ｅ’断面図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５２】
本実施形態が先に説明した第３の実施形態と異なる点は、微細孔３０の近傍に第１の流路２１に連通する溝３５を設け、この溝３５を介して第１の電極３１の引き出しを行うことにある。第２の流路２２側の第２の電極３２は、第３の実施形態と同様である。
【００５３】
図１２に示すように、第１の流路２１の底部及び流路２１に連通する溝３５の底部から基板表面に渡って、第１の電極３１（３１ａ，３１ｂ）が形成されている。即ち、流路２１に連通する溝３５の底部に電極部分３１ａが形成され、この電極部分３１ａの上面に接続されて、キャップ層１１ｂの上面に引き出された引き出し部分３１ｂが形成されている。ここで、溝３５の流路２１と反対側の側面には犠牲層１２が残っており、これにより溝３５の側壁にテーパ２４が形成されている。
【００５４】
次に、図１３及び図１４を用いて、図１１及び図１２で示した半導体マイクロ分析チップの製造方法を説明する。ここでは、特に電極を配置する流路接触部分について説明する。図１３及び図１４は、前記図１２と同様に、図１１のＥ−Ｅ’断面に相当している。
【００５５】
まず、Ｓｉ基板１０の表面をエッチングすることにより、第１の流路２１と各リザーバ４１ａ，４１ｂ，４２ａ，４２ｂを形成する。さらに、第１の電極３１を形成する部分で流路２１に接続され、流路２１と直交する方向に延びる溝３５を形成する。この状態が図１３（ａ）である。
【００５６】
次いで、図１３（ｂ）に示すように、Ｓｉ基板１０の表面に、熱酸化によるＳｉＯ2 膜１１ａを形成する。
【００５７】
次いで、図１３（ｃ）に示すように、第１の流路２１の底部に第１の電極３１の電極部分３１ａを形成する。
【００５８】
次いで、図１３（ｄ）に示すように、流路キャップを形成するための犠牲層１２を流路部分に埋め込み形成する。
【００５９】
次いで、図１３（ｅ）に示すように、溝３５内の犠牲層１２をパターニングする。即ち、犠牲層１２が流路２１の部分と溝３５の外側の側壁に残るようにする。このとき、溝３５の外側の側壁側の犠牲層１２にテーパ２４を形成する。
【００６０】
次いで、図１４（ｆ）に示すように、流路キャップ層１１ｂとなる絶縁膜をＣＶＤ又はスパッタなどにより形成する。続いて、リザーバ及び電極パッド（外部接続端子）部分に開口１４を設けるためにキャップ層１１ｂを選択エッチングする。さらに、第２の流路２２と交差する部分にＲＩＥなどにより微細孔３０を形成する。
【００６１】
次いで、図１４（ｇ）に示すように、第１の流路パターンと交差するように、キャップ層１１ｂ上にポリイミド樹脂などからなる犠牲層１７を形成する。このとき、犠牲層１７による第２の流路パターンは、下辺側よりも上辺側の方が短い台形に形成する。
【００６２】
次いで、図１４（ｈ）に示すように、第１の電極３１の引き出し部分３１ｂ及び第２の電極３２を形成する。このとき、犠牲層１２のパターニングにより溝３５の側壁が順テーパ形状となっているため、段切れなく第１の電極３１の引き出し部分３１ｂを形成することができる。また、第２の流路パターンが台形に形成されているため、段切れなく第２の電極を３２を形成することができる。
【００６３】
次いで、図１４（ｉ）に示すように、プラズマＣＶＤなどによりＳｉＯ2 キャップ層１１ｃを形成し、流路端部に設けた検体導入・排出領域のＳｉＯ2 を除去して開口する。その後、この開口を介してＯ2 アッシングなどにより犠牲層１２，１７を除去することで積層交差したトンネル状の流路を形成することができる。
【００６４】
このように、本実施形態においても、第１及び第２の電極３１，３２を引き出す部分の側壁がテーパ２４を有しているため、電極３１，３２の引き出し部分での段切れを防止することができる。従って、先の第１の実施形態と同様の効果が得られる。
【００６５】
（第５の実施形態）
図１５は、第５の実施形態に係わる半導体マイクロ分析チップの概略構成を示す斜視図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００６６】
本実施形態が先に説明した第１の実施形態と異なる点は、微細孔３０の近傍ではなく、リザーバに電極を設けたことである。
【００６７】
即ち、注入側のリザーバ４１ａの底部から基板表面に渡って第１の電極３１が形成され、注入側のリザーバ４２ａの底部から基板表面に渡って第２の電極３２が形成されている。ここで、注入側の各リザーバ４１ａ，４２ａには、流路と反対側の壁面にテーパ２４が形成されている。即ち、電極３１，３２を引き出す方の側壁面とリザーバ底面との成す角が鈍角となるように、側壁にテーパ２４が形成されている。これにより、電極３１，３２を引き出す際の段切れが防止されるものとなっている。
【００６８】
従って、この構成においても第１の実施形態と同様の効果が得られる。また、リザーバ４１ａ，４２ａに電極３１，３２を形成することから、電極面積を大きくできる利点もある。
【００６９】
（第６の実施形態）
図１６及び図１７は、第６の実施形態に係わる半導体マイクロ分析チップの概略構成を説明するためのもので、図１６は斜視図、図１７は図１６のＦ−Ｆ’断面図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００７０】
この実施形態が先に説明した第５の実施形態と異なる点は、第１の流路２１と第２の流路２２とを交差配置したことである。第１の流路２１は、Ｓｉ基板を掘り込んで形成した掘り込み型のトンネル流路となり、第２の流路２２は、絶縁膜（キャップ層）１１ｃからなり基板表面に対して凸型に形成した絶縁膜トンネル型の流路となっている。また、２つの流路２１，２２の交差する交差部において、キャップ層１１ｂに微細孔３０を形成しており、その開口形状は任意に形成可能である。
【００７１】
なお、ここでは２つの流路２１，２２が交差するように配置しているが、２つの流路が積層接触する部分の後、元の流路側に戻すように配置しても良い。また、２つの流路２１，２２を共にトンネル流路とし、交差させるのではなく、一部近接させるようにしても良い。
【００７２】
第１及び第２の電極３１，３２は、第５の実施形態と同様に、注入側のリザーバ４１ａ，４２ａの底部から基板表面に渡って形成されている。そして、注入側の各リザーバ４１ａ，４２ａには、流路と反対側の壁面にテーパ２４が形成されている。これにより、電極３１，３２を引き出す際の段切れが防止されるものとなっている。
【００７３】
次に、図１８及び図１９を用いて、図１６及び図１７で示した半導体マイクロ分析チップの製造方法を説明する。ここでは、特に電極を配置する流路接触部分について説明する。図１８及び図１９は、前記図１７と同様に、図１６のＥ−Ｅ’断面に相当している。
【００７４】
まず、Ｓｉ基板１０の表面をエッチングすることにより、第１の流路２１と各リザーバ４１ａ，４１ｂ，４２ａ，４２ｂを形成する。この状態が図１８（ａ）である。
【００７５】
次いで、図１８（ｂ）に示すように、Ｓｉ基板１０の表面に熱酸化ＳｉＯ2 膜１１ａを形成する。
【００７６】
次いで、図１８（ｃ）に示すように、流路キャップを形成するための犠牲層１２を流路及びリザーバの部分に埋め込み形成する。
【００７７】
次いで、図１８（ｄ）に示すように、リザーバ４１ａ，４２ａ内の犠牲層１２をパターニングする。即ち、犠牲層１２が流路２１の部分とリザーバ４１ａ，４２ａの外側の側壁に残るようにする。このとき、リザーバ４１ａ，４２ａの外側の側壁側の犠牲層１２にテーパ２４を形成する。
【００７８】
次いで、図１８（ｅ）に示すように、流路キャップ層１１ｂとなる絶縁膜をＣＶＤ又はスパッタなどにより形成する。続いて、第２の流路２２と交差する部分にＲＩＥなどにより微細孔３０を形成する。
【００７９】
次いで、図１９（ｆ）に示すように、リザーバ４１ａ，４２ａの底部から基板表面に渡って電極３１，３２を形成する。
【００８０】
次いで、図１９（ｇ）に示すように、第１の流路パターンと交差するように第１のＳｉＯ2 キャップ膜上に犠牲層１７を形成する。このとき、犠牲層１７による第２の流路パターンは、下辺側よりも上辺側の方が短い台形に形成する。
【００８１】
次いで、図１９（ｈ）に示すように、プラズマＣＶＤなどによりＳｉＯ2 キャップ層１１ｃを形成する。
【００８２】
次いで、図１９（ｉ）に示すように、リザーバ部分に設けた検体導入・排出領域のＳｉＯ2 キャップ層１１ｃを除去して開口する。その後、この開口を介してＯ2 アッシングなどにより犠牲層１２，１７を除去することで積層交差したトンネル状の流路を形成することができる。
【００８３】
このように、本実施形態においても、第１及び第２の電極３１，３２を引き出す部分の側壁がテーパ２４を有しているため、電極３１，３２の引き出し部分での段切れを防止することができる。従って、先の第１の実施形態と同様の効果が得られる。また、第５の実施形態と同様に、電極面積を大きくできる利点もある。
【００８４】
（第７の実施形態）
図２０は、第７の実施形態に係わる半導体マイクロ分析チップの概略構成を説明するためのものであり、（ａ）は同実施形態のマイクロ分析チップの平面図、（ｂ）は（ａ）のＧ−Ｇ’断面図である。
【００８５】
本実施形態では、Ｓｉ基板１０の上に絶縁膜（キャップ層）１１ｂ、絶縁膜（スペーサ層）１１ｄ、絶縁膜（キャップ層）１１ｃを積層成膜している。また、絶縁膜１１ｂ〜１１ｄは、ＳｉＯ2 、Ｓｉ3Ｎ4 、Ａｌ2Ｏ3 などの誘電膜やポリイミドなどのポリマー材料を用いることができる。なお、図には示さないが、先の実施形態と同様に、Ｓｉ基板１０の表面にＳｉＯ2 膜１１ａを形成しても良い。
【００８６】
Ｓｉ基板１０の表面には第１の流路２１を例えば２μｍ掘り込んで形成しており、検体液の導入側のリザーバ４１ａに接続している。第１の流路２１のリザーバ４１ａ側には、流路底面から流路上面に伸延する柱状体（ピラー）アレイ５０を形成している。
【００８７】
キャップ層１１ｂは、第１の流路２１に蓋をするように形成しており、その一部に微細孔３０を形成している。スペーサ層１１ｄは、導入側リザーバ４１ａ、排出側リザーバ４１ｂと、第２の流路２２を形成している。キャップ層１１ｃは、第２の流路２２に蓋をするように形成し、その一部に導入側リザーバ４１ａ、排出側リザーバ４２ｂを形成している。
【００８８】
微細孔３０は、第１の流路２１の上面から第２の流路２２の底面に連通しており、第１の流路２１と第２の流路２２は微細孔３０を介して空間的に接続されている。
【００８９】
リザーバ４１ａには底部から基板表面に渡って第１の電極３１が形成され、リザーバ４２ｂには底部から基板表面に渡って第２の電極３２が形成されている。ここで、リザーバ４１ａ，４２ｂには、流路と反対側の壁面にテーパ２４が形成されている。即ち、電極３１，３２を引き出す方の側壁面とリザーバ底面との成す角が鈍角となるように、側壁にテーパ２４が形成されている。これにより、電極３１，３２を引き出す際の段切れが防止されるものとなっている。
【００９０】
上記のように構成した半導体マイクロ分析チップにおいて、リザーバ４１ａに検体液（検出する微粒子を含む液体）を注入すると、毛細管現象により第１の流路２１に検体液が流入して微細孔３０に達する。その後、第２の流路２２に検体微粒子を含まない通電可能な電解液を満たす。検体液中の微粒子は、毛細管現象による第１の流路２１の検体液の流入に乗って流路内を移動するが、電極３１，３２間に電圧印加して検体微粒子を強制的に電気泳動させても構わない。
【００９１】
次に、電極３１，３２間に電圧を印加し、その間に流れるイオン電流を観測する。このイオン電流の変化を観測することによって、第１の実施形態と同様に、微細孔３０を通過した微粒子の内容を割り出すことが可能となる。
【００９２】
このように本実施形態によれば、第１及び第２の電極３１，３２を引き出す部分の側壁がテーパ２４を有しているため、電極３１，３２の引き出し部分での段切れを防止することができる。従って、先の第１の実施形態と同様の効果が得られる。
【００９３】
また、流路２１中に流路底面から流路上面に伸延する柱状体を適切な間隔となるように配置して、ピラーアレイ５０を形成することで、サイズの大きな不要粒子をトラップし、サイズの小さな微粒子のみを下流に通過させることが可能となる。例えば、約１００ｎｍ前後の大きさのウィルスを検出しようとする場合、ナノピラーのピラー間隔を２５０ｎｍとしておけば、少なくとも０．５μｍ以上の巨大粒子が微細孔４０に達して孔を塞いでしまうようなことを防止できる。また、ナノピラーのピラー間隔とアレイ長を適切に調整することにより微細孔３０に達する微粒子の最大サイズを揃えることが可能となり、検出するイオン電流変化のピーク電流値のある値以上をノイズ分布の一部として割り出せることから、検出精度を向上できるようになる。
【００９４】
なお、ピラーアレイ５０は、排出開口側からのダスト逆流などを防ぐため第２の流路２２中にも形成することも可能であり、また、ナノピラー５０の代わりにスリット状流路アレイ（ナノウォール）等を用いることも可能である。さらに、上記したピラーアレイは、第１〜第６の実施形態の構成に適用することも可能である。
【００９５】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００９６】
実施形態では、主にＳｉ基板を用いた例を示しているが、基板は必ずしもＳｉに限らず、通常の半導体製造プロセスで加工可能であれば、他の半導体基板材料を用いることも可能である。また、絶縁膜として主に誘電体（ＳｉＯ2 ，ＳｉＮｘ，Ａｌ2Ｏ3）を表記しているが、その種類、組成等は任意であり、この他に例えば有機絶縁膜を用いることも可能であるなど、上記実施形態に限定されるものではない。
【００９７】
また、第３，４の実施形態のように、一方が基板掘り込み型で他方が絶縁膜トンネル型の流路の場合、一般に基板掘り込み型の流路の方が側壁段差の影響が大きい。このため、基板掘り込み型の流路の方のみに電極団切れ防止のためのテーパを設けるようにしても良い。
【００９８】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【００９９】
（付記）
基板の表面部を選択的にエッチングすることにより、検体液が流入可能な基板掘り込み型の第１の流路と、前記検体液の導入又は排出のための基板掘り込み型のリザーバと、を形成する工程と、
前記第１の流路の一部に、前記検体液中の微粒子を通過させるための微細孔を形成する工程と、
前記第１の流路の一部又は前記リザーバの一部に、底面と側壁面との成す角を鈍角にするための側壁テーパ面を形成する工程と、
前記第１の流路の一部又は前記リザーバの一部に、前記底面から前記基板の表面に渡り前記側壁テーパ面を通る第１の電極を形成する工程と、
を含むことを特徴とする半導体マイクロ分析チップの製造方法。
【符号の説明】
【０１００】
１０…半導体基板
１１ａ…ＳｉＯ2 膜
１１ｂ，１１ｃ…キャップ層
１１ｄ…スペーサ層
１２，１７…犠牲層
２１…第１の流路
２２…第２の流路
２４…テーパ
２５…隔壁
３０…微細孔
３５…溝
３１…第１の電極
３２…第２の電極
３１ａ，３２ａ…電極部分
３１ｂ，３２ｂ…引き出し部分
４１ａ，４１ｂ，４２ａ，４２ｂ…リザーバ
５０…ピラーアレイ
【図１】
0006258144.tif 000002
【図２】
0006258144.tif 000003
【図３】
0006258144.tif 000004
【図４】
0006258144.tif 000005
【図５】
0006258144.tif 000006
【図６】
0006258144.tif 000007
【図７】
0006258144.tif 000008
【図８】
0006258144.tif 000009
【図９】
0006258144.tif 000010
【図１０】
0006258144.tif 000011
【図１１】
0006258144.tif 000012
【図１２】
0006258144.tif 000013
【図１３】
0006258144.tif 000014
【図１４】
0006258144.tif 000015
【図１５】
0006258144.tif 000016
【図１６】
0006258144.tif 000017
【図１７】
0006258144.tif 000018
【図１８】
0006258144.tif 000019
【図１９】
0006258144.tif 000020
【図２０】
0006258144.tif 000021