(57)【特許請求の範囲】
【請求項１】
回転体の回転によって透過方向が周期的に変動する磁束を検出して、前記磁束の周期に応じて三角波のように変化するセンサ信号を出力する磁気センサ（１０）と、
前記センサ信号を処理する処理部（３０）と、
前記処理部にて処理されたデータを記憶する記憶部（５０）と、
前記処理部に第１電圧を印加する第１電源部（７１）と、
前記記憶部に第２電圧を印加する第２電源部（７２）と、を有し、
前記記憶部は印加電圧の消失によって保持した前記データが消失する揮発性メモリから成り、
前記第１電源部と前記第２電源部それぞれには共通して共通電源（７３）が接続され、前記共通電源から共通電圧が出力されており、
前記第１電源部は、前記共通電圧に基づいて前記第１電圧を生成する第１生成回路（８１）を有し、
前記第２電源部は、前記共通電圧に基づいて前記第２電圧を生成する第２生成回路（８２）、および、前記共通電源にノイズが印加され、前記第２生成回路の動作が不定となった際に、前記記憶部に前記第２電圧を印加する電圧保持部（８３）を有し、
前記処理部は、前記センサ信号を増幅する増幅部（３１）と、前記増幅部の出力信号をアナログ信号からデジタル信号に変換する変換部（３３）と、前記変換部から出力される前記増幅部の出力信号に基づいて、前記センサ信号のピーク値とボトム値に基づいて前記センサ信号の振幅と中心値を算出する算出部（３２）と、を有し、
前記増幅部はアンプ（３６）と、前記アンプのゲインを調整するためのゲイン調整部（３７）と、前記アンプのオフセット電圧を調整するためのオフセット調整部（３８）と、を有し、
前記算出部は前記振幅と前記中心値とから前記増幅部から出力される前記センサ信号の前記振幅と前記中心値とが所定の値と成るように前記ゲイン調整部と前記オフセット調整部を調整するための調整値を算出し、算出した前記調整値に基づいて前記アンプのゲインとオフセット電圧とを定められており、
前記調整値は前記記憶部に記憶される前記データに含まれ、
前記処理部は巡回冗長検査を行うためのチェック部（３５）を有し、
前記チェック部は前記ピーク値、前記ボトム値、および、前記調整値に基づいて前記巡回冗長検査を行うためのＣＲＣ値を算出し、前記データとして、前記ピーク値、前記ボトム値、前記調整値、および、前記ＣＲＣ値の全てが揃った時点で、前記記憶部に前記ピーク値、前記ボトム値、前記調整値、および、前記ＣＲＣ値を同時に記憶させることを特徴とするセンサ装置。
【請求項２】
前記電圧保持部はコンデンサであり、
前記電圧保持部の一端が前記第２生成回路の出力端子に接続されていることを特徴とする請求項１に記載のセンサ装置。
【請求項３】
前記第２生成回路と前記共通電源との間に、前記電圧保持部に蓄えられた電荷のために電流が前記共通電源に流動することを抑制する逆流防止素子（８９〜９３）が設けられていることを特徴とする請求項２に記載のセンサ装置。
【請求項４】
前記チェック部は、
前記共通電源に印加されたノイズによって自身の駆動が瞬断されて復帰した際、前記算出部から出力される前記ピーク値、前記ボトム値、および、前記調整値に基づいて新たな前記ＣＲＣ値を算出し、
この算出した新たな前記ＣＲＣ値と前記記憶部に記憶されている前記ＣＲＣ値とを比較し、
両者が異なる場合、前記記憶部に記憶されている前記調整値を破棄して、前記算出部に新たな前記調整値の計算を要求し、算出された新たな前記調整値を前記記憶部に記憶し、
両者が同一の場合、前記記憶部に記憶されている前記調整値を破棄しないことを特徴とする請求項１〜３いずれか１項に記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気センサ、および、磁気センサから出力されるセンサ信号を処理する処理部を有するセンサ装置に関するものである。
【背景技術】
【０００２】
特許文献１に示されるように、回転体の回転に追従して周期的に変化するセンサ電圧を処理する処理回路が知られている。この処理回路は、オフセット電圧と増幅率が調整可能な増幅回路と、増幅回路の出力電圧を保存する極値保存回路と、増幅回路に対してオフセット電圧と増幅率の調整信号を出力する調整回路と、を備えている。極値保存回路は増幅回路の出力電圧の極大値と極小値を保存し、調整回路は増幅回路の出力電圧と極値保存回路が保存している極大値または極小値に基づいて、増幅回路に対してオフセット電圧と増幅率の調整信号を出力する。また調整回路は、極値保存回路に対してその極値保存回路が保存している極値を補正する信号を出力する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１９６９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記したように特許文献１に示される処理回路では、極値保存回路に保存されている極値を補正することで、オフセット電圧と増幅率が調整される。この構成の場合、ノイズなどによって極値保存回路に記憶されている極値が消失すると、再びオフセット電圧と増幅率を調整するのに適した極値（データ）を算出しなくてはならなくなる。
【０００５】
そこで本発明は上記問題点に鑑み、データの損失が抑制されたセンサ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記した目的を達成するための第１発明は、回転体の回転によって透過方向が周期的に変動する磁束を検出して、磁束の周期に応じて三角波のように変化するセンサ信号を出力する磁気センサ（１０）と、センサ信号を処理する処理部（３０）と、処理部にて処理されたデータを記憶する記憶部（５０）と、処理部に第１電圧を印加する第１電源部（７１）と、記憶部に第２電圧を印加する第２電源部（７２）と、を有し、記憶部は印加電圧の消失によって保持したデータが消失する揮発性メモリから成り、第１電源部と第２電源部それぞれには共通して共通電源（７３）が接続され、共通電源から共通電圧が出力されており、第１電源部は、共通電圧に基づいて第１電圧を生成する第１生成回路（８１）を有し、第２電源部は、共通電圧に基づいて第２電圧を生成する第２生成回路（８２）、および、共通電源にノイズが印加され、第２生成回路の動作が不定となった際に、記憶部に第２電圧を印加する電圧保持部（８３）を有し、処理部は、センサ信号を増幅する増幅部（３１）と、増幅部の出力信号をアナログ信号からデジタル信号に変換する変換部（３３）と、変換部から出力される増幅部の出力信号に基づいて、センサ信号のピーク値とボトム値に基づいてセンサ信号の振幅と中心値を算出する算出部（３２）と、を有し、増幅部はアンプ（３６）と、アンプのゲインを調整するためのゲイン調整部（３７）と、アンプのオフセット電圧を調整するためのオフセット調整部（３８）と、を有し、算出部は振幅と中心値とから増幅部から出力されるセンサ信号の振幅と中心値とが所定の値と成るようにゲイン調整部とオフセット調整部を調整するための調整値を算出し、算出した調整値に基づいてアンプのゲインとオフセット電圧とを定められており、調整値は記憶部に記憶されるデータに含まれ、処理部は巡回冗長検査を行うためのチェック部（３５）を有し、チェック部はピーク値、ボトム値、および、調整値に基づいて巡回冗長検査を行うためのＣＲＣ値を算出し、データとして、ピーク値、ボトム値、調整値、および、ＣＲＣ値の全てが揃った時点で、記憶部にピーク値、ボトム値、調整値、および、ＣＲＣ値を同時に記憶させることを特徴とする。
【０００７】
これによれば、共通電源（７３）にノイズが印加され、それによって第１生成回路（８１）および第２生成回路（８２）それぞれの動作が不定になったとしても、電圧保持部（８３）から記憶部（５０）へと第２電圧が印加される。したがって記憶部（５０）に記憶されたデータがノイズによって失われることが抑制され、データを再び算出し、それを記憶部（５０）に記憶させるための時間が不要と成る。
【０００８】
第２発明では、電圧保持部はコンデンサであり、電圧保持部の一端が第２生成回路の出力端子（７７ｂ）に接続されている。これによれば第２生成回路（８２）が正常に動作している場合、電圧保持部（８３）に第２電圧が印加され、これによって電圧保持部（８３）が蓄電される。したがって第２生成回路（８３）の動作が不定となった場合においても、第２生成回路（８３）の出力端子から電圧保持部（８３）によって第２電圧が出力される。
【０００９】
なお、特許請求の範囲に記載の請求項、および、課題を解決するための手段それぞれに記載の要素に括弧付きで符号をつけているが、この括弧付きの符号は実施形態に記載の各構成要素との対応関係を簡易的に示すためのものであり、実施形態に記載の要素そのものを必ずしも示しているわけではない。括弧付きの符号の記載は、いたずらに特許請求の範囲を狭めるものではない。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係るセンサ装置の概略構成を示すブロック図である。
【図２】共通電源、第１電源部、および、第２電源部を示す回路図である。
【図３】増幅されたセンサ信号と２値化されたセンサ信号を示すタイミングチャートである。
【図４】調整値、ピーク値、ボトム値、ＣＲＣ値、データ信号、および、記憶信号を示すタイミングチャートである。
【図５】ノイズ印加による共通電圧、第１電圧、および、第２電圧の変動を示すタイミングチャートである。
【図６】第２電源部の変形例を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図に基づいて説明する。
（第１実施形態）
センサ装置１００は回転体（図示略）の回転状態を検出するものである。回転体としては、例えばトランスミッションのギヤがあり、その種類としては、オートマチックトランスミッション（ＡＴ）や無段変速機（ＣＶＴ）がある。ＡＴとＣＶＴではスピードメータの制御、ＣＶＴではプーリの回転検出とベルト位置制御にセンサ装置１００の出力信号が活用される。また回転体としてはトランスミッション以外にも例えばエンジンのカムシャフトやクランクがある。回転体の回転によって、周期的に透過方向が変動する磁束がセンサ装置１００を透過するが、センサ装置１００はこの磁束に基づいて回転体の回転状態を検出する。この磁束はセンサ装置１００から回転体、若しくは、回転体からセンサ装置１００へと出力される。
【００１２】
図１に示すようにセンサ装置１００は、磁気センサ１０と、処理部３０と、記憶部５０と、電源部７０と、を有する。処理部３０の一部、磁気センサ１０、および、電源部７０がアナログ回路であり、処理部３０の一部と記憶部５０がデジタル回路である。磁気センサ１０は上記した回転体の回転によって透過方向が周期的に変動する磁束を電気信号に変換し、処理部３０が磁気センサ１０から出力されるセンサ信号を二値化処理する。図３に示すようにセンサ信号は磁束の周期に応じて三角波のように変化しており、センサ信号の電圧レベルが破線で示す閾値よりも高い場合にＨｉレベル、低い場合にＬｏレベルになるようにセンサ信号は二値化処理される。
【００１３】
上記したように回転体としては様々なものがあるので、センサ装置１００を透過する磁束の強さも様々に変化する。そのために磁気センサ１０から出力されるセンサ信号の電圧レベルも様々に変化する。しかしながら処理部３０において電気信号を処理するためには、その処理に適した電圧レベルにセンサ信号の電圧レベルを調整する必要がある。後で詳説するが、処理部３０はセンサ信号を増幅する増幅部３１と、増幅部３１の増幅率（ゲイン）とオフセット電圧を調整する算出部３２を有する。算出部３２は増幅部３１のゲインとオフセット電圧を調整することでセンサ信号の電圧レベルを処理に適した電圧レベルに調整するが、そのゲインとオフセット電圧を調整するための調整値が上記した記憶部５０に記憶される。この調整値はセンサ装置１００の駆動時に算出部３２にて算出され、記憶部５０に記憶される。記憶部５０は揮発性メモリから構成されており、印加電圧が無くなると、記憶していたデータが消失する。したがってセンサ装置１００の駆動時に記憶部５０のデータが消失することを避けるため、電源部７０は、磁気センサ１０と処理部３０に第１電圧を印加する第１電源部７１と、記憶部５０に第２電圧を印加する第２電源部７２と、を有する。後述するように第２電源部７２は、第１電源部７１と比べてノイズ耐性が高まっている。
【００１４】
磁気センサ１０は磁束を電気信号に変換する磁電変換機能を備えるものである。図示しないが、本実施形態に係る磁気センサ１０は複数の磁気抵抗効果素子を有し、これらによって組まれたブリッジ回路を有する。上記した磁束の周期的な変動に応じて磁気抵抗効果素子の抵抗値も周期的に変動し、それに伴ってブリッジ回路の出力電圧（センサ電圧）も周期的に変動する。そのためにセンサ信号は三角波のように振る舞い、最も電圧レベルの高いピーク値と最も電圧レベルの低いボトム値とが周期的にセンサ信号に表れる。なお、磁気センサ１０は磁気抵抗効果素子の代わりに、例えばホール素子を有しても良い。そしてセンサ装置１００から回転体へと磁束を透過させる場合、磁気センサ１０は上記したブリッジ回路を介して回転体へと磁束を透過する磁石を有してもよい。
【００１５】
処理部３０はセンサ信号を二値化処理するものである。処理部３０は、上記した増幅部３１と算出部３２の他に、ＡＤ変換部３３、出力回路３４、および、チェック部３５を有する。増幅部３１はアナログ回路であり、算出部３２、チェック部３５、および、出力回路３４はデジタル回路である。ＡＤ変換部３３によって増幅部３１の出力信号がアナログ信号からデジタル信号に変換され、このデジタル信号に変換された増幅部３１の出力信号が算出部３２に入力される。算出部３２によって増幅部３１の出力信号が二値化処理され、その二値化処理されたセンサ信号が出力回路３４を介して外部装置に出力される。算出部３２と記憶部５０とはチェック部３５を介して電気的に接続されており、算出部３２にて算出されたデータはチェック部３５によって記憶部５０に記憶され、記憶部５０に記憶されたデータの読み出しがチェック部３５によって行われる。そしてチェック部３５によって読みだされたデータが算出部３２に出力される。チェック部３５については後で詳説する。
【００１６】
増幅部３１はアンプ３６と、アンプ３６のゲインを調整するためのゲイン調整部３７と、アンプ３６のオフセット電圧を調整するためのオフセット調整部３８と、を有する。ゲイン調整部３７はラダー抵抗などの可変抵抗であり、アンプ３６の入力端子と出力端子とを接続する帰還配線に設けられている。この抵抗値が算出部３２によって調整される。そしてオフセット調整部３８は算出部３２から出力された調整電圧をデジタル信号からアナログ信号に変換するＤＡ変換回路である。このオフセット調整部３８から出力された調整電圧によってアンプ３６のオフセット調整が行われる。
【００１７】
上記したように算出部３２はアンプ３６のゲインとオフセット電圧を調整するが、それを成すための調整値は以下に示す処理に基づいて算出される。先ず算出部３２は、増幅部３１とＡＤ変換部３３を介して入力されるセンサ信号に基づいて、センサ信号のピーク値とボトム値を算出する。そして算出部３２は算出したピーク値とボトム値とに基づいてセンサ信号の振幅と中心値を算出する。次いで算出部３２は算出した振幅と中心値とから増幅部３１によって増幅されたセンサ信号の振幅と中心値とが処理に適した値と成るようにゲイン調整部３７の抵抗値とオフセット調整部３８に入力する調整電圧それぞれを調整するための調整値を算出する。この調整値の算出はセンサ装置１００の駆動時に行われ、算出した調整値は記憶部５０に記憶される。算出部３２は調整値を算出した後、その調整値に基づいてアンプ３６のゲインとオフセット電圧を定める。また算出部３２は増幅部３１とＡＤ変換部３３を介して入力されるセンサ信号に基づいて、センサ信号のピーク値とボトム値を順次求め、それを順次チェック部３５に送信して記憶部５０に記憶する。そして算出部３２は算出したピーク値とボトム値の中点を閾値として、この閾値に基づいてＡＤ変換部３３から出力されたセンサ信号を二値化処理する。なお、センサ装置１００の駆動時におけるゲインとオフセット電圧は所定値に定められている。この所定値が上記した調整値に基づいて、センサ信号の電圧レベルが算出部３２での処理に適した値となるように改められる。この算出部３２での処理に適した値が特許請求の範囲に記載の所定の値に相当する。
【００１８】
次にチェック部３５を説明する。チェック部３５は巡回冗長検査を行うものである。チェック部３５には算出部３２からピーク値とボトム値、および、記憶部５０に記憶された調整値が入力される。チェック部３５は入力されるピーク値、ボトム値、および、調整値に基づいて巡回冗長検査を行うためのＣＲＣ値を算出する。図４にデータが算出されたタイミングを電圧レベルが上がったことによって示したタイミングチャートを示す。図４に示すデータ信号は、ピーク値、ボトム値、調整値、および、ＣＲＣ値の全てのデータが揃ったことを示す信号であり、記憶信号はピーク値、ボトム値、調整値、および、ＣＲＣ値を記憶部５０に記憶させる信号である。チェック部３５はピーク値、ボトム値、調整値、および、ＣＲＣ値の全てのデータが揃った（データ信号が立ち上がった）時点で、記憶部５０に記憶信号を入力することでピーク値、ボトム値、調整値、および、ＣＲＣ値を同時に記憶させる。時間ｔ１において１回目の書き込みが行われ、時間ｔ２において２回目の書き込みが行われる。なお、図４では調整値が一度算出されてから再計算されないことを示すために、一度算出された後は調整値の電圧レベルが常時上がった状態となっている。
【００１９】
チェック部３５は、後述する共通電源７３に印加されたノイズによって自身の駆動が瞬断されて復帰した際、以下に示す巡回冗長検査を行う。すなわちチェック部３５は、算出部３２から出力されるピーク値、ボトム値、および、記憶部５０に記憶されている調整値に基づいて新たなＣＲＣ値を算出する。そしてチェック部３５はこの算出した新たなＣＲＣ値と記憶部５０に記憶されているＣＲＣ値とを比較する。両者が異なる場合、チェック部３５は記憶部５０に記憶されている調整値にエラーが発生していると判定し、記憶部５０に記憶されている調整値を破棄する。そしてチェック部３５は算出部３２に新たな調整値の計算を要求し、算出された新たな調整値を記憶部５０に記憶する。これとは異なり両者が同一の場合、チェック部３５は記憶部５０に記憶されている調整値にエラーが発生していないと判定し、記憶部５０に記憶されている調整値を破棄しない。以上示したように、調整値はセンサ装置１００の駆動時に算出されて記憶部５０に記憶されるが、ノイズの印加によって調整値にエラーが発生していない限りは再度算出されて記憶部５０に記憶されない。
【００２０】
記憶部５０は処理部３０にて処理されたデータを記憶するものである。処理部３０にて処理されたデータとしては、上記したピーク値、ボトム値、調整値、および、ＣＲＣ値がある。記憶部５０は印加電圧の消失によって保持したデータが消失する揮発性メモリから成るが、この揮発性メモリとしてはＤラッチを採用することができる。記憶部５０を構成する複数のＤラッチの少なくとも１つのＤ端子に上記したピーク値、ボトム値、調整値、および、ＣＲＣ値のいずれかがチェック部３５から入力される。そしてピーク値、ボトム値、調整値、および、ＣＲＣ値が対応するＤラッチに全て入力されている時点において、全てのＤラッチのＧ端子にチェック部３５から記憶信号が同時に入力される。こうすることで、記憶部５０を構成する複数のＤラッチにピーク値、ボトム値、調整値、および、ＣＲＣ値が同時に記憶される。
【００２１】
電源部７０は第１電源部７１と第２電源部７２を有する。図１に示すように第１電源部７１と第２電源部７２それぞれには共通して共通電源７３が接続され、共通電源７３の共通電圧が第１電源部７１と第２電源部７２それぞれに印加される。図２に示すように電源部７１，７２、および、共通電源７３それぞれは共通配線７７を介して互いに電気的に接続されている。共通電源７３は、共通配線７７に接続された電源７４と、基準電圧を生成する基準電圧回路７５と、基準電圧回路７５と電源部７１，７２それぞれにノイズが印加されることを抑制するノイズ抑制部７６と、を有する。電源７４から遠ざかるようにノイズ抑制部７６と基準電圧回路７５とが順に共通配線７７に接続されており、ノイズ抑制部７６の抵抗７８を介した電源７４の電圧（共通電圧）が基準電圧回路７５に印加される構成となっている。基準電圧回路７５はいわゆるバンドギャップ回路である。
【００２２】
ノイズ抑制部７６は共通配線７７に設けられた抵抗７８と、共通配線７７とグランドとを接続する接地配線８０に設けられた３つのショットキーバリアダイオード７９と、を有する。接地配線８０の一端が共通配線７７における抵抗７８と基準電圧回路７５との間に接続され、他端がグランドに接続されている。そして３つのショットキーバリアダイオード７９それぞれのアノード電極がグランド側に接続され、カソード電極が共通配線７７（電源７４）側に接続されている。これにより、抵抗７８を介してショットキーバリアダイオード７９のカソード電極に共通電圧が印加されたとしても、３つのショットキーバリアダイオード７９を介してグランドに向かって電流が流れない構成となっている。しかしながら例えば共通配線７７における電源７４と抵抗７８との間にノイズが印加された場合、３つのショットキーバリアダイオードそれぞれを介してグランドにノイズが流れ、基準電圧回路７５や電源部７１，７２にノイズが入力されることが抑制されている。
【００２３】
図２に示すように、共通電源７３から遠ざかるように第１電源部７１と第２電源部７２が順に共通配線７７に接続されており、共通配線７７を介して第１電源部７１と第２電源部７２それぞれに共通電圧が印加される構成となっている。第１電源部７１は、共通電圧に基づいて第１電圧を生成する第１生成回路８１を有する。第１生成回路８１は、基準電圧と共通電圧の差分値を増幅する第１アンプ８４と、共通配線７７と第１出力端子７７ａとの間に設けられ、第１アンプ８４から出力される信号によって駆動状態とされる第１スイッチ８５と、を有する。第１スイッチ８５はｎｐｎ型トランジスタであり、そのコレクタ電極が共通配線７７に接続され、そのエミッタ電極が第１出力端子７７ａに接続されている。第１スイッチ８５がオン状態になると、共通配線７７と第１出力端子７７ａとが第１スイッチ８５を介して電気的に接続される。これにより、第１スイッチ８５の抵抗によって電圧降下された共通電圧が、第１電圧として第１出力端子７７ａから出力される。この第１出力端子７７ａが処理部３０や磁気センサ１０と電気的に接続されている。
【００２４】
これに対して第２電源部７２は、共通電圧に基づいて第２電圧を生成する第２生成回路８２と、共通電源７３にノイズが印加され、第２生成回路８２の動作が不定となった際に、記憶部５０に第２電圧を印加する電圧保持部８３と、を有する。第２生成回路８２は、基準電圧と共通電圧の差分値を増幅する第２アンプ８６と、共通配線７７と第２出力端子７７ｂとの間に設けられ、第２アンプ８６から出力される信号によって駆動状態とされる第２スイッチ８７と、を有する。第２スイッチ８７はＰチャネル型ＭＯＳＦＥＴであり、そのソース電極が共通配線７７に接続され、そのドレイン電極が第２出力端子７７ｂに接続されている。第２スイッチ８７がオン状態になると、共通配線７７と第２出力端子７７ｂとが第２スイッチ８７を介して電気的に接続される。これにより、第２スイッチ８７の抵抗によって電圧降下された共通電圧が、第２電圧として第２出力端子７７ｂから出力される。この第２出力端子７７ｂが記憶部５０と電気的に接続されている。
【００２５】
電圧保持部８３はコンデンサである。図２に示すように電圧保持部８３は第２スイッチ８７のドレイン電極とグランドとを接続するグランド配線８８に設けられており、その一端が第２スイッチ８７のドレイン電極と接続され、その他端がグランドに接続されている。これにより第２スイッチ８７がオン状態になると、第２スイッチ８７から出力される第２電圧によって電圧保持部８３が蓄電され、電圧保持部８３の両端電圧差が第２電圧となる。したがって第２スイッチ８７の動作が不定になったとしても、電圧保持部８３のために、第２出力端子７７ｂから第２電圧が出力される。第２スイッチ８７のドレイン電極が特許請求の範囲に記載の第２生成回路の出力端子に相当する。
【００２６】
本実施形態に係る第２電源部７２は、上記した第２生成回路８２と電圧保持部８３の他に、逆流防止素子８９を有する。逆流防止素子８９は電圧保持部８３に蓄えられた電荷のために電流が共通電源７３に流動することを抑制するものである。本実施形態に係る逆流防止素子８９はダイオードであり、第２スイッチ８７と共通配線７７との間に設けられている。逆流防止素子８９のアノード電極が共通配線７７側に接続され、カソード電極が第２スイッチ８７側に接続されている。
【００２７】
次に、本実施形態に係るセンサ装置１００の作用効果を説明する。上記したように第２スイッチ８７の動作が不定になったとしても、電圧保持部８３のために、第２出力端子７７ｂから第２電圧が出力され、記憶部５０に第２電圧が印加される。図５にノイズが共通配線７７に印加された場合の共通電圧、第１電圧、および、第２電圧の振る舞いを示す。図５に示すように時間ｔ３のタイミングに印加されたノイズによって共通電圧の電圧値が大幅に変動すると、それにともなって第１電圧も大幅に電圧値が変動する。しかしながら第２電圧の電圧値の変動は第１電圧よりも少なくなっており、ノイズの印加によって第２電圧の変動が抑制されることが分かる。このようにノイズの印加による第２電圧の変動が抑制されるので、記憶部５０に記憶されたデータ（調整値）がノイズによって失われることが抑制される。したがって調整値を再び算出し、それを記憶部５０に記憶させるための時間が不要と成る。なお、図５に示す破線はグランド電位を示している。
【００２８】
電圧保持部８３はコンデンサであり、電圧保持部８３は第２スイッチ８７のドレイン電極とグランドとを接続するグランド配線８８に設けられている。これにより第２スイッチ８７がオン状態になると、第２スイッチ８７から出力される第２電圧によって電圧保持部８３が蓄電される。したがってノイズの印加によって第２スイッチ８７の動作が不定になったとしても、電圧保持部８３のために、第２出力端子７７ｂから第２電圧が出力される。
【００２９】
電圧保持部８３に蓄えられた電荷のために電流が共通電源７３に流動することを抑制する逆流防止素子８９が、第２スイッチ８７と共通配線７７との間に設けられている。これによれば第２生成回路８２の動作が不定となった場合においても、電圧保持部８３のために電流が共通電源７３に流れ込むことが抑制される。
【００３０】
磁気センサ１０は回転体の回転によって周期的に透過方向が変動する磁束を電気信号に変換する。回転体は絶えず回っており、それによって磁気センサ１０から出力されるセンサ信号も絶えず変化している。したがってアンプ３６のゲインとオフセット電圧を調整する調整値がノイズのために記憶部５０から失われた場合、回転体が回っているにもかかわらず、調整値を再度算出する間、回転体の回転状態を検出することができなくなる。しかしながら上記したように、記憶部５０に記憶された調整値がノイズによって失われることが抑制されている。したがって調整値を再び算出し、それを再び記憶部５０に記憶させるための時間が不要と成る。
【００３１】
チェック部３５はピーク値、ボトム値、調整値、および、ＣＲＣ値の全てのデータが揃った時点で、記憶部５０にピーク値、ボトム値、調整値、および、ＣＲＣ値を同時に記憶させる。これによればピーク値、ボトム値、調整値、および、ＣＲＣ値が異なるタイミングにて記憶部に記憶される構成と比べて、消費電力が少なくなる。
【００３２】
チェック部３５は、共通電源７３に印加されたノイズによって自身の駆動が瞬断されて復帰した際、記憶部５０に記憶されている調整値にエラーが発生しているか否かをチェックする。これにより調整値の信頼性が向上される。
【００３３】
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００３４】
本実施形態ではオフセット調整部３８がＤＡ変換回路である例を示した。しかしながらオフセット調整部３８としては上記例に限定されず、調整値に基づいて算出部３２から出力された信号（調整信号）に応じてアンプ３６のオフセット電圧を調整するものであれば適宜採用することができる。
【００３５】
本実施形態では処理部３０が巡回冗長検査を行うためのチェック部３５を有する例を示した。しかしながら処理部３０はチェック部３５を有していなくともよい。この場合、算出部３２によって記憶部５０へのデータの書き込みと読み込みが行われる。そしてＣＲＣ値の算出は行われなくなり、調整値のチェック（巡回冗長検査）も行われなくなる。
【００３６】
本実施形態ではピーク値、ボトム値、調整値、および、ＣＲＣ値の全てのデータが揃った時点で、これらが記憶部５０に同時に記憶される例を示した。しかしながらピーク値、ボトム値、調整値、および、ＣＲＣ値が異なるタイミングにて記憶部５０に記憶されてもよい。
【００３７】
本実施形態では記憶部５０が複数のＤラッチから成る例を示した。しかしながら記憶部５０を構成する素子としては上記例に限定されず、例えばフリップフロップを採用することもできる。
【００３８】
本実施形態では共通電源７３が基準電圧回路７５を有する例を示した。しかしながら共通電源７３は基準電圧回路７５を有さなくともよい。この場合、第１アンプ８４と第２アンプ８６それぞれに入力される基準電圧はグランド電位となる。
【００３９】
本実施形態では共通電源７３がノイズ抑制部７６を有する例を示した。しかしながら共通電源７３はノイズ抑制部７６を有していなくともよい。この場合、電源７４から出力される電圧そのものが共通電圧に相当する。なお、共通電源７３がノイズ抑制部７６の一部である抵抗７８を有してもよい。
【００４０】
本実施形態ではノイズ抑制部７６が３つのショットキーバリアダイオード７９を有する例を示した。しかしながらショットキーバリアダイオード７９の数としては上記例に限定されず、１つでも、２つでも、４つ以上でもよい。またノイズ抑制部７６はショットキーバリアダイオード７９に代わって、単なるダイオードを有してもよい。
【００４１】
本実施形態では第１スイッチ８５がｎｐｎ型トランジスタである例を示した。しかしながら第１スイッチ８５としては上記例に限定されず、例えばｐｎｐ型トランジスタやＭＯＳＦＥＴを採用することもできる。
【００４２】
本実施形態では第２スイッチ８７がＰチャネル型ＭＯＳＦＥＴである例を示した。しかしながら第２スイッチ８７としては上記例に限定されず、例えばＮチャネル型ＭＯＳＦＥＴやトランジスタを採用することもできる。
【００４３】
本実施形態では第２電源部７２が逆流防止素子８９を有する例を示した。しかしながら第２電源部７２は逆流防止素子８９を有さなくともよい。
【００４４】
本実施形態では逆流防止素子８９がダイオードである例を示した。しかしながら逆流防止素子８９としては上記例に限定されない。例えば図６に示すように逆流防止素子８９がｐｎｐ型トランジスタ９０と、第２電圧保持部９１と、ノイズ抑制部９２と、を有する構成を採用することもできる。ｐｎｐ型トランジスタ９０のエミッタ電極とベース電極が共通配線７７に接続され、コレクタ電極が第２スイッチ８７のソース電極と接続されている。これにより、ｐｎｐ型トランジスタ９０におけるエミッタ電極とベース電極とを構成するＰＮ接合によってダイオードが構成されている。第２電圧保持部９１は共通配線７７にノイズが印加された際においても、ｐｎｐ型トランジスタ９０のベース電極に共通電圧を安定して印加するものである。第２電圧保持部９１はコンデンサであり、図６に示すように第２電圧保持部９１の一端が共通配線７７とｐｎｐ型トランジスタ９０のベース電極それぞれに接続され、他端がグランドに接続されている。これにより共通電源７３が正常な場合において第２電圧保持部９１に共通電圧が印加され、第２電圧保持部９１が蓄電される。そして共通電源７３の動作が不定となった場合、第２電圧保持部９１からｐｎｐ型トランジスタのベース電極に共通電圧が印加される。これによりｐｎｐ型トランジスタの駆動状態が変動することが抑制される。ノイズ抑制部９２は共通配線７７にノイズが印加された際に、ｐｎｐ型トランジスタ９０のベース電極にノイズが印加されることを抑制するものである。ノイズ抑制部９２は、ｐｎｐ型トランジスタ９０のベース電極とグランドとを接続する接地配線９４に設けられた抵抗９３を有する。共通配線７７にノイズが印加された際、そのノイズは抵抗９３の設けられた接地配線９４を介してグランドに流れ込む。
【符号の説明】
【００４５】
１０…磁気センサ
３０…処理部
５０…記憶部
７１…第１電源部
７２…第２電源部
７３…共通電源
８１…第１生成回路
８２…第２生成回路
８３…電圧保持部
１００…センサ装置
【図１】
0006331853.tif 000002
【図２】
0006331853.tif 000003
【図３】
0006331853.tif 000004
【図４】
0006331853.tif 000005
【図５】
0006331853.tif 000006
【図６】
0006331853.tif 000007