(57)【特許請求の範囲】
【請求項１】
データ伝送チャネルのサービスデータをエンコーディングするステップと、
前記エンコーディングされたサービスデータを含む少なくとも１つの信号フレームをビルドするステップと、
前記少なくとも１つの信号フレームのデータをＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｎｃｙ  ｄｉｖｉｘｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）スキームによって変調するステップと、
時間ドメインで前記少なくとも１つの信号フレームの開始部分にプリアンブルを挿入するステップと、
前記少なくとも１つの信号フレームの前記変調されたデータを運搬する放送信号を送信するステップとを含み、
前記プリアンブルは、シグナリング情報に対応するシーケンスを異なるシーケンスと逆ＦＦＴ（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）で乗算することにより生成された２つのＯＦＤＭシンボルを含み、
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルのそれぞれは緊急警報システム（Ｅｍｅｒｇｅｎｃｙ  Ａｌｅｒｔ  Ｓｙｓｔｅｍ、ＥＡＳ）フラグ情報を含む、放送信号送信方法。
【請求項２】
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルは、周波数ドメインでそれぞれ異なるデータを含む、請求項１に記載の放送信号送信方法。
【請求項３】
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルのそれぞれは、時間ドメインでそれぞれ異なるデータを含む、請求項１に記載の放送信号送信方法。
【請求項４】
それぞれの信号フレームは、ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）サイズ、ガードインターバル長及びパイロットパターンでフレームタイプに割り当てられ、
異なるフレームタイプを有する２つの近接した信号フレームが前記放送信号で乗算される時、先行する信号フレームは前記先行する信号フレームの最後に位置するテールエッジＯＦＤＭシンボルを含む、請求項１に記載の放送信号送信方法。
【請求項５】
少なくとも１つの信号フレームを含む放送信号を受信するステップと、
前記受信された放送信号をＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｎｃｙｄｉｖｉｘｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）スキームによって復調するステップと、
時間ドメインで前記少なくとも１つの信号フレームのそれぞれの開始部分でプリアンブルを検出するステップと、
サービスデータを含む前記復調された放送信号から少なくとも１つの信号フレームをパーシングするステップと、
前記サービスデータをデコーディングするステップとを含み、
前記プリアンブルは、シグナリング情報に対応するシーケンスを異なるシーケンスと逆ＦＦＴ（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）で乗算することにより生成された２つのＯＦＤＭシンボルを含み、
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルのそれぞれは緊急警報システム（Ｅｍｅｒｇｅｎｃｙ  Ａｌｅｒｔ  Ｓｙｓｔｅｍ、ＥＡＳ）フラグ情報を含む、放送信号受信方法。
【請求項６】
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルは、周波数ドメインでそれぞれ異なるデータを含む、請求項５に記載の放送信号受信方法。
【請求項７】
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルのそれぞれは、時間ドメインでそれぞれ異なるデータを含む、請求項５に記載の放送信号受信方法。
【請求項８】
それぞれの信号フレームは、ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）サイズ、ガードインターバル長及びパイロットパターンでフレームタイプに割り当てられ、
異なるフレームタイプを有する２つの近接した信号フレームが前記放送信号で乗算される時、先行する信号フレームは前記先行する信号フレームの最後に位置するテールエッジＯＦＤＭシンボルを含む、請求項５に記載の放送信号受信方法。
【請求項９】
データ伝送チャネルのサービスデータをエンコーディングするエンコーダと、
前記エンコーディングされたサービスデータを含む少なくとも１つの信号フレームをビルドするフレームビルダーと、
前記少なくとも１つの信号フレームのデータをＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｎｃｙｄｉｖｉｘｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）スキームによって変調するモジュレーターと、
時間ドメインで前記少なくとも１つの信号フレームのそれぞれの開始部分にプリアンブルを挿入するプリアンブルインサータと、
前記少なくとも１つの変調された信号フレームを運搬する放送信号を送信するトランスミッターとを含む放送信号送信装置であって、
前記プリアンブルは、シグナリング情報に対応するシーケンスを異なるシーケンスと逆ＦＦＴ（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）で乗算することにより生成された２つのＯＦＤＭシンボルを含み、
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルのそれぞれは緊急警報システム（Ｅｍｅｒｇｅｎｃｙ  Ａｌｅｒｔ  Ｓｙｓｔｅｍ、ＥＡＳ）フラグ情報を含む、放送信号送信装置。
【請求項１０】
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルは、周波数ドメインでそれぞれ異なるデータを含む、請求項９に記載の放送信号送信装置。
【請求項１１】
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルのそれぞれは、時間ドメインでそれぞれ異なるデータを含む、請求項９に記載の放送信号送信装置。
【請求項１２】
それぞれの信号フレームは、ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）サイズ、ガードインターバル長及びパイロットパターンでフレームタイプに割り当てられ、
異なるフレームタイプを有する２つの近接した信号フレームが前記放送信号で乗算される時、先行する信号フレームは前記先行する信号フレームの最後に位置するテールエッジＯＦＤＭシンボルを含む、請求項９に記載の放送信号送信装置。
【請求項１３】
少なくとも１つの信号フレームを含む放送信号を受信するレシーバーと、
前記受信された放送信号をＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｎｃｙｄｉｖｉｘｉｏｎ  ｍｕｌｔｉｐｌｅｘｉｎｇ）スキームによって復調するデモジュレーターと、
時間ドメインで前記少なくとも１つの信号フレームのそれぞれの開始部分でプリアンブルを検出するディテクターと、
サービスデータを含む前記復調された放送信号から少なくとも１つの信号フレームをパーシングするフレームパーサーと、
前記サービスデータをデコーディングするデコーダとを含み、
前記プリアンブルは、シグナリング情報に対応するシーケンスを異なるシーケンスと逆ＦＦＴ（Ｉｎｖｅｒｓｅ  Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）で乗算することにより生成された２つのＯＦＤＭシンボルを含み、
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルのそれぞれは緊急警報システム（Ｅｍｅｒｇｅｎｃｙ  Ａｌｅｒｔ  Ｓｙｓｔｅｍ、ＥＡＳ）フラグ情報を含む、放送信号受信装置。
【請求項１４】
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルは、周波数ドメインでそれぞれ異なるデータを含む、請求項１３に記載の放送信号受信装置。
【請求項１５】
前記プリアンブルに含まれた前記２つのＯＦＤＭシンボルのそれぞれは、時間ドメインでそれぞれ異なるデータを含む、請求項１３に記載の放送信号受信装置。
【請求項１６】
それぞれの信号フレームは、ＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）サイズ、ガードインターバル長及びパイロットパターンでフレームタイプに割り当てられ、
異なるフレームタイプを有する２つの近接した信号フレームが前記放送信号で乗算される時、先行する信号フレームは前記先行する信号フレームの最後に位置するテールエッジＯＦＤＭシンボルを含む、請求項１３に記載の放送信号受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放送信号を送信する放送信号送信装置、放送信号を受信する放送信号受信装置及び放送信号を送信し、受信する方法に関する。
【背景技術】
【０００２】
アナログ放送信号に対する送出の中断時点が近づくにつれて、デジタル放送信号を送受信するための様々な技術が開発されている。デジタル放送信号は、アナログ放送信号に比べて大容量のビデオ／オーディオデータを含むことができ、ビデオ／オーディオデータ以外にも様々な付加データを含むことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
すなわち、デジタル放送のためのデジタル放送システムは、ＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）級の映像、多チャネルの音響及び様々な付加サービスを提供することができる。ただし、高容量のデータ伝送のためのデータ伝送効率、送受信ネットワークのロバスト性（ｒｏｂｕｓｔｎｅｓｓ）及びモバイル受信装備を考慮したネットワークの柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）は、依然として改善しなければならない課題である。
【課題を解決するための手段】
【０００４】
上記のような目的を達成するための本発明の一実施例に係る放送信号送信方法は、複数のデータ伝送経路のそれぞれに対応するサービスデータをエンコーディングするステップであって、それぞれのデータ伝送経路は少なくとも１つのサービスコンポーネントを運搬する、ステップと、前記エンコーディングされたサービスデータを含む少なくとも１つの信号フレームをビルドするステップと、前記生成された信号フレームをＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）スキーム（ｓｃｈｅｍｅ）を用いて変調するステップと、前記変調された信号フレームを含む放送信号を送信するステップとを含み、前記少なくとも１つの信号フレームのそれぞれは、シグナリングデータを含むプリアンブルを含み、前記シグナリングデータは、ＦＦＴサイズ情報、前記信号フレームがＥＡＣメッセージを含むか否かを示す情報、及び前記信号フレームのサービスデータと関連する情報を含むことができる。
【発明の効果】
【０００５】
本発明は、様々な放送サービスを提供するために、サービスの特性に応じてデータを処理することによって、サービスやサービスコンポーネント別にＱｏＳを調節することができる。
【０００６】
本発明は、様々な放送サービスを同一のＲＦ信号帯域幅を介して伝送することによって、伝送上の柔軟性（ｆｌｅｘｉｂｉｌｉｔｙ）を確保することができる。
【０００７】
本発明は、ＭＩＭＯシステムを使用することによって、データ伝送効率を高め、放送信号送受信のロバスト性（ｒｏｂｕｓｔｎｅｓｓ）を増加させることができる。
【０００８】
したがって、本発明によれば、モバイル受信装備またはインドア環境でもデジタル放送信号をエラーなしに受信可能な放送信号の送受信方法及び装置を提供することができる。
【図面の簡単な説明】
【０００９】
本発明のさらなる理解のために含まれ、本出願に含まれ、その一部を構成する添付の図面は、本発明の原理を説明する詳細な説明と共に本発明の実施例を示す。
【図１】本発明の一実施例に係る次世代放送サービス（ｆｕｔｕｒｅ  ｂｒｏａｄｃａｓｔ  ｓｅｒｖｉｃｅ）のための送信装置の構造を示す図である。
【図２】本発明の一実施例に係るインプットフォーマッティング（ｉｎｐｕｔ  ｆｏｒｍａｔｔｉｎｇ）モジュールを示す図である。
【図３】本発明の他の実施例に係るインプットフォーマッティング（ｉｎｐｕｔ  ｆｏｒｍａｔｔｉｎｇ）モジュールを示す図である。
【図４】本発明の更に他の実施例に係るインプットフォーマッティング（ｉｎｐｕｔ  ｆｏｒｍａｔｔｉｎｇ）モジュールを示す図である。
【図５】本発明の一実施例に係るコーディングアンドモジュレーション（ｃｏｄｉｎｇ  ＆  ｍｏｄｕｌａｔｉｏｎ）モジュールを示す図である。
【図６】本発明の一実施例に係るフレームストラクチャ（ｆｒａｍｅ  ｓｔｒｕｃｔｕｒｅ）モジュールを示す図である。
【図７】本発明の一実施例に係るウェーブフォームジェネレーション（ｗａｖｅｆｏｒｍ  ｇｅｎｅｒａｔｉｏｎ）モジュールを示す図である。
【図８】本発明の一実施例に係る次世代放送サービスのための受信装置の構造を示す図である。
【図９】本発明の一実施例に係るシンクロナイゼーションアンドデモジュレーション（ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  ＆  ｄｅｍｏｄｕｌａｔｉｏｎ）モジュールを示す図である。
【図１０】本発明の一実施例に係るフレームパーシング（ｆｒａｍｅ  ｐａｒｓｉｎｇ）モジュールを示す図である。
【図１１】本発明の一実施例に係るデマッピングアンドデコーディング（ｄｅｍａｐｐｉｎｇ  ＆  ｄｅｃｏｄｉｎｇ）モジュールを示す図である。
【図１２】本発明の一実施例に係るアウトプットプロセッサ（ｏｕｔｐｕｔ  ｐｒｏｃｅｓｓｏｒ）を示す図である。
【図１３】本発明の他の実施例に係るアウトプットプロセッサ（ｏｕｔｐｕｔ  ｐｒｏｃｅｓｓｏｒ）を示す図である。
【図１４】本発明の他の実施例に係るコーディングアンドモジュレーション（ｃｏｄｉｎｇ  ＆  ｍｏｄｕｌａｔｉｏｎ）モジュールを示す図である。
【図１５】本発明の他の実施例に係るデマッピングアンドデコーディング（ｄｅｍａｐｐｉｎｇ  ＆  ｄｅｃｏｄｉｎｇ）モジュールを示す図である。
【図１６】本発明の一実施例に係る放送システムのフレームの構造を示す図である。
【図１７】本発明の一実施例に係るプリアンブル挿入ブロックを示す図である。
【図１８】本発明の一実施例に係るＤＱＰＳＫ／ＤＢＰＳＫマッパー（ＤＱＰＳＫ／ＤＢＰＳＫ  ｍａｐｐｅｒ）１７０４０の入力情報及び出力情報の関係またはマッピングルール（ｍａｐｐｉｎｇ  ｒｕｌｅ）を示した数式を示す図である。
【図１９】本発明の一実施例に係るプリアンブルの構造を示す図である。
【図２０】本発明の一実施例に係るプリアンブル挿入ブロックを示す図である。
【図２１】本発明の一実施例に係るプリアンブル挿入ブロックを示す図である。
【図２２】本発明の一実施例に係るスクランブリングシーケンスを示したグラフを示す図である。
【図２３】本発明の一実施例に係るＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅを多様に変形したスクランブリングシーケンスの例示を示す図である。
【図２４】本発明の一実施例に係るプリアンブル内のシグナリング情報の構造を示す図である。
【図２５】プリアンブルを介して伝送されるシグナリングデータの処理過程の一実施例を示す図である。
【図２６】プリアンブルを介して伝送されるシグナリングデータの処理過程の一実施例を示す図である。
【図２７】本発明の一実施例に係るプリアンブル挿入モジュールが行うことができる差動符号化（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｉｎｇ）動作を示す図である。
【図２８】本発明の更に他の実施例に係るプリアンブル挿入モジュールが行うことができる差動符号化動作を示す図である。
【図２９】本発明の一実施例に係るプリアンブルディテクター内のコリレーションディテクター（ｃｏｒｒｅｌａｔｉｏｎ  ｄｅｔｅｃｔｏｒ）の詳細ブロック図の一実施例を示す図である。
【図３０】本発明の一実施例に係るプリアンブルディテクターのシグナリングデコーダを示す図である。
【図３１】本発明の一実施例に係るプリアンブルディテクターのシグナリングデコーダを示す図である。
【図３２】本発明の一実施例に係るプリアンブルディテクターのシグナリングデコーダ（ｓｉｇｎａｌｉｎｇ  ｄｅｃｏｄｅｒ）を示す図である。
【図３３】本発明の一実施例に係る放送信号送信方法のフローチャートである。
【図３４】本発明の一実施例に係る放送信号受信方法のフローチャートである。
【発明を実施するための形態】
【００１０】
以下、上記目的を具体的に実現できる本発明の好適な実施例を添付の図面を参照して説明する。このとき、図面に図示され、またこれによって説明される本発明の構成と作用は、少なくとも一つの実施例として説明されるものであり、これによって本発明の技術的思想とその核心構成及び作用が制限されるものではない。
【００１１】
本発明で使用される用語は、本発明における機能を考慮した上、できるだけ現在広く使用されている一般的な用語を選択したが、これは、当該分野に従事する技術者の意図、慣例又は新しい技術の出現などによって変わり得る。また、特定の場合、出願人が任意に選定した用語もあり、その場合には、該当する発明の説明の部分で詳細にその意味を記載する。したがって、本発明で使用される用語は、単純な用語の名称ではなく、その用語が持つ意味と本発明の全般にわたる内容に基づいて定義されなければならないということは明らかである。
【００１２】
本発明は、次世代放送サービスのための放送信号を送受信できる装置及び方法を提供するためのものである。本発明の一実施例に係る次世代放送サービスは、地上波放送サービス、モバイル放送サービス、及びＵＨＤＴＶサービスなどを含む概念である。本発明の一実施例に係る放送信号送信装置及び方法は、送信対象であるサービスの特性によって、地上波放送サービスのためのベースプロファイル（ｂａｓｅ  ｐｒｏｆｉｌｅ）、モバイル放送サービスのためのハンドヘルドプロファイル（ｈａｎｄｈｅｌｄ  ｐｒｏｆｉｌｅ）及びＵＨＤＴＶサービスのためのアドバンスドプロファイル（ａｄｖａｎｃｅｄ  ｐｒｏｆｉｌｅ）にカテゴリ化することができる。この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスの両方のためのプロファイルを意味する概念として使用することができる。これは、設計者の意図によって変更可能な事項である。
【００１３】
本発明は、上述した次世代放送サービスのための放送信号を非ＭＩＭＯ（ｎｏｎ−ＭＩＭＯ、Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｍｕｌｔｉ  Ｏｕｔｐｕｔ）方式またはＭＩＭＯ方式で処理することを一実施例とすることができる。本発明の一実施例に係る非ＭＩＭＯ方式は、ＭＩＳＯ（Ｍｕｌｔｉ  Ｉｎｐｕｔ  Ｓｉｎｇｌｅ  Ｏｕｔｐｕｔ）、ＳＩＳＯ（Ｓｉｎｇｌｅ  Ｉｎｐｕｔ  Ｓｉｎｇｌｅ  Ｏｕｔｐｕｔ）方式などを含むことができる。
【００１４】
以下で、ＭＩＳＯ又はＭＩＭＯの多重アンテナは、説明の便宜のため、２つのアンテナを例として説明できるが、このような本発明の説明は、２つ以上のアンテナを使用するシステムに適用されてもよい。
【００１５】
図１は、本発明の一実施例に係る次世代放送サービスのための送信装置の構造を示す図である。
【００１６】
本発明の一実施例に係る次世代放送サービスのための送信装置は、インプットフォーマッティングモジュール１０００、コーディングアンドモジュレーションモジュール１１００、フレームストラクチャモジュール１２００、ウェーブフォームジェネレーションモジュール１３００及びシグナリングジェネレーションモジュール１４００を含むことができる。以下、各モジュールの動作を中心に説明する。
【００１７】
図１に示したように、本発明の一実施例に係る次世代放送サービスのための送信装置は、入力信号として、ＭＰＥＧ−ＴＳストリーム、ＩＰストリーム（ｖ４／ｖ６）、そして、ＧＳ（Ｇｅｎｅｒｉｃ  ｓｔｒｅａｍ）を受信することができる。また、入力信号を構成する各ストリームの構成に関する付加情報（ｍａｎａｇｅｍｅｎｔ  ｉｎｆｏｒｍａｔｉｏｎ）を受信し、受信した付加情報を参照して最終的なフィジカルレイヤ信号（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｓｉｇｎａｌ）を生成することができる。
【００１８】
本発明の一実施例に係るインプットフォーマッティングモジュール１０００は、入力されたストリームを、コーディング及びモジュレーションを行うための基準、またはサービス及びサービスコンポーネント基準によって分けて複数のロジカルデータパイプ（ｌｏｇｉｃａｌ  ｄａｔａ  ｐｉｐｅｓ）（またはデータパイプ又はＤＰデータ）を生成することができる。データパイプは、フィジカルレイヤのロジカルチャネル（ｌｏｇｉｃａｌ  ｃｈａｎｎｅｌ）であって、サービスデータまたは関連するメタデータを伝送することができる。また、データパイプは、１つ又は複数のサービスまたはサービスコンポーネントを伝送することができる。また、データパイプを介して伝送されるデータをＤＰデータと呼ぶことができる。
【００１９】
また、本発明の一実施例に係るインプットフォーマッティングモジュール１０００は、生成されたそれぞれのデータパイプを、コーディング及びモジュレーションを行うために必要なブロック単位に分け、伝送効率を高めたり、スケジューリングを行ったりするために必要な一連の過程を行うことができる。具体的な内容は後述する。
【００２０】
本発明の一実施例に係るコーディングアンドモジュレーションモジュール１１００は、インプットフォーマッティングモジュール１０００から入力されたそれぞれのデータパイプに対してＦＥＣ（ｆｏｒｗａｒｄ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）エンコーディングを行うことで、伝送チャネルで発生し得るエラーを受信端で訂正（ｃｏｒｒｅｃｔｉｏｎ）できるようにする。また、本発明の一実施例に係るコーディングアンドモジュレーションモジュール１１００は、ＦＥＣ出力ビットデータに対してシンボルデータに転換し、インターリービングを行うことで、チャネルによるバーストエラー（ｂｕｒｓｔ  ｅｒｒｏｒ）を訂正することができる。また、図１に示したように、２つ以上のマルチプルＴｘアンテナ（ｍｕｌｔｉｐｌｅ  Ｔｘ  ａｎｔｅｎｎａ）を介して伝送するために、本発明の一実施例に係るコーディングアンドモジュレーションモジュール１１００は、処理したデータを、各アンテナ出力のためのデータ経路（ｄａｔａ  ｐａｔｈ）に分けて出力することがきる。
【００２１】
本発明の一実施例に係るフレームストラクチャモジュール１２００は、コーディングアンドモジュレーションモジュール１１００から出力されたデータを信号フレームにマッピングすることができる。本発明の一実施例に係るフレームストラクチャモジュール１２００は、インプットフォーマッティングモジュール１０００から出力されたスケジューリング情報を用いてマッピングを行うことができ、追加のダイバーシティ利得（ｄｉｖｅｒｓｉｔｙ  ｇａｉｎ）を得るために、信号フレーム内のデータに対してインターリービングを行うことができる。
【００２２】
本発明の一実施例に係るウェーブフォームジェネレーションモジュール１３００は、フレームストラクチャモジュール１２００から出力された信号フレームを、最終的に伝送できる形態の信号に変換させることができる。この場合、本発明の一実施例に係るウェーブフォームジェネレーションモジュール１３００は、伝送システムのディテクション（ｄｅｔｅｃｔｉｏｎ）のためにプリアンブルシグナル（またはプリアンブル）を挿入し、伝送チャネルを推定して歪曲を補償できるようにレファレンス信号（ｒｅｆｅｒｅｎｃｅ  ｓｉｇｎａｌ）を挿入することができる。また、本発明の一実施例に係るウェーブフォームジェネレーションモジュール１３００は、多重経路受信によるチャネル遅延拡散（ｃｈａｎｎｅｌ  ｄｅｌａｙ  ｓｐｒｅａｄ）による影響を相殺させるために、ガードインターバル（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ）をおいて当該区間に特定のシーケンスを挿入することができる。また、本発明の一実施例に係るウェーブフォームジェネレーションモジュール１３００は、付加的に出力信号のＰＡＰＲ（ｐｅａｋ−ｔｏ−ａｖｅｒａｇｅ  ｐｏｗｅｒ  ｒａｔｉｏ）のような信号特性を考慮して、効率的な伝送に必要な過程を行うことができる。
【００２３】
本発明の一実施例に係るシグナリングジェネレーションモジュール１４００は、入力された付加情報（ｍａｎａｇｅｍｅｎｔ  ｉｎｆｏｒｍａｔｉｏｎ）、及びインプットフォーマッティングモジュール１０００、コーディングアンドモジュレーションモジュール１１００及びフレームストラクチャモジュール１２００で発生した情報を用いて、最終的なシグナリング情報（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｓｉｇｎａｌｉｎｇ）を生成する。したがって、本発明の一実施例に係る受信装置は、シグナリング情報を復号化して、受信された信号をデコーディングすることができる。
【００２４】
上述したように、本発明の一実施例に係る次世代放送サービスのための送信装置は、地上波放送サービス、モバイル放送サービス及びＵＨＤＴＶサービスなどを提供することができる。したがって、本発明の一実施例に係る次世代放送サービスのための送信装置は、互いに異なるサービスのための信号を時間領域でマルチプレクシングして伝送することができる。
【００２５】
図２乃至図４は、図１で説明した本発明の一実施例に係るインプットフォーマッティングモジュール１０００の実施例を示した図である。以下、各図面について説明する。
【００２６】
図２は、本発明の一実施例に係るインプットフォーマッティングモジュールを示した図である。図２は、インプット信号がシングルインプットストリームである場合のインプットフォーマッティングモジュールを示す。
【００２７】
図２に示したように、本発明の一実施例に係るインプットフォーマッティングモジュールは、モードアダプテーションモジュール２０００とストリームアダプテーションモジュール２１００を含むことができる。
【００２８】
図２に示したように、モードアダプテーションモジュール２０００は、インプットインターフェース（ｉｎｐｕｔ  ｉｎｔｅｒｆａｃｅ）ブロック２０１０、ＣＲＣ−８エンコーダ（ＣＲＣ−８  ｅｎｃｏｄｅｒ）ブロック２０２０及びＢＢヘッダー挿入（ＢＢ  ｈｅａｄｅｒ  ｉｎｓｅｒｔｉｏｎ）ブロック２０３０を含むことができる。以下、各ブロックについて簡略に説明する。
【００２９】
インプットインターフェースブロック２０１０は、入力されたシングルインプットストリームを、後でＦＥＣ（ＢＣＨ／ＬＤＰＣ）を行うためのベースバンド（ｂａｓｅｂａｎｄ、ＢＢ）フレーム長単位に分けて出力することができる。
【００３０】
ＣＲＣ−８エンコーダブロック２０２０は、各ＢＢフレームデータに対してＣＲＣエンコーディングを行ってリダンダンシーデータ（ｒｅｄｕｎｄａｎｃｙ  ｄａｔａ）を追加することができる。
【００３１】
その後、ＢＢヘッダー挿入ブロック２０３０は、モードアダプテーションタイプ（Ｍｏｄｅ  Ａｄａｐｔａｔｉｏｎ  Ｔｙｐｅ、（ＴＳ／ＧＳ／ＩＰ））、ユーザパケット長（Ｕｓｅｒ  Ｐａｃｋｅｔ  Ｌｅｎｇｔｈ）、データフィールド長（Ｄａｔａ  Ｆｉｅｌｄ  Ｌｅｎｇｔｈ）、ユーザパケットシンクバイト（Ｕｓｅｒ  Ｐａｃｋｅｔ  Ｓｙｎｃ  Ｂｙｔｅ）、データフィールド内にあるユーザパケットシンクバイトのスタートアドレス（Ｓｔａｒｔ  Ａｄｄｒｅｓｓ  ｏｆ  Ｕｓｅｒ  Ｐａｃｋｅｔ  Ｓｙｎｃ  Ｂｙｔｅ  ｉｎ  Ｄａｔａ  Ｆｉｅｌｄ）、ハイエフィシエンシモードインジケーター（Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｍｏｄｅ  Ｉｎｄｉｃａｔｏｒ）、インプットストリーム同期化フィールド（Ｉｎｐｕｔ  Ｓｔｒｅａｍ  Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  Ｆｉｅｌｄ）などの情報を含むヘッダーをＢＢフレームに挿入することができる。
【００３２】
図２に示したように、ストリームアダプテーションモジュール２１００は、パディング挿入（Ｐａｄｄｉｎｇ  ｉｎｓｅｒｔｉｏｎ）ブロック２１１０及びＢＢスクランブラ（ｓｃｒａｍｂｌｅｒ）ブロック２１２０を含むことができる。以下、各ブロックについて簡略に説明する。
【００３３】
パディング挿入ブロック２１１０は、モードアダプテーションモジュール２０００から入力されたデータが、ＦＥＣエンコーディングに必要な入力データ長よりも小さい場合、パディングビットを挿入することによって、必要な入力データ長を有するように出力することができる。
【００３４】
ＢＢスクランブラブロック２１２０は、入力されたビットストリームを、ＰＲＢＳ（Ｐｓｅｕｄｏ  Ｒａｎｄｏｍ  Ｂｉｎａｒｙ  Ｓｅｑｕｅｎｃｅ）でＸＯＲ演算してランダム化（ｒａｎｄｏｍｉｚｅ）することができる。
【００３５】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【００３６】
図２に示したように、インプットフォーマッティングモジュールは、最終的にデータパイプをコーディングアンドモジュレーションモジュールに出力することができる。
【００３７】
図３は、本発明の他の実施例に係るインプットフォーマッティングモジュールを示した図である。図３は、インプット信号がマルチプルインプットストリーム（ｍｕｌｔｉｐｌｅ  ｉｎｐｕｔ  ｓｔｒｅａｍｓ）である場合のインプットフォーマッティングモジュールのモードアダプテーションモジュールを示した図である。
【００３８】
マルチプルインプットストリームを処理するためのインプットフォーマッティングモジュールのモードアダプテーションモジュールは、各インプットストリームを独立に処理することができる。
【００３９】
図３に示したように、マルチプルインプットストリームのストリームをそれぞれ処理するためのモードアダプテーションモジュール３０００は、インプットインターフェース（ｉｎｐｕｔ  ｉｎｔｅｒｆａｃｅ）ブロック、インプットストリームシンクロナイザ（ｉｎｐｕｔ  ｓｔｒｅａｍ  ｓｙｎｃｈｒｏｎｉｚｅｒ）ブロック、補償遅延（ｃｏｍｐｅｎｓａｔｉｎｇ  ｄｅｌａｙ）ブロック、ヌルパケット削除（ｎｕｌｌ  ｐａｃｋｅｔ  ｄｅｌｅｔｉｏｎ）ブロック、ＣＲＣ−８エンコーダブロック及びＢＢヘッダー挿入ブロックを含むことができる。以下、各ブロックについて簡略に説明する。
【００４０】
インプットインターフェースブロック、ＣＲＣ−８エンコーダブロック及びＢＢヘッダー挿入ブロックの動作は、図２で説明した通りであるので省略する。
【００４１】
インプットストリームシンクロナイザブロック３１００は、ＩＳＣＲ（Ｉｎｐｕｔ  Ｓｔｒｅａｍ  Ｃｌｏｃｋ  Ｒｅｆｅｒｅｎｃｅ）情報を伝送して、受信端でＴＳあるいはＧＳストリームを復元するのに必要なタイミング（ｔｉｍｉｎｇ）情報を挿入することができる。
【００４２】
補償遅延ブロック３２００は、インプットストリームシンクロナイザブロックによって発生したタイミング情報と共に、送信装置のデータ処理過程によるデータパイプ間の遅延が発生した場合、受信装置で同期を合わせることができるように入力データを遅延させて出力することができる。
【００４３】
ヌルパケット削除ブロック３３００は、不必要に伝送される入力ヌルパケットを除去し、除去された位置に応じて除去されたヌルパケットの個数を挿入して伝送することができる。
【００４４】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【００４５】
図４は、本発明の更に他の実施例に係るインプットフォーマッティングモジュールを示した図である。
【００４６】
具体的には、図４は、インプット信号がマルチプルインプットストリームである場合のインプットフォーマッティングモジュールのストリームアダプテーションモジュールを示した図である。
【００４７】
本発明の一実施例に係るマルチプルインプットストリームである場合のインプットフォーマッティングモジュールのストリームアダプテーションモジュールは、スケジューラ（ｓｃｈｅｄｕｌｅｒ）４０００、１−フレーム遅延（１−ｆｒａｍｅ  ｄｅｌａｙ）ブロック４１００、インバンドシグナリング又はパディング挿入（Ｉｎ−ｂａｎｄ  ｓｉｇｎａｌｉｎｇ  ｏｒ  ｐａｄｄｉｎｇ  ｉｎｓｅｒｔｉｏｎ）ブロック４２００、フィジカルレイヤシグナリング生成（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｓｉｇｎａｌｉｎｇ  ｇｅｎｅｒａｔｉｏｎ）ブロック４３００及びＢＢスクランブラ（ｓｃｒａｍｂｌｅｒ）ブロック４４００を含むことができる。以下、各ブロックの動作について説明する。
【００４８】
スケジューラ４０００は、デュアル極性（ｄｕａｌ  ｐｏｌａｒｉｔｙ）を含む多重アンテナを使用するＭＩＭＯシステムのためのスケジューリングを行うことができる。また、スケジューラ４０００は、図１で説明したコーディングアンドモジュレーションモジュール内のビットトゥセルデマックス（ｂｉｔ  ｔｏ  ｃｅｌｌ  ｄｅｍｕｘ）ブロック、セルインターリーバ（ｃｅｌｌ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック、タイムインターリーバ（ｔｉｍｅ  ｉｎｔｅｒｌｅａｖｅｒ）ブロックなどの各アンテナ経路のための信号処理ブロックに使用されるパラメータを発生させることができる。
【００４９】
１−フレーム遅延ブロック４１００は、データパイプ内に挿入されるインバンドシグナリングなどのために、次のフレームに対するスケジューリング情報が現在のフレームに伝送され得るように、入力データを１つの信号フレームだけ遅延させることができる。
【００５０】
インバンドシグナリング又はパディング挿入ブロック４２００は、１つの伝送フレームだけ遅延されたデータに、遅延されていないフィジカルレイヤシグナリング（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｓｉｇｎａｌｉｎｇ、ＰＬＳ）−ダイナミックシグナリング（ｄｙｎａｍｉｃ  ｓｉｇｎａｌｉｎｇ）情報を挿入することができる。この場合、インバンドシグナリング又はパディング挿入ブロック４２００は、パディングのための空間がある場合にパディングビットを挿入したり、インバンドシグナリング情報をパディング空間に挿入したりすることができる。また、スケジューラ４０００は、インバンドシグナリングと別個に、現在のフレームに対するＰＬＳ−ダイナミックシグナリング情報を出力することができる。したがって、後述するセルマッパー（ｃｅｌｌ  ｍａｐｐｅｒ）は、スケジューラ４０００で出力したスケジューリング情報に従って入力セルをマッピングすることができる。
【００５１】
フィジカルレイヤシグナリング生成ブロック４３００は、インバンドシグナリングを除いて、伝送フレームのプリアンブルシンボル（ｐｒｅａｍｂｌｅ  ｓｙｍｂｏｌ）やスプレッディングされてデータシンボル（ｄａｔａ  ｓｙｍｂｏｌ）などに伝送されるフィジカルレイヤシグナリングデータを生成することができる。この場合、本発明の一実施例に係るフィジカルレイヤシグナリングデータは、シグナリング情報と呼ぶことができる。また、本発明の一実施例に係るフィジカルレイヤシグナリングデータは、ＰＬＳ−プレ（ｐｒｅ）情報とＰＬＳ−ポスト（ｐｏｓｔｅ）情報とに分離できる。ＰＬＳ−プレ情報は、ＰＬＳ−ポスト情報をデコーディングするのに必要なパラメータ、及びスタティックＰＬＳシグナリングデータ（ｓｔａｔｉｃ  ＰＬＳ  ｓｉｇｎａｌｉｎｇ  ｄａｔａ）を含むことができ、ＰＬＳ−ポスト情報は、データパイプをデコーディングするのに必要なパラメータを含むことができる。上述したデータパイプをデコーディングするのに必要なパラメータは、再びスタティックＰＬＳシグナリングデータ（ｓｔａｔｉｃ  ＰＬＳ  ｓｉｇｎａｌｉｎｇ  ｄａｔａ）とダイナミックＰＬＳシグナリングデータ（ｄｙｎａｍｉｃ  ＰＬＳ  ｓｉｇｎａｌｉｎｇ  ｄａｔａ）とに分離できる。スタティックＰＬＳシグナリングデータは、スーパーフレームに含まれた全てのフレームに共通に適用できるパラメータであって、スーパーフレーム単位で変更されてもよい。ダイナミックＰＬＳシグナリングデータは、スーパーフレームに含まれたフレーム毎に異ならせて適用できるパラメータであって、フレーム単位で変更されてもよい。したがって、受信装置は、ＰＬＳ−プレ情報をデコーディングしてＰＬＳ−ポスト情報を取得し、ＰＬＳ−ポスト情報をデコーディングして所望のデータパイプをデコーディングすることができる。
【００５２】
ＢＢスクランブラブロック４４００は、最終的にウェーブフォームジェネレーションブロック（ｗａｖｅｆｏｒｍ  ｇｅｎｅｒａｔｉｏｎ  ｂｌｏｃｋ）の出力信号のＰＡＰＲ（Ｐｅａｋ−ｔｏ−Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）値が低くなるようにＰＲＢＳ（Ｐｓｅｕｄｏ−Ｒａｎｄｏｍ  Ｂｉｎａｒｙ  Ｓｅｑｕｅｎｃｅ）を発生させ、入力ビット列とＸＯＲ演算して出力することができる。図４に示したように、ＢＢスクランブラブロック４４００のスクランブリングは、データパイプとＰＬＳの両方に対して適用することができる。
【００５３】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【００５４】
図４に示したように、ストリームアダプテーションモジュールは、最終的に各データパイプをコーディングアンドモジュレーションモジュールに出力することができる。
【００５５】
図５は、本発明の一実施例に係るコーディングアンドモジュレーションモジュールを示した図である。
【００５６】
図５のコーディングアンドモジュレーションモジュールは、図１で説明したコーディングアンドモジュレーションモジュール１１００の一実施例に該当する。
【００５７】
上述したように、本発明の一実施例に係る次世代放送サービスのための送信装置は、地上波放送サービス、モバイル放送サービス及びＵＨＤＴＶサービスなどを提供することができる。
【００５８】
すなわち、本発明の一実施例に係る次世代放送サービスのための送信装置が提供しようとするサービスの特性に応じてＱｏＳ（ｑｕａｌｉｔｙ  ｏｆ  ｓｅｒｖｉｃｅ）が異なるので、各サービスに対応するデータが処理される方式が変わらなければならない。したがって、本発明の一実施例に係るコーディングアンドモジュレーションモジュールは、入力されたデータパイプに対して、それぞれの経路別にＳＩＳＯ、ＭＩＳＯ及びＭＩＭＯ方式を独立に適用して処理することができる。結果的に、本発明の一実施例に係る次世代放送サービスのための送信装置は、各データパイプを介して伝送するサービスやサービスコンポーネント別にＱｏＳを調節することができる。
【００５９】
したがって、本発明の一実施例に係るコーディングアンドモジュレーションモジュールは、ＳＩＳＯ方式のための第１ブロック５０００、ＭＩＳＯ方式のための第２ブロック５１００、ＭＩＭＯ方式のための第３ブロック５２００及びＰＬＳ−プレ／ポスト情報を処理するための第４ブロック５３００を含むことができる。図５に示されたコーディングアンドモジュレーションモジュールは一実施例に過ぎず、設計者の意図によって、コーディングアンドモジュレーションモジュールは、第１ブロック５０００及び第４ブロック５３００のみを含んでいてもよく、第２ブロック５１００及び第４ブロック５３００のみを含んでいてもよく、第３ブロック５２００及び第４ブロック５３００のみを含んでいてもよい。すなわち、設計者の意図によって、コーディングアンドモジュレーションモジュールは、各データパイプを同一又は異ならせて処理するためのブロックを含むことができる。
【００６０】
以下、各ブロックについて説明する。
【００６１】
第１ブロック５０００は、入力されたデータパイプをＳＩＳＯ処理するためのブロックであって、ＦＥＣエンコーダ（ＦＥＣ  ｅｎｃｏｄｅｒ）ブロック５０１０、ビットインターリーバ（ｂｉｔ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック５０２０、ビットトゥセルデマックス（ｂｉｔ  ｔｏ  ｃｅｌｌ  ｄｅｍｕｘ）ブロック５０３０、コンステレーションマッパー（ｃｏｎｓｔｅｌｌａｔｉｏｎ  ｍａｐｐｅｒ）ブロック５０４０、セルインターリーバ（ｃｅｌｌ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック５０５０及びタイムインターリーバ（ｔｉｍｅ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック５０６０を含むことができる。
【００６２】
ＦＥＣエンコーダブロック５０１０は、入力されたデータパイプに対してＢＣＨエンコーディング及びＬＤＰＣエンコーディングを行ってリダンダンシーを追加し、伝送チャネル上のエラーを受信端で訂正することができる。
【００６３】
ビットインターリーバブロック５０２０は、ＦＥＣエンコーディングが行われたデータのビット列をインターリービング規則によってインターリービングして、伝送チャネル上で発生し得るバーストエラーに対してロバスト性を有するように処理することができる。したがって、ＱＡＭシンボルにディープフェージング（ｄｅｅｐ  ｆａｄｉｎｇ）あるいはイレイジャー（ｅｒａｓｕｒｅ）が加えられた場合、各ＱＡＭシンボルにはインターリービングされたビットがマッピングされているので、全コードワードビット（ｃｏｄｅｗｏｒｄ）における連続したビットにエラーが発生することを防止することができる。
【００６４】
ビットトゥセルデマックスブロック５０３０は、入力されたビット列の順序とコンステレーションマッピング規則を共に考慮して、ＦＥＣブロック内の各ビットが適切なロバスト性（ｒｏｂｕｓｔｎｅｓｓ）を持って伝送され得るように入力ビット列の順序を決定して出力することができる。
【００６５】
また、ビットインターリーバブロック５０２０は、ＦＥＣエンコーダブロック５０１０とコンステレーションマッパーブロック５０４０との間に位置し、受信端のＬＤＰＣデコーディングを考慮して、ＦＥＣエンコーダブロック５０１０で行ったＬＤＰＣエンコーディングの出力ビットを、コンステレーションマッパーブロックの互いに異なる信頼性及び最適の値を有するビットポジションと連結させる役割を果たすことができる。したがって、ビットトゥセルデマックスブロック５０３０は、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【００６６】
コンステレーションマッパーブロック５０４０は、入力されたビットワード（ｂｉｔ  ｗｏｒｄ）を１つのコンステレーションにマッピングすることができる。この場合、コンステレーションマッパーブロックは、追加的にローテーション及びＱ−ディレイ（ｒｏｔａｔｉｏｎ  ＆  Ｑ−ｄｅｌａｙ）を行うことができる。すなわち、コンステレーションマッパーブロックは、入力されたコンステレーションをローテーション角（ｒｏｔａｔｉｏｎ  ａｎｇｌｅ）によってローテーションした後、インフェーズ（Ｉｎ−ｐｈａｓｅ）成分とＱフェーズ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）成分とに分けた後、Ｑフェーズ成分のみを任意の値で遅延させることができる。その後、ペアになったインフェーズ成分とＱフェーズ成分を用いて、新しいコンステレーションに再マッピングすることができる。
【００６７】
また、コンステレーションマッパーブロック５０４０は、最適のコンステレーションポイントを見つけるために、２次元平面上のコンステレーションポイントを動かす動作を行うことができる。この過程を通じて、コーディングアンドモジュレーションモジュール１１００の容量（ｃａｐａｃｉｔｙ）を最適化することができる。また、コンステレーションマッパーブロック５０４０は、ＩＱバランスドコンステレーションポイント（ＩＱ−ｂａｌａｎｃｅｄ  ｃｏｎｓｔｅｌｌａｔｉｏｎ  ｐｏｉｎｔｓ）及びローテーション方式を用いて、上述した動作を行うことができる。また、コンステレーションマッパーブロック５０４０は、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【００６８】
セルインターリーバブロック５０５０は、一つのＦＥＣブロックに該当するセルをランダムに混ぜて出力し、各ＦＥＣブロックに該当するセルをＦＥＣブロック毎に互いに異なる順序で出力することができる。
【００６９】
タイムインターリーバブロック５０６０は、多数個のＦＥＣブロックに属するセルを互いに混ぜて出力することができる。したがって、各ＦＥＣブロックのセルは、タイムインターリービングデプス（ｔｉｍｅ  ｉｎｔｅｒｌｅａｖｉｎｇ  ｄｅｐｔｈ）だけの区間内に分散して伝送されるので、ダイバーシティ利得（ｄｉｖｅｒｓｉｔｙ  ｇａｉｎ）を獲得することができる。
【００７０】
第２ブロック５１００は、入力されたデータパイプをＭＩＳＯ処理するためのブロックであって、図５に示したように、第１ブロック５０００と同様に、ＦＥＣエンコーダブロック、ビットインターリーバブロック、ビットトゥセルデマックスブロック、コンステレーションマッパーブロック、セルインターリーバブロック及びタイムインターリーバブロックを含むことができるが、ＭＩＳＯプロセシング（ｐｒｏｃｅｓｓｉｎｇ）ブロック５１１０をさらに含むという点で異なる。第２ブロック５１００は、第１ブロック５０００と同様に、入力からタイムインターリーバまで同一の役割の過程を行うので、同一のブロックについての説明は省略する。
【００７１】
ＭＩＳＯプロセシングブロック５１１０は、入力された一連のセルに対して、伝送ダイバーシティ（ｔｒａｎｓｍｉｔ  ｄｉｖｅｒｓｉｔｙ）を与えるＭＩＳＯエンコーディングマトリックス（ｅｎｃｏｄｉｎｇ  ｍａｔｒｉｘ）に従ってエンコーディングを行い、ＭＩＳＯプロセシングされたデータを２つの経路を介して出力することができる。本発明の一実施例に係るＭＩＳＯプロセシングは、ＯＳＴＢＣ（ｏｒｔｈｏｇｏｎａｌ  ｓｐａｃｅ  ｔｉｍｅ  ｂｌｏｃｋ  ｃｏｄｉｎｇ）／ＯＳＦＢＣ（ｏｒｔｈｏｇｏｎａｌ  ｓｐａｃｅ  ｆｒｅｑｕｅｎｃｙ  ｂｌｏｃｋ  ｃｏｄｉｎｇ、いわゆるＡｌａｍｏｕｔｉ  ｃｏｄｉｎｇ）を含むことができる。
【００７２】
第３ブロック５２００は、入力されたデータパイプをＭＩＭＯ処理するためのブロックであって、図５に示したように、第２ブロック５１００と同様に、ＦＥＣエンコーダブロック、ビットインターリーバブロック、ビットトゥセルデマックスブロック、コンステレーションマッパーブロック、セルインターリーバブロック及びタイムインターリーバブロックを含むことができるが、ＭＩＭＯプロセシングブロック５２２０を含むという点でデータ処理過程が異なる。
【００７３】
すなわち、第３ブロック５２００の場合、ＦＥＣエンコーダブロック及びビットインターリーバブロックは、第１及び第２ブロック５０００，５１００と具体的な動作は異なるが、基本的な役割は同一である。
【００７４】
ビットトゥセルデマックスブロック５２１０は、ＭＩＭＯプロセシングの入力数と同じ数の出力ビット列を生成して、ＭＩＭＯプロセシングのためのＭＩＭＯ経路を介して出力することができる。この場合、ビットトゥセルデマックスブロック５２１０は、ＬＤＰＣとＭＩＭＯプロセシングの特性を考慮して、受信端のデコーディング性能を最適化するように設計され得る。
【００７５】
コンステレーションマッパーブロック、セルインターリーバブロック、タイムインターリーバブロックも、具体的な動作は異なるが、基本的な役割は第１及び第２ブロック５０００，５１００で説明したものと同一である。また、図５に示したように、コンステレーションマッパーブロック、セルインターリーバブロック、タイムインターリーバブロックは、ビットトゥセルデマックスブロックから出力された出力ビット列を処理するために、ＭＩＭＯプロセシングのためのＭＩＭＯ経路の数だけ存在し得る。この場合、コンステレーションマッパーブロック、セルインターリーバブロック、タイムインターリーバブロックは、各経路を介して入力されるデータに対して、それぞれ同一あるいは独立に動作することができる。
【００７６】
ＭＩＭＯプロセシングブロック５２２０は、入力された２つの入力セルに対して、ＭＩＭＯエンコーディングマトリックスを使用してＭＩＭＯプロセシングを行い、ＭＩＭＯプロセシングされたデータを２つの経路を介して出力することができる。本発明の一実施例に係るＭＩＭＯエンコーディングマトリックスは、空間多重化（ｓｐａｔｉａｌ  ｍｕｌｔｉｐｌｅｘｉｎｇ）、ゴールデンコード（Ｇｏｌｄｅｎ  ｃｏｄｅ）、フルレートフルダイバーシティコード（Ｆｕｌｌ−ｒａｔｅ  ｆｕｌｌ  ｄｉｖｅｒｓｉｔｙ  ｃｏｄｅ）、線形分散符号（Ｌｉｎｅａｒ  ｄｉｓｐｅｒｓｉｏｎ  ｃｏｄｅ）などを含むことができる。
【００７７】
第４ブロック５３００は、ＰＬＳ−プレ／ポスト情報を処理するためのブロックであって、ＳＩＳＯまたはＭＩＳＯプロセシングを行うことができる。
【００７８】
第４ブロック５３００に含まれたビットインターリーバブロック、ビットトゥセルデマックスブロック、コンステレーションマッパーブロック、セルインターリーバブロック、タイムインターリーバブロック及びＭＩＳＯプロセシングブロックなどは、上述した第２ブロック５１００に含まれたブロックと具体的な動作は異なるが、基本的な役割は同一である。
【００７９】
第４ブロック５３００に含まれたＦＥＣエンコーダ（Ｓｈｏｒｔｅｎｅｄ／ｐｕｎｃｔｕｒｅｄ  ＦＥＣ  ｅｎｃｏｄｅｒ）ブロック５３１０は、入力データの長さがＦＥＣエンコーディングを行うのに必要な長さよりも短い場合に備えた、ＰＬＳ経路のためのＦＥＣエンコーディング方式を用いてＰＬＳデータを処理することができる。具体的には、ＦＥＣエンコーダブロックは、入力ビット列に対してＢＣＨエンコーディングを行い、その後、ノーマルＬＤＰＣ（ｎｏｒｍａｌ  ＬＤＰＣ）エンコーディングに必要な入力ビット列の長さだけゼロパディング（ｚｅｒｏ  ｐａｄｄｉｎｇ）を行い、ＬＤＰＣエンコーディングを行った後でパディングしたゼロ値を除去して、エフェクティブコードレート（ｅｆｆｅｃｔｉｖｅ  ｃｏｄｅ  ｒａｔｅ）がデータパイプと同一または低くなるようにパリティビットをパンクチャリング（ｐｕｎｃｔｕｒｉｎｇ）することができる。
【００８０】
上述した第１ブロック５０００乃至第４ブロック５３００に含まれたブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【００８１】
図５に示したように、コーディングアンドモジュレーションモジュールは、最終的に、各経路別に処理されたデータパイプ、ＰＬＳ−プレ情報、ＰＬＳ−ポスト情報をフレームストラクチャモジュールに出力することができる。
【００８２】
図６は、本発明の一実施例に係るフレームストラクチャモジュールを示した図である。
【００８３】
図６に示されたフレームストラクチャモジュールは、図１で説明したフレームストラクチャモジュール１２００の一実施例に該当する。
【００８４】
本発明の一実施例に係るフレームストラクチャブロックは、少なくとも１つ以上のセルマッパー（ｃｅｌｌ−ｍａｐｐｅｒ）６０００、少なくとも１つ以上のディレイ補償（ｄｅｌａｙ  ｃｏｍｐｅｎｓａｔｉｏｎ）モジュール６１００及び少なくとも１つ以上のブロックインターリーバ（ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｅｒ）６２００を含むことができる。セルマッパー６０００、ディレイ補償モジュール６１００及びブロックインターリーバ６２００の数は、設計者の意図によって変更可能である。以下、各モジュールの動作を中心に説明する。
【００８５】
セルマッパー６０００は、コーディングアンドモジュレーションモジュールから出力されたＳＩＳＯ、ＭＩＳＯまたはＭＩＭＯ処理されたデータパイプに対応するセル、データパイプ間に共通に適用できるコモンデータ（ｃｏｍｍｏｎ  ｄａｔａ）に対応するセル、ＰＬＳ−プレ／ポスト情報に対応するセルを、スケジューリング情報に従って信号フレームに割り当てることができる。コモンデータは、全部又は一部のデータパイプ間に共通に適用できるシグナリング情報を意味し、特定のデータパイプを介して伝送されてもよい。コモンデータを伝送するデータパイプをコモンデータパイプ（ｃｏｍｍｏｎ  ｄａｔａ  ｐｉｐｅ）と呼ぶことができ、これは、設計者の意図によって変更可能である。
【００８６】
本発明の一実施例に係る送信装置が２つの出力アンテナを使用し、上述したＭＩＳＯプロセシングにおいてアラモウチコーディング（Ａｌａｍｏｕｔｉ  ｃｏｄｉｎｇ）を使用する場合、アラモウチエンコーディングによる直交性（ｏｒｔｈｏｇｏｎａｌｉｔｙ）を維持するために、セルマッパー６０００はペアワイズセルマッピング（ｐａｉｒ−ｗｉｓｅ  ｃｅｌｌ  ｍａｐｐｉｎｇ）を行うことができる。すなわち、セルマッパー６０００は、入力セルに対して、連続した２つのセルを１つの単位として処理してフレームにマッピングすることができる。したがって、各アンテナの出力経路に該当する入力経路内のペアになったセルは、伝送フレーム内で互いに隣接する位置に割り当てることができる。
【００８７】
ディレイ補償ブロック６１００は、次の伝送フレームに対する入力ＰＬＳデータセルを１フレームだけディレイして、現在の伝送フレームに該当するＰＬＳデータを取得することができる。この場合、現在のフレームのＰＬＳデータは、現在の信号フレーム内のプリアンブルパートを介して伝送され、次の信号フレームに対するＰＬＳデータは、現在の信号フレーム内のプリアンブルパートまたは現在の信号フレームの各データパイプ内のインバンドシグナリングを介して伝送されてもよい。これは、設計者の意図によって変更可能である。
【００８８】
ブロックインターリーバ６２００は、信号フレームの単位となる伝送ブロック内のセルをインターリービングすることによって、追加のダイバーシティ利得を獲得することができる。また、ブロックインターリーバ６２００は、上述したペアワイズマッピングが行われた場合、入力セルに対して、連続した２つのセルを一つの単位として処理してインターリービングを行うことができる。したがって、ブロックインターリーバ６２００から出力されるセルは、同一の２つの連続したセルであり得る。
【００８９】
ペアワイズマッピング及びペアワイズインターリービング（ｐａｉｒ−ｗｉｓｅ  ｉｎｔｅｒｌｅａｖｉｎｇ）が行われる場合、少なくとも１つ以上のセルマッパーと少なくとも１つ以上のブロックインターリーバは、それぞれの経路を介して入力されるデータに対して同一あるいは独立に動作することができる。
【００９０】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【００９１】
図６に示したように、フレームストラクチャーモジュールは、少なくとも１つの信号フレームをウェーブフォーム生成モジュールに出力することができる。
【００９２】
図７は、本発明の一実施例に係るウェーブフォームジェネレーションモジュールを示した図である。
【００９３】
図７に示されたウェーブフォームジェネレーションモジュールは、図１で説明したウェーブフォームジェネレーションモジュール１３００の一実施例に該当する。
【００９４】
本発明の一実施例に係るウェーブフォームジェネレーションモジュールは、図６で説明したフレームストラクチャモジュールから出力された信号フレームを受信し、出力するためのアンテナの数だけ信号フレームを変調して伝送することができる。
【００９５】
具体的には、図７に示されたウェーブフォームジェネレーションモジュールは、ｍ個のＴｘアンテナを使用する送信装置のウェーブフォームジェネレーションモジュールの実施例であって、ｍ個の経路だけ入力されたフレームを変調して出力するためのｍ個の処理ブロックを含むことができる。ｍ個の処理ブロックは、全て同一の処理過程を行うことができる。以下では、ｍ個の処理ブロックのうち１番目の処理ブロック７０００の動作を中心に説明する。
【００９６】
１番目の処理ブロック７０００は、レファレンス信号挿入及びＰＡＰＲリダクション（ｒｅｆｅｒｅｎｃｅ  ｓｉｇｎａｌ  ｉｎｓｅｒｔｉｏｎ  ＆  ＰＡＰＲ  ｒｅｄｕｃｔｉｏｎ）ブロック７１００、インバースウェーブフォームトランスフォーム（Ｉｎｖｅｒｓｅ  ｗａｖｅｆｏｒｍ  ｔｒａｎｓｆｏｒｍ）ブロック７２００、ＰＡＰＲリダクション（ＰＡＰＲ  ｒｅｄｕｃｔｉｏｎ  ｉｎ  ｔｉｍｅ）ブロック７３００、ガードシーケンス挿入（Ｇｕａｒｄ  ｓｅｑｕｅｎｃｅ  ｉｎｓｅｒｔｉｏｎ）ブロック７４００、プリアンブル挿入（ｐｒｅａｍｂｌｅ  ｉｎｓｅｒｔｉｏｎ）ブロック７５００、ウェーブフォームプロセシング（ｗａｖｅｆｏｒｍ  ｐｒｏｃｅｓｓｉｎｇ）ブロック７６００、その他のシステム挿入（ｏｔｈｅｒ  ｓｙｓｔｅｍ  ｉｎｓｅｒｔｉｏｎ）ブロック７７００及びＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｔｅｒ）ブロック７８００を含むことができる。
【００９７】
レファレンス信号挿入及びＰＡＰＲリダクションブロック７１００は、信号ブロック毎に定められた位置にレファレンス信号を挿入し、時間ドメインでのＰＡＰＲ（Ｐｅａｋ−ｔｏ−Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）値を低くするために、ＰＡＰＲリダクションスキーム（ｒｅｄｕｃｔｉｏｎ  ｓｃｈｅｍｅ）を適用することができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、レファレンス信号挿入及びＰＡＰＲリダクションブロック７１００は、アクティブサブキャリア（ａｃｔｉｖｅ  ｓｕｂｃａｒｒｉｅｒ）の一部を使用せずに保存する方法を用いることができる。また、レファレンス信号挿入及びＰＡＰＲリダクションブロック７１００は、放送送受信システムに応じて、ＰＡＰＲリダクションスキームを選択的な動作として使用しなくてもよい。
【００９８】
インバースウェーブフォームトランスフォームブロック７２００は、伝送チャネルの特性とシステム構造を考慮して、伝送効率及びフレキシビリティが向上する方式で入力信号をトランスフォームして出力することができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、インバースウェーブフォームトランスフォームブロック７２００は、逆ＦＦＴオペレーション（Ｉｎｖｅｒｓｅ  ＦＦＴ  ｏｐｅｒａｔｉｏｎ）を使用して周波数領域の信号を時間領域に変換する方式を用いることができる。また、本発明の一実施例に係る放送送受信システムがシングルキャリアシステム（ｓｉｎｇｌｅ  ｃａｒｒｉｅｒ  ｓｙｓｔｅｍ）である場合、インバースウェーブフォームトランスフォームブロックはウェーブフォームジェネレーションモジュール内で使用されなくてもよい。
【００９９】
ＰＡＰＲリダクションブロック７３００は、入力された信号に対して、時間領域でＰＡＰＲを低くするための方法を適用することができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、ＰＡＰＲリダクションブロック７３００は、簡単に最大振幅（ｐｅａｋ  ａｍｐｌｉｔｕｄｅ）をクリッピング（ｃｌｉｐｐｉｎｇ）する方法を用いてもよい。また、ＰＡＰＲリダクションブロック７３００は、選択的なブロックであって、本発明の一実施例に係る放送送受信システムに応じて使用されなくてもよい。
【０１００】
ガードシーケンス挿入ブロック７４００は、伝送チャネルのディレイスプレッド（ｄｅｌａｙ  ｓｐｒｅａｄ）による影響を最小化するために、隣接する信号ブロック間にガードインターバル（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ）をおいて、必要に応じて特定のシーケンスを挿入することができる。したがって、受信装置は、同期化やチャネル推定を容易に行うことができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、ガードシーケンス挿入ブロック７４００は、ＯＦＤＭシンボルのガードインターバル区間にサイクリックプレフィックス（ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）を挿入してもよい。
【０１０１】
プリアンブル挿入ブロック７５００は、受信装置がターゲットシステム信号（ｔａｒｇｅｔ  ｓｙｓｔｅｍ  ｓｉｇｎａｌ）を迅速且つ効率的に取得できるように、送受信装置間の約束されたノーン（既知）タイプ（ｋｎｏｗｎ  ｔｙｐｅ）の信号（プリアンブル又はプリアンブルシンボル）を伝送信号に挿入することができる。本発明の一実施例に係る放送送受信システムがＯＦＤＭシステムである場合、プリアンブル挿入ブロック７５００は、多数個のＯＦＤＭシンボルで構成された信号フレームを定義し、毎信号フレームの開始部分にプリアンブルシンボルを挿入することができる。この場合、プリアンブルシンボルまたはプリアンブルは、基本的なＰＳＬデータを伝送することができ、フレームの開始部分に位置し得る。
【０１０２】
ウェーブフォームプロセシングブロック７６００は、入力ベースバンド信号に対して、チャネルの伝送特性に合わせてウェーブフォームプロセシングを行うことができる。ウェーブフォームプロセシングブロック７６００は、一実施例として、伝送信号の帯域外放出（ｏｕｔ−ｏｆ−ｂａｎｄ  ｅｍｉｓｓｉｏｎ）の基準を得るためにＳＲＲＣ（ｓｑｕａｒｅ−ｒｏｏｔ−ｒａｉｓｅｄ  ｃｏｓｉｎｅ）フィルタリング（ｆｉｌｔｅｒｉｎｇ）を行うこともできる。また、本発明の一実施例に係る放送送受信システムがマルチキャリアシステムである場合、ウェーブフォームプロセシングブロック７６００は使用されなくてもよい。
【０１０３】
その他のシステム挿入ブロック７７００は、同一のＲＦ信号帯域幅内に互いに異なる２つ以上の放送サービスを提供する放送送受信システムのデータを共に伝送できるように、複数の放送送受信システムの信号を時間領域でマルチプレクシングすることができる。この場合、互いに異なる２つ以上のシステムは、互いに異なる放送サービスを伝送するシステムを意味する。互いに異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを意味し得る。また、各放送サービスと関連するデータは、互いに異なるフレームを介して伝送されてもよい。
【０１０４】
ＤＡＣブロック７８００は、入力デジタル信号をアナログ信号に変換して出力することができる。ＤＡＣブロック７８００から出力された信号は、ｍ個の出力アンテナを介して伝送されてもよい。本発明の一実施例に係る伝送アンテナは、垂直（ｖｅｒｔｉｃａｌ）または水平極性（ｈｏｒｉｚｏｎｔａｌ  ｐｏｌａｒｉｔｙ）を有することができる。
【０１０５】
また、上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【０１０６】
図８は、本発明の一実施例に係る次世代放送サービスのための受信装置の構造を示した図である。
【０１０７】
本発明の一実施例に係る次世代放送サービスのための受信装置は、図１で説明した次世代放送サービスのための送信装置に対応し得る。本発明の一実施例に係る次世代放送サービスのための受信装置は、シンクロナイゼーションアンドデモジュレーション（ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  ＆  ｄｅｍｏｄｕｌａｔｉｏｎ）モジュール８０００、フレームパーシング（ｆｒａｍｅ  ｐａｒｓｉｎｇ）モジュール８１００、デマッピングアンドデコーディング（ｄｅｍａｐｐｉｎｇ  ＆  ｄｅｃｏｄｉｎｇ）モジュール８２００、アウトプットプロセッサ（ｏｕｔｐｕｔ  ｐｒｏｃｅｓｓｏｒ）８３００及びシグナリングデコーディング（ｓｉｇｎａｌｉｎｇ  ｄｅｃｏｄｉｎｇ）モジュール８４００を含むことができる。以下、各モジュールの動作を中心に説明する。
【０１０８】
シンクロナイゼーションアンドデモジュレーションモジュール８０００は、ｍ個の受信アンテナを介して入力信号を受信し、受信装置に対応するシステムに対する信号抽出及び同期化を行い、送信端で行った方式の逆過程に該当するデモジュレーションを行うことができる。
【０１０９】
フレームパーシングモジュール８１００は、入力された信号フレームに対してパーシングし、ユーザが選択したサービスを伝送するデータを抽出することができる。フレームパーシングモジュール８１００は、送信装置でインターリービングを行った場合、これに対する逆過程としてデインターリービングを行うことができる。この場合、抽出しなければならない信号及びデータの位置は、シグナリングデコーディングモジュール８４００から出力されたデータをデコーディングして、送信装置で行ったスケジューリング情報などを復元して取得することができる。
【０１１０】
デマッピングアンドデコーディングモジュール８２００は、入力信号をビットドメインデータに変換した後、必要に応じてデインターリービング過程を行うことができる。デマッピングアンドデコーディングモジュール８２００は、伝送効率のために適用されたマッピングに対してデマッピングを行い、伝送チャネル上で発生したエラーに対してデコーディングを通じてエラー訂正（ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ）を行うことができる。この場合、デマッピングアンドデコーディングモジュール８２００は、シグナリングデコーディングモジュール８４００から出力されたデータをデコーディングして、デマッピング及びデコーディングに必要な伝送パラメータを取得することができる。
【０１１１】
アウトプットプロセッサ８３００は、送信装置で伝送効率を高めるために適用した様々な圧縮／信号処理過程の逆過程を行うことができる。この場合、アウトプットプロセッサ８３００は、シグナリングデコーディングモジュール８４００から出力されたデータから、必要な制御情報を取得することができる。アウトプットプロセッサ８３００の最終出力は、送信装置に入力された信号に該当し、ＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４  ｏｒ  ｖ６）及びＧＳ（ｇｅｎｅｒｉｃ  ｓｔｒｅａｍ）であり得る。
【０１１２】
シグナリングデコーディングモジュール８４００は、復調された信号からＰＬＳ情報を取得することができる。上述したように、フレームパーシングモジュール８１００、デマッピングアンドデコーディングモジュール８２００及びアウトプットプロセッサ８３００は、シグナリングデコーディングモジュール８４００から出力されたデータを用いて当該モジュールの機能を行うことができる。
【０１１３】
図９は、本発明の一実施例に係るシンクロナイゼーションアンドデモジュレーションモジュールを示した図である。
【０１１４】
図９に示されたシンクロナイゼーションアンドデモジュレーションモジュールは、図８で説明したシンクロナイゼーションアンドデモジュレーションモジュールの一実施例に該当する。また、図９に示されたシンクロナイゼーションアンドデモジュレーションモジュールは、図７で説明したウェーブフォームジェネレーションモジュールの逆動作を行うことができる。
【０１１５】
図９に示したように、本発明の一実施例に係るシンクロナイゼーションアンドデモジュレーションモジュールは、ｍ個のＲｘアンテナを使用する受信装置のシンクロナイゼーションアンドデモジュレーションモジュールの実施例であって、ｍ個の経路だけ入力された信号を復調して出力するためのｍ個の処理ブロックを含むことができる。ｍ個の処理ブロックは、全て同一の処理過程を行うことができる。以下では、ｍ個の処理ブロックのうち１番目の処理ブロック９０００の動作を中心に説明する。
【０１１６】
１番目の処理ブロック９０００は、チューナー９１００、ＡＤＣブロック９２００、プリアンブルディテクター（ｐｒｅａｍｂｌｅ  ｄｅｃｔｅｃｔｏｒ）９３００、ガードシーケンスディテクター（ｇｕａｒｄ  ｓｅｑｕｅｎｃｅ  ｄｅｔｅｃｔｏｒ）９４００、ウェーブフォームトランスフォーム（ｗａｖｅｆｏｒｍ  ｔｒａｎｓｆｏｒｍ）ブロック９５００、時間／周波数同期化（Ｔｉｍｅ／ｆｒｅｑ  ｓｙｎｃ）ブロック９６００、レファレンス信号ディテクター（Ｒｅｆｅｒｅｎｃｅ  ｓｉｇｎａｌ  ｄｅｔｅｃｔｏｒ）９７００、チャネル等化部（Ｃｈａｎｎｅｌ  ｅｑｕａｌｉｚｅｒ）９８００及びインバースウェーブフォームトランスフォーム（Ｉｎｖｅｒｓｅ  ｗａｖｅｆｏｒｍ  ｔｒａｎｓｆｏｒｍ）ブロック９９００を含むことができる。
【０１１７】
チューナー９１００は、所望の周波数帯域を選択し、受信した信号の大きさを補償してＡＤＣブロック９２００に出力することができる。
【０１１８】
ＡＤＣブロック９２００は、チューナー９１００から出力された信号をデジタル信号に変換することができる。
【０１１９】
プリアンブルディテクター９３００は、デジタル信号に対して、受信装置に対応するシステムの信号であるか否かを確認するためにプリアンブル（またはプリアンブル信号又はプリアンブルシンボル）を検出することができる。この場合、プリアンブルディテクター９３００は、プリアンブルを介して受信される基本的な伝送パラメータを復号することができる。
【０１２０】
ガードシーケンスディテクター９４００は、デジタル信号内のガードシーケンスを検出することができる。時間／周波数同期化ブロック９６００は、検出されたガードシーケンスを用いて時間／周波数同期化を行うことができ、チャネル等化部９８００は、検出されたガードシーケンスを用いて受信／復元されたシーケンスを介してチャネルを推定することができる。
【０１２１】
ウェーブフォームトランスフォームブロック９５００は、送信側でインバースウェーブフォームトランスフォームが行われた場合、これに対する逆変換過程を行うことができる。本発明の一実施例に係る放送送受信システムがマルチキャリアシステムである場合、ウェーブフォームトランスフォームブロック９５００はＦＦＴ変換過程を行うことができる。また、本発明の一実施例に係る放送送受信システムがシングルキャリアシステムである場合、受信された時間領域の信号が周波数領域で処理するために使用されたり、時間領域で全て処理されたりする場合、ウェーブフォームトランスフォームブロック９５００は使用されなくてもよい。
【０１２２】
時間／周波数同期化ブロック９６００は、プリアンブルディテクター９３００、ガードシーケンスディテクター９４００、レファレンス信号ディテクター９７００の出力データを受信し、検出された信号に対して、ガードシーケンス抽出、ブロックウィンドウポジショニング（ｂｌｏｃｋ  ｗｉｎｄｏｗ  ｐｏｓｉｔｉｏｎｉｎｇ）を含む時間同期化及びキャリア周波数同期化を行うことができる。このとき、周波数同期化のために、時間／周波数同期化ブロック９６００は、ウェーブフォームトランスフォームブロック９５００の出力信号をフィードバックして使用することができる。
【０１２３】
レファレンス信号ディテクター９７００は、受信されたレファレンス信号を検出することができる。したがって、本発明の一実施例に係る受信装置は、同期化を行ったり、チャネル推定（ｃｈａｎｎｅｌ  ｅｓｔｉｍａｔｉｏｎ）を行ったりすることができる。
【０１２４】
チャネル等化部９８００は、ガードシーケンスやレファレンス信号から、各伝送アンテナから各受信アンテナまでの伝送チャネルを推定し、推定されたチャネルを用いて各受信データに対するチャネル補償（ｅｑｕａｌｉｚａｔｉｏｎ）を行うことができる。
【０１２５】
インバースウェーブフォームトランスフォームブロック９９００は、同期及びチャネル推定／補償を効率的に行うためにウェーブフォームトランスフォームブロック９５００がウェーブフォームトランスフォームを行った場合、再び元の受信データドメインに復元する役割を果たすことができる。本発明の一実施例に係る放送送受信システムがシングルキャリアシステムである場合、ウェーブフォームトランスフォームブロック９５００は、同期／チャネル推定／補償を周波数領域で行うためにＦＦＴを行うことができ、インバースウェーブフォームトランスフォームブロック９９００は、チャネル補償が完了した信号に対してＩＦＦＴを行うことによって、伝送されたデータシンボルを復元することができる。本発明の一実施例に係る放送送受信システムがマルチキャリアシステムである場合、インバースウェーブフォームトランスフォームブロック９９００は使用されなくてもよい。
【０１２６】
また、上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【０１２７】
図１０は、本発明の一実施例に係るフレームパーシングモジュールを示した図である。
【０１２８】
図１０に示されたフレームパーシングモジュールは、図８で説明したフレームパーシングモジュールの一実施例に該当する。また、図１０に示されたフレームパーシングモジュールは、図６で説明したフレームストラクチャモジュールの逆動作を行うことができる。
【０１２９】
図１０に示したように、本発明の一実施例に係るフレームパーシングモジュールは、少なくとも１つ以上のブロックデインターリーバ（ｂｌｏｃｋ  ｄｅｉｎｔｅｒｌｅａｖｅｒ）１００００及び少なくとも１つ以上のセルデマッパー（ｃｅｌｌ  ｄｅｍａｐｐｅｒ）１０１００を含むことができる。
【０１３０】
ブロックデインターリーバ１００００は、ｍ個の受信アンテナの各データ経路に入力されてシンクロナイゼーションアンドデモジュレーションモジュールで処理されたデータに対して、各信号ブロック単位で、データに対するデインターリービングを行うことができる。この場合、図８で説明したように、送信側でペアワイズインターリービングが行われた場合、ブロックデインターリーバ１００００は、各入力経路に対して、連続した２つのデータを一つのペアとして処理することができる。したがって、ブロックデインターリーバ１００００は、デインターリービングを行った場合にも、連続した２つの出力データを出力することができる。また、ブロックデインターリーバ１００００は、送信端で行ったインターリービング過程の逆過程を行って元のデータ順に出力することができる。
【０１３１】
セルデマッパー１０１００は、受信された信号フレームから、コモンデータに対応するセル、データパイプに対応するセル及びＰＬＳデータに対応するセルを抽出することができる。必要であれば、セルデマッパー１０１００は、多数の部分に分散して伝送されたデータをマージング（ｍｅｒｇｉｎｇ）し、一つのストリームとして出力することができる。また、図６で説明したように、送信端で２つの連続したセル入力データが一つのペアとして処理されてマッピングされた場合、セルデマッパー１０１００は、これに該当する逆過程として、連続した２つの入力セルを一つの単位として処理するペアワイズセルデマッピングを行うことができる。
【０１３２】
また、セルデマッパー１０１００は、現在のフレームを介して受信したＰＬＳシグナリングデータに対して、それぞれＰＬＳ−プレ及びＰＬＳ−ポスト情報をそれぞれ抽出して出力することができる。
【０１３３】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【０１３４】
図１１は、本発明の一実施例に係るデマッピングアンドデコーディング（ｄｅｍａｐｐｉｎｇ  ＆  ｄｅｃｏｄｉｎｇ）モジュールを示した図である。
【０１３５】
図１１に示されたデマッピングアンドデコーディングモジュールは、図８で説明したデマッピングアンドデコーディングモジュールの一実施例に該当する。また、図１１に示されたデマッピングアンドデコーディングモジュールは、図５で説明したコーディングアンドモジュレーションモジュールの逆動作を行うことができる。
【０１３６】
上述したように、本発明の一実施例に係る送信装置のコーディングアンドモジュレーションモジュールは、入力されたデータパイプに対して、それぞれの経路（ｐａｔｈ）別にＳＩＳＯ、ＭＩＳＯとＭＩＭＯ方式を独立に適用して処理することができる。したがって、図１１に示されたデマッピングアンドデコーディングモジュールも、送信装置に対応してフレームパーサーから出力されたデータをそれぞれＳＩＳＯ、ＭＩＳＯ、ＭＩＭＯ処理するためのブロックを含むことができる。
【０１３７】
図１１に示したように、本発明の一実施例に係るデマッピングアンドデコーディングモジュールは、ＳＩＳＯ方式のための第１ブロック１１０００、ＭＩＳＯ方式のための第２ブロック１１１００、ＭＩＭＯ方式のための第３ブロック１１２００及びＰＬＳプレ／ポスト情報を処理するための第４ブロック１１３００を含むことができる。図１１に示されたデマッピングアンドデコーディングモジュールは一実施例に過ぎず、設計者の意図によって、デマッピングアンドデコーディングモジュールは、第１ブロック１１０００及び第４ブロック１１３００のみを含んでいてもよく、第２ブロック１１１００及び第４ブロック１１３００のみを含んでいてもよく、第３ブロック１１２００及び第４ブロック１１３００のみを含んでいてもよい。すなわち、設計者の意図によって、デマッピングアンドデコーディングモジュールは、各データパイプを同一又は異ならせて処理するためのブロックを含むことができる。
【０１３８】
以下、各ブロックについて説明する。
【０１３９】
第１ブロック１１０００は、入力されたデータパイプをＳＩＳＯ処理するためのブロックであって、タイムデインターリーバ（ｔｉｍｅ  ｄｅ−ｉｎｔｅｒｌｅａｖｅｒ）ブロック１１０１０、セルデインターリーバ（ｃｅｌｌ  ｄｅ−ｉｎｔｅｒｌｅａｖｅｒ）ブロック１１０２０、コンステレーションデマッパー（ｃｏｎｓｔｅｌｌａｔｉｏｎ  ｄｅｍａｐｐｅｒ）ブロック１１０３０、セルトゥビットマックス（ｃｅｌｌ  ｔｏ  ｂｉｔ  ｍｕｘ）ブロック１１０４０、ビットデインターリーバ（ｂｉｔ  ｄｅ−ｉｎｔｅｒｌｅａｖｅｒ）ブロック１１０５０及びＦＥＣデコーダ（ｄｅｃｏｄｅｒ）ブロック１１０６０を含むことができる。
【０１４０】
タイムデインターリーバブロック１１０１０は、図５で説明したタイムインターリーバブロック５０６０の逆過程を行うことができる。すなわち、タイムデインターリーバブロック１１０１０は、時間領域でインターリービングされた入力シンボルを元の位置にデインターリービングすることができる。
【０１４１】
セルデインターリーバブロック１１０２０は、図５で説明したセルインターリーバブロック５０５０の逆過程を行うことができる。すなわち、セルデインターリーバブロック１１０２０は、一つのＦＥＣブロック内でスプレッドされたセルの位置を元の位置にデインターリービングすることができる。
【０１４２】
コンステレーションデマッパーブロック１１０３０は、図５で説明したコンステレーションマッパーブロック５０４０の逆過程を行うことができる。すなわち、コンステレーションデマッパーブロック１１０３０は、シンボルドメインの入力信号をビットドメインのデータにデマッピングすることができる。また、コンステレーションデマッパーブロック１１０３０は、ハードデシジョン（ｈａｒｄ  ｄｅｃｉｓｉｏｎ）を行い、決定されたビットデータを出力してもよく、ソフトデシジョン（ｓｏｆｔ  ｄｅｃｉｓｉｏｎ）値あるいは確率的な値に該当する各ビットのＬＬＲ（Ｌｏｇ−ｌｉｋｅｌｉｈｏｏｄ  ｒａｔｉｏ）を出力してもよい。もし、送信端で追加のダイバーシティ利得を得るためにローテーションコンステレーションを適用した場合、コンステレーションデマッパーブロック１１０３０は、これに相応する２次元ＬＬＲデマッピング（２−Ｄｉｍｅｎｓｉｏｎａｌ  ＬＬＲ  ｄｅｍａｐｐｉｎｇ）を行うことができる。このとき、コンステレーションデマッパーブロック１１０３０は、ＬＬＲを計算するとき、送信装置でＩ又はＱ成分に対して行われたディレイ値を補償できるように計算を行うことができる。
【０１４３】
セルトゥビットマックスブロック１１０４０は、図５で説明したビットトゥセルデマックスブロック５０３０の逆過程を行うことができる。すなわち、セルトゥビットマックスブロック１１０４０は、ビットトゥセルデマックスブロック５０３０でマッピングされたビットデータを元のビットストリームの形態に復元することができる。
【０１４４】
ビットデインターリーバブロック１１０５０は、図５で説明したビットインターリーバブロック５０２０の逆過程を行うことができる。すなわち、ビットデインターリーバブロック１１０５０は、セルトゥビットマックスブロック１１０４０から出力されたビットストリームを元の順にデインターリービングすることができる。
【０１４５】
ＦＥＣデコーダブロック１１０６０は、図５で説明したＦＥＣエンコーダブロック５０１０の逆過程を行うことができる。すなわち、ＦＥＣデコーダブロック１１０６０は、ＬＤＰＣデコーディングとＢＣＨデコーディングを行うことで、伝送チャネル上で発生したエラーを訂正することができる。
【０１４６】
第２ブロック１１１００は、入力されたデータパイプをＭＩＳＯ処理するためのブロックであって、図１１に示したように、第１ブロック１１０００と同様に、タイムデインターリーバブロック、セルデインターリーバブロック、コンステレーションデマッパーブロック、セルトゥビットマックスブロック、ビットデインターリーバブロック及びＦＥＣデコーダブロックを含むことができるが、ＭＩＳＯデコーディングブロック１１１１０をさらに含むという点で異なる。第２ブロック１１１００は、第１ブロック１１０００と同様にタイムデインターリーバから出力まで同一の役割の過程を行うので、同一のブロックについての説明は省略する。
【０１４７】
ＭＩＳＯデコーディングブロック１１１１０は、図５で説明したＭＩＳＯプロセシングブロック５１１０の逆過程を行うことができる。本発明の一実施例に係る放送送受信システムがＳＴＢＣを使用したシステムである場合、ＭＩＳＯデコーディングブロック１１１１０は、アラモウチデコーディング（Ａｌａｍｏｕｔｉ  ｄｅｃｏｄｉｎｇ）を行うことができる。
【０１４８】
第３ブロック１１２００は、入力されたデータパイプをＭＩＭＯ処理するためのブロックであって、図１１に示したように、第２ブロック１１１００と同様に、タイムデインターリーバブロック、セルデインターリーバブロック、コンステレーションデマッパーブロック、セルトゥビットマックスブロック、ビットデインターリーバブロック及びＦＥＣデコーダブロックを含むことができるが、ＭＩＭＯデコーディングブロック１１２１０を含むという点でデータ処理過程が異なる。第３ブロック１１２００に含まれたタイムデインターリーバ、セルデインターリーバ、コンステレーションデマッパー、セルトゥビットマックス、ビットデインターリーバブロックの動作は、第１〜第２ブロック１１０００〜１１１００に含まれた当該ブロックの動作と具体的な機能は異なり得るが、基本的な役割は同一である。
【０１４９】
ＭＩＭＯデコーディングブロック１１２１０は、ｍ個の受信アンテナ入力信号に対して、セルデインターリーバの出力データを入力として受け、図５で説明したＭＩＭＯプロセシングブロック５２２０の逆過程としてＭＩＭＯデコーディングを行うことができる。ＭＩＭＯデコーディングブロック１１２１０は、最高の復号化性能を得るためにＭＬデコーディング（Ｍａｘｉｍｕｍ  ｌｉｋｅｌｉｈｏｏｄ  ｄｅｃｏｄｉｎｇ）を行ったり、複雑度を減少させたスフィアーデコーディング（Ｓｐｈｅｒｅ  ｄｅｃｏｄｉｎｇ）を行うことができる。または、ＭＩＭＯデコーディングブロック１１２１０は、ＭＭＳＥ検出を行ったり、反復デコーディング（ｉｔｅｒａｔｉｖｅ  ｄｅｃｏｄｉｎｇ）を共に結合して行ったりして、向上したデコーディング性能を確保することができる。
【０１５０】
第４ブロック１１３００は、ＰＬＳ−プレ／ポスト情報を処理するためのブロックであって、ＳＩＳＯ又はＭＩＳＯデコーディングを行うことができる。第４ブロック１１３００は、図５で説明した第４ブロック５３００の逆過程を行うことができる。
【０１５１】
第４ブロック１１３００に含まれたタイムデインターリーバ、セルデインターリーバ、コンステレーションデマッパー、セルトゥビットマックス、ビットデインターリーバブロックの動作は、第１〜第３ブロック１１０００〜１１２００に含まれた当該ブロックの動作と具体的な機能は異なり得るが、基本的な役割は同一である。
【０１５２】
第４ブロック１１３００に含まれたＦＥＣデコーダ（Ｓｈｏｒｔｅｎｅｄ／Ｐｕｎｃｔｕｒｅｄ  ＦＥＣ  ｄｅｃｏｄｅｒ）１１３１０は、図５で説明したＦＥＣエンコーダブロック５３１０の逆過程を行うことができる。すなわち、ＦＥＣデコーダ１１３１０は、ＰＬＳデータの長さに応じてショートニング／パンクチャリング（ｓｈｏｒｔｅｎｉｎｇ／ｐｕｎｃｔｕｒｉｎｇ）されて受信されたデータに対してデショートニング／デパンクチャリング（ｄｅ−ｓｈｏｒｔｅｎｉｎｇ／ｄｅ−ｐｕｎｃｔｕｒｉｎｇ）を行った後、ＦＥＣデコーディングを行うことができる。この場合、データパイプに使用されたＦＥＣデコーダを同一にＰＬＳデータにも使用できるので、ＰＬＳデータのみのための別途のＦＥＣデコーダハードウェアを必要としないので、システムの設計が容易であり、効率的なコーディングが可能であるという利点がある。
【０１５３】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【０１５４】
結果的に、図１１に示したように、本発明の一実施例に係るデマッピングアンドデコーディングモジュールは、各経路別に処理されたデータパイプ及びＰＬＳ情報をアウトプットプロセッサに出力することができる。
【０１５５】
図１２及び図１３は、本発明の一実施例に係るアウトプットプロセッサを示した図である。
【０１５６】
図１２は、本発明の一実施例に係るアウトプットプロセッサを示した図である。
【０１５７】
図１２に示されたアウトプットプロセッサは、図８で説明したアウトプットプロセッサの一実施例に該当する。また、図１２に示されたアウトプットプロセッサは、デマッピングアンドデコーディングモジュールから出力されたシングルデータパイプを受信してシングルアウトプットストリームを出力するためのもので、図２で説明したインプットフォーマッティングモジュールの逆動作を行うことができる。
【０１５８】
図１２に示されたアウトプットプロセッサは、ＢＢデスクランブラ（ｄｅｓｃｒａｍｂｌｅｒ）ブロック１２０００、パディング除去（Ｐａｄｄｉｎｇ  ｒｅｍｏｖａｌ）ブロック１２１００、ＣＲＣ−８デコーダ（ＣＲＣ−８  ｄｅｃｏｄｅｒ）ブロック１２２００及びＢＢフレームプロセッサ（ＢＢ  ｆｒａｍｅ  ｐｒｏｃｅｓｓｏｒ）ブロック１２３００を含むことができる。
【０１５９】
ＢＢデスクランブラブロック１２０００は、入力されたビットストリームに対して、送信端で使用したものと同一のＰＲＢＳを発生させ、ビット列とＸＯＲ演算をしてデスクランブリングを行うことができる。
【０１６０】
パディング除去ブロック１２１００は、送信端で必要に応じて挿入されたパディングビットを除去することができる。
【０１６１】
ＣＲＣ−８デコーダブロック１２２００は、パディング除去ブロック１２１００から入力されたビットストリームに対してＣＲＣデコーディングを行うことによって、ブロックエラーを確認／訂正することができる。
【０１６２】
ＢＢフレームプロセッサブロック１２３００は、ＢＢフレームヘッダーに伝送された情報をデコーディングし、デコーディングされた情報を用いてＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４  ｏｒ  ｖ６）またはＧＳ（Ｇｅｎｅｒｉｃ  Ｓｔｒｅａｍ）を復元することができる。
【０１６３】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【０１６４】
図１３は、本発明の他の実施例に係るアウトプットプロセッサを示した図である。
【０１６５】
図１３に示されたアウトプットプロセッサは、図８で説明したアウトプットプロセッサの一実施例に該当する。また、図１３に示されたアウトプットプロセッサは、デマッピングアンドデコーディングモジュールから出力されたマルチプルデータパイプを受信するケースに該当する。マルチプルデータパイプに対するデコーディングは、複数のデータパイプに共通に適用され得るコモンデータ及びこれと関連するデータパイプをマージングしてデコーディングする場合、または、受信装置が複数のサービスあるいはサービスコンポーネント（階層映像サービス（ｓｃａｌａｂｌｅ  ｖｉｄｅｏ  ｓｅｒｖｉｃｅ）を含む）を同時にデコーディングする場合を含むことができる。
【０１６６】
図１３に示されたアウトプットプロセッサは、図１２で説明したアウトプットプロセッサの場合と同様に、ＢＢデスクランブラブロック、パディング除去ブロック、ＣＲＣ−８デコーダブロック及びＢＢフレームプロセッサブロックを含むことができる、各ブロックは、図１２で説明したブロックの動作と具体的な動作は異なり得るが、基本的な役割は同一である。
【０１６７】
図１３に示されたアウトプットプロセッサに含まれたデジッタバッファ（Ｄｅ−ｊｉｔｔｅｒ  ｂｕｆｆｅｒ）ブロック１３０００は、マルチプルデータパイプ間の同期化のために送信端で任意に挿入されたディレイを、復元されたＴＴＯ（ｔｉｍｅ  ｔｏ  ｏｕｔｐｕｔ）パラメータによって補償することができる。
【０１６８】
また、ヌルパケット挿入（Ｎｕｌｌ  ｐａｃｋｅｔ  ｉｎｓｅｒｔｉｏｎ）ブロック１３１００は、復元されたＤＮＰ（ｄｅｌｅｔｅｄ  ｎｕｌｌ  ｐａｃｋｅｔ）情報を参考にしてストリーム内の除去されたヌルパケットを復元することができ、コモンデータを出力することができる。
【０１６９】
ＴＳクロック再生成（ＴＳ  ｃｌｏｃｋ  ｒｅｇｅｎｅｒａｔｉｏｎ）ブロック１３２００は、ＩＳＣＲ（Ｉｎｐｕｔ  Ｓｔｒｅａｍ  Ｔｉｍｅ  Ｒｅｆｅｒｅｎｃｅ）情報を基準として出力パケットの詳細な時間同期を復元することができる。
【０１７０】
ＴＳ再結合（ＴＳ  ｒｅｃｏｍｂｉｎｉｎｇ）ブロック１３３００は、ヌルパケット挿入ブロック１３１００から出力されたコモンデータ及びこれと関連するデータパイプを再結合（ｒｅｃｏｍｂｉｎｉｎｇ）して、元のＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４  ｏｒ  ｖ６）あるいはＧＳ（Ｇｅｎｅｒｉｃ  Ｓｔｒｅａｍ）に復元して出力することができる。ＴＴＯ、ＤＮＰ、ＩＳＣＲ情報は、いずれもＢＢフレームヘッダーを介して取得することができる。
【０１７１】
インバンドシグナリングデコーダ（Ｉｎ−ｂａｎｄ  ｓｉｇｎａｌｉｎｇ  ｄｅｃｏｄｅｒ）ブロック１３４００は、データパイプの各ＦＥＣフレーム内のパディングビットフィールド（ｐａｄｄｉｎｇ  ｂｉｔ  ｆｉｅｌｄ）を介して伝送されるインバンドフィジカルレイヤシグナリング情報を復元して出力することができる。
【０１７２】
図１３に示されたアウトプットプロセッサは、ＰＬＳ−プレ経路とＰＬＳ−ポスト経路を介して入力されるＰＬＳ−プレ情報及びＰＬＳ−ポスト情報をそれぞれＢＢデスクランブルし、デスクランブルされたデータに対してデコーディングを行って元のＰＬＳデータを復元することができる。復元されたＰＬＳデータは、受信装置内のシステムコントローラー（ｓｙｓｔｅｍ  ｃｏｎｔｒｏｌｌｅｒ）に伝達され、システムコントローラーは、受信装置のシンクロナイゼーションアンドデモジュレーションモジュール、フレームパーシングモジュール、デマッピングアンドデコーディングモジュール及びアウトプットプロセッサモジュールに必要なパラメータを供給することができる。
【０１７３】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【０１７４】
図１４は、本発明の他の実施例に係るコーディングアンドモジュレーションモジュールを示した図である。
【０１７５】
図１４に示されたコーディングアンドモジュレーションモジュールは、図１及び図５で説明したコーディングアンドモジュレーションモジュールの他の実施例に該当する。
【０１７６】
図１４に示されたコーディングアンドモジュレーションモジュールは、図５で説明したように、各データパイプを介して伝送するサービスやサービスコンポーネント別にＱｏＳを調節するために、モジュールは、ＳＩＳＯ方式のための第１ブロック１４０００、ＭＩＳＯ方式のための第２ブロック１４１００、ＭＩＭＯ方式のための第３ブロック１４２００及びＰＬＳ−プレ／ポスト情報を処理するための第４ブロック１４３００を含むことができる。また、本発明の一実施例に係るコーディングアンドモジュレーションモジュールは、上述したように、設計者の意図によって、各データパイプを同一又は異ならせて処理するためのブロックを含むことができる。図１４に示された第１ブロック〜第４ブロック１４０００〜１４３００は、図５で説明した第１ブロック〜第４ブロック５０００〜５３００とほぼ同一のブロックを含んでいる。
【０１７７】
しかし、第１ブロック〜第３ブロック１４０００〜１４２００に含まれたコンステレーションマッパーブロック１４０１０の機能が図５の第１ブロック〜第３ブロック５０００〜５２００に含まれたコンステレーションマッパーブロック５０４０の機能と異なるという点、第１ブロック〜第４ブロック１４０００〜１４３００のセルインターリーバとタイムインターリーバとの間にローテーション及びドＩ／Ｑインターリーバ（ｒｏｔａｔｉｏｎ  ＆  Ｉ／Ｑ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック１４０２０が含まれているという点、及びＭＩＭＯ方式のための第３ブロック１４２００の構成が図５に示されたＭＩＭＯ方式のための第３ブロック５２００の構成と異なるという点で相違する。以下では、図５と同一のブロックについての説明は省略し、上述した相違点を中心に説明する。
【０１７８】
図１４に示されたコンステレーションマッパーブロック１４０１０は、入力されたビットワードをコンプレックスシンボルにマッピングすることができる。ただし、図５に示されたコンステレーションマッパーブロック５０４０とは異なり、コンステレーションローテーションを行わなくてもよい。図１４に示されたコンステレーションマッパーブロック１４０１０は、上述したように、第１ブロック〜第３ブロック１４０００〜１４２００に共通に適用することができる。
【０１７９】
ローテーション及びＩ／Ｑインターリーバブロック１４０２０は、セルインターリーバから出力されたセルインターリービングされたデータの各コンプレックスシンボルのインフェーズ（Ｉｎ―ｐｈａｓｅ）とＱフェーズ（Ｑｕａｄｒａｔｕｒｅ―ｐｈａｓｅ）コンポーネントを独立にインターリービングして、シンボル単位で出力することができる。ローテーション及びＩ／Ｑインターリーバブロック１４０２０の入力データ及び出力シンボルの数は２個以上であり、これは、設計者の意図によって変更可能である。また、ローテーション及びＩ／Ｑインターリーバブロック１４０２０は、インフェーズ（Ｉｎ―ｐｈａｓｅ）成分に対してはインターリービングを行わなくてもよい。
【０１８０】
ローテーション及びＩ／Ｑインターリーバブロック１４０２０は、上述したように、第１ブロック〜第４ブロック１４０００〜１４３００に共通に適用することができる。この場合、ローテーション及びＩ／Ｑインターリーバブロック１４０２０がＰＬＳ−プレ／ポスト情報を処理するための第４ブロック１４３００に適用されるか否かは、上述したプリアンブルを介してシグナリングされ得る。
【０１８１】
ＭＩＭＯ方式のための第３ブロック１４２００は、図１４に示したように、Ｑ−ブロックインターリーバ（Ｑ−ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｅｒ）ブロック１４２１０及びコンプレックスシンボル生成（ｃｏｍｐｌｅｘ  ｓｙｍｂｏｌ  ｇｅｎｅｒａｔｏｒ）ブロック１４２２０を含むことができる。
【０１８２】
Ｑ−ブロックインターリーバブロック１４２１０は、ＦＥＣエンコーダから入力された、ＦＥＣエンコーディングが行われたＦＥＣブロックのパリティパート（パリティー領域）に対してパーミュテーション（ｐｅｒｍｕｔａｔｉｏｎ）を行うことができる。これを通じて、ＬＤＰＣ  Ｈマトリックスのパリティパートを情報パート（ｉｎｆｏｒｍａｔｉｏｎ  ｐａｒｔ）と同一に循環構造（ｃｙｃｌｉｃ  ｓｔｒｕｃｔｕｒｅ）にすることができる。Ｑ−ブロックインターリーバブロック１４２１０は、ＬＤＰＣ  ＨマトリックスのＱサイズを有する出力ビットブロックの順序をパーミュテーションした後、行−列ブロックインターリービング（ｒｏｗ−ｃｏｌｕｍｎ  ｂｌｏｃｋ  ｉｎｔｅｒｌｅａｖｉｎｇ）を行って最終ビット列を生成して出力することができる。
【０１８３】
コンプレックスシンボル生成ブロック１４２２０は、Ｑ−ブロックインターリーバブロック１４２１０から出力されたビット列の入力を受け、コンプレックスシンボルにマッピングして出力することができる。この場合、コンプレックスシンボル生成ブロック１４２２０は、少なくとも２つの経路を介してシンボルを出力することができる。これは、設計者の意図によって変更可能である。
【０１８４】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【０１８５】
結果的に、図１４に示したように、本発明の他の実施例に係るコーディングアンドモジュレーションモジュールは、各経路別に処理されたデータパイプ、ＰＬＳ−プレ情報、ＰＬＳ−ポスト情報をフレームストラクチャモジュールに出力することができる。
【０１８６】
図１５は、本発明の他の実施例に係るデマッピングアンドデコーディングモジュールを示した図である。
【０１８７】
図１５に示されたデマッピングアンドデコーディングモジュールは、図８及び図１１で説明したデマッピングアンドデコーディングモジュールの他の実施例に該当する。また、図１５に示されたデマッピングアンドデコーディングモジュールは、図１４で説明したコーディングアンドモジュレーションモジュールの逆動作を行うことができる。
【０１８８】
図１５に示したように、本発明の他の実施例に係るデマッピングアンドデコーディングモジュールは、ＳＩＳＯ方式のための第１ブロック１５０００、ＭＩＳＯ方式のための第２ブロック１５１００、ＭＩＭＯ方式のための第３ブロック１５２００及びＰＬＳ−プレ／ポスト情報を処理するための第４ブロック１５３００を含むことができる。また、本発明の一実施例に係るデマッピングアンドデコーディングモジュールは、上述したように、設計者の意図によって、各データパイプを同一又は異ならせて処理するためのブロックを含むことができる。図１５に示された第１ブロック〜第４ブロック１５０００〜１５３００は、図１１で説明した第１ブロック〜第４ブロック１１０００〜１１３００とほぼ同一のブロックを含んでいる。
【０１８９】
しかし、第１ブロック〜第４ブロック１５０００〜１５３００のタイムデインターリーバとセルデインターリーバとの間にＩ／Ｑデインターリーバ及びデローテーション（Ｉ／Ｑ  ｄｅｉｎｔｅｒｌｅａｖｅｒ  ＆  ｄｅｒｏｔａｔｉｏｎ）ブロック１５０１０が含まれているという点、第１ブロック〜第３ブロック１５０００〜１５２００に含まれたコンステレーションデマッパーブロック１５０２０の機能が図１１の第１ブロック〜第３ブロック１１０００〜１１２００に含まれたコンステレーションデマッパーブロック１１０３０の機能と異なるという点、及びＭＩＭＯ方式のための第３ブロック１５２００の構成が図１１に示されたＭＩＭＯ方式のための第３ブロック１１２００の構成と異なるという点で相違する。以下では、図１１と同一のブロックについての説明は省略し、上述した相違点を中心に説明する。
【０１９０】
Ｉ／Ｑデインターリーバ及びデローテーションブロック１５０１０は、図１４で説明したローテーション及びＩ／Ｑインターリーバブロック１４０２０の逆過程を行うことができる。すなわち、Ｉ／Ｑデインターリーバ及びデローテーションブロック１５０１０は、送信端でＩ／Ｑインターリービングされて伝送されたＩ及びＱコンポーネントに対してそれぞれデインターリービングを行うことができ、復元されたＩ／Ｑコンポーネントを有するコンプレックスシンボルを再びデローテーションして出力することができる。
【０１９１】
Ｉ／Ｑデインターリーバ及びデローテーションブロック１５０１０は、上述したように、第１ブロック〜第４ブロック１５０００〜１５３００に共通に適用することができる。この場合、Ｉ／Ｑデインターリーバ及びデローテーションブロック１５０１０がＰＬＳ−プレ／ポスト情報を処理するための第４ブロック１５３００に適用されるか否かは、上述したプリアンブルを介してシグナリングされ得る。
【０１９２】
コンステレーションデマッパーブロック１５０２０は、図１４で説明したコンステレーションマッパーブロック１４０１０の逆過程を行うことができる。すなわち、コンステレーションデマッパーブロック１５０２０は、デローテーションを行わずに、セルデインターリービングされたデータに対してデマッピングを行うことができる。
【０１９３】
ＭＩＭＯ方式のための第３ブロック１５２００は、図１５に示したように、コンプレックスシンボルパーシング（ｃｏｍｐｌｅｘ  ｓｙｍｂｏｌ  ｐａｒｓｉｎｇ）ブロック１５２１０及びＱ−ブロックデインターリーバ（Ｑ−ｂｌｏｃｋ  ｄｅｉｎｔｅｒｌｅａｖｅｒ）ブロック１５２２０を含むことができる。
【０１９４】
コンプレックスシンボルパーシングブロック１５２１０は、図１４で説明したコンプレックスシンボル生成ブロック１４２２０の逆過程を行うことができる。すなわち、コンプレックスデータシンボルをパーシングし、ビットデータにデマッピングして出力することができる。この場合、コンプレックスシンボルパーシングブロック１５２１０は、少なくとも２つの経路を介してコンプレックスデータシンボルの入力を受けることができる。
【０１９５】
Ｑ−ブロックデインターリーバブロック１５２２０は、図１４で説明したＱ−ブロックインターリーバブロック１４２１０の逆過程を行うことができる。すなわち、Ｑ−ブロックデインターリーバブロック１５２２０は、行−列デインターリービング（ｒｏｗ−ｃｏｌｕｍｎ  ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）によってＱサイズのブロックを復元した後、パーミュテーションされた各ブロックの順序を元の順に復元した後、パリティデインターリービングを通じてパリティビットの位置を元通りに復元して出力することができる。
【０１９６】
上述したブロックは、設計者の意図によって省略されてもよく、類似又は同一の機能を有する他のブロックによって代替されてもよい。
【０１９７】
結果的に、図１５に示したように、本発明の他の実施例に係るデマッピングアンドデコーディングモジュールは、各経路別に処理されたデータパイプ及びＰＬＳ情報をアウトプットプロセッサに出力することができる。
【０１９８】
上述したように、本発明の一実施例に係る放送信号送信装置及び送信方法は、同一のＲＦチャネル内で互いに異なる放送送受信システムの信号をマルチプレクシングして送信することができ、本発明の一実施例に係る放送信号受信装置及び受信方法は、これに対応して信号を処理することができる。したがって、本発明の一実施例に係る放送信号送受信システムは、フレキシブル（ｆｌｅｘｉｂｌｅ）な放送送受信システムを提供することができる。
【０１９９】
前述したように、本発明の実施例に係る放送信号を送信する方法及び装置は、同一のＲＦチャネル内で互いに異なる放送送受信システムの信号をマルチプレクシングし、マルチプレクシングされた信号を送信することができる。また、本発明の実施例に係る放送信号を受信する方法及び装置は、放送信号送信オペレーションに応答して当該信号を処理することができる。したがって、柔軟な放送送信及び受信システムを提供することができる。
【０２００】
前述したように、本発明の実施例に係るウェーブフォームジェネレーションモジュール１３００は、フレームストラクチャモジュール１２００から出力された信号フレームを送信可能な信号に変換することができる。この場合、本発明の実施例に係るウェーブフォームジェネレーションモジュール１３００は、フェーズプレ−ディストーション（ｐｈａｓｅ  ｐｒｅ−ｄｉｓｔｏｒｔｉｏｎ、ＰＰＤ）方法またはフェーズディストーションを使用することができる。本発明の実施例に係るフェーズプレ−ディストーション方法は、分散ＭＩＳＯスキームまたは２Ｄ−ｅＳＦＮと呼ぶことができる。また、本発明は、ウェーブフォームジェネレーションモジュール１３００の入力信号が同一であることを仮定することができる。
【０２０１】
本発明の実施例に係るシステムは、単一周波数ネットワーク（ｓｉｎｇｌｅ  ｆｒｅｑｕｅｎｃｙ  ｎｅｔｗｏｒｋ）を支援することができる。ここで、分散ＭＩＳＯスキームは、ロバストな伝送モードを支援するために選択的に使用できる。２Ｄ−ｅＳＦＮは、複数の伝送アンテナを使用する分散ＭＩＳＯスキームを意味し、ここで、各伝送アンテナは、ＳＦＮネットワーク内で互いに異なる送信端に位置し得る。
【０２０２】
ＳＦＮ構成において、２Ｄ−ｅＳＦＮプロセシングは、時間及び周波数ダイバーシティを得るために、複数の送信機によって送信された信号のフェーズを独立に歪ませることができる。これにより、ロングタイムディープフェーディングまたはローフラットフェーディングによるバーストエラーを減少させることができる。
【０２０３】
したがって、本発明のフェーズプレ−ディストーション方法、すなわち、事前歪み方法によって、放送信号受信装置によるチャネル推定性能は悪化せず、伝送信号の利得（ｇａｉｎ）歪みは引き起こされない。したがって、利得歪み（ｇａｉｎ  ｄｉｓｔｏｒｔｉｏｎ）による伝送キャパシティーの損失を最小化することができる。
【０２０４】
また、本発明のフェーズプレ−ディストーション方法は、前述した複数のアンテナに対して独立に適用することができる。したがって、ダイバーシティ利得を得ることができる。また、放送信号受信装置は、フェーズプレ−ディストーションを処理する必要がないので、放送信号受信装置をデザインする際に、追加的な複雑度（ｃｏｍｐｌｅｘｉｔｙ）が要求されないという利点がある。
【０２０５】
図１６は、本発明の一実施例に係る放送システムのフレームの構造を示した図である。
【０２０６】
上述したフレームストラクチャモジュールに含まれたセルマッパーは、入力されたＳＩＳＯ、ＭＩＳＯ又はＭＩＭＯ処理されたＤＰデータを伝送するセル、コモンＤＰを伝送するセル及びＰＬＳデータを伝送するセルを、スケジューリング情報に従って信号フレームに配置することができる。その後、生成された信号フレームは連続的に伝送されてもよい。
【０２０７】
本発明の一実施例に係る放送信号送信装置及び送信方法は、同一のＲＦチャネル（ＲＦ  ｃｈａｎｎｅｌ）内で互いに異なる放送送受信システムの信号をマルチプレクシングして送信することができ、本発明の一実施例に係る放送信号受信装置及び受信方法は、これに対応して信号を処理することができる。したがって、本発明の一実施例に係る放送信号送受信システムは、フレキシブル（ｆｌｅｘｉｂｌｅ）な放送送受信システムを提供することができる。
【０２０８】
したがって、本発明の一実施例に係る放送信号送信装置は、放送サービスと関連するデータを運搬する複数のスーパーフレームを連続的に伝送することができる。
【０２０９】
図１６の（ａ）は、本発明の一実施例に係るスーパーフレームを示し、スーパーフレームの長さはＴｓｕｐｅｒ_ｆｒａｍｅで表現することができる。図１６の（ｂ）に示したように、スーパーフレームは、複数個のフレームタイプセット（Ｆｒａｍｅ  Ｔｙｐｅ  Ｓｅｔ）とＮＣＦ（Ｎｏｎ−Ｃｏｍｐａｔｉｂｌｅ  Ｆｒａｍｅ）を含むことができる。本発明の一実施例に係る信号フレームは、上述したフレームストラクチャモジュールで生成されたフィジカルレイヤのＴＤＭ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）信号フレームであり、ＮＣＦは、将来の新しい放送サービスシステムのために使用できるフレームである。
【０２１０】
本発明の一実施例に係るスーパーフレームは、８個のフレームタイプセットを含むことができる。フレームタイプセットはＦＲＵ（Ｆｒａｍｅ  Ｒｅｐｅｔｉｔｉｏｎ  Ｕｎｉｔ）と呼ぶことができる。ＦＲＵは、信号フレームのＴＤＭ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）のための基本マルチプレクシング単位である。
【０２１１】
図１６の（ｃ）は、本発明の一実施例に係るフレームタイプセットの構成を示す。各フレームタイプセットは複数のフレームを含むことができる。
【０２１２】
本発明は、一実施例に係る各信号フレームは互いに異なるサービスを伝送することができる。本発明の各信号フレームはＵＤ（Ｕｌｔｒａ  ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）、モバイル（Ｍｏｂｉｌｅ）、ＨＤ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ）サービスのいずれか１つを伝送することを一実施例とする。各信号フレームは、伝送するサービスに応じてフレームの長さ（図面でそれぞれＴｆｒａｍｅ１、Ｔｆｒａｍｅ２、Ｔｆｒａｍｅ３として表示）が異なり得る。同図に示したように、ＵＤサービスを伝送する信号フレームはフレームタイプ１（ｆｒａｍｅ  ｔｙｐｅ  １）と呼ぶことができ、フレームタイプ１の長さは２５０ｍｓｅｃであってもよい。モバイルサービスを伝送する信号フレームはフレームタイプ２（ｆｒａｍｅ  ｔｙｐｅ  ２）と呼ぶことができ、フレームタイプ２の長さは１２５ｍｓｅｃであってもよい。ＨＤサービスを伝送する信号フレームはフレームタイプ３（ｆｒａｍｅ  ｔｙｐｅ  ３）と呼ぶことができ、フレームタイプ３の長さは２５０ｍｓｅｃであってもよい。
【０２１３】
本発明で提示する各信号フレームの名称、伝送するサービスの種類、及びフレームの長さは一実施例に過ぎず、設計者の意図によって変更可能な事項である。
【０２１４】
本発明の一実施例に係る信号フレームは、ベースプロファイル（Ｂａｓｅ  Ｐｒｏｆｉｌｅ）、ハンドヘルドプロファイル（Ｈａｎｄｈｅｌｄ  Ｐｒｏｆｉｌｅ）、及びアドバンスドプロファイル（Ａｄｖａｎｃｅｄ  Ｐｒｏｆｉｌｅ）のいずれか１つのためのデータを伝送することができる。すなわち、各プロファイルに該当するデータは信号フレーム単位で伝送されてもよく、放送信号受信装置は、受信した信号フレームによって各プロファイルを識別し、当該放送信号受信装置に適した放送サービスを取得することができる。また、一つのフレームタイプセットは、同じ類型のプロファイルに対応する複数個の信号フレームを含むこともできる。これは、設計者の意図によって変更可能な事項である。
【０２１５】
図１６の（ｄ）は、各信号フレームの構成を示した図である。各信号フレームは、プリアンブル、エッジパイロット（Ｅｄｇｅ  Ｐｉｌｏｔ）、シグナリングフィールド（Ｓｉｇｎａｌｉｎｇ  Ｆｉｅｌｄ）及び複数個のデータシンボルを含むことができる。これは、設計者の意図によって変更可能である。
【０２１６】
プリアンブルは、信号フレームの先頭に位置し、放送システムと各信号フレームのタイプを識別するための基本伝送パラメータ、時間領域及び周波数領域の同期化のための情報、及びＥＡＳ（Ｅｍｅｒｇｅｎｃｙ  Ａｌｅｒｔ  Ｓｙｓｔｅｍ）メッセージ（またはＥＡＣメッセージと呼ぶことができる。）と関連する情報などを伝送することができる。本発明の一実施例に係る放送信号受信装置は、プリアンブルを検出してフレームの開始時点を取得できるので、フレームの同期を行うことができる。
【０２１７】
本発明の一実施例に係るプリアンブルは、基本伝送パラメータとして、信号フレームが伝送するプロファイルの種類、ＦＦＴサイズ（ＦＦＴ  ｓｉｚｅ）、ガードインターバル長（Ｇｕａｒｄ  ｉｎｔｅｒｖａｌ  ｌｅｎｇｔｈ）、パイロットパターン（ｐｉｌｏｔ  ｐａｔｔｅｒｎ）などを含むことができる。
【０２１８】
したがって、本発明の一実施例に係る放送信号受信装置は、信号フレームのプリアンブルを一番最初に検出して、当該放送システム及びフレームタイプを識別し、受信機のタイプに対応する放送信号を選択的に受信してデコーディングすることができる。
【０２１９】
すなわち、本発明の一実施例に係る放送信号受信装置は、一つのＲＦを介して、ＵＨＤ、モバイル（Ｍｏｂｉｌｅ）、ＭＩＳＯ／ＭＩＭＳＯなどの様々な放送サービス（またはサービス）を含むフレームがマルチプレクシングされた放送信号を受信した場合にも、プリアンブルをデコーディングして当該フレームの情報を取得することができる。
【０２２０】
エッジシンボルは、各信号フレームのプリアンブルの後ろまたは信号フレームの最後に位置してもよい。エッジシンボルの名称、位置または個数は、設計者の意図によって変更可能である。エッジシンボルは、プリアンブル設計の自由度及び互いに異なるフレームタイプの信号フレームのマルチプレクシングを支援するために、各信号フレームに挿入されてもよい。エッジシンボルは、周波数補間（ｆｒｅｑｕｅｎｃｙ−ｏｎｌｙ  ｉｎｔｅｒｐｏｌａｔｉｏｎ）及びデータシンボル間の時間補間（ｔｉｍｅ  ｉｎｔｅｒｐｏｌａｔｉｏｎ）を可能にするために、データシンボルよりも多いパイロットを含むことができる。したがって、エッジシンボルのパイロットパターンは、データシンボルのパイロットパターンよりも密集度が高い。
【０２２１】
シグナリングフィールド（Ｓｉｇｎａｌｉｎｇ  Ｆｉｅｌｄ）は、上述したＰＬＳデータを伝送するためのフィールドであって、追加のシステム情報（ｎｅｔｗｏｒｋ  ｔｏｐｏｌｏｇｙ／ｃｏｎｆｉｇｕｒａｔｉｏｎ、ＰＡＰＲ  ｕｓｅなど）、フレームタイプＩＤ／コンフィギュレーション情報、及び各ＤＰを抽出し、デコーディングするために必要な情報を含むことができる。
【０２２２】
データシンボルはＤＰデータを伝送するためのもので、上述したセルマッパーは、複数のＤＰをデータシンボルに配置することができる。
【０２２３】
以下、本発明では、時間領域と周波数領域でのプリアンブルの構造として、ノーマルプリアンブルとロバストプリアンブルを提案し、プリアンブルにＥＡＳ関連信号をシグナリング（ｓｉｎｇａｌｉｎｇ）する方法を提案する。
【０２２４】
本発明の一実施例に係る放送信号送信装置は、提供しようとするサービスの目標ＳＮＲに応じてプリアンブルの構造を異ならせて信号フレームに挿入することができる。後述する本発明の一実施例に係るロバストプリアンブルは、低いＳＮＲ環境でも検出性能に優れているが、ＦＦＴサイズとガードインターバルの大きさが増加するため、受信機で不必要なオーバーヘッドが発生することがある。したがって、本発明の一実施例に係る放送信号送信装置は、相対的に高いＳＮＲ環境で伝送される信号フレームにはノーマルプリアンブルを、相対的に低いＳＮＲ環境で伝送される信号フレームにはロバストプリアンブルを挿入することができる。
【０２２５】
上述した各３つのプロファイルは、互いに異なる受信環境に該当するサービスを提供するための放送信号送受信シナリオとして定義することができる。したがって、本発明の一実施例に係る放送信号送信装置は、信号フレームが伝送するプロファイルに応じてノーマルプリアンブルまたはロバストプリアンブルを挿入することができる。
【０２２６】
以下、本発明の一実施例に係るノーマルプリアンブル及びロバストプリアンブルの生成過程、構造、シグナリング情報などを説明する。
【０２２７】
図１７は、本発明の一実施例に係るプリアンブル挿入ブロックを示した図である。
【０２２８】
図１７は、図７で説明したプリアンブル挿入ブロック７５００の他の実施例を示す。図１７に示したように、本発明の一実施例に係るプリアンブル挿入ブロックは、リードマラーエンコーダ（Ｒｅｅｄ  Ｍｕｌｌｅｒ  Ｅｎｃｏｄｅｒ）１７０００、データフォーマッタ（ｄａｔａ  ｆｏｒｍａｔｔｅｒ）１７０１０、サイクリックディレイ（ｃｙｃｌｉｃ  ｄｅｌａｙ）ブロック１７０２０、インターリーバ（ｉｎｔｅｒｌｅａｖｅｒ）１７０３０、ＤＱＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）／ＤＢＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）マッパー（ｍａｐｐｅｒ）１７０４０、スクランブラ（ｓｃｒａｍｂｌｅｒ）１７０５０、キャリア割り当て（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ）ブロック１７０６０、キャリア割り当てテーブル（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ  ｔａｂｌｅ）ブロック１７０７０、ＩＦＦＴブロック１７０８０、スクランブルドガード（ｓｃｒａｍｂｌｅｄ  ｇｕａｒｄ）挿入ブロック１７０９０及びマルチプレクシングブロック１７１００を含むことができる。各ブロックは、設計者の意図によって変更されてもよく、プリアンブル挿入ブロックに含まれなくてもよい。以下、各ブロックの動作を中心に説明する。
【０２２９】
リードマラーエンコーダ１７０００は、プリアンブルを介して伝送されるシグナリング情報の入力を受け、入力されたシグナリング情報に対してリードマラーエンコーディング（Ｒｅｅｄ  Ｍｕｌｌｅｒ  ｅｎｃｏｄｉｎｇ）を行うことができる。リードマラーエンコーディングを行う場合、既存の直交シーケンス（ｏｒｔｈｏｇｏｎａｌ  ｓｅｑｕｅｎｃｅ）を用いたシグナリングよりも性能が向上することができる。
【０２３０】
データフォーマッタ１７０１０は、リードマラーエンコーディングが行われたシグナリング情報のビット（ｂｉｔ）の入力を受け、入力されたビットを反復及び配置するためのフォーマッティング（ｆｏｒｍａｔｔｉｎｇ）を行うことができる。
【０２３１】
その後、ＤＱＰＳＫ／ＤＢＰＳＫマッパー１７０４０は、フォーマッティングされたシグナリング情報のビットをＤＢＰＳＫやＤＱＰＳＫにマッピング（ｍａｐｐｉｎｇ）し、マッピングされたシグナリング情報を出力することができる。
【０２３２】
ＤＱＰＳＫ／ＤＢＰＳＫマッパー１７０４０が、フォーマッティングされたシグナリング情報のビットをＤＢＰＳＫにマッピングする場合、サイクリックディレイブロック１７０２０の動作は省略されてもよい。また、インターリーバ１７０３０は、フォーマッティングされたシグナリング情報のビットの入力を受け、入力されたフォーマッティングされたシグナリング情報のビットに対して周波数インターリービングを行い、インターリービングされたデータを出力することができる。この場合、設計者の意図によって、インターリーバ１７０３０の動作は省略されてもよい。
【０２３３】
ＤＱＰＳＫ／ＤＢＰＳＫマッパー１７０４０が、フォーマッティングされたシグナリング情報のビットをＤＱＰＳＫにマッピングする場合、データフォーマッタ１７０１０は、図１７に示されたＩ経路を介してフォーマッティングされたシグナリング情報のビットをインターリーバ１７０３０に出力することができる。また、サイクリックディレイブロック１７０２０は、データフォーマッタ１７０１０から出力されたフォーマッティングされたシグナリング情報のビットに対してサイクリックディレイを行った後、図１７に示されたＱ経路を介してインターリーバ１７０３０に出力することができる。サイクリックＱ−ディレイ（ｃｙｃｌｉｃ  Ｑ−ｄｅｌａｙ）を行う場合、周波数選択的フェーディングチャネルでの性能が向上するという利点がある。
【０２３４】
インターリーバ１７０３０は、Ｉ経路及びＱ経路を介して受信したシグナリング情報及びサイクリックＱ−ディレイされたシグナリング情報に対して周波数インターリービングを行い、インターリービングされた情報を出力することができる。この場合、設計者の意図によって、インターリーバ１７０３０の動作は省略されてもよい。
【０２３５】
スクランブラ１７０５０は、ＤＱＰＳＫ／ＤＢＰＳＫマッパー１７０４０から出力されたマッピングされたシグナリング情報の入力を受け、入力されたシグナリング情報をスクランブリングシーケンスと乗算して出力することができる。
【０２３６】
キャリア割り当てブロック１７０６０は、キャリア割り当てデーブル１７０７０から出力された位置情報を用いて、スクランブラ１７０５０で処理されたシグナリング情報を定められたキャリア（ｃａｒｒｉｅｒ）の位置に配置することができる。
【０２３７】
ＩＦＦＴブロック１７０８０は、キャリア割り当てブロック１７０６０から出力されたキャリアを時間ドメインのＯＦＤＭ信号に変換することができる。
【０２３８】
スクランブルドガード挿入ブロック１７０９０は、スクランブルドガードインターバルを挿入してプリアンブルを生成することができる。本発明の一実施例に係るスクランブルドガード挿入ブロック１７０９０は、スクランブルドガードインターバルを、サイクリックプレフィックス（ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）形態のガードインターバルにスクランブリングシーケンスを乗算して生成することができる。スクランブルドガードインターバルの具体的な内容は後述する。本発明において、スクランブルドガードインターバルはスクランブルドＧＩ（ｓｃｒａｍｂｌｅｄ  ＧＩ）と呼ぶことができる。
【０２３９】
スクランブルドガード挿入ブロック１７０９０は、ＥＡＳメッセージが挿入されたか否かによってスクランブリングシーケンスを選択することができる。スクランブルドガード挿入ブロック１７０９０は、ＥＡＳメッセージが挿入されたか否かを、ＥＡＳメッセージがプリアンブルに存在するか否かを示すＥＡＳフラグ（ＥＡＳ  ｆｌａｇ）情報を用いて決定することができる。
【０２４０】
マルチプレクシングブロック１７１００は、スクランブルドガード挿入ブロック１７０９０の出力と、図７で説明したガードシーケンス（Ｇｕａｒｄ  ｓｅｑｕｅｎｃｅ）挿入ブロック７４００から出力された信号ｃ（ｔ）をマルチプレクシングしてアウトプット信号ｐ（ｔ）を出力することができる。アウトプット信号ｐ（ｔ）は、図７で説明したウェーブフォームプロセシングブロック７６００に入力されてもよい。
【０２４１】
本発明の一実施例に係るプリアンブル挿入ブロックの構造は、リードマラーエンコーディングを行うことによって、既存の直交シーケンスを用いたシグナリングよりも性能を向上させることができ、サイクリックＱ−ディレイを行うことによって、周波数選択的フェーディングチャネルでの性能が向上するという利点がある。
【０２４２】
図１８は、本発明の一実施例に係るＤＱＰＳＫ／ＤＢＰＳＫマッパー１７０４０の入力情報及び出力情報の関係またはマッピングルール（ｍａｐｐｉｎｇ  ｒｕｌｅ）を示した数式である。
【０２４３】
図１８の（ａ）は、本発明の一実施例に係るＤＱＰＳＫ／ＤＢＰＳＫマッパー１７０４０が入力されたシグナリング情報をＤＢＰＳＫにマッピングする場合の入力情報及び出力情報の関係またはマッピングルールを示した数式である。
【０２４４】
図１８の（ｂ）は、本発明の一実施例に係るＤＱＰＳＫ／ＤＢＰＳＫマッパー１７０４０が入力されたシグナリング情報をＤＱＰＳＫにマッピングする場合の入力情報及び出力情報の関係またはマッピングルールを示した数式である。
【０２４５】
図１７に示したように、説明の便宜上、本発明では、ＤＱＰＳＫ／ＤＢＰＳＫマッパー１７０４０の入力情報はｓｉ［ｎ］及びｓｑ［ｎ］として表現することができ、ＤＱＰＳＫ／ＤＢＰＳＫマッパー１７０４０の出力情報をｍｉ［ｎ］及びｍｑ［ｎ］として表現することができる。
【０２４６】
図１９は、本発明の一実施例に係るプリアンブルの構造を示した図である。
【０２４７】
図１９の（ａ）はノーマルプリアンブルの構造を、図１９の（ｂ）はロバストプリアンブルの構造を示した図である。
【０２４８】
本発明の一実施例に係るロバストプリアンブルの構造は、ノーマルプリアンブルを繰り返す構造である。具体的には、本発明の一実施例に係るロバストプリアンブルの構造は、ノーマルプリアンブルを２回繰り返す構造であってもよい。本発明の一実施例に係るロバストプリアンブルは、モバイル受信環境のような劣悪なチャネル環境下でプリアンブルシンボルを検出し、デコーディングするように設計された。
【０２４９】
図１９の（ａ）に示されたノーマルプリアンブルは、図１７で説明したプリアンブル挿入ブロックによって生成されてもよい。図１９の（ｂ）に示されたロバストプリアンブルは、後述する図２０又は図２１の本発明の一実施例に係るプリアンブル挿入ブロックによって生成されてもよい。
【０２５０】
（ａ）本発明の一実施例に係るノーマルプリアンブルは、スクランブルドＧＩ（ｓｃｒａｍｂｌｅｄ  ＧＩ）領域及びＯＦＤＭデータ（ＯＦＤＭ  ｄａｔａ）領域を含むことができる。本発明の一実施例に係るプリアンブルのスクランブルドＧＩ領域は、スクランブルドサイクリックポストフィックス（ｓｃｒａｍｂｌｅｄ  ｃｙｃｌｉｃ  ｐｏｓｔｆｉｘ）またはスクランブルドサイクリックプレフィックス（ｓｃｒａｍｂｌｅｄ  ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）であってもよい。スクランブルドサイクリックポストフィックス領域は、スクランブルドプレフィックスとは異なり、ＯＦＤＭシンボルの後ろに位置してもよく、後述するスクランブルドサイクリックプレフィックスと同じ過程を通じて生成されてもよい。これは、設計者の意図によって変更可能である。
【０２５１】
図１９に示されたスクランブルドＧＩ領域は、ＯＦＤＭシンボルの一部あるいは全体をスクランブリングして生成されてもよく、ガードインターバルとして使用されてもよい。本発明の一実施例に係るノーマルプリアンブルのスクランブルドＧＩとＯＦＤＭデータの長さは同一であってもよい。同図では、スクランブルドＧＩとＯＦＤＭデータの長さがそれぞれＮであり、ノーマルプリアンブルの長さは２Ｎであることを一実施例とする。本発明の一実施例に係るプリアンブルの長さと関連する大きさＮはＦＦＴサイズを意味し得る。
【０２５２】
本発明の一実施例に係るプリアンブルは、３つのシグナリングフィールド、すなわち、Ｓ１、Ｓ２及びＳ３を含むことができる。各シグナリングフィールドは、７ビットのシグナリングビットを含むことができ、総２１個のシグナリングビットを運搬することができる。各シグナリングフィールドは、１次リードマラー（６４，７）コード（ａ  ｆｉｒｓｔ−ｏｒｄｅｒ  Ｒｅｅｄ  Ｍｕｌｌｅｒ  （６４，７）  ｃｏｄｅ）を用いてエンコーディングされてもよい。
【０２５３】
本発明の一実施例に係るシグナリングフィールドは、上述したシグナリング情報を含むことができる。シグナリングフィールドについての具体的な内容は後述する。
【０２５４】
本発明の一実施例に係る放送信号受信装置は、周波数同期化を行うことができない場合にも、サイクリックプレフィックス（ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）形態のガードインターバルを用いてガードインターバルコリレーション（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ  ｃｏｒｒｅｌａｔｉｏｎ）を通じてプリアンブルを検出することができる。
【０２５５】
また、本発明の一実施例に係るスクランブルドサイクリックプレフィックス（ｓｃｒａｍｂｌｅｄ  ｃｙｃｌｉｃ  ｐｒｅｆｉｘ）形態のガードインターバルは、ＯＦＤＭシンボルにスクランブリングシーケンス（ｓｃｒａｍｂｌｉｎｇ  ｓｅｑｕｅｎｃｅ）（またはシーケンス（ｓｅｑｕｅｎｃｅ））を乗算して（または結合して）生成することができる。また、本発明の一実施例に係るスクランブルドサイクリックプレフィックス形態のガードインターバルは、ＯＦＤＭシンボルとスクランブリングシーケンス（またはシーケンス）をスクランブリングして生成することができる。本発明の一実施例に係るスクランブリングシーケンスは、いかなる形態の信号であってもよく、これは、設計者の意図によって変更可能である。
【０２５６】
本発明の一実施例に係るスクランブルドサイクリックプレフィックス形態のガードインターバルの生成方法は、次のような利点を有することができる。
【０２５７】
第一に、ノーマルＯＦＤＭシンボル（Ｎｏｒｍａｌ  ＯＦＤＭ  Ｓｙｍｂｏｌ）との区分を通じた容易なプリアンブル検出が可能であるという点である。上述したように、スクランブルドサイクリックプレフィックス形態のガードインターバルの場合、一般的なノーマルＯＦＤＭシンボルとは異なり、スクランブリングシーケンスによってスクランブル（ｓｃｒａｍｂｌｅ）されて生成される。この場合、本発明の一実施例に係る放送信号受信装置がガードインターバルコリレーションを行う場合、ノーマルＯＦＤＭシンボルによるコリレーションピーク（ｃｏｒｒｅｌａｔｉｏｎ  ｐｅａｋ）が発生せず、プリアンブルによるコリレーションピークのみが発生するので、容易にプリアンブルを検出することができる。
【０２５８】
第二に、本発明の一実施例に係るスクランブルドサイクリックプレフィックス形態のガードインターバルを使用する場合、危険な遅延（ｄａｎｇｅｒｏｕｓ  ｄｅｌａｙ）の問題を予防することができる。例えば、ＯＦＤＭシンボルの周期Ｔｕだけ時間が遅延した多重経路干渉が存在する場合には、放送信号受信装置がガードインターバルコリレーションを行う場合、常に多重経路によるコリレーション（ｃｏｒｒｅｌａｔｉｏｎ）値が存在するため、プリアンブル検出性能が低下することがある。しかし、本発明の一実施例に係る放送信号受信装置がガードインターバルコリレーションを行う場合、上述したように、スクランブルされたサイクリックプレフィックスによるピーク（ｐｅａｋ）のみが発生するので、多重経路によるコリレーション値に影響を受けずにプリアンブルを検出することができる。
【０２５９】
最後に、ＣＷ（Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ）干渉（Ｉｎｔｅｒｆｅｒｅｎｃｅ）の影響を防止できるという点である。受信された信号にＣＷ干渉が含まれている場合、放送信号受信装置がガードインターバルコリレーションを行うとき、ＣＷによるＤＣ成分が常に存在するため、放送信号受信装置の信号検出性能及び同期性能が低下することがある。しかし、本発明の一実施例に係るスクランブルドサイクリックプレフィックス形態のガードインターバルを使用する場合、ＣＷによるＤＣ成分がスクランブリングシーケンスによって平均（ａｖｅｒａｇｅ  ｏｕｔ）になるので、ＣＷによる影響を受けないことができる。
【０２６０】
（ｂ）本発明の一実施例に係るロバストプリアンブルは、同図に示したように、上述したノーマルプリアンブルが繰り返される構造である。したがって、ロバストプリアンブルは、スクランブルドＧＩ領域及びＯＦＤＭデータ領域を含むことができる。
【０２６１】
ロバストプリアンブルは、ノーマルプリアンブルが繰り返された構造を有することができ、ノーマルプリアンブルとは異なるシグナリングスクランブラシーケンス（ｓｉｇｎａｌｉｎｇ  ｓｃｒａｍｂｌｅｒ  ｓｅｑｕｅｎｃｅ、ＳＳＳ）を使用してＳ１、Ｓ２及びＳ３と同一のシグナリングフィールドを運搬することができる。
【０２６２】
図１９（ｂ）のロバストプリアンブルの１番目の半分はノーマルプリアンブルと同一である。ロバストプリアンブルの２番目の半分はノーマルプリアンブルのシンプルバリエーションであって、相違点は、周波数ドメインで適用されたＳＳＳシーケンスから発生し得る。したがって、ロバストプリアンブルの２番目の半分は、ノーマルプリアンブルと同じ情報を含むが、周波数領域でのデータは異なり得る。また、ＯＦＤＭデータＢは、ＯＦＤＭデータＡとシグナリングデータは同一であるが、時間領域の出力波形が異なり得る。すなわち、ロバストプリアンブルの１番目の半分と２番目の半分をそれぞれを生成するためのリードマラーエンコーダ（ｒｅｅｄ  ｍｕｌｌｅｒ  ｅｎｃｏｄｅｒ）１７０００の入力は同一であるが、ＩＦＦＴブロック１７０８０の出力波形が異なり得る。本発明の一実施例に係る２倍の長さのロバストプリアンブルは、時間ドメインでの検出性能を増加させ、シグナリングフィールドの繰り返しは、プリアンブルシグナリングデータのためのデコーディング性能を増加させることができる。ロバストプリアンブルシンボルの生成プロセスは、図１９に示した通りである。これについての詳細な機能的な段階は、以下に記述する。
【０２６３】
シグナリングフィールドについての具体的な内容は図２４乃至図２６で、ロバストプリアンブルの具体的な生成過程は図２０及び図２１で説明する。
【０２６４】
本発明の一実施例に係るロバストプリアンブルは、ノーマルプリアンブルの構造を含んでいるので、ＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）が高い環境では一般の受信装置によっても検出され、ＳＮＲが低い環境では、繰り返される構造を用いて検出され得る。同図（ｂ）でロバストプリアンブルの長さは４Ｎであることを一実施例とする。
【０２６５】
本発明の一実施例に係る放送信号受信装置は、ロバストプリアンブルを含む信号フレームを受信した場合、低いＳＮＲ状況でも安定的にプリアンブルを検出してシグナリング情報のデコーディングを行うことができる。
【０２６６】
以下、図２０及び図２１では、本発明の一実施例に係るロバストプリアンブルを生成する２つの方法を提示する。本発明の一実施例に係るロバストプリアンブルは、放送信号受信機のプリアンブル検出性能を向上させるための構造である。ロバストプリアンブルは、ノーマルプリアンブルの構造を含み、ノーマルプリアンブルが含むシグナリングデータを繰り返して追加的に含むことができる。この場合、本発明の一実施例に係る放送信号送信装置は、ロバストプリアンブルが追加的に含む繰り返されたシグナリングデータの時間領域上のデータ波形を、ノーマルプリアンブルが含む同一のシグナリングデータの時間領域上のデータ波形と異なるように設計してもよい。図２０で提案するロバストプリアンブル挿入ブロックは、スクランブラ（ｓｃｒａｍｂｌｅｒ）でプリアンブルのシグナリング情報を互いに異なる複数のスクランブリングシーケンスをそれぞれ乗算して複数のスクランブルされた（ｓｃｒａｍｂｌｅｄ）シグナリング情報を出力することができる。その後、スクランブリングシーケンスと乗算したそれぞれのプリアンブルのシグナリング情報を、同じキャリア割り当てテーブル（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ  ｔａｂｌｅ）をベースとして、ＯＦＤＭシンボルキャリアにプリアンブルのシグナリング情報を割り当てる方式でロバストプリアンブルを生成することができる。
【０２６７】
一方、図２１で提案するロバストプリアンブル挿入ブロックは、プリアンブルのシグナリング情報に同一のスクランブリングシーケンスを乗算した後、スクランブリングシーケンスと乗算したプリアンブルのシグナリング情報を互いに異なるキャリア割り当てテーブル（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ  ｔａｂｌｅ）をベースとして、ＯＦＤＭシンボルキャリアにプリアンブルのシグナリング情報を割り当てる方式でロバストプリアンブルを生成することができる。
【０２６８】
以下、各具体的な実施例を図面を参照して説明する。
【０２６９】
図２０は、本発明の一実施例に係るプリアンブル挿入ブロックを示した図である。
【０２７０】
具体的には、図２０は、図７で説明したプリアンブル挿入ブロック７５００の他の実施例を示す。同図のプリアンブル挿入ブロックはロバストプリアンブルを生成することができる。図２０に示したように、本発明の一実施例に係るプリアンブル挿入ブロックは、リードマラーエンコーダ（Ｒｅｅｄ  Ｍｕｌｌｅｒ  Ｅｎｃｏｄｅｒ）１７０００、データフォーマッタ（ｄａｔａ  ｆｏｒｍａｔｔｅｒ）１７０１０、サイクリックディレイ（ｃｙｃｌｉｃ  ｄｅｌａｙ）ブロック１７０２０、インターリーバ（ｉｎｔｅｒｌｅａｖｅｒ）１７０３０、ＤＱＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）／ＤＢＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）マッパー（ｍａｐｐｅｒ）１７０４０、スクランブラ（ｓｃｒａｍｂｌｅｒ）１７０５０、ギャリア割り当て（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ）ブロック１７０６０、キャリア割り当てテーブル（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ  ｔａｂｌｅ）ブロック１７０７０、ＩＦＦＴブロック１７０８０、スクランブルドガード挿入ブロック１７０９０及びマルチプレクシングブロック１７１００を含むことができる。各ブロックは、設計者の意図によって変更されてもよく、プリアンブル挿入ブロックに含まれなくてもよい。各ブロックの個別的な動作は、図１７で詳述した同じ名称のブロックと同一であってもよい。以下、ノーマルプリアンブルの生成過程との相違点を中心に説明する。
【０２７１】
上述したように、ロバストプリアンブルは、ロバストプリアンブルの１番目の半分及びロバストプリアンブルの２番目の半分で構成されており、ロバストプリアンブルの１番目の半分はノーマルプリアンブルと同一であってもよい。
【０２７２】
ロバストプリアンブルの生成は、ノーマルプリアンブルの生成と比較するとき、前述したシグナリングスクランブリングシーケンス（ＳＳＳ）を周波数ドメインで適用する点が異なる。結果的に、リードマラーエンコーダ１７０００、データフォーマッタ１７０１０及びＤＱＰＳＫ／ＤＢＰＳＫマッパーブロック１７０４０は、ノーマルプリアンブルの生成過程と共有されてもよい。
【０２７３】
ロバストプリアンブルの１番目の半分は、上述したノーマルプリアンブルの生成と同じ過程で生成されてもよい。同図において、ロバストプリアンブルの１番目の半分のＯＦＤＭデータＡ（ＯＦＤＭ  ｄａｔａ  Ａ）は、リードマラーエンコーダ１７０００に入力されたシグナリングデータをスクランブラＡ（Ｓｃｒａｍｂｌｅｒ  Ａ）ブロック１７０５０−１、キャリア割り当て（Ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ）ブロック１７０６０−１、ＩＦＦＴモジュールでそれぞれスクランブリング（ｓｃｒａｍｂｌｉｎｇ）し、スクランブルされた（ｓｃｒａｍｂｌｅｄ）データをアクティブキャリアに割り当て、キャリア割り当てブロック１７０６０−１から出力されたキャリアを時間ドメインのＯＦＤＭ信号に変換して生成されてもよい。
【０２７４】
ロバストプリアンブルの２番目の半分のＯＦＤＭデータＢ（ＯＦＤＭ  ｄａｔａ  Ｂ）は、リードマラーエンコーダ１７０００に入力されたシグナリングデータをスクランブラＢ（Ｓｃｒａｍｂｌｅｒ  Ｂ）ブロック１７０５０−２、キャリア割り当てブロック１７０６０−２、ＩＦＦＴモジュールでそれぞれスクランブリングし、スクランブルされたデータをアクティブキャリアに割り当て、キャリア割り当てブロック１７０６０−２から出力されたキャリアを時間ドメインのＯＦＤＭ信号に変換して生成されてもよい。
【０２７５】
本発明の一実施例に係るキャリア割り当てブロック１７０６０−１，１７０６０−２は、同一の割り当てテーブル（ａｌｌｏｃａｔｉｏｎ  ｔａｂｌｅ）をベースとしてロバストプリアンブルの１番目の半分と２番目の半分のシグナリングデータをキャリア割り当て（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ）をすることができる。
【０２７６】
その後、スクランブルドガード挿入モジュールは、各ＩＦＦＴモジュールで処理されたＯＦＤＭデータＡとＯＦＤＭデータＢをそれぞれスクランブリングしてスクランブルドＧＩ  Ａ（ｓｃｒａｍｂｌｅｄ  ＧＩ  Ａ）、スクランブルドＧＩ  Ｂ（ｓｃｒａｍｂｌｅｄ  ＧＩ  Ｂ）を生成し、上述したロバストプリアンブルの１番目の半分と２番目の半分を生成することができる。
【０２７７】
図２１は、本発明の一実施例に係るプリアンブル挿入ブロックを示した図である。
【０２７８】
具体的には、図２１は、図７で説明したプリアンブル挿入ブロック７５００の他の実施例を示す。同図のプリアンブル挿入ブロックはロバストプリアンブルを生成することができる。図２１に示したように、本発明の一実施例に係るプリアンブル挿入ブロックは、リードマラーエンコーダ（Ｒｅｅｄ  Ｍｕｌｌｅｒ  Ｅｎｃｏｄｅｒ）１７０００、データフォーマッタ（ｄａｔａ  ｆｏｒｍａｔｔｅｒ）１７０１０、サイクリックディレイ（ｃｙｃｌｉｃ  ｄｅｌａｙ）ブロック１７０２０、インターリーバ（ｉｎｔｅｒｌｅａｖｅｒ）１７０３０、ＤＱＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）／ＤＢＰＳＫ（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）マッパー（ｍａｐｐｅｒ）１７０４０、スクランブラ（ｓｃｒａｍｂｌｅｒ）１７０５０、キャリア割り当て（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ）ブロック１７０６０、キャリア割り当てテーブル（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ  ｔａｂｌｅ）ブロック１７０７０、ＩＦＦＴブロック１７０８０、スクランブルドガード（ｓｃｒａｍｂｌｅｄ  ｇｕａｒｄ）挿入ブロック１７０９０及びマルチプレクシングブロック１７１００を含むことができる。各ブロックは、設計者の意図によって変更されてもよく、プリアンブル挿入ブロックに含まれなくてもよい。各ブロックの個別的な動作は、図１７及び図２０で詳述した同じ名称のブロックと同一であってもよい。
【０２７９】
以下、図２０で詳述したロバストプリアンブル生成過程との相違点を中心に説明する。
【０２８０】
本発明の一実施例に係るロバストプリアンブルのシグナリングデータがリードマラーエンコーダ、データフォーマッタ、サイクリックディレイ、インターリーバ、ＤＱＰＳＫ／ＤＢＰＳＫマッパー、スクランブラモジュールによって処理される過程は、上述したノーマルプリアンブルのシグナリングデータが各モジュールによって処理される過程と同一であってもよい。
【０２８１】
スクランブラモジュールによってスクランブリングされたシグナリングデータは、キャリア割り当てＡ（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ  Ａ）モジュール及びキャリア割り当てＢ（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ  Ｂ）モジュールに入力され得る。このとき、キャリア割り当てＡモジュール及びキャリア割り当てＢモジュールに入力されるシグナリング情報は、ｐ［ｎ］（ｎは、０以上の整数）で表すことができる。ｐ［ｎ］は、ＯＦＤＭシンボルキャリアに配置される順にｐ［０］〜ｐ［Ｎ−１］（Ｎ：全シグナリング情報が割り当てられる（または配置される）キャリアの個数）で表すことができる。キャリア割り当てＡモジュールとキャリア割り当てＢモジュールは、互いに異なるキャリア割り当てテーブルをベースとしてキャリアにシグナリング情報ｐ［ｎ］を割り当てる（または配置する）ことができる。
【０２８２】
例えば、キャリア割り当てＡモジュールは、１番目のキャリアにｐ［０］を配置し、２番目のキャリアにｐ［１］を配置し、その後、Ｎ番目のキャリアにｐ［Ｎ−１］を配置することができる。キャリア割り当てＢモジュールは、１番目のキャリアにｐ［Ｎ−１］を配置し、２番目のキャリアにｐ［Ｎ−２］を配置し、３番目のキャリアにｐ［Ｎ−３］を配置し、その後、Ｎ番目のキャリアにｐ［０］を配置することができる。
【０２８３】
図２０及び図２１で説明したプリアンブル挿入ブロックは、ロバストプリアンブルの生成時に、スクランブリングシーケンスを異ならせるか、またはスクランブリングシーケンスは同一であるが、キャリア割り当てを異ならせる方式で、それぞれロバストプリアンブルの１番目の半分とロバストプリアンブルの２番目の半分を生成することができる。本発明の実施例によって生成されたロバストプリアンブルの１番目の半分と２番目の半分の信号波形は、時間領域で互いに異なる形態を有することができる。したがって、同一のシグナリング情報を時間領域で繰り返して伝送しても、多重経路チャネルによってデータが相殺される現象は発生しない。
【０２８４】
図２２は、本発明の一実施例に係るスクランブリングシーケンスを示したグラフを示した図である。
【０２８５】
同図は、Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅの波形（ｗａｖｅｆｏｒｍ）を示したグラフを示した図である。Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅは、本発明のスクランブリングシーケンスとして使用できる信号の更に他の実施例である。Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅは、各信号値の実数部と虚数部がそれぞれ‘１’と‘−１’の２つの値のみを有するように量子化（ｑｕａｎｔｉｚａｔｉｏｎ）が行われたシーケンスである。同図が示すＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅは、周期が互いに異なる複数の矩形波で構成されており、シーケンスの周期は１０２４であることを一実施例とする。
【０２８６】
Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅは、次のような利点を有することができる。第一に、Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅは、周期が互いに異なる信号で構成されることによって、危険な遅延（ｄａｎｇｅｒｏｕｓ  ｄｅｌａｙ）の問題が発生しない。第二に、コリレーション（Ｃｏｒｒｅｌａｔｉｏｎ）特性がガードインターバルコリレーションとほぼ同一であるので、既存の放送システムと比較してより正確なシンボルタイミング（ｓｙｍｂｏｌ  ｔｉｍｉｎｇ）情報を提供すると同時に、ｍ−シーケンスなどのｄｅｌｔａ−ｌｉｋｅ  ｃｏｒｒｅｌａｔｉｏｎ特性を示すシーケンスに比べて、多重経路チャネルにおいて雑音に対する耐性が強い。第三に、Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅでスクランブリングを行う場合、元の信号対比帯域幅の増加が少ない。第四に、Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅは、バイナリレベル（ｂｉｎａｒｙ  ｌｅｖｅｌ）のシーケンスであるので、複雑度が低い受信装置を設計できるという利点がある。
【０２８７】
Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅの波形を示したグラフを示した図において、実線で示されたグラフは、実数部に該当する波形を意味し、点線で示されたグラフは、虚数部に該当する波形を意味する。Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅの実数部と虚数部の波形は、いずれも矩形波（ｓｑｕａｒｅ  ｗａｖｅ）の形状を有する。
【０２８８】
図２３は、本発明の一実施例に係るＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅを多様に変形したスクランブリングシーケンスの例示を示した図である。
【０２８９】
（ａ）は、図２２のＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅを時間領域で逆順に配置したＲｅｖｅｒｓｅｄ  Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅを示した図である。
【０２９０】
（ｂ）は、図２２のＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅを複素共役（ｃｏｍｐｌｅｘ  ｃｏｎｊｕｇａｔｅ）したＣｏｎｊｕｇａｔｅｄ  Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅを示した図である。すなわち、Ｃｏｎｊｕｇａｔｅｄ  Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅの実数部は、図２２のＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅの実数部と同一であり、Ｃｏｎｊｕｇａｔｅｄ  Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅの虚数部は、図２２のＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅの虚数部と絶対値は同一であり、符号は反対である。
【０２９１】
（ｃ）は、図２２のＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅを半周期、すなわち、５１２だけサイクリックシフト（ｃｙｃｌｉｃ  ｓｙｉｆｔ）したＣｙｃｌｉｃａｌｌｙ−ｓｈｉｆｔｅｄ  Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅを示した図である。
【０２９２】
（ｄ）は、図２２のＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅの前半部の半周期、すなわち、０〜５１２とは同一であり、Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  ｓｅｑｕｅｎｃｅの後半部の半周期、すなわち、５１３〜１０２４とは、実数部、虚数部がいずれも絶対値は同一であり、符号が反対である、Ｈａｌｆ−ｎｅｇａｔｅｄ  Ｓｅｑｕｅｎｃｅを示した図である。
【０２９３】
上述したスクランブリングシーケンス（ｓｃｒａｍｂｌｉｎｇ  ｓｅｑｕｅｎｃｅ）の平均値は０である。これは、信号に連続波干渉（ｃｏｎｔｉｎｕｏｕｓ  ｗａｖｅ  ｉｎｔｅｒｆｅｒｅｎｃｅ）が発生して放送信号受信装置の差動デコーダ（ｄｉｆｆｅｒｅｎｔｉａｌ  ｄｅｃｏｄｅｒ）の出力にコンプレックスＤＣ（ｃｏｍｐｌｅｘ  ＤＣ）が存在しても、差動デコーダの出力のうちコンプレックスＤＣの値は、平均値が０であるスクランブリングシーケンスを掛けると０になって信号検出性能に影響を与えないという利点がある。
【０２９４】
本発明の一実施例に係る放送信号送信装置は、上述した図２２及び図２３のスクランブリングシーケンスを、プリアンブルにＥＡＳメッセージを含ませるか否かによって異ならせて使用することができる。例えば、放送信号送信装置がプリアンブルにＥＡＳメッセージを含めない場合、図２２のスクランブリングシーケンスを用いてプリアンブルのガードインターバルをスクランブリングすることができる。一方、放送信号送信装置がプリアンブルにＥＡＳメッセージを含める場合、図２３のスクランブリングシーケンスのうち１つを用いてプリアンブルのガードインターバルをスクランブリングすることができる。
【０２９５】
図示されたスクランブリングシーケンスは実施例に過ぎず、設計者は、上述した内容に制限されず、スクランブリングシーケンスを変形して実施してもよい。
【０２９６】
図２４は、本発明の一実施例に係るプリアンブル内のシグナリング情報の構造を示した図である。
【０２９７】
具体的には、図２４は、本発明の一実施例に係るプリアンブルによって伝送されるシグナリング情報の構造を周波数ドメインで示した図である。
【０２９８】
図２４の（ａ）及び図２４の（ｂ）は、上述したデータフォーマッタ（ｄａｔａ  ｆｏｒｍａｔｔｅｒ）１７０１０で、リードマラーエンコーダ（Ｒｅｅｄ  Ｍｕｌｌｅｒ  Ｅｎｃｏｄｅｒ１７０００）で行ったリードマラーエンコーディング（ｒｅｅｄ  ｍｕｌｌｅｒ  ｅｎｃｏｄｉｎｇ）のコードブロックの長さに応じてデータを反復または配置した実施例を示した図である。本発明のリードマラーエンコーディングのコードブロックはリードマラーＦＥＣブロック（Ｒｅｅｄ  Ｍｕｌｌｅｒ  ＦＥＣ  ｂｌｏｃｋ）と呼ぶことができる。
【０２９９】
データフォーマッタ１７０１０は、リードマラーエンコーダ１７０００から出力されたシグナリング情報をコードブロック（ｃｏｄｅ  ｂｌｏｃｋ）の長さに応じてアクティブキャリア（ａｃｔｉｖｅ  ｃａｒｒｉｅｒ）の数に合わせて繰り返したり、そのまま配置してもよい。図２４の（ａ）及び図２４の（ｂ）は、アクティブキャリアの数が３８４個である場合の実施例に該当する。
【０３００】
したがって、図２４の（ａ）に示したように、リードマラーエンコーダ１７０００が６４ビットブロックのリードマラーエンコーディングを行った場合、データフォーマッタ１７０１０は、同じデータを６回繰り返すことができる。この場合、リードマラーエンコーダ１７０００は、１次リードマラーコード（１ｓｔ  ｏｒｄｅｒ  ｒｅｅｄ  ｍｕｌｌｅｒ  ｃｏｄｅ）を用いることができ、各リードマラーコード（ｒｅｅｄ  ｍｕｌｌｅｒ  ｃｏｄｅ）のシグナリング情報は７ビットであってもよい。
【０３０１】
また、図２４の（ｂ）に示したように、リードマラーエンコーダ１７０００が２５６ビットブロックのリードマラーエンコーディングを行った場合、データフォーマッタ１７０１０は、２５６ビットのコードブロックにおける前半部の１２８ビットあるいは後半部の１２８ビットを繰り返したり、偶数の１２８ビットあるいは奇数の１２８ビットを繰り返してデータを３８４ビットに配置することができる。この場合、リードマラーエンコーダ１７０００は、１次リードマラーコード（１ｓｔ  ｏｒｄｅｒ  ｒｅｅｄ  ｍｕｌｌｅｒ  ｃｏｄｅ）を用いることができ、各リードマラーコード（ｒｅｅｄ  ｍｕｌｌｅｒ  ｃｏｄｅ）のシグナリング情報は９ビットであってもよい。
【０３０２】
上述したように、データフォーマッタ１７０１０でフォーマッティングされたシグナリング情報は、サイクリックディレイブロック１７０２０及びインターリーバ１７０３０で処理され、または処理されずに、ＤＱＰＳＫ／ＤＢＰＳＫマッパーでマッピングされた後、スクランブラ１７０５０でスクランブリングされてキャリア割り当てブロック１７０６０に入力されてもよい。
【０３０３】
図２４の（ｃ）は、キャリア割り当てブロック１７０６０でシグナリング情報をアクティブキャリアに割り当てる方法の一実施例を示した図である。ｂ（ｎ）（ｎは、０以上の整数）は、データが割り当てられるためのキャリアであって、本発明は、キャリアの数が３８４個であることを一実施例とすることができる。また、図２４の（ｃ）に示されたキャリアのうち色処理されたキャリアはアクティブキャリアを意味し、色処理されていないキャリアはヌル（ｎｕｌｌ）キャリアを意味する。図２４の（ｃ）に示されたアクティブキャリアの位置は、設計者の意図によって変更可能である。
【０３０４】
図２５は、プリアンブルを介して伝送されるシグナリングデータの処理過程の一実施例を示した図である。
【０３０５】
プリアンブルを介して伝送されるシグナリングデータは複数個のシグナリングシーケンスを含むことができる。それぞれのシグナリングシーケンスは７ビットであってもよい。シグナリングシーケンスの個数及びサイズは、設計者の意図によって変更されてもよい。
【０３０６】
同図の（ａ）は、プリアンブルを介して伝送されるシグナリングデータが総１４ビットである場合のシグナリングデータ（ｓｉｇｎａｌｉｎｇ  ｄａｔａ）の処理過程の一実施例を示す。この場合、プリアンブルを介して伝送されるシグナリングデータは、２つのシグナリングシーケンスを含むことができる。それぞれのシグナリングシーケンスをシグナリング１（ｓｉｇｎａｌｉｎｇ  １）、シグナリング２と呼ぶことができる。シグナリング１及びシグナリング２は、前述したＳ１、Ｓ２と同一のシグナリングシーケンスであってもよい。
【０３０７】
同図の（ｂ）は、プリアンブルを介して伝送されるシグナリングデータが総２１ビットである場合のシグナリングデータの処理過程の一実施例を示す。この場合、プリアンブルを介して伝送されるシグナリングデータは３つのシグナリングシーケンスを含むことができる。それぞれのシグナリングシーケンスをシグナリング１、シグナリング２及びシグナリング３と呼ぶことができる。シグナリング１、シグナリング２及びシグナリング３は、前述したＳ１、Ｓ２、Ｓ３と同一のシグナリングシーケンスであってもよい。
【０３０８】
図２５に示したように、本発明の一実施例に係るインターリーバ１７０３０は、Ｓ１とＳ２を周波数領域でアクティブキャリアに順次に交互に配置することができる。
【０３０９】
本発明のキャリアは３８４個であり、０から始まる順次的な数字値で表現されることを一実施例とすることができる。したがって、本発明の一実施例に係る最初のキャリアは、図２５に示したように、ｂ（０）で表現することができる。また、図２５に示された色処理されていないアクティブキャリアは、３８４個のアクティブキャリアのうちＳ１、Ｓ２またはＳ３が配置されていない（または割り当てられていない）ヌル（ｎｕｌｌ）キャリアである。
【０３１０】
以下、各シグナリングフィールドとアクティブキャリアに各シグナリング情報を配置する具体的な内容を説明する。
【０３１１】
（ａ）本発明の一実施例に係るＳ１のビットシーケンスとＳ２のビットシーケンスは、プリアンブルに含まれたそれぞれ独立したシグナリング情報（またはシグナリングフィールド）を伝送するためにアクティブキャリアに割り当てることができるシグナリングシーケンスである。
【０３１２】
具体的には、Ｓ１は、３ビットのシグナリング情報を伝送することができ、同一の６４ビットシーケンスが２回繰り返される構造で構成され得る。また、Ｓ１は、Ｓ２の前後に配置されてもよい。Ｓ２は、２５６ビットの単一のシーケンスであって、４ビットのシグナリング情報を伝送することができる。本発明のＳ１及びＳ２のビットシーケンスは、０から始まる順次的な数字値で表現されることを一実施例とすることができる。したがって、Ｓ１の最初のビットシーケンスはＳ１（０）で表現することができ、Ｓ２の最初のビットシーケンスはＳ２（０）で表現することができる。これは、設計者の意図によって変更可能である。
【０３１３】
Ｓ１は、図１６で説明したスーパーフレーム内に含まれた各信号フレームを識別するための情報、例えば、ＳＩＳＯ処理された信号フレーム、ＭＩＳＯ処理された信号フレームまたはＦＥＦであることを示す情報などを伝送することができる。また、Ｓ２は、現在の信号フレームのＦＦＴサイズに関する情報、または一つのスーパーフレーム内にマルチプレクシングされたフレームが同じタイプであるか否かを示す情報などを伝送することができる。これは、設計者の意図によって変更可能である。
【０３１４】
シグナリング１及びシグナリング２は、前述したリードマラーエンコーダによって、それぞれ６４ビットのリードマラーコード（ｒｅｅｄ  ｍｕｌｌｅｒ  ｃｏｄｅ）にエンコーディングされてもよい。同図の（ａ）は、リードマラーエンコーディングされたシグナリングシーケンスブロックを示している。
【０３１５】
エンコーディングされたシグナリング１及びシグナリング２のシグナリングシーケンスブロックは、前述したデータフォーマッタによってそれぞれ３回ずつ繰り返されてもよい。同図の（ａ）は、繰り返されたシグナリング１のシグナリングシーケンスブロック及び繰り返されたシグナリング２のシグナリングシーケンスブロックを示している。リードマラーエンコーディングされたシグナリングシーケンスブロックは６４ビットであるので、３回繰り返されたシグナリング１及びシグナリング２のシグナリングシーケンスブロックは、それぞれ１９２ビットである。
【０３１６】
総６個のブロックで構成されたシグナリング１とシグナリング２のデータは、交互に再配置された後、サイクリックディレイブロック１７０２０とインターリーバ１７０３０に順次入力されて処理されるか、またはサイクリックディレイブロック１７０２０とインターリーバ１７０３０の処理を経ずにＤＢＰＳＫ／ＤＱＰＳＫマッパー１７０４０でマッピングされた後、前述したキャリア割り当てブロックによって３８４個のキャリアに割り当てられてもよい。同図の（ａ）で、ｂ（０）は最初のキャリアであり、ｂ（１）、ｂ（２）などがそれぞれキャリアであり得る。本発明は、ｂ（０）からｂ（３８３）まで計３８４個のキャリアを有することを一実施例とすることができる。また、図示されたキャリアのうち色処理されたキャリアはアクティブキャリアを意味し、色処理されていないキャリアはヌルキャリアを意味する。アクティブキャリアは、シグナリングデータが割り当てられたキャリアを意味し、ヌルキャリア（ｎｕｌｌ  ｃａｒｒｉｅｒ）は、シグナリングデータが割り当てられていないキャリアを意味し得る。上述したように、シグナリング１とシグナリング２のデータは、キャリアに交互に配置されてもよい。例えば、ｂ（０）にシグナリング１のデータが配置され、ｂ（３）にシグナリング２のデータが配置され、ｂ（７）に再びシグナリング１のデータが配置されてもよい。図示されたアクティブキャリア及びヌルキャリアの位置は、設計者の意図によって変更可能である。
【０３１７】
（ｂ）本発明の一実施例に係るプリアンブルを介して伝送されるシグナリング情報が、Ｓ１のビットシーケンス、Ｓ２のビットシーケンス及びＳ３のビットシーケンスを介して伝送されてもよい。
【０３１８】
本発明の一実施例に係るＳ１、Ｓ２及びＳ３は、プリアンブルに含まれたそれぞれ独立したシグナリング情報（またはシグナリングフィールド）を伝送するためにアクティブキャリアに割り当てることができるシグナリングシーケンスである。
【０３１９】
具体的には、Ｓ１、Ｓ２及びＳ３は、それぞれ３ビットのシグナリング情報を伝送することができ、それぞれ同一の６４ビットシーケンスが２回繰り返される構造で構成され得る。したがって、図２５の（ｂ）の実施例に比べて、２ビットのシグナリング情報をさらに伝送することができる。
【０３２０】
また、Ｓ１及びＳ２は、図２５で説明したシグナリング情報をそれぞれ伝送することができ、Ｓ３は、ガードインターバル長（ｇｕａｒｄ  ｉｎｔｅｒｖａｌ  ｌｅｎｇｔｈ）（またはガード長（ｇｕａｒｄ  ｌｅｎｇｔｈ））に関するシグナリング情報を伝送することができる。これは、設計者の意図によって変更可能である。
【０３２１】
総６個のブロックで構成されたシグナリング１、シグナリング２及びシグナリング３のデータは、交互に再配置された後、サイクリックディレイブロック１７０２０とインターリーバ１７０３０に順次入力されて処理されるか、またはサイクリックディレイブロック１７０２０とインターリーバ１７０３０の処理を経ずにＤＢＰＳＫ／ＤＱＰＳＫマッパー１７０４０でマッピングされた後、前述したキャリア割り当てブロックによって３８４個のキャリアに割り当てられてもよい。
【０３２２】
Ｓ１、Ｓ２及びＳ３のビットシーケンスは、０から始まる順次的な数字値、すなわち、Ｓ１（０）．．などで表現することができる。また、図２５の（ｂ）に示したように、本発明のキャリアは３８４個であり、０から始まる順次的な数字値、すなわち、ｂ（０）などで表現されることを一実施例とすることができる。これは、設計者の意図によって変更可能である。
【０３２３】
図２６に示したように、Ｓ１、Ｓ２及びＳ３は、周波数領域で定められた位置のアクティブキャリアに交互に順次配置されてもよい。
【０３２４】
具体的には、ｂ（０）からｂ（３８３）のアクティブキャリアのうち、ヌルキャリアを除いたアクティブキャリアにはＳ１、Ｓ２及びＳ３のビットシーケンスが順次配置されてもよい。
【０３２５】
シグナリング１、シグナリング２及びシグナリング３は、前述したリードマラーエンコーダによって、それぞれ６４ビットのリードマラーコードにエンコーディングされてもよい。同図の（ｂ）は、リードマラーエンコーディングされたシグナリングシーケンスブロックを示している。
【０３２６】
エンコーディングされたシグナリング１、シグナリング２及びシグナリング３のシグナリングシーケンスブロックは、前述したデータフォーマッタによってそれぞれ２回ずつ繰り返されてもよい。同図の（ｂ）は、繰り返されたシグナリング１のシグナリングシーケンスブロック、繰り返されたシグナリング２のシグナリングシーケンスブロック及び繰り返されたシグナリング３のシグナリングシーケンスブロックを示している。リードマラーエンコーディングされたシグナリングシーケンスブロックは６４ビットであるので、２回繰り返されたシグナリング１、シグナリング２及びシグナリング３のシグナリングシーケンスブロックは、それぞれ１２８ビットである。
【０３２７】
総６個のブロックで構成されたシグナリング１、シグナリング２及びシグナリング３は、前述したキャリア割り当てブロックによって３８４個のキャリアに割り当てられてもよい。同図の（ｂ）で、ｂ（０）は最初のキャリアであり、ｂ（１）、ｂ（２）などがそれぞれキャリアであり得る。本発明は、ｂ（０）からｂ（３８３）まで総３８４個のキャリアを有することを一実施例とすることができる。また、図示されたキャリアのうち色処理されたキャリアはアクティブキャリアを意味し、色処理されていないキャリアはヌルキャリアを意味する。アクティブキャリアは、シグナリングデータが割り当てられたキャリアを意味し、ヌルキャリアは、シグナリングデータが割り当てられていないキャリアを意味し得る。シグナリング１、シグナリング２及びシグナリング３のデータは、キャリアに交互に配置されてもよい。例えば、ｂ（０）にシグナリング１のデータが配置され、ｂ（１）にシグナリング２のデータが配置され、ｂ（３）にシグナリング３のデータが配置され、再びｂ（７）にシグナリング１のデータが配置されてもよい。図示されたアクティブキャリア及びヌルキャリアの位置は、設計者の意図によって変更可能である。
【０３２８】
図２６は、プリアンブルを介して伝送されるシグナリングデータの処理過程の一実施例を示した図である。
【０３２９】
同図で（ｃ）は、プリアンブルを介して伝送されるシグナリングデータが総２４ビットである場合のシグナリングデータの処理過程の一実施例を示す。この場合、プリアンブルを介して伝送されるシグナリングデータは３つのシグナリングシーケンスを含むことができる。それぞれのシグナリングシーケンスをシグナリング１、シグナリング２及びシグナリング３と呼ぶことができる。シグナリング１、シグナリング２及びシグナリング３は、前述したＳ１、Ｓ２、Ｓ３と同一のシグナリングシーケンスであってもよい。シグナリングデータの処理過程は、図２５の（ｂ）で詳述したものと同一である。
【０３３０】
図２５と図２６で詳述したように、ＦＥＣエンコーディングされたシグナリングデータブロックの長さを調節することによって、シグナリングデータキャパシティ（ｓｉｇｎａｌｉｎｇ  ｄａｔａ  ｃａｐａｃｉｔｙ）とシグナリングデータプロテクションレベル（ｓｉｇｎａｌｉｎｇ  ｄａｔａ  ｐｒｏｔｅｃｔｉｏｎ  ｌｅｖｅｌ）との間のトレードオフ（ｔｒａｄｅ  ｏｆｆ）が可能になる。すなわち、シグナリングデータブロックの長さが増加すると、シグナリングデータキャパシティが増加するが、反対にデータフォーマッタにおいて繰り返し回数が減少するようになり、シグナリングデータプロテクションレベルが低下する。これによって、本発明の実施者は、様々なシグナリングキャパシティ（ｓｉｇｎａｌｉｎｇ  ｃａｐａｃｉｔｙ）を選択することができる。
【０３３１】
また、本発明の一実施例に係るインターリーバ１７０３０は、周波数領域で各シグナリングフィールドのデータを均一に混ぜることができる。したがって、プリアンブルの周波数ダイバーシティ（ｆｒｅｑｕｅｎｃｙ  ｄｉｖｅｒｓｉｔｙ）特性を極大化することができ、周波数選択的フェージング（ｆａｄｉｎｇ）に対するロバスト性も向上させることができる。
【０３３２】
図２７は、本発明の一実施例に係るプリアンブル挿入モジュールが行うことができる差動符号化（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｉｎｇ）動作を示した図である。
【０３３３】
本発明の一実施例に係るプリアンブル挿入モジュールは、シグナリング情報（Ｓ１、Ｓ２、Ｓ３、同図においてシグナリング１、シグナリング２、シグナリング３として表記）を２回繰り返すことができる。その後、プリアンブル挿入モジュールは、繰り返されたＳ１、Ｓ２、Ｓ３のビットを順次に交互に配置することができる。または、上述したように、本発明の一実施例に係るデータフォーマッタがシグナリング情報を繰り返し、配置してもよい。その後、プリアンブル挿入モジュールは、隣接するビット間の差動符号化（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｉｎｇ）を行うことができる（同図に曲線矢印で表示）。または、上述したように、本発明の一実施例に係るデータフォーマッタまたはＤＱＰＳＫ／ＤＢＰＳＫマッパーが、隣接するビット間の差動符号化（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｉｎｇ）を行うことができる。その後、プリアンブル挿入モジュールは、差動符号化されたシグナリングビット（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｅｄ  ｓｉｇｎａｌｉｎｇ  ｂｉｔ）をスクランブリングして、Ｓ１、Ｓ２、Ｓ３のビットを順次に交互に当該キャリアに割り当てる（または配置される）ことができる。または、上述したように、本発明の一実施例に係るキャリア割り当てモジュールが、差動符号化されたシグナリングビットをスクランブリングして、Ｓ１、Ｓ２、Ｓ３のビットを順次に交互に当該キャリアに割り当てる（または配置する）ことができる。
【０３３４】
図２８は、本発明の更に他の実施例に係るプリアンブル挿入モジュールが行うことができる差動符号化（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｉｎｇ）動作を示した図である。
【０３３５】
図２８の一実施例に係るプリアンブル挿入モジュールの各動作は、上述した図２７の一実施例に係るプリアンブル挿入モジュールの各動作と対応し得る。また、図２８の一実施例に係るプリアンブル挿入モジュールが含むことができるデータフォーマッタ、ＤＱＰＳＫ／ＤＢＰＳＫマッパー及びキャリア割り当てモジュールの各動作は、上述した図２７の一実施例に係るプリアンブル挿入モジュールが含むことができる同名のモジュールの動作と同一であってもよい。
【０３３６】
ただし、上述したように、各動作の順序は変わり得る。具体的には、同図が示す一実施例に係るプリアンブル挿入モジュールは、図２７で詳述したプリアンブル挿入モジュールの動作とは異なり、差動符号化を行った後、シグナリング情報を繰り返すことができる。すなわち、プリアンブル挿入モジュールは、まず、繰り返されていないＳ１、Ｓ２、Ｓ３のビットを順次に交互に配置することができる。その後、プリアンブル挿入モジュールは、配置された隣接するビット間の差動符号化を行うことができる（同図に曲線矢印で表示）。その後、プリアンブル挿入モジュールは、差動符号化されたシグナリングビット（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｅｄ  ｓｉｇｎａｌｉｎｇ  ｂｉｔ）を繰り返し、繰り返されたビットを順次に交互に当該キャリアに割当（または配置）することができる。
【０３３７】
図２７及び図２８で説明したプリアンブル挿入モジュールがシグナリングデータに対して差動符号化とデータを繰り返す順序によって後述するプリアンブルディテクター（ｄｅｃｔｏｒ）のシグナリングデコーダの動作が変わり得る。具体的なシグナリングデコーダ（ｓｉｇｌａｉｎｇ  ｄｅｃｏｄｅｒ）の動作は後述する。
【０３３８】
図２９は、本発明の一実施例に係るプリアンブルディテクター内のコリレーションディテクター（ｃｏｒｒｅｌａｔｉｏｎ  ｄｅｔｅｃｔｏｒ）の詳細ブロック図の一実施例を示した図である。
【０３３９】
具体的には、同図は、前述したプリアンブルディテクター９３００の構造の一実施例を示した図であって、前述したロバストプリアンブルを検出するためのプリアンブルコリレーションディテクターの構造を示す。
【０３４０】
本発明の一実施例に係るプリアンブルコリレーションディテクターは、ノーマルプリアンブルコリレーションディテクター（同図でノーマルプリアンブルディテクター（ｎｏｒｍａｌ  ｐｒｅａｍｂｌｅ  ｄｅｔｅｃｔｏｒ）で表示）及びロバストプリアンブルコリレーションディテクター（ｒｏｂｕｓｔ  ｐｒｅａｍｂｌｅ  ｃｏｒｒｅｌａｔｉｏｎ  ｄｅｔｅｃｔｏｒ）（同図でロバストプリアンブルディテクター（ｒｏｂｕｓｔ  ｐｒｅａｍｂｌｅ  ｄｅｔｅｃｔｏｒ）で表示）を含むことができる。
【０３４１】
本発明の一実施例に係るロバストプリアンブルは、上述したように、スクランブルドガードインターバル（Ｓｃｒａｍｂｌｅｄ  Ｇｕａｒｄ  Ｉｎｔｅｒｖａｌ）とデータ領域が交互に現れる構造であってもよい。ノーマルプリアンブルコリレーションディテクターは、ロバストプリアンブルの１番目の半分のコリレーション（ｃｏｒｒｅｌａｔｉｏｎ）を求めることができる。ロバストプリアンブルコリレーションディテクターは、ロバストプリアンブルの２番目の半分のコリレーションを求めることができる。
【０３４２】
以下、ノーマルプリアンブルコリレーションディテクターが受信したプリアンブルがＥＡＳメッセージと関連する情報を含み、放送信号送信装置でＥＡＳメッセージと関連する情報をプリアンブルにシグナリングするために、前述した図２２のＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅと図２３の（ｄ）のＨａｌｆ−ｎｅｇａｔｅｄ  Ｓｅｑｕｅｎｃｅを用いた場合を例示としてノーマルプリアンブルコリレーションディテクターの動作を説明する。
【０３４３】
ノーマルプリアンブルコリレーションディテクターは、受信された信号（ｉ）ｒ（ｔ）と（ｉｉ）ｒ（ｔ）をＦＦＴのサイズだけ遅延させた信号をコンジュゲート（ｃｏｎｊｕｇａｔｅ）した信号、すなわち、（ｉ）と（ｉｉ）を掛けることができる。
【０３４４】
ノーマルプリアンブルコリレーションディテクターは、（ｉｉ）信号を生成するとき、ｒ（ｔ）をコンジュゲートした後、ＦＦＴのサイズだけ遅延させて生成することができる。同図でｃｏｎｊブロックとＮＤ（Ｎ  Ｄｅｌａｙ）ブロックが（ｉｉ）信号を生成することができる。
【０３４５】
その後、コンプレックスＮ／２コリレータ（Ｃｏｍｐｌｅｘ  Ｎ／２  ｃｏｒｒｅｌａｔｏｒ）は、（ｉ）と（ｉｉ）を掛けた信号とスクランブリングシーケンスとの間のコリレーションを出力することができる。上述したように、Ｈａｌｆ−ｎｅｇａｔｅｄ  Ｓｅｑｕｅｎｃｅの前半部の半周期（Ｎ／２）は、Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅと前半部の半周期（Ｎ／２）が同一であり、Ｈａｌｆ−ｎｅｇａｔｅｄ  Ｓｅｑｕｅｎｃｅの後半部の半周期（Ｎ／２）は、Ｂｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅの後半部の半周期（Ｎ／２）と符号が反対である。したがって、同図において、２つのコンプレックスＮ／２コリレータの各出力を合算した出力はＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅのコリレーション、２つのコンプレックスＮ／２コリレータの各出力の差はＨａｌｆ−ｎｅｇａｔｅｄ  Ｓｅｑｕｅｎｃｅに対するコリレーションであってもよい。
【０３４６】
ロバストプリアンブルコリレーションディテクターは、ノーマルプリアンブルディテクターで検出された２つのシーケンスコリレーション（ｓｅｑｕｅｎｃｅ  ｃｏｒｒｅｌａｔｉｏｎ）に基づいてコリレーションを検出することができる。ロバストプリアンブルコリレーションディテクターは、（ｉ）ノーマルプリアンブルディテクターで検出されたコリレーションと、（ｉｉ）ノーマルプリアンブルディテクターで検出されたシーケンスを２Ｎだけ遅延させたコリレーションとを合算してＢｉｎａｒｙ  Ｃｈｉｒｐ−ｌｉｋｅ  Ｓｅｑｕｅｎｃｅのコリレーションを検出することができる。
【０３４７】
ロバストプリアンブルコリレーションディテクターは、ロバストプリアンブルがＯＦＤＭデータとスクランブルド（Ｓｃｒａｍｂｌｅｄ）ＧＩを２回繰り返す構造であるので、繰り返されたＯＦＤＭデータとスクランブルドＧＩの長さである２Ｎだけ、ノーマルプリアンブルディテクターで検出されたシーケンスを遅延してコリレーションを検出することができる。
【０３４８】
その後、ノーマルプリアンブルコリレーションディテクターとロバストプリアンブルコリレーションディテクターのコンプレックスマグニチュード（Ｃｏｍｐｌｅｘ  Ｍａｇｎｉｔｕｄｅ）ブロックは、各コリレータ（ｃｏｒｒｅｌａｔｏｒ）が検出したコリレーションのコンプレックスマグニチュード値を出力することができる。ピークディテクター（Ｐｅａｋ  ｄｅｔｅｃｔｏｒ）ブロックは、入力されたコリレーションのコンプレックスマグニチュード値のピークを検出することができる。ピークディテクターは、検出されたピークからプリアンブルの位置を検出し、ＯＦＤＭシンボルタイミングシンク（ＯＦＤＭ  ｓｙｍｂｏｌ  ｔｉｍｉｎｇ  ｓｙｎｃ）とフラクショナルフリークエンシーオフセットシンク（ｆｒａｃｔｉｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｏｆｆｓｅｔ  ｓｙｎｃ）を合わせる動作を行ってフレームの開始情報を出力することができる。また、ピークディテクターは、検出されたピークからプリアンブルの構造、すなわち、ノーマルプリアンブルまたはロバストプリアンブルであるか、プリアンブルがＥＡＳメッセージを含むか否かに関する情報（ＥＡＳ  ｆｌａｇ）を出力することができる。
【０３４９】
図３０は、本発明の一実施例に係るプリアンブルディテクターのシグナリングデコーダを示した図である。
【０３５０】
具体的には、図９で説明したプリアンブルディテクター９３００の一実施例を示し、図１７で説明したプリアンブル挿入ブロックに対応する逆動作を行うことができる。
【０３５１】
本発明の一実施例に係るプリアンブルディテクターは、コリレーションディテクター（ｃｏｒｒｅｌａｔｉｏｎ  ｄｅｔｅｃｔｏｒ）、ＦＦＴブロック、ＩＣＦＯ推定器（ＩＣＦＯ  ｅｓｔｉｍａｔｏｒ）、キャリア割り当てテーブル（ｃａｒｒｉｅｒ  ａｌｌｏｃａｔｉｏｎ  ｔａｂｌｅ）ブロック、データ抽出器（ｄａｔａ  ｅｘｔｒａｃｔｏｒ）及びシグナリングデコーダを含むことができる。各ブロックは、設計者の意図によって変更されてもよく、プリアンブルディテクターに含まれなくてもよい。
【０３５２】
以下では、シグナリングデコーダの具体的な構成モジュールと動作を中心に説明する。
【０３５３】
シグナリングデコーダは、デスクランブラ（ｄｅｓｃｒａｍｂｌｅｒ）３００００、アベレージ（Ａｖｅｒａｇｅ）３００１０、差動デコーダ（ｄｉｆｆｅｒｅｎｔｉａｌ  ｄｅｃｏｄｅｒ）３００２０、デインターリーバ（ｄｅｉｎｔｅｒｌｅａｖｅｒ）３００３０、サイクリックディレイ（ｃｙｃｌｉｃ  ｄｅｌａｙ）ブロック３００４０、Ｉ／Ｑコンバイナ（Ｉ／Ｑ  ｃｏｍｂｉｎｅｒ）３００５０、データデフォーマッタ（ｄａｔａ  ｄｅｆｏｒｍａｔｔｅｒ）３００６０及びリードマラーデコーダ（Ｒｅｅｄ  Ｍｕｌｌｅｒ  ｄｅｃｏｄｅｒ）３００７０を含むことができる。
【０３５４】
デスクランブラ３００１０は、受信されたシグナリングデータをデスクランブリング（ｄｅｓｃｒａｍｂｌｉｎｇ）することができる。
【０３５５】
もし、図２７で詳述したように、放送信号送信装置がシグナリング情報を繰り返した後、差動符号化（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｉｎｇ）した場合、アベレージブロック３００１０は省略してもよい。その後、差動デコーダ３００２０は、デスクランブリング信号の入力を受け、デスクランブリング信号に対してＤＢＰＳＫまたはＤＱＰＳＫデマッピング（ｄｅｍａｐｐｉｎｇ）を行うことができる。
【０３５６】
または、図２８で詳述したように、放送信号送信装置がシグナリング情報を差動符号化（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｉｎｇ）した後、繰り返した場合、アベレージブロック３００１０が、デスクランブルされた（ｄｅｓｃｒａｍｂｌｅｄ）シグナリングデータの当該シンボルを平均化（ａｖｅｒａｇｅ）した後、差動デコーダ３００２０は、平均化された信号に対してＤＢＰＳＫまたはＤＱＰＳＫデマッピングを行うことができる。本発明でアベレージブロックは、シグナリング情報が繰り返された回数に基づいてデータの平均値を算出することができる。
【０３５７】
以下、差動デコーダ３００２０の具体的な動作を説明する。
【０３５８】
送信端でＤＱＰＳＫマッピング処理された信号を受信した場合、差動デコーダ３００２０は、差動復号化（ｄｉｆｆｅｒｅｎｔｉａｌ  ｄｅｃｏｄｉｎｇ）した信号に対してπ／４だけ位相回転（ｐｈａｓｅ  ｒｏｔａｔｉｏｎ）処理を行うことができる。したがって、差動復号化信号は、Ｉｎ−ｐｈａｓｅとＱｕａｄｒａｔｕｒｅ成分とに分離され得る。
【０３５９】
また、デインターリーバ３００３０は、送信端でインターリービングが行われた場合、それに対する逆過程として、差動デコーダ３００２０から出力された信号に対してデインターリービング（ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）を行うことができる。
【０３６０】
サイクリックディレイブロック３００４０は、送信端でサイクリックディレイが行われた場合、それに対する逆過程を行うことができる。
【０３６１】
その後、Ｉ／Ｑコンバイナ３００５０は、デインターリービングされた信号または遅延された信号のＩ成分とＱ成分を結合（ｃｏｍｂｉｎｉｎｇ）することができる。
【０３６２】
もし、送信端でＤＢＰＳＫマッピング処理された信号を受信した場合には、Ｉ／Ｑコンバイナ３００５０は、デインターリービングされた信号のＩ成分のみを出力することができる。
【０３６３】
その後、データデフォーマッタ３００６０は、Ｉ／Ｑコンバイナ３００５０から出力された信号のビットを各シグナリングフィールド別に結合してシグナリング情報を出力することができる。放送信号送信装置がシグナリング情報を繰り返した後、差動符号化（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｎｃｏｄｉｎｇ）した場合、データデフォーマッタ３００６０は当該ビットを平均化することができる。
【０３６４】
その後、リードマラーデコーダ３００７０は、データデフォーマッタ３００６０から出力されたシグナリング情報をデコーディングすることができる。
【０３６５】
したがって、本発明の一実施例に係る放送信号受信装置は、上述した過程を通じて、プリアンブルを介して伝送されるシグナリング情報を取得することができる。
【０３６６】
図３１は、本発明の一実施例に係るプリアンブルディテクターのシグナリングデコーダを示した図である。
【０３６７】
具体的には、図９で説明したプリアンブルディテクター９３００の一実施例を示し、図２０で説明したプリアンブル挿入ブロックに対応する逆動作、すなわち、ロバストプリアンブル（ｒｏｂｕｓｔ  ｐｒａｍｂｌｅ）の検出を行うことができる。
【０３６８】
本発明の一実施例に係るプリアンブルディテクターは、上述したように、コリレーションディテクター、ＦＦＴブロック、ＩＣＦＯ推定器、キャリア割り当てデーブルブロック、データ抽出器及びシグナリングデコーダを含むことができる。各ブロックは、設計者の意図によって変更されてもよく、プリアンブルディテクターに含まれなくてもよい。
【０３６９】
以下では、シグナリングデコーダの具体的な構成モジュールと動作を中心に説明する。
【０３７０】
シグナリングデコーダは、デスクランブラＡ（ｄｅｓｃｒａｍｂｌｅｒ  Ａ）、デスクランブラＢ、アベレージ（Ａｖｅｒａｇｅ）ブロック、差動デコーダ（ｄｉｆｆｅｒｅｎｔｉａｌ  ｄｅｃｏｄｅｒ）、デインターリーバ（ｄｅｉｎｔｅｒｌｅａｖｅｒ）、サイクリックディレイ（ｃｙｃｌｉｃ  ｄｅｌａｙ）ブロック、Ｉ／Ｑコンバイナ（Ｉ／Ｑ  ｃｏｍｂｉｎｅｒ）、データデフォーマッタ（ｄａｔａ  ｄｅｆｏｒｍａｔｔｅｒ）及びリードマラーデコーダ（Ｒｅｅｄ  Ｍｕｌｌｅｒ  ｄｅｃｏｄｅｒ）を含むことができる。
【０３７１】
デスクランブラＡ及びデスクランブラＢのそれぞれの動作は、前述したデスクランブラ３００００の動作と同一であってもよい。
【０３７２】
その他の各モジュールの動作も、図３０で詳述したモジュールの動作と同一であってもよい。
【０３７３】
本発明の一実施例に係るデスクランブラＡ及びデスクランブラＢは、それぞれＯＦＤＭデータＡとＯＦＤＭデータＢにスクランブリングシーケンスを乗算してデスクランブリングすることができる。その後、シグナリングデコーダは、デスクランブラＡ及びデスクランブラＢから出力された各デスクランブルされたデータ（ｄｅｓｃｒａｍｂｌｅｄ  ｄａｔａ）を合算することができる。その後、シグナリングデコーダの動作は、図３０で詳述したシグナリングデコーダの動作と同一であってもよい。
【０３７４】
図３２は、本発明の一実施例に係るプリアンブルディテクターのシグナリングデコーダ（ｓｉｇｎａｌｉｎｇ  ｄｅｃｏｄｅｒ）を示した図である。
【０３７５】
具体的には、図９で説明したプリアンブルディテクター９３００の一実施例を示し、図２１で説明したプリアンブル挿入ブロックに対応する逆動作、すなわち、ロバストプリアンブルの検出を行うことができる。本発明の一実施例に係るプリアンブルディテクターは、上述したように、コリレーションディテクター、ＦＦＴブロック、ＩＣＦＯ推定器、キャリア割り当てデーブルブロック、データ抽出器及びシグナリングデコーダを含むことができる。各ブロックは、設計者の意図によって変更されてもよく、プリアンブルディテクターに含まれなくてもよい。
【０３７６】
以下では、シグナリングデコーダの具体的な構成モジュールと動作を中心に説明する。
【０３７７】
シグナリングデコーダは、デスクランブラ、アベレージ（Ａｖｅｒａｇｅ）ブロック、差動デコーダ（ｄｉｆｆｅｒｅｎｔｉａｌ  ｄｅｃｏｄｅｒ）、デインターリーバ（ｄｅｉｎｔｅｒｌｅａｖｅｒ）、サイクリックディレイ（ｃｙｃｌｉｃ  ｄｅｌａｙ）ブロック、Ｉ／Ｑコンバイナ（Ｉ／Ｑ  ｃｏｍｂｉｎｅｒ）、データデフォーマッタＡ（ｄａｔａ  ｄｅｆｏｒｍａｔｔｅｒ  Ａ）、データデフォーマッタＢ及びリードマラーデコーダ（Ｒｅｅｄ  Ｍｕｌｌｅｒ  ｄｅｃｏｄｅｒ）を含むことができる。
【０３７８】
データデフォーマッタＡ及びデータデフォーマッタＢのそれぞれの動作は、前述したデータデフォーマッタ３００６０と同一であってもよい。デスクランブラ、アベレージブロック、差動デコーダ、デインターリーバ、サイクリックディレイブロック、Ｉ／Ｑコンバイナモジュールの具体的な動作も、図３０で説明したモジュールと同一であってもよい。
【０３７９】
具体的には、データデフォーマッタＡ及びデータデフォーマッタＢは、Ｉ／Ｑコンバイナから出力された信号のビットのうちＯＦＤＭデータＡまたはＯＦＤＭデータＢに該当するシグナリング情報のそれぞれに対して、シグナリングフィールド別に結合（ｃｏｍｂｉｎｉｎｇ）してシグナリング情報を出力することができる。その後、データデフォーマッタＡ及びデータデフォーマッタＢから出力されたＯＦＤＭデータ別、シグナリングフィールド別に結合された（ｃｏｍｂｉｎｅｄ）シグナリング情報は合算された後、リードマラーデコーダモジュールに入力される。その後、リードマラーデコーダ（ｒｅｅｄ  ｍｕｌｌｅｒ  ｄｅｃｏｄｅｒ）モジュールは、入力されたシグナリング情報をデコーディングすることができる。
【０３８０】
図３３は、本発明の一実施例に係る放送信号送信方法のフローチャートである。
【０３８１】
本発明の一実施例に係る放送信号送信装置は、少なくとも１つの放送サービスコンポーネントを運搬するサービスデータをエンコーディングすることができる（Ｓ３３０００）。本発明の実施例に係るデータは、前述したように、各データに対応するＤＰ別にプロセスされてもよい。データエンコーディングは、コーディングアンドモジュレーションモジュール１１００によって行われてもよい。
【０３８２】
その後、本発明の一実施例に係る放送信号送信装置は、エンコーディングされたサービスデータを含む少なくとも１つ以上の信号フレームを生成することができる（Ｓ３３０１０）。本発明の実施例に係る放送信号送信装置は、信号フレームを生成するために、ＤＰデータをデータシンボルにマッピングすることができる。前述したように、信号フレームは、プリアンブル、ＰＬＳシンボル、データシンボル、エッジシンボルを含むことができる。信号フレームは、フレームストラクチャモジュール１２００によって生成されてもよい。
【０３８３】
その後、本発明の一実施例に係る放送信号送信装置は、生成された少なくとも１つ以上の信号フレームに含まれたデータをＯＦＤＭ方式で変調することができる（Ｓ３３０２０）。本発明の実施例に係る放送信号送信装置は、少なくとも１つの信号フレームにプリアンブルを挿入することができる。信号フレームに挿入されるプリアンブルは、ノーマルプリアンブルまたはロバストプリアンブルのうち一つであってもよい。本発明の実施例に係る放送信号送信装置は、信号フレームが伝送されるチャネル環境に応じて、信号フレームにノーマルプリアンブルまたはロバストプリアンブルを選択的に挿入することができる。前述したように、ロバストプリアンブルは、ノーマルプリアンブルを繰り返して生成されてもよい。この場合、ロバストプリアンブルの１番目の半分はノーマルプリアンブルと同一であり、２番目の半分はノーマルプリアンブルのシンプルバリエーションであり、その差は、周波数ドメインで適用されるＳＳＳシーケンスから発生し得る。
【０３８４】
本発明の実施例に係るプリアンブル挿入ブロック（ｐｒｅａｍｂｌｅ  ｉｎｓｅｒｔｉｏｎ  ｂｌｏｃｋ）７５００は、信号フレームに前述したプリアンブルを挿入することができる。
【０３８５】
本発明の実施例に係るプリアンブル挿入ブロックは、互いに異なるスクランブリングシーケンスを用いたり、または同一のスクランブリングシーケンスを互いに異なるキャリア割り当てスキームと共に用いたりして、ロバストプリアンブルの１番目の半分と２番目の半分を生成することができる。本発明の実施例に係るロバストプリアンブルの１番目の半分と２番目の半分は、時間ドメインで互いに異なる信号ウェーブフォームを有することができる。したがって、時間ドメインで同一のシグナリング情報が反復的に伝送される場合にも、多重経路によるデータオフセットは発生しない。
【０３８６】
その後、本発明の一実施例に係る放送信号送信装置は、変調された少なくとも１つ以上の信号フレームを含む放送信号を送信することができる（Ｓ３３０３０）。
【０３８７】
図３４は、本発明の一実施例に係る放送信号受信方法のフローチャートである。
【０３８８】
図３４は、図３３で説明した放送信号送信方法の逆過程に該当する。
【０３８９】
本発明の一実施例に係る放送信号受信装置は放送信号を受信することができる（Ｓ３４０００）。本発明の一実施例に係る放送信号は、少なくとも１つの信号フレームを含むことができる。各信号フレームは、プリアンブル、エッジシンボル、ＰＬＳシンボル及びデータシンボルを含むことができる。前述したように、少なくとも１つの放送信号を受信する放送信号受信装置は、放送信号に含まれたプリアンブルを検出することができる。また、プリアンブルを生成するために放送信号送信装置によって使用されたスクランブリングシーケンスに基づいてプリアンブルをデスクランブリングすることができる。この場合、プリアンブルは、ノーマルプリアンブルまたはロバストプリアンブルであってもよい。デスクランブリングの後、放送信号受信装置は、プリアンブルを含むシグナリングデータを取得することができる。
【０３９０】
本発明の実施例に係るプリアンブルディテクター９３００は、プリアンブルを検出し、デスクランブルし、デコードすることができる。すなわち、プリアンブルディテクター９３００は、プリアンブル挿入ブロック７５００の動作の逆順を行うことができる。
【０３９１】
プリアンブルディテクターについての詳細な動作は、図２９乃至図３２で説明された。
【０３９２】
その後、本発明の一実施例に係る放送信号受信装置は、受信した放送信号をＯＦＤＭ（Ｏｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式で復調することができる（Ｓ３４０１０）。放送信号に対する復調（ｄｅｍｏｄｕｌａｔｉｏｎ）は、シンクロナイゼーション及びデモジュレーションモジュール８０００によって行われてもよい。
【０３９３】
その後、本発明の一実施例に係る放送信号受信装置は、復調された放送信号から少なくとも１つ以上の信号フレームを取得することができる（Ｓ３４０２０）。信号フレームは、フレームパーシングモジュール８１００によってパーシングされてもよい。
【０３９４】
その後、本発明の一実施例に係る放送信号受信装置は、パーシングされた少なくとも１つ以上の信号フレームに含まれたサービスデータをデコーディングすることができる（Ｓ３４０３０）。データデコーディングは、前述したデマッパー及びデコーディングモジュール８２００によって行われてもよい。
【０３９５】
本発明の思想や範囲を逸脱せずに本発明の様々な変更及び変形が可能であることは、当業者に理解される。したがって、本発明は、添付の特許請求の範囲及びその同等範囲内で提供される本発明の変更及び変形を含むものと意図される。
【産業上の利用可能性】
【０３９６】
本発明は、一連の放送信号提供分野で利用される。本発明の思想や範囲を逸脱せずに本発明の様々な変更及び変形が可能であることは、当業者にとって自明である。したがって、本発明は、添付の特許請求の範囲及びその同等範囲内で提供される本発明の変更及び変形を含むものと意図される。
【図１】
0006378340.tif 000002
【図２】
0006378340.tif 000003
【図３】
0006378340.tif 000004
【図４】
0006378340.tif 000005
【図５】
0006378340.tif 000006
【図６】
0006378340.tif 000007
【図７】
0006378340.tif 000008
【図８】
0006378340.tif 000009
【図９】
0006378340.tif 000010
【図１０】
0006378340.tif 000011
【図１１】
0006378340.tif 000012
【図１２】
0006378340.tif 000013
【図１３】
0006378340.tif 000014
【図１４】
0006378340.tif 000015
【図１５】
0006378340.tif 000016
【図１６】
0006378340.tif 000017
【図１７】
0006378340.tif 000018
【図１８】
0006378340.tif 000019
【図１９】
0006378340.tif 000020
【図２０】
0006378340.tif 000021
【図２１】
0006378340.tif 000022
【図２２】
0006378340.tif 000023
【図２３】
0006378340.tif 000024
【図２４】
0006378340.tif 000025
【図２５】
0006378340.tif 000026
【図２６】
0006378340.tif 000027
【図２７】
0006378340.tif 000028
【図２８】
0006378340.tif 000029
【図２９】
0006378340.tif 000030
【図３０】
0006378340.tif 000031
【図３１】
0006378340.tif 000032
【図３２】
0006378340.tif 000033
【図３３】
0006378340.tif 000034
【図３４】
0006378340.tif 000035