(57)【特許請求の範囲】
【請求項１】
ゲートと共通電極を共に駆動するＧＯＡユニットであって、
直列接続された事前充電用スイッチングトランジスタ及び第１のリセット用スイッチングトランジスタと、直列接続された駆動用スイッチングトランジスタ及び第２のリセット用スイッチングトランジスタと、前記事前充電用スイッチングトランジスタのソース及びゲートに接続された入力端と、前記駆動用スイッチングトランジスタのソースに接続されたクロック端と、前記第１のリセット用スイッチングトランジスタ及び前記第２のリセット用スイッチングトランジスタのゲートに接続されたリセット端と、前記第１のリセット用スイッチングトランジスタ及び前記第２のリセット用スイッチングトランジスタのドレインに接続された低レベル入力端と、前記駆動用スイッチングトランジスタのドレインに接続されたトリガ出力端と、前記事前充電用スイッチングトランジスタのドレイン及び前記駆動用スイッチングトランジスタのゲートと前記トリガ出力端との間に接続されたコンデンサと、を備え、前記事前充電用スイッチングトランジスタのドレインと前記駆動用スイッチングトランジスタのゲートとが接続されており、前記第１のリセット用スイッチングトランジスタ及び前記第２のリセット用スイッチングトランジスタのゲート同士及びドレイン同士がそれぞれ接続されているトリガと、
第ｎ−１と第ｎ＋２のゲート線におけるレベル信号又はエッジ信号を前記トリガの入力として選択するために、正極は前記第ｎ−１と第ｎ＋２のゲート線の出力にそれぞれ接続され、負極は出力として前記入力端に接続される並列接続された２つの逆流防止ダイオードを含む第１の選択入力回路と、
４つのＴＦＴトランジスタを含み、４つの同じサイクルの非同期動作のクロックパルスを用いて、異なるタイミングで、共通電極の高レベル入力とゲートの高レベル入力をそれぞれ前記クロック端にゲーティングすることにより前記トリガ出力端における電圧をプルアップするために、出力が前記クロック端に接続され、２つの直列接続されたＴＦＴトランジスタのソースとドレインは接続され、ゲートの高レベル入力にアクセスするために、２つのゲートは前記４つの同じサイクルの非同期動作のクロックパルスのうちの２つのクロックパルスに接続され、別の２つの直列接続されたＴＦＴトランジスタのソースとドレインは接続され、共通電極の高レベル入力にアクセスするために、２つのゲートは前記４つの同じサイクルの非同期動作のクロックパルスのうちの残りの２つのクロックパルスに接続されている第２の選択入力回路と、
第ｎ＋１と第ｎ＋４のゲート線におけるレベル信号又はエッジ信号を前記トリガのリセット信号として選択するために、正極が前記第ｎ＋１と第ｎ＋４のゲート線の出力にそれぞれ接続され、負極が出力として前記リセット端に接続される並列接続された２つの逆流防止ダイオードを含む第３の選択入力回路と、
前記第ｎ＋１と第ｎ＋４のゲート線に制御され、ゲートの低レベル入力又は共通電極の低レベル入力をそれぞれ前記トリガの低レベル入力端にゲーティングすることによりトリガの低レベル入力端における電圧をプルダウンするために、出力が前記低レベル入力端に接続されている第４の選択入力回路と、
２つのＴＦＴトランジスタを含み、入力が前記トリガ出力端に接続され、前記トリガ出力端から入力される信号を、前記４つの同じサイクルの非同期動作のクロックパルスのうちの２つのクロックパルスを用いて、異なるタイミングのゲート駆動信号又は共通電極駆動信号としてゲート線又は共通電極線にそれぞれ出力し、２つのゲートは前記４つの同じサイクルの非同期動作のクロックパルスのうちの２つのクロックパルスに接続されている選択出力回路と、を備え、
前記第ｎ−１と第ｎ＋２のゲート線におけるレベル信号又はエッジ信号は低レベル信号又は立ち下りエッジ信号であり、前記第ｎ＋１と第ｎ＋４のゲート線におけるレベル信号又はエッジ信号は高レベル信号又は立ち上がりエッジ信号であり、
前記４つの同じサイクルの非同期動作のクロックパルスは、順に４分の１周期の動作サイクルの位相差があり、
前記共通電極駆動信号は第ｎ＋３のゲート線における信号に同期することを特徴とするＧＯＡユニット。
【請求項２】
前記逆流防止ダイオードはＭＯＳトランジスタ又はＴＦＴトランジスタにより構成されたダイオード等価回路であり、ＭＯＳトランジスタ又はＴＦＴトランジスタのゲートはソースに接続され前記正極とされ、ドレインは前記負極とされることを特徴とする請求項１に記載のＧＯＡユニット。
【請求項３】
前記第４の選択入力回路は２つのＴＦＴトランジスタを含み、ゲートは前記第ｎ＋１と第ｎ＋４のゲート線の出力にそれぞれ接続され、ソースはそれぞれゲートの低レベル入力と共通電極の低レベル入力に対応して接続され、ドレインは前記低レベル入力端に接続されることを特徴とする請求項１に記載のＧＯＡユニット。
【請求項４】
前記選択出力回路は、異なるタイミングにおいて、それぞれ第ｎのゲート線の出力と第ｎ＋３の共通電極線の出力を出力するために、２つのソースは共にトリガ出力端に接続され、該２つのクロックパルスは４分の３周期の動作サイクルの位相差があることを特徴とする請求項１に記載のＧＯＡユニット。
【請求項５】
請求項１に記載のＧＯＡユニットと、
第ｎ−１のゲート線、第ｎのゲート線、第ｎ＋１ゲート線、第ｎ＋２のゲート線、第ｎ＋４のゲート線、第ｎ＋３の共通電極線、及び４つのクロック線を備え、
前記ＧＯＡユニットは、
前記第ｎ−１のゲート線の出力と前記第ｎ＋２のゲート線の出力をそれぞれ当該ＧＯＡユニットのトリガ信号とし、前記第ｎ＋１ゲート線の出力と前記第ｎ＋４のゲート線の出力をそれぞれ当該ＧＯＡユニットのリセット信号とし、前記４つのクロック線をそれぞれ当該ＧＯＡユニットの第２の選択入力回路におけるクロックパルスに接続することにより、サイクルは同じであるが位相差を有するクロック信号を提供し、異なるクロックパルスにおいて、該当のプルアップ電圧を出力するために、ゲートの高レベル入力と共通電極の高レベル入力をそれぞれゲーティングする方式でカスケード接続され、
当該ＧＯＡユニットの出力は前記第ｎのゲート線の出力と前記第ｎ＋３の共通電極線の出力であることを特徴とする駆動回路。
【請求項６】
前記逆流防止ダイオードはＭＯＳトランジスタ又はＴＦＴトランジスタにより構成されたダイオード等価回路であり、ＭＯＳトランジスタ又はＴＦＴトランジスタのゲートはソースに接続され前記正極とし、ドレインは前記負極とされることを特徴とする請求項５に記載の駆動回路。
【請求項７】
前記第４の選択入力回路は２つのＴＦＴトランジスタを含み、ゲートはそれぞれ前記第ｎ＋１と第ｎ＋４のゲート線の出力に接続され、ソースはそれぞれゲートの低レベル入力と共通電極の低レベル入力に対応して接続され、ドレインは前記低レベル入力端に接続されることを特徴とする請求項５に記載の駆動回路。
【請求項８】
前記選択出力回路は、異なるタイミングにおいて、それぞれ第ｎのゲート線の出力と第ｎ＋３の共通電極線の出力を出力するために、２つのソースは共にトリガ出力端に接続され、該２つのクロックパルスは４分の３周期の動作サイクルの位相差があることを特徴とする請求項５に記載の駆動回路。
【請求項９】
請求項５に記載の駆動回路が形成されているアレイであって、
横方向に並行するゲート線及び共通電極線と、
縦方向に並行するクロック入力線、ゲートの高レベル入力線及び低レベル入力線、共通電極の高レベル入力線及び低レベル入力線と、
を含むことを特徴とするアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示技術分野に関し、具体的には、ゲートと共通電極を共に駆動するＧＯＡユニット、駆動回路及びアレイに関する。
【背景技術】
【０００２】
ＧＯＡ技術、即ちアレイ基板のゲート駆動（Ｇａｔｅ  Ｄｒｉｖｅｒ  ｏｎ  Ａｒｒａｙ）は直接ゲートの駆動回路（Ｇａｔｅ  Ｄｒｉｖｅｒ  ＩＣｓ）をアレイ基板Ａｒｒａｙに製造することにより、外部シリコンウエハにより製造することを代替する技術である。該技術の応用によりゲートの駆動回路を直接パネルの周辺に製造することができ、よって製造工程を減少し、製品コストを削減している。また、ＴＦＴ−ＬＣＤパネルの高集積度をさらに向上し、パネルをより薄型化する。
【０００３】
しかし、２次駆動原理において、様々な異なるフィードスルー電圧を有する。最も影響が大きいのはＣｇｄにより発生されるフィードスルー電圧である。そのため、２次駆動の際に、共通電極の電圧を調節することにより、グレースケールの品質を改善しなければならない。
【０００４】
共通電極Ｃｏｍに直流駆動を採用する時、Ｃｇｄを通過するフィードスルー電圧は、（Ｖｇ＿ｈｉｇｈ  -  Ｖｇ＿ｌｏｗ）  ＊  Ｃｇｄ  ／  （Ｃｇｄ  ＋  Ｃｌｃ  ＋  Ｃｓ）であり、
Ｖｇ＿ｈｉｇｈとＶｇ＿ｌｏｗはそれぞれゲート駆動回路配線のオンとオフの電圧であり、Ｃｇｄ、ＣｌｃとＣｓはそれぞれＴＦＴの寄生コンデンサ、液晶コンデンサと蓄積コンデンサである。
【０００５】
フィードスルー電圧は主にＴＦＴがオフにした時にゲート電圧の変化が寄生コンデンサＣｇｄによる画素電圧のプルダウンにより発生する。画素電圧の極性が正極又は負極に関わらず、フィードスルー電圧はいずれも画素電圧を負の方向にプルダウンする。
【０００６】
従来技術において、共通電極の電圧を補償する方法によりフィードスルー電圧の影響を減少することができる。しかし、Ｃｌｃは一定なパラメーターでないため、共通電極の駆動電圧を調整することによりフィードスルーの影響を消去することができず、よって映像品質を改善する目的を達成し難しくなる。
【０００７】
現在、簡単且つ実行可能なＧＯＡ回路の設計を提供することでフィードスルー電圧の減少、さらに消去を実現し、よってディスプレイのグレースケールの品質を向上することが必要である。
【発明の概要】
【０００８】
上記技術的課題を解決するために、本発明は、ゲートと共通電極を共に駆動するためのＧＯＡユニットを提供する。
【０００９】
該ＧＯＡユニットは、
ゲートと共通電極を共に駆動するＧＯＡユニットであって、
直列接続された事前充電用スイッチングトランジスタ及び第１のリセット用スイッチングトランジスタと、直列接続された駆動用スイッチングトランジスタ及び第２のリセット用スイッチングトランジスタと、前記事前充電用スイッチングトランジスタのソース及びゲートに接続された入力端と、前記駆動用スイッチングトランジスタのソースに接続されたクロック端と、前記第１のリセット用スイッチングトランジスタ及び前記第２のリセット用スイッチングトランジスタのゲートに接続されたリセット端と、前記第１のリセット用スイッチングトランジスタ及び前記第２のリセット用スイッチングトランジスタのドレインに接続された低レベル入力端と、前記駆動用スイッチングトランジスタのドレインに接続されたトリガ出力端と、前記事前充電用スイッチングトランジスタのドレイン及び前記駆動用スイッチングトランジスタのゲートと前記トリガ出力端との間に接続されたコンデンサと、を備え、前記事前充電用スイッチングトランジスタのドレインと前記駆動用スイッチングトランジスタのゲートとが接続されており、前記第１のリセット用スイッチングトランジスタ及び前記第２のリセット用スイッチングトランジスタのゲート同士及びドレイン同士がそれぞれ接続されているトリガと、
第ｎ−１と第ｎ＋２のゲート線におけるレベル信号又はエッジ信号を前記トリガの入力として選択するために、正極は前記第ｎ−１と第ｎ＋２のゲート線の出力にそれぞれ接続され、負極は出力として前記入力端に接続される並列接続された２つの逆流防止ダイオードを含む第１の選択入力回路と、
４つのＴＦＴトランジスタを含み、４つの同じサイクルの非同期動作のクロックパルスを用いて、異なるタイミングで、共通電極の高レベル入力とゲートの高レベル入力をそれぞれ前記クロック端にゲーティングすることにより前記トリガ出力端における電圧をプルアップするために、出力が前記クロック端に接続され、２つの直列接続されたＴＦＴトランジスタのソースとドレインは接続され、ゲートの高レベル入力にアクセスするために、２つのゲートは前記４つの同じサイクルの非同期動作のクロックパルスのうちの２つのクロックパルスに接続され、別の２つの直列接続されたＴＦＴトランジスタのソースとドレインは接続され、共通電極の高レベル入力にアクセスするために、２つのゲートは前記４つの同じサイクルの非同期動作のクロックパルスのうちの残りの２つのクロックパルスに接続されている第２の選択入力回路と、
第ｎ＋１と第ｎ＋４のゲート線におけるレベル信号又はエッジ信号を前記トリガのリセット信号として選択するために、正極が前記第ｎ＋１と第ｎ＋４のゲート線の出力にそれぞれ接続され、負極が出力として前記リセット端に接続される並列接続された２つの逆流防止ダイオードを含む第３の選択入力回路と、
前記第ｎ＋１と第ｎ＋４のゲート線に制御され、ゲートの低レベル入力又は共通電極の低レベル入力をそれぞれ前記トリガの低レベル入力端にゲーティングすることによりトリガの低レベル入力端における電圧をプルダウンするために、出力が前記低レベル入力端に接続されている第４の選択入力回路と、
２つのＴＦＴトランジスタを含み、入力が前記トリガ出力端に接続され、前記トリガ出力端から入力される信号を、前記４つの同じサイクルの非同期動作のクロックパルスのうちの２つのクロックパルスを用いて、異なるタイミングのゲート駆動信号又は共通電極駆動信号としてゲート線又は共通電極線にそれぞれ出力し、２つのゲートは前記４つの同じサイクルの非同期動作のクロックパルスのうちの２つのクロックパルスに接続されている選択出力回路と、を備え、
前記第ｎ−１と第ｎ＋２のゲート線におけるレベル信号又はエッジ信号は低レベル信号又は立ち下りエッジ信号であり、前記第ｎ＋１と第ｎ＋４のゲート線におけるレベル信号又はエッジ信号は高レベル信号又は立ち上がりエッジ信号であり、
前記４つの同じサイクルの非同期動作のクロックパルスは、順に４分の１周期の動作サイクルの位相差があり、
前記共通電極駆動信号は第ｎ＋３のゲート線における信号に同期する。
【００１０】
本発明の一実施例によれば、前記逆流防止ダイオードはＭＯＳトランジスタ又はＴＦＴトランジスタにより構成されるダイオード等価回路であり、ＭＯＳトランジスタ又はＴＦＴトランジスタのゲートはソースに接続され前記正極とし、ドレインは前記負極とされる。
【００１５】
前記第４の選択入力回路は２つのＴＦＴトランジスタを含み、ゲートは前記第ｎ＋１と第ｎ＋４のゲート線の出力にそれぞれ接続され、ソースはそれぞれゲートの低レベル入力と共通電極の低レベル入力に対応して接続され、ドレインは前記低レベル入力端に接続される。
【００１６】
本発明の一実施例によれば、前記選択出力回路は、異なるタイミングにおいて、それぞれ第ｎのゲート線の出力と第ｎ＋３の共通電極線の出力を出力するために、２つのソースはトリガ出力端に共に接続され、該２つのクロックパルスは４分の３周期の動作サイクルの位相差がある。
【００１７】
本発明の一態様によれば、更に複数の上記のようないずれかのＧＯＡユニットと、第ｎ−１のゲート線、第ｎのゲート線、第ｎ＋１ゲート線、第ｎ＋２のゲート線、第ｎ＋４のゲート線、第ｎ＋３の共通電極線、及び４つのクロック線を備える表示パネルの駆動回路を提供する。
【００１８】
前記ＧＯＡユニットは、前記第ｎ−１のゲート線の出力と前記第ｎ＋２のゲート線の出力をそれぞれ当該ＧＯＡユニットのトリガ信号とし、前記第ｎ＋１ゲート線の出力と前記第ｎ＋４のゲート線の出力をそれぞれ当該ＧＯＡユニットのリセット信号とし、前記４つのクロック線をそれぞれ当該ＧＯＡユニットの第２の選択入力回路におけるクロックパルスに接続することにより、サイクルは同じであるが位相差を有するクロック信号を提供し、異なるクロックパルスにおいて、該当のプルアップ電圧を出力するために、ゲートの高レベル入力と共通電極の高レベル入力をそれぞれゲーティングする方式でカスケード接続され、
当該ＧＯＡユニットの出力は前記第ｎのゲート線の出力と前記第ｎ＋３の共通電極線の出力である。
【００１９】
本発明の別の態様によれば、更に上記のような駆動回路が形成されているアレイを提供する。
【００２０】
前記アレイは、
横方向に並行するゲート線及び共通電極線と、
縦方向に並行するクロック入力線、ゲートの高レベル入力線及び低レベル入力線、共通電極の高レベル入力線及び低レベル入力線とを含む。
【００２１】
本発明によれば、ＣＯＭ電圧の出力とＧＡＴＥの出力は同期し、方向がゲート電圧の変化方向と逆であるため、フィードスルー電圧を効果的に相殺し、よってディスプレイのグレースケール品質を改善している。
【００２２】
本発明のその他の特徴と利点は以下の明細書に記述され、部分的に明細書から明らかになり、又は本発明を実施することにより明白になる。本発明の目的とその他の利点は明細書、特許請求の範囲及び図面に特別に示された構造により実現し得られる。
【図面の簡単な説明】
【００２３】
図面は本発明に対する更なる理解のために提供され、明細書の一部となり、本発明の実施例と共に本発明を説明するのに用いられるが、本発明を限定するものではない。
図面において、
【図１】従来技術における蓄積コンデンサＣｓ（Ｃｓ  ｏｎ  Ｃｏｍ）が形成されている共通電極の駆動に直流駆動を採用する電圧波形を示す。
【図２】従来技術に採用されたＧＯＡユニットの内部回路図を示す。
【図３】従来技術におけるＧＯＡユニットをカスケード接続してゲートの２次駆動を形成する回路原理図を示す。
【図４】従来技術におけるゲート駆動回路のパルスタイミング図である。
【図５】本発明の原理による共通電極駆動回路とゲート駆動回路との同期動作の電圧波形を示す。
【図６】本発明の一実施例により、ＧＯＡユニットにおいて、更に共通電極の駆動出力を集積した内部回路図を示す。
【図７】本発明の駆動回路を採用することにより生成された駆動パルスシーケンス図を示す。
【発明を実施するための形態】
【００２４】
以下、図面及び実施例を参照しながら本発明の実施形態を詳細に説明し、よって本発明において如何に技術的解決手段を応用して技術的問題を解決し、更に技術的効果を達成するかという実現過程を充分に理解させ、且つそれにより実施する。説明すべきことは、対立しない限り、本発明における各実施例及び各実施例における各特徴は互いに組み合わせることができ、形成された技術的解決手段はいずれも本発明の保護範囲内である。
【００２５】
図１〜図４は従来技術におけるＧＯＡ駆動回路及び生成されたパルスタイミング図を示す。図から分かるように、共通電極ＣＯＭにおける電圧は直流電圧である。各ゲート線（Ｇａｔｅ  １，Ｇａｔｅ  ２，Ｇａｔｅ  ３，……）における電圧パルスは２つの逆であるクロックシーケンスの作用で順に現れる。すべてのゲート線を走査した時間の長さは１フレームであり、該時間の長さは各ゲート線におけるパルスのサイクルでもある。交差する２つのクロックを採用してトリガ制御を行うため、ゲート線における正パルスの幅はクロックの幅と同じである。
【００２６】
更に、図１は同じ時刻に各線に現れた電圧波形の状況を示している。１０１はゲート駆動電圧パルスを示し、１０２はソース駆動電圧パルスを示し、１０３は画素電極における電圧を示し、１０４はソース電圧と画素電圧との差を示し、該差の値はフィードスルー電圧に相当する。該フィードスルー電圧を消去するために、元のＣＯＭ電圧１０６を補正することができ、補正後のＣＯＭ電圧は１０７で示す。補正量はｆｅｅｄ  ｔｈｒｏｕｇ電圧値と同じである。しかし、ＣＯＭは直流駆動であるため、電圧を補正することは難しい。
【００２７】
従来技術において、図３示すように、該駆動回路は片辺に配置されたＧＯＡユニットにより構成される。各出力に図４に示すようなパルスシーケンスが形成できるように、これらのＧＯＡユニットはカスケード接続される。図２はさらにＧＯＡユニット内部の回路を詳細に示す。
【００２８】
図２に示すように、該ＧＯＡユニットは実質的にトリガである。４つのＴＦＴスイッチングトランジスタと１つのコンデンサを含む。ＴＦＴ１は駆動用スイッチングトランジスタであり、ＴＦＴ２とＴＦＴ３はリセット用スイッチングトランジスタであり、ＴＦＴ４は事前充電用スイッチングトランジスタである。ＣｂはＴＦＴ１の電位保持用コンデンサであり、主にＴＦＴ４により制御される。従来のＧＯＡ駆動には４つの制御信号が必要であり、すなわち、クロック信号Ｃｌｋ、入力信号、リセット信号Ｒｅｓｅｔ及びゲート出力低電位Ｖｓｓである。クロック信号はゲート線の出力のプルアップ信号である。
【００２９】
図３は従来の技術においてＧＯＡユニットをカスケード接続することにより片辺のゲートの２次駆動を形成する回路原理図を示す。
【００３０】
前のＧＯＡユニットの出力は本ＧＯＡユニットのトリガ信号とされ、次のＧＯＡユニットの出力は本ＧＯＡユニットのリセット信号とされる。クロック信号は２つの（Ｖｃｌｋ＿Ａ，Ｖｃｌｋ＿Ｂ）を採用し、それぞれ奇数行のＧＯＡユニットと偶数行のＧＯＡユニットに用いられる。ゲート線の出力電位Ｖｓｓはゲート線において出力されるパルスの高さ、又は振幅を決定する。
【００３１】
上記のように、これらはいずれもＣＯＭ電圧を調整することによりフィードスルー電圧を消去することに関わらない。
【００３２】
以下、本発明は、上記原理に鑑みて、ＣＯＭ電圧を如何に調整するのかに対して説明する。上記のように、必要なＣＯＭ電圧の変化量は既に知られ、すなわち、フィードスルー電圧に相当する。従って、図５に示すようなタイミングが得られる。図１と同様に、５０１はゲート駆動電圧パルスを示し、５０２はソース駆動電圧パルスを示し、５０３画素電極における電圧を示し、５０６はＣＯＭ電圧駆動信号を示す。図から分かるように、この場合、フィードスルーは理論的にＣＯＭ電圧の変化量により完全に消去されている。
【００３３】
この構想によりＧＯＡ駆動回路を設計する。該駆動回路の核心部であるＧＯＡユニットは図６に示すとおりである。
【００３４】
ＧＯＡユニットの出力はゲートと共通電極を共に駆動するのに用いられ、主にトリガ６０２及び一部の周辺回路により構成される。該トリガは、入力端１、クロック端２、リセット端３、低レベル入力端４とトリガ出力端５を備える。
【００３５】
共通電極駆動とゲート駆動が該トリガを共用できるように、該ＧＯＡユニットは、さらに第１の選択入力回路６０３を含む。並列接続された２つの逆流防止ダイオードを含む。第ｎ−１と第ｎ＋２のゲート線Ｇ［ｎ−１］とＧ［ｎ＋２］におけるレベル信号又はエッジ信号をトリガ６０２の励磁入力として選択するために、ダイオードの正極はそれぞれ第ｎ−１と第ｎ＋２のゲート線の出力Ｇ［ｎ−１］とＧ［ｎ＋２］に接続され、ダイオードの負極は出力として入力端１に接続される。
【００３６】
図６に示すように、該ＧＯＡユニットは第３の選択入力回路６０４を更に含む。同様に、並列接続された２つの逆流防止ダイオードにより構成されることができる。上記と同様に、第ｎ＋１と第ｎ＋４のゲート線Ｇ［ｎ＋１］とＧ［ｎ＋４］におけるレベル信号又はエッジ信号を前記トリガ６０２のリセット信号として選択するために、ダイオードの正極はそれぞれ第ｎ＋１と第ｎ＋４のゲート線の出力Ｇ［ｎ＋１］とＧ［ｎ＋４］に接続され、ダイオードの負極は出力としてリセット端３に接続される。
【００３７】
本発明において、図６に示すように、第ｎ−１と第ｎ＋２のゲート線Ｇ［ｎ−１］とＧ［ｎ＋２］におけるレベル信号又はエッジ信号は低レベル信号又は立ち下りエッジ信号であり、第ｎ＋１と第ｎ＋４のゲート線Ｇ［ｎ＋１］とＧ［ｎ＋４］におけるレベル信号又はエッジ信号は高レベル信号又は立ち上がりエッジ信号である。
【００３８】
図６において、該ダイオードはいずれもＴＦＴトランジスタ、例えばＴ９−Ｔ１２により構成されたダイオード等価回路を採用し、ＴＦＴトランジスタのゲートはソースに接続され正極とされ、ドレインは負極とされる。当然、本発明はこれに限定されるものではなく、更に、例えばＭＯＳトランジスタなどを採用して等価設計を行うこともできる。
【００３９】
本発明のＧＯＡユニットは、第２の選択入力回路６０１を含む。第２の選択入力回路６０１の出力はトリガのクロック端２に接続され、４つの同じサイクルの非同期動作のクロックパルス入力ＣｌｋＡ、ＣｌｋＢ、ＣｌｋＣ、ＣｌｋＤ、及び共通電極の高レベル入力Ｃｏｍ＿２とゲートの高レベル入力Ｖｇｈを含み、異なるタイミングで、共通電極の高レベル入力Ｃｏｍ＿２とゲートの高レベル入力Ｖｇｈをそれぞれ前記トリガ６０２のクロック端２にゲーティングするのに用いられ、よって、更にトリガ出力端５における電圧をプルアップし、第ｎ段階のゲート走査パルス出力の高レベル又は第ｎ＋３段階の共通電極パルスの高レベルを形成する。
【００４０】
具体的には、一実施例において、前記第２の選択入力回路６０１は４つのＴＦＴトランジスタを含むことができ、２つのＴＦＴトランジスタＴ５、Ｔ６のソースとドレインは接続され、ゲートの高レベル入力にアクセスするために、２つのゲートはそれぞれ第２のクロックパルス入力ＣｌｋＢと第３のクロックパルス入力ＣｌｋＣにより制御される。別の２つのＴＦＴトランジスタＴ７、Ｔ８のソースとドレインは接続され、共通電極の高レベル入力にアクセスするために、２つのゲートはそれぞれ第１のクロックパルス入力ＣｌｋＡと第４のクロックパルス入力ＣｌｋＤにより制御される。
好ましくは、４つの同じサイクルの非同期動作のクロックパルス入力ＣｌｋＡ、ＣｌｋＢ、ＣｌｋＣ、ＣｌｋＤは、順に４分の１の動作サイクルの位相差がある。このように、出力のゲート線のパルスの幅と共通電極線のパルス幅はいずれもクロックパルス幅の２分の１である。
【００４１】
また、ＧＯＡユニットは第４の選択入力回路６０５を更に含み、その出力は前記低レベル入力端４に接続され、前記第ｎ＋１と第ｎ＋４のゲート線Ｇ［ｎ＋１］とＧ［ｎ＋４］に制御され、ゲートの低レベル入力又は共通電極の低レベル入力をそれぞれトリガ６０２の低レベル入力端４にゲーティングすることにより、トリガ６０２の低レベル入力端４における電圧をプルダウンし、第ｎ段階のゲート走査パルスにより出力される低レベル又は第ｎ＋３段階の共通電極パルスの低レベルを形成する。
【００４２】
一実施例において、第４の選択入力回路６０５は２つのＴＦＴトランジスタＴ１３、Ｔ１４を含むことが好ましく、ゲートはそれぞれ第ｎ＋１と第ｎ＋４のゲート線の出力Ｇ［ｎ＋１］とＧ［ｎ＋４］に接続され、ソースはそれぞれゲートの低レベル入力Ｖｓｓと共通電極の低レベル入力Ｃｏｍ＿１に対応して接続される。
【００４３】
ＧＯＡユニットの選択出力回路６０６は、その入力が前記トリガ出力端５に接続され、４つの同じサイクルの非同期動作のクロックパルスにおける２つのパルスタイミングで、ゲート駆動信号又は共通電極駆動信号を選択して出力する。この２つのパルスタイミングは４分の３の動作サイクルの差を有し、よってゲート駆動信号の現れる時間は共通電極駆動信号より３つのゲート線パルス幅早い。
【００４４】
図６に示すように、第ｎ段階のＧＯＡユニットの回路出力の共通電極駆動信号Ｃ［ｎ＋３］と第ｎ＋３のゲート線Ｇ［ｎ＋３］における信号は同期する。
【００４５】
一実施例において、選択出力回路６０６は２つのＴＦＴトランジスタＴ１５、Ｔ１６を含むことが好ましく、２つのゲートはそれぞれ第３のクロックパルス入力ＣｌｋＣと第１のクロックパルス入力ＣｌｋＡにより制御され、異なるタイミングで、それぞれ第ｎのゲート線の出力Ｇ［ｎ］と第ｎ＋３の共通電極線の出力Ｃ［ｎ＋３］を出力するために、２つのソースはトリガ出力端に共に接続される。
【００４６】
図７は本発明の原理により構成された駆動回路がカスケード接続された後に生成されたパルスタイミング図である。
【００４７】
図から分かるように、４つの同じサイクルの非同期動作のクロックパルスは、４分の１の動作サイクルの位相差がある。ゲート線Ｇａｔｅ１にパルスが現れる時、Ｃｏｍ１にもパルスが現れ、よってゲート駆動と共通電極駆動の同期動作を実現する。
【００４８】
本発明の一態様によれば、更に複数の上記のようなＧＯＡユニットを含む表示パネル駆動回路を提供する。
【００４９】
前記ＧＯＡユニットは、第ｎ−１のゲート線の出力Ｇ［ｎ−１］と第ｎ＋２のゲート線の出力Ｇ［ｎ＋２］をそれぞれ本段階のＧＯＡユニットのトリガ信号とし、第ｎ＋１ゲート線の出力Ｇ［ｎ＋１］と第ｎ＋４のゲート線の出力Ｇ［ｎ＋４］をそれぞれ本段階のＧＯＡユニットのリセット信号とし、４つのクロック線をそれぞれ本段階のＧＯＡユニットの第２の選択入力回路におけるクロックパルス入力ＣｌｋＡ、ＣｌｋＢ、ＣｌｋＣ、ＣｌｋＤに接続することにより、サイクルは同じであるが位相差を有するクロック信号を提供し、異なるクロックパルスにおいて、該当するプルアップ電圧を出力するために、ゲートの高レベル入力と共通電極の高レベル入力をそれぞれゲーティングする方式でカスケード接続され、
本段階のＧＯＡユニットの出力は第ｎのゲート線の出力Ｇ［ｎ］と第ｎ＋３の共通電極の出力Ｃ［ｎ＋３］である。
【００５０】
本発明は更に上記のような駆動回路が形成されたアレイ基板を提供し、前記アレイ基板は、
横方向に並行するゲート線及び共通電極線と、
縦方向に並行するクロック入力線、ゲートの高低レベル入力線、共通電極の高低レベル入力線を含み、ゲート線は共通電極線の出力と比べ、カスケード接続位置における３つの差を有し、又はタイミングにおいて、４分の３の動作サイクルの位相差を有する。
【００５１】
本発明により開示された実施形態は以上のとおりであるが、前記内容は本発明を理解しやすくするために採用した実施形態に過ぎず、本発明を限定するものではない。当業者であれば、本発明により開示された精神と範囲を逸脱しない限り、実施の形態と細部においていずれの補正や変形を行うことができるが、本発明の特許保護範囲は、添付の請求項により限定された範囲に準ずるべきである。
【図１】
0006325676.tif 000002
【図２】
0006325676.tif 000003
【図３】
0006325676.tif 000004
【図４】
0006325676.tif 000005
【図５】
0006325676.tif 000006
【図６】
0006325676.tif 000007
【図７】
0006325676.tif 000008