(57)【特許請求の範囲】
【請求項１】
増幅するための第１の手段がイネーブルにされる場合に、入力無線周波数（ＲＦ）信号を増幅するように構成された、前記増幅するための第１の手段と、なお、前記入力ＲＦ信号は、無線デバイスに異なる周波数において複数のキャリア上で送信された伝送を含む、
増幅するための第２の手段がイネーブルにされる場合に、前記入力ＲＦ信号を増幅するように構成された、前記増幅するための第２の手段と、
増幅するための第３の手段がイネーブルにされる場合に、前記入力ＲＦ信号を増幅するように構成された、前記増幅するための第３の手段と、なお、前記増幅するための第３の手段は、前記増幅するための第１の手段と並列して結合され、利得トランジスタを前記増幅するための第２の手段と共有する、
前記増幅するための第１の手段に結合された第１の負荷回路と、
前記増幅するための第２の手段に結合された第２の負荷回路と、
を含み、
前記入力ＲＦ信号は、シングルエンドの信号を含み、前記第１および第２の負荷回路は、差分出力ＲＦ信号を提供する、
装置。
【請求項２】
増幅するための第４の手段がイネーブルにされる場合に、第２の入力ＲＦ信号を増幅するように構成された、前記増幅するための第４の手段と、
増幅するための第５の手段がイネーブルにされる場合に、前記第２の入力ＲＦ信号を増幅するように構成された、前記増幅するための第５の手段と、
増幅するための第６の手段がイネーブルにされる場合に、前記第２の入力ＲＦ信号を増幅するように構成された、前記増幅するための第６の手段と、なお、前記増幅するための第６の手段は、前記増幅するための第４の手段と並列して結合され、増幅手段を前記増幅するための第５の手段と共有する、
をさらに含む、請求項１に記載の装置。
【請求項３】
前記増幅するための第１の手段は、前記入力ＲＦ信号を受信するように構成された第１
の増幅器回路であり、
前記増幅するための第２の手段は、前記利得トランジスタを含み、前記入力ＲＦ信号を受信するように構成された第２の増幅器回路であり、
前記増幅するための第３の手段は、前記第１の増幅器回路の出力と前記第２の増幅器回路における前記利得トランジスタとの間に結合されたカスコードトランジスタである、
請求項１に記載の装置。
【請求項４】
前記第２の増幅器回路の出力と前記第１の増幅器回路における利得トランジスタとの間に結合された第２のカスコードトランジスタ、
をさらに含む、請求項３に記載の装置。
【請求項５】
前記第１の負荷回路に結合され、第１の周波数における第１の局部発振器（ＬＯ）信号に基づいて前記第１の負荷回路からの第１の出力ＲＦ信号のためのダウンコンバージョンを実行するように構成された、第１のダウンコンバータ回路と、
前記第２の負荷回路に結合され、前記第１の周波数とは異なる第２の周波数における第２のＬＯ信号に基づいて前記第２の負荷回路からの第２の出力ＲＦ信号のためのダウンコンバージョンを実行するように構成された、第２のダウンコンバータ回路と、
をさらに含む、請求項１に記載の装置。
【請求項６】
前記第２の増幅器回路は、前記利得トランジスタのソースと回路接地との間に結合されたインダクタを含む、請求項３に記載の装置。
【請求項７】
前記第１および第２の増幅器回路のうちの少なくとも１つの増幅器回路の出力と入力との間に結合されたフィードバック回路、
をさらに含み、前記フィードバック回路は、抵抗器、キャパシタ、またはトランジスタのうちの少なくとも１つを好ましくは含む、請求項３に記載の装置。
【請求項８】
前記第１および第２の増幅器回路に結合され、前記入力ＲＦ信号を受信し、減衰された入力ＲＦ信号を前記第１および第２の増幅器回路に提供するように構成された、減衰回路、をさらに含む、請求項３に記載の装置。
【請求項９】
前記第１の負荷回路は、一次コイルおよび二次コイルを有する変圧器を含み、前記一次コイルは前記第１の増幅器回路と電源との間に結合され、前記二次コイルは、前記第１の増幅器回路からの増幅されたＲＦ信号が前記一次コイルに適用される場合、差分出力ＲＦ信号を提供する、請求項３に記載の装置。
【請求項１０】
第１の動作モードにおいて、前記第１の増幅器回路は、前記入力ＲＦ信号を増幅し、第１の増幅されたＲＦ信号を提供するようにイネーブルにされ、前記第２の増幅器回路は、前記入力ＲＦ信号を増幅し、第２の増幅されたＲＦ信号を提供するようにイネーブルにされる、請求項３に記載の装置。
【請求項１１】
第２の動作モードにおいて、前記第１の増幅器回路、前記第２の増幅器回路における前記利得トランジスタ、および前記カスコードトランジスタが、前記入力ＲＦ信号を増幅し、増幅されたＲＦ信号を提供するようにイネーブルにされる、請求項１０に記載の装置。
【請求項１２】
第２の入力ＲＦ信号を受信するように構成された第３の増幅器回路と、
前記第２の入力ＲＦ信号を受信するように構成された第４の増幅器回路と、
前記第３の増幅器回路の出力と前記第４の増幅器回路における利得トランジスタとの間に結合された第２のカスコードトランジスタと、
をさらに含む、請求項３に記載の装置。
【請求項１３】
前記第２の増幅器回路の出力と前記第１の増幅器回路における利得トランジスタとの間に結合される第３のカスコードトランジスタと、
前記第４の増幅器回路の出力と前記第３の増幅器回路における利得トランジスタとの間に結合される第４のカスコードトランジスタと、
をさらに含む、請求項１２に記載の装置。
【請求項１４】
増幅器回路の少なくとも１つの追加のセットと、なお、増幅器回路の各追加のセットは、それぞれの入力ＲＦ信号を受信する、
増幅器回路の各追加のセットのための少なくとも１つの追加のカスコードトランジスタと、なお、各追加のカスコードトランジスタは、増幅器回路の前記セットにおける２つの増幅器回路間に結合される、
をさらに含む、請求項３に記載の装置。
【請求項１５】
第１の動作モードにおいて、２つの増幅されたＲＦ信号を取得するために、第１および第２の増幅器回路によって入力無線周波数（ＲＦ）信号を増幅することと、なお、前記入力ＲＦ信号は、無線デバイスに異なる周波数において複数のキャリア上で送信された伝送を含む、
第２の動作モードにおいて、単一の増幅されたＲＦ信号を取得するために、前記第１の増幅器回路および第３の増幅器回路によって前記入力ＲＦ信号を増幅することと、なお、前記第２および第３の増幅器回路は、利得トランジスタを共有し、ここにおいて、第１の負荷回路は前記第１の増幅器回路に結合され、第２の負荷回路は前記第２の増幅器回路に結合され、前記入力ＲＦ信号は、シングルエンドの信号を含み、前記第１および第２の負荷回路は、差分出力ＲＦ信号を提供する、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［３５Ｕ．Ｓ．Ｃ．§１１９の下の優先権主張］
[0001]  本特許出願は、２０１２年５月２５日に出願され、この譲受人に譲渡され、引用によりここに明確に組み込まれる、「キャリアアグリゲーションのための低雑音増幅器」（LOW NOISE AMPLIFIERS FOR CARRIER AGGREGATION）と題する、米国仮出願番号第６１／６５２，０６４号の優先権を主張する。
【０００２】
[0002]  本開示は、一般的に電子工学（electronics）に関し、より詳細には、低雑音増幅器（ＬＮＡ）（low noise amplifiers (LNAs)）に関する。
【背景技術】
【０００３】
[0003]  無線通信システムにおける無線デバイス（例えば、セルラー電話またはスマートフォン）は、双方向通信のためにデータを送信し、受信することができる。無線デバイスは、データ送信のための送信機およびデータ受信のための受信機を含み得る。データ送信の場合には、送信機は、変調された無線周波数（ＲＦ）信号を取得するために、データを用いてＲＦキャリア信号を変調し、適切な出力電力レベルを持つ増幅されたＲＦ信号を取得するために変調されたＲＦ信号を増幅し、アンテナを介して基地局に増幅されたＲＦ信号を送信し得る。データ受信の場合には、受信機はアンテナを介して受信されたＲＦ信号を取得し得、基地局によって送信されたデータを回復するために受信されたＲＦ信号を増幅および処理し得る。
【０００４】
[0004]  無線デバイスは、複数のキャリア上での同時の動作である、キャリアアグリゲーション（carrier aggregation）をサポートし得る。キャリアは、通信に使用される周波数の範囲を指し得、特定の特徴と関連付けられ得る。例えば、キャリアは、キャリア上の動作を説明するシステム情報と関連付けられ得る。キャリアはまた、コンポーネントキャリア（ＣＣ）、周波数チャネル、セル等とも称され得る。キャリアアグリゲーションを無線デバイスによって効率的にサポートすることが望ましい。
【図面の簡単な説明】
【０００５】
【図１】図１は、無線システムと通信する無線デバイスを示す図である。
【図２】図２Ａは、キャリアアグリゲーション（ＣＡ）の１つの例を示す図である。
【０００６】
図２Ｂは、キャリアアグリゲーション（ＣＡ）の１つの例を示す図である。
【０００７】
図２Ｃは、キャリアアグリゲーション（ＣＡ）の１つの例を示す図である。
【０００８】
図２Ｄは、キャリアアグリゲーション（ＣＡ）の１つの例を示す図である。
【図３】図３は、図１における無線デバイスのブロック図を示す。
【図４Ａ】図４Ａは、帯域内ＣＡ（intra-band CA）をサポートする受信機を示す図である。
【図４Ｂ】図４Ｂは、帯域内ＣＡをサポートする受信機を示す図である。
【図５Ａ】図５Ａは、帯域内ＣＡおよび帯域間ＣＡ（inter-band CA）をサポートする受信機を示す図である。
【図５Ｂ】図５Ｂは、帯域内ＣＡおよび帯域間ＣＡをサポートする受信機を示す図である。
【図６Ａ】図６Ａは、インダクティブデジェネレイション（inductive degeneration）およびカスコード転換スイッチ（cascode divert switch）を有するＬＮＡの例示的な設計を示す図である。
【図６Ｂ】図６Ｂは、インダクティブデジェネレイションおよびカスコード転換スイッチを有するＬＮＡの例示的な設計を示す図である。
【図６Ｃ】図６Ｃは、インダクティブデジェネレイションおよびカスコード転換スイッチを有するＬＮＡの例示的な設計を示す図である。
【図７Ａ】図７Ａは、カスコード転換スイッチを有するＬＮＡの追加の例示的な設計を示す図である。
【図７Ｂ】図７Ｂは、カスコード転換スイッチを有するＬＮＡの追加の例示的な設計を示す図である。
【図７Ｃ】図７Ｃは、カスコード転換スイッチを有するＬＮＡの追加の例示的な設計を示す図である。
【図８Ａ】図８Ａは、カスコード転換スイッチを有する多入力多出力（ＭＩＭＯ）ＬＮＡの例示的な設計を示す図である。
【図８Ｂ】図８Ｂは、カスコード転換スイッチを有する多入力多出力（ＭＩＭＯ）ＬＮＡの例示的な設計を示す図である。
【図８Ｃ】図８Ｃは、カスコード転換スイッチを有する多入力多出力（ＭＩＭＯ）ＬＮＡの例示的な設計を示す図である。
【図９】図９は、信号増幅を実行するための処理を示す図である。
【詳細な説明】
【０００９】
[0014]  以下に述べられる詳細な説明は、本開示の例示的な設計の説明を意図するものであり、本開示が実現され得る、唯一の設計を表すことを意図したものではない。「例示的」という用語は、本明細書において、「例、事例、または例示として提供する」という意味で使用される。「例示的」なものとしてここに説明される任意の設計は、必ずしも、他の設計よりも好ましい、または利点を有するものと解釈されるべきではない。詳細な説明は、本開示の例示的な設計の完全な理解を提供することを目的とした特定の詳細を含む。ここにおいて説明される例示的な設計が、これらの具体的な詳細なしに実現され得ることを当業者は理解するだろう。いくつかの事例では、周知の構造およびデバイスが、ここに提示される例示的な設計の新規性を曖昧にすることを避けるために、ブロック図形式で示される。
【００１０】
[0015]  キャリアアグリゲーションをサポートするＬＮＡがここに開示される。これらのＬＮＡは、無線通信デバイスのような様々なタイプの電子デバイスのために使用されることができる。
【００１１】
[0016]  図１は、無線通信システム１２０と通信する無線デバイス１００を示す。無線システム１２０は、ロングタームエボリューション（ＬＴＥ）システム、符号分割多元接続（ＣＤＭＡ）システム、移動通信のための全地球システム（ＧＳＭ（登録商標））システム、無線ローカルエリアネットワーク（ＷＬＡＮ）システム、またはいくつかの他の無線システムであることができる。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ）、ｃｄｍａ２０００、またはＣＤＭＡのいくつかの他のバージョンを実現し得る。簡潔さのために、図１は、２つの基地局１３０および１３２、および１つのシステムコントローラ１４０を含む無線システム１２０を示す。一般に、無線システムは、任意の数の基地局および任意のネットワークエンティティのセットを含み得る。
【００１２】
[0017]  無線デバイス１１０はまた、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局等とも称され得る。無線デバイス１１０は、セルラー電話、スマートフォン、タブレット、無線モデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレス電話、無線ローカルループ局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス等であり得る。無線デバイス１１０は、無線システム１２０と通信することが可能であり得る。無線デバイス１１０はまた、放送局（例えば、放送局１３４）からの信号、１つ以上のグローバルナビゲーション衛星システム（ＧＮＳＳ）における衛星（例えば、衛星１５０）からの信号等を受信することが可能であり得る。無線デバイス１１０は、ＬＴＥ、ｃｄｍａ２０００、ＷＣＤＭＡ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１等のような無線通信のための１つ以上の無線技術をサポートし得る。
【００１３】
[0018]  無線デバイス１１０は、複数のキャリア上での動作である、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションは、マルチキャリア動作とも称され得る。無線デバイス１１０は、６９８から９６０メガヘルツ（ＭＨｚ）の低帯域（low-band）、１４７５から２１７０ＭＨｚの中帯域（mid-band）、および／または２３００から２６９０ＭＨｚ、および３４００から３８００ＭＨｚの高帯域（high-band）において動作することができる。低帯域、中帯域、および高帯域は、３つの帯域の群（または帯域群（band groups））を指し、各帯域群は、多数の周波数帯域（または、単に「帯域」）を含む。各帯域は、２００ＭＨｚまでカバーすることができ、１つ以上のキャリアを含むことができる。各キャリアは、ＬＴＥにおいて２０ＭＨｚまでカバーすることができる。ＬＴＥリリース１１（LTE Release 11）は、３５の帯域をサポートし、それらはＬＴＥ／ＵＭＴＳ帯域と称され、３ＧＰＰ ＴＳ ３６．１０１に記載されている。無線デバイス１１０は、ＬＴＥリリース１１において１つまたは２つの帯域における５つまでのキャリアによって構成されることができる。
【００１４】
[0019]  一般的に、キャリアアグリゲーション（ＣＡ）は、帯域内ＣＡおよび帯域間ＣＡの２種類に分類されることができる。帯域内ＣＡは、同一の帯域内の複数のキャリア上の動作を指す。帯域間ＣＡは、異なる帯域における複数のキャリア上の動作を指す。
【００１５】
[0020]  図２Ａは、連続的な（contiguous）帯域内ＣＡの例を示す。図２Ａに示される例において、無線デバイス１１０は、低帯域における帯域である、同一帯域における４つの連続的なキャリア（contiguous carriers）によって構成される。無線デバイス１１０は、同一帯域内の複数の連続的なキャリア上で伝送を送信するおよび／または受信することができる。
【００１６】
[0021]  図２Ｂは、非連続的な（non-contiguous）帯域内ＣＡの例を示す。図２Ｂに示される例では、無線デバイス１１０は、低帯域における帯域である、同一帯域における４つの非連続的なキャリア（non-contiguous carriers）によって構成される。キャリアは、５ＭＨｚ、１０ＭＨｚ、またはいくつかの他の量によって分離される（separated）ことができる。無線デバイス１１０は、同一帯域内の複数の非連続的なキャリア上で伝送を送信および／または受信することができる。
【００１７】
[0022]  図２Ｃは、同一帯域群における帯域間ＣＡの例を示す。図２Ｃに示される例では、無線デバイス１１０は、低帯域である、同一帯域群における２つの帯域における４つのキャリアによって構成される。無線デバイス１１０は、同一の帯域群における異なる帯域（例えば、図２Ｃにおける低帯域）における複数のキャリア上で伝送を送信および／または受信することができる。
【００１８】
[0023]  図２Ｄは、異なる帯域群における帯域間ＣＡの例を示す。図２Ｄに示される例では、無線デバイス１１０は、異なる帯域群における２つの帯域における４つのキャリアによって構成され、それは低帯域における１つの帯域における２つのキャリア、および中帯域における別の帯域における２つの追加のキャリアを含む。無線デバイス１１０は、異なる帯域群における異なる帯域（例えば、図２Ｄにおける低帯域および中帯域）における複数のキャリア上で伝送を送信および／または受信することができる。
【００１９】
[0024]  図２Ａから図２Ｄは、キャリアアグリゲーションの４つの例を示す。キャリアアグリゲーションは、帯域および帯域群の他の組み合わせに対してサポートされることもできる。例えば、キャリアアグリゲーションは、低帯域および高帯域、中帯域および高帯域、高帯域および高帯域等に対してサポートされることができる。
【００２０】
[0025]  図３は、図１における無線デバイス１１０の例示的な設計のブロック図を示す。例示的な設計において、無線デバイス１１０は、プライマリー・アンテナ（a primary antenna）３１０に結合されたトランシーバ３２０、セカンダリー・アンテナ（a secondary antenna）３１２に結合された受信機３２２、およびデータプロセッサ／コントローラ３８０を含む。トランシーバ３２０は、複数の帯域、キャリアアグリゲーション、複数の無線技術等をサポートするための、複数の（Ｋ個の）受信機３３０ａａから３３０ａｋ、および複数の（Ｋ個の）送信機３６０ａから３６０ｋを含む。受信機３２２は、複数の帯域、キャリアアグリゲーション、複数の無線技術、受信ダイバーシチ、複数の送信アンテナから複数の受信アンテナへのＭＩＭＯ送信等をサポートするための複数の（Ｍ個の）受信機３３０ｂａから３３０ｂｍを含む。
【００２１】
[0026]  図３に示される例示的な設計において、各受信機３３０は、入力回路３３２、ＬＮＡ３４０、および受信回路３４２を含む。データ受信のために、アンテナ３１０は基地局および／または他の送信機局から信号を受信し、受信されたＲＦ信号を提供し、それはアンテナインターフェース回路３２４を通ってルーティングされ、選択された受信機に提供される。アンテナインターフェース回路３２４は、スイッチ、デュプレクサ、送信フィルタ、受信フィルタ等を含むことができる。以下の説明では、受信機３３０ａａが選択された受信機であると仮定する。受信機３３０ａａ内で、受信されたＲＦ信号は、入力回路３３２ａａを通過し、それはＬＮＡ３４０ａａに入力ＲＦ信号を提供する。入力回路３３２ａａは、整合回路、受信フィルタ等を含むことができる。ＬＮＡ３４０ａａは、入力ＲＦ信号を増幅し、出力ＲＦ信号を提供する。受信回路３４２ａａは、出力ＲＦ信号を増幅、フィルタリング、およびＲＦからベースバンドにダウンコンバートし、アナログ入力信号をデータプロセッサ３８０に提供する。受信回路３３２ａａは、ミキサ、フィルタ、増幅器、整合回路、発振器、局部発振器（ＬＯ）発生器、位相ロックループ（ＰＬＬ）等を含むことができる。トランシーバ３２０における各残りの受信機３３０、および、受信機３２２における各受信機３３０は、トランシーバ３２０における受信機３３０ａａと同様の方式で動作することができる。
【００２２】
[0027]  図３に示される例示的な設計では、各送信機３６０は、送信回路３６２、電力増幅器（ＰＡ）３６４、および出力回路３６６を含む。データ送信のために、データプロセッサ３８０は、データが送信されるように処理（例えば、符号化および変調）し、アナログ出力信号を選択された送信機に提供する。以下の説明では、送信機３６０ａが選択された送信機であると仮定する。送信機３６０ａ内で、送信回路３６２ａは、アナログ出力信号を増幅、フィルタリング、およびベースバンドからＲＦにアップコンバートし、変調されたＲＦ信号を提供する。送信回路３６２ａは、増幅器、フィルタ、ミキサ、整合回路、発振器、ＬＯ発生器、ＰＬＬ等を含むことができる。ＰＡ３６４ａは、変調されたＲＦ信号を受信し、増幅し、適切な出力電力レベルを有する送信ＲＦ信号を提供する。送信ＲＦ信号は、出力回路３６６ａを通過し、アンテナインターフェース回路３２４を通ってルーティングされ、アンテナ３１０を介して送信される。出力回路３６６ａは、整合回路、送信フィルタ、方向性結合器（a directional coupler）等を含むことができる。
【００２３】
[0028]  図３は、受信機３３０および送信機３６０の例示的な設計を示す。受信機および送信機は、フィルタ、整合回路等のような、図３に示されない他の回路も含み得る。トランシーバ３２０および受信機３２２のすべてまたは一部は、１つ以上のアナログ集積回路（ＩＣ）、ＲＦのＩＣ（ＲＦＩＣ）、混合信号ＩＣ等の上で実現され得る。例えば、ＬＮＡ３４０、受信回路３４２、および送信回路３６２は、１つのモジュール上で実現されることができ、それはＲＦＩＣ等であり得る。アンテナインターフェース回路３２４および３２６、入力回路３３２、出力回路３６６、およびＰＡ３６４は、別のモジュール上で実現されることができ、それはハイブリッドモジュール等であり得る。トランシーバ３２０および受信機３２２における回路も、他の方式で実現されることができる。
【００２４】
[0029]  データプロセッサ／コントローラ３８０は、無線デバイス１１０のために様々な機能を実行し得る。例えば、データプロセッサ３８０は、受信機３３０を介して受信されるデータ、および送信機３６０を介して送信されるデータの処理を実行することができる。コントローラ３８０は、アンテナインターフェース回路３２４および３２６、入力回路３３２、ＬＮＡ３４０、受信回路３４２、送信回路３６２、ＰＡ３６４、出力回路３６６、またはそれらの組み合わせの動作を制御することができる。メモリ３８２は、データプロセッサ／コントローラ３８０のためのプログラムコードおよびデータを記憶し得る。データプロセッサ／コントローラ３８０は、１つ以上の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上で実現され得る。
【００２５】
[0030]  無線デバイス１１０は、キャリアアグリゲーションのための異なる周波数における複数のキャリア上で１つ以上の基地局／セルから伝送を受信することができる。帯域内ＣＡでは、伝送は同一帯域における異なるキャリア上で送信される。帯域間ＣＡでは、伝送は、異なる帯域における複数のキャリア上で送信される。
【００２６】
[0031]  図４Ａは、非ＣＡ（no CA）、および帯域内ＣＡをサポートする、ＣＡ可能な（CA-capable）ＬＮＡ４４０を有する受信機４００の例示的な設計のブロック図を示す。ＣＡ ＬＮＡ４４０は、図３における１つ以上のＬＮＡ３４０のために使用されることができる。ＣＡ ＬＮＡ４４０は、単一の入力および複数の（Ｍ個の）出力を含み、ここでＭ＞１である。
【００２７】
[0032]  受信機４００では、アンテナ４１０は、１つ以上のキャリア上で送信された１つ以上の伝送を含むダウンリンク信号を受信し、受信されたＲＦ信号をアンテナインターフェース回路４２４に提供する。アンテナインターフェース回路４２４は、受信されたＲＦ信号をフィルタリングおよびルーティングし、受信機入力信号、ＲＸｉｎを提供する。入力整合回路４３２は、ＲＸｉｎ信号を受信し、入力ＲＦ信号、ＲＦｉｎを、ＣＡ ＬＮＡ４４０に提供する。整合回路４３２は、対象の帯域（a band of interest）のために、ＣＡ ＬＮＡ４４０と、アンテナインターフェース回路４２４またはアンテナ４１０のいずれかとの間で、インピーダンスおよび／または電力整合を実行する。整合回路４３２は、図３における入力回路３３２のうちの１つの一部であり得る。
【００２８】
[0033]  ＣＡ ＬＮＡ４４０は、入力ＲＦ信号を受信して増幅し、（ｉ）１つのセットのキャリア上の非ＣＡ、またはＣＡのいずれかのための１つのＬＮＡ出力によって（via）１つの出力ＲＦ信号を、または（ｉｉ）Ｍ個までのセットのキャリア上で帯域内ＣＡのためのＭ個までのＬＮＡ出力によって、Ｍ個までの出力ＲＦ信号、ＲＦｏｕｔ１からＲＦｏｕｔＭを、提供する。Ｍ個のダウンコンバータ回路４９０ａから４９０ｍは、Ｍ個のＬＮＡ出力に結合される。各ダウンコンバータ回路４９０は、イネーブルにされる場合、対象の（of interest）１つ以上のキャリア上の１つ以上の伝送がＲＦからベースバンドにダウンコンバートされるように、関連する出力ＲＦ信号をダウンコンバートする。
【００２９】
[0034]  図４ＡにおけるＣＡ ＬＮＡ４４０のようなＣＡ ＬＮＡは、任意の所与の時間（moment）において単一出力モードまたは多出力モード（a single-output mode or a multi-output mode）で動作することができる。単一出力モードにおいて、ＣＡ ＬＮＡは、１入力１出力（１ｘ１）構成で動作し、１つのセットのキャリア上の１つ以上の伝送を含む１つの入力ＲＦ信号を受信し、１つの出力ＲＦ信号を１つのダウンコンバータ回路に提供する。単一出力モードが、キャリアアグリゲーションなしで単一のキャリア上に送信された伝送を受信するために使用され得る。単一出力モードは、キャリアアグリゲーションによって複数のキャリア（例えば、連続的なキャリア）上に送信された伝送を受信するためにも使用され得る。このケースでは、全てのキャリア上の伝送が、単一の周波数において単一のＬＯ信号によってダウンコンバートされ得る。多出力モードにおいて、ＣＡ ＬＮＡは、１×Ｍ構成で動作し、Ｍ個のセットのキャリア上の複数の伝送を含む１つの入力ＲＦ信号を受信し、Ｍ個の出力ＲＦ信号をＭ個のダウンコンバータ回路に提供し、キャリアのセットごとに１つの出力ＲＦ信号を提供し（one output RF signal for each set of carriers）、ここで、Ｍ＞１である。キャリアの各セットは、１つの帯域における１つ以上のキャリアを含むことができる。
【００３０】
[0035]  図４Ｂは、１つの帯域において２つまでのセットのキャリアの上の非ＣＡ、および帯域内ＣＡをサポートするＣＡ ＬＮＡ４４０ｘの例示的な設計のブロック図を示す。ＣＡ ＬＮＡ４４０ｘは、図４ＡにおけるＣＡ ＬＮＡ４４０の１つの例示的な設計である。
【００３１】
[0036]  図４Ｂに示される例示的な設計では、ＣＡ ＬＮＡ４４０ｘは、２つのＬＮＡ出力のために、２つの増幅器回路（Ａｍｐ Ｃｋｔ）４５０ａおよび４５０ｂ、１つ以上の転換カスコードトランジスタ（divert cascode transistor）４５８、および２つの負荷回路（load circuit）４７０ａおよび４７０ｂを含む。増幅器回路は、増幅段（an amplifier stage）、入力段（an input stage）、利得回路等とも呼ばれ得る。入力ＲＦ信号は、増幅器回路４５０ａおよび４５０ｂの両方に提供される。各増幅器回路４５０は、その増幅器回路がイネーブルにされる場合、入力ＲＦ信号を増幅し、対応する増幅されたＲＦ信号を提供する。以下に説明されるように、転換カスコードトランジスタ（単数または複数）４５８のうちの１つは、増幅器回路４５０ｂから増幅器回路４５０ａに、またはその逆に、ＲＦ電流を転換する（divert）ようにイネーブルにされ得る。負荷回路４７０ａおよび４７０ｂは、それぞれ増幅器回路４５０ａおよび４５０ｂから、増幅されたＲＦ信号を受信し、出力ＲＦ信号をそれぞれダウンコンバータ回路４９０ａおよび４９０ｂに提供する。
【００３２】
[0037]  図４Ｂに示される例示的な設計では、各ダウンコンバータ回路４９０は、それぞれ２つのベースバンドフィルタ４９６および４９８に結合された２つのミキサ４９２および４９４を含む。ダウンコンバータ回路４９０ａ内で、ミキサ４９２ａは、負荷回路４７０ａからの第１の出力ＲＦ信号、ＲＦｏｕｔ１を、および、第１のセットのキャリアのための第１の混合周波数で（at a first mixing frequency）、同相（inphase）ＬＯ信号、ＩＬＯ１を、受信する。ミキサ４９２ａは、ＩＬＯ１によって第１の出力ＲＦ信号をダウンコンバートし、同相（Ｉ）のダウンコンバートされた信号（an inphase (I) downconverted signal）を提供し得る。ミキサ４９４ａは、第１の混合周波数で、直角位相（quadrature）ＬＯ信号、ＱＬＯ１を、および負荷回路４７０ａからの第１の出力ＲＦ信号を、受信する。ミキサ４９４ａは、ＱＬＯ１信号を用いて第１の出力ＲＦ信号をダウンコンバートし、直角位相（Ｑ）のダウンコンバートされた信号（a quadrature (Q) downconverted signal）を提供する。フィルタ４９６ａおよび４９８ａは、それぞれミキサ４９２ａおよび４９４ａからＩおよびＱのダウンコンバートされた信号を受信し、フィルタリングし、第１のセットのキャリアのためのＩおよびＱのベースバンド信号、Ｖｏｕｔ１を提供する。
【００３３】
[0038]  ダウンコンバータ４９０ａおよび４９０ｂは、２個までのセットのキャリア上で伝送を受信するようにイネーブルにされ得る。各ダウンコンバータ４９０は、ＣＡ ＬＮＡ ４４０ｘからそれぞれの出力ＲＦ信号を受信し、それの出力ＲＦ信号を適切な混合周波数でそれぞれのＬＯ信号を用いてダウンコンバートし、１つのセットのキャリアのためのＩおよびＱのベースバンド信号を提供する。ダウンコンバータ４９０ａおよび４９０ｂは、２つのセットのキャリアのための異なる混合周波数を用いてダウンコンバージョンを実行し得る。
【００３４】
[0039]  図４Ｂは、ダウンコンバータ回路４９０の例示的な設計を示す。ダウンコンバータ回路はまた、異なるおよび／または追加の回路を含み得る。例えば、ダウンコンバータ回路は、ミキサの前に、またはミキサとフィルタとの間に、またはフィルタの後に結合された増幅器を含み得る。
【００３５】
[0040]  図４Ｂは、２つのＬＮＡ出力のための２つの増幅器回路４５０および２つの負荷回路４７０を有する、ＣＡ ＬＮＡ ４４０の例示的な設計を示す。ＣＡ ＬＮＡはまた、２つより多いＬＮＡ出力のための２つより多い増幅器回路および／または２つより多い負荷回路を含み得る。ＣＡ ＬＮＡは、任意の数の転換カスコードトランジスタを含み得る。各転換カスコードトランジスタは、２つの増幅器回路の間に結合され得、これらの増幅器回路の間のＲＦ電流を転換し得る。
【００３６】
[0041]  図５Ａは、非ＣＡ、帯域内ＣＡ、および帯域間ＣＡをサポートするＭＩＭＯ ＬＮＡ５４０を有する受信機５００の例示的な設計のブロック図を示す。ＭＩＭＯ ＬＮＡ５４０は、図３における１つ以上のＬＮＡ３４０のために使用されることができる。ＭＩＭＯ ＬＮＡ５４０は、複数の（Ｎ個の）入力および複数の（Ｍ個の）出力を含み、Ｎ×Ｍ ＭＩＭＯ ＬＮＡと称され得、ここでＮ＞１、Ｍ＞１である。
【００３７】
[0042]  受信機５００において、アンテナ５１０は、同一の帯域または異なる帯域で、１つ以上のキャリア上で送信された１つ以上の伝送を含むダウンリンク信号を受信する。アンテナ５１０は、受信されたＲＦ信号をアンテナインターフェース回路５２４に提供する。アンテナインターフェース回路５２４は、受信されたＲＦ信号をフィルタリングしてルーティングし、Ｎ個までの受信機入力信号、ＲＸｉｎ１からＲＸｉｎＮを、それぞれ、Ｎ個までの入力整合回路５３２ａから５３２ｎに提供する。整合回路５３２ａから５３２ｎは、Ｎ個までの入力ＲＦ信号、ＲＦｉｎ１からＲＦｉｎＮを、それぞれ、ＭＩＭＯ ＬＮＡ５４０に提供する。整合回路５３２ａから５３２ｎは、図３における１つ以上の入力回路３３２の一部であることができる。各整合回路５３２は、ＭＩＭＯ ＬＮＡ ５４０と、対象の１つ以上の帯域のためのアンテナインターフェース回路５２４またはアンテナ５１０のいずれかとの間の、インピーダンスおよび／または電力整合を実行する。Ｎ個の整合回路５３２ａから５４２ｎは、異なる帯域のために設計されることができる。
【００３８】
[0043]  ＭＩＭＯ ＬＮＡ５４０は、Ｎ個までの入力ＲＦ信号を受信し、（ｉ）非ＣＡ、または帯域内ＣＡのための１つの入力ＲＦ信号を、または（ｉ）帯域間ＣＡのためのＮ個までの入力ＲＦ信号を、増幅する。ＭＩＭＯ ＬＮＡ５４０は、（ｉ）１つのセットのキャリア上の非ＣＡ、またはＣＡのいずれかのための、１つのＬＮＡ出力による１つの出力ＲＦ信号を、または（ｉｉ）帯域内ＣＡまたは帯域間ＣＡのために、Ｍ個までのＬＮＡ出力によって、Ｍ個までの出力ＲＦ信号、ＲＦｏｕｔ１からＲＦｏｕｔＭを、提供する。Ｍ個のダウンコンバータ回路５９０ａから５９０ｍは、Ｍ個のＬＮＡ出力に結合される。各ダウンコンバータ回路５９０は、イネーブルにされる場合、対象の１つ以上のキャリア上で１つ以上の伝送がＲＦからベースバンドにダウンコンバートされるように、関連する出力ＲＦ信号をダウンコンバートする。
【００３９】
[0044]  図５ＡにおけるＭＩＭＯ ＬＮＡ５４０のようなＭＩＭＯ ＬＮＡは、任意の所与の時間において、単一出力モード、帯域内ＣＡモード、または帯域間ＣＡモードで動作することができる。単一出力モードにおいて、ＭＩＭＯ ＬＮＡは、１ｘ１構成で動作し、１つのセットのキャリア上の１つ以上の伝送を含む１つの入力ＲＦ信号を受信し、１つの出力ＲＦ信号を１つのダウンコンバータ回路に提供する。帯域内ＣＡモードにおいて、ＭＩＭＯ ＬＮＡは、１×Ｍ構成で動作し、同一帯域におけるＭ個のセットのキャリア上の伝送を含む１つの入力ＲＦ信号を受信し、Ｍ個の出力ＲＦ信号をＭ個のダウンコンバータ回路に提供し、キャリアのセットごとに１つの出力ＲＦ信号を提供し、ここでＭ＞１である。帯域間ＣＡモードにおいて、ＭＩＭＯ ＬＮＡは、Ｎ×Ｍ構成で動作し、Ｎ個までの異なる帯域におけるＭ個のセットのキャリア上の伝送を含むＮ個の入力ＲＦ信号を受信し、Ｍ個の出力ＲＦ信号をＭ個の負荷回路に提供し、ここでＭ＞１およびＮ＞１である。Ｎ個の入力ＲＦ信号は、Ｎ個までの異なる帯域に対応し得る。
【００４０】
[0045]  図５ＡにおけるＭＩＭＯ ＬＮＡ５４０のような、ＭＩＭＯ ＬＮＡは、異なる周波数において複数のキャリア上で伝送を受信するために使用され得る。ＭＩＭＯ ＬＮＡは、対象の（of interest）異なるキャリアまたは異なるセットのキャリアのための複数の出力ＲＦ信号を提供する複数の出力を含み得る。ＭＩＭＯ ＬＮＡは、複数の送信アンテナから複数の受信アンテナに送信されるＭＩＭＯ伝送を受信するために使用されるＬＮＡとは異なる。ＭＩＭＯ伝送のためのＬＮＡは、典型的に（ｉ）１つの受信アンテナから１つの入力ＲＦ信号を受信する１つの入力、および（ｉｉ）１つの出力ＲＦ信号を提供する１つの出力を有する。ＭＩＭＯ ＬＮＡの複数の出力はしたがって、周波数次元（frequency dimension）をカバーする一方で、ＭＩＭＯ伝送のために使用されるＬＮＡの出力は、空間次元（spatial dimension）をカバーする。
【００４１】
[0046]  図５Ｂは、非ＣＡ、帯域内ＣＡ、および帯域間ＣＡをサポートするＭＩＭＯ ＬＮＡ ５４０ｘの例示的な設計のブロック図を示す。ＭＩＭＯ ＬＮＡ ５４０ｘは、１つ以上の帯域における複数のセットのキャリア上のＣＡをサポートすることができる。キャリアの各セットは、１つの帯域における１つ以上のキャリアを含むことができる。ＭＩＭＯ ＬＮＡ５４０ｘは、図５ＡにおけるＭＩＭＯ ＬＮＡ５４０の１つの例示的な設計である。
【００４２】
[0047]  Ｎ個の入力整合回路５３２ａから５３２ｎは、Ｎ個の受信機入力信号、ＲＸｉｎ１からＲＸｉｎＮを受信し、Ｎ個の入力ＲＦ信号、ＲＦｉｎ１からＲＦｉｎＮを提供する。整合回路５３２ａから５３２ｎは、（ｉ）１つのアンテナから同一の受信機入力信号を、または（ｉｉ）１つ以上のアンテナから異なる受信機入力信号を受信し得る。したがって、ＲＸｉｎ１からＲＸｉｎＮ信号は、同一の信号または異なる信号であり得る。各整合回路５３２は、対象の１つ以上の帯域のための入力整合を実行する。例えば、ＲＸｉｎ１からＲＸｉｎＮ信号は、１つのアンテナからの同一の信号であり得、整合回路５３２ａから５３２ｎは、異なる帯域のための入力整合を実行し得る。別の例では、ＲＸｉｎ１からＲＸｉｎＮ信号は、異なるアンテナからの異なる信号であり得、整合回路５３２ａから５３２ｎは、同一の帯域または異なる帯域のための入力整合を実行し得る。
【００４３】
[0048]  図５Ｂに示される例示的な設計では、ＭＩＭＯ ＬＮＡ５４０ｘは、Ｎ個のＬＮＡ入力のためのＮ個の増幅器（Ａｍｐ）ブロック５４２ａから５４２ｎ、および２つのＬＮＡ出力のための２つの負荷回路５７０ａおよび５７０ｂを含む。各増幅器ブロック５４２は、２つの増幅器回路５５０および５６０、および１つ以上の転換カスコードトランジスタ５５８を含む。Ｎ個の入力ＲＦ信号、ＲＸｉｎ１からＲＸｉｎＮは、それぞれ、Ｎ個の増幅器ブロック５４２ａから５４２ｎに提供される。Ｌ個の増幅器ブロック５４２は、Ｋ個のセットのキャリア上の伝送を受信するようにイネーブルにされることができ、ここで、  
【数１】
0006290190.tif 000002
【００４４】
および  
【数２】
0006290190.tif 000003
【００４５】
である。Ｎ−Ｌの残りの増幅器ブロック５４２は、ディスエーブルにされ得る。各イネーブルにされた増幅器ブロック５４２は、その入力ＲＦ信号を受信して増幅し、１つまたは２つの増幅されたＲＦ信号を提供する。Ｋ個の負荷回路５７０は、全てのイネーブルにされた増幅器ブロック６４２からＫ個の増幅されたＲＦ信号を受信し、Ｋ個の出力ＲＦ信号を、Ｋ個の負荷回路に結合されたＫ個のダウンコンバータ回路５９０に提供する。
【００４６】
[0049]  図５Ｂに示される例示的な設計において、各ダウンコンバータ回路５９０は、２つのベースバンドフィルタ５９６および５９８にそれぞれ結合された２つのミキサ５９２および５９４を含む。ミキサ５９２および５９４、およびフィルタ５９６および５９８は、図４Ｂにおけるミキサ４９２および４９４、およびフィルタ４９６および４９８に関して上述されたように、結合され、動作する。Ｋ個までのダウンコンバータ５９０が、Ｋ個までのセットのキャリア上の伝送を受信するために選択されることができる。各ダウンコンバータ５９０は、ＬＮＡ５４０からのそれの出力ＲＦ信号を処理しダウンコンバートし、異なるセットのキャリアのためのＩおよびＱのベースバンド信号を提供し得る。
【００４７】
[0050]  図４ＡにおけるＣＡ ＬＮＡ ４４０は、様々な回路アーキテクチャによって実現されることができる。ＣＡ ＬＮＡ４４０のいくつかの例示的な設計が、以下に説明される。ＣＡ ＬＮＡ４４０はまた、様々なタイプのトランジスタによって実現され得る。Ｎ形金属酸化膜半導体（ＮＭＯＳ）トランジスタによって実現されるＣＡ ＬＮＡ４４０のいくつかの例示的な設計が、以下に説明される。
【００４８】
[0051]  図６Ａは、インダクティブデジェネレイションおよびカスコード転換スイッチを有するＣＡ ＬＮＡ６４０ａの例示的な設計の回路図を示す。ＣＡ ＬＮＡ６４０ａは、図４ＡにおけるＣＡ ＬＮＡ４４０の１つの例示的な設計である。ＣＡ ＬＮＡ６４０ａは、２つの増幅器回路６５０ａおよび６５０ｂ、転換カスコードトランジスタ６５８、および２つの負荷回路６７０ａおよび６７０ｂを含む。ＣＡ ＬＮＡ６４０ａは、入力ＲＦ信号を受信し、それは１つまたは２つのセットのキャリア上の伝送を含み得、各セットは１つ以上のキャリアを含む。
【００４９】
[0052]  図６Ａに示される例示的な設計において、各増幅器回路６５０は、ソースデジェネレイションインダクタ（a source degeneration inductor）６５２、利得トランジスタ（a gain transistor）６５４、およびカスコードトランジスタ（a cascode transistor）６５６を含む。増幅器回路６５０ａ内で、利得トランジスタ６５４ａは、それのゲートが入力ＲＦ信号を受信し、それのソースがインダクタ６５２ａの一端に結合される。インダクタ６５２ａのもう一端は、回路接地に結合される。カスコードトランジスタ６５６ａは、それのソースが利得トランジスタ６５４ａのドレインに結合され、それのゲートが第１の制御信号、Ｖｃｔｒｌ１を受信し、それのドレインが負荷回路６７０ａに結合される。増幅器回路６５０ｂは、ソースデジェネレイションインダクタ６５２ｂ、利得トランジスタ６５４ｂ、およびカスコードトランジスタ６５６ｂを含み、それらは増幅器回路６５０ａにおけるインダクタ６５２ａおよびトランジスタ６５４ａおよび６５６ａと同様の方式で結合される。転換カスコードトランジスタ６５８は、それのソースが利得トランジスタ６５４ｂのドレインに結合され、それのゲートが第３の制御信号、Ｖｃｔｒｌａを受信し、それのドレインが負荷回路６７０ａに結合される。利得トランジスタ６５４ｂ、カスコードトランジスタ６５８、およびインダクタ６５２ｂは、増幅器回路６５０ａと並列に結合された増幅器回路６５０ｃの一部であると考えられ得る。利得トランジスタ６５４、およびカスコードトランジスタ６５６および６５８は、図６Ａに示されるように、ＮＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて、実現されることができる。
【００５０】
[0053]  増幅器回路６５０は、他の方式で実現されることもできる。別の例示的な設計において、増幅器回路は、それのソースが（ソースデジェネレイションインダクタの代わりに）回路接地に直接結合される利得トランジスタを含み得る。さらに別の例示的な設計において、増幅器回路は、並列に結合され、それらのゲートが入力ＲＦ信号を受信する、２つの利得トランジスタを含むことができる。第１の利得トランジスタは、図６Ａに示されるように、それのソースがソースデジェネレイションインダクタに結合され得る。第２の利得トランジスタは、それのソースが回路接地に直接結合され得る。第１または第２の利得トランジスタのいずれかが、選択され得る。
【００５１】
[0054]  図６Ａに示される例示的な設計では、各負荷回路６７０は、一次コイル（a primary coil）６７４および二次コイル（a secondary coil）６７６を含む変圧器（a transformer）６７２を含む。負荷回路６７０ａ内で、変圧器６７２ａは、（ｉ）カスコードトランジスタ６５６ａおよび６５８のドレインと、電源（a power supply）、ＶＤＤとの間に結合された一次コイル６７４ａ、および（ｉｉ）第１の差分出力ＲＦ信号（a differential first output RF signal）を提供する二次コイル６７６ａを含む。負荷回路６７０ｂは、（ｉ）カスコードトランジスタ６５６ｂのドレインと、ＶＤＤ電源との間に結合された一次コイル６７４ｂ、および（ｉｉ）第２の差分出力ＲＦ信号（a differential second output RF signal）を提供する二次コイル６７６ｂを有する変圧器６７２ｂを含む。
【００５２】
[0055]  負荷回路６７０は、他の方式で実現されることもできる。別の例示的な設計において、負荷回路は、インダクタ、および場合によりＶＤＤ電源とカスコードトランジスタのドレインとの間に結合されたキャパシタ（capacitor）を含み得る。カスコードトランジスタは、それのドレインにおいて出力ＲＦ信号を提供し得る。さらに別の例示的な設計において、負荷回路は、それのソースがＶＤＤ電源に結合され、それのドレインがカスコードトランジスタのドレインに結合された、Ｐ型金属酸化膜半導体（ＰＭＯＳ）トランジスタを含み得る。ＰＭＯＳトランジスタは、カスコードトランジスタのために能動負荷（an active load）を提供し得る。
【００５３】
[0056]  簡潔さのために、図６Ａは、２つのセットのキャリアのための２つの増幅器回路６５０ａおよび６５０ｂ、および負荷回路６７０ａおよび６７０ｂを含むＣＡ ＬＮＡ ６４０ａを示す。ＣＡ ＬＮＡ ６４０ａは、２つより多いセットのキャリアのための２つより多い増幅器回路６５０および２つより多い負荷回路６７０を含み得る。
【００５４】
[0057]  ＣＡ ＬＮＡ６４０ａは、任意の所与の時間において単一出力モードまたは多出力モードで動作することができる。単一出力モードにおいて、ＣＡ ＬＮＡ６４０ａは、１つのセットのキャリア上の伝送を受信し、１つの出力ＲＦ信号を１つのダウンコンバータ回路に提供する。多出力モードでは、ＣＡ ＬＮＡ６４０ａは、２つのセットのキャリア上の伝送を受信し、２つの出力ＲＦ信号を２つのダウンコンバータ回路に提供し、キャリアのセットごとに１つの出力ＲＦ信号を提供する。
【００５５】
[0058]  図６Ｂは、多出力モードにおけるＣＡ ＬＮＡ６４０ａの動作を示す。多出力モードにおいて、増幅器回路６５０ａおよび６５０ｂの両方は、それぞれ、カスコードトランジスタ６５６ａおよび６５６ｂのゲートにおいて、Ｖｃｔｒｌ１およびＶｃｔｒｌ２信号に適切なバイアス電圧を提供することによってイネーブルにされる。転換カスコードトランジスタ６５８は、Ｖｃｔｒｌａ信号に低電圧を提供することによってディスエーブルにされる。増幅器回路６５０ａは、入力ＲＦ信号を増幅し、第１の増幅されたＲＦ信号を負荷回路６７０ａに提供する。増幅器回路６５０ｂは、入力ＲＦ信号を増幅し、第２の増幅されたＲＦ信号を負荷回路６７０ｂに提供する。
【００５６】
[0059]  図６Ｃは、単一出力モードにおけるＣＡ ＬＮＡ ６４０ａの動作を示す。単一出力モードにおいて、利得トランジスタ６５４ａおよび６５４ｂの両方は、それぞれ、カスコードトランジスタ６５６ａおよび６５８のゲートにおいて、Ｖｃｔｒｌ１およびＶｃｔｒｌａ信号に適切なバイアス電圧を提供することによってイネーブルにされる。カスコードトランジスタ６５６ｂは、Ｖｃｔｒｌ２に低電圧を提供することによってディスエーブルにされる。増幅器回路６５０ａおよび６５０ｃは、入力ＲＦ信号を増幅し、増幅されたＲＦ信号を負荷回路６７０ａに提供する。特に、利得トランジスタ６５４ａおよび６５４ｂは、入力ＲＦ信号を増幅し、増幅されたＲＦ信号をカスコードトランジスタ６５６ａおよび６５８を介して負荷回路６７０ａに提供する。
【００５７】
[0060]  図６Ａに示される例示的な設計において、入力ＲＦ信号は、入力ＲＦ信号を２つの利得トランジスタ６５４ａおよび６５４ｂに適用させる（applied）ことによって、「ゲート」レベルで分割される（split）。入力ＲＦ信号はまた、入力ＲＦ信号を２つのカスコードトランジスタを駆動する単一の利得トランジスタに適用させることによって、「カスコード」レベルで分割されることができる。（図６Ａに示されるように）ゲートレベルで入力ＲＦ信号を分割することは、カスコードレベルで入力ＲＦ信号を分割するよりも、より良い性能（例えば、より良い利得、雑音指数（noise figure）、線形性（linearity）、およびアイソレーション（isolation））を提供し得る。例えば、ゲートレベルで入力ＲＦ信号を分離することは、約３５ｄＢの良好なＬＯ-ＬＯアイソレーション（または異なるセットのキャリアのためのダウンコンバータのためのＬＯ信号間のアイソレーション）を提供し得る一方で、カスコードレベルで入力ＲＦ信号を分離することは、約１５ｄＢのみのＬＯ-ＬＯアイソレーションを提供し得る。
【００５８】
[0061]  ＣＡ ＬＮＡ ６４０ａは、２つの別個の信号経路を含む。第１の信号経路は、増幅器回路６５０ａおよび負荷回路６７０ａを含む。第２の信号経路は、増幅器回路６５０ｂおよび負荷回路６７０ｂを含む。２つの信号経路は、２つのセットのキャリアのための２つの出力ＲＦ信号を２つのダウンコンバータ回路に提供し得る。
【００５９】
[0062]  多出力モードでは、図６Ｂに示されるように、両方の信号経路は同時にオンにされる（turned on）。各信号経路は、入力ＲＦ信号を増幅し、それの負荷回路から出力ＲＦ信号を提供する。
【００６０】
[0063]  図６Ｃに示されるように、単一出力モードにおいて、第１の信号経路はオンにされ、負荷回路６７０ａは出力ＲＦ信号を提供する。さらに、単一出力モードと多出力モードとの間のＣＡ ＬＮＡ ６４０ａの入力インピーダンスにおける変化を低減させるために、利得トランジスタ６５４ｂがオンにされる。第２の信号経路におけるカスコードトランジスタ６５６ｂは、オフにされる（turned off）。しかしながら、転換カスコードトランジスタ６５８はオンにされ、利得トランジスタ６５４ｂからのＲＦ電流を第１の信号経路にステアリングし（steer）、その後単一出力モードにおけるＬＮＡ６４０ａの利得／相互コンダクタンス（gain/transconductance）をブーストする（boost）。
【００６１】
[0064]  図６Ａに示される例示的な設計において、分離したソースデジェネレイションインダクタ６５２ａおよび６５２ｂは、２つの信号経路間のインタラクション（interaction）を低減させ、雑音指数（ＮＦ）デグラデーション（degradation）を低減させることを助けるために、増幅器回路６５０ａおよび６５０ｂに使用される。ソースデジェネレイションインダクタ６５２ａおよび６５２ｂはまた、増幅器回路６５０ａおよび６５０ｂの線形性を改善し、ＣＡ ＬＮＡ ６４０ａの入力整合を助け得る。インダクタ６５２ａおよび６５２ｂは、同一の値または異なる値を有し得る。インダクタ６５２ａおよび６５２ｂの値は、単一出力モードおよび多出力モードにおける電圧利得と線形性との間のトレードオフに基づいて、（例えば、独立して）選択されることができる。
【００６２】
[0065]  図６Ａに示されるように、可変キャパシタ６６８ａは、利得トランジスタ６５４ａのゲートおよびソースにわたって存在し得る。キャパシタ６６８ａは、利得トランジスタ６５４ａの寄生（parasitic）を含み得る。キャパシタ６６８ａはまた、切替可能な（switchable）キャパシタのバンク（a bank of switchable capacitors）を含み得、それは利得トランジスタ６５４ａの利得およびソースの間に結合され得、ＣＡ ＬＮＡ ６４０ａの入力インピーダンスを微調整する（fine-tune）ために使用され得る。各切替可能なキャパシタは、スイッチと直列に結合されたキャパシタによって実現され得る。同様に、可変キャパシタ６６８ｂは、利得トランジスタ６５４ｂのゲートおよびソースにわたって存在し得る。キャパシタ６６８ｂは、切替可能なキャパシタのバンクを含み得、それは利得トランジスタ６５４ｂの利得およびソースの間に結合され得、ＣＡ ＬＮＡ ６４０ａの入力インピーダンスを微調整するために使用され得る。入力整合回路６３２は、信号経路６４８ａおよび６４８ｂの両方に共通であり、単一出力モードおよび多出力モードの両方で入力整合のために使用される。
【００６３】
[0066]  図７Ａは、インダクティブデジェネレイションおよびカスコード転換スイッチを有するＣＡ ＬＮＡ ６４０ｂの例示的な設計の回路図を示す。ＣＡ ＬＮＡ ６４０ｂは、図４ＡにおけるＣＡ ＬＮＡ ４４０の別の例示的な設計である。ＣＡ ＬＮＡ ６４０ｂは、図６ＡにおけるＣＡ ＬＮＡ ６４０ａと同様に、２つの増幅器回路６５０ａおよび６５０ｂ、転換カスコードトランジスタ６５８、および負荷回路６７０ａおよび６７０ｂを含む。ＣＡ ＬＮＡ６４０ｂは、さらに、それのソースが利得トランジスタ６５４ａのドレインに結合され、それのゲートが制御信号Ｖｃｔｒｌｂを受信し、それのドレインがカスコードトランジスタ６５６ｂのドレインに結合される、第２の転換カスコードトランジスタ６５９を含む。利得トランジスタ６５４ｂ、カスコードトランジスタ６５８、およびインダクタ６５２ｂは、増幅器回路６５０ａと並列に結合された増幅器回路６５０ｃの一部であると考えられ得る。利得トランジスタ６５４ｂ、カスコードトランジスタ６５９、およびインダクタ６５２ｂは、増幅器回路６５０ｂと並列に結合された増幅器回路６５０ｄの一部であると考えられ得る。ＣＡ ＬＮＡ ６４０ｂは、増幅されたＲＦ信号を単一出力モードにおける負荷回路６７０ａまたは６７０ｂのいずれかに提供し得る。増幅されたＲＦ信号は、（ｉ）カスコードトランジスタ６５６ｂおよび６５９をオンにすること、および（ｉｉ）カスコードトランジスタ６５６ａおよび６５８をオフにすることによって、負荷回路６７０ｂに提供され得る。
【００６４】
[0067]  図７Ｂは、インダクティブデジェネレイション、カスコード転換スイッチ、およびフィードバックを有するＣＡ ＬＮＡ ６４０ｃの例示的な設計の回路図を示す。ＣＡ ＬＮＡ ６４０ｃは、図４ＡにおけるＣＡ ＬＮＡ ４４０のさらに別の例示的な設計である。ＣＡ ＬＮＡ ６４０ｃは、図６ＡにおけるＣＡ ＬＮＡ ６４０ａと同様に、２つの増幅器回路６５０ａおよび６５０ｂ、転換カスコードトランジスタ６５８、および負荷回路６７０ａおよび６７０ｂを含む。ＣＡ ＬＮＡ ６４０ｃは、さらに、カスコードトランジスタ６５６ａおよび６５６ｂのドレインと、利得トランジスタ６５４ａおよび６５４ｂのゲートとの間、すなわち増幅器回路６５０ａおよび６５０ｂの入力および出力の間、に結合されたフィードバック回路６６０を含む。
【００６５】
[0068]  図７Ｂに示される例示的な設計では、フィードバック回路６６０は、スイッチ６６２ａおよび６６２ｂ、抵抗器６６４、およびキャパシタ６６６を含む。抵抗器６６４およびキャパシタ６６６は直列に結合され、キャパシタ６６６の基部の端子（bottom terminal）は利得トランジスタ６５４ａおよび６５４ｂのゲートに結合される。スイッチ６６２ａは、カスコードトランジスタ６５６ａのドレインと、抵抗器６６４の底部の端子（top terminal）との間に結合される。スイッチ６６２ｂは、カスコードトランジスタ６５６ｂのドレインと、抵抗器６６４の頂部の端子との間に結合される。スイッチ６６２ａおよび６６２ｂは各々、フィードバック回路６６０をそれの関連するカスコードトランジスタ６５６と接続するためにクローズにされ得、フィードバック回路６６０を関連するカスコードトランジスタ６５６から接続を切るためにオープンにされ得る。フィードバック回路６６０はまた、トランジスタといった１つ以上の能動回路を含み得る。例示的な設計において、フィードバック回路６６０は、入力電力整合を提供するために、イネーブルにされ、低帯域のために使用されることができる。中帯域および高帯域では、フィードバック回路６６０はディスエーブルにされ得、ソースデジェネレイションインダクタ６５２ａおよび６５２ｂは、入力電力整合のための整合回路６３２とともに使用され得る。フィードバック回路６６０は、他の方式でも使用され得る。
【００６６】
[0069]  フィードバック回路６６０は、ＣＡ ＬＮＡ ６４０ｃのための入力整合に役立ち得る。入力整合回路６３２は、増幅器回路６５０ａおよび６５０ｂの両方に共通しており、単一出力モードおよび多出力モードの両方で使用される。多出力モードにおいて、ＣＡ ＬＮＡ ６４０ｃのための入力整合は、フィードバック回路６６０、および増幅器回路６５０ａおよび６５０ｂのまわりのスイッチ６６２ａおよび６６２ｂ、およびソースデジェネレイションインダクタ６５２ａおよび６５２ｂによって達成され得る。ＣＡ ＬＮＡ ６４０ｃのための入力整合は、（ｉ）フィードバック回路６６０、スイッチ６６２ａ、およびＲＦｏｕｔ１信号のためのソースデジェネレイションインダクタ６５２ａによって、および（ｉｉ）ＲＦｏｕｔ２信号のためのソースデジェネレイションインダクタ６５２ｂによって、達成され得る。あるいは、ＣＡ ＬＮＡ ６４０ｃのための入力整合は、（ｉ）ＲＦｏｕｔ１信号のためのソースデジェネレイションインダクタ６５２ａによって、および（ｉｉ）フィードバック回路６６０、スイッチ６６２ｂ、およびＲＦｏｕｔ２信号のためのソースデジェネレイションインダクタ６５２ｂによって、達成され得る。単一出力モードにおいて、ＣＡ ＬＮＡ ６４０ｃのための入力整合は、フィードバック回路６６０、スイッチ６６２ａまたは６６２ｂ、およびソースデジェネレイションインダクタ６５２ａおよび６５２ｂによって達成され得る。フィードバック回路６６０は、単一出力モードおよび多出力モードの両方において、ＬＮＡ６４０ｃ全体のための入力整合に役立ち得る。
【００６７】
[0070]  フィードバック回路６６０は、増幅器回路６５０ａおよび６５０ｂの線形性を改善し得る。増幅器回路６５０ａは、（ｉ）スイッチ６６２ａがクローズである場合に、ソースデジェネレイションインダクタ６５２ａおよびフィードバック回路６６０の両方によって、または（ｉｉ）スイッチ６６２ａがオープンである場合にソースデジェネレイションインダクタ６５２ａのみによって、線形化され（linearized）得る。フィードバック回路６６０は、単一出力モードおよび多出力モードの両方において、増幅器回路６５０ａの線形性を改善し得る。これは、より小さいインダクタ６５２ａが増幅器回路６５０ａのための所望の線形性を取得するために使用されることを可能にし得る。同様に、増幅器回路６５０ｂは、（ｉ）スイッチ６６２ｂがクローズである場合に、ソースデジェネレイションインダクタ６５２ｂおよびフィードバック回路６６０の両方によって、または（ｉｉ）スイッチ６６２ｂがオープンである場合にソースデジェネレイションインダクタ６５２ｂのみによって、線形化され得る。より小さいインダクタは、フィードバック回路６６０がイネーブルにされた状態で（with feedback circuit 660 enabled）、増幅器回路６５０ｂのための所望の線形性を取得するために、インダクタ６５２ａおよび／または６５２ｂのために使用されることができる。
【００６８】
[0071]  図７Ｂに示される例示的な設計において、１つのスイッチ６６２ａまたは６６２ｂのみが、任意の所与の時間においてイネーブルにされることができる。多出力モードにおいて、フィードバック回路６６０は、１つの増幅器回路６５０ａまたは６５０ｂを線形化するために使用され得るが、両方の増幅器回路のための入力整合を提供し得る。フィードバックなしの他の増幅器回路は、それのデジェネレイションインダクタを介して線形化され得る。単一出力モードにおいて、１つの増幅器回路６５０ａまたは６５０ｂ、およびこの増幅器回路のまわりのフィードバックのみが、イネーブルにされ得る。他の増幅器回路およびそれの対応するフィードバックスイッチが、ディスエーブルにされ得る。
【００６９】
[0072]  図７Ｃは、カスコード転換スイッチを有し、ソースデジェネレイションインダクタがない、ＣＡ ＬＮＡ ６４０ｄの例示的な設計の回路図を示す。ＣＡ ＬＮＡ ６４０ｄは、図４ＡにおけるＣＡ ＬＮＡ ４４０のさらに別の例示的な設計である。ＣＡ ＬＮＡ ６４０ｄは、２つの増幅器回路６５１ａおよび６５１ｂ、転換カスコードトランジスタ６５８、および２つの負荷回路６７０ａおよび６７０ｂを含む。
【００７０】
[0073]  減衰回路（attenuation circuit）６２０は、入力ＲＦ信号を受信し、減衰された（attenuated）入力ＲＦ信号をＣＡ ＬＮＡ６４０ｄに提供する。減衰回路６２０は、（ｉ）減衰回路６２０の入力と出力の間に結合された抵抗器６２２、および（ｉｉ）減衰回路６２０の出力および回路接地の間に結合された可変抵抗器６２４を含む。ＡＣ結合キャパシタ（AC coupling capacitor）６２８は、減衰回路６２０の出力および増幅器回路６５１ａの入力の間に結合される。
【００７１】
[0074]  増幅器回路６５１ａは、利得トランジスタ６５４ａおよびカスコードトランジスタ６５６ａを含む。利得トランジスタ６５４ａは、それのゲートがＡＣ結合キャパシタ６２８に結合され、それのソースが、（図７Ｃに示されるように）回路接地に、または（図７Ｃに示されていないが）ソースデジェネレイションインダクタに結合される。カスコードトランジスタ６５６ａは、それのゲートがＶｃｔｒｌ１信号を受信し、それのソースが利得トランジスタ６５４ａのドレインに結合され、それのドレインが負荷回路６７０ａに結合される。増幅器回路６５１ｂは、利得トランジスタ６５４ｂ、およびカスコードトランジスタ６５６ｂを含み、それらは増幅器回路６５１ａにおける利得トランジスタ６５４ａおよびカスコードトランジスタ６５６ａと同様の方式で結合される。転換カスコードトランジスタ６５８は、それのソースが利得トランジスタ６５４ｂのドレインに結合され、それのゲートがＶｃｔｒｌａ信号を受信し、それのドレインがカスコードトランジスタ６５６ａのドレインに結合される。
【００７２】
[0075]  ＣＡ ＬＮＡ ６４０ｄは、入力ＲＦ信号がジャマー（jammer）を含むシナリオにおいて有利に使用され得、ジャマーは所望の信号に周波数が近い、大きな望ましくない信号である。減衰回路６２０は、（例えば、図７Ｃに示されるように）プログラム可能であり得、または固定され得る（図７Ｃに示されていない）。減衰回路６２０は、入力ＲＦ信号におけるジャマーを減衰させること、およびＣＡ ＬＮＡ ６４０ｄのための良好な入力整合を提供することの二重目的を果たし（serve）得る。
【００７３】
[0076]  図６Ａ、７Ａ、７Ｂおよび７Ｃは、カスコード転換スイッチを有するＣＡ ＬＮＡのいくつかの例示的な設計を示し、それは他の方式で実現され得る。別の例示的な設計において、ＣＡ ＬＮＡは、それらのソースが単一の共有されたソースデジェネレイションインダクタに結合される、複数の利得トランジスタを含み得る。例えば、図６Ａにおいて、利得トランジスタ６５４ｂのソースは、インダクタ６５２ａに結合され得、インダクタ６５２ｂは省略され得る。図６Ａ、７Ａおよび７Ｃにおける入力整合回路６３２、および図７Ｂにおける減衰回路６２０は、入力整合を変更するために調整され得る、少なくとも１つの同調可能な（tunable）回路コンポーネント（例えば、少なくとも１つの調整可能なキャパシタ）を有する、同調可能な整合回路に置き換えられ得る。
【００７４】
[0077]  図５ＡにおけるＭＩＭＯ ＬＮＡ ５４０は、様々な回路アーキテクチャによって実現されることができる。ＭＩＭＯ ＬＮＡ ５４０のいくつかの例示的な設計が、以下に説明される。ＭＩＭＯ ＬＮＡ ５４０はまた、様々なタイプのトランジスタによって実現され得る。ＮＭＯＳトランジスタを用いて実現されるＭＩＭＯ ＬＮＡ ５４０のいくつかの例示的な設計が、以下に説明される。
【００７５】
[0078]  図８Ａは、カスコード転換スイッチを有する２ｘ２ ＭＩＭＯ ＬＮＡ ８４０ａの例示的な設計の回路図を示す。ＭＩＭＯ ＬＮＡ ８４０ａは、図５ＡにおけるＭＩＭＯ ＬＮＡ ５４０の１つの例示的な設計である。ＭＩＭＯ ＬＮＡ ８４０ａは、２つのＬＮＡ入力のための２つの増幅器ブロック８４２ａおよび８４２ｂ、および２つのＬＮＡ出力のための２つの負荷回路８７０ａおよび８７０ｂを含む。
【００７６】
[0079]  図８Ａに示される例示的な設計において、増幅器ブロック８４２ａは、２つの増幅器回路８５０ａおよび８６０ａ、および転換カスコードトランジスタ８５８ａおよび８５９ａを含む。増幅器ブロック８４２ｂは、２つの増幅器回路８５０ｂおよび８６０ｂ、および転換カスコードトランジスタ８５８ｂおよび８５９ｂを含む。各増幅器回路８５０は、利得トランジスタ８５４、カスコードトランジスタ８５６、およびソースデジェネレイションインダクタ８５２を含み、それらは図６Ａにおける利得トランジスタ６５４ａ、カスコードトランジスタ６５６ａ、およびインダクタ６５２ａと同様の方式で結合される。各増幅器回路８６０は、利得トランジスタ８６４、カスコードトランジスタ８６６、およびソースデジェネレイションインダクタ８６２を含み、それらはまた、図６Ａにおける利得トランジスタ６５４ａ、カスコードトランジスタ６５６ａ、およびインダクタ６５２ａと同様の方式で結合される。増幅器ブロック８４２ａ内で、転換カスコードトランジスタ８５８ａは、それのソースが利得トランジスタ８６４ａのドレインに結合され、それのドレインがカスコードトランジスタ８５６ａのドレインに結合される。転換カスコードトランジスタ８５９ａは、それのソースが利得トランジスタ８５４ａのドレインに結合され、それのドレインがカスコードトランジスタ８６６ａのドレインに結合される。増幅器ブロック８４２ｂ内で、転換カスコードトランジスタ８５８ｂは、それのソースが利得トランジスタ８６４ｂのドレインに結合され、それのドレインがカスコードトランジスタ８５６ｂのドレインに結合される。転換カスコードトランジスタ８５９ｂは、それのソースが利得トランジスタ８５４ｂのドレインに結合され、それのドレインがカスコードトランジスタ８６６ｂのドレインに結合される。利得トランジスタ８５４および８６４、およびカスコードトランジスタ８５６、８５８、８５９、および８６６は、図８Ａに示されるように、ＮＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて、実現されることができる。
【００７７】
[0080]  第１の入力ＲＦ信号、ＲＦｉｎ１は、増幅器ブロック８４２ａにおける利得トランジスタ８５４ａおよび８６４ｂのゲートに提供される。第２の入力ＲＦ信号、ＲＦｉｎ２は、増幅器ブロック８４２ｂにおける利得トランジスタ８５４ｂおよび８６４ｂのゲートに提供される。カスコードトランジスタ８５６ａ、８６６ａ、８５６ｂおよび８６６ｂは、それらのゲートが、それぞれ、制御信号Ｖｃｔｒｌ１、Ｖｃｔｒｌ２、Ｖｃｔｒｌ３、およびＶｃｔｒｌ４を受信する。転換カスコードトランジスタ８５８ａ、８５９ａ、８５８ｂおよび８５９ｂは、それらのゲートが、それぞれ、制御信号Ｖｃｔｒｌａ、Ｖｃｔｒｌｂ、Ｖｃｔｒｌｃ、およびＶｃｔｒｌｄを受信する。カスコードトランジスタ８５６ａおよび８６６ｂは、それらのドレインが負荷回路８７０ａに結合され、カスコードトランジスタ８５６ｂおよび８６６ａは、それらのドレインが負荷回路８７０ｂに結合される。
【００７８】
[0081]  ＭＩＭＯ ＬＮＡ ８４０ａは、単一出力モード、帯域内ＣＡモード、および帯域間ＣＡモードをサポートし得る。単一出力モードが、キャリアアグリゲーションなしで単一のキャリア上に送信された伝送、またはキャリアアグリゲーションを用いて複数のキャリア上に送信された伝送を受信するために使用され得る。単一出力モードにおいて、単一の入力ＲＦ信号が、単一の増幅器ブロック８４２に適用される。この増幅器ブロック８４２における、利得トランジスタ８５４および８６４の両方、およびカスコードトランジスタ８５６および８５８、またはカスコードトランジスタ８５９および８６６のいずれかが、イネーブルにされ、増幅されたＲＦ信号を提供する。１つのカスコードトランジスタおよび１つの転換カスコードトランジスタがイネーブルにされ、もう１つのカスコードトランジスタおよびもう１つの転換カスコードトランジスタがディスエーブルにされる。単一の負荷回路８７０は増幅されたＲＦ信号を受信し、１つのセットのキャリアのための単一の出力ＲＦ信号を提供する。増幅器回路８５０および８６０は、増幅器ブロック８４２に対して対称的（symmetric with）である。ＲＦｉｎ信号は、２つの出力のうちの１つに転換され（diverted）得る。選択された出力のための増幅器回路がイネーブルにされ、この増幅器回路と並列に結合された転換カスコードトランジスタもイネーブルにされる。
【００７９】
[0082]  帯域内ＣＡモードにおいて、単一の入力ＲＦ信号が単一の増幅器ブロック８４２に適用される。この増幅器ブロック８４２における利得トランジスタ８５４および８６４の両方、およびカスコードトランジスタ８５６および８６６の両方が、イネーブルにされ、２つの増幅されたＲＦ信号を提供する。転換カスコードトランジスタ８５８および８５９の両方が、ディスエーブルにされる。２つの負荷回路８７０は、２つの増幅されたＲＦ信号を受信し、２つのセットのキャリアのための２つの出力ＲＦ信号を提供する。
【００８０】
[0083]  帯域内ＣＡモードにおいて、２つの入力ＲＦ信号が、２つの増幅器ブロック８４２に適用される。各増幅器回路８４において、利得トランジスタ８５４および８６４の両方、およびカスコードトランジスタ８５６および８５８、またはカスコードトランジスタ８５９および８６６のいずれかが、増幅されたＲＦ信号を提供するようにイネーブルにされ得る。２つの負荷回路８７０は、２つの増幅器ブロック８４２から２つの増幅されたＲＦ信号を受信し、２つのセットのキャリアのための２つの出力ＲＦ信号を提供する。
【００８１】
[0084]  図８Ｂは、カスコード転換スイッチを有する４ｘ２ ＭＩＭＯ ＬＮＡ ８４０ｂの例示的な設計の回路図を示す。ＭＩＭＯ ＬＮＡ ８４０ｂは、図５ＡにおけるＭＩＭＯ ＬＮＡ ５４０の別の例示的な設計である。ＭＩＭＯ ＬＮＡ ８４０ｂは、４つのＬＮＡ入力のための４つの増幅器ブロック８４２ａから８４２ｄ、および２つのＬＮＡ出力のための２つの負荷回路８７０ａおよび８７０ｂを含む。
【００８２】
[0085]  図８Ｂに示される例示的な設計において、各増幅器ブロック８４２は、２つの増幅器回路８５０および８６０、および１つ以上の転換カスコードトランジスタ８５７を含む。各増幅器回路８５０は、利得トランジスタ８５４、カスコードトランジスタ８５６、およびソースデジェネレイションインダクタ８５２を含む。各増幅器回路８６０は、利得トランジスタ８６４、カスコードトランジスタ８６６、およびソースデジェネレイションインダクタ８６２を含む。各増幅器ブロック８４２内で、転換カスコードトランジスタ（単数または複数）８５７は、図８Ａにおける転換カスコードトランジスタ８５８および／または８５９を含み得る。転換カスコードトランジスタ８５８は（存在する場合）、それのソースが利得トランジスタ８５４のドレインに結合され、それのドレインがカスコードトランジスタ８５６のドレインに結合される。転換カスコードトランジスタ８５９は（存在する場合）、それのソースが利得トランジスタ８５４のドレインに結合され、それのドレインがカスコードトランジスタ８６６のドレインに結合される。
【００８３】
[0086]  ４つの入力ＲＦ信号、ＲＦｉｎ１からＲＦｉｎ４は、それぞれ、増幅器ブロック８４２ａから８４２ｄに提供される。カスコードトランジスタ８５６ａ、８５６ｄ、８６６ｂおよび８６６ｃは、それらのドレインが負荷回路８７０ａに結合される。カスコードトランジスタ８５６ｂ、８５６ｃ、８６６ａおよび８６６ｄは、それらのドレインが負荷回路８７０ｂに結合される。
【００８４】
[0087]  ＭＩＭＯ ＬＮＡ８４０ｂは、単一出力モード、帯域内ＣＡモード、および帯域間ＣＡモードをサポートし得る。単一出力モードにおいて、単一入力ＲＦ信号は、４つのＬＮＡ入力のうちの任意の１つを介して受信され、単一の増幅器ブロック８４２に適用され得る。増幅器回路８４２は、入力ＲＦ信号を増幅し、増幅されたＲＦ信号を単一の負荷回路８７０に提供する。この負荷回路８７０は、１つのセットのキャリアのための単一の出力ＲＦ信号を、２つのＬＮＡ出力のうちの１つに提供する。
【００８５】
[0088]  帯域内ＣＡモードにおいて、単一の入力ＲＦ信号は、４つのＬＮＡ入力のうちの任意の１つを介して受信され得、単一の増幅器ブロック８４２に適用され得る。この増幅器回路８４２は、入力ＲＦ信号を増幅し、２つの増幅されたＲＦ信号を２つの負荷回路８７０に提供する。２つの負荷回路８７０は、２つのセットのキャリアのための２つの出力ＲＦ信号を２つのＬＮＡ出力に提供する。ＭＩＭＯ ＬＮＡ ８４０ｂは、入力ＲＦ信号が任意の増幅器ブロック８４２に適用され、任意の負荷回路８７０にルーティングされることを可能にする。
【００８６】
[0089]  帯域間ＣＡモードにおいて、２つの入力ＲＦ信号は、４つのＬＮＡ入力のうちの２つを介して受信され、２つの増幅器ブロック８４２に適用され得る。これらの２つの増幅器ブロック８４２は、２つの入力ＲＦ信号を増幅し、２つの増幅されたＲＦ信号を２つの負荷回路８７０に提供する。２つの負荷回路８７０は、２つのセットのキャリアのための２つの出力ＲＦ信号を２つのＬＮＡ出力に提供する。図８Ｂに示される例示的な設計において、ＭＩＭＯ ＬＮＡ ８４０ｂは、帯域間ＣＡモードにおいて入力ＲＦ信号の６つの組み合わせをサポートする。特に、入力ＲＦ信号の以下の組み合わせ、（ＲＦｉｎ１，ＲＦｉｎ２）、（ＲＦｉｎ１，ＲＦｉｎ３）、（ＲＦｉｎ１，ＲＦｉｎ４）、（ＲＦｉｎ２，ＲＦｉｎ３）、（ＲＦｉｎ２，ＲＦｉｎ４）、および（ＲＦｉｎ３，ＲＦｉｎ４）がサポートされ得る。
【００８７】
[0090]  図８Ｃは、カスコード転換スイッチを有する４ｘ２ ＭＩＭＯ ＬＮＡ ８４０ｃの例示的な設計の回路図を示す。ＭＩＭＯ ＬＮＡ ８４０ｃは、図５ＡにおけるＭＩＭＯ ＬＮＡ ５４０のさらに別の例示的な設計である。ＭＩＭＯ ＬＮＡ ８４０ｃは、４つのＬＮＡ入力のための４つの増幅器ブロック８４４ａから８４４ｄ、および２つのＬＮＡ出力のための２つの負荷回路８７０ａおよび８７０ｂを含む。各増幅器ブロック８４４は、増幅器回路８５１および８６１、および１つ以上の転換カスコードトランジスタ８５７を含む。転換カスコードトランジスタ（単数または複数）８５７は、図８Ａにおける転換カスコードトランジスタ８５８および／または８５９を含み得る。各増幅器回路８５１は、利得トランジスタ８５４およびカスコードトランジスタ８５６を含む。各増幅器回路８６１は、利得トランジスタ８６４およびカスコードトランジスタ８６６を含む。利得トランジスタ８５４ａおよび８５４ｂは、同一のソースデジェネレイションインダクタ８５２ａを共有し、それらのソースがインダクタ８５２ａに結合される。利得トランジスタ８６４ａおよび８６４ｂは、同一のソースデジェネレイションインダクタ８５２ｂを共有し、それらのソースがインダクタ８６２ｂに結合される。利得トランジスタ８５４ｃおよび８５４ｄは、同一のソースデジェネレイションインダクタ８５２ｃを共有し、それらのソースがインダクタ８５２ｃに結合される。利得トランジスタ８６４ｃおよび８６４ｄは、同一のソースデジェネレイションインダクタ８６２ｄを共有し、それらのソースがインダクタ８６２ｄに結合される。図８ＣにおけるＭＩＭＯ ＬＮＡ ８４０ｃは、図８ＢにおけるＭＩＭＯ ＬＮＡ ８４０ｂのソースデジェネレイションインダクタの半分を含み、それはより小さな回路面積、より低いコスト等といったいくつかの利点を提供し得る。
【００８８】
[0091]  ＭＩＭＯ ＬＮＡ８４０ｃは、図８ＢにおけるＭＩＭＯ ＬＮＡ ８４０ｂに関して上述されたように単一出力モード、および帯域内ＣＡモードをサポートし得る。ＭＩＭＯ ＬＮＡ ８４０ｃは、帯域間ＣＡモードもサポートし得る。特に、ＬＮＡ８４０ｃは、帯域間ＣＡモードにおいて、入力ＲＦ信号の４つの組み合わせ、（ＲＦｉｎ１，ＲＦｉｎ３）、（ＲＦｉｎ１，ＲＦｉｎ４）、（ＲＦｉｎ２，ＲＦｉｎ３）、および（ＲＦｉｎ２，ＲＦｉｎ４）をサポートし得る。
【００８９】
[0092]  ここにおいて説明されるＣＡ ＬＮＡおよびＭＩＭＯ ＬＮＡは、以下の望ましい特徴の１つ以上を有し得る：  
１．単一出力モードおよびＣＡモードの間の入力インピーダンスにおける小さな変化
２．転換カスコードトランジスタによるＲＦ電流ステアリング（RF current steering）を用いた単一出力モードにおけるより高い利得
３．シングルエンドのＬＮＡ入力および差分ＬＮＡ出力（differential LNA outputs）
４．ＭＩＭＯ ＬＮＡのための変圧器／誘導負荷（Transformer/inductive loads）、および
３．低利得のためにバイパスされる、および高利得のためのＬＮＡ入力におけるインダクティブデジェネレイション。
【００９０】
[0093]  異なる動作モード間の入力インピーダンスにおける小さな変化は、性能を改善し得る。単一出力モードにおけるより高い利得もまた、性能を改善し得る。
【００９１】
[0094]  シングルエンドのＬＮＡ入力は、入力ポートの数、およびＭＩＭＯ ＬＮＡを含むプリント基板（ＰＣＢ）上の入力整合回路のための回路コンポーネントの数を低減し得る。あるいは、ＭＩＭＯ ＬＮＡは、シングルエンドのＬＮＡ入力を有する所与の数の入力ポートのための２倍の数の増幅器回路をサポートし得る。差分ＬＮＡ出力は、ダウンコンバータ回路において信号をバランスすることによって、ＬＯ漏れおよび二次効果（LO leakage and second-order effects）を低減し得る。一般に、シングルエンドの回路に対する差分回路（differential circuits versus single-ended circuits）の全ての利点が、差分ＬＮＡ出力によって取得され得る。
【００９２】
[0095]  変圧器／誘導負荷は、これらの回路コンポーネントが電圧ヘッドルーム（voltage headroom）を少しも無駄にしないため、ＬＮＡが低電力供給電圧（a low power supply voltage）によって動作することを可能にし得る。他のタイプの負荷（例えば、能動／トランジスタ負荷）が、ＬＮＡの利得、雑音指数、および線形性を低下させ（degrade）得る。
【００９３】
[0096]  インダクティブデジェネレイションは、高利得ＬＮＡにおける線形性を改善するために、および目標インピーダンス（例えば、５０オーム）への入力整合を支援するために、使用され得る。デジェネレイションインダクタなしでは、受信機性能（例えば、入力整合および線形性のための）は、明細書の要件を満たさないことがある。
【００９４】
[0097]  例示的な設計において、装置（例えば、無線デバイス、ＩＣ、回路モジュール等）は、第１および第２の増幅器回路、およびカスコードトランジスタを含み得る。第１の増幅器回路（例えば、図６Ａにおける増幅器回路６５０ａ）は、無線デバイスに異なる周波数において複数のキャリア上で送信された伝送を含む入力ＲＦ信号を受信し得る。第２の増幅器回路（例えば、増幅器回路６５０ｂ）は、利得トランジスタ（例えば、利得トランジスタ６５４ｂ）を含み得、また、入力ＲＦ信号を受信し得る。カスコードトランジスタ（例えば、転換カスコードトランジスタ６５８）は、第１の増幅器回路の出力と、第２の増幅器回路における利得トランジスタとの間に結合され得る。第２の増幅器回路における利得トランジスタおよびカスコードトランジスタは、追加の増幅器回路（例えば、図６Ａにおける増幅器回路６５０ｃ）であると考えられ得、それは（ｉ）第１の増幅器回路と並列して結合され、および（ｉｉ）利得トランジスタを第２の増幅器回路と共有する。本装置は、さらに、第２の増幅器回路の出力と第１の増幅器回路における利得トランジスタとの間に結合された第２のカスコードトランジスタ（例えば、図７Ａにおける転換カスコードトランジスタ６５９）を含み得る。第１の増幅器回路における利得トランジスタおよび第２のカスコードトランジスタは、（ｉ）第２の増幅器回路と並列に結合され、および（ｉｉ）利得トランジスタを第１の増幅器回路と共有する、別の増幅器回路であると考えられ得る。
【００９５】
[0098]  本装置は、第１および第２の負荷回路をさらに含み得る。第１の負荷回路（例えば、図６Ａにおける負荷回路６７０ａ）は、第１の増幅器回路に結合され得る。第２の負荷回路（例えば、負荷回路６７０ｂ）は、第２の増幅器回路に結合され得る。例示的な設計において、第１の負荷回路は、一次コイルおよび二次コイルを有する変圧器（例えば、変圧器６７２ａ）を含み得る。一次コイル（例えば、一次コイル６７４ａ）は、第１の増幅器回路と電源との間に結合され得る。二次コイル（例えば、二次コイル６７６ａ）は、第１の増幅器回路からの増幅されたＲＦ信号が一次コイルに適用される場合に、差分出力ＲＦ信号（a differential output RF signal）を提供し得る。第２の負荷回路は、別の変圧器（例えば、変圧器６７２ｂ）を含み得る。第１および第２の負荷回路はまた、インダクタ、キャパシタ、トランジスタ等といった他の回路コンポーネントを含み得る。
【００９６】
[0099]  １つの例示的な設計において、入力ＲＦ信号は、シングルエンドの信号を含み得る。第１および第２の負荷回路は、例えば図６Ａに示されるように、差分出力ＲＦ信号を提供し得る。一般的に、入力および出力ＲＦ信号は、各々シングルエンドの信号または差分信号（a differential signal）を含み得る。
【００９７】
[00100]  例示的な設計において、第１の増幅器回路は、第１の増幅器回路における利得トランジスタのソースと回路接地との間に結合された、第１のインダクタ（例えば、図６Ａにおけるインダクタ６５２ａ）を含み得る。第２の増幅器回路は、第２の増幅器回路における利得トランジスタのソースと回路接地との間に結合された、第２のインダクタ（例えば、インダクタ６５２ｂ）を含み得る。別の例示的な設計において、第１および第２の増幅器回路における利得トランジスタは、例えば図７Ｃに示されるように、それらのソースが回路接地に直接結合され得る。さらに別の例示的な設計において、第１および第２の増幅器回路における利得トランジスタは、それらのソースが共有されたインダクタに結合され得る。
【００９８】
[00101]  例示的な設計において、本装置はさらに、第１および第２の増幅器回路のうちの少なくとも１つの出力および入力の間に結合されたフィードバック回路（例えば、図７Ｂにおけるフィードバック回路６６０）を含み得る。フィードバック回路は、抵抗器、キャパシタ、トランジスタ、いくつかの他の回路コンポーネント、またはそれらの組み合わせを含み得る。
【００９９】
[00102]  例示的な設計において、本装置は、第１および第２の増幅器回路に結合された入力整合回路（例えば、図４Ｂにおける入力整合回路４３２）を含み得る。別の例示的な設計において、本装置は、第１および第２の増幅器回路に結合され、入力ＲＦ信号を受信し、減衰された入力ＲＦ信号を第１および第２の増幅器回路に提供するように構成された、減衰回路（例えば、図７Ｃにおける減衰回路６２０）を含み得る。
【０１００】
[00103]  例示的な設計において、本装置はさらに第１および第２のダウンコンバータ回路を含み得る。第１のダウンコンバータ回路（例えば、図４Ｂにおけるダウンコンバータ回路４９０ａ）は、第１の負荷回路に結合され得、第１の周波数における第１のＬＯ信号に基づいて第１の負荷回路からの第１の出力ＲＦ信号のためのダウンコンバージョンを実行し得る。第２のダウンコンバータ回路（例えば、ダウンコンバータ回路４９０ｂ）は、第２の負荷回路に結合され得、第２の周波数における第２のＬＯ信号に基づいて第２の負荷回路からの第２の出力ＲＦ信号のためのダウンコンバージョンを実行し得る。第２の周波数は、第１の周波数とは異なり得る。第１のダウンコンバータ回路は、本装置によって受信される第１のセットのキャリアのためのダウンコンバージョンを実行し得る。第２のダウンコンバータ回路は、本装置によって受信される第２のセットのキャリアのためのダウンコンバージョンを実行し得る。第１および第２の周波数は、それぞれ、受信される第１および第２のセットのキャリアに基づいて選択され得る。
【０１０１】
[00104]   本装置は、複数の動作モードのうちの１つで動作し得る。第１の動作モード、例えば図６Ｂに示されるように多出力モードにおいて、第１の増幅器回路は、入力ＲＦ信号を増幅し、第１の増幅されたＲＦ信号を提供するようにイネーブルにされ得、第２の増幅器回路は、入力ＲＦ信号を増幅し、第２の増幅されたＲＦ信号を提供するようにイネーブルにされ得る。第１および第２の増幅されたＲＦ信号は、本装置によって受信される２つのセットのキャリアのためのものであり得る。第２の動作モード、例えば図６Ｃに示されるように単一出力モードにおいて、第１の増幅器回路、第２の増幅器回路における利得トランジスタ、およびカスコードトランジスタは、入力ＲＦ信号を増幅し、増幅されたＲＦ信号を提供するようにイネーブルにされ得る。増幅されたＲＦ信号は、本装置によって受信される１つのセットのキャリアのためのものであり得る。
【０１０２】
[00105]  例示的な設計において、本装置はさらに第３および第４の増幅器回路、および第２のカスコードトランジスタを含み得る。第３の増幅器回路（例えば、図８Ａにおける増幅器回路８５０ｂ）は、第２の入力ＲＦ信号を受信し得る。第４の増幅器回路（例えば、増幅器回路８６０ｂ）もまた、第２の入力ＲＦ信号を受信し得る。第２のカスコードトランジスタ（例えば、カスコードトランジスタ８５８ｂ）は、第３の増幅器回路の出力と、第４の増幅器回路における利得トランジスタとの間に結合され得る。本装置はさらに、第３および第４のカスコードトランジスタを含み得る。第３のカスコードトランジスタ（例えば、図８Ａにおける転換カスコードトランジスタ８５９ａ）は、第２の増幅器回路の出力と第１の増幅器回路における利得トランジスタとの間に結合され得る。第４のカスコードトランジスタ（例えば、図８Ａにおける転換カスコードトランジスタ８５９ｂ）は、第４の増幅器回路の出力と、第３の増幅器回路における利得トランジスタとの間に結合され得る。一般的に、ＭＩＭＯ ＬＮＡは、第１および第２の増幅器回路、および増幅器回路の少なくとも１つの追加のセット（例えば、ペア）を含み得る。増幅器回路の各セットは、それぞれの入力ＲＦ信号を受信し得る。増幅器回路の各セットは、１つ以上の転換カスコードトランジスタと関連付けられ得、各転換カスコードトランジスタは、増幅器回路のセットにおける２つの増幅器回路間に結合され得る。
【０１０３】
[00106]  例示的な設計において、各増幅器回路における利得トランジスタは、例えば図８Ａおよび図８Ｂに示されるように、分離した（separate）ソースデジェネレイションインダクタに結合され得る。別の例示的な設計において、複数の増幅器回路における複数の利得トランジスタは、ソースデジェネレイションインダクタを共有し得る。例えば、第１のインダクタ（例えば、図８Ｃにおけるインダクタ８５２ａ）は、２つの増幅器回路における２つの利得トランジスタのソースに結合され得、第２のインダクタ（例えば、図８Ｃにおけるインダクタ８６２ｂ）は、２つの他の増幅器回路における２つの他の利得トランジスタのソースに結合され得る。
【０１０４】
[00107]  図９は、無線システムにおいて信号増幅を実行するための処理９００の例示的な設計を示す。処理９００は、無線デバイスによって、またはいくつかの他のエンティティによって実行され得る。入力ＲＦ信号は、第１の動作モード（例えば、図６Ｂにおける多出力モードまたは帯域内ＣＡモード）において２つの増幅されたＲＦ信号を取得するために、第１および第２の増幅器回路（例えば、図７Ａにおける増幅器回路６５０ａおよび６５０ｂ）によって増幅され得る（ブロック９１２）。入力ＲＦ信号は、無線デバイスに異なる周波数において複数のキャリア上で送信された伝送を含み得る。各増幅されたＲＦ信号は、無線デバイスによって受信される異なるセットのキャリアのためのものであり得る。入力ＲＦ信号は、第２の動作モード（例えば、図６Ｃにおける単一出力モード）において単一の増幅されたＲＦ信号を取得するために、第１の増幅器回路および第３の増幅器回路（例えば、図７Ａにおける増幅器回路６５０ｃまたは６５０ｄ）によって増幅され得る（ブロック９１４）。第１および第３の増幅器回路は、並列に結合され得、それらの入力をともに結合し、それらの出力をともに結合し得る。第２および第３の増幅器回路は、利得トランジスタ（例えば、図７Ａにおける利得トランジスタ６５４ａまたは６５４ｂ）を共有し得る。
【０１０５】
[0108]  第３の動作モード（例えば、帯域間ＣＡモード）において、入力ＲＦ信号は、第１の増幅されたＲＦ信号を取得するために第１および第３の増幅器回路によって増幅され得、第２の入力ＲＦ信号は、第２の増幅されたＲＦ信号を取得するために第４および第５の増幅器回路によって増幅され得る（ブロック９１６）。第４の増幅器回路は、図８Ａにおける増幅器回路８５０ｂに対応し得る。第５の増幅器回路は、図８Ａにおける利得トランジスタ８６４ｂおよびカスコードトランジスタ８５８ｂを含み得る。
【０１０６】
[00109]  ここで説明されるＬＮＡは、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、ＰＣＢ、電子デバイス等上で実現され得る。ＬＮＡはまた、相補型金属酸化膜半導体（ＣＭＯＳ）、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコンオンインシュレータ（ＳＯＩ）等といった、様々なＩＣ処理技術を用いて製造され得る。
【０１０７】
[00110]  ここに説明されるＬＮＡを実現する装置は、スタンドアロンのデバイスであり得、またはより大きなデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンのＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つ以上のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラー電話、無線デバイス、ハンドセット、またはモバイル・ユニット、（ｖｉｉ）など、であり得る。
【０１０８】
[00111]  １つ以上の例示的な設計において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実現されることができる。ソフトウェアで実現される場合、機能は、コンピュータ読み取り可能な媒体上で、１つ以上の命令またはコードとして、記憶または伝送されることができる。コンピュータ読み取り可能な媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体との両方を含む。記憶媒体は、コンピュータによってアクセスできる何らかの利用可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ読み取り可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光ディスク記憶装置、磁気ディスク記憶装置、または他の磁気記憶デバイス、または、命令またはデータ構造の形態で所望のプログラムコードを搬送または記憶するために使用されることができ、かつ、コンピュータによってアクセスされることができる任意の他の媒体を含むことができる。また、任意の接続は、コンピュータ読み取り可能な媒体と適切に称される。例えば、ソフトウェアが、ウェブサイト、サーバ、または他のリモートソースから、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線（ＩＲ）、無線、およびマイクロ波のような無線技術を使用して伝送される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のような無線技術は、媒体の定義に含まれる。ここで使用したようなディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル汎用ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ（登録商標）ディスクを含むが、一般的に、ディスク（ｄｉｓｋ）は、データを磁気的に再生する一方で、ディスク（ｄｉｓｃ）はデータをレーザによって光学的に再生する。上記の組み合わせは、また、コンピュータ読み取り可能な媒体の範囲内に含まれるべきである。
【０１０９】
[00112]  本開示の先の説明は、いずれの当業者にも本開示を製造または使用することを可能にするために提供されている。本開示に対するさまざまな変更は、当業者に容易に理解され、本明細書において定義された一般的な原理は、本開示の範囲から逸脱することなく、他の変形例に適用されることができる。したがって、本開示は、本明細書において説明された例および設計に限定されることは意図せず、本明細書に開示された原理および新規な特徴と一致する最も広い範囲が付与されるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]
無線デバイスに異なる周波数において複数のキャリア上で送信された伝送を含む、入力無線周波数（ＲＦ）信号を受信するように構成された第１の増幅器回路と、
利得トランジスタを含み、前記入力ＲＦ信号を受信するように構成された第２の増幅器回路と、
前記第１の増幅器回路の出力と前記第２の増幅器回路における前記利得トランジスタとの間に結合されたカスコードトランジスタと、
を含む、装置。
[Ｃ２]
前記第２の増幅器回路の出力と前記第１の増幅器回路における利得トランジスタとの間に結合された第２のカスコードトランジスタ、
をさらに含む、Ｃ１に記載の装置。
[Ｃ３]
前記第１の増幅器回路に結合された第１の負荷回路と、
前記第２の増幅器回路に結合された第２の負荷回路と、
をさらに含む、Ｃ１に記載の装置。
[Ｃ４]
前記第１の負荷回路に結合され、第１の周波数における第１の局部発振器（ＬＯ）信号に基づいて前記第１の負荷回路からの第１の出力ＲＦ信号のためのダウンコンバージョンを実行するように構成された、第１のダウンコンバータ回路と、
前記第２の負荷回路に結合され、前記第１の周波数とは異なる第２の周波数における第２のＬＯ信号に基づいて前記第２の負荷回路からの第２の出力ＲＦ信号のためのダウンコンバージョンを実行するように構成された、第２のダウンコンバータ回路と、をさらに含む、Ｃ３に記載の装置。
[Ｃ５]
前記第２の増幅器回路は、前記利得トランジスタのソースと回路接地との間に結合されたインダクタを含む、Ｃ１に記載の装置。
[Ｃ６]
前記第１および第２の増幅器回路のうちの少なくとも１つの増幅器回路の出力と入力との間に結合されたフィードバック回路、
をさらに含む、Ｃ１に記載の装置。
[Ｃ７]
前記フィードバック回路は、抵抗器、キャパシタ、またはトランジスタのうちの少なくとも１つを含む、Ｃ６に記載の装置。
[Ｃ８]
前記第１および第２の増幅器回路に結合され、前記入力ＲＦ信号を受信し、減衰された入力ＲＦ信号を前記第１および第２の増幅器回路に提供するように構成された、減衰回路、
をさらに含む、Ｃ１に記載の装置。
[Ｃ９]
前記第１の負荷回路は、一次コイルおよび二次コイルを有する変圧器を含み、前記一次コイルは前記第１の増幅器回路と電源との間に結合され、前記二次コイルは、前記第１の増幅器回路からの増幅されたＲＦ信号が前記一次コイルに適用される場合、差分出力ＲＦ信号を提供する、Ｃ３に記載の装置。
[Ｃ１０]
前記入力ＲＦ信号は、シングルエンドの信号を含み、前記第１および第２の負荷回路は、差分出力ＲＦ信号を提供する、Ｃ３に記載の装置。
[Ｃ１１]
第１の動作モードにおいて、前記第１の増幅器回路は、前記入力ＲＦ信号を増幅し、第１の増幅されたＲＦ信号を提供するようにイネーブルにされ、前記第２の増幅器回路は、前記入力ＲＦ信号を増幅し、第２の増幅されたＲＦ信号を提供するようにイネーブルにされる、Ｃ１に記載の装置。
[Ｃ１２]
第２の動作モードにおいて、前記第１の増幅器回路、前記第２の増幅器回路における前記利得トランジスタ、および前記カスコードトランジスタが、前記入力ＲＦ信号を増幅し、増幅されたＲＦ信号を提供するようにイネーブルにされる、Ｃ１１に記載の装置。
[Ｃ１３]
第２の入力ＲＦ信号を受信するように構成された第３の増幅器回路と、
前記第２の入力ＲＦ信号を受信するように構成された第４の増幅器回路と、
前記第３の増幅器回路の出力と前記第４の増幅器回路における利得トランジスタとの間に結合された第２のカスコードトランジスタと、
をさらに含む、Ｃ１に記載の装置。
[Ｃ１４]
前記第２の増幅器回路の出力と前記第１の増幅器回路における利得トランジスタとの間に結合される第３のカスコードトランジスタと、
前記第４の増幅器回路の出力と前記第３の増幅器回路における利得トランジスタとの間に結合される第４のカスコードトランジスタと、
をさらに含む、Ｃ１３に記載の装置。
[Ｃ１５]
前記第１から第４の増幅器回路のうちの２つにおける利得トランジスタのソースに結合される第１のインダクタと、
前記第１から第４の増幅器回路のうちの残りの２つにおける利得トランジスタのソースに結合される第２のインダクタと、
をさらに含む、Ｃ１３に記載の装置。
[Ｃ１６]
増幅器回路の少なくとも１つの追加のセットと、なお、増幅器回路の各追加のセットは、それぞれの入力ＲＦ信号を受信する、
増幅器回路の各追加のセットのための少なくとも１つの追加のカスコードトランジスタと、なお、各追加のカスコードトランジスタは、増幅器回路の前記セットにおける２つの増幅器回路間に結合される、
をさらに含む、Ｃ１に記載の装置。
[Ｃ１７]
第１の動作モードにおいて、２つの増幅されたＲＦ信号を取得するために、第１および第２の増幅器回路によって入力無線周波数（ＲＦ）信号を増幅することと、なお、前記入力ＲＦ信号は、無線デバイスに異なる周波数において複数のキャリア上で送信された伝送を含む、
第２の動作モードにおいて、単一の増幅されたＲＦ信号を取得するために、前記第１の増幅器回路および第３の増幅器回路によって前記入力ＲＦ信号を増幅することと、なお、前記第２および第３の増幅器回路は、利得トランジスタを共有する、
を含む、方法。
[Ｃ１８]
第３の動作モードにおいて、第１の増幅されたＲＦ信号を取得するために、前記第１および第３の増幅器回路によって前記入力ＲＦ信号を増幅することと、第２の増幅されたＲＦ信号を取得するために、第４および第５の増幅器回路によって第２の入力ＲＦ信号を増幅することと、
をさらに含む、Ｃ１７に記載の方法。
[Ｃ１９]
増幅するための第１の手段がイネーブルにされる場合に、入力無線周波数（ＲＦ）信号を増幅するように構成された、前記増幅するための第１の手段と、なお、前記入力ＲＦ信号は、無線デバイスに異なる周波数において複数のキャリア上で送信された伝送を含む、
増幅するための第２の手段がイネーブルにされる場合に、前記入力ＲＦ信号を増幅するように構成された、前記増幅するための第２の手段と、
増幅するための第３の手段がイネーブルにされる場合に、前記入力ＲＦ信号を増幅するように構成された、前記増幅するための第３の手段と、なお、前記増幅するための第３の手段は、前記増幅するための第１の手段と並列して結合され、増幅手段を前記増幅するための第２の手段と共有する、
装置。
[Ｃ２０]
増幅するための第４の手段がイネーブルにされる場合に、第２の入力ＲＦ信号を増幅するように構成された、前記増幅するための第４の手段と、
増幅するための第５の手段がイネーブルにされる場合に、前記第２の入力ＲＦ信号を増幅するように構成された、前記増幅するための第５の手段と、
増幅するための第６の手段がイネーブルにされる場合に、前記第２の入力ＲＦ信号を増幅するように構成された、前記増幅するための第６の手段と、なお、前記増幅するための第６の手段は、前記増幅するための第４の手段と並列して結合され、増幅手段を前記増幅するための第５の手段と共有する、
Ｃ１９に記載の装置。
【図１】
0006290190.tif 000004
【図２】
0006290190.tif 000005
【図３】
0006290190.tif 000006
【図４Ａ】
0006290190.tif 000007
【図４Ｂ】
0006290190.tif 000008
【図５Ａ】
0006290190.tif 000009
【図５Ｂ】
0006290190.tif 000010
【図６Ａ】
0006290190.tif 000011
【図６Ｂ】
0006290190.tif 000012
【図６Ｃ】
0006290190.tif 000013
【図７Ａ】
0006290190.tif 000014
【図７Ｂ】
0006290190.tif 000015
【図７Ｃ】
0006290190.tif 000016
【図８Ａ】
0006290190.tif 000017
【図８Ｂ】
0006290190.tif 000018
【図８Ｃ】
0006290190.tif 000019
【図９】
0006290190.tif 000020