(57)【特許請求の範囲】
【請求項１】
複数のアンカーの間にそれぞれ接続された複数のマイクロデバイスを含むソースウェハを、ターゲットウェハに取り付ける段階と、
前記ソースウェハの一部を前記ターゲットウェハから取り除いて電子パッケージを形成する段階と
を備え、
前記複数のマイクロデバイスは、前記ソースウェハが前記ターゲットウェハから取り除かれたときに前記ターゲットウェハ上に留まり、
前記複数のマイクロデバイスを含む前記ソースウェハを前記ターゲットウェハに取り付ける段階は、
前記複数のマイクロデバイスを、前記ターゲットウェハの表面から延在する複数の半田バンプに取り付ける段階と、
前記ターゲットウェハの表面から延在し、前記複数のマイクロデバイスと前記ターゲットウェハの前記表面との間の隔たりを設けるための複数の止め部に、前記複数のマイクロデバイスを係合させる段階とを有する
方法。
【請求項２】
複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階と、
前記ソースウェハの一部を前記ターゲットウェハから取り除いて電子パッケージを形成する段階と
を備え、
前記複数のマイクロデバイスは、前記ソースウェハが前記ターゲットウェハから取り除かれたときに前記ターゲットウェハ上に留まり、
前記複数のマイクロデバイスを含む前記ソースウェハを前記ターゲットウェハに取り付ける段階は、
前記複数のマイクロデバイスを、前記ターゲットウェハの表面から延在する複数のそれぞれの誘電ペデスタルへ取り付ける段階と、
前記複数のマイクロデバイスを、前記誘電ペデスタルの表面から延在する複数の半田バンプに取り付ける段階と、
前記誘電ペデスタルの表面から延在し、前記複数のマイクロデバイスと前記誘電ペデスタルの前記表面との間の隔たりを設けるための複数の止め部に、前記複数のマイクロデバイスを係合させる段階とを有する
方法。
【請求項３】
前記複数のマイクロデバイスを、前記複数の止め部と係合させる段階は、前記複数のマイクロデバイスを前記複数の止め部に接着する段階を含む、請求項１または２に記載の方法。
【請求項４】
複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、前記複数のマイクロデバイスを、前記ターゲットウェハの表面上にある複数のそれぞれのダイに取り付ける段階を有する、請求項１から３の何れか一項に記載の方法。
【請求項５】
複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、前記複数のマイクロデバイス上の複数の導電パッドを前記ターゲットウェハに取り付ける段階を有する、請求項１から４の何れか一項に記載の方法。
【請求項６】
複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、前記ソースウェハを、前記ターゲットウェハ上の複数の導電パッドに取り付ける段階を有する、請求項１から５の何れか一項に記載の方法。
【請求項７】
複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、前記複数のマイクロデバイス上の複数の導電パッドを前記ソースウェハ上の複数の導電パッドに取り付ける段階を有する、請求項１から６の何れか一項に記載の方法。
【請求項８】
複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、前記複数のマイクロデバイス上の複数の導電パッドを、前記ターゲットウェハ上の複数の導電パッド上に載せられた複数の半田バンプに取り付ける段階を有する、請求項１から７の何れか一項に記載の方法。
【請求項９】
前記ソースウェハが前記ターゲットウェハから取り除かれた後に形成される前記電子パッケージに対して後処理を実行する段階をさらに備える、請求項１から８の何れか一項に記載の方法。
【請求項１０】
前記複数のマイクロデバイスのいくつかは、前記ソースウェハが前記ターゲットウェハから取り除かれたときに前記ソースウェハ上に留まる、請求項１から９の何れか一項に記載の方法。
【請求項１１】
前記ターゲットウェハは、前記ターゲットウェハの一部である複数の接続部を含み、
複数のマイクロデバイスを含む前記ソースウェハを前記ターゲットウェハに取り付ける段階は、前記複数の接続部のそれぞれを、前記ターゲットウェハに取り付ける段階を有する、請求項１０に記載の方法。
【請求項１２】
複数の導電パッドを含む複数のマイクロデバイスを有するソースウェハを、誘電ペデスタルを表面上に含むターゲットウェハに取り付ける段階と、
前記ソースウェハの一部を前記ターゲットウェハから取り除いて電子パッケージを形成する段階と
を備え、
前記複数のマイクロデバイス上の前記複数の導電パッドは、前記ソースウェハが前記ターゲットウェハから取り除かれたとき、前記ターゲットウェハ上のダイと係合し、
前記ソースウェハを取り付ける段階は、
前記複数のマイクロデバイス上の複数の導電パッドを前記誘電ペデスタルの表面から延在する複数の半田バンプに取り付ける段階と、
前記誘電ペデスタルの表面から延在し、前記複数のマイクロデバイスと前記誘電ペデスタルの前記表面との間の隔たりを設けるための複数の止め部に、前記複数のマイクロデバイスを係合させる段階とを有する
方法。
【請求項１３】
前記ソースウェハが前記ターゲットウェハから取り除かれたとき、前記複数のマイクロデバイスのいくつかの上の前記複数の導電パッドが、前記ターゲットウェハ上の複数の誘電ペデスタルと係合するよう、前記ターゲットウェハは前記複数の誘電ペデスタルを含む、請求項１２に記載の方法。
【請求項１４】
前記複数のマイクロデバイスのいくつかは、前記ソースウェハが前記ターゲットウェハから取り除かれたとき、前記ソースウェハに留まる、請求項１２または１３に記載の方法。
【請求項１５】
複数のマイクロデバイスを含むソースウェハを、ターゲットウェハの表面上の複数の導電パッドに取り付ける段階であって、前記ターゲットウェハの表面から延在し、前記複数のマイクロデバイスと前記ターゲットウェハの前記表面との間の隔たりを設けるための複数の止め部に、前記複数のマイクロデバイスを係合させる段階と、前記複数のマイクロデバイスを、前記ターゲットウェハ上の前記複数の導電パッドから延在する複数の半田バンプに取り付ける段階とを有する段階と、
前記ソースウェハの一部を前記ソースウェハから取り除いて電子パッケージを形成する段階と
を備え、
前記複数のマイクロデバイスは、前記ソースウェハが前記ターゲットウェハから取り除かれたときに前記複数の半田バンプに取り付けられる、方法。
【請求項１６】
前記ソースウェハを取り付ける段階は、前記複数のマイクロデバイス上の複数の導電パッドを前記ターゲットウェハ上の前記複数の半田バンプに取り付ける段階を有する、請求項１５に記載の方法。
【請求項１７】
前記複数のマイクロデバイスのいくつかは、前記ソースウェハが前記ターゲットウェハから取り除かれたとき、前記ソースウェハに留まる、請求項１５または１６に記載の方法。
【請求項１８】
請求項１から１７の何れか一項に記載の方法により、電子パッケージを製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に説明されている複数の実施形態は概して、電子パッケージを作製する方法に関し、より具体的には、ソースウェハをターゲットウェハに取り付けることにより電子パッケージを作製する方法に関する。
【背景技術】
【０００２】
典型的には、複数のマイクロデバイスを複数の電子パッケージに集積することに関する様々な困難がある。これらの困難は、ダイの分離、ハンドリング、およびボンディング、並びに、複数のマイクロデバイスを含む複数の電子アセンブリにおける複数のインターコネクトの形成を含む。
【０００３】
従来の複数のピックアンドプレイス方法は通常、ＸＹ方向のサイズが２５０ミクロン、厚さ（すなわちＺ高さ）が５０ミクロン程度の小ささの複数のデバイスをハンドリングすることが可能である。しかしながら、この比較的大きな厚さが、複数のマイクロデバイスを含む複数の電子アセンブリにおいて複数のインターコネクトを形成することが難しくなり得る複数の理由の１つである。
【０００４】
ＸＹ方向に１０ミクロン、Ｚ方向に５ミクロンという小ささのマイクロデバイスを集積するのに用いられる方法には、二つの一般的な転写方法がある。１つの方法は、洗練されたＭＥＭＳプリントヘッド技術を利用し、他の方法は、粘弾性のスタンプを用いた室温でのボンディングに限定される。
【図面の簡単な説明】
【０００５】
【図１Ａ】例示的なソースウェハを示す。
【０００６】
【図１Ｂ】他の例示的なソースウェハを示す。
【０００７】
【図２Ａ】例示的なターゲットウェハを示す。
【０００８】
【図２Ｂ】他の例示的なターゲットウェハを示す。
【０００９】
【図２Ｃ】さらに他の例示的なターゲットウェハを示す。
【００１０】
【図３】図１Ａのソースウェハを図２Ａのターゲットウェハに取り付けることにより形成される例示的なパッケージを示す。
【００１１】
【図４】ソースウェハの一部が取り除かれた、図３の例示的なパッケージを示す。
【００１２】
【図５】図１Ａのソースウェハを図２Ｂのターゲットウェハに取り付けることにより形成された例示的なパッケージを示す。
【００１３】
【図６】ソースウェハの一部が取り除かれた、図５の例示的なパッケージを示す。
【００１４】
【図７】図１Ａのソースウェハを図２Ｃのターゲットウェハに取り付けることにより形成された例示的なパッケージを示す。
【００１５】
【図８】ソースウェハの一部が取り除かれた、図７の例示的なパッケージを示す。
【００１６】
【図９】例示的なソースウェハ取り除き後処理を受けた、図４の電子パッケージを示す。
【００１７】
【図１０】電子パッケージを作製する方法のフロー図である。
【００１８】
【図１１】本明細書に説明されている複数の方法の少なくとも１つを組み込んだ電子機器のブロック図である。
【発明を実施するための形態】
【００１９】
以下の説明および複数の図面は、特定の複数の実施形態を、当業者がそれらを実施可能であるよう十分に示している。他の複数の実施形態は、構造的、論理的、電気的、処理的、および他の複数の変更を組み込み得る。いくつかの実施形態の複数の部分および複数の特徴が、他の複数の実施形態に含まれてもよいし、または、他の複数の実施形態に代えて置き換えられてもよい。複数の請求項に明記される複数の実施形態はそれら請求項の、全ての利用可能な等価物を包含する。
【００２０】
本願で用いられるような、「水平方向」などの向きを表す用語は、ウェハまたは基板の向きに関わらず、ウェハまたは基板の従来の面または表面に平行な面に対して定義される。「鉛直方向」という用語は、上で定義したような「水平方向」に対し直角を成す方向を指す。「上」、「側」（「側壁」などにおけるような）、「上部」、「下部」、「上方」、および「下方」などの前置詞は、ウェハおよび基板の向きに関わらず、ウェハまたは基板の上面にある従来の面または表面に対して定義される。
【００２１】
本明細書に説明されている例示的な複数の方法は、ダイシング、ピックアップ、およびピックアップヘッドまたはスタンプなどの複数の中間工程なしで、複数のマイクロデバイス間の直接的なボンディングにより、複数のマイクロデバイス（すなわち、ＸＹ方向に１０ミクロン未満であり、Ｚ高さが５ミクロン未満であるマイクロデバイス）を集積し得る。また方法は、様々な従来の材料、処理、およびツールにより、マイクロデバイスを他のダイまたは基板上に埋め込み可能であり得る。
【００２２】
ソースウェハは、作製済みのマイクロデバイスをアンダーカットし、それらの基板がそれらマイクロデバイス間にアンカー構造を有するものとすることにより作製され得る。いくつかの形態において、複数の誘電ペデスタルまたは複数の機械的止め部が、作製済みの複数のターゲットウェハ上に形成され得る。
【００２３】
本明細書に説明されている方法の一部として、ソースウェハは上下逆に裏返され、誘電ペデスタルへのボンディング、または複数の機械的止め部により制御される半田ボンディングを介してターゲットウェハへボンディングされ得る。一旦ソースウェハがターゲットウェハにボンディングされると、複数のマイクロデバイスがソースウェハ上の複数のアンカー構造から解放されるように、ソースウェハはターゲットウェハから引き離され得る。複数のマイクロデバイスは非常に薄いので、複数のインターコネクトまたは貫通シリコンビアがウェハレベルの処理により形成されて、電子パッケージを形成する、ソースウェハとマイクロデバイスとの集積が完了し得る。
【００２４】
図１Ａおよび１Ｂは、２つの異なる例示的なタイプのソースウェハ１０Ａ、１０Ｂを示す。図１Ａのソースウェハ１０Ａは、複数のマイクロデバイス１１の上面に複数の導電パッド１３がある状態で、複数のアンカー１２間に接続された複数のマイクロデバイス１１を含む。図１Ｂのソースウェハ１０Ｂは、マイクロデバイス１１の底面に複数の導電パッド１４がある状態で、複数のアンカー１２間に接続された複数のマイクロデバイス１１を含む。これら２つの異なるタイプのソースウェハ１０Ａ、１０Ｂは、以下に説明されているように、ターゲットウェハへ直接的にボンディングされ得る。ソースウェハ１０Ａ、１０Ｂは、現在公知である、または将来発見される任意の複数の技術を用いて作製され得る。
【００２５】
図２Ａ、２Ｂおよび２Ｃは、複数のターゲットウェハに関する３つの異なる例示的な構成を示す。図２Ａは、ターゲットウェハ２０Ａの上側表面上に複数の誘電ペデスタル２１を含むターゲットウェハ２０Ａを図示している。
【００２６】
図２Ｂは、複数の誘電ペデスタル２３を含むターゲットウェハ２０Ｂを図示している。ターゲットウェハ２０Ｂは、複数の導電パッド２４と、複数の誘電ペデスタル２３上の複数の半田バンプ２５とをさらに含む。
【００２７】
図２Ｃは、ターゲットウェハ２０Ｃの表面上に複数の導電パッド２６を含むターゲットウェハ２０Ｃを図示している。ターゲットウェハ２０Ｃは、複数の導電パッド２６上の複数の半田バンプ２８と、ターゲットウェハ２０Ｃの表面上の複数の止め部２９とをさらに含む。
【００２８】
図１０は、電子パッケージ（例えば、図４、６、８の電子パッケージ４０、６０、８０を参照）を作製する方法［１０００］のフロー図である。方法［１０００］は、複数のマイクロデバイス１１を含むソースウェハ１０Ａまたは１０Ｂをターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃへ取り付けること［１０１０］を含む。なお、図示されている複数の図面は、電子パッケージ４０、６０、８０を形成するために図１Ａのソースウェハ１０Ａが用いられることを示しているが、電子パッケージ４０、６０、８０を形成するために、（現在公知である、または将来発見される他の複数のタイプのソースウェハのうち）ソースウェハ１０Ｂが代替的に用いられ得る。
【００２９】
例として、複数のマイクロデバイス１１を含むソースウェハ１０Ａまたは１０Ｂは、接着剤を室温で用いて、ターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃにボンディングされ得る。ソースウェハ１０Ａまたは１０Ｂがターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃにボンディングされるやり方は、ソースウェハ１０Ａまたは１０Ｂおよびターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃの構成、並びに、電子パッケージ４０、６０、８０の所望される機能性および／または構成に部分的に依存するであろう。
【００３０】
方法［１０００］は、ソースウェハ１０Ａまたは１０Ｂの一部をターゲットウェハから取り除いて電子パッケージを形成すること［１０２０］をさらに含む（例えば、ソースウェハ１０Ａの一部が取り除かれた図４、６、８を参照）。ソースウェハ１０Ａまたは１０Ｂがターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃから取り除かれたとき、複数のマイクロデバイス１１は、ターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃに留まる。
【００３１】
図３は、図１Ａのソースウェハ１０Ａを図２Ａのターゲットウェハ２０Ａに取り付けることにより形成される例示的なパッケージ４０を示す。図４は、ソースウェハ１０Ａの一部が取り除かれた、図３の例示的なパッケージ４０を示す。
【００３２】
図５は、図１Ａのソースウェハ１０Ａを図２Ｂのターゲットウェハ２０Ｂに取り付けることにより形成された例示的なパッケージ６０を示す。図６は、ソースウェハ１０Ａの一部が取り除かれた、図５の例示的なパッケージ６０を示す。
【００３３】
図７は、図１Ａのソースウェハ１０Ａを図２Ｃのターゲットウェハ２０Ｃに取り付けることにより形成された例示的なパッケージ８０を示す。図８は、ソースウェハの一部２０Ｃが取り除かれた、図７の例示的なパッケージ８０を示す。
【００３４】
図３に示されるように、方法［１０００］のいくつかの形態において、複数のマイクロデバイス１１を含むソースウェハ１０Ａをターゲットウェハ２０Ａに取り付けること［１０１０］は、（ｉ）複数のマイクロデバイス１１を、ターゲットウェハ２０Ａの表面から延在する複数のそれぞれの誘電ペデスタル２１に取り付けることを含み得る。
【００３５】
図５に示されるように、方法［１０００］のいくつかの形態において、複数のマイクロデバイス１１を含むソースウェハ１０Ａをターゲットウェハ２０Ｂに取り付けること［１０１０］は、複数のマイクロデバイス１１を、ターゲットウェハ２０Ｂの表面から延在する複数の半田バンプ２５に取り付けることを含み得る。加えて、複数の半田バンプ２５は、ターゲットウェハ２０Ｂの表面上の複数の導電パッド２４に取り付けられ得る。
【００３６】
図７に示されるように、方法［１０００］のいくつかの形態において、複数のマイクロデバイス１１を含むソースウェハ１０Ａをターゲットウェハ２０Ｃに取り付けること［１０１０］は、複数のマイクロデバイス１１上の複数の導電パッド１３を、ターゲットウェハ２０Ｃ上の複数の導電パッド２６に取り付けることを含み得る。加えて、複数のマイクロデバイス１１を含むソースウェハ１０Ａをターゲットウェハ２０Ｃに取り付けること［１０１０］は、複数のマイクロデバイス１１を、ターゲットウェハ２０Ｃの表面から延在する複数の半田バンプ２８に取り付けることと、複数のマイクロデバイス１１を、ターゲットウェハ２０Ｃの表面から延在する複数の止め部２９と係合させる（例えば、接着する）こととを含み得る。
【００３７】
例として、複数の半田バンプ２８は、厚さ５ミクロン、高さ５ミクロン程度であり得、特に従来の複数の熱圧縮ボンディングツールを用いたときに、複数の止め部２９が隔たりの高さの制御を可能とする。加えて、半田バンプ２８の高さはさらに、ＩｎＡｕまたはＡｕＳｎの半田が用いられたときに低くされ得る。
【００３８】
方法［１０００］は、ソースウェハ１０Ａまたは１０Ｂがターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃから取り除かれた後に形成される電子パッケージ４０、６０、８０に対して後処理を実行すること［１０３０］をさらに含み得る。図９は、例示的なソースウェハ１０Ａ取り除き後処理を受けた、図４の電子パッケージ４０を示す。電子パッケージ４０、６０、８０をさらに作製するために行われるソースウェハ１０Ａ取り除き後処理のタイプは、（費用、歩留まり、製造可能性、および材料を含むがこれらに限定されない他の複数の要素のうち）電子パッケージ４０、６０、８０に関して所望される最終的な構成および機能性に部分的に依存するであろう。
【００３９】
方法［１０００］のいくつかの形態において、複数のマイクロデバイス１１のいくつかは、ソースウェハ１０Ａまたは１０Ｂがターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃから取り除かれたときにソースウェハ１０Ａまたは１０Ｂに留まる。図４、６および８に示されるように、３つのマイクロデバイス１１のうち２つのみがターゲットウェハ２０Ａ、２０Ｂ、２０Ｃに留まる。ソースウェハ１０Ａまたは１０Ｂ上に留まるマイクロデバイス１１の数は、ソースウェハ１０Ａ、１０Ｂおよびターゲットウェハ２０Ａ、２０Ｂ、２０Ｃの相対的な配置およびサイズに依存するであろう。ソースウェハ１０Ａまたは１０Ｂの取り除かれた一部の上の複数のマイクロデバイス１１はその後、他のターゲットウェハまたは他のターゲットウェハエリアに適用され得ることが予期される。
【００４０】
方法［１０００］の他の複数の形態において、複数のマイクロデバイス１１を含むソースウェハ１０Ａ、１０Ｂをターゲットウェハ２０Ａ、２０Ｂ、２０Ｃへ取り付けることが、複数の接続部のそれぞれをソースウェハ１０Ａ、１０Ｂに取り付けることを含み得るよう、ターゲットウェハ２０Ａ、２０Ｂ、２０Ｃは、ターゲットウェハ２０Ａ、２０Ｂ、２０Ｃの一部である複数の接続部（例えば、図４の誘電ペデスタル２１およびダイ２２を参照）を含み得る。
【００４１】
しかしながら、いくつかの形態において、複数の接続部の全てがソースウェハ１０Ａ、１０Ｂに取り付けられ得るわけではない。例として、ターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃ上のいくつかの接続部が複数のマイクロデバイス１１を受けないよう、ソースウェハ１０Ａまたは１０Ｂはターゲットウェハ２０Ａまたは２０Ｂまたは２０Ｃより小さくてもよい、またはターゲットウェハ上の接続部の全てを利用するために複数のソースウェハが必要され得る。
【００４２】
本明細書に説明されている複数の方法は、複数のマイクロデバイスに関する従来の複数のピックアンドプレイス技術と比較したとき特に、複数のマイクロデバイスを利用するときに必要とされるダイシングおよびハンドリングを少なくする、または不要とする。加えて、マイクロデバイスのサイズは、関連する複数のオンダイのインターコネクトのより密な集積によりかなりより小さくされ得る。この小さくさせられたダイのサイズ、および複数のインターコネクトのより密な集積により、ＩＯドライバがほとんどまたは全くないので、および寄生が低減されるので、電力消費が減少させられ得る。
【００４３】
本明細書に説明されている複数の方法は、既存の複数のミクロ転写印刷技術と比較したとき特に、複数のスタンプを作製する、または新たなツールを開発する必要性も低減し得る。複数の電子アセンブリおよび方法は、単純であり、かつ、多くのＳｏＣ、フォトニクスＩＣ、センサ、ＩｏＴ、およびウェアラブル製品に適用可能であり得る。いくつかの例は、ＳｏＣ上のＧａＮトランジスタ、アドバンスドロジックＩＣ上の小さいサイズのフラッシュメモリ、センサ上のＩＡコア、またはフォトニックＩＣ上のレーザーを含むがこれらに限定されない。
【００４４】
図１１は、本明細書に説明されている複数の方法［１０００］の少なくとも１つを組み込んだ電子機器１１００のブロック図である。電子機器１１００は単に、本明細書に説明されている複数の方法［１０００］の複数の形態が用いられ得る電子機器の一例である。電子機器１１００の複数の例は、パーソナルコンピュータ、タブレットコンピュータ、携帯電話、ゲームデバイス、ＭＰ３または他のデジタル音楽プレイヤーなどを含むがこれらに限定されない。本例において、電子機器１１００は電子機器１１００の様々なコンポーネントを結合するシステムバス１１０２を含むデータ処理システムを備える。システムバス１１０２は、電子機器１２００の様々なコンポーネント間の複数の通信リンクを提供し、単一のバスとして、複数のバスの組み合わせとして、または任意の他の適したやり方で実装され得る。
【００４５】
本明細書に説明されている電子アセンブリ１１１０は、システムバス１１０２に結合され得る。電子アセンブリ１１１０は、任意の回路、または複数の回路の組み合わせを含み得る。一実施形態において、電子アセンブリ１１１０は、任意のタイプのものであり得るプロセッサ１１１２を含む。本明細書で用いるように、「プロセッサ」は、これらに限定されないが、マイクロプロセッサ、マイクロコントローラ、複合命令セットコンピュータ（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピュータ（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、グラフィックスプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、マルチコアプロセッサ、または任意の他のタイプのプロセッサまたは処理回路などの、任意のタイプの計算回路を意味する。
【００４６】
電子アセンブリ１１１０に含まれ得る他の複数のタイプの回路は、例えば、携帯電話、タブレットコンピュータ、ラップトップコンピュータ、双方向無線機、および同様の電子システムなどの複数の無線デバイスで用いる１または複数の回路（通信回路１１１４のような）などの、カスタム回路、特定用途向け集積回路（ＡＳＩＣ）などである。ＩＣは、任意の他のタイプの機能を実行し得る。
【００４７】
電子機器１１００は外部メモリ１１２０も含み得る。そしてこの外部メモリは、ランダムアクセスメモリ（ＲＡＭ）の形態のメインメモリ１１２２、１または複数のハードドライブ１１２４、および／または、コンパクトディスク（ＣＤ）、フラッシュメモリカード、デジタルビデオディスク（ＤＶＤ）などの取り外し可能な媒体１１２６を扱う１または複数のドライブなどの、特定の用途に適した１または複数のメモリ素子を含み得る。
【００４８】
電子機器１１００は、マウス、トラックボール、タッチスクリーン、音声認識デバイス、またはシステムユーザが電子機器１１００に情報を入力、および電子機器１１００から情報を受信できるようにする任意の他のデバイスを含み得る、ディスプレイデバイス１１１６、１または複数のスピーカ１１１８、およびキーボードおよび／またはコントローラ１１３０も含み得る。
【００４９】
いくつかの形態において、電子機器１１００は、本明細書に説明されている複数のターゲットウェハのいずれかの少なくとも一部に貼り合わせられたコンピューティングシステム内の、本明細書に説明されている複数のマイクロデバイスのうちいずれかを含み得る。いくつかの形態において、本明細書に説明されている複数のソースウェハのいずれかの少なくとも一部は、（１または複数の）マイクロデバイスにも貼り合わせられ得る。他の複数の形態は、本明細書に説明されている複数のターゲットウェハのいずれかの少なくとも一部に貼り合わせられた、コンピューティングシステムにおける本明細書に説明されている複数のマイクロデバイスのうちいずれかでもあり得る。
【００５０】
本明細書で開示される複数の方法をよりよく示すべく、複数の実施形態の非限定的な列挙をここに提供する。
【００５１】
実施例１は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階と、
ソースウェハの一部をターゲットウェハから取り除いて電子パッケージを形成する段階と
を備える方法を含む。複数のマイクロデバイスは、ソースウェハがターゲットウェハから取り除かれたときにターゲットウェハ上に留まる。
【００５２】
実施例２は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、複数のマイクロデバイスを、ターゲットウェハの表面から延在する複数のそれぞれの誘電ペデスタルへ取り付ける段階を有する、実施例１の方法を含む。
【００５３】
実施例３は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、複数のマイクロデバイスを、ターゲットウェハの表面から延在する複数の半田バンプに取り付ける段階を有する、実施例１から２のうちいずれか１つの方法を含む。
【００５４】
実施例４は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、複数のマイクロデバイスを、ターゲットウェハの表面から延在する複数の止め部と係合させる段階を有する、実施例１から３のうちいずれか１つの方法を含む。
【００５５】
実施例５は、複数のマイクロデバイスを、ターゲットウェハの表面から延在する複数の止め部と係合させる段階は、複数のマイクロデバイスを複数の止め部に接着する段階を含む、実施例４の方法を含む。
【００５６】
実施例６は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、複数のマイクロデバイスを、ターゲットウェハの表面から延在する複数の半田バンプに取り付ける段階と、複数のマイクロデバイスを、ターゲットウェハの表面から延在する複数の止め部と係合させる段階とを有する、実施例１から５のうちいずれか１つの方法を含む。
【００５７】
実施例７は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、複数のマイクロデバイスを、ターゲットウェハの表面上にある複数のそれぞれのダイに取り付ける段階を有する、実施例１から６のうちいずれか１つの方法を含む。
【００５８】
実施例８は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、複数のマイクロデバイス上の複数の導電パッドをターゲットウェハに取り付ける段階を有する、実施例１から７のうちいずれか１つの方法を含む。
【００５９】
実施例９は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、ソースウェハを、ターゲットウェハ上の複数の導電パッドに取り付ける段階を有する、実施例１から８のうちいずれか１つの方法を含む。
【００６０】
実施例１０は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、複数のマイクロデバイス上の複数の導電パッドをソースウェハ上の複数の導電パッドに取り付ける段階を有する、実施例１から９のうちいずれか１つの方法を含む。
【００６１】
実施例１１は、複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、複数のマイクロデバイス上の複数の導電パッドを、ターゲットウェハ上の複数の導電パッド上に載せられた複数の半田バンプに取り付ける段階を有する、実施例１から１０のうちいずれか１つの方法を含む。
【００６２】
実施例１２は、ソースウェハがターゲットウェハから取り除かれた後に形成される電子パッケージに対して後処理を実行する段階をさらに備える、実施例１から１１のうちいずれか１つの方法を含む。
【００６３】
実施例１３は、複数のマイクロデバイスのいくつかは、ソースウェハがターゲットウェハから取り除かれたときにソースウェハ上に留まる、実施例１から１２のうちいずれか１つの方法を含む。
【００６４】
実施例１４は、ターゲットウェハは、ターゲットウェハの一部である複数の接続部を含み、
複数のマイクロデバイスを含むソースウェハをターゲットウェハに取り付ける段階は、複数の接続部のそれぞれを、ターゲットウェハに取り付ける段階を有する、実施例１３の方法を含む。
【００６５】
実施例１５は、複数の導電パッドを含む複数のマイクロデバイスを有するソースウェハを、誘電ペデスタルを表面上に含むターゲットウェハに取り付ける段階を備える方法を含む。方法は、ソースウェハの一部をターゲットウェハから取り除いて電子パッケージを形成する段階をさらに備える。複数のマイクロデバイス上の複数の導電パッドは、ソースウェハがターゲットウェハから取り除かれたとき、ターゲットウェハ上のダイと係合する。
【００６６】
実施例１６は、ソースウェハがターゲットウェハから取り除かれたとき、複数のマイクロデバイスのいくつかの上の複数の導電パッドが、ターゲットウェハ上の複数の誘電ペデスタルと係合するよう、ターゲットウェハは複数の誘電ペデスタルを含む、実施例１５の方法を含む。
【００６７】
実施例１７は、複数のマイクロデバイスのいくつかは、ソースウェハがターゲットウェハから取り除かれたとき、ソースウェハに留まる、実施例１５から１６のうちいずれか１つの方法を含む。
【００６８】
実施例１８は、複数のマイクロデバイスを含むソースウェハをターゲットウェハの表面上の複数の導電パッドに取り付ける段階であって、複数のマイクロデバイスを、ターゲットウェハの表面から延在する複数の止め部と係合させる段階と、複数のマイクロデバイスを、ターゲットウェハ上の複数の導電パッドから延在する複数の半田バンプに取り付ける段階とを有し得る段階を備える方法を含む。方法は、ソースウェハの一部をソースウェハから取り除いて電子パッケージを形成する段階をさらに備える。複数のマイクロデバイスは、ソースウェハがターゲットウェハから取り除かれたときに複数の半田バンプに取り付けられる。
【００６９】
実施例１９は、ソースウェハを取り付ける段階は、マイクロデバイス上の複数の導電パッドをターゲットウェハ上の複数の半田バンプに取り付ける段階を有する、実施例１８の方法を含む。
【００７０】
実施例２０は、複数のマイクロデバイスのいくつかは、ソースウェハがターゲットウェハから取り除かれたとき、ソースウェハに留まる、実施例１８から１９のうちいずれか１つの方法を含む。
【００７１】
実施例２１は、いずれかのターゲットウェハの少なくとも一部に貼り合わせられたコンピューティングシステム内のマイクロデバイスを含む。
【００７２】
実施例２２は、実施例１８のコンピューティングシステム内のマイクロデバイスを含み、ソースウェハの少なくとも一部は、マイクロデバイスに貼り合わせられてもよい。
【００７３】
実施例２３は、コンピューティングシステム内のマイクロデバイスを含み、マイクロデバイスは、ターゲットウェハの少なくとも一部に貼り合わせられる。
【００７４】
本方法およびコンピューティングシステムのこれらおよび他の複数の実施例および特徴は、詳細な説明に部分的に明記されている。
【００７５】
この概要は本主題の複数の非限定的な実施例を提供するよう意図されている。排他的または網羅的な説明を提供するよう意図されていない。詳細な説明は、本明細書に説明されている複数の方法に関する更なる情報を提供すべく含められている。
【００７６】
上記の詳細な説明は、詳細な説明の一部を形成する添付の複数の図面の複数の参照を含む。複数の図面は、例示として、本願発明を実施可能な特定の複数の実施形態を示す。これらの実施形態は、本明細書において「実施例」とも呼ばれる。そのような複数の実施例は、示されている、または説明されているものに加えて複数の要素を含み得る。しかしながら、本発明者らは、示されている、または説明されているそれらの要素のみが提供される複数の実施例も予期している。さらに、本発明者らは、本明細書で示されている、または説明されている特定の実施例（または、それらの１または複数の態様）に関して、または他の複数の実施例（または、それらの１または複数の態様）に関して、示されている、または説明されているそれらの要素の任意の組み合わせまたは並べ換え（または、それらの１または複数の態様）を用いる複数の実施例も予期している。
【００７７】
本文書において、特許文献においては一般的であるように、「１つの」という用語は、「少なくとも１つの」または「１または複数の」任意の他の複数の例または使用とは独立して、１つである、または１より多いことを含むよう用いられる。本文書において、「または」という用語は非排他的なものを指すのに用いられ、別途示さない限り、「ＡまたはＢ」は、「ＡでありＢでない」、「ＢでありＡでない」および「ＡおよびＢ」を含む。本文書において、「含む」および「ここで」という用語は、「備える」および「ここで」というそれぞれの用語の平易な英語による等価物として用いられる。またさらに、以下の複数の請求項においては、「含む」および「備える」という用語は制限のないものである。すなわち、請求項において、そのような用語の後に挙げられるものに加えて、複数の要素を含むシステム、デバイス、物品、構成物、形成物、または処理もまた、その請求項の範囲内に含まれるものと見做される。さらに、以下の複数の請求項において、「第１」、「第２」、および「第３」などの用語は、単にラベルとして用いられるのであって、それらの対象に数的な要件を課すことは意図されていない。
【００７８】
上記の説明は、例示なものであって、限定的なものであるとは意図されない。例えば、上述の複数の実施例（または、それらの１または複数の態様）は、互いに組み合わせて用いられ得る。当業者によってなど、上記の説明を検討することにより、他の複数の実施形態が用いられ得る。
【００７９】
要約書は、読者が技術的開示の本質を迅速に確認出来るよう米国特許施行規則に従って提供される。それは、複数の請求項の範囲又は意味を解釈又は限定するために用いられないという理解の元で提出される。
【００８０】
さらに、上記の詳細な説明においては、本開示を合理化すべく、様々な特徴が一緒にグループ化されているかもしれない。このことは、未請求の開示された特徴が、いずれの請求項にとっても必須であることを意図すると解釈されるべきではない。むしろ、本願発明の主題は、特定の開示された実施形態の全ての特徴の一部に存在してもよい。したがって、以下の複数の請求項は、各請求項が別個の実施形態として独立して本明細書によって詳細な説明に組み込まれており、そのような複数の実施形態は、様々な組み合わせで、または並べ換えで互いに組み合わせられ得るものと予期される。本願発明の範囲は、添付の複数の請求項が権利を与えられる等価物の全範囲と共に、そのような複数の請求項を参照して決定されるべきである。
【図１Ａ】
0006339229.tif 000002
【図１Ｂ】
0006339229.tif 000003
【図２Ａ】
0006339229.tif 000004
【図２Ｂ】
0006339229.tif 000005
【図２Ｃ】
0006339229.tif 000006
【図３】
0006339229.tif 000007
【図４】
0006339229.tif 000008
【図５】
0006339229.tif 000009
【図６】
0006339229.tif 000010
【図７】
0006339229.tif 000011
【図８】
0006339229.tif 000012
【図９】
0006339229.tif 000013
【図１０】
0006339229.tif 000014
【図１１】
0006339229.tif 000015