(57)【特許請求の範囲】
【請求項１】
実装基板と、
前記実装基板上に配置され、スイッチングにより電流の方向が変化する半導体スイッチング素子と、
前記半導体スイッチング素子に接続され、前記半導体スイッチング素子と共に、前記半導体スイッチング素子のスイッチングによって電流の方向が変化する電流導通ループを形成する、前記実装基板上に配置された受動部品と、
前記電流導通ループの電流の方向の変化によって前記電流導通ループ内に発生する磁束を局所シールドするとともに、前記電流導通ループより小さい局所シールド手段と
を備え、
前記局所シールドは平面視において、前記半導体スイッチング素子の全体を重ねず、前記半導体スイッチング素子の一部分だけを重ね、
前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記電流導通ループの上部に折り曲げて配置された平面リード電極を備えることを特徴とする電力供給回路。
【請求項２】
実装基板と、
前記実装基板上に配置され、スイッチングにより電流の方向が変化する半導体スイッチング素子と、
前記半導体スイッチング素子に接続され、前記半導体スイッチング素子と共に、前記半導体スイッチング素子のスイッチングによって電流の方向が変化する電流導通ループを形成する、前記実装基板上に配置された受動部品と、
前記電流導通ループの電流の方向の変化によって前記電流導通ループ内に発生する磁束を局所シールドするとともに、前記電流導通ループより小さい局所シールド手段と
を備え、
前記局所シールドは平面視において、前記半導体スイッチング素子の全体を重ねず、前記半導体スイッチング素子の一部分だけを重ね、
前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記電流導通ループの上部に配置された隣接リード電極を備えることを特徴とする電力供給回路。
【請求項３】
前記局所シールド手段は、前記電流導通ループ内に配置されるとともに、前記実装基板に開口された実装基板開口部よりも大きい領域に配置されることを特徴とする請求項１または請求項２に記載の電力供給回路。
【請求項４】
前記受動部品はキャパシタを有し、前記局所シールドは平面視において、前記キャパシタの全体を重ねず、前記キャパシタの一部分だけを重ねることを特徴とする請求項１〜請求項３のいずれか１項に記載の電力供給回路。
【請求項５】
前記受動部品はダイオードを有し、前記局所シールドは平面視において、前記ダイオードの全体を重ねず、前記ダイオードの一部分だけを重ねることを特徴とする請求項１〜請求項４のいずれか１項に記載の電力供給回路。
【請求項６】
前記局所シールド手段は、金属板であることを特徴とする請求項１〜請求項３のいずれか１項に記載の電力供給回路。
【請求項７】
前記局所シールド手段は、リード線であることを特徴とする請求項１〜請求項３のいずれか１項に記載の電力供給回路。
【請求項８】
前記金属板は、Ｃｕフォイル、Ｃｕ板、ステンレスフォイル、ステンレス板、およびＦｅ板の内、いずれか１つ若しくは組み合わせで形成されたことを特徴とする請求項６に記載の電力供給回路。
【請求項９】
前記局所シールド手段は、単一の接地点若しくは複数の接地点を有することを特徴とする請求項１〜８のいずれか１項に記載の電力供給回路。
【請求項１０】
前記半導体スイッチング素子は、前記半導体スイッチング素子のダイボンディング領域が前記実装基板側とは反対側のフレーム上に配置された、反転リード型の構造に実装されたことを特徴とする請求項１〜９のいずれか１項に記載の電力供給回路。
【請求項１１】
前記半導体スイッチング素子の主電極に接続されるインダクタをさらに備え、
前記受動部品は、ダイオードとキャパシタから構成され、
前記インダクタと、前記半導体スイッチング素子と、前記ダイオードと、前記キャパシタによって、昇圧回路を構成したことを特徴とする請求項１〜１０のいずれか１項に記載の電力供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力供給回路に関し、特にバックグラウンドノイズやＥＭＩの効率的な低減化が可能な電力供給回路に関する。
【背景技術】
【０００２】
近年の電子機器の高速化、高集積化に伴い、電子機器内のプリント基板に搭載されている半導体集積回路（半導体チップ）の電源ノイズが増加する傾向にある。電源ノイズは、半導体チップの消費電流がプリント配線板や半導体パッケージの電源供給配線を流れる際に、電流の急激な変動により発生するノイズである。電源ノイズは、周波数特性を有し、半導体チップの動作周波数に依存した複数の周波数において、発生量は増大する。この電源ノイズの発生量がある閾値を超えると、動作している半導体チップからの信号伝送のタイミングが変動し、電子機器が誤動作を引き起こす。
【０００３】
電源ノイズがＩＣ自身のタイミング変動や誤動作を引き起こすことを抑制すると同時に、供給電源側に伝わることによる他のＩＣの誤動作やＥＭＩ(Electromagnetic InterferenceまたはEmission)ノイズの発生を抑制する電源供給用回路構造が提案されている（例えば、特許文献１参照。）。
【０００４】
また、ＥＭＩノイズの影響により出力電圧が変動することを抑制し、安定した電圧を出力する電源回路が提案されている（例えば、特許文献２参照。）。
【０００５】
また、単位時間当たりの電圧変化率ｄＶ／ｄｔ制御機能とＥＭＩ／スイッチング損失の低減機能を備えた汎用性ループ制御システムについても提案されている（例えば、特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２１９６９号公報
【特許文献２】特開２００３−３１６４５３号公報
【特許文献３】特表２００５−５３４２７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＭＯＳＦＥＴ等の高速スイッチングデバイスを用いたスイッチング電源により、省電力高効率の電力供給回路を実現した場合、バックグラウンドノイズやＥＭＩが大きくなるという問題がある。このバックグラウンドノイズやＥＭＩを低減させる方法として、製品を金属シールドＢＯＸに格納する方法が一般的に用いられている。しかしながら、金属シールドＢＯＸを使用する電力供給回路は、コスト増、重量増、体積増、工程増の問題を抱えている。特に、大衆向け電動輸送機器（ＥＶ：electric vehicle）などにおいては、上記の問題点は、製品競争力と直結するため、解決すべき課題となっている。
【０００８】
本発明の目的は、バックグラウンドノイズやＥＭＩの効率的な低減が可能な電力供給回路を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、実装基板と、前記実装基板上に配置され、スイッチングにより電流の方向が変化する半導体スイッチング素子と、前記半導体スイッチング素子に接続され、前記半導体スイッチング素子と共に、前記半導体スイッチング素子のスイッチングによって電流の方向が変化する電流導通ループを形成する、前記実装基板上に配置された受動部品と、前記電流導通ループの電流の方向の変化によって前記電流導通ループ内に発生する磁束を局所シールドするとともに、前記電流導通ループより小さい局所シールド手段とを備え、前記局所シールドは平面視において、前記半導体スイッチング素子の全体を重ねず、前記半導体スイッチング素子の一部分だけを重ね、前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記電流導通ループの上部に折り曲げて配置された平面リード電極を備える、若しくは、前記局所シールド手段は、前記半導体スイッチング素子の主電極の一方に接続され、前記電流導通ループの上部に配置された隣接リード電極を備える電力供給回路が提供される。
【発明の効果】
【００１０】
本発明によれば、バックグラウンドノイズやＥＭＩの効率的な低減が可能な電力供給回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態に係る電力供給回路の模式的平面パターン構成図。
【図２】図１に対応する模式的回路構成図。
【図３】第１の実施の形態に係る電力供給回路を用いて実現した昇圧回路の模式的回    路構成図。
【図４】第１の実施の形態に係る電力供給回路におけるＭＯＳＦＥＴのスイッチング    動作における逆方向回復時間ｔ rrの説明図。
【図５】第１の実施の形態に係る電力供給回路を実装回路基板上に配置した例を示す    模式図。
【図６】第１の実施の形態に係る電力供給回路の配置実施事例１において、局所シー    ルド領域を説明する模式的平面パターン構成図。
【図７】第１の実施の形態に係る電力供給回路の配置実施事例２において、局所シー    ルド領域を説明する模式的平面パターン構成図。
【図８】第１の実施の形態に係る電力供給回路の配置実施事例１において、局所シー    ルド領域に金属板を配置してバックグラウンドノイズやＥＭＩの低減を実現した模式    的平面パターン構成図。
【図９】第１の実施の形態に係る電力供給回路の配置実施事例１において、基板開口    部にリード線を配置してバックグラウンドノイズやＥＭＩの低減を実現した模式的平    面パターン構成図。
【図１０】第１の実施の形態に係る電力供給回路の配置実施事例１において、局所シ    ールド領域に金属板を配置するとともに、複数点アースによりバックグラウンドノイ    ズやＥＭＩの低減を実現した模式的平面パターン構成図。
【図１１】第１の実施の形態に係る電力供給回路の配置実施事例１において、基板開    口部にリード線を配置するとともに、複数点アースによりバックグラウンドノイズや    ＥＭＩの低減を実現した模式的平面パターン構成図。
【図１２】第１の実施の形態の変形例に係る電力供給回路の模式的平面パターン構成    図。
【図１３】第１の実施の形態の変形例に係る電力供給回路において、平面リード電極    構造を有する半導体スイッチング素子の模式的平面パターン構成図。
【図１４】（ａ）第１の実施の形態の変形例に係る電力供給回路において、隣接リー    ド電極構造を有する半導体スイッチング素子の模式的平面パターン構成図、（ｂ）図    １４（ａ）の具体的な平面パターン構成図。
【図１５】第１の実施の形態に係る電力供給回路の実装構造の模式的断面構造図。
【図１６】第１の実施の形態に係る電力供給回路の反転リード型の実装構造の模式的    断面構造図。
【発明を実施するための形態】
【００１２】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１３】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１４】
［第１の実施の形態］
（電力供給回路）
第１の実施の形態に係る電力供給回路の模式的平面パターン構成は、図１に示すように表される。
【００１５】
第１の実施の形態に係る電力供給回路１００は、図１に示すように、実装基板１と、実装基板１上に配置された半導体スイッチング素子１０と、実装基板１上に配置され、半導体スイッチング素子１０の主電極間に接続される受動部品２０・３０と、半導体スイッチング素子１０と受動部品２０・３０によって構成される電流導通ループ１８内に配置され、実装基板１に開口された実装基板開口部８と、半導体スイッチング素子１０のスイッチングによって電流導通ループ１８内に発生する磁束Φの変化を抑制する局所シールド手段とを備える。
【００１６】
局所シールド手段は、電流導通ループ１８の上部に配置される。局所シールド手段の材質などについては、後述する。
【００１７】
実装基板１は、例えば、プリント回路基板（ＰＣＢ：Printed Circuit Board）で形成可能である。
【００１８】
半導体スイッチング素子１０は、アクティブ素子であり、例えば、ＭＯＳトランジスタ、バイポーラトランジスタなどで構成可能である。図１の例では、ソース端子Ｓ１・Ｓ２・Ｓ３、ドレイン端子Ｄ１・Ｄ２・Ｄ３・Ｄ４、ゲート端子Ｇを備える。
【００１９】
受動部品は、一般的には、ダイオード、キャパシタ、インダクタ、抵抗などで構成可能である。図１の例では、受動部品２０は、ダイオード（Ｄ）で構成され、受動部品３０は、キャパシタ（Ｃ）で構成される。
【００２０】
実装基板１上には、図１に示すように、基板電極４１・４２・４３が配置されている。図１に示す例では、基板電極４１と基板電極４２間には、ダイオード（Ｄ）２０が配置され、基板電極４２と基板電極４３間には、キャパシタ（Ｃ）３０が配置され、基板電極４１と基板電極４３間には、ＭＯＳトランジスタ１０が配置されている。また、実装基板１には、接地点ＧＮＤが形成され、基板電極４３に接続される。
【００２１】
さらに詳細に接続関係を説明する。ＭＯＳトランジスタ１０のドレイン端子Ｄ１・Ｄ２・Ｄ３・Ｄ４は基板電極４１に接続され、ソース端子Ｓ１・Ｓ２・Ｓ３は基板電極４３に接続される。ダイオード２０のアノード端子Ａは基板電極４１に接続され、カソード端子Ｋは基板電極４２に接続される。キャパシタ３０のキャパシタ端子Ｃ１は基板電極４２に接続され、キャパシタ３０のキャパシタ端子Ｃ２は基板電極４３に接続される。
【００２２】
ＭＯＳトランジスタ１０のドレイン端子Ｄ１・Ｄ２・Ｄ３・Ｄ４とダイオード２０のアノード端子Ａは、接続点Ｎ TDにおいて基板電極４１に共通接続され、ダイオード２０のカソード端子Ｋとキャパシタ３０のキャパシタ端子Ｃ１は、接続点Ｎ DCにおいて基板電極４２に共通接続され、キャパシタ３０のキャパシタ端子Ｃ２とＭＯＳトランジスタ１０のソース端子Ｓ１・Ｓ２・Ｓ３は、接続点Ｎ BGにおいて実装基板１の接地点ＧＮＤと同電位の基板電極４３と共通接続される。
【００２３】
（バックグラウンドノイズおよびＥＭＩ）
図１に対応する模式的回路構成は、図２に示すように表される。第１の実施の形態に係る電力供給回路１００においては、図２に示すように、ＭＯＳトランジスタと、ＭＯＳトランジスタのドレイン端子Ｄとソース端子Ｓ間に接続されたダイオードＤおよびキャパシタＣによって、電流導通ループＣＬ１、ＣＬ２が形成される。ＭＯＳトランジスタのゲート端子Ｇには、ＭＯＳトランジスタをオン／オフするための入力電圧Ｖ inが供給される。キャパシタＣの両端からは出力電圧Ｖ outが得られる。ＭＯＳトランジスタのドレイン端子Ｄ・ソース端子Ｓ間の導通電流の向きに応じて、電流導通ループＣＬ１、ＣＬ２に高周波スイッチング電流が導通し、この高周波スイッチング電流によって、磁束Φが発生する。この磁束Φが高周波的に変化することによって、広帯域のバックグラウンドノイズやＥＭＩが発生する。ここで、バックグラウンドノイズとは、信号のかげに現れる連続性雑音のことで、背景雑音ともいい、ある信号を対象として考える場合、その信号がないときの全ての周波数帯域にわたる雑音成分をいう。
【００２４】
第１の実施の形態に係る電力供給回路におけるＭＯＳＦＥＴの逆方向スイッチング動作における逆方向回復時間ｔ rrは、図４に示すように、ＭＯＳＦＥＴの導通電流が遮断され、逆方向回復電流が発生する過渡現象において、逆方向回復電流の１０％〜９０％の変化時間として定義される。バックグラウンドノイズやＥＭＩは、特に、ＭＯＳＦＥＴの逆方向回復時間ｔ rrにおいて発生する。
【００２５】
第１の実施の形態に係る電力供給回路によれば、ＭＯＳトランジスタとダイオードＤおよびキャパシタＣからなる電流導通ループＣＬ１、ＣＬ２に対して、必要最低限の局所シールド手段を配置することによって、バックグラウンドノイズやＥＭＩの効率的な低減化が可能である。
【００２６】
（昇圧回路）
第１の実施の形態に係る電力供給回路１００を用いて実現した昇圧回路の模式的回路構成は、図３に示すように、ＭＯＳトランジスタ１０と、ＭＯＳトランジスタ１０のドレイン端子Ｄと直流電圧Ｖ DDとの間に接続されたインダクタＬと、ＭＯＳトランジスタのドレイン端子Ｄとソース端子Ｓ間に接続されたダイオードＤおよびキャパシタＣによって構成される。出力電圧Ｖ outはダイオードＤのカソード端子ＫとキャパシタＣのキャパシタ端子Ｃ１の接続点Ｎ DCにおいて得ることができる。出力電圧Ｖ outからは、直流電圧Ｖ DDから昇圧された直流電圧を得ることができる。
【００２７】
また、第１の実施の形態に係る電力供給回路を実装回路基板１上に配置した例を示す模式図は、図５に示すように表される。図５において、Ｌ１×Ｌ２は、第１の実施の形態に係る電力供給回路１００の配置寸法であり、例えば、約１ｃｍ×約１ｃｍである。
【００２８】
（局所シールド領域）
第１の実施の形態に係る電力供給回路１００の配置実施事例１において、局所シールド領域を説明する模式的平面パターン構成は、図６に示すように表される。また、第１の実施の形態に係る電力供給回路の配置実施事例２において、局所シールド領域を説明する模式的平面パターン構成は、図７に示すように表される。
【００２９】
局所シールド手段は、図６および図７に示すように、半導体スイッチング素子１０と受動部品２０・３０によって構成される電流導通ループ１８の最外郭ループ２の上部に配置されていても良い。
【００３０】
また、図６および図７に示すように、局所シールド手段は、実装基板開口部１と最外郭ループ２との中間ループ４の上部に配置されていても良い。
【００３１】
また、図６および図７に示すように、局所シールド手段は、実装基板開口部８を囲む最小ループ６の上部に配置されていても良い。
【００３２】
最小ループ６は、図６および図７に示すように、実装基板開口部８を最近接で囲む領域である。
【００３３】
最外郭ループ２は、図６および図７に示すように、半導体スイッチング素子（ＴＲ）１０−ダイオード（Ｄ）２０−キャパシタ（Ｃ）３０−実装基板開口部８よりも、例えば、約１ｍｍ以上大きい領域の最外郭を囲む領域である。
【００３４】
中間ループ４は、図６および図７に示すように、最小ループ６と最外郭ループ２の中間領域である。
【００３５】
（局所シールド手段）
第１の実施の形態に係る電力供給回路１００の配置実施事例１において、局所シールド領域に金属板１２・１４・１６をそれぞれ配置してバックグラウンドノイズやＥＭＩの低減を実現した例は、図８に示すように表される。
【００３６】
図８に示すように、金属板１２を最外郭ループ２上に配置しても良い。金属板１２を最外郭ループ２上に配置したバックグラウンドノイズやＥＭＩの低減レベルは、約２０ｄＢである。
【００３７】
また、図８に示すように、金属板１４を中間ループ４上に配置しても良い。金属板１４を中間ループ４上に配置したバックグラウンドノイズやＥＭＩの低減レベルは、約１０ｄＢである。
【００３８】
また、図８に示すように、金属板１６を最小ループ６上に配置しても良い。金属板１６を最小ループ６上に配置したバックグラウンドノイズやＥＭＩの低減レベルは、約１０ｄＢである。
【００３９】
これらの金属板１２・１４・１６は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。
【００４０】
また、これらの金属板１２・１４・１６は、電力供給回路１００を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。
【００４１】
金属板１２・１４・１６は、Ｃｕフォイル、Ｃｕ板、ステンレスフォイル、ステンレス板、およびＦｅ板の内、いずれか１つ若しくはこれらの組み合わせで形成可能である。
【００４２】
第１の実施の形態に係る電力供給回路の配置実施事例１において、実装基板開口部８にリード線５０・５２・５４を配置してバックグラウンドノイズやＥＭＩの低減を実現した例は、図９に示すように表される。実装基板開口部８にリード線５０・５２・５４を配置したバックグラウンドノイズやＥＭＩの低減レベルは、約１０ｄＢである。これらのリード線５０・５２・５４は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。
【００４３】
また、これらのリード線５０・５２・５４は、電力供給回路１００を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。
【００４４】
第１の実施の形態に係る電力供給回路１００の配置実施事例１において、局所シールド領域に金属板１２・１４・１６を配置するとともに、複数点アースによりバックグラウンドノイズやＥＭＩの低減を実現した例は、図１０に示すように表される。
【００４５】
最外郭ループ２・中間ループ４・最小ループ６からなる局所シールド領域に、局所シールド手段として金属板１２・１４・１６を配置するとともに、図１０に示すように、単一の接地点若しくは複数の接地点を有していても良い。すなわち、図１０に示すように、第１接地点Ｇ１１・Ｇ１２・Ｇ１３のみを配置してもよく、第１接地点Ｇ１１・Ｇ１２・Ｇ１３および第２接地点Ｇ２１・Ｇ２２・Ｇ２３の両方を配置しても良い。ここで、第１接地点Ｇ１１・Ｇ１２・Ｇ１３はオーミック接続される必要があるが、第２接地点Ｇ２１・Ｇ２２・Ｇ２３はオーミック接続の有無は問わない。図１０においても金属板１２・１４・１６は個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、金属板１２・１４・１６は、電力供給回路１００を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される点は前述の通りである。
【００４６】
また、第１の実施の形態に係る電力供給回路１００の配置実施事例１において、実装基板開口部８にリード線５０・５２・５４を配置するとともに、複数点アースによりバックグラウンドノイズやＥＭＩの低減を実現した例は、図１１に示すように表される。
【００４７】
最小ループ６からなる局所シールド領域に、局所シールド手段としてリード線５０・５２・５４を配置するとともに、図１１に示すように、単一の接地点若しくは複数の接地点を有していても良い。すなわち、図１１に示すように、第１接地点Ｇ１１・Ｇ１２・Ｇ１３のみを配置してもよく、第１接地点Ｇ１１・Ｇ１２・Ｇ１３および第２接地点Ｇ２１・Ｇ２２・Ｇ２３の両方を配置しても良い。ここで、第１接地点Ｇ１１・Ｇ１２・Ｇ１３はオーミック接続される必要があるが、第２接地点Ｇ２１・Ｇ２２・Ｇ２３はオーミック接続の有無は問わない。図１１においてもリード線５０・５２・５４は、個別に配置してもよく、或いはいくつかを組み合わせて配置しても良い。また、リード線５０・５２・５４は、電力供給回路１００を構成する回路部品などとの短絡を防止するため、絶縁層若しくはエアギャップなどを介して配置される。
【００４８】
第１の実施の形態に係る電力供給回路によれば、システム全体を囲っていた金属シールドＢＯＸ（例えば、約３ｃｍ×約５ｃｍ×約１ｃｍ）を、例えば、約１ｃｍ×約１ｃｍ×約３０μｍの金属板または約１ｃｍ×約１μｍφのリード線で代用が可能となった。
【００４９】
第１の実施の形態に係る電力供給回路によれば、スイッチングによって省電力を図る例えば、約数１０ｍＡから約数１００Ａ程度の電力供給回路に適用可能である。
【００５０】
第１の実施の形態に係る電力供給回路によれば、ＥＭＩのメカニズムをデバイス１個の内部までモデル化し、半導体スイッチング素子と受動部品からなる電流導通ループに対して、必要最低限の局所シールド手段を配置することによって、バックグラウンドノイズやＥＭＩを効率的に低減することができる。
【００５１】
（変形例）
第１の実施の形態の変形例に係る電力供給回路１００の模式的平面パターン構成は、図１２に示すように表される。第１の実施の形態の変形例に係る電力供給回路１００においては、最外郭ループ２に局所シールド手段を配置する上で、半導体スイッチング素子１０に局所シールド手段を内蔵する例であり、以下の平面リード型と隣接リード型がある。その他の構成は第１の実施の形態と同様であるため、重複説明は省略する。
【００５２】
―平面リード型構造―
第１の実施の形態の変形例に係る電力供給回路において、平面リード電極６０を有する半導体スイッチング素子１０の模式的平面パターン構成は、図１３に示すように表される。ここで、平面リード電極６０は、例えば、ニッケル鉄合金などで形成することができる。
【００５３】
第１の実施の形態の変形例に係る電力供給回路１００においては、局所シールド手段は、図１３に示すように、半導体スイッチング素子１０の主電極の一方に接続され、最外郭ループ２の上部に折り曲げて配置された平面リード電極６０を備える。具体的に、半導体スイッチング素子１０のソース端子Ｓ１・Ｓ２・Ｓ３の内、例えばソース端子Ｓ３と端子Ｅで接続された平面リード電極６０を最外郭ループ２の上部に折り曲げて配置することによって、最外郭ループ２に局所シールド手段を配置することができる。
【００５４】
―隣接リード型構造―
第１の実施の形態の変形例に係る電力供給回路において、隣接リード電極７０を有する半導体スイッチング素子１０の模式的平面パターン構成は、図１４（ａ）に示すように表され、図１４（ａ）の具体的な平面パターン構成は、図１４（ｂ）に示すように表される。
【００５５】
第１の実施の形態の変形例に係る電力供給回路においては、局所シールド手段は、図１４（ａ）および図１４（ｂ）に示すように、半導体スイッチング素子１０の主電極の一方に接続され、実装基板開口部８の上部に配置された隣接リード電極７０を備える。製品形態において、接地点ＧＮＤに接続されるソース端子Ｓ１・Ｓ２・Ｓ３のリードに相当する部分とアイランド部分を切断しない共有領域の隣接リード電極７０とし、実装基板開口部８を覆う形状とする。
【００５６】
（実装構造）
第１の実施の形態に係る電力供給回路１００の実装構造の模式的断面構造は、図１５に示すように表される。図１５において、実装基板は、接地電極層８２を上下に挟む絶縁層８０からなり、この実装基板上に、半導体スイッチング素子１０、キャパシタ３０などが配置される。接地点ＧＮＤは、接地電極層８４で表されている。
【００５７】
第１の実施の形態の変形例に係る電力供給回路１００である平面リード型構造や隣接リード型構造も、図１５と同様に、実装可能である。
【００５８】
―反転リード型―
第１の実施の形態に係る電力供給回路１００の実装構造として、反転リード型の模式的断面構造は、図１６に示すように表される。図１６において、実装基板は、接地電極層８２を上下に挟む絶縁層８０からなり、この実装基板上に絶縁層８８を介して半導体スイッチング素子１０が配置される。また、この実装基板上にキャパシタ３０などが配置される。半導体スイッチング素子１０は、実装基板上に、反転リード構造に実装されている。すなわち、半導体スイッチング素子１０は、ピン配置は図１５と同様のまま、ダイボンディング領域は、フレーム８６の裏側に配置される。接地電極層８４で表される接地点ＧＮＤもフレーム８６の裏側に配置される。第１の実施の形態の変形例に係る電力供給回路１００である平面リード型構造や隣接リード型構造も、図１６と同様に、実装可能である。
【００５９】
本発明によれば、バックグラウンドノイズやＥＭＩの効率的な低減が可能な電力供給回路を提供することができる。
【００６０】
（その他の実施の形態）
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００６１】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００６２】
本発明の電力供給回路は、スイッチングによって省電力を図る電力供給回路として、ＡＣＤＣ電源、ＤＣＤＣ電源、ＬＥＤドライバ（照明、ヘッドライト、バックライト）などの幅広い分野に適用可能である。
【符号の説明】
【００６３】
１…実装回路基板
２…最外郭ループ
４…中間ループ
６…最小ループ
８…実装基板開口部
１０…半導体スイッチング素子（ＭＯＳトランジスタ）
１２、１４、１６…局所シールド手段（金属板）
１８、ＬＣ１、ＬＣ２…電流導通ループ
２０…受動部品（ダイオード）
３０…受動部品（キャパシタ）
４１、４２、４３…基板電極
５０、５２、５４…局所シールド手段（リード線）
６０…局所シールド手段（平面リード電極）
７０…局所シールド手段（隣接リード電極）
８０、８８…絶縁層
８２、８４…接地電極層
８６…フレーム
１００…電力供給回路
Ｇ１１、Ｇ１２、Ｇ１３…第１接地（アース）点
Ｇ２１、Ｇ２２、Ｇ２３…第２接地（アース）点
Φ…磁束
【図１】
0006325697.tif 000002
【図２】
0006325697.tif 000003
【図３】
0006325697.tif 000004
【図４】
0006325697.tif 000005
【図５】
0006325697.tif 000006
【図６】
0006325697.tif 000007
【図７】
0006325697.tif 000008
【図８】
0006325697.tif 000009
【図９】
0006325697.tif 000010
【図１０】
0006325697.tif 000011
【図１１】
0006325697.tif 000012
【図１２】
0006325697.tif 000013
【図１３】
0006325697.tif 000014
【図１４】
0006325697.tif 000015
【図１５】
0006325697.tif 000016
【図１６】
0006325697.tif 000017