(57)【特許請求の範囲】
【請求項１】
半導体素子層と、
半導体素子層の上部に形成された多層配線層と、
多層配線層の上面に対向して配置されたＭＥＭＳ構造と、
多層配線層の上面近傍に配置されており、能動電位が入力される能動電極と、
多層配線層の内部に配置されており、接地電位に接続された接地電極と、
多層配線層の内部で、能動電極と接地電極の間に配置されたフローティング電極を備えており、
能動電極とＭＥＭＳ構造の間に静電引力を作用させてＭＥＭＳ構造を変形させる、あるいは能動電極とＭＥＭＳ構造の間の静電容量の変化からＭＥＭＳ構造の変形を検出する、半導体装置。
【請求項２】
半導体素子層と、
半導体素子層の上部に形成された多層配線層と、
多層配線層の上面近傍に配置されており、能動電位が入力される能動電極と、
多層配線層の内部に配置されており、接地電位に接続された接地電極と、
多層配線層の内部で、能動電極と接地電極の間に配置されたフローティング電極と、
多層配線層の内部で、能動電極とフローティング電極の間に配置されたドリブンシールド電極を備えており、
ドリブンシールド電極が、能動電極の能動電位に追従する電位が入力されるように構成されている、半導体装置。
【請求項３】
多層配線層の上面に対向して配置されたＭＥＭＳ構造をさらに備える、請求項２の半導体装置。
【請求項４】
ＭＥＭＳ構造が接地電位に接続されている、請求項１または３の半導体装置。
【請求項５】
多層配線層の上面近傍に、互いに分離された複数の能動電極が配置されており、
それぞれの能動電極に対応して、互いに分離された複数のフローティング電極が配置されている、請求項１から４の何れか一項の半導体装置。
【請求項６】
半導体装置を上方から平面視したときに、フローティング電極が能動電極と略同一形状である、請求項１から５の何れか一項の半導体装置。
【請求項７】
半導体装置を上方から平面視したときに、接地電極が能動電極により覆われていない部分を備えている、請求項１から６の何れか一項の半導体装置。
【請求項８】
半導体装置を上方から平面視したときに、複数のフローティング電極が縞状、メッシュ状または島状に配置されている、請求項１から７の何れか一項の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１に、半導体素子層と、半導体素子層の上部に形成された多層配線層と、多層配線層の上面近傍に配置されており、能動電位が入力される能動電極を備える半導体装置が開示されている。この半導体装置では、可動電極を備えるＭＥＭＳ構造が能動電極に対向するように配置されており、能動電極と可動電極の間の静電容量の変化を検出することで、半導体装置の角速度を検出する。特許文献１の半導体装置では、能動電極と可動電極の間の静電容量を検出するために、能動電極に周期的に変動する能動電位が入力される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００７−５０９３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
多層配線層の内部には、信号を伝える信号配線が形成されている。また、多層配線層の下方の半導体素子層には、ダイオードやトランジスタ等の各種の半導体素子が形成されている。このため、多層配線層の上面近傍に配置された能動電極に周期的に変動する能動電位が入力されると、内部ノイズとして、多層配線層の内部の信号配線や、半導体素子層の半導体素子の動作に影響を及ぼす。これを回避するためには、多層配線層の内部において、能動電極と信号配線および半導体素子の間を遮るように、接地電位に接続された接地電極を配置することが有効である。
【０００５】
しかしながら、多層配線層の上面近傍に能動電極を配置し、多層配線層の内部に接地電極を配置する場合、多層配線層の内部の信号配線にノイズを与えないように、能動電極と接地電極が近接して配置されるため、両者の間に寄生容量が生じる。能動電極と接地電極の間の寄生容量は、可能な限り小さいことが好ましい。能動電極と接地電極の間の絶縁層の誘電率をε、両者の対向面積をＳ、両者の間の距離をｄとすると、両者の間の寄生容量Ｃは、Ｃ＝εＳ／ｄで与えられる。従って、能動電極と接地電極の間の距離を大きくするほど、両者の間の寄生容量は小さくなる。このため、能動電極と接地電極は、可能な限り離して配置することが好ましい。しかしながら、能動電極が形成されている層と、接地電極が形成されている層を離すために、両者の間の絶縁体を厚く作製することは、加工が困難になることや、加工に長時間を要するため、絶縁体を厚く作製するには限りがある。一方で、多層配線層の内部で、能動電極が形成されている層と接地電極が形成されている層の間のメタル配線層において、導電体をすべて除去して絶縁体のみからなる領域を作製することも困難である。この場合、多層配線層を設計する際のデンシティルールを満たせず、作製時の仕上がり形状など製作に影響をおよぼす。以上のように、単純に能動電極と接地電極を離して配置することは困難である。
【０００６】
本明細書では、上記の課題を解決する。本明細書では、多層配線層の上面近傍に配置された能動電極と多層配線層の内部に配置された接地電極を有する半導体装置において、多層配線層を形成する際のデンシティルールを満たしつつ、能動電極と接地電極の間の寄生容量を低減することが可能な技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置は、半導体素子層と、半導体素子層の上部に形成された多層配線層と、多層配線層の上面近傍に配置されており、能動電位が入力される能動電極と、多層配線層の内部に配置されてり、接地電位に接続された接地電極と、多層配線層の内部で、能動電極と接地電極の間に配置されたフローティング電極を備えている。
【０００８】
上記の構成において、能動電極と接地電極の間の寄生容量Ｃは、能動電極とフローティング電極の間の寄生容量Ｃ１と、フローティング電極と接地電極の間の寄生容量Ｃ２の直列接続となる。以下では説明を分かりやすくするため、多層配線層において、接地電極が形成された層の直上の層にフローティング電極が形成されており、フローティング電極が形成された層の直上の層に能動電極が形成されており、能動電極とフローティング電極の対向面積とフローティング電極と接地電極の対向面積が同じであると仮定する。この場合、能動電極とフローティング電極の間の寄生容量Ｃ１は、両者の間の絶縁体の誘電率をε、両者の対向面積をＳ、両者の間の距離をｄとすると、Ｃ１＝εＳ／ｄで与えられる。また、フローティング電極と接地電極の間の寄生容量Ｃ２は、両者の間の絶縁体の誘電率をε、両者の対向面積をＳ、両者の間の距離をｄとすると、Ｃ２＝εＳ／ｄで与えられる。従って、能動電極と接地電極の間の寄生容量Ｃは、Ｃ＝Ｃ１×Ｃ２／（Ｃ１＋Ｃ２）＝εＳ／２ｄとなり、能動電極と接地電極の間の絶縁体を厚くしたときと等価になり、接地電極が形成された層の直上の層に能動電極が形成されている場合に比べて、寄生容量を半減することができる。なおかつ、上記の構成では、能動電極が形成されている層と、接地電極が形成されている層の間に、フローティング電極が形成されている層が配置されるため、多層配線層を形成する際のデンシティルールを満たすことができる。上記の構成によれば、多層配線層のデンシティルールを満たしつつ、能動電極と接地電極の間の静電容量を低減することができる。なお、上記の構成において、能動電極は、多層配線層の内部で最上部の層に形成されていてもよいし、多層配線層の外部で多層配線層の上面に後から積層して形成されていてもよい。多層配線層の外部に能動電極を形成する場合、多層配線層の内部の導電体を他の信号配線等に活用することができる。また、ＬＳＩのデザインルールに縛られることなく、能動電極を設計することができる。
【０００９】
上記の半導体装置は、多層配線層の上面に対向して配置されたＭＥＭＳ構造をさらに備えるように構成することができる。
【００１０】
上記の半導体装置は、能動電極とＭＥＭＳ構造の間に静電引力を作用させてＭＥＭＳ構造を変形させる、あるいは能動電極とＭＥＭＳ構造の間の静電容量の変化からＭＥＭＳ構造の変形を検出する、ＭＥＭＳ−ＬＳＩ一体化デバイスとすることができる。前者において半導体装置はアクチュエータとしての機能を実現し、後者において半導体装置はセンサとしての機能を実現する。この場合、能動電極と接地電極の間の寄生容量は、センサやアクチュエータの寄生容量となる。半導体装置がセンサである場合、零点出力等の温度特性を向上し、かつ寄生容量に対するセンサ感度の比率を大きくするためには、寄生容量は可能な限り小さいことが好ましい。上記の構成によれば、能動電極と接地電極の間にフローティング電極が配置されているため、能動電極と接地電極の間の寄生容量を小さくすることができ、センサの寄生容量を小さくすることができる。このため、センサの精度を向上することができる。また、半導体装置がアクチュエータである場合、ドライブ負荷を低減するためには、寄生容量は可能な限り小さいことが好ましい。上記の構成によれば、能動電極と接地電極の間にフローティング電極が配置されているため、能動電極と接地電極の間の寄生容量を小さくすることができ、アクチュエータの寄生容量を小さくすることができる。このため、アクチュエータのドライブ負荷を低減することができる。
【００１１】
上記の半導体装置は、ＭＥＭＳ構造が接地電位に接続されているように構成することができる。
【００１２】
上記の構成では、ＭＥＭＳ構造が接地電位に維持されるため、ＭＥＭＳ構造が静電シールドとなり、多層配線層の能動電極や、多層配線層の内部の信号配線や、半導体素子層の半導体素子への、外部からのノイズの影響を低減することができる。
【００１３】
上記の半導体装置は、多層配線層の上面近傍に、互いに分離された複数の能動電極が配置されており、それぞれの能動電極に対応して、互いに分離された複数のフローティング電極が配置されているように構成することができる。
【００１４】
互いに分離された複数の能動電極が配置されている場合に、仮に単一のフローティング電極を配置する構成とすると、一つの能動電極と他の能動電極の間で、フローティング電極を介したクロストークが発生するおそれがある。上記の構成によれば、互いに分離された複数の能動電極のそれぞれに対応して互いに分離された複数のフローティング電極が配置されているため、一つの能動電極と他の能動電極の間での、フローティング電極を介したクロストークの発生を抑制することができる。半導体装置を、検知性能を向上するため差動容量検知式のセンサとした場合や、複数の能動電極をもったアクチュエータとした場合に、より動作を安定させることができる。
【００１５】
上記の半導体装置は、半導体装置を上方から平面視したときに、フローティング電極が能動電極と略同一形状であるように構成することができる。
【００１６】
上記の構成によれば、フローティング電極を必要以上に大きく形成することがないため、フローティング電極を作製する層に電源等の他の機能を持った信号配線を作製することができ、ＬＳＩの設計自由度が向上する。
【００１７】
上記の半導体装置は、半導体装置を上方から平面視したときに、接地電極が能動電極により覆われていない部分を備えているように構成することができる。
【００１８】
上記の構成によれば、能動電極からの漏れ電場が多層配線層の内部の信号配線や半導体素子層の半導体素子に及ぼす影響を確実に低減することができる。
【００１９】
上記の半導体装置は、半導体装置を上方から平面視したときに、複数のフローティング電極が縞状、メッシュ状または島状に配置されているように構成することができる。
【００２０】
能動電極と接地電極の間の寄生容量を低減するためには、多層配線層を形成する際のデンシティルールを満たしつつ、フローティング電極の面積を可能な限り小さくして、フローティング電極が形成されている層の絶縁層の面積を可能な限り大きくすることが好ましい。上記の構成によれば、能動電極と接地電極の間の寄生容量をさらに低減することができる。
【００２１】
上記の半導体装置は、多層配線層の内部で、能動電極とフローティング電極の間に配置されたドリブンシールド電極をさらに備えており、ドリブンシールド電極が、能動電極の能動電位に追従する電位が入力されるように構成されているように構成することができる。
【００２２】
上記の構成によれば、ドリブンシールド電極によって、能動電極と他の構成要素（例えば接地電極）との間の寄生容量をさらに低減することができる。この際に、ドリブンシールド電極の周期的な電位の変化は、その下方の接地電極により、その下方の多層配線層の信号配線や半導体素子層の半導体素子に影響を与えることがない。また、上記の構成によれば、フローティング電極によって、ドリブンシールド電極と接地電極の間の寄生容量を低減し、ドリブンシールド電極をドライブする負荷を低減することができる。
【００２３】
なお、上記の半導体装置では、フローティング電極を、能動電極の電気力線が及ぶ範囲に形状および面積を限定する、すなわち能動電極とほぼ同一形状とすることが好ましい。このようにすることで、フローティング電極を作製する多層配線層に他の機能を持った配線（例えば信号配線、接地電位配線、電源電位配線など）を引き回すことができ、ＬＳＩの配線レイアウトの設計自由度が増す。
【００２４】
上記の半導体装置では、フローティング電極を、能動電極（もしくはドリブンシールド電極）と接地電極の間で、複数層配置することができる。この場合、フローティング電極を一層配置する場合に比べて、さらに寄生容量を低減することができる。
【図面の簡単な説明】
【００２５】
【図１】実施例１の半導体装置２の概略の構成を示す縦断面図である。
【図２】図１のＭＥＭＳ基板１２について、ＩＩ−ＩＩ面から見た横断面図である。
【図３】図１のＬＳＩ基板８について、ＩＩＩ−ＩＩＩ面から見た上面図である。
【図４】実施例１の半導体装置２で使用するＣＶ変換回路３８の回路図である。
【図５】実施例１の半導体装置２で使用するＣＦ変換回路５４の回路図である。
【図６】実施例１の半導体装置２で使用するＣＦ変換回路６４の回路図である。
【図７】実施例１の半導体装置２のフローティング電極３２の変形例を示す平面図である。
【図８】実施例１の半導体装置２のフローティング電極３２の別の変形例を示す平面図である。
【図９】実施例１の半導体装置２のフローティング電極３２のさらに別の変形例を示す平面図である。
【図１０】実施例１の変形例の半導体装置２の概略の構成を示す縦断面図である。
【図１１】実施例２の半導体装置１０２の概略の構成を示す縦断面図である。
【図１２】実施例２の半導体装置１０２のドリブンシールド電極１０４の機能を説明する回路図である。
【図１３】実施例３の半導体装置２０２の概略の構成を示す縦断面図である。
【図１４】図１３のＬＳＩ基板８について、ＸＩＶ−ＸＩＶ面から見た上面図である。
【図１５】実施例３の変形例の半導体装置２０２の概略の構成を示す縦断面図である。
【図１６】図１５のＬＳＩ基板８について、ＸＶＩ−ＸＶＩ面から見た上面図である。
【図１７】実施例３の別の変形例の半導体装置２０２の概略の構成を示す縦断面図である。
【図１８】実施例４の半導体装置３０２の概略の構成を示す縦断面図である。
【図１９】図１８のＭＥＭＳ基板１２について、ＸＩＸ−ＸＩＸ面から見た横断面図である。
【図２０】図１８のＬＳＩ基板８について、ＸＸ−ＸＸ面から見た上面図である。
【図２１】実施例５の半導体装置４０２の概略の構成を示す縦断面図である。
【図２２】図２１の第１導電層４０４について、ＸＸＩＩ−ＸＸＩＩ面から見た横断面図である。
【図２３】図２１の第２導電層４０８について、ＸＸＩＩＩ−ＸＸＩＩＩ面から見た横断面図である。
【図２４】図２１のＬＳＩ基板８について、ＸＸＩＶ−ＸＸＩＶ面から見た上面図である。
【図２５】実施例５の半導体装置４０２の動作の例を示す縦断面図である。
【図２６】実施例５の半導体装置４０２の動作の別の例を示す縦断面図である。
【図２７】実施例６の半導体装置５０２の概略の構成を示す縦断面図である。
【図２８】図２７のＭＥＭＳ基板１２について、ＸＸＶＩＩＩ−ＸＸＶＩＩＩ面から見た横断面図である。
【図２９】図２７のＬＳＩ基板８について、ＸＸＩＸ−ＸＸＩＸ面から見た上面図である。
【図３０】参考例の半導体装置２の概略の構成を示す縦断面図である。
【発明を実施するための形態】
【００２６】
（実施例１）
図１は、本実施例の半導体装置２の構成を模式的に示す縦断面図である。半導体装置２は、半導体素子層４と多層配線層６を備えるＬＳＩ基板８と、ＭＥＭＳ構造１０を備えるＭＥＭＳ基板１２を備えている。半導体素子層４は、例えばシリコンからなる。多層配線層６は、半導体素子層４の上部に形成されている。ＭＥＭＳ基板１２は、例えば導電性を付与されたシリコンからなる。ＭＥＭＳ基板１２は、ＬＳＩ基板８の上方に、多層配線層６と対向するように配置されている。
【００２７】
半導体素子層４の上面（図１の上方の面）には、ダイオードやトランジスタ等の複数の半導体素子１４が形成されている。また、半導体素子層４には、半導体素子層４を上面から下面（図１の下方の面）まで貫通する複数の貫通電極１６が形成されている。それぞれの貫通電極１６は、半導体素子層４を上面から下面まで貫通する柱状のトレンチを形成し、トレンチ側面を絶縁膜によって覆い、導電性材料（例えば銅などの金属や、導電性を付与されたポリシリコンなど）を充填することによって形成されている。これによって、ＬＳＩ基板８の上方をＭＥＭＳ基板１２によって覆っても、ＬＳＩ基板８の裏面から、電源を供給したり、信号を取り出したりすることができる。
【００２８】
多層配線層６は、半導体素子層４の上面に、絶縁体１８の積層および選択的な除去と、導電体２０の積層を、交互に繰り返すことで形成されている。絶縁体１８は例えば酸化シリコンである。導電体２０は例えば銅やアルミニウムなどの金属である。多層配線層６の最上部は絶縁体１８で覆われており、その上面には導電性材料（例えばアルミニウムなどの金属）からなる複数のパッド２２が形成されている。多層配線層６の内部の導電体２０によって信号配線２１が形成されている。信号配線２１によって、それぞれの半導体素子１４や、それぞれの貫通電極１６や、それぞれのパッド２２の結線がなされ、ＬＳＩを構成している。
【００２９】
ＭＥＭＳ基板１２のＭＥＭＳ構造１０は、例えば、薄膜部２４と支持部２６を備えるダイヤフラムである。図２に示すように、半導体装置２を上方から平面視したときに、薄膜部２４は正方形状に形成されており、支持部２６は薄膜部２４を囲う正方形の枠形状に形成されている。薄膜部２４と支持部２６は、ＭＥＭＳ基板１２を上面（図１の上方の面）から選択的に除去することによって形成されている。薄膜部２４はＭＥＭＳ構造１０の可動電極として機能する。薄膜部２４と支持部２６は、継ぎ目なく一体的に形成されており、同電位に維持される。図１に示すように、支持部２６は接地電位に接続されている。従って、ＭＥＭＳ構造１０の薄膜部２４と支持部２６は、いずれも接地電位に維持される。このため、ＭＥＭＳ構造１０が静電シールドとなり、ＬＳＩ基板８内の信号配線や半導体素子１４、後述する能動電極２８への外部ノイズの影響を低減することができる。外部からのノイズの影響が小さい、ＭＥＭＳ−ＬＳＩ一体化デバイスとすることができる。
【００３０】
ＬＳＩ基板８の多層配線層６の内部で最上部にある導電体２０には、能動電極２８が形成されている。図３に示すように、半導体装置２を上方から平面視したときに、能動電極２８は正方形状に形成されている。図１に示すように、能動電極２８は、ＭＥＭＳ構造１０の薄膜部２４に対向して配置されている。能動電極２８は、多層配線層６の導電体２０から形成される能動電位配線２３を介して、対応する半導体素子１４に電気的に接続されている。
【００３１】
ＬＳＩ基板８の多層配線層６の内部において、能動電極２８よりも下方の層には、導電体２０からなる接地電極３０が配置されている。図３に示すように、半導体装置２を上方から平面視したときに、接地電極３０は能動電極２８とほぼ同じもしくは少し大きい正方形状に形成されている。接地電極３０が能動電極２８より少し大きく形成されている場合、接地電極３０は、半導体装置２を上方から平面視したときに、能動電極２８によって覆われていない部分を備えている。図１に示すように、接地電極３０は、能動電極２８と、多層配線層６の信号配線２１および半導体素子層４の半導体素子１４の間を遮るように配置されている。接地電極３０は、多層配線層６の内部の導電体２０から形成される接地電位配線２５を介して、対応する半導体素子１４に電気的に接続されている。
【００３２】
ＬＳＩ基板８の多層配線層６の内部において、能動電極２８よりも下方であって、接地電極３０よりも上方の層には、導電体２０からなるフローティング電極３２が配置されている。図３に示すように、半導体装置２を上方から平面視したときに、フローティング電極３２は、能動電極２８とほぼ同じもしくは少し大きい正方形状に形成されている。フローティング電極３２が能動電極２８より少し大きく形成されている場合、フローティング電極３２は、半導体装置２を上方から平面視したときに、能動電極２８によって覆われていない部分を備えている。図１に示すように、フローティング電極３２は、能動電極２８と接地電極３０の間を遮るように配置されている。フローティング電極３２は、能動電極２８や接地電極３０とは異なり、いずれの半導体素子１４とも電気的に接続されていない。
【００３３】
ＬＳＩ基板８の多層配線層６の上面には接合部材３４が形成されており、ＭＥＭＳ基板１２の下面には接合部材３４に対応する接合部材３６が形成されている。接合部材３４と接合部材３６が接合することによって、ＬＳＩ基板８とＭＥＭＳ基板１２は互いに対して固定されている。図３に示すように、接合部材３４は、正方形の枠形状に形成されている。図１に示すように、接合部材３４および接合部材３６は、ＭＥＭＳ構造１０の薄膜部２４や、ＬＳＩ基板８のパッド２２、能動電極２８などを囲うように配置されている。
【００３４】
半導体装置２の動作について説明する。ＭＥＭＳ構造１０の薄膜部２４が外部からの圧力や力等を受けて変形すると、可動電極である薄膜部２４と固定電極である能動電極２８の間の距離が変化し、これによって薄膜部２４と能動電極２８の間の静電容量が変化する。この静電容量の変化を検出することによって、薄膜部２４の変形量を検出することができる。
【００３５】
薄膜部２４と能動電極２８の間の静電容量は、種々の方式によって検出することができる。例えば、図４に示すＣＶ変換回路３８を用いて、薄膜部２４と能動電極２８の間の静電容量を検出してもよい。ＣＶ変換回路３８では、検出対象である薄膜部２４と能動電極２８の間の静電容量は、キャパシタ４０で表されている。キャパシタ４０の薄膜部２４に対応する電極は、接地電位に接続されている。キャパシタ４０の能動電極２８に対応する電極は、スイッチ４２を介して電源電位に接続されている。さらに、キャパシタ４０の能動電極２８に対応する電極は、スイッチ４４と抵抗器４６の直列回路を介してオペアンプ４８の反転入力に接続されている。オペアンプ４８の非反転入力は接地電位に接続されている。オペアンプ４８の出力は、スイッチ５０とキャパシタ５２の並列回路を介してオペアンプ４８の反転入力に接続されている。図４に示すＣＶ変換回路３８では、スイッチ４２とスイッチ４４のオン／オフを繰り返したときのオペアンプ４８の出力電圧の振幅から、キャパシタ４０の静電容量を算出することができる。
【００３６】
あるいは、図５に示すＣＦ変換回路５４を用いて、薄膜部２４と能動電極２８の間の静電容量を検出してもよい。ＣＦ変換回路５４では、検出対象である薄膜部２４と能動電極２８の間の静電容量は、キャパシタ５６で表されている。キャパシタ５６の薄膜部２４に対応する電極は、接地電位に接続されている。キャパシタ５６の能動電極２８に対応する電極は、シュミットトリガ回路５８の入力に接続されている。シュミットトリガ回路５８の出力は、バッファ回路６０の入力に接続されているとともに、抵抗器６２を介してシュミットトリガ回路５８の入力に接続されている。図５に示すＣＦ変換回路５４では、バッファ回路６０の出力電圧の周波数から、キャパシタ５６の静電容量を算出することができる。
【００３７】
あるいは、図６に示すＣＦ変換回路６４を用いて、薄膜部２４と能動電極２８の間の静電容量を検出してもよい。ＣＦ変換回路６４では、検出対象である薄膜部２４と能動電極２８の間の静電容量は、キャパシタ６６で表されている。キャパシタ６６の薄膜部２４に対応する電極は、接地電位に接続されている。キャパシタ６６の能動電極２８に対応する電極は、シュミットトリガ回路６８の入力に接続されている。また、キャパシタ６６の能動電極２８に対応する電極には、スイッチ７０が接続されている。スイッチ７０は、キャパシタ６６の能動電極２８に対応する電極が、定電流源７２を介して電源電位に接続される状態と、定電流源７４を介して接地電位に接続される状態の間で切り換わる。シュミットトリガ回路６８の出力は、バッファ回路７６の入力に接続されている。バッファ回路７６の出力は、バッファ回路７８の入力に接続されている。バッファ回路７８の出力は、バッファ回路８０の入力に接続されているとともに、スイッチ７０の制御入力に接続されている。バッファ回路８０の出力は、バッファ回路８２の入力に接続されている。図６に示すＣＦ変換回路６４では、バッファ回路８２の出力電圧の周波数から、キャパシタ６６の静電容量を算出することができる。
【００３８】
上記のように薄膜部２４と能動電極２８の間の静電容量を検出する際には、能動電極２８の電位（以下では能動電位ともいう）が周期的に変動する。この能動電極２８における能動電位の変動により発生するノイズに、多層配線層６の信号配線２１や半導体素子層４の半導体素子１４が曝されると、半導体装置２の動作に悪影響を及ぼす。本実施例の半導体装置２では、能動電極２８と、信号配線２１および半導体素子１４の間を遮るように、接地電極３０が配置されている。このような構成とすることによって、能動電極２８における能動電位の変動が、信号配線２１および半導体素子１４の動作に影響を及ぼすことを抑制することができる。また、半導体装置を上から平面視したとき接地電極が能動電極により覆われていない部分を備えているときは、能動電極の漏れ電場が信号配線２１および半導体素子１４の動作に影響を及ぼすことも抑制できる。
【００３９】
上記の半導体装置２では、能動電極２８と接地電極３０が対向して配置されることになるため、能動電極２８と接地電極３０の間に寄生容量が生じる。寄生容量はセンサの零点に関係し、寄生容量の大きいセンサは温度変動による零点ドリフトも大きく、精度が低下する。さらに、能動電極２８と薄膜部２４の間の静電容量の変化分（センサ感度）を精度よく検知するためには、センサ感度／寄生容量を大きくする必要がある。従って、精度よく圧力、力等の物理量を検知するためには、能動電極２８と接地電極３０の間の寄生容量は、可能な限り小さくすることが好ましい。能動電極２８と接地電極３０の間の寄生容量を小さくするためには、両者の間の距離を可能な限り離して配置することが好ましい。しかしながら、多層配線層６において、能動電極２８と接地電極３０の間の絶縁体１８の厚さを大きくすると、加工が困難になることや、長い加工時間を要する。また、図３０に示すように、能動電極２８と接地電極３０の間の多層配線層６において導電体２０を全て除去し、絶縁体１８のみからなる層を配置すると、多層配線層６を設計する際のデンシティルールを満たせず、加工が困難になることや作製時の仕上がり形状に影響を及ぼす。
【００４０】
そこで、本実施例の半導体装置２では、能動電極２８と接地電極３０の間を遮るように、フローティング電極３２が配置されている。このような構成とすることによって、多層配線層６のデンシティルールを満たしつつ、能動電極２８と接地電極３０の間の絶縁体の厚さを厚くしたときと同様に寄生容量を低減することができる。また、フローティング電極３２と能動電極２８をほぼ同一形状とすることで、フローティング電極３２を作製する層に信号配線や電源等の他の機能をもった配線を作製することができ、ＬＳＩの設計自由度が向上する。
【００４１】
本実施例の半導体装置２では、ＭＥＭＳ構造１０が接地電位に維持されている。これによって、外部からのノイズの影響を低減することができる。また、本実施例の半導体装置２では、能動電極２８の下方に接地電極３０が配置されている。これによって、能動電極２８における能動電位の変動が、多層配線層６の信号配線２１や半導体素子層４の半導体素子１４に与える影響を低減することができる。さらに、本実施例の半導体装置２では、能動電極２８と接地電極３０の間にフローティング電極３２が配置されている。これによって、能動電極２８と接地電極３０の間の寄生容量を低減することができ、温度変動による零点ドリフトを低減し、センサ感度／寄生容量を大きくすることができる。精度のよいＭＥＭＳ−ＬＳＩ一体化デバイスを実現することができる。
【００４２】
（実施例１の変形例）
図１に示す半導体装置２では、フローティング電極３２が、半導体装置２を上方から平面視したときに、正方形状に形成された導電体２０により構成されている。これとは異なり、例えば図７に示すように、フローティング電極３２が、半導体装置２を上方から平面視したときに、平行な縞状に配置された複数の導電体２０により構成されていてもよい。あるいは、図８に示すように、フローティング電極３２が、半導体装置２を上方から平面視したときに、メッシュ形状に形成された導電体２０により構成されていてもよい。あるいは、図９に示すように、フローティング電極３２が、半導体装置２を上方から平面視したときに、矩形の島状に配置された複数の導電体２０により構成されていてもよい。フローティング電極の面積をデンシティルールを満たす範囲で可能なかぎり小さくすることで絶縁体の面積を可能な限り大きくでき、さらに寄生容量を低減できる。
【００４３】
図１の半導体装置２では、フローティング電極３２が、多層配線層６の単一の層に形成された導電体２０により構成されている。これとは異なり、例えば図１０に示すように、フローティング電極３２が、多層配線層６の複数の層に形成された導電体２０により構成されていてもよい。フローティング電極３２を多層配線層６の複数の層に形成された導電体２０により構成することによって、能動電極２８と接地電極３０の間の絶縁体をさらに厚く作製したときと等価になり、これによって能動電極２８と接地電極３０の間の寄生容量をさらに低減することができる。このため、さらに精度のよいセンサとすることができる。
【００４４】
（実施例２）
以下では図１１を参照しながら、実施例２の半導体装置１０２について、実施例１の半導体装置２と相違する点について説明する。なお、実施例２の半導体装置１０２について、実施例１の半導体装置２と共通する点については、詳細な説明を省略する。
【００４５】
本実施例の半導体装置１０２では、ＬＳＩ基板８の多層配線層６の内部において、能動電極２８よりも下方であって、フローティング電極３２よりも上方の層に、導電体２０からなるドリブンシールド電極１０４が配置されている。ドリブンシールド電極１０４は、半導体装置１０２を上方から平面視したときに、フローティング電極３２とほぼ同じ大きさの、正方形状に形成されている。ドリブンシールド電極１０４は、能動電極２８と接地電極３０の間を遮るように配置されている。ドリブンシールド電極１０４は、多層配線層６の内部の導電体２０からなるドライブ配線２７を介して、対応する半導体素子１４に電気的に接続されている。
【００４６】
図１２は、能動電極２８と、ドリブンシールド電極１０４と、フローティング電極３２と、接地電極３０の回路構成を示している。能動電極２８には、能動電位が入力される。接地電極３０は、接地電位に接続されている。ドリブンシールド電極１０４は、コンパレータ１０６の反転入力に接続されている。コンパレータ１０６の出力は、コンパレータ１０６の反転入力に接続されている。また、コンパレータ１０６の非反転入力は、能動電極２８に接続されている。このような回路となるように、半導体装置１０２のＬＳＩ基板８は構成されている。
【００４７】
図１２に示す回路構成において、能動電極２８の能動電位が変動すると、コンパレータ１０６によって、ドリブンシールド電極１０４の電位は能動電位に追従して変動し、能動電極２８とドリブンシールド電極１０４の間の電位差がほぼゼロに維持される。これにより、能動電極２８と他の構成要素（例えば接地電極３０）との間の寄生容量が低減される。これにより、ＭＥＭＳ構造１０と一体化したときに、温度変動による零点ドリフトを低減し、センサ感度／寄生容量を大きくすることができる。また、フローティング電極３２がドリブンシールド電極１０４と接地電極３０の間に配置されているため、ドリブンシールド電極１０４と接地電極３０の間の寄生容量を小さくして、ドリブンシールド電極１０４のドライブ負荷を小さくすることができる。
【００４８】
（実施例３）
以下では図１３、図１４を参照しながら、実施例３の半導体装置２０２について、実施例１の半導体装置２と相違する点について説明する。なお、実施例３の半導体装置２０２について、実施例１の半導体装置２と共通する点については、詳細な説明を省略する。
【００４９】
半導体装置２０２では、能動電極２０４が、ＬＳＩ基板８の多層配線層６の内部ではなく、多層配線層６の上面に配置されている。能動電極２０４は、多層配線層６の上面に、ＬＳＩ完成後に、導電体２０６を積層して選択的に除去することで形成されている。導電体２０６は、例えばアルミニウムやチタンや金などの金属からなる。能動電極２０４は、多層配線層６の上面に形成された導電性材料（例えばアルミニウムやチタンや金などの金属）からなる配線２０８を介して、多層配線層６の上面に形成されたパッド２２に電気的に接続されている。すなわち、能動電極２０４は、多層配線層６の上部の配線２０８、パッド２２、多層配線層６の内部の能動電位配線２３を介して、対応する半導体素子１４に電気的に接続される。
【００５０】
半導体装置２０２では、フローティング電極３２が、多層配線層６の内部において最上部に配置された導電体２０により構成されている。また、半導体装置２０２では、接地電極３０がフローティング電極３２の直下に配置された導電体２０により構成されている。
【００５１】
本実施例の半導体装置２０２では、能動電極２０４と、多層配線層６の信号配線２１および半導体素子層４の半導体素子１４の間を遮るように、接地電極３０が配置されている。このような構成とすることによって、能動電極２０４における能動電位の変動が、信号配線２１および半導体素子１４の動作に影響を及ぼすことを防止することができる。
【００５２】
本実施例の半導体装置２０２では、能動電極２０４と接地電極３０の間を遮るように、フローティング電極３２が配置されている。このような構成とすることによって、多層配線層６のデンシティルールを満たしつつ、能動電極２０４と接地電極３０の間の寄生容量を低減することができる。このため、寄生容量が小さくセンサ精度のよいＭＥＭＳ−ＬＳＩ一体化デバイスを実現することができる。また、多層配線層６の外部に能動電極２０４が配置されているため、実施例１，２に比べて、多層配線層６の１層分の導電体２０を信号配線２１等として活用することができる。さらに、能動電極２０４をデンシティルール等のデザインルールに左右されずに設計することができる。また、能動電極２０４の厚みを調整することで、接合部材３４および接合部材３６の高さを変えずに、薄膜部２４と能動電極２０４の間の距離を調整することができる。センサ感度等を自在に設計することができる。
【００５３】
（実施例３の変形例）
図１３、図１４に示す半導体装置２０２では、ＭＥＭＳ基板１２が、多層配線層６の導電体２０を介さずに接地電位に接続されている。これとは異なり、例えば図１５、図１６に示すように、ＭＥＭＳ基板１２が、多層配線層６の内部に形成された導電体２０からなる接地電位配線２５と、パッド２２と、多層配線層６の上面に形成された導電性材料（例えばアルミニウムやチタンや金などの金属）からなる配線２１０と、導電性材料（例えば銅や金などの金属やＣｎ−Ｓｎといった合金）からなる接合部材３４および接合部材３６によって、半導体素子層４から提供される接地電位に電気的に接続されるように構成してもよい。このようにすることで、ＭＥＭＳ構造１０を外部で接地電位に接続しなくても、ＭＥＭＳ構造１０に接地電位を与えることができる。また、ＬＳＩ基板８とＭＥＭＳ基板１２の接地電位のレベルが近くなるため、より安定したセンシングを実現することができる。より性能のよいＭＥＭＳ−ＬＳＩ一体化デバイスを実現することができる。
【００５４】
図１５、図１６に示す半導体装置２０２では、能動電極２０４および配線２０８、２１０が、多層配線層６の上面に直接的に積層して形成されている。これとは異なり、例えば図１７に示すように、多層配線層６の上面に、別の絶縁層２１２を積層しておいて、その絶縁層２１２の上面に能動電極２０４および配線２０８、２１０を積層してもよい。絶縁層２１２は、例えば酸化シリコンである。絶縁層２１２は、多層配線層６の上面において、パッド２２が形成されていない箇所に積層されている。絶縁層２１２の成膜にはＬＳＩ基板８の反りや製造プロセス上膜厚に限りはあるものの、このような構成とすることによって、能動電極２０４と接地電極３０の間をより離すことができ、フローティング電極３２の効果と併せて、能動電極２０４と接地電極３０の間の寄生容量をさらに低減させることができる。このため、より寄生容量が小さく、温度特性等が良好な、精度に優れたＭＥＭＳ−ＬＳＩ一体化デバイスを実現することができる。
【００５５】
（実施例４）
以下では図１８、図１９および図２０を参照しながら、実施例４の半導体装置３０２について、実施例１の半導体装置２と相違する点について説明する。なお、実施例４の半導体装置３０２について、実施例１の半導体装置２と共通する点については、詳細な説明を省略する。
【００５６】
本実施例の半導体装置３０２では、ＭＥＭＳ基板１２のＭＥＭＳ構造１０が、可動容易な薄膜部２４からなる可動電極部と、可動困難な参照電極部２９により構成されている。また、本実施例の半導体装置３０２では、多層配線層６の内部に単一の能動電極を形成する代わりに、薄膜部２４に対向するように配置される第１能動電極３０４と、参照電極部２９に対向するように配置される第２能動電極３０６が形成されている。第１能動電極３０４と第２能動電極３０６は、いずれも多層配線層６の内部の最上部に形成されている導電体２０から構成されており、互いに分離して配置されている。また、本実施例の半導体装置３０２では、多層配線層６の内部に単一のフローティング電極を形成する代わりに、第１能動電極３０４と接地電極３０の間を遮るように配置される第１フローティング電極３０８と、第２能動電極３０６と接地電極３０の間を遮るように配置される第２フローティング電極３１０が形成されている。第１フローティング電極３０８と第２フローティング電極３１０は、いずれも多層配線層６の内部で同じ層に形成されている導電体２０から構成されており、互いに分離して配置されている。
【００５７】
本実施例の半導体装置３０２では、薄膜部２４と第１能動電極３０４の間で検出される静電容量から、参照電極部２９と第２能動電極３０６の間で検出される静電容量を差し引くことで、それぞれの寄生容量が相殺されて、薄膜部２４の変形に起因する薄膜部２４と第１能動電極３０４の間の静電容量の変化量のみを抽出しやすくなる。また、温度変動による基板の反り等によって、第１能動電極３０４と接地電極３０の間の寄生容量と第２能動電極３０６と接地電極３０の間の寄生容量に差が生じても、第１フローティング電極３０８と第２フローティング電極３１０によってそれぞれの寄生容量が小さくなっているので、両者の寄生容量の差を小さくすることができ、影響を小さくすることができる。
【００５８】
上記のように第１能動電極３０４と第２能動電極３０６をそれぞれ配置する構成では、仮に接地電極３０との間に配置するフローティング電極を単一のものとすると、フローティング電極を介して第１能動電極３０４と第２能動電極３０６の間でクロストークが発生する。そこで、本実施例の半導体装置３０２では、第１能動電極３０４に対応する第１フローティング電極３０８と、第２能動電極３０６に対応する第２フローティング電極３１０を、それぞれ別個に配置している。このような構成とすることによって、フローティング電極を介して第１能動電極３０４と第２能動電極３０６の間でクロストークが発生することを抑制することができる。また、本実施例の半導体装置３０２では、ＭＥＭＳ構造１０に参照電極部２９を形成し、可動電極部である薄膜部２４に関して検出される静電容量から参照電極部２９に関して検出される静電容量を差し引くことで、静電容量の変化量を主に検出することができる。また、ＬＳＩ基板８の反り等によって静電容量差が発生しても、第１フローティング電極３０８と第２フローティング電極３１０によってそれぞれの寄生容量が小さくなっているので、両者の寄生容量の差を小さくすることができ、影響を小さくすることができる。さらに、多層配線層６の内部でフローティング電極を第１フローティング電極３０８と第２フローティング電極３１０に分割することで、クロストークの発生を抑制することができる。以上から、より精度の良いＭＥＭＳ−ＬＳＩ一体化デバイスを実現することができる。
【００５９】
（実施例５）
以下では図２１、図２２、図２３および図２４を参照しながら、実施例５の半導体装置４０２について、実施例１の半導体装置２と相違する点について説明する。なお、実施例５の半導体装置４０２について、実施例１の半導体装置２と共通する点については、詳細な説明を省略する。
【００６０】
本実施例の半導体装置４０２では、ＭＥＭＳ基板１２が、導電性のシリコンからなる第１導電層４０４と、絶縁性の酸化シリコンからなる絶縁層４０６と、導電性のシリコンからなる第２導電層４０８が順に積層された、ＳＯＩ（Silicon on Insulator）基板から構成されている。ＭＥＭＳ基板１２には、以下に説明するようなＭＥＭＳ構造１０が形成されている。
【００６１】
第１導電層４０４には、突起部４１０と、薄膜部４１２と、支持部４１４が形成されている。半導体装置４０２を上方から平面視したときに、突起部４１０は正方形状に形成されており、薄膜部４１２は突起部４１０を囲う正方形の枠形状に形成されており、支持部４１４は薄膜部４１２を囲う正方形の枠形状に形成されている。突起部４１０、薄膜部４１２および支持部４１４は、第１導電層４０４を上面（図２１の上方の面）から選択的に除去することによって形成されている。突起部４１０、薄膜部４１２および支持部４１４は、継ぎ目なく一体的に形成されており、同電位に維持される。支持部４１４は接地電位に接続されている。従って、突起部４１０、薄膜部４１２および支持部４１４は、いずれも接地電位に維持される。
【００６２】
図２３に示すように、第２導電層４０８には、可動板４１６と、４つのシーソー電極４１８、４２０、４２２、４２４と、支持部４２６が形成されている。図２１に示すように、可動板４１６は、絶縁層４０６を介して、第１導電層４０４の突起部４１０に固定されている。シーソー電極４１８、４２０、４２２、４２４は、第２導電層４０８との間の絶縁層４０６が除去されており、後述するねじり梁４１８ｂ、４１８ｃ、４２０ｂ、４２０ｃ、４２２ｂ、４２２ｃ、４２４ｂ、４２４ｃを回転軸として回転可能である。支持部４２６は、絶縁層４０６を介して、第１導電層４０４の支持部４１４に固定されている。
【００６３】
図２３に示すように、シーソー電極４１８とシーソー電極４２０は、Ｘ方向（図２３の左右方向）に関して、可動板４１６を間に挟むように配置されている。シーソー電極４１８と可動板４１６は、Ｘ方向に沿う支持梁４１８ａによって連結されている。シーソー電極４１８は、Ｙ方向（図２３の上下方向）に沿う２つのねじり梁４１８ｂ、４１８ｃを介して、支持部４２６に連結されている。２つのねじり梁４１８ｂ、４１８ｃは、Ｙ方向に関して、シーソー電極４１８を挟むように配置されている。シーソー電極４２０と可動板４１６は、Ｘ方向に沿う支持梁４２０ａによって連結されている。シーソー電極４２０は、Ｙ方向に沿う２つのねじり梁４２０ｂ、４２０ｃを介して、支持部４２６に連結されている。２つのねじり梁４２０ｂ、４２０ｃは、Ｙ方向に関して、シーソー電極４２０を挟むように配置されている。
【００６４】
シーソー電極４２２とシーソー電極４２４は、Ｙ方向に関して、可動板４１６を間に挟むように配置されている。シーソー電極４２２と可動板４１６は、Ｙ方向に沿う支持梁４２２ａによって連結されている。シーソー電極４２２は、Ｘ方向に沿う２つのねじり梁４２２ｂ、４２２ｃを介して、支持部４２６に連結されている。２つのねじり梁４２２ｂ、４２２ｃは、Ｘ方向に関して、シーソー電極４２２を挟むように配置されている。シーソー電極４２４と可動板４１６は、Ｙ方向に沿う支持梁４２４ａによって連結されている。シーソー電極４２４は、Ｘ方向に沿う２つのねじり梁４２４ｂ、４２４ｃを介して、支持部４２６に連結されている。２つのねじり梁４２４ｂ、４２４ｃは、Ｘ方向に関して、シーソー電極４２４を挟むように配置されている。
【００６５】
可動板４１６と、シーソー電極４１８、４２０、４２２、４２４と、支持部４２６と、支持梁４１８ａ、４２０ａ、４２２ａ、４２４ａと、ねじり梁４１８ｂ、４１８ｃ、４２０ｂ、４２０ｃ、４２２ｂ、４２２ｃ、４２４ｂ、４２４ｃは、継ぎ目なく一体的に形成されており、同電位に維持される。また、支持部４２６は、絶縁層４０６を貫通する貫通電極４２８を介して、第１導電層４０４の支持部４１４と電気的に接続されている。このため、可動板４１６と、シーソー電極４１８、４２０、４２２、４２４と、支持部４２６と、支持梁４１８ａ、４２０ａ、４２２ａ、４２４ａと、ねじり梁４１８ｂ、４１８ｃ、４２０ｂ、４２０ｃ、４２２ｂ、４２２ｃ、４２４ｂ、４２４ｃは、いずれも接地電位に維持される。
【００６６】
本実施例の半導体装置４０２では、シーソー電極４１８、４２０は、Ｙ軸周りに傾動し、シーソー電極４２２、４２４は、Ｘ軸周りに傾動する。また、可動板４１６は、突起部４１０の下面（図２１の下方の面）の変位および傾動に追従して変位および傾動する。可動板４１６とシーソー電極４１８、４２０、４２２、４２４は、支持梁４１８ａ、４２０ａ、４２２ａ、４２４ａで連結されているので、可動板４１６の変位または傾動に応じて、シーソー電極４１８、４２０、４２２、４２４が傾動する。
【００６７】
例えば図２５に示すように、突起部４１０の上面（図２５の上方の面）にＺ方向（図２５の上下方向）の力Ｆｚが作用すると、可動板４１６はＺ方向に変位する。これに応じて、シーソー電極４１８はＹ軸周りに正の方向に傾動し、シーソー電極４２０はＹ軸周りに負の方向に傾動する。同様に、シーソー電極４２２はＸ軸周りに正の方向に傾動し、シーソー電極４２４はＸ軸周りに負の方向に傾動する。
【００６８】
また、例えば図２６に示すように、突起部４１０の上面（図２６の上方の面）にＸ方向の力Ｆｘが作用すると、可動板４１６はＹ軸周りに正の方向に傾動する。これに応じて、シーソー電極４１８はＹ軸周りに負の方向に傾動し、シーソー電極４２０はＹ軸周りに負の方向に傾動する。この場合、シーソー電極４２２、４２４は傾動しない。
【００６９】
上記のように、本実施例の半導体装置４０２では、突起部４１０の上面に作用する力の方向に応じて、シーソー電極４１８、４２０、４２２、４２４の傾動の態様が変化する。従って、シーソー電極４１８、４２０、４２２、４２４の傾動をそれぞれ検出し、それらの検出量を組み合わせることによって、突起部４１０の上面に作用するＸ、ＹおよびＺ軸方向の力をそれぞれ検出することができる。
【００７０】
本実施例の半導体装置４０２では、多層配線層６の内部の最上部の導電体２０に、シーソー電極４１８に対応して、第１能動電極４３０ａと第２能動電極４３０ｂが形成されている。第１能動電極４３０ａは、シーソー電極４１８の一方の端部（図２１の左側の端部）に対向して配置されている。第２能動電極４３０ｂは、シーソー電極４１８の他法の端部（図２１の右側の端部）に対向して配置されている。第１能動電極４３０ａとシーソー電極４１８の間の静電容量から、第２能動電極４３０ｂとシーソー電極４１８の間の静電容量を差し引くことで、シーソー電極４１８の傾動を差動容量検知により検出することができる。また、第１能動電極４３０ａと接地電極３０の間には、第１フローティング電極４３２ａが配置されており、第２能動電極４３０ｂと接地電極３０の間には、第２フローティング電極４３２ｂが配置されている。これにより、第１能動電極４３０ａと接地電極３０の間の寄生容量、および第２能動電極４３０ｂと接地電極３０の間の寄生容量を低減することができる。
【００７１】
同様に、本実施例の半導体装置４０２では、多層配線層６の内部の最上部の導電体２０に、シーソー電極４２０に対応して、第１能動電極４３４ａと第２能動電極４３４ｂが配置されている。さらに、第１能動電極４３４ａと第２能動電極４３４ｂに対応して、第１フローティング電極４３６ａと第２フローティング電極４３６ｂが配置されている。同様に、図２４に示すように、多層配線層６の内部の最上部の導電体２０に、シーソー電極４２２に対応して、第１能動電極４３８ａと第２能動電極４３８ｂが配置されている。さらに、第１能動電極４３８ａと第２能動電極４３８ｂに対応して、第１フローティング電極４４０ａと第２フローティング電極４４０ｂが配置されている。さらに、多層配線層６の内部の最上部の導電体２０に、シーソー電極４２４に対応して、第１能動電極４４２ａと第２能動電極４４２ｂが配置されている。さらに、第１能動電極４４２ａと第２能動電極４４２ｂに対応して、第１フローティング電極４４４ａと第２フローティング電極４４４ｂが配置されている。このような構成とすることによって、シーソー電極４２０、４２２、４２４の傾動をそれぞれ差動容量検知により検出することができるとともに、それぞれの第１能動電極と接地電極３０の間の寄生容量、およびそれぞれの第２能動電極と接地電極３０の間の寄生容量を低減することができる。
【００７２】
本実施例の半導体装置４０２では、それぞれのシーソー電極４１８、４２０、４２２、４２４に関して、対応する第１能動電極４３０ａ、４３４ａ、４３８ａ、４４２ａと第２能動電極４３０ｂ、４３４ｂ、４３８ｂ、４４２ｂとの間でのそれぞれの静電容量を差し引くことで、差動容量検知をすることができる。この際、それぞれの寄生容量成分が差し引かれて、差動容量変化のみを抽出しやすくなる。センサ感度／寄生容量を大きくすることができる。また、温度変動などの要因で、ＬＳＩ基板８に反りが生じることで、第１能動電極４３０ａ、４３４ａ、４３８ａ、４４２ａと第２能動電極４３０ｂ、４３４ｂ、４３８ｂ、４４２ｂに寄生容量差が発生しても、第１フローティング電極４３２ａ、４３６ａ、４４０ａ、４４４ａと第２フローティング電極４３２ｂ、４３６ｂ、４４０ｂ、４４４ｂによって寄生容量が小さくされているので、発生する寄生容量差を小さくすることができる。このため、零点変動が小さく、精度の良いＭＥＭＳ−ＬＳＩ一体化デバイスを実現することができる。
【００７３】
また、本実施例の半導体装置４０２では、第１能動電極４３０ａ、４３４ａ、４３８ａ、４４２ａと第２能動電極４３０ｂ、４３４ｂ、４３８ｂ、４４２ｂのそれぞれに対応して、互いに分離して配置された第１フローティング電極４３２ａ、４３６ａ、４４０ａ、４４４ａと第２フローティング電極４３２ｂ、４３６ｂ、４４０ｂ、４４４ｂを備えている。これによって、第１能動電極４３０ａ、４３４ａ、４３８ａ、４４２ａと第２能動電極４３０ｂ、４３４ｂ、４３８ｂ、４４２ｂの間で、フローティング電極を介してクロストークが発生することを防ぐことができる。
【００７４】
なお、図２１に示すように、本実施例の半導体装置４０２では、多層配線層６において可動板４１６に対向する箇所には能動電極やフローティング電極が形成されておらず、代わりに、多層配線層６の最上部まで接地電位に維持された導電体２０が配置されている。このような構成とすることによって、それぞれのシーソー電極４１８、４２０、４２２、４２４に対応する第１能動電極と第２能動電極の間でのクロストークの発生を抑制することができる。また、可動板４１６も接地電位のため、可動板４１６とＬＳＩ基板８の間に静電容量が発生しない。このため、可動板４１６の動作の影響が小さい。さらに、フローティング電極と能動電極をほぼ同一形状とすることで、フローティング電極を作製する層に電源等の他の機能をもった信号配線２１を作製することができ、ＬＳＩの設計自由度が向上する。
【００７５】
（実施例６）
以下では図２７、図２８および図２９を参照しながら、実施例６の半導体装置５０２について、実施例１の半導体装置２と相違する点について説明する。なお、実施例６の半導体装置５０２について、実施例１の半導体装置２と共通する点については、詳細な説明を省略する。
【００７６】
本実施例の半導体装置５０２では、ＭＥＭＳ基板１２のＭＥＭＳ構造１０が、傾動板５０４と、支持部５０６を備えている。図２８に示すように、傾動板５０４は、半導体装置５０２を上方から平面視したときに、正方形状に形成されている。傾動板５０４は、Ｙ方向（図２８の上下方向）に伸びるねじり梁５０８ａ、５０８ｂを介して、支持部５０６に連結されている。傾動板５０４、支持部５０６およびねじり梁５０８は、ＭＥＭＳ基板１２を上面（図２７の上方の面）から選択的に除去することによって形成されている。傾動板５０４、支持部５０６およびねじり梁５０８ａ、５０８ｂは、継ぎ目なく一体的に形成されており、同電位に維持される。図２７に示すように、支持部５０６は接地電位に接続されている。このため、傾動板５０４、支持部５０６およびねじり梁５０８ａ、５０８ｂは、いずれも接地電位に維持される。
【００７７】
本実施例の半導体装置５０２では、多層配線層６の内部の最上部の導電体２０に、傾動板５０４に対応して、第１能動電極５１０ａと第２能動電極５１０ｂが形成されている。第１能動電極５１０ａは、傾動板５０４の一方の端部（図２７の左側の端部）に対向して配置されている。第２能動電極５１０ｂは、傾動板５０４の他方の端部（図２７の右側の端部）に対向して配置されている。本実施例の半導体装置５０２では、第１能動電極５１０ａに電圧を印加することによって、傾動板５０４の一方の端部と第１能動電極５１０ａの間に静電引力を作用させることができる。また、第２能動電極５１０ｂに電圧を印加することによって、傾動板５０４の他方の端部と第２能動電極５１０ｂの間に静電引力を作用させることができる。すなわち、本実施例の半導体装置５０２は、第１能動電極５１０ａと第２能動電極５１０ｂに印加する電圧をそれぞれ制御することによって、傾動板５０４の傾動を制御することができる。
【００７８】
本実施例の半導体装置５０２は、接地電極３０を備えているため、第１能動電極５１０ａおよび第２能動電極５１０ｂと、信号配線２１および半導体素子１４の間でのクロストークの発生を防止し、内部ノイズの影響を低減することができる。また、本実施例の半導体装置５０２では、ＭＥＭＳ構造１０が接地電位に維持されるため、ＬＳＩ基板８への外部ノイズの影響を低減することができる。また、第１能動電極５１０ａに対応して第１フローティング電極５１２ａが配置されており、第２能動電極５１０ｂに対応して第２フローティング電極５１２ｂが配置されている。このような構成とすることによって、第１能動電極５１０ａと接地電極３０の間の寄生容量と、第２能動電極５１０ｂと接地電極３０の寄生容量を、それぞれ低減させることができる。このため、第１能動電極５１０ａおよび第２能動電極５１０ｂのドライブ負荷を小さくすることができる。また、第１フローティング電極５１２ａと第２フローティング電極５１２ｂが別個に配置されている。このような構成とすることによって、フローティング電極を介して第１能動電極５１０ａと第２能動電極５１０ｂの間でクロストークが発生することを防ぐことができる。以上のように、ドライブ負荷が小さく、クロストークが抑制され、安定した動作が可能なＭＥＭＳ−ＬＳＩ一体化デバイスを実現することができる。
【００７９】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００８０】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００８１】
２        ：半導体装置
４        ：半導体素子層
６        ：多層配線層
８        ：ＬＳＩ基板
１０      ：ＭＥＭＳ構造
１２      ：ＭＥＭＳ基板
１４      ：半導体素子
１６      ：貫通電極
１８      ：絶縁体
２０      ：導電体
２１      ：信号配線
２２      ：パッド
２３      ：能動電位配線
２４      ：薄膜部
２５      ：接地電位配線
２６      ：支持部
２７      ：ドライブ配線
２８      ：能動電極
２９      ：参照電極部
３０      ：接地電極
３２      ：フローティング電極
３４      ：接合部材
３６      ：接合部材
３８      ：ＣＶ変換回路
４０      ：キャパシタ
４２      ：スイッチ
４４      ：スイッチ
４６      ：抵抗器
４８      ：オペアンプ
５０      ：スイッチ
５２      ：キャパシタ
５４      ：ＣＦ変換回路
５６      ：キャパシタ
５８      ：シュミットトリガ回路
６０      ：バッファ回路
６２      ：抵抗器
６４      ：ＣＦ変換回路
６６      ：キャパシタ
６８      ：シュミットトリガ回路
７０      ：スイッチ
７２      ：定電流源
７４      ：定電流源
７６      ：バッファ回路
７８      ：バッファ回路
８０      ：バッファ回路
８２      ：バッファ回路
１０２    ：半導体装置
１０４    ：ドリブンシールド電極
１０６    ：コンパレータ
２０２    ：半導体装置
２０４    ：能動電極
２０６    ：導電体
２０８    ：配線
２１０    ：配線
２１２    ：絶縁層
３０２    ：半導体装置
３０４    ：第１能動電極
３０６    ：第２能動電極
３０８    ：第１フローティング電極
３１０    ：第２フローティング電極
４０２    ：半導体装置
４０４    ：第１導電層
４０６    ：絶縁層
４０８    ：第２導電層
４１０    ：突起部
４１２    ：薄膜部
４１４    ：支持部
４１６    ：可動板
４１８    ：シーソー電極
４１８ａ  ：支持梁
４１８ｂ  ：ねじり梁
４１８ｃ  ：ねじり梁
４２０    ：シーソー電極
４２０ａ  ：支持梁
４２０ｂ  ：ねじり梁
４２０ｃ  ：ねじり梁
４２２    ：シーソー電極
４２２ａ  ：支持梁
４２２ｂ  ：ねじり梁
４２２ｃ  ：ねじり梁
４２４    ：シーソー電極
４２４ａ  ：支持梁
４２４ｂ  ：ねじり梁
４２４ｃ  ：ねじり梁
４２６    ：支持部
４２８    ：貫通電極
４３０ａ  ：第１能動電極
４３０ｂ  ：第２能動電極
４３２ａ  ：第１フローティング電極
４３２ｂ  ：第２フローティング電極
４３４ａ  ：第１能動電極
４３４ｂ  ：第２能動電極
４３６ａ  ：第１フローティング電極
４３６ｂ  ：第２フローティング電極
４３８ａ  ：第１能動電極
４３８ｂ  ：第２能動電極
４４０ａ  ：第１フローティング電極
４４０ｂ  ：第２フローティング電極
４４２ａ  ：第１能動電極
４４２ｂ  ：第２能動電極
４４４ａ  ：第１フローティング電極
４４４ｂ  ：第２フローティング電極
５０２    ：半導体装置
５０４    ：傾動板
５０６    ：支持部
５０８    ：ねじり梁
５０８ａ  ：ねじり梁
５０８ｂ  ：ねじり梁
５１０ａ  ：第１能動電極
５１０ｂ  ：第２能動電極
５１２ａ  ：第１フローティング電極
５１２ｂ  ：第２フローティング電極
【図１】
0006258899.tif 000002
【図２】
0006258899.tif 000003
【図３】
0006258899.tif 000004
【図４】
0006258899.tif 000005
【図５】
0006258899.tif 000006
【図６】
0006258899.tif 000007
【図７】
0006258899.tif 000008
【図８】
0006258899.tif 000009
【図９】
0006258899.tif 000010
【図１０】
0006258899.tif 000011
【図１１】
0006258899.tif 000012
【図１２】
0006258899.tif 000013
【図１３】
0006258899.tif 000014
【図１４】
0006258899.tif 000015
【図１５】
0006258899.tif 000016
【図１６】
0006258899.tif 000017
【図１７】
0006258899.tif 000018
【図１８】
0006258899.tif 000019
【図１９】
0006258899.tif 000020
【図２０】
0006258899.tif 000021
【図２１】
0006258899.tif 000022
【図２２】
0006258899.tif 000023
【図２３】
0006258899.tif 000024
【図２４】
0006258899.tif 000025
【図２５】
0006258899.tif 000026
【図２６】
0006258899.tif 000027
【図２７】
0006258899.tif 000028
【図２８】
0006258899.tif 000029
【図２９】
0006258899.tif 000030
【図３０】
0006258899.tif 000031