(57)【特許請求の範囲】
【請求項１】
複数の接地サイトで実質的に囲まれた複数のシグナルサイトを含む複数の接続サイトを有する、表面実装コネクタと、
複数のプリント回路基板シグナルサイト（複数のＰＣＢシグナルサイト）および複数のＰＣＢ接地サイトを含む複数のマッチングＰＣＢ接続サイトを用いて前記表面実装コネクタに連結されたＰＣＢと、
前記ＰＣＢの第２側面へと前記ＰＣＢを貫通する複数の接地ビアと
を備え、前記複数のシグナルサイトは、前記複数の接地サイトのうちの一軸方向に連続して並ぶ接地サイトの列と前記一軸方向と異なる方向に連続して並ぶ接地サイトの行とにより囲まれ、且つ、前記一軸方向にオフセットを設けて前記異なる方向に互い違いに配列される、コネクタ。
【請求項２】
前記複数のＰＣＢ接地サイトは、前記ＰＣＢの第１側面上で、前記異なる方向に互い違いに配列された前記複数のシグナルサイトの間で、前記一軸方向に互いに連結されて列を形成する、請求項１に記載のコネクタ。
【請求項３】
複数の光導波路と、
前記複数の光導波路および表面実装モジュールの間で連結される光送受信機と、
複数の接地サイトで実質的に囲まれた複数のシグナルサイトを含み、前記表面実装モジュールの最下面上に存在する複数の接続サイトと、
複数のプリント回路基板シグナルサイト（複数のＰＣＢシグナルサイト）と複数のＰＣＢ接地サイトとを含む複数のマッチングＰＣＢ接続サイトを用いて前記表面実装モジュールに連結されたＰＣＢと、
前記ＰＣＢの第２側面へと前記ＰＣＢを貫通する複数の接地ビアと
を備え、前記複数のシグナルサイトは、前記複数の接地サイトのうちの一軸方向に連続して並ぶ接地サイトの列と前記一軸方向と異なる方向に連続して並ぶ接地サイトの行とにより囲まれ、且つ、前記一軸方向にオフセットを設けて前記異なる方向に互い違いに配列される、光電子接続部。
【請求項４】
前記複数のＰＣＢ接地サイトは、前記ＰＣＢの第１側面上で、前記異なる方向に互い違いに配列された前記複数のシグナルサイトの間で、前記一軸方向に互いに連結されて列を形成する、請求項３に記載の光電子接続部。
【請求項５】
複数の接地サイトで実質的に囲まれた複数のシグナルサイトを含む複数の接続サイトを有する、表面実装コネクタと、
複数のプリント回路基板シグナルサイト（複数のＰＣＢシグナルサイト）および複数のＰＣＢ接地サイトを含む複数のマッチングＰＣＢ接続サイトを用いて前記表面実装コネクタに連結されたＰＣＢであり、前記複数のＰＣＢ接地サイトは前記ＰＣＢの第１側面上で互いに連結される、前記ＰＣＢと、
前記ＰＣＢの第２側面へと前記ＰＣＢを貫通し、前記複数のＰＣＢ接地サイトより小さい複数の接地ビアと、
前記複数のＰＣＢシグナルサイトを前記ＰＣＢの前記第２側面に連結する複数のシグナルビアと、前記ＰＣＢの前記第２側面上に設置されて前記複数のシグナルビアに連結される複数のトレースと、
を備え、前記複数のトレースは、前記ＰＣＢの前記第１側面上の前記複数のＰＣＢ接地サイトの下を通過する、コネクタ。
【請求項６】
前記複数のトレースは、前記ＰＣＢの前記第１側面上の前記複数のＰＣＢ接地サイトの下の列内に形成される幅の実質的に全てを占有する、
請求項５に記載のコネクタ。
【請求項７】
前記表面実装コネクタの前記複数のシグナルサイトのそれぞれが複数のシグナルピンを含む、
請求項５または６に記載のコネクタ。
【請求項８】
前記表面実装コネクタの前記複数のシグナルサイトのそれぞれが特異のシグナルペアを含む、
請求項５から７の何れか一項に記載のコネクタ。
【請求項９】
前記表面実装コネクタの前記複数のシグナルサイトは互い違いアレイで配置される、
請求項５から８の何れか一項に記載のコネクタ。
【請求項１０】
複数の光導波路と、
前記複数の光導波路および表面実装モジュールの間で連結される光送受信機と、
複数の接地サイトで実質的に囲まれた複数のシグナルサイトと、前記複数の接地サイトによって互いに分離された複数のシグナルサイトをそれぞれ含む複数のシグナル列と、前記複数のシグナル列間に設置された連続する複数の接地列と、を含み、前記表面実装モジュールの最下面上に存在する複数の接続サイトと、
複数のプリント回路基板シグナルサイト（複数のＰＣＢシグナルサイト）と複数のＰＣＢ接地サイトとを含む複数のマッチングＰＣＢ接続サイトを用いて前記表面実装モジュールに連結されたＰＣＢであり、前記複数のＰＣＢ接地サイトは前記ＰＣＢの第１側面上で互いに連結される、前記ＰＣＢと、
前記ＰＣＢの第２側面へと前記ＰＣＢを貫通し、前記複数のＰＣＢ接地サイトより小さい複数の接地ビアと、
前記複数のＰＣＢシグナルサイトを前記ＰＣＢの前記第２側面に連結する複数のシグナルビアと、前記ＰＣＢの前記第２側面上に設置されて前記複数のシグナルビアに連結される複数のトレースと、
を備え、前記複数のトレースは、前記ＰＣＢの前記第１側面上の前記複数の接地列の下を通過する、光電子接続部。
【請求項１１】
電気接続用の前記表面実装モジュールに隣接する前記ＰＣＢに連結されるネットワーキングチップを更に備える、
請求項１０に記載の光電子接続部。
【請求項１２】
前記表面実装モジュールの前記複数のシグナルサイトは、３２の特異のペアチャネルを含む、
請求項１０または１１に記載の光電子接続部。
【請求項１３】
前記３２の特異のペアチャネルのそれぞれは毎秒約３２Ｇｂで処理する、
請求項１２に記載の光電子接続部。
【請求項１４】
前記複数の接続サイトを含む、前記表面実装モジュールの前記最下面上の領域は、約１平方インチ（６．４５ｃｍ２）である、
請求項１３に記載の光電子接続部。
【請求項１５】
複数のシグナルサイトの第１密度と複数の接地サイトの第１密度とを有する表面実装コネクタをプリント回路基板（ＰＣＢ）の第１側面に連結する段階と、
前記第１側面から第２側面へと前記ＰＣＢを貫通して複数の接地ビアと複数のシグナルビアとを連結する段階であり、前記複数の接地ビアの密度は前記複数の接地サイトの前記第１密度より低い、段階と、
前記複数の接地ビアのより低い密度によって提供されるスペースを使用して、前記ＰＣＢの前記第２側面上に複数のシグナルトレースをルーティングする段階と
を含む、電子デバイスを製造する方法。
【請求項１６】
前記複数のシグナルトレースを前記ルーティングする段階は、低コストの複数の金属被覆技術を使用してルーティングする段階を含む、
請求項１５に記載の方法。
【請求項１７】
前記複数のシグナルトレースを前記ＰＣＢの前記第２側面上に前記ルーティングする段階は、前記複数のシグナルトレースを単一のリソグラフィ処理平面上にルーティングする段階を含む、
請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で説明される実施形態は、概して小型電子デバイスにおける電気相互接続に関する。
【背景技術】
【０００２】
電子業界において、高まる相互接続密度は多くの苦悩の１つである。あらゆる部品の寸法が縮小していくに連れ、相互接続設計もそれに歩調を合せなくてはいけない。非常に高密な、高速（30Gb/s+）ルーティング構成が必要とされている。これに加えて、標準的な低コストのプリント回路基板（ＰＣＢ）配線ルールを使用し続けることによって、製造コストを低く維持することが所望されている。最新及び将来の通信標準インタフェースは、劇的にチャネル当たりのラインレートを増加させると同時に利用可能なＰＣＢ占有面積を減少させつつ増大する、多数のパラレルチャネルから構成される。これは、システムシグナルインテグリティにおける大きな課題を示している。本開示の複数の実施形態は、許容可能なシグナル性能を維持しつつ、低い製造コストで高いチャネル密度を提供する。
【図面の簡単な説明】
【０００３】
【図１】本発明の幾つかの実施形態によるコネクタを含む、電子デバイスの等角図である。
【０００４】
【図２Ａ】本発明の幾つかの実施形態による、コネクタのブロック図である。
【０００５】
【図２Ｂ】本発明の幾つかの実施形態による、ＰＣＢのブロック図である。
【０００６】
【図３Ａ】本発明の幾つかの実施形態による、図２Ａのコネクタの断面である。
【０００７】
【図３Ｂ】本発明の幾つかの実施形態による、図２Ｂのコネクタの断面である。
【０００８】
【図４】複数の従来技術構成に対する、ノイズ対周波数性能の複数のグラフを示している。
【０００９】
【図５】本発明の幾つかの実施形態による複数の構成に対する、ノイズ対周波数性能の複数のグラフを示している。
【００１０】
【図６】本発明の幾つかの実施形態による電子デバイスを製造する方法を示している。
【００１１】
【図７】本発明の幾つかの実施形態による電子システムのブロック図である。
【発明を実施するための形態】
【００１２】
以下の説明および図面は、当業者がそれらを実施することを可能にするように、具体的な実施形態を十分に示している。他の実施形態は、構造的変更、論理的変更、電気的変更、処理的変更、及び、他の変更を組み込んでもよい。幾つかの実施形態の複数の部分及び特徴が、他の実施形態の複数の部分及び特徴に含まれてもよく、又は、それらで代用されてもよい。特許請求の範囲で記述される実施形態は、特許請求の範囲の全ての利用可能な等価物を包含する。
【００１３】
図１は、本発明の１つの例による、電子デバイス１００を示している。図１の電子デバイス１００は、ＰＣＢ１０２を含む。図１の例において、ＰＣＢ１０２はマザーボードである。インターポーザ又は他の再分配基板などの他の複数のＰＣＢもまた、本発明の範囲内である。電子デバイス１００は、ＰＣＢ１０２に実装されたコネクタ１１０と共に示されている。１つの例では、コネクタ１１０は、表面実装コネクタを含む。図１の例示的なコネクタ１１０は、電気的インタフェースを多数の光導波路１１２に提供する。複数の光導波路１１２とコネクタ１１０との間で複数のシグナルを変換すべく、光送受信機１１４が含まれる。当該特定の電子デバイス１００の例では、複数の冷却フィンのような伝熱装置１１６もまた示されている。
【００１４】
複数の光導波路１１２とコネクタ１１０との間において、高速かつ低ノイズの複数の接続を提供することが課題となり得る。この課題は、ＰＣＢ１０２上の利用可能領域が小さい場合に、特に困難である。１つの例では、コネクタ１１０は、ＰＣＢ１０２上における、１平方インチ（６．４５ｃｍ２）より小さい領域を占める。１つの特定の例では、コネクタ１１０のようなコネクタは、ネットワーキングチップ（不図示）に隣接して実装される。ネットワーキングチップを用いる実施形態では、複数の光導波路とネットワーキングチップとの間において、出来る限り短い複数の電気接続を有することが有利となり得る。そのようなものとして、本開示の複数の例において示される高密度で低ノイズのコネクタは、ネットワーキングチップ構成において特に有利である。
【００１５】
図２Ａは、１つの実施形態による、コネクタ２００のピン配列を示している。１つの例では、コネクタ２００は、図１のコネクタ１１０の構成を示している。１つの例では、コネクタ２００は、表面実装コネクタである。コネクタ２００は、ベース２０２に収容された多数の接続サイト２０４を含む。１つの例では、複数の接続サイトは、単一要素として機能すべく互いに電気的に連結される。例えば、図２Ａの例では、２つの接続サイト２０４がシグナルサイト２１０を形成すべく互いに連結される。１つの例では、連結された一対の接続サイト２０４は、特異のシグナルペア２１０に対応する。他の複数の例は、必ずしも、互いに連結された複数の接続サイト２０４を含まない。
【００１６】
１つの例では、多数の接続サイト２０４は、多数の接地サイト２１２を含む。示されている例では、それぞれのシグナルサイト２１０は、多数の接地サイト２１２によって実質的に囲まれている。シグナルサイトを複数の接地サイトで囲むことは、関連付けられた電気デバイスの動作中における複数のシグナル伝送間のクロストークを低減する、電気的な遮蔽効果を提供し得る。１つの例では、シグナルサイトを複数の接地サイトで実質的に囲むことは、図２Ａに示されているような複数の接地サイトの設置を含む。他の例において、多数の接地サイト２１２は更に、互いに電気的に接続される。１つの例では、図２Ａに示されるように、複数の接地サイト２１２をカバーする金属層が実質的なソリッドパターンで堆積される。
【００１７】
図２Ｂは、１つの実施形態によるＰＣＢ２５０の一部のピン配列を示している。ＰＣＢ２５０の一部の領域は図２Ａのコネクタ２００のある領域に実質的に対応して示されているが、当業者であれば、図２Ｂに示されているＰＣＢ２５０の当該一部が単にそれより大きなＰＣＢの一部に過ぎなくてもよいことを認識するだろう。１つの例では、ＰＣＢ２５０は、表面実装接続用に構成される。１つの例では、ＰＣＢ２５０は、図１に示されるＰＣＢ１０２の一部である。
【００１８】
ＰＣＢ２５０は、ベース２５２に収容された多数の接続サイト２５４を含む。多数の接続サイト２５４は、図２Ａのコネクタ２００の多数の接続サイト２０４に対応するように適合される。１つの例では、コネクタ２００と同様に、複数の接続サイト２５４が、単一要素として機能すべく互いに電気的に連結されて示されている。例えば、２つの接続サイト２５４は、シグナルサイト２６０を形成すべく互いに連結される。１つの例では、連結された一対の接続サイト２５４は、特異のシグナルペア２６０と対応する。他の複数の例は、必ずしも、互いに連結された複数の接続サイト２５４を含まない。
【００１９】
図２Ａのコネクタ２００と同様に、多数の接続サイト２５４は、多数の接地サイト２６２を含む。示されている例では、それぞれのシグナルサイト２６０は、多数の接地サイト２６２によって実質的に囲まれる。１つの例では、シグナルサイト２６０を複数の接地サイト２６２で実質的に囲むことは、図２Ａに示されているような複数の接地サイトの設置を含む。１つの例では、多数の接地サイト２６２は更に、互いに電気的に接続される。１つの例では、図２Ａに示されるように、複数の接地サイト２６２をカバーする金属層が実質的なソリッドパターンで堆積される。
【００２０】
図２Ｂはまた、多数の接地ビア２６４の複数の位置も示している。図に見られるように、全ての接地サイト２６２が接地ビア２６４を含むわけではない。示されている例では、複数の接地ビア２６４は、接地ビア２６４が１つも存在しない、複数のシグナルサイト２６０間の多数の列２７０を残すように配置されている。１つの例では、選択した多数の接地ビア２６４を形成するだけで、追加ルーティング用に、ＰＣＢ裏面上のある量のＰＣＢ占有面積が利用可能となる。図２Ｂの例では、複数の列２７０の配置は、複数の列２７０に沿って複数の接地ビア２６４間をルーティングするための複数の利用可能な通路を提供する。ある列配置が示されているが、本開示の利益を受ける当業者であれば、追加のルーティング用に利用可能なＰＣＢ裏面上の占有面積を含む、複数の接地ビア２６４の他の複数の配置が考えられることを認識するだろう。複数の列２７０は、単に１つの例である。
【００２１】
１つの例では、コネクタ２００の複数のシグナルサイト２１０、および、ＰＣＢの対応する複数のシグナルサイト２６０は、オフセットを含む。図２Ａはオフセット２７２を示しており、図２Ｂはオフセット２７４を示している。複数のオフセット２７２、２７４は、コネクタ２００および対応するＰＣＢ２５０において、複数のシグナルサイトの互い違いアレイを形成する。複数のオフセット量２７２、２７４だけ、複数のシグナルサイトのアレイを互い違いにすることによって、複数のシグナルサイトの複数のアレイに、増大したレベルのノイズ除去が提供される。ノイズ除去効果は、複数の接地サイトで複数のシグナルサイトを実質的に囲むことによって提供される電気的な遮蔽に追加して、隣接する複数のシグナルサイト間のクロストークを更に低減し得る。ＰＣＢ２５０において、複数の接地ビアが複数のルート列２７０でポピュレートされていないので、オフセット２７４は改善されたノイズ除去を提供する。
【００２２】
図３Ａは、ライン３Ａ−３Ａに沿って切り取られた、図２Ａのコネクタ２００の断面を示している。多数のシグナルサイト２１０および接地サイト２１２が、本体２０２上のそれら個別の位置に示されている。図３Ａには示されていないが、多数のシグナルサイト２１０および接地サイト２１２は、図１に示される光送受信機１１４のような、関連付けられた複数のデバイスにおける電気回路と電気的に連結される。
【００２３】
図３Ｂは、ライン３Ｂ−３Ｂに沿って切り取られた、図２ＢのＰＣＢ２５０の断面を示している。多数のシグナルサイト２６０および接地サイト２６２は、本体２５２上のそれら個別の位置に示されている。図３Ａおよび３Ｂは、コネクタ２００の複数のシグナルサイト２１０および複数の接地サイト２１２が、ＰＣＢ２５０の関連付けられた複数のシグナルサイト２６０および複数の接地サイト２６２とどのように対応するかを示すべく、互いに近接して示されている。
【００２４】
図３Ｂは更に、複数の接地サイト２６２を、ＰＣＢ２５０の裏面３０２上の１又は複数の接地パッド３１８と電気的に連結する、多数の接地ビア２６４を示している。上記で説明されたように、全ての接地サイト２６２が接地ビア２６４を含むわけではない。図３Ｂはまた、選択された複数の接地ビア２６４が存在しないことによって画定される列２７０も示している。上記で説明されたように、接地ビア２６４が１つも設置されていない複数の位置において、電気的ルーティング用に、ＰＣＢ２５０の裏面３０２上で占有面積が利用可能である。
【００２５】
図３Ｂでは、複数のシグナルサイト２６０をＰＣＢ２５０の裏面３０２に連結する複数のシグナルビア３１２が示されている。複数のシグナルビア３１２からの複数のシグナルを列２７０内で利用可能な占有面積へとルーティングすべく、ＰＣＢの裏面３０２上に、金属トレースのような電気的ルーティング３１４が形成される。示されている例では、一度、電気的ルーティング３１４が列２７０に向けられる場合、図３Ａおよび３Ｂに示されるように、ＰＣＢ２５０に沿って外側横方向に複数のシグナルをルーティングすべく、他の横方向トレース３１６が形成される。
【００２６】
１つの例では、複数の接地ビア２６４の選択的な使用によって提供される追加の占有面積を使用することで、電気的ルーティング３１４および横方向トレース３１６は、仮にコネクタ２００の全ての接続サイト２０４が対応するビアを有することを必要とされるならば、その際に必要とされるであろうものよりも余裕のあるピッチで形成されてもよい。ＰＣＢ裏面３０２上に複数のトレースを形成すべく、複数のコネクタ２００および複数のＰＣＢ２５０の複数の例のような複数の構成を使用することで、より費用効果がある複数の処理方法を用いてもよい。複数のコネクタ２００および複数のＰＣＢ２５０の複数の例のような複数の構成を使用することで、ＰＣＢ上に複数のトレースを形成するコストを低減されたレベルに維持しつつ、複数のシグナルの電気的な遮蔽を許容可能なレベルで提供する。他の例において、横方向トレース３１６の幅は、複数の接地ビア２６４の選択的な使用に起因して広げられ得る。より広い複数のトレースは、より狭いトレース比べて、より低いシグナル損失を示す。
【００２７】
図４は、従来技術による、選択された複数のルーティング構成に対する、性能対周波数の３つの異なるプロットを示している。ｘ軸４０２に沿うシグナル周波数に関して、損失がｙ軸４０４に沿って示されている。第１プロット４１０における反射損失４１２（複数のシミュレーションの平均として描かれている）は、選択された複数の周波数でのかなりの大きさを示している。第２プロット４２０において、挿入損失４２２（平均）もまた、かなりの損失の大きさを示している。第３プロット４３０は、多大な量のクロストーク４３２（平均）を示している。
【００２８】
図５は、図４の第１プロット４１０、第２プロット４２０、及び、第３プロット４３０と同じ複数の条件下での、損失対周波数の３つの異なるプロットを示しているが、これらは、上記で説明した例示的な複数の実施形態による複数のルーティング構成を使用している。図４と同様に、ｘ軸５０２に沿うシグナル周波数に関して、損失レベルがｙ軸５０４に沿って示されている。第１プロット５１０における損失レベル５１２（平均）は、選択された複数の周波数での、はるかに小さな損失の大きさを示している。第２プロット５２０において、損失レベル５２２（平均）はまた、異なる複数の周波数での、はるかに小さな損失を示している。第３プロット５３０はまた、対応する複数の周波数でのクロストーク４３２と比較した場合に、クロストーク５３２（平均）における大きな減少を示している。
【００２９】
多くの例では、反射損失は、従来技術における方がより悪い。なぜならば、複数の接地ビアが極めて近接していることによって、反射が生じ、ビアインピーダンスをシステムトレースインピーダンスに適合することを困難にしているからである。図４および５の複数のプロットに示されるように、反射損失、挿入損失およびクロストークなどの多数の性能ベンチマークは、上記で説明した複数のコネクタおよび複数の方法を使用することで改善している。
【００３０】
図６は、電子デバイスを製造する例示的な方法を示している。操作６０２で、表面実装コネクタはＰＣＢに接続される。コネクタは、複数のシグナルサイトの第１密度と、複数の接地サイトの第１密度とを有する。上記の図２Ａおよび３Ａに、コネクタの１つの例が示されている。操作６０４で、複数の接地ビアと複数のシグナルビアとが、ＰＣＢを第１側面から第２側面へと貫通して連結される。ここでは、複数の接地ビアの密度は、複数の接地サイトの第１密度より低い。複数の接地ビアの１つの例は、図２Ｂおよび３Ｂに示されている複数の接地ビア２６４を含む。操作６０６で、複数の接地ビアのより低い密度によって提供されるスペースを使用することで、複数のシグナルトレースがＰＣＢの第２側面上にルーティングされる。複数のシグナルトレースの１つの例は、図３Ｂの電気的ルーティング３１４および横方向トレース３１６を含む。
【００３１】
１つの例では、複数のシグナルトレースをＰＣＢの第２側面上にルーティングすることは、リソグラフィおよび金属トレース形成などの低コストの複数の金属被覆技術だけを使用することを含む。１つの例では、複数のシグナルトレースのピッチは、上記の複数の例で説明されたようにＰＣＢの第２側面上における追加の占有面積が利用可能なので、コネクタにおけるピッチより大きくなり得る。１つの例では、ＰＣＢの第２側面上で互いを覆うように複数のトレースを積層することとは対照的に、複数のシグナルトレースは全て１つのリソグラフィ平面上に形成され得る。互いの最上面上に複数のトレースを積層することは、複数のマスキング段階および剥離段階など、単一段階のリソグラフィと比較して多数の処理段階を必要とし、複数の平面間に複数のビアを形成する必要性も要求する。上記で説明した複数の構成に起因して考えられ得る単一平面の複数のトレースの複数の例を使用することで、ＰＣＢの製造におけるかなりのコスト削減が実現される。
【００３２】
これに加えて、追加のＰＣＢ占有面積がトレース形成用に利用可能なので、複数のトレースがより広く形成され得る。１つの例では、より広いトレースを形成することは、より大きな複数の寸法公差をもたらし、その結果、より良い製造歩留りをもたらす。
【００３３】
本開示で説明された複数のコネクタおよび複数のＰＣＢを使用する電子デバイスの例は、本発明に対してより高いレベルのデバイス用途の例を示すべく含まれる。図７は、本発明の少なくとも１つの実施形態による少なくとも１つのコネクタおよび／またはＰＣＢを組み込んでいる、電子デバイス７００のブロック図である。電子デバイス７００は、本発明の複数の実施形態が使用され得る電子システムの単なる一例に過ぎない。複数の電子デバイス７００の複数の例は、複数のパーソナルコンピュータ、複数のネットワーキングサーバ、複数のタブレットコンピュータ、複数の携帯電話、複数のゲームデバイス、複数のＭＰ３音楽プレーヤ又は他の複数のデジタル音楽プレーヤ等を含むが、これらに限定されない。この例において、電子デバイス７００は、システムの様々なコンポーネントを連結するシステムバス７０２を含む、データ処理システムを備える。システムバス７０２は、電子デバイス７００の様々なコンポーネント間の複数の通信リンクを提供し、単一バスとして、複数のバスの組み合わせとして、又は、他の複数の適切な態様で、実装され得る。
【００３４】
電子組立体７１０は、システムバス７０２に連結される。電子組立体７１０は、任意の回路、又は、複数の回路の任意の組み合わせを含み得る。１つの実施形態では、電子組立体７１０は、任意のタイプであり得るプロセッサ７１２を含む。本明細書で使用されるように、「プロセッサ」は、マイクロプロセッサ、マイクロコントローラ、複合命令セットコンピューティング（ＣＩＳＣ）マイクロプロセッサ、縮小命令セットコンピューティング（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、グラフィクスプロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、マルチコアプロセッサ、又は、任意の他のタイプのプロセッサ若しくは処理回路などの、任意のタイプの計算回路を意味するが、これらに限定されない。
【００３５】
電子組立体７１０に含まれ得る他の複数のタイプの回路は、例えば、複数の携帯電話、複数のタブレットコンピュータ、複数のラップトップコンピュータ、複数の送受信兼用無線機、及び、同様の複数の電子システムなどの複数の無線デバイスにおいて使用するための（通信回路７１４のような）１又は複数の回路のような、カスタム回路、特定用途向け集積回路（ＡＳＩＣ）等である。ＩＣは、任意の他のタイプの機能を実行し得る。
【００３６】
電子デバイス７００はまた、ランダムアクセスメモリ（ＲＡＭ）形式のメインメモリ７２２のような、特定用途に適した１又は複数のメモリ要素、１又は複数のハードドライブ７２４、および／または、複数のコンパクトディスク（ＣＤ）、複数のフラッシュメモリカード、複数のデジタルビデオディスク（ＤＶＤ）等のリムーバブルメディア７２６を処理する１又は複数のドライブを順に含み得る外部メモリ７２０を含み得る。
【００３７】
電子デバイス７００はまた、ディスプレイデバイス７１６と、１又は複数のスピーカ７１８と、マウス、トラックボール、タッチスクリーン、音声認識デバイス、又は、システムユーザが電子デバイス７００へと情報を入力して情報を受信することを可能にする任意の他のデバイスを任意に含み得る、キーボードおよび／またはコントローラ７３０とを含み得る。
【００３８】
本明細書で開示される方法及び複数の装置をより良く示すべく、複数の実施形態の非限定的な列挙が以下で提供される。
【００３９】
例１は、多数の接続サイトを含む表面実装コネクタを有するコネクタを備え、多数の接続サイトは、多数の接地サイトによって実質的に囲まれる複数のシグナルサイトを含む。電子デバイスはまた、多数のＰＣＢシグナルサイトと多数のＰＣＢ接地サイトとを含む多数のマッチングＰＣＢ接続サイトを用いて表面実装コネクタに連結されたプリント回路基板（ＰＣＢ）を備え、多数のＰＣＢ接地サイトはＰＣＢの第１側面上で互いに連結され、多数の接地ビアはＰＣＢの第２側面までＰＣＢを貫通し、多数の接地ビアは多数の接地サイトより小さい。
【００４０】
例２は、例１のコネクタを備え、複数のＰＣＢシグナルサイトをＰＣＢの第２側面に連結する多数のシグナルビアと、ＰＣＢの第２側面上に設置されて多数のシグナルビアに連結される多数のトレースとを更に備える。
【００４１】
例３は、例１−２の任意の１つのコネクタを備え、複数のトレースは、ＰＣＢの第１側面上の多数のＰＣＢ接地サイトの下を通過する。
【００４２】
例４は、例１−３の任意の１つのコネクタを備え、複数のトレースは、ＰＣＢの第１側面上の多数の接地サイトの下の列内に形成される幅の実質的に全てを占有する。
【００４３】
例５は、例１−４の任意の１つのコネクタを備え、複数のシグナルサイトのそれぞれが複数のシグナルピンを含む。
【００４４】
例６は、例１−５の任意の１つのコネクタを備え、複数のシグナルサイトのそれぞれが特異のシグナルペアを含む。
【００４５】
例７は、例１−６の任意の１つのコネクタを備え、複数のシグナルサイトは互い違いアレイで配置される。
【００４６】
例８は、多数の光導波路と、多数の光導波路および表面実装モジュールの間で連結される光送受信機と、表面実装モジュールの最下面上の多数の接続サイトとを含む光電子接続部を備え、多数の接続サイトは多数の接地サイトで実質的に囲まれた複数のシグナルサイトを含み、多数のＰＣＢシグナルサイトと多数のＰＣＢ接地サイトとを含む多数のマッチングＰＣＢ接続サイトを用いてプリント回路基板（ＰＣＢ）が表面実装コネクタに連結され、多数のＰＣＢ接地サイトはＰＣＢの第１側面上で互いに連結され、多数の接地ビアはＰＣＢの第２側面へとＰＣＢを貫通し、多数の接地ビアは多数の接地サイトより小さい。
【００４７】
例９は、例８の光電子接続部を備え、表面実装電気接続モジュールに隣接するＰＣＢに連結されるネットワーキングチップを更に備える。
【００４８】
例１０は、例８−９の任意の１つの光電子接続部を備え、表面実装モジュールの最下面上の多数の接続サイトは複数のシグナル列と、複数のシグナル列間に設置された連続する複数の接地列とを有し、それぞれのシグナル列は、多数の接地サイトによって互いに分離された多数のシグナルサイトを含む。
【００４９】
例１１は、例８−１０の任意の１つの光電子接続部を備え、複数のＰＣＢシグナルサイトをＰＣＢの第２側面に連結する多数のシグナルビアと、ＰＣＢの第２側面上に設置されて多数のシグナルビアと連結される複数のトレースとを更に備える。
【００５０】
例１２は、例８−１１の任意の１つの光電子接続部を備え、複数のトレースは、ＰＣＢの第１側面上の複数の接地列の下を通過する。
【００５１】
例１３は、例８−１２の任意の１つの光電子接続部を備え、複数のシグナルサイトは、３２の特異のペアチャネルを含む。
【００５２】
例１４は、例８−１３の任意の１つの光電子接続部を備え、それぞれのチャネルは毎秒約３２Ｇｂで処理する。
【００５３】
例１５は、例８−１４の任意の１つの光電子接続部を備え、多数の接続サイトを含む表面実装モジュールの最下面上の領域は、約１平方インチ（６．４５ｃｍ２）である。
【００５４】
例１６は、複数のシグナルサイトの第１密度と複数の接地サイトの第１密度とを有する表面実装コネクタをプリント回路基板（ＰＣＢ）の第１側面に連結する段階と、第１側面から第２側面へとＰＣＢを貫通して複数の接地ビアと複数のシグナルビアとを連結する段階であり、複数の接地ビアの密度は複数の接地サイトの第１密度より低い、段階と、複数の接地ビアのより低い密度によって提供されるスペースを使用して、ＰＣＢの第２側面上に複数のシグナルトレースをルーティングする段階とを含む、電子デバイスを製造する方法を備える。
【００５５】
例１７は、例１６の方法を備え、複数のシグナルトレースをルーティングする段階は、低コストの複数の金属被覆技術を使用してルーティングする段階を含む。
【００５６】
例１８は、例１６−１７の任意の１つの方法を備え、複数のシグナルトレースをＰＣＢの第２側面上にルーティングする段階は、複数のトレースを単一のリソグラフィ処理平面上にルーティングする段階を含む。
【００５７】
本電子デバイス、半田組成物、及び、関連する方法の、これらの例と他の例と特徴とは、以下の詳細な説明において部分的に記述されるだろう。この概要は、本主題の非限定的な例を提供することを意図されており、すなわち、排他的な説明または網羅的な説明を提供することを意図されてない。本モールド、モールドシステムおよび方法に関する情報を更に提供すべく、下記の詳細な説明が含まれる。
【００５８】
上記の詳細な説明は、詳細な説明の一部を形成する添付の図面の参照を含む。図面は、例示を目的として、本発明が実施され得る具体的な実施形態を示している。これらの実施形態はまた、本明細書において、「例」と称される。そのような例は、示され又は説明されたものに追加して、複数の要素を含み得る。しかしながら、本発明者らは、これら示され又は説明された要素だけが提供される例も想定している。更に、本発明者らは、本明細書で示され又は説明された、特定の例（若しくはその１又は複数の態様）に関して、又は、他の例（若しくはそれらの１又は複数の態様）に関して、これら示され又は説明された複数の要素（若しくはそれらの１又は複数の態様）の任意の組み合わせ又は置き換えを用いる例も想定している。
【００５９】
複数の特許文献に共通するように、本文書において、「１つ（ａ）」又は「１つ（ａｎ）」という用語は、任意の他の例とは関係なく、又は、「少なくとも１つ」若しくは「１又は複数」の使用とは関係なく、１又は複数を含むように用いられる。本文書において、別段の示唆がない限り、「又は」という用語は、「Ａ又はＢ」が「ＡであるがＢではない」、「ＢであるがＡではない」及び「ＡおよびＢ」を含むような非排他的な「又は」を指すべく用いられる。本文書において、「含む（ｉｎｃｌｕｄｉｎｇ）」及び「ここで（ｉｎ  ｗｈｉｃｈ）」という用語は、「備える（ｃｏｍｐｒｉｓｉｎｇ）」及び「ここで（ｗｈｅｒｅｉｎ）」という個別の用語の平易な英語による等価物として使用される。また、以下の請求項においては、「含む（ｉｎｃｌｕｄｉｎｇ）」及び「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語は制限のないものである。すなわち、ある請求項で、そのような用語の後に列挙されているものに追加して複数の要素を含む、システム、デバイス、物品、構成物、製法または処理はなおも、その請求項の範囲内に含まれると見なされる。更に、以下の請求項において、「第１」、「第２」及び「第３」等の用語は、単に符号として使用されているのであって、これらの対象物に数的な要件を課すことを意図されていない。
【００６０】
上記の説明は、例示することを意図されているのであって、制限するものではない。例えば、上記で説明された複数の例（又はそれらの１又は複数の態様）は、互いに組み合わせて用いられてもよい。他の実施形態は、当業者などが上記の説明を検討する際に用いられ得る。要約書は、技術的な開示の本質を読み手が迅速に確認することを可能にさせるべく、連邦規則法典集第３７巻§1.72 (b)に準拠して提供される。それは、請求項の範囲又は意味を解釈又は限定すべく使用されるのではないという理解のもとで提出される。また、上記の詳細な説明において、様々な特徴は、本開示を簡素化すべく、互いにグループ化されてもよい。これは、特許請求の範囲で記載されていない開示された特徴が、いずれの請求項においても不可欠であるということを意図するものとして解釈されるべきではない。むしろ、発明の主題は、特定の開示された実施形態の全ての特徴よりも少ないところにあってもよい。従って、以下の複数の請求項は、それぞれの請求項が別個の実施形態として独立し、本明細書によって詳細な説明の中に組み込まれている。そのような複数の実施形態は、様々な組み合わせ又は置き換えにおいて、互いに組み合わされ得ると想定される。本発明の範囲は、そのような請求項が権利を与えられる等価物の全範囲と共に、添付の特許請求の範囲 を参照して決定されるべきである。
【図１】
0006379428.tif 000002
【図２Ａ】
0006379428.tif 000003
【図２Ｂ】
0006379428.tif 000004
【図３Ａ】
0006379428.tif 000005
【図３Ｂ】
0006379428.tif 000006
【図４】
0006379428.tif 000007
【図５】
0006379428.tif 000008
【図６】
0006379428.tif 000009
【図７】
0006379428.tif 000010