(57)【特許請求の範囲】
【請求項１】
第１端子と、
第２端子と、
前記第１端子に接続された第１ノードと、前記第２端子に接続された第２ノードとを有し、制御信号に従って、前記第１ノードと前記第２ノードとを電気的に接続する第１スイッチと、
第１ノードと、第２ノードとを有し、前記第１スイッチと同期して、前記第１ノードと前記第２ノードとを電気的に接続する第２スイッチと、
前記第１端子に接続された第１ノードと、前記第２スイッチの前記第２ノードに接続された第２ノードとを有し、前記第２ノードにおける電位に対して前記第１ノードにおける電位が、所定の電位より高いとき、前記第１ノードにおける信号を前記第２ノードへ伝達する第１分離用スイッチと、
第１ノードと、第２ノードとを有し、前記第２ノードは、前記第２端子に接続され、前記第１ノードは、前記第２スイッチの第１ノードに接続され、前記第２ノードにおける電位に対して前記第１ノードにおける電位が、所定の電位より高いとき、前記第１ノードにおける信号を前記第２ノードへ伝達する第２分離用スイッチと、
を具備する、スイッチ回路。
【請求項２】
請求項１に記載のスイッチ回路において、
前記第１分離用スイッチは、その第１ノードとその第２ノードとの間に接続された第１ダイオードを有し、前記第１分離用スイッチにおける前記所定の電位は、前記第１ダイオードの電位障壁であり、
前記第２分離用スイッチは、その第１ノードとその第２ノードとの間に接続された第２ダイオードを有し、前記第２分離用スイッチにおける前記所定の電位は、前記第２ダイオードの電位障壁である、スイッチ回路。
【請求項３】
請求項２に記載のスイッチ回路において、
前記第１分離用スイッチは、その第１ノードとその第２ノードとの間に接続された第３ダイオードを有し、前記第１分離用スイッチの前記第２ノードにおける電位が、前記第１分離用スイッチの前記第１ノードにおける電位に対して、前記第３ダイオードの電位障壁よりも高いとき、前記第１分離用スイッチの前記第２ノードにおける信号を、前記第１分離用スイッチの前記第１ノードへ伝達し、
前記第２分離用スイッチは、その第１ノードとその第２ノードとの間に接続された第４ダイオードを有し、前記第２分離用スイッチの前記第２ノードにおける電位が、前記第２分離用スイッチの前記第１ノードにおける電位に対して、前記第４ダイオードの電位障壁よりも高いとき、前記第２分離用スイッチの前記第２ノードにおける信号を、前記第２分離用スイッチの前記第１ノードへ伝達し、
前記第１端子と前記第２端子との間の電位差が所定の電位差より大きいとき、前記第１分離用スイッチおよび前記第２分離用スイッチが導通状態とされ、前記第１入力信号は、前記第１スイッチおよび前記第２スイッチを介して、前記第２端子へ伝達され、
前記第１端子と前記第２端子との間の電位差が所定の電位差より小さいとき、前記第１分離用スイッチおよび前記第２分離用スイッチのそれぞれは非導通状態とされ、前記第２スイッチは、前記第１端子および前記第２端子から電気的に分離される、スイッチ回路。
【請求項４】
請求項３に記載のスイッチ回路において、
前記第１スイッチは、第１双方向スイッチと、前記第１双方向スイッチを、前記制御信号により制御する第１制御回路とを有し、
前記第１双方向スイッチは、それぞれ、ゲート端子、ソース端子、ドレイン端子およびボディ端子を有する第１ＭＯＳＦＥＴおよび第２ＭＯＳＦＥＴを含み、前記第１ＭＯＳＦＥＴの前記ドレイン端子は、前記第１端子に接続され、前記第２ＭＯＳＦＥＴのドレイン端子は、前記第２端子に接続され、前記第１ＭＯＳＦＥＴおよび前記第２ＭＯＳＦＥＴのそれぞれの前記ソース端子および前記ボディ端子は、共通に接続され、
前記第１制御回路は、共通に接続された前記第１ＭＯＳＦＥＴおよび前記第２ＭＯＳＦＥＴのそれぞれの前記ソース端子と、前記第１ＭＯＳＦＥＴおよび前記第２ＭＯＳＦＥＴのそれぞれの前記ゲート端子に接続され、前記制御信号に従って、前記第１ＭＯＳＦＥＴおよび前記第２ＭＯＳＦＥＴをスイッチングし、
前記第２スイッチは、第２双方向スイッチと、第２制御回路とを有し、
前記第２双方向スイッチは、それぞれ、ゲート端子、ソース端子、ドレイン端子およびボディ端子を有する第３ＭＯＳＦＥＴおよび第４ＭＯＳＦＥＴを含み、前記第３ＭＯＳＦＥＴの前記ドレイン端子は、前記第１分離用スイッチの前記第２ノードに接続され、前記第４ＭＯＳＦＥＴのドレイン端子は、前記第２分離用スイッチの前記第２ノードに接続され、前記第３ＭＯＳＦＥＴおよび前記第４ＭＯＳＦＥＴのそれぞれの前記ソース端子および前記ボディ端子は、共通に接続され、
前記第２制御回路は、共通に接続された前記第３ＭＯＳＦＥＴおよび前記第４ＭＯＳＦＥＴのそれぞれの前記ソース端子と、前記第３ＭＯＳＦＥＴおよび前記第４ＭＯＳＦＥＴのそれぞれの前記ゲート端子に接続され、前記第１双方向スイッチにおける前記第１ＭＯＳＦＥＴおよび前記第２ＭＯＳＦＥＴと同期して、前記第３ＭＯＳＦＥＴおよび前記第４ＭＯＳＦＥＴをスイッチングする、スイッチ回路。
【請求項５】
請求項３に記載のスイッチ回路において、
前記スイッチ回路は、前記第２端子と、接地電位との間に接続された第３スイッチを有し、
前記第３スイッチは、前記第１スイッチおよび前記第２スイッチに対して、相補的に導通するように制御され、導通により前記第２端子に接地電位を供給する、スイッチ回路。
【請求項６】
請求項３または５に記載のスイッチ回路が、半導体基板に形成されている、半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ回路に関し、特に高耐圧アナログスイッチ回路、例えば超音波診断装置において用いられる高耐圧アナログスイッチ回路およびそれを具備する半導体集積回路装置に関する。
【背景技術】
【０００２】
高耐圧アナログスイッチ回路として、制御コイルに電流を印加し、これによりコイルに磁界を発生させ、物理的に金属板を移動させて、接点間を接続するリレー回路が知られている。また、高耐圧アナログ回路を構成するスイッチおよびその制御回路を半導体素子で構成し、半導体集積回路装置とすることが、例えば特許文献１に示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３６３９９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
超音波診断装置として、医療用超音波診断装置がある。医療用超音波診断措置は、複数の振動子素子によって構成されたプローブを備えており、このプローブを人体へ当接して、診断を行う。この場合、プローブ内の複数の振動子素子に対して、駆動信号を印加することにより、振動子素子を駆動し、超音波を発生させ、体内から反射された反射波を、プローブ内の振動子素子によって電気信号へ変換する。変換後の電気信号は、増幅され、適切な信号処理を施すことにより、画像化され、表示される。
【０００５】
より正確な診断を行うために、画像精度の向上が求められている。画像精度向上の要求に伴い、プローブに内蔵される振動子素子の数は、近年増加する傾向にある。そのため、医療用超音波診断装置に設けられている送受信回路が同時に駆動可能な振動子数に対して、プローブに内蔵される振動子素子の数が上回る場合がある。この場合には、送受信回路と振動子素子との間の接続を切り替えるための高耐圧アナログスイッチ回路を、送受信回路と複数の振動子素子との間に設け、送受信回路と振動子素子との間の接続を切り替えることが行われる。なお、ここで、送受信回路とは、振動子素子を駆動する駆動信号を送信し、振動子素子によって変換された電気信号を受信する回路を意味している。
【０００６】
また、医療用超音波診断装置に使用するプローブは、診断用途に応じた様々のプローブが供給されている。この場合、例えば、複数のプローブのそれぞれにおける振動子素子と、送受信回路との間の接続を、高耐圧アナログスイッチ回路を用いて、プローブ単位で切り替えることが行われる。
【０００７】
高耐圧アナログスイッチ回路として、リレー回路を用いる場合、制御コイルに磁界を発生させるための電流が大きく、消費電力が大きくなる。また、物理的に金属板を移動させることにより、信号線の導通／遮断を制御する構成であるため、重量が大きく、小型化に適さないと言う課題がある。
【０００８】
特許文献１においては、スイッチおよびそれを制御する制御回路を、半導体素子により構成し、半導体集積回路装置とすることが示されており、消費電力を小さくし、小型化を可能である。
【０００９】
一般に、半導体素子で構成されるスイッチにおいては、伝達可能（導通可能）な電流量は、その半導体素子のサイズに依存している。また、半導体素子の持つ寄生容量も、半導体素子のサイズに依存しており、サイズに対応して増減する。超音波を発生させるとき（送信期間）では、振動素子を駆動するために、送受信回路は、大振幅で、大電流の信号を出力する。そのため、この大振幅で大電流の出力を、振動子素子へ伝達するためには、スイッチを構成する半導体素子には、大振幅で大電流の信号を導通（伝達）することが可能となるようなサイズを有していることが要求される。この場合、大振幅・大電流で振動子素子を駆動するために、送受信回路の出力インピーダンスは小さくなる。そのため、スイッチを構成する半導体素子のサイズを大きくすることにより、当該半導体素子が有する寄生容量が大きくなっても、スイッチを構成する半導体素子の寄生容量の増加による影響は軽微である。
【００１０】
ところが、振動子素子から、反射波に応じた信号を送受信回路へ伝達するとき（受信期間）、反射波に応じた信号は、小振幅の信号である。そのため、送信期間のことを考慮して、スイッチを構成する半導体素子のサイズを大きくしておくと、受信期間においては、反射波に応じた信号が、半導体素子に付随する大きな寄生容量によって劣化することになる。
【００１１】
すなわち、送信期間においては、スイッチを構成する半導体素子を流れる導通電流量を増加させることが望まれ、受信期間においては、当該半導体素子の寄生容量を低減することが望まれる。半導体素子のサイズは、導通電流量の増加と寄生容量の低減とのトレードオフで定めることが要求され、双方の最適化は困難な問題である。
【００１２】
特許文献１には、スイッチを構成する半導体素子は示されているが、半導体素子のサイズに対する要求が、送信期間と受信期間とで異なることも認識されていない。
【００１３】
本発明の目的は、小振幅の信号の伝達の際の劣化を抑制しながら、大振幅で、大電流の信号を伝達することが可能なスイッチ回路を提供することにある。
【００１４】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
すなわち、スイッチ回路は、第１端子と、第２端子と、第１スイッチと、第２スイッチと、第１分離用スイッチと、第２分離用スイッチとを具備している。ここで、第１スイッチは、第１端子に接続された第１ノードと、第２端子に接続された第２ノードとを有し、制御信号に従って、第１ノードと第２ノードとを電気的に接続する。第２スイッチは、第１ノードと、第２ノードとを有し、第１スイッチと同期して、第１ノードと第２ノードとを電気的に接続する。また、第１分離用スイッチは、第１端子に接続された第１ノードと、第２スイッチの第２ノードに接続された第２ノードとを有し、第２ノードにおける電位に対して第１ノードにおける電位が、所定の電位より高いとき、第１ノードにおける信号を第２ノードへ伝達する。さらに、第２分離用スイッチは、第１ノードと、第２ノードとを有し、第２ノードは、第２端子に接続され、第１ノードは、第２スイッチの第１ノードに接続され、第２ノードにおける電位に対して第１ノードにおける電位が、所定の電位より高いとき、第１ノードにおける信号を第２ノードへ伝達する。
【００１７】
第１スイッチおよび第２スイッチが導通状態にされている期間において、第１端子に供給された高電位の信号は、第１スイッチを介して第１端子から第２端子へ伝達される。また、この期間においては、第１分離用スイッチおよび第２分離用スイッチのそれぞれの第１ノードにおける電位が、第２ノードにおける電位よりも所定の電位より高くなるため、第１端子に供給された信号は、第１分離用スイッチ、第２スイッチおよび第２分離用スイッチを介して、第２端子へ伝達される。これにより、第１端子と第２端子との間に、並列に接続された２つの信号経路が形成され、高電位で、大電流の信号を第１端子から第２端子へ伝達することが可能となる。
【００１８】
また、第１スイッチおよび第２スイッチが導通状態にされている期間において、第２端子に供給された低電位の信号は、第１分離用スイッチおよび第２分離用スイッチを非導通状態にする。そのため、第２スイッチは、第１端子および第２端子から電気的に分離され、第２端子に供給された低電位の信号は、第１スイッチを介して、第１端子へ伝達される。第２スイッチが、第１端子および第２端子から分離されるため、第１端子および第２端子に付随する寄生容量を低減することが可能となり、低電位の信号が劣化するのを抑制することが可能となる。
【００１９】
一実施の形態においては、第１分離用スイッチは、その第１ノードとその第２ノードとの間に接続された第１ダイオードを有し、第２分離用スイッチは、その第１ノードとその第２ノードとの間に接続された第２ダイオードとを有し、第１分離用スイッチにおける所定の電位は、第１ダイオードの電位障壁とされ、第２分離用スイッチにおける所定の電位は、第２ダイオードの電位障壁とされる。
【００２０】
また、この一実施の形態においては、第１分離用スイッチは、さらに、その第１ノードとその第２ノードとの間に接続された第３ダイオードを有し、第１分離用スイッチの第２ノードにおける電位が、第１分離用スイッチの第１ノードにおける電位に対して、第３ダイオードの電位障壁よりも高いとき、第１分離用スイッチの第２ノードにおける信号を、第１分離用スイッチの第１ノードへ伝達する。また、第２分離用スイッチは、その第１ノードとその第２ノードとの間に接続された第４ダイオードを有し、第２分離用スイッチの第２ノードにおける電位が、第２分離用スイッチの第１ノードにおける電位に対して、第４ダイオードの電位障壁よりも高いとき、第２分離用スイッチの第２ノードにおける信号を、第２分離用スイッチの前記第１ノードへ伝達する。
【００２１】
さらに、この実施の形態においては、第１端子に、第２端子に供給される信号よりも振幅の大きい第１入力信号が供給されたとき、第１分離用スイッチおよび第２分離用スイッチが導通状態とされ、第１入力信号は、第１スイッチおよび第２スイッチを介して、第２端子へ伝達され、第２端子に、第１入力信号よりも振幅の小さい第２入力信号が供給されたとき、第１分離用スイッチおよび第２分離用スイッチのそれぞれは非導通状態とされ、第２スイッチは、第１端子および第２端子から電気的に分離される。
【００２２】
第１ダイオードと第３ダイオードにより、第１双方向ダイオードが構成され、第２ダイオードと第４ダイオードにより、第２双方向ダイオードが構成される。第１入力信号および第２入力信号のそれぞれは、所定の電圧を中心として、その上下に電位が変化する。
【００２３】
第１スイッチおよび第２スイッチが導通状態にされている期間において、２個のダイオードの電位障壁を越える大きさの振幅を持つ第１入力信号が、第１端子に供給されると、第１双方向ダイオードおよび第２双方向ダイオードが導通状態となる。その結果、第１入力端子と第２入力端子との間には、並列的に２個の伝達経路が形成されるため、大振幅で、大電流の信号を、第１端子から第２端子へ伝達することが可能となる。
【００２４】
一方、その振幅が小さい第２入力信号が、第２端子に供給されると、第１分離用スイッチおよび第２分離用スイッチのそれぞれは、非導通状態となる。その結果、第２スイッチは、第１端子および第２端子から電気的に分離される。これにより、第１端子および第２端子に付随する寄生容量を低減することが可能となり、第１スイッチを介して第２端子から第１端子へ伝達する第２入力信号が劣化するのを抑制することが可能となる。
【発明の効果】
【００２５】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２６】
小振幅の信号の伝達の際の劣化を抑制しながら、大振幅で、大電流の信号を伝達することが可能なスイッチ回路を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】実施の形態１に係るスイッチ回路の構成を示すブロック図である。
【図２】実施の形態２に係るスイッチ回路の構成を示す回路図である。
【図３】実施の形態２の変形例に係るスイッチ回路の構成を示す回路図である。
【図４】実施の形態３に係るスイッチ回路の構成を示す回路図である。
【図５】実施の形態４に係わる医療用超音波診断装置の構成を示すブロック図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は、原則として省略する。
【００２９】
以下で説明する複数の実施の形態では、医療用超音波診断装置に用いられるスイッチ回路を例として説明するが、スイッチ回路は種々の電子装置に用いることが可能であるため、これに限定されるものではない。また、スイッチ回路としては、医療用超音波診断装置において、振動子素子と送受信回路との間に設けられるスイッチ回路を例として説明する。この場合、送受信回路は、送信期間において、振動子素子を駆動するための大振幅で、大電流の駆動信号を送信する。一方、受信期間においては、送受信回路は振動子素子からの小振幅の信号を受信することになる。一例を述べるならば、送受信回路は、送信期間において、接地電圧を基準として上下（正負）に数Ｖから数十Ｖの振幅を有する駆動信号を出力する。また、振動子素子を駆動するために、送受信回路は、例えば２Ａ程度の電流を供給する。一方、受信期間においては、振動子素子から送受信回路へ供給される信号の振幅は、例えば数十ｕＶから数百ｍＶ程度である。
【００３０】
受信期間において、送受信回路へ供給される信号はアナログ信号である。そのため、振動子素子と送受信回路との間に設けられるスイッチ回路は、高耐圧アナログスイッチ回路である。以下の説明においては、高耐圧アナログスイッチ回路は、単に高耐圧スイッチ回路あるいはスイッチ回路とも称する。
【００３１】
（実施の形態１）
図１は、実施の形態１に係わる高耐圧スイッチ回路の構成を示すブロック図である。同図において、１００は高耐圧スイッチ回路、１および２のそれぞれは、スイッチ、３ａおよび３ｂのそれぞれは、分離用スイッチを示している。高耐圧スイッチ回路１００は、さらに入出力端子ａおよびｂ（第１端子および第２端子）を具備している。
【００３２】
スイッチ１およびスイッチ２（第１スイッチおよび第２スイッチ）は、互いに同じ構成にされており、スイッチ１および２のそれぞれは、ノードｎ１とノードｎ２（第１ノードと第２ノード）とを有している。スイッチ１は、制御端子に供給される制御信号（第１制御信号）に従って、ノードｎ１とノードｎ２との間を電気的に接続する。例えば、制御信号の電圧がハイレベルになることによって、スイッチ１は、ノードｎ１とノードｎ２との間を導通し、制御信号の電圧がロウレベルになることによって、スイッチ１は、ノードｎ１とノードｎ２との間を非導通にする。スイッチ１と同様にスイッチ２も、制御端子に供給される制御信号（第２制御信号）に従って、ノードｎ１とノードｎ２との間を電気的に接続あるいは非導通とする。この実施の形態１においては、スイッチ２は、スイッチ１と同期して、動作する。すなわち、スイッチ１が、制御信号によって、ノードｎ１とノードｎ２との間を導通させるとき、スイッチ２も、ノードｎ１とノードｎ２との間を導通させ、スイッチ１が、ノードｎ１とノードｎ２との間を非導通にするとき、スイッチ２も、ノードｎ１とノードｎ２との間を非導通にする。
【００３３】
スイッチ１のノードｎ１は、高耐圧スイッチ回路１００の入出力端子ａに接続され、ノードｎ２は、高耐圧スイッチ回路１００の入出力端子ｂに接続されている。
【００３４】
分離用スイッチ３ａおよび３ｂ（第１分離用スイッチおよび第２分離用スイッチ）は、互いに同じ構成を有し、それぞれは、ノードｎ１とノードｎ２（第１ノードと第２ノード）とを有している。分離用スイッチ３ａは、ノードｎ１に、そのアノードが接続され、ノードｎ２に、そのカソードが接続されたダイオードＤ１１（第１ダイオード）と、ノードｎ１に、そのカソードが接続され、ノードｎ２に、そのアノードが接続されたダイオードＤ２２（第３ダイオード）とを有している。また、分離用スイッチ３ｂは、ノードｎ１に、そのアノードが接続され、ノードｎ２に、そのカソードが接続されたダイオードＤ１２（第２ダイオード）と、ノードｎ１に、そのカソードが接続され、ノードｎ２に、そのアノードが接続されたダイオードＤ２１（第４ダイオード）とを有している。
【００３５】
分離用スイッチ３ａのノードｎ１は、入出力端子ａに接続され、そのノードｎ２は、スイッチ２のノードｎ２に接続されている。また、分離用スイッチ３ｂのノードｎ２は、入出力端子ｂに接続され、そのノードｎ１は、スイッチ２のノードｎ１に接続されている。
【００３６】
分離用スイッチ３ａにおいては、ダイオードＤ１１のアノードとダイオードＤ２２のカソードが、ノードｎ１に接続され、ダイオードＤ１１のカソードとダイオードＤ２２のアノードとが、ノードｎ２に接続されていることになる。ノードｎ２における電位に対して、ノードｎ１における電位が、ダイオードＤ１１の電位障壁（例えば、約０．６Ｖ）の電位よりも高い電位となると、ダイオードＤ１１が導通状態となる。一方、ノードｎ１における電位に対して、ノードｎ２における電位が、ダイオードＤ２２の電位障壁の電位よりも高い電位となることにより、ダイオードＤ２２が導通状態となる。言い換えるならば、分離用スイッチ３ａは、互いに異なる電位方向の電位障壁を２個有する双方向ダイオードと見なすことができる。
【００３７】
同様に、分離用スイッチ３ｂも、そのノードｎ２における電位に対して、ノードｎ１における電位が、ダイオードＤ１２の電位障壁の電位よりも高い電位となることにより、ダイオードＤ１２が導通状態となる。また、ノードｎ１における電位に対して、ノードｎ２における電位が、ダイオードＤ２１の電位障壁の電位よりも高い電位となることにより、ダイオードＤ２１が導通状態となる。従って、分離用スイッチ３ｂも、互いに異なる電位方向の電位障壁を２個有する双方向ダイオードと見なすことができる。
【００３８】
このように、分離用スイッチ３ａおよび３ｂのそれぞれは、ノードｎ１における電位に対して、ノードｎ２における電位が、所定の電位（電位障壁の電位）よりも高い電位となることにより、導通状態となり、ノードｎ２における電位に対し、ノードｎ１における電位が、所定の電位（電位障壁の電位）よりも高い電位となることにより、導通状態となる。
【００３９】
一方、分離用スイッチ３ａ、３ｂにおいて、ノードｎ１における電位と、ノードｎ２における電位との間の電位差が、所定の電位よりも小さい場合には、ダイオードＤ１１およびＤ２２（Ｄ１２およびＤ２１）の両方が非導通状態となる。すなわち、分離用スイッチ３ａおよび３ｂは、非導通状態となる。言い換えるならば、分離用スイッチ３ａおよび３ｂは、所定の電位を閾値とした双方向スイッチと見なすこともできる。
【００４０】
スイッチ２が導通状態にされると、スイッチ２を介して、分離用スイッチ３ａのノードｎ２と分離用スイッチ３ｂのノードｎ１とが電気的に接続されることになる。このとき、入出力端子ａと入出力端子ｂとの間の電位差が、分離用スイッチ３ａの所定の電位（閾値）と分離用スイッチ３ｂの所定の電位（閾値）との和の電位よりも大きくなることにより、分離用スイッチ３ａおよび３ｂのそれぞれは、導通状態となる。その結果として、入出力端子ａと入出力端子ｂとの間に、分離用スイッチ３ａ、スイッチ２および分離用スイッチ３ｂを直列接続した信号経路が形成されることになる。このとき、スイッチ１も導通状態であるため、入出力端子ａと入出力端子ｂとの間には、スイッチ１による信号経路が形成されることになる。従って、入出力端子ａと入出力端子ｂとの間に、互いに並列接続された２個の信号経路が形成されることになる。
【００４１】
例えば、入出力端子ａには、送受信回路（図示しない）から、振動子素子を駆動するための大振幅の駆動信号が供給される。大振幅であるため、分離用スイッチ３ａおよび３ｂのそれぞれの閾値（電位障壁の電位）の和の電位よりも高い電位を有することになる。これにより、分離用スイッチ３ａおよび３ｂのそれぞれが導通状態となる。送受信回路から、振動子素子を駆動する駆動信号が、スイッチ回路１００の入出力端子ａに供給され、このスイッチ回路１００が、オン状態にされた場合、入出力端子ａと入出力端子ｂとの間に２個の信号経路が並列に接続されることになるため、大電流を入出力端子ａ、ｂ間で流すことが可能となる。すなわち、送受信回路から振動子素子へ供給することが要求される送信信号の大電流は、第１及び第２スイッチ１、２が、通電可能な電流量の総和で満足できれば良いことになる。
【００４２】
一方、例えば、振動子素子からの信号は、スイッチ回路１００の入出力端子ｂに供給される。この場合、振動子素子からの信号は、反射波に基づいた小振幅な信号である。そのため、振動子素子から、入出力端子ｂに供給される振動子素子からの信号は、第２スイッチ２が導通状態にされていても、分離用スイッチ３ａおよび３ｂの閾値（電位障壁の電位）の和を超えない。これにより、分離用スイッチ３ａおよび３ｂのそれぞれは、遮断状態となる。その結果、スイッチ２は、入出力端子ａ、ｂに電気的に接続されず、分離された状態となる。すなわち、ダイオードＤ２１、Ｄ２２の電位障壁以下の小信号となる受信信号の場合には、第１及び第２の双方向ダイオード（分離用スイッチ３ａ、３ｂ）が、電位障壁となり、第２のスイッチ２は、入出力端子ａおよびｂから遮断され、分離される。これにより、振動子素子からの受信信号は、スイッチ１のみ通過する。
【００４３】
スイッチ２に付随する寄生容量は、分離用スイッチ３ａ、３ｂに付随する寄生容量よりも、その容量値が大きい。例えば、スイッチ２のノードｎ１に付随する寄生容量は、分離用スイッチ３ｂのノードｎ２に付随する寄生容量よりも大きい。小振幅の信号を、入出力端子ｂから入出力端子ａへ伝達する受信期間においては、分離用スイッチ３ｂが、入出力端子ｂとスイッチ２とを電気的に分離する。そのため、入出力端子ｂからスイッチ回路１００を見た場合、スイッチ回路１００の寄生容量は、スイッチ１のノードｎ２に付随する寄生容量と分離用スイッチ３ｂのノードｎ２に付随する寄生容量とになるため、容量値の低減を図ることが可能となる。
【００４４】
また、このとき、分離用スイッチ３ａが、入出力端子ａとスイッチ２とを電気的に分離するため、スイッチ１を介して入出力端子ｂに接続される入出力端子ａに付随する寄生容量も、スイッチ１のノードｎ１に付随する寄生容量と分離用スイッチ３ａのノードｎ１に付随する寄生容量との和になる。これにより、入出力端子ｂに供給される小振幅の信号が、寄生容量によって劣化するのを抑制することが可能となる。なお、この場合には、入出力端子ｂに供給された小振幅の信号（振動子素子からの信号）は、スイッチ１のみを介して入出力端子ａへ伝達されることになる。
【００４５】
入出力端子ａに大振幅の信号が供給され、入出力端子ｂに小振幅の信号が供給される場合を説明したが、入出力端子ｂに大振幅の信号が供給され、入出力端子ａに小振幅の信号が供給された場合も同様である。すなわち、この場合も、大振幅の信号は、互いに並列接続された２個の信号経路を介して入出力端子ｂから入出力端子ａへ伝達される。一方、小振幅の信号の場合には、スイッチ１の信号経路のみを介して、入出力端子ａから入出力端子ｂへ伝達される。また、この場合には、入出力端子ａから見たスイッチ回路１００の寄生容量は、スイッチ１のノードｎ１に付随する寄生容量と、分離用スイッチ３ａのノードｎ１に付随する寄生容量となり、小振幅の信号が劣化するのを抑制することが可能となる。
【００４６】
すなわち、小振幅の信号を伝達する場合、入出力端子ａ、ｂから見たスイッチ回路１００の寄生容量は、スイッチ１が持つ寄生容量が主体となり、スイッチ２の寄生容量の分が低減される。
【００４７】
図１において、スイッチ２のノードｎ１と接地電圧Ｖｓとの間、およびスイッチ２のノードｎ２と接地電圧Ｖｓとの間には、それぞれ抵抗Ｒが、直列に接続されている。この抵抗Ｒは、比較的大きな抵抗値を有する。そのため、寄生抵抗を、抵抗Ｒとしてもよい。この抵抗Ｒは、スイッチ２が例えばオフ状態にされているとき、スイッチ２のノードｎ１およびｎ２（すなわち、分離用スイッチ３ａのノードｎ２および分離用スイッチ３ｂのノードｎ１）のそれぞれに蓄積されている電荷を放電し、これらのノードの電位を接地電圧Ｖｓにするために設けられている。
【００４８】
制御信号（第１制御信号、第２制御信号）によって、スイッチ１および２のそれぞれが、オフ状態にされている期間においても、抵抗Ｒによって、分離用スイッチ３ａのノードｎ２および分離用スイッチ３ｂのノードｎ１には、接地電圧Ｖｓが供給されていることになる。これにより、スイッチ１、２を遮断（オフ）した場合も、分離用スイッチ（双方向ダイオード）３ａ、３ｂが電位障壁として動作する。すなわち、入出力端子ａ、ｂに接地電圧Ｖｓに対してダイオードの電位障壁を越える電位を有する信号が供給されない限り、スイッチ２は、入出力端子ａ，ｂから、電気的に分離（遮断）される。
【００４９】
このように、実施の形態１においては、分離用スイッチ（双方向ダイオード）３ａ、３ｂの電位障壁を利用して、大振幅で、大電流の信号を伝達する際（送信期間）には、スイッチのサイズとして、スイッチ１のサイズと、スイッチ２のサイズとの和として適宜設計し、小振幅の信号を伝達する際（受信期間）には、スイッチのサイズとして、スイッチ１のサイズとして適宜設計し、最適化することが可能となる。また、小振幅の信号を伝達する期間においては、スイッチ回路１００の寄生容量を低減し、信号が劣化するのを抑制することが可能となる。ここで述べた、スイッチ１、２および分離用スイッチ３ａ、３ｂのそれぞれは、半導体素子で構成し、１つの半導体基板に形成されているが、これに限定されない。
【００５０】
また、図１に示した例では、入出力端子ａ、ｂにそれぞれ供給される信号が、所定の電圧を中心として、電圧値が上下（正負）に振れる場合を説明したが、入出力端子ａ、ｂにそれぞれ供給される信号は、所定の電位に対して、その電圧が上側（正）あるいは下側（負）にのみ変化するような信号であってもよい。この場合には、分離用スイッチ３ａおよび３ｂのそれぞれは、双方向ダイオードではなく、１方向ダイオードでよい。例えば、所定の電圧が、接地電圧Ｖｓで、信号は接地電圧Ｖｓに対して上側（正）にのみ変化するとした場合、分離用スイッチ３ａは、ダイオードＤ１１（第１ダイオード）のみでよいし、分離用スイッチ３ｂは、ダイオードＤ１２（第２ダイオード）のみでよい。このようにすることにより、入出力端子ａに、大振幅の信号が供給された送信期間においては、２個の信号経路が、入出力端子ａ、ｂ間で並列に形成されることになる。また、入出力端子ｂに小振幅の信号が供給されるときには、ダイオードＤ１２によって、スイッチ２のノードｎ１と入出力端子ｂとは電気的に分離されるため、信号が劣化するのを抑制することが可能となる。
【００５１】
（実施の形態２）
図２は、実施の形態２に係わるスイッチ回路の構成を示す回路図である。図２に示したスイッチ回路１００は、図１に示したスイッチ回路と類似しているので、ここでは、主に相違点のみを説明する。なお、図２には、図１に示した抵抗Ｒは省略されているが、図１と同様に、スイッチ２のノードｎ１とｎ２のそれぞれに接続されているものと理解して頂きたい。
【００５２】
実施の形態１に対して、実施の形態２においては、スイッチ１およびスイッチ２のそれぞれが、双方向スイッチと制御回路とによって構成されている。スイッチ１に含まれる双方向スイッチ（第１双方向スイッチ）とスイッチ２に含まれる双方向スイッチ（第２双方向スイッチ）とは、互いに同じ構成を有している。同様に、スイッチ１に含まれる制御回路（第１制御回路）と、スイッチ２に含まれる制御回路（第２制御回路）とは、互いに同じ構成を有している。
【００５３】
図２において、スイッチ１は、双方向スイッチ１１と、制御回路１２とを備えている。双方向スイッチ１１は、第１および第２電界効果型トランジスタ（以下、ＭＯＳＦＥＴと称する）Ｍ１、Ｍ２を有している。この実施の形態２においては、第１および第２ＭＯＳＦＥＴＭ１、Ｍ２のそれぞれは、高耐圧のｎチャンネル型ＭＯＳＦＥＴ（以下、高耐圧ｎ型ＭＯＳＦＥＴと称する）とされている。本願明細書において述べる高耐圧ｎ型ＭＯＳＦＥＴは、ゲート端子、ソース端子、ドレイン端子およびボディ端子（バックゲート端子）を有している。
【００５４】
第１および第２高耐圧ｎ型ＭＯＳＦＥＴＭ１、Ｍ２のそれぞれのソース端子およびボディ端子は、共通に接続され、制御回路１２の制御端子ＶＳに接続されている。また、第１および第２高耐圧ｎ型ＭＯＳＦＥＴＭ１、Ｍ２のそれぞれのゲート端子は、制御回路１２の制御端子ＶＧに接続されている。さらに、第１高耐圧ｎ型ＭＯＳＦＥＴＭ１のドレイン端子は、スイッチ１のノードｎ１を介して、入出力端子ａに接続され、第２高耐圧ｎ型ＭＯＳＦＥＴＭ２のドレイン端子は、スイッチ１のノードｎ２を介して、入出力端子ｂに接続されている。
【００５５】
同様に、スイッチ２は、双方向スイッチ２１と、制御回路２２とを備えており、双方向スイッチ２１は、第３及び第４高耐圧ｎ型ＭＯＳＦＥＴＭ３、Ｍ４を有している。第３及び第４高耐圧ｎ型ＭＯＳＦＥＴＭ３、Ｍ４のそれぞれのソース端子およびボディ端子は、互いに共通に接続され、制御回路２２の制御端子ＶＳに接続されており、第３及び第４高耐圧ｎ型ＭＯＳＦＥＴＭ３、Ｍ４のそれぞれのゲート端子は、制御回路２２の制御端子ＶＧに接続されている。第３高耐圧ｎ型ＭＯＳＦＥＴＭ３のドレイン端子は、スイッチ２のノードｎ２を介して、分離用スイッチ（双方向ダイオード）３ａのノードｎ２に接続され、第４高耐圧ｎ型ＭＯＳＦＥＴＭ４のドレイン端子は、スイッチ２のノードｎ１を介して、分離用スイッチ（双方向ダイオード）３ｂのノードｎ１に接続されている。
【００５６】
制御回路１２、２２のそれぞれは、制御端子に供給される制御信号に基づいて、制御端子ＶＳにおける電位を基準に、高耐圧ｎ型ＭＯＳＦＥＴＭ１〜Ｍ４のそれぞれをオン／オフするのに必要な電圧を、制御信号として生成し、制御端子ＶＧに供給する。例えば、入出力端子ａに大振幅の信号が供給されたときと、入出力端子ｂに小振幅の信号が供給されたときとで、高耐圧ｎ型ＭＯＳＦＥＴＭ１〜Ｍ４のソースにおける電位が、異なる。そのため、この実施の形態２における制御回路１２、２２は、そのときの制御端子ＶＳにおける電位を基準として、高耐圧ｎ型ＭＯＳＦＥＴをオン／オフする電圧を生成し、制御端子ＶＧから出力する。例えば、制御回路１２、２２のそれぞれは、制御端子ＶＳに接続された容量素子を具備し、容量素子に蓄積された電荷によって、ソース端子における電位を把握し、そのときのソース端子における電位に応じた制御信号を生成して、制御端子ＶＧへ供給する。なお、高耐圧ｎ型ＭＯＳＦＥＴのソース端子とドレイン端子は、相互に入れ替え可能であるが、本願明細書においては、ボディ端子に接続されたＭＯＳＦＥＴの端子をソース端子としている。
【００５７】
制御回路１２、２２が、制御端子に供給された制御信号に基づいて、制御端子ＶＳに対して高い電圧を有する制御信号を生成し、制御端子ＶＧへ供給すると、双方向スイッチ１１を構成する高耐圧ｎ型ＭＯＳＦＥＴＭ１およびＭ２のそれぞれが、オン状態となり、双方向スイッチ２１を構成する高耐圧ｎ型ＭＯＳＦＥＴＭ３およびＭ４のそれぞれも、オン状態となる。このとき、入出力端子ａまたはｂに、大振幅の信号が供給されると、実施の形態１で述べたのと同様に、２個のスイッチ１および２を介して、大振幅の信号は、入出力端子ｂまたはａへ伝達される。すなわち、オン状態の高耐圧ｎ型ＭＯＳＦＥＴＭ１、Ｍ２（Ｍ３、Ｍ４）を介して、大振幅の信号が伝達される。一方、高耐圧ｎ型ＭＯＳＦＥＴＭ１〜Ｍ４がオン状態となっているときに、入出力端子ｂまたはａに、小振幅の信号が供給されると、実施の形態１と同様に、スイッチを構成する高耐圧ｎ型ＭＯＳＦＥＴＭ１、Ｍ２を介してのみ、信号の伝達が行われる。高耐圧ｎ型ＭＯＳＦＥＴＭ１〜Ｍ４がオフ状態となっているときにも、実施の形態１においてスイッチ２がオフ状態となっているときと同じであり、寄生容量が低減され、信号の劣化が抑制される。
【００５８】
実施の形態２では、スイッチ１、２として、高耐圧ｎ型ＭＯＳＦＥＴを用いた例を説明したが、高耐圧ｎ型ＭＯＳＦＥＴは、例えば高耐圧ｐ（ｐチャンネル）型ＭＯＳＦＥＴであってもよいし、高耐圧バイポーラトランジスタ等、同様の機能を有するデバイスと置き換えることが可能である。
【００５９】
高耐圧ｎ型ＭＯＳＦＥＴＭ１〜Ｍ４、ダイオードＤ１１、Ｄ１２、Ｄ２１、Ｄ２２等の半導体素子は、１つの半導体基板に形成された半導体素子を用いることで、実施の形態２で説明したスイッチ回路１００は、半導体集積回路装置に形成されている。しかしながら、これに限定されるものではない。
【００６０】
＜変形例＞
図３は、実施の形態２の変形例に係わるスイッチ回路の構成を示す回路図である。図３に示す変形例は、図２に示したスイッチ回路と類似している。ここでは、相違点を主に説明する。
【００６１】
図２に示したスイッチ回路と異なる点は、スイッチ１に備えられている制御回路１２に供給される制御信号と、スイッチ２に備えられている制御回路２２に供給される制御信号とが異なることである。すなわち、スイッチ１とスイッチ２とは、別々の制御信号によって、オン／オフの制御が行われる。互いに異なる制御信号が供給されるようにするために、スイッチ回路１００は、制御端子として、制御端子１と制御端子２とを備えており、制御端子１に供給された制御信号が、制御回路１２に、制御信号として供給され、制御端子２に供給された制御信号が、制御回路２２に、制御信号として供給される。
【００６２】
図１および図２に示したスイッチ回路１００においては、スイッチ２は、スイッチ１と同期してオン／オフの動作を行うが、この変形例においては、スイッチ１とスイッチ２とを、それぞれ個別にオン／オフの制御を行うことが可能となる。
【００６３】
（実施の形態３）
図４は、実施の形態３に係わるスイッチ回路の構成を示す回路図である。図４に示したスイッチ回路１００は、図２に示したスイッチ回路と類似している。ここでも、図２に示したスイッチ回路との相違点を主に説明する。
【００６４】
図２に示したスイッチ回路と相違する点は、実施の形態３に係わるスイッチ回路１００は、入出力端子ｂと接地電圧Ｖｓとの間に接続されたスイッチ４と、スイッチ４を制御するインバータ回路ＩＶとが設けられていることである。インバータ回路ＩＶは、制御端子からの制御信号を位相反転し、位相反転によって得られた制御信号を、スイッチ４をオン／オフする制御信号として供給する。
【００６５】
この実施の形態３において、スイッチ４は、スイッチ１および２と相補的にオン／オフ（導通／遮断）するように、インバータ回路ＩＶからの制御信号によって制御される。すなわち、制御端子から制御信号によって、スイッチ１内の双方向スイッチ１１を構成する高耐圧ｎ型ＭＯＳＦＥＴＭ１、Ｍ２がオン状態にされ、スイッチ２内の双方向スイッチ２１を構成する高耐圧ｎ型ＭＯＳＦＥＴＭ３、Ｍ４がオン状態にされると、スイッチ４は、オフ状態にされる。反対に、制御端子からの制御信号によって、高耐圧ｎ型ＭＯＳＦＥＴＭ１〜Ｍ４のそれぞれがオフ状態にされると、スイッチ４がオン状態にされる。スイッチ４がオン状態にされることにより、入出力端子ｂには、スイッチ４を介して接地電圧Ｖｓが供給されることになる。
【００６６】
この実施の形態３においては、入出力端子ａに、送受信回路（図示しない）から、振動子素子を駆動するための駆動信号が供給される。一方、入出力端子ｂには、振動子素子（図示せず）が接続される。なお、医療用超音波診断装置における送受信回路および振動子素子については、後で図５を用いて、一例を示す。
【００６７】
制御端子からの制御信号によって、スイッチ１および２をオフ（遮断）状態にする場合、入出力端子ａに接続された送受信回路からの駆動信号は、入出力端子ｂに伝達されない（遮断されている）ことが望ましい。すなわち、オフアイソレーションが優れていることが望ましい。しかしながら、スイッチ１および２内の双方向スイッチ１１および２１のそれぞれを、高耐圧ｎ型ＭＯＳＦＥＴで構成した場合、高耐圧ｎ型ＭＯＳＦＥＴのそれぞれの端子間には、寄生容量が存在する。高耐圧ｎ型ＭＯＳＦＥＴがオフ状態にされていても、入出力端子ａに供給されている信号が、この寄生容量を介して、入出力端子ｂへ漏れる。例えば、高耐圧ｎ型ＭＯＳＦＥＴに存在する寄生容量としては、そのソース端子とそのゲート端子間に存在する寄生容量、そのドレイン端子とゲート端子間に存在する寄生容量、ドレイン端子とボディ端子との間に存在する寄生容量などがある。
【００６８】
双方向スイッチ１１を構成する高耐圧ｎ型ＭＯＳＦＥＴＭ１、Ｍ２が、ともにオフ状態にされていても、高耐圧ｎ型ＭＯＳＦＥＴＭ１に存在する寄生容量と高耐圧ｎ型ＭＯＳＦＥＴＭ２に存在する寄生容量とが、入出力端子ａ、ｂ間に直列に接続され、入出力端子ａにおける信号が、これらの寄生容量を介して漏れ信号として、入出力端子ｂへ伝達することになる。
【００６９】
また、双方向スイッチ２１を構成する高耐圧ｎ型ＭＯＳＦＥＴＭ３、Ｍ４が、ともにオフ状態にされていても、高耐圧ｎ型ＭＯＳＦＥＴＭ３に存在する寄生容量と高耐圧ｎ型ＭＯＳＦＥＴＭ４に存在する寄生容量とが、スイッチ２のノードｎ２，ｎ１間に直列に接続され、ノードｎ２における信号が、これらの寄生容量を介して漏れ信号として、ノードｎ１へ伝達することになる。ダイオードＤ１１、Ｄ１２、Ｄ２１およびＤ２２においても、アノードとカソードとの間に寄生容量が存在するため、入出力端子ａに供給された駆動信号は、スイッチ２のノードｎ２に漏れ、さらにスイッチ２のノードｎ１における漏れ信号は、入出力端子ｂへ、漏れ信号として伝播することになる。
【００７０】
この実施の形態３においては、スイッチ１および２がオフ（遮断）状態にされているとき、スイッチ４がオン（導通）状態にされる。これにより、入出力端子ｂへ伝播した漏れ信号は、接地電圧Ｖｓへ吸収されることになり、オフアイソレーションを向上させることが可能となる。
【００７１】
なお、ここでは、高耐圧ｎ型ＭＯＳＦＥＴを例にして説明したが、高耐圧ｐ型ＭＯＳＦＥＴを用いたスイッチ回路にも適用することができる。また、図３および図４においても、図１に示した抵抗Ｒは省略されているが、図２と同様に設けられているものと理解して頂きたい。
【００７２】
（実施の形態４）
図５は、実施の形態４に係わる超音波診断装置の構成を示すブロック図である。ここでは、実施の形態１〜３において説明したスイッチ回路１００を用いた超音波診断装置を説明する。
【００７３】
図５には、超音波診断装置９と超音波診断装置９にケーブルを介して接続された複数のプローブ１０ａ〜１０ｎが示されている。同図において、プローブ１０ａ〜１０ｎは、プローブ側として示されているが、人体に当接させられる。それぞれのプローブ１０ａ〜１０ｎは、複数の振動子素子ａ１〜ａｎ、ｂ１〜ｂｎ、ｃ１〜ｃｎ、ｎ１〜ｎｎを具備している。プローブ１０ａ〜１０ｎの構成は互いに同じであるが、例えば振動子素子が発振する超音波の周波数は、プローブ毎に異なっている。構成が同じであるため、プローブ１０ａを代表として、その構成を説明すると、プローブ１０ａは、それぞれ１対の端子を有する振動子素子ａ１〜ａｎを備えており、振動子素子ａ１〜ａｎのそれぞれの一方の端子は、ケーブルを介して、超音波診断装置９の入出力端子８ａ−１〜８ａ−ｎに接続され、それぞれの他方の端子は、接地電圧Ｖｓに接続されている。超音波診断装置９の入出力端子８ａ−１〜８ａ−ｎから、大振幅で、大電流の駆動信号が振動子素子ａ１〜ａｎの一方の端子に供給される。この場合、駆動信号は、接地電圧Ｖｓを基準にして、その振幅が上下（正負）に変化する。
【００７４】
供給された駆動信号に基づいて、振動子素子ａ１〜ａｎは、超音波を発生する。また、発生した超音波に対して体内から反射された反射波を、振動子素子ａ１〜ａｎは、電気信号に変換し、超音波診断装置９の入出力端子８ａ−１〜８ａ−ｎへ供給する。残りのプローブ１０ｂ、１０ｃ、１０ｎのそれぞれも、プローブ１０ａと同様に、対応する超音波診断装置９の入出力端子８ｂ−１〜８ｂ−ｎ、８ｃ−１〜８ｃ−ｎ、８ｎ−１〜８ｎ−ｎからの駆動信号に基づいて、超音波を発生する。また、発生した超音波に応答する反射波を、それぞれの振動子素子は、電気信号に変換して、対応する入出力端子８ｂ−１〜８ｂ−ｎ、８ｃ−１〜８ｃ−ｎ、８ｎ−１〜８ｎ−ｎへ供給する。
【００７５】
超音波診断装置９は、複数の半導体集積回路装置などを有しているが、図５には、入出力端子８ａ−１〜８ａ−ｎ、８ｂ−１〜８ｂ−ｎ、８ｃ−１〜８ｃ−ｎ，８ｎ−１〜８ｎ−ｎに関連する部分のみが示されている。同図に示した超音波診断装置９において、８ａ〜８ｎのそれぞれは、高耐圧スイッチ用の半導体集積回路装置を示しており、７は、アナログフロントエンド回路を示しており、ＣＮＴは、高耐圧スイッチ用の半導体集積回路装置８ａ〜８ｎを制御する制御回路を示している。
【００７６】
高耐圧スイッチ用の半導体集積回路装置８ａ〜８ｎのそれぞれは、特に制限されないが、互いに同じ構成を有しており、それぞれは、実施の形態１〜３において説明した高耐圧スイッチ回路１００を複数個備えている。半導体集積回路装置８ａを代表として説明すると、半導体集積回路装置８ａは、高耐圧スイッチ回路ＳＷａ１〜ＳＷａｎを有しており、これらの高耐圧スイッチ回路ＳＷａ１〜ＳＷａｎのそれぞれは、実施の形態１〜３において説明したスイッチ回路１００の構成を有している。また、これらの高耐圧スイッチ回路ＳＷａ１〜ＳＷａｎは、１個の半導体基板に形成され、１個の半導体集積回路装置とされている。残りの半導体集積回路装置８ｂ〜８ｎのそれぞれも、半導体集積回路装置８ａと同様に、高耐圧スイッチ回路ＳＷｂ１〜ＳＷｂｎ、ＳＷｃ１〜ＳＷｃｎ、ＳＷｎ１〜ＳＷｎｎを有し、それぞれの高耐圧スイッチ回路は、実施の形態１〜３において述べたスイッチ回路１００と同じ構成を有している。
【００７７】
半導体集積回路装置８ａ〜８ｎにそれぞれ含まれている高耐圧スイッチ回路のオン／オフ制御は、制御回路ＣＮＴによって行われる。特に制限されないが、この実施の形態４においては、制御回路ＣＮＴは、ユーザの指示に従って、制御信号ＳＷ−Ａ〜ＳＷ−Ｎを生成し、半導体集積回路装置８ａ〜８ｎへ供給する。この実施の形態４においては、制御信号ＳＷ−Ａが、半導体集積回路装置８ａに供給され、高耐圧スイッチ回路ＳＷａ１〜ＳＷａ−ｎをオン／オフする制御信号として用いられる。すなわち、制御信号ＳＷ−Ａによって、高耐圧スイッチ回路ＳＷａ１〜ＳＷａｎのオン／オフが制御される。この実施の形態４においては、制御信号ＳＷ−Ａによって、高耐圧スイッチ回路ＳＷａ１〜ＳＷａ−ｎの全てが、実質的に同時にオン／オフするように制御される。
【００７８】
残りの半導体集積回路装置８ｂ〜８ｎのそれぞれについても、半導体集積回路装置８ａと同様に、制御信号ＳＷ−Ｂ〜ＳＷ−Ｎがそれぞれ供給される。これにより、半導体集積回路装置８ｂにおける高耐圧スイッチ回路ＳＷｂ１〜ＳＷｂｎは、制御信号ＳＷ−Ｂによって実質的に同時に、オン／オフ制御され、半導体集積回路装置８ｃにおける高耐圧スイッチ回路ＳＷｃ１〜ＳＷｃｎは、制御信号ＳＷ−Ｃによって実質的に同時に、オン／オフ制御され、半導体集積回路装置８ｎにおける高耐圧スイッチ回路ＳＷｎ１〜ＳＷｎｎは、制御信号ＳＷ−Ｎによって実質的に同時に、オン／オフ制御される。
【００７９】
アナログフロントエンド回路７は、図５に示されているように、複数個設けられている。この実施の形態４においては、半導体集積回路装置８ａ〜８ｎのそれぞれに含まれている高耐圧アナログスイッチ回路（例えば、ＳＷａ１〜ＳＷａｎ）の個数に対応した個数のアナログフロントエンド回路７（ＡＦＥ１〜ＡＦＥｎ）が、超音波診断装置９に設けられている。複数のアナログフロントエンド回路７（ＡＦＥ１〜ＡＦＥｎ）のそれぞれは、半導体集積回路装置８ａ〜８ｎのそれぞれに含まれている高耐圧アナログスイッチ回路に１対１に対応しており、対応する高耐圧アナログスイッチ回路に対して、送信期間においては、駆動信号を供給し、受信期間においては、対応する高耐圧アナログスイッチ回路からの小振幅の信号を受信する。
【００８０】
複数のアナログフロントエンド回路７（ＡＦＥ１〜ＡＦＥｎ）のうち、アナログフロントエンド回路７（ＡＦＥ１）を代表として説明すると、このアナログフロントエンド回路７（ＡＦＥ１）は、高耐圧アナログスイッチ回路ＳＷａ１、ＳＷｂ１、ＳＷｃ１およびＳＷｎ１に対応しており、送信期間においては、駆動信号をこれらの高耐圧アナログスイッチ回路へ供給し、受信期間においては、これらの高耐圧アナログスイッチ回路からの小振幅の信号を受信する。実施の形態１〜３との関係を述べると、アナログフロントエンド回路７が、実施の形態１〜３において説明した送受信回路に相当する。
【００８１】
アナログフロントエンド回路７（ＡＦＥ１〜ＡＦＥｎ）は、互いに同じ構成を有しているので、図５においては、アナログフロントエンド回路７（ＡＦＥ１）の構成のみが詳しく示されている。アナログフロントエンド回路７（ＡＦＥ１）を代表として、アナログフロントエンド回路７の構成を説明する。アナログフロントエンド回路７（送受信回路）は、送信駆動回路５（Ｔｘ）と受信処理回路６（Ｒｘ）とを備えている。送信駆動回路５は、超音波診断装置９内の回路ブロック（図示しない）から、プローブ１０ａ〜１０ｎのいずれかで超音波を発生させるとき、駆動信号ＴＤ１を受信し、大振幅の駆動信号を半導体集積回路装置８ａ〜８ｎのそれぞれに供給する。また、受信処理回路６は、半導体集積回路装置８ａ〜８ｎのいずれかから供給される小振幅の信号を、例えば増幅し、受信信号ＲＤ１として、超音波診断装置９内の回路ブロック（図示しない）へ供給する。すなわち、アナログフロントエンド回路７は、送信期間においては、駆動信号ＴＤ１に対応した大振幅の駆動信号を、各半導体集積回路装置へ供給し、受信期間においては、半導体集積回路装置からの小振幅の信号を受け、この小振幅の信号に対応した受信信号ＲＤ１を出力する。
【００８２】
残りのアナログフロントエンド回路７（ＡＦＥ２〜ＡＦＥｎ）のそれぞれも、同様に、送信期間においては、駆動信号ＴＤ２〜ＴＤｎに対応した大振幅の駆動信号を、それぞれの半導体集積回路装置８ａ〜８ｎへ供給し、受信期間においては、半導体集積回路装置からの小振幅の信号に対応した受信信号ＲＤ２〜ＲＤｎを出力する。超音波診断装置においては、受信信号ＲＤ１〜ＲＤｎを、振動子素子が発生した超音波に対する反射波に応じた信号として、図示しない回路ブロックが処理を行い、画像等のデータを生成し、診断用の画像として表示する。
【００８３】
なお、特に制限されないが、図５において、送信駆動回路５は、送信期間において動作するように制御され、受信処理回路６は、受信期間において動作するように制御される。
【００８４】
アナログフロントエンド回路７（ＡＦＥ１）から半導体集積回路装置８ａ〜８ｎに供給された駆動信号は、それぞれの半導体集積回路装置おける対応する高耐圧アナログスイッチ回路ＳＷａ１、ＳＷｂ１、ＳＷｃ１、ＳＷｎ１の一方の入出力端子に供給される。例えば、実施の形態１〜３において説明した入出力端子ａが、一方の入出力端子とされ、この入出力端子ａへアナログフロントエンド回路７（ＡＦＥ１）からの駆動信号が供給される。また、この高耐圧アナログスイッチ回路ＳＷａ１、ＳＷｂ１、ＳＷｃ１、ＳＷｎ１の一方の入出力端子からの小振幅の信号が、アナログフロントエンド回路７（ＡＦＥ１）へ、供給される。実施の形態１〜３において説明した入出力端子ａにおける小振幅の信号が、アナログフロントエンド回路７（ＡＦＥ１）へ供給されることになる。すなわち、アナログフロントエンド回路７（ＡＦＥ１）の入出力端子と、このアナログフロントエンド回路に対応する高耐圧アナログスイッチ回路ＳＷａ１、ＳＷｂ１、ＳＷｃ１、ＳＷｎ１のそれぞれの一方の入出力端子ａとが電気的に接続されている。
【００８５】
同様に、アナログフロントエンド回路７（ＡＦＥ２）の入出力端子は、それぞれの半導体集積回路装置８ａ〜８ｎにおける対応する高耐圧アナログスイッチ回路ＳＷａ２、ＳＷｂ２、ＳＷｃ２、ＳＷｎ２の一方の入出力端子ａに接続されている。また、アナログフロントエンド回路７（ＡＦＥｎ）の入出力端子は、それぞれの半導体集積回路装置８ａ〜８ｎにおける対応する高耐圧アナログスイッチ回路ＳＷａｎ、ＳＷｂｎ、ＳＷｃｎ、ＳＷｎｎの一方の入出力端子ａに接続されている。
【００８６】
この実施の形態４においては、半導体集積回路装置８ａ〜８ｎのそれぞれが、プローブ１０ａ〜１０ｎのそれぞれに、１対１で対応している。すなわち、半導体集積回路装置８ａを例にすると、半導体集積回路装置８ａは、プローブ１０ａに１対１で対応しており、半導体集積回路装置８ａから、プローブ１０ａに設けられた振動子素子ａ１〜ａｎに対して、駆動信号が供給され、プローブ１０ａからの小振幅の信号が、半導体集積回路装置８ａへ供給される。残りの半導体集積回路装置８ｂ〜８ｃのそれぞれも、１対１でプローブ１０ｂ〜１０ｎに対応しており、対応するプローブに対して駆動信号を供給し（送信期間）、対応するプローブからの小振幅の信号を受ける（受信期間）。
【００８７】
半導体集積回路装置１０ａ〜１０ｎのそれぞれにおける高耐圧アナログスイッチの他方の入出力端子は、超音波診断装置９の入出力端子を介して、対応するプローブに接続されている。半導体集積回路装置８ａを例にして説明すると、高耐圧アナログスイッチ回路ＳＷａ１〜ＳＷａｎのそれぞれの他方の入出力端子は、超音波診断装置９の入出力端子８ａ−１〜８ａ−ｎを介して、対応するプローブ１０ａにおける振動子素子ａ１〜ａｎに接続されている。
【００８８】
残りの半導体集積回路装置８ｂ〜８ｎのそれぞれにおいても、高耐圧アナログスイッチ回路ＳＷｂ１〜ＳＷｂｎ、ＳＷｃ１〜ＳＷｃｎ、ＳＷｎ１〜ＳＷｎｎのそれぞれの他方の入出力端子は、それぞれ対応するプローブにおける振動子素子ｂ１〜ｂｎ、ｃ１〜ｃｎ、ｎ１〜ｎｎに接続されている。
【００８９】
ここで、高耐圧アナログスイッチ回路ＳＷａ１〜ＳＷａｎ、ＳＷｂ１〜ＳＷｂｎ、ＳＷｃ１〜ＳＷｃｎ、ＳＷｎ１〜ＳＷｎｎのそれぞれは、実施の形態１〜３において説明したスイッチ回路１００の構成を有している。そのため、高耐圧アナログスイッチ回路ＳＷａ１〜ＳＷａｎ、ＳＷｂ１〜ＳＷｂｎ、ＳＷｃ１〜ＳＷｃｎ、ＳＷｎ１〜ＳＷｎｎのそれぞれの他方の入出力端子は、実施の形態１〜３において説明したスイッチ回路１００の入出力端子ｂに該当する。
【００９０】
この実施の形態４においては、特に制限されないが、プローブ１０ａ〜１０ｎは、診断に際して、適切なものが選択されて、用いられる。そのために、複数のプローブ１０ａ〜１０ｎのそれぞれにおける複数の振動子素子ａ１〜ａｎ、ｂ１〜ｂｎ、ｃ１〜ｃｎ、ｎ１〜ｎｎは、プローブに対応する半導体集積回路装置８ａ〜８ｎにおける高耐圧アナログスイッチ回路を介して、共通のアナログフロントエンド回路に接続されている。例えば、プローブ１０ａにおける振動子素子ａ１、プローブ１０ｂにおける振動子素子ｂ１、プローブ１０ｃにおける振動子素子ｃ１およびプローブ１０ｎにおける振動子素子ｎ１は、高耐圧アナログスイッチ回路ＳＷａ１、ＳＷｂ１、ＳＷｃ１およびＳＷｎ１を介して、共通のアナログフロントエンド回路７（ＡＦＥ１）の入出力端子に接続されている。残りの振動子素子も同様に、共通のアナログフロントエンド回路７（ＡＦＥ２〜ＡＦＥｎ）の入出力端子に接続されている。
【００９１】
超音波診断装置のユーザによる操作に応じて、制御回路ＣＮＴから制御信号ＳＷ−Ａ〜ＳＷ−Ｎが出力される。すなわち、ユーザが、プローブ１０ａ〜１０ｎの内から適切なプローブを指定することにより、制御回路ＣＮＴは、指定されたプローブに対応する半導体集積回路装置（８ａ〜８ｎのうちのいずれか１個）における複数の高耐圧アナログスイッチ回路をオン（導通）状態にするような制御信号ＳＷ−Ａ〜ＳＷ−Ｎが出力される。例えば、ユーザがプローブ１０ａを指定した場合、制御回路ＣＮＴは、制御信号ＳＷ−Ａをハイレベルとし、残りの制御信号ＳＷ−Ｂ〜ＳＷ−Ｎをロウレベルにする。
【００９２】
これにより、半導体集積回路装置１０ａにおける高耐圧アナログスイッチ回路ＳＷａ１〜ＳＷａｎは、オン状態とされ、残りの全ての高耐圧アナログスイッチ回路は、オフ（遮断）状態にされる。
【００９３】
高耐圧アナログスイッチ回路は、実施の形態１〜３において説明したスイッチ回路の構成を有しているため、送信期間において、アナログフロントエンド回路７（ＡＦＥ１）が出力した大振幅の駆動信号は、高耐圧アナログスイッチ回路ＳＷａ１を構成する２個の信号経路を介して、振動子素子ａ１に供給される。これにより、送信期間において、振動子素子ａ１には、接地電圧Ｖｓに対して大振幅の駆動信号が印加されるとともに、大電流の供給も可能となる。このとき、同じ半導体集積回路装置８ａに含められている残りの高耐圧アナログスイッチ回路ＳＷａ２〜ＳＷａｎのそれぞれも、２個の信号経路で、アナログフロントエンド回路７（ＡＦＥ２〜ＡＦＥｎ）から出力される大振幅の駆動信号を、振動子素子ａ２〜ａｎへ供給することになる。その結果として、超音波を発生させるとき（送信期間）、振動子素子に大振幅の駆動信号を伝達することが可能となるとともに、大電流の供給も可能となる。
【００９４】
一方、体内からの反射波を受信する受信期間においては、振動子素子ａ１〜ａｎから高耐圧アナログスイッチ回路ＳＷａ１〜ＳＷａｎへ供給される信号が、小振幅となるため、高耐圧アナログスイッチ回路ＳＷａ１〜ＳＷａｎのそれぞれに含まれる分離用スイッチ３ａ、３ｂ（図１〜図４）が遮断状態となる。これにより、高耐圧アナログスイッチ回路ＳＷａ１〜ＳＷａｎの一方の入出力端子ａ（図１〜図４）および他方の入出力端子ｂ（図１〜図４）に付随する寄生容量を抑制することが可能となり、振動子素子ａ１〜ａｎから半導体集積回路装置８ａを介してアナログフロントエンド回路７へ供給される信号が劣化するのを抑制することが可能となり、劣化の少ない信号を受信処理回路６へ伝達することが可能となる。
【００９５】
半導体集積回路装置８ａにおける高耐圧アナログスイッチ回路がオン状態にされているとき、半導体集積回路装置８ｂ〜８ｎにおけるそれぞれの高耐圧アナログスイッチ回路は、オフ状態にされている。高耐圧アナログスイッチ回路がオフ状態にされている場合も、オフ状態にされている高耐圧アナログスイッチ回路における分離用スイッチ３ａ、３ｂは、遮断状態となる。一方、この実施の形態４においては、アナログフロントエンド回路の入出力端子に、複数の半導体集積回路装置が接続されている。
【００９６】
例えば、アナログフロントエンド回路７（ＡＦＥ１）に注目した場合、その入出力端子には、ｎ個の高耐圧アナログスイッチ回路ＳＷａ１、ＳＷｂ１、ＳＷｃ１、ＳＷｎ１の一方の入出力端子が接続されている。そのため、アナログフロントエンド回路７（ＡＦＥ１）の入出力端子には、ｎ個の高耐圧アナログスイッチ回路の寄生容量が付加される。しかしながら、ｎ個の高耐圧アナログスイッチ回路のうち、導通状態となるのは１個であり、ｎ−１個の高耐圧アナログスイッチ回路は、遮断状態である。遮断状態にある高耐圧アナログスイッチ回路においては、分離用スイッチ３ａ、３ｂが遮断状態となり、スイッチ２（図１〜図４）が、入出力端子ａ、ｂ（図１〜図４）から分離される。
【００９７】
そのため、ｎ個の高耐圧アナログスイッチ回路が、接続されていても、アナログフロントエンド回路７（ＡＦＥ１）の入出力端子に付加される寄生容量が大きく増加するのを抑制することが可能となる。その結果、アナログフロントエンド回路７（ＡＦＥ１）の入出力端子において、受信信号の波形が劣化するのを低減することが可能となる。また、送信期間においても、その入出力端子に付加される寄生容量の増加が抑制されるため、入出力端子での駆動信号の劣化を抑制することが可能となる。アナログフロントエンド回路７（ＡＦＥ１）を例にして説明したが、他のアナログフロントエンド回路についても同様である。
【００９８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、実施の形態４においては、１個の高耐圧スイッチ用の半導体集積回路装置における複数の高耐圧アナログスイッチ回路が、実質的に同時にオン／オフするように制御されていたが、それぞれの高耐圧アナログスイッチ回路が、個々にオン／オフするように制御されるようにしてもよい。すなわち、プローブ単位で切り換えるのではなく、高耐圧アナログスイッチ回路単位で、オン／オフを制御するようにしてもよい。
【符号の説明】
【００９９】
１、２、４  スイッチ
３ａ、３ｂ  分離用スイッチ
５  送信駆動回路
６  受信処理回路
７  アナログフロントエンド回路
８ａ〜８ｎ  半導体集積回路装置
９  超音波診断装置
１０ａ〜１０ｎ  プローブ
１１、２１  双方向スイッチ
１２、２２  制御回路
１００  スイッチ回路
【図１】
0006325379.tif 000002
【図２】
0006325379.tif 000003
【図３】
0006325379.tif 000004
【図４】
0006325379.tif 000005
【図５】
0006325379.tif 000006