(57)【特許請求の範囲】
【請求項１】
仮基板の一つの表面にパターン化導体層を形成する工程と、
前記仮基板の前記表面に前記パターン化導体層を覆う誘電層を形成する工程と、
前記誘電層の上に前記パターン化導体層の一部を露出させる開口溝を少なくとも一つ形成する工程と、
前記仮基板を除去して前記パターン化導体層の一側及び前記誘電層の一部を露出させる工程と、を含み、
前記パターン化導体層の一部が前記開口溝から露出されて上下に両端が開放するのは導体柱であり、
前記パターン化導体層の一端のみ開放するのは導線である、
半導体パッケージ基板の製造方法。
【請求項２】
前記誘電層を形成する工程は、キャスティング化合物を提供することと、前記キャスティング化合物を液体になるまで加熱することと、液体になった前記キャスティング化合物を注いで前記パターン化導体層を包むことと、液体になった前記キャスティング化合物を固化して前記誘電層を形成することと、を含む請求項１に記載の半導体パッケージ基板の製造方法。
【請求項３】
前記パターン化導体層を形成する工程は、前記仮基板の前記表面に、複数の開孔を有するパターン化レジスト層を形成することと、前記開孔において導体材料を形成することと、前記パターン化レジスト層を除去して前記パターン化導体層を形成することと、を含む請求項１に記載の半導体パッケージ基板の製造方法。
【請求項４】
少なくとも一つの開口溝を有する誘電層と、
少なくとも一つの、前記誘電層の内部に埋められるパターン化導体層と、を含み、
前記パターン化導体層の一部が前記開口溝から露出されて上下に両端が開放するのは導体柱であり、
前記パターン化導体層の一端のみ開放するのは導線であり、前記導体柱及び前記導線は、前記誘電層によって互いに電気絶縁され、前記導体柱の高さは、前記導線の高さと統一であることを特徴とする、
半導体パッケージ基板。
【請求項５】
前記請求項４に記載の半導体パッケージ基板からなるパッケージ構造であって、
前記基板表面に設置されるチップと、
前記チップを覆うようにシールするシール層と、を含む、
パッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板及びその製造方法に関し、特に中低ピン数である集積回路パッケージ分野における半導体パッケージ基板及びその製造方法に関する。
【背景技術】
【０００２】
人間の生活の便利性に対する要求がどんどん高くなることに伴い、各種の電子製品が急激に発展し、電子製品のパーツの製造工程において重役を担う集積回路パッケージ技術も、この必要に応じて、処理の高速化、多機能化、積集化及び小型軽量化など多面の要望が要求されている結果、微型化と高密度化へ発展している。
【０００３】
従来の半導体パッケージ技術は、中低ピン数のパッケージにて、主にリードフレーム、四角平坦無ピンパッケージ或いはウェハーレベルチップパッケージ方法が使用されているが、スマホ或いは装着型装置に要求される小型、軽量、薄型、低コスト及びファインピッチ等の機能に適用される場合、前記パッケージ用の基板或いはリードフレームの技術は限界に臨んでいる。
【０００４】
例えば、リードフレームでのパッケージプロセスにおいて、一般にはより厚いリードフレームが使用される場合が多く、更に、より精密な回路、回路ピッチ及び回路配布に形成されないので、前記リードフレームは、その上に設置されているチップに対して電磁波遮断効果が発生されない。また、ガラス繊維を有するコア層又は樹脂膠シートが既存基板の誘電材料として使用され、且つレーザードリルによって電気的に接続させるが、レーザーでガラス繊維材料にドリル加工すると、生産性が低く、コストが高く、且つ孔径が微細化されにくい。更に、ガラス繊維であるＢＴ、ＦＲ４、ＦＲ５或いはＡＢＦなどの材料とソルダレジスト材料が誘電材料として使用される場合、薄型化の過程において反りが発生しやすい。また、ガラス繊維から構成される誘電材料は精密回路加工の難度とコストを向上させる。
【０００５】
したがって、全てのパッケージ業者は、現在中低ピン数パッケージ構造のマーケットの要求に応じるリードフレームに力を注いで研究している。本発明は、このような要求に応じるため、基板及びその製造方法を提供している。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の主要な目的は、基板が可撓性、微細回路ピッチ、且つ薄型という利点を兼備する半導体パッケージ基板及びその製造方法を提供することである。
【０００７】
本発明の他の目的は、低ピン数の集積回路パッケージ分野に必要な軽くて薄い体積と低コストに対応できる半導体パッケージ基板及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、少なくとも一つの開口溝を有する誘電層と、前記誘電層に埋められるパターン化導体層とを含み、前記パターン化導体層の一部が上下に両端が開放するように開口溝から露出して導体柱になり、前記パターン化導体層の他の部分は一端のみが開放するように導線になる半導体パッケージ基板を提供する。
【０００９】
また、上記の目的を達成するために、本発明は、仮基板の一つの表面にパターン化導体層を形成する工程と、前記仮基板上に前記パターン化導体層を覆う誘電層を形成する工程と、誘電層の上に開放端である開口溝を少なくとも一つ形成してパターン化導体層の一部を露出させる工程と、仮基板を除去してパターン化導体層の一側をもう一つの開放端として露出させ、且つ誘電層の一部を露出させる工程を順番に含み、前記パターン化導体層の一部が上下に両端が開放するように前記開口溝から露出して導体柱になり、前記パターン化導体層の他の部分は一端のみが開放するように導線になる半導体パッケージ基板の製造方法を提供する。
【図面の簡単な説明】
【００１０】
【図１】本発明に係る第一の実施例の半導体パッケージ基板を示す模式図である。
【図２】図１の半導体パッケージ基板を  ボールグリッドアレイ（ＢＧＡ）パッケージに適用する実施例を示す模式図である。
【図３】図１の半導体パッケージ基板を  ボールグリッドアレイ（ＢＧＡ）パッケージに適用する他の実施例を示す模式図である。
【図４Ａ】図１で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図４Ｂ】図１で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図４Ｃ】図１で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図４Ｄ】図１で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図４Ｅ】図１で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図４Ｆ】図１で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図４Ｇ】保護層を有する半導体パッケージ基板を示す模式図である。
【図５】本発明に係る第二の実施例の半導体パッケージ基板を示す模式図である。
【図６】図５の半導体パッケージ基板をランドグリッドアレイ（ＬＧＡ）パッケージに適用する実施例を示す模式図である。
【図７】図５の半導体パッケージ基板をランドグリッドアレイ（ＬＧＡ）パッケージに適用する他の実施例を示す模式図である。
【図８Ａ】図５で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図８Ｂ】図５で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図８Ｃ】図５で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図８Ｄ】図５で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図８Ｅ】図５で示される半導体パッケージ基板を製造する工程を示す模式図である。
【図８Ｆ】図５で示される半導体パッケージ基板を製造する工程を示す模式図である。
【発明を実施するための形態】
【００１１】
以下、実施例を通して本発明の内容を説明する。本発明の実施例は、決して実施例において述べた環境、用法または特殊な方法に限定するものではない。従って、実施例の説明は、本発明の目的を叙述するためであって、本発明に制限を加えるためではない。
以下の実施例及び図においては、本発明と直接に係わりのない部分については省略し、図示もしておらず、図中における各部の相対的な大きさの関係は、説明を容易にするためであって、実際の比率に制限を加えるものではない。
【００１２】
本発明は、小体積、薄型、低コスト、且つ微細化された導線ピッチなどの特性を有するパッケージ基板であり、このような基板は、中低ピン数の集積回路パッケージの分野に適用できる。
図１を参照する。図１は、本発明に係る半導体パッケージ基板の第一の実施例を示す模式図である。図１で示すように、半導体パッケージ基板１０は、主に誘電層１２と、少なくとも一つのパターン化導体層１４を含む。パターン化導体層１４は、誘電層１２の内部に埋められ、且つパターン化導体層１４が少なくとも一つの第一の導体部と、少なくとも一つの第二の導体部とを含む。このうち、第一の導体部と第二の導体部の間は、誘電層１２を介して分離される。
誘電層１２は、少なくとも一つの開口溝１８を有し、これにより、第一の導体部が露出されて第一の導体部が上下両端のいずれも開放式になる。つまり、第一の導体部は、上下両端が誘電層１２の外部に露出されている開放端を有し、これにより、第一の導体部を上下層に導電させる導体柱１４ａとすることができる。また、第二の導体部は、一端が開放するのみ、同層で回路配布（配線）に使用される導線１４ｂとして、誘電層１２の外部に露出されている。また、導線１４ｂの一部は、電子素子と接続するための電気接続パッドとしてもよい。
【００１３】
ここで、開放式とは、パターン化導体層１４の一部が誘電層１２で覆われないことを指す。つまり、誘電層１２に露出されるパターン化導体層１４の一部が他の素子で覆われる或いは覆われない場合は、いずれも開放式と称する。
【００１４】
上記限定される方法とは、導体柱１４ａと導線１４ｂは実際に同一のパターン化導体層１４で形成されることを指し、差異は開口溝１８の有無のみであり、これにより、一部のパターン化導体層１４は、上下層に導電させる導体柱１４ａであるか、或いは単一平面で導電させる導線１４ｂであるかと規制する。
また、パターン化導体層１４は、誘電層１２の内部に埋められ、パターン化導体層１４の一側を覆うための高度を僅かに増加すればよいので、誘電層１２の高度は、パターン化導体層１４の高度に極近似できる。これにより、基板全体の厚さを大幅に小さくすることができる。
【００１５】
更に、パターン化導体層１４が誘電層１２から外部に露出される一部に保護層１６が形成されており、これにより、露出されたパターン化導体層１４にて通常の環境で酸化反応が発生されることが避けられる。
【００１６】
上記半導体パッケージ基板１０は、  ボールグリッドアレイパッケージに適用できる。例えば、図２で示すように、パッケージ構造２０は、チップ２２と、シール層２４と、少なくとも一つのスズボール２６を含む。
チップ２２は、フリップチップ接合の方式で少なくとも一つの接続バンプ２３によって保護層１６を介して半導体パッケージ基板１０における導線１４ｂと電気的に接続されている。シール層２４は、チップ２２と、チップ２２側にあって誘電層１２の外部に露出される導体柱１４ａと、導線１４ｂと、保護層１６とを同時に覆うようにシールし、これにより、湿気が外部から進入することを防止できる。スズボール２６は、続いて回路板（図示しない）と電気的に接点接続するための電子ピンとして、導体柱１４ａがシール層２４でシールされていない開口溝１８に設置されている。
【００１７】
図３で示すように、チップ２２を固定膠２５で半導体パッケージ基板１０に仮に固定し、次にワイヤーボンディングによって金属配線３２で保護層１６を介して半導体パッケージ基板１０の上にある導体柱１４ａと電気的に接続してもよい。
【００１８】
また、図１で示すように、半導体パッケージ基板１０において、誘電層１２を基材として使用することによって、パターン化導体層１４を乗せ、絶縁分離させ、且つパターン化導体層１４を保護する。
誘電層１２の材料は、チップパッケージ用キャスティング化合物、例えば、ノボラック樹脂、エポキシ樹脂、シリコン樹脂或いは他の適切なキャスティング化合物から選ばれるが、これらに限られず、また、キャスティング化合物には、適切な充填剤、例えば粉状の二酸化ケイ素を含んでもよい。
【００１９】
本実施例において、パターン化導体層１４の材料は、金属、例えば、銅、鉄、銀、ニッケル及びその組み合わせから選ばれるが、これらに限られない。
【００２０】
図４Ａから図４Ｆを参照する。図４Ａから図４Ｆは、図１の半導体パッケージ基板１０の製造工程を示す模式図である。
まず、図４Ａで示すように、分離できる仮基板４０を提供し、前記仮基板４０の表面に、複数の開孔４２２を有するパターン化レジスト層４２を形成する。パターン化レジスト層４２は、フォトリソグラフィ技術で形成される。本実施例において、仮基板４０の材料は、鉄、ニッケル、銅などの金属で、或いは前記金属と誘電材料とを組合わせて形成される。もちろん、異なる技術の必要に応じて任意な変更を行ってもよい。
【００２１】
そして、図４Ｂで示すように、パターン化レジスト層４２の前記開孔４２２において、導体材料４４が形成される。本実施例において、導体材料４４の材料は金属、例えば、銅、鉄、銀、ニッケル及びその組み合わせから選ばれるが、これらに限られず、また、異なる材料に応じて、めっき技術、無電解めっき技術、スパッタリング技術或いは蒸着技術によって形成される。
【００２２】
また、図４Ｃで示すように、パターン化レジスト層４２を除去すると、少なくとも一つの第一の導体部と少なくとも一つの第二の導体部を有する前記パターン化導体層１４が得られる。
続いて、図４Ｄで示すように、キャスティング技術によってパターン化導体層１４を覆う誘電層１２を形成する。本実施例において、真空プレス成形技術或いはキャスティング技術によって誘電層１２を形成することができる。キャスティング技術を使用すると、誘電層１２の材料としてチップパッケージ用キャスティング化合物、例えば、ノボラック樹脂、エポキシ樹脂、シリコン樹脂或いは他の適切なキャスティング化合物から選ばれるが、これらに限られず、また、キャスティング化合物は適切な充填剤、例えば粉状の二酸化ケイ素を含んでもよい。
【００２３】
また、キャスティング技術を使用すると、誘電層１２を形成する工程において、樹脂及び粉状のジ酸化ケイ素を有するキャスティング化合物を提供する工程と、液体になるまでキャスティング化合物を加熱する工程と、液体になったキャスティング化合物を第三の開孔に注いでパターン化導体層が高温高圧でキャスティング化合物に包まれる工程と、キャスティング化合物を固化してキャスティング化合物を誘電層１２に形成させる工程を更に含む。ここで、真空プレス成形技術或キャスティング技術で形成される誘電層１２は、キャスティング誘電層と称してもよい。
【００２４】
そして、図４Ｅで示すように、パターン化導体層１４上に位置する誘電層１２の一部を除去する工程によって複数の開口溝１８が形成され、パターン化導体層１４の一部が露出される。ここで、除去する工程とは、削り、プラズマ或いは反応イオン式エッチングなどから選ばれる方法によって誘電層１２の一部を除去することを指す。
【００２５】
最後に、図４Ｆで示すように、仮基板４０を除去すれば、半導体パッケージ基板１０を得られる。この図面で示されるように、仮基板４０を除去した後、パターン化導体層１４の他の一側が露出されて続きの電気的に接続用途に使われる。このとき、パターン化導体層１４の一部である上下両端が導体柱１４ａとして誘電層１２に露出され、その他のパターン化導体層１４が一端のみ導線１４ｂとして誘電層１２の外部に露出される。
【００２６】
また、図４Ｇで示すように、通常の環境に露出されて酸化反応が発生されないように、更に誘電層１２の外部に露出されるパターン化導体層１４の表面上に保護層１６を形成することができる。この保護層１６は、有機ソルダ保護膜、Ｎｉ／Ｐｄ／Ａｕ膜或いはＮｉ／Ａｇ膜であってもよい。
【００２７】
図５を参照する。図５は、本発明に係る第二の実施例の半導体パッケージ基板５０を示す模式図である。
この実施例と第一の実施例の差異は、半導体パッケージ基板５０の誘電層１２の開口溝１８において、更に導電層５２が埋め込まれるように設置され、これにより、導体柱１４ａと導電層５２との合計高度が、誘電層１２の高度と略一致する点である。
【００２８】
この場合に、通常の環境に露出されて酸化反応が発生されないように、更に誘電層１２の外部に露出される導体柱１４ａ、導線１４ｂ或いは導電層５２の表面に保護層１６を形成することができる。
【００２９】
図６を参照する。図６は、図５に係る半導体パッケージ基板５０をランドグリッドアレイパッケージに適用する実施例を示す模式図である。
図６で示されるように、パッケージ構造６０は、チップ２２と、シール層２４とを含む。チップ２２は接続バンプ２３によって、フリップチップ接合方式で保護層１６を介して半導体パッケージ基板５０における外部に露出される導線１４ｂと電気的に接続される。
シール層２４は、チップ２２と、チップ側にあって誘電層１２から露出される導線１４ｂを覆うようにシールし、湿気が外部から進入することを防止する。パッケージに関するプロセスは公知技術であるので、これについての説明はここで省略する。もちろん、図７で示すように、チップ２２を固定ペースト２５で半導体パッケージ基板５０に仮に固定し、次にワイヤーボンディングによって金属配線３２で保護層１６を介して半導体パッケージ基板５０の上にある導体柱１４ａと電気的に接続してもよい。
【００３０】
図８Ａから図８Ｆを参照する。図８Ａから図８Ｆは、本発明に係る第二の実施例の半導体パッケージ基板５０を製造する工程を示す模式図である。
まず、図８Ａで示すように、分離式の仮基板４０を提供し、この仮基板４０の表面に、複数の開孔４２２を有するパターン化レジスト層４２を形成する。
【００３１】
図８Ｂで示すように、パターン化レジスト層４２の開孔４２２に導体層を形成し、次にパターン化レジスト層４２を除去してパターン化導体層１４を得る。そして、図８Ｃで示すように、パターン化導体層１４を覆う誘電層１２を形成する。
【００３２】
図８Ｄで示すように、削り、プラズマ或いは反応イオン式エッチングなどの方法によって、誘電層１２の上に少なくとも一つの開口溝１８を形成し、パターン化導体層１４の表面の一部を露出させる。
【００３３】
図８Ｅで示すように、導電層５２を開口溝１８内に充填し、これにより、開口溝１８から露出される一部のパターン化導体層１４と導電層５２の合計高度が、誘電層１２の高度と略一致する。
【００３４】
最後に、図８Ｆで示すように、仮基板４０を除去して半導体パッケージ基板５０が形成される。この図面で示されるように、仮基板４０を除去した後、パターン化導体層１４の他の側が露出され、続きの電気的な接続に使用される。この場合、通常の環境に露出されて酸化反応が発生されないように、更に誘電層１２の外部に露出されるパターン化導体層１４或いは導電層５２の表面に保護層１６を形成することができる。
【００３５】
上記図８Ａから図８Ｆにおけるプロセス工程の詳細、例えば、仮基板の材料、パターン化レジスト層を形成する方法等は、図４Ａから図４Ｆに教示される内容に従うことができるので、ここで特に説明しない。
【００３６】
以上のように、本発明は新しい半導体パッケージ基板とその製造方法を提供し、パターン化導体層を形成する時に、前記導体柱と導線が同時に形成されることによって、プロセス工程が簡単になる。また、誘電層の高度と導体柱或いは導線の高度と略近似しているので、基板全体の厚さが低下し、配線ピッチが大幅に小さくなることと、環状導線を配布することに合わせて、チップに対して電磁波からの防護を提供できる。
【００３７】
以上説明したことは、本発明の好ましい実施例に過ぎず、本発明の実施範囲を限るものではない。本発明の特許請求の範囲で述べられる特徴と趣旨に均等な変化或いは修飾は、本発明の特許請求の範囲に含まれる。
【符号の説明】
【００３８】
１０、５０  半導体パッケージ基板
１２  誘電層
１４  パターン化導体層
１４ａ  導体柱
１４ｂ  導線
１６  保護層
１８  開口溝
２０、６０  パッケージ構造
２２  チップ
２３  接続バンプ
２４  シール層
２５  固定膠
２６  スズボール
３２  金属配線
４０  仮基板
４２  パターン化レジスト層
４２２  開孔
４４  導体材料
５２  導電層
【図１】
0006290987.tif 000002
【図２】
0006290987.tif 000003
【図３】
0006290987.tif 000004
【図４Ａ】
0006290987.tif 000005
【図４Ｂ】
0006290987.tif 000006
【図４Ｃ】
0006290987.tif 000007
【図４Ｄ】
0006290987.tif 000008
【図４Ｅ】
0006290987.tif 000009
【図４Ｆ】
0006290987.tif 000010
【図４Ｇ】
0006290987.tif 000011
【図５】
0006290987.tif 000012
【図６】
0006290987.tif 000013
【図７】
0006290987.tif 000014
【図８Ａ】
0006290987.tif 000015
【図８Ｂ】
0006290987.tif 000016
【図８Ｃ】
0006290987.tif 000017
【図８Ｄ】
0006290987.tif 000018
【図８Ｅ】
0006290987.tif 000019
【図８Ｆ】
0006290987.tif 000020