(57)【特許請求の範囲】
【請求項１】
コネクタシステムであって、
上部表面および底部表面、ならびに前記上部表面の近傍に位置付けられた複数の信号トレースを伴う、回路基板であって、該回路基板が、その中に提供される複数の接地ビアおよび信号ビアを有し、該信号ビアが、前記信号トレースに接続され、対応する信号トレースから約０．３ｍｍの長さにバックドリル加工されたものである、回路基板と、
前記上部表面上に載置されるコネクタであって、
筐体によって支持される複数の接地端子であって、前記回路基板の中へ１．０ｍｍを上回って延在するように構成されたテールを有する、接地端子、および
前記筐体によって支持される複数の信号端子であって、該信号端子が、前記信号ビア内に位置付けられるテールを各々有し、前記信号端子のテールが、前記回路基板の中へ０．５ｍｍを上回って延在しない拡大部分を有する、信号端子を含む、コネクタと、を備える、コネクタシステム。
【請求項２】
前記接地端子の前記拡大部分が、前記回路基板の中へ少なくとも０．２ｍｍに位置付けられたものである、請求項１に記載のコネクタシステム。
【請求項３】
前記拡大部分が、針の目である、請求項２に記載のコネクタシステム。
【請求項４】
前記信号端子のテールおよび前記接地端子のテールが、実質的に同じ長さである、請求項３に記載のコネクタシステム。
【請求項５】
前記信号端子のテールおよび前記接地端子のテールが、前記回路基板の中へ約１．３ｍｍ延在する、請求項３に記載のコネクタシステム。
【請求項６】
前記信号端子のテールおよび前記接地端子のテールが、実質的に同じ長さである、請求項５に記載のコネクタシステム。
【請求項７】
前記信号端子のテールおよび前記接地端子のテールが、前記回路基板の中へ約１．３ｍｍ延在する、請求項１に記載のコネクタシステム。
【請求項８】
前記信号端子のテールおよび前記接地端子のテールが、実質的に同じ長さである、請求項１に記載のコネクタシステム。
【請求項９】
前記バックドリルの直径が、少なくとも約０．７ｍｍである、請求項１に記載のコネクタシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２０１５年３月６日出願の米国仮出願第６２／１２９，４１４号に対する優先権を主張するものであり、その全体は、参照することにより本明細書に組み込まれる。
【０００２】
本開示は、コネクタの分野に関し、より具体的には、高いデータレートに対して好適なプレスフィットコネクタの分野に関する。
【背景技術】
【０００３】
図１は、プレスフィットコネクタのための従来のバックプレーン／コネクタインターフェースを例解し、図５〜９に提供されるチャート内のＣｏｎｆｉｇ＃１に対する基礎として使用されるものとする。描写されるように、接地端子テール５９および信号端子テール５８は、回路基板６０の中へ約１．３ｍｍ延在するように構成される。端子テールをこのように小さくすることは、組み立てプロセスに起因する課題にもかかわらず、性能観点から有益であると証明されている。性能を改善するために、ビアは、得られるビアが回路基板６０の中へ約１．０ｍｍ延在するように、バックドリル加工することができる。これは、先行設計と比較して、改善された性能を提供するが、データレートが２５から４０Ｇｂｐｓへ増加しているため、コネクタ設計をさらに改善する要望が存在する。４０Ｇｂｐｓチャネル（ＮＲＺコード化システムにおける２０Ｇｈｚ信号伝達に依存する）への動きとともに存在する１つの問題は、信号トレース６２が回路基板の第２または第３の層において使用されようとする場合、ビアおよび端子が相当なスタブ（ｓｔｕｂ）を作成することであり、このため、高いデータレートが可能なチャネルとして第２または第３の層を使用せず、かつ代わりに、最上の高いデータレートが可能な信号層の上部にいくつかの余分な層を配置することが一般的である。回路基板５０において対照的な構造を有することが所望されるため（そうでなければ、回路基板は、歪む傾向がある）、これは、回路基板上の４つ又は６つの追加の層の追加を必要とする傾向があり（上部上に追加される層はまた、底部上にも追加される）、これは、回路基板６０のコストを増加させ得る。このため、ある個人は、コネクタおよび回路基板へのさらなる改善がより低いコストの解決策および改善された性能を可能にすることを理解するであろう。
【発明の概要】
【課題を解決するための手段】
【０００４】
システムは、回路基板上に載置されるコネクタを提供する。回路基板は、上部表面を含み、かつ複数の接地ビアおよび信号ビアを含む。信号ビアは、信号ビアが信号ビアに接続されるトレースを過ぎて約０．３ｍｍを上回って延在しないように、バックドリル加工することができ、ある実施形態においては、信号ビアは、上部表面から下に０．５ｍｍ延在することができる。コネクタは、接地ビア内に位置付けられる接地端子テール、および信号ビア内に位置付けられる信号端子テールを含む。信号端子テールは、基板の中へ０．５ｍｍを上回らずに延在する拡大部分を含み、このため、より短い信号ビアに係合することができるが、信号端子テールの全長は、依然として、回路基板の中へ接地端子テールと同程度に遠くに延在することができる。
【０００５】
本発明は、同様の参照番号が類似の要素を示す添付の図面において、制限としてではなく、例として例解される。
【図面の簡単な説明】
【０００６】
【図１】コネクタシステムの先行技術の設計の簡略化した断面図を例解する。
【図２】非常に短いビアおよび端子構成を有するコネクタシステムの例示的な実施形態の簡略化した断面図を例解する。
【図３】短いビアおよびより長い端子を有するコネクタシステムの別の例示的な実施形態の簡略化した断面図を例解する。
【図４】２つのビアおよび端子構成を示す、回路基板の断面の斜視図を例解する。
【図５】図１、図２、および図３に描写される構成の挿入損失性能のグラフを例解する。
【図６】図１、図２、および図３に描写される構成の反射損失性能のグラフを例解する。
【図７】図１、図２、および図３に描写される構成の近端クロストークのグラフを例解する。
【図８】図１、図２、および図３に描写される構成の遠端クロストークのグラフを例解する。
【図９】図１、図２、および図３に描写される構成のインピーダンス応答のグラフを例解する。
【図１０】Ｌ３層におけるトレースに接続されるビアを有するコネクタシステムの例示的な実施形態の簡略化した断面図を例解する。
【図１１】Ｌ５層におけるトレースに接続されるビアを有するコネクタシステムの例示的な実施形態の簡略化した断面図を例解する。
【図１２】Ｌ７層におけるトレースに接続されるビアを有するコネクタシステムの例示的な実施形態の簡略化した断面図を例解する。
【図１３】図１０、図１１、および図１２に描写される構成の挿入損失性能のグラフを例解する。
【図１４】図１０、図１１、および図１２に描写される構成の反射損失性能のグラフを例解する。
【図１５】図１０、図１１、および図１２に描写される構成の近端クロストークのグラフを例解する。
【図１６】図１０、図１１、および図１２に描写される構成の遠端クロストークのグラフを例解する。
【図１７】図１０、図１１、および図１２に描写される構成のインピーダンス応答のグラフを例解する。
【発明を実施するための形態】
【０００７】
以下の発明を実施するための形態は、例示的な実施形態を説明し、明示的に開示される組み合わせ（複数を含む）に限定されることを意図しない。したがって、別途記載されない限り、本明細書において開示される特性は、簡潔にする目的上、別途示されなかった追加の組み合わせを形成するように、ともに組み合わされ得る。  
【０００８】
コネクタの詳細は、本明細書において示されていないことに留意されたい。本明細書において提供される本開示は、高いデータレートが可能なコネクタを提供するように構成される、様々なコネクタタイプとともに使用するために好適であり、１つの潜在的な用途は、ＭＯＬＥＸ（モレックス）  ＩＭＰＥＬコネクタファミリー等のバックプレーンコネクタである。別の潜在的な用途は、ＭＯＬＥＸ  ｚＱＳＦＰ積層コネクタ等の標準的な入力／出力（Ｉ／Ｏ）スタイルコネクタである。各場合において、コネクタは、より高い信号伝達周波数およびデータレートで利益を得るように、本明細書において説明されるような信号テールを含むように修正され得る。
【０００９】
上に記載されるように、当該技術の現状は、上部２つまたは３つの層における信号列に対する２０ＧＨｚの信号伝達周波数において問題である。１つの潜在的な解決策は、図２に例解されるように、単に端子テールを非常に短くすることである。本出願人は、基板の中へ０．５ｍｍを上回って延在しない信号テールが、約０．５ｍｍの長さであるビアバレルと組み合わせて、上部３つの層が高いデータレートが可能な信号トレースを含む構成において、非常に良好な性能を有し、この理論的解決策が、構成（Ｃｏｎｆｉｇ．）＃３に対する基礎であると判断した。
【００１０】
しかしながら、いったんテールが非常に短くなると、端子テールをビアと整合させることが非常に困難になるため、Ｃｏｎｆｉｇ．＃３における解決策は、組み立てプロセスから問題がある。加えて、短いテールは、はるかにより低い保持力を有する傾向があり、このため、少なくとも追加の保持特性を伴うことなく、堅牢性の観点から、得られる解決策を望ましくないものにする。結果として、当業者は、約１ｍｍの長さよりも短い針の目スタイルのテールを使用しようとすることを断念し、描写される設計は、回路基板の中へ１から１．４ｍｍの長さで延在するように構成される端子を使用し、図１〜３の端子は、回路基板の中へ約１．３ｍｍ延在するように構成される。
【００１１】
図３〜４は、驚くべきことに予想されるものよりもはるかに良好に作用することが見出されたコネクタシステムの代替的な実施形態を例解する。上部表面１６１および底部表面１６２を伴う回路基板１６０には、複数の信号ビア１７０および接地ビア１８０が提供される。接地端子テール１５８は、接地ビア１８０内に位置付けられる一方、信号端子テール１５８は、信号ビア内に位置付けられる。
【００１２】
描写されるように、接地端子１５９は、拡大部分１５９ａ（例えば、「針の目」設計の目）が、良好な保持を提供するように実質的な距離で回路基板内に位置付けられるように構成され、描写される実施形態において、拡大部分の上部は、回路基板１６０の中へ０．２ｍｍを上回る。これは、回路基板１６０における接地端子テール１５９の良好な保持を提供するのに役立ち、かつシステムの堅牢性を改善する。上で記載されるように、より短いテールは、ビア内に位置付けることが困難であるため、装着を支援するために、接地端子テールは、回路基板の中へ約１．３ｍｍ延在するように構成される。
【００１３】
信号端子テール１５８もまた、回路基板１６０の中へ約１．３ｍｍ延在するように構成されるが、拡大部分１５８ａが回路基板の中へ０．５ｍｍを上回らずに延在するように構成される。加えて、信号ビアは、ビア１７０がトレースを過ぎて約０．３ｍｍ延在するのみであるように、バックドリル加工され、これは、回路基板１６０の上部表面の近傍のトレースのために、回路基板１６０の中へ約０．５ｍｍであり得る（その点において、信号ビアは、図２に描写される構成に類似する）。これは、ビア１７０がいったんバックドリル加工されると、信号トレース１６２を過ぎて０．３０ｍｍを上回って延在せず、かつ（上部表面１６１の近傍のトレースのために）上部表面１６１の下に０．５ｍｍを上回って延在しない、実施形態を提供する。換言すると、信号端子テール１５８は、拡大部分１５８ａの最も低い部分が、回路基板１６０の中へ約０．５ｍｍを上回って延在しない一方、テールが依然として、さらに基板の中へ延在し、好ましくは、基板の中へ１．０ｍｍを上回って延在するように、構成される。
【００１４】
したがって、理解され得るように、信号端子テール１５８は、バックドリル加工されたビア１７０を過ぎて０．５ｍｍを上回って延在することができ、描写される実施形態においては、ビアバレル１７０を過ぎて０．８ｍｍ延在する。信号テールは、さらなる改善を提供するようにいくらか短縮され得るが、より短いテールは、信頼性のある組み立てに対する要望とバランスをとらなければならない収穫逓減を提供する。その点において、接地端子テールと実質的に同じ長さの信号端子テールを有することは、コネクタが基板上へ押圧される前に、端子全てを、それらのそれぞれのビア内に適切に着座させることを確実とする上で有益であることに留意されたい。また、保持目的上、コネクタと回路基板との間の信頼性のある係合のために、確実に上部表面の下にある拡大部分を伴う接地端子を有することが望ましい。
【００１５】
描写される構成はまた、接地端子テール１５９の拡大部分１５９ａを圧縮させ始める前に、信号端子テール１５８がそれぞれのビアの中へ挿入されることを可能にする。これは、より良好な触覚フィードバックを提供するのに役立ち、かつ信号テールが不整合され、拡大部分１５９ａを圧縮することと関連付けられるより高い作用力により、不整合を知覚することが困難であることによる、不注意に破損／破砕され得る可能性を低減する。描写されるシステムの別の利点は、拡大部分１５８ａが圧縮され始める前に、拡大部分１５９ａが圧縮されることを終了するという事実により、テールの最大挿入力が低減され得ることである。換言すると、端子の拡大部分は、順に圧縮され、接地端子テールが１番目に圧縮され、信号端子テールが２番目に圧縮される。この構成は、Ｃｏｎｆｉｇ．＃２であり、理解され得るように、このシステムの性能は、特に２０ＧＨｚにおいて、図２に例解される理論的設計の性能に近い。
【００１６】
バックドリルは、直径が０．７ｍｍであるとして示されており、直径が約１．０ｍｍと同程度に大きくすることもできることに留意されたい。バックドリル直径を約０．５ｍｍから約０．７ｍｍに増加させることは有益である一方、本出願人は、バックドリル直径が約０．７ｍｍを超えて増加する際、収穫減少が存在すると判断した。したがって、ほとんどの解決策に対して、約０．７ｍｍのバックドリル直径を使用することがより望ましいことが予想される。
【００１７】
図５〜９に戻ると、Ｃｏｎｆｉｇ．＃２構成における信号端子テールの性能が例解される。理解され得るように、標準的な端子と比較して、Ｃｏｎｆｉｇ．＃２設計は、２０ＧＨｚ信号伝達を容易に支持しつつ、挿入損失と反射損失との間でほぼ１５ｄＢの信号を有するチャネルにおいて提供するであろう、相当な改善を提供する。対照的に、先行設計は、１５ＧＨｚにおいて約１１ｄＢの信号を有するのみであり、したがって、先行設計において、上部層内の信号トレースは、４０Ｇｂｐｓチャネルを支持するには好適ではなかったであろう。このため、改善された設計は、かかるデータレートでこれまで機能的ではなかった層において４０Ｇｂｐｓの性能を可能にし、コスト低減の可能性を提供する。
【００１８】
描写される設計は、直径が約０．４０ｍｍであるビアに係合するように構成される端子を伴うコネクタであることに留意されたい。本明細書において説明される特性はまた、テールが約０．４５ｍｍの直径を有するビアに係合するように構成されるシステム等の若干より大きいテールおよびビアに対しても効果的である。
【００１９】
図１０〜１７は、修正された信号テールを伴うコネクタの利益を例解する。図１０〜１２は、テールが回路基板の中へ約１．２〜１．３ｍｍ延在する実施形態を例解する。図１０は、Ｃｏｎｆｉｇ＃２、Ｌ３トレースと関連付けられる構成を例解し、図１１は、Ｃｏｎｆｉｇ＃２、Ｌ５トレースと関連付けられる構成を例解し、図１２は、Ｃｏｎｆｉｇ＃２、Ｌ７トレースと関連付けられる構成を例解する。理解され得るように、信号端子テールは、各構成において同じである（例えば、拡大部分は、回路基板の中へ０．５ｍｍ未満延在する）が、基板は、それぞれのトレースからビアの終わりまでの距離Ｖ１が約０．３ｍｍで一定に維持されるように、バックドリル加工される。理解され得るように、これは、距離Ｐ１が距離Ｐ２よりも大きく、距離Ｐ２が距離Ｐ３よりも大きいことを意味する。加えて、２７０ｃの長さは、２７０ｂの長さよりも大きく、これは、同様に、２７０ａの長さ（約０．５ｍｍである）よりも大きい。
【００２０】
図１３〜１７のチャートが例解するように、新たな信号端子設計は、ビアがトレースを過ぎて約０．３ｍｍ延在するようにバックドリル加工される回路基板と組み合わせて、ビア長さが増加するにつれて、改善された挿入損失および反射損失を提供するが、ビア長さが増加するにつれて、若干より不良なクロストークを提供する。このため、新たな信号テールは、様々な構成において利用することができ、各状況において、新たな信号テールは、望ましい性能を提供する。
【００２１】
本明細書において提供される本開示は、その好ましいかつ例示的な実施形態に関する特性を説明する。本開示の再考察から、当業者には、添付の請求項の範囲および趣旨内にある多数の他の実施形態、修正、および改変が着想されよう。
【図１】
0006333299.tif 000002
【図２】
0006333299.tif 000003
【図３】
0006333299.tif 000004
【図４】
0006333299.tif 000005
【図５】
0006333299.tif 000006
【図６】
0006333299.tif 000007
【図７】
0006333299.tif 000008
【図８】
0006333299.tif 000009
【図９】
0006333299.tif 000010
【図１０】
0006333299.tif 000011
【図１１】
0006333299.tif 000012
【図１２】
0006333299.tif 000013
【図１３】
0006333299.tif 000014
【図１４】
0006333299.tif 000015
【図１５】
0006333299.tif 000016
【図１６】
0006333299.tif 000017
【図１７】
0006333299.tif 000018