(57)【特許請求の範囲】
【請求項１】
光信号を発光する発光素子と、
前記発光素子を駆動する第１半導体素子と、
前記光信号を受光して電気信号に変換する第２半導体素子と、
前記第１半導体素子の側面および上面を覆うゲル状の第１シリコーン部と、
前記第１シリコーン部とは離隔して配置され、前記第２半導体素子の側面および上面を覆うゲル状の第２シリコーン部と、
前記第１および第２シリコーン部とは離隔して配置され、前記第２半導体素子と対向する発光素子の側面および上面を覆うゲル状の第３シリコーン部と、
前記第１シリコーン部、前記第２シリコーン部および前記第３シリコーン部の周囲を覆う第１樹脂部と、
前記第１樹脂部の周囲を覆う第２樹脂部と、を備え、
前記第１半導体素子は、
第１基準電圧を生成する第１基準電圧生成回路と、
前記第１基準電圧に基づいて、入力電圧をデジタル信号に変換するＡ／Ｄ変換器と、
前記デジタル信号に基づいて、前記光信号に同期した変調信号を生成する変調器と、を有し、
前記第２半導体素子は、
前記光信号を受光して前記電気信号に変換する光電変換器と、
前記電気信号を復調する復調器と、
第２基準電圧を生成する第２基準電圧生成回路と、
前記第２基準電圧に基づいて、前記復調器が復調した信号をＤ／Ａ変換するＤ／Ａ変換器と、を有する光結合装置。
【請求項２】
光信号を発光する発光素子と、
前記発光素子を駆動する第１半導体素子と、
前記光信号を受光して電気信号に変換する第２半導体素子と、
前記第１半導体素子の側面および上面を覆うゲル状の第１シリコーン部と、
前記第１シリコーン部とは離隔して配置され、前記第２半導体素子の側面および上面を覆うゲル状の第２シリコーン部と、
前記第１および第２シリコーン部とは離隔して配置され、前記第２半導体素子と対向する発光素子の側面および上面を覆うゲル状の第３シリコーン部と、
前記第１シリコーン部、前記第２シリコーン部および前記第３シリコーン部の周囲を覆う第１樹脂部と、
前記第１樹脂部の周囲を覆う第２樹脂部と、を備え、
前記第１半導体素子は、
第１基準電圧を生成する第１基準電圧生成回路と、
前記第１基準電圧に基づいて、入力電圧を変換する第１変換器と、
を有し、
前記第２半導体素子は、
前記光信号を受光して前記電気信号に変換する光電変換器と、
前記電気信号を復調する復調器と、
第２基準電圧を生成する第２基準電圧生成回路と、
前記第２基準電圧に基づいて、前記復調器が復調して出力電圧を生成する第２変換器と、を有し、
前記入力電圧に対する前記出力電圧のゲイン変動は、０．０４％以下である、光結合装置。
【請求項３】
前記第１および第２シリコーン部は、JIS K 6253およびJIS K 7215の少なくとも一方に準拠した硬さの値が１０乃至２４である請求項１または２に記載の光結合装置。
【請求項４】
前記第１および第２樹脂部の硬さの値は、３０以上である請求項３に記載の光結合装置。
【請求項５】
前記第１および第２シリコーン部の厚さは、１００μｍ以上である請求項１乃至４のいずれか１項に記載の光結合装置。
【請求項６】
前記第１および第２シリコーン部の厚さは、４００μｍ以下である請求項５に記載の光結合装置。
【請求項７】
前記第１および第２シリコーン部の厚さは、当該光結合装置のＩＣパッケージの厚さに逆比例して設定される請求項１乃至６のいずれか１項に記載の光結合装置。
【請求項８】
光信号を発光する発光素子と、
前記発光素子を駆動する第１半導体素子と、
前記光信号を受光して電流信号に変換する第２半導体素子と、
前記第１半導体素子の側面および上面を覆うゲル状の第１シリコーン部と、
前記発光素子の側面および上面から、前記光信号の伝搬経路を含めて、前記発光素子に対向する前記第２半導体素子の側面および上面までを覆うゲル状またはゴム状の第２シリコーン部と、
前記第１および第２シリコーン部の周囲を覆う樹脂部と、を備え、
前記第１および第２シリコーン部は、前記発光素子が発光する前記光信号の波長に対して透明な部材であり、
前記樹脂部は、前記発光素子が発光する前記光信号の波長に対して不透明な部材であり、
前記第１半導体素子は、
第１基準電圧を生成する第１基準電圧生成回路と、
前記第１基準電圧に基づいて、入力電圧をデジタル信号に変換するＡ／Ｄ変換器と、
前記デジタル信号に基づいて、前記光信号に同期した変調信号を生成する変調器と、を有し、
前記第２半導体素子は、
前記光信号を受光して電気信号に変換する光電変換器と、
前記電気信号を復調する復調器と、
第２基準電圧を生成する第２基準電圧生成回路と、
前記第２基準電圧に基づいて、前記復調器が復調した信号をＤ／Ａ変換するＤ／Ａ変換器と、を有する光結合装置。
【請求項９】
前記第１および第２シリコーン部の厚さは、２００μｍ以上である請求項８に記載の光結合装置。
【請求項１０】
送信信号を生成する第１半導体素子と、
磁気結合または容量結合により前記送信信号を受信する第２半導体素子と、
前記第１半導体素子および前記第２半導体素子の側面および上面を覆うゲル状のシリコーン部と、
前記シリコーン部の周囲を覆う樹脂部と、を備え、
前記第１半導体素子は、
第１基準電圧を生成する第１基準電圧生成回路と、
前記第１基準電圧に基づいて、入力電圧をデジタル信号に変換するＡ／Ｄ変換器と、
前記デジタル信号に基づいて、前記送信信号に同期した変調信号を生成する変調器と、を有し、
前記第２半導体素子は、
前記送信信号を受信して電気信号に変換する信号変換器と、
前記電気信号を復調する復調器と、
第２基準電圧を生成する第２基準電圧生成回路と、
前記第２基準電圧に基づいて、前記復調器が復調した信号をＤ／Ａ変換するＤ／Ａ変換器と、を有する絶縁装置。
【請求項１１】
前記シリコーン部の厚さは、２００μｍ以上である、請求項１０に記載の絶縁装置。
【請求項１２】
送信信号を生成する第１半導体素子と、
磁気結合または容量結合により前記送信信号を受信する第２半導体素子と、
前記第１半導体素子および前記第２半導体素子の側面および上面を覆うゲル状またはゴム状のシリコーン部と、
前記シリコーン部の周囲を覆う樹脂部と、を備え、
前記第１半導体素子は、
第１基準電圧を生成する第１基準電圧生成回路と、
前記第１基準電圧に基づいて、入力電圧を変換する第１変換器と、
を有し、
前記第２半導体素子は、
前記送信信号を受信して電気信号に変換する信号変換器と、
前記電気信号を復調する復調器と、
第２基準電圧を生成する第２基準電圧生成回路と、
前記第２基準電圧に基づいて、前記復調器が復調して出力電圧を生成する第２変換器と、を有し、
前記入力電圧に対する前記出力電圧のゲイン変動は、０．０４％以下である、絶縁装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光結合装置および絶縁装置に関する。
【背景技術】
【０００２】
光結合装置では、送信チップが電圧（または電流）信号を出力し、この信号に応じた光信号を発光素子が発光し、この光信号を受信チップが受光して電圧（または電流）信号に変換して出力する。光結合装置は、ＩＧＢＴなどの電力用半導体素子を駆動する回路で汎用的に用いられている。また、光結合装置の代わりに、容量結合や磁気結合を利用した絶縁装置が用いられることもある。
【０００３】
光結合装置は、送信チップ、発光素子および受信チップをワンパッケージに集約させたＩＣで提供されることが多い。
【０００４】
光結合装置や絶縁装置は、様々な環境条件で使用されるため、ゲイン等の回路特性が変動するのは望ましくない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−８５１５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態は、回路特性の変動を抑制可能な光結合装置および絶縁装置を提供するものである。
【課題を解決するための手段】
【０００７】
本実施形態によれば、光信号を発光する発光素子と、
前記発光素子を駆動し前記光信号を生成する第１半導体素子と、
前記光信号を受光して電気信号に変換する第２半導体素子と
前記第１半導体素子の側面および上面を覆うゲル状の第１シリコーン部と、
前記第１シリコーン部とは離隔して配置され、前記第２半導体素子の側面および上面を覆うゲル状の第２シリコーン部と、
前記第１および第２シリコーン部とは離隔して配置され、前記第２半導体素子と対向する発光素子の側面および上面を覆うゲル状の第３シリコーン部と、
前記第１シリコーン部、前記第２シリコーン部および前記第３シリコーン部の周囲を覆う第１樹脂部と、
前記第１樹脂部の周囲を覆う第２樹脂部と、を備える光結合装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】光結合装置のＩＣパッケージの外形図。
【図２】図１のＡ−Ａ線断面図。
【図３】送信チップおよび受信チップの内部構成を示すブロック図。
【図４】一比較例による光結合装置のＩＣパッケージの断面図。
【図５】第１および第２シリコーン部の厚さとゲイン変動量の関係を示すグラフ。
【図６】第１および第２シリコーン部の厚さとゲイン変動率の関係を示すグラフ。
【図７】第１および第２シリコーン部の厚さとゲイン変動量の関係を示すグラフ。
【図８】第２の実施形態における光結合装置のＩＣパッケージの断面図。
【図９】一比較例によるＩＣパッケージの断面図。
【図１０Ａ】磁気結合または容量結合を利用した絶縁装置の断面図。
【図１０Ｂ】磁気結合または容量結合を利用した絶縁装置の断面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、光結合装置および絶縁装置内の特徴的な構成および動作を中心に説明するが、光結合装置および絶縁装置には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。
【００１０】
図１は光結合装置１のＩＣパッケージ２の外形図、図２は図１のＡ−Ａ線断面図である。図１の光結合装置１は、図２に示すように、送信チップ（第１半導体素子）３と、発光素子４と、受信チップ（第２半導体素子）５とを備えている。発光素子４は光信号を発光する。送信チップ３は発光素子４を駆動する。受信チップ５は光信号を受光して電気信号に変換する。
【００１１】
ＩＣパッケージ２は、例えば図１に示すように、対向する２辺に沿って、それぞれ４本の端子２ａを備えている。一方の辺の４本の端子２ａは送信チップ３に接続され、他方の辺の４本の端子２ａは受信チップ５に接続されている。以下では、送信チップ３に接続される端子２ａを送信チップ用端子と呼び、受信チップ５に接続される端子２ａを受信チップ用端子と呼ぶ。
【００１２】
図１に示すＩＣパッケージ２の形状や、端子２ａの本数、端子２ａの配置は一例であり、図１に限定されるものではない。例えば、本実施形態のＩＣパッケージ２は、ＳＯＰ等の表面実装型でもよいし、ＤＩＰ等の挿入実装型でもよい。また、マルチチャンネル構成でもよい。
【００１３】
図２に示すように、ＩＣパッケージ２の内部には、送信チップ３および発光素子４を実装する第１のフレーム１１と、受信チップ５を実装する第２のフレーム１２とが配置されている。発光素子４と受信チップ５の上面に設けられる受光素子（不図示）とは向き合うように配置されている。送信チップ３と送信チップ用端子とはボンディングワイヤ（不図示）で接続されており、送信チップ３と発光素子４ともボンディングワイヤ（不図示）で接続されている。同様に、受信チップ５と受信チップ用端子とはボンディングワイヤ（不図示）で接続されている。
【００１４】
また、光結合装置１は、発光素子４と受信チップ５とを対向させたまま、ＩＣパッケージ２の中心を回転中心として、１８０度回転させた対称構造であってもよい。また、図２では、ＩＣパッケージ２内に、送信チップ３、発光素子４、および受信チップ５を１個ずつ実装する例を示したが、複数個ずつを実装して、マルチチャネル構成にしてもよい。この場合、送信チップ３と受信チップ５との相対的な位置関係を維持するのが望ましい。
【００１５】
また、ＩＣパッケージ２の内部には、第１〜第３シリコーン部１３〜１５と、第１樹脂部１６と、第２樹脂部１７とが設けられている。第１〜第３シリコーン部１３〜１５は、エンキャップ樹脂部とも呼ばれる。
【００１６】
第１シリコーン部１３は、送信チップ３の側面および上面を覆っている。第２シリコーン部１４は、受信チップ５の側面および上面を覆っている。第３シリコーン部１５は、発光素子４の側面および上面を覆っている。第１樹脂部１６は、第１〜第３シリコーン部１３〜１５と第１および第２のフレーム１１、１２の周囲を覆っている。第２樹脂部１７は、第１樹脂部１６の周囲を覆っている。また、第１〜第３シリコーン部１３〜１５は各チップの上面のみを覆っていてもよい。第２樹脂部１７は、ＩＣパッケージ２の外表面に現れる部材である。第１〜第３シリコーン部１３〜１５と第１樹脂部１６は、透明樹脂部である。より正確には、発光素子４が発光する光信号の波長に対して透明な樹脂部である。第２樹脂部１７は、発光素子４が発光する光信号の波長に対して不透明な樹脂部である。また、外部光が送信チップ３、発光素子４および受信チップ５に入らない様に遮光する役割も果たす。第２樹脂部１７の色は、例えば黒色や白色である。
【００１７】
第１〜第３シリコーン部１３〜１５の光信号の波長帯域に対する透過率は、９０％以上である。一方、第１樹脂部１６には、第２樹脂部１７との線膨張係数をできるだけ一致させるため、ＳｉＯ２の微粒子などが添加されている。よって、第１樹脂部１６の光信号の波長帯域に対する透過率は、少なくとも実質的に４０％以上である。透過率は樹脂厚さにも依存するため吸収係数として７００ｍ-1以下である。
【００１８】
このように、図２のＩＣパッケージ２は、第１樹脂部１６の外表面を第２樹脂部１７で覆ったダブルモールド構造である。
【００１９】
第１〜第３シリコーン部１３〜１５は、それぞれ離隔して配置されており、これら第１〜第３シリコーン部１３〜１５の間には第１樹脂部１６が密着配置されている。発光素子４から発光された光信号が伝搬する経路には、発光素子４を覆う第３シリコーン部１５、第１樹脂部１６、および受信チップ５を覆う第２シリコーン部１４があるが、いずれも透明であるため、光信号はほぼ損失なく、設計の範囲において受信チップ５で受光される。
【００２０】
第１〜第３シリコーン部１３〜１５は、ゴム状シリコーンよりも軟質のゲル状シリコーンで形成されている。また、第１樹脂部１６は例えば、透明フィラー等を混ぜたエポキシ樹脂や硬質ゴム状シリコーン、第２樹脂部１７は例えば微小なカーボンやＴｉＯ２等を混在させたエポキシ樹脂で形成されている。第１〜第３シリコーン部１３〜１５の材料としてゲル状シリコーンを用いた理由は、後に詳述する。
【００２１】
図３は送信チップ３および受信チップ５の内部構成の一例を示すブロック図である。図３の送信チップ３は、第１基準電圧調整器２１と、第１基準電圧生成回路２２と、Ａ／Ｄ（Analog/Digital）変換器２３と、第１クロック生成器２４と、第２クロック生成器２５と、変調器２６と、ドライバ回路２７とを有する。
【００２２】
第１基準電圧生成回路２２は、Ａ／Ｄ変換器２３が使用する第１基準電圧を生成する。
第１基準電圧生成回路２２は、その内部に、不図示のバンドギャップ回路と、バッファ回路とを有する。バンドギャップ回路は、トランジスタのバンドギャップ電圧を相殺することで、電源電圧や温度に依存しない第１基準電圧を生成する。バッファ回路は、バンドギャップ回路が生成した第１基準電圧をバッファリングする。第１基準電圧調整器２１は、第１基準電圧生成回路２２で生成される第１基準電圧の電圧レベルを微調整する。
【００２３】
Ａ／Ｄ変換器２３は、第１クロック生成器２４で生成された第１クロック信号、あるいは外部から入力された第１クロック信号に同期させて、送信チップ３に入力された電圧信号を、第１基準電圧を用いてデジタル信号に変換する。Ａ／Ｄ変換器２３は、例えばΔΣ変調によるＡ／Ｄ変換を行うが、他のＡ／Ｄ変換方式を用いてもよい。
【００２４】
変調器２６は、第２クロック生成器２５で生成された第２クロック信号に同期させて、Ａ／Ｄ変換器２３で生成されたデジタル信号に基づいて変調信号（たとえばＰＷＭ（Pulse Width Modulation）信号）を生成する。ドライバ回路２７は、変調信号（たとえばＰＷＭ信号）に基づいて、発光素子４のカソード電圧を制御する。発光素子４のアノードには電源電圧が供給されている。
よって、発光素子４のアノード−カソード間電圧は、変調信号（たとえばＰＷＭ信号）のパルス幅に応じて変化し、発光素子４は、変調信号（たとえばＰＷＭ信号）のパルス幅に応じた光信号を発光する。発光素子４は、例えばＬＥＤ(Light Emitting Diode）であり、アノード−カソード間電圧に応じた強度の光信号を発光する。
【００２５】
図３の受信チップ５は、フォトダイオード３１と、トランスインピーダンスアンプ（ＴＩＡ：Transimpedance Amplifier）３２と、クロック再生回路３３と、復調器（たとえばＰＷＭ復調器）３４と、第２基準電圧生成回路３５と、第２基準電圧調整器３６と、Ｄ／Ａ（Digital/Analog）変換器３７と、ローパスフィルタ（ＬＰＦ：Low Pass Filter）３８とを有する。
【００２６】
フォトダイオード３１は、発光素子４で発光された光信号を受光して、電流信号に変換する。トランスインピーダンスアンプ３２は、フォトダイオード３１を流れる電流信号を電圧信号に変換する。復調器（たとえばＰＷＭ復調器）３４は、トランスインピーダンスアンプ３２で生成された電圧信号を元の変調信号（たとえばＰＷＭ変調信号）に復調する。Ｄ／Ａ変換器３７は、復調器（たとえばＰＷＭ復調器）３４で復調された復調信号（たとえばＰＷＭ信号）をアナログの電圧信号に変換する。ローパスフィルタ３８は、Ｄ／Ａ変換器３７で生成された電圧信号に含まれる低周波ノイズを除去した後のアナログ電圧信号を出力する。第２基準電圧生成回路３５は、第１基準電圧生成回路２２と同様に、バンドギャップ回路とバッファ回路とを有する。また、デジタル出力の場合、Ｄ／Ａ変換機３７およびローパスフィルタ３８を停止状態にして、直接クロック再生回路３３および復調器（たとえばＰＷＭ復調器）３４のデジタル信号を出力する。
【００２７】
従来の光結合装置１では、受信チップ５や発光素子４をシリコーン部で覆うことはあっても、送信チップ３をシリコーン部で覆うことは行っていなかった。これは、発光素子４と受信チップ５は光信号を送受するため、ゴミ等が付着しないよう、また、第１樹脂部１６からの応力による発光素子４の劣化を防止する目的で保護する必要があるのに対し、送信チップ３は、そのような懸念がないため、第１樹脂部１６や第２樹脂部１７で直接覆えばよいと考えられていたためである。また、従来は、シリコーン部の変形を防止するためにゴム状シリコーンなどの硬度の高いものを使用していた。
【００２８】
従来の光結合装置１のＩＣパッケージ２をダブルモールド構造にする場合、受信チップ５と発光素子４を硬度の高いゴム状シリコーン部で覆い、これらゴム状シリコーン部と送信チップ３の周囲を透明樹脂部で覆った上に、さらにその周囲を黒色樹脂部で覆うのが一般的であった。
【００２９】
図４は一比較例による光結合装置１のＩＣパッケージ２の断面図であり、断面方向は図２と同じである。図４のＩＣパッケージ２は、ダブルモールド構造であり、送信チップ３はシリコーン部で覆われておらず、受信チップ５と発光素子４はゴム状シリコーンやゲル状シリコーンからなる第１および第２シリコーン部１４ａ，１５ａで覆われている。第１樹脂部１６と第２樹脂部１７の材料は本実施形態と同様であり、第１樹脂部１６はエポキシ樹脂やゴム状シリコーンで形成され、第２樹脂部１７はエポキシ樹脂で形成されている。
【００３０】
本発明者が、図４の一比較例による光結合装置１について、プレッシャクッカー試験（ＰＣＴ：Pressure Cooker Test）と呼ばれる高温飽和水蒸気圧力試験を９６時間にわたって行ったところ、光結合装置１の入力電圧に対する出力電圧であるゲインが変動することがわかった。ＰＣＴは、ＩＣを高温高湿度雰囲気中に入れて、ＩＣの耐温度および耐湿度を評価するための加速寿命試験である。ゲインが変動する要因としては種々の要因が考えられるが、光結合装置１を構成する回路の中で、最も信号レベルが変動しやすいのは、第１および第２基準電圧生成回路２２，３５内で使用されるオペアンプである。第１および第２基準電圧生成回路２２，３５は、バンドギャップ回路を有するが、バンドギャップ回路は、その出力信号をオペアンプで負帰還制御している。オペアンプを集積回路化する際には、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が用いられるが、オペアンプの入力段の差動ＭＯＳトランジスタ対は、環境条件の変化に特に敏感であり、電気的特性が変動しやすい。
【００３１】
ＭＯＳトランジスタのチャネル移動度が応力（ストレス）により変化することは周知である。ＰＣＴは、ＩＣパッケージ２の長期信頼性を担保するための加速寿命試験であり、高温高湿度雰囲気中でＩＣの耐温度および耐湿度を評価する試験である。ところが、高温高湿度雰囲気中に図１のＩＣを置くと、ＩＣパッケージ２内の樹脂が体積膨張を起こす。その体積膨張による圧縮応力が何らかの作用によって送信チップ３と受信チップ５にかかると、それによって、上述したオペアンプの差動ＭＯＳトランジスタ対の電気的特性が不均一に変動し、オペアンプにオフセット電圧が発生してしまうおそれがある。オペアンプにオフセット電圧が発生すると、基準電圧の電圧レベルが変動し、送信チップ３や受信チップ５から出力される電圧信号の電圧レベルも不均一に変動し、結果として、光結合装置１のゲインが変動すると考えられる。
【００３２】
このように、送信チップ３と受信チップ５の双方に、オペアンプを有する第１または第２基準電圧生成回路２２，３５が含まれているため、両チップとも、何らかの応力による基準電圧の変動が生じやすい。また、各チップにかかる応力に差違が生じると、基準電圧の変動量も不均一で異なったものとなり、長期に過酷な条件で動作させると、光結合装置１のゲイン変動が大きくなるおそれがある。
【００３３】
しかも、第１および第２の基準電圧生成回路２２，３５内で用いられるオペアンプは、バンドギャップ回路の負帰還制御用のものだけではない。バンドギャップ回路で生成された基準電圧は、バッファ回路に入力されるが、このバッファ回路でもオペアンプが用いられる。
【００３４】
このように、送信チップ３と受信チップ５の内部に設けられる第１または第２基準電圧生成回路２２，３５は、複数のオペアンプを備えている。各オペアンプが応力によるオフセット電圧を発生し、夫々の変動量が均一でなく相対的なバランスが崩れると、光結合装置１のゲインが長期動作条件では大きく変動してしまうことが考えられる。
【００３５】
本発明者は、試行錯誤の結果、送信チップ３と受信チップ５をゲル状シリコーンで覆えば、応力を緩和できることを見出した。ゲル状シリコーンは、エポキシ樹脂やゴム状シリコーンよりも硬さの値が小さく塑性変形しやすい部材である。ゲル状シリコーンの硬さの値は、例えばデュロメータにより計測することが可能である。本実施形態で使用したゲル状シリコーンは、JIS K 6253またはJIS K 7215（タイプＡ）に準拠してデュロメータで計測した硬さの値が１０〜２４の範囲内のものである。本発明者が硬さの値を種々に変えて実験を行ったところ、硬さの値が１０未満となると、ゲル状シリコーンの形状が崩れやすくなり、第１〜第３シリコーン部１３〜１５の外形形状を安定に維持できなくなるおそれがあることがわかった。また、硬さが１６以上でより安定な形状が形成できることが分かった。また、硬さの値が２４を超えると、硬くなりすぎて、第１樹脂部１６との密着性が悪くなり、隙間ができるおそれがあることがわかった。隙間ができると、剥離が生じたり、絶縁耐圧性能が低下するおそれがあるため、望ましくない。また、各々第１〜第３シリコーン部１３〜１５と第１樹脂部１６の間に剥離部分と密着部分が混在し、長期動作条件ではその状態が変動する。異なる樹脂部同士の界面では、その長手と短手方向で変形量が異なり、長手方向で大きく変形し、短手方向では小さく変形する。このため、第１〜第３シリコーン部１３〜１５の頂部（縦方向で）膨らみ、周辺部（横手方向）で縮む傾向があり、異なる樹脂部同士の界面で、剥離が生じやすくなる。
【００３６】
なお、参考のために、デュロメータにて、第１樹脂部１６の硬さの値を測定したところ、７５であった。このとき、ゲル状シリコーンで硬さが１０〜２４の範囲内ものは、第１〜第３シリコーン部１３〜１５と第１樹脂部１６とは密着性がよく、ＰＣＴ等の加速寿命試験の前後で剥離等は生じず、また頂部や周辺部での密着部分や剥離部分がみられなかった。このように、第１樹脂部１６の硬さの値は、第１〜第３シリコーン部１３〜１５の硬さの値の３倍以上、すなわち３０以上であるのが望ましい。
【００３７】
本発明者の実験によると、硬さの値が１０〜２４、望ましくは１６〜２４のゲル状シリコーンにて送信チップ３、受信チップ５および発光素子４を覆うと、ＰＣＴなどの高温高湿度での加速寿命試験を行っても、送信チップ３および受信チップ５に影響を与える応力を緩和でき、光結合装置１の出力電圧／入力電圧で表されるゲインの変動量を実用上問題ない程度にまで抑制できることがわかった。
【００３８】
従来は、図４の一比較例に示すように、アイソレーションＩＣをダブルモールドする場合には、ゴム状シリコーン等の比較的硬質の樹脂材からなる第１および第２シリコーン部１４ａ，１５ａで受信チップ５と発光素子４を覆い、送信チップ３についてはシリコーン部で覆わずに、第１樹脂部１６と第２樹脂部１７を形成していた。この場合、第１樹脂部１６と第１および第２シリコーン部１４ａ，１５ａとの間の密着性が悪くなり、受信チップ５の側面部分で特に剥離が生じやすくなる。その一方で、受信チップ５の上面側は第１および第２シリコーン部１４ａ，１５ａと第１樹脂部１６とが強固に接着しており、ＰＣＴ等の加速寿命試験を行ったときに、受信チップ５の上面側に応力がかかりやすく、ゲイン変動が生じやすいという問題があった。また、送信チップ３の側面および上面は直接第１樹脂部１６で覆われており、第１樹脂部１６も硬質材料であるため、やはり送信チップ３にも応力がかかるおそれがある。また、受信チップ５と送信チップ３の周りの樹脂の変形量は長期動作前後で均一でなく、相対的にバランスが崩れる可能性があった。
【００３９】
これに対して、本実施形態では、送信チップ３と受信チップ５の双方を軟質のゲル状シリコーンからなる第１および第２シリコーン部１３，１４で覆うため、ゲル状シリコーンにて応力を分散させることができる。よって、ＰＣＴなどの高温高湿度化で加速寿命試験を行っても、送信チップ３と受信チップ５にかかる応力を相対的にバランスを保ったまま低減できる。また、第１〜第３シリコーン部１３〜１５は、ゲル状シリコーン部であるため、第１樹脂部１６との密着性がよく、部分的に剥離することもないことから、送信チップ３と受信チップ５の表面の一部に応力が強くかかるおそれもなくなる。
【００４０】
ただし、本発明者による実験によると、ゲル状シリコーンを用いたとしても、第１および第２シリコーン部１３，１４の厚さを変えると、ゲインの変動量が大きく変化することがわかった。すなわち、第１および第２シリコーン部１３，１４の厚さを最適化する必要があることがわかった。
【００４１】
図５は送信チップ３を覆う第１シリコーン部１３の厚さと受信チップ５を覆う第２シリコーン部１４の厚さとを変化させてＰＣＴを行った場合のゲイン変動量を示すグラフである。図５では、第１および第２シリコーン部１３，１４がない場合、厚さが小（１２０〜１７０μｍ）の場合、厚さが中（１７０〜２２０μｍ）の場合、厚さが大（２２０〜２７０μｍ）の場合の計４通りについて、４つの試験用光結合装置（以下、供試体と呼ぶ）でのゲイン変動量の時間変化の測定結果を示している。各グラフの横軸はＰＣＴの試験時間、縦軸はゲイン変動量である。グラフＧ１は送信チップ３と受信チップ５を第１および第２シリコーン部１３，１４で覆わない場合を示す。グラフＧ２は受信チップ５のみ第２シリコーン部１４で覆う場合を示す。グラフＧ３は第１シリコーン部１３の厚さが小で第２シリコーン部１４の厚さが中の場合を示す。グラフＧ４〜グラフＧ７はそれぞれ第１シリコーン部１３の厚さが中で第２シリコーン部１４の厚さが無、小、中、大の場合を示す。グラフＧ８は第１シリコーン部１３の厚さが大で第２シリコーン部１４の厚さが中の場合を示す。これらグラフＧ１〜Ｇ８中の４本の折れ線は、４つの供試体での測定結果である。
【００４２】
グラフＧ１〜Ｇ８からわかるように、第１および第２シリコーン部１３，１４の厚さが中以上であれば、ゲイン変動量が少なくなり、第１および第２シリコーン部１３，１４の厚さが大きくなるほど、ゲイン変動量を減らせる効果が高いことがわかる。
【００４３】
図６は第１シリコーン部１３と第２シリコーン部１４の厚さに対するゲイン変動率（９６ｈ後ゲイン変量／初期値）を示す図である。図６の横軸は第１シリコーン部１３の厚さ、縦軸は第２シリコーン部１４の厚さである。
【００４４】
図６の領域ｒ１は第１シリコーン部１３の厚さに対する第２シリコーン部１４の厚さの比が極端に大きい領域である。領域ｒ２は領域ｒ１の次に上述した比が大きい領域である。領域ｒ３は領域ｒ２の次に上述した比が大きい領域である。領域ｒ４は領域ｒ３の次に上述した比が大きい領域である。領域ｒ５は領域ｒ４の次に上述した比が大きい領域である。また、領域ｒ６は第２シリコーン部１４の厚さに対する第１シリコーン部１３の比が極端に大きい領域である。領域ｒ７は領域ｒ６の次に上述した比が大きい領域である。領域ｒ８は領域ｒ７の次に上述した比が大きい領域である。領域ｒ９は領域ｒ８の次に上述した比が大きい領域である。領域ｒ１０は領域ｒ９の次に上述した比が大きい領域である。
【００４５】
領域ｒ１〜ｒ５では、負の方向へのゲイン変動率が大きくなる。ここで、負の方向とは、本来のゲインよりもゲインが小さくなることを意味する。特に、領域ｒ１およびｒ２（第２シリコーン部１４の厚さが１８０μｍ以上で、第１シリコーン部１３の厚さが１００μｍ以下）では、負のゲイン変動率がよりいっそう大きくなる。
【００４６】
一方、領域ｒ６〜ｒ９は第１シリコーン部１３の厚さが第２シリコーン部１４の厚さよりも大きい領域である。これら領域ｒ６〜ｒ９では、正の方向へのゲイン変動率が大きくなる。ここで、正の方向とは、本来のゲインよりもゲインが大きくなることを意味する。特に、領域ｒ６およびｒ７（第１シリコーン部１３の厚さが１８０μｍ以上で、第２シリコーン部１４の厚さが１００μ以下）では、正のゲイン変動率がよりいっそう大きくなる。ゲイン変動率が最も少ないのは、領域ｒ１〜ｒ４と領域ｒ６〜ｒ９との間の領域ｒ１０である。この領域ｒ１０は、第１シリコーン部１３の厚さと第２シリコーン部１４の厚さがほぼ等しい領域である。また、第１シリコーン部１３の厚さと第２シリコーン部１４の厚さが２００μｍ以上では両方の厚さが異なっていても変動量が小さいことが分かる。
【００４７】
図７は第１シリコーン部１３と第２シリコーン部１４の厚さに対するゲイン変動量（９６ｈ後ゲイン値と初期値の差）を示す図である。図７の横軸は第１シリコーン部１３の厚さ、縦軸は第２シリコーン部１４の厚さである。
【００４８】
図７の領域ｒ１１は第１シリコーン部１３の厚さに対する第２シリコーン部１４の厚さの比が極端に大きい領域である。領域ｒ１２は領域ｒ１１の次に上述した比が大きい領域である。領域ｒ１３は領域ｒ１２の次に上述した比が大きい領域である。領域ｒ１４は領域ｒ１３の次に上述した比が大きい領域である。領域ｒ１５は領域ｒ１４の次に上述した比が大きい領域である。また、領域ｒ１６は第２シリコーン部１４の厚さに対する第１シリコーン部１３の比が極端に大きい領域である。領域ｒ１７は領域ｒ１６の次に上述した比が大きい領域である。領域ｒ１８は領域ｒ１７の次に上述した比が大きい領域である。領域ｒ１９は領域ｒ１８の次に上述した比が大きい領域である。領域ｒ２０は領域ｒ１９の次に上述した比が大きい領域である。
【００４９】
領域ｒ１１〜ｒ１５では負の方向へのゲイン変動量が大きくなり、領域ｒ１６〜ｒ１９では正の方向へのゲイン変動量が大きくなる。ゲイン変動量が最も少ないのは、領域ｒ１１〜ｒ１５と領域ｒ１６〜ｒ１９との間の領域２０である。この領域ｒ２０は、第１シリコーン部１３の厚さと第２シリコーン部１４の厚さがほぼ等しい領域である。また、第１シリコーン部１３の厚さと第２シリコーン部１４の厚さが２００μｍ以上では両方の厚さが異なっていても変動量が小さいことが分かる。
【００５０】
つまり、図６および図７の図から、第１および第２シリコーン部１３，１４の厚さを同一の１００μｍ乃至２５０μｍ程度にし、また、一方が２００μｍ以上であればそれ以上の厚さに設定することが望ましいことがわかる。
【００５１】
このように、ダブルモールド構造の場合、第１シリコーン部１３と第２シリコーン部１４の厚さに大きな違いがあると、送信チップ３と受信チップ５にかかる応力にも差が生じ、ゲイン変動量が大きくなってしまう。よって、第１シリコーン部１３と第２シリコーン部１４の厚さは同程度にするのが望ましい。後述するように、送信チップ３や受信チップ５の厚さや面積等により、第１および第２シリコーン部１３，１４の厚さを変える必要があるため、より正確には、送信チップ３と受信チップ５にかかる応力がほぼ等しくなり、かつ応力の値も小さくなるように、第１および第２シリコーン部１３，１４の厚さを最適化するのが望ましい。
【００５２】
また、図７によれば、第１および第２シリコーン部１３，１４の厚さが大きいほど、ゲイン変動量が小さくなる領域があることがわかる。
【００５３】
図７を参照すると、第１および第２シリコーン部１３，１４の厚さの下限値は、１００μｍ以上で、望ましくは２００μｍ以上、より望ましくは２５０μｍ以上であることがわかる。
【００５４】
また、第１および第２シリコーン部１３，１４の厚さの上限値は、第１シリコーン部１３、第２シリコーン部１４、および発光素子４の側面および上面を覆う第３シリコーン部１５のそれぞれが接触しないという条件を満たすように設定される。第１〜第３シリコーン部１３〜１５同士が接触してしまうと、絶縁耐圧が低下するおそれがあるためである。
【００５５】
また、フォトカップラ等の安全国際規格（ＶＤＥ：Verband Deutsher Electrotechnisher）では、送信チップ３と受信チップ５との空間絶縁距離０．４ｍｍで耐圧３．７５ｋＶが要求される。この規格によれば、送信チップ３側と受信チップ５側のボンディングワイヤを含む導電領域のそれぞれで、０．２ｍｍの絶縁距離を確保する必要がある。つまり空間絶縁距離が０．４ｍｍ以上必要である。送信チップ３と受信チップ５の上面には、ボンディングワイヤが接続され、ボンディングワイヤの厚さは１００〜２００μｍ程度である。送信チップ３と受信チップ５側の各導電部間の最近接分離距離である空間絶縁距離は、ボンディングワイヤを接続した状態で、０．４ｍｍを確保する必要があるため、最薄パッケージを実現するためには、近接あるいは交差する第１および第２シリコーン部１３，１４の厚さの上限値は、３００μｍ〜４００μｍに抑える必要がある。
【００５６】
以上を整理すると、第１および第２シリコーン部１３，１４の厚さの下限値は、図５と図６のグラフからわかるように、１００μｍ以上であり、望ましくは２００μｍ以上、より望ましくは２５０μｍである。
【００５７】
また、第１および第２シリコーン部１３，１４の厚さの上限値は、第１〜第３シリコーン部１３〜１５が接触しない条件を満たすように設定され、より具体的には、安全国際規格を考慮に入れると、３００μｍ〜４００μｍ以下である。
【００５８】
なお、第１および第２シリコーン部１３，１４の厚さは、送信チップ３や受信チップ５の縁部よりもチップの中央部付近の方が大きくなることから、各チップの中心部付近の最大厚さとしてもよい。より望ましくは、送信チップ３や受信チップ５の表面上の平均厚さである。
【００５９】
さらに、送信チップ３と受信チップ５とを対向させた状態を維持したまま、パッケージ２の中心を回転中心とし１８０度回転させた対称構造であっても、良好な結果が得られる。一方、送信チップ３と受信チップ５のいずれかが相対位置から大きくずれた場合、ずれる前のゲイン変動率が図６の領域ｒ１０であったのに、ずれた後に領域ｒ２や領域ｒ７等にシフトするおそれがある。したがって、送信チップ３と受信チップ５の位置は対称中心から少なくともチップの長辺の寸法の１５％以内に収める必要がある。図６の変動率の許容厚さが３０μｍであり、その時の塗布必要厚さの最低値が１００μｍであるためである。マルチチャンネル構造等の複数のチップが搭載されている場合は、信号がやり取りされる一対の送信ＩＣ１３と受信ＩＣ１４についてもその相対位置はチップの長辺の寸法の１５％以内に収める必要がある。
【００６０】
ところで、送信チップ３および受信チップ５の厚さが大きいほど、応力に対する耐性は高くなると考えられる。よって、送信チップ３および受信チップ５の厚さが大きいほど、応力を緩和するのに必要な第１および第２シリコーン部１３，１４の厚さは薄くしてもよくなる。本発明者による検討によると、第１および第２シリコーン部１３，１４の厚さと、送信チップ３および受信チップ５の厚さとは大体、逆比例の関係にあることがわかった。例えば、送信チップ３または受信チップ５の厚さをｔ１、逆比例係数をｋ１とすると、応力を緩和するのに必要な第１または第２シリコーン部１３，１４の厚さの下限値は、ｋ１×１００／ｔ１〜ｋ１×２５０／ｔ１以上である。同様に、応力を緩和するのに必要な第１または第２シリコーン部１３，１４の厚さの上限値は、ｋ１×３００／ｔ１〜ｋ１×４００／ｔ１以下である。
【００６１】
同様に、光結合装置１のＩＣパッケージ２の厚さが大きいほど、応力に対する耐性は高くなると考えられる。よって、ＩＣパッケージ２の厚さが大きいほど、応力を緩和するのに必要な第１および第２シリコーン部１３，１４の厚さは薄くしてもよくなる。本発明者による検討によると、第１および第２シリコーン部１３，１４の厚さと、ＩＣパッケージ２の厚さとは大体、逆比例の関係にあることがわかった。例えば、ＩＣパッケージ２の厚さをｔ２、逆比例係数をｋ２とすると、応力を緩和するのに必要な第１または第２シリコーン部１３，１４の厚さの下限値は、ｋ２×１００／ｔ２〜ｋ２×２５０／ｔ２以上である。同様に、応力を緩和するのに必要な第１または第２シリコーン部１３，１４の厚さの上限値は、ｋ２×３００／ｔ２〜ｋ２×４００／ｔ２以下である。
【００６２】
また、送信チップ３および受信チップ５にかかる応力は、送信チップ３および受信チップ５の表面積にも依存することがわかった。表面積が大きいほど、応力はかかりやすくなり、本発明者による検討によると、送信チップ３および受信チップ５の表面積と応力とは大体、比例の関係にあることがわかった。例えば、送信チップ３または受信チップ５の表面積をｔ３、比例係数をｋ３とすると、応力を緩和するのに必要な第１または第２シリコーン部１３，１４の厚さの下限値は、ｋ３×１００×ｔ３〜ｋ３×２５０×ｔ３以上である。同様に、応力を緩和するのに必要な第１または第２シリコーン部１３，１４の厚さの上限値は、ｋ３×３００×ｔ３〜ｋ３×４００×ｔ３以下である。
【００６３】
図２に示すように、本実施形態では、送信チップ３および受信チップ５を第１および第２シリコーン部１３，１４で覆うだけでなく、発光素子４の側面および上面を第３シリコーン部１５で覆っている。発光素子４が発光する光信号は、応力による影響は受けないと考えられるため、応力緩和という観点では、第３シリコーン部１５は必須ではない。ただし、発光素子４の保護や第１樹脂部１６との密着性などを考慮に入れると、発光素子４を第１および第２シリコーン部１３，１４と同様に、ゲル状シリコーンからなる第３シリコーン部１５で覆うのが望ましい。これは発光素子４の周囲に経時変化で隙間ができるとそれによる光の反射が起こり、結果として受信チップ５への光量に変化を与えるためである。また、剥離と部分的な応力集中により素子内結晶欠陥の増殖や伝播により、発光素子４の劣化を引き起こし、出力光量が抑制されるおそれもある。
【００６４】
このように、第１の実施形態では、ダブルモールド構造の光結合装置１において、送信チップ３と受信チップ５をそれぞれ、ゲル状シリコーンからなる第１および第２シリコーン部１３，１４で覆うため、ＰＣＴ等の高温高湿度雰囲気中で加速寿命試験を行った場合であっても、送信チップ３や受信チップ５にかかる応力をゲル状シリコーンにて緩和できる。これにより、応力を均一化することができ、光結合装置１のゲイン変動を抑制できる。また、第１および第２シリコーン部１３，１４の厚さを最適化することで、光結合装置１のゲイン変動を最小化することができる。
【００６５】
（第２の実施形態）
図８は第２の実施形態における光結合装置１のＩＣパッケージ２の断面図、図９は一比較例によるＩＣパッケージ２の断面図である。図８および図９のＩＣパッケージ２は、シングルモールド構造である。
【００６６】
図８のＩＣパッケージ２は、送信チップ３を第１の実施形態と同様に、ゲル状シリコーン部からなる第１シリコーン部１３で覆っている。また、図８のＩＣパッケージ２では、発光素子４の側面および上面と、受信チップ５の側面および上面と、発光素子４から受光素子までの光路とを、ゲル状シリコーン部よりも硬質のゴム状シリコーン部１８で覆っている。さらに、ゴム状シリコーン部１８の中間位置にはフィルム１９を配置して、ゴム状シリコーン部１８をフィルム１９にて２つに分割している。ゴム状シリコーン部１８と第１シリコーン部１３の周囲は、第２樹脂部１７で覆われている。
【００６７】
フィルム１９を設けるのは、ＰＣＴ等の高温高湿度雰囲気中で加速寿命試験を行う際に、ゴム状シリコーン部１８と第２樹脂部１７との間に隙間が形成されて、放電が起こるのを防止するためである。なお、ゴム状シリコーン部１８に換えてゲル状シリコーン部で覆ってもよく、絶縁耐圧をさらに上げる手段として用いられる。
【００６８】
図９の一比較例では、送信チップ３が第１シリコーン部１３で覆われずに、直接第２樹脂部１７に接触している。
【００６９】
図９の一比較例の場合、第２樹脂部１７はゲル状シリコーン部やゴム状シリコーン部よりも硬質であるため、送信チップ３にかかった応力を緩和することができず、送信チップ３内の基準電圧が変動するなどして、光結合装置１のゲイン変動が生じるおそれがある。
【００７０】
これに対して、図８のＩＣパッケージ２では、送信チップ３をゲル状シリコーンからなる第１シリコーン部１３で覆っているため、車載用途など長期で、過酷な条件でもシリコーン部応力を緩和しやすくなり、光結合装置１のゲイン変動を抑制できる。
【００７１】
図６を参照すると、第１シリコーン部１３の厚さが約２００μｍを超えると、受信チップ５側のエンキャップ厚に依存せず、ゲイン変動を抑制できることがわかる。図６によれば、第１シリコーン部１３の厚さが２００μｍのときは、ゲイン変動はわずかに受信チップ５側の厚さにも依存しているが、２５０μｍを超えると、受信チップ５側の厚さにはほとんど依存しないことがわかる。よって、シングルモールド構造での送信チップ３を覆う第１シリコーン部１３の厚さは、２００μｍ以上にする必要があり、より望ましくは２５０μｍ以上である。
【００７２】
また、第１シリコーン部１３の厚さの上限値は、第１シリコーン部１３が隣り合う受信側のゴム状シリコーン部やゲル状シリコーン部に接触しない条件を満たす範囲内で設定される。
【００７３】
このように、光結合装置１のＩＣパッケージ２をシングルモールドにした場合でも、送信チップ３を第１の実施形態のゲル状シリコーンやゴム状シリコーンからなる第１シリコーン部１３で覆うことにより、送信チップ３の応力を緩和することができ、光結合装置１のゲイン変動を長期にわたって抑制できる。
【００７４】
（第３の実施形態）
上述した第１および第２の実施形態では、発光素子４からの光信号を絶縁状態を維持したまま送受信する光結合装置を説明したが、光結合装置などの絶縁装置は、光信号を送受するものだけでなく、例えば磁気結合や容量結合により、非接触で信号を伝送することも可能である。
【００７５】
磁気結合で信号伝送を行う場合は、例えば送信チップ側のコイルと受信チップ側のコイルとが磁気結合するように配置すればよい。あるいは、送信チップ側にコイルを設けるとともに、受信チップ側には抵抗ブリッジ回路を設けてもよい。
【００７６】
また、容量結合により信号伝送を行う場合は、例えば、送信チップと受信チップの間にコンデンサを設け、このコンデンサの一方の電極を送信チップに接続し、他方の電極を受信チップに接続してもよい。
【００７７】
磁気結合や容量結合により信号伝送を行う絶縁装置であっても、送信チップと受信チップの内部には、基準電圧生成回路が設けられており、送信チップや受信チップにかかる応力により、基準電圧生成回路で生成される基準電圧が変動する。よって、第１および第２の実施形態で説明したように、ゲル状シリコーン部で送信チップや受信チップを覆って、応力緩和を図るのが望ましい。
【００７８】
図１０Ａおよび図１０Ｂは、磁気結合または容量結合を利用した絶縁装置の断面図である。図１０Ａの場合、絶縁された送信チップ３と、絶縁された受信チップ５と、絶縁されたコイルやキャパシタ等の受動素子の積層体４１とが、それぞれ別個のフレーム１１上に配置されている。これら送信チップ３、受信チップ５および積層体４１はいずれも、ゲル状シリコーン部１３，１４，４２で覆われている。
【００７９】
図１０Ｂの場合、それぞれ別個のフレーム１１の上に、送信チップ３および受信チップ５が絶縁して配置され、受信チップ５上に、絶縁されたコイルやキャパシタ等の受動素子の積層体４１が集積されている。送信チップ３と受信チップ５の側面および上面は、第１および第２の実施形態で説明したように、ゲル状シリコーン部１３，１４で覆われている。
【００８０】
図１０Ａおよび図１０Ｂのいずれも、シングルモールド構造であるため、送信チップ３や受信チップ５を覆うゲル状シリコーン部１３，１４の厚さは、第２の実施形態と同様に、２００μｍ以上の厚さにするのが望ましい。さらには、送信チップ３や受信チップ５を覆うゲル状シリコーン部１３，１４の厚さが実質同じあることが望ましい。
【００８１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８２】
１  光結合装置（絶縁装置）、２  ＩＣパッケージ、３  送信チップ、４  発光素子、５  受信チップ、１１  第１のフレーム、１２  第２のフレーム、１３  第１シリコーン部、１４  第２シリコーン部、１５  第３シリコーン部、１６  第１樹脂部、１７  第２樹脂部、１９  フィルム
【図１】
0006325471.tif 000002
【図２】
0006325471.tif 000003
【図３】
0006325471.tif 000004
【図４】
0006325471.tif 000005
【図５】
0006325471.tif 000006
【図６】
0006325471.tif 000007
【図７】
0006325471.tif 000008
【図８】
0006325471.tif 000009
【図９】
0006325471.tif 000010
【図１０Ａ】
0006325471.tif 000011
【図１０Ｂ】
0006325471.tif 000012