(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に位置する核形成層と、
前記核形成層上に位置するバッファ層と、
前記バッファ層上に位置するチャネル層と、
前記チャネル層上に位置する障壁層と、
前記障壁層上に位置するソース、ドレイン及びゲートと、
前記障壁層上に位置する接合端末構造と
を備え、
前記ゲートは、前記ソースと前記ドレインとの間に位置し、
前記接合端末構造は、前記ゲートの前記ドレインに隣接する一側の縁部のみで前記ゲートに接合し、当該前記ゲートの前記ドレインに隣接する一側の縁部から前記ドレインに向かう方向に延伸して、前記接合端末構造の厚さは、前記ゲートから前記ドレインに向かう方向に徐々に減少し、
前記接合端末構造の格子定数は、前記障壁層の格子定数よりも大きい、ことを特徴とするパワー半導体デバイス。
【請求項２】
前記接合端末構造は、プレーナー型接合端末構造、曲面型接合端末構造又は階段状の接合端末構造である、ことを特徴とする請求項１に記載のパワー半導体デバイス。
【請求項３】
前記障壁層は、ＡｌＧａＮ層であり、
前記接合端末構造は、Ａｌ含有量が一定であるＡｌＧａＮ層、Ａｌ含有量が前記接合端末構造と前記障壁層との界面から前記接合端末構造の表面へ徐々に減少するＡｌＧａＮ層、ｎ型ＧａＮ層又はｐ型ＧａＮ層である、ことを特徴とする請求項１に記載のパワー半導体デバイス。
【請求項４】
前記障壁層の材料は、ＩｎＡｌＮであり、
前記接合端末構造は、Ｉｎ含有量が一定であるＩｎＡｌＮ層、Ａｌ含有量が前記接合端末構造と前記障壁層との界面から前記接合端末構造の表面へ徐々に減少するＩｎＡｌＮ層、ｎ型ＧａＮ層又はｐ型ＧａＮ層である、ことを特徴とする請求項１に記載のパワー半導体デバイス。
【請求項５】
前記障壁層の部分領域内には、凹溝が設置され、
前記ゲートの少なくとも一部の領域は、前記凹溝の上方に位置し、
ゲート金属は、前記凹溝内に充填される、ことを特徴とする請求項１に記載のパワー半導体デバイス。
【請求項６】
前記ゲートの少なくとも一部の領域の上方及び前記接合端末構造の少なくとも一部の領域の上方には、ゲート金属フィールドプレートが設置され、
前記ゲート及び前記接合端末構造は、前記ゲート金属フィールドプレートを介して、お互いに接続される、ことを特徴とする請求項１に記載のパワー半導体デバイス。
【請求項７】
前記ソースの少なくとも一部の領域の上方及び前記接合端末構造の少なくとも一部の領域の上方には、ソース金属フィールドプレートが形成され、
前記ソース及び前記接合端末構造は、前記ソース金属フィールドプレートを介して、お互いに接続され、
前記ソース金属フィールドプレートの下方には、エアブリッジ及び／又は誘電体ブリッジが形成される、ことを特徴とする請求項１に記載のパワー半導体デバイス。
【請求項８】
基板を提供するステップＳ１と、
前記基板上に核形成層を形成するステップＳ２と、
前記核形成層上にバッファ層を形成するステップＳ３と、
前記バッファ層上にチャネル層を形成するステップＳ４と、
前記チャネル層上に障壁層を形成するステップＳ５と、
記障壁層上にソース、ドレイン、ゲート及び接合端末構造を形成するステップＳ６と
を備え、
前記ゲートは、前記ソースと前記ドレインとの間に位置し、前記接合端末構造は、前記ゲートの前記ドレインに隣接する一側の縁部のみで前記ゲートに接合し、当該前記ゲートの前記ドレインに隣接する一側の縁部から前記ドレインに向かう方向に延伸して、前記接合端末構造の厚さは、前記ゲートから前記ドレインに向かう方向に徐々に減少し、前記接合端末構造の格子定数は、前記障壁層の格子定数よりも大きい、ことを特徴とする請求項１に記載のパワー半導体デバイスを製造する方法。
【請求項９】
前記接合端末構造は、金属有機物の化学気相堆積工程、スパッタリング工程、蒸着工程又は化学コーティング工程で形成される、ことを特徴とする請求項８に記載の方法。
【請求項１０】
前記障壁層上に接合端末構造を形成するステップは、
前記障壁層上に接合端末層を堆積し、前記接合端末層上にフォトレジスト層を形成することと、
密度格子を有するマスク板を用いて、前記フォトレジスト層に対してリソグラフィと現像を行い、続いてドライエッチングを行い、接合端末層の一部を除去し、前記接合端末構造を形成することと
を備える、ことを特徴とする請求項８に記載の方法。
【請求項１１】
前記マスク板は、前記ゲートから前記ドレインの方向に、露光度が徐々に増加する、ことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記障壁層上に接合端末構造を形成するステップは、
前記障壁層上に接合端末層を堆積し、前記接合端末層上にフォトレジスト層を形成することと、
マスク板を用いて前記フォトレジスト層に対してリソグラフィと現像を行い、続いてドライエッチングを行い、接合端末層の一部を除去することと、
露光窓の幅を縮小し、接合端末構造を形成するまで、マスク板を用いて前記フォトレジスト層に対してリソグラフィと現像を行い、続いてドライエッチングを行い、接合端末層の一部を除去することを繰り返す、ことを特徴とする請求項８に記載の方法。
【請求項１３】
前記接合端末構造は、プレーナー型接合端末構造、曲面型接合端末構造又は階段状の接合端末構造である、ことを特徴とする請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「パワー半導体デバイス及びその製造方法」と題する、２０１４年０９月３０日に出願された中国特許出願第２０１４１０５２１５４７．６号の優先権を主張し、当該出願の内容は参照により本明細書に組み込まれる。
【０００２】
本発明は、半導体の技術分野に関し、特に接合端末構造を有するパワー半導体デバイス及びその製造方法に関する。
【背景技術】
【０００３】
第３世代半導体材料ＧａＮは、破壊電界強度が高く（３ＭＶ／ｃｍよりも大きい。）、及びバンドギャップが大きい（室温で３．４ｅＶである。）特性を有し、高温高圧の場合に応用される可能性がある。同時に、ＩＩＩ−Ｖ化合物半導体は強い自発分極効果及び圧電分極効果を有するので、ヘテロ接合界面付近には、電子濃度が高くかつ移動度が高い二次元電子ガス（２ＤＥＧ）のチャネルを形成することができる。したがって、ＧａＮは、特に高電圧、大電流、高温、高速及び高パワーのデバイスに適用されている。
【０００４】
実際のＧａＮ高電子移動度トランジスタ（ＨＥＭＴ）においては、一般的に耐圧値が理論値の２０〜３０％に達することができる。その理由は、ドレイン端に隣接するゲート縁部においてドレイン端に高電圧を印加する場合、電界集中の現象が起こるので、ＨＥＭＴデバイスの破壊は常にゲートのドレインに隣接する一側の縁部で発生する。したがって、通常は、デバイスの耐圧性能の向上は、ドレイン端のゲート縁部の電界ピーク値から着手する。
【０００５】
フィールドプレート構造の利用は、電界ピーク値を低下させる１つの常用の方法である。通常、まず、ゲートに１層の絶縁誘電体層を堆積してから、１層の金属フィールドプレートを堆積させる。当該フィールドプレートは、ゲート又はソースと接続し、１つの定電位を有する。フィールドプレート自身の同電位は、ゲート縁部の電界線を引き離すことができ、電位勾配を緩め、ゲート縁部において材料の破壊限界に達した電界強度を低下させ、ピーク値をフィールドプレートの縁部に移動させる。それによって、空乏領域を拡大することと同じである。電界の積分が破壊電圧であるので、実際の破壊電圧は非常に高い。フィールドプレートが電界を変調する望ましい結果は、電界の分布図が矩形に近似することである。それによって、距離に対して電界強度の積分の面積が最も大きく、さらにデバイスの破壊電圧が最も高くなる。
【０００６】
しかし、フィールドプレート構造は、ドレイン縁部に隣接する縁部箇所に新しい電界ピークが導入される。フィールドプレート電極の縁部にも電界集中効果が存在するので、フィールドプレートの縁部の誘電体破壊は、デバイス破壊の他の１つの現象である。したがって、フィールドプレート構造の実際の使用過程では、フィールドプレート構造における絶縁誘電体自身の誘電体破壊も考慮しなければならない。しかし、誘電体層は、容量を導入し、デバイススイッチ速度を低下させ、電力消耗を増加させている。したがって、デバイスの破壊電圧を高めるように、新規なフィールドプレート技術を探すことが、非常に必要となる。
【０００７】
したがって、上述の技術的問題に対して、接合端末構造を有するパワー半導体デバイス及びその製造方法を提供する必要がある。
【発明の概要】
【０００８】
したがって、本発明は、接合端末構造を有するパワー半導体デバイス及びその製造方法を提供する。前記接合端末の材料は半導体であり、Ａｌ含有量が一定であるＡｌＧａＮ、Ａｌ含有量が次第に変化するＡｌＧａＮ、Ｉｎ含有量が一定であるＩｎＡｌＮ、Ｉｎ含有量が次第に変化するＩｎＡｌＮ、ｎ型ＧａＮ又はｐ型ＧａＮであってもよい。当該接合端末構造は、ゲートのドレインに隣接する一側の縁部からドレインの方向に延伸し、その厚さがドレインに沿う方向に徐々に減少する。
【０００９】
接合端末構造の材料の格子定数は障壁層の材料の格子定数よりも大きいので、接合端末において圧縮応力を導入する。圧電効果と自発分極効果との二重の効果で、接合端末に圧電負電荷を生成させ、生成した分極電界は、障壁層とチャネル層との界面における二次元電子ガスの濃度を低下させる。接合端末の厚さの変化に伴って、二次元電子ガスの空乏程度も徐々に変化する。接合端末の厚さが厚い箇所で、分極電界の強度が大きく、二次元電子ガスに対して空乏程度が大きい。接合端末の厚さの減少に伴って、二次元電子ガスに対して空乏程度が減少する。障壁層とチャネル層との界面全体には、接合端末の下の空乏程度に徐々に変化を形成するが、他の箇所に二次元電子ガスの高い不変濃度を保持する構造を形成する。
【００１０】
当該接合端末構造を用いるＨＥＭＴデバイスに対して、デバイスのドレインに電圧が印加されている場合、接合端末は、デバイスの障壁層の表面電界分布を調節することができる。接合端末がゲートの縁部に隣接する箇所の厚さが最も厚いので、二次元電子ガスに対して空乏が最も明らかであり、したがって、その箇所の電界ピーク値が最も大きく抑制される。同時に、接合端末の厚さがドレインに近づいていく方向に徐々に減少するので、ドレインに隣接する箇所の二次元電子ガスの空乏程度を徐々に減少させ、最終的に、空乏化される前の二次元電子ガスの濃度に回復する。したがって、端末縁部の電界線が急に増加されて密集されることがなく、端末縁部に新しい電界ピークが導入されることはない。ゲートとドレインとの間の障壁層の表面電界は、広い範囲で滑らかに遷移し、ソースとドレインとの間の障壁層の半導体に印加される電圧が近くなり、デバイスの破壊電圧を高める。
【００１１】
上述の目的を実現するため、本発明の実施例による技術案は、以下のとおりである。
【００１２】
パワー半導体デバイスは、
基板と、
前記基板上に位置する核形成層と、
前記核形成層上に位置するバッファ層と、
前記バッファ層上に位置するチャネル層と、
前記チャネル層上に位置する障壁層と、
前記障壁層上に位置するソース、ドレイン及びゲートと、
前記障壁層上に位置する接合端末構造と
を備え、
前記ゲートは、前記ソースと前記ドレインとの間に位置し、
前記接合端末構造は、前記ゲートの前記ドレインに隣接する一側の縁部から前記ドレインに向かう方向に延伸し、
前記接合端末構造の格子定数は、前記障壁層の格子定数よりも大きい。
【００１３】
本発明の更なる改良として、前記接合端末構造の厚さは、前記ゲートから前記ドレインに向かう方向に徐々に減少する。
【００１４】
本発明の更なる改良として、前記接合端末構造は、プレーナー型接合端末構造、曲面型接合端末構造又は階段状の接合端末構造である。
【００１５】
本発明の更なる改良として、前記障壁層は、ＡｌＧａＮ層であり、前記接合端末構造は、Ａｌ含有量が一定であるＡｌＧａＮ層、Ａｌ含有量が前記接合端末構造と前記障壁層との界面から前記接合端末構造の表面へ徐々に減少するＡｌＧａＮ層、ｎ型ＧａＮ層又はｐ型ＧａＮ層である。
【００１６】
本発明の更なる改良として、前記障壁層の材料は、ＩｎＡｌＮであり、前記接合端末構造は、Ｉｎ含有量が一定であるＩｎＡｌＮ層、Ａｌ含有量が前記接合端末構造と前記障壁層との界面から前記接合端末構造の表面へ徐々に減少するＩｎＡｌＮ層、ｎ型ＧａＮ層又はｐ型ＧａＮ層である。
【００１７】
本発明の更なる改良として、前記障壁層の部分領域内には、凹溝が設置され、前記ゲートの少なくとも一部の領域は、前記凹溝の上方に位置し、ゲート金属は、前記凹溝内に充填される。
【００１８】
本発明の更なる改良として、前記ゲートの少なくとも一部の領域の上方及び前記接合端末構造の少なくとも一部の領域の上方には、ゲート金属フィールドプレートが設置され、前記ゲート及び前記接合端末構造は、前記ゲート金属フィールドプレートを介して、お互いに接続される。
【００１９】
本発明の更なる改良として、前記ソースの少なくとも一部の領域の上方及び前記接合端末構造の少なくとも一部の領域の上方には、ソース金属フィールドプレートが形成され、前記ソース及び前記接合端末構造は、前記ソース金属フィールドプレートを介して、お互いに接続され、前記ソース金属フィールドプレートの下方には、エアブリッジ及び／又は誘電体ブリッジが形成される。
【００２０】
本発明の更なる改良として、前記接合端末構造の部分領域は、前記ゲートの下方に位置する。
【００２１】
本発明の更なる改良として、前記パワー半導体デバイスは、キャッピング層をさらに備え、前記ゲートは、前記キャッピング層の上方に位置し、
前記接合端末構造は、前記キャッピング層から前記ドレインの方向に延伸する。
【００２２】
さらに、パワー半導体デバイスの製造方法は、
基板を提供するステップＳ１と、
前記基板上に核形成層を形成するステップＳ２と、
前記核形成層上にバッファ層を形成するステップＳ３と、
前記バッファ層上にチャネル層を形成するステップＳ４と、
前記チャネル層上に障壁層を形成するステップＳ５と、
記障壁層上にソース、ドレイン、ゲート及び接合端末構造を形成するステップＳ６と
を備え、
前記ゲートは、前記ソースと前記ドレインとの間に位置し、前記接合端末構造は、前記ゲートの前記ドレインに隣接する一側の縁部から前記ドレインに向かう方向に延伸し、前記接合端末構造の格子定数は、前記障壁層の格子定数よりも大きい。
【００２３】
本発明の更なる改良として、前記接合端末構造は、金属有機物の化学気相堆積工程、スパッタリング工程、蒸着工程又は化学コーティング工程で形成される。
【００２４】
本発明の更なる改良として、前記障壁層上に接合端末構造を形成するステップは、具体的に、
前記障壁層上に接合端末層を堆積し、前記接合端末層上にフォトレジスト層を形成することと、
密度格子を有するマスク板を用いて、前記フォトレジスト層に対してリソグラフィと現像を行い、続いてドライエッチングを行い、接合端末層の一部を除去し、前記接合端末構造を形成することとを備える。
【００２５】
本発明の更なる改良として、前記マスク板は、前記ゲートから前記ドレインの方向に、露光度が徐々に増加する。
【００２６】
本発明の更なる改良として、前記障壁層上に接合端末構造を形成するステップは、具体的に、
前記障壁層上に接合端末層を堆積し、前記接合端末層上にフォトレジスト層を形成することと、
マスク板を用いて前記フォトレジスト層に対してリソグラフィと現像を行い、続いてドライエッチングを行い、接合端末層の一部を除去することと、
露光窓の幅を縮小し、接合端末構造を形成するまで、マスク板を用いて前記フォトレジスト層に対してリソグラフィと現像を行い、続いてドライエッチングを行い、接合端末層の一部を除去することを繰り返す。
【００２７】
本発明の更なる改良として、前記接合端末構造は、プレーナー型接合端末構造、曲面型接合端末構造又は階段状の接合端末構造である。
【００２８】
本発明の利点は以下のとおりである。
【００２９】
接合端末構造とその下の障壁層との間の格子定数の違いによる圧電効果により、障壁層とチャネル層との界面における二次元電子ガスを部分的に空乏化させる。接合端末構造は、障壁層の電界分布を効果的に改善し、デバイスの破壊電圧を高めることができる。
【図面の簡単な説明】
【００３０】
以下、本発明の実施形態または先行技術の技術案をさらに明瞭に説明するために、実施形態または先行技術の説明に用いられている図面について簡単に紹介する。明らかに、後述の図面は、本発明の実施形態を説明するものに過ぎない。当業者は、創造的な活動をしない前提で、提供された図面に基づいて他の図面を得ることもできる。
【００３１】
【図１】図１は、本発明の第１実施例のプレーナー型接合端末構造のＨＥＭＴの構成模式図を示す。
【図２ａ−２ｂ】図２ａは、図１のＡ−Ａ’箇所のエネルギーバンド模式図に示し、図２ｂは、図１のＢ−Ｂ’箇所のエネルギーバンド模式図に示す。
【図３】図３は、本発明の第１実施例のプレーナー型接合端末構造のＨＥＭＴの製造方法のフローチャートを示す。
【図４】図４は、本発明の第２実施例の階段状の接合端末構造のＨＥＭＴの構成模式図を示す。
【図５】図５は、本発明の第２実施例の階段状の接合端末構造のＨＥＭＴの製造プロセスに対応する構成模式図を示す。
【図６ａ−６ｂ】図６ａ及び６ｂは、本発明の第２実施例の階段状の接合端末構造のＨＥＭＴの他の１つの製造プロセスに対応する構成模式図を示す。
【図７】図７は、本発明の第３実施例の曲面型接合端末構造のＨＥＭＴの構成模式図を示す。
【図８】図８は、本発明の第４実施例の曲面型接合端末構造のＨＥＭＴの構成模式図を示す。
【図９】図９は、本発明の第５実施例のゲート金属フィールドプレート及び接合端末構造を有するＨＥＭＴの構成模式図を示す。
【図１０】図１０は、本発明の第６実施例のソース金属フィールドプレート及び接合端末構造を有するＨＥＭＴの構成模式図を示す。
【図１１】図１１は、本発明の第７実施例のプレーナー型接合端末構造のＨＥＭＴの構成模式図を示す。
【図１２】図１２は、本発明の第８実施例のプレーナー型接合端末構造のＨＥＭＴの構成模式図を示す。
【図１３】図１３は、本発明の第９実施例のプレーナー型接合端末構造のＨＥＭＴの構成模式図を示す。
【発明を実施するための形態】
【００３２】
以下、図面に示された具体的な実施形態を参照しながら、本発明について詳細に説明する。しかし、これらの実施形態は、本発明を限定するものではなく、当業者がこれらの実施形態に基づいて実施し得る構造、方法又は機能の変更は、全て本発明の範囲に含まれる。
【００３３】
なお、異なる実施例において同一の符号又は表示を用いる可能性がある。これらの同一の符号又は表示は、本発明を簡単かつ明瞭に説明するためのものであり、説明される異なる実施例又は構造の間には何らかの関連性があることを示すものではない。
【００３４】
本発明は、パワー半導体デバイスを提供する。当該パワー半導体デバイスは、
基板と、
基板上に位置する核形成層と、
核形成層上に位置するバッファ層と、
バッファ層上に位置するチャネル層と、
チャネル層上に位置する障壁層と、
障壁層上に位置するソース、ドレイン及びゲートと、
前記障壁層上に位置する接合端末構造と
を備え、
前記ゲートは、前記ソースと前記ドレインとの間に位置し、
前記接合端末構造は、前記ゲートの前記ドレインに隣接する一側の縁部から前記ドレインに向かう方向に延伸し、
前記接合端末構造の格子定数は、前記障壁層の格子定数よりも大きい。
【００３５】
本発明は、パワー半導体デバイスの製造方法をさらに提供する。当該パワー半導体デバイスの製造方法は、以下のステップを備える。
【００３６】
ステップＳ１において、基板を提供する。
【００３７】
ステップＳ２において、基板上に核形成層を形成する。
【００３８】
ステップＳ３において、核形成層上にバッファ層を形成する。
【００３９】
ステップＳ４において、バッファ層上にチャネル層を形成する。
【００４０】
ステップＳ５において、チャネル層上に障壁層を形成する。
【００４１】
ステップＳ６において、前記障壁層上にソース、ドレイン、ゲート及び接合端末構造を形成する。前記ゲートは、前記ソースと前記ドレインとの間に位置し、前記接合端末構造は、前記ゲートの前記ドレインに隣接する一側の縁部から前記ドレインに向かう方向に延伸し、前記接合端末構造の格子定数は、前記障壁層の格子定数よりも大きい。
【００４２】
＜第１実施例＞
本発明の第１実施例のプレーナー型接合端末構造のＨＥＭＴの構成模式図を示す図１を参照する。なお、本発明の実施例によるプレーナー型接合端末構造は、接合端末構造の表面が平らな平面を指す。
【００４３】
具体的には、当該ＨＥＭＴは、基板１２と、核形成層１３と、バッファ層１４と、チャネル層１５と、障壁層１６と、ソース１７と、ドレイン２０と、ゲート１８と、接合端末構造１９とを備える。
【００４４】
基板１２は、シリコン、サファイア、炭化ケイ素又は他の材料であってもよい。
【００４５】
核形成層１３及びバッファ層１４は、基板１２上にエピタキシャル成長させる。核形成層１３及びバッファ層１４は、ＧａＮ、ＡｌＮ又は他の窒化物を含んでもよい。核形成層１３及びバッファ層１４は、基板１２及びチャネル層１５を合わせる役割を果たし、その上方においてチャネル層１５及び障壁層１６で形成されたヘテロ接合の結晶品質、表面モルフォロジー及び電気特性などのパラメーターに影響を与える。
【００４６】
チャネル層１５は、バッファ層１４上に成長させる。チャネル層１５は、アンドープのＧａＮ層を含んでもよい。
【００４７】
障壁層１６は、チャネル層１５上に成長させる。障壁層１６は、ＡｌＧａＮ又は他の窒化物を含んでもよい。チャネル層１５及び障壁層１６は、共に半導体ヘテロ接合構造を構成し、両者の界面において高濃度の二次元電子ガスが形成される。ＧａＮチャネル層１５のヘテロ接合界面において導電チャネルが生成される。
【００４８】
ソース１７及びドレイン２０は、障壁層１６上に位置する。ソース１７及びドレイン２０と障壁層１６とは、オーム接触を形成する。当該オーム金属の材料は、Ｎｉ、Ｔｉ、Ａｌ及びＡｕなどの金属中の１種又は複数種の組み合わせであってもよい。ゲート１８は、ソース１７とドレイン２０との障壁層１６上に位置する。ゲート１８は、障壁層１６と共にショットキー接触を形成する。
【００４９】
接合端末構造１９は、ゲート１８がドレイン２０に隣接する縁部に位置する。接合端末構造１９の厚さは、ゲート１８の縁部からドレイン２０に向かって徐々に減少する。障壁層１６の材料がＡｌＧａＮの場合、本実施例の接合端末構造１９の材料はＡｌＧａＮであってもよく、接合端末構造１９のＡｌ含有量は障壁層１６のＡｌ含有量よりも少ない。
【００５０】
接合端末構造１９のＡｌ含有量が障壁層１６のＡｌ含有量よりも少ないため、接合端末構造１９の格子定数は障壁層１６の格子定数よりも大きく、両者の界面において圧縮応力を導入する。ＡｌＧａＮの圧電分極係数が非常に大きいため、生成された電界は非常に強い。ＡｌＧａＮ中に自発分極効果も存在する。圧電効果及び自発分極効果の二重の効果で、接合端末構造１９に圧電負電荷を生成させ、その下の障壁層１６とチャネル層１５との界面における二次元電子ガスに対して空乏の役割を果たす。
【００５１】
図２ａのＡ−Ａ’箇所のエネルギーバンド模式図に示すように、半導体の接合端末構造に対して、厚さが厚い接合端末部分は、より多くの圧電負電荷を有し、二次元電子ガスに対する空乏の役割がより大きい。図２ｂのＢ−Ｂ’箇所のエネルギーバンド模式図に示すように、厚さが薄い接合端末における二次元電子ガスの空乏程度は小さく、図１Ａ−Ａ’箇所のエネルギーバンド模式図と比較すると、フェルミ準位は上に移動し、フェルミ準位はＧａＮ伝導帯の底部にもっと接近する。したがって、その箇所の二次元電子ガスの濃度はより大きい。厚さが薄い接合端末構造から厚さが厚い接合端末構造まで、その下の二次元電子ガスの濃度は徐々に減少する。接合端末構造が最も大きい箇所、つまり、ゲートのドレインに隣接する箇所は、二次元電子ガスの空乏程度が最も大きい。したがって、接合端末構造は、その箇所の電界ピーク値を低下させる役割が最も明らかである。同時に、接合端末構造の厚さの減少に伴って、二次元電子ガスに対する空乏の役割は減少する。それによって、低いチャネル導通抵抗を保持するだけではなく、電界強度を変調する要求を満たす。
【００５２】
具体的には、本実施例のＨＥＭＴ構造の製造方法によって、まず、基板１２を提供し、基板１２上に核形成層１３、バッファ層１４、チャネル層１５及び障壁層１６を順に成長させ、障壁層１６上に、ソース１７、ドレイン２０、ソース１７とドレイン２０との間に位置するゲート１８、及び接合端末構造１９を形成する。チャネル層１５は、ＧａＮ材料で製作し、障壁層１６は、ＡｌＧａＮ材料で製作してもよい。
【００５３】
以下、当該接合端末構造の製造方法について重点的に説明する。以下、障壁層１６及び接合端末構造１９がＡｌＧａＮ材料の場合を例として説明する。
【００５４】
まず、ＡｌＧａＮ障壁層上に１層のＡｌＧａＮ接合端末層を堆積させる。
【００５５】
接合端末層にフォトレジストを用いてリソグラフィ工程を行い、特別に設計されたマスク板を用いて接合端末領域に対してリソグラフィを行う。このマスク板は、遮光格子の密度を調節することで、図３に示すように、接合端末がゲートから離れた箇所へ露光度を徐々に増加するマスク設計を形成し、現像後、厚さがゲートからドレインの方向に徐々に減少するフォトレジスト層２１を形成する。
【００５６】
続いて、ドライエッチング工程により、リソグラフィ領域に対してエッチングを行う。図１に示すように、フォトレジスト及びＡｌＧａＮ接合端末層のエッチング選択比を最適化させること（例えば、１：１）で、障壁層１６上に、要求を満たす斜面領域を有するプレーナー型接合端末構造を形成する。障壁層上にデバイスのゲート、ソース及びドレインをさらに形成してもよく、最後に、１層のパッシベーション層をさらに増加してもよい。パッシベーション層は、窒化ケイ素、酸化アルミニウム又は酸化ハフニウムなどであってもよい。パッシベーションされたＨＥＭＴは、デバイスの表面準位密度を低下させ、ＨＥＭＴの電流コラプス現象を抑制することができる。
【００５７】
本発明の他の１つの実施形態として、接合端末構造１９を形成するための材料は、Ａｌ含有量が接合端末構造１９と障壁層１６との界面から、接合端末構造１９の表面に向かって、階段状に徐々に減少するＡｌＧａＮであってもよい。接合端末構造１９のＡｌ含有量は、接合端末構造１９と障壁層１６との界面において最も多いが、障壁層１６のＡｌ含有量よりも少ない。なお、接合端末構造１９を形成するための材料は、ｎ型ＧａＮ又はｐ型ＧａＮであってもよい。
【００５８】
本実施形態において、障壁層１６はＩｎＡｌＮであってもよく、対応する接合端末構造１９はＩｎＡｌＮであってもよい。このとき、接合端末構造のＩｎ含有量は障壁層１６のＩｎ含有量よりも多い。なお、障壁層１６がＩｎＡｌＮの場合、対応する接合端末構造１９は、Ｉｎ含有量が接合端末構造１９と障壁層１６との界面から、接合端末構造１９の表面に向かって、階段状に徐々に減少するＩｎＡｌＮであってもよい。接合端末構造１９のＩｎ含有量は、接合端末構造１９と障壁層１６との界面において最も多いが、障壁層１６のＡｌ含有量よりも少ない。なお、接合端末構造１９を形成するための材料は、ｎ型ＧａＮ又はｐ型ＧａＮであってもよい。
【００５９】
＜第２実施例＞
本発明の第２実施例の階段状の接合端末構造のＨＥＭＴの構成模式図を示す図４を参照する。なお、本発明の実施例による階段状の接合端末を有する構造は、接合端末構造の表面が階段状であることを指す。
【００６０】
本実施形態において、接合端末構造１９が、階段状構造であること以外は、第１実施例と同じである。障壁層１６及び接合端末構造１９の材料はＡｌＧａＮであってもよく、接合端末構造１９のＡｌ含有量は障壁層１６のＡｌ含有量よりも少ない。当該接合端末構造１９は、第１実施例と同じ役割を果たし、障壁層１６とチャネル層１５との界面における二次元電子ガスに対する空乏が次第に変化し、電界に対する変調も次第に変化する。
【００６１】
本実施形態において、接合端末構造は、Ａｌ含有量が接合端末構造１９と障壁層１６との界面から、接合端末構造１９の表面に向かって、階段状に徐々に減少するＡｌＧａＮであってもよい。接合端末構造１９のＡｌ含有量は、接合端末構造１９と障壁層１６との界面において最も多いが、障壁層１６のＡｌ含有量よりも少ない。なお、接合端末構造１９を形成するための材料は、ｎ型ＧａＮ又はｐ型ＧａＮであってもよい。
【００６２】
本実施形態において、障壁層１６はＩｎＡｌＮであってもよく、対応する接合端末構造はＩｎＡｌＮであってもよい。このとき、接合端末構造のＩｎ含有量は障壁層１６のＩｎ含有量よりも多い。なお、障壁層１６がＩｎＡｌＮの場合、対応する接合端末構造１９は、Ｉｎ含有量が接合端末構造１９と障壁層１６との界面から、接合端末構造１９の表面に向かって、階段状に徐々に減少するＩｎＡｌＮであってもよい。接合端末構造２０のＩｎ含有量は、接合端末構造１９と障壁層１６との界面において最も多いが、障壁層１６のＡｌ含有量よりも少ない。なお、接合端末構造１９を形成するための材料は、ｎ型ＧａＮ又はｐ型ＧａＮであってもよい。
【００６３】
当該接合端末構造は、製造方法の点で、第１実施例で厚さが均一に変化する構造と比較すると、より簡単である。図５は第２実施例の接合端末構造の製造プロセスの１つ構成模式図を示す。まず、障壁層１６上に１層の接合端末層１９を堆積し、続いて、接合端末層にフォトレジスト２１を用いてリソグラフィ工程を行い、露光時、リソグラフィ用マスク板における遮光格子の密度を調節することで、遮光格子から通過してくる光を、接合端末のゲートからドレインに向かって徐々に減少させ、フォトレジストの露光程度を徐々に減少させ、現像した後、フォトレジストが階段状構造を形成する。
【００６４】
続いて、ドライエッチング工程により、リソグラフィ領域に対してエッチングを行う。フォトレジスト及びＡｌＧａＮ接合端末層のエッチング選択比を最適化させること（例えば、１：１）で、障壁層上に、要求を満たす階段状の接合端末を有する構造を形成する。なお、障壁層１６上にデバイスのゲート、ソース及びドレインをさらに形成し、最後に、１層のパッシベーション層をさらに増加してもよい。
【００６５】
第１実施例において厚さが連続的に変化する接合端末と比較すると、本実施例においてリソグラフィ用マスク板は、解像度に対する要求が低く、設計がより容易である。
【００６６】
本発明の第２実施例の階段状の接合端末を有する構造のＨＥＭＴの他の１つの製造プロセスに対応する構成模式図を示す図６ａと６ｂを参照する。
【００６７】
本実施例は、複数のリソグラフィにより完成される。まず、接合端末層１９にフォトレジスト２１を塗布してから、露光及び現像した後、エッチングを行い、ＧａＮ接合端末層の一部を除去し、図６ａに示すような構造を形成する。以上のプロセスを繰り返し、露光窓の幅を縮小して、図６ｂの構造を形成する。以上のプロセスを繰り返し、図４に示すような階段状の接合端末構造を有するＨＥＭＴデバイスを形成する。
【００６８】
＜第３実施例＞
図７に示すように、本発明の第３実施例による曲面型接合端末構造は、接合端末構造の表面が曲面であり、平らな平面ではないことを指す。前記曲面型接合端末構造は、上向き凸曲面及び下向き凹曲面を備える。第３実施例による曲面型接合端末構造は、上向き凸曲面構造の接合端末構造である。
【００６９】
第１実施例と比較すると、本実施例の相違は、接合端末構造１９の表面が上向き凸曲面であることにある。曲面型接合端末は、曲面の曲率を調節することで、電界分布を調節することができる。プレーナー型接合端末が傾斜度で電界分布を最適化することと比較すると、第３実施例による曲面型接合端末は、電界分布の最適化方法が増加し、デバイス特性をよりよく改善することができる。
【００７０】
第３実施例によるＨＥＭＴ構造の製造方法は、第１実施例によるＨＥＭＴの製造方法に類似し、マスク板における遮光格子の密度を設計することで、まず、表面が上向き凸曲面を有するフォトレジストを形成し、続いて、エッチングによって表面が上向き凸曲面形状である接合端末構造を形成する。
【００７１】
＜第４実施例＞
本発明の第４実施例による下向き凸曲面型構造を有する接合端末構造のＨＥＭＴの構成模式図を示す図８を参照する。
【００７２】
第３実施例と比較すると、本実施例の相違は、接合端末構造の表面が下向き凸曲面形状であることにある。当該下向き曲面型接合端末は、曲線の曲率を調節することで、電界分布を調節することができ、プレーナー型接合端末が傾斜度で電界分布を最適化することと比較すると、電界分布の最適化方法が増加し、デバイス特性をよりよく改善することができる。
【００７３】
第４実施例によるＨＥＭＴ構造の製造方法は、第３実施例によるＨＥＭＴの製造方法に類似し、マスク板における遮光格子の密度を設計することで、まず、表面が下向き凸曲面であるフォトレジストを形成し、続いて、エッチングによって表面が下向き凸曲面形状である接合端末構造を形成する。
【００７４】
＜第５実施例＞
本発明の第５実施例のゲート金属フィールドプレート及び接合端末構造を有するＨＥＭＴの構成模式図を示す図９を参照する。
【００７５】
第１実施例と比較すると、本実施例は、ゲート１８の少なくとも一部の領域の上方及び接合端末構造１９の少なくとも一部の領域の上方に、ゲートフィールドプレート２１を設置する。前記ゲート１８及び前記接合端末構造１９は、前記ゲート金属フィールドプレート２１を介して、お互いに接続される。当該ゲート金属フィールドプレート２１の材料は、ゲート金属と同じであってもよく、ゲートと共にオーム接触を形成する他の金属であってもよい。接合端末構造１９及びゲート金属フィールドプレート２１の協働作用で、当該構造は、ゲートのドレインに隣接する一端の電界ピークをさらに抑制し、デバイスの破壊電圧を高めることができる。この構造において、ゲート金属フィールドプレート２１の下には、絶縁誘電体層がないので、構造が簡単で、実現が容易である。
【００７６】
＜第６実施例＞
本発明の第６実施例のソース金属フィールドプレート及び接合端末構造を有するＨＥＭＴの構成模式図を示す図１０を参照する。
【００７７】
第１実施例と比較すると、本実施例によるＨＥＭＴ構造は、ソース１７の少なくとも一部の領域の上方及び前記接合端末構造１９の少なくとも一部の領域の上方に、ソース金属フィールドプレート２２を形成し、当該ソース金属フィールドプレートは、エアブリッジを有する。当該構造において、ソース１７及び接合端末構造１９は、エアブリッジのソース金属フィールドプレート２２を介して、お互いに接続する。当該ソース金属フィールドプレート２２の材料は、ソース金属と同じであってもよく、ソースと共にオーム接触を形成する他の金属であってもよい。接合端末構造１９及びソース金属フィールドプレート２２の協働作用で、当該構造は、ゲートのドレインに隣接する一端の電界ピークをさらに抑制し、デバイスの破壊電圧を高めることができる。
【００７８】
さらに、本実施形態によるソース金属フィールドプレート２２の下方には、絶縁誘電体層を全体的に又は部分的に形成してもよい。ソース金属フィールドプレート２２は、誘電体ブリッジ、又は誘電体ブリッジとエアブリッジとの組み合わせを形成し、同様に、ゲートのドレインに隣接する一端の電界ピークを抑制し、デバイスの破壊電圧を高めることができる。
【００７９】
＜第７実施例＞
本発明の第７実施例のプレーナー型接合端末構造のＨＥＭＴの構成模式図を示す図１１を参照する。
【００８０】
第１実施例と比較すると、本実施例の相違は、ゲート１０の下方の障壁層１６の少なくとも一部の領域において、ゲート凹溝が設置され、ゲート金属が凹溝中に充填され、ゲートが下向きに延伸する領域を形成することにある。本発明の実施例は、ゲート金属を堆積させると同時に、ゲート金属接合端末構造１９を形成することができる。ゲート１８の下の二次元電子ガスが空乏化された場合、強化型デバイスを得ることができる。ゲート金属接合端末構造１９は、ゲート１８の縁部の電界ピーク値をさらに低下させ、デバイスの耐圧性能を増強することができる。
【００８１】
同様に、第２実施例、第３実施例、第４実施例、第５実施例、第６実施例及び第７実施例において、障壁層１６の一部の領域に凹溝を設置し、その上方に位置するゲートが当該凹溝を充填し、且つ、障壁層１６の上方にゲート１８を形成する。ここでは、説明を省略する。
【００８２】
＜第８実施例＞
本発明の第８実施例のプレーナー型接合端末構造のＨＥＭＴの構成模式図を示す図１２を参照する。第１実施例と比較すると、本実施例の相違は、接合端末構造１９の一部の領域がゲート１８の下に位置してもよいことにある。接合端末構造１９の上のゲート１８の一部は、伝統的な金属フィールドプレートとして用いることができる。同時に、接合端末構造１９は、ゲートの縁部の電界ピーク値をさらに低下させ、デバイスの耐圧性能をさらに増加することができる。
【００８３】
同様に、第２実施例、第３実施例、第４実施例、第５実施例、第６実施例及び第７実施例において、接合端末の一部がゲートの下に位置する構造を追加することができる。ここでは、説明を省略する。
【００８４】
＜第９実施例＞
本発明の第９実施例のプレーナー型接合端末構造の強化型ＨＥＭＴの構成模式図を示す図１３を参照する。第１実施例と比較すると、本実施例の相違は、ゲート１８の真下方にキャッピング層が設置され、当該キャッピング層はｐ型ＧａＮ、ｐ型ＡｌＧａＮ又は他の窒化物であってもよく、当該キャッピングがゲートの下のチャネルの二次元電子ガスを空乏化することができ、さらに、強化型ＨＥＭＴデバイスを実現することにある。接合端末構造１９は、キャッピング層からドレイン２０へ延伸し、且つ厚さが徐々に減少する。当該接合端末構造１９は、ゲートの縁部の電界ピーク値をさらに低下させ、デバイスの耐圧性能を増強することができる。本実施例によるキャッピング層は、強化型ＨＥＭＴデバイスを実現し、デバイスの高破壊電圧を実現する役割を果たす。
【００８５】
同様に、第２実施例、第３実施例、第４実施例、第５実施例、第６実施例及び第７実施例において、ゲートが接合端末上に完全に位置する構造を追加することができる。ここでは、説明を省略する。
【００８６】
以上、いくつかの例示的な実施例によって、本発明の接合端末構造、ＧａＮ系パワー半導体デバイスにおける応用、及び製造方法について詳細に説明したが、上述の実施例は全部ではなく、当業者は本発明の趣旨又は範囲を逸脱せず様々な変更を実現することができる。例えば、接合端末構造は、上述の実施例におけるプレーナー型、曲面型及び階段状の３つの場合に限定されず、他の形状や構造の接合端末構造も本発明の保護範囲に属するべきである。それに応じて、その製造方法において接合端末構造の製造は、上述の実施例における密度格子のリソグラフィ及び複数のリソグラフィの方法に限定されず、本発明の接合端末構造を製造できる他の方法も本発明の保護範囲に属するべきである。
【００８７】
以上により、従来技術と比較すると、本発明の利点は以下のとおりである。
【００８８】
接合端末構造とその下の障壁層との間の格子定数の違いによる圧電効果は、障壁層とチャネル層との界面における二次元電子ガスを部分的に空乏化させる。
接合端末構造は、障壁層の電界分布を効果的に改善し、デバイスの破壊電圧を高めることができる。
【００８９】
本発明は、上述の例示した実施例の詳細に限定されるものではなく、本発明の趣旨又は基本的な特徴を逸脱しない範囲で他の具体的な形態により実現されることができることは、当業者には明らかであろう。したがって、どの視点から見ても、上述の実施例は、例示的なものに過ぎず、本発明を制限するものではない。本発明の範囲は、明細書ではなく、請求の範囲により決定される。したがって、請求項の均等物の意味及び範囲に入る全ての変更は、本発明の範囲に含まれることが意図されている。請求項における参照符号は、請求項を限定するものと解釈されるべきではない。
【００９０】
なお、本明細書が実施形態により説明されたが、各実施形態が１つの独立の技術案のみを含むことではないことは理解されるべきである。当業者は、明確にするために上述の方式で明細書を説明したが、明細書を全体として、各実施例の技術案が組み合わせられることで他の実施形態を形成することと理解すべきである。
【図１】
0006333469.tif 000002
【図２ａ】
0006333469.tif 000003
【図２ｂ】
0006333469.tif 000004
【図３】
0006333469.tif 000005
【図４】
0006333469.tif 000006
【図５】
0006333469.tif 000007
【図６ａ】
0006333469.tif 000008
【図６ｂ】
0006333469.tif 000009
【図７】
0006333469.tif 000010
【図８】
0006333469.tif 000011
【図９】
0006333469.tif 000012
【図１０】
0006333469.tif 000013
【図１１】
0006333469.tif 000014
【図１２】
0006333469.tif 000015
【図１３】
0006333469.tif 000016