(57)【特許請求の範囲】
【請求項１】
デバイスであって、
第１の増幅経路及び第２の増幅経路を備える増幅器回路と、
関連する共有電力分散ネットワークに結合された切替え可能なバイパスキャパシタンスと
を備え、前記切替え可能なバイパスキャパシタンス及び前記第１の増幅経路及び前記第２の増幅経路は、制御信号に応答して、選択された動作モードに基づき、前記切替え可能なバイパスキャパシタンスを選択的に接地し、前記第１の増幅経路及び前記第２の増幅経路のうちの一方を選択的にイネーブルにするが、前記第１の増幅経路及び前記第２の増幅経路のうちの他方を選択的にディセーブルにするように構成され、前記切替え可能なバイパスキャパシタンスは、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つに対応する、
デバイス。
【請求項２】
前記増幅器回路は、低ノイズ増幅器を備える、請求項１に記載のデバイス。
【請求項３】
前記制御信号は、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つに対応する前記切替え可能なバイパスキャパシタンスを選択的に接地するように設定されたオーバーライド信号を備える、請求項１に記載のデバイス。
【請求項４】
前記ディセーブルにされた増幅経路に対応する前記切替え可能なバイパスキャパシタンスを選択的に接地することは、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つを介したスプリアス信号低減を防ぐ、請求項３に記載のデバイス。
【請求項５】
前記第１の増幅経路及び前記第２の増幅経路の各々に関連付けられた複数の増幅器のうちの選択された１つ、及び、前記複数の増幅器のうちの前記選択された１つに関連付けられた前記切替え可能なバイパスキャパシタンスを制御するための前記制御信号を生成するように構成された組み合わせ論理回路を更に備える、請求項１に記載のデバイス。
【請求項６】
前記第１の増幅経路及び前記第２の増幅経路の各々は、増幅器を備え、前記制御信号は、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つの前記増幅器に関連付けられた前記切替え可能なバイパスキャパシタンスを接地するように設定されたオーバーライド信号を備える、請求項１に記載のデバイス。
【請求項７】
前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つの前記増幅器に関連付けられた前記少なくとも１つ切替え可能なバイパスキャパシタンスが接地されていることは、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つの増幅器を介したスプリアス信号低減を防ぐ、請求項６に記載のデバイス。
【請求項８】
前記第１の増幅経路及び前記第２の増幅経路の各々は、増幅器及び少なくとも１つ切替え可能なバイパスキャパシタンスを備え、前記制御信号は、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つの増幅器又は前記第１の増幅経路及び前記第２の増幅経路のうちのイネーブルにされた１つの前記増幅器に関連付けられた前記少なくとも１つの切替え可能なバイパスキャパシタンスを接地するように構成される、請求項１に記載のデバイス。
【請求項９】
方法であって、
選択された動作モードに基づいて、共有電力分散ネットワークに関連付けられた切替え可能なバイパスキャパシタンスを選択的に接地することと、
増幅器回路の第１の増幅経路及び第２の増幅経路のうちの一方を選択的にイネーブルにするが、前記第１の増幅経路及び前記第２の増幅経路のうちの他方をディセーブルにすることと、前記増幅器回路は、前記共有電力分散ネットワークに関連付けられ、前記第１の増幅経路及び前記第２の増幅経路のうちの前記イネーブルにされた１つは、前記選択された動作モードに基づいて、出力信号を生成し、前記選択的に接地された切替え可能なバイパスキャパシタンスは、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つに対応する、
を備える方法。
【請求項１０】
前記選択された動作モードに基づいて前記切替え可能なバイパスキャパシタンスを選択的に接地することは、スプリアス信号が、前記第１の増幅経路及び前記第２の増幅経路のうちの前記イネーブルにされた１つにおいて所望の信号に干渉することを防ぐ、請求項９に記載の方法。
【請求項１１】
オーバードライブ信号に応答して、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つに対応する前記切替え可能なバイパスキャパシタンスを選択的に接地することを更に備える、請求項９に記載の方法。
【請求項１２】
オーバードライブ信号に応答して、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つに対応する前記切替え可能なバイパスキャパシタンスを選択的に接地することは、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つを介したスプリアス信号低減を防ぐ、請求項１１に記載の方法。
【請求項１３】
各増幅経路に関連付けられた複数の増幅器のうちの選択された１つ、及び、前記複数の増幅器のうちの前記選択された１つに関連付けられた前記切替え可能なバイパスキャパシタンスを、単一の制御信号を使用して制御することを更に備える、請求項９に記載の方法。
【請求項１４】
前記第１の増幅経路及び前記第２の増幅経路のうちの前記イネーブルにされた１つに関連付けられた少なくとも１つの切替え可能なバイパスキャパシタンスを選択的に接地することを更に備える、請求項９に記載の方法。
【請求項１５】
デバイスであって
選択された動作モードに基づいて、共有電力分散ネットワークに関連付けられた切替え可能なバイパスキャパシタンスを選択的に接地するための手段と、
増幅器回路の第１の増幅経路及び第２の増幅経路のうちの一方を選択的にイネーブルにするが、前記第１の増幅経路及び前記第２の増幅経路のうちの他方をディセーブルにするための手段と、前記増幅器回路は、前記共有電力分散ネットワークに関連付けられ、前記第１の増幅経路及び前記第２の増幅経路のうちの前記イネーブルにされた１つは、前記選択された動作モードに基づいて、出力信号を生成し、前記選択的に接地された切替え可能なバイパスキャパシタンスは、前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つに対応する、
を備えるデバイス。
【請求項１６】
スプリアス信号が、前記第１の増幅経路及び前記第２の増幅経路のうちの前記イネーブルにされた１つにおいて所望の信号に干渉することを防ぐための手段を更に備える、請求項１５に記載のデバイス。
【請求項１７】
前記バイパスキャパシタンスが前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つに対応するとき、前記第１の増幅経路及び前記第２の増幅経路のうちの１つがディセーブルにされる、請求項１５に記載のデバイス。
【請求項１８】
前記第１の増幅経路及び前記第２の増幅経路のうちの前記ディセーブルにされた１つを介したスプリアス信号低減を防ぐための手段を更に備える、請求項１７に記載のデバイス。
【請求項１９】
前記第１の増幅経路及び前記第２の増幅経路のうちの各々に関連付けられた複数の増幅器のうちの選択された１つ、及び、前記複数の増幅器のうちの前記選択された１つに関連付けられた前記切替え可能なバイパスキャパシタンスを、単一の制御信号を使用して制御するための手段を更に備える、請求項１５に記載のデバイス。
【請求項２０】
前記第１の増幅経路及び前記第２の増幅経路のうちの前記イネーブルにされた１つに関連付けられた第２の切替え可能なバイパスキャパシタンスを選択的に接地するための手段を更に備える、請求項１５に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本開示は一般に、エレクトロニクスに関し、より具体的には、送信機及び受信機に関する。
【背景技術】
【０００２】
[0002]無線周波数（ＲＦ）トランシーバでは、通信信号が、送信機によって発生、アップコンバート、増幅、及び送信され、受信機によって受信、増幅、ダウンコンバート、及び復元される。受信機では、通信信号は典型的に、通信信号に含まれる情報を復元するために、フィルタ、増幅器、ミキサ、及び他の構成要素を含む受信回路によって受信並びにダウンコンバートされる。信号送信機又は受信機は、複数の送信周波数及び／又は複数の受信周波数を使用して動作するように構成され得る。受信機が２つ以上の受信信号を同時に受信することができるように、２つ以上の受信経路の同時動作が使用される。そのようなシステムは、「キャリアアグリゲーション（ＣＡ）」システムと呼ばれることがある。「キャリアアグリゲーション」という用語は、帯域間キャリアアグリゲーション（Ｉｎｔｅｒ−ＣＡ）及び帯域内キャリアアグリゲーション（Ｉｎｔｒａ−ＣＡ）を含むシステムを指し得る。Ｉｎｔｒａ−ＣＡは、同一の通信帯域内で同時に生じる２つ以上の別個の（連続的又は非連続的の何れかである）キャリア信号の処理を指す。キャリアアグリゲーションされたＲＦ信号は典型的に、２つ以上の異なる局部発振器（ＬＯ）周波数を使用してダウンコンバートされ、これは一般に、単一のＲＦ入力と複数のＲＦ出力とを有する低ノイズ増幅器（ＬＮＡ）を用いて、Ｉｎｔｒａ−ＣＡ ＲＦ信号内に存在する複数のキャリアを処理する。
【０００３】
[0003]最先端のトランシーバ設計は、コスト競争力をもつように、ピンの総数を低減することに焦点を当てている。そのような傾向は、電源及び接地ピンの数を低減することとなり、トランシーバ内の様々な増幅器に電力供給するのに必要な電力ピンの数を低減するための共有の低ドロップアウト（ＬＤＯ）電圧レギュレータを使用する方向に回路アーキテクチャを向かわせる可能性が高いだろう。最先端のトランシーバ設計は、より同時に動作するシステムを一体化することに焦点を当てており、これは、これらのシステムの間で及びその中の結合を統合し、発明性のある回路及び信号隔離戦略を要求するだろう。
【０００４】
[0004]複数の図において、別途示されていない限り、同様の参照番号は、様々なビュー全体を通して同様の部分を指す。「１０２ａ」又は「１０２ｂ」のような文字指定を有する参照番号の場合、これらの文字指定は、同一の図内の２つの同様の部分又は要素を区別し得る。参照番号のための文字指定、参照番号が全ての図面において同一の参照番号を有する全ての部分を包含することが想定されるとき省略され得る。
【図面の簡単な説明】
【０００５】
【図１】[0005]図１は、ワイヤレス通信システムと通信するワイヤレスデバイスを示す図である。
【図２Ａ】[0006]図２Ａは、連続的な帯域内キャリアアグリゲーション（ＣＡ）の例を示すグラフィカル図である。
【図２Ｂ】[0007]図２Ｂは、非連続的な帯域内ＣＡの例を示すグラフィカル図である。
【図２Ｃ】[0008]図２Ｃは、同一の帯域グループにおける帯域間ＣＡの例を示すグラフィカル図である。
【図２Ｄ】[0009]図２Ｄは、異なる帯域グループにおける帯域間ＣＡの例を示すグラフィカル図である。
【図３】[0010]図３は、図１におけるワイヤレスデバイスの例示的な設計のブロック図である。
【図４】[0011]図４は、複数の通信信号を処理するように構成されたトランシーバフロントエンドの例示的な実施形態を例示する概略図である。
【図５】[0012]図５は、スプリアス信号低減アーキテクチャを有するＬＮＡの例示的な実施形態を例示する概略図である。
【図６】[0013]図６は、スプリアス信号低減アーキテクチャを有する増幅器回路の例示的な実施形態を例示する概略図である。
【図７】[0014]図７は、図６のアーキテクチャの例示的な動作モードである。
【図８Ａ】[0015]図８Ａは、図６の組み合わせ論理回路の例示的な実施形態を示すブロック図である。
【図８Ｂ】[0016]図８Ｂは、図６の組み合わせ論理回路の例示的な実施形態を示すブロック図である。
【図９】[0017]図９は、スプリアス信号低減のための方法の例示的な実施形態を示すフローチャートである。
【発明の詳細な説明】
【０００６】
[0018]「例示的」という用語は、本明細書では、「例示、事例、又は実例として機能する」という意味で使用される。「例示的」であるとして本明細書で説明される任意の態様は、必ずしも、他の態様よりも好ましい又は有利であると解釈されるべきではない。
【０００７】
[0019]本説明では、「アプリケーション」という用語はまた、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、及びパッチのような実行可能なコンテンツを有するファイルを含み得る。加えて、本明細書で参照される「アプリケーション」はまた、開かれる必要があり得る文書又はアクセスされる必要がある他のデータファイルのような、性質上実行可能ではないファイルを含み得る。
【０００８】
[0020]「コンテンツ」という用語もまた、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、及びパッチのような実行可能なコンテンツを有するファイルを含み得る。加えて、本明細書で参照される「コンテンツ」はまた、開かれる必要があり得る文書又はアクセスされる必要がある他のデータファイルのような、性質上実行可能ではないファイルを含み得る。
【０００９】
[0021]本明細書で使用される場合、「ジャマー(jammer)」、「妨害信号」、「干渉信号」、「ＴＸジャマー」、及び「ＴＸ妨害信号」という用語は、受信機を感度抑制させる、或いは、受信機において受信される情報信号の受信及び復元に干渉又は妨害する、受信回路によって受信される任意の信号を指す。
【００１０】
[0022]本明細書で使用される場合、「所望の信号」、「受信された情報信号」、「受信信号」、及び「受信機信号」という用語は、受信機において受信され、受信機によって復元されることが求められる情報を含む通信信号を指す。
【００１１】
[0023]本明細書で使用される場合、「スプリアス信号」という用語及び「スプール」という用語は、フィルタに打ち勝ち、存在し、通信チャネルにおいて所望の信号の受信に干渉する、望ましくない信号エネルギを指す。
【００１２】
[0024]本開示の例示的な実施形態は、トランシーバに対するスプリアス信号の影響を低減しつつ、増幅器、電力増幅器、低ノイズ増幅器（ＬＮＡ）、又は別の増幅デバイスのうちの１つ又は複数に電力を供給するために、共有電力分散システムにおいて実装され得るスプリアス（スプール）信号低減アーキテクチャを対象としている。
【００１３】
[0025]図１は、ワイヤレス通信システム１２０と通信するワイヤレスデバイス１１０を示す図である。ワイヤレス通信システム１２０は、ロングタームエボリューション（ＬＴＥ（登録商標））システム、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信のためのグローバルシステム（ＧＳＭ（登録商標））システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）システム、又は何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ １Ｘ、エボリューションデータ最適化（ＥＶＤＯ）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ）、又は何らかの他のバージョンのＣＤＭＡを実装し得る。簡潔さのために、図１は、２つの基地局１３０及び１３２並びに１つのシステムコントローラ１４０を含むワイヤレス通信システム１２０を示す。一般に、ワイヤレス通信システムは、任意の数の基地局及び任意のセットのネットワークエンティティを含み得る。
【００１４】
[0026]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、モバイル局、端末、アクセス端末、加入者ユニット、局、等とも呼ばれ得る。ワイヤレスデバイス１１０は、セルラ電話、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、タブレット、コードレス電話、ワイヤレスローカルループ（ＷＬＬ）局、ブルートゥース（登録商標）デバイス、等であり得る。ワイヤレスデバイス１１０は、ワイヤレス通信システム１２０と通信し得る。ワイヤレスデバイス１１０はまた、ブロードキャスト局（例えば、ブロードキャスト局１３４）からの信号、１つ又は複数の全地球的航法衛星システム（ＧＮＳＳ）における衛星（例えば、衛星１５０）からの信号、等を受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２.１１、等の、ワイヤレス通信のための１つ又は複数の無線技術をサポートし得る。
【００１５】
[0027]ワイヤレスデバイス１１０は、複数のキャリア上での動作である、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションは、マルチキャリア動作とも呼ばれ得る。ワイヤレスデバイス１１０は、１０００メガヘルツ（ＭＨｚ）よりも低い周波数をカバーする低帯域（ＬＢ）、１０００ＭＨｚから２３００ＭＨｚの周波数をカバーする中帯域（ＭＢ）、及び／又は２３００ＭＨｚよりも高い周波数をカバーする高帯域（ＨＢ）において動作することが可能であり得る。例えば、低帯域は、６９８から９６０ＭＨｚをカバーし得、中帯域は、１４７５から２１７０ＭＨｚをカバーし得、高帯域は、２３００から２６９０ＭＨｚ及び３４００から３８００ＭＨｚをカバーし得る。低帯域、中帯域、及び高帯域は、帯域の３つのグループ（又は、帯域グループ）を指し、各帯域グループは、多数の周波数帯域（又は、単に「帯域」）を含む。各帯域は、最大２００ＭＨｚをカバーし得、１つ又は複数のキャリアを含み得る。各キャリアは、ＬＴＥでは、最大２０ＭＨｚをカバーし得る。ＬＴＥリリース１１は、３５個の帯域をサポートし、これらは、ＬＴＥ／ＵＭＴＳ帯域と呼ばれ、３ＧＰＰ（登録商標） ＴＳ ３６．１０１にリストされている。ワイヤレスデバイス１１０は、ＬＴＥリリース１１では、１つ又は２つの帯域において最大５つのキャリアによって構成され得る。
【００１６】
[0028]一般に、キャリアアグリゲーション（ＣＡ）は、帯域内ＣＡ及び帯域間ＣＡという２つのタイプに分類され得る。帯域内ＣＡは、同一の帯域内の複数のキャリア上での動作を指す。帯域間ＣＡは、異なる帯域における複数のキャリア上での動作を指す。
【００１７】
[0029]図２Ａは、連続的な帯域内キャリアアグリゲーション（ＣＡ）の例を示すグラフィカル図である。図２Ａに示される例では、ワイヤレスデバイス１１０は、低帯域内の１つの帯域における４つの連続したキャリアで構成される。ワイヤレスデバイス１１０は、同一の帯域内の４つの連続したキャリア上で送信を送り得る及び／又は受信し得る。
【００１８】
[0030]図２Ｂは、非連続的な帯域内ＣＡの例を示すグラフィカル図である。図２Ｂに示される例では、ワイヤレスデバイス１１０は、低帯域内の１つの帯域における４つの非連続的なキャリアで構成される。これらのキャリアは、５ＭＨｚ、１０ＭＨｚ、又は何らかの他の量ぶん離され得る。ワイヤレスデバイス１１０は、同一の帯域内の４つの非連続的なキャリア上で送信を送り得る及び／又は受信し得る。
【００１９】
[0031]図２Ｃは、同一の帯域グループ内の帯域間ＣＡの例を示すグラフィカル図である。図２Ｃに示される例では、ワイヤレスデバイス１１０は、低帯域内の２つの帯域における４つのキャリアで構成される。ワイヤレスデバイス１１０は、同一の帯域グループ内の異なる帯域における４つのキャリア上で送信を送り得る及び／又は受信し得る。
【００２０】
[0032]図２Ｄは、異なる帯域グループ内の帯域間ＣＡの例を示すグラフィカル図である。図２Ｄに示される例では、ワイヤレスデバイス１１０は、異なる帯域グループ内の２つの帯域における４つのキャリアで構成され、それらは、低帯域では、１つの帯域における２つのキャリアを、中帯域では、別の帯域における２つのキャリアを含む。ワイヤレスデバイス１１０は、異なる帯域グループ内の異なる帯域における４つのキャリア上で送信を送り得る及び／又は受信し得る。
【００２１】
[0033]図２Ａ〜図２Ｄは、キャリアアグリゲーションの４つの例を示す。キャリアアグリゲーションは、帯域及び帯域グループの他の組み合わせについてもサポートされ得る。
【００２２】
[0034]図３は、本開示の例示的な技法が実装され得る、ワイヤレス通信デバイス３００を示すブロック図である。図３は、トランシーバ３００の例を示す。一般に、送信機３３０及び受信機３５０における信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータ、等、のうちの１つ又は複数の段によって実行され得る。これら回路ブロックは、図３に示される構成とは違って配列され得る。更に、図３に示されない他の回路ブロックはまた、送信機及び受信機において信号を調整するために使用され得る。別途明記されていない限り、図３における又は図面内の任意の他の図における任意の信号は、シングルエンド又は差動の何れかであり得る。図３の幾つかの回路ブロックはまた省略され得る。
【００２３】
[0035]図３に示される例では、ワイヤレスデバイス３００は一般に、トランシーバ３２０及びデータプロセッサ３１０を備える。データプロセッサ３１０は、データ及びプログラムコードを記憶するためのメモリ（図示せず）を含み得、一般に、アナログ及びデジタル処理素子を備え得る。トランシーバ３２０は、双方向通信をサポートする送信機３３０及び受信機３５０を含む。一般に、ワイヤレスデバイス３００は、任意の数の通信システム及び周波数帯域のために任意の数の送信機及び／又は受信機を含み得る。トランシーバ３２０の全体又は一部は、１つ又は複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣ、等の上に実装され得る。
【００２４】
[0036]送信機又は受信機は、スーパーヘテロダインアーキテクチャ又はダイレクト変換アーキテクチャが実装され得る。スーパーヘテロダインアーキテクチャでは、信号は、複数の段において無線周波数（ＲＦ）とベースバンドとの間で、例えば、１つの段でＲＦから中間周波数（ＩＦ）に、その後、受信機のために別の段でＩＦからベースバンドに周波数変換される。ダイレクト変換アーキテクチャでは、信号は、１つの段においてＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダイン及びダイレクト変換アーキテクチャは、異なる回路ブロックを使用し得る、及び／又は、異なる要件を有し得る。図３に示される例では、送信機３３０及び受信機３５０は、ダイレクト変換アーキテクチャが実装される。
【００２５】
[0037]送信経路では、データプロセッサ３１０は、送信されることとなるデータを処理し、同相（Ｉ）及び直交（Ｑ）アナログ出力信号を送信機３３０に供給する。例示的な実施形態では、データプロセッサ３１０は、更なる処理のために、データプロセッサ３１０によって生成されたデジタル信号をＩ及びＱアナログ出力信号、例えば、Ｉ及びＱ出力電流へと変換するためのデジタル／アナログ変換器（ＤＡＣ）３１４ａ及び３１４ｂを含む。
【００２６】
[0038]送信機３３０内では、ローパスフィルタ３３２ａ及び３３２ｂは、それぞれＩ及びＱアナログ送信信号をフィルタリングして、先のデジタル／アナログ変換によって生じた望ましくないイメージを取り除く。増幅器（Ａｍｐ）３３４ａ及び３３４ｂはそれぞれ、ローパスフィルタ３３２ａ及び３３２ｂからの信号を増幅し、Ｉ及びＱベースバンド信号を供給する。アップコンバータ３４０は、送信（ＴＸ）局部発振器（ＬＯ）信号ジェネレータ３９０からのＩ及びＱ ＴＸ ＬＯ信号を用いて、Ｉ及びＱベースバンド信号をアップコンバートし、アップコンバートされた信号を供給する。フィルタ３４２は、このアップコンバートされた信号をフィルタリングして、周波数アップコンバージョンによって生じた望ましくないイメージ並びに受信周波数帯域内のノイズを取り除く。電力増幅器（ＰＡ）３４４は、フィルタ３４２からの信号を増幅して所望の出力電力レベルを取得し、送信ＲＦ信号を供給する。送信ＲＦ信号は、デュプレクサ又はスイッチ３４６を経由し、アンテナ３４８を介して送信される。
【００２７】
[0039]受信経路では、アンテナ３４８は、通信信号を受信し、受信ＲＦ信号を供給し、それは、デュプレクサ又はスイッチ３４６を経由し、低ノイズ増幅器（ＬＮＡ）３５２に供給される。デュプレクサ３４６は、ＲＸ信号がＴＸ信号から隔離されるように、特定のＲＸ対ＴＸデュプレクサ周波数分離で動作するように設計される。受信ＲＦ信号は、ＬＮＡ３５２によって増幅され、フィルタ３５４によってフィルタリングされて、所望のＲＦ入力信号が取得される。ダウンコンバージョンミキサ３６１ａ及び３６１ｂは、フィルタ３５４の出力を、受信（ＲＸ）ＬＯ信号ジェネレータ３８０からのＩ及びＱ ＲＸ ＬＯ信号（即ち、ＬＯ＿Ｉ及びＬＯ＿Ｑ）と混合して、Ｉ及びＱベースバンド信号を生成する。Ｉ及びＱベースバンド信号は、増幅器３６２ａ及び３６２ｂによって増幅され、ローパスフィルタ３６４ａ及び３６４ｂによって更にフィルタリングされて、データプロセッサ３１０に供給されるＩ及びＱアナログ入力信号が取得される。示される例示的な実施形態では、データプロセッサ３１０は、アナログ入力信号を、データプロセッサ３１０によって更に処理されることとなるデジタル信号へと変換するためのアナログ／デジタル変換器（ＡＤＣ）３１６ａ及び３１６ｂを含む。
【００２８】
[0040]図３では、ＴＸ ＬＯ信号ジェネレータ３９０は、周波数アップコンバージョンのために使用されるＩ及びＱ ＴＸ ＬＯ信号を生成し、ＲＸ ＬＯ信号ジェネレータ３８０は、周波数ダウンコンバージョンのために使用されるＩ及びＱ ＲＸ ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数を有する周期的な信号である。位相ロックドループ（ＰＬＬ）３９２は、データプロセッサ３１０からタイミング情報を受け取り、ＬＯ信号ジェネレータ３９０からのＴＸ ＬＯ信号の周波数及び／又は位相を調整するために使用される制御信号を生成する。同様に、ＰＬＬ３８２は、データプロセッサ３１０からタイミング情報を受け取り、ＬＯ信号ジェネレータ３８０からのＲＸ ＬＯ信号の周波数及び／又は位相を調整するために使用される制御信号を生成する。
【００２９】
[0041]図４は、複数の通信信号を処理するように構成されたトランシーバフロントエンドの例示的な実施形態を例示する概略図である。トランシーバフロントエンド４０２は、送信すべき情報信号を受信するように構成された送信ドライバ４０４を備える。送信ドライバは、第１のフィルタ４１６、第１のスイッチ４１４、ダイプレクサ４１２を介してアンテナ４１１に伝達するために送信信号を電力増幅器４０６に供給する。
【００３０】
[0042]受信信号は、アンテナ４１１において受信され、受信信号の周波数に依存して、ダイプレクサ４１２を介して第１のスイッチ４１４及び第２のスイッチ４１５４に供給される。第１のスイッチ４１４及び第２のスイッチ４１５は、例えば、データプロセッサ３１０（図３）又は別の制御素子によって供給される制御信号によって制御され得る。図４に示される例示的な実施形態では、第１のフィルタ４１６は、送信信号除去及び受信帯域フィルタリングを提供し、第２のフィルタ４１７は、受信帯域フィルタリングを提供する。キャリアアグリゲーション通信方法では、第１のフィルタ４１６は、第１の周波数の第１のキャリアを有する通信信号を処理するように構成され得、第２のフィルタ４１７は、第２の周波数の第２のキャリアを処理するように構成され得る。
【００３１】
[0043]トランシーバフロントエンド４０２はまた、第１の低ノイズ増幅器（ＬＮＡ）回路４２０及び第２のＬＮＡ回路４３０を備える。第１のＬＮＡ回路４２０は、例示的なＬＮＡ４２０ａ、４２０ｂ、４２０ｃ、及び４２０ｎを備え、ここで、「ｎ」という称号は、周波数帯域の数に依存して、ＬＮＡの整数の数を指す。第２のＬＮＡ回路４３０は、例示的なＬＮＡ４３０ａ、４３０ｂ、４３０ｃ、及び４３０ｎを備え、ここで、「ｎ」という称号は、周波数帯域の数に依存して、ＬＮＡの整数の数を指す。図４に示される例示的な実施形態では、第１のＬＮＡ回路４２０は、一次受信チャネルを受信するように構成され得、第２のＬＮＡ回路４３０は、二次又はダイバーシティ受信チャネルを受信するように構成され得る。例示を容易にするために省略されているが、第２のＬＮＡ回路４３０はまた、アンテナ、ダイプレクサ、スイッチ、及びフィルタに結合され、これらは、アンテナ４１１、ダイプレクサ４１２、第１のスイッチ４１４、第２のスイッチ４１５、第１のフィルタ４１６、及び第２のフィルタ４１７と同一又は異なり得る。図４に示される例示的な実施形態では、第１のＬＮＡ回路４２０及び第２のＬＮＡ回路４３０は、シングルエンド通信信号に作用するように構成される。代替の例示的な実施形態では、第１のＬＮＡ回路４２０及び第２のＬＮＡ回路４３０は、差動通信信号に作用するように構成され得る。
【００３２】
[0044]第１のＬＮＡ回路４２０は、変圧器４２５及び変圧器４２６に結合される。この例示的な実施形態では、変圧器４２５は、第１の周波数の第１のキャリアを処理し、出力ＣＡ１を供給するように構成され得、変圧器４２６は、第２の周波数の第２のキャリアを処理し、出力ＣＡ２を供給するように構成され得る。
【００３３】
[0045]第２のＬＮＡ回路４３０は、変圧器４２７及び変圧器４２８に結合される。この例示的な実施形態では、変圧器４２７は、第１の周波数の第１のキャリアを処理し、出力ＣＡ１を供給するように構成され得、変圧器４２８は、第２の周波数の第２のキャリアを処理し、出力ＣＡ２を供給するように構成され得る。例示的な実施形態では、変圧器４２５、４２６、４２７、及び４２８は、変圧器４２５、４２６、４２７、及び４２８からの出力ＣＡ１及びＣＡ２が差動信号となるように、シングルエンドから差動への信号変換を提供する。
【００３４】
[0046]例示的な実施形態では、変圧器は、低ドロップアウト電圧レギュレータ（ＬＤＯ）アーキテクチャを備える共有電力分散ネットワークに結合され得る。この例示的な実施形態では、ＣＡ１出力信号を供給するように構成された変圧器４２５及び４２７は、ＬＤＯ４３２に結合され、ＣＡ２出力信号を供給するように構成された変圧器４２６及び４２８は、ＬＤＯ４３４に結合される。
【００３５】
[0047]トランシーバフロントエンド４０２はまた、第１のダウンコンバータ回路４４０及び第２のダウンコンバータ回路４４２を備える。第１のダウンコンバータ回路４４０は、局部発振器信号ジェネレータ４３７から第１の局部発振器信号（ＬＯ１）を受けるミキサ４３６ａ及び４３６ｂを備える。第２のダウンコンバータ回路４４２は、局部発振器信号ジェネレータ４３９から第２の局部発振器信号（ＬＯ２）を受けるミキサ４３８ａ及び４３８ｂを備える。例示的な実施形態では、ミキサ４３６ａ及び４３６ｂは、変圧器４２６及び変圧器４２７からの受信信号ＣＡ１を処理し、ミキサ４３８ａ及び４３８ｂは、変圧器４２６及び変圧器４２８からの受信信号ＣＡ２を処理する。
【００３６】
[0048]ミキサ４３６ａの出力は、増幅器４４４に供給され、ミキサ４３６ｂの出力は、増幅器４４６に供給され、ミキサ４３８ａの出力は、増幅器４４７に供給され、ミキサ４３８ｂの出力は、増幅器４４８に供給される。次に、増幅器４４４、４４６、４４７、及び４４８のそれぞれの出力は、ワイヤレスデバイス内の他の構成要素によって更に処理される。
【００３７】
[0049]ＬＤＯ４３２及びＬＤＯ４３４によって提供されるような共有電力分散ネットワークを実装する際の課題のうちの１つは、スプリアス信号結合が受信機性能を劣化させ得ることである。例えば、矢印４５２は、フィルタ４１６に打ち勝ち、ＬＮＡ４２０ａに入り、変圧器４２５の中を進み、ＬＤＯ回路４３２及び４３４を通って、ミキサ４３８ａに入り得る送信信号エネルギを表し、故に、ＣＡ１上の信号４５４のダウンコンバージョン及び復元、及び／又は、ＣＡ２上の信号４５６のダウンコンバージョン及び復元を難しくする。
【００３８】
[0050]図５は、スプリアス信号低減アーキテクチャを有するＬＮＡの例示的な実施形態を例示する概略図５００である。ＬＮＡ回路５０２は、ダイ５０５上に実装され得る。例示的な実施形態では、ＬＮＡ回路５０２は、第１のＬＮＡ５０４及び第２のＬＮＡ５０６を備える。第１のＬＮＡ５０４は、第１の入力信号ＬＮＡ１＿ｉｎを受けるように構成されたゲートと、縮退インダクタ５１３に結合されたソースと、カスコードトランジスタ５１６のソースに結合されたドレインとを有する利得トランジスタ５１２を備える。縮退インダクタ５１３の反対側は、端子５２６に結合される。端子５２６は、ボール、はんだボール、マイクロボールと呼ばれる回路接続、又はダイ５０５のための他の回路インターフェースであり得る。インダクタンス５２８は、端子５２６を接地に結合するルーティング接続のインダクタンスを指す。第１のＬＮＡ５０４はまた、入力信号ＬＮＡ１＿ｉｎを受けるように構成されたゲートと、縮退インダクタ５１５に結合されたソースと、カスコードトランジスタ５１８のソースに結合されたドレインとを有する利得トランジスタ５１４を備える。縮退インダクタ５１５の反対側は、端子５２６に結合される。カスコードトランジスタ５１６は、そのゲートにおいてＬＮＡ１＿ＣＡ＿１＿ＥＮイネーブル信号を受けるように構成される。カスコードトランジスタ５１８は、そのゲートにおいてＬＮＡ１＿ＣＡ＿２＿ＥＮイネーブル信号を受けるように構成される。代替の例示的な実施形態では、単一のソース縮退インダクタが、利得トランジスタ５１２及び５１４の両方に実装され得る。
【００３９】
[0051]第２のＬＮＡ５０６は、第２の入力信号ＬＮＡ２＿ｉｎを受けるように構成されたゲートと、縮退インダクタ５２３に結合されたソースと、カスコードトランジスタ５２６のソースに結合されたドレインとを有する利得トランジスタ５２２を備える。縮退インダクタ５２３の反対側は、端子５２７に結合される。端子５２７は、ボール、はんだボール、マイクロボールと呼ばれる回路接続、又はダイ５０５のための他の回路インターフェースであり得る。インダクタンス５２９は、端子５２７を接地に結合するルーティング接続のインダクタンスを指す。第２のＬＮＡ５０６はまた、第２の入力信号ＬＮＡ２＿ｉｎを受けるように構成されたゲートと、縮退インダクタ５２５に結合されたソースと、カスコードトランジスタ５２８のソースにドレインとを有する利得トランジスタ５２４を備える。縮退インダクタ５２５の反対側は、端子５２７に結合される。カスコードトランジスタ５２６は、そのゲートにおいてＬＮＡ２＿ＣＡ＿１＿ＥＮイネーブル信号を受けるように構成される。カスコードトランジスタ５２８は、そのゲートにおいてＬＮＡ２＿ＣＡ＿２＿ＥＮイネーブル信号を受けるように構成される。代替の例示的な実施形態では、単一のソース縮退インダクタが、利得トランジスタ５２２及び５２４の両方に実装され得る。
【００４０】
[0052]カスコードトランジスタ５１６のドレイン及びカスケードトランジスタ５２６のドレインは各々、変圧器５４０の第１の側に結合される。カスコードトランジスタ５２６のドレイン及びカスコードトランジスタ５２８のドレインは各々、変圧器５４４の第１の側に結合される。変圧器５４０の一次側は、インダクタンス５４２を介してシステム電圧ＶＣＣに結合される。変圧器５４４の一次側は、インダクタンス５４６を介してシステム電圧ＶＣＣに結合される。
【００４１】
[0053]整合ネットワーク５３１は、例えば、５０オームのような入力インピーダンスを確立する抵抗５３３及び入力ポート５３２に結合される。整合ネットワーク５３１の出力は、インダクタンス５３４及び５３５に供給され、それぞれ第１の入力信号ＬＮＡ１＿ｉｎ及び第２の入力信号ＬＮＡ２＿ｉｎとして端子５３６及び５３７に現れる。
【００４２】
[0054]カスコードトランジスタ５１６は、そのゲートにおいてイネーブル信号ＬＮＡ１＿ＣＡ１＿ＥＮによって制御され、カスコードトランジスタ５１８は、そのゲートにおいてイネーブル信号ＬＮＡ１＿ＣＡ２＿ＥＮによって制御され、カスコードトランジスタ５２６は、そのゲートにおいてイネーブル信号ＬＮＡ２＿ＣＡ１＿ＥＮによって制御され、カスコードトランジスタ５２８は、そのゲートにおいてイネーブル信号ＬＮＡ２＿ＣＡ２＿ＥＮによって制御される。
【００４３】
[0055]キャパシタンス５５５の第１の側は、スイッチ５５２を介して変圧器５４０の一次側とインダクタンス５４２との間のノードに結合され。キャパシタンス５５５の他方の側は、接続５２６を介して接地に結合される。スイッチ５５２は、キャパシタンス５５５を接地に接続し、それによって、変圧器５４０を介したスプリアス信号結合を効率的に排除するように制御され得る。
【００４４】
[0056]キャパシタンス５６５の第１の側は、スイッチ５６２を介して変圧器５４４の一次側とインダクタンス５４６との間のノードに結合される。キャパシタンス５６５の他方の側は、接続５２７を介して接地に結合される。スイッチ５６２は、キャパシタンス５６５を接地に接続し、それによって、変圧器５４４を介したスプリアス信号結合を効率的に除去するように制御され得る。
【００４５】
[0057]例示的な実施形態では、キャリアアグリゲーションモードに基づいて、ＬＮＡ１＿ＣＡ１＿ＥＮ、ＬＮＡ１＿ＣＡ２＿ＥＮ、ＬＮＡ２＿ＣＡ１＿ＥＮ、及びＬＮＡ２＿ＣＡ２＿ＥＮ信号を使用して選択的カスコードトランジスタをイネーブルにすることと協力して、ＳＷ＿ＥＮ信号を使用してスイッチ５５２及び５６２を制御することは、増幅経路がアクティブ信号を搬送してないときそれぞれの変圧器から増幅経路を減結合することで、変圧器５４０及び５４４を介したスプリアス信号伝播を低減するのを助ける。図５には２つのＬＮＡ５０４及び５０６が例示されているが、任意の整数の数のＬＮＡが実装され得る。カスコード制御信号は、各ＬＮＡに対して一意的である。この例示的な実施形態では、カスコード制御信号は、ＬＮＡ１＿ＣＡ１＿ＥＮ及びＬＮＡ１＿ＣＡ２＿ＥＮ，．．．ＬＮＡｎ＿ＣＡ１＿ＥＮ及びＬＮＡｎ＿ＣＡ２＿ＥＮであり、ここで、この例では、ｎ＝２である。例えば、ＬＮＡ１＿ＣＡ１＿ＥＮがＯＮのとき、ＬＮＡｘ＿ＣＡ１＿ＥＮは全てＯＦＦであり（ｘ＝２，３，．．．ｎ）、ＬＮＡ２＿ＣＡ２＿ＥＮがＯＮのとき、ＬＮＡｘ＿ＣＡ２＿ＥＮは全てＯＦＦである（ｘ＝１，３，．．．ｎ）。この例では、利得トランジスタ５１２及びカスコードトランジスタ５１６を備える増幅経路は、変圧器５４０に結合され、利得トランジスタ５２４及びカスコードトランジスタ５２８を備える増幅経路は、変圧器５４４に結合される。したがって、カスコードトランジスタ５１８及びカスコードトランジスタ５２６は、それらがＯＦＦであることを示すために、仮想線で例示されている。
【００４６】
[0058]同時のＣＡ動作によってもたらされるスプリアス信号は、ＬＤＯ電源／接地ルーティング結合、ＬＮＡ ＣＡ１出力及びＣＡ２出力のための経路間の結合、カスコードトランジスタ間の結合のうちの何れか又は全てによって、及び、変圧器５４０と変圧器５４４との間の磁気結合結果として引き起こされ得る。スイッチ５５２をアクティブにしてキャパシタ５５５を接地に結合することは、任意の出力又は電源経路から変圧器５４０を取り除き、変圧器５４０を介して磁気結合が発生するのを防ぐ。同様に、スイッチ５６２をアクティブにしてキャパシタ５６５を接地に結合することは、任意の出力又は電源経路から変圧器５４４を取り除き、変圧器５４４を介して磁気結合が発生するのを防ぐ。
【００４７】
[0059]図６は、スプリアス信号低減アーキテクチャを有する増幅器回路の例示的な実施形態を例示する概略図６００である。複数の増幅器回路６１０ａ〜６１０ｎは全て、ＣＡ１ ＬＤＯ６３２及びＣＡ２ ＬＤＯ６３４を備える共有電力分散ネットワークに結合される。この例では、任意の数の増幅器回路６１０が実装され得る。増幅器回路６１０ａ〜６１０ｎは、電力増幅器、低ノイズ増幅器、ドライバ増幅器、又は任意の他の増幅器を備え得る。例示的な実施形態では、増幅器６１０ａ〜６１０ｎは、各々、図５に示されるＬＮＡ５０２のインスタンス又はその代替的な実施形態を備え得る。
【００４８】
[0060]各増幅器６１０は、無線周波数入力（ＲＦ＿ｉｎ）信号を受けるように構成され、出力ＣＡ１＿ｏｕｔ及びＣＡ２＿ｏｕｔを供給するように構成される。増幅器６１０の各々は、ＣＡ１ ＬＤＯ６３２のための電力ネットワーク６３６及びＣＡ２ ＬＤＯ６３４のための電力ネットワーク６３８７を備える共有電力分散ネットワークを通してＣＡ１ ＬＤＯ６３２及びＣＡ２ ＬＤＯ６３４の両方に結合される。
【００４９】
[0061]バイパスキャパシタは、各電力増幅器回路６１０に関連付けられ、ここでは、それは、各電力ネットワーク６３６及び６３８に結合する。各バイパスキャパシタは、スイッチによって制御される。バイパスキャパシタ６４２は、増幅器回路６１０ａを電力ネットワーク６３６に結合するノードにおいて結合され、バイパスキャパシタ６４６は、増幅器回路６１０ａを電力ネットワーク６３８に結合するノードにおいて結合される。同様に、バイパスキャパシタ６５２は、増幅器回路６１０ｂを電力ネットワーク６３６に結合するノードにおいて結合され、バイパスキャパシタ６５６は、増幅器回路６１０ｂを電力ネットワーク６３８に結合するノードにおいて結合され、バイパスキャパシタ６６２は、増幅器回路６１０ｎを電力ネットワーク６３６に結合するノードにおいて結合され、バイパスキャパシタ６６６は、増幅器回路６１０ｎを電力ネットワーク６３８に結合するノードにおいて結合される。
【００５０】
[0062]組み合わせ論理回路６５０は、スイッチ６４４、６５４、６６４、６４７、６５７、及び６６７を制御する制御信号ＳＷ＿ＥＮを作り出し、増幅器回路６１０ａ、６１０ｎ、及び６１０ｎを制御する制御信号ＣＡ１＿ＥＮ及びＣＡ２＿ＥＮを作り出す。例示的な実施形態では、各増幅器６１０ａ〜６１０ｎに供給される増幅器固有の制御信号ＡＭＰｎ＿ＣＡ１＿ＥＮ及びＡＭＰｎ＿ＣＡ２＿ＥＮと、ここで、「ｎ」は増幅器６１０を指す、各スイッチ６４４、６５４、６６４、６４７、６５７、及び６６７に供給されるスイッチ固有の制御信号ＡＭＰｎ＿ＣＡ１＿ＳＷ＿ＥＮ及びＡＭＰｎ＿ＣＡ２＿ＳＷ＿ＥＮとが存在するだろう。このように、例示的な実施形態では、バイパスキャパシタ６４２、６５２、６６２、６４６、６５６、及び６６６の動作は、選択されたキャリアアグリゲーションモード及びアクティブな信号経路に基づいて、増幅器回路６１０ａ、６１０ｂ、及び６１０ｎの動作と同期される。
[0063]この例示的な実施形態では、両方の増幅器イネーブル信号（ＡＭＰｎ＿ＣＡ１＿ＥＮ、ＡＭＰｎ＿ＣＡ２＿ＥＮ）及び対応するバイパスキャパシタ制御信号（ＡＭＰｎ＿ＣＡｎ＿ＳＷ＿ＥＮ）は、組み合わせ論理回路６５０において互いにリンクされる。各増幅器６１０は、ＡＭＰｎ＿ＣＡ１＿ＥＮ及びＡＭＰｎ＿ＣＡ２＿ＥＮ制御信号を受け、これらの増幅器制御信号と協力してそれぞれのバイパススイッチを制御するための制御信号ＡＭＰｎ＿ＣＡ１＿ＳＷ＿ＥＮ及びＡＭＰｎ＿ＣＡ２＿ＳＷ＿ＥＮが供給される。例えば、増幅器６１０ａは、制御信号ＡＭＰ１＿ＣＡ１＿ＥＮ及びＡＭＰ１＿ＣＡ２＿ＥＮを受けるように構成された第１の低ノイズ増幅器であり得る。増幅器６１０ａについてのこの例では、そのバイパスキャパシタスイッチ６４４及び６４７は、個々のイネール信号によって制御される。この例の場合、増幅器６１０ａは、それぞれＣＡ１ ＬＤＯ電源６３２及びＣＡ２ ＬＤＯ電源６３４に接続された２つの切替え型バイパスキャパシタ６４２及び６４６を有する。この例では、増幅器制御信号ＡＭＰ１＿ＣＡ１＿ＥＮは、ＣＡ１ ＬＤＯ電源６３２に接続されたバイパスキャパシタスイッチ６４４を制御するために、制御信号ＡＭＰ１＿ＣＡ１＿ＳＷ＿ＥＮにリンクされる。同様に、制御信号ＡＭＰ１＿ＣＡ２＿ＥＮもまた、ＣＡ２ ＬＤＯ電源６３４に接続されたバイパスキャパシタスイッチ６４７を制御する制御信号ＡＭＰ１＿ＣＡ２＿ＳＷ＿ＥＮに関する。増幅器６１０ｎ〜６１０ｎに関連付けられたスイッチ６５４、６５７、６６４、及び６６７の各々は、組み合わせ論理回路６５０によって供給される同様の個々の制御信号を有する。例示的な実施形態では、制御信号は、例えば、データプロセッサ３１０（図３）又は別の制御回路から組み合わせ論理回路に供給され得るキャリアアグリゲーション（ＣＡ）モード信号によって決定される。
【００５１】
[0064]図７は、図６のアーキテクチャの例示的な動作モードである。例示的な実施形態では、組み合わせ論理回路６５０は、動作モード入力信号を受ける。動作モード入力信号は、どの増幅器がどのキャリアを処理するかを含む、キャリアアグリゲーションモードに関する情報を備える。図７に示される例示的な実施形態では、動作モードに応答して、組み合わせ論理回路６５０は、スイッチ６４４及び６６７を閉じさせ、それによって、バイパスキャパシタ６４２及び６６６を接地に結合する。スイッチ６４４及び６６７を閉じるのと同時に、増幅器６１０ｎは、出力ＣＡ２＿ｏｕｔを供給するためにイネーブルにされ、増幅器６１０ａは、出力ＣＡ１＿ｏｕｔを供給すするためにイネーブルにされる。点線６５３は、この例では、所望の信号６５５を処理している増幅器６１０ｎの動作に干渉し得るスプリアス信号結合経路を示す。この例では、所望の信号６５５は、増幅器６１０ｎによって増幅され、出力信号ＣＡ２＿ｏｕｔとして供給される。このモードでは、スイッチ６５４を閉じてバイパスキャパシタ６５２を接地に結合することは（増幅器６１０ｂがイネーブルにされない場合であっても）、電力ネットワーク６３８に関連付けられたアクティブ信号経路における信号６５３から信号６５５への結合を縮小し得、それによって、スプリアス信号が、所望の信号６５５が供給される増幅器６１０ｎの所望の信号出力ＣＡ２＿ｏｕｔを劣化させることを防ぐ。図７に示される例の場合、スイッチ６５４は典型的に、一般に２つの増幅器だけが一度にオンにされ得るため、及び、増幅器６１０ｂがアクティブ増幅経路の一部ではないため、デフォルトでオフにされる。この例示的な実施形態では、増幅器６１０ａは、ＣＡ１出力を供給するためにイネーブルにされ、増幅器６１０ｎは、ＣＡ２出力を供給するためにイネーブルにされる。ＣＡ１ ＬＤＯ電源６３２及び電力ネットワーク６３６に関連付けられたバイパスキャパシタ６４２は接地されており、ＣＡ２ ＬＤＯ電源６３４及び電力ネットワーク６３８に関連付けられたバイパスキャパシタ６６６は接地されている。他の全ての増幅器及び切替え型バイパスキャパシタは、デフォルトでオフにされる。しかしながら、点線６５３によって示されるスプリアス信号結合を低減するために、スイッチ６５４は、増幅器６１０ｂがイネーブルにされていない場合であっても、オンにされるようにオーバーライドされ得る。
【００５２】
[0065]図８Ａ及び図８Ｂは、図６の組み合わせ論理回路６５０の例示的な実施形態を示すブロック図である。この例示的な実施形態では、組み合わせ論理回路６５０は、１５個の増幅器及び関連するバイパスキャパシタを制御するように構成され、増幅器が低ノイズ増幅器（ＬＮＡ）であるという文脈において説明されるだろう。他の例示的な実施形態では、より多くの数の又はより少ない数の増幅器及び関連するバイパスキャパシタが実装され得る。
【００５３】
[0066]組み合わせ論理回路６５０は、バッファ８１２及び８２２を備える。バッファ８１２は、４ビットの入力信号ＡＭＰ＿ＣＡ１＿ＥＮ＜３：０＞を受けるように構成され、バッファ８２２は、４ビットの入力信号ＡＭＰ＿ＣＡ２＿ＥＮ＜３：０＞を受けるように構成される。入力信号ＡＭＰ＿ＣＡ１＿ＥＮ＜３：０＞及び入力信号ＡＭＰ＿ＣＡ２＿ＥＮ＜３：０＞は両方とも、４ビットのバスを備え得る。「ＥＮ」及び「ＥＮＢ」という用語は相補的であり、そのため、「ＥＮ」という用語を有する信号が論理ハイであるとき、「ＥＮＢ」という用語を有する相補信号は、論理ローである。
【００５４】
[0067]組み合わせ論理回路６５０はまた、論理ゲート８１４−１〜８１４−１５、論理ゲート８２４−１〜８２４−１５、論理ゲート８３４−１〜８３４−１５、及び論理ゲート８４４−１〜８４４−１５を備える。１５個の増幅器及び関連するバイパスキャパシタが制御されるこの例示的な実施形態では、各増幅器について論理ゲート８１４の１つのインスタンスと論理ゲート８２４の１つのインスタンスが存在し、各スイッチ及びバイパスキャパシタについて論理ゲート８３４の１つのインスタンスと論理ゲート８４４の１つのインスタンスが存在する。この例示的な実施形態では、各論理ゲート８１４及び各論理ゲート８２４は、４つの入力ＡＮＤゲートとして構成され、各論理ゲート８３４及び各論理ゲート８４４は、２つの入力ＯＲゲートとして構成される。
【００５５】
[0068]例示的な実施形態では、論理ゲート８１４−１は、入力として、信号ＡＭＰ＿ＣＡ１＿ＥＮ＜０＞、ＡＭＰ＿ＣＡ１＿ＥＮＢ＜１＞、ＡＭＰ＿ＣＡ１＿ＥＮＢ＜２＞、及びＡＭＰ＿ＣＡ１＿ＥＮＢ＜３＞を受け、制御信号ＡＭＰ１＿ＣＡ１＿ＥＮを生成する。同様に、論理ゲート８１４−２は、入力として、信号ＡＭＰ＿ＣＡ１＿ＥＮＢ＜０＞、ＡＭＰ＿ＣＡ１＿ＥＮ＜１＞、ＡＭＰ＿ＣＡ１＿ＥＮＢ＜２＞、及びＡＭＰ＿ＣＡ１＿ＥＮＢ＜３＞を受け、制御信号ＡＭＰ２＿ＣＡ１＿ＥＮを生成し、論理ゲート８１４−１５は、入力として、信号ＡＭＰ＿ＣＡ１＿ＥＮＢ＜０＞、ＡＭＰ＿ＣＡ１＿ＥＮＢ＜１＞、ＡＭＰ＿ＣＡ１＿ＢＥＮ＜２＞、及びＡＭＰ＿ＣＡ１＿ＥＮ＜３＞を受け、制御信号ＡＭＰ１５＿ＣＡ１＿ＥＮを生成する。
【００５６】
[0069]例示的な実施形態では、論理ゲート８２４−１は、入力として、信号ＡＭＰ＿ＣＡ２＿ＥＮ＜０＞、ＡＭＰ＿ＣＡ２＿ＥＮＢ＜１＞、ＡＭＰ＿ＣＡ２＿ＥＮＢ＜２＞、及びＡＭＰ＿ＣＡ２＿ＥＮＢ＜３＞を受け、制御信号ＡＭＰ１＿ＣＡ２＿ＥＮを生成する。同様に、論理ゲート８２４−２は、入力として、信号ＡＭＰ＿ＣＡ２＿ＥＮＢ＜０＞、ＡＭＰ＿ＣＡ２＿ＥＮ＜１＞、ＡＭＰ＿ＣＡ２＿ＥＮＢ＜２＞、及びＡＭＰ＿ＣＡ２＿ＥＮＢ＜３＞を受け、制御信号ＡＭＰ２＿ＣＡ２＿ＥＮを生成し、論理ゲート８２４−１５は、入力として、信号ＡＭＰ＿ＣＡ２＿ＥＮＢ＜０＞、ＡＭＰ＿ＣＡ２＿ＥＮＢ＜１＞、ＡＭＰ＿ＣＡ２＿ＥＮＢ＜２＞、及びＡＭＰ＿ＣＡ２＿ＥＮ＜３＞を受け、制御信号ＡＭＰ１５＿ＣＡ２＿ＥＮを生成する。
【００５７】
[0070]例示的な実施形態では、論理ゲート８３４−１は、入力として、信号ＡＭＰ１＿ＣＡ１＿ＥＮ及びＡＭＰ１＿ＣＡ１＿ＳＷ＿ＯＶＥＲＲＩＤＥを受け、制御信号ＡＭＰ１＿ＣＡ１＿ＳＷ＿ＥＮを生成する。同様に、論理ゲート８３４−２は、入力として、信号ＡＭＰ２＿ＣＡ１＿ＥＮ及びＡＭＰ２＿ＣＡ１＿ＳＷ＿ＯＶＥＲＲＩＤＥを受け、制御信号ＡＭＰ２＿ＣＡ１＿ＳＷ＿ＥＮを生成し、論理ゲート８３４−１５は、入力として、信号ＡＭＰ１５＿ＣＡ１＿ＥＮ及びＡＭＰ１５＿ＣＡ１＿ＳＷ＿ＯＶＥＲＲＩＤＥを受け、制御信号ＡＭＰ１５＿ＣＡ１＿ＳＷ＿ＥＮを生成する。論理ゲート８３４に供給される入力ＡＭＰｎ＿ＣＡ１＿ＥＮ又はＡＭＰｎ＿ＣＡ１＿ＳＷ＿ＯＶＥＲＲＩＤＥの何れかが論理ハイである場合、この出力は論理ハイとなるだろう。
【００５８】
[0071]例示的な実施形態では、論理ゲート８４４−１は、入力として、信号ＡＭＰ１＿ＣＡ２＿ＥＮ及びＡＭＰ１＿ＣＡ２＿ＳＷ＿ＯＶＥＲＲＩＤＥを受け、制御信号ＡＭＰ１＿ＣＡ２＿ＳＷ＿ＥＮを生成する。同様に、論理ゲート８４４−２は、入力として、信号ＡＭＰ２＿ＣＡ２＿ＥＮ及びＡＭＰ２＿ＣＡ２＿ＳＷ＿ＯＶＥＲＲＩＤＥを受け、制御信号ＡＭＰ２＿ＣＡ２＿ＳＷ＿ＥＮを生成し、論理ゲート８４４−１５は、入力として、信号ＡＭＰ１５＿ＣＡ２＿ＥＮ及びＡＭＰ１５＿ＣＡ２＿ＳＷ＿ＯＶＥＲＲＩＤＥを受け、制御信号ＡＭＰ１５＿ＣＡ２＿ＳＷ＿ＥＮを生成する。論理ゲート８４４に供給される入力ＡＭＰｎ＿ＣＡ２＿ＥＮ又はＡＭＰｎ＿ＣＡ２＿ＳＷ＿ＯＶＥＲＲＩＤＥの何れかが論理ハイである場合、この出力は論理ハイとなるだろう。
【００５９】
[0072]例示的な実施形態では、ＡＭＰｎ＿ＣＡｎ＿ＳＷ＿ＯＶＥＲＲＩＤＥ制御信号入力は、増幅器制御信号ＡＭＰｎ＿ＣＡｎ＿ＥＮがスイッチ制御信号として機能するように、デフォルトで論理ゼロに設定される。しかしながら、イネーブルにされていない増幅器に関連付けられたバイパスキャパシタンスを結合することが望まれる場合、適切なＡＭＰｎ＿ＣＡｎ＿ＳＷ＿ＯＶＥＲＲＩＤＥ制御信号は、関連する増幅経路がアクティブであるかどうかに関わらず、関連するバイパスキャパシタンスを接地に結合させ得る。
【００６０】
[0073]例示的な実施形態では、入力信号ＡＭＰ＿ＣＡ１＿ＥＮ＜３：０＞＝０００１であり、ＡＭＰ＿ＣＡ２＿ＥＮ＜３：０＞＝０１００である場合、ＡＭＰ１＿ＣＡ１＿ＥＮ及びＡＭＰ４＿ＣＡ２＿ＥＮはＯＮであり、出力は、ＡＭＰ１（ＣＡ１ Ｏｕｔｐｕｔ）及びＡＭＰ４（ＣＡ２ Ｏｕｔｐｕｔ）をイネーブルにし、対応するバイパスキャパシタ（ＬＤＯ ＣＡ１電源上のＡＭＰ１バイパスキャパシタンス及びＬＤＯ ＣＡ２電源上のＡＭＰ４バイパスキャパシタンスがオンにされる。
【００６１】
[0074]例示的な実施形態では、オーバーライド入力ＡＭＰ１＿ＣＡ１＿ＳＷ＿ＯＶＥＲＲＩＤＥ〜ＡＭＰ１５＿ＣＡ１＿ＳＷ＿ＯＶＥＲＲＩＤＥ及びＡＭＰ１＿ＣＡ２＿ＳＷ＿ＯＶＥＲＲＩＤＥ〜ＡＭＰ１５＿ＣＡ２＿ＳＷ＿ＯＶＥＲＲＩＤＥは、任意のバイパスキャパシタが、関連する増幅器がイネーブルにされるかどうかから独立して接地されることを可能にする。
【００６２】
[0075]図９は、スプリアス信号低減のための方法の例示的な実施形態を示すフローチャートである。
【００６３】
[0076]ブロック９０２では、バイパスキャパシタ及び増幅器は、選択された動作モード及び選択されたアクティブ信号経路に基づいて選択的にイネーブルにされる。
【００６４】
[0077]ブロック９０４では、信号が、アクティブ信号経路において増幅される。
【００６５】
[0078]ブロック９０８では、スプリアス信号は、アクティブ信号経路において増幅信号に影響を及ぼすことができない。
【００６６】
[0079]本明細書で説明されたスプリアス信号低減アーキテクチャは、１つ又は複数のＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント基板（ＰＣＢ）、電子デバイス、等に実装され得る。スプリアス信号低減アーキテクチャはまた、相補型金属酸化膜半導体（ＣＭＯＳ）、Ｎ型ＭＯＳ（ＮＭＯＳ）、Ｐ型ＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコンオンインシュレータ（ＳＯＩ）、等の様々なＩＣプロセス技術を用いて製造され得る。
【００６７】
[0080]本明細書で説明されたスプリアス信号低減アーキテクチャを実装する装置は、スタンドアロンデバイスであり得るか、又はより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データ及び／又は命令を記憶するためのメモリＩＣを含み得る１つ又は複数のセットのＩＣ、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）又はＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）モバイル局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラ電話、ワイヤレスデバイス、ハンドセット、又はモバイルユニット、（ｖｉｉ）その他、であり得る。
【００６８】
[0081]１つ又は複数の例示的な設計では、説明された機能は、ハードウェアに、ソフトウェアに、ファームウェアに、又はそれらの任意の組み合わせに実装され得る。ソフトウェアに実装される場合、これら機能は、コンピュータ可読媒体において、１つ又は複数の命令又はコードとして、記憶又は送信され得る。コンピュータ可読媒体は、ある箇所から別の箇所へのコンピュータプログラの移送を容易にする任意の媒体を含むコンピュータ通信媒体及びコンピュータ記憶媒体の両方を含む。記憶媒体は、コンピュータによりアクセスされることができる任意の利用可能な媒体であり得る。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭ又は他の光ディスク記憶装置、磁気ディスク記憶装置又は他の磁気記憶デバイス、或いはデータ構造又は命令の形式で所望のプログラムコードを記憶又は搬送するために使用されることができ、かつコンピュータによってアクセスされることができる任意の他の媒体を備え得る。また、任意の接続は厳密にはコンピュータ可読媒体と称され得る。例えば、ソフトウェアが、ウェブサイト、サーバ、又は他のリモートソースから、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、又は赤外線、電波、及びマイクロ波のようなワイヤレス技術を使用して送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、又は赤外線、電波、及びマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。本明細書で使用される場合、ディスク（disk）及びディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイディスクを含み、ディスク（disk）は、通常磁気的にデータを再生し、ディスク（disc）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００６９】
[0082]本説明で使用される場合、「構成要素」、「データベース」、「モジュール」、「システム」、等の用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組み合わせ、ソフトウェア、又は実行中のソフトウェアの何れかであるコンピュータ関連エンティティを指すことが意図されている。例えば、構成要素は、プロセッサ上で実行中のプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、及び／又はコンピュータであり得るが、それらに限定されない。例示として、コンピューティングデバイス上で実行中のアプリケーションと、そのコンピューティングデバイスとは両方とも構成要素であり得る。１つ又は複数の構成要素は、プロセス及び／又は実行スレッド内に存在し得、１つの構成要素は、１つのコンピュータ上に局所化される、及び／又は、２つ以上のコンピュータ間で分散され得る。加えて、これらの構成要素は、様々なデータ構造を記憶している様々なコンピュータ可読媒体により実行し得る。これら構成要素は、例えば、１つ又は複数のデータパケット（例えば、ローカルシステム及び／又は分散システムでは別の構成要素と相互動作する１つの構成要素から、及び／又は、他のシステムでは、信号によってインターネットのようなネットワークを経由したデータ）を有する信号に従って、ローカルプロセス及び／又はリモートプロセスによって通信し得る。
【００７０】
[0083]選択された態様は、詳細に例示及び説明されているが、様々な代用例及び代替例が、以下の特許請求の範囲によって定義されるような本発明の精神及び範囲から逸脱することなく、その中で構成され（make）得ることは理解されるであろう。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
デバイスであって、
複数の増幅経路を備える増幅器回路と、
関連する共有電力分散ネットワークに結合された少なくとも１つの切替え可能なバイパスキャパシタンスと
を備え、前記少なくとも１つの切替え可能なバイパスキャパシタンス及び前記複数の増幅経路のうちの少なくとも１つは、制御信号に応答して、選択された動作モードに基づき、前記少なくとも１つの切替え可能なバイパスキャパシタンスを選択的に接地し、前記増幅経路のうちの前記少なくとも１つを選択的にイネーブルにするように構成される、
デバイス。
［Ｃ２］
前記増幅器回路は、第１の増幅経路及び第２の増幅経路を有する低ノイズ増幅器を備える、Ｃ１に記載のデバイス。
［Ｃ３］
前記制御信号は、前記複数の増幅経路のうちのディセーブルにされた選択された１つに対応する切替え可能なバイパスキャパシタンスを選択的に接地するように設定されたオーバーライド信号を備える、Ｃ１に記載のデバイス。
［Ｃ４］
前記複数の増幅経路のうちのディセーブルにされた選択された１つに対応する切替え可能なバイパスキャパシタンスを選択的に接地することは、前記ディセーブルにされた増幅経路を介したスプリアス信号低減を防ぐ、Ｃ３に記載のデバイス。
［Ｃ５］
各増幅経路に関連付けられた複数の増幅器のうちの選択された１つ、及び、前記複数の増幅器のうちの前記選択された１つに関連付けられた少なくとも１つの切替え可能なバイパスキャパシタンスを制御するための前記制御信号を生成するように構成された組み合わせ論理回路を更に備える、Ｃ１に記載のデバイス。
［Ｃ６］
前記複数の増幅経路の各々は、増幅器及び少なくとも１つ切替え可能なバイパスキャパシタンスを備え、前記制御信号は、選択的にディセーブルにされた増幅器に関連付けられた前記少なくとも１つの切替え可能なバイパスキャパシタンスを接地するように設定されたオーバーライド信号を備える、Ｃ１に記載のデバイス。
［Ｃ７］
選択的にディセーブルにされた増幅器に関連付けられた前記少なくとも１つ切替え可能なバイパスキャパシタンスが接地されていることは、前記選択的にディセーブルにされた増幅器を介したスプリアス信号低減を防ぐ、Ｃ６に記載のデバイス。
［Ｃ８］
前記複数の増幅経路の各々は、増幅器及び少なくとも１つ切替え可能なバイパスキャパシタンスを備え、前記制御信号は、選択的にディセーブルにされた増幅経路又は選択的にイネーブルにされた増幅経路に関連付けられた前記少なくとも１つの切替え可能なバイパスキャパシタンスを接地するように構成される、Ｃ１に記載のデバイス。
［Ｃ９］
方法であって、
選択された動作モードに基づいて、共有電力分散ネットワークに関連付けられた少なくとも１つ切替え可能なバイパスキャパシタンスを選択的に接地することと、
前記選択された動作モードに基づいて、出力信号を生成するために、前記共有電力分散ネットワークに関連付けられた増幅経路を選択的にイネーブルにすることと
を備える方法。
［Ｃ１０］
前記選択された動作モードに基づいて前記切替え可能なバイパスキャパシタンスを選択的に接地することは、スプリアス信号が、前記選択的にイネーブルにされた増幅経路において所望の信号に干渉することを防ぐ、Ｃ９に記載の方法。
［Ｃ１１］
対応するバイパスキャパシタが選択的に接地されたとき、複数の増幅経路のうちの選択された１つをディセーブルにすることを更に備える、Ｃ９に記載の方法。
［Ｃ１２］
前記対応するバイパスキャパシタが選択的に接地されるときに複数の増幅経路のうちの選択された１つをディセーブルにすることは、前記ディセーブルにされた増幅経路を介したスプリアス信号低減を防ぐ、Ｃ１１に記載の方法。
［Ｃ１３］
各増幅経路に関連付けられた複数の増幅器のうちの選択された１つ、及び、前記複数の増幅器のうちの前記選択された１つに関連付けられた少なくとも１つの切替え可能なバイパスキャパシタンスを、単一の制御信号を使用して制御することを更に備える、Ｃ９に記載の方法。
［Ｃ１４］
選択的にディセーブルにされた増幅経路又は選択的にイネーブルにされた増幅経路に関連付けられた前記少なくとも１つの切替え可能なバイパスキャパシタンスを選択的に接地することを更に備える、Ｃ９に記載の方法。
［Ｃ１５］
デバイスであって
選択された動作モードに基づいて、共有電力分散ネットワークに関連付けられた少なくとも１つ切替え可能なバイパスキャパシタンスを選択的に接地するための手段と、
前記選択された動作モードに基づいて、出力信号を生成するために、前記共有電力分散ネットワークに関連付けられた増幅経路を選択的にイネーブルにするための手段と
を備えるデバイス。
［Ｃ１６］
スプリアス信号が、前記選択的にイネーブルにされた増幅経路において所望の信号に干渉することを防ぐための手段を更に備える、Ｃ１５に記載のデバイス。
［Ｃ１７］
対応するバイパスキャパシタンスが選択的に接地されたとき、前記複数の増幅経路のうちの選択された１つをディセーブルにするための手段を更に備える、Ｃ１５に記載のデバイス。
［Ｃ１８］
前記ディスエーブルにされた増幅経路を介したスプリアス信号低減を防ぐための手段を更に備える、Ｃ１７に記載のデバイス。
［Ｃ１９］
各増幅経路に関連付けられた複数の増幅器のうちの選択された１つ、及び、前記複数の増幅器のうちの前記選択された１つに関連付けられた少なくとも１つの切替え可能なバイパスキャパシタンスを、単一の制御信号を使用して制御するための手段を更に備える、Ｃ１５に記載のデバイス。
［Ｃ２０］
選択的にディセーブルにされた増幅経路又は選択的にイネーブルにされた増幅経路に関連付けられた前記少なくとも１つの切替え可能なバイパスキャパシタンスを選択的に接地するための手段を更に備える、Ｃ１５に記載のデバイス。
【図１】
0006266806.tif 000002
【図２Ａ】
0006266806.tif 000003
【図２Ｂ】
0006266806.tif 000004
【図２Ｃ】
0006266806.tif 000005
【図２Ｄ】
0006266806.tif 000006
【図３】
0006266806.tif 000007
【図４】
0006266806.tif 000008
【図５】
0006266806.tif 000009
【図６】
0006266806.tif 000010
【図７】
0006266806.tif 000011
【図８Ａ】
0006266806.tif 000012
【図８Ｂ】
0006266806.tif 000013
【図９】
0006266806.tif 000014