(57)【特許請求の範囲】
【請求項１】
第１導電型または第２導電型の半導体基板と、
前記半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、
前記第１導電型非晶質半導体膜上の第１電極と、
前記第２導電型非晶質半導体膜上の第２電極と、を備え、
前記第１導電型非晶質半導体膜の端部と前記第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、
隣り合う前記第１電極と前記第２電極との間のギャップ領域の幅が、前記重なり領域の幅よりも広く、
前記ギャップ領域の幅が１２０μｍ以下である、光電変換素子。
【請求項２】
第１導電型または第２導電型の半導体基板と、
前記半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、
前記第１導電型非晶質半導体膜上の第１電極と、
前記第２導電型非晶質半導体膜上の第２電極と、を備え、
前記第１導電型非晶質半導体膜の端部と前記第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、
隣り合う前記第１電極と前記第２電極との間のギャップ領域の幅が、前記重なり領域の幅よりも広く、
前記ギャップ領域の面積率が１６％以下である、光電変換素子。
【請求項３】
前記第１電極および前記第２電極は、それぞれ、帯状である、請求項１または請求項２に記載の光電変換素子。
【請求項４】
第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、
前記第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって前記半導体基板の一部を露出させる工程と、
前記半導体基板および前記第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、
前記第１導電型非晶質半導体膜上に第１電極を形成する工程と、
前記第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、
前記第２導電型非晶質半導体膜は、前記第１導電型非晶質半導体膜の端部と前記第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、
前記第１電極および前記第２電極は、隣り合う前記第１電極と前記第２電極との間のギャップ領域の幅が前記重なり領域の幅よりも広くなるとともに、前記ギャップ領域の幅が１２０μｍ以下となるように形成される、光電変換素子の製造方法。
【請求項５】
第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、
前記第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって前記半導体基板の一部を露出させる工程と、
前記半導体基板および前記第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、
前記第１導電型非晶質半導体膜上に第１電極を形成する工程と、
前記第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、
前記第２導電型非晶質半導体膜は、前記第１導電型非晶質半導体膜の端部と前記第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、
前記第１電極および前記第２電極は、隣り合う前記第１電極と前記第２電極との間のギャップ領域の幅が前記重なり領域の幅よりも広くなるとともに、前記ギャップ領域の面積率が１６％以下となるように形成される、光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子および光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
【０００４】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した太陽電池の開発が進められている（たとえば特許文献１および特許文献２参照）。
【０００５】
図１４に、特許文献１および特許文献２に記載の太陽電池の模式的な断面図を示す。図１４に示される特許文献１および特許文献２に記載の太陽電池は、半導体基板１１１と、半導体基板１１１の裏面側に交互に設けられた第１半導体層１１２と第２半導体層１１４とを備えている。ここで、第１半導体層１１２の両端部は、それぞれ、第２半導体層１１４の端部で覆われており、第１半導体層１１２と第２半導体層１１４とが重なっている重なり領域を形成している。そして、第１半導体層１１２の端部が第２半導体層１１４の端部で覆われている領域は、絶縁層１１６で覆われている。
【０００６】
また、第１半導体層１１２上には透明電極層１１８ａが設けられるとともに、第２半導体層１１４上には透明電極層１１８ｂが設けられている。また、透明電極層１１８ａ上には収集電極層１２０ａが設けられており、透明電極層１１８ｂ上には収集電極層１２０ｂが設けられている。透明電極層１１８ａと収集電極層１２０ａとの積層体と、透明電極層１１８ｂと収集電極層１２０ｂとの積層体とは分離溝１３０によって電気的に分離されており、分離溝１３０が電極間のギャップ領域を構成している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５０９４９４９号明細書
【特許文献２】特許第５２３０２２２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１および特許文献２に記載の太陽電池は、絶縁層１１６上に分離溝１３０を形成して作製されているが、太陽電池の製造コストを低減するために、絶縁層１１６を形成することなく太陽電池を作製することが要望されている。また、絶縁層１１６を形成しない場合には、絶縁層１１６を形成する場合と比較して、収集電極層１２０ａと収集電極層１２０ｂとの間のギャップ領域に対する分離溝１３０の位置を厳密に決定することによって、太陽電池の特性を低下させないことも要望されている。
【課題を解決するための手段】
【０００９】
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広く、ギャップ領域の幅が１２０μｍ以下である光電変換素子である。
【００１０】
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極とを備え、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広く、ギャップ領域の面積率が１６％以下である光電変換素子である。
【００１１】
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって半導体基板の一部を露出させる工程と、半導体基板および第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、第２導電型非晶質半導体膜は、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、第１電極および第２電極は、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広くなるとともに、ギャップ領域の幅が１２０μｍ以下となるように形成される光電変換素子の製造方法である。
【００１２】
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって半導体基板の一部を露出させる工程と、半導体基板および第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、第２導電型非晶質半導体膜は、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、第１電極および第２電極は、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広くなるとともに、ギャップ領域の面積率が１６％以下となるように形成される光電変換素子の製造方法である。
【発明の効果】
【００１３】
ここで開示された実施形態によれば、絶縁層を形成することなく特性の優れた光電変換素子を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２】ヘテロ接合型バックコンタクトセルの裏面の模式的な平面図である。
【図３】ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図４】ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図５】ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図６】ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図７】ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図８】ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図９】ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１０】ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１１】ヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。
【図１２】（ａ）は電極ピッチＰを１．５ｍｍに固定したときの短絡電流密度Ｊscの相対値［％］とギャップ領域の幅Ｗｇ［μｍ］との関係を示す図であり、（ｂ）は電極ピッチＰを１．５ｍｍに固定したときのＦＦの相対値［％］とギャップ領域の幅Ｗｇ［μｍ］との関係を示す図である。
【図１３】（ａ）は電極ピッチＰを１．５ｍｍに固定したときの短絡電流密度Ｊscの相対値［％］とギャップ領域の面積率［％］との関係を示す図であり、（ｂ）は電極ピッチＰを１．５ｍｍに固定したときのＦＦの相対値［％］とギャップ領域の面積率［％］との関係を示す図である。
【図１４】特許文献１および特許文献２に記載の太陽電池の模式的な断面図である。
【発明を実施するための形態】
【００１５】
以下、実施形態について説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１６】
［実施形態１］
＜ヘテロ接合型バックコンタクトセルの構成＞
図１に、実施形態１の光電変換素子としてのヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施形態１のヘテロ接合型バックコンタクトセル１０は、ｎ型単結晶シリコン基板である半導体基板１と、半導体基板１の一方側の表面（裏面）に接して設けられた第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４とを備えている。実施形態１においては、第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４は、それぞれ、ｉ型非晶質シリコン膜である。
【００１７】
第１のｉ型非晶質半導体膜２上には、第１のｉ型非晶質半導体膜２に接する第１導電型非晶質半導体膜３が設けられている。また、第２のｉ型非晶質半導体膜４上には、第２のｉ型非晶質半導体膜４に接する第２導電型非晶質半導体膜５が設けられている。実施形態１において、第１導電型非晶質半導体膜３はｐ型非晶質シリコン膜であり、第２導電型非晶質半導体膜５はｎ型非晶質シリコン膜である。
【００１８】
第１導電型非晶質半導体膜３上には、第１導電型非晶質半導体膜３に接する第１電極１１が設けられている。また、第２導電型非晶質半導体膜５上には、第２導電型非晶質半導体膜５に接する第２電極１２が設けられている。
【００１９】
隣り合う第１電極１１と第２電極１２との間のギャップ領域２２の幅は、Ｗｇとなっている。また、第１電極１１と第２電極１２とは、それぞれ、電極間ピッチＰでそれぞれ１本ずつ交互に配置されている。
【００２０】
第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体の両端部は、それぞれ、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体の端部を覆っている。そのため、第１導電型非晶質半導体膜３の端部と、第２導電型非晶質半導体膜５の端部とは、第２のｉ型非晶質半導体膜４を介して重なっている。そして、第１導電型非晶質半導体膜３の端部と第２導電型非晶質半導体膜５の端部とが第２のｉ型非晶質半導体膜４を介して重なっている領域を重なり領域２１とする。重なり領域２１は幅Ｗｏを有している。また、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体は、隣り合う第１電極１１と第２電極１２との間において半導体基板１の裏面側に突出している。
【００２１】
図２に、実施形態１のヘテロ接合型バックコンタクトセル１０の裏面の模式的な平面図を示す。図２に示すように、ヘテロ接合型バックコンタクトセル１０の半導体基板１の裏面には、帯状の第１電極１１と、帯状の第２電極１２とが、間隔を空けて、第１電極１１および第２電極１２のそれぞれの長手方向が同一の方向となるようにして、交互に配置されている。また、第１導電型非晶質半導体膜３と第２導電型非晶質半導体膜５とが第２のｉ型非晶質半導体膜４を介して重なっている重なり領域２１も帯状となっており、重なり領域２１も重なり領域２１の長手方向が第１電極１１および第２電極１２のそれぞれと同一の方向となるように配置されている。
【００２２】
なお、本明細書において、重なり領域２１は、第１導電型非晶質半導体膜３の端部と第２導電型非晶質半導体膜５の端部とが重なっている領域とされる。ここで、第１導電型非晶質半導体膜３の端部と第２導電型非晶質半導体膜５の端部とは直接接していてもよく、第１導電型非晶質半導体膜３の端部と第２導電型非晶質半導体膜５の端部との間には他の層が介在していてもよい。また、重なり領域２１の幅Ｗｏは、重なり領域２１の長手方向と直交する方向の長さとされる。
【００２３】
また、本明細書において、ギャップ領域２２は、隣り合う１対の第１電極１１と第２電極１２とにおいて、第１電極１１の第２電極１２側の側面１１ａと、第２電極１２の第１電極１１側の側面１２ａとの間の領域とされる。また、ギャップ領域２２の幅Ｗｇは、ギャップ領域２２の長手方向と直交する方向の長さとされる。
【００２４】
また、本明細書において、電極ピッチＰは、異なる極性の電極（たとえば第２電極１２）を挟んで配置された１対の電極（たとえば第１電極１１）のそれぞれの幅方向の中心間の最短距離とされる。
【００２５】
＜ヘテロ接合型バックコンタクトセルの製造方法＞
以下、図３〜図１１の模式的断面図を参照して、ヘテロ接合型バックコンタクトセル１０の製造方法の一例について説明する。まず、図３に示すように、半導体基板１の裏面の全面に第１のｉ型非晶質半導体膜２を形成する。第１のｉ型非晶質半導体膜２の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いることができる。
【００２６】
半導体基板１としては、ｎ型単結晶シリコン基板を好適に用いることができるがｎ型単結晶シリコン基板に限定されず、たとえば従来から公知のｎ型半導体基板を適宜用いることができる。
【００２７】
第１のｉ型非晶質半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
【００２８】
なお、本明細書において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。
【００２９】
また、本明細書において「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
【００３０】
次に、図４に示すように、第１のｉ型非晶質半導体膜２上に第１導電型非晶質半導体膜３を形成する。第１導電型非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００３１】
第１導電型非晶質半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型非晶質半導体膜を用いることもできる。
【００３２】
なお、第１導電型非晶質半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。また、本明細書において、「ｐ型」とは、ｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
【００３３】
次に、図５に示すように、第１導電型非晶質半導体膜３上に、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体を厚さ方向にエッチングする箇所に開口部を有するフォトレジスト等のエッチングマスク３１を形成する。
【００３４】
次に、図６に示すように、エッチングマスク３１をマスクとして、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体の一部を厚さ方向にエッチングする。これにより、半導体基板１の裏面の一部を露出させる。その後、図７に示すように、エッチングマスク３１をすべて除去する。
【００３５】
次に、図８に示すように、半導体基板１および第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体を覆うようにして第２のｉ型非晶質半導体膜４を形成する。第２のｉ型非晶質半導体膜４の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００３６】
第２のｉ型非晶質半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型非晶質半導体膜を用いることもできる。
【００３７】
次に、図９に示すように、第２のｉ型非晶質半導体膜４上に第２導電型非晶質半導体膜５を形成する。第２導電型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００３８】
第２導電型非晶質半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型非晶質半導体膜を用いることもできる。
【００３９】
なお、第２導電型非晶質半導体膜５を構成するｎ型非晶質シリコン膜に含まれるｎ型不純物としては、たとえばリンを用いることができる。また、本明細書において、「ｎ型」とは、ｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
【００４０】
次に、図１０に示すように、半導体基板１の裏面上の第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体を残す部分にのみフォトレジスト等のエッチングマスク３２を形成する。
【００４１】
次に、エッチングマスク３２をマスクとして、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体の一部を厚さ方向にウエットエッチングすることによって、図１１に示すように、第１導電型非晶質半導体膜３の一部を露出させる。その後、エッチングマスク３２を完全に除去する。
【００４２】
次に、図１に示すように、第１導電型非晶質半導体膜３に接するように第１電極１１を形成し、第２導電型非晶質半導体膜５に接するように第２電極１２を形成する。なお、第１電極１１および第２電極１２の形成方法は特に限定されないが、たとえば蒸着法などを用いることができる。以上により、実施形態１のヘテロ接合型バックコンタクトセル１０が完成する。
【００４３】
＜特性の評価＞
電極ピッチＰを１．５ｍｍに固定し、ギャップ領域２２の幅Ｗｇをそれぞれ３０μｍ、４０μｍ、６０μｍ、１２０μｍおよび１６０μｍとした実施形態１のヘテロ接合型バックコンタクトセル１０のサンプルを上述のようにして作製した。そして、上述のようにして作製したそれぞれのサンプルに対して、ソーラシミュレータを用いて、疑似太陽光（エアマス１．５）を１ｋＷ／ｃｍ2のエネルギー密度で照射して電流−電圧曲線を作製し、短絡電流密度Ｊscの相対値［％］およびフィルファクター（ＦＦ）の相対値［％］を求めた。その結果を図１２（ａ）および図１２（ｂ）に示す。図１２（ａ）に、短絡電流密度Ｊscの相対値［％］とギャップ領域２２の幅Ｗｇ［μｍ］との関係を示し、図１２（ｂ）に、ＦＦの相対値［％］とギャップ領域２２の幅Ｗｇ［μｍ］との関係を示す。
【００４４】
なお、図１２（ａ）に示す短絡電流密度Ｊscの相対値［％］および図１２（ｂ）に示すＦＦの相対値［％］は、それぞれ、ギャップ領域２２の幅Ｗｇが６０μｍであるときの短絡電流密度Ｊscの最高値およびＦＦの最高値をそれぞれ１００［％］としたときの相対値［％］で表されている。なお、図１２（ａ）および図１２（ｂ）の右に進むにしたがってギャップ領域の幅Ｗｇが広くなり、図１２（ａ）および図１２（ｂ）の上に進むにしたがってＪscの相対値およびＦＦの相対値が大きくなっている。
【００４５】
図１２（ａ）および図１２（ｂ）に示すように、ギャップ領域２２の幅Ｗｇがそれぞれ３０μｍ、４０μｍ、６０μｍおよび１２０μｍであるサンプルは、ギャップ領域２２の幅Ｗｇが１６０μｍであるサンプルと比べて、ＪscおよびＦＦがともに高くなる傾向にあることが確認された。
【００４６】
また、図１２（ａ）および図１２（ｂ）に示すように、ギャップ領域２２の幅Ｗｇが１２０μｍ以下である場合にはＪscおよびＦＦがともに高くなり、ギャップ領域２２の幅Ｗｇが３０μｍ以上６０μｍ以下である場合、特に、４０μｍ以上６０μｍ以下である場合にＪscおよびＦＦがともに高くなることが確認された。
【００４７】
上記の結果から、特許文献１および特許文献２に記載の太陽電池のような絶縁層１１６を形成することなく特性の優れた光電変換素子を得る観点からは、ギャップ領域２２の幅Ｗｇは１２０μｍ以下であること、特に６０μｍ以下であることが好ましく、ギャップ領域２２の幅Ｗｇが３０μｍ以上６０μｍ以下である場合、特に、４０μｍ以上６０μｍ以下である場合にはＪscおよびＦＦがさらに高い光電変換素子を得ることができると考えられる。
【００４８】
［実施形態２］
電極ピッチＰを１．５ｍｍに固定し、ギャップ領域２２の面積率をそれぞれ４％、５％、８％、１６％および２４％としたヘテロ接合型バックコンタクトセル１０のサンプルを実施形態１と同様にして作製した。そして、それぞれのサンプルに対して、ソーラシミュレータを用いて、疑似太陽光（エアマス１．５）を１ｋＷ／ｃｍ2のエネルギー密度で照射して電流−電圧曲線を作製し、短絡電流密度Ｊscの相対値［％］およびフィルファクター（ＦＦ）の相対値［％］を求めた。その結果を図１３（ａ）および図１３（ｂ）に示す。図１３（ａ）に、短絡電流密度Ｊscの相対値［％］とギャップ領域２２の面積率［％］との関係を示し、図１３（ｂ）に、ＦＦの相対値［％］とギャップ領域２２の面積率［％］との関係を示す。
【００４９】
なお、図１３（ａ）に示す短絡電流密度Ｊscの相対値［％］および図１３（ｂ）に示すＦＦの相対値［％］は、それぞれ、ギャップ領域の面積率が８％であるときの短絡電流密度Ｊscの最高値およびＦＦの最高値をそれぞれ１００［％］としたときの相対値［％］で表されている。なお、図１３（ａ）および図１３（ｂ）の右に進むにしたがってギャップ領域の面積率が大きくなり、図１３（ａ）および図１３（ｂ）の上に進むにしたがってＪscの相対値およびＦＦの相対値が大きくなっている。
【００５０】
また、本明細書において、ギャップ領域２２の面積率［％］は、半導体基板１の裏面における隣り合う１対の第１電極１１と第２電極１２とのそれぞれの面積とこれらの電極の間のギャップ領域２２の面積との総和に対するギャップ領域２２の面積の割合［％］とされる。たとえば、図２を用いて、ギャップ領域２２の面積率［％］の算出方法を説明すると、半導体基板１の裏面における１本の第１電極１１の面積をＳ１とし、その第１電極１１の隣りに配置された１本の第２電極１２の面積をＳ２とし、これらの電極の間の１つのギャップ領域２２の面積をＳ３としたとき、ギャップ領域２２の面積率［％］は以下の式（Ｉ）で表される。なお、図２において、第１電極１１は２本示されており、第２電極１２は１本示されており、ギャップ領域２２は２つ示されている。
【００５１】
ギャップ領域２２の面積率［％］＝１００×２×Ｓ３／（Ｓ１＋Ｓ２＋２×Ｓ３）  …（Ｉ）
【００５２】
図１３（ａ）および図１３（ｂ）に示す結果から、ギャップ領域２２の面積率がそれぞれ４％、５％、８％および１６％であるサンプルは、ギャップ領域２２の面積率が２４％であるサンプルと比べて、ＪscおよびＦＦがともに高くなることが確認された。
【００５３】
また、図１３（ａ）および図１３（ｂ）に示す結果から、ギャップ領域２２の面積率が１６％以下である場合にＪscおよびＦＦがともに高くなり、ギャップ領域２２の面積率が４％以上８％以下である場合、特に、５％以上８％以下である場合にＪscおよびＦＦがともに高くなることが確認された。
【００５４】
［ギャップ領域の面積率についての特性の評価］
実施形態２の結果から、特性の優れた光電変換素子を得る観点からは、ギャップ領域２２の面積率は、１６％以下であることが好ましく、８％以下であることがより好ましいと考えられる。
【００５５】
また、実施形態２の結果から、特性の優れた光電変換素子を得る観点からは、ギャップ領域２２の面積率は、４％以上であることが好ましく、５％以上であることがより好ましいと考えられる。
【００５６】
［実施形態３］
上記の実施形態１および実施形態２においては、第１電極１１および第２電極１２の形状がそれぞれ帯状である場合について説明したが、第１電極１１および第２電極１２の形状は帯状に限定されず、第１電極１１および／または第２電極１２の形状が、たとえばドット状等の他の形状であっても同様の効果を得ることができる。
【００５７】
［実施形態４］
第１電極１１の形状を帯状とし、第２電極１２の形状のみをドット状等の帯状以外の形状とする態様であっても同様の効果を得ることができる。
【００５８】
［付記］
（１）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極と、を備え、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広く、ギャップ領域の幅が１２０μｍ以下である光電変換素子である。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００５９】
（２）ここで開示された実施形態の光電変換素子においては、ギャップ領域の幅は６０μｍ以下であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６０】
（３）ここで開示された実施形態の光電変換素子においては、ギャップ領域の幅は３０μｍ以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６１】
（４）ここで開示された実施形態の光電変換素子においては、ギャップ領域の幅は４０μｍ以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６２】
（５）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた、第１導電型非晶質半導体膜と、第２導電型非晶質半導体膜と、第１導電型非晶質半導体膜上の第１電極と、第２導電型非晶質半導体膜上の第２電極と、を備え、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域を有し、隣り合う第１電極と第２電極との間のギャップ領域の幅が、重なり領域の幅よりも広く、ギャップ領域の面積率が１６％以下である光電変換素子である。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６３】
（６）ここで開示された実施形態の光電変換素子において、ギャップ領域の面積率は８％以下であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６４】
（７）ここで開示された実施形態の光電変換素子において、ギャップ領域の面積率は４％以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６５】
（８）ここで開示された実施形態の光電変換素子において、ギャップ領域の面積率は５％以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６６】
（９）ここで開示された実施形態の光電変換素子において、第１電極および第２電極は、それぞれ、帯状であることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６７】
（１０）ここで開示された実施形態の光電変換素子は、半導体基板と第１導電型非晶質半導体膜との間の第１のｉ型非晶質半導体膜と、半導体基板と第２導電型非晶質半導体膜との間の第２のｉ型非晶質半導体膜とをさらに含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６８】
（１１）ここで開示された実施形態の光電変換素子において、第１のｉ型非晶質半導体膜は、ｉ型非晶質シリコンを含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００６９】
（１２）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質半導体膜は、ｉ型非晶質シリコンを含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７０】
（１３）ここで開示された実施形態の光電変換素子において、半導体基板と第１のｉ型非晶質半導体膜とが接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７１】
（１４）ここで開示された実施形態の光電変換素子において、半導体基板と第２のｉ型非晶質半導体膜とが接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７２】
（１５）ここで開示された実施形態の光電変換素子において、第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜とが接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７３】
（１６）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質半導体膜と第２導電型非晶質半導体膜とが接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７４】
（１７）ここで開示された実施形態の光電変換素子において、第１導電型非晶質半導体膜と第２導電型非晶質半導体膜との間に第２のｉ型非晶質半導体膜の端部が位置していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７５】
（１８）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質半導体膜の端部が、第１導電型非晶質半導体膜および第２導電型非晶質半導体膜のそれぞれと接していることが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７６】
（１９）ここで開示された実施形態の光電変換素子において、半導体基板は、ｎ型結晶シリコンを含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７７】
（２０）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって半導体基板の一部を露出させる工程と、半導体基板および第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、第２導電型非晶質半導体膜は、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、第１電極および第２電極は、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広くなるとともに、ギャップ領域の幅が１２０μｍ以下となるように形成される光電変換素子の製造方法である。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７８】
（２１）ここで開示された実施形態の光電変換素子の製造方法においては、ギャップ領域の幅は６０μｍ以下であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００７９】
（２２）ここで開示された実施形態の光電変換素子の製造方法において、第１電極および第２電極は、ギャップ領域の幅が３０μｍ以上となるように形成されることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００８０】
（２３）ここで開示された実施形態の光電変換素子の製造方法において、第１電極および第２電極は、ギャップ領域の幅が４０μｍ以上となるように形成されることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子とすることができる。
【００８１】
（２４）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜の一部を厚さ方向に除去することによって半導体基板の一部を露出させる工程と、半導体基板および第１導電型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、第１導電型非晶質半導体膜上に第１電極を形成する工程と、第２導電型非晶質半導体膜上に第２電極を形成する工程と、を含み、第２導電型非晶質半導体膜は、第１導電型非晶質半導体膜の端部と第２導電型非晶質半導体膜の端部とが重なっている領域である重なり領域が形成されるように形成され、第１電極および第２電極は、隣り合う第１電極と第２電極との間のギャップ領域の幅が重なり領域の幅よりも広くなるとともに、ギャップ領域の面積率が１６％以下となるように形成される光電変換素子の製造方法である。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
【００８２】
（２５）ここで開示された実施形態の光電変換素子の製造方法において、第１電極および第２電極は、ギャップ領域の面積率が８％以下となるように形成されることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
【００８３】
（２６）ここで開示された実施形態の光電変換素子の製造方法において、ギャップ領域の面積率は４％以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
【００８４】
（２７）ここで開示された実施形態の光電変換素子の製造方法において、ギャップ領域の面積率は５％以上であることが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
【００８５】
（２８）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型非晶質半導体膜を形成する工程は、半導体基板の一方の側に第１のｉ型非晶質半導体膜を形成する工程と、第１のｉ型非晶質半導体膜上に第１導電型非晶質半導体膜を形成する工程と、を含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
【００８６】
（２９）ここで開示された実施形態の光電変換素子の製造方法において、第２導電型非晶質半導体膜を形成する工程は、半導体基板の一方の側に第２のｉ型非晶質半導体膜を形成する工程と、第２のｉ型非晶質半導体膜上に第２導電型非晶質半導体膜を形成する工程と、を含むことが好ましい。この場合にも、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
【００８７】
（３０）ここで開示された実施形態の光電変換素子の製造方法は、第１のｉ型非晶質半導体膜と第１導電型非晶質半導体膜との第１の積層体の一部を除去することによって半導体基板の一部を露出させる工程と、半導体基板の露出面と第１の積層体を覆うように第２のｉ型非晶質半導体膜を形成する工程と、を含むことが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
【００８８】
（３１）ここで開示された実施形態の光電変換素子の製造方法は、第２のｉ型非晶質半導体膜と第２導電型非晶質半導体膜との第２の積層体の一部を除去することによって第１導電型非晶質半導体膜の一部を露出させる工程をさらに含み、第１導電型非晶質半導体膜の露出面上に第１電極を形成することが好ましい。この場合には、ＪscおよびＦＦ等の特性に優れた光電変換素子を製造することができる。
【００８９】
以上のように本発明の実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
【００９０】
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９１】
ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、ヘテロ接合型バックコンタクトセルおよびその製造方法に好適に利用することができる。
【符号の説明】
【００９２】
１  半導体基板、２  第１のｉ型非晶質半導体膜、３  第１導電型非晶質半導体膜、４  第２のｉ型非晶質半導体膜、５  第２導電型非晶質半導体膜、１０  ヘテロ接合型バックコンタクトセル、１１  第１電極、１１ａ  側面、１２  第２電極、１２ａ  側面、２１  重なり領域、２２  ギャップ領域、３１，３２  エッチングマスク、１１１  半導体基板、１１２  第１半導体層、１１４  第２半導体層、１１６  絶縁層、１１８ａ，１１８ｂ  透明電極層、１２０ａ，１２０ｂ  収集電極層、１３０  分離溝。
【図１】
0006333139.tif 000002
【図２】
0006333139.tif 000003
【図３】
0006333139.tif 000004
【図４】
0006333139.tif 000005
【図５】
0006333139.tif 000006
【図６】
0006333139.tif 000007
【図７】
0006333139.tif 000008
【図８】
0006333139.tif 000009
【図９】
0006333139.tif 000010
【図１０】
0006333139.tif 000011
【図１１】
0006333139.tif 000012
【図１２】
0006333139.tif 000013
【図１３】
0006333139.tif 000014
【図１４】
0006333139.tif 000015