(57)【特許請求の範囲】
【請求項１】
基板に対して第１処理を行う第１処理部と、
前記第１処理が行われた基板に対して、前記第１処理より長時間を要する第２処理を行う複数の第２処理部と、
前記第１処理部へ基板を投入することを待機する第１待機時間を決定し、前記第１待機時間だけ待機した後に前記第１処理部へ基板を投入する制御部と、
を有し、
前記制御部は、前記複数の第２処理部のうちの少なくとも１つにおいて前記第２処理の開始を待機する第２待機時間が発生しないように前記第１待機時間を決定する、
を有することを特徴とする基板処理装置。
【請求項２】
前記制御部は、基板を前記第１処理部に投入することを待機している状態で、前記複数の第２処理部のうち前記第２処理の実行中ではない処理部において新たな基板に対して前記第２処理を行うことが要求された場合に、前記第１処理部に投入することを待機している基板より優先して前記新たな基板を前記第１処理部に投入することを特徴とする請求項１に記載の基板処理装置。
【請求項３】
前記制御部は、前記第２待機時間が発生しない範囲で最大の時間を前記第１待機時間として決定することを特徴とする請求項１または２に記載の基板処理装置。
【請求項４】
前記制御部は、前記複数の第２処理部のうち前記第２処理を実行中である処理部の数で前記第２処理の処理時間を除して求められた時間と前記第１処理の処理時間との差に基づいて前記第１待機時間を決定することを特徴とする請求項１乃至３のいずれか１項に記載の基板処理装置。
【請求項５】
前記第１処理部と前記第２処理部との間で共用される搬送路に沿って基板を搬送する搬送部を更に有することを特徴とする請求項１乃至４のいずれか１項に記載の基板処理装置。
【請求項６】
前記搬送部は、前記第１処理部へ投入する基板と前記第２処理部へ投入する基板とを並行して搬送することを特徴とする請求項５に記載の基板処理装置。
【請求項７】
前記第２処理は、パターン形成を基板に行う処理であり、
前記第１処理は、該基板に対する前記パターン形成のための前処理である
ことを特徴とする請求項１乃至６のいずれか１項に記載の基板処理装置。
【請求項８】
前記第１処理は、実行される順序が予め定められた複数の前処理を含み、
前記第１処理部は、前記順序に従い前記複数の前処理を行う複数の前処理部を含み、
前記制御部は、前記第１待機時間だけ待機した後、前記複数の前処理部のうち前記順序に関して最初の前処理部に基板を投入する
ことを特徴とする請求項７に記載の基板処理装置。
【請求項９】
前記複数の前処理部は、複数の基板に対して並行して前記前処理を行うことを特徴とする請求項８に記載の基板処理装置。
【請求項１０】
複数の基板を収納可能な複数の基板収納部が前記基板処理装置に接続され、
前記複数の基板収納部と、前記複数の第２処理部との対応関係が予め定められており、
各基板は、前記複数の第２処理部のうち該基板を収納していた基板収納部に対応する処理部で処理される
ことを特徴とする請求項１乃至９のいずれか１項に記載の基板処理装置。
【請求項１１】
第１処理部で、基板に対して第１処理を行う工程と、
前記第１処理より長時間を要する第２処理を行う複数の第２処理部で、前記第１処理が行われた基板に対して前記第２処理を行う工程と、
前記第１処理部へ基板を投入することを待機する第１待機時間を決定する工程と、
前記第１待機時間だけ待機した後に前記第１処理部へ基板を投入する工程と、
を有し、
前記決定する工程において、複数の前記第２処理部のうちの少なくとも１つにおいて前記第２処理の開始を待機する第２待機時間が発生しないように前記第１待機時間を決定する
ことを特徴とする基板処理方法。
【請求項１２】
基板に対して第１処理を行う第１処理部と、前記第１処理が行われた基板に対して前記第１処理より長時間を要する第２処理を行う複数の第２処理部と、を含む基板処理装置を制御するコンピュータに、
前記第１処理部へ基板を投入することを待機する第１待機時間を決定する工程と、
前記第１待機時間だけ待機した後に基板が前記第１処理部へ投入されるよう該基板の投入のタイミングを制御する工程と、
を実行させるためのプログラムであって、
前記決定する工程において、複数の前記第２処理部のうちの少なくとも１つにおいて前記第２処理の開始を待機する第２待機時間が発生しないように前記第１待機時間を決定する
ことを特徴とするプログラム。
【請求項１３】
請求項７乃至１０のいずれか１項に記載の基板処理装置を用いてパターン形成を基板に行う工程と、
前記工程で前記パターン形成を行われた前記基板を処理する工程と、
を含み、前記処理された基板から物品を製造することを特徴とする物品製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板処理装置、基板処理方法、プログラム、及び物品製造方法に関する。
【背景技術】
【０００２】
それぞれがパターン形成等の基板処理を行う複数の処理部を備える、いわゆるクラスタ型の基板処理装置がある。クラスタ型の基板処理装置では、一般に、フットプリントの縮小や装置コストの低減の観点から、基板の搬送部が複数の処理部の間で共用される一方、スループット向上の観点から、各処理部での基板処理が並列処理される。
【０００３】
クラスタ型の基板処理装置は、複数の処理部に加えて種々の前処理部等を含みうる。基板処理装置全体で高い生産性を達成するためには処理フローを最適化することが必要な場合がある（特許文献１）。
【０００４】
近年、物品の回路パターンの微細化が進んでおり、処理部に対して高い精度が求められている。ところが複数の処理部の間には、取り付け誤差や処理部内の動作や状態に機差があるため、特定の基板は特定の処理部でしか実行されないよう並列処理に制約が設けられる（特許文献１）。複数の基板収納部からの基板を複数の処理部で並列処理する場合、処理対象の基板は当該複数の基板収納部から周期的に取り出されて、順次、前処理部に投入されていく。前処理部で前処理が済んだ基板は、その基板が収納されていた基板収納部に対応する処理部へと投入される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４６２１６９８号公報
【特許文献２】特開２０１５−１９５３５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、例えば他の基板収納部を用いた新たな基板処理のジョブが追加された場合を考える。この場合、基板処理装置全体で高い生産性を達成するためには、当該他の基板収納部からの基板をいち早く前処理部に割込みで搬送して、周期的な処理フローに入り込ませることが必要である。
【０００７】
しかし、従来の運用では、多くの場合、前処理部には基板が存在し、対応する処理部で先の基板が搬出されるのを待機している状態である。したがって、当該対応する処理部で先の基板が搬出され、それに応じて前処理部から基板が搬出されるのを待ってから、当該他の基板収納部からの基板を前処理部に搬送する必要があった。このため、早いタイミングで前処理部に割り込ませるのは困難であった。
【０００８】
本発明は、例えば、生産性の点で有利な基板の搬送制御を行う基板処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一側面によれば、基板に対して第１処理を行う第１処理部と、前記第１処理が行われた基板に対して、それぞれが、前記第１処理より処理時間が長い第２処理を行う複数の第２処理部と、前記第１処理部へ基板を投入することを待機する第１待機時間を決定し、前記第１待機時間だけ待機した後に前記第１処理部へ基板を投入する制御部と、を有し、前記制御部は、前記複数の第２処理部のうちの少なくとも１つにおいて前記第２処理の開始を待機する第２待機時間が発生しないように前記第１待機時間を決定する、を有することを特徴とする基板処理装置が提供される。
【発明の効果】
【００１０】
本発明によれば、例えば、生産性の点で有利な基板の搬送制御を行う基板処理装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態における基板処理装置の構成を示す図。
【図２】実施形態における制御部の機能構成を示すブロック図。
【図３】実施形態における管理データの例を示す図。
【図４】実施形態における基板の処理フローの例を示す図。
【図５】基板処理装置における各ユニットの基板１枚あたりの総処理時間の例を示す図。
【図６】次のユニットへの基板の最大搬送時間の例を示す図。
【図７】２つの処理部が関与する場合の基板の処理フローの例を示す図。
【図８】３つの処理部が慣用する場合の基板の処理フローの例を示す図。
【図９】図７の処理フローにおいて、他の基板収納部を用いる新たなジョブが割り当てられた時の管理データの例を示す図。
【図１０】図９のＪｏｂ１，Ｊｏｂ２の基板の処理における一部区間のタイミングチャート。
【図１１】処理中である処理部の数が１〜４のそれぞれの場合における各前処理系における待機時間と総待機時間の例を示す図。
【図１２】図９のＪｏｂ１，Ｊｏｂ２の基板を処理中に新たなＪｏｂ３が割り当てられた時の管理データの例を示す図。
【図１３】他の基板収納部の基板を用いる新たなジョブが割り当てられた時の管理データの例を示す図。
【図１４】実施形態における基板の搬送制御処理を示すフローチャート。
【図１５】実施形態における基板の処理フローの例を示す図。
【図１６】基板処理装置における各ユニットの基板１枚あたりの総処理時間の例を示す図。
【図１７】実施形態における基板の処理フローの例を示す図。
【図１８】実施形態における基板の搬送制御処理を示すフローチャート。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、本発明は以下の実施形態に限定されるものではなく、本発明の実施に有利な具体例を示すにすぎない。また、以下の実施形態の中で説明されている特徴の組み合わせの全てが本発明の課題解決のために必須のものであるとは限らない。
【００１３】
＜第１実施形態＞
図１は、実施形態における基板処理装置１の概略構成を示す平面図である。基板処理装置１は、それぞれが基板に対して処理を実施する複数の処理部ＩＳＴを有し、各処理部で並行して処理を実施する、いわゆるクラスタ型の基板処理装置である。図１の例において、複数の処理部ＩＳＴは、４つの処理部ＩＳＴ１，ＩＳＴ２，ＩＳＴ３，ＩＳＴ４を含む。ただし、本発明は特定の処理部の数に限定されるものではない。複数の処理部の各々は、基板に対してパターン形成を行うリソグラフィ装置（露光装置、荷電粒子線描画装置、インプリント装置等）、成膜装置（ＣＶＤ装置等）、加工装置（レーザー加工装置等）でありうる。インプリント装置は、基板の上に供給された樹脂などのインプリント材に型（原版）を接触させた状態で該樹脂を硬化させることによって基板の上にパターンを形成する。露光装置は、基板の上に供給されたフォトレジストを原版を介して露光することによって該フォトレジストに原版のパターンに対応する潜像を形成する。荷電粒子線描画装置は、基板の上に供給されたフォトレジストに荷電粒子線によってパターンを描画することによって該フォトレジストに潜像を形成する。あるいは、複数の処理部の各々は、基板を洗浄する洗浄装置、基板に対してエッチングを行うエッチング装置、基板を検査する検査装置、基板に対してレジスト（薬液）を塗布する塗布装置のいずれかであってもよい。
【００１４】
基板処理装置１は、複数の処理部ＩＳＴ１〜ＩＳＴ４に対して基板を搬送する搬送部３ａ，３ｂを有する。搬送部３ａ，３ｂはそれぞれ、不図示の搬送ハンドを有するロボットを含み、複数の基板を並行して搬送することができる。搬送部３ａ，３ｂは、後述する複数の基板収納部と、前処理部４ａ，４ｂと、複数の処理部ＩＳＴとの間で共用される搬送路に沿って基板を搬送するように構成されている。
【００１５】
前処理部４ａ，４ｂは、順次実行される互いに異なる前処理を行う複数の前処理部を含む。具体的には、前処理部４ａ，４ｂは、基板が複数の処理部ＩＳＴで基板処理を行うのに適した状態となるように、当該基板に対して熱処理、温調処理、位置決め処理等の前処理を実施する。例えば、前処理部４ａは、基板の加熱処理を行うベーカー（ＰＢＫ）、及び、加熱処理された基板を一定温度に冷却するチラー（ＰＣＰ）を含みうる。また格納部５ａは、前処理部４ａで処理済みの基板を受け取り次の前処理部４ｂに渡すためのインタフェースとして機能する。ここで、格納部５ａが前処理部４ａで処理済みの基板を受け取る動作を、リレーイン（ＦＩ）とよび、搬送部３ｂが格納部５ａから基板を取り出して前処理部４ｂに渡す動作を、リレーアウト（ＦＯ）とよぶ。前処理部４ｂは、基板の温調処理（ＷＴＣ）部、及び、プリアライメント（ＰＡ）部を含みうる。プリアライメントとは、例えば、受け取った基板を処理部ＩＳＴへ搬送する前に、基板を駆動しながら基板の外周及びノッチもしくはオリエンテーションフラットを検知することにより、基板の位置および回転角の少なくとも一方を調整することをいう。以降では、上記したような各種機能を含んだ前処理部４ａ，４ｂ及び格納部５ａ，５ｂをまとめて、前処理系と呼ぶことがある。
【００１６】
基板処理装置１は、それぞれが複数の基板を収納可能な、複数の基板収納部ＦＰ（収納容器）を接続可能である。図１の例において、４つの基板収納部ＦＰ１，ＦＰ２，ＦＰ３，ＦＰ４のそれぞれと、４つの処理部ＩＳＴ１，ＩＳＴ２，ＩＳＴ３，ＩＳＴ４との対応関係が予め定められている。この対応関係は、後述する管理データにて特定される。そして、各基板は、基本的には、該基板を収納していた基板収納部に対応するパターン形成部で処理される。複数の基板収納部ＦＰ１，ＦＰ２，ＦＰ３，ＦＰ４はそれぞれ、基板処理装置１内外へ基板を搬入出するための容器であり、各容器は複数の基板を収納可能である。なお、基板処理装置１は、４つの基板収納部ＦＰ１，ＦＰ２，ＦＰ３，ＦＰ４に加えて更なる基板収納部を接続することも可能に構成されている。
【００１７】
制御部７は、基板処理装置１の動作を統括的に制御するものであり、処理部ＩＳＴ１〜ＩＳＴ４における基板処理、搬送部３ａ，３ｂによる基板搬送、前処理系による前処理等を制御する。制御部７はとりわけ、複数の基板収納部のうちの一部の基板収納部を用いた基板処理のジョブの実行時、そのジョブに関与する処理部において複数の基板処理が並列に行われるように、搬送部による複数の基板収納部から前処理部への基板の搬送を制御する。また、制御部７は、基板の処理量を最大化するために、複数の基板の処理順を決定し、基板の搬送、前処理、格納、処理が最適となるようスケジューリングする。制御部７は、不図示のＣＰＵまたはＤＳＰなどの計算部と、上記スケジューリングを行うための制御プログラムやレシピなどを記憶するメモリやハードディスクなどの記憶部とを含みうる。なお、レシピとは、基板を処理する際の一連の処理パラメータを含むデータをいう。
【００１８】
図２は、制御部７の機能構成を示すブロック図である。制御部７は、主制御部２０１と、処理系制御部２０２と、ジョブ実行部２０３と、搬送系制御部２０４と、レシピ管理部２０５と、処理順管理部２０６とを含む。なお、これらは、上記した制御プログラムにおけるモジュールとして実現されてもよい。処理系制御部２０２は、ジョブ実行部２０３で生成された基板処理装置１内部のジョブ（処理指令）を実行し、複数の処理部ＩＳＴ１〜ＩＳＴ４のそれぞれの状態を管理情報として管理する。レシピ管理部２０５は、記憶部２０７に記憶されているレシピ２０７ａを管理する。ジョブ実行部２０３は、ホストコンピュータまたはユーザにより基板処理装置１に投入されたジョブを複数の処理部ＩＳＴ１〜ＩＳＴ４で実行可能な処理部レベルの内部ジョブに分解する。そしてジョブ実行部２０３は、該内部ジョブの進行状況に基づいて基板処理装置１全体のジョブの進捗を管理する。搬送系制御部２０４は、搬送部３ａ，３ｂ、前処理部４ａ，４ｂ、格納部５ａ，５ｂの駆動制御を含む、基板の受け渡し動作、前処理動作を制御する。処理順管理部２０６は、主制御部２０１により決定された基板の処理順を管理する。基板の処理順は、記憶部２０７に記憶される管理データ２０７ｂに記述される。
【００１９】
主制御部２０１は、基板処理装置レベルのジョブで指定された基板群における基板の処理順を決定し、処理順管理部２０６へ通知する。基板の処理順は、例えば、処理部ＩＳＴ１〜ＩＳＴ４の情報と、処理系制御部２０２の状態と、搬送系制御部２０４の状態とに基づいて決定される。また、主制御部２０１は、決定された処理順で基板が処理されるように、ジョブ実行部２０３及び搬送系制御部２０４を制御する。
【００２０】
図３に、管理データ２０７ｂの一例を示す。管理データ２０７ｂには、基板処理装置レベルのジョブ毎に、当該ジョブに関与する処理部、その処理部に対応する基板収納部（収納容器）、基板番号が記述される。実施形態において、基板ＩＤは「ＰｉＷｊ」で表され、Ｐｉはジョブ番号を、Ｗｊは基板の番号を表している。例えば、一番上の「Ｐ１Ｗ１」は、Ｊｏｂ１における１番目の基板を示している。各基板収納部には、１ロット２５枚（Ｗ１〜Ｗ２５）の基板が収納されていることがわかる。そして、管理データ２０７ｂには更に、基板ＩＤごとに、基板の状態、基板の位置、及び処理順が記述されている。「基板の状態」とは、前処理部あるいは処理部での処理の現況を表している。また、「基板の位置」とは、基板が現在基板処理装置あるいは基板収納部のうちのどこにあるかを表している。処理部ＩＳＴ１〜ＩＳＴ４において、取り付け誤差や処理部内の動作や状態に誤差があるため、特に微細な精度が要求されるプロセスでは、特定の基板は特定の処理部でしか実行できない。また、基板収納部ＦＰ１〜ＦＰ４内の基板それぞれに対して、異なる処理部を割り当てる場合は、基板単位でレシピや誤差（オフセット）の管理が必要となるため、外部システムにおける基板の管理が煩雑となる。よって、図３に示されるように、各ジョブにおいて、１ロット内の各基板は同じ処理部で処理される運用が一般的である。
【００２１】
主制御部２０１は、各ジョブに対する基板収納部ＦＰと処理部ＩＳＴの情報と、基板の状態及び位置から、基板の処理順を決定して処理順管理部２０６へ通知する。ここで、基板の処理順とは、特に処理部ＩＳＴ１〜ＩＳＴ４で処理中の基板も含めた、処理部ＩＳＴ１〜ＩＳＴ４で処理する予定の基板の順序のことである。処理部ＩＳＴ１〜ＩＳＴ４は、単位時間当たりの基板の処理量（スループット）が少ないため、主制御部２０１は処理部ＩＳＴ１〜ＩＳＴ４が待機状態とならずに、可能な限り並行して処理できるように、処理順を決定する。
【００２２】
複数の基板収納部から同じ順序で周期的に基板を取り出してそれぞれ対応する処理部で基板処理が周期的に行われることを、「周期的にジョブが進行する」という。周期的にジョブが進行する場合は、サイクリックスケジューリングを当てはめて基板の処理順を決定すればよい。また、特許第４６２１６９８号公報のように基板の処理フローにおける対立を解消することで物品の生産量は最大化される。本実施形態においては、更にジョブの進行が周期的とはならない事象が発生した場合においても、制御部７がその事象に応じて搬送順を変更することで、物品の生産量を最適化することが可能となる。
【００２３】
図４は、基板の処理フローの例を示す図である。図４は、図３の管理データに対応して、Ｊｏｂ１〜４の割り当てが同時になされた場合の処理フローを示している。図４において、グラフ４１は、各種処理が実施されるときの基板の搬送経路の関係を示し、タイムチャート４２は、グラフ４１に従う各基板の単位時間毎の処理フローを示している。基板収納部ＦＰ１〜ＦＰ４、前処理系におけるＰＢＫ，ＰＣＰ，ＦＩ，ＷＴＣ，ＰＡ，ＦＯ、及び処理部ＩＳＴ１〜ＩＳＴ４の各部を、ユニットとよぶ。タイムチャート４２において、各基板は、単位時間毎に各ユニットの処理が進行していくが、処理部ＩＳＴ１〜ＩＳＴ４の処理にはそれぞれ４単位時間を要することがわかる。
【００２４】
図５に、各ユニットの基板１枚あたりの総処理時間の例を示す。ここで、総処理時間とは、当該ユニットで実施される処理や前処理の他、例えば基板の吸着保持やリフトピンの昇降動作などの付随処理も含めた、当該ユニットで基板が最低限占有される時間の総和をいう。
【００２５】
図６は、図４の処理フローにおける、次のユニットへの基板の最大搬送時間の例を示している。ここで、最大搬送時間とは、ユニットまたは不図示の搬送部の物理的な位置や姿勢が異なることによって発生するばらつきを考慮した基板の最大の搬送時間をいう。
【００２６】
本実施形態において、基板処理は前処理よりも長時間を要する。図５に示される各ユニットの総処理時間及び図６に示される基板の最大搬送時間の例によれば、処理部ＩＳＴ（ＩＳＴ１〜ＩＳＴ４）が基板の処理フローにおける最大の遅延ユニットであることがわかる。また、図４の基板の処理フローのようなサイクリックスケジューリングによって基板収納部ＦＰ１〜ＦＰ４の基板を周期的に処理するよう処理順を決定することにより、物品の生産量が最大化される。
【００２７】
次に、図７に、２つの処理部が関与する場合の基板の処理フローの例を示す。図７は、２つの処理部ＩＳＴ２，ＩＳＴ３に対してジョブが実行されている場合の処理フローを示している。また、図８に、３つの処理部が関与する場合の基板の処理フローの例を示す。図８は、３つ処理部ＩＳＴ１，ＩＳＴ２，ＩＳＴ３に対してジョブが実行されている場合の処理フローを示している。図７，８において、図４と同様に、グラフ７１，８１は、各種処理が実施されるときの基板の搬送経路の関係を示し、タイムチャート７２，８２は、グラフ７１，８１に従う各基板の単位時間毎の処理フローを示している。図７、図８において、基板番号中のＮ，Ｍ，Ｏは当該ジョブの基板の処理枚数を示した２以上の数である。
【００２８】
図４では、全ての処理部にジョブが割り当てられたケースを示したが、図７、図８のように、一部の処理部のみにジョブが割り当てられるケースもある。これは、物品の製造工程において、基板処理装置１の前工程で正常な処理フローとなっていない場合や、物品の製造工程全体で物品の生産量を一時的に調整した場合に発生しうる。この場合、例えば、ジョブが割り当てられていない処理部ＩＳＴ４では、基板の処理は実施されない。また、図７、図８のいずれにおいても、投入されたジョブの範囲で、周期的に基板が処理されるように基板の処理順を決定して処理を実施することによって、ジョブが割り当てられた基板収納部の範囲で、物品の生産量が最大化される。
【００２９】
次に、ジョブの進行が周期的とはならない事象として、図７及び図８の基板の処理フローにおいて、新たな基板収納部に対する新たなジョブが割り当てられた場合の基板を処理する方法について説明する。
【００３０】
図９は、図７の処理フローにおいて、Ｐ１Ｗ（Ｎ）及びＰ２Ｗ（Ｍ）の基板をそれぞれＩＳＴ２及びＩＳＴ３で処理中のタイミングで、他の基板収納部ＦＰ４を用いる新たなジョブＪｏｂ３を割り当てた時の管理データ２０７ｂの例を示す。図９において、Ｊｏｂ３が割り当てられた基板Ｐ３Ｗ１〜Ｐ３Ｗ２５はそれぞれ、基板の状態は「未処理」で、基板の位置は現在、基板収納部ＦＰ４にあることが示されている。このとき、基板処理装置１全体で高い生産性を達成するためには、当該他の基板収納部ＦＰ４からの基板をいち早く前処理部に割込みで搬送して、周期的な処理フローに入り込ませることが必要である。
【００３１】
しかし、基板収納部ＦＰ４の基板Ｐ３Ｗ１〜Ｐ３Ｗ２５の処理を優先したために、Ｊｏｂ１，Ｊｏｂ２の処理部ＩＳＴ２，ＩＳＴ３での処理量が低下する場合には、基板処理装置１全体での処理量は最大化されず、かえって処理効率を落とす場合がある。例えば、基板収納部ＦＰ４の基板Ｐ３Ｗ１〜Ｐ３Ｗ２５の処理を優先するために、前処理中である基板Ｐ１Ｗ（Ｎ＋１），Ｐ１Ｗ（Ｎ＋２），Ｐ２Ｗ（Ｍ＋１），Ｐ２Ｗ（Ｍ＋２）を一時的に搬送経路から外れた格納部５ｂへ格納する方法が考えられる。この場合、優先的に投入された基板Ｐ３Ｗ１〜Ｐ３Ｗ２５のいずれかの基板が処理部ＩＳＴ４で処理されている間に、基板Ｐ１Ｗ（Ｎ＋１），Ｐ１Ｗ（Ｎ＋２），Ｐ２Ｗ（Ｍ＋1），Ｐ２Ｗ（Ｍ＋２）を再度、前処理部へ投入することになる。しかしこのような場合には、処理部ＩＳＴ２，ＩＳＴ３へ遅延なく基板を搬送することはできない。
【００３２】
そこで本実施形態では、基板収納部ＦＰからの搬送が実施され前処理がいったん開始された基板に対しては、基板の処理順を変更せず、次に前処理を開始する予定である基板収納部ＦＰ内の基板から処理順を変更する。さらに、本実施形態では、他の基板収納部へジョブが割りつけられた場合には、当該ジョブの基板の処理を優先しながら、既に割り付け済み状態であるジョブの基板の処理量は低下させない。また、新たなジョブの割り付けが発生しない状態でも、既に割り付け済み状態であるジョブの基板の処理量を最大化する。このような最適化された基板処理方法を以下に詳しく説明する。
【００３３】
本実施形態では、基板の搬送経路上にある前処理系における待機時間に着目する。図１０は、図７の処理フローに従う図９のジョブＪｏｂ１，Ｊｏｂ２の基板の処理における一部区間のタイミングチャートである。図１０における記号は以下のとおりである。
ＴIST：処理部ＩＳＴ２又はＩＳＴ３における処理時間、
ＴPA：プリアライメントＰＡの処理時間、
ＴWPA：プリアライメント後の待機時間
ＴWTC：基板温調ＷＴＣの処理時間、
ＴWWTC：基板温調後の待機時間、
ＴTIST：ＰＡからＩＳＴ２またはＩＳＴ３への搬送時間、
ＴTPA：ＷＴＣからＰＡへの搬送時間、
ＴTWTC：ＦＩからＷＴＣへの搬送時間
ＴWFI：ＷＴＣへの搬送前のＦＩにおける待機時間
【００３４】
前処理系に基板が存在していない状態時、直ちに、基板格納容器ＦＰから当該前処理系へ、スケジューリングされた次の基板が搬送され当該前処理部での基板の前処理が実施される場合を考える。この場合、処理部ＩＳＴ２，ＩＳＴ３における処理時間が十分に長いため、当該前処理系において待機時間が発生する。ＴWPA，ＴWWTC，ＴWFIが、そのような待機時間を示している。
【００３５】
基板収納部ＦＰから処理部ＩＳＴ１〜ＩＳＴ４への基板の搬送経路上に存在する前処理系をＵ(i)(i=1,2,…,M)とする。また、前処理系のユニットＵ(i)における前処理時間をＴ(i)、前処理系のユニットＵ(i)からＵ(i+1)への搬送時間をＴT(i)とする。基板は周期的に等間隔で前処理系、及び処理部ＩＳＴ１〜ＩＳＴ４で処理されるため、前処理系のユニットＵ(i)における待機時間Ｔw(i)は、次式により算出される。
【００３６】
【数１】
0006320457.tif 000002
【００３７】
更に、搬送時間ＴT(i)の差異はほぼゼロであるすると、処理部ＩＳＴ１〜ＩＳＴ４において待機時間が発生すると処理量の低下を招くため、待機時間をゼロにする必要がある。したがって、処理部ＩＳＴ１〜ＩＳＴ４における基板１枚あたり処理時間をＴISTとすると、式（１）は次式とみなすことにする。
【００３８】
【数２】
0006320457.tif 000003
【００３９】
式（２）は、処理部ＩＳＴ１〜ＩＳＴ４うちの１つが処理中である場合に当てはまる。処理部ＩＳＴ１〜ＩＳＴ４のうち複数が処理中であった場合は、見掛け上、処理部の数で割った時間を基板１つあたりの処理部ＩＳＴ１〜ＩＳＴ４での処理時間とみなすことができる。したがって、処理中である処理部の数をｎとすると、前処理系のユニットＵ(i)における待機時間Ｔw(i)は、次式により表される。
【００４０】
【数３】
0006320457.tif 000004
【００４１】
図１１は、処理中である処理部ＩＳＴ１〜ＩＳＴ４の数が１〜４のそれぞれに対して、式（３）により算出した前処理系の各部における待機時間と総待機時間の例を示している。ジョブが割り当てられた基板収納部ＦＰから基板を搬送して前処理を開始する。その後、次に予定されている基板の前処理を開始するまでに、総待機時間だけ待機する。図１１は、その後に、基板収納部ＦＰから基板を搬送して前処理を開始しても、処理部での基板の処理量を低下させずに、割り当て済みのジョブに対する基板の搬送部３ａ，３ｂでの搬送及び前処理系における前処理が実施されうることを示している。
【００４２】
基板収納部ＦＰから処理部ＩＳＴ１〜ＩＳＴ４への基板の搬送経路上に存在する前処理系をＵ(i)(i=1,2,…,M)とする。前処理系のユニットＵ(i)における前処理時間をＴ(i)、前処理系のユニットＵ(i)からＵ(i+1)への搬送時間をＴT(i)とする。また、複数の処理部ＩＳＴ１〜ＩＳＴ４における基板１枚あたりの処理時間をＴIST、基板処理を実行中（処理中）である処理部の数をｎとする。ここで、ジョブが割り当てられた基板収納部ＦＰから基板を搬送して前処理が行われて基板が搬出され、当該前処理部が基板の待ち受け状態となった後、当該前処理部で次に予定されている基板の前処理を開始するまでに待機する待機時間を考える。この待機を実施しても、割り当て済みのジョブに対する基板を、処理部での基板の処理量を低下させずに搬送部３ａ，３ｂでの搬送及び前処理系における前処理が実施できる待機時間の最大値は、次式によって算出される。
【００４３】
【数４】
0006320457.tif 000005
【００４４】
式（４）で算出された待機時間を、割り当て済みのジョブに対する基板収納部ＦＰの基板に対する前処理の開始の待機時間として設ける。そして待機中に新たな基板収納部を用いる新たなジョブが割り当てられた場合に、該新たな基板収納部の基板を優先して前処理を開始するように基板の処理順を変更する。この結果、新たなジョブに係る処理部における基板処理が最短時間で開始されるため、並行化して処理される処理部の数が最速で増加し、基板処理装置１全体の基板の処理量が向上される。
【００４５】
ただし、次のような経過を辿った場合には、基板処理装置１全体の処理量が下がる可能性がある。
式（４）の最大待機時間だけ、割り当て済みのジョブに対する基板収納部ＦＰの基板に対する前処理の開始を待機。
⇒  最大待機時間の直前まで待機中に新たな基板収納部を用いる新たなジョブが、処理中ではない処理部へ割り当てられる。
⇒  該新たな基板収納部の基板を優先して前処理を開始するように基板の処理順を変更。
⇒  該基板の前処理を開始した場合、割り当て済みのジョブに対する基板収納部ＦＰの基板の前処理の開始が遅延。
⇒  当該割り当て済みのジョブを処理する処理部の処理開始に遅延が発生。
【００４６】
このような場合、基板処理装置１全体の処理量が下がる。本実施形態において、式（４）ではなく式（５）を最大の待機時間とする。
【００４７】
【数５】
0006320457.tif 000006
【００４８】
式（５）で算出した待機時間を、割り当て済みのジョブに対する基板収納部ＦＰの基板に対する前処理の開始の最大待機時間として設ける。これに伴い、待機中に新たな基板収納部を用いる新たなジョブが割り当てられた場合に、該新たな基板収納部の基板を優先して前処理を開始するように基板の処理順を変更する。これにより、新たな基板収納部からの基板の基板処理が最短時間で開始されるとともに、割り当て済みのジョブに対する基板収納部ＦＰの基板に対する処理部の処理も遅延しない。この結果、基板処理装置１全体の基板の処理量が最大化される。
【００４９】
図１２は、図９のＪｏｂ１，Ｊｏｂ２の基板を処理中に、新たなＪｏｂ３が割り当てられた時の管理データ２０７ｂの例を示す。処理順は、処理部ＩＳＴ２，ＩＳＴ３で処理中の基板を起点として示している。図１２によれば、Ｊｏｂ３の割り当て後、新たな基板収納部ＦＰ４の基板Ｐ３Ｗ１，Ｐ３Ｗ２は、Ｊｏｂ１，Ｊｏｂ２における「未処理」の基板Ｐ１Ｗ（Ｎ＋３），Ｐ２Ｗ（Ｍ＋２），Ｐ２Ｗ（Ｍ＋３）よりも優先されるように基板の処理順が変更される。
【００５０】
次に、処理部ＩＳＴ１〜ＩＳＴ４全てに対してそれぞれ基板収納部ＦＰ１〜ＦＰ４の基板を処理するＪｏｂ１〜Ｊｏｂ４が割り当てられており、ここに他の基板収納部ＦＰ５の基板を処理部ＩＳＴ４で処理するジョブが新たに割り当てられた場合を考える。図１３に、この時の管理データ２０７ｂの例を示す。図１３によれば、Ｊｏｂ５の割り当て後に、他の基板収納部ＦＰ５の基板Ｐ５Ｗ１，Ｐ５Ｗ２を、Ｊｏｂ１，Ｊｏｂ２，Ｊｏｂ３の基板収納部ＦＰ１，ＦＰ２，ＦＰ３に存在する「未処理」の基板よりも優先されるように基板の処理順が変更される。これにより、基板処理装置１全体の基板の処理量は向上される。
【００５１】
図１４は、本実施形態における基板の搬送制御処理を示すフローチャートである。制御部７は、割り当て済みのジョブに対して基板の処理順を決定し、図７のような処理フローに従い、基板収納部から基板を最初のユニットに搬送し、前処理を開始するよう、搬送部及び前処理部を制御する（Ｓ２）。最初のユニットでの前処理が完了すると、当該基板は次のユニットへと搬送され、最初のユニットは次の基板の待ち受け状態となる。その後、最初のユニットには、スケジュールされた次の基板が搬送されることになる。ただし本実施形態では、制御部７は、最初のユニットに空きができ次第ただちに次の基板を搬送することはしない。本実施形態では、処理部で処理待ちが生じないように定められる待機時間（例えば処理部で処理待ちが生じない範囲で最大の待機時間）、当該最初のユニットへ次の基板を搬送するのを待機させる（Ｓ４）。この最大の待機時間は、処理部での基板処理に要する時間と前処理のユニットのそれぞれに要する時間とに基づいて定められる。例えば、この最大の待機時間は、式（５）により算出される。
【００５２】
待機中、制御部７は、新たな基板収納部に対して新たなジョブが割り当てられたか否かを判断する（Ｓ６）。待機中に新たな基板収納部に対して新たなジョブが割り当てられた場合、制御部７は、当該新たな基板収納部における基板の処理を優先するように、基板の処理順を決定する（Ｓ８）。待機中に新たな基板収納部に対して新たなジョブが割り当てられなかった場合は、直前の基板の処理順を引き継ぐ。
【００５３】
次に、制御部７は、決定された処理順に基づいて、次の基板に対する基板収納部からの前処理を開始する（Ｓ１０）。その後、制御部７は、前処理を開始していない基板（「未処理」の基板）が基板収納部に存在するかを判断する（Ｓ１２）。「未処理」の基板）が基板収納部に存在する場合、Ｓ４に戻り、その基板に対して処理を繰り返す。
【００５４】
このように、図１４のフローチャートに従って、ジョブを割り当てられた基板収納部ＦＰにおける基板の処理順が決定され、基板に対して搬送、前処理、及び処理が実施される。待機中に新たな基板収納部に対して新たなジョブが処理中ではない処理部へ割り当てられた場合、該新たな基板収納部における基板の前処理が優先されるように基板の処理順が変更される。これにより、処理中ではない処理部における基板の処理が最短時間で開始されるとともに、割り当て済みのジョブに対する基板収納部における基板に対する処理部の処理も遅延しない。この結果、基板処理装置１全体の基板の処理量が最大化される。
【００５５】
以上の実施形態をまとめる。上述の実施形態において、前処理系は、第１基板に対して第１処理（前処理）を行う第１処理部として機能する。４つの処理部ＩＳＴ１，ＩＳＴ２，ＩＳＴ３，ＩＳＴ４は、第１処理が行われた第１基板に対して第２処理（パターン形成）を行う第２処理部として機能する。制御部７は、第２処理に要する時間に基づいて、第１処理部へ第２基板を投入するタイミングを決定する決定部として機能する。制御部７はまた、決定されたタイミングまで第２基板の投入を待機している間に第３基板（新たな基板収納部における基板）を処理する新たな処理要求（新たなジョブ）を受け付ける。制御部７は、この新たな処理要求を受け付けた場合に、該第３基板を第２基板に優先して第１処理部に投入するよう処理順を変更する変更部としても機能する。
【００５６】
＜第２実施形態＞
図１５は、基板収納部ＦＰ１〜ＦＰ８、前処理系としてＰＢＫ１〜ＰＢＫ４，ＰＣＰ１〜ＰＣＰ２，ＦＩ，ＷＴＣ，ＰＡ，ＦＯ、及び処理部ＩＳＴ１〜ＩＳＴ４における基板の搬送経路の関係をグラフ化したものである。処理部ＩＳＴ１〜ＩＳＴ４のスループットが第１実施形態のものよりも高い場合、前処理部ＰＢＫ１〜ＰＢＫ４，ＰＣＰ１〜ＰＣＰ２のように前処理部はそれぞれ複数の基板を並行化して前処理を実行できるように基板処理装置１に構成される。
【００５７】
図１６は、各ユニットの基板１枚あたりの総処理時間の例を示す図である。処理部ＩＳＴにおける総処理時間が第１実施形態（図５）に比べて短い。そのため、前処理部ＰＢＫにおいて複数の基板を並行化できる構成ではない場合、前処理部ＰＢＫによる前処理によって、処理部ＩＳＴの処理に遅延が発生して、基板処理装置１全体の処理量が向上しない。
【００５８】
本実施形態においても、図１４のフローチャートに従ってジョブを割り当てられた基板収納部における基板の処理順を決定し、基板に対して搬送、前処理、及び処理を実施する。待機中に他の基板収納部を用いる新たなジョブが現在未使用の処理部に割り当てられた場合、該他の基板収納部における基板の前処理が優先して開始されるように基板の処理順を変更する。これにより、処理中ではない処理部における基板の処理が最短時間で開始されるとともに、割り当て済みのジョブに対する基板収納部における基板に対する処理部の処理も遅延しない。この結果、基板処理装置１全体の基板の処理量が最大化される。
【００５９】
ただし、並行化して複数の基板を前処理できる前処理系を基板処理装置１が構成する場合、前処理部における基板の前処理時間は見掛け上、並行化可能な基板の数で割った時間を基板１つあたりの該前処理部での前処理時間とみなすことができる。基板収納部から処理部への基板の搬送経路上に存在する前処理系をＵ(i)(i=1,2,…,m)とする。また、前処理系のユニットＵ(i)における前処理時間をＴ(i)、前処理系のユニットＵ(i)からＵ(i+1)への搬送時間をＴT(i)、処理部ＩＳＴ１〜ＩＳＴ４における基板１枚あたりの処理時間をＴISTとする。また、処理中である処理部の数をｎ、前処理系のユニットＵ(i)における並行化して前処理可能な基板の数をＰ(i)とする。ジョブが割り当てられた基板収納部から基板を搬送して前処理を開始する。その後、次に予定されている基板の前処理を開始するまでに、待機時間だけ待機する。この待機を実施しても、処理部での基板の処理量を低下させずに、割り当て済みのジョブに対する基板の搬送部での搬送及び前処理系における前処理を実施できる待機時間の最大値は、次式によって算出される。
【００６０】
【数６】
0006320457.tif 000007
【００６１】
＜第３実施形態＞
新たにジョブが割り当てられた基板収納部の基板の処理を、ジョブが割り当てられていた基板収納部に存在する「未処理」の基板よりも優先するように基板の処理順を変更する基板処理方法を説明した。上述の第１及び第２実施形態では、前処理を開始している基板に対しては基板の処理順を変更しない基板処理方法であった。本実施形態では、図１５のように、複数の基板を並行化して前処理できる前処理系が基板処理装置１に構成されている場合は、次のユニットへ搬送する基板に対して基板の処理順を変更する基板の制御処理について説明する。
【００６２】
図１７は、前処理部ＰＢＫ１〜ＰＢＫ４を起点とした基板の搬送経路の関係をグラフ化したものである。本実施形態では、前処理部ＰＢＫ１〜ＰＢＫ４から前処理部ＰＣＰ１，ＰＣＰ２へ基板を搬送して前処理部ＰＣＰ１，ＰＣＰ２で基板に対して前処理を開始する。その後、待機時間だけ待機した後に、前処理部ＰＢＫ１〜ＰＢＫ４における基板の処理順を変更して、その処理順に基づいて次の基板を前処理部ＰＢＫ１〜ＰＢＫ４から前処理部ＰＣＰ１，ＰＣＰ２へ搬送する。待機時間の最大値は、上述の第１及び第２実施形態と同様の方法により算出できる。
【００６３】
例えば、基板収納部ＦＰから処理部ＩＳＴ１〜ＩＳＴ４への基板の搬送経路上に存在する前処理系のユニットをＵ(i)(i=1,2,…,M)とする。また、前処理系のユニットＵ(i)における前処理時間をＴ(i)、前処理系のユニットＵ(i)からＵ(i+1)への搬送時間をＴT(i)とする。また、処理部ＩＳＴ１〜ＩＳＴ４における基板１枚あたりの処理時間をＴIST、処理中である処理部の数をｎ、前処理系のユニットＵ(i)における並行化可能な基板の数をＰ(i)とする。複数の基板を並行化して前処理／格納が可能な前処理系のユニットＵ(a)(a=1,2,…,M-1)から基板を搬送した後、次に前処理系のユニットＵ(a)から基板の搬送を開始するまでに待機する待機時間を考える。この待機を実施しても、割り当て済みのジョブに対する基板を、処理部での基板の処理量を低下させずに搬送部での搬送及び前処理系における前処理が実施できる待機時間の最大値は、次式によって算出される。
【００６４】
【数７】
0006320457.tif 000008
【００６５】
図１８は、本実施形態における基板処理方法を示すフローチャートである。制御部７は、前処理系のユニットＵ(a)から前処理系のユニットＵ(a+1)へ基板を搬送する（Ｓ２２）。その後、制御部７は、式（７）により算出した最大の待機時間、スケジュールされた次の基板の、基板収納部から前処理系のユニットＵ(a)への搬送を待機させる（Ｓ２４）。
【００６６】
待機中に新たな基板が前処理系のユニットＵ(a)（図１７の例ではＰＢＫ１〜４のいずれか）へ搬送された場合（Ｓ２６でＹＥＳ）、制御部７は、前処理系のユニットＵ(a)から搬送する基板の処理順を変更する（Ｓ２８）。待機中に新たな基板が前処理系のユニットＵ(a)へ搬送されなかった場合（Ｓ２６でＮＯ）は、直前の基板の処理順を引き継ぐ。
【００６７】
次に、制御部７は、処理順（Ｓ２８で変更された場合は変更後の処理順）に基づいて、次の基板を前処理系のユニットＵ(a)から前処理系のユニットＵ(a+1)へ搬送する（Ｓ３０）。その後、制御部７は、前処理系のユニットＵ(a)から搬送する基板が他に存在するかを判断する（Ｓ３２）。前処理系のユニットＵ(a)から搬送する基板が他に存在する場合、Ｓ２４に戻り、その基板に対して処理を繰り返す。
【００６８】
本実施形態において、前処理系のユニットＵ(a)から前処理系のユニットＵ(a+1)へ搬送する基板の処理順を変更する際、次に搬送する基板が前処理系のユニットＵ(a)において前処理中である場合が発生し得る。この場合は、当該基板の搬送は実施せず、さらに次の処理順である基板を搬送する。
【００６９】
このように、図１８のフローチャートに従って、前処理系に存在する基板の処理順が決定され、基板に対して搬送、前処理、及び処理が実施される。待機中に新たな基板収納部に対して新たなジョブが処理中ではない処理部へ割り当てられた場合、該新たな基板収納部における基板の前処理が優先されるように基板の処理順が変更される。これにより、処理中ではない処理部における基板の処理が最短時間で開始されるとともに、割り当て済みのジョブに対する基板収納部における基板に対する処理部の処理も遅延しない。この結果、基板処理装置１全体の基板の処理量が最大化される。
【００７０】
＜第４実施形態＞
第２実施形態と第３実施形態とを併用する場合、あるいは、第３実施形態で前処理系の複数のユニットに対して基板の処理順を変更する場合を考える。これらの場合、式（６）及び式（７）で算出した最大待機時間だけ待機すると、処理部ＩＳＴ１〜ＩＳＴ４における基板の処理に遅延が発生して基板処理装置１の基板の処理量が低下する。このため、制御部７は、それぞれの待機時間の合計が式（６）及び式（７）を超えないように配分する。
【００７１】
＜物品製造方法の実施形態＞
本発明の実施形態における物品の製造方法は、例えば、半導体デバイス等のマイクロデバイスや微細構造を有する素子等の物品を製造するのに好適である。本実施形態の物品の製造方法は、上記のリソグラフィ装置（露光装置やインプリント装置、描画装置など）を用いて基板に原版のパターンを転写する工程と、かかる工程でパターンが転写された基板を加工する工程とを含む。更に、かかる製造方法は、他の周知の工程（酸化、成膜、蒸着、ドーピング、平坦化、エッチング、レジスト剥離、ダイシング、ボンディング、パッケージング等）を含む。本実施形態の物品の製造方法は、従来の方法に比べて、物品の性能・品質・生産性・生産コストの少なくとも１つにおいて有利である。
【００７２】
＜他の実施形態＞
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００７３】
１：基板処理装置、ＩＳＴ：処理部、３ａ，３ｂ：搬送部、４ａ，４ｂ：前処理部、５ａ，５ｂ：格納部、ＦＰ：基板収納部、７：制御部
【図１】
0006320457.tif 000009
【図２】
0006320457.tif 000010
【図３】
0006320457.tif 000011
【図４】
0006320457.tif 000012
【図５】
0006320457.tif 000013
【図６】
0006320457.tif 000014
【図７】
0006320457.tif 000015
【図８】
0006320457.tif 000016
【図９】
0006320457.tif 000017
【図１０】
0006320457.tif 000018
【図１１】
0006320457.tif 000019
【図１２】
0006320457.tif 000020
【図１３】
0006320457.tif 000021
【図１４】
0006320457.tif 000022
【図１５】
0006320457.tif 000023
【図１６】
0006320457.tif 000024
【図１７】
0006320457.tif 000025
【図１８】
0006320457.tif 000026