(57)【特許請求の範囲】
【請求項１】
制御電圧により出力信号の周波数を変化させる電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する周波数分周器と、
基準信号の位相と、前記周波数分周器により分周された出力信号の位相とを比較し、位相差に対応する電圧を出力する位相周波数比較器と、
前記位相周波数比較器から出力された電圧を差動電流に変換し、前記差動電流を出力する差動チャージポンプ回路と、
前記差動チャージポンプ回路から出力された前記差動電流の極性を切り替える第１のスイッチと、
前記第１のスイッチから出力された差動電流を差動電圧に変換し、前記差動電圧を前記電圧制御発振器の前記制御電圧として出力する差動ループフィルタと、を備え、
前記電圧制御発振器は、前記差動ループフィルタから出力された差動電圧に基づいてチャープ信号を生成する位相同期回路。
【請求項２】
前記チャープ信号の周波数掃引方向が切り替わるときに、前記第１のスイッチは、前記差動チャージポンプ回路が出力した前記差動電流の極性を切り替える請求項１記載の位相同期回路。
【請求項３】
前記差動電圧の極性を切り替える第２の差動スイッチを備えた請求項１又は請求項２に記載の位相同期回路。
【請求項４】
前記チャープ信号の周波数掃引方向が切り替わるときに、前記第２のスイッチは、前記差動電圧の極性を切り替える請求項３記載の位相同期回路。
【請求項５】
前記電圧制御発振器の出力周波数に対する前記制御電圧の特性をシフトさせるオフセット電圧を出力する周波数オフセット制御回路を備え、
前記電圧制御発振器は、前記オフセット電圧により前記特性をシフトする請求項１から請求項４のいずれか１項に記載の位相同期回路。
【請求項６】
前記差動電圧をシングルエンドの電圧に変換し、前記シングルエンドの電圧を前記電圧制御発振器の前記制御電圧として出力する差動シングルエンド変換回路を備えた請求項１から請求項５のいずれか１項に記載の位相同期回路。
【請求項７】
前記差動電圧をシングルエンドの電圧に変換し、前記シングルエンドの電圧に前記オフセット電圧を加算し、加算した電圧を前記電圧制御発振器の前記制御電圧として出力する差動シングルエンド変換回路を備えた請求項５項に記載の位相同期回路。
【請求項８】
変調された前記基準信号を出力するディジタル直接合成発振器を備えた請求項１から請求項７のいずれか１項に記載の位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャープ信号を生成する位相同期回路に関する。
【背景技術】
【０００２】
位相同期回路（ＰＬＬ回路：Ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ回路)は、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、周波数分周器、周波数制御回路、ループフィルタ、チャージポンプ回路、位相周波数比較器、基準信号源を備え、ＶＣＯの出力信号の位相と、基準信号源の位相とを比較し、その誤差に相当する電流もしくは電圧を、ループフィルタを通してＶＣＯにフィードバックすることで、ＶＣＯの発振周波数を安定させる回路である。
【０００３】
このようなＰＬＬ回路は、ＶＣＯの周波数と基準信号源の周波数との比を制御することで、ＶＣＯから変調波を出力することができる。そのため、例えば、ＦＭＣＷ（Ｆｒｅｑｕｅｎｃｙ Ｍｏｄｕｌａｔｅｄ Ｃｏｎｔｉｎｕｏｕｓ Ｗａｖｅ）レーダの送信波として用いられるチャープ信号をＰＬＬ回路で生成することが可能である。チャープ信号とは、時間に対して周波数を変化させる信号である。
【０００４】
チャープ信号を生成するＰＬＬ回路の従来技術としては、例えば非特許文献１において、チャージポンプ回路を使ったＰＬＬ回路が示されている。このＰＬＬ回路は、ＶＣＯの出力信号を周波数分周器で分周する際の分周比を、ΔΣ変調器を用いた周波数制御回路で制御することで、ＶＣＯからチャープ信号を出力することができる。
【０００５】
図１１は、従来のＰＬＬ回路がチャープ信号を生成するときの、チャージポンプ回路の出力電流（Ｉｏｕｔ）、ＶＣＯの制御電圧（Ｖｔ）、及びＶＣＯの出力周波数（ｆｖｃｏ）の時間変化を示す図である。図１１（ａ）は、チャープ信号として三角波を出力する場合の図であり、図１１（ｂ）はのこぎり波を出力する場合の図である。図１１において、上から１段目の図は、チャージポンプ回路から出力される電流（Ｉｏｕｔ）の時間変化を示す。上から２段目の図は、ループフィルタから出力されるＶＣＯの制御電圧（Ｖｔ）の時間変化を示す。上から３段目の図は、ＶＣＯの出力周波数（ｆｖｃｏ）の時間変化を示す。実線は、現実のＶｔ、ｆｖｃｏの波形を示している。点線は、理想状態におけるＶｔ、ｆｖｃｏの波形を示している。ΔΣ変調器を用いた場合、Ｉｏｕｔは、基準信号と分周されたＶＣＯ信号の位相差に比例した幅のパルスの集まりで示される。Ｉｏｕｔをループフィルタで平滑化および電流-電圧変換するとＶｔとなる。ＶＣＯはＶｔに応じた周波数ｆｖｃｏで発振する。ここでは、ＶＣＯは、制御電圧に対して発振周波数が理想的な線形特性を有していると仮定しているため、Ｖｔとｆｖｃｏは同じ波形となっている。
【０００６】
図１１において、Ｖｔとｆｖｃｏは理想波形に比べてなまっており、特にＶｔの傾きが正から負に切り替わる時に理想値からの誤差が大きくなっている。これは、従来のＰＬＬ回路において、Ｖｔの傾きが切り替わる変曲点（周波数掃引方向が切り替わる点）で、チャージポンプ回路はＩｏｕｔを正から負に急激に変化させる必要があるからである。ＶｔによってＶＣＯは制御されるため、Ｖｔが追従できないとＶＣＯの出力周波数ｆｖｃｏも追従できずに、波形がなまってしまう。特に、高速にチャープ信号を生成する場合、Ｉｏｕｔには急激な変化が必要になるので、上記の現象は顕著になる。このように、従来のＰＬＬ回路では、チャープ信号の波形に歪みが生じていた。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Ａ.Ｓｔｅｌｚｅｒ, Ｋ.Ｅｔｔｉｎｇｅｒ, Ｊ.Ｈｏｆｔｂｅｒｇｅｒ, Ｊ.Ｆｅｎｋ, Ｒ.Ｗｅｉｇｅｌ「Ｆａｓｔ ａｎｄ ａｃｃｕｒａｔｅ ｒａｍｐ ｇｅｎｅｒａｔｉｏｎ ｗｉｔｈ ａ ＰＬＬ−ｓｔａｂｉｌｉｚｅｄ ２４−ＧＨｚ ＳｉＧｅ ＶＣＯ ｆｏｒ ＦＭＣＷ ａｎｄ ＦＳＣＷ ａｐｐｌｉｃａｔｉｏｎｓ」, ２００３ ＩＥＥＥ ＭＴＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来のＰＬＬ回路では、チャープ信号を生成する場合、周波数掃引方向が切り替わるときに、チャージポンプ回路の出力電流を正から負へ急激に切り替える必要があるという課題があった。
【０００９】
本発明は、上記のような課題を解決するためになされたもので、チャープ信号の波形の歪みを抑制できる位相同期回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の位相同期回路は、制御電圧により出力信号の周波数を変化させる電圧制御発振器と、電圧制御発振器の出力信号を分周する周波数分周器と、基準信号の位相と、周波数分周器により分周された出力信号の位相とを比較し、位相差に対応する電圧を出力する位相周波数比較器と、位相周波数比較器から出力された電圧を差動電流に変換し、差動電流を出力する差動チャージポンプ回路と、差動チャージポンプ回路から出力された差動電流の極性を切り替える第１のスイッチと、第１のスイッチから出力された差動電流を差動電圧に変換し、差動電圧を電圧制御発振器の制御電圧として出力する差動ループフィルタと、を備え、電圧制御発振器は、差動ループフィルタから出力された差動電圧に基づいてチャープ信号を生成する。
【発明の効果】
【００１１】
本発明によれば、チャージポンプ回路が出力する差動電流の極性をスイッチにより切り替えることにより、チャージポンプ回路が出力する差動電流の方向を変化させずに、差動ループフィルタへ流れる差動電流の方向を変化させることができる。このため、チャープ信号の周波数掃引方向が切り替わるときに、チャージポンプ回路が出力する差動電流には急激な変化が生じず、チャープ信号の波形の歪みを抑制できるという効果がある。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係るＰＬＬ回路の一構成例を示す構成図である。
【図２】入力スイッチ８における電流経路の切り替え状態を示す図である。
【図３】入力スイッチ８にＤＰＤＴスイッチを用いたときの電流経路の切り替え状態を示す図である。
【図４】実施の形態１に係るＰＬＬ回路でチャープ信号を生成するときの、チャージポンプ回路の出力電流（Ｉｏｕｔ）、ＶＣＯの制御電圧（Ｖｔ）、及びＶＣＯの出力周波数（ｆｖｃｏ）の時間変化を示す図である。
【図５】実施の形態２に係るＰＬＬ回路の一構成例を示す構成図である。
【図６】ＶＣＯ１２のＶ−Ｆ特性の電圧オフセットを示す図である。
【図７】Ｖ−Ｆ特性にオフセットが生じている場合に、のこぎり波を生成するときの、Ｉｏｕｔ、Ｖｆｐ、Ｖｆｎ、Ｖｔｐ、Ｖｔｎ、ｆｖｃｏの時間変化を示すである。
【図８】実施の形態３に係るＰＬＬ回路の一構成例を示す構成図である。
【図９】実施の形態４に係るＰＬＬ回路の一構成例を示す構成図である。
【図１０】実施の形態５に係るＰＬＬ回路の一構成例を示す構成図である。
【図１１】従来のＰＬＬ回路でチャープ信号を生成するときのＩｏｕｔ、Ｖｆｐ、Ｖｆｎ、Ｖｔｐ、Ｖｔｎ、ｆｖｃｏの時間変化を示す図である。
【発明を実施するための形態】
【００１３】
実施の形態１
図１は、実施の形態１に係るＰＬＬ回路の一構成例を示す構成図である。
本ＰＬＬ回路は、基準信号源１、ＶＣＯ（電圧制御発振器：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）２、周波数制御回路３、周波数分周器４、位相周波数比較器５、差動チャージポンプ回路６、差動ループフィルタ７、入力スイッチ８、出力スイッチ９を備える。図１において、Ｉｏｕｔは、差動チャージポンプ回路６の出力電流、ＶｆｐとＶｆｎは、差動ループフィルタ７の差動出力端子の電位、ＶｔｐとＶｔｎはＶＣＯ２の差動制御端子の電位を示す。
【００１４】
基準信号源１は、本ＰＬＬ回路の出力信号の基準となる信号を位相周波数比較器５に出力する信号源である。例えば、基準信号源１には、正確な周波数を出力できる水晶発振器などが用いられる。
【００１５】
ＶＣＯ２は、電圧により発振周波数を制御する発振器である。ＶＣＯ２には、例えば、可変容量ダイオードで発振周波数を変化させる発振器が用いられる。可変容量ダイオードは、印加する電圧によって容量を変化させる。これによって、可変容量ダイオードを含む共振回路の共振周波数が変化し、発振周波数が変化する。ＶＣＯ２には、電圧により発振周波数が変化する発振器であればどんな構成の発振器を用いても良い。
【００１６】
周波数制御回路３は、周波数分周器４の分周比を制御する信号を出力する制御回路である。例えば、周波数制御回路３は、ΔΣ変調器を用いて、周波数分周器４の分周比を１０、１１、９と変化させ、平均として分周比が１０となるように、周波数分周器４の分周比を制御する信号を出力する。ここで、制御する分周比は必ずしも整数に限られない。また、周波数制御回路３は、入力スイッチ８、及び出力スイッチ９を切り替える信号を出力する。
【００１７】
周波数分周器４は、周波数制御回路３から入力された信号にしたがって、ＶＣＯ２から入力される信号の周波数を１／Ｎ（Ｎは自然数）分周し、分周した信号を位相周波数比較器５に出力する回路である。
【００１８】
位相周波数比較器５は、基準信号源１の出力信号と、周波数分周器４が出力する信号との位相を比較し、その位相差に対応するパルス幅をもつ電圧（以下、電圧パルスと呼ぶ）を、差動チャージポンプ回路６に出力する回路である。
【００１９】
差動チャージポンプ回路６は、位相周波数比較器５が出力した電圧パルスを電流パルスに変換し、差動ループフィルタ７に出力する回路である。差動チャージポンプ回路６は、差動ループフィルタ７に電荷を遷移させることができるものであれば、どんな構成のものを用いても良い。例えば、差動チャージポンプ回路６は、電流源とスイッチから構成されるものが用いられる。差動チャージポンプ回路６は、電圧パルスに応じて電流源につながるスイッチがＯＮになり、そのときに電流源から電流が流れることにより、電圧パルスを電流パルスに変換する。
【００２０】
差動ループフィルタ７は、差動チャージポンプ回路６が出力した電流パルスを平滑化するとともに、電流−電圧変換を行ない、変換した電圧をＶＣＯ２の制御電圧として、ＶＣＯ２に出力するフィルタである。例えば、差動ループフィルタ７は、容量と抵抗などから構成されるローパスフィルタが用いられる。差動ループフィルタ７に電流が流れ、容量に電荷が蓄積されることにより、電流が積分され、電圧に変換される。また、容量により高周波成分が取り除かれる。容量（Ｃ）において、電荷（Ｑ）と電圧（Ｖ）の関係は、Ｑ＝ＣＶで表されるので、容量に電荷が蓄積されれば電圧は高くなり、容量から電荷が放出されれば電圧は低くなる。つまり、差動ループフィルタ７に流れる電流の方向により、変換される電圧の変化方向は異なる。
【００２１】
入力スイッチ８（ＳＷａ、第１のスイッチの一例）は、差動チャージポンプ回路６の出力側と差動ループフィルタ７の入力側に接続される。入力スイッチ８は、周波数制御回路３からの信号にしたがって、差動チャージポンプ回路６から差動ループフィルタ７に出力される電流の極性を切り替えるスイッチである。スイッチを構成する回路素子としては、ダイオードスイッチ、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）スイッチ、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）スイッチなどが用いられるが、ＯＮ状態とＯＦＦ状態を切り替えることができれば他の回路素子であっても良い。
【００２２】
図２は、入力スイッチ８における電流経路の切り替え状態を示す図である。
ここでは、差動線路を並行に接続することをストレート状態といい、差動線路を交差させて接続することをクロス状態という。入力スイッチ８は、差動ループフィルタ７の入力側に接続され、ストレート状態とクロス状態を切り替えることにより、差動ループフィルタ７を流れる電流の方向を変化させる。図２において、＋は電流が左から右に流れることを示し、−は電流が右から左に流れることを示す。ストレート状態からクロスの状態を切り替えると、スイッチより左の線路の極性は変化しないが、スイッチより右側の線路の極性は変化する。つまり、スイッチより左の線路に差動チャージポンプ回路６が接続され、スイッチより左の線路に差動ループフィルタ７が接続されると、差動チャージポンプ回路６の電流の方向は変化しないが、差動ループフィルタ７へ流れる電流の方向が変化することになる。
【００２３】
入力スイッチ８は、差動チャージポンプ回路６から差動ループフィルタ７に出力される電流の極性を変化させる構成のものであれば、他の構成でも良い。例えば、入力スイッチ８は、差動線路に対してＤＰＤＴ（Ｄｕａｌ  Ｐｏｌｅ  Ｄｕａｌ  Ｔｈｒｏｗ）スイッチを使った構成で、差動の電流経路を切り替えるようにしても良い。ＤＰＤＴスイッチとは、２つのＳＰＤＴ（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｕａｌ  Ｔｈｒｏｗ）スイッチから構成され、２つの線路に対して、２つの接点を切り替えるスイッチ、つまり、２つのスイッチを用いて２つの状態を切り替えるスイッチをいう。ＳＰＤＴスイッチは１つの入力に対して、２つの状態を切り替えるスイッチである。ＤＰＤＴスイッチは、２つのＳＰＤＴスイッチが同じ動作をすることにより、２状態を切り替えるスイッチである。
【００２４】
図３は、入力スイッチ８にＤＰＤＴスイッチを用いたときの電流経路の切り替え状態を示す図である。スイッチより右側の差動線路は、４つの線路に分けられ、そのうち２つの線路が同じ極性になるように接続されている。ＤＰＤＴスイッチを用いて電流経路を切り替えることにより、図２と同様に、スイッチより左側の線路の極性を変化させずに、右側の線路の極性を変化させることができる。
【００２５】
出力スイッチ９（ＳＷｂ、第２のスイッチの一例）は、入力スイッチ８と同じ構成をもつスイッチである。出力スイッチ９は、差動ループフィルタ７の出力側とＶＣＯ２の入力側に接続される。出力スイッチ９は、入力スイッチ８と同じく、周波数制御回路３からの信号にしたがって、ストレート状態とクロス状態を切り替える。これにより、ＶＣＯ２の制御電圧の極性を変化させる。例えば、ストレート状態からクロス状態に切り替えると、ＶＣＯ２に接続されている差動ループフィルタ７の端子が上下逆転するため、ＶＣＯ２の制御電圧は正から負へ切り替わる。
【００２６】
次に、チャープ信号を生成する時の動作について説明する。
図４は、実施の形態１に係るＰＬＬ回路でチャープ信号を生成するときのＩｏｕｔ、Ｖｆｐ、Ｖｆｎ、Ｖｔｐ、Ｖｔｎ、ｆｖｃｏの時間変化を示す図である。
図４（ａ）は、三角波出力、図４（ｂ）はのこぎり波出力を表している。上から１段目の図は、チャージポンプ回路６から出力される電流（Ｉｏｕｔ）の時間変化を示す。上から２段目の図は、差動ループフィルタ７から出力される電圧（Ｖｆｐ、Ｖｆｎ）の時間変化を示す。上から３段目の図は、ＶＣＯ２の制御電圧（Ｖｔｐ、Ｖｔｎ）の時間変化を示す。上から４段目の図は、ＶＣＯ２の出力周波数（ｆｖｃｏ）の時間変化を示す。
【００２７】
まず、三角波出力の場合について説明する。周波数制御回路３は、生成するチャープ信号（ｆｖｃｏ）の周波数変化に合わせて、周波数分周器４の分周比を制御する信号を出力する。また、周波数制御回路３は、ｆｖｃｏの傾きが変化するときに、入力スイッチ８と出力スイッチ９の状態を切り替える信号を出力する。
【００２８】
周波数分周器４は、周波数制御回路３から出力される分周比の制御信号にしたがって、ＶＣＯ２から出力される信号の周波数を分周し、位相周波数比較器５に分周した信号を出力する。位相周波数比較器５は、基準信号源１から出力される信号の位相と、周波数分周器４から出力される信号の位相とを比較し、その位相差に対応する電圧パルスをチャージポンプ回路６に出力する。
【００２９】
差動チャージポンプ回路６は、位相周波数比較器５から出力される電圧パルスを電流パルスに変換し、入力スイッチ８を介して、差動ループフィルタ７に出力する。差動ループフィルタ７は、差動チャージポンプ回路６から出力されるＩｏｕｔを平滑化及び電流−電圧変換し、出力スイッチ９を介してＶＣＯ２に変換した電圧を出力する。ＶＣＯ２は、差動ループフィルタ７から出力された電圧に応じて発振周波数を変化させる。ｆｖｃｏの傾きが変化しない区間（チャープ信号の周波数掃引方向が変化しない区間）では、本ＰＬＬ回路は上記のように動作する。
【００３０】
次に、三角波を生成するためにｆｖｃｏの傾きを変化させる場合（チャープ信号の周波数掃引方向が切り替わる場合）の動作について説明する。三角波を生成する場合、周波数制御回路３は、出力スイッチ９の状態を切り替える信号は出力せず、ｆｖｃｏが上昇する区間（アップチャープ信号区間）から下降する区間（ダウンチャープ信号区間）に切り替わるときに、入力スイッチ８をストレート状態からクロス状態に切り替える制御信号を出力する。また、周波数制御回路３は、ｆｖｃｏが下降する区間から上昇する区間に切り替わるときに、入力スイッチ８をクロス状態からストレート状態に切り替える制御信号を出力する。つまり、ｆｖｃｏが上昇する区間では、入力スイッチ８はストレート状態、出力スイッチ９はストレート状態となり、ｆｖｃｏが下降する区間では、入力スイッチ８はクロス状態、出力スイッチ９はストレート状態となる。
【００３１】
本ＰＬＬ回路は、入力スイッチ８の状態を切り替えることにより、差動チャージポンプ回路６が出力するＩｏｕｔの方向を変化させずに、差動ループフィルタ７に流れる電流方向を変化させることができる。これは、入力スイッチ８が、ストレート状態からクロス状態になることで、差動ループフィルタ７の電流経路が切り替えられ、電流の極性が反転するからである。左から右に流れる電流を正とすると、差動チャージポンプ回路６の出力するＩｏｕｔは正のままであっても、入力スイッチ８を切り替えることにより、差動の信号線が交差して差動ループフィルタ７に接続されるので、差動ループフィルタ７に流れる電流は正から負に変化する。したがって、本ＰＬＬ回路では、チャープ信号を生成するときに、周波数掃引方向が切り替わっても、差動チャージポンプ回路６は、図４（ａ）の上から１段目の図に示されているように、一定の電流パルスを出力する。
【００３２】
本ＰＬＬ回路では、チャープ信号の周波数掃引方向が切り替わるときに、差動チャージポンプ回路６のＩｏｕｔは正から負に急激に変化しないので、差動ループフィルタ７による時定数の影響を受けてもＩｏｕｔの変化に対してＶｔｐは追従できる。そして、ＶｔｐによりＶＣＯ２の発振周波数は制御される。このように、本ＰＬＬ回路は、入力スイッチ８により差動電流の極性を切り替えることができ、差動チャージポンプ回路の動作を変えずに三角波を生成することができる。
【００３３】
次に、のこぎり波出力の場合について説明する。本ＰＬＬ回路は、のこぎり波出力時、図４（ｂ）に示す通り、入力スイッチ８（ＳＷａ）と出力スイッチ９（ＳＷｂ）の両方の切り替えを行う。周波数制御回路３は、ｆｖｃｏが上昇する区間から下降する区間に切り替わるときに、入力スイッチ８と出力スイッチ９の状態を切り替える制御信号を出力する。つまり、入力スイッチ８と出力スイッチ９の状態がストレート状態であればクロス状態に切り替え、クロス状態であればストレート状態に切り替える。これにより、ｆｖｃｏが上昇する区間において、入力スイッチ８と出力スイッチ９は、ストレート状態とクロス状態を交互に繰り返す。
【００３４】
三角波出力の場合と同様に、入力スイッチ８を切り替えることにより、差動ループフィルタ７の電流経路を切り替え、差動電流の極性を切り替えるので、差動チャージポンプ回路６から出力される電流Ｉｏｕｔは正から負に急激に変化することはない。また、本ＰＬＬ回路は、出力スイッチ９を切り替えることにより、ＶＣＯ２の制御電圧の正負の極性を切り替えることができ、のこぎり波のもつ、高い周波数から低い周波数への急激な変化に対応して発振周波数を変化させることができる。したがって、本ＰＬＬ回路は、図４（ｂ）に示すように、Ｉｏｕｔを急激に変化させることなく、歪みの小さい、のこぎり波を生成することができる。
【００３５】
以上のように実施の形態１によれば、差動チャージポンプ回路６から出力される電流を、入力スイッチ８を介して、差動ループフィルタに出力するように構成したので、チャープ信号の周波数掃引方向が切り替わるときに、入力スイッチ８により差動チャージポンプ回路６が出力する差動電流の極性を切り替えることができる。これにより、差動チャージポンプ回路６の出力電流の方向を正から負に変化させることなく、差動ループフィルタ７に流れる電流の方向を変化させることができる。このため、チャープ信号を生成する場合に、差動チャージポンプ回路６の出力電流が急激に変化せず、本ＰＬＬ回路は、チャープ信号の波形の歪みを抑制できる効果を奏する。
【００３６】
なお、差動ループフィルタ７は、抵抗とキャパシタなどから構成されたパッシブフィルタを用いても良いし、能動素子を使ったアクティブフィルタを用いても良く、同様の効果が得られる。
【００３７】
実施の形態２．
図５は、実施の形態２に係るＰＬＬ回路の一構成例を示す構成図である。
なお、図５中、図１と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態１の構成と比べて、実施の形態２のＰＬＬ回路は、ＶＣＯ２の代わりに周波数オフセット機能を有するＶＣＯ１０を備え、周波数オフセット制御回路１１を追加した点が異なる。
【００３８】
周波数オフセット制御回路１１は、チャープ信号の中心周波数において、ＶＣＯ１０の制御電圧が０となるように、ＶＣＯ１０にオフセット電圧を出力する回路である。
ＶＣＯ１０は、電圧制御発振器における出力周波数に対する制御電圧の特性（以下、Ｖ−Ｆ特性と呼ぶ）を、制御電圧に対してシフトできる機能をもつ電圧制御発振器である。
【００３９】
次に、実施の形態２のＰＬＬ回路の動作について説明する。まず、ＶＣＯ１０のＶ−Ｆ特性にオフセットが生じたときに、チャープ信号がどうなるかを説明する。
【００４０】
図６は、ＶＣＯ１０のＶ−Ｆ特性の電圧オフセットを示す図である。
図６において、ｆｃはチャープ信号の中心周波数、Ｖｔｐ−ＶｔｎはＶＣＯ１０の制御電圧、ΔＶはＶ−Ｆ特性のオフセット電圧を示す。点線が理想状態のＶ−Ｆ特性を示し、実線が個体ばらつきなどによりＶ−Ｆ特性にオフセットが生じたときの特性を示す。理想状態の場合、ＶＣＯ１０は、電圧が０のときｆｃで発振する。また、理想状態では、最大発振周波数（ｆｍａｘ）のときの電圧（Ｖｍａｘ）と最小発振周波数（ｆｍｉｎ）のときの電圧（Ｖｍｉｎ）は、正負の符号が異なるだけで絶対値は同じである。したがって、ｆｍａｘのときに出力スイッチ９を切り替えると、電圧の符号が反転し、発振周波数はｆｍｉｎに変化する。
【００４１】
しかし、Ｖ−Ｆ特性にオフセットが生じている場合、ｆｍａｘのときに出力スイッチ９を切り替えても、ＶＣＯ１０がｆｍａｘを出力するときの電圧（Ｖｍａｘ＿ｏｆｆｓｅｔ）とＶＣＯ１０がｆｍｉｎを出力するときの電圧（Ｖｍｉｎ＿ｏｆｆｓｅｔ）の絶対値は一致しない。したがって、発振周波数はｆｍｉｎに変化しない。図６において、白丸は、出力スイッチ９を切り替えたときの電圧（−Ｖｍａｘ＿ｏｆｆｓｅｔ）を示している。白丸は、ｆｍｉｎを与える電圧（Ｖｍｉｎ＿ｏｆｆｓｅｔ）と大きく異なるため、このままではｆｍｉｎで発振しない。したがって、ｆｍｉｎで発振させるためには、差動チャージポンプ回路６は、電圧を下げるように、電流の方向を変化させる必要がある。
【００４２】
図７は、Ｖ−Ｆ特性にオフセットが生じている場合に、のこぎり波を生成するときの、Ｉｏｕｔ、Ｖｆｐ、Ｖｆｎ、Ｖｔｐ、Ｖｔｎ、ｆｖｃｏの時間変化を示す図である。上から１段目の図は、チャージポンプ回路６から出力される電流（Ｉｏｕｔ）の時間変化を示す。上から２段目の図は、差動ループフィルタ７から出力される電圧（Ｖｆｐ、Ｖｆｎ）の時間変化を示す。上から３段目の図は、ＶＣＯ１０の制御電圧（Ｖｔｐ、Ｖｔｎ）の時間変化を示す。上から４段目の図は、ＶＣＯ１０の出力周波数（ｆｖｃｏ）の時間変化を示す。また、図７において、ｆｃはチャープ信号の中心周波数、ｔｃはｆｃに対応する時間、ΔＶはＶ−Ｆ特性のオフセット電圧を示す。
【００４３】
図７の上から１段目の図において、ｆｖｃｏの傾きが変化する変曲点で、Ｉｏｕｔが正から負に急激に変化している。これは、出力スイッチ９を切り替えても、それだけではｆｍｉｎが得られないので、ｆｍｉｎが得られるように、位相周波数比較器５の出力に応じて、差動チャージポンプ回路６がＩｏｕｔを変化させるためである。Ｉｏｕｔに正から負に急激な変化が生じているので、Ｖｔｐ、Ｖｔｎは追従できず、それにともないｆｖｃｏも波形が歪んでいる。
【００４４】
次に、実施の形態２のＰＬＬ回路における、ＶＣＯ１０のオフセット電圧の補償方法について説明する。まず、周波数制御回路３は、周波数分周器４の分周比を、ＶＣＯ１０がｆｃを出力する分周比に設定する。これにより、ＰＬＬのフィードバックループは、ｆｃの信号が出力されるように、ロックされる。この状態で、周波数オフセット制御回路１１は、ＶＣＯ１０に供給するΔＶを変化させる。ＰＬＬ回路はｆｃでロックされているので、ＶＣＯ１０の発振周波数は変化せず、ＶＣＯ１０がｆｃを出力するようにＶｔｐ−Ｖｔｎが変化する。周波数オフセット制御回路１１はＶｔｐ−Ｖｔｎが０となるΔＶを求め、その値を保存する。周波数オフセット制御回路１１は、チャープ信号を生成する時に、求めたΔＶをＶＣＯ１０に出力する。ＶＣＯ１０は、Ｖ−Ｆ特性をΔＶシフトさせる。これは、図６において、実線を点線にシフトさせることを意味する。これにより、ＶＣＯ１０は、理想特性を得ることができ、Ｖｔｐ−Ｖｔｎを−（Ｖｔｐ−Ｖｔｎ）に変化させたときに、ｆｍａｘからｆｍｉｎに発振周波数は変化する。したがって、実施の形態２のＰＬＬ回路は、歪みの小さい、のこぎり波を生成することができる。
【００４５】
以上のように構成した実施の形態２のＰＬＬ回路であっても、実施の形態１と同様の効果を奏する。加えて、実施の形態２のＰＬＬ回路は、ＶＣＯ１０のＶ−Ｆ特性に、個体ばらつきに起因する電圧オフセットが生じても、周波数オフセット制御回路１１からオフセット電圧を出力して、ＶＣＯ１０のＶ−Ｆ特性をシフトできるので、ＶＣＯ１０の個体ばらつきを補償して、チャープ信号の波形の歪みを防ぐことができる。
【００４６】
なお、ここでは、周波数オフセット制御回路１１は、ＶｔｐとＶｔｎをモニタして、オフセット電圧を調整したが、ＶｔｐとＶｔｎに対応するＩｏｕｔや周波数分周器４の出力電圧をモニタして、オフセット電圧を調整しても良い。また、周波数オフセット制御回路１１は、事前にＶＣＯ１０のＶ−Ｆ特性を測定した結果を記憶しておき、その結果からオフセット電圧を算出し、オフセット電圧を与えるようにしても良い。
【００４７】
実施の形態３．
図８は、実施の形態３に係るＰＬＬ回路の一構成例を示す構成図である。
なお、図８中、図１と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態１の構成と比べて、実施の形態３のＰＬＬ回路は、ＶＣＯ２の代わりにシングルエンド入力型のＶＣＯ１２を備え、差動シングルエンド変換回路１３を追加した点が異なる。
【００４８】
ＶＣＯ１２は、シングルエンド入力型の電圧制御発振器である。
差動シングルエンド変換回路１３は、差動ループフィルタ７から出力スイッチ９を介して入力される差動信号をシングルエンド信号に変換し、ＶＣＯ１２に出力する回路である。
【００４９】
実施の形態３の動作については、差動シングルエンド変換回路１３により、差動信号をシングルエンド信号に変換して、ＶＣＯ１２を制御している点が実施の形態１の動作と異なる。他の動作は実施の形態１と同じであるため、説明を省略する。
【００５０】
以上のように構成した実施の形態３のＰＬＬ回路であっても、実施の形態１と同様の効果を奏する。差動シングルエンド変換回路１３により差動信号をシングルエンド信号に変換しているので、差動入力型のＶＣＯより一般的な構成であるシングルエンド入力型のＶＣＯ１２が使用でき、ＶＣＯの選択自由度が大きくなるという効果を奏する。
【００５１】
実施の形態４．
図９は、実施の形態３に係るＰＬＬ回路の一構成例を示す構成図である。
なお、図９中、図１と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態３の構成と比べて、実施の形態４のＰＬＬ回路は、差動シングルエンド変換回路１３の代わりに、差動信号だけでなくオフセット電圧も入力される差動シングルエンド変換回路１４を備え、オフセット電圧を出力する周波数オフセット制御回路１１を追加した点が異なる。
【００５２】
差動シングルエンド変換回路１４は、差動ループフィルタ７から出力スイッチ９を介して入力される差動信号をシングルエンド信号に変換するとともに、変換したシングルエンド信号に周波数オフセット制御回路１１から入力されるオフセット信号を加算し、ＶＣＯ１２に出力する回路である。
【００５３】
以上のように構成した実施の形態４のＰＬＬ回路であっても、実施の形態１と同様の効果を奏する。さらに、実施の形態４のＰＬＬ回路は、シングルエンド入力型のＶＣＯ１２を使いつつ、ＶＣＯ１２のオフセット電圧を補償して、チャープ信号の波形の歪みを防ぐことができる。
【００５４】
実施の形態５．
図１０は、実施の形態５に係るＰＬＬ回路の一構成例を示す構成図である。
なお、図１０中、図１と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態１の構成と比べて、実施の形態５のＰＬＬ回路は、基準信号源１のディジタル直接合成発振器（ＤＤＳ：Ｄｉｒｅｃｔ  Ｄｉｇｉｔａｌ  Ｓｙｎｔｈｅｓｉｚｅｒ）１５を備え、周波数制御回路３の出力を周波数分周器４ではなく、ＤＤＳ１５に出力している点が異なる。実施の形態１から４では、周波数分周器４の分周比を制御することにより、ＰＬＬ回路の出力周波数を変化させていたが、実施の形態５のＰＬＬ回路では、周波数分周器の分周比は変化させず、ＤＤＳ１５から出力される基準信号を変化させることによりＰＬＬ出力周波数を変化させる。
【００５５】
ＤＤＳ１５は、任意の波形や周波数をディジタル的に生成できる回路である。ＤＤＳ１５は、周波数制御回路３から入力された信号に基づき、変調信号を生成し、基準信号として位相周波数比較器５に出力する。
【００５６】
以上のように構成した実施の形態５のＰＬＬ回路であっても、実施の形態１と同様の効果を奏する。さらに、実施の形態５のＰＬＬ回路は、ＤＤＳ１５を用いているので、任意の変調信号を簡単に生成でき、任意の周波数変化をもつチャープ信号を容易に生成できる。
【００５７】
なお、ここでは変調信号の生成にはＤＤＳ１５を用いたが、例えば別のＰＬＬを用いて変調信号を生成する構成も可能である。
【符号の説明】
【００５８】
１  基準信号源、  ２  １０  １２  ＶＣＯ、  ３  周波数制御回路、  ４  周波数分周器、  ５  位相周波数比較器、６  差動チャージポンプ回路、  ７  差動ループフィルタ、  ８  入力スイッチ、  ９  出力スイッチ、１１  周波数オフセット制御回路、  １３  １４  差動シングルエンド変換回路、  １５  ＤＤＳ
【図１】
0006331918.tif 000002
【図２】
0006331918.tif 000003
【図３】
0006331918.tif 000004
【図４】
0006331918.tif 000005
【図５】
0006331918.tif 000006
【図６】
0006331918.tif 000007
【図７】
0006331918.tif 000008
【図８】
0006331918.tif 000009
【図９】
0006331918.tif 000010
【図１０】
0006331918.tif 000011
【図１１】
0006331918.tif 000012