(57)【特許請求の範囲】
【請求項１】
直交振幅変調（ＱＡＭ）送信機であって、
同相（Ｉ）信号と直交（Ｑ）信号を生成するためのベースバンド回路と、
第１のパルス幅変調された（ＰＷＭ）信号を生成するために、前記Ｉ信号および第１のクロック信号を受信するための入力を有する、第１の回路と、
第２のＰＷＭ信号を生成するために、反転されたＩ信号および前記第１のクロック信号を受信するための入力を有する、第２の回路と、
第３のＰＷＭ信号を生成するために、前記Ｑ信号および第２のクロック信号を受信するための入力を有する、第３の回路と、
第４のＰＷＭ信号を生成するために、反転されたＱ信号および前記第２のクロック信号を受信するための入力を有する、第４の回路と、
前記第１および第２のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成するために、前記第１および第２の回路に結合される、第１の信号コンバイナと、前記第１の信号コンバイナは、前記第１のＰＷＭ信号から前記第２のＰＷＭ信号を減算することによって前記出力Ｉ信号から奇数次高調波を抑制するためのものであり、前記第１の信号コンバイナはさらに、前記出力Ｉ信号における１つまたは複数の偶数次高調波を抑制するように前記出力Ｉ信号をフィルタリングするためのものであり、
前記第３および第４のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成するために、前記第３および第４の回路に結合される、第２の信号コンバイナと、前記第２の信号コンバイナは、前記第３のＰＷＭ信号から前記第４のＰＷＭ信号を減算することによって、前記出力Ｑ信号から奇数次高調波を抑制するためのものであり、前記第２の信号コンバイナはさらに、前記出力Ｑ信号における１つまたは複数の偶数次高調波を抑制するように前記出力Ｑ信号をフィルタリングするためのものであり、
前記出力Ｉ信号および前記出力Ｑ信号を合計することに応答してＱＡＭ出力信号を生成するための合計ノードと、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数をＮ倍した数とおよそ等しくなり、ここで、Ｎは２より大きい偶数の整数であり、前記第１および第２のクロック信号の前記周波数は、前記ＱＡＭ出力信号の前記周波数よりも低く、前記第１のクロック信号と前記第２のクロック信号との間の位相差は、９０度の１／Ｎ倍である、
を備える、ＱＡＭ送信機。
【請求項２】
前記第１の信号コンバイナは、前記出力Ｉ信号を生成する前に前記第１および第２のＰＷＭ信号の基本周波数コンポーネントを抑制するためのものであり、
前記第２の信号コンバイナは、前記出力Ｑ信号を生成する前に前記第３および第４のＰＷＭ信号の基本周波数コンポーネントを抑制するためのものである、
請求項１に記載のＱＡＭ送信機。
【請求項３】
前記出力Ｉ信号は、前記第１のＰＷＭ信号の八次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の八次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ八倍に等しい、請求項１に記載のＱＡＭ送信機。
【請求項４】
前記出力Ｉ信号は、前記第１のＰＷＭ信号の四次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の四次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ四倍に等しい、請求項１に記載のＱＡＭ送信機。
【請求項５】
前記第１、第２、第３、および第４の回路は、それぞれデューティサイクルコントローラを備える、請求項１に記載のＱＡＭ送信機。
【請求項６】
前記第１の信号コンバイナと、前記第２の信号コンバイナと、前記合計ノードは共に、電力コンバイナを備える、請求項１に記載のＱＡＭ送信機。
【請求項７】
前記第１のＰＷＭ信号を増幅するために、前記第１の回路と前記第１の信号コンバイナとの間に結合された、第１のＣＭＯＳドライバ回路と、
前記第２のＰＷＭ信号を増幅するために、前記第２の回路と前記第１の信号コンバイナとの間に結合された、第２のＣＭＯＳドライバ回路と、前記第１および第２のＣＭＯＳドライバ回路は、スイッチトモード増幅器として動作するためのものである、
をさらに備える、請求項１に記載のＱＡＭ送信機。
【請求項８】
前記ＱＡＭ出力信号の周波数は、前記第１および第２のＣＭＯＳドライバ回路のスイッチング周波数の偶数の整数の倍数である、請求項７に記載のＱＡＭ送信機。
【請求項９】
通信デバイスであって、
同相（Ｉ）信号と直交（Ｑ）信号を生成するためのベースバンド回路と、
１つまたは複数のプロセッサと、
前記１つまたは複数のプロセッサによって実行されたときに、前記通信デバイスに、
前記Ｉ信号と第１のクロック信号の比較に応答して、第１のパルス幅変調された（ＰＷＭ）信号を生成することと、
反転されたＩ信号と前記第１のクロック信号の比較に応答して、第２のＰＷＭ信号を生成することと、
前記Ｑ信号と第２のクロック信号の比較に応答して、第３のＰＷＭ信号を生成することと、
反転されたＱ信号と前記第２のクロック信号の比較に応答して、第４のＰＷＭ信号を生成することと、
前記第１および第２のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成することと、
前記第１のＰＷＭ信号から前記第２のＰＷＭ信号を減算することによって前記出力Ｉ信号から奇数次高調波を抑制することと、
前記出力Ｉ信号における１つまたは複数の偶数次高調波を抑制するように前記出力Ｉ信号をフィルタリングすることと、
前記第３および第４のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成することと、
前記第３のＰＷＭ信号から前記第４のＰＷＭ信号を減算することによって、前記出力Ｑ信号から奇数次高調波を抑制することと、
前記出力Ｑ信号における１つまたは複数の偶数次高調波を抑制するように前記出力Ｑ信号をフィルタリングすることと、
前記出力Ｉ信号および前記出力Ｑ信号を合計することに応答してＱＡＭ出力信号を生成することと、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数をＮ倍した数とおよそ等しくなり、ここで、Ｎは２より大きい偶数の整数であり、前記第１および第２のクロック信号の前記周波数は、前記ＱＡＭ出力信号の前記周波数よりも低く、前記第１のクロック信号と前記第２のクロック信号との間の位相差は、９０度の１／Ｎ倍である、
を行わせる命令を記憶するメモリと
を備える、通信デバイス。
【請求項１０】
前記出力Ｉ信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力Ｉ信号を生成する前に、前記第１および第２のＰＷＭ信号の基本周波数コンポーネントを抑制させ、
前記出力Ｑ信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力Ｑ信号を生成する前に、前記第３および第４のＰＷＭ信号の基本周波数コンポーネントを抑制させる、
請求項９に記載の通信デバイス。
【請求項１１】
前記出力Ｉ信号は、前記第１のＰＷＭ信号の八次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の八次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ八倍に等しい、請求項９に記載の通信デバイス。
【請求項１２】
前記出力Ｉ信号は、前記第１のＰＷＭ信号の四次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の四次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ四倍に等しい、請求項９に記載の通信デバイス。
【請求項１３】
同相（Ｉ）信号および直交（Ｑ）信号に応答して、直交振幅変調（ＱＡＭ）出力信号を生成するための方法であって、前記方法は、
前記Ｉ信号と第１のクロック信号の比較に応答して、第１のパルス幅変調された（ＰＷＭ）信号を生成することと、
反転されたＩ信号と前記第１のクロック信号の比較に応答して、第２のＰＷＭ信号を生成することと、
前記Ｑ信号と第２のクロック信号の比較に応答して、第３のＰＷＭ信号を生成することと、
反転されたＱ信号と前記第２のクロック信号の比較に応答して、第４のＰＷＭ信号を生成することと、
前記第１および第２のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成することと、
前記第１のＰＷＭ信号から前記第２のＰＷＭ信号を減算することによって前記出力Ｉ信号から奇数次高調波を抑制することと、
前記出力Ｉ信号における１つまたは複数の偶数次高調波を抑制するように前記出力Ｉ信号をフィルタリングすることと、
前記第３および第４のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成することと、
前記第３のＰＷＭ信号から前記第４のＰＷＭ信号を減算することによって、前記出力Ｑ信号から奇数次高調波を抑制することと、
前記出力Ｑ信号における１つまたは複数の偶数次高調波を抑制するように前記出力Ｑ信号をフィルタリングすることと、
前記出力Ｉ信号および前記出力Ｑ信号を合計することに応答してＱＡＭ出力信号を生成することと、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数をＮ倍した数とおよそ等しくなり、ここで、Ｎは２より大きい偶数の整数であり、前記第１および第２のクロック信号の前記周波数は、前記ＱＡＭ出力信号の前記周波数よりも低く、前記第１のクロック信号と前記第２のクロック信号との間の位相差は、９０度の１／Ｎ倍である、
を備える、方法。
【請求項１４】
前記出力Ｉ信号を生成する前に前記第１および第２のＰＷＭ信号の基本周波数コンポーネントを抑制することと、
前記出力Ｑ信号を生成する前に前記第３および第４のＰＷＭ信号の基本周波数コンポーネントを抑制することと
をさらに備える、請求項１３に記載の方法。
【請求項１５】
前記出力Ｉ信号は、前記第１のＰＷＭ信号の八次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の八次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ八倍に等しい、請求項１３に記載の方法。
【請求項１６】
前記出力Ｉ信号は、前記第１のＰＷＭ信号の四次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の四次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ四倍に等しい、請求項１３に記載の方法。
【請求項１７】
直交振幅変調（ＱＡＭ）送信機であって、
同相（Ｉ）信号と第１のクロック信号の比較に応答して、第１のパルス幅変調された（ＰＷＭ）信号を生成するための手段と、
反転されたＩ信号と前記第１のクロック信号の比較に応答して、第２のＰＷＭ信号を生成するための手段と、
直交（Ｑ）信号と第２のクロック信号の比較に応答して、第３のＰＷＭ信号を生成するための手段と、
反転されたＱ信号と前記第２のクロック信号の比較に応答して、第４のＰＷＭ信号を生成するための手段と、
前記第１および第２のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成するための手段と、
前記第１のＰＷＭ信号から前記第２のＰＷＭ信号を減算することによって前記出力Ｉ信号から奇数次高調波を抑制するための手段と、
前記出力Ｉ信号における１つまたは複数の偶数次高調波を抑制するように前記出力Ｉ信号をフィルタリングするための手段と、
前記第３および第４のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成するための手段と、
前記第３のＰＷＭ信号から前記第４のＰＷＭ信号を減算することによって、前記出力Ｑ信号から奇数次高調波を抑制するための手段と、
前記出力Ｑ信号における１つまたは複数の偶数次高調波を抑制するように前記出力Ｑ信号をフィルタリングするための手段と、
前記出力Ｉ信号および前記出力Ｑ信号を合計することに応答してＱＡＭ出力信号を生成するための手段と、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数をＮ倍した数とおよそ等しくなり、ここで、Ｎは２より大きい偶数の整数であり、前記第１および第２のクロック信号の前記周波数は、前記ＱＡＭ出力信号の前記周波数よりも低く、前記第１のクロック信号と前記第２のクロック信号との間の位相差は、９０度の１／Ｎ倍である、
を備える、ＱＡＭ送信機。
【請求項１８】
前記出力Ｉ信号を生成する前に前記第１および第２のＰＷＭ信号の基本周波数コンポーネントを抑制するための手段と、
前記出力Ｑ信号を生成する前に前記第３および第４のＰＷＭ信号の基本周波数コンポーネントを抑制するための手段と
をさらに備える、請求項１７に記載の送信機。
【請求項１９】
前記出力Ｉ信号は、前記第１のＰＷＭ信号の八次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の八次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ八倍に等しい、請求項１７に記載の送信機。
【請求項２０】
前記出力Ｉ信号は、前記第１のＰＷＭ信号の四次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の四次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ四倍に等しい、請求項１７に記載の送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  本実施形態は、一般的に通信システムに関し、具体的には直交パルス幅変調技術を使用した無線周波数送信機に関する。
【背景技術】
【０００２】
[0002]  ワイヤレス信号の送信（例えば、Ｗｉ−Ｆｉ、セルラ、Ｂｌｕｅｔｏｏｔｈ（登録商標）等）と関連付けられた電力消費は、モバイルデバイスのバッテリをすばやくドレインし得る。したがって、モバイルデバイスにおける送信機の電力消費を低減させることが望ましい。
【０００３】
[0003]  図１は、直交振幅変調（ＱＡＭ）を使用した従来のダイレクトコンバージョン送信機１００のブロック図である。送信機１００は、アンテナＡＮＴ、ベースバンドプロセッサ１１０、およびアナログフロントエンド（ＡＦＥ）１２０を含む（include）。ＡＦＥ  １２０は、Ｉ信号パスのためのデジタルからアナログへのコンバータ（ＤＡＣ）１２１Ａ、Ｉ信号パスのためのフィルタ１２２Ａ、Ｉ信号パスのためのローカル発振器（ＬＯ）ミキサ１２３Ａ、Ｑ信号パスためのＤＡＣ  １２１Ｂ、Ｑ信号パスのためのフィルタ１２２Ｂ、Ｑ信号パスのためのＬＯミキサ１２３Ｂ、コンバイナ１２４、および線形電力増幅器（ＰＡ）１２５を含む。ミキサ１２３Ａおよび１２３Ｂは、ＩおよびＱ信号をそれぞれローカル発振器信号ＬＯ（Ｉ）およびＬＯ（Ｑ）と混合する（mixing）ことによって、ベースバンドから直接キャリア周波数へＩおよびＱ信号をアップコンバートし、ここで、ローカル発振器信号の周波数は、キャリア周波数である。コンバイナ１２４は、アップコンバートされたＩおよびＱ信号を組み合わせ、ＰＡ  １２５はアンテナＡＮＴを介してＴＸとしての送信のための組み合わされたＩ／Ｑ信号を増幅する。
【０００４】
[0004]  ＰＡ  １２５は、オペアンプ（または別のタイプの線形増幅器）である場合には、ＰＡ  １２５は出力信号における変化が入力信号における変化に比例するべきである、様々な振幅変調技術（例えば、ＯＦＤＭ）を使用する信号を送信するためによく適していることがあり得る。しかしながら、線形増幅器（例えば、ＰＡ  １２５）は、電力のかなりの量を消費する。
【０００５】
[0005]  スイッチトモード出力ドライバ（switched-mode output drivers）がＰＡ  １２５のような線形増幅器よりも少ない電力を消費するが、スイッチトモード出力ドライバはＯＦＤＭシンボルを送信するために適していないことがあり得る非線形デバイスである。例えば、ＯＦＤＭ技術がゼロ−ピーク対平均比（ＰＡＲ）（ＧＭＳＫ）または低−ＰＡＲ変調技術よりも高いＰＡＲと関連付けられるため、スイッチトモード出力ドライバはＯＦＤＭ技術のために十分なドライバ線形性を達成することができないことがあり得る。さらに、ＯＦＤＭ技術が典型的に高周波数信号を使用するため、スイッチトモード出力ドライバをそのような高いレートでドライブすることは、スイッチトモード出力ドライバのスイッチ速度の制限のため、実現できないことがあり得る。
【発明の概要】
【０００６】
[0006]  この発明の概要は、詳細な説明において以下にさらに説明される概念のセレクションを簡略化された形態で紹介するために提供される。この発明の概要は、特許請求された主題事項の重要な特徴または本質的な特徴を特定するように意図されておらず、特許請求された主題事項の範囲を限定するようにも意図されていない。
【０００７】
[0007]  送信のためのＱＡＭ出力信号を生成する時に、関連付けられたドライバ回路のスイッチング周波数を低減させ得る、および／またはローカルクロック信号の周波数を低減させ得る送信機および動作の方法が開示されている。送信機は、同相（Ｉ）および直交（Ｑ）信号コンポーネントを示す複数の（a number of）パルス幅変調（ＰＷＭ）信号を生成することがあり得、その後ＱＡＭ出力信号を生成するためにＰＷＭ信号の１つまたは複数の選択された偶数次高調波を使用し得る。ＰＷＭ信号の奇数次高調波は、ＰＷＭ信号を選択的に組み合わせることによって抑制されることがあり得、任意の残りの不要な（any remaining unwanted）（例えば、選択されていない）偶数次高調波はフィルタを使用して抑制され得る。
【０００８】
[0008]  少なくともいくつかの実施形態のために、送信機はＩ信号およびＱ信号を生成するためのベースバンド回路、第１のＰＷＭ信号を生成するためにＩ信号および第１のクロック信号を受信するための入力を有する第１の回路、第２のＰＷＭ信号を生成するために反転されたＩ信号および第１のクロック信号を受信するための入力を有する第２の回路、第３のＰＷＭ信号を生成するためにＱ信号および第２のクロック信号を受信するための入力を有する第３の回路、第４のＰＷＭ信号を生成するために反転されたＱ信号および第２のクロック信号を受信するための入力を有する第４の回路、第１および第２のＰＷＭ信号の１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成するために、第１および第２の回路に結合された、第１の信号コンバイナ、第３および第４のＰＷＭ信号の１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成するために、第３および第４の回路に結合された、第２の信号コンバイナ、および、出力Ｉ信号および出力Ｑ信号を合計することに応答してＱＡＭ出力信号を生成するための合計ノードを含み得る。いくつかの実施形態のために、ＱＡＭ出力信号の周波数は、第１および第２のクロック信号の周波数をＮ倍した数とおよそ等しくなり、ここで、Ｎは２以上の偶数の整数である。
【０００９】
[0009]  いくつかの実施形態のために、第１の信号コンバイナは、出力Ｉ信号を生成する前に第１および第２のＰＷＭ信号の（基本周波数コンポーネントを含む）奇数次高調波を抑制し得、第２の信号コンバイナは、出力Ｑ信号を生成する前に第３および第４のＰＷＭ信号の（基本周波数コンポーネントを含む）奇数次高調波を抑制し得る。不要な偶数次高調波は、適切なフィルタを使用して出力ＩおよびＱ信号から抑制され得る。
【００１０】
[0010]  本実施形態は、出力ＩおよびＱ信号を合計する前にＰＷＭ信号を増幅するために（例えば、ＣＭＯＳインバータ回路を使用して形成された）スイッチトモード増幅器を含み得る。少なくともいくつかの実施形態のために、スイッチトモード増幅器は、ＱＡＭ出力信号の周波数のＮ分の１倍であるスイッチング周波数でスイッチされ得る。このようにして、ＱＡＭ出力信号を生成するためにＰＷＭ信号のＮ次高調波を使用することは、第１および第２のクロック信号の周波数がＱＡＭ出力信号の周波数のＮ分の１となることを可能にし得、スイッチトモード増幅器がＱＡＭ出力信号の周波数のＮ分の１においてスイッチされることを可能にし得る。これは、次に、（例えば、第１および第２のクロック信号がＱＡＭ出力信号と同じ周波数を有する送信機と比較して）よりクリーンな（cleaner）（例えば、より安定した（stable））クロック信号を可能にさせ得、および、スイッチトモード増幅器の（例えば、スイッチトモード増幅器のスイッチング周波数がＱＡＭ出力信号と同じ周波数である送信機と比較して）より効率的な動作を可能にさせ得る。
【図面の簡単な説明】
【００１１】
[0011]  本実施形態は、例として例示され、添付図面の図によって制限されるように意図されない。図面および明細書を通して、同様の番号は同様の要素に言及する。
【図１】図１は、従来のＱＡＭ送信機のブロック図である。
【図２Ａ】図２Ａは、いくつかの実施形態に従う、ＱＡＭ送信機のブロック図である。
【図２Ｂ】図２Ｂは、図２Ａの電力コンバイナの一実施形態のブロック図である。
【図３Ａ】図３Ａは、入力データ信号およびクロック信号に応答して、ＰＷＭ信号を生成することと関連付けられた一次乃至八次高調波の創作を描写する。
【図３Ｂ】図３Ｂは、いくつかの実施形態に従ってＰＷＭ信号から奇数次高調波の排除（elimination）を描写する。
【図３Ｃ】図３Ｃは、いくつかの実施形態に従う、入力データ信号およびクロック信号に応答して、ＰＷＭ信号を生成することと関連付けられた一次および二次高調波の創作を描写する。
【図４Ａ】図４Ａは、いくつかの実施形態に従う、ＱＡＭ出力信号を生成するための典型的な方法を例示するフローチャートを描写する。
【図４Ｂ】図４Ｂは、いくつかの実施形態に従う、ＱＡＭ出力信号を生成するための典型的な方法を例示するフローチャートを描写する。
【図５】図５は、いくつかの実施形態に従う、通信デバイスのブロック図である。
【詳細な説明】
【００１２】
[0020]  本実施形態は、簡潔さのみのために、典型的な周波数の値を有する信号を処理することとの関連で以下に説明される。本実施形態は、任意の適切な符号化および／または変調技術を使用して信号を処理するために、また、様々な適切な周波数および／または周波数範囲の信号を処理するために同等に適用可能であることが理解されるべきである。
【００１３】
[0021]  以下の説明において、本開示の十分な理解を提供するために特定のコンポーネント、回路およびプロセスの例示として、多くの特定の詳細が説明される。また、以下の説明では、説明の目的で、本実施形態の十分な理解を提供するために、特定の専門用語が記載される。しかしながら、本実施形態を実現するためにこれらの特定の詳細が必要とされない場合もあることが当業者に理解されるだろう。他の事例では、周知の回路およびデバイスが、本開示を不明確にすることを避けるために、ブロック図の形態で表される。ここで使用される「結合された（coupled）」という用語は、直接接続されること、または、１つまたは複数の介在するコンポーネントまたは回路を通じて接続されることを意味する。ここで説明される様々なバスを介して提供される信号はいずれも、他の信号と時間多重され（time-multiplexed with）得、１つまたは複数の共通のバスを介して提供され得る。さらに、回路要素またはソフトウェアブロック間の相互接続は、バスまたは単一の信号線として表され得る。バスの各々は、代替的には単一の信号線であることができ、単一の信号線の各々は、代替的にはバスであることができ、単一の線またはバスは、コンポーネント間の通信のための物理的または論理的な無数のメカニズムのうちの任意の１つまたは複数を表し得る。本実施形態は、ここで説明される特定の例に限定されるようには解釈されるべきではなく、添付の特許請求の範囲によって定義される全ての実施形態をそれらの範囲内に含むように解釈されるべきである。
【００１４】
[0022]  ここで使用されるように、高調波は信号の基本周波数（例えば、信号の基本周波数がｆと表示される（denoted）場合には、高調波は２ｆ、３ｆ、４ｆ、５ｆ、などと同等の周波数を有する）の整数の倍数（multiple）である信号のコンポーネント周波数である。したがって、ここで使用されるように、一次高調波は基本周波数における信号コンポーネントを指し、二次高調波は基本周波数の２倍（twice）における信号コンポーネントを指し、三次高調波は基本周波数の３倍（three times）における信号コンポーネントを指す、などである。
【００１５】
[0023]  図２Ａは、本実施形態に従って直交振幅変調（ＱＡＭ）を使用し得る送信機２００のブロック図である。送信機２００は、通信デバイス（例えば、通信デバイス５００、図５）内に含まれ得る。送信機２００は、ベースバンドプロセッサ２１０、アナログフロントエンド（ＡＦＥ）２２０およびアンテナＡＮＴを含むものとして図２Ａにおいて表される。ＡＦＥ  ２２０に結合されるベースバンドプロセッサ２１０は、アンテナＡＮＴを介して送信機２００から送信されるべき同相（Ｉ）および直交（Ｑ）信号を生成し得る。いくつかの実施形態のために、ＩおよびＱ信号は、ＱＡＭ技術を使用して送信機２００から送信されるために異なるデータを提示し得る。
【００１６】
[0024]  ＡＦＥ  ２２０は、２つのＤＡＣ  ２２１Ａ−２２１Ｂ、４つのデューティサイクルコントローラ２２２Ａ１−２２２Ａ２および２２２Ｂ１−２２２Ｂ２、４つのドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２、および電力コンバイナ２２５を含む。（集合的にＩ信号処理パスと称され得る）ＤＡＣ  ２２１Ａ、デューティサイクルコントローラ２２２Ａ１−２２２Ａ２、およびドライバ回路２２３Ａ１−２２３Ａ２はＩ信号を処理するためのものである。（集合的にＱ信号処理パスと称され得る）ＤＡＣ  ２２１Ｂ、デューティサイクルコントローラ２２２Ｂ１−２２２Ｂ２、およびドライバ回路２２３Ｂ１−２２３Ｂ２はＱ信号を処理するためのものである。電力コンバイナ２２５は、アンテナＡＮＴから送信されるべきＱＡＭ出力信号ＴＸを生成するためにＩおよびＱ信号コンポーネントを組み合わせるためのものである。図２Ａには、１つのアンテナＡＮＴのみが表されているが、送信機２００は任意の適切な数のアンテナを含み得ることが理解されるべきである。同様に、図２Ａには、１つのベースバンドプロセッサ２１０およびＡＦＥ  ２２０のみが表されているが、送信機２００は任意の適切な数のベースバンドプロセッサおよび／またはＡＦＥを含み得ることが理解されるべきである。
【００１７】
[0025]  図２Ａを参照してここで説明されたコンポーネントは典型的なもののみであることに留意されたい。様々な実施形態において、説明されたコンポーネントのうちの１つまたは複数は、除外される、組み合わされる、または変更されることがあり得、追加のコンポーネントが含まれることがあり得る。例えば、ＩパスおよびＱパスは、（例えば、以下に説明されるローカルクロック信号を生成するために）ローカル発振器、追加の増幅器、フィルタ、および／または他の適切なコンポーネントなどのその他の様々な要素を含み得る。
【００１８】
[0026]  Ｉパスのために、第１のＤＡＣ  ２２１Ａは、（ベースバンドプロセッサ２１０から受信されると）デジタルベースバンドＩ信号をアナログＩ信号へ変換（convert）する。第１のＤＡＣ  ２２１Ａはまた、反転されたアナログＩ信号（
【数１】
0006258488.tif 000002
）（例えば、ここで、Ｉ信号および
【数２】
0006258488.tif 000003
信号は相補的なアナログ信号である）を生成するために反転された出力端子（an inverted output terminal）を含む。アナログＩ信号は、第１のデューティサイクルコントローラ２２２Ａ１へ入力データ信号として供給され、アナログ
【数３】
0006258488.tif 000004
信号は、第２のデューティサイクルコントローラ２２２Ａ２へ入力データ信号として供給される。デューティサイクルコントローラ２２２Ａ１および２２２Ａ２は、それぞれ第１のクロック信号ＣＬＫ（Ｉ）を受信するために入力端子を含む。第１のデューティサイクルコントローラ２２２Ａ１は、第１のＰＷＭ信号Ｉ’を生成するために、Ｉ信号を第１のクロック信号ＣＬＫ（Ｉ）と比較し、第２のデューティサイクルコントローラ２２２Ａ２は、第２のＰＷＭ信号
【数４】
0006258488.tif 000005
を生成するために、
【数５】
0006258488.tif 000006
信号を第１のクロック信号ＣＬＫ（Ｉ）と比較する。第１のＰＷＭ信号Ｉ’は、元の（original）アナログ信号Ｉの振幅に比例するパルス幅を有し得、第２のＰＷＭ信号
【数６】
0006258488.tif 000007
は、元の反転されたアナログ信号
【数７】
0006258488.tif 000008
の振幅に比例するパルス幅を有し得る。Ｉ信号と関連付けられた振幅バリエーション（amplitude variations）を第１のＰＷＭ信号Ｉ’と関連付けられたパルス幅バリエーション（pulse-width variations）に変換することによって、第１のデューティサイクルコントローラ２２２Ａ１は、Ｉ信号データを電圧領域から時間領域へ変換（translate）し得る。同様に、
【数８】
0006258488.tif 000009
信号と関連付けられた振幅バリエーションを第２のＰＷＭ信号
【数９】
0006258488.tif 000010
と関連付けられたパルス幅バリエーションに変換することによって、第２のデューティサイクルコントローラ２２２Ａ２は、
【数１０】
0006258488.tif 000011
信号データを電圧領域から時間領域へ変換し得る。
【００１９】
[0027]  Ｑパスのために、第２のＤＡＣ  ２２１Ｂは、（ベースバンドプロセッサ２１０から受信されると）デジタルベースバンドＱ信号をアナログＱ信号へ変換する。第２のＤＡＣ  ２２１Ｂはまた、反転されたアナログＱ信号（
【数１１】
0006258488.tif 000012
）（例えば、ここで、Ｑ信号および
【数１２】
0006258488.tif 000013
信号は相補的なアナログ信号である）を生成するために反転された出力端子を含む。アナログＱ信号は、第３のデューティサイクルコントローラ２２２Ｂ１へ入力データ信号として供給され、アナログ
【数１３】
0006258488.tif 000014
信号は、第４のデューティサイクルコントローラ２２２Ｂ２へ入力データ信号として供給される。デューティサイクルコントローラ２２２Ｂ１および２２２Ｂ２はそれぞれ第２のクロック信号ＣＬＫ（Ｑ）を受信するために入力端子を含む。第３のデューティサイクルコントローラ２２２Ｂ１は、第３のＰＷＭ信号Ｑ’を生成するために、Ｑ信号を第２のクロック信号ＣＬＫ（Ｑ）と比較し、第４のデューティサイクルコントローラ２２２Ｂ２は、第４のＰＷＭ信号
【数１４】
0006258488.tif 000015
を生成するために
【数１５】
0006258488.tif 000016
信号を第２のクロック信号ＣＬＫ（Ｑ）と比較する。第３のＰＷＭ信号Ｑ’は、元のアナログ信号Ｑの振幅に比例するパルス幅を有することがあり得、第４のＰＷＭ信号
【数１６】
0006258488.tif 000017
は、元の反転されたアナログ信号
【数１７】
0006258488.tif 000018
の振幅に比例するパルス幅を有することがあり得る。Ｑ信号と関連付けられた振幅バリエーションを第３のＰＷＭ信号Ｑ’と関連付けられたパルス幅バリエーションに変換することによって、第３のデューティサイクルコントローラ２２２Ｂ１は、Ｑ信号データを電圧領域から時間領域へ変換し得る。同様に、
【数１８】
0006258488.tif 000019
信号と関連付けられた振幅バリエーションを第４のＰＷＭ信号
【数１９】
0006258488.tif 000020
と関連付けられたパルス幅バリエーションに変換することによって、第４のデューティサイクルコントローラ２２２Ｂ２は、
【数２０】
0006258488.tif 000021
信号データを電圧領域から時間領域へ変換し得る。
【００２０】
[0028]  したがって、少なくともいくつかの実施形態のために、デューティサイクルコントローラ２２２Ａ１−２２２Ａ２および２２２Ｂ１−２２２Ｂ２の各々は、対応するＰＷＭ信号を生成するために、入力データ信号（例えば、Ｉ、
【数２１】
0006258488.tif 000022
、Ｑ、および
【数２２】
0006258488.tif 000023
のうちの１つ）と、対応するクロック信号（例えば、ＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）のうちの１つ）を比較する比較回路と関連付けられ得る、またはそれを含み得る。他の実施形態のために、図２Ａのデューティサイクルコントローラ２２２Ａ１−２２２Ａ２および２２２Ｂ１−２２２Ｂ２は、例えば、デルタ変調器、シグマデルタ変調器、パルス幅変調器、パルス位置変調器、および／またはパルス持続時間（duration）変調器を含む、任意の適切なタイプの変調器であり得る。
【００２１】
[0029]  いくつかの実施形態のために、第１のクロック信号ＣＬＫ（Ｉ）および第２のクロック信号ＣＬＫ（Ｑ）はＱＡＭ出力信号と同一の周波数を有する。デューティサイクルコントローラ２２２Ａ１および２２２Ａ２がそれぞれのデータ信号Ｉおよび
【数２３】
0006258488.tif 000024
を第１のクロック信号ＣＬＫ（Ｉ）と比較するとき、デューティサイクルコントローラ２２２Ａ１および２２２Ａ２は、ベースバンド信号Ｉおよび
【数２４】
0006258488.tif 000025
を第１のクロック信号ＣＬＫ（Ｉ）の周波数の整数の倍数を中心にする（are centered around）複数の周波数コンポーネントへアップコンバートし得る。同様に、デューティサイクルコントローラ２２２Ｂ１および２２２Ｂ２がそれぞれのデータ信号Ｑおよび
【数２５】
0006258488.tif 000026
を第２のクロック信号ＣＬＫ（Ｑ）と比較するとき、デューティサイクルコントローラ２２２Ｂ１および２２２Ｂ２は、ベースバンド信号Ｑおよび
【数２６】
0006258488.tif 000027
を第２のクロック信号ＣＬＫ（Ｑ）の周波数の整数の倍数を中心にする複数の周波数コンポーネントへアップコンバートし得る。
【００２２】
[0030]  例えば、図３Ａは、周波数ｆsig＝１１ＭＨｚを有する入力データ信号（例えば、Ｉ、
【数２７】
0006258488.tif 000028
、Ｑ、または
【数２８】
0006258488.tif 000029
のうちの１つ）を周波数ｆCLK＝１．２ＧＨｚを有するローカルクロック信号（例えば、ＣＬＫ（Ｉ）またはＣＬＫ（Ｑ）のうちの１つ）と比較することに応答して、複数の高調波（harmonics）の（例えば、デューティサイクルコントローラ２２２のうちの典型的な１つによる）生成を例示しているグラフ３００Ａを表す。図３Ａに図示されるように、一次高調波は、基本周波数ｆCLK＝１．２ＧＨｚにおいて発生し、二次高調波は、
【数２９】
0006258488.tif 000030
において発生し、三次高調波は、
【数３０】
0006258488.tif 000031
において発生し、四次高調波は、ｆ4＝４＊ｆCLK＝４．８ＧＨｚにおいて発生し、五次高調波は、
【数３１】
0006258488.tif 000032
において発生し、六次高調波は、
【数３２】
0006258488.tif 000033
において発生し、七次高調波は、
【数３３】
0006258488.tif 000034
において発生し、八次高調波は、
【数３４】
0006258488.tif 000035
において発生する。したがって、ＰＷＭ信号Ｉ’、
【数３５】
0006258488.tif 000036
、Ｑ’、および
【数３６】
0006258488.tif 000037
の各々は、基本周波数、ｆCLKの整数の倍数である周波数を中心にした複数の高調波コンポーネントを含み（contain）得る。
【００２３】
[0031]  図２Ａを再び参照して、ＰＷＭ信号Ｉ’、
【数３７】
0006258488.tif 000038
、Ｑ’、および
【数３８】
0006258488.tif 000039
は、それぞれのドライバ回路２２３Ａ１、２２３Ａ２、２２３Ｂ１、および２２３Ｂ２によって増幅され、もたらされた（resulting）増幅されたＰＷＭ信号Ｉ’、
【数３９】
0006258488.tif 000040
、Ｑ’、および
【数４０】
0006258488.tif 000041
は、電力コンバイナ２２５へ供給される。少なくともいくつかの実施形態のために、ドライバ回路２２３Ａ１、２２３Ａ２、２２３Ｂ１、および２２３Ｂ２は、スイッチトモードドライバ回路であり得、それは典型的にオペアンプのような線形増幅器よりも少ない電力を消費する。さらに詳細に以下に説明されるように、ドライバ回路２２３Ａ１、２２３Ａ２、２２３Ｂ１、および２２３Ｂ２は、ｆｃｌｋ／Ｎと等しい周波数においてスイッチされ得、ここで（２以上の偶数の整数である）Ｎは、ＰＷＭ信号Ｉ’、
【数４１】
0006258488.tif 000042
、Ｑ’、および
【数４２】
0006258488.tif 000043
のどの高調波がＱＡＭ出力信号を生成するために使用されるべきかを示す。したがって、ＱＡＭ出力信号を生成するために、（例えば、一次高調波よりもむしろ）ＰＷＭ信号Ｉ’、
【数４３】
0006258488.tif 000044
、Ｑ’、および
【数４４】
0006258488.tif 000045
のより高い次数の（high-order）高調波を使用することによって、ドライバ回路２２３Ａ１、２２３Ａ２、２２３Ｂ１、および２２３Ｂ２のスイッチング周波数は、著しく低下され得、それは次にドライバ回路２２３Ａ１、２２３Ａ２、２２３Ｂ１、および２２３Ｂ２がより高い周波数信号を増幅するために使用されることを可能にする。いくつかの実施形態のために、ドライバ回路２２３Ａ１、２２３Ａ２、２２３Ｂ１、および２２３Ｂ２は、ＣＭＯＳインバータ回路を使用して形成され得、それは（消費したとしても）非常にわずかなＤＣ電力を消費する。
【００２４】
[0032]  電力コンバイナ２２５は、対応するドライバ回路２２３Ａ１、２２３Ａ２、２２３Ｂ１、および２２３Ｂ２の出力端子に結合される入力端子を含み、ＱＡＭ出力信号を生成するために出力端子を含む。動作において、電力コンバイナ２２５は、アンテナＡＮＴを介する送信のためのＱＡＭ出力信号ＴＸを生成するために、ＰＷＭ信号Ｉ’、
【数４５】
0006258488.tif 000046
、Ｑ’、および
【数４６】
0006258488.tif 000047
を組み合わせる。さらに具体的に、電力コンバイナ２２５は、Ｉ信号からの奇数次高調波を抑制するように、第１のＰＷＭ信号Ｉ’から第２のＰＷＭ信号
【数４７】
0006258488.tif 000048
を減算し得、Ｑ信号からの奇数次高調波を抑制するように、第３のＰＷＭ信号Ｑ’から第４のＰＷＭ信号
【数４８】
0006258488.tif 000049
を減算し得る。結果として、もたらされる出力Ｉ信号は、主に（primarily）元のアナログＩ信号の偶数次高調波を含み、もたらされる出力Ｑ信号は、主に元のアナログのＱ信号の偶数次高調波を含み得る。電力コンバイナ２２５は、出力ＩおよびＱ信号から（例えば、フィルタを使用して）複数の不要な偶数次高調波を除去し得、その後ＱＡＭ出力信号を生成するためにもたらされる出力ＩおよびＱ信号を合計し得る。
【００２５】
[0033]  より具体的には、図２Ｂは、第１の信号コンバイナ２５１Ａ、第２の信号コンバイナ２５１Ｂ、第１のフィルタ２５２Ａ、第２のフィルタ２５２Ｂ、および合計ノード２５３を含んでいるとする電力コンバイナ２２５の典型的な実施形態を表す。少なくともいくつかの実施形態のために、第１の信号コンバイナ２５１Ａは、出力Ｉ信号を生成するために第１のＰＷＭ信号Ｉ’から第２のＰＷＭ信号
【数４９】
0006258488.tif 000050
を減算し、第２の信号コンバイナ２５１Ｂは、出力Ｑ信号を生成するために第３のＰＷＭ信号Ｑ’から第４のＰＷＭ信号
【数５０】
0006258488.tif 000051
を減算する。第１の信号コンバイナ２５１Ａを使用して第１のＰＷＭ信号Ｉ’から第２のＰＷＭ信号
【数５１】
0006258488.tif 000052
を減算することは、Ｉ信号から奇数次高調波を取り除き（または少なくとも抑制し）得、第２の信号コンバイナ２５１Ｂを使用して第３のＰＷＭ信号Ｑ’から第４のＰＷＭ信号
【数５２】
0006258488.tif 000053
を減算することは、Ｑ信号から奇数次高調波を取り除き（または少なくとも抑制し）得る。奇数次高調波はフィルタを使用して抑制され得るが、信号コンバイナ２５１Ａ−２５１Ｂを使用する減算を介して奇数次高調波を抑制することは、有利にそのようなフィルタの要件（そしてしたがってサイズ、コスト、および／または複雑性）を緩和し得る。
【００２６】
[0034]  例えば、図３Ｂは、もたらされるデータ信号が、主に偶数次高調波のみを含むように、（例えば、ＩおよびＱ信号から）入力データ信号から奇数次高調波の（例えば、信号コンバイナ２５１のうちの典型的な１つによる）抑制を例示するグラフ３００Ｂを表す。図３Ｂに図示されるように、（基本周波数ｆCLK＝１．２ＧＨｚにおける）一次高調波の振幅および（
【数５３】
0006258488.tif 000054
における）三次高調波は、数桁分だけ（by several orders of magnitude）抑制され、一方で（
【数５４】
0006258488.tif 000055
における）二次高調波および（ｆ4＝４＊ｆCLK＝４．８ＧＨｚにおける）四次高調波は保たれる。簡潔さのために図３Ｂには図示されないが、他の奇数次高調波（例えば、
【数５５】
0006258488.tif 000056
における五次高調波、
【数５６】
0006258488.tif 000057
における七次高調波など）もまた、信号コンバイナ２５１によって抑制され、一方で他の偶数次高調波（例えば、
【数５７】
0006258488.tif 000058
における六次高調波、
【数５８】
0006258488.tif 000059
における八次高調波など）は保たれることに留意されたい。
【００２７】
[0035]  再び図２Ｂを参照して、出力Ｉ信号は第１のフィルタ２５２Ａに供給され、出力Ｑ信号は第２のフィルタ２５２Ｂへ供給される。フィルタ２５２Ａは、出力Ｉ信号から複数の残りの偶数次高調波をフィルタリングするように構成され得、フィルタ２５２Ｂは、出力Ｑ信号から複数の残りの偶数次高調波をフィルタリングするように構成され得る。１つの例として、フィルタ２５２Ａ−２５２Ｂは、もたらされる出力ＩおよびＱ信号が主に二次高調波のみを含むように、Ｎ＝２よりも大きい次数の値を有する全ての高調波をフィルタリングするように構成され得る。別の例として、フィルタ２５２Ａ−２５２Ｂは、もたらされる出力ＩおよびＱ信号が主に二次高調波および四次高調波のみを含むように、Ｎ＝４よりも大きい次数の値を有する全ての高調波をフィルタリングするように構成され得る。さらに別の例として、フィルタ２５２Ａ−２５２Ｂは、もたらされる出力ＩおよびＱ信号が主に四次高調波のみを含むように、Ｎ＝４よりも大きい、およびＮ＝４よりも小さい次数の値を有する全ての高調波をフィルタリングするように構成され得る。さらに一般的には、フィルタ２５２Ａ−２５２Ｂは、ＱＡＭ出力信号の生成の前に、出力ＩおよびＱ信号から偶数次高調波の選択されたグループを除いてすべての高調波をフィルタリングするように構成され得る。
【００２８】
[0036]  いくつかの実施形態のために、フィルタ２５２Ａ−２５２Ｂは、（例えば、Ｎの値より低いそれらの偶数次高調波のみが出力ＩおよびＱ信号に留まる（remain in）ように）適切なローパスフィルタであり得る。他の実施形態のために、フィルタ２５２Ａ−２５２Ｂは、（例えば、所望の範囲内のそれらの偶数次高調波のみが出力ＩおよびＱ信号に留まるように）適切なバンドパスフィルタであり得る。
【００２９】
[0037]  それぞれフィルタ２５２Ａおよび２５２Ｂによって供給された出力信号Ｉ＿ｏｕｔ’およびＱ＿ｏｕｔ’は、ＱＡＭ出力信号ＴＸを生成するために合計ノード２５３においてともに合計される。上述されるように、もたらされるＱＡＭ出力信号ＴＸは、デューティサイクルコントローラ２２２Ａ１−２２２Ａ２および２２２Ｂ１−２２２Ｂ２によって生成される元のＩおよびＱ信号コンポーネントの高調波の選択されたグループのみを含み得、それは次にドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２がＱＡＭ出力信号の周波数の１／Ｎであるスイッチング周波数においてスイッチされることを可能にし得、ここで、ＮはＩおよびＱ信号コンポーネントのどの偶数次高調波がＱＡＭ出力信号を生成するために（例えば、電力コンバイナ２２５によって抑制されない）使用されるべきかを示す偶数の整数である。
【００３０】
[0038]  １つの例として、送信機２００は、ＱＡＭ出力信号ＴＸを生成するためにアップコンバートされたＩおよびＱ信号コンポーネントの二次（例えば、Ｎ＝２）高調波を使用するように構成され得る。この例に関する議論を目的として、図３Ｃにおいて表されるグラフ３００Ｃに描写されるように、アナログデータ信号ＩおよびＱはｆsig＝１１ＭＨｚの周波数を有し、クロック信号ＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）はｆCLK＝１．２ＧＨｚの周波数を有する。対応するデューティサイクルコントローラ２２２Ａ１−２２２Ａ２および２２２Ｂ１−２２２Ｂ２によって生成されるＰＷＭ信号Ｉ’、
【数５９】
0006258488.tif 000060
、Ｑ’、および
【数６０】
0006258488.tif 000061
は、図３Ａに関して上述されるようにそれぞれ複数の高調波を含み得る。より具体的には、ＰＷＭ信号Ｉ’、
【数６１】
0006258488.tif 000062
、Ｑ’、および
【数６２】
0006258488.tif 000063
の各々は、ｆCLK＋２＊ｆsigに等しいおよびｆCLK−２＊ｆsigに等しい周波数における一次高調波信号コンポーネントを含み得、２＊ｆCLK＋ｆsigに等しいおよび２＊ｆCLK−ｆsigに等しい周波数において二次高調波信号コンポーネントを含み得る（簡潔さのためにＮ＝２より大きい次数を有する高調波は図３Ｃにおいて図示されない）。この例について、ＱＡＭ出力信号を生成するためにＰＷＭ信号Ｉ’、
【数６３】
0006258488.tif 000064
、Ｑ’、および
【数６４】
0006258488.tif 000065
の二次高調波を使用することが望ましく、したがって、二次高調波以外のすべての高調波はＩおよびＱ信号情報から抑制されるべきである。
【００３１】
[0039]  まず、（ｆCLKにおける基本周波数に近い信号コンポーネントを含む）奇数次高調波が抑制され得る。少なくともいくつかの実施形態のために、奇数次高調波は、第１の信号コンバイナ２５１Ａを使用して第１のＰＷＭ信号Ｉ’から第２のＰＷＭ信号
【数６５】
0006258488.tif 000066
を減算することによってＩ信号から抑制され得、奇数次高調波は第２の信号コンバイナ２５１Ｂを使用して（例えば、図３Ｂにおいて描写され、上述されるように）第３のＰＷＭ信号Ｑ’から第４のＰＷＭ信号
【数６６】
0006258488.tif 000067
を減算することによってＱ信号から抑制され得る。他の実施形態のために、奇数次高調波は複数の適切なフィルタによって抑制され得る。その後、所望の二次高調波を除いてすべての残りの偶数次高調波が抑制され得る。少なくともいくつかの実施形態のために、二次高調波を除いてすべての偶数次高調波が第１のフィルタ２５２Ａを介してＩ信号から抑制され得、二次高調波を除いてすべての偶数次高調波が第２のフィルタ２５２Ｂを介してＱ信号から抑制され得る。
【００３２】
[0040]  二次高調波がｆCLKの周波数の２倍である周波数を有するため、もたらされるＱＡＭ出力信号の周波数はクロック信号ＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）の周波数の２倍であり得る。言い換えると、ＱＡＭ出力信号を生成するためにＩおよびＱ  ＰＷＭ信号の二次高調波を使用することによって、クロック信号ＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）の周波数はＱＡＭ出力信号の周波数のほんの２分の１であり得、それは次にＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）を生成するために（例えば、より高い周波数のクロック信号を生成するよりも、より低い周波数のクロック信号を生成する方が典型的に容易であるため）使用されるクロック生成回路（例えば、ローカル発振器回路）の要件を緩和し得る。ＱＡＭ出力信号を生成するためにＩおよびＱ  ＰＷＭ信号の二次高調波を使用するとき、クロック信号ＣＬＫ（Ｉ）とＣＬＫ（Ｑ）との間の位相差が（例えば、ＱＡＭ技術と通常に関連付けられた９０度の位相シフトとは対照的に）４５度であり得ることに留意されたい。
【００３３】
[0041]  加えて、ドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２のスイッチング周波数はおよそｆCLKに等しくなるため、ドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２はＱＡＭ出力信号の２分の１の周波数でスイッチされ得、それは次にドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２の効率性を（例えば、ドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２のスイッチング周波数が２＊ｆCLKに等しい動作と比較して）改善し得る。
【００３４】
[0042]  別の例として、送信機２００は、ＱＡＭ出力信号を生成するためにアップコンバートされたＩおよびＱ信号コンポーネントの四次（例えば、Ｎ＝４）高調波を使用するように構成され得る。この例に関する議論を目的として、図３Ｃに描写されるように、アナログデータ信号ＩおよびＱはｆsig＝１１ＭＨｚの周波数を有し、クロック信号ＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）はｆCLK＝１．２ＧＨｚの周波数を有する。対応するデューティサイクルコントローラ２２２Ａ１−２２２Ａ２および２２２Ｂ１−２２２Ｂ２によって生成されるＰＷＭ信号Ｉ’、
【数６７】
0006258488.tif 000068
、Ｑ’、および
【数６８】
0006258488.tif 000069
は、図３Ａに関して上述されるようにそれぞれ複数の高調波を含み得る。この例について、ＱＡＭ出力信号を生成するためにＰＷＭ信号Ｉ’、
【数６９】
0006258488.tif 000070
、Ｑ’、および
【数７０】
0006258488.tif 000071
の四次高調波を使用することが望ましく、したがって、四次高調波以外のすべての高調波はＩおよびＱ信号情報から抑制されるべきである。四次高調波がｆCLKの周波数の４倍である周波数を有するため、もたらされるＱＡＭ出力信号の周波数はクロック信号ＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）の周波数の４倍であり得る。言い換えると、ＱＡＭ出力信号を生成するためにＩおよびＱ  ＰＷＭ信号の四次高調波を使用することによって、クロック信号ＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）の周波数はＱＡＭ出力信号の周波数のほんの４分の１であり得、それは次にＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）を生成するために使用されるクロック生成回路（例えば、ローカル発振器回路）の要件をさらに緩和し得る。ＱＡＭ出力信号を生成するためにＩおよびＱ  ＰＷＭ信号の四次高調波を使用するとき、クロック信号ＣＬＫ（Ｉ）とＣＬＫ（Ｑ）との間の位相差が２２．５度であり得ることに留意されたい。加えて、ドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２のスイッチング周波数は、およそｆCLKに等しくなるため、ドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２はＱＡＭ出力信号の４分の１の周波数でスイッチされ得、それは次に、ドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２の効率性をさらに改善し得る。
【００３５】
[0043]  より一般的に、ＱＡＭ出力信号を生成するためのＩおよびＱ  ＰＷＭ信号のＮ次高調波を使用することは、クロック信号ＣＬＫ（Ｉ）およびＣＬＫ（Ｑ）の周波数がＱＡＭ出力信号の周波数のＮ分の１になることを可能にし得、ドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２がＱＡＭ出力信号の周波数のＮ分の１でスイッチされることを可能にし得、また、９０度の１／Ｎ倍の（of 1/N times 90 degrees）ＣＬＫ（Ｉ）とＣＬＫ（Ｑ）との間の位相差をもたらし得る。
【００３６】
[0044]  図１（ＰＡ  １２５による増幅の前にＩおよびＱ信号を合計する）図１の従来のＱＡＭ送信機１００とは対照的に、図２Ａ−２ＢのＱＡＭ送信機２００は、（合計ノード２５３を介する）合計の前に、（ドライバ回路２２３Ａ１−２２３Ａ２および２２３Ｂ１−２２３Ｂ２を使用して）ＩおよびＱ信号コンポーネントを増幅し得ることに留意されたい。
【００３７】
[0045]  送信機２００の典型的な動作は、図４Ａ−４Ｂにおいて描写される例示的なフローチャート４００に関して以下に説明される。図２Ａ−２Ｂも参照して、ベースバンドプロセッサ２１０は同相（Ｉ）および直交（Ｑ）信号を生成する（４０２）。ＩおよびＱ信号が（例えば、第１のＤＡＣ  ２２１Ａおよび第２のＤＡＣ  ２２１Ｂを使用して）デジタル領域からアナログ領域へ変換された後、第１のデューティサイクルコントローラ２２２Ａ１は、Ｉ信号と第１のクロック信号ＣＬＫ（Ｉ）の比較に応答して第１のＰＷＭ信号を生成し（４０４）、第２のデューティサイクルコントローラ２２２Ａ２は、反転されたＩ信号と第１のクロック信号ＣＬＫ（Ｉ）の比較に応答して第２のＰＷＭ信号を生成し（４０６）、第３のデューティサイクルコントローラ２２２Ｂ１はＱ信号と第２のクロック信号ＣＬＫ（Ｑ）の比較に応答して第３のＰＷＭ信号を生成し（４０８）、第４のデューティサイクルコントローラ２２２Ｂ２は反転されたＱ信号と第２のクロック信号ＣＬＫ（Ｑ）の比較に応答して第４のＰＷＭ信号を生成する（４１０）。
【００３８】
[0046]  その後、電力コンバイナ２２５は、第１および第２のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成し（４１２）、第３および第４のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成する（４１４）。より具体的には、第１の信号コンバイナ２５１Ａは、第１のＰＷＭ信号から第２のＰＷＭ信号を減算することによって出力Ｉ信号から奇数次高調波を抑制し得（４１２Ａ）、第２の信号コンバイナ２５１Ｂは、第３のＰＷＭ信号から第４のＰＷＭ信号を減算することによって出力Ｑ信号から奇数次高調波を抑制し得る（４１４Ａ）。さらに、第１のフィルタ２５２Ａは、出力Ｉ信号から不要な偶数次高調波を抑制し得、第２のフィルタ２５２Ｂは、出力Ｑ信号から不要な偶数次高調波を抑制し得る。その後、もたらされる出力ＩおよびＱ信号はＱＡＭ出力信号を生成するために合計ノード２５３において合計される（４１６）。
【００３９】
[0047]  方法４００が指定の順序で行われるように見える複数の動作を含む一方で、方法４００がより多くの、またはより少ない動作を含むことができることが明らかであるべきである。２つ以上の動作の順序が、変更され得、２つ以上の動作は、単一の動作に組み合わされ得る。
【００４０】
[0048]  図５は、本実施形態を含み得る通信デバイス５００のブロック図の例である。いくつかの実施形態において、デバイス５００は、ワイヤレスデバイス（例えば、パーソナルコンピュータ、ラップトップ、またはタブレットコンピュータ、モバイルフォン、携帯情報端末、ＧＰＳデバイス、ワイヤレスアクセスポイント、または他の電子デバイスのようなＷＬＡＮデバイス）である。いくつかの実施形態において、デバイス５００は、有線ネットワーク接続を有する。
【００４１】
[0049]  デバイス５００は、バス５０３によって結合されたプロセッサユニット５０１、メモリユニット５０２、ネットワークインターフェース５０４、および送信機２００（図２）を含む。プロセッサユニット５０１は、１つまたは複数のプロセッサおよび／またはプロセッサコアを含む。いくつかの実施形態のために、ネットワークインターフェース５０４は、少なくとも１つの有線のネットワークインターフェース（例えば、イーサネット（登録商標）インターフェース、ＥＰＯＮインターフェース、ＥＰｏＣインターフェース等）を含む。他の実施形態のために、デバイス５００は、少なくとも１つのワイヤレスネットワークインターフェース（例えば、ＷＬＡＮインターフェース、Ｂｌｕｅｔｏｏｔｈ（登録商標）インターフェース、ＷｉＭＡＸインターフェース、ＺｉｇＢｅｅ（登録商標）インターフェース、ワイヤレスＵＳＢインターフェース等）を含む。
【００４２】
[0050]  メモリユニット５０２は、ＱＡＭ信号生成ソフトウェアモジュール５１０を記憶する非一時的なコンピュータ可読記憶媒体（例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ（登録商標）、フラッシュメモリ、ハードディスクドライブ等の１つまたは複数の不揮発性メモリ要素）を含む。いくつかの実施形態において、ソフトウェアモジュール５１０は、プロセッサユニット５０１および／またはベースバンドプロセッサ２１０（図２Ａ）によって実行されたとき、通信デバイス５００に図４Ａ−図４Ｂの方法４００を実行させる命令を有する１つまたは複数のプログラムを含む。
【００４３】
[0051]  本実施形態は送信機２００との関連で上述されるが（図２Ａおよび図２Ｂ）、本実施形態は対応するトランシーバの受信機の部分にも同等に適用可能であることが理解されるべきである。さらに、本実施形態の様々な態様およびコンポーネントがＩおよびＱ信号パスを有する任意のデバイスに適用可能であり得る。
【００４４】
[0052]  前述の明細書において、本実施形態は、その特定の典型的な実施形態を参照して説明された。しかしながら、添付の特許請求の範囲に記載の開示のより広い範囲から逸脱することなく、多様な修正および変更がそれになされ得ることは明らかであろう。それゆえに、本明細書および図面は、限定的な意味ではなく、例示的な意味において考慮されるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］  直交振幅変調（ＱＡＭ）送信機であって、
同相（Ｉ）信号と直交（Ｑ）信号を生成するためのベースバンド回路と、
第１のパルス幅変調された（ＰＷＭ）信号を生成するために、前記Ｉ信号および第１のクロック信号を受信するための入力を有する、第１の回路と、
第２のＰＷＭ信号を生成するために、反転されたＩ信号および前記第１のクロック信号を受信するための入力を有する、第２の回路と、
第３のＰＷＭ信号を生成するために、前記Ｑ信号および第２のクロック信号を受信するための入力を有する、第３の回路と、
第４のＰＷＭ信号を生成するために、反転されたＱ信号および前記第２のクロック信号を受信するための入力を有する、第４の回路と、
前記第１および第２のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成するために、前記第１および第２の回路に結合される、第１の信号コンバイナと、
前記第３および第４のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成するために、前記第３および第４の回路に結合される、第２の信号コンバイナと、
前記出力Ｉ信号および前記出力Ｑ信号を合計することに応答してＱＡＭ出力信号を生成するための合計ノードと
を備える、ＱＡＭ送信機。
［Ｃ２］  前記ＱＡＭ出力信号の周波数は、前記第１のクロック信号の周波数をＮ倍した数とおよそ等しくなり、ここで、Ｎは２以上の偶数の整数である、Ｃ１に記載のＱＡＭ送信機。
［Ｃ３］  前記第１の信号コンバイナは、前記出力Ｉ信号を生成する前に前記第１および第２のＰＷＭ信号の基本周波数コンポーネントを抑制するためのものであり、
前記第２の信号コンバイナは、前記出力Ｑ信号を生成する前に前記第３および第４のＰＷＭ信号の基本周波数コンポーネントを抑制するためのものである、
Ｃ１に記載のＱＡＭ送信機。
［Ｃ４］  前記第１の信号コンバイナは、前記第１のＰＷＭ信号から前記第２のＰＷＭ信号を減算することによって前記出力Ｉ信号から奇数次高調波を抑制するためのものであり、
前記第２の信号コンバイナは、前記第３のＰＷＭ信号から前記第４のＰＷＭ信号を減算することによって前記出力Ｑ信号から奇数次高調波を抑制するためのものである、
Ｃ１に記載のＱＡＭ送信機。
［Ｃ５］  前記出力Ｉ信号は、前記第１のＰＷＭ信号の二次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の二次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ二倍に等しい、Ｃ１に記載のＱＡＭ送信機。
［Ｃ６］  前記出力Ｉ信号は、前記第１のＰＷＭ信号の四次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の四次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ四倍に等しい、Ｃ１に記載のＱＡＭ送信機。
［Ｃ７］  前記第１、第２、第３、および第４の回路は、それぞれデューティサイクルコントローラを備える、Ｃ１に記載のＱＡＭ送信機。
［Ｃ８］  前記第１の信号コンバイナと、前記第２の信号コンバイナと、前記合計ノードは共に、電力コンバイナを備える、Ｃ１に記載のＱＡＭ送信機。
［Ｃ９］  前記第１のＰＷＭ信号を増幅するために、前記第１の回路と前記第１の信号コンバイナとの間に結合された、第１のＣＭＯＳドライバ回路と、
前記第２のＰＷＭ信号を増幅するために、前記第２の回路と前記第１の信号コンバイナとの間に結合された、第２のＣＭＯＳドライバ回路と、前記第１および第２のＣＭＯＳドライバ回路は、スイッチトモード増幅器として動作するためのものである、
をさらに備える、Ｃ１に記載のＱＡＭ送信機。
［Ｃ１０］  前記ＱＡＭ出力信号の周波数は、前記第１および第２のＣＭＯＳドライバ回路のスイッチング周波数の偶数の整数の倍数である、Ｃ９に記載のＱＡＭ送信機。
［Ｃ１１］  通信デバイスであって、
同相（Ｉ）信号と直交（Ｑ）信号を生成するためのベースバンド回路と、
１つまたは複数のプロセッサと、
前記１つまたは複数のプロセッサによって実行されたときに、前記通信デバイスに、
前記Ｉ信号と第１のクロック信号の比較に応答して、第１のパルス幅変調された（ＰＷＭ）信号を生成することと、
反転されたＩ信号と前記第１のクロック信号の比較に応答して、第２のＰＷＭ信号を生成することと、
前記Ｑ信号と第２のクロック信号の比較に応答して、第３のＰＷＭ信号を生成することと、
反転されたＱ信号と前記第２のクロック信号の比較に応答して、第４のＰＷＭ信号を生成することと、
前記第１および第２のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成することと、
前記第３および第４のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成することと、
前記出力Ｉ信号および前記出力Ｑ信号を合計することに応答してＱＡＭ出力信号を生成することと
を行わせる命令を記憶するメモリと
を備える、通信デバイス。
［Ｃ１２］  前記ＱＡＭ出力信号の周波数は、前記第１のクロック信号の周波数をＮ倍した数とおよそ等しくなり、ここで、Ｎは２以上の偶数の整数である、Ｃ１１に記載の通信デバイス。
［Ｃ１３］  前記出力Ｉ信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力Ｉ信号を生成する前に、前記第１および第２のＰＷＭ信号の基本周波数コンポーネントを抑制させ、
前記出力Ｑ信号を生成するための前記命令の実行は、前記通信デバイスに、前記出力Ｑ信号を生成する前に、前記第３および第４のＰＷＭ信号の基本周波数コンポーネントを抑制させる、
Ｃ１１に記載の通信デバイス。
［Ｃ１４］  前記命令の実行は、前記通信デバイスに、
前記第１のＰＷＭ信号から前記第２のＰＷＭ信号を減算することによって前記出力Ｉ信号から奇数次高調波を抑制することと、
前記第３のＰＷＭ信号から前記第４のＰＷＭ信号を減算することによって前記出力Ｑ信号から奇数次高調波を抑制することと
を行わせる、Ｃ１１に記載の通信デバイス。
［Ｃ１５］  前記出力Ｉ信号は、前記第１のＰＷＭ信号の二次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の二次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ二倍に等しい、Ｃ１１に記載の通信デバイス。
［Ｃ１６］  前記出力Ｉ信号は、前記第１のＰＷＭ信号の四次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の四次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ四倍に等しい、Ｃ１１に記載の通信デバイス。
［Ｃ１７］  同相（Ｉ）信号および直交（Ｑ）信号に応答して、直交振幅変調（ＱＡＭ）出力信号を生成するための方法であって、前記方法は、
前記Ｉ信号と第１のクロック信号の比較に応答して、第１のパルス幅変調された（ＰＷＭ）信号を生成することと、
反転されたＩ信号と前記第１のクロック信号の比較に応答して、第２のＰＷＭ信号を生成することと、
前記Ｑ信号と第２のクロック信号の比較に応答して、第３のＰＷＭ信号を生成することと、
反転されたＱ信号と前記第２のクロック信号の比較に応答して、第４のＰＷＭ信号を生成することと、
前記第１および第２のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成することと、
前記第３および第４のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成することと、
前記出力Ｉ信号および前記出力Ｑ信号を合計することに応答してＱＡＭ出力信号を生成することと
を備える、方法。
［Ｃ１８］  前記ＱＡＭ出力信号の周波数は、前記第１のクロック信号の周波数をＮ倍した数とおよそ等しくなり、ここで、Ｎは２以上の偶数の整数である、Ｃ１７に記載の方法。
［Ｃ１９］  前記出力Ｉ信号を生成する前に前記第１および第２のＰＷＭ信号の基本周波数コンポーネントを抑制することと、
前記出力Ｑ信号を生成する前に前記第３および第４のＰＷＭ信号の基本周波数コンポーネントを抑制することと
をさらに備える、Ｃ１７に記載の方法。
［Ｃ２０］  前記第１のＰＷＭ信号から前記第２のＰＷＭ信号を減算することによって前記出力Ｉ信号から奇数次高調波を抑制することと、
前記第３のＰＷＭ信号から前記第４のＰＷＭ信号を減算することによって前記出力Ｑ信号から奇数次高調波を抑制することと
をさらに備える、Ｃ１７に記載の方法。
［Ｃ２１］  前記出力Ｉ信号は、前記第１のＰＷＭ信号の二次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の二次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ二倍に等しい、Ｃ１７に記載の方法。
［Ｃ２２］  前記出力Ｉ信号は、前記第１のＰＷＭ信号の四次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の四次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ四倍に等しい、Ｃ１７に記載の方法。
［Ｃ２３］  直交振幅変調（ＱＡＭ）送信機であって、
同相（Ｉ）信号と第１のクロック信号の比較に応答して、第１のパルス幅変調された（ＰＷＭ）信号を生成するための手段と、
反転されたＩ信号と前記第１のクロック信号の比較に応答して、第２のＰＷＭ信号を生成するための手段と、
直交（Ｑ）信号と第２のクロック信号の比較に応答して、第３のＰＷＭ信号を生成するための手段と、
反転されたＱ信号と前記第２のクロック信号の比較に応答して、第４のＰＷＭ信号を生成するための手段と、
前記第１および第２のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｉ信号を生成するための手段と、
前記第３および第４のＰＷＭ信号のうちの１つまたは複数の偶数次高調波に応答して出力Ｑ信号を生成するための手段と、
前記出力Ｉ信号および前記出力Ｑ信号を合計することに応答してＱＡＭ出力信号を生成するための手段と
を備える、ＱＡＭ送信機。
［Ｃ２４］  前記ＱＡＭ出力信号の周波数は、前記第１のクロック信号の周波数をＮ倍した数とおよそ等しくなり、ここで、Ｎは２以上の偶数の整数である、Ｃ２３に記載の送信機。
［Ｃ２５］  前記出力Ｉ信号を生成する前に前記第１および第２のＰＷＭ信号の基本周波数コンポーネントを抑制するための手段と、
前記出力Ｑ信号を生成する前に前記第３および第４のＰＷＭ信号の基本周波数コンポーネントを抑制するための手段と
をさらに備える、Ｃ２３に記載の送信機。
［Ｃ２６］  前記第１のＰＷＭ信号から前記第２のＰＷＭ信号を減算することによって前記出力Ｉ信号から奇数次高調波を抑制するための手段と、
前記第３のＰＷＭ信号から前記第４のＰＷＭ信号を減算することによって前記出力Ｑ信号から奇数次高調波を抑制するための手段と
をさらに備える、Ｃ２３に記載の送信機。
［Ｃ２７］  前記出力Ｉ信号は、前記第１のＰＷＭ信号の二次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の二次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ二倍に等しい、Ｃ２３に記載の送信機。
［Ｃ２８］  前記出力Ｉ信号は、前記第１のＰＷＭ信号の四次高調波であり、前記出力Ｑ信号は、前記第３のＰＷＭ信号の四次高調波であり、前記ＱＡＭ出力信号の周波数は、前記第１および第２のクロック信号の周波数のおよそ四倍に等しい、Ｃ２３に記載の送信機。
【図１】
0006258488.tif 000072
【図２Ａ】
0006258488.tif 000073
【図２Ｂ】
0006258488.tif 000074
【図３Ａ】
0006258488.tif 000075
【図３Ｂ】
0006258488.tif 000076
【図３Ｃ】
0006258488.tif 000077
【図４Ａ】
0006258488.tif 000078
【図４Ｂ】
0006258488.tif 000079
【図５】
0006258488.tif 000080