(57)【特許請求の範囲】
【請求項１】
電子回路のパーティショニングによる論理強化方法であって、
前記電子回路は、
同じ主入力（Ｉ）に並列に接続され、各々がＮ個のモジュール（Ｍ１、・・・、Ｍｎ）及び２つの連続したモジュールに結合するＮ−１個のノードを備えるとともに、Ｋ個ノードによってそれぞれ並列に構成された連続するＮ−１個のゲート（ｐ１、・・・、ｐＮ−１）を共に形成する奇数Ｋ個のブランチと、
前記Ｋ個のブランチの出力信号から多数決を実施する多数決機能を有する調停回路（ＶＮ）と、
を備え、
前記論理強化方法は、
前記電子回路が有する信頼性決定機能が、前記主入力と前記ゲート（ｐｉ）との間に配置された前記Ｋ個のブランチの一部により構築された前記ゲート（ｐｉ）の上流のサブ回路の信頼性Ｒｉを決定する、決定ステップ（ＦＩＡ）と、
前記ゲート（ｐｉ）に位置する前記少なくとも１つの調停回路（Ｖｉ）が有する前記多数決機能が、前記スキャンされたサブ回路を構築する前記ブランチの一部の前記出力信号から多数決を実施し、前記スキャンされたサブ回路の前記信頼性Ｒｉが信頼性設定ポイントＲｍｉｎより小さければ、少なくとも１つの多数決信号を、前記ゲート（ｐｉ）から下流の前記ブランチの一部によって構成された前記補完的なサブ回路の前記それぞれの入力に送信する、挿入ステップ（ＩＮＳ）と、を
前記ゲート（ｐ１、・・・ｐｉ、・・・、ｐＮ−１）の各々において、前記主入力（Ｉ）に最も近い前記ゲート（ｐ１）から連続的に実施することを特徴とする論理強化方法。
【請求項２】
少なくとも１つの調停回路の前記挿入ステップは、１つの多数決信号を前記補完的なサブ回路の前記それぞれの入力に送信する調停回路の挿入を備えることを特徴とする請求項１に記載の論理強化方法。
【請求項３】
少なくとも１つの調停回路の前記挿入ステップは、前記補完的なサブ回路の前記それぞれの入力のうちの１つに多数決信号を互いに並列に送信するＫ個の調停回路の挿入を備えることを特徴とする請求項１又は２に記載の論理強化方法。
【請求項４】
請求項１から３のいずれか１項に記載の論理強化方法をデータ処理手段に実行させることを特徴とするコンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路を強化する技術分野、特に多重化を用いた論理的強化技術に関する。
【背景技術】
【０００２】
電子回路で使用される電子部品の多くはシングル・イベント・トランシエント（ＳＥＴ：Single Event Transient）によって生じ得る電磁放射の影響を受けやすい。
【０００３】
モジュール三重冗長構成（ＴＭＲ：triple modular redundancy）は、設計段階で電子回路への冗長性の導入を備える論理的強化技術である。
【０００４】
図１を参照すると、本技術によれば、所定の機能を実現するモジュールＭが、同じ役割を実行する並列の３つの同一モジュールＭを備えるＴＭＲブロックによって置換され、調停回路がそれぞれの出力に配置される。調停回路は、３つの複製モジュールの出力信号から多数決を形成し、これらのモジュール数が奇数であることにより明確な出力信号を生成する。この出力信号は、たとえ３つのモジュールのうち１つのモジュールがエラーだとしても、正しい。このことは、多くの実例で十分な有効性があろう。しかしながら、いくつかのエラーが同時に生じると、誤った出力を生成し得る。
【０００５】
論理的強化技術の１カテゴリは、複雑な回路において、冗長性を伴うことなく、エラーに感度のよいサブ回路を選択するとともに、同機能を実現するＴＭＲブロックによって識別された各サブ回路を置換することを提案する。これらは、回路の幾つかの部分が複製されないＳＴＭＲ技術（Selective TMR）である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＳＴＭＲは原子力プラントの電子制御指令設備に潜在的に組み込まれる回路のような非常に高度な信頼性を要求する回路に適していない。
【０００７】
パーティショニングによる論理的強化技術の他のカテゴリは、余分な調停回路を、一連のＮ個のモジュールＭ１、…、ＭＮを形成する回路に、そっくりそのまま挿入することを提案している。調停回路の挿入は、当該回路を、１つの調停回路を各々備えるパーティションに分割する。先述されたシングルエラー制限は、各パーティションに制限される。そのため、Ｊ個のパーティションＣ１、…、ＣＪがあるならば、仮にパーティション当たり1つのエラーしか発生しないとすると、当該回路はＪ個の同時エラーまで許容できる。
【０００８】
しかし、多数決による調停回路は、高度な内部信頼性を必要とするので、特にコンポーネントが大型になる。その結果として、パーティショニングによる強化はそれゆえ、実質的な製造コストの増加や回路の表面増加の原因になる。
【課題を解決するための手段】
【０００９】
本発明は、製造コストの過度な増加や回路表面の過度な増加を生じさせることのない回路に対して、信頼度を確実に決定させるために挿入される調停回路数を最適化するパーティショニングによる強化技術を提案する。
【００１０】
本目的は、電子回路のパーティショニングによる論理強化方法であって、前記電子回路は、同じ主入力Ｉに並列に接続され、各々がＮ個のモジュール及び２つの連続したモジュールに結合するＮ−１個のノードを備えるとともに、Ｋ個ノードによってそれぞれ並列に構成された連続するＮ−１個のゲートを共に形成する奇数Ｋ個のブランチと、前記Ｋ個のブランチの出力信号から多数決を形成する主調停回路と、を備え、前記方法は、前記主入力と前記ゲートとの間に配置された前記Ｋ個のブランチの一部により構築された前記ゲートの上流のサブ回路の信頼性を決定する決定ステップと、前記スキャンされたサブ回路を構築する前記ブランチの一部の前記出力信号から多数決を実施する前記ゲートに少なくとも１つの調停回路を挿入し、前記スキャンされたサブ回路の前記信頼性が信頼性設定ポイントより小さければ、少なくとも１つの多数決信号を、前記ゲートから下流の前記ブランチの一部によって構成された前記補完的なサブ回路の前記それぞれの入力に送信する挿入ステップとが、前記主入力（Ｉ）に最も近い前記ゲート（ｐ１）から連続的に実施されるように前記ゲート（ｐ１、・・・ｐｉ、・・・、ｐＮ−１）の各々が繰り返すことにより達成される。
【００１１】
本発明の利点は、製造コストの削減である。本発明の他の利点は、容易に自動化できることである。
【００１２】
有利には、少なくとも１つの調停回路の前記挿入ステップは、１つの多数信号を前記補完的なサブ回路の前記それぞれの入力に送信する調停回路の挿入を備える。変形例として、少なくとも１つの調停回路の前記挿入ステップは、前記補完的なサブ回路の前記それぞれの入力のうちの１つに多数信号を互いに並列に送信するＫ個の調停回路の挿入を備える。
【００１３】
加えて、本発明は、前記プログラム製品がデータ処理手段によって実行されたときに、上述された論理強化方法を実行するコードインストラクションを備えることを特徴とするコンピュータプログラム製品に関する。
【図面の簡単な説明】
【００１４】
【図１】モジュール三重冗長構成によって保護されるモジュールを備える回路を示す図である。
【図２】一連の４モジュールを備え、モジュール三重冗長構成によって保護される回路を示す図である。
【図３】図２の回路に適用されるパーティショニングによって強化された回路の一例を示す図である。
【図４Ａ】回路に含まれるゲート数の関数として回路の信頼性の進展を示す図である。
【図４Ｂ】回路に含まれるゲート数の関数として回路の信頼性の進展を示す図である。
【図４Ｃ】回路に含まれるゲート数の関数として回路の信頼性の進展を示す図である。
【図５】本発明に係るパーティショニングによる強化方法のステップのダイアグラムを示す図である。
【図６Ａ】本発明に係る方法で挿入される調停回路の実施形態を示す図である。
【図６Ｂ】本発明に係る方法で挿入される調停回路の実施形態を示す図である。
【発明を実施するための形態】
【００１５】
パーティショニングによる論理的強化の前提となる最初の回路について、まず詳細に述べる。
【００１６】
回路は同じ主入力Ｉに並列接続している奇数Ｋ個のメインブランチを備えており、公知技術としてモジュール冗長数（modular order redundancy）Ｋがある。
【００１７】
Ｋ個のブランチの各々は、同じ一連のＮ個のモジュールＭｉ，ｉε[[１，Ｎ]]を備えており、Ｍ１は回路の主入力Ｉに最も近いモジュールであり、Ｍｎは後者から最も離れているモジュールである。
【００１８】
一連のＮ個のモジュールが回路の全論理的機能を生み出している。この一連のモジュール各々が、論理的サブ機能を実現するサブ回路であり、入力と出力とを備えている。それゆえモジュールは複雑であってもよく、例えば否定回路のような、論理的初歩機能であってもよい。
【００１９】
各ブランチはまた、２連続しているモジュールを接続しているＮ−１個のノードを備えている。慣例で、レベルｉのゲートｐｉは、モジュールＭと特定のブランチでそれに続くモジュールＭｉ+１との間の各接続を形成する回路のＫ個の全並列ノードと呼ばれる。それゆえに、本回路はＮ−１個のゲートｐｉ，ｉε[[1,N-1]]を備える。
【００２０】
主調停回路ＶｎはＫ個のブランチの出力に配置される。より正確には、各ブランチの最後のＫ個のモジュールＭｎの出力に配置される。このようにして、この調停回路ＶｎはＫ個のブランチの出力信号から多数決を形成し、多数決の信号を少なくとも１つの主出力Ｏに送信する。
【００２１】
図２はブランチ数Ｋが３個であり、モジュール数Ｎは４個である前記回路の一例である。この回路では、調停回路Ｖ４は、各々が一連の４モジュールＭ１、Ｍ２、Ｍ３およびＭ４を備える３個のブランチの出力に配置されており、３つのゲートｐ１、ｐ２およびｐ３は２連続しているモジュール間に置かれている。これらのゲートの各々は、ばらばらのブランチに配置された３個のノードを備えている。
【００２２】
図３は本発明に係るパーティショニングの一例後の図２の回路を図示している。調停回路はゲートｐ１およびｐ２に挿入されているが、ゲートＰ３には挿入されていない。このようにして、結果的に回路は、３つのパーティションＣ１、Ｃ２およびＣ３を備える。
【００２３】
回路の信頼性を表す測定単位は、出力における信号の正確さである。本文献を通して、「信頼性」という用語は、それゆえこの測定単位を示すこととする。先行技術から公知の信頼性の幾つかの測定方法として、ＳＰＲ手法とＰＴＭ手法がある。ＳＰＲ手法とは本文献ではFranco等によるSPR Tool（Signal
Reliability Analysis of Logic Circuits）であり、ＰＴＭ手法はトランスファー行列を利用したものである。
【００２４】
図４Ａは、非パーティショニング回路で、ゲート数の関数としての信号の信頼性を表している図である。一般的に、回路のゲート数が増えれば増えるほど（言い換えれば、モジュール数が増えれば増えるほど）、回路の出力で信号の信頼性は低くなることは明らかである。
【００２５】
しかしながら、多数決の調停回路がゲートに挿入されると、挿入された調停回路によって形成される多数決のために、ゲートでの信号の信頼性はあがる。図４Ｂは、ｐ５のゲートに調停回路を挿入した時の同じ回路の信頼性曲線を模式的に示したものである。
【００２６】
同様にして、図４Ｃは、ｐ５、ｐ９、ｐ１２のゲートに調停回路を挿入した時の同じ回路の信頼性曲線を模式的に示したものである。
【００２７】
これら調停回路のため、回路の信頼性はＲｍｉｎ値よりも高い値を維持している。
【００２８】
ここに本発明に係る強化方法を述べる。Ｒｍｉｎを非パーティショニング回路のために評価される最小の信頼性セットポイントとする。この狙いは、パーティショニングされた回路を得るためであり、主出力Ｏで計測された信号の信頼性は、このセットポイントＲｍｉｎ以上となる。
【００２９】
本発明に係る方法では、回路のゲートは上流から下流に向けて連続的に走査される。つまり、主入力Ｉに最も近いゲートｐ１から最も離れているゲートｐｎー１まで走査される。
【００３０】
それゆえに最も近いゲートｐ１で、最初の信頼性計測が行われる。
【００３１】
図５のダイアグラムによると、主入力Ｉとゲートｐ１の間にあるサブ回路の信頼性Ｒ１は、並列ブランチの一部であるＫ個によって構成されるＦＩＡの第１ステップにおいて決定され、各々が同じモジュールＭ１を備える。
【００３２】
そして、測定された信頼性Ｒ１は信頼性セットポイントＲｍｉｎと比較される（ＣＯＭＰ）。
−  Ｒ１≧Ｒｍｉｎであるならば、Ｋ個のモジュールＭ１を備えるゲートｐｉの上流のサブ回路は、信頼性ありとみなす（ＯＫ）。
−  Ｒ１＜Ｒｍｉｎであるならば、Ｋ個のモジュールＭ１を備えているゲートｐｉの上流のサブ回路は、十分な信頼性はないとみなされ（ＫＯ）、この場合、ゲートｐ１で少なくとも１つの調停回路であるＶが挿入される（ＩＮＳ）。少なくとも１つの挿入された調停回路Ｖは、Ｋ個のモジュールＭ１の出力信号の多数決を形成し、Ｋ個のモジュールＭ２の入力でＲ１より高い信頼性のある多数決信号を送信する。
【００３３】
図５のダイアグラムで図示されているステップは、上述の回路Ｎ−１ゲートの各々のために評価される。
【００３４】
一般的に、任意のゲートｐ１では、ゲートｐ１の上流のサブ回路は、各々が一連のi個のモジュールＭ１、・・・、Ｍｉを備える並列ブランチの一部であるＫ個を備える。ゲートｐ１から下流の補完的なサブ回路は、各々が一連のＮ‐ｉ個のＭi+1、・・・、ＭNを備える並列ブランチの一部であるＫ個を備える。
【００３５】
ＦＩＡステップ中に、ゲートｐｉの上流のサブ回路の信頼性Ｒｉは測定される。
【００３６】
測定された信頼性Ｒｉは信頼性Ｒｍｉｎと比較される（ＣＯＭＰ）。
−  Ｒ１≧Ｒｍｉｎであるならば、ゲートｐｉの上流のサブ回路は、信頼性できるとみなされる（ＯＫ）。
ゲートｐｉのレベルはテストＤＥＲで変えられる。
−  ｉ＜Ｎ−１であるならば、次の下流のゲートｐｉ＋ｉで、レベルは変えられる。
−  ｉ＝Ｎ−１であるならば、すべてのゲートは走査され、本手法は完了する（ＦＩＮ）。
−  Ｒｉ＜Ｒｍｉｎであるならば、ゲートｐｉの上流のサブ回路は、十分な信頼性はないとみなされ（ＫＯ）、この場合、少なくとも１つの調停回路Ｖをゲートｐｉに挿入する。少なくとも１つの挿入された調停回路Ｖは、ゲートｐｉ（最後のモジュールはＭｉである）の上流のサブ回路のＫ個のブランチの一部の出力信号の多数決を作成し、補完的な下流の回路（最初のモジュールがＭｉ＋ｉである）のＫ個のブランチの一部の入力でＲｍｉｎより高い信頼性の多数決信号を送信する。
【００３７】
全てのゲートが走査されると、主調停回路Ｖｎに加えて、Ｊ個の調停回路はＪ個の回路のゲートに挿入される。ここで０≦Ｊ≦Ｎ−１である。その結果、当該回路は、並列なブランチのＫ個の一部で構築されたサブ回路と、前記一部の出力で挿入された調停回路とを各々が備える、Ｊ＋１個のパーティショニング（Ｃ１、・・・、Ｃｊ＋１）を備える。図３に図示された回路内では、２つの調停回路Ｖが主調停回路Ｖ４が加えて挿入されており、その結果、３個のパーティショニングＣ１、Ｃ２およびＣ３を備えている。
【００３８】
本方法は、結果的に、少なくともＲｍｉｎの信頼性を有する回路を作るために、最初の回路に最小回数のパーティショニングを導入している。
【００３９】
先行技術では、信頼性を最大にするための回路の論理的パーティショニングを導入しており、全てのパーティションが同じ信頼性を有している。しかし、驚くことに、本発明に係る方法は、単純であるにも関わらず、最適条件に非常に近似した結果を与えている。
【００４０】
挿入ステップＩＮＳはいくつか変形例をとることができる。
【００４１】
図６Ａで図示されている第１実施形態では、ゲートｐｉで実行される挿入ステップは、単一の多数決信号を、ゲートｐｉから下流のサブ回路のそれぞれの入力に、送信する単一の調停回路の挿入を備える。各ブランチの最初のモジュールはＭｉ＋１である。
【００４２】
この実施形態の利点は、経済的特性にある。単一の調停回路コンポーネントは、所定のゲートで実際に必要であり、単一の多数決が回路操作中に形成される。
【００４３】
図６Ｂで図示された変形例としては、ゲートｐｉで実行される挿入ステップは、Ｋ個の並列調停回路の挿入を備えており、最初のモジュールはＭｉ＋１であるゲートｐから下流のサブ回路のそれぞれの入力の１つに、各多数決信号を送信する。
【００４４】
この変形例は、さらに回路の信頼性をさらに向上しており、例えば、Ｋ＝３の時（三重冗長構成）のような、Ｋ個の調停回路の少数の機能不全を取り除いている。ゲートｐｉに配置された３つの調停回路Ｖのうち１つが、機能不全であれば、ゲートｐｉから下流のサブ回路のＫ個のブランチの１つにのみ、送信されるであろう誤った多数決信号を生じる。次の調停回路である主調停回路Ｖｎは、必要ならば、多数決を作成することで、順番に本エラーを除くことができる。
【００４５】
本文献で示された強化方法が適用された特定の接続形態の回路は、回路の自由な接続形態の部分となりえる。この部分は主入力Ｉと主出力Ｏとの間の信号経路を規定する。
【００４６】
言い換えると、強化方法は、ｉという主入力とｊという主出力を備える回路内に１つの信号経路を定義づけているｉ×ｊサブ回路の各々を繰り返されることができる。
【図１】
0006300820.tif 000002
【図２】
0006300820.tif 000003
【図３】
0006300820.tif 000004
【図４Ａ】
0006300820.tif 000005
【図４Ｂ】
0006300820.tif 000006
【図４Ｃ】
0006300820.tif 000007
【図５】
0006300820.tif 000008
【図６Ａ】
0006300820.tif 000009
【図６Ｂ】
0006300820.tif 000010