(57)【特許請求の範囲】
【請求項１】
装置であって、
アンテナに接続された複数の第１のステージスイッチと、および、
前記複数の第１のステージスイッチに接続された複数の第２のステージスイッチと、各第１のステージスイッチは、前記アンテナに接続された複数の切り替え可能な信号パスを形成するために１つ以上の第２のステージスイッチに直列に接続され、前記複数の切り替え可能な信号パスは、選択された第２のステージスイッチに接続された選択された第１のステージスイッチより低いブレイクダウン電圧を有する前記選択された第２のステージスイッチを含む少なくとも１つの低い電力信号パスを有する、
を備え、
前記複数の第１のステージスイッチおよび前記複数の第２のステージスイッチの各々は、回路のサイズおよび費用を低減するためにより低いブレイクダウン電圧のデバイスを用いるように、および前記装置の全てのオフ状態の静電容量を低減するように構成される、装置。
【請求項２】
前記複数の切り替え可能な信号パスは、１つ以上の静電容量値を有する１つ以上の接続されていない信号パスを備え、それぞれ、前記１つ以上の静電容量値は、前記装置の全てのオフ状態の静電容量を形成するために結合する、請求項１に記載の装置。
【請求項３】
前記第１のおよび第２のステージスイッチと連結するスイッチ制御信号を生成するように構成されたコントローラをさらに備え、前記スイッチ制御信号は、選択された切り替え可能な信号パスを有効または無効にするためのいずれかの前記第１のおよび第２のステージスイッチをオープンまたはクローズするように構成される、請求項１に記載の装置。
【請求項４】
前記コントローラは、受信されたアンテナ制御信号から前記スイッチ制御信号を生成するように構成される、請求項３に記載の装置。
【請求項５】
前記第１のおよび第２のステージスイッチは、ＰＭＯＳまたはＮＭＯＳトランジスタを備えるセットから選択された１つ以上のトランジスタを含む統合スイッチとして構成される、請求項１に記載の装置。
【請求項６】
前記複数の第１のステージスイッチは、２つの第２のステージスイッチグループに直列に接続された２つの第１のステージスイッチを含み、それぞれ、各第２のステージスイッチグループは、選択された一部の前記第２のステージスイッチを有する、請求項１に記載の装置。
【請求項７】
前記装置の全てのオフ状態の静電容量は、前記装置の複数のスイッチブランチに関連する静電容量値の並列静電容量の組み合わせから決定され、各スイッチブランチは、１つ以上の第２のステージスイッチに直列に接続された選択された第１のステージスイッチを有する、請求項１に記載の装置。
【請求項８】
複数の第１のステージスイッチと、複数の第２のステージスイッチとを有するアンテナスイッチを動作するための方法であって、
第１のステージスイッチ制御信号および第２のステージスイッチ制御信号を生成することと、
前記第１のステージスイッチ制御信号を使用してアンテナに接続された前記複数の第１のステージスイッチを切り替えることと、および、
前記第２のステージスイッチ制御信号を使用して前記複数の第１のステージスイッチに接続された前記複数の第２のステージスイッチを切り替えることと、各第１のステージスイッチは、前記アンテナに接続された複数の切り替え可能な信号パスを形成するために１つ以上の第２のステージスイッチに直列に接続され、
ここにおいて、前記切り替えることは、選択された第２のステージスイッチに接続された選択された第１のステージスイッチより低いブレイクダウン電圧を有する前記選択された第２のステージスイッチを含む少なくとも１つの低い電力信号パスを有効にするために前記複数の第１のおよび第２のステージスイッチを切り替えることを備える、
を備え、
前記複数の第１のステージスイッチおよび前記複数の第２のステージスイッチの各々は、回路のサイズおよび費用を低減するためにより低いブレイクダウン電圧のデバイスを用いるように、および前記アンテナスイッチの全てのオフ状態の静電容量を低減するように構成される、方法。
【請求項９】
前記生成することは、アンテナ制御信号から前記第１のステージスイッチ制御信号および前記第２のステージスイッチ制御信号を生成することを備える、請求項８に記載の方法。
【請求項１０】
１つ以上の静電容量値を有する１つ以上の接続されていない信号パスを形成するために前記複数の第１のおよび第２のステージスイッチを切り替えることをさらに備え、それぞれ、前記１つ以上の静電容量値は、前記複数の第１のおよび第２のステージスイッチに関連する全てのオフ状態の静電容量を形成するために結合する、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  本願は、一般に電子回路のオペレーションおよび設計に、特に、アンテナスイッチのオペレーションおよび設計に関する。
【背景技術】
【０００２】
[0002]  従来のマルチ投入アンテナスイッチ（multi-throw antenna switch）は、アンテナから多様な電力レベルを有する複数の信号を受信し、および適切な処理電気回路にこれらの信号を向ける（direct）ように動作する。アンテナスイッチの投入（antenna switch throw）の数を増加することは、オフ状態のスイッチパスに現われる大きい静電容量が原因で、高周波で高投入ロス（high insertion loss）を招く。加えて、各スイッチパスは異なる信号電力レベルに対処することが必要であり得るが、従来のアンテナスイッチにおけるすべてのスイッチは、最も高く予期された信号電力に対処するように典型的に設計され、その結果費用および回路のサイズを増加させている。
【０００３】
[0003]  よって、マルチ投入アンテナスイッチが、縮小された回路のサイズおよびより低い費用、低投入ロス、のためのオフ状態の静電容量低減（off-state capacitance reduction）を有することを開示される。
【図面の簡単な説明】
【０００４】
[0004]  ここに説明される前述の態様は、添付図面と合わせられた場合、下記の説明を参照することによりいっそう容易に明確になるであろう。
【図１】[0005]  図１は、従来のマルチ投入アンテナスイッチを示す。
【図２】[0006]  図２は、新規のマルチ投入アンテナスイッチの例示的な実施形態を示す。
【図３】[0007]  図３は、それの関連するオフ状態の静電容量を図示するスイッチの例示的な実施形態を示す。
【図４】[0008]  図４は、コントローラの例示的な実施形態を示す。
【図５】[0009]  図５は、オフ状態の静電容量を低減するための多数のステージを有するアンテナスイッチを動作するための例示的な方法を示す。
【図６】[0010]  図６は、アンテナスイッチ装置の例示的な実施形態を示す。
【発明を実施するための形態】
【０００５】
[0011]  添付図面と結びついて以下に記載される詳細な説明は、本発明の例示的な実施形態の説明として意図され、本発明が実現されることができる唯一の実施形態を表すことは意図されていない。この説明の全体にわたって使用される「例示的（exemplary）」という用語は、「例、実例、または例示としての役割を果たすこと」を意味し、他の例示的な実施形態に対して、必ずしも好ましいまたは有利であると解釈されるべきではない。詳細な説明は、本発明の例示的な実施形態の全体的な理解を提供することの目的で特定の詳細を含む。本発明の例示的な実施形態は、これらの特定の詳細なしに実現され得ることが当業者に明確であろう。いくつかの実例では、ここに表される例示的な実施形態の新規性を曖昧にすることを避けるために、周知の構造およびデバイスがブロック図の形式で示される。
【０００６】
[0012]  図１は、従来のマルチ投入アンテナスイッチ１００を示す。アンテナスイッチ１００は、アンテナ１０４に接続する各スイッチを持っている複数の個別のスイッチ１０２から成る。スイッチ１０２の出力１０６は、多様な送信および受信回路（示されていない）に接続される。
【０００７】
[0013]  オペレーションの間、複数のスイッチのうちの１つは、複数の送信／受信回路のうちの１つへのアンテナ１０４の接続を有効にする（enable）ことを可能にされるまたは「クローズされる（closed）」。スイッチ１００の構成に起因して、すべての個別のスイッチ１０２は、一般にシステムにおいて最も高い電力に対処するように設計される。これは、各スイッチが、大型および高価でありうる高いブレイクダウン電圧のデバイス（high breakdown voltage device）を備えることを意味する。そのうえ、あるスイッチがクローズする場合、残りのオープンなスイッチはオフ状態の静電容量を提供する。スイッチ１０２の並列な構成は、オープンなスイッチ１０２のオフ状態の静電容量が、アンテナポートに現われる大きい静電容量値を形成するために結合することになり、従って大きい投入ロスをもたらすことを意味する。
【０００８】
[0014]  図２は、新規のマルチ投入アンテナスイッチ２００の例示的な実施形態を示す。例えば、スイッチ２００は、ワイヤレスデバイスにおける使用に適している。スイッチ２００は、アンテナ２０２と連結する第１のステージスイッチ２２４および第１のステージスイッチ２２４と連結する第２のステージスイッチ２２６を備え、アンテナ２０２に接続された複数の信号パスを形成する。例えば、第１のステージスイッチ２２４は、アンテナ２０２と連結する３つの第１のステージスイッチ（ＳＷ＿ＣＭ１、ＳＷ＿ＣＭ２、ＳＷ＿ＣＭ３）を備える１つの第１のステージスイッチグループ２０４を含む。第２のステージスイッチ２２６は、各グループにおいて複数の第２のステージスイッチを備える、３つの第２のステージスイッチグループ２０６、２０８、および２１０を含む。例えば、グループ２０６は、スイッチ（ＳＷ＿ＣＭ１＿１、ＳＷ＿ＣＭ１＿２、ＳＷ＿ＣＭ１＿３、ＳＷ＿ＣＭ１＿４）を含み、グループ２０８は、スイッチ（ＳＷ＿ＣＭ２＿１、ＳＷ＿ＣＭ２＿２、ＳＷ＿ＣＭ２＿３）を含み、およびグループ２１０は、スイッチ（ＳＷ＿ＣＭ３＿１、ＳＷ＿ＣＭ３＿２、ＳＷ＿ＣＭ３＿３）を含む。
【０００９】
[0015]  第２のステージスイッチグループ２０６、２０８、および２１０は、それぞれ、多様な送信および受信回路（示されていない）に接続された、スイッチ出力２１２、２１４、および２１６を有する。例示的な実施形態では、第２のステージスイッチグループ２０６、２０８、および２１０におけるスイッチは、アンテナポート２２８でオフ状態の静電容量を低減するために、第１のステージスイッチグループ２０４中のスイッチと連結する。スイッチ２００が、いずれかの数の第２のステージスイッチグループと連結するいずれかの数の第１のステージスイッチグループを含むように構成され得ることは認識されるべきである。
【００１０】
[0016]  スイッチ２００を制御するように動作するコントローラ２１８が提供される。コントローラ２１８は、ベースバンドプロセッサのように、ワイヤレスデバイスにおける別のエンティティからアンテナ制御信号２２０を受信する。例示的な実施形態では、１つのステージ１の制御信号（Ｓｔａｇｅ１＿ｇ１）および３つのステージ２の制御信号（Ｓｔａｇｅ２＿ｇ１、Ｓｔａｇｅ２＿ｇ２、およびＳｔａｇｅ２＿ｇ３）を備える４つの制御信号を生成するために、アンテナ制御信号２２０はコントローラ２１８によって使用される。４つの制御信号は、図２において図示されるように、スイッチグループ２０４、２０６、２０８、および２１０におけるスイッチのオペレーションを制御するために接続される。例示的な実施形態では、各制御信号は、多数の制御ビットを備え、各ビットは、対応するスイッチをオープンするまたはクローズするために使用される。コントローラ２１８は、スイッチ２００において使用され得るいずれかの数のスイッチグループを制御するためにいずれかの数の制御信号を生成するように構成されることができる。
【００１１】
[0017]  オペレーションの間、１つ以上の第１のステージスイッチ２２４および１つ以上の第２のステージスイッチ２２６は、ワイヤレスデバイスにおける選択された送信／受信電気回路とアンテナ２０２間の１つ以上の信号パスを提供するために、有効にされるまたは「クローズにされる。」スイッチ２００の構成に起因して、残りのオフ状態の（またはオープンの）スイッチは、低投入ロスを有するスイッチ２００をもたらす低減された静電容量値を提供するために結合する。例えば、第２のステージスイッチ２２６および第１のステージスイッチ２２４の選択されたスイッチがクローズされる場合、接続されていない信号パスにおける残りのオープンなスイッチは、図１において示される従来のマルチ投入アンテナスイッチより低いオフ状態の静電容量を提供するために結合する。例えば、パス２２２におけるスイッチＳＷ＿ＣＭ１およびＳＷ＿ＣＭ１＿１がクローズされ、残りのスイッチがオープンである場合、アンテナポート２２８における全てのオフ状態の静電容量は、以下に示される並列な組み合わせの静電容量Ａ、ＢおよびＣから判断されることができ、それは、（Ａ／／Ｂ／／Ｃ）として表現されることができる。
【００１２】
Ａ  （ＳＷ＿ＣＭ１＿ＸＸと呼ばれる）並列に結合されるグループ２０６における残りのクローズされていないスイッチの静電容量
Ｂ  （ＳＷ＿ＣＭ２＿ＸＸと呼ばれる）並列に結合されるグループ２０８のクローズされていないスイッチの静電容量に直列に（in series）結合される第１のステージスイッチＳＷ＿ＣＭ２の静電容量
Ｃ  （ＳＷ＿ＣＭ３＿ＸＸと呼ばれる）グループ２１０のクローズされていないスイッチの静電容量に直列に結合される第１のステージスイッチＳＷ＿ＣＭ３の静電容量。
【００１３】
[0018]  上記のオフ状態の静電容量の結果は、従来のスイッチ１００より低く、それは、[（ｎ―１）＊（ＳＷ＿ＣＭＸ＿ＸＸ）]に等しいオフ状態の静電容量を有し、この場合、ｎは、アンテナポートにおけるスイッチの投入の総数に等しい。多様な例示的な実施形態では、スイッチ２００の構成は、ＳＰ１４Ｔまたは１６Ｔのような、大きい数のスイッチの投入を有するアンテナスイッチに拡張（extended to）されることができる。
【００１４】
[0019]  例示的な実施形態では、第１のステージスイッチグループ２０４における個別のスイッチは、システムにおいて最も高い電力に対処するように設計され、それは、第１のステージスイッチグループ２０４における各スイッチが高いブレイクダウン電圧のデバイスを備えることを意味する。しかしながら、第２のステージスイッチグループ２０６、２０８、および２１０は、さらなる効率性のための高いブレイクダウン電圧（高い電力）と低いブレイクダウン電圧（低い電力）のデバイスの両方を備える。例えば、第２のステージスイッチグループ２０６におけるスイッチは、高い電力信号パスと連結する出力２１２を有し、それゆえに高いブレイクダウン電圧のデバイスを備える。しかしながら、第２のステージスイッチグループ２０８、２１０におけるスイッチは、低い電力信号パスと連結する出力２１４、２１６を有し、それゆえにこれらのスイッチが、サイズおよび費用を節約するための低いブレイクダウン電圧のデバイスを備える。従って、少なくとも１つのスイッチのグループ（すなわち、この例におけるグループ２０８および２１０）が、典型的に従来のアンテナスイッチにおいて使用される大きいデバイスよりも、より低い費用、およびより小さいサイズを有する低いブレイクダウン電圧のデバイスで構成することができるため、スイッチ２００は、低減された費用および回路のサイズを提供する。スイッチ２００によって形成される信号パスの予期される信号電力に基づいて、高いブレイクダウン電圧および低いブレイクダウン電圧のデバイスの任意の組み合わせが、スペースを節約し、費用を低減するために用いられることができることは認識されるべきである。
【００１５】
[0020]  それゆえに、一般に、スイッチ２００の全てのオフ状態の静電容量は、複数のスイッチブランチのうちのオープンなスイッチに関連する静電容量の並列静電容量の組み合わせ（parallel capacitance combination）から決定され、そこで、各スイッチブランチは、第１のステージスイッチおよび第１のステージスイッチが直列に接続される、すべての第２のステージスイッチを含む。例えば、スイッチブランチ２３０は、第１のステージスイッチ（ＳＷ＿ＣＭ３）および第２のステージスイッチ（ＳＷ＿ＣＭ３＿１、ＳＷ＿ＣＭ３＿２、ＳＷ＿ＣＭ３＿３）を含む。従って、各スイッチブランチは、それのオープンなスイッチから決定される静電容量を有し、スイッチの全てのオフ状態の静電容量は、すべてのスイッチブランチに関連する静電容量の並列静電容量の組み合わせから決定される。
【００１６】
[0021]  そのうえ、１つ以上のスイッチが、より低い電力信号のために設計された低いブレイクダウン電圧のデバイス（すなわち、１.８Ｖデバイス）を備え得るため、スイッチ２００のサイズおよび費用は、低減されることができる。加えて、より低いブレイクダウン電圧のデバイスは、より高いブレイクダウン電圧のデバイスより低いオン抵抗（on-resistance：Ｒｏｎ）も提供する。従って、スイッチグループが、より低いブレイクダウン電圧のデバイスを使用するように設計されるにつれ、スイッチ２００のオフ状態の静電容量はさらに低減される。
【００１７】
[0022]  例示的な実施形態では、アンテナスイッチ２００は、１つの第１のステージスイッチグループ（２０４）および３つの第２のステージスイッチグループ（２０６、２０８、および２１０）を備える。しかしながら、他の配列が、多様な実施形態の範囲内で可能であり、これらの他の配列は、さらに低いオフ状態の静電容量でさえも提供し得ることは認識されるべきである。それゆえに、スイッチの構成は、図２に示される例示的な実施形態に限定されるわけではなく、任意の数の第２のステージスイッチグループに接続されたいずれかの数の第１のステージスイッチグループを提供するように設計または構成され得る。各構成は、サイズおよび費用を低減するために適切な低いブレイクダウン電圧のデバイスを用いるように、およびスイッチのオフ状態の静電容量を低減するように設計されることができる。
【００１８】
[0023]  従って、多様な例示的な実施形態では、新規のマルチ投入アンテナスイッチ２００は、従来のアンテナスイッチと比較される場合、オフ状態の静電容量を低減する。そのうえ、スイッチ２００の構成は、低投入ロスが達成しやすいよう、より低いブレイクダウン電圧のデバイスを使用する低い電力パスを提供し、追加的なオフ状態の静電容量低減と低減された回路のサイズおよび費用を提供する。
【００１９】
[0024]  図３は、それの関連するオフ状態の静電容量を図示するスイッチ３００の例示的な実施形態を示す。例えば、スイッチ３００は、統合スイッチ（integrated switch）を形成するために集積回路をインプリメントされるＮＭＯＳまたはＰＭＯＳトランジスタのうちの１つを備える。従って、スイッチ３００は、図２に示されるアンテナスイッチ２００におけるいずれかのスイッチとしての使用に適している。スイッチ３００は、スイッチ端末間に現われる複数の内部静電容量（internal capacitance）を備える。例えば、静電容量ＣＤＳは、ソースとドレイン端末間に現われる。スイッチ３００の全てのオフ状態の静電容量（ＣＴＯＴＡＬ）は、内部静電容量の組み合わせから決定される。従って、アンテナスイッチ２００のいずれかの個別のスイッチの全てのオフ状態の静電容量（ＣＴＯＴＡＬ）は、下記の式から決定されることができる。
【００２０】
ＣＴＯＴＡＬ=ＣＤＳ+（ＣＧＳ／／ＣＧＤ）+（ＣＢＳ／／ＣＤＢ）
[0025]  図４は、コントローラ２１８の例示的な実施形態を示す。コントローラ２１８は、すべてがバス４０８を介して通信するために連結された、ステージ２のインタフェース４０６、ステージ１のインタフェース４０４、プロセッサ４０２、を備える。コントローラ２１８は、単に１つのインプリメンテーションに過ぎず、他のインプリメンテーションが可能であることは認識されるべきである。
【００２１】
[0026]  ステージ１のインタフェース４０４は、コントローラ２１８が、オープンであるまたはクローズされるステージ１のスイッチを選択することを可能にするように動作する、ハードウェアおよび／またはハードウェア実行ソフトウェア（hardware executing software）を備える。例えば、ステージ１のインタフェース４０４は、１つ以上のステージ１のスイッチをそれぞれ制御するために使用されることができる１つ以上のビットを備えるＳｔａｇｅ１＿ｇ１の制御信号を出力する。ステージ１のインタフェース４０４は、バス４０８を使用してプロセッサ４０２と通信することによって制御される。
【００２２】
[0027]  ステージ２のインタフェース４０６は、コントローラ２１８が、オープンであるまたはクローズされるステージ２のスイッチを選択することを可能にするように動作する、ハードウェアおよび／またはハードウェア実行ソフトウェアを備える。例えば、ステージ２のインタフェース４０６は、ステージ２のスイッチの１つ以上のグループをそれぞれ制御するために使用されることができる１つ以上のビットを備える、Ｓｔａｇｅ２＿ｇ１、Ｓｔａｇｅ２＿ｇ２、およびＳｔａｇｅ２＿ｇ３の制御信号を出力する。ステージ２のインタフェース４０６は、バス４０８を使用するプロセッサ４０２のオペレーションによって制御される。
【００２３】
[0028]  プロセッサ４０２は、ＣＰＵ、プロセッサ、ゲートアレイ、ハードウェア論理、メモリ要素、および／またはハードウェア実行ソフトウェアのうちの少なくとも１つを備える。例えば、プロセッサ４０２は、内部メモリに記憶されるまたは取り込まれる命令を実行する。プロセッサ４０２は、ここに説明される機能を実施するためにステージ１のインタフェース４０４およびステージ２のインタフェース４０６を制御するように動作する。
【００２４】
[0029]  例示的な実施形態では、プロセッサ４０２は、ベースバンドプロセッサまたは他のエンティティからアンテナ制御信号２２０を受信し、オープンなスイッチに関連するオフ状態の静電容量を低減する間、所望のアンテナ信号パスを有効にするための適切なスイッチをクローズするおよびオープンするためにスイッチ制御信号Ｓｔａｇｅ１＿ｇ１、Ｓｔａｇｅ２＿ｇ１、Ｓｔａｇｅ２＿ｇ２、およびＳｔａｇｅ２＿ｇ３を生成するためのアンテナ制御信号２２０に基づいてステージ１のインタフェース４０４およびステージ２のインタフェース４０６を制御するように動作する。コントローラ２１８は図４に示されるインプリメンテーションに限定されるわけではなく、他の例示的な実施形態では、コントローラは、アンテナスイッチの構成に基づいて必要に応じて多少（more or less）ステージ１およびステージ２の制御信号を生成するように動作することは認識されるべきである。
【００２５】
[0030]  図５は、オフ状態の静電容量を低減するための多数のステージを有するアンテナスイッチを動作するための例示的な方法５００を示す。例えば、方法５００は、図２に示されるコントローラ２１８による使用に適している。１つのインプリメンテーションでは、プロセッサ４０２は、以下に説明される機能を実施するためにコントローラ２１８を制御するための命令またはコードの１つ以上のセットを実行する。
【００２６】
[0031]  ブロック５０２において、アンテナ制御信号は、プロセッサ４０２によって受信される。例示的な実施形態では、プロセッサ４０２は、デバイスにおけるベースバンドプロセッサからアンテナ制御信号２２０を受信する。プロセッサ４０２は、アンテナ２００の各ステージおよびスイッチグループのためのスイッチの制御設定を決定するためにアンテナ制御信号を使用する。例えば、アンテナ制御信号は、どの信号パスが有効および／または無効であるべきかを示す。プロセッサ４０２は、適切な信号パスをアクティベートするおよび非アクティベートするために、適切なステージ１およびステージ２のスイッチを有効にするおよび／または無効にするために、ステージ１のインタフェース４０４およびステージ２のインタフェース４０６と通信する。
【００２７】
[0032]  ブロック５０４において、ステージ１の制御信号は、適切なステージ１のスイッチをオープンするまたはクローズするために生成される。例えば、ステージ１のインタフェース４０４は、ステージ１のスイッチを有効／無効にするために連結するＳｔａｇｅ１＿ｇ１信号を出力する。
【００２８】
[0033]  ブロック５０６において、ステージ２の制御信号は、適切なステージ２のスイッチをオープンするまたはクローズするために生成される。例えば、ステージ２のインタフェース４０６は、ステージ２のスイッチを有効／無効にするために連結するＳｔａｇｅ２＿ｇ１、Ｓｔａｇｅ２＿ｇ２、およびＳｔａｇｅ２＿ｇ３信号を出力する。
【００２９】
[0034]  それゆえに、方法５００は、低減された投入ロスを提供するためのオフ状態の静電容量を低減するために多数のステージを有するアンテナスイッチを動作させるための方法を提供する。方法５００は、単に１つのインプリメンテーションに過ぎず、方法５００のオペレーションは、他のインプリメンテーションが可能であるように、再配置され得るまたはそうでなければ修正され得ることは認識されるべきである。
【００３０】
[0035]  図６は、アンテナスイッチ装置６００の例示的な実施形態を示す。例えば、装置６００は、図２に示されるアンテナスイッチ２００としての使用に適している。ある態様では、スイッチ装置６００は、ここに説明される機能を提供するように構成された１つ以上のモジュールによってインプリメントされる。例えば、ある態様では、各モジュールは、ハードウェアおよび／またはハードウェア実行ソフトウェアを備える。
【００３１】
[0036]  装置６００は、第１のステージスイッチ制御信号および第２のステージスイッチ制御信号を生成するための手段（６０２）を備える第１のモジュールを備え、それは、ある態様ではコントローラ２１８を備える。
【００３２】
[0037]  装置６００は、第１のステージスイッチ制御信号を使用してアンテナに接続された複数の第１のステージスイッチを切り替えるための手段（６０４）を備える第２のモジュールも備え、それは、ある態様では１つ以上の第１のステージスイッチ２２４を備える。
【００３３】
[0038]  装置６００は、第２のステージスイッチ制御信号を使用して複数の第１のステージスイッチに接続された複数の第２のステージスイッチを切り替えるための手段（６０６）を備える第３のモジュールも備え、各第１のステージスイッチは、アンテナに接続された複数の切り替え可能な信号パスを形成するために１つ以上の第２のステージスイッチに直列に接続され、それは、態様では、１つ以上の第２のステージスイッチ２２６を備える。
【００３４】
[0039]  当業者は、情報および信号が、様々な異なる技術および技法のうちのいずれを使用しても表され得る、または処理され得ることを理解するであろう。例えば、上の説明の全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光粒子、あるいはそれらの任意の組み合わせによって表され得る。トランジスタタイプおよび技術は、同じ結果を達成するために置き換えられ得る、再配列され得る、またはそうでなければ修正され得ることはさらに認識される。例えば、ＰＭＯＳトランジスタを用いて示される回路は、ＮＭＯＳトランジスタを使用するために修正され得、その反対も同様である。従って、ここに開示された増幅器は、様々なトランジスタタイプおよび技術を使用して実現され得、図面において図示されるそれらのトランジスタタイプおよび技術に限定されるわけではない。例えば、ＢＪＴ、ＧａＡｓ、ＭＯＳＦＥＴ、または任意の他のトランジスタ技術のようなトランジスタタイプが使用され得る。
【００３５】
[0040]  当業者はさらに、ここに開示された実施形態と結びついて説明された多様な実例となる論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組み合わせとしてインプリメントされ得ることを理解するであろう。ハードウェアおよびソフトウェアのこの互換性をはっきりと図示するために、多様な実例となるコンポーネント、ブロック、モジュール、回路、およびステップが、概してそれらの機能性の観点から上記で説明されている。そのような機能性が、ハードウェアまたはソフトウェアとしてインプリメントされるかどうかは、全システムに課される特定のアプリケーションおよび設計制約次第である。当業者は、各特定のアプリケーションに関する様々な方法で、説明された機能性をインプリメントし得るが、そのようなインプリメンテーションの決定は、本発明の例示的な実施形態の範囲から逸脱を引き起こすとして解釈されるべきでない。
【００３６】
[0041]  ここに開示された実施形態と結びついて説明された多様な実例となる論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェアコンポーネント、あるいはここに説明された機能を実施するように設計されるそれらの任意の組み合わせでインプリメントまたは実施され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代替として、このプロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、コンピューティングデバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと関連した１つ以上のマイクロプロセッサ、または任意の他のそのような構成との組み合わせ、としてインプリメントされ得る。
【００３７】
[0042]  ここに開示された実施形態と結びついて説明されたアルゴリズムまたは方法のステップは、ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはそれら２つの組み合わせにおいて、直接具現化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当該技術分野において既知である任意の他の形式の記憶媒体において存在し得る。例示的な記憶媒体は、プロセッサが、記憶媒体から情報を読み取り、および記憶媒体に情報を書き込むことができるようなプロセッサと連結する。代替として、記憶媒体は、プロセッサに一体化され得る。プロセッサおよび記憶媒体は、ＡＳＩＣに存在し得る。ＡＳＩＣは、ユーザ端末に存在し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末におけるディスクリートコンポーネントとして存在し得る。
【００３８】
[0043]  １つ以上の例示的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせでインプリメントされ得る。ソフトウェアでインプリメントされる場合、その機能は、コンピュータ読み取り可能な媒体における１つ以上の命令またはコードとして記憶または送信され得る。コンピュータ読み取り可能な媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体および非一時的なコンピュータ記憶媒体の両方を含む。非一時的な記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体であり得る。限定ではなく例示として、そのようなコンピュータ読み取り可能な媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは、命令またはデータ構造の形式で所望のプログラムコードを搬送または記憶するために使用されることができ、コンピュータによってアクセスされることができる任意の他の媒体を備えることができる。また、任意の接続は厳密に、コンピュータ読み取り可能な媒体と称される。例えば、ソフトウェアが、ウェブサイト、サーバ、または同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、およびマイクロ波のようなワイヤレス技術を使用する他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。ここで使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ（登録商標）ディスクを含み、この場合ディスク（disk）は大抵、データを磁気的に再生する一方、ディスク（disc）はレーザでデータを光学的に再生する。上記の組み合わせも、コンピュータ読み取り可能な媒体の範囲内に含まれるべきである。
【００３９】
[0044]  開示された例示的な実施形態の説明は、いかなる当業者であっても本発明を製造または使用することを可能にするように提供される。これらの例示的な実施形態への多様な修正は、当業者に容易に明確であることとなり、ここに定義された一般的な原理は、本発明の趣旨または範囲から逸脱することなく、他の実施形態に適用され得る。従って、本発明は、ここに示された例示的な実施形態に限定されることは意図されず、ここに開示された原理および新規の特徴と一致する最も広い範囲を認められるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]
装置であって、
アンテナに接続された複数の第１のステージスイッチと、および、
前記複数の第１のステージスイッチに接続された複数の第２のステージスイッチと、各第１のステージスイッチは、前記アンテナに接続された複数の切り替え可能な信号パスを形成するために１つ以上の第２のステージスイッチに直列に接続される、
を備える、上記装置。
[Ｃ２]
前記複数の切り替え可能な信号パスは、選択された第２のステージスイッチに接続された選択された第１のステージスイッチより低いブレイクダウン電圧を有する前記選択された第２のステージスイッチを含む少なくとも１つの低い電力信号パスを有する、Ｃ１に記載の装置。
[Ｃ３]
前記複数の切り替え可能な信号パスは、１つ以上の静電容量値を有する１つ以上の接続されていない信号パスを備え、それぞれ、前記１つ以上の静電容量値は、前記装置の全てのオフ状態の静電容量を形成するために結合する、Ｃ１に記載の装置。
[Ｃ４]
前記第１のおよび第２のステージスイッチと連結するスイッチ制御信号を生成するように構成されたコントローラをさらに備え、前記スイッチ制御信号は、選択された切り替え可能な信号パスを有効または無効にするためのいずれかの前記第１のおよび第２のステージスイッチをオープンまたはクローズするように構成される、Ｃ１に記載の装置。
[Ｃ５]
前記コントローラは、受信されたアンテナ制御信号から前記スイッチ制御信号を生成するように構成される、Ｃ４に記載の装置。
[Ｃ６]
前記第１のおよび第２のステージスイッチは、ＰＭＯＳおよびＮＭＯＳトランジスタを備えるセットから選択された１つ以上のトランジスタを含む統合スイッチとして構成される、Ｃ１に記載の装置。
[Ｃ７]
前記複数の第１のステージスイッチは、２つの第２のステージスイッチグループに直列に接続された２つの第１のステージスイッチを含み、それぞれ、各第２のステージスイッチグループは、選択された一部の前記第２のステージスイッチを有する、Ｃ１に記載の装置。
[Ｃ８]
前記装置の全てのオフ状態の静電容量は、前記装置の複数のスイッチブランチに関連する静電容量値の並列静電容量の組み合わせから決定され、各スイッチブランチは、１つ以上の第２のステージスイッチに直列に接続された選択された第１のステージスイッチを有する、Ｃ１に記載の装置。
[Ｃ９]
方法であって、
第１のステージスイッチ制御信号および第２のステージスイッチ制御信号を生成することと、
前記第１のステージスイッチ制御信号を使用してアンテナに接続された複数の第１のステージスイッチを切り替えることと、および、
前記第２のステージスイッチ制御信号を使用して前記複数の第１のステージスイッチに接続された複数の第２のステージスイッチを切り替えることと、各第１のステージスイッチは、前記アンテナに接続された複数の切り替え可能な信号パスを形成するために１つ以上の第２のステージスイッチに直列に接続される、
を備える、上記方法。
[Ｃ１０]
前記生成することは、アンテナ制御信号から前記第１のステージスイッチ制御信号および前記第２のステージスイッチ制御信号を生成することを備える、Ｃ９に記載の方法。
[Ｃ１１]
選択された第２のステージスイッチに接続された選択された第１のステージスイッチより低いブレイクダウン電圧を有する前記選択された第２のステージスイッチを含む少なくとも１つの低い電力信号パスを有効にするために前記複数の第１のおよび第２のステージスイッチを切り替えることをさらに備える、Ｃ９に記載の方法。
[Ｃ１２]
１つ以上の静電容量値を有する１つ以上の接続されていない信号パスを形成するために前記複数の第１のおよび第２のステージスイッチを切り替えることをさらに備え、それぞれ、前記１つ以上の静電容量値は、前記複数の第１のおよび第２のステージスイッチに関連する全てのオフ状態の静電容量を形成するために結合する、Ｃ９に記載の方法。
[Ｃ１３]
装置であって、
第１のステージスイッチ制御信号および第２のステージスイッチ制御信号を生成するための手段と、
前記第１のステージスイッチ制御信号を使用してアンテナに接続された複数の第１のステージスイッチを切り替えるための手段と、および、
前記第２のステージスイッチ制御信号を使用して前記複数の第１のステージスイッチに接続された複数の第２のステージスイッチを切り替えるための手段と、各第１のステージスイッチは、前記アンテナに接続された複数の切り替え可能な信号パスを形成するために１つ以上の第２のステージスイッチに直列に接続される、
を備える、上記装置。
[Ｃ１４]
生成するための前記手段は、アンテナ制御信号から前記第１のステージスイッチ制御信号および前記第２のステージスイッチ制御信号を生成するための手段を備える、Ｃ１３に記載の装置。
[Ｃ１５]
選択された第２のステージスイッチに接続された選択された第１のステージスイッチより低いブレイクダウン電圧を有する前記選択された第２のステージスイッチを含む少なくとも１つの低い電力信号パスを有効にするために前記複数の第１のおよび第２のステージスイッチを切り替えるための手段をさらに備える、Ｃ１３に記載の装置。
[Ｃ１６]
１つ以上の静電容量値を有する１つ以上の接続されていない信号パスを形成するために前記複数の第１のおよび第２のステージスイッチを切り替えるための手段をさらに備え、それぞれ、前記１つ以上の静電容量値は、前記装置の全てのオフ状態の静電容量を形成するために結合する、Ｃ１３に記載の装置。
[Ｃ１７]
前記第１のおよび第２のステージスイッチは、ＰＭＯＳおよびＮＭＯＳトランジスタを備えるセットから選択された１つ以上のトランジスタを含む統合スイッチとして構成される、Ｃ１３に記載の装置。
【図１】
0006258322.tif 000002
【図２】
0006258322.tif 000003
【図３】
0006258322.tif 000004
【図４】
0006258322.tif 000005
【図５】
0006258322.tif 000006
【図６】
0006258322.tif 000007