(57)【特許請求の範囲】
【請求項１】
設定された値に応じた周期及びオン時間を有する信号を発生する発生部と、目標のデューティに応じて前記発生部に設定可能な周期及びオン時間夫々の設定可能値を設定する制御部とを備え、前記発生部は、外部の電圧変換回路に対してＰＷＭ信号を発生させ、前記電圧変換回路をＰＷＭ制御することにより電圧を変換させる信号発生回路において、
前記制御部は、
前記信号のＮ周期（Ｎは２のべき乗を除く３以上の自然数）毎に、所定の周期及び前記目標のデューティの積に近いオン時間を有する信号を発生させるように、前記発生部に設定するオン時間の設定可能値を決定する第１決定部と、
該第１決定部が決定したオン時間の設定可能値に応じて発生する信号のオン時間を前記目標のデューティで除して得られる周期のＮ周期分の総和を算出する第１算出部と、
該第１算出部が算出した総和に近い周期を有する信号を発生させる周期の設定可能値を特定する特定部と、
該特定部が特定した周期の設定可能値をＮで除して商及び剰余を算出する第２算出部と、
該第２算出部が算出した商及び剰余に基づいて、前記発生部に設定するＮ周期分の周期の設定可能値を決定する第２決定部と
を有する
ことを特徴とする信号発生回路。
【請求項２】
前記第２決定部は、前記商を前記周期の設定可能値の基準値に特定し、前記剰余を前記周期の設定可能値の最小単位に分割してＮ周期分の基準値の一部に夫々加算することによりＮ周期分の設定可能値を決定するようにしてあることを特徴とする請求項１に記載の信号発生回路。
【請求項３】
所定のデューティとＮ周期分の周期及びオン時間夫々の設定可能値とを対応付けて記憶する記憶部を備え、
前記第１及び第２決定部は、前記所定のデューティに対応するＮ周期分の周期及びオン時間夫々の設定可能値を前記記憶部の記憶情報から決定するようにしてある
ことを特徴とする請求項１又は２に記載の信号発生回路。
【請求項４】
前記制御部は、前記第２決定部が決定したＮ周期分の周期及びオン時間夫々の設定可能値を前記記憶部から読み出して前記発生部に設定するようにしてあることを特徴とする請求項３に記載の信号発生回路。
【請求項５】
請求項１から４の何れか１項に記載の信号発生回路と、該信号発生回路が発生した信号のデューティに応じたスイッチングによって電圧を変換する電圧変換回路と、該電圧変換回路が変換した電圧を検出する検出部とを備える電圧変換装置であって、
前記信号発生回路が備える制御部は、前記検出部が検出した電圧に基づいて前記目標のデューティを算出する第３算出部を有することを特徴とする電圧変換装置。
【請求項６】
設定された値に応じた周期及びオン時間を有する信号を発生する発生部と、目標のデューティに応じて前記発生部に設定可能な周期及びオン時間夫々の設定可能値を設定する制御部とを備え、前記発生部は、外部の電圧変換回路に対してＰＷＭ信号を発生させ、前記電圧変換回路をＰＷＭ制御することにより電圧を変換させる信号発生回路で前記信号を発生させる方法において、
前記信号のＮ周期（Ｎは２のべき乗を除く３以上の自然数）毎に、所定の周期及び前記目標のデューティの積に近いオン時間を有する信号を発生させるように、前記発生部に設定するオン時間の設定可能値を決定し、
決定したオン時間の設定可能値に応じて発生する信号のオン時間を前記目標のデューティで除して得られる周期のＮ周期分の総和を算出し、
算出した総和に近い周期を有する信号を発生させる周期の設定可能値を特定し、
特定した設定可能値をＮで除して商及び剰余を算出し、
算出した商及び剰余に基づいて、前記発生部に設定するＮ周期分の周期の設定可能値を決定する
ことを特徴とする信号発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設定された値に応じた周期及びオン時間を有する信号を発生する発生部と、目標のデューティに応じて発生部に設定可能な周期及びオン時間夫々の設定可能値を設定する制御部とを備える信号発生回路、電圧変換装置及び信号発生方法に関する。
【背景技術】
【０００２】
従来、スイッチング素子をＰＷＭ（Pulse Width Modulation ）信号で駆動することによって電圧を変換する電圧変換装置が広く利用されている。このＰＷＭ制御方式の電圧変換装置では、例えば電圧の目標値に基づいて電圧指令値を算出し、算出した電圧指令値に応じた値をＰＷＭ信号の発生部に設定することによって、設定された値に応じたデューティを有するＰＷＭ信号を発生する。このように、スイッチング素子を駆動するＰＷＭ信号のデューティを電圧の目標値に応じて変化させることにより、電圧の目標値に応じた出力電圧が得られる。
【０００３】
ここで、ＰＷＭ信号の発生部に設定可能な値（以下、設定可能値という）の最小単位（即ち最小の増分）が比較的大きい場合は、目標値の変化に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧が階段状に変化することとなる。また例えば、ＰＷＭ制御による操作量としてＰＷＭ信号の発生部に設定すべき目標の値が算出される場合、目標の値の最小単位よりも設定可能値の最小単位の方が大きいときは、電圧の目標値の変化及び負荷変動に対してＰＷＭ信号のデューティを滑らかに変化させることができなくなり、出力電圧に誤差が生じる。
【０００４】
これに対し、特許文献１には、ＰＷＭ信号のオン／オフ時間をＰＷＭ制御の周期毎に演算する際に、電圧指令値を被除数とする除算の剰余を切り捨てて演算することによってオン／オフ時間を算出し、算出結果に基づいてＰＷＭパルスを出力するＰＷＭインバータが開示されている。上記の演算で生じた剰余は、オン／オフ時間に反映されずに切り捨てられた電圧指令値に相当する。
【０００５】
このＰＷＭインバータでは、切り捨てた剰余を次の周期以降の演算における電圧指令値に順次加算することにより、前回の演算でオン／オフ時間に反映されなかった剰余が次回の演算の際に新たなオン／オフ時間に反映され、その際の剰余が更に次の演算に反映されることが繰り返される。このため、ＰＷＭ信号の発生部に対して設定されるオン／オフ時間の平均値を、本来設定されるべき目標のオン／オフ時間に近づけることができる。つまり、発生部に設定される値の最小単位を、平均的には実際の最小単位よりも小さくすることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平３−９８４７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示された技術では、ＰＷＭ制御の周期毎に除算を含む演算を実行してＰＷＭ信号のオン／オフ時間を決定するため、周期毎に多大な処理負荷が発生する。このため、処理能力が低い安価なマイクロコンピュータでは、上記の演算処理をＰＷＭ制御の１周期内で完了させることができない虞があった。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、設定された値に応じた周期及びオン時間を有する信号を発生する発生部に設定する値の最小単位を実際の最小単位よりも実質的に小さくすることが可能な信号発生回路、電圧変換装置及び信号発生方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る信号発生回路は、設定された値に応じた周期及びオン時間を有する信号を発生する発生部と、目標のデューティに応じて前記発生部に設定可能な周期及びオン時間夫々の設定可能値を設定する制御部とを備え、前記発生部は、外部の電圧変換回路に対してＰＷＭ信号を発生させ、前記電圧変換回路をＰＷＭ制御することにより電圧を変換させる信号発生回路において、前記制御部は、前記信号のＮ周期（Ｎは２のべき乗を除く３以上の自然数）毎に、所定の周期及び前記目標のデューティの積に近いオン時間を有する信号を発生させるように、前記発生部に設定するオン時間の設定可能値を決定する第１決定部と、該第１決定部が決定したオン時間の設定可能値に応じて発生する信号のオン時間を前記目標のデューティで除して得られる周期のＮ周期分の総和を算出する第１算出部と、該第１算出部が算出した総和に近い周期を有する信号を発生させる周期の設定可能値を特定する特定部と、該特定部が特定した周期の設定可能値をＮで除して商及び剰余を算出する第２算出部と、該第２算出部が算出した商及び剰余に基づいて、前記発生部に設定するＮ周期分の周期の設定可能値を決定する第２決定部とを有することを特徴とする。
【００１０】
本発明の一態様に係る信号発生回路は、前記第２決定部は、前記商を前記周期の設定可能値の基準値に特定し、前記剰余を前記周期の設定可能値の最小単位に分割してＮ周期分の基準値の一部に夫々加算することによりＮ周期分の設定可能値を決定するようにしてあることを特徴とする。
【００１１】
本発明の一態様に係る信号発生回路は、所定のデューティとＮ周期分の周期及びオン時間夫々の設定可能値とを対応付けて記憶する記憶部を備え、前記第１及び第２決定部は、前記所定のデューティに対応するＮ周期分の周期及びオン時間夫々の設定可能値を前記記憶部の記憶情報から決定するようにしてあることを特徴とする。
【００１２】
本発明の一態様に係る信号発生回路は、前記制御部は、前記第２決定部が決定したＮ周期分の周期及びオン時間夫々の設定可能値を前記記憶部から読み出して前記発生部に設定するようにしてあることを特徴とする。
【００１３】
本発明の一態様に係る電圧変換装置は、上述の信号発生回路と、該信号発生回路が発生した信号のデューティに応じたスイッチングによって電圧を変換する電圧変換回路と、該電圧変換回路が変換した電圧を検出する検出部とを備える電圧変換装置であって、前記信号発生回路が備える制御部は、前記検出部が検出した電圧に基づいて前記目標のデューティを算出する第３算出部を有することを特徴とする。
【００１４】
本発明の一態様に係る信号発生方法は、設定された値に応じた周期及びオン時間を有する信号を発生する発生部と、目標のデューティに応じて前記発生部に設定可能な周期及びオン時間夫々の設定可能値を設定する制御部とを備え、前記発生部は、外部の電圧変換回路に対してＰＷＭ信号を発生させ、前記電圧変換回路をＰＷＭ制御することにより電圧を変換させる信号発生回路で前記信号を発生させる方法において、前記信号のＮ周期（Ｎは２のべき乗を除く３以上の自然数）毎に、所定の周期及び前記目標のデューティの積に近いオン時間を有する信号を発生させるように、前記発生部に設定するオン時間の設定可能値を決定し、決定したオン時間の設定可能値に応じて発生する信号のオン時間を前記目標のデューティで除して得られる周期のＮ周期分の総和を算出し、算出した総和に近い周期を有する信号を発生させる周期の設定可能値を特定し、特定した設定可能値をＮで除して商及び剰余を算出し、算出した商及び剰余に基づいて、前記発生部に設定するＮ周期分の周期の設定可能値を決定することを特徴とする。
【００１５】
本態様にあっては、制御部は、目標のデューティに応じて発生部に設定可能な周期及びオン時間夫々の設定可能値を決定して発生部に設定する。ここでの設定可能値は、発生部に設定可能な値の最小単位の整数倍の値である。具体的には、制御部は、発生部が発生する信号のＮ周期毎に、所定の周期及び目標のデューティの積に相当するオン時間に近いオン時間を有する信号を発生部に発生させるオン時間の設定可能値を決定し、決定したオン時間の設定可能値を発生部に設定する。これと並行して、制御部は、決定したオン時間の設定可能値に応じて発生部が発生する信号のオン時間を目標のデューティで除して得た周期をＮ倍し、Ｎ倍した周期に近い周期を有する信号を発生させる周期の設定可能値を特定し、特定した設定可能値をＮで除算して得た商及び剰余に基づいてＮ周期分の周期の設定可能値を決定して、上記信号の周期毎に１つずつ発生部に設定する。
これにより、制御部が決定して発生部に設定するＮ周期分の周期の設定可能値について、発生部が発生する信号のＮ周期にわたる平均的なデューティが目標のデューティに近くなるように決定されるため、Ｎ周期分の周期の設定可能値全体についての平均的な値が、周期の設定可能値の最小単位（即ち最小の増分）よりもきめ細かく調整される。
【００１６】
本態様にあっては、上述の除算結果の商を、Ｎ周期分の周期の設定可能値全体についての基準値に特定し、上述の除算結果の剰余を周期の設定可能値の最小単位（即ち最小の増分）に分割し、分割した最小単位の値をＮ周期分の基準値の一部に夫々加算してＮ周期分の周期の設定可能値を決定する。
これにより、上記剰余を最小単位に分割した値が、Ｎ周期分の周期の設定可能値に適当に配分されることとなり、Ｎ周期分の周期の設定可能値の一部が上記基準値に周期の設定可能値の最小単位の値を加えた値と決定され、上記設定可能値の一部を除く他の設定可能値が上記基準値と決定される。
【００１７】
本態様にあっては、予め決定された周期及びオン時間夫々の設定可能値のＮ周期分の値と目標のデューティとが対応付けられて記憶部に記憶されている。制御部は、目標のデューティに応じて、発生部に設定する周期及びオン時間夫々の設定可能値のＮ周期分を記憶部の記憶情報から決定する。
これにより、目標のデューティに応じて決定すべきＮ周期分の周期及びオン時間夫々の設定可能値が、制御部による制御の実行時に容易に決定される。
【００１８】
本態様にあっては、制御部は、記憶部から周期及びオン時間夫々の設定可能値をＮ周期毎に順次読み出して発生部に設定する。
これにより、記憶部の内容が、Ｎ周期にわたって順次発生部に設定される。
【００１９】
本態様にあっては、上述の信号発生回路が発生した信号のデューティに応じたスイッチングによって電圧変換回路が電圧を変換し、変換された電圧に基づいて、信号発生回路の制御部が上述の目標のデューティを算出する。
これにより、信号を周期的に発生する発生部に設定する値の最小単位を実際の最小単位よりも実質的に小さくすることが可能な信号発生回路が電圧変換装置に適用されて、出力電圧の精度が向上する。
【発明の効果】
【００２０】
上記によれば、制御部が決定して発生部に設定するＮ周期分の周期の設定可能値について、発生部が発生する信号のＮ周期分の平均的なデューティが目標のデューティに近くなるように決定されるため、Ｎ周期分の周期の設定可能値全体についての平均的な値が、周期の設定可能値の最小単位（即ち最小の増分）よりもきめ細かく調整される。
従って、設定された値に応じた周期及びオン時間を有する信号を発生する発生部に設定する値の最小単位を実際の最小単位よりも実質的に小さくすることが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１に係る電圧変換装置の構成例を示すブロック図である。
【図２】本発明の実施の形態１に係る信号発生回路の一部の構成例を示すブロック図である。
【図３】発生部の動作を説明するためのタイミング図である。
【図４】Ｎ周期分の設定値によってＰＷＭ信号の平均的なデューティが定まる動作を説明するための説明図である。
【図５】本発明の実施の形態１に係る信号発生回路で周期割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【図６】設定値決定のサブルーチンに係るＣＰＵの処理手順を示すフローチャートである。
【図７】設定値決定のサブルーチンに係るＣＰＵの他の処理手順の一部を示すフローチャートである。
【図８】目標のデューティに応じて決定されたＮ周期分の周期及びオン時間夫々の設定値の一覧を示す図表である。
【図９】本発明の実施の形態１に係る信号発生回路でＰＷＭ割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【図１０】本発明の実施の形態２に係る信号発生回路で周期割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【図１１】本発明の実施の形態２に係る信号発生回路でＰＷＭ割込処理を実行するＣＰＵの処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２２】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係る電圧変換装置の構成例を示すブロック図であり、図２は、本発明の実施の形態１に係る信号発生回路の一部の構成例を示すブロック図である。図中１は信号発生回路であり、信号発生回路１は、周期及びオン時間が変化するＰＷＭ信号を発生して電圧変換回路２に与える。電圧変換回路２は、外部のバッテリ３の電圧を変換して外部の負荷４に供給する。ここでは電圧変換回路２がバッテリ３の電圧を降圧するが、バッテリ３の電圧を昇圧又は昇降圧するものであってもよい。
【００２３】
信号発生回路１は、ＣＰＵ（Central Processing Unit ）１１を有するマイクロコンピュータである。ＣＰＵ１１は、プログラム等の情報を記憶するＲＯＭ（Read Only Memory ）１２、一時的に発生した情報を記憶するＲＡＭ（Random Access Memory ）１３、アナログの電圧をデジタル値に変換するＡ／Ｄ変換器（検出部に相当）１４、複数の割込要求を処理する割込コントローラ１５、及びＰＷＭ信号を発生する発生部１６と互いにバス接続されている。信号発生回路１のうち、発生部１６を除いたものが制御部１０であるが、発生部１６が制御部１０に含まれていてもよい。
【００２４】
割込コントローラ１５は、複数の割込要求を受け付け可能に構成されており、何れかの割込要求を受け付けた場合、ＣＰＵ１１に対してインタラプトを要求する信号（所謂ＩＮＴ信号）を与え、ＣＰＵ１１からアクノレッジ信号（所謂ＩＮＴＡ信号）が与えられたときに、各割込要求に対応する割込ベクタをバスに送出する。バスに送出された割込ベクタがＣＰＵ１１に読み込まれた場合、ＣＰＵ１１が各割込要求に対応する割込処理を実行するようになっている。
【００２５】
電圧変換回路２は、ドレインがバッテリ３の正極端子に接続されたＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：以下、単にＦＥＴという）２１と、該ＦＥＴ２１のソース及びバッテリ３の負極端子夫々にドレイン及びソースが接続されたＦＥＴ２２と、発生部１６から与えられたＰＷＭ信号に基づいてＦＥＴ２１及びＦＥＴ２２夫々のゲートに駆動信号を与える駆動回路２６とを備える。
【００２６】
ＦＥＴ２２のドレイン及びソース間には、インダクタ２３及び抵抗器２４の直列回路を介して負荷４が接続されている。負荷４には、コンデンサ２５が並列に接続されている。抵抗器２４及びコンデンサ２５の接続点の電圧が、Ａ／Ｄ変換器１４に与えられる。抵抗器２４の両端には電流検出器２７が接続されており、電流検出器２７の検出電圧がＡ／Ｄ変換器１４に与えられる。
【００２７】
図２に移って、ＲＯＭ１２は、後述する目標のデューティに対応付けて予め決定された複数の設定値を記憶する設定値記憶テーブル（記憶部に相当）１２１を含む。但し、本実施の形態１では、設定値記憶テーブル１２１を用いない。
【００２８】
ＲＡＭ１３は、複数の設定値の記憶及び読み出しを各別のタイミングで行うために二重化された設定値記憶領域１３１ａ及び１３１ｂを含む。設定値記憶領域１３１ａ（又は１３１ｂ）に記憶された設定値は、割込コントローラ１５が調停する後述の割込処理にて、順次発生部１６に設定されるようになっている。
【００２９】
発生部１６は、後述する周期及びオン時間夫々の設定値が設定されるレジスタバッファ１６１及び１６２と、レジスタバッファ１６１及び１６２夫々の内容が周期的にロードされる周期レジスタ１６３及びデューティレジスタ１６４と、周期レジスタ１６３及びデューティレジスタ１６４夫々の内容に応じた周期及びオン時間を有するＰＷＭ信号を生成するＰＷＭ信号生成部１６５とを有する。ＰＷＭ信号生成部１６５は、周期レジスタ１６３及びデューティレジスタ１６４夫々に対してレジスタバッファ１６１及び１６２の内容をロードするためのロード信号を与える。
【００３０】
ＰＷＭ信号生成部１６５は、不図示の内部クロックと、周期レジスタ１６３及びデューティレジスタ１６４夫々の内容とに基づいて、内部クロックの周期の整数倍の周期及びオン時間を有するＰＷＭ信号を生成する。ＰＷＭ信号生成部１６５が生成したＰＷＭ信号は、駆動回路２６に与えられると共に、割込要求の１つとして割込コントローラ１５に与えられる。
【００３１】
上述の構成において、信号発生回路１のＣＰＵ１１は、例えば電圧ループ制御及び電流ループ制御を並列的に実行する電流モード制御方式によって負荷４に供給する電圧を制御する。電圧ループ制御では、ＣＰＵ１１は負荷４に供給された出力電圧をＡ／Ｄ変換器１４で変換したデジタル値を、目標の電圧値から減算した偏差に基づいて、後段の電流ループ制御で目標の電流値となる操作量を演算する。この電圧ループ制御では、電圧変換回路２が出力する電圧が制御量である。
【００３２】
電流ループ制御では、ＣＰＵ１１は電流検出器２７の検出電圧をＡ／Ｄ変換器１４で変換したデジタル値を、前段の電圧ループ制御からの目標の電流値から減算した偏差に基づいて、発生部１６に対する操作量を演算する。ＣＰＵ１１は更に、演算した操作量（以下、目標のデューティという）に応じて発生部１６に設定可能な周期及びオン時間夫々の設定可能値を決定する。ここでいう設定可能値とは、発生部１６に設定されたときに出力のＰＷＭ信号の変化に反映される最小単位（最小の増分）の整数倍の値をいう。以下、簡単のため、発生部１６に設定すべく決定された設定可能値を設定値という。発生部１６は、決定された周期及びオン時間夫々の設定値が設定されることにより、設定値に応じた周期及びデューティを有するＰＷＭ信号を発生する。この電流ループ制御では、電圧変換回路２が出力する電流が制御量である。
【００３３】
ここで、電圧変換装置の出力電圧及び出力電流が時間的に比較的穏やかに変動する場合、上記の電圧ループ制御及び電流ループ制御の制御周期をＰＷＭ周期のＮ倍（Ｎは２以上の自然数）の周期で行っても十分であると言える。そこで本実施の形態１では、ＰＷＭ周期のＮ周期毎に発生部１６に対するＮ周期分の周期及びオン時間夫々の設定値をまとめて決定して設定値記憶領域１３１ａ又は１３１ｂに記憶しておき、ＰＷＭ周期で発生する割込処理にて周期及びオン時間夫々の設定値を発生部１６に設定する。
【００３４】
以下では、簡単のためにＮ＝４とするが、これに限定されるものではなく、Ｎは２、３又は５以上であってもよい。また、Ｎ周期分の設定値は必ずしも周期毎に発生部１６に設定する必要はなく、ある周期と次の周期とで周期及びオン時間夫々の設定値の少なくとも一方が変わるときにのみ設定するようにしてもよい。
【００３５】
次に、ＰＷＭ信号生成部１６５が周期レジスタ１６３及びデューティレジスタ１６４夫々の内容に応じた周期及びオン時間を有するＰＷＭ信号を生成する仕組みについて説明する。
図３は、発生部１６の動作を説明するためのタイミング図である。図３に示す５つのタイミング図は、何れも同一の時間軸を横軸としてあり、縦軸には、図の上から、ＰＷＭ信号の信号レベル、ＰＷＭ信号に応じて実行される割込処理の実行状態、発生部１６のレジスタバッファ１６１又は１６２の内容、レジスタバッファ１６１及び１６２夫々の内容を周期レジスタ１６３及びデューティレジスタ１６４にロードするためのロード信号のオン／オフ状態、並びに周期レジスタ１６３又はデューティレジスタ１６４の内容を示してある。
【００３６】
ＰＷＭ信号は、時刻ｔ２１からｔ２２まで、時刻ｔ２２からｔ２３まで、時刻ｔ２３からｔ２４まで、及び時刻ｔ２４からｔ３１までの夫々が、Ｎ周期（Ｎ＝４）における第１周期、第２周期、第３周期、及び第４周期であり、時刻ｔ１４からｔ２１までが、１つ前のＮ周期における第４周期である。ＰＷＭ信号が立ち上がるタイミングは、各周期の開始時点と一致している。ＰＷＭ信号の各周期における信号レベルがＨからＬに変化する時の立ち下がりが、割込コントローラ１５に対する割込要求として受け付けられて割込処理が１回実行される。
【００３７】
具体的には、時刻ｔ１４、ｔ２１、ｔ２２、ｔ２３及びｔ２４夫々から、各周期におけるオン時間Ｔ１４、Ｔ２１、Ｔ２２、Ｔ２３及びＴ２４が経過した時に割込処理が実行される。各割込処理では、次のＰＷＭ周期のための周期及びオン時間夫々の設定値が、ＲＡＭ１３に含まれる設定値記憶領域１３１ａ又は１３１ｂから読み出されてレジスタバッファ１６１及び１６２に設定される。但し、後述するようにＮ周期の間でオン時間の設定値が１つ決定される場合は、Ｎ周期に１回だけオン時間の設定値がレジスタバッファ１６２に設定される。
【００３８】
設定値記憶領域１３１ａ（又は１３１ｂ）への周期及びオン時間夫々の設定値の記憶は、設定値記憶領域１３１ｂ（又は１３１ａ）からの読み出しが行われているＮ周期の間、且つ設定値記憶領域１３１ａ（又は１３１ｂ）からの読み出しが開始される周期に先行するＮ周期の間に行われる。例えば、時刻ｔ１４から連続する第４周期、第１周期、第２周期及び第３周期にて設定値記憶領域１３１ａ（又は１３１ｂ）から読み出される設定値は、時刻ｔ１４に先行して連続する第４周期、第１周期、第２周期及び第３周期の間に算出されて設定値記憶領域１３１ａ（又は１３１ｂ）に記憶される。この場合、時刻ｔ１４に先行して連続する第４周期、第１周期、第２周期及び第３周期の間における設定値の読み出しは、設定値記憶領域１３１ｂ（又は１３１ａ）から行われる。
【００３９】
設定値記憶領域１３１ａ（又は１３１ｂ）に記憶された第１周期分、第２周期分、第３周期分及び第４周期分夫々の設定値は、各設定値が記憶された後に連続する第４周期、第１周期、第２周期及び第３周期における割込処理により順次読み出されて、レジスタバッファ１６１，１６２に設定される。これにより、第４周期、第１周期、第２周期及び第３周期夫々における割込処理では、レジスタバッファ１６１，１６２の内容が、第１周期分、第２周期分、第３周期分及び第４周期分の設定値に書き替えられる。
【００４０】
一方、ＰＷＭ信号の信号レベルがＬからＨに変化する時の立ち上がり、即ち時刻ｔ１４、ｔ２１、ｔ２２、ｔ２３、ｔ２４及びｔ３１では、ＰＷＭ信号生成部１６５から周期レジスタ１６３及びデューティレジスタ１６４夫々に対してレジスタバッファ１６１及び１６２の内容をロードするためのロード信号が与えられる。これにより、第１周期、第２周期、第３周期及び第４周期夫々の間、周期レジスタ１６３とデューティレジスタ１６４との内容は、第１周期分、第２周期分、第３周期分及び第４周期分の設定値に保持される。これらの設定値により、第１周期、第２周期、第３周期及び第４周期夫々におけるＰＷＭ信号の周期とオン時間とが定まる。
【００４１】
次に、目標のデューティに応じた周期及びオン時間の設定値を発生部１６に設定する具体例について説明する。
図４は、Ｎ周期分の設定値によってＰＷＭ信号の平均的なデューティが定まる動作を説明するための説明図である。図の横軸は時間を表し、縦軸はＰＷＭ信号の信号レベルを表す。図４では、２つの連続するＮ周期について、ＰＷＭ周期の第１周期、第２周期、第３周期及び第４周期におけるＰＷＭ信号がオン／オフに変化する様子を示してある。各ＰＷＭ周期におけるＰＷＭ信号は、前半がオンであり、後半がオフである。ここでも簡単のためにＮ＝４とする
【００４２】
本実施の形態１では、発生部１６が発生するＰＷＭ信号の標準的な周期（以下、基準周期という）が１０μｓであり、発生部１６に設定可能な周期及びオン時間夫々の設定値の最小単位（即ち最小の増分）が１であって、この最小単位の１がＰＷＭ信号の周期及びオン時間夫々の１μｓに対応する。換言すれば、発生部１６が発生するＰＷＭ信号の周期及びオン時間は、１μｓ刻みで設定が可能である。その一方で、ＣＰＵ１１がＰＩＤ演算によって算出した目標のデューティの最小単位は０．１％であるものとする。
【００４３】
図４に示すタイミングにおいて、先のＮ周期におけるＰＩＤ演算の結果、目標のデューティが５２．０％である場合を想定する。この目標のデューティに対して、例えばＰＷＭ信号の周期及びオン時間夫々の設定値を１０及び５（又は６）に設定したときは、ＰＷＭ信号のデューティが５０．０％（又は６０．０％）となる。また例えば、ＰＷＭ信号の周期及びオン時間夫々の設定値を９（又は１１）及び５に設定したときは、ＰＷＭ信号のデューティが５５．６％（又は４５．５％）となる。このように、基準周期と周期の半分程度のオン時間とを有するＰＷＭ信号について、オン時間の設定値を１ずつ変更した場合は、ＰＷＭ信号のデューティが概ね１０％単位で変化し、周期の設定値を１ずつ変更した場合は、ＰＷＭ信号のデューティが概ね５％単位で変化することとなり、目標のデューティである５２．０％からのずれが無視できない。
【００４４】
そこで本実施の形態１では、ＰＷＭ信号の周期が基準周期であることを想定して、目標のデューティに対応する目標のオン時間に近いオン時間が得られるオン時間の設定値を決定する。ここでは、目標のオン時間に最も近いオン時間が得られるオン時間の設定値を決定することが好ましい。そして、このオン時間の設定値によって得られるオン時間と目標のデューティとで定まる周期をＮ倍した周期に近い周期が得られる周期の設定可能値を、Ｎ個の設定値にできるだけ均等に割り振って次のＮ周期分の周期の設定値を決定する。ここでも、上記のＮ倍した周期に最も近い周期が得られる周期の設定値を決定することが好ましい。具体的には、基準周期を１０μｓとした場合、目標のデューティ（５２．０％）に対応する目標のオン時間が５．２０μとなるから、オン時間の設定値が５と決定される。そして、このオン時間の設定値によって得られるオン時間（５μｓ）を目標のデューティ（０．５２０）で除算して得られる周期の４倍の周期（３８．４６μｓ）に最も近い周期が得られる周期の設定可能値（３８）を、４個の設定値に割り振って、周期の設定値を例えば１０，９，１０，９と決定する。
【００４５】
これにより、次のＮ周期のうち第１周期、第２周期、第３周期及び第４周期夫々におけるＰＷＭ信号の周期が１０μｓ、９μｓ、１０μｓ及び９μｓとなり、オン時間が一律に５μｓとなる。これは即ち、第１周期、第２周期、第３周期及び第４周期にわたる周期の加算値が３８μｓとなり、オン時間の加算値が２０μｓとなり、これらの加算値に基づくＮ周期分のデューティの平均値が５２．６３％になって、目標のデューティである５２．０％からのずれが０．６３％に収まることを示す。
【００４６】
上述の周期の設定値を、例えば１０，１０，９，９と決定してもよいし、９，１０，９，１０と決定してもよい。つまり、Ｎ周期分の周期の設定値の中で、設定値１０及び９の組み合わせを電圧変動を抑える等の目的に応じて任意に決定すればよい。このようにしてＮ周期分の周期の設定値を決定することにより、発生部１６に対する各周期分の周期の設定値の加算値を１刻みで決定することが可能となり、これらの周期の設定値のＮ周期にわたる平均値を１／Ｎ刻み（ここでは０．２５刻み）で決定することが可能となる。
【００４７】
以下では、上述したＮ周期分の周期及びオン時間夫々の設定値を決定する信号発生回路１の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２に予め格納されている制御プログラムに従って、ＣＰＵ１１により実行される。
図５は、本発明の実施の形態１に係る信号発生回路１で周期割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートであり、図６は、設定値決定のサブルーチンに係るＣＰＵ１１の処理手順を示すフローチャートである。
【００４８】
図５における周期番号Ｊと、設定値記憶領域１３１ａ及び１３１ｂの何れが記憶用（又は読出用）であるかを示す情報と、図６における周期カウンタＬとが、ＲＡＭ１３に記憶される。周期番号Ｊの初期値はＮである。図６の処理で決定されたＮ周期分の周期及びオン時間夫々の設定値は、設定値記憶領域１３１ａ又は１３１ｂ内の連続したアドレスに順次記憶される。図５に示す周期割込処理の契機となる周期割込は、Ｎ周期に含まれる各周期の開始時点で発生する。例えば、発生部１６が発生するＰＷＭ信号の立ち上がりで周期割込が発生するようにすればよい。
【００４９】
周期割込が発生してＣＰＵ１１の制御が図５の処理に移った場合、ＣＰＵ１１は、周期番号ＪがＮ（ここでは４）であるか否かを判定し（Ｓ１０）、Ｎである場合（Ｓ１０：ＹＥＳ）、Ｊを１とし（Ｓ１１）、設定値記憶領域１３１ａ及び１３１ｂについて、記憶用と読出用とを切り替える（Ｓ１２）。例えば、ステップＳ１２の処理前に設定値記憶領域１３１ｂ（又は１３１ａ）が記憶用であった場合、ステップＳ１２の処理にて設定値記憶領域１３１ａ（又は１３１ｂ）が記憶用に切り替えられ、設定値記憶領域１３１ｂ（又は１３１ａ）が読出用に切り替えられる。
【００５０】
ステップＳ１２で記憶用に切り替えられた設定値記憶領域１３１ａ（又は１３１ｂ）は、設定値決定のサブルーチンにて決定されるＮ周期分の周期及びオン時間夫々の設定値が記憶される領域となる。一方、読出用に切り替えられた設定値記憶領域１３１ｂ（又は１３１ａ）は、後述するＰＷＭ割込処理にて設定値が読み出される領域となる。
【００５１】
その後、ＣＰＵ１１は、負荷４に供給される出力電圧をＡ／Ｄ変換器１４で変換した出力電圧値を取り込み（Ｓ１３）、取り込んだ電圧値と電圧の目標値とに基づいて電圧ループ制御に係る演算を実行し（Ｓ１４）、操作量として電流の目標値を算出する。
【００５２】
次いで、ＣＰＵ１１は、電流検出器２７の検出電圧をＡ／Ｄ変換器１４で変換した出力電流値を取り込み（Ｓ１５）、取り込んだ電流値と電流の目標値とに基づいて電流ループ制御に係る演算を実行し（Ｓ１６）、操作量として目標のデューティを算出する（第３算出部に相当）。電流ループ制御を省略するために、ステップＳ１５及びＳ１６を実行しないようにしてもよい。ステップＳ１５及びＳ１６を実行しない場合は、ステップＳ１４で算出される値が目標のデューティである。
【００５３】
その後、ＣＰＵ１１は、設定値決定に係るサブルーチンを呼び出して実行した（Ｓ１７）後、割り込まれたルーチンにリターンする。一方、ステップＳ１０でＪがＮではない場合（Ｓ１０：ＮＯ）、ＣＰＵ１１は、Ｊを１だけインクリメントした（Ｓ１８）後、割り込まれたルーチンにリターンする。つまり、周期割込がＮ回発生する都度、ステップＳ１１からＳ１７までの処理が１回実行されて、Ｎ周期分の周期及びオン時間夫々の設定値が決定される。
【００５４】
図６に移って、周期割込処理から設定値決定に係るサブルーチンが呼び出された場合、ＣＰＵ１１は、発生部１６が発生するＰＷＭ信号の基準周期と、ステップＳ１４で算出した目標のデューティとの積に対応するオン時間に最も近いオン時間を有するＰＷＭ信号を発生部１６に発生させるオン時間の設定値を決定する（Ｓ２０：第１決定部に相当）。図４に示す例では、目標のデューティが５２．０％であるから、１０μｓの基準周期に対して目標のオン時間が５．２０μｓとなり、これに最も近い実際のオン時間である５μｓのオン時間を有するＰＷＭ信号を発生部１６に発生させるオン時間の設定値が５と決定される。
【００５５】
その後、ＣＰＵ１１は、決定したオン時間の設定値を設定値記憶領域１３１ａ又は１３１ｂに記憶する（Ｓ２１）。設定値記憶領域１３１ａ又は１３１ｂの何れが記憶用であるかは、図５に示すステップＳ１２における切替処理にて特定されている。
【００５６】
次いで、ＣＰＵ１１は、決定したオン時間の設定値に応じて発生するＰＷＭ信号のオン時間を目標のデューティで除算した結果に対応する周期にＮを乗算してＮ周期分の総和を算出し（Ｓ２２：第１算出部に相当）、算出したＮ周期分の総和に最も近い周期を有するＰＷＭ信号を発生させる周期の設定可能値を特定する（Ｓ２３：特定部に相当）。図４に示す例では、発生するＰＷＭ信号のオン時間が５μｓであり、目標のデューティが５２．０％であるから、上記のＮ周期分の総和が（５／０．５２０）×４＝３８．４６と算出され、最も近い設定可能値が３８と特定される。
【００５７】
次いで、ＣＰＵ１１は、特定した設定可能値をＮで除算して商Ｑ及び剰余Ｒを算出する（Ｓ２４：第２算出部に相当）。図４に示す例では、設定可能値の３８が４で除算されて商Ｑが９と算出され、剰余Ｒが２と算出される。
【００５８】
次いで、ＣＰＵ１１は、Ｎ周期分の周期の設定値を仮に全てＱとして、設定値記憶領域１３１ａ又は１３１ｂに記憶する（Ｓ２５）。ここでのＱは、周期の設定可能値の基準値に相当する。設定値記憶領域１３１ａ又は１３１ｂの何れが記憶用であるかは、図５に示すステップＳ１２における切替処理にて特定されている。その後、ＣＰＵ１１は、周期カウンタＬを１に初期化する（Ｓ２６）。
【００５９】
次いで、ＣＰＵ１１は、ステップＳ２４で算出した剰余Ｒ（後述するステップＳ２９が実行された場合は、ステップＳ２９の算出結果としてのＲ）が０であるか否かを判定し（Ｓ２７）、０である場合（Ｓ２７：ＹＥＳ）、呼び出されたルーチンにリターンする。Ｒが０であることは、除算結果の剰余Ｒを周期の設定可能値の最小単位に分割して基準値の一部に加算する処理が終了したこと、又は最小単位に分割すべき剰余Ｒが最初から０であることを意味する。
【００６０】
Ｒが０ではない場合（Ｓ２７：ＮＯ）、ＣＰＵ１１は、第Ｌ周期の周期の設定値を、商Ｑと周期の設定可能値の最小単位との加算値とし（Ｓ２８）、既に設定値記憶領域１３１ａ又は１３１ｂに記憶してある周期の設定値（Ｑ）に上書きする。図４に示す例では、周期の設定可能値の最小単位が１であるから、ステップＳ２８における処理は、設定値記憶領域１３１ａ又は１３１ｂに記憶してある周期の設定値を１だけインクリメントする処理と置き換え可能である。
【００６１】
その後、ＣＰＵ１１は、Ｒから周期の設定可能値の最小単位を減算した値を新たにＲとし（Ｓ２９）、周期カウンタＬを１だけインクリメントして（Ｓ３０）ステップＳ２７に処理を移す。上述のステップＳ２７からＳ３０までの処理（第２決定部に相当）を繰り返すことにより、ステップＳ２４で算出された剰余Ｒが０ではない場合に、剰余Ｒが周期の設定可能値の最小単位に分割されて、１又は複数の周期の設定値の基準値に順次加算される。
【００６２】
上述の図６に示す設定値決定のサブルーチンに係るフローチャートでは、Ｎ個の周期の設定値が設定値記憶領域１３１ａ又は１３１ｂに昇順に並ぶように記憶されるが、Ｎの値が固定されている場合は、最も好ましい記憶順序で周期の設定値を記憶することができる。
図７は、設定値決定のサブルーチンに係るＣＰＵ１１の他の処理手順の一部を示すフローチャートである。図７に示す処理は、図６に示すステップＳ２５に後続する処理として実行される。
【００６３】
図６に示すステップＳ２５にて、Ｎ周期分の周期の設定値（Ｑ）を設定値記憶領域１３１ａ又は１３１ｂに記憶した（Ｓ２５）後、ＣＰＵ１１は、ステップＳ２４で算出した剰余Ｒが０であるか否かを判定し（Ｓ３１）、０である場合（Ｓ３１：ＹＥＳ）、呼び出されたルーチンにリターンする。
【００６４】
Ｒが０ではない場合（Ｓ３１：ＮＯ）、ＣＰＵ１１は、Ｒが１であるか否かを判定し（Ｓ３２）、Ｒが１である場合（Ｓ３２：ＹＥＳ）、第１周期の周期の設定値を、商Ｑと周期の設定可能値の最小単位との加算値として上書きし（Ｓ３３）、呼び出されたルーチンにリターンする。ステップＳ３３では、第２周期、第３周期又は第４周期の周期の設定値に上書きしてもよい。
【００６５】
Ｒが１ではない場合（Ｓ３２：ＮＯ）、ＣＰＵ１１は、Ｒが２であるか否かを判定し（Ｓ３４）、Ｒが２である場合（Ｓ３４：ＹＥＳ）、第１周期の周期の設定値を、商Ｑと周期の設定可能値の最小単位との加算値として上書きし（Ｓ３５）、更に、第３周期の周期の設定値を、商Ｑと周期の設定可能値の最小単位との加算値として上書きして（Ｓ３６）、呼び出されたルーチンにリターンする。ステップＳ３５及びＳ３６夫々では、例えば第２周期及び第４周期の周期の設定値に上書きしてもよいし、第１周期及び第４周期の周期の設定値に上書きしてもよい。
【００６６】
Ｒが２ではない場合（Ｓ３４：ＮＯ）、即ちＲが３である場合、ＣＰＵ１１は、第１周期の周期の設定値を、商Ｑと周期の設定可能値の最小単位との加算値として上書きし（Ｓ３７）、第２周期の周期の設定値を、商Ｑと周期の設定可能値の最小単位との加算値として上書きし（Ｓ３８）、更に、第３周期の周期の設定値を、商Ｑと周期の設定可能値の最小単位との加算値として上書きして（Ｓ３９）、呼び出されたルーチンにリターンする。ステップＳ３７からＳ３９では、上書きしない周期の設定値が適当に選択されてもよい。
【００６７】
次に、上述のようにして決定されたＮ周期分の周期及びオン時間の設定値の具体例について、複数の例を挙げて説明する。
図８は、目標のデューティに応じて決定されたＮ周期分の周期及びオン時間夫々の設定値の一覧を示す図表である。目標のデューティ（％）は、小数以下１桁又は２桁の数値で表されるものとする。なお、図８における同一行に示されるＮ周期分の周期の設定値については、設定値同士の組み合わせを任意に決定してもよい。
【００６８】
例えば目標のデューティが３４．７９％から３４．９９％の範囲内にある場合、Ｎ周期分の周期の設定値は、９，８，９，８と決定され、オン時間の設定値は３と決定される。この場合、Ｎ周期にわたるデューティの平均値は３５．２９％となる。目標のデューティが３５．００％から３５．１６％の範囲内にある場合、Ｎ周期分の周期の設定値は、１２，１１，１２，１１と決定され、オン時間の設定値は４と決定される。この場合、Ｎ周期にわたるデューティの平均値は３４．７８％となる。
【００６９】
目標のデューティが４３．８４％から４４．４９％の範囲内にある場合、Ｎ周期分の周期の設定値は、９，９，９，９と決定され、オン時間の設定値は４と決定される。この場合、Ｎ周期にわたるデューティの平均値は４４．４４％となる。目標のデューティが４５．００％から４５．９７％の範囲内にある場合、Ｎ周期分の周期の設定値は、１１，１１，１１，１１と決定され、オン時間の設定値は５と決定される。この場合、Ｎ周期にわたるデューティの平均値は４５．４５％となる。目標のデューティが４５．９８％から４７．０５％の範囲内にある場合、Ｎ周期分の周期の設定値は、１１，１１，１１，１０と決定され、オン時間の設定値は５と決定される。この場合、Ｎ周期にわたるデューティの平均値は４６．５１％となる。
【００７０】
目標のデューティが４７．０６％から４８．１９％の範囲内にある場合、Ｎ周期分の周期の設定値は、１１，１０，１１，１０と決定され、オン時間の設定値は５と決定される。この場合、Ｎ周期にわたるデューティの平均値は４７．６２％となる。目標のデューティが４８．２０％から４９．３８％の範囲内にある場合、Ｎ周期分の周期の設定値は、１１，１０，１０，１０と決定され、オン時間の設定値は５と決定される。この場合、Ｎ周期にわたるデューティの平均値は４８．７８％となる。目標のデューティが４９．３９％から５０．６３％の範囲内にある場合、Ｎ周期分の周期の設定値は、１０，１０，１０，１０と決定され、オン時間の設定値は５と決定される。この場合、Ｎ周期にわたるデューティの平均値は５０．００％となる。
【００７１】
目標のデューティが５０．６４％から５１．９４％の範囲内にある場合、Ｎ周期分の周期の設定値は、１０，１０，１０，９と決定され、オン時間の設定値は５と決定される。この場合、Ｎ周期にわたるデューティの平均値は５１．２８％となる。目標のデューティが５１．９５％から５３．３３％の範囲内にある場合、Ｎ周期分の周期の設定値は、１０，９，１０，９と決定され、オン時間の設定値は５と決定される。この場合、Ｎ周期にわたるデューティの平均値は５２．６３％となる。目標のデューティが５３．３４％から５４．７９％の範囲内にある場合、Ｎ周期分の周期の設定値は、１０，９，９，９と決定され、オン時間の設定値は５と決定される。この場合、Ｎ周期にわたるデューティの平均値は５４．０５％となる。
【００７２】
目標のデューティが５４．８０％から５４．９９％の範囲内にある場合、Ｎ周期分の周期の設定値は、９，９，９，９と決定され、オン時間の設定値は５と決定される。この場合、Ｎ周期にわたるデューティの平均値は５５．５６％となる。目標のデューティが５５．００％から５５．１７％の範囲内にある場合、Ｎ周期分の周期の設定値は、１１，１１，１１，１１と決定され、オン時間の設定値は６と決定される。この場合、Ｎ周期にわたるデューティの平均値は５４．５５％となる。
【００７３】
次に、設定値記憶領域１３１ａ又は１３１ｂに記憶されたＮ周期分の周期及びオン時間夫々の設定値の読み出しについて説明する。
図９は、本発明の実施の形態１に係る信号発生回路１でＰＷＭ割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートである。図９における周期番号Ｊは、図５に示す周期割込処理にて更新される番号であり、ＲＡＭ１３に記憶されている。図９に示すＰＷＭ割込処理の契機となるＰＷＭ割込は、図１に示す発生部１６が発生するＰＷＭ信号の立ち下がりで発生する。
【００７４】
ＰＷＭ割込が発生してＣＰＵ１１の制御が図９の処理に移った場合、ＣＰＵ１１は、設定値記憶領域１３１ａ及び１３１ｂのうち、読出用の設定値記憶領域を特定する（Ｓ４０）。その後、ＣＰＵ１１は、周期番号Ｊが１であるか否かを判定し（Ｓ４１）、１である場合（Ｓ４１：ＹＥＳ）、特定した設定値記憶領域１３１ａ（又は１３１ｂ）におけるオン時間の設定値の読出アドレスを算出する（Ｓ４２）。ここでの読出アドレスは、図６に示す設定値決定のサブルーチンのステップＳ２１におけるオン時間の設定値の記憶アドレスと対応している。
【００７５】
次いで、ＣＰＵ１１は、特定した設定値記憶領域１３１ａ（又は１３１ｂ）からオン時間の設定値を読み出し（Ｓ４３）、読み出した設定値を発生部１６のレジスタバッファ１６２に設定する（Ｓ４４）。ステップＳ４４の処理を終えた場合、又は周期番号Ｊが１ではない場合（Ｓ４１：ＮＯ）、ＣＰＵ１１は、特定した設定値記憶領域１３１ａ（又は１３１ｂ）における周期の設定値の読出アドレスを周期番号Ｊに応じて算出する（Ｓ４５）。ここでの読出アドレスは、図６に示す設定値決定のサブルーチンのステップＳ２５及びＳ２８における周期の設定値の記憶アドレスと対応している。
【００７６】
次いで、ＣＰＵ１１は、特定した設定値記憶領域１３１ａ（又は１３１ｂ）から第Ｊ周期分の周期の設定値を１つ読み出し（Ｓ４６）、読み出した設定値を、発生部１６のレジスタバッファ１６１に設定して（Ｓ４７）、割り込まれたルーチンにリターンする。
【００７７】
以上のように本実施の形態１によれば、制御部１０の中枢として機能するＣＰＵ１１は、発生部１６に発生させるＰＷＭ信号に係る目標のデューティに応じて、発生部１６に設定可能な周期及びオン時間夫々の設定値を決定して設定する。具体的には、ＣＰＵ１１は、発生部１６が発生するＰＷＭ信号のＮ（＝４）周期毎に、基準周期及び目標のデューティの積に相当するオン時間に最も近いオン時間を有するＰＷＭ信号を発生部１６に発生させるオン時間の設定値を決定し、決定したオン時間の設定値を発生部１６に設定する。これと並行して、ＣＰＵ１１は、決定したオン時間の設定値に応じて発生部１６が発生するＰＷＭ信号のオン時間を目標のデューティで除算して得た周期をＮ倍し、Ｎ倍した周期に最も近い周期を有するＰＷＭ信号を発生させる周期の設定可能値を特定し、特定した設定可能値をＮで除算して得た商Ｑ及び剰余Ｒに基づいてＮ周期分の周期の設定値を決定して、ＰＷＭ信号の周期毎に１つずつ発生部１６に設定する。
これにより、ＣＰＵ１１が決定して発生部１６に設定するＮ周期分の周期の設定値について、発生部１６が発生するＰＷＭ信号のＮ周期にわたる平均的なデューティが目標のデューティに近くなるように決定されるため、Ｎ周期分の周期の設定値全体についての平均的な値が、周期の設定値の最小単位（即ち最小の増分）よりもきめ細かく調整される。
従って、設定された値に応じた周期及びオン時間を有する信号を発生する発生部１６に設定する値の最小単位を実際の最小単位よりも実質的に小さくすることが可能となる。
【００７８】
また、実施の形態１によれば、上述の除算結果の商Ｑを、Ｎ周期分の周期の設定値全体についての基準値に特定し、上述の除算結果の剰余Ｒを周期の設定可能値の最小単位（即ち最小の増分）に分割し、分割した最小単位の値をＮ周期分の基準値の一部に夫々加算してＮ周期分の周期の設定値を決定する。
従って、上記剰余Ｒを最小単位に分割した値（＝１）が、Ｎ周期分の周期の設定値に適当に配分されることとなり、Ｎ周期分の周期の設定値の一部を、上記基準値に周期の設定可能値の最小単位の値を加えた値と決定し、上記設定値の一部を除く他の周期の設定値を上記基準値と決定することが可能となる。
【００７９】
（実施の形態２）
実施の形態１は、決定されたＮ周期分の周期及びオン時間夫々の設定値が、ＲＡＭ１３に含まれる設定値記憶領域１３１ａ又は１３１ｂに一旦記憶された後、ＰＷＭ周期で順次読み出される形態であるのに対し、実施の形態２は、Ｎ周期分の周期及びオン時間夫々の設定値が、ＲＯＭ１２に含まれる設定値記憶テーブル１２１に予め記憶された内容から決定されて、ＰＷＭ周期で順次読み出される形態である。
【００８０】
実施の形態２における電圧変換装置及び信号発生回路１夫々の構成は、実施の形態１における図１及び２に示すものと同様である。但し、本実施の形態２では、ＲＡＭ１３に含まれる設定値記憶領域１３１ａ及び１３１ｂは用いない。ＲＯＭ１２に含まれる設定値記憶テーブル１２１には、実施の形態１における図８に示す目標のデューティの各範囲に夫々対応付けられたＮ周期分の周期及びオン時間夫々の設定値が予め複数組記憶されている。設定値記憶テーブル１２１は、制御部１０の外部の他のメモリに含まれていてもよい。設定値記憶テーブル１２１に複数組記憶されたＮ周期分の周期及びオン時間夫々の設定値の中から、Ｎ周期毎の割込処理にて１組のＮ周期分の周期及びオン時間夫々の設定値が決定される。
【００８１】
実施の形態２における発生部１６の動作を示すタイミングチャートは、実施の形態１における図３に示すものと同様である。実施の形態２に係る信号発生回路１でＮ周期分の周期及びオン時間夫々の設定値によってＰＷＭ信号の平均的なデューティが定まる動作は、実施の形態１における図４に示す説明図によって同様に説明される。
その他、実施の形態１に対応する箇所には同様の符号を付してその説明を省略する。
【００８２】
設定値記憶テーブル１２１に記憶された内容から決定されたＮ周期分の周期及びオン時間夫々の設定値は、各設定値が決定された後に連続する第４周期、第１周期、第２周期及び第３周期における割込処理により順次読み出されて、レジスタバッファ１６１，１６２に設定される。
【００８３】
以下では、Ｎ周期分の周期及びオン時間夫々の設定値を決定する信号発生回路１の動作を、それを示すフローチャートを用いて説明する。
図１０は、本発明の実施の形態２に係る信号発生回路１で周期割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートであり、図１１は、本発明の実施の形態２に係る信号発生回路１でＰＷＭ割込処理を実行するＣＰＵ１１の処理手順を示すフローチャートである。これらの割込処理が発生する契機については、実施の形態１の場合と同様である。
【００８４】
なお、図１０に示すステップＳ５０からＳ５８までの処理のうち、ステップＳ５２及びＳ５７を除く処理は、実施の形態１における図５に示すステップＳ１０からＳ１８までの処理と同様であるため、説明の一部を省略する。また、図１１に示すステップＳ６０からＳ６７までの処理は、実施の形態１における図９に示すステップＳ４０からＳ４７までの処理と類似しているため、説明の一部を簡略化する。
【００８５】
周期割込が発生してＣＰＵ１１の制御が図１０の処理に移った場合、ＣＰＵ１１は、周期番号ＪがＮ（ここでは４）であるか否かを判定し（Ｓ５０）、Ｎである場合（Ｓ５０：ＹＥＳ）、Ｊを１とし（Ｓ５１）、設定値記憶テーブル１２１における読出対象の行を、前回の周期割込処理にて決定した行（後述するステップＳ５７参照）に固定する（Ｓ５２）。その後、ＣＰＵ１１は、出力電圧に基づく電圧ループ制御、及び出力電流に基づく電流ループ制御に係る演算を実行して（Ｓ５３〜Ｓ５６）目標のデューティを算出する（第３算出部に相当）。
【００８６】
次いで、ＣＰＵ１１は、設定値記憶テーブル１２１の内容、即ちテーブルに記憶された目標のデューティの各範囲と、上述の演算によって算出した目標のデューティとを照合して、読出対象の行を決定した（Ｓ５７：第１及び第２決定部に相当）後、呼び出されたルーチンにリターンする。ここでの照合の結果、目標のデューティが含まれる範囲に対応して設定値記憶テーブル１２１に記憶されているＮ周期分の周期及びオン時間夫々の設定値が、決定された設定値となる。
【００８７】
次に、ＰＷＭ割込が発生してＣＰＵ１１の制御が図１１の処理に移った場合、ＣＰＵ１１は、設定値記憶テーブル１２１における読出対象の行を特定する（Ｓ６０）。その後、ＣＰＵ１１は、周期番号Ｊが１であるか否かを判定し（Ｓ６１）、１である場合（Ｓ６１：ＹＥＳ）、特定した設定値記憶テーブル１２１におけるオン時間の設定値の読出アドレスを算出し（Ｓ６２）、設定値記憶テーブル１２１について算出したアドレスからオン時間の設定値を読み出し（Ｓ６３）、読み出した設定値をレジスタバッファ１６１に設定する（Ｓ６４）。
【００８８】
ステップＳ６４の処理を終えた場合、又は周期番号Ｊが１ではない場合（Ｓ６１：ＮＯ）、ＣＰＵ１１は、特定した行における周期の設定値の読出アドレスを周期番号Ｊに応じて算出し（Ｓ６５）、算出したアドレスから第Ｊ周期分の周期の設定値を読み出し（Ｓ６６）、読み出した設定値をレジスタバッファ１６２に設定して（Ｓ６７）、割り込まれたルーチンにリターンする。
【００８９】
以上のように本実施の形態２によれば、予め決定された周期及びオン時間夫々の設定値のＮ周期分の値と目標のデューティとが対応付けられて設定値記憶テーブル１２１に記憶されている。ＣＰＵ１１は、目標のデューティに応じて、発生部１６に設定する周期及びオン時間夫々の設定値のＮ周期分を設定値記憶テーブル１２１の記憶情報から決定する。
従って、目標のデューティに応じて決定すべきＮ周期分の周期及びオン時間夫々の設定値を、ＣＰＵ１１による制御の実行時に容易に決定することが可能となる。
【００９０】
また、実施の形態２によれば、ＣＰＵ１１は、設定値記憶テーブル１２１から周期及びオン時間夫々の設定値をＰＷＭ制御のＮ周期毎に順次読み出して発生部１６に設定する。
従って、設定値記憶テーブル１２１の内容を、Ｎ周期にわたって順次発生部１６に設定することが可能となる。
【００９１】
また、実施の形態１又は２によれば、上述の信号発生回路１が発生したＰＷＭ信号のデューティに応じたスイッチングによって電圧変換回路２が電圧を変換し、変換された電圧に基づくＰＷＭ制御により、信号発生回路１のＣＰＵ１１が上述の目標のデューティを算出する。
従って、ＰＷＭ信号を周期的に発生する発生部１６に設定する値の最小単位を実際の最小単位よりも実質的に小さくすることが可能な信号発生回路１を電圧変換装置に適用して、出力電圧の精度を向上させることが可能となる。
【００９２】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【符号の説明】
【００９３】
１  信号発生回路
１０  制御部
１１  ＣＰＵ（第１決定部、第１算出部、特定部、第２算出部、第２決定部、第３算出部）
１２  ＲＯＭ
１２１  設定値記憶テーブル（記憶部）
１３  ＲＡＭ
１３１ａ、１３１ｂ  設定値記憶領域
１４  Ａ／Ｄ変換器（検出部）
１６  発生部
１６１、１６２  レジスタバッファ
１６５  ＰＷＭ信号生成部
２  電圧変換回路
２７  電流検出器
３  バッテリ
４  負荷
【図１】
0006332080.tif 000002
【図２】
0006332080.tif 000003
【図３】
0006332080.tif 000004
【図４】
0006332080.tif 000005
【図５】
0006332080.tif 000006
【図６】
0006332080.tif 000007
【図７】
0006332080.tif 000008
【図８】
0006332080.tif 000009
【図９】
0006332080.tif 000010
【図１０】
0006332080.tif 000011
【図１１】
0006332080.tif 000012