(57)【特許請求の範囲】
【請求項１】
配線間隔が狭い配線部と、前記配線部よりも配線間隔が広い配線部とを備えた第１配線層と、
前記第１配線層の上に形成された第１絶縁層と、
前記配線間隔が狭い配線部上の第１絶縁層の上に形成された金属プレーン層と、
前記第１絶縁層及び前記金属プレーン層の上に形成された第２絶縁層と、
前記第２絶縁層の上面から前記第１配線層に到達する第１ビアホールと、
前記第１ビアホールに形成された第１ビア導体と、
前記第２絶縁層に形成され、前記金属プレーン層に到達する第２ビアホールと、
前記第２ビアホールに形成された第２ビア導体と、
前記第２絶縁層の上に形成され、前記第１ビア導体を介して前記第１配線層に接続される第２配線層と、
前記第２絶縁層の上に形成され、前記第２ビア導体を介して前記金属プレーン層に接続された第３配線層と、
前記第２配線層の上に形成された第３絶縁層と、
前記第３絶縁層に形成され、前記第２配線層に到達する第３ビアホールと、
前記第３ビアホールに形成された第３ビア導体と、
前記第３絶縁層の上に形成され、前記第３ビア導体を介して前記第２配線層に接続された第４配線層とを有し、
前記第２配線層はビア受けパッドであり、前記第２配線層の上下に配置された前記第１ビア導体と前記第３ビア導体とによってスタックドビア構造が構築されていることを特徴とする配線基板。
【請求項２】
前記第１ビアホールが配置された領域において、前記第１絶縁層に開口部が形成されており、前記第１ビアホールは、前記第１絶縁層の開口部の内側に配置されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記配線基板は、
第１の多層配線層と、
前記第１の多層配線層の上に形成され、前記第１の多層配線層よりも配線ピッチが狭い第２の多層配線層とを備え、
前記第２の多層配線層が、前記第１配線層、前記金属プレーン層、前記第２配線層及び前記第３配線層を含むことを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記第２ビアホールの深さは、前記第１ビアホールの深さより浅いことを特徴とする請求項１乃至３のいずれか一項に記載の配線基板。
【請求項５】
前記配線基板に複数の半導体素子搭載部が設けられており、前記第１配線層又は前記第２配線層が複数の半導体素子間を接続する配線を有することを特徴とする請求項１に記載の配線基板。
【請求項６】
配線間隔が狭い配線部と、前記配線部よりも配線間隔が広い配線部とを備えた第１配線層を含む配線部材を用意する工程と、
前記第１配線層の接続部上に開口部が配置された第１絶縁層を形成する工程と、
前記配線間隔が狭い配線部上の第1絶縁層の上に金属プレーン層を形成する工程と、
前記第１絶縁層及び前記金属プレーン層の上に、前記第１絶縁層の開口部に第１ビアホールが配置され、前記金属プレーン層の上に第２ビアホールが配置された第２絶縁層を形成する工程と、
前記第２絶縁層の上に、前記第１ビアホール内の第１ビア導体を介して前記第１配線層に接続される第２配線層と、前記第２ビアホール内の第２ビア導体を介して前記金属プレーン層に接続される第３配線層とを形成する工程と
を有することを特徴とする配線基板の製造方法。
【請求項７】
前記第２絶縁層を形成する工程において、
前記第１ビアホールは、前記第１絶縁層の開口部の内側に配置されることを特徴とする請求項６に記載の配線基板の製造方法。
【請求項８】
前記第２配線層と前記第３配線層とを形成する工程の後に、
前記第２配線層及び第３配線層の上に第３絶縁層を形成する工程と、
前記第２配線層に到達する第３ビアホールを前記第３絶縁層に形成する工程と、
前記第３絶縁層の上に、前記第３ビアホール内の第３ビア導体を介して前記第２配線層に接続される第４配線層を形成する工程と
を有し、
前記第２配線層はビア受けパッドであり、前記第２配線層の上下に配置された前記第１ビア導体と前記第３ビア導体とによってスタックドビア構造が構築されることを特徴とする請求項６又は７に記載の配線基板の製造方法。
【請求項９】
前記配線部材を用意する工程において、前記配線部材は前記第１配線層の下に第１の多層配線層を備えており、
前記第１配線層、前記金属プレーン層、前記第２配線層及び前記第３配線層を含んで第２の多層配線層が構築され、
前記第２の多層配線層は、前記第１の多層配線層よりも配線ピッチが狭いことを特徴とする請求項６又は７に記載の配線基板の製造方法。
【請求項１０】
前記第１配線層を形成する工程、及び前記第２配線層と前記第３配線層とを形成する工程において、シード層を異方性ドライエッチングによって除去するセミアディティブ法が使用され、
前記金属プレーン層を形成する工程は、
前記第１絶縁層の上に金属層を形成する工程と、
前記金属層をパターニングして下地層を形成する工程と、
無電解めっきにより前記下地層の上に金属めっき層を形成する工程とを含むことを特徴とする請求項６乃至９のいずれか一項に記載の配線基板の製造方法。
【請求項１１】
前記配線基板に複数の半導体素子搭載部が設けられ、前記第１配線層又は前記第２配線層が複数の半導体素子間を接続する配線を有することを特徴とする請求項６に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、半導体素子などの電子部品を搭載するための配線基板がある。近年では、電子部品の高性能化に伴って、配線基板のさらなる高密度化及び多層化が進められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２３２５２号公報
【特許文献２】特開２００３−２３２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
後述する予備的事項の欄で説明するように、配線基板では、微細な配線層のパターン間でのクロストークを抑制するために、配線層の上又は下に金属プレーン層が形成される。金属プレーン層の挿入によって、スタックドビア構造を有する多層配線の積層数が一層分増えるため、製造歩留りの低下及びコスト上昇を招く課題がある。
【０００５】
歩留りよく製造できると共に、コスト低減を図ることができる金属プレーン層を備えた配線基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
以下の開示の一観点によれば、配線間隔が狭い配線部と、前記配線部よりも配線間隔が広い配線部とを備えた第１配線層と、前記第１配線層の上に形成された第１絶縁層と、前記配線間隔が狭い配線部上の第１絶縁層の上に形成された金属プレーン層と、前記第１絶縁層及び前記金属プレーン層の上に形成された第２絶縁層と、前記第２絶縁層の上面から前記第１配線層に到達する第１ビアホールと、前記第１ビアホールに形成された第１ビア導体と、前記第２絶縁層に形成され、前記金属プレーン層に到達する第２ビアホールと、前記第２ビアホールに形成された第２ビア導体と、前記第２絶縁層の上に形成され、前記第１ビア導体を介して前記第１配線層に接続される第２配線層と、前記第２絶縁層の上に形成され、前記第２ビア導体を介して前記金属プレーン層に接続された第３配線層と、前記第２配線層の上に形成された第３絶縁層と、前記第３絶縁層に形成され、前記第２配線層に到達する第３ビアホールと、前記第３ビアホールに形成された第３ビア導体と、前記第３絶縁層の上に形成され、前記第３ビア導体を介して前記第２配線層に接続された第４配線層とを有し、前記第２配線層はビア受けパッドであり、前記第２配線層の上下に配置された前記第１ビア導体と前記第３ビア導体とによってスタックドビア構造が構築されている配線基板が提供される。
【０００７】
また、その開示の他の観点によれば、配線間隔が狭い配線部と、前記配線部よりも配線間隔が広い配線部とを備えた第1配線層を含む配線部材を用意する工程と、前記第1配線層のパッド上に開口部が配置された第１絶縁層を形成する工程と、前記配線間隔が狭い配線部上の第1絶縁層の上に金属プレーン層を形成する工程と、前記第1絶縁層及び前記金属プレーン層の上に、前記第1絶縁層の開口部に第1ビアホールが配置され、前記金属プレーン層の上に第２ビアホールが配置された第２絶縁層を形成する工程と、前記第２絶縁層の上に、前記第１ビアホール内の第1ビア導体を介して前記第1配線層に接続される第２配線層と、前記第２ビアホール内の第２ビア導体を介して前記金属プレーン層に接続される第３配線層とを形成する工程と有する配線基板の製造方法が提供される。
【発明の効果】
【０００８】
以下の開示によれば、配線基板では、クロストークを抑制するための金属プレーン層が、第１配線層のうちの配線間隔が狭い配線部に対応する領域のみに配置される。これにより、金属プレーン層を形成する際に、スタックドビア構造を構築するためのビア受けパッドを省略している。
【０００９】
そして、金属プレーン層の下の第１配線層と、金属プレーン層の上の第２配線層とが第１ビアホール内の第１ビア導体によって接続されている。
【００１０】
このようにすることにより、金属プレーン層を追加で形成するとしても、スタックドビア構造の積層数が増加しないため、電気的な接続の信頼性を確保することができる。
【００１１】
また、金属プレーン層を形成する際に微細配線を形成しないため、金属プレーン層を追加で形成するとしても、配線基板の製造歩留りが低下するおそれがなく、コスト低減を図ることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は予備的事項に係る半導体装置を示す断面図である。
【図２】図２（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その１）である。
【図３】図３（ａ）〜（ｅ）は実施形態の配線基板の製造方法を示す断面図（その２）である。
【図４】図４は実施形態の配線基板の製造方法を示す断面図（その３）である。
【図５】図５は実施形態の配線基板の製造方法を示す断面図（その４）である。
【図６】図６は実施形態の配線基板の製造方法を示す断面図（その５）である。
【図７】図７（ａ）〜（ｅ）は実施形態の配線基板の製造方法を示す断面図（その６）である。
【図８】図８は実施形態の配線基板の製造方法を示す断面図（その７）である。
【図９】図９は実施形態の配線基板の製造方法を示す断面図（その８）である。
【図１０】図１０（ａ）〜（ｄ）は実施形態の配線基板の製造方法を示す断面図（その９）である。
【００１３】
【図１１】図１１は実施形態の配線基板の製造方法を示す断面図（その１０）である。
【図１２】図１２は実施形態の配線基板の製造方法を示す断面図（その１１）である。
【図１３】図１３は実施形態の配線基板を示す断面図である。
【図１４】図１４は図１３の金属プレーン層とその下の第４配線層の様子を上側から透視的にみた模式的な平面図である。
【図１５】図１５は実施形態の半導体装置を示す断面図である。
【図１６】図１６は実施形態の別の半導体装置を示す部分断面図である。
【発明を実施するための形態】
【００１４】
以下、実施の形態について、添付の図面を参照して説明する。
【００１５】
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項に記載の配線基板は、本発明の配線基板の基礎となるものであり、公知技術ではない。
【００１６】
図１は予備的事項に係る配線基板を示す断面図である。図１では、コア基板を有する配線基板のうちのコア基板の上面側が部分的に描かれている。
【００１７】
図１に示すように、予備的事項に係る配線基板では、コア基板１００の上面に第１配線層２１０が形成されている。コア基板１００には厚み方向に貫通する貫通導体１２０が形成されており、第１配線層２１０はコア基板１００の下面側の配線層（不図示）に貫通導体１２０を介して接続されている。
【００１８】
コア基板１００の上には第１層間絶縁層３１０が形成されている。第１層間絶縁層３１０の上には、第１ビア導体ＶＣ１を介して第１配線層２１０に接続される第２配線層２２０が形成されている。
【００１９】
また、第１層間絶縁層３１０の上には、第２層間絶縁層３２０が形成されている。第２層間絶縁層３２０の上には、第２ビア導体ＶＣ２を介して第２配線層２２０に接続される第３配線層２３０が形成されている。
【００２０】
同様に、第２層間絶縁層３２０の上には、第３層間絶縁層３３０が形成されている。第３層間絶縁層３３０の上には、第３ビア導体ＶＣ３を介して第３配線層２３０に接続される金属プレーン層ＰＬが形成されている。
【００２１】
さらに同様に、第３層間絶縁層３３０の上には、第４層間絶縁層３４０が形成されている。第４層間絶縁層３４０の上には、第４ビア導体ＶＣ４を介して金属プレーン層ＰＬに接続される第４配線層２４０が形成されている。
【００２２】
また同様に、第４層間絶縁層３４０の上には、第５層間絶縁層３５０が形成されている。第５層間絶縁層３５０の上には、第５ビア導体ＶＣ５を介して第４配線層２４０に接続される接続パッドＣＰが形成されている。
【００２３】
第３、第４配線層２３０，２４０は、第１、第２配線層２１０，２２０よりも配線ピッチが狭く設定され、微細配線として形成される。微細配線では、特に２本の信号配線が平行に走っている部分でクロストークの影響を受けやすくなり、ノイズによる誤動作が発生しやすい。
【００２４】
金属プレーン層ＰＬはその下に配置された微細な第３配線層２３０のパターン間で発生するクロストークを抑制するために形成される。また同様に、金属プレーン層ＰＬはその上に配置された微細な第４配線層２４０のパターン間で発生するクロストークを抑制するために形成される。金属プレーン層ＰＬはグランドライン又は電源ラインとして形成される。
【００２５】
微細な第３、第４配線層２３０，２４０に近接させて金属プレーン層ＰＬを配置することにより、ノイズとなる信号が金属プレーン層ＰＬに吸収されてクロストークが抑制される。
【００２６】
このように、微細な配線層のパターン間でのクロストークを抑制するために、配線層の上又は下に金属プレーン層ＰＬを挿入する必要がある。金属プレーン層ＰＬは、他の配線層の形成方法と同様な方法によって形成される。このため、配線層の積層数が一層分増えることになるため、製造歩留りの低下の要因になると共に、コスト上昇を招く。
【００２７】
また、多層配線ではスタックドビア構造を構築するため、金属プレーン層ＰＬの形成時においても、他の配線層と同様にビア受けパッドを配置してスタックドビア構造に対応させる必要がある。
【００２８】
図１の例では、Ｓで示す箇所において、第３配線層２３０と接続パッドＣＰとの間に第３ビア導体ＶＣ３、第４ビア導体ＶＣ４及び第５ビア導体ＶＣ５が垂直方向に積層されて、３段のスタックドビア構造が構築されている。
【００２９】
このため、金属プレーン層ＰＬの挿入によってスタックドビア構造の積層数が一つ増えることになるため、接続の信頼性が低下する。
【００３０】
微細な多段のスタックドビア構造では、加熱処理によって熱応力が発生すると、スタックドビア構造の最下の部分に応力が集中してビア破断が発生しやすく、電気的な接続の信頼が得られない課題がある。このため、スタックドビア構造の積層数をできるだけ減らすことが好ましい。
【００３１】
以上のように、金属プレーン層ＰＬを他の配線層と同様な方法で形成すると、スタックドビア構造を有する多層配線の積層数が一層分増えるため、製造歩留りの低下及びコスト上昇を招く課題がある。
【００３２】
以下に説明する実施形態の配線基板及びその製造方法では、前述した課題を解決することができる。
【００３３】
（実施形態）
図２〜図１２は実施形態の配線基板の製造方法を示す図、図１３は実施形態の配線基板を示す図である。以下、配線基板の製造方法を説明しながら、配線基板の構造について説明する。
【００３４】
実施形態の配線基板の製造方法では、まず、図２（ａ）に示すような構造のコア基板１０を用意する。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されており、スルーホールＴＨには貫通導体１２が形成されている。
【００３５】
例えば、スルーホールＴＨに銅めっきが充填されて貫通導体１２が形成される。コア基板１０はガラスエポキシ樹脂などの絶縁材料から形成される。
【００３６】
コア基板１０の両面側には第１配線層２１がそれぞれ形成されている。両面側の第１配線層２１は貫通導体１２を介して相互接続されている。
【００３７】
なお、貫通導体１２は、コア基板１０のスルーホールＴＨの内壁に形成されたスルーホールめっき層であってもよく、その場合は、スルーホールＴＨの残りの孔に樹脂体が充填される。
【００３８】
コア基板１０のスルーホールＴＨはドリルやレーザ加工などによって形成される。また、コア基板１０に形成される貫通導体１２及び第１配線層２１は、めっき法及びフォトリソグラフィなどを使用して形成される。
【００３９】
次いで、図２（ｂ）に示すように、コア基板１０の両面側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、第１層間絶縁層３１をそれぞれ形成する。その後に、両面側の第１層間絶縁層３１をレーザで加工することにより、両面側の第１配線層２１に到達する第１ビアホールＶＨ１をそれぞれ形成する。
【００４０】
この手法では、第１ビアホールＶＨ１をレーザで形成するため、第１層間絶縁層３１は非感光性樹脂から形成される。樹脂材料としては、エポキシ樹脂又はポリイミド樹脂などが使用される。例えば、第１層間絶縁層３１の厚みは３０μｍ〜３５μｍ程度であり、第１ビアホールＶＨ１の直径は３０μｍ〜５０μｍ程度である。
【００４１】
さらに、過マンガン酸法などによって第１ビアホールＶＨ１内をデスミア処理することにより、樹脂スミアを除去してクリーニングする。
【００４２】
次いで、図２（ｃ）に示すように、両面側の第１層間絶縁層３１の上に、第１ビアホールＶＨ１内の第1ビア導体ＶＣ１を介して第１配線層２１に接続される第２配線層２２をそれぞれ形成する。第２配線層２２はセミアディティブ法によって形成される。図３（ａ）〜（ｅ）を参照して詳しく説明する。図３（ａ）〜（ｅ）では、図２（ｂ）のコア基板１０の上部から上側の領域が部分的に示されている。
【００４３】
図３（ａ）に示すように、まず、図２（ｂ）の第１層間絶縁層３１上及び第１ビアホールＶＨ１の内面に無電解めっきにより、厚みが１μｍ程度の銅などからなるシード層２２ａを形成する。
【００４４】
次いで、図３（ｂ）に示すように、第２配線層２２が配置される部分に開口部１４ａが設けられためっきレジスト層１４を形成する。
【００４５】
続いて、図３（ｃ）に示すように、シード層２２ａをめっき給電経路に利用する電解めっきにより、めっきレジスト層１４の開口部１４ａに銅などからなる金属めっき層２２ｂを形成する。その後に、図３（ｄ）に示すように、めっきレジスト層１４を除去する。
【００４６】
さらに、図３（ｅ）に示すように、金属めっき層２２ｂをマスクにしてシード層２２ａをウェットエッチングにより除去する。これにより、シード層２２ａ及び金属めっき層２２ｂから第２配線層２２が形成される。
【００４７】
次いで、図４に示すように、上記した図２（ｂ）の工程と同様に、図２（ｃ）の構造体の両面側に、第２配線層２２に到達する第２ビアホールＶＨ２が配置された第２層間絶縁層３２をそれぞれ形成する。
【００４８】
さらに、同じく図４に示すように、上記した図２（ｃ）の工程と同様な方法により、下面側の第２層間絶縁層３２の上に、第２ビアホールＶＨ２内の第２ビア導体ＶＣ２を介して第２配線層２２に接続される第３配線層２３を形成する。
【００４９】
また同時に、上面側の第２層間絶縁層３２の上に、第２ビアホールＶＨ２内の第２ビア導体ＶＣ２を介して第２配線層２２に接続される金属層２３ａをブランケット状に全面に形成する。
【００５０】
続いて、図４及び図５に示すように、ＣＭＰ（Chemical Mechanical Polishing）によって、上面側の金属層２３ａを第２層間絶縁層３２が露出するまで研磨し、さらに、第２層間絶縁層３２の表面を研磨して平坦化する。
【００５１】
これにより、図５に示すように、第１、第２配線層２１、２２の段差の影響で生じた第２層間絶縁層３２のグローバル段差が解消され、第２層間絶縁層３２の上面は平坦面として形成される。
【００５２】
そして、図４の第２層間絶縁層３２に形成された第２ビア導体ＶＣ２がビア電極として残される。これにより、第２ビア導体ＶＣ２の上面と第２層間絶縁層３２の上面とが同一面となって平坦化される。
【００５３】
このように、コア基板１０の上面側に形成される金属層２３ａは下地の平坦化のために形成され、研磨によって除去される。
【００５４】
以上により、本実施形態の配線基板のベース基板となる第１の多層配線層５が得られる。前述した図３（ａ）〜（ｅ）で説明したように、第１の多層配線層５の第２配線層２２は、シード層２２ａをウェットエッチングによって除去する手法のセミアディティブ法によって形成される。
【００５５】
このため、前述した図３（ｄ）及び（ｃ）の工程で、金属めっき層２２ｂの細りやシード層２２ａのサイドエッチングによるアンダーカットが生じるため、狭ピッチの配線層を形成することは困難である。
【００５６】
このため、第１の多層配線層５の第２配線層２２のライン（幅）：スペース（間隔）は、例えば、２０μｍ：２０μｍ以上に設定される。また、第２配線層２２の厚みは、例えば、１０μｍ〜３０μｍに設定される。第１の多層配線層５の第１配線層２１においても同じ配線スペックで形成される。
【００５７】
次に、第１の多層配線層５の上に第１、第２配線層２１，２２よりも配線ピッチの狭い第２の多層配線層を形成する方法について説明する。第１の多層配線層５の配線ピッチはマザーボードなどの実装基板に対応している。第２の多層配線層によって配線ピッチが狭くなるようにピッチ変換することにより、半導体素子の接続に対応できるようにする。
【００５８】
図６に示すように、まず、第１の多層配線層５の第２層間絶縁層３２の上に、第２ビア導体ＶＣ２に接続される第４配線層２４を形成する。第４配線層２４は、シード層を異方性ドライエッチングによって除去する手法のセミアディティブ法によって形成される。図７（ａ）〜（ｅ）を参照して詳しく説明する。図７（ａ）〜（ｅ）では、図５の上面側の第２層間絶縁層３２の上部から上側の領域が部分的に示されている
図７（ａ）に示すように、まず、図５の第２層間絶縁層３２及び第２ビア導体ＶＣ２の上にシード層２４ａを形成する。シード層２４ａの好適な一例としては、スパッタ法により、厚みが２０ｎｍ〜５０ｎｍのチタン（Ｔｉ）層２４ｘを形成した後に、チタン層２４ｘの上に無電解めっきにより厚みが０．５μｍの銅（Ｃｕ）層２４ｙを形成する。
【００５９】
あるいは、チタン層２４ｘの上にスパッタ法で１００ｎｍ〜３００ｎｍの銅層を形成し、その後に、無電解めっきにより銅層２４ｙを形成してもよい。
【００６０】
次いで、図７（ｂ）に示すように、フォトリソグラフィによって、第４配線層２４が配置される領域に開口部１６ａが設けられためっきレジスト層１６をシード層２４ａの上に形成する。第４配線層２４は微細配線として形成されるため、露光装置としてステッパー（ステップ式縮小投影型露光装置）が使用される。
【００６１】
前述したように、第２層間絶縁層３２の上面は平坦化されているため、微細パターンを形成する際にフォトリソグラフィの焦点深度が低下するとしても、基板内で精度よく微細なめっきレジスト層１６をパターン化することができる。
【００６２】
続いて、図７（ｃ）に示すように、シード層２４ａをめっき給電経路に利用する電解めっきにより、めっきレジスト層１６の開口部１６ａに銅などからなる金属めっき層２４ｂを形成する。その後に、図７（ｄ）に示すように、めっきレジスト層１６を除去する。
【００６３】
さらに、図７（ｅ）に示すように、金属めっき層２４ｂをマスクにしてシード層２４ａを異方性ドライエッチングにより除去する。
【００６４】
異方性ドライエッチングは、ＲＩＥ（Reactive Ion Etching）装置、又はＩＣＰ（Inductively Coupled Plasma）装置などのドライエッチング装置によって行われる。
【００６５】
異方性ドライエッチングを採用することにより、金属めっき層２４ｂの細りを微小に抑えることができると共に、シード層２４ａが金属めっき層２４ｂの下端から内側にサイドエッチングすることがない。その結果、シード層２４ａの幅は金属めっき層２４ｂの幅と同一又はそれより広くなる。
【００６６】
また、第２層間絶縁層３２の上面は平坦化されているため、シード層２４ａをエッチングする際に残渣が発生しにくくなるので、基板内での配線形成の歩留りを向上させることができる。
【００６７】
なお、枚葉式のスピンエッチング装置などを使用することにより、ウェットエッチングであってもシード層２４ａをある程度精度よく除去することも可能である。
【００６８】
以上により、シード層２４ａ及び金属めっき層２４ｂにより第４配線層２４が形成される。
【００６９】
図６に戻って説明すると、第４配線層２４は、配線間隔が狭い微細配線として形成された微細配線部Ａと、微細配線部Ａよりも配線間隔が広く設定された非微細配線部Ｂとを有して形成される。微細配線部Ａの両外側領域に非微細配線部Ｂが配置される。
【００７０】
第４配線層２４の微細配線部Ａでは、ライン（幅）：スペース（間隔）Ｈが、例えば２μｍ：２μｍであり、前述したセミアディティブ方法によって設計スペック内で歩留りよく形成することができる。また、第４配線層２４の厚みは、２μｍ〜３μｍの薄膜に設定される。
【００７１】
これに対して、第４配線層２４の非微細配線部Ｂでは、ライン（幅）：スペース（間隔）が、例えば２０μｍ：２０μｍ以上であり、微細配線部Ａよりも設計ルールが緩く設定されている。
【００７２】
このようにして、第４配線層２４の微細配線部Ａの配線ピッチを第１の多層配線層５の第１、第２配線層２１，２２の配線ピッチよりも狭く設定することができる。
【００７３】
以上の方法により、配線間隔が狭い微細配線部Ａと、微細配線部Ａよりも配線間隔が広い非微細配線部Ｂとを備えた第４配線層２４を含む配線部材を用意する。微細配線部Ａを有する第４配線層２４は、設計ルールの緩い第１の多層配線層５の上に形成される。
【００７４】
次いで、図８に示すように、図６の構造体の第２層間絶縁層３２及び第４配線層２４の上に、感光性樹脂（不図示）を形成し、フォトリソグラフィに基づいて露光・現像を行った後に、加熱処理して硬化させる。感光性樹脂の形成は、液状樹脂を塗布してもよいし、薄膜の樹脂フィルムを貼付してもよい。
【００７５】
これにより、第４配線層２４の接続部上に開口部３３ａが配置された第３層間絶縁層３３が第２層間絶縁層３２の上に形成される。
【００７６】
シリカなどの無機フィラーを含まない感光性樹脂をフォトリソグラフィによってパターニングすることにより、微細な開口部３３ａを備えた薄膜の第３層間絶縁層３３を形成することができる。
【００７７】
第３層間絶縁層３３の好適な一例としては、感光性を有するフェノール系樹脂から形成される永久レジスト層が使用される。以下の他の層間絶縁層を形成する際にも同様な樹脂材料及び形成方法が採用される。
【００７８】
第３層間絶縁層３３の厚みは、第３配線層２３の上で２μｍ〜３μｍの薄膜に設定される。また、第３層間絶縁層３３に形成される開口部３３ａの直径は、例えば２０μｍ程度である。
【００７９】
次に説明するように、第３層間絶縁層３３の上に、第４配線層２４の微細配線部Ａのパターン間でのクロストークを抑制するために金属プレーン層が形成される。第４配線層２４と金属プレーン層とをより近接させる方がクロストークを抑制する効果が高いため、第３層間絶縁層３３の厚みは薄膜に設定される。
【００８０】
このように、感光性樹脂をフォトリソグラフィでパターニングすることにより、樹脂層をレーザで加工する手法よりも、層間絶縁層の薄膜化及び開口部又はビアホールの狭小化を図ることができる。これによって、微細な多層配線層用の層間絶縁層を形成することができる。
【００８１】
次いで、図９に示すように、第３層間絶縁層３３の上に金属プレーン層ＰＬを形成する。金属プレーン層ＰＬはサブトラクティブ法によって形成される。図１０（ａ）〜（ｄ）を参照して詳しく説明する。図１０（ａ）〜（ｄ）では、図８の第２層間絶縁層３２の上部から上側の領域が部分的に示されている。
【００８２】
図１０（ａ）に示すように、まず、図８の構造体の上面側の第３層間絶縁層３３及びその開口部３３ａの内面に金属層４０ａを形成する。金属層４０ａの一例としては、スパッタ法により厚みが２００ｎｍのチタン（Ｔｉ）層を形成する。
【００８３】
次いで、図１０（ｂ）に示すように、金属層４０ａの上にレジスト層１８をフォトリソグラフィによってパターニングする。レジスト層１８は金属プレーン層ＰＬが配置される領域に残される。金属プレーン層ＰＬは、微細配線を有さず、四角状などの一括パターンで形成されるだけである。このため、露光装置としては、基板に密着させて全面に露光する簡易なコンタクト露光装置が使用される。
【００８４】
さらに、図１０（ｃ）に示すように、レジスト層１８をマスクにしてドライエッチングによりレジスト層１８から露出する金属層４０ａを除去する。ドライエッチングとしては、第３層間絶縁層３３の開口部３３ａの側壁に残渣が生じないように等方性ドライエッチングを採用することが好ましい。あるいは、ウェットエッチングを採用してもよい。
【００８５】
その後に、レジスト層１８が除去される。これより、金属プレーン層ＰＬが配置される領域に無電解めっき用の下地層４０がパターン化されて形成される。
【００８６】
続いて、図１０（ｄ）に示すように、無電解めっきにより、下地層４０の上に厚みが１μｍ程度の銅などからなる金属めっき層４２を選択的に形成する。
【００８７】
これにより、第４配線層２４の微細配線部Ａに対応する領域の第３層間絶縁層３３の上に、下地層４０及び金属めっき層４２により金属プレーン層ＰＬが形成される。金属プレーン層ＰＬは、グランドプレーン層又は電源プレーン層として形成してもよい。
【００８８】
金属プレーン層ＰＬは、第４配線層２４の微細配線部Ａに対応する領域に一括パターンで形成され、第４配線層２４の非微細配線部Ｂに対応する領域には配置されないようにする。
【００８９】
金属プレーン層ＰＬは、微細な配線層のパターン間で発生するクロストークを抑制するために形成される。第４配線層２４の非微細配線部Ｂは設計ルールが緩く、クロストークが問題にならないため、非微細配線部Ｂの領域には金属プレーン層ＰＬを配置する必要がないからである。
【００９０】
金属プレーン層ＰＬは、必ずしも、第４配線層２４の微細配線部Ａの全体領域に対応するように配置する必要はない。微細配線部Ａの周縁側が金属プレーン層ＰＬから多少はみ出していても、十分なクロストーク抑制の効果がある。
【００９１】
これにより、図９及び図１０（ｄ）に示すように、金属プレーン層ＰＬの形成工程では、スタックビア構造を構築するためのビア受けパッドの形成が省略される。また、第３層間絶縁層３３の開口部３３ａが露出した状態で、金属プレーン層ＰＬが第３層間絶縁層３３の上に形成される。
【００９２】
前述したように、第４配線層２４のクロストーク抑制の効果を高めるため、第３層間絶縁層３３は厚みが２μｍ程度の薄膜で形成される。このため、第３層間絶縁層３３はその下の第４配線層２４の段差を十分に平坦化できずに凹凸が多少残った状態で形成される。
【００９３】
しかし、金属プレーン層ＰＬは、第４配線層２４の微細配線部Ａに対応する領域に一括パターンで形成されるだけで、微細配線を形成する必要はない。従って、第３層間絶縁層３３の上面に多少の凹凸が発生していても、金属プレーン層ＰＬを形成する際には問題にならない。
【００９４】
次いで、図１１に示すように、前述した図８の工程と同様な方法により、図９の第３層間絶縁層３３及び金属プレーン層ＰＬの上に第４層間絶縁層３４をパターン化して形成する。
【００９５】
第４層間絶縁層３４は、第３層間絶縁層３３の開口部３３ａに第３ビアホールＶＨ３が配置され、金属プレーン層ＰＬの上に第４ビアホールＶＨ４が配置されるようにパターン化される。
【００９６】
図１１の部分拡大断面図を加えて参照すると、第４層間絶縁層３４の第３ビアホールＶＨ３の直径は第３層間絶縁層３３の開口部３３ａの直径よりも小さく設定される。そして、第３層間絶縁層３３の開口部３３ａを埋め込む第４層間絶縁層３４に第３ビアホールＶＨ３が形成される。第３ビアホールＶＨ３は第３層間絶縁層３３の開口部３３ａの内側に配置される。
【００９７】
第４層間絶縁層３４においても、上側に形成される第５配線層のクロストーク抑制の効果を高めるために、２μｍ程度の厚みの薄膜で設定される。
【００９８】
金属プレーン層ＰＬは一括パターンで形成されるため、金属プレーン層ＰＬの下地に多少凹凸が発生していても、微細な配線層が形成される場合と比較して、金属プレーン層ＰＬの表面は平坦性が比較的よい状態となっている。
【００９９】
このため、第４層間絶縁層３４が薄膜で金属プレーン層ＰＬの上に形成されるとしても、第４層間絶縁層３４の上面の平坦性を確保することができる。また、金属プレーン層ＰＬの厚みは1μｍ程度と薄いため、その段差を容易に平坦化することができる。
【０１００】
なお、図１１の部分拡大断面図の例の他に、第４層間絶縁層３４の第３ビアホールＶＨ３の直径を第３層間絶縁層３３の開口部３３ａの直径と同一に設定してもよい。あるいは、図１１の部分拡大断面図とは逆に、第４層間絶縁層３４の第３ビアホールＶＨ３の直径が第３層間絶縁層３３の開口部３３ａの直径よりも大きく設定され、第３ビアホールＶＨ３が開口部３３ａの外側に配置されるようにしてもよい。
【０１０１】
これらの場合は、第３ビアホールＶＨ３及び開口部３３ａの各側壁が連通して第４配線層２４の上にビアホールが形成される。
【０１０２】
このようにして、第４層間絶縁層３４の上面から第４配線層２４に到達するビアホールを形成すればよい。
【０１０３】
次に説明する図１２及び図１３では、破線で囲まれた領域が部分拡大断面図で示されている。図１２及びその部分拡大断面図に示すように、前述した図７（ａ）〜（ｅ）の工程と同様な方法により、第３ビアホールＶＨ３内の第３ビア導体ＶＣ３を介して第４配線層２４に接続される第５配線層２５を第４層間絶縁層３４の上に形成する。
【０１０４】
また同時に、第４ビアホールＶＨ４内の第４ビア導体ＶＣ４を介して金属プレーン層ＰＬに接続される第６配線層２６を第４層間絶縁層３４の上に形成する。第５配線層２５及び第６配線層２６は同じ工程で同一層から形成される。
【０１０５】
第５、第６配線層２５，２６の配線ピッチなどの設計ルールは、前述した図６及び図7で説明した第４配線層２４と同様に設定される。第５、第６配線層２５，２６においても、微細配線部Ａとその両外側領域に配置された非微細配線部Ｂとを有して形成される。
【０１０６】
第４層間絶縁層３４の上面は平坦性が確保されているため、第４層間絶縁層３４の上に微細な第５、第６配線層２５，２６を歩留りよく形成することができる。
【０１０７】
また、図１２のＳで示される箇所に、第５、第６配線層２５，２６の形成工程で、スタックドビア構造を構築するためのビア受けパッドＶＰが形成される。ビア受けパッドＶＰの下には第３ビアホールＶＨ３内の第３ビア導体ＶＣ３が配置されている（部分拡大断面図参照）。
【０１０８】
本実施形態で最終的に得られる配線基板では、最上層に複数の半導体素子搭載部が設けられ、上記した第４配線層２４又は第５配線層２５が複数の半導体素子間を接続する配線層を有して形成される。
【０１０９】
その後に、図１３及びその部分拡大断面図に示すように、前述した図８の工程と同様な方法により、第５配線層２５の上に第５ビアホールＶＨ５が配置された第５層間絶縁層３５を形成する。
【０１１０】
さらに、前述した図７（ａ）〜（ｅ）の工程と同様な方法により、第５ビアホールＶＨ５内の第５ビア導体ＶＣ５を介して第５、第６配線層２５，２６に接続される接続パッドＣＰを第５層間絶縁層３５の上に形成する（部分拡大断面図参照）。
【０１１１】
接続パッドＣＰは第７配線層として形成され、島状に配列されたパッドであってもよいし、引き出し配線の端部に繋がるパッドであってもよい。
【０１１２】
これにより、第1の多層配線層５の上に第２の多層配線層６が形成される。第２の多層配線層６は、第４配線層２４、金属プレーン層ＰＬ、第５配線層２５、第６配線層２６及び接続パッドＣＰを含んで構築される。
【０１１３】
また、コア基板１０の下面側の第２層間絶縁層３２の上に、第３配線層２３の接続部上に開口部３６ａが設けられたソルダレジスト層３６を形成する。以上により、実施形態の配線基板１が得られる。
【０１１４】
図１３に示すように、実施形態の配線基板１は、第1の多層配線層５と、その上に配置され、第1の多層配線層５よりも配線ピッチが狭い第２の多層配線層６と備えている。
【０１１５】
第１の多層配線層５では、コア基板１０の両面側に第1配線層２１がそれぞれ形成されている。両面側の第1配線層２１はコア基板１０に形成された貫通導体１２を介して相互接続されている。
【０１１６】
コア基板の両面側には、第1配線層２１に到達する第1ビアホールＶＨ１が配置された第1層間絶縁層３１がそれぞれ形成されている。両面側の第1層間絶縁層３１の上には第1ビアホールＶＨ１の第1ビア導体ＶＣ１を介して第1配線層２１に接続される第２配線層２２がそれぞれ形成されている。
【０１１７】
また、コア基板１０の下面側の第1層間絶縁層３１の上には、第２配線層２２に到達する第２ビアホールＶＨ２が配置された第２層間絶縁層３２が形成されている。コア基板１０の下面側の第２層間絶縁層３２の上には、第２ビアホールＶＨ２内の第２ビア導体ＶＣ２を介して第２配線層２２に接続される第３配線層２３が形成されている。
【０１１８】
さらに、コア基板１０の下面側の第２層間絶縁層３２の上に、第３配線層２３の接続部上に開口部３６ａが設けられたソルダレジスト層３６が形成されている。
【０１１９】
また、コア基板１０の上面側の第１層間絶縁層３１の上には、第２配線層２２に接続される第２ビア導体ＶＣ２が配置された第２層間絶縁層３２が形成されている。以上により、第１の多層配線層５が構築されている。
【０１２０】
次に、第２の多層配線層６について説明する。第１の多層配線層５の第２層間絶縁層３２の上には、第２ビア導体ＶＣ２に接続された第４配線層２４が形成されている。
【０１２１】
以下、部分拡大断面図を加えて参照すると、第２層間絶縁層３２の上には、第４配線層２４の上に開口部３３ａが配置された第３層間絶縁層３３が形成されている。第３層間絶縁層３３の上には金属プレーン層ＰＬが形成されている。
【０１２２】
図１４は、図１３の金属プレーン層ＰＬが形成されたＣで示された部分を水平方向に切断し、上側から金属プレーン層ＰＬ及びその下の第４配線層２４を透視的にみた模式的な平面図である。図１４では、金属プレーン層ＰＬ及び第４配線層２４以外の要素は省略されている。
【０１２３】
図１４に示すように、金属プレーン層ＰＬの下方の第４配線層２４は、中央部に配置された微細配線部Ａと、その両外側領域に配置された非微細配線部Ｂとを有する。そして、金属プレーン層ＰＬは、第４配線層２４の非微細配線部Ｂを除いた微細配線部Ａに対応する領域に配置され、非微細配線部Ｂに対応する領域には配置されていない。
【０１２４】
金属プレーン層ＰＬによって第４配線層２４の微細配線部Ａでのクロストークを抑制することができる。第４配線層２４の非微細配線部Ｂではクロストークが問題にならないため、非微細配線部Ｂには金属プレーン層ＰＬを配置する必要がない。
【０１２５】
図１３の部分拡大断面図に戻って説明すると、金属プレーン層ＰＬ及び第３層間絶縁層３３の上には、第４層間絶縁層３４が形成されている。金属プレーン層ＰＬを除く領域には、第４層間絶縁層３４の上面から第４配線層２４に到達する第３ビアホールＶＨ３が配置されている。
【０１２６】
第３層間絶縁層３３には開口部３３ａが形成されており、その開口部３３ａを埋め込む第４層間絶縁層３４に第３ビアホールＶＨ３が形成されている。第３層間絶縁層３３の開口部３３ａの内側に第３ビアホールＶＨ３が配置されている。第３層間絶縁層３３の開口部３３ａの側壁が第４層間絶縁層３４で被覆された状態となっている。
【０１２７】
また、第４層間絶縁層３４には、金属プレーン層ＰＬに到達する第４ビアホールＶＨ４が形成されている。
【０１２８】
第４層間絶縁層３４の上には、第３ビアホールＶＨ３内の第３ビア導体ＶＣ３を介して第４配線層２４に接続される第５配線層２５が形成されている。また、第４層間絶縁層３４の上には、第４ビアホールＶＨ４内の第４ビア導体ＶＣ４を介して金属プレーン層ＰＬに接続される第６配線層２６が形成されている。
【０１２９】
第５、第６配線層２５、２６は同一層から形成され、第４配線層２４と同様に、中央部に配置された微細配線部Ａと、その両外側領域に配置された非微細配線部Ｂとを有する。
【０１３０】
そして同様に、第５、第６配線層２５，２６の微細配線部Ａに対応する領域に金属プレーン層ＰＬが配置され、第５配線層２５の非微細配線部Ｂに対応する領域には金属プレーン層ＰＬが配置されていない。
【０１３１】
さらに、第４層間絶縁層３４の上には、第５、第６配線層２５，２６に到達する第５ビアホールＶＨ５が配置された第５層間絶縁層３５が形成されている。第５層間絶縁層３５の上には、第５ビアホールＶＨ５内の第５ビア導体ＶＣ５を介して第５，第６配線層２５，２６に接続される接続パッドＣＰが第７配線層として形成されている。
【０１３２】
図１３の部分拡大断面図のＳで示される箇所に注目すると、第４配線層２４の接続部の上に第３ビア導体ＶＣ３を介して第５配線層２５のビア受けパッドＶＰが積層されている。さらに、第５配線層２５のビア受けパッドＶＰの上に、第５ビア導体ＶＣ５を介して接続パッドＣＰが積層されている。
【０１３３】
このようにして、第５配線層２５のビア受けパッドＶＰの上下の第３ビア導体ＶＣ３及び第５ビア導体ＣＶ５よって２段のスタックドビア構造が構築されている。
【０１３４】
前述したように、金属プレーン層ＰＬは、第４配線層２４及び第５、第６配線層２５，２６の各微細配線部Ａに対応する領域のみに配置される。これにより、金属プレーン層ＰＬを形成する工程では、スタックドビア構造を構築するためのビア受けパッドを省略している。
【０１３５】
その代わりに、金属プレーン層ＰＬの上下に配置された第４層間絶縁層３４及び第３層間絶縁層３３を貫通するように第３ビアホールＶＨ３を形成し、金属プレーン層ＰＬの上に形成された第４層間絶縁層３４の上に第５配線層２５のビア受けパッドＶＰを形成している。
【０１３６】
このようにすることにより、第４配線層２４と第５、第６配線層２５，２６との間に金属プレーン層ＰＬを挿入しても、スタックドビア構造の積層数が増加しない。このため、金属プレーン層ＰＬを追加で形成しても、スタックビア構造の電気的な接続の信頼性を確保することができる。
【０１３７】
また、金属プレーン層ＰＬを形成する工程では、スタックドビア構造用のビア受けパッドなどの微細配線を形成することなく、一括パターンを形成するだけなので、サブトラクティブ法などの簡易な方法を採用することができる。
【０１３８】
従って、微細な第４配線層２４及び第５、第６配線層２５，２６を形成する工程と違って、技術的な難易度が高いセミアディティブ法を使用する必要がないため、金属プレーン層ＰＬを追加で形成するとしても、製造歩留りが低下するおそれがない。
【０１３９】
また、金属プレーン層ＰＬをサブトラクティブ法などの簡易な方法で形成できるため、微細配線形成用のセミアディティブ法を使用する場合より、製造コストの低減を図ることができる。
【０１４０】
図１３の部分拡大断面図に示すように、第４配線層２４と金属プレーン層ＰＬとの間の第３層間絶縁層３３は、厚みＴ１が２μｍ程度の薄膜で形成されている。また同様に、金属プレーン層ＰＬと第５、第６配線層２５，２６との間の第４層間絶縁層３４においても、厚みＴ２が２μｍ程度の薄膜で形成されている。
【０１４１】
これにより、第４配線層２４及び第５、第６配線層２５、２６の各微細配線部Ａは金属プレーン層ＰＬに十分に近接して形成されるため、十分なクロストーク抑制の効果が得られる。
【０１４２】
また、金属プレーン層ＰＬでは、スタックドビア構造用のビア受けパッドの形成を省略している、このため、第４配線層２４と第５配線層２５とは、金属プレーン層ＰＬの上下に配置された第３、第４層間絶縁層３３，３４を貫通する第３ビアホールＶＨ３内の第３ビア導体ＶＣ３を介して接続される。
【０１４３】
また、金属プレーン層ＰＬは、その上の第４層間絶縁層３４に形成された第４ビアホールＶＨ４内の第４ビア導体ＶＣ４を介して上側の第６配線層２６に接続されている。
【０１４４】
このように、金属プレーン層ＰＬと第６配線層２６とを接続する第４ビアホールＶＨ４の深さ（厚み：Ｔ１）は、第４配線層２４と第５配線層２５とを接続する第３ビアホールＶＨ３の深さ（厚み：Ｔ３）よりも浅くなる。
【０１４５】
図１５には、図１３の配線基板１を使用する半導体装置２が示されている。図１５に示すように、図１３の配線基板１には複数の半導体素子搭載部が設けられており、上面側の接続パッドＣＰに複数の半導体素子５０の接続端子５２がはんだを介してフリップチップ接続される。
【０１４６】
配線基板１の第４配線層２４又は第５配線層２５が複数の半導体素子５０間を接続する配線を有して形成される。さらに、複数の半導体素子５０と配線基板１との間にアンダーフィル樹脂５４が充填される。
【０１４７】
複数の半導体素子５０としては、例えば、ＣＰＵなどの複数のロジックチップを搭載してもよいし、あるいは、ロジックチップとメモリチップとを搭載してもよい。
【０１４８】
さらに、配線基板１の下面側の第３配線層２３にはんだボールを搭載するなどして外部接続端子Ｔを形成する。
【０１４９】
以上により、実施形態の半導体装置２が得られる。実施形態の半導体装置２では、半導体素子５０が微細配線を有する第２の多層配線層６に接続され、その下の第１の多層配線層５によって配線ピッチが広くなるようにピッチ変換される。
【０１５０】
そして、半導体装置２の外部接続端子Ｔがマザーボードなどの実装基板の接続部に接続される。第２の多層配線層６は狭ピッチで形成できるため、高性能な半導体素子５０の実装基板として使用できる。また、金属プレーン層ＰＬによってクロストークが抑制されるため、信頼性を向上させることができる。
【０１５１】
なお、図１５の半導体装置２の配線基板１では、１層の金属プレーン層ＰＬが形成されているが、金属プレーン層ＰＬの層数は、微細配線の積層数に応じて任意の層数で形成することができる。
【０１５２】
図１６の半導体装置２ａの配線基板１ａでは、２層の金属プレーン層ＰＬが形成された例が示されている。第１配線層６１の上に第１層間絶縁層７１を介して第１金属プレーン層ＰＬ１が形成されている。第１金属プレーン層ＰＬ１の上に第２層間絶縁層７２を介して第２配線層６２が形成されている。
【０１５３】
さらに、第２配線層６２の上に第３層間絶縁層７３を介して第２金属プレーン層ＰＬ２が形成されている。第２金属プレーン層ＰＬ２の上に第４層間絶縁層７４を介して第３配線層６３が形成されている。
【０１５４】
第３配線層６３の上には第５層間絶縁層７５を介して接続パッドＣＰが形成されている。接続パッドＣＰに半導体素子５０の接続端子５２がフリップチップ接続されている。さらに、半導体素子５０と配線基板１ａとの間にアンダーフィル樹脂５４が充填されている。
【０１５５】
このように、第１配線層６１と第２配線層６２との間に第１金属プレーン層ＰＬ１が形成されている。また、第２配線層６２と第３配線層６３との間に第２金属プレーン層ＰＬ２が形成されている。
【０１５６】
第１配線層６１、第１金属プレーン層ＰＬ１及び第２配線層６２を接続する第１ビアホールＶＨＡ及び第２ビアホールＶＨＢの接続形態は、前述した図１３の部分拡大断面図と同一である。
【０１５７】
また、第２配線層６２、第２金属プレーン層ＰＬ２及び第３配線層６３を接続する第３ビアホールＶＨＣ及び第４ビアホールＶＨＤの接続形態についても、前述した図１３の部分拡大図と同一である。
【０１５８】
図１６では、図１３の第３層間絶縁層３３の開口部３３ａに対応する第１層間絶縁層７１及び第３層間絶縁層７３の各開口部は省略されて描かれている。
【０１５９】
図１６の半導体装置２ａの配線基板１ａでは、図１３の配線基板１と同様に、第１配線層６１、第２配線層６２及び第３配線層６３が微細配線部Ａと非微細配線部Ｂ（不図示）とをそれぞれ有している。そして、各微細配線部Ａに対応する領域のみに第１、第２金属プレーン層ＰＬ１，ＰＬ２が配置されている。
【０１６０】
また同様に、第１、第２金属プレーン層ＰＬ１，ＰＬ２を形成する際に、スタックドビア構造用のビア受けパッドを省略している。
【０１６１】
このため、複数の金属プレーン層を挿入する場合であっても、スタックドビア構造の積層数が増加しないため、接続の信頼性を確保することができる。また、前述したように、金属プレーン層の形成工程では、微細配線を形成する必要がなくなるため、金属プレーン層は簡易な方法で歩留りよく形成される。
【０１６２】
このように、金属プレーン層の形成は歩留り低下の要因にはならないため、複数の金属プレーン層を追加で形成しても、歩留りの低下が回避される。
【符号の説明】
【０１６３】
１，１ａ…配線基板、２，２ａ…半導体装置、５…第１の多層配線層、６…第２の多層配線層、１０…コア基板、１２…貫通導体、１４，１６…めっきレジスト層、１４ａ，１６ａ，３３ａ，３６ａ…開口部、１８…レジスト層、２１，６１…第１配線層、２２，６２…第２配線層，２２ａ，２４ａ…シード層、２２ｂ，２４ｂ…金属めっき層、２３，６３…第３配線層、２３ａ，４０ａ…金属層、２４…第４配線層、２４ｘ…チタン層、２４ｙ…銅層、２５…第５配線層、３１，７１…第１層間絶縁層，３２，７２…第２層間絶縁層、３３，７３…第３層間絶縁層、３４，７４…第４層間絶縁層、３５，７５…第５層間絶縁層、３６…ソルダレジスト層、４０…下地層、４２…金属めっき層、５０…半導体素子、５２…接続端子、５４…アンダーフィル樹脂、Ａ…微細配線部、Ｂ…非微細配線部、ＣＰ…接続パッド、ＰＬ，ＰＬ１，ＰＬ２…金属プレーン層、ＴＨ…スルーホール、Ｔ…外部接続端子、ＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４，ＶＣ５…ビア導体、ＶＨ１，ＶＨ２，ＶＨ３，ＶＨ４，ＶＨ５，ＶＨＡ，ＶＨＢ，ＶＨＣ，ＶＨＤ…ビアホール、ＶＰ…ビア受けパッド。
【図１】
0006332680.tif 000002
【図２】
0006332680.tif 000003
【図３】
0006332680.tif 000004
【図４】
0006332680.tif 000005
【図５】
0006332680.tif 000006
【図６】
0006332680.tif 000007
【図７】
0006332680.tif 000008
【図８】
0006332680.tif 000009
【図９】
0006332680.tif 000010
【図１０】
0006332680.tif 000011
【図１１】
0006332680.tif 000012
【図１２】
0006332680.tif 000013
【図１３】
0006332680.tif 000014
【図１４】
0006332680.tif 000015
【図１５】
0006332680.tif 000016
【図１６】
0006332680.tif 000017