(57)【特許請求の範囲】
【請求項１】
シリコン基板の第１面上に配線層が積層され、少なくとも１つの周波数変換部を含む少なくとも１つの半導体チップと、
前記半導体チップを囲んで配置された絶縁層と、
前記絶縁層の第１面上及び前記配線層の第１面上に積層される再配線層と、
前記配線層の第１面上に導体パターンにより形成され、前記周波数変換部と接続する少なくとも１つの第１アンテナ素子と、
前記絶縁層の第１面上に積層された前記再配線層の第１面上に導体パターンにより形成され、前記周波数変換部と接続する少なくとも１つの第２アンテナ素子と、
を具備する、
アンテナ一体型モジュール。
【請求項２】
前記第１アンテナ素子および前記第２アンテナ素子の少なくとも一方が差動構成である、
請求項１に記載のアンテナ一体型モジュール。
【請求項３】
前記絶縁層は、導体板の第１面上に積層される、
請求項１に記載のアンテナ一体型モジュール。
【請求項４】
前記第１アンテナ素子及び前記第２アンテナ素子の放射の向きは、前記半導体チップ及び前記絶縁層を通過しない向きである、
請求項１に記載のアンテナ一体型モジュール。
【請求項５】
前記第１アンテナ素子及び前記第２アンテナ素子の放射の向きは、前記半導体チップ及び前記絶縁層の少なくとも一方を通過する向きである、
請求項１に記載のアンテナ一体型モジュール。
【請求項６】
前記半導体チップは、前記周波数変換部に接続される、少なくとも１つの位相調整回路を含む、
請求項１に記載のアンテナ一体型モジュール。
【請求項７】
前記半導体チップは、前記周波数変換部に接続される、少なくとも１つの振幅調整回路を含む、
請求項１に記載のアンテナ一体型モジュール。
【請求項８】
前記各半導体チップは、分離して配置され、
前記第２アンテナ素子は、前記各半導体チップの間に配置される、
請求項１に記載のアンテナ一体型モジュール。
【請求項９】
シリコン基板の第１面上に配線層が積層され、少なくとも１つの周波数変換部を含む少なくとも１つの半導体チップと、
前記半導体チップを囲んで配置された絶縁層と、
前記絶縁層の第１面上及び前記配線層の第１面上に積層される再配線層と、
前記配線層の第１面上に導体パターンにより形成され、前記周波数変換部と接続する少なくとも１つの第１アンテナ素子と、
前記絶縁層の第１面上に積層された前記再配線層の第１面上に導体パターンにより形成され、前記周波数変換部と接続する少なくとも１つの第２アンテナ素子と、
を具備する、
アンテナ一体型モジュールと、
前記アンテナ一体型モジュールを実装する第２基板と、
を有するレーダ装置。
【請求項１０】
前記絶縁層は、導体板の第１面上に積層され、
前記第２基板は、前記アンテナ一体型モジュールの前記第１アンテナ素子及び前記第２アンテナ素子と対向する箇所以外において導体パターンを有する、
請求項９に記載のレーダ装置。
【請求項１１】
前記第２基板は、前記アンテナ一体型モジュールの前記第１アンテナ素子及び前記第２アンテナ素子と対向する箇所において導体パターンを有する、
請求項９に記載のレーダ装置。
【請求項１２】
前記第２基板は、前記周波数変換部に接続される、少なくとも１つの位相調整回路を含む、
請求項９に記載のレーダ装置。
【請求項１３】
前記第２基板は、前記周波数変換部に接続される、少なくとも１つの振幅調整回路を含む、
請求項９に記載のレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、情報端末等の無線通信装置やレーダ装置におけるモジュール構造に関し、例えば、ミリ波帯等の超高周波数帯において、高周波回路とアンテナを一体化した小型モジュール及びそれを具備するレーダ装置に関する。
【背景技術】
【０００２】
ミリ波帯を用いた無線通信装置やレーダ装置では、アンテナと高周波回路を含めたモジュールの小型化を目指した集積化が図られている。
【０００３】
例えば、非特許文献１には、半導体チップの周囲を絶縁材料層で拡張し、拡張した領域に複数のアンテナ素子からなるアレイアンテナを配置するアンテナ一体型モジュールの構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２４７４９３号公報
【非特許文献】
【０００５】
【非特許文献１】M. Wojnowski,“A 77-GHz SiGe Single-Chip Four-Channel Transceiver Module with Integrated Antennas in Embedded Wafer-Level BGA Package,” Electronic Components and Technology Conference, May. 2012, pp.1027-1032
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した非特許文献１の従来技術では、拡張した領域に配置される各アンテナ素子と接続するために、アンテナ素子数と同じ数の外部端子を半導体チップ上に設ける必要があり、半導体チップのサイズが大きくなる可能性がある。
【０００７】
本開示は、半導体チップのサイズを大きくすることなく、複数のアンテナ素子を配置できるアンテナ一体型モジュール及びそれを具備するレーダ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本開示のアンテナ一体型モジュールは、シリコン基板の第１面上に配線層が積層され、少なくとも１つの周波数変換部を含む少なくとも１つの半導体チップと、前記半導体チップを囲んで配置された絶縁層と、前記絶縁層の第１面上及び前記配線層の第１面上に積層される再配線層と、前記配線層の第１面上に導体パターンにより形成され、前記周波数変換部と接続する少なくとも１つの第１アンテナ素子と、前記絶縁層の第１面上に積層された前記再配線層の第１面上に導体パターンにより形成され、前記周波数変換部と接続する少なくとも１つの第２アンテナ素子と、を具備する。
【０００９】
本開示のレーダ装置は、シリコン基板の第１面上に配線層が積層され、少なくとも１つの周波数変換部を含む少なくとも１つの半導体チップと、前記半導体チップを囲んで配置された絶縁層と、前記絶縁層の第１面上及び前記配線層の第１面上に積層される再配線層と、前記配線層の第１面上に導体パターンにより形成され、前記周波数変換部と接続する少なくとも１つの第１アンテナ素子と、前記絶縁層の第１面上に積層された前記再配線層の第１面上に導体パターンにより形成され、前記周波数変換部と接続する少なくとも１つの第２アンテナ素子と、を具備する、アンテナ一体型モジュールと、前記アンテナ一体型モジュールを実装する第２基板と、を有する。
【発明の効果】
【００１０】
本開示によれば、半導体チップのサイズを大きくすることなく、複数のアンテナ素子を配置できる。
【図面の簡単な説明】
【００１１】
【図１】特許文献１に記載の集積化パッチアンテナを備えた半導体チップの構成を示す断面図
【図２】非特許文献１に記載のアンテナ一体型モジュールの概略構造を示す断面図
【図３】非特許文献１に記載のアンテナ一体型モジュールの概略構造を示す平面図
【図４Ａ】本開示の実施の形態１に係るアンテナ一体型モジュールの概略構成を示す上面図
【図４Ｂ】本開示の実施の形態１に係るアンテナ一体型モジュールの概略構成を示す断面図
【図５】本開示の実施の形態１に係るアンテナ一体型モジュールの機能ブロックを示す図
【図６Ａ】本開示の実施の形態１に係るアンテナ一体型モジュールの実装形態を示す断面図
【図６Ｂ】本開示の実施の形態１に係るアンテナ一体型モジュールの実装形態を示す平面図
【図７】本開示の実施の形態２に係るアンテナ一体型モジュールの機能ブロックを示す図
【図８Ａ】アンテナ一体型モジュールのアンテナ系統間の位相差の一例を示す図
【図８Ｂ】アンテナ一体型モジュールのアンテナ系統間の位相差の一例を示す図
【図８Ｃ】アンテナ一体型モジュールのアンテナ系統間の位相差の一例を示す図
【図９Ａ】本開示の実施の形態３に係るアンテナ一体型モジュールの概略構造の上面図
【図９Ｂ】本開示の実施の形態３に係るアンテナ一体型モジュールの概略構造の断面図
【図１０Ａ】本開示の実施の形態４に係るアンテナ一体型モジュールの実装状態を示す断面図
【図１０Ｂ】本開示の実施の形態４に係るアンテナ一体型モジュールの実装状態を示す平面図
【発明を実施するための形態】
【００１２】
（本開示に至る経緯）
まず、本開示に至る経緯について説明する。本開示は、ミリ波帯等の超高周波数帯において、高周波回路とアンテナを一体化した小型モジュールに関する。
【００１３】
高周波回路とアンテナを一体化したモジュールの小型化において、高周波回路は、例えば、ＣＭＯＳプロセスを用いた集積化によって、低コストで半導体チップに形成され、一方、アンテナは、ＰＣＢ（Printed Circuit Board）基板上に形成される。高周波回路とアンテナを一体化したモジュールは、集積化した半導体チップを、アンテナが形成されたＰＣＢ基板に実装してモジュール化することが一般的であった。
【００１４】
しかしながら、集積化した半導体チップとアンテナを別々に製造して実装する手法では、製造コストの増大や実装による信頼性が低下し、また実装ばらつきによる半導体チップとアンテナの接続ロスが増大する可能性があった。
【００１５】
特許文献１では、同一の半導体基板上に高周波回路とパッチアンテナを形成した構成が開示されている。
【００１６】
図１は、特許文献１に記載の集積化パッチアンテナを備えた半導体チップ１０１の構成を示す断面図である。図１において、集積化パッチアンテナを備えた半導体チップ１０１は、同一の半導体基板１０３上に形成されたアンテナ部１１Ａと高周波回路部１１Ｂで構成されている。
【００１７】
半導体チップ１０１は、半導体基板１０３と、複数の絶縁層１２１および複数のメタル配線層１２２を半導体基板１０３上に積層した積層配線部１０２と、接地導体１２５とを有する。
【００１８】
アンテナ部１１Ａでは、メタル層Ｍｉ、Ｍｊに給電線路１１１と接地導体１１３を配置してマイクロストリップ線路を形成し、給電線路１１１と重なる、接地導体１１３の特定領域にスロット１１２を設けて１次放射源とする。
【００１９】
さらに、半導体基板１０３の積層配線部１０２と反対側の面にメタル層Ｍｂａｃｋに放射器１１４が形成される。この放射器１１４を所望の共振周波数に合わせることによって、所望の周波数帯におけるパッチアンテナとして動作させることができる。
【００２０】
また、半導体基板１０３が厚い場合、電磁波が半導体基板１０３の面内方向にも拡散して損失となるため、放射器１１４の周囲には、半導体基板１０３内の電磁波の波長の１／４以下の間隔で金属のＴＳＶ（Through-Silicon Via）１１５が設けられる。ＴＳＶ１１５を設けることにより、電磁波の不要な拡散が抑制される。
【００２１】
高周波回路部１１Ｂでは、半導体基板１０３上にトランジスタ１２４を形成し、メタル層による配線とメタル層間およびトランジスタ１２４を接続する金属ビア１２３を用いて高周波回路が構成される。
【００２２】
このような構成によって、高周波回路部１１Ｂと同一の半導体基板１０３に、高周波回路部１１Ｂと共通のメタル配線層１２２を用いて給電線路１１１と接地導体１１３からなるマイクロストリップ線路を構成する。また、給電線路１１１に対向する接地導体１１３の特定位置にスロット１１２を設けて１次放射源とし、さらに半導体基板１０３の裏面に放射器１１４を形成したアンテナ部１１Ａを備えることで、パッチアンテナと一括して造り込むことが可能となる。
【００２３】
しかしながら、上記特許文献１の構成において、半導体基板１０３は、一般的に高周波数帯での損失が大きく、集積化パッチアンテナのようなオンチップアンテナでは高利得化が難しい。
【００２４】
また、複数のアンテナを半導体基板１０３上に配置してアレイアンテナを構成する場合、アンテナのサイズおよび数に応じて、半導体チップ１０１のサイズを大きくする必要があり、コストの増大につながってしまう。
【００２５】
一般的に、アレイアンテナを構成する各アンテナは、自由空間波長における１／２波長の間隔で配置される。例えば、８０ＧＨｚにおいて４素子のアンテナを一列に配置してアレイアンテナを構成する場合、アンテナ素子が配置される間隔は、約１．９ｍｍであるため、アンテナ素子のサイズも考慮すると、半導体チップ１０１の１辺の長さを６ｍｍ以上とする必要がある。
【００２６】
また、別の方法として、非特許文献１では、半導体チップの周囲を絶縁材料層で拡張し、拡張した領域にアレイアンテナを配置する構成が開示されている。
【００２７】
図２は、非特許文献１に記載のアンテナ一体型モジュール２０１の概略構造を示す断面図である。図２において、アンテナ一体型モジュール２０１は、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）チップ２０２と、ＭＭＩＣチップ２０２の周囲を拡張するように設けられた絶縁材料層２０３と、再配線層２０４と、アンテナ２０５とを有する。
【００２８】
アンテナ一体型モジュール２０１は、ＭＭＩＣチップ２０２の周囲を絶縁材料層２０３で拡張したモジュール上に、再配線層２０４が設けられる。再配線層２０４には、アンテナ２０５と、一端がアンテナ２０５に接続する配線２０９が形成される。配線２０９の他端は、ＭＭＩＣチップ２０２に設けられる外部端子２１０に接続される。
【００２９】
アンテナ一体型モジュール２０１は、半田ボール２０６を介してＰＣＢ基板２０７に実装される。ＰＣＢ基板２０７上のアンテナ２０５と対向する面には、銅箔等によりパターン形成された反射板２０８が設けられており、アンテナ２０５を単指向性化している。
【００３０】
図３は、非特許文献１に記載のアンテナ一体型モジュール２０１の概略構造を示す平面図である。具体的には、図３は、図２の構造を再配線層２０４が設けられた側から見た図である。再配線層２０４を用いて形成されたアンテナ２０５は、ＭＭＩＣチップ２０２上ではなく、拡張された絶縁材料層２０３上に設けられる。
【００３１】
図２および図３に示す構成によって、ＭＭＩＣチップ２０２のサイズを大きくすることなく、アンテナ２０５と一体化したモジュールとすることができる。また、アンテナ２０５は、絶縁材料層２０３上に設けられる構成によって、ＭＭＩＣチップ２０２上に設けられる構成よりも高利得なアンテナとなる。
【００３２】
しかしながら、上記非特許文献１のアンテナ一体型モジュール２０１の構成では、アンテナ２０５とＭＭＩＣチップ２０２とを接続する配線２０９が長くなり、損失が大きくなる。
【００３３】
また、アンテナ一体型モジュール２０１をＰＣＢ基板２０７に実装する構成において、アンテナ２０５および配線２０９が形成される領域に半田ボール２０６を配置することが困難なため、半田ボール２０６を配置する領域が限定されてしまう。つまり、アンテナ一体型モジュール２０１を実装する際の信頼性を得ることは困難である。
【００３４】
さらに、複数のアンテナを配置してアレイアンテナを構成する場合、アンテナの数に応じて、外部端子２１０の数が多くなり、結果的に、ＭＭＩＣチップ２０２のサイズが大きくなる。
【００３５】
このような事情に鑑み、半導体チップと、半導体チップの周囲を絶縁材料層で拡張して複数のアンテナ素子を配置するアンテナ一体型モジュールにおいて、各アンテナ素子を配置する位置に着目し、本開示に至った。
【００３６】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、以下に説明する各実施の形態は一例であり、本開示はこれらの実施の形態により限定されるものではない。
【００３７】
（実施の形態１）
図４Ａは、本開示の実施の形態１に係るアンテナ一体型モジュール１の概略構成を示す上面図である。図４Ｂは、本開示の実施の形態１に係るアンテナ一体型モジュール１の概略構成を示す断面図である。
【００３８】
図４Ａ、図４Ｂに示すように、アンテナ一体型モジュール１は、半導体チップ２と、絶縁層３と、再配線層４と、導体板５とを有する。
【００３９】
半導体チップ２は、２つの第１アンテナ素子２１と、配線層２２と、シリコン基板２３と、外部端子２４とを有し、周波数変換部である高周波回路６（図５参照）を実装する。
【００４０】
第１アンテナ素子２１は、配線層２２の上に導体パターンにより形成されたオンチップアンテナであり、所定の間隔離れて設けられる。配線層２２は、シリコン基板２３の一方の面に積層され、シリコン基板２３に含まれるトランジスタ等と接続する内部配線と、外部端子２４が設けられる。シリコン基板２３は、トランジスタ等を含む半導体基板である。外部端子２４は、後述する再配線層４に形成される第２アンテナ素子３１と接続する端子である。
【００４１】
絶縁層３は、配線層２２が積層された側を除く半導体チップ２の周囲を囲み、配線層２２の面を拡張するように設けられる。再配線層４は、配線層２２の面、および、配線層２２の面を拡張するように設けられる絶縁層３の面の上に積層される。
【００４２】
つまり、アンテナ一体型モジュール１において、半導体チップ２は、絶縁層３および再配線層４に埋め込まれた構成である。
【００４３】
再配線層４には、２つの第２アンテナ素子３１と、配線３２が導体パターンにより形成される。第２アンテナ素子３１は、図４Ａに示す上面図で見た場合に、絶縁層３の領域上に積層された再配線層４に形成される。また、２つの第２アンテナ素子３１は、２つの第１アンテナ素子２１と略同一直線上に、かつ、第１アンテナ素子２１を挟むように形成される。また、２つの第２アンテナ素子３１と２つの第１アンテナ素子２１は、それぞれ、所定の間隔離れて配置される。
【００４４】
配線３２は、第２アンテナ素子３１と一体的に形成される金属パターンである。第２アンテナ素子３１と接していない側の端部は、配線層２２に設けられる外部端子２４と電気的に接続する。
【００４５】
導体板５は、絶縁層３の面のうち、再配線層４が設けられる面と反対側の面に設けられる。
【００４６】
次に、アンテナ一体型モジュール１の機能ブロックについて説明する。図５は、本開示の実施の形態１に係るアンテナ一体型モジュール１の機能ブロックを示す図である。
【００４７】
アンテナ一体型モジュール１は、半導体チップ２の内部に４つの高周波回路６を有する。高周波回路６は、図示しない増幅器およびミキサなどによって構成される。
【００４８】
４つの高周波回路６のうち２つは、配線層２２に形成された２つの第１アンテナ素子２１にそれぞれ接続する。第１アンテナ素子２１は半導体チップ２の配線層２２に形成されるため、高周波回路６と第１アンテナ素子２１とを接続する端子は存在しない。この構成によれば、高周波回路６と第１アンテナ素子２１の接続損失を抑制できる。
【００４９】
４つの高周波回路６のうち第１アンテナ素子２１と接続しない残りの２つは、再配線層４に形成された２つの第２アンテナ素子３１にそれぞれ接続する。第２アンテナ素子３１は、半導体チップ２の外部である再配線層４に形成されるため、半導体チップ２に含まれる高周波回路６と第２アンテナ素子３１とを接続する外部端子２４が存在する。
【００５０】
図５を送信装置に使用する送信モジュールとして説明すると、半導体チップ２に入力される信号は、それぞれ、４系統の高周波回路６を介して第１アンテナ素子２１および第２アンテナ素子３１から放射される。また、図５を受信装置に使用する受信モジュールとして説明すると、信号の流れは、送信モジュールの場合と反対になる。
【００５１】
４系統の高周波回路６の各々にアンテナ素子を接続してアレイアンテナを構成する場合、各アンテナ素子の間隔を送信信号の波長の略波長とすることによって、不要輻射成分が抑圧された高利得アンテナ構造になる。
【００５２】
例えば、８０ＧＨｚ帯のような超高周波数帯の自由空間における半波長は、略１．９ｍｍである。４系統、つまり、４素子のアンテナ素子を１列に配置するアレイアンテナを構成する場合、各々のアンテナサイズも考慮すると、アンテナ素子を配置する方向に６ｍｍ以上の長さが必要となる。４つのアンテナ素子を全て半導体チップ２上に形成すると、チップサイズが大きくなってしまい、製造コストが高くなる。
【００５３】
一方、製造コストを抑えるために４系統のアンテナ素子を半導体チップ２上ではなく、再配線層４に形成する場合、半導体チップ２から各アンテナ素子までの配線が長くなり、アンテナ素子までの接続損失が大きくなってしまう。さらに、４系統のアンテナ素子を再配線層４に形成する場合、アンテナ素子との接続のための外部端子を半導体チップ２上に４つ設ける必要がある。
【００５４】
本実施の形態では、２系統のアンテナ素子を半導体チップ２上に形成し、残りの２系統のアンテナ素子を半導体チップ２の外側に形成することによって、半導体チップ２のサイズは、１辺が３ｍｍ程度に抑えることができる。この構成により、半導体チップ２のサイズを大きくすることなく、製造コストが抑えられる。また、半導体チップ２から各アンテナ素子までの配線の長さを短くできるため、アンテナ素子までの接続損失も抑えることができる。さらに、半導体チップ２とアンテナ素子とを接続する外部端子の数を２つに抑えることができる。
【００５５】
また、上記の構成により、再配線層４において、第２アンテナ素子３１および配線３２を設ける面積を抑えることができる。
【００５６】
次に、上記で説明したアンテナ一体型モジュール１の実装形態について説明する。ここでは、アンテナ一体型モジュール１をＰＣＢ基板上に半田ボールを用いて、ＢＧＡパッケージとして実装する形態について説明する。図６Ａは、実施の形態１に係るアンテナ一体型モジュールの実装形態を示す断面図であり、図６Ｂは、実施の形態１に係るアンテナ一体型モジュールの実装形態を示す平面図である。図６Ｂは、図６Ａの構造を再配線層４が設けられた側から見た平面図である。
【００５７】
図６Ａおよび図６Ｂに示すように、アンテナ一体型モジュール１は、ＰＣＢ基板７上に半田ボール８および導体パターン９を用いて実装される。
【００５８】
アンテナ一体型モジュール１をＢＧＡパッケージとして実装する場合において、信頼性を向上させるために、半田ボール８の数を多くする必要がある。本実施の形態では、図６Ｂに示すように、第２アンテナ素子３１および配線３２を設ける面積が抑えられるため、半田ボール８の数を多くすることができ、実装の信頼性を向上させることができる。
【００５９】
さらに、図６Ａおよび図６Ｂに示す実装形態では、導体パターン９は、ＰＣＢ基板７の各面における第１アンテナ素子２１および第２アンテナ素子３１と対向する箇所Ｘを除く箇所に設けられる。この構成により、導体板５は、第１アンテナ素子２１および第２アンテナ素子３１から放射される電波に対する反射板として作用して、ＰＣＢ基板７を通過する方向に電波を放射できる。
【００６０】
また、ミリ波帯のような超高周波数帯では、素子間の接続損失を抑えるために、信号を半導体チップの外部の素子に出力する際に、信号を出力する端子の両端をグランド端子で囲む必要がある。そのため、超高周波数帯の信号を１つの外部素子に出力するためには、２つのグランド端子が必要となる。つまり、外部端子２４の数が多いほど、半導体チップ２上に設けるグランド端子の数も多くなり、半導体チップ２のサイズも大きくなってしまう。
【００６１】
本実施の形態では、複数のアンテナ素子のうち、一部のアンテナ素子を半導体チップ２上に形成することによって、半導体チップ２から再配線層４などの外部に出力するための外部端子の数を抑えることができる。
【００６２】
以上説明したように、本実施の形態によれば、半導体チップ２のサイズを大きくすることなく、アレイアンテナの各アンテナ素子を所定の間隔（例えば、半波長の間隔）に配置できる。また、アンテナ素子に接続するための配線を短くして接続損失を抑えて、アレイアンテナを高利得化できる。
【００６３】
さらに、再配線層４における第２アンテナ素子３１および第２アンテナ素子３１までの配線３２を設ける面積を小さくできるので、アンテナ一体型モジュール１をＰＣＢ基板７上に半田ボール８を用いて実装する際に、実装の信頼性を向上できる。
【００６４】
なお、本実施の形態で説明した第１アンテナ素子２１及び第２アンテナ素子３１は、差動構造であることが望ましい。ミリ波帯で用いられるマイクロストリップアンテナのような片相（シングルエンド）の入力の場合、グランドが必要となるが、ＣＭＯＳプロセスのような半導体チップではメッシュ形状の導体は形成可能であるが、導体を面状に配置するような理想的なグランドを設けることは困難である。第２アンテナ素子３１のように再配線層４を用いてアンテナ素子を形成する場合には、再配線層４内に理想的なグランドを作成することは可能であるが、再配線層４は一般的に数十ｕｍと薄いため、アンテナ素子とグランドとの距離が近くなり、アンテナとしての広帯域な特性を得ることが難しい。
【００６５】
本実施の形態では、アンテナ素子として差動構成とすることによって、理想的なグランドを必要としないため、アンテナのグランドの影響を抑制でき、周囲の環境変動に強い構成となる。差動構成のアンテナ素子としては、例えばダイポールアンテナ、ループアンテナなどが挙げられる。
【００６６】
また、本実施の形態では、導体板５を反射板として用いることによって、反射板を利用した単指向性のアンテナを形成でき、アンテナ一体型モジュールのアンテナ利得を向上させることができる。
【００６７】
（実施の形態２）
次に、本開示の実施の形態２について説明する。本実施の形態に係るアンテナ一体型モジュール１の構造は、図４Ａ、図４Ｂで説明した構造と同様であるので、その説明を省略する。
【００６８】
図７は、実施の形態２に係るアンテナ一体型モジュール１を含む通信装置の機能ブロックを示す図である。なお、図７の機能ブロックの構成において、図５の機能ブロックの構成と共通する部分には同一符号を付して、その説明を省略する。図７の機能ブロックの構成は、図５の機能ブロックの構成に対して、位相調整回路１０−１と、振幅調整回路１０−２を追加した構成をとる。アンテナ一体型モジュール１を含む通信装置の機能ブロックは、半導体チップ２に含まれる高周波回路６に接続する位相調整回路１０−１と、振幅調整回路１０−２を有する。
【００６９】
位相調整回路１０−１は、入力信号の位相を調整する回路であり、振幅調整回路１０−２は、入力信号の振幅を調整する回路である。
【００７０】
本実施の形態に係る通信装置は、例えば、図６Ａおよび図６Ｂに示したような、アンテナ一体型モジュール１をＰＣＢ基板７上に半田ボール８を用いて実装する形態によって構成できる。この場合、位相調整回路１０−１および振幅調整回路１０−２は、ＰＣＢ基板７に含まれる。なお、位相調整回路１０−１および振幅調整回路１０−２は、アンテナ一体型モジュール１の半導体チップ２に含まれていてもよい。
【００７１】
実施の形態１で示したアンテナ一体型モジュール１では、第１アンテナ素子２１と第２アンテナ素子３１がアンテナ一体型モジュール１の縦方向（厚さ方向）に対して、異なる平面に配置される。そのため、第１アンテナ素子２１と第２アンテナ素子３１の位相差は、電波の放射方向と各々のアンテナ素子が配置される平面間の縦方向の差に基づいて決定される。
【００７２】
また、実施の形態１で示したアンテナ一体型モジュール１では、第１アンテナ素子２１と第２アンテナ素子３１の構成が異なるため、それぞれの出力信号または入力信号の振幅が互いに異なる。
【００７３】
本実施の形態では、位相調整回路１０−１および振幅調整回路１０−２が高周波回路６に接続される構成によって、４系統の高周波回路６に入力または出力される信号の振幅と位相が調整される。
【００７４】
ここで、本実施の形態の通信装置における位相調整について説明する。図８Ａ〜図８Ｃは、アンテナ一体型モジュール１のアンテナ系統間の位相差の一例を示す図である。図８Ａは、アンテナが設けられる面に対して垂直な方向（アンテナの正面方向）におけるアンテナ系統間の位相差を示す図である。図８Ｂは、アンテナ素子が同一平面に設けられる場合のアンテナの正面方向に対して斜めの方向におけるアンテナ系統間の位相差を示す図である。図８Ｃは、アンテナ素子が異なる平面に設けられる場合の斜めの方向におけるアンテナ系統間の位相差を示す図である。
【００７５】
図８Ａ〜８Ｃにおいて、間隔ｄは、アンテナ素子間の間隔を示し、距離ｔは、アンテナ素子が配置される平面間の縦方向の差を示す。また、アンテナ素子８１とアンテナ素子８２の組み合わせは、アンテナ素子が同一平面に設けられる場合を示す。また、アンテナ素子８３とアンテナ素子８２は、それぞれ、第１アンテナ素子２１と第２アンテナ素子３１に相当し、アンテナ素子が異なる平面に設けられる場合を示す。
【００７６】
なお、以下では、本実施の形態における通信装置が、各アンテナ素子から電波を放射する送信装置であるとして説明する。本実施の形態における通信装置が、各アンテナ素子から電波を受信する受信装置である場合、以下の説明におけるアンテナの放射方向が、アンテナの受信方向に言い換えられる。
【００７７】
図８Ａのアンテナ素子８１とアンテナ素子８２が示すように、アンテナの放射方向が正面方向であり、アンテナ素子が同一面内に配置される場合、アンテナ素子間の位相差は、ゼロとなる。一方、図８Ａのアンテナ素子８３とアンテナ素子８２が示すように、アンテナ素子が異なる平面に配置される場合、アンテナ素子８３とアンテナ素子８２の間の位相は、正面方向に対して距離ｔ分、ずれる。つまり、アンテナ素子が異なる平面に配置される場合、位相調整回路１０−１は、距離ｔ分を考慮して位相調整を行う。
【００７８】
また、図８Ｂのアンテナ素子８１とアンテナ素子８２が示すように、アンテナの放射方向が正面方向に対して角度θをなし、アンテナ素子が同一面内に配置されている場合、アンテナ素子間の位相差は、ｄ×ｓｉｎθとなる。
【００７９】
一方、図８Ｃのアンテナ素子８３とアンテナ素子８２が示すように、アンテナの放射方向が正面方向に対して角度θをなし、アンテナ素子が異なる平面に配置される場合、アンテナ素子間の位相差は、ｄ×ｓｉｎθ＋ｔ×ｃｏｓθとなる。つまり、位相調整回路１０−１は、アンテナ素子が異なる平面に配置される場合、ｔ×ｃｏｓθの位相を更に考慮して、位相調整を行う。
【００８０】
次に、本実施の形態の通信装置における振幅調整について説明する。前述の通り、第１アンテナ素子２１は、半導体チップ２に設けられ、第２アンテナ素子３１は、再配線層４に設けられる。このため、各アンテナ素子を形成する材質が異なり、アンテナ素子の利得が互いに異なる。
【００８１】
振幅調整回路１０−２は、各アンテナ素子の利得が異なることを考慮して振幅を調整する。例えば、第１アンテナ素子２１の利得が第２アンテナ素子３１の利得より小さい場合、第１アンテナ素子２１に接続する振幅調整回路１０−２は、第１アンテナ素子２１から放射される電波の振幅が第２アンテナ素子３１から放射される電波の振幅に揃うように、第１アンテナ素子２１へ出力する信号の振幅を大きくする。あるいは、第２アンテナ素子３１に接続する振幅調整回路１０−２が、第２アンテナ素子３１へ出力する信号の振幅を小さくしてもよい。
【００８２】
例えば、アレイアンテナを有する受信装置が受信電波から到来方向推定を行う場合、受信装置は、各アンテナ素子が受信した信号の位相をずらしながら到来方向推定を行う。この際、送信装置が有するアレイアンテナの各アンテナ素子から放射される電波の振幅および位相は、揃っていることが望ましい。本実施の形態における通信装置は、位相調整回路１０−１及び振幅調整回路１０−２を有することにより、各アンテナ素子から放射される電波の振幅及び位相を揃えることができる。
【００８３】
なお、上記で説明した本実施の形態では、各アンテナ素子の系統に位相調整回路１０−１および振幅調整回路１０−２を設ける構成を説明したが、第１アンテナ素子２１と第２アンテナ素子３１のいずれか一方に位相調整回路１０−１および振幅調整回路１０−２を設ける構成としてもよい。この構成により、位相調整回路１０−１及び振幅調整回路１０−２の数を減らし、回路規模を小さくできる。
【００８４】
また、上記で説明した本実施の形態では、位相調整回路１０−１および振幅調整回路１０−２の両方を設ける構成を説明したが、振幅調整回路１０−２を省略した構成としてもよい。この構成により、振幅調整回路１０−２の数を減らし、回路規模を小さくできる。
【００８５】
（実施の形態３）
一般に、半導体チップ２としてＣＭＯＳ上に形成される第１アンテナ素子２１は、再配線層４及び絶縁材料３上に形成される第２アンテナ素子３１に比べて、アンテナ利得が低くなる。これは、ＣＭＯＳにおけるシリコン基板の導電率の影響などによるものである。
【００８６】
例えば、第１アンテナ素子２１および第２アンテナ素子３１を組み合わせるアレイアンテナにおいて、メインローブに対する不要輻射成分（サイドローブ）を抑圧する場合、一般的にテーラー分布のようにアレイアンテナの中心付近から放射される電波の振幅を大きくし、両端に近づくに従って振幅を小さくするような分布が望ましい。
【００８７】
本実施の形態では、アレイアンテナの中心付近から放射される電波の振幅を大きくし、両端に近づくに従って振幅を小さくするような分布を有するアンテナ一体型モジュール１の構成について説明する。
【００８８】
図９Ａは、本開示の実施の形態３に係るアンテナ一体型モジュール１の概略構造を示す上面図である。図９Ｂは、本開示の実施の形態３に係るアンテナ一体型モジュール１の概略構成を示す断面図である。実施の形態１と同様の構成については、同一番号を付しその説明を省略する。以下では、実施の形態１との構成の差異について説明する。
【００８９】
図９Ａ、図９Ｂに示すように、アンテナ一体型モジュール１は、２つの半導体チップ２を有し、各半導体チップ２に、第１アンテナ素子２１が１素子ずつ設けられる。また、各半導体チップ２の配線層２２には、外部端子２４が１つ形成される。
【００９０】
再配線層４には、２つの第２アンテナ素子３１が、２つの半導体チップ２の間に形成される。２つの第２アンテナ素子３１は、配線３２を介し、２つの半導体チップ２の配線層２２にそれぞれ形成された外部端子２４に接続する。
【００９１】
図９Ａに示すように、上面から見た場合、２つの第２アンテナ素子３１は、２つの半導体チップ２にそれぞれ設けられた２つの第１アンテナ素子２１と略同一直線上に、かつ、第１アンテナ素子２１に挟まれるように形成される。また、２つの第２アンテナ素子３１と２つの第１アンテナ素子２１は、それぞれ、所定の間隔離れて配置される。
【００９２】
図９Ａ、図９Ｂに示すアンテナ一体型モジュール１に設けられるアレイアンテナは、アンテナ利得が比較的高い第２アンテナ素子３１を中心に配置し、アンテナ利得が比較的低い第１アンテナ素子２１を両端に配置する構成である。この構成により、テーラー分布のようにアレイアンテナの中心付近から放射される電波の振幅を大きくし、両端に近づくに従って振幅を小さくするような分布にできる。このため、本実施の形態に係るアンテナ一体型モジュール１は、サイドローブを抑圧した指向性を得ることができる。
【００９３】
なお、本実施の形態では、半導体チップ２を２つ有する構成について説明したが、３つ以上の半導体チップを有する構成でもよい。
【００９４】
また、本実施の形態では、２つの半導体チップ２に第１アンテナ素子２１を１素子ずつ設け、２つの第２アンテナ素子３１を第１アンテナ２１に挟まれる位置に設ける構成について説明したが、第１アンテナ素子２１と第１アンテナ素子３１の数は、これに限定されない。
【００９５】
５つ以上のアンテナ素子で１列のアレイアンテナを構成する場合、両端に第１アンテナ素子が配置される構成が好ましい。２列以上のアレイアンテナを構成する場合においても、各列の両端に第１アンテナ素子が配置される構成が好ましい。
【００９６】
（実施の形態４）
実施の形態１では、絶縁層３の面のうち再配線層４が設けられる面と反対側の面に設けられる導体板５が、反射板として作用して、ＰＣＢ基板７を通過する方向に電波を放射する構成について説明した。本実施の形態では、導体板５の代わりに、ＰＣＢ基板７に反射板を設けることによって、第１アンテナ素子２１と第２アンテナ素子３１を単指向化する構成について説明する。
【００９７】
図１０Ａは、本開示の実施の形態４に係るアンテナ一体型モジュールの実装状態を示す断面図である。図１０Ｂは、本開示の実施の形態４に係るアンテナ一体型モジュールの実装状態を示す平面図である。実施の形態１と同様の構成については、同一番号を付しその説明を省略する。以下では、実施の形態１との構成の差異について説明する。
【００９８】
図１０Ａに示すアンテナ一体型モジュール１は、図６Ａに示す構成から導体板５を削除し、代わりに、ＰＣＢ基板７における第１アンテナ素子２１および第２アンテナ素子３１と対向する箇所に反射板１１を有する。なお、図１０Ｂは、図１０Ａの構造を再配線層４が設けられた側から見た平面図であり、図６Ｂに示す平面図と同様である。
【００９９】
この構成において、アンテナの放射方向は、反射板１１の作用により、ＰＣＢ基板７を通過する方向と反対方向となる。
【０１００】
以上説明した本実施の形態によれば、アンテナの放射方向をＰＣＢ基板７を通過する方向と反対方向にすることによって、ＰＣＢ基板７を構成する誘電体による損失の発生が無く、高利得なアンテナ一体型モジュールを提供できる。
【０１０１】
なお、反射板１１をＰＣＢ基板７に設ける構成であるため、半田ボール８の高さによって各アンテナ素子と反射板１１との間隔が最適な間隔になるように反射板１１の位置を調整し、アンテナの高利得化を図ることができる。
【０１０２】
また、本実施の形態では、反射板をＰＣＢ基板７の上面に設ける構成として説明したが、本開示はこれに限定されない。例えば、ＰＣＢ基板を表層と内層を含む複数の導体層を有する構成とし、第１アンテナ素子２１、第２アンテナ素子３１のそれぞれについて最適な位置となるように反射板１１をＰＣＢ基板７の内層に配置する構成としてもよい。
【０１０３】
上記説明した各実施の形態では、アンテナ素子が４素子である構成について説明したが、本開示はこれに限定されない。複数のアンテナ素子を設けるアンテナ一体型モジュールにおいて、アンテナ素子の一部を半導体チップの配線層に形成し、残りを再配線層に形成する構成であればよい。
【０１０４】
また、上記説明した各実施の形態では、アンテナ素子が１列に配置される構成について説明したが、アンテナ素子が２列以上に配置される構成であってもよい。
【０１０５】
また、上記説明した各実施の形態では、アンテナ一体型モジュールがＰＣＢ基板上に半田ボールを用いて実装する形態について説明したが、アンテナ一体型モジュールを実装する形態は、これに限定されない。
【０１０６】
以上、図面を参照しながら各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。また、開示の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。
【産業上の利用可能性】
【０１０７】
本開示は、ミリ波帯における無線通信装置やレーダ装置などに用いられる小型モジュールに用いるのに好適である。
【符号の説明】
【０１０８】
１  アンテナ一体型モジュール
２  半導体チップ
３  絶縁層
４  再配線層
５  導体板
６  高周波回路
７  ＰＣＢ基板
８  半田ボール
９  導体パターン
１０−１  位相調整回路
１０−２  振幅調整回路
１１Ａ  アンテナ部
１１Ｂ  高周波回路部
２１  第１アンテナ素子
２２  配線層
２３  シリコン基板
２４  外部端子
３１  第２アンテナ素子
３２  配線
８１、８２、８３  アンテナ素子
１０１  半導体チップ
１０２  積層配線部
１０３  半導体基板
１１１  給電線路
１１２  スロット
１１３、１２５  接地導体
１１４  放射器
１１５  ＴＳＶ
１２１  絶縁層
１２２  メタル配線層
１２３  金属ビア
１２４  トランジスタ
２０１  アンテナ一体型モジュール
２０２  ＭＭＩＣチップ
２０３  絶縁材料層
２０４  再配線層
２０５  アンテナ
２０６  半田ボール
２０７  ＰＣＢ基板
２０８  反射板
２０９  配線
２１０  外部端子
Ｍｂａｃｋ、Ｍｉ、Ｍｊ  メタル層
【図１】
0006429680.tif 000002
【図２】
0006429680.tif 000003
【図３】
0006429680.tif 000004
【図４Ａ】
0006429680.tif 000005
【図４Ｂ】
0006429680.tif 000006
【図５】
0006429680.tif 000007
【図６Ａ】
0006429680.tif 000008
【図６Ｂ】
0006429680.tif 000009
【図７】
0006429680.tif 000010
【図８Ａ】
0006429680.tif 000011
【図８Ｂ】
0006429680.tif 000012
【図８Ｃ】
0006429680.tif 000013
【図９Ａ】
0006429680.tif 000014
【図９Ｂ】
0006429680.tif 000015
【図１０Ａ】
0006429680.tif 000016
【図１０Ｂ】
0006429680.tif 000017