(57)【特許請求の範囲】
【請求項１】
増幅器と、
前記増幅器の入力に接続された入力整合回路と、
前記増幅器の出力に接続された出力整合回路と、
前記入力整合回路又は前記出力整合回路に接続された低周波処理回路とを備え、
前記低周波処理回路は、
前記入力整合回路又は前記出力整合回路に一端が接続された第１の線路と、
前記第１の線路の他端に互いに直列に接続された第２の線路と第１のコンデンサを含む第１のショートスタブと、
前記第１の線路の他端に前記第１のショートスタブと並列に接続され、互いに直列に接続された第３の線路と第２のコンデンサを含む第２のショートスタブとを有し、
基本波周波数の波長λに対して、前記第１の線路の長さはλ／８、前記第２の線路の長さはλ／４、前記第３の線路の長さはλ／８であることを特徴とする電力増幅器。
【請求項２】
増幅器と、
前記増幅器の入力に接続された入力整合回路と、
前記増幅器の出力に接続された出力整合回路と、
前記入力整合回路又は前記出力整合回路に接続された低周波処理回路とを備え、
前記低周波処理回路は、
前記入力整合回路又は前記出力整合回路に一端が接続された第１の線路と、
前記第１の線路の他端に直列に接続された第２の線路と第１のコンデンサを含むショートスタブと、
前記第１の線路の他端に接続された第３の線路を含むオープンスタブとを有し、
基本波周波数の波長λに対して、前記第１の線路の長さはλ／８、前記第２の線路の長さはλ／４、前記第３の線路の長さは３λ／８であることを特徴とする電力増幅器。
【請求項３】
前記低周波処理回路は、前記入力整合回路又は前記出力整合回路と前記第１の線路との間に接続された抵抗を更に有することを特徴とする請求項１又は２に記載の電力増幅器。
【請求項４】
前記低周波処理回路は、前記第１のコンデンサに並列に接続された第３のコンデンサを更に有することを特徴とする請求項１〜３の何れか１項に記載の電力増幅器。
【請求項５】
前記第２の線路と前記第３のコンデンサの接続点に接続された、前記低周波処理回路に直流バイアス電圧を印加するための端子を更に備えることを特徴とする請求項４に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に衛星通信等の通信用電力増幅器に関する。
【背景技術】
【０００２】
これまで衛星通信用電力増幅器として進行波管増幅器（ＴＷＴＡ）が使用されてきたが、近年コストや信頼性の観点からＧａＡｓ（ガリウム砒素）やＧａＮ（窒化ガリウム）等のＦＥＴ（電界効果トランジスタ）を用いた固体増幅器（ＳＳＰＡ）への置き換えが進められている。電力増幅器では入力整合回路又は出力整合回路に低周波処理回路を接続し、電力増幅器の動作周波数（基本波周波数）では高インピーダンス、低周波数では低インピーダンスとする。これにより、ＲＦ信号の出力電力や効率に与える影響を少なくしつつ相互変調歪を抑制している。従来の低周波処理回路は直列接続された線路とコンデンサからなる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特公平２−６１１７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＦＥＴの効率を改善する手法として、基本波周波数のみならず２倍波周波数における整合回路のインピーダンスを最適化する手法が知られている。しかし、従来の低周波処理回路はＲＦ信号の動作周波数の２倍の周波数（２倍波周波数）では低インピーダンスになってしまっていた。従って、２倍波周波数でのインピーダンスを最適化した電力増幅器に従来の低周波処理回路を追加した場合、２倍波周波数でのインピーダンスが低周波処理回路の影響を受けて最適インピーダンスから外れてしまうという問題があった。
【０００５】
また、基本波周波数と２倍波周波数に対して高インピーダンスになるように低周波処理回路を設計しようとすると、従来は低周波処理回路を構成する伝送線路が長くなって回路が大きくなるという問題があった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は基本波周波数と２倍波周波数のＲＦ信号の出力電力や効率に与える影響を少なくし、相互変調歪を抑制し、回路を小型化できる電力増幅器を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る電力増幅器は、増幅器と、前記増幅器の入力に接続された入力整合回路と、前記増幅器の出力に接続された出力整合回路と、前記入力整合回路又は前記出力整合回路に接続された低周波処理回路とを備え、前記低周波処理回路は、前記入力整合回路又は前記出力整合回路に一端が接続された第１の線路と、前記第１の線路の他端に互いに直列に接続された第２の線路と第１のコンデンサを含む第１のショートスタブと、前記第１の線路の他端に前記第１のショートスタブと並列に接続され、互いに直列に接続された第３の線路と第２のコンデンサを含む第２のショートスタブとを有し、基本波周波数の波長λに対して、前記第１の線路の長さはλ／８、前記第２の線路の長さはλ／４、前記第３の線路の長さはλ／８であることを特徴とする。
【発明の効果】
【０００８】
本発明では低周波処理回路が第１の線路と、第１の線路に互いに並列に接続された第１及び第２のショートスタブとを有する。そして、第１の線路の長さをλ／８、第１のショートスタブの第２の線路の長さをλ／４、第２のショートスタブの第３の線路の長さをλ／８とする。これにより、基本波周波数と２倍波周波数のＲＦ信号の出力電力や効率に与える影響を少なくし、相互変調歪を抑制し、回路を小型化できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る電力増幅器を示す回路図である。
【図２】図１のＡ点から低周波処理回路を見込んだ基本波周波数（ｆ０）でのインピーダンスを説明するための図である。
【図３】図１のＡ点から低周波処理回路を見込んだ２倍波周波数（２ｆ０）でのインピーダンスを説明するための図である。
【図４】本発明の実施の形態１に係る低周波処理回路のインピーダンスのシミュレーション結果を示す図である。
【図５】比較例に係る電力増幅器を示す回路図である。
【図６】本発明の実施の形態２に係る電力増幅器を示す回路図である。
【図７】図６のＡ点から低周波処理回路を見込んだ基本波周波数（ｆ０）でのインピーダンスを説明するための図である。
【図８】図６のＡ点から低周波処理回路を見込んだ２倍波周波数（２ｆ０）でのインピーダンスを説明するための図である。
【図９】本発明の実施の形態２に係る低周波処理回路のインピーダンスのシミュレーション結果を示す図である。
【図１０】本発明の実施の形態３に係る電力増幅器を示す回路図である。
【図１１】本発明の実施の形態４に係る電力増幅器を示す回路図である。
【図１２】本発明の実施の形態５に係る電力増幅器を示す回路図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器を示す回路図である。入力整合回路１がＦＥＴ２の入力に接続され、出力整合回路３がＦＥＴ２の出力に接続されている。入力端子ＩＮから入力したＲＦ信号がＦＥＴ２により増幅され、出力端子ＯＵＴから出力される。
【００１２】
出力整合回路３と接地端子との間に低周波処理回路４が接続されている。低周波処理回路４は、線路Ｌ１と、ショートスタブ５，６とを有する。線路Ｌ１の一端が出力整合回路３に接続されている。ショートスタブ５は、線路Ｌ１の他端と接地端子との間において互いに直列に接続された線路Ｌ２とコンデンサＣ１を含む。ショートスタブ６は、線路Ｌ１の他端と接地端子との間においてショートスタブ５と並列に接続され、互いに直列に接続された線路Ｌ３とコンデンサＣ２を含む。
【００１３】
電力増幅器の動作周波数（基本波周波数）の波長λに対して、線路Ｌ１の長さはλ／８、線路Ｌ２の長さはλ／４、線路Ｌ３の長さはλ／８である。コンデンサＣ１は低周波数で低インピーダンスとなる容量（概ね１００〜１００００ｐＦ程度）を持ち、コンデンサＣ２は基本波周波数で低インピーダンスとなる容量（例えば基本波周波数が１４ＧＨｚの場合は概ね１０ｐＦ前後）を持つ。
【００１４】
図２は、図１のＡ点から低周波処理回路を見込んだ基本波周波数（ｆ０）でのインピーダンスを説明するための図である。基本波周波数の波長λに対してλ／４の長さを持つ線路Ｌ２と低周波数用コンデンサＣ１を含むショートスタブ５は基本波周波数に対して高インピーダンスとなる。そのため、２本のショートスタブ５，６のうち、主にインピーダンスに影響を与えるのはショートスタブ６である。低周波処理回路４として見ると、インピーダンスを決定付けるＲＦ信号の伝送経路は線路Ｌ１、線路Ｌ３、コンデンサＣ２である。コンデンサＣ２は基本波周波数を短絡し、線路Ｌ１と線路Ｌ３の長さの和がλ／４であるので、低周波処理回路４全体として基本波周波数に対して高インピーダンスとなる。
【００１５】
図３は、図１のＡ点から低周波処理回路を見込んだ２倍波周波数（２ｆ０）でのインピーダンスを説明するための図である。線路Ｌ２は２倍波周波数の波長λに対してλ／２の長さであるので、線路Ｌ２と低周波数用コンデンサＣ１を含むショートスタブ５は２倍波周波数に対して低インピーダンスとなる。そのため、２本のショートスタブ５，６のうち、主にインピーダンスに影響を与えるのはショートスタブ５である。低周波処理回路４として見ると、インピーダンスを決定付けるＲＦ信号の伝送経路は線路Ｌ１、線路Ｌ２、コンデンサＣ１である。線路Ｌ１は２倍波周波数に対してλ／４の長さであるので、低周波処理回路４全体としての２倍波周波数でのインピーダンスは高インピーダンスとなる。
【００１６】
また、低周波数（相互変調歪の差周波数に相当）でのインピーダンスについては、コンデンサＣ１の容量を大きくすることにより低インピーダンスにすることができる。例えば相互変調歪の差周波数が１ＭＨｚ〜数百ＭＨｚの場合はコンデンサＣ１の容量を１００〜１００００ｐＦ程度に設定する場合が多い。
【００１７】
図４は、本発明の実施の形態１に係る低周波処理回路のインピーダンスのシミュレーション結果を示す図である。各線路や容量値は基本波周波数を１４ＧＨｚとして設計してある。低周波数（図中のマーカーは１００ＭＨｚを示す）では低インピーダンス、基本波周波数と２倍波周波数（それぞれ１４ＧＨｚと２８ＧＨｚ）では高インピーダンスを実現できていることが分かる。
【００１８】
続いて、本実施の形態の効果を比較例と比較して説明する。図５は、比較例に係る電力増幅器を示す回路図である。低周波処理回路４は直列接続された線路Ｌ０とコンデンサＣ０からなる。ＲＦ信号の動作周波数（基本波周波数）の波長λに対して、線路Ｌ０の長さはλ／４である。コンデンサＣ０は、低周波数（相互変調歪の差周波数に相当し通常１ＭＨｚ〜数百ＭＨｚ程度）で短絡となる。従って、低周波処理回路４はＲＦ信号の動作周波数では高インピーダンスで低周波数では低インピーダンスとなる。これにより、ＲＦ信号の出力電力や効率に与える影響を少なくしつつ相互変調歪を抑制している。しかし、比較例の低周波処理回路４は２倍波周波数では低インピーダンスになるため、２倍波周波数でのインピーダンスが低周波処理回路４の影響を受けて最適インピーダンスから外れてしまう。
【００１９】
これに対して、本実施の形態では低周波処理回路４の線路Ｌ１の長さをλ／８、ショートスタブ５の線路Ｌ２の長さをλ／４、ショートスタブ６の線路Ｌ３の長さをλ／８とする。これにより、低周波処理回路４を構成する伝送線路をあまり長くすることなく、低周波処理回路４がＦＥＴ２の基本波周波数と２倍波周波数に対して高インピーダンス、相互変調歪の差周波数に対して低インピーダンスになる。従って、基本波周波数と２倍波周波数のＲＦ信号の出力電力や効率に与える影響を少なくし、相互変調歪を抑制し、回路を小型化できる。
【００２０】
なお、本実施の形態では低周波処理回路４を出力整合回路３と出力端子ＯＵＴの間に接続しているが、ＦＥＴ２と出力整合回路３の間や入力整合回路１側に接続しても同様の効果を得ることができる。
【００２１】
実施の形態２．
図６は、本発明の実施の形態２に係る電力増幅器を示す回路図である。本実施の形態では、実施の形態１のショートスタブ６をオープンスタブ７で置き換えている。オープンスタブ７は、線路Ｌ１の他端に接続された線路Ｌ４を含む。基本波周波数の波長λに対して線路Ｌ４の長さは３λ／８である。
【００２２】
図７は、図６のＡ点から低周波処理回路を見込んだ基本波周波数（ｆ０）でのインピーダンスを説明するための図である。図８は、図６のＡ点から低周波処理回路を見込んだ２倍波周波数（２ｆ０）でのインピーダンスを説明するための図である。図９は、本発明の実施の形態２に係る低周波処理回路のインピーダンスのシミュレーション結果を示す図である。本実施の形態の低周波処理回路４の動作も実施の形態１と同様である。
【００２３】
本実施の形態の低周波処理回路４も、実施の形態１と同様に、ＦＥＴ２の基本波周波数と２倍波周波数に対して高インピーダンス、相互変調歪の差周波数に対して低インピーダンスになる。これにより、基本波周波数と２倍波周波数のＲＦ信号の出力電力や効率に与える影響を少なくし、相互変調歪を抑制し、回路を小型化できる。また、実施の形態１と比較してコンデンサを１つ減らすことができるので、コスト的に有利である。
【００２４】
実施の形態３．
図１０は、本発明の実施の形態３に係る電力増幅器を示す回路図である。本実施の形態では、実施の形態１の構成に加えて、Ａ点と線路Ｌ１との間に抵抗Ｒ１を接続している。
【００２５】
通常ＦＥＴ２は周波数が低いほど利得が高く、整合回路等により使用帯域外の利得を抑制するように設計されるが、時に低周波数で発振等が発生して動作が不安定になることがある。これに対して、低周波処理回路４は低周波数で低インピーダンスとなるので、抵抗Ｒ１を追加することにより低周波信号が減衰し安定性を向上することができる。一方、基本波周波数や２倍波周波数ではＡ点は高インピーダンスであるため、抵抗Ｒ１を追加したことによる影響は小さい。
【００２６】
実施の形態４．
図１１は、本発明の実施の形態４に係る電力増幅器を示す回路図である。本実施の形態では、実施の形態１の構成に加えて、コンデンサＣ１と並列にコンデンサＣ３を接続している。コンデンサＣ１は低周波数に対して低インピーダンスとなるが、コンデンサＣ３は基本波周波数と２倍波周波数に対して低インピーダンスとなる（例えば基本波周波数が１４ＧＨｚの場合は１０ｐＦ前後）。
【００２７】
低周波数で低インピーダンスとなるコンデンサＣ１として比較的寄生インダクタンスが大きいコンデンサ（容量の大きな積層セラミックコンデンサ等）を用いる場合、基本波周波数や２倍波周波数でのコンデンサＣ１のインピーダンスはこの寄生インダクタンスの寄与が支配的となる。
【００２８】
このため、実施の形態１では線路Ｌ２とコンデンサＣ１で構成されるショートスタブ５の基本波周波数と２倍波周波数でのインピーダンスが理想的なインピーダンス（基本波周波数では高インピーダンス、２倍波周波数では低インピーダンス）からずれてしまう。また、一般に寄生成分の管理は難しいので、寄生インダクタンスの影響により低周波処理回路４の基本波周波数や２倍波周波数のインピーダンスの製造ばらつきが大きくなる懸念がある。
【００２９】
これに対して、本実施の形態では、コンデンサＣ１と並列に基本波周波数や２倍波周波数で低インピーダンス点を作るための寄生インダクタンスの小さなコンデンサＣ３（例えば単層セラミックコンデンサ等）を追加するので、低周波処理回路４の動作がより理想的な動作に近づく。また、基本波周波数や２倍波周波数でのインピーダンスが安定するので、低周波処理回路４のインピーダンスの製造ばらつきを抑制することができる。
【００３０】
実施の形態５．
図１２は、本発明の実施の形態５に係る電力増幅器を示す回路図である。本実施の形態では、実施の形態４の構成に加えて、低周波処理回路４に直流バイアス電圧を印加するための端子８を線路Ｌ２とコンデンサＣ３の接続点に接続している。
【００３１】
コンデンサＣ１，Ｃ３によりＢ点では低周波数、基本波周波数、２倍波周波数で低インピーダンスとなっているので、直流バイアス印加用の端子８を接続しても端子８より直流電源側の影響は小さい。本実施の形態により、直流バイアスを印加するためのバイアス回路と、相互変調歪を抑制するための低周波処理回路４を統合することができ、回路規模や使用部品の削減による低コスト化が期待できる。
【符号の説明】
【００３２】
１  入力整合回路、２  ＦＥＴ（増幅器）、３  出力整合回路、４  低周波処理回路、５，６  ショートスタブ、７  オープンスタブ、８  端子、Ｃ１，Ｃ２，Ｃ３  コンデンサ、Ｌ１，Ｌ２，Ｌ３，Ｌ４  線路、Ｒ１  抵抗
【図１】
0006332097.tif 000002
【図２】
0006332097.tif 000003
【図３】
0006332097.tif 000004
【図４】
0006332097.tif 000005
【図５】
0006332097.tif 000006
【図６】
0006332097.tif 000007
【図７】
0006332097.tif 000008
【図８】
0006332097.tif 000009
【図９】
0006332097.tif 000010
【図１０】
0006332097.tif 000011
【図１１】
0006332097.tif 000012
【図１２】
0006332097.tif 000013