(57)【特許請求の範囲】
【請求項１】
セラミック板と、前記セラミック板の主面に固定された回路板を有する絶縁基板と、
前記回路板に固定されたスイッチング素子と、
２つの配線層と、２つの前記配線層の間に配置された１つの貫通孔を有し、前記絶縁基板のセラミック板の主面に対向するプリント基板と、
前記絶縁基板と前記プリント基板の間に配置された導電ポストと、
２つの外部電極を有し、前記貫通孔に挿入されて固定され、２つの前記外部電極が２つの前記配線層にそれぞれ電気的に接続された受動素子と、
前記スイッチング素子、前記プリント基板、前記導電ポストおよび前記受動素子を覆う熱硬化性の樹脂と、
を備え、
前記貫通孔は、前記受動素子の形状と比較して前記配線層に隣接する部分で拡大しており、前記貫通孔内の前記拡大した部分を前記樹脂が埋めている半導体装置。
【請求項２】
前記スイッチング素子は、おもて面に２つの電極を有し、裏面が前記回路板に固定され、前記導電ポストは、一端が前記２つの配線層のいずれかに電気的に接続され、他端が前記スイッチング素子の２つの電極のいずれかに電気的に接続された２つの導電ポストである請求項１記載の半導体装置。
【請求項３】
前記スイッチング素子の異なる２つの電極はそれぞれゲート電極およびソース電極であり、
前記２つの配線層はそれぞれゲート配線層およびソース配線層であり、
前記２つの導電ポストはそれぞれ、一端が前記ゲート電極に電気的かつ機械的に接続され、他端が前記ゲート配線層に電気的かつ機械的に接続されたゲート導電ポストと、一端が前記ソース電極に電気的かつ機械的に接続され、他端が前記ソース配線層に電気的かつ機械的に接続されたソース導電ポストである請求項２に記載の半導体装置。
【請求項４】
上アームを構成する前記スイッチング素子と、
下アームを構成する前記スイッチング素子と、
を備え、
前記上アームを構成するスイッチング素子、または前記下アームを構成するスイッチング素子のいずれかに前記受動素子が電気的に接続されている請求項３に記載の半導体装置。
【請求項５】
前記貫通孔に挿入された前記受動素子が、前記プリント基板のおもて面と裏面からの突出高さが略均等になるように配置されている請求項１ないし４のいずれか１項記載の半導体装置。
【請求項６】
前記受動素子が、キャパシタもしくはダイオードである請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項７】
前記スイッチング素子が、パワーＭＯＳＦＥＴもしくはＩＧＢＴである請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項８】
前記パワーＭＯＳＦＥＴもしくはＩＧＢＴが、ワイドバンドギャップ半導体で構成される請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワー半導体素子を搭載した半導体装置に関する。
【背景技術】
【０００２】
インバータ装置、無停電電源装置、工作機械、産業用ロボット等では、その本体装置とは独立して半導体装置（パワー半導体モジュール）が使用されている。
【０００３】
従来の半導体装置としては、例えば図１０に示すものが提案されている（特許文献１）。この半導体装置５００は、絶縁基板１０２と、スイッチング素子１０１と、プリント基板１２３と、導電ポスト１２１と、受動素子１２０と、樹脂１２２と、外部端子１１０で構成されている。
【０００４】
絶縁基板１０２は、回路板１０３と、セラミック板１０４と、金属板１０５が積層されて構成されている。そして絶縁基板１０２の回路板１０３上には、パワー半導体素子であるスイッチング素子１０１が配置されている。
【０００５】
プリント基板１２３は、配線層１２４と絶縁板１２５で構成され、絶縁基板１０２に対向して配置されている。そしてプリント基板１２３には、柱形状である導電ポスト１２１の一端が図示しないスルーホールに挿入されるなどして固定され、配線層１２４と電気的に接続されている。また、導電ポスト１２１の他端は、スイッチング素子のおもて面電極や回路板１０３に電気的かつ機械的に接続されている。
【０００６】
そして、絶縁基板１０２の表面に受動素子１２０が搭載され、それらの内部部材が熱硬化性の樹脂１２２で封止されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２２８４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図１０に記載された半導体装置５００では、絶縁基板１０２の表面に受動素子１２０が搭載された状態で内部部材が金型内に固定され、熱硬化性の樹脂１２２を注入してモールド成型される。しかしながら、絶縁基板１０２とプリント基板１２３の間隔は狭く、さらにそれらの間の空間には受動素子１２０の他、導電ポスト１２１や外部端子１１０なども配置されている。そのため、絶縁基板１０２とプリント基板１２３との間の空間でモールド成型時の樹脂１２２の流動が阻害される。そのため、絶縁基板１０２とプリント基板１２３との間の空間に樹脂１２２が未充填の箇所が発生してしまう。
【０００９】
そして、このような未充填箇所が発生した半導体装置を動作させた場合、スイッチング素子１０１から発生する熱応力により、未充填の箇所から樹脂１２２などに亀裂が発生し、半導体装置の信頼性が低下してしまう。
【００１０】
この発明の目的は、上記課題に着目してなされたものであり、受動素子が搭載された樹脂封止型半導体装置において、良好な信頼性を有する半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記の目的を達成するために、この発明の一態様では、半導体装置は、セラミック板と、前記セラミック板の主面に固定された回路板を有する絶縁基板と、前記回路板に固定されたスイッチング素子と、２つの配線層と、２つの前記配線層の間に配置された１つの貫通孔を有し、前記絶縁基板のセラミック板の主面に対向するプリント基板と、前記絶縁基板と前記プリント基板の間に配置された導電ポストと、２つの外部電極を有し、前記貫通孔に挿入されて固定され、２つの前記外部電極が２つの前記配線層にそれぞれ電気的に接続された受動素子と、前記スイッチング素子、前記プリント基板、前記導電ポストおよび前記受動素子を覆う熱硬化性の樹脂を備え、貫通孔は、受動素子の形状と比較して配線層に隣接する部分で拡大しており、貫通孔内の拡大した部分を樹脂が埋めている構成とする。
【発明の効果】
【００１２】
この発明によれば、受動素子が搭載された樹脂封止型半導体装置において、良好な信頼性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】参考例の半導体装置６００の要部断面図である。
【図２】半導体装置６００の樹脂の未充填箇所の発生を示した断面写真である。
【図３】この発明に係る実施例１の半導体装置１００の要部断面図である。
【図４】この発明に係る実施例１の要部拡大図である。
【図５】この発明に係るプリント基板の貫通孔の平面図である。
【図６】この発明に係る実施例２の半導体装置２００の要部断面図である。
【図７】図６の半導体装置２００の回路図である。
【図８】この発明に係る実施例３の半導体装置３００の要部断面図である。
【図９】図８の半導体装置３００の回路図である。
【図１０】従来例の半導体装置５００の要部断面図である。
【発明を実施するための形態】
【００１４】
実施の形態を以下の実施例で説明する。
【００１５】
なお、本出願の明細書および特許請求の範囲に用いられている「電気的かつ機械的に接続されている」という用語は、対象物同士が直接接合により接続されている場合に限られず、ハンダや金属焼結材などの導電性の接合材を介して対象物同士が接続されている場合も含むものとする。
【００１６】
＜参考例＞
図１は、参考例の半導体装置６００の要部断面図である。半導体装置６００は、受動素子１２０の搭載位置を絶縁基板１０２の表面から、プリント基板１２３の表面に変更した以外は、従来例の半導体装置５００と同じ構成である。
【００１７】
図１に記載された半導体装置６００は、半導体装置５００と同様、内部部材が金型内に固定され、熱硬化性の樹脂１２２を注入してモールド成型される。そして、半導体装置５００と異なり、絶縁基板１０２とプリント基板１２３の間の空間の樹脂１２２の流動が、受動素子１２０により阻害されることは無い。
【００１８】
しかしながら、受動素子１２０は比較的高さがあるため、受動素子１２０がプリント基板１２３の表面においてモールド成型時の樹脂１２２の流動を阻害する。そのため、受動素子１２０付近に樹脂１２２が未充填の箇所が発生してしまうという新たな課題が明らかとなった。図２にその状態を示す。
【００１９】
図２（ａ）は半導体装置６００の断面写真であり、図２（ｂ）は図２（ａ）中の破線部分を拡大した断面写真である。図２（ｂ）から、プリント基板１２３と樹脂１２２の間に、樹脂の未充填箇所１３０が発生していることがわかる。
【００２０】
そして、このような未充填箇所が発生した半導体装置を動作させた場合、スイッチング素子１０１から発生する熱応力により受動素子１２０近傍の接合部が破壊され、半導体装置の信頼性が低下してしまう。
【００２１】
＜実施例１＞
図３は、この発明に係る実施例１の半導体装置１００の要部断面図である。半導体装置１００は、絶縁基板２と、スイッチング素子１と、プリント基板１３と、導電ポスト６と、受動素子２０と、これらの内部部材を覆っている熱硬化性の樹脂１１を備える。さらに、絶縁基板２に固定された外部端子１０を備える。
【００２２】
絶縁基板２は、回路板３と、セラミック板４と、金属板５で構成されている。セラミック板４の主面に回路板３が固定され、セラミック板４の主面と反対側の面に金属板５が固定されている。
【００２３】
スイッチング素子１は、パワーＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの、縦型のパワー半導体素子である。本実施例では、スイッチング素子１がパワーＭＯＳＦＥＴである場合について説明する。スイッチング素子１はおもて面にゲート電極とソース電極を有し、裏面にドレイン電極を有する（いずれも図示せず）。そしてドレイン電極は、絶縁基板２の回路板３に電気的かつ機械的に接続されている。
【００２４】
プリント基板１３は、絶縁基板２の回路板３側の面と対向して配置されている。プリント基板１３は、樹脂などで構成される絶縁板１４と、配線層１５を有している。配線層１５は、銅などの金属で構成されている。また、プリント基板１３には、スルーホールに挿入されるなどして、導電ポスト６が固定されている。
【００２５】
円柱形状である導電ポスト６の一端は、配線層１５と電気的かつ機械的に接続されている。また導電ポスト６の他端は、スイッチング素子１のゲート電極やソース電極、回路板３と電気的かつ機械的に接続されている。すなわち、本実施例の半導体装置１００においては、絶縁基板２上のスイッチング素子１や回路板３と、外部端子１０などとの電気配線を、導電ポスト６及びプリント基板１３を用いて行っている。
【００２６】
受動素子２０は、例えば直方体形状のチップキャパシタやチップ抵抗器であり、２つ（一対）の外部電極２０ａを有する。
【００２７】
熱硬化性の樹脂１１は、例えばエポキシ樹脂やポリイミド樹脂などの高耐熱、高耐圧の樹脂で構成される。樹脂１１は半導体装置１００の各種素子や内部配線を外部から守っており、さらに半導体装置１００の筐体としても機能している。また樹脂１１からは、外部端子１０の一端が突出しているとともに、絶縁基板２の金属板５の裏面が露出している。
【００２８】
そして本実施例においては、プリント基板１３の２つの配線層１５がそれぞれ隣接する所定の位置に貫通孔２２が設けられている。そして、受動素子２０が、貫通孔２２に挿入されて固定されている。さらに受動素子２０の２つの外部電極２０ａが、プリント基板１３の２つの配線層１５にそれぞれ電気的に接続されている。図４に拡大図を示す。
【００２９】
図４（ａ）は受動素子２０近傍の拡大断面図、図４（ｂ）は受動素子２０近傍の平面図である。なお、図４は、絶縁板１４の両面に配線層１５が配置されている場合について示している。
【００３０】
プリント基板１３の２つの配線層１５が近接する絶縁板１４の所定の位置に、貫通孔２２が設けられている。そして、キャパシタなどの受動素子２０が貫通孔２２に挿入され、貫通孔２２がすべて埋まるように配置されている。さらに、はんだ等の導電性の接合材２３を用いて、受動素子２０にある２つの外部電極２０ａが、それぞれ２つの配線層１５に電気的かつ機械的に接続されている。これにより、２つの配線層１５の間を受動素子２０で電気的に接続しながら、受動素子２０をプリント基板１３に固定することができる。
【００３１】
本実施例により、プリント基板の表面からの受動素子の突出高さを、プリント基板の表面に受動素子を搭載する場合に比べ、大幅に抑制することができる。そのため、プリント基板の表面における樹脂の流動の阻害を低減できることから、参考例で発生していた前述の樹脂の未充填が抑制できる。
【００３２】
また同様に、絶縁基板とプリント基板の間の空間における受動素子の突出高さも、絶縁基板の表面に受動素子を搭載する場合に比べ大幅に抑制することができる。そのため、絶縁基板とプリント基板の間の空間の樹脂の流動の阻害を低減できることから、従来例で発生していた前述の樹脂の未充填を抑制できる。このことから、従来例や参考例に比べ半導体装置の信頼性を向上させることができる。
【００３３】
またさらに、同じ寸法の受動素子を用いた場合でもプリント板上に必要な高さが抑制できるため、参考例に比べ半導体装置の小型化も可能となる。
【００３４】
受動素子２０は図４（ａ）に示す通り、プリント基板１３のおもて面と裏面からの突出高さが略均等になるように配置するのが良い。なぜなら、プリント基板１３のおもて面および裏面での受動素子２０の突出高さのバランスが取れるため、プリント基板の両面において樹脂の流動が阻害されにくくなるからである。
【００３５】
図５に本実施例のプリント基板１３に設けられた貫通孔２２について示す。なお、受動素子２０が直方体の場合の貫通孔について示している。
【００３６】
図５（ａ）は受動素子２０の形状に合わせた矩形状の貫通孔２２ａである。貫通孔２２ａは接合の際に受動素子２０を容易に拘束できるため、追加の拘束治具等が不要となり、製造コストを低減することができる。
【００３７】
図５（ｂ）は受動素子２０の形状と比較して、配線層１５に隣接する部分で拡大した貫通孔２２ｂである。ここでは受動素子２０が直方体であるため、貫通孔２２ｂは糸巻形状になっている。貫通孔２２ｂでは、受動素子２０を挿入した際に、拡大した部分に隙間ができる。そしてモールド成型時に、その拡大部分に樹脂１１が流動し、貫通孔２２ｂの内部が充填される。その結果、流動が阻害されることにより発生する受動素子２０付近の樹脂の未充填が、より効果的に抑制できる。このため、半導体装置１００の信頼性がさらに向上する。
【００３８】
なお、貫通孔２２、２２ａ、２２ｂは、レーザー加工やプレス加工等で形成することができる。
【００３９】
＜実施例２＞
図６は、この発明に係る実施例２の半導体装置２００の要部断面図である。以下の実施例において、前述の実施例１との対応部分には同一符号を付し、重複する箇所は説明を省略する。
【００４０】
半導体装置２００は、絶縁基板２と、スイッチング素子１と、プリント基板１３と、ゲート導電ポスト６ｇと、ソース導電ポスト６ｓと、受動素子２０と、これらの内部部材を覆っている熱硬化性の樹脂１１を備える。さらに、外部端子Ｄ、ＳおよびＧを備える。この半導体装置２００は、１ｉｎ１モジュールと呼ばれる構成である。
【００４１】
本実施例において、プリント基板１３は、絶縁板１４と、ゲート配線層１５ｇと、ソース配線層１５ｓを有する。
【００４２】
そして、ゲート導電ポスト６ｇの一端が、スイッチング素子１のゲート電極に電気的かつ機械的に接続され、他端がプリント基板１３のゲート配線層１５ｇに電気的かつ機械的に接続されている。さらに、ソース導電ポスト６ｓの一端が、スイッチング素子１のソース電極に電気的かつ機械的に接続され、他端がプリント基板１３のソース配線層１５ｓに電気的かつ機械的に接続されている。
【００４３】
また、スイッチング素子１の裏面にあるドレイン電極は、絶縁基板２の回路板３に電気的かつ機械的に接続されている。
【００４４】
そして、回路板３と外部端子Ｄが電気的に接続され、ソース配線層１５ｓと外部端子Ｓが電気的に接続され、ゲート配線層１５ｇと外部端子Ｇが電気的に接続されている。
【００４５】
また、プリント基板１３のゲート配線層１５ｇとソース配線層１５ｓの間の所定の位置に、貫通孔２２が設けられている。そして、実施例１と同様に貫通孔２２に受動素子２０が挿入され、貫通孔２２を埋めて固定されている。さらに、受動素子２０の両端にある電極（図示せず）の一端がゲート配線層１５ｇに電気的かつ機械的に接続され、他端がソース配線層１５ｓに電気的かつ機械的に接続されている。
【００４６】
ここで、ゲート配線層１５ｇ及びゲート導電ポスト６ｇなどで構成される半導体装置２００のゲート配線の配線インダクタンスの値をＬｇｏとする。また、半導体装置２００のゲート配線には図示しないゲート抵抗が備えられ、その抵抗値をＲｇとする。
【００４７】
本実施例においては、電流バイパス効果を有する受動素子２０が、絶縁基板２とプリント基板１３の間に配置されている。以下においては、受動素子２０としてキャパシタを適用した場合について説明する。キャパシタ２０の一端は、ゲート配線層１５ｇと電気的かつ機械的に接続されている。また、キャパシタ２０の他端は、ソース配線層１５ｓと電気的かつ機械的に接続されている。キャパシタ２０の容量をＣｇｓとする。
【００４８】
図７は、図６の半導体装置２００の回路図である。
【００４９】
スイッチング素子１がターンオフした際、ゲート配線に流れる電流とゲート配線のインダクタンスＬｇｏ、ゲート抵抗Ｒｇとの共振による電流の振動が発生する。そしてその電流の振動で、ゲート電圧がしきい値以上に持ち上がり、本来オフ状態であるスイッチング素子１が意図せずターンオンする場合がある。
【００５０】
この意図しないターンオンを抑制するには、スイッチング素子１のゲート配線とソース配線との間に、電流バイパス効果を有する受動素子（ここではキャパシタ２０）を接続することが有効である。さらに、受動素子での電流バイパス効果を大きく発揮させるには、ゲート配線のインダクタンスＬｇｏを小さくすると効果的である。特に、受動素子とゲート電極との間の配線インダクタンスＬｇをできるだけ低減することが効果的である。
【００５１】
本実施例では、ゲート配線にゲート導電ポスト６ｇおよびゲート配線層１５ｇが用いられている。そして、キャパシタ２０の一端がゲート配線層１５ｇに電気的かつ機械的に接続されている。これにより、ゲート配線のインダクタンスＬｇｏ、およびキャパシタ２０とゲート電極の間の配線インダクタンスＬｇを低減することができる。なぜなら、従来用いられている配線部材であるボンディングワイヤと比較して、ゲート導電ポスト６ｇは径が太く、またゲート配線層１５ｇは幅広だからである。その結果、スイッチング素子１の意図しないターンオンの発生を、効果的に抑制することができる。
【００５２】
＜実施例３＞
図８は、この発明に係る実施例３の半導体装置３００の要部断面図である。
【００５３】
半導体装置３００は、絶縁基板２ａおよび２ｂと、スイッチング素子１ａおよび１ｂと、プリント基板１３と、ゲート導電ポスト６ｇ１および６ｇ２と、ソース導電ポスト６ｓ１および６ｓ２と、受動素子２０ａおよび２０ｂと、これらの内部部材を覆っている熱硬化性の樹脂１１を備える。さらに、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２、Ｇ１およびＧ２を備える。この半導体装置３００は、上アームと下アームを備えた２ｉｎ１モジュールと呼ばれる構成である。
【００５４】
本実施例において、プリント基板１３は、絶縁板１４と、ゲート配線層１５ｇ１、１５ｇ２と、ソース配線層１５ｓ１、１５ｓ２を有する。
【００５５】
そして、ゲート導電ポスト６ｇ１の一端が、スイッチング素子１ａのゲート電極に電気的かつ機械的に接続され、他端がゲート配線層１５ｇ１に電気的かつ機械的に接続されている。さらに、ソース導電ポスト６ｓ１の一端が、スイッチング素子１ａのソース電極に電気的かつ機械的に接続され、他端がソース配線層１５ｓ１に電気的かつ機械的に接続されている。
【００５６】
また、ゲート導電ポスト６ｇ２の一端が、スイッチング素子１ｂのゲート電極に電気的かつ機械的に接続され、他端がゲート配線層１５ｇ２に電気的かつ機械的に接続されている。さらに、ソース導電ポスト６ｓ２の一端が、スイッチング素子１ｂのソース電極に電気的かつ機械的に接続され、他端がソース配線層１５ｓ２に電気的かつ機械的に接続されている。
【００５７】
スイッチング素子１ａの裏面にあるドレイン電極は、絶縁基板２ａの回路板３ａに電気的かつ機械的に接続されている。また、スイッチング素子１ｂの裏面にあるドレイン電極は、絶縁基板２ｂの回路板３ｂに電気的かつ機械的に接続されている。
【００５８】
そして、回路板３ａと外部端子Ｄ１が電気的に接続され、回路板３ｂと外部端子Ｓ１／Ｄ２が電気的に接続され、ソース配線層１５ｓ２と外部端子Ｓ２が電気的に接続されている。また、ゲート配線層１５ｇ１と外部端子Ｇ１が電気的に接続され、ゲート配線層１５ｇ２と外部端子Ｇ２が電気的に接続されている。さらに、ソース配線層１５ｓ１と回路板３ｂが電気的に接続されている。
【００５９】
プリント基板１３のゲート配線層１５ｇ１とソース配線層１５ｓ１の間の所定の位置に、貫通孔２２ａが設けられている。そして、貫通孔２２ａに受動素子２０ａが挿入され、貫通孔２２ａを埋めて固定されている。さらに、受動素子２０ａの両端にある電極（図示せず）の一端がゲート配線層１５ｇ１に電気的かつ機械的に接続され、他端がソース配線層１５ｓ１に電気的かつ機械的に接続されている。
【００６０】
また、プリント基板１３のゲート配線層１５ｇ２とソース配線層１５ｓ２の間の所定の位置に、貫通孔２２ｂが設けられている。そして、貫通孔２２ｂに受動素子２０ｂが挿入され、貫通孔２２ｂを埋めて固定されている。さらに、受動素子２０ｂの両端にある電極（図示せず）の一端がゲート配線層１５ｇ２に電気的かつ機械的に接続され、他端がソース配線層１５ｓ２に電気的かつ機械的に接続されている。
【００６１】
本実施例においても実施例２と同様、受動素子２０ａ、２０ｂとして、電流バイパス効果を有するキャパシタを適用した場合について説明する。
【００６２】
図９は、図８の半導体装置３００の回路図である。
【００６３】
下アームのスイッチング素子１ｂがオフ状態である時に、上アームのスイッチング素子１ａがターンオンすると、下アームのスイッチング素子１ｂの寄生ダイオードが逆回復し、下アームのドレイン電圧が急激に上昇する。この電圧上昇の傾き（ｄＶ／ｄｔ）と、下アームのスイッチング素子１ｂの帰還容量を乗算した値である電流が、下アームのスイッチング素子１ｂのゲート電位を上昇させる。そして、下アームのスイッチング素子１ｂのゲート電位が閾電圧を超えると、下アームのスイッチング素子１ｂは意図せずターンオンする場合がある。
【００６４】
この意図しないターンオンを抑制するには、下アームのスイッチング素子１ｂのゲートとソースとの間に、電流バイパス効果を有する受動素子（ここではキャパシタ２０ｂ）を接続することが有効である。さらに、受動素子での電流バイパス効果を大きく発揮させるには、ゲート配線のインダクタンスＬｇｏ２を小さくすると効果的である。特に、受動素子とゲート電極との間の配線インダクタンスＬｇ２をできるだけ低減することが効果的である。
【００６５】
本実施例では、下アームのゲート配線に、ゲート導電ポスト６ｇ２およびゲート配線層１５ｇ２が用いられている。そして、キャパシタ２０ｂの一端がゲート配線層１５ｇ２に電気的かつ機械的に接続されている。これにより、ゲート配線のインダクタンスＬｇｏ２、およびキャパシタ２０ｂとゲート電極の間の配線インダクタンスＬｇ２を低減することができる。その結果、スイッチング素子１ｂの意図しないターンオンの発生を、効果的に抑制することができる。
【００６６】
また、上アームのスイッチング素子１ａがオフ状態である時に、下アームのスイッチング素子１ｂがターンオンすると、上アームのスイッチング素子１ａが上記と同様に意図せずターンオンする場合がある。このため、図８および図９に示すように、スイッチング素子１ａのゲート配線層１５ｇ１とソース配線層１５ｓ１の間にも、キャパシタ２０ａを接続することが有効である。
【００６７】
本発明において、スイッチング素子１はＳｉＣやＧａＮなどのワイドバンドギャップ半導体もしくはＳｉ半導体で構成されたスイッチング素子である。また、スイッチング素子１は上記実施例に記載のパワーＭＯＳＦＥＴに限られず、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）の場合もある。スイッチング素子１にＩＧＢＴを適用する場合は、本実施例におけるソース電極はエミッタ電極に、上記ドレイン電極はコレクタ電極にそれぞれ置き換えればよい。
【００６８】
また実施例２および実施例３においては、受動素子としてキャパシタを用いているが、これに限定されるものではなく、ダイオードなどを適用することもできる。要はスイッチング素子１のゲート配線とソース配線の間を必要に応じて電気的に接続し、ゲート電圧の変動を抑制する電流バイパス効果を備えた素子であればよい。
【００６９】
以上、本発明の半導体装置を図面及び実施形態を用いて具体的に説明したが、本発明の半導体装置は、実施形態及び図面の記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。
【符号の説明】
【００７０】
１    スイッチング素子
２    絶縁基板
３    回路板
４    セラミック板
５    金属板
６    導電ポスト
６ｇ  ゲート導電ポスト
６ｓ  ソース導電ポスト
１０  外部端子
１１  樹脂
１３  プリント基板
１４  絶縁板
１５  配線層
１５ｇ  ゲート配線層
１５ｓ  ソース配線層
２０  受動素子（キャパシタ）
２０ａ  外部電極
２２、２２ａ、２２ｂ  貫通孔
２３  接合材
１００、２００、３００  半導体装置
【図１】
0006417758.tif 000002
【図２】
0006417758.tif 000003
【図３】
0006417758.tif 000004
【図４】
0006417758.tif 000005
【図５】
0006417758.tif 000006
【図６】
0006417758.tif 000007
【図７】
0006417758.tif 000008
【図８】
0006417758.tif 000009
【図９】
0006417758.tif 000010
【図１０】
0006417758.tif 000011