(57)【特許請求の範囲】
【請求項１】
第１ドレイン端子と第１ソース端子と第１ゲート端子とを有するノーマリオフ型半導体の第１スイッチと、第２ドレイン端子と第２ソース端子と第２ゲート端子とを有し前記第２ソース端子と前記第１ドレイン端子とが接続されることにより前記第１スイッチとカスコード接続されるノーマリオン型半導体の第２スイッチと、を備えたカスコード素子のスイッチングを、制御する制御回路において、
前記第１スイッチのスイッチング制御を行う第１制御信号を生成し、前記第１制御信号に基づいて前記第１スイッチのスイッチング制御を行う第１制御部と、
前記第２ソース端子と前記第１ゲート端子との間に設けられ、前記第２ソース端子と前記第１ソース端子との間の電圧である第２ソース端子電圧が正側に設定された第１設定電圧以上になった場合に、前記第２ソース端子電圧が前記第１設定電圧未満となるように前記第１スイッチを線形領域で動作させ、前記第２ソース端子を基準とする前記第２ゲート端子の第２ゲート端子電圧を、負側に設定された第２設定電圧よりも更に負側にバイアスさせないように制御する第２制御部と、
を備え、
前記第１制御部によりスイッチング制御される前記第１スイッチのオフ期間中に、前記第１制御信号と同期して前記第２ソース端子電圧を補助的にバイアスする第３制御部を備えたことを特徴とする制御回路。
【請求項２】
前記第２制御部は、第３ドレイン端子と第３ソース端子と第３ゲート端子とを有する第３スイッチと、第１ダイオードと、第１ツェナダイオードとを有し、
前記第３スイッチは、前記第２ソース端子と前記第１ゲート端子とを、短絡又は開放するよう接続され、
前記第１ダイオードのアノード端子は、前記第２ソース端子に直接又は間接的に接続され、前記第１ダイオードのカソード端子は、前記第３ゲート端子に直接又は間接的に接続され、
前記第１ツェナダイオードのアノード端子は、前記第３ゲート端子に直接又は間接的に接続され、前記第１ツェナダイオードのカソード端子は、前記第２ソース端子に直接又は間接的に接続されていることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記第２制御部は、第２ダイオードと第２ツェナダイオードとを有し、
前記第２ダイオードのアノード端子は、前記第２ソース端子に直接又は間接的に接続され、前記第２ダイオードのカソード端子は、前記第１ゲート端子に直接又は間接的に接続され、
前記第２ツェナダイオードのアノード端子は、前記第１ゲート端子に直接又は間接的に接続され、前記第２ツェナダイオードのカソード端子は、前記第２ソース端子に直接又は間接的に接続されていることを特徴とする請求項１に記載の制御回路。
【請求項４】
第１ドレイン端子と第１ソース端子と第１ゲート端子とを有するノーマリオフ型半導体の第１スイッチと、第２ドレイン端子と第２ソース端子と第２ゲート端子とを有し前記第２ソース端子と前記第１ドレイン端子とが接続されることにより前記第１スイッチとカスコード接続されるノーマリオン型半導体の第２スイッチと、を備えたカスコード素子のスイッチングを、制御する制御回路において、
前記第１スイッチのスイッチング制御を行う第１制御信号を生成し、前記第１制御信号に基づいて前記第１スイッチのスイッチング制御を行う第１制御部と、
前記第２ソース端子と前記第１ゲート端子との間に設けられ、前記第２ソース端子と前記第１ソース端子との間の電圧である第２ソース端子電圧が正側に設定された第１設定電圧以上になった場合に、前記第２ソース端子電圧が前記第１設定電圧未満となるように前記第１スイッチを線形領域で動作させ、前記第２ソース端子を基準とする前記第２ゲート端子の第２ゲート端子電圧を、負側に設定された第２設定電圧よりも更に負側にバイアスさせないように制御する第２制御部と、
を備え、
前記第２制御部は、第３ドレイン端子と第３ソース端子と第３ゲート端子とを有する第３スイッチと、第１ダイオードと、第１ツェナダイオードとを有し、
前記第３スイッチは、前記第２ソース端子と前記第１ゲート端子とを、短絡又は開放するよう接続され、
前記第１ダイオードのアノード端子は、前記第２ソース端子に直接又は間接的に接続され、前記第１ダイオードのカソード端子は、前記第３ゲート端子に直接又は間接的に接続され、
前記第１ツェナダイオードのアノード端子は、前記第３ゲート端子に直接又は間接的に接続され、前記第１ツェナダイオードのカソード端子は、前記第２ソース端子に直接又は間接的に接続されていることを特徴とする制御回路。
【請求項５】
前記第２スイッチは、高電子移動度トランジスタであることを特徴とする請求項１乃至４のいずれか１に記載の制御回路。
【請求項６】
前記高電子移動度トランジスタは、窒化ガリウム又は炭化ケイ素をチャネルに用いたものであることであることを特徴とする請求項５に記載の制御回路。
【請求項７】
前記高電子移動度トランジスタは、酸化物半導体をチャネルに用いたものであることであることを特徴とする請求項５に記載の制御回路。
【請求項８】
前記酸化物半導体は、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体であることを特徴とする請求項７に記載の制御回路。
【請求項９】
前記第２設定電圧は、前記第２スイッチの前記第２ゲート端子と前記第２ソース端子との間の絶対最大定格電圧である第２ゲート端子絶対最大定格電圧よりも低い値となるように設定されることを特徴とする請求項１乃至８のいずれか１に記載の制御回路。
【請求項１０】
前記第２制御部は、前記第２ソース端子と前記第１ゲート端子との間の電圧を、前記第２ゲート端子絶対最大定格電圧から前記第１スイッチがターンオンする第１スイッチ閾値電圧を減算して得られる減算値よりも低い値になるように制御することを特徴とする請求項９に記載の制御回路。
【請求項１１】
前記第１制御部、前記第２制御部及び前記第３制御部は、共通の半導体基板に形成されることを特徴とする請求項１乃至１０のいずれか１に記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カスコード素子の制御回路に関する。
【背景技術】
【０００２】
ノーマリオン型半導体スイッチをスイッチング回路に使用する場合、ノーマリオフ電圧駆動型半導体スイッチとノーマリオン電圧駆動型半導体スイッチとを、カスコード接続したノーマリオフ型の複合半導体素子（以下、カスコード素子とする。）として構成することが多い（特許文献１参照）。
【０００３】
ここで、図面を参照しながら、従来の制御回路２００を用いたスイッチング回路の構成および動作について説明する。図６は、従来の制御回路２００を用いたスイッチング回路２の構成を示す回路図である。図７は、図６のスイッチング回路２の各部の動作波形図である。
【０００４】
なお、図７では、最上部から順に、第１ゲート端子電圧ＶＧＳ（Ｑ１）、接続点電圧Ｖ（Ｃ）、スイッチング電流Ｉ（Ｃ）、第２ゲート端子電圧ＶＧＳ（Ｑ２）および第２ドレイン端子電圧ＶＤＳ（Ｑ２）を示している。
【０００５】
第１ゲート端子電圧ＶＧＳ（Ｑ１）は、図６中のスイッチＱ１の第１ゲート端子Ｇ１と第１ソース端子Ｓ１との間の電圧を示す。接続点電圧Ｖ（Ｃ）は、図６中の接続点１１と基準点１２（スイッチＱ１のソース端子Ｓ１と同電位の点）との間の電圧を示す。
【０００６】
スイッチング電流Ｉ（Ｃ）は、スイッチＱ２の第２ドレイン端子Ｄ２および第２ソース端子Ｓ２と、スイッチＱ１の第１ドレイン端子Ｄ１および第１ソース端子Ｓ１と、に流れるスイッチング電流を示す。
【０００７】
第２ゲート端子電圧ＶＧＳ（Ｑ２）は、スイッチＱ２の第２ゲート端子Ｇ２と第２ソース端子Ｓ２との間の電圧を示す。第２ドレイン端子電圧ＶＤＳ（Ｑ２）は、スイッチＱ２の第２ドレイン端子Ｄ２と第２ソース端子Ｓ２との間の電圧を示す。
【０００８】
図６に示すように、スイッチング回路２は、直流電源３、抵抗４、抵抗５、直流電源７、カスコード素子１０及び制御回路２００を備えている。なお、スイッチング回路２を実際に構成する場合、回路パターン中に寄生インダクタンタ８や図示しない寄生コンデンサ及び寄生抵抗も含まれることとなる。
【０００９】
カスコード素子１０は、第１ドレイン端子Ｄ１と、第１ソース端子Ｓ１と、第１ゲート端子Ｇ１と、を有するノーマリオフ電圧駆動型半導体の第１スイッチＱ１を備えている。
【００１０】
また、カスコード素子１０は、第２ドレイン端子Ｄ２と、第２ソース端子Ｓ２と、第２ゲート端子Ｇ２と、を有するノーマリオン電圧駆動型半導体の第２スイッチＱ２を備えている。
【００１１】
第２ソース端子Ｓ２と第１ドレイン端子Ｄ１とは、接続点１１で接続されており、カスコード素子１０は、第１スイッチＱ１と第２スイッチＱ２とが接続点１１でカスコード接続されたノーマリオフ型の複合半導体素子として構成される。
【００１２】
制御回路２００は、第１制御部２１０と、制御電源部２５０と、を備えている。第１制御部２１０は、第１スイッチＱ１のスイッチング制御を行う第１制御信号を生成し、第１制御信号に基づいて第１スイッチＱ１のスイッチング制御を行う。
【００１３】
制御電源部２５０は、端子２０７を介して直流電源７に接続されており、第１制御部２１０にスイッチング制御を行うのに必要な電力を供給する。
【００１４】
スイッチング回路２においては、第１ゲート端子電圧ＶＧＳ（Ｑ１）がＬｏｗレベルの期間（図７中の時刻ｔ１〜ｔ２の期間）は、第２ゲート端子電圧ＶＧＳ（Ｑ２）が負電圧にバイアスされ、カスコード素子１０がオフし、カスコード素子１０のスイッチング電流Ｉ（Ｃ）が流れないように制御する必要がある。
【００１５】
また、スイッチング回路２においては、第１ゲート端子電圧ＶＧＳ（Ｑ１）がＨｉｇｈレベルの期間（図７中の時刻ｔ２〜ｔ３の期間）に、第２ゲート端子電圧ＶＧＳ（Ｑ２）が約０［Ｖ］となるよう制御し、カスコード素子１０をオンさせる。
【００１６】
このようにして、スイッチング回路２では、カスコード素子１０のスイッチング電流Ｉ（Ｃ）が図７中の時刻ｔ２〜ｔ３の期間中流れる動作となる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１１−１０４８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、従来の制御回路２００においては、接続点１１の電位が制御されておらず、接続点電圧Ｖ（Ｃ）が不安定になる場合がある。
【００１９】
そのため、図７の破線で囲まれた部分に示すように、カスコード素子１０のオフ期間中（図７の時刻ｔ１〜ｔ２の期間中）、第２ゲート端子電圧ＶＧＳ（Ｑ２）等も不安定となり、カスコード素子１０のスイッチング制御が不安定になる虞があった。
【００２０】
また、第２ゲート端子電圧ＶＧＳ（Ｑ２）が過度に大きくなる場合もあり、第２ゲート端子電圧ＶＧＳ（Ｑ２）がその絶対最大定格電圧を超えてしまい、カスコード素子１０を安全に動作させることができなくなるといった虞があった。
【００２１】
特に、スイッチング回路２に大きなインダクタンス値の寄生インダクタンタ等が存在する場合には、第２ゲート端子電圧ＶＧＳ（Ｑ２）に第１制御信号よりも高い周波数の電圧が重畳され易い。従って、カスコード素子１０のスイッチング制御の安定動作・安全動作が更に確保し難くなるといった虞があった。
【００２２】
なお、図７は、回路シミュレータによるシミュレーション波形を示したものであるが、図中、第１ゲート端子電圧ＶＧＳ（Ｑ１）に第１制御信号よりも高い周波数の電圧が重畳していないものの、図中の第２ゲート端子電圧ＶＧＳ（Ｑ２）等には第１制御信号よりも高い周波数の電圧が重畳していることがわかる。
【００２３】
本発明は、上記課題に鑑みてなされたものであり、カスコード素子のスイッチングを安定かつ安全に制御することが可能な制御回路を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明は、上記の課題を解決するために、以下の事項を提案している。
【００２５】
第１ドレイン端子と第１ソース端子と第１ゲート端子とを有するノーマリオフ型半導体の第１スイッチと、第２ドレイン端子と第２ソース端子と第２ゲート端子とを有し前記第２ソース端子と第１ドレイン端子とが接続されることにより第１スイッチとカスコード接続されるノーマリオン型半導体の第２スイッチと、を備えたカスコード素子のスイッチングを、制御する制御回路において、
第１スイッチのスイッチング制御を行う第１制御信号を生成し、第１制御信号に基づいて第１スイッチのスイッチング制御を行う第１制御部と、
第２ソース端子と第１ゲート端子との間に設けられ、第２ソース端子と第１ソース端子との間の電圧である第２ソース端子電圧が正側に設定された第１設定電圧以上になった場合に、第２ソース端子電圧が第１設定電圧未満となるように第１スイッチを線形領域で動作させ、第２ソース端子を基準とする第２ゲート端子の第２ゲート端子電圧を負側に設定された第２設定電圧よりも更に負側にバイアスさせないように制御する第２制御部と、
を備えたことを特徴とする制御回路を提案している。
【００２６】
第１制御部によりスイッチング制御される第１スイッチのオフ期間中に、第１制御信号と同期して第２ソース端子電圧を補助的にバイアスする第３制御部を備えたことを特徴とする制御回路を提案している。
【００２７】
第２スイッチは、高電子移動度トランジスタであることを特徴とする制御回路を提案している。
【００２８】
高電子移動度トランジスタは、窒化ガリウム又は炭化ケイ素をチャネルに用いたものであることであることを特徴とする制御回路を提案している。
【００２９】
高電子移動度トランジスタは、酸化物半導体をチャネルに用いたものであることであることを特徴とする制御回路を提案している。
【００３０】
酸化物半導体は、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体であることを特徴とする制御回路を提案している。
【００３１】
第２設定電圧は、第２スイッチの第２ゲート端子と第２ソース端子との間の絶対最大定格電圧である第２ゲート端子絶対最大定格電圧よりも低い値となるように設定されることを特徴とする制御回路を提案している。
【００３２】
第２制御部は、第２ソース端子と第１ゲート端子との間の電圧を、第２ゲート端子絶対最大定格電圧から、第１スイッチがターンオンする第１スイッチ閾値電圧を、減算して得られる減算値よりも低い値になるように制御することを特徴とする制御回路を提案している。
【００３３】
第２制御部は、第３ドレイン端子と第３ソース端子と第３ゲート端子とを有する第３スイッチと、第１ダイオードと、第１ツェナダイオードとを有し、
第３スイッチは、第２ソース端子と第１ゲート端子とを、短絡又は開放するよう接続され、
第１ダイオードのアノード端子は、第２ソース端子に直接又は間接的に接続され、第１ダイオードのカソード端子は、第３ゲート端子に直接又は間接的に接続され、
第１ツェナダイオードのアノード端子は、第３ゲート端子に直接又は間接的に接続され、第１ツェナダイオードのカソード端子は、第２ソース端子に直接又は間接的に接続されていることを特徴とする制御回路を提案している。
【００３４】
第２制御部は、第２ダイオードと第２ツェナダイオードとを有し、
第２ダイオードのアノード端子は、第２ソース端子に直接又は間接的に接続され、第２ダイオードのカソード端子は、第１ゲート端子に直接又は間接的に接続され、
第２ツェナダイオードのアノード端子は、第１ゲート端子に直接又は間接的に接続され、第２ツェナダイオードのカソード端子は、第２ソース端子に直接又は間接的に接続されていることを特徴とする制御回路を提案している。
【００３５】
第１制御部、第２制御部及び第３制御部は、共通の半導体基板に形成されることを特徴とする制御回路を提案している。
【発明の効果】
【００３６】
本発明によれば、第１ドレイン端子と第１ソース端子と第１ゲート端子とを有するノーマリオフ型半導体の第１スイッチと、第２ドレイン端子と第２ソース端子と第２ゲート端子とを有し前記第２ソース端子と第１ドレイン端子とが接続されることにより第１スイッチとカスコード接続されるノーマリオン型半導体の第２スイッチと、を備えたカスコード素子のスイッチングを、制御する制御回路において、
第１制御部は、第１スイッチのスイッチング制御を行う第１制御信号を生成し、第１制御信号に基づいて第１スイッチのスイッチング制御を行い、
第２制御部は、第２ソース端子と第１ゲート端子との間に設けられ、第２ソース端子と第１ソース端子との間の電圧である第２ソース端子電圧が正側に設定された第１設定電圧以上になった場合に、第２ソース端子電圧が第１設定電圧未満となるように第１スイッチを線形領域で動作させ、第２ソース端子を基準とする第２ゲート端子の第２ゲート端子電圧を、負側に設定された第２設定電圧よりも更に負側にバイアスさせないように制御する。これにより、カスコード素子のスイッチングを安定かつ安全に制御することができる。
【００３７】
本発明によれば、第３制御部は、第１制御部によりスイッチング制御される第１スイッチのオフ期間中に、第１制御信号と同期して第２ソース端子電圧を補助的にバイアスする。これにより、カスコード素子のスイッチングを安定的に制御することができる。
【００３８】
本発明によれば、第２スイッチは、高電子移動度トランジスタであるため、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子を安定的かつ安全に動作させ、高効率なスイッチング回路を構成できる。
【００３９】
本発明によれば、高電子移動度トランジスタは、窒化ガリウム又は炭化ケイ素をチャネルに用いたものであるため、高高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子を安定的かつ安全に動作させ、高効率なスイッチング回路を構成できる。
【００４０】
高電子移動度トランジスタは、酸化物半導体をチャネルに用いたものであるため、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子を安定的かつ安全に動作させ、高効率なスイッチング回路を構成できる。
【００４１】
酸化物半導体は、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体であるため、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子を安定的かつ安全に動作させ、高効率なスイッチング回路を構成できる。
【００４２】
第２設定電圧は、第２スイッチの第２ゲート端子と第２ソース端子との間の絶対最大定格電圧である第２ゲート端子絶対最大定格電圧よりも低い値となるように設定されるため、更に安全動作が可能な制御回路を提供することができる。
【００４３】
第２制御部は、第２ソース端子と第１ゲート端子との間の電圧を、第２ゲート端子絶対最大定格電圧から第１スイッチがターンオンする第１スイッチ閾値電圧を減算して得られる減算値よりも低い値になるように制御する。そのため、更に安全動作が可能な制御回路を提供することができる。
【００４４】
第２制御部は、第３ドレイン端子と第３ソース端子と第３ゲート端子とを有する第３スイッチと、第１ダイオードと、第１ツェナダイオードとを有し、
第３スイッチは、第２ソース端子と第１ゲート端子とを、短絡又は開放するよう接続され、
第１ダイオードのアノード端子は、第２ソース端子に直接又は間接的に接続され、第１ダイオードのカソード端子は、第３ゲート端子に直接又は間接的に接続され、
第１ツェナダイオードのアノード端子は、第３ゲート端子に直接又は間接的に接続され、第１ツェナダイオードのカソード端子は、第２ソース端子に直接又は間接的に接続されている。
そのため、簡素な構成で、安定的かつ安全に動作させることができる制御回路を提供することができる。
【００４５】
第２制御部は、第２ダイオードと第２ツェナダイオードとを有し、
第２ダイオードのアノード端子は、第２ソース端子に直接又は間接的に接続され、第２ダイオードのカソード端子は、第１ゲート端子に直接又は間接的に接続され、
第２ツェナダイオードのアノード端子は、第１ゲート端子に直接又は間接的に接続され、第２ツェナダイオードのカソード端子は、第２ソース端子に直接又は間接的に接続されている。
そのため、更に、簡素な構成で、安定的かつ安全に動作させることができる制御回路を提供することができる。
【００４６】
第１制御部、第２制御部及び第３制御部は、共通の半導体基板に形成されるため、簡素な構成の制御回路を構成できる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係る制御回路１００を用いたスイッチング回路１の構成を示す回路図である。
【図２】図１に示した第２制御部の構成の第１の構成例を示す回路図である。
【図３】図１に示した第２制御部の構成の第２の構成例を示す回路図である。
【図４】図１に示した第３制御部の構成の一例を示す回路図である。
【図５】図１に示したスイッチング回路１の各部の動作波形図である。
【図６】従来の制御回路２００を用いたスイッチング回路２の構成を示す回路図である。
【図７】図６のスイッチング回路２の各部の動作波形図である。
【発明を実施するための形態】
【００４８】
以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せをする様々なバリエーションが可能である。従って、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００４９】
本発明の実施の形態に係る制御回路およびこれを用いたスイッチング回路の構成について、図面を参照しながら、説明する。
【００５０】
図１は、本発明の実施形態に係る制御回路１００を用いたスイッチング回路１の構成を示す回路図である。図２は、図１に示した第２制御部の構成の第１の構成例を示す回路図である。図３は、図１に示した第２制御部の構成の第２の構成例を示す回路図である。図４は、図１に示した第３制御部の構成の一例を示す回路図である。
【００５１】
スイッチング回路１は、直流電源３、抵抗４、抵抗５、カスコード素子１０及び制御回路１００を備えている。直流電源３、抵抗４、カスコード素子１０及び抵抗５は、直列接続されスイッチング回路１を構成している。
【００５２】
なお、スイッチング回路１の回路を実際に構成する場合、回路パターン中に寄生インダクタンタ８や図示しない寄生コンデンサ及び寄生抵抗も含まれることとなる。
【００５３】
カスコード素子１０は、ノーマリオフ型半導体の第１スイッチＱ１と、ノーマリオン型半導体の第２スイッチＱ２と、を備えている。
【００５４】
第１スイッチＱ１は、第１ドレイン端子Ｄ１と第１ソース端子Ｓ１と第１ゲート端子Ｇ１とを有する。第２スイッチＱ２は、第２ドレイン端子Ｄ２と第２ソース端子Ｓ２と第２ゲート端子Ｇ２とを有する。
【００５５】
第２ソース端子Ｓ２と第１ドレイン端子Ｄ１とは、接続点１１で接続され、第１スイッチＱ１と第２スイッチＱ２とは、カスコード接続されている。
【００５６】
第１スイッチＱ１は、例えば、ＭＯＳＦＥＴを用いる。また、第２スイッチＱ２には、例えば、窒化ガリウム又は炭化ケイ素をチャネルに用いた高電子移動度トランジスタを用いる。
【００５７】
また、第２スイッチＱ２は、例えば、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体をチャネルに用いた高電子移動度トランジスタを用いても良い。
【００５８】
第２スイッチＱ２に高電子移動度トランジスタを用いると、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子１０を構成でき、高効率なスイッチング回路１を構成できる。
【００５９】
制御回路１００は、カスコード素子１０のスイッチングを制御する制御回路である。制御回路１００は、第１制御部１１０と、第２制御部１２０と、第３制御部１３０と、制御電源部１５０と、を備えている。
【００６０】
第１制御部１１０は、第１スイッチのスイッチング制御を行う第１制御信号を生成し、第１制御信号に基づいて第１スイッチのスイッチング制御を行う。第１制御信号は、例えば、パルス矩形波として生成される。
【００６１】
制御回路１００は、第１スイッチＱ１の第１ゲート端子Ｇ１と第１ソース端子Ｓ１との間に、第１制御信号を供給する。カスコード素子１０は、第１制御信号により、スイッチング制御がなされる。
【００６２】
第１制御部１１０は、駆動部１１１と、発振部１１２と、駆動制御部１１３と、を有している。
【００６３】
駆動部１１１は、制御回路１００の端子１０３及びカスコード素子１０の端子１３を介してスイッチＱ１の第１ゲート端子Ｇ１に接続されており、スイッチＱ１のスイッチングを駆動する第１制御信号を、端子１０３と端子１０４との間に、例えばパルス矩形波として出力する。駆動部１１１は、駆動制御部１１３に接続されており、駆動制御部１１３により制御される。
【００６４】
発振部１１２は、駆動制御部１１３に接続されており、スイッチＱ１のスイッチング周波数及びデューティを決定する発振信号を生成して駆動制御部１１３に出力する。駆動制御部１１３は、発振部１１２が出力する発振信号に基づいて、駆動部１１１を制御する。
【００６５】
また、駆動制御部１１３は、制御回路１００の端子１０４及びカスコード素子１０の端子１４を介して第１スイッチＱ１の第１ソース端子Ｓ１に接続されており、カスコード素子１０に流れるスイッチング電流ＩＤ（Ｃ）が過電流になった場合等に駆動部１１１を制御してスイッチング電流Ｉ（Ｃ）の過度な増加を抑制する。
【００６６】
第２制御部１２０は、第２ソース端子Ｓ２と第１ゲート端子Ｇ１との間に、制御回路１００の端子１０５、１０３及びカスコード素子１０の端子１５、１３を介して接続される。
【００６７】
第２制御部１２０は、第２ソース端子Ｓ２と第１ソース端子Ｓ１との間の電圧である第２ソース端子電圧Ｖ（Ｃ）が第１設定電圧Ｖ１以上になった場合に、第２ソース端子電圧Ｖ（Ｃ）が第１設定電圧Ｖ１未満となるように第１スイッチＱ１を線形領域で動作させる。
【００６８】
また、第２制御部１２０は、第２ソース端子Ｓ２を基準とする第２ゲート端子Ｇ２の第２ゲート端子電圧を第２設定電圧Ｖ２よりも更に負側にバイアスさせないように制御する。
【００６９】
第２設定電圧Ｖ２は、第２スイッチＱ２の第２ゲート端子Ｇ２と第２ソース端子Ｓ２との間の絶対最大定格電圧である第２ゲート端子絶対最大定格電圧よりも低い値となるように設定すると、カスコード素子１０を更に安全に制御させることができる。
【００７０】
例えば、第２設定電圧Ｖ２は、第２ゲート端子絶対最大定格電圧が３０［Ｖ］である場合は、３０［Ｖ］よりも低い２０［Ｖ］となるように設定すると、更に安全動作が可能となる。
【００７１】
この場合、第２制御部１２０は、例えば、第２ソース端子Ｓ２と第１ゲート端子Ｇ１との間の電圧を、第２ゲート端子絶対最大定格電圧（例えば、３０［Ｖ］）から第１スイッチＱ１がターンオンする第１スイッチ閾値電圧（例えば、３［Ｖ］）を減算して得られる減算値（例えば、２７Ｖ（＝３０［Ｖ］−３［Ｖ］））よりも低い値（例えば、２０［Ｖ］）になるように制御するよう構成する。このような構成にすると、カスコード素子１０を更に安定的かつ安全に動作させることができる。
【００７２】
第２制御部１２０は、例えば、図２に示す第１の構成例のように、第３スイッチＱ３と、第１ダイオード１２１と、第１ツェナダイオード１２２とで構成すると、カスコード素子１０を更に安全に制御させることができる。
【００７３】
第１の構成例では、第３スイッチＱ３は、第３ドレイン端子Ｄ３と第３ソース端子Ｓ３と第３ゲート端子Ｇ３とを有するＭＯＳＦＥＴを用いる。第３スイッチＱ３は、第２ソース端子Ｓ２と第１ゲート端子Ｇ１とを、短絡又は開放するよう接続する。
【００７４】
なお、第３スイッチＱ３による、第２ソース端子Ｓ２と第１ゲート端子Ｇ１とを短絡させる動作においては、第２ソース端子電圧Ｖ（Ｃ）が第１設定電圧Ｖ１以上になった場合に、第２ソース端子電圧Ｖ（Ｃ）が第１設定電圧Ｖ１未満となるように第１スイッチＱ１を線形領域で動作させるようになっている。
【００７５】
この場合、第１ダイオード１２１のアノード端子は、抵抗１２３を介して第２ソース端子Ｓ２に接続し、第１ダイオード１２１のカソード端子は、第１ツェナダイオード１２２を介して第３ゲート端子Ｇ３に接続する。
【００７６】
第１ツェナダイオード１２２のアノード端子は、第３ゲート端子Ｇ３に直接又は間接的に接続し、第１ツェナダイオード１２２のカソード端子は、第２ソース端子Ｓ２に直接又は間接的に接続する。図２においては、第１ツェナダイオード１２２のアノード端子は、第３ゲート端子Ｇ３に直接的に接続し、第１ツェナダイオード１２２のカソード端子は、第１ダイオード１２１および抵抗１２３を介して第２ソース端子Ｓ２に間接的に接続する例を示している。
【００７７】
第１ダイオード１２１、第１ツェナダイオード１２２、及び、抵抗１２３の接続順については問わない。例えば、第１ツェナダイオード１２２のカソード端子を第２ソース端子Ｓ２に接続し、第１ツェナダイオード１２２のアノード端子を第１ダイオード１２１のアノード端子に接続し、第１ダイオード１２１のカソード端子を、抵抗１２３を介して第３ゲート端子Ｇ３に接続する等してもよい。
【００７８】
なお、構成例１においては、第１設定電圧Ｖ１は、第１ダイオード１２１、第１ツェナダイオード１２２及び抵抗１２３の定数調整で設定することができる。
【００７９】
また、第２制御部１２０は、例えば、図３に示す第２の構成例のように、第２ダイオード１２４と、第２ツェナダイオード１２５とで構成してもよい。これによっても、簡素な構成でカスコード素子１０を更に安全に制御させることができる。
【００８０】
この場合、第２ダイオード１２４のアノード端子は、第２ソース端子Ｓ２に接続し、第２ダイオード１２４のカソード端子は、第２ツェナダイオード１２５及び抵抗１２７を介して第１ゲート端子Ｇ１に接続する。
【００８１】
第２ツェナダイオード１２５のアノード端子は、抵抗１２７を介して第１ゲート端子Ｇ１に接続し、第２ツェナダイオード１２５のカソード端子は、第２ダイオード１２４を介して第２ソース端子Ｓ２に接続する。
【００８２】
なお、第２ダイオード１２４、及び、第２ツェナダイオード１２５の接続順については問わない。例えば、第２ダイオード１２４と第２ツェナダイオード１２５とを、逆に接続してもよい。
【００８３】
なお、構成例２においては、第１設定電圧Ｖ１は、第２ダイオード１２４、第２ツェナダイオード１２５及び抵抗１２７の定数調整で設定することができる。
【００８４】
第３制御部１３０は、第１制御部１１０によりスイッチング制御される第１スイッチＱ１のオフ期間中に、第１制御信号と同期して第２ソース端子電圧を補助的にバイアスする。
【００８５】
第３制御部１３０は、例えば、ダイオード１３６、ＭＯＳＦＥＴ１３７および抵抗１３８を有する。ダイオード１３６のカソード端子は、制御回路１００の端子１０５に接続され、制御回路１００の端子１０５及びカスコード素子１０の端子１５を介して接続点１１に接続される。ダイオード１３６のアノード端子は、ＭＯＳＦＥＴ１３７のソース端子に接続されている。
【００８６】
ＭＯＳＦＥＴ１３７のドレイン端子は、制御電源部１５０の出力部に接続されている。ＭＯＳＦＥＴ１３７のゲート端子は、抵抗１３８の一端に接続されている。ＭＯＳＦＥＴ１３７のソース端子は、ダイオード１３６のアノード端子に接続されている。抵抗１３８の他端は、駆動制御部１１３の出力部に接続されている。
【００８７】
制御電源部１５０は、制御回路１００がカスコード素子１０のスイッチングを制御するのに必要な制御電力を、第１制御部１１０および第３制御部１３０等に供給する。制御電源部１５０は、制御回路１００の端子１０７を介して直流電源７に接続され、直流電源７より電力供給を受ける。
【００８８】
上記第１制御部１１０、第２制御部１２０及び第３制御部１３０は、例えば、共通の半導体基板に形成すると、簡素な構成の制御回路１００を構成できる。
【００８９】
続いて、図５を参照しながら、本実施の形態に係る制御回路１００の動作及び効果について説明する。図５は、図１のスイッチング回路１の各部の動作波形図である。
【００９０】
なお、図５では、最上部から順に、第１ゲート端子電圧ＶＧＳ（Ｑ１）、接続点電圧Ｖ（Ｃ）、スイッチング電流Ｉ（Ｃ）、第２ゲート端子電圧ＶＧＳ（Ｑ２）および第２ドレイン端子電圧ＶＤＳ（Ｑ２）を示している。
【００９１】
第１ゲート端子電圧ＶＧＳ（Ｑ１）は、図１中のスイッチＱ１の第１ゲート端子Ｇ１と第１ソース端子Ｓ１との間の電圧を示す。接続点電圧Ｖ（Ｃ）は、図１中の接続点１１と基準点１２（スイッチＱ１のソース端子Ｓ１と同電位の点）との間の電圧を示す。
【００９２】
スイッチング電流Ｉ（Ｃ）は、スイッチＱ２の第２ドレイン端子Ｄ２および第２ソース端子Ｓ２と、スイッチＱ１の第１ドレイン端子Ｄ１および第１ソース端子Ｓ１と、に流れるスイッチング電流を示す。
【００９３】
第２ゲート端子電圧ＶＧＳ（Ｑ２）は、スイッチＱ２の第２ゲート端子Ｇ２と第２ソース端子Ｓ２との間の電圧を示す。第２ドレイン端子電圧ＶＤＳ（Ｑ２）は、スイッチＱ２の第２ドレイン端子Ｄ２と第２ソース端子Ｓ２との間の電圧を示す。
【００９４】
スイッチング回路１においては、第１ゲート端子電圧ＶＧＳ（Ｑ１）がＨｉｇｈレベルの期間（図５中の時刻ｔ２〜ｔ３の期間）に、第２ゲート端子電圧ＶＧＳ（Ｑ２）が約０［Ｖ］となり、カスコード素子１０がオンとなる。これにより、カスコード素子１０のスイッチング電流Ｉ（Ｃ）が図５中の時刻ｔ２〜ｔ３の期間中流れる。
【００９５】
また、第１ゲート端子電圧ＶＧＳ（Ｑ１）がＬｏｗレベルの期間（図５中の時刻ｔ１〜ｔ２の期間）は、第２ゲート端子電圧ＶＧＳ（Ｑ２）が負電圧にバイアスされる。
【００９６】
また、図５の時刻ｔ１〜ｔ２の期間、カスコード素子１０がオフし、カスコード素子１０のスイッチング電流Ｉ（Ｃ）が流れなくなる。
【００９７】
上記カスコード素子１０のスイッチング動作は、制御回路１００が生成する第１制御信号に基づいて行われる。
【００９８】
ここで、本実施の形態に係るカスコード素子１０を用いたスイッチング回路１においては、図５の時刻ｔ１〜ｔ２の期間では、第２制御部１２０は、第２ソース端子Ｓ２と第１ソース端子Ｓ１との間の電圧である第２ソース端子電圧（図５中のＶ（Ｃ））が第１設定電圧Ｖ１以上になった場合に、第２ソース端子電圧（図５中のＶ（Ｃ））が第１設定電圧Ｖ１未満となるように第１スイッチＱ１を線形領域で動作させる。
【００９９】
そして、第２制御部１２０は、第２ゲート端子電圧ＶＧＳ（Ｑ２）を第２設定電圧Ｖ２よりも更に負側にバイアスさせないように制御する。
【０１００】
具体的には、第１の構成例の場合、第２ソース端子電圧（図５中のＶ（Ｃ））が第１設定電圧Ｖ１以上になると、第３スイッチＱ３のゲートＧ３−ソースＳ３の電圧が第３スイッチＱ３の閾値に達し、第３スイッチＱ３がオンする。
【０１０１】
そうすると、制御回路１００の端子１０３およびカスコード素子１０の端子１３の電位が上昇し、第１スイッチＱ１のゲートＧ１−ソースＳ１間の電圧ＶＧＳ（Ｑ１）が第１スイッチＱ１の閾値に達し、第１スイッチＱ１がオンする。
【０１０２】
第１スイッチＱ１がオンすると、接続点１１の電位は低下し、第２ソース端子電圧（図５中のＶ（Ｃ））が第１設定電圧Ｖ１未満となり、第３スイッチＱ３がオフすることとなる。上記のような第３スイッチＱ３のオンオフ動作は、第１スイッチＱ１を線形領域で動作させることとなる。
【０１０３】
この場合において、図５に示すＶＧＳ（Ｑ１）の波形は、時刻ｔ１〜ｔ２の期間中、第１制御信号よりも高い周波数の電圧が重畳した波形となるが、これは第１スイッチＱ１を線形領域でスイッチング動作させているためであり、この動作によって、第２ゲート端子電圧ＶＧＳ（Ｑ２）等に重畳される、第１制御信号よりも高い周波数の電圧の振幅を、小さく抑えることができる。
【０１０４】
また、第２の構成例の場合は、第２ソース端子電圧（図５中のＶ（Ｃ））が第１設定電圧Ｖ１以上になると、第２ダイオード１２４、第２ツェナダイオード１２５及び抵抗１２７に電流が流れる。
【０１０５】
そうすると、制御回路１００の端子１０３およびカスコード素子１０の端子１３の電位が上昇し、第１スイッチＱ１のゲートＧ１−ソースＳ１の電圧ＶＧＳ（Ｑ１）が第１スイッチＱ１の閾値に達し、第１スイッチＱ１がオンする。
【０１０６】
第１スイッチＱ１がオンすると、接続点１１の電位は低下し、第２ソース端子電圧（図５中のＶ（Ｃ））が第１設定電圧Ｖ１未満となり、第２ダイオード１２４、第２ツェナダイオード１２５及び抵抗１２７に電流が流れなくなる。
【０１０７】
上記のような第２ダイオード１２４、第２ツェナダイオード１２５及び抵抗１２７に流す或いは流さなくする動作は、第１スイッチＱ１を線形領域で動作させることとなる。
【０１０８】
この場合においても、第１の構成例の場合と同様に、第２ゲート端子電圧ＶＧＳ（Ｑ２）等に重畳される、第１制御信号よりも高い周波数の電圧の振幅を、小さく抑えることができる。
【０１０９】
このようにして、第１の構成例の場合も第２の構成例の場合も、図５の時刻ｔ１〜ｔ２の期間では、第２ソース端子電圧（図５中のＶ（Ｃ））が第１設定電圧Ｖ１以上になった場合に、第２ソース端子電圧（図５中のＶ（Ｃ））が第１設定電圧Ｖ１未満となるように第１スイッチＱ１を線形領域で動作させる。そして、第２ゲート端子電圧（図５中のＶＧＳ（Ｑ２））を第２設定電圧Ｖ２よりも更に負側にバイアスさせないように制御する。
【０１１０】
従って、本実施の形態に係る制御回路１００によれば、第２ゲート端子電圧ＶＧＳ（Ｑ２）が、その絶対最大定格電圧を超えてしまい、カスコード素子１０を安全に動作させることができなくなるといった虞が解消され、カスコード素子１０を安定的かつ安全に動作させることができる。
【０１１１】
また、本実施の形態に係るカスコード素子１０を用いたスイッチング回路１においては、第３制御部１３０は、第１制御部１１０によりスイッチング制御される第１スイッチＱ１のオフ期間中（図５中の時刻ｔ１〜ｔ２の期間）に、第１制御信号と同期して第２ソース端子電圧を補助的にバイアスする。
【０１１２】
具体的には、図４に示した例の場合、発振部１１２が生成する発振信号と同期する第１制御信号がＬＯＷの期間中、すなわち、第１スイッチＱ１のオフ期間中（図５中の時刻ｔ１〜ｔ２の期間中）、ＭＯＳＦＥＴ１３７がオンし、制御電源部１５０から端子１０５及び端子１５を介して接続点１１の電位を上昇させ、第２ソース端子電圧を補助的にバイアスする。
【０１１３】
なお、ＭＯＳＦＥＴ１３７のゲート端子には、第１制御信号と同期した駆動信号が入力され、ＭＯＳＦＥＴ１３７が第１制御信号と同期してスイッチングする。これにより、第３制御部１３０は、図５中の時刻ｔ１〜ｔ２の期間に、第１制御信号と同期して第２ソース端子電圧を補助的にバイアスする。
【０１１４】
上記動作により、制御回路１００は、カスコード素子１０がオン状態からオフ状態に遷移した直後からカスコード素子１０がオンするまでの期間中（図５中の時刻ｔ１〜ｔ２の期間中）、第２ゲート端子電圧（図５中のＶＧＳ（Ｑ２））の変動を抑制し、カスコード素子１０のスイッチング制御を安定化させる。
【０１１５】
以上説明したように、本実施の形態に係る制御回路１００によれば、第１制御部１１０は、第１スイッチＱ１のスイッチング制御を行う第１制御信号を生成し、第１制御信号に基づいて第１スイッチＱ１のスイッチング制御を行い、第２制御部１２０は、第２ソース端子Ｓ２と第１ソース端子Ｓ１との間の電圧である第２ソース端子電圧Ｖ（Ｃ）が第１設定電圧Ｖ１以上になった場合に、第２ソース端子電圧Ｖ（Ｃ）が第１設定電圧Ｖ１未満となるように第１スイッチＱ１を線形領域で動作させ、第２ソース端子Ｓ２を基準とする第２ゲート端子Ｇ２の第２ゲート端子電圧を、第２設定電圧Ｖ２よりも更に負側にバイアスさせないように制御する。これにより、カスコード素子１０のスイッチングを安定かつ安全に制御することができる。
【０１１６】
本実施の形態に係る制御回路１００によれば、第３制御部１３０は、第１制御部１１０によりスイッチング制御される第１スイッチＱ１のオフ期間中に、第１制御信号と同期して第２ソース端子電圧Ｖ（Ｃ）を補助的にバイアスする。これにより、カスコード素子１０のスイッチングを安定的に制御することができる。
【０１１７】
本実施の形態において、カスコード素子１０の第２スイッチＱ２が高電子移動度トランジスタの場合、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子１０を安定的かつ安全に動作させ、高効率なスイッチング回路１を構成できる。
【０１１８】
本実施の形態において、カスコード素子１０の第２スイッチＱ２に用いる高電子移動度トランジスタが、窒化ガリウム又は炭化ケイ素をチャネルに用いたものである場合、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子を安定的かつ安全に動作させ、高効率なスイッチング回路を構成できる。
【０１１９】
本実施の形態において、カスコード素子１０の第２スイッチＱ２に用いる高電子移動度トランジスタが、酸化物半導体をチャネルに用いたものである場合、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子を安定的かつ安全に動作させ、高効率なスイッチング回路を構成できる。
【０１２０】
本実施の形態において、カスコード素子１０の第２スイッチＱ２に用いる高電子移動度トランジスタが、酸化スズ、酸化亜鉛、酸化インジウム又はこれらを複合した複合酸化物半導体である場合、高速スイッチング、低オン抵抗、高耐圧および高温動作といった特徴を有するカスコード素子を安定的かつ安全に動作させ、高効率なスイッチング回路を構成できる。
【０１２１】
本実施の形態において、第２設定電圧Ｖ２は、第２スイッチＱ２の第２ゲート端子Ｇ２と第２ソース端子Ｓ２との間の絶対最大定格電圧である第２ゲート端子絶対最大定格電圧よりも低い値となるように設定すると、カスコード素子１０を更に安全に制御させることができる。
【０１２２】
本実施の形態において、第２制御部１２０は、例えば、第２ソース端子Ｓ２と第１ゲート端子Ｇ１との間の電圧を、第２ゲート端子絶対最大定格電圧から、第１スイッチＱ１がターンオンする第１スイッチ閾値電圧を、減算して得られる減算値よりも低い値になるように制御するような構成にすると、カスコード素子１０を更に安定的かつ安全に動作させることができる。
【０１２３】
本実施の形態において、第２制御部１２０は、第３ドレイン端子Ｄ３と第３ソース端子Ｓ３と第３ゲート端子Ｇ３とを有する第３スイッチＱ３と、第１ダイオード１２１と、第１ツェナダイオード１２２とを有し、第３スイッチＱ３は、第２ソース端子Ｓ２と第１ゲート端子Ｇ１とを、短絡又は開放するよう接続され、第１ダイオード１２１のアノード端子は、第２ソース端子Ｓ２に直接又は間接的に接続され、第１ダイオード１２１のカソード端子は、第３ゲート端子Ｇ３に直接又は間接的に接続され、第１ツェナダイオード１２２のアノード端子は、第３ゲート端子Ｇ３に直接又は間接的に接続され、第１ツェナダイオード１２２のカソード端子は、第２ソース端子に直接又は間接的に接続されている。
そのため、簡素な構成で、安定的かつ安全に動作させることができる制御回路を提供することができる。
【０１２４】
本実施の形態において、第２制御部１２０は、第２ダイオード１２４と第２ツェナダイオード１２５とを有し、第２ダイオード１２４のアノード端子は、第２ソース端子Ｓ２に直接又は間接的に接続され、第２ダイオード１２４のカソード端子は、第１ゲート端子Ｇ１に直接又は間接的に接続され、第２ツェナダイオード１２５のアノード端子は、第１ゲート端子Ｇ１に直接又は間接的に接続され、第２ツェナダイオード１２５のカソード端子は、第２ソース端子Ｓ２に直接又は間接的に接続されている。
そのため、更に、簡素な構成で、安定的かつ安全に動作させることができる制御回路を提供することができる。
【０１２５】
本実施の形態において、第１制御部１１０、第２制御部１２０及び第３制御部１３０は、共通の半導体基板に形成すると、簡素な構成の制御回路１００を構成できる。
【０１２６】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【０１２７】
１：スイッチング回路
３、７：直流電源
４、５：抵抗
８：寄生インダクタンタ
１０：カスコード素子
１１：接続点
１３、１４、１５、１６：端子
１００：制御回路
１０３、１０４、１０５、１０６、１０７、１０９：端子
１１０：第１制御部
１１１：駆動部
１１２：発振部
１１３：駆動制御部
１２０：第２制御部
１２１：第１ダイオード
１２２：第１ツェナダイオード
１２３：抵抗
１２４：第２ダイオード
１２５：第２ツェナダイオード
１２７：抵抗
１３０：第３制御部
Ｑ１：第１スイッチ
Ｑ２：第２スイッチ
Ｑ３：第３スイッチ
【図１】
0006278874.tif 000002
【図２】
0006278874.tif 000003
【図３】
0006278874.tif 000004
【図４】
0006278874.tif 000005
【図５】
0006278874.tif 000006
【図６】
0006278874.tif 000007
【図７】
0006278874.tif 000008