(57)【特許請求の範囲】
【請求項１】
第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層の主成分がＳｉを２５重量％以上含むガラスで構成されており、
前記外部電極が少なくともＳｉを含むガラスを含み、
前記外部電極が前記側面において前記絶縁層の前記第２軸方向の端部を被覆しており、
前記側面における前記絶縁層と前記外部電極の接合部の少なくとも一部に、拡散層が存在し、
前記拡散層では、前記接合部に垂直な方向に沿ってＳｉの濃度の勾配があり、
前記絶縁層のガラスに含まれるＳｉの平均重量比率をＧＳｉとして、
前記外部電極のガラスに含まれるＳｉの平均重量比率をＴＳｉとした場合に、
ＧＳｉ／ＴＳｉが１．０＜ＧＳｉ／ＴＳｉ≦１５．０を満たすことを特徴とする積層電子部品。
【請求項２】
前記素子本体の前記第３軸の方向に相互に向き合う一対の主面にそれぞれ前記絶縁層が備えられており、
前記外部電極が前記主面において前記絶縁層の前記第２軸方向の端部を被覆しており、
前記主面における前記絶縁層と前記外部電極の接合部の少なくとも一部に、前記拡散層が存在する請求項１に記載の積層電子部品。
【請求項３】
前記拡散層の前記接合部に垂直な方向に沿う厚みをｄＤとして、
前記厚みｄＤに対応する部位の前記接合部に垂直な方向の内側に存在する前記絶縁層の厚みをｄＧＤとした場合に、
ｄＤ／ｄＧＤは０．００３〜０．３である請求項１または２に記載の積層電子部品。
【請求項４】
前記接合部の前記外部電極側において、ガラスが凝集している凝集部分が存在し、
前記第１軸および前記第２軸に平行な任意の切断面において、
前記凝集部分の前記接合部に垂直な方向に沿う最大厚みをｄＴ１として、
前記厚みｄＴ１に対応する部位の前記接合部に垂直な方向の内側に存在する前記絶縁層の厚みをｄＧＴ１として、
０．２＜ｄＴ１／ｄＧＴ１を満たし、
前記絶縁層に接している前記凝集部分を界面凝集として、
前記側面の前記外部電極の端から前記第２軸方向に１００μｍの領域に存在する前記界面凝集の個数をｎＡ１とした場合に、
２≦ｎＡ１を満たす請求項１〜３に記載の積層電子部品。
【請求項５】
前記素子本体の前記第３軸の方向に相互に向き合う一対の主面にそれぞれ前記絶縁層が備えられており、
前記第２軸および前記第３軸に平行な任意の切断面において、
前記凝集部分の前記接合部に垂直な方向に沿う最大厚みをｄＴ３として、
前記厚みｄＴ３に対応する部位の前記接合部に垂直な方向の内側に存在する前記絶縁層の厚みをｄＧＴ３として、
０．２＜ｄＴ３／ｄＧＴ３を満たし、
前記絶縁層に接している前記凝集部分を前記界面凝集として、
前記主面の前記外部電極の端から前記第２軸方向に１００μｍの領域に存在する前記界面凝集の個数をｎＡ３とした場合に、
２≦ｎＡ３を満たす請求項４に記載の積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層電子部品に関する。
【０００２】
近年、携帯電話などのデジタル電子機器に使用される電子回路の高密度化に伴う電子部品の小型化に対する要求は高く、当該回路を構成する積層電子部品の小型化、大容量化が急速に進んでいる。
【０００３】
特許文献１には、成形された連続した誘電体生シートの上に、長手方向に帯状に連続した内部電極を塗布印刷する工程と、この内部電極が印刷された誘電体生シートおよび、内部電極が印刷されていない連続した誘電体生シートを連続的に積層する工程と、連続した積層体を個々に切断後、内部電極の露出した部分のうち、外部電極を付けない部分に絶縁層を形成する工程と、内部電極の露出した部分に外部電極を形成する工程よりなる積層セラミックコンデンサの製造方法が開示されている。
【０００４】
しかしながら、特許文献１に開示されている積層セラミックコンデンサは、外部電極と絶縁層が、互いに異なる領域に形成されることから、外部電極の形成領域が制限され、実装時のはんだ付けに十分な面積を確保することができず、部品の固着強度やたわみ強度が低くなる問題がある。
【０００５】
部品の固着強度やたわみ強度を向上させるために、外部電極の一部がセラミック焼結体の側面まで広がった構造にすることが考えられるが、絶縁層と外部電極が十分に接着しにくく、めっき処理後に外部電極が剥れたり、機械的強度が低下したりするなどの課題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５９−２２２９１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の実状に鑑みてなされたものであり、めっき処理後における外部電極の剥れを抑制でき、機械的強度に優れた積層電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の積層電子部品は、以下の通りである。
【０００９】
［１］第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
前記素子本体の前記第１軸の方向に相互に向き合う一対の端面（側面）にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層の主成分がＳｉを２５重量％以上含むガラスで構成されており、
前記外部電極が少なくともＳｉを含むガラスを含み、
前記外部電極が前記素子本体の前記第１軸方向の端面において前記絶縁層の前記第２軸方向の端部を被覆しており、
前記素子本体の前記第１軸方向の端面における前記絶縁層と前記外部電極の接合部の少なくとも一部に、拡散層が存在し、
前記拡散層では、前記接合部に垂直な方向に沿ってＳｉの濃度の勾配があることを特徴とする積層電子部品。
【００１０】
本発明によれば、積層電子部品が所定の絶縁層、外部電極および拡散層を有することで、めっき処理後における外部電極の剥れを抑制でき、機械的強度に優れた積層電子部品を提供できる。
【００１１】
上記［１］の具体的態様として、下記の態様が例示される。
【００１２】
［２］前記素子本体の前記第３軸の方向に相互に向き合う一対の端面（主面）にそれぞれ前記絶縁層が備えられており、
前記外部電極が前記素子本体の前記第３軸方向の端面において前記絶縁層の前記第２軸方向の端部を被覆しており、
前記素子本体の前記第３軸方向の端面における前記絶縁層と前記外部電極の接合部の少なくとも一部に、前記拡散層が存在する前記［１］に記載の積層電子部品。
【００１３】
［３］前記拡散層の前記接合部に垂直な方向に沿う厚みをｄＤとして、
前記厚みｄＤに対応する部位の前記接合部に垂直な方向の内側に存在する前記絶縁層の厚みをｄＧＤとした場合に、
ｄＤ／ｄＧＤは０．００３〜０．３である前記［１］または［２］に記載の積層電子部品。
【００１４】
［４］前記絶縁層のガラスに含まれるＳｉの平均重量比率をＧＳｉとして、
前記外部電極のガラスに含まれるＳｉの平均重量比率をＴＳｉとした場合に、
ＧＳｉ／ＴＳｉが１．０＜ＧＳｉ／ＴＳｉ≦１５．０を満たす前記［１］〜［３］のいずれかに記載の積層電子部品。
【００１５】
［５］前記接合部の前記外部電極側において、ガラスが凝集している凝集部分が存在し、
前記第１軸および前記第２軸に平行な任意の切断面において、
前記凝集部分の前記接合部に垂直な方向に沿う最大厚みをｄＴ１として、
前記厚みｄＴ１に対応する部位の前記接合部に垂直な方向の内側に存在する前記絶縁層の厚みをｄＧＴ１として、
０．２＜ｄＴ１／ｄＧＴ１を満たし、
前記絶縁層に接している前記凝集部分を界面凝集として、
前記素子本体の前記第１軸方向の端面の前記外部電極の端から前記第２軸方向に１００μｍの領域に存在する前記界面凝集の個数をｎＡ１とした場合に、
２≦ｎＡ１を満たす前記［４］に記載の積層電子部品。
【００１６】
［６］前記第２軸および前記第３軸に平行な任意の切断面において、
前記凝集部分の前記接合部に垂直な方向に沿う最大厚みをｄＴ３として、
前記厚みｄＴ３に対応する部位の前記接合部に垂直な方向の内側に存在する前記絶縁層の厚みをｄＧＴ３として、
０．２＜ｄＴ３／ｄＧＴ３を満たし、
前記絶縁層に接している前記凝集部分を前記界面凝集として、
前記素子本体の前記第３軸方向の端面の前記外部電極の端から前記第２軸方向に１００μｍの領域に存在する前記界面凝集の個数をｎＡ３とした場合に、
２≦ｎＡ３を満たす前記［５］に記載の積層電子部品。
【００１７】
また、上記目的を達成するための積層電子部品の製造方法としては、特に限定されないが、以下の製造方法が挙げられる。
【００１８】
［７］第１軸の方向に連続し、第１軸および第２軸を含む平面に実質的に平行な内部電極パターン層が形成されたグリーンシートを第３軸の方向に積層してグリーン積層体を得る工程と、
前記グリーン積層体を前記第２軸および前記第３軸を含む平面に平行な切断面が得られるように切断してグリーンチップを得る工程と、
前記グリーンチップを焼成して、内部電極層と誘電体層とが交互に積層された素子本体を得る工程と、
前記素子本体の前記第１軸方向の端面に絶縁層用ペーストを塗布して、焼き付けることにより、絶縁層が形成されたセラミック焼結体を得る工程と、
前記セラミック焼結体の前記第２軸方向の端面に金属ペーストを焼き付けて外部電極を形成する工程と、
前記外部電極の表面にめっき処理をする工程と、を有し、
前記絶縁層の主成分がＳｉを２５重量％以上含むガラスで構成されており、
前記外部電極が少なくともＳｉを含むガラスを含み、
前記外部電極が前記素子本体の前記第１軸方向の端面において前記絶縁層の前記第２軸方向の端部を被覆しており、
前記素子本体の前記第１軸方向の端面における前記絶縁層と前記外部電極の接合部の少なくとも一部に、拡散層が存在し、
前記拡散層では、前記接合部に垂直な方向に沿ってＳｉの濃度の勾配があることを特徴とする積層電子部品の製造方法。
【図面の簡単な説明】
【００１９】
【図１Ａ】図１Ａは、本発明の実施形態に係る積層セラミックコンデンサの概略断面図である。
【図１Ｂ】図１Ｂは、本発明の実施形態に係る積層セラミックコンデンサの概略断面図である。
【図２Ａ】図２Ａは、図１Ａに示すIIＡ‐IIＡ線に沿う断面図である。
【図２Ｂ】図２Ｂは、図１Ａに示すIIＢ‐IIＢ線に沿う断面図である。
【図２Ｃ】図２Ｃは、図１Ｂに示すIIＣ‐IIＣ線に沿う断面図である。
【図３Ａ】図３Ａは、図２Ｂの要部断面図である。
【図３Ｂ】図３Ｂは、図３Ａの要部断面図である。
【図３Ｃ】図３Ｃは、図３Ｂの要部断面図である。
【図３Ｄ】図３Ｄは、本発明の実施形態に係る積層セラミックコンデンサの外部電極、接合部および絶縁層におけるＳｉ濃度を示すグラフである。
【図４】図４は、図１Ａに示す積層セラミックコンデンサの製造過程におけるグリーンシートの積層工程を示す概略断面図である。
【図５Ａ】図５Ａ（ａ）は、図４に示すＶ‐Ｖ線に沿うｎ層目の内部電極パターン層の一部を示す平面図であり、図５Ａ（ｂ）は、ｎ＋１層目の内部電極パターン層の一部を示す平面図である。
【図５Ｂ】図５Ｂは、図４に示すＶ‐Ｖ線に沿う内部電極パターン層の一部を示す平面図である。
【図６Ａ】図６Ａは図４に示すグリーンシートを積層後の積層体のＸ‐Ｚ軸平面に平行な概略断面図である。
【図６Ｂ】図６Ｂは図４に示すグリーンシートを積層後の積層体のＹ‐Ｚ軸平面に平行な概略断面図である。
【図７】図７は本実施例の外部電極不良数の測定方法を説明する模式図である。
【図８】図８は本実施例の停止たわみ試験および限界たわみ試験の方法を説明する模式図である。
【発明を実施するための形態】
【００２０】
本実施形態に基づき、図面を参照しつつ詳細に説明するが、本発明は以下に説明する実施形態のみに限定されない。
【００２１】
また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。
【００２２】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００２３】
積層セラミックコンデンサの全体構成
本実施形態に係る積層電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。
【００２４】
図１Ａまたは図１Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２は、セラミック焼結体４と、第１外部電極６と、第２外部電極８とを有する。また、図１Ｂまたは図２Ａに示すように、セラミック焼結体４は、素子本体３と絶縁層１６とを有する。
【００２５】
素子本体３は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層１０と内部電極層１２とを有し、内側誘電体層１０の間に内部電極層１２がＺ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層１２と内側誘電体層１０は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。
【００２６】
内側誘電体層１０と、内部電極層１２とが交互に積層される部分が内装領域１３である。
【００２７】
また、素子本体３は、その積層方向Ｚ（Ｚ軸）の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層を複数積層して形成してある。
【００２８】
なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。
【００２９】
内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでも異なっていてもよく、特に限定されず、たとえば、ＡＢＯ３などのペロブスカイト構造の誘電体材料やニオブ酸アルカリ系セラミックを主成分として構成される。
【００３０】
ＡＢＯ３において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．０２０である。
【００３１】
このほか、副成分として、二酸化珪素、酸化アルミニウム、酸化マグネシウムのようなアルカリ金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等が挙げられるがこれらに限定されない。その含有量も組成等に応じて適宜決定すればよい。
【００３２】
なお、副成分として、二酸化珪素、酸化アルミニウムを用いることで、焼成温度を低下させることができる。また、副成分として、酸化マグネシウムのようなアルカリ金属化合物、酸化マンガン、希土類元素酸化物、酸化バナジウム等を用いることで、寿命の改善ができる。
【００３３】
内側誘電体層１０および外側誘電体層の積層数は、用途等に応じて適宜決定すればよい。
【００３４】
交互に積層される一方の内部電極層１２は、セラミック焼結体４のＹ軸方向第１端部の外側に形成してある第１外部電極６の内側に対して電気的に接続してある引出部１２Ａを有する。また、交互に積層される他方の内部電極層１２は、セラミック焼結体４のＹ軸方向第２端部の外側に形成してある第２外部電極８の内側に対して電気的に接続してある引出部１２Ｂを有する。
【００３５】
内装領域１３は、容量領域１４と引出領域１５Ａ，１５Ｂとを有する。容量領域１４は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域１５Ａは、外部電極６に接続する内部電極層１２の引出部１２Ａの間に位置する領域である。引出領域１５Ｂは、外部電極８に接続する内部電極層１２の引出部１２Ｂの間に位置する領域である。
【００３６】
内部電極層１２に含有される導電材は特に限定されず、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌ、Ｐｔなどの金属、またはそれらの合金を用いることができる。Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていてもよい。
【００３７】
内部電極層１２は、市販の電極用ペーストを使用して形成してもよく、内部電極層１２の厚みは用途等に応じて適宜決定すればよい。
【００３８】
図２Ａに示すように、素子本体３のＸ軸方向の両端面には、絶縁層１６が備えられている。
【００３９】
なお、図１Ｂおよび図２Ｃに示すように、素子本体３のＺ軸方向の両端面にも絶縁層１６が備えられていてもよい。
【００４０】
さらに、絶縁層１６は、素子本体３のＹ軸方向の両端面のＸ軸方向の端部を一部覆っていてもよいが、絶縁層１６は、図１Ａに示す素子本体３のＹ軸方向の両端面は広く覆っていないことが好ましい。素子本体３のＹ軸方向の両端面には、外部電極６，８が形成されて内部電極層１２と接続される必要があるからである。
【００４１】
本実施形態では、絶縁層１６と内側誘電体層１０との界面に、絶縁層１６の構成成分の少なくとも一つが内側誘電体層１０に拡散した反応相が形成されていてもよい。絶縁層１６と内側誘電体層１０との界面に反応相を有することで、素子本体３の端面がガラスで埋められ、界面の空隙率を最小限に抑えることができる。これにより、素子本体３の端面の絶縁性が向上し、耐電圧性を向上できる。また、誘電体層と絶縁層１６の界面に反応相を有することで、誘電体層と絶縁層１６の界面の接着性を向上させることができる。これにより、素子本体３と絶縁層１６のデラミネーションを抑制し、その抗折強度を高めることができる。
【００４２】
反応相の認定については、例えば、セラミック焼結体４の誘電体層と絶縁層１６の界面について、Ｓｉ元素のＳＴＥＭ−ＥＤＳ分析を行い、Ｓｉ元素のマッピングデータを得て、Ｓｉ元素が存在する箇所を反応相と認定できる。
【００４３】
本実施形態では、図２Ｂに示すように、外部電極６，８が、素子本体３のＸ軸方向の端面において絶縁層１６のＹ軸方向の端部を被覆している。
【００４４】
また、本実施形態では、図１Ｂに示すように、外部電極６，８が、素子本体３のＺ軸方向の端面において絶縁層１６のＹ軸方向の端部を被覆していてもよい。
【００４５】
本実施形態の絶縁層１６の主成分は、Ｓｉを２５重量％以上含むガラスで構成されている。これにより、外部電極６，８の剥れを抑制できる。これは、絶縁層１６の主成分のガラスに含まれるＳｉが多いほど、絶縁層１６の耐めっき性が向上し、めっきによる劣化を抑制できるためであると考えられる。また、絶縁層１６の主成分のガラスに含まれるＳｉを２５重量％以上とすることで、後述する拡散層１８ａを形成できる。これにより、絶縁層１６と外部電極６，８の接合が強くなり、停止たわみ試験に耐え得る。上記の観点から、本実施形態の絶縁層１６の主成分は、Ｓｉを２５重量％〜７０重量％含むガラスで構成されていることが好ましい。
【００４６】
なお、絶縁層１６の主成分とは、絶縁層１６に、４０ｖｏｌ％以上含まれる成分を言い、好ましくは、絶縁層１６の主成分とは、絶縁層１６に、６０ｖｏｌ％以上含まれる成分を言う。
【００４７】
本実施形態の絶縁層１６にはＳｉの他、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｔｉ、Ｚｒ、Ｂ、Ｐ、Ｚｎ、Ａｌ等を含んでいてもよい。
【００４８】
また、絶縁層１６をガラス成分で構成することにより、固着強度が良好になる。これは、ガラスと素子本体３との界面に反応相が形成されるため、ガラスと素子本体３の密着性が他の絶縁性物質に比べて優れているためであると考えられる。
【００４９】
さらに、ガラスはセラミックに比べて絶縁性が高い。このため、絶縁層１６の主成分がセラミックの場合に比べて、絶縁層１６の主成分がガラスで構成されている場合は、向かい合う外部電極６，８の距離を短くしても、ショート発生率を低くできる。したがって、絶縁層１６がセラミックで構成されている場合に比べて、絶縁層１６の主成分がガラスで構成されている場合は、外部電極６，８がセラミック焼結体４のＸ軸方向端面のＹ軸方向端部およびＺ軸方向端面のＹ軸方向端部を広く覆う構成にしても、ショート発生率を低くできる。この効果は、素子本体３のＺ軸方向の端面の全面にも絶縁層１６が形成されている場合に、より顕著である。
【００５０】
本実施形態の絶縁層１６に含まれるガラスの軟化点は、６００℃〜９５０℃であることが好ましい。これにより、絶縁層１６を焼き付けする際に、誘電体層のセラミック粒子の粒成長を防ぐことができ、信頼性などの特性の劣化を抑制することができる。上記の観点から、本実施形態の絶縁層１６に含まれるガラスの軟化点は、６００℃〜８５０℃であることがより好ましい。
【００５１】
本実施形態の絶縁層１６に含まれるガラス以外の成分は特に限定されず、たとえば、セラミックフィラーを含んでいてもよく、ＢａＴｉＯ３、ＣａＴｉＯ３、Ａｌ２Ｏ３、ＣａＺｒＯ３、ＭｇＯ、ＺｒＯ２、Ｃｒ２Ｏ３、ＣｏＯ等を含んでいてもよい。
【００５２】
素子本体３の端面を絶縁層１６で被覆することにより、絶縁性が高められるだけでなく、外部からの環境負荷に対して、耐久性、耐湿性が増す。また、焼成後の素子本体３のＸ軸方向の端面を絶縁層１６が被覆することによりサイドギャップを形成するため、サイドギャップの幅が小さく、かつ、均一な絶縁層１６を形成することができる。
【００５３】
図３Ｂおよび図３Ｃに示すように、外部電極６，８は、電極膜６ａ，８ａと、電極膜６ａ，８ａを被覆する被覆層６ｂ，８ｂとを有する。被覆層６ｂ，８ｂはめっき処理により形成されている。本実施形態の電極膜６ａ，８ａは、少なくともＳｉを含むガラスを含む。これにより、後述する拡散層１８ａを形成することができ、外部電極６，８と絶縁層１６の接合が強くなり、めっき処理後における外部電極６，８の剥れを抑制でき、停止たわみ試験に耐え得る機械的強度を有する。上記の観点から、電極膜６ａ，８ａのガラスのＳｉ含有量は１重量％〜６５重量％であることが好ましい。
【００５４】
また、電極膜６ａ，８ａにおけるガラスの含有量は５重量％〜４０重量％であることが好ましい。
【００５５】
電極膜６ａ，８ａに含まれるその他の成分は特に限定されず、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕあるいはこれらの合金、導電性樹脂など公知の導電材を用いることができる。
【００５６】
外部電極６，８の厚みは、用途等に応じて適宜決定すればよい。
【００５７】
本実施形態では、絶縁層１６のガラスに含まれるＳｉの平均重量比率をＧＳｉとして、外部電極６，８のガラスに含まれるＳｉの平均重量比率をＴＳｉとした場合に、ＧＳｉ／ＴＳｉが、１．０＜ＧＳｉ／ＴＳｉ≦１５．０を満たすことが好ましい。
【００５８】
ＧＳｉ／ＴＳｉが１．０＜ＧＳｉ／ＴＳｉ≦１５．０の場合、後述する拡散層１８ａを存在させることができ、ＧＳｉ／ＴＳｉが１．０以下の場合に比べて、静電容量を高くでき、外部電極の強度を良好にできる。ＧＳｉ／ＴＳｉが１以下の場合、外部電極６，８中のガラスよりも、絶縁層１６中のガラスの方が軟化点が低くなるため、外部電極６，８を焼き付ける際に、絶縁層１６が軟化し、絶縁層１６のガラス成分が誘電体層に拡散して、静電容量が低下する傾向となる。
【００５９】
また、ＧＳｉ／ＴＳｉが１．０＜ＧＳｉ／ＴＳｉ≦１５．０の場合、ＧＳｉ／ＴＳｉが１５．０より大きい場合に比べて、静電容量を高くでき、限界たわみ試験の結果を良好にできる。
【００６０】
ＧＳｉ／ＴＳｉが１５．０より大きい場合は、外部電極６，８に含まれるガラスに比べて、絶縁層１６に含まれるガラスの軟化点が高くなり過ぎる傾向となる。その結果、絶縁層１６と外部電極６，８の接合部１８に後述する拡散層１８ａを形成するためには、外部電極６，８の本来の適正焼き付け温度よりも高い温度で外部電極６，８の焼き付けを行う必要があり、外部電極６，８に含まれるガラスがセラミック焼結体４の端面に過剰に拡散する。このため、内部電極層１２と外部電極６，８との結合にばらつきが生じ、静電容量が低下する傾向となる。
【００６１】
上記の観点から、ＧＳｉ／ＴＳｉは、２．０〜８．０であることがより好ましい。
【００６２】
図３Ａ〜図３Ｃに示すように、本実施形態では、素子本体３のＸ軸方向の端面における絶縁層１６と外部電極６，８の接合部１８の少なくとも一部に拡散層１８ａが存在する。
【００６３】
図３Ｄの横軸は、図３Ａ〜図３Ｃに示す絶縁層１６と外部電極６，８の接合部１８付近において、外部電極６，８から絶縁層１６に向かう方向の距離を示している。また、図３Ｄの縦軸は、Ｓｉの濃度を示している。
【００６４】
図３ＤのｄＤで示した部分が、拡散層１８ａに相当する部分であり、拡散層１８ａでは、外部電極６，８から絶縁層１６に向かう方向に沿って増大するＳｉの濃度勾配が存在する。
【００６５】
本実施形態の拡散層１８ａのＳｉの濃度勾配は、絶縁層１６と外部電極６，８の接合部１８に垂直な方向に沿って、好ましくは、０．１μｍ〜５．０μｍ厚みである。これにより、絶縁層１６と外部電極６、８の接合強度を高め、ガラスを主成分とした絶縁層であっても高いたわみ強度を得ることができる。但し、拡散層が厚い場合、同時に外部電極６、８の厚みも厚くなることが予想され、部品全体の容量密度を下げる恐れが生じる、上記の観点から、Ｓｉの濃度勾配は、絶縁層１６と外部電極６，８の接合部１８に垂直な方向に沿って、０．１μｍ〜２．０μｍ厚みであることがより好ましい。
【００６６】
Ｓｉの濃度の測定方法は特に限定されないが、例えば、断面ＴＥＭ（ＳＴＥＭ）‐ＥＤＸ等の元素分析やライン分析にて測定することができる。
【００６７】
なお、素子本体３のＺ軸方向の端面における絶縁層１６と外部電極６，８の接合部１８の少なくとも一部にも拡散層１８ａが存在してもよい。
【００６８】
図３Ｃに示すように、本実施形態では、素子本体３のＸ軸方向の端面における絶縁層１６と外部電極６，８の接合部１８の外部電極６，８側において、ガラスが凝集している凝集部分１９が存在する。なお、凝集部分１９は、拡散層１８ａを含んでいてもよい。
【００６９】
図３Ｃに示すように、Ｘ軸およびＹ軸に平行な任意の切断面において、凝集部分１９の接合部１８に垂直な方向に沿う最大厚みをｄＴとして、厚みｄＴに対応する部位の接合部１８に垂直な方向の内側に存在する絶縁層１６の厚みをｄＧＴとして、０．２＜ｄＴ／ｄＧＴを満たし、絶縁層１６に接している凝集部分１９を界面凝集１９ａとする。
【００７０】
本実施形態では、図３Ｂに示すように、素子本体３のＸ軸方向の端面の外部電極６，８の端からＹ軸の方向に１００μｍの領域に存在する界面凝集１９ａの個数をｎＡ１とした場合に、２≦ｎＡ１であることが好ましい。これにより、停止たわみ試験に耐えることができ、外部電極６，８の強度を良好にし、静電容量を高くすることができる。界面凝集１９ａの個数が多いほど、絶縁層１６と外部電極６，８の接合が強くなり、外部電極６，８の強度が良好になる。
【００７１】
上記の観点から、ｎＡ１は、４〜１０であることがより好ましく、ｄＴ１／ｄＧＴ１が０．２〜０．５である凝集部分１９を界面凝集１９ａとすることが好ましい。
【００７２】
また、図示していないが、素子本体３のＺ軸方向の端面における絶縁層１６と外部電極６，８の接合部１８においても、ガラスが凝集している凝集部分１９が存在してもよい。
【００７３】
この場合、Ｙ軸およびＺ軸に平行な任意の切断面において、凝集部分１９の接合部１８に垂直な方向に沿う最大厚みをｄＴ３として、厚みｄＴ３に対応する部位の接合部１８に垂直な方向の内側に存在する絶縁層１６の厚みをｄＧＴ３として、０．２＜ｄＴ３／ｄＧＴ３を満たし、絶縁層１６に接している凝集部分１９を界面凝集１９ａとする。
【００７４】
本実施形態では、素子本体３のＺ軸方向の端面における外部電極６，８の端からＹ軸の方向に１００μｍの領域に存在する界面凝集１９ａの個数をｎＡ３とした場合に、２≦ｎＡ３であることが好ましい。これにより、停止たわみ試験に耐えることができ、外部電極６，８の強度を良好にし、静電容量を高くすることができる。界面凝集１９ａの個数が多いほど、絶縁層１６と外部電極６，８の接合が強くなり、外部電極６，８の強度が良好になる。
【００７５】
上記の観点から、ｎＡ３は、４〜１０であることがより好ましく、ｄＴ３／ｄＧＴ３が０．２〜０．５である凝集部分１９を界面凝集１９ａとすることが好ましい。
【００７６】
ｎＡ１およびｎＡ３は、外部電極６，８に含まれるガラスの量を調整したり、外部電極６，８の焼き付けの際の温度や時間を調整することで制御できる。
【００７７】
なお、図１において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が、引出領域１５Ａ，１５Ｂ（引出部１２Ａ，１２Ｂ）が形成される方向に一致する。
【００７８】
素子本体３の形状やサイズは、目的や用途に応じて適宜決定すればよいが、Ｘ軸方向の幅Ｗ０は０．１ｍｍ〜１．６ｍｍ、Ｙ軸方向の長さＬ０は０．２ｍｍ〜３．２ｍｍ、Ｚ軸方向の高さＨ０は０．１ｍｍ〜１．６ｍｍであることが好ましい。
【００７９】
後述する本実施形態の製造方法によれば、従来に比べて取得容量の向上が可能となる。この際に、素子本体３のサイズが上記のサイズである場合に、その効果がより顕著となる。上記の観点から、本実施形態の素子本体３のサイズは、Ｘ軸方向の幅Ｗ０が０．１ｍｍ〜０．５ｍｍ、Ｙ軸方向の長さＬ０が０．２ｍｍ〜１．０ｍｍ、Ｚ軸方向の高さＨ０が０．１ｍｍ〜０．５ｍｍであることがより好ましい。
【００８０】
本実施形態では、素子本体３のＸ軸方向の端面が鏡面研磨されていてもよいし、積層方向（Ｚ軸方向）に隣接する内側誘電体層１０で挟まれる内部電極層１２のＸ軸方向の端部が、素子本体３のＸ軸方向の端面、すなわち、内側誘電体層１０のＸ軸方向端部から内側に所定の引込み距離で凹んでいてもよい。
【００８１】
内部電極層１２のＸ軸方向端部の引き込みは、たとえば内部電極層１２を形成する材料と内側誘電体層１０を形成する材料との焼結収縮率の違いにより形成される。
【００８２】
本実施形態では、図２Ａに示すように、絶縁層１６のうち、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６の外面までの区間をギャップ部としている。
【００８３】
本実施形態では、ギャップ部のＸ軸方向の幅Ｗｇａｐは、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６のＸ軸方向の端面までの寸法に一致するが、幅Ｗｇａｐは、Ｚ軸方向に沿って均一である必要はなく、多少変動していても良い。幅Ｗｇａｐの平均は、好ましくは、１μｍ〜３０μｍである。これにより、絶縁層１６の熱膨張係数の影響が小さくなり、素子本体３と絶縁層１６の熱膨張係数差による構造欠陥を抑制できる。
【００８４】
セラミック焼結体４のＸ軸方向の両側の幅Ｗｇａｐは相互に同じでも異なっていてもよい。
【００８５】
また、上記の幅Ｗｇａｐの平均は、素子本体３の幅Ｗ０に比較すれば、きわめて小さい。本実施形態では、従来に比較して、幅Ｗｇａｐをきわめて小さくすることが可能になり、しかも、内部電極層１２の引込み距離が十分に小さい。そのため、本実施形態では、小型でありながら、大きな容量の積層セラミックコンデンサ２を得ることができる。
【００８６】
なお、素子本体３の幅Ｗ０は、内側誘電体層１０のＸ軸方向に沿う幅に一致する。
【００８７】
Ｗｇａｐを上記の範囲内とすることで、クラックが発生しにくくなると共に、セラミック焼結体４がより小型化されても、静電容量の低下が少ない。
【００８８】
図３Ｃに示すように、本実施形態の拡散層１８ａの接合部に垂直な方向に沿う厚みをｄＤとして、厚みｄＤに対応する部位の接合部に垂直な方向の内側に存在する絶縁層１６の厚みをｄＧＤとした場合に、ｄＤ／ｄＧＤは、０．００３〜０．３であることが好ましい。
【００８９】
ｄＤ／ｄＧＤが０．００３以上の場合は、ｄＤ／ｄＧＤが０．００３未満の場合に比べて、絶縁層１６と外部電極６，８の接合が十分であり、限界たわみ試験の結果が良好となる。
【００９０】
ｄＤ／ｄＧＤが０．３以下の場合は、ｄＤ／ｄＧＤが０．３より大きい場合に比べて、絶縁層１６に含まれるＳｉ成分の量が多く、適量であり、絶縁層１６自体の強度が高く、限界たわみ試験の結果が良好となる。
【００９１】
なお、拡散層１８ａの厚みｄＤは、外部電極６，８の電極膜６ａ，８ａとなる金属ペーストを焼き付ける際の酸素分圧、温度または時間を調整することで制御できる。
【００９２】
図３Ａに示すように、接合部１８の外部電極６，８の端部（矢印ｊ１の部分）から接合部１８の絶縁層１６の端部（矢印ｊ２の部分）までの接合部１８に沿う長さをＪとする。長さＪは特に限定されないが、５０μｍ〜２００μｍであることが好ましい。これにより、部品の固着強度やたわみ強度を向上させることができる。
【００９３】
素子本体３のＸ軸方向の端面に形成された接合部の長さＪは、Ｚ軸方向に沿って均一である必要はなく、多少変動していてもよい。
【００９４】
また、素子本体３のＺ軸方向の端面に形成された接合部の長さＪも、Ｘ軸方向に沿って均一である必要はなく、多少変動していてもよい。
【００９５】
さらに、積層セラミックコンデンサ２の４箇所の接合部１８の各長さＪは同じであっても異なっていてもよい。
【００９６】
内側誘電体層１０の厚みｔｄと内部電極層１２の厚みｔｅの比は、特に限定されないが、ｔｄ／ｔｅが２〜０．５であることが好ましい。また、外装領域１１の厚みｔｏと素子本体３の高さＨ０の比は、特に限定されないが、ｔｏ／Ｈ０が０．０１〜０．０５であることが好ましい。
【００９７】
積層セラミックコンデンサの製造方法
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。
【００９８】
まず、焼成後に図１に示す内側誘電体層１０を構成することになる内側グリーンシート１０ａおよび外側誘電体層を構成することになる外側グリーンシート１１ａを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。
【００９９】
内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
【０１００】
セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１〜０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。
【０１０１】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アルコール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【０１０２】
また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。
【０１０３】
可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。
【０１０４】
次に、焼成後に図１Ａに示す内部電極層１２を構成することになる内部電極パターン層１２ａを製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。
【０１０５】
焼成後に図１Ａに示す外部電極６，８を構成することになる金属ペースト（外部電極用ペースト）は、上記した内部電極層用ペーストと同様にして調製すればよい。
【０１０６】
上記にて調整した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、図４に示すように、内側グリーンシート１０ａと、内部電極パターン層１２ａと、を交互に積層し、内部積層体１３ａを製造する。そして、内部積層体１３ａを製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得る。
【０１０７】
なお、グリーン積層体の製造方法としては、上記の他、外側グリーンシート１１ａに直接内側グリーンシート１０ａと内部電極パターン層１２ａとを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。
【０１０８】
具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシート１０ａを形成する。内側グリーンシート１０ａは、キャリアシート上に形成された後に乾燥される。
【０１０９】
次に、図４に示すように、内側グリーンシート１０ａの表面に、内部電極層用ペーストを用いて、内部電極パターン層１２ａを形成し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得る。
【０１１０】
この際、図５Ａ（ａ）に示すように、ｎ層目において、Ｙ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。
【０１１１】
次に、図５Ａ（ｂ）に示すように、ｎ＋１層目においてもＹ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。この際、ｎ層目とｎ＋１層目の内部電極パターン層の隙間３２は積層方向であるＺ軸方向において、重ならないように形成される。
【０１１２】
このようにして、内部電極パターン層１２ａを有する内側グリーンシート１０ａを複数積層して、内部積層体１３ａを製造した後に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得る。
【０１１３】
次に、図５Ａ（ａ）、図５Ａ（ｂ）のＣ１切断面およびＣ２切断面に沿って、グリーン積層体を切断してグリーンチップを得る。Ｃ１は、Ｙ‐Ｚ軸平面に平行な切断面であり、Ｃ２は、Ｚ‐Ｘ軸平面に平行な切断面である。
【０１１４】
図５Ａ（ａ）に示すように、ｎ層目において内部電極パターン層１２ａを切断するＣ２切断面の両隣のＣ２切断面は、内部電極パターン層１２ａの隙間を切断する。また、ｎ層目において内部電極パターン層１２ａを切断したＣ２切断面は、ｎ＋１層目においては内部電極パターン層１２ａの隙間を切断する。
【０１１５】
このような切断方法によりグリーンチップを得ることで、グリーンチップのｎ層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、一の切断面では露出し、他の切断面では露出しない構成となる。また、グリーンチップのｎ＋１層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、ｎ層目で内部電極パターン層１２ａが露出した方の切断面では、内部電極パターン層１２ａは露出せず、ｎ層目で内部電極パターン層１２ａが露出していない方の切断面では、内部電極パターン層１２ａが露出する構成となる。
【０１１６】
さらに、グリーンチップのＣ１切断面においては、全ての層で内部電極パターン層１２ａが露出する構成となる。
【０１１７】
また、内部電極パターン層１２ａの形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。
【０１１８】
また、内部電極パターン層１２ａの隙間３２に段差吸収層２０を形成してもよい。段差吸収層２０を形成することで、グリーンシート１０ａの表面で内部電極パターン層１２ａによる段差がなくなり、最終的に得られるセラミック焼結体４の変形防止に寄与する。
【０１１９】
段差吸収層２０は、たとえば内部電極パターン層１２ａと同様にして、印刷法などで形成される。段差吸収層２０は、グリーンシート１０ａと同様なセラミック粉末と有機ビヒクルを含むが、グリーンシート１０ａと異なり、印刷により形成されるために、印刷しやすいように調整してある。印刷法としては、スクリーン印刷、グラビア印刷などが例示される。
【０１２０】
グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体３が得られる。
【０１２１】
脱バインダ工程は、公知の条件とすればよく、たとえば、保持温度を２００℃〜４００℃とすればよい。
【０１２２】
本実施形態において、焼成工程は、還元雰囲気で行い、アニール工程は、中性、または弱酸化性雰囲気で行う。その他の焼成条件またはアニール条件は、公知の条件とすればよく、たとえば、焼成の保持温度は１０００℃〜１３００℃であり、アニールの保持温度は５００℃〜１１００℃である。
【０１２３】
脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。
【０１２４】
上記のようにして得られた素子本体３の角部に、必要に応じて、バレルなどによりコーナーＲを形成してもよい。
【０１２５】
また、素子本体３の端面に、必要に応じて、例えばバレル研磨、サンドブラストなどにより研磨する。
【０１２６】
なお、素子本体３のＸ軸方向の端面にはラッピングにより、鏡面研磨することが好ましい。これにより、切断時に生じた内部電極の延び等を除去することができ、ショート不良を減らすことができる。
【０１２７】
次に、素子本体３のＸ軸方向の両端面の全面に、絶縁層用ペーストを塗布し、焼き付けることにより、絶縁層１６を形成し、図１Ａに示すセラミック焼結体４を得る。絶縁層用ペーストを塗布する場合には、ペーストが、素子本体３のＸ軸方向の両端面の全面のみだけではなく、素子本体３のＺ軸方向の両端面の全面にも塗布するようにしてもよい。また、素子本体３のＺ軸方向の両端面のＸ軸方向の両端部および／または素子本体３のＹ軸方向の両端面のＸ軸方向の両端部に塗布されるようにしてもよい。
【０１２８】
絶縁層１６をガラスで構成する場合には、この絶縁層用ペーストは、例えば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練して得る。
【０１２９】
素子本体３への絶縁層用ペーストの塗布方法は特に限定されず、例えば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。
【０１３０】
素子本体３に絶縁層用ペーストを塗布して、乾燥、脱バインダ処理、焼き付けを行い、セラミック焼結体４を得る。
【０１３１】
なお、絶縁層用ペーストの焼き付け温度は、絶縁層用ペーストに含まれているガラスの軟化点より好ましくは０℃〜１００℃、より好ましくは１０℃〜５０℃高い温度で行うことが好ましい。
【０１３２】
焼き付け時に液状化したガラス成分は、内側誘電体層１０の端部から内部電極層１２の端部までの空隙に毛細管現象により容易に入り込む。従って、絶縁層１６により、上記空隙が確実に満たされ、絶縁性が高められるだけでなく、耐湿性も良好とされる。
【０１３３】
上記のようにして得られたセラミック焼結体４のＹ軸方向の両端面および／またはＺ軸方向の両端面に、必要に応じて、例えばバレル研磨、サンドブラストなどにより研磨する。
【０１３４】
次に、絶縁層１６が焼き付けられたセラミック焼結体４のＹ軸方向の両端面に、金属ペーストを塗布して焼き付けし、外部電極６，８の電極膜６ａ，８ａとなる金属ペースト焼き付け膜を形成する。
【０１３５】
外部電極６，８の電極膜６ａ，８ａの形成方法については特に限定されず、金属ペーストの塗布・焼き付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。
【０１３６】
なお、金属ペーストをセラミック焼結体４のＹ軸方向の端面にディップによって塗布する際には、セラミック焼結体４のＸ軸方向の端面およびＺ軸方向の端面にも金属ペーストが濡れ広がるように行うことが好ましい。Ｙ軸方向への濡れ広がり幅は、好ましくは１００μｍ〜２００μｍである。濡れ広がり幅は、金属ペーストの粘度やディップ条件を調整することにより制御できる。
【０１３７】
金属ペーストの焼き付け温度は、拡散層１８ａの形成開始温度より０℃〜５０℃高い温度または外部電極６，８に含まれるガラスの軟化点より０℃〜５０℃高い温度であることが好ましい。
【０１３８】
なお、拡散層１８ａの形成開始温度は、特に限定されないが、６００℃〜８５０℃である。
【０１３９】
そして、外部電極６，８の電極膜６ａ，８ａの表面に、めっきにより被覆層６ｂ，８ｂを形成する。
【０１４０】
外部電極６，８の形成については、絶縁層１６の形成後に行っても良く、絶縁層１６の形成と同時に行ってもよいが、好ましくは、絶縁層１６を形成した後が良い。
【０１４１】
このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【０１４２】
従来は、誘電体層の一部をギャップ部としていたため、グリーンシートの表面のうち、焼成後にギャップ部となる部分には、Ｘ軸方向に沿って所定間隔で内部電極パターン層を形成しない余白パターンを形成していた。
【０１４３】
これに対して、本実施形態では、内部電極パターン層はＸ軸方向に沿って連続して形成され、ギャップ部は、素子本体に絶縁層を形成することにより得られる。このため、ギャップ部を形成するための余白パターンを形成しない。したがって、従来の方法とは異なり、グリーンシートに平坦な内部電極パターン層の膜が形成される。このため、グリーンシートの面積当りのグリーンチップの取得個数が従来に比べて増加できる。
【０１４４】
また、本実施形態では、従来と異なり、グリーン積層体の切断時に余白パターンを気にせずに済むため、従来に比べて、切断歩留まりが改善されている。
【０１４５】
さらに、従来は、グリーンシートを積層すると、余白パターン部分は、内部電極パターン層が形成されている部分に比べて厚みが薄く、切断する際に、グリーンチップの切断面付近が湾曲してしまう問題があった。また、従来は内部電極パターン層の余白パターン部分近くに、盛り上がりが形成されるため、内部電極層に凹凸が生じ、これらを積層することで、内部電極またはグリーンシートが変形するおそれがあった。これに対して、本実施形態では、余白パターンを形成せず、内部電極パターン層の盛り上がりも形成されない。
【０１４６】
さらに、本実施形態は、内部電極パターン層が平坦な膜であり、内部電極パターン層の盛り上がりが形成されず、また、ギャップ部付近において、内部電極パターン層の滲みやカスレが生じないため、取得容量を向上できる。この効果は、素子本体が小さければ小さいほど顕著である。
【０１４７】
また、本実施形態では、焼成後の素子本体３に絶縁層用ペーストを焼き付けることにより、素子本体３に絶縁層１６を形成してある。この構造を採ることにより、電子部品の耐湿性を良好にし、熱衝撃や物理的な衝撃などの外部環境変化に対する耐久性を向上させることができる。
【０１４８】
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
【０１４９】
たとえば、内部電極パターン層１２ａは、図５Ａ（ａ）、図５Ａ（ｂ）に示したパターンの他、図５Ｂに示すように、格子状の内部電極パターン層１２ａの隙間３２を有するパターンであってもよい。
【０１５０】
また、本発明の積層電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、チップインダクタ、積層三端子フィルタ、圧電素子、チップサーミスタ、チップバリスタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品などが例示される。
【実施例】
【０１５１】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【０１５２】
実施例１
下記の通り、試料番号１〜試料番号１２のコンデンサ試料（積層セラミックコンデンサ２）を作製した。
【０１５３】
まず、ＢａＴｉＯ３系セラミック粉末：１００重量部と、ポリビニルブチラール樹脂：１０重量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５重量部と、溶媒としてのアルコール：１００重量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。
【０１５４】
また、上記とは別に、Ｎｉ粒子４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。
【０１５５】
上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に、乾燥後の厚みが０．９μｍとなるように内側グリーンシート１０ａを形成した。次いで、この上に内部電極層用ペーストを用いて、内部電極パターン層１２ａを所定パターンで印刷し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得た。
【０１５６】
図４に示すように、内部電極パターン層１２ａを有する内側グリーンシート１０ａを積層して、内部積層体１３ａを製造した後に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧接着してグリーン積層体を得た。外側グリーンシート用ペーストは、内側グリーンシート用ペーストと同様の方法により得た。
【０１５７】
次に、図５Ａ（ａ）、図５Ａ（ｂ）、図６Ａ、図６Ｂに示すように、グリーン積層体をＣ１切断面およびＣ２切断面に沿って切断してグリーンチップを得た。
【０１５８】
次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体３を得た。
【０１５９】
脱バインダ処理条件は、昇温速度：６０℃／時間、保持温度：２６０℃、温度保持時間：８時間、雰囲気：空気中とした。
【０１６０】
焼成条件は、昇温速度：８００℃／時間、保持温度：１０００℃〜１２００℃とし、温度保持時間を０．１時間とした。冷却速度は８００℃／時間とした。なお、雰囲気ガスは、加湿したＮ２＋Ｈ２混合ガスとした。
【０１６１】
アニール条件は、昇温速度：２００℃／時間、保持温度：５００℃〜１０００℃、温度保持時間：２時間、冷却速度：２００℃／時間、雰囲気ガス：加湿したＮ２ガスとした。
【０１６２】
なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。
【０１６３】
次に、得られた素子本体３の角部に、バレルによりコーナーＲを形成し、素子本体３のＸ軸方向の端面を、ラッピングにより、鏡面研磨した。
【０１６４】
次に、絶縁層１６が表１に示すガラスの体積比率、ガラス中のＳｉ平均重量比率となるように、所定量の所定のガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練し、絶縁層用ペーストを調製した。
【０１６５】
素子本体３のＸ軸方向の端面の全面に絶縁層用ペーストをディップにより塗布した後、乾燥させ、得られたチップについて、ベルトコンベア炉を用いて、脱バインダ処理、焼き付けを行い、素子本体３に絶縁層１６を形成してセラミック焼結体４を得た。絶縁層用ペーストの乾燥、脱バインダ処理、焼き付け条件は以下の通りとした。
乾燥
温度：１８０℃
脱バインダ処理
昇温速度：１０００℃／時間
保持温度：５００℃
温度保持時間：０．２５時間
雰囲気：空気中
焼き付け
昇温速度：７００℃／時間
保持温度：７００℃〜１０００℃
温度保持時間：０．５時間
雰囲気：加湿したＮ２ガス
【０１６６】
得られたセラミック焼結体４のＹ軸方向の端面をバレル処理により研磨した。
【０１６７】
次に、平均粒径０．４μｍの球状のＣｕ粒子とフレーク状のＣｕ粉の混合物１００重量部と、有機ビヒクル（エチルセルロース樹脂５重量部をブチルカルビトール９５重量部に溶解したもの）３０重量部、およびブチルカルビトール６重量部とを混練し、ペースト化した金属ペーストを得た。
【０１６８】
得られた金属ペーストをセラミック焼結体４のＹ軸方向の端面の全面と、Ｘ軸方向の端面のＹ軸方向の端部と、Ｚ軸方向の端面のＹ軸方向の端部にディップにより塗布した。Ｘ軸方向の端面およびＺ軸方向の端面におけるＹ軸方向への濡れ広がり幅は１００μｍ〜２００μｍであった。
【０１６９】
金属ペーストが塗布されたセラミック焼結体４をＮ２雰囲気で６５０℃にて６０分間焼き付けて金属ペースト焼き付け膜を形成した。
【０１７０】
次に、金属ペースト焼き付け膜が形成されたセラミック焼結体４をＮｉめっき液に浸漬温度５０℃、浸漬時間１２０分でＮｉめっき付けを行い、その後、Ｓｎめっき液に浸漬温度２５℃、浸漬時間８０分でＳｎめっき付けを行い、外部電極６，８が形成された積層セラミックコンデンサ２を得た。
【０１７１】
上記のようにして製造したコンデンサ試料２（積層セラミックコンデンサ２）の内側誘電体層１０の層数は２００層であり、内側誘電体層１０の厚みは０．８μｍであり、内部電極層１２の厚みは約０．６μｍであり、Ｗｇａｐは１〜３０μｍであった。また、コンデンサ試料２のサイズは、Ｘ軸方向の幅は０．３２ｍｍ、Ｙ軸方向の長さは０．６０ｍｍ、Ｚ軸方向の高さは０．３２ｍｍであった。
【０１７２】
得られたコンデンサ試料２等を下記の方法で測定または評価した。
【０１７３】
＜拡散層の確認＞
コンデンサ試料２がＺ軸方向の端面を下にして立つように樹脂埋めを行い、他方の端面をコンデンサ試料２のＺ軸方向に沿って研磨し、素子本体３のＺ軸方向の長さが１／２Ｈ０となる研磨断面を得た。次に、この研磨断面に対し、イオンミリングを行い、研磨によるダレを除去した。このようにして、観察用の断面を得た。得られた断面において、絶縁層１６と外部電極６、８の接合部分の任意の一部から、ＦＩＢにて、薄片サンプルを作製し、ＳＴＥＭ‐ＥＤＳにて、拡散層１８の存在の有無を確認した。結果を表１および表２に示す。
【０１７４】
また、素子本体３のＸ軸方向の端面における絶縁層１６と外部電極６，８の接合部１８の長さＪを測定した。結果を表１および表２に示す。
【０１７５】
＜めっき処理後における外部電極の剥れ＞
各コンデンサ試料１００個に対して、めっき処理後における絶縁層１６上の外部電極６，８の剥れの有無を目視により確認した。結果を表１および表２に示す。
【０１７６】
＜停止たわみ試験＞
図８に示すように、コンデンサ試料１０２の外部電極を、試験用基板１０４のパッド部にはんだ付けにより実装した。試験用基板１０４の材質は、ガラス布基材エポキシ樹脂製であった。試験用基板１０４のサイズは、Ｘ軸方向の幅４０ｍｍ、Ｙ軸方向の長さ１００ｍｍ、厚み０．８ｍｍであった。
【０１７７】
上記の試験用基板１０４を、図８に示す装置１２４に配置し、加圧部１２０で試験用基板１０４をたわみ量が１ｍｍとなるように加圧し、５秒保持した、図８に示す試験端子１１８Ａおよび１１８Ｂ（コンデンサ試料１０２の外部電極にそれぞれ配線を通して接続してある）にＬＣＲメーターを接続して静電容量を測定した。静電容量の測定は周波数１ｋＨｚ、０．５Ｖｒｍで測定した。加圧前の静電容量をＣとして、加圧後の静電容量との差をΔＣとして、ΔＣ／Ｃが±１０％以下となったとき合格と判断した。２０個のコンデンサ試料に対して上記の作業を行い、不合格数が０の場合に良好と判断した。結果を表１および表２に示す。表１および表２において、停止たわみ試験不合格数０の場合は、○を記している。なお、本実施例に係るコンデンサ試料１０２の内部構造は、図１Ａに示す積層セラミックコンデンサ２と同様である。
【０１７８】
【表１】
0006429027.tif 000002
【０１７９】
【表２】
0006429027.tif 000003
【０１８０】
表１および表２より、絶縁層にガラスが２０ｖｏｌ％より多く含まれ、絶縁層のガラス中のＳｉ含有量が２０重量％より多く、外部電極に含まれるガラスにＳｉが含まれ、拡散層を有する場合（試料番号１、２、４、７〜９、１１および１２）は、停止たわみ試験に耐えられることが確認できた。
【０１８１】
なお、長さＪが０μｍであり、素子本体のＸ軸方向の端面において絶縁層と外部電極の接合部が無い試料番号１０は、停止たわみ試験の際にはんだ接着面積を十分にとることができず、基板にコンデンサ試料を固着できないことにより、実装不良となることが確認できた。
【０１８２】
表１および表２より、絶縁層にガラスが２０ｖｏｌ％より多く含まれ、絶縁層のガラス中のＳｉ含有量が２０重量％より多く、外部電極に含まれるガラスにＳｉが含まれ、拡散層を有する場合（試料番号１、２、４、７〜９、１１および１２）は、絶縁層にガラスが２０ｖｏｌ％含まれる場合（試料番号６）、絶縁層のガラス中のＳｉ含有量が２０重量％の場合（試料番号３）または外部電極に含まれるガラスにＳｉが含まれない場合（試料番号５）に比べて外部電極剥れ不良の結果が良好であることが確認できた。
【０１８３】
実施例２
外部電極６，８を形成する前の処理条件を表３に示す通りとし、外部電極６，８の電極膜６ａ，８ｂの焼き付け条件を表３に示す通りに変えた以外は、実施例１と同様にして、試料番号１および試料番号１３〜試料番号１７を作製し、拡散層の確認、めっき処理後における外部電極の剥れの確認および停止たわみ試験を行い、後述の方法により、ｄＤ／ｄＧＤの測定および限界たわみ試験を行った。結果を表３に示す。なお、試料番号１は、実施例１の表１の試料番号１と同じ試料である。
【０１８４】
試料番号１４〜試料番号１６の外部電極形成前処理条件である「絶縁層形成後イオンミリング」とは、絶縁層１６を形成した後、絶縁層１６の表面をイオンミリングしたという意味である。絶縁層１６の表面をイオンミリングすることで、外部電極との接合部における拡散現象をより進めやすい表面状態とすることができる。
【０１８５】
また、試料番号１７の外部電極形成前処理条件である「絶縁層形成後ラッピング＋イオンミリング」とは、絶縁層１６の表面を１／１０μｍのダイヤ砥粒にてラッピングを行い、さらにイオンミリングを行ったという意味である。絶縁層の表面形状がより平坦となり、拡散をより進めやすくすることができる。
【０１８６】
＜ｄＤ／ｄＧＤ＞
拡散層の確認の際に得た断面、および薄片サンプルにおいて、ＦＥ−ＳＥＭ、ＳＴＥＭ‐ＥＤＳにて、ｄＧＤおよびｄＤを測定した。結果を表３に示す。
【０１８７】
＜限界たわみ試験＞
限界たわみ試験は、試験用基板１０４を、図８に示す装置１２４に配置し、加圧部１２０で試験用基板１０４を加圧しながら、図８に示す試験端子１１８Ａおよび１１８Ｂ（コンデンサ試料１０２の外部電極にそれぞれ配線を通して接続してある）にＬＣＲメーターを接続して静電容量を測定した。静電容量の測定は周波数１ｋＨｚ、０．５Ｖｒｍで測定した。測定前の静電容量をＣとして、加圧後の静電容量との差をΔＣとして、ΔＣ／Ｃが±１０％となったときの、基板のたわみ量ｆを測定した。２０個のコンデンサ試料に対して上記の作業を行い、たわみ量ｆの平均の結果を表３および表５に示す。なお、本実施例に係るコンデンサ試料１０２の内部構造は、図１Ａに示す積層セラミックコンデンサ２と同様である。
【０１８８】
【表３】
0006429027.tif 000004
【０１８９】
表３より、ｄＤ／ｄＧＤが０．００１より大きく、０．５未満である場合（試料番号１３〜試料番号１６）は、ｄＤ／ｄＧＤが０．００１の場合（試料番号１）またはｄＤ／ｄＧＤが０．５の場合（試料番号１７）に比べて、限界たわみ試験の結果が良好であることが確認できた。
【０１９０】
実施例３
ＧＳｉ／ＴＳｉを表４に記載の通りとした以外は、実施例２と同様にして、試料番号１０および試料番号１８〜試料番号２６を作製して、拡散層の確認、ｄＤ／ｄＧＤの測定、めっき処理後における外部電極の剥れの確認、停止たわみ試験および限界たわみ試験を行い、後述の方法により、ｎＡ１の測定、静電容量の測定および外部電極強度不良数を調べた。結果を表５に示す。
【０１９１】
ＧＳｉ／ＴＳｉは、絶縁層用ペースト１６に添加されるガラス中のＳｉ含有量と外部電極６，８の電極膜６ａ，８ａとなる金属ペーストに添加されるガラス中のＳｉ含有量を基にして計算した。
【０１９２】
＜ｎＡ１＞
拡散層の確認の際に得た断面において、ＦＥ−ＳＥＭにて数えた。具体的には、コンデンサ試料２のＸ軸方向の端面において、外部電極６，８のＹ軸方向の端部から１００μｍにおける０．２＜ｄＴ１／ｄＧＴ１を満たす界面凝集１９ａの数を数えた。結果を表４に示す。
【０１９３】
＜静電容量＞
コンデンサ試料２を温度１５０℃において１時間熱処理し、２４時間±１時間経過した時点で、ＬＣＴメーターにて周波数１ｋＨｚ、１．０Ｖｍｒで測定した。この作業を２０個のコンデンサ試料に対して行い、その平均を求めた。結果を表５に示す。１．５μＦ以上の場合を良好と判断し、１．９μＦ以上の場合をより良好であると判断した。
【０１９４】
＜外部電極強度不良数＞
外部電極強度不良数は、図７に示すように、コンデンサ試料１０２を回路基板１０４に実装した状態で、超硬の加圧治具１０６をコンデンサ試料のＸ軸方向の端面に向けて、矢印Ｐ１方向からコンデンサ試料に４Ｎにて加圧し、１０ｓｅｃ保持した。その後、外部電極６，８、絶縁層１６、素子本体１６の外観を検査した。この作業を２０個のコンデンサ試料に対して行い、異常があったコンデンサ試料の数を外部電極強度不良数とした。結果を表５に示す。
【０１９５】
【表４】
0006429027.tif 000005
【０１９６】
【表５】
0006429027.tif 000006
【０１９７】
表４および表５より、ＧＳｉ／ＴＳｉが、１．０より大きく、２５．０より小さい場合（試料番号２０〜２３、２５および２６）は、ＧＳｉ／ＴＳｉが０．７の場合（試料番号１８）または、ＧＳｉ／ＴＳｉが２５．０の場合（試料番号２４）に比べて、静電容量が良好であることが確認できた。
【０１９８】
また、表４および表５より、ＧＳｉ／ＴＳｉが、１．０より大きく、２５．０より小さい場合（試料番号２０〜２３、２５および２６）は、ＧＳｉ／ＴＳｉが１．０の場合（試料番号１９）に比べて、外部電極剥れ不良および停止たわみ試験の結果が良好であることが確認できた。
【０１９９】
表４および表５より、ＧＳｉ／ＴＳｉが１．０より大きく、２５．０より小さく、ｎＡ１が２以上の場合（試料番号２１、２２、２５および２６）は、ＧＳｉ／ＴＳｉが１．０より大きく、２５．０より小さく、ｎＡ１が２未満の場合（試料番号２０および試料番号２３）に比べて、外部電極の強度不良数が少ないことが確認できた。
【産業上の利用可能性】
【０２００】
以上のように、本発明に係る積層電子部品は、小型高容量で使用されることが多いノートパソコンやスマートフォンに用いる電子部品として有用である。
【符号の説明】
【０２０１】
２，１０２…  積層セラミックコンデンサ
３…  素子本体、
４…  セラミック焼結体
６…  第１外部電極
６ａ…  電極膜
６ｂ…  被覆層
８…  第２外部電極
８ａ…  電極膜
８ｂ…  被覆膜
１０…  内側誘電体層
１０ａ…  内側グリーンシート
１１…  外装領域
１１ａ…  外側グリーンシート
１２…  内部電極層
１２Ａ，１２Ｂ…  引出部
１２ａ…  内部電極パターン層
１３…  内装領域
１３ａ…  内部積層体
１４…  容量領域
１５Ａ，１５Ｂ…引出領域
１６…  絶縁層
１８…  接合部
１８ａ…  拡散層
１９…  凝集部分
１９ａ…  界面凝集
２０…  段差吸収層
３２…  内部電極パターン層の隙間
１０４…  基板
１０６…  加圧治具
１１４…  パッド部
１１８Ａ，１１８Ｂ…  試験端子
１２０…  加圧部
【図１Ａ】
0006429027.tif 000007
【図１Ｂ】
0006429027.tif 000008
【図２Ａ】
0006429027.tif 000009
【図２Ｂ】
0006429027.tif 000010
【図２Ｃ】
0006429027.tif 000011
【図３Ａ】
0006429027.tif 000012
【図３Ｂ】
0006429027.tif 000013
【図３Ｃ】
0006429027.tif 000014
【図３Ｄ】
0006429027.tif 000015
【図４】
0006429027.tif 000016
【図５Ａ】
0006429027.tif 000017
【図５Ｂ】
0006429027.tif 000018
【図６Ａ】
0006429027.tif 000019
【図６Ｂ】
0006429027.tif 000020
【図７】
0006429027.tif 000021
【図８】
0006429027.tif 000022