(57)【特許請求の範囲】
【請求項１】
ダイ上で複数のデバイスを作製するための方法であって、
自己整合ダブルパターニング（ＳＡＤＰ）プロセスを用いて、第１のゲート長とコンタクトポリシリコンピッチ（ＣＰＰ）とを有する、複数の第１のゲートを作成するために第１の領域をパターニングするステップであって、前記ＣＰＰが単一パターンリソグラフィ限界よりも小さい、パターニングするステップと、
リソエッチリソエッチ（ＬＥＬＥ）セルスワッププロセスによって前記第１の領域をパターニングして、前記複数の第１のゲートのいくつかの代わりに配置される一組の第２のゲートを作製するステップであって、前記第２の一組のゲートは第２のゲート長及び前記ＣＰＰを有し、前記第２のゲート長は前記第１のゲート長と異なるステップとを備える、方法。
【請求項２】
前記セルスワッププロセスが、前記ＳＡＤＰプロセスによって形成されるゲート間で実行される第２のリソグラフィプロセスである、請求項１に記載の方法。
【請求項３】
前記複数のデバイスが、モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項１に記載の方法。
【請求項４】
第１の領域内に第１のゲート長とコンタクトポリシリコンピッチ（ＣＰＰ）とを有する、複数の第１のゲート長デバイスであって、前記ＣＰＰが単一パターンリソグラフィ限界よりも小さい、複数の第１のゲート長デバイスと、
前記第１の領域内の前記複数の第１のゲート長デバイスのいくつかの代わりに配置された一組の第２のゲート長デバイスであって、前記一組の第２のゲート長デバイスは第２のゲート長及び前記ＣＰＰを有し、前記第２のゲート長が前記第１のゲート長とは異なる、一組の第２のゲート長デバイスと
を有し、
前記ＣＰＰは４０ｎｍ〜８０ｎｍの範囲であり、
前記第１のゲート長及び前記第２のゲート長は１０ｎｍ〜３０ｎｍの範囲である、装置。
【請求項５】
第３のゲート長を有する第３のゲート長デバイスをさらに含む、請求項４に記載の装置。
【請求項６】
モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項４に記載の装置。
【請求項７】
ダイ上で複数のデバイスを作製するための方法であって、
自己整合ダブルパターニング（ＳＡＤＰ）プロセスを用いて、第１のゲート長とコンタクトポリシリコンピッチ（ＣＰＰ）とを有する、複数の第１のゲートを作成するために第１の領域をパターニングするステップであって、前記ＣＰＰが単一パターンリソグラフィ限界よりも小さい、パターニングするステップと、
リソエッチリソエッチ（ＬＥＬＥ）セルスワッププロセスによって前記第１の領域をパターニングして、前記複数の第１のゲートのいくつかの代わりに配置される一組の第２のゲートを作製するステップであって、前記第２の一組のゲートは第２のゲート長及び前記ＣＰＰを有し、前記第２のゲート長は前記第１のゲート長と異なるステップとを備える、方法。
【請求項８】
前記複数のデバイスが、モバイル電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、ポータブルデータユニット、および／または固定位置データユニットに組み込まれる、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、その開示の全体が参照により本明細書に明示的に組み込まれている、２０１３年１１月２２日に出願した、「ＭＥＲＧＩＮＧ  ＬＩＴＨＯＧＲＡＰＨＹ  ＰＲＯＣＥＳＳＥＳ  ＦＯＲ  ＧＡＴＥ  ＰＡＴＴＥＲＮＩＮＧ」という名称の米国仮特許出願第６１／９０８，００７号の、米国特許法第１１９（ｅ）条に基づく利益を主張するものである。
【０００２】
本開示の態様は、半導体デバイスに関し、より詳細には、電界効果トランジスタ（ＦＥＴ）構造内のゲート長さおよびゲート間隔を削減することに関する。
【背景技術】
【０００３】
半導体デバイスのサイズが削減するにつれて、デバイス用のパターンを作製する能力はより困難になる。１０ナノメートル（ｎｍ）のコンタクトポリシリコン（ＰＯ）ピッチ（ＣＰＰ：ｃｏｎｔａｃｔｅｄ  ｐｏｌｙｓｉｌｉｃｏｎ（ＰＯ）ｐｉｔｃｈ）デバイスの場合、そのデバイスサイズを達成するために、複数のパターニングステップを使用することができる。たとえば、関連技術方法は、より小さなピッチサイズを達成するためにインターリーブまたは交互絡合されたより大きなピッチパターンを使用するリソエッチリソエッチ（ＬＥＬＥ：ｌｉｔｈｏ−ｅｔｃｈ  ｌｉｔｈｏ−ｅｔｃｈ）として知られている。それでもなお、ＬＥＬＥは、より大きなラインエッジ粗さ（ＬＥＲ）、より大きなゲート間間隔変動、およびより大きな限界寸法変動によって依然として制限される。
【０００４】
別の関連技術方法は、ゲート長（Ｌｇ）を定義するために、マンドレル上に堆積されたスペーサを使用する自己整合ダブルパターニング（ＳＡＤＰ：ｓｅｌｆ−ａｌｉｇｎｅｄ  ｄｏｕｂｌｅ  ｐａｔｔｅｒｎｉｎｇ）である。ＳＡＤＰはＬＥＬＥよりも良好な限界寸法均一性を有するが、ＳＡＤＰ生成デバイスにおいて異なるゲート長を生成するため、追加のマスクが使用される。これは、より大きな集積回路に関するＳＡＤＰプロセスの有用性を制限する。
【発明の概要】
【課題を解決するための手段】
【０００５】
ダイ上でデバイスを作製するための方法は、第１のプロセスを用いて、第１のゲート長と第１のコンタクトポリシリコンピッチ（ＣＰＰ）とを有する第１のゲートを作成するために第１の領域をパターニングするステップを含み得る。第１のＣＰＰは単一パターンリソグラフィ限界よりも小さい。本方法はまた、第２のプロセスを用いて、第２のゲート長または第２のＣＰＰを有する第２のゲートを作成するために第１の領域をパターニングするステップを含む。第２のＣＰＰは単一パターンリソグラフィ限界よりも小さい。第２のゲート長は第１のゲート長とは異なる。
【０００６】
装置は、第１の領域内に第１のゲート長と第１のコンタクトポリシリコンピッチ（ＣＰＰ）とを有する第１のゲート長デバイスを含み得る。第１のＣＰＰは単一パターンリソグラフィ限界よりも小さい。本装置はまた、第２のゲート長または第２のＣＰＰを有する第１の領域内の少なくとも１つの第２のゲート長デバイスを含む。第２のＣＰＰは単一パターンリソグラフィ限界よりも小さい。第２のゲート長は第１のゲート長とは異なっている。
【０００７】
装置は、第１の領域内で第１のゲート長と第１のコンタクトポリシリコンピッチ（ＣＰＰ）とを有する、電流を選択的に伝導するため第１の手段を含み得る。第１のＣＰＰは単一パターンリソグラフィ限界よりも小さい。本装置はまた、第２のゲート長または第２のＣＰＰを有する少なくとも１つの第２のゲート長デバイスを有する、電流を選択的に伝導するための第２の手段を含む。第２のＣＰＰは単一パターンリソグラフィ限界よりも小さい。第２のゲート長は第１のゲート長とは異なっている。
【０００８】
上記は、続く詳細な説明をよりよく理解することができるように、本開示の特徴および技術的利点について、かなり大まかに概説したものである。本開示のさらなる特徴および利点について、以下で説明する。本開示は、本開示と同じ目的を果たすための他の構造を修正または設計する基礎として容易に利用できることを、当業者には理解されたい。そのような等価な構造（ｃｏｎｓｔｒｕｃｔｉｏｎ）が、添付の特許請求の範囲に記載の本開示の教示から逸脱しないことも、当業者には理解されたい。本開示の特徴になると考えられる新規な特徴は、本開示の構成（ｏｒｇａｎｉｚａｔｉｏｎ）と動作方法の両方に関して、さらなる目的および利点とともに、以下の説明を添付の図と併せ検討することからよりよく理解されるであろう。しかしながら、図の各々は、例示および説明を目的として提供されているに過ぎず、本開示の制限を定めるものではないことを、明確に理解されたい。
【０００９】
本開示のより完全な理解が得られるように、ここで、以下の説明を添付の図面と併せて参照する。
【図面の簡単な説明】
【００１０】
【図１Ａ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図１Ｂ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図１Ｃ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図１Ｄ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図１Ｅ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図１Ｆ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図１Ｇ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図１Ｈ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図１Ｉ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図１Ｊ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図２Ａ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｂ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｃ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｄ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｅ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｆ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｇ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｈ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｉ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｊ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｋ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｌ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図２Ｍ】本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す図である。
【図３Ａ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図３Ｂ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図３Ｃ】本開示の１つまたは複数の態様による半導体デバイスの側面図である。
【図４】本開示の一態様によるデバイスを作製するための方法を示すプロセスフロー図である。
【図５】本開示の一態様が有利に採用され得る例示的なワイヤレス通信システムを示すブロック図である。
【図６】本開示の一態様による、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。
【発明を実施するための形態】
【００１１】
添付の図面に関して以下に記載する詳細な説明は、様々な構成の説明として意図されており、本明細書で説明する概念が実践され得る構成のみを表すことは意図されていない。詳細な説明は、様々な概念の完全な理解を与える目的で特定の詳細を含む。しかしながら、これらの概念がこれらの具体的な詳細なしに実践され得ることが、当業者には明らかであろう。場合によっては、そのような概念を曖昧にすることを回避するために、よく知られている構造および構成要素がブロック図の形態で示されている。本明細書の説明では、「および／または」という用語の使用は、「包含的論理和」を表すことを意図し、「または」という用語の使用は、「排他的論理和」を表すことを意図する。
【００１２】
１０（１０）ナノメートル（ｎｍ）のコンタクトポリシリコン（ＰＯ）ピッチ（ＣＰＰ）ジオメトリは、デバイスのパターニング用に６４（６４）ｎｍベースジオメトリを使用することができる。デバイス内にこのサイズのベースジオメトリを作成するために、１９３インターリーブダブルパターニング（ｉｎｔｅｒｌｅａｖｅｄ  ｄｏｕｂｌｅ  ｐａｔｔｅｒｎｉｎｇ）がしばしば使用される。２つの方法がデバイス内にベースジオメトリを作成し得る。第１のリソグラフィプロセス、すなわち、リソエッチリソエッチ（ＬＥＬＥ）は、１２８（１２８）ｎｍ特徴のサイズを６４ｎｍ特徴のサイズに削減するために、その上でインターリーブされた（たとえば、オーバーレイされた）１２８ｎｍピッチパターンを使用する。マスクを重複させることによって、１２８ｎｍ特徴は、６４ｎｍベースＣＰＰに達するために半分に切断され得る。第２のリソグラフィプロセス、すなわち、自己整合ダブルパターニング（ＳＡＤＰ）は、ゲート長（Ｌｇ）を定義するために、ダミーマンドレルパターン上に堆積されたスペーサを使用する。これは、ＦｉｎＦＥＴデバイス内にフィン構造を作成するのと同様である。
【００１３】
本開示の一態様は、ＳＡＤＰとＬＥＬＥとをマージし、回路またはデバイス内に複数のゲート長を可能にすることである。ＳＡＤＰの使用は、より密な限界寸法（ＣＤ）制御とより少ない変動とを実現するが、単一のゲート長だけを可能にする。本開示の一態様では、ＳＡＤＰプロセスに関して１つのマスクが使用される。ＬＥＬＥの使用は、同じデバイス内に複数のゲート長とフレキシブルなＣＰＰとを可能にする。本開示の一態様では、ＬＥＬＥの使用は２つのマスクを使用する。ＳＡＤＰとＬＥＬＥの両方に関する切断パターンはまた、本開示の一態様では、単一のマスクを使用し、これは４つのマスクプロセスを可能にする。
【００１４】
本開示の一態様では、ＳＡＤＰの使用は、より小さなＣＰＰにおいてより小さなゲート長を可能にする。ＳＡＤＰをＬＥＬＥと組み合わせることによって、より小さな、場合によっては、最小のＣＰＰにおいて複数のゲート長が可能にされる。さらに、ＬＥＬＥは、入出力（Ｉ／Ｏ）デバイスおよびアナログデバイスに関して、より大きなＣＰＰにおいてより大きなゲート長をやはり可能にする。
【００１５】
図１Ａ〜図１Ｊは、本開示の１つまたは複数の態様による半導体デバイスの側面図を示す。図１Ａ〜図１Ｊでは、概してＬＥＬＥプロセスを示す。図１Ａは、層１０２および層１０８を有する基板１００を示す。層１０２および１０８は、ハードマスク層、フォトレジスト層であり得るか、またはシリコン酸化物、ポリシリコン、もしくは他の材料の層であり得る。マスキングエリア１０６を有するマスク１０４も図１Ａに示す。図１Ｂでは、マスク１０４は、層１０２をパターニングするために、層１０２および基板１００に近接して配置される。
【００１６】
図１Ｃは、マスキングエリア１０６によって遮断されなかった、層１０２のエリア１１０と、マスキングエリア１０６によって遮断されたエリア１１２とを有する層１０２を示す。図１Ａ〜図１Ｃは、本開示のＬＥＬＥプロセスの「第１のリソグラフィ」すなわち「第１のリソ」部分について説明する。図１Ｄは、デバイス全体の設計に応じて、層１０２の一部であり得るか、または別の層の一部であり得る、メサ１１４を示す。図１Ｄは、本開示のＬＥＬＥプロセスの「第１のエッチ」について説明する。
【００１７】
図１Ｅは、フォトレジストであり得るか、または、シリコン、シリコン酸化物、ポリシリコン、もしくは他の材料であり得る、別の層１１６を示す。図１Ｆは、マスキングエリア１０６のエッジ１１８がメサ１１４のエッジ１２０からオフセットされるマスク１０４を示す。図１Ｇは、エリア１２２はマスキングエリア１０６を使用して遮断されるが、エリア１２４は遮断されない状態にとどまる、層１１６の露出部を示す。図１Ｈは、層１０８上のエリア１２２およびメサ１１４を示す。図１Ｅ〜図１Ｈは、本開示のＬＥＬＥプロセスの「第２のリソグラフィ」部分について説明する。
【００１８】
図１Ｉは、メサ１１４およびエリア１２２の下にあったメサ１２８ならびにメサ１３０を作成するための、層１０８の部分のエッチングまたは除去を示す。図１Ｊは、メサ１２８および１３０が基板１００の部分を保護するためのマスクとして機能する、基板１００のエッチングを示す。図１Ｈ〜図１Ｊは、本開示のＬＥＬＥプロセスの「第２のエッチ」部分について説明する。
【００１９】
マスキングエリア１０６を配置することによって、メサ１２８および１３０の幅、ならびに、したがって、デバイス内の基板１００または他の層上に作成される特徴は、ＬＥＬＥプロセスにおいて、第１のリソグラフィと第２のリソグラフィとの間のマスキングエリア１０６を「インターリーブすること」によって作成される。しかしながら、（マスキングエリア１０６によって定義される）エリア１２２はメサ１３０が別のメサ１２８または別のデバイスにどの程度近いかを制限するが、これは、エリア１２２がエリア１２２の下に何らかのエッチングまたは他の処理が発生するのを妨げるためである。これは、基板１００上のデバイスのゲート間間隔を制限する。言い換えれば、第１の領域内でＬＥＬＥプロセスを実行することができ、第２の領域内でＳＡＤＰプロセスを実行することができる。さらに、ＬＥＬＥプロセスは、ＳＡＤＰプロセスによって生成される特徴間またはゲート間で実行され得る。
【００２０】
図２Ａ〜図２Ｍは、本開示の１つまたは複数の態様による半導体デバイスを作製するためのプロセスを示す。
【００２１】
図２Ａは、ＳＡＤＰマスクの使用を示す。ハードマスク層２０２および２０４を有する基板２００を示し、ハードマスク層２０４上にマンドレル２０６を堆積させる。図２Ｂは、マンドレル２０６上のスペーサ層２０８の堆積を示す。図２Ｃは、マンドレル２０６のエッチング２１０と、ハードマスク層２０２および２０４とを示す。スペーサ層２０８の厚さは、ＳＡＤＰプロセスにおいてゲート長を定義する。図２Ｄは、スペーサ層２０８とハードマスク層２０４とが除去され、基板２００上にゲート長パターン２１２が残されることを示す。図２Ｅは、フォトレジスト（ＰＲ）層２１４、およびハードマスク層２１６、２１８の堆積を示す。図２Ｆでは、第２のマスクが適用され、フォトレジスト層２１４が露出すなわちパターニング２２０され、これは第１のＬＥＬＥパターンである。
【００２２】
本開示では、ＳＡＤＰマスクは、基板２００の第１の領域内に第１のゲートのパターンを作成し、基板２００の第１の領域内でＬＥＬＥパターニングが実行される。したがって、本開示の一態様では、ＳＡＤＰデバイスおよびＬＥＬＥデバイスは、基板２００の第１の領域内で互いにインターリーブされ得るか、または互いに隣接し得る。
【００２３】
さらに、第１の領域内のＳＡＤＰパターンは、第１のゲート長と第１のコンタクトポリシリコンピッチ（ＣＰＰ）とを作成する。第１のＣＰＰは、単一パターンリソグラフィ限界よりも小さい場合がある。第１の領域内のＬＥＬＥパターンは、第２のゲート長または第２のＣＰＰを作成し、この場合、第２のＣＰＰはやはり単一パターンリソグラフィ限界よりも小さい。第２のゲート長は第１のゲート長とは異なる場合がある。限定ではなく、一例として、第１のＣＰＰおよび第２のＣＰＰは４０ナノメートルから８０ナノメートルにわたる場合があるのに対して、第１のゲート長および第２のゲート長は１０ナノメートルから３０ナノメートルにわたる場合がある。
【００２４】
図２Ｇは、エッチ２２２によるハードマスク層除去を示す。図２Ｈは、第２のフォトレジスト２２４適用を示す。図２Ｉは、第３のマスク、第２のフォトレジスト２２４をパターニングする第２のＬＥＬＥパターンの使用を示す。図２Ｊは、第２のＬＥＬＥパターンに基づいて、ゲート長パターン２２８を作成するための、ハードマスク層２１６のエッチ２２６を示す。図２Ｋは、別のフォトレジスト２３０堆積を示す。図２Ｌは切断マスクのパターニングを示す。図２Ｍは、本開示の一態様による、基板２００内にゲート長パターン２１２および２２８を作成するための、基板２００内へのエッチング２３２を示す。
【００２５】
図３Ａは、本開示の１つまたは複数の態様による半導体デバイスの側面図を示す。エリア３００は、改善された限界次元均一性を有し、デバイス間のピッチ変動がより少ない、より小さなピッチ（ＣＰＰ）３０４におけるＳＡＤＰパターンゲート長３０２を示す。エリア３０６は、より小さなＣＰＰであり得るか、またはエリア３００におけるのと同じＣＰＰ３１０であり得る第２のピッチ（ＣＰＰ）３１０におけるＬＥＬＥパターンゲート長３０８を示す。エリア３１２は、図１Ａ〜図１Ｊに関して説明したＬＥＬＥプロセスを使用して作られることが可能な、より大きなピッチ（ＣＰＰ）３１６におけるより大きなゲート長３１４を示す。
【００２６】
図３Ｂは、本開示の１つまたは複数の態様による半導体デバイスの側面図を示す。複数のデバイスは、最初に、より小さなピッチ（ＣＰＰ）３０４においてＳＡＤＰパターンゲート長３０２で形成される。図３Ｃで、基板１００上の同じ領域またはエリア内でＬＥＬＥセルスワップが実行される。本開示のこの態様では、ＳＡＤＰパターンゲート長３０２よりも大きいＬＥＬＥパターンゲート長３０８を有するＬＥＬＥパターンデバイスの対を作製するために、ＬＥＬＥセルスワッププロセスが実行される。ＬＥＬＥパターンゲート長デバイスに関するピッチは、ピッチ３０４と同じであり得る。
【００２７】
図４は、本開示の一態様によるデバイスを作製するための方法４００を示すプロセスフロー図である。ブロック４０２で、第１のリソグラフィプロセスを用いて、第１のゲート長と第１のコンタクトポリシリコンピッチ（ＣＰＰ）とを有する、少なくとも１つの第１のゲートをパターニングする。第１のＣＰＰは単一パターンリソグラフィ限界よりも小さい。たとえば、図１Ａ〜図１Ｊに示すようにＳＡＤＰを使用して第１のゲートをパターニングする。ブロック４０４で、第２のリソグラフィプロセスを用いて、第２のゲート長または第２のＣＰＰを有する第２のゲートがパターニングされる。第２のＣＰＰは単一パターンリソグラフィ限界よりも小さく、第２のゲート長は第１のゲート長とは異なる。たとえば、第２のゲートは、図２Ａ〜図２ＭのＬＥＬＥプロセスを使用してパターニングされる。
【００２８】
本開示のさらなる態様によれば、半導体装置について説明される。一構成では、本装置は、第１のゲート長と第１のコンタクトポリシリコンピッチ（ＣＰＰ）とを有する、電流を選択的に伝導するため第１の手段を含む。第１の手段は、図３のエリア３００で説明したＳＡＤＰプロセスを使用して作られたトランジスタであり得る。本装置はまた、第２のゲート長または第２のＣＰＰを有する、少なくとも１つの第２のゲート長デバイスを有する電流を選択的に伝導するための第２の手段を含む。第２の手段は、図３のエリア３０６またはエリア３１２で説明したＬＥＬＥプロセスを使用して作られたトランジスタであり得る。別の態様では、前述の手段は、前述の手段によって具陳された機能を実行するように構成された任意のモジュールまたは任意の装置であり得る。
【００２９】
図５は、本開示の一態様が有利に採用され得る例示的なワイヤレス通信システム５００を示すブロック図である。説明のために、図５は、３つの遠隔ユニット５２０、５３０、および５５０と、２つの基地局５４０とを示す。ワイヤレス通信システムは、より多くの遠隔ユニットおよび基地局を有し得ることを理解されよう。遠隔ユニット５２０、５３０および５５０は、ＩＣデバイス５２５Ａ、５２５Ｃおよび５２５Ｂを含み、これらは開示するデバイスを含む。基地局、スイッチングデバイス、ネットワーク機器などの他のデバイスも、開示するデバイスを含み得ることを認識されよう。図５は、基地局５４０から遠隔ユニット５２０、５３０、および５５０への順方向リンク信号５８０、ならびに遠隔ユニット５２０、５３０、および５５０から基地局５４０への逆方向リンク信号５９０を示す。
【００３０】
図５では、遠隔ユニット５２０はモバイル電話として示され、遠隔ユニット５３０はポータブルコンピュータとして示され、遠隔ユニット５５０は、ワイヤレスローカルループシステムにおける固定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、モバイル電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、検針機器などの固定位置データユニット、またはデータもしくはコンピュータ命令を記憶する、もしくは取り出す他のデバイス、あるいはそれらの組合せとすることができる。図５は本開示の態様による遠隔ユニットを示すが、本開示は、これらの示された例示的なユニットに限定されない。本開示の態様は、開示したデバイスを含む多くのデバイスにおいて、適切に採用され得る。
【００３１】
図６は、上記で開示したデバイスなどの半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。設計用ワークステーション６００は、オペレーティングシステムソフトウェア、サポートファイル、およびＣａｄｅｎｃｅやＯｒＣＡＤなどの設計ソフトウェアを収容するハードディスク６０１を含む。設計用ワークステーション６００はまた、本開示の一態様によるデバイスなど、回路６１０または半導体構成要素６１２の設計を容易にするために、ディスプレイ６０２を含む。記憶媒体６０４は、回路６１０または半導体構成要素６１２の設計を有形に記憶するために提供される。回路６１０または半導体構成要素６１２の設計は、ＧＤＳＩＩまたはＧＥＲＢＥＲなどのファイルフォーマットにおいて記憶媒体６０４に記憶され得る。記憶媒体６０４は、ＣＤ−ＲＯＭ、ＤＶＤ、ハードディスク、フラッシュメモリ、または他の適切なデバイスであり得る。さらに、設計用ワークステーション６００は、記憶媒体６０４からの入力を受け入れるか、または記憶媒体６０４への出力を書き込むための駆動装置６０３を含む。
【００３２】
記憶媒体６０４上に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続描画ツール用のマスクパターンデータを指定することができる。データはさらに、論理シミュレーションに関連するタイミングダイアグラムまたはネット回路などの論理検証データをさらに含み得る。記憶媒体６０４にデータを提供すると、半導体ウエハを設計するためのプロセス数を削減させることによって、回路６１０または半導体構成要素６１２の設計が容易になる。
【００３３】
ファームウェアおよび／またはソフトウェアによる実装の場合、本明細書において説明した機能を実行するモジュール（たとえば手続き、関数など）を用いて、方法を実装することができる。本明細書において説明した方法を実装する際に、命令を有形に具現化する機械可読媒体を使用することができる。たとえば、ソフトウェアコードをメモリに記憶させ、プロセッサユニットによって実行することができる。メモリは、プロセッサユニット内またはプロセッサユニットの外部に実装されていてよい。本明細書では、「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが格納される媒体のタイプに限定すべきではない。
【００３４】
機能は、ファームウェアおよび／またはソフトウェアとして実装する場合、１つもしくは複数の命令またはコードとしてコンピュータ可読媒体上に記憶させることができる。例として、データ構造を符号化したコンピュータ可読媒体、およびコンピュータプログラムを符号化したコンピュータ可読媒体がある。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータがアクセスすることのできる利用可能な媒体とすることができる。限定ではなく、例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するのに使用することができ、かつコンピュータによってアクセスされ得る他の媒体を含むことができ、本明細書で使用されるディスク（ｄｉｓｋおよびｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）、およびＢｌｕ−ｒａｙ（登録商標）ディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は通常、データを磁気的に再生するが、ディスク（ｄｉｓｃ）はデータをレーザによって光学的に再生する。上記のものの組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００３５】
コンピュータ可読媒体におけるストレージに加えて、命令および／またはデータは、通信装置内に含まれる伝送媒体における信号として提供することができる。たとえば、通信装置は、命令およびデータを示す信号を有するトランシーバを含むことができる。命令およびデータは、１つまたは複数のプロセッサに、特許請求の範囲において概説される機能を実装させるように構成される。
【００３６】
以上、本開示およびその利点について詳細に説明してきたが、添付の特許請求の範囲によって定められる本開示の技術から逸脱することなく、本明細書において様々な変更、置換、および改変を行えることを理解されたい。たとえば、「上」および「下」などの関係性の用語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転した場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指す場合がある。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、組成物、手段、方法、およびステップの特定の構成に限定されることは意図されない。当業者が本開示から容易に諒解するように、本明細書で説明した対応する構成と実質的に同じ機能を実行するか、もしくは実質的に同じ結果を実現する、現存するもしくは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをそれらの範囲内に含むものとする。
【００３７】
本明細書で本開示に関連して説明された様々な例示的論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得ることを当業者ならさらに理解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的構成要素、ブロック、モジュール、回路、およびステップが、上記ではその機能に関して一般的に説明された。そのような機能がハードウェアとして実装されるか、それともソフトウェアとして実装されるかは、特定の応用分野およびシステム全体に対して課される設計制限に依存する。当業者は、説明された機能を各々の特定の応用分野について様々な方式で実装し得るが、そのような実装判断は、本開示の範囲からの逸脱を引き起こすと解釈されるべきではない。
【００３８】
本明細書の開示に関連して説明した様々な例示的論理ブロック、モジュール、および回路は、本明細書で説明した機能を実施するように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブル論理デバイス、ディスクリートゲートもしくはトランジスタロジック、ディスクリートハードウェア構成要素、またはそれらの任意の組合せとともに実装あるいは実施され得る。汎用プロセッサはマイクロプロセッサでよいが、別の方法として、プロセッサは、任意の従来型プロセッサ、コントローラ、マイクロコントローラまたはステートマシンでよい。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つもしくは複数のマイクロプロセッサ、または任意の他のそのような構成として実装され得る。
【００３９】
本開示に関連して説明した方法またはアルゴリズムのステップは、ハードウェアで直接的に、プロセッサによって実行されるソフトウェアモジュールで、またはその２つの組合せで実施され得る。ソフトウェアモジュールは、ＲＡＭ、フラッシュメモリ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体に常駐することができる。例示的記憶媒体がプロセッサに結合され、プロセッサが記憶媒体から情報を読み取ること、および記憶媒体に情報を書き込むことができるようにする。代替案では、記憶媒体は、プロセッサに一体とされ得る。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在し得る。ＡＳＩＣは、ユーザ端末内に存在し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末内にディスクリート構成要素として存在し得る。
【００４０】
１つまたは複数の例示的設計では、説明される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、コンピュータ可読記憶媒体上に１つもしくは複数の命令またはコードとして格納あるいは送信され得る。コンピュータ可読媒体は、コンピュータ記憶媒体と、コンピュータプログラムの１つの場所から別の場所への転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、汎用または特殊用途コンピュータによってアクセスされ得る任意の使用可能な媒体であってもよい。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、もしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、あるいは命令またはデータ構造の形態の規定のプログラムコード手段を搬送もしくは格納するために使用され得、汎用もしくは専用コンピュータ、または汎用もしくは専用プロセッサによってアクセスされ得る任意の他の媒体を含み得る。また、任意の接続が適切にコンピュータ可読媒体と呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（「ＤＳＬ」）、もしくは赤外線、無線、およびマイクロ波などのワイヤレス技術を使用してウェブサイト、サーバ、または他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用する場合、ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ｄｉｓｃ）（ＣＤ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ｄｉｓｃ）（ＤＶＤ）、フロッピーディスク（ｄｉｓｋ）およびＢｌｕ−ｒａｙ（登録商標）ディスク（ｄｉｓｃ）を含み、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生し、ディスク（ｄｉｓｃ）は、データをレーザで光学的に再生する。上記のものの組合せも、コンピュータ可読媒体の範囲内に含まれるべきである。
【００４１】
本開示の前述の説明は、いかなる当業者も本開示を作製または使用できるようにするために提供される。本開示に対する様々な修正形態が当業者には容易に明らかとなり、本明細書で定義する一般原理は、本開示の趣旨または範囲から逸脱することなく、他の変形形態に適用され得る。したがって、本開示は、本明細書で説明する例および設計に限定されるものではなく、本明細書で開示する原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
【符号の説明】
【００４２】
１００  基板
１０２  層
１０４  マスク
１０６  マスキングエリア
１０８  層
１１０  エリア
１１２  エリア
１１４  メサ
１１６  層
１１８  エッジ
１２０  エッジ
１２２  エリア
１２４  エリア
１２８  メサ
１３０  メサ
２００  基板
２０２  ハードマスク層
２０４  ハードマスク層
２０６  マンドレル
２０８  スペーサ層
２１０  エッチング
２１２  ゲート長パターン
２１４  フォトレジスト（ＰＲ）層
２１６  ハードマスク層
２１８  ハードマスク層
２２０  露出すなわちパターニング
２２２  エッチ
２２４  第２のフォトレジスト
２２６  エッチ
２２８  ゲート長パターン
２３０  フォトレジスト
２３２  エッチング
３００  エリア
３０２  ＳＡＤＰパターンゲート長
３０４  ピッチ（ＣＰＰ）
３０６  エリア
３０８  ＬＥＬＥパターンゲート長
３１０  第２のピッチ（ＣＰＰ）
３１２  エリア
３１４  ゲート長
３１６  ピッチ（ＣＰＰ）
４００  方法
５００  ワイヤレス通信システム
５２０  遠隔ユニット
５２５Ａ  ＩＣデバイス
５２５Ｂ  ＩＣデバイス
５２５Ｃ  ＩＣデバイス
５３０  遠隔ユニット
５４０  基地局
５５０  遠隔ユニット
５８０  順方向リンク信号
５９０  逆方向リンク信号
６００  設計用ワークステーション
６０１  ハードディスク
６０２  ディスプレイ
６０３  駆動装置
６０４  記憶媒体
６１０  回路
６１２  半導体構成要素
【図１Ａ】
0006316959.tif 000002
【図１Ｂ】
0006316959.tif 000003
【図１Ｃ】
0006316959.tif 000004
【図１Ｄ】
0006316959.tif 000005
【図１Ｅ】
0006316959.tif 000006
【図１Ｆ】
0006316959.tif 000007
【図１Ｇ】
0006316959.tif 000008
【図１Ｈ】
0006316959.tif 000009
【図１Ｉ】
0006316959.tif 000010
【図１Ｊ】
0006316959.tif 000011
【図２Ａ】
0006316959.tif 000012
【図２Ｂ】
0006316959.tif 000013
【図２Ｃ】
0006316959.tif 000014
【図２Ｄ】
0006316959.tif 000015
【図２Ｅ】
0006316959.tif 000016
【図２Ｆ】
0006316959.tif 000017
【図２Ｇ】
0006316959.tif 000018
【図２Ｈ】
0006316959.tif 000019
【図２Ｉ】
0006316959.tif 000020
【図２Ｊ】
0006316959.tif 000021
【図２Ｋ】
0006316959.tif 000022
【図２Ｌ】
0006316959.tif 000023
【図２Ｍ】
0006316959.tif 000024
【図３Ａ】
0006316959.tif 000025
【図３Ｂ】
0006316959.tif 000026
【図３Ｃ】
0006316959.tif 000027
【図４】
0006316959.tif 000028
【図５】
0006316959.tif 000029
【図６】
0006316959.tif 000030