(57)【特許請求の範囲】
【請求項１】
半導体デバイスであって、
第１の方向に沿って長さを画定するように、また前記第１の方向に直交する第２の方向に沿って高さを画定するように延びる基板であって、誘電層、および前記誘電層上に形成された少なくとも１つのゲート・スタックを含み、前記ゲート・スタックが、前記第２の方向に沿ってゲート高さを画定するように延びる、前記基板と、
前記ゲート・スタックの第１の側の側壁に隣接して形成されたソース・コンタクト、および前記ゲート・スタックの反対側の第２の側の側壁に隣接して形成されたドレイン・コンタクトであって、前記第２の方向に沿ってそれぞれのソース・コンタクト高さおよびドレイン・コンタクト高さを画定するように延びる、前記ソース・コンタクトおよび前記ドレイン・コンタクトと、
前記ソース・コンタクトおよび前記ドレイン・コンタクト上に形成されたカーボン・ナノチューブであって、前記ソース・コンタクトと接触しソースを形成する第１の部分、前記ドレイン・コンタクトと接触しドレインを形成する第２の部分、および前記第１の部分と前記第２の部分との間に介挿され、前記第１の方向に沿って延びるゲート・チャネルを画定する第３の部分を含み、前記ソースおよび前記ドレインが、前記第２の方向に沿って延び、前記ゲート・チャネルのゲート長より大きい長さを有する、前記カーボン・ナノチューブと
を備える半導体デバイス。
【請求項２】
前記ゲート・チャネルと前記ゲート・スタックとの間に介挿されたゲート誘電層をさらに備え、前記カーボン・ナノチューブと前記ソース・コンタクトおよび前記ドレイン・コンタクトのうちの少なくとも１つとの間のコンタクト・エリアが、前記カーボン・ナノチューブと前記ゲート誘電層との間のコンタクト・エリアより大きい、請求項１に記載の半導体デバイス。
【請求項３】
前記ゲート誘電層が、前記ゲート・チャネルの周りを完全に包む、請求項２に記載の半導体デバイス。
【請求項４】
前記ソース・コンタクト高さおよび前記ドレイン・コンタクト高さが前記ゲート高さより大きい、請求項１に記載の半導体デバイス。
【請求項５】
前記誘電層上に形成され、前記ソース・コンタクトおよび前記ドレイン・コンタクトのそれぞれと前記ゲート・スタックとの間に介挿された機能化誘電層をさらに備える、請求項１に記載の半導体デバイス。
【請求項６】
前記カーボン・ナノチューブの少なくとも一部分が、前記機能化誘電層の少なくとも一部分に静電結合される、請求項５に記載の半導体デバイス。
【請求項７】
前記ソースの第１の端部が、誘電層に接して形成される前記機能化誘電層の第１の部分に静電結合され、前記ソースの第２の端部が、前記ゲート・スタックの上側部分に隣接して形成される前記機能化誘電層の第２の部分に静電結合される、請求項６に記載の半導体デバイス。
【請求項８】
前記ドレインの第１の端部が、誘電層に接して形成される前記機能化誘電層の第３の部分に静電結合され、前記ドレインの第２の端部が、前記ゲート・スタックの上側部分に隣接して形成される前記機能化誘電層の第４の部分に静電結合される、請求項７に記載の半導体デバイス。
【請求項９】
前記機能化誘電層が、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、および窒化ケイ素（Ｓｉ３Ｎ４）を含む群から選択される酸化物材料を含む領域上に形成された４−（Ｎ−ヒドロキシカルボキサミド）−１−メチルピリジニウムヨージド（ＮＭＰＩ）分子を含む、請求項８に記載の半導体デバイス。
【請求項１０】
半導体デバイスを作製する方法であって、
基板の誘電層上に少なくとも１つのゲート・スタックを形成するステップであって、前記基板が、第１の方向に沿って長さを画定するように、また前記第１の方向に直交する第２の方向に沿って高さを画定するように延びる、前記ステップと、
前記ゲート・スタック上に機能化誘電層を形成するステップと、
前記ゲート・スタックの第１の側に位置する前記機能化誘電層の第１の部分上にソース・コンタクトを形成し、前記ゲート・スタックの反対側の第２の側に位置する前記機能化誘電層の第２の部分上にドレイン・コンタクトを形成するステップと、
ソースを画定するように前記ソース・コンタクト上に、またドレインを画定するように前記ドレイン・コンタクト上にカーボン・ナノチューブを形成するステップであって、その結果、ゲート・チャネルが前記ソースと前記ドレインとの間に介挿され、前記第１の方向に沿ってゲート長を画定するように延びる、前記ステップと、
前記ソースおよび前記ドレインがゲート長に直交する第２の方向に延びるように前記カーボン・ナノチューブの少なくとも一部分を前記機能化誘電層上で静電結合するステップと
を含む方法。
【請求項１１】
前記カーボン・ナノチューブと前記ソース・コンタクトおよび前記ドレイン・コンタクトのうちの少なくとも１つとの間のコンタクト・エリアが、前記ゲート・チャネルのエリアより大きい、請求項１０に記載の方法。
【請求項１２】
前記ソースおよび前記ドレインの全高が前記ゲート・スタックの全高より大きい、請求項１１に記載の方法。
【請求項１３】
前記カーボン・ナノチューブを形成する前記ステップが、前記カーボン・ナノチューブと前記ゲート・スタックとの間にボイドを画定するように前記カーボン・ナノチューブを浮かすステップを含む、請求項１２に記載の方法。
【請求項１４】
ゲート誘電層を前記カーボン・ナノチューブ上に形成するステップをさらに含み、前記ゲート誘電層が前記ボイドを充填する、請求項１３に記載の方法。
【請求項１５】
前記ゲート誘電層の一部分が前記ゲート・チャネルの周りを包んだままとなるように、前記ソース・コンタクトおよび前記ドレイン・コンタクトに接触する前記カーボン・ナノチューブの一部分から前記ゲート誘電層を選択的に除去するステップをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記ソース・コンタクトに接触する前記カーボン・ナノチューブの前記一部分上に導電性のソース・コンタクト端子を形成するステップと、前記ドレイン・コンタクトに接触する前記カーボン・ナノチューブの前記一部分上に導電性のドレイン・コンタクト端子を形成するステップとをさらに含む、請求項１５に記載の方法。
【請求項１７】
少なくとも１つのゲート・スタックを形成するステップが、第１のゲート・スタックおよび第２のゲート・スタックを形成するステップを含み、前記第１のゲート・スタックおよび前記第２のゲート・スタックがそれぞれ、それぞれのソース・コンタクトおよびドレイン・コンタクトを有し、それぞれが、前記機能化誘電層の谷部分を露出させる谷によって互いに分離される、請求項１０に記載の方法。
【請求項１８】
前記機能化誘電層を形成する前記ステップが、
前記機能化誘電層の少なくとも１つの機能化領域上に酸化物を形成するステップであって、前記酸化物が、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、および窒化ケイ素（Ｓｉ３Ｎ４）を含む群から選択される、前記ステップと、
前記少なくとも１つの機能化領域上に４−（Ｎ−ヒドロキシカルボキサミド）−１−メチルピリジニウムヨージド（ＮＭＰＩ）分子を形成するステップと
をさらに含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関し、より詳細には、カーボン・ナノチューブ・トランジスタに関する。
【背景技術】
【０００２】
カーボン・ナノチューブ電界効果トランジスタ（ＣＮＴＦＥＴ）は、従来のシリコン・トランジスタ技術に取って代わる、またはそれを補うための強力な候補である。ＣＮＴＦＥＴ性能は、コンタクトの電気抵抗によって著しく影響を受け得る。したがって、ソース／ドレイン電極とＣＮＴとの間のコンタクト・エリア全体がＣＮＴＦＥＴの性能に影響を及ぼす。
【０００３】
トランジスタ性能全体を制限する高いコンタクト抵抗を回避するために、従来のＣＮＴＦＥＴは、図１に示されているように、ゲート長（ＬＧ）に平行な方向に（すなわち、Ｘ軸方向に）金属コンタクトの大きな長さ（ＬＣ）を必要とする。最近のデバイス・スケーリングの傾向は、２つの隣接するデバイスのゲートの中心間の距離として定義される半導体デバイスのピッチの縮小を引き続き望んでいる。マルチゲートＣＮＴＦＥＴを作製するとき、隣接する半導体デバイスの短絡を防止するために、隣接する金属コンタクト間の最小距離（ｄＣ）が必要とされる。したがって、適切なｄＣを確保するために、半導体のピッチ全体を増大することなく金属コンタクトの長さが増大されたデバイス構造が望ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許出願第１４／１６９，３４０号  関連出願の相互参照
【０００５】
本願は、２０１４年１月３１日に出願され、参照によりすべてのその詳細が組み込まれる、共通の譲受人の特許出願第１４／１６９，３４０号に関連する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
延長されたコンタクトを有するカーボン・ナノチューブ・トランジスタを提供する。
【課題を解決するための手段】
【０００７】
少なくとも１つの実施形態によれば、半導体デバイスが、第１の方向に沿って長さを画定するように、また第１の方向に直交する第２の方向に沿って高さを画定するように延びる基板を備える。基板は、誘電層と、誘電層上に形成された少なくとも１つのゲート・スタックとを含む。ソース・コンタクトがゲート・スタックの第１の側に隣接して形成され、ドレイン・コンタクトが、ゲート・スタックの反対側の第２の側に隣接して形成される。カーボン・ナノチューブが、ソース・コンタクトおよびドレイン・コンタクト上に形成される。カーボン・ナノチューブは、第１の部分、第２の部分、および第３の部分を含む。第１の部分は、ソース・コンタクトと接触しソースを形成する。第２の部分は、ドレイン・コンタクトと接触しドレインを形成する。第３の部分は、第１の部分と前記第２の部分との間に介挿され、第１の方向に沿って延びるゲート・チャネルを形成する。ソースおよびドレインは、それぞれ第２の方向に沿って延び、ゲート・チャネルの長さより大きい長さを有する。
【０００８】
他の実施形態によれば、半導体デバイスを作製する方法が、基板の誘電層上に少なくとも１つのゲート・スタックを形成するステップを含む。基板は、第１の方向に沿って長さを画定するように、また第１の方向に直交する第２の方向に沿って高さを画定するように延びる。この方法は、機能化誘電層をゲート・スタック上に形成するステップをさらに含む。この方法は、ゲート・スタックの第１の側に位置する機能化誘電層の第１の部分上にソース・コンタクトを形成し、ゲート・スタックの反対側の第２の側に位置する機能化誘電層の第２の部分上にドレイン・コンタクトを形成するステップをさらに含む。この方法は、カーボン・ナノチューブをソース・コンタクトおよびドレイン・コンタクト上に形成し、それぞれソースおよびドレインを画定するステップをさらに含む。ゲート・チャネルが、第１の方向に沿って延びゲート長を画定し、ソースとドレインとの間に介挿される。この方法は、ソースおよびドレインがゲート長に直交する第２の方向に延びるようにカーボン・ナノチューブの少なくとも一部分を機能化誘電層上で静電結合するステップをさらに含む。
【０００９】
追加の特徴は、本発明の技法を通じて実現される。他の実施形態は、本明細書に詳細に述べられており、特許請求されている発明の一部と考えられる。本発明および特徴をよりよく理解するために、説明および図面を参照されたい。
【００１０】
本発明とみなされる主題は、本明細書の末尾にある特許請求の範囲内で特に指摘され、はっきりと特許請求されている。前述の、および他の特徴は、添付の図面と併せて読めば、以下の詳細な説明から明らかである。
【図面の簡単な説明】
【００１１】
【図１】従来のトップゲート型カーボン・ナノチューブＦＥＴの上面図である。
【図２】バルク層の上側表面上に形成された誘電層を含む開始基板の断面図である。
【図３】ソース／ドレイン領域を形成するために誘電層の一部分を陥凹させ、誘電層の上側表面上にゲート・スタックを形成した後の図２の基板の図である。
【図４】エッチングされた誘電層の上側表面上にスペーサ誘電層を堆積させ、ゲート・スタックを覆った後の図３の基板の図である。
【図５】スペーサ誘電層をエッチングし、ゲート・スタックの側壁に沿ってスペーサを形成した後の図４の基板の図である。
【図６】エッチングされた誘電層の上側表面、スペーサの側壁、およびゲート・スタックの上側表面を覆う共形の機能化誘電層を堆積させた後の図５の基板の図である。
【図７】ゲート・スタックを覆い、機能化誘電層の外側表面に接して形成されている金属コンタクト層を堆積させた後の図６の基板の図である。
【図８】金属コンタクト層をエッチングし、ゲート・スタックの上側部分に向かって基板の誘電層から垂直に延びる金属コンタクトを形成した後の図７の基板の図である。
【図９】金属コンタクトの外側表面、および金属コンタクト間に位置する機能化誘電層の上側表面上にカーボン・ナノチューブを堆積させた後の図８の基板の図である。
【図１０】リソ・ブロック層を堆積させた後の図９の基板の図である。
【図１１】リソ・ブロック層をパターニングし、カーボン・ナノチューブの一部分、および金属コンタクト間に位置する機能化誘電層を露出させた後の図１０の基板の図である。
【図１２】機能化誘電層を選択的に除去し、カーボン・ナノチューブの浮かされた部分、およびナノチューブの浮かされた部分とゲート・スタックとの間に位置するボイドを形成した後の図１１の基板の図である。
【図１３】リソ・ブロック層の残りの部分を除去した後の、また共形のゲート誘電層を堆積させた後の図１２の基板の図である。
【図１４】ゲート誘電層を覆うブロック誘電層を基板上に堆積させた後の図１３の基板の図である。
【図１５】ブロック誘電層をパターニングし、ソース／ドレイン・ボイドを形成し、かつボイド内に位置するゲート誘電層を除去し、カーボン・ナノチューブおよび金属コンタクトを露出させた後の図１４の基板の図である。
【図１６】導電性材料をボイド内に堆積させ、ソース・コンタクト端子およびドレイン・コンタクト端子を形成した後の図１５の基板の図である。
【図１７】他の例示的な実施形態による、カーボン・ナノチューブを堆積させた後のマルチゲート半導体デバイスを示す断面図である。
【図１８】他の例示的な実施形態による、サポート誘電ブロック層を堆積させた後のマルチゲート半導体デバイスを示す断面図である。
【図１９】サポート誘電ブロック層をエッチングし、金属コンタクトの外側表面に接する支持領域を形成した後の図１８のマルチゲート半導体デバイスの図である。
【図２０】支持領域の外側表面上、およびゲート・スタックの上方に位置する機能化誘電層の露出させた表面上にカーボン・ナノチューブを堆積させた後の図１９のマルチゲート半導体デバイスの図である。
【図２１】支持領域を除去し、ゲート・スタックの上側部分に向かって基板の誘電層から垂直に延びる金属コンタクトを含むマルチゲート・カーボン・ナノチューブ半導体デバイスを形成した後の図２０のマルチゲート半導体デバイスの図である。
【図２２】少なくとも１つの例示的な実施形態による半導体デバイスを作製する方法を示す流れ図である。
【発明を実施するための形態】
【００１２】
次に図２を参照すると、開始基板１００の断面図が示されている。開始基板１００は、Ｘ軸に沿って長さを画定するように、またＺ軸に沿って高さを画定するように延びる。開始基板１００は、バルク層１０２と、バルク層１０２の上側表面上に形成された誘電層１０４とを含む。バルク層１０２は、たとえばケイ素（Ｓｉ）を含む半導体材料から形成することができる。誘電層１０４は、それだけには限らないが窒化ケイ素（Ｓｉ３Ｎ４）を含む様々な誘電材料から形成することができ、電気的分離をもたらすように構成される。それだけには限らないが化学気相堆積（ＣＶＤ）を含めて、様々な方法を使用し、誘電層を堆積させることができる。
【００１３】
図３に転じると、誘電層１０４が陥凹され、それだけには限らないがフォトリソグラフィおよび反応性イオン・エッチング（ＲＩＥ）プロセスを含む従来の堆積およびエッチング・プロセスを使用して、ゲート・スタック１０６が誘電層１０４上に形成される。誘電層１０４を陥凹させ、ソース領域１０８およびドレイン領域１０９を形成する。誘電層１０４が陥凹される深さは、デバイス応用例に従って様々であってよい。ゲート・スタック１０６は、ゲート長（ＬＧ）を有し、Ｓ／Ｄ領域１０８、１０９間に位置する誘電層１０４の上側表面上に形成される。ゲート・スタック１０６は、それだけには限らないがタンタル（Ｔａ）、ニオブ（Ｎｂ）、金（Ａｕ）、アルミニウム（Ａｌ）、およびポリシリコン（ＰＣ）を含めて、様々な材料から形成することができる。
【００１４】
次に図４を参照すると、誘電層１１０を基板１００上に堆積させ、エッチングされた誘電層１０４およびゲート・スタック１０６を覆う。たとえばＣＶＤを含めて、誘電層１１０を堆積させるための様々な方法を実施することができる。誘電層１１０は、低誘電性（すなわち、低ｋ）材料から形成することができる。低ｋ材料は、それだけには限らないがポリマー由来アモルファス・セラミック（ＳｉＢＣＮ）を含むことができる。
【００１５】
次に図５を参照すると、誘電層１１０が従来のエッチング・プロセスに従ってエッチングされ、ゲート・スタック１０６の上側表面を露出させる。このエッチング・プロセスは、ゲート・スタック１０６の側壁、およびエッチングされた誘電層１０４の側壁上にスペーサ１１２をも形成する。
【００１６】
図６に転じると、それだけには限らないがＣＶＤおよび原子層堆積（ＡＬＤ）を含む様々な堆積プロセスを使用して、共形の機能化誘電層１１３が基板１００上に形成される。機能化誘電層１１３は、エッチングされた誘電層１０４の上側表面、スペーサ１１２の側壁、およびゲート・スタック１０６の上側表面を覆う。機能化誘電層１１３は、それだけには限らないが酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、および窒化ケイ素（Ｓｉ３Ｎ４）を含む様々な材料から形成することができる。
【００１７】
図７に転じると、金属コンタクト層１１４を基板１００上に堆積させる。金属コンタクト・ブロック層１１４は、金属ゲート１０６を覆い、機能化誘電層１１３の外側表面の上に形成される。金属コンタクト層１１４は、それだけには限らないがパラジウム（Ｐｄ）、スカンジウム（Ｓｃ）、およびエルビウム（Ｅｒ）を含む様々な材料から形成することができる。図８に示されているように、金属コンタクト層１１４をエッチングし、ソース金属コンタクト１１５およびドレイン金属コンタクト１１６を形成する。それだけには限らないがＲＩＥを含めて、様々なエッチング・プロセスを使用し、金属コンタクト１１５、１１６を形成することができる。ソース金属コンタクト１１５およびドレイン金属コンタクト１１６は、ゲート・スタック１０６の長さに直交して延びる。たとえば、ソース金属コンタクト１１５およびドレイン金属コンタクト１１６は、誘電層１０４上に形成された機能化誘電層１１３の一部分に接触する第１のコンタクト端からゲート・スタック１０６の上側部分に隣接して形成された機能化誘電層１１３の一部分に接触する第２のコンタクト端へ垂直に延びる。少なくとも１つの例示的な実施形態では、第２のコンタクト端は、ゲート・スタック１０６の上側表面を越えて延びる。少なくとも１つの実施形態によれば、金属コンタクト１１５、１１６は、Ｚ軸（たとえば、ゲート高さ）に沿って延びるゲート・スタック１０６の距離より大きいＺ軸（たとえば、コンタクト高さ）に沿った距離を延びる。金属コンタクト１１５、１１６は、たとえば約１０ナノメートル（ｎｍ）から約１００ｎｍに及ぶ高さを有することができる。少なくとも１つの実施形態によれば、Ｚ軸の方向に延びる金属コンタクト１１５、１１６の高さは、Ｘ軸の方向に延びる金属コンタクトの長さより大きい。
【００１８】
次に図９を参照すると、１つまたは複数のカーボン・ナノチューブ１１８を、金属コンタクト１１５、１１６の外側表面、および金属コンタクト１１５、１１６間に位置する機能化誘電層１１３の上側表面上に堆積させる。カーボン・ナノチューブ１１８の幅は、下にある金属コンタクト１１５、１１６の幅より小さい。したがって、金属コンタクト１１５、１１６の一部分を露出させることができる。カーボン・ナノチューブ１１８は、たとえばイオン交換配置手順を使用して機能化誘電層１１３の露出させた表面上に選択的に配置させることができる。機能化誘電層１１３は、ソース金属コンタクト１１５およびドレイン金属コンタクト１１６の外側表面に接するカーボン・ナノチューブ１１８を係留（支持）する。図示されていないが、カーボン・ナノチューブ１１８と、金属コンタクト１１５、１１６と、機能化誘電層１１３との間のコンタクト支持を向上させるために、アニール・プロセスを基板１００に適用することができることを理解されたい。
【００１９】
例示的な一実施形態によれば、機能化誘電層１１３は、機能表面単分子層であり、カーボン・ナノチューブ１１８は、水溶液内に含まれる界面活性剤で包まれたカーボン・ナノチューブである。機能表面単分子層は、たとえば市販のイソニコチン酸メチルから合成される４−（Ｎ−ヒドロキシカルボキサミド）−１−メチルピリジニウムヨージド（ＮＭＰＩ）分子から形成することができる。ＮＭＰＩは、たとえば機能化誘電層１１３を形成するために、ＨｆＯ２の領域上に形成（たとえば被覆）することができる。１つまたは複数のカーボン・ナノチューブ１１８を含む水溶液を、機能化誘電層１１３に適用することができる。１つまたは複数のカーボン・ナノチューブ１１８の溶解度は、陰イオン界面活性剤［ドデシル硫酸ナトリウム（ＳＤＳ）］を使用して達成することができる。ＮＭＰＩの陰イオン（すなわち、ヨージド）は、カーボン・ナノチューブ１１８の周りに巻き付けられた陰イオン界面活性剤と交換され、負に帯電した界面活性剤と正に帯電した単分子層との間に強いクーロン引力をもたらす。単分子層とカーボン・ナノチューブ１１８との間のこの強い静電相互作用により、個々のカーボン・ナノチューブ１１８が優れた選択性で配置される。したがって、カーボン・ナノチューブ１１８がソース金属コンタクト１１５およびドレイン金属コンタクト１１６の外側表面に接して支持されるように、カーボン・ナノチューブ１１８を、露出させた機能化誘電層１１３に静電結合させることができる。
【００２０】
ゲート・スタック１０６のところ、およびソース金属１１５とドレイン金属１１６との間に位置する機能化誘電層１１３と接触するカーボン・ナノチューブ１１８の部分は、ゲート・チャネル１２０を形成する。ソース金属コンタクト１１５と接触するカーボン・ナノチューブ１１８の部分はソース１２２を形成し、ドレイン金属コンタクト１１６と接触するカーボン・ナノチューブ１１８の部分はドレイン１２４を形成する。例示的な一実施形態によれば、ソース１２２およびドレイン１２４はそれぞれ、Ｚ軸方向に沿って延び、ゲート・チャネル１２０の長さ（すなわち、ゲート長）より大きい全長を有する。たとえば、ソース１２２およびドレイン１２４の全長は約５０ｎｍとすることができ、一方、ゲート・チャネル１２０の全長は、約１０ｎｍとすることができる。
【００２１】
次に図１０に転じると、リソ・ブロック層１２５が基板１００上に形成される。リソ・ブロック層１２５は、ゲート・スタック１０６のところ、および金属コンタクト１１５、１１６間に位置するカーボン・ナノチューブ１１８が図１１に示されているように露出するようにパターニングされてもよい。
【００２２】
図１２を参照すると、カーボン・ナノチューブ１１８とゲート・スタック１０６との間に介挿された機能化誘電層１１３の一部分を、たとえばウェット・エッチング・プロセスを使用して選択的に除去することができる。すなわち、ウェット・エッチング・プロセスは、カーボン・ナノチューブ１１８と反応することなしに機能化誘電層１１３と反応する。したがって、カーボン・ナノチューブ１１８は、カーボン・ナノチューブ１１８とゲート・スタック１０６との間にボイド１２６が形成されるように金属ソース・コンタクト１１５と金属ドレイン・コンタクト１１６との間に浮かされる。
【００２３】
図１３を参照すると、残りのリソ・ブロック層１２５を除去し、共形のゲート誘電層１２８を基板１００上に堆積させ、それがボイド１２６を充填する。それだけには限らないがＡＬＤを含めて、様々な方法を使用し、ゲート誘電ブロック層１２８を堆積させることができる。ゲート誘電層１２８は、たとえば高ｋ材料から形成することができる。高ｋ材料は、それだけには限らないがケイ酸ハフニウム（ＨｆＳｉＯ４）、ケイ酸ジルコニウム（ＺｒＳｉＯ４）、および二酸化ジルコニウム（ＺｒＯ２）を含むことができる。ゲート・スタック１０６およびゲート誘電層１２８は、当業者によって理解されるようにゲート・チャネル部分１２０を通る電流の流れを選択的に制御する電界を発生させるように構成される。少なくとも１つの実施形態によれば、ゲート誘電層１２８の幅は、下にあるゲート・スタック１０６の幅より小さい。この関連で、ゲート・スタック１０６の一部分を露出させる、またはそこにアクセスする、あるいはその両方をすることができる。
【００２４】
図１４に転じると、ブロック誘電層１３０が基板１００上に形成され、ゲート誘電層１２８の上側表面を覆う。ブロック誘電層は、それだけには限らないが二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、および酸窒化ケイ素（ＳｉＯＮ）を含む様々な材料から形成することができる。化学的機械的研磨／平坦化（ＣＭＰ）プロセスをブロック誘電層に適用し、その上側表面を研磨および平坦化することができる。
【００２５】
図１５に転じると、ブロック誘電層１３０をパターニングし、ソース／ドレイン（Ｓ／Ｄ）ボイド１３２を形成することができる。さらに、ボイド１３２内に位置するゲート誘電層１２８を除去し、カーボン・ナノチューブおよび金属コンタクト１１５、１１６を露出させることができる。たとえばソース領域１０８、ドレイン領域１０９、およびゲート・チャネル１２０を囲む領域を含めて、ゲート誘電層１２８の一部分を、ブロック誘電層によって覆われたままであるエリアにおいて維持することができる。たとえば、第１のＳ／Ｄボイド１３２がソース１２２およびソース金属コンタクト１１５を露出させもよい。第２のＳ／Ｄボイド１３２がドレイン１２４およびドレイン金属コンタクト１１６を露出させてもよい。当業者によって理解されるように、様々なパターニング／エッチング・プロセスを使用し、誘電層１３０をパターニングすることができる。
【００２６】
図１６を参照すると、導電性材料を堆積させ、ボイド１３２を充填することができる。導電性材料は、それだけには限らないがタングステン（Ｗ）、窒化チタン（ＴｉＮ）、および銅（Ｃｕ）を含む金属から形成することができる。導電性材料は、ソース・コンタクト端子１３４、およびドレイン・コンタクト端子１３６を形成する。ソース・コンタクト端子１３４は、金属ソース・コンタクト１１５の上側表面に接して形成される。したがって、カーボン・ナノチューブ１１８のソース１２２は、ソース・コンタクト端子１３４と金属ソース・コンタクト１１５との間に介挿される。同様に、ドレイン・コンタクト端子１３６は、金属ドレイン・コンタクト１１６の上側表面に接して形成される。したがって、カーボン・ナノチューブ１１８のドレイン１２４は、ドレイン・コンタクト端子１３６と金属ドレイン・コンタクト１１６との間に介挿される。少なくとも１つの実施形態では、カーボン・ナノチューブ１１８と、ソース・コンタクト１１５およびドレイン・コンタクト１１６のうちの少なくとも１つとの間のコンタクト長は、カーボン・ナノチューブ１１８とゲート誘電層１０６との間のコンタクト長より大きい。たとえば、カーボン・ナノチューブ１１８と、ソース１２２またはドレイン１２４あるいはその両方との間のコンタクト長は、約５０ｎｍ以上とすることができる。
【００２７】
次に図１７を参照すると、他の実施形態による、複数のゲート構造２０２、２０２’を含む半導体デバイス２００が示されている。図１７に示されているように、１つまたは複数のカーボン・ナノチューブ１１８が第１のゲート構造２０２および第２のゲート構造２０２’上に形成され、第１のゲート構造２０２の金属ドレイン・コンタクト１１６と、第２のゲート構造２０２’の金属ソース・コンタクト１１５との間に位置する谷２０３内に延びる。カーボン・ナノチューブ１１８は、上記で詳細に論じたように、金属コンタクト１１５、１１６に接して形成され、露出させた機能化誘電層１１３によってそこに支持される。次いで、上記で詳細に論じたように、図１０〜１５に示されているプロセス・フローに従って、マルチゲート半導体デバイス２００を完成させることができる。
【００２８】
次に図１８を参照すると、他の例示的な実施形態による、マルチゲート半導体デバイスを作製する方法が示されている。それぞれのソース／ドレイン金属コンタクト１１５、１１６を含む複数のゲート・スタック２０２、２０２’を形成した後で、支持用誘電層２０４が基板１００上に形成される。支持用誘電層２０４は、ソース／ドレイン金属コンタクト１１５、１１６の側壁に接して堆積させ、第１のゲート構造２０２および第２のゲート構造２０２’を覆う。支持用誘電層２０４はブロック層として示されているが、支持用誘電層２０４は、共形の層として堆積させてもよいことを理解されたい。支持用誘電層２０４は、たとえばＡｌ２Ｏ３から形成することができる。したがって、支持用誘電層は、機能化誘電層１１３（ＨｆＯ２）に対して選択的にエッチングされ得る。
【００２９】
図１９に転じると、支持用誘電層２０４が、たとえばＲＩＥを使用してエッチングされる。したがって、１つまたは複数の支持領域２０６がソース／ドレイン金属コンタクト１１５、１１６の側壁上に形成される。少なくとも１つの支持領域２０６がやはり谷２０３を充填する。支持領域２０６は、第１のゲート・スタック２０２および第２のゲート・スタック２０２’上に堆積させた１つまたは複数のカーボン・ナノチューブをさらに支持するように構成される。
【００３０】
次に図２０を参照すると、１つまたは複数のカーボン・ナノチューブ１１８が第１のゲート・スタック２０２および第２のゲート・スタック２０２’上に形成される。カーボン・ナノチューブ１１８は、露出させた機能化誘電層１１３に静電結合され、一方、支持領域２０６によって支持される。支持領域２０６は、ソース／ドレイン金属コンタクト１１５、１１６の高さに照らして、ゲート・スタック１０６にわたるカーボン・ナノチューブ１１８配置の成功率を改善することができる。
【００３１】
図２１を参照すると、たとえばウェット・エッチング・プロセスなどの選択的エッチング・プロセスが半導体デバイス２００に適用される。ウェット・エッチング・プロセスは、カーボン・ナノチューブ１１８と反応することなしに支持領域２０６（たとえば、Ａｌ２Ｏ３材料）を選択的にエッチングすることができる。したがって、支持領域２０６を除去することができ、カーボン・ナノチューブ１１８を、金属コンタクト領域１１５、１１６および露出させた機能化誘電層１１３に直接接して形成することができる。カーボン・ナノチューブ１１８の端部は、支持領域２０６を除去し、カーボン・ナノチューブをソース／ドレイン金属コンタクト１１５、１１６にさらに係留した後で、露出させた機能化誘電層１１３上にさらに延在し得る。少なくとも１つの実施形態によれば、図２１に示されているように、カーボン・ナノチューブの第２の部分が、谷２０３に位置する機能化誘電層の一部分の上方に浮かされる。
【００３２】
次に図２２に転じると、流れ図が、少なくとも１つの例示的な実施形態による、半導体デバイスを作製する方法を示す。この方法は、操作２２００で始まり、操作２２０１でゲート・スタックが基板の誘電層上に形成される。操作２２２０で、機能化誘電層がゲート・スタック上に形成される。操作２２３０で、ソース・コンタクトが機能化誘電層の第１の部分上に形成される。操作２２４０で、ドレイン・コンタクトが機能化誘電層の第２の部分上に形成される。操作２２５０で、カーボン・ナノチューブの第１の部分がソース・コンタクト上に形成され、ソースを画定し、カーボン・ナノチューブの第２の部分がドレイン・コンタクト上に形成され、ドレインを画定する。第１の部分（すなわち、ソース）と第２の部分（すなわち、ドレイン）との間に介挿されたカーボン・ナノチューブの第３の部分は、ゲート長を有するゲート・チャネルを形成する。操作２２６０で、ソースおよびドレインがゲート長に直交する第２の方向に延びるように、カーボン・ナノチューブが機能化誘電層の少なくとも１つの部分に静電結合され、操作２２７０で方法が終了する。
【００３３】
本明細書で使用される用語は、特定の実施形態について述べるためのものにすぎず、本発明を限定するものではない。本明細書で使用されるとき、単数形「ａ」「ａｎ」「ｔｈｅ」は、別段文脈により明らかに示されない限り、複数形をも含むものとする。さらに、「ｃｏｍｐｒｉｓｅｓ（備える、含む）」または「ｃｏｍｐｒｉｓｉｎｇ（備える、含む）」あるいはその両方の用語は、本明細書で使用されるとき、述べられている特徴、整数、ステップ、操作、要素、またはコンポーネント、あるいはそれらの組合せが存在することを指定するが、１つまたは複数の他の特徴、整数、ステップ、操作、要素、コンポーネント、またはそれらのグループ、あるいはそれらの組合せの存在または追加を排除しない。
【００３４】
下記の特許請求の範囲内のすべてのミーンズまたはステップ・プラス・ファンクション要素の対応する構造、材料、行為、および均等物は、機能を、具体的に特許請求されているように、他の特許請求されている要素と組み合わせて実施するための任意の構造、材料、または行為を含むものとする。本発明の説明は、例示および説明のために提示されているが、網羅的なものとすることも、開示されている形態にある本発明に限定されることも意図されていない。本発明の範囲および思想から逸脱することなしに、多数の変更形態および変形形態が当業者には明らかになろう。本発明の原理および実際的な応用例について最もよく説明するために、また、他の当業者が、企図されている特定の使用に適した様々な変更形態と共に様々な実施形態について本発明を理解することを可能にするために実施形態を選び、述べた。
【００３５】
本明細書に記載の流れ図は、一例にすぎない。本発明の思想から逸脱することなしに、この図またはそこに記載の操作に対して多数の変形形態があり得る。たとえば、これらの操作は、異なる順序で実施されてもよく、または操作が追加、削除、または変更されてもよい。これらの変形形態のすべてが、特許請求されている発明の一部と考えられる。
【００３６】
様々な実施形態について述べたが、当業者なら、現在および将来、以下の特許請求の範囲内に入る様々な変更を加えることができることを理解されたい。これらの特許請求の範囲は、最初に述べられている本発明に対する適正な保護を主張するものと解釈するべきである。
【産業上の利用可能性】
【００３７】
本発明は、多種多様の電子および電気機器に適用される集積回路チップ内に組み込まれる高性能半導体電界効果トランジスタ（ＦＥＴ）デバイスの設計および作製において産業上の利用可能性がある。
【図１】
0006429888.tif 000002
【図２】
0006429888.tif 000003
【図３】
0006429888.tif 000004
【図４】
0006429888.tif 000005
【図５】
0006429888.tif 000006
【図６】
0006429888.tif 000007
【図７】
0006429888.tif 000008
【図８】
0006429888.tif 000009
【図９】
0006429888.tif 000010
【図１０】
0006429888.tif 000011
【図１１】
0006429888.tif 000012
【図１２】
0006429888.tif 000013
【図１３】
0006429888.tif 000014
【図１４】
0006429888.tif 000015
【図１５】
0006429888.tif 000016
【図１６】
0006429888.tif 000017
【図１７】
0006429888.tif 000018
【図１８】
0006429888.tif 000019
【図１９】
0006429888.tif 000020
【図２０】
0006429888.tif 000021
【図２１】
0006429888.tif 000022
【図２２】
0006429888.tif 000023