(57)【特許請求の範囲】
【請求項１】
基板と、
チャネル領域と、このチャネル領域を挟んで位置するソース領域及びドレイン領域とを備え、前記基板の上方に形成された島状の酸化物半導体層と、
この酸化物半導体層の上方に形成され、第１のコンタクトホール及び第２のコンタクトホールを備えた絶縁膜と、
前記酸化物半導体層の前記チャネル領域の上方に対して離間された位置に対向配置されたゲート電極と、
前記酸化物半導体層の前記ソース領域の上方に対して前記第１のコンタクトホールを介して電気的に接続されたソース電極と、
前記酸化物半導体層の前記ドレイン領域の上方に対して前記第２のコンタクトホールを介して電気的に接続されたドレイン電極と、
前記酸化物半導体層と前記基板との間に前記ソース領域及び前記ドレイン領域に隣接して一部が配置され、かつ残りの他部が前記酸化物半導体層の外方で前記基板と前記絶縁膜との間に配置された水素化層と、
この水素化層よりも含まれる水素濃度が低く、この水素化層と前記酸化物半導体層の前記チャネル領域とを隔てる絶縁性の水素ブロック層とを具備し、
前記酸化物半導体層は、前記ゲート電極と前記水素化層との間に形成され、
前記ソース領域及び前記ドレイン領域は、前記水素化層からの水素により低抵抗化されている
ことを特徴とする薄膜トランジスタ。
【請求項２】
前記水素化層は、水素を含むシリコン窒化膜であり、
前記水素ブロック層は、水素を含まないシリコン窒化膜である
ことを特徴とする請求項１記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、酸化物半導体層を用いる薄膜トランジスタに関する。
【背景技術】
【０００２】
従来、例えば液晶表示装置、あるいは有機ＥＬ表示装置などの平面表示装置において、薄膜トランジスタが用いられている。このような平面表示装置では、近年、大画面化、高解像度化、高フレームレート化などの要求が高まってきており、薄膜トランジスタの半導体層として、高移動度を実現できる酸化物半導体層を用いたものがある。特に、例えばＩＧＺＯによる酸化物半導体層は、比較的低温で大面積に形成できるとともに、消費電流も小さく、上記のような要求を満たすものとして注目されている。
【０００３】
このような酸化物半導体層を形成する際、ソース領域及びドレイン領域の低抵抗化には、トップゲート型でゲート電極(ゲートメタル)をマスクにした水素プラズマなどが用いられる。しかしながら、このようなプラズマ処理では、水素の拡散長の制御が容易でなく、チャネル領域まで低抵抗化されてしまい、短い長さの薄膜トランジスタを形成することが容易でない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１０４６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、酸化物半導体層を用いつつ、小型化が可能な薄膜トランジスタを提供することである。
【課題を解決するための手段】
【０００６】
実施形態の薄膜トランジスタは、基板と、島状の酸化物半導体層と、絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極と、水素化層と、絶縁性の水素ブロック層とを有する。酸化物半導体層は、チャネル領域と、このチャネル領域を挟んで位置するソース領域及びドレイン領域とを備え、基板の上方に形成される。絶縁膜は、酸化物半導体層の上方に形成され、第１のコンタクトホール及び第２のコンタクトホールを備える。ゲート電極は、酸化物半導体層のチャネル領域の上方に対して離間された位置に対向配置される。ソース電極は、酸化物半導体層のソース領域の上方に対して第１のコンタクトホールを介して電気的に接続される。ドレイン電極は、酸化物半導体層のドレイン領域の上方に対して第２のコンタクトホールを介して電気的に接続される。水素化層は、酸化物半導体層と基板との間にソース領域及びドレイン領域に隣接して一部が配置され、かつ残りの他部が酸化物半導体層の外方で基板と絶縁膜との間に配置される。水素ブロック層は、水素化層よりも含まれる水素濃度が低く、この水素化層と酸化物半導体層のチャネル領域とを隔てる。酸化物半導体層は、ゲート電極と水素化層との間に形成される。ソース領域及びドレイン領域は、水素化層からの水素により低抵抗化されている。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の薄膜トランジスタを模式的に示す断面図である。
【図２】同上薄膜トランジスタの製造方法の一部を模式的に示す断面図である。
【図３】第２の実施形態の薄膜トランジスタを模式的に示す断面図である。
【発明を実施するための形態】
【０００８】
以下、第１の実施形態の構成を図１及び図２を参照して説明する。
【０００９】
図１及び図２において、11は薄膜トランジスタであり、この薄膜トランジスタ11は、例えば液晶表示装置(ＬＣＤ)、あるいは有機ＥＬ表示装置などの平面表示装置に用いられる、トップゲート型の薄膜トランジスタである。
【００１０】
そして、この薄膜トランジスタ11は、酸化物半導体層12と、ゲート電極13と、ソース電極14と、ドレイン電極15とを備え、絶縁性基板であるガラス基板16上に形成された水素化層としての絶縁性のアンダーコート層17上に形成されている。
【００１１】
酸化物半導体層12は、例えばインジウム(Ｉｎ)、ガリウム(Ｇａ)、亜鉛(Ｚｎ)及び錫(Ｓｎ)の少なくともいずれかを含む酸化物により形成され、例えばＩＧＺＯなどである。この酸化物半導体層12は、中央部に相対的に抵抗値が高い高抵抗領域であるチャネル領域12cが所定幅で形成され、このチャネル領域12cを挟んで、チャネル領域12cよりも抵抗値が低い低抵抗領域であるソース領域12s及びドレイン領域12dが形成されている。
【００１２】
ゲート電極(ゲートメタル)13は、例えば銅(Ｃｕ)、アルミニウム(Ａｌ)、チタン(Ｔｉ)、モリブデン(Ｍｏ)、タングステン(Ｗ)、タンタル(Ｔａ)及びクロム(Ｃｒ)のいずれか、あるいはこれらの少なくともいずれかを含む合金により形成されている。このゲート電極13は、酸化物半導体層12を覆って形成されたゲート絶縁膜21上にて、酸化物半導体層12のチャネル領域12cに対向する位置、すなわちこのチャネル領域12cの直上の位置に形成され、このゲート絶縁膜21により、酸化物半導体層12(チャネル領域12c)及びアンダーコート層17に対して絶縁されている。このゲート絶縁膜21は、シリコン酸化膜、あるいはシリコン窒化膜などである。
【００１３】
ソース電極14及びドレイン電極15は、例えば銅(Ｃｕ)、アルミニウム(Ａｌ)、チタン(Ｔｉ)、モリブデン(Ｍｏ)、タングステン(Ｗ)、タンタル(Ｔａ)及びクロム(Ｃｒ)のいずれか、あるいはこれらの少なくともいずれかを含む合金により形成されている。これらソース電極14及びドレイン電極15は、ゲート電極13を覆ってゲート絶縁膜21上に形成された層間絶縁膜22上に形成されてゲート電極13に対して絶縁されているとともに、ゲート絶縁膜21及び層間絶縁膜22に亘って形成されたコンタクトホール24，25を介して酸化物半導体層12のソース領域12s及びドレイン領域12dと電気的に接続されている。したがって、これらソース電極14及びドレイン電極15は、ゲート電極13を挟む位置に配置されている。なお、層間絶縁膜22は、例えばシリコン酸化膜(ＳｉＯ)である。
【００１４】
アンダーコート層17は、ガラス基板16の表面を覆って形成されている。このアンダーコート層17は、例えば後述する製造方法によって製造されることにより、内部に水素Ｈを含むシリコン窒化膜(ＳｉＮ：Ｈ)である。そして、このアンダーコート層17上には、水素ブロック層27を覆って酸化物半導体層12が隣接して形成されているとともに、ゲート絶縁膜21が隣接して形成されている。
【００１５】
水素ブロック層27は、酸化物半導体層12のチャネル領域12cとアンダーコート層17とを隔てるもので、例えば後述する製造方法によって製造されることにより、内部に水素を含んでいないシリコン窒化膜(ＳｉＮ)である。すなわち、この水素ブロック層27は、水素濃度がアンダーコート層17よりも低く、かつ、水素透過性が低く形成されている。また、この水素ブロック層27は、チャネル領域12cの下部にてアンダーコート層17上に形成されている。したがって、酸化物半導体層12は、ソース領域12s及びドレイン領域12dでアンダーコート層17に直接接触(隣接)し、チャネル領域12cで水素ブロック層27を介してアンダーコート層17から離間されている。
【００１６】
次に、上記第１の実施形態の薄膜トランジスタ11の製造方法を説明する。
【００１７】
まず、ガラス基板16上など、所定の絶縁性の下層上に、アンダーコート層17を形成する。このとき、アンダーコート層17は、少なくとも水素(Ｈ2)を含むガス、例えばシラン(ＳｉＦ4)／アンモニア(ＮＨ3)／窒素(Ｎ2)／水素(Ｈ2)ガスを導入したプラズマＣＶＤ法により成膜する。
【００１８】
次いで、アンダーコート層17上に、水素ブロック層27を成膜及びパターニングする。このとき、この水素ブロック層27は、例えばシラン系のガスを含み水素を含まない、すなわち水素以外のガス、例えばシラン(ＳｉＦ4)／窒素(Ｎ2)ガスを導入し、例えばＩＣＰなどの高密度プラズマ装置を用いたプラズマＣＶＤ法により形成する。
【００１９】
また、この水素ブロック層27を覆ってアンダーコート層17上に、酸化物半導体層12を成膜及びパターニングする。
【００２０】
さらに、熱拡散により、アンダーコート層17に含まれる水素Ｈを酸化物半導体層12側へと拡散させる。このとき、酸化物半導体層12では、水素ブロック層27上を除く位置、すなわち水素ブロック層27を挟みアンダーコート層17と直接接触する領域に水素Ｈが拡散されて、これら領域がそれぞれ低抵抗化され、ソース領域12s及びドレイン領域12dとなるとともに、水素ブロック層27によって水素Ｈの侵入が防止(抑制)された領域が高抵抗のチャネル領域12cとなる(図２)。
【００２１】
この後、酸化物半導体層12を覆ってアンダーコート層17上にゲート絶縁膜21を成膜及びパターニングし、このゲート絶縁膜21上に、ゲート電極13を例えばスパッタリングなどにより成膜及びパターニングする。なお、ゲート絶縁膜21をゲート電極13の下部のみに形成する場合には、ゲート絶縁膜21及びゲート電極13をまとめてパターニングすることもできる。
【００２２】
さらに、ゲート電極13を覆ってゲート絶縁膜21上に層間絶縁膜22を成膜及びパターニングするとともに、ゲート絶縁膜21及び層間絶縁膜22にて酸化物半導体層12のソース領域12s及びドレイン領域12dの位置にコンタクトホール24，25をエッチングなどにより形成し、これらコンタクトホール24，25を覆って所定のメタル層をスパッタリングなどにより成膜及びエッチングなどによりパターニングすることで、ソース領域12s及びドレイン領域12dと電気的に接続するソース電極14及びドレイン電極15をそれぞれ島状などに形成する。
【００２３】
上述したように、上記第１の実施形態によれば、水素Ｈを含むアンダーコート層17上に水素ブロック層27を形成し、この水素ブロック層27を覆ってアンダーコート層17上に酸化物半導体層12を形成した後、アンダーコート層17に含まれる水素Ｈを酸化物半導体層12へと熱拡散させることで、ソース領域12s及びドレイン領域12dを形成するとともに、アンダーコート層17に含まれる水素Ｈの侵入を水素ブロック層27によりブロックすることで酸化物半導体層12のソース領域12s及びドレイン領域12d間をチャネル領域12cとするので、チャネル領域12cの長さ(チャネル長)の制御が容易となり、例えばＩＧＺＯなどの酸化物半導体層12を用いつつ、このチャネル領域12cの長さを短くして薄膜トランジスタ11を小型化することが可能になる。
【００２４】
次に、第２の実施形態を図３を参照して説明する。なお、上記第１の実施形態と同様の構成及び作用については、同一符号を付してその説明を省略する。
【００２５】
この第２の実施形態は、上記第１の実施形態のアンダーコート層17上に、例えばシリコン酸化膜(ＳｉＯ)などの、水素を含まないアンダーコート層31が形成され、このアンダーコート層31上に酸化物半導体層12が直接形成されているとともに、この酸化物半導体層12上に、ゲート絶縁膜としての水素ブロック層27及びゲート電極13が順次積層され、これら水素ブロック層27及びゲート電極13を覆ってアンダーコート層31上に、水素化層としての層間絶縁膜32が形成され、かつ、この層間絶縁膜32に形成されたコンタクトホール34，35を介してソース電極14及びドレイン電極15が酸化物半導体層12のソース領域12s及びドレイン領域12dと電気的に接続されているものである。
【００２６】
水素ブロック層27は、酸化物半導体層12のチャネル領域12c上に、このチャネル領域12cに直接接触して形成されている。
【００２７】
層間絶縁膜32は、ゲート電極13とソース電極14及びドレイン電極15とを絶縁するものであり、後述する製造方法により形成されることにより、内部に水素Ｈを含むシリコン窒化膜(ＳｉＮ：Ｈ)である。
【００２８】
そして、薄膜トランジスタ11を製造する際には、ガラス基板16上に形成したアンダーコート層17上にアンダーコート層31を成膜し、このアンダーコート層31上に酸化物半導体層12を成膜及びパターニングして島状に形成する。次いで、この酸化物半導体層12上に、ゲート絶縁膜としての水素ブロック層27を成膜する。このとき、この水素ブロック層27は、第１の実施形態と同様に、例えばシラン系のガスを含むガス、例えばシラン(ＳｉＦ4)／窒素(Ｎ2)ガスを導入し、例えばＩＣＰなどの高密度プラズマ装置を用いたプラズマＣＶＤ法により形成する。
【００２９】
さらに、この水素ブロック層27上に、ゲート電極13をスパッタリングなどにより成膜し、図示しないマスクなどを用いてこれら水素ブロック層27及びゲート電極13をエッチングなどによりまとめてパターニングする。
【００３０】
この後、これらゲート電極13及び水素ブロック層27を含む酸化物半導体層12及びアンダーコート層31上に、層間絶縁膜32を成膜及びパターニングする。このとき、層間絶縁膜32は、少なくとも水素を含むガスを導入したプラズマＣＶＤ法により成膜する。
【００３１】
さらに、熱拡散により、層間絶縁膜32に含まれる水素Ｈを酸化物半導体層12側へと拡散させる。このとき、酸化物半導体層12では、水素ブロック層27を除く位置、すなわち水素ブロック層27を挟み層間絶縁膜32と直接接触する領域に水素Ｈが拡散されて、これら領域がそれぞれ低抵抗化され、ソース領域12s及びドレイン領域12dとなるとともに、水素ブロック層27によって水素Ｈの侵入が防止(抑制)された領域が高抵抗のチャネル領域12cとなる。
【００３２】
そして、層間絶縁膜32にて酸化物半導体層12のソース領域12s及びドレイン領域12dの位置にコンタクトホール34，35をエッチングなどにより形成し、これらコンタクトホール34，35を覆って所定のメタル層をスパッタリングなどにより成膜及びエッチングなどによりパターニングすることで、ソース領域12s及びドレイン領域12dと電気的に接続するソース電極14及びドレイン電極15をそれぞれ島状などに形成する。
【００３３】
このように、第２の実施形態によれば、酸化物半導体層12上に水素ブロック層27を形成し、この水素ブロック層27上にゲート電極13を形成し、少なくとも水素ブロック層27を覆って酸化物半導体層12上に水素Ｈを含んだ層間絶縁膜32を形成し、この層間絶縁膜32に含まれる水素Ｈを酸化物半導体層12へと熱拡散させることで、ソース領域12s及びドレイン領域12dを形成するとともに、層間絶縁膜32に含まれる水素Ｈの侵入を水素ブロック層27によりブロックすることで酸化物半導体層12のソース領域12s及びドレイン領域12d間をチャネル領域12cとするので、チャネル領域12cの長さ(チャネル長)の制御が容易となり、例えばＩＧＺＯなどの酸化物半導体層12を用いつつ、このチャネル領域12cの長さを短くして薄膜トランジスタ11を小型化することが可能になる。
【００３４】
なお、上記各実施形態において、薄膜トランジスタ11は、酸化物半導体層12よりも下方にゲート電極13が位置するボトムゲート型のものであっても同様に形成できる。
【００３５】
そして、以上説明した少なくとも一つの実施形態によれば、水素ブロック層27がチャネル領域12cへの水素Ｈの侵入を防止するため、ゲートＢＴＳ(Bias Temperature Stress)などの信頼性及び耐性が向上する。したがって、小型でかつ高信頼性の薄膜トランジスタを提供できる。
【００３６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３７】
11    薄膜トランジスタ
12    酸化物半導体層
12c   チャネル領域
12d   ドレイン領域
12s   ソース領域
13    ゲート電極
14    ソース電極
15    ドレイン電極
16 基板であるガラス基板
17    水素化層としてのアンダーコート層
21 絶縁膜であるゲート絶縁膜
22 絶縁膜である層間絶縁膜
24，25 コンタクトホール
27    水素ブロック層
32    水素化層としての層間絶縁膜
【図１】
0006425508.tif 000002
【図２】
0006425508.tif 000003
【図３】
0006425508.tif 000004