(57)【特許請求の範囲】
【請求項１】
ダイオードが逆並列接続されたスイッチング素子からなる回生スイッチ、及び該回生スイッチに直列接続された直流電源を備える直流電源回路と、
端子Ａ１及び端子Ａ２を有する第１インダクタと、端子Ｂ１及び端子Ｂ２を有する第２インダクタと、前記端子Ａ１及び前記端子Ｂ２に接続された第１コンデンサと、前記端子Ａ２及び前記端子Ｂ１に接続された第２コンデンサとからなり、前記端子Ａ１及び前記端子Ｂ１で前記直流電源回路に接続されたＺソース昇圧回路と、
前記端子Ａ２及び前記端子Ｂ２を直流電圧入力とし、該直流電圧入力を短絡するモードを有するインバータ回路と、
前記直流電圧入力の短絡を指示する短絡信号、及び前記短絡信号を反転させた信号であって前記回生スイッチのオンを指示する回生信号を生成する短絡・回生指示部と、
を備え、
前記短絡・回生指示部は、
指令電圧と、前記第１コンデンサ又は前記第２コンデンサの電圧との偏差をフィードバック制御して指令電流を生成する第１フィードバック制御部と、
前記指令電流と、前記第１インダクタ又は前記第２インダクタに流れる電流との偏差をフィードバック制御して前記短絡信号のデューティを算出する第２フィードバック制御部と、
を備えることを特徴とする電力変換装置。
【請求項２】
ダイオードが逆並列接続されたスイッチング素子からなる回生スイッチ、及び該回生スイッチに直列接続された直流電源を備える直流電源回路と、
端子Ａ１及び端子Ａ２を有する第１インダクタと、端子Ｂ１及び端子Ｂ２を有する第２インダクタと、前記端子Ａ１及び前記端子Ｂ２に接続された第１コンデンサと、前記端子Ａ２及び前記端子Ｂ１に接続された第２コンデンサとからなり、前記端子Ａ１及び前記端子Ｂ１で前記直流電源回路に接続されたＺソース昇圧回路と、
前記端子Ａ２及び前記端子Ｂ２を直流電圧入力とし、該直流電圧入力を短絡するモードを有するインバータ回路と、
前記直流電圧入力の短絡を指示する短絡信号、及び前記短絡信号を反転させた信号であって前記回生スイッチのオンを指示する回生信号を生成する短絡・回生指示部と、
を備え、
前記短絡・回生指示部は、
指令電圧ＶC*及び前記直流電源の電圧Ｅを用いて、前記短絡信号のデューティＤを
Ｄ＝（ＶC*−Ｅ）／（２ＶC*−Ｅ）
として算出するデューティ算出部
を備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｚソース昇圧回路を有する電力変換装置に関するものである。
【背景技術】
【０００２】
従来、２個のインダクタと２個のコンデンサからなるＺソース昇圧回路を有する電力変換装置において、回生スイッチを設けることで電力回生が可能となることが知られている（例えば、特許文献１参照）。
【０００３】
図４は特許文献１に開示された、従来のＺソース昇圧回路を有する電力変換装置の構成を示す図である。電力変換装置２は、直流電源回路１０と、Ｚソース昇圧回路２０と、インバータ回路３０と、短絡・回生指示部５０とを備え、電動機４０に接続される。直流電源回路１０は、直流電源１１と、回生スイッチ１２とを備える。Ｚソース昇圧回路２０は、インダクタ２１，２２と、コンデンサ２３，２４とを備える。インバータ回路３０は、スイッチング素子３１〜３６を備え、ゲート信号Ｇによりオン、オフ制御がなされる。
【０００４】
Ｚソース昇圧回路２０において、スイッチング素子３１〜３６のうち同一レグ内の上下アームを同時にオンすると、コンデンサ２３，２４がそれぞれ放電され、インダクタ２１，２２それぞれに磁気エネルギーが蓄積する。次に、同時にオンしていた上下アームのいずれかをオフにすると、インダクタ２１，２２それぞれの磁気エネルギーが放出され、コンデンサ２３，２４がそれぞれ充電される。よって、直流電源１１が出力する電圧に対して昇圧された電圧が、インバータ回路３０に出力される。
【０００５】
すなわち、電力変換装置２は、インバータ回路３０により直流交流変換が可能である。また、回生スイッチ１２をオンにすることで、インバータ回路３０側から直流電源１１側に電力を回生することが可能となる。
【０００６】
図５は図４に示したような従来の電力変換装置２の短絡・回生指示部５０として想定される構成を示す図である。この例では、短絡・回生指示部５０は、減算部５１と、デューティ算出部５２と、ヒステリシスコンパレータ５３と、ＰＷＭ信号生成部５４と、短絡・回生切替部５５とを備える。
【０００７】
減算部５１は、指令電圧ＶC*と、電圧検出器２５により検出されたコンデンサ２３の電圧ＶCとの偏差を算出し、デューティ算出部５２及びヒステリシスコンパレータ５３に出力する。
【０００８】
デューティ算出部５２は、減算部５１により算出された偏差が小さくなるように、短絡信号ＳのオンデューティＤ、又は回生信号ＲのオフデューティＤを算出し、ＰＷＭ信号生成部５４に出力する。
【０００９】
ＰＷＭ信号生成部５４は、キャリア信号、及びデューティ算出部５２により算出されたデューティＤに基づいてＰＷＭ信号を生成し、短絡・回生切替部５５に出力する。
【００１０】
ヒステリシスコンパレータ５３は、減算部５１により算出された偏差を入力する。ＶC*−ＶCが正であるときはヒステリシスコンパレータ５３の出力は１となり、ＶC*−ＶCが負であるときは、ヒステリシスコンパレータ５３の出力は０となる。
【００１１】
短絡・回生切替部５５は、ＰＷＭ信号生成部５４により生成されたＰＷＭ信号、及びヒステリシスコンパレータ５３の出力を入力し、短絡信号Ｓ及び回生信号Ｒを生成する。ヒステリシスコンパレータ５３の出力が１の場合は力行モードとなり、このとき短絡信号ＳはＰＷＭ信号であり、回生信号Ｒは０（オフ）である。一方、ヒステリシスコンパレータ５３の出力が０の場合は回生モードとなり、このとき回生信号ＲはＰＷＭ信号の反転信号であり、短絡信号Ｓは０（オフ）である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−３１２３４１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図５に示した例において、直流電源１１の電圧をＥとすると、インダクタ２１又は２２の電流の大きさとインバータ回路３０の入力電流の大きさとの関係によって、インバータ回路３０の直流リンク電圧（直流入力電圧）は、２ＶC−Ｅ，ＶC、又は０（短絡時）の３種類の状態をとることが知られている。よって、直流リンク電圧が一定でないため、インバータ回路３０により高精度に出力電圧を制御することが困難であり、制御回路も複雑になるという問題があった。
【００１４】
かかる事情に鑑みてなされた本発明の目的は、制御回路を複雑にすることなく、直流リンク電圧のとりうる状態を２ＶC−Ｅ、又は０（短絡時）の２種類のみとし、インバータ回路により高精度に出力電圧を制御することが可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記問題を解決するために、本発明に係る電力変換装置は、ダイオードが逆並列接続されたスイッチング素子からなる回生スイッチ、及び該回生スイッチに直列接続された直流電源を備える直流電源回路１０と、端子Ａ１及び端子Ａ２を有する第１インダクタと、端子Ｂ１及び端子Ｂ２を有する第２インダクタと、前記端子Ａ１及び前記端子Ｂ２に接続された第１コンデンサと、前記端子Ａ２及び前記端子Ｂ１に接続された第２コンデンサとからなり、前記端子Ａ１及び前記端子Ｂ１で前記直流電源回路に接続されたＺソース昇圧回路２０と、前記端子Ａ２及び前記端子Ｂ２を直流電圧入力とし、該直流電圧入力を短絡するモードを有するインバータ回路３０と、前記直流電圧入力の短絡を指示する短絡信号、及び前記短絡信号を反転させた信号であって前記回生スイッチのオンを指示する回生信号を生成する短絡・回生指示部６０と、を備え、前記短絡・回生指示部は、指令電圧と、前記第１コンデンサ又は前記第２コンデンサの電圧との偏差をフィードバック制御して指令電流を生成する第１フィードバック制御部と、前記指令電流と、前記第１インダクタ又は前記第２インダクタに流れる電流との偏差をフィードバック制御して前記短絡信号のデューティを算出する第２フィードバック制御部と、を備えることを特徴とする。
【００１６】
また、本発明に係る電力変換装置は、ダイオードが逆並列接続されたスイッチング素子からなる回生スイッチ、及び該回生スイッチに直列接続された直流電源を備える直流電源回路と、端子Ａ１及び端子Ａ２を有する第１インダクタと、端子Ｂ１及び端子Ｂ２を有する第２インダクタと、前記端子Ａ１及び前記端子Ｂ２に接続された第１コンデンサと、前記端子Ａ２及び前記端子Ｂ１に接続された第２コンデンサとからなり、前記端子Ａ１及び前記端子Ｂ１で前記直流電源回路に接続されたＺソース昇圧回路と、前記端子Ａ２及び前記端子Ｂ２を直流電圧入力とし、該直流電圧入力を短絡するモードを有するインバータ回路と、前記直流電圧入力の短絡を指示する短絡信号、及び前記短絡信号を反転させた信号であって前記回生スイッチのオンを指示する回生信号を生成する短絡・回生指示部と、を備え、前記短絡・回生指示部は、指令電圧ＶC*及び前記直流電源の電圧Ｅを用いて、前記短絡信号のデューティＤをＤ＝（ＶC*−Ｅ）／（２ＶC*−Ｅ）として算出するデューティ算出部を備えることを特徴とする。
【発明の効果】
【００１８】
本発明により、制御回路を複雑にすることなく、回生動作が可能であるとともに、インバータ回路により高精度に出力電圧を制御することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る電力変換装置の構成を示す図である。
【図２】本発明の一実施形態に係る電力変換装置における短絡・回生指示部の第１の構成例を示すブロック図である。
【図３】本発明の一実施形態に係る電力変換装置における短絡・回生指示部の第２の構成例を示すブロック図である。
【図４】Ｚソース昇圧回路を有する従来の電力変換装置の構成を示す図である。
【図５】図４に示した電力変換装置の短絡・回生指示部の構成を示す図である。
【発明を実施するための形態】
【００２０】
＜本発明の一実施形態に係る電力変換装置＞
図１は、本発明の一実施形態に係る電力変換装置の構成を示す図である。電力変換装置１の主回路の構成は図４に示した電力変換装置２と同じであるが短絡・回生指示部の構成が異なる。
【００２１】
電力変換装置１は、直流電源回路１０と、Ｚソース昇圧回路２０と、インバータ回路３０と、短絡・回生指示部６０又は７０とを備え、電動機４０に接続される。
【００２２】
電圧検出器２５は、コンデンサ２３又はコンデンサ２４の電圧ＶCを検出する。電流検出器２６は、インダクタ２１又はインダクタ２２の電流ＩLを検出する。
【００２３】
直流電源回路１０は、直流電源１１と、直流電源１１に直列接続された回生スイッチ１２とを備える。直流電源１１の正極に回生スイッチ１２のエミッタ側が接続される。回生スイッチ１２は、スイッチング素子（例えば、ＩＧＢＴ又はＭＯＳＦＥＴ）ＱとダイオードＤとを逆並列接続した回路であり、スイッチング素子Ｑをオンすることにより直流電源１１へ電力を回生することができる。
【００２４】
Ｚソース昇圧回路２０は、端子Ａ１及び端子Ａ２を有するインダクタ（第１インダクタ）２１と、端子Ｂ１及び端子Ｂ２を有するインダクタ（第２インダクタ）２２と、端子Ａ１及び端子Ｂ２に接続されたコンデンサ（第１コンデンサ）２３と、端子Ａ２及び端子Ｂ１に接続されたコンデンサ（第２コンデンサ）２４とからなり、端子Ａ１及び端子Ｂ１で直流電源回路１０に接続される。
【００２５】
インバータ回路３０は、スイッチング素子３１〜３５を備える。スイッチング素子３１及びスイッチング素子３２は互いに直列接続され、インバータ回路３０のＵ相の上下アームを構成する。スイッチング素子３３及びスイッチング素子３４は互いに直列接続され、インバータ回路３０のＶ相の上下アームを構成する。スイッチング素子３５及びスイッチング素子３６は互いに直列接続され、インバータ回路３０のＷ相の上下アームを構成する。インバータ回路３０は、ゲート信号Ｇにより各相の位相が１２０度ずつずれるようにスイッチング素子３１〜３６をオン、オフしてＰＷＭ制御することにより、出力側に接続される電動機４０を駆動する。なお、本実施形態のインバータ回路３０は三相としているが、三相でなくてもよい。
【００２６】
インバータ回路３０は、端子Ａ２及び端子Ｂ２を直流電圧入力とし、該直流電圧入力を短絡するモードを有する。該直流電圧入力は短絡信号Ｓが１の時に短絡し、回生スイッチ１２は回生信号Ｒが１の時にオンする。つまり、短絡信号Ｓは直流電圧入力の短絡を指示する信号であり、回生信号Ｒは回生スイッチ１２のオンを指示する信号である。
【００２７】
＜短絡・回生指示部の第１の構成例＞
図２は本発明の一実施形態に係る電力変換装置における短絡・回生指示部の第１の構成例（短絡・回生指示部６０）を示すブロック図である。図２に示す例では、短絡・回生指示部６０は、減算部６１と、フィードバック制御部（第１フィードバック制御部）６２と、減算部６３と、フィードバック制御部（第２フィードバック制御部）６４と、制限部６５と、ＰＷＭ信号生成部６６と、反転回路６７とを備える。
【００２８】
減算部６１は、コンデンサ２３又はコンデンサ２４に印可される電圧の指令電圧ＶC*と、電圧検出器２５により検出されたコンデンサ２３又はコンデンサ２４の電圧ＶCとの偏差を算出し、フィードバック制御部６２に出力する。
【００２９】
フィードバック制御部６２は、減算部６１により算出された偏差をフィードバック制御（例えば、ＰＩ制御）してインダクタ２１又はインダクタ２２に流れる電流の指令電流ＩL*を算出し、減算部６３に出力する。なお、指令電流ＩL*は、インダクタ電流制限値により制限される。
【００３０】
減算部６３は、フィードバック制御部６２により生成された指令電流ＩL*と、電流検出器２６により検出されたインダクタ２１又はインダクタ２２の電流ＩLとの偏差を算出し、フィードバック制御部６４に出力する。
【００３１】
フィードバック制御部６４は、減算部６３により算出された偏差をフィードバック制御（例えば、ＰＩ制御）して短絡信号ＳのオンデューティＤ（直流電圧入力を短絡するデューティ）を算出し、制限部６５に出力する。
【００３２】
制限部６５は、フィードバック制御部６４により算出されたオンデューティＤを０≦Ｄ＜０.５の範囲で制限し、制限後のオンデューティＤをＰＷＭ信号生成部６６に出力する。電圧ＶCは、下記の式（１）によって求まることが既知である。式（１）より、オンデューティＤが０．５以上となると、理論上電圧ＶCは非負の値でなければならないため、制限部６５はオンデューティＤが０.５以上とならないように制限する。
【００３３】
ＶC＝（Ｄ−１）・Ｅ／（２Ｄ−１）                                  （１）
【００３４】
ＰＷＭ信号生成部６６は、キャリア信号、及び制限部６５からオンデューティＤを入力してＰＷＭ信号を生成し、短絡信号Ｓとしてインバータ回路３０に出力する。また、短絡信号Ｓを反転回路６７に出力する。
【００３５】
反転回路６７は、短絡信号Ｓを反転させた信号を回生信号Ｒとして回生スイッチ１２に出力する。
【００３６】
＜短絡・回生指示部の第２の構成例＞
つぎに、短絡・回生指示部の第２の構成例（短絡・回生指示部７０）について説明する。図３は本発明の一実施形態に係る電力変換装置における短絡・回生指示部の第２の構成例を示すブロック図である。図３に示す例では、短絡・回生指示部７０は、デューティ算出部７１と、制限部７２と、ＰＷＭ信号生成部７３と、反転回路７４とを備える。
【００３７】
デューティ算出部７１は、指令電圧ＶC*及び直流電源１１の電圧Ｅを入力し、下記の式（２）により短絡信号ＳのオンデューティＤを算出し、制限部７２に出力する。式（１）をオンデューティＤについて解き、電圧ＶCに指令電圧ＶC*を代入すると、式（２）が求まる。なお、直流電源１１の電圧Ｅは電圧検出器を設けて検出してもよいし、予め分かっている場合にはその値を入力するようにしてもよい。
【００３８】
Ｄ＝（ＶC*−Ｅ）／（２ＶC*−Ｅ）                                    （２）
【００３９】
制限部７２は、デューティ算出部７１により算出されたオンデューティＤを０≦Ｄ＜０.５の範囲で制限し、制限後のオンデューティＤをＰＷＭ信号生成部７３に出力する。
【００４０】
ＰＷＭ信号生成部７３は、キャリア信号、及びデューティ算出部７１により生成されたオンデューティＤを入力してＰＷＭ信号を生成し、短絡信号Ｓとしてインバータ回路３０に出力する。また、短絡信号Ｓを反転回路７４に出力する。
【００４１】
反転回路７４は、短絡信号Ｓを反転させた信号を回生信号Ｒとして回生スイッチ１２に出力する。
【００４２】
上述したように、短絡・回生指示部６０及び短絡・回生指示部７０は、インバータ回路３０の直流電圧入力の短絡を指示する短絡信号Ｓ、及び短絡信号Ｓを反転させた信号であって回生スイッチ１２のオンを指示する回生信号Ｒを生成する。そのため、本発明によれば、回生動作が可能であるとともに、インバータ回路３０の直流リンク電圧が、２ＶC*−Ｅ又は０の２種類（すなわち、短絡信号Ｓが０の時は２ＶC*−Ｅの１種類）となり、インバータ回路３０の出力電圧を高精度に制御することが可能となる。
【００４３】
また、短絡・回生指示部６０は、フィードバック制御部６２により、指令電圧ＶC*と、コンデンサ２３又はコンデンサ２４の電圧ＶCとの偏差をフィードバック制御して指令電流ＩL*を生成し、フィードバック制御部６４により、指令電流ＩL*と、インダクタ２１又はインダクタ２２に流れる電流ＩLとの偏差をフィードバック制御して短絡信号ＳのデューティＤを算出する。この構成によれば、電流ＩLを制限することができ、またフィードバック制御を行うため高い応答性で電圧ＶCを制御することができる。
【００４４】
また、短絡・回生指示部７０は、デューティ算出部７１により、指令電圧ＶC*及び直流電源１１の電圧Ｅを用いて、短絡信号ＳのデューティＤを、Ｄ＝（ＶC*−Ｅ）／（２ＶC*−Ｅ）として算出する。この構成によれば、フィードバック制御を行っていないため、電圧ＶCの制御の応答性は、短絡・回生指示部６０よりも低くなるが、電圧検出器２５及び電流検出器２６が不要であるためコストを低減させることができる。
【産業上の利用可能性】
【００４５】
本発明に係る電力変換装置は、例えば電気自動車などのモータ駆動システムに利用することが可能である。
【符号の説明】
【００４６】
１    電力変換装置
１０  直流電源回路
１１  直流電源
１２  回生スイッチ
２０  Ｚソース昇圧回路
２１，２２  インダクタ
２３，２４  コンデンサ
２５  電圧検出器
２６  電流検出器
３０  インバータ回路
３１〜３６  スイッチング素子
４０  電動機
６０，７０  短絡・回生指示部
６１  減算部
６２  フィードバック制御部
６３  減算部
６４  フィードバック制御部
６５，７２  制限部
６６，７３  ＰＷＭ信号生成部
６７，７４  反転回路
７１  デューティ算出部
【図１】
0006417268.tif 000002
【図２】
0006417268.tif 000003
【図３】
0006417268.tif 000004
【図４】
0006417268.tif 000005
【図５】
0006417268.tif 000006