(57)【特許請求の範囲】
【請求項１】
ゲートと一対の主端子を有する半導体装置を試験装置によって試験する試験方法であって、
前記試験装置は、
前記ゲートに接続されたゲート抵抗と、
前記ゲート抵抗を介して前記ゲートに接続されており、ゲート電圧の切り換えによって前記半導体装置をオン／オフする切り換え装置と、
前記半導体装置がターンオフするときに一対の前記主端子間にサージ電圧を印加する誘導性負荷、を備えており、
前記試験方法は、
前記半導体装置のサンプルを前記ゲート抵抗の抵抗値を変えながら前記試験装置によって試験し、前記サンプルの前記ゲート抵抗の抵抗値と一対の前記主端子間に印加されるサージ電圧との関係を示すグラフを取得する仮試験工程と、
取得された前記グラフに基づいて前記半導体装置の前記ゲート抵抗の抵抗値を設定して前記半導体装置を前記試験装置によって試験する本試験工程、を備えており、
前記グラフでは、前記ゲート抵抗の抵抗値が第１抵抗値であるときに前記サージ電圧が最大となり、前記ゲート抵抗の抵抗値が前記第１抵抗値より低くなるに従って前記サージ電圧が低くなり、
前記本試験工程では、前記ゲート抵抗の抵抗値を前記第１抵抗値より低い抵抗値に設定する、半導体装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体装置の試験方法に関する。
【背景技術】
【０００２】
例えば特許文献１に開示されているように、半導体装置を試験装置によって試験する方法が知られている。半導体装置は、ゲートと一対の主端子を有している。試験装置は、ゲートに接続されたゲート抵抗と、ゲート電圧の切り換えによって半導体装置をオン／オフする切り換え装置と、半導体装置がターンオフしたときに一対の主端子間にサージ電圧を印加する誘導性負荷を備えている。サージ電圧によって半導体装置にアバランシェブレークダウンが生じる。これによって、半導体装置のアバランシェ耐量を試験する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−０３３０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の試験方法では、半導体装置がターンオフしたときに、アバランシェブレークダウンが生じるために必要なサージ電圧が発生しないことがある。このため、アバランシェ耐量の試験に必要な負荷が半導体装置に作用しないことがあった。あるいは、半導体装置がターンオフしたときに必要以上のサージ電圧が発生してしまうことがある。このため、半導体装置に必要以上の負荷が作用してしまうことがあった。そこで本明細書は、半導体装置を試験装置によって試験するときに半導体装置に適切な負荷が作用する試験方法を開示する。
【課題を解決するための手段】
【０００５】
本明細書に開示する半導体装置の試験方法は、ゲートと一対の主端子を有する半導体装置を試験装置によって試験する。試験装置は、ゲートに接続されたゲート抵抗と、ゲート抵抗を介してゲートに接続されており、ゲート電圧の切り換えによって半導体装置をオン／オフする切り換え装置と、半導体装置がターンオフするときに一対の主端子間にサージ電圧を印加する誘導性負荷を備えている。試験方法は、半導体装置のサンプルをゲート抵抗の抵抗値を変えながら試験装置によって試験し、サンプルのゲート抵抗の抵抗値と一対の主端子間に印加されるサージ電圧との関係を示すグラフを取得する仮試験工程と、取得されたグラフに基づいて半導体装置のゲート抵抗の抵抗値を設定して半導体装置を試験装置によって試験する本試験工程、を備えている。グラフでは、ゲート抵抗の抵抗値が第１抵抗値であるときにサージ電圧が最大となり、ゲート抵抗の抵抗値が第１抵抗値より低くなるに従ってサージ電圧が低くなる。本試験工程では、ゲート抵抗の抵抗値を第１抵抗値より低い抵抗値に設定する。
【０００６】
従来の試験方法では、ゲート抵抗の抵抗値が高いと、半導体装置がターンオフするときのスイッチング速度が遅くなり、誘導性負荷によって発生する起電力が小さくなる。したがって、ゲート抵抗の抵抗値が高すぎると、アバランシェブレークダウンが生じるために必要なサージ電圧が一対の主端子間に印加されない。逆に、ゲート抵抗の抵抗値が低いと、半導体装置がターンオフするときのスイッチング速度が速くなり、誘導性負荷によって発生する起電力が大きくなる。したがって、ゲート抵抗の抵抗値が低すぎると、必要以上のサージ電圧が一対の主端子間に印加されてしまう。
【０００７】
これに対し、本明細書に開示する試験方法では、本試験工程の前に仮試験工程を実行し、ゲート抵抗の抵抗値と半導体装置に印加されるサージ電圧の関係を求める。そして、そのグラフに基づいて、ゲート抵抗の抵抗値を、第１抵抗値（サージ電圧がピークとなる抵抗値）より低い抵抗値に設定する。ゲート抵抗の抵抗値が第１抵抗値よりも高いと、半導体装置がアバランシェブレークダウンしない。本明細書に開示の試験方法のように、ゲート抵抗の抵抗値を第１抵抗値よりも小さく設定することで、半導体装置に適切なサージ電圧を印加することができる。このようにゲート抵抗の抵抗値を設定してから試験対象の半導体装置を試験するので、この試験方法では、半導体装置に適切な負荷を与えることができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る試験方法を説明するための回路図である。
【図２】三相インバータの回路図である。
【図３】試験方法における動作波形を示すグラフである。
【図４】ゲート抵抗の抵抗値と一対の主端子間に印加されるサージ電圧との関係を示すグラフである。
【発明を実施するための形態】
【０００９】
１．半導体装置
まず、半導体装置について説明する。半導体装置としては、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等を用いることができる。また、トレンチゲート型の半導体装置を用いることができる。本実施形態では、半導体装置としてトレンチゲート型のＩＧＢＴを用いている。図１に示すように、半導体装置１は、ゲート１１、コレクタ１２及びエミッタ１３（一対の主端子）を備えている。半導体装置１は、例えば三相インバータ等の半導体モジュールに用いられる。三相インバータは、例えばハイブリッド車に用いられる。図２に示すように、三相インバータ１００は、複数の半導体装置１と複数のＦＷＤ（Free Wheeling Diode）１０１を備えており、直流電力を交流電力に変換する。各半導体装置１と各ＦＷＤ１０１が逆並列で接続されている。三相インバータ１００は、直流電源とモータ（いずれも図示省略）のそれぞれに接続されている。
【００１０】
図１に示す半導体装置１では、コレクタ１２とエミッタ１３（一対の主端子）の間に電圧が印加された状態で、ゲート１１に所定のゲート電圧が印加されて半導体装置１がターンオンすると、エミッタ１３からコレクタ１２へキャリアが流れる。すなわち、コレクタ１２からエミッタ１３へ電流が流れる。また、半導体装置１では、コレクタ１２とエミッタ１３の間に過大な電圧が印加されるとアバランシェブレークダウンが生じる。半導体装置１にアバランシェブレークダウンが生じると、衝突電離によってエミッタ１３からコレクタ１２へ流れるキャリアが増大する。すなわち、コレクタ１２からエミッタ１３へ流れる電流が増大する。
【００１１】
２．試験装置
次に、試験装置について説明する。図１に示すように、試験装置２は、ゲート抵抗２１と切り換え装置２２を備えている。半導体装置１、ゲート抵抗２１、切り換え装置２２を一巡する切り換え回路５１が試験装置２に形成されている。また、試験装置２は、電源３１と誘導性負荷３２とダイオード３３を備えている。半導体装置１、電源３１、誘導性負荷３２を一巡する電圧印加回路５２が試験装置２に形成されている。また、試験装置２は、電流計４１を備えている。
【００１２】
ゲート抵抗２１は、半導体装置１のゲート１１と切り換え装置２２との間に配置されており、ゲート１１と切り換え装置２２に接続されている。ゲート抵抗２１の抵抗値は、所定の値に設定されている。ゲート抵抗２１の抵抗値については後述する。
【００１３】
切り換え装置２２は、ゲート抵抗２１と半導体装置１のエミッタ１３との間に配置されており、ゲート抵抗２１とエミッタ１３に接続されている。切り換え装置２２は、ゲート電圧を高電位と低電位の間で切り換える。ゲート電圧の切り換えによって半導体装置１がオン／オフする。切り換え装置２２としては、例えばパルスジェネレータを用いることができる。
【００１４】
電源３１は、半導体装置１のコレクタ１２とエミッタ１３（一対の主端子）に接続されている。電源３１は、コレクタ１２とエミッタ１３間に電源電圧を印加する。
【００１５】
誘導性負荷３２は、半導体装置１のコレクタ１２と電源３１の間に配置されており、コレクタ１２と電源３１に接続されている。誘導性負荷３２の一例はコイルである。半導体装置１がターンオンして電圧印加回路５２が閉じているときに誘導性負荷３２にエネルギーが蓄積される。半導体装置１がターンオフすると電圧印加回路５２に電流を流そうとする起電力が誘導性負荷３２によって瞬間的に発生する。誘導性負荷３２によって発生した起電力は、コレクタ１２とエミッタ１３（一対の主端子）の間に作用する。
【００１６】
ダイオード３３は、誘導性負荷３２に並列に接続されている。誘導性負荷３２で発生した起電力によるエネルギーがダイオード３３で消費される。電流計４１は、エミッタ１３と電源３１に接続されており、電圧印加回路５２に流れる電流を計測する。
【００１７】
３．試験方法
次に、試験方法について説明する。上記の試験装置によって半導体装置を試験するときは、まず初期状態では、図３（ａ）に示すように、半導体装置１のコレクタ１２とエミッタ１３の間に電圧Ｖｃｅ１が印加されている。また、初期状態では、図３（ｂ）に示すように、ゲート１１のゲート電圧Ｖｇｅがオフの値に設定されている。すなわち、半導体装置１がオフにされている。よって、コレクタ１２とエミッタ１３の間にキャリアが流れるチャネルが形成されず、エミッタ１３からコレクタ１２へキャリアが流れない。すなわち、図３（ｃ）に示すように、コレクタ１２からエミッタ１３へ電流Ｉｃが流れていない。
【００１８】
次に、切り換え装置２２がゲート１１のゲート電圧Ｖｇｅをオンの値Ｖｇｅ１に切り換えると、コレクタ１２とエミッタ１３の間にチャネルが形成され、そのチャネルを通ってエミッタ１３からコレクタ１２へキャリアが流れる。すなわち、半導体装置１がターンオンして、コレクタ１２からエミッタ１３へ電流Ｉｃ１が流れる。これにより、電圧印加回路５２に電流が流れる。
【００１９】
次に、切り換え装置２２がゲート１１のゲート電圧Ｖｇｅをオフの値に切り換えると、コレクタ１２とエミッタ１３の間に形成されていたチャネルが消滅して、エミッタ１３からコレクタ１２へキャリアが流れなくなる。すなわち、半導体装置１がターンオフして、コレクタ１２からエミッタ１３へ電流Ｉｃが流れなくなる。これにより、電圧印加回路５２が遮断され、電圧印加回路５２に電流が流れなくなる。
【００２０】
このとき、半導体装置１のターンオフによって電圧印加回路５２に電流が流れなくなるが、誘導性負荷３２によって電圧印加回路５２に電流を流そうとする起電力が瞬間的に発生する。そして、誘導性負荷３２によって発生した起電力がコレクタ１２とエミッタ１３の間に作用する。この起電力によって、コレクタ１２とエミッタ１３の間にサージ電圧Ｖｓｕｒｇｅが印加される。すなわち、誘導性負荷３２によって瞬間的に起電力が発生すると、コレクタ１２とエミッタ１３の間にサージ電圧Ｖｓｕｒｇｅが瞬間的に印加される。したがって、半導体装置１がターンオフすると、電源３１による電圧Ｖｃｅ１と起電力によるサージ電圧Ｖｓｕｒｇｅがコレクタ１２とエミッタ１３の間に印加される。
【００２１】
半導体装置１がターンオフしたときに誘導性負荷３２によって発生した起電力が高いと、コレクタ１２とエミッタ１３の間に高いサージ電圧が印加される。これによって、半導体装置１にアバランシェブレークダウンが生じる。一方、誘導性負荷３２によって発生した起電力が低いと、サージ電圧も低くなり、アバランシェブレークダウンは生じない。
【００２２】
その後、半導体装置１がターンオフしたときに誘導性負荷３２によって瞬間的に発生した起電力が消滅すると、サージ電圧Ｖｓｕｒｇｅが消滅する。これにより、上記の初期状態に戻る。
【００２３】
４．仮試験工程
次に、仮試験工程について説明する。上記の試験装置２によって半導体装置１を本試験する場合は、事前に、半導体装置１のサンプル（以下、半導体装置１のサンプルを単に半導体装置１と言う場合がある。）を用いて仮試験工程を行う。仮試験工程によって、ゲート抵抗２１の抵抗値と一対の主端子（コレクタ１２とエミッタ１３）間に印加されるサージ電圧との関係を予め取得する。図４は、ゲート抵抗２１の抵抗値Ｒｇと一対の主端子（コレクタ１２とエミッタ１３）間に印加されるサージ電圧Ｖｓｕｒｇｅとの関係を示すグラフである。図４のグラフの横軸は、ゲート抵抗２１の抵抗値Ｒｇである。図４のグラフの縦軸は、一対の主端子（コレクタ１２とエミッタ１３）間に印加されるサージ電圧Ｖｓｕｒｇｅである。
【００２４】
上記のように、試験装置２によって半導体装置１を試験すると、半導体装置１がターンオフしたときに誘導性負荷３２によって起電力が発生する。このとき、半導体装置１がターンオフするときのスイッチング速度が速いと、誘導性負荷３２によって発生する起電力が大きくなる。逆に、半導体装置１がターンオフするときのスイッチング速度が遅いと、起電力が小さくなる。また、半導体装置１がターンオフするときのスイッチング速度は、試験装置２のゲート抵抗２１の抵抗値に依存する。ゲート抵抗２１の抵抗値が低いと、スイッチング速度が速くなり、ゲート抵抗２１の抵抗値が高いと、スイッチング速度が遅くなる。したがって、ゲート抵抗２１の抵抗値が低いと、誘導性負荷３２によって発生する起電力が大きくなる。一方、ゲート抵抗２１の抵抗値が高いと、誘導性負荷３２によって発生する起電力が小さくなる。
【００２５】
また、上記のように、半導体装置１がターンオフしたときに、誘導性負荷３２によって発生する起電力によって、コレクタ１２とエミッタ１３の間にサージ電圧Ｖｓｕｒｇｅが印加される。図４の第１範囲９１は、半導体装置１にアバランシェブレークダウンが生じない範囲である。第１範囲９１のようにゲート抵抗２１の抵抗値Ｒｇが高いと、半導体装置１のスイッチング速度が遅くなるので、誘導性負荷３２によって発生する起電力が小さくなる。このため、半導体装置１に印加されるサージ電圧Ｖｓｕｒｇｅが小さくなり、アバランシェブレークダウンが生じない。第１範囲９１では、ゲート抵抗２１の抵抗値Ｒｇが低くなるに従って、誘導性負荷３２によって発生する起電力が大きくなり、コレクタ１２とエミッタ１３の間に印加されるサージ電圧Ｖｓｕｒｇｅの値が高くなる。ゲート抵抗２１の抵抗値Ｒｇが第１抵抗値Ｒｇ１であるときに、サージ電圧Ｖｓｕｒｇｅが最大になる。
【００２６】
ゲート抵抗２１の抵抗値Ｒｇが図４の第１範囲９１より低い第２範囲９２の値になると、半導体装置１のスイッチング速度が速くなり、半導体装置１にアバランシェブレークダウンが生じるようになる。半導体装置１にアバランシェブレークダウンが生じるので、第２範囲９２では、第１範囲９１と異なる挙動になる。半導体装置１にアバランシェブレークダウンが生じると、衝突電離によってエミッタ１３からコレクタ１２へ流れるキャリアが増大する。すなわち、コレクタ１２からエミッタ１３へ流れる電流が増大する。半導体装置１にアバランシェブレークダウンが生じると、コレクタ１２からエミッタ１３へ大きな電流が流れるので、コレクタ１２とエミッタ１３の間の実質的な抵抗が低くなり、コレクタ１２とエミッタ１３の間に印加されるサージ電圧Ｖｓｕｒｇｅの値が低くなる。よって、グラフの第２範囲９２では、ゲート抵抗２１の抵抗値Ｒｇが低くなるに従って、コレクタ１２とエミッタ１３の間に印加されるサージ電圧Ｖｓｕｒｇｅの値が低くなる。このため、第１範囲９１と第２範囲９２の境界の抵抗値Ｒｇ１において、サージ電圧Ｖｓｕｒｇｅがピークとなる。ゲート抵抗２１の抵抗値Ｒｇが第１抵抗値Ｒｇ１より低くなるに従ってサージ電圧Ｖｓｕｒｇｅが低くなる。
【００２７】
ゲート抵抗２１の抵抗値Ｒｇが図４の第２範囲９２より低い第３範囲９３でも、ゲート抵抗２１の抵抗値Ｒｇが低くなるに従って、コレクタ１２とエミッタ１３の間に印加されるサージ電圧Ｖｓｕｒｇｅの値が低くなる。但し、ゲート抵抗２１の抵抗値Ｒｇが第２範囲９２よりも低い第３範囲９３の値になると、半導体装置１がターンオフするときのスイッチング速度が更に速くなる。そうすると、コレクタ１２とエミッタ１３の間に印加されるサージ電圧Ｖｓｕｒｇｅの値が更に低くなることによって電源３１の電圧の影響が生じることになり、衝突電離によってキャリアが増大する割合（インパクトイオン化率）が低下する。このため、コレクタ１２からエミッタ１３に流れる電流が増大する割合が低下する。これによって、ゲート抵抗２１の抵抗値Ｒｇが低くなるに従ってサージ電圧Ｖｓｕｒｇｅの値が低くなる割合が低下する。すなわち、図４のグラフで、第２範囲９２と第３範囲９３の境界の抵抗値Ｒｇ２で、グラフが屈曲する。第３範囲９３では、第２範囲９２よりもグラフの傾き（抵抗値Ｒｇが低くなるにしたがってサージ電圧Ｖｓｕｒｇｅの値が低くなる割合）が小さい。ゲート抵抗２１の抵抗値Ｒｇが第１抵抗値Ｒｇ１より低い第２抵抗値Ｒｇ２であるときにグラフの傾きが変わり、ゲート抵抗２１の抵抗値Ｒｇが第２抵抗値Ｒｇ２より高いときのグラフの傾きが第２抵抗値Ｒｇ２より低いときのグラフの傾きより大きい。
【００２８】
図４のグラフにおいて、第１範囲９１と第２範囲９２の境界は、サージ電圧Ｖｓｕｒｇｅの最大値に基づいて規定される。第１範囲９１と第２範囲９２の境界におけるゲート抵抗２１の抵抗値Ｒｇ１は、サージ電圧Ｖｓｕｒｇｅが最大値をとるときの抵抗値Ｒｇである。すなわち、第２範囲９２におけるゲート抵抗２１の抵抗値Ｒｇの上限値は、サージ電圧Ｖｓｕｒｇｅが最大値をとるときの抵抗値Ｒｇ１である。
【００２９】
また、第２範囲９２と第３範囲９３の境界は、グラフの傾きに基づいて規定される。第２範囲９２と第３範囲９３の境界におけるゲート抵抗２１の抵抗値Ｒｇ２は、グラフの傾きが急な傾きから緩やかな傾きに変わるときの抵抗値Ｒｇである。すなわち、第２範囲９２と第３範囲９３の境界におけるゲート抵抗２１の抵抗値Ｒｇ２は、グラフの関数を仮定して、関数の二回微分の値が０（ゼロ）より小さくなるときの抵抗値Ｒｇである。よって、第２範囲９２におけるゲート抵抗２１の抵抗値Ｒｇの下限値は、グラフの傾きが急な傾きから緩やかな傾きに変わるときの抵抗値Ｒｇ、すなわち、グラフの関数を仮定して、関数の二回微分の値が０（ゼロ）より小さくなるときの抵抗値Ｒｇである。
【００３０】
５．本試験工程
次に、本試験工程について説明する。上記のように、仮試験工程では、試験装置２によって半導体装置１のサンプルを事前に試験することによって、ゲート抵抗２１の抵抗値Ｒｇと一対の主端子（コレクタ１２とエミッタ１３）間に印加されるサージ電圧Ｖｓｕｒｇｅとの関係が予め求められた。仮試験工程を行った後に、試験装置２によって半導体装置１を本試験するときは、仮試験工程によって予め求められたゲート抵抗２１の抵抗値Ｒｇと一対の主端子（コレクタ１２とエミッタ１３）間に印加されるサージ電圧Ｖｓｕｒｇｅとの関係を示すグラフに基づいて、試験装置２のゲート抵抗２１の抵抗値を設定する。
【００３１】
具体的には、本試験工程では、ゲート抵抗２１の抵抗値を、第１抵抗値Ｒｇ１より低い抵抗値に設定する。本実施例では、ゲート抵抗２１の抵抗値を、図４のグラフの第２範囲９２における抵抗値Ｒｇに設定する。よって、試験装置２のゲート抵抗２１の抵抗値の上限値は、サージ電圧Ｖｓｕｒｇｅが最大値をとるときの抵抗値Ｒｇであり、ゲート抵抗２１の抵抗値の下限値は、グラフの傾きが急な傾きから緩やかな傾きに変わるときの抵抗値Ｒｇ、すなわち、グラフの関数を仮定して、関数の二回微分の値が０（ゼロ）より小さくなるときの抵抗値Ｒｇである。半導体装置１に応じて、第２範囲９２内でゲート抵抗２１の抵抗値を調節する。例えば、アバランシェ耐量の基準が低い試験を行う場合は、第３範囲９３に近い第２範囲９２内でゲート抵抗２１の抵抗値を設定する。また、アバランシェ耐量の基準が高い試験を行う場合は、第１範囲９１に近い第２範囲９２内でゲート抵抗２１の抵抗値を設定する。
【００３２】
上記の説明から明らかなように、上記の試験装置２は、ゲート１１に接続されたゲート抵抗２１と、ゲート電圧の切り換えによって半導体装置１をオン／オフする切り換え装置２２と、半導体装置１がターンオフしたときに一対の主端子（コレクタ１２とエミッタ１３）間に作用する起電力を発生させる誘導性負荷３２を備えている。誘導性負荷３２によって発生する起電力によって一対の主端子（コレクタ１２とエミッタ１３）間にサージ電圧Ｖｓｕｒｇｅが印加される。また、予め求められたゲート抵抗２１の抵抗値Ｒｇと一対の主端子（コレクタ１２とエミッタ１３）間に印加されるサージ電圧Ｖｓｕｒｇｅとの関係に基づいてゲート抵抗２１の抵抗値が設定されている。この試験装置２によって、ゲート１１と一対の主端子（コレクタ１２とエミッタ１３）を有する半導体装置１を本試験する。
【００３３】
上記のように、試験装置２のゲート抵抗２１の抵抗値が高いと、半導体装置１がターンオフするときのスイッチング速度が遅くなり、誘導性負荷３２によって発生する起電力が小さくなる。したがって、ゲート抵抗２１の抵抗値が高すぎると、誘導性負荷３２によって発生する起電力が小さすぎて、アバランシェブレークダウンが生じるために必要な電圧がコレクタ１２とエミッタ１３（一対の主端子）の間に印加されない。逆に、ゲート抵抗２１の抵抗値が低いと、半導体装置１がターンオフするときのスイッチング速度が速くなり、誘導性負荷３２によって発生する起電力が大きくなる。したがって、ゲート抵抗２１の抵抗値が低すぎると、誘導性負荷３２によって発生する起電力が大きすぎて、必要以上の電圧がコレクタ１２とエミッタ１３（一対の主端子）の間に印加されてしまう。
【００３４】
しかしながら、本明細書に開示する試験方法では、予め求められたゲート抵抗２１の抵抗値Ｒｇと一対の主端子（コレクタ１２とエミッタ１３）間に印加されるサージ電圧Ｖｓｕｒｇｅとの関係に基づいてゲート抵抗２１の抵抗値が設定されているので、ゲート抵抗２１の抵抗値を適切な値に設定することができる。これによって、半導体装置１がターンオフするときのスイッチング速度が適切な速度になり、誘導性負荷３２によって発生する起電力が適切な大きさになる。したがって、半導体装置１のアバランシェブレークダウンが生じるために必要な電圧がコレクタ１２とエミッタ１３の間に印加されると共に、必要以上の電圧がコレクタ１２とエミッタ１３の間に印加されることを抑制できる。よって、アバランシェ耐量の試験に必要な負荷が半導体装置１に作用すると共に、必要以上の負荷が半導体装置１に作用することを抑制できる。すなわち、半導体装置１を試験装置２によって試験するときに半導体装置１に適切な負荷が作用する。
【００３５】
本試験を行うときにゲート抵抗２１の抵抗値が適切に設定されていない場合は、本試験を適切に行うことができない。例えば、ゲート抵抗２１の抵抗値が図４のグラフの第３範囲９３内の抵抗値に設定されていると、半導体装置１にアバランシェブレークダウンが生じないので、コレクタ１２とエミッタ１３の間に大きな電流が流れない。よって、半導体装置１のアバランシェ耐量を試験することができない。また、ゲート抵抗２１の抵抗値が図４のグラフの第１範囲９１内の抵抗値に設定されていると、必要以上にコレクタ１２とエミッタ１３の間に大きな電流が流れてしまう。これによって、試験条件が必要以上に厳しくなり、適切に本試験を行うことができない。しかしながら、上記の試験方法によれば、予め求められたゲート抵抗２１の抵抗値Ｒｇと一対の主端子（コレクタ１２とエミッタ１３）間に印加されるサージ電圧との関係に基づいて、ゲート抵抗２１の抵抗値が第２範囲９２内の抵抗値に設定されているので、半導体装置１にアバランシェブレークダウンが生じ、コレクタ１２とエミッタ１３の間に適切な大きさの電流が流れる。これにより、半導体装置１のアバランシェ耐量を適切に試験することができる。
【００３６】
また、上記の試験方法では、アバランシェ耐量の基準を適切に設定できる。例えば、アバランシェ耐量の基準が低い試験を行う場合は、第３範囲９３に近い第２範囲９２内でゲート抵抗２１の抵抗値を設定する。また、アバランシェ耐量の基準が高い試験を行う場合は、第１範囲９１に近い第２範囲９２内でゲート抵抗２１の抵抗値を設定する。これにより、半導体装置１の良品と不良品を判別する基準を適切に設定することができる。
【００３７】
また、上記の試験方法は、半導体装置１が半導体モジュールに含まれており、半導体装置１のアバランシェ耐量と起電力によって半導体装置１に作用する負荷との関係が不明瞭である場合に特に有効な方法である。
【００３８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３９】
１；半導体装置
２；試験装置
１１；ゲート
１２；コレクタ（主端子）
１３；エミッタ（主端子）
２１；ゲート抵抗
２２；切り換え装置
３１；電源
３２；誘導性負荷
３３；ダイオード
４１；電流計
５１；切り換え回路
５２；電圧印加回路
９１；第１範囲
９２；第２範囲
９３；第３範囲
１００；三相インバータ
【図１】
0006332084.tif 000002
【図２】
0006332084.tif 000003
【図３】
0006332084.tif 000004
【図４】
0006332084.tif 000005