(57)【特許請求の範囲】
【請求項１】
センサインタフェースキャリブレーション装置であって、
トランスデューサと、
インピーダンスの値が既知のテストインピーダンスと、
前記トランスデューサ又は前記テストインピーダンスのいずれかを当該センサインタフェースキャリブレーション装置に接続するスイッチと、
前記トランスデューサ又は前記テストインピーダンスに電気信号を与えるドライブ信号発生手段と、
前記トランスデューサ又は前記テストインピーダンスの出力値を検出する検出手段と、
当該センサインタフェースキャリブレーション装置内の寄生インピーダンスから生成されるオフセットを除去するオフセット除去信号を前記検出手段に与えるオフセット補償手段と、
キャリブレーション動作時には、前記スイッチを制御して前記テストインピーダンスを当該センサインタフェースキャリブレーション装置に接続し、前記検出手段の出力が前記インピーダンスの値に応じた期待値になるように前記オフセット補償手段を制御して前記オフセット除去信号を決定し、センシング動作時には、前記スイッチを制御して前記トランスデューサを当該センサインタフェースキャリブレーション装置に接続する制御手段と、
を有することを特徴とするセンサインタフェースキャリブレーション装置。
【請求項２】
複数の前記テストインピーダンスを有することを特徴とする請求項１記載のセンサインタフェースキャリブレーション装置。
【請求項３】
前記複数のテストインピーダンスは同じインピーダンスの値を持つことを特徴とする請求項２記載のセンサインタフェースキャリブレーション装置。
【請求項４】
前記キャリブレーション動作は、前記テストインピーダンスを接続してから前記検出手段の出力が変化しなくなるまで待つ第１フェーズと、前記検出手段の出力が前記インピーダンスの値に対応する期待値になるように前記オフセット補償手段を制御する第２フェーズと、を有することを特徴とする請求項１乃至３のいずれかに記載のセンサインタフェースキャリブレーション装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサの出力信号のオフセットを除去する技術に関する。
【背景技術】
【０００２】
信号のダイナミックレンジは、最も重要な特性の一つである。ダイナミックレンジの特性は、システム設計とアーキテクチャ選択に影響を与える。広いダイナミックレンジを有する信号は設計の複雑さを軽減するので、ダイナミックレンジの特性の向上が強く望まれている。信号のオフセットの存在は、達成可能なダイナミックレンジを減少させるために好ましくない。図６に、センサの出力信号の理想と実際の例を示す。図６（ｂ）に示すようにセンサの出力信号にオフセットが存在する場合、Ａ／Ｄコンバータの出力が飽和し、図６（ａ）の理想よりもダイナミックレンジが減少してしまう。
【０００３】
従来は、センサの出力信号のオフセットを補償する回路として、トランスデューサからの信号を検出する通常動作時にサンプリングした結果をリセット時にサンプリングした結果で補償することでオフセットを除去する相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ：ＣＤＳ）が使われていた。図７に、ＣＤＳを用いた回路の例を示す。トランスデューサの出力信号は、ＣＲにおいてリセット状態でサンプリングされ、次いでＣＳにおいて通常動作でサンプリングされる。これらのサンプリング結果は、オフセット電圧を除去するために、出力差動増幅器を使って減算される（非特許文献１参照）。
【０００４】
また、別の方法として、図８に示す、可変の抵抗分割による抵抗値の制御によりオフセットを除去するオフセットトリミングがある。図８の例では、センサ回路は、オペアンプの差動入力に接続されているオフセット（ＯＵＴ−とＯＵＴ＋）を含む出力を有するブリッジ回路で構成されている。可変抵抗分割器を使用するとき、ＤＣオフセット電圧を補正し、その影響を排除するために、オペアンプの入力の１つにＤＣオフセットが追加される（非特許文献２参照）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Gozen Koklu, Yusuf Leblebici, Sandro Carrara,“A Switched Capacitor Fully Differential Correlated Double Sampling Circuit for CMOS Image Sensors”, Medical Information & Communication Technology(ISMICT), 2011 5th International Symposium on, 27-30 March 2011, pp.113-116
【非特許文献２】“HANDLING SENSOR BRIDGE OFFSET”, Application Note, Honeywell
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＣＤＳを用いた回路では、差動構成におけるデバイスのミスマッチによりオフセットが十分に除去されず、追加の校正ステップが必要であった。
【０００７】
また、オフセットトリミングを用いた回路では、回路を較正するためにセンサをリセットする外部機構が必要となる。さらに、この外部機構は、トランスデューサに特化したものであるため、別のタイプのトランスデューサに取り替えた際には外部機構も取り替える必要があり、システムが複雑になるという課題があった。
【０００８】
本発明は、上記に鑑みてなされたものであり、センサをリセットする外部機構を不要とし、システムを簡素化したセンサインタフェースキャリブレーション装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るセンサインタフェースキャリブレーション装置は、トランスデューサと、インピーダンスの値が既知のテストインピーダンスと、前記トランスデューサ又は前記テストインピーダンスのいずれかを当該センサインタフェースキャリブレーション装置に接続するスイッチと、前記トランスデューサ又は前記テストインピーダンスに電気信号を与えるドライブ信号発生手段と、前記トランスデューサ又は前記テストインピーダンスの出力値を検出する検出手段と、当該センサインタフェースキャリブレーション装置内の寄生インピーダンスから生成されるオフセットを除去するオフセット除去信号を前記検出手段に与えるオフセット補償手段と、キャリブレーション動作時には、前記スイッチを制御して前記テストインピーダンスを当該センサインタフェースキャリブレーション装置に接続し、前記検出手段の出力が前記インピーダンスの値に応じた期待値になるように前記オフセット補償手段を制御して前記オフセット除去信号を決定し、センシング動作時には、前記スイッチを制御して前記トランスデューサを当該センサインタフェースキャリブレーション装置に接続する制御手段と、を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、センサをリセットする外部機構を不要とし、システムを簡素化したセンサインタフェースキャリブレーション装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施例のセンサインタフェースキャリブレーション装置の構成を示すブロック図である。
【図２】第１の実施例のセンサインタフェースキャリブレーション装置の各ポイントにおける波形を示す図である。
【図３】第２の実施例のセンサインタフェースキャリブレーション装置の構成を示すブロック図である。
【図４】第２の実施例のセンサインタフェースキャリブレーション装置の各ポイントにおける波形を示す図である。
【図５】第３の実施例のセンサインタフェースキャリブレーション装置の構成を示すブロック図である。
【図６】センサから読み出された出力信号の理想と実際の例を示す図である。
【図７】従来の、相関二重サンプリングを用いた回路の例を示す図である。
【図８】従来の、可変の抵抗分割による抵抗値の制御によりオフセットを除去するオフセットトリミングの例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を用いて説明する。
【００１３】
図１は、第１の実施例のセンサインタフェースキャリブレーション装置の構成を示すブロック図である。
【００１４】
図１のセンサインタフェースキャリブレーション装置では、物理量を電気信号に変換するトランスデューサ２１と並列に、インピーダンスの値が既知のテストインピーダンスＺｔｅｓｔが接続される。トランスデューサ２１の一方の端子は、トランジスタスイッチ１７を介してドライブ信号発生器１１に接続される。トランスデューサ２１のもう一方の端子は、別のトランジスタスイッチ１７を介して電流−電圧（Ｉ／Ｖ）変換器１２に接続される。テストインピーダンスＺｔｅｓｔの一方の端子は、トランジスタスイッチ１８を介してドライブ信号発生器１１に接続される。テストインピーダンスＺｔｅｓｔのもう一方の端子は、別のトランジスタスイッチ１８を介してＩ／Ｖ変換器１２に接続される。
【００１５】
トランジスタスイッチ１７がオンのときは、トランスデューサ２１は回路の端子Ｔ１，Ｔ２に接続され、オフのときは、トランスデューサ２１は回路から切り離される。また、トランジスタスイッチ１８がオンのときは、テストインピーダンスＺｔｅｓｔは回路の端子Ｔ１，Ｔ２に接続され、オフのときは、テストインピーダンスＺｔｅｓｔは回路から切り離される。較正プロセスにおいてはトランスデューサ２１は回路から切り離され、テストインピーダンスＺｔｅｓｔが回路に接続される。センシング動作時においてはトランスデューサ２１が回路に接続され、テストインピーダンスＺｔｅｓｔは回路から切り離される。トランスデューサ２１と回路の接続とテストインピーダンスＺｔｅｓｔと回路の接続を切り替えることができるならば、どのようなスイッチを用いてもよい。
【００１６】
ドライブ信号発生器１１は、トランスデューサ２１又はテストインピーダンスＺｔｅｓｔにパルスの電気信号又は一定の電気信号を与える。
【００１７】
Ｉ／Ｖ変換器１２は、トランスデューサ２１又はテストインピーダンスＺｔｅｓｔで生じた電流を電圧に変換する。なお、計測するトランスデューサ２１の電気信号が電圧の場合は、Ｉ／Ｖ変換器１２は不要である。
【００１８】
積分器１３は、Ｉ／Ｖ変換器１２の出力信号を積分し、トランスデューサ２１又はテストインピーダンスＺｔｅｓｔの出力値を検出する。積分器１３には、Ｄ／Ａコンバータ（ＤＡＣ）１６から、システム内の寄生インピーダンスＺｃ１，Ｚｃ２から生成されたオフセットを除去するバイアス電圧が与えられる。このバイアス電圧は、較正プロセスにおいて決定される。積分器１３には、従来例として図８に示した積分器を用いることができる。
【００１９】
Ａ／Ｄコンバータ（ＡＤＣ）１４は、積分器１３の出力をＮビットのディジタル値に変換する。ＡＤＣ１４の出力は、コントローラ１５に入力される。
【００２０】
コントローラ１５は、信号φ１，φ２によりトランジスタスイッチ１７，１８を制御し、較正プロセスでは、ＡＤＣ１４の出力が所望の値となるように、ＤＡＣ１６の値を制御する。具体的には、較正プロセスでは、コントローラ１５は、トランジスタスイッチ１７をオフ、トランジスタスイッチ１８をオンにして、トランスデューサ２１を回路から切り離し、テストインピーダンスＺｔｅｓｔを回路に接続し、ＡＤＣ１４の出力がテストインピーダンスＺｔｅｓｔの既知のインピーダンスの値に応じた期待値と一致するように、ＤＡＣ１６の出力を制御する。センシング動作時には、コントローラ１５は、トランジスタスイッチ１７をオン、トランジスタスイッチ１８をオフにして、トランスデューサ２１を回路に接続し、テストインピーダンスＺｔｅｓｔを回路から切り離す。
【００２１】
Ｄ／Ａコンバータ（ＤＡＣ）１６は、コントローラ１５により制御されて、コントローラ１５から与えられた信号に応じたバイアス電圧を積分器１３に入力する。
【００２２】
次に、第１の実施例のセンサインタフェースキャリブレーション装置の動作について説明する。
【００２３】
図２は、第１の実施例のセンサインタフェースキャリブレーション装置の各ポイントにおける波形を示す図である。同図では、トランジスタスイッチ１７，１８のそれぞれを制御する信号φ１，φ２、ドライブ信号発生器１１が出力するＳ／Ｇ（Ｓｉｇｎａｌ  Ｇｅｎｅｒａｔｏｒ）、Ｉ／Ｖ変換器１２の入力と出力、及び積分器１３の出力を示している。
【００２４】
センサインタフェースキャリブレーション装置は、較正プロセスを行った後に、センシング動作を開始する。較正プロセスは、キャリブレーションフェーズ１，２の二段階に分けられる。
【００２５】
キャリブレーションフェーズ１では、信号φ１をＬにしてトランジスタスイッチ１７をオフ、信号φ２をＨにしてトランジスタスイッチ１８をオンにする。これにより、トランスデューサ２１が回路から切り離され、テストインピーダンスＺｔｅｓｔが回路に接続される。積分器１３を初期状態にリセットし、積分器１３がＩ／Ｖ変換器１２の出力を積分して、テストインピーダンスＺｔｅｓｔと寄生インピーダンスＺｃ１，Ｚｃ２とを合わせた値を検出する。積分器１３の出力が変化しなくなったら、キャリブレーションフェーズ２に移る。
【００２６】
キャリブレーションフェーズ２では、コントローラ１５は、ＡＤＣ１４の出力、つまり積分器１３の出力がテストインピーダンスＺｔｅｓｔの期待値と一致するように、ＤＡＣ１６に入力する値を調整し、積分器１３に入力するバイアス電圧を決定する。ＡＤＣ１４の出力がテストインピーダンスＺｔｅｓｔの期待値と一致したときのＤＡＣ１６の値が、寄生インピーダンスＺｃ１，Ｚｃ２から生成されたオフセットを除去するバイアス電圧である。
【００２７】
較正プロセスが終了すると、信号φ１をＨにしてトランジスタスイッチ１７をオン、信号φ２をＬにしてトランジスタスイッチ１８をオフにして、トランスデューサ２１を回路に接続し、テストインピーダンスＺｔｅｓｔを回路から切り離し、積分器１３を初期状態にリセットしてセンシング動作を開始する。
【００２８】
次に、第２の実施例のセンサインタフェースキャリブレーション装置について説明する。
【００２９】
図３は、第２の実施例のセンサインタフェースキャリブレーション装置の構成を示すブロック図である。同図に示すセンサインタフェースキャリブレーション装置は、複数のテストインピーダンスＺｔｅｓｔ２〜ＺｔｅｓｔＮを備えた点で、第１の実施例のセンサインタフェースキャリブレーション装置と異なる。
【００３０】
テストインピーダンスＺｔｅｓｔ２〜ＺｔｅｓｔＮのそれぞれは、トランジスタスイッチ１８−２〜１８−Ｎを介して、トランスデューサ２１と並列に回路に接続される。テストインピーダンスＺｔｅｓｔ２〜ＺｔｅｓｔＮは互いに異なる値を持つ。
【００３１】
コントローラ１５は、信号φ２〜φＮにより、トランジスタスイッチ１８−２〜１８−Ｎを制御する。第２の実施例のセンサインタフェースキャリブレーション装置では、図４に示すように、複数のテストインピーダンスＺｔｅｓｔ２〜ＺｔｅｓｔＮのそれぞれについて、２段階のキャリブレーションフェーズを行った後で、センシング動作を開始する。具体的には、トランジスタスイッチ１７を制御する信号φ１をＬにしてトランスデューサ２１を回路から切り離したまま、信号φ２〜φＮを順番にＨにして、テストインピーダンスＺｔｅｓｔ２〜ＺｔｅｓｔＮを順番に１つずつ回路に接続して較正プロセスを行う。各テストインピーダンスＺｔｅｓｔ２〜ＺｔｅｓｔＮにより較正プロセスを行った結果を用いて寄生インピーダンスＺｃ１，Ｚｃ２から生成されたオフセットを除去するのに最適なバイアス電圧を決定する。
【００３２】
第２の実施例では、複数のテストインピーダンスＺｔｅｓｔ２〜ＺｔｅｓｔＮを用いることで、テストインピーダンスの値、すなわち、システムの精度に影響を及ぼすプロセス変動に対して、より高精度な較正プロセスを提供できる。
【００３３】
次に、第３の実施例のセンサインタフェースキャリブレーション装置について説明する。
【００３４】
図５は、第３の実施例のセンサインタフェースキャリブレーション装置の構成を示すブロック図である。同図に示すセンサインタフェースキャリブレーション装置は、第２の実施例の構成と類似しているが、同じ値のテストインピーダンスＺｔｅｓｔを複数備えた点が異なる。
【００３５】
第３の実施例では、プロセス変動に対するオフセットキャンセルの精度を向上させるダイナミック・エレメント・マッチング（ＤＥＭ）を行うことにより、テストインピーダンスＺｔｅｓｔの値に対するプロセス変動の影響を平均化できる。
【００３６】
以上説明したように、本実施の形態によれば、トランスデューサ２１と並列にテストインピーダンスＺｔｅｓｔを回路に接続し、キャリブレーション動作時に、コントローラ１５がトランジスタスイッチ１７，１８を制御してトランスデューサ２１を回路から切り離し、テストインピーダンスＺｔｅｓｔを回路に接続するとともに、テストインピーダンスＺｔｅｓｔの出力を積分する積分器１３の出力がテストインピーダンスＺｔｅｓｔのインピーダンスの値に応じた期待値になるように、積分器１３にバイアス電圧を与えるＤＡＣ１６の値を制御し、センシング動作時に、コントローラ１５がトランジスタスイッチ１７，１８を制御してトランスデューサ２１を回路に接続し、テストインピーダンスＺｔｅｓｔを回路から切り離す。これにより、センサのキャリブレーションにトランスデューサ２１を外部から初期化する機構が不要となり、システムを簡素化できる。また、任意の種類のトランスデューサ２１に適用することができ、別の種類のトランスデューサ２１に交換した場合にもシステムを変更する必要がない。
【符号の説明】
【００３７】
１１…ドライブ信号発生器
１２…電流−電圧変換器
１３…積分器
１４…Ａ／Ｄコンバータ
１５…コントローラ
１６…Ｄ／Ａコンバータ
１７，１８，１８−２〜１８−Ｎ…トランジスタスイッチ
２１…トランスデューサ
Ｚｔｅｓｔ，Ｚｔｅｓｔ２〜  ＺｔｅｓｔＮ…テストインピーダンス
Ｚｃ１，Ｚｃ２…寄生インピーダンス
【図１】
0006389161.tif 000002
【図２】
0006389161.tif 000003
【図３】
0006389161.tif 000004
【図４】
0006389161.tif 000005
【図５】
0006389161.tif 000006
【図６】
0006389161.tif 000007
【図７】
0006389161.tif 000008
【図８】
0006389161.tif 000009