(57)【特許請求の範囲】
【請求項１】
ダイで構成されるマルチダイパワーモジュールと、
前記マルチダイパワーモジュールの前記ダイをアクティブ化する複数の連続した入力パターンを受信するコントローラーと、
を備えるシステムであって、
前記入力パターンは、立ち上がりエッジ及び立ち下がりエッジで構成され、
前記ダイは、少なくとも１つのダイの第１のグループ、第２のグループ及び第３のグループにグループ化されることを特徴とし、
前記コントローラーは、
前記少なくとも１つのダイの第１のグループのゲート信号の前記立ち下がりエッジの時点を所定の値だけ進める手段と、
前記少なくとも１つのダイの第２のグループのゲート信号の前記立ち上がりエッジの時点を前記所定の値だけ遅らせる手段と、
前記少なくとも１つのダイの第３のグループのゲート信号の前記立ち上がりエッジの時点を前記所定の値だけ遅らせるとともに前記少なくとも１つのダイの第３のグループのゲート信号の前記立ち下がりエッジの時点を前記所定の値だけ進める手段と、
を備えることを特徴とする、システム。
【請求項２】
前記システムは、前記マルチダイパワーモジュールの前記ダイの電流要件及び最大電流駆動能力に従ってダイの数又はダイのグループの数を調整する手段を更に備える
ことを特徴とする、請求項１に記載のシステム。
【請求項３】
前記システムは、前記マルチダイパワーモジュールの前記ダイをアクティブ化する各入力パターンにおいて、前記立ち上がりエッジ及び／又は立ち下がりエッジが時間シフトされる前記少なくとも１つのゲートツーソース信号を変更する手段を更に備える
ことを特徴とする、請求項１又は２に記載のシステム。
【請求項４】
前記立ち上がりエッジ及び／又は立ち下がりエッジが時間シフトされる前記ゲートツーソース信号は、ラウンドロビンベースで変更される
ことを特徴とする、請求項３に記載のシステム。
【請求項５】
前記時間シフトの生起は、最低でも、前記ダイの整流特性に依存し、前記ダイの総導通時間よりも少なくとも１０倍小さい
ことを特徴とする、請求項３又は４に記載のシステム。
【請求項６】
ダイのグループで構成されるマルチダイパワーモジュールの動作を制御する方法であって、前記ダイは、少なくとも１つのダイの第１のグループ、第２のグループ及び第３のグループにグループ化されることを特徴とし、前記方法は、コントローラーによって実行されるステップであって、
前記マルチダイパワーモジュールの前記ダイをアクティブ化する複数の連続した入力パターンを受信するステップであって、前記入力パターンは、立ち上がりエッジ及び立ち下がりエッジで構成される、ステップと、
前記少なくとも１つのダイの第１のグループのゲート信号の前記立ち下がりエッジの時点を所定の値だけ進めるステップと、
前記少なくとも１つのダイの第２のグループのゲート信号の前記立ち上がりエッジの時点を前記所定の値だけ遅らせるステップと、
前記少なくとも１つのダイの第３のグループのゲート信号の前記立ち上がりエッジの時点を前記所定の値だけ遅らせるとともに前記少なくとも１つのダイの第３のグループのゲート信号の前記立ち下がりエッジの時点を前記所定の値だけ進めるステップと、
を含むことを特徴とする、方法。
【請求項７】
前記方法は、前記マルチダイパワーモジュールの前記ダイの電流要件及び最大電流駆動能力に従ってダイの数又は前記ダイのクラスターの数を調整するステップを更に含む
ことを特徴とする、請求項６に記載の方法。
【請求項８】
前記方法は、前記マルチダイパワーモジュールの前記ダイをアクティブ化する各入力パターンにおいて、前記立ち上がりエッジ及び／又は立ち下がりエッジが時間シフトされる前記少なくとも１つのゲートツーソース信号を変更するステップを更に含む
ことを特徴とする、請求項６又は７に記載の方法。
【請求項９】
前記立ち上がりエッジ及び／又は立ち下がりエッジが時間シフトされる前記ゲートツーソース信号は、ラウンドロビンベースで変更される
ことを特徴とする、請求項８に記載の方法。
【請求項１０】
前記時間シフトの生起は、最低でも、前記ダイの整流特性に依存し、前記ダイの総導通時間よりも少なくとも１０倍小さい
ことを特徴とする、請求項８又は９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は包括的には、マルチダイパワーモジュールの動作を制御するためのシステム及び方法に関する。
【背景技術】
【０００２】
マルチダイパワーモジュールは従来、幾つかの並列に接続されたパワーダイから構成され、単一のパワーダイの電流性能を超えて電流性能を高めるために使用される。
【０００３】
例えば、三相コンバーターは、スイッチあたり４つの並列パワーダイから構成することができ、全部で２４個のパワーダイを与える。
【０００４】
ＳｉＣ（炭化ケイ素）トランジスタ及びＧａＮ（窒化ガリウム）トランジスタのような、新生のデバイス技術は通常、ウェハー基板の歩留まり及びコストに関する制約に起因して、高電流密度、小電力のダイにおいて実現される。
【０００５】
より高い電力のＳｉＣベースモジュールを実現するには、多数の並列接続ＳｉＣダイが必要である。並列接続モジュールとは異なり、並列接続ダイは、理想的には同じ負荷電流を整流する単一のスイッチを構成する。
【発明の概要】
【０００６】
しかしながら、使用されるダイのタイプ、すなわち、ダイオードが使用されるか、又は電圧駆動スイッチ、例えば、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）が使用されるかにかかわらず、負荷電流の均衡の取れた分配を静的にも、動的にも制限する特性がダイ内に存在する。各並列ダイを徐々に加えていくと、結果としてダイが最大限に利用されなくなり、それゆえ、所与の定格電流を達成するために、より多くのダイが並列にされる必要があるので、パワーモジュールの全体的なコスト及び物理的な表面積が増加する。
【０００７】
製造中のパワーデバイスの電気特性の変動に起因して、電流は、ダイの間で等しく分配されず、特にスイッチング過渡中にアンバランスになる可能性がある。このため、整流速度が、ＳｉＣ及びＧａＮ等のより新しい技術とともに向上するにつれて、この動的な分配の課題は、深刻さのみが増してきた。
【０００８】
スイッチング過渡現象の１つの重要な電気特性は、本明細書では「ダイ」と呼ばれる所与の電圧制御されたパワーダイの閾値電圧である。ノーマリーオフ型ダイの場合、ダイのソースとゲートとのコネクターの両端の電圧がそのレベルを下回っているとき、ダイチャネルは導通していない。そのレベルを上回ると、ダイは導通を開始する。閾値電圧が、同じゲート電圧を用いて制御される一組の並列のダイの間で完全に一致していないとき、電流は、スイッチング過渡現象中にこれらのダイにわたって等しく分配されない。その結果、スイッチング損失が、並列のダイにわたって大きく異なる可能性があり、望ましくない温度不均衡がダイ間で生じ、最終的には、最も大きなストレスを受けたダイの早期の経年劣化が起こる。
【０００９】
通常、マルチダイパワーモジュールにおける論理的に同等なスイッチごとの並列のダイの数は、所望の電流定格と、マルチダイパワーモジュールパッケージのピークワット損と、パッケージ内のダイの熱定格との関数である。ダイの数が設定されると、マルチダイパワーモジュールにおける実際の損失は、以下の式のように、並列のＩＧＢＴ又はＭＯＳＦＥＴのダイの数Ｎに関係する。
【数１】
0006429222.tif 000002
【００１０】
ここで、Ｐｃｏｎｄ（Ｎ）は、Ｎ個のダイが導通しているときの電力であり、Ｐｓｗｉｔｃｈｉｎｇ（Ｎ）は、Ｎ個のダイがスイッチングしているときの電力である。
【００１１】
その場合、総電力は、Ｐｔｏｔａｌ（Ｎ）＝Ｐｃｏｎｄ（Ｎ）＋Ｐｓｗｉｔｃｈｉｎｇ（Ｎ）である。
【００１２】
このように、マルチダイパワーモジュールのための所与の電流定格は、ダイの数Ｎと、動作条件、すなわち、周波数及び阻止電圧とに依存する最小損失点を有する。
【００１３】
導通損失は、より多くのダイを並列に追加することを介して、すなわち、静的電流要件を満たすように減少させることができるが、ダイのこの増加の結果、各節点における並列キャパシタンスがより大きくなり、スイッチング損失が増加する。
【００１４】
したがって、静的電流性能（current capability）を満たす所与の一組のダイの場合、スイッチングエネルギーは固定され、電力損失は、より低いスイッチング周波数を介してしか低減することができない。
【００１５】
現行技術水準のマルチダイパワーモジュールは、ゲート駆動電圧又はゲート抵抗の変更のみを可能にして、整流時間を変化させることができ、並列のダイの数は、マルチダイパワーモジュールの動的性能を大きく制限する。
【００１６】
相補型スイッチ対におけるダイオードの逆回復と、全導通電流に対するその影響とを無視すると、電圧制御されたダイのターンオフ時間及びターンオン時間は、以下のように、本質的に、キャパシタ充電事象としてターンオン事象中の電流立ち上がり時間を用いてモデル化することができる。
【数２】
0006429222.tif 000003
【００１７】
ここで、「Ｒｇ」はゲート抵抗であり、「Ｃｉｓｓ」は入力キャパシタンスであり、Ｖｇｓｏｎは、印加されたゲート電圧であり、「Ｖｔｈ」は閾値電圧であり、「ｇｆｓ」はダイの相互コンダクタンスであり、Ｉｄはドレイン電流である。
【００１８】
したがって、プラトー電圧（ｇｆｓ−１Ｉｄ）が、印加されたゲート電圧よりもはるかに小さい場合、電流の増加は、電流の立ち上がり時間のほぼ線形の増加をもたらし、電流立ち下がり時間及び電圧立ち上がり／立ち下がり時間についても同様の関係がある。
【００１９】
この例は、図２ａ及び図２ｂを参照して与えられる。
【００２０】
図２ａは、２つのダイＳ１及びＳ２が並列に接続されているマルチダイパワーモジュールの一例である。これらのダイがともに導通しているとき、ダイＳ１は、Ｉｄ（１−α）に等しい電流を有し、ダイＳ２は、Ｉｄ（１−α）に等しい電流を有する。ここで、「α」は、整流された電流の振幅の間の単位当たりの差である。
【００２１】
プラトー電圧が、印加された電圧よりもはるかに小さい場合において、一方のダイが２Ｉｄの電流を有し、他方のダイが電流を有しないとき、２つのダイの間の全体のスイッチング損失は、双方のダイが同じドレイン電流を運んでいる場合とほぼ等しい。しかしながら、入力キャパシタンスがこれらの２つの場合の間で変化することになる場合、すなわち、一方のダイが完全に負荷を受ける場合に入力キャパシタンスが低減されることになる場合、スイッチング損失は、実際には、アクティブなデバイスにおける電流立ち上がり時間の低減に起因して、２つの等しく負荷を受けるダイと比較して全体的に減少することができる。
【００２２】
図２ｂは、ダイが異なるタイミングでスイッチングするときにダイに通電する電流を示している。
【００２３】
２０で示す期間中に、ダイＳ２はＯＮにされ、２１で示す期間中に、ダイＳ１及びＳ２はＯＮにされる。
【００２４】
通常、図２に示すように、２つの並列のＭＯＳＦＥＴダイの場合に、ゲートドライバーから見た入力キャパシタンスは、ダイの双方の入力キャパシタンスを合計したものであり、したがって、スイッチング損失は、制限されたゲート供給電圧を所与とするこれらのパラメーターの関数である。
【００２５】
この場合、２つの整流ダイは、異なる閾値電圧に起因して、異なる時点で電流の導通を開始し、これによって、時点「ｔ」における電流の不整合が生じ、また、電流が２つのダイの間でバランスを保とうとするので、振動動作が生じる。これらの振動は、更には、電磁干渉の増加をもたらす。
【００２６】
本発明は、マルチダイパワーモジュールのスイッチング速度を向上させることと、高度に動的な制御の実施を必要とせずに、並列接続されたデバイスのためのスイッチング過渡現象を制御することによってマルチダイパワーモジュールの最大能力を高めることとを目的とする。
【００２７】
したがって、本発明は、ダイで構成されるマルチダイパワーモジュールと、マルチダイパワーモジュールのダイをアクティブ化する複数の連続した入力パターンを受信するコントローラーとを備えるシステムであって、ダイは、少なくとも１つのダイの複数のグループにグループ化されることを特徴とし、コントローラーは、少なくとも１つのダイのグループごとに１つのゲートツーソース信号を出力する手段を備え、少なくとも１つのゲートツーソース信号の立ち上がりエッジ及び／又は立ち下がりエッジは、ダイの他のグループの他のゲートツーソース信号の立ち上がりエッジ及び／又は立ち下がりエッジから反復的に時間シフトされることを特徴とする、システムに関する。
【００２８】
したがって、振動を低減するとともに整流時間を削減するために、整流電流をダイの選択グループ又は単一のダイに効果的に集中させることができる。
【００２９】
本発明はまた、ダイのグループで構成されるマルチダイパワーモジュールの動作を制御する方法であって、コントローラーによって実行されるステップであって、
マルチダイパワーモジュールのダイをアクティブ化する複数の連続した入力パターンを受信するステップと、
少なくとも１つのダイのグループごとに１つのゲートツーソース信号を出力するステップであって、少なくとも１つのゲートツーソース信号の立ち上がりエッジ及び／又は立ち下がりエッジは、ダイの他のグループの他のゲートツーソース信号の立ち上がりエッジ及び／又は立ち下がりエッジから反復的に時間シフトされる、ステップと、
を含むことを特徴とする、方法に関する。
【００３０】
特定の特徴によれば、システムは、マルチダイパワーモジュールのダイの電流要件及び最大電流駆動能力に従ってダイの数又はダイのグループの数を調整する手段を更に備える。
【００３１】
したがって、パワーモジュールの安全な動作エリアが常に確保される。
【００３２】
特定の特徴によれば、システムは、マルチダイパワーモジュールのダイをアクティブ化する各入力パターンにおいて、立ち上がりエッジ及び／又は立ち下がりエッジが時間シフトされる少なくとも１つのゲートツーソース信号を変更する手段を更に備える。
【００３３】
したがって、ダイにおける整流電流の立ち上がり時間及び立ち下がり時間に影響を与える種々のパラメーターに従って、時間シフトを適応させることができる。
【００３４】
特定の特徴によれば、立ち上がりエッジ及び／又は立ち下がりエッジが時間シフトされるゲートツーソース信号は、ラウンドロビンベースで変更される。
【００３５】
したがって、個々のダイは、パワーモジュールの寿命を上回る過度のストレスを受けない。
【００３６】
特定の特徴によれば、時間シフトの生起は、最低でも、ダイの整流特性に依存し、ダイの総導通時間よりも少なくとも１０倍小さい。
【００３７】
したがって、適切な時間シフトを予め求めて、フィードバックの必要なく適切な動作を確保する単純な方法が存在する。
【００３８】
本発明の特性は、例示の実施形態の以下の説明を読むことから更に明らかになり、その説明は添付の図面を参照しながら行われる。
【図面の簡単な説明】
【００３９】
【図１】本発明によるマルチダイパワーモジュールの動作を制御するためのシステムの一例を表す図である。
【図２ａ】２つのダイが並列に接続されているマルチダイパワーモジュールの一例を示す図である。
【図２ｂ】ダイが異なるタイミングでスイッチングするときにダイに通電する電流を示す図である。
【図３】本発明によるマルチダイパワーモジュールの動作を制御するためのシステムのコントローラーのアーキテクチャの一例を表す図である。
【図４】マルチダイパワーモジュールのスイッチングタイミングの制御の一例を表す図である。
【図５ａ】本発明による、２つのダイが並列に接続されて制御されるマルチダイパワーモジュールの一例を示す図である。
【図５ｂ】本発明による、ダイが異なるタイミングでスイッチングするときにダイに通電する電流を示す図である。
【図５ｃ】本発明による、２つのダイが並列に接続されて制御されるマルチダイパワーモジュールの一例を示す図である。
【図５ｄ】本発明による、ダイが異なるタイミングでスイッチングするときにダイに通電する電流を示す図である。
【図６】本発明によるマルチパワーダイモジュールのダイのスイッチング時点を制御するアルゴリズムの一例を示す図である。
【発明を実施するための形態】
【００４０】
図１は、本発明によるマルチダイパワーモジュールの動作を制御するためのシステムの一例を表している。
【００４１】
マルチダイパワーモジュール１５０の動作を制御するためのシステムは、開ループ機構を用い、マルチダイパワーモジュール１５０内のダイのスイッチング時点を制御する。
【００４２】
マルチダイパワーモジュール１５０の動作を制御するためのシステムは、マルチダイパワーモジュール１５０の少なくとも１つのダイ又は複数のダイ１０５に駆動信号を提供する複数のゲートドライバー１０２を備える。
【００４３】
図１の例では、マルチダイパワーモジュール１５０の動作を制御するためのシステムは、少なくとも１つのパワーダイの３つのグループの動作を制御する３つのゲートドライバー１０２ａ〜１０２ｃを備える。
【００４４】
図１の例では、少なくとも１つのパワーダイの各グループは、それぞれ１０５ａ〜１０５ｃで示す１つのダイを含む。
【００４５】
ゲートドライバー１０２ａ〜１０２は、図３を参照して開示されるコントローラー１０４からコマンド信号を受信する。
【００４６】
図３は、本発明によるマルチダイパワーモジュールの動作を制御するためのシステムのコントローラーのアーキテクチャの一例を表す。
【００４７】
コントローラー１０４は、例えば、バス３０１と、図６において開示されるようなプログラムによって制御されるプロセッサ３００とによって互いに接続されるコンポーネントに基づくアーキテクチャを有する。
【００４８】
バス３０１はプロセッサ２００をリードオンリーメモリＲＯＭ３０２、ランダムアクセスメモリＲＡＭ３０３及び入出力インターフェースＩ／Ｏ３０５にリンクする。
【００４９】
メモリ３０３は、図６において開示されるようなアルゴリズムに関連するプログラムの変数及び命令を受信するように意図されたレジスタを含む。
【００５０】
プロセッサ３００は、入出力インターフェース３０５を通じてホストコントローラーからコマンドパターンを受信し、ゲートドライバー１０２によってダイ１０５に印加される信号の立ち上がり／立ち下がりエッジ時点を変更し、入出力インターフェース３０５を通じてゲートドライバー１０２にそれらの立ち上がり／立ち下がりエッジ時点を転送する。
【００５１】
入出力インターフェースＩ／Ｏ２０５は２つのインターフェースに分割することができ、一方はホストコントローラーとのインターフェースであり、もう一方はパワーダイの動作を制御するためのデバイス１０２とのインターフェースである。
【００５２】
入出力インターフェース２０５を通して、コントローラー１０４はホストコントローラーから起動コマンド又はロードコマンドを受信する。コントローラー１０４はこの起動コマンドを解釈し、複数のダイにわたる同期制御を与える。
【００５３】
リードオンリーメモリ３０２は、図６において開示されるようなアルゴリズムに関連するプログラムの命令を含み、それらの命令は、コントローラー１０４が起動されるときに、ランダムアクセスメモリ３０３に転送される。
【００５４】
図６に関して以下に説明されるアルゴリズムのありとあらゆるステップは、ＰＣ（パーソナルコンピューター）、ＤＳＰ（デジタルシグナルプロセッサ）若しくはマイクロコントローラーのようなプログラム可能なコンピューティングマシンによって１組の命令若しくはプログラムを実行することによってソフトウェアにおいて実施することができるか、又はソフトウェアでなければ、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）若しくはＡＳＩＣ（特定用途向け集積回路）のような、マシン若しくは専用コンポーネントによってハードウェアにおいて実施することができる。
【００５５】
換言すれば、コントローラー１０４は、図６に関して以下で説明するアルゴリズムのステップをコントローラー１０４に実行させる回路部、又は回路部を備えるデバイスを備える。
【００５６】
コントローラー１０４は、例えば、プリプログラムされたＣＰＬＤ（複合プログラム可能論理デバイス）によって実現することができる。
【００５７】
本発明によれば、ダイは、少なくとも１つのダイの複数のグループにグループ化され、コントローラーは、少なくとも１つのダイのグループごとに１つのゲートツーソース信号を出力する手段を備え、少なくとも１つのゲートツーソース信号の立ち上がりエッジ及び／又は立ち下がりエッジは、ダイの他のグループの他のゲートツーソース信号の立ち上がりエッジ及び／又は立ち下がりエッジから反復的に時間シフトされる。
【００５８】
図４は、マルチダイパワーモジュールのスイッチングタイミングの制御の一例を表している。
【００５９】
コントローラー１０４は、ホストコントローラーからコマンドパターンを受信する。これらのコマンドパターンは、４００で示される。
【００６０】
例えば、制御パターンのアクティブ時間、すなわち、高レベル状態は、２マイクロ秒〜１０マイクロ秒で構成される。
【００６１】
４１０で示す信号は、ゲートドライバー１０２ａに提供される信号であり、４２０で示す信号は、ゲートドライバー１０２ｂに提供される信号であり、４３０で示す信号は、ゲートドライバー１０２ｃに提供される信号である。
【００６２】
本発明によれば、コントローラー１０４は、往復ベースで立ち上がりエッジ時点を遅らせ、立ち下がりエッジ時点を進める。
【００６３】
例えば、制御パターンの第１の高レベル状態において、コントローラー１０４は、立ち下がりエッジ時点を所定の値だけ進めることによって、信号４１０のための高レベル４１１を生成し、コントローラー１０４は、立ち上がりエッジ時点を所定の値だけ遅らせることによって信号４２０のための高レベル４２１を生成し、コントローラー１０４は、立ち上がりエッジ時点を所定の値だけ遅らせるとともに立ち下がりエッジ時点を所定の値だけ進めることによって信号４３０のための高レベル４３１を生成する。
【００６４】
制御パターンの第２の高レベル状態において、コントローラー１０４は、立ち上がりエッジ時点を所定の値だけ遅らせることによって信号４１０のための高レベル４１２を生成し、コントローラー１０４は、立ち上がりエッジ時点を所定の値だけ遅らせるとともに立ち下がりエッジ時点を所定の値だけ進めることによって信号４２０のための高レベル４２２を生成し、コントローラー１０４は、立ち下がりエッジ時点を所定の値だけ進めることによって信号４３０のための高レベル４３２を生成する。
【００６５】
制御パターンの第３の高レベル状態において、コントローラー１０４は、立ち上がりエッジ時点を所定の値だけ遅らせるとともに立ち下がりエッジ時点を所定の値だけ進めることによって信号４１０のための高レベル４１３を生成し、コントローラー１０４は、立ち下がりエッジ時点を所定の値だけ進めることによって信号４２０のための高レベル４２３を生成し、コントローラー１０４は、立ち上がりエッジ時点を所定の値だけ遅らせることによって信号４３０のための高レベル４３３を生成する。
【００６６】
このラウンドロビンサイクルは、４１１、４２１及び４３１で示すものと同様のものである高レベル４１４、４２４及び４３４によって示されるように繰り返される。
【００６７】
上記所定の値は、例えば、ダイ１０５のスイッチングに対応する１０ナノ秒〜５０ナノ秒である。ここで、この値は、マルチダイパワーモジュールにおいて用いられる特定のダイにおける電流の伝送遅延及び立ち上がり／立ち下がり時間に基づいていることに留意しなければならない。この所定の値は、各ダイの総導通時間よりも少なくとも１０倍小さい。
【００６８】
図５ａ及び図５ｃは、本発明による、２つのダイが並列に接続されて制御されるマルチダイパワーモジュールの一例である。
【００６９】
図５ａでは、ダイＳ１は導通しており、ダイＳ２は導通していない。図５ｂでは、ダイＳ２は導通しており、ダイＳ１は導通していない。
【００７０】
本発明によれば、立ち上がりエッジ時点又は立ち下がりエッジ時点を遅らせるか又は進めることによって、ゲートドライバーによって見られるような駆動キャパシタンスを低減することが可能である。アクティブなダイが定格電流の２倍を有するように、一方のダイは、整流事象の間、非アクティブのままにされるので、全体の損失は、電流の立ち上がり／立ち下がり時間の減少に起因して低下することができる。プラトー電圧がゲート電圧と比較して小さい場合、電流の増加は、２つの導通しているダイと比較して損失を増加させず、このため、入力キャパシタンスを減少させることによって、損失は、短縮された等価な整流時間に起因して低下することができる。
【００７１】
さらに、スイッチング損失低減は、制御されたマルチダイパワーモジュール内での電流立ち上がり時間及び電流立ち下がり時間を増加させることによって整流の間の安定性を改善するために通常加えられるより大きな電流分配抵抗器の必要性をなくすことによっても達成される。
【００７２】
整流中にダイを順序付けることが分配をどのように改善することができるのかの一例が図５ｂ及び図５ｄに示されている。
【００７３】
図５ｂ及び図５ｄは、本発明による、ダイが異なるタイミングでスイッチングするときにダイに通電する電流を示している。
【００７４】
図５ｂはダイＳ１の整流を示し、図５ｄはダイＳ２の整流を示している。本発明によれば、ダイＳ１及びＳ２を順序付けることによって、電流が導通を開始する異なる点を有するにもかかわらず、電流は、ターンオンの間振動しない。したがって、電流が導通を開始するこれらの異なる点は、電流平衡抵抗器の必要性、及び振動に起因したＥＭＩ問題を取り除き、各デバイスの消耗を等しくすることができる。
【００７５】
図６は、本発明によるマルチパワーダイモジュールのダイのスイッチング時点を制御するためのアルゴリズムの一例である。
【００７６】
本アルゴリズムは、整流事象の間にアクティブなダイの数を減らすことによって多数の並列接続されたダイを制御し、高レベルコマンドごとにアクティブなダイを循環させる。本アルゴリズムは、一例としてダイの３つのグループについて実行される。本発明は、ダイのこれよりも少ない数のグループ又はこれよりも多くの数のグループについても適用可能である。
【００７７】
基本的に、各スイッチング事象のための並列ダイの最適な数を表す数値は、コントローラー１０４内に事前にロードされている。
【００７８】
コントローラー１０４は、ホストコントローラーからパルス幅変調コマンドを受信し、アクティブなダイの数を設定し、その後、適切なダイの立ち上がり事象若しくはターンオン事象を遅らせるか又はそれらのダイの立ち下がり事象若しくはターンオフ事象を進めて、それらの適切なダイに電流を強制的に通電する。所与のスイッチング期間において用いられるダイの数は記憶されており、その後、次のスイッチングサイクルに備えて、アクティブなダイの新たな数が選択される。非アクティブなダイは、その後、各サイクルにおいて次のダイに順次移動される。このように、アクティブなダイは循環され、整流中に見られる電流増加によって引き起こされる特定のダイに対する負荷が低減される。
【００７９】
ステップＳ６０において、プロセッサ３００は、ダイの各グループのダイの最小数を求める。この最小数は、マルチダイパワーモジュールのダイの電流要件及び最大電流駆動能力に従って求められる。
【００８０】
次のステップＳ６１において、プロセッサ３００は、インターフェース３０５を通じて制御パターンの高レベル状態を検出する。
【００８１】
次のステップＳ６２において、プロセッサ３００は、立ち下がりエッジの時点を所定の値だけ進めることによってダイ１０５ａを含むダイの第１のグループを対象とした信号のための高レベルを生成し、立ち上がりエッジ時点を所定の値だけ遅らせることによってダイ１０５ｂを含むダイの第２のグループを対象とした信号のための高レベルを生成し、立ち上がりエッジ時点を所定の値だけ遅らせるとともに立ち下がりエッジ時点を所定の値だけ進めることによってダイ１０５ｃを含むダイの第１のグループを対象とした信号のための高レベルを生成する。
【００８２】
次のステップＳ６３において、プロセッサ３００は、インターフェース３０５を通じて制御パターンの高レベル状態を検出する。
【００８３】
次のステップＳ６４において、プロセッサ３００は、立ち上がりエッジ時点を所定の値だけ遅らせることによってダイ１０５ａを含むダイの第１のグループを対象とした信号のための高レベルを生成し、立ち上がりエッジ時点を所定の値だけ遅らせるとともに立ち下がりエッジ時点を所定の値だけ進めることによってダイ１０５ｂを含むダイの第２のグループを対象とした信号のための高レベルを生成し、立ち下がりエッジ時点を所定の値だけ進めることによってダイ１０５ｃを含むダイの第１のグループを対象とした信号のための高レベルを生成する。
【００８４】
次のステップＳ６５において、プロセッサ３００は、インターフェース３０５を通じて制御パターンの高レベル状態を検出する。
【００８５】
次のステップＳ６６において、プロセッサ３００は、立ち上がりエッジ時点を所定の値だけ遅らせるとともに立ち下がりエッジ時点を所定の値だけ進めることによってダイ１０５ａを含むダイの第１のグループを対象とした信号のための高レベルを生成し、立ち下がりエッジ時点を所定の値だけ進めることによってダイ１０５ｂを含むダイの第２のグループを対象とした信号のための高レベルを生成し、立ち上がりエッジ時点を所定の値だけ遅らせることによってダイ１０５ｃを含むダイの第１のグループを対象とした信号のための高レベルを生成する。
【００８６】
その後、プロセッサ３００はステップＳ６１に戻る。
【００８７】
当然のことながら、本発明の範囲から逸脱することなく、上述した本発明の実施形態に対して多くの変更を行うことができる。
【図１】
0006429222.tif 000004
【図２ａ】
0006429222.tif 000005
【図２ｂ】
0006429222.tif 000006
【図３】
0006429222.tif 000007
【図４】
0006429222.tif 000008
【図５ａ】
0006429222.tif 000009
【図５ｂ】
0006429222.tif 000010
【図５ｃ】
0006429222.tif 000011
【図５ｄ】
0006429222.tif 000012
【図６】
0006429222.tif 000013