(57)【特許請求の範囲】
【請求項１】
セラミック絶縁体層と、接地用パターン導体と、一方主面に設けられた接続用ランドと、他方主面に設けられ、前記接地用パターン導体と接続された接地用電極とを備えるセラミック配線基板であって、
前記接地用パターン導体は、金属と、前記セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物とを含んでなり、かつ前記セラミック配線基板の内部に形成されているパターン主要部と、一方端部が前記パターン主要部と接続され、他方端部が前記セラミック配線基板の側面に露出している引き出し部とを備え、
前記引き出し部の金属含有率は、前記パターン主要部の金属含有率より低いことを特徴とする、セラミック配線基板。
【請求項２】
前記引き出し部の金属含有率は、３０体積％以上６０体積％以下であり、前記パターン主要部の金属含有率は、８０体積％以上であることを特徴とする、請求項１に記載のセラミック配線基板。
【請求項３】
前記パターン主要部と前記引き出し部とは、同一面上に形成されていることを特徴とする、請求項１または２に記載のセラミック配線基板。
【請求項４】
前記パターン主要部と前記引き出し部とは、異なる面上に形成されており、かつビア導体により接続されていることを特徴とする、請求項１または２に記載のセラミック配線基板。
【請求項５】
前記引き出し部の他方端部の、前記セラミック配線基板の側面からの距離の絶対値は、１０μｍ以下であることを特徴とする、請求項１ないし４のいずれか１項に記載のセラミック配線基板。
【請求項６】
セラミック配線基板と、電子部品と、埋設層と、導電性膜とを備える電子回路モジュールであって、
前記セラミック配線基板は、請求項１ないし５のいずれか１項に記載のセラミック配線基板であり、
前記電子部品は、前記セラミック配線基板の一方主面に設けられた前記接続用ランドと接続されており、
前記埋設層は、前記セラミック配線基板の一方主面に、前記電子部品を埋設して設けられており、
前記導電性膜は、前記埋設層の外表面と、前記セラミック配線基板の側面の少なくとも一部とを含んだ領域上に形成され、かつ前記接地用パターン導体の前記引き出し部の他方端部と接続されていることを特徴とする、電子回路モジュール。
【請求項７】
セラミック配線基板と、電子部品と、埋設層と、導電性膜とを備える電子回路モジュールの製造方法であって、
前記セラミック配線基板が備えるセラミック絶縁体層の原料粉末を含むグリーンシートを作製する第１の工程と、
前記グリーンシートのうちの少なくとも１枚に、金属と、前記セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物とを含んでなり、焼成前パターン主要部と、一方端部が前記焼成前パターン主要部と接続されており、前記焼成前パターン主要部の金属含有率より低い金属含有率を有する焼成前引き出し部とを備えた、集合状態の焼成前接地用パターン導体を形成する第２の工程と、
前記グリーンシートのうちの少なくとも１枚に、前記グリーンシートを貫通する焼成前ビア導体を形成する第３の工程と、
集合状態の前記接地用パターン導体が形成されたグリーンシート、および前記焼成前ビア導体が形成されたグリーンシートを含む前記グリーンシートを積層し、焼成前セラミック絶縁体層と、前記集合状態の焼成前接地用パターン導体と、前記焼成前ビア導体とを備える積層体を作製する第４の工程と、
前記積層体の一方主面に焼成前接続用ランドを形成し、前記積層体の他方主面に焼成前接地用電極を形成し、集合状態の焼成前セラミック配線基板とする第５の工程と、
前記集合状態の焼成前セラミック配線基板を焼成し、セラミック絶縁体層と、パターン主要部と一方端部が前記パターン主要部と接続された引き出し部とを備えた、集合状態の接地用パターン導体と、一方主面に設けられた接続用ランドと、他方主面に設けられ、前記接地用パターン導体と接続された接地用電極とを備える集合状態のセラミック配線基板とする第６の工程と、
前記セラミック配線基板の一方主面に設けられた前記接続用ランドに電子部品を接続する第７の工程と、
前記セラミック配線基板の一方主面に、前記電子部品を埋設するように集合状態の埋設層を形成する第８の工程と、
前記集合状態の埋設層を切断すると共に、前記集合状態のセラミック配線基板の一方主面に、前記集合状態の接地用パターン導体が露出しない深さの切り込みを形成する第９の工程と、
前記切り込みを形成した前記集合状態のセラミック配線基板を、前記接地用パターン導体の前記引き出し部の他方端部が露出するように切断し、前記セラミック配線基板と、前記電子部品と、前記埋設層とを備える個片を得る第１０の工程と、
前記個片の前記埋設層の外表面と、前記セラミック配線基板の側面の少なくとも一部とを含んだ領域上に、前記接地用パターン導体の前記引き出し部の他方端部と接続されるように導電性膜を形成する第１１の工程とを備えることを特徴とする、電子回路モジュールの製造方法。
【請求項８】
前記第２の工程における前記焼成前パターン主要部の形成は、Ｃｕ粉末の体積を分母とし、前記セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物粉末の体積を分子としたときの比率が、０／１００以上２０／８０以下であるように構成された第１の電極ペーストを用いて行なわれ、
前記焼成前引き出し部の形成は、Ｃｕの重量を分母とし、Ａｌ2Ｏ3の重量を分子としたときの比率が４／９６以上６／９４以下となるようにＡｌ2Ｏ3でコーティングされたＣｕ粉末で構成された第２の電極ペースト、またはＣｕの重量を分母とし、Ａｌ2Ｏ3の重量を分子としたときの比率が１／９９以上３／９７以下となるようにＡｌ2Ｏ3でコーティングされたＣｕ粉末の体積を分母とし、前記セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物粉末の体積を分子としたときの比率が１０／９０以上２０／８０以下であるように構成された第３の電極ペーストを用いて行なわれることを特徴とする、請求項７に記載の電子回路モジュールの製造方法。
【請求項９】
前記第２の工程における前記焼成前パターン主要部の形成は、Ｃｕ粉末の体積を分母とし、前記セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物粉末の体積を分子としたときの比率が、０／１００以上２０／８０以下であるように構成された第１の電極ペーストを用いて行なわれ、前記焼成前引き出し部の形成は、Ｃｕの重量を分母、Ａｌの重量を分子としたときの比率が２／９８以上５／９５以下であるＣｕＡｌ合金粉末を含む第４の電極ペーストを用いて行なわれることを特徴とする、請求項７に記載の電子回路モジュールの製造方法。
【請求項１０】
前記第１０の工程は、前記集合状態のセラミック配線基板の他方主面の、前記一方主面に形成された切り込みに対向する位置にスクライブラインを形成し、前記スクライブラインを形成した箇所に応力を印加して、前記スクライブラインを前記切り込みまで進展させることにより行なうことを特徴とする、請求項７ないし９のいずれか１項に記載の電子回路モジュールの製造方法。
【請求項１１】
前記第１０の工程は、前記集合状態のセラミック配線基板の一方主面への切り込みより幅の狭い切り込みを、前記集合状態のセラミック配線基板に形成された切り込みの底部から、他方主面に到達するように形成することにより行なうことを特徴とする、請求項７ないし９のいずれか１項に記載の電子回路モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、セラミック配線基板、電子回路モジュールおよび電子回路モジュールの製造方法に関するものである。特に、側面に接地用パターン導体が露出しているセラミック配線基板、ならびにそれを用いた電子回路モジュールおよびその製造方法に関する。
【背景技術】
【０００２】
セラミック配線基板は、セラミック絶縁体層と、セラミック配線基板の主面に直交して形成されるビア導体および平行に形成されるパターン導体と、セラミック配線基板の両主面に形成される電極とを備えている。パターン導体には、セラミック配線基板に電子部品を接続し、表面に導電性膜が設けられた埋設層に埋設して電子回路モジュールとしたときに、導電性膜および接地用電極と接続され、電磁波ノイズを接地用電極まで流すための経路となる接地用パターン導体が含まれる。特開２００６−３３２２５５号公報（特許文献１）には、そのようなセラミック配線基板を用いた電子回路モジュールの一例が提案されている。
【０００３】
図１４は、特許文献１に記載されている、電子回路モジュール３００の断面図である。電子回路モジュール３００に用いられているセラミック配線基板３０１は、セラミック絶縁体層と、信号用パターン導体３０２と接地用パターン導体３０３とを含むパターン導体ＰＣとを備えている。信号用パターン導体３０２は、セラミック配線基板３０１の上面および積層間に設けられており、かつセラミック配線基板３０１の下面に設けられた複数の端子部３０２ａを有している。端子部３０２ａは、不図示のビア導体などによって、セラミック配線基板３０１の上面および積層間に設けられた信号用パターン導体３０２と接続されている。
【０００４】
また、接地用パターン導体３０３は、セラミック配線基板３０１の積層間および下面に設けられており、かつセラミック配線基板３０１の下面に設けられた端子部３０３ａを有している。端子部３０３ａは、不図示のビア導体などによって、積層間に設けられた接地用パターン導体３０３と接続されている。さらに、積層間に位置する接地用パターン導体３０３は、セラミック配線基板３０１の互いに対向する側面に露出した状態となっている。
【０００５】
電子部品３０４は、所望の電子回路を形成するため、セラミック配線基板３０１の上面に搭載されている。埋設層３０５は、電子部品３０４の全体を覆い、電子部品３０４を埋設した状態でセラミック配線基板３０１の上面に設けられている。埋設層３０５は、その側面がセラミック配線基板３０１の側面と面一になるように形成されている。導電性膜３０６は、埋設層３０５の外表面と、少なくとも接地用パターン導体３０３が露出している箇所を含むセラミック配線基板３０１の側面とに設けられている。
【０００６】
上記の構成を備えた電子回路モジュール３００では、導電性膜３０６による電磁波ノイズに対するシールド効果が高く、また接地用パターン導体３０３と導電性膜３０６との接続が良好であるという利点があるとされている。
【０００７】
ところで、上記の構成を備えた電子回路モジュール３００は、セラミック配線基板３０１が集合基板の状態で製造が進められる。すなわち、電子部品３０４の集合基板への搭載、集合状態の埋設層３０５の形成、接地用パターン導体３０３を露出させるためのスリット部の形成、および集合状態の導電性膜３０６の形成を行なった後、集合基板を切断して電子回路モジュール３００を得る。ここで、スリット部の形成は、通常、ダイシングソーを用いて、集合状態の埋設層３０５を切断し、さらにその下にある集合基板に、接地用パターン導体３０３が露出し、かつ下面に到達しない切り込みを入れることにより行なわれる。
【０００８】
上記の方法では、集合状態の埋設層３０５の切り屑が接地用パターン導体３０３の露出箇所を覆ってしまい、導電性膜３０６と接地用パターン導体３０３との接続が不十分となる虞がある。
【０００９】
上記の問題を回避するためには、上記の集合基板への切り込みの形成を、接地用パターン導体３０３が露出しない程度に留め、その後、切り込みの形成に用いた刃よりも薄い刃を用いたダイシングソーにより集合基板を切断することが考えられる。この場合、導電性膜３０６は、集合基板の切断後に形成される。また、例えば特開２０１２−８４７４６号公報（特許文献２）に記載されている方法を応用して、集合基板の切断を、レーザーやダイヤモンドナイフによりスクライブラインを集合基板に形成した後、スクライブラインを形成した箇所に応力を印加して破断させることにより行なうことも考えられる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−３３２２５５号公報
【特許文献２】特開２０１２−８４７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
以下、発明者がこの発明を為すために検討した内容を説明する。
【００１２】
この発明の発明者は、ダイシングソーにより集合基板を切断する際に、接地用パターン導体３０３がダイシングソーの刃によって引きちぎられている場合があることを見出した。その場合、接地用パターン導体３０３の端部がセラミック配線基板３０１の側面に十分露出せず、導電性膜３０６との接続が不十分となる虞がある。
【００１３】
また、発明者は、集合基板にスクライブラインを形成した後に破断させる方法でも、接地用パターン導体３０３の破断位置にばらつきがあることを見出した。すなわち、接地用パターン導体３０３の端部は、セラミック配線基板３０１の側面から大きく突出しているものもあれば、逆に側面に十分露出していないものもあることが分かった。この場合も、導電性膜３０６との接続が不十分となる虞がある。
【００１４】
上記の現象は、接地用パターン導体３０３が例えばＣｕ粉末の焼結体であって、一枚の金属板と見なせる程度に十分に焼結したものであることに由来すると考えられる。すなわち、接地用パターン導体３０３は延性に富むため、ダイシングソーで切断する際に、接地用パターン導体３０３は、刃の移動によって幾らか延びた後、セラミック配線基板３０１の側面より内側が破断位置となるように引きちぎられると考えられる。
【００１５】
また、集合基板にスクライブラインを形成した後に破断させる際も、セラミック絶縁体層はスクライブラインに沿って破断するが、接地用パターン導体３０３は、応力印加により幾らか延びた後、セラミック配線基板３０１の側面より内側が破断位置となるように引きちぎられると考えられる。したがって、接地用パターン導体３０３の端部は、セラミック配線基板３０１の側面から大きく突出しているものもあれば、逆に側面に十分露出していないものもあることになる。
【００１６】
そこで、この発明の目的は、接地用導体パターンの端部がセラミック配線基板の側面と十分近い位置にあり、シールド用の導電体膜と確実に接続され得るセラミック配線基板、ならびにそれを用いた電子回路モジュールおよびその製造方法を提供することである。
【課題を解決するための手段】
【００１７】
この発明の発明者は、鋭意研究を重ねた結果、セラミック配線基板の側面近傍における接地用導体パターンの延性を意図的に低下させることにより、上記の課題を解決できることを見出し、この発明を為すに至った。すなわち、この発明では、セラミック配線基板の側面における接地用導体パターンの露出状態についての改良が図られ、その結果として、導電性膜と接地用パターン導体との接続の改良が図られる。
【００１８】
この発明は、まずセラミック配線基板に向けられる。
【００１９】
この発明に係るセラミック配線基板は、セラミック絶縁体層と、接地用パターン導体と、一方主面に設けられた接続用ランドと、他方主面に設けられ、接地用パターン導体と接続された接地用電極とを備える。接地用パターン導体は、金属と、セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物とを含んでなる。かつ、セラミック配線基板の内部に形成されているパターン主要部と、一方端部がパターン主要部と接続され、他方端部がセラミック配線基板の側面に露出している引き出し部とを備えている。そして、引き出し部の金属含有率は、パターン主要部の金属含有率より低くなっている。
【００２０】
上記のセラミック配線基板では、引き出し部の金属含有率が低いため、引き出し部の延性が低下している。したがって、前述の課題が発生せず、セラミック配線基板の製造時に集合状態の引き出し部が切断されることでできる他方端部が、セラミック配線基板の側面と十分近い位置となっている。その結果、電子回路モジュールの製造時に、引き出し部の他方端部がシールド用の導電体膜と確実に接続され、電磁波ノイズに対するシールド効果を十分高くすることができる。なお、セラミック配線基板の側面とは、一方主面と他方主面とを接続する面のことであり、曲面であってもよく、また段差を有していてもよい。
【００２１】
また、接地用パターン導体は、セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物を含んでいる。そのため、セラミック絶縁体層との接合性がよく、接地用パターン導体とセラミック絶縁体層との剥がれ（デラミネーション）が効果的に抑制されている。
【００２２】
この発明に係るセラミック配線基板は、以下の特徴を備えることが好ましい。すなわち、引き出し部の金属含有率は、３０体積％以上６０体積％以下であり、パターン主要部の金属含有率は、８０体積％以上である。
【００２３】
上記のセラミック配線基板では、引き出し部の延性が確実に低下しており、引き出し部の他方端部が、セラミック配線基板の側面と確実に近い位置となっている。その結果、電子回路モジュールの製造時に、引き出し部の他方端部がシールド用の導電体膜とより確実に接続され、電磁波ノイズに対するシールド効果を確実に高くすることができる。
【００２４】
この発明に係るセラミック配線基板、およびその好ましい実施形態は、パターン主要部と引き出し部とを同一面上に形成するようにしてもよく、あるいは異なる面上に形成し、かつビア導体により接続するようにしてもよい。上記のいずれの場合であっても、前述の効果を得ることができる。
【００２５】
この発明に係るセラミック配線基板、およびその好ましい種々の実施形態は、以下の特徴を備えることが好ましい。すなわち、引き出し部の他方端部の、セラミック配線基板の側面からの距離の絶対値は、１０μｍ以下である。
【００２６】
上記のセラミック配線基板は、接地用導体パターンの他方端部とセラミック配線基板の側面との距離の絶対値が１０μｍ以下であり、確実に近い位置となっている。その結果、前述の効果を確実に得ることができる。
【００２７】
また、この発明は、電子回路モジュールにも向けられる。
【００２８】
この発明に係る電子回路モジュールは、セラミック配線基板と、電子部品と、埋設層と、導電性膜とを備える。セラミック配線基板は、この発明に係るセラミック配線基板である。電子部品は、セラミック配線基板の一方主面に設けられた接続用ランドと接続されている。埋設層は、セラミック配線基板の一方主面に、電子部品を埋設して設けられている。そして、導電性膜は、埋設層の外表面と、セラミック配線基板の側面の少なくとも一部とを含んだ領域上に形成され、かつ接地用パターン導体の引き出し部の他方端部と接続されている。
【００２９】
上記の電子回路モジュールでは、この発明に係るセラミック配線基板を用いているため、引き出し部の他方端部がセラミック配線基板の側面と十分近い位置にあり、シールド用の導電体膜と確実に接続されている。その結果、電磁波ノイズに対するシールド効果が十分高くなっている。
【００３０】
さらに、この発明は、電子回路モジュールの製造方法にも向けられる。
【００３１】
この発明に係る電子回路モジュールの製造方法は、セラミック配線基板と、電子部品と、埋設層と、導電性膜とを備える電子回路モジュールの製造方法である。そして、以下の第１ないし第１１の工程を備えている。
【００３２】
第１の工程は、セラミック配線基板が備えるセラミック絶縁体層の原料粉末を含むグリーンシートを作製する工程である。
【００３３】
第２の工程は、グリーンシートのうちの少なくとも１枚に、集合状態の焼成前接地用パターン導体を形成する工程である。集合状態の焼成前接地用パターン導体は、金属と、セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物とを含んでなる。そして、焼成前パターン主要部と、一方端部が焼成前パターン主要部と接続されており、焼成前パターン主要部の金属含有率より低い金属含有率を有する焼成前引き出し部とを備えている。
【００３４】
第３の工程は、グリーンシートのうちの少なくとも１枚に、グリーンシートを貫通する焼成前ビア導体を形成する工程である。
【００３５】
第４の工程は、集合状態の焼成前接地用パターン導体が形成されたグリーンシート、および焼成前ビア導体が形成されたグリーンシートを含むグリーンシートを積層し、積層体を作製する工程である。積層体は、焼成前セラミック絶縁体層と、集合状態の焼成前接地用パターン導体と、焼成前ビア導体とを備えている。
【００３６】
第５の工程は、積層体の一方主面に焼成前接続用ランドを形成し、積層体の他方主面に焼成前接地用電極を形成し、集合状態の焼成前セラミック配線基板とする工程である。
【００３７】
第６の工程は、集合状態の焼成前セラミック配線基板を焼成し、集合状態のセラミック配線基板とする工程である。集合状態のセラミック配線基板は、セラミック絶縁体層と、パターン主要部と一方端部が前記パターン主要部と接続された引き出し部とを備えた、集合状態の接地用パターン導体と、一方主面に設けられた接続用ランドと、他方主面に設けられ、接地用パターン導体と接続された接地用電極とを備えている。
【００３８】
第７の工程は、セラミック配線基板の一方主面に設けられた接続用ランドに電子部品を接続する工程である。
【００３９】
第８の工程は、セラミック配線基板の一方主面に、電子部品を埋設するように集合状態の埋設層を形成する工程である。
【００４０】
第９の工程は、集合状態の埋設層を切断すると共に、集合状態のセラミック配線基板の一方主面に、集合状態の接地用パターン導体が露出しない深さの切り込みを形成する工程である。
【００４１】
第１０の工程は、切り込みを形成した集合状態のセラミック配線基板を、接地用パターン導体の引き出し部の他方端部が露出するように切断し、セラミック配線基板と、電子部品と、埋設層とを備える個片を得る工程である。
【００４２】
第１１の工程は、個片の埋設層の外表面と、セラミック配線基板の側面の少なくとも一部とを含んだ領域上に、接地用パターン導体の引き出し部の他方端部と接続されるように導電性膜を形成する工程である。
【００４３】
上記の電子回路モジュールの製造方法は、上記の第１の工程ないし第１１の工程を備えている。すなわち、引き出し部の金属含有率を意図的に低くしているため、引き出し部の延性を低下させることができる。したがって、前述の課題が発生せず、集合状態の引き出し部が切断されることでできる他方端部が、セラミック配線基板の側面と十分近い位置となり、延いては引き出し部の他方端部がシールド用の導電体膜と確実に接続される。その結果、電磁波ノイズに対するシールド効果が十分高い電子回路モジュールを、確実かつ容易に得ることができる。
【００４４】
この発明に係る電子回路モジュールの製造方法は、以下の特徴を備えることが好ましい。すなわち、第２の工程における焼成前パターン主要部の形成は、Ｃｕ粉末の体積を分母とし、セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物粉末の体積を分子としたときの比率が、０／１００以上２０／８０以下であるように構成された第１の電極ペーストを用いて行なわれる。
【００４５】
そして、焼成前引き出し部の形成は、Ｃｕの重量を分母とし、Ａｌ2Ｏ3の重量を分子としたときの比率が４／９６以上６／９４以下となるようにＡｌ2Ｏ3でコーティングされたＣｕ粉末で構成された第２の電極ペーストを用いて行なわれる。あるいは、Ｃｕの重量を分母とし、Ａｌ2Ｏ3の重量を分子としたときの比率が１／９９以上３／９７以下となるようにＡｌ2Ｏ3でコーティングされたＣｕ粉末の体積を分母とし、セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物粉末の体積を分子としたときの比率が１０／９０以上２０／８０以下であるように構成された第３の電極ペーストを用いて行なわれる。
【００４６】
上記の電子回路モジュールの製造方法は、引き出し部の延性を確実に低下させることができる。したがって、集合状態の引き出し部が切断されることでできる他方端部が、セラミック配線基板の側面と十分近い位置となり、延いては引き出し部がシールド用の導電体膜とさらに確実に接続される。その結果、電磁波ノイズに対するシールド効果が十分高い電子回路モジュールを、さらに確実かつ容易に得ることができる。
【００４７】
この発明に係る電子回路モジュールの製造方法は、以下の特徴を備えることも好ましい。すなわち、第２の工程における焼成前パターン主要部の形成は、前述の第１の電極ペーストを用いて行なわれる。また、焼成前引き出し部の形成は、Ｃｕの重量を分母、Ａｌの重量を分子としたときの比率が２／９８以上５／９５以下であるＣｕＡｌ合金粉末を含む第４の電極ペーストを用いて行なわれる。
【００４８】
焼成前引き出し部の形成に用いられる電極ペーストの導電体粉末をＣｕＡｌ合金とした場合、ＣｕよりもＡｌの方が焼成中に酸化されやすいため、導電体粉末の表面が薄いＡｌ2Ｏ3の層でコーティングされた形態となる。そのため、導電体粉末の焼結性を低下させることができる。
【００４９】
すなわち、上記の電子回路モジュールの製造方法も、引き出し部の延性を確実に低下させることができる。したがって、集合状態の引き出し部が切断されることでできる他方端部が、セラミック配線基板の側面と十分近い位置となり、延いては引き出し部の他方端部がシールド用の導電体膜とさらに確実に接続される。その結果、電磁波ノイズに対するシールド効果が十分高い電子回路モジュールを、さらに確実かつ容易に得ることができる。
【００５０】
この発明に係る電子回路モジュールの製造方法、およびその好ましい実施形態は、第１０の工程を、集合状態のセラミック配線基板の他方主面の、一方主面に形成された切り込みに対向する位置にスクライブラインを形成し、スクライブラインを形成した箇所に応力を印加して、スクライブラインを切り込みまで進展させることにより行なってもよい。また、集合状態のセラミック配線基板の一方主面への切り込みより幅の狭い切り込みを、集合状態のセラミック配線基板に形成された切り込みの底部から、他方主面に到達するように形成することにより行なってもよい。上記のいずれの場合であっても、前述の効果を得ることができる。
【発明の効果】
【００５１】
この発明に係るセラミック配線基板では、引き出し部の金属含有率が低いため、引き出し部の延性が低下している。したがって、セラミック配線基板の製造時に引き出し部が切断されることでできる他方端部が、セラミック配線基板の側面と十分近い位置となっている。その結果、電子回路モジュールの製造時に、接地用導体パターンの他方端部と、シールド用の導電体膜とが確実に接続され、電磁波ノイズに対するシールド効果を十分高くすることができる。
【００５２】
また、この発明に係る電子回路モジュールでは、この発明に係るセラミック配線基板を用いているため、引き出し部の他方端部がセラミック配線基板の側面と十分近い位置にあり、シールド用の導電体膜と確実に接続されている。その結果、電磁波ノイズに対するシールド効果が十分高くなっている。
【００５３】
さらに、この発明に係る電子回路モジュールの製造方法では、引き出し部の金属含有率を意図的に低くしているため、引き出し部の延性を低下させることができる。したがって、集合状態の引き出し部が切断されることでできる他方端部が、セラミック配線基板の側面と十分近い位置となり、延いては引き出し部の他方端部がシールド用の導電体膜と確実に接続される。その結果、電磁波ノイズに対するシールド効果が十分高い電子回路モジュールを、確実かつ容易に得ることができる。
【図面の簡単な説明】
【００５４】
【図１】この発明に係るセラミック配線基板の第１の実施形態であるセラミック配線基板１の断面を模式的に示す図である。
【図２】この発明に係るセラミック配線基板における、接地用導体パターンのパターン主要部および引き出し部のＳＥＭ観察写真である（符号は、図１に示したセラミック配線基板１に対応している）。
【図３】この発明に係るセラミック配線基板の第２の実施形態であるセラミック配線基板１Ａの断面を模式的に示す図である。
【図４】この発明に係る電子回路モジュールの第１の実施形態である電子回路モジュール１００の断面、ならびに接地用パターン導体ＧＰおよび導電性膜６の接続部分を拡大したものを模式的に示す図である。
【図５】図４に示した電子回路モジュール１００の製造方法の一例を説明するためのもので、第１の工程（グリーンシート作製工程）から第６の工程（焼成工程）までを模式的に示す図である。
【図６】図５に続いて図４に示した電子回路モジュール１００の製造方法の一例を説明するためのもので、第７の工程（電子部品接続工程）から第９の工程（切り込み形成工程）までを模式的に示す図である。
【図７】図６に続いて図４に示した電子回路モジュール１００の製造方法の一例を説明するためのもので、第１０の工程（切断工程）から第１１の工程（導電性膜形成工程）までを模式的に示す図である。
【図８】この発明に係る電子回路モジュールの第２の実施形態である電子回路モジュール１００Ａの断面を模式的に示す図である。
【図９】図５ないし７に準じて、図８に示した電子回路モジュール１００Ａの製造方法の一例を説明するためのもので、第９の工程（切り込み形成工程）から１１の工程（導電性膜形成工程）までを模式的に示す図である。
【図１０】この発明に係る電子回路モジュールの種々の特性を評価するために構造を簡略化して作製した、評価試験用電子回路モジュール２００の断面を模式的に示す図である。
【図１１】図１０に示した評価試験用電子回路モジュール２００における接地用パターン導体ＧＰの引き出し部ＬＰの、セラミック配線基板１Ｔの側面からの距離（電極凹凸量ａ）を測定する方法を模式的に示す図である。
【図１２】図１０に示した評価試験用電子回路モジュール２００における接地用パターン導体ＧＰのパターン主要部ＭＰの電極厚みｔを測定する方法を模式的に示す図である。
【図１３】図１０に示した評価試験用電子回路モジュール２００における接地用パターン導体ＧＰと導電性膜６との接続性を評価する方法を模式的に示す図である。
【図１４】背景技術の電子回路モジュール３００の断面を模式的に示す図である。
【発明を実施するための形態】
【００５５】
以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。
【００５６】
−セラミック配線基板の第１の実施形態−
この発明に係るセラミック配線基板の第１の実施形態であるセラミック配線基板１について、図１を用いて説明する。セラミック配線基板１は、ＩＣチップなどの能動部品およびコンデンサなどの受動部品を含む電子部品を接続し、それらを相互配線してモジュール化するための配線基板として用いられる。
【００５７】
＜＜セラミック配線基板の構造＞＞
図１は、セラミック配線基板１の断面を模式的に示す図である。セラミック配線基板１は、セラミック絶縁体層Ｃと、パターン導体ＰＣとビア導体ＶＣとを含む内部導体と、一方主面１Ｆに設けられた接続用ランドＬ１ないしＬ９と、他方主面１Ｓに設けられた接地用電極ＧＥ１、ＧＥ２および信号用電極ＳＥ１、ＳＥ２とを備えている。
【００５８】
パターン導体ＰＣは、接地用電極ＧＥ１、ＧＥ２に接続されている接地用パターン導体ＧＰを含む。接地用パターン導体ＧＰは、金属と、セラミック絶縁体層Ｃに含まれる金属元素のうち少なくとも１種の酸化物とを含んでなり、パターン主要部ＭＰと引き出し部ＬＰとを備えている。パターン主要部ＭＰは、セラミック配線基板の内部に形成されており、引き出し部ＬＰは、一方端部ＬＰ１が同一面上においてパターン主要部ＭＰと接続され、他方端部ＬＰ２がセラミック配線基板１の側面１Ｐに露出している。そして、引き出し部ＬＰの金属含有率は、パターン主要部ＭＰの金属含有率より低くなっている。
【００５９】
セラミック絶縁体層Ｃは、後述するように、例えばＢａ−Ａｌ−Ｓｉ−Ｍｎ系酸化物であるセラミック材料を含んでなる。内部導体は、例えばＣｕを用いて形成される。接続用ランドＬ１ないしＬ９、ならびに接地用電極ＧＥ１、ＧＥ２および信号用電極ＳＥ１、ＳＥ２は、例えばＣｕを用いて形成される。また、Ｃｕ層の外表面を、ＮｉおよびＳｎなどを含むめっき層で被覆するようにしてもよい。パターン導体ＰＣの金属としては、例えばＣｕが用いられる。
【００６０】
なお、図１では、セラミック配線基板１の内部に点線が付されているが、これはセラミック配線基板１がセラミックグリーンシートを積層して焼結させたものであることを示すものであり、実際のセラミック配線基板１中にこのような界面があることを示すものではない。
【００６１】
図２は、セラミック配線基板１における、接地用パターン導体ＧＰのパターン主要部ＭＰおよび引き出し部ＬＰのＳＥＭ観察写真である。
【００６２】
パターン主要部ＭＰは、一枚の金属板と見なせる程度に十分に焼結しており、この部分は延性に富んでいる。一方、引き出し部ＬＰは、セラミック絶縁体層Ｃに含まれる金属元素のうち少なくとも１種の酸化物がパターン主要部ＭＰより多く含まれている。すなわち、引き出し部ＬＰの金属含有率は、パターン主要部ＭＰの金属含有率より低くなっている。したがって、引き出し部の延性が低下している。
【００６３】
その結果として、セラミック配線基板１の製造時に集合状態の接地用パターン導体ＧＰが切断されることでできる引き出し部ＬＰの他方端部ＬＰ２が、セラミック配線基板１の側面１Ｐと十分近い位置となっている。具体的には、引き出し部ＬＰの他方端部ＬＰ２の、セラミック配線基板１の側面１Ｐからの距離の絶対値は、１０μｍ以下とすることができる。
【００６４】
なお、接地用パターン導体ＧＰにおいて、引き出し部ＬＰの金属含有率は、３０体積％以上６０体積％以下であり、パターン主要部ＭＰの金属含有率は、８０体積％以上であることが好ましい。また、接地用パターン導体ＧＰに含まれる酸化物は、セラミック絶縁体層Ｃを構成する酸化物と同一の酸化物、いわゆる共素地であることが好ましい。この場合、接地用パターン導体ＧＰとセラミック絶縁体層Ｃとの接合性がよいため、接地用パターン導体ＧＰとセラミック絶縁体層Ｃとの剥がれ（デラミネーション）が効果的に抑制されている。
【００６５】
−セラミック配線基板の第２の実施形態−
この発明に係るセラミック配線基板の第２の実施形態であるセラミック配線基板１Ａについて、図３を用いて説明する。セラミック配線基板１Ａは、セラミック配線基板１と同様に用いられる。
【００６６】
＜＜セラミック配線基板の構造＞＞
図３は、セラミック配線基板１Ａの断面を模式的に示す図である。セラミック配線基板１では、引き出し部ＬＰは、同一面上において一方端部ＬＰ１がパターン主要部ＭＰと接続されていた。一方、セラミック配線基板１Ａは、パターン主要部ＭＰと引き出し部ＬＰとが異なる面上に形成されており、かつパターン主要部ＭＰと引き出し部ＬＰの一方端部ＬＰ１とが、ビア導体ＶＣにより接続されていることがセラミック配線基板１と異なっている。それ以外の構成要素は、セラミック配線基板１と共通であるため、説明を省略する。
【００６７】
このセラミック配線基板１Ａにおいても、引き出し部の延性が低下しているため、引き出し部ＬＰの他方端部ＬＰ２が、セラミック配線基板１Ａの側面１Ｐと十分近い位置となっている。
【００６８】
−電子回路モジュールの第１の実施形態−
この発明に係る電子回路モジュールの第１の実施形態である電子回路モジュール１００について、図４を用いて説明する。
【００６９】
＜＜電子回路モジュールの構造＞＞
図４（Ａ）は、電子回路モジュール１００の断面を模式的に示す図である。図４（Ｂ）は、電子回路モジュール１００を、図４（Ａ）に示したＡ−Ａ線を含む面（一点鎖線により図示）で切り欠いた矢視断面図において、セラミック配線基板１の接地用パターン導体ＧＰおよび導電性膜６の接続部分を拡大したものを模式的に示す図である。
【００７０】
電子回路モジュール１００は、セラミック配線基板１と、電子部品２ないし４と、埋設層５と、導電性膜６とを備える。セラミック配線基板１は、この発明に係るセラミック配線基板である。電子部品２の外部電極２Ｅ１ないし２Ｅ４は、セラミック配線基板１の一方主面１Ｆに設けられた対応する接続用ランドＬ１ないしＬ４と、はんだＳを用いてそれぞれ接続されている。電子部品３の外部電極３Ｅ１および３Ｅ２は、同様に対応する接続用ランドＬ５ないしＬ６とそれぞれ接続されている。電子部品４の外部電極４Ｅ１ないし４Ｅ３は、同様に対応する接続用ランドＬ７ないしＬ９とそれぞれ接続されている。
【００７１】
埋設層５は、セラミック配線基板１の一方主面１Ｆに、電子部品２ないし４を埋設して設けられている。導電性膜６は、埋設層５の外表面、すなわち上面および上面に連なる側面と、セラミック配線基板１の側面１Ｐの少なくとも一部とを含んだ領域上に形成されている。
【００７２】
そして、導電性膜６は、図４（Ｂ）の拡大図に示すように、接地用パターン導体ＧＰの引き出し部ＬＰの他方端部ＬＰ２と接続されている。引き出し部ＬＰの一方端部ＬＰ１は、パターン主要部ＭＰと接続されており、このパターン主要部は、図４（Ａ）に示すように、パターン導体ＰＣおよびビア導体ＶＣを介して接地用電極ＧＥ１、ＧＥ２に接続されている。したがって、導電性膜６は、接地用電極ＧＥ１、ＧＥ２と接続されており、電磁波ノイズに対するシールドとなっている。
【００７３】
前述したように、電子回路モジュール１００が備えているセラミック配線基板１は、この発明に係るセラミック配線基板である。そのため、接地用パターン導体ＧＰの他方端部ＬＰ２がセラミック配線基板１の側面１Ｐと十分近い位置にあり、シールド用の導電性膜６と確実に接続されている。その結果、電磁波ノイズに対するシールド効果が十分高くなっている。
【００７４】
＜＜電子回路モジュールの製造方法＞＞
図４に示した電子回路モジュール１００の製造方法の一例について、図５ないし７を用いて説明する。
【００７５】
＜第１の工程（グリーンシート作製工程）＞
第１の工程は、セラミック配線基板１が備えるセラミック絶縁体層Ｃの原料粉末を含むグリーンシートＧＳを作製する工程である。図５（Ａ）は、第１の工程により準備されたグリーンシートＧＳを模式的に示す図である。なお、点線は、１つの電子回路モジュール１００となる領域を示すものである。
【００７６】
＜第２の工程（焼成前接地用パターン導体形成工程）＞
第２の工程は、グリーンシートのうちの少なくとも１枚に、集合状態の焼成前接地用パターン導体ＧＧＰを形成する工程である。また、この工程において、焼成前パターン導体ＧＰＣも形成される。集合状態の焼成前接地用パターン導体ＧＧＰは、焼成前パターン主要部ＧＭＰと、一方端部が焼成前パターン主要部ＧＭＰと接続されている集合状態の焼成前引き出し部ＧＬＰとを備えている。この実施例では、１つの集合状態の焼成前引き出し部ＧＬＰの両端に、２つの焼成前パターン主要部ＧＭＰが配置されている。
【００７７】
集合状態の焼成前接地用パターン導体ＧＧＰは、金属と、セラミック絶縁体層Ｃに含まれる金属元素のうち少なくとも１種の酸化物とを含んでなる。集合状態の焼成前引き出し部ＧＬＰは、焼成前パターン主要部ＧＭＰの金属含有率より低い金属含有率を有するように形成される。
【００７８】
第２の工程における焼成前パターン主要部ＧＭＰの形成は、Ｃｕ粉末の体積を分母とし、セラミック絶縁体層Ｃに含まれる金属元素のうち少なくとも１種の酸化物粉末の体積を分子としたときの比率が、０／１００以上２０／８０以下であるように構成された第１の電極ペーストを用いて行なわれることが好ましい。
【００７９】
また、集合状態の焼成前引き出し部ＧＬＰの形成は、Ｃｕの重量を分母とし、Ａｌ2Ｏ3の重量を分子としたときの比率が４／９６以上６／９４以下となるようにＡｌ2Ｏ3でコーティングされたＣｕ粉末で構成された第２の電極ペーストを用いて行なわれることが好ましい。あるいは、Ｃｕの重量を分母とし、Ａｌ2Ｏ3の重量を分子としたときの比率が１／９９以上３／９７以下となるようにＡｌ2Ｏ3でコーティングされたＣｕ粉末の体積を分母とし、セラミック絶縁体層に含まれる金属元素のうち少なくとも１種の酸化物粉末の体積を分子としたときの比率が１０／９０以上２０／８０以下であるように構成された第３の電極ペーストを用いて行なわれることも好ましい。
【００８０】
さらに別の方法として、第２の工程における焼成前パターン主要部ＧＭＰの形成は、前述の第１の電極ペーストを用いて行なわれ、集合状態の焼成前引き出し部ＧＬＰの形成は、Ｃｕの重量を分母、Ａｌの重量を分子としたときの比率が２／９８以上５／９５以下であるＣｕＡｌ合金粉末を含む第４の電極ペーストを用いて行なわれることも好ましい。
【００８１】
＜第３の工程（焼成前ビア導体形成工程）＞
第３の工程は、グリーンシートＧＳのうちの少なくとも１枚に、グリーンシートＧＳを貫通する焼成前ビア導体ＧＶＣを形成する工程である。図５（Ｂ）は、第２および第３の工程により、集合状態の焼成前接地用パターン導体ＧＧＰ、焼成前パターン導体ＧＰＣ、および焼成前ビア導体ＧＶＣが形成されたグリーンシートＧＳを模式的に示す図である。
【００８２】
＜第４の工程（積層体作製工程）＞
第４の工程は、集合状態の焼成前接地用パターン導体ＧＧＰ、焼成前パターン導体ＧＰＣ、および焼成前ビア導体ＧＶＣが形成されたグリーンシートＧＳを積層し、積層体１ＬＢを作製する工程である。図５（Ｃ）は、第４の工程により作製された積層体１ＬＢを模式的に示す図である。なお、第４の工程において、各導体が形成されていないグリーンシートＧＳを含むようにして積層体１ＬＢを作製してもよい。積層体１ＬＢは、焼成前セラミック絶縁体層ＧＣと、集合状態の焼成前接地用パターン導体ＧＧＰと、焼成前パターン導体ＧＰＣと、焼成前ビア導体ＧＶＣとを備えている。
【００８３】
＜第５の工程（焼成前セラミック配線基板作製工程）＞
第５の工程は、積層体１ＬＢの一方主面に焼成前接続用ランドＧＬを形成し、積層体の他方主面に焼成前接地用電極ＧＧＥおよび焼成前信号用電極ＧＳＥを形成し、集合状態の焼成前セラミック配線基板１ＧＭとする工程である。図５（Ｄ）は、第５の工程により作製された集合状態の焼成前セラミック配線基板１ＧＭを模式的に示す図である。
【００８４】
＜第６の工程（焼成工程）＞
第６の工程は、集合状態の焼成前セラミック配線基板１ＧＭを焼成し、集合状態のセラミック配線基板１Ｍとする工程である。図５（Ｅ）は、第６の工程により作製された集合状態のセラミック配線基板１Ｍを模式的に示す図である。集合状態のセラミック配線基板１Ｍは、セラミック絶縁体層Ｃと、集合状態の接地用パターン導体ＭＧＰと、パターン導体ＰＣと、ビア導体ＶＣと、一方主面に設けられた接続用ランドＬ１ないしＬ９と、他方主面に設けられ、集合状態の接地用パターン導体ＭＧＰと接続された接地用電極ＧＥ１、ＧＥ２、および信号用電極ＳＥ１、ＳＥ２とを備えている。
【００８５】
＜第７の工程（電子部品接続工程）＞
第７の工程は、集合状態のセラミック配線基板１Ｍの一方主面に設けられた接続用ランドＬ１ないしＬ９に電子部品２ないし４を接続する工程である。図６（Ａ）は、第７の工程により、電子部品２ないし４が接続された集合状態のセラミック配線基板１Ｍを模式的に示す図である。電子部品２の外部電極２Ｅ１ないし２Ｅ４は、対応する接続用ランドＬ１ないしＬ４と、はんだＳを用いてそれぞれ接続される。電子部品３の外部電極３Ｅ１および３Ｅ２は、同様に対応する接続用ランドＬ５ないしＬ６とそれぞれ接続される。電子部品４の外部電極４Ｅ１ないし４Ｅ３は、同様に対応する接続用ランドＬ７ないしＬ９とそれぞれ接続される。
【００８６】
＜第８の工程（埋設層形成工程）＞
第８の工程は、集合状態のセラミック配線基板１Ｍの一方主面に、電子部品２ないし４を埋設するように集合状態の埋設層５Ｍを形成する工程である。図６（Ｂ）は、第８の工程により、電子部品２ないし４を埋設するように集合状態の埋設層５Ｍが一方主面に形成された集合状態のセラミック配線基板１Ｍを模式的に示す図である。
【００８７】
＜第９の工程（切り込み形成工程）＞
第９の工程は、集合状態の埋設層５Ｍを切断すると共に、集合状態のセラミック配線基板１Ｍの一方主面に、集合状態の接地用パターン導体ＭＧＰが露出しない深さの切り込みＴを形成する工程である。図６（Ｃ）は、第９の工程により、一方主面に形成された集合状態の埋設層５Ｍが個片化された埋設層５となり、かつ切り込みＴが形成された、集合状態のセラミック配線基板１Ｍを模式的に示す図である。集合状態の埋設層５Ｍの切断、および切り込みＴの形成は、例えばダイシングソーを用いて行なうことができる。
【００８８】
＜第１０の工程（切断工程）＞
第１０の工程は、切り込みＴを形成した集合状態のセラミック配線基板１Ｍを、接地用パターン導体ＧＰの引き出し部ＬＰの他方端部ＬＰ２が露出するように切断し、セラミック配線基板１と、電子部品２ないし４と、埋設層５とを備える個片を得る工程である。
【００８９】
切断方法の一例として、スクライブラインを形成した箇所に応力を印加して、スクライブラインを切り込みまで進展させることにより、集合状態のセラミック配線基板１Ｍを破断させる方法が挙げられる。図７（Ａ）は、集合状態のセラミック配線基板１Ｍの他方主面の、第９の工程で一方主面に形成された切り込みに対向する位置にスクライブラインＳＬを形成した状態を模式的に示す図である。また、図７（Ｂ）は、スクライブラインＳＬを形成した箇所に応力を印加して、スクライブラインＳＬを切り込みまで進展させることにより、集合状態のセラミック配線基板１Ｍを破断させた状態を模式的に示す図である。
【００９０】
＜第１１の工程（導電性膜形成工程）＞
第１１の工程は、個片の埋設層５の外表面と、セラミック配線基板１の側面１Ｐの少なくとも一部とを含んだ領域上に、接地用パターン導体ＧＰの引き出し部ＬＰの他方端部ＬＰ２と接続されるように導電性膜６を形成する工程である。図７（Ｃ）は、第１０の工程で得られた個片の上記の箇所に導電性膜６が形成され、この発明に係る電子回路モジュール１００が得られた状態を模式的に示す図である。
【００９１】
以上で説明した第１ないし第１１の工程を備えた製造方法により、電磁波ノイズに対するシールド効果が十分高い電子回路モジュールを、確実かつ容易に得ることができる。
【００９２】
−電子回路モジュールの第２の実施形態−
この発明に係る電子回路モジュールの第２の実施形態である電子回路モジュール１００Ａについて、図８を用いて説明する。
【００９３】
＜＜電子回路モジュールの構造＞＞
図８は、電子回路モジュール１００Ａの断面を模式的に示す図である。電子回路モジュール１００Ａの基本的な構造は、電子回路モジュール１００と同一である。電子回路モジュール１００の製造方法は、前述したように、第１０の工程（切断工程）として、スクライブラインを形成する方法を採用している。一方、電子回路モジュール１００Ａの製造方法は、第１０の工程が電子回路モジュール１００の製造方法と異なっている。以下でその製造方法について説明する。
【００９４】
＜＜電子回路モジュールの製造方法＞＞
上記のように、電子回路モジュール１００Ａの製造方法は、第１０の工程のみが電子回路モジュール１００の製造方法と異なっている。そのため、第１ないし第９の工程、および第１１の工程の説明は省略し、第１０の工程の説明のみ行なう。
【００９５】
＜第１０の工程（切断工程）＞
電子回路モジュール１００Ａの製造方法は、第１０の工程として、スクライブラインを形成する方法に替えて、別の切り込みを形成する方法を採用している。図９（Ａ）は、電子回路モジュール１００の製造方法と同様に、第９の工程により、一方主面に形成された集合状態の埋設層５Ｍが個片化された埋設層５となり、かつ切り込みＴが形成された、集合状態のセラミック配線基板１Ｍを模式的に示す図である。
【００９６】
図９（Ｂ）は、第１０の工程により、集合状態のセラミック配線基板１Ｍの一方主面への切り込みより幅の狭い切り込みを、集合状態のセラミック配線基板１Ｍに形成された切り込みＴの底部から、他方主面に到達するように形成した状態を模式的に示す図である。この集合状態のセラミック配線基板１Ｍの一方主面への切り込みより幅の狭い切り込みの形成は、先の切り込みの形成に用いたダイシングソーの刃の幅より狭い刃の幅を有するダイシングソーを用いて行なうことができる。この場合、セラミック配線基板１の他方主面には、スクライブラインの痕跡が残らない。
【００９７】
図９（Ｃ）は、電子回路モジュール１００の製造方法と同様に、第１１の工程により、第１０の工程で得られた個片に導電性膜６が形成され、この発明に係る電子回路モジュール１００Ａが得られた状態を模式的に示す図である。
【００９８】
以上で説明した製造方法によっても、電磁波ノイズに対するシールド効果が十分高い電子回路モジュールを、確実かつ容易に得ることができる。
【００９９】
−実験例−
次に、この発明を実験例に基づいてより具体的に説明する。これらの実験例は、この発明に係るセラミック配線基板、電子回路モジュール、および電子回路モジュールの製造方法の好ましい条件を規定する根拠を与えるためのものでもある。
【０１００】
以下の実験例では、この発明に係る電子回路モジュールの種々の特性を評価するために、図１０（Ａ）、（Ｂ）に示すような、セラミック配線基板１に準じ、構造を簡略化したセラミック配線基板１Ｔと、埋設層５と、導電性膜６とを備えた評価試験用電子回路モジュール２００を作製して種々の実験を行なった。図１０（Ｂ）は、評価試験用電子回路モジュール２００を、図１０（Ａ）に示したＢ−Ｂ線を含む面（一点鎖線により図示）で切り欠いた矢視断面図である。なお、セラミック配線基板１Ｔの各要素の寸法は、図１０（Ａ）、（Ｂ）に示した通りである。
【０１０１】
この評価試験用電子回路モジュール２００は、後述する接地用パターン導体ＧＰ（引き出し部ＬＰ）と導電性膜６との接続性の評価を行ないやすくするため、接地用パターン導体ＧＰを２枚備えており、それぞれが導電性膜６と接続されている。以下でその製造方法と、実験方法およびその結果について説明する。
【０１０２】
＜グリーンシートの作製＞
出発原料粉末を、表１の組成比となるように秤量し、湿式混合粉砕した後、乾燥し、混合物を得た。得られた混合物を熱処理してセラミック絶縁体のグリーンシートのための原料粉末を得た。有機バインダー、分散剤および可塑剤を加え、混合粉砕して、セラミックスラリーを得た。次に、セラミックスラリーをドクターブレード法によって基材フィルム上にシート状に成形し、乾燥させて、焼成後の厚みが所望の厚みとなるように厚みを調整したグリーンシートを得た。
【０１０３】
【表１】
0006332190.tif 000002
【０１０４】
＜導体ペーストの作製＞
出発原料を、所望の組成比となるように調合し、三本ロールミルで分散処理を行なった。原料としては、表２ないし表４に示すＣｕ粉末、酸化物粉末、有機ビヒクルを用いた。その結果、金属と酸化物とが種々の体積比を有する導体ペーストを得た。表５ないし表７に、上記により得られた導体ペーストを示す。導体ペーストは金属含有率が高いもの（ＨＰ１〜ＨＰ１０）と、金属含有率が低いもの（ＬＰ−Ｃ−１〜ＬＰ−Ｃ-２５、ＬＰ−Ａ−１〜ＬＰ−Ａ−４）とに大別される。
【０１０５】
【表２】
0006332190.tif 000003
【０１０６】
【表３】
0006332190.tif 000004
【０１０７】
【表４】
0006332190.tif 000005
【０１０８】
【表５】
0006332190.tif 000006
【０１０９】
【表６】
0006332190.tif 000007
【０１１０】
【表７】
0006332190.tif 000008
【０１１１】
＜グリーンシートへの導体ペーストの印刷＞
上記により得られた導体ペーストを、グリーンシートに印刷した。印刷はスクリーン印刷法により行なった。その際、接地用パターン導体ＧＰの全面を、上記により得られたそれぞれの導体ペーストで印刷したものと、パターン主要部ＭＰとなる箇所と、引き出し部ＬＰとなる箇所とを、表８に示す組み合わせの導体ペーストでそれぞれ印刷したものを作製した。
【０１１２】
【表８】
0006332190.tif 000009
【０１１３】
＜グリーンシートへのビア導体形成＞
グリーンシートの所定の箇所に、グリーンシートの厚み方向に対してレーザーを照射し、グリーンシートを貫通するビアホールを形成した。そして、形成したビアホールに、Ｃｕを導電体とする導体ペーストを充填し、熱風乾燥機を用いて８０℃で５分間乾燥させることにより、焼成前ビア導体を形成したグリーンシートを得た。
【０１１４】
＜グリーンシートの積層・圧着＞
接地用パターン導体ＧＰとなる導体ペーストを印刷したグリーンシートおよび焼成前ビア導体を形成したグリーンシートを、所定の枚数積層し、温度が６０℃以上８０℃以下の範囲、および圧力が１０００ｋｇ／ｃｍ2以上１５００ｋｇ／ｃｍ2以下の範囲である条件で熱圧着して、積層体を得た。
【０１１５】
＜焼成前接地用電極の形成＞
積層体の下面に、Ｃｕを導電体とする導体ペーストにより焼成前接地用電極を形成し、焼成前セラミック配線基板を得た。
【０１１６】
＜焼成前セラミック配線基板の焼成＞
焼成前セラミック配線基板を、有機バインダーを除去する脱脂工程を含む焼成条件で焼成することにより、集合状態のセラミック配線基板を得た。
【０１１７】
＜埋設層の形成＞
この評価試験用電子回路モジュール２００では、構造の簡略化のため電子部品は接続されていない。そのため、単に集合状態のセラミック配線基板の一方主面に集合状態の埋設層を形成した。埋設層は、絶縁性の樹脂材料、または絶縁性の樹脂材料中にフィラーとして、例えばガラス材料やシリカなどを分散させたものである。なお、フィラーを含まない、単一の絶縁性の樹脂材料であってもよい。
【０１１８】
＜埋設層の切断とセラミック配線基板への切り込みの形成＞
上記で形成した集合状態の埋設層を切断すると共に、集合状態のセラミック配線基板の一方主面に、集合状態の接地用パターン導体が露出しない深さの切り込みを形成した。
【０１１９】
＜集合状態のセラミック配線基板の切断＞
集合状態のセラミック配線基板の他方主面にダイヤモンドナイフなどによりスクライブラインを形成した。その後、スクライブラインを形成した箇所に応力を印加して、スクライブラインを上記の切り込みまで進展させることにより、集合状態のセラミック配線基板を破断させ、個片化した。これにより、接地用パターン導体ＧＰの引き出し部ＬＰの他方端部ＬＰ２が露出する。
【０１２０】
＜導電性膜の形成＞
埋設層５の外表面と、セラミック配線基板１Ｔの側面の少なくとも一部とを含んだ領域上に、接地用パターン導体ＧＰの引き出し部ＬＰの他方端部ＬＰ２と接続されるように導電性膜６を形成した。導電性膜６は、スパッタリング、めっき、蒸着およびＣＶＤから選ばれる少なくとも１つの手段を用いて形成されることが好ましい。なお、導電性膜６は、樹脂母材中に金属フィラーを分散させた導電性樹脂膜を用いてもよい。これにより、接地用電極ＧＥ１と、導電性膜６とが、接地用パターン導体ＧＰとビア導体ＶＣとを介して接続される。
【０１２１】
以上のようにして得られたそれぞれの評価試験用電子回路モジュール２００について、接地用パターン導体厚み（以下、電極厚みｔと呼称する）、引き出し部の他方端部のセラミック配線基板の側面からの距離の絶対値（以下、電極凹凸量ａと呼称する）、接地用導体パターンの各部分の金属含有率（以下、金属部分カバレッジと呼称する）、および接地用パターン導体ＧＰ（引き出し部ＬＰ）と導電性膜６との接続性（以下、接続抵抗値と呼称する）を評価した。
【０１２２】
電極厚みｔは、図１１に示す方法で測定した。まず、評価試験用電子回路モジュール２００を断面研磨し、ＷＤＸ（波長分散型Ｘ線分析装置）により元素マッピングを行ない、接地用パターン導体ＧＰに含まれる元素の高濃度領域を２値化した。それにより、金属部分を明示した。以後、明示された金属部分についての測定を行なう。
【０１２３】
接地用パターン導体ＧＰの引き出し部ＬＰと、セラミック配線基板１Ｔの側面に露出しているセラミック絶縁体層Ｃとの界面ＣＰ１、ＣＰ２を求めて、両者をつなぐ直線Ｌを引いた。その直線Ｌと直交するように、断面研磨後のセラミック配線基板１Ｔの側面から、セラミック配線基板１Ｔの内部方向へ直線ＶＳＬを引いた。次に、直線ＶＳＬから１０μｍごとに、直線ＶＳＬと直交する２０本の直線ＶＬ１ないしＶＬ２０を引き、直線ＶＳＬからパターン主要部ＭＰの上面との交点までの距離Ｘ１ないしＸ２０と、直線ＶＳＬとパターン主要部ＭＰの下面との交点までの距離Ｙ１ないしＹ２０をそれぞれ求めた。
【０１２４】
そして、距離Ｘ１ないしＸ２０のうちの最大値Ｘｍａｘと、距離Ｙ１ないしＹ２０のうちの最小値Ｙｍｉｎとの差を電極厚みｔとしたる。また最大値Ｘｍａｘを通り直線ＶＳＬに平行な直線と、最小値Ｙｍｉｎを通り直線ＶＳＬに平行な直線と、直線ＶＬ１と、直線ＶＬ２０とで囲まれた領域をパターン主要部ＭＰと規定した。
【０１２５】
以上ではパターン主要部ＭＰについての測定方法について説明したが、引き出し部ＬＰについても同様の測定方法で測定を行なった。また、全面を同種の導体ペーストで形成した接地用パターン導体ＧＰも同様の測定方法で測定を行なった。
【０１２６】
金属部分カバレッジは、以下の方法で測定した。電極厚みｔの測定の際に定義したパターン主要部ＭＰおよび引き出し部ＬＰの面積に対する、金属の検出された面積の比率（百分率）を金属部分カバレッジとした。また、全面を同種の導体ペーストで形成した接地用パターン導体も同様の測定方法で測定を行なった。
【０１２７】
電極凹凸量ａは、図１２に示す方法で測定した。電極厚みｔの測定と同様に、接地用パターン導体ＧＰの引き出し部ＬＰと、セラミック配線基板１Ｔの側面に露出しているセラミック絶縁体層Ｃとの界面ＣＰ１、ＣＰ２を求めて、両者をつなぐ直線Ｌを引いた。その直線Ｌと、引き出し部ＬＰの最先端との距離を電極凹凸量ａとした。すなわち、電極凹凸量ａは、引き出し部ＬＰが図１２に示すようにセラミック配線基板１Ｔの側面から突出している場合であっても、引き出し部ＬＰがセラミック配線基板１Ｔの側面より内部にある場合であっても、距離の絶対値として表される。電極凹凸量ａの測定は２０箇所で行ない、それらの平均値を求めた。
【０１２８】
接続抵抗値は、図１３に示す直流四端子法で測定した。すなわち、抵抗測定機ＭＭの直流電流端子ＭＩ１、ＭＩ２に接続されているプローブと、直流電圧端子ＭＶ１、ＭＶ２に接続されているプローブとを、直流四端子法の測定回路が形成されるように評価試験用電子回路モジュール２００の接地用電極ＧＥ１と、導電性膜６とに当接させ、接地用パターン導体ＧＰ（引き出し部ＬＰ）と導電性膜６との間の抵抗を測定した。
【０１２９】
上記のようにして得られた測定結果を、表９ないし表１２に示す。なお、接続抵抗値が０．１Ω以下である場合を、接続性が良好なものと判定して○で示し、電極凹凸量ａが１０μｍ以下である場合を、切断性が良好なものと判定して○で示した。
【０１３０】
表９は、金属含有率が高い導体ペースト（ＨＰ１〜ＨＰ１０）を用いて作製した評価試験用電子回路モジュール２００における評価結果を示したものである。金属部分カバレッジが８０％以上の場合に、接続抵抗は０．１Ω以下になった。酸化物と金属との体積比が０／１００以上２０／８０以下までは接続抵抗が０．１Ω以下であったが、電極凹凸量ａは１０μｍ以上となった。酸化物と金属との体積比が３０／７０では、抵抗が０．１Ω以上となった。
【０１３１】
【表９】
0006332190.tif 000010
【０１３２】
表１０は、金属含有率が低い導体ペースト（ＬＰ−Ｃ−１〜ＬＰ−Ｃ−２５）を用いて作製した評価試験用電子回路モジュール２００における評価結果を示したものである。アルミナコートと酸化物添加により、金属部分カバレッジが低下した。金属部分カバレッジが３０％以上６０％以下の場合に、電極凹凸量ａは１０μｍ以下となった。接続抵抗はいずれも０．１Ω以下になった。一方、金属部分カバレッジが２０％以下の場合、接続抵抗が増大した。
【０１３３】
【表１０】
0006332190.tif 000011
【０１３４】
表１１は、別の金属含有率が低い導体ペースト（ＬＰ−Ａ−１〜ＬＰ−Ａ−４）を用いて作製した評価試験用電子回路モジュール２００における評価結果を示したものである。ＣｕＡｌ合金中のＡｌ量が多いほど、金属部分カバレッジが低下し、電極凹凸量ａは、いずれも１０μｍ以下になった。接続抵抗はいずれも０．１Ω以上になり、Ａｌ量が７ｗｔ％以上では、特に接続抵抗が増大した。
【０１３５】
【表１１】
0006332190.tif 000012
【０１３６】
表１１は、金属含有率が高い導体ペーストと、金属含有率が低い導体ペーストとを組み合わせて作製した評価試験用電子回路モジュール２００における評価結果を示したものである。引き出し部ＬＰを金属カバレッジが低くなる（金属部分カバレッジが３０％以上６０％以下）導体ペーストを用いて形成し、パターン主要部ＭＰを金属カバレッジが高くなる（金属部分カバレッジが８０％以上）導体ペーストを用いて形成した場合に、接続抵抗が０．１Ω以下、電極凹凸量ａが１０μｍ以下になり、接続抵抗と電極凹凸量ａの両方を満足した。それ以外の組み合わせについては、、接続抵抗と電極凹凸量ａの両方の両方を満足することはできなかった。
【０１３７】
【表１２】
0006332190.tif 000013
【０１３８】
なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。また、この明細書に記載の作用は推定であって、この発明はこの作用によってのみ成り立つものではないことを指摘しておく。さらに、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることも併せて指摘しておく。
【符号の説明】
【０１３９】
１００    電子回路モジュール
１    セラミック配線基板
２、３、４    電子部品
５    埋設層
６    導電体膜
Ｃ    セラミック誘電体層
Ｐ    パターン導体
Ｖ    ビア導体
ＧＰ    接地用パターン導体
ＭＰ    パターン主要部
ＬＰ    引き出し部
【図１】
0006332190.tif 000014
【図２】
0006332190.tif 000015
【図３】
0006332190.tif 000016
【図４】
0006332190.tif 000017
【図５】
0006332190.tif 000018
【図６】
0006332190.tif 000019
【図７】
0006332190.tif 000020
【図８】
0006332190.tif 000021
【図９】
0006332190.tif 000022
【図１０】
0006332190.tif 000023
【図１１】
0006332190.tif 000024
【図１２】
0006332190.tif 000025
【図１３】
0006332190.tif 000026
【図１４】
0006332190.tif 000027