(57)【特許請求の範囲】
【請求項１】
装置であって、
集積回路ダイであり、当該集積回路ダイのデバイス側から背部側へと延びる複数のスルーシリコンビア（ＴＳＶ）を含む集積回路ダイと、
前記集積回路ダイの背部側にある第２の集積回路ダイと、
前記第２の集積回路ダイの前記集積回路ダイ側の上に形成され、前記ＴＳＶに接続されている分離キャパシタと
を含み、
前記分離キャパシタが、前記第２の集積回路ダイの前記集積回路側の面に平行な第１金属層と、該第１金属層に平行な絶縁層と、該絶縁層に平行であり前記ＴＳＶに接続されている第２金属層とを有する金属−絶縁体−金属（ＭＩＭ）キャパシタを含む、
装置。
【請求項２】
前記ＴＳＶは前記集積回路ダイの背部側上でコンタクトポイントを画成しており、前記ＭＩＭキャパシタの前記第２金属層がコンタクトポイントに結合されている、請求項１の装置。
【請求項３】
前記ＭＩＭキャパシタの前記第２金属層がハンダ接続部を通じて前記コンタクトポイントに結合されている、請求項２の装置。
【請求項４】
さらに前記集積回路ダイのデバイス側に位置する金属−絶縁体−金属（ＭＩＭ）キャパシタを含む、請求項１の装置。
【請求項５】
方法であって、
集積回路ダイを提供する工程であり、当該集積回路ダイは当該集積回路ダイのデバイス側から背部側へと延びる複数のスルーシリコンビア（ＴＳＶ）を含む、当該集積回路ダイの提供工程と、
前記集積回路ダイの背部側に第２の集積回路ダイを提供する工程と、
前記第２の集積回路ダイの前記集積回路ダイ側の上に形成され、前記ＴＳＶに接続される分離キャパシタを提供する工程と、
を含み、
前記分離キャパシタを、前記第２の集積回路ダイの前記集積回路側の面に平行な第１金属層と、該第１金属層に平行な絶縁層と、該絶縁層に平行であり前記ＴＳＶに接続されている第２金属層とを有する金属−絶縁体−金属（ＭＩＭ）キャパシタを含むように提供する、
方法。
【請求項６】
前記ＴＳＶが前記集積回路ダイの背部側上でコンタクトポイントを画成し、前記ＭＩＭキャパシタを提供する工程は、前記ＭＩＭキャパシタの前記第２金属層を前記コンタクトポイントに直接に結合する工程を含む、請求項５記載の方法。
【請求項７】
前記ＭＩＭキャパシタの前記第２金属層が、ハンダ接続部を通じて前記コンタクトポイントに結合される、請求項６記載の方法。
【請求項８】
さらに、金属−絶縁体−金属（ＭＩＭ）キャパシタを前記集積回路ダイのデバイス側に結合する工程を含む、請求項５記載の方法。
【請求項９】
装置であって、
パッケージを含むコンピューティングデバイスと、
プリント回路ボードとを含み、
前記コンピューティングデバイスは、
デバイス側と背部側とを含むマイクロプロセッサダイであり、スルーシリコンビア（ＴＳＶ）がデバイス側から背部側へと延びるマイクロプロセッサダイと、
前記マイクロプロセッサダイの背部側にある第２の集積回路ダイと、
前記第２の集積回路ダイの前記マイクロプロセッサダイ側の上に形成され、前記ＴＳＶに接続されている分離キャパシタと、
を含み、
前記パッケージは、プリント回路ボードに結合されており、
前記分離キャパシタが、前記第２の集積回路ダイの前記マイクロプロセッサダイ側の面に平行な第１金属層と、該第１金属層に平行な絶縁層と、該絶縁層に平行であり前記ＴＳＶに接続されている第２金属層とを有する金属−絶縁体−金属（ＭＩＭ）キャパシタを含む、
装置。
【請求項１０】
前記ＴＳＶは前記マイクロプロセッサダイの背部側上でコンタクトポイントを画成しており、前記ＭＩＭキャパシタの前記第２金属層が前記コンタクトポイントに結合されている、請求項９記載の装置。
【請求項１１】
前記ＭＩＭキャパシタの前記第２金属層はハンダ接続部を通じて前記コンタクトポイントに結合されている、請求項１０記載の装置。
【請求項１２】
さらに、前記マイクロプロセッサダイのデバイス側に接続される金属−絶縁体−金属（ＭＩＭ）キャパシタを含む、請求項９記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
集積回路構造体。
【背景技術】
【０００２】
現在のマイクロプロセッサは、しばしば１０ナノ秒（ns）よりも高速である非常に短い時間量の間に起こる大きな負荷遷移（load  transients）を発生させる能力がある。実行エラーを導き得る電圧降下を回避するために、マイクロプロセッサ電力供給ネットワークは一般に、マイクロプロセッサダイに近接して強固に接続された高周波分離キャパシタ（high  frequency  decoupling  capacitor）を含み、或いはダイ自身中に一体化された高周波分離キャパシタを含む。このことは、デバイス密度が著しく増大することが予想されるにつれて、将来のプロセスノードに対してより困難になる傾向があり、一方で負荷遷移の絶対値及び速度がほぼ同一に留まることが予想される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
各プロセスノードについて、約５０％だけ縮小する領域内で、それぞれ同一量の電力供給分離が要求されるであろう。従来及び現在の製品において、２つの解法（時には組み合わされて）が慣用されている。第１の解法は、多数のセラミックキャパシタを、ダイ側の上に、ランド側の上に位置づけ、或いはパッケージ基板内に埋め込む方法である。キャパシタは、広い電源平面を用いて、或いはメッキしたスルーホール（plated  through  holes  (PTHs)）の濃密なアレイを通じて、ダイに接続される。これは大容量の分離キャパシタをもたらすが、ダイからのキャパシタの物理的距離及びキャパシタが接続されるダイの面積によって応答速度が基本的に制限され、そのことにより、将来のプロセスノードにおける効率を減少させ、より大きな電圧降下を導いてしまう。第２の解法は、ダイ上に実装した金属−絶縁体−金属（ＭＩＭ）キャパシタである。ＭＩＭキャパシタは、ローカルな負荷遷移に殆ど直ちに応答するが、電荷保存容量に制限がある。理想的には、ＭＩＭ密度はデバイス密度とは逆に増減するが、実施がチャレンジングであることが示されており、ＭＩＭ密度を一定に維持しようとする傾向がある。
【図面の簡単な説明】
【０００４】
【図１】ダイを含むパッケージ組立体の一実施例の側部断面図を示す。ダイは、スルーシリコンビア（ＴＳＶ）を有し、ダイの背部側に接続されたＭＩＭキャパシタを有する。
【図２】図１の構造体の平面図を示す。
【図３】ダイとダイに接続された分離キャパシタとを含むパッケージ組立体の他の実施例の側部断面図を示す。
【図４】ダイとダイの背部側に接続された分離キャパシタとを含むパッケージ組立体の他の実施例の側部断面図を示す。
【図５】コンピューティングデバイスの一実施例を示す。
【発明を実施するための形態】
【０００５】
スルーシリコンビア（through  silicon  via  (ＴＳＶ)）ダイとＴＳＶに接続された少なくとも１個の分離キャパシタを含む装置をパッケージ構造体として記述する。そのような装置を組み込んだコンピューティングデバイスと、ダイ（例えば、ＴＳＶダイ）の背部側へ分離キャパシタを接続する方法も記述する。いくつかの実施形態が、ダイの背部上に実装されＴＳＶに接続される、マイクロプロセッサ（又はチップセット）のための分離キャパシタを含む。ダイの厚みを代表的には１００ミクロンのオーダーでダイ薄化することは、個々のＴＳＶの長さが短く、それによりＴＳＶのアレイが、非常に速い遷移応答を許す比較的に低いインダクタンスを有することを意味する。いくつかの実施形態が、ダイ自身（背部側再分配層と同様に建造された）の背部上のＭＩＭキャパシタ層として実装された、ダイの背部側上のキャパシタと、ダイの頂部上に取り付けられたアレイキャパシタとを含み、或いは積み重ねたダイ（例えば、メモリダイに追加したＭＩＭ層を用いる等）上に実装されたデバイスキャパシタ又はＭＩＭキャパシタを用いる。ここで記述される実施形態は、非常な高速度において効率的な分離キャパシタの著しい増加をもたらし、結果として高価なＭＩＭスケーリングを要求せずに将来のプロセスについての等しい又は減少した電圧降下を生じる。
【０００６】
図１は、ＴＳＶダイを含むパッケージ組立体の一実施形態を示す。ＴＳＶダイは、ダイの背部側に接続されたＭＩＭキャパシタと、ＭＩＭの導電層として用いられる背部側金属化／再分配層とを有する。図１を参照すると、構造体１００はダイ１１０を含み、ダイ１１０はデバイス側１１５と背部側１２０とを有する。本実施形態において、ダイ１１０は、デバイス側１１５から背部側１２０へと延び、背部側にコンタクトポイント１２７を画成するＴＳＶ１２５を含むＴＳＶダイである。コンタクトポイントは、本実施形態ではＭＩＭキャパシタなどの、デバイスのための接続ポイントを提供する。コンタクトポイントは、各ＴＳＶの場所に位置づけられ得る。変形的には、導電性金属化層又は再分配層（例えば、銅トレース）が存在して、デバイスへの接続のために、ダイ１１０の背部側１２０に関連する領域における１つ以上のコンタクトポイントの位置を移すことができる。分離キャパシタ（例えば、ＭＩＭキャパシタ）などのデバイスをＴＳＶにより画成されるコンタクトポイントに直接に接続する工程は、各ＴＳＶの場所に位置づけられ、或いは金属化層を通じて背部側１２０上の異なる位置へと迂回されたコンタクトポイントに上記キャパシタを接続する工程を含む。本実施形態において、第２表面の背部側１２０上のコンタクトポイントの一部に接続されているのは、ＭＩＭキャパシタである。より詳細には、ＭＩＭキャパシタ１３０は、例えば銅である金属層１３５と、例えば、ハフニウム系誘電体（例えば参加ハフニウム）などの、二酸化シリコンより比誘電率が大きい誘電材料（高ｋ誘電材料）である絶縁体１４０と、例えば銅の金属層１４５とから構成される。一実施形態において、例えば、シード材料を無電解付着した後に露出したシード領域上の銅金属を電気メッキすることにより、例えばパターンを形成して銅金属を導入することによる、背部側金属化プロセス中に金属層１３５が導入される。絶縁体１４０は、付着（例えば、化学真空蒸着）により形成することができる。金属層１４５は、金属層１３５に関して上述した銅導入プロセスにより形成することができる。ダイの背部側上のＭＩＭキャパシタ１３０は、全体を含むダイの背部側の一部の領域を専有することができる。一実施形態において、ダイ１１０の背部側１２０上にあるＭＩＭキャパシタ１３０に追加して、コンタクトポイント１２７及びＴＳＶ１２５に接続される他のデバイスが存在しても良く、それはＭＩＭキャパシタ１３０に隣接しても良いし、ＭＩＭキャパシタ１３０の上（例えば、ＭＩＭキャパシタ１３０を貫通する経路相互接続部を通じて接続される）にあっても良い。
【０００７】
図１は、ダイ１１０のデバイス側１１５上のＭＩＭキャパシタ１５０も示している。本実施形態において、例えば銅である金属層１５５と；高ｋ誘電体（例えば、酸化ハフニウム）である誘電層１６０と；例えば銅である金属層１６５とを含む。ＭＩＭ１５０は、本実施形態において、金属層１６５としてのデバイス側の最終金属層（Ｎ）内に形成することができる。最終金属層（Ｎ）は、例えば、導電ビアは２番目の金属層と各金属層１５５と最終金属層１６５との間にある別個の導電ビアを介して、２番目の金属層（Ｎ−１）に接続される。ＭＩＭキャパシタ１３０の形成に用いたプロセスと同様のプロセスに従って形成される。ＭＩＭキャパシタ１３０と同様に、ＭＩＭキャパシタ１５０は、全体を含むダイのデバイス側の一部の領域を専有することができる。金属層１６５上に配置されているのは、誘電層（図示せず）と導電性コンタクトポイントである。一実施形態において、デバイス相互接続部が、ダイ１１０のデバイス側１１５から、ＭＩＭキャパシタ１５０の金属層１６５を通ってコンタクトポイントまで延びても良い。そのような相互接続部は、ＭＩＭキャパシタ１５０を通って延びるときに、ＭＩＭキャパシタ１５０から電子的に絶縁される。選択的には、相互接続部に接続される導電性金属化層又は再分配層（例えば、銅トレース）は、金属層１６５上の誘電層上に配置されても良い。金属化層は、パッケージ１７０などの他の基板への接続のために、コンタクトポイントを位置づける機能を果たす。図１は、如何なる金属化層（例えば、銅トレース）も覆う、誘電材料である外方パッシベーション層１６７を示す。パッシベーション層１６７は、コンタクトポイントへの開口部を有し、ハンダ接続部１８０への相互接続部の接続が可能になる。図１に示されるように、ダイ１１０は、本実施形態においては、ハンダ接続部１８０を介してパッケージ１７０に接続されている。
【０００８】
図１の挿入図が、ＭＩＭキャパシタ１５０の他の実施形態を示している。この実施形態において、ＭＩＭキャパシタ１５０は、最終金属層１５５上に誘電層（誘電層１５５２）を付着させた後、タンタル金属（層１５５３）の層、ＭＩＭ誘電層１５０，第２タンタル層（層１６５３）、誘電層１６５２及び銅層１６５１を付着させることにより、形成することができる。導電性ビアは、層１５５３及び層１６５３に対して別個に形成される。ダイ１１０の背部側上にＭＩＭ１３０を形成したのに用いたものと同様な構成及びプロセスを用いることができる。
【０００９】
図２は、図１の構造の平面図を示す。図２は、パッケージ１７０に接続されたダイ１１０を示し、ＭＩＭ１３０に接続された各ＴＳＶに関連するコンタクトポイント１２７を図示している。
【００１０】
図３は、ダイとダイに接続された分離キャパシタとを含むパッケージの他の実施形態の側部断面図を示しており、ダイ及び分離キャパシタはパッケージ基板に順番に接続されている。本実施形態において、分離キャパシタは、ダイの背部側上に取り付けられたアレイキャパシタにより実装される。図３を参照すると、組立体２００が、デバイス側２１５及び背部側２２０を有するダイ２１０を含む。ダイ２１０はまた、デバイス側２１５から背部側２２０へと延び、背部側上にコンタクトポイントを画成するＴＳＶ２２５を含む。
【００１１】
ダイ２１０のデバイス側２１５上には、ＭＩＭ２５０がある。ＭＩＭ２５０は、例えば銅である第１導電層２５５と；シリコン酸化物層、シリコン窒化物層又は半導体製造で慣用される他の誘電層である誘電層２６０と；例えば銅である導電層２６５とを含む。ＭＩＭ２５０は、全体部分を含むデバイス側２１５の一部の上に配置され、図１のＭＩＭキャパシタに関して説明したように形成することができる。導電ビアがＭＩＭ２５０を通って金属化層２６７まで延び、ダイをパッケージ２７０に接続するためのハンダ接続部２８０への接続のためのコンタクトポイントを画成する。ダイ２１０の背部側２２０上において、ＴＳＶ２２５により画成されるコンタクトポイントが、ハンダ接続部２８５を通してダイをセラミックアレイキャパシタ２８０に接続するよう機能する。金属化層２３５へのハンダ接続部２８５は、例えば、メッキプロセスを通じてパターン付けされた銅層として形成される。一実施形態において、アレイキャパシタは、接地とVccがインターリービングされたバンプであるボールグリッドアレイ（ＢＧＡ）を用いる。このようにして、２つの端子キャパシタに伴って問題となる如何なる過剰なインダクタンスも減少アルは除去される。
【００１２】
図４は、ダイとダイの背部側に接続された分離キャパシタとを含む組立体の他の実施形態の側部断面図を示す。図４を参照すると、組立体３００が、デバイス側３１５及び背部側３２０を含むダイ３１０を含む。ダイ３１０は、デバイス側から背部側３２０に延びるＴＳＶ３２５を含む。ＴＳＶ３２５は、ダイの背部側上のコンタクトポイントに接続し、或いはコンタクトポイントをパターン化された分配（導電）層３３５に画成する。ダイ３１０のデバイス側３１５に接続されているのはＭＩＭ３５０である。ＭＩＭ３５０は、ダイ上のコンタクトポイントに接続された、例えば銅である導電層３５５と；例えばハフニウム酸化物である誘電層３６０と；例えば銅である導電層３６５とを含む。ＭＩＭ３５０は、全体部分を含むダイ３１０のデバイス側３１５の一部上方に延び、図１のＭＩＭ１５０に関して説明したように形成することができる。導電層３６５上に配置されているのは誘電層（図示せず）及びコンタクトパッド（銅コンタクトパッド）であり、選択的に、金属化層又は分配層としての導電（例えば銅）トレースである。図４は、如何なる金属化層（例えば銅トレース）をも覆う誘電材料である外方パッシベーション層３６７を示している。外方パッシベーション層３６７は、コンタクトパッドへの開口部を有しており、それによりハンダ接続部３８０が、コンタクトパッドとの電気的接続をなすことができる。ハンダ接続部３８０は、ダイ３１０をパッケージ３７０に接続する。
【００１３】
ダイ３１０の背部側上にあるのは、メモリダイ３９０である。メモリ３９０は、本実施形態において、ＭＩＭ３８０を含む。ＭＩＭ３８０は、例えば銅である導電層３８２と；例えばハフニウム酸化物である誘電層３８３と；例えば銅又はアルミニウムである導電層３８４とを含む。ＭＩＭ３８０は、例えば図１のＭＩＭ１３０に関して説明したように形成することができる。メモリダイ３９０は、ハンダ接続部３８５を通じてダイ３１０に接続される。相補電源スケーリングのないデバイススケーリングは、高速負荷遷移を性能制限とした。個々で述べる実施形態は、高速負荷遷移に関する問題を著しく緩和し、それにより、製品が低電圧での動作（バッテリー寿命を長くするため或いは改良したピークパフォーマンス用の積極的な設定動作をするための低電力動作）が可能になった。
【００１４】
図５は、一実装に従ったコンピューティングデバイス４００を図示している。コンピューティングデバイス４００は、ボード４０２を収容している。ボード４０２は、プロセッサ４０４及び少なくとも１つの通信チップ４０６を非制限的に含む多数の要素を含むことができる。プロセッサ４０４は、ボード４０２に物理的且つ電気的に結合されている。ある実装において、少なくとも１つの通信チップ４０６も、ボード４０２に物理的且つ電気的に結合されている。さらに別の実装において、通信チップ４０６は、プロセッサ４０４の一部である。
【００１５】
用途に応じて、コンピューティングデバイス４００は、ボード４０２に物理的且つ電気的に結合されてもされてなくとも良い他の要素を含むことができる。これらの他の要素は、以下のものを非制限的に含む。すなわち、揮発性メモリ（例えば、DRAM）、不揮発性メモリ（例えば、ROM）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、クリプトプロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリー、音声コーデック、ビデオコーデック、パワーアンプリファイア、全地球測位システム（GPS）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ及び大容量記憶装置（ハードディスクドライブ、コンパクトディスク（CD））、デジタル多用途ディスク（DVD）その他など）が含まれる。
【００１６】
通信チップ４０６によって、コンピューティングデバイス４００への／からのデータ転送のための無線通信が可能になる。用語「無線」及びその派生語は、非固体媒体を介した被変調電磁放射の使用を通じてデータを通信できる回路、デバイス、システム、方法、技法、通信チャネル等を記述するために用いることができる。その用語「無線」は、関連するデバイスが如何なるワイヤも含まないことを意味しない（ある実施形態においてワイヤを含まないが）。通信チップ４０６は、以下の標準を非制限的に含む多数の無線標準又はプロトコルの何れをも実装可能である。すなわち、Wi-Fi  (IEEE  802.11  ファミリー),  WiMAX  (IEEE  802.16  ファミリー),  IEEE  802.20,  long  term  evolution  (LTE),  Ev-DO,  HSPA+,  HSDPA+,  HSUPA+  EDGE,  GSM（登録商標）,  GPRS,  CDMA,  TDMA,  DECT,  Bluetooth（登録商標）,  これらの派生,  さらに3G,  4G,  5G及び将来の規格として指定された他の無線プロトコルが含まれる。コンピューティングデバイス４００は、複数の通信チップ４０６を含み得る。例えば、第１通信チップ４０６は、Wi-Fi  及び  Bluetooth（登録商標）などの短距離無線通信専用であって良く、第２通信チップ４０６は、GPS,  EDGE,  GPRS,  CDMA,  WiMAX,  LTE,  Ev-DOその他などの長距離無線通信専用であって良い。
【００１７】
コンピューティングデバイス４００のプロセッサ４０４は、パッケージされた集積回路ダイを含み、プロセッサ４０４として呼ばれる。本発明のある実装においては、プロセッサの集積回路ダイは、ＴＳＶを組み込んだダイであり、上述したような方法でＭＩＭキャパシタ及び／又は分離キャパシタなどの１個以上の受動部品に接続される。用語「プロセッサ」は、レジスタ及び／又はメモリからの電子データを処理して、それらをレジスタ及び／又はメモリに記憶し得る他の電子データへと変換する如何なるデバイス又はデバイスの一部をも意味する。
【００１８】
通信チップ４０６はまた、通信チップ４０６内部にパッケージされた集積回路ダイを含む。他の実装に従って、通信チップの集積回路ダイは、ＴＳＶを組み込んだダイであり、上述したような方法でＭＩＭキャパシタ及び／又は分離キャパシタなどの１個以上の受動部品に接続される。
【００１９】
さらに他の実装において、コンピューティングデバイス４００内部に収容された他の要素が、ＴＳＶを組み込んだダイであって上述したような方法でＭＩＭキャパシタ及び／又は分離キャパシタなどの１個以上の受動部品に接続される通信チップの集積回路ダイを含むことができる。
【００２０】
様々な実装において、コンピューティングデバイス４００は、以下のものであって良い。すなわち、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、パーソナルデジタルアシスタント（PDA）、ウルトラモバイルＰＣ、モバイルフォン、デスクトップコンピュータ、サーバー、プリンター、スキャナー、モニター、セットトップボックス、エンターテインメントコントロールユニット、デジタルカメラ、ポータブルミュージックプレイヤー又はデジタルビデオレコーダーである。他の実装において、コンピューティングデバイス４００は、データを処理する、他の如何なる電子デバイスであって良い。
【００２１】
実例
実例１：  装置がダイを含み、ダイがダイのデバイス側から背部側へと延びる複数のスルーシリコンビア（ＴＳＶ）と；ＴＳＶに接続された分離キャパシタとを含む。
【００２２】
実例２：  実例１の装置内の分離キャパシタが、金属−絶縁体−金属（ＭＩＭ）キャパシタを含む。
【００２３】
実例３：  実例１の装置内のＴＳＶは、ダイの背部側上でコンタクトポイントを画成する。ＭＩＭキャパシタは、コンタクトポイントに直接に接続される金属層を含む。
【００２４】
実例４：  実例２の装置がさらに第２のダイを含み、ＭＩＭキャパシタが第２のダイ上に形成される。
【００２５】
実例５：  実例４の装置内のＴＳＶは、ダイの背部側上でコンタクトポイントを画成する。ＭＩＭキャパシタの金属層がコンタクトポイントに結合される。
【００２６】
実例６：  実例５の装置内のＭＩＭキャパシタの第１層は、ハンダ接続部を通じてコンタクトポイントに結合される。
【００２７】
実例７：  実例１の装置内のＴＳＶは、ダイの背部側上でコンタクトポイントを画成する。分離キャパシタは、コンタクトポイントに結合されるセラミックアレイキャパシタを含む。
【００２８】
実例８：  実例７の装置内のセラミックアレイキャパシタは、ハンダ接続部を介してコンタクトポイントに結合される。
【００２９】
実例９：  実例１の装置がさらに、ダイのデバイス側に位置する金属−絶縁体−金属（ＭＩＭ）キャパシタを含む。
【００３０】
実例１０：  ダイを提供する工程を含む方法である。ダイはダイのデバイス側から背部側へと延びる複数のスルーシリコンビア（ＴＳＶ）を含む。当該方法は、ダイの背部側に分離キャパシタを結合する工程を含む。
【００３１】
実例１１：  実例１０の方法における分離キャパシタが、金属−絶縁体−金属（ＭＩＭ）キャパシタを含む。
【００３２】
実例１２：  実例１０の方法におけるＴＳＶが、ダイの背部側上でコンタクトポイントを画成する。ＭＩＭキャパシタを結合する工程は、ＭＩＭの金属層をコンタクトポイントに直接に結合する。
【００３３】
実例１３：  実例１１の方法におけるダイの背部側に分離キャパシタを結合する工程が、ダイの背部側に第２のダイを結合する工程を含み、ＭＩＭキャパシタが第２のダイ上に形成される。
【００３４】
実例１４：  実例１３の方法におけるＴＳＶが、ダイの背部側上でコンタクトポイントを画成する。分離キャパシタの金属層が、コンタクトポイントに結合される。
【００３５】
実例１５：  実例１４の方法におけるＭＩＭキャパシタの金属層が、ハンダ接続部を通じてコンタクトポイントに結合される。
【００３６】
実例１６：  実例１０の方法におけるＴＳＶが、ダイの背部側上でコンタクトポイントを画成する。分離キャパシタは、セラミックアレイキャパシタを含む。ダイの背部側に接続する工程は、セラミックアレイキャパシタをコンタクトポイントに結合する工程を含む。
【００３７】
実例１７：  実例１６の方法におけるセラミックアレイキャパシタは、ハンダ接続部を通じてコンタクトポイントに結合される。
【００３８】
実例１８：  実例１０の方法がさらに、金属−絶縁体−金属（ＭＩＭ）キャパシタをダイのデバイス側に結合する工程を含む。
【００３９】
実例１９：  装置が、パッケージを含むコンピューティングデバイスと；プリント回路ボードとを含む。コンピューティングデバイスは、デバイス側と背部側とを含むマイクロプロセッサであり、スルーシリコンビア（ＴＳＶ）がデバイス側から背部側へと延びるマイクロプロセッサと、ダイの背部側に結合される分離キャパシタとを含む。パッケージは、プリント回路ボードに結合される。
【００４０】
実例２０：  実例１９の装置における分離キャパシタが、金属−絶縁体−金属（ＭＩＭ）キャパシタを含む。
【００４１】
実例２１：  実例２０の装置内のＴＳＶが、ダイの背部側上でコンタクトポイントを画成する。ＭＩＭキャパシタは、コンタクトポイントに直接に接続される金属層を含む。
【００４２】
実例２２：  実例２２の装置がさらに第２のダイを含み、ＭＩＭキャパシタが第２のダイ上に形成される。
【００４３】
実例２３：  実例２２の装置内のＴＳＶは、ダイの背部側上でコンタクトポイントを画成する。ＭＩＭキャパシタの金属層がコンタクトポイントに結合される。
【００４４】
実例２４：  実例２３の装置内のＭＩＭキャパシタの第１層は、ハンダ接続部を通じてコンタクトポイントに結合される。
【００４５】
実例２５：  実例１９の装置内のＴＳＶは、ダイの背部側上でコンタクトポイントを画成する。分離キャパシタは、コンタクトポイントに結合されるセラミックアレイキャパシタを含む。
【００４６】
実例２６：  実例１９の装置内のセラミックアレイキャパシタは、ハンダ接続部を介してコンタクトポイントに結合される。
【００４７】
実例２７：  実例１９の装置がさらに、マイクロプロセッサのデバイス側に接続される金属−絶縁体−金属（ＭＩＭ）キャパシタを含む。
【００４８】
上記の詳細な説明において、説明の目的のため、実施形態群の完全な理解をもたらすために多くの特定の詳細を説明してきた。しかしながら、特定の詳細無しに１つ以上の他の実施形態が実施可能であることが、当業者に明白である。上述した特定実施形態は、本発明を限定するためではなく例示のためにもたらされた。本発明の範囲は、上述の特定例によって決定されるのではなく、以下の特許請求の範囲によってのみ決定されるべきである。他の例では、記述の理解を不明にすることを回避するために詳細、良く知られた構造、デバイス及び動作がブロック図で示され或いは詳細な説明を省いた。適切であると判断される場合、参照符号又は参照符号の下の桁が複数図に亘って繰り返し使用され、選択的に同様な特性を有する対応する又は類似の要素を指示する。
【００４９】
本明細書を通じて「一実施形態」、「実施形態」、「１つ以上の実施形態」又は「異なる実施形態」への言及は、例えば、本発明の実施において１つの特定的な特徴が含まれ得ることを意味することを理解されたい。同様に、本明細書において、多くの特徴が時には単一実施形態、図面又はその説明中に一緒にグループ化されているが、それは本開示をストリームライン化し様々な発明特色の理解を助けるためである。本開示の方法は、本発明が各クレームで明示的に限定したもの以上の特徴を要求するという意図を反映したものであると解釈してはならない。むしろ、以下の特許請求の範囲が反映しているように、本発明の特徴は、単一実施形態の全特徴よりも少ない。本明細書に続く特許請求の範囲は、本説明内に明示的に組み込まれ、各クレームは、本発明の別個の実施形態として明快である。
【図１】
0006416276.tif 000002
【図２】
0006416276.tif 000003
【図３】
0006416276.tif 000004
【図４】
0006416276.tif 000005
【図５】
0006416276.tif 000006