(57)【特許請求の範囲】
【請求項１】
少なくとも１つのワイヤ対を通じて電力および差動データを供給するためのシステムであって、ＤＣ電力は、給電側機器（ＰＳＥ）によって前記少なくとも１つのワイヤ対を介して受電側デバイス（ＰＤ）に供給され、前記システムは、
前記少なくとも１つのワイヤ対からＤＣ電圧をデカップリングするために前記少なくとも１つのワイヤ対に結合された前記ＰＤ内の第１のＤＣデカップリング回路と、
前記第１のＤＣデカップリング回路から前記ＤＣ電圧を受信し、かつ所定の極性の前記ＤＣ電圧を出力するために結合された前記ＰＤ内の第１のフルブリッジ整流器と、
前記第１のＤＣデカップリング回路と前記第１のフルブリッジ整流器との間で前記少なくとも１つのワイヤ対に結合された少なくとも第１の端子を有する前記ＰＤ内の第１の電流源と
を含み、
前記ＰＳＥは、前記ＰＤによる電流引き込みが第１の閾値電流を下回る場合、前記少なくとも１つのワイヤ対上に前記ＤＣ電圧を提供することを中止するように構成されており、
前記第１の電流源は、前記第１のフルブリッジ整流器の下流の前記ＰＤ負荷が前記第１の閾値電流よりも少ない電流を引き込む場合であっても、前記第１の閾値電流を上回る電流を前記少なくとも１つのワイヤ対から引き込むように構成されている、システム。
【請求項２】
前記第１の電流源は、タイマーに結合された電圧制御された電流源であり、前記タイマーは、前記第１の電流源から出力される電流パルスの大きさを制御するためのパルスを生成するように構成されている、請求項１に記載のシステム。
【請求項３】
前記第１の電流源は、タイマーによって制御されたスイッチを介して前記少なくとも１つのワイヤ対に結合されており、前記タイマーは、前記第１の電流源に前記少なくとも１つのワイヤ対から電流パルスを引き込ませるように前記スイッチを制御するためのパルスを生成するように構成されている、請求項１に記載のシステム。
【請求項４】
前記第１の電流源の第２の端子は、前記ＰＤ内の前記第１のフルブリッジ整流器における伝導整流器を通して前記少なくとも１つのワイヤ対に結合されている、請求項１に記載のシステム。
【請求項５】
前記ＰＤによって引き込まれた電流を検出するように構成された電流センサと、
前記第１の電流源に対するコントローラと
をさらに含み、
前記ＰＤによって引き込まれた前記検出された電流が所定のレベルを下回る場合、前記コントローラは、前記第１の閾値電流を上回る電流を前記少なくとも１つのワイヤ対から引き込むように前記第１の電流源を制御する、請求項１に記載のシステム。
【請求項６】
前記第１の電流源に対するコントローラ
をさらに含み、
前記コントローラは、正しい極性で前記少なくとも１つのワイヤ対に前記第１の電流源を接続するために前記ＰＤ内の前記第１のＤＣデカップリング回路に結合された第２のフルブリッジ整流器を含む、請求項１に記載のシステム。
【請求項７】
前記第１のフルブリッジ整流器は、アクティブフルブリッジ整流器であり、前記コントローラは、前記少なくとも１つのワイヤ対から前記ＤＣ電圧の極性を検出し、前記アクティブフルブリッジ整流器内のスイッチを制御するように構成されている、請求項６に記載のシステム。
【請求項８】
前記少なくとも１つのワイヤ対は、単一のワイヤ対である、請求項１に記載のシステム。
【請求項９】
前記少なくとも１つのワイヤ対は、２つのワイヤ対を含み、第１のワイヤ対は、第１のＤＣ電位を搬送し、第２のワイヤ対は、第２のＤＣ電位を搬送し、前記ＤＣ電圧は、前記第１のＤＣ電位と前記第２のＤＣ電位との間の差である、請求項１に記載のシステム。
【請求項１０】
前記少なくとも１つのワイヤ対は、４つのワイヤ対を含み、第１のワイヤ対は、第１のＤＣ電位を搬送し、第２のワイヤ対は、第２のＤＣ電位を搬送し、第３のワイヤ対は、前記第１のＤＣ電位を搬送し、第４のワイヤ対は、前記第２のＤＣ電位を搬送し、前記ＤＣ電圧は、前記第１のＤＣ電位と前記第２のＤＣ電位との間の差であり、前記第１の電流源は、前記第１のワイヤ対および前記第２のワイヤ対を横断して結合されており、
前記システムは、
前記第３のワイヤ対および前記第４のワイヤ対から前記ＤＣ電圧をデカップリングするために前記第３のワイヤ対および前記第４のワイヤ対に結合された前記ＰＤ内の第２のＤＣデカップリング回路と、
前記第２のＤＣデカップリング回路から前記ＤＣ電圧を受信し、かつ前記ＤＣ電圧の所定の極性を出力するために結合された前記ＰＤ内の第２のフルブリッジ整流器と、
前記第２のＤＣデカップリング回路および前記第２のフルブリッジ整流器に結合された少なくとも第１の端子を有する前記ＰＤ内の第２の電流源と
をさらに含み、
前記ＰＳＥは、前記ＰＤによる前記電流引き込みが前記第１の閾値電流を下回る場合、前記第３のワイヤ対および前記第４のワイヤ対を横断して前記ＤＣ電圧を提供することを中止するように構成されており、
前記第２の電流源は、前記第２のフルブリッジ整流器の下流の前記ＰＤ負荷が前記第１の閾値電流よりも少ない電流を引き込む場合、前記第３のワイヤ対または前記第４のワイヤ対のうちの１つから、前記第１の閾値電流を上回る電流を引き込むように構成されている、請求項１に記載のシステム。
【請求項１１】
前記少なくとも１つのワイヤ対は、４つのワイヤ対を含み、第１のワイヤ対は、第１のＤＣ電位を搬送し、第２のワイヤ対は、第２のＤＣ電位を搬送し、第３のワイヤ対は、前記第１のＤＣ電位を搬送し、第４のワイヤ対は、前記第２の電位を搬送し、前記ＤＣ電圧は、前記第１のＤＣ電位と前記第２のＤＣ電位との間の差であり、前記第１の電流源は、前記第１のワイヤ対および前記第２のワイヤ対を横断して結合されており、
前記システムは、
前記第３のワイヤ対および前記第４のワイヤ対から前記ＤＣ電圧をデカップリングするために前記第３のワイヤ対および前記第４のワイヤ対に結合された前記ＰＤ内の第２のＤＣデカップリング回路と、
前記第２のＤＣデカップリング回路から前記ＤＣ電圧を受信し、かつ所定の極性の前記ＤＣ電圧を出力するために結合された前記ＰＤ内の第２のフルブリッジ整流器と
をさらに含み、
前記ＰＤ内の前記第１の電流源は、適切な極性で前記第１のＤＣデカップリング回路および前記第２のＤＣデカップリング回路を横断して結合されている、請求項１に記載のシステム。
【請求項１２】
正しい極性で前記少なくとも１つのワイヤ対に前記第１の電流源を接続するために前記第１のＤＣデカップリング回路に結合された第３のフルブリッジ整流器をさらに含む、請求項１１に記載のシステム。
【請求項１３】
前記第３のフルブリッジ整流器は、ダイオードを含む、請求項１２に記載のシステム。
【請求項１４】
前記第３のフルブリッジ整流器は、アクティブスイッチを含む、請求項１２に記載のシステム。
【請求項１５】
前記正しい極性で前記少なくとも１つのワイヤ対に前記第１の電流源を接続するために前記第２のＤＣデカップリング回路に結合された第４のフルブリッジ整流器をさらに含む、請求項１１に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本願は、Ｍｉｃｈａｅｌ  Ｐａｕｌ等によって２０１６年５月１９日に出願された米国仮出願第６２／３３８，９６３号に対する優先権を主張するものである。
【０００２】
（発明の分野）
本願は、パワー・オーバー・イーサネット（登録商標）（ＰｏＥ）システムまたはパワー・オーバー・データライン（ＰｏＤＬ）システムにおけるように、ＤＣ電圧および差動データが同一ケーブルによって受電側デバイス（ＰＤ）負荷に伝送されるシステムに関する。本発明は、より特定的には、給電側機器（ＰＳＥ）がケーブルを介してＰＤ負荷にＤＣ電圧を供給し続けるために最小ＰＤ負荷電流がＰＳＥによって検出されるというシステムにおけるＩＥＥＥ要求を満たすことに関する。
【背景技術】
【０００３】
（背景）
ＰｏＥシステムにおいて、ＤＣ電圧は、差動イーサネット（登録商標）データを搬送する同一ワイヤ対を通じてＰＳＥによって供給される。代替的に、ＤＣ電圧は、ＣＡＴ−５イーサネット（登録商標）ケーブルにおけるスペアワイヤ対を通じて伝送され得、その一方で、差動データは、同一ＣＡＴ−５ケーブルにおけるデータワイヤ対を通じて伝送される。同様に、ＰｏＤＬシステムにおいては、１つのワイヤ対のみが用いられ、ＤＣ電圧および差動データは、同一ワイヤ対を通じて伝送される。ＰＳＥおよびＰＤの両方は、ワイヤによって伝送されたＡＣ（データ）信号とＤＣ電圧信号とを分離する回路（例えば、変圧器、インダクタ、キャパシタ）を有している。ＤＣ電圧は、全ＰＤ構成要素に電力供給し、データは、ＰＨＹ（物理層構成要素）によって処理される。種々の標準が、ＩＥＥＥ  ８０２．３において制定されており、周知である。
【０００４】
ＩＥＥＥ標準は、フルＤＣ電圧がＰＳＥによってワイヤ対（１つまたは複数）に結合される前に、低電力ハンドシェーキングルーチンを要求する。このようなハンドシェーキングルーチンは、シグネチャ抵抗試験を含み得、ＰＤがその入力においてほぼ２５ｋＯｈｍを示しており、そのＰＤがＰｏＥ準拠型であることを表しているかどうかを決定する。そのような場合、その後に、低電力分類試験が、ＰＤの電力要求を識別するために実行され得る。ハンドシェーキングルーチンが、ＰＤがＤＣ電圧を受信することに準拠しており、ＰＳＥが要求された電力を供給することができることを告げている場合、ＰＳＥは、ＤＣ電圧をワイヤに供給し、ＰＤをフルに電力供給する。例えば、ＤＣ電圧は、約４４ボルトであり得るが、その他の電圧は、ほぼシステムに依存し得る。
【０００５】
ＰＤが非ＰｏＥシステムまたは非ＰｏＤＬシステムによって置換される場合、システムがパワーアップされる度に、ハンドシェーキングルーチンが実行されなければならない。
【０００６】
ＩＥＥＥはまた、ＰＳＥがフルＤＣ電圧をＰＤに供給し続けるためにＰＳＥによって検出されなければならない最小負荷電流（「維持電力シグネチャ」）を規定している。ＰＤ負荷電流が最小閾値電流を下回っている場合、ＰＳＥは、ＰＤがＤＣ電圧を分断した、または終了させたと想定する。ＰＤはまた、ＰＳＥがＤＣ電圧を供給し続けるために、ワイヤを横断する特定の最小キャパシタンスを示すことが要求され得、該最小キャパシタンスは、通常動作中に、ＰＳＥによって定期的に感知される。
【０００７】
ＰＤが接続された状態を維持しているが、低電力スリープモードに入っており、最小電力レベルを満たされなくしている場合であっても、ＰＳＥは、ＤＣ電圧を中断し、新たなハンドシェーキングルーチンが、ＤＣ電圧が再び印加される前に実行されなければならない。いくつかの用途において、特にＰＤ内の大きなキャパシタが、ＰＤが動作し得るよりも前にチャージアップされる必要がある場合、パワーアップ時間は、相当なものであり得る。
【０００８】
正しい極性のＤＣ電圧がＰＤ負荷に供給されることを確実にするために、ＩＥＥＥ標準は、ＰＤ入力とＰＤ負荷との間にフルブリッジ整流器を要求している。典型的には、平滑キャパシタが、ＤＣ電圧を平滑化するために、整流器の出力を横断して接続される。ＰＤが要求された期間内に「維持電力シグネチャ（ＭＰＳ）」を上回る電流パルスを生成する場合であっても、電流は、依然として、フルブリッジ整流器を通過する必要がある。ＰＤ負荷が低電力モードに入り、平滑キャパシタがフルにチャージアップされた場合（このような場合は、一般的に発生し得る）であっても、キャパシタ電圧を下回る入力ＤＣ電圧の任意のドループ（ｄｒｏｏｐ）が、フルブリッジ整流器を逆バイアスさせ得る。それ故、整流器は、任意のＰＤ電流パルスをブロックし得る。これは、ＰＳＥが電流パルスを見落とし、ＤＣ電圧をシャットオフすることを引き起こし得る。
【０００９】
したがって、ＰＤが低電力モードに入り、かつ入力ＤＣ電圧ドループが存在する（フルブリッジ整流器を逆バイアスしている）場合、ＰＤが依然としてＭＰＳ閾値電流を上回る電流パルスを供給することができ、それにより、ＰＳＥがＤＣ電圧を終了させない、ＰｏＥタイプまたはＰｏＤＬタイプのシステムが必要とされる。これは、ＰＤがそのフル動作モードに入るときに、ＰＤのより迅速なスタートアップを可能にし得る。
【発明の概要】
【課題を解決するための手段】
【００１０】
（概要）
ＰＳＥがＤＣ電圧をワイヤ対上に供給し続けるために、ＰＤ負荷そのものに依拠することにより、要求される最小電流負荷をＰＳＥに提示する（ＩＥＥＥ８０２．３標準によって規定されている）代わりに、最小電流を提示するために、ＤＣデカップリング構成要素（変圧器またはインダクタ）のすぐ下流のＰＤの入力ポートに、新規な「維持電力シグネチャ（ＭＰＳ）」コントローラが接続される。ＭＰＳコントローラは、フルブリッジ整流器の上流に接続されるので、整流器の任意の逆バイアス（例えば、ＤＣ電圧ドルーピングに起因するもの等）は、ＭＰＳコントローラの性能に影響しない。このようにして、ＰＤ負荷は、整流器を逆バイアスさせるＤＣ電圧ドループが存在する場合であっても、ＰＳＥがＤＣ電圧を中断することなしに、低電流モードに入る。したがって、ＰＤがその低電力モードからそのフル動作モードに入るときに、遅延がなくなり得る。
【００１１】
低電力モードは、ＰＤのＰＨＹのみがＰＳＥ電圧によってパワーアップされる（したがって、データが通信されない）モードである。このような電流引き込みは、１００マイクロアンペアのオーダーであり得、それは、ＤＣ電圧を供給し続けるためにＰＳＥによって感知されることが要求されるＭＰＳ電流を十分に下回る。
【００１２】
ＭＰＳに対するＩＥＥＥ標準は、進化中のシステムに適合するために時間につれて変化しているが、１つの現在のＭＰＳ標準は、１０ｍＡのＰＤ最小電流が３１７ｍｓの各期間にわたって少なくとも７ｍｓの間提示され、ＰＳＥがＰＤによる電流引き込みをコンスタントに監視するというものである。一実施形態において、新規なＭＰＳコントローラは、少なくとも最小電流を生成する電流源を含み、この低電流は、ＩＥＥＥ  ＭＰＳ標準を満たすように、ワイヤ対を横断して断続的に印加される。したがって、ＰＳＥは、ＰＤ負荷そのものが最小電力状態において電流を全く引き込まず、ＤＣ電圧がフルブリッジ整流器の下流のキャパシタ電圧を下回ってドループしている場合であっても、ＰＳＥは、ＤＣ電圧を供給し続ける。
【００１３】
一実施形態において、ＭＰＳコントローラは、ＰＤ負荷そのものがＭＰＳ最小電流標準を上回る電流を引き込んでいる場合であっても、常にアクティブである。別の実施形態においては、効率性を向上させるために、ＭＰＳコントローラは、ＰＤ負荷がＭＰＳ最小電流標準を上回る電流を引き込む場合、アクティブではない。
【００１４】
一実施形態において、ＭＰＳコントローラ電流源は、フルブリッジ整流器の入力を横断して電流源を結合することにより、フルブリッジ整流器を完全にバイパスする。別の実施形態においては、ＭＰＳコントローラ電流源は、フルブリッジ整流器の入力に直接的に接続された１つの端子を有し、整流要素（例えば、アクティブブリッジ内のダイオードまたはＭＯＳＦＥＴ）のうちの１つ以上を通して電流を引き込むかまたはリターンさせる。電流源はまた、異なる要求を有する異なるシステムにおける使用のために調整可能であり得る。
【００１５】
一実施形態において、感知要素は、ＰＤ負荷による電流引き込みを検出し、ＭＰＳコントローラが最小電流を供給する必要があるかどうかに依存して、ＭＰＳコントローラをイネーブルまたはディセーブルし得る。感知要素は、フルブリッジ整流器におけるＭＯＳＦＥＴまたはシリーズ感知抵抗であり得、ＭＯＳＦＥＴまたは感知抵抗を横断する電圧降下は、ＰＤ負荷電流に比例する。
【００１６】
ＭＰＳコントローラ電流源がフルブリッジ整流器の前に挿入されるので、追加的な整流器が、電流源による電流の適切な方向を確実にするために、ＭＰＳコントローラ内で用いられ得る。
【００１７】
ＭＰＳコントローラ回路はまた、それが既にＰＤ入力において入来ＤＣ電圧の極性を検出しているので、アクティブフルブリッジ整流器のためのコントローラを含み得る。
【００１８】
ＭＰＳコントローラは、冗長性を回避するために、アクティブ整流器コントローラと情報を共有し得る。例えば、アクティブ整流器コントローラは、入来ＤＣ電圧の極性を検出し得、ＭＰＳコントローラに、どのワイヤ対から電流を引き込み、どのワイヤ対に電流をリターンするかを伝える。ＭＰＳコントローラは、ＰＤが低電力モードにあることが決定されたときに、電力消費を低減させるために、アクティブ整流器コントローラに、アクティブ機能を中止し（すなわち、整流ＭＯＳＦＥＴを制御することを中止する）、ＭＯＳＦＥＴ内部ダイオードを用いるように伝え得る。そして、ＭＰＳコントローラは、ＰＳＥに電力を供給し続けさせるために、低電力パルスをワイヤ対に供給する。
【００１９】
ＰＤコントローラは、例えばハンドシェーキングルーチンを実行すること、および、ＤＣ電圧をＰＤ負荷（またはＤＣ／ＤＣコンバータ）に結合するためにスイッチを閉鎖すること等、種々のその他のルーチンを実行する。フルブリッジ整流器、ＭＰＳコントローラ、およびＰＤコントローラは、単一チップとして形成され得るので、ＭＰＳコントローラをシステムに追加することによる追加的な出費または複雑性は存在しない。
【００２０】
ＭＰＳコントローラ概念は、ＰｏＥ（２つ以上のワイヤ対）またはＰｏＤＬ（単一のワイヤ対）に適合され得る。
【００２１】
その他の実施形態が開示される。
本明細書は、例えば、以下を提供する。
（項目１）
少なくとも１つのワイヤ対を通じて電力および差動データを供給するためのシステムであって、ＤＣ電力は、給電側機器（ＰＳＥ）によって上記少なくとも１つのワイヤ対を介して受電側デバイス（ＰＤ）に供給され、上記システムは、
上記少なくとも１つのワイヤ対からＤＣ電圧をデカップリングするために上記少なくとも１つのワイヤ対に結合された上記ＰＤ内の第１のＤＣデカップリング回路と、
上記第１のＤＣデカップリング回路から上記ＤＣ電圧を受信し、かつ所定の極性の上記ＤＣ電圧を出力するために結合された上記ＰＤ内の第１のフルブリッジ整流器と、
上記第１のＤＣデカップリング回路と上記第１のフルブリッジ整流器との間で上記少なくとも１つのワイヤ対に結合された少なくとも第１の端子を有する上記ＰＤ内の第１の電流源と
を含み、
上記ＰＳＥは、上記ＰＤによる電流引き込みが第１の閾値電流を下回る場合、上記少なくとも１つのワイヤ対上に上記ＤＣ電圧を提供することを中止するように構成されており、
上記第１の電流源は、上記第１のフルブリッジ整流器の下流の上記ＰＤ負荷が上記第１の閾値電流よりも少ない電流を引き込む場合であっても、上記第１の閾値電流を上回る電流を上記少なくとも１つのワイヤ対から引き込むように構成されている、システム。
（項目２）
上記第１の電流源は、タイマーに結合された電圧制御された電流源であり、上記タイマーは、上記第１の電流源から出力される電流パルスの大きさを制御するためのパルスを生成するように構成されている、上記項目に記載のシステム。
（項目３）
上記第１の電流源は、タイマーによって制御されたスイッチを介して上記少なくとも１つのワイヤ対に結合されており、上記タイマーは、上記第１の電流源に上記少なくとも１つのワイヤ対から電流パルスを引き込ませるように上記スイッチを制御するためのパルスを生成するように構成されている、上記項目のいずれか一項に記載のシステム。
（項目４）
上記第１の電流源の第２の端子は、上記ＰＤ内の上記第１のフルブリッジ整流器における伝導整流器を通して上記少なくとも１つのワイヤ対に結合されている、上記項目のいずれか一項に記載のシステム。
（項目５）
上記ＰＤによって引き込まれた電流を検出するように構成された電流センサと、
上記第１の電流源に対するコントローラと
をさらに含み、
上記ＰＤによって引き込まれた上記検出された電流が所定のレベルを下回る場合、上記コントローラは、上記第１の閾値電流を上回る電流を上記少なくとも１つのワイヤ対から引き込むように上記第１の電流源を制御する、上記項目のいずれか一項に記載のシステム。
（項目６）
上記第１の電流源に対するコントローラ
をさらに含み、
上記コントローラは、正しい極性で上記少なくとも１つのワイヤ対に上記第１の電流源を接続するために上記ＰＤ内の上記第１のＤＣデカップリング回路に結合された第２のフルブリッジ整流器を含む、上記項目のいずれか一項に記載のシステム。
（項目７）
上記第１のフルブリッジ整流器は、アクティブフルブリッジ整流器であり、上記コントローラは、上記少なくとも１つのワイヤ対から上記ＤＣ電圧の極性を検出し、上記アクティブフルブリッジ整流器内のスイッチを制御するように構成されている、上記項目のいずれか一項に記載のシステム。
（項目８）
上記少なくとも１つのワイヤ対は、単一のワイヤ対である、上記項目のいずれか一項に記載のシステム。
（項目９）
上記少なくとも１つのワイヤ対は、２つのワイヤ対を含み、第１のワイヤ対は、第１のＤＣ電位を搬送し、第２のワイヤ対は、第２のＤＣ電位を搬送し、上記ＤＣ電圧は、上記第１のＤＣ電位と上記第２のＤＣ電位との間の差である、上記項目のいずれか一項に記載のシステム。
（項目１０）
上記少なくとも１つのワイヤ対は、４つのワイヤ対を含み、第１のワイヤ対は、第１のＤＣ電位を搬送し、第２のワイヤ対は、第２のＤＣ電位を搬送し、第３のワイヤ対は、上記第１のＤＣ電位を搬送し、第４のワイヤ対は、上記第２のＤＣ電位を搬送し、上記ＤＣ電圧は、上記第１のＤＣ電位と上記第２のＤＣ電位との間の差であり、上記第１の電流源は、上記第１のワイヤ対および上記第２のワイヤ対を横断して結合されており、
上記システムは、
上記第３のワイヤ対および上記第４のワイヤ対から上記ＤＣ電圧をデカップリングするために上記第３のワイヤ対および上記第４のワイヤ対に結合された上記ＰＤ内の第２のＤＣデカップリング回路と、
上記第２のＤＣデカップリング回路から上記ＤＣ電圧を受信し、かつ上記ＤＣ電圧の所定の極性を出力するために結合された上記ＰＤ内の第２のフルブリッジ整流器と、
上記第２のＤＣデカップリング回路および上記第２のフルブリッジ整流器に結合された少なくとも第１の端子を有する上記ＰＤ内の第２の電流源と
をさらに含み、
上記ＰＳＥは、上記ＰＤによる上記電流引き込みが上記第１の閾値電流を下回る場合、上記第３のワイヤ対および上記第４のワイヤ対を横断して上記ＤＣ電圧を提供することを中止するように構成されており、
上記第２の電流源は、上記第２のフルブリッジ整流器の下流の上記ＰＤ負荷が上記第１の閾値電流よりも少ない電流を引き込む場合、上記第３のワイヤ対または上記第４のワイヤ対のうちの１つから、上記第１の閾値電流を上回る電流を引き込むように構成されている、上記項目のいずれか一項に記載のシステム。
（項目１１）
上記少なくとも１つのワイヤ対は、４つのワイヤ対を含み、第１のワイヤ対は、第１のＤＣ電位を搬送し、第２のワイヤ対は、第２のＤＣ電位を搬送し、第３のワイヤ対は、上記第１のＤＣ電位を搬送し、第４のワイヤ対は、上記第２の電位を搬送し、上記ＤＣ電圧は、上記第１のＤＣ電位と上記第２のＤＣ電位との間の差であり、上記第１の電流源は、上記第１のワイヤ対および上記第２のワイヤ対を横断して結合されており、
上記システムは、
上記第３のワイヤ対および上記第４のワイヤ対から上記ＤＣ電圧をデカップリングするために上記第３のワイヤ対および上記第４のワイヤ対に結合された上記ＰＤ内の第２のＤＣデカップリング回路と、
上記第２のＤＣデカップリング回路から上記ＤＣ電圧を受信し、かつ所定の極性の上記ＤＣ電圧を出力するために結合された上記ＰＤ内の第２のフルブリッジ整流器と
をさらに含み、
上記ＰＤ内の上記第１の電流源は、適切な極性で上記第１のＤＣデカップリング回路および上記第２のＤＣデカップリング回路を横断して結合されている、上記項目のいずれか一項に記載のシステム。
（項目１２）
正しい極性で上記少なくとも１つのワイヤ対に上記第１の電流源を接続するために上記第１のＤＣデカップリング回路に結合された第３のフルブリッジ整流器をさらに含む、上記項目のいずれか一項に記載のシステム。
（項目１３）
上記第３のフルブリッジ整流器は、ダイオードを含む、上記項目のいずれか一項に記載のシステム。
（項目１４）
上記第３のフルブリッジ整流器は、アクティブスイッチを含む、上記項目のいずれか一項に記載のシステム。
（項目１５）
上記正しい極性で上記少なくとも１つのワイヤ対に上記第１の電流源を接続するために上記第２のＤＣデカップリング回路に結合された第４のフルブリッジ整流器をさらに含む、上記項目のいずれか一項に記載のシステム。
（摘要）
本発明は、ＤＣ電力が、例えば差動データワイヤ対等を介してＰＳＥによってＰＤに供給されるシステムに関している。ＩＥＥＥ標準は、ＰＳＥがＤＣ電圧を供給し続けるために、最小電流がＰＤから引き込まれることを要求する。ＰＤが低電力モードである場合、ＰＳＥは、通常は、ＤＣ電圧を供給することを中断し、そして、再度のパワーアップのために、新たな検出および分類ルーチンを要求し得る。これを回避するために、「維持電力シグネチャ」コントローラが、ＰＤ入力とＰＤのフルブリッジ整流器との間に接続された電流源によって周期的電流パルスを提供する。ＰＤがその低電力モードにある間に、フルブリッジ整流器を逆バイアスさせるＤＣ電圧におけるいかなるドループも、電流パルスに影響しないので、ＰＳＥは、ＤＣ電圧を供給し続ける。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の一実施形態にしたがう、２つのワイヤ対を介してＤＣ電圧がＰＳＥによってＰＤに供給されるＰｏＥシステムを図示しており、ＭＰＳコントローラは、ＤＣデカップリング変圧器とフルブリッジ整流器との間のＰＤに接続されている。
【図２】図２は、図１のＭＰＳコントローラのより詳細を図示している。
【図３】図３は、図２のＭＰＳコントローラにおいて用いられる電流源であり得る従来型の電圧制御された電流源を図示している。
【図４】図４は、ＰＳＥからのＤＣ電圧の極性とは無関係に電流源がワイヤ対に適切に接続されることを確実にするために、図１のフルブリッジ整流器から分離された、フルブリッジ整流器を有するＭＰＳコントローラの実施形態を図示している。
【図５】図５は、図４に類似しているが、単一電流源がデータ対およびスペア対を通して最小電流を引き込むためにどのように用いられ得るかを図示している。
【図６】図６は、ＭＰＳコントローラが、入来ＤＣ電圧に結合されており、ワイヤ対を横断して電流源を適切に印加するために、最初に極性を決定しなければならないので、ＭＰＳコントローラがアクティブフルブリッジ整流器においてＭＯＳＦＥＴをどのように制御し得るかを図示している。
【図７】図７は、ＭＰＳコントローラ電流源が図１におけるフルブリッジ整流器をどのように完全にバイパスするかを図示している。
【図８】図８は、ＭＰＳコントローラ電流源が、その利点の全てを依然として達成しながらも、フルブリッジ整流器内の順方向にバイアスされた整流器のうちの１つを通してどのように電流を引き込み得るかを図示している。
【図９】図９は、ＭＰＳコントローラ電流源が、その利点の全てを依然として達成しながらも、フルブリッジ整流器内の順方向にバイアスされた整流器のうちの１つを通してどのように電流をリターンし得るかを図示している。
【図１０】図１０は、ＰＤ負荷電流が感知された場合、ＰＤ負荷に対して適切な極性のＤＣ電圧を提示するためのアクティブフルブリッジ整流器を図示しており、負荷電流が閾値を下回った場合、ＭＰＳコントローラ電流源は、イネーブルされる。
【図１１】図１１は、ＭＰＳコントローラがアクティブフルブリッジ整流器コントローラを含む実施形態を図示しており、整流器コントローラは、入来ＤＣ電圧の極性およびＰＤ負荷電流の大きさを検出し、１）ＭＰＳコントローラ電流源がワイヤ対に適切に接続されることを可能にし、２）電力をセーブするために、アクティブ整流器を低電力モードにおいてターンオフすることを可能にし、そして３）電力をセーブするために、ＭＰＳコントローラ電流源が、ＰＤの低電力モードにおいてのみイネーブルされることを可能にする。
【００２３】
種々の図において同一または均等な要素は、同一番号で標識されている。
【発明を実施するための形態】
【００２４】
ＭＰＳコントローラが、ＤＣ電圧を伝導するためにＣＡＴ−５ケーブルにおいてデータワイヤ対およびスペアワイヤ対の両方を用いるＰｏＥシステム内で記載されるが、ＭＰＳコントローラは、データワイヤ対のみを通じてＤＣ電圧（それと一緒に作動イーサネット（登録商標）データ）を伝導するか、または、スペアワイヤ対のみを通じてＤＣ電圧を伝導する（典型的には差動データを伝導しない）ＰｏＥシステムにおいて用いられ得る。追加的に、ＭＰＳコントローラは、ＤＣ電圧および差動データの両方を伝導するために単一ワイヤ対のみを用いるＰｏＤＬシステムにおいて用いられ得る。
【００２５】
図１においては、従来型のＰＳＥ１２が、２セットのツイストされたデータワイヤ対１４、１６を横断して共通モード電圧としてＤＣ電圧（例えば、４４ボルト）を供給する。負電圧およびゼロ電圧を用いるレガシー電話機器に適合するために、ＰＳＥ１２は、一方のデータワイヤ対上に０ボルトを供給し得、他方のデータ対上で−４４ボルトを供給し得る。ＤＣ電圧は、典型的には、最大５７ボルトであり得る。その他のシステムにおいて、電圧は、遥かに低くあり得る（例えば、８ボルト）。衝突を低減させるために、データ対１４はまた、差動伝送データを搬送し得、データワイヤ対１６はまた、差動受信データを搬送し得る。
【００２６】
より多くの電力をＰＤ１８に供給し、ワイヤに沿った電圧降下を最小化するために、同一ＤＣ電圧がまた、２セットのツイストされたスペアワイヤ対２０、２２を横断して印加され得る。スペアワイヤ対２０、２２は、差動データを搬送してもよいし、または、差動データを搬送しなくてもよい。
【００２７】
４つのワイヤ対は、ＰＤコネクタ２４で終了し、それは、典型的には、ＣＡＴ−５ケーブルの端部におけるＲＪ−４５プラグのためのソケットである。
【００２８】
センタータップされた変圧器２６は、差動データからの共通モードＤＣ電圧をデカップリングする。そして、差動データは、差動データを処理するために、ＰＤ１８内の従来型ＰＨＹ（図示されず）に印加される。ＰＨＹは、用途に依存して、スペアワイヤ対２０、２２に接続されていてもよいし、または、接続されていなくてもよい。システムのデータ処理局面は、本発明に関係しておらず、従来型であり得る。
【００２９】
ワイヤ対上のＤＣ電圧は、いずれかの極性であり得るが、図１は、０ボルトまたは−４４ボルトのいずれかとして電圧を識別することにより、極性の例を識別している。電圧の大きさは、任意である。
【００３０】
ＭＰＳコントローラ３２は、フルブリッジ整流器３４、３６をバイパスするように４つの変圧器２６のセンタータップに接続されて示されており、該フルブリッジ整流器は、ＰＤ負荷３８に対する入来ＤＣ電圧を整流する。ＭＰＳコントローラ３２は、ＰＳＥ１２がＤＣ電圧を供給し続けるために、ＰＳＥ１２によって要求される最小電流を超える電流をワイヤ対を通して引き込んだり、リターンさせたりするために、タイマーおよび電流源（以後に記載される）を含んでいる。そのような最小電流に対するＩＥＥＥ標準は、進化中であるが、最小電流が３１７ｍｓの各期間にわたって少なくとも７ｍｓの間１０ｍＡであり、ＰＳＥ１２がＰＤ１８によって電流引き込みをコンスタントに監視すると想定しよう。タイマーは、最小要求電流を超えるように、「時間通り」に、要求されたパルスを電流源に供給し、それにより、ＰＳＥ１２は、ＰＤ１８が低電力モードに入った場合であっても、ＤＣ電圧をコンスタントに供給する。
【００３１】
ＰＤ１８は、ＰＳＥ１２に対して少なくとも最小キャパシタンスおよび／またはシグネチャ抵抗を提示し得るので、ＰＳＥ１２は、ＰＤ負荷３８が実質的に電力を引き込んでいない場合であっても、ＰＤ１８が依然として物理的に接続されていることを確実にし得る。
【００３２】
ＰＳＥ１２は、従来型の低電力決定および分類ルーチン（ハンドシェーキングルーチン）によって決定されているように、ＰＤがＰｏＥ準拠である場合のみに、最初にＤＣ電圧をワイヤ対に供給する。ＭＰＳコントローラ３２は、ハンドシェーキングルーチンに影響しない。検出シグネチャは、フルブリッジ整流器３４、３６の出力を横断してＰＤコントローラ４０によって提示された２５ｋＯｈｍ抵抗であり得る。ＰＤコントローラ４０はまた、ＰＤ１８の少なくとも電流要求を識別するために、分類ルーチンを実行する。いったんＰＳＥ１２がフルＤＣ電圧を供給すると、ＰＤコントローラ４０は、電圧が閾値を上回っていることを検出し、そして、ＰＤ負荷３８に対してフル電圧を結合するために、スイッチＳ１を閉鎖する。ＰＤ負荷３８は、入来ＤＣ電圧をその種々の構成要素に対する動作電圧に変換するために、ＤＣ／ＤＣコンバータを含み得る。平滑キャパシタＣ１は、整流電圧を平滑化し、フルＤＣ電圧にチャージされ得る。
【００３３】
ＰＤ負荷３８が低電力モードである場合、ＰＤ負荷３８は、キャパシタＣ１から実質的な電流を引き込まないので、キャパシタＣ１を横断する電圧は、しばらく高を維持する。入来ＤＣ電圧がわずかな量でもドループする場合、整流器３４、３６は、逆バイアスされ得る。ＭＰＳコントローラ３２が、整流器３４／３６とＰＤ負荷３８との間に結合されている場合、ＭＰＳコントローラ電流源は、キャパシタＣ１から電流を引き込むことのみを行い、ＰＳＥ１２には行わない。その結果、ＰＳＥ１２は、ＩＥＥＥ標準にしたがって、電流が引き込まれていないことを検出し、ＤＣ電圧を終了させ得る。したがって、新たなハンドシェーキングルーチンおよびキャパシタのチャージングが、ＰＤ負荷３８が通常動作を再開させる前に実行される必要があり得る。これは、相当な遅延を追加し得る。
【００３４】
本発明において、ＭＰＳコントローラ３２における電流源は、フルブリッジ整流器３４、３６の上流に配置されるので、ＤＣ電圧ドループに起因する整流器のいかなる逆コンダクタンスも、ＭＰＳコントローラ３２における電流源によって引き込まれた電流のＰＳＥ１２による検出に影響しない。
【００３５】
ＭＰＳコントローラ３２における電流源は、ＰＳＥ１２がＤＣ電圧を供給することを保つために必要な最小電流を上回る任意の量を引き込み得るが、電流をパルスで供給することがよりエネルギー効率が良い。図２は、ＭＰＳコントローラ３２の例を図示しており、タイマー４４は、ＰＳＥ１２によって検出されるために必要な少なくとも最小電流を提供するために、一対の電圧制御された電流源４６、４８に対して周期的パルスを供給する。一実施形態において、タイマーパルスは、ＩＥＥＥ最小電流要求を満たすために、７ｍｓよりも大きい幅と、２５０ｍｓを超えない周期とを有している。パルスの大きさは、電圧制御された電流源４６、４８の各々が、ＩＥＥＥ最小電流要求を満たすために、少なくとも１０ｍＡを引き込むようなものである。電圧制御された電流源が示されているが、電流源は、その代わりに、固定電流であり得、タイマーパルスが、要求された時間の間、ワイヤ対を横断して電流源を接続するスイッチを制御する。
【００３６】
図３は、用いられ得る従来型の電圧制御された電流源４６を図示している。電圧制御された電流源４６の動作は周知である。演算増幅器５０は、演算増幅器５０の入力における制御電圧を平衡化するために、ＭＯＳＦＥＴ  Ｑ１のゲートに十分な電圧を供給し、電流に比例する抵抗器Ｒ１を横断する電圧降下を引き起こす。
【００３７】
ＰＳＥ１２は、２つの極性のうちのいずれかにおけるＤＣ電圧をワイヤ対に印加し得る。したがって、ＭＰＳコントローラ電流源は、いずれかの極性でＰＳＥ１２から電流を引き込むことが可能であり得る。図４は、ＭＰＳコントローラ３２内のデータワイヤ対およびスペアワイヤ対に対するフルブリッジ整流器５２、５４を図示している。整流器におけるダイオードは、ＰＳＥ１２からの入来ＤＣ電圧が適切に整流され、それにより、電流源４６、４８が、適切な方向に電流を引き込み、リターンさせることを確実にする。整流器５４内に示されている矢印は、順方向にバイアスされたダイオードを通る電流の方向を図示している。整流器５２、５４は、図１における整流器３４、３６とは別個のものである。
【００３８】
図５は、１つのみの電流源４８が示されている構成においてどのように要求されているかを図示している。図５において、電流は、（０ＶＤＣにおける）データワイヤ対を通して引き込まれ、（−４４ＶＤＣにおける）スペアワイヤ対を通してリターンされる。
【００３９】
図６は、フルブリッジ整流器３４、３６がどのように（整流要素としてＭＯＳＦＥＴを用いる）従来型のアクティブ整流器であり得るかと、ＭＰＳコントローラ５８によって制御されるＭＯＳＦＥＴの制御とを図示している。ＭＰＳコントローラ５８は、そのオリジナルの極性においてＤＣ電圧を受信するので、該ＭＰＳコントローラは、極性を決定して整流器３４、３６におけるＭＯＳＦＥＴを制御し、ＰＤ負荷３８における適切な極性を形成することができる。アクティブ整流器は、周知であり、入来電圧電位を比較して極性を決定するために、コンパレータを用いる。そして、コンパレータの出力は、高側ＭＯＳＦＥＴのうちの１つと、低側ＭＯＳＦＥＴのうちの１つとをターンオンし、所望の極性を出力するために用いられる。そのようなコンパレータおよびゲートドライバは、ＭＰＳコントローラ５８内に存在する。
【００４０】
図７は、データワイヤ対１４、１６に結合されているＰＳＥ電圧源６０と、フルブリッジ整流器（例えば、図１の整流器３４）の入力のみにＭＰＳコントローラ内の電流源６２がどのように接続されるかとを示す簡略化された図であり、ダイオードＤ１およびＤ２は、整流器３４における順方向にバイアスされたダイオードを表す。
【００４１】
図８は、図７の変形例であり、電流源６２の高側端子は、整流器３４の１つの順方向にバイアスされたダイオード出力に接続されており、電流源６２の低側端子は、整流器３４の１つの順方向にバイアスされたダイオード入力に接続されている。電流源６２を通る電流は、平滑キャパシタＣ１がフルにチャージされており、ＰＤが低電力モードにあるにも関わらず、いかなる電圧ドループとも無関係に、ダイオードＤ１を通して流れることが保証される。これは、電流源６２が、ダイオードＤ２により、キャパシタＣ１からの引き込み電流からブロックされるからである。ダイオードＤ１は、電流源６２によって順方向にバイアスされ得る。
【００４２】
図９は、図８に類似しているが、電流源６２の低側端子は、整流器３４の１つの順方向にバイアスされたダイオード出力に接続されており、電流源６２の高側端子は、整流器３４の１つの順方向にバイアスされたダイオード入力に接続されている。電流源６２を通る電流は、平滑キャパシタＣ１がフルにチャージされており、ＰＤが低電力モードにあるにも関わらず、いかなる電圧ドループとも無関係に、ダイオードＤ２を通して流れることが保証される。これは、電流源６２が、ダイオードＤ１により、キャパシタＣ１からの引き込み電流からブロックされるからである。ダイオードＤ２は、電流源６２によって順方向にバイアスされ得る。
【００４３】
図１０は、図６における整流器３４または３６として用いられ得るアクティブフルブリッジ整流器６３を図示している。ＭＯＳＦＥＴ６４は、入来電圧の極性に基づいてスイッチさせられる。アクティブ整流器は、極性を検出して適宜ＭＯＳＦＥＴ６４を制御することにより、正しい極性の電圧を出力するために、入来電圧電位の大きさを比較するコンパレータを含む制御回路６６をスイッチさせる。このような制御回路は、周知であり、従来型である。アクティブ整流器は、ダイオードの電圧降下を回避することにより、効率性を向上させ得る。
【００４４】
アクティブフルブリッジ整流器が、図６における整流器３４として採用される場合、電力は、ＭＯＳＦＥＴのゲートのキャパシタンスにより、そのゲートをオンおよびオフにスイッチさせることによって、使い果たされる。ＰＤが低電力モードにある場合、可能であれば電力を節約することが望ましい。そのような場合において、ＤＣ電圧の正しい極性を出力するために、全てのＭＯＳＦＥＴ６４をオフに保ち、それらのボディダイオードのみを用いることが望ましい。ＰＤ負荷電流センサ６８は、例えばＰＤ負荷と直列の低値感知抵抗または「オン」のＭＯＳＦＥＴ６４のうちの１つを横断する電圧降下を用いることにより、ＰＤ負荷電流を検出する。例えばコンパレータによって測定されたもの等の負荷電流が閾値を上回る場合、ＭＰＳコントローラが最小電流を供給することは必要ではない。したがって、電流センサ６８は、ＰＤ負荷電流が、ＰＳＥ１２がＤＣ電圧を供給することを保つ閾値を上回っている場合、タイマー４４（図２）をディセーブルする。ＰＤ負荷電流が閾値を下回っている場合、センサ６８は、ＰＳＥ１２がＤＣ電圧を供給することを保つために必要な電流パルスを提供するために、タイマー４４をイネーブルする。
【００４５】
図１１は、フルブリッジ整流器６３、７０が、ＭＯＳＦＥＴを用いるアクティブ整流器であり、ＭＰＳコントローラ７２が、アクティブフルブリッジ整流器コントローラ７４と、タイマー７５と、スイッチ７６〜７９と、電流源８４とを含む実施形態を図示している。整流器６３、７０の出力ＯＵＴＰおよびＯＵＴＮは、ＰＤ負荷に印加される。ワイヤ対１４／１６および２０／２２上の入来ＤＣ電圧は、いずれかの極性であり得る。整流器コントローラ７４は、（従来型のコンパレータを用いて）入来極性のみを検出し、整流器ＭＯＳＦＥＴを制御することにより、整流器６３、７０からの正しい極性を出力するが、電流を引き込むために、タイマー７５によってスイッチされる適切なスイッチ７６〜７９を識別もする。示されている構成において、電流源８４は、ワイヤ対１４／１６および２０／２２上の正電圧に接続されたその高側端子を有していなければならない。整流器コントローラ７４は、どのワイヤ対が正ＤＣ電圧を搬送するかを識別する。電流源８４の低側端子は、図９に示されている接続と同様に、整流器６３／７０の低側出力に接続されており、それは、ＰＳＥまでのリターン経路である。図１０に関して記載されている、ＰＤ負荷電流が閾値電流を下回っている場合、タイマー７５は、イネーブルされ、正電圧ワイヤ対に接続されたスイッチ７６〜７９を断続的にオンにスイッチするのみである。同時に、整流器コントローラ７４は、電力をセーブするために、整流器６３、７０におけるＭＯＳＦＥＴをイネーブルし得る。したがって、図４、５に示されているＭＰＳコントローラにおける別個のフルブリッジ整流器は、必要とされない。これは、回路の効率性を向上させ、サイズを低減させる。
【００４６】
本発明の特定の実施形態が示され、記載されてきたが、本発明から逸脱することなしに、本発明のより広い局面において、変更および改変がなされ得、したがって、添付の請求項は、全てのそのような変更および改変をそれらの範囲内で包含するものであることが、当業者にとっては明らかである。
【図１】
0006425768.tif 000002
【図２】
0006425768.tif 000003
【図３】
0006425768.tif 000004
【図４】
0006425768.tif 000005
【図５】
0006425768.tif 000006
【図６】
0006425768.tif 000007
【図７】
0006425768.tif 000008
【図８】
0006425768.tif 000009
【図９】
0006425768.tif 000010
【図１０】
0006425768.tif 000011
【図１１】
0006425768.tif 000012