(57)【特許請求の範囲】
【請求項１】
直流電圧を交流電圧に変換する第１のスイッチング回路、前記第１のスイッチング回路に接続されたトランス、前記トランスに接続された整流回路により整流された電圧を出力する電力変換装置において、前記トランスの入力側の第１の巻線と出力側の第２の巻線と磁気的に結合する第３の巻線、前記第３の巻線から負荷に流れる電流をオン、オフする第２のスイッチング回路、前記第１のスイッチング回路がオフのとき、前記第３の巻線から前記負荷に電流が流れるように前記第２のスイッチング回路を制御する指令手段を備え、
前記指令手段は、前記第１のスイッチング回路をオフする前に、前記第３の巻線から前記負荷に電流が流れるように第２のスイッチング回路をオンすることを特徴とする電力変換装置。
【請求項２】
前記負荷はダンピング抵抗、または容量性を有する負荷であることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
直流電圧を交流電圧に変換する第１のスイッチング回路、前記第１のスイッチング回路に接続されたトランス、前記トランスに接続された第１の整流回路により整流された電圧を出力する電力変換装置において、前記トランスの入力側で前記第１のスイッチング回路と互いに並列に接続された第１と第４の巻線、前記トランスの出力側で前記第１の整流回路と接続される第２の巻線、前記第１、前記第２、前記第４の巻線と磁気的に結合する第３の巻線、前記第３の巻線に接続された第２のスイッチング回路、前記第２のスイッチング回路に並列に接続される第３のスイッチング回路、前記第３のスイッチング回路に接続される第２の整流回路、前記第２のスイッチング回路に接続される負荷、前記第１、前記第２、前記第３のスイッチング回路のオン、オフを制御する指令手段を備え、前記第１のスイッチング回路がオンのとき、前記第３のスイッチング回路をオン、前記第２のスイッチング回路をオフにして第３の巻線に電流を流し、前記第１のスイッチング回路がオフの時、前記第３のスイッチング回路をオフ、前記第２のスイッチング回路をオンにしたことを特徴とする電力変換装置。
【請求項４】
前記第１のスイッチング回路がオンした後に、前記第３のスイッチング回路をオンすることを特徴とする請求項３に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子で構成されたスイッチング回路のスイッチング損失低減とスイッチング時のトランスの巻線損失を低減できる電力変換装置に関するものである。
【背景技術】
【０００２】
従来の電力変換装置は、例えば直交型のトランスを用いてインダクタンスを調整し、出力変動を解消する電源構成としている（例えば、特許文献１）。
また、トランスのコアにギャップを設け、漏れインダクタンスによりソフトスイッチングする電源構成により、損失を低減している（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−３３５４５６号公報
【特許文献２】特開平５−６７５３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような電力変換装置では、トランスに直交する磁路を構成したり、漏れ磁束を得るためにコアにギャップを設ける必要があるなど、形状が特定されると共に、漏れ磁束による磁気干渉で巻線の損失が増加するなどの問題があった。
【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、トランスのコアにギャップを設けることなく、またコアの磁路を直交するような構成をとることなく、スイッチング回路の半導体素子のターンオン時の突入電流を抑制することによるスイッチング損失低減と、スイッチングオフ期間のトランス巻線に発生する振動電流を減衰することにより、トランスの巻線損失を低減することができる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る電力変換装置においては、直流電圧を交流電圧に変換する第１のスイッチング回路、第１のスイッチング回路に接続されたトランス、トランスに接続された整流回路により整流された電圧を出力するものであって、トランスの入力側の第１の巻線と出力側の第２の巻線と磁気的に結合する第３の巻線、第３の巻線から負荷に流れる電流をオン、オフする第２のスイッチング回路、第１のスイッチング回路がオフのとき、第３の巻線から負荷に電流が流れるように第２のスイッチング回路を制御する指令手段を備え、指令手段は、第１のスイッチング回路をオフする前に、第３の巻線から負荷に電流が流れるように第２のスイッチング回路をオンすることを特徴とする電力変換装置。
【発明の効果】
【０００７】
この発明は、トランスの第３の巻線に流れる電流をスイッチング回路と同期して制御することにより、スイッチング時の損失を低減することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１を示す電力変換装置の回路概略図である。
【図２】この発明の実施の形態１を示すトランスの巻線状態図である。
【図３】この発明の実施の形態１を示すトランスの漏れ磁界強度の説明図である。
【図４】この発明の実施の形態１を示すトランスの漏れ磁界強度の説明図である。
【図５】この発明の実施の形態１を示す漏れインダクタンスとスイッチング損失の波形図である。
【図６】この発明の実施の形態１を示すトランスの電圧波形図である。
【図７】この発明の実施の形態１を示すトランスの等価回路図である。
【図８】この発明の実施の形態１を示すトランスの電圧波形図である。
【図９】この発明の実施の形態２を示すスイッチタイミング波形図である。
【図１０】この発明の実施の形態２を示すトランスの電圧波形図である。
【図１１】この発明の実施の形態３を示す電力変換装置の回路概略図である。
【図１２】この発明の実施の形態３を示すトランスの等価回路図である。
【図１３】この発明の実施の形態３を示すトランスの電圧波形図である。
【図１４】この発明の実施の形態４を示す電力変換装置の回路概略図である。
【図１５】この発明の実施の形態４を示すトランスの巻線状態図である。
【図１６】この発明の実施の形態４を示すトランスの漏れ磁界強度の説明図である。
【図１７】この発明の実施の形態４を示すトランスの漏れ磁界強度の説明図である。
【図１８】この発明の実施の形態４を示すスイッチングタイミング波形図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
以下、この発明の実施の形態１による電力変換装置１００について説明する。図１は、この発明の実施の形態１による電力変換装置１００の回路概略図である。
図１に示すように、直流電圧源１、直流電圧源１に接続され、直流電圧を交流電圧に変換する第１のスイッチング回路２、この第１のスイッチング回路２は半導体素子、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）などで構成される。第１のスイッチング回路２に接続され、交流電圧を昇圧または降圧するトランス３、このトランス３は、巻線３a、３ｂ、３ｃがそれぞれｎ１：ｎ３：ｎ２の比でコアに巻回され、３ｅはトランス３の漏れインダクタンスを示す。巻線３ｂに接続され、変圧した交流を直流に整流する整流回路４、この整流回路４に接続され、整流された直流電圧で動作する負荷５、巻線３ｃに接続され、共振電圧をダンピングするダンピング抵抗７、巻線３ｃとダンピング抵抗７との接続をオン、オフする第２のスイッチング回路６、第１のスイッチング回路２および第２のスイッチング回路６にオン、オフを指令する指令手段２００から構成される。指令手段２００は、ＣＰＵまたは、ロジックＩＣなどで構成される。指令手段２００と第２のスイッチング回路６により、巻線３ｃに流れる電流を制御する。
【００１０】
このように構成される電力変換装置１００の動作について説明する。
指令手段２００からの指令に基づき、第１のスイッチング回路２がオンする際、第２のスイッチング回路６をオフするように制御する。これにより、巻線３ｃに電流が流れず、トランス３の結合度が下がり、漏れインダクタンス３ｅが増加するため、第１のスイッチング回路２に流れ込む電流が限流され、第１のスイッチング回路２のオン時のスイッチング損失を低減することができる。
また、指令手段２００からの指令に基づき、第１のスイッチング回路２をオフする際、第２のスイッチング回路６をオンするように制御する。これにより、ダンピング抵抗７が作用し、巻線３ａの共振電圧を抑制することができ、トランス３の巻線損失を低減することができる。
【００１１】
まず、第１のスイッチング回路２オン時のスイッチング損失を低減できる動作を詳述する。
図２、図３、図４は、第２のスイッチング回路６のオン、オフ制御により、トランス３の漏れインダクタンス３ｅを調整できることを説明する図である。
一般にトランスの漏れインダクタンスは、磁気回路中に蓄積された磁気エネルギーＷを用い、一次換算した漏れインダクタンスをＬｌ、電流をｉ１とすると、次式で表される。
【数１】
0006425621.tif 000002
【００１２】
また、漏れ磁束の空間をＳ、漏れ磁束の磁界強度をＨ、磁束密度をＢ、透磁率をμとすると、磁気エネルギーＷは次式で表される。
【数２】
0006425621.tif 000003
【００１３】
この関係から、漏れ磁束の磁界強度Ｈを小さくすれば空間に蓄えられる磁気エネルギーＷが減少し、漏れインダクタンスを小さくできることがわかる。
【００１４】
図２は、トランス３の巻線の状態を示しており、コア３ｆに巻線３ａ、３ｃ、３ｂの順に同心上に巻回されている。図３は、図２の巻線配置の一部を拡大し（図中破線で囲まれた部分）、トランス３のコア３ｆを起点とし、起点からの距離ｄに応じて巻線に流れる電流とその向きにより、漏れ磁束の磁界強度が変化することを説明している。
図３において、第２のスイッチング回路６がオンしているときには、例えば巻線３ａには紙面奥から手前に向かって２Ｉの電流が流れ、巻線３ｃと巻線３ｂにはそれぞれ手前から奥に向かってＩの電流が流れる。
電流Ｉが流れて漏れ磁束の磁界Ｈ０が生じるとすると、巻線３ａが全て含まれる距離ｄ１で電流は２Ｉとなるため２Ｈ０の磁界が生じ、巻線３ｃを全て含む距離ｄ２では、巻線３ｃには巻線３ａと逆向きに電流Ｉが流れるため、磁界はＨ０減じてＨ０となり、巻線３ｂを全て含む距離ｄ３では、巻線３ａと逆向きに電流Ｉが流れるため磁界はさらにＨ０減じて０となる。このように、縦軸に漏れ磁束の磁界強度Ｈ、横軸に距離ｄをとり、以上説明した巻線に流れる電流により生じる漏れ磁束の磁界のグラフで囲まれる面積Ｘ１がトランス３の漏れインダクタンス３ｅの大きさを表すことになる。
【００１５】
同様に、図４に第２のスイッチング回路６がオフしている場合を示すと、巻線３ａには紙面奥から手前に向かって２Ｉの電流が流れるため、距離ｄ１で２Ｈ０の磁界が生じるが、巻線３ｃには電流が流れないため距離ｄ２では磁界の変化が無く２Ｈ０の磁界が生じ、巻線３ｂに紙面手前から奥に向かって電流２Ｉが流れるため、距離ｄ３で磁界は２Ｈ０減じて、０となる。
従って漏れ磁束の磁界のグラフで囲まれる面積で示される漏れインダクタンスの大きさＸ２は、上述した第２のスイッチング回路６がオンしている図３のＸ１よりも大きくなる。以上のように、第２のスイッチング回路６をオン、オフすることにより、巻線３ｃに電流を流す場合と流さない場合とで磁気回路に蓄積されるエネルギー（グラフで囲まれる面積）が変わるため、トランス３の漏れインダクタンス３ｅの調整が可能となる。
【００１６】
図５は、上述のように漏れインダクタンス３ｅを調整して、半導体素子で構成される第１のスイッチング回路２のスイッチング損失を低減できることを説明した波形図である。
図中、上部に半導体素子のドレインとソース間の電圧と電流の関係を示し、下部に電流の変化によるスイッチング損失の変化を示している。縦軸は大きさを表し、横軸は時間経過を示す。
時間ｔ１で、第１のスイッチング回路２がオンした際に、第２のスイッチング回路６をオフにした状態では、オンにした状態よりも漏れインダクタンスを大きくできるため、図中、破線で示すように、ドレイン―ソース間の電流が限流され、スイッチング損失が低減できる。
【００１７】
次に、第１のスイッチング回路２オフ時にトランス３の巻線損失を低減できる動作につき詳述する。
図６は、第１のスイッチング回路２がオン、オフのスイッチング動作をする際のトランス３の電圧波形図である。この時、第２のスイッチング回路６はオフである。
図７は、第１のスイッチング回路２オフ時のトランス３の一次側換算した等価回路であり、トランス３は、漏れインダクタンス３ｅとトランスの巻線抵抗３ｇで表され、第１のスイッチング回路２の寄生コンデンサ成分２ａとで共振回路を構成し、図６のｔ２−ｔ３、ｔ４―ｔ５領域で示されるような共振電圧が発生する。
図８に示すように、この共振電圧の発生する（第１のスイッチング回路２がオフとなる）タイミングで第２のスイッチング回路６をｔ２、ｔ４のタイミングでオンするとダンピング抵抗７が接続される。図７に示すダンピング抵抗７はその抵抗値をＲとすると、巻線３ａの巻数ｎ１と巻線３ｂの巻数ｎ２を用いて以下の式で表される抵抗がトランス３に並列接続され、共振電圧がダンピングされる。
【数３】
0006425621.tif 000004
【００１８】
このように実施の形態１の構成では、指令手段２００により第２のスイッチング回路をオフすることにより、トランスの巻線３ｃに電流を流さないように制御し、漏れインダクタンスを大きく見せることができ、電流の傾きが小さくなるため第１のスイッチング回路２のオン時に生じるスイッチング損失を低減することができる。また、指令手段２００により第２のスイッチング回路をオンすることにより、トランス３の巻線３ｃに電流を流すように制御することでトランス３の巻線損失を低減することができる。
【００１９】
実施の形態２
上記実施の形態１では、図８で説明した通り、第１のスイッチング回路２と第２のスイッチング回路６が同じタイミングで切替わる。実施の形態１で説明した通り、第２のスイッチング回路６をオンしている時は、漏れインダクタンス３ｅは小さく、オフしている時は、漏れインダクタンス３ｅは大きくなる。第１のスイッチング回路２がオフしている期間に生じる振動エネルギーは、漏れインダクタンス３ｅが大きいほど大きくなるため、これをできるだけ小さくすることが望ましい。
つまり、図９のスイッチング回路制御時のトランス３の電圧波形において、第２のスイッチング回路６を、図８と同様にタイミングＡで動作させると、漏れインダクタンス３ｅが大きいｔ２、ｔ４のタイミングで第１のスイッチング回路２がターンオフすることになり、ターンオフ直後の巻線３ａに生じる共振電圧は大きくなる。
これに対し、第２のスイッチング回路６をタイミングＢのように、第１のスイッチング回路２がターンオフするよりも、Δｔ１だけ前に第２のスイッチング回路６をターンオンさせる。これにより、トランスの漏れインダクタンス３ｅを小さくした状態で第１のスイッチング回路２がターンオフするため、巻線３ａに生じるターンオフ直後の共振電圧を小さくし、トランス３の巻線損失をさらに低減することができる。
図１０は、図９で説明したタイミングＡおよびタイミングＢでのトランス電圧Ｖｔの収束状態を示す波形図である。破線がタイミングＡを実線がタイミングＢを示す。タイミングＢでの動作のほうがトランス電圧は早く収束する。
図９、図１０とも図８と同様、第１のスイッチング回路がオンするタイミングでは第２のスイッチング回路がオフであり、トランスの巻線３ｃに電流を流さないように制御することにより、漏れインダクタンスを大きく見せることができ、電流の傾きが小さくなるため第１のスイッチング回路２のオン時に生じるスイッチング損失を低減することができる。
【００２０】
このように実施の形態２の構成では、指令手段２００により、第１のスイッチング回路２をオフする前に第２のスイッチング回路６をオンして巻線３ｃに電流を流すように制御することにより、第１のスイッチング回路２のターンオフ直後の巻線３ａに生じる共振電圧を小さくすることができ、トランス３の巻線損失をさらに低減することができる。
【００２１】
実施の形態３．
実施の形態１、２では、共振電圧の低減にダンピング抵抗７を用いたが、この実施の形態では、容量性負荷８を第２のスイッチング回路６を介して巻線３ｃに接続する。
図１１はこの発明の実施の形態３における電力変換装置１１０の回路概略図であり、図中、図１と同じ符号は同じ、又はこれに相当する構成を示す。
次に動作について説明する。指令手段２００からの指令に基づき第１のスイッチング回路２をオフする際、第２のスイッチング回路６をオンし、巻線３ｃに接続された容量性負荷８により、巻線３ａに共振電圧が生じないようにトランス３の巻線損失を低減することができる。
図１２で、トランス３の一次換算した等価回路で示されるように、トランス３は、漏れインダクタンス３ｅと巻線抵抗３ｇで表され、第１のスイッチング回路２のオフ時に、第１のスイッチング回路２の寄生コンデンサ成分２ａとで共振回路を構成し、共振電圧が発生する（図６のｔ２−ｔ３、ｔ４―ｔ５領域参照）。
これに対し、第２のスイッチング回路６がオンすると、容量性負荷８の容量値をＣ１とすると、巻線３ａの巻数ｎ１と巻線３ｂの巻数ｎ２を用いて、次式で表される容量がトランス３に並列接続され、共振電圧が変動する。
【数４】
0006425621.tif 000005
この共振回路のアドミタンスＹは、共振回路の容量をＣ、漏れインダクタンス３ｅの値をＬ、トランス３の巻線抵抗３ｇの抵抗値をＲａｃとすると、次式で表される。
【数５】
0006425621.tif 000006
これより、振動させないための条件が次式で表される。
【数６】
0006425621.tif 000007
一例であるが、仮に共振している周波数でのRac＝1Ω、漏れインダクタンスL＝1μH、巻線比n1/n2＝5の時、C1に40μFを接続すると、上記式の左辺は1.6となり、１より大きくなるため、共振が成立しないことになる。
以上のように、容量性負荷８を共振が生じない値に設定することで、図１３に示すように、第１のスイッチング回路２がオフになるタイミングで第２のスイッチング回路６をオンすることにより、巻線３ａに共振電圧が生じず、トランス３の巻線損失低減が図れる。
【００２２】
このように実施の形態３の構成では、ダンピング抵抗７の代わりに共振が生じない値に設定した容量性負荷８を巻線３ａと接続させることにより、指令手段２００により、第１のスイッチング回路２をオフする際に第２のスイッチングをオンするように制御をすることにより、共振電圧を発生させず、トランス３の巻線損失をさらに低減することができる。
【００２３】
実施の形態４
図１４は、実施の形態１のトランスの漏れインダクタンスをさらに小さくできる電力変換装置１２０の回路概略図である。図中、実施の形態１と同一符号は、同じ構成又は相当する構成を示している。
トランス３１は、巻線３ａ、３ｈ、３ｂ、３ｃがそれぞれ、ｎ１：ｎ１：ｎ３：ｎ２の比でコアに巻回される。３１ｅはトランス３１の漏れインダクタンスを示す。トランス３１の巻線３ａと巻線３ｈは並列に接続され、巻線３ｂは整流回路４に接続され、整流された直流電圧で負荷５を動作させる。巻線３ｃは第３のスイッチング回路９を介して整流回路１１に接続され、整流された電圧で負荷１２を動作させる。また、巻線３ｃは、第４のスイッチング回路１０を介してダンピング抵抗７に接続される。第３のスイッチング回路９は指令手段２１０からの指令に基づき、整流回路１１から負荷１２に繋がる接続をオン、オフし、第４のスイッチング回路１０は指令手段２１０からの指令に基づき、ダンピング抵抗７との接続をオン、オフする。
このように構成された電力変換装置１２０は、指令手段２１０からの指令に基づき、第１のスイッチング回路２がオンしている時、第３のスイッチング回路９をオンし、第４のスイッチング回路１０をオフにする。これにより、巻線３ｃに電流が流れると、漏れ磁界がキャンセルされるため、トランス３１の結合度が上がり、漏れインダクタンス３１ｅが低下し、磁気干渉による巻線抵抗の増加が抑制され損失が低減できる。
【００２４】
以下、動作につき詳述する。
図１５は、トランス３１の巻線の状態を示しており、コア３ｉに巻線３ａ、３ｃ、３ｂ、３ｈの順に同心上に巻回されており、巻線３ａと巻線３ｈとで巻線３ｂと巻線３ｃとを挟み込んだ構成である。図１６は図１５の巻線の一部を拡大し、トランス３１のコア３ｉを起点とし、起点からの距離ｄに応じて巻線に流れる電流とその向きにより、漏れ磁束の磁界強度が変化することを説明している。
図１６において、第３のスイッチング回路９がオンし、第４のスイッチング回路１０がオフされると、例えば巻線３ａ、３ｈには紙面奥から手前に向かってＩの電流が流れ、巻線３ｃと３ｂにはそれぞれ手前から奥に向かってＩの電流が流れる。
電流Ｉが流れて漏れ磁束の磁界Ｈ０が生じるとすると、巻線３ａが全て含まれる距離ｄ４で電流はＩとなるためＨ０の磁界が生じ、巻線３ｃを全て含む距離ｄ５では巻線３ｃには巻線３ａと逆向きに電流Ｉが流れるため、磁界はＨ０減じて０となり、巻線３ｂを全て含む距離ｄ６では巻線３ａと逆向きに電流Ｉが流れるため、磁界はさらにＨ０減じて−Ｈ０となる。巻線３ｈを全て含むｄ７では、巻線３ａと同じ向きに電流Ｉが流れるため、Ｈ０の磁界が生じ、０となる。このように漏れ磁界がキャンセルされるため、漏れインダクタンスを十分小さくできる。
図１７は、第３のスイッチング回路９がオフし、第４のスイッチング回路１０もオフされた場合の漏れインダクタンスの大きさを表す。例えば、巻線３ａには紙面奥から手前に向かってＩの電流が流れるため、距離ｄ４でＨ０の磁界が生じるが、巻線３ｃには電流が流れないため距離ｄ５では磁界の変化が無くＨ０の磁界が生じ、巻線３ｂには紙面手前から奥に向かって電流２Ｉが流れるため、磁界は２Ｈ０減じて距離ｄ６で−Ｈ０となる。距離ｄ７では、巻線３ｈに紙面奥から手前に向かってＩの電流が流れるため、Ｈ０の磁界が生じ０となる。このため、漏れインダクタンスの大きさは、図１６で示したものよりも大きくなる。
【００２５】
このように実施の形態４の構成では、第１のスイッチング回路２がオンのとき、指令手段２１０からの指令により、第３のスイッチング回路９をオン、第４のスイッチング回路１０をオフにすると、漏れ磁界がキャンセルされ、磁気干渉による巻線抵抗の増加が抑制され損失が低減される。
【００２６】
実施の形態５
実施の形態４で説明した電力変換装置１２０の第１のスイッチング回路２、第３のスイッチング回路９、第４のスイッチング回路１０のオン、オフの制御の一例を図１８に示す。図１８はスイッチング制御とトランスの電圧を示す波形図である。
第３のスイッチング回路９は第１のスイッチング回路２のターンオン時（ｔ６）のΔｔ２後のｔ７にターンオンする。これにより、第１のスイッチング回路２がターンオンするとき（ｔ６）は、第３のスイッチング回路９、第４のスイッチング回路１０が共にオフであることにより図１７でも説明した通り、第３のスイッチング回路９がオンのときよりも漏れインダクタンス３１ｅが大きくなり、第１のスイッチング回路２のオン時（ｔ６）の電流が限流されるため、スイッチング損失が低減できる。
第３のスイッチング回路９のオン時（ｔ７）、トランス３１の結合度は上がり、図１６で説明したように、磁界がキャンセルされるため、漏れインダクタンスは小さくなり、磁気干渉による巻線の高周波抵抗増加が抑制され、トランス３１の巻線損失増加が抑制される。
また、第１のスイッチング回路２のターンオフ時（ｔ８）、第３のスイッチング回路９がオフし、第４のスイッチング回路１０がオンする。これによりダンピング抵抗７が巻線３ｃに接続され、共振電圧がダンピングされ、巻線損失の低減が実現できる。
【００２７】
このように実施の形態５の構成では、指令手段２１０からの指令により、第１のスイッチング回路２がオン、オフに同期して、上述した通り、第１、第３、第４のスイッチング回路をオン、オフすることにより、巻線損失を低減することができる。
なお、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００２８】
１  直流電圧源、２  第１のスイッチング回路、２ａ  寄生コンデンサ成分  ３  トランス、３ａ  巻線、３ｂ  巻線、３ｃ  巻線、３ｅ  漏れインダクタンス、３ｆ  コア、３ｇ  巻線抵抗、３ｈ  巻線、３ｉ  コア、４  整流回路、５  負荷、６  第２のスイッチング回路、７  ダンピング抵抗、８  容量性負荷、９  第３のスイッチング回路、１０  第４のスイッチング回路、３１  トランス、３１ｅ  漏れインダクタンス、１００  電力変換装置、１１０  電力変換装置、１２０  電力変換装置、２００  指令手段、２１０  指令手段
【図１】
0006425621.tif 000008
【図２】
0006425621.tif 000009
【図３】
0006425621.tif 000010
【図４】
0006425621.tif 000011
【図５】
0006425621.tif 000012
【図６】
0006425621.tif 000013
【図７】
0006425621.tif 000014
【図８】
0006425621.tif 000015
【図９】
0006425621.tif 000016
【図１０】
0006425621.tif 000017
【図１１】
0006425621.tif 000018
【図１２】
0006425621.tif 000019
【図１３】
0006425621.tif 000020
【図１４】
0006425621.tif 000021
【図１５】
0006425621.tif 000022
【図１６】
0006425621.tif 000023
【図１７】
0006425621.tif 000024
【図１８】
0006425621.tif 000025