(57)【特許請求の範囲】
【請求項１】
受信された放送信号を直交周波数分割多重（ＯＦＤＭ）復調するよう構成された復調モジュールと、
前記復調された放送信号を周波数デインターリーブするよう構成された周波数デインターリーバと、
前記周波数デインターリーブされた放送信号の信号フレームをデフレーム化して物理層パイプ（ＰＬＰ）データを出力するよう構成されたデフレーム化モジュールと、
前記出力されたＰＬＰデータに前方誤り訂正（ＦＥＣ）デコーディングを行うよう構成されたデコーディングモジュールと、
前記ＰＬＰデータを処理してデータストリームを出力するよう構成された出力処理モジュールと、を備え、
前記信号フレームは、ブートストラップ、プリアンブル、及び少なくとも１つのサブフレームを有し、
前記周波数デインターリーバは、前記プリアンブルを周波数デインターリーブし、前記少なくとも１つのサブフレームを選択的に周波数デインターリーブし、
前記周波数デインターリーバは、シンボルオフセット生成器をさらに備え、
前記少なくとも１つのサブフレームが周波数デインターリーブされる場合、前記シンボルオフセット生成器は、最初のサブフレーム以外のそれぞれのサブフレームの最初のシンボルに対してリセットされ、
前記最初のサブフレームは、前記プリアンブルの直後に続くサブフレームである、放送信号受信器。
【請求項２】
前記プリアンブルと前記最初のサブフレームとに同一の高速フーリエ変換（ＦＦＴ）サイズが用いられる、請求項１に記載の放送信号受信器。
【請求項３】
前記シンボルオフセット生成器は、前記プリアンブルの最初のシンボルに対してリセットされる、請求項１に記載の放送信号受信器。
【請求項４】
前記シンボルオフセット生成器は、シンボルペア毎に新しいオフセットを生成し、前記シンボルペアは、連続する２個のシンボルを有する、請求項１に記載の放送信号受信器。
【請求項５】
前記プリアンブルは、前記サブフレームに対する前記周波数デインターリーバの有効化又はバイパスが可能か否かを表す周波数インターリーバ情報を有し、
前記周波数デインターリーバは、前記周波数インターリーバ情報に基づいて前記サブフレームを選択的にデインターリーブする、請求項１に記載の放送信号受信器。
【請求項６】
前記周波数デインターリーバは、オフセット加算ブロック及びアドレスチェックブロックをさらに備え、
前記アドレスチェックブロックは、前記オフセット加算ブロックの出力アドレスを認証する、請求項１に記載の放送信号受信器。
【請求項７】
受信された放送信号を直交周波数分割多重（ＯＦＤＭ）復調するステップと、
前記復調された放送信号を周波数デインターリーブするステップと、
前記周波数デインターリーブされた放送信号の信号フレームをデフレーム化して物理層パイプ（ＰＬＰ）データを出力するステップと、
前記出力されたＰＬＰデータに前方誤り訂正（ＦＥＣ）デコーディングを行うステップと、
前記ＰＬＰデータを処理してデータストリームを出力するステップと、を有し、
前記信号フレームは、ブートストラップ、プリアンブル、及び少なくとも１つのサブフレームを有し、
前記プリアンブルは周波数デインターリーブされ、前記少なくとも１つのサブフレームは選択的に周波数デインターリーブされ、
前記周波数デインターリーブするステップは、シンボルオフセットを生成するステップをさらに有し、
前記少なくとも１つのサブフレームが周波数デインターリーブされる場合、前記シンボルオフセットを生成するステップは、最初のサブフレーム以外のそれぞれのサブフレームの最初のシンボルに対してリセットされ、
前記最初のサブフレームは、前記プリアンブルの直後に続くサブフレームである、放送信号受信方法。
【請求項８】
前記プリアンブルと前記最初のサブフレームとに同一の高速フーリエ変換（ＦＦＴ）サイズが用いられる、請求項７に記載の放送信号受信方法。
【請求項９】
前記シンボルオフセットを生成するステップは、前記プリアンブルの最初のシンボルに対してリセットされる、請求項７に記載の放送信号受信方法。
【請求項１０】
前記シンボルオフセットを生成するステップは、シンボルペア毎に新しいオフセットを生成し、前記シンボルペアは、連続する２個のシンボルを有する、請求項７に記載の放送信号受信方法。
【請求項１１】
前記プリアンブルは、前記サブフレームに対する前記周波数デインターリーブの有効化又はバイパスが可能か否かを表す周波数インターリーバ情報をさらに有し、
前記周波数インターリーバ情報に基づいて前記少なくとも１つのサブフレームが選択的にデインターリーブされる、請求項７に記載の放送信号受信方法。
【請求項１２】
前記周波数デインターリーブするステップは、オフセット加算ステップ及びアドレスチェックステップをさらに有し、
前記アドレスチェックステップは、前記オフセット加算ステップの出力アドレスを認証する、請求項７に記載の放送信号受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放送信号送信装置、放送信号受信装置、及び放送信号送受信方法に関する。
【背景技術】
【０００２】
アナログ放送信号送信が終了するにつれて、ディジタル放送信号を送受信するための様々な技術が開発されている。ディジタル放送信号は、アナログ放送信号に比べてより多くの量のビデオ／オーディオデータを含むことができ、ビデオ／オーディオデータだけでなく、様々な種類の付加データをさらに含むことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
即ち、ディジタル放送システムは、ＨＤ（High Definition）イメージ、マルチチャネル（multichannel、多チャネル）オーディオ、及び様々な付加サービスを提供することができる。しかしながら、ディジタル放送のためには、多量のデータ送信に対するデータ送信効率、送受信ネットワークのロバスト（堅固）性（robustness）、及びモバイル受信装置を考慮したネットワーク柔軟性（flexibility）が向上しなければならない。
【課題を解決するための手段】
【０００４】
〔技術的解決方法〕
上述した技術的課題を解決するために、本発明の実施形態に係る放送信号受信器は、受信放送信号を直交周波数分割多重（Orthogonal Frequency Division Multiplexing；ＯＦＤＭ）復調する同期化及び復調モジュールと、放送信号を周波数デインターリーブする周波数デインターリーバと、放送信号の信号フレームをパージング（パース）するフレームパージングモジュールと、放送信号の物理層パイプ（Physical layer Pipe；ＰＬＰ）データをビットドメイン（領域）に変換し、変換したＰＬＰデータに前方誤り訂正（Forward Error Correction；ＦＥＣ）デコーディングを行うデマッピング及びデコーディングモジュールと、ＰＬＰデータを受信してデータストリームを出力する出力処理（アウトプットプロセシング）モジュールと、を備え、信号フレームは、ブートストラップ、プリアンブル、及び少なくとも１つのサブフレームを備え、周波数デインターリーバは、プリアンブルを周波数デインターリーブし、少なくとも１つのサブフレームを選択的に周波数デインターリーブすることができる。
【０００５】
本発明の実施形態に係る放送信号受信器において、周波数デインターリーバは、シンボルオフセット生成器をさらに備え、少なくとも１つのサブフレームが周波数デインターリーブされる場合、シンボルオフセット生成器は、それぞれのサブフレームの最初のシンボルに対してリセットされることができる。
【０００６】
また、本発明の実施形態に係る放送信号受信器において、シンボルオフセット生成器は、プリアンブルの最初のシンボルに対してリセットされることができる。
【０００７】
また、本発明の実施形態に係る放送信号受信器において、シンボルオフセット生成器は、シンボルペア毎（every）に新しいオフセットを生成し、シンボルペアは、連続する（consecutive）２個のシンボルを有することができる。
【０００８】
また、本発明の実施形態に係る放送信号受信器において、プリアンブルは、サブフレームに対する周波数インターリーバの有効化（イネーブル）又はバイパスが可能か否かを表す周波数インターリーバ情報を有し、周波数デインターリーバは、周波数インターリーバ情報に基づいてサブフレームを選択的にデインターリーブすることができる。
【０００９】
また、本発明の実施形態に係る放送信号受信器において、周波数デインターリーバは、オフセット加算ブロック及びアドレスチェックブロックをさらに備え、アドレスチェックブロックは、オフセット加算ブロックの出力アドレスを認証（validate）できる。
【００１０】
上述した技術的課題を解決するために、本発明の実施形態に係る放送信号受信方法は、受信放送信号を直交周波数分割多重（Orthogonal Frequency Division Multiplexing；ＯＦＤＭ）復調するステップと、放送信号を周波数デインターリーブするステップと、放送信号の信号フレームをパージングするステップと、放送信号の物理層パイプ（Physical layer Pipe；ＰＬＰ）データをビットドメインに変換し、変換したＰＬＰデータに前方誤り訂正（Forward Error Correction；ＦＥＣ）デコーディングを行うステップと、ＰＬＰデータを受信してデータストリームを出力するステップと、を有し、信号フレームは、ブートストラップ、プリアンブル、及び少なくとも１つのサブフレームを備え、周波数デインターリーブは、プリアンブルに対して行われ、少なくとも１つのサブフレームに対して選択的に行われることができる。
【００１１】
本発明の実施形態に係る放送信号受信方法において、周波数デインターリーブステップは、シンボルオフセット生成ステップをさらに有し、少なくとも１つのサブフレームが周波数デインターリーブされる場合、シンボルオフセット生成は、それぞれのサブフレームの最初のシンボルに対してリセットされることができる。
【００１２】
また、本発明の実施形態に係る放送信号受信方法において、周波数デインターリーブは、プリアンブルの最初のシンボルに対してリセットされることができる。
【００１３】
また、本発明の実施形態に係る放送信号受信方法において、シンボルオフセット生成ステップは、シンボルペア毎（every）に新しいオフセットを生成し、シンボルペアは、連続する２個のシンボルを有することができる。
【００１４】
また、本発明の実施形態に係る放送信号受信方法において、プリアンブルは、サブフレームに対する周波数インターリーブの有効化又はバイパスが可能か否かを表す周波数インターリーバ情報をさらに有し、周波数インターリーバ情報に基づいて少なくとも１つのサブフレームが選択的にデインターリーブされ得る。
【００１５】
また、本発明の実施形態に係る放送信号受信方法において、周波数デインターリーブステップは、オフセット加算ステップ及びアドレスチェックステップをさらに有し、アドレスチェックステップは、オフセット加算ステップの出力アドレスを認証できる。
【発明の効果】
【００１６】
本発明は、サービス特性によってデータを処理して各サービス又はサービスコンポーネントに対するＱｏＳ（Quality of Service）を制御することによって様々な放送サービスを提供することができる。
【００１７】
本発明は、同一のＲＦ（Radio Frequency）信号帯域幅を介して様々な放送サービスを送信することによって送信柔軟性（flexibility）を達成することができる。
【００１８】
本発明は、ＭＩＭＯ（Multiple-Input Multiple-Output）システムを用いてデータ送信効率及び放送信号の送受信ロバスト性（Robustness）を向上させることができる。
【００１９】
本発明によれば、モバイル受信装置を使用するか、又は室内環境であっても、エラー無しでディジタル放送信号を受信することができる放送信号送信及び受信方法及び装置を提供することができる。
【００２０】
以下、本発明の追加的な効果を実施形態と関連してより詳細に説明する。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置の構造を示す図である。
【図２】本発明の一実施形態に係る入力（インプット）フォーマッティング（Input formatting：入力フォーマット）ブロックを示す図である。
【図３】本発明の他の一実施形態に係る入力フォーマッティング（Input formatting：入力フォーマット）ブロックを示す図である。
【図４】本発明の他の一実施形態に係る入力フォーマッティング（Input formatting：入力フォーマット）ブロックを示す図である。
【図５】本発明の一実施形態に係るＢＩＣＭ（Bit Interleaved Coding & Modulation）ブロックを示す図である。
【図６】本発明の他の一実施形態に係るＢＩＣＭブロックを示す図である。
【図７】本発明の一実施形態に係るフレーム構築（ビルディング）（Frame Building：フレーム生成）ブロックを示す図である。
【図８】本発明の一実施形態に係るＯＦＤＭ（Orthogonal Frequency Division Multiplexing）生成（generation：ジェネレーション）ブロックを示す図である。
【図９】本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置の構造を示す図である。
【図１０】本発明の一実施形態に係るフレーム構造を示す図である。
【図１１】本発明の一実施形態に係るフレームのシグナリング階層構造を示す図である。
【図１２】本発明の一実施形態に係るプリアンブルシグナリングデータを示す図である。
【図１３】本発明の一実施形態に係るＰＬＳ１データを示す図である。
【図１４】本発明の一実施形態に係るＰＬＳ２データを示す図である。
【図１５】本発明の他の一実施形態に係るＰＬＳ２データを示す図である。
【図１６】本発明の一実施形態に係るフレームの論理（logical：ロジカル）構造を示す図である。
【図１７】本発明の一実施形態に係るＰＬＳ（Physical Layer Signaling）マッピングを示す図である。
【図１８】本発明の一実施形態に係るＥＡＣ（Emergency Alert Channel）マッピングを示す図である。
【図１９】本発明の一実施形態に係るＦＩＣ（Fast Information Channel）マッピングを示す図である。
【図２０】本発明の一実施形態に係るＤＰ（Data Pipe：データパイプ）のタイプを示す図である。
【図２１】本発明の一実施形態に係るＤＰ（Data Pipe：データパイプ）マッピングを示す図である。
【図２２】本発明の一実施形態に係るＦＥＣ（Forward Error Correction）構造を示す図である。
【図２３】本発明の一実施形態に係るビットインターリーブを示す図である。
【図２４】本発明の一実施形態に係るセル−ワード逆多重化（デマルチプレキシング）を示す図である。
【図２５】本発明の一実施形態に係る時間インターリーブを示す図である。
【図２６】本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの基本動作を示す図である。
【図２７】本発明の他の一実施形態に係るツイストされた行−列ブロックインターリーバの動作を示す図である。
【図２８】本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの対角線方向リードパターンを示す図である。
【図２９】本発明の一実施形態に係る各インターリーブ配列（アレイ）（array）からインターリーブされたＸＦＥＣＢＬＯＣＫを示す図である。
【図３０】本発明の他の一実施形態に係るＢＩＣＭブロックの詳細ブロック図である。
【図３１】本発明の他の一実施形態に係る放送信号送信器の構成を示す図である。
【図３２】本発明の実施形態に係る３２Ｋ  ＦＦＴモードに対するＦＩアドレス生成器を示す図である。
【図３３】本発明の実施形態に係る１６Ｋ  ＦＦＴモードに対するＦＩアドレス生成器を示す図である。
【図３４】本発明の実施形態に係る８Ｋ  ＦＦＴモードに対するＦＩアドレス生成器を示す図である。
【図３５】本発明の実施形態に係る放送信号のフレーム構造（ストラクチャ）を示す図である。
【図３６】本発明の実施形態に係る放送信号のフレーム構造に対する周波数インターリーブ動作を示す図である。
【図３７】本発明の一実施形態に係る放送信号周波数インターリーブ方法を示す図である。
【図３８】本発明の一実施形態に係る放送信号周波数インターリーブ方法を示す図である。
【図３９】本発明の一実施形態に係るフレームパージングブロックを示す図である。
【図４０】本発明の一実施形態に係るデマッピング＆デコーディングブロックを示す図である。
【図４１】本発明の一実施形態に係る受信器の信号処理及びデインターリーブ過程を示す図である。
【図４２】本発明の一実施形態に係る受信器の信号処理及びデインターリーブ過程を示す図である。
【図４３】本発明の実施形態に係る放送信号送信器の放送信号送信方法を示した順序図である。
【図４４】本発明の一実施形態に係る放送信号受信器の放送信号受信方法を示す図である。
【発明を実施するための形態】
【００２２】
〔発明を実施するための具体的な内容〕
本発明に対してさらに理解するために含まれ、本出願に含まれてその一部を構成する添付の図面は、本発明の原理を説明する詳細な説明と共に本発明の実施形態を示す。
【００２３】
本発明の好ましい実施形態に対して具体的に説明し、その例は添付した図面に示す。添付した図面を参照した以下の詳細な説明は、本発明の実施形態によって実現できる実施形態のみを示すというよりは、本発明の好ましい実施形態を説明するためのものである。次の詳細な説明は、本発明に対する徹底した理解を提供するために詳細事項を含む。しかしながら、本発明がこのような詳細事項無しで実行できるということは当業者に自明である。
【００２４】
本発明で使用される大部分の用語は当該分野で広く使用される一般的なものから選択されるが、一部の用語は出願人により任意に選択され、その意味は必要によって次の説明で詳細に叙述する。したがって、本発明は、用語の単純な名称や意味でない用語の意図した意味に基づいて理解されなければならない。
【００２５】
本発明は、次世代放送サービスに対する放送信号送信及び受信装置、及び方法を提供する。本発明の一実施形態に係る次世代放送サービスは、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを含む。本発明は一実施形態に従って非ＭＩＭＯ（non-Multiple Input Multiple Output）又はＭＩＭＯ方式により次世代放送サービスに対する放送信号を処理することができる。本発明の一実施形態に係る非ＭＩＭＯ方式は、ＭＩＳＯ（Multiple Input Single Output）方式、ＳＩＳＯ（Single Input Single Output）方式などを含むことができる。
【００２６】
以下、説明の便宜のためにＭＩＳＯ又はＭＩＭＯ方式は２つのアンテナを使用するが、本発明は２つ以上のアンテナを使用するシステムに適用できる。本発明は、特定用途に要求される性能を達成し、かつ受信器の複雑度を最小化するために最適化した３つの物理（フィジカル）プロファイル（PHY profile）（ベース（base）、ハンドヘルド（handheld）、アドバンスド（advanced）プロファイル）を定義することができる。物理プロファイルは、該当する受信器が実現しなければならない全ての構造のサブセットである。
【００２７】
３つの物理プロファイルは大部分の機能ブロックを共有するが、特定ブロック及び／又はパラメータにおいては若干異なる。今後に追加で物理プロファイルが定義できる。システムの発展のために、フューチャ（次世代、将来の）プロファイルはＦＥＦ（Future Extension Frame）を介して単一ＲＦ（Radio Frequency）チャネルに存在するプロファイルと多重化（マルチプレキシング）されることもできる。各物理プロファイルに関する詳細な内容は後述する。
【００２８】
１．ベースプロファイル
ベースプロファイルは主にルーフトップ（roof-top）アンテナと接続される固定された受信装置の主な用途を示す。ベースプロファイルはある場所に移動できるが、比較的停止（相対的に静止）した受信範疇に属する携帯用装置も含むことができる。ベースプロファイルの用途は若干の改善された実行によりハンドヘルド装置又は車両用に拡張できるが、このような使用用途はベースプロファイル受信器動作では期待されない。
【００２９】
受信のターゲット信号対雑音比の範囲は略１０乃至２０ｄＢであるが、これは既存の放送システム（例えば、ＡＴＳＣ  Ａ／５３）の１５ｄＢ信号対雑音比の受信能力を含む。受信器複雑度及び消費電力は、ハンドヘルドプロファイルを使用するバッテリで駆動されるハンドヘルド装置ほど重要でない。ベースプロファイルに対する重要システムパラメータが以下の＜表１＞に記載されている。
【００３０】
＜表１＞
【表１】
0006396592.tif 000002
【００３１】
２．ハンドヘルドプロファイル
ハンドヘルドプロファイルは、バッテリ電源で駆動されるハンドヘルド及び車両用装置における使用のために設計される。当該装置は歩行者又は車両速度で移動することができる。受信器の複雑度だけでなく、消費電力はハンドヘルドプロファイルの装置の実現のために非常に重要である。ハンドヘルドプロファイルのターゲット信号対雑音比の範囲は略０乃至１０ｄＢであるが、より低い室内受信のために意図された場合、０ｄＢ以下に達するように設定できる。
【００３２】
低信号対雑音比の能力だけでなく、受信器のモビリティにより表れたドップラ効果に対する復原力はハンドヘルドプロファイルの最も重要な性能属性である。ハンドヘルドプロファイルに対する重要なシステムパラメータが以下の＜表２＞に記載されている。
【００３３】
＜表２＞
【表２】
0006396592.tif 000003
【００３４】
３．アドバンスドプロファイル
アドバンスドプロファイルは、より大きい実行複雑度に対する代価としてより高いチャネル能力を提供する。当該プロファイルはＭＩＭＯ送信及び受信を使用することを要求し、ＵＨＤＴＶサービスはターゲット用途であり、このために当該プロファイルが特別に設計される。向上した能力は与えられた帯域幅でサービス数の増加、例えば、多数のＳＤＴＶ又はＨＤＴＶサービスを可能にする（許容する）ことにも使用できる。
【００３５】
アドバンスドプロファイルのターゲット信号対雑音比の範囲は略２０乃至３０ｄＢである。ＭＩＭＯ送信は初期には既存の楕円分極送信機器を使用し、以後に全出力交差分極送信に拡張できる。アドバンスドプロファイルに対する重要なシステムパラメータが以下の＜表３＞に記載されている。
【００３６】
＜表３＞
【表３】
0006396592.tif 000004
【００３７】
この場合、ベースプロファイルは、地上波放送サービス及びモバイル放送サービスの全てに対するプロファイルに使用できる。即ち、ベースプロファイルは、モバイルプロファイルを含むプロファイルの概念を定義するために使用できる。また、アドバンスドプロファイルは、ＭＩＭＯを有するベースプロファイルに対するアドバンスドプロファイルとＭＩＭＯを有するハンドヘルドプロファイルに対するアドバンスドプロファイルとに区分できる。そし、当該３個のプロファイルは設計者の意図によって変更できる。
【００３８】
次の用語及び定義は本発明に適用できる。次の用語及び定義は設計によって変更できる。
【００３９】
補助ストリーム：フューチャエクステンション（future extension：今後（将来）の拡張）又は放送社やネットワークオペレータ（運営者）により要求されるにつれて、使用できる未だ定義されていない変調及びコーディングのデータを伝達するセルのシーケンス
【００４０】
ベースデータパイプ（base data pipe）：サービスシグナリングデータを伝達するデータパイプ
【００４１】
ベースバンドフレーム（又は、ＢＢ  ＦＲＡＭＥ）：１つのＦＥＣエンコーディング過程（ＢＣＨ及びＬＤＰＣエンコーディング）に対する入力を形成するＫｂｃｈビットの集合
【００４２】
セル（cell）：ＯＦＤＭ送信の１つのキャリアにより伝達される変調値
【００４３】
コーディングブロック（coded block）：ＰＬＳ１データのＬＤＰＣエンコード（符号化）されたブロック又はＰＬＳ２データのＬＤＰＣエンコードされたブロックのうちの１つ
【００４４】
データパイプ（data pipe）：１つ又は複数（多数）のサービス又はサービスコンポーネントを伝達することができるサービスデータ、又は関連したメタデータを伝達する物理層（physical layer）における論理チャネル
【００４５】
データパイプユニット（ＤＰＵ：Data Pipe Unit）：データセルをフレームにおけるデータパイプに割り当てることができる基本ユニット
【００４６】
データシンボル（data symbol）：プリアンブルシンボルでないフレームでのＯＦＤＭシンボル（フレームシグナリングシンボル及びフレームエッジ（edge）シンボルはデータシンボルに含まれる。）
【００４７】
ＤＰ＿ＩＤ：当該８ビットフィールドは、ＳＹＳＴＥＭ＿ＩＤにより識別されたシステム内でデータパイプを一意（唯一）に識別する。
【００４８】
ダミーセル（dummy cell）：ＰＬＳ（Physical Layer Signaling）シグナリング、データパイプ、又は補助ストリームのために使用されないで残っている容量を詰める（埋める）のに使用される疑似ランダム値を伝達するセル
【００４９】
ＦＡＣ（Emergency Alert Channel：非常警報チャネル）：ＥＡＳ情報データを伝達するフレームのうちの一部
【００５０】
フレーム（frame）：プリアンブルで始まりフレームエッジシンボルで終了する物理層（physical layer）タイムスロット
【００５１】
フレーム反復（レピティション）ユニット（frame repetition unit：フレーム反復単位）：スーパーフレーム（super-frame）で８回反復されるＦＥＦを含む同一又は異なる物理プロファイルに属するフレームの集合
【００５２】
ＦＩＣ（Fast Information Channel：高速情報チャネル）：サービスと当該ベースデータパイプとの間のマッピング情報を伝達するフレームにおける論理チャネル
【００５３】
ＦＥＣＢＬＯＣＫ：データパイプデータのＬＤＰＣエンコードされたビットの集合
【００５４】
高速フーリエ変換（Fast Fourier Transform；ＦＦＴ）サイズ：基本周期Ｔのサイクルで表現されたアクティブシンボル周期Ｔｓと同一の特定モードに使用される名目上のＦＦＴサイズ
【００５５】
フレームシグナリングシンボル（frame signaling symbol）：ＰＬＳデータの一部を伝達する、ＦＦＴサイズ、ガードインターバル（guard interval）、及びスキャタード（scattered）パイロットパターンの特定の組み合わせにおけるフレームの開始で使用されるより高いパイロット密度を有するＯＦＤＭシンボル
【００５６】
フレームエッジシンボル（frame edge symbol）：ＦＦＴサイズ、ガードインターバル、及びスキャタードパイロットパターンの特定の組み合わせにおけるフレームの端で使用される、より高いパイロット密度を有するＯＦＤＭシンボル
【００５７】
フレームグループ（frame-group）：スーパーフレームで同一の物理プロファイルタイプを有する全てのフレームの集合
【００５８】
フューチャエクステンションフレーム（future extension frame：今後拡張フレーム）：プリアンブルで始める、今後拡張に使用できるスーパーフレーム内で（における）物理層（physical layer）タイムスロット
【００５９】
フューチャキャスト（future cast）ＵＴＢシステム：入力が１つ又は複数のＭＰＥＧ２−ＴＳ又はＩＰ（Internet protocol）又は一般ストリームであり、出力がＲＦシグナルである提案された物理層（physical layer）放送システム
【００６０】
入力ストリーム（input stream：入力ストリーム）：システムにより最終（エンド）ユーザに伝達されるサービスの調和（集合）（ensemble）のためのデータのストリーム
【００６１】
ノーマル（normal）データシンボル：フレームシグナリングシンボル及びフレームエッジシンボルを除外した（以外の）データシンボル
【００６２】
物理プロファイル（PHY profile）：該当する受信器が実現しなければならない全ての構造のサブセット
【００６３】
ＰＬＳ：ＰＬＳ１及びＰＬＳ２で構成された物理層（physical layer）シグナリングデータ
【００６４】
ＰＬＳ１：ＰＬＳ２のデコーディングに必要とされるパラメータだけでなく、システムに関する基本情報を伝達する固定されたサイズ、コーディング、変調を有するＦＳＳ（Frame Signaling Symbol）に伝達されるＰＬＳデータの第１（最初）の集合
【００６５】
ＮＯＴＥ：ＰＬＳ１データはフレームグループの期間（デュレーション）（duration）の間一定である。
【００６６】
ＰＬＳ２：データパイプ及びシステムに関するより詳細なＰＬＳデータを伝達するＦＳＳで送信されるＰＬＳデータの第２の集合
【００６７】
ＰＬＳ２ダイナミック（dynamic：動的）データ：フレーム毎にダイナミック（dynamic：動的）に変化するＰＬＳ２データ
【００６８】
ＰＬＳ２スタティック（static：静的）データ：フレームグループの期間の間スタティック（static：静的）なＰＬＳ２データ
【００６９】
プリアンブルシグナリングデータ（preamble signaling data）：プリアンブルシンボルにより伝達され、システムの基本モードを確認するのに使用されるシグナリングデータ
【００７０】
プリアンブルシンボル（preamble symbol）：基本ＰＬＳデータを伝達し、フレームの開始に位置する固定長（固定された長さ）のパイロットシンボル
【００７１】
ＮＯＴＥ：プリアンブルシンボルは、システム信号、そのタイミング、周波数オフセット、及びＦＦＴサイズを検出するために高速初期バンドスキャンに主に使用される。
【００７２】
今後の使用（future use）のためにリザーブ（リザーブド）（reserved）：現在文書で定義されないが、今後に定義できる
【００７３】
スーパーフレーム（super frame）：８個のフレーム反復単位の集合
【００７４】
時間インターリーブ（タイムインターリービング）ブロック（time interleaving block：TI block）：時間インターリーバ（タイムインターリーバ）メモリの１つの用途に該当する、時間インターリーブが実行されるセルの集合
【００７５】
時間インターリーブグループ（time interleaving group：TI group）：整数、ダイナミック（dynamic：動的）に変化するＸＦＥＣＢＬＯＣＫの数からなる、特定データパイプに対するダイナミック（dynamic：動的）な容量割当が実行される単位
【００７６】
ＮＯＴＥ：時間インターリーブグループは、１つのフレームに直接マッピングされるか、又は複数のフレームにマッピングできる。時間インターリーブグループは、１つ又は複数の時間インターリーブブロックを含むことができる。
【００７７】
タイプ１のデータパイプ（Type 1 DP）：全てのデータパイプがフレームにＴＤＭ（Time Division Multiplexing）方式によりマッピングされるフレームのデータパイプ
【００７８】
タイプ２のデータパイプ（Type 2 DP）：全てのデータパイプがフレームにＦＤＭ方式によりマッピングされるフレームのデータパイプ
【００７９】
ＸＦＥＣＢＬＯＣＫ：１つのＬＤＰＣ  ＦＥＣＢＬＯＣＫの全てのビットを伝達するＮcells（個の）セルの集合
【００８０】
図１は、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置の構造を示す。
【００８１】
本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置は、入力（インプット）フォーマットブロック（Input Format block）１０００、ＢＩＣＭ（bit interleaved coding & modulation）ブロック１０１０、フレーム構築（ビルディング）ブロック（Frame building block）１０２０、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）生成（ジェネレーション）ブロック（OFDM generation block）１０３０、及びシグナリング生成ブロック１０４０を含むことができる。放送信号送信装置の各ブロックの動作について説明する。
【００８２】
ＩＰストリーム／パケット及びＭＰＥＧ２−ＴＳは主要入力フォーマットであり、他のストリームタイプは一般ストリームとして扱われる。これらのデータ入力に追加して、管理情報が入力されて各入力ストリームに対する当該帯域幅のスケジューリング及び割当を制御する。１つ又は複数のＴＳストリーム、ＩＰストリーム、及び／又は一般ストリーム入力が同時に可能である。
【００８３】
入力フォーマットブロック１０００は、各々の入力ストリームを独立したコーディング及び変調が適用される１つ又は複数のデータパイプに逆多重化することができる。データパイプはロバスト性（robustness）の制御のための基本単位であり、これはＱｏＳ（Quality of Service）に影響を及ぼす。１つ又は複数のサービス又はサービスコンポーネントが１つのデータパイプにより伝達できる。入力フォーマットブロック１０００の詳細な動作は後述する。
【００８４】
データパイプは、１つ又は複数のサービスもしくはサービスコンポーネントを伝達することができるサービスデータ、又は関連メタデータを伝達する物理層（physical layer）における論理チャネルである。
【００８５】
また、データパイプユニットは、１つのフレームでデータセルをデータパイプに割り当てるための基本ユニットである。
【００８６】
入力フォーマットブロック１０００で、パリティ（parity）データはエラー訂正のために追加され、エンコードされたビットストリームは複素数値コンステレーションシンボルにマッピングされる。当該シンボルは、当該データパイプに使用される特定のインターリーブの深さに亘ってインターリーブされる。アドバンスドプロファイルにおいて、ＢＩＣＭブロック１０１０でＭＩＭＯエンコーディングが実行され、追加のデータパス（経路）がＭＩＭＯ送信のために出力に追加される。ＢＩＣＭブロック１０１０の詳細な動作は後述する。
【００８７】
フレーム構築ブロック１０２０は、１つのフレーム内で入力データパイプのデータセルをＯＦＤＭシンボルにマッピングすることができる。マッピング後、周波数領域ダイバーシチのために、特に周波数選択的フェージングチャネルを防止するために、周波数インターリーブが用いられる。フレーム構築ブロック１０２０の詳細な動作は後述する。
【００８８】
プリアンブルを各フレームの開始（位置）に挿入した後、ＯＦＤＭ生成ブロック１０３０は、サイクリックプレフィックス（cyclic prefix）をガードインターバルとして有する既存のＯＦＤＭ変調を適用することができる。アンテナスペースダイバーシチのために、分散された（distributed）ＭＩＳＯ方式が送信器に亘って適用される。また、ＰＡＰＲ（Peak-To-Average Power Ratio）方式が時間領域で実行される。柔軟なネットワーク方式のために、該当の提案は様々なＦＦＴサイズ、ガードインターバルの長さ、当該パイロットパターンの集合を提供する。ＯＦＤＭ生成ブロック１０３０の詳細な動作は後述する。
【００８９】
シグナリング生成ブロック１０４０は、各機能ブロックの動作に使用される物理層（physical layer）シグナリング情報を生成することができる。また、当該シグナリング情報は関心ある（対象の）サービスが受信器側で適切に復旧されるように送信される。シグナリング生成ブロック１０４０の詳細な動作は後述する。
【００９０】
図２、図３、及び図４は、本発明の実施形態に係る入力フォーマットブロック１０００を示す。各図面について説明する。
【００９１】
図２は、本発明の一実施形態に係る入力フォーマットブロックを示す。図２は、入力信号が単一入力ストリーム（single input stream）のときの入力フォーマットブロックを示す。
【００９２】
図２に示された入力フォーマットブロックは、図１を参照して説明した入力フォーマットブロック１０００の一実施形態に該当する。
【００９３】
物理層（physical layer）への入力は１つ又は複数のデータストリームで構成できる。各々のデータストリームは１つのデータパイプにより伝達される。モードアダプテーション（mode adaptation：モード適応）モジュールは、入力されるデータストリームをＢＢＦ（BaseBand Frame）のデータフィールドにスライスする。当該システムは、３種類の入力データストリーム、即ちＭＰＥＧ２−ＴＳ、ＩＰ、ＧＳ（Generic Stream）をサポートする。ＭＰＥＧ２−ＴＳは、第１のバイトが同期バイト（０×４７）である固定長（１８８バイト）のパケットを特徴とする。ＩＰストリームは、ＩＰパケットヘッダ内でシグナリングされる可変長ＩＰデータグラムパケットで構成される。当該システムは、ＩＰストリームに対してＩＰｖ４及びＩＰｖ６を全てサポートする。ＧＳは、カプセル化パケットヘッダ内でシグナリングされる可変長パケット又は固定長パケットで構成できる。
【００９４】
（ａ）は、信号データパイプに対するモードアダプテーション（mode adaptation：モード適応）ブロック２０００、及びストリームアダプテーション（stream adaptation：ストリーム適応）２０１０を示し、（ｂ）は、ＰＬＳデータを生成及び処理するためのＰＬＳ生成ブロック２０２０及びＰＬＳスクランブラ２０３０を示す。各ブロックの動作について説明する。
【００９５】
入力ストリームスプリッタは、入力されたＴＳ、ＩＰ、ＧＳストリームを複数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分割する。モードアダプテーション（mode adaptation：モード適応）モジュール２０１０は、ＣＲＣエンコーダ、ＢＢ（Baseband）フレームスライサ、及びＢＢフレームヘッダ挿入ブロックで構成される。
【００９６】
ＣＲＣエンコーダは、ユーザパケット（user packet：ＵＰ）レベルでのエラー検出のための３種類のＣＲＣエンコーディング、即ちＣＲＣ−８、ＣＲＣ−１６、ＣＲＣ−３２を提供する。算出されたＣＲＣバイトはＵＰの後に添付される。ＣＲＣ−８はＴＳストリームに使われ、ＣＲＣ−３２はＩＰストリームに使用される。ＧＳストリームがＣＲＣエンコーディングを提供しなければ、提案されたＣＲＣエンコーディングが適用されなければならない。
【００９７】
ＢＢフレームスライサは、入力を内部論理ビットフォーマットにマッピングする。第１の受信ビットはＭＳＢとして定義する。ＢＢフレームスライサは、使用可能データフィールド容量と同一の数の入力ビットを割り当てる。ＢＢＦペイロードと同一の数の入力ビットを割り当てるために、ＵＰストリームがＢＢＦのデータフィールドに合うようにスライスされる。
【００９８】
ＢＢフレームヘッダ挿入ブロックは、２バイトの固定長ＢＢＦヘッダをＢＢフレームの前に挿入することができる。ＢＢＦヘッダは、ＳＴＵＦＦＩ（１ビット）、ＳＹＮＣＤ（１３ビット）、及びＲＦＵ（２ビット）で構成される。固定された（固定長の）２バイトＢＢＦヘッダだけでなく、ＢＢＦは２バイトＢＢＦヘッダの端に拡張フィールド（１又は３バイト）を有することができる。
【００９９】
ストリームアダプテーション（stream adaptation：ストリーム適応）２０１０は、スタッフィング（stuffing）挿入ブロック及びＢＢスクランブラで構成される。スタッフィング挿入ブロックは、スタッフィングフィールドをＢＢフレームのペイロードに挿入することができる。ストリームアダプテーション（stream adaptation：ストリーム適応）に対する入力データがＢＢフレームを詰めるのに充分であれば、ＳＴＵＦＦＩは０に設定され、ＢＢＦはスタッフィングフィールドを有しない。そうでなければ、ＳＴＵＦＦＩは１に設定され、スタッフィングフィールドはＢＢＦヘッダの直後に挿入される。スタッフィングフィールドは、２バイトのスタッフィングフィールドヘッダ及び可変サイズのスタッフィングデータを含む。
【０１００】
ＢＢスクランブラは、エネルギ分散のために完全なＢＢＦをスクランブルする。スクランブルシーケンスは、ＢＢＦと同期化される。スクランブルシーケンスは、フィードバックシフトレジスタにより生成される。
【０１０１】
ＰＬＳ生成ブロック２０２０は、ＰＬＳデータを生成することができる。ＰＬＳは、受信器で物理層（レイヤ）（physical layer）データパイプに接続できる手段を提供する。ＰＬＳデータは、ＰＬＳ１データ及びＰＬＳ２データで構成される。
【０１０２】
ＰＬＳ１データは、ＰＬＳ２データのデコーディングに必要なパラメータだけでなく、システムに関する基本情報を伝達する固定されたサイズ、コーディング、変調を有するフレームからＦＳＳに伝達されるＰＬＳデータの第１の集合である。ＰＬＳ１データは、ＰＬＳ２データの受信及びデコーディングを可能にするのに要求されるパラメータを含む基本送信パラメータを提供する。また、ＰＬＳ１データはフレームグループの期間の間一定である。
【０１０３】
ＰＬＳ２データは、データパイプ及びシステムに関するより詳しいＰＬＳデータを伝達するＦＳＳで送信されるＰＬＳデータの第２の集合である。ＰＬＳ２は、受信器が所望のデータパイプをデコード（復号）するのに充分な情報を提供するパラメータを含む。ＰＬＳ２シグナリングは、ＰＬＳ２スタティック（static：静的）データ（ＰＬＳ２−ＳＴＡＴデータ）及びＰＬＳ２ダイナミック（dynamic：動的）データ（ＰＬＳ２−ＤＹＮデータ）の２種類のパラメータでさらに構成される。ＰＬＳ２スタティック（static：静的）データは、フレームグループの期間の間スタティック（static：静的）なＰＬＳ２データであり、ＰＬＳ２ダイナミック（dynamic：動的）データはフレーム毎にダイナミック（dynamic：動的）に変化するＰＬＳ２データである。
【０１０４】
ＰＬＳデータに関する詳細な内容は後述する。
【０１０５】
ＰＬＳスクランブラ２０３０は、エネルギ分散のために生成されたＰＬＳデータをスクランブルすることができる。
【０１０６】
前述したブロックは、省略されることもでき、類似又は同一の機能を有するブロックにより置き換えることもできる。
【０１０７】
図３は、本発明の他の一実施形態に係る入力フォーマットブロックを示す。
【０１０８】
図３に図示された入力フォーマットブロックは、図１を参照して説明した入力（インプット）フォーマットブロック１０００の一実施形態に該当する。
【０１０９】
図３は、入力信号がマルチ入力ストリーム（multi input stream：複数（多数）の入力ストリーム）に該当する場合、入力フォーマットブロックのモードアダプテーション（mode adaptation：モード適応）ブロックを示す。
【０１１０】
マルチ入力ストリーム（multi input stream：複数の入力ストリーム）を処理するための入力フォーマットブロックのモードアダプテーション（mode adaptation：モード適応）ブロックは、複数の入力ストリームを独立して処理することができる。
【０１１１】
図３を参照すると、マルチ入力ストリーム（multi input stream：複数の入力ストリーム）を各々処理するためのモードアダプテーション（mode adaptation：モード適応）ブロックは、入力ストリームスプリッタ（input stream splitter）３０００、入力ストリームシンクロナイザ（同調器、同期化装置）（input stream synchronizer）３０１０、コンペンセーティングディレイ（遅延補償）（compensation delay：補償遅延）ブロック３０２０、ヌルパケット削除（ディリーション）ブロック（null packet deletion block）３０３０、ヘッダ圧縮（コンプレッション）ブロック（header compression block）３０４０、ＣＲＣエンコーダ（CRC encoder）３０５０、ＢＢフレームスライサ（BB frame slicer）３０６０、及びＢＢヘッダ挿入ブロック（BB header insertion block）３０７０を含むことができる。モードアダプテーション（mode adaptation：モード適応）ブロックの各ブロックについて説明する。
【０１１２】
ＣＲＣエンコーダ３０５０、ＢＢフレームスライサ３０６０、及びＢＢヘッダ挿入ブロック３０７０の動作は、図２を参照して説明したＣＲＣエンコーダ、ＢＢフレームスライサ、及びＢＢヘッダ挿入ブロックの動作に該当するので、その説明は省略する。
【０１１３】
入力ストリームスプリッタ３０００は、入力されたＴＳ、ＩＰ、ＧＳストリームを複数のサービス又はサービスコンポーネント（オーディオ、ビデオなど）ストリームに分割する。
【０１１４】
入力ストリームシンクロナイザ３０１０は、ＩＳＳＹと呼ばれることができる。ＩＳＳＹは如何なる入力データフォーマットに対してもＣＢＲ（Constant Bit Rate）及び一定の終端間送信（end-to-end transmission）遅延を保証（保障）する（のに）適した手段を提供することができる。ＩＳＳＹは、ＴＳを伝達する複数のデータパイプの場合に常に用いられ、ＧＳストリームを伝達する複数のデータパイプに選択的に用いられる。
【０１１５】
コンペンセーティングディレイ（compensation delay：補償遅延）ブロック３０２０は、受信器で追加のメモリを必要とせず、ＴＳパケット再結合メカニズムを可能にするためにＩＳＳＹ情報の挿入に後続する分割されたＴＳパケットストリームを遅延させることができる。
【０１１６】
ヌルパケット削除ブロック３０３０は、ＴＳ入力ストリームの場合のみに使用される。一部のＴＳ入力ストリーム又は分割されたＴＳストリームは、ＶＢＲ（Variable Bit-Rate）サービスをＣＢＲ  ＴＳストリームに収容するために存在する複数のヌルパケットを有することができる。この場合、不要な送信オーバーヘッドを避けるために、ヌルパケットは確認されて送信されないことがある。受信器で、削除されたヌルパケットは送信（の際）に挿入されたＤＮＰ（Deleted Null-Packet：削除されたヌルパケット）カウンタを参照して元の存在していた正確な場所に再挿入できるので、ＣＢＲが保証され、タイムスタンプ（ＰＣＲ）更新の必要がなくなる。
【０１１７】
ヘッダ圧縮ブロック３０４０は、ＴＳ又はＩＰ入力ストリームに対する送信効率を増加させるためにパケットヘッダ圧縮を提供することができる。受信器はヘッダの特定部分に対する先験的な（a priori）情報を有することができるので、この知られた（既知の）情報（known information）は送信器から削除できる。
【０１１８】
ＴＳに対し、受信器は、同期バイト構成（０×４７）及びパケット長（１８８バイト）に関する先験的な情報を有することができる。入力されたＴＳが１つのＰＩＤのみを有するコンテンツを伝達すれば、即ち、１つのサービスコンポーネント（ビデオ、オーディオなど）、又はサービスサブコンポーネント（ＳＶＣベースレイヤ、ＳＶＣインヘンスメント（エンハンスメント、拡張）レイヤ、ＭＶＣベースビュー、又はＭＶＣ依存ビュー）に対してのみ、ＴＳパケットヘッダ圧縮がＴＳに（選択的に）適用できる。ＴＳパケットヘッダ圧縮は、入力ストリームがＩＰストリームの場合、選択的に使用される。上記ブロックは、省略されるか、類似又は同一の機能を有するブロックに置き換えることができる。
【０１１９】
図４は、本発明の他の実施形態に係る入力フォーマットブロックを示す。
【０１２０】
図４に図示された入力フォーマットブロックは、図１を参照して説明した入力フォーマットブロック１０００の一実施形態に該当する。
【０１２１】
図４は、入力信号がマルチ入力ストリーム（multi input stream：複数の入力ストリーム）に該当する場合、入力フォーマットブロックのストリームアダプテーション（stream adaptation：ストリーム適応）ブロックを示す。
【０１２２】
図４を参照すると、マルチ入力ストリーム（multi input stream：複数の入力ストリーム）を各々処理するためのモードアダプテーション（mode adaptation：モード適応）ブロックは、スケジューラ４０００、１フレームディレイ（遅延）（delay）ブロック４０１０、スタッフィング挿入ブロック４０２０、帯域内（インバンド）（In-band）シグナリングブロック４０３０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０、及びＰＬＳスクランブラ４０６０を含むことができる。ストリームアダプテーション（stream adaptation：ストリーム適応）ブロックの各ブロックについて説明する。
【０１２３】
スタッフィング挿入ブロック４０２０、ＢＢフレームスクランブラ４０４０、ＰＬＳ生成ブロック４０５０、ＰＬＳスクランブラ４０６０の動作は、図２を参照して説明したスタッフィング挿入ブロック、ＢＢスクランブラ、ＰＬＳ生成ブロック、ＰＬＳスクランブラ４０６０の動作に該当するので、その説明は省略する。
【０１２４】
スケジューラ４０００は、各データパイプのＦＥＣＢＬＯＣＫの量から全体フレーム（全フレーム）に亘って全体のセル割当を決定することができる。ＰＬＳ、ＥＡＣ、及びＦＩＣに対する割当を含み、スケジューラは、フレームのＦＳＳのＰＬＳセル又は帯域内（In-band）シグナリングで送信されるＰＬＳ２−ＤＹＮデータの値を生成する。ＦＥＣＢＬＯＣＫ、ＥＡＣ、ＦＩＣに関する詳細な内容は後述する。
【０１２５】
１フレームディレイ（delay）ブロック４０１０は、次のフレームに関するスケジューリング情報がデータパイプに挿入される帯域内（In-band）シグナリング情報に関する現フレームを介して送信できるように入力データを１つの送信フレームだけ遅延させることができる。
【０１２６】
帯域内（In-band）シグナリングブロック４０３０は、ＰＬＳ２データの遅延されない部分をフレームのデータパイプに挿入することができる。
【０１２７】
前述したブロックは、省略されるか、類似又は同一の機能を有するブロックに置き換えることができる。
【０１２８】
図５は、本発明の一実施形態に係るＢＩＣＭブロックを示す。
【０１２９】
図５に図示されたＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の一実施形態に該当する。
【０１３０】
前述したように、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置は、地上波放送サービス、モバイル放送サービス、ＵＨＤＴＶサービスなどを提供することができる。
【０１３１】
ＱｏＳが本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置により提供されるサービスの特性に依存するので、各々のサービスに該当するデータは互いに異なる方式により処理されなければならない。したがって、本発明の一実施形態に係るＢＩＣＭブロックは、ＳＩＳＯ、ＭＩＳＯ、ＭＩＭＯ方式を各々のデータパスに該当するデータパイプに独立して適用することによって、各データパイプを独立して処理することができる。結果的に、本発明の一実施形態に係る次世代放送サービスに対する放送信号送信装置は、各々のデータパイプを介して送信される各サービス又はサービスコンポーネントに対するＱｏＳを調節することができる。
【０１３２】
（ａ）は、ベースプロファイル及びハンドヘルドプロファイルにより共有されるＢＩＣＭブロックを示し、（ｂ）は、アドバンスドプロファイルのＢＩＣＭブロックを示す。
【０１３３】
ベースプロファイル及びハンドヘルドプロファイルにより共有されるＢＩＣＭブロック及びアドバンスドプロファイルのＢＩＣＭブロックは、各々のデータパイプを処理するための複数の処理ブロックを含むことができる。
【０１３４】
ベースプロファイル及びハンドヘルドプロファイルに対するＢＩＣＭブロック及びアドバンスドプロファイルに対するＢＩＣＭブロックの各々の処理ブロックについて説明する。
【０１３５】
ベースプロファイル及びハンドヘルドプロファイルに対するＢＩＣＭブロックの処理ブロック５０００は、データＦＥＣエンコーダ５０１０、ビットインターリーバ５０２０、コンステレーションマッパ（mapper）５０３０、ＳＳＤ（signal space  ダイバーシチ）エンコーディングブロック５０４０、及び時間インターリーバ５０５０を含むことができる。
【０１３６】
データＦＥＣエンコーダ５０１０は、外部コーディング（ＢＣＨ）及び内部コーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成するために入力ＢＢＦにＦＥＣエンコーディングを実行する。外部コーディング（ＢＣＨ）は選択的なコーディング方法である。データＦＥＣエンコーダ５０１０の具体的な動作については後述する。
【０１３７】
ビットインターリーバ５０２０は、効率的に実現可能な構造を提供しながらデータＦＥＣエンコーダ５０１０の出力をインターリーブしてＬＤＰＣコード及び変調方式の組み合わせにより最適化された性能を達成することができる。ビットインターリーバ５０２０の具体的な動作については後述する。
【０１３８】
コンステレーションマッパ５０３０は、ＱＰＳＫ、ＱＡＭ−１６、不均一ＱＡＭ（ＮＵＱ−６４、ＮＵＱ−２５６、ＮＵＱ−１０２４）、又は不均一コンステレーション（ＮＵＣ−１６、ＮＵＣ−６４、ＮＵＣ−２５６、ＮＵＣ−１０２４）を用いてベース及びハンドヘルドプロファイルでビットインターリーバ５０２０からの各々のセルワードを変調するか、又はアドバンスドプロファイルでセルワードデマルチプレクサ５０１０−１からのセルワードを変調して、電力（パワー）が正規化されたコンステレーションポイントｅlを提供することができる。当該コンステレーションマッピングは、データパイプに対してのみ適用される。ＮＵＱが任意の形態を有する一方、ＱＡＭ−１６及びＮＵＱは正四角形の形態を有することが観察される。各々のコンステレーションが９０度の倍数だけ回転されれば、回転されたコンステレーションは元のものと正確に重なる。回転対称特性によって実数及び虚数コンポーネントの容量及び平均電力が互いに同一になる。ＮＵＱ及びＮＵＣは全て各コードレート（code rate）に対して特別に定義され、使用される特定の１つはＰＬＳ２データに保管されたパラメータＤＰ＿ＭＯＤによりシグナリングされる。
【０１３９】
ＳＳＤエンコーディングブロック５０４０は、２次元、３次元、４次元でセルをフリーコーディングし、難しいフェージング条件で受信ロバスト性（robustness）を増加させることができる。
【０１４０】
時間インターリーバ５０５０は、データパイプレベルで動作することができる。時間インターリーブのパラメータは、各々のデータパイプに対して異なるように設定できる。時間インターリーバ５０５０の具体的な動作に関しては後述する。
【０１４１】
アドバンスドプロファイルに対するＢＩＣＭブロックの処理ブロック５０００−１は、データＦＥＣエンコーダ、ビットインターリーバ、コンステレーションマッパ、及び時間インターリーバを含むことができる。
【０１４２】
但し、処理ブロック５０００−１は、セルワードデマルチプレクサ５０１０−１及びＭＩＭＯエンコーディングブロック５０２０−１をさらに含むという点で処理ブロック５０００と区別される。
【０１４３】
また、処理ブロック５０００−１におけるデータＦＥＣエンコーダ、ビットインターリーバ、コンステレーションマッパ、時間インターリーバの動作は、前述したデータＦＥＣエンコーダ５０１０、ビットインターリーバ５０２０、コンステレーションマッパ５０３０、時間インターリーバ５０５０の動作に該当するので、その説明は省略する。
【０１４４】
セルワードデマルチプレクサ５０１０−１は、アドバンスドプロファイルのデータパイプがＭＩＭＯ処理のために単一セルワードストリームを二重セルワードストリームに分離するのに使用される。セルワードデマルチプレクサ５０１０−１の具体的な動作に関しては後述する。
【０１４５】
ＭＩＭＯエンコーディングブロック５０２０−１は、ＭＩＭＯエンコーディング方式を用いてセルワードデマルチプレクサ５０１０−１の出力を処理することができる。ＭＩＭＯエンコーディング方式は、放送信号送信のために最適化された。ＭＩＭＯ技術は、容量増加を得るための有望な方式であるが、チャネル特性に依存する。特別に放送に対し、互いに異なる信号伝搬特性による２つのアンテナ間の受信信号電力の差、又はチャネルの強いＬＯＳコンポーネントはＭＩＭＯから容量利得を得ることを難しくする。提案されたＭＩＭＯエンコーディング方式は、ＭＩＭＯ出力信号のうちの１つの位相ランダム化及び回転ベース（基盤）プリコーディングを用いてこの問題を克服する。
【０１４６】
ＭＩＭＯエンコーディングは、送信器及び受信器の全てで少なくとも２つのアンテナを必要とする２×２ＭＩＭＯシステムのために意図される。２つのＭＩＭＯエンコーディングモードは、本提案であるＦＲ−ＳＭ（Full-Rate Spatial Multiplexing）及びＦＲＦＤ−ＳＭ（Full-Rate Full-ダイバーシチ Spatial Multiplexing）で定義される。ＦＲ−ＳＭエンコーディングは、受信器側における比較的複雑度の小さな増加により容量増加を提供する一方、ＦＲＦＤ−ＳＭエンコーディングは、受信器側における複雑度の大きな増加で容量増加及び追加的なダイバーシチ利得を提供する。提案されたＭＩＭＯエンコーディング方式はアンテナ極性配置を制限しない。
【０１４７】
ＭＩＭＯ処理はアドバンスドプロファイルフレームで要求されるが、これはアドバンスドプロファイルフレームにおける全てのデータパイプがＭＩＭＯエンコーダにより処理されることを意味する。ＭＩＭＯ処理はデータパイプレベルで適用される。コンステレーションマッパ出力のペア（pair：対）であるＮＵＱ（ｅ1,i及びｅ2,i）はＭＩＭＯエンコーダの入力により供給される。ＭＩＭＯエンコーダ出力ペア（pair：対）（ｇ1,i及びｇ2,i）は各々の送信アンテナの同一のキャリアｋ及びＯＦＤＭシンボルｌにより送信される。
【０１４８】
前述したブロックは、省略されるか、類似又は同一の機能を有するブロックに置き換えることができる。
【０１４９】
図６は、本発明の他の実施形態に係るＢＩＣＭブロックを示す。
【０１５０】
図６に図示されたＢＩＣＭブロックは、図１を参照して説明したＢＩＣＭブロック１０１０の一実施形態に該当する。
【０１５１】
図６は、ＰＬＳ、ＥＡＣ、及びＦＩＣの保護のためのＢＩＣＭブロックを示す。ＥＡＣはＥＡＳ情報データを伝達するフレームの一部であり、ＦＩＣはサービスと該当するベースデータパイプとの間でマッピング情報を伝達するフレームにおける論理チャネルである。ＥＡＣ及びＦＩＣに関する詳細な説明は後述する。
【０１５２】
図６を参照すると、ＰＬＳ、ＥＡＣ、及びＦＩＣの保護のためのＢＩＣＭブロックは、ＰＬＳ  ＦＥＣエンコーダ６０００、ビットインターリーバ６０１０、及びコンステレーションマッパ６０２０を含むことができる。
【０１５３】
また、ＰＬＳ  ＦＥＣエンコーダ６０００は、スクランブラ、ＢＣＨエンコーディング／ゼロ挿入ブロック、ＬＤＰＣエンコーディングブロック、及びＬＤＰＣパリティパンクチャリング（puncturing）ブロックを含むことができる。ＢＩＣＭブロックの各ブロックについて説明する。
【０１５４】
ＰＬＳ  ＦＥＣエンコーダ６０００は、スクランブル（スクランブリング）されたＰＬＳ  １／２データ、ＥＡＣ及びＦＩＣセクションをエンコードすることができる。
【０１５５】
スクランブラは、ＢＣＨエンコーディング及び短縮（ショートニング）（shortening）及びパンクチャリングされたＬＤＰＣエンコーディングの前にＰＬＳ１データ及びＰＬＳ２データをスクランブルすることができる。
【０１５６】
ＢＣＨエンコーディング／ゼロ挿入ブロックは、ＰＬＳ保護のための短縮されたＢＣＨコードを用いてスクランブルされたＰＬＳ  １／２データに外部エンコーディングを実行し、ＢＣＨエンコーディングの後にゼロビットを挿入することができる。ＰＬＳ１データに対してのみゼロ挿入の出力ビットがＬＤＰＣエンコーディングの前に並べ替え（パーミュテーション）（permutation）できる。
【０１５７】
ＬＤＰＣエンコーディングブロックは、ＬＤＰＣコードを用いてＢＣＨエンコーディング／ゼロ挿入ブロックの出力をエンコードすることができる。完全なコーディングブロックを生成するために、Ｃldpc及びパリティビットＰldpcは各々のゼロが挿入されたＰＬＳ情報ブロックＩldpcからシステマティックに（組織的に）エンコードされ、その後に添付される。
【０１５８】
＜数式１＞
【数１】
0006396592.tif 000005
【０１５９】
ＰＬＳ１及びＰＬＳ２に対するＬＤＰＣコードパラメータは、次の＜表４＞の通りである。
【０１６０】
＜表４＞
【表４】
0006396592.tif 000006
【０１６１】
ＬＤＰＣパリティパンクチャリングブロックは、ＰＬＳ１データ及びＰＬＳ２データに対してパンクチャリングを実行することができる。
【０１６２】
短縮がＰＬＳ１データ保護に適用されれば、一部のＬＤＰＣパリティビットはＬＤＰＣエンコーディングの後にパンクチャリングされる。また、ＰＬＳ２データ保護のために、ＰＬＳ２のＬＤＰＣパリティビットがＬＤＰＣエンコーディングの後にパンクチャリングされる。これらのパンクチャリングされたビットは送信されない。
【０１６３】
ビットインターリーバ６０１０は、各々の短縮及びパンクチャリングされたＰＬＳ１データ及びＰＬＳ２データをインターリーブすることができる。
【０１６４】
コンステレーションマッパ６０２０は、ビットインターリーブ（ビットインターリービング）されたＰＬＳ１データ及びＰＬＳ２データをコンステレーションにマッピングすることができる。
【０１６５】
前述したブロックは、省略されるか、類似又は同一の機能を有するブロックに置き換えることができる。
【０１６６】
図７は、本発明の一実施形態に係るフレーム構築ブロック（frame building block）を示す。
【０１６７】
図７に図示したフレーム構築ブロックは、図１を参照して説明したフレーム構築ブロック１０２０の一実施形態に該当する。
【０１６８】
図７を参照すると、フレーム構築ブロックは、ディレイコンペンセーション（delay compensation：遅延補償）ブロック７０００、セルマッパ（cell mapper）７０１０、及び周波数（フリークエンシー）インターリーバ（frequency interleaver）７０２０を含むことができる。フレーム構築ブロックの各ブロックに関して説明する。
【０１６９】
ディレイコンペンセーション（delay compensation：遅延補償）ブロック７０００は、データパイプと該当するＰＬＳデータとの間のタイミングを調節して送信器側でデータパイプと該当するＰＬＳデータとの間の同時性（co-time）を保証することができる。入力フォーマットブロック及びＢＩＣＭブロックによるデータパイプの遅延を扱うことによって、ＰＬＳデータはデータパイプだけ遅延される。ＢＩＣＭブロックの遅延は主に時間（タイム）インターリーバ５０５０によるものである。帯域内（In-band）シグナリングデータは、次の時間（タイム）インターリーブグループの情報をシグナリングされるデータパイプより１つのフレーム（の）前に伝達されるようにすることができる。ディレイコンペンセーション（delay compensation：遅延補償）ブロックは、それに合せて帯域内（In-band）シグナリングデータを遅延させる。
【０１７０】
セルマッパ７０１０は、ＰＬＳ、ＥＡＣ、ＦＩＣ、データパイプ、補助ストリーム、及びダミーセルをフレーム内でＯＦＤＭシンボルのアクティブ（active）キャリアにマッピングすることができる。セルマッパ７０１０の基本機能は、各々のデータパイプ、ＰＬＳセル、及びＥＡＣ／ＦＩＣセルに対する時間インターリーブにより生成されたデータセルを、存在していれば、１つのフレーム内で各々のＯＦＤＭシンボルに該当するアクティブ（active）ＯＦＤＭセルの配列にマッピングすることである。（ＰＳＩ（Program Specific Information）／ＳＩのような）サービスシグナリングデータは個別に収集されてデータパイプにより送られることができる。セルマッパはフレーム構造の構成及びスケジューラにより生成された動的情報（dynamic information：ダイナミックインフォメーション）に従って動作する。フレームに関する詳細な内容は後述する。
【０１７１】
周波数インターリーバ７０２０は、セルマッパ７０１０から受信したデータセルをランダムにインターリーブして周波数ダイバーシチを提供することができる。また、周波数インターリーバ７０２０は、単一フレームで最大のインターリーブ利得を得るために他のインターリーブシード（seed）の順序を用いて２つのシーケンシャル（順次的な）ＯＦＤＭシンボルで構成されたＯＦＤＭシンボルペア（pair：対）で動作することができる。
【０１７２】
前述したブロックは、省略されるか、類似又は同一の機能を有するブロックに置き換えることができる。
【０１７３】
図８は、本発明の一実施形態に係るＯＦＤＭ生成ブロックを示す。
【０１７４】
図８に図示されたＯＦＤＭ生成ブロックは、図１を参照して説明したＯＦＤＭ生成ブロック１０３０の一実施形態に該当する。
【０１７５】
ＯＦＤＭ生成ブロックは、フレーム構築ブロックにより生成されたセルによりＯＦＤＭキャリアを変調し、パイロットを挿入し、送信のための時間領域信号を生成する。また、当該ブロックは順次ガードインターバルを挿入し、ＰＡＰＲ減少処理を適用して最終的なＲＦ信号を生成する。
【０１７６】
図８を参照すると、ＯＦＤＭ生成ブロックは、パイロット及びリザーブトーン挿入ブロック（pilot and reserved tone insertion block）８０００、２Ｄ−ｅＳＦＮ（Single Frequency Network）エンコーディングブロック８０１０、ＩＦＦＴ（Inverse Fast Fourier Transform）ブロック８０２０、ＰＡＰＲ減少ブロック８０３０、ガードインターバル挿入ブロック（guard interval insertion block）８０４０、プリアンブル挿入ブロック（preamble insertion block）８０５０、その他のシステム挿入ブロック８０６０、及びＤＡＣブロック８０７０を含むことができる。ＯＦＤＭ生成ブロックの各ブロックについて説明する。
【０１７７】
パイロット及びリザーブ（リザーブド）トーン挿入ブロック８０００は、パイロット及びリザーブトーンを挿入することができる。
【０１７８】
ＯＦＤＭシンボル内の様々なセルは、受信器から先験的に知られた送信された値を有するパイロットとして知られた参照情報で変調される。パイロットセルの情報は、分散パイロット、連続パイロット、エッジパイロット、ＦＳＳ（Frame Signaling Symbol）パイロット、及びＦＥＳ（Frame Edge Symbol）パイロットで構成される。各パイロットは、パイロットタイプ及びパイロットパターンに従って特定の増加電力レベルで送信される。パイロット情報の値は、与えられたシンボルで１つが各々の送信キャリアに対するものである一連の値に該当する参照シーケンスで導出（誘導）される。パイロットは、フレーム同期化、周波数同期化、時間同期化、チャネル推定、送信モード識別のために使用されることができ、また位相雑音を追跡するために使用できる。
【０１７９】
参照シーケンスから取った参照情報は、フレームのプリアンブル、ＦＳＳ及びＦＥＳを除外した全てのシンボルにおける分散パイロットセルで送信される。連続パイロットは、フレームの全てのシンボルに挿入される。連続パイロットの数及び位置は、ＦＦＴサイズ及び分散パイロットパターンに全て依存する。エッジキャリアは、プリアンブルシンボルを除外した全てのシンボル内のエッジパイロットと同一である。エッジキャリアは、スペクトルのエッジまで周波数補間（interpolation：インターポレーション）を可能にするために挿入される。ＦＳＳパイロットはＦＳＳに挿入され、ＦＥＳパイロットはＦＥＳに挿入される。ＦＳＳパイロット及びＦＥＳパイロットはフレームのエッジまで時間補間（interpolation：インターポレーション）を可能にするために挿入される。
【０１８０】
本発明の一実施形態に係るシステムは、非常に堅い送信モードをサポートするために分散ＭＩＳＯ方式が選択的に使用されるＳＦＮをサポートする。２Ｄ−ｅＳＦＮは複数の送信アンテナを使用する分散ＭＩＳＯ方式であって、各アンテナはＳＦＮネットワークで各々異なる送信器に位置することができる。
【０１８１】
２Ｄ−ｅＳＦＮエンコーディングブロック８０１０は、ＳＦＮ構成で時間及び周波数ダイバーシチを生成するために２Ｄ−ｅＳＦＮ処理を行って複数の送信器から送信された信号の位相を歪曲させることがある。したがって、長時間の間の低い平面フェージング又は深いフェージングによるバースト誤りが軽減できる。
【０１８２】
ＩＦＦＴブロック８０２０は、ＯＦＤＭ変調方式を用いて２Ｄ−ｅＳＦＮエンコーディングブロック８０１０からの出力を変調することができる。パイロット（又は、リザーブトーン）に指定されないデータシンボルでの全てのセルは、周波数インターリーバからのデータセルのうちの１つを伝達する。セルはＯＦＤＭキャリアにマッピングされる。
【０１８３】
ＰＡＰＲ減少ブロック８０３０は、時間領域で様々なＰＡＰＲ減少アルゴリズムを用いて入力信号にＰＡＰＲ減少を実行する。
【０１８４】
ガードインターバル挿入ブロック８０４０はガードインターバルを挿入することができ、プリアンブル挿入ブロック８０５０は信号の前にプリアンブルを挿入することができる。プリアンブルの構造に関する詳細な内容は後述する。
【０１８５】
その他のシステム挿入ブロック８０６０は、放送サービスを提供する２つ以上の互いに異なる放送送信／受信システムのデータが同一のＲＦ信号帯域で同時に送信できるように時間領域で複数の放送送信／受信システムの信号を多重化することができる。この場合、２つ以上の互いに異なる放送送信／受信システムは、互いに異なる放送サービスを提供するシステムをいう。互いに異なる放送サービスは、地上波放送サービス、モバイル放送サービスなどを意味することができる。各々の放送サービスに関連したデータは互いに異なるフレームを介して送信できる。
【０１８６】
ＤＡＣブロック８０７０は、入力されたディジタル信号をアナログ信号に変換して出力することができる。ＤＡＣブロック８０７０から出力された信号は物理層プロファイルによって複数の出力アンテナを介して送信できる。本発明の一実施形態に係る送信アンテナは垂直又は水平極性を有することができる。
【０１８７】
前述したブロックは、設計によって省略されるか、類似又は同一の機能を有するブロックに置き換えできる。
【０１８８】
図９は、本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置の構造を示す。
【０１８９】
本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置は、図１を参照して説明した次世代放送サービスに対する放送信号送信装置に対応することができる。
【０１９０】
本発明の一実施形態に係る次世代放送サービスに対する放送信号受信装置は、同期及び復調モジュール（synchronization & demodulation module）９０００、フレームパージングモジュール（frame parsing module）９０１０、デマッピング及びデコーディングモジュール（demapping & decoding module）９０２０、出力プロセッサ（output processor）９０３０、及びシグナリングデコーディングモジュール（signaling decoding module）９０４０を含むことができる。放送信号受信装置の各モジュールの動作について説明する。
【０１９１】
同期及び復調モジュール９０００は、ｍ個の受信アンテナを介して入力信号を受信し、放送信号受信装置に該当（対応）するシステムに対して信号検出及び同期化を実行し、放送信号送信装置により実行される手続の逆過程に該当する復調を実行することができる。
【０１９２】
フレームパージングモジュール９０１０は、入力信号フレームをパージングし、ユーザにより選択されたサービスが送信されるデータを抽出することができる。放送信号送信装置がインターリーブを実行すれば、フレームパージングモジュール９０１０はインターリーブの逆過程に該当するデインターリーブを実行することができる。この場合、抽出されなければならない信号及びデータの位置がシグナリングデコーディングモジュール９０４０から出力されたデータをデコードすることにより取得されて、放送信号送信装置により生成されたスケジューリング情報が復元できる。
【０１９３】
デマッピング及びデコーディングモジュール９０２０は、入力信号をビット領域データに変換した後、必要によってビット領域データをデインターリーブ（デインターリービング）することができる。デマッピング及びデコーディングモジュール９０２０は、送信効率のために適用されたマッピングに対するデマッピングを実行し、デコーディングを介して送信チャネルで発生したエラーを訂正することができる。この場合、デマッピング及びデコーディングモジュール９０２０は、シグナリングデコーディングモジュール９０４０から出力されたデータをデコードすることによって、デマッピング及びデコーディングのために必要な送信パラメータを取得することができる。
【０１９４】
出力プロセッサ９０３０は、送信効率を向上させるために放送信号送信装置により適用される様々な圧縮／信号処理手続の逆過程を実行することができる。この場合、出力プロセッサ９０３０は、シグナリングデコーディングモジュール９０４０から出力されたデータで必要とする制御情報を取得することができる。出力プロセッサ８３００の出力は、放送信号送信装置に入力される信号に該当し、ＭＰＥＧ−ＴＳ、ＩＰストリーム（ｖ４又はｖ６）及びＧＳでありうる。
【０１９５】
シグナリングデコーディングモジュール９０４０は、同期及び復調モジュール９０００により復調された信号からＰＬＳ情報を取得することができる。前述したように、フレームパージングモジュール９０１０、デマッピング及びデコーディングモジュール９２００、及び出力プロセッサ９３００は、シグナリングデコーディングモジュール９０４０から出力されたデータを用いてその機能を実行することができる。
【０１９６】
図１０は、本発明の一実施形態に係るフレーム構造を示す。
【０１９７】
図１０は、フレームタイム（時間）の構成例及びスーパーフレームにおけるＦＲＵ（Frame Repetition Unit：フレーム反復単位）を示す。（ａ）は本発明の一実施形態に係るスーパーフレームを示し、（ｂ）は本発明の一実施形態に係るＦＲＵを示し、（ｃ）はＦＲＵでの様々な物理プロファイル（PHY profile）のフレームを示し、（ｄ）はフレームの構造を示す。
【０１９８】
スーパーフレームは８個のＦＲＵで構成できる。ＦＲＵはフレームのＴＤＭに対する基本多重化単位であり、スーパーフレームで８回反復される。
【０１９９】
ＦＲＵで各フレームは物理プロファイル（ベース、ハンドヘルド、アドバンスドプロファイル）のうちの１つ又はＦＥＦに属する。ＦＲＵで、フレームの最大許容数は４であり、与えられた物理プロファイルはＦＲＵで０回乃至４回のうちのいずれかの回数だけ表れることができる（例えば、ベース、ハンドヘルド、アドバンスド）。物理プロファイルの定義は、必要なとき、プリアンブルにおけるＰＨＹ＿ＰＲＯＦＩＬＥのリザーブ値を用いて拡張できる。
【０２００】
ＦＥＦ部分は、含まれれば、ＦＲＵの端に挿入される。ＦＥＦがＦＲＵに含まれる場合、ＦＥＦの最大数はスーパーフレームで８である。ＦＥＦ部分が互いに隣接することは推奨されない。
【０２０１】
１つのフレームは、複数のＯＦＤＭシンボル及びプリアンブルにさらに分離される。（ｄ）に図示したように、フレームは、プリアンブル、１つ又は複数のＦＳＳ、ノーマルデータシンボル、及びＦＥＳを含む。
【０２０２】
プリアンブルは、高速フューチャキャストＵＴＢシステム信号検出を可能にし、信号の効率的な送信及び受信のための基本送信パラメータの集合を提供する特別なシンボルである。プリアンブルに関する詳細な内容は後述する。
【０２０３】
ＦＳＳの主な目的はＰＬＳデータを伝達することである。高速同期化及びチャネル推定のために、これに従うＰＬＳデータの高速デコーディングのために、ＦＳＳはノーマルデータシンボルより高密度のパイロットパターンを有する。ＦＥＳはＦＳＳと完全に同一のパイロットを有するが、これはＦＥＳの直前のシンボルに対して外挿（extrapolation）無しでＦＥＳ内での周波数のみの補間（interpolation：補間）及び時間（的）補間（temporal interpolation）を可能にする。
【０２０４】
図１１は、本発明の一実施形態に係るフレームのシグナリング階層構造（signaling hierarchy structure）を示す。
【０２０５】
図１１はシグナリング階層構造を示すが、これは３つの主要部分であるプリアンブルシグナリングデータ１１０００、ＰＬＳ１データ１１０１０、及びＰＬＳ２データ１１０２０に分割される。フレーム毎にプリアンブル信号により伝達されるプリアンブルの目的は、フレームの基本送信パラメータ及び送信タイプを示すことである。ＰＬＳ１は、受信器が関心あるデータパイプに接続するためのパラメータを含むＰＬＳ２データに接続してデコードできるようにする。ＰＬＳ２はフレーム毎に伝達され、２つの主要部分であるＰＬＳ２−ＳＴＡＴデータとＰＬＳ２−ＤＹＮデータとに分割される。ＰＬＳ２データのスタティック（static：静的）及びダイナミック（dynamic：動的）部分には、必要なとき、パディングが後続する。
【０２０６】
図１２は、本発明の一実施形態に係るプリアンブルシグナリングデータを示す。
【０２０７】
プリアンブルシグナリングデータは、受信器がフレーム構造内でＰＬＳデータに接続し、データパイプを追跡できるようにするために必要な２１ビットの情報を伝達する。プリアンブルシグナリングデータに関する詳細な内容は、次の通りである。
【０２０８】
ＰＨＹ＿ＰＲＯＦＩＬＥ：当該３ビットフィールドは、現フレームの物理プロファイルタイプを示す。互いに異なる物理プロファイルタイプのマッピングは、以下の＜表５＞に与えられる。
【０２０９】
＜表５＞
【表５】
0006396592.tif 000007
【０２１０】
ＦＦＴ＿ＳＩＺＥ：当該２ビットフィールドは、以下の＜表６＞で説明した通り、フレームグループ内で（における）現フレームのＦＦＴサイズを示す。
【０２１１】
＜表６＞
【表６】
0006396592.tif 000008
【０２１２】
ＧＩ＿ＦＲＡＣＴＩＯＮ：当該３ビットフィールドは、以下の＜表７＞で説明した通り、現スーパーフレームにおけるガードインターバルの分数（一部）（fraction）値を示す。
【０２１３】
＜表７＞
【表７】
0006396592.tif 000009
【０２１４】
ＥＡＣ＿ＦＬＡＧ：当該１ビットフィールドは、ＥＡＣが現フレームに提供されるか否かを示す。当該フィールドが１に設定されれば、ＥＡＳが現フレームに提供される。当該フィールドが０に設定されれば、ＥＡＳが現フレームで伝達されない。当該フィールドはスーパーフレーム内でダイナミック（dynamic：動的）に転換できる。
【０２１５】
ＰＩＬＯＴ＿ＭＯＤＥ：当該１ビットフィールドは、現フレームグループで現フレームに対してパイロットモードがモバイルモードであるか、又は固定モードであるか否かを示す。当該フィールドが０に設定されれば、モバイルパイロットモードが使用される。当該フィールドが１に設定されれば、固定パイロットモードが使用される。
【０２１６】
ＰＡＰＲ＿ＦＬＡＧ：当該１ビットフィールドは、現フレームグループで現フレームに対してＰＡＰＲ減少が使用されるか否かを示す。当該フィールドが１に設定されれば、トーン予約（tone reservation）がＰＡＰＲ減少のために使用される。当該フィールドが０に設定されれば、ＰＡＰＲ減少が使用されない。
【０２１７】
ＦＲＵ＿ＣＯＮＦＩＧＵＲＥ：当該３ビットフィールドは、現スーパーフレームで存在するＦＲＵの物理プロファイルタイプ構成を示す。現スーパーフレームで（における）全てのプリアンブルにおける当該フィールドで、現スーパーフレームで伝達される全てのプロファイルタイプが識別される。当該３ビットフィールドは以下の＜表８＞に示した通り、各々のプロファイルに対して異なるように定義される。
【０２１８】
＜表８＞
【表８】
0006396592.tif 000010
【０２１９】
ＲＥＳＥＲＶＥＤ：当該７ビットフィールドは今後の使用のためにリザーブ（reserved）される。
【０２２０】
図１３は、本発明の一実施形態に係るＰＬＳ１データを示す。
【０２２１】
ＰＬＳ１データはＰＬＳ２の受信及びデコーディングを可能にするために必要なパラメータを含む基本送信パラメータを提供する。前述したように、ＰＬＳ１データは１つのフレームグループの全期間（全体期間）の間変化しない。ＰＬＳ１データのシグナリングフィールドの具体的な定義は、次の通りである。
【０２２２】
ＰＲＥＡＭＢＬＥ＿ＤＡＴＡ：当該２０ビットフィールドは、ＥＡＣ＿ＦＬＡＧを除外したプリアンブルシグナリングデータのコピーである。
【０２２３】
ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵ：当該２ビットフィールドは、ＦＲＵ当たりのフレーム数を示す。
【０２２４】
ＰＡＹＬＯＡＤ＿ＴＹＰＥ：当該３ビットフィールドは、フレームグループで伝達されるペイロードデータのフォーマットを示す。ＰＡＹＬＯＡＤ＿ＴＹＰＥは＜表９＞に示した通りシグナリングされる。
【０２２５】
＜表９＞
【表９】
0006396592.tif 000011
【０２２６】
ＮＵＭ＿ＦＳＳ：当該２ビットフィールドは、現フレームにおけるＦＳＳの数を示す。
【０２２７】
ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮ：当該８ビットフィールドは、送信される信号フォーマットのバージョンを示す。ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮは主バージョン及び副バージョンの２つの４ビットフィールドに分離される。
【０２２８】
主バージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮフィールドのＭＳＢである４ビットは主バージョン情報を示す。主バージョンフィールドでの変化は互換が不可能な変化を示す。デフォルト値は００００である。当該標準で叙述されたバージョンに対し、値が００００に設定される。
【０２２９】
副バージョン：ＳＹＳＴＥＭ＿ＶＥＲＳＩＯＮフィールドのＬＳＢである４ビットは副バージョン情報を示す。副バージョンフィールドでの変化は互換が可能である。
【０２３０】
ＣＥＬＬ＿ＩＤ：これはＡＴＳＣネットワークにおける地理的セルを一意に識別する１６ビットフィールドである。ＡＴＳＣセルカバレッジはフューチャキャストＵＴＢシステム当たりで使用される周波数の数によって１つ又は複数の周波数で構成できる。ＣＥＬＬ＿ＩＤの値が知られていないか、特定されなければ、当該フィールドは０に設定される。
【０２３１】
ＮＥＴＷＯＲＫ＿ＩＤ：これは現ＡＴＳＣネットワークを一意に識別する１６ビットフィールドである。
【０２３２】
ＳＹＳＴＥＭ＿ＩＤ：当該１６ビットフィールドは、ＡＴＳＣネットワーク内でフューチャキャストＵＴＢシステムを一意に識別する。フューチャキャストＵＴＢシステムは、入力が１つ又は複数の入力ストリーム（ＴＳ、ＩＰ、ＧＳ）であり、出力がＲＦ信号である地上波放送システムである。フューチャキャストＵＴＢシステムは、存在していれば、ＦＥＦ及び１つ又は複数の物理プロファイルを伝達する。同一のフューチャキャストＵＴＢシステムは互いに異なる入力ストリームを伝達し、互いに異なる地理的領域で互いに異なるＲＦを使用することができるので、ローカルサービス挿入を可能にする。フレーム構造及びスケジューリングは１つの場所で制御され、フューチャキャストＵＴＢシステム内で全ての送信に対して同一である。１つ又は複数のフューチャキャストＵＴＢシステムは全て同一の物理構造及び構成を有するという同一のＳＹＳＴＥＭ＿ＩＤの意味を有することができる。
【０２３３】
次のループ（loop）は、各フレームタイプの長さ及びＦＲＵ構成を示すＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ、ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ、ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ、及びＲＥＳＥＲＶＥＤで構成される。ループ（loop）サイズはＦＲＵ内で４個の物理プロファイル（ＦＥＦ含み）がシグナリングされるように固定される。ＮＵＭ＿ＦＲＡＭＥ＿ＦＲＵが４より小さければ、使用されないフィールドはゼロが詰められる。
【０２３４】
ＦＲＵ＿ＰＨＹ＿ＰＲＯＦＩＬＥ：当該３ビットフィールドは、関連したＦＲＵの（ｉ＋１）番目のフレーム（ｉはループ（loop）インデックス）の物理プロファイルタイプを示す。当該フィールドは＜表８＞に示したものと同一のシグナリングフォーマットを使用する。
【０２３５】
ＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨ：当該２ビットフィールドは、関連したＦＲＵの（ｉ＋１）番目のフレームの長さを示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮと共にＦＲＵ＿ＦＲＡＭＥ＿ＬＥＮＧＴＨを使用すれば、フレーム期間の正確な値が得られる。
【０２３６】
ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮ：当該３ビットフィールドは、関連したＦＲＵの（ｉ＋１）番目のフレームのガードインターバルの分数（一部）値を示す。ＦＲＵ＿ＧＩ＿ＦＲＡＣＴＩＯＮは＜表７＞に従ってシグナリングされる。
【０２３７】
ＲＥＳＥＲＶＥＤ：当該４ビットフィールドは、今後の使用のためにリザーブ（reserved）される。
【０２３８】
次のフィールドは、ＰＬＳ２データをデコードするためのパラメータを提供する。
【０２３９】
ＰＬＳ２＿ＦＥＣ＿ＴＹＰＥ：当該２ビットフィールドは、ＰＬＳ２の保護により使用されるＦＥＣタイプを示す。ＦＥＣタイプは＜表１０＞に従ってシグナリングされる。ＬＤＰＣコードに関する詳細な内容は後述する。
【０２４０】
＜表１０＞
【表１０】
0006396592.tif 000012
【０２４１】
ＰＬＳ２＿ＭＯＤ：当該３ビットフィールドは、ＰＬＳ２により使用される変調タイプを示す。変調タイプは＜表１１＞に従ってシグナリングされる。
【０２４２】
＜表１１＞
【表１１】
0006396592.tif 000013
【０２４３】
ＰＬＳ２＿ＳＩＺＥ＿ＣＥＬＬ：当該１５ビットフィールドは、現フレームグループで伝達されるＰＬＳ２に対する全てのコーディングブロックのサイズ（ＱＡＭセルの数に（で）特定される）であるＣtotal_partial_blockを示す。当該値は現フレームグループの全期間（全体期間）の間一定である。
【０２４４】
ＰＬＳ２＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：当該１４ビットフィールドは、現フレームグループに対するＰＬＳ２−ＳＴＡＴのサイズをビット数で示す。当該値は現フレームグループの全期間の間一定である。
【０２４５】
ＰＬＳ２＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：当該１４ビットフィールドは、現フレームグループに対するＰＬＳ２−ＤＹＮのサイズをビット数で示す。当該値は現フレームグループの全期間の間一定である。
【０２４６】
ＰＬＳ２＿ＲＥＰ＿ＦＬＡＧ：当該１ビットフラグは、ＰＬＳ２反復モードが現フレームグループで使用されるか否かを示す。当該フィールドの値が１に設定されれば、ＰＬＳ２反復モードは活性化される。当該フィールドの値が０に設定されれば、ＰＬＳ２反復モードは不活性化される。
【０２４７】
ＰＬＳ２＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：当該１５ビットフィールドは、ＰＬＳ２反復が使用される場合、現フレームグループのフレーム毎に伝達されるＰＬＳ２に対する部分コーディングブロックのサイズ（ＱＡＭセルの数で特定される）であるＣtotal_partial_blockを示す。反復が使用されない場合、当該フィールドの値は０と同一である。当該値は現フレームグループの全期間の間一定である。
【０２４８】
ＰＬＳ２＿ＮＥＸＴ＿ＦＥＣ＿ＴＹＰＥ：当該２ビットフィールドは、次のフレームグループのフレーム毎に伝達されるＰＬＳ２で使用されるＦＥＣタイプを示す。ＦＥＣタイプは＜表１０＞に従ってシグナリングされる。
【０２４９】
ＰＬＳ２＿ＮＥＸＴ＿ＭＯＤ：当該３ビットフィールドは、次のフレームグループのフレーム毎に伝達されるＰＬＳ２で使用される変調タイプを示す。変調タイプは＜表１１＞に従ってシグナリングされる。
【０２５０】
ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＦＬＡＧ：当該１ビットフラグは、ＰＬＳ２反復モードが次のフレームグループで使用されるか否かを示す。当該フィールドの値が１に設定されれば、ＰＬＳ２反復モードは活性化される。当該フィールドの値が０に設定されれば、ＰＬＳ２反復モードは非活性化される。
【０２５１】
ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＩＺＥ＿ＣＥＬＬ：当該１５ビットフィールドは、ＰＬＳ２反復が使用される場合、次のフレームグループのフレーム毎に伝達されるＰＬＳ２に対する全体コーディングブロック（コーディングブロック全体）のサイズ（ＱＡＭセルの数で特定される）であるＣtotal_full_blockを示す。次のフレームグループで反復が使用されない場合、当該フィールドの値は０と同一である。当該値は現フレームグループの全期間の間一定である。
【０２５２】
ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＳＴＡＴ＿ＳＩＺＥ＿ＢＩＴ：当該１４ビットフィールドは、次のフレームグループに対するＰＬＳ２−ＳＴＡＴのサイズをビット数で示す。当該値は現フレームグループで一定である。
【０２５３】
ＰＬＳ２＿ＮＥＸＴ＿ＲＥＰ＿ＤＹＮ＿ＳＩＺＥ＿ＢＩＴ：当該１４ビットフィールドは、次のフレームグループに対するＰＬＳ２−ＤＹＮのサイズをビット数で示す。当該値は現フレームグループで一定である。
【０２５４】
ＰＬＳ２＿ＡＰ＿ＭＯＤＥ：当該２ビットフィールドは、現フレームグループでＰＬＳ２に対して追加パリティが提供されるか否かを示す。当該値は現フレームグループの全期間の間一定である。以下の＜表１２＞は当該フィールドの値を提供する。当該フィールドの値が００に設定されれば、現フレームグループで追加パリティがＰＬＳ２に対して使用されない。
【０２５５】
＜表１２＞
【表１２】
0006396592.tif 000014
【０２５６】
ＰＬＳ２＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：当該１５ビットフィールドは、ＰＬＳ２の追加パリティビットのサイズ（ＱＡＭセルの数で特定される）を示す。当該値は現フレームグループの全期間の間一定である。
【０２５７】
ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＭＯＤＥ：当該２ビットフィールドは、次のフレームグループのフレーム毎にＰＬＳ２シグナリングに対して追加パリティが提供されるか否かを示す。当該値は現フレームグループの全期間の間一定である。＜表１２＞は当該フィールドの値を定義する。
【０２５８】
ＰＬＳ２＿ＮＥＸＴ＿ＡＰ＿ＳＩＺＥ＿ＣＥＬＬ：当該１５ビットフィールドは、次のフレームグループのフレーム毎にＰＬＳ２の追加パリティビットのサイズ（ＱＡＭセルの数で特定される）を示す。当該値は現フレームグループの全期間の間一定である。
【０２５９】
ＲＥＳＥＲＶＥＤ：当該３２ビットフィールドは今後の使用のためにリザーブ（reserved）される。
【０２６０】
ＣＲＣ＿３２：ＰＬＳ１シグナリング全体（全体ＰＬＳ１シグナリング）に適用される３２ビットエラー検出コード
【０２６１】
図１４は、本発明の一実施形態に係るＰＬＳ２データを示す。
【０２６２】
図１４は、ＰＬＳ２データのＰＬＳ２−ＳＴＡＴデータを示す。ＰＬＳ２−ＳＴＡＴデータはフレームグループ内で同一である一方、ＰＬＳ２−ＤＹＮデータは現フレームに対して特定の情報を提供する。
【０２６３】
ＰＬＳ２−ＳＴＡＴデータのフィールドに関し、次に具体的に説明する。
【０２６４】
ＦＩＣ＿ＦＬＡＧ：当該１ビットフィールドは、ＦＩＣが現フレームグループで使用されるか否かを示す。当該フィールドの値が１に設定されれば、ＦＩＣは現フレームで提供される。当該フィールドの値が０に設定されれば、ＦＩＣは現フレームで伝達されない。当該値は現フレームグループの全期間の間一定である。
【０２６５】
ＡＵＸ＿ＦＬＡＧ：当該１ビットフィールドは、補助ストリームが現フレームグループで使用されるか否かを示す。当該フィールドの値が１に設定されれば、補助ストリームは現フレームで提供される。当該フィールドの値が０に設定されれば、補助フレームは現フレームで伝達されない。当該値は現フレームグループの全期間の間一定である。
【０２６６】
ＮＵＭ＿ＤＰ：当該６ビットフィールドは、現フレーム内で伝達されるデータパイプの数を示す。当該フィールドの値は１から６４の間であり、データパイプの数はＮＵＭ＿ＤＰ＋１である。
【０２６７】
ＤＰ＿ＩＤ：当該６ビットフィールドは、物理プロファイル内で（データパイプを）一意に識別する。
【０２６８】
ＤＰ＿ＴＹＰＥ：当該３ビットフィールドは、データパイプのタイプを示す。これは、以下の＜表１３＞に従ってシグナリングされる。
【０２６９】
＜表１３＞
【表１３】
0006396592.tif 000015
【０２７０】
ＤＰ＿ＧＲＯＵＰ＿ＩＤ：当該８ビットフィールドは、現データパイプが関連するデータパイプグループを識別する。これは、受信器が同一のＤＰ＿ＧＲＯＵＰ＿ＩＤを有する（ようになる）特定サービスと関連するサービスコンポーネントのデータパイプに接続するのに使用できる。
【０２７１】
ＢＡＳＥ＿ＤＰ＿ＩＤ：当該６ビットフィールドは、管理層で使用される（ＰＳＩ／ＳＩなどの）サービスシグナリングデータを伝達するデータパイプを示す。ＢＡＳＥ＿ＤＰ＿ＩＤにより示すデータパイプは、サービスデータと共にサービスシグナリングデータを伝達するノーマルデータパイプであるか、又はサービスシグナリングデータのみを伝達する専用データパイプでありうる。
【０２７２】
ＤＰ＿ＦＥＣ＿ＴＹＰＥ：当該２ビットフィールドは、関連したデータパイプにより使用されるＦＥＣタイプを示す。ＦＥＣタイプは、以下の＜表１４＞に従ってシグナリングされる。
【０２７３】
＜表１４＞
【表１４】
0006396592.tif 000016
【０２７４】
ＤＰ＿ＣＯＤ：当該４ビットフィールドは、関連したデータパイプにより使用されるコードレート（code rate）を示す。コードレート（code rate）は以下の＜表１５＞に従ってシグナリングされる。
【０２７５】
＜表１５＞
【表１５】
0006396592.tif 000017
【０２７６】
ＤＰ＿ＭＯＤ：当該４ビットフィールドは、関連したデータパイプにより使用される変調を示す。変調は以下の＜表１６＞に従ってシグナリングされる。
【０２７７】
＜表１６＞
【表１６】
0006396592.tif 000018
【０２７８】
ＤＰ＿ＳＳＤ＿ＦＬＡＧ：当該１ビットフィールドは、ＳＳＤモードが関連したデータパイプで使用されるか否かを示す。当該フィールドの値が１に設定されれば、ＳＳＤは使用される。当該フィールドの値が０に設定されれば、ＳＳＤは使用されない。
【０２７９】
次のフィールドは、ＰＨＹ＿ＰＲＯＦＩＬＥがアドバンスドプロファイルを示す０１０と同じときのみに表れる。
【０２８０】
ＤＰ＿ＭＩＭＯ：当該３ビットフィールドは、どんなタイプのＭＩＭＯエンコーディング処理が関連したデータパイプに適用されるかを示す。ＭＩＭＯエンコーディング処理のタイプは、以下の＜表１７＞に従ってシグナリングされる。
【０２８１】
＜表１７＞
【表１７】
0006396592.tif 000019
【０２８２】
ＤＰ＿ＴＩ＿ＴＹＰＥ：当該１ビットフィールドは、時間インターリーブのタイプを示す。０の値は１つの時間インターリーブグループが１つのフレームに該当し、１つ又は複数の時間インターリーブブロックを含むことを示す。１の値は１つの時間インターリーブグループが１つより多いフレームに伝達され、１つの時間インターリーブブロックのみを含むことを示す。
【０２８３】
ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：当該２ビットフィールド（許容される値は１、２、４、８のみである）の使用は、次のようなＤＰ＿ＴＩ＿ＴＹＰＥフィールド内で設定される値により決定される。
【０２８４】
ＤＰ＿ＴＩ＿ＴＹＰＥの値が１に設定されれば、当該フィールドは各々の時間インターリーブグループがマッピングされるフレームの数であるＰIを示し、時間インターリーブグループ当たり１つの時間インターリーブブロックが存在する（ＮTI＝１）。当該２ビットフィールドに許容されるＰIの値は、以下の＜表１８＞に定義される。
【０２８５】
ＤＰ＿ＴＩ＿ＴＹＰＥの値が０に設定されれば、当該フィールドは時間インターリーブグループ当たり時間インターリーブブロックの数ＮTIを示し、フレーム当たり１つの時間インターリーブグループが存在する（ＰI＝１）。当該２ビットフィールドに許容されるＰIの値は以下の＜表１８＞に定義される。
【０２８６】
＜表１８＞
【表１８】
0006396592.tif 000020
【０２８７】
ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ：当該２ビットフィールドは、関連したデータパイプに対するフレームグループ内でフレーム間隔（ＩJUMP）を示し、許容される値は１、２、４、８（該当する２ビットフィールドは各々００、０１、１０、１１）である。フレームグループの全てのフレームに表れないデータパイプに対し、当該フィールドの値はシーケンシャルフレーム間の間隔と同一である。例えば、データパイプが１、５、９、１３などのフレームに表れれば、当該フィールドの値は４に設定される。全てのフレームに表れるデータパイプに対し、当該フィールドの値は１に設定される。
【０２８８】
ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ：当該１ビットフィールドは、時間インターリーバ５０５０の使用可能性を決定する。データパイプに対して時間インターリーブが使用されないと、当該フィールド値は１に設定される。一方、時間インターリーブが使われれば、当該フィールド値は０に設定される。
【０２８９】
ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸ：当該５ビットフィールドは、現データパイプが発生するスーパーフレームの第１のフレームのインデックスを示す。ＤＰ＿ＦＩＲＳＴ＿ＦＲＡＭＥ＿ＩＤＸの値は０から３１の間である。
【０２９０】
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ：当該１０ビットフィールドは、当該データパイプに対するＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳの最大値を示す。当該フィールドの値はＤＰ＿ＮＵＭ＿ＢＬＯＣＫＳと同一の範囲を有する。
【０２９１】
ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥ：当該２ビットフィールドは、与えられたデータパイプにより伝達されるペイロードデータのタイプを示す。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥは、以下の＜表１９＞に従ってシグナリングされる。
【０２９２】
＜表１９＞
【表１９】
0006396592.tif 000021
【０２９３】
ＤＰ＿ＩＮＢＡＮＤ＿ＭＯＤＥ：当該２ビットフィールドは、現データパイプが帯域内（In-band）シグナリング情報を伝達するか否かを示す。帯域内（In-band）シグナリングタイプは、以下の＜表２０＞に従ってシグナリングされる。
【０２９４】
＜表２０＞
【表２０】
0006396592.tif 000022
【０２９５】
ＤＰ＿ＰＲＯＴＯＣＯＬ＿ＴＹＰＥ：当該２ビットフィールドは、与えられたデータパイプにより伝達されるペイロードのプロトコルタイプを示す。ペイロードのプロトコルタイプは入力ペイロードタイプが選択されれば、以下の＜表２１＞に従ってシグナリングされる。
【０２９６】
＜表２１＞
【表２１】
0006396592.tif 000023
【０２９７】
ＤＰ＿ＣＲＣ＿ＭＯＤＥ：当該２ビットフィールドは、ＣＲＣエンコーディングが入力フォーマットブロックで使用されるか否かを示す。ＣＲＣモードは、以下の＜表２２＞に従ってシグナリングされる。
【０２９８】
＜表２２＞
【表２２】
0006396592.tif 000024
【０２９９】
ＤＮＰ＿ＭＯＤＥ：当該２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定される場合に関連したデータパイプにより使用されるヌルパケット削除モードを示す。ＤＮＰ＿ＭＯＤＥは、以下の＜表２３＞に従ってシグナリングされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）でなければ、ＤＮＰ＿ＭＯＤＥは００の値に設定される。
【０３００】
＜表２３＞
【表２３】
0006396592.tif 000025
【０３０１】
ＩＳＳＹ＿ＭＯＤＥ：当該２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定される場合に関連したデータパイプにより使用されるＩＳＳＹモードを示す。ＩＳＳＹ＿ＭＯＤＥは、以下の＜表２４＞に従ってシグナリングされる。ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）でなければ、ＩＳＳＹ＿ＭＯＤＥは００の値に設定される。
【０３０２】
＜表２４＞
【表２４】
0006396592.tif 000026
【０３０３】
ＨＣ＿ＭＯＤＥ＿ＴＳ：当該２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定される場合に関連したデータパイプにより使用されるＴＳヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤＥ＿ＴＳは、以下の＜表２５＞に従ってシグナリングされる。
【０３０４】
＜表２５＞
【表２５】
0006396592.tif 000027
【０３０５】
ＨＣ＿ＭＯＤＥ＿ＩＰ：当該２ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＩＰ（‘０１’）で設定される場合にＩＰヘッダ圧縮モードを示す。ＨＣ＿ＭＯＤＥ＿ＩＰは、以下の＜表２６＞に従ってシグナリングされる。
【０３０６】
＜表２６＞
【表２６】
0006396592.tif 000028
【０３０７】
ＰＩＤ：当該１３ビットフィールドは、ＤＰ＿ＰＡＹＬＯＡＤ＿ＴＹＰＥがＴＳ（‘００’）に設定され、ＨＣ＿ＭＯＤＥ＿ＴＳが０１又は１０に設定される場合にＴＳヘッダ圧縮のためのＰＩＤ数を示す。
【０３０８】
ＲＥＳＥＲＶＥＤ：当該８ビットフィールドは、今後の使用のためにリザーブ（reserved）される。
【０３０９】
次のフィールドは、ＦＩＣ＿ＦＬＡＧが１と同じ時のみに表れる。
【０３１０】
ＦＩＣ＿ＶＥＲＳＩＯＮ：当該８ビットフィールドは、ＦＩＣのバージョンナンバを示す。
【０３１１】
ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：当該１３ビットフィールドは、ＦＩＣの長さをバイト単位で示す。
【０３１２】
ＲＥＳＥＲＶＥＤ：当該８ビットフィールドは、今後の使用のためにリザーブ（reserved）される。
【０３１３】
次のフィールドは、ＡＵＸ＿ＦＬＡＧが１と同じ時のみに表れる。
【０３１４】
ＮＵＭ＿ＡＵＸ：当該４ビットフィールドは、補助ストリームの数を示す。ゼロは補助ストリームが使用されないことを示す。
【０３１５】
ＡＵＸ＿ＣＯＮＦＩＧ＿ＲＦＵ：当該８ビットフィールドは、今後の使用のためにリザーブ（reserved）される。
【０３１６】
ＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥ：当該４ビットは現補助ストリームのタイプを示すための今後の使用のためにリザーブ（reserved）される。
【０３１７】
ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＣＯＮＦＩＧ：当該２８ビットフィールドは、補助ストリームをシグナリングするための今後の使用のためにリザーブ（reserved）される。
【０３１８】
図１５は、本発明の他の一実施形態に係るＰＬＳ２データを示す。
【０３１９】
図１５は、ＰＬＳ２データのＰＬＳ２−ＤＹＮを示す。ＰＬＳ２−ＤＹＮデータの値は１つのフレームグループの期間の間変化できる（変わりうる）一方、フィールドのサイズは一定である。
【０３２０】
ＰＬＳ２−ＤＹＮデータのフィールドの具体的な内容は、次の通りである。
【０３２１】
ＦＲＡＭＥ＿ＩＮＤＥＸ：当該５ビットフィールドは、スーパーフレーム内で現フレームのフレームインデックスを示す。スーパーフレームの第１のフレームのインデックスは０に設定される。
【０３２２】
ＰＬＳ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：当該４ビットフィールドは、構成が変化する前のスーパーフレームの数を示す。構成が変化する次のスーパーフレームは当該フィールド内でシグナリングされる値により示す。当該フィールドの値が００００に設定されれば、これは如何なる予定された変化も予測できないことを意味する。例えば、１の値は次のスーパーフレームに変化があるということを示す。
【０３２３】
ＦＩＣ＿ＣＨＡＮＧＥ＿ＣＯＵＮＴＥＲ：当該４ビットフィールドは、構成（即ち、ＦＩＣのコンテンツ）が変化する前のスーパーフレームの数を示す。構成が変化する次のスーパーフレームは当該フィールド内でシグナリングされる値により示す。当該フィールドの値が００００に設定されれば、これは如何なる予定された変化も予測できないことを意味する。例えば、０００１の値は次のスーパーフレームに変化があることを示す。
【０３２４】
ＲＥＳＥＲＶＥＤ：当該１６ビットフィールドは、今後の使用のためにリザーブ（reserved）される。
【０３２５】
次のフィールドは現フレームで伝達されるデータパイプと関連したパラメータを説明するＮＵＭ＿ＤＰでのループ（loop）で表れる。
【０３２６】
ＤＰ＿ＩＤ：当該６ビットフィールドは、物理プロファイル内でデータパイプを一意に示す。
【０３２７】
ＤＰ＿ＳＴＡＲＴ：当該１５ビット（又は、１３ビット）フィールドは、ＤＰＵアドレッシング（addressing）技法を使用してデータパイプの第１の開始位置を示す。ＤＰ＿ＳＴＡＲＴフィールドは、以下の＜表２７＞に示した通り、物理プロファイル及びＦＦＴサイズによって異なる長さを有する。
【０３２８】
＜表２７＞
【表２７】
0006396592.tif 000029
【０３２９】
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ：当該１０ビットフィールドは、現データパイプに対する現時間インターリーブグループにおけるＦＥＣブロックの数を示す。ＤＰ＿ＮＵＭ＿ＢＬＯＣＫの値は０から１０２３の間にある。
【０３３０】
ＲＥＳＥＲＶＥＤ：当該８ビットフィールドは、今後の使用のためにリザーブ（reserved）される。
【０３３１】
次のフィールドは、ＥＡＣと関連したＦＩＣパラメータを示す。
【０３３２】
ＥＡＣ＿ＦＬＡＧ：当該１ビットフィールドは、現フレームでＥＡＣの存在を示す。当該ビットはプリアンブルにおけるＥＡＣ＿ＦＬＡＧと同一の値である。
【０３３３】
ＥＡＳ＿ＷＡＫＥ＿ＵＰ＿ＶＥＲＳＩＯＮ＿ＮＵＭ：当該８ビットフィールドは、自動活性化指示のバージョンナンバを示す。
【０３３４】
ＥＡＣ＿ＦＬＡＧフィールドが１と同一であれば、次の１２ビットがＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥフィールドに割り当てられる。ＥＡＣ＿ＦＬＡＧフィールドが０と同一であれば、次の１２ビットがＥＡＣ＿ＣＯＵＮＴＥＲに割り当てられる。
【０３３５】
ＥＡＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ：当該１２ビットフィールドは、ＥＡＣの長さをバイトで示す。
【０３３６】
ＥＡＣ＿ＣＯＵＮＴＥＲ：当該１２ビットフィールドは、ＥＡＣが到達するフレームの前のフレームの数を示す。
【０３３７】
次のフィールドはＡＵＸ＿ＦＬＡＧフィールドが１と同一の場合のみに表れる。
【０３３８】
ＡＵＸ＿ＰＲＩＶＡＴＥ＿ＤＹＮ：当該４８ビットフィールドは、補助ストリームをシグナリングするための今後の使用のためにリザーブ（reserved）される。当該フィールドの意味は、設定可能なＰＬＳ２−ＳＴＡＴでＡＵＸ＿ＳＴＲＥＡＭ＿ＴＹＰＥの値に依存する。
【０３３９】
ＣＲＣ＿３２：ＰＬＳ２全体（全体ＰＬＳ２）に適用される３２ビットエラー検出コード。
【０３４０】
図１６は、本発明の一実施形態に係るフレームの論理（logical）構造を示す。
【０３４１】
前述したように、ＰＬＳ、ＥＡＣ、ＦＩＣ、データパイプ、補助ストリーム、ダミーセルは、フレームにおけるＯＦＤＭシンボルのアクティブ（active）キャリアにマッピングされる。ＰＬＳ１及びＰＬＳ２は、最初に１つ又は複数のＦＳＳにマッピングされる。その後、ＥＡＣが存在していれば、ＥＡＣセルは後続するＰＬＳフィールドにマッピングされる。次に、ＦＩＣが存在していれば、ＦＩＣセルがマッピングされる。データパイプはＰＬＳの次にマッピングされるか、ＥＡＣ又はＦＩＣが存在する場合、ＥＡＣ又はＦＩＣ以後にマッピングされる。タイプ１のデータパイプが最初にマッピングされ、タイプ２のデータパイプが次にマッピングされる。データパイプのタイプの具体的な内容は後述する。一部の場合、データパイプはＥＡＳに対する一部の特殊データ又はサービスシグナリングデータを伝達することができる。補助ストリーム又はストリームは、存在していれば、データパイプの次にマッピングされ、ここには順次ダミーセルが後続する。前述した順序、即ち、ＰＬＳ、ＥＡＣ、ＦＩＣ、データパイプ、補助ストリーム、及びダミーセルの順に全て共にマッピングすれば、フレームでセル容量を正確に（厳密に、きっかりと）詰める（埋める）。
【０３４２】
図１７は、本発明の一実施形態に係るＰＬＳマッピングを示す。
【０３４３】
ＰＬＳセルは、ＦＳＳのアクティブ（active）キャリアにマッピングされる。ＰＬＳが占めるセルの数によって、１つ又は複数のシンボルがＦＳＳに指定され、ＦＳＳの数ＮＦＳＳはＰＬＳ１でのＮＵＭ＿ＦＳＳによりシグナリングされる。ＦＳＳはＰＬＳセルを伝達する特殊なシンボルである。ロバスト性及び遅延時間（latency）はＰＬＳで重大な事案であるので、ＦＳＳは高いパイロット密度を有しているため高速同期化及びＦＳＳ内での周波数のみの補間（interpolation：補間）を可能にする。
【０３４４】
ＰＬＳセルは、図１７の例に示すように、下方向式でＦＳＳのアクティブ（active）キャリアにマッピングされる。ＰＬＳ１セルは、最初に第１のＦＳＳの第１のセルからセルインデックスの昇順にマッピングされる。ＰＬＳ２セルはＰＬＳ１の最後のセルの直後に後続し、マッピングは第１のＦＳＳの最後のセルインデックスまで下方に続く。必要とするＰＬＳセルの総数が１つのＦＳＳのアクティブ（active）キャリアの数を超過すれば、マッピングは次のＦＳＳに進行され（進み）、第１のＦＳＳと完全に同一の方式により続く。
【０３４５】
ＰＬＳマッピングが完了した後、データパイプが次に伝達される。ＥＡＣ、ＦＩＣ、又は両方とも現フレームに存在していれば、ＥＡＣ及びＦＩＣはＰＬＳとノーマルデータパイプとの間に配置される。
【０３４６】
図１８は、本発明の一実施形態に係るＥＡＣマッピングを示す。
【０３４７】
ＥＡＣはＥＡＳメッセージを伝達する専用チャネルであり、ＥＡＳに対するデータパイプに接続される。ＥＡＳサポートは提供されるが、ＥＡＣ自体は全てのフレームに存在することもあり、存在しないこともある。ＥＡＣが存在する場合、ＥＡＣはＰＬＳ２セルの直後にマッピングされる。ＰＬＳセルを除いて、ＦＩＣ、データパイプ、補助ストリーム、又はダミーセルのうち、いずれもＥＡＣの前に位置しない。ＥＡＣセルのマッピング手続はＰＬＳと完全に同一である。
【０３４８】
ＥＡＣセルは、図１８の例に示すように、ＰＬＳ２の次のセルからセルインデックスの昇順にマッピングされる。ＥＡＳメッセージの大きさによって、図１８に示すように、ＥＡＣセルは少ないシンボルを占めることができる。
【０３４９】
ＥＡＣセルは、ＰＬＳ２の最後のセルの直後に後続し、マッピングは最後のＦＳＳの最後のセルインデックスまで下方に続く。必要とするＥＡＣセルの総数が最後のＦＳＳの残っているアクティブ（active）キャリアの数を超過すれば、ＥＡＣマッピングは次のシンボルに進行され、ＦＳＳと完全に同一の方式により続く。この場合、ＥＡＣのマッピングがなされる次のシンボルはノーマルデータシンボルであり、これはＦＳＳより多いアクティブ（active）キャリアを有する。
【０３５０】
ＥＡＣマッピングが完了した後、存在していれば、ＦＩＣが次に伝達される。ＦＩＣが送信されなければ（ＰＬＳ２フィールドからシグナリングに）、データパイプがＥＡＣの最後のセルの直後に後続する。
【０３５１】
図１９は、本発明の一実施形態に係るＦＩＣマッピングを示す。
【０３５２】
（ａ）はＥＡＣ無しでＦＩＣセルのマッピングの例を示し、（ｂ）はＥＡＣと共にＦＩＣセルのマッピングの例を示す。
【０３５３】
ＦＩＣは、高速サービス取得及びチャネルスキャンを可能にするために層間情報（cross-layer information）を伝達する専用チャネルである。当該情報は主にデータパイプ間のチャネルバインディング（channel binding）情報及び各放送社のサービスを含む。高速スキャンのために、受信器はＦＩＣをデコードし、放送社ＩＤ、サービス数、ＢＡＳＥ＿ＤＰ＿ＩＤなどの情報を取得することができる。高速サービス取得のために、ＦＩＣだけでなく、ベースデータパイプもＢＡＳＥ＿ＤＰ＿ＩＤを用いてデコードできる。ベースデータパイプが送信するコンテンツを除いて、ベースデータパイプはノーマルデータパイプと正確に（厳密に）同一の方式によりエンコードされてフレームにマッピングされる。したがって、ベースデータパイプに関する追加説明が必要でない。ＦＩＣデータが生成されて管理層で消費される。ＦＩＣデータのコンテンツは管理層仕様で説明された通りである。
【０３５４】
ＦＩＣデータは選択的であり、ＦＩＣの使用はＰＬＳ２のスタティック（static：静的）な部分でＦＩＣ＿ＦＬＡＧパラメータによりシグナリングされる。ＦＩＣが使われれば、ＦＩＣ＿ＦＬＡＧは１に設定され、ＦＩＣに対するシグナリングフィールドはＰＬＳ２のスタティック（static：静的）な部分で定義される。当該フィールドでシグナリングされるのはＦＩＣ＿ＶＥＲＳＩＯＮであり、ＦＩＣ＿ＬＥＮＧＴＨ＿ＢＹＴＥ＿ＦＩＣは、ＰＬＳ２と同一の変調、コーディング、時間インターリーブパラメータを使用する。ＦＩＣは、ＰＬＳ２＿ＭＯＤ及びＰＬＳ２＿ＦＥＣなどの同一のシグナリングパラメータを共有する。ＦＩＣデータは、存在していれば、ＰＬＳ２の後にマッピングされるか、又はＥＡＣが存在する場合、ＥＡＣの直後にマッピングされる。ノーマルデータパイプ、補助ストリーム、又はダミーセルのうち、いずれもＦＩＣの前に位置しない。ＦＩＣセルをマッピングする方法はＥＡＣと完全に同一であり、これはまたＰＬＳと同一である。
【０３５５】
ＰＬＳの後のＥＡＣが存在しない場合、ＦＩＣセルは（ａ）の例に示したように、ＰＬＳ２の次のセルからセルインデックスの昇順にマッピングされる。ＦＩＣデータサイズによって、（ｂ）に示したように、ＦＩＣセルは数個のシンボルに対してマッピングされる。
【０３５６】
ＦＩＣセルはＰＬＳ２の最後のセルの直後に後続し、マッピングは最後のＦＳＳの最後のセルインデックスまで下方に続く。必要なＦＩＣセルの総数が最後のＦＳＳの残っているアクティブ（active）キャリアの数を超過すれば、残りのＦＩＣセルのマッピングは次のシンボルに進行され、これはＦＳＳと完全に同一の方式により続く。この場合、ＦＩＣがマッピングされる次のシンボルはノーマルデータシンボルであり、これはＦＳＳより多いアクティブ（active）キャリアを有する。
【０３５７】
ＥＡＳメッセージが現フレームで送信されれば、ＥＡＣはＦＩＣより先にマッピングされ、（ｂ）に示したように、ＥＡＣの次のセルからＦＩＣセルはセルインデックスの昇順にマッピングされる。
【０３５８】
ＦＩＣマッピングが完了した後、１つ又は複数のデータパイプがマッピングされ、以後、存在していれば、補助ストリーム、ダミーセルが後続する。
【０３５９】
図２０は、本発明の一実施形態に係るデータパイプのタイプを示す。
【０３６０】
（ａ）はタイプ１のデータパイプを示し、（ｂ）はタイプ２のデータパイプを示す。
【０３６１】
先行するチャネル、即ちＰＬＳ、ＥＡＣ、ＦＩＣがマッピングされた後、データパイプのセルがマッピングされる。データパイプはマッピング方法によって２タイプのうちの１つに分類される。
【０３６２】
タイプ１のデータパイプ：データパイプがＴＤＭによりマッピングされる。
【０３６３】
タイプ２のデータパイプ：データパイプがＦＤＭによりマッピングされる。
【０３６４】
データパイプのタイプは、ＰＬＳ２のスタティック（static：静的）な部分でＤＰ＿ＴＹＰＥフィールドにより示される。図２０は、タイプ１のデータパイプ及びタイプ２のデータパイプのマッピングの順序を示す。タイプ１のデータパイプは、まずセルインデックスの昇順にマッピングされた後、最後のセルインデックスに到達した後、シンボルインデックスが１ずつ増加する。次のシンボル内で、データパイプはｐ＝０を始めとしてセルインデックスの昇順に続けてマッピングされる。１つのフレームで共にマッピングされる複数のデータパイプと共に、各々のタイプ１のデータパイプはデータパイプのＴＤＭと類似するように時間でグループ化（グルーピング）される。
【０３６５】
タイプ２のデータパイプは、まずシンボルインデックスの昇順にマッピングされ、フレームの最後のＯＦＤＭシンボルに到達した後、セルインデックスは１ずつ増加し、シンボルインデックスは第１の使用可能シンボルに戻った後、そのシンボルインデックスから増加する。１つのフレームで複数のデータパイプをマッピングした後、各々のタイプ２のデータパイプはデータパイプのＦＤＭと類似するように周波数でグループ化される。
【０３６６】
タイプ１のデータパイプ及びタイプ２のデータパイプは、必要なとき、フレームで共存できるが、タイプ１のデータパイプが常にタイプ２のデータパイプに先行するという制限がある。タイプ１及びタイプ２のデータパイプを伝達するＯＦＤＭセルの総数は、データパイプの送信に使用することができるＯＦＤＭセルの総数を超過できない。
【０３６７】
＜数式２＞
【数２】
0006396592.tif 000030
【０３６８】
この際、ＤDP1はタイプ１のデータパイプが占めるＯＦＤＭセルの数に該当し、ＤDP2はタイプ２のデータパイプが占めるセルの数に該当する。ＰＬＳ、ＥＡＣ、ＦＩＣが全てタイプ１のデータパイプと同様の方式によりマッピングされるので、ＰＬＳ、ＥＡＣ、ＦＩＣは全て“タイプ１のマッピング規則”に従う。したがって、概してタイプ１のマッピングが常にタイプ２のマッピングに先行する。
【０３６９】
図２１は、本発明の一実施形態に係るデータパイプマッピングを示す。
【０３７０】
（ａ）はタイプ１のデータパイプをマッピングするためのＯＦＤＭセルのアドレッシングを示し、（ｂ）はタイプ２のデータパイプをマッピングするためのＯＦＤＭセルのアドレッシングを示す。
【０３７１】
タイプ１のデータパイプ（０，．．．，ＤＤＰ１−１）をマッピングするためのＯＦＤＭセルのアドレッシングは、タイプ１のデータパイプのアクティブ（active）データセルに対して定義される。アドレッシング方式は各々のタイプ１のデータパイプに対する時間インターリーブからのセルがアクティブ（active）データセルに割り当てられる順序を定義する。また、アドレッシング方式はＰＬＳ２のダイナミック（dynamic：動的）部分でデータパイプの位置をシグナリングするのに使用される。
【０３７２】
ＥＡＣ及びＦＩＣ無しで、アドレス０は最後のＦＳＳでＰＬＳを伝達する最後のセルに後続するセルをいう。ＥＡＣが送信され、ＦＩＣが該当するフレームになければ、アドレス０はＥＡＣを伝達する最後のセルに後続するセルをいう。ＦＩＣが該当するフレームで送信されれば、アドレス０はＦＩＣを伝達する最後のセルに後続するセルをいう。タイプ１のデータパイプに対するアドレス０は、（ａ）に示したような２つの互いに異なる場合を考慮して算出できる。（ａ）の例において、ＰＬＳ、ＥＡＣ、ＦＩＣは全て送信されると仮定する。ＥＡＣ及びＦＩＣのうちの１つ又は全てが省略される場合への拡張は自明である。（ａ）の左側に示したように、ＦＩＣまで全てのセルをマッピングした後、ＦＳＳに残っているセルがあれば、タイプ２のデータパイプ（０，．．．，ＤＤＰ２−１）をマッピングするためのＯＦＤＭセルのアドレッシングは、タイプ２のデータパイプのアクティブ（active）データセルに対して定義される。アドレッシング方式は、各々のタイプ２のデータパイプに対する時間インターリーブからのセルがアクティブ（active）データセルに割り当てられる順序を定義する。また、アドレッシング方式は、ＰＬＳ２のダイナミック（dynamic：動的）部分でデータパイプの位置をシグナリングするのに使用される。
【０３７３】
（ｂ）に示すように、３種類の若干異なる場合が可能である。（ｂ）の左側に示した第１の場合に、最後のＦＳＳにあるセルはタイプ２のデータパイプマッピングに使用できる。中央に示した第２の場合に、ＦＩＣはノーマルシンボルのセルを占めるが、当該シンボルでのＦＩＣセルの数はＣFSSより大きくない。（ｂ）の右側に示した第３の場合は、当該シンボルにマッピングされたＦＩＣセルの数がＣFSSを超過する点を除いて、第２の場合と同一である。
【０３７４】
ＰＬＳ、ＥＡＣ、ＦＩＣがタイプ１のデータパイプと同一の“タイプ１のマッピング規則”に従うので、タイプ１のデータパイプがタイプ２のデータパイプに先行する場合への拡張は自明である。
【０３７５】
データパイプユニット（ＤＰＵ）は、フレームにおけるデータセルをデータパイプに割り当てる基本単位である。
【０３７６】
ＤＰＵはフレームにおけるデータパイプの位置を探し出すためのシグナリング単位として定義される。セルマッパ７０１０は、各々のデータパイプに対して時間インターリーブにより生成されたセルをマッピングすることができる。時間インターリーバ５０５０は一連の時間インターリーブブロックを出力し、各々の時間インターリーブブロックはＸＦＥＣＢＬＯＣＫの可変数を含み、これは結局、セルの集合で構成される。ＸＦＥＣＢＬＯＣＫにおけるセルの数Ｎcellsは、ＦＥＣＢＬＯＣＫサイズ、Ｎldpc、コンステレーションシンボル当たり送信されるビット数に依存する。ＤＰＵは与えられた物理プロファイルでサポートされるＸＦＥＣＢＬＯＣＫにおけるセルの数Ｎcellsの全ての可能な値の最大公約数として定義される。セルでのＤＰＵの長さはＬDPUとして定義される。各々の物理プロファイルは、ＦＥＣＢＬＯＣＫサイズの互いに異なる組み合わせ及びコンステレーションシンボル当たり異なるビット数をサポートするので、ＬDPUは物理プロファイルに基づいて定義される。
【０３７７】
図２２は、本発明の一実施形態に係るＦＥＣ構造を示す。
【０３７８】
図２２は、ビットインターリーブの前の本発明の一実施形態に係るＦＥＣ構造を示す。前述したように、データＦＥＣエンコーダは、外部コーディング（ＢＣＨ）及び内部コーディング（ＬＤＰＣ）を用いてＦＥＣＢＬＯＣＫ手続を生成するために入力ＢＢＦにＦＥＣエンコーディングを実行することができる。図示されたＦＥＣ構造はＦＥＣＢＬＯＣＫに該当する。また、ＦＥＣＢＬＯＣＫ及びＦＥＣ構造はＬＤＰＣコードワードの長さに該当する同一の値を有する。
【０３７９】
図２２に示すように、ＢＣＨエンコーディングが各々のＢＢＦ（Ｋbchビット）に適用された後、ＬＤＰＣエンコーディングがＢＣＨエンコードされたＢＢＦ（Ｋldpcビット＝Ｎbchビット）に適用される。
【０３８０】
Ｎldpcの値は６４８００ビット（ロングＦＥＣＢＬＯＣＫ）又は１６２００ビット（ショートＦＥＣＢＬＯＣＫ）である。
【０３８１】
以下の＜表２８＞及び＜表２９＞は、ロングＦＥＣＢＬＯＣＫ及びショートＦＥＣＢＬＯＣＫの各々に対するＦＥＣエンコーディングパラメータを示す。
【０３８２】
＜表２８＞
【表２８】
0006396592.tif 000031
【０３８３】
＜表２９＞
【表２９】
0006396592.tif 000032
【０３８４】
ＢＣＨエンコーディング及びＬＤＰＣエンコーディングの具体的な動作は、次の通りである。
【０３８５】
１２エラー訂正ＢＣＨコードがＢＢＦの外部エンコーディングに使用される。ショートＦＥＣＢＬＯＣＫ及びロングＦＥＣＢＬＯＣＫに対するＢＢＦ生成多項式は全ての多項式を掛けることによって得られる。
【０３８６】
ＬＤＰＣコードは、外部ＢＣＨエンコーディングの出力をエンコードするのに使用される。完成されたＢldpc（ＦＥＣＢＬＯＣＫ）を生成するために、Ｐldpc（パリティビット）が各々のＩldpc（ＢＣＨエンコードされたＢＢＦ）からシステマティックにエンコードされ、Ｉldpcに添付される。完成されたＢldpc（ＦＥＣＢＬＯＣＫ）は次の数式で表現される。
【０３８７】
＜数式３＞
【数３】
0006396592.tif 000033
【０３８８】
ロングＦＥＣＢＬＯＣＫ及びショートＦＥＣＢＬＯＣＫに対するパラメータは、上記の＜表２８＞及び＜表２９＞で各々与えられる。
【０３８９】
ロングＦＥＣＢＬＯＣＫに対してＮldpc−Ｋldpcパリティビットを計算する具体的な手続は、次の通りである。
【０３９０】
１）パリティビット初期化
【０３９１】
＜数式４＞
【数４】
0006396592.tif 000034
【０３９２】
２）パリティチェックマトリックスのアドレスの第１の行で特定されたパリティビットアドレスで第１の情報ビットｉO累算（accumulate）。パリティチェックマトリックスのアドレスの詳細な内容は後述する。例えば、割合１３／１５に対し、
【０３９３】
＜数式５＞
【数５】
0006396592.tif 000035
【０３９４】
３）次の３５９個の情報ビットｉs、ｓ＝１，２，．．．，３５９に対し、次の数式を用いてパリティビットアドレスでｉs累算（accumulate）。
【０３９５】
＜数式６＞
【数６】
0006396592.tif 000036
【０３９６】
ここで、ｘは第１のビットｉ0に該当するパリティビット累算器のアドレスを示し、Ｑldpcはパリティチェックマトリックスのアドレッサで特定されたコードレート（code rate）依存定数である。上記の例である、割合１３／１５に対する、したがって情報ビットｉ1に対するＱldpc＝２４に引続き、次の動作が実行される。
【０３９７】
＜数式７＞
【数７】
0006396592.tif 000037
【０３９８】
４）３６１番目の情報ビットｉ360に対し、パリティビット累算器のアドレスは、パリティチェックマトリックスのアドレスの第２の行に与えられる。同様の方式により、次の３５９個の情報ビットｉs、ｓ＝３６１，３６２，．．．，７１９に対するパリティビット累算器のアドレスは＜数式６＞を用いて得られる。ここで、ｘは情報ビットｉ360に該当するパリティビット累算器のアドレス、即ちパリティチェックマトリックスの第２の行のエントリを示す。
【０３９９】
５）同様の方式で、３６０個の新たな情報ビットの全てのグループに対し、パリティチェックマトリックスのアドレスからの新たな行は、パリティビット累算器のアドレスを求めるのに使用される。
【０４００】
全ての情報ビットが用いられた後、最終パリティビットが次の通り得られる。
６）ｉ＝１から始めて次の動作を順次実行。
【０４０１】
＜数式８＞
【数８】
0006396592.tif 000038
【０４０２】
ここで、ｐi、ｉ＝０，１，．．．，Ｎldpc−Ｋldpc−１の最終的なコンテンツ（内容）はパリティビットｐiと同一である。
【０４０３】
＜表３０＞
【表３０】
0006396592.tif 000039
【０４０４】
＜表３０＞を＜表３１＞に置き換えて、ロングＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスをショートＦＥＣＢＬＯＣＫに対するパリティチェックマトリックスのアドレスに置き換えることを除いて、ショートＦＥＣＢＬＯＣＫに対する当該ＬＤＰＣエンコーディング手続はロングＦＥＣＢＬＯＣＫに対するＬＤＰＣエンコーディング手続に従う。
【０４０５】
＜表３１＞
【表３１】
0006396592.tif 000040
【０４０６】
図２３は、本発明の一実施形態に係るビットインターリーブを示す。
【０４０７】
ＬＤＰＣエンコーダの出力はビットインターリーブされるが、これはＱＣＢ（Quasi-Cyclic Block）インターリーブ及び内部グループインターリーブが後続するパリティインターリーブで構成される。
【０４０８】
（ａ）はＱＣＢインターリーブ（インターリービング）を示し、（ｂ）は内部グループインターリーブ（インターリービング）を示す。
【０４０９】
ＦＥＣＢＬＯＣＫはパリティインターリーブできる。パリティインターリーブの出力で、ＬＤＰＣコードワードは、ロングＦＥＣＢＬＯＣＫで１８０個の隣接するＱＣＢで構成され、ショートＦＥＣＢＬＯＣＫで４５個の隣接するＱＣＢで構成される。ロング又はショートＦＥＣＢＬＯＣＫにおける各々のＱＣＢは３６０ビットで構成される。パリティインターリーブされたＬＤＰＣコードワードはＱＣＢインターリーブによりインターリーブされる。ＱＣＢインターリーブの単位はＱＣＢである。パリティインターリーブの出力でのＱＣＢは、図２３に示すように、ＱＣＢインターリーブにより並べ替えられるが、ここで、ＦＥＣＢＬＯＣＫの長さによってＮcells＝６４８００／ηMOD又は１６２００／ηMODである。ＱＣＢインターリーブパターンは、変調タイプ及びＬＤＰＣコードレート（code rate）の各組み合わせに固有である。
【０４１０】
ＱＣＢインターリーブの後に、内部グループインターリーブが以下の＜表３２＞に定義された変調タイプ及び次数（ηMOD）によって実行される。１つの内部グループに対するＱＣＢの数ＮQCB_IGも定義される。
【０４１１】
＜表３２＞
【表３２】
0006396592.tif 000041
【０４１２】
内部グループインターリーブ過程は、ＱＣＢインターリーブ出力のＮQCB_IG個のＱＣＢで実行される。内部グループインターリーブは、３６０個の列及びＮQCB_IG個の行を用いて内部グループのビットを書き込み（記入し）読み取る過程を含む。書き込み動作で、ＱＣＢインターリーブ出力からのビットが行方向に書き込まれる。読み取り動作は列方向に実行されて各行でｍ個のビットを読み取る。ここで、ｍはＮＵＣの場合１と同一であり、ＮＵＱの場合２と同一である。
【０４１３】
図２４は、本発明の一実施形態に係るセル−ワード逆多重化を示す。
【０４１４】
図２４において、（ａ）は８及び１２ｂｐｃｕ  ＭＩＭＯに対するセル−ワード逆多重化を示し、（ｂ）は１０ｂｐｃｕ  ＭＩＭＯに対するセル−ワード逆多重化を示す。
【０４１５】
ビットインターリーブ出力の各々のセルワード（ｃ0,l，ｃ1,l，．．．，ｃnmod-1,l）は、１つのＸＦＥＣＢＬＯＣＫに対するセル−ワード逆多重化過程を説明する（ａ）に示したように（ｄ1,0,m，ｄ1,1,m，．．．，ｄ1,nmod-1,m）及び（ｄ2,0,m，ｄ2,1,m，．．．，ｄ2,nmod-1,m）に逆多重化される。
【０４１６】
ＭＩＭＯエンコーディングのために異なるタイプのＮＵＱを用いる１０ｂｐｃｕ  ＭＩＭＯの場合に、ＮＵＱ−１０２４に対するビットインターリーバが再使用される。ビットインターリーバ出力の各々のセルワード（ｃ0,l，ｃ1,l，．．．，ｃ9,l）は、（ｂ）に示したように（ｄ1,0,m，ｄ1,1,m，．．．，ｄ1,3,m）及び（ｄ2,0,m，ｄ2,1,m，．．．，ｄ2,5,m）に逆多重化される。
【０４１７】
図２５は、本発明の一実施形態に係る時間インターリーブを示す。
【０４１８】
（ａ）から（ｃ）は時間インターリーブモードの例を示す。
【０４１９】
時間インターリーバはデータパイプレベルで動作する。時間インターリーブのパラメータは各々のデータパイプに対して異なるように設定できる。
【０４２０】
ＰＬＳ２−ＳＴＡＴデータの一部に表れる次のパラメータは時間インターリーブを構成する。
【０４２１】
ＤＰ＿ＴＩ＿ＴＹＰＥ（許容される値：０又は１）：時間インターリーブモードを示す。０は時間インターリーブグループ当たり複数の時間インターリーブブロック（１つ又は複数の時間インターリーブブロック）を有するモードを示す。この場合、１つの時間インターリーブグループは１つのフレームに（フレーム間インターリーブ無しで）直接マッピングされる。１は時間インターリーブグループ当たり１つの時間インターリーブブロックのみを有するモードを示す。この場合、時間インターリーブブロックは１つ又は複数のフレームに亘って拡散される（フレーム間インターリーブ）。
【０４２２】
ＤＰ＿ＴＩ＿ＬＥＮＧＴＨ：ＤＰ＿ＴＩ＿ＴＹＰＥ＝‘０’であれば、当該パラメータは時間インターリーブグループ当たり時間インターリーブブロックの数ＮTIである。ＤＰ＿ＴＩ＿ＴＹＰＥ＝‘１’の場合、当該パラメータは１つの時間インターリーブグループから拡散されるフレームの数ＰIである。
【０４２３】
ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸ（許容される値：０乃至１０２３）：時間インターリーブグループ当たりＸＦＥＣＢＬＯＣＫの最大数を示す。
【０４２４】
ＤＰ＿ＦＲＡＭＥ＿ＩＮＴＥＲＶＡＬ（許容される値：１、２、４、８）：与えられた物理プロファイルの同一のデータパイプを伝達する２つのシーケンシャルフレーム間のフレームの数ＩJUMPを示す。
【０４２５】
ＤＰ＿ＴＩ＿ＢＹＰＡＳＳ（許容される値：０又は１）：時間インターリーブがデータフレームに用いられなければ、当該パラメータは１に設定される。時間インターリーブが用いられれば、０に設定される。
【０４２６】
さらに、ＰＬＳ２−ＤＹＮデータからのパラメータＤＰ＿ＮＵＭ＿ＢＬＯＣＫは、データグループの１つの時間インターリーブグループにより伝達されるＸＦＥＣＢＬＯＣＫの数を示す。
【０４２７】
時間インターリーブがデータフレームに用いられなければ、次の時間インターリーブグループ、時間インターリーブ動作、時間インターリーブモードは考慮されない。しかしながら、スケジューラからのダイナミック（dynamic：動的）構成情報のためのディレイコンペンセーション（delay compensation：遅延補償）ブロックは相変らず必要である。各々のデータパイプで、ＳＳＤ／ＭＩＭＯエンコーディングから受信したＸＦＥＣＢＬＯＣＫは時間インターリーブグループにグループ化される。即ち、各々の時間インターリーブグループは、整数個のＸＦＥＣＢＬＯＣＫの集合であり、ダイナミック（dynamic：動的）に変化する数のＸＦＥＣＢＬＯＣＫを含む。インデックスｎの時間インターリーブグループにあるＸＦＥＣＢＬＯＣＫの数はＮxBLOCK_Group（ｎ）で示し、ＰＬＳ２−ＤＹＮデータでＤＰ＿ＮＵＭ＿ＢＬＯＣＫにシグナリングされる。この際、ＮxBLOCK_Group（ｎ）は最小値０から最も大きい値が１０２３である最大値ＮxBLOCK_Group_MAX（ＤＰ＿ＮＵＭ＿ＢＬＯＣＫ＿ＭＡＸに該当）まで変化することができる。
【０４２８】
各々の時間インターリーブグループは１つのフレームに直接マッピングされるか、又はＰI個のフレームに亘って拡散される。また、各々の時間インターリーブグループは１つ又は複数（ＮTI個）の時間インターリーブブロックに分離される。ここで、各々の時間インターリーブブロックは時間インターリーバメモリの１つの使用に該当する。時間インターリーブグループ内の時間インターリーブブロックは若干の異なる数のＸＦＥＣＢＬＯＣＫを含むことができる。時間インターリーブグループが複数の時間インターリーブブロックに分離されれば、時間インターリーブグループは１つのフレームのみに直接マッピングされる。以下の＜表３３＞に示したように、時間インターリーブには３種類のオプションがある（時間インターリーブを省略する追加オプションを除外（除く））。
【０４２９】
＜表３３＞
【表３３】
0006396592.tif 000042
【０４３０】
【化１】
0006396592.tif 000043
【０４３１】
【化２】
0006396592.tif 000044
【０４３２】
一般に、時間インターリーバはフレーム生成過程以前にデータパイプデータに対するバッファとしても作用（動作）する。これは、各々のデータパイプに対して２つのメモリバンクで達成（実現）される。第１の時間インターリーブブロックは第１のバンクに書き込まれる。第１のバンクで読み取られる間、第２の時間インターリーブブロックが第２のバンクに書き込まれる。
【０４３３】
【化３】
0006396592.tif 000045
【０４３４】
図２６は、本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの基本動作を示す。
【０４３５】
【化４】
0006396592.tif 000046
【０４３６】
＜数式９＞
【数９】
0006396592.tif 000047
【０４３７】
【化５】
0006396592.tif 000048
【０４３８】
＜数式１０＞
【数１０】
0006396592.tif 000049
【０４３９】
【化６】
0006396592.tif 000050
【０４４０】
図２７は、本発明の他の一実施形態に係るツイストされた行−列ブロックインターリーバの動作を示す。
【０４４１】
【化７】
0006396592.tif 000051
【０４４２】
【化８】
0006396592.tif 000052
【０４４３】
＜数式１１＞
【数１１】
0006396592.tif 000053
【０４４４】
【化９】
0006396592.tif 000054
【０４４５】
図２８は、本発明の一実施形態に係るツイストされた行−列ブロックインターリーバの対角線方向読み取りパターンを示す。
【０４４６】
【化１０】
0006396592.tif 000055
【０４４７】
図２９は、本発明の一実施形態に係るそれぞれのインターリーブ配列からのインターリーブされたＸＦＥＣＢＬＯＣＫを示す。
【０４４８】
【化１１】
0006396592.tif 000056
【０４４９】
本明細書において、前述したＤＰは、ＰＬＰ（Physical layer Pipe）と、ＰＬＳ情報は、Ｌ１（Layer 1）情報又はＬ１シグナリング情報と、呼ぶことができる。ＰＬＳ１情報は、Ｌ１（Layer 1）Ｌ１ベーシック（basic）情報と、ＰＬＳ２情報は、Ｌ１ディテール情報と、各々呼ぶこともできる。
【０４５０】
図３０は、本発明の他の一実施形態に係るＢＩＣＭブロックの詳細ブロック図を示す。
【０４５１】
図３０の詳細ブロックに対して、前述した説明と同じ説明は重複（反復）しない。
【０４５２】
実施形態として、放送送信器は、物理層でＱｏＳ（Quality of Service）を調節できる単位であるＰＬＰ又はＤＰ別にＳＩＳＯ、ＭＩＳＯ、又はＭＩＭＯ方式を独立して適用できる。したがって、それぞれのＰＬＰを介して送信するサービスやサービスコンポーネント別にＱｏＳを調節できるという長所がある。ＳＩＳＯ  ＰＬＰの場合、放送送信器は、入力されたビット列に対してＢＣＨエンコーディングとＬＤＣＰエンコーディングとを行って冗長性（リダンダンシ）が追加され、したがって、送信チャネル上のエラーを受信端で訂正できるようにする。
【０４５３】
ビットインターリーバ３００１０は、送信チャネル中に発生しうるバースト（burst）エラーに強いように入力されたビット列をインターリーブルール（規則）によりインターリーブできる。ＱＡＭシンボルにディープフェージング（deep fading）又は消失（erasure）が加えられた場合、各ＱＡＭシンボルにはインターリーブされたビットがマッピングされているので、全コードワードビット（全体コードワードビット）のうち、連続したビットにエラーが発生することを防止できる。
【０４５４】
ビット−セルデマルチプレクサ３００２０は、入力されたビット列の順序とコンステレーション（星状図）マッピングルール（rule）を考慮してＦＥＣブロック内の各ビットが適切なロバスト性（robustness）を有して送信され得るように、入力ビット列の順序を決定して出力できる。
【０４５５】
コンステレーション（星状図）マッパ３００３０は、入力されたビットワードを１つのコンステレーションに割当／マッピングすることができる。このとき、追加的に回転及びＱディレイ（遅延）（rotation & Q delay）を適用できる。すなわち、コンステレーションマッパ３００３０は、入力されたコンステレーションを回転角度によって回転させた後、同相（イン−フェーズ）（in-phase）成分と直角位相（クワドラチャ−フェーズ）（quadrature-phase）成分とに分け、このうち、直角位相成分のみを任意の値の分だけディレイさせることができる。コンステレーションマッパ３００３０は、その後、新たにペアリングされた同相成分と直角位相成分とを使用して新しいコンステレーションにリマッピングを行うことができる。
【０４５６】
セルインターリーバ３００４０は、１つのＦＥＣブロックに該当するセルをランダムに混ぜて出力して、各ＦＥＣブロックに該当するセルを各ＦＥＣブロックに互いに異なる順序で出力する。
【０４５７】
時間（タイム）インターリーバ３００５０は、複数のＦＥＣブロックに属するセルを互いに混ぜて出力できる。したがって、各ＦＥＣブロックのセルが時間インターリーブの深さ（デプス）の分だけの区間内に分散されて送信されることにより、付加的なダイバーシチ利得（ゲイン）が取得され得る。時間インターリーバ３１０３０は、前述したように、フレーム処理（フレーミング）／インターリーブブロックに含まれることもできる。
【０４５８】
図３１は、本発明の他の一実施形態に係る放送信号送信器の構成を示す。
【０４５９】
図３１の放送信号送信器は、入力フォーマッティングブロック（３１０１０；Input Formatting）、ＢＩＣＭブロック（３１０２０；Bit Interleaved and Coded Modulation）、及びフレーム処理及びインターリーブブロック（３１０３０；Framing & Interleaving）、並びに波形（ウェーブフォーム）生成ブロック（３１０４０；Waveform Generation）を含むことができる。図３１のフレーム処理／インターリーブブロック３１０３０は、図１のフレーム構築ブロックに該当し、波形生成ブロック３１０４０は、図１のＯＦＤＭ生成ブロックに該当することができる。
【０４６０】
図３１の場合、前述した実施形態等と異なり、フレーム構築ブロック１０２０が時間インターリーブブロック（３１０５０；Time Interleaving）を含む場合であって、これにより、フレーム構築ブロック１０２０がフレーム処理／インターリーブブロック３１０５０と呼ばれることができる。言い換えると、フレーム処理／インターリーブブロック３１０３０は、時間インターリーブブロック３１０５０、フレーム処理ブロック３１０６０、及び周波数インターリーブブロック（３１０７０；Frequency Interleaving）をさらに含むことができる。フレーム処理／インターリーブブロック３１０３０は、このようなサブブロックを使用してデータに対して時間インターリーブを行い、データをマッピングして信号フレームを生成し、周波数インターリーブを行うことができる。
【０４６１】
時間インターリーブブロック３１０５０がＢＩＣＭブロック３１０２０からフレーム処理／インターリーブブロック３１０３０に移動する以外に、他の説明は前述したとおりである。波形生成ブロック３１０４０は、図１のＯＦＤＭ生成ブロック１０３０と同じブロックであって、名称のみを別に呼ぶものである。
【０４６２】
受信器側でも、上記のように、時間デインターリーブ（タイムデインターリービング）ブロックを図９のデマッピング及びデコーディングブロック９０２０でフレームパージングブロック９０１０に含め、フレームパージングブロック９０１０をフレームパージング／デインターリーブブロックと呼ぶこともできる。フレームパージングブロック９０１０は、受信信号に対して周波数デインターリーブ、フレームパージング、及び時間デインターリーブを行うことができる。
【０４６３】
図３１は、システムのサブブロックの包含関係のみを変更して命名しなおしたものであって、詳細動作等に対しては、前述したとおりである。本明細書において送受信システムの構成を、ブロックだけでなく、モジュール又はユニットと呼ぶことができるのも同様に適用される。以下では、特に、周波数インターリーバ３１０７０の動作について説明する。周波数インターリーバは、フレーム処理ブロックのセルマッパ後端にブロックインターリーバとして備えられることもできる。
【０４６４】
周波数インターリーバ３１０７０は、送信フレームの単位になる送信ブロック内のセルをインターリーブすることにより、追加的な周波数ダイバーシチ利得を取得できる。特に、本発明では、複数の（データ）サブフレームが同一又は異なるＦＦＴサイズを使用する場合、これによる周波数インターリーバの動作方法について説明する。
【０４６５】
図３２〜図３４は、本発明の放送送信器に含まれる周波数インターリーバのＦＩ（Frequency Interleaving）アドレス生成器（generator）ダイヤグラムを示す。
【０４６６】
図３２は、３２Ｋ  ＦＦＴモードのＦＩアドレス生成器を、図３３は、１６Ｋ  ＦＦＴモードのＦＩアドレス生成器を、図３４は、８Ｋ  ＦＦＴモードのアドレス生成器を各々示す。
【０４６７】
周波数インターリーバは、ＦＦＴモードによるアドレス生成器を使用し、生成されたランダムアドレスによってシンボルのセルをマッピングし、読み取って周波数ドメインのインターリーブを行うことができる。受信側でも、周波数デインターリーバは、ＦＦＴモードによるアドレス生成器を使用し、生成されたランダムアドレスによって送信側の逆順でセルをマッピングし、読み取って周波数ドメインのデインターリーブを行うことができる。
【０４６８】
図３２は、本発明の実施形態に係る３２Ｋ  ＦＦＴモードに対するＦＩアドレス生成器を示す。
【０４６９】
図３２において、ＦＩアドレス生成器は、ベーシックランダムアドレス生成器３２０１０、ワイヤパーミュテーション（並べ替え）ブロック（３２０２０；wire permutations）、シンボルオフセット生成器３２０３０、モジュロ演算器（モジューロオペレータ）（３２０４０；modulo operator）、アドレスチェックブロック３２０５０、ＰＲＢＳコントロールブロック（３２０６０；ＰＲＢＳ（Pseudo-Random Binary Sequence）control）を含む。ベーシックランダムアドレス生成器３２０１０は、ＰＮ生成器３２０７０及び１ビットトグルブロック３２０８０を含む。各パート／ブロックの説明は下記のとおりである。
【０４７０】
ベーシックランダムアドレス生成器３２０１０は、１ビットトグルブロック３２０８０と１４ビットＰＭ生成器３２０７０とを含み、インターリーブの際、擬似（クアシ）（quasi）ランダムシーケンス／性質を提供するように動作する。
【０４７１】
ワイヤパーミュテーションブロック３２０２０は、ＰＲＢＳレジスタの値を用いて１０進数アドレスを生成するとき、ビットの順序を並べ替える役割を果たす。３２Ｋ  ＦＦＴモードでは、単一ワイヤパーミュテーションテーブルが使用される。ワイヤパーミュテーションテーブルについては後述する。
【０４７２】
シンボルオフセット生成器３２０３０は、ＯＦＤＭシンボルペア単位で動作し、ベーシックインターリーブシーケンスをサイクリックシフト（cyclic-shifting）するときに使用されるシンボル−オフセット値を出力する。シンボルオフセット生成器は、（Ｎ＿ｒ−１）個のビットバイナリワードをシンボルオフセット値で出力できる。この場合、Ｎ＿ｒは、Ｎ＿ｒ＝ｌｏｇ＿２｛Ｍ＿ｍａｘ｝のように決定されることができる。実施形態として、シンボルオフセットの初期値は、（Ｎｒ−１）個の１等（例えば、［１、１、１、…、１、１］）に生成／セットされることができる。
【０４７３】
モジュロ演算器３２０４０は、ベーシックランダムアドレス生成器３２０１０及びシンボルオフセット生成器３２０３０の出力値の組み合わせを２個毎のＯＦＤＭシンボルペアに対してサイクリックシフトすることができる。モジュロ演算器３２０４０は、Ｎ＿ｍａｘを超過すれば動作することができ、３２Ｋ  ＦＦＴモードに対するＮ＿ｍａｘは、３２７６８である（Ｎ＿ｍａｘ  ｆｏｒ  ３２Ｋ  ＦＦＴ＝３２７６８）。
【０４７４】
メモリアドレスチェックブロック３２０５０及びＰＲＢＳコントロールブロック３２０６０は、生成されるメモリアドレス（１５ビット）値が入力データベクトルの大きさ（Ｎ＿ｄａｔａ）より大きい場合、出力値を使用せず（無視し）、繰り返しベーシックランダムアドレス生成器３２０１０を動作させて、出力アドレス値がＮ＿ｄａｔａを超過しないように制御できる。言い換えると、アドレスチェックブロック３２０５０は、周波数インターリーブされた特定ＯＦＤＭシンボルに対して生成されたアドレスが許容される（allowable）ＲＡＭアドレス範囲内であるかを認証（validate）できる。Ｎ＿ｄａｔａは、１つのシンボルのデータキャリアの数を表すことができる。
【０４７５】
図３２において、モジュロ演算器３２０４０は、オフセット加算（addition）ブロック３２０４０と呼ぶこともできる。そして、オフセット加算ブロック３２０４０のオフセット加算は、アドレスチェックブロック３２０５０のアドレスチェックより常に先に行われる。このような動作順序は、ＯＦＤＭシンボルペアでデータベクトルの大きさが互いに異なっても、受信器でシングル（単一）メモリデインターリーブが可能になる特徴を提供できる。
【０４７６】
図３２において、ＦＩアドレス生成器は、３個の生成器を含むと説明できる。この場合、３個の生成器は、トグルブロック３２０８０、ワイヤパーミュテーションブロックを有する（with）インターリーブシーケンス生成器３２０７０及びシンボルオフセット生成器３２０３０に該当する。そして、オフセット加算ブロック３２０４０がこの３個の生成器の出力値を組み合わせ、サイクリックシフトして出力する。
【０４７７】
図３３は、本発明の実施形態に係る１６Ｋ  ＦＦＴモードに対するＦＩアドレス生成器を示す。
【０４７８】
図３３において、ＦＩアドレス生成器は、ベーシックランダムアドレス生成器３３０１０、ワイヤパーミュテーションブロック（３３０２０；wire permutations）、シンボルオフセット生成器３３０３０、モジュロ演算器（３３０４０；modulo operator）、アドレスチェックブロック３３０５０、ＰＲＢＳコントロールブロック（３３０６０；ＰＲＢＳ（Pseudo-Random Binary Sequence）control）を含む。ベーシックランダムアドレス生成器３３０１０は、ＰＮ生成器３３０７０及び１ビットトグルブロック３３０８０を含む。各パート／ブロックの説明は、下記のとおりである。
【０４７９】
ベーシックランダムアドレス生成器３３０１０は、１ビットトグルブロック３３０８０と１３ビットＰＭ生成器３３０７０とを含み、インターリーブの際、擬似（quasi）ランダムシーケンス／性質を提供するように動作する。
【０４８０】
ワイヤパーミュテーションブロック３３０２０は、ＰＲＢＳレジスタの値を用いて１０進数アドレスを生成するとき、ビットの順序を並べ替える役割を果たす。１６Ｋ  ＦＦＴモードでは、２個のワイヤパーミュテーションテーブルが使用される。ワイヤパーミュテーションテーブルについては後述する。
【０４８１】
シンボルオフセット生成器３３０３０は、ＯＦＤＭシンボルペア単位で動作し、ベーシックインターリーブシーケンスをサイクリックシフト（cyclic-shifting）するときに使用されるシンボル−オフセット値を出力する。シンボルオフセット生成器は、（Ｎ＿ｒ−１）個のビットバイナリワードをシンボルオフセット値で出力できる。この場合、Ｎ＿ｒは、Ｎ＿ｒ＝ｌｏｇ＿２｛Ｍ＿ｍａｘ｝のように決定されることができる。実施形態として、シンボルオフセットの初期値は、（Ｎｒ−１）個の１等（例えば、［１、１、１、…、１、１］）に生成／セットされることができる。
【０４８２】
モジュロ演算器３３０４０は、ベーシックランダムアドレス生成器３３０１０及びシンボルオフセット生成器３３０３０の出力値の組み合わせを２個毎のＯＦＤＭシンボルペアに対してサイクリックシフトすることができる。モジュロ演算器３３０４０は、Ｎ＿ｍａｘを超過すれば動作することができ、１６Ｋ  ＦＦＴモードに対するＮ＿ｍａｘは、１６３８４である（Ｎ＿ｍａｘ  ｆｏｒ  １６Ｋ  ＦＦＴ＝１６３８４）。
【０４８３】
メモリアドレスチェックブロック３３０５０及びＰＲＢＳコントロールブロック３３０６０は、生成されるメモリアドレス（１４ビット）値が入力データベクトルの大きさ（Ｎ＿ｄａｔａ）より大きい場合、出力値を使用せず（無視し）、繰り返しベーシックランダムアドレス生成器３３０１０を動作させて、出力アドレス値がＮ＿ｄａｔａを超過しないように制御できる。言い換えると、アドレスチェックブロック３３０５０は、周波数インターリーブされた特定ＯＦＤＭシンボルに対して生成されたアドレスが許容される（allowable）ＲＡＭアドレス範囲内であるかを認証（validate）できる。Ｎ＿ｄａｔａは、１つのシンボルのデータキャリアの数を表すことができる。
【０４８４】
図３３においてモジュロ演算器３３０４０は、オフセット加算（addition）ブロック３３０４０と呼ぶこともできる。そして、オフセット加算ブロック３３０４０のオフセット加算は、アドレスチェックブロック３３０５０のアドレスチェックより常に先に行われる。このような動作順序は、ＯＦＤＭシンボルペアでデータベクトルの大きさが互いに異なっても、受信器でシングルメモリデインターリーブが可能になる特徴を提供できる。
【０４８５】
図３３において、ＦＩアドレス生成器は、３個の生成器を含むと説明できる。この場合、３個の生成器は、トグルブロック３３０８０、ワイヤパーミュテーションブロックを有する（with）インターリーブシーケンス生成器３３０７０及びシンボルオフセット生成器３３０３０に該当する。そして、オフセット加算ブロック３３０４０がこの３個の生成器の出力値を組み合わせ、サイクリックシフトして出力する。
【０４８６】
図３４は、本発明の実施形態に係る８Ｋ  ＦＦＴモードに対するＦＩアドレス生成器を示す。
【０４８７】
図３４において、ＦＩアドレス生成器は、ベーシックランダムアドレス生成器３４０１０、ワイヤパーミュテーションブロック（３４０２０；wire permutations）、シンボルオフセット生成器３４０３０、モジュロ演算器（３４０４０；modulo operator）、アドレスチェックブロック３４０５０、ＰＲＢＳコントロールブロック（３４０６０；ＰＲＢＳ（Pseudo-Random Binary Sequence）control）を含む。ベーシックランダムアドレス生成器３４０１０は、ＰＮ生成器３４０７０及び１ビットトグルブロック３４０８０を含む。各パート／ブロックの説明は、下記のとおりである。
【０４８８】
ベーシックランダムアドレス生成器３４０１０は、１ビットトグルブロック３４０８０と１２ビットＰＭ生成器３４０７０とを含み、インターリーブの際、擬似（quasi）ランダムシーケンス／性質を提供するように動作する。
【０４８９】
ワイヤパーミュテーションブロック３４０２０は、ＰＲＢＳレジスタの値を用いて１０進数アドレスを生成するとき、ビットの順序を並べ替える役割を果たす。８Ｋ  ＦＦＴモードでは、２個のワイヤパーミュテーションテーブルが使用される。ワイヤパーミュテーションテーブルについては後述する。
【０４９０】
シンボルオフセット生成器３４０３０は、ＯＦＤＭシンボルペア単位で動作し、ベーシックインターリーブシーケンスをサイクリックシフト（cyclic-shifting）するときに使用されるシンボル−オフセット値を出力する。シンボルオフセット生成器は、（Ｎ＿ｒ−１）個のビットバイナリワードをシンボルオフセット値で出力できる。この場合、Ｎ＿ｒは、Ｎ＿ｒ＝ｌｏｇ＿２｛Ｍ＿ｍａｘ｝のように決定されることができる。実施形態として、シンボルオフセットの初期値は、（Ｎｒ−１）個の１等（例えば、［１、１、１、…、１、１］）に生成／セットされることができる。
【０４９１】
モジュロ演算器３４０４０は、ベーシックランダムアドレス生成器３４０１０及びシンボルオフセット生成器３４０３０の出力値の組み合わせを２個毎のＯＦＤＭシンボルペアに対してサイクリックシフトすることができる。モジュロ演算器３４０４０は、Ｎ＿ｍａｘを超過すれば動作することができ、８Ｋ  ＦＦＴモードに対するＮ＿ｍａｘは、８１９２である（Ｎ＿ｍａｘ  ｆｏｒ  ８Ｋ  ＦＦＴ＝８１９２）。
【０４９２】
メモリアドレスチェックブロック３４０５０及びＰＲＢＳコントロールブロック３４０６０は、生成されるメモリアドレス（１３ビット）値が入力データベクトルの大きさ（Ｎ＿ｄａｔａ）より大きい場合、出力値を使用せず（無視し）、繰り返しベーシックランダムアドレス生成器３４０１０を動作させて、出力アドレス値がＮ＿ｄａｔａを超過しないように制御できる。言い換えると、アドレスチェックブロック３４０５０は、周波数インターリーブされた特定ＯＦＤＭシンボルに対して生成されたアドレスが許容される（allowable）ＲＡＭアドレス範囲内であるかを認証（validate）できる。Ｎ＿ｄａｔａは、１つのシンボルのデータキャリアの数を表すことができる。
【０４９３】
図３４において、モジュロ演算器３４０４０は、オフセット加算（addition）ブロック３４０４０と呼ぶこともできる。そして、オフセット加算ブロック３４０４０のオフセット加算は、アドレスチェックブロック３４０５０のアドレスチェックより常に先に行われる。このような動作順序は、ＯＦＤＭシンボルペアでデータベクトルの大きさが互いに異なっても、受信器でシングルメモリデインターリーブが可能になる特徴を提供できる。
【０４９４】
図３４において、ＦＩアドレス生成器は、３個の生成器を含むと説明できる。この場合、３個の生成器は、トグルブロック３４０８０、ワイヤパーミュテーションブロックを有する（with）インターリーブシーケンス生成器３４０７０、及びシンボルオフセット生成器３４０３０に該当する。そして、オフセット加算ブロック３４０４０がこの３個の生成器の出力値を組み合わせ、サイクリックシフトして出力する。
【０４９５】
以下では、送信する放送信号の信号フレーム構成によるＦＩ動作方法についてさらに詳細に説明する。
【０４９６】
図３５は、本発明の実施形態に係る放送信号のフレーム構造を示す。
【０４９７】
図３５において信号フレームは、ブートストラップ、プリアンブル、及び少なくとも１つのサブフレームを含む。
【０４９８】
ブートストラップは、複数のシンボルを含み、使用されるＦＦＴサイズは、２Ｋに固定されることができる。ブートストラップシンボルは、送信信号のシステム帯域幅（６、７、８ＭＨｚ）情報及びプリアンブル構造に関する情報をシグナリングできる。
【０４９９】
プリアンブルは、複数のシンボルを含み、ブートストラップの後に、そして、最初のサブフレームの前にのみ位置する。プリアンブルに対するＦＦＴサイズは、８Ｋ、１６Ｋ、３２Ｋのうち、１つになることができる。使用されるＦＦＴサイズは、最初のサブフレームのＦＦＴサイズと同じであるか、異なることができる。プリアンブルは、フレームの残った部分（remainder）に対するＬ１シグナリング情報を含む（contain）。
【０５００】
１つの信号フレームには、少なくとも１つのサブフレームが含まれ得る。そして、各サブフレームに対するＦＦＴサイズは、８Ｋ、１６Ｋ、３２Ｋのうち、１つが使用され得るし、サブフレーム別ＦＦＴサイズは、同じであるか、異なることができる。サブフレームは、当該サブフレームに対して固定されたＦＦＴサイズ、ＧＩの長さ、スキャタードパイロットパターン及びＮｏＣ（Number of useful Carriers）を有する。
【０５０１】
図３６は、本発明の実施形態に係る放送信号のフレーム構造に対する周波数インターリーブ動作を示す。
【０５０２】
図３６のように、ブートストラップ（シンボル）に対しては、周波数インターリーブが使用されない。そして、プリアンブル（シンボル）に対しては、周波数インターリーブが常に使用される。データサブフレームに対しては、サブフレーム別に周波数インターリーブが使用されるか、使用されないことがある。
【０５０３】
サブフレームに対する周波数インターリーブの適用が可能か否かは、プリアンブルに含まれたＬ１シグナリング情報により指示されることができる。言い換えると、Ｌ１シグナリング情報は、周波数インターリーバ情報（Ｌ１Ｄ＿ｆｒｅｑｕｅｎｃｙ＿ｉｎｔｅｒｌｅａｖｅｒ）を含み、当該サブフレームに対して周波数インターリーバが有効化されたか、又はバイパスされたかを指示できる。周波数インターリーバ情報（Ｌ１Ｄ＿ｆｒｅｑｕｅｎｃｙ＿ｉｎｔｅｒｌｅａｖｅｒ）は、１ビットフラグであって、１であれば、周波数インターリーバが有効化されたことを、０であれば、周波数インターリーバがバイパスされたことを指示することもできる。
【０５０４】
図３７は、本発明の一実施形態に係る放送信号の周波数インターリーブ方法を示す。
【０５０５】
図３７は、複数のサブフレームに対する周波数インターリーバ動作方法を示し、特に、以下の３つの仮定の下での動作を示す。
【０５０６】
i）プリアンブルシンボルとサブフレーム（サブフレーム＃０〜サブフレーム＃Ｎ−１）とで、ＦＩは、ＯＮに／有効化される。
【０５０７】
ii）プリアンブルとサブフレーム＃０とのＦＦＴサイズは同一である。
【０５０８】
iii）サブフレーム（サブフレーム＃１〜サブフレーム＃Ｎ−１）は、互いに同一であるか、異なるＦＦＴサイズを有することができる。
【０５０９】
これらの仮定の下で、プリアンブル及び最初のサブフレーム（サブフレーム＃０）並びに後続サブフレーム（サブフレーム＃１〜サブフレーム＃Ｎ−１）に対する周波数インターリーバの動作は、以下のように行われることができる。
【０５１０】
i）プリアンブル及びサブフレーム＃０に対して同じ１つの周波数インターリーバが使用される。すなわち、周波数インターリーバのシンボルオフセット値は、プリアンブルの開始部分でリセット（初期化）される。そして、シンボルオフセット値は、プリアンブル及び最初のサブフレーム（サブフレーム＃０）内で連続的に変わる。
【０５１１】
ii）２番目のサブフレーム以後のサブフレーム（サブフレーム＃１〜サブフレームＮ−１）に対して、サブフレーム毎に異なるＦＩが使用される。すなわち、周波数インターリーバのシンボルオフセット値は、サブフレーム開始部分で初期化される。
【０５１２】
周波数インターリーバのシンボルオフセット値が初期化されることは、周波数インターリーバのシンボルオフセット生成器及びインターリーブシーケンス生成器がリセットされることと説明することもできる。シンボルオフセット値は、シンボルオフセット生成器をリセットすることにより初期化され得る。例えば、シンボルオフセットの初期値が０であった場合、シンボルオフセットは、０にリセットされることもできる。他の例として、前述したように、シンボルオフセットは、（Ｎ＿ｒ−１）個の１等に該当するビットバイナリワードの初期値（［１、１、１、…、１、１］）にリセットされることができる。
【０５１３】
このような実施形態において、ＦＦＴモードが３２Ｋであるプリアンブルと３２Ｋである最初のサブフレームとが信号フレームに含まれ得る。このような場合、周波数インターリーバは、３２Ｋプリアンブルの個数に対して奇数／偶数に対する制限を設けない（おかない）ことができる。すなわち、プリアンブル個数に対しては、制限を設けずに（おかないつつ）、全シンボル（全体シンボル）の個数は、偶数になるように３２Ｋサブフレームのデータシンボルの個数を調整することもできる。このような場合、プリアンブル及び最初のサブフレームの全シンボルの個数が偶数になるので、シングルメモリデインターリーブが保証され得る。
【０５１４】
図３８は、本発明の一実施形態に係る放送信号の周波数インターリーブ方法を示す。
【０５１５】
図３８で複数のサブフレームに対する周波数インターリーバ動作方法を示し、図３７の実施形態のように、以下の３つの仮定の下での動作を示す。
【０５１６】
i）プリアンブルシンボルとサブフレーム（サブフレーム＃０〜サブフレーム＃Ｎ−１）とで、ＦＩは、ＯＮ／有効化される。
【０５１７】
ii）プリアンブルとサブフレーム＃０とのＦＦＴサイズは同一である。
【０５１８】
iii）サブフレーム（サブフレーム＃１〜サブフレーム＃Ｎ−１）は、互いに同一であるか、異なるＦＦＴサイズを有することができる。
【０５１９】
これらの仮定の下で、プリアンブル及び最初のサブフレーム（サブフレーム＃０）並びに後続サブフレーム（サブフレーム＃１〜サブフレーム＃Ｎ−１）に対する周波数インターリーバの動作は、以下のように行われることができる。
【０５２０】
i）プリアンブルとサブフレーム＃０とに対して他の周波数インターリーバが使用される。すなわち、周波数インターリーバのシンボルオフセット値は、プリアンブルの開始部分及び最初のサブフレームの開始部分で各々リセット（初期化）される。
【０５２１】
ii）２番目のサブフレーム以後のサブフレーム（サブフレーム＃１〜サブフレームＮ−１）に対して、サブフレーム毎に異なるＦＩが使用される。すなわち、周波数インターリーバのシンボルオフセット値は、サブフレーム開始部分でリセット（初期化）される。
【０５２２】
周波数インターリーバのシンボルオフセット値が初期化されることは、周波数インターリーバのシンボルオフセット生成器及びインターリーブシーケンス生成器がリセットされることと説明することもできる。シンボルオフセット値は、シンボルオフセット生成器をリセットすることにより初期化されることができる。
【０５２３】
図３８の実施形態のように、プリアンブル及びそれぞれのサブフレームに対して周波数インターリーバをリセットする場合、プリアンブル及びサブフレームの最初のシンボルに対するシンボルオフセットが初期値にセットされ得る。例えば、シンボルオフセットの初期値が０であった場合、シンボルオフセットは、０にリセットされることもできる。他の例として、前述したように、シンボルオフセットは、（Ｎ＿ｒ−１）個の１等に該当するビットバイナリワードの初期値にリセットされることができる。したがって、受信側でプリアンブル及びサブフレームの各々に対してシンボルオフセット値を算出せずに、速かに周波数デインターリーブを行うことができる。特に、サブフレームの各々が特定サービスに該当する場合、特定サービスをデコードするためのサブフレーム単位の信号処理効率を向上させることができる。
【０５２４】
以下では、受信器での周波数デインターリーブ動作について説明する。
【０５２５】
図３９は、本発明の一実施形態に係るフレームパージングブロックを示す。
【０５２６】
図３９のように、フレームパージングブロックは、ブロックデインターリーバ及びセルデマッパを含むことができる。特に、ブロックデインターリーバは、周波数デインターリーブを行うこともできる。前述したように、フレームパージングブロックは、フレームパージング／デインターリーブブロックと呼ぶこともできる。このような場合、フレームパージングブロックは、同期化／復調ブロックで処理された信号を周波数デインターリーブし、フレームパージングを行うことができる。フレームパージングは、セルデマッピングと呼ぶこともできる。セルデマッパは、Ｌ１シグナリング情報に該当するセル又は特定ＰＬＰデータに該当するセルを抽出してデマッピング＆デコーディングブロックに出力することができる。
【０５２７】
図３９において、周波数デインターリーバは、前述した周波数インターリーバのインターリーブ過程の逆過程を行い、元のデータの順序を復元できる。また、周波数デインターリーバは、図３２〜図３４において説明した構造のアドレス生成器を含むことができる。
【０５２８】
図４０は、本発明の一実施形態に係るデマッピング＆デコーディングブロックを示す。
【０５２９】
図４０は、本発明の実施形態に係るデマッピング／デコーディングブロックの詳細ブロック図を示す。
【０５３０】
図４０のデマッピング／デコーディングモジュールは、図９において説明したデマッピング及びデコーディングモジュール９０２０の一実施形態に該当する。
【０５３１】
前述したように、本発明の一実施形態に係る送信装置のコーディング及び（アンド）変調（モジュレーション）モジュールは、入力されたＰＬＰに対してそれぞれのパス（経路）別にＳＩＳＯ、ＭＩＳＯ及びＭＩＭＯ方式を独立して適用して処理することができる。したがって、図４０に示されたデマッピング／デコーディングモジュールも送信装置に対応してフレームパーサから出力されたデータを各々ＳＩＳＯ、ＭＩＳＯ、ＭＩＭＯ処理するためのブロックを含むことができる。
【０５３２】
図４０に示されたように、本発明の一実施形態に係るデマッピング及びデコーディングモジュールは、ＳＩＳＯ方式のための第１のブロック、ＭＩＳＯ方式のための第２のブロック、ＭＩＭＯ方式のための第３のブロック、及びＰＬＳ  ｐｒｅ／ｐｏｓｔ情報を処理するための第４のブロックを含むことができる。
【０５３３】
入力されたＰＬＰをＳＩＳＯ処理するためのブロックは、時間（タイム）デインターリーバブロック４００１０、セルデインターリーバブロック４００２０、コンステレーション（星状図）デマッパブロック４００３０、セル−ビットデマルチプレクサブロック４００４０、ビットデインターリーバブロック４００５０、及びＦＥＣデコーダブロック４００６０を含むことができる。
【０５３４】
時間デインターリーバブロック４００１０は、時間インターリーバブロックの逆過程を行うことができる。すなわち、時間デインターリーバブロック４００１０は、時間領域でインターリーブされた入力シンボルを元の位置にデインターリーブすることができる。
【０５３５】
セルデインターリーバブロック４００２０は、セルインターリーバブロックの逆過程を行うことができる。すなわち、セルデインターリーバブロック４００２０は、１つのＦＥＣブロック内で分散（spreading）されたセルの位置を元の位置にデインターリーブすることができる。
【０５３６】
コンステレーションデマッパブロック４００３０は、コンステレーションマッパブロックの逆過程を行うことができる。すなわち、コンステレーションデマッパブロック４００３０は、シンボルドメインの入力信号をビットドメインのデータにデマッピングすることができる。また、コンステレーションデマッパブロック４００３０は、硬判定（ハードデシジョン）を行って決定されたビットデータを出力することができ、軟判定（ソフトデシジョン）値とか、あるいは確率（的な）値に該当する各ビットのＬＬＲ（Log-likelihood ratio）を出力することもできる。もし、送信端で追加的なダイバーシチ利得を得るために回転された（rotated）コンステレーションを適用する場合、コンステレーションデマッピングブロック４００３０は、これに相応する２−Ｄｉｍｅｎｓｉｏｎａｌ  ＬＬＲデマッピングを行うことができる。コンステレーションデマッパブロック４００３０は、ＬＬＲを計算するとき、送信装置でＩ又はＱ  ｃｏｍｐｏｎｅｎｔに対するディレイ（delay）値を補償できるように計算を行うことができる。
【０５３７】
セル−ビットマルチプレクサブロック４００４０は、ビット−セルデマルチプレクサ（bit to cell demux）ブロックの逆過程を行うことができる。すなわち、セル−ビットマルチプレクサブロック４００４０は、ビット−セルデマルチプレクサブロックでマッピングされたビットデータを元のビットストリーム形態に復元することができる。
【０５３８】
ビットデインターリーバブロック４００５０は、ビットインターリーバブロックの逆過程を行うことができる。すなわち、ビットデインターリーバブロック４００５０は、セル−ビットマルチプレクサブロック４００４０から出力されたビットストリームを元の順序どおりにデインターリーブすることができる。
【０５３９】
ＦＥＣデコーダブロック４００６０は、ＦＥＣエンコーダブロックの逆過程を行うことができる。すなわち、ＦＥＣデコーダブロック４００６０は、ＬＤＰＣデコーディングとＢＣＨデコーディングとを行うことにより、送信チャネルを介して受信した信号で発生したエラーを訂正できる。
【０５４０】
以下では、ＳＩＳＯモードの信号処理で説明しなかった追加的なブロックについてのみ説明する。
【０５４１】
ＭＩＳＯデコーダブロック４００７０は、ＭＩＳＯ  ｐｒｏｃｅｓｓｉｎｇ（プロセシング、処理）ブロックの逆過程を行うことができる。本発明の一実施形態に係る放送送受信システムがＳＴＢＣを使用したシステムである場合、ＭＩＳＯデコーダブロック４００７０は、Ａｌａｍｏｕｔｉ  ｄｅｃｏｄｉｎｇを行うことができる。
【０５４２】
ＭＩＭＯデコーディングブロック４００８０は、ｍ個の受信アンテナ入力信号に対してセルデインターリーバの出力データを受信し、ＭＩＭＯ処理ブロックの逆過程としてＭＩＭＯデコーディングを行うことができる。ＭＩＭＯデコーディングブロック４００８０は、最高の復号化性能を得るために、Ｍａｘｉｍｕｍ  ｌｉｋｅｌｉｈｏｏｄ  ｄｅｃｏｄｉｎｇを行うか、複雑度を減少させたＳｐｈｅｒｅ  ｄｅｃｏｄｉｎｇを行うことができる。又は、ＭＩＭＯデコーディングブロック４００８０は、ＭＭＳＥ  ｄｅｔｅｃｔｉｏｎを行うか、ｉｔｅｒａｔｉｖｅ  ｄｅｃｏｄｉｎｇを共に結合実行して向上したデコーディング性能を確保できる。
【０５４３】
シグナリング情報を処理するＦＥＣデコーダブロック（４００９０−１、４００９０−２；Shortened/Punctured FEC decoder）は、Ｓｈｏｒｔｅｎｅｄ／ｐｕｎｃｔｕｒｅｄ  ＦＥＣエンコーダブロックの逆過程を行うことができる。すなわち、Ｓｈｏｒｔｅｎｅｄ／Ｐｕｎｃｔｕｒｅｄ  ＦＥＣデコーダ４００９０は、ＰＬＳ  ｄａｔａの長さによってｓｈｏｒｔｅｎｉｎｇ／ｐｕｎｃｔｕｒｉｎｇされて受信されたデータに対し、ｄｅ−ｓｈｏｒｔｅｎｉｎｇ及びｄｅ−ｐｕｎｃｔｕｒｉｎｇを追加的に行った後にＦＥＣデコーディングを行うことができる。この場合、ｄａｔａ  ｐｉｐｅに使用されたＦＥＣ  ｄｅｃｏｄｅｒを同様にＰＬＳにも使用できるので、ＰＬＳのみのための別のＦＥＣ  ｄｅｃｏｄｅｒ  ｈａｒｄｗａｒｅが必要でなく、システム設計が容易であり、効率的なコーディングが可能であるという長所がある。
【０５４４】
前述したブロックは、設計者の意図によって省略されるか、類似しているか、同様な機能を有した他のブロックによって代替され得る。
【０５４５】
以下では、前述したフレーム構造による受信器の周波数デインターリーバの動作について説明する。全般的な周波数デインターリーブ過程は、インターリーブ過程の逆順に行われる。そして、受信器で使用されるＦＩアドレス生成器／ランダムアドレス生成器は、送信器のＦＩアドレス生成器／ランダムアドレス生成器と同様でありうる。最大の周波数デインターリーバのメモリ要求は、３２Ｋになることもできる。受信器は、送信器と同様な構造のＦＩアドレス生成器を使用して、周波数デインターリーブのためのシーケンス／オフセットを生成してアドレスを生成し、生成されたアドレスによって送信器の逆順にデータの書き込み／読み取りを行い、デインターリーブを行うことができる。
【０５４６】
図４１は、本発明の一実施形態に係る受信器の信号処理及びデインターリーブ過程を示す。
【０５４７】
図４１は、信号フレームが１つのサブフレームを有する場合に関する実施形態である。すなわち、図４１において、信号フレームは、各々、ブートストラップ、プリアンブル、及び１つのサブフレームを含む。サブフレームは、プリアンブルと同じＦＦＴサイズを有するか、相違したＦＦＴサイズを有することができる。図４１の実施形態は、プリアンブルシンボル及びサブフレームに対して周波数インターリーバがＯＮにされた場合、すなわち、周波数インターリーブが行われた場合を表す。また、各信号フレームのサブフレームのＦＦＴサイズは、同一であるか、相違することもできる。
【０５４８】
図４１において、受信器は、ブートストラップを先にデコードし、ブートストラップをデコードして取得した情報を使用してプリアンブルをデコードする。そして、受信器は、プリアンブルに含まれたＬ１シグナリング情報を使用してサブフレームのデータをデコードできる。受信器は、所望のサービスに対するフレーム／サブフレーム／ＰＬＰを抽出し、所望のサービスに該当するデータをデコードすることもできる。
【０５４９】
受信器は、プリアンブルを周波数デインターリーブし、プリアンブルに含まれたＬ１情報に基づいてオプションで（オプショナルに、選択的に）サブフレームを周波数デインターリーブできる。前述したように、受信器は、プリアンブル及びサブフレームをデインターリーブする場合、プリアンブル及びサブフレームの開始部分でシンボルオフセット値をリセットできる。すなわち、プリアンブルの最初のシンボル及びサブフレームの最初のシンボルに対して各々周波数インターリーバをリセットできる。
【０５５０】
図４２は、本発明の一実施形態に係る受信器の信号処理及びデインターリーブ過程を示す。
【０５５１】
図４２は、信号フレームが１つのサブフレームを有する場合に関する実施形態である。すなわち、図４２において信号フレームは、各々、ブートストラップ、プリアンブル、及び複数のサブフレームを含む。サブフレームは、プリアンブルと同じＦＦＴサイズを有するか、相違したＦＦＴサイズを有することができる。図４２の実施形態は、プリアンブルシンボル及び複数のサブフレームに対して周波数インターリーバがＯＮにされた場合、すなわち、周波数インターリーブが行われた場合を表す。また、各信号フレームのサブフレームのＦＦＴサイズは、同一であるか、相違することもできる。
【０５５２】
図４２において、受信器は、ブートストラップを先にデコードし、ブートストラップをデコードして取得した情報を使用してプリアンブルをデコードする。そして、受信器は、プリアンブルに含まれたＬ１シグナリング情報を使用して必要なサブフレームのデータをデコードできる。受信器は、所望のサービスに対するサブフレーム／ＰＬＰを抽出し、所望のサービスに該当する抽出されたデータをデコードすることもできる。
【０５５３】
受信器は、プリアンブルを周波数デインターリーブし、プリアンブルに含まれたＬ１情報に基づいてオプションでサブフレームを周波数デインターリーブできる。前述したように、受信器は、プリアンブル及びサブフレームをデインターリーブする場合、プリアンブル及びそれぞれのサブフレームの開始部分でシンボルオフセット値を初期値にリセットできる。すなわち、プリアンブルの最初のシンボル及びサブフレームの最初のシンボルに対して各々周波数デインターリーバのシンボルオフセット生成器をリセットできる。
【０５５４】
図４３は、本発明の実施形態に係る放送信号送信器の放送信号送信方法を示した順序図である。
【０５５５】
放送信号送信器及びその動作と関連して前述したように、放送信号送信器は、入力フォーマッティングモジュールを使用して入力データを入力処理し、少なくとも１つのＤＰ（Data Pipe）、すなわち、ＰＬＰ（Physical Layer Pipe）データを出力できる（Ｓ４３０１０）。そして、放送信号送信器は、ＢＩＣＭモジュールを使用して少なくとも１つのＰＬＰに含まれたデータをエラー訂正処理又はＦＥＣエンコードすることができる（Ｓ４３０２０）。放送信号送信器は、フレーム処理モジュールを使用して、少なくとも１つのＰＬＰのデータを含む信号フレームを生成できる（Ｓ４３０３０）。放送信号送信器は、周波数インターリーバを使用して信号フレームに含まれたデータを周波数インターリーブできる（Ｓ４３０４０）。そして、放送信号送信器は、波形生成モジュールを使用して、送信信号をＯＦＤＭ変調して送信信号を生成できる（Ｓ４３０５０）。
【０５５６】
前述したように、信号フレームは、ブートストラップ、プリアンブル、及び少なくとも１つのサブフレームを含む。そして、周波数インターリーバは、プリアンブルシンボルを常に周波数インターリーブし、サブフレームシンボルは、選択的に周波数インターリーブすることができる。サブフレームに対して周波数インターリーバが適用される場合、周波数インターリーバ情報がＬ１シグナリング情報に含まれてプリアンブルを介して送信されることができる。
【０５５７】
少なくとも１つのサブフレーム及びプリアンブルが周波数インターリーブされる場合、図３５〜図３８で説明したように、シンボルオフセット生成器は、プリアンブルの開始部分及びサブフレームの開始部分でリセットされることができる。特に、シンボルオフセット生成器は、複数のサブフレームが存在する場合、サブフレームのそれぞれの開始部分で初期値にリセットされることができる。プリアンブル及びサブフレームの開始部分とは、プリアンブル及びサブフレームの最初のシンボルを意味する。すなわち、シンボルオフセット生成器は、それぞれのサブフレームの最初のシンボルに対してリセットされることができ、プリアンブルの最初のシンボルに対してリセットされることができる。
【０５５８】
図３２〜図３４のように、周波数インターリーブステップは、シンボルオフセット生成ステップをさらに含むことができる。シンボルオフセット生成器は、各（every）シンボルペアに対して新しいシンボルオフセットを生成し、シンボルペアは、２個の連続する（consecutive）シンボルを含む。
【０５５９】
周波数インターリーブステップは、オフセット加算ステップ及びアドレスチェックステップをさらに含むこともできる。この場合、アドレスチェックブロックは、オフセット加算ステップの出力アドレスを認証できる。
【０５６０】
図４４は、本発明の一実施形態に係る放送信号受信器の放送信号受信方法を示す。
【０５６１】
放送信号受信器及びその動作と関連して前述したように、放送信号受信器は、同期化及び復調モジュールを使用して受信放送信号をＯＦＤＭ復調できる（Ｓ４４０１０）。放送信号受信器は、周波数デインターリーバを使用して放送信号を周波数デインターリーブすることができる（Ｓ４４０２０）。放送信号受信器は、フレームパージングモジュールを使用して放送信号の信号フレームをパージングできる（Ｓ４４０３０）。放送信号受信器は、信号フレームに含まれたプリアンブルデータを抽出及びデコードし、プリアンブルデータから取得されたＬ１シグナリング情報を使用して所望のサブフレーム又はＰＬＰデータを抽出することもできる。放送信号受信器は、デマッピング及びデコーディングモジュールを使用して放送信号から抽出されたＰＬＰデータをビットドメインに変換し、ＦＥＣデコーディングを行うことができる（Ｓ４４０４０）。そして、放送受信器は、出力処理モジュールを使用してＰＬＰデータをデータストリームに出力することができる（Ｓ４４０５０）。
【０５６２】
前述したように、信号フレームは、ブートストラップ、プリアンブル、及び少なくとも１つのサブフレームを含む。そして、周波数デインターリーバは、プリアンブルシンボルを常に周波数デインターリーブし、サブフレームシンボルは、選択的に周波数デインターリーブすることができる。サブフレームに対して周波数インターリーバが適用された場合、周波数インターリーバ情報がＬ１シグナリング情報に含まれてプリアンブルを介して送信されることができる。そして、放送信号受信器は、周波数インターリーバ情報に基づいてサブフレームシンボルを選択的に周波数デインターリーブすることができる。
【０５６３】
少なくとも１つのサブフレーム及びプリアンブルが周波数デインターリーブされる場合、図３５〜図４２で説明したように、周波数デインターリーバのシンボルオフセット生成器は、プリアンブルの開始部分及びサブフレームの開始部分でリセットされることができる。特に、シンボルオフセット生成器は、複数のサブフレームが存在する場合、サブフレームのそれぞれの開始部分で初期値にリセットされることができる。プリアンブル及びサブフレームの開始部分とは、プリアンブル及びサブフレームの最初のシンボルを意味する。すなわち、シンボルオフセット生成器は、それぞれのサブフレームの最初のシンボルに対してリセットされることができ、プリアンブルの最初のシンボルに対してリセットされることができる。
【０５６４】
前述したように、放送受信器の周波数デインターリーバは、図３２〜図３４のような構造のアドレス生成器を含み、これを使用して周波数デインターリーブを行うことができる。したがって、周波数デインターリーブステップは、シンボルオフセット生成ステップをさらに含むことができる。シンボルオフセット生成器は、各（every）シンボルペアに対して新しいシンボルオフセットを生成し、シンボルペアは、２個の連続する（consecutive）シンボルを含む。
【０５６５】
周波数デインターリーブステップは、オフセット加算ステップ及びアドレスチェックステップをさらに含むことができる。この場合、アドレスチェックブロックは、オフセット加算ステップの出力アドレスを認証できる。
【０５６６】
本発明によれば、サブフレームの各々に対して周波数インターリーバをリセットすることにより、サブフレームのデータ独立性を高めることができる。したがって、受信器においてサブフレーム単位でデータを処理する場合、データ処理の効率性及び速度を高めることができる。受信器は、プリアンブル、サブフレームの各々に対して別のシグナリング情報無しで直ちにオフセット値をリセットして周波数デインターリーブを行うことができるので、信号処理によるレイテンシを低め、システムの複雑度を低めることができる。また、プリアンブルは、常に周波数インターリーブを使用することにより、プリアンブルをさらにロバスト（robust）に送受信することができる。そして、サブフレームは、周波数インターリーブ／デインターリーブをオプションで使用できるので、システム運用の柔軟性を高め、サブフレーム別にＦＤＭ（Frequency Division Multiplexing）を使用できるようになる。そして、シンボルオフセット生成器は、シンボルペア単位で新しいオフセットを使用することにより、インターリーブ／デインターリーブの際、メモリ使用性能を向上させることができる。また、オフセット発生後、アドレスチェッキング（アドレスのチェック）を行うので、メモリエラーを減らし、ＯＦＤＭシンボルペアでデータベクトルサイズが互いに異なっても、受信器で単一メモリデインターリーブを可能にすることができる。特に、アドレスチェッキングを先に行う場合、認証されたアドレスがオフセットの加算によってメモリ範囲を外れることもできるので、アドレスチェッキングは、オフセット加算後に行われなければならないものである。
【０５６７】
本発明の思想や範囲を逸脱することなく、本発明において様々な変更及び変形が可能であることは当業者に理解される。したがって、本発明は、添付された請求項及びその同等範囲内で提供される本発明の変更及び変形を含むことと意図される。
【０５６８】
本明細書において装置及び方法発明が全て言及され、装置及び方法発明の全ての説明は互いに補完して適用されることができる。
【０５６９】
〔発明の実施のための形態〕
様々な実施形態が本発明を実施するための最善の形態で説明された。
【産業上の利用可能性】
【０５７０】
本発明は、一連の放送信号提供分野で利用される。
【０５７１】
本発明の思想や範囲を逸脱することなく、本発明において様々な変更及び変形が可能であることは当業者に自明である。したがって、本発明は、添付された請求項及びその同等範囲内で提供される本発明の変更及び変形を含むことと意図される。
【図１】
0006396592.tif 000057
【図２】
0006396592.tif 000058
【図３】
0006396592.tif 000059
【図４】
0006396592.tif 000060
【図５】
0006396592.tif 000061
【図６】
0006396592.tif 000062
【図７】
0006396592.tif 000063
【図８】
0006396592.tif 000064
【図９】
0006396592.tif 000065
【図１０】
0006396592.tif 000066
【図１１】
0006396592.tif 000067
【図１２】
0006396592.tif 000068
【図１３】
0006396592.tif 000069
【図１４】
0006396592.tif 000070
【図１５】
0006396592.tif 000071
【図１６】
0006396592.tif 000072
【図１７】
0006396592.tif 000073
【図１８】
0006396592.tif 000074
【図１９】
0006396592.tif 000075
【図２０】
0006396592.tif 000076
【図２１】
0006396592.tif 000077
【図２２】
0006396592.tif 000078
【図２３】
0006396592.tif 000079
【図２４】
0006396592.tif 000080
【図２５】
0006396592.tif 000081
【図２６】
0006396592.tif 000082
【図２７】
0006396592.tif 000083
【図２８】
0006396592.tif 000084
【図２９】
0006396592.tif 000085
【図３０】
0006396592.tif 000086
【図３１】
0006396592.tif 000087
【図３２】
0006396592.tif 000088
【図３３】
0006396592.tif 000089
【図３４】
0006396592.tif 000090
【図３５】
0006396592.tif 000091
【図３６】
0006396592.tif 000092
【図３７】
0006396592.tif 000093
【図３８】
0006396592.tif 000094
【図３９】
0006396592.tif 000095
【図４０】
0006396592.tif 000096
【図４１】
0006396592.tif 000097
【図４２】
0006396592.tif 000098
【図４３】
0006396592.tif 000099
【図４４】
0006396592.tif 000100