(57)【特許請求の範囲】
【請求項１】
装置であって、
第２のおよび第３のポートに連結された第１のポートを持つ３つのポート回路を提供するための手段と、
接地に前記第２のおよび第３のポートを連結するように構成された整合するための手段とを備え、
整合するための前記手段は、
第１のノードと前記第２のポートとの間に連結された整合するための第１の手段と、
前記第１のノードと前記第３のポートとの間に連結された整合するための第２の手段と、
前記第１のノードと接地との間に連結された整合するための第３の手段とを備え、
前記装置はさらに、
前記第１のおよび第２のポートとの間を連結するための手段としての第１の送信ラインと、
第１のおよび第３のポートとの間を連結するための手段としての第２の送信ラインとを備え、
前記第１の送信ライン、前記第２の送信ライン、整合するための前記第１の手段、整合するための前記第２の手段、および、整合するための前記第３の手段のインピダンスは、第１の選択された特性インピダンス値に整合するように結合され、および、前記第１のポートにおいて、第１の結合されたインピダンス値が得られるように結合され、
前記第１のポートにおいて、前記第１の結合されたインピダンス値を得るために、整合するための前記第１の手段、整合するための前記第２の手段、および、整合するための前記第３の手段のインピダンスが調整される、装置。
【請求項２】
前記第１の結合されたインピダンス値は、５０オームに設定された、請求項１に記載の装置。
【請求項３】
整合するための前記第１の手段および整合するための前記第２の手段は、整合するための前記第１の手段、整合するための前記第２の手段、および整合するための前記第３の手段の代わりに、前記第２のポートと前記第３のポートとの間に抵抗器が連結される場合に比べて、前記第２のおよび第３のポートとの間の間隔を増加させるように構成された請求項１に記載の装置。
【請求項４】
前記第１の送信ライン、前記第２の送信ライン、整合するための前記第１の手段、整合するための前記第２の手段、および、整合するための前記第３の手段のインピダンスは、第２の選択された特性インピダンス値に整合するように結合され、および、前記第２のポートにおいて、第２の結合されたインピダンス値が得られるように結合された、請求項１に記載の装置。
【請求項５】
前記第２の結合されたインピダンス値は、５０オームに設定された、請求項４に記載の装置。
【請求項６】
前記装置は、双方向の受動的なパワー結合器／分配器を形成する請求項１に記載の装置。
【請求項７】
前記双方向の受動的なパワー結合器／分配器は、トランシーバにおける使用のために構成される請求項６に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
［米国特許法第１１９条に基づく優先権の主張］
[0001]  本出願は、概してアナログ・フロント・エンドの動作および設計に、より具体的には、アナログ・フロント・エンドにおける使用のためのパワー分配器／結合器の動作および設計に、関連する。 
【背景技術】
【０００２】
[0002]  多数のアンテナをもつビームフォーミングトランシーバは、ミリメートル波長で動作するワイヤレスリンク上の信号を送信および受信するために、例えば、６０ＧＨｚにおける信号を送信および受信するために、概して利用される。ほとんど全てのビームフォーミングトランシーバは、パワー分配器/結合器ネットワークを利用する。信号送信（ＴＸ）中に、分配器/結合器ネットワークは複数のアンテナ間に送信信号のパワーを分配するために使用される。信号受理（ＲＸ）中に、分配器/結合器ネットワークは複数のアンテナから受信された信号のパワーを結合するために使用される。
【０００３】
[0003]  1つの従来のパワー分配器／結合器は、ウィルキンソン・パワー分配器／結合器と呼ばれる。ウィルキンソン・パワー分配器／結合器は、ＴＸとＲＸの機能間で共有されることができる受動的なネットワークで、電力消費はなく、よい線形性および、よい雑音性能を有している。不運にも、ウィルキンソン・パワー分配器／結合器に関連した1つの問題は、それが大きな回路領域を利用することである。ウィルキンソン・パワー分配器／結合器に関連した他の問題は、その回路実装が概して、接近した間隔をあけられたポート・ピンをもたらすことで、それはさらなるレイアウトの複雑さに導く。
【０００４】
[0004]  従って、ウィルキンソン・パワー分配器／結合器に匹敵する性能を持つが、より小さな回路領域を利用し、レイアウトの複雑さを減少させるため、より大きなフレキシビリティを提供する単純でローコストなパワー分配器／結合器を持つことが、望ましいだろう。
【発明の概要】
【０００５】
[0005］  本明細書に説明される前述の態様は、添付図面と合わせられた場合、下記の説明を参照することにより、より容易に明確になるであろう。
【図面の簡単な説明】
【０００６】
【図１】[0006]  パワー分配器／結合器の典型的な実施態様を備える広帯域の直接変換レシーバを示す図
【図２】[0007]   従来のウィルキンソン・パワー分配器／結合器の詳細な図
【図３】[0008]  分配器／結合器の典型的な実施態様を示す図
【図４】[0009]  図３に示された分配器／結合器の詳細な典型的な実施態様を示す図
【図５】[0010]  図４に示された分配器／結合器の、典型的な偶数のモードの説明を示す図
【図６】[0011]  図４に示された分配器／結合器の、典型的な偶数のモードの説明を示す図
【図７】[0012]  図４に示された分配器／結合器の、典型的な奇数のモードの説明を示す図
【図８】[0013]  分配器／結合器の構造の典型的な実施態様を示す図
【図９】[0014]  分配器／結合器の装置の典型的な実施態様を示す図
【発明の詳細な説明】
【０００７】
[0015]  添付図面に関連して以下に記載される詳細な説明は、本発明の典型的な実施形態の説明として意図され、本発明が実現されうる唯一の実施形態を表すようには意図されない。本明細書の全体にわたって用いられる「典型的（exemplary）」という用語は、「例、実例、または例示を提供する」を意味し、他の典型的な実施形態に対して、必ずしも好ましいまたは有利であるようには解釈されるべきではない。詳細な説明は、本発明の典型的な実施形態の完全な理解を提供することを目的として特定の詳細を含む。本発明の典型的な実施形態は、これらの特定の詳細なしで実現されうることが当業者に明らかになるであろう。いくつかの事例では、周知の構造およびデバイスが、本明細書に示される典型的な実施形態の新規性を曖昧にすることを避けるために、ブロック図の形式で示される。
【０００８】
[0016]  図1は、ワイヤレスデバイスにおける使用のためにＲＦビームフォーミングを使用する広帯域の直接変換レシーバ１００を示す。多重アンテナ１０２（ａ−ｂ）は各々、低雑音増幅器１０４（ａ−ｂ）へ入力される広帯域のＲＦ信号を受信する。ＬＮＡ１０４の出力は、所望のビームパターン／方向に関連した選択された位相シフトの量で、これらの受信されたＲＦ信号の位相をシフトする移相器１０６（ａ−ｂ）へ入力される。適切な位相シフトを提供することにより、移相器１０６は、複数の可能なビームパターン／方向から選ばれた、選択されたビームパターン／方向を生成することができる。
【０００９】
[0017]  移相器１０６から出力された位相シフトされた信号は、ＲＦ広帯域ビームフォーミングされた信号１２０を生成するために新規の分配器／結合器１０８によって結合される。ビームフォーミングされた信号１２０は、電圧制御発振器（ＶＣＯ）１１６によって生成されたローカル発振器（local oscillator）（ＬＯ）信号１２２を使用して、ダウンコンバージョン（down-conversion）を行なうミキサー１１０へ入力される。ミキサー１１０は、ワイヤレスデバイスによってさらに処理され得るデジタルＢＢ信号を生成するために、ベースバンドフィルタ（ＢＢＦ）１１２によってフィルタされ、アナログ−ディジタルフィルタ（ＡＤＣ）１１４によってデジタル化された、ベースバンドビームフォーミングされた信号１２２を生成する。
【００１０】
[0018]  様々な典型的な実施態様では、新規な分配器／結合器１０８は、より小さな回路領域を利用するように構成され、従来の分配器／結合器と比較された時、レイアウトの複雑さの減少のために、より大きなフレキシビリティを提供する。分配器／結合器１０８が、信号送信中のような逆方向に流れる信号を処理するために、さらに動作することは、また注目されるべきである。したがって、送信中に、分配器／結合器１０８は、入力として送信信号を受信し、多重の移相器に接続された多重の出力への送信信号のパワーを分配する。その後、移相器は、所望の送信ビームパターンを形成するために、選択された量の位相シフトを提供する。
【００１１】
[0019]  図２は、従来のウィルキンソン・パワー分配器／結合器２００を示している。例えば、パワー分配器／結合器２００は、図１に示されるレシーバ１００において使用され得る。パワー分配器／結合器２００は、１００オームの抵抗器２０２と一緒に接続されている２つのノード(ポート２、ポート３)を備えている。抵抗器２０２は、典型的に非常に小さく、それは２つのノード(ポート２、ポート３)間の間隔２０６が、通常、非常に小さいことを意味する。多くの実装において、相互に非常に接近しているノード(ポート２、ポート３)を持っていることは実現可能ではあり得ず、したがって、分配器／結合器２００の実装は、増加したレイアウトの複雑さをもたらす、より少ないフレキシビリティを提供する。
【００１２】
[0020]   分配器／結合器２００は、さらに７０オームの特性インピダンスを提供する送信ライン２０４および２０８を備えている。送信ライン２０４および２０８のインピダンスとサイズの間に関係がある。例えば、送信ライン２０４のインピダンスがより大きくなるので、送信ライン２０４に必要とされる回路領域は、増加し得る。したがって、７０オームの送信ラインおよびより小さな抵抗器２０２を利用することによって、分配器／結合器２００は、大きな回路領域および増加したレイアウトの複雑さの不利益を有する。従って、様々な典型的な実施態様では、新規なパワー分配器／結合器１０８は、より小さな回路領域を有し、ウィルキンソン・パワー分配器／結合器２００と比較された時、より減少したレイアウトの複雑さに、より大きなフレキシビリティを提供する。
【００１３】
[0021]  図３は、分配器／結合器３００の典型的な実施態様を示している。分配器／結合器３００は、より小さな回路領域を利用し、および図２に示される従来のウィルキンソン・分配器／結合器２００と比較された時、減少したレイアウトの複雑さに、増加したフレキシビリティを提供するように構成される。分配器／結合器３００は、第１のポート（ポート１）と第２のポート（ポート２）の間に接続された第１の送信ライン３０２を備えている。分配器／結合器３００は、さらに、ポート１と第３のポート（ポート３）の間に接続された第２の送信ライン３０４を備えている。分配器／結合器３００は、さらに、ポート２とポート３の間に連結された、の間に連結された整合回路３０６を備えている。整合回路３０６も、接地に連結されます。したがって、分配器／結合器３００は、第１、第２および第３のポートを有する３つのポート回路を備えており、接地に第２および第３のポートを連結するように構成された、整合回路を含んでいる。
【００１４】
[0022]   典型的な実施態様では、整合回路３０６は、ポート２とポート３の間の増加された間隔３０８を可能にし、それによって、増加されたレイアウトフレキシビリティを提供する。更に、送信ライン３０２、３０４のサイズが減らされることを可能にするように、送信ライン３０２、３０４および整合回路３０６のインピダンスは、調整可能であり、それによって、図２に示された分配器／結合器２００と比較された時に、全体としてより小さな回路をもたらす。
【００１５】
[0023]  図４は、分配器／結合器３００の詳細な典型的な実施態様を示している。分配器／結合器３００は、より小さな回路領域を利用し、および図２に示される従来のウィルキンソン分配器／結合器２００と比較された時、減少されたレイアウトの複雑さのために増加されたフレキシビリティを提供するように設定可能である。送信ライン３０２は、長さ（Ｌ１）および特性インピダンス（ＺＬ１）を有している。ライン３０４は、長さ（Ｌ２）および特性インピダンス（ＺＬ2）を有している。整合回路３０６は、ポート２とポート３の間に直列に接続された第１の整合回路（Ｍ１）４０２、および第２の整合回路（Ｍ２）４０４を備えている。第３の整合回路（Ｍ３）４０６は、第１のノード４０８と接地の間に接続されている。第３の整合回路（Ｍ３）４０６は、（ＺＭ３）として定義された入力インピダンス値を有する。
【００１６】
[0024]  典型的な実施態様において、第１の４０２および第２の整合回路４０４の実装は、ポート２とポート３の間の増加された間隔３１４を提供し、それによって、増加されたレイアウトフレキシビリティを提供する。送信ライン３０２、３０４および整合回路４０２、４０４および４０６のインピダンスも、送信ライン３０２、３０４のサイズが減らされるように調整され得、それによって、図２に示された分配器／結合器２００と比較された時に、全体としてより小さな回路をもたらす。減少された回路サイズを得るための分配器／結合器３００のインピダンスへの調整は、下に提供される偶数および奇数モード分析の結果に基づいて実行され得る。
【００１７】
［偶数モード解析］
[0025]  図５は、ポート１に関して分配器／結合器３００の典型的な偶数モードの説明５００を示している。この説明において、送信ライン３０２、３０４および整合回路４０２、４０４および４０６のインピダンスは、それらが、ポート１において見られるインピダンス（Ｚ１）と整合し、結合されるように構成される。図５において説明されたように、整合回路Ｍ３  ４０６は、入力インピダンスＺＭ３を形成するために結合された、２つの別個のインピダンス提供するために分割される。
【００１８】
[0026]  典型的な実施態様において、インピダンスＺ１が１００オームと等価になるように、上記のインピダンスは、設定され、したがって、ポート１で見られる結合されたインピダンスは、５０オームになるだろう。５０オームとは異なるポート１において見られる結合されたインピダンスを得るために、インピダンス値のレンジが使用され得ることが、注目されるべきである。整合回路Ｍ１  ４０２、Ｍ２  ４０４およびＭ３  ４０６のインピダンスの調節によって、所望のポート１のインピダンスを達成する上に、送信ライン３０２および３０４のサイズを調整することが可能である。例えば、送信ライン３０２および３０４のサイズは、ポート１において、所望の結合されたインピダンスを達成するために整合回路４０２、４０４および４０６のインピダンスを調整することにより、減少され得る。その結果、送信ライン３０２および３０４は、より小さなインピダンスを提供し、および対応するより小さなサイズを有するために、設定され得る。
【００１９】
[0027]  図６は、ポート２および３に関して、新規の分配器／結合器３００の典型的な偶数モードの説明６００を示している。ポート２に関して、送信ライン３０２、３０４および整合回路４０２、４０４および４０６のインピダンスは、所望のインピダンス値を得るため、ポート２において見られるインピダンス（Ｚ２およびＺ３）が、並列結合を形成するように構成される。例えば、ポート２における所望のインピダンスが、５０オームである場合、インピダンスＺ２およびＺ３の並列結合は、下記のように５０オームに設定される。
【００２０】
50 = Z2 II Z3          （Ｚ２とＺ３の並列結合）
[0028]  したがって、送信ライン３０２および３０４のサイズは、ポート２において、所望の結合されたインピダンスを達成するために整合回路４０２、４０４および４０６のインピダンスを調整することにより、減少され得る。その結果、送信ライン３０２および３０４は、より小さなインピダンスを提供し、および対応するより小さなサイズを有するために、設定され得る。
【００２１】
［奇数モード解析］
[0029]  図７は、ポート２および３に関して、新規の分配器／結合器３００の典型的な奇数モードの説明７００を示している。ポート２に関して、整合回路４０６は、０インピダンスを持つように設定され、および、したがって、接地への短絡と置き換えられる。伝送路３０２、３０４および整合回路４０２、４０４のインピダンスは、所望のインピダンス値を得るため、ポート２において見られるインピダンス（Ｚ４およびＺ５）が、並列結合を形成するように構成される。例えば、ポート２における所望のインピダンスが、５０オームである場合、インピダンスＺ４およびＺ５の並列結合は、下記のように５０オームに設定される。
【００２２】
50 = Z4 II Z5          （Ｚ４とＺ５の並列結合）
[0030]  したがって、新規の分配器／結合器３００は、送信ライン３０２、３０４のインピダンスを減少し、およびそれによって送信ライン３０２および３０４の必要なチップ領域を減少するために整合回路４０２、４０４および４０６のインピダンスを調整することにより構成され得る。分配器／結合器３００は、また、図２に示される分配器／結合器２００と比較して、より大きなレイアウトフレキシビリティを提供するためにポート２と３の間のポート間隔を増加させるように構成される。
【００２３】
[0031]  図８は、分配器／結合器配置８００の典型的な実施態様を示している。各配置において、ポート1は、送信ライン８０２によりポート２に連結されており、また、ポート１は、送信ライン８０４によりポート３に連結されている。第１の整合回路８０６は、ポート２とノード８１２の間に連結されており、また、第２の整合回路８１２は、ポート３とノード８１２の間に連結されている。第３の整合回路８１０は、ノード８１２と接地の間に連結されている。
【００２４】
[0032]  様々な配置において、整合回路８０６、８０８、および８１０は、送信ライン、インダクタ、キャパシタおよび／または抵抗器を備える。例えば、整合回路８０６ａは、送信ラインとキャパシタを備え、整合回路８０６ｂは、送信ラインとインダクタを傷つけ、および、整合回路８０６ｃは、送信ラインと抵抗器を備える。整合回路８０６および８０８は、送信ラインを備える必要がないことは注目されるべきである。例えば、整合回路８０６ｈおよび８０８ｈは、キャパシタのみを備える。
【００２５】
[0033]  図８に示される全ての新規の分配器／結合器配置は、送信ライン８０２および８０４の必要なチップ領域を減少し、および、図２に示される分配器／結合器２００と比較して、より大きなレイアウトフレキシビリティを提供するためにポート２と３の間のポート間隔を増加させるために整合回路８０６、８０８および８１０のインピダンスを調整することにより構成され得る。
【００２６】
[0034]  図９は、分配器／結合器装置９００の典型的な実施態様を示している。例えば、装置９００は、図４に示される分配器／結合器３００、または図１に示される分配器／結合器１０８としての使用に適している。態様において、装置９００は、本明細書に記述されたように、機能を提供するように構成された１つまたは複数のモジュールによって実装される。例えば、一態様において、各モジュールは、ハードウェアおよび／またはハードウェア実行ソフトウェアを備える。
【００２７】
[0035]  装置９００は、第２と第３のポートに連結された第１のポートを有する３ポート回路を提供するための手段（９０２）を備える第１のモジュールを備え、それは、態様においてパワー分配器／結合器３００を備える。
【００２８】
[0036]  装置９００は、第２と第３のポートを接地に連結するように構成された整合するための手段（９０４）を備える第２のモジュールを備え、それは、態様において整合回路３０６を備える。
【００２９】
[0037]  装置９００、整合するための手段９０４は、第１のポートを第２のポートに連結するための手段（９０６）を備える第３のモジュールを備え、それは、態様において送信ライン３０２を備える。
【００３０】
[0038]  装置９００、整合するための手段９０４は、第３のポートを第１のポートに連結するための手段（９０８）を備える第４のモジュールも備え、それは、態様において送信ライン３０４を備える。
【００３１】
[0039]  装置９００、整合するための手段９０４は、第２のポートを第１のノードに連結するための手段（９１０）を備える第５のモジュールも備え、それは、態様において整合回路４０２を備える。
【００３２】
[0040]  装置９００、整合するための手段９０４は、第１のノードを第３のポートに連結するための手段（９１２）を備える第６のモジュールも備え、それは、態様において整合回路４０４を備える。
【００３３】
[0041]  装置９００、整合するための手段９０４は、接地を第１のノードに連結するための手段（９１４）を備える第７のモジュールも備え、それは、態様において整合回路４０６を備える。
【００３４】
[0042]  当業者は、情報および信号は、異なる技術および技法のうちの任意の種類を使用して表され、または処理され得ることを、理解するであろう。例えば、上記の説明を通して参照されうるデータ、命令群、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁界あるいは磁気粒子、光学界または光学粒子、またはそれら任意の組み合わせによって表わされ得る。トランジスタタイプおよび技術は、同じ結果を獲得するために置き換えられ、再配列され、またはそうでなければ修正され得ることはさらに注目される。例えば、ＰＭＯＳトランジスタを利用して示された回路は、ＮＭＯＳトランジスタを使用するために修正され得、その逆もまた同様である。従って、本明細書で開示された増幅器は、様々なトランジスタタイプおよび技術を使用して実現され得、図面で説明されるそれらのトランジスタタイプおよび技術に限定されない。例えば、ＢＪＴ、ＧａＡｓ、ＭＯＳＦＥＴ、または任意の他のトランジスタ技術のようなトランジスタタイプが使用され得る。
【００３５】
[0043]当業者はさらに、本明細書において開示された実施態様に関連して表現された様々な実例となる論理ブロック、モジュール、回路、アルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両方の組み合わせとして実装されうることを認識するだろう。ハードウェアおよびソフトウェアのこの互換性を明確に説明するために、多様な実例となるコンポーネント、ブロック、モジュール、回路、およびステップが、概してそれらの機能の観点から上記で説明されている。このような機能が、ハードウェアとして実装されるか、あるいはソフトウェアとして実装されるかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。当業者は、各特定のアプリケーションに関して様々な方法で、説明された機能性を実装し得るが、そのような実装の決定は、本発明の典型的な実施態様の範囲から逸脱を引き起こすとして解釈されるべきでない。
【００３６】
[0044]  本明細書において開示された実施態様に関連して表現された様々な実例となる論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、あるいは本明細書に説明された機能を実行するようにデザインされたそれらの任意の組み合わせで実装または実行され得る。汎用プロセッサはマイクロプロセッサでありうるが、代替としてプロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンでありうる。プロセッサはまた、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと連結した１つまたは複数のマイクロプロセッサ、あるいはその他任意のこのような構成の組み合わせである、コンピューティングデバイスの組み合わせとして実装され得る。
【００３７】
[0045]  本明細書において開示された実施態様に関連して表現されたアルゴリズムまたは方法のステップは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはこれら２つの組み合わせにおいて、具体化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ、または当該技術分野において周知である任意の他の形態の記憶媒体において存在し得る。典型的な記憶媒体は、プロセッサがこの記憶媒体から情報を読み取り、またこの記憶媒体に情報を書き込むことができるように、プロセッサに連結される。代替においては、記憶媒体はプロセッサに統合され得る。プロセッサおよび記憶媒体はＡＳＩＣに存在し得る。ＡＳＩＣは、ユーザ端末内に存在し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末内にディスクリートコンポーネントとして存在し得る。
【００３８】
[0046]  １つまたは複数の典型的な実施態様において、記述された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせに実装され得る。ソフトウェアで実装される場合、これら機能は、コンピュータ可読媒体上で、１つまたは複数の命令またはコードとして送信または記憶され得る。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を促進する任意の媒体を含む非一時的なコンピュータ記憶媒体および通信媒体の双方を含む。非一時的な記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、または、データ構造または命令の形式で所望のプログラムコードを記憶または伝送するために使用され得、およびコンピュータによってアクセスされ得る他の任意の媒体を備え得る。また、任意の接続は、コンピュータ可読媒体と厳密には称され得る。例えば、ソフトウェアがウェブサイト、サーバ、または他の遠隔ソースから、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、あるいは赤外線、無線、およびマイクロ波のようなワイヤレス技法を使用して送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、あるいは赤外線、無線、およびマイクロ波のようなワイヤレス技法は、媒体の定義に含まれる。ここで使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイ（登録商標）ディスクを含み、ここでディスク（disks）は、通常磁気的にデータを再生し、一方、ディスク（discs）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００３９】
[0047]  開示された典型的な実施態様の説明は、任意の当業者に、本発明の製造または使用を可能にするように提供される。これらの典型的な実施態様への様々な修正は、当業者にとって容易に明らかであり、ここに定義された一般的な原理は、本発明の精神または範囲から逸脱することなく、他の実施態様にも適用されうる。したがって、本発明は、本明細書に示された典型的な実施態様に限定されるようには意図されず、本明細書に開示された原理および新規な特徴と一致する最も広い範囲を与えられることとなる。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第２のおよび第３のポートに連結された第１のポートを持つ３つのポート回路と、接地に前記第２のおよび第３のポートを連結するように構成された整合回路とを備えた装置。
［Ｃ２］
前記整合回路は、第１のノードと前記第２のポートとの間に連結された第１の整合回路と、前記第１のノードと前記第３のポートとの間に連結された第２の整合回路、および、前記第１のノードと接地との間に連結された第３の整合回路を備えるＣ１に記載の装置。
［Ｃ３］
前記第１のポートと前記第２のポートとの間に連結された第１の送信ラインおよび、前記第１のポートと前記第３のポートとの間に連結された第２の送信ラインをさらに備える、Ｃ２に記載の装置。
［Ｃ４］
前記第１のおよび第２の送信ライン、および前記第１の、第２のおよび第３の整合回路は、選択された特性インピダンス値に整合された前記第１のポートにおいて見られる結合されたインピダンス値を提供するように構成された、Ｃ３に記載の装置。
［Ｃ５］
前記選択された特性インピダンス値は、５０オームに設定されたＣ４に記載の装置。
［Ｃ６］
前記第１の、第２のおよび第３の整合回路は、前記第１のおよび第２の送信ラインのサイズを調整するように構成されたＣ３に記載の装置。
［Ｃ７］
前記第１のおよび第２の整合回路は、前記第２のおよび第３のポートとの間の間隔を増加させるように構成されたＣ２に記載の装置。
［Ｃ８］
前記第１のおよび第２の送信ライン、および前記第１の、第２のおよび第３の整合回路は、選択された特性インピダンス値に整合された前記第２のポートにおいて見られる結合されたインピダンス値を提供するように構成された、Ｃ３に記載の装置。
［Ｃ９］
前記選択された特性インピダンス値は、５０オームに設定されたＣ８に記載の装置。
［Ｃ１０］
前記装置は、双方向の受動的なパワー結合器／分配器を形成するＣ１に記載の装置。
［Ｃ１１］
前記双方向の受動的なパワー結合器／分配器は、トランシーバにおける使用のために構成されるＣ１０に記載の装置。
［Ｃ１２］
第２のおよび第３のポートに連結された第１のポートを持つ３つのポート回路を提供するための手段と、接地に前記第２のおよび第３のポートを連結するように構成された整合するための手段とを備えた装置。
［Ｃ１３］
整合するための前記手段は、第１のノードと前記第２のポートとを連結するための手段と、前記第１のノードと前記第３のポートとを連結するための手段と、前記第１のノードに接地を連結するための手段とを備えるＣ１２に記載の装置。
［Ｃ１４］
前記第１のおよび第２のポートとの間に第１の送信ラインを連結するための手段および、第１のおよび第３のポートとの間に第２の送信ラインを連結するための手段をさらに備える、Ｃ１３に記載の装置。
［Ｃ１５］
前記第１の送信ライン、前記第２の送信ライン、前記第２のポートを連結するための前記手段、前記第１のノードを連結するための前記手段、および、前記接地を連結するための前記手段は、選択された特性インピダンス値に整合された前記第１のポートにおいて見られる結合されたインピダンス値を提供するように構成された、Ｃ１４に記載の装置。
［Ｃ１６］
前記第２のポートを連結するための前記手段、前記第１のノードを連結するための前記手段、および、前記接地を連結するための前記手段は、前記第１のおよび第２の送信ラインのサイズを調整するように構成されたＣ１４に記載の装置。
［Ｃ１７］
前記第２のポートを連結するための前記手段、前記第１のノードを連結するための前記手段は、前記第２のおよび第３のポートとの間の間隔を増加させるように構成されたＣ１４に記載の装置。
［Ｃ１８］
前記第１の送信ライン、前記第２の送信ライン、前記第２のポートを連結するための前記手段、前記第１のノードを連結するための前記手段、および、前記接地を連結するための前記手段は、選択された特性インピダンス値に整合された前記第２のポートにおいて見られる結合されたインピダンス値を提供するように構成された、Ｃ１４に記載の装置。
［Ｃ１９］
前記装置は、双方向の受動的なパワー結合器／分配器を形成するＣ１２に記載の装置。
［Ｃ２０］
前記双方向の受動的なパワー結合器／分配器は、トランシーバにおける使用のために構成されるＣ１９に記載の装置。
【図１】
0006316836.tif 000002
【図２】
0006316836.tif 000003
【図３】
0006316836.tif 000004
【図４】
0006316836.tif 000005
【図５】
0006316836.tif 000006
【図６】
0006316836.tif 000007
【図７】
0006316836.tif 000008
【図８】
0006316836.tif 000009
【図９】
0006316836.tif 000010