(57)【特許請求の範囲】
【請求項１】
入力感度制御信号によってベースバンド信号に対する入力感度が制御され、当該ベースバンド信号の電圧値によって制御される周波数で発振することによって発振信号を生成する電圧制御発振器と、
前記発振信号を周波数／ディジタル変換することによってディジタル信号を生成する周波数／ディジタル変換器と、
前記ディジタル信号に基づいて前記入力感度制御信号を生成する入力感度制御部と
を具備する、受信機。
【請求項２】
前記入力感度制御部は、前記ディジタル信号の二乗平均コードと少なくとも１つの閾値とを比較し、比較結果に基づいて前記入力感度制御信号を生成する、請求項１に記載の受信機。
【請求項３】
前記入力感度制御部は、前記ディジタル信号の二乗平均コードが第１の閾値を上回った場合または当該第１の閾値よりも小さな第２の閾値を下回った場合に、前記入力感度を下げるような前記入力感度制御信号を生成する、請求項２に記載の受信機。
【請求項４】
前記入力感度制御部は、前記ディジタル信号のクリップを検知した場合に、前記入力感度を下げるような前記入力感度制御信号を生成する、請求項１に記載の受信機。
【請求項５】
無線周波数信号を低雑音増幅することによって増幅信号を生成する低雑音増幅器と、
前記増幅信号および前記発振信号を乗算することによって積信号を生成するミキサと、
前記積信号の高周波成分を抑圧することによって前記ベースバンド信号を生成する低域通過フィルタと、
前記ディジタル信号を用いて前記ベースバンド信号の逆相信号に相当する周波数制御信号を生成するループ利得制御部と
を更に具備し、
前記電圧制御発振器は、前記発振信号の周波数を前記ベースバンド信号の電圧値に加えて前記周波数制御信号によって制御する、請求項１乃至請求項４のいずれか１項に記載の受信機。
【請求項６】
前記電圧制御発振器は、
複数のバラクタダイオードと、
前記入力感度制御信号に従って、前記複数のバラクタダイオードに印加される電圧を切り替える複数のスイッチと
を具備する、請求項１乃至請求項５のいずれか１項に記載の受信機。
【請求項７】
前記複数のスイッチは、前記入力感度制御信号に従って、前記ベースバンド信号および前記ベースバンド信号の直流成分のいずれかを前記複数のバラクタダイオードの一端に供給する、請求項６に記載の受信機。
【請求項８】
前記電圧制御発振器は、前記ベースバンド信号の電圧が所定の電圧である場合には、前記入力感度に関わらず、固定の周波数で発振する、請求項１乃至請求項７のいずれか１項に記載の受信機。
【請求項９】
複数のバラクタダイオードと、
ベースバンド信号および当該ベースバンド信号の直流成分のいずれかを前記複数のバラクタダイオードの一端に供給することにより、前記複数のバラクタダイオードに印加される電圧を切り替える複数のスイッチと
を具備し、
前記ベースバンド信号の電圧が所定の電圧である場合に、固定の周波数で発振する、電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、受信機に関する。
【背景技術】
【０００２】
従来、受信機における典型的なベースバンド回路は、可変利得増幅器（Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ；ＶＧＡ）およびアナログ／ディジタル変換器（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ；ＡＤＣ）を含む。ＶＧＡは、利得制御装置として用いられており、ベースバンド信号にあたえられる利得を制御することによってベースバンド信号の振幅を所定の範囲内（具体的には、ＡＤＣの入力レンジ）に収まるように調整する。ＡＤＣは、ＶＧＡによって振幅が調整されたベースバンド信号をディジタル信号に変換する。
【０００３】
別のベースバンド回路として、ＡＤＣの消費電力を抑える構成が知られている。このＡＤＣは、ベースバンド信号の電圧値によって制御される周波数を持った発振信号を生成し、当該発振信号を周波数／ディジタル変換することによってディジタル信号を生成する。ただし、ベースバンド信号は、ＶＧＡによって振幅が調整されたものを利用する。
【０００４】
しかしながら、ベースバンド回路において、ＶＧＡによる消費電力が問題となるおそれがある。また、ＶＧＡを利用することによってベースバンド信号に雑音が重畳されるという問題もある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１７５６８７号公報
【非特許文献】
【０００６】
【非特許文献１】Ｊａｅｗｏｏｋ  Ｋｉｍ，ｅｔ  ａｌ．，“Ａｎａｌｙｓｉｓ  ａｎｄ  Ｄｅｓｉｇｎ  ｏｆ  Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ  Ｂａｓｅｄ  Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ”，ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮ  ＯＮ  ＣＩＲＣＵＩＴＳ  ＡＮＤ  ＳＹＳＴＥＭＳ，ＶＯＬ．５７，ＮＯ．１，ＪＡＮＵＡＲＹ  ２０１０
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施形態は、受信機を低消費電力化および低雑音化することを目的とする。
【課題を解決するための手段】
【０００８】
実施形態によれば、受信機は、電圧制御発振器と、周波数／ディジタル変換器と、入力感度制御部とを含む。電圧制御発振器は、入力感度制御信号によってベースバンド信号に対する入力感度が制御され、ベースバンド信号の電圧値によって制御される周波数で発振することによって発振信号を生成する。周波数／ディジタル変換器は、発振信号を周波数／ディジタル変換することによってディジタル信号を生成する。入力感度制御部は、ディジタル信号に基づいて入力感度制御信号を生成する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る受信機を例示するブロック図。
【図２Ａ】第１の実施形態に係る受信機の比較例に相当する受信機を例示するブロック図。
【図２Ｂ】図２Ａの受信機の動作を例示する図。
【図３】図１の受信機の動作を例示する図。
【図４】入力電圧およびＶＣＯ発振周波数の関係を例示するグラフ。
【図５】第２の実施形態に係る受信機を例示するブロック図。
【図６】第３の実施形態に係る電圧制御発振器を例示する図。
【図７】図６の電圧制御発振器の動作を例示するグラフ。
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、解説済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。
【００１１】
（第１の実施形態）
図２Ａに第１の実施形態に係る受信機の比較例に相当する受信機が例示される。図２Ａに例示されるようなＶＧＡおよびＡＤＣを備える受信機において、ＶＧＡによる雑音がＡＤＣの入力信号に重畳されることがある。
【００１２】
ＶＧＡは、例えば、入力信号の振幅がＡＤＣの入力レンジに対して大きい場合に、入力信号の振幅を入力レンジに合わせて減少させる。具体的には、図２Ｂに例示されるように、ＶＧＡは、ベースバンド信号（これは、ＶＧＡの入力信号に相当する）の振幅を検知する第１の期間において、ベースバンド信号の振幅およびＡＤＣの入力レンジを比較する。ＶＧＡは、ベースバンド信号の振幅を調整する第２の期間において、当該ＶＧＡの利得を低減させて、ＡＤＣの入力レンジに収まる振幅となるようにベースバンド信号を減衰させたＡＤＣ入力信号を出力する。
【００１３】
第１の実施形態に係る受信機は、ＶＧＡの機能を代替する手段を利用することにより、消費電力を低減させ、雑音による信号の劣化を防ぐ。具体的には、図１に例示されるように、第１の実施形態に係る受信機１００は、電圧制御発振器（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ；ＶＣＯ）１１０と、周波数／ディジタル変換器１２０と、入力感度制御部１３０とを備える。受信機１００は、アナログ信号であるベースバンド信号（または中間周波数信号）の電圧値によって制御される周波数を持った発振信号を生成し、当該発振信号を周波数／ディジタル変換することによってディジタル信号を生成する。即ち、受信機１００は、アナログ／ディジタル変換を行う。
【００１４】
ＶＣＯ１１０は、第１の制御端子、第２の制御端子および出力端子を持つ。ＶＣＯ１１０の第１の制御端子は、ＲＦ信号およびベースバンド信号を処理する受信回路（図示されない）に接続される。ＶＣＯ１１０の第２の制御端子は、入力感度制御部１３０の出力端子に接続される。ＶＣＯ１１０の出力端子は、周波数／ディジタル変換器１２０の入力端子に接続される。
【００１５】
ＶＣＯ１１０は、例えば、図示されない受信回路からベースバンド信号を入力する。ＶＣＯ１１０は、入力感度制御部１３０から、ＶＣＯ１１０のベースバンド信号に対する入力感度を制御する入力感度制御信号を入力する。ＶＣＯ１１０は、入力感度制御信号に基づいて入力感度を制御し、ベースバンド信号の電圧値によって制御される周波数で発振することによって発振信号を生成する。ＶＣＯ１１０は、発振信号を周波数／ディジタル変換器１２０へと出力する。
【００１６】
具体的には、ＶＣＯ１１０は、図４のグラフに例示される関係に基づいて、ベースバンド信号から発振信号を生成する。ＶＣＯ１１０は、入力電圧（即ち、ベースバンド信号の電圧）が高い場合に発振周波数が上がり、入力電圧が低い場合に発振周波数が下がる。ＶＣＯ１１０の入力感度は、入力電圧変化に対する発振周波数変化を表すグラフの傾き（即ち、発振周波数感度）に相当する。
【００１７】
周波数／ディジタル変換器１２０は、例えば、時間／ディジタル変換器（Ｔｉｍｅ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ；ＴＤＣ）、カウンタ（例えば、周波数カウンタ）などで実装されてもよい。周波数／ディジタル変換器１２０は、入力端子および出力端子を持つ。周波数／ディジタル変換器１２０の入力端子は、ＶＣＯ１１０の出力端子に接続される。周波数／ディジタル変換器１２０の出力端子は、入力感度制御部１３０の入力端子および図示されないディジタル信号処理回路に接続される。
【００１８】
周波数／ディジタル変換器１２０は、ＶＣＯ１１０から発振信号を入力する。周波数／ディジタル変換器１２０は、発振信号を周波数／ディジタル変換することによって、ディジタル信号を生成する。周波数／ディジタル変換器１２０は、ディジタル信号を入力感度制御部１３０および図示されないディジタル信号処理回路へと出力する。
【００１９】
入力感度制御部１３０は、入力端子および出力端子を持つ。入力感度制御部１３０の入力端子は、周波数／ディジタル変換器１２０の出力端子に接続される。入力感度制御部１３０の出力端子は、ＶＣＯ１１０の第２の制御端子に接続される。
【００２０】
入力感度制御部１３０は、周波数／ディジタル変換器１２０からディジタル信号を入力する。入力感度制御部１３０は、ディジタル信号に基づいて、ＶＣＯ１１０の入力感度を制御する入力感度制御信号を生成する。入力感度制御部１３０は、入力感度制御信号をＶＣＯ１１０へと出力する。
【００２１】
例えば、入力感度制御部１３０は、以下の技法に従って入力感度を制御してもよい。入力感度制御部１３０は、ディジタル信号の振幅を検知する第１の期間において、ある単位期間にわたって求めた当該ディジタル信号の二乗平均コードと第１の閾値および第２の閾値（第１の閾値＞第２の閾値）とを比較する。入力感度制御部１３０は、ディジタル信号の二乗平均コードが第１の閾値を上回った場合、または、第２の閾値を下回った場合に、ＶＣＯ１１０の入力感度を調整する第２の期間において、入力感度を下げるような入力感度制御信号を生成する。或いは、入力感度制御部１３０は、当該ディジタル信号のクリップ（即ち、ディジタル信号が周波数／ディジタル変換器１２０の出力レンジの上限値または下限値に達したこと）を検知した場合に、入力感度を下げるような入力感度制御信号を生成する。
【００２２】
受信機１００は、図３に例示されるように動作する。図３は、発振信号の発振周波数（これは、ベースバンド信号の振幅に依存する）が規定値（即ち、周波数／ディジタル変換器１２０によって変換することのできる周波数の上限値および下限値）を越えている場合を示す。入力感度制御部１３０は、ディジタル信号の振幅を検知する第１の期間において、ディジタル信号のクリップを検知する。入力感度制御部１３０は、ＶＣＯ１１０の入力感度を調整する第２の期間において、第１の期間における検知結果に基づいて、入力感度を下げるような入力感度制御信号を生成し、当該入力感度制御信号をＶＣＯ１１０へと出力する。ＶＣＯ１１０は、入力感度制御信号に応じて入力感度を下げるので、規定値を超過しない発振周波数を持つ発振信号を周波数／ディジタル変換器１２０へと出力する。
【００２３】
以上説明したように、第１の実施形態に係る受信機は、ＶＣＯと、周波数／ディジタル変換器と、入力感度制御部とを備える。ＶＣＯは、入力感度制御信号に基づいてベースバンド信号に対する入力感度を制御する。ＶＣＯは、ベースバンド信号の電圧値によって制御される周波数で発振することによって発振信号を生成する。周波数／ディジタル変換器は、発振信号を周波数／ディジタル変換することによってディジタル信号を生成する。入力感度制御部は、ディジタル信号に基づいて入力感度制御信号を生成する。
【００２４】
また、ＶＣＯを構成する受動素子は、直流電流が流れないため消費電力が小さく、雑音も熱雑音のみ発生する。従って、微弱な入力信号に対しては、感度を上げることで低雑音にディジタル信号を生成することができる。さらに、ベースバンド信号の増幅を必要としないため、増幅器によるフリッカ雑音への対策をする必要が無く、低周波数帯の入力信号に対しても低雑音の特性を維持することができる。故に、この受信機は、ＶＧＡを利用した受信機に比べて消費電力が削減されると共に雑音によるディジタル信号の劣化を防ぐ ことができる。
【００２５】
（第２の実施形態）
図５に例示されるように、第２の実施形態に係る受信機２００は、アンテナ２１０と、低雑音増幅器（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ；ＬＮＡ）２２０と、ミキサ２３０と、低域通過フィルタ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ；ＬＰＦ）２４０と、ＶＣＯ２５０と、周波数／ディジタル変換器２６０と、入力感度制御部２７０と、ループ利得制御部２８０とを備える。
【００２６】
アンテナ２１０は、無線周波数（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ；ＲＦ）信号を受信する。アンテナ２１０は、ＲＦ信号をＬＮＡ２２０へと出力する。
【００２７】
ＬＮＡ２２０は、アンテナ２１０からＲＦ信号を入力する。ＬＮＡ２２０は、ＲＦ信号を低雑音増幅することによって増幅ＲＦ信号を生成する。ＬＮＡ２２０は、増幅ＲＦ信号をミキサ２３０へと出力する。
【００２８】
ミキサ２３０は、ＬＮＡ２２０から増幅ＲＦ信号を入力する。さらに、ミキサ２３０は、ＶＣＯ２５０から発振信号を入力する。ミキサ２３０は、発振信号を用いて増幅ＲＦ信号をダウンコンバートする（具体的には、増幅ＲＦ信号に発振信号を乗算する）ことによって、積信号を生成する。ミキサ２３０は、積信号をＬＰＦ２４０へと出力する。
【００２９】
ＬＰＦ２４０は、ミキサ２３０から積信号を入力する。ＬＰＦ２４０は、積信号の高周波成分を抑圧することによってベースバンド信号（または中間周波数信号）を生成する。例えば、ＬＰＦ２４０は、積信号に含まれるベースバンド帯域外の不要な信号および隣接する周波数帯に存在する干渉成分を除去することによってベースバンド信号を生成する。ＬＰＦ２４０は、ベースバンド信号をＶＣＯ２５０へと出力する。
【００３０】
ＶＣＯ２５０は、第１の制御端子、第２の制御端子、第３の制御端子および出力端子を持つ。ＶＣＯ２５０の第１の制御端子は、ＬＰＦ２４０に接続される。ＶＣＯ２５０の第２の制御端子は、ループ利得制御部２８０に接続される。ＶＣＯ２５０の第３の制御端子は、入力感度制御部２７０の出力端子に接続される。ＶＣＯ２５０の出力端子は、ミキサ２３０、および周波数／ディジタル変換器２６０の入力端子にそれぞれ接続される。
【００３１】
ＶＣＯ２５０は、ＬＰＦ２４０からベースバンド信号を入力する。ＶＣＯ２５０は、入力感度制御部２７０からベースバンド信号の入力感度を制御する入力感度制御信号を入力する。ＶＣＯ２５０は、入力感度制御信号に基づいて入力感度を制御し、ベースバンド信号の電圧値によって制御される周波数で発振することによって発振信号を生成する。
【００３２】
さらに、ＶＣＯ２５０は、ループ利得制御部２８０から発振周波数を制御する周波数制御信号を入力する。この周波数制御信号は、ベースバンド信号によって生じた発振周波数の一時的な変化を打ち消すように生成されるので、当該ベースバンド信号の逆相信号に相当する。ＶＣＯ２５０の発振周波数は、ベースバンド信号による一時的な変化に関わらずループ利得制御部２８０からの周波数制御信号によって略一定に保たれる。ＶＣＯ２５０は、発振信号をミキサ２３０および周波数／ディジタル変換器２６０へとそれぞれ出力する。
【００３３】
周波数／ディジタル変換器２６０は、例えば、ＴＤＣ、カウンタ（例えば、周波数カウンタ）などで実装されてもよい。周波数／ディジタル変換器２６０は、入力端子および出力端子を持つ。周波数／ディジタル変換器２６０の入力端子は、ＶＣＯ２５０の出力端子に接続される。周波数／ディジタル変換器２６０の出力端子は、入力感度制御部２７０の入力端子、ループ利得制御部２８０および図示されないディジタル信号処理回路にそれぞれ接続される。
【００３４】
周波数／ディジタル変換器２６０は、ＶＣＯ２５０から発振信号を入力する。周波数／ディジタル変換器２６０は、発振信号を周波数／ディジタル変換することによって、ディジタル信号を生成する。周波数／ディジタル変換器２６０は、ディジタル信号を入力感度制御部２７０、ループ利得制御部２８０および図示されないディジタル信号処理回路へとそれぞれ出力する。
【００３５】
入力感度制御部２７０は、入力端子および出力端子を持つ。入力感度制御部２７０の入力端子は、周波数／ディジタル変換器２６０の出力端子に接続される。入力感度制御部２７０の出力端子は、ＶＣＯ２５０の第３の制御端子に接続される。
【００３６】
入力感度制御部２７０は、周波数／ディジタル変換器２６０からディジタル信号を入力する。入力感度制御部２７０は、ディジタル信号に基づいて、ＶＣＯ２５０の入力感度を制御する入力感度制御信号を生成する。入力感度制御部２７０は、入力感度制御信号をＶＣＯ２５０へと出力する。尚、入力感度制御部の動作は、第１の実施形態と同様でよいため、説明を省略する。
【００３７】
ループ利得制御部２８０は、例えば、積分器を含む回路で構成されてもよい。ループ利得制御部２８０は、周波数／ディジタル変換器２６０からディジタル信号を入力する。ループ利得制御部２８０は、周波数／ディジタル変換器２６０と共に完全ディジタル位相同期（Ａｌｌ  Ｄｉｇｉｔａｌ  Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ；ＡＤＰＬＬ）回路を形成する。ループ利得制御部２８０は、ディジタル信号を用いてベースバンド信号の逆相信号に相当する周波数制御信号を生成する。ループ利得制御部２８０は、周波数制御信号をＶＣＯ２５０へと出力する。尚、ＡＤＰＬＬの動作は、一般的な方法を用いればよいため、説明を省略する。
【００３８】
概括すると、受信機２００は次のように動作をする。ＶＣＯ２５０は、ベースバンド信号が入力されることによって発振信号の周波数が一時的に変化（即ち、増加または減少）する。周波数／ディジタル変換器２６０は、このときの発振信号を周波数／ディジタル変換することによって、ディジタル信号を生成する。ループ利得制御部２８０は、上記ベースバンド信号の逆相信号に相当する周波数制御信号を生成する。ＶＣＯ２５０の発振周波数は、ループバックされた周波数制御信号によって、上記ベースバンド信号の入力される前の大きさに戻される。ＶＣＯ２５０の発振周波数の変化は一時的であるため、ミキサ２３０は、発振信号をローカル信号として用いてベースバンド信号をダウンコンバートすることができる。尚、入力感度制御部２７０の動作は、第１の実施形態と同様であるため、説明は省略する。
【００３９】
以上説明したように、第２の実施形態に係る受信機は、前述の第１の実施形態において説明されたＶＣＯと、周波数／ディジタル変換器と、入力感度制御部とを備える。故に、この受信機は、ＶＧＡを利用した受信機に比べて消費電力が削減されると共に雑音によるディジタル信号の劣化を防ぐことができる。
【００４０】
（第３の実施形態）
図６に例示されるように、第３の実施形態に係る電圧制御発振器３００は、キャパシタＣと、インダクタＬと、Ｎ個（Ｎは２以上の整数）の回路３１０−１，回路３１０−２，・・・，３１０−Ｎとを備える。図６の発振器は、Ｎ個の回路３１０の作用によって入力感度を調整することができる。尚、図６の例ではＮ＝３であるが、Ｎは２であってもよいし４以上の整数であってもよい。
【００４１】
キャパシタＣは、インダクタＬと、回路３１０−ｉ（ｉは１以上Ｎ以下の整数）に含まれる直列接続されたキャパシタＣｉおよび可変容量ダイオード（これは、バラクタダイオードダイオードとも呼ばれる）ＶＣｉと、並列接続される。キャパシタＣの一端は、インダクタＬおよびキャパシタＣｉのそれぞれの一端、ならびに、図示されない信号増幅回路に接続される。キャパシタＣの他端は、インダクタＬおよびバラクタダイオードＶＣｉのそれぞれの他端に接続され、接地される。
【００４２】
インダクタＬの一端は、キャパシタＣおよびキャパシタＣｉのそれぞれの一端、ならびに、図示されない信号増幅回路に接続される。インダクタＬの他端は、キャパシタＣおよびバラクタダイオードＶＣｉのそれぞれの他端に接続され、接地される。
【００４３】
回路３１０−ｉは、スイッチＳＷｉと、抵抗器Ｒｉと、キャパシタＣｉと、バラクタダイオードＶＣｉとを含む。
【００４４】
スイッチＳＷｉは、第１の入力端子および第２の入力端子を持つ。スイッチＳＷｉの第１の入力端子は、図示されない直流生成回路に接続される。スイッチＳＷｉの第２の入力端子は、図示されない受信回路に接続される。スイッチＳＷｉの出力端子は、抵抗器Ｒｉの他端に接続される。
【００４５】
スイッチＳＷｉは、図示されない直流生成回路からベースバンド信号の直流電圧（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ；ＤＣ）を入力する。スイッチＳＷｉは、図示されない受信回路からベースバンド信号（即ち、交流電圧（Ａｌｔｅｒｎａｔｉｎｇ  Ｃｕｒｒｅｎｔ；ＡＣ）およびＤＣ）を入力する。スイッチＳＷｉは、入力感度制御信号に応じて、ベースバンド信号のＤＣおよびベースバンド信号のいずれか一方を出力電圧として選択する。スイッチＳＷｉは、出力電圧を抵抗器Ｒｉへと出力する。
【００４６】
抵抗器Ｒｉの一端は、キャパシタＣｉの他端およびバラクタダイオードＶＣｉの一端に接続される。抵抗器Ｒｉの他端は、スイッチＳＷｉの出力端子に接続される。
【００４７】
キャパシタＣｉは、それぞれ同じ容量のキャパシタで構成されてもよいし、それぞれ異なる容量のキャパシタで構成されてもよい。キャパシタＣｉの一端は、キャパシタＣおよびインダクタＬのそれぞれの一端、ならびに、図示されない信号増幅回路に接続される。キャパシタＣｉの他端は、バラクタダイオードＶＣｉおよび抵抗器Ｒｉのそれぞれの一端に接続される。
【００４８】
キャパシタＣｉは、スイッチＳＷｉから抵抗器Ｒｉを介して電圧を入力する。
【００４９】
バラクタダイオードＶＣｉは、それぞれ同じ特性（例えば、容量変化比）のバラクタダイオードで構成されてもよいし、それぞれ異なる特性のバラクタダイオードで構成されてもよい。バラクタダイオードＶＣｉの一端は、キャパシタＣｉの他端および抵抗器Ｒｉの一端に接続される。バラクタダイオードＶＣｉの他端は、キャパシタＣおよびインダクタＬのそれぞれの他端に接続され、接地される。
【００５０】
バラクタダイオードＶＣｉは、スイッチＳＷｉから抵抗器Ｒｉを介して電圧を入力する。バラクタダイオードＶＣｉは、印加される電圧により、電極間の容量が変化することによって、可変キャパシタとして動作する。具体的には、バラクタダイオードＶＣｉは、印加される電圧が高いほど容量が小さくなり、印加される電圧が低いほど容量が大きくなる。
【００５１】
電圧制御発振器３００は、インダクタＬのインダクタンスと、キャパシタＣ、キャパシタＣｉおよびバラクタダイオードＶＣｉの総容量とで発振周波数が決定されるＬＣ共振器に相当する。例えば、全てのバラクタダイオードＶＣｉにベースバンド信号のＤＣ成分が印加される場合、総容量が固定される。他方、ベースバンド信号のＡＣ成分およびＤＣ成分が印加されると、総容量は、固定値を中心にして変動する。換言すれば、電圧制御発振器３００の発振周波数は、ベースバンド信号のＤＣ成分に応じた固定値を中心に、当該ベースバンド信号のＡＣ成分に応じて変動する。
【００５２】
図７は、電圧制御発振器３００における、入力感度制御信号毎の、入力電圧に対する発振周波数の関係を例示する。入力感度制御信号は、例えば、ｎビット制御コードであって、その第ｉビットは、スイッチＳＷｉの入力端子の選択と対応した“０”または“１”の値に設定される。制御コードは、“０”が第１の入力端子（即ち、ベースバンド信号のＤＣ成分）の選択を表し、“１”が第２の入力端子（即ち、ベースバンド信号のＡＣ成分およびＤＣ成分）の選択を表している。従って、全てのバラクタダイオードＶＣｉが同じ特性を持つならば、電圧制御発振器３００は、制御コードに“１”が多く含まれるほど入力感度が高くなり、制御コードに“０”が多く含まれるほど入力感度が低くなる。故に、電圧制御発振器３００は、入力感度制御信号によってそれぞれのスイッチＳＷｉを制御することで、所望の入力感度を設定することができる。
【００５３】
さらに、電圧制御発振器３００は、ベースバンド信号の電圧が所定の電圧である場合には、入力感度にかかわらず、固定の周波数で発振する。図７の例では、入力電圧が０．５５［Ｖ］の場合に、発振周波数が固定値となるように設定されている。即ち、電圧制御発振器３００は、制御コードを切り替えることによって、固定の周波数を中心にして入力感度が変化する。
【００５４】
以上説明したように、第３の実施形態に係る電圧制御発振器は、複数のバラクタダイオードおよび複数のスイッチを備える。複数のバラクタダイオードは、印加される電圧によって容量が変化する。複数のスイッチは、入力感度制御信号に従って、ベースバンド信号およびベースバンド信号の直流成分のいずれかを複数のバラクタダイオードの一端に供給する。即ち、この電圧制御発振器は、ベースバンド信号およびベースバンド信号のＤＣのいずれかを選択することによって、複数のバラクタダイオードに印加される電圧を制御し、所望の入力感度を設定できる。
【００５５】
さらに、この電圧制御発振器は、ベースバンド信号の電圧が所定の電圧である場合には、入力感度にかかわらず、固定の周波数で発振する。従って、この電圧制御発振器は、入力感度を切り替えた場合においても、発振周波数の中心値は変動しない。例えば、ＡＤＰＬＬは、発振周波数が急激に変動することによってロックが外れる恐れがある。この電圧制御発振器によれば、入力感度を切り替えても発振周波数の中心値は変動しないので、ＡＤＰＬＬのロックが外れにくく、安定して動作をすることができる。従って、この電圧制御発振器は、第２の実施形態の受信機に適している。
【００５６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５７】
１００，２００・・・受信機
１１０，２５０，３００・・・電圧制御発振器
１２０，２６０・・・周波数／ディジタル変換器
１３０，２７０・・・入力感度制御部
２１０・・・アンテナ
２２０・・・低雑音増幅器
２３０・・・ミキサ
２４０・・・低域通過フィルタ
２８０・・・ループ利得制御部
３１０・・・回路
【図１】
0006392106.tif 000002
【図２Ａ】
0006392106.tif 000003
【図２Ｂ】
0006392106.tif 000004
【図３】
0006392106.tif 000005
【図４】
0006392106.tif 000006
【図５】
0006392106.tif 000007
【図６】
0006392106.tif 000008
【図７】
0006392106.tif 000009