(57)【特許請求の範囲】
【請求項１】
再構成可能な光アド／ドロップマルチプレクサ（ＲＯＡＤＭ）であって、
Ｍ次元の光クロス接続（ＯＸＣ）タンデムコンポーネントであり、Ｍ個の波長分割マルチプレクサ（ＷＤＭ）ノードインターフェイスに接続されたＭ個の波長選択スイッチ（ＷＳＳ）を含み、ここでＭは、整数であり、かつ、入力方向の数量または出力方向の数量に等しい、Ｍ次元ＯＸＣタンデムコンポーネントと、
前記タンデムコンポーネントに接続された複数のＷＳＳを含むルーティングステージ波長選択スイッチ（ＷＳＳ）であり、前記ＷＳＳは単方向性コンポーネントである、ルーティングステージ波長選択スイッチと、
前記ルーティングステージＷＳＳに接続された少なくとも一つのＮ×ＭのＯＸＣコンバイナ／ディストリビュータであり、前記コンバイナ／ディストリビュータはアド／ドロップ機能を実行するように構成されており、かつ、前記コンバイナ／ディストリビュータは少なくとも一つのフォトニック集積回路（ＰＩＣ）を含み、ここでＮは、前記ＲＯＡＤＭにアドまたはドロップされ得るアド／ドロップ波長信号の最大数量である、コンバイナ／ディストリビュータと、
を含む、ＲＯＡＤＭ。
【請求項２】
前記ルーティングステージは、第１ステージを含み、かつ、前記コンバイナ／ディストリビュータは、第２ステージおよび第３ステージをそれぞれ含み、
前記第２ステージは、ディストリビュータに対する複数の電力スプリッタとコンバイナに対する複数の電力コンバイナのうち少なくとも一つを含み、
前記電力コンバイナは、Ｋ個の信号を一つの出力に結合し、ここでＫは、アドまたはドロップされ得る波長信号の最大数量である、
請求項１に記載のＲＯＡＤＭ。
【請求項３】
前記コンバイナ／ディストリビュータは、コンバイナとディストリビュータを含み、
前記ディストリビュータは、スプリッタステージとセレクタステージを含み、かつ、
前記コンバイナは、コンバイナステージとルーティング選択ステージを含む、
請求項１に記載のＲＯＡＤＭ。
【請求項４】
前記スプリッタステージは、１×Ｋ電力スプリッタを含み、ここでＫは、前記ＲＯＡＤＭにアドまたはドロップされ得る波長信号の最大数量である、
請求項３に記載のＲＯＡＤＭ。
【請求項５】
前記セレクタステージは、波長信号をアドするためにＫ個の１×ＭのＰＩＣルートセレクタスイッチを含み、ここでＫは、前記ＲＯＡＤＭにアドされ得る波長信号の最大数量であり、かつ、Ｍは、ＷＤＭインターフェイスの数量である、
請求項３に記載のＲＯＡＤＭ。
【請求項６】
前記セレクタステージは、波長信号をドロップするためにＫ個のＭ×１のＰＩＣセレクタスイッチを含み、ここでＫは、前記ＲＯＡＤＭにドロップされ得る波長信号の最大数量であり、かつ、Ｍは、ＷＤＭインターフェイスの数量である、
請求項３に記載のＲＯＡＤＭ。
【請求項７】
前記ＲＯＡＤＭは、さらに、
複数の導波管相互接続を含み、導波管相互接続の全体数量は、Ｍ×Ｎ個である、
請求項１に記載のＲＯＡＤＭ。
【請求項８】
それぞれのタンデムステージ出力は、前記少なくとも一つのＮ×ＭのＯＸＣコンバイナ／ディストリビュータそれぞれに接続されている、
請求項１に記載のＲＯＡＤＭ。
【請求項９】
前記ＰＩＣは、シリコンフォトニック集積回路である、
請求項１に記載のＲＯＡＤＭ。
【請求項１０】
前記コンバイナ／ディストリビュータは、クロストークサプレッション機能を有する、
請求項１に記載のＲＯＡＤＭ。
【請求項１１】
Ｍ＝Ｎ／Ｋであり、Ｋ＜＜Ｎの場合について、Ｋは、前記ＲＯＡＤＭの前記少なくとも一つのＰＩＣのそれぞれ一つにアドまたはドロップされ得る波長信号の最大数量である、
請求項１に記載のＲＯＡＤＭ。
【請求項１２】
前記ＲＯＡＤＭは、さらに、前記ＰＩＣをプロテクトする少なくとも一つのスタンバイチップを含み、
前記スタンバイチップは、前記ルーティングステージＷＳＳに接続された少なくとも一つのＫ×Ｍの第２のＯＸＣコンバイナ／ディストリビュータを含み、ここでＫ≦Ｎであり、
前記第２のＯＸＣコンバイナ／ディストリビュータは、前記ＰＩＣがフェイルした場合にアド／ドロップ機能を実行するように構成されており、
前記第２のＯＸＣコンバイナ／ディストリビュータは、第２のＰＩＣを含み、かつ、
Ｋは、前記少なくとも一つのスタンバイチップにアドまたはドロップされ得る波長信号の最大数量である、
請求項１に記載のＲＯＡＤＭ。
【請求項１３】
再構成可能な光アド／ドロップマルチプレクサ（ＲＯＡＤＭ）であって、
タンデムステージであり、前記タンデムステージはＭ次元の光クロス接続（ＯＸＣ）タンデムコンポーネントを含む、タンデムステージと、
前記タンデムステージに接続された第１ステージであり、前記第１ステージは複数の波長選択スイッチ（ＷＳＳ）を含む、第１ステージと、
前記第１ステージに接続された第２ステージであり、前記第２ステージはフォトニック集積回路（ＰＩＣ）を含み、かつ、前記第２ステージは複数の電力スプリッタと複数の電力コンバイナのうち少なくとも一つを含み、前記電力スプリッタは一つの入力をＫ個の信号へと分離し、前記電力コンバイナはＫ個の信号を一つの出力へと結合し、ここでＫは、アドまたはドロップされ得る波長信号の最大数量である、第２ステージと、
前記第２ステージに接続された第３ステージであり、前記第３ステージは前記ＰＩＣを含み、前記第３ステージは複数のセレクタスイッチを含む、第３ステージと、
を含む、ＲＯＡＤＭ。
【請求項１４】
前記第１ステージは、Ｍ個の波長分割マルチプレクサ（ＷＤＭ）ノードインターフェイスに接続されたＭ個のＷＳＳを含み、ここでＭは、整数である、
請求項１３に記載のＲＯＡＤＭ。
【請求項１５】
前記第３ステージは、波長信号をアドするためにＫ個のＭ×１のＰＩＣセレクタスイッチを含み、ここでＫは、前記ＲＯＡＤＭにアドされ得る波長信号の最大数量であり、かつ、Ｍは、前記ＲＯＡＤＭの次元である、
請求項１３に記載のＲＯＡＤＭ。
【請求項１６】
前記第３ステージは、波長信号をドロップするためにＫ個の１×ＭのＰＩＣセレクタスイッチを含み、ここでＫは、前記ＲＯＡＤＭにドロップされ得る波長信号の最大数量であり、かつ、Ｍは、前記ＲＯＡＤＭの次元である、
請求項１３に記載のＲＯＡＤＭ。
【請求項１７】
前記ＲＯＡＤＭは、さらに、
複数の導波管相互接続を含み、導波管相互接続の全体数量は、Ｍ×Ｋ個である、
請求項１３に記載のＲＯＡＤＭ。
【請求項１８】
前記ＲＯＡＤＭは、さらに、
複数の第２ステージおよび複数の第３ステージを含む、
請求項１３に記載のＲＯＡＤＭ。
【請求項１９】
それぞれのタンデムステージ出力は、複数の第２ステージのコンポーネントそれぞれに接続されている、
請求項１８に記載のＲＯＡＤＭ。
【請求項２０】
前記ＰＩＣは、シリコンＰＩＣである、
請求項１３に記載のＲＯＡＤＭ。
【請求項２１】
前記第３ステージは、クロストークサプレッション機能を有する、
請求項１３に記載のＲＯＡＤＭ。
【請求項２２】
Ｍ＝Ｎ／Ｋであり、Ｋ＜＜Ｎの場合について、Ｋは、前記ＲＯＡＤＭの前記少なくとも一つのＰＩＣのそれぞれ一つにアドまたはドロップされ得る波長信号の最大数量であり、
Ｎは、前記ＲＯＡＤＭにアドまたはドロップされ得る波長信号の最大数量である、
請求項１３に記載のＲＯＡＤＭ。
【請求項２３】
光スイッチネットワークにおけるネットワークコンポーネントであって、
Ｍ次元のタンデムコンポーネントを含むタンデムステージであり、ここでＭは、前記光スイッチネットワークの中の他のネットワークコンポーネントに対する接続の数量である、タンデムステージと、
複数の第１サブステージ、複数の第２サブステージ、および複数の第３サブステージを含むアド／ドロップステージであり、
前記複数の第２サブステージおよび前記複数の第３サブステージに対応するものは、複数のフォトニック集積回路（ＰＩＣ）チップのうち一つの少なくとも一部分を含み、ＰＩＣチップの数量はＭに等しく、
前記タンデムステージのそれぞれの出力またはそれぞれの入力は、前記ＰＩＣチップのそれぞれに接続され、
前記第１サブステージは、複数の固定グリッドまたはフレックスグリッドの波長選択スイッチ（ＷＳＳ）を含み、前記第２サブステージは、複数の電力スプリッタと複数の電力コンバイナのうち少なくとも一つを含み、
前記電力スプリッタは一つの入力をＫ個の信号へ分離し、前記電力コンバイナはＫ個の信号を一つの出力へと結合し、ここでＫは、アドまたはドロップされ得る波長信号の最大数量であり、かつ、
前記第３サブステージは、前記第２サブステージに接続された複数のセレクタスイッチを含む、
アド／ドロップステージと、
を含む、ネットワークコンポーネント。
【請求項２４】
前記第３サブステージのうち少なくともいくつかは、波長信号をアドするためにＫ個のＭ×１のＰＩＣセレクタスイッチを含み、ここでＫは、前記ネットワークコンポーネントにアドされ得る波長信号の最大数量である、
請求項２３に記載のネットワークコンポーネント。
【請求項２５】
前記第３サブステージのうち少なくともいくつかは、波長信号をドロップするためにＫ個の１×ＭのＰＩＣセレクタスイッチを含み、ここでＫは、前記ネットワークコンポーネントにドロップされ得る波長信号の最大数量である、
請求項２３に記載のネットワークコンポーネント。
【請求項２６】
前記ネットワークコンポーネントは、さらに、
複数の導波管相互接続を含み、導波管相互接続の全体数量は、Ｍ×Ｋ個である、
請求項２３に記載のネットワークコンポーネント。
【請求項２７】
前記タンデムコンポーネントは、
Ｍ個の波長分割マルチプレクサ（ＷＤＭ）ノードインターフェイスに接続されたＭ個の波長選択スイッチ（ＷＳＳ）を含むＭ次元の光クロス接続（ＯＸＣ）タンデムコンポーネント、を含む、
請求項２３に記載のネットワークコンポーネント。
【請求項２８】
前記ＰＩＣチップは、シリコンＰＩＣチップである、
請求項２３に記載のネットワークコンポーネント。
【請求項２９】
前記第３サブステージそれぞれは、クロストークサプレッション機能を有する、
請求項２３に記載のネットワークコンポーネント。
【請求項３０】
Ｍ＝Ｎ／Ｋであり、Ｋ＜＜Ｎの場合について、Ｋは、前記ネットワークコンポーネントの前記ＰＩＣチップのそれぞれ一つにアドまたはドロップされ得る波長信号の最大数量であり、
Ｎは、前記ＲＯＡＤＭにアドまたはドロップされ得る波長信号の最大数量である、
請求項２３に記載のネットワークコンポーネント。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ネットワークに関する。より特定的な実施例においては、光ルータに関する。
【０００２】
本特許出願は、２０１３年９月９日付の米国特許出願第１４／０２１９９９号に基づく優先権を主張するものである。タイトルは”Ｐｈｏｔｏｎｉｃ  Ｓｗｉｔｃｈ  Ｃｈｉｐ  ｆｏｒ  Ｓｃａｌａｂｌｅ  Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  Ｏｐｔｉｃａｌ  Ａｄｄ／Ｄｒｏｐ  Ｍｕｌｔｉｐｌｅｘｅｒ”であり、その全体が再現されるかのように、ここにおいて参照として包含されている。
【背景技術】
【０００３】
住宅とビジネスの両方に対するインターネットトラフィックの増加により、サービスプロバイダは、より多くの売り上げを生成し、かつ、インターネット上で提供されるますます多くのサービスの追加から利益を得るように彼ら自身を位置付けるための方法を見つけることができる。ＨＤＴＶ、ゲーム、およびリアルタイムアプリケーションといった、数多くのこれらのサービスは２つの機能によって特徴付けされる。一つは、遅延（ｄｅｌａｙ）、ジッタ（ｊｉｔｔｅｒ）、および高帯域幅に対するデマンド（ｄｅｍａｎｄ）に関する厳しいネットワーク要求（ｒｅｑｕｉｒｅｍｅｎｔ）である。そして、他のものは、バースト性（ｂｕｒｓｔｎｅｓｓ）、トラフィックルーティングパターン、および予測できない帯域幅デマンドである。このことは、多くのサイトにおける帯域幅要求を予測するサービスプロバイダに対してオペレーション上のチャレンジを結果として生じてきた。このチャレンジに対処する一つの方法は、それぞれのサイトに対する高帯域幅の接続性の提供であることに留意する。これにより、資本支出とネットワークの複雑性の両方が結果として増加する。
【０００４】
上記のチャレンジの結果として、サービスプロバイダは、ネットワークリソースの再構成をサポートするアジャイル（ａｇｉｌｅ）ネットワークから利益を受ける。全光ネットワーク（ａｌｌ  ｏｐｔｉｃａｌ  ｎｅｔｗｏｒｋ、ＡＯＮ）の一部分として、再構成可能な光アド／ドロップマルチプレクサ（Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  Ｏｐｔｉｃａｌ  Ａｄｄ／Ｄｒｏｐ  Ｍｕｌｔｉｐｌｅｘｅｒ、ＲＯＡＤＭ）は、あらゆるサイトに対して帯域幅の接続性を提供し、かつ、ノードのアド／ドロップトラフィックのグルーミング（ｇｒｏｏｍｉｎｇ）ができるようにする。ＲＯＡＤＭは、リング（ｒｉｎｇ）およびメッシュ（ｍｅｓｈ）接続性の両方において、多くのメトロ（ｍｅｔｒｏ）ノードに係る透明性のある接続性（ｔｒａｎｓｐａｒｅｎｔ  ｃｏｎｎｅｃｔｉｖｉｔｙ）を可能にさせる。定義によれば、ＲＯＡＤＭは、光信号を直接的にルートし（ｒｏｕｔｅ）、かつ、光−電気−光（Ｏｐｔｉｃａｌ−Ｅｌｅｃｔｒｉｃａｌ−Ｏｐｔｉｃａｌ、ＯＥＯ）変換を回避する、光ネットワークエレメントである。現在のＷＤＭネットワークの中へＲＯＡＤＭを統合することには重大な価値がある。ペイアズユーグロウ（ｐａｙ−ａｓ−ｙｏｕ−ｇｒｏｗ）機能と波長提供のフレキシビリティ（ｆｌｅｘｉｂｉｌｉｔｙ）を動的に提供するからである。これにより、ＲＯＡＤＭは、ＷＤＭノードラインインターフェイス間であらゆる別個の波長のパス（ｐａｓｓ）、および、アド／ドロップポートに対するＷＤＭラインインターフェイスからアルゴリズム別個の波長のアド／ドロップ、の両方ができる。
【発明の概要】
【０００５】
一つの実施例に従って、ＲＯＡＤＭは、Ｍ個の波長分割マルチプレクサ（ＷＤＭ）ノードインターフェイスに接続されたＭ個の波長選択スイッチ（ＷＳＳ）を含むＭ次元の光クロス接続タンデムコンポーネントを含む。ここでＭは、整数であり、かつ、入力方向の数量及び／又は出力方向の数量に等しい。タンデムコンポーネントに接続された複数のＷＳＳを含むルーティングステージ波長選択スイッチ（ＷＳＳ）を含み、ＷＳＳは単方向性コンポーネントである。ルーティングステージＷＳＳに接続された少なくとも一つのＮ×ＭのＯＸＣコンバイナ／ディストリビュータを含み、コンバイナ／ディストリビュータはフォトニック集積回路（ＰＩＣ）を含み、ここでＮは、ＲＯＡＤＭがアドまたはドロップすることができるアド／ドロップ波長の最大数量である。
【０００６】
別の実施例に従って、ＲＯＡＤＭは、第１ステージを含み、第１ステージはＭ次元のＯＸＣタンデムコンポーネントを含む。第１ステージに接続された第２ステージを含み、第２ステージはＰＩＣを含み、かつ、第２ステージは複数の電力スプリッタと複数の電力コンバイナのうち少なくとも一つを含む。電力スプリッタは一つの入力をＫ個の信号へと分離し、電力コンバイナはＫ個の信号を一つの出力へと結合する。ここでＮ以下であるＫ（Ｎ≦Ｋ）は、アドまたはドロップされ得る波長信号の最大数量である。そして、第２ステージに接続された第３ステージであり、第３ステージはＰＩＣを含み、かつ、第３ステージは複数のセレクタスイッチを含んでいる。
【０００７】
別の実施例に従って、光スイッチネットワークにおけるネットワークコンポーネントは、Ｍ次元のタンデムコンポーネントを含むタンデムステージを含む。ここでＭは、光スイッチネットワークの中の他のネットワークコンポーネントに対する接続の数量である。そして、複数の第１サブステージ、複数の第２サブステージ、および複数の第３サブステージを含むアド／ドロップステージを含む。第２サブステージおよび第３サブステージに対応するものは、複数のＰＩＣチップのうち一つの少なくとも一部分を含み、ＰＩＣチップの数量はＭに等しい。タンデムステージの出力または入力それぞれは、ＰＩＣチップのそれぞれに接続される。第１ステージは、複数の固定グリッドまたはフレックスグリッド（ｆｇ）の波長選択スイッチ（ＷＳＳ）いずれかを含み、第２ステージは、複数の電力スプリッタと複数の電力コンバイナのうち少なくとも一つを含む。電力スプリッタは一つの入力をＫ個の信号へ分離し、電力コンバイナはＫ個の信号を一つの出力へと結合し、ここでＮ以下であるＫ（Ｎ≦Ｋ）は、アドまたはドロップされ得る波長信号の最大数量であり、かつ、第３ステージは、第２ステージに接続された複数のセレクタスイッチを含んでいる。
【図面の簡単な説明】
【０００８】
本発明、および本発明の利点をより完璧に理解するために、これから、添付の図面と併せて以降の記述が参照される。
【図１】図１は、それぞれのノードがマルチ次元である、マルチノードの全光ネットワークの一つの実施例のブロックダイヤグラムである。
【図２Ａ】図２Ａは、ＲＯＡＤＭの既存の実施に係るアーキテクチャの模式図である。
【図２Ｂ】図２Ｂは、ＲＯＡＤＭの既存の実施に係るアーキテクチャの模式図である。
【図３】図３は、ＲＯＡＤＭのアド／ドロップ部分に対するシリコンフォトニクスベースのアプローチの一つの実施例に係る模式図である。
【図４】図４は、３ステージＲＯＡＤＭのアド／ドロップモジュールの一つの実施例の模式図である。
【図５】図５は、Ｍ＝２０およびＫ＝２５（２５／８０＝３１％ドロップ率）を用いたドロップモジュールのためのアーキテクチャの一つの実施例の模式図である。
【図６】図６は、Ｍ＝２０およびＫ＝２５（２５／８０＝３１％ドロップ率）を用いたアドモジュールのためのアーキテクチャの一つの実施例のブロックダイヤグラムである。
【発明を実施するための形態】
【０００９】
現在での望ましい実施例の作成および使用が、以下に詳細に説明される。しかしながら、本発明は幅広い種類の特定のコンテクストにおいて実施され得る多くの適用可能な発明的コンセプトを提供することが、正しく理解されるべきである。説明される特定の実施例は、本発明を作成および使用するための特定の方法を単に説明するものであって、本発明の範囲を限定するものではない。
【００１０】
ＲＯＡＤＭの再構成性（ｒｅ−ｃｏｎｆｉｇｕｒａｂｉｌｉｔｙ）は、ソフトウェアベースのものであり、リモートで行われ得るものである。一般的に、ＲＯＡＤＭは、データレート、フレーミング、または波長の変調フォーマットに対して透過的（ｔｒａｎｓｐａｒｅｎｔ）である。ＲＯＡＤＭネットワークエレメントは、典型的に、トランスポンダ（ｔｒａｎｓｐｏｎｄｅｒ）、ＲＯＡＤＭサブシステム、光サービスチャンネル、光パワーモニタリング、アンプ（プリアンプとポストアンプ）、分散（ｄｉｓｐｅｒｓｉｏｎ）補償モジュール、およびダイナミックチャンネルイコライゼーション、を含んでいる。本開示における一つのフォーカスは、ＲＯＡＤＭサブシステムである。
【００１１】
ＲＯＡＤＭサブシステムのアーキテクチャは、低コスト、低電力、スケーラブル、ペイアズユーグロウ、アジャイル、フレキシビリティ、および、ダイナミックな光メッシュネットワークを実現することにおいて重要な役割を演じるものである。フレックスグリッド（ｆｌｅｘ−ｇｒｉｄ）、ダイナミック波長ルーティング（ｒｏｕｔｉｎｇ）、および、光−電気−光（Ｏ−Ｅ−Ｏ）オペレーションの除去といった、これらの要求のいくつかは、Ｃｏｌｏｒｌｅｓｓ、Ｄｉｒｅｃｔｉｏｎｌｅｓｓ  ａｎｄ  Ｃｏｎｔｅｎｔｉｏｎ−ｌｅｓｓ（ＣＤＣ）ＲＯＡＤＭアーキテクチャの名前の下で、従来技術によって扱われる。扱われていないものは、この開示の一つの態様を構成するシリコンフォトニクスに基づいた、そうしたアーキテクチャの低コスト、低電力、スケーラブル、およびペイアズユーグロウ機能である。
【００１２】
次世代のＲＯＡＤＭのためにスケーラブルな（フレキシブルグリッドを伴う又は伴わない）アド／ドロップは、多くの電力、リアルエステート（ｒｅａｌ−ｅｓｔａｔｅ）、およびコストを必要とする。固定（ｆｉｘｅｄ）波長グリッド（固定グリッドまたは固定グリッド変量（ｖａｒｉａｎｔ））ネットワークは、波長グリッドが変動しないネットワークである。対照的に、フレキシブル波長グリッド（フレキシブルグリッド、もしくは、固定グリッドまたは固定グリッド変量）ネットワークは、波長グリッドが変動するネットワークである。シリコンフォトニクスが、技術として、コスト、サイズ、および電力の低減を手助けすることができるが、そのスケーラビリティが取り扱われる必要がある。アド／ドロップノードにおいて大量の導波管（ｗａｖｅｇｕｉｄｅ）を必要とするからである。結果として、方向（ｄｉｒｅｃｔｉｏｎ）の数量と方向毎の波長の数量に合せて調整するアド／ドロップシリコンフォトニックチップを製作することはほとんど不可能になっている。例として、それぞれに８０波長を伴う２０方向を持つＲＯＡＤＭは、エクスプレス（ｅｘｐｒｅｓｓ）とアド／ドロップ接続の両方のために、１６００波長を取扱うことを必要とする。これらの波長の約３分の１のアド／ドロップをサポートするノードに対して必要とされるものと仮定すると、アド／ドロップの全体の数量は約５００である。それぞれの受信器においてあらゆる２０方向から５００波長をドロップすることができるシリコンフォトニックチップを製作するためには、チップの内側に２０×５００＝１００００導波管を必要とする。これは、新規なアーキテクチャが定められなければ、製作することが不可能である。アーキテクチャは、ＲＯＡＤＭアド／ドロップエレメント及びその導波管接続を、ピース（ｐｉｅｃｅ）へと分割できるようにするものである。ピースは、シリコンフォトニクスにおいてデザインされ、かつ、方向の数量と方向毎のアド／ドロップ波長の数量の両方が増加するのに合せて調整され得るものである。波長−平面の空間スイッチコア（ｗａｖｅｌｅｎｇｔｈ−ｐｌａｎｅ  ｓｐａｃｅ  ｓｗｉｔｃｈ  ｃｏｒｅ）を伴うＲＯＡＤＭも、また、３次元ＭＥＭＳに基づくといったものであり、スケーラビリティ特性に乏しく、そして、最小サイズのシステムに対して最初の設置コストが高い。
【００１３】
ＲＯＡＤＭのデザインは、長い道のりを有している。第１世代のＲＯＡＤＭは、固定の１００ＧＨｚ空間を伴い（リングに対して）２次元をサポートしている波長ブロッカー（Ｗａｖｅｌｅｎｇｔｈ  Ｂｌｏｃｋｅｒ）に基づくものであった。このタイプのＲＯＡＤＭは、チャンネルイコライゼーション機能も、カラーレス（ｃｏｌｏｒｌｅｓｓ）およびディレクションレス（ｄｉｒｅｃｔｉｏｎ−ｌｅｓｓ）機能のいずれも提供しない。第２世代のＲＯＡＤＭは、第１世代と比較すると、ＰＬＣベースであって、限定された多次元およびチャンネルイコライゼーション機能を有するものである。ＲＯＡＤＭの第３世代は、波長選択スイッチ（ｗａｖｅｌｅｎｇｔｈ  ｓｌｅｃｔｉｖｅ  ｓｗｉｔｃｈ、ＷＳＳ）ベースであって、５０ＧＨｚ／１００ＧＨｚ空間と多次元サポートを提供する。しかしながら、それらは、カラーレスまたはディレクションレスのいずれでもない。ＲＯＡＤＭの最新世代は、ＷＳＳ液晶オンシリコン（ＬＣｏＳ）、ＰＸＣベースおよびＰＸＣ＋ＷＳＳのハイブリッドベース、といった種々の実施技術を使用する。ＲＯＡＤＭのこの世代は、ＣＤＣサポートと同様に、第３世代の全ての機能を提供する。さらに、ＲＯＡＤＭの現在の世代は、また、固定グリッドＷＳＳとフレックスグリッド（ｆｇ）ＷＳＳもサポートする。
【００１４】
ＲＯＡＤＭの次世代は、２０次元をサポートすることが必要とされ、波長の３分の１までがアド／ドロップのために操作される。このことは、ＲＯＡＤＭ２００が、３分の１のアド／ドロップを伴うＭ＝２０に合せて調整できないことを意味する。例えば、１×５９のサイズを伴う大きなサイズのＷＳＳを必要とするからである。ＷＳＳの２０個の接続が作動しているアド／ドロップのため、そして、２０個がプロテクション（ｐｒｏｔｅｃｔｉｏｎ）および１９個が残りの方向のために使用されるようにである。そうしたアーキテクチャは、コストが高く、かさばり、電力が非効率であり、スケーラブルでなく、そして、ペイアズユーグロウ機能を有していない。
【００１５】
従来のＲＯＡＤＭデザインは、ＷＳＳに基づくものであり、そして、スプリッタ（ｓｐｌｉｔｔｅｒ）を使用するマルチキャストスイッチ、コンバイナ（ｃｏｍｂｉｎｅｒ）、およびスイッチは、フレックスグリッド、ダイナミック波長ルーティング、および、Ｃｏｌｏｒｌｅｓｓ、Ｄｉｒｅｃｔｉｏｎｌｅｓｓ  ａｎｄ  Ｃｏｎｔｅｎｔｉｏｎ−ｌｅｓｓ（ＣＤＣ）アーキテクチャの提供に係る要求を取り扱うことができる。
【００１６】
これらのアーキテクチャが扱うことができなかったものは、低コスト、低電力、スケーラブル、およびペイアズユーグロウ機能をどのように製作するかである。それぞれに８０波長を伴う２０方向を持つＲＯＤＡＭ（全体で１６００波長）、および、アド／ドロップされるこれらの波長の３分の１を伴うＲＯＡＤＭを制作するための従来の方法は、非常にコストが高く、かさばり、多くの電力を消費し、かつ、スケーラビリティの問題を有するものである。ＲＯＡＤＭのアド／ドロップ機能を扱うためにシリコンフォトニックチップを使用するコンセプトは、潜在的にこれらの要求を取り扱うので魅力的である。
【００１７】
ここにおいて開示されるのは、光ネットワークにおける再構成可能な光アド／ドロップマルチプレクサ（ＲＯＡＤＭ）のためのフォトニックスイッチチップである。一つの実施例において、シリコンフォトニクスは、ＲＯＡＤＭノードのアド／ドロップのため、そして、また、アド／ドロップシリコンフォトニック集積回路（ＳＰＩＣ）チップの手際のよい分割のために使用される。導波管の相互接続がチップの中で制御できるような方法において使用されるものであり、ＲＯＡＤＭ方向の数量が増加するにつれてチップが調整され、方向毎にアド（またはドロップ）される波長の数量が増加するにつれてチップが調整され、そして、チップは、ペイアズユーグロウ機能を伴う低コストなソリューションを提供する。
【００１８】
一つの実施例において、他の波長から波長を区別しなければならないコンポーネントは、ＷＳＳ技術を使用して構成される。ＷＳＳ技術は、固定グリッド変量（ｖａｒｉａｎｔ）において、および、フレックスグリッド変量において利用可能である。固定グリッドアプリケーションのために、ＷＳＳは、固定グリッド変量またはフレックスグリッド変量であってよい。一つの実施例においては、フレックスグリッド変量アプリケーションのために、ＷＳＳはフレックスグリッド変量であるべきである。開示されるＲＯＡＤＭのためのフォトニックスイッチチップは、フレックスグリッドおよび固定グリッド変量の実施の両方に対して非常にうまく調整する。
【００１９】
一つの実施例においては、それぞれのＲＸ（またはＴＸ）チップのための３つのステージが開示される。ステージ１は、タンデムステージの一部であり、かつ、実装依存（ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｓｐｅｃｉｆｉｃ）である。一つの実施例においては、１×Ｍの固定グリッドであり得るもので、ここでＭは方向の数量である。ステージ１のそれぞれの出力は、ノードにおける全てのチップのステージ２に接続されている。このことは、チップがドロップ（アド）のためのＭ個の入力（出力）を有することを意味するものであり、そこで、それぞれの入力（出力）がステージ１エレメントのうち一つから（へ）来る（行く）ものである。ステージ２に対するステージ１の接続性により、一つの方向の波長が、ノードからアドされる（または、ノードへドロップされる）ことが可能となる。ステージ１とステージ２との間のそれぞれの接続は、Ｋ個の波長を伝えることができる。ステージ２は、１×Ｋ電力スプリッタ（またはＫ×１コンバイナ）であり、ここでＫは、一つのチップがドロップ（またはアド）することができる波長の最大の数量である。一つの実施例においては、Ｋ＝２５である。第３ステージは、アド（またはドロップ）のためのＫ：１（または１：Ｋ）フォトニック集積回路（ＰＩＣ）セレクタスイッチである。このことは、チップ毎の導波管相互接続がＭ×Ｋ個まで低減されることを意味する。Ｍ＝２０かつＫ＝２５である実施例においては５００個である。第２およびと第３ステージの両方は、ステージ１を介してシリコンフォトニクス相互接続に組み込まれている。それぞれのシリコンフォトニックチップは、Ｋ個の光チャンネル（ＯＣｈ）信号を取り扱い、以下のものを含んでいる。
・Ｍ個の入力ファイバー（それぞれのＷＳＳから一つ）
・Ｍ個の１：Ｋ電力スプリッタ
・Ｎ個のＭ：１セレクタスイッチ、クロストークの大きな低減を伴って実装されるもの
・Ｋ個の出力ファイバー（それぞれが一つのＲｘに対するもの）
【００２０】
一つの実施例において、チップの実装は、固定のＫとＭ（例えばＫ＝２５かつＭ＝２０）を仮定することができ、そして、ステージ１のサイズとチップの数量の両方を増加することによってスケーラビリティが達成される。この実施例は、また、アドおよびドロップモジュールの両方のためのＷＳＳコンポーネントも要求するものである。
【００２１】
一つの実施例においては、再構成可能な光アド／ドロップマルチプレクサ（ＲＯＡＤＭ）が開示される。ＲＯＡＤＭは、Ｍ個の波長分割マルチプレクサ（ＷＤＭ）ノードインターフェイスに接続されたＭ個の波長選択スイッチ（ＷＳＳ）を含むＭ次元の光クロス接続（ＯＸＣ）タンデムコンポーネントを含み、ここでＭは整数である。そして、タンデムコンポーネントに接続された少なくとも一つのＮ×Ｍ（ＮｂｙＭ）ＯＸＣコンバイナ／ディストリビュータを含む。ここで、コンバイナ／ディストリビュータは一つのフォトニック集積回路（ＰＩＣ）を含み、ここでＮはアド／ドロップ波長信号の最大数量である。一つの実施例において、タンデムコンポーネントは第１ステージを含み、かつ、コンバイナ／ディストリビュータは第２ステージおよび第３ステージを含む。ここで、第２ステージは複数の電力スプリッタとコンバイナに対する複数の電力コンバイナのうち少なくとも一つを含み、電力スプリッタは一つの入力をＫ個の信号に分離し、電力コンバイナはＫ個の信号を一つの出力へと結合し、ここでＫはアドまたはドロップされ得る波長信号の最大数量である（Ｋ≦Ｎ）。一つの実施例においては、Ｎが十分に小さい場合にＫ＝Ｎの事案を適用し、スプリッタ（ドロップ機能のためのもの）とコンバイナ（アド機能のためのもの）の両方が単一のシリコンフォトニックチップにおいて実装され得ることになる。一つの実施例が、図３に示されている。一つの実施例においては、アド／ドロップ波長の数量が大きい場合にＫ＜Ｎの事案を適用し、そして、コンバイナとディストリビュータが多くのチップに実装されることが必要である。図４、５および６を参照して、以下に実施例が説明される。一つの実施例において、それぞれのタンデムステージ出力は、少なくとも一つのＮ×ＭのＯＸＣコンバイナ／ディストリビュータのそれぞれに接続されている。そこで、コンバイナは、Ｎ個の送信器のいずれからＯＸＣノードのＭ個の方向のいずれかへのトラフィックのアドを実行し、かつ、ディストリビュータは、Ｍ個の方向のいずれからＮ個の受信器のいずれかへのトラフィックのドロップを実行する。一つの実施例において、ＰＩＣチップはシリコンＰＩＣチップである。
【００２２】
一つの実施例において、ディストリビュータは、スプリッタステージとセレクタステージを含んでいる。スプリッタステージは、１×Ｋ電力スプリッタを含み、ここでＫ≦ＮであるＫは、ＲＯＡＤＭがアドまたはドロップすることができる波長信号の最大数量である。一つの実施例において、セレクタステージは、波長信号をアドするためにＫ個のＭ×１のＰＩＣセレクタスイッチ（ＳＳ）を含み、ここでＭは、光ＲＯＡＤＭノード上のＷＤＭインターフェイスの数量である。コンバイナは、コンバイナステージであるＫ×１コンバイナ（Ｋ≦Ｎ）、および、波長信号をアドするための１×Ｍルートスイッチ（ＲＳ）を含む。ＲＯＡＤＭは、複数の導波管相互接続を含み、ここで導波管相互接続の全体数量はＭ×Ｎ個である。開示される実施例において、ＲＯＡＤＭ、複数の光信号は、典型的には、同時にそれぞれの受信器に到着する。ここで、複数の光信号それぞれは、異なる波長におけるものである。受信器は、コヒーレント（ｃｏｈｅｒｅｎｔ）信号送信の場合に、調整可能な光ファイバーを組み入れることにより、及び／又は、調整可能なローカル発振器レーザーを使用して、これらの波長のうち一つだけを受信する。
【００２３】
この開示に係る種々の実施例によって提供される利益のいくつかは、ＰＩＣアド／ドロップＲＯＡＤＭのための、低コスト、低電力、シリコンフォトニック集積回路の使用によるより少ないスペース、スケーラブル、および、ペイアズユーグロウアーキテクチャである。この開示の実施例は、チップコンポーネントの構築的な部分化に基づいて、高次元ノードのための大量な導波管相互接続のチャレンジを取り扱うためのモジュラー（ｍｏｄｕｌａｒ）ソリューションを提供する。一つの実施例においては、３ティア（３−ｔｉｅｒ）（または、３ステージ）アーキテクチャにおいてチップをスタックすることでスケーラビリティが提供される。
【００２４】
一つの実施例においては、シリコンフォトニック集積回路（ＳＰＩＣ）が、アド／ドロップＲＯＡＤＭにおける使用のために用いられる。一つの実施例において、ＳＰＩＣは、ペイアズユーグロウ機能を伴う多次元に対して調整し得るように、分割される。
【００２５】
本開示の実施例は、全光ネットワーク（ＡＯＮ）アド／ドロップ、回路レベルおよびパケットレベルの両方において動作している高容量光スイッチのために使用されてよい。
【００２６】
光メッシュネットワークのフレキシビリティは、ネットワークにおける全てのノードにおいて、カラーレス、ディレクションレス、およびコンテンションレス（ＣＤＣ）機能を提供することによって拡張され得る。ローカルなアド／ドロップポートにおけるカラーレス機能は、全てのＤＷＤＭネットワークポートに対して波長トランスペアレント（ｔｒａｎｓｐａｒｅｎｔ）アクセスを有するための調整可能なトランスポンダの能力として参照される。ローカルなアド／ドロップポートにおけるディレクションレス機能は、光システムにおける全てのＤＷＤＭネットワークポートに対して非ブロッキング（ｎｏｎ−ｂｌｏｃｋｉｎｇ）アクセスを有するためのトランスポンダの能力として参照される。ローカルなアド/ドロップサイトにおけるコンテンションレス機能により、波長のアクセスリソースの効率的な使用ができる。ＲＯＡＤＭアーキテクチャのＣＤＣ機能は、オンデマンドおよび高バンド幅構成のための全ての調整可能なアクセスリソースを効率的に使用できるようにし、かつ、ネットワークアーキテクチャを簡素化する。
【００２７】
図１は、それぞれのノードがマルチ次元である、マルチノードの全光ネットワーク１００の一つの実施例のブロックダイヤグラムである。ネットワーク１００は、光メディによってお互いに接続されている複数のノード１０２を含んでいる。それぞれのノード１０２は、光信号を、受信、送信、アド（ａｄｄ）、およびドロップ（ｄｒｏｐ）することができるあらゆるデバイスである。一つの実施例において、それぞれのノード１０２は、光信号を直接的にルートし（ｒｏｕｔｅ）、かつ、Ｏ−Ｅ−Ｏ変換を回避するＲＯＡＤＭである。ノード１０２は、Ａ、Ｂ、Ｃ、Ｄ、およびＥとラベル付けされている。この実施例については、ノードＡと、ノードＢ、Ｃ、Ｄ、およびＥに対する４次元の接続性が見られる。それぞれのノード１０２は、一つまたはそれ以上のＤＷＤＭファイバーインターフェイスを含んでいる。
【００２８】
図２Ａと図２Ｂは、４方向（Ｍ＝４）を伴うＲＯＡＤＭ２００の既存の実施に係るアーキテクチャの模式図を示している。ＲＯＡＤＭ２００は、４個の入力ＷＳＳ２０２とマルチキャストスイッチ（Ｍｕｌｔｉｃａｓｔ  Ｓｗｉｔｃｈ、ＭＣＳ）２０４に接続された４個の出力ＷＳＳ２０３を含んでいる（ＷＳＳ２０２、２０３毎に８個のＭＣＳ２０４）。それぞれのＭＣＳ２０４は、１個のＥＤＦＡ２１４、４個の１×１６スプリッタ（ＳＰ）２１６、および１６個の１×４スイッチ（ＳＷ）２１８を含んでいる。それぞれのＭＣＳ２０４は、受信器（Ｒｘ）２０６または送信器（Ｔｘ）２０８のいずれかに接続されている。ＭＣＳ２０４は、ワーキング（ｗｏｒｋｉｎｇ）およびプロテクション（ｐｒｏｔｅｃｔｉｏｎ）グループへと分離される。ワーキングのために８個のＭＣＳ２０４、および、プロテクションのために８個のＭＣＳ２０４がある。ＭＣＳ２０４のうち４個が、ワーキング（ＲＸ２０６Ｗ）に接続されており、そして、他の４個が、プロテクション（ＲＸ２０６Ｐ）に接続されている。別の４個のＭＣＳは、ワーキングＴＸ２０８Ｗに接続されており、そして、他の４個は、プロテクションＴＸ２０８Ｐに接続されている。２０６Ｗと２０６Ｐの両方は、スイッチ２１０に接続されている。ワーキングまたはプロテクションいずれかのパスから受信された信号を選択するためである。同様に、２０８Ｗと２０８Ｐの両方は、２１２カプラ（ｃｏｕｐｌｅｒ、ＣＰ）に接続されており、送信された信号をワーキングおよびプロテクションパスへ接続する。
【００２９】
ＲＯＡＤＭ２００の実施例は、４次元ノード（従って、４×８０＝３２０波長）、波長の２０％アド/ドロップ（従って、このノードに対して６４個の波長がアド/ドロップできる）、および、方向毎に２個のＷＳＳ（この実施例においては８個のＷＳＳ）を仮定している。ＷＳＳのサイズは１×１１であり、１１個の接続のうち３個が、３つの残っている方向に対して接続するために使用され、かつ、８個の接続が、４×１６サイズの８個のＭＣＳに対して接続するために使用される。実施例は、さらに、４×１６のマルチキャストスイッチを伴う１＋１プロテクテッドアド/ドロップ（１＋１  ｐｒｏｔｅｃｔｅｄ  ａｄｄ／ｄｒｏｐ）を仮定しており、２５６個の４×１スイッチと６４個の１×１６スプリッタを必要とすることを意味している。
【００３０】
図３は、ＲＯＡＤＭ３００のアド／ドロップ部分に対するシリコンフォトニクスベースのアプローチの一つの実施例に係る模式図を示している。ＲＯＡＤＭ３００は、タンデム（ｔａｎｄｅｍ）ブロック３０２とアド/ドロップブロック３０４を含んでいる。Ｍ個のＷＤＭインターフェイスのためのアド/ドロップブロック３０４と１個のアドブロック３０４（またはドロップブロック３０６）は、以下のものを含んでいる。
アドブロック３０４に対して：
・Ｎ個の入力とＭ個の出力；
・Ｎ個の１×Ｍスイッチ、それぞれのスイッチはフォトニック集積回路（ＰＩＣ）において実施される１×２スイッチングエレメントを使用して製作されている。そうした実施の一つの例は、マッハツェンダー干渉計（Ｍａｃｈ−Ｚｅｈｎｄｅｒ  ｉｎｔｅｒｆｅｒｏｍｅｔｅｒ、ＭＺＩ）である；
・Ｍ個の１×Ｎコンバイナ（ｃｏｍｂｉｎｅｒ）３１２、それぞれのコンバイナはマルチステージシステムにおける２×１スイッチングエレメントを使用して製作されている；
・Ｍ×Ｎ個の導波管、Ｎ個の１×ＭスイッチをＭ個のＮ×１コンバイナ３１２に対して接続している；
ドロップブロック３０６に対して：
・Ｍ個の入力とＮ個の出力；
・Ｎ個のＭ×１スイッチ、それぞれのスイッチはフォトニック集積回路（ＰＩＣ）において実施される２×１スイッチングエレメントを使用して製作されている；
・Ｍ個の１×Ｎスプリッタ、それぞれのスプリッタはマルチステージシステムにおける１×２スイッチングエレメントを使用して製作されている；
・Ｍ×Ｎ個の導波管、Ｎ個のＭ×１スイッチをＭ個の１×Ｎスプリッタ３１６に対して接続している。
【００３１】
一つの実施例において、コンバイナ３０４とディストリビュータ（ｄｉｓｔｒｉｂｕｔｏｒ）３０６は、一つのＳＰＩＣモジュール３２０において実施される。コンバイナ３０４は、Ｎ個の送信器３０８に対して結合されており、かつ、ディストリビュータ３０６は、Ｎ個の受信器３１０に対して結合されている。
【００３２】
ＲＯＡＤＭのアド/ドロップモジュールのためにシリコンフォトニック集積回路（ＳＰＩＣ）を使用することは、コスト、サイズ、及び電力を低減する。ＳＰＩＣを使用することの利益を数量化するために、図２Ａと図２Ｂの４次元ノードに対する従来のアプローチと図３のＳＰＩＣベースの両方について、コンポーネント、サイズ、電力、およびコストメリットの比較が提供される。表１は、２つのアプローチ間の比較を示している。
【表１】
0006271022.tif 000002
表１：４次元２０％アド/ドロップのための２つのアプローチに係るサイズ、コスト、および電力の比較
【００３３】
表１に示された比較の調査は、４方向、２０％アド/ドロップの実施例に対する従来のモジュラーベースのアプローチとＳＰＩＣベースのアプローチとの間で数多くの差異を明らかにする。例えば、コンポーネントに関して、スイッチ、スプリッタ、およびコンバイナの全てが、ＳＰＩＣベースのアプローチにおいては一つのチップの中に統合され得るが、一方で、従来の方法は何百ものモジュールを必要とする。加えて、ＳＰＩＣによって必要とされる全スペースは、従来の方法よりも何百倍も小さい。ＳＰＩＣの使用における電力消費は、従来のＲＯＡＤＭの電力の１０分の１である。さらに、ＳＰＩＣベースのＲＯＡＤＭノードの相対コストは、従来の方法より極めて低い。従来の方法は、著しいコネクタとファイバーのコストを必要とするからである。
【００３４】
上記の比較は、ＳＰＩＣの使用がどのようにサイズ、電力、およびコストを低減できるかを単に示している。しかしながら、ＳＰＩＣを多くの方向（例えば、２０方向であって、それぞれの方向が８０波長をサポートしているもの）に広げることは、チップの中に大量の導波管を必要とする。このことを説明するために、これらの波長の約３分の１のアド/ドロップをサポートすることがノードに対して要求されることを仮定する。全体で５００のアド/ドロップ数を意味しているものである。あらゆる２０方向からの受信器それぞれにおいて５００の波長をドロップすることができるシリコンフォトニックチップを製作するためには、チップの中に２０×５０＝１００００個の導波管を必要とする。これは、新規なアーキテクチャが定められなければ、製作することが不可能である。アーキテクチャは、ＲＯＡＤＭアド／ドロップエレメント及びその導波管の相互接続を、ピース（ｐｉｅｃｅ）へと分割できるようにするものである。ピースは、シリコンフォトニクスにおいてデザインされ、かつ、方向の数量と方向毎のアド／ドロップ波長の数量の両方が増加するのに合せて調整され得るものである。
【００３５】
図４は、３ステージＲＯＡＤＭのＳＰＩＣ４００の一つの実施例の模式図である。ＲＯＡＤＭのＳＰＩＣ４００は、タンデムコンポーネント４０２、コンバイナ４０４、およびディストリビュータ４０６を含んでいる。タンデムブロック（またはコンポーネント）４０２は、光ネットワークにおける複数の他のノードそれぞれに対する接続（送信器および受信器）を含んでいる。タンデムブロックは、固定グリッドまたはフレキシブルグリッド（ｆｇ）いずれかの複数のＷＳＳを含んでおり（それぞれの接続に対して少なくとも２つ）、かつ、それぞれの接続は、コンバイナ４０４およびディストリビュータ４０６それぞれの入力または出力に対して結合されている。ｆｇ−ＷＳＳは、単方向性コンポーネントである。コンバイナ４０４は、３つのステージを含んでいる。コンバイナ４０４の第１ステージは、複数のｆｇ−ＷＳＳ４１２を含んでおり、それぞれのｆｇ−ＷＳＳ４１２の出力が、タンデムブロック４０２における接続のうち一つに結合されている。同様に、ディストリビュータ４０６の第１ステージは、複数のｆｇ−ＷＳＳ４１８を含んでおり、それぞれのｆｇ−ＷＳＳ４１８の入力が、タンデムブロック４０２における接続のうち一つに結合されている。ｆｇ−ＷＳＳ４１２、４１８は、ルーティングステージＷＳＳとして参照されてよい。コンバイナ４０４の第２および第３ステージは（図４において破線の楕円によって示されているもの）、シリコンＰＩＣにおいて実施され、かつ、ＰＩＣモジュール４３０、４３２として参照されている。
【００３６】
受信器４１０のサブセットは、モジュール４３２を実施するＰＩＣチップの一つに接続されている。光信号がドロップされるとき、コントロールシステムは、どの受信器サブセットがその信号に対する宛先受信器を含んでいるか決定する。それぞれのルーティングステージドロップ（ｒｏｕｔｉｎｇ  ｓｔａｇｅ  ｄｒｏｐ）ＷＳＳ４１８は、以下の目的に役立つものである。このノード４００でドロップされることを要するＭ個の入力のうち一つからのあらゆる光信号は、タンデムステージ（またはタンデムコンポーネント）４０２によって、関連するルーティングステージドロップＷＳＳ４１８の一つへ渡される。別の言葉で言えば、一つのルーティングステージドロップＷＳＳ４１８は、モジュール４３２における適切なＰＩＣチップに対してゼロまたはそれ以上の光信号（それぞれが異なる波長のもの）をルートする。ＰＩＣチップが光信号を適切な宛先受信器へダイレクト（ｄｉｒｅｃｔ）できるようにである。
【００３７】
送信器４０８のサブセットは、ＰＩＣモジュール４３０全体の中のチップの一つに接続されている。光信号が、所与の波長における方向に対して追加されるべき場合、コントロールシステムは、どのチップがその信号の送信器に接続されるかを決定する。方向は、どのＷＳＳ４１２が接続に役立つべきか決定する。送信器は、次に、接続されることを要する波長へ調整され、そして、コントロールシステムが、送信器から、その方向に役立つ、指示されたＷＳＳ４１２に対して指示されたＮ×１コンバイナに対する１×Ｍスイッチへの接続を確立する。別の言葉で言えば、一つのルーティングステージアド（ｒｏｕｔｉｎｇ  ｓｔａｇｅ  ａｄｄ）ＷＳＳ４１２は、Ｎ個の入力のあらゆるものから与えられた方向に対する全てのアド（ａｄｄ）トラフィックの世話をする。
【００３８】
一つの実施例において、開示されるＲＯＡＤＭは、スケーラブルＳＰＩＣを使用して実施され、かつ、ペイアズユーグロウの利益を提供する。一つの実施例において、ペイアズユーグロウを伴うアド/ドロップベースのＳＰＩＣのスケーリングは、アド/ドロップＰＩＣチップの優雅な（ｅｌｅｇａｎｔ）分割に基づくものである。
ａ）導波管の相互接続がチップの中で管理可能であること
ｂ）相互接続は、ＲＯＡＤＭ方向の数量が増加するにつれて大きくなること
ｃ）相互接続は、方向毎のアド（またはドロップ）される波長の数量が増加するにつれて大きくなること
ｄ）ペイアズユーグロウ機能を伴う低コストなソリューションを提供すること
といった方法におけるものである。
【００３９】
一つの実施例においては、あらゆる方向から一つのノードへの入力信号に係るあらゆる順列（ｐｅｒｍｕｔａｔｉｏｎ）がＲｘのあらゆる順列に対してドロップされ得ること、あらゆる次元（ｄｅｇｒｅｅ）の出力信号に係るあらゆる順列がＴｘのあらゆる順列からアドされ得ること、および、ＴｘとＲｘは全てのスペクトルにわたり調整され得ること、が仮定されている。より限定された機能が必要とされる場合には、必要に応じてアド/ドロップアーキテクチャが簡素化され得ることも、仮定されている。シリコンフォトニクスは、アド機能ブロックおよびドロップ機能ブロックにおいて使用される。
【００４０】
ここにおいて開示されるのは、それぞれのＲＸ（またはＴＸ）チップのための３ステージアーキテクチャの使用である。以下に説明するようにこの３ステージアーキテクチャを使用することで、チップの優美な分割を導き、かつ、方向毎に一つのチップ、従って、ペイアズユーグロウができるようになる。
【００４１】
ステージ１：このステージはタンデム（またはトランジット（ｔｒａｎｓｉｔ））ステージの一部であり、かつ、実装依存（ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｓｐｅｃｉｆｉｃ）である。一つの実施例において、ステージ１は、１×Ｍの固定グリッドまたはフレックスグリッドのいずれかであり、ここでＭは方向の数量である。別の実施例においては、技術が許すときに、ステージ１はシリコンフォトニクスである。ステージ１のそれぞれの出力は、ノードにおける全てのチップのステージ２に接続されている。このことは、チップがＭ×Ｎ（Ｍ  ｂｙ  Ｎ）個の入力／出力を有することを意味するものである。
【００４２】
ステージ２：ステージ２は、電力スプリッタまたはコンバイナであり、Ｋ個の信号を分離し、または、Ｋ個の信号を結合する。ドロップのためにＭ個のスプリッタ、および、アド機能のためにＭ個のコンバイナが存在している。Ｋは、一つのチップがドロップまたはアドすることができる波長の最大の数量である。ステージ１とステージ２との間のそれぞれの接続は、Ｋ個の波長を伝送することができる。Ｋの値は、アド／ドロップパーセンテージ率によって決定される。つまり、Ｋ＝ｐ＊８０であり、ここでｐはアド／ドロップ率である。次世代のＲＯＡＤＭに対して、ｐは３分の１であるように仮定されている。結果として、一つの実施例においては、Ｋ＝２５であることが仮定され得る。
【００４３】
ステージ３：ドロップ機能の第３ステージは、一式のＫ個のスイッチをコレクション（ｃｏｌｌｅｃｔｉｏｎ）することである。それぞれのスイッチは、一つの出力に対してＭ個の入力を伴い、または、一つの入力がＫ個の出力のあらゆるものへ行くことができる。ドロップ機能のための第３ステージは、それぞれが１個の入力とＭ個の出力を伴うＫ個のスイッチのコレクションである。
【００４４】
一つの実施例において、第２および第３ステージの両方は、シリコンフォトニクスに組み込まれている。それぞれのシリコンフォトニクスは、Ｋ個の光チャンネル（ｏｐｔｉｃａｌＯ  Ｃｈａｎｎｅｌ、ＯＣｈ）信号を取り扱う。アドモジュール４０４は、Ｋ個の入力とＭ個の出力を有し、一方で、ドロップモジュール４０６は、Ｍ個の入力とＫ個の出力を有することになる。アドモジュール４０４とドロップモジュール４０６の両方は、Ｎ／Ｋ＝Ｍ個の機能ブロックから構成されている。ここで、これらのブロックは、あらゆる複数のシリコンフォトニックチップ実装において編成され得るものである。一つの実施例においては、Ｋ＜＜Ｎである。一つの実施例において、アドモジュール４０４とドロップモジュール４０６の両方は、シングルチップ上に実装される。
【００４５】
図４は、３つのステージを示している。上記の説明に基づいて、それぞれのアド／ドロップノード４０４、４０６の接続性が分割される。それぞれのアド／ドロップが一つのシリコンフォトニクスチップにおいて実装され得るように、かつ、ペイアズユーグロウ機能を伴って調整するようにである。
【００４６】
図５は、ドロップモジュール５００のためのアーキテクチャの一つの実施例の模式図を示している。ドロップモジュール５００は、アド／ドロップノードの一部分として実施されてよい。ドロップモジュール５００は、第１ステージ（ステージ１）５０２、第２ステージ（ステージ２）５０４、および、第３ステージ（ステージ３）５０６を含んでいる。第２ステージ５０４と第３ステージ５０６は、ＳＰＩＣにおいて実装されるドロップスイッチチップ５０８を形成する。一つの実施例において、第１ステージ５０２は、ノードごとに２０個（Ｍ）の１×２０（１×Ｍ）ｆｇ−ＷＳＳを含んでいる。１個の出力が、ドロップスイッチチップ５０８の第２ステージ５０４におけるスプリッタに対して接続されており、かつ、他の１９個の出力は、１９個（Ｍ−１）の他のドロップスイッチチップに対して接続されているものである。一つの実施例においては、チップ毎に２０個の１×２５導波管電力スプリッタが存在している。第２ステージ５０４は、２０個のスプリッタを含んでおり、それぞれのスプリッタは、２０個の１×２０ｆｇ−ＷＳＳそれぞれ一つの出力に対して接続されている。それぞれのスプリッタの出力は、第３ステージに接続されている。一つの実施例においては、クロストークサプレッション（ｓｕｐｐｒｅｓｓｉｏｎ）を伴うチップ毎に２５個（Ｋ）の２０×１（Ｍ×１）セレクタが存在している。
【００４７】
一つの実施例において、全ての光ノードのそれぞれは、最大で２０個の入力ファイバーを有し得る。それぞれの次元に対して一つである。さらに、一つの実施例において、それぞれの入力ファイバーは、０から８０個の光信号を含んでおり、それぞれの信号はフレキシブルなスペクトル幅を有している。このノードに対してドロップされる（または、このノードからアドされる）２０個（Ｍ）の入力ファイバーにわたり合計された光信号の全体数量は、５００である。ドロップモジュール５００のそれぞれの出力ファイバーは、一つの光信号を含み、かつ、直接的に一つのＲｘに対して接続する。
【００４８】
ドロップブロック５０８は、単一のチップ、または、他の半導体膜分析ツールがアドブロックである半分のチップであってよい。一つの実施例においては、アドのための方向毎に一つのチップ、および、ドロップのための方向毎に一つのチップが存在する。方向ｓのためのチップｓをご参照のこと、ここでｓ＝｛１、２、．．．、Ｍ｝である。
【００４９】
ステージ１  ５０２は、実装依存である。一つの実施例においては、１×Ｍの固定またはフレックスグリッドＷＳＳであり、ここで、Ｍ＝２０は方向の数量である。このステージに対する入力は、方向ｓからのものであり、かつ、Ｍ個の出力は、全てのドロップチップ（または、ブロックがチップの一部である場合にはブロック）に接続されている。Ｍ個の出力のうち一つは直接的にチップ（またはブロック）に接続されており、一方で、他のＭ−１個の出力はＭ−１個の他のチップへ接続されている。ステージ１  ５０２の出力それぞれが、ドロップモジュール５００における全てのチップのステージ２  ５０４に接続されているため、それはドロップチップが、ステージ１エレメント５０２のうち一つからそれぞれやってくるＭ個の入力を有することを意味する。ステージ２  ５０４に対するステージ１  ５０２の接続性により、それぞれの方向からの波長が、受信器それぞれに対してドロップされ得る。
【００５０】
第２ステージ５０４は、１×Ｋ電力スプリッタであり、ここで、Ｋは一つのチップがドロップすることができる最大数量である。図示された実施例においては、Ｋ＝２５であり、８０波長の約３分の１である。そうした電力スプリッタの全体数量は４００個である。しかしながら、Ｍ＝２０のドロップチップ／モジュールへの分割を用いて、それぞれのチップ５０８は、２０個のそうしたスプリッタを有している。
【００５１】
第３ステージ５０６は、ドロップのためのＫ：１  ＳＰＩＣセレクタスイッチである。一つのノード（例えば、ドロップモジュール５００）のためのそうしたセレクタスイッチの全体数量は、５００個である。しかしながら、Ｍ＝２０のドロップチップ／モジュールへの分割を伴って、それぞれのチップ５０８は、２５個のそうしたセレクタスイッチを有している。この分割により、チップ毎の導波管相互接続はＭ×Ｋ＝５００導波管まで削減され得る。これは、シリコンフォトニクスにおいて実装可能である。実施例において、第２ステージ５０４と第３ステージ５０６の両方は、シリコンフォトニクスの中に組み込まれている。シリコンフォトニクスチップ５０８それぞれは、Ｋ個の光チャンネル（ＯＣｈ）信号を取り扱う。
【００５２】
一つの実施例において、ドロップモジュール５０８における２０×１セレクタスイッチ（ＳＳ）の２５個のセットそれぞれは、クロストークサプレッション（ｓｕｐｐｒｅｓｓｉｏｎ）を含んでいる。セレクタスイッチ（ＳＳ）の２５個のセットそれぞれの中に組み入れられた１×２スイッチ２０個の追加レイヤを用いるものである。ＳＳの一つの目的は、２０個の入力から一つの光学パス（ｏｐｔｉｃａｌ  ｐａｔｈ）を選択することである。２×１スイッチエレメントは、シリコンチップ技術において実装されてよい。従って、光がＳＳに進入する際に、オン−オフ（ｏｎ−ｏｆｆ）ゲートが、一つのパスの中に挿入され得る。このことは、望ましくない入力光をより強力にブロックするのに役立つものである。
【００５３】
結果として、一つの実施例においては、図５に示されるように、シリコンフォトニックドロップモジュール５００それぞれは、２５個のＯＣｈを取り扱い、かつ、２０個の入力ファイバー（それぞれのＷＳＳから１個）、２０個の１：２５電力スプリッタ、クロストークの大きな低減と伴に実装された２５個の２０：１セレクタスイッチ、および、２５個の出力ファイバー（それぞれ１個のＲｘに対するもの）を含んでいる。一つの実施例において、これらのエレメントの全ては、シングルチップ上に、または、チップの一部分にフィットし得るものである。
【００５４】
一つの実施例において、ドロップモジュール５００は、極性化（ｐｏｌａｒｉｚａｔｉｏｎ）の多様性を有しており、それぞれのＲｘに対する２つの出力ファイバーを有している。それぞれが一つの極性化を伝えるものである。
【００５５】
図６は、アドモジュール６００のためのアーキテクチャの一つの実施例のブロックダイヤグラムを示している。アドモジュール６００は、３つのステージを含んでいる。ステージ１  ６０２、ステージ２  ６０４、および、ステージ３  ６０６である。ステージ２  ６０４とステージ３  ６０６は、ＳＰＩＣにおいて実装されるアドスイッチチップ６０８を形成する。一つの実施例において、アドモジュール６００は、図５に示されるドロップモジュール５００と同一のアーキテクチャを有しているが、図６に示されるように、逆さまに使用されるものである。一つの実施例において、実際のフォトニックコンポーネントは同一のものではない。しかしながら、それらは同等なものであり、かつ、スケーラビリティと分割化は、実質的に同一である。例えば、ドロップモジュール５００のステージ２  ５０４における電力スプリッタが、アドモジュール６００のステージ２  ６０４における電力コンバイナに変更されており、かつ、セレクタスイッチの代わりにルーティングスイッチが使用されている。別の変更が、ステージ１  ６０２に存在する。そこでは、ドロップアーキテクチャの１×２０フレックスＷＳＳ（またはレギュラーＷＳＳ）の代わりに、２０×１ＷＳＳ（またはレギュラーＷＳＳ）が使用されている。アドモジュール６００とドロップモジュール５００に対するアンプ要求（ａｍｐｌｉｆｉｅｒ  ｒｅｑｕｉｒｅｍｅｎｔ）は異なることに留意すべきである。
【００５６】
種々の実施例が、主にワーキングパスに関して説明されてきた。しかしながら、当業者であれば、１＋１プロテクションまたは１：Ｐプロテクションのためのワーキングおよびプロテクションパスの両方に対して同一の説明が適用されることを正しく理解するであろう。ここで、Ｐは、フェイル（ｆａｉｌｕｒｅ）が生じた場合にスタンバイチップによってプロテクトされるチップの数量である。チップにおいてフェイルが生じたとき、スタンバイチップは、フェイルしたチップによって実行される機能のパフォーマンスを引き継ぐ。１＋１プロテクションの場合には、ディストリビュータモジュールに対する入力は２×Ｍであり、コンバイナからの出力は２×Ｍであり、そして、全てのステージにおいて重複が存在する。一つの実施例においては、１：Ｐプロテクションについて、Ｐ個のチップ全てに対して追加チップが存在する。数量Ｐは、受入れ可能な利用可能性ターゲットを達成するために選択されるものである。
【００５７】
記述が詳細に説明されてきたが、添付の請求項によって定められるこの発明の精神および範囲から逸脱することなく、種々の変更、代用および代替がなされ得ることが理解されるべきである。さらに、本開示のスコープ（ｓｃｏｐｅ）は、ここにおいて記載された特定の実施例に限定されることを意図するものではない。本開示から当業者の一人が直ちに正しく理解するように、現存するものであれ後に開発されるものであれ、プロセス、装置、製造、物体の構成、手段、方法、またはステップは、ここにおいて説明される実施例に対応するものとして実質的に同一の機能を実行し、または、実質的に同一の結果を達成することができる。従って、添付の請求項は、そうしたプロセス、装置、製造、物体の構成、手段、方法、またはステップをスコープの中に包含するように意図されたものである。
【図１】
0006271022.tif 000003
【図２Ａ】
0006271022.tif 000004
【図２Ｂ】
0006271022.tif 000005
【図３】
0006271022.tif 000006
【図４】
0006271022.tif 000007
【図５】
0006271022.tif 000008
【図６】
0006271022.tif 000009