(57)【特許請求の範囲】
【請求項１】
半導体基板上にシリコン酸化物層を形成するステップと、
連続して前記シリコン酸化物層を５７０℃〜７００℃の温度に露出させてアニーリング（ａｎｎｅａｌｉｎｇ）するステップと、
を含み、
前記アニーリングするステップにおいて、前記シリコン酸化物層を１〜１．５ｎｍの厚さのトンネル層に変換し、
前記アニーリングするステップにおいて、前記シリコン酸化物層は、７００℃よりも低い温度から、第１区間の間徐々に７００℃付近まで加熱された後、第２区間の間７００℃付近の温度を維持し、その後第３区間の間前記７００℃より低い温度に徐々に下降させ、
前記第３区間の間の１分当たりの下降温度は、前記第１区間の間の１分当たりの上昇温度よりも小さい、太陽電池の製造方法。
【請求項２】
前記第１区間の間の１分当たりの上昇温度は１０℃である、請求項１に記載の太陽電池の製造方法。
【請求項３】
前記第１区間は８分〜１２分である、請求項１に記載の太陽電池の製造方法。
【請求項４】
前記低い温度は、６００℃と同一またはそれより高い温度である、請求項１に記載の太陽電池の製造方法。
【請求項５】
前記第２区間は１２分〜１８分である、請求項１に記載の太陽電池の製造方法。
【請求項６】
前記第３区間の間の１分当たりの下降温度は５℃である、請求項１に記載の太陽電池の製造方法。
【請求項７】
前記第１区間は、前記第２区間よりも短いか、または前記第３区間よりも短い、請求項１に記載の太陽電池の製造方法。
【請求項８】
前記第１区間、第２区間、及び第３区間を合わせた時間は、１時間と同一またはそれより短い、請求項１に記載の太陽電池の製造方法。
【請求項９】
前記シリコン酸化物層を形成するステップ及び前記シリコン酸化物層を５７０℃〜７００℃の温度に露出させてアニーリング（ａｎｎｅａｌｉｎｇ）するステップは、インサイチュ（ｉｎ−ｓｉｔｕ）工程で行われる、請求項１に記載の太陽電池の製造方法。
【請求項１０】
前記シリコン酸化物層は、前記半導体基板の表面を湿式酸化して形成するか、化学溶液に露出させて形成するか、または熱酸化により形成する、請求項１に記載の太陽電池の製造方法。
【請求項１１】
前記シリコン酸化物層はＳｉＯ２である、請求項１０に記載の太陽電池の製造方法。
【請求項１２】
半導体基板上に第１温度でシリコン酸化物層を形成するステップと、
前記シリコン酸化物層を第２温度でアニーリング（ａｎｎｅａｌｉｎｇ）してトンネル層を形成するステップと、
前記トンネル層上に多結晶シリコン層を形成するステップと、
を含み、
前記シリコン酸化物層を形成するステップにおいて、前記シリコン酸化物層は、チャンバー内で熱酸化によって形成され、
前記トンネル層を形成するステップは、前記チャンバー内でインサイチュ（ｉｎ−ｓｉｔｕ）工程で連続して行われ、
前記第１温度と前記第２温度は同一であり、
前記第２温度は５７０℃〜７００℃である、太陽電池の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一実施例は、トンネル層を有する太陽電池の新たな製造方法に関する。
【背景技術】
【０００２】
近年、石油や石炭のような既存エネルギー資源の枯渇が予想されながら、これらに代わる代替エネルギーへの関心が高まっている。その中でも太陽電池は、太陽光エネルギーを電気エネルギーに変換させる次世代電池として脚光を浴びている。
【０００３】
最近開発されている太陽電池は、効率を良くするために、基板とドープされた半導体層との間にトンネル層を配置してセル効率を高めている。このトンネル層は、シリコン酸化物からなっており、トンネル効果を得るためにはアニーリング（ａｎｎｅａｌｉｎｇ）工程を伴わなければならない。
【０００４】
一方、効率は、太陽電池の性能を評価する重要な因子であって、この効率は太陽電池の発電性能と直結している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、効率を向上させることができる太陽電池の製造方法を提供しようとする。
【課題を解決するための手段】
【０００６】
本発明の一実施例に係る製造方法は、半導体基板上にシリコン酸化物層を形成するステップ、及び連続して前記シリコン酸化物層を５７０℃〜７００℃の温度に露出させてアニーリング（ａｎｎｅａｌｉｎｇ）するステップを含む。
【０００７】
本発明の他の実施例では、半導体基板上に第１温度でシリコン酸化物層を形成するステップ、前記シリコン酸化物層を第２温度でアニーリング（ａｎｎｅａｌｉｎｇ）してトンネル層を形成するステップ、及び前記トンネル層上に多結晶シリコン層を形成するステップを含む太陽電池の製造方法を開示する。
【発明の効果】
【０００８】
本発明の一実施例によれば、シリコン酸化物層を形成した直後にアニーリングを行うので、改善されたトンネル層を形成することができる。
【０００９】
また、半導体層を形成する前にアニーリングを行うので、低い温度で熱処理が可能である。
【００１０】
また、熱処理時に温度を１００℃以内で徐々に上昇させた後、下降させるので、半導体基板に加わる熱応力を減らし、セル効率を向上させる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施例に係る製造方法を用いて作製した太陽電池の断面図である。
【図２】本発明の一実施例に係る太陽電池の製造方法を説明するフローチャートである。
【図３】シリコン酸化物層の熱処理時の温度変化を示すグラフである。
【図４】本発明の他の実施例に係る太陽電池の製造方法を説明するフローチャートである。
【図５Ａ】本発明の一実施例に係る作製方法を用いて図１に示した太陽電池を作製する過程を模式的に示す図である。
【図５Ｂ】本発明の一実施例に係る作製方法を用いて図１に示した太陽電池を作製する過程を模式的に示す図である。
【図５Ｃ】本発明の一実施例に係る作製方法を用いて図１に示した太陽電池を作製する過程を模式的に示す図である。
【図５Ｄ】本発明の一実施例に係る作製方法を用いて図１に示した太陽電池を作製する過程を模式的に示す図である。
【図５Ｅ】本発明の一実施例に係る作製方法を用いて図１に示した太陽電池を作製する過程を模式的に示す図である。
【図５Ｆ】本発明の一実施例に係る作製方法を用いて図１に示した太陽電池を作製する過程を模式的に示す図である。
【図５Ｇ】本発明の一実施例に係る作製方法を用いて図１に示した太陽電池を作製する過程を模式的に示す図である。
【図５Ｈ】本発明の一実施例に係る作製方法を用いて図１に示した太陽電池を作製する過程を模式的に示す図である。
【発明を実施するための形態】
【００１２】
以下では、添付の図面を参照して、本発明の実施例を詳細に説明する。しかし、本発明がこれらの実施例に限定されるものではなく、様々な形態に変形可能であることは勿論である。図面では、本発明を明確且つ簡略に説明するために、説明と関係のない部分の図示を簡単にしたり省略し、また、厚さ、面積、大きさなどは、恣意的に実際と異なって調整しており、本発明の厚さ、面積などは、図面に図示されたものに限定されない。また、蒸着法、スパッタリング法のように公知の半導体製造方法については、発明の本質が不明確にならないように詳細な説明を省略した。
【００１３】
図１は、後述する本発明の一実施例に係る製造方法を用いて作製した太陽電池の断面の様子を示す。
【００１４】
図１を参照すると、太陽電池１００は、半導体基板１０と、半導体基板１０の後面側に位置するｎ＋領域２０と、半導体基板１０の前面側に位置するｐ＋領域３０とを含んで構成される。電極４２，４４は、ｎ＋領域２０に接続される第１電極４２、及びｐ＋領域３０に接続される第２電極４４を含む。そして、太陽電池１００は、第１パッシベーション膜２４、第２パッシベーション膜３４、反射防止膜３６のような絶縁膜をさらに含むことができる。これについて詳細に説明する。
【００１５】
半導体基板１０は単結晶構造の半導体層で構成される。半導体基板１０が単結晶半導体で構成されると、太陽電池１００が、結晶性が高いため欠陥の少ない単結晶半導体で構成される半導体基板１０をベースとするようになる。これによって、太陽電池１００が優れた電気的特性を有することができる。
【００１６】
半導体基板１０の前面は、テクスチャリング（ｔｅｘｔｕｒｉｎｇ）されて凹凸を有することができる。凹凸は、一例として、外面が半導体基板１０の（１１１）面で構成され、不規則な大きさを有するピラミッド形状を有することができる。テクスチャリングにより半導体基板１０の前面などに凹凸が形成されて前面の表面粗さが増加すると、半導体基板１０の前面などを介して入射する光の反射率を低下させることができる。したがって、半導体基板１０においてｐｎ接合をなす領域まで到達する光量を増加させることができ、光損失を最小化することができる。
【００１７】
半導体基板１０は、ｎ型又はｐ型ドーパントが低いドーピング濃度でドープされており、好ましい一形態において、半導体基板１０はｎ型ドーパントでドープされている。
【００１８】
半導体基板１０の後面全体にはｎ＋領域２０が形成されている。一例として、半導体基板１０上にトンネル層２２が形成され、トンネル層２２上にｎ＋領域２０が形成されてもよい。
【００１９】
トンネル層２２は、半導体基板１０の後面に接触して形成されることによって、構造を単純化し、トンネル効果を向上させることができる。このトンネル層２２は、電子及び正孔にとって一種のバリア（ｂａｒｒｉｅｒ）として作用して、少数キャリア（ｍｉｎｏｒｉｔｙ  ｃａｒｒｉｅｒ）が通過しないようにし、トンネル層２２に隣接する部分で蓄積された後、一定以上のエネルギーを有する多数キャリア（ｍａｊｏｒｉｔｙ  ｃａｒｒｉｅｒ）のみがトンネル層２２を通過できるようにする。また、トンネル層２２は、ｎ＋領域２０のドーパントが半導体基板１０へ拡散することを防止する拡散バリアとしての役割を果たすことができる。このようなトンネル層２２は、多数キャリアがトンネリングされ得る様々な物質を含むことができ、一例として、酸化物、窒化物、半導体、伝導性高分子などを含むことができる。特に、トンネル層２２が、シリコン酸化物を含むシリコン酸化物層で構成されてもよい。シリコン酸化物層は、パッシベーション特性に優れ、キャリアがトンネリングされやすい膜であるためである。
【００２０】
トンネル効果を十分に具現できるように、トンネル層２２の厚さが、第１及び第２パッシベーション膜２４，３４、第１又は第２導電型領域２０，３０の厚さよりも小さくてもよい。一例として、トンネル層２２の厚さが２ｎｍ以下であってもよく、一例として、１ｎｍ〜１．５ｎｍである。
【００２１】
トンネル層２２の厚さが２ｎｍを超えると、トンネリングが円滑に行われないため、太陽電池１００の効率が低下することがあり、トンネル層２２の厚さが１ｎｍ未満であると、所望の品質のトンネル層２２を形成しにくいことがある。
【００２２】
ｎ＋領域２０は、半導体基板１０と同じ半導体物質（より具体的には、単一半導体物質、一例として、シリコン）を含む半導体層で構成される。すると、ｎ＋領域２０が半導体基板１０と類似の特性を有することによって、異なる半導体物質を含む場合に発生し得る特性の差を最小化することができる。ただし、ｎ＋領域２０が半導体基板１０上で半導体基板１０と別個に形成されるため、半導体基板１０上で容易に形成され得るように、ｎ＋領域２０が半導体基板１０と異なる結晶構造を有することができる。
【００２３】
例えば、ｎ＋領域２０は、多結晶シリコンからなる半導体層にｎ型ドーパントをドープして形成することができる。すると、優れた電気伝導度を有することによって、キャリアの移動を円滑にすることができ、酸化物などで構成されたトンネル層２２でキャリアのトンネリングが円滑に行われるように誘導することができる。
【００２４】
本実施例において、ｎ＋領域２０を半導体基板１０と別個に形成することによって、半導体基板１０の内部にドーピング領域を形成するときに発生し得る欠陥または開放電圧低下の問題を低減することができる。これによって、太陽電池１００の開放電圧を向上させることができる。
【００２５】
半導体基板１０の前面側にはｐ＋領域３０が形成されている。一例として、本実施例では、ｐ＋領域３０が、半導体基板１０の一部にｐ型ドーパントがドープされて形成されたドーピング領域であって、半導体基板１０とｐｎ接合をなす。
【００２６】
ここで、ｐ型ドーパントとしては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などの３族元素を挙げることができ、ｎ型ドーパントとしては、リン（Ｐ）、ヒ素（Ａｓ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）などの５族元素を挙げることができる。
【００２７】
図１の太陽電池では、半導体基板１０と別個に形成されるｎ＋領域２０が半導体基板１０の後面側に位置し、半導体基板１０の一部を構成するｐ＋領域３０が半導体基板１０の前面側に位置する。半導体基板１０と異なる結晶構造を有するｎ＋領域２０が半導体基板１０の前面側に位置すると、ｎ＋領域２０での光吸収が増加してしまい、ｐｎ接合に到達する光量が低下することがあるため、ｎ＋領域２０を半導体基板１０の後面側に位置させたものである。
【００２８】
第１及び第２導電型領域２０，３０上には、第１及び第２電極４２，４４に対応する開口部１０２，１０４を除いて、絶縁物質からなる膜が全体的に形成されてもよい。このような絶縁膜は、別途にドーパントを含まないアンドープ絶縁膜である。
【００２９】
一例として、ｎ＋領域２０上には、開口部１０２を除いた部分に第１絶縁膜が全体的に形成され、ｐ＋領域３０上には、開口部１０４を除いた部分に第２絶縁膜が全体的に形成される。このような絶縁膜はパッシベーション膜であって、ドーピング領域２０，３０の表面またはバルク内に存在する欠陥を不動化させる。
【００３０】
そして、更に他の絶縁膜として、半導体基板１０の前面に、光の反射率を減少させる反射防止膜３６がさらに形成されている。
【００３１】
このような絶縁膜は、シリコン窒化膜、含水素シリコン窒化膜、シリコン酸化膜、シリコン酸化窒化膜、アルミニウム酸化膜、ＭｇＦ２、ＺｎＳ、ＴｉＯ２及びＣｅＯ２からなる群から選択されたいずれか１つの単一膜または２つ以上の膜が組み合わされた多層膜構造を有する。
【００３２】
第１電極４２は、ｎ＋領域２０とコンタクト（ｃｏｎｔａｃｔ）して、ｎ＋領域２０に電気的に接続され、第２電極４４はｐ＋領域３０に電気的に接続される。この第１電極４２及び第２電極４４は、それぞれ絶縁膜に形成した開口部１０２，１０４を介してｎ＋領域２０及びｐ＋領域３０に接続される。
【００３３】
図２は、本発明の一実施例に係る太陽電池の製造方法を説明するフローチャートである。
【００３４】
本発明の一実施例に係る製造方法は、半導体基板上にシリコン酸化物層を形成するステップ（Ｓ１１）を含む。
【００３５】
シリコン酸化物層は、ＳｉＯｘのような化学式を有する物質であって、好ましい形態ではＳｉＯ２である。
【００３６】
シリコン酸化物層を半導体基板上に形成する方法は、湿式酸化（ｗｅｔ  ｏｘｉｄａｔｉｏｎ）、熱酸化（ｔｈｅｒｍａｌ  ｏｘｉｄａｔｉｏｎ）または化学酸化（ｃｈｅｍｉｃａｌ  ｏｘｉｄａｔｉｏｎ）方式をいずれも使用することができる。化学酸化は、半導体基板の表面を液状の酸化剤からなる化学溶液（ｃｈｅｍｉｃａｌ  ｓｏｌｕｔｉｏｎ）に露出させてシリコン酸化物層を形成する方式であって、約６０℃〜約９０℃で行うことができる。酸化剤としては、オゾン（Ｏ３）及び過酸化水素（Ｈ２Ｏ２）などが用いられる。
【００３７】
湿式酸化は、例えば、半導体基板を純水（ＤＩ  ｗａｔｅｒ）の条件でリンスし、基板の表面に薄い酸化膜を形成する方式であってもよい。具体的には、約８０℃〜約９０℃の温度の純水に半導体基板を約１０分〜約２０分間露出させることによって、半導体基板にシリコン酸化物層を形成することができる。
【００３８】
純水（ＤＩ  ｗａｔｅｒ）の温度が前記範囲を維持することによって、短時間内に適切な水準の酸化膜の形成が可能である。純水（ＤＩ  ｗａｔｅｒ）の温度が９０℃を超える場合、純水の沸点に近いため、安定した工程の進行が難しいことがある。純水（ＤＩ  ｗａｔｅｒ）の温度が８０℃未満である場合、十分な酸化膜の形成が難しいことがある。
【００３９】
また、半導体基板を純水（ＤＩ  ｗａｔｅｒ）に露出させる時間が１０分未満である場合、十分な水準の酸化膜の形成が難しいことがある。半導体基板を純水（ＤＩ  ｗａｔｅｒ）に露出させる時間が２０分を超える場合、工程時間が長くなるため、工程効率が低下することがあり、酸化膜の厚さが厚くなるため、トンネル効果が現れないことがある。
【００４０】
すなわち、湿式酸化は、半導体基板を純水（ＤＩ  ｗａｔｅｒ）に露出させる時間及び温度を同時に制御することによって、効果的に酸化膜を形成することができる。
【００４１】
湿式酸化は、酸化剤などを含まない純水（ＤＩ  ｗａｔｅｒ）を用いるという点で化学酸化と区別できる。
【００４２】
純水（ＤＩ  ｗａｔｅｒ）を用いて半導体基板にシリコン酸化膜を形成する場合、生産コストが安価で、化学酸化と比較して別途の洗浄工程（ｒｉｎｓｉｎｇ）を必要としないので、工程が簡素化されて生産性を向上させることができる。
【００４３】
それだけでなく、純水（ＤＩ  ｗａｔｅｒ）を用いて半導体基板にシリコン酸化膜を形成する場合、生産コストが安価であり、化学酸化に比べて欠陥（ｄｅｆｅｃｔ  ｓｉｔｅ）が相対的に少ないので、向上した品質のシリコン酸化膜を具現することができる。熱酸化は、５５０℃〜７００℃のチャンバー（ｃｈａｍｂｅｒ）に半導体基板を位置させ、反応ガスを注入して、１分〜２分間、半導体基板の表面で化学反応を起こす形態からなる。反応ガスとしては、窒素（Ｎ２）及び酸素（Ｏ２）を用いることができ、追加的に水または塩酸の液状のバブルが追加されてもよい。
【００４４】
シリコン酸化物層の厚さは１〜１．５（ｎｍ）であり、１．５（ｎｍ）以上ではトンネル効果を期待しにくい。
【００４５】
また、本実施例は、前述したように、低温でシリコン酸化物層を形成することによって、容易にシリコン酸化物層の厚さを制御することができる。次いで、熱酸化によりシリコン酸化物層を形成する場合に、後続するアニーリング工程（Ｓ１３）を同じチャンバーで行うことができるのでインサイチュ（ｉｎ−ｓｉｔｕ）工程が可能となり、製造時間を短縮することができる。
【００４６】
アニーリング工程（Ｓ１３）は、シリコン酸化物層の構造をさらに緻密（ｄｅｎｓｅ）にし、パッシベーション機能を向上させることができる。具体的に、本発明の一実施例に係る製造方法は、シリコン酸化物層を５７０℃〜７００℃の温度のチャンバーでアニーリング（ａｎｎｅａｌｉｎｇ）してトンネル層に変換させるステップ（Ｓ１３）を含み、アニーリング工程（Ｓ１３）は、窒素（Ｎ２）雰囲気下で行うことができる。ただし、アニーリング工程時の気体雰囲気は、通常の技術者が容易に適用できる範囲まで含むことができる。
【００４７】
シリコン酸化物層は、チャンバーで約５７０℃〜約７５０℃の温度に露出されてアニーリングされ、具体的には、約５７０℃〜約７００℃、より具体的には、約６００℃〜７００℃でアニーリングされてもよい。好ましい一形態において、熱応力（ｔｈｅｒｍａｌ  ｓｔｒｅｓｓ）を最小化するために、シリコン酸化物層は、５７０℃付近で徐々に加熱され始め、７００℃付近まで加熱された後、徐々に低くなる。
【００４８】
図３は、アニーリング工程の温度変化を示す。
【００４９】
図３で例示するように、半導体基板は、０〜ｔ１の時間の間、開始温度から最大温度まで上昇しながら徐々に加熱され、ｔ１〜ｔ２の時間の間は最大温度に加熱され、ｔ２〜ｔ３の時間の間は、最大温度から開始温度に下降しながら徐々に加熱される。時間の順序に従って、０〜ｔ１の時間の間を第１区間、ｔ１〜ｔ２時間の間を第２区間、ｔ２〜ｔ３時間の間を第３区間として定義することができる。
【００５０】
第１区間において、好ましい一形態において、開始温度は、半導体基板がチャンバーで加熱され始める温度であって、約６００℃以上の温度であり、最大温度は約７００℃である。一方、明細書全体において数値を説明するにおいて「約」という用語を使用しており、これは、数値を測定する位置、時間または方法などに応じて少しずつ異なり得るため、これを含むために使用するものであり、説明を不明確にするためのものではない。
【００５１】
開始温度を約６００℃以上の温度に設定する理由は、最大温度との差を低減するためのもので、開始温度と最大温度との差が小さいほど、半導体基板は、熱処理工程中に熱変形に対するストレスを減らすことができる。好ましい一形態において、開始温度と最大温度との差は、１００℃よりも小さいことが好ましい。
【００５２】
もし、１００℃よりも大きくなると、温度差が激しいため、熱変形に対するストレスにより半導体基板が熱処理工程中に損傷することがあり、工程のランニングタイムが長くなるため、製造コストが増加するという問題がある。
【００５３】
そして、工程設備や半導体基板に加わる熱応力を考慮して、開始温度から最大温度まで、１分当たりの上昇温度は約１０℃であることが好ましく、上昇時間は８分〜１２分であることが好ましい。
【００５４】
上昇時間が８分よりも短くなると、１分当たりの上昇温度が過度に高いため、半導体基板に加わる熱応力が大きくなり、１２分よりも長くなると、ランニングタイムが長くなり、最大温度と開始温度との間の温度偏差が過度に大きくなるという問題がある。
【００５５】
第２区間において、半導体基板は、ｔ１〜ｔ２の間、最大温度で加熱され、好ましい形態において、最大温度は約７００℃であり、加熱時間は１２分〜１８分である。
【００５６】
最大温度は、開始温度との温度偏差を考慮して、約７００℃前後の値を有する。そして、加熱時間は、最大温度に応じて調節され、最大温度が７００℃である場合に１２分〜１８分間加熱したとき、最も安定したアニーリングが行われる。最大温度が７００℃よりも小さくなると、加熱時間（ｔ１〜ｔ２）は相対的に増加し、この場合、ランニングタイムが長くなり、生産コストを上昇させるため、産業上の利用可能性を考慮すると好ましくない。最大温度が７００℃を超える場合、酸化物層の特性が低下することがある。
【００５７】
第３区間において、半導体基板は、ｔ２〜ｔ３の間、最大温度から開始温度に下降しながら徐々に加熱される。
【００５８】
この第３区間は、温度を徐々に下降させながら膜質を安定化させる区間である。この第３区間の間、１分当たりの下降温度は約５℃であって、第１区間の１分当たりの上昇温度よりも小さいことが好ましい。アニーリングを良好に行うためには、このように１分当たりの下降温度が１分当たりの上昇温度よりも小さくなければならない。
【００５９】
このように、本発明の好ましい形態において、第３区間の安定化時間は第１区間よりも大きく、より好ましくは、第１区間の約２倍の時間の間行われて、１６分〜２４分である。
【００６０】
そして、第１区間、第２区間、第３区間を合わせた総時間は１時間を超えないことが好ましく、１時間以上になると、半導体基板が高い温度に長時間露出するため、熱応力が激しくなり、また、ランニングタイムが長くなるため、製造コストを上昇させるという問題がある。
【００６１】
一方、このステップ（Ｓ１３）では、このようにシリコン酸化物層が露出した状態で熱処理を行うので、５７０℃〜７００℃の低い温度でシリコン酸化物層をアニーリングしてトンネル層に変換させることが可能である。
【００６２】
一方、５７０℃よりも低い温度でシリコン酸化物層２２ａを加熱する場合、シリコン酸化物層２２ａがトンネル層２２に変換されず、また、変換されるとしても、そのトンネル効果がほとんどない。このような結果は、後述する実験結果から確認することができる。
【００６３】
このような本発明の一実施例によれば、シリコン酸化物層の熱変形に対するストレスを減らし、温度の変化が大きくないため、工程時間を短縮することができる。また、シリコン酸化物層を形成するときに使用するチャンバーと同じチャンバーを用いてシリコン酸化物層を熱処理することが可能であるので、インサイチュ（ｉｎ−ｓｉｔｕ）工程でプロセスを進行することができ、工程時間をさらに短縮することができる。
【００６４】
図４は、本発明の他の実施例に係る太陽電池の製造方法を説明するフローチャートである。
【００６５】
本発明の他の実施例に係る製造方法は、第１温度で半導体基板上にシリコン酸化物層を形成するステップ（Ｓ２１）を含む。シリコン酸化物層は、ＳｉＯｘのような化学式を有する物質であって、好ましい一形態ではＳｉＯ２である。
【００６６】
シリコン酸化物層を半導体基板上に形成する方法は、湿式酸化（ｗｅｔ  ｏｘｉｄａｔｉｏｎ）、熱酸化（ｔｈｅｒｍａｌ  ｏｘｉｄａｔｉｏｎ）または化学酸化（ｃｈｅｍｉｃａｌ  ｏｘｉｄａｔｉｏｎ）を用いることができる。
【００６７】
化学酸化は、半導体基板の表面を液状の酸化剤からなる化学溶液に露出させてシリコン酸化物層を形成する方式であって、酸化剤としては、オゾン（Ｏ３）及び過酸化水素（Ｈ２Ｏ２）などが用いられる。この化学酸化は、７０℃〜９０℃の温度の酸化剤に半導体基板を５〜１５分間ディッピングさせて表面を酸化させる形態で行われる。
【００６８】
湿式酸化は、例えば、半導体基板を純水（ＤＩ  ｗａｔｅｒ）の条件でリンスし、基板の表面に薄い酸化膜を形成する方式であってもよい。具体的に、約８０℃〜約９０℃の温度の純水に半導体基板を約１０分〜約２０分間露出させることによって、半導体基板にシリコン酸化物層を形成することができる。
【００６９】
純水（ＤＩ  ｗａｔｅｒ）の温度が前記範囲を維持することによって、短時間内に適切な水準の酸化膜の形成が可能である。純水（ＤＩ  ｗａｔｅｒ）の温度が９０℃を超える場合、純水の沸点に近いため、安定した工程の進行が難しいことがある。純水（ＤＩ  ｗａｔｅｒ）の温度が８０℃未満である場合、十分な酸化膜の形成が難しいことがある。
【００７０】
また、半導体基板を純水（ＤＩ  ｗａｔｅｒ）に露出させる時間が１０分未満である場合、十分な水準の酸化膜の形成が難しいことがある。半導体基板を純水（ＤＩ  ｗａｔｅｒ）に露出させる時間が２０分を超える場合、工程時間が長くなるため、工程効率が低下することがあり、酸化膜の厚さが厚くなるため、トンネル効果が現れないことがある。
【００７１】
すなわち、湿式酸化は、半導体基板を純水（ＤＩ  ｗａｔｅｒ）に露出させる時間及び温度を同時に制御することによって、効果的に酸化膜を形成することができる。
【００７２】
湿式酸化は、酸化剤などを含まない純水（ＤＩ  ｗａｔｅｒ）を用いるという点で化学酸化と区別できる。
【００７３】
純水（ＤＩ  ｗａｔｅｒ）を用いて半導体基板にシリコン酸化膜を形成する場合、生産コストが安価で、化学酸化と比較して別途の洗浄工程（ｒｉｎｓｉｎｇ）を必要としないので、工程が簡素化されて生産性を向上させることができる。
【００７４】
それだけでなく、純水（ＤＩ  ｗａｔｅｒ）を用いて半導体基板にシリコン酸化膜を形成する場合、生産コストが安価で、化学酸化に比べて欠陥（ｄｅｆｅｃｔ  ｓｉｔｅ）が相対的に少ないので、向上した品質のシリコン酸化膜を具現することができる。熱酸化は、半導体基板上にシリコン酸化物層を形成する方式であって、５５０℃〜７００℃のチャンバー（ｃｈａｍｂｅｒ）に半導体基板を位置させ、反応ガスを注入して、１分〜２分間、半導体基板の表面で化学反応を起こす形態からなる。反応ガスとしては、窒素（Ｎ２）及び酸素（Ｏ２）を用いることができ、追加的に水または塩酸の液状のバブルが追加されてもよい。
【００７５】
シリコン酸化物層の厚さは１〜１．５（ｎｍ）であり、１．５（ｎｍ）以上ではトンネル効果を期待しにくい。
【００７６】
熱酸化でシリコン酸化物層を形成する場合に、後続するアニーリング工程（Ｓ２３）を同じチャンバーで行うことができるのでインサイチュ（ｉｎ−ｓｉｔｕ）が可能となり、製造時間を短縮することができる。
【００７７】
次いで、本発明の他の実施例に係る製造方法は、多結晶シリコン層を形成する前に、シリコン酸化物層を５７０℃〜７００℃の温度のチャンバーでアニーリング（ａｎｎｅａｌｉｎｇ）してトンネル層に変換させるステップ（Ｓ２３）を含む。
【００７８】
シリコン酸化物層は、チャンバーで５７０℃〜７００℃の温度に露出されてアニーリングされる。好ましい一形態において、熱応力（ｔｈｅｒｍａｌ  ｓｔｒｅｓｓ）を最小化するために、シリコン酸化物層は、５７０℃付近で徐々に加熱され始め、７００℃付近まで加熱された後、徐々に低くなり、図３のようなアニーリングが行われる。
【００７９】
次いで、本発明の他の実施例に係る製造方法は、トンネル層上に多結晶シリコン層を形成するステップ（Ｓ２５）を含む。
【００８０】
好ましい一形態において、多結晶シリコン層は、ＬＰＣＶＤ（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法によって、３００〜４００ｎｍの厚さに形成される。
【００８１】
この工程で用いられる反応ガスは、多結晶シリコン層を構成するＳｉを含む気体、一例として、シランガスを含み、多結晶シリコン層は、結晶構造のみが多結晶構造をなしているため、反応ガスとしてＳｉのみを含む単純な気体（例、シランガス）のみで構成される。追加的に、酸化窒素（Ｎ２Ｏ）気体及び／又は酸素（Ｏ２）気体を共に注入して結晶粒のサイズ、結晶性などを調節して、結晶成長が良好に行われるようにすることができる。
【００８２】
ＬＰＣＶＤ法で半導体層を形成する場合に、反応温度を調節して、半導体層を非晶質シリコン（ａ−Ｓｉ）または多結晶シリコン（ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）で蒸着することができ、反応温度が約６００℃以下では非晶質シリコンが形成され、約６００℃以上では多結晶シリコンが形成される。
【００８３】
好ましい一形態において、多結晶シリコン層は、トンネル層上に多結晶シリコン層として直接形成できるように、約６００℃以上の温度で２０分〜３５分間、ＬＰＣＶＤ法によって形成され、より好ましくは、アニーリング工程の温度範囲内の温度でＬＰＣＶＤ法を行うことによって、２つの工程間の温度変化がほとんどないようにする。すると、２つの工程間の温度変化がほとんどないため、半導体基板に加わる熱応力を減らすことができ、また、温度変化がほとんどないということは、工程間の温度を合わせて安定化させる時間がそれだけ減少することを意味するので、ランニングタイムもまた短縮することができる。
【００８４】
一方、この多結晶シリコン層を、非晶質シリコンとしてまず形成した後、その後に熱処理を通じて多結晶シリコンとして形成することも可能であるが、非晶質シリコンを多結晶シリコンに変換するためには、９００℃付近の温度で熱処理を行わなければならない。このように高い温度で熱処理が行われると、シリコン酸化物層が受ける熱応力が大きくならざるを得ず、温度変化も激しいため、熱応力はさらに大きくならざるを得ない。また、このように高い温度を用いる場合には、工程のランニングタイム（ｒｕｎｎｉｎｇ  ｔｉｍｅ）が増加してしまい、製造コストを高め、効率は低くならざるを得ない。
【００８５】
このように、この実施例では、多結晶シリコン層をトンネル層上に形成することによって、後続工程で多結晶シリコン層を熱処理する工程を省略し、その代わりに、シリコン酸化物層は、多結晶シリコン層を形成する前に低い温度でアニーリングを行う。
【００８６】
以下、上述した本発明の一実施例に対する効果を確認するために実験した結果について説明する。
【００８７】
本発明の効果を確認するために、次のように４つのサンプルを作製し、Ｓｕｎ−Ｖｏｃ測定を通じてｉｍｐｌｉｅｄ  Ｖｏｃを測定した。
【００８８】
サンプル１
【００８９】
サンプル１は、半導体基板にＳｉＯ２からなるシリコン酸化物層を１〜１．５（ｎｍ）の厚さに形成した後、これをアニーリングさせるために、５７０℃〜７００℃の温度に徐々に加熱した後、降温し、その上に、多結晶シリコンからなる半導体層及びＳｉＮｘからなる絶縁膜をそれぞれ形成した。
【００９０】
サンプル２
【００９１】
サンプル２は、半導体基板にシリコン酸化物層を１〜１．５（ｎｍ）の厚さに形成し、アニーリング過程なしに、シリコン酸化物層上に多結晶シリコンからなる半導体層及びＳｉＮｘからなる絶縁膜をそれぞれ形成した。
【００９２】
サンプル３
【００９３】
サンプル３は、半導体基板にＳｉＯ２からなるシリコン酸化物層を１〜１．５（ｎｍ）の厚さに形成した後、これを５７０℃〜７００℃の温度に徐々に加熱してアニーリングを行い、その上に、多結晶シリコンからなる半導体層を形成した後、これを、８００℃〜１０００℃の温度範囲でｎ型ドーパントを半導体層に拡散させてｎ＋ドーピング領域を形成し、その上にＳｉＮｘからなる絶縁膜を形成した。
【００９４】
サンプル４
【００９５】
サンプル４は、半導体基板にシリコン酸化物層を１〜１．５（ｎｍ）の厚さに形成し、アニーリング過程なしに、このシリコン酸化物層上に多結晶シリコンからなる半導体層を形成した後、これを、７５０℃〜９００℃の温度範囲でｎ型ドーパントを半導体層に拡散させてｎ＋ドーピング領域を形成し、その上にＳｉＮｘからなる絶縁膜を形成した。
【００９６】
このように作製したサンプル１〜４のｉｍｐｌｉｅｄ  Ｖｏｃを測定した結果は、下記表１の通りである。
【００９７】
【表１】
0006392385.tif 000002
【００９８】
前記の実験結果を通じてわかるように、シリコン酸化物層を５７０℃〜７００℃の温度で熱処理した場合（サンプル１）が、熱処理していない場合（サンプル２、４）よりも、ｉｍｐｌｉｅｄ  Ｖｏｃが ４０〜５０程度上昇することが確認できた。
【００９９】
そして、サンプル４は、サンプル２と比較して、ｎ＋ドーピング領域を有する半導体層を形成したという点のみが異なり、シリコン酸化物層を熱処理する過程を省略したという点で共通しており、実験結果は、ｉｍｐｌｉｅｄ  Ｖｏｃの値が６８０で同一であった。
【０１００】
この結果は、シリコン酸化物層を形成した直後に熱処理を行わなければならないが、シリコン酸化物層がトンネル層として形成されながらトンネル効果があることを傍証する。
【０１０１】
このような結果は、サンプル１とサンプル３を比較しても確認することができる。サンプル３は、サンプル１と比較して、シリコン酸化物層を形成した直後に熱処理を行う点で共通しており、半導体層を形成した後に熱処理をさらに行っている点だけが異なり、ｉｍｐｌｉｅｄ  Ｖｏｃの値は、サンプル１とほぼ同様の水準の値を示す。この結果は、シリコン酸化物層を形成した直後に熱処理を行わなければ効果的ではなく、半導体層を形成した後に行う熱処理は、セルの効率を高めるのに何らの影響も与えないことを傍証する。
【０１０２】
以下、図１に例示された太陽電池を上述した本発明の実施例に係る製造方法によって製造する過程を、図５Ａ乃至図５Ｈと共に説明する。図５Ａ乃至図５Ｈは、製造過程を模式的に説明する。
【０１０３】
図５Ａは、図２のステップＳ１１及びＳ１３、そして、図４のステップＳ２１及びＳ２３に対応する過程であって、この過程では、まず、半導体基板１０の前面及び後面にそれぞれシリコン酸化物層２２ａを形成する。
【０１０４】
半導体基板１０は、シリコンからなるウエハであるか、またはバルク型のシリコン基板が用いられてもよい。そして、シリコン酸化物層は、ＳｉＯｘのような化学式を有する物質であって、好ましい一形態としてはＳｉＯ２である。
【０１０５】
シリコン酸化物層２２ａは、湿式酸化、熱酸化または化学酸化によって形成される。このシリコン酸化物層２２ａの厚さは１〜１．５（ｎｍ）であり、１．５（ｎｍ）以上ではトンネル効果を期待しにくい。
【０１０６】
熱酸化によりシリコン酸化物層を形成する場合に、後続するアニーリング工程を同じチャンバーで行うことができるのでインサイチュ（ｉｎ−ｓｉｔｕ）が可能となり、製造時間を短縮することができる。
【０１０７】
この過程は、シリコン酸化物層２２ａを、上述した方法のように、５７０℃〜７００℃の温度に加熱してアニーリングさせる過程を含む。これによって、シリコン酸化物層２２ａはトンネル層２２に変換される。好ましい一形態において、熱応力（ｔｈｅｒｍａｌ  ｓｔｒｅｓｓ）を最小化するために、シリコン酸化物層２２ａは、６００℃付近で徐々に加熱され始め、７００℃付近まで加熱された後、徐々に再び６００℃付近まで低くなる。
【０１０８】
このステップでは、このようにシリコン酸化物層２２ａが露出した状態でアニーリングを行うので、５７０℃〜７００℃の温度でシリコン酸化物層２２ａをトンネル層に変換させることが可能である。もし、シリコン酸化物層２２ａ上に他の層をさらに形成した後に熱処理を行う場合には、熱処理温度がさらに高くなければならないため、熱応力が加重されることがあり、高い温度を使用するため、作業時間が長くならざるを得ない。
【０１０９】
従来の技術では、９００℃付近までシリコン酸化物層２２ａを加熱するため、シリコン酸化物層が受ける熱応力が大きくならざるを得ず、温度変化も激しいため、熱応力はさらに大きくならざるを得ない。このように高い温度を用いる場合には、工程のランニングタイム（ｒｕｎｎｉｎｇ  ｔｉｍｅ）が増加してしまい、製造コストを高め、効率は低くならざるを得ない。
【０１１０】
また、５７０℃よりも低い温度でシリコン酸化物層２２ａを加熱する場合、シリコン酸化物層２２ａがトンネル層２２に変換されず、また、変換されるとしても、そのトンネル効果がほとんどない。
【０１１１】
次いで、図５Ｂに例示するように、半導体基板１０の前面及び後面のそれぞれに形成されたトンネル層２２上に真性半導体層２０ａを形成する。この過程は、図４のステップＳ２５に対応する。
【０１１２】
真性半導体層２０ａは、ドーパントが含まれていない純水な半導体層であって、好ましい一形態において、この真性半導体層２０ａは多結晶シリコン（ｐｏｌｙｓｉｌｉｃｏｎ）で形成される。
【０１１３】
この真性半導体層２０ａは、ＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｏｐｏｓｉｔｉｏｎ）法により形成することができ、より具体的には、ＬＰＣＶＤ（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。
【０１１４】
この工程で用いられる反応ガスは、真性半導体層２０ａを構成するＳｉを含む気体、一例として、シランガスを含む。本実施例では、半導体層２０ａが真性の多結晶シリコンで構成されるため、気体雰囲気は、Ｓｉだけを含む単純な気体のみで構成される。
【０１１５】
そして、このステップでは、追加的に、酸化窒素（Ｎ２Ｏ）気体及び／又は酸素（Ｏ２）気体を共に注入して結晶粒のサイズ、結晶性などを調節して、結晶成長が良好に行われるようにすることができる。
【０１１６】
このステップでの蒸着温度は６００℃〜７００℃の間であるので、上述したアニーリングで用いられた温度範囲である５７０℃〜７００℃に属する。このように、２つの工程間の温度変化がほとんどないので、半導体基板に加わる熱応力もまた最小に減らすことができ、また、温度変化がほとんどないということは、工程間の温度を合わせて安定化させる時間がそれだけ減少することを意味するので、ランニングタイムもまた短縮することができる。
【０１１７】
次いで、図５Ｃを参照すると、このステップは、半導体層２０ａをドーパントでドープして、ドーピング領域であるｎ＋領域２０として形成する過程を含む。
【０１１８】
半導体層２０ａをｎ＋領域２０として形成する一つの方法は、加熱された拡散炉でドーパントを半導体層２０ａに拡散させる熱拡散法を用いることができる。
【０１１９】
図５Ｃは、熱拡散法によってｎ＋領域２０が形成されることを説明する。半導体基板１０がｎ型であると、ＰＯＣｌ３を含む気体雰囲気で熱拡散が行われる。
【０１２０】
ドーピングソースとしてＰＯＣｌ３を用いる場合には、チャンバー内へ運搬された高温のＰＯＣｌ３とＯ２が互いに反応して、真性半導体層２０ａの表面にＰ２Ｏ５層を形成し、７５０℃〜９００℃の温度で熱処理を行うと、Ｐ２Ｏ５層のリン（Ｐ）がＳｉからなる真性半導体層２０ａ中に拡散して、ｎ＋領域２０となる。
【０１２１】
他の方法において、ｎ＋領域２０は、リンシリケートガラス（ｐｈｏｓｐｈｏｒｕｓ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ、ＰＳＧ）を用いて形成することもまた可能である。
【０１２２】
ＰＳＧの蒸着は、ＡＰＣＶＤ（Ａｔｍｏｓｐｈｅｒｉｃ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法が用いられる。半導体基板１０の前面及び後面にそれぞれ形成されている半導体層２０ａのいずれか一面に対してのみＰＳＧを形成し、これを４００℃〜６００℃の温度に加熱して、半導体層２０ａをｎ＋領域２０として形成することができる。
【０１２３】
更に他の方法において、ｎ＋領域２０は、半導体層２０ａを成長させるとき、ｎ型ドーパントが含まれたドープされた（ｄｏｐｅｄ）半導体層を形成して形成することもまた可能である。
【０１２４】
次いで、図５Ｄに示したように、半導体基板１０の前面に形成されている半導体層２０ａ、及びその下に位置するトンネル層２２を除去する。
【０１２５】
この過程で、半導体基板１０の前面は半導体層及びトンネル層が除去され、露出された半導体基板の表面はテクスチャリングされる。
【０１２６】
この除去は、湿式エッチング及び乾式エッチングをいずれも用いることができるが、好ましい一形態では湿式エッチングが用いられる。エッチング溶液としては、水酸化カリウム（ＫＯＨ）が用いられ、エッチングは、水酸化カリウム溶液に半導体基板１０の前面のみを選択的にディッピング（ｄｉｐｐｉｎｇ）させて行うことができる。
【０１２７】
次いで、図５Ｅに示したように、半導体基板１０の前面側にｐ＋領域３０を形成する。ｐ＋領域３０は、ｐ型ドーパントを半導体基板１０にドープし、半導体基板１０の一部をドーピング領域で構成する。
【０１２８】
ｐ＋領域３０は、公知の様々な方法により形成される。例えば、ｐ＋領域３０が熱拡散法によって形成されてもよい。熱拡散法が、トンネル層２２の特性低下を最小化すると共に、ドーピングが可能であるためである。一方、イオン注入法などは、イオン注入後に高温で行われる活性化熱処理によってトンネル層２２の特性が低下することがある。
【０１２９】
一例として、半導体基板１０の後面に形成されたｎ＋領域２０上に、シリコン窒化物（ＳｉＮｘ）からなる保護膜２０４を形成し、ｐ型ドーパントを含むガス雰囲気下で熱処理することによって、半導体基板１０の前面にｐ＋領域３０を形成することができる。
【０１３０】
ｐ＋領域３０がｐ型を有する場合には、ＢＢｒ３を含む気体雰囲気下で熱処理を行うことができる。または、ｐ＋領域３０がｎ型を有する場合には、ＰＯＣｌ３を含む気体雰囲気下で熱処理を行うことができる。ｐ＋領域３０が形成された後は、次に、図５Ｆに示したように、この保護膜２０４を除去する。保護膜２０４は、第２導電型ドーパントのドーピングを遮断できる様々な膜を用いることができ、物質による除去方法によって除去することができる。
【０１３１】
好ましい一形態において、ｐ＋領域３０が熱拡散法によって形成されると、工程温度は８００℃〜１，０００℃であり、時間は約６０分間行われる。
【０１３２】
このように、ｐ＋領域３０を熱処理温度よりも高い温度で形成する理由は、前の過程で形成されたｎ＋領域２０のドーパントを熱エネルギーでさらに活性化させることによって、効率の良いｎ＋領域２０とするためである。
【０１３３】
他の例として、半導体基板１０の前面上に対してのみ選択的にｐ型ドーパントを含むドーピング層を形成し、熱処理によって、ドーピング層内に含まれたｐ型ドーパントを半導体基板１０の内部に拡散させてｐ＋領域３０を形成することができる。一例として、ｐ＋領域３０は、ボロンシリケートガラス（ｂｏｒｏｎ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ、ＢＳＧ）を用いることができ、このＢＳＧは、ＬＰＣＶＤ法で形成することが可能であり、工程温度は約４００℃〜６００℃である。
【０１３４】
次に、図５Ｆに示したように、半導体基板１０の前面側でｐ＋領域３０上に第２絶縁膜３４及び反射防止膜３６を形成する。
【０１３５】
第２絶縁膜３４または反射防止膜３６は、真空蒸着法、化学気相蒸着法、スピンコーティング、スクリーン印刷またはスプレーコーティングなどのような様々な方法により形成することができる。このとき、第２絶縁膜３４または反射防止膜３６の形成時にプラズマ誘導化学気相蒸着（ＰＥＣＶＤ）のような片面蒸着を使用すると、第２絶縁膜３４または反射防止膜３６を半導体基板１０の前面にのみ容易に形成することができる。したがって、第２絶縁膜３４または反射防止膜３６のための別途のパターニング工程を備えなくてもよい。
【０１３６】
次いで、図５Ｇに示したように、半導体基板１０の後面側に第１絶縁膜２４を形成する。この第１絶縁膜は、半導体基板１０の後面に形成されているｎ＋領域２０上に形成される。
【０１３７】
この第１絶縁膜２４は、真空蒸着法、化学気相蒸着法、スピンコーティング、スクリーン印刷またはスプレーコーティングなどのような様々な方法によって形成することができる。
【０１３８】
本実施例では、半導体基板１０の前面側を覆う第２絶縁膜３４を先に形成した後、半導体基板１０の後面側を覆う第１絶縁膜２４を形成することを例示した。
【０１３９】
これによれば、第１絶縁膜を形成する工程中にｎ＋領域２０の特性が低下または損傷することを防止することができる。特に、ｎ＋領域２０がエミッタ領域であるときは、ｎ＋領域２０の特性が非常に重要であるためである。しかし、本発明がこれに限定されず、半導体基板１０の後面側を覆う第１絶縁膜を先に形成した後、半導体基板１０の前面側を覆う第２絶縁膜を形成してもよい。
【０１４０】
次いで、図５Ｈに示したように、ｎ＋領域２０とｐ＋領域３０にそれぞれ接続される第１及び第２電極４２，４４を形成する。
【０１４１】
一例として、パターニング工程によって第１及び第２絶縁膜に第１及び第２開口部１０２，１０４を形成し、その後、第１及び第２開口部１０２，１０４の内部を充填しながら第１及び第２電極４２，４４を形成する。このとき、第１及び第２開口部１０２，１０４は、レーザーを用いたレーザーアブレーション、またはエッチング溶液又はエッチングペーストなどを用いた様々な方法により形成することができる。そして、第１及び第２電極４２，４４は、めっき法、蒸着法などの様々な方法により形成することができる。
【０１４２】
一方、以上の実施例では、本発明の一実施例に係る製造方法を通じて、電極が半導体基板の前面及び後面にそれぞれ形成されているコンベンショナル構造の太陽電池を製造する実施例を説明したが、本発明がこの実施例に限定されるものではなく、トンネル層を備える太陽電池構造であれば、いずれにも同一に適用することができる。
【０１４３】
一例として、電極がいずれも太陽電池の後面に存在する後面接触型太陽電池において、太陽電池の後面に、上述した方法によって形成されたトンネル層を形成することができる。
【０１４４】
この場合、半導体基板の後面を熱酸化または化学溶液に露出させ、１〜１．５（ｎｍ）の厚さのシリコン酸化物層を形成し、これを、５７０℃〜７００℃の温度に加熱してアニーリング層を形成する。
【０１４５】
後面接触型太陽電池は、半導体基板、半導体基板の後面に、上述した製造方法により形成されたトンネル層、その上に、ｐ＋領域及びｎ＋領域を有する半導体層、その半導体層上を覆うように形成された絶縁膜、及び前記絶縁膜に形成されたコンタクトホールを介して前記ｐ＋領域及びｎ＋領域にそれぞれ接触する電極を含んで構成される。
【０１４６】
上述したような特徴、構造、効果などは、本発明の少なくとも一つの実施例に含まれ、必ずしも一つの実施例にのみ限定されるものではない。さらに、各実施例で例示した特徴、構造、効果などは、実施例の属する分野における通常の知識を有する者によって、他の実施例に対しても組み合わせ又は変形して実施可能である。したがって、このような組み合わせ及び変形に係わる内容は、本発明の範囲に含まれるものと解釈されるべきである。
【図１】
0006392385.tif 000003
【図２】
0006392385.tif 000004
【図３】
0006392385.tif 000005
【図４】
0006392385.tif 000006
【図５Ａ】
0006392385.tif 000007
【図５Ｂ】
0006392385.tif 000008
【図５Ｃ】
0006392385.tif 000009
【図５Ｄ】
0006392385.tif 000010
【図５Ｅ】
0006392385.tif 000011
【図５Ｆ】
0006392385.tif 000012
【図５Ｇ】
0006392385.tif 000013
【図５Ｈ】
0006392385.tif 000014