(57)【特許請求の範囲】
【請求項１】
窒化物半導体からＮ型半導体層を形成する半導体層形成工程と、
前記Ｎ型半導体層上に、開口部を備え、厚さが１ｎｍ以上１００ｎｍ以下であるケイ素含有膜を形成する膜形成工程と、
前記ケイ素含有膜上から、前記Ｎ型半導体層にＰ型不純物をイオン注入するイオン注入工程と、を備え、
前記イオン注入工程において、
前記ケイ素含有膜を介して前記イオン注入が行われた前記Ｎ型半導体層の一部には、Ｎ型領域が形成され、
前記開口部を介して前記イオン注入が行われた前記Ｎ型半導体層の一部には、Ｐ型領域が形成される、ＭＰＳダイオードの製造方法。
【請求項２】
請求項１に記載のＭＰＳダイオードの製造方法であって、
前記Ｐ型不純物は、マグネシウムまたはベリリウムである、ＭＰＳダイオードの製造方法。
【請求項３】
請求項１または請求項２に記載のＭＰＳダイオードの製造方法であって、
前記ケイ素含有膜は、酸化ケイ素と窒化ケイ素との少なくとも一つを含む、ＭＰＳダイオードの製造方法。
【請求項４】
請求項１から請求項３のいずれか１項に記載のＭＰＳダイオードの製造方法であって、
前記イオン注入工程において、
前記ケイ素含有膜を介して前記イオン注入が行われた前記Ｎ型半導体層の一部には、ケイ素と前記Ｐ型不純物とが注入される、ＭＰＳダイオードの製造方法。
【請求項５】
請求項１から請求項４のいずれか１項に記載のＭＰＳダイオードの製造方法であって、
前記窒化物半導体は、窒化ガリウムである、ＭＰＳダイオードの製造方法。
【請求項６】
請求項１から請求項５のいずれか１項に記載のＭＰＳダイオードの製造方法であって、さらに、
前記膜形成工程の後、前記イオン注入工程の前において、
前記ケイ素含有膜の上に、前記ケイ素含有膜よりも膜厚の大きいイオン注入用マスクを形成する工程を備える、ＭＰＳダイオードの製造方法。
【請求項７】
請求項１から請求項６のいずれか１項に記載のＭＰＳダイオードの製造方法であって、さらに、
前記イオン注入工程の後に、前記ケイ素含有膜を除去するケイ素含有膜除去工程と、
前記ケイ素含有膜除去工程の後に、前記Ｐ型領域及び前記Ｎ型領域に跨って接触するショットキー電極を形成するショットキー電極形成工程と、を備える、ＭＰＳダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＰＳダイオードの製造方法に関する。
【背景技術】
【０００２】
従来から、半導体材料として窒化ガリウム（ＧａＮ）を用いた半導体装置が知られている。また、半導体装置として、Ｐ型半導体とＮ型半導体とのＰＮ接合構造を有するＰＮ接合ダイオードとショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）とを組み合わせたＭＰＳ（Merged PiN Schottky）構造を有するＭＰＳダイオードが知られている（例えば、特許文献１、２）。
【０００３】
窒化ガリウム（ＧａＮ）を用いたＭＰＳダイオードの製造方法として、特許文献１には、以下の製造方法が記載されている。つまり、特許文献１に記載の製造方法は、（ｉ）Ｎ型窒化ガリウム層上にＰ型エピタキシャル層を形成する工程と、（ｉｉ）酸化ケイ素（ＳｉＯ２）等からなるマスクをパターニングしてＰ型エピタキシャル層上に形成する工程と、（ｉｉｉ）マスクをイオン注入マスクとして、Ｐ型エピタキシャル層にＮ型不純物をイオン注入する工程と、を備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１１０３１０号公報
【特許文献２】特開２０１３−２３２５６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の製造方法は、煩雑である。このため、ＭＰＳダイオードを製造する際の工程数を減らす技術が望まれていた。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００７】
（１）本発明の一形態によれば、ＭＰＳダイオードの製造方法が提供される。このＭＰＳダイオードの製造方法は、窒化物半導体からＮ型半導体層を形成する半導体層形成工程と、前記Ｎ型半導体層上に、開口部を備え、厚さが１ｎｍ以上１００ｎｍ以下であるケイ素含有膜を形成する膜形成工程と、前記ケイ素含有膜上から、前記Ｎ型半導体層にＰ型不純物をイオン注入するイオン注入工程と、を備え、前記イオン注入工程において、前記ケイ素含有膜を介して前記イオン注入が行われた前記Ｎ型半導体層の一部には、Ｎ型領域が形成され、前記開口部を介して前記イオン注入が行われた前記Ｎ型半導体層の一部には、Ｐ型領域が形成される。この形態のＭＰＳダイオードの製造方法によれば、ＭＰＳダイオードを製造する際の工程数を減らすことができる。
【０００８】
（２）上述の製造方法において、前記Ｐ型不純物は、マグネシウムまたはベリリウムであってもよい。この形態のＭＰＳダイオードの製造方法によれば、ＭＰＳダイオードを製造する際の工程数を減らすことができる。
【０００９】
（３）上述の製造方法において、前記ケイ素含有膜は、酸化ケイ素と窒化ケイ素との少なくとも一つを含んでもよい。この形態のＭＰＳダイオードの製造方法によれば、ＭＰＳダイオードを製造する際の工程数を減らすことができる。
【００１０】
（４）上述の製造方法において、前記イオン注入工程において、前記ケイ素含有膜を介して前記イオン注入が行われた前記Ｎ型半導体層の一部には、ケイ素と前記Ｐ型不純物とが注入されてもよい。この形態のＭＰＳダイオードの製造方法によれば、ＭＰＳダイオードを製造する際の工程数を減らすことができる。
【００１１】
（５）上述の製造方法において、前記窒化物半導体は、窒化ガリウムとしてもよい。この形態のＭＰＳダイオードの製造方法によれば、ＭＰＳダイオードを製造する際の工程数を減らすことができる。
【００１２】
（６）上述の製造方法において、さらに、前記膜形成工程の後、前記イオン注入工程の前において、前記ケイ素含有膜の上に、前記ケイ素含有膜よりも膜厚の大きいイオン注入用マスクを形成する工程を備えてもよい。この形態のＭＰＳダイオードの製造方法によれば、ＭＰＳダイオードを製造する際の工程数を減らすことができる。
【００１３】
（７）上述の製造方法において、さらに、前記イオン注入工程の後に、前記ケイ素含有膜を除去するケイ素含有膜除去工程と、前記ケイ素含有膜除去工程の後に、前記Ｐ型領域及び前記Ｎ型領域とに跨って接触するショットキー電極を形成するショットキー電極形成工程と、を備えてもよい。この形態のＭＰＳダイオードの製造方法によれば、ＭＰＳダイオードを製造する際の工程数を減らすことができる。
【００１４】
本発明は、ＭＰＳダイオードの製造方法以外の種々の形態で実現することも可能である。例えば、ＭＰＳダイオードや、上述の製造方法を用いてＭＰＳダイオードを製造する装置などの形態で実現することができる。
【発明の効果】
【００１５】
本願発明のＭＰＳダイオードの製造方法によれば、ＭＰＳダイオードを製造する際の工程数を減らすことができる。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態における半導体装置１０の構成を模式的に示す断面図。
【図２】半導体装置１０の製造方法を示す工程図。
【図３】スルー膜１３０が形成された状態を示す模式図。
【図４】フォトレジスト膜１４０が形成された状態を示す模式図。
【図５】スルー膜１３０の開口部１３５が形成された状態を示す模式図。
【図６】イオン注入が行われている状態を示す模式図。
【図７】スルー膜１３０が除去された状態を示す模式図。
【図８】メカニズムを裏付ける評価試験の結果を示す図。
【図９】Ｎ型領域１２４を含む半導体層１２０の断面のキャリアに関する濃度を示す図。
【図１０】Ｐ型領域１２２を含む半導体層１２０の断面のキャリアに関する濃度を示す図。
【図１１】順方向バイアス印加時の効果を説明する図。
【図１２】順方向バイアス印加時の効果を説明する模式図。
【図１３】逆方向バイアス印加時の効果を説明する模式図。
【図１４】第２実施形態における半導体装置１０Ａの構成を模式的に示す断面図。
【図１５】第３実施形態における半導体装置１０Ｂの構成を模式的に示す断面図。
【発明を実施するための形態】
【００１７】
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。
【００１８】
図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
【００１９】
本実施形態では、半導体装置１０は、ＭＰＳ（Merged PiN Schottky）ダイオードであり、窒化物半導体である窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置１０は、基板１１０と、半導体層１２０と、裏面電極１７０と、ショットキー電極１９０とを備える。窒化物半導体としては、窒化ガリウム（ＧａＮ）の代わりに、例えば、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）を用いてもよい。
【００２０】
半導体装置１０の基板１１０は、Ｘ軸およびＹ軸に沿って広がる半導体層である。基板１１０は、窒化物半導体により形成されている。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）をドナーとして含有するＮ型半導体層である。本明細書において、「主に形成される」とは、モル分率において９０％以上含有することを示す。
【００２１】
半導体装置１０の半導体層１２０は、Ｘ軸およびＹ軸に沿って広がるＮ型半導体層である。本実施形態では、半導体層１２０は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）をドナーとして含有する。半導体層１２０は、基板１１０の＋Ｚ軸方向側に積層されている。半導体層１２０は、主面１２１を有する。主面１２１は、半導体層１２０が広がるＸＹ平面に沿うとともに＋Ｚ軸方向を向いた面である。本実施形態において、半導体層１２０のドナー濃度は１×１０１５ｃｍ−３から１×１０１７ｃｍ−３に設定されている。
【００２２】
半導体層１２０の表層である主面１２１近傍には、Ｐ型領域１２２とＮ型領域１２４とが互いに接して形成されている。Ｐ型領域１２２は、アクセプタとしてマグネシウム（Ｍｇ）を含有する。Ｐ型領域１２２のアクセプタ濃度は、１×１０１８ｃｍ−３から２×１０２０ｃｍ−３に設定されている。一方、Ｎ型領域１２４は、ケイ素（Ｓｉ）をドナーとして含有する。Ｎ型領域のドナー濃度は、１×１０１４ｃｍ−３から５×１０２０ｃｍ−３に設定されている。
【００２３】
本実施形態では、Ｎ型領域１２４におけるドナー濃度分布として、半導体層１２０の主面１２１側（＋Ｚ軸方向側）のほうが、裏面電極１７０側（−Ｚ軸方向側）よりもドナー濃度が高く設定されている。より具体的には、Ｎ型領域１２４を主面１２１側（＋Ｚ軸方向側）と裏面電極１７０側（−Ｚ軸方向側）に２分した場合、主面１２１側（＋Ｚ軸方向側）のＮ型領域１２４の平均ドナー濃度は、裏面電極１７０側（−Ｚ軸方向側）のＮ型領域１２４の平均ドナー濃度よりも高くなるように設定されている。
【００２４】
半導体装置１０のショットキー電極１９０は、導電性を有し、半導体層１２０の主面１２１と接触し、半導体層１２０のＮ型領域１２４に対してショットキー接合している電極である。ショットキー電極１９０は、Ｐ型領域１２２とＮ型領域１２４とに跨って形成されている。ショットキー電極１９０は、半導体層１２０と接する層から順に、ニッケル（Ｎｉ）層と、パラジウム（Ｐｄ）層と、モリブデン層（Ｍｏ）とを備える。本実施形態において、ニッケル層の厚みは１００ｎｍであり、パラジウム層の厚みは１００ｎｍであり、モリブデン層の厚みは１０ｎｍである。なお、ショットキー電極１９０は、上記電極材に限らず、半導体層１２０のＮ型領域１２４に対してショットキー接合が得られる電極であればよい。ショットキー電極１９０の材料としては、例えば、パラジウム（Ｐｄ）やニッケル（Ｎｉ）、タングステン（Ｗ）が挙げられる。また、ショットキー電極１９０の上に、別の金属により形成された金属層を備えてもよい。
【００２５】
半導体装置１０の裏面電極１７０は、基板１１０の−Ｚ軸方向側にオーミック接合された電極である。裏面電極１７０は、基板１１０と接する層から順に、（ｉ）チタン（Ｔｉ）を含む第１のチタン層と、（ｉｉ）アルミニウム（Ａｌ）を含むアルミニウム層と、（ｉｉｉ）チタン（Ｔｉ）を含む第２のチタン層と、（ｉｖ）窒化チタン（ＴｉＮ）を含む窒化チタン層と、（ｖ）チタン（Ｔｉ）を含む第３のチタン層と、（ｖｉ）銀（Ａｇ）を含む銀層と、を備える。本実施形態において、半導体層１２０と接する層から順に、第１のチタン層の厚みは３０ｎｍであり、アルミニウム層の厚みは３００ｎｍであり、第２のチタン層の厚みは２０ｎｍであり、窒化チタン層の厚みは２００ｎｍであり、第３のチタン層の厚みは２０ｎｍであり、銀層の厚みは１００ｎｍである。なお、裏面電極１７０は、基板１１０に対してＮ型のオーミック接合が得られる電極であればよい。裏面電極１７０としては、例えば、（ｉ）基板１１０側から順に、チタン（Ｔｉ）層と、ニッケル（Ｎｉ）層と、金（Ａｕ）と、を備えてもよく、（ｉｉ）基板１１０側から順に、チタン（Ｔｉ）層と、アルミニウム（Ａｌ）層と、を備えてもよい。
【００２６】
Ａ−２．半導体装置の製造方法
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際、まず、製造者は、工程Ｐ１１０において、基板１１０の上に、窒化物半導体層である、主に窒化ガリウム（ＧａＮ）から半導体層１２０を形成する。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、基板１１０上に半導体層１２０を形成する。工程Ｐ１１０は、半導体層形成工程とも呼ぶ。本実施形態では、半導体層１２０は、ドナー濃度が１×１０１５ｃｍ−３から１×１０１７ｃｍ−３であるＮ−型半導体層である。半導体層１２０のドナー濃度は、ドナー濃度が１×１０１５ｃｍ−３から５×１０１６ｃｍ−３とすることが好ましい。
【００２７】
半導体層形成工程（工程Ｐ１１０）の後、製造者は、工程Ｐ１２０において、開口部１３５を備えるスルー膜１３０を形成する。工程Ｐ１２０は、膜形成工程とも呼ぶ。工程Ｐ１２０は、スルー膜１３０を形成する工程（工程Ｐ１２２）と、スルー膜１３０に開口部１３５を形成する工程（工程Ｐ１２４）とを備える。
【００２８】
まず、製造者は、工程Ｐ１２２において、スルー膜１３０を形成する。スルー膜１３０は、ケイ素（Ｓｉ）を含む膜であり、ケイ素含有膜とも呼ぶ。スルー膜１３０は、酸化ケイ素（ＳｉＯ２）と窒化ケイ素（ＳｉＮ）との少なくとも一つを含むことが好ましい。本実施形態において、スルー膜１３０の材料として、酸化ケイ素（ＳｉＯ２）を用いる。本実施形態において、スルー膜１３０は、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により形成される。なお、スルー膜１３０の形成方法として、スパッタ法や原子層堆積（Atomic Layer Deposition：ＡＬＤ）法を用いてもよい。
【００２９】
図３は、スルー膜１３０が形成された状態を示す模式図である。スルー膜１３０は、後の工程で行うイオン注入において、スルー膜１３０中に含まれるＮ型不純物元素をノックオン効果により半導体層１２０に注入するために用いる。このため、スルー膜１３０の厚みは、１ｎｍ以上必要である。また、スルー膜１３０は、イオン注入を行なう際に、注入されるイオンが透過可能な厚みとする必要がある。このため、スルー膜１３０の厚みは、１００ｎｍ以下とする。本実施形態において、スルー膜１３０の厚みは５０ｎｍである。ここで、スルー膜１３０は、半導体層へイオン注入がされることを防ぐために用いるイオン注入用マスクとは異なる。一般に用いられるイオン注入用マスクでは、イオン注入種がイオン注入マスク内に留まり、半導体層へイオン注入種が注入されることを防ぐ。一方、スルー膜１３０は、イオン注入種が半導体層１２０へ注入される程度の膜厚に設定されている。
【００３０】
次に、製造者は、工程Ｐ１２４において、スルー膜１３０に開口部１３５を形成する。具体的には、まず、製造者は、スルー膜１３０の上にフォトレジストを塗布した後、露光現像を行い、所定の形状にパターニングされたフォトレジスト膜１４０を形成する。
【００３１】
図４は、パターニングしたフォトレジスト膜１４０が形成された状態を示す模式図である。図４には、フォトレジスト膜１４０によって、スルー膜１３０を覆う部分とスルー膜１３０が露出する部分とが示されている。
【００３２】
その後、製造者は、フォトレジスト膜１４０の＋Ｚ軸方向の面およびスルー膜１３０が
露出している＋Ｚ軸方向の面に対してエッチングを行い、スルー膜１３０の開口部１３５を形成する。エッチングとして、ＲＩＥ（Reactive Ion Etching）などによるドライエッチングを行ってもよく、また、ＢＨＦ（Buffered Hydrogen Fluoride）やＨＦ（Hydrofluoric acid）などによるウェットエッチングを行ってもよい。
【００３３】
図５は、スルー膜１３０の開口部１３５が形成された状態を示す模式図である。製造者が、フォトレジスト膜１４０を剥離液により剥離することにより、スルー膜１３０に開口部１３５を形成する工程（工程Ｐ１２４）が完了し、膜形成工程（工程Ｐ１２０）が完了する。
【００３４】
なお、必要に応じて、素子分離領域などのイオン注入が不要な領域にイオン注入がされないようにするため、スルー膜１３０の上に、パターニングされたイオン注入用マスクを形成してもよい。イオン注入用マスクは、イオン注入種がイオン注入用マスクを透過できない程度の厚さで形成される。このため、イオン注入用マスクが形成されることにより、半導体層１２０に対してイオンが注入されない領域を形成することができる。イオン注入用マスクの膜厚は、スルー膜１３０の膜厚よりも大きい。一般に、イオン注入用マスクの膜厚は、イオン注入深さよりも大きく設定される。例えば、イオン注入深さが０．５μｍの場合、イオン注入用マスクの膜厚は、イオン注入深さの２倍の１μｍとすることができる。
【００３５】
膜形成工程（工程Ｐ１２０）の後、製造者は、工程Ｐ１３０において、スルー膜１３０上から、半導体層１２０にＰ型不純物をイオン注入する。工程Ｐ１３０は、イオン注入工程とも呼ぶ。
【００３６】
図６は、イオン注入が行われている状態を示す模式図である。Ｐ型不純物としては、マグネシウム（Ｍｇ）またはベリリウム（Ｂｅ）、亜鉛（Ｚｎ）を用いることができる。本実施形態においては、Ｐ型不純物としてマグネシウム（Ｍｇ）を用いる。
【００３７】
図６に示すように、スルー膜１３０の開口部１３５を介してイオン注入が行われている半導体層１２０の領域では、Ｐ型不純物であるマグネシウム（Ｍｇ）のみが半導体層１２０に注入される。一方、スルー膜１３０を介してイオン注入が行われている半導体層１２０の領域では、Ｐ型不純物であるマグネシウム（Ｍｇ）が半導体層１２０に注入されると共に、スルー膜１３０中のケイ素（Ｓｉ）が半導体層１２０に注入される。スルー膜１３０中のケイ素（Ｓｉ）が半導体層１２０に注入される理由としては、マグネシウム（Ｍｇ）がスルー膜１３０中のケイ素（Ｓｉ）と衝突することにより、衝突されたケイ素（Ｓｉ）がノックオン効果により半導体層１２０に注入されることが考えられる。ケイ素（Ｓｉ）が半導体層１２０に注入される割合は、Ｐ型不純物であるマグネシウム（Ｍｇ）が半導体層１２０に注入される割合の１０分の１から１００分の１程度である。
【００３８】
イオン注入工程（工程Ｐ１３０）において、スルー膜１３０を介してイオン注入が行われた半導体層１２０の一部には、Ｐ型領域１２２が形成される。一方、開口部１３５を介してイオン注入が行われた半導体層１２０の一部には、Ｎ型領域１２４が形成される。つまり、半導体層１２０の表層には、マグネシウム（Ｍｇ）とケイ素（Ｓｉ）とがイオン注入されたＮ型領域１２４と、マグネシウム（Ｍｇ）のみがイオン注入されたＰ型領域１２２とが形成される。Ｎ型領域１２４は、スルー膜１３０からケイ素（Ｓｉ）がイオン注入されているため、Ｎ型領域１２４の表層のケイ素（Ｓｉ）濃度は、Ｐ型領域１２２の表層のケイ素（Ｓｉ）濃度よりも高くなる。
【００３９】
イオン注入工程（工程Ｐ１３０）の後、製造者は、工程Ｐ１４０において、スルー膜１３０を除去する。工程Ｐ１４０は、スルー膜除去工程とも呼ぶ。
【００４０】
図７は、スルー膜１３０が除去された状態を示す模式図である。本実施形態において、ウェットエッチングによりスルー膜１３０が除去される。ウェットエッチングのエッチャントとしては、例えば、ＢＨＦ（Buffered Hydrogen Fluoride）やＨＦ（Hydrofluoric acid）を用いることができる。
【００４１】
スルー膜除去工程（工程Ｐ１４０）の後、製造者は、工程Ｐ１５０において、Ｎ型領域１２４とＰ型領域１２２とを含む半導体層１２０を熱処理する。工程Ｐ１５０は、熱処理工程とも呼ぶ。この熱処理工程（工程Ｐ１５０）によって、イオン注入により半導体層１２０に注入された不純物を活性化することができる。つまり、熱処理工程により、注入された不純物を半導体層１２０内の適切な格子位置に移動させると同時に、イオン注入時に生じた半導体層１２０へのダメージを回復させることにより、ケイ素（Ｓｉ）がドナーとなりマグネシウム（Ｍｇ）がアクセプタとなる。
【００４２】
熱処理温度は、不純物をより確実に活性化させる観点から、９００℃以上とすることが好ましい。また、半導体層１２０から窒素（Ｎ）が抜けることを抑制する観点から、熱処理温度は１２００℃以下が好ましく、熱処理はアンモニア（ＮＨ３）を含む雰囲気下で行われることが好ましい。なお、熱処理工程（工程Ｐ１５０）の前に、予め、半導体層１２０の主面１２１に保護膜を形成することが好ましい。このようにすることにより、熱処理時において半導体層１２０の主面１２１が荒れることを抑制できる。保護膜の材料としては、例えば、窒化アルミニウム（ＡｌＮ）を用いることができる。保護膜が形成されている場合、製造者は、熱処理後に保護膜を除去する。例えば、保護膜として窒化アルミニウム（ＡｌＮ）が用いられる場合、製造者は、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などを用いたウェットエッチングにより、保護膜を除去できる。
【００４３】
熱処理工程（工程Ｐ１５０）の後、製造者は、工程Ｐ１６０において、半導体層１２０の主面１２１に、Ｎ型領域１２４とＰ型領域１２２とに跨って接触するＮ型ショットキー電極１９０を形成する。工程Ｐ１６０は、ショットキー電極形成工程とも呼ぶ。
【００４４】
本実施形態では、製造者は、（ｉ）半導体層１２０の上に、主にニッケル（Ｎｉ）によりニッケル層を形成し、（ｉｉ）ニッケル層の上に、主にパラジウム（Ｐｄ）によりパラジウム層を形成し、（ｉｉｉ）パラジウム層の上に、主にモリブデン（Ｍｏ）によりモリブデン層を形成する。本実施形態において、ショットキー電極１９０の形成には、蒸着法を用いるが、スパッタ法を用いてもよい。
【００４５】
ショットキー電極形成工程（工程Ｐ１６０）の後、製造者は、工程Ｐ１７０において、基板１１０の−Ｚ軸方向側の面に裏面電極１７０を形成する。工程Ｐ１７０は、裏面電極形成工程とも呼ぶ。
【００４６】
本実施形態では、製造者は、基板１１０の−Ｚ軸方向側から順に、第１のチタン層と、アルミニウム層と、第２のチタン層と、窒化チタン層と、第３のチタン層と、銀層とを順次形成する。本実施形態において、裏面電極１７０の形成は、蒸着法を用いるが、スパッタ法を用いてもよい。
【００４７】
これらの工程を経て、半導体装置１０が完成する。
【００４８】
本実施形態の半導体装置１０の製造方法では、イオン注入工程（工程Ｐ１３０）により、半導体層１２０にＰ型領域１２２とＮ型領域１２４とを形成できる。以下、イオン注入工程（工程Ｐ１３０）により、半導体層１２０にＰ型領域１２２とＮ型領域１２４とを形成できるメカニズムについて詳述する。
【００４９】
Ａ−３．メカニズム
通常、ケイ素（Ｓｉ）や炭化ケイ素（ＳｉＣ）により形成された半導体層では、Ｐ型不純物の活性化率とＮ型不純物の活性化率とは同程度の割合となる。また、これらの活性化率はいずれも高い割合である。このため、スルー膜１３０の構成元素の一部がＮ型不純物であっても、このＮ型不純物が半導体層に注入される割合が、Ｐ型不純物が半導体層に注入される割合に対して、１０分の１から１００分の１程度であり低いので、スルー膜の構成元素がP型半導体領域形成にはほとんど影響を及ぼさない。
【００５０】
一方、窒化ガリウム（ＧａＮ）により形成された半導体層におけるＮ型不純物の活性化率は、ケイ素（Ｓｉ）や炭化ケイ素（ＳｉＣ）により形成された半導体層における活性化率と同程度の割合（活性化率）であり、この割合は高い。しかし、特許文献１（特開２０１４−１１０３１０号公報）にも記載されているとおり、窒化ガリウム（ＧａＮ）により形成された半導体層におけるＰ型不純物の活性化率は、極めて低い。具体的には、イオン注入を用いる場合において、Ｐ型不純物の活性化率は、Ｎ型不純物の活性化率に対して１００分の１から２００分の１程度である。つまり、イオン注入を用いた場合、窒化ガリウム（ＧａＮ）により形成された半導体層にＮ型不純物が及ぼす影響は、極めて大きい。つまり、スルー膜１３０の構成元素にＮ型不純物が含まれていた場合、Ｐ型不純物をイオン注入していても、スルー膜１３０からノックオン効果により半導体層１２０に注入されたＮ型不純物の影響により意図せずＮ型領域が形成されてしまうことが起きる。
【００５１】
Ａ−４．試験結果
図８は、メカニズムを裏付ける評価試験の結果を示す図である。評価試験には、以下の試料を用いた。具体的には、試験者は、まず、基板１１０に厚さ３μｍとした半導体層１２０をエピタキシャル成長により形成した。半導体層１２０のドナー濃度は５×１０１５ｃｍ−３以下である。次に、試験者は、半導体層１２０の表面に、スルー膜１３０として酸化ケイ素（ＳｉＯ２）膜を３０ｎｍの厚みで形成した。そして、試験者は、半導体層１２０へスルー膜１３０を介してイオン注入を行った。イオン注入の条件を以下に示す。
【００５２】
イオン注入のイオン種としては、２４Ｍｇ＋を用いた。イオンを注入する角度は、半導体層１２０の表面である（０００１）面に対して垂直から７°傾けた角度とした。イオン注入は、以下の条件で３回実施した。３回行った理由は、半導体層１２０とスルー膜１３０との界面から深さ０．２μｍまでの領域において、マグネシウム（Ｍｇ）の濃度を５．０×１０１９ｃｍ−３程度で均一となるように調整したためである。
・イオン注入１回目
注入エネルギー：２００ｋｅＶ、ドーズ量：１．４×１０１５ｃｍ−２
・イオン注入２回目
注入エネルギー：８０ｋｅＶ、ドーズ量：４．５×１０１４ｃｍ−２
・イオン注入３回目
注入エネルギー：２０ｋｅＶ、ドーズ量：１．５×１０１５ｃｍ−２
【００５３】
図８は、この試料の半導体層１２０における不純物濃度を二次イオン質量分析法（Secondary Ion Mass Spectrometry：ＳＩＭＳ）により測定した結果を示す。図８において、横軸は半導体層１２０の−Ｚ軸方向の深さ（μｍ）を示し、縦軸はケイ素（Ｓｉ）およびマグネシウム（Ｍｇ）の濃度（ｃｍ−３）を示す。深さ０μｍは、半導体層１２０とスルー膜１３０との界面である。
【００５４】
図８に示すように、Ｎ型不純物であるケイ素（Ｓｉ）の濃度は、深さ０μｍ（半導体層１２０の主面１２１）では約１×１０２０ｃｍ−３であり、深さ０．２μｍでは約１．５×１０１７ｃｍ−３である。一方、Ｐ型不純物であるマグネシウム（Ｍｇ）の濃度は、深さが０μｍ（半導体層１２０の主面１２１）では約４×１０１９ｃｍ−３であり、深さが０．２μｍでは約３．０×１０１９ｃｍ−３である。
【００５５】
図８の結果から、以下のことが分かる。つまり、マグネシウム（Ｍｇ）のイオン注入時の活性化率（０．５％）を考慮すると、ホール濃度は、深さ０μｍでは２×１０１７ｃｍ−３、深さ０．２μｍでは１．５×１０１７ｃｍ−３となる。一方、ケイ素（Ｓｉ）の活性化率は９０％以上であることから、電子濃度は、深さ０μｍで約１×１０２０ｃｍ−３、深さ０．２μｍで約１．５×１０１７ｃｍ−３となる。以上から、深さ０μｍから約０．２μｍまでは電子濃度がホール濃度以上となっており、Ｎ型領域が形成されているのがわかる。つまり、スルー膜１３０を介してマグネシウム（Ｍｇ）のイオン注入を行うと、深さ０．２μｍまでの表層にはＰ型領域ではなくＮ型領域が形成される。
【００５６】
本実施形態の半導体装置１０の製造方法では、イオン注入工程（工程Ｐ１３０）において、開口部１３５を備えるスルー膜１３０上から、半導体層１２０にイオン注入を行う。このため、スルー膜１３０の開口部１３５の直下の半導体層１２０の領域にはマグネシウム（Ｍｇ）によるＰ型領域１２２が形成され、また、スルー膜１３０の直下の半導体層１２０の領域にはケイ素（Ｓｉ）によるＮ型領域１２４が形成されることが分かる。
【００５７】
本製法を用いて作製した図１に示すＭＰＳダイオードにおけるＡ−Ａ断面及びＢ−Ｂ断面における濃度分布を図９及び図１０に示す。
【００５８】
図９は、図１のＡ−Ａ断面のうち、Ｎ型領域１２４を含む半導体層１２０の断面のキャリアに関する濃度を示す図である。図９の横軸は、半導体層１２０の−Ｚ軸方向の深さ（μｍ）を示す。深さ０μｍは、半導体層１２０とショットキー電極１９０との界面である。図９（Ａ）の縦軸は対数表示であり、不純物濃度を示し、図９（Ｂ）の縦軸は、電子濃度及びホール濃度を示し、図９（Ｃ）の縦軸は、キャリア濃度を示す。
【００５９】
図９（Ａ）では、マグネシウム（Ｍｇ）の濃度を破線で示し、ケイ素（Ｓｉ）の濃度を実線で示す。図９（Ａ）に示すように、半導体層１２０内のケイ素（Ｓｉ）の濃度は、ショットキー電極１９０との界面（深さ０付近）では高く、深さが深くなるに従い低くなり、その後、略一定となる。換言すると、半導体層１２０内のケイ素（Ｓｉ）の濃度は、ショットキー電極側（＋Ｚ軸方向側）から裏面電極側（−Ｚ軸方向側）に向かって、次第に低くなり、その後、略一定となる。ここで、「濃度が略一定」とは、濃度が±１０倍以内であることを示す。
【００６０】
本実施形態では、図９（Ａ）に示すように、ケイ素（Ｓｉ）の濃度は、深さが深くなるに従い次第に低くなる。しかし、これに代えて、深さが深くなるにつれて段階的にケイ素（Ｓｉ）の濃度を低くしてもよい。なお、本実施形態では、図９（Ａ）に示すように、深さが深くなるにつれてドナーであるケイ素（Ｓｉ）の濃度が高くなる領域はない。
【００６１】
図９（Ａ）に示すように、本実施形態におけるＮ型領域１２４のケイ素（Ｓｉ）の濃度分布として、Ｎ型領域１２４を主面１２１側（＋Ｚ軸方向側）と裏面電極１７０側（−Ｚ軸方向側）に２分した場合、界面側の平均ドナー濃度は、裏面電極１７０側の平均ドナー濃度よりも高い。このような濃度分布とすることにより、裏面電極１７０側のＮ型領域１２４において空乏層が広がりやすくなり、この結果として、半導体層１２０とショットキー電極１９０とのショットキー接合が保護されることとなる。
【００６２】
なお、図９（Ｃ）では、裏面電極１７０側のＮ型領域１２４におけるＮ型キャリア濃度と、Ｎ型領域１２４に対し裏面電極１７０方向の半導体層１２０の領域（以下、Ｎ型領域下の半導体領域と呼ぶ）におけるＮ型キャリア濃度とが略同一である場合を示している。しかし、裏面電極１７０側近傍のＮ型領域１２４における電子濃度が、Ｎ型領域１２４内のホール濃度に近づく場合、裏面電極１７０側近傍のＮ型領域１２４では、Ｎ型領域下の半導体領域におけるＮ型キャリア濃度よりも低い領域が部分的に形成される。この場合、空乏層は、裏面電極１７０側のＮ型領域１２４からＮ型領域下の半導体領域に向かって半導体層１２０内に広がるよりも、裏面電極１７０近傍のＮ型領域１２４内で選択的に広がることとなる。このため、半導体層１２０とショットキー電極１９０とのショットキー接合がより保護されることとなり、好ましい。
【００６３】
図９（Ａ）には、マグネシウム（Ｍｇ）の濃度分布についても示している。Ｎ型領域１２４において、マグネシウム（Ｍｇ）のほうがケイ素（Ｓｉ）よりも高い濃度で存在している。しかし、マグネシウム（Ｍｇ）の活性化率は０．５％程度であるが、ケイ素（Ｓｉ）の活性化率は９０％以上である。このため、図９（Ｂ）に示すように、Ｎ型領域１２４において、実線で図示する電子濃度のほうが、破線で図示するホール濃度よりも高くなる。なお、図９（Ｃ）に、電子とホールとの電荷補償の結果得られたキャリア濃度の分布を示す。図９（Ｃ）に示すように、Ｎ型領域１２４と、Ｎ型領域下の半導体領域とは、Ｎ型のキャリア領域となる。
【００６４】
図１０は、図１のＢ−Ｂ断面のうち、Ｐ型領域１２２を含む半導体層１２０の断面のキャリアに関する濃度を示す図である。図１０の横軸は、半導体層１２０の−Ｚ軸方向の深さ（μｍ）を示す。深さ０μｍは、半導体層１２０とショットキー電極１９０との界面である。図１０の縦軸は対数表示であり、図１０（Ａ）の縦軸は不純物濃度を示し、図１０（Ｂ）の縦軸は電子濃度及びホール濃度を示す。
【００６５】
上述の通り、Ｎ型領域１２４は、スルー膜１３０を介してイオン注入が行われるため、Ｎ型領域１２４には、マグネシウム（Ｍｇ）とケイ素（Ｓｉ）とが注入されている。一方、Ｐ型領域１２２は開口部１３５を介してイオン注入が行われるため、Ｐ型領域１２２にはマグネシウム（Ｍｇ）のみが注入される。このため、図１０（Ａ）に示すように、Ｐ型領域１２２では、破線で図示するマグネシウム（Ｍｇ）濃度分布となり、ケイ素（Ｓｉ）は実線で図示するようにほとんど存在しない。活性化率を考慮して電子濃度及びホール濃度を計算すると、図１０（Ｂ）のようになる。図１０（Ｂ）からわかるように、Ｐ型領域１２２にはホールが電子よりも多く存在しており、Ｐ型キャリアの領域が形成される。
【００６６】
Ａ−５．本実施形態における効果
従来の製造方法である特許文献１（特開２０１４−１１０３１０号公報）に記載の製造方法は、（ｉ）ｎ型窒化ガリウム層上にｐ型エピタキシャル層を形成する工程と、（ｉｉ）酸化ケイ素（ＳｉＯ２）等からなるマスクをパターニングしてｐ型エピタキシャル層上に形成する工程と、（ｉｉｉ）マスクをイオン注入マスクとして、ｐ型エピタキシャル層にｎ型不純物をイオン注入する工程と、を備える。
【００６７】
しかし、本実施形態の半導体装置１０の製造方法では、イオン注入工程（工程Ｐ１３０）により、半導体層１２０にＰ型領域１２２とＮ型領域１２４とを同時に形成できる。このため、本実施形態の半導体装置１０の製造方法では、特許文献１（特開２０１４−１１０３１０号公報）に記載の製造方法と比較して、上記工程（ｉ）を経ずに、ＭＰＳダイオードを製造することができる。このため、本実施形態の半導体装置１０の製造方法によれば、従来の製造方法よりも工程を減らすことができる。
【００６８】
また、本実施形態におけるＮ型領域１２４のケイ素（Ｓｉ）の濃度分布として、Ｎ型領域１２４を主面１２１側（＋Ｚ軸方向側）と裏面電極１７０側（−Ｚ軸方向側）に２分した場合、界面側の平均ドナー濃度は、裏面電極１７０側の平均ドナー濃度よりも高い。このような濃度分布とすることにより、順方向バイアス印加時においては、立ち上がり電圧を低減できるため、電力変換装置としての効率を向上させることができる。一方、逆方向バイアス印加時においては、耐圧を向上させることができる。以下、このメカニズムを説明する。
【００６９】
図１１及び図１２は、順方向バイアス印加時の効果を説明する図である。一般に、順方向バイアス印加時のＭＰＳダイオードでは、ＰＮ接合と比較してショットキー接合の立ち上がり電圧のほうが低い。このため、順方向バイアス印加時の効果については、ショットキー接合に着目して以下に説明する。
【００７０】
図１１は、図１のＡ−Ａ断面のうち、Ｎ型領域１２４を含む半導体層１２０とショットキー電極１９０とにおけるＥｃ（伝導帯下端のエネルギー）のプロファイルを示す。Ｎ型領域１２４が一様なドナー濃度分布である場合、Ｅｃは破線のようになる。一方、本実施形態では、Ｎ型領域１２４を主面１２１側（＋Ｚ軸方向側）と裏面電極１７０側（−Ｚ軸方向側）に２分した場合、主面１２１側の平均ドナー濃度は、裏面電極１７０側の平均ドナー濃度よりも高い。このため、本実施形態の場合、Ｅｃは一点鎖線のようになる。つまり、破線の場合と比較して、ショットキーバリア幅が減少し、特に、ショットキーバリアの上部においてショットキーバリア幅が顕著に減少する。このため、本実施形態によれば、実効上におけるショットキーバリア高さφＢを減少させることができる。この結果として、順方向バイアス印加時における立ち上がり電圧を低減できる。なお、Ｎ型領域１２４を一様に高いドナー濃度分布にすると、実線のような伝導帯（Ｅｃ）となり、この場合についてもショットキーバリア幅が減少する。しかし、この場合は、後述するように、逆方向バイアス時に空乏層が広がらず、耐圧が低下してしまうという課題が生じる。
【００７１】
図１２は、電流電圧特性を示す図である。横軸は電圧Ｖを示し、縦軸は電流Ｉを示す。なお、横軸の＋側が順方向バイアスを示す。破線は、Ｐ型領域１２２が一様なドナー濃度分布（図１１における破線）である場合を示し、実線は、本実施形態（図１１における一点鎖線）の場合を示す。図１２から、Ｐ型領域１２２が一様なドナー濃度分布である場合と比較し、本実施形態の場合のほうが順方向バイアス印加時の立ち上がり電圧が低いことが分かる。つまり、インバーターに本実施形態のダイオードを用いた場合、電力損失をより減少させることができる。
【００７２】
図１３は、逆方向バイアス印加時の効果を説明する模式図である。図１３（Ａ）は、本実施形態の半導体装置１０の模式図であり、図１３（Ｂ）及び（Ｃ）は、図１３（Ａ）に示す領域Ｔにおける空乏層の広がりを示す。図中の実線ＬがＰ型半導体からＮ型半導体に向かって広がる空乏層の広がりを示している。図１３（Ｃ）は、Ｎ型領域１２４が一様なドナー濃度分布である場合を示し、図１３（Ｂ）は、本実施形態の場合を示す。本実施形態の場合は、Ｎ型領域１２４を主面１２１側（＋Ｚ軸方向側）と裏面電極１７０側（−Ｚ軸方向側）に２分した場合、主面１２１側の平均ドナー濃度は、裏面電極１７０側の平均ドナー濃度よりも高い。このため、裏面電極１７０側のＮ型領域１２４では、ドナー濃度が低く、空乏層がより低い電圧で広がる。その結果、図１３（Ｂ）に示すように、Ｎ型領域１２４とショットキー電極１９０との間に形成されるショットキー接合を空乏層で覆う形となり、ショットキー接合が効果的に空乏層により保護される。
【００７３】
特に、本実施形態では、Ｎ型領域１２４において、−Ｚ軸方向側に進むに従ってドナーであるケイ素（Ｓｉ）の濃度が増加する領域はないため、バイアス印加時に空乏層が円滑かつ均一に広がることができる。そして、ショットキー接合が効果的に空乏層により保護されることとなる。この結果、ショットキー接合がより効果的に空乏層により保護される。このため、逆方向バイアス印加時においては、耐圧を向上させることができる。なお、半導体層１２０のドナー濃度と比較して、Ｎ型領域１２４のドナー濃度を一律に高濃度とした場合、逆方向バイアス印加時に、空乏層が広がりにくくなり、ショットキー接合を空乏層で保護できなくなり、耐圧が低下してしまう。このため、本実施形態のように、Ｎ型領域１２４を主面１２１側（＋Ｚ軸方向側）と裏面電極１７０側（−Ｚ軸方向側）に２分した場合、主面１２１側の平均ドナー濃度を、裏面電極１７０側の平均ドナー濃度よりも高くすることが好ましい。
【００７４】
一方、図１３（Ｃ）に示すように、Ｎ型領域１２４が一様なドナー濃度分布である場合、空乏層は全体的に一定な幅で広がることとなる。この結果として、ショットキー接合が空乏層により保護されるまでには、大きな逆方向バイアスを印加する必要がある。このため、Ｐ型領域１２２が一様なドナー濃度分布である場合と比較して、本実施形態のほうが、ショットキー接合が空乏層により保護され、耐圧を向上させることができる。なお、Ｐ型領域１２２が一様なドナー濃度分布である場合の電流電圧特性は、図１２の破線のようになる。Ｐ型領域１２２が一様なドナー濃度分布である場合と比較して、本実施形態のほうが、耐圧を向上させることができることが、図１２からも分かる。
【００７５】
Ｂ．第２実施形態
図１４は、第２実施形態における半導体装置１０Ａの構成を模式的に示す断面図である。第１実施形態における半導体装置１０では、Ｘ軸方向の端部にＮ型領域１２４を配しているが、第２実施形態における半導体装置１０Ａでは、Ｘ軸方向の端部にＰ型領域１２２を配している点が異なるが、それ以外は同じである。
【００７６】
また、本実施形態において、半導体装置１０Ａは、Ｐ型領域１２２を４個、Ｎ型領域１２４を３個配しているが、これらの個数は、いくつでもよい。
【００７７】
本実施形態によれば、Ｘ軸方向の端部にＰ型領域１２２を配しているため、半導体装置１０ＡのＸ軸方向の端部に近いＮ型領域１２４においても、空乏層で保護されることとなる。このため、半導体装置１０ＡのＸ軸方向の端部においても耐圧を向上させることができる。
【００７８】
Ｃ．第３実施形態
図１５は、第３実施形態における半導体装置１０Ｂの構成を模式的に示す断面図である。第３実施形態における半導体装置１０Ｂは、第２実施形態における半導体装置１０Ａでと比較して、フィールドプレート構造を採用している点が異なる。具体的には、半導体装置１０ＢのＸ軸方向の端部におけるＰ型領域１２２と半導体層１２０とのＰＮ接合界面の端部が絶縁膜１５０を介して、フィールドプレート電極１６０が形成されている。本実施形態において、絶縁膜１５０は酸化ケイ素（ＳｉＯ２）により形成されており、フィールドプレート電極１６０はアルミニウム（Ａｌ）により形成されている。
【００７９】
本実施形態によれば、ＰＮ接合界面の端部における電界集中を抑制できるため、半導体装置１０ＡのＸ軸方向の端部においても耐圧を向上させることができる。なお、絶縁膜１５０の材料としては、例えば、窒化珪素（ＳｉＮ）や酸化アルミニウム（Ａｌ２Ｏ３）を用いてもよく、フィールドプレート電極１６０の材料としては、例えば、アルミニウムケイ素（ＡｌＳｉ）やアルミニウムケイ素銅（ＡｌＳｉＣｕ）、銅（Ｃｕ）を用いてもよい。
【００８０】
Ｄ．その他の実施形態
本発明は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【００８１】
上述の実施形態において、ショットキー電極１９０は、半導体層１２０と接する層から順に、ニッケル（Ｎｉ）層と、パラジウム（Ｐｄ）層と、モリブデン層（Ｍｏ）とを備える。しかし、本発明はこれに限られない。ショットキー電極１９０は、例えば、半導体層１２０と接する層から順に、（ｉ）パラジウム（Ｐｄ）層と、金（Ａｕ）層とを備えていてもよく、（ｉｉ）ニッケル（Ｎｉ）層と、金（Ａｕ）層とを備えていてもよい。また、ショットキー電極１９０は、パラジウム（Ｐｄ）層のみとしてもよく、ニッケル（Ｎｉ）層のみとしてもよく、タングステン（Ｗ）層のみとしてもよい。
【００８２】
上述の実施形態において、半導体装置１０は、半導体層１２０と裏面電極１７０との間に、基板１１０を備えている。しかし、本発明はこれに限られない。半導体装置１０は、基板１１０を備えず、半導体層１２０の−Ｚ軸方向側の面には裏面電極１７０が形成されていてもよい。
【００８３】
上述の実施形態において、裏面電極１７０の材質は、他の材料を用いてもよい。他の材料としては、例えば、バナジウム（Ｖ）、ハフニウム（Ｈｆ）などの他の金属であってもよい。
【符号の説明】
【００８４】
１０…半導体装置
１０Ａ…半導体装置
１０Ｂ…半導体装置
１１０…基板
１２０…半導体層
１２１…主面
１２２…Ｐ型領域
１２４…Ｎ型領域
１３０…スルー膜
１３５…開口部
１４０…フォトレジスト膜
１５０…絶縁膜
１６０…フィールドプレート電極
１７０…裏面電極
１９０…ショットキー電極
Ｔ…領域
【図１】
0006439642.tif 000002
【図２】
0006439642.tif 000003
【図３】
0006439642.tif 000004
【図４】
0006439642.tif 000005
【図５】
0006439642.tif 000006
【図６】
0006439642.tif 000007
【図７】
0006439642.tif 000008
【図８】
0006439642.tif 000009
【図９】
0006439642.tif 000010
【図１０】
0006439642.tif 000011
【図１１】
0006439642.tif 000012
【図１２】
0006439642.tif 000013
【図１３】
0006439642.tif 000014
【図１４】
0006439642.tif 000015
【図１５】
0006439642.tif 000016