(57)【特許請求の範囲】
【請求項１】
回路であって、
複数の電圧基準出力を有する電圧基準生成器と、ここにおいて、各電圧基準出力は、選択可能な電圧レベルを有する、
複数の一次電力コントローラと、ここにおいて、各一次電力コントローラは、前記電圧基準生成器の前記電圧基準出力のうちの１つから電圧基準レベルを受信するために接続され、各一次電力コントローラは、前記電圧基準レベルを基準とする出力電圧を作り出すように電力段の動作を制御することができる切替器制御信号を生成するように動作する、
前記電圧基準生成器から第１の電圧基準出力を受信するために接続された第１の入力、外部から提供された電圧レベルへの接続のための第２の入力、および第１の一次電力コントローラに接続された電圧基準出力を有するセレクタ回路と、ここにおいて、前記第１の一次電力コントローラは、前記第１の電圧基準出力または前記外部から提供された電圧レベルを選択的に基準とすることができる、
モードインジケータを用いて、各一次電力コントローラが低電圧モードで動作するか、高電圧モードで動作するかを指示するシステム制御論理と、
を備え、
複数の第二次電力コントローラと、ここにおいて、各二次電力コントローラは、前記一次電力コントローラのうちの１つに関連付けられ、各二次電力コントローラは、前記各二次電力コントローラに関連付けられた前記一次電力コントローラの前記電圧基準レベルを基準とする出力電圧を選択可能なスルーレートで作り出すように負荷スイッチを制御することができる負荷スイッチ制御信号を生成するように動作する、
をさらに備える、
回路。
【請求項２】
メモリをさらに備え、ここにおいて、前記セレクタ回路は、前記メモリからデータを受信することができるセレクタ入力をさらに備える、請求項１に記載の回路。
【請求項３】
通信ポートをさらに備え、ここにおいて、前記セレクタ回路は、前記通信ポートからデータを受信することができるセレクタ入力をさらに備える、請求項１に記載の回路。
【請求項４】
スルー信号を作り出すように動作するスルーレートコントローラをさらに備え、各二次電力コントローラは、前記負荷スイッチ制御信号を作り出すように、前記スルー信号に選択的に接続され、前記スルー信号によって制御されるドライバを備える、請求項１に記載の回路。
【請求項５】
前記ドライバは、前記負荷スイッチ制御信号を作り出すように定電圧電位によってさらに選択的に制御される、請求項４に記載の回路。
【請求項６】
前記スルーレートコントローラの動作周波数を制御するクロック信号をさらに備え、前記クロック信号は、前記スルーレートコントローラに接続される前記二次電力コントローラに依存して選択可能である、請求項４に記載の回路。
【請求項７】
前記一次電力コントローラのうちの１つと各二次電力コントローラとの間の関連性を示す関連データを記憶するメモリをさらに備える、請求項１に記載の回路。
【請求項８】
負荷スイッチ制御信号を生成するために、選択可能な順序に従って、前記二次電力コントローラをイネーブルにするための制御信号を作り出すように動作する制御論理をさらに備える、請求項１に記載の回路。
【請求項９】
前記制御論理は、イネーブルな二次電力コントローラに関連付けられた前記スルーレートを制御するクロック信号を作り出すようにさらに動作する、請求項８に記載の回路。
【請求項１０】
前記二次電力コントローラのうちの１つによって制御される負荷スイッチは、前記二次電力コントローラのうちの前記１つに関連付けられた前記一次電力コントローラによって制御される電力段に接続される、請求項１に記載の回路。
【請求項１１】
集積回路デバイスであって、
複数のそれぞれの電源の動作を制御するための複数の一次電力制御信号を生成するための第１の回路手段と、
前記電源に接続された複数のそれぞれの負荷スイッチの動作を制御するための複数の負荷スイッチ制御信号を生成するための第２の回路手段と、
スルーレート制御信号を生成するための第３の回路手段と、前記第２の回路手段は、前記スルーレート制御信号を使用して負荷スイッチ制御信号を生成するための前記第３の回路手段の出力に選択的に接続するための接続手段を含む、
前記第１の回路手段が、各電源を高電圧モードで動作しているか、または低電圧モードで動作しているかを示す前記各電源に関連付けられたモードインジケータと、
電源と負荷スイッチとの間の関連性を示す関連情報とを記憶するための第４の回路手段と
内部で生成された基準電圧レベルまたは外部から提供された電圧レベルから選択するための第５の回路手段と、
を備え、ここにおいて、第１の一次電力制御信号は、前記第５の回路手段によって選択された電圧レベルに基づいて生成される、
集積回路デバイス。
【請求項１２】
前記第３の回路手段は、第１の負荷スイッチに関連付けられた前記電源の前記モードインジケータに基づいて決定されたレートで前記第１の負荷スイッチの出力をスルーするための前記第１の負荷スイッチについてのスルーレート制御信号を生成する、請求項１１に記載の集積回路。
【請求項１３】
前記第１の回路手段は、複数の一次電力コントローラ回路を備え、各一次電力コントローラ回路は、対応する一次電力制御信号を生成する、請求項１１に記載の集積回路。
【請求項１４】
回路における方法であって、
複数の電源に関連付けられた複数の基準電圧レベルを示す構成データを前記回路に記憶することと、
対応する電圧レベルを出力するように、それらの対応する基準電圧レベルに従って前記電源を動作するための複数の一次制御信号を前記回路内で生成することと、
モードインジケータを用いて、前記回路が低電圧モードで動作するか、高電圧モードで動作するかを指示することと、
一次電源に接続された負荷スイッチを動作するための複数の二次制御信号を前記回路内で生成することと、ここにおいて、前記二次制御信号は、各負荷スイッチが接続される前記一次電源に対応する前記回路に記憶された前記基準電圧レベルに従って、前記各負荷スイッチのスルーレートを制御する、
を備え、
ここにおいて、第１の一次制御信号を生成することは、前記第１の一次制御信号を生成するために、内部で生成された基準電圧レベルおよび外部から提供された電圧レベルから選択することを含む、
方法。
【発明の詳細な説明】
【関連出願に対する相互参照】
【０００１】
[0001]  本願は、２０１２年３月１５日に出願された米国仮特許出願第６１/６１１４１４号に対する優先権を主張し、その内容は、ここにその全文を参照により明確に組み込まれる。
【０００２】
[0002]  本願は、２０１３年２月２５日に出願された米国特許出願第１３/７７６２７４号に関し、その内容は、ここにその全文を参照により明確に組み込まれる。
【背景技術】
【０００３】
[0003]  本明細書に特に指示がない限り、本セクションで説明されるアプローチは、本願における特許請求の範囲に対する先行技術ではなく、本セクションにおける包含によって先行技術であると認められない。
【０００４】
[0004]  規制基準および消費者要求によって、様々なタイプの電子デバイスの複雑さおよびエネルギー効率化要求が増加しているが、従来の電子電力スイッチは、著しい変化がないままである。高額で、複雑かつ歪曲率を制御した特定の電力切替、難解なシーケンシング（sequencing）および出力モニタリングを必要とするために高性能な電子コンポーネントは、コストの目標がなく、またスペースの制約が三次的ではないにせよ二次的でありうる場合に、関心事となり、高額かつ大規模なカスタムコンポーネントを利用する様々なカスタマイズされたシステムが存在する。図１は、従来のノートブックコンピュータアーキテクチャのブロック図を示す。
【０００５】
[0005]  示されるように、このような電力アーキテクチャは、多くの素材を含んでおり、それはたいてい、多大なコストと結びつくものではない。このような多くの低ドロップアウトレギュレータ（ＬＤＯ）に関する電力管理システムにおいてだけでなく、ＣＰＵレギュレータ、デュアルチップセットレギュレータ、デュアルＤＤＲレギュレータ等のような、多くの他の異なる電力集積回路（ＩＣ）もまた、必要性がある。複雑さおよび多くの電力管理ＩＣが要求されるために、このようなシステムは、多数の汎用入出力（ＧＰＩＯ）ピン、およびプリント回路ボード（ＰＣＢ）トレースを使用してシステムを制御するためのソフトウェアまたは外部マイクロコントローラを必要としており、それらの全ては、ＰＢＣに関するフットプリントサイズ、また最終的に、電力管理システムを含むデバイスを増加することに貢献する。
【発明の概要】
【０００６】
[0006]  電力制御デバイスは、それぞれの電源の動作を制御するために一次電力制御信号を生成するためのコントローラ回路を含む。内部電圧基準生成器は、各コントローラ回路に関するプログラマブル基準電圧レベルを提供する。コントローラ回路のうちの少なくとも１つは、内部から提供された基準電圧レベルの代わりに、外部から提供された電圧基準を選択的な使用を構成するように構成されうる。
【０００７】
[0007]  電力制御デバイスは、一次電源に接続されるそれぞれの負荷スイッチの動作を制御するために二次電力制御信号を生成するための回路をさらに含みうる。負荷スイッチのスルーレートは、一次電源を動作するために使用される電力制御デバイスにおいて記憶される基準電圧に基づいて、二次電力制御信号によって制御されうる。
【０００８】
[0008]  一次電力制御信号および二次電力制御信号のシーケンシングは、電力制御デバイスに記憶される構成データに従って制御されうる。
【０００９】
[0009]  モニタリング回路は、一次電源および負荷スイッチの電圧レベルをモニタリングするように提供されうる。モニタリング回路は、過電圧および不足電圧の状態をシグナリングしうる。モニタリング回路は、一次電力制御回路信号および二次電力制御信号のシーケンシングを同期化するように使用されうる。
【００１０】
[0010]  下記の詳細な説明および添付図面は、本願の本質および利点に関するさらなる理解を提供しうる。
【図面の簡単な説明】
【００１１】
【図１】図１は、電子回路における電力供給の従来の構成を図示する。
【図２】図２は、本開示に従った電力制御デバイスを使用する電力供給構成を図示する。
【図２Ａ】図２Ａは、アクセス構成データに使用されることができるＧＵＩの例を図示する。
【図３】図３は、本開示の特定の態様に従った電力制御デバイスのいくつかの詳細を図示する。
【図４Ａ】図４Ａは、図３の電力制御デバイスにおける一次電力コントローラの詳細を図示する。
【図４Ｂ】図４Ｂは、図３の電力制御デバイスにおける一次電力コントローラの詳細を図示する。
【図４Ｃ】図４Ｃは、選択可能な基準電圧を有する一次電力コントローラの詳細を図示する。
【図５】図５は図３の電力制御デバイスによって制御された電力段の例を図示する。
【図５Ａ】図５Ａは、ＤＤＲ動作のための構成を図示する。
【図６】図６は、図３の電力制御デバイスにおける二次電力コントローラの実施形態を図示する。
【図６Ａ】図６Ａは、二次電力コントローラ３０４ａについての詳細を示す。
【図７】図７は、図６Ａの二次電力コントローラの動作についてのタイミングチャートを図示する。
【図８】図８は、一次電力コントローラによって制御された電力をモニタリングするためのモニタリング回路の実施形態を図示する。
【図９】図９は、二次電力コントローラによって制御された電力をモニタリングするためのモニタリング回路の実施形態を図示する。
【図１０】図１０は、別の一次電力コントローラによって制御された電力をモニタリングするためのモニタリング回路の実施形態を図示する。
【詳細な説明】
【００１２】
[0025]  以下の説明において、説明の目的で、本願の完全な理解を提供するために、多数の例および具体的な詳細が示される。しかしながら、本特許請求の範囲で表現されるような本開示が、以下で説明される他の特徴とともに、これらの例の単独または組み合わせにおける特徴のいくつかまたは全てを含むことができ、本明細書で説明される特徴およびコンセプトの修正およびそれと同等のものをさらに含みうることが、当業者に対して明らかとなるだろう。
【００１３】
[0026]  図２は、本開示の原理に従った電力制御デバイス１００のハイレベルブロック図を示す。電力制御デバイス１００は、典型的な電力制御アプリケーションにおいて構成されるものが示される。電力制御デバイス１００は、入力電圧ＶＩＮを受信することができ、それは、いくつかの実施形態において、４．５Ｖから２８Ｖでありうる。Ｉ２Ｃインターフェースは、プログラマチックシステム制御およびモニタリングを可能にするように提供されうる。例えば、図２Ａは、ユーザ（例えば、設計者）が、電力制御デバイス１００に構成データおよび他の動作データを入力することを可能にするグラフィカルユーザインターフェース（ＧＵＩ）の例を図示する。ＧＵＩソフトウェアは、電力制御デバイスに記憶されたデータを読み出すために、および電力制御デバイスにユーザ提供データを記憶させるために、Ｉ２Ｃインターフェースを介して、電力制御デバイス１００と通信しうる。
【００１４】
[0027]電力制御デバイス１００は、システム制御並びにモニタリングのための、制御電力制御ピンおよびステータス出力ピンを含みうる。電力制御デバイス１００は、様々なエレクトロニクスのための電源２０２ａ、２０２ｂ、２０２ｃ、２０２ｄを制御しうる。例えば、図２に示される例は、ＤＤＲ ＲＡＭ、ＡＳＩＣチップセット、およびアドバンスグラフィックスプロセッサ（ＡＧＰ：advance graphics processor）といった、コンピュータのコンポーネントを示す。
【００１５】
[0028]  いくつかの実施形態において、電力制御１００は、１つまたは複数のＤＣ−ＤＣ電力コントローラ１０２ａ、１０２ｂ、１０２ｃ、１０２ｄを含みうる。ＤＣ−ＤＣ電力コントローラ１０２ａ−１０２ｄは、ステップダウンコンバータ、低ドロップアウトレギュレータ等といった、電源２０２ａ−２０２ｄの動作を制御するための制御信号を生成しうる。例えば、実施形態において、ＤＣ−ＤＣ電力コントローラ１０２ａ−１０２ｃは、バックコンバータのためのコントローラであることができ、ＤＣ−ＤＣ電力コントローラ１０２ｄは、低ドロップアウト（ＬＤＯ）レギュレータのためのコントローラでありうる。ＤＣ−ＤＣ電力コントローラの他の構成は、他の実施形態で提供されうる。
【００１６】
[0029]  いくつかの実施形態において、電力制御デバイス１００は、１つまたは複数の負荷スイッチコントローラ１０４ａ、１０４ｂ、１０４ｃ、１０４ｄを含みうる。負荷スイッチコントローラ１０４ａ−１０４ｄは、電源２０２ａ−２０２ｄに接続される負荷スイッチ２０４ａ、２０４ｂ、２０４ｃ、２０４ｄの動作を制御するための制御信号を生成しうる。負荷スイッチ２０４ａ−２０４ｄは、ＮチャネルＭＯＳＦＥＴデバイスを備えうるが、他の負荷スイッチ設計が採用されうる。
【００１７】
[0030]  図２で見ることができるように、ＤＣ−ＤＣ電力制御コントローラ１０２ａ−１０２ｄは、プログラムで制限された出力電圧を作り出すように、電源の動作を制御するための制御信号を生成しうる、例えば、いくつかの実施形態において、電源は、０．５Ｖから５．０Ｖの範囲で出力電圧を作り出しうるが、他の実施形態において、他の電源は、他の電圧レベルを作り出すように設計されうる。
【００１８】
[0031]  負荷スイッチ２０４ａ−２０４ｄは、他のデバイスに関する追加の電力源としてサービス提供するために、電源２０２ａ−２０２ｄの電圧出力のオフを「タップ」しうる。例えば、図２で示される例において、負荷スイッチ２０４ａおよび２０４ｄは、電源２０２ａの電圧出力をタップオフする。負荷スイッチ２０４ｂは、電源２０２ｂのオフをタップし、負荷スイッチ２０４ｃは、電源２０２ｃをタップオフする。一般的なケースにおいて、設計者は、それらの特定の設計によって指示されるような任意の電源２０２ａ−２０２ｄから電力をタップするように、任意の負荷スイッチ２０４ａ−２０４ｄを接続しうることが理解されることができる。各電源２０２ａ−２０２ｄは、電圧レベルの範囲内で、特定の電圧レベルを出力するように構成されうる。本開示の原理に従って、電力制御デバイス１００は、適切な制御信号を、負荷スイッチ２０４ａ−２０４ｄに接続された電源２０２ａ−２０２ｄの任意の構成の動作を制御するために提供することができ、図２は、このような１つの構成の例を図示している。
【００１９】
[0032]  本明細書で使用されるような、「一次電源」という用語は、例えば、ＤＣ−ＤＣ電力コントローラ１０２ａ−１０２ｄ、電源２０２ａ−２０２ｄによって制御された電源を指しうる。ＤＣ−ＤＣ電力コントローラ１０２ａ−１０２ｄは、従って、「一次電力コントローラ」と呼ばれうる。「二次電力」という用語は、同様に、負荷スイッチ（例えば、２０４ａ−２０４ｄ）、または同等のデバイスを指しうる。負荷スイッチコントローラ１０４ａ−１０４ｄは、従って、「二次電力コントローラ」と呼ばれうる。
【００２０】
[0033]  本開示の様々な態様を説明するために、参照は、図３で示される実施形態の説明がこれから行われる。図は、譲受人の完全子会社によって製造および販売されたデバイス、ＳＭＢ１０９デジタル電力制御チップにおいて具現化されるような本開示に従った電力制御デバイス３００の内部ブロック図を示す。電力制御デバイス３００は、それぞれの一次電源の動作を制御するための制御信号を生成する、一次電力コントローラ３０２ａ、３０２ｂ、３０２ｃを含みうる。いくつかの実施形態において、一次電源は、バックコンバータを含む。一次電力コントローラ３０２ａ−３０２ｃの各々に関するピン配列は、下記を含みうる。
【００２１】
・ＢＳＴ＃−ブートストラップキャパシタへの接続のためのブートストラップ入力
・ＤＲＶＨ＃、ＤＲＶＬ＃−それぞれのハイサイドおよびローサイド切替出力
・ＳＷ＃−出力インダクタのハイサイドへの接続のためのスイッチノード
・ＣＳＨ＃、ＣＳＬ＃−それぞれのハイサイドおよびローサイド電流センス入力
・ＦＢ＃−ＰＷＭコントローラへの電圧フィードバック入力
・ＣＯＭＰ＃−周波数補償入力
ここで、「＃」は、一次電力コントローラ３０２ａに関して「０」であり、一次電力コントローラ３０２ｂに関して「１」であり、および一次電力コントローラ３０２ｃに関して「２」である。
【００２２】
[0034]  電力制御デバイス３００は、一次電力コントローラ３０２ｄをさらに含み、それは、ＬＤＯレギュレータの動作を制御するための制御信号を生成し、それは、別の種類の一次電源としてサービス提供しうる。一次電力コントローラ３０２ｄに関するピン配列は、ＬＤＯＤＲＶを含み、それは、ＬＤＯレギュレータおよびＬＤＯＦＢの電力段に対して制御信号を出力し、それは、ＬＤＯレギュレータのＬＤＯ制御部分に対するフィードバック電圧である。
【００２３】
[0035]  電力制御デバイス３００は、それぞれの負荷スイッチの動作を制御するために、それぞれの負荷スイッチ制御信号ＥＸＴＳＥＱ０、ＥＸＴＳＥＱ１、ＥＸＴＳＥＱ２、ＥＸＴＳＥＱ３を作り出す、二次電力コントローラ３０４ａ、３０４ｂ、３０４ｃ、３０４ｄを含みうる。二次電力コントローラ３０４ａ−３０４ｄは、モジュール３０４内に含まれうる。
【００２４】
[0036]  本願の原理に従った、二次電力コントローラ３０４ａ−３０４ｄは、負荷スイッチ制御信号ＥＸＴＳＥＱ０、ＥＸＴＳＥＱ１、ＥＸＴＳＥＱ２、ＥＸＴＳＥＱ３によって制御された負荷スイッチのシーケンシング制御（sequencing control）およびスルーレート制御を含みうる。負荷スイッチのスルーレートを制御することによって、負荷スイッチからの電力は、ステップ方式でというよりもむしろ、段階的な方法でオンにされることができ、従って、負荷スイッチによって稼働される負荷において、および一次電源においての両方の電流サージの効果を低減する。シーケンシング制御は、任意の所望の順で、負荷スイッチがオンにされることを可能にし、よって、制御された電子システムのパワーアップを提供する。シーケンシング制御は、二次電力コントローラ３０４ａ−３０４ｄの動作とともに、一次電力コントローラ３０２ａ−３０２ｄの動作を同期化することを含みうる。
【００２５】
[0037]  電圧基準ブロック３０６は、一次電力コントローラ３０２ａ−３０２ｄのために、それぞれ、基準電圧Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３を提供しうる。よって、例えば、Ｖｒｅｆ０は、一次電力制御３０２ａに関する基準電圧としてサービス提供し、Ｖｒｅｆ１は、一次電力コントローラ３０２ｂ等に関する基準電圧としてサービス提供する。電圧基準ブロック３０６は、各基準電圧Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、Ｖｒｅｆ３に関して、範囲内で、異なる電圧レベルを提供するようにプログラムされうる。例えば、特定の実施形態において、電圧基準ブロック３０６は、Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、およびＶｒｅｆ３の各々に関して、９．８ｍＶのステップにおいて、０．５Ｖから５．２Ｖまでの範囲における電圧レベルを出力しうる。
【００２６】
[0038]  いくつかの実施形態において、電力制御デバイス３００は、ダブルデータレート（ＤＤＲ）メモリ動作に関して、外部から提供されたＶＴＴ基準電圧（例えば、ＥＮ２／ＶＴＴＦＢピンを介して提供される）を受け入れるために、ＶＴＴ構成ブロック３０６ａを含みうる。
【００２７】
[0039]  システム制御論理３２２は、電力制御デバイス３００の様々な動作をモニタリングおよび制御するための制御論理（論理ゲート、ファームウェア、ソフトウェア、等）を含みうる。下記で説明されるように、システム制御論理３２２は、電力制御デバイス３００の動作を調整するための様々な制御信号をアサートしうる。
【００２８】
[0040]  メモリ３２４は、電力制御デバイス３００を備える内部コンポーネントに関するトリミングデータを含む、様々な構成パラメータを記憶しうる。メモリ３２４は、一次電力コントローラ３０２ａ−３０２ｄおよび二次電力コントローラ３０４ａ−３０４ｄの構成を定義する、ユーザ提供の構成データを記憶しうる。例えば、メモリ３２４は、各基準電圧Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２、およびＶｒｅｆ３に関する電圧レベルをセットするデータを記録しうる。メモリ３２４は、二次電力コントローラ３０４ａ−３０４ｄと二次電力コントローラが接続された一次電力コントローラ３０２ａ−３０２ｄとを関連づけるデータを含みうる。例えば、一時的に図２を参照すると、負荷スイッチ２０４ａおよび２０４ｃは、電源２０２ａから電力をタップする。メモリ３２４は、従って、負荷スイッチコントローラ１０４ａおよび１０４ｃが、ＤＣ−ＤＣ電力コントローラ１０２ａと関連付けられることを示すデータを記憶しうる。メモリ３２４に記憶されることができる他の構成データは、スルーレート情報、シーケンシング情報等を含むことができ、それは、下記でさらに説明される。
【００２９】
[0041]  発振器３２６は、タイミングおよび制御信号を生成するためのシステム制御論理３２２によって要求されたクロック信号に関連する、様々なタイミングおよび周波数を生成しうる。いくつかの実施形態において、例えば、発振器３２６は、それぞれの一次電力コントローラ３０２ａ−３０２ｃにおける電流制御ループに関して、ランプ電圧Θ０、Θ１、Θ２を生成しうる。
【００３０】
[0042]  図４Ａを参照して、一次電力コントローラ３０２ａのための追加の詳細がこれから説明される。一次電力コントローラ３０２ｂおよび３０２ｃが同様の設計を有することが理解されるであろう。一次電力コントローラ３０２ｄは、図４Ｂで説明される。次に、図４Ａに続いて、上述されたように、いくつかの実施形態において、それぞれの一次電力コントローラ３０２ａ−３０２ｃによって制御された一次電源は、バックコンバータでありうる。従って、図４Ａで示される一次電力コントローラ３０２ａは、バックコンバータのフィードバック制御段を構成する。図５は、一次電力コントローラ３０２ａが動作を制御しうるバックコンバータの電力段５０２の例を示す。電力段５０２は、切替器回路５０２ａ、５０２ｂ、インダクタ５０２ｃ、および出力キャパシタ５０２ｄを含みうる。切替器回路５０２ａ、５０２ｂのスイッチは、ＮチャネルＭＯＳＦＥＴでありうる。
【００３１】
[0043]  一次電力コントローラ３０２ａは、切替器制御信号ＤＲＶＨ０を出力するハイサイドドライバ４０２ａ、および切替器制御信号ＤＲＶＨ０を出力するローサイドドライバ４０２ｂを含みうる。「０」指定は、一次電力コントローラ３０２ａを備えるコンポーネントを参照する。同様に、一次電力コントローラ３０２ｂおよび３０２ｃのコンポーネントは、それぞれ、「１」および「２」で指定されうる。切替器制御信号ＤＲＶＨ０、ＤＲＶＬ０は、図５で示される切替器回路５０２ａ、５０２ｂを稼働するようにサービス提供しうる。電流センスアンプ４０４は、ＰＷＭ生成器４０６に流入するインダクタ電流を感知する。発振器３２６からのランプ電圧Θ０は、ＳＲフリップフロップ４０８に流入する。ランプ電圧Θ０とともに感知されたインダクタ電流は、一次電力コントローラ３０２ａのための電流制御ループを構成する。
【００３２】
[0044]  電力段５０２によって生成された出力電圧ＶＯＵＴは、ピンＦＢ０を介してもとのエラーアンプ４１０に流入し、電圧基準ブロック３０６によって提供された基準電力Ｖｒｅｆ０と比較される。これは、基準電圧Ｖｒｅｆ０に従って電力段５０２の出力電圧をセットする制御ループを作成する。
【００３３】
[0045]  上記で説明されたように、電圧基準ブロック３０６は、０．５Ｖから２．５Ｖの範囲内の電圧レベルを出力しうる。図５を参照すると、電圧デバイダレジスタ５０４は、電力段５０２から除外されると、次に、もとのエラーアンプ４１０に流入される電圧は、ＶＯＵＴである。従って、一次電力コントローラ３０２ａは、ＶＯＵＴ＝Ｖｒｅｆ０を維持するために切替器回路５０２ａ、５０２ｂを稼働し、よって、０．５Ｖから２．５Ｖの範囲で電圧を作り出す。この構成は、「低電圧」モード動作と呼ばれうる。
【００３４】
[0046]  一方、電力デバイダレジスタ５０４は、１／２の電力デバイダ比がＦＢ０で達成されるように提供されると、次に、もとのエラーアンプ４１０に流入される電圧は、１／２ＶＯＵＴである。従って、一次電力コントローラ３０２ａは、１／２ＶＯＵＴ＝Ｖｒｅｆ０、またはＶＯＵＴ＝２×Ｖｒｅｆ０を維持するために切替器を稼働するであろう。説明のために、例えば、ＶＯＵＴは、１／２電圧デバイダ比を有する電圧デバイダレジスタ５０４を用いることおよび１．０Ｖ−２．０Ｖの範囲内のＶｒｅｆ０をプログラミングすることによって、２．０Ｖから４．０Ｖの範囲内で電圧を作り出すように制御されることができる。この構成は、「高電圧」モード動作と呼ばれうる。メモリ３２６は、各一次電力コントローラ３０２ａ−３０２ｃに関して、一次電力コントローラが低電圧動作で構成されるか、高電圧動作で構成されるかを示すデータを含みうる。いくつかの実施形態において、高電圧モード動作は、２．５Ｖ−５．０Ｖの範囲内のＶＯＵＴに関する電圧レベルを生成するための一次電源を制御する際に定義されることができ、それは、１／２電圧デバイダ比を提供する電圧デバイダレジスタ５０４を使用すること、および１．２５Ｖ−２．５Ｖの範囲でＶｒｅｆ＃に関する電圧レベルを出力するための電圧基準ブロック３０６をプログラムすることを達成することができる。
【００３５】
[0047]  デッドタイム制御回路４１２は、ドライバ４０２ａおよび４０２ｂが両方の切替器ＭＯＳＦＥＴを同時にオンにすることを防ぐことによって、切替器回路５０２ａ、５０２ｂに渡る「シュートスルー（shoot through）」から保護する。
【００３６】
[0048]  図４Ｂを参照すると、一次電力コントローラ３０２ｄは、ＬＤＯレギュレータのＬＤＯコントローラ部分を構成する。一次電力コントローラ３０２ｄは、制御信号ＬＤＯＤＲＶを生成するように、組み合わせられた制御信号ＬＤＯ増幅器とドライバ４２２とを備えうる。ＬＤＯ増幅器４２２は、Ｖｒｅｆ３を基準とする出力電圧レベルＶＯＵＴを維持するために、パスエレメント４２４を備える電力段を制御するための電圧基準ブロック３０６から基準電圧Ｖｒｅｆ３を受信する。いくつかの実施形態において、例えば、パスエレメント４２４は、ＮチャネルＭＯＳＦＥＴでありうる。
【００３７】
[0049]  図５は、一次電源から電力をタップすることによって二次電源として構成される負荷スイッチの典型的な構成を図示する。図は、電力段５０２の出力ＶＯＵＴに接続された２つの負荷スイッチ５１２、５１４を示す。示される例において、負荷スイッチ５１２、５１４は、それぞれの負荷スイッチ制御信号ＥＸＴＳＥＱ２およびＥＸＴＳＥＱ３によって制御される。負荷スイッチ制御信号ＥＸＴＳＥＱ２およびＥＸＴＳＥＱ３が、それぞれ負荷スイッチ５１２および５１４をオンにする場合、電力は、バックコンバータ（一次電源）の電力段５０２からタップされ、負荷スイッチに接続された負荷（図示されない）に提供される。考察は、これから、負荷スイッチ制御信号ＥＸＴＳＥＱ０、ＥＸＴＳＥＱ１、ＥＸＴＳＥＱ２、およびＥＸＴＳＥＱ３を生成する二次電力コントローラ３０４ａ−３０４ｄの説明に変わる。
【００３８】
[0050]  いくつかの実施形態において、電力制御デバイス３００は、ダブルデータレート（ＤＤＲ）メモリデバイスをサポートするように構成されることができる一次電力コントローラを含みうる。ＶＤＤＱと呼ばれる供給電圧は、ＤＤＲメモリを備える論理、Ｉ／Ｏ、およびコアに電力供給する。ＤＤＲメモリデバイスのための電流規格に従って、ＶＤＤＱは、２．５Ｖ、１．８Ｖ、または１．５Ｖにセットされることができる。ＤＤＲ規格は、論理ハイ（logic high）（「１」）と論理ロー（logic low）（「０」）との間の閾値を提供する基準電圧ＶＴＴを呼び出す。基準電圧ＶＴＴは、通常、０．４９×ＶＤＤＱから０．５１×ＶＤＤＱの範囲内であるように指示され、供給電圧ＶＤＤＱで変化するように適応するだろう。
【００３９】
[0051]  従って、図４に関して、電力制御デバイス３００の特定の実施形態において、電力コントローラ３０２ｃは、ＤＤＲアプリケーションについて構成されることができる。電力制御デバイス３０２ｃは、基準電圧ＶＴＴを生成するように使用されることができ、それは、次に、ＤＤＲメモリデバイスによって使用されることができる。
【００４０】
[0052]  図４Ｃは、図３で図示されたＶＴＴ構成ブロック３０６ａの詳細を示す。いくつかの実施形態において、ＶＴＴ構成ブロック３０６ａは、信号ＤＤＲＯＰＴによって制御される、２つの単極双投スイッチ４３２、４３４を含みうる。ＤＤＲＯＰＴ信号は、メモリ３２４で記憶されたデータ値に基づきうる。例えば、システム制御論理３２２は、メモリ３２４を読み取ることができ、メモリの読出されるデータに従って、ＤＤＲＯＰＴをアサートする。いくつかの実施形態において、ＤＤＲＯＰＴ信号は、ＳＤＡピン（図３）を介したＩ２Ｃ通信干渉から、リアルタイムでセットされうる。
【００４１】
[0053]  スイッチ４３２は、入力ピンＥＮＶ２／ＶＴＴＦＢを介して外部から提供された電圧レベルと電圧基準ブロック３０６のＶｒｅｆ２出力との間を選択する。スイッチ４３２（Ｖｒｅｆ２Ａ）の出力は、電力コントローラ３０２ｃを備える誤差増幅器４１０に流入する。スイッチ４３４は、入力ピンＥＮＶ２／ＶＴＴＦＢを介して外部から提供された電圧レベルおよび接地電位（接地レジスタＲを介する）の間を選択する。
【００４２】
[0054]  電力コントローラ３０２ｃがＤＤＲメモリデバイスとともに使用されるように構成されない場合、次に、ＤＤＲＯＰＴ信号は、デアサートされ（de-asserted）うる（例えば、論理ＬＯ）。従って、スイッチ４３２、４３４は、それらの「０」ポジションに動作されうる。電圧基準ブロック３０６のプログラマブルＶｒｅｆ２出力は、スイッチ４３２を介して、誤差増幅器４１０に流入する。内部信号ＥＮ２Ａは、スイッチ４３４を介して、ＥＮＶ２／ＶＴＴＦＢピンに接続され、それは、外部から提供された論理ＨＩと結び付けられうる。信号ＥＮ２Ａは、電力コントローラ３０２ｃが内部で生成されたＶｒｅｆ２から動作していることを知るために、回路（例えば、制御論理３２２）によって使用されうる。例えば、いくつかの実施形態において、システム制御論理３２２は、バックコンバータをオンにするために、従来の「ソフトスタート」シーケンスを実行することができ、それによって基準電圧Ｖｒｅｆ２は、０Ｖからその最終値へ徐々にランプアップさせる。
【００４３】
[0055]  電力コントローラ３０２ｃがＤＤＲメモリデバイスとともに使用されるように構成されると、次に、ＤＤＲＯＰＴ信号は、例えば、上述されたように、アサートされうる（例えば、論理ＨＩ）。スイッチ４３２、４３４は、ＤＤＲＯＰＴ信号によって、それらの「１」ポジションに動作されうる。ＥＮＶ２／ＶＴＴＦＢピンは、０．４９×ＶＤＤＱから０．５１×ＶＤＤＱの範囲である外部から提供された基準電圧に接続されるだろう。この外部から提供された基準電圧は、スイッチ４３２を介して誤差増幅器４１０に流入し、よって、ＶＴＴを生成するための適切な基準電圧を提供する。
【００４４】
[0056]  いくつかの実施形態において、電力コントローラ３０２ａ−３０２ｃは、連続導通モード、または不連続導通モード（「パルススキッピング（pulse skipping）」モードと呼ばれうる）の、２つの一般に知られている動作のモードのうちの一方で、それぞれ電力段を動作しうる。しかしながら、電力コントローラ３０２ｃがＤＤＲモードで構成される場合、電力コントローラは、連続導通モードでＶＴＴを作り出すために動作されうる。従って、いくつかの実施形態において、ＥＮ２Ａ信号は、ＤＤＲＯＰＴ信号がアサートされる場合、スイッチ４２４を介して論理ＬＯに接続されうる。システム制御ロジック３２２は、連続導通モードでのみ動作する電力コントローラ３０２ｃを制限することによって、ＬＯをアサートされるＥＮ２Ａ信号に応答しうる。
【００４５】
[0057]図５Ａは、ＶＤＤＱを作り出すために電力コントローラ（例えば、３０２ｂ）を使用し、およびＶＴＴを作り出すために電力コントローラ３０２ｃへのＶＤＤＱに基づいて、基準電圧を流入する典型的なＤＤＲモード構成を図示する。電力段５２２は、ＶＤＤＱを提供する。ＶＤＤＱのための電圧レベルは、Ｖｒｅｆ１に対して適切なレベルを生成するための基準電圧ブロック３０６をプログラムすることによって、１．５Ｖ、１．８Ｖ、または２．５Ｖにセットされうる。電圧デバイダネットワーク５２４は、ＥＮＶ２／ＶＴＴＦＢピンに接続されることができるＶＤＤＱ（１／２×ＶＤＤＱ）の二分割出力を提供する。電力段５４２は、電力段３０２ｂから作り出される１／２×ＶＤＤＱを基準としてＶＴＴを提供するために、電力コントローラ３０２ｃによって制御されうる。
【００４６】
[0058]図６を参照すると、モジュール３０４は、スルーレートユニット６０２を備えることができ、それは、１×出力、および２×出力である２つの出力レベルを提供する。スルーレートユニット６０２の出力の各々は、制御ユニット６０４ａ、６０４ｂ、６０４ｃ、６０４ｄに流入し、それは、各負荷スイッチ制御信号ＥＸＴＳＥＱ０、ＥＸＴＳＥＱ１、ＥＸＴＳＥＱ２、ＥＸＴＳＥＱ３を生成する。各二次電力コントローラ３０４ａ−３０４ｄは、従って、それぞれの制御ユニット６０４ａ−６０４ｄとの組み合わせで動作するスルーレートユニット６０２を備えうる。
【００４７】
[0059]スルーレートユニット６０２は、システム制御論理３２２からの様々な信号を受信する。例えば、クロック信号ＣＬＫＳＲＣ＃は、スルーレートユニット６０２に関する時間軸を提供する。システム制御論理３２２は、各二次電力コントローラ３０４ａ−３０４ｄがアクティブであるために別々のクロック信号ＣＬＫＳＲＣ＃をアサートしうる。システム制御信号３２２はまた、アクティブである二次電力コントローラ３０４ａ−３０４ｄに対応するイネーブル信号ＳＲＣＥＮ０、ＳＲＣＥＮ１、ＳＲＣＥＮ２、ＳＲＣＥＮ３をアサートする。
【００４８】
[0060]モードセレクタ６０６は、各一次電力コントローラ３０２ａ−３０２ｃに対応するモードインジケータＨＶＯ０、ＨＶＯ１、ＨＶＯ２を選択する。モードインジケータは、対応する一次電力コントローラ３０２ａ−３０２ｄが高電圧モード（例えば、出力２．５Ｖ−５．０Ｖ）で動作するか、低電圧モード（出力０．５Ｃ−２．５Ｖ）で動作するかを指示する。システム制御論理３２２は、一次電力コントローラ３０２ａ−３０２ｃのうちの１つを識別するために、ビットＩＣＨＩ００およびＩＣＨＩ０１をアサートする。例えば、「００」ｂは、一次電力コントローラ３０２ａと関連付けられることができ、そのためＨＶＯ０を選択し、「０１」ｂは、一次電力コントローラ３０２ｂと関連付けられることができ、そのためＨＶＯ１を選択し、また、「１０」ｂは、一次電力コントローラ３０２ｃと関連付けられることができ、そのためＨＶＯ２を選択する。いくつかの実施形態において、モードセレクタ６０６は、どちらの二次電力コントローラ３０４ａ−３０４ｄがアクティブであるか、またどちらの一次電力コントローラ３０２ａ−３０２ｃがアクティブな二次電力コントローラに関連するかに依存して、制御ユニット６０４ａ−６０４ｄの各々に対してモードインジケータＨＶＯ０、ＨＶＯ１、またはＨＶＯ２のうちの１つを出力するマルチプレクサ（例えば、４：１ｍｕｘ）でありうる。
【００４９】
[0061]  制御ユニット６０４ａ−６０４ｄは、対応するイネーブル信号（例えば、ＥＮＡ＿ＳＲＣ０）およびディセーブル信号（例えば、ＥＯＳＲＣ０）を各々有し、それは、システム制御ロジック３２２がスルーレートユニット６０２の動作に合わせるためにアサートしうる。
【００５０】
[0062]  図６Ａは、スルーレートユニット６０２および制御ユニット６０４ａの詳細を示し、それは、二次電力コントローラ３０４ａとして一緒に動作する。制御ユニット６０４ａ−６０４ｂは、同様に構成される。二次電力コントローラ６０４ｂは、スルーレート６０２と制御ユニット６０４ｂとの組み合わせを備え、二次電力コントローラ３０４ｃは、スルーレート６０２と制御ユニット６０４ｃ等との組み合わせを備える。
【００５１】
[0063]  スルーレートユニット６０２は、入来クロック信号ＣＬＫＳＲＣ０によってセットされたレートでパルスを生成するための「ワンショット（one-shot）」を含む。ワンショットは、クロック信号ＣＬＫＳＲＣ０によってセットされたレートにおいてキャパシタＣｓｒｃを充電するために重複しない（ＮＯＬ）スイッチを動作する。キャパシタＣｓｒｃを渡って接続された接地スイッチは、システム制御論理３２２がイネーブル信号ＳＲＣＥＮ０をアサートするまで、放電状態にあるキャパシタを維持する。キャパシタ電圧ＶＣＳＲＣは、バッファ６１２に流入する。バッファ６１２は、２つの利得ファクタを有する非反転増幅器として構成されるオペアンプを備えうる。バッファ６１２の出力は、オペアンプの２×利得を反映するために、「２×出力」として示されうる。「１×出力」と称される別の出力は、レジスタデバイダフィードバックネットワークから取られ、また単位利得（unity gain）を有する。
【００５２】
[0064]  制御ユニット６０４ａは、負荷スイッチ制御信号ＥＸＴＳＥＱ０を出力する出力ドライバ６２２を含み、それは、いくつかの実施形態において、ＭＯＳＦＥＴデバイスでありうる。出力ドライバ６２２は、３つのスイッチ６２４、６２６、および６２８のうちのいずれかをクローズすることによって、オンにされうる。スイッチ６２４は、出力ドライバ６２２のゲートにバッファ６１２の１×出力を接続するだろう。スイッチ６２６は、出力ドライバ６２２のゲートにバッファ６１２の２×出力を接続するだろう。スイッチ６２８は、出力ドライバ６２２のゲートにＶＤＤＨを接続し、それは、いくつかの実施形態において、１０Ｖでありうる。モードセレクタ６０６からのモードインジケータＨＶＯ０、ＨＶＯ１、またはＨＶＯ２とともに、信号ＥＮＡ＿ＳＲＣ０およびＥＯＳＲＣ０は、論理６３２に従ってスイッチ６２４−６２８の開閉を制御する。
【００５３】
[0065]  図６Ａで示される時に二次電力コントローラ３０４ａの動作が、図７のタイミングチャートに従ってこれから説明される。一般に、本開示の原理に従って、スルーレートユニット６２４は、負荷スイッチ６１０のスルーレートを制御することができる、負荷スイッチ制御信号ＥＸＴＳＥＱ０を生成する。これは、負荷スイッチが接続される一次電源によって決定される最終出力電圧レベルに対して、負荷スイッチ６１０が、段階的な方法でオンにされることを可能にする。負荷スイッチ６１０がその最終出力電圧レベルに到達した後、二次電力コントローラ６０４ａは、オフにされるときまで（例えば、パワーダウン動作中）、オンの状態で負荷スイッチを維持することができる。
【００５４】
[0066]  図７を参照すると、システム制御論理３２２は、二次電力コントローラ３０２ａをイネーブルする準備ができている場合、クロック信号ＣＬＫＳＲＣ０をアサートし、それは、負荷スイッチ６１０のスルーレートをセットするだろう。例えば、メモリ３２４は、各二次電力コントローラ３０４ａ−３０４ｄのためのスルーレートを表すデータを記録しうる。データは、適切なクロック信号ＣＬＫＳＲＣ＃を生成するためのシステム制御論理３２２によって使用されうる。
【００５５】
[0067]  クロック信号ＣＬＫＳＲＣ０をアサートすることは、ワンショットランニング（one-shot running）を開始するだろう。しかしながら、システム制御論理３２２がＳＲＣＥＮ０をアサートするまで、キャパシタＣｓｒｃは、充電しない。システム制御論理３２２は、二次電力コントローラ３０４ａに関連する一次電力コントローラ３０２ａ−３０２ｃに従って、モードセレクタ６０６上のＩＣＨＩ００およびＩＣＨＩ０１ビットをセットしうる。関連付けられた一次電力コントローラの高電圧モードインジケータＨＶＯ＃は、論理６３２へモードセレクタ６０６を通して流入する。
【００５６】
[0068]  図７のタイムポイントＡにおいて、システム制御論理３２２は、ＥＮＡ＿ＳＲＣ０およびＳＲＣＥＮ０をアサートしうる（ＥＯＳＲＣ０は、この時間においてデアサートされる）。高電圧モードインジケータＨＶＯ＃に従って、出力ドライバ６２２は、スイッチ６２４を介した１×出力、またはスイッチ６２６を介した２×出力のどちらかに接続されるだろう。例えば、ＨＶＯ＃インジケータが高電圧動作を指示する場合、出力ドライバ６２２は、２×出力に接続されるだろう。本願のこの態様は、下記でさらに詳細に説明されるだろう。
【００５７】
[0069]  ワンショットがキャパシタＣｓｒｃを変更する場合、キャパシタ電圧ＶＣＳＲＣは、階段状に増大し、出力ドライバ６２２を稼働し始め、開ループ制御に従った待ち時間がありうる。負荷スイッチ制御信号ＥＸＴＳＥＱ０は、徐々に増大し、そのため負荷スイッチ６１０のスルーレート制御を提供し、また徐々に負荷スイッチをオンにする。図７で見られるように、負荷スイッチ６１０の電圧出力ＶＬＳＷ０は、ＶＣＳＲＣの階段状増加に合わせてランプアップ（スルー）し始める。
【００５８】
[0070]  本願の特定の実施形態において、システム制御ロジック３２２は、クロック信号ＣＬＫＳＲＣ０の３５７チック（tic）を数え、その時間期間において、０Ｖ−３．５ＶからＶＣＳＲＣをランプさせる。これは、ワンショットＴＯＮのパルス幅を適切に設計することによって達成されることができる。当然、これらの設計パラメータが本開示の特定の実施形態に対して固有であり、他の値が使用されることは、明らかだろう。図７のタイムポイントＢにおいて、最終チックが数えられると、システム制御論理３２２は、スルーレート制御の終点を指定するための信号ＥＯＳＲＣ０をアサートする。ＥＯＳＲＣ０がアサートされると、論理６３２は、スイッチ６２４および６２６にオープンさせ、スイッチ６２８にクローズさせる。スイッチ６２８がＶＤＤＨへドライバ６２２を引き寄せ、それは、出力ドライバ６２２を完全にオンにするのに十分な電圧レベルであり（例えば、１０Ｖ）、それは、負荷スイッチ６１０を完全にオンにする。
【００５９】
[0071]  タイムポイントＣにおいて、負荷スイッチ６１０をオフにする時間である場合、システム制御装置３２２は、ＥＮＡ＿ＳＲＣ０をデアサートされうる。これは、スイッチ６２８をオープンにし、そのため出力ドライバ６２２をオフにするだろう。
【００６０】
[0072]  低電圧モードの間および高電圧モード動作の間のスルーレートユニット６０２の動作がこれから説明されるだろう。一次電力コントローラ３０２ａ−３０２ｃが０．５Ｖ−２．５Ｖの範囲において、低電圧モードで動作しうることを思い出されたい。したがって、図６Ａを参照して、低電圧モードにおいて、負荷スイッチ６１０のドレインは、最大でＶＯＵＴ＝２．５Ｖに接続され、それは、負荷スイッチが低電圧モードで接続される一次電源の最大出力電圧である。上記で説明されたように、システム制御ロジック３２２は、０Ｖ−３．５ＶからＶＣＳＲＣをランプするために、スルーレートユニット６０２を動作する。上記で説明されたように、低電圧モード動作において、出力ドライバ６２２は、バッファ６１２の１×出力によって稼働され、それは、０Ｖ−３．５Ｖから変化するだろう。同様に、出力ドライバ６２２および負荷スイッチの電圧閾値Ｖｔｈを考慮して、負荷スイッチ６１０は、約３．５ＶへＥＸＴＳＥＱ０によって稼働されるだろう。ＥＸＴＳＥＱ０を約３．５Ｖへランプすることによって、スルーレートユニット６０４は、一次電源が、システム制御論理が信号ＥＯＳＲＣ０をアサートする時間（例えば、図７のタイムポイントＢ）によって、低電圧モードで作り出すどんな出力電圧に対しても、負荷スイッチ６１０がスルーされることを確定することができる。
【００６１】
[0073]  例えば、図７を参照すると、タイミングチャートは、負荷スイッチ６１０が、１．２Ｖの電圧レベルを出力するように構成される一次電源に接続された場合の例を図示する（すなわち、低電圧モード）。タイムポイントＤにおいて、出力ドライバ６２２がスイッチ６２８によってＶＤＤＨへ引き上げられる場合、タイムポイントＢの前に負荷スイッチ６１０の出力電圧は、１．２Ｖへスルーされている。
【００６２】
[0074]  一方、負荷スイッチ６１０が接続される一次電源は、高電圧モード動作で構成され、一次電源の出力電圧は、２．５Ｖ−５．０Ｖの範囲で動作されうる。上述されたように、出力ドライバ６２２は、モードインジケータが高電圧モード動作を指示するため、高電圧モードにおいてバッファ６１２の２×出力によって稼働されるだろう。２×出力の出力電圧は、０．０Ｖ−０．７Ｖの範囲に渡る。従って、負荷スイッチ制御信号ＥＸＴＳＥＱ０は、約７．０Ｖへランプし、それは、一次電源が、システム制御論理が信号ＥＯＳＲＣ０をアサートする時間（例えば、図７のタイムポイントＢ）によって、高電圧モードで作り出すどんな出力電圧に対しても、負荷スイッチ６１０がスルーされることを確定することができる。
【００６３】
[0075]  本開示の態様は、シーケンス制御である。本開示に従って、システム制御倫理３２２は、一次電力制御３０２ａ−３０２ｄおよび二次電力制御３０４ａ−３０４ｄのシーケンスを制御することができ、ここでは、より便宜的に、集合的に「チャネル」と呼ばれる。メモリ３２４は、チャネルをイネーブルするために、順番を指示するためのシステム制御論理３２２によって使用されることができるデータを記憶しうる。一般に、チャネルは、所与の設計に適している任意の順番でイネーブルされうる。加えて、１つまたは複数のチャネルは、同時にイネーブルされうる。二次電力コントローラによって制御された負荷スイッチは、負荷スイッチがオンにされる場合、出力に対して電力を有することを確実にするために、二次電力コントローラは、その関連付けられた一次電力コントローラがすでにイネーブルされた後にのみイネーブルされるだろうことが、当然明らかとなるだろう。
【００６４】
[0076]  下記は、チャネルアクティベーションシーケンス（channel activation sequences）の実例を図示し、ここで、Ｐｉは、i番目の一次電力コントローラを示し、一次電力コントローラ３０２ａ−３０２ｄのうちの任意の１つであることができる。同様に、Ｓｉは、各シーケンスにおけるｉ番目の二次電力コントローラを表し、二次電力コントローラ３０４ａ−３０４ｄのうちの任意の１つであることができる。
【００６５】
・Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｓ１、Ｓ２、Ｓ３、Ｓ４−ここで、第一に、一次電力コントローラがシーケンスでイネーブルされ、次に、二次電力コントローラがシーケンスでイネーブルされる
・Ｐ１、Ｓ１、Ｐ２、[Ｓ２、Ｓ３］、Ｐ３、Ｓ４、Ｐ４−ここで、一次電力コントローラＰ１が第一にイネーブルされ、続いて、二次電力コントローラＳ１が、続いて、別の一次電力コントローラＰ２等がイネーブルされる。括弧の表記は、二次電力コントローラＳ２およびＳ３が同時にイネーブルされることを示す。このシーケンスの例は、Ｓ１がＰ１から電力供給され、Ｓ２およびＳ３がＰ２からの電力を使用し、またＳ４は、Ｐ３からの電力を使用する場合に、適切でありうる。Ｐ４が任意の二次電力コントローラに関連づけられていないことに留意されたい。
【００６６】
・Ｐ１、[Ｓ１、Ｓ２］、Ｐ２、Ｓ３−このシーケンスは、電力コントローラの全てがイネーブルされる必要はないことを図示しており、一次電力コントローラのうちの２つ、および二次電力コントローラのうちの３つのみのアクティベーションを示す。例えば、設計は、２つの一次電源および３つの二次電源のみを使用しうる。
【００６７】
[0077]  本開示の態様は、同期化された動作である。本開示に従って、システム制御論理３２２は、シーケンスにおいて次のチャネルをイネーブルする場合に制御するために、チャネルのシーケンスのアクティベーションを同期化しうる。システム制御ロジック３２２は、任意の数の同期トリガを使用するために（例えば、メモリ３２４内に格納された構成データを使用して）プログラムされうる。いくつかの実施形態において、トリガは時間遅延でありうる。例えば、システム制御ロジック３２２は、シーケンスにおいて次のチャネルをアクティベートする前に、１つのチャネルをアクティベートした後、いくつかの時間期間に対する遅延にプログラムされうる。
【００６８】
[0078]  いくつかの実施形態において、システム制御ロジック３２２は、トリガとして外部で生成された信号を受信するために、電力制御デバイス３００上の１つまたは複数のピンを使用しうる。下記で説明されるように、電圧モニタリング回路は、過電圧および不足電圧状態を検出するために提供されうる。起動中、システム論理３２２は、シーケンスにおいて次のチャネルをイネーブルする時を決定するためのトリガとして不足電圧信号を使用しうる。例えば、システム制御論理３２２は、現在のチャネルについての不足電圧状態がデアサートされる、または、時間期間が経過した後の、後のチャネルをイネーブルしうる。
【００６９】
[0079]  さらに他の実施形態において、トリガは、Ｉ２Ｃバス（図３のＳＤＡピン）上の通信でありうる。例えば、電力制御デバイス３００に対する外部の論理は、Ｉ２Ｃバスに渡るシステム制御論理３２２へのトリガリングメッセージ（triggering message）を通信しうる。
【００７０】
[0080]  本開示の特定の態様は、高電圧および低電圧検出でありうる。いくつかの実施形態において、電力制御デバイス３００は、それぞれの一次電力コントローラ３０２ａ−３０２ｄおよび二次電力コントローラ３０４ａ−３４０ｄによって制御される、一次電源および二次電源の各々上の高電圧および低電圧状態についてモニタリングすることを提供しうる。電力制御デバイス３００は、過電圧および不足電圧状態についてモニタリングするためのモニタリング回路を含みうる。任意のどちらかの状態が起こった場合、ＰＧＯＯＤピン（図３）は、デアサートされうる。ＰＧＯＯＤピンは、過電圧または不足電圧状態が起こっていることを決定するための電力制御デバイス３００の外側で論理によって使用されうる。
【００７１】
[0081]  図８は、一次電力コントローラ３０２ａ−３０２ｄに使用されることができるモニタリング回路８００の実施形態を図示する。いくつかの実施形態において、モニタリング回路８００の事例が各一次電力コントローラ３０２ａ−３０２ｄに提供される。信号線ラベルにおける「１」設計によって示されるように、図は、一次電力コントローラ３０２ｂのためのモニタリング回路８００を示す。同様に、モニタリング回路は、他の一次電力コントローラの各々に提供される。
【００７２】
[0082]  入力ピンＣＳＬ１は、一次電力コントローラ３０２ｂによって制御される一次電源の出力ＶＯＵＴ（例えば、図５に参照されるバックコンバータの電力段）に接続される。コンパレータセクション８０２は、一次電力コントローラ３０２ｂと関連付けられた（電圧基準ブロック３０６からの）基準電圧Ｖｒｅｆ１に対してＶＯＵＴを比較する。
【００７３】
[0083]  電圧基準ブロック３０６の出力電圧範囲は、０．５Ｖ−２．５Ｖである。従って、Ｖｒｅｆ１は、０．５Ｖおよび２．５Ｖの間のいくつかの値でありうる。各一次電源が高電圧モード（例えば、２．５Ｖ−５．０Ｖ）で、または、低電圧モード（例えば、０．５Ｖ−２．５Ｖ）で動作されうることを思い出されたい。従って、一次電源が、モードインジケータＨＶＯ１によって、高電圧モードで動作しているか、低電圧モードで動作しているかに依存して、本開示に従って、スイッチ８０４は、コンパレータセクション８０２に対して１／２×ＣＳＬ１（電圧デバイダ８０６を介する）またはＣＳＬ１を流入するだろう。
【００７４】
[0084]  コンパレータセクション８０２は、過電圧（ＯＶ）コンパレータおよび不足電圧（ＵＶ）コンパレータを備えうる。ＯＶおよびＵＶコンパレータは、それらのそれぞれの非反転および反転入力上の電圧基準ブロック３０６からＶｒｅｆ１を受信する。ＶＴＨＯＶ１は、過電圧決定のためのプログラマブル閾値である。ＶＴＨＵＶ１は、不足電圧決定のためのプログラマブル閾値である。いくつかの実施形態において、メモリ３２４は、ＶＴＨＯＶ１およびＶＴＨＵＶ１を決定するために使用されることができる閾値データを記憶しうる。例えば、メモリ３２４は、ＶＴＨＯＶ１がＶｒｅｆ１のパーセンテージとして決定され、ＶＴＨＵＶ１がＶｒｅｆ1のパーセンテージとして決定されるように、パーセンテージ値を記憶しうる。
【００７５】
[0085]  ＯＶコンパレータは、Ｖｒｅｆ１が過電圧状態を示すために比較された数に満たない場合、モードインジケータＨＶＯ１に依存して、数（１／２ＶＯＵＴ−ＶＴＨＯＶ１）または数（ＶＯＵＴ−ＶＴＨＯＶ１）とＶｒｅｆ１とを比較し、信号ＯＶ＿ＣＨ１をアサートする。ＵＶコンパレータは、Ｖｒｅｆ１が不足電圧状態を示すために比較された数より大きい場合、モードインジケータＨＶＯ１に従って、数（１／２ＶＯＵＴ−ＶＴＨＵＶ１）または数（ＶＯＵＴ−ＶＴＨＯＶ１）とＶｒｅｆ１とを比較し、信号ＵＶ＿ＣＨ１をアサートする。
【００７６】
[0086]  ２００ｎＳおよび４００ｎＳの時間遅延は、雑音環境のケースにおいて信号遅延を提供し、ここで、小さい電圧変動がありうる。同様の理由から、ＯＶおよびＵＶコンパレータは、ＯＶ＿ＣＨ１およびＵＶ＿ＣＨ１にフラッタ（flutter）させることができる小さい電圧変動を可能にするためのヒステリシス（例えば、２５ｍｖ）を含みうる。
【００７７】
[0087]  ＯＶリセットコンパレータの動作およびＯＶ２５ｍＶコンパレータは、Ｖｒｅｆ１またはモードインジケータＨＶＯ１に頼っておらず、よって、論じられない。
【００７８】
[0088]  図８で示されるモニタリング回路は、電力コントローラ３０２ｂによって制御された電力段の出力電圧をモニタリングするためでありうる。同様の回路が電力コントローラ３０２ｃについて提供されており、動作は、同じである。しかしながら、電圧基準Ｖｒｅｆ２は、ＤＤＲモードが実施されているかどうかに依存して、電圧基準ブロック３０６の出力であるか、または外部から提供されたレベルでありうることを、図４Ｃから思い出されたい。従って、電力コントローラ３０２ｃのためのモニタリング回路のコンパレータセクション８０２は、過電圧または不足電圧状態を検出するために、適切な基準電圧Ｖｒｅｆ２を自動的に受信するだろう。
【００７９】
[0089]  図9は、二次コントローラ３０４ａ−３０４ｄに使用されることができるモニタリング回路９００の実施形態を図示する。いくつかの実施形態において、モニタリング回路９００の事例が各二次電力コントローラ３０４ａ−３０４ｄに提供される。信号線ラベル「０」設計によって示されるように、図は、二次電力コントローラ３０４ａのためのモニタリング回路９００を示す。同様に、モニタリング回路は、他の二次電力コントローラの各々に提供される。
【００８０】
[0090]  入力ピンＳＥＱＦＢ０は、二次電力コントローラ３０４ｂによって制御される二次電源の出力ＶＯＵＴに接続される（例えば、負荷スイッチ９１０等）。コンパレータセクション９０２は、二次電力コントローラ３０４ａと関連付けられた（電圧基準ブロック３０６からの）基準電圧に対してＶＯＵＴを備える。基準電圧は、二次電力コントローラ３０４ａに関連付けられた一次電力コントローラによって制御される電源の出力電圧に基づく。
【００８１】
[0091]  スイッチ９０４は、コンパレータセクション９０２に（電圧デバイダ９０６を介して）１／２×ＳＥＱＦＢ０またはＳＥＱＦＢ０を流入するだろう。二次電力コントローラ３０４ａに関連付けられた一次電源は、高電圧モード（例えば、２．５Ｖ−５．０Ｖ）で、または低電圧モード（例えば、０．５Ｖ−２．５Ｖ）で動作されうる。しかしながら、上記で説明されたように電圧基準ブロック３０６における各電圧の出力電圧範囲（Ｖｒｅｆ  [０−２］）は、０．５Ｖ−２．５Ｖである。従って、関連する一次電源は、高電圧モードで動作している際、スイッチ９０４は、コンパレータセクション９０４へ１／２×ＳＥＱＦＢ０を流入するために、一次電力に従ったモードインジケータＨＶＯ＃によって、動作される。
【００８２】
[0092]  二次電力コントローラ３０４ａは、一次電力コントローラ３０２ａ−３０２ｃのうちの任意の１つに関連付けられることができるため、電圧基準セレクタ９０８ａは、二次電力コントローラが関連付けられる一次電力コントローラに対応する基準電圧を選択するために構成されうる。モードセレクタ９０８ｂは、関連付けられる一次電力コントローラの対応するモードインジケータを選択するために提供されうる。
【００８３】
[0093]  電圧基準ブロック３０６から来る代わりに、基準電圧Ｖｒｅｆ２が外部から提供された電圧レベルであるケースにおいて、電力コントローラ３０２ｃは、ＤＤＲモードで動作されうることを、図４Ｃから思い出されたい。これは、ラベル「ＶＲＥＦ２Ａ」によって図９で反映され、電圧基準セレクタ９０８ａがＤＤＲモードにおいて外部から提供されたソースからまたは非ＤＤＲモードにおいて電圧基準ブロック３０６からＶｒｅｆ２を受信しうることを示している。
【００８４】
[0094]  ＶＴＨＯＶＬＳＷ０は、過電圧決定のためのプログラマブル閾値である。ＶＴＨＵＶＬＳＷ０は、不足電圧決定のためのプログラマブル閾値である。いくつかの実施形態において、メモリ３２４は、ＶＴＨＯＶＬＳＷ０およびＶＴＨＵＶＬＳＷ０を決定するために使用されることができる閾値パラメータを記憶しうる。例えば、メモリ３２４は、ＶＴＨＯＶＬＳＷ０が電圧基準セレクタ９０８ａによって選択される基準電圧の割合として決定され、ＶＴＨＵＶＬＳＷ０は、選択された基準電圧の割合として決定されるように、割合の値を記憶しうる。
【００８５】
[0095]  図９におけるＯＶコンパレータおよびＵＶコンパレータの動作は、図８において説明されたものと同じである。
【００８６】
[0096]  図１０は、一次電力コントローラ３０２ｄに使用されることができるモニタリング回路１０００の実施形態を図示する（すなわち、低ドロップアウトコントローラ）。入力ピンＬＤＯＦＢは、一次電力コントローラ３０２ｄによって制御される電力段１０１０の出力ＶＯＵＴに接続される。コンパレータセクション１００２は、電圧基準ブロック３０６からの基準電圧Ｖｒｅｆ３に対してＶＯＵＴを比較する。図１０におけるＯＶコンパレータおよびＵＶコンパレータの動作は、図８において説明されたものと同じである。
【００８７】
[0097］  上記の説明は、どのように特定の実施形態の態様が実施されうるかの例とともに本開示の様々な実施形態を図示する。上記の例は、実施形態のみであるとみなされるべきでなく、下記の特許請求の範囲によって定義されるような特定の実施形態の柔軟性および利点を説明するために示される。上記の開示および下記の特許請求の範囲に基づいて、他の配置、実施形態、実現、および同等のものが、特許請求の範囲によって定義されるような本開示の範囲から逸脱することなく用いられうる。
【００８８】
[0098]  下記に特許請求の範囲が記載される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[Ｃ１]
回路であって、
複数の電圧基準出力を有する電圧基準生成器と、ここにおいて、各電圧基準出力は、選択可能な電圧レベルを有する、
複数の一次電力コントローラと、ここにおいて、各一次電力コントローラは、前記電圧基準生成器の前記電圧基準出力のうちの１つから電圧基準レベルを受信するために接続され、各一次電力コントローラは、前記電圧基準レベルを基準とする出力電圧を作り出すように電力段の動作を制御することができる切替器制御信号を生成するように動作する、
前記電圧基準生成器から第１の電圧基準出力を受信するために接続された第１の入力、外部から提供された電圧レベルへの接続のための第２の入力、および第１の一次電力コントローラに接続された電圧基準出力を有するセレクタ回路と、を備え、ここにおいて、前記第１の一次電力コントローラは、前記第１の電圧基準出力または前記外部から提供された電圧レベルを選択的に基準とすることができる、回路。
[Ｃ２]
メモリをさらに備え、ここにおいて、前記セレクタ回路は、前記メモリからデータを受信することができるセレクタ入力をさらに備える、Ｃ１に記載の回路。
[Ｃ３]
通信ポートをさらに備え、ここにおいて、前記セレクタ回路は、前記通信ポートからデータを受信することができるセレクタ入力をさらに備える、Ｃ１に記載の回路。
[Ｃ４]
複数の二次電力コントローラをさらに備え、各二次電力コントローラは、前記一次電力コントローラのうちの１つに関連付けられ、各二次電力コントローラは、前記各二次電力コントローラに関連付けられた前記一次電力コントローラの前記電圧基準レベルを基準とする出力電圧を選択可能なスルーレートで作り出すように負荷スイッチを制御することができる負荷スイッチ制御信号を生成するように動作する、Ｃ１に記載の回路。
[Ｃ５]
スルー信号を作り出すように動作するスルーレートコントローラをさらに備え、各第２の電力コントローラは、前記負荷スイッチ制御信号を作り出すように、前記スルー信号に選択的に接続され、前記スルー信号によって制御されるドライバを備える、Ｃ４に記載の回路。
[Ｃ６]
前記ドライバは、前記負荷スイッチ制御信号を作り出すように定電圧電位によってさらに選択的に制御される、Ｃ５に記載の回路。
[Ｃ７]
前記スルーレートコントローラの動作周波数を制御するクロック信号をさらに備え、前記クロック信号は、前記スルーレートコントローラに接続される前記第２の電力コントローラに依存して選択可能である、Ｃ５に記載の回路。
[Ｃ８]
前記一次電力コントローラのうちの１つと各二次電力コントローラとの間の関連性を示す関連データを記憶するメモリをさらに備える、Ｃ４に記載の回路。
[Ｃ９]
負荷スイッチ制御信号を生成するために、選択可能な順序に従って、前記二次電力コントローラをイネーブルにするための制御信号を作り出すように動作する制御論理をさらに備える、Ｃ４に記載の回路。
[Ｃ１０]
前記制御論理は、イネーブルな二次電力コントローラに関連付けられた前記スルーレートを制御するクロック信号を作り出すようにさらに動作する、Ｃ９に記載の回路。
[Ｃ１１]
前記二次電力コントローラのうちの１つによって制御される負荷スイッチは、前記二次電力コントローラのうちの前記１つに関連付けられた前記一次電力コントローラによって制御される電力段に接続される、Ｃ４に記載の回路。
[Ｃ１２]
集積回路デバイスであって、
複数のそれぞれの電源の動作を制御するための複数の一次電力制御信号を生成するための第１の回路手段と、
前記電源に接続された複数のそれぞれの負荷スイッチの動作を制御するための複数の負荷スイッチ制御信号を生成するための第２の回路手段と、
スルーレート制御信号を生成するための第３の回路手段と、前記第２の回路手段は、前記スルーレート制御信号を使用して負荷スイッチ制御信号を生成するための前記第３の回路手段の出力に選択的に接続するための接続手段を含む、
前記第１の回路手段が、各電源を高電圧モードで動作しているか、または低電圧モードで動作しているかを示す前記各電源に関連付けられたモードインジケータと、
電源と負荷スイッチとの間の関連性を示す関連情報とを記憶するための第４の回路手段と
内部で生成された基準電圧レベルまたは外部から提供された電圧レベルから選択するための第５の回路手段と、
を備え、ここにおいて、第１の一次電力制御信号は、前記第５の回路手段によって選択された電圧レベルに基づいて生成される、
集積回路デバイス。
[Ｃ１３]
前記第５の回路手段は、前記第４の回路手段に記憶されたデータに基づいて、前記内部で生成された基準電圧レベルおよび前記外部から提供された電圧レベルから選択する、Ｃ１２に記載の集積回路。
[Ｃ１４]
通信ポートをさらに備え、ここにおいて、前記第５の回路手段は、前記通信ポートから受信されたデータに基づいて、前記内部で生成された基準電圧レベルおよび前記外部から提供された電圧レベルから選択する、Ｃ１２に記載の集積回路。
[Ｃ１５]
前記第３の回路手段は、第１の負荷スイッチに関連付けられた前記電源の前記モードインジケータに基づいて決定されたレートで前記第１の負荷スイッチの出力をスルーするための前記第１の負荷スイッチについてのスルーレート制御信号を生成する、Ｃ１２に記載の集積回路。
[Ｃ１６]
前記第１の回路手段は、複数の一次電力コントローラ回路を備え、各一次電力コントローラ回路は、対応する一次電力制御信号を生成する、Ｃ１２に記載の集積回路。
[Ｃ１７]
前記第２の回路手段は、複数の制御回路を備え、各制御回路は、対応する負荷スイッチ制御信号を生成する、Ｃ１２に記載の集積回路。
[Ｃ１８]
基準電圧に従って出力電圧を作り出すように前記電源を制御するために前記第１の回路手段によって使用される前記基準電圧を生成するための電圧基準生成器をさらに備える、Ｃ１２に記載の集積回路。
[Ｃ１９]
前記負荷スイッチが接続される前記電圧基準生成器からの前記基準電圧に基づいて、不足電圧および過電圧の状態を検出するために、前記第２の回路手段によって制御される前記負荷スイッチの電圧レベルをモニタリングするためのモニタリング回路をさらに備える、Ｃ１８に記載の集積回路。
[Ｃ２０]
前記第４の回路手段は、各負荷スイッチに対応するスルーレートパラメータを記憶し、ここにおいて、前記第３の回路手段は、第１のスルーレート制御信号によって制御される前記負荷スイッチに対応する前記スルーレートパラメータを使用して、前記第１のスルーレート制御信号を生成する、Ｃ１２に記載の集積回路。
[Ｃ２１]
回路における方法であって、
複数の電源に関連付けられた複数の基準電圧レベルを示す構成データを前記回路に記憶することと、
対応する電圧レベルを出力するように、それらの対応する基準電圧レベルに従って前記電源を動作するための複数の一次制御信号を前記回路内で生成することと、
一次電源に接続された負荷スイッチを動作するための複数の二次制御信号を前記回路内で生成することと、ここにおいて、前記二次制御信号は、前記各負荷回路が接続される前記一次電源に対応する前記回路に記憶された前記基準電圧レベルに従って、各負荷スイッチのスルーレートを制御する、
を備え、
ここにおいて、第１の一次制御信号を生成することは、前記第１の一次制御信号を生成するために、内部で生成された基準電圧レベルおよび外部から提供された電圧レベルから選択することを含む、
方法。
[Ｃ２２]
前記一次制御信号を使用して、前記回路に接続された電源を制御することと、前記二次制御信号を使用して、前記回路に接続された負荷スイッチを制御することと、をさらに備える、Ｃ２１に記載の方法。
[Ｃ２３]
前記一次制御信号および前記二次制御信号が生成されるシーケンスを示す構成データを前記回路に記憶することをさらに備える、Ｃ２１に記載の方法。
[Ｃ２４]
前記負荷スイッチの出力電圧レベルをモニタリングすることと、前記記憶された基準電圧レベルと前記負荷スイッチの前記出力電圧レベルの比較に基づいて、不足電圧信号または過電圧信号をトリガするために前記回路に記憶された前記基準電圧レベルを使用することと、をさらに備える、Ｃ２１に記載の方法。
【図１】
0006297536.tif 000002
【図２】
0006297536.tif 000003
【図２Ａ】
0006297536.tif 000004
【図３】
0006297536.tif 000005
【図４Ａ】
0006297536.tif 000006
【図４Ｂ】
0006297536.tif 000007
【図４Ｃ】
0006297536.tif 000008
【図５】
0006297536.tif 000009
【図５Ａ】
0006297536.tif 000010
【図６】
0006297536.tif 000011
【図６Ａ】
0006297536.tif 000012
【図７】
0006297536.tif 000013
【図８】
0006297536.tif 000014
【図９】
0006297536.tif 000015
【図１０】
0006297536.tif 000016