(57)【特許請求の範囲】
【請求項１】
一次巻線と二次巻線と補助巻線を有する電圧変換用のトランスと、該トランスの一次巻線に間欠的に電流を流すためのスイッチング素子と、前記トランスの一次巻線に流れる電流に比例した電圧と前記トランスの補助巻線に誘起される電圧に比例した電圧が入力されることで前記スイッチング素子をオン、オフ制御する駆動パルスを生成し出力する一次側制御回路とを備えた絶縁型直流電源装置であって、
前記一次側制御回路は、
前記トランスの二次巻線の端子間電圧に比例した電圧である前記補助巻線の両端に誘起される電圧またはそれに比例した電圧を検出して前記スイッチング素子をオンさせるタイミングを与える電圧検出回路と、
前記トランスの一次巻線に流れる電流に比例した電圧に基づいて前記スイッチング素子をオフさせるタイミングを与える電流検出回路と、
前記電流検出回路から出力される信号および前記電圧検出回路から出力される信号に応じて前記スイッチング素子をオン、オフ制御する信号を生成するオン、オフ信号生成回路と、
前記スイッチング素子のオンタイミングにより起動して前記スイッチング素子のオン時間の計時動作を開始し、予め設定された一次側最大オン時間を計時した時点でタイムアップする第１タイマ回路と、
前記第１タイマ回路のタイムアップにより起動して計時動作を開始し、予め設定された許容消磁時間を計時した時点でタイムアップする第２タイマ回路と、
を備え、前記第１タイマ回路のタイムアップにより前記スイッチング素子をオフさせる一方、前記第２タイマ回路がタイムアップした場合には、前記オン、オフ信号生成回路へ前記スイッチング素子のオンタイミングを与える信号が供給されないようにして、前記スイッチング素子をオンさせることを防止する構成であることを特徴とする絶縁型直流電源装置。
【請求項２】
前記トランスが消磁期間中であることを検出する消磁期間検出手段を備え、前記第２タイマ回路は前記消磁期間検出手段が消磁期間であることを検出していることを条件として計時動作を実行することを特徴とする請求項１に記載の絶縁型直流電源装置。
【請求項３】
前記電流検出回路は、前記スイッチング素子と直列に接続された抵抗素子により電流−電圧変換された電圧を入力とすることを特徴とする請求項１または２に記載の絶縁型直流電源装置。
【請求項４】
前記電圧検出回路は、前記トランスの補助巻線に誘起された電圧を分圧手段により分圧した電圧を入力とすることを特徴とする請求項１〜３のいずれかに記載の絶縁型直流電源装置。
【請求項５】
前記トランスの一次巻線に印加される入力電圧の電位を検出する入力電圧レベル検出回路を備え、前記第１タイマ回路は入力電圧に反比例した時間を計時するように構成されていることを特徴とする請求項４に記載の絶縁型直流電源装置。
【請求項６】
前記分圧手段により分圧した電圧の電位を検出する誘起電圧レベル検出回路を備え、前記第２タイマ回路は誘起電圧に反比例した時間を計時するように構成されていることを特徴とする請求項４または５に記載の絶縁型直流電源装置。
【請求項７】
前記電流検出回路は電圧比較回路であり、該電圧比較回路は、前記スイッチング素子と直列に接続された抵抗素子により電流−電圧変換された電圧と、前記分圧手段により分圧された電圧に比例した電圧とを比較して前記スイッチング素子をオフさせるタイミングを示す信号を出力することを特徴とする請求項４〜６のいずれかに記載の絶縁型直流電源装置。
【請求項８】
一次巻線と二次巻線と補助巻線を有する電圧変換用のトランスと、該トランスの一次巻線に間欠的に電流を流すためのスイッチング素子と、前記トランスの一次巻線に流れる電流に比例した電圧と前記トランスの補助巻線に誘起される電圧に比例した電圧が入力されることで前記スイッチング素子をオン、オフ制御する駆動パルスを生成し出力する一次側制御回路と、を備えた絶縁型直流電源装置の制御方法であって、
前記トランスの補助巻線に誘起される電圧またはそれに比例した電圧と前記トランスの一次巻線に流れる電流に比例した電圧とを監視しながら、
前記スイッチング素子がオンされる毎にそのオンタイミングにより第１計時動作を開始して、前記トランスの一次巻線に流れる電流に比例した電圧に基づいて前記スイッチング素子をオフさせるタイミングを与える電流検出回路にて、前記トランスの一次巻線に流れる電流が所定の電流値になったことを検出する前に予め設定された一次側最大オン時間を計時した場合には、前記一次側最大オン時間の計時を完了した時点で前記スイッチング素子をオフさせる一方、第２計時動作を開始し予め設定された許容消磁時間を計時した場合には、前記スイッチング素子のオンタイミングを与える信号が供給されないようにして、前記スイッチング素子をオンさせることを防止することを特徴とする絶縁型直流電源装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換用トランスを備えた絶縁型直流電源装置および制御方法に関し、特に一次巻線に間欠的に電流を流して駆動するスイッチング制御方式の絶縁型ＤＣ−ＤＣコンバータにおける一次側制御回路に利用して有効な技術に関する。
【背景技術】
【０００２】
直流電源装置には、電圧変換用トランスの一次巻線と直列に接続されたスイッチング素子をオン、オフ駆動して一次巻線に流れる電流を制御し、二次巻線に誘起される電圧を制御するようにしたスイッチング制御方式の絶縁型ＤＣ−ＤＣコンバータが知られている。
かかるスイッチング制御方式のＤＣ−ＤＣコンバータには、一次側の制御動作のために、二次側の出力電圧もしくは出力電流を検出して一次側へ帰還をかけるとともに、一次側のスイッチング素子と直列に電流検出用の抵抗を設け、一次側制御回路（ＩＣ）には該抵抗により電流−電圧変換された電圧が入力される端子（電流検出端子）を設けているものがある（特許文献１参照）。
【０００３】
また、スイッチング制御方式の絶縁型ＤＣ−ＤＣコンバータのひとつに、電流モード制御のフライバックコンバータがある。
この電流モードコンバータでは、二次側の出力電圧もしくは出力電流を検出して一次側へ帰還をかけ、スイッチング素子の電流ピークを制御することで、出力電圧もしくは出力電流を制御するようにしている。そして、一次側制御回路には、上記スイッチング素子と直列に抵抗（センス抵抗）を接続して電流を電圧に変換し、この電圧が帰還信号に応じた電圧を上回るとスイッチング素子をターンオフさせることで、電流ピークを制御することが行われている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１７６９２６号公報
【特許文献２】特開２００５−３４１７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、絶縁型ＤＣ−ＤＣコンバータにおいては、定格負荷電流（或いは最大負荷電流）が規定されており、二次側に流れる電流が定格負荷電流以上に増加する過電流状態が発生すると電源装置がダメージを受けることがあるので、一次側の制御回路に過電流検出機能および過電流を検出した場合に制御動作を停止させる過電流保護機能を設けることがある（特許文献２参照）。
しかしながら、センス抵抗の電圧を監視して出力電圧制御を行うように構成した絶縁型ＤＣ−ＤＣコンバータにおいては、電流検出用抵抗の両端子間または電流検出端子−接地点間が短絡した場合、一次側に流れる電流が増加しても電流検出端子の電位が変化しないため、出力電圧制御が働かずスイッチング素子に過剰電流が流れ、部品の異常発熱による破壊を招くおそれがある。
【０００６】
本発明は上記のような背景の下になされたもので、その目的とするところは、電圧変換用のトランスを備え一次巻線に流れる電流をオン、オフして出力を制御する絶縁型直流電源装置において、電流検出用抵抗が短絡したような場合に、速やかに一次巻線に電流が流れないようにして、スイッチング素子やトランス、ダイオードなどの構成部品がダメージを受けるのを防止することができる技術を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため本発明は、
一次巻線と二次巻線と補助巻線を有する電圧変換用のトランスと、該トランスの一次巻線に間欠的に電流を流すためのスイッチング素子と、前記トランスの一次巻線に流れる電流に比例した電圧と前記トランスの補助巻線に誘起される電圧に比例した電圧が入力されることで前記スイッチング素子をオン、オフ制御する駆動パルスを生成し出力する一次側制御回路とを備えた絶縁型直流電源装置において、
前記一次側制御回路は、
前記トランスの前記二次巻線の端子間電圧に比例した電圧である前記補助巻線の両端に誘起される電圧またはそれに比例した電圧を検出して前記スイッチング素子をオンさせるタイミングを与える電圧検出回路と、
前記トランスの一次巻線に流れる電流に比例した電圧に基づいて前記スイッチング素子をオフさせるタイミングを与える電流検出回路と、
前記電流検出回路から出力される信号および前記電圧検出回路から出力される信号に応じて前記スイッチング素子をオン、オフ制御する信号を生成するオン、オフ信号生成回路と、
前記スイッチング素子のオンタイミングにより起動して前記スイッチング素子のオン時間の計時動作を開始し、予め設定された一次側最大オン時間を計時した時点でタイムアップする第１タイマ回路と、
前記第１タイマ回路のタイムアップにより起動して計時動作を開始し、予め設定された許容消磁時間を計時した時点でタイムアップする第２タイマ回路と、
を備え、前記第１タイマ回路のタイムアップにより前記スイッチング素子をオフさせる一方、前記第２タイマ回路がタイムアップした場合には、前記オン、オフ信号生成回路へ前記スイッチング素子のオンタイミングを与える信号が供給されないようにして、前記スイッチング素子をオンさせることを防止する構成とした。
【０００８】
本出願の他の発明は、一次巻線と二次巻線と補助巻線を有する電圧変換用のトランスと、該トランスの一次巻線に間欠的に電流を流すためのスイッチング素子と、前記トランスの一次巻線に流れる電流に比例した電圧と前記トランスの補助巻線に誘起される電圧に比例した電圧が入力されることで前記スイッチング素子をオン、オフ制御する駆動パルスを生成し出力する一次側制御回路と、を備えた絶縁型直流電源装置の制御方法において、
前記トランスの補助巻線に誘起される電圧またはそれに比例した電圧と前記トランスの一次巻線に流れる電流に比例した電圧とを監視しながら、
前記スイッチング素子がオンされる毎にそのオンタイミングにより第１計時動作を開始して、前記トランスの一次巻線に流れる電流に比例した電圧に基づいて前記スイッチング素子をオフさせるタイミングを与える電流検出回路にて、前記トランスの一次巻線に流れる電流が所定の電流値になったことを検出する前に予め設定された一次側最大オン時間を計時した場合には、前記一次側最大オン時間の計時を完了した時点で前記スイッチング素子をオフさせる一方、第２計時動作を開始し予め設定された許容消磁時間を計時した場合には、前記スイッチング素子のオンタイミングを与える信号が供給されないようにして、前記スイッチング素子をオンさせることを防止するようにしたものである。
【０００９】
電流検出用抵抗が短絡した場合には、一次巻線に流れる電流に比例した電圧が入力されなくなるため、前記スイッチング素子をオンさせるとオン時間が長くなりそれによって一次巻線のピーク電流が高くなってトランスの消磁時間も長くなるが、上記した手段や方法によれば、第１タイマ回路のタイムアップにより起動した第２タイマ回路がタイムアップした時点で、速やかに一次巻線に電流が流れないようになるため、電流検出用抵抗の端子間が短絡したり一次側制御回路（ＩＣ）の電流検出端子と接地点との間が短絡した場合に、でスイッチング素子やトランス、ダイオードなどの構成部品がダメージを受けるのを防止することができる。
【００１０】
ここで、前記電流検出回路は、前記スイッチング素子と直列に接続された抵抗素子により電流−電圧変換された電圧を入力とすることができる。
また、前記電圧検出回路は、前記トランスの補助巻線に誘起された電圧を分圧手段により分圧した電圧を入力とすることができる。
さらに、トランスが消磁期間中であることを検出する消磁期間検出手段を設けて、第２タイマ回路は消磁期間検出手段が消磁期間であることを検出していることを条件として計時動作を実行するように構成しても良い。
【００１１】
また、望ましくは、前記トランスの一次巻線に印加される入力電圧の電位を検出する入力電圧レベル検出回路を備え、前記第１タイマ回路は入力電圧に反比例した時間を計時するように構成する。
これにより、一次側最大オン時間を入力電圧に反比例する可変値とすることができ、センス抵抗ショート時のトランスの一次側電流ピーク値と二次側電流ピークの入力電圧依存性をキャンセルできるため、電力損失の増大を抑制するとともにデバイスがダメージを受けにくくすることができる。
【００１２】
また、望ましくは、前記トランスの補助巻線に誘起された電圧を分圧手段により分圧した電圧の電位を検出する誘起電圧レベル検出回路を備え、前記第２タイマ回路は誘起電圧に反比例した時間を計時するように構成する。
これにより、トランスの許容消磁時間を補助巻線の誘起電圧に反比例する可変値とすることができ、スイッチング停止時のトランスの電流ピーク値の出力電圧依存性をキャンセルすることができるため、電流ピーク値の出力電圧依存性により負荷がダメージを受けるのを防止することができる。
【００１３】
さらに、望ましくは、前記電流検出回路は電圧比較回路であり、該電圧比較回路は、前記スイッチング素子と直列に接続された抵抗素子により電流−電圧変換された電圧と、前記分圧手段により分圧された電圧に比例した電圧とを比較して前記スイッチング素子をオフさせるタイミングを示す信号を出力するように構成する。
これにより、二次側からのフィードバック電圧を用いずに、一次側の情報のみで二次側の出力電圧の制御を行うＰＳＲ方式の絶縁型直流電源装置（ＤＣ−ＤＣコンバータ）において、電流検出用抵抗の短絡でスイッチング素子やトランス、ダイオードなどの構成部品がダメージを受けるのを防止することができる。
【発明の効果】
【００１４】
本発明によれば、電圧変換用のトランスを備え一次巻線に流れる電流をオン、オフして出力を制御する絶縁型直流電源装置において、電流検出用抵抗が短絡したり一次側制御回路（ＩＣ）の電流検出端子と接地点との間が短絡した場合に、速やかに一次巻線に電流が流れないようにして、スイッチング素子やトランス、ダイオードなどの構成部品がダメージを受けるのを防止することができるという効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る絶縁型直流電源装置としての絶縁型ＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】図１の絶縁型ＤＣ−ＤＣコンバータにおけるトランスの一次側制御回路（一次側制御用ＩＣ）の構成例を示す回路構成図である。
【図３】実施例の一次側制御用ＩＣにおける通常動作時および電流検出用抵抗もしくは電流検出端子と接地点との間が短絡した場合の一次側制御用ＩＣの各部の電位の変化の様子を示す波形図である。
【図４】実施例の一次側制御用ＩＣの他の実施例を示す回路構成図である。
【図５】絶縁型ＤＣ−ＤＣコンバータの他の実施例を示す回路構成図である。
【図６】図５のＤＣ−ＤＣコンバータを構成する一次側制御用ＩＣの内部回路の構成例を示す回路構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、本発明を、一例として二次側から一次側へ帰還をかけずに、一次側で取得した情報のみで二次側の出力電圧の制御を行ういわゆる Primary Side Regulation (以下ＰＳＲ)方式の絶縁型ＤＣ−ＤＣコンバータに適用した場合の一実施形態を示す回路構成図である。
【００１７】
この実施形態のＤＣ−ＤＣコンバータは、一次巻線Ｎｐと二次巻線Ｎｓおよび補助巻線Ｎａとを有する電圧変換用のトランスＴＲ１と、このトランスＴＲ１の一次巻線Ｎｐと直列に接続されたＮチャネルＭＯＳＦＥＴからなるスイッチング素子としてのスイッチングトランジスタＳＷと、該スイッチングトランジスタＳＷを駆動する電源制御回路１０を有する。特に限定されるものではないが、この実施形態では、電源制御回路１０は、単結晶シリコンのような１個の半導体チップ上に半導体集積回路（以下、一次側制御用ＩＣと称する）として形成されている。
【００１８】
また、図１のＤＣ−ＤＣコンバータは、一次側制御用ＩＣ１０がスイッチングトランジスタＳＷをオン、オフするための発振回路を持たず、自励式でスイッチング制御を行うとともに、トランスＴＲ１として二次巻線Ｎｓの極性が一次巻線Ｎｐと逆極性のものを使用し疑似共振フライバックコンバータとして動作して、スイッチング素子の電流ピークを制御することで出力電圧を制御するように構成されている。
なお、図１のＤＣ−ＤＣコンバータは、前段に、ノイズ遮断用のフィルタや、交流電圧（ＡＣ）を整流し直流電圧に変換するダイオード・ブリッジ回路、整流後の電圧を平滑する平滑用コンデンサを設けてＡＣ−ＤＣコンバータ（いわゆるＡＣアダプタ）として構成されることもある。
【００１９】
上記トランスＴＲ１の二次側には、二次巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられている。
また、この実施形態のＤＣ−ＤＣコンバータの一次側には、上記補助巻線Ｎａと直列に接続された整流用ダイオードＤ１と、このダイオードＤ１のカソード端子と接地点ＧＮＤとの間に接続された平滑用コンデンサＣ１とからなる整流平滑回路が設けられ、該整流平滑回路で整流、平滑された電圧が上記一次側制御用ＩＣ１０の電源電圧端子ＶＤＤに印加されている。これとともに、入力電圧Ｖｉｎが直接またはダイオードや抵抗を介して一次側制御用ＩＣ１０の高圧起動端子ＨＶに印加され、電源起動時の補助巻線Ｎａに電圧が誘起される前に一次側制御用ＩＣ１０を動作させることができるように構成されている。
【００２０】
さらに、本実施形態においては、スイッチングトランジスタＳＷのソース端子と接地点ＧＮＤとの間に、スイッチングトランジスタＳＷに流れる電流を電圧に変換する電流検出用の抵抗Ｒｓが接続され、該電流検出用抵抗Ｒｓにより変換されたノードＮ０の電圧Ｖcsが一次側制御用ＩＣ１０の電流検出端子ＣＳに入力されている。これとともに、補助巻線Ｎａと直列に接続された整流用ダイオードＤ１のアノード端子と接地点ＧＮＤとの間に補助巻線Ｎａの誘起電圧を分圧する分圧用の抵抗Ｒ１，Ｒ２が直列形態に接続され、該抵抗Ｒ１，Ｒ２の接続ノードＮ１の電位Ｖｓが一次側制御用ＩＣ１０の電圧検出端子ＶＳに入力される。ここで、端子ＶＳの電位Ｖｓは二次側の出力電圧Ｖoutに比例するため、一次側制御用ＩＣ１０は端子ＶＳの電位Ｖｓに応じて一次巻線Ｎｐの電流およびスイッチング周期を制御することで、出力電圧Ｖoutを所定の電圧に維持するように構成されている。
【００２１】
次に、図２を用いて、上記一次側制御用ＩＣ１０の具体的な構成例について説明する。
本実施例の一次側制御用ＩＣ１０は、電流検出電圧Ｖcsに基づいてスイッチングトランジスタＳＷのオフタイミングを決定して一次巻線のピーク電流を制御するとともに、補助巻線Ｎａの誘起電圧に基づいて二次側電流がゼロになるポイントすなわち二次側へのエネルギー放出期間（消磁期間）の終了点を検出してスイッチングトランジスタＳＷのオンタイミングを決定する。また、一次側制御用ＩＣ１０は、スイッチングトランジスタＳＷが所定時間以上オン状態を継続しないように制御するとともに、二次巻線の消磁期間が所定時間以上継続したことを検出する機能を有する。さらに、本実施例の一次側制御用ＩＣ１０は、センス抵抗Ｒｓの短絡が検出されると、スイッチングトランジスタＳＷがオンされるのを防止する機能を有する。
【００２２】
上記オフタイミング決定機能を実現するため、本実施例の一次側制御用ＩＣ１０は、図２に示すように、端子ＶＳに入力されている補助巻線誘起電圧に比例した電圧Ｖｓを所定のタイミングで取り込んで保持するサンプルホールド回路Ｓ／Ｈと、取り込まれた電圧Ｖｓと所定の基準電圧Ｖref1との電位差に応じた電圧を生成する誤差アンプ１１と、端子ＣＳに入力されている電流検出電圧Ｖcsと上記誤差アンプ１１の出力電圧Ｖcontとを比較するコンパレータ１２を備え、該コンパレータ１２の出力がＯＲゲートＧ１を介してＲＳフリップフロップＦＦ１のリセット端子Ｒに入力されている。
【００２３】
そして、フリップフロップＦＦ１の出力電圧Ｑは駆動回路（ドライバ）１３に供給され、駆動回路１３からの出力がスイッチングトランジスタＳＷをオン、オフ駆動する駆動パルスＤＲＶとなる。この実施例では、電流検出電圧Ｖcsが誤差アンプ１１の出力電圧Ｖcontを越えるとコンパレータ１２の出力がハイレベルに変化してＲＳフリップフロップＦＦ１がリセットされてその出力Ｑがローレベルに変化し、駆動回路１３から出力される駆動パルスＤＲＶがローレベルに変化してスイッチングトランジスタＳＷがオフされるように構成されている。なお、ＲＳフリップフロップＦＦ１は、後述の第１タイマ回路１７や第２タイマ回路１８からのタイムアップ信号によってもリセットされる。
【００２４】
また、上記オンタイミング決定機能を実現するため、一次側制御用ＩＣ１０は、端子ＶＳに入力されている補助巻線誘起電圧の検出電圧Ｖｓと所定の参照電圧Ｖref2とを比較するコンパレータ１４と、該コンパレータ１４の出力電圧に基づいて二次巻線の消磁期間の終了点を検出する放電終了検出回路１５とを備える。そして、該放電終了検出回路１５の出力ＥＮ1が、ＡＮＤゲートＧ５、ＯＲゲートＧ２およびＡＮＤゲートＧ３を介してＲＳフリップフロップＦＦ１のセット端子Ｓに入力されている。参照電圧Ｖref2は、０Ｖに近い値に設定される。上記検出電圧Ｖｓが電圧Ｖref2よりも低くなるとコンパレータ１４の出力がハイレベルに変化してＲＳフリップフロップＦＦ１がセットされてその出力Ｑがハイレベルに変化し、駆動回路１３から出力される駆動パルスＤＲＶがハイレベルに変化してスイッチングトランジスタＳＷがオンされるように構成されている。
【００２５】
さらに、一次側制御用ＩＣ１０は、スイッチングトランジスタＳＷがオフされたタイミングすなわち駆動回路１３から出力される駆動パルスＤＲＶがローレベルからハイレベルに変化したタイミングから計時動作を開始し、スイッチング周期を計時するタイマ回路１６を備えている。そして、このタイマ回路１６は、誤差アンプ１１の出力電圧Ｖcontに応じた時間を計時するように構成されている。具体的には、前述の一次巻線のピーク電流制御のことを考えなければ、誤差アンプ１２の出力電圧Ｖcontが高くなるとタイマ回路１６が計時する時間が短くなってスイッチング周期が短くなり、誤差アンプ１２の出力電圧Ｖcontが低くなるとタイマ回路１６が計時する時間が長くなってスイッチング周期が長くなるように構成される。これにより、補助巻線に誘起される電圧に応じて一次側のスイッチング周期を変化させることができる。なお、上記のようなスイッチング周期の制御と前述の一次巻線のピーク電流制御とが合わさることで、二次側の出力電圧を一定に維持する制御を行うので、電圧Ｖcontが上昇してもスイッチング周期が変化しないもしくは減少することもある。
【００２６】
そして、上記タイマ回路１６の出力ＥＮ2と上記放電終了検出回路１５の出力ＥＮ1がＡＮＤゲートＧ５に供給され、その論理和をとった信号ＥＮがＯＲゲートＧ２、ＡＮＤゲートＧ３を介してフリップフロップＦＦ１のセット端子に入力されている。つまり、タイマ回路１６がタイムアップするとともに、放電終了検出回路１５が放電終了を検出しその出力ＥＮ1がハイレベルに変化した場合に、フリップフロップＦＦ１がセットされるようになっている。
また、一次側制御用ＩＣ１０には、高圧起動端子ＨＶに印加された電圧によって、補助巻線Ｎａに電圧が誘起されて補助電源（Ｄ１，Ｃ１）からの電圧ＶＤＤが立ち上がる前の電源投入直後に内部回路を起動させるスタート回路２０が設けられ、該スタート回路２０から供給されるスタートアップ信号STARTがＯＲゲートＧ２およびＡＮＤゲートＧ３を介してＲＳフリップフロップＦＦ１に供給されて駆動パルスＤＲＶを立ち上げるように構成されている。
【００２７】
従って、放電終了検出回路１５とタイマ回路１６は、スイッチングトランジスタＳＷのオンタイミングを与えるオンタイミング生成回路として機能することとなる。
なお、ＡＮＤゲートＧ３の他方の入力端子には、センス抵抗Ｒｓの短絡を検出するため後述の第２タイマ回路からのタイムアップ信号が入力されており、センス抵抗Ｒｓの短絡が検出されると、ＡＮＤゲートＧ３を遮断してＲＳフリップフロップＦＦ１へオンタイミングを付与する信号が供給されるのを阻止し、スイッチングトランジスタＳＷがオンされるのを防止するようになっている。
【００２８】
また、一次側制御用ＩＣ１０には、高圧起動端子ＨＶに印加された電圧によって、補助電源（Ｄ１，Ｃ１）の電圧が立ち上がる前の電源投入時に内部回路を起動させるスタート回路２０が設けられ、該スタート回路２０から供給されるスタートアップ信号STARTがＯＲゲートＧ２を介して第１タイマ回路１７に供給されて起動させるように構成されている。
さらに、センス抵抗Ｒｓの短絡を検出するとスイッチングトランジスタＳＷがオンされるのを防止する上記機能を実現するため、本実施例の一次側制御用ＩＣ１０は、スイッチングトランジスタＳＷの最大オン時間（以下、一次側最大オン時間）を計時するための第１タイマ回路１７と、予め設定されたトランスの許容消磁期間（二次側最大オン時間）を計時する第２タイマ回路１８とを備える。
【００２９】
第１タイマ回路１７は、定電流源ＣＳ１および該定電流源ＣＳ１からの電流によって充電されるキャパシタＣ３、キャパシタＣ３の放電スイッチとして機能するＭＯＳトランジスタＭ１、キャパシタＣ３の充電電圧と所定の参照電圧Ｖref3とを比較するコンパレータＣＭＰ１を備える。ＭＯＳトランジスタＭ１のゲート端子には、前記フリップフロップＦＦ１の反転出力／Ｑが印加されており、／ＱがハイレベルとなるスイッチングトランジスタＳＷのオフ期間中はキャパシタＣ３の電荷を放電し、ＳＷがオンされるとＭＯＳトランジスタＭ１がオフ状態にされてキャパシタＣ３の充電を開始し、充電電圧が参照電圧Ｖref3に達するとコンパレータＣＭＰ１の出力がハイレベルに変化する。
【００３０】
つまり、第１タイマ回路１７は、スイッチングトランジスタＳＷのオンしている時間を計時し、予め設定された所定の時間（一次側最大オン時間）Ｔ1maxを経過すると後段のフリップフロップＦＦ２をセットする。また、コンパレータＣＭＰ１の出力は前記ＯＲゲートＧ１を介して前段のフリップフロップＦＦ１のリセット端子Ｒにフィードバックされており、一次側最大オン時間Ｔ1maxを経過するとフリップフロップＦＦ１をリセットさせ、スイッチングトランジスタＳＷを強制的にオフさせることとなる。なお、フリップフロップＦＦ２は、フリップフロップＦＦ１の出力Ｑ（ＳＷのオン信号）の立ち上がりに同期してパルスを生成するワンショットパルス生成回路１９からのパルスＰＬによって、スイッチングトランジスタＳＷのオンと同時にリセットされる。
【００３１】
一方、第２タイマ回路１８は、定電流源ＣＳ２、該定電流源ＣＳ２からの電流によって充電されるキャパシタＣ４、キャパシタＣ４の放電スイッチとして機能するＭＯＳトランジスタＭ２、キャパシタＣ４の充電電圧と所定の参照電圧Ｖref4とを比較するコンパレータＣＭＰ２、該コンパレータＣＭＰ２の出力がセット端子Ｓに入力されるＲＳフリップフロップＦＦ３などを備える。そして、このフリップフロップＦＦ３の出力Ｑが前記ＡＮＤゲートＧ３に入力されている。
【００３２】
また、ＭＯＳトランジスタＭ２のゲート端子には、前記第１タイマ回路１７の出力によってセットされる前記フリップフロップＦＦ２の反転出力／Ｑが印加されており、スイッチングトランジスタＳＷのオンと同時にフリップフロップＦＦ２がリセットされその反転出力／ＱがハイレベルにされることでＭ２がオン状態にされてキャパシタＣ４の電荷を放電し、第１タイマ回路１７がタイムアップすなわち一次側最大オン時間を計時するとＭＯＳトランジスタＭ２がオフ状態にされてキャパシタＣ４の充電を開始し、充電電圧が参照電圧Ｖref4に達するとコンパレータＣＭＰ２の出力がハイレベルに変化して後段のフリップフロップＦＦ３をセットする。
【００３３】
つまり、第２タイマ回路１８は、トランスの消磁時間を計時し、予め設定されたＶref4に対応した許容消磁期間Ｔ2maxを経過すると後段のフリップフロップＦＦ３をセットする。そして、フリップフロップＦＦ３がセットされると、その反転出力／Ｑがローレベルに変化してＡＮＤゲートＧ３を遮断し、放電終了検出回路１５やタイマ回路１６から出力されるスイッチングトランジスタＳＷのオンタイミングを与える信号が、ＲＳフリップフロップＦＦ１へ供給されないようしてスイッチングトランジスタＳＷがオンされるのを防止する構成されている。
なお、フリップフロップＦＦ３のリセット端子には初期化信号（リセット信号）が入力されており、／Ｑが一旦ローレベルに変化するとＩＣが初期化されるまで状態を維持することで、スイッチングトランジスタＳＷがオンされるのを防止する。
【００３４】
次に、第１タイマ回路１７と、予め設定されたトランスの許容消磁期間（二次側最大オン時間）を計時する第２タイマ回路１８とを設けている理由について説明する。
センス抵抗Ｒｓがショートした場合、端子ＣＳの電圧Ｖcsがローレベルに張り付くことで、コンパレータ１２が応答不能となり、コンパレータ１２の出力によってフリップフロップＦＦ１がリセット、つまりスイッチングトランジスタＳＷがオフされなくなる。
この時、トランスの一次巻線のピーク電流をＩ1p 、一次巻線の入力電圧をＶin 、一次巻線のインダクタンスをＬ1 、一次巻線の最大オン時間をＴ1maxとすると、Ｉ1pは次式
Ｉ1p＝（Ｖin／Ｌ1）・Ｔ1max  ……（１）
で表わされる。上記式（１）は、一次巻線のピーク電流Ｉ1pが入力電圧依存性を有しているが、一次側最大オン時間Ｔ1maxにより一次側ピーク電流Ｉ1pを抑制できることを表わしている。そこで、この実施例の一次側制御用ＩＣ１０は、第１タイマ回路１７が一次側最大オン時間Ｔ1maxを計時してタイムアップするとフリップフロップＦＦ１をリセットしてスイッチングトランジスタＳＷをオフするようにしている。
【００３５】
一方、二次巻線のインダクタンスをＬ2、二次側の出力電圧をＶout、二次側の整流用ダイオードＤ２の順方向電圧をＶF、トランスの消磁時間をＴdemとすると、Ｔdemは次式
Ｔdem＝（Ｌ2・Ｉ2p）／（Ｖout+ＶF）  ……（２）
で表わされる。ここで、二次側ピーク電流Ｉ2pは一次側ピーク電流Ｉ1pに比例することから、一次巻線の巻数をＮ1、二次巻線の巻数をＮ2とすると、上式は
Ｔdem＝Ｔ1max・（Ｎ2／Ｎ1）・｛Ｖin／（Ｖout+ＶF）｝  ……（３）
のように、変形することができる。この式（３）は、Ｖout、ＶFが固定であるとすると、トランスの消磁期間ＴdemはＶin, Ｔ1max に比例することを表している。
【００３６】
そこで、この実施例の一次側制御用ＩＣ１０は、許容消磁期間Ｔ2maxを設定し、一次側最大オン時間Ｔ1maxを計時する第１タイマ回路１７がタイムアップしてスイッチングトランジスタＳＷがオフすると、第２タイマ回路１８の計時を開始してＴdemがＴ2maxを越えた時点でフリップフロップＦＦ３をリセットし、その出力／ＱでＡＮＤゲートＧ２を遮断してオン開始信号ＥＮがフリップフロップＦＦ１に供給されないようにすることで、センス抵抗ショート時には、スイッチングトランジスタＳＷがオン状態になるのを阻止して一次巻線に継続して電流が流れるのを防止するようにしている。
【００３７】
なお、図２の実施例では、フリップフロップＦＦ２の反転出力／ＱがＭＯＳトランジスタＭ２のゲート端子に直接入力されているが、フリップフロップＦＦ２の反転出力端子とＭＯＳトランジスタＭ２のゲート端子との間に、破線で示すようにコンパレータ１４の出力信号を他方の入力とするＯＲゲートＧ４を設けて、コンパレータ１４の出力がローレベル（ＶＳ端子の電圧Ｖｓが０Ｖ）であることを条件に、フリップフロップＦＦ２の反転出力／Ｑがローレベルに変化した場合にＭＯＳトランジスタＭ２をオフして、キャパシタＣ４の充電開始すなわち第２タイマ回路１８の計時を開始させるように構成しても良い。従って、この場合、コンパレータ１４が消磁期間であることを検出する手段として機能し、第２タイマ回路１８は消磁期間であることを条件として計時動作を実行することとなる。
【００３８】
次に、センス抵抗Ｒｓがショートした場合における本実施例の一次側制御用ＩＣ１０の動作を、図３のタイミングチャートを参照しながら説明する。
本実施例の一次側制御用ＩＣ１０は、センス抵抗Ｒｓがショートしていない正常な期間（図３のＴ１の期間）においては、端子ＶＳの電圧Ｖｓが基準電圧Ｖref2以下になった時点で放電終了検出回路１５の出力信号ＥＮ１がハイレベルに変化する。また、タイマ１６はパルス信号ＰＬによってリセットされて計時を開始し、誤差増幅アンプ１１の出力電圧Ｖcontにより決められる時間経過で出力信号ＥＮ２がハイレベルに変化する。
【００３９】
そして、上記信号ＥＮ１と信号ＥＮ２の双方がハイレベルになると、ＡＮＤゲートＧ５の出力信号ＥＮがハイレベルになり、フリップフロップＦＦ１がセットされて駆動信号ＤＲＶがハイレベルに変化し、スイッチングトランジスタＳＷがオンされる（タイミングｔ１）。すると、ワンショットパルス生成回路１９により駆動信号ＤＲＶの立ち上がりが検出されてパルスＰＬが生成される（タイミングｔ２）。そして、このパルスが第２タイマ回路１８のフリップフロップＦＦ２に供給され、その反転出力／Ｑがハイレベルに変化され、ＭＯＳトランジスタＭ２がオンされ、キャパシタＣ４の電荷がディスチャージされる。
【００４０】
一方、スイッチングトランジスタＳＷがオンされると、第１タイマ回路１７が計時を開始し、一次側最大オン時間Ｔ１maxを経過すると、コンパレータ１２の出力がハイレベルに変化することによってフリップフロップＦＦ１がリセットされ、駆動信号ＤＲＶがローレベルに変化し、スイッチングトランジスタＳＷがオフされる（タイミングｔ３）。すると、トランスに蓄積されたエネルギーの二次側への放電が開始される。その後、二次巻線の電流Ｉ２がゼロ近くまで減少すると、共振が発生して端子ＶＳの電圧Ｖｓが変動（リンギング）を起こす。
【００４１】
このとき、センス抵抗Ｒｓがショートしていると、電流検出電圧Ｖcsが上昇しなくなるため、コンパレータ１２の出力がハイレベルに変化しなくなり、通常のターンオフが発生せず、第１タイマ回路１７が一次側最大オン時間を計時した時点（タイミングｔ６）でフリップフロップＦＦ１がリセットされ、駆動信号ＤＲＶがローレベルに変化してスイッチングトランジスタＳＷがオフされる。これにより、ＳＷのオン時間が長くなって一次巻線の電流Ｉ１のピークが大きくなり、二次巻線の消磁期間に流される電流Ｉ２および消磁期間が増加する。
【００４２】
また、第１タイマ回路１７のタイムアップ（一次側最大オン時間の計時）でフリップフロップＦＦ２がセットされて、第２タイマ回路１８による許容消磁期間の計時が開始される。そして、一次巻線の電流Ｉ１のピークが大きくなることで、端子ＶＳの電圧Ｖｓが下がるのが遅くなるため、許容消磁期間経過時点（タイミングｔ７）で、第２タイマ回路１８がタイムアップしてフリップフロップＦＦ３がセットされ、その出力Ｑの変化でフリップフロップＦＦ１がリセットされて、スイッチングトランジスタＳＷがオフされる。そして、フリップフロップＦＦ３がセットされると、その出力／ＱによってＡＮＤゲートＧ３を通過するオン開始信号ＥＮを遮断することで、スイッチングトランジスタＳＷがオフ状態を維持して一次側に電流が流れ続けるのを防止することができる。
その結果、センス抵抗Ｒｓの短絡によりスイッチング素子やトランス、ダイオードなどの構成部品がダメージを受けるのを防止することができる。
【００４３】
（変形例）
次に、上記実施形態の一次側制御用ＩＣ１０の変形例について、図４を用いて説明する。なお、この変形例の一次側制御用ＩＣ１０を適用するＤＣ−ＤＣコンバータの構成は図１のものと同じである。
前述の式（１）からも分かるように、一次巻線のピーク電流Ｉ1pは一次巻線の入力電圧Ｖinに比例している。そこで、図４に示す変形例の一次側制御用ＩＣは、第１タイマ回路１７の電流源ＣＳ１を可変電流源で構成するとともに、入力電圧Ｖinが印加される端子ＨＶの電位を検出してＶinに比例した電圧を出力するＶinレベル検出回路２１を設け、Ｖinレベル検出回路２１の出力電圧により可変電流源ＣＳ１の電流値を変化させるように構成されている。具体的には、入力電圧Ｖinが高くなると、可変電流源ＣＳ１の電流が増加して第１タイマ回路１７がタイムアップするまでの時間を短くし、逆に入力電圧Ｖinが低くなると、可変電流源ＣＳ１の電流が減少して第１タイマ回路１７がタイムアップするまでの時間を長くするように構成されている。
【００４４】
これにより、一次側最大オン時間Ｔ1maxを、入力電圧 Ｖin に反比例する可変値とすることができ、センス抵抗ショート時のトランスの一次側電流ピーク値および二次側電流ピーク値の入力電圧依存性をキャンセルできる。
例えば、入力電圧 Ｖin が高くなると、センス抵抗ショート時のトランスの一次側電流ピーク値および二次側電流ピーク値が高くなるため、第１タイマ回路１７がタイムアップするまでの時間が変わらないとすると、トランスにおける電力損失が増大するとともに、トランスやスイッチングトランジスタＳＷ、ダイオードＤ２等のデバイスへのストレスが、電流ピーク値が低い場合に比べて増大しダメージを受け易くなる。
【００４５】
これに対し、本変形例を適用することにより、Ｖin が高くなると第１タイマ回路１７のタイムアップ時間が短くなって一次側電流ピーク値および二次側電流ピーク値の増加が抑えられるため、電力損失の増大を抑制するとともにデバイスがダメージを受けにくくすることができる。なお、端子ＨＶは、もともと電源投入直後の補助巻線に誘起電圧が発生していない期間にＩＣが動作できるようにするため、もともと一次側制御用ＩＣ１０に設けられている端子を利用することで、端子数の増加を招くことなく実現することができる。
【００４６】
また、図４に示す変形例の一次側制御用ＩＣにおいては、第２タイマ回路１８の電流源ＣＳ２を可変電流源で構成するとともに、補助巻線の誘起電圧を分圧した電圧Ｖｓが印加される端子ＶＳに接続されたサンプルホールド回路（Ｓ／Ｈ）により取り込まれた電圧に比例した電圧を出力するＶｓレベル検出回路２２を設け、Ｖｓレベル検出回路２２の出力電圧により可変電流源ＣＳ２の電流を変化させるように構成されている。具体的には、電圧Ｖｓが高くなると、可変電流源ＣＳ２の電流が増加して第２タイマ回路１８がタイムアップするまでの時間を短くし、電圧Ｖｓが低くなると、可変電流源ＣＳ２の電流が減少して第２タイマ回路１８がタイムアップするまでの時間を長くするように構成されている。
【００４７】
図１に示すようなフライバックコンバータにおいては、トランスの消磁期間は、一次側電流ピーク値に比例し、Ｖout＋ＶF（出力電圧＋ダイオードＤ２の順方向電圧）に反比例することが知られている。許容消磁期間Ｔ2maxが固定値の場合、スイッチング停止時の一次側電流ピーク値および二次側の電流ピーク値は、Ｖout＋ＶFに比例するため、出力電圧が高いほどスイッチング素子やトランス、ダイオードなどの構成部品がダメージを受け易くなる。このような電流ピーク値の出力電圧依存性は、バッテリーの充電やＬＥＤ照明等の用途に向けた定電流出力のコンバータにとっては好ましくない特性である。そこで、上記のようにトランスの許容消磁時間Ｔ2maxを、電圧Ｖｓに反比例する可変値とすることにより、スイッチング停止時のトランスの電流ピーク値の出力電圧依存性をキャンセルすることができる。
【００４８】
また、トランスを使用した絶縁型コンバータでは（Ｖout＋ＶＦ）の電圧を一次側へ伝達する構成を実現しようとすると回路が複雑になるが、補助巻線には、二次側の（Ｖout＋ＶＦ）の電圧に比例した電圧が現れる。より詳細に説明すると、端子ＶＳの電位は、補助巻線と二次巻線の巻線比をＮａ／Ｎ2、二次側のダイオードＤ２の順方向電圧をＶFとすると、次式
【数１】
0006424605.tif 000002
で表わされる。上記式（４）より分かるように、端子ＶＳの電位は二次巻線の端子間電圧（＝Ｖout+ＶF）に比例する。従って、上記のように端子ＶＳの電位Ｖｓを取り込みそれに応じて第２タイマ回路１８のタイムアップ時間の可変を行うことで、電流ピーク値の出力電圧依存性をキャンセルして負荷がダメージを受けるのを防止することができる。
【００４９】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、図４に示す変形例においては、Ｖinレベル検出回路２１の出力電圧により第１タイマ回路１７がタイムアップするまでの時間を可変にする構成と、Ｖｓレベル検出回路２２の出力電圧により第１タイマ回路１７がタイムアップするまでの時間を可変にする構成の両方を設けた一次側制御用ＩＣ１０を示したが、いずれか一方の構成のみ設けた変形例も可能である。
【００５０】
また、前記実施形態では、スイッチング素子をオンさせるタイミングを与える電圧検出回路（コンパレータ１４）がトランスの補助巻線に誘起される電圧またはそれに比例した電圧に基づいて検出しているが、一次巻線の電圧に基づいてスイッチング素子をオンさせるタイミングを検出することも可能である。なお、一次巻線の電圧に基づく場合、補助巻線との違いは、極性が逆になる点と、消磁完了後のＬＣ共振電圧の中心が接地電位ではなく入力電圧Ｖｉｎとなる点にある。
【００５１】
また、図１に示すＤＣ−ＤＣコンバータでは、二次側回路として整流用のダイオードＤ２と平滑用コンデンサＣ２を設けた最もシンプルな構成のものを一例として示したが、本発明は、整流用のダイオードＤ２の代わりにＭＯＳトランジスタを接続するとともに、該トランジスタのソース電圧およびドレイン電圧を監視してオン、オフ制御信号を生成する制御回路を設けて、整流用ダイオードに電流が流れるタイミングで整流用ＭＯＳトランジスタを導通させる同期整流方式のＤＣ−ＤＣコンバータにも適用することができる。
【００５２】
さらに、前記実施例では、二次側からのフィードバック電圧を用いずに、一次側の情報のみで二次側の出力電圧の制御を行うＰＳＲ方式のＤＣ−ＤＣコンバータに適用したものについて説明したが、本発明は、図５に示すように、二次側に出力電圧もしくは出力電流を検出する検出回路３１および検出された情報を一次側制御用ＩＣ１０へ伝達するフォトカプラ（発光ダイオード３２ａおよびフォトトランジスタ３２ｂ)を備えたＤＣ−ＤＣコンバータにも適用することができる。
【００５３】
なお、図５に示すＤＣ−ＤＣコンバータを実現する場合、一次側制御用ＩＣ１０には、二次側からのフィードバック情報を受けるフォトトランジスタ３２ｂを接続する端子ＦＢを設ける必要がある。そして、そのような一次側制御用ＩＣ１０において上記実施例で説明したような機能を実現する場合、図２や図４に示されている回路に加えて、例えば図６に示すように、端子ＦＢの他、端子ＦＢに接続されたフォトトランジスタ３２ｂにバイアス電流を流す定電流源ＣＳ３、端子ＦＢの電位に基づいてコンパレータ１２やタイマ１６の参照電圧Ｖcontを生成する誤差アンプなどからなるＶcont生成回路２４を設けるようにするとよい。
【符号の説明】
【００５４】
１０  一次側制御回路（一次側制御用ＩＣ）
１１  誤差増幅回路（誤差アンプ）
１２  コンパレータ（電流検出回路）
１３  駆動回路（ドライバ）
１４  コンパレータ（電圧検出回路）
１５  放電終了点検出回路
１７  第１タイマ回路
１８  第２タイマ回路
１９  ワンショットパルス生成回路
【図１】
0006424605.tif 000003
【図２】
0006424605.tif 000004
【図３】
0006424605.tif 000005
【図４】
0006424605.tif 000006
【図５】
0006424605.tif 000007
【図６】
0006424605.tif 000008