(57)【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタを備えるハイサイドスイッチと、前記ハイサイドスイッチはバッテリ供給電圧をインダクタに結合し、ここにおいて、前記インダクタはトラッキング供給電圧にさらに結合され、ここにおいて、前記トラッキング供給電圧は、前記バッテリ供給電圧から生成された、前記バッテリ供給電圧より高いブーストされた供給電圧である、
前記インダクタを接地に結合するローサイドスイッチと、
前記ハイサイドスイッチを通って前記トラッキング供給電圧から前記バッテリ供給電圧への負電流フローを検出するように構成された負電流フロー検出ブロックと、ここにおいて、前記ハイサイドスイッチは負電流フローが検出されたときに不能にされるように構成可能である、
前記ＭＯＳトランジスタのボディダイオードに直列な第１の補助スイッチと、前記第１の補助スイッチは、負電流フローが検出されたときに不能にされるように構成される、
を備える装置。
【請求項２】
前記バッテリ供給電圧より高いブーストされた供給電圧を生成するために、前記バッテリ供給電圧に結合されたブースト変換器をさらに備える、請求項１に記載の装置。
【請求項３】
前記ハイサイドスイッチはＰＭＯＳトランジスタを備える、請求項２に記載の装置。
【請求項４】
前記第１の補助スイッチは、ＰＭＯＳトランジスタを備え、前記装置は前記ハイサイドスイッチのＮウエルを前記ブーストされた供給電圧に結合する第２の補助スイッチをさらに備え、ここにおいて、前記第１の補助スイッチのＮウエルは、前記ブーストされた供給電圧にさらに結合される、請求項１に記載の装置。
【請求項５】
前記第１の補助スイッチのボディダイオードは、前記ハイサイドスイッチの前記ＰＭＯＳトランジスタの前記ボディダイオードの極性とは逆の極性に置かれている、請求項３に記載の装置。
【請求項６】
前記負電流フロー検出ブロックは、前記バッテリ供給電圧に結合された負端子と、前記バッテリ供給電圧の反対側の前記ハイサイドスイッチの端子に結合された正端子とを有する第１の比較器を備える、請求項１に記載の装置。
【請求項７】
バッテリ供給電圧をインダクタに結合するハイサイドスイッチと、ここにおいて、前記インダクタはトラッキング供給電圧にさらに結合され、ここにおいて、前記トラッキング供給電圧は、前記バッテリ供給電圧から生成された、前記バッテリ供給電圧より高いブーストされた供給電圧である、
前記インダクタを接地に結合するローサイドスイッチと、
前記ハイサイドスイッチを通って前記トラッキング供給電圧から前記バッテリ供給電圧への負電流フローを検出するように構成された負電流フロー検出ブロックと、ここにおいて、前記ハイサイドスイッチは前記負電流フロー検出ブロックによって負電流フローが検出されたときに不能にされるように構成される、
前記トラッキング供給電圧に結合された正端子と前記バッテリ供給電圧に結合された負端子を有する比較器と、前記ハイサイドスイッチは、前記比較器の出力がハイであり、かつ負電流フローが検出されたときにのみ不能にされるようにさらに構成されている、
を備える装置。
【請求項８】
条件付きブロックをさらに備え、前記ハイサイドスイッチは、負電流が検出され、かつ前記トラッキング供給電圧が前記バッテリ供給電圧より高いときに前記ハイサイドスイッチが不能にされ、そうでなければ、前記ハイサイドスイッチは切り替え電力ステージクロック信号に基づいて不能または有効にされるように、信号を生成するように構成された前記条件付き論理ブロック（conditional logic block）によって制御される、請求項１に記載の装置。
【請求項９】
前記条件付き論理ブロックは、負電流が検出され、かつ前記トラッキング供給電圧が前記バッテリ供給電圧より高いという、以前の表示をラッチするように構成されたＳＲラッチを備え、ここにおいて、前記ＳＲラッチは、前記トラッキング供給電圧が前記バッテリ供給電圧より低いことに応答してリセットされる、請求項８に記載の装置。
【請求項１０】
前記ハイサイドスイッチはＮＭＯＳトランジスタを備える、請求項１に記載の装置。
【請求項１１】
前記ハイサイドスイッチは前記ブーストされた供給電圧に結合されることによってオフにされるように構成されている、請求項２に記載の装置。
【請求項１２】
ＭＯＳトランジスタを備えるハイサイドスイッチを用いてバッテリ供給電圧をインダクタに選択的に結合することと、ここにおいて、前記インダクタはトラッキング供給電圧にさらに結合され、ここにおいて、前記トラッキング供給電圧は、前記バッテリ供給電圧から生成された、前記バッテリ供給電圧より高いブーストされた供給電圧である、
ローサイドスイッチを用いて前記インダクタを接地に選択的に結合することと、
前記トラッキング供給電圧から前記ハイサイドスイッチを通って前記バッテリ供給電圧への負電流フローがあるかどうかを検出することと、
前記負電流フローを前記検出することを含む少なくとも１つの条件に応答して、前記ハイサイドスイッチを用いて前記バッテリ供給電圧を前記インダクタから切り離すことと、
負電流フローが検出されたことに応答して前記ＭＯＳトランジスタのボディダイオードに直列のスイッチを不能にすることと、
を備える方法。
【請求項１３】
前記ハイサイドスイッチはＰＭＯＳトランジスタを備える、請求項１２に記載の方法。
【請求項１４】
前記直列のスイッチは補助ＰＭＯＳトランジスタを備え、前記補助ＰＭＯＳトランジスタのボディダイオードは前記ＭＯＳトランジスタの前記ボディダイオードの極性とは逆の極性に置かれている、請求項１２に記載の方法。
【請求項１５】
前記負電流フローを前記検出することは、前記バッテリ供給電圧の反対側の前記ハイサイドスイッチの端子から前記バッテリ供給電圧への電圧降下を検出することを備える、請求項１２に記載の方法。
【請求項１６】
前記少なくとも１つの条件は、前記トラッキング供給電圧が前記バッテリ供給電圧より大きいことを検出することをさらに備え、前記バッテリ供給電圧を前記切り離すことは前記２つの条件がともに真であるときのみに応答して実行される、請求項１２に記載の方法。
【請求項１７】
前記少なくとも１つの条件が満たされない場合、切り替え電力ステージクロック信号を使って前記ハイサイドスイッチを制御することをさらに備える、請求項１６に記載の方法。
【請求項１８】
装置であって、
ハイサイドスイッチを用いてバッテリ供給電圧をインダクタに選択的に結合するための手段と、ここにおいて、前記インダクタはトラッキング供給電圧にさらに結合され、前記ハイサイドスイッチはＭＯＳトランジスタを備え、ここにおいて、前記トラッキング供給電圧は、前記バッテリ供給電圧から生成された、前記バッテリ供給電圧より高いブーストされた供給電圧である、
ローサイドスイッチを用いて前記インダクタを接地に選択的に結合するための手段と、
前記ハイサイドスイッチを通って前記トラッキング供給電圧から前記バッテリ供給電圧への負電流フローがあるかどうかを検出するための手段と、
前記負電流フローを前記検出することを含む少なくとも１つの条件に応答して、前記ハイサイドスイッチを用いて、および前記ＭＯＳトランジスタのボディダイオードに直列な第１の補助スイッチを用いて、前記バッテリ供給電圧を前記インダクタから切り離すための手段と、前記第１の補助スイッチは、負電流フローが検出されたときに不能にされるように構成される、
を備える装置。
【発明の詳細な説明】
【関連出願に対する相互参照】
【０００１】
[0001]  本国際出願は、その全体が参照により本明細書に明確に組み込まれる、２０１３年１月２８日に出願された「REVERSE CURRENT PREVENTION」と題する米国非仮特許出願第１３／７５２，２４１号の利益を主張する。
【技術分野】
【０００２】
[0002]  本開示は電力増幅器のためのエンベロープトラッキング（envelope tracking）に関する。
【背景技術】
【０００３】
[0003]  エンベロープトラッキングは電力増幅器の効率性を高めるための技術である。エンベロープトラッキング（ＥＴ：envelope tracking）システムにおいて、直流電力消費を最小化する一方で、直線性の保持に十分なヘッドルーム（headroom）を有する電力増幅器の動作を維持するために、電力増幅器の供給電圧（supply voltage）は動的に調節される。電力増幅器の供給電圧（つまり、「トラッキング供給電圧（tracking supply voltage）」）は、電力増幅器の出力のエンベロープをトラックする独立した線形増幅器を用いて生成され得る。いくつかの実施において、線形増幅器自体はブースト変換器（boost converter）によって生成された増幅器供給電圧に結合され、ブースト変換器は、例えばシステムのバッテリからのシステムが利用可能な最大供給電圧を上回る、ブーストされた供給電圧を線形増幅器のために生成することができる。このように、電力増幅器出力が、必要なときに、バッテリ供給電圧に到達する、さらにはそれを上回ることができる。トラッキング供給電圧が、電力増幅器により大きな駆動能力を与えるために、切り替え電力ステージ（switching power stage）にさらに結合され得る。
【０００４】
[0004]  バッテリ供給電圧が低く、電力増幅器が高ピーク電力レベルを出力することを求められているいくつかの場合において、トラッキング供給電圧はバッテリ供給電圧を上回ることがあり得る。これは「逆電流フロー（reverse current flow）」という状態を導き得る、ここにおいて、電流は、切り替え電力ステージのハイサイドスイッチ（high-side switch）を通してトラッキング供給電圧からバッテリ供給電圧へ逆に流れる。逆電流フローは、システム効率を望ましくなく低下させ、ブースト変換器が著しく過剰設計されることを必要とする。さらには、逆電流フローは、線形性とＲＸ帯域雑音の仕様に対する出力波形の潜在的な違反を引き起こし、電力増幅器出力にひずみをもたらし得る。
【０００５】
[0005]  エンベロープトラッキングシステムにおいて逆電流フローを検出し防止する技術を提供することが望まれる。
【図面の簡単な説明】
【０００６】
【図１】[0006]  エンベロープトラッキング（ＥＴ）システムの実施を図示する。
【図２】[0007]  ＥＴシステムの通常動作を表す動作シナリオを図示する。
【図３】[0008]  ＥＴシステムに「逆電流（reverse current）」または「逆電流フロー」が存在する動作シナリオを図示する。
【図４】[0009]  本開示にしたがったＥＴシステムの例示的な実施形態を例示する。
【図５】[0010]  本開示にしたがったＥＴシステムの代替の例示的な実施形態を例示する。
【図６】[0011]  本開示にしたがったＥＴシステムの代替の例示的な実施形態を図示し、該実施形態において負電流フローを検出するために電圧センサがシステムに提供される。
【図７】[0012]  本開示にしたがった代替の例示的な実施形態を例示し、該実施形態においてさらなる技術がＥＴシステムにおける逆電流フローを防止するために適用される。
【図７Ａ】本開示にしたがった代替の例示的な実施形態を例示し、該実施形態においてさらなる技術がＥＴシステムにおける逆電流フローを防止するために適用される。
【図８】[0013]  本開示の原理にしたがったＥＴシステムの例示的な実施形態８００を例示する。
【図９】[0014]  本開示にしたがった方法の例示的な実施形態を例示する。
【発明を実施するための形態】
【０００７】
[0016]  開示の様々な態様は、添付図面に関連して本明細書の以下においてより十分に記述される。本開示は、しかしながら、多くの異なる形式で具現化され得るものであり、本開示全体を通して提示される任意の特定の構成または機能に限定されるものとして解釈されるべきではない。むしろ、これらの態様は、本開示を徹底的かつ完全なものとし、本開示の範囲が当業者に十分に伝達されるように提供される。本明細書における教示に基づき、当業者は、本開示の任意の他の態様と独立して実装されようと、組み合わされて実装されようと、本開示の範囲が本明細書において開示される開示の任意の態様をカバーするよう意図されることを理解すべきである。例えば、本明細書において述べられる任意の数の態様を使用して、装置が実装され得る、または方法が実現され得る。加えて、開示の範囲は、本明細書において述べられる開示の様々な態様に加えて、またはそれ以外の、他の構造、機能性、あるいは構造および機能性を使用して実現されるそのような装置または方法をカバーするよう意図される。本明細書において開示される開示の任意の態様が特許請求の範囲の１つまたは複数の要素によって具現化され得ることは理解されるべきである。
【０００８】
[0017]  添付図面に関連して以下に述べられる詳細な説明は、本発明の例示的な態様の説明として意図され、本発明が実現されることができる唯一の例示的な態様を表すよう意図されない。本明細書全体にわたって使用される「例示的（exemplary）」という用語は、「例、事例、または例示としての役割を果たす」ことを意味し、他の例示的な態様に対して必ずしも好ましいまたは有利であると解釈されるべきではない。詳細な説明は、本発明の例示的な態様の完全な理解を提供する目的とした特定の詳細を含む。本発明の例示的な態様は、これらの特定の詳細なしで実現され得ることが当業者に明らかになるであろう。いくつかの事例において、周知の構造およびデバイスは、本明細書において提示される例示的な態様の新規性を曖昧にすることを避けるためにブロック図形式で示される。本明細書および特許請求の範囲において、「モジュール」および「ブロック」という用語は、説明される動作を遂行するよう構成されるエンティティを示すよう交換可能に使用され得る。
【０００９】
[0018]  本明細書および請求項において、信号または電圧が「ハイ（high）」または「ロー（low）」の表記は、その信号または電圧が論理的にハイ（high）またはロー（low）状態を表し得る、それは信号または電圧の「真（TRUE）」（例えば、＝１）または「偽（FALSE）」（例えば、＝０）の状態に（必ずしもではないが）対応し得る。ここに記載される回路と実質的に同等の機能性を持つ回路を得るために、例えば「ハイ（high）」を「ロー（low）」に置き換えるおよびまたは「ロー（low）」を「ハイ（high）」に置き換えるなど、当業者はここに記載される論理的慣行（logical convention）を容易に変更し得ると認識されるだろう。そのような代替の例示的な実施形態は、本開示の範囲内であると意図される。
【００１０】
[0019]  図１は、エンベロープトラッキング（ＥＴ）システム１００の実施（implementation）を図示する。図１は例示的な目的のみのために提示され、ＥＴシステムの特定の実施に対する本開示の範囲を限定するよう意図されないことに留意されたい。例えば、以下に記載される技術は、図１に示されない代替または追加のモジュールを組み込むシステムに容易に適用され得る。
【００１１】
[0020]  図１において、電力増幅器（ＰＡ）１３０は、１つ以上の入力電圧ＩＮを受け取り、１以上の増幅された出力電圧ＯＵＴを生成する。ＩＮおよび／またはＯＵＴは、それぞれ複数の電圧、例えば同相（Ｉ）の信号電圧および直交（Ｑ）の信号電圧等、を含み得ることに一般的に留意されたい。ＰＡ１３０のゲイン設定を変更するために、ＰＡ１３０はデジタルインターフェイス（図１に図示されない）をさらに有し得る。「トラッキング供給電圧（tracking supply voltage）」とも呼ばれる電圧Ｖａｍｐは、ＰＡ１３０に供給電圧（supply voltage）として供給される。Ｖａｍｐは、少なくとも部分的に増幅器１４０によって生成される。増幅器１４０は、「増幅器供給電圧（amplifier supply voltage）」または「ブーストされた供給電圧（boosted supply voltage）」とも呼ばれる電圧ＶＤＤ＿Ａｍｐによって供給される。ＥＴシステムのいくつかの実施において、Ｖａｍｐを生成するために、増幅器１４０は、ＰＡ出力電圧ＯＵＴのエンベロープをトラッキングする電圧Ｅｎｖを増幅し得る。増幅器１４０は一般的に、技術分野に知られる任意のタイプの増幅器、例えば、クラスＡ、クラスＢ，クラスＡＢ等、であり得ることに留意されたい。そのような例示的な実施形態は、本開示の範囲内であると意図される。
【００１２】
[0021]  いくつかの動作シナリオにおいて、ＰＡのための十分なヘッドルームを確保するために、システムに利用可能な最大供給電圧であるところのＶｂａｔｔ、例えば、システムのバッテリからの最大供給電圧、のレベルを超えるレベルにＶａｍｐを駆動する（drive）必要があり得る。Ｖｂａｔｔは、ここにおいて「バッテリ供給電圧」と呼ばれることもあり得る、そのようなバッテリ供給電圧は一般的に、電力を供給するためのデバイス、例えばリチウムイオン電池、他の線形または切り替え電圧調節器（linear or switching voltage regulator）、ダイレクトＡＣライン等の、任意のタイプのデバイスによって供給され得る。増幅器１４０がＶｂａｔｔより大きい出力Ｖａｍｐを生成することを可能にするために、ブースト変換器１１０がＶＤＤ＿Ａｍｐを生成するために提供され得る。ブースト変換器１１０は、例えば、ブーストされた電圧を生成するためにブーストインダクタ(図示されない）を交互に充電と放電するように構成された複数のスイッチを使って、図１には示されないが、当技術において既知の動作原理に従って、ＶＤＤ＿ＡｍｐをＶｂａｔｔより高いレベルまでブーストし得る。
【００１３】
[0022]  ＰＡ１３０に提供されたトラッキング供給電圧Ｖａｍｐは、不要なＤＣ電力消費を低減しながら、ＰＡ１３０の線形動作を保証するために十分なレベルに維持されることができ、すなわち、十分な「ヘッドルーム（headroom）」が提供され得る。図１において、切り替え電力ステージ（switching power stage）１２０は、さらに、ＰＡ１３０の電力駆動能力を増大するためにＶａｍｐにおいてＰＡ１３０に結合される。切り替え電力ステージ１２０は、それぞれゲート制御電圧ＰＣＴＲＬ、ＮＣＴＲＬにそれぞれ結合されたトランジスタスイッチＰ１、Ｎ１を含み、切り替え電力ステージ１２０において、スイッチＰ１、Ｎ１はインダクタＬをＶｂａｔｔまたは接地（ground）に交互に結合するように構成される。
【００１４】
[0023]  本明細書においてＰ１、Ｎ１がトランジスタ実装（transistor implementation）として示されているが、一般的に、本開示の技術を用いて、例えばリレー等の他の種類のスイッチが構成され得ると認識されるだろう。特に、一般的にＰ１とＮ１はそれぞれ「ハイサイドスイッチ（high-side switch）」、「ローサイドスイッチ（low-side switch）」に対応すると示し得る。さらに、いくつかの例示的な実施形態において、ハイサイドスイッチはＰＭＯＳトランジスタを用いて実装される必要はなく、代わりにＮＭＯＳトランジスタを用いて実装され得ることを留意されたい。そのような代替の例示的な実施形態は、本開示の範囲内であると意図される。
【００１５】
[0024]  図２および３は本開示によるいくつかの原理を表して、ＥＴシステム１００のための動作シナリオを図示する。図２および３は例示的な目的のみのために提示され、本開示の範囲を限定するよう意図されないことに留意されたい。
【００１６】
[0025]  特に、図２はＥＴシステム１００の通常動作を表す動作シナリオ１００Ａを図示する。図２において、増幅器１４０と切り替え電力ステージ１２０の両方は電流をＰＡ１３０へ調達（source）し得る。例えば、図２において、ブースト変換器１１０から増幅器１４０によってＰＡ１３０に調達される電流はＡと記される矢印によって示され、Ｖｂａｔｔから切り替え電力ステージ１２０によってＰＡ１３０に調達される電流はＢと記される矢印によって示される。動作シナリオ１００Ａは、例えばＶａｍｐがＶｂａｔｔより小さい時に生じ得る。
【００１７】
[0026]  図３はＥＴシステム１００に「逆電流」または「逆電流フロー」が存在する動作シナリオ１００Ｂを図示する。特に、電力ピークがＩＮに発生するとき、ＰＡ１３０に十分なヘッドルームを与えるために、Ｖａｍｐのレベルは、増幅器１４０によってより高く駆動され得る。Ｖｂａｔｔが低いいくつかの場合において、ブースト変換器１１０によって提供されるブーストされた増幅器供給電圧ＶＤＤ＿Ａｍｐにより、Ｖａｍｐが、結果的にＶｂａｔｔより高いレベルまで駆動され得る。ＶａｍｐがＶｂａｔｔを超える時、インダクタＬを通る電流ＩＬ（その方向性は図２に示されている通り）は減少し始める。最終的には、インダクタ電流が逆方向に流れて負になり得る、その場合ブースト変換器１１０は電流をスイッチＰ１を通じて増幅器１４０からＶｂａｔｔへ事実上、調達する。この「逆電流（reverse current）」は、Ｃと記された矢印によって示される。ＥＴシステム１００においてそのような「逆電流」が存在する時間の量は、インダクタ電流の大きさ、入力電圧、トラッキング供給電圧等のような要素に依存し得る。
【００１８】
[0027]  逆電流は増幅器１４０およびブースト変換器１１０に過剰な負荷（loading）を望ましくなく生じさせ得る、これによって、システム効率性を低下させることが認識されるだろう。さらに、逆電流の結果、ブースト変換器１１０は著しく過剰設計される必要があり得る、および／または（and/or）出力波形の線形性および受信（ＲＸ）帯域雑音の要件をデバイスの仕様に違反させ得る。よって、エンベロープトラッキングシステムにおいて逆電流を最小化する技術を提供することが望まれる。
【００１９】
[0028]  図４は、本開示にしたがったＥＴシステムの例示的な実施形態４００を例示する。図４は例示的な目的のみのために提示され、本開示の範囲を限定するよう意図されないことに留意されたい。さらに、図１および４において同様にラベルづけされた要素は、言及がない限り同様の機能性を実行すると理解され得る、それら要素についての記載は以下では簡潔さのために省略され得ることに留意されたい。
【００２０】
[0029]  図４において、負電流フロー検出ブロック４１０が、インダクタＬと変形バックコントローラ（modified buck controller）４２０の切り替えノード（switching node）ＳＷの間に直列に設けられる。ブロック４１０は、逆電流に対応する、ＩＬが負であるとき、すなわちＩＬがインダクタＬから切り替え電力ステージ４２０に戻るときを検出するように構成される。ブロック４１０はＩＬが負であるときを示す論理信号Ｎｅｇ＿ｃｕｒｒを生成する。切り替え電力ステージ（switching power stage）４２０において、スイッチＰ１は４２０ａとラベル付けされる論理条件（logical condition）によって制御される。特に、条件４２０ａによると、Ｎｅｇ＿ｃｕｒｒが論理的にハイの場合、すなわち負のＩＬがブロック４１０によって検出される場合、スイッチＰ１は不能（disabled）になる。そうでなければ、スイッチＰ１はＰＣＴＲＬによって制御される。
【００２１】
[0030]  負のＩＬが検出された時にスイッチＰ１を不能にすることによって、Ｐ１はシャットダウンされて逆電流がＥＴシステム４００に流れるのを防ぎ得ることが認識されるだろう。例示的な条件４２０ａが図４に示される一方で、他の例示的な実施形態は検出された負電流に同様に依存する条件を利用し得ると留意されたい。例えば、誤トリッピング（false tripping）を避けるために、負電流が検出された時およびトラッキング供給電圧がバッテリ供給電圧を超過する時に、Ｐ１が代わりに不能にされ得る。本開示に照らし合わせると、スイッチ制御をより強固に（robust）にするために、検出された負電流に依存する様々な種類の論理条件が適用され得る、そのような代替の例示的な実施形態は、本開示の範囲内であると意図される。
【００２２】
[0031]  さらに、様々な例示的な実施形態が「負電流フロー検出」に関してここに説明される一方、正電流ＩＬが低いレベルで検出される時、代替の例示的な実施形態は同様の技術（例えば、Ｐ１を不能にする技術）を適用し得る。例えば、低い正ＩＬまたは負ＩＬが検出された時にＰ1を不能にすることで、ＥＴシステムにおいて逆電流フローが有利に防止され得る。したがって、「負電流フロー検出（negative current flow detection）」がここにおいて行われると言及されているが、ここにおいて開示されるすべての技術が負電流フローおよび低い正電流フローの検出に容易に適用され得ることが認識されるだろう。そのような代替の例示的な実施形態は、本開示の範囲内であると意図される。
【００２３】
[0032]  例えば、直列抵抗器が設けられ得る、そして、抵抗器における負電圧降下が感知（sence）され得る等の、負電流フロー検出ブロック４１０の設計のための様々な回路設計技術は、当技術において既知であることに留意されたい。さらに、論理条件４２０ａを実装するための論理回路は当業者によって容易に導出され得る。そのような例示的な実施形態は、本開示の範囲内であると意図される。
【００２４】
[0033]  図５は、本開示にしたがったＥＴシステムの代替の例示的な実施形態５００を例示する。図５は例示的な目的のみのために提示され、本開示の範囲を限定するよう意図されないことに留意されたい。さらに、図４および５において同様にラベルづけされた要素は、言及がない限り同様の機能性を実行すると理解され得ること、それら要素についての記載は以下では簡潔さのために省略され得ることに留意されたい。
【００２５】
[0034]  図５において、負電流フロー検出ブロック５１０は、Ｖｂａｔｔと変形バックコントローラ５２０の切り替えノードＳＷの間に直列に設けられる。ブロック５１０は、図４におけるブロック４１０を参照して記載される方法に類似した方法で、ＩＬが負である時、すなわちＩＬがインダクタＬから切り替え電力ステージ５２０を通ってＶｂａｔｔに戻る時を検出するように構成される。ブロック５１０はＩＬが負である時を示す論理信号Ｎｅｇ＿ｃｕｒｒを生成する。切り替え電力ステージ５２０において、スイッチＰ１は論理条件４２０ａによっても制御される。  
[0035]  図６は、本開示にしたがったＥＴシステムの代替の例示的な実施形態６００を例示し、該実施形態において電圧センサが負電流フローを検出するためにシステムに提供される。図６は例示的な目的のみのために提示され、本開示の範囲を限定するよう意図されないことに留意されたい。さらに、図５および６において同様にラベルづけされた要素は、言及がない限り同様の機能性を実行すると理解され得る、そして、それら要素についての記載は以下では簡潔さのために省略され得ることに留意されたい。
【００２６】
[0036]  図６において、変形切り替え電力ステージ６２０の電圧比較器６１０は、Ｐ１のドレインに結合された正（＋）の入力端子とＰ１のソースに結合された負（−）の入力端子を含む。負電流（例えば、Ｐ１のドレインからソース方向の電流）がＰ１に表れると、正電圧降下は電圧比較器６１０のプラスおよびマイナス端子にわたって出現するだろう。正電圧降下は、例えばＰ１の有限のオン抵抗に由来し得ることが認識されるだろう。正電圧降下が検出されると、電圧比較器６１０は、その出力において、Ｎｅｇ＿ｃｕｒｒについてハイ（high）の値を生成するだろう。上記されたように、Ｎｅｇ＿ｃｕｒｒは論理条件４２０ａを介してＰ１の切り替えを制御するために使用され得る。
【００２７】
[0037]  Ｐ１にわたって元来（inherently）存在する電圧降下を感知するために電圧比較器６１０を設けることによって、図４および５にそれぞれ示される例示的な実施形態４００および５００で必要とされ得るように電流経路に更なる直列素子を追加することなく、負電流フロー検出が有利に行い得る。これは、更なる電力損失の発生を有利に防止し、それによって、ＥＴシステムの効率性を向上する。
【００２８】
[0038]  図６に図示されるように、Ｐ１のゲート電圧がＰ１をスイッチオフするように構成される時でさえも（例えば、０ボルトをＰ１のゲートとソースの間にかけることによって）、Ｐ１を通じる導通（conduction）がＰ１に存在するボディダイオード（body diode）Ｄ１を通じて依然として起こり得て、それは逆電流を引き起こし得ることに留意されたい。本開示によると、Ｐ１がオフにされるように構成される時でさえも、Ｐ１における逆電流フローを防ぐためにさらなる技術が提供される。
【００２９】
[0039]  図７および図７Ａは、本開示にしたがった代替の例示的な実施形態を例示し、該実施形態においてさらなる技術がＥＴシステムにおける逆電流フローを防止するために適用される。図７および７Ａは例示的な目的のみのために提示され、本開示の範囲を限定するよう意図されないことに留意されたい。信号Ｎｅｇ＿ｃｕｒｒ＿ｂはＮｅｇ＿ｃｕｒｒの論理反転に対応することに留意されたい。例示の簡単のために、信号Ｎｅｇ＿ｃｕｒｒ＿ｂおよび／またはＮｅｇ＿ｃｕｒｒを生成するための特定の手段は図７および図７Ａには示されない。それにもかかわらず、当業者は、例えばそれぞれ図４、５、６に示される例示的な実施形態４００、５００、６００によるような、ここに記載された負電流を検出するための任意の技術が、例示的な実施形態７００および７００ＡのＮｅｇ＿ｃｕｒｒ＿ｂおよび／またはＮｅｇ＿ｃｕｒｒを生成するために利用され得ることを認識するであろう。そのような例示的な実施形態は、本開示の範囲内であると意図される。 
[0040]  図７において、補助ＰＭＯＳスイッチＳ１はＤ１に直列に設けられる。Ｎｅｇ＿ｃｕｒｒがハイの時、例えば逆電流が負電流検出ブロック（図７に図示されない）によって検出されるときに、Ｓ１は不能にされるように構成される。よって、負電流が検出されるとき、Ｓ１は開回路をＤ１とＰ１のソースとの間に形成することになり、そしてこのようにして、Ｄ１を流れる負電流が有利に防止され得る。ＰＭＯＳスイッチＳ１自体はボディダイオードＤ２を持ち得る、そして、そのようなボディダイオードＤ２はＤ１の逆極性に設けられ得ることに留意されたい。このようにして、Ｓ１が不能にされている時にＤ２の極性はＤ１とＤ２を流れる逆電流を防止する。ある例示的な実施形態において、Ｄ１に直列に設けられたスイッチＳ１を実装するために、分離されたＮウエル（ＮＷＥＬＬ）プロセス（isolated N-well (NWELL) process）が利用され得る。
【００３０】
[0041]  図７Ａにおいて、第１補助ＰＭＯＳスイッチＳ１’はＰ１のＮＷＥＬＬをＰ１のソースに結合する一方で、第２補助スイッチＳ２’はＰ１のＮＷＥＬＬをＶＤＤ＿Ａｍｐに結合する。例示的な実施形態において、ボディダイオードＤ２．１およびＤ３に例示されるように、Ｓ１’とＳ２’両方のＮＷＥＬＬがブーストされたＶｄｄ＿Ａｍｐに結び付けられる。図７のスイッチＳ１に対して上に記載されるように、Ｓ１’のゲートはＮｅｇ＿ｃｕｒｒに結合される。Ｓ２’のゲートはＮｅｇ＿ｃｕｒｒ＿ｂに結合される。特に、負電流が検出された時、電流がノードＳWからブーストされた電圧ＶＤＤ＿Ａｍｐへと流れる経路を提供するために、Ｓ２’はオンにされる。これにより、ＳＷにおける電圧が非常に高くなることを防ぐ。それは、Ｄ２．１かＮ１のどちらかの故障を潜在的に引き起こし、そして、このようなデバイスに対し破壊的となり得る。
【００３１】
[0042]  代替の例示的な実施形態において、Ｓ１’およびＳ２’のゲートは図示された信号によって制御される必要がなく、むしろＥＴ動作の間、常にＳ２’は有効（enable）にされうることに留意されたい。例えば、ＥＴシステム７００Ａが、例えばエンベロープトラッキング（ＥＴ）モードである時にＳ２’は常に有効にされ得る一方で、ＥＴシステム７００Ａが平均電力トラッキング（ＡＰＴ：average power tracking）モードである時にＳ１’は常に有効にされ得る。その他の代替の例示的な実施形態において、ブーストがアクティブの時のみ、例えば、負電流イベントが起こる潜在性がある時のみ、負電流検出に基づいてＳ２’は有効にされ得る。
【００３２】
[0043]  図８は、本開示の原理にしたがったＥＴシステムの例示的な実施形態８００を例示する。図８は例示的な目的のみのために提示され、本開示の範囲を、例えば、負電流検出ブロックの、または論理条件を実行するためのブロックの特定の実施形態に限定するよう意図されないことに留意されたい。さらに、図７および８において同様にラベルづけされた要素は、言及がない限り同様の機能性を持つ要素に対応し得る、そして、それら要素についての記載は以下では簡潔さのために省略され得ることに留意されたい。
【００３３】
[0044]    図８において、変形切り替え電力ステージの例示的実施形態８２０は、図６を参照して記載されるような電圧‐比較器ベースの負電流フロー検出ブロック６１０を含む。特に、比較器６１０はここにおいて「第１の比較器（first comparator）」とも呼ばれる。
【００３４】
[0045]  信号電圧Ｎｅｇ＿ｃｕｒｒは、図４と５を参照して記載される論理条件ブロック４２０ａの強化されたバージョンを実行する論理条件ブロック４２０ａ．１に結合される。特に、ブロック４２０ａ．１はＳＲラッチ８３０を含む。ＳＲラッチ８３０は、入力としてＮｅｇ＿ｃｕｒｒとともにＡＮＤゲート８４０の出力および信号８２５ａに結合されたＳ入力と、入力として信号８２５ａに結合されたインバータ８４５の出力に結合されたＲ入力とを含む。信号８２５ａは条件Ｖａｍｐ＞Ｖｂａｔｔが真であるかどうか、すなわちＶａｍｐがＶｂａｔｔより大きいかどうかを示す論理信号である。示された例示的実施形態において、８２５ａは正（＋）の端子におけるＶａｍｐを負（−）の端子におけるＶｂａｔｔと比較するように構成された比較器８２５（ここにおいて「第２の比較器」とも呼ばれる）によって生成される。
【００３５】
[0046]  上に記載される回路の動作ごとに、誤トリッピング（false tripping）を防ぐために、第２の比較器８２５はＶａｍｐ＞Ｖｂａｔｔかどうか決定するように構成される。Ｖａｍｐ＞Ｖｂａｔｔであるかつその時に限り、かつインダクタ電流ＩＬが負である時、ＳＲラッチ８３０の機能性に関してＰ１が不能にされるだろう。例示的な実施形態において、（インダクタ電流の方向に関わらず）Ｖａｍｐ＜ＶｂａｔｔになるとＰ１は再び有効（re-enabled）にされ得る。
【００３６】
[0047]  特に、ＳＲラッチ８３０へのＲ入力がゼロであるとき、Ｓ入力がハイに遷移するとＱ出力はハイにラッチされる。Ｎｅｇ＿ｃｕｒｒがハイであり、かつＶａｍｐ＞Ｖｂａｔｔであるときは常に、Ｓ入力はハイである。ＳＲラッチ８３０のＱ出力がハイであるとき、ＯＲゲート８５０の出力はハイである。ＳＲラッチ８３０のＱ出力がローであるとき、ＯＲゲート８５０の出力はＰＣＴＲＬである。
【００３７】
[0048]  上記の要素を考慮すると、いずれかのＯＲゲート８５０への入力がハイであれば、Ｐ１は不能（disable）にされることが理解される。ＯＲゲート８５０の両方の入力がローである場合、そして、その場合にのみ、Ｐ１は有効（enable）にされる。Ｖａｍｐ＜Ｖｂａｔｔならば、比較器８２５ａはローであり、それゆえラッチ８３０がリセットされるだろう。ラッチ８３０のリセットは、８３０のＱ出力がローになるであろうことを意味し、それゆえＰＣＴＲＬがローである場合、Ｐ１を有効にする。
【００３８】
[0049]  ある代替の例示的な実施形態（図示されない）において、Ｐ１を駆動する論理条件はハイサイドスイッチＰ１を、出力電圧波形におけるピーク（逆電流フローを引き起こす）を過ぎると再び有効にされるように構成し得る。特に、ここに開示される技術は、エンベロープトラッキング増幅器１４０が、１ＲＢ  ＬＴＥ（１リソースブロック  ロングタームエボリューション）のような遅い波形を有利にトラックすることを可能にし、ブースト増幅器の仕様を必ずしも過剰設計することなく低バッテリ構成におけるＲＦ要件を満たすことを可能にする。
【００３９】
[0050]  例示的なラッチ８３０と信号８２５ａを生成するための比較器８２５を示す実施形態８００が記載される一方で、これらの要素が代替の例示的な実施形態にある必要がないこと認識されるだろうことに留意されたい。例えば、ある例示的な実施形態はラッチ８３０(および関連する要素）および比較器８２５を省略し得る、そして、Ｎｅｇ＿ｃｕｒｒを生成するのに電圧比較器６１０に全く頼ってもよく、それは、Ｎｅｇ＿ｃｕｒｒがハイの場合、Ｐ1を不能にする。そのような例示的な実施形態は、本開示の範囲内であると意図される。
【００４０】
[0051]  図９は、本開示にしたがった方法９００の例示的な実施形態を例示する。方法９００は例示的な目的のみのために提示され、提示される任意の特定の方法に対する本開示の範囲を限定するよう意図されないことに留意されたい。
【００４１】
[0052]  図９において、ブロック９１０において、トラッキング供給電圧はハイサイドスイッチを用いてインダクタに選択的に結合され、当該インダクタはさらにトラッキング供給電圧に結合される。
【００４２】
[0053]  ブロック９２０において、ローサイドスイッチを用いてインダクタは接地に選択的に結合される。
【００４３】
[0054]  ブロック９３０において、トラッキング供給電圧からハイサイドスイッチを通ってバッテリ供給電圧へ流れる負電流フローがあるかどうかが検出される。
【００４４】
[0055]  ブロック９４０において、負電流フローを検出することを含む少なくとも一つの条件に応答して、バッテリ供給電圧はハイサイドスイッチを用いてインダクタから切り離される（decoupled）。
【００４５】
[0056]  本開示の別の態様において、インダクタ電流がゼロに戻っていく（ramp back）のに時間がかかるため、最初のうちは、インダクタ電流が方向を変えても（例えば、負になっても）、スイッチＰ１の遮断がインダクタ電流を急に止めることはできない。インダクタ電流は、ＳＷにおける電圧がＶａｍｐより大きい場合、負の値から増加していくだけであろう。負のインダクタ電流は、ノード電圧を上昇させながらＳＷの寄生容量をチャージ（charge）するだろう。ＳＷにおける電圧（例えばＰ１のドレイン）が、Ｖｂａｔｔより高い閾値電圧（Ｖｔ）より大きくなる場合、そうでなければＳＷにおける電圧はＰ１のゲートを駆動してＰ１をオフするために用いられるが、Ｐ１はオンになり逆電流を導通する。この場合、Ｐ１の「ドレイン」が、望ましくなくＰ１の「ソース」になる、ここにおいて「逆導通（reverse conduction）」とも記載される状態になる。
【００４６】
[0057]  ある例示的な実施形態において、Ｐ１がオフにされることが意図されている時に、例えばＰＣＴＲＬを通して、ＶｂａｔｔではなくむしろＶＤＤ＿Ａｍｐを使ってＰ１のゲートを駆動することによって、そのような逆導通を排除することが出来る。この場合、電流がＰ１（「オフ」時）を流れるために、ＶＳＷはＶＤＤ＿Ａｍｐの上のＶｔ以上に上昇する必要があるだろう。Ｖｄｄ＿Ａｍｐを使ってＰ１のゲートを駆動することは上記のシナリオの間Ｐ１がオフのままであることを確実にする。
【００４７】
[0058]  ある例示的な実施形態において、Ｐ１のゲートを駆動するのに使われる制御電圧ＰＣＴＲＬは、Ｐ１をオフにするために、ＶＤＤ＿Ａｍｐすなわちブースト変換器１１０の出力電圧と同じ高さになるように構成される。特に、Ｐ１のゲートがＶＤＤ＿ＳＷに結び付けられ、ＶＳＷがＶＤＤ＿ＳＷより高い閾値電圧（Ｖｔ）に及ぶ場合、ＰＭＯＳ  Ｐ１は導通するだろう。それゆえ、Ｐ１が導通するのを防止するために、Ｐ１のゲートはＶＤＤ＿Ａｍｐまで引き上げることが可能である。 
[0059]  本明細書および特許請求の範囲において、要素が別の要素に「接続される」または「結合される」として言及される場合、それは他の要素に直接接続または結合されることができる、あるいは介在する要素が存在し得ることが理解されるだろう。対照的に、要素が別の要素に「直接接続される」または「直接結合される」として言及されるとき、介在する要素は、存在しない。さらに、要素が単に別の要素に「結合される」として言及されるとき、そのような要素の間に低抵抗のパスが存在し得る、または存在し得ないことがある一方で、要素が別の要素に「電気的に結合される」として言及される場合、低抵抗のパスがそのような要素の間に存在することを示す。
【００４８】
[0060]  当業者は、情報および信号が様々な異なる技術ならびに技法のいずれかを使用して表され得ることを理解するだろう。例えば、上記の説明全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光粒子、あるいはそれらの任意の組み合わせによって表され得る。
【００４９】
[0061]  当業者はさらに、本明細書において開示される例示的な態様に関連して説明される様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが電子ハードウェア、コンピュータソフトウェアまたは両方の組み合わせとして実装され得ることを認識するだろう。ハードウェアおよびソフトウェアのこの互換性を明確に例示するために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップは、概してそれらの機能の観点から上記に説明された。そのような機能性がハードウェアまたはソフトウェアとして実装されるかどうかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。当業者は、各特定のアプリケーションのために、説明された機能性を様々な方法で実装し得るが、そのような実装の決定は、発明の例示的な態様の範囲から逸脱を引き起こしていると解釈されるべきでない。 
[0062]  本明細書において開示される例証的な態様に関連して説明される様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、あるいは本明細書において説明される機能を遂行するよう設計されるそれらの任意の組み合わせで実装または遂行され得る。汎用プロセッサは、マイクロプロセッサでありうるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサは、また、計算デバイスの組み合わせ、例えば、ＤＳＰおよびマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つまたは複数のマイクロプロセッサ、または任意の他のそのような構成の組み合わせとして実装され得る。 
[0063]  本明細書において開示される例示的な態様に関連して説明される方法またはアルゴリズムのステップは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはこれら２つの組み合わせにおいて、具現化され得る。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ（register）、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ、または当該技術分野において周知である任意の他の形状の記憶媒体内において存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替において、記憶媒体は、プロセッサと一体化され得る。プロセッサおよび記憶媒体は、ＡＳＩＣ内において存在し得る。ＡＳＩＣは、ユーザ端末内に存在し得る。代替として、プロセッサおよび記憶媒体は、ユーザ端末内に個別構成要素として存在し得る。
【００５０】
[0064]    １つまたは複数の典型的な態様では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせでインプリメントされ得る。ソフトウェア内において実装される場合、機能は、コンピュータ可読媒体上における１つまたは複数の命令またはコードとして記憶または送信され得る。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含むコンピュータ記憶媒体および通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは命令もしくはデータ構造の形で所望のプログラムコードを搬送または記憶するよう使用されることができ、コンピュータによってアクセスされることができる任意の他の媒体を備えることができる。また、任意の接続は、厳密にはコンピュータ可読媒体と称される。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、電波、およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、またはその他の遠隔ソースから送信される場合には、この同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、電波、およびマイクロ波のような無線技術は、媒体の定義に含まれる。本明細書で使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスクを含み、ここでディスク（disk）は通常、磁気的にデータを再生し、ディスク（disc）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ読取可能な媒体の範囲内に含まれるべきである。
【００５１】
[0065]  開示される例証的な態様の先の説明は、いかなる当業者であっても、本発明の製造または使用を可能にするよう提供される。これらの例示的な態様に対する様々な修正は、当業者には容易に明らかとなり、本明細書において定義される包括的な原理は、本発明の精神または範囲から逸脱することなく他の例示的な態様に適用され得る。したがって、本開示は、本明細書において提示される例示的な態様に限定されるよう意図されず、本明細書において開示される原理および新規な特徴と一致する最も広い範囲が付与されるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
バッテリ供給電圧をインダクタに結合するハイサイドスイッチと、ここにおいて前記インダクタはトラッキング供給電圧にさらに結合される、
前記インダクタを接地に結合するローサイドスイッチと、
前記ハイサイドスイッチを通って前記トラッキング供給電圧から前記バッテリ供給電圧への負電流フローを検出するように構成された負電流フロー検出ブロックと、ここにおいて、前記ハイサイドスイッチは負電流フローが検出されたときに不能にされるように構成可能である、
を備える装置。
［Ｃ２］
前記供給電圧より高いブーストされた供給電圧を生成するために、前記供給電圧に結合されたブースト変換器をさらに備える、Ｃ１に記載の装置。
［Ｃ３］
前記ハイサイドスイッチはＰＭＯＳトランジスタを備える、Ｃ２に記載の装置。
［Ｃ４］
前記ＰＭＯＳトランジスタのボディダイオードに直列な第１の補助スイッチをさらに備え、ここにおいて、前記第１の補助スイッチは、負電流フローが検出されたときに不能にされるように構成された、Ｃ３に記載の装置。
［Ｃ５］
前記第１の補助スイッチは、ＰＭＯＳトランジスタを備え、前記装置は前記ハイサイドスイッチのＮウエルを前記ブーストされた供給電圧に結合する第２の補助スイッチをさらに備え、ここにおいて、前記第１の補助スイッチのＮウエルは、前記ブーストされた供給電圧にさらに結合される、Ｃ４に記載の装置。
［Ｃ６］
前記第１のスイッチのボディダイオードは前記ＰＭＯＳのボディダイオードの極性とは逆の極性に置かれている、Ｃ４に記載の装置。
［Ｃ７］
前記負電流フロー検出ブロックは、前記バッテリ供給電圧に結合された負端子と、前記バッテリ供給電圧の反対側の前記ハイサイドスイッチの端子に結合された正端子とを有する第１の比較器を備える、Ｃ１に記載の装置。
［Ｃ８］
前記トラッキング供給電圧に結合された正端子と前記バッテリ供給電圧に結合された負端子を有する第２の比較器をさらに具備し、前記ハイサイドスイッチは、前記第２の比較器出力がハイであり、かつ負電流フローが検出されたときにのみ不能にされるようにさらに構成されている、Ｃ１に記載の装置。
［Ｃ９］
前記ハイサイドスイッチは、負電流が検出され、かつ前記トラッキング供給電圧が前記バッテリ供給電圧より高くなるときに前記ハイサイドスイッチが不能にされるように、信号を生成するように構成された条件付き論理ブロック（conditional logic block）によって制御され、そうでなければ、前記ハイサイドスイッチは切り替え電力ステージクロック信号に基づいて不能または有効にされる、Ｃ１に記載の装置。
［Ｃ１０］
前記条件付き論理ブロックは、負電流が検出され、かつ前記トラッキング供給電圧が前記バッテリ供給電圧より高くなるという、以前の表示をラッチするように構成されたＳＲラッチを具備し、ここにおいて前記ＳＲラッチは、前記トラッキング供給電圧が前記バッテリ供給電圧より低いことに応答してリセットされる、Ｃ９に記載の装置。
［Ｃ１１］
前記ハイサイドスイッチはＮＭＯＳトランジスタを備える、Ｃ１に記載の装置。
［Ｃ１２］
前記ハイサイドスイッチは前記ブーストされた供給電圧に結合されることによってオフにされるように構成されている、Ｃ２に記載の装置。 
［Ｃ１３］
ハイサイドスイッチを用いてバッテリ供給電圧をインダクタに選択的に結合することと、ここにおいて、前記インダクタはトラッキング供給電圧にさらに結合される、
ローサイドスイッチを用いて前記インダクタを接地に選択的に結合することと、
前記トラッキング供給電圧から前記ハイサイドスイッチを通って前記バッテリ供給電圧への負電流フローがあるかどうかを検出することと、
前記負電流フローを検出することを含む少なくとも１つの条件に応答して、前記ハイサイドスイッチを用いて前記バッテリ供給電圧を前記インダクタから切り離すことと、
を備える方法。
［Ｃ１４］
前記ハイサイドスイッチはＰＭＯＳトランジスタを備える、Ｃ１３に記載の方法。
［Ｃ１５］
負電流フローが検出されたことに応答して前記ＰＭＯＳトランジスタのボディダイオードに直列のスイッチを不能にすることをさらに備える、Ｃ１４に記載の方法。
［Ｃ１６］
前記直列のスイッチは補助ＰＭＯＳトランジスタを備え、前記補助ＰＭＯＳトランジスタのボディダイオードは前記ＰＭＯＳトランジスタのボディダイオードの極性とは逆の極性に置かれている、Ｃ１５に記載の方法。
［Ｃ１７］
前記負電流フローを検出することは、前記バッテリ供給電圧から前記バッテリ供給電圧の反対側の前記ハイサイドスイッチの端子への負電圧降下を検出することを備える、Ｃ１３に記載の方法。 
［Ｃ１８］
前記少なくとも１つの条件は、前記トラッキング供給電圧が前記バッテリ供給電圧より大きいことを検出することをさらに具備し、前記バッテリ供給電圧を切り離すことは前記２つの条件がともに真であるときのみに応答して実行される、Ｃ１３に記載の方法。
［Ｃ１９］
前記少なくとも１つの条件が満たされない場合、切り替え電力ステージクロック信号を使って前記ハイサイドスイッチを制御することをさらに備える、Ｃ１８に記載の方法。
［Ｃ２０］
装置であって、
ハイサイドスイッチを用いてバッテリ供給電圧をインダクタに選択的に結合する手段と、ここにおいて、前記インダクタはトラッキング供給電圧にさらに結合される、
ローサイドスイッチを用いて前記インダクタを接地に選択的に結合する手段と、
前記ハイサイドスイッチを通って前記トラッキング供給電圧から前記バッテリ供給電圧への負電流フローがあるかどうかを検出する手段と、
前記負電流フローを検出することを含む少なくとも一つの条件に応答して、前記ハイサイドスイッチを用いて前記バッテリ供給電圧を前記インダクタから切り離す手段と、
を備える装置。
【図１】
0006271589.tif 000002
【図２】
0006271589.tif 000003
【図３】
0006271589.tif 000004
【図４】
0006271589.tif 000005
【図５】
0006271589.tif 000006
【図６】
0006271589.tif 000007
【図７】
0006271589.tif 000008
【図７Ａ】
0006271589.tif 000009
【図８】
0006271589.tif 000010
【図９】
0006271589.tif 000011