(57)【特許請求の範囲】
【請求項１】
化合物半導体からなる結晶成長用基板の上にエミッタとなる化合物半導体からなるエミッタ形成層を形成する第１工程と、
前記エミッタ形成層の上に化合物半導体からなるベースとなるベース形成層を形成する第２工程と、
前記ベース形成層の上にコレクタとなる化合物半導体からなるコレクタ形成層を形成する第３工程と、
前記コレクタ形成層の上に第１金属層を形成する第４工程と、
前記第１金属層の上に第２金属層を形成する第５工程と、
前記第２金属層の上に金属マスク形成層を形成する第６工程と、
前記金属マスク形成層をパターニングすることによって金属マスクを形成する第７工程と、
前記金属マスクと前記第１金属層によって前記第２金属層を選択的にエッチング除去した後に、前記金属マスクと暴露された部分の第１金属層をエッチング除去することによって、前記第１金属層の一部と前記第２金属層の一部から構成される局所的な内部電極構造と、平面視で前記内部電極構造の周囲を取り囲む空洞領域と、前記空洞領域の周囲を取り囲む前記第１金属層の他の一部と前記第２金属層の他の一部から構成される外部支持構造を形成する第８工程と、
支持基板の上に第３金属層を形成する第９工程と、
前記第３金属層の上に第４金属層を形成する第１０工程と、
前記第２金属層と前記第４金属層とを接合することで前記結晶成長用基板と前記支持基板とを貼り合わせる第１１工程と、
前記結晶成長用基板と前記支持基板とを貼り合わせた後に、前記結晶成長用基板を除去する第１２工程と、
前記エミッタ形成層、前記ベース形成層、前記コレクタ形成層をパターニングし、前記内部電極構造と中心軸が一致する状態で、前記支持基板の側から見てコレクタ、ベース、およびエミッタの順に積層された素子部を形成する第１３工程と、
前記外部支持構造における前記第１金属層、前記外部支持構造における前記第２金属層、前記第４金属層、および前記第３金属層をパターニングすることによって、第４金属パターン層、第３金属パターン層、第２金属パターン層、および第１金属パターン層を形成すると同時に、前記空洞領域の周囲に最終的な外部支持構造を形成する第１４工程と
を備え、
前記第１３工程では、
前記コレクタを、平面視で前記内部電極構造の全体、前記空洞領域の全体、ならびに、前記最終的な外部支持構造の一部の直上に配置される状態に形成し、
前記ベースを、平面視で前記コレクタに内包し、かつ、前記内部電極構造の全体と前記空洞領域の一部の直上に配置される状態に形成し、
前記エミッタを、平面視で前記ベースに内包し、かつ、前記内部電極構造の一部の直上、あるいは、前記内部電極構造の全体と前記空洞領域の一部の直上に配置される状態に形成し、
前記第１４工程では、
前記第１金属層をパターニングして前記第４金属パターン層を形成した後に、前記第３金属層および前記第４金属パターン層に対して前記第２金属層および前記第４金属層が選択的にエッチングされるエッチング方法により、前記第２金属層および前記第４金属層をパターニングして前記第３金属パターン層および前記第２金属パターン層を形成し、
前記第３金属パターン層および前記第２金属パターン層を形成した後に、前記第３金属層をパターニングして前記第１金属パターン層を形成する
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項２】
請求項１記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記コレクタは、前記第１金属層の側に形成された高濃度の不純物が添加されたサブコレクタ層を含む
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項３】
請求項２記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記空洞領域におけるサブコレクタ層を前記第８工程の後に選択的にエッチング除去することで、前記サブコレクタ層が、平面視で前記第４金属パターン層の形成領域のみに形成された状態とする
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記第１金属層、前記第３金属層および金属マスク形成層は、ＷおよびＭｏの少なくとも１つから構成し、
前記第２金属層および前記第４金属層は、Ａｕ、Ｃｕ、Ａｕを主成分とする合金、Ｃｕを主成分とする合金より選択された材料から構成する
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項５】
支持基板と、
前記支持基板の上に形成された第１金属パターン層と、
前記第１金属パターン層の上に形成された第２金属パターン層と、
前記第２金属パターン層の上に形成された第３金属パターン層と、
前記第３金属パターン層の上に形成された第４金属パターン層と、
前記第４金属パターン層の上に形成された化合物半導体からなるコレクタと、
前記コレクタの上に平面視で前記コレクタに内包されるように形成された化合物半導体からなるベースと、
前記ベースの上に平面視で前記ベースに内包されるように形成された化合物半導体からなるエミッタと
を備え、
前記第３金属パターン層の一部と前記第４金属パターン層の一部は、局所的な内部電極構造を形成し、
かつ、前記第３金属パターン層の他の一部と前記第４金属パターン層の他の一部は、前記内部電極構造の周囲に離間して配置されてリング状の外部支持構造を形成し、
かつ、前記第２金属パターン層、前記コレクタ、前記内部電極構造、および前記外部支持構造によって、前記内部電極構造の周囲を取り囲む空洞領域が形成され、
前記コレクタは、平面視で前記内部電極構造の全体、前記空洞領域の全体、および前記外部支持構造の一部の直上に配置され、
前記ベースは、平面視で前記内部電極構造の全体と前記空洞領域の一部の直上に配置され、
前記エミッタは、平面視で前記内部電極構造の一部の直上、あるいは、前記内部電極構造の全体と前記空洞領域の一部の直上に配置され、
前記第２金属パターン層および前記第３金属パターン層は、前記第１金属パターン層および前記第４金属パターン層に対して選択的にエッチングできる材料から構成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項６】
請求項５記載のヘテロ接合バイポーラトランジスタにおいて、
前記コレクタは、前記第４金属パターン層の側に形成された高濃度の不純物が添加されたサブコレクタ層を含むことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項７】
請求項６記載のヘテロ接合バイポーラトランジスタにおいて、
前記サブコレクタ層は、平面視で前記第４金属パターン層の形成領域のみに形成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項８】
請求項５〜７のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
前記第４金属パターン層および前記第１金属パターン層は、ＷおよびＭｏの少なくとも１つから構成され、
前記第３金属パターン層および前記第２金属パターン層は、Ａｕ、Ｃｕ、Ａｕを主成分とする合金、Ｃｕを主成分とする合金より選択された材料から構成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コレクタ，ベース，エミッタからなる素子部を備えるヘテロ接合バイポーラトランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
高速化を図るためには、ＨＢＴ素子の充放電時間を短縮させることが必須であり、このためには、ＨＢＴ素子のコレクタ容量を削減することが重要である。一般に、ＨＢＴ素子のコレクタ領域は、エミッタ直下の内部領域とこの周りの外部領域とに分けることができる。内部領域は、実際に電流が発生する部分であり、ＨＢＴ素子を動作させる上で必要不可欠な領域といえる。一方、外部領域は、ベース電極などを搭載するために必要な部分ではあるが、電気的な動作という観点からは特に重要ではなく、外部領域で発生する接合容量は単に寄生容量として働くことになる。従って、ＨＢＴ素子を高速動作させるためには、外部領域における寄生容量をいかにして低減させるかが鍵となる。
【０００３】
外部領域の寄生容量を削減するもっとも簡便な方法は、ベース電極直下のベースやコレクタの一部を、ウェットエッチングなどを用いて除去する方法である。しかしながら、エッチング除去する領域が大きくなると、ベース電極を機械的に支持することができなくなるため、寄生容量を大幅に削減することができない。このため、上述した手法による効果は限定的となる。
【０００４】
上述した限界を打破するために、エミッタ直下に、イオン打ち込み法を用いて局所的に高濃度に不純物が添加されたサブコレクタ領域（局所的な微細導電領域）を形成する技術が提案されている（非特許文献１参照）。
【０００５】
以下、非特許文献１に記載された製造方法によって実現することができるＨＢＴの一例について、図３を用いて説明する。このＨＢＴは、結晶成長用の半絶縁性ＩｎＰからなる基板７０１上に、ｎ型不純物が高濃度に添加された厚いＩｎＰとｎ型不純物が高濃度に添加された薄いＩｎＧａＡｓの積層構造からなる第１サブコレクタ７０２が形成されている。薄いＩｎＧａＡｓは、コレクタ電極７１３とのコンタクト抵抗を十分小さくするために用いられており、厚いＩｎＰは、ＨＢＴ素子を高速動作させたときに発生する熱を基板７０１側へ効率的に散逸させるために用いられている。
【０００６】
また、第１サブコレクタ７０２上には、不純物が添加されていないＩｎＰからなる第２サブコレクタ７０３と、イオン打ち込みによってｎ型不純物（例えば、Ｓｉ）が高濃度に添加されたＩｎＰからなる第３サブコレクタ７０４（局所的微細導電領域）が形成されている。第３サブコレクタ７０４は、基板７０１平面の法線方向に、第２サブコレクタ７０３の中央部を貫通して形成されている。
【０００７】
また、第２サブコレクタ７０３および第３サブコレクタ７０４の上には、ＩｎＰからなるコレクタ７０７が形成され、コレクタ７０７上には、ｐ型不純物が高濃度に添加されたＧａＡｓＳｂからなるベース７０８が形成されている。また、ベース７０８上には、ｎ型不純物が添加されたＩｎＰからなるエミッタ７０９が形成され、エミッタ７０９上には、ｎ型不純物が高濃度に添加されたＩｎＧａＡｓからなるキャップ７１０が形成されている。
【０００８】
また、キャップ７１０上には、エミッタ電極７１１が形成されている。また、エミッタ７０９の周囲のベース７０８上には、ベース電極７１２が形成され、コレクタ７０７の周囲の第１サブコレクタ７０２上には、コレクタ電極７１３が形成されている。なお、エミッタ電極７１１の上には、ベース電極７１２形成時に堆積したベース電極材料層７１４が形成されている。
【０００９】
次に、上述したＨＢＴの製造について図４Ａ〜図４Ｄを用いて説明する。まず、図４Ａに示すように、結晶成長用の半絶縁性ＩｎＰからなる基板７０１上に、ｎ型不純物が高濃度に添加された厚いＩｎＰ層、およびｎ型不純物が高濃度に添加された薄いＩｎＧａＡｓ層からなる第１サブコレクタ形成層８０２、ならびに不純物が添加されていないＩｎＰからなるＩｎＰ層８０３を順次に結晶成長する。これらは、例えば、分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）法を用いて結晶成長する。
【００１０】
ここで、厚いＩｎＰ層と薄いＩｎＧａＡｓ層からなる積層構造の第１サブコレクタ形成層８０２は、第１サブコレクタ７０２を形成するための層である。また、ＩｎＰ層８０３は第２サブコレクタ７０３および第３サブコレクタ７０４を形成するための層である。また、厚いＩｎＰと薄いＩｎＧａＡｓからなる第１サブコレクタ形成層８０２は、基板７０１側に厚いＩｎＰ層が配置され、薄いＩｎＧａＡｓ層は、コレクタ電極に対するコンタクト層として使用される。
【００１１】
次に、基板７０１上の図示しない領域に位置合わせマークを形成した後、図４Ｂに示すように、公知のリソグラフィ技術を用いて、微小な開口部９０１ａを有するレジストマスク９０１を形成する。次いで、ＩｎＰ層８０３に対して、ｎ型不純物となるＳｉを用いてイオン打ち込みを行うことで、図４Ｃに示すように、第３サブコレクタ７０４を形成する。図４Ｃでは、レジストマスクを除去した後の状態を示している。なお、レジストマスクによってイオン打ち込みが実施されない領域は、不純物が添加されていない第２サブコレクタ形成層８１３となる、この後、レジストを除去し、また、加熱処理を実施することによって不純物として導入したＳｉを電気的に活性化させれば、第３サブコレクタ７０４は局所的な微細導電領域として機能することになる。
【００１２】
次に、図４Ｄに示すように、第２サブコレクタ形成層８１３および第３サブコレクタ７０４の上に、ＩｎＰからなるコレクタ形成層８０７、ｐ型不純物が高濃度に添加されたＧａＡｓＳｂからなるベース形成層８０８、ｎ型不純物が添加されたＩｎＰからなるエミッタ形成層８０９、ｎ型不純物が高濃度に添加されたＩｎＧａＡｓからなるキャップ形成層８１０を、順次、ＭＢＥ法によって再成長し、ＨＢＴエピタキシャルウエハを完成させる。
【００１３】
上述したようにＨＢＴエピタキシャルウエハを形成した後、公知のリソグラフィ技術およびエッチング技術などによって、ＨＢＴメサ構造を実現させればよい。ただし、このとき、予め形成しておいた位置合わせマークを用いることで、エミッタメサを第３サブコレクタ７０４の直上に配置されるように形成することが重要である。
【００１４】
上述したＨＢＴによれば、第３サブコレクタ７０４（局所的微細導電領域）は、ｎ型不純物が高濃度に添加された第１サブコレクタ７０２に接触しているので、ＨＢＴのエミッタ７０９からベース７０８、およびコレクタ７０７に注入された電子は、不純物が添加されておらず高抵抗となっている第２サブコレクタ７０３には流れずに、第３サブコレクタ７０４を経由して第１サブコレクタ７０２、および、第１サブコレクタ７０２上に形成されたコレクタ電極７１３に流れることになる。このように、上述したＨＢＴでは、電流が、第３サブコレクタ７０４によって規定される領域に集中して流れることになる。
【００１５】
上述したＨＢＴでは、内部容量はベース７０８と第３サブコレクタ７０４とからなる平行平板型のキャパシタ構造によって決定される。一方、第２サブコレクタ７０３は、不純物が添加されておらず電圧印加によって空乏化されるため、外部容量は、ベース７０８と第１サブコレクタ７０２とからなる平行平板型のキャパシタ構造によって決まる。これらの結果、外部領域の空乏層厚は、内部領域の空乏層厚よりも十分大きくすることができ、外部容量を内部容量に比べて十分小さくすることが可能となる。
【００１６】
また、上述したＨＢＴでは、ベース電極７１２直下の半導体層をエッチング除去していないので、ベース７０８とコレクタ７０７とにより、ベース電極７１２を機械的に支持することができる。
【先行技術文献】
【非特許文献】
【００１７】
【非特許文献１】James C. Li, Mary Chen, Donald A. Hitko, Charles H. Fields, Binqiang Shi, Rajesh Rajavel, Peter M. Asbeck, and Marko Sokolich, "A submicrometer 252 GHz fT and 283 GHz fMAX InP DHBT with reduced CBC using selectively implanted buried subcollector (SIBS)", IEEE Electron Device Letters, Vol.26, No.3,  pp.136-138, 2005.
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上述した従来のＨＢＴは、サブコレクタ層に局所的に不純物が添加された領域をイオン打ち込み法によって実現し、この後、ＨＢＴの活性領域を構成するコレクタ、ベース、およびエミッタ半導体層を再成長によって形成している。これにより、外部容量を、内部容量に比べて十分小さくすることを可能とし、この結果、ＨＢＴ素子の充放電時間を短縮してＨＢＴの高速動作を可能としている。
【００１９】
しかしながら、従来のＨＢＴを実現するためには、２回の結晶成長が必要であり、素子の製造時間を短縮することが容易ではない。また、選択的なイオン打ち込みを実施した後のウエハ表面には、プロセスにともなう不純物やダストが付着してしまうことが懸念される。この場合、付着した不純物やダストによって２回目の結晶成長が阻害されてしまい、ＨＢＴを作製する上で十分な結晶品質が得られないこともあり得る。この結果、ＨＢＴの製造歩留まりも低下してしまうという問題が危惧される。さらに、プロセスによってＩｎＰ表面に付着した不純物はｎ型を示すことがあり、この場合、外部領域が効率的に空乏化されず、外部容量が期待していた値よりも低減されないことも起こりうる。
【００２０】
以上に説明したように、上述した技術では、素子の製造時間や歩留まりに対して問題が生じる可能性がある。また、再成長を実施する前の表面処理をおろそかにすると、再成長界面に不純物やダストが付着してしまい、高品質なＨＢＴ結晶を得ることができなくなる場合が発生するという問題もある。このように、従来の後術では、外部容量を低減した高品質なＨＢＴが、容易に製造することができないという問題があった。
【００２１】
本発明は、以上のような問題点を解消するためになされたものであり、外部容量を低減した高品質なＨＢＴが、比較的容易に製造できるようにすることを目的とする。
【課題を解決するための手段】
【００２２】
本発明に係るヘテロ接合バイポーラトランジスタの製造方法は、化合物半導体からなる結晶成長用基板の上にエミッタとなる化合物半導体からなるエミッタ形成層を形成する第１工程と、エミッタ形成層の上に化合物半導体からなるベースとなるベース形成層を形成する第２工程と、ベース形成層の上にコレクタとなる化合物半導体からなるコレクタ形成層を形成する第３工程と、コレクタ形成層の上に第１金属層を形成する第４工程と、第１金属層の上に第２金属層を形成する第５工程と、第２金属層の上に金属マスク形成層を形成する第６工程と、金属マスク形成層をパターニングすることによって金属マスクを形成する第７工程と、金属マスクと第１金属層によって第２金属層を選択的にエッチング除去した後に、金属マスクと暴露された部分の第１金属層をエッチング除去することによって、第１金属層の一部と第２金属層の一部から構成される局所的な内部電極構造と、平面視で内部電極構造の周囲を取り囲む空洞領域と、空洞領域の周囲を取り囲む第１金属層の他の一部と第２金属層の他の一部から構成される外部支持構造を形成する第８工程と、支持基板の上に第３金属層を形成する第９工程と、第３金属層の上に第４金属層を形成する第１０工程と、第２金属層と第４金属層とを接合することで結晶成長用基板と支持基板とを貼り合わせる第１１工程と、結晶成長用基板と支持基板とを貼り合わせた後に、結晶成長用基板を除去する第１２工程と、エミッタ形成層、ベース形成層、コレクタ形成層をパターニングし、内部電極構造と中心軸が一致する状態で、支持基板の側から見てコレクタ、ベース、およびエミッタの順に積層された素子部を形成する第１３工程と、外部支持構造における第１金属層、外部支持構造における第２金属層、第４金属層、および第３金属層をパターニングすることによって、第４金属パターン層、第３金属パターン層、第２金属パターン層、および第１金属パターン層を形成すると同時に、空洞領域の周囲に最終的な外部支持構造を形成する第１４工程とを備え、第１３工程では、コレクタを、平面視で内部電極構造の全体、空洞領域の全体、ならびに、最終的な外部支持構造の一部の直上に配置される状態に形成し、ベースを、平面視でコレクタに内包し、かつ、内部電極構造の全体と空洞領域の一部の直上に配置される状態に形成し、エミッタを、平面視でベースに内包し、かつ、内部電極構造の一部の直上、あるいは、内部電極構造の全体と空洞領域の一部の直上に配置される状態に形成し、第１４工程では、第１金属層をパターニングして第４金属パターン層を形成した後に、第３金属層および第４金属パターン層に対して第２金属層および第４金属層が選択的にエッチングされるエッチング方法により、第２金属層および第４金属層をパターニングして第３金属パターン層および第２金属パターン層を形成し、第３金属パターン層および第２金属パターン層を形成した後に、第３金属層をパターニングして第１金属パターン層を形成する。
【００２３】
上記ヘテロ接合バイポーラトランジスタの製造方法において、コレクタは、第１金属層の側に形成された高濃度の不純物が添加されたサブコレクタ層を含む。
【００２４】
上記ヘテロ接合バイポーラトランジスタの製造方法において、空洞領域におけるサブコレクタ層を第８工程の後に選択的にエッチング除去することで、サブコレクタ層が、平面視で第４金属パターン層の形成領域のみに形成された状態とする。
【００２５】
上記ヘテロ接合バイポーラトランジスタの製造方法において、第１金属層、第３金属層および金属マスク形成層は、ＷおよびＭｏの少なくとも１つから構成し、第２金属層および第４金属層は、Ａｕ、Ｃｕ、Ａｕを主成分とする合金、Ｃｕを主成分とする合金より選択された材料から構成すればよい。
【００２６】
また、本発明に係るヘテロ接合バイポーラトランジスタは、支持基板と、支持基板の上に形成された第１金属パターン層と、第１金属パターン層の上に形成された第２金属パターン層と、第２金属パターン層の上に形成された第３金属パターン層と、第３金属パターン層の上に形成された第４金属パターン層と、第４金属パターン層の上に形成された化合物半導体からなるコレクタと、コレクタの上に平面視でコレクタに内包されるように形成された化合物半導体からなるベースと、ベースの上に平面視でベースに内包されるように形成された化合物半導体からなるエミッタとを備え、第３金属パターン層の一部と第４金属パターン層の一部は、局所的な内部電極構造を形成し、かつ、第３金属パターン層の他の一部と第４金属パターン層の他の一部は、内部電極構造の周囲に離間して配置されてリング状の外部支持構造を形成し、かつ、第２金属パターン層、コレクタ、内部電極構造、および外部支持構造によって、内部電極構造の周囲を取り囲む空洞領域が形成され、コレクタは、平面視で内部電極構造の全体、空洞領域の全体、および外部支持構造の一部の直上に配置され、ベースは、平面視で内部電極構造の全体と空洞領域の一部の直上に配置され、エミッタは、平面視で内部電極構造の一部の直上、あるいは、内部電極構造の全体と空洞領域の一部の直上に配置され、第２金属パターン層および第３金属パターン層は、第１金属パターン層および第４金属パターン層に対して選択的にエッチングできる材料から構成されている。
【００２７】
上記ヘテロ接合バイポーラトランジスタにおいて、コレクタは、第４金属パターン層の側に形成された高濃度の不純物が添加されたサブコレクタ層を含むようにしてもよい。この場合、サブコレクタ層は、平面視で第４金属パターン層の形成領域のみに形成されているようにすればよい。
【００２８】
上記ヘテロ接合バイポーラトランジスタにおいて、第４金属パターン層および第１金属パターン層は、ＷおよびＭｏの少なくとも１つから構成され、第３金属パターン層および第２金属パターン層は、Ａｕ、Ｃｕ、Ａｕを主成分とする合金、Ｃｕを主成分とする合金より選択された材料から構成されているようにすればよい。
【発明の効果】
【００２９】
以上説明したことにより、本発明によれば、外部容量を低減した高品質なＨＢＴが、比較的容易に製造できるという優れた効果が得られる。
【図面の簡単な説明】
【００３０】
【図１Ａ】図１Ａは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。
【図１Ｃ】図１Ｃは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す平面図である。
【図２Ａ】図２Ａは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｆ】図２Ｆは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｇ】図２Ｇは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｈ】図２Ｈは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｉ】図２Ｉは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｊ】図２Ｊは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｋ】図２Ｋは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｌ】図２Ｌは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｍ】図２Ｍは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｎ】図２Ｎは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｏ】図２Ｏは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｐ】図２Ｐは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｑ】図２Ｑは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｒ】図２Ｒは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｓ】図２Ｓは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｔ】図２Ｔは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｕ】図２Ｕは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｖ】図２Ｖは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３】図３は、従来のヘテロ接合バイポーラトランジスタの構成を示す断面図である。
【図４Ａ】図４Ａは、従来のヘテロ接合バイポーラトランジスタ（ＨＢＴ）の製造方法を説明するための各工程における状態を示す構成図である。
【図４Ｂ】図４Ｂは、従来のＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図４Ｃ】図４Ｃは、従来のＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図４Ｄ】図４Ｄは、従来のＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態について図を参照して説明する。はじめに、発明の実施の形態におけるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の構成について、図１Ａ，図１Ｂ，図１Ｃを用いて説明する。図１Ａ，図１Ｂは、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す断面図である。図１Ｃは、ヘテロ接合バイポーラトランジスタの構成を示す平面図である。図１ＣのＸＸ’線の断面を図１Ａに示し、図１ＣのＹＹ’線の断面を図１Ｂに示している。
【００３２】
このＨＢＴは、支持基板１０１と、支持基板１０１の上に形成された第１金属パターン層１０２と、第１金属パターン層１０２の上に形成された第２金属パターン層１０３とを備える。また、第２金属パターン層１０３の上に形成された第３金属パターン層１０４ａ，第３金属パターン層１０４ｃと、第３金属パターン層１０４ａ，第３金属パターン層１０４ｃの上に形成された第４金属パターン層１０５ａ，第４金属パターン層１０５ｄとを備える。
【００３３】
第３金属パターン層（第３金属パターン層の一部）１０４ａおよび第４金属パターン層（第４金属パターン層の一部）１０５ａは、内部電極構造を形成しており、この内部電極構造を取り囲んで空洞領域１２１が形成されている。また、第３金属パターン層（第３金属パターン層の他の一部）１０４ｃおよび第４金属パターン層（第４金属パターン層の他の一部）１０５ｄは、空洞領域１２１を取り囲んで形成され、これらで外部支持構造を形成している。第３金属パターン層１０４ｃおよび第４金属パターン層１０５ｄは、上述した内部電極構造の周囲に離間して配置されてリング状の外部支持構造を形成することで、空洞領域１２１を形成している。図１Ｃでは、参考のため、空洞領域１２１と金属パターン層との境界１９１および境界１９２を示している。また、図１Ｃでは、空洞領域１２１をグレーで示している。
【００３４】
第２金属パターン層１０３、第３金属パターン層１０４ａ，第３金属パターン層１０４ｃは、第１金属パターン層１０２、第４金属パターン層１０５ａ，第４金属パターン層１０５ｄに対して選択的にエッチングできる材料から構成されている。言い換えると、第２金属パターン層１０３、第３金属パターン層１０４ａ，第３金属パターン層１０４ｃは、第１金属パターン層１０２、第４金属パターン層１０５ａ，第４金属パターン層１０５ｄとは異なる金属から構成されている。
【００３５】
また、第２金属パターン層１０３と第３金属パターン層１０４ａ，第３金属パターン層１０４ｃは、例えば、よく知られたウエハ貼り合わせ技術によって接合されている。後述する製造方法の説明において詳細に説明するが、上述した金属積層構造を用いることによって、比較的簡便に、本発明におけるＨＢＴを実現することが可能となる。
【００３６】
また、実施の形態におけるＨＢＴは、コレクタ１０７、ベース１０８、エミッタ１０９を備える。コレクタ１０７は、第３金属パターン層１０４ａと第４金属パターン層１０５ａとによる内部電極構造、空洞領域１２１、および第３金属パターン層１０４ｃと第４金属パターン層１０５ｄとによる外部支持構造の一部の直上に配置されるように形成されている。また、ベース１０８は、内部電極構造、および空洞領域１２１の一部の直上に配置され、平面視でコレクタ１０７の形成領域に内包されるように形成されている。また、エミッタ１０９は、内部電極構造の直上に配置され、平面視でベース１０８の形成領域に内包されるように形成されている。
【００３７】
なお、図示してはいないが、エミッタ１０９は、内部電極構造、および空洞領域１２１の一部の直上に配置され、かつ、平面視でベース１０８の形成領域に内包されるように形成されていてもよい。また、実施の形態におけるＨＢＴにおいて、エミッタ１０９、ベース１０８、コレクタ１０７は、内部電極構造の形成領域と中心軸が一致する状態で形成されている。なお、上記中心軸は、支持基板１０１平面の法線に平行な軸である。
【００３８】
また、エミッタ１０９の上には、化合物半導体からなるキャップ１１０が形成されている。また、キャップ１１０の上には、エミッタ電極１１１が形成され、エミッタ１０９の周囲のベース１０８の上にベース電極１１２が形成されている。なお、支持基板１０１上の第１金属パターン層１０２、第２金属パターン層１０３、第３金属パターン層１０４ａと第３金属パターン層１０４ｃ、および第４金属パターン層１０５ａ，第４金属パターン層１０５ｄからなる金属積層構造が、コレクタ電極の役割を担っている。なお、図１Ｃにおいて、領域１９３および領域１９４には、ベース電極１１２およびコレクタ電極へのスルーホールが形成されることとなる。
【００３９】
実施の形態におけるＨＢＴは、エミッタ１０９の直下に配置されている第３金属パターン層１０４ａおよび第４金属パターン層１０５ａから構成される内部電極構造が、局所的な微細コレクタ電極として機能している。さらに、ベース電極１１２直下の領域には、空洞領域１２１が存在している。これらの構成が、本発明における重要なポイントである。これらの構成とすることで、まず、エミッタ１０９直下におけるコレクタ内部容量は、ベース１０８、第４金属パターン層１０５ａ、およびコレクタ１０７から形成される平行平板型のキャパシタ構造によって特徴づけられる。従って、エミッタ１０９直下におけるコレクタ内部容量の大きさは、主に、第４金属パターン層１０５ａの金属層形成面積とコレクタ１０７の層厚によって決定されることになる。
【００４０】
一方、エミッタ１０９の周囲の外部容量は、ベース１０８、第２金属パターン層１０３、コレクタ１０７、および空洞領域１２１から形成される平行平板型のキャパシタ構造によって特徴づけられる。空洞領域１２１は、真空状態、あるいは真空に近い状態になっているため、半導体コレクタ１０７に比べて誘電率は十分小さい値となっている。このため、平行平板型キャパシタ構造の容量は、空洞領域１２１の容量として特徴づけられることになる。従って、エミッタ１０９周囲の外部容量は、内部容量に比べて十分小さくなる。
【００４１】
以上の結果、コレクタ容量は、主に、エミッタ１０９直下の内部容量によって決定されることになり、コレクタ容量は、ベース・コレクタ接合面積の大きさに関わらず、内部電極構造上部の金属層（第４金属パターン層１０５ａ）の面積によって決定されることになる。従って、内部電極構造上部の金属層面積を十分小さくしておけば、本発明におけるＨＢＴのコレクタ容量は、ベース・コレクタ接合面積の大きさに関係なく、小さくすることが可能となる。
【００４２】
一方、第３金属パターン層１０４ｃと第４金属パターン層１０５ｄとから構成される外部支持構造は、空洞領域１２１を実現すると同時に、コレクタ１０７、ベース１０８、エミッタ１０９からなる化合物半導体メサ構造を機械的に支持するために設けられている。この外部支持構造とベース１０８の間にも外部容量となる寄生容量が発生するが、外部支持構造の直上にベース１０８が存在していないため、理想的な平行平板型キャパシタ構造とはなっておらず、この結果、寄生容量の影響は十分無視できる大きさとなる。
【００４３】
支持基板１０１は、例えば、Ｓｉ基板であればよい。あるいは、ＨＢＴ集積回路の発熱をより積極的に抑制したいのであればＳｉＣ基板などを使用してもよい。後述するウエハ接合を実施する上で重要となるウエハの平坦性が確保されていれば、支持基板１０１は、基本的にどのような材料であっても構わない。
【００４４】
第１金属パターン層１０２および第４金属パターン層１０５ａおよび第４金属パターン層１０５ｄは、主にＷから構成されていればよい。あるいは、第１金属パターン層１０２および第４金属パターン層１０５ａ，第４金属パターン層１０５ｄは、Ｍｏから構成されていてもよい。なお、第４金属パターン層１０５ａおよび第４金属パターン層１０５ｄは、第３金属パターン層１０４ａおよび第３金属パターン層１０４ｃの側のＷ層と、半導体素子側のＭｏ層との２層構造としてもよい。Ｍｏを用いると、ＩｎＧａＡｓなどの化合物半導体に対して比較的良好なコンタクト特性を得ることができる。一方、Ｗを用いると、ドライエッチングなどを用いた微細加工が比較的容易となる。両者を適切に合わせることによって、コンタクト特性の優れた微細金属電極パターンを形成することが可能となる。
【００４５】
第２金属パターン層１０３および第３金属パターン層１０４ａと第３金属パターン層１０４ｃとは、例えば、Ａｕから構成されていればよい。また、第２金属パターン層１０３および第３金属パターン層１０４ａと第３金属パターン層１０４ｃは、Ｃｕから構成されていてもよく、Ａｕを主成分とする合金、あるいは、Ｃｕを主成分とする合金より構成されていてもよい。
【００４６】
コレクタ１０７は、例えば、不純物が添加されていないＩｎＰから構成し、ベース１０８は、高濃度にｐ型不純物が導入されたＧａＡｓＳｂ（ｐ+−ＧａＡｓＳｂ）から構成すればよい。また、エミッタ１０９は、ｎ型不純物が導入されたＩｎＰ（ｎ−ＩｎＰ）から構成し、キャップ１１０は、高濃度にｎ型不純物が導入されたＩｎＧａＡｓ（ｎ+−ＩｎＧａＡｓ）から構成すればよい。
【００４７】
前述したＨＢＴ半導体層構造では、コレクタと第４金属パターン層とが、いわゆる、ショットキーコンタクトを形成することを前提にしている。ただし、図示してはいないが、コレクタ１０７の第４金属パターン層１０５ａ，第４金属パターン層１０５ｄ側に、高濃度にｎ型不純物が導入されたサブコレクタ層を設けてもよい。第４金属パターン層１０５ａ，第４金属パターン層１０５ｄとの間に、例えば、高濃度にｎ型不純物が導入されたＩｎＧａＡｓ（ｎ+−ＩｎＧａＡｓ）からなるサブコレクタ層を設け、このサブコレクタ層と第４金属パターン層とが、いわゆるオーミックコンタクトを形成するようにしてもよい。
【００４８】
ただし、この場合、空洞領域１２１においては、サブコレクタ層は存在しないようにしておくことが望ましい。言い換えると、サブコレクタ層は、第４金属パターン層１０５ａ，第４金属パターン層１０５ｄの形成領域のみに設ける構成とすればよい。なお、ここでは、サブコレクタ層を用いた場合、コレクタとサブコレクタ層とを合わせたものを、改めて、コレクタと呼ぶことにする。従って、上述した構成におけるサブコレクタ層は、第４金属パターン層に接する高濃度に不純物が添加されたコレクタの一部の層とみなす。
【００４９】
次に、本発明の実施の形態におけるＨＢＴの製造方法について、図２Ａ〜図２Ｖを用いて説明する。図２Ａ〜図２Ｖは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。図２Ａ〜図２Ｖは、図１Ａに記載の断面構造を実現する過程を示している。
【００５０】
まず、図２Ａに示すように、化合物半導体であるＩｎＰからなる成長基板５０１の上に、ＩｎＧａＡｓからなる第１エッチング停止層５０２、ＩｎＰからなる第２エッチング停止層５０３、ｎ+−ＩｎＧａＡｓからなるキャップ形成層３１０、ｎ−ＩｎＰからなるエミッタ形成層３０９、ｐ+−ＧａＡｓＳｂからなるベース形成層３０８、不純物が添加されていないＩｎＰからなるコレクタ形成層３０７を、例えば、ＭＢＥ法を用いて順次積層する（第１工程、第２工程、第３工程）。
【００５１】
具体的に図示してはいないが、上述したエピタキシャル成長において、ＩｎＰからなるコレクタ形成層３０７の上にｎ+−ＩｎＧａＡｓからなるサブコレクタ形成層も積層しておいてもよい。各化合物半導体層は、ＩｎＰの上にエピタキシャル成長しているため、転位や欠陥などの発生が抑制された良質な状態で形成される。また、後述するように、ウエハ接合によって基板転換するため、通常のＨＢＴ層構造とは逆向きに結晶成長している点を注意しておく。
【００５２】
次に、図２Ｂに示すように、コレクタ形成層３０７の上に第１金属層３０５を形成し、第１金属層３０５の上に第２金属層３０４を形成する（第４工程、第５工程）。なお、サブコレクタ形成層も積層した場合は、サブコレクタ形成層の上に、第１金属層３０５を形成し、第１金属層３０５の上に第２金属層３０４を形成する。次に、第２金属層３０４の上に金属マスク形成層３５１を形成する（第６工程）。
【００５３】
例えば、第１金属層３０５は、下層が層厚２〜１０ｎｍと比較的薄いＭｏ層、上層が層厚２０〜１００ｎｍと比較的厚いＷ層から構成されていればよい。この構成において、Ｍｏ層は電子ビーム蒸着法により形成し、Ｗ層は引き続いてスパッタ法により形成すればよい。このように、化合物半導体層側に電子ビーム蒸着法を用いてＭｏ層を堆積することで、スパッタ法を用いてＷ層を堆積する場合よりも、コレクタ形成層３０７（あるいは、サブコレクタ形成層も積層した場合は、サブコレクタ形成層）へのダメージを小さく抑えることができる。
【００５４】
一般に、Ｍｏは、Ｗに比べてドライエッチング速度が小さい傾向があるが、Ｍｏ層の層厚をＷ層の層厚の１０分の１程度かそれ以下にしておけば、後述するエッチング加工で支障をきたすことはない。一方、第２金属層３０４は、Ａｕから構成されていればよく、例えば、スパッタ法により形成すればよい。後述するドライエッチングでは、Ｗに対してＡｕのエッチング速度を１０倍以上にすることができるため、前述したＷ層の層厚に対しては、Ａｕ層の層厚を１０００ｎｍ程度まで任意に設定することが可能である。なお通常は、Ａｕ層の層厚は、１００〜２００ｎｍ程度あれば十分抵抗の小さい電極構造を実現することは可能である。さらに、金属マスク形成層３５１は、Ｗ層から構成されていればよく、層厚は第１金属層を構成するＷ層と同程度（２０〜１００ｎｍ）とすればよい。
【００５５】
次に、図２Ｃに示すように、公知のリソグラフィ技術を用いて金属マスク形成層３５１の上に開口部６０１ａを有するレジストマスク６０１を形成する。次に、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法により金属マスク形成層３５１を選択的にエッチングし、この後にレジストマスク６０１を除去する。この結果、図２Ｄに示すような金属マスク１５１が形成される（第７工程）。このエッチング処理においては、エッチングガスとして、ＳＦ6を用いれば、Ａｕからなる第２金属層３０４をほとんどエッチングすることなく、金属マスク形成層３５１をエッチングすることができる。
【００５６】
次に、金属マスク１５１を用い、誘導結合型プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ：Inductively Coupled Plasma-Reactive Ion Etching）法により第２金属層３０４を選択的にエッチングし、図２Ｅに示すように、第３金属パターン層１０４ａと第３金属パターン層１０４ｂを形成する。このエッチング処理では、エッチングガスとして、ＡｒとＯ2の混合ガスを用いればよい。この混合ガスを用いたエッチング処理により、ＭｏやＷからなる金属マスク１５１および第１金属層３０５をほとんどエッチングすることなく、第２金属層３０４をエッチングすることができる。
【００５７】
次に、ウエハ全面をＲＩＥ法によりエッチングし、金属マスク１５１の全てと、工程で暴露された第１金属層３０５の一部を除去することによって、図２Ｆに示すように、第４金属パターン層１０５ａおよび第４金属パターン層１０５ｂを形成する。このエッチング処理では、エッチングガスとしてＳＦ6を用いれば、化合物半導体層やＡｕからなる第３金属パターン層１０４ａおよび第３金属パターン層１０４ｂをほとんどエッチングすることはない。
【００５８】
以上の結果、第３金属パターン層１０４ａと第４金属パターン層１０５ａは内部電極構造を形成し、第３金属パターン層１０４ｂと第４金属パターン層１０５ｂは外部支持構造を形成することになる（第８工程）。なお、サブコレクタ形成層も積層した場合は、第４金属パターン層を形成した後に、表面が暴露された部分（第４金属パターン層１０５ａ，第４金属パターン層１０５ｄの形成領域以外）のサブコレクタ形成層を除去し、サブコレクタ層が、平面視で第４金属パターン層１０５ｄの形成領域のみに形成された状態としておくことが望ましい。これは、内部電極構造と外部支持構造を、高濃度に不純物が添加されたサブコレクタ層を介して電気的に連結させないためであり、本発明によるＨＢＴの外部寄生容量を完全に削除するためには重要な措置となる。これを実現するためには、例えば、第４金属パターン層をマスクに用いて、クエン酸系エッチング液によるウェットエッチングをサブコレクタ形成層に対して実施すればよい。
【００５９】
上述したように、ＨＢＴの素子となる部分の各層を形成する一方で、図２Ｇに示すように、例えばＳｉＣからなる支持基板１０１の上に第３金属層３０２を形成し、第３金属層３０２の上に第４金属層３０３を形成する（第９工程、第１０工程）。例えば、スパッタ法によりＷを堆積して第３金属層３０２を形成すればよい。また、引き続き、スパッタ法によりＡｕを堆積して第４金属層３０３を形成すればよい。第３金属層のＷは前述した第１金属層を構成するＷと同程度の層厚とすればよい。また、第４金属層のＡｕは、前述した第２金属層を構成するＡｕと同程度の層厚とすればよい。
【００６０】
次に、図２Ｈに示すように、支持基板１０１と成長基板５０１とを、第４金属層３０３と第３金属パターン層１０４ａ，第３金属パターン層１０４ｂとを接合することによって貼り合わせる（第１１工程）。例えば、表面活性化接合法や原子拡散接合法などのウエハ貼り合わせ技術を用いて接合すればよい。実施の形態では、第４金属層３０３と第３金属パターン層１０４ａ，第３金属パターン層１０４ｂは、ともにＡｕから構成されており、容易に表面活性化接合法で接合させることができる。また、本工程によって、本発明において最大の特徴となる空洞領域１２１が形成される。
【００６１】
表面活性化接合法などのウエハ貼り合わせ技術は真空中で実施されるので、空洞領域１２１も真空状態か真空状態に近い状態で実現されることになる。一方、ウエハ貼り合わせをＡｒやＮ2などの不活性ガス雰囲気中で実施することができれば、空洞領域１２１はこれら不活性ガスが封入された状態で実現される。いずれの場合も、空洞領域１２１の誘電率は、ＨＢＴの活性領域を形成している半導体よりも桁違いに小さくなる。
【００６２】
以上の結果、基板平面方向において、第３金属パターン層１０４ａと第４金属パターン層１０５ａから構成される内部電極構造は、空洞領域１２１に取り囲まれる形となる。さらに、空洞領域１２１は、基板平面方向において、第３金属パターン層１０４ｂと第４金属パターン層１０５ｂから構成される外部支持構造に取り囲まれる形となる。本発明では、内部電極構造は、局所的な微細コレクタ電極として機能することになる。また、外部支持構造は、ＨＢＴの半導体部分を機械的に支持する役割を担うことになる。
【００６３】
次に、成長基板５０１を除去（分離）する（第１２工程）。例えば、石英などから構成されたサポート基板に支持基板１０１を貼り付け、この状態で、成長基板５０１を研磨して薄くする。次いで、サポート基板から支持基板１０１を剥離し、塩酸系エッチング液を用いたウェットエッチングにより、残っている成長基板５０１を除去し、第１エッチング停止層５０２を露出させる。
【００６４】
このウェットエッチングでは、ＩｎＧａＡｓからなる第１エッチング停止層５０２は、ほとんどエッチングされない。次いで、クエン酸系エッチング液を用いたウェットエッチングにより第１エッチング停止層５０２を除去し、第２エッチング停止層５０３を露出させる。ＩｎＰからなる第２エッチング停止層５０３は、クエン酸系エッチング液ではほとんどエッチングされない。この後、再び、塩酸系エッチング液を用いたウェットエッチングにより、第２エッチング停止層５０３を除去する。
【００６５】
上述した塩酸系エッチング液を用いたウェットエッチングでは、ＩｎＧａＡｓはほとんどエッチングされないので、ｎ+−ＩｎＧａＡｓからなるキャップ形成層３１０に対して、第２エッチング停止層５０３を選択的にエッチング除去できる。このように、第１エッチング停止層５０２および第２エッチング停止層５０３を設けておくことによって、成長基板５０１の除去工程における半導体キャップ形成層３１０への影響を最小限に抑制できるようになる。
【００６６】
以上のことにより、図２Ｉに示すように、支持基板１０１の上に、第３金属層３０２、第４金属層３０３、第２金属層３０４をパターニングして形成した第３金属パターン層１０４ａ，第３金属パターン層１０４ｂ、第１金属層３０５をパターニングして形成した第４金属パターン層１０５ａ，第４金属パターン層１０５ｂが順次積層される。また、第３金属パターン層１０４ａと第４金属パターン層１０５ａから構成される内部電極構造、第３金属パターン層１０４ｂと第４金属パターン層１０５ｂから構成される外部支持構造、および、空洞領域１２１が形成される。
【００６７】
加えて、第４金属パターン層１０５ａ，第４金属パターン層１０５ｂ、空洞領域１２１の直上にＩｎＰからなるコレクタ形成層３０７、ｐ+−ＧａＡｓＳｂからなるベース形成層３０８、ｎ−ＩｎＰからなるエミッタ形成層３０９、およびｎ+−ＩｎＧａＡｓからなるキャップ形成層３１０が積層された状態が得られる。なお、サブコレクタ形成層も積層した場合は、第４金属パターン層１０５ａ，第４金属パターン層１０５ｂの直上にサブコレクタ形成層が形成され、空洞領域１２１の直上には、コレクタ形成層３０７の表面が暴露される。
【００６８】
内部電極構造は、ＨＢＴメサ構造を形成したときにエミッタ直下に配置された局所的な微細コレクタ電極として機能することになる。上述の製造方法に示したように、本発明では、ウエハ接合前に内部電極構造を形成し、この後、ウエハ接合によって、別の支持基板に内部電極を有するＨＢＴエピタキシャル層構造を転写している。これにより、結晶の再成長をすることなく、局所的にコレクタ電流を集めることができる微細な電極構造を実現している。
【００６９】
次に、素子とするメサ構造形成工程を説明する（第１３工程，第１４工程）。
【００７０】
まず、図２Jに示すように、キャップ形成層３１０の上に、エミッタ電極形成層３１１を堆積する。エミッタ電極形成層３１１は、下層が比較的薄いＭｏ層、上層が比較的厚いＷ層から構成されていればよい。例えば、電子ビーム蒸着法によりＭｏ層を形成し、引き続いてスパッタ法によりＷ層を形成すればよい。このように、化合物半導体層側にＭｏ層を配置することで、Ｗ層を直接形成する場合より低いコンタクト抵抗が得られる。なお、厚いＷ層を用いる理由は、エミッタ電極を形成するのに加工しやすいためである。
【００７１】
次いで、エミッタ電極を形成するためのレジストマスク６０２を、公知のリソグラフィ技術により形成する。図２Ｃから図２Ｆの工程において、予め、図示しない領域に位置合わせのためのマーク・パターンを同時に形成しておけば、レジストマスク６０２を、内部電極構造（第４金属パターン層１０５ａ）の直上に配置されるように形成することは容易である。
【００７２】
次に、ＲＩＥ法を用いてエミッタ電極形成層３１１を選択的にエッチングすることで、エミッタ電極１１１を形成する。引き続き、エミッタ電極１１１をマスクにしてＩＣＰ−ＲＩＥ法を用いて暴露されたキャップ形成層３１０の途中までをエッチングし、この後、クエン酸系エッチング液を用いて残りのキャップ形成層３１０を除去する。これにより。キャップ１１０を形成し、この周囲のエミッタ形成層３０９を露出させる。このエッチング処理において、後述するベース電極形成のために、予めサイドエッチを入れておく。この後、形成されたキャップ１１０をマスクにして、塩酸系エッチング液を用いて暴露されたエミッタ形成層３０９をエッチングし、エミッタ１０９を形成すると同時に、この周囲のベース形成層３０８を暴露させる。この後、レジストマスク６０２を除去すれば、図２Ｋに示すように、エミッタメサ構造が形成される。
【００７３】
以上のようにして、キャップ１１０およびエミッタ１０９を形成した後、エミッタ１０９の周囲のベース形成層３０８の上に、ベース電極１１２を形成する。例えば、キャップ１１０およびエミッタ１０９を平面視で包含するような開口パターンを有するレジストマスクを、公知のリソグラフィ技術を用いて形成した後、電子ビーム蒸着法によりベース電極金属を堆積し、この後、レジストマスクを除去（リフトオフ）することによってベース電極１１２を形成すればよい。
【００７４】
この処理において、図２Ｌに示すように、ベース電極１１２は、支持基板１０１の側から見て、内部電極構造（第４金属パターン層１０５ａ）および空洞領域１２１の直上に配置されるように形成しておく。このように形成したベース電極１１２は、前述したサイドエッチによって、エミッタ１０９と接することなく、電気的に短絡することなく形成することができる。なお、ベース電極１１２形成時には、エミッタ電極１１１上にもベース電極材料層１１３が堆積されることを注意しておく。
【００７５】
以上のようにしてベース電極１１２を形成した後、ベース電極１１２の形成領域を含むコレクタメサ形成領域を覆うレジストマスク６０３を形成する。ここで、レジストマスク６０３は、平面視で（基板平面方向において）、内部電極構造（第４金属パターン層１０５ａ）、空洞領域１２１、および外部支持構造（第４金属パターン層１０５ｂ）の一部を包含するように形成する。次いで、形成したレジストマスク６０３を用い、まず、ベース形成層３０８とコレクタ形成層３０７の途中までをＩＣＰ−ＲＩＥ法で選択的にエッチング除去する。次いで、残されたコレクタ形成層３０７を塩酸系エッチング液で除去する。これらの処理により、図２Ｍに示すように、ベース形成層２０８、コレクタ１０７を形成する。
【００７６】
なお、サブコレクタ層も形成した場合は、コレクタ形成層３０７を塩酸系エッチング液で除去した後に、引き続いて、クエン酸系エッチング液で暴露されたサブコレクタ形成層をエッチング除去すればよい。レジストマスク６０３を、内部電極構造（第４金属パターン層１０５ａ）、空洞領域１２１、および外部支持構造（第４金属パターン層１０５ｂ）の一部を包含するように形成したため、コレクタ１０７が、外部支持構造（第４金属パターン層１０５ｂ）によって機械的に支持された形で形成されることを注意しておく。
【００７７】
次に、レジストマスク６０３を除去した後に、図２Ｎに示すように、ベース電極１１２の形成領域を覆うレジストマスク６０４を形成する。ここで、レジストマスク６０４は、内部電極構造（第４金属パターン層１０５ａ）および空洞領域１２１の一部を覆うように形成する。しかる後に、暴露されたベース形成層２０８をクエン酸系エッチング液で除去することによってベース１０８を形成する。この後、レジストマスク６０４を除去すれば、図２Ｏに示す半導体メサ構造が実現される（第１３工程）。
【００７８】
以上の各工程によって、ベース１０８は、内部電極構造（第４金属パターン層１０５ａ）および空洞領域１２１の一部の直上に配置されるように形成される。また、外部支持構造（第４金属パターン層１０５ｂ）は、平面視でベース１０８と重なり合うことはないので、ベース１０８と外部支持構造の間で発生する寄生容量は十分小さくなり、ＨＢＴの外部容量を増加させるような働きはしないことを注意しておく。
【００７９】
次に、ＨＢＴ素子を電気的に分離するために、第１金属層をパターニングして得られた第４金属パターン層１０５ｂ、第２金属層をパターニングして得られた第３金属パターン層１０４ｂ、第４金属層３０３、および第３金属層３０２を、選択的にエッチング除去する工程を実施する。まず、図２Ｐに示すように、ベンゾシクロブテン（ＢＣＢ：Benzocyclobutene）をスピン塗布法でウエハ全面に形成した後、熱処理によって硬化させることによって、図２Ｐに示すように、エッチングマスクを形成するための土台となる第１絶縁保護膜形成層３３１を形成する。
【００８０】
次に、ＨＢＴ素子上に、平面視でコレクタ１０７を包含するようなレジストマスクを形成し（不図示）、ＲＩＥ法によって第１絶縁保護膜形成層３３１を選択的にエッチング除去した後にレジストマスクを除去すれば、図２Ｑに示すようなメサ構造の第１絶縁保護膜１３１が形成される。ＨＢＴを構成する半導体層や電極などは、ＢＣＢからなる第１絶縁保護膜１３１によって保護されることになる。
【００８１】
次に、スパッタ法によりＷを堆積することで、図２Ｒに示すように、エッチングマスクを形成するためのＷから構成される金属マスク形成層３５２をウエハ全面に堆積する。次に、平面視で第１絶縁保護膜１３１を包含するようにレジストマスクを形成し（不図示）、ＲＩＥ法によって金属マスク形成層３５２を選択的にエッチング除去する。この後、レジストマスクを除去すれば、図２Ｓに示すようなＷからなる金属マスク１５２が形成される。金属マスク１５２の形成時に、第４金属パターン層１０５ｂもエッチングされる結果、新たな第４金属パターン層１０５ｃも形成されることになる。
【００８２】
次に、金属マスク１５２および第４金属パターン層１０５ｃをマスクにし、ＩＣＰ−ＲＩＥ法によって第３金属パターン層１０４ｂおよび第４金属層３０３をエッチングする。この処理により、図２Ｔに示すように、第３金属パターン層１０４ｃおよび第２金属パターン層１０３を形成する。例えば、エッチングガスとしてＡｒとＯ2の混合ガスを用いたドライエッチングによれば、Ｗに対してＡｕを選択的にエッチング除去することが可能である。このとき、Ｗから構成される第３金属層３０２は、エッチング停止層として機能することになるので、本エッチング工程によって、支持基板１０１がエッチングされることはない。
【００８３】
次に、残された金属マスク１５２や不要な露出している第３金属層３０２を除去するために、ウエハ全面をＲＩＥ法によってエッチングし、図２Ｕに示すようなＨＢＴメサ構造を実現する（第１４工程）。例えば、エッチングガスとしてＳＦ6を用いれば、Ａｕに対してＷを選択的にエッチング除去することが可能である。この結果、第１金属パターン層１０２が形成される。また、第４金属パターン層１０５ｃの内、金属マスク１５２に接する部分がエッチングされるため、図２Ｕでは、新たな第４金属パターン層１０５ｄが形成されている。ただし、この第４金属パターン層の変化が、ＨＢＴ性能に影響を与えることは全くない。
【００８４】
最後に、ＢＣＢをスピン塗布法によりウエハ全面に塗布して塗布膜を形成し、この塗布膜を熱処理によって硬化させる。次に、図２Ｖに示すように、熱硬化した塗布膜に各電極へのスルーホールを形成して第２絶縁保護膜１３２とした後、この上に金属配線１３３を形成すれば、最終的なＨＢＴ構造が実現される。なお、図２Ｖではエミッタ電極１１１上にスルーホールが示されているが、ベース電極１１２およびコレクタ電極上へのスルーホールは、図１Ｃに示した領域１９３および領域１９４に形成される。
【００８５】
以上に説明したように、本発明によれば、支持基板と結晶成長用基板とをウエハ接合によって貼り合わせる前に内部電極構造と外部支持構造を形成することによって、エミッタメサ直下に局所的な微細コレクタ電極と、この周囲に半導体に比べて誘電率が著しく小さい空洞領域を形成することができる。これにより、エミッタメサ周囲の領域に付随するコレクタ外部容量を大幅に削減することが可能となり、ＨＢＴのコレクタ容量は、ベースと局所的な微細コレクタ電極から形成される平行平板型キャパシタによって規定されることになる。
【００８６】
さらに、半導体メサ構造は、外部支持構造によって周辺部を支えられているため、空洞領域が存在しても半導体メサ構造を安定的に保持することが可能である。また、外部支持構造は、平面視でベースと重なり合うことはないので、ベースと外部支持構造の間で問題となるような寄生容量が発生することもない。以上の結果、コレクタ容量は大幅に削減され、ＨＢＴの高周波性能を大幅に改善することが可能となる。
【００８７】
さらに、本発明による実施の形態によれば、ウエハ接合技術を用いることによって、結晶再成長を実施する必要がない。このため、再成長にともなう不純物やダストの影響、これらにともなうＨＢＴの製造歩留まりの低下も心配する必要がない。このように、本発明によれば、外部容量を低減した高品質なＨＢＴが、比較的容易に製造できるようになる。また、本発明では、ＨＢＴ半導体素子部と支持基板の間に金属パターン層が配置された構造となっているため、動作時にＨＢＴ半導体内部で発生した熱を、金属パターン層を介して効率的に支持基板へと散逸させることができるという付加的な特長も有している。
【００８８】
さらに、実施の形態によれば、第１金属層から形成される第４金属パターン層と第３金属層が、第２金属層と第４金属層に対し、各々、エッチングマスクとエッチング停止層として用いることができる。このため、微細な金属メサ形状を精度良く加工することができる。加えて、第１金属パターン層は、第２金属パターン層、第３金属パターン層を構成するＡｕが、支持基板に移動・拡散することを防ぐ機能を果たすことができる。同様に、第４金属パターン層は、第３金属パターン層および第２金属パターン層を構成するＡｕが、ＨＢＴの素子部の側に移動・拡散することを防ぐ機能を果たすことができる。
【００８９】
以上、本発明では、超高速集積回路を実現する上で有望なｎｐｎ型ＩｎＰ／ＧａＡｓＳｂ系ＨＢＴについて詳細に述べたが、同様な効果は、他のＨＢＴに対しても有効である。さらに、本発明は、前述した実施の形態のみに限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００９０】
１０１…支持基板、１０２…第１金属パターン層、１０３…第２金属パターン層、１０４ａ，１０４ｃ…第３金属パターン層、１０５ａ，１０５ｄ…第４金属パターン層、１０７…コレクタ、１０８…ベース、１０９…エミッタ、１１０…キャップ、１１１…エミッタ電極、１１２…ベース電極、１１３…ベース電極材料層、１２１…空洞領域。
【図１Ａ】
0006386486.tif 000002
【図１Ｂ】
0006386486.tif 000003
【図１Ｃ】
0006386486.tif 000004
【図２Ａ】
0006386486.tif 000005
【図２Ｂ】
0006386486.tif 000006
【図２Ｃ】
0006386486.tif 000007
【図２Ｄ】
0006386486.tif 000008
【図２Ｅ】
0006386486.tif 000009
【図２Ｆ】
0006386486.tif 000010
【図２Ｇ】
0006386486.tif 000011
【図２Ｈ】
0006386486.tif 000012
【図２Ｉ】
0006386486.tif 000013
【図２Ｊ】
0006386486.tif 000014
【図２Ｋ】
0006386486.tif 000015
【図２Ｌ】
0006386486.tif 000016
【図２Ｍ】
0006386486.tif 000017
【図２Ｎ】
0006386486.tif 000018
【図２Ｏ】
0006386486.tif 000019
【図２Ｐ】
0006386486.tif 000020
【図２Ｑ】
0006386486.tif 000021
【図２Ｒ】
0006386486.tif 000022
【図２Ｓ】
0006386486.tif 000023
【図２Ｔ】
0006386486.tif 000024
【図２Ｕ】
0006386486.tif 000025
【図２Ｖ】
0006386486.tif 000026
【図３】
0006386486.tif 000027
【図４Ａ】
0006386486.tif 000028
【図４Ｂ】
0006386486.tif 000029
【図４Ｃ】
0006386486.tif 000030
【図４Ｄ】
0006386486.tif 000031