(57)【特許請求の範囲】
【請求項１】
パワー半導体装置を製造するための方法であって、
第１の導電型のウェハ（１）を設けるステップを備え、ウェハは、第１の主側（１１）および前記第１の主側（１１）とは反対の第２の主側（１５）を有し、補正していないドーピング濃度を有するウェハの一部はドリフト層（１０）を形成し、さらに
前記第２の主側（１５）に、前記第１の導電型の層（２′）を形成するための前記第１の導電型のドーパント、および第２の導電型の層（２）を形成するための、前記第１の導電型とは異なる前記第２の導電型のドーパントのうち少なくとも１つを適用するステップと、
その後、前記第２の主側（１５）上にチタン堆積層（３）を堆積するステップと、
前記チタン堆積層（３）を１２００℃よりも高い温度でレーザアニールして、これにより、同時に、前記チタン堆積層（３）と前記ウェハ（１）との間の界面に金属間化合物層（３５）が形成され、かつ前記少なくとも１つのドーパントが前記ウェハ（１）の中に拡散されるステップとを備え、そのような温度を適用することにより、前記チタン堆積層（３）は光吸収物として働くため、前記チタン堆積層（３）よりも下にある前記ウェハ（１）中の上昇した温度が達成され、さらに、
前記第２の主側（１５）上に第１の金属電極層（４）を作製するステップを備える、方法。
【請求項２】
厚みが５〜２００ｎｍの間、特に１０〜５０ｎｍの間である前記チタン堆積層（３）を堆積することを特徴とする、請求項１に記載の方法。
【請求項３】
前記ドーパントを打込むまたは堆積することによって前記少なくとも１つのドーパントを適用することを特徴とする、請求項１から２のいずれかに記載の方法。
【請求項４】
予めドープされた非晶質シリコンをドーパントとして堆積することによって前記少なくとも１つのドーパントを適用することを特徴とする、請求項１から２のいずれかに記載の方法。
【請求項５】
前記第１の金属電極層（４）を焼結することを特徴とする、請求項１から４のいずれかに記載の方法。
【請求項６】
前記第１の金属電極層（４）を作製する前に前記金属間化合物層（３５）および前記チタン堆積層（３）を除去するステップを含むことを特徴とする、請求項１から５のいずれかに記載の方法。
【請求項７】
前記第１の金属電極層（４）を作製する前に前記チタン堆積層（３）を除去し、前記金属間化合物層（３５）を維持することを特徴とする、請求項１から５のいずれかに記載の方法。
【請求項８】
前記ウェハ（１）としてシリコンまたは広バンドギャップのウェハを設けることを特徴とする、請求項１から７のいずれかに記載の方法。
【請求項９】
前記ウェハ（１）を設ける前に前記ウェハ（１）の中にバッファ層（１３）を導入し、バッファ層（１３）は前記ドリフト層（１０）と前記第２の主側（１５）との間に導入され、バッファ層（１３）は前記ドリフト層（１０）よりもドーピング濃度が高いことを特徴とする、請求項１から８のいずれかに記載の方法。
【請求項１０】
１３００℃よりも高い温度で前記チタン堆積層（３）をレーザアニールすることを特徴とする、請求項１から９のいずれかに記載の方法。
【請求項１１】
ＩＧＢＴ、特に逆導通ＩＧＢＴ、またはダイオードを前記パワー半導体装置として製造することを特徴とする、請求項１から１０のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明はパワーエレクトロニクスの分野に関し、より特定的にはパワー半導体装置を製造するための方法およびそのようなパワー半導体装置に関する。
【背景技術】
【０００２】
発明を実施するためのモード
４層構造を有する先行技術のパンチスルー絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、コレクタ側のコレクタ電極と、コレクタ側とは反対にあるエミッタ側のエミッタ電極とを備える。（ｎ−）ドープされたドリフト層がエミッタ電極とコレクタ電極との間に位置する。エミッタ側には、ｎドープされたソース領域を取囲むｐドープされたベース層が配置される。これらのソース領域とベース層とはエミッタ電極と電気的に接している。絶縁層によってすべての他の層から電気的に絶縁されるゲート電極もエミッタ側に配置される（プレーナゲートまたはトレンチゲート）。
【０００３】
ｎドープされたバッファ層は、ベース層とコレクタ電極との間に、コレクタ側にある。装置の動作の間、バッファ層の中で電界が止められる。バッファ層の上に、コレクタ電極に向けて、ｐドープされたコレクタ層が配置される。
【０００４】
そのような装置は、以前はバッファ層のエピタキシャル成長によって製造されていた。
そのような装置は、非パンチスルー（ＮＰＴ）装置にさらに進化し、この中にはバッファ層が存在せず、ｐコレクタ層が（ｎ−）ドープされたドリフト層にすぐ隣接している。そのような装置は、スイッチング能力およびそのようなチップの電流共有という点でいくつかの利点を与え、高電流モジュールにおいてＩＧＢＴを用いるのを可能にした。
【０００５】
それにも係わらず、そのような装置は、ＮＰＴ概念におけるドリフト層内で電界を止める必要性により、厚みのあるウェハ設計を必要とする。したがって、そのようなＮＰＴ装置はより高い静的および動的損失を被る。
【０００６】
ＩＧＢＴの電気的性質を向上させるため、ソフトパンチスルー（ＳＰＴ）装置が導入された。これは、より薄いがより濃くドープされたバッファ層を有し、その結果、ＮＰＴ装置よりも薄い装置となっているが、以前のＰＴ装置からわかっている欠点がない。そのような装置は損失という点で改良を与えた。それにも係わらず、ＳＰＴ概念は、ウェハが薄い場合には複雑なプロセスを必要とし、これは、コレクタおよびバッファ層を含む裏側層を形成するための低電圧ＩＧＢＴの場合は特に当てはまる。
【０００７】
そのような方法は、たとえば、ＤＥ１９８２９６１４Ａ１から公知である。これは、エピタキシ法を用いる必要なく比較的薄い半導体素子を作製できるようにする、ＰＴの種類に基づくソフトパンチスルー絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）１８０素子（図１ｃ）のための作製方法を記載する。この目的のため、電気的に必要であるよりも厚みが大きなバッファ層１３が薄くドープされたウェハに導入され、次に（ベース層５、ソース領域６、その導電層７５および絶縁層７２、７４を有するゲート電極７′のような）半導体素子のエミッタ側の表面（第１の主側１１）上の層を実現するためのプロセスステップが行なわれる。その後、バッファ層の厚みは、第２の主側１５上で、削るまたは磨くことによって電気的に必要な大きさに低減される（図１ａ中の点線）。このように、比較的厚いウェハに対してエミッタ側のプロセスステップを行なって、これにより壊れるというおそれを低減することができる。それにも係わらず、ウェハのその後の薄膜化により、所望の小さな厚みを有する半導体素子を作ることができる。完成した半導体素子の最小厚みは、その開始材料について達成可能な最小厚みによってもはや限られることはない。その後、コレクタ層２（図１ｂ）を形成するためにｐドーパントが打込まれ、拡散され、次に第２の主側１５上に第１の電極層４が作製される（図１ｃ）。
【０００８】
ＵＳ６，４８２，６８１Ｂ１には、別のパンチスルー（ＰＴ）絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が記載される。装置は、（ｎ−）ドープされたウェハを用いることによって作られ、その上で、カソード側とも呼ばれるエミッタ側上に層を製造するためのすべてのプロセスを終える。すなわち、エミッタ側上のすべての接合部および金属被覆（metallization）が作られる。その後、ウェハは薄膜化され、ｎ＋ドープされたバッファ層を形成するために、アノード側とも呼ばれるウェハのコレクタ側に水素イオンが打込まれる。次に、コレクタ層を形成するためにｐドーパントが打込まれる。次に、ウェハは３００〜４００℃でアニールされて、エミッタ側上の構造に損傷を与えることなく水素イオンを活性化させる。このように、バッファ層は、ブロッキングの場合は、コレクタ層に達する前に急激に電界を減速し、こうして当該コレクタ層から電界を遠ざけるように働く。というのも、電界がコレクタ層に達すると、半導体素子が破壊される可能性があるからである。
【０００９】
装置を薄膜化した後、ｐ型コレクタ層を形成するためにｐドーパントが打込まれ、レーザアニールによって活性化され、その後に複数回の金属堆積が行なわれ、最終的に、４００℃よりも低い焼結プロセスが従来の炉の中でなされてアノードを活性化し、コレクタ電極への良好なコンタクトを形成する。このプロセスは、ｐ型アノードコレクタ活性化の良好な制御を達成するための限定的なものである。しかしながら、４００℃よりも低い温度にコレクタ側プロセスを制限することにより、良好なＳｉ／金属コンタクトを形成するようにアノード（またはカソード）活性化レベルを制御できることも強く制限される。それだけでなく、多数の限定的なプロセスオプションについては、改良された静的および動的性能の装置最適化が必要である。
【００１０】
打込みの後に（たとえば、１Ｊ／ｃｍ2を上回る）高エネルギレーザアニールを利用することにより、より高い活性化レベルが可能である。しかしながら、これはＳｉウェハ表面に対してしか影響を有することがなく、金属コンタクトを改良しない。なぜなら、後のステップで金属被覆がなされるからである。別個のステップとして金属被覆処理および焼結が依然として必要である。
【００１１】
薄いウェハ処理に基づいて高速回復ダイオードを設計する際に同様の課題に遭遇する。すべてのこれらの事例では、ｐコレクタ層の作製に、最適化されたレーザアニール技術の使用が不可避である。
【００１２】
ＵＳ２００８／００７６２３８Ａ１にはＩＧＢＴの作製のための方法が記載され、そこでは、ウェハ上にリンイオンが打込まれてレーザアニールされ、バッファ層を作製する。その後、ホウ素イオンが打込まれてレーザアニールされ、コレクタ層を作製する。次に、コレクタ層の上にニッケル膜が塗布され、その後レーザアニールされる。すべてのレーザアニールステップは別個に行なわれる。
【００１３】
ＥＰ０３３０１２２Ａ１は、ＩＧＢＴであって、６００℃よりも低い温度でアニールされるｐ打込みコレクタ層を有し、その上に白金層が後にスパッタリングされ、次に４５０〜４７０℃に加熱されてＰｔ−Ｓｉ化合物層を形成する、ＩＧＢＴを記載する。その後、チタン層、ニッケル層、および銀層から多層コレクタ電極が作られる。
【発明の概要】
【００１４】
発明の開示
【発明が解決しようとする課題】
【００１５】
本発明の目的は、パワー半導体装置を製造するための、先行技術の方法よりも改良されたプロセス能力およびより良好な装置性能を有する、電極へのウェハのより良好なコンタクトを設ける方法を提供することである。
【課題を解決するための手段】
【００１６】
この目的は、発明のパワー半導体装置を製造するための方法によって達成され、当該方法は、
−第１の主側および第１の主側とは反対の第２の主側を有する第１の導電型のウェハを設けることと、
−第１の導電型とは異なる第２の導電型または第１の導電型のドーパントを第２の主側に適用して、それぞれ第１または第２の導電型の層を形成することと、
−その後、第２の主側にチタン堆積層を堆積することとを備え、チタンの融点は１６６０℃、すなわちシリコン（１４１０℃）よりも高く、さらに
−チタン堆積層をアニールし、これにより、同時に、チタン堆積層とウェハとの間の界面に金属間化合物層が形成され、かつウェハの中にドーパントが拡散されることと、
−第２の側の上に第１の金属電極層を作製することとを備える。
【００１７】
発明は例示的に、厚みが大きくても２００μｍである薄いウェハに適用可能である。というのも、それらは、低電圧ＩＧＢＴ（２０００Ｖまでの電圧）または低電圧ダイオード（これも２０００Ｖまで）に用いられるからである。先行技術のＳＰＴ  ＩＧＢＴおよびダイオードと比較して、発明の製造方法によってプロセス能力を向上させることができ、装置性能も向上させることができる。
【００１８】
発明の方法を用いることにより、（ｐドーパントとしてのホウ素もしくはアルミニウム、またはｎドーパントとしてのリンもしくはヒ素のような）コレクタドーパントの活性化を大きく改良することができ、これは、薄いウェハ、および例示的には２００ｍｍ以上の直径のような径の大きなウェハを処理する際に特に重要である。
【００１９】
チタンからなる金属堆積層は融点が高い。というのも、レーザパルスの持続時間およびエネルギに依存して、ウェハ表面に高温が生じる可能性があるからである。短くても高エネルギのレーザパルスは、１０００℃を優に超える温度を生じる。例示的に、＞１Ｊ／ｃｍ2のエネルギを有するレーザパルスが用いられる。たとえば、非常に短く（たとえば２００ｎｓ）かつ高エネルギ（２Ｊ／ｃｍ2）のレーザパルスは、１３００℃を超える表面温度を生じることができる。したがって、融点が１６６０℃の、およびしたがってレーザが生じるたとえば１２００℃を超えるまたは１３００℃すら超える温度よりも高いチタンが用いられる。チタンは、第１または第２の導電型の層を形成するための第１または第２の導電型のドーパントを適用した後に薄い層として適用され、その後アニールされる。チタンは、このステップでは光吸収物として働く。結果的に得られる効果は、チタン堆積層よりも下のウェハ材料（たとえばシリコン）の上昇した温度であり、これはドーパントのより高い活性化に繋がる。なぜなら、同じエネルギ密度のレーザ光線に対して、チタン堆積層によってより多くのエネルギが吸収されるからである。チタンの熱伝導率は小さく（２１．９Ｗ・ｍ-1・Ｋ-1）、そのため大きな熱の広がりはなく、下にあるウェハ材料（たとえばシリコン）のためにより多くの熱を利用する。ドーパントの活性化とともにケイ化チタンが作製される。これは接触抵抗を改良するので、金属電極層の一部としてチタン堆積層を維持するのに有利であり得る。
【００２０】
主な利点は、融点が１６００℃よりも高いチタン堆積層がウェハ表面よりもはるかに多くレーザ光線（熱）を吸収することによる。したがって、ドーパントのより良好な活性化が達成される、および／または図１１に示されるようにより低いレーザエネルギを適用することができる。
【００２１】
チタンは、Ｓｉウェハとの良好な接触ケイ化物層を設けることができる。これらの層も、コレクタ側に交互のｐおよびｎ領域を備える逆導通ＩＧＢＴまたは電界電荷抽出（ＦＣＥ）概念のダイオードのための必要に応じて、裏側構造に加えて用いることができる。
【００２２】
第１または第２の導電型の層を形成するためのドーパントの打込みのステップを含む発明の方法の場合、打込みステップおよび金属堆積ステップは２つの異なる器具の中で行なわれる。ドーパントを適用する方法として堆積を用いる場合、金属堆積層を同じ機構の中で作製可能である。
【００２３】
レーザアニールステップは、金属堆積層がウェハ表面（ｐまたはｎ型層）上に堆積された後に行なわれる。したがって、（プロセス能力およびレーザアニール後の表面損傷からより良好な）より低いレーザエネルギで良好な活性化レベルが達成され、（金属間化合物層および／または焼結ステップにより）良好なコンタクトが形成される。図１１は、先行技術のレーザアニールと比較した、先行技術の焼結によって達成されるドーピング濃度と、レーザアニールステップ前に発明のＴｉ堆積層を加えることによる改良とを示す。ドーピング濃度は、先行技術のレーザアニールについては、約５＊１０16ｃｍ-3から１＊１０18ｃｍ-3に、発明のレーザアニールおよびＴｉ堆積層を有するウェハについては、さらに８＊１０19ｃｍ-3に上昇する。
【００２４】
レーザアニールステップの後、小さなアニールステップを用いて、Ｔｉ、Ｎｉ、またはＡｇなどの最終的なはんだ付け金属を堆積することができる。同じ金属を、金属堆積層としておよび第１の金属電極層として用いてもよい。
【００２５】
第１または第２の導電型の層を形成するための蒸着またはスパッタリングのような堆積によるドーパント適用の方法には、ドーパントの堆積および金属堆積層の堆積に単一の器具を用いることができる。
【００２６】
発明の主題は、添付の図面を参照して、以下の本文により詳細に説明される。
【図面の簡単な説明】
【００２７】
【図１】先行技術のパワー半導体装置を製造するための方法を示す図である。
【図２】パワー半導体装置を製造するための発明の方法を示す図である。
【図３】図２のステップａ）のための代替策を示す図である。
【図４】図２のステップｂ）の代替策を示す図である。
【図５】図２のステップｄ）の代替策の図である。
【図６】図２のステップｄ）の別の代替策の図である。
【図７】発明のＩＧＢＴを示す図である。
【図８】発明のＩＧＢＴを示す図である。
【図９】発明のＩＧＢＴを示す図である。
【図１０】発明のダイオードを示す図である。
【図１１】先行技術の方法および発明の方法を用いて達成される、ウェハ中の深さに対するドーピング濃度を示すグラフの図である。
【発明を実施するための形態】
【００２８】
発明を実施するためのモード
図中で用いる参照記号およびその意味は、参照記号の一覧に要約される。一般的に、同様のまたは同様に機能する部分には同じ参照記号が与えられる。記載の実施形態は、例として意味されるものであり、発明を限るものではない。
【００２９】
発明の絶縁ゲートバイポーラトランジスタを製造するために、以下のステップを行なう。
【００３０】
第１の主側１１および第１の主側１１とは反対の第２の主側１５を有する、（ｎ−）ドープされたウェハ１が設けられる。ウェハ１は、シリコンまたは広バンドギャップのウェハに基づいて作られ得る。完成した装置中のドーピング濃度を補正していないウェハのそのような部分がドリフト層１０を形成する。例示的に、ウェハ１のドーピング濃度は一定して低い。その中には、（完成した装置中のドーピング濃度を補正していないウェハの一部がドリフト層１０を形成する）ウェハの実質的に一定のドーピング濃度とは、ドーピング濃度がウェハ１（ドリフト層１０）を通して実質的に均質であることを意味するが、たとえば用いられているウェハの製造プロセスによって、１〜５倍のオーダのウェハ１（ドリフト層１０）内のドーピング濃度の変動がおそらく存在し得ることを排除するものではない。
【００３１】
第２の主側１５にｎドーパントが適用され、ウェハ１中に拡散されて、バッファ層１３を作製する。
【００３２】
これに代えて、その上にバッファ層を作製することなく、（ｎ−）ドープされたウェハ上に、以下のステップを直接に行なう。すなわち、バッファ層を作製するステップを省略して、非パンチスルー装置を製造する。この場合、第２の側１５上に、（ｎ−）ドープされたドリフト層１０のすぐ隣に以下に記載するようなコレクタ層２、２′が作製される。
【００３３】
その後、第１の主側１１上に層を作製するために、以下のステップを行なう。ベース層５を形成するために、第１の主側１１にｐドーパントが適用され、ウェハ１の中に拡散される。
【００３４】
次に、ソース領域６の作製のためのｎ型ドーパントが第１の主側１１に打込まれて、アニールされる。
【００３５】
その後、ウェハは例示的に第２の主側１５で薄膜化され、装置がバッファ層を備える場合はバッファ層の尾部を残す、またはドリフト層の厚みを電気的に所望される厚みに低減する。
【００３６】
これらのステップは、ウェハの第１の主側１１およびバッファ層１３上への層の作製のための一例としてのみ意図される。（たとえば、先に記載されたものよりも後の段階で第１の主側１１上に層の一部を作製することなどの任意の他の順序が発明によってカバーされる。たとえば、第１および第２の金属電極層４、８が同時に作製されてもよい。
【００３７】
以下に開示される発明の方法は、ウェハを設けることによって始まる。ウェハは、第１の主側１１と、第１の主側１１とは反対の第２の主側１５とを有し、ウェハは、第２の主側１５の上に（後にバッファ層を形成する）ｎドープされた層を有する（図２ａ）。これに代えて、発明の方法は、図３に示されるように、第２の主側１５上に異なってドープされる層を全く有しない、（ｎ−）ドープされるウェハを設けることによって始まってもよい。図２から図６では、第２の主側の層のみが示される。明瞭性の理由のため、第１の主側１１上の層はこれらの図の一部ではない。
【００３８】
第２の主側１５上の層の作製のために、以下のステップを行なう。
−第１の導電型とは異なる第２の導電型または第１の導電型のドーパントを第２の主側１５に適用して、第２または第１の導電型の層２を形成する（図２ｂ）。
【００３９】
−その後、第２の主側１５上に金属堆積層３を堆積する、金属はチタンである（図２ｃ）。
【００４０】
−金属堆積層３とウェハ１との間の界面に金属間化合物層３５が形成され、かつドーパントがウェハ１の中に拡散されるように、チタン堆積層３をアニールする。
【００４１】
−第２の側１５上に第１の金属電極層４を作製する。
ｎまたはｐドープされた層２，２′の作製のためのドーパントを、ドーパントの堆積または打込みによって第２の主側１５に適用することができる。半導体の種類に依存して、ドーパントはｎ型またはｐ型である。たとえば、半導体がダイオードである場合はドーパントはｎ型であってもよく、半導体がＩＧＢＴである場合はｐ型ドーパントが適用される。（ｎまたはｐ型イオンのいずれかで予めドープされた）予めドープされた非晶質シリコンもドーパントとして適用可能である。
【００４２】
半導体が逆導通装置である場合は、ｎ型ドーパントおよびｐ型の別のドーパントを適用して、第２の主側に平行な平面に交互のｎ層およびｐ層を作製する（図４）。
【００４３】
金属堆積層を堆積するために、その融点が１６６０℃であるチタンを用いる。この融点はシリコンの融点よりも高い。チタン堆積層の厚みは、例示的に、５〜２００ｎｍの間、特に２０〜２００ｎｍの間、特に１０〜１００ｎｍの間、特に１０〜５０ｎｍ、または特に５０〜１００ｎｍである。チタン堆積層３のアニールは、例示的にレーザアニールによって行なわれる。
【００４４】
光吸収層として機能するチタン堆積層３およびドーパントは、後にレーザアニールによってアニールされる。これは、例示的に、１−１．５Ｊ／ｃｍ2、特に１Ｊ／ｃｍ2のエネルギを用いて行なわれる。ウェハがシリコンからなる場合、このレーザアニールにより、チタンはシリコンとともにケイ化物層（金属間化合物層）を形成する。金属間化合物層３５がチタン堆積層３とウェハ１との間の界面に形成されるということは、チタンがチタン堆積層３からウェハ１の中に拡散し、シリコンがチタン層の中に拡散することを意味する。すなわち、金属間化合物層３５が、チタン堆積層３の下に、ウェハの第２の主側１５からある深さに配置される。金属間化合物層の厚みは、その深さまでは層３５がウェハ表面（第２の主側１５）からウェハの中に延在する深さである。これは、例示的に、チタン堆積層の厚みの４倍まで、例示的には当該厚みの３倍まで、のチタン堆積層の厚みに相当する。
【００４５】
金属間化合物層は、金属堆積層からの金属、すなわちチタン、がウェハの中に拡散する（固体状態拡散）、および金属がウェハ材料との化合物を形成する、層である。シリコンウェハの場合はケイ化物が形成される。たとえば、シリコンはチタンとともにＴｉＳｉ2を形成する。「金属間」という用語は、本特許出願では、チタン堆積層の金属（すなわちチタン）の、シリコンウェハ中への拡散によって作製されるケイ化物層を指すのに用いられる。これはチタン−ウェハ化合物層、または単にチタン−ウェハ層とも呼ばれることがある。
【００４６】
第１の金属電極層４を作製する前に、金属間化合物層３５をチタン堆積層３とともに除去してもよい（図６）。
【００４７】
これに代えて、金属間化合物層３５を維持してもよく、一方で、この場合、チタン堆積層３も維持してもよく（図２ｄ）、たとえば図８に示されるこれらの層を有する発明のＩＧＢＴ１１０）、または第１の金属電極層４を作製する前にこれを除去してもよい（図５；金属間層３５を有するがチタン堆積層を有しないＩＧＢＴ、たとえばＩＧＢＴ１００を示す図７、ＩＧＢＴ１２０を示す図９、または発明のダイオード１５０を示す図１０）。
【００４８】
例示的に、チタン堆積層３および少なくとも金属電極層のチタン堆積層３に面する側の金属電極層４に同じ金属を用いる場合、チタン堆積層３を除去する製造ステップを回避してもよい。しかしながら、チタン堆積層３および第１の金属電極層４に異なる金属を用いる場合は、導電チタン堆積層３が第１の金属電極層４の一部を形成するように堆積層３も維持してもよい。このように、第１の金属電極層４が被挟持層を形成する。
【００４９】
第１の金属電極層４の作製の後、ウェハ１への第１の金属電極層４の確実なコンタクトをさらに向上させるために、層４を焼結してもよい。
【００５０】
図７には、絶縁ゲートバイポーラトランジスタ１００の形態の発明のパワー半導体装置が示され、これは、第１の主側１１のエミッタ電極の形態の第２の金属電極層８と、第２の主側１５上のコレクタ電極の形態の第１の金属電極層４とを備え、第２の主側１５は第１の主側１１とは反対に配置される。第１の主側１１と第２の主側１５との間に（ｎ−）ドープされたドリフト層１０が配置される。ドリフト層１０と第１の主側１１との間にｐドープされたベース層５が配置される。ベース層５は第２の金属電極層８に接する。第１の主側１１の上に、少なくとも１つのｎドープされたソース領域６が配置される。
【００５１】
装置は、トレンチゲート電極７（図７、図８）またはプレーナゲート電極７′（図９）のいずれかの形態のゲート電極を備える。
【００５２】
そのようなトレンチゲート電極７は、導電層７５と、導電層７５を取囲み、こうして導電層７５をドリフト層１０、ベース層５、および少なくとも１つのソース領域６から分離する第１の電気絶縁層７２とを備える。典型的に、導電層７５と第２の金属電極層８との間に第２の絶縁層７４が配置される。トレンチゲート電極７は、第１の主側１１に平行な平面に、ベース層５の横に配置される。
【００５３】
プレーナゲート電極７′を有するＩＧＢＴ１２０が図９に示される。プレーナゲート電極７′も導電層７５を備えるが、この場合、ゲート電極７′は第１の主側１１上のウェハ１の上に配置される。ドリフト層１０、ベース層５、および少なくとも１つのソース領域６から導電層７５を分離するように、導電層７５とウェハ１との間に第１の電気絶縁層７２が配置される。典型的に、導電層７５と第２の金属電極層８との間に第２の絶縁層７４が配置される。
【００５４】
ソース領域６が第２の金属電極層８に接するように、ベース層５の中にソース領域６が埋込まれる。
【００５５】
第２の主側１５上に、コレクタ層の形態のｐドープされた層２が配置される。ドリフト層１０よりもドーピング濃度が高いｎドープされたバッファ層１３が、ドリフト層１０とコレクタ層との間に、一般的にはドリフト層１０と第２の主側１５との間に配置されてもよく、バッファ層はドリフト層１０に隣接する。
【００５６】
ソース領域６のドーピング濃度はベース層５のドーピング濃度よりも高い。ソース領域６の例示的なドーピング濃度は、１＊１０18ｃｍ-3よりも高く、１＊１０21ｃｍ-3よりも低く、例示的には１＊１０19ｃｍ-3と１＊１０20ｃｍ-3との間である。
【００５７】
適用例の必要性および以上で与えられるドーピング濃度の規則によって、ベース層５およびドリフト層１０のドーピング濃度を自由に選ぶことができる。６００Ｖを超える装置については、ドリフト層のドーピング濃度は典型的に５＊１０14ｃｍ-3よりも低い。ベース層５は例示的に５＊１０18ｃｍ-3よりもドーピング濃度が低い。
【００５８】
上述のような構造はアクティブセルを形成する。ＩＧＢＴ装置は、以上開示したようにアクティブセルを１つだけ備えてもよいが、装置は、少なくとも２つ以上のそのようなアクティブセルを備えることもできる。すなわち、アクティブセルを１つのウェハに繰返し配置することができる。
【００５９】
図１０に、第１の主側上にｐドープされたアノード層５５を備える発明のダイオード１５０が示される。第２の主側１５上に、製造の際に金属堆積層３が適用されたｎドープされた層２′がある。適用例に依存して、図１１０ではドリフト層１０と第１の層２′の間に存在するバッファ層１３も省略されてもよい。図１０では、装置は金属間化合物層３５を備えるが、前に述べたように、この層も除去されていてもよく、またはチタン堆積層３も維持されていてもよい。
【００６０】
別の実施形態では、導電型を入換える。すなわち、第１の導電型のすべての層がｐ型（たとえばウェハ１）であり、第２の導電型のすべての層がｎ型である（たとえば、層２がウェハ１とは異なる導電型の場合は層２）。
【００６１】
「備える」という用語は他の要素またはステップを排除するものではなく、不定冠詞「ａ」または「an」は複数を排除するものではないことに留意すべきである。また、異なる実施形態と関連して説明される要素を組合せてもよい。請求項中の参照記号は、請求項の範囲を限定するものとして解釈されてはならないことにも留意すべきである。
【００６２】
当業者には、本発明が、その精神または必須の特徴から逸脱することなく、他の具体的な形態で実現可能であることを認めるであろう。したがって、現在開示される実施形態はすべての点において例示であり、制限ではないと考えられる。発明の範囲は、以上の説明よりもむしろ添付の請求項によって示され、その意味および範囲内に入るすべての変更およびその均等物がその中に包含されることが意図される。
【００６３】
参照符号の一覧
１  ウェハ、１０  ドリフト層、１１  第１の主側、１３  バッファ層、１５  第２の主側、１００、１１０、１２０  発明のＩＧＢＴ、１５０  発明のダイオード、２，２′  第１または第２の導電型の層、３  チタン堆積層、３５  金属間化合物層、４  第１の金属電極層、５  ベース層、５５  アノード層、６  ソース領域、７，７′  ゲート電極、７２  第１の絶縁層、７４  第２の絶縁層、７５  導電層、８  第２の金属電極層
【図１】
0006362545.tif 000002
【図２ａ）】
0006362545.tif 000003
【図２ｂ）】
0006362545.tif 000004
【図２ｃ）】
0006362545.tif 000005
【図２ｄ）】
0006362545.tif 000006
【図３】
0006362545.tif 000007
【図４】
0006362545.tif 000008
【図５】
0006362545.tif 000009
【図６】
0006362545.tif 000010
【図７】
0006362545.tif 000011
【図８】
0006362545.tif 000012
【図９】
0006362545.tif 000013
【図１０】
0006362545.tif 000014
【図１１】
0006362545.tif 000015