(57)【特許請求の範囲】
【請求項１】
直流電力を発電する発電装置と、
交流の系統電源と、
前記発電装置と前記系統電源との間に配設され、前記発電装置によって発電された前記直流電力を交流電力に変換して前記系統電源に出力する電力変換器と、
前記電力変換器と前記系統電源とを接続する複数の電路にそれぞれ設けられ、前記複数の電路がそれぞれ遮断された開状態、または、前記複数の電路がそれぞれ導通可能な閉状態に切り替え可能な複数の開閉器と、
前記複数の開閉器を前記開状態または前記閉状態に切り替える開閉器駆動回路と、
演算装置を用いて、前記複数の開閉器を前記開状態にする開指令、または、前記複数の開閉器を前記閉状態にする閉指令を生成して前記開閉器駆動回路に出力する制御装置と、
前記制御装置の前記演算装置の外部に別体に設けられ、前記演算装置の異常を監視する外部監視装置と、
前記制御装置の前記演算装置の内部に設けられ、自己の前記演算装置の異常を監視する内部監視装置と、
を備え、
前記外部監視装置は、前記制御装置の前記演算装置の異常を検出したときに、前記複数の開閉器を前記開状態にする第一開指令を生成して前記開閉器駆動回路に出力し、かつ、前記制御装置の前記演算装置を再起動させ、
前記外部監視装置によって前記制御装置の前記演算装置が再起動されたときに、前記制御装置の前記演算装置は、前記複数の開閉器を前記開状態にする第二開指令を生成して前記開閉器駆動回路に出力し、
前記内部監視装置は、前記制御装置の前記演算装置の異常を検出したときに、前記複数の開閉器を前記開状態にする第三開指令を生成して前記開閉器駆動回路に出力し、かつ、前記外部監視装置によって前記制御装置の前記演算装置が再起動されていない場合に前記制御装置の前記演算装置を再起動させ、
前記開閉器駆動回路は、前記第一開指令、前記第二開指令および前記第三開指令のうちの少なくとも一の前記開指令を受信している間、前記複数の開閉器を前記開状態に保持する分散型電源の系統連系装置。
【請求項２】
前記制御装置は、前記外部監視装置に対して、自己の前記演算装置が正常に動作していることを示す一定の矩形波信号を継続して送信し、
前記外部監視装置は、前記制御装置から受信した前記矩形波信号の周波数およびデューティ比のうちの少なくとも一方が予め設定された基準範囲外のときに、前記制御装置の前記演算装置の異常を検出したと判定する請求項１に記載の分散型電源の系統連系装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分散型電源の系統連系装置に関し、より詳細には、分散型電源の系統連系装置に異常が発生したときの保護制御に関する。
【背景技術】
【０００２】
上記分散型電源の系統連系装置の一例として、特許文献１に記載の発明が挙げられる。特許文献１に記載の保護制御装置は、Ａ／Ｄコンバータの異常を検出する第１の異常検出手段および制御回路の異常を検出する第２の異常検出手段の少なくとも一方を備えている。特許文献１に記載の保護制御装置は、第２の異常検出手段として、制御回路の内部に、制御回路の動作を監視する内部監視回路を有している。制御回路は、内部監視回路を通じて自身の動作の異常が検出されたときに、保護動作の実行を促す。
【０００３】
また、特許文献１に記載の保護制御装置は、第２の異常検出手段として、制御回路の外部に、制御回路の動作を監視する外部監視回路を有している。外部監視回路は、制御回路の動作の異常が検出されたときに、制御回路に代わって保護動作の実行を促す。特許文献１には、保護動作として、インバータ装置の停止や系統に設けられた開閉器、遮断器の開放が挙げられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−２１２０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の外部監視回路は、制御回路の動作の異常が検出されたときに、「制御回路に代わって」保護動作の実行を促すものである。そのため、外部監視回路によって保護動作が実行されない場合には、制御回路の異常時に、内部監視回路以外に保護動作を実行する手段がなく、特許文献１に記載の保護制御装置による保護制御は十分とは言えない。
【０００６】
特に、分散型電源の系統連系装置を制御する演算装置（特許文献１に記載の制御回路に相当）に異常が発生したときには、分散型電源の系統連系装置は、安全性の確保のために、発電装置と系統電源とを速やかに解列する必要がある。また、分散型電源の系統連系装置の信頼性の向上のためには、発電装置と系統電源とを解列する手段を複数備えた冗長なシステムであることが望ましい。
【０００７】
本発明は、このような事情に鑑みて為されたものであり、分散型電源の系統連系装置を制御する制御装置の演算装置に異常が発生したときに、発電装置と系統電源とを解列するのに要する時間を低減するとともに、発電装置と系統電源とを解列する手段を複数備えた分散型電源の系統連系装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の分散型電源の系統連系装置は、直流電力を発電する発電装置と、交流の系統電源と、前記発電装置と前記系統電源との間に配設され、前記発電装置によって発電された前記直流電力を交流電力に変換して前記系統電源に出力する電力変換器と、前記電力変換器と前記系統電源とを接続する複数の電路にそれぞれ設けられ、前記複数の電路がそれぞれ遮断された開状態、または、前記複数の電路がそれぞれ導通可能な閉状態に切り替え可能な複数の開閉器と、前記複数の開閉器を前記開状態または前記閉状態に切り替える開閉器駆動回路と、演算装置を用いて、前記複数の開閉器を前記開状態にする開指令、または、前記複数の開閉器を前記閉状態にする閉指令を生成して前記開閉器駆動回路に出力する制御装置と、前記制御装置の前記演算装置の外部に別体に設けられ、前記演算装置の異常を監視する外部監視装置と、前記制御装置の前記演算装置の内部に設けられ、自己の前記演算装置の異常を監視する内部監視装置と、を備え、前記外部監視装置は、前記制御装置の前記演算装置の異常を検出したときに、前記複数の開閉器を前記開状態にする第一開指令を生成して前記開閉器駆動回路に出力し、かつ、前記制御装置の前記演算装置を再起動させ、前記外部監視装置によって前記制御装置の前記演算装置が再起動されたときに、前記制御装置の前記演算装置は、前記複数の開閉器を前記開状態にする第二開指令を生成して前記開閉器駆動回路に出力し、前記内部監視装置は、前記制御装置の前記演算装置の異常を検出したときに、前記複数の開閉器を前記開状態にする第三開指令を生成して前記開閉器駆動回路に出力し、かつ、前記外部監視装置によって前記制御装置の前記演算装置が再起動されていない場合に前記制御装置の前記演算装置を再起動させ、前記開閉器駆動回路は、前記第一開指令、前記第二開指令および前記第三開指令のうちの少なくとも一の前記開指令を受信している間、前記複数の開閉器を前記開状態に保持する。
【０００９】
請求項１に記載の分散型電源の系統連系装置によれば、開閉器駆動回路は、制御装置の演算装置に異常が発生したときに、演算装置の再起動指示とともに出力される第一開指令に基づいて、複数の開閉器を開状態に保持することができ、発電装置と系統電源とを解列することができる。そのため、開閉器駆動回路は、再起動した演算装置によって生成される第二開指令を受信する前に、発電装置と系統電源とを解列することができる。よって、請求項１に記載の分散型電源の系統連系装置は、第二開指令のみに基づいて解列を行う場合と比べて、解列に要する時間を低減することができる。また、内部監視装置は、外部監視装置によって制御装置の演算装置が再起動されていない場合に、制御装置の演算装置を再起動させる。さらに、開閉器駆動回路は、制御装置の演算装置に異常が発生したときに、第一開指令および第二開指令に加えて、内部監視装置によって生成される第三開指令を用いて、発電装置と系統電源とを解列することができる。よって、請求項１に記載の分散型電源の系統連系装置は、制御装置の演算装置に異常が発生したときに、三つの解列手段を有する冗長なシステムであり、信頼性が向上する。
【００１０】
請求項２に記載の分散型電源の系統連系装置は、請求項１に記載の分散型電源の系統連系装置において、前記制御装置は、前記外部監視装置に対して、自己の前記演算装置が正常に動作していることを示す一定の矩形波信号を継続して送信し、前記外部監視装置は、前記制御装置から受信した前記矩形波信号の周波数およびデューティ比のうちの少なくとも一方が予め設定された基準範囲外のときに、前記制御装置の前記演算装置の異常を検出したと判定する。
【００１１】
請求項２に記載の分散型電源の系統連系装置によれば、外部監視装置は、制御装置から受信した矩形波信号の周波数およびデューティ比のうちの少なくとも一方に基づいて、制御装置の演算装置の異常を検出する。よって、請求項２に記載の分散型電源の系統連系装置は、所定時間内に制御装置から上記矩形波信号を受信したか否かによって演算装置の異常を検出する場合と比べて、演算装置の異常の検出精度を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】分散型電源の系統連系装置１０の一例を示す構成図である。
【図２】演算装置１６ａ、内部監視装置１６ｂ、開閉器駆動回路４０および外部監視装置５０の結線例を示す結線図である。
【図３】分散型電源の系統連系装置１０の制御ブロックの一例を示すブロック図である。
【図４】外部監視装置５０で実行される演算装置１６ａの異常を検出する手順の一例を示すフローチャートである。
【図５】矩形波信号ＳＧ１、リセット信号ＳＧ２，ＳＧ３、開閉器制御信号ＳＧ４およびゲート入力信号ＳＧ５ａ，ＳＧ５ｂと、第一解列リレー１５ａ，第二解列リレー１５ｂの開状態または閉状態と、の関係の一例を示すタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、本実施形態の分散型電源の系統連系装置１０について説明する。本実施形態の分散型電源の系統連系装置１０は、燃料電池１１（発電装置に相当）と交流の系統電源２０とを連系または解列する。図１に示すように、分散型電源の系統連系装置１０は、燃料電池１１、コンバータ１２、インバータ１３（電力変換器に相当）、平滑回路１４、解列リレー１５（複数の開閉器に相当）、制御装置１６、系統電源２０、各種センサ３０、開閉器駆動回路４０および外部監視装置５０を備えている。
【００１６】
燃料電池１１は、直流電力を発電する発電装置であり、種々の燃料電池（例えば、公知の固体酸化物形燃料電池（ＳＯＦＣ）など）を用いることができる。また、発電装置は、燃料電池１１以外の直流電力を発電する発電装置（例えば、太陽光電池、ガスエンジンなど）を用いることもできる。つまり、発電装置は、交流発電機の交流電力を平滑回路で平滑して直流電力を生成することもできる。燃料電池１１は、出力側端子１１ａ，１１ｂを備えている。出力側端子１１ａは、燃料電池１１の正極（＋）に接続されており、出力側端子１１ｂは、燃料電池１１の負極（−）に接続されている。
【００１７】
コンバータ１２は、燃料電池１１から出力される直流電力を昇圧してインバータ１３に出力する。コンバータ１２は、入力側端子１２ａ，１２ｂおよび出力側端子１２ｃ，１２ｄを備えている。燃料電池１１の出力側端子１１ａと、コンバータ１２の入力側端子１２ａとの間には、電路１７ａが形成されており、燃料電池１１の出力側端子１１ｂと、コンバータ１２の入力側端子１２ｂとの間には、電路１７ｂが形成されている。燃料電池１１から出力された直流電力は、電路１７ａ，１７ｂを介してコンバータ１２に入力され、コンバータ１２によって昇圧された直流電力は、出力側端子１２ｃ，１２ｄから出力される。電路１７ａ，１７ｂは、例えば、公知の電力用電線を用いて形成することができる。このことは、以降に示す電路についても同様である。
【００１８】
コンバータ１２は、リアクトル１２ｅ、ダイオード１２ｆ、スイッチング素子１２ｇおよびコンデンサ１２ｈを備えている。これらの素子は、公知の電力用デバイスを用いることができる。例えば、スイッチング素子１２ｇは、公知の電界効果トランジスタ（ＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などを用いることができ、コンデンサ１２ｈは、公知の電解コンデンサを用いることができる。
【００１９】
コンバータ１２の入力側端子１２ａと出力側端子１２ｃとの間には、電路１７ｃが形成されている。また、コンバータ１２の入力側端子１２ｂと出力側端子１２ｄとの間には、電路１７ｄが形成されている。電路１７ｃには、入力側端子１２ａ側から順に、リアクトル１２ｅ、ダイオード１２ｆが設けられている。また、リアクトル１２ｅとダイオード１２ｆとの間の電路１７ｃには、接続点１２ｉが設けられており、接続点１２ｉには、スイッチング素子１２ｇのドレイン１２ｇ１が接続されている。スイッチング素子１２ｇのソース１２ｇ２は、電路１７ｄに設けられる接続点１２ｊに接続されており、接続点１２ｉと接続点１２ｊとの間には、電路１７ｅが形成されている。なお、スイッチング素子１２ｇのゲート１２ｇ３は、図示しない駆動回路（ドライバ回路）を介して、後述する制御装置１６に接続されている。
【００２０】
また、ダイオード１２ｆと出力側端子１２ｃとの間の電路１７ｃには、接続点１２ｋが設けられており、接続点１２ｋには、コンデンサ１２ｈの一端側（正極側端子）が接続されている。コンデンサ１２ｈの他端側（負極側端子）は、電路１７ｄに設けられる接続点１２ｌに接続されている。なお、コンバータ１２は、燃料電池１１から出力される直流電力を昇圧することができれば良く、上述の構成に限定されるものではない。
【００２１】
コンバータ１２の出力側端子１２ｃと、後述するインバータ１３の入力側端子１３ａとの間には、電路１７ｆが形成されている。また、コンバータ１２の出力側端子１２ｄと、後述するインバータ１３の入力側端子１３ｂとの間には、電路１７ｇが形成されている。電路１７ｆと電路１７ｇとの間には、コンバータ１２の出力電圧（直流電圧）を測定する電圧センサ３１が設けられている。
【００２２】
電圧センサ３１は、例えば、電路１７ｆと電路１７ｇとの間に発生する直流電圧を、抵抗値が既知の抵抗器によって分圧して、分圧された電圧値に基づいてコンバータ１２の出力電圧（直流電圧）を算出することができる。なお、上述の抵抗器によって分圧された直流電圧を、制御装置１６に入力して、制御装置１６によってコンバータ１２の出力電圧（直流電圧）を算出することもできる。
【００２３】
制御装置１６は、コンバータ１２の出力電圧（直流電圧）に基づいて、パルス信号のデューティ比を決定する。制御装置１６は、駆動回路（ドライバ回路）を介して、当該デューティ比に基づくパルス信号をスイッチング素子１２ｇのゲート１２ｇ３に付与する。スイッチング素子１２ｇのゲート１２ｇ３に付与される電圧がハイレベル（Ｈｉ）のときには、スイッチング素子１２ｇのドレイン１２ｇ１とソース１２ｇ２との間が導通状態になり、リアクトル１２ｅに電磁エネルギーが蓄えられる。
【００２４】
スイッチング素子１２ｇのゲート１２ｇ３に付与される電圧がローレベル（Ｌｏ）のときには、スイッチング素子１２ｇのドレイン１２ｇ１とソース１２ｇ２との間が遮断された開放状態になり、リアクトル１２ｅに蓄えられた電磁エネルギーがコンデンサ１２ｈに充電されて、コンバータ１２の出力電圧（直流電圧）は上昇する。このようにして、制御装置１６は、コンバータ１２の出力電圧（直流電圧）を所望の電圧値に制御することができ、パルス振幅変調（ＰＡＭ）方式によって、コンバータ１２の出力電圧（直流電圧）を可変制御することができる。
【００２５】
インバータ１３は、燃料電池１１と系統電源２０との間に配設されており、燃料電池１１によって発電された直流電力を交流電力に変換して系統電源２０に出力する。インバータ１３は、入力側端子１３ａ，１３ｂおよび出力側端子１３ｃ，１３ｄを備えている。なお、本実施形態では、インバータ１３は、コンバータ１２を介して燃料電池１１（発電装置に相当）に接続されているが、発電装置が必要な直流電圧を出力可能な場合には、コンバータ１２を省略することができる。
【００２６】
インバータ１３の出力側端子１３ｃと、系統電源２０の接続端子２０ａとの間には、電路２１が形成されている。また、インバータ１３の出力側端子１３ｄと、系統電源２０の接続端子２０ｂとの間には、電路２２が形成されている。インバータ１３から出力された交流電力は、電路２１，２２を介して系統電源２０に出力される。なお、系統電源２０は、電力会社が保有する商用の配電線網から供給される電源をいう。また、系統電源２０は、単相に限定されるものではなく、多相（例えば、三相）の系統電源を用いることもできる。
【００２７】
インバータ１３は、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈを備えている。第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈは、コンバータ１２のスイッチング素子１２ｇと同様に、公知の電界効果トランジスタ（ＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などを用いることができる。図１に示すように、これらのスイッチング素子には、還流ダイオードがそれぞれ設けられている。還流ダイオードは、スイッチング素子のボディダイオード（寄生ダイオード）を用いることができる。また、還流ダイオードは、別途設けることもでき、スイッチング素子にそれぞれ並列接続することができる。
【００２８】
図１に示すように、インバータ１３の入力側端子１３ａと、第一スイッチング素子１３ｅのドレイン１３ｅ１と、第三スイッチング素子１３ｇのドレイン１３ｇ１との間には、電路１７ｈが形成されている。また、インバータ１３の入力側端子１３ｂと、第二スイッチング素子１３ｆのソース１３ｆ２と、第四スイッチング素子１３ｈのソース１３ｈ２との間には、電路１７ｉが形成されている。
【００２９】
第一スイッチング素子１３ｅおよび第二スイッチング素子１３ｆは、電路１７ｈと電路１７ｉとの間において直列接続されており、第一スイッチング素子１３ｅのソース１３ｅ２と、第二スイッチング素子１３ｆのドレイン１３ｆ１との間には、電路１７ｊが形成されている。また、第三スイッチング素子１３ｇおよび第四スイッチング素子１３ｈは、電路１７ｈと電路１７ｉとの間において直列接続されており、第三スイッチング素子１３ｇのソース１３ｇ２と、第四スイッチング素子１３ｈのドレイン１３ｈ１との間には、電路１７ｋが形成されている。つまり、直列接続された第一スイッチング素子１３ｅおよび第二スイッチング素子１３ｆと、直列接続された第三スイッチング素子１３ｇおよび第四スイッチング素子１３ｈとは、電路１７ｈと電路１７ｉとの間において並列接続されている。
【００３０】
電路１７ｊには、接続点１３ｉが設けられており、接続点１３ｉと、インバータ１３の出力側端子１３ｃとの間には、電路１７ｌが形成されている。また、電路１７ｋには、接続点１３ｊが設けられており、接続点１３ｊとインバータ１３の出力側端子１３ｄとの間には、電路１７ｍが形成されている。以上のようにして、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈは、フルブリッジ接続されている。
【００３１】
第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの各ゲート１３ｅ３〜１３ｈ３は、図示しない駆動回路（ドライバ回路）を介して、制御装置１６に接続されており、第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈは、制御装置１６から出力される駆動信号に基づいて開閉制御される。例えば、第一スイッチング素子１３ｅのゲート１３ｅ３にハイレベル（Ｈｉ）が付与されると、第一スイッチング素子１３ｅのドレイン１３ｅ１とソース１３ｅ２との間が導通状態になる。また、第四スイッチング素子１３ｈのゲート１３ｈ３にハイレベル（Ｈｉ）が付与されると、第四スイッチング素子１３ｈのドレイン１３ｈ１とソース１３ｈ２との間が導通状態になる。
【００３２】
このとき、第二スイッチング素子１３ｆのゲート１３ｆ３には、ローレベル（Ｌｏ）が付与され、第二スイッチング素子１３ｆのドレイン１３ｆ１とソース１３ｆ２との間が遮断された開放状態になる。また、第三スイッチング素子１３ｇのゲート１３ｇ３には、ローレベル（Ｌｏ）が付与され、第三スイッチング素子１３ｇのドレイン１３ｇ１とソース１３ｇ２との間が遮断された開放状態になる。この場合、コンバータ１２から出力された直流電流は、インバータ１３の入力側端子１３ａ、電路１７ｈ、第一スイッチング素子１３ｅ、電路１７ｊ、接続点１３ｉ、電路１７ｌ、インバータ１３の出力側端子１３ｃ、電路２１、系統電源２０、電路２２、インバータ１３の出力側端子１３ｄ、電路１７ｍ、接続点１３ｊ、電路１７ｋ、第四スイッチング素子１３ｈ、電路１７ｉ、インバータ１３の入力側端子１３ｂの順に流れる。上述の第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの状態を第一状態とする。
【００３３】
次に、第一スイッチング素子１３ｅのゲート１３ｅ３にローレベル（Ｌｏ）が付与され、第一スイッチング素子１３ｅのドレイン１３ｅ１とソース１３ｅ２との間が遮断された開放状態になる。また、第四スイッチング素子１３ｈのゲート１３ｈ３にローレベル（Ｌｏ）が付与され、第四スイッチング素子１３ｈのドレイン１３ｈ１とソース１３ｈ２との間が遮断された開放状態になる。
【００３４】
このとき、第二スイッチング素子１３ｆのゲート１３ｆ３には、ハイレベル（Ｈｉ）が付与され、第二スイッチング素子１３ｆのドレイン１３ｆ１とソース１３ｆ２との間が導通状態になる。また、第三スイッチング素子１３ｇのゲート１３ｇ３には、ハイレベル（Ｈｉ）が付与され、第三スイッチング素子１３ｇのドレイン１３ｇ１とソース１３ｇ２との間が導通状態になる。この場合、コンバータ１２から出力された直流電流は、インバータ１３の入力側端子１３ａ、電路１７ｈ、第三スイッチング素子１３ｇ、電路１７ｋ、接続点１３ｊ、電路１７ｍ、インバータ１３の出力側端子１３ｄ、電路２２、系統電源２０、電路２１、インバータ１３の出力側端子１３ｃ、電路１７ｌ、接続点１３ｉ、電路１７ｊ、第二スイッチング素子１３ｆ、電路１７ｉ、インバータ１３の入力側端子１３ｂの順に流れる。上述の第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの状態を第二状態とする。
【００３５】
第二状態における電路２１，２２の電流方向は、第一状態の場合と比べて、反対方向になっている。このように、インバータ１３は、第一状態および第二状態を順に繰り返すことによって、インバータ１３の入力側端子１３ａ，１３ｂから入力された直流電力を交流電力に変換することができる。なお、制御装置１６は、種々の開閉制御を行うことができる。制御装置１６は、例えば、パルス幅変調（ＰＷＭ）方式によりデューティ比を可変して、デューティ比に基づいて第一スイッチング素子１３ｅ〜第四スイッチング素子１３ｈの導通時間および遮断時間を制御することができる。
【００３６】
インバータ１３と系統電源２０とを接続する複数（本実施形態では、２つ）の電路２１，２２には、平滑回路１４および解列リレー１５が設けられている。平滑回路１４は、インバータ１３の出力側端子１３ｃ，１３ｄから出力された交流電力の高周波成分を取り除いて、インバータ１３の出力電圧を正弦波状の波形に整形して系統電源２０に出力する。解列リレー１５は、発電装置である燃料電池１１と系統電源２０とを連系または解列する常開型の開閉器であり、解列リレー１５が開閉制御されることによって、電力供給が制御される。
【００３７】
平滑回路１４は、リアクトル１４ａ，１４ｂおよびコンデンサ１４ｃを備えている。解列リレー１５は、第一解列リレー１５ａおよび第二解列リレー１５ｂ（複数の開閉器に相当）を備えている。これらの素子は、公知の電力用デバイスを用いることができる。電路２１には、インバータ１３の出力側端子１３ｃ側から順に、リアクトル１４ａ、第一解列リレー１５ａが設けられている。電路２２には、インバータ１３の出力側端子１３ｄ側から順に、リアクトル１４ｂ、第二解列リレー１５ｂが設けられている。
【００３８】
リアクトル１４ａと第一解列リレー１５ａとの間の電路２１には、接続点１４ｄが設けられており、接続点１４ｄには、コンデンサ１４ｃの一端側が接続されている。リアクトル１４ｂと第二解列リレー１５ｂとの間の電路２２には、接続点１４ｅが設けられており、接続点１４ｅには、コンデンサ１４ｃの他端側が接続されている。既述のとおり、インバータ１３から出力される電力は、交流電力であるので、接続点１４ｄと接続点１４ｅとの間には、電路２３が形成される。
【００３９】
平滑回路１４は、インバータ１３の出力電圧を正弦波状の波形に整形することができれば良く、上述の構成に限定されるものではない。また、第一解列リレー１５ａおよび第二解列リレー１５ｂは、後述する開閉器駆動回路４０によって、それぞれ開状態または閉状態に切り替えられる。ここで、開状態は、複数（本実施形態では、２つ）の電路２１，２２がそれぞれ遮断された状態をいい、閉状態は、複数（本実施形態では、２つ）の電路２１，２２がそれぞれ導通可能な状態をいう。
【００４０】
第一解列リレー１５ａおよび第二解列リレー１５ｂが開状態になると、発電装置である燃料電池１１と系統電源２０とが解列され、第一解列リレー１５ａおよび第二解列リレー１５ｂが閉状態になると、発電装置である燃料電池１１と系統電源２０とが連系される。このように、解列リレー１５が開閉されることによって、発電装置である燃料電池１１と系統電源２０とが解列または連系される。
【００４１】
分散型電源の系統連系装置１０は、各種センサ３０を備えている。各種センサ３０には、既述の電圧センサ３１、系統電圧検出回路３２および図示しない電流センサが含まれる。電路２１，２２には、系統電圧（電路２１と電路２２との間の電圧）を検出する系統電圧検出回路３２が接続されている。系統電圧検出回路３２は、例えば、系統電圧を変圧器によって降圧して、降圧された電圧値を検出する。系統電圧検出回路３２の検出信号は、制御装置１６に入力されて、制御装置１６は、検出された電圧値に基づいて、系統電源２０の異常（例えば、停電など）を検知することができる。
【００４２】
また、電路２１，２２に流れる電流を検出する電流センサ（例えば、カレントトランス式、シャント式など）を設けることもできる。電流センサや既述の電圧センサ３１の検出結果に基づいて、制御装置１６は、コンバータ１２やインバータ１３の異常を検知することができる。なお、各種センサ３０は、これらの検出器に限定されるものではなく、分散型電源の系統連系装置１０において用いられる種々の検出器を備えることができる。
【００４３】
制御装置１６は、演算装置１６ａを用いて、少なくとも解列リレー１５の開閉制御を行う。制御装置１６は、公知の演算装置１６ａを有している。演算装置１６ａは、中央演算装置（ＣＰＵ）、読み出しおよび書き込み可能な記憶装置（ＲＡＭ）、読み出し専用の記憶装置（ＲＯＭ）および入出力インターフェース（Ｉ／Ｏインターフェース）を備えており、これらは、バスを介して接続されている。
【００４４】
演算装置１６ａは、各種センサ３０の検出結果を取得することができ、既述のとおり、コンバータ１２およびインバータ１３を制御することができる。また、演算装置１６ａは、開指令または閉指令を生成して、開閉器駆動回路４０に出力する。ここで、開指令は、複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）をそれぞれ開状態にする指令をいい、閉指令は、複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）をそれぞれ閉状態にする指令をいう。制御装置１６は、開閉器駆動回路４０に対して、開指令または閉指令を出力することにより、開閉器駆動回路４０を介して、複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開閉制御することができる。
【００４５】
開閉器駆動回路４０は、複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開状態または閉状態に切り替える。図２に示すように、開閉器駆動回路４０は、論理回路４１、励磁回路４２およびスイッチング素子４３を備えている。論理回路４１は、第一論理回路４１ａおよび第二論理回路４１ｂを備えており、第一論理回路４１ａおよび第二論理回路４１ｂは、それぞれ三入力の論理積を出力する。具体的には、第一論理回路４１ａは、入力側端子４１ａ１〜４１ａ３および出力側端子４１ａ４を備えている。第一論理回路４１ａは、入力側端子４１ａ１〜４１ａ３に入力される電圧がすべてハイレベル（Ｈｉ）のときに、出力側端子４１ａ４にハイレベル（Ｈｉ）が出力される。一方、第一論理回路４１ａは、入力側端子４１ａ１〜４１ａ３に入力される電圧の少なくとも１つがローレベル（Ｌｏ）のときに、出力側端子４１ａ４にローレベル（Ｌｏ）が出力される。
【００４６】
同様に、第二論理回路４１ｂは、入力側端子４１ｂ１〜４１ｂ３および出力側端子４１ｂ４を備えている。第二論理回路４１ｂは、入力側端子４１ｂ１〜４１ｂ３に入力される電圧がすべてハイレベル（Ｈｉ）のときに、出力側端子４１ｂ４にハイレベル（Ｈｉ）が出力される。一方、第二論理回路４１ｂは、入力側端子４１ｂ１〜４１ｂ３に入力される電圧の少なくとも１つがローレベル（Ｌｏ）のときに、出力側端子４１ｂ４にローレベル（Ｌｏ）が出力される。
【００４７】
励磁回路４２は、第一励磁回路４２ａおよび第二励磁回路４２ｂを備えている。第一励磁回路４２ａは、第一ソレノイド４２ａ１および第一還流ダイオード４２ａ２を備えており、これらは並列接続されている。第一ソレノイド４２ａ１は、第一解列リレー１５ａを励磁する励磁コイルであり、第一還流ダイオード４２ａ２は、第一ソレノイド４２ａ１に発生する逆起電力を低減させる。具体的には、第一還流ダイオード４２ａ２は、逆起電力発生時に、第一ソレノイド４２ａ１に流れる電流を電源Ｖｒｅｆ１側に還流させる。
【００４８】
同様に、第二励磁回路４２ｂは、第二ソレノイド４２ｂ１および第二還流ダイオード４２ｂ２を備えており、これらは並列接続されている。第二ソレノイド４２ｂ１は、第二解列リレー１５ｂを励磁する励磁コイルであり、第二還流ダイオード４２ｂ２は、第二ソレノイド４２ｂ１に発生する逆起電力を低減させる。具体的には、第二還流ダイオード４２ｂ２は、逆起電力発生時に、第二ソレノイド４２ｂ１に流れる電流を電源Ｖｒｅｆ１側に還流させる。なお、電源Ｖｒｅｆ１は、例えば、コンバータ１２の出力電圧（直流電圧）を変圧器によって降圧して生成することができる。
【００４９】
スイッチング素子４３は、第一スイッチング素子４３ａおよび第二スイッチング素子４３ｂを備えている。第一スイッチング素子４３ａおよび第二スイッチング素子４３ｂは、既述のスイッチング素子と同様に、公知の電界効果トランジスタ（ＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などを用いることができる。また、既述のスイッチング素子と同様に、第一スイッチング素子４３ａおよび第二スイッチング素子４３ｂには、還流ダイオードがそれぞれ設けられている。
【００５０】
第一スイッチング素子４３ａのドレイン４３ａ１と、第一励磁回路４２ａとの間には、電路４４ａが形成されており、第一スイッチング素子４３ａのソース４３ａ２と、電源Ｖｒｅｆ１の負極（接地）側との間には、電路４４ｂが形成されている。また、第一スイッチング素子４３ａのゲート４３ａ３と、第一論理回路４１ａの出力側端子４１ａ４との間には、電路４４ｃが形成されている。
【００５１】
第一論理回路４１ａの出力側端子４１ａ４がハイレベル（Ｈｉ）のときには、第一スイッチング素子４３ａのゲート４３ａ３はハイレベル（Ｈｉ）になり、第一スイッチング素子４３ａのドレイン４３ａ１とソース４３ａ２との間が導通状態になる。その結果、第一ソレノイド４２ａ１が励磁されて、第一解列リレー１５ａは閉状態になる。一方、第一論理回路４１ａの出力側端子４１ａ４がローレベル（Ｌｏ）のときには、第一スイッチング素子４３ａのゲート４３ａ３はローレベル（Ｌｏ）になり、第一スイッチング素子４３ａのドレイン４３ａ１とソース４３ａ２との間が遮断された開放状態になる。その結果、第一ソレノイド４２ａ１は励磁されず、第一解列リレー１５ａは開状態になる。
【００５２】
同様に、第二スイッチング素子４３ｂのドレイン４３ｂ１と、第二励磁回路４２ｂとの間には、電路４４ｄが形成されており、第二スイッチング素子４３ｂのソース４３ｂ２と、電源Ｖｒｅｆ１の負極（接地）側との間には、電路４４ｅが形成されている。また、第二スイッチング素子４３ｂのゲート４３ｂ３と、第二論理回路４１ｂの出力側端子４１ｂ４との間には、電路４４ｆが形成されている。
【００５３】
第二論理回路４１ｂの出力側端子４１ｂ４がハイレベル（Ｈｉ）のときには、第二スイッチング素子４３ｂのゲート４３ｂ３はハイレベル（Ｈｉ）になり、第二スイッチング素子４３ｂのドレイン４３ｂ１とソース４３ｂ２との間が導通状態になる。その結果、第二ソレノイド４２ｂ１が励磁されて、第二解列リレー１５ｂは閉状態になる。一方、第二論理回路４１ｂの出力側端子４１ｂ４がローレベル（Ｌｏ）のときには、第二スイッチング素子４３ｂのゲート４３ｂ３はローレベル（Ｌｏ）になり、第二スイッチング素子４３ｂのドレイン４３ｂ１とソース４３ｂ２との間が遮断された開放状態になる。その結果、第二ソレノイド４２ｂ１は励磁されず、第二解列リレー１５ｂは開状態になる。なお、電路４４ｃおよび電路４４ｆには、駆動回路（ドライバ回路）を設けることができる。
【００５４】
外部監視装置５０は、制御装置１６の演算装置１６ａの外部に別体に設けられている。外部監視装置５０は、制御装置１６の演算装置１６ａと同様の演算装置を有しており、演算装置１６ａの異常を監視する。「演算装置１６ａの異常」は、例えば、コンバータ１２やインバータ１３を制御する制御プログラムの動作異常、制御プログラムの停止などが挙げられる。外部監視装置５０は、電源供給端子５０ａ、接地端子５０ｂ、矩形波信号入力端子５０ｃおよび再起動信号出力端子５０ｄを備えている。
【００５５】
外部監視装置５０の電源供給端子５０ａには、電源Ｖｒｅｆ２の正極側が接続されており、接地端子５０ｂには、電源Ｖｒｅｆ２の負極側が接続されて接地されている。外部監視装置５０は、電源供給端子５０ａおよび接地端子５０ｂを介して、電源が供給される。電源Ｖｒｅｆ２は、電源Ｖｒｅｆ１と同様に、例えば、コンバータ１２の出力電圧（直流電圧）を変圧器によって降圧して生成することができる。
【００５６】
演算装置１６ａは、電源供給端子１６ｃ、接地端子１６ｄ、矩形波信号出力端子１６ｅ、再起動信号入力端子１６ｆおよび第二開閉器制御端子１６ｇを備えている。電源供給端子１６ｃには、電源Ｖｒｅｆ２の正極側が接続されており、接地端子１６ｄには、電源Ｖｒｅｆ２の負極側が接続されて接地されている。演算装置１６ａは、電源供給端子１６ｃおよび接地端子１６ｄを介して、電源が供給される。電源の供給方法は、後述する内部監視装置１６ｂについても同様である。
【００５７】
制御装置１６の演算装置１６ａの矩形波信号出力端子１６ｅと、外部監視装置５０の矩形波信号入力端子５０ｃとの間には、電路４５ａが形成されている。制御装置１６は、電路４５ａを介して、外部監視装置５０に対して、自己の演算装置１６ａが正常に動作していることを示す一定の矩形波信号を継続して送信する。外部監視装置５０は、矩形波信号入力端子５０ｃから矩形波信号を受信する。
【００５８】
矩形波信号は、例えば、コンバータ１２やインバータ１３の制御プログラム（一定周期で演算処理が繰り返されるプログラムなど）を用いて生成することができる。例えば、制御装置１６の演算装置１６ａは、電流の演算処理を開始するときに、矩形波信号を反転させ、電流の演算処理が完了したときに、矩形波信号を再び反転（トグル動作）させる。制御装置１６の演算装置１６ａは、これを繰り返すことによって、一定の矩形波信号を継続して生成することができる。
【００５９】
外部監視装置５０は、例えば、所定時間内に制御装置１６（演算装置１６ａ）から矩形波信号を受信しているときに、制御装置１６の演算装置１６ａが正常に動作していると判定することができる。また、外部監視装置５０は、所定時間内に制御装置１６（演算装置１６ａ）から矩形波信号を受信しなかったときに、制御装置１６の演算装置１６ａが異常であると判定することができる。このように、所定時間内に制御装置１６（演算装置１６ａ）から矩形波信号を受信したか否かによって演算装置１６ａの異常を検出する場合、外部監視装置５０は、矩形波信号の周波数が正常な周波数と比べて高いときや矩形波信号のデューティ比が正常なデューティ比と比べて異なるときに、演算装置１６ａの異常を検出することが困難になる。
【００６０】
そこで、外部監視装置５０は、制御装置１６（演算装置１６ａ）から受信した矩形波信号の周波数およびデューティ比のうちの少なくとも一方が予め設定された基準範囲外のときに、制御装置１６の演算装置１６ａの異常を検出したと判定すると好適である。具体的には、外部監視装置５０は、例えば、制御装置１６（演算装置１６ａ）から受信した矩形波信号の立上りエッジおよび立下がりエッジを検出する。外部監視装置５０は、矩形波信号の立上りエッジの間隔に基づいて、矩形波信号の周波数を算出することができる。また、外部監視装置５０は、矩形波信号の立上りエッジから立下がりエッジまでの間隔と、矩形波信号の立上りエッジ間の間隔とから矩形波信号のデューティ比を算出することができる。
【００６１】
本実施形態では、外部監視装置５０は、制御装置１６（演算装置１６ａ）から受信した矩形波信号の周波数およびデューティ比のうちの少なくとも一方が予め設定された基準範囲外のときに、制御装置１６の演算装置１６ａの異常を検出したと判定する。よって、外部監視装置５０は、所定時間内に制御装置１６（演算装置１６ａ）から矩形波信号を受信したか否かによって演算装置１６ａの異常を検出する場合と比べて、演算装置１６ａの異常の検出精度を向上させることができる。
【００６２】
外部監視装置５０の再起動信号出力端子５０ｄと、演算装置１６ａの再起動信号入力端子１６ｆとの間には、電路４５ｂが形成されている。電路４５ｂは、途中で分岐しており、電路４５ｃに接続されている。電路４５ｃは、電路４５ｂの分岐点と、第一論理回路４１ａの入力側端子４１ａ１との間において形成されている。また、電路４５ｃは、途中で分岐しており、第二論理回路４１ｂの入力側端子４１ｂ１に接続されている。
【００６３】
外部監視装置５０は、制御装置１６の演算装置１６ａの異常を検出したときに、第一開指令を生成して開閉器駆動回路４０に出力する。第一開指令は、外部監視装置５０によって生成される複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開状態にする開指令をいう。外部監視装置５０は、制御装置１６の演算装置１６ａの異常を検出したときに、再起動信号出力端子５０ｄからローレベル（Ｌｏ）を出力する（第一開指令の生成および出力）。これにより、電路４５ｂおよび電路４５ｃは、ローレベル（Ｌｏ）になり、第一論理回路４１ａの入力側端子４１ａ１および第二論理回路４１ｂの入力側端子４１ｂ１は、ローレベル（Ｌｏ）になる。
【００６４】
第一論理回路４１ａの入力側端子４１ａ１がローレベル（Ｌｏ）になると、他の入力側端子４１ａ２，４１ａ３の状態に関わらず、第一論理回路４１ａの出力側端子４１ａ４は、ローレベル（Ｌｏ）になる。そして、第一スイッチング素子４３ａのゲート４３ａ３はローレベル（Ｌｏ）になり、第一スイッチング素子４３ａのドレイン４３ａ１とソース４３ａ２との間が遮断された開放状態になる。その結果、第一ソレノイド４２ａ１は励磁されず、第一解列リレー１５ａは開状態になる。
【００６５】
同様に、第二論理回路４１ｂの入力側端子４１ｂ１がローレベル（Ｌｏ）になると、他の入力側端子４１ｂ２，４１ｂ３の状態に関わらず、第二論理回路４１ｂの出力側端子４１ｂ４は、ローレベル（Ｌｏ）になる。そして、第二スイッチング素子４３ｂのゲート４３ｂ３はローレベル（Ｌｏ）になり、第二スイッチング素子４３ｂのドレイン４３ｂ１とソース４３ｂ２との間が遮断された開放状態になる。その結果、第二ソレノイド４２ｂ１は励磁されず、第二解列リレー１５ｂは開状態になる。
【００６６】
演算装置１６ａの第二開閉器制御端子１６ｇと、第一論理回路４１ａの入力側端子４１ａ２との間には、電路４５ｄが形成されている。電路４５ｄは、途中で分岐しており、第二論理回路４１ｂの入力側端子４１ｂ２に接続されている。外部監視装置５０は、制御装置１６の演算装置１６ａの異常を検出したときに、第一開指令を生成して開閉器駆動回路４０に出力するとともに、制御装置１６の演算装置１６ａを再起動させる。
【００６７】
既述のとおり、外部監視装置５０は、制御装置１６の演算装置１６ａの異常を検出したときに、再起動信号出力端子５０ｄからローレベル（Ｌｏ）を出力する。これにより、電路４５ｂは、ローレベル（Ｌｏ）になり、演算装置１６ａの再起動信号入力端子１６ｆは、ローレベル（Ｌｏ）になる。再起動信号入力端子１６ｆがローレベル（Ｌｏ）になると、制御装置１６の演算装置１６ａは、再起動される。
【００６８】
再起動された制御装置１６の演算装置１６ａは、第二開指令を生成して開閉器駆動回路４０に出力する。第二開指令は、再起動された制御装置１６の演算装置１６ａによって生成される複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開状態にする開指令をいう。制御装置１６の演算装置１６ａは、再起動されると、第二開閉器制御端子１６ｇからローレベル（Ｌｏ）を出力する（第二開指令の生成および出力）。これにより、電路４５ｄは、ローレベル（Ｌｏ）になり、第一論理回路４１ａの入力側端子４１ａ２および第二論理回路４１ｂの入力側端子４１ｂ２は、ローレベル（Ｌｏ）になる。
【００６９】
第一論理回路４１ａの入力側端子４１ａ２がローレベル（Ｌｏ）になると、他の入力側端子４１ａ１，４１ａ３の状態に関わらず、第一論理回路４１ａの出力側端子４１ａ４は、ローレベル（Ｌｏ）になる。そして、第一スイッチング素子４３ａのゲート４３ａ３はローレベル（Ｌｏ）になり、第一スイッチング素子４３ａのドレイン４３ａ１とソース４３ａ２との間が遮断された開放状態になる。その結果、第一ソレノイド４２ａ１は励磁されず、第一解列リレー１５ａは開状態になる。
【００７０】
同様に、第二論理回路４１ｂの入力側端子４１ｂ２がローレベル（Ｌｏ）になると、他の入力側端子４１ｂ１，４１ｂ３の状態に関わらず、第二論理回路４１ｂの出力側端子４１ｂ４は、ローレベル（Ｌｏ）になる。そして、第二スイッチング素子４３ｂのゲート４３ｂ３はローレベル（Ｌｏ）になり、第二スイッチング素子４３ｂのドレイン４３ｂ１とソース４３ｂ２との間が遮断された開放状態になる。その結果、第二ソレノイド４２ｂ１は励磁されず、第二解列リレー１５ｂは開状態になる。
【００７１】
このようにして、開閉器駆動回路４０は、制御装置１６の演算装置１６ａに異常が発生したときに、第一開指令および第二開指令のうちの少なくとも一方の開指令を受信している間、複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開状態に保持することができる。これにより、開閉器駆動回路４０は、発電装置である燃料電池１１と系統電源２０とを解列することができる。
【００７２】
本実施形態の分散型電源の系統連系装置１０によれば、開閉器駆動回路４０は、制御装置１６の演算装置１６ａに異常が発生したときに、演算装置１６ａの再起動指示とともに出力される第一開指令に基づいて、複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開状態に保持することができ、発電装置である燃料電池１１と系統電源２０とを解列することができる。そのため、開閉器駆動回路４０は、再起動した演算装置１６ａによって生成される第二開指令を受信する前に、発電装置である燃料電池１１と系統電源２０とを解列することができる。よって、本実施形態の分散型電源の系統連系装置１０は、第二開指令のみに基づいて解列を行う場合と比べて、解列に要する時間を低減することができる。
【００７３】
また、開閉器駆動回路４０は、制御装置１６の演算装置１６ａに異常が発生したときに、第一開指令および第二開指令のうちの少なくとも一方の開指令によって、発電装置である燃料電池１１と系統電源２０とを解列することができる。よって、開閉器駆動回路４０は、一の開指令を受信できない場合であっても、他の開指令の受信によって発電装置である燃料電池１１と系統電源２０とを解列することができる。つまり、本実施形態の分散型電源の系統連系装置１０は、制御装置１６の演算装置１６ａに異常が発生したときに、複数の解列手段を備えた冗長なシステムであり、信頼性が向上する。
【００７４】
制御装置１６は、演算装置１６ａの内部に、自己の演算装置１６ａの異常を監視する内部監視装置１６ｂをさらに備えていると好適である。内部監視装置１６ｂは、ソフトウエアによって構成することもできるが、外部監視装置５０と同様に、演算装置１６ａと独立したハードウエアによって構成されるのが好ましい。内部監視装置１６ｂは、第三開閉器制御端子１６ｈを備えている。内部監視装置１６ｂの第三開閉器制御端子１６ｈと、第一論理回路４１ａの入力側端子４１ａ３との間には、電路４５ｅが形成されている。電路４５ｅは、途中で分岐しており、第二論理回路４１ｂの入力側端子４１ｂ３に接続されている。
【００７５】
内部監視装置１６ｂは、制御装置１６の演算装置１６ａの異常を検出したときに、外部監視装置５０によって制御装置１６の演算装置１６ａが再起動されていない場合に、制御装置１６の演算装置１６ａを再起動させる。内部監視装置１６ｂは、外部監視装置５０と同様の方法で、制御装置１６の演算装置１６ａの異常を検出することができる。
【００７６】
また、内部監視装置１６ｂは、制御装置１６の演算装置１６ａの異常を検出したときに、第三開指令を生成して開閉器駆動回路４０に出力する。第三開指令は、内部監視装置１６ｂによって生成される複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開状態にする開指令をいう。内部監視装置１６ｂは、制御装置１６の演算装置１６ａの異常が検出されると、第三開閉器制御端子１６ｈからローレベル（Ｌｏ）を出力する（第三開指令の生成および出力）。これにより、電路４５ｅは、ローレベル（Ｌｏ）になり、第一論理回路４１ａの入力側端子４１ａ３および第二論理回路４１ｂの入力側端子４１ｂ３は、ローレベル（Ｌｏ）になる。
【００７７】
第一論理回路４１ａの入力側端子４１ａ３がローレベル（Ｌｏ）になると、他の入力側端子４１ａ１，４１ａ２の状態に関わらず、第一論理回路４１ａの出力側端子４１ａ４は、ローレベル（Ｌｏ）になる。そして、第一スイッチング素子４３ａのゲート４３ａ３はローレベル（Ｌｏ）になり、第一スイッチング素子４３ａのドレイン４３ａ１とソース４３ａ２との間が遮断された開放状態になる。その結果、第一ソレノイド４２ａ１は励磁されず、第一解列リレー１５ａは開状態になる。
【００７８】
同様に、第二論理回路４１ｂの入力側端子４１ｂ３がローレベル（Ｌｏ）になると、他の入力側端子４１ｂ１，４１ｂ２の状態に関わらず、第二論理回路４１ｂの出力側端子４１ｂ４は、ローレベル（Ｌｏ）になる。そして、第二スイッチング素子４３ｂのゲート４３ｂ３はローレベル（Ｌｏ）になり、第二スイッチング素子４３ｂのドレイン４３ｂ１とソース４３ｂ２との間が遮断された開放状態になる。その結果、第二ソレノイド４２ｂ１は励磁されず、第二解列リレー１５ｂは開状態になる。
【００７９】
このようにして、開閉器駆動回路４０は、制御装置１６の演算装置１６ａに異常が発生したときに、第一開指令、第二開指令および第三開指令のうちの少なくとも一の開指令を受信している間、複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開状態に保持することができる。これにより、開閉器駆動回路４０は、発電装置である燃料電池１１と系統電源２０とを解列することができる。
【００８０】
本実施形態の分散型電源の系統連系装置１０によれば、内部監視装置１６ｂは、外部監視装置５０によって制御装置１６の演算装置１６ａが再起動されていない場合に、制御装置１６の演算装置１６ａを再起動させる。また、開閉器駆動回路４０は、制御装置１６の演算装置１６ａに異常が発生したときに、第一開指令および第二開指令に加えて、内部監視装置１６ｂによって生成される第三開指令を用いて、発電装置である燃料電池１１と系統電源２０とを解列することができる。よって、本実施形態の分散型電源の系統連系装置１０は、制御装置１６の演算装置１６ａに異常が発生したときに、三つの解列手段を有する冗長なシステムであり、信頼性が向上する。
【００８１】
なお、制御装置１６の演算装置１６ａに供給される電源電圧の低下に伴って、演算装置１６ａに異常が発生する可能性がある。例えば、記憶装置の一種であるＤＲＡＭは、コンデンサに電荷を蓄えることによって情報を保持している。コンデンサに蓄えられた電荷は、時間とともに減少して保持している情報が消失してしまうので、ＤＲＡＭは、コンデンサを充電するリフレッシュ動作が必要になる。このとき、演算装置１６ａに供給される電源電圧の低下によってリフレッシュ動作が十分に行われないコンデンサが生じると、ＤＲＡＭが保持している情報が変更される可能性がある。これにより、例えば、既述の制御プログラムの動作異常や制御プログラムの停止などが生じる可能性がある。
【００８２】
本実施形態では、外部監視装置５０は、電源供給端子５０ａおよび接地端子５０ｂを介して、電源（電源Ｖｒｅｆ２）が供給されている。また、演算装置１６ａは、電源供給端子１６ｃおよび接地端子１６ｄを介して、電源（電源Ｖｒｅｆ２）が供給されている。つまり、外部監視装置５０および制御装置１６の演算装置１６ａは、共通の電源Ｖｒｅｆ２から電源が供給されている。そこで、外部監視装置５０は、電源供給端子５０ａおよび接地端子５０ｂを介して供給される電源電圧が基準電圧より低下したときに、制御装置１６の演算装置１６ａの異常を検出したと判定すると好適である。基準電圧は、例えば、外部監視装置５０および制御装置１６の演算装置１６ａが正常に動作可能な電源電圧の下限値とすることができる。これにより、外部監視装置５０は、制御装置１６の演算装置１６ａに供給される電源電圧の低下に伴う演算装置１６ａの異常を検出することができる。
【００８３】
また、外部監視装置５０は、制御装置１６（演算装置１６ａ）から受信した矩形波信号の周波数およびデューティ比と併せて、制御装置１６の演算装置１６ａの異常を検出することもできる。つまり、外部監視装置５０は、制御装置１６（演算装置１６ａ）から受信した矩形波信号の周波数およびデューティ比、並びに、外部監視装置５０に供給される電源電圧のうちの少なくとも一つが予め設定された基準範囲外のときに、制御装置１６の演算装置１６ａの異常を検出したと判定することもできる。以上のことは、内部監視装置１６ｂについても同様である。
【００８４】
次に、図３に示すブロック図、図４に示すフローチャートおよび図５に示すタイミングチャートを用いて、外部監視装置５０が制御装置１６の演算装置１６ａの異常を検出して、開閉器駆動回路４０が燃料電池１１と系統電源２０とを解列する手順を具体的に説明する。図３に示すように、外部監視装置５０は、制御ブロックとして捉えると、計時部５１、異常判定部５２および指令出力部５３を備えている。計時部５１は、公知のタイマであり、所定時間（一定時間）を繰り返し計時する。異常判定部５２は、制御装置１６（演算装置１６ａ）から受信した矩形波信号の周波数およびデューティ比が予め設定された基準範囲外であるか否かを判断して、制御装置１６の演算装置１６ａの異常を検出する。
【００８５】
指令出力部５３は、異常判定部５２が制御装置１６の演算装置１６ａの異常を検出したときに、第一開指令を生成して開閉器駆動回路４０に出力し、かつ、制御装置１６の演算装置１６ａを再起動させる。具体的には、指令出力部５３は、再起動信号出力端子５０ｄからローレベル（Ｌｏ）を出力する。また、再起動された制御装置１６の演算装置１６ａは、第二開指令を生成して開閉器駆動回路４０に出力する。一方、指令出力部５３は、異常判定部５２が制御装置１６の演算装置１６ａの異常を検出しないときには、再起動信号出力端子５０ｄからハイレベル（Ｈｉ）を出力する。このとき、演算装置１６ａは、制御プログラムに基づいて、開指令または閉指令を生成して開閉器駆動回路４０に出力する。
【００８６】
内部監視装置１６ｂは、外部監視装置５０と同様の制御ブロックを備えている。ただし、内部監視装置１６ｂの異常判定部が制御装置１６の演算装置１６ａの異常を検出し、かつ、外部監視装置５０によって制御装置１６の演算装置１６ａが再起動されていない場合には、内部監視装置１６ｂの指令出力部は、制御装置１６の演算装置１６ａを再起動させる。また、内部監視装置１６ｂの指令出力部は、内部監視装置１６ｂの異常判定部が制御装置１６の演算装置１６ａの異常を検出したときに、第三開指令を生成して開閉器駆動回路４０に出力する。具体的には、内部監視装置１６ｂの指令出力部は、制御装置１６の演算装置１６ａの異常が検出されると、第三開閉器制御端子１６ｈからローレベル（Ｌｏ）を出力する。
【００８７】
外部監視装置５０の異常判定部５２および内部監視装置１６ｂの異常判定部のうちの少なくとも一方が制御装置１６の演算装置１６ａの異常を検出したときには、開閉器駆動回路４０は、第一開指令、第二開指令および第三開指令のうちの少なくとも一の開指令を受信している間、複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開状態に保持して、発電装置である燃料電池１１と系統電源２０とを解列する。また、外部監視装置５０の異常判定部５２および内部監視装置１６ｂの異常判定部のいずれもが、制御装置１６の演算装置１６ａの異常を検出しないときには、開閉器駆動回路４０は、制御装置１６の演算装置１６ａから出力される開指令または閉指令に基づいて、複数の開閉器（第一解列リレー１５ａ，第二解列リレー１５ｂ）を開状態または閉状態に保持して、発電装置である燃料電池１１と系統電源２０とを解列または連係する。
【００８８】
ここで、図２に示すように、電路４５ａを介して送信される信号を矩形波信号ＳＧ１とする。また、電路４５ｂおよび電路４５ｃを介して送信される信号をリセット信号ＳＧ２とし、電路４５ｅを介して送信される信号をリセット信号ＳＧ３とする。さらに、電路４５ｄを介して送信される信号を開閉器制御信号ＳＧ４とする。また、電路４４ｃを介して送信される信号をゲート入力信号ＳＧ５ａとし、電路４４ｆを介して送信される信号をゲート入力信号ＳＧ５ｂとする。
【００８９】
図４に示すように、計時部５１は、所定時間（一定時間）が経過したか否かを判定する（ステップＳ１０）。所定時間が経過していない場合（Ｎｏの場合）、制御手順は、次のステップＳ１１に進む。そして、異常判定部５２は、制御装置１６（演算装置１６ａ）から受信する矩形波信号ＳＧ１の立上りエッジおよび立下がりエッジを１回ずつ検出したか否かを判定する（ステップＳ１１）。矩形波信号ＳＧ１の立上りエッジおよび立下がりエッジを１回ずつ検出した場合（Ｙｅｓの場合）、制御手順は、次のステップＳ１２に進む。
【００９０】
ステップＳ１２では、異常判定部５２は、矩形波信号ＳＧ１の周期が基準範囲内か否かを判定する。異常判定部５２は、例えば、矩形波信号ＳＧ１の立上りエッジの間隔（前回取得した立上りエッジから今回取得した立上りエッジまでの間隔）に基づいて、矩形波信号ＳＧ１の周期が基準範囲内（予め設定された周波数の範囲内）か否かを判定することができる。矩形波信号ＳＧ１の周期が基準範囲内の場合（Ｙｅｓの場合）、制御手順は、次のステップＳ１３に進む。
【００９１】
ステップＳ１３では、異常判定部５２は、矩形波信号ＳＧ１のデューティ比が基準範囲内か否かを判定する。異常判定部５２は、例えば、矩形波信号ＳＧ１の立上りエッジから立下がりエッジまでの間隔と、上述の矩形波信号ＳＧ１の立上りエッジの間隔とに基づいて、矩形波信号ＳＧ１のデューティ比が基準範囲内（予め設定されたデューティ比の範囲内）か否かを判定することができる。矩形波信号ＳＧ１のデューティ比が基準範囲内の場合（Ｙｅｓの場合）、制御手順は、次のステップＳ１４に進む。
【００９２】
ステップＳ１４では、異常判定部５２は、演算装置１６ａは正常であると判定する。そして、制御手順は、次のステップＳ１５に進む。ステップＳ１５では、指令出力部５３は、リセット信号ＳＧ２としてハイレベル（Ｈｉ）を出力する。つまり、指令出力部５３は、再起動信号出力端子５０ｄからハイレベル（Ｈｉ）を出力する。そして、制御手順は、次のステップＳ１６に進む。ステップＳ１６では、計時部５１は、計時値をクリアして、一旦、本ルーチンは終了する。なお、図４に示す制御は、ステップＳ１０に示す所定時間より短い周期で、繰り返し実行される。また、図４に示す制御は、プログラムとして外部監視装置５０の記憶装置であるＲＯＭに記憶されている。
【００９３】
ステップＳ１０でＹｅｓの場合（所定時間が経過した場合）、制御手順は、ステップＳ１７に進む。また、ステップＳ１２でＮｏの場合（矩形波信号ＳＧ１の周期が基準範囲外の場合）、制御手順は、ステップＳ１７に進む。さらに、ステップＳ１３でＮｏの場合（矩形波信号ＳＧ１のデューティ比が基準範囲外の場合）、制御手順は、ステップＳ１７に進む。ステップＳ１７では、異常判定部５２は、演算装置１６ａは異常であると判定する。そして、制御手順は、次のステップＳ１８に進む。ステップＳ１８では、指令出力部５３は、第一開指令を生成して、リセット信号ＳＧ２としてローレベル（Ｌｏ）を出力する。つまり、指令出力部５３は、再起動信号出力端子５０ｄからローレベル（Ｌｏ）を出力する。そして、制御手順は、既述のステップＳ１６に進む。
【００９４】
なお、ステップＳ１１でＮｏの場合（矩形波信号ＳＧ１の立上りエッジおよび立下がりエッジを１回ずつ検出していない場合）、制御手順は、ステップＳ１９に進む。ステップＳ１９では、計時部５１は、計時値の加算処理を行う。この場合、外部監視装置５０は、制御装置１６（演算装置１６ａ）から矩形波信号ＳＧ１の立上りエッジおよび立下がりエッジを受信中なので、計時部５１は、計時値に所定値（図４に示す制御手順が実行される周期に相当）を加算して、一旦、本ルーチンは終了する。以上のことは、内部監視装置１６ｂが演算装置１６ａの異常を検出する場合についても同様であり、リセット信号ＳＧ２をリセット信号ＳＧ３として読み替える。
【００９５】
図５において、曲線Ｌ１１は、矩形波信号ＳＧ１の経時変化の一例を示し、曲線Ｌ１２は、リセット信号ＳＧ２，ＳＧ３の経時変化の一例を示している。また、曲線Ｌ１３は、開閉器制御信号ＳＧ４の経時変化の一例を示し、曲線Ｌ１４は、ゲート入力信号ＳＧ５ａ，ＳＧ５ｂの経時変化の一例を示している。さらに、曲線Ｌ１５は、第一解列リレー１５ａ，第二解列リレー１５ｂの開状態または閉状態の経時変化の一例を示している。
【００９６】
時刻Ｔ１１〜Ｔ１３までの時間は、制御装置１６の演算装置１６ａは、正常に動作しているものとする。そして、演算装置１６ａによって生成された閉指令に基づいて、第一解列リレー１５ａおよび第二解列リレー１５ｂが閉状態に保持され、燃料電池１１と系統電源２０とが連係されているものとする。このとき、曲線Ｌ１１に示す矩形波信号ＳＧ１の周期は、時刻Ｔ１１〜Ｔ１３までの時間の逆数であり、矩形波信号ＳＧ１のデューティ比は、時刻Ｔ１１〜Ｔ１２までの時間と、時刻Ｔ１１〜Ｔ１３までの時間との比になる。
【００９７】
時刻Ｔ１１〜Ｔ１３までの時間は、制御装置１６の演算装置１６ａは、正常に動作しているので、リセット信号ＳＧ２は、ハイレベル（Ｈｉ）になっている。また、演算装置１６ａによって生成された閉指令によって、開閉器制御信号ＳＧ４は、ハイレベル（Ｈｉ）になっている。これらの信号により、ゲート入力信号ＳＧ５ａ，ＳＧ５ｂは、いずれもハイレベル（Ｈｉ）になり、第一解列リレー１５ａおよび第二解列リレー１５ｂは、閉状態になっている。
【００９８】
時刻Ｔ１３〜Ｔ１５までの時間において、外部監視装置５０は、制御装置１６（演算装置１６ａ）から矩形波信号ＳＧ１を受信しなかったとする。同図では、受信予定の矩形波信号ＳＧ１を破線で示している。外部監視装置５０の計時部５１は、時刻Ｔ１３から計時を開始して、時刻Ｔ１６において、所定時間（図４のステップＳ１０に示す所定時間に相当）が経過したと判定する。
【００９９】
このとき、外部監視装置５０の異常判定部５２は、演算装置１６ａは異常であると判定する（図４のステップＳ１７）。そして、外部監視装置５０の指令出力部５３は、第一開指令を生成して、リセット信号ＳＧ２をハイレベル（Ｈｉ）からローレベル（Ｌｏ）に変更する（図４のステップＳ１８）。これにより、ゲート入力信号ＳＧ５ａ，ＳＧ５ｂは、それぞれハイレベル（Ｈｉ）からローレベル（Ｌｏ）に変更され、第一解列リレー１５ａおよび第二解列リレー１５ｂは、閉状態から開状態に変更されて開状態が保持される。その結果、燃料電池１１と系統電源２０とが解列される。
【０１００】
時刻Ｔ１６において、リセット信号ＳＧ２がハイレベル（Ｈｉ）からローレベル（Ｌｏ）に変更されると、制御装置１６の演算装置１６ａは、再起動する。演算装置１６ａが再起動していない場合は、内部監視装置１６ｂが演算装置１６ａを再起動させる。これらによって、時刻Ｔ１７において、制御装置１６の演算装置１６ａが再起動したとする。再起動された制御装置１６の演算装置１６ａは、外部監視装置５０に対して、矩形波信号ＳＧ１の送信を再開する。また、再起動された制御装置１６の演算装置１６ａは、第二開指令を生成して開閉器駆動回路４０に出力する。これにより、開閉器制御信号ＳＧ４は、ハイレベル（Ｈｉ）からローレベル（Ｌｏ）に変更される。
【０１０１】
時刻Ｔ１７以降は、矩形波信号ＳＧ１の周期およびデューティ比は、基準範囲内であるので（図４のステップＳ１０〜Ｓ１３）、時刻Ｔ１８において、外部監視装置５０の異常判定部５２は、演算装置１６ａは正常であると判定する（図４のステップＳ１４）。そして、外部監視装置５０の指令出力部５３は、リセット信号ＳＧ２をローレベル（Ｌｏ）からハイレベル（Ｈｉ）に変更する（図４のステップＳ１５）。
【０１０２】
時刻Ｔ１８以降は、演算装置１６ａによって生成された閉指令に基づいて、第一解列リレー１５ａおよび第二解列リレー１５ｂを閉状態に保持することができ、燃料電池１１と系統電源２０とを連係することができる。また、時刻Ｔ１８以降は、演算装置１６ａによって生成された開指令に基づいて、第一解列リレー１５ａおよび第二解列リレー１５ｂを開状態に保持することができ、燃料電池１１と系統電源２０とを解列することができる。以上のことは、内部監視装置１６ｂが演算装置１６ａの異常を検出する場合についても同様であり、リセット信号ＳＧ２をリセット信号ＳＧ３として読み替える。
【０１０３】
本発明は、上記し且つ図面に示した実施形態のみに限定されるものではなく、要旨を逸脱しない範囲内で適宜変更して実施することができる。例えば、本発明は、発電装置と多相（例えば三相）の系統電源とを連係または解列する分散型電源の系統連系装置に適用することもできる。
【符号の説明】
【０１０４】
１０：分散型電源の系統連系装置、
１１：燃料電池（発電装置に相当）、１３：インバータ（電力変換器に相当）、
１５ａ：第一解列リレー（複数の開閉器に相当）、
１５ｂ：第二解列リレー（複数の開閉器に相当）、
１６：制御装置、１６ａ：演算装置、１６ｂ：内部監視装置、
２０：系統電源、２１，２２：複数の電路、
４０：開閉器駆動回路、
５０：外部監視装置。
【図１】
0006357920.tif 000002
【図２】
0006357920.tif 000003
【図３】
0006357920.tif 000004
【図４】
0006357920.tif 000005
【図５】
0006357920.tif 000006