(57)【特許請求の範囲】
【請求項１】
交流電源に電気的に接続され、自励消弧型のスイッチング素子を含む自励式変換器と、
前記交流電源の電圧を検出する電圧検出器と、
前記交流電源と前記自励式変換器との間に流れる電流を検出する電流検出器と、
前記電圧検出器によって検出された電圧から前記自励式変換器の電圧位相基準を演算する電圧位相基準演算部と、
前記電流検出器によって検出された電流および前記電圧位相基準に基づいて、前記スイッチング素子をスイッチングさせることにより、前記交流電源と前記自励式変換器との間に流れる電流を制御するように構成された変換器制御部とを備え、
前記電圧位相基準演算部は、
前記電圧検出器によって検出された電圧から前記交流電源の電圧位相を検出するＰＬＬ回路と、
前記ＰＬＬ回路によって検出された前記交流電源の電圧位相に、前記ＰＬＬ回路に入力される前記電圧検出器によって検出された電圧の位相と、前記ＰＬＬ回路から出力される前記交流電源の電圧位相との間の位相差を加算することにより、前記電圧位相基準を演算する加算部とを含む、自励式電力変換装置。
【請求項２】
前記ＰＬＬ回路は、
前記ＰＬＬ回路から出力される前記交流電源の電圧位相を用いた座標変換によって、前記電圧検出器によって検出された電圧を有効電圧および無効電圧に変換するとともに、前記有効電圧および前記無効電圧から前記位相差を検出するように構成された位相差検出部と、
前記位相差に基づくフィードバック演算を実行することにより、前記交流電源の電圧位相を演算するフィードバック演算部とを含み、
前記加算部は、前記フィードバック演算部により演算された前記交流電源の電圧位相に、前記位相差検出部により検出された前記位相差を加算する、請求項１に記載の自励式電力変換装置。
【請求項３】
前記変換器制御部は、
前記電圧位相基準を用いた座標変換によって、前記電流検出器によって検出された電流を、前記交流電源へ出力される有効電流成分および無効電流成分に変換する電流検出部と、
前記有効電流成分が有効電流指令値に一致するように有効電圧基準値を演算するとともに、前記無効電流成分が無効電流指令値に一致するように無効電圧基準値を演算する演算部と、
前記有効電圧基準値、前記無効電圧基準値および前記電圧位相基準に基づいて、前記交流電源へ出力される交流電圧基準値を演算する電圧基準値生成部と、
前記交流電圧基準値に基づいて、前記スイッチング素子をスイッチングさせるためのゲートパルス信号を生成するゲートパルス生成部とを含む、請求項１または２に記載の自励式電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、自励式電力変換装置に関し、特に、交流電源の電圧位相を検出するＰＬＬ（Phase  Locked  Loop）回路を備えた自励式電力変換装置に関する。
【背景技術】
【０００２】
交流電源に電気的に接続される自励式変換器の制御には、交流電源の電圧位相を検出するためにＰＬＬ回路が用いられる（たとえば、特開平１１−３５６０５０号公報（特許文献１）、特表２００５−５２４３７８号公報（特許文献２）および特表２０１２−５１０２５２号公報（特許文献３）参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３５６０５０号公報
【特許文献２】特表２００５−５２４３７８号公報
【特許文献３】特表２０１２−５１０２５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＰＬＬ回路は、一般的に、フィードバック・ループを用いて、出力信号の位相を入力信号の位相に同期させるための制御を実行する。自励式電力変換装置に用いられるＰＬＬ回路は、電圧検出器によって検出された交流電源の電圧を入力信号とし、この入力信号に位相が同期した信号を、交流電源の電圧位相の検出値として出力する。
【０００５】
しかしながら、交流電源の周波数変動が大きくなると、ＰＬＬ回路では、位相追従特性すなわち位相一致の精度、および応答速度が不十分となる状態が発生し得る。そのため、ＰＬＬ回路の位相検出誤差や動作遅れによる位相誤差が生じる可能性がある。この結果、ＰＬＬ回路の位相誤差が生じた状態で自励式変換器が制御されることによって制御が破綻してしまい、自励式変換器に許容される電流値以上の電流が流れるといった重故障に繋がる虞がある。
【０００６】
この発明は、上述の課題を解決するためになされたものであって、その目的は、交流電源の周波数変動に追従して安定して動作することが可能な自励式電力変換装置を提供することである。
【課題を解決するための手段】
【０００７】
この発明のある局面に係る自励式電力変換装置は、交流電源に電気的に接続され、自励消弧型のスイッチング素子を含む自励式変換器と、交流電源の電圧を検出する電圧検出器と、交流電源と自励式変換器との間に流れる電流を検出する電流検出器と、電圧検出器によって検出された電圧から自励式変換器の電圧位相基準を演算する電圧位相基準演算部と、電流検出器によって検出された電流および電圧位相基準に基づいて、スイッチング素子をスイッチングさせることにより、交流電源と自励式変換器との間に流れる電流を制御するように構成された変換器制御部とを備える。電圧位相基準演算部は、電圧検出器によって検出された電圧から交流電源の電圧位相を検出するＰＬＬ回路と、ＰＬＬ回路によって検出された交流電源の電圧位相に、ＰＬＬ回路に入力される電圧検出器によって検出された電圧の位相と、ＰＬＬ回路から出力される交流電源の電圧位相との間の位相差を加算することにより、電圧位相基準を演算する加算部とを含む。
【発明の効果】
【０００８】
この発明によれば、交流電源の周波数変動に追従して安定して動作することが可能な自励式電力変換装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態に従う自励式電力変換装置の全体構成図である。
【図２】図１に示した自励式変換器の構成例を示す回路図である。
【図３】図１に示した変換器制御部の構成を示すブロック図である。
【図４】図１に示したＰＬＬ回路の構成を示すブロック図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
【００１１】
（自励式電力変換装置の構成）
図１は、この発明の実施の形態に従う自励式電力変換装置の全体構成図である。本実施の形態では、本発明に従う自励式電力変換装置の一例として、電力系統に用いられる自励式無効電力補償装置を説明する。しかし、本発明に従う自励式電力変換装置は、交流電源に電気的に接続され、交流電源の位相に同期して動作するものであれば、自励式無効電力補償装置に限定されるものではない。
【００１２】
図１を参照して、自励式無効電力補償装置１００は、自励式変換器１と、変換器用変圧器２と、電流検出器４と、電圧検出器５，６と、制御装置１０と、直流コンデンサＣとを備える。
【００１３】
自励式変換器１は、ｕ相、ｖ相、ｗ相を有する電力系統３に電気的に接続される。自励式変換器１は、自己消弧型のスイッチング素子を含む。自励式変換器１は、直流コンデンサＣによって平滑化された電圧に基づいて電力系統３へ無効電力を出力する。変換器用変圧器２は、自励式変換器１から出力された電圧を変圧して電力系統３へ出力する。電力系統３は本発明における「交流電源」の一実施例に対応する。
【００１４】
図２は、図１に示した自励式変換器１の構成例を示す回路図である。
図２を参照して、自励式変換器１は、スイッチング素子Ｑ１〜Ｑ６と、ダイオードＤ１〜Ｄ６とを含む。スイッチング素子Ｑ１〜Ｑ６はたとえばＧＴＯ（Gate  Turn  Off  thyristor）であるが、自己消弧型のスイッチング素子であればこれに限定されるものではない。ダイオードＤ１〜Ｄ６は、スイッチング素子Ｑ１〜Ｑ６にそれぞれ逆並列に接続される。スイッチング素子Ｑ１〜Ｑ６には制御装置１０からゲートパルス信号が供給される。スイッチング素子Ｑ１〜Ｑ６はゲートパルス信号に応じてスイッチング動作を行なうことにより、直流コンデンサＣによって平滑化された電圧すなわち直流電圧を交流電圧に変換して電力系統３に供給する。
【００１５】
再び図１を参照して、電圧検出器５は、電力系統３の電圧（系統電圧）を検出する。系統電圧は、ｕ相の電圧Ｖｕ、ｖ相の電圧Ｖｖ、ｗ相の電圧Ｖｗからなる。電圧検出器５によって検出された系統電圧は、フィードバック電圧として制御装置１０に与えられる。
【００１６】
電流検出器４は、自励式変換器１の出力電流、すなわち電力系統３と自励式変換器１との間に流れる電流を検出する。電流検出器４によって検出された電流は、フィードバック電流として制御装置１０に与えられる。
【００１７】
電圧検出器６は、直流コンデンサＣの端子間電圧を検出する。電圧検出器６によって検出された直流コンデンサＣの電圧は制御装置１０に与えられる。
【００１８】
（制御装置の構成）
次に、制御装置１０の構成について説明する。制御装置１０は、電圧位相基準演算部２０と、変換器制御部３０とを含む。
【００１９】
電圧位相基準演算部２０は、電圧検出器５によって検出された系統電圧に基づいて、自励式変換器１の電圧位相基準θを演算する。電圧位相基準演算部２０は、電圧検出器５によって検出された系統電圧から電力系統３の電圧位相を検出するように構成されたＰＬＬ回路を含んでいる。電圧位相基準演算部２０の詳細な構成については後述する。
【００２０】
変換器制御部３０は、電圧位相基準演算部２０により演算された電圧位相基準θを用いて、自励式変換器１を構成するスイッチング素子Ｑ１〜Ｑ６（図２）のスイッチング動作を制御するためのゲートパルス信号を生成する。生成されたゲートパルス信号は自励式変換器１の各スイッチング素子に与えられる。変換器制御部３０は、電流検出器４によって検出された出力電流に基づいて自励式変換器１におけるスイッチング素子Ｑ１〜Ｑ６のスイッチング動作を制御することにより、自励式変換器１から電力系統３へ出力される電流を制御する。
【００２１】
（変換器制御部の構成）
最初に、変換器制御部３０の構成について説明する。図３は、図１に示した変換器制御部３０の構成を示すブロック図である。
【００２２】
図３を参照して、変換器制御部３０は、電流検出部３２と、減算器３４，３６と、ＰＩ演算部３８，４０と、電圧基準値生成部４２と、ゲートパルス生成部４４とを含む。
【００２３】
変換器制御部３０において、無効電流成分と有効電流成分とはそれぞれｄ軸、ｑ軸とする回転座標系（ｄｑ座標系）で制御される。ｄ軸は系統電圧に直交した成分となり、ｑ軸は系統電圧と同位相の成分となるように、系統電圧に基づき制御される。
【００２４】
電流検出部３２は、電流検出器４によって検出された自励式変換器１の出力電流に基づいて、自励式変換器１から電力系統３へ出力される有効電流Ｉｑおよび無効電流Ｉｄを検出する。具体的には、電流検出部３２は、電圧位相基準演算部２０から出力される電圧位相基準θを用いた座標変換（三相／二相変換）によって、電流検出器４によって検出されたｕ相電流Ｉｕ、ｖ相電流Ｉｖ、ｗ相電流Ｉｗを、有効電流Ｉｑおよび無効電流Ｉｄに変換する。
【００２５】
減算器３４は、無効電流指令値Ｉｄ＊および無効電流Ｉｄの検出値の差に従って電流偏差ΔＩｄ（ΔＩｄ＝Ｉｄ＊−Ｉｄ）を演算する。ＰＩ演算部３８は、比例積分（ＰＩ：Proportional  Integral）演算のために用いられる。ＰＩ演算部３８は、電流偏差ΔＩｄに基づいて、自励式変換器１に要求される無効電圧Ｖｄ＊（以下、無効電圧基準値Ｖｄ＊とも称する）を演算する。すなわち、減算器３４およびＰＩ演算部３８は、自励式変換器１から出力される交流電圧のうち、無効電流Ｉｄに関わる成分を制御する。
【００２６】
減算器３６は、有効電流指令値Ｉｑ＊および有効電流Ｉｑの検出値の差に従って電流偏差ΔＩｑ（ΔＩｑ＝Ｉｑ＊−Ｉｑ）を演算する。ＰＩ演算部４０は、比例積分演算のために用いられる。ＰＩ演算部４０は、電流偏差ΔＩｑに基づいて、自励式変換器１に要求される有効電圧Ｖｑ＊（以下、有効電圧基準値Ｖｑ＊とも称する）を演算する。すなわち、減算器３６およびＰＩ演算部４０は、自励式変換器１から出力される交流電圧のうち、有効電流Ｉｑに関わる成分を制御する。
【００２７】
電圧基準値生成部４２は、電圧位相基準演算部２０から出力される電圧位相基準θを用いた座標変換（二相／三相変換）によって、ＰＩ演算部３８により算出される無効電圧基準値Ｖｄ＊と、ＰＩ演算部４０により算出される有効電圧基準値Ｖｑ＊とを、自励式変換器１から出力される電圧である出力交流電圧基準値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に変換する。
【００２８】
ゲートパルス生成部４４は、例えばＰＷＭ（Pulse  Width  Modulation）制御によって、自励式変換器１が出力交流電圧基準値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に相当する電圧を出力するためのゲートパルス信号を生成する。ゲートパルス生成部４４は、生成したゲートパルス信号を、自励式変換器１を構成するスイッチング素子Ｑ１〜Ｑ６に供給する。
【００２９】
以上のように、変換器制御部３０は、電流検出部３２により検出された電流Ｉｄ，Ｉｑと、電流指令値Ｉｄ＊，Ｉｑ＊との偏差（電流偏差ΔＩｄ，ΔＩｑ）に応じて、自励式変換器１から出力される交流電圧の基準（出力交流電圧基準値）Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を演算する。出力交流電圧基準値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊は、減算器３４，３６およびＰＩ演算部３８，４０を制御器とする電流フィードバック制御系の出力として得られる。
【００３０】
（電圧位相基準演算部の構成）
上述した変換器制御部３０における電流フィードバック制御系に用いられる電力系統３の電圧位相基準θは、電圧位相基準演算部２０において、内蔵するＰＬＬ回路により検出される電力系統３の電圧位相に基づいて演算される。ＰＬＬ回路は、フィードバック・ループを有している。電圧検出器５によって検出され電力系統３の電圧をフィードバック・ループの入力信号とし、この入力信号に位相が同期した信号を、電力系統３の電圧位相の検出値としてフィードバックループから出力する。
【００３１】
しかしながら、電力系統３に事故があった場合、系統電圧の周波数が変動することがある。電力系統３の周波数変動が大きくなることによって、ＰＬＬ回路では、位相追従特性すなわち位相一致の精度、および応答速度が不十分となる状態が発生し得る。そのため、ＰＬＬ回路の位相検出誤差や動作遅れによる位相誤差が生じる可能性がある。この結果、自励式無効電力補償装置において、ＰＬＬ回路の位相誤差が生じた状態で電流フィードバック制御系が実行されることで制御系が破綻してしまい、自励式変換器１に許容される電流値以上の電流が流れるといった重故障に繋がる虞がある。
【００３２】
電力系統３の周波数変動への対策としては、ＰＬＬ回路におけるフィードバック・ループの応答速度を上げる手法がある。しかしながら、この手法では、ＰＬＬ回路の応答性が高まるが安定性が損なわれる可能性がある。その結果、自励式変換器１から電力系統３へ出力される電力が安定せず、電力系統３が不安定になる虞がある。
【００３３】
そこで、本実施の形態では、電流フィードバック制御系に用いられる電圧位相基準θについては、ＰＬＬ回路により検出される電圧位相に対して、ＰＬＬ回路の入力信号と出力信号との間の位相差Δθをフィードフォワード制御量として加算する。これにより、電力系統３の周波数変動に起因して電流フィードバック制御系が破綻することを防止する。
【００３４】
以下、図４を用いて、電圧位相基準演算部２０の構成について説明する。
図４は、図１に示した電圧位相基準演算部２０の構成を示すブロック図である。
【００３５】
図４を参照して、電圧位相基準演算部２０は、ＰＬＬ回路２５および加算部６０を含んで構成される。ＰＬＬ回路２５は、座標変換部５０と、位相差検出部５２と、ＰＩ演算部５４と、ω演算部（角周波数演算部）５６と、積分回路５８とを含む。座標変換部５０、位相差検出部５２、ＰＩ演算部５４、ω演算部５６および積分回路５８は、フィードバック・ループを形成する。このうちのＰＩ演算部５４、ω演算部５６および積分回路５８は、本発明における「フィードバック演算部」を構成する。
【００３６】
以下の説明では、ＰＬＬ回路２５のフィードバック・ループにより検出される電力系統３の電圧位相をθｆｂと表記する。これに対して、変換器制御部３０における電圧位相基準をθと表記する。すなわち、電圧位相θｆｂはフィードバック制御量に相当し、フィードバック・ループの入力信号と出力信号との間の位相差Δθがフィードフォワード制御量に相当する。そして、電圧位相θｆｂと位相差Δθとを加算したものが、変換器制御部３０における電圧位相基準θとなる。
【００３７】
座標変換部５０は、積分回路５８から送られてきた電圧位相θｆｂを用いた座標変換（三相／二相変換）によって、電圧検出器５によって検出された系統電圧（ｕ相電圧Ｖｕ、ｖ相電圧Ｖｖ、ｗ相電圧Ｖｗ）を、有効電圧Ｖｑおよび無効電圧Ｖｄに変換する。
【００３８】
位相差検出部５２は、有効電圧Ｖｑおよび無効電圧Ｖｄに基づいて位相差Δθを演算する。具体的には、系統電圧の三相二相変換を行なうと、電圧位相θｆｂと系統電圧の位相とが一致している場合、すなわち位相差Δθが零となる場合には、有効電圧Ｖｑが系統電圧の大きさに比例し、無効電圧Ｖｄがほぼ零となる。これに対して、電圧位相θｆｂと系統電圧の位相とが一致していない場合、すなわち位相差Δθが零でない場合には、無効電圧Ｖｄが零とならない。位相差検出部５２は、有効電圧Ｖｑと無効電圧Ｖｄとに基づいてｔａｎΔθを求める（ｔａｎΔθ＝Ｖｄ／Ｖｑ）。そして、位相差検出部５２は、ｔａｎΔθから位相差Δθを演算する（Δθ＝ｔａｎ−１（ｔａｎΔθ）＝ｔａｎ−１（Ｖｄ／Ｖｑ））。
【００３９】
ＰＩ演算部５４は、比例積分演算により、位相差Δθを零とするための制御量を演算する。ω演算部５６は、ＰＩ演算部５４により演算された制御量に基づいて、自励式変換器１から出力されるべき出力電圧の角周波数の基準値ωを演算する。
【００４０】
積分回路５８は、角周波数の基準値ωを積分することにより、フィードバック制御量である電圧位相θｆｂを演算する。積分回路５８は、電圧位相θｆｂを座標変換部５０に出力する。
【００４１】
ここで、図４に示されるように、積分回路５８により演算された電圧位相θｆｂは、加算部６０にも入力される。加算部６０は、電圧位相θｆｂと位相差Δθとを加算することによって電圧位相基準θを演算する。電圧位相基準θは変換器制御部３０に与えられる。
【００４２】
図４に示されるフィードバック・ループでは、ＰＩ演算部５４によって位相差Δθを零とするための制御量が演算される。電力系統３が三相平衡である場合には、位相差Δθが小さくなるため、位相差Δθは比較的短時間で零に達する。一方、電力系統３の周波数変動が生じたときには、位相差Δθが増大するため、位相差Δθが零に達するまでの処理に時間がかかってしまう。したがって、ＰＬＬ回路２５により検出された電圧位相θｆｂを変換器制御部３０における電圧位相基準θとして用いることとした場合、位相差Δθが零に達するまでの時間において、電圧位相基準θが位相差Δθを含んだ状態で自励式変換器１から電力系統３へ出力される電流が制御されることになる。
【００４３】
これに対して、本実施の形態に従う自励式電力変換装置によれば、電圧位相基準演算部２０は、変換器制御部３０に出力する電圧位相基準θを、ＰＬＬ回路２５によって検出された電圧位相θｆｂに、ＰＬＬ回路２５のフィードバック・ループにで検出された位相差Δθを加算することによって生成する。これにより、電圧位相基準θを系統電圧の位相の変動に追従させることができる。この結果、電力系統３の周波数変動に追従した電圧位相基準θに基づいた電流フィードバック制御系が形成されるため、電流フィードバック制御系の破綻による重故障を未然に防止することができる。
【００４４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４５】
１  自励式変換器、２  変換器用変圧器、４，６  電圧検出器、５  電流検出器、１０  制御部、２０  電圧位相基準演算部、２５  ＰＬＬ回路、３０  変換器制御部、３２  電流検出部、３４，３６  減算器、３８，４０  ＰＩ演算部、４２  電圧基準値生成部、４４  ゲートパルス生成部、５０  座標変換部、５２  位相差検出部、５４  ＰＩ演算部、５６  ω演算部、５８  積分回路、６０  加算部、１００  自励式電力変換装置、Ｃ  直流コンデンサ、Ｑ１〜Ｑ６  スイッチング素子、Ｄ１〜Ｄ６  ダイオード。
【図１】
0006392708.tif 000002
【図２】
0006392708.tif 000003
【図３】
0006392708.tif 000004
【図４】
0006392708.tif 000005