(57)【特許請求の範囲】
【請求項１】
第１導電型または第２導電型の半導体基板と、
前記半導体基板の一方の側に設けられた第１導電型または第２導電型の非晶質シリコン膜と、
前記非晶質シリコン膜に接する電極層と、を備え、
前記電極層は、銀と、チタンとを含み、
チタン含有量は、０．７１％以上５％未満であり、
チタン含有量は、銀とチタンとを含む電極層中の銀の原子数とチタンの原子数との総和に対するチタンの原子数の比率である、光電変換素子。
【請求項２】
前記電極層は、単層である、請求項１に記載の光電変換素子。
【請求項３】
前記電極層は、前記銀と前記チタンの合金を含む、請求項１または請求項２に記載の光電変換素子。
【請求項４】
前記非晶質シリコン膜は、互いに分離された、第１導電型非晶質シリコン膜と第２導電型非晶質シリコン膜とを含み、
前記電極層は、前記第１導電型非晶質シリコン膜上の第１電極層と、前記第２導電型非晶質シリコン膜上の第２電極層とを含む、請求項１〜請求項３のいずれか１項に記載の光電変換素子。
【請求項５】
前記半導体基板と前記第１導電型非晶質シリコン膜との間に第１のｉ型非晶質シリコン膜をさらに備える、請求項４に記載の光電変換素子。
【請求項６】
前記半導体基板と前記第２導電型非晶質シリコン膜との間に第２のｉ型非晶質シリコン膜をさらに備える、請求項４または請求項５に記載の光電変換素子。
【請求項７】
第１導電型または第２導電型の半導体基板の一方の側に第１導電型または第２導電型の非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜に接する電極層を形成する工程とを含み、
前記電極層は、銀とチタンとを含み、
チタン含有量は、０．７１％以上５％未満であり、
チタン含有量は、銀とチタンとを含む電極層中の銀の原子数とチタンの原子数との総和に対するチタンの原子数の比率である、光電変換素子の製造方法。
【請求項８】
前記電極層を形成する工程は、オンチップ法、１元スパッタ法、２元スパッタ法および蒸着法からなる群から選択された少なくとも１つの方法により前記電極層を形成する工程を含む、請求項７に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子および光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。なかでも、現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と受光面の反対側である裏面とにそれぞれ電極が配置された構造のものである。
【０００３】
たとえば、特許文献１には、樹脂接着剤を用いて高い信頼性で接続し得る太陽電池を提供することを目的として、光電変換部の表面上に設置した集電電極の表面に複数の突起部を形成し、集電電極の表面粗さ（Ｒａ）を０．１μｍ〜０．６μｍとした太陽電池が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１１／１１８６８８号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
受光面に電極が配置された太陽電池においては、受光面の電極により太陽光が反射および吸収することから、電極の面積分だけ入射する太陽光の量が減少する。そのため、近年では、裏面のみに電極を配置した太陽電池の開発も進められている。
【０００６】
しかしながら、裏面のみに電極を配置した太陽電池においては、従来では受光面に配置されていた電極も裏面に配置する必要があることから、裏面に配置される電極が微細となることがある。そのため、太陽電池の裏面のみに電極を配置する場合には、特許文献１のように、裏面に配置される微細な電極の表面に複数の突起部を形成するとともに、その表面粗さを（Ｒａ）を０．１μｍ〜０．６μｍの範囲内に制御することには技術的に困難である場合がある。
【課題を解決するための手段】
【０００７】
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた第１導電型または第２導電型の非晶質シリコン膜と、非晶質シリコン膜に接する電極層とを備え、電極層は銀とチタンとを含み、チタン含有量は、０．７１％以上５％未満である光電変換素子である。
【０００８】
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型または第２導電型の非晶質シリコン膜を形成する工程と、非晶質シリコン膜に接する電極層を形成する工程とを含み、電極層は銀とチタンとを含み、チタン含有量は、０．７１％以上５％未満である光電変換素子の製造方法である。
【発明の効果】
【０００９】
ここで開示された実施形態によれば、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。
【図２】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図３】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図４】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図５】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図６】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図７】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図８】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図９】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図１０】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図１１】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図１２】実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の工程の一部について図解する模式的な断面図である。
【図１３】オンチップ法に用いられるターゲットの一例の模式的な断面図である。
【図１４】２元スパッタ法に用いられるターゲットの一例の模式的な断面図である。
【図１５】１元スパッタ法に用いられるターゲットの一例の模式的な断面図である。
【発明を実施するための形態】
【００１１】
以下、ここで開示される実施形態の光電変換素子の一例としての実施形態１〜４のヘテロ接合型バックコンタクトセルについて説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１２】
［実施形態１］
＜ヘテロ接合型バックコンタクトセルの構造＞
図１に、実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施形態１のヘテロ接合型バックコンタクトセルは、半導体基板１と、半導体基板１の一方の主面である裏面上の第１のｉ型非晶質半導体膜２と第２のｉ型非晶質半導体膜４とを備えている。本実施形態において、半導体基板１はｎ型単結晶シリコン基板であり、第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４は、それぞれ、ｉ型非晶質シリコン膜である。
【００１３】
第１のｉ型非晶質半導体膜２上には第１導電型非晶質半導体膜３が配置されており、第２のｉ型非晶質半導体膜４上には第２導電型非晶質半導体膜５が配置されている。本実施形態において、第１導電型非晶質半導体膜３はｐ型非晶質シリコン膜であり、第２導電型非晶質半導体膜５はｎ型非晶質シリコン膜である。
【００１４】
第１導電型非晶質半導体膜３上には、第１導電型非晶質半導体膜３に接するように、第１電極層１１が配置されている。また、第２導電型非晶質半導体膜５上には、第２導電型非晶質半導体膜５に接するように、第２電極層１２が配置されている。なお、本実施形態において、第１電極層１１および第２電極層１２は銀（Ａｇ）とチタン（Ｔｉ）とを含んでいる。
【００１５】
半導体基板１の他方の主面である受光面には凹凸構造１ａが設けられている。半導体基板１の受光面の凹凸構造１ａ上には、第３のｉ型非晶質半導体膜６、第２導電型非晶質半導体膜７、第１の誘電体膜８および第２の誘電体膜９がこの順序で積層されている。本実施形態において、第３のｉ型非晶質半導体膜６はｉ型非晶質シリコン膜であり、第２導電型非晶質半導体膜７はｎ型非晶質シリコン膜である。また、本実施形態において、第１の誘電体膜８および第２の誘電体膜９は、それぞれ、窒化シリコン膜である。
【００１６】
半導体基板１の裏面は部分的に窪み２２を有しており、半導体基板１の裏面の窪み２２を覆うようにして第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体が設けられている。また、半導体基板１の裏面の窪み２２以外の箇所を第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体が覆っている。
【００１７】
第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体の両端部は、それぞれ、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体の端部を覆っている。そのため、第１導電型非晶質半導体膜３と第２導電型非晶質半導体膜５との間には第２のｉ型非晶質半導体膜４の端部が位置しており、第２のｉ型非晶質半導体膜４の両端部は、それぞれ、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５の双方と接している。これにより、第１導電型非晶質半導体膜３と第２導電型非晶質半導体膜５とは第２のｉ型非晶質半導体膜４によって互いに分離されている。
【００１８】
なお、本実施形態において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。すなわち、本実施形態において「ｎ型」はｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味し、「ｐ型」はｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。
【００１９】
また、本実施形態において「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素等で終端されたものも含まれるものとする。
【００２０】
＜ヘテロ接合型バックコンタクトセルの製造方法＞
以下、図２〜図１２の模式的断面図を参照して、実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、半導体基板１の受光面に凹凸構造１ａを形成する。
【００２１】
ここで、半導体基板１の受光面の凹凸構造１ａは、たとえば、半導体基板１の裏面の全面にテクスチャマスクを形成した後に、半導体基板１の受光面をテクスチャエッチングすることにより形成することができる。テクスチャマスクとしては、たとえば、窒化シリコンまたは酸化シリコンを用いることができる。また、テクスチャエッチングに用いられるエッチャントとしては、たとえば、シリコンを溶解可能なアルカリ溶液を用いることができる。
【００２２】
次に、図３に示すように、半導体基板１の受光面の凹凸構造１ａ上に、第３のｉ型非晶質半導体膜６、第２導電型非晶質半導体膜７、第１の誘電体膜８および第２の誘電体膜９をこの順に形成する。ここで、第３のｉ型非晶質半導体膜６、第２導電型非晶質半導体膜７、第１の誘電体膜８および第２の誘電体膜９は、それぞれ、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法により積層することができる。
【００２３】
次に、図４に示すように、半導体基板１の裏面の全面に第１のｉ型非晶質半導体膜２を形成する。第１のｉ型非晶質半導体膜２の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００２４】
次に、図５に示すように、半導体基板１の裏面の第１のｉ型非晶質半導体膜２上に第１導電型非晶質半導体膜３を形成する。第１導電型非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００２５】
次に、図６に示すように、第１導電型非晶質半導体膜３上に、半導体基板１を厚さ方向にエッチングする箇所に開口部を有するフォトレジスト等のエッチングマスク２１を形成する。
【００２６】
次に、図７に示すように、エッチングマスク２１をマスクとして、半導体基板１の裏面をエッチングする。これにより、半導体基板１の裏面に窪み２２を形成し、半導体基板１の一部を露出させる。なお、窪み２２の形成後にはエッチングマスク２１は、半導体基板１の裏面から完全に除去される。
【００２７】
次に、図８に示すように、半導体基板１の窪み２２および第１導電型非晶質半導体膜３を覆うようにして第２のｉ型非晶質半導体膜４を形成する。第２のｉ型非晶質半導体膜４の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００２８】
次に、図９に示すように、第２のｉ型非晶質半導体膜４上に第２導電型非晶質半導体膜５を形成する。第２導電型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００２９】
次に、図１０に示すように、半導体基板１の裏面上の第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体を残す部分にのみフォトレジスト等のエッチングマスク２３を形成する。
【００３０】
次に、エッチングマスク２３をマスクとして、第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体の一部を厚さ方向にウエットエッチングすることによって、図１１に示すように、第１導電型非晶質半導体膜３の一部を露出させる。その後、図１２に示すように、エッチングマスク２３を完全に除去する。
【００３１】
次に、図１に示すように、第１導電型非晶質半導体膜３に接するように第１電極層１１を形成し、第２導電型非晶質半導体膜５に接するように第２電極層１２を形成する。ここで、実施形態１においては、第１電極層１１および第２電極層１２をオンチップ法と呼ばれるスパッタリング法により形成することを特徴としている。
【００３２】
オンチップ法は、たとえば図１３の模式的断面図に示すように、ＡｇまたはＡｇ以外の平板状のＡｇターゲット３１上にチップ状のＴｉターゲット３２を設置したものをターゲットとしてスパッタリングを行う方法である。オンチップ法は、平板状のＡｇターゲット３１上に設置するチップ状のＴｉターゲット３２の個数を変更することによって、電極層中のＡｇに対するＴｉの含有比率を容易に調節することができる点で好ましい。
【００３３】
以上により、図１に示す構成の実施形態１のヘテロ接合型バックコンタクトセルが完成する。
【００３４】
＜課題解決のメカニズム＞
本発明者が鋭意検討した結果、非晶質シリコン膜上に設置する電極層として、ＡｇとＴｉとを含む電極層、特にＡｇとＴｉとの合金層の単層を設置した場合には、Ａｇの単層からなる電極層を設置した場合と比較して、非晶質シリコン膜に対する電極層の密着性が大幅に向上し、非晶質シリコン膜からの電極層の剥離を大幅に抑制できることを見出した。これにより、実施形態１のヘテロ接合型バックコンタクトセルのように、半導体基板１の裏面のみに電極層を配置する場合にも、特許文献１のように電極層の表面に複数の突起部を形成し、電極層の表面の表面粗さを（Ｒａ）を０．１μｍ〜０．６μｍの範囲内に制御することなく、電極層の密着性を向上することができる。なお、本実施形態において、合金とは、２種以上の金属を混合した金属材料、または２種以上の金属を混合した金属材料に少量の非金属が添加されているが、金属的性質を多分に有する材料を意味する。
【００３５】
また、ＡｇとＴｉとを含む電極層中のＡｇの原子数とＴｉの原子数との総和に対するＴｉの原子数の比率（以下、「Ｔｉ含有率」という。）は０％よりも大きければよいが、０．７１％以上であることが好ましく、１．７２％以上であることがより好ましい。この場合には、ｐ型またはｎ型の非晶質シリコン膜に対する電極層の密着性がより向上する傾向にある。なお、Ｔｉ含有率は、以下の式（Ｉ）で求めることができる。
【００３６】
Ｔｉ含有率［％］＝１００×（電極層中のＴｉの原子数）／｛（電極層中のＡｇの原子数）＋（電極層中のＴｉの原子数）｝  …（Ｉ）
【００３７】
なお、電極層中のＡｇの原子数およびＴｉの原子数は、それぞれ、蛍光Ｘ線分析法（以下、「ＸＲＦ法」という。）により測定することができる。また、Ｔｉ含有率の上限は、たとえば５％とすることができる。
【００３８】
＜変形例＞
上記においては、第１電極層１１および第２電極層１２の双方にＡｇとＴｉとを含む電極層を適用する場合について説明したが、第１電極層１１または第２電極層１２のいずれか一方のみにＡｇとＴｉとを含む電極層を適用してもよい。
【００３９】
上記においては、半導体基板１の導電型がｎ型である場合について説明したが、半導体基板１の導電型はｐ型であってもよい。
【００４０】
上記においては、第１導電型がｐ型であり、第２導電型がｎ型である場合について説明したが、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。
【００４１】
［実施形態２］
実施形態２のヘテロ接合型バックコンタクトセルは、第１電極層１１および第２電極層１２がそれぞれ２元スパッタ法により形成されていることを特徴としている。
【００４２】
２元スパッタ法は、たとえば図１４の模式的断面図に示すようなＡｇターゲット３１とＴｉターゲット３２との２種類のターゲットを用いてスパッタリングを行う方法である。
【００４３】
実施形態２における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
【００４４】
［実施形態３］
実施形態３のヘテロ接合型バックコンタクトセルは、第１電極層１１および第２電極層１２がそれぞれ蒸着法により形成されていることを特徴としている。
【００４５】
実施形態３における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
【００４６】
［実施形態４］
実施形態４のヘテロ接合型バックコンタクトセルは、第１電極層１１および第２電極層１２がそれぞれ１元スパッタ法により形成されていることを特徴としている。
【００４７】
１元スパッタ法は、たとえば図１５の模式的断面図に示すようなＡｇとＴｉとの合金からなるＡｇ−Ｔｉターゲット３３を用いてスパッタリングを行う方法である。
【００４８】
実施形態４における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
【実施例】
【００４９】
以下、本実施形態を実施例を用いて詳細に説明するが、本実施形態は実施例に限定されるものではない。
【００５０】
＜実施例１の電極層の作製＞
まず、ｎ型単結晶シリコン基板の一方の表面の全面にｉ型非晶質シリコン膜およびｐ型非晶質シリコン膜をプラズマＣＶＤ法により順次積層した後に、その一部を厚さ方向にエッチングすることにより、ｎ型単結晶シリコン基板の表面の一部を露出させた。
【００５１】
次に、ｉ型非晶質シリコン膜およびｐ型非晶質シリコン膜のエッチング後のｎ型単結晶シリコン基板の表面を覆うようにｉ型非晶質シリコン膜およびｎ型非晶質シリコン膜をプラズマＣＶＤ法により順次積層した後に、その一部を厚さ方向にエッチングすることにより、ｐ型非晶質シリコン膜の表面の一部を露出させた。
【００５２】
次に、ＡｇとＴｉとの合金からなるＡｇ−Ｔｉターゲットを用いた１元スパッタ法によって、ｐ型非晶質シリコン膜上およびｎ型非晶質シリコン膜上にそれぞれＡｇとＴｉとの合金層の単層の電極層を形成することによって、実施例１の電極層を作製した。
【００５３】
＜実施例２の電極層の作製＞
ＡｇとＴｉとの合金からなるＡｇ−ＴｉターゲットのＴｉの含有量を増大させたこと以外は実施例１と同様にして実施例２の電極層を作製した。
【００５４】
＜比較例の電極層の作製＞
Ａｇターゲットを用いた１元スパッタ法を用いてＡｇの単層の電極層を形成したこと以外は実施例１と同様にして比較例の電極層を作製した。
【００５５】
＜組成分析＞
実施例１、実施例２および比較例のそれぞれの電極層の組成をＸＲＦ法により分析した。その結果を表１に示す。なお、表１の構成原子の欄におけるＯ、ＡｌおよびＳｉは、それぞれ、酸素、アルミニウムおよび珪素を示す。
【００５６】
【表１】
0006362550.tif 000002
【００５７】
表１に示すように、実施例１の電極層のＴｉの含有量は１ｃｍ2当たり０．０００５ｍｇであって、Ａｇの含有量は１ｃｍ2当たり０．１５７５ｍｇであった。換算すると、実施例１の電極層のＴｉの原子数は１ｍ2当たり１．０４×１０-8個であり、Ａｇの原子数は１ｍ2当たり１．４６×１０-6個であった。そして、上記の式（Ｉ）からＴｉ含有率を算出した結果、実施例１の電極層のＴｉ含有率は０．７１％であった。
【００５８】
表１に示すように、実施例２の電極層のＴｉの含有量は１ｃｍ2当たり０．００１２ｍｇであって、Ａｇの含有量は１ｃｍ2当たり０．１５４９ｍｇであった。換算すると、実施例２の電極層のＴｉの原子数は１ｍ2当たり２．５０×１０-8個であり、Ａｇの原子数は１ｍ2当たり１．４４×１０-6個であった。そして、上記の式（Ｉ）からＴｉ含有率を算出した結果、実施例２の電極層のＴｉ含有率は１．７２％であった。
【００５９】
表１に示すように、比較例の電極層のＴｉの含有量は１ｃｍ2当たり０ｍｇであって、Ａｇの含有量は１ｃｍ2当たり０．１６８１ｍｇであった。換算すると、比較例の電極層のＴｉの原子数は１ｍ2当たり０個であり、Ａｇの原子数は１ｍ2当たり１．５６×１０-6個であった。そして、上記の式（Ｉ）からＴｉ含有率を算出した結果、比較例の電極層のＴｉ含有率は０％であった。
【００６０】
＜剥離試験＞
実施例１、実施例２および比較例のそれぞれの電極層に所定のテープ（テープ幅：２５ｍｍ）を貼り付けた後にその長手方向に１８０°折り返して引っ張り、ｐ型非晶質シリコン膜上の電極層およびｎ型非晶質シリコン膜上の電極層のそれぞれの剥離の有無を確認することによって電極層の密着性について評価した。その結果を表２に示す。ここで、テープの粘着力は１１Ｎ／２５ｍｍであって、引っ張り強度は１３０Ｎ／２５ｍｍであった。また、表２の密着性の欄における「Ａ」はｐ型非晶質シリコン膜上の電極層およびｎ型非晶質シリコン膜上の電極層のそれぞれが剥離しなかったことを示しており、「Ｂ」はｐ型非晶質シリコン膜上の電極層およびｎ型非晶質シリコン膜上の電極層のそれぞれが剥離したことを示している。
【００６１】
【表２】
0006362550.tif 000003
【００６２】
＜評価＞
表２に示す結果から明らかなように、実施例１および実施例２の電極層は、比較例の電極層と比べて、ｐ型非晶質シリコン膜に対する密着性およびｎ型非晶質シリコン膜に対する密着性がともに優れていることが確認された。また、上記と同様にして、電極層のｉ型非晶質シリコン膜に対する密着性を評価した結果、実施例１および実施例２の電極層は、比較例の電極層と比べて、ｉ型非晶質シリコン膜に対する密着性も優れていることが確認された。
【００６３】
［付記］
（１）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の一方の側に設けられた第１導電型または第２導電型の非晶質シリコン膜と、非晶質シリコン膜に接する電極層とを備え、電極層は銀とチタンとを含む光電変換素子である。この場合には、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【００６４】
（２）ここで開示された実施形態の光電変換素子において、電極層は単層であってもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【００６５】
（３）ここで開示された実施形態の光電変換素子において、電極層は、銀とチタンの合金を含むことが好ましい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【００６６】
（４）ここで開示された実施形態の光電変換素子において、銀の原子数とチタンの原子数との和に対するチタンの原子数の割合が０．７１％以上であることが好ましい。この場合には、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性がより向上する傾向にある。
【００６７】
（５）ここで開示された実施形態の光電変換素子において、銀の原子数とチタンの原子数との和に対するチタンの原子数の割合が１．７２％以上であることが好ましい。この場合には、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性がより向上する傾向にある。
【００６８】
（６）ここで開示された実施形態の光電変換素子において、非晶質シリコン膜は、互いに分離された、第１導電型非晶質シリコン膜と第２導電型非晶質シリコン膜とを含み、電極層は、第１導電型非晶質シリコン膜上の第１電極層と、第２導電型非晶質シリコン膜上の第２電極層とを含むことが好ましい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【００６９】
（７）ここで開示された実施形態の光電変換素子は、半導体基板と第１導電型非晶質シリコン膜との間に第１のｉ型非晶質シリコン膜をさらに備えていてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【００７０】
（８）ここで開示された実施形態の光電変換素子において、第１のｉ型非晶質シリコン膜は、半導体基板および第１導電型非晶質シリコン膜のそれぞれと接していてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【００７１】
（９）ここで開示された実施形態の光電変換素子は、半導体基板と第２導電型非晶質シリコン膜との間に第２のｉ型非晶質シリコン膜をさらに備えていてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【００７２】
（１０）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質シリコン膜は、半導体基板および第２導電型非晶質シリコン膜のそれぞれと接していてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【００７３】
（１１）ここで開示された実施形態の光電変換素子において、半導体基板はシリコンを含んでいてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる。
【００７４】
（１２）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の一方の側に第１導電型または第２導電型の非晶質シリコン膜を形成する工程と、非晶質シリコン膜に接する電極層を形成する工程とを含み、電極層は、銀とチタンとを含む光電変換素子の製造方法である。この場合には、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる光電変換素子を製造することができる。
【００７５】
（１３）ここで開示された実施形態の光電変換素子の製造方法において、電極層を形成する工程は、オンチップ法、１元スパッタ法、２元スパッタ法および蒸着法からなる群から選択された少なくとも１つの方法により電極層を形成する工程を含んでいてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる光電変換素子を製造することができる。
【００７６】
（１４）ここで開示された実施形態の光電変換素子の製造方法において、電極層は単層であってもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる光電変換素子を製造することができる。
【００７７】
（１５）ここで開示された実施形態の光電変換素子の製造方法において、電極層は、銀とチタンの合金を含むことが好ましい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性を向上することができる光電変換素子を製造することができる。
【００７８】
（１６）ここで開示された実施形態の光電変換素子の製造方法において、銀の原子数とチタンの原子数との和に対するチタンの原子数の割合が０．７１％以上であることが好ましい。この場合には、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性をより向上することができる光電変換素子を製造することができる。
【００７９】
（１７）ここで開示された実施形態の光電変換素子の製造方法において、銀の原子数とチタンの原子数との和に対するチタンの原子数の割合が１．７２％以上であることが好ましい。この場合には、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性をより向上することができる光電変換素子を製造することができる。
【００８０】
（１８）ここで開示された実施形態の光電変換素子の製造方法において、非晶質シリコン膜を形成する工程は、互いに分離された、第１導電型非晶質シリコン膜および第２導電型非晶質シリコン膜を形成する工程を含んでいてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性をより向上することができる光電変換素子を製造することができる。
【００８１】
（１９）ここで開示された実施形態の光電変換素子の製造方法において、非晶質シリコン膜を形成する工程は、半導体基板と第１導電型非晶質シリコン膜との間に第１のｉ型非晶質シリコン膜を形成する工程を含んでいてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性をより向上することができる光電変換素子を製造することができる。
【００８２】
（２０）ここで開示された実施形態の光電変換素子の製造方法において、非晶質シリコン膜を形成する工程は、半導体基板と第２導電型非晶質シリコン膜との間に第２のｉ型非晶質シリコン膜を形成する工程を含んでいてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性をより向上することができる光電変換素子を製造することができる。
【００８３】
（２１）ここで開示された実施形態の光電変換素子の製造方法において、電極層を形成する工程は、第１導電型非晶質シリコン膜上に第１電極層を形成する工程を含んでいてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性をより向上することができる光電変換素子を製造することができる。
【００８４】
（２２）ここで開示された実施形態の光電変換素子の製造方法において、電極層を形成する工程は、第２導電型非晶質シリコン膜上に第２電極層を形成する工程を含んでいてもよい。この場合にも、半導体基板の裏面のみに電極層を配置する場合にも容易に電極層の密着性をより向上することができる光電変換素子を製造することができる。
【００８５】
以上のように実施形態および実施例について説明を行なったが、上述の各実施形態および実施例の構成を適宜組み合わせることも当初から予定している。
【００８６】
今回開示された実施形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８７】
ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、好適には太陽電池および太陽電池の製造方法に利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルの製造方法に利用できる可能性がある。
【符号の説明】
【００８８】
１  半導体基板、１ａ  凹凸構造、２  第１のｉ型非晶質半導体膜、３  第１導電型非晶質半導体膜、４  第２のｉ型非晶質半導体膜、５  第２導電型非晶質半導体膜、６  第３のｉ型非晶質半導体膜、７  第２導電型非晶質半導体膜、８  第１の誘電体膜、９  第２の誘電体膜、１１  第１電極層、１２  第２電極層、２１  エッチングマスク、２２  窪み、２３  エッチングマスク、３１  Ａｇターゲット、３２  Ｔｉターゲット、３３  Ａｇ−Ｔｉターゲット。
【図１】
0006362550.tif 000004
【図２】
0006362550.tif 000005
【図３】
0006362550.tif 000006
【図４】
0006362550.tif 000007
【図５】
0006362550.tif 000008
【図６】
0006362550.tif 000009
【図７】
0006362550.tif 000010
【図８】
0006362550.tif 000011
【図９】
0006362550.tif 000012
【図１０】
0006362550.tif 000013
【図１１】
0006362550.tif 000014
【図１２】
0006362550.tif 000015
【図１３】
0006362550.tif 000016
【図１４】
0006362550.tif 000017
【図１５】
0006362550.tif 000018