(57)【特許請求の範囲】
【請求項１】
外部環境に応じて異なる電圧値を出力する測定電圧発生部（１０）と、
入力された電圧値に比例する周期のパルスを発生させるパルス発生部（３０）と、
前記パルス発生部（３０）の出力を分周する分周部（４０）と、
前記分周部４０の出力パルスの長さをクロック単位で測定するカウンター部（５０）と、を含み、
前記分周部（４０）によって分周された後は、パルスの周期が所定倍に増加し、
前記分周部（４０）の出力パルスから、パルス発生部（３０）の出力のパルス幅以外のクロック遅延時間を含む遅延成分について、該遅延成分が所定倍された成分を除去する回路をさらに含むことを特徴とする、センサ装置。
【請求項２】
前記測定電圧発生部（１０）の出力電圧値をサンプリングし、保持するＳ／Ｈ部（２０）をさらに含むことを特徴とする、請求項１に記載のセンサ装置。
【請求項３】
２個以上のＳ／Ｈ部（２０）と、パルス発生部（３０）と、分周部（４０）と、カウンター部（５０）と、を含み、
前記測定電圧発生部（１０）は２個以上のＳ／Ｈ部（２０）に連結され、それぞれのＳ／Ｈ部（２０）の出力電圧は互いに異なるパルス発生部（３０）、分周部（４０）、カウンター部（５０）に連結され、電圧測定の並列処理が可能であることを特徴とする、請求項２に記載のセンサ装置。
【請求項４】
前記分周部（４０）は、２ｎ分周部（ｄｉｖｉｄｅｒ）であることを特徴とする、請求項１に記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ装置及びセンシング方法に関し、より詳細には、小型、高分解能のＡＤＣを含むセンサ装置及びセンシング方法に関する。
【背景技術】
【０００２】
様々な技術分野において様々なセンサ装置が使用されているが、センサ測定値をデジタル信号に変換するためにはＡＤＣ（analog‐digital converter：Ａ／Ｄコンバータ）が必要となる。
【０００３】
従来のＡＤＣ技術の一つであるパルス幅変換技術（パルス幅変換器を利用した方法）は、様々な利点があるが、チップに具現する際にパルス幅を大きくすることができず、分解能を高めることが困難である。すなわち、小型のチップに具現するためにはキャパシタの値が小さくなるが、パルス幅を大きくするために電流の充電される電流の大きさを過剰に小さくするとノイズに敏感になるため、電流の値を所定の値以下に小さくすることもできない。したがって、パルス幅を所定の値以上に増加させることができず、分解能も高めることが困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国公開特許公報２００１‐０１０１４６４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上述の問題点を解決するために導き出されたものであり、本発明の目的は、パルス幅変換技術を利用するＡＤＣを含むセンサ装置及びセンシング方法において、小型の装置でも高い分解能を有するようにすることにある。
【課題を解決するための手段】
【０００６】
本発明のセンサ装置は、外部環境に応じて異なる電圧値を出力する測定電圧発生部１０と、入力された電圧値に比例する周期のパルスを発生させるパルス発生部３０と、前記パルス発生部３０の出力を分周する分周部４０と、前記分周部４０の出力パルスの長さをクロック単位で測定するカウンター部５０と、を含むことを特徴とする。
【０００７】
前記センサ装置は、前記測定電圧発生部１０の出力電圧値をサンプリングし、保持するＳ／Ｈ部２０をさらに含むことを特徴とする。
【０００８】
前記センサ装置は、２個以上のＳ／Ｈ部２０と、パルス発生部３０と、分周部４０と、カウンター部５０と、を含み、前記測定電圧発生部１０は２個以上のＳ／Ｈ部２０に連結され、それぞれのＳ／Ｈ部２０の出力電圧は互いに異なるパルス発生部３０、分周部４０、カウンター部５０に連結され、電圧測定の並列処理を可能にすることができる。
【０００９】
前記パルス発生部３０は、キャパシタと、電流源と、スイッチと、比較器と、を含むことができる。
【００１０】
前記センサ装置は、分周部４０の出力パルスからパルス発生部３０の出力のパルス幅以外の成分を除去する回路をさらに含むことができる。
【００１１】
前記分周部４０は、２n分周部（divider）であることができる。
【００１２】
本発明のセンシング方法は、測定電圧発生部１０と、パルス発生部３０と、分周部４０と、カウンター部５０と、を含むセンサ装置を利用するセンシング方法であって、外部環境に応じて測定電圧発生部１０が異なる電圧値を出力する第１段階と、パルス発生部３０が、入力された電圧値に比例する周期のパルスを発生させる第３段階と、分周部４０が、パルス発生部３０の出力を分周する第４段階と、カウンター部５０が、分周部４０の出力パルスの長さをクロック単位で測定する第５段階と、を含むことを特徴とする。
【００１３】
前記センシング方法は、第１段階と第３段階との間に、Ｓ／Ｈ部２０が、測定電圧発生部１０の出力電圧の特定の瞬間の電圧値を格納した後、出力する第２段階をさらに含むことができる。
【００１４】
前記第４段階は、パルス発生部３０の出力を２倍ずつ分周する過程をｎ回（ｎは、整数）繰り返すことを特徴とすることができる。
【発明の効果】
【００１５】
本発明によれば、パルス幅変換技術を利用するＡＤＣを含むセンサ装置は、小型の装置でありながらも高い分解能を有することにより、非常に小さい値の変化も測定することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るセンサ装置の概念図である。
【図２】Ｓ／Ｈ部の構成図である。
【図３】パルス発生部の実施例の構成図である。
【図４】分周部の実施例の構成図である。
【図５】図３と図４の回路における電圧グラフである。
【図６】図３と図４の変形実施例である。
【図７】図６の回路における電圧グラフである。
【図８】測定電圧発生部の出力電圧の例である。
【図９】並列高速変換回路の例である。
【発明を実施するための形態】
【００１７】
本発明は、様々な変更を加えることができ、様々な実施例を有することができるところ、特定の実施例を図面に例示し、詳細な説明に詳細に説明する。しかし、これは、本発明を特定の実施形態に対して限定するためではなく、本発明の思想及び技術範囲に含まれるすべての変換、均等物乃至代替物を含むものと理解すべきである。本発明を説明するにあたり、関連の公知技術に関する具体的な説明が本発明の要旨を不明にしうると判断した場合には、その詳細な説明を省略する。
【００１８】
本出願で使用している用語は、単に特定の実施例を説明するために使用されたものであって、本発明を限定するためのものではない。単数の表現は、文脈上、明らかに異なっていない限り、複数の表現を含む。
【００１９】
図１は本発明に係るセンサ装置の構成図である。
【００２０】
本発明に係るセンサ装置は、測定電圧発生部１０と、Ｓ／Ｈ部２０と、パルス発生部３０と、分周部４０と、カウンター部５０と、を含む。
【００２１】
測定電圧発生部１０は、外部環境に応じて異なる電圧値を出力する。
【００２２】
Ｓ／Ｈ部２０は、測定電圧発生部の出力電圧値をサンプリングし、保持する役割をする。
【００２３】
パルス発生部３０は、Ｓ／Ｈ部２０の出力電圧値に比例する周期のパルスを発生させる。
【００２４】
分周部４０は、パルス発生部３０の出力を分周する役割をする。
【００２５】
カウンター部５０は、分周部４０の出力パルスの長さをクロック単位で測定する。
【００２６】
この際、分周部４０の分周比を増加させるほど分解能が向上する。
【００２７】
測定電圧発生部１０は、様々な形態に具現されることができる。従来のセンサにおいて多く用いられる方式は、外部環境（温度、湿度など）に応じて抵抗が変化する素子やキャパシタンスが変化する素子を利用するものである。抵抗が変化する素子に所定の電流を流すと、外部環境に応じて電圧が変化する。外部環境に応じてキャパシタンスが変化する素子に所定の電流を流すと、外部環境に応じて電圧の増加速度が変化する。外部環境に応じてキャパシタンスが変化する素子に所定の電圧を加えると、外部環境に応じて電流の量が変化し、抵抗を介してこの電流を流すと、抵抗にかかる電圧の大きさが変化する。
【００２８】
外部環境に応じて出力電圧が変化するようにする技術は、従来、公知となっており、詳細な説明は省略する。
【００２９】
外部環境に応じて出力電圧を変化するように、素子の出力は非常に弱いことが一般的であるため、増幅器を使用してもよい。増幅器は、設計上の必要に応じて様々な種類の増幅器（例えば、電圧‐電圧増幅器、電流‐電圧増幅器、電圧‐電流増幅器など）から選択して使用することができる。当該増幅器は、外部環境による信号が小さいために使用するものであって、増幅器を使用しなくても相当大きい値を有する場合には増幅器を必要としない。
【００３０】
また、測定電圧発生部１０は、フィルター回路をさらに含んでもよく、外部環境による信号にノイズがない場合にはフィルター回路を必要としない。
【００３１】
従来のセンサにおいて測定電圧発生部１０は、外部環境（温度、湿度など）に応じて抵抗が変化する素子やキャパシタンスが変化する素子を利用することが一般的であるが、そのような素子を利用することなく、外部環境の測定電圧値を発生させることもできる。例えば、心電図を測定する場合、心電図電圧が得られる点に電極さえ連結すれば測定電圧発生部１０として動作することができる。このような場合、その信号が非常に小さいことがあるため、増幅器を含むことが好ましい。
【００３２】
図２はＳ／Ｈ部の構成図である。
【００３３】
Ｓ／Ｈ部２０は、入力電圧をサンプリングし、保持するサンプルアンドホールド（Sample & Hold）回路である。
【００３４】
Ｓ／Ｈ部２０のスイッチＳＷSHが閉じたときにはキャパシタンスＣSHの電圧が入力電圧Ｖｉｎと一致するが、Ｓ／Ｈ部２０のスイッチＳＷSHが開くと、キャパシタンスＣSHの電圧は、スイッチＳＷSHが開く瞬間の値に保持される。
【００３５】
このときの出力電圧は、周辺環境を測定した電圧値であるため、測定電圧（sensing voltage）という意味でその名称をＶｓｅｎとすることができる。
【００３６】
測定電圧発生部１０の出力にはノイズがある可能性があるため、フィルター回路を設けることが好ましい。
【００３７】
測定電圧発生部１０とＳ／Ｈ部２０との間にノイズを除去するフィルター回路を設けてもよく、Ｓ／Ｈ部２０とパルス発生部３０との間にノイズを除去するフィルター回路を設けてもよい。
【００３８】
本発明のセンサ装置において、Ｓ／Ｈ部２０の入力電圧が所定時間以上変化しない場合、Ｓ／Ｈ部２０を除去してもよい。
【００３９】
図３はパルス発生部の実施例の構成図である。
【００４０】
図３のパルス発生部は、キャパシタＣS1と、電流源ＩS1と、スイッチＳＷ1と、比較器ｃｏｍｐ１と、ＮＡＮＤゲート（ＮＡＮＤ  ｇａｔｅ）と、を含む。
【００４１】
比較器（comparator）ｃｏｍｐ１は、ＯＰアンプに具現することができる。
【００４２】
キャパシタＣS1の一端は接地されており、他端は電流源ＩS1に連結されている。スイッチＳＷ1は、キャパシタＣS1に並列に連結されている。比較器ｃｏｍｐ１の＋入力はＶｓｅｎ（Ｓ／Ｈ部の出力電圧）に連結され、比較器ｃｏｍｐ１の−入力はキャパシタＣS1と電流源ＩS1の連結点に連結される。
【００４３】
比較器ｃｏｍｐ１の出力とＳｔａｒｔ信号がＮＡＮＤゲート（ＮＡＮＤ  ｇａｔｅ）の入力となり、ＮＡＮＤゲートの出力がｈｉｇｈ状態になるときにスイッチＳＷ1が閉じる。
【００４４】
Ｓｔａｒｔ値がｌｏｗ状態のときにはＮＡＮＤゲートの出力値がｈｉｇｈ状態となりスイッチＳＷ1が閉じるため、図３のパルス発生部は作動しない。
【００４５】
Ｓｔａｒｔ値がｈｉｇｈ状態に変化すると、ＮＡＮＤゲートの出力値がｌｏｗ状態となりスイッチＳＷ1が開く。
【００４６】
スイッチＳＷ1が開いている状態では、電流源ＩS1によりキャパシタＣS1に蓄電される電荷量が増加し、キャパシタＣS1に蓄電される電荷量が増加するにつれてキャパシタＣS1の電圧ＶC1が増加する。
【００４７】
ＶC1が増加してＶｓｅｎより大きくなると、比較器ｃｏｍｐ１の出力電圧ＶP1はｈｉｇｈ状態からｌｏｗ状態に反転する。
【００４８】
ＶP1はｈｉｇｈ状態がｌｏｗ状態になると、ＮＡＮＤゲート（ＮＡＮＤ  ｇａｔｅ）の出力値がｈｉｇｈ状態となりスイッチＳＷ1が閉じる。スイッチＳＷ1が閉じると、キャパシタＣS1の電圧ＶC1はまた０となり、ＶP1はｌｏｗ状態からｈｉｇｈ状態に反転する。
【００４９】
ＶP1はｈｉｇｈ状態になると、ＮＡＮＤゲート（ＮＡＮＤ  ｇａｔｅ）の出力値がｌｏｗ状態となりスイッチＳＷ1が開く。
【００５０】
すなわち、ＶP1はｌｏｗ状態とｈｉｇｈ状態を繰り返すことになるが、パルスの幅と周期はＶｓｅｎの大きさに比例する。
【００５１】
図３におけるＮＡＮＤゲートをＡＮＤゲート（ＡＮＤ  ｇａｔｅ）に変更し、ＡＮＤゲート出力値がｈｉｇｈ状態のときにスイッチＳＷ1が開くように構成しても同様に動作する。
【００５２】
ＮＡＮＤゲートの出力にはバッファーをさらに設けて、所定以上の遅延時間を有するようにすることが好ましい。
【００５３】
図３では、比較器の＋入力にＶｓｅｎ値が入力されるが、比較器の−入力にＶｓｅｎ値が入力されるように回路を変形してもよい。
【００５４】
この際、ＶC1の値はランプ（ramp）状に増加するため、図３の回路（比較器を含む回路）は、電流モードランプ積分器（Current mode ramp integrator）と言える。
【００５５】
ＶP1のパルス幅がＶｓｅｎの大きさに比例するため、パルスの幅を測定すると、Ｖｓｅｎの大きさを知ることができる。
【００５６】
万が一、パルスの幅がいくつのクロック周期と一致するかを判断する方法によりＶｓｅｎの大きさを判断するとしたときに、Ｖｓｅｎの分解能を高めるためには、クロック周期に比べてパルスの幅が非常に大きいことが好ましい。
【００５７】
しかし、クロック周期を減少させること、すなわちクロック周波数を増加させることには限界がある。クロック周波数を過剰に高めると、電力消費が増加し、誤動作の恐れが増加する問題点があるためである。
【００５８】
また、ＶP1のパルス幅を増加させるためには、キャパシタＣS1のキャパシタンスを増加させるか、電流源ＩS1の電流値を減少させなければならないが、キャパシタンスを増加させるためにはキャパシタＣS1の大きさが増加して装置の小型化を図ることができず、電流源ＩS1の電流値を減少させるとノイズに弱くなる問題がある。
【００５９】
このような問題を解決するために、本発明では、パルス発生部３０の出力を分周部４０に通過させてパルスの幅を増加させる。
【００６０】
図４は分周部の実施例の構成図である。
【００６１】
分周部４０（divider）は、様々な方式で具現されることができ、図４の分周部では、多数個のＤフリップフロップが直列に連結されており、それぞれのＤフリップフロップは、出力Ｑｂが入力Ｄに連結されており、入力ＣＫの状態が２回変化する間に出力Ｑの状態が１回変化する。
【００６２】
図４のＤフリップフロップが直列にｎ個が連結されていると、入力の状態変化回数を２n倍だけ小さくなるように変更することから、２n分周部（divider）と称することができる。
【００６３】
本発明の分周部４０（divider）は、入力の状態変化回数を所定の割合で減少させる回路であり、図４の形態以外にも設計上の必要に応じて様々な形態に変更されることができる。
【００６４】
図４の分周部４０は、２倍ずつ分周する回路を複数個直列に連結しているが、２倍ではなく整数倍（例えば、３倍や１０倍など）に分周することも理論上可能である。しかし、２倍ずつ分周する場合、回路が単純で最も効率的であるため、図４のように２倍ずつ分周する回路を複数個直列に連結することが好ましい。
【００６５】
図５は図３と図４の回路における電圧グラフである。
【００６６】
すなわち、図３の回路と図４の回路を連結したときに回路の様々な点の電圧値を比較したグラフである。
【００６７】
ＴP1は、ＶP1がｈｉｇｈ状態である間の時間であり、ＴSWは、ＶP1がｌｏｗ状態である間の時間である。
【００６８】
Ｓｔａｒｔ値がｈｉｇｈ状態に変化すると、ＶP1はＴP1のパルス幅とＴP1＋ＴSWの周期をもって規則的に変化する。
【００６９】
ＶP1はＶref値になるまで増加するが、図３においてＶref値はＶｓｅｎ値と一致する。
【００７０】
一般的に図４のＤフリップフロップを通過する度にパルス幅と周期が２倍ずつ増加するため、ＶP1がＤフリップフロップを１個通過した後の値は、それぞれ、ＶP2、ＶP4、…、ＶP1024のように称することができる。
【００７１】
ＶP1024のパルス幅５１２（ＴP1＋ＴSW）は、パルス幅が広くて分解能が高く、Ｖｓｅｎ値に比例して増加する値であるため、ＶP1024のパルス幅がいくつのクロックに該当するかを判断すると、Ｖｓｅｎ値が高い分解能に測定されることができる。
【００７２】
カウンター部５０は、分周部４０の出力パルスの幅がいくつのクロックに該当するかを判断する回路であり、様々な方法で具現されることができる。
【００７３】
最も簡単な具現方法は、カウンティング回路（クロック入力が入力される度にＮビットの出力値が１ずつ増加する回路）で分周部４０の出力値をカウンティング回路のイネーブル入力として受け入れる方法である。このように回路を具現すると、分周部４０の出力値がｈｉｇｈ状態のときにのみカウンティング回路が動作することから、分周部４０の出力値のパルス幅がいくつのクロックに該当するかを測定することができる。このような方法を適用すると、測定しようとするパルスがｈｉｇｈ状態に変化するときにカウンティング回路の値を０に初期化する過程が必要である。
【００７４】
カウンター部５０の具体的な回路は、設計上の必要に応じて多様に変更されることができる。
【００７５】
また、図３と図４に図示された実施例は、不要な時間要素（スイッチング時間、クロック遅延時間）を計算し、分周部のパルス幅からその不要な時間要素を除去する形態に変更されて実施されることができる。
【００７６】
図６は図３と図４の変形実施例である。すなわち、図３の回路、図４の回路、カウンター部５０が連結された回路を変形した例である。
【００７７】
図７は図６の回路における電圧グラフである。
【００７８】
図６の回路の利点は、出力電圧ＶP#OUTからＴSWが除去された５１２ＴP1のパルス幅を有することである。すなわち、最終パルス幅に含まれた不要な時間要素（スイッチング時間、クロック遅延時間）を除去する回路を挿入して、パルス発生部３０で発生したパルスの幅を整数倍だけ正確に増幅して正確度を向上させることができる。
【００７９】
したがって、図６の回路は、分周部４０の出力パルスから「パルス発生部３０の出力のパルス幅以外の成分」を除去する回路をさらに含むものと言える。この際、図６の回路のパルス発生部３０は、Ｓ／Ｈ部２０の出力電圧値に比例するパルス幅を有するパルスを周期的に発生させなければならない。
【００８０】
カウンター部５０でクロック単位で測定されたデジタル値は、メモリ素子（例えば、レジスター）に格納される。
【００８１】
本発明のセンサ装置は、分解能を高める利点があるが、測定時間が増加する欠点がある。結果、時間の変化に伴う電圧の変化を正確に表現することができない欠点がある。
【００８２】
図８は測定電圧発生部の出力電圧の例である。
【００８３】
測定電圧発生部１０の出力電圧Ｖｉｎは時間の変化に伴い変化する。時間の変化に伴う電圧の変化を正確に測定するためには、短い時間の間隔で電圧を測定することが好ましいが、一つの時刻（例えば、ｔ＝ｔ１）での電圧の測定が完了する前には、他の時刻（ｔ＝ｔ２）での電圧の測定を開始できないという問題点がある。
【００８４】
万が一、サンプリングした電圧値を並列に処理すると、このような問題点を解決することができる。
【００８５】
図９は並列高速変換回路の例である。
【００８６】
図９の回路では、Ｓ／Ｈ部２０、パルス発生部３０、分周部４０、カウンター部５０がｎ個ずつ設けられていることから、１個ずつある場合よりｎ倍緻密な時間の間隔で電圧を測定することができる。したがって、時間の変化に伴う電圧の変化を正確に表現することができる。
【００８７】
換言すれば、本発明のセンサ装置では、２個以上のＳ／Ｈ部２０と、パルス発生部３０と、分周部４０と、カウンター部５０と、を含み、測定電圧発生部１０は、２個以上のＳ／Ｈ部２０に連結され、それぞれのＳ／Ｈ部２０の出力電圧は、互いに異なるパルス発生部３０、分周部４０、カウンター部５０に連結され、電圧測定の並列処理を可能にすることができる。
【００８８】
本発明に係るセンシング方法は、測定電圧発生部１０、Ｓ／Ｈ部２０と、パルス発生部３０と、分周部４０と、カウンター部５０と、を含むセンサ装置を利用するセンシング方法であって、以下の段階を含む。
【００８９】
第１段階：外部環境に応じて測定電圧発生部１０が異なる電圧値を出力する段階
【００９０】
第２段階：Ｓ／Ｈ部２０が、測定電圧発生部１０の出力電圧の特定の瞬間の電圧値を格納した後、出力する段階
【００９１】
第３段階：パルス発生部３０が、入力された電圧値に比例する周期のパルスを発生させる段階
【００９２】
第４段階：分周部４０が、パルス発生部３０の出力を分周する段階
【００９３】
第５段階：カウンター部５０が、分周部４０の出力パルスの長さをクロック単位で測定する段階
【００９４】
本発明のセンシング方法において、Ｓ／Ｈ部２０の入力電圧が所定の時間以上の間に変化しない場合、第２段階を除去してもよい。
【００９５】
前記第５段階においてクロック単位で測定された値はデジタル値であって、メモリ素子（例えば、レジスター）に格納されなければならないことから、本発明に係るセンシング方法は、以下の第６段階をさらに含んでもよい。
【００９６】
第６段階：レジスターがクロック単位で測定された値を格納する段階
【図１】
0006393669.tif 000002
【図２】
0006393669.tif 000003
【図３】
0006393669.tif 000004
【図４】
0006393669.tif 000005
【図５】
0006393669.tif 000006
【図６】
0006393669.tif 000007
【図７】
0006393669.tif 000008
【図８】
0006393669.tif 000009
【図９】
0006393669.tif 000010