(57)【特許請求の範囲】
【請求項１】
遊技の動作を制御するとともに、遊技に係る所定のデータを送信する制御手段と、
前記制御手段から送信された前記所定のデータを受信する中継手段と、
前記制御手段及び前記中継手段間を接続し、前記所定のデータを伝送する第１伝送手段と、
前記制御手段を外部機器と接続するための外部機器接続手段と、
前記中継手段及び前記外部機器接続手段間を接続し、前記所定のデータを伝送する第２伝送手段と、を備え、
前記中継手段は、
前記所定のデータを前記第１伝送手段を介して受信する受信装置部と、
前記受信装置部で受信された前記所定のデータを前記第２伝送手段を介して前記外部機器接続手段に送信する送信装置部と、
前記受信装置部及び前記送信装置部間を電気的に直接接続し、前記受信装置部からの前記所定のデータを前記送信装置部に伝送するデータ配線部と、
前記受信装置部、前記送信装置部及び前記データ配線部が一体的に実装されたフレーム部と、を有し、
前記フレーム部は、前記受信装置部が実装された第１フレーム部と、前記送信装置部が実装された第２フレーム部と、を有し、
前記第１フレーム部には、前記第１伝送手段が装着可能な第１装着開口部が形成され、
前記第２フレーム部には、前記送信装置部から送信された前記所定のデータを前記外部機器接続手段に伝送するための前記第２伝送手段が装着可能な第２装着開口部が形成され、
前記第１装着開口部に前記第１伝送手段が装着された際に前記第１伝送手段の装着位置が固定されるように、前記第１装着開口部の開口の形状及び寸法が設定され、
前記第２装着開口部に前記第２伝送手段が装着された際に前記第２伝送手段の装着位置が固定されるように、前記第２装着開口部の開口の形状及び寸法が設定されている
ことを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に関する。
【背景技術】
【０００２】
従来、複数の図柄がそれぞれの表面に配列された複数のリールと、スタートスイッチと、ストップスイッチと、各リールに対応して設けられたステッピングモータと、制御部とを備えた、「パチスロ」と呼ばれる遊技機が知られている。スタートスイッチは、メダルやコインなどの遊技媒体が遊技機に投入された後、スタートレバーが遊技者により操作されたこと（開始操作）を検出し、全てのリールの回転の開始を要求する信号を出力する。ストップスイッチは、各リールに対応して設けられたストップボタンが遊技者により押されたこと（停止操作）を検出し、該当するリールの回転の停止を要求する信号を出力する。ステッピングモータは、その駆動力を対応するリールに伝達する。また、制御部は、スタートスイッチ及びストップスイッチにより出力された信号に基づいて、ステッピングモータの動作を制御し、各リールの回転動作及び停止動作を行う。
【０００３】
このような遊技機において、開始操作が検出されると、プログラム上で乱数を用いた抽籤処理（内部抽籤処理）が行われ、その抽籤の結果（内部当籤役）と停止操作のタイミングとに基づいてリールの回転が停止制御される。そして、全てのリールの回転が停止され、入賞の成立に係る図柄の組合せが表示されると、その図柄の組合せに対応する特典が遊技者に付与される。なお、遊技者に付与される特典の例としては、遊技媒体（メダル等）の払い出し、遊技媒体を消費することなく再度、内部抽籤処理を行う再遊技の作動、遊技媒体の払い出し機会が増加するボーナスゲームの作動等を挙げることができる。
【０００４】
また、遊技機は、通常、例えばリール等が収容されたキャビネットと、上述した各種スイッチが設けられ且つキャビネットに対して開閉可能に取り付けられたフロントドア（メインドア）とを備える。そして、このような構成の遊技機では、一般に、キャビネット内に、例えば、プログラム上で乱数を用いて行われる内部当籤役の決定、複数のリールの回転及び停止、複数のリールを停止したときに表示窓に表示された図柄に基づく入賞の有無の判定などの遊技の主な流れを制御する主制御回路が実装された主制御基板（主基板）が取り付けられる。さらに、このような遊技機では、従来、主制御回路で生成された各種情報を「ホールコンピュータ」と呼ばれる遊技店等が管理する外部機器に送信するための外部端子板がキャビネットに設けられたものも知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２８５００３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のように、従来、外部端子板がキャビネットに設けられた遊技機が提案されているが、例えば特許文献１に記載の遊技機では、主基板と外部端子板との間はリード線を介して電気的に接続されている。このような構成の遊技機において、例えば、電気ゴトと呼ばれる不正行為などにより主基板及び外部端子板間に対して電磁波（外来ノイズも含む）が印加された場合には、主制御回路を誤動作させて不当な利益を得ることが可能になり、遊技店に大きな損害を与えるおそれがある。また、主基板及び外部端子板間に対して電磁波（外来ノイズも含む）が印加された場合には、該電磁波により主基板内の各種回路及び各種素子が破壊される可能性もあり、遊技機の故障の原因にもなる。
【０００７】
本発明は、上記課題を解決するためになされたものであり、本発明の目的は、例えば不正行為等により電磁波（外来ノイズも含む）が遊技機に印加されても、主制御回路の誤動作を防止するとともに遊技機内の各種回路及び各種素子を保護することが可能な遊技機を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では、以下のような構成の遊技機を提供する。
【０００９】
遊技の動作を制御するとともに、遊技に係る所定のデータ（例えば、後述の各種コマンド）を送信する制御手段（例えば、後述の主制御回路４１）と、
前記制御手段から送信された前記所定のデータを受信する中継手段（例えば、後述の光中継器１６０）と、
前記制御手段及び前記中継手段間を接続し、前記所定のデータを伝送する第１伝送手段（例えば、後述の第１光ファイバーケーブル１１１）と、
前記制御手段を外部機器（例えば、後述のホールコンピュータ）と接続するための外部機器接続手段（例えば、後述の外部集中端子板３９）と、
前記中継手段及び前記外部機器接続手段間を接続し、前記所定のデータを伝送する第２伝送手段（例えば、後述の第２光ファイバーケーブル１１２）と、を備え、
前記中継手段は、
前記所定のデータを前記第１伝送手段を介して受信する受信装置部（例えば、後述の受信ＩＣ１８１）と、
前記受信装置部で受信された前記所定のデータを前記第２伝送手段を介して前記外部機器接続手段に送信する送信装置部と（例えば、後述のドライバＩＣ１８２）、
前記受信装置部及び前記送信装置部間を電気的に直接接続し、前記受信装置部からの前記所定のデータを前記送信装置部に伝送するデータ配線部（例えば、後述のデータリード線１７５）と、
前記受信装置部、前記送信装置部及び前記データ配線部が一体的に実装されたフレーム部（例えば、後述の第１リードフレーム１７１及び第２リードフレーム１７２）と、を有し、
前記フレーム部は、前記受信装置部が実装された第１フレーム部（例えば、後述の第１リードフレーム１７１）と、前記送信装置部が実装された第２フレーム部（例えば、後述の第２リードフレーム１７２）と、を有し、
前記第１フレーム部には、前記第１伝送手段が装着可能な第１装着開口部（例えば、後述の第１光ファイバー挿入凹部１７１ｃ）が形成され、
前記第２フレーム部には、前記送信装置部から送信された前記所定のデータを前記外部機器接続手段に伝送するための前記第２伝送手段が装着可能な第２装着開口部（例えば、後述の第２光ファイバー挿入凹部１７２ｃ）が形成され、
前記第１装着開口部に前記第１伝送手段が装着された際に前記第１伝送手段の装着位置が固定されるように、前記第１装着開口部の開口の形状及び寸法が設定され、
前記第２装着開口部に前記第２伝送手段が装着された際に前記第２伝送手段の装着位置が固定されるように、前記第２装着開口部の開口の形状及び寸法が設定されている
ことを特徴とする遊技機。
【発明の効果】
【００１０】
本発明によれば、例えば不正行為等により電磁波（外来ノイズも含む）が遊技機に印加されても、主制御手段の誤動作を防止することができるとともに、遊技機内の各種回路及び各種素子を保護することができる。なお、この効果が得られる理由については、後述の実施形態の説明の中で詳述する。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態における遊技機（パチスロ）の機能フローを説明するための図である。
【図２】本発明の一実施形態における遊技機の外観構造を示す斜視図である。
【図３】本発明の一実施形態における遊技機の内部構造を示す図である。
【図４】本発明の一実施形態の遊技機が備える回路の全体構成を示すブロック図である。
【図５】本発明の一実施形態における副制御回路の内部構成を示すブロック図である。
【図６】本発明の一実施形態における主基板及び外部集中端子板間の接続構成を示すブロック図である。
【図７】本発明の一実施形態における外部出力用通信ＬＳＩ（外部端子板制御ＬＳＩ）の内部構成を示すブロック図である。
【図８】本発明の一実施形態における外部出力用通信ＬＳＩ（外部端子板制御ＬＳＩ）内のＡＥＳ回路の構成を示す模式図である。
【図９】本発明の一実施形態の遊技機において、主基板及び外部集中端子板間で行われるデータの変調及び復調処理の概要を示す図である。
【図１０】本発明の一実施形態の遊技機において、主基板及びホールコンピュータ間で行われるデータの送信動作及び通信仕様の概要を示す図である。
【図１１】本発明の一実施形態の遊技機において、主基板からホールコンピュータに送信される各種データの構成及び内容を示す図である。
【図１２】本発明の一実施形態における外部中継基板の内部構成を示すブロック図である。
【図１３】本発明の一実施形態における光中継器の全体構成を示す概略断面図である。
【図１４】本発明の一実施形態の遊技機において、光中継器に光ファイバーケーブルが装着されたときの光中継器の概略断面図である。
【図１５】本発明の一実施形態における光中継器の光中継器本体の外観斜視図である。
【図１６】本発明の一実施形態における光中継器の光中継器本体の外観上面図である。
【図１７】本発明の一実施形態における光中継器本体の第２光ファイバー挿入凹部側から見た外観側面図である。
【図１８】本発明の一実施形態における光中継器本体の電源リード線側から見た外観側面図である。
【図１９】本発明の一実施形態において光中継器本体を屈曲加工する前の光中継器本体の内部構成図である。
【図２０】本発明の一実施形態において光中継器本体を屈曲加工した後の光中継器本体の受光素子の取り付け面側（第１光ファイバー挿入凹部側）から見た内部側面図である。
【図２１】本発明の一実施形態において光中継器本体を屈曲加工した後の光中継器本体の発光素子の取り付け面側（第２光ファイバー挿入凹部側）から見た内部側面図である。
【図２２】変形例１の遊技機（パチンコ）の外観構造を示す斜視図である。
【図２３】変形例１の遊技機が備える回路の全体構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態を示す遊技機としてパチスロを例に挙げ、図面を参照しながら、その構成及び動作について説明する。
【００１３】
＜機能フロー＞
まず、図１を参照して、パチスロの機能フローについて説明する。本実施形態のパチスロでは、遊技を行うための遊技媒体としてメダルを用いる。なお、遊技媒体としては、メダル以外にも、コイン、遊技球、遊技用のポイントデータ又はトークン等を適用することもできる。
【００１４】
遊技者によりメダルが投入され、スタートレバーが操作されると、予め定められた数値範囲（例えば、０〜６５５３５）の乱数から１つの値（以下、乱数値）が抽出される。
【００１５】
内部抽籤手段は、抽出された乱数値に基づいて抽籤を行い、内部当籤役を決定する。この内部抽籤手段は、後述する主制御回路が備える各種処理手段（処理機能）の一つである。内部当籤役の決定により、後述の有効ライン（入賞判定ライン）に沿って表示を行うことを許可する図柄の組合せが決定される。なお、図柄の組合せの種別としては、メダルの払い出し、再遊技（リプレイ）の作動、ボーナスの作動等といった特典が遊技者に与えられる「入賞」に係るものと、それ以外のいわゆる「ハズレ」に係るものとが設けられる。
【００１６】
また、スタートレバーが操作されると、複数のリールの回転が行われる。その後、遊技者により所定のリールに対応するストップボタンが押されると、リール停止制御手段は、内部当籤役とストップボタンが押されたタイミングとに基づいて、該当するリールの回転を停止する制御を行う。このリール停止制御手段は、後述する主制御回路が備える各種処理手段（処理機能）の一つである。
【００１７】
パチスロでは、基本的に、ストップボタンが押されたときから規定時間（１９０ｍｓｅｃ）内に、該当するリールの回転を停止する制御が行われる。本実施形態では、この規定時間内にリールの回転に伴って移動する図柄の数を「滑り駒数」と呼ぶ。そして、本実施形態では、その滑り駒数の最大数を図柄４個分に定める。
【００１８】
リール停止制御手段は、入賞に係る図柄の組合せ表示を許可する内部当籤役が決定されているときには、通常、１９０ｍｓｅｃ（図柄４駒分）の規定時間内に、その図柄の組合せが有効ラインに沿って極力表示されるようにリールの回転を停止させる。また、リール停止制御手段は、規定時間を利用して、内部当籤役によってその表示が許可されていない図柄の組合せが有効ラインに沿って表示されないようにリールの回転を停止させる。
【００１９】
なお、複数の内部当籤役が決定され、図柄４駒分以内に内部当籤役の成立に係る図柄が複数存在する場合には、リール停止制御手段は、より優先順位の高い内部当籤役に対応する図柄を有効ライン上に停止表示させるように滑り駒数を決定してリールの回転を停止させる。ただし、基本的には、優先順位は、高い方から、リプレイに係る図柄の組合せ、小役に係る図柄の組合せ、及び、ボーナスに係る図柄の組合せの順となる。
【００２０】
こうして、複数のリールの回転がすべて停止されると、入賞判定手段は、有効ラインに沿って表示された図柄の組合せが、入賞に係るものであるか否かの判定を行う。この入賞判定手段もまた、後述する主制御回路が備える各種処理手段（処理機能）の一つである。そして、表示された図柄の組合せが、入賞判定手段により入賞に係るものであるとの判定が行われると、メダルの払い出し等の特典が遊技者に与えられる。パチスロでは、以上のような一連の流れが１回の遊技（単位遊技）として行われる。
【００２１】
また、パチスロでは、前述した一連の遊技動作の流れの中で、液晶表示装置などの表示装置により行う映像の表示、各種ランプにより行う光の出力、スピーカにより行う音の出力、或いはこれらの組合せを利用して様々な演出が行われる。
【００２２】
具体的には、スタートレバーが操作されると、上述した内部当籤役の決定に用いられた乱数値とは別に、演出用の乱数値（以下、演出用乱数値）が抽出される。演出用乱数値が抽出されると、演出内容決定手段は、内部当籤役に対応づけられた複数種類の演出内容の中から今回実行する演出を抽籤により決定する。この演出内容決定手段は、後述する副制御回路が備える各種処理手段（処理機能）の一つである。
【００２３】
次いで、演出内容決定手段により演出内容が決定されると、演出実行手段は、リールの回転開始時、各リールの回転停止時、入賞の有無の判定時等の各契機に連動させて対応する演出を実行する。このように、パチスロでは、内部当籤役に対応づけられた演出内容を実行することによって、決定された内部当籤役（言い換えると、狙うべき図柄の組合せ）を知る機会又は予想する機会が遊技者に提供され、遊技者の興味の向上を図ることができる。
【００２４】
＜パチスロの構造＞
次に、図２及び図３を参照して、本実施形態におけるパチスロの構造について説明する。なお、本実施形態のパチスロは、機能的には、主に、遊技の進行に関連する各種動作及び該各種動作の制御を行う主制御部と、遊技の演出を行う副制御部と、主制御部及び副制御部を搭載するための遊技機筐体部とで構成される。主制御部には、後述の主制御回路（主制御基板）及びそれに接続された各種周辺装置（各種操作ボタン、リールユニット等）が含まれる。また、副制御部には、後述の副制御回路（副基板）及びそれにより制御される各種周辺装置（液晶表示装置、スピーカ、ランプ等の各種演出装置を含む）が含まれる。以下では、各構成部の内容をより具体的に説明する。
【００２５】
［外観構造］
図２は、パチスロ１の外観構造を示す斜視図である。
【００２６】
パチスロ１は、図２に示すように、外装体２を備える。外装体２は、リールや回路基板等を収容するキャビネット２ａと、キャビネット２ａに対して開閉可能に取り付けられたフロントドア２ｂとを有する。
【００２７】
キャビネット２ａの両側面には、把手７が設けられる（図２では一方の側面の把手７のみを示す）。把手７は凹状部材で構成され、パチスロ１を運搬するときに作業者の手がこの把手７にかけられる。
【００２８】
キャビネット２ａの内部には、３つのリール３Ｌ，３Ｃ，３Ｒ（変動表示手段）が設けられ、該３つのリール３Ｌ，３Ｃ，３Ｒは横方向（リールの回転方向と直交する方向）に一列に配置される。以下、リール３Ｌ，３Ｃ，３Ｒを、それぞれ左リール３Ｌ、中リール３Ｃ、右リール３Ｒという。各リール（表示列）は、円筒状に形成されたリール本体と、リール本体の周面に装着された透光性のシート材とを有する。シート材の表面には、複数（例えば２１個）の図柄が周方向（リールの回転方向）に沿って描かれ、図柄の配列方向に沿って互いに隣り合う図柄は所定の間隔をあけて配置される。
【００２９】
フロントドア２ｂは、ドア本体９と、フロントパネル１０と、液晶表示装置１１とを備える。ドア本体９は、ヒンジ（不図示）を用いてキャビネット２ａに開閉可能に取り付けられる。ヒンジは、パチスロ１の前方側（遊技者側）からドア本体９を見た場合、ドア本体９の左側の側端部に設けられる。
【００３０】
液晶表示装置１１は、ドア本体９の上部に取り付けられており、映像の表示による演出を実行する。この液晶表示装置１１は、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒに描かれた図柄を表示する表示窓４を含む表示部（表示画面）１１ａを備える。本実施形態では、表示窓４を含む表示部１１ａの全体を使って、映像の表示が行われ、演出が実行される。
【００３１】
表示窓４は、例えばアクリル板等の透明部材で形成される。この表示窓４は、正面（遊技者側）から見て、３つのリールの配置領域と重畳する位置に設けられ、かつ、３つのリールより手前（遊技者側）に位置するように設けられる。したがって、遊技者は、表示窓４を介して、表示窓４の背後に設けられた３つのリールを視認することができる。
【００３２】
本実施形態では、表示窓４は、その背後に設けられた対応するリールの回転が停止したとき、各リールに描かれた（配列された）複数の図柄のうち、連続して配置された３つの図柄を表示できる大きさに設定されている。それゆえ、表示窓４の枠内には、リール毎に上段、中段及び下段の各図柄表示領域（以下、それぞれ上段領域、中段領域及び下段領域という）が設けられ、各図柄表示領域に１個の図柄が表示される。すなわち、表示窓４には、３×３の配列形態で図柄が表示される。そして、本実施形態では、左リール３Ｌの中段領域、中リール３Ｃの中段領域、及び、右リール３Ｒの中段領域を結ぶライン（センターライン）を、入賞か否かの判定を行う有効ラインとして定義する。
【００３３】
フロントパネル１０は、ドア本体９の上部において液晶表示装置１１の表示画面（表示部１１ａ）の周縁部分を覆うように取り付けられ、かつ、表示部１１ａの正面側の面上に重畳して配置される。そして、フロントパネル１０は、液晶表示装置１１の表示部１１ａにおける必要な表示画面領域を露出させる３つのパネル開口１０１ａ，１０１ｂ，１０１ｃが形成された装飾枠１０１と、装飾枠１０１の３つのパネル開口１０１ａ，１０１ｂ，１０１ｃを塞ぐ透明の保護カバー(不図示)とを有する。
【００３４】
装飾枠１０１は、さらに、パネル開口１０１ａとパネル開口１０１ｂとを区画する仕切り片１０２と、パネル開口１０１ｂとパネル開口１０１ｃとを区画する仕切り片１０３とを有する。すなわち、３つのパネル開口１０１ａ，１０１ｂ，１０１ｃは、仕切り片１０２，１０３によって上下方向に並ぶように配置される。また、本実施形態では、図２に示すように、装飾枠１０１のパネル開口１０１ａには、液晶表示装置１１の表示部１１ａの上部領域が露出され、パネル開口１０１ｃには、表示部１１ａの下部領域が露出され、パネル開口１０１ｂには、表示部１１ａの中央領域及び３つのリールの表示窓４が露出されるように、仕切り片１０２，１０３が配置される。
【００３５】
装飾枠１０１の上端の両角部付近には、２つのキャラクタ装飾部２２Ｌ，２２Ｒ（以下では、左キャラクタ装飾部２２Ｌ及び右キャラクタ装飾部２２Ｒともいう）が設けられる。なお、本実施形態では、各キャラクタ装飾部の表面に、「ビリー」と呼ばれるキャラクタが立体状に形成される。
【００３６】
また、図２には示さないが、２つのキャラクタ装飾部２２Ｌ，２２Ｒには、それぞれ２つのタッチセンサ２３Ｌ，２３Ｒ（以下では、左タッチセンサ２３Ｌ及び右タッチセンサ２３Ｒともいう）が設けられる（図４及び図５参照）。左タッチセンサ２３Ｌは、遊技者の手が左キャラクタ装飾部２２Ｌに接触したこと（又は近づけられたこと）を検出し、その検出結果を後述の副制御回路４２（図４及び図５参照）に送信する。一方、右タッチセンサ２３Ｒは、遊技者の手が右キャラクタ装飾部２２Ｒに接触したこと（又は近づけられたこと）を検出し、その検出結果を後述の副制御回路４２に送信する。
【００３７】
さらに、装飾枠１０１には、各種ランプ（ランプ群２１）と、可動装飾ユニット１０４（図４及び図５参照）とが設けられる。ランプ群２１は、ＬＥＤ（Light Emitting Diode）等を含み、演出内容に対応するパターンで、光を点灯及び消灯する。
【００３８】
可動装飾ユニット１０４は、装飾枠１０１の裏面側（遊技者側とは反対側）に配置されており、通常時（特定の演出が行われないとき）には、装飾枠１０１に隠れて配置される。そして、特定の演出が行われるときには、可動装飾ユニット１０４は、表示部１１ａの前面側に移動し、装飾枠１０１のパネル開口１０１ａから視認可能になる。
【００３９】
ドア本体９の中央には、台座部１２が設けられる。この台座部１２には、遊技者の操作対象となる各種装置（メダル投入口１３、ＭＡＸベットボタン１４、１ＢＥＴボタン１５、スタートレバー１６、３つのストップボタン１７Ｌ，１７Ｃ，１７Ｒ等）が設けられる。
【００４０】
メダル投入口１３は、遊技者によって外部からパチスロ１に投下されるメダルを受け入れるために設けられる。メダル投入口１３から受け入れられたメダルは、予め設定された枚数（例えば３枚）を上限として１回の遊技に使用され、予め設定された枚数を超えたメダルの枚数分は、パチスロ１の内部に預けることができる（いわゆるクレジット機能）。
【００４１】
ＭＡＸベットボタン１４及び１ＢＥＴボタン１５は、パチスロ１の内部に預けられているメダルから１回の遊技に使用する枚数を決定するために設けられる。また、図２には示さないが、台座部１２には、精算ボタンが設けられる。この精算ボタンは、パチスロ１の内部に預けられているメダルを外部に引き出す（排出する）ために設けられる。
【００４２】
スタートレバー１６は、全てのリール（３Ｌ，３Ｃ，３Ｒ）の回転を開始するために設けられる。ストップボタン１７Ｌ，１７Ｃ，１７Ｒは、それぞれ、左リール３Ｌ、中リール３Ｃ、右リール３Ｒに対応づけて設けられ、各ストップボタンは対応するリールの回転を停止するために設けられる。以下、ストップボタン１７Ｌ，１７Ｃ，１７Ｒを、それぞれ左ストップボタン１７Ｌ、中ストップボタン１７Ｃ、右ストップボタン１７Ｒという。
【００４３】
また、図２には示さないが、台座部１２には、７セグメントＬＥＤからなる７セグ表示器６（図４参照）が設けられる。この７セグ表示器６は、特典として遊技者に対して払い出すメダルの枚数（以下、払出枚数という）、パチスロ１の内部に預けられているメダルの枚数（以下、クレジット枚数という）等の情報をデジタル表示する。
【００４４】
ドア本体９の下部には、メダル払出口１８、メダル受皿１９、２つのスピーカ２０Ｌ，２０Ｒ等が設けられる。メダル払出口１８は、後述のメダル払出装置３３の駆動により排出されるメダルを外部に導く。メダル受皿１９は、メダル払出口１８から排出されたメダルを貯める。また、２つのスピーカ２０Ｌ，２０Ｒは、演出内容に対応する効果音や楽曲等の音声を出力する。
【００４５】
［内部構造］
次に、パチスロ１の内部構造を、図３を参照しながら説明する。図３は、パチスロ１の内部構造を説明するための図であり、フロントドア２ｂをキャビネット２ａに対して開放した際の様子を示す図である。
【００４６】
キャビネット２ａは、正面側（フロントドア２ｂ側）の一面が開口された略直方体状の箱状部材で構成される。
【００４７】
キャビネット２ａ内の上端部付近には、後述の主制御回路４１（図４参照）が実装された主基板３１が設けられる。主制御回路４１は、内部当籤役の決定、各リールの回転及び停止、入賞の有無の判定等の、パチスロ１における遊技の主な動作及び該動作間の流れを制御する回路である。なお、主制御回路４１の具体的な構成は後で詳述する。
【００４８】
キャビネット２ａ内の中央部付近には、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒを含むリールユニットが設けられる。なお、図３には示さないが、各リールは、所定の減速比を有する歯車を介して対応する後述のステッピングモータ（図４中のステッピングモータ６１Ｌ，６１Ｃ，６１Ｒのいずれか）に接続される。
【００４９】
また、キャビネット２ａの正面側から見て、キャビネット２ａの右側板の右リール３Ｒと対向する内壁領域には、図３に示すように、外部中継基板３８が取り付けられる。この外部中継基板３８は、図３には示さないが、後述の第１光ファイバーケーブル１１１（図６参照）を介して主基板３１に接続されるとともに、ホールコンピュータに対して情報通信可能に接続された外部集中端子板３９（図４参照）にも後述の第２光ファイバーケーブル１１２により接続される。すなわち、外部中継基板３８は、主基板３１と後述の外部集中端子板３９とを光ファイバーケーブルを介して接続する際の中継基板となる。それゆえ、主基板３１からホールコンピュータに所定の情報（後述のコマンド等のデータ）が送信される際には、該所定の情報は、光通信により、外部中継基板３８を介して主基板３１から外部集中端子板３９に送信される。
【００５０】
なお、図３に示さないが、本実施形態では、外部集中端子板３９がパチスロ１に設けられている例を説明するが、本発明はこれに限定されず、外部集中端子板３９は、パチスロ１の外部（例えばホールコンピュータ等を含む遊技店の各種設備）に設けられていてもよい。また、外部中継基板３８の内部構成、並びに、主基板３１及び外部集中端子板３９間の接続構成等については、後で詳述する。
【００５１】
キャビネット２ａ内の下端部付近には、多量のメダルが収容可能であり、かつ、それらを１枚ずつ排出可能な構造を有するメダル払出装置３３（以下、ホッパー３３という）が設けられる。また、キャビネット２ａ内の下端部付近において、ホッパー３３の一方の側部（図３に示す例では左側）には、パチスロ１が有する各装置に対して必要な電力を供給する電源装置３４が設けられる。
【００５２】
フロントドア２ｂの裏面側（表示画面側とは反対側）の上端部付近には、後述の副制御回路４２（図４及び図５参照）が実装された副基板３２が設けられる。副制御回路４２は、映像の表示等による演出の実行を制御する回路である。なお、副制御回路４２の具体的な構成は後で詳述する。
【００５３】
さらに、フロントドア２ｂの裏面側の略中央部付近には、セレクタ３５が設けられる。セレクタ３５は、メダル投入口１３（図２参照）を介して外部から投入されたメダルの材質や形状等が適正である否かを選別する装置であり、適正であると判定したメダルをホッパー３３に案内する。また、図３には示さないが、セレクタ３５内においてメダルが通過する経路上には、適正なメダルが通過したことを検出するメダルセンサ３５Ｓ（図４参照）が設けられる。
【００５４】
なお、図３には示さないが、フロントドア２ｂの裏面側において、セレクタ３５の右側部には、後述のドア中継基板３７（図４参照）が取り付けられている。また、図３には示さないが、ドア中継基板３７は、光ファイバーケーブルを介して主基板３１に接続されるとともに、副制御回路４２が実装された副基板３２にも光ファイバーケーブルにより接続される。すなわち、ドア中継基板３７は、主制御回路４１（主基板３１）と副制御回路４２（副基板３２）とを光ファイバーケーブルを介して接続する際の中継基板となる。それゆえ、本実施形態では、主制御回路４１から副制御回路４２に遊技に関する情報（各種コマンド、抽籤結果等）が送信される際には、該情報は、光通信により、ドア中継基板３７を介して送信される。
【００５５】
＜パチスロが備える回路の構成＞
次に、パチスロ１が備える回路の構成について、図４及び図５を参照して説明する。なお、図４は、パチスロ１が備える回路全体のブロック構成図である。また、図５は、副制御回路の内部構成を示すブロック構成図である。
【００５６】
パチスロ１は、図４に示すように、主制御回路４１（主制御手段）、副制御回路４２（副制御手段）、及び、これらの回路と電気的に接続される周辺装置（アクチュエータ）を備える。
【００５７】
［主制御回路］
主制御回路４１は、主に、回路基板（主基板３１）上に実装されたマイクロコンピュータ５０により構成される。それ以外の構成要素として、主制御回路４１は、クロックパルス発生回路５４、分周器５５、乱数発生器５６、サンプリング回路５７、表示部駆動回路６４、ホッパー駆動回路６５、払出完了信号回路６６、主基板通信ＬＳＩ（Large-Scale Integration）６７、及び、外部出力用通信ＬＳＩ６８を含む。
【００５８】
マイクロコンピュータ５０は、遊技機用８ビットマイクロプロセッサで構成され、この遊技機用８ビットマイクロプロセッサは、ユーザープログラムの改ざん、読み出し等を防止するセキュリティ機能を有する。さらに、本実施形態では、マイクロコンピュータ５０は、２つの内部乱数発生器（不図示）を備える。
【００５９】
また、マイクロコンピュータ５０は、図４に示すように、メインＣＰＵ（Central Processing Unit）５１、メインＲＯＭ（Read Only Memory）５２及びメインＲＡＭ（Random Access Memory）５３を備える。なお、本実施形態では、メインＣＰＵ５１は、Ｚ８０ＣＰＵ命令セットを拡張したＮＣ８０ＥＸ  ＣＰＵで構成される。
【００６０】
メインＲＯＭ５２には、メインＣＰＵ５１により実行される各種処理の制御プログラム、内部抽籤テーブル等のデータテーブル、副制御回路４２に対して各種制御指令（コマンド）を送信するためのデータ等が記憶される。
【００６１】
メインＲＡＭ５３には、メインＣＰＵ５１が制御プログラムを実行した際に得られる各種データがセットされる。例えば、抽出した乱数値、遊技状態、内部当籤役、払出枚数、ボーナス持越状況、設定値等を特定する情報、各種カウンタ及びフラグがセットされる。これらのデータの一部は、コマンドとして副基板３２（副制御回路４２）及び外部集中端子板３９に送信される。
【００６２】
また、メインＣＰＵ５１には、クロックパルス発生回路５４、分周器５５、乱数発生器５６及びサンプリング回路５７が接続される。クロックパルス発生回路５４及び分周器５５は、クロックパルスを発生（生成）する。そして、メインＣＰＵ５１は、生成されたクロックパルスに基づいて、各種制御プログラムを実行する。また、乱数発生器５６は、予め定められた範囲の乱数（例えば、０〜６５５３５）を発生する。そして、サンプリング回路５７は、発生された外部乱数の中から１つの値を抽出する。本実施形態では、乱数発生器５６で発生された乱数値は、内部当籤役抽籤用の乱数値として用いられる。
【００６３】
マイクロコンピュータ５０の入力ポートには、各種スイッチ及び各種センサ等が接続される。メインＣＰＵ５１は、各種スイッチ等からの入力信号を受けて、ステッピングモータ６１Ｌ，６１Ｃ，６１Ｒ等の周辺装置の動作を制御する。また、マイクロコンピュータ５０の入力ポートには、払出完了信号回路６６が接続される。払出完了信号回路６６は、ホッパー３３に設けられたメダル検出部３３Ｓが行うメダルの検出を管理し、ホッパー３３から外部に排出されたメダルが所定の払出枚数に達したか否かをチェックする。そして、払出完了信号回路６６は、そのチェック結果をマイクロコンピュータ５０に出力する。
【００６４】
ストップスイッチ１７Ｓ（停止操作検出手段）は、左ストップボタン１７Ｌ、中ストップボタン１７Ｃ及び右ストップボタン１７Ｒのそれぞれが遊技者により押されたこと（停止操作）を検出する。スタートスイッチ１６Ｓ（開始操作検出手段）は、スタートレバー１６が遊技者により操作されたこと（開始操作）を検出する。精算スイッチ１２Ｓは、精算ボタンが遊技者により押されたことを検出する。また、ベットスイッチ１４Ｓは、ベットボタン（ＭＡＸベットボタン１４又は１ＢＥＴボタン１５）が遊技者により押されたことを検出する。
【００６５】
メダルセンサ３５Ｓ（投入操作検出手段）は、メダル投入口１３に投入されたメダルがセレクタ３５内を通過したことを検出する。
【００６６】
また、マイクロコンピュータ５０により動作が制御される周辺装置としては、３つのステッピングモータ６１Ｌ，６１Ｃ，６１Ｒ（変動表示手段）、７セグ表示器６及びホッパー３３がある。また、マイクロコンピュータ５０の出力ポートには、各周辺装置の動作を制御するための駆動回路が接続される。具体的には、モータ駆動回路６２、表示部駆動回路６４及びホッパー駆動回路６５がマイクロコンピュータ５０の出力ポートに接続される。
【００６７】
モータ駆動回路６２は、左リール３Ｌ、中リール３Ｃ及び右リール３Ｒに対応してそれぞれ設けられた３つのステッピングモータ６１Ｌ，６１Ｃ，６１Ｒの駆動を制御する。リール位置検出回路６３は、発光部と受光部とを有する光センサにより、リールが一回転したことを示すリールインデックスをリール毎に検出する。なお、リール位置検出回路６３は、マイクロコンピュータ５０の入力ポートに接続され、検出結果をマイクロコンピュータ５０に出力する。
【００６８】
３つのステッピングモータ６１Ｌ，６１Ｃ，６１Ｒのそれぞれは、その運動量がパルスの出力数に比例し、回転軸を指定された角度で停止させることが可能な構成を有する。また、各ステッピングモータの駆動力は、所定の減速比を有する歯車を介して、対応するリールに伝達される。そして、各ステッピングモータに対して１回のパルスが出力されるごとに、対応するリールは一定の角度で回転する。
【００６９】
メインＣＰＵ５１は、各リールのリールインデックスを検出してから対応するステッピングモータに対してパルスが出力された回数をカウントすることによって、各リールの回転角度（具体的には、リールが図柄何個分だけ回転したか）を管理する。
【００７０】
ここで、各リールの回転角度の管理手法を具体的に説明する。各ステッピングモータに対して出力されたパルスの数は、メインＲＡＭ５３に設けられたパルスカウンタ（不図示）によって計数される。そして、図柄１個分の回転に必要な所定回数（例えば１６回）のパルスの出力がパルスカウンタで計数されるたびに、メインＲＡＭ５３に設けられた図柄カウンタ（不図示）の値に、「１」が加算される。なお、図柄カウンタは、リール毎に設けられる。そして、図柄カウンタの値は、リール位置検出回路６３によってリールインデックスが検出されるとクリアされる。
【００７１】
すなわち、本実施形態では、図柄カウンタの値を管理することにより、リールインデックスが検出されてから図柄何個分の回転動作が行われたのかを管理する。それゆえ、各リールの各図柄の位置は、リールインデックスが検出される位置を基準として検出される。
【００７２】
表示部駆動回路６４は、７セグ表示器６の動作を制御する。ホッパー駆動回路６５は、ホッパー３３の動作を制御する。
【００７３】
さらに、マイクロコンピュータ５０の出力ポートには、主制御回路４１で生成されたコマンド等の各種情報を主制御回路４１の外部に送信する際の動作を制御する主基板通信ＬＳＩ６７及び外部出力用通信ＬＳＩ６８が接続される。なお、主基板通信ＬＳＩ６７及び外部出力用通信ＬＳＩ６８は、マイクロコンピュータ５０とともに主制御回路４１の構成要素として主基板３１に搭載される。
【００７４】
主基板通信ＬＳＩ６７は、メインＣＰＵ５１が副制御回路４２に対してコマンド等の各種情報を送信する際の動作を制御するための集積回路である。なお、本実施形態では、主制御回路４１から副制御回路４２への各種情報の送信動作は、上述のように、フロントドア２ｂの裏面に取り付けられたドア中継基板３７を介して、光通信により行われる。この際、主制御回路４１及び副制御回路４２間の光通信による各種情報の通信動作は、主制御回路４１から副制御回路４２への一方向（単方向）である。また、本実施形態では、主制御回路４１及び副制御回路４２間において光ファイバーケーブルを用いた光通信システム（有線の光通信システム）を採用する例を説明したが、本発明はこれに限定されず、主制御回路４１及び副制御回路４２間の通信システムに無線通信システムを適用してもよい。
【００７５】
外部出力用通信ＬＳＩ６８は、メインＣＰＵ５１が外部のホールコンピュータに接点出力情報（リレー出力）等の情報を出力する際の動作を制御するための集積回路である。なお、本実施形態では、主制御回路４１からホールコンピュータに対して情報通信可能に接続された外部集中端子板３９への各種情報の送信動作は、上述のように、外部中継基板３８を介して、光通信により行われる。この際、主基板３１及び外部集中端子板３９間の光通信による各種情報の通信動作は、主基板３１から外部集中端子板３９への一方向（単方向）である。
【００７６】
また、図示しないが、メインＣＰＵ５１には、主基板通信ＬＳＩ６７に情報を送信可能にする第１のＵＡＲＴ（Universal Asynchronous Receiver Transmitter）が内蔵されている。さらに、図４には示さないが、メインＣＰＵ５１には、外部出力用通信ＬＳＩ６８に情報を送信可能にする第２のＵＡＲＴ（図６参照）が内蔵されている。ＵＡＲＴは、調歩同期方式により、シリアル信号をパラレル信号に変換する処理、及び、その逆方向の信号変換処理を行う回路である。また、本実施形態では、通信方式として、調歩同期式シリアル通信方式を採用した例を説明したが、本発明はこれに限定されず、クロック同期式による２線式（Ｉ２Ｃ）或いは３線式（ＳＰＩ）のシリアル通信方式、又は、パラレル通信方式を採用してもよい。
【００７７】
外部集中端子板３９は、上述のように、ホールコンピュータに情報通信可能に接続され、外部出力用通信ＬＳＩ６８から送信されたコマンド等の各種情報をホールコンピュータに出力する際に用いられる中継基板である。図４には示さないが、外部集中端子板３９は、この各種情報の出力動作を可能にするための外部端子板制御ＬＳＩ６９を有する（図６参照）。
【００７８】
［副制御回路］
本実施形態のパチスロ１では、上述のように、副制御回路４２は、ドア中継基板３７を介して光ファイバーケーブル（不図示）により主制御回路４１（主基板通信ＬＳＩ６７）に接続され、主制御回路４１から送信されるコマンドに基づいて演出内容の決定及び実行等の処理を行う。副制御回路４２は、基本的には、図５に示すように、副基板通信ＬＳＩ８０、サブＣＰＵ８１、サブＲＯＭ８２、サブＲＡＭ８３、レンダリングプロセッサ８４、描画用ＲＡＭ８５、及び、ドライバ８６を含む。さらに、副制御回路４２は、ＤＳＰ（Digital Signal Processor）９０、オーディオＲＡＭ９１、Ｄ／Ａ（Digital to Analog）変換器９２、アンプ９３、及び、可動装飾ユニット駆動回路９６を含む。
【００７９】
副基板通信ＬＳＩ８０は、メインＣＰＵ５１から主基板通信ＬＳＩ６７を介して送信されるコマンド等の各種情報を受信可能にするための集積回路である。また、副基板通信ＬＳＩ８０は、サブＣＰＵ８１に電気的に接続され、主制御回路４１から送信されるコマンド等の各種情報をサブＣＰＵ８１に出力する。なお、図示しないが、サブＣＰＵ８１には、副基板通信ＬＳＩ８０から出力される情報を受信可能にするＵＡＲＴが内蔵されている。
【００８０】
サブＣＰＵ８１は、主制御回路４１から送信されたコマンドに基づいて、サブＲＯＭ８２に記憶されている制御プログラムに従い、映像、音、光の出力制御を行う。なお、サブＲＯＭ８２は、基本的には、プログラム記憶領域及びデータ記憶領域を有する。
【００８１】
プログラム記憶領域には、サブＣＰＵ８１が実行する各種制御プログラムが記憶される。なお、プログラム記憶領域に格納される制御プログラムには、例えば、主制御回路４１との通信を制御するための主基板通信タスク、演出用乱数値を抽出して演出内容（演出データ）の決定及び登録を行うための演出登録タスク、決定した演出内容に基づいて液晶表示装置１１による映像の表示を制御するための描画制御タスク、ランプ群２１による光の出力を制御するためのランプ制御タスク、スピーカ２０Ｌ，２０Ｒによる音の出力を制御するための音声制御タスク等のプログラムが含まれる。
【００８２】
データ記憶領域には、例えば、各種データテーブルを記憶する記憶領域、各種演出内容を構成する演出データを記憶する記憶領域、映像の作成に関するアニメーションデータを記憶する記憶領域、ＢＧＭ（Back-Ground Music）や効果音に関するサウンドデータを記憶する記憶領域、光の点消灯のパターンに関するランプデータを記憶する記憶領域等の各種記憶領域が含まれる。
【００８３】
サブＲＡＭ８３は、決定された演出内容、演出データ等を登録する格納領域や、主制御回路４１から送信される内部当籤役等の各種データ等を格納する格納領域などを有する。
【００８４】
また、副制御回路４２には、図５に示すように、液晶表示装置１１、スピーカ２０Ｌ，２０Ｒ、ランプ群２１、タッチセンサ２３Ｌ，２３Ｒ、及び、可動装飾ユニット１０４等の周辺装置（演出装置）が接続される。すなわち、これらの周辺装置の動作は、副制御回路４２により制御される。
【００８５】
本実施形態では、サブＣＰＵ８１、レンダリングプロセッサ８４、描画用ＲＡＭ８５（フレームバッファを含む）及びドライバ８６は、演出内容により指定されたアニメーションデータに従って映像を作成し、該作成した映像は液晶表示装置１１により表示される。
【００８６】
サブＣＰＵ８１、ＤＳＰ９０、オーディオＲＡＭ９１、Ｄ／Ａ変換器９２及びアンプ９３は、演出内容により指定されたサウンドデータに従ってＢＧＭ等の音をスピーカ２０Ｌ，２０Ｒにより出力する。また、サブＣＰＵ８１は、演出内容により指定されたランプデータに従ってランプ群２１の点灯及び消灯を行う。
【００８７】
さらに、サブＣＰＵ８１及び可動装飾ユニット駆動回路９６は、演出内容により指定された可動装飾ユニット駆動データに従って可動装飾ユニット１０４の駆動を行う。すなわち、可動装飾ユニット１０４は、特別の演出が行われる場合に駆動され、フロントパネル１０のパネル開口１０１ａに露出される。
【００８８】
なお、タッチセンサ２３Ｌ，２３Ｒは、遊技者の手が左キャラクタ装飾部２２Ｌ又は右キャラクタ装飾部２２Ｒに接触したこと（タッチされたこと）を検出し、その検出結果を副制御回路４２に送信する。
【００８９】
［主基板及び外部集中端子板間の接続構成］
次に、図６を参照しながら、主基板３１及び外部集中端子板３９間の接続構成について説明する。図６は、主基板３１及び外部集中端子板３９間の接続形態を模式的に示したブロック図である。なお、図６では、説明を簡略化するため、主基板３１から外部集中端子板３９への各種情報の送信動作に関与する構成部のみを示す。
【００９０】
本実施形態では、図６に示すように、主基板３１内において、メインＣＰＵ５１に内蔵された第２のＵＡＲＴ７０の出力端子は、外部出力用通信ＬＳＩ６８の入力端子に電気的に接続される。また、外部出力用通信ＬＳＩ６８の出力端子は、主基板３１に実装された光通信コネクタ７１内の発光素子７１ａに電気的に接続される。
【００９１】
発光素子７１ａ（光通信コネクタ７１の送信側ポート）は、第１光ファイバーケーブル１１１を介して外部中継基板３８内の後述の光中継器１６０（図１３及び図１４参照）の受信側ポート（後述の第１光ファイバー挿入凹部１７１ｃ）に接続される。発光素子７１ａは、例えば発光ダイオード（ＬＥＤ）やレーザーダイオードなどの電光変換素子で構成される。
【００９２】
また、外部中継基板３８内の後述の光中継器１６０の送信側ポート（後述の第２光ファイバー挿入凹部１７２ｃ）は、第２光ファイバーケーブル１１２を介して外部集中端子板３９に搭載された受光素子７２ａを含む光通信コネクタ７２の受信側ポートに接続される。受光素子７２ａは、外部集中端子板３９に搭載された外部端子板制御ＬＳＩ６９の入力端子に電気的に接続される。なお、受光素子７２ａは、例えばフォトダイオード等の光電変換素子で構成される。
【００９３】
そして、外部端子板制御ＬＳＩ６９の各出力端子は、対応するリレー７３を介して外部集中端子板３９に搭載された外部出力コネクタ７４に接続される。なお、外部出力コネクタ７４は、外部のホールコンピュータに接続される。
【００９４】
［外部出力用通信ＬＳＩ及び外部端子板制御ＬＳＩの構成］
次に、図７を参照しながら、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９の各ＬＳＩの内部構成を説明する。図７は、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９の各ＬＳＩの内部構成を示すブロック図である。なお、本実施形態では、外部出力用通信ＬＳＩ６８は、外部端子板制御ＬＳＩ６９と同じ構成となるので、図７には、説明を簡略化するため、外部出力用通信ＬＳＩ６８の内部構成と外部端子板制御ＬＳＩ６９の内部構成とをまとめて記載する。図７中の括弧書きで示す符号が外部端子板制御ＬＳＩ６９の構成を示す符号であり、括弧書きの前に示す符号が外部出力用通信ＬＳＩ６８の構成を示す符号である。
【００９５】
外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９の各ＬＳＩは、図７に示すように、専用コントローラ（１２０，１４０）、設定レジスタ（１２１，１４１）、キャッシュメモリ（１２２，１４２）、ＡＥＳ（Advanced Encryption Standard）回路（１２３，１４３）、第１ＵＡＲＴ（１２４，１４４）、第２ＵＡＲＴ（１２５，１４５）、第１ＳＰＩ（Serial Peripheral Interface）（１２６，１４６）、第２ＳＰＩ（不図示）、第１マンチェスター回路（１２７，１４７）〜第４マンチェスター回路（１３０，１５０）、クロック・リセット制御回路（１３１，１５１）、及び、ＧＰＩＯ（General Purpose Input/Output）インターフェース（１３３，１５３）を有する。
【００９６】
これらの構成要素は、内部バス（１３２，１５２）を介して相互に接続される。また、第１マンチェスター回路（１２７，１４７）は、第１ＵＡＲＴ（１２４，１４４）に接続され、第２マンチェスター回路（１２８，１４８）は、第２ＵＡＲＴ（１２５，１４５）に接続される。このような外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９の各ＬＳＩは、例えばＡＳＩＣ（Application Specific Integrated Circuit）により構成される。
【００９７】
専用コントローラ（１２０，１４０）は、情報（コマンド）の送信及び受信に係る通信動作全般の制御を行う。例えば、専用コントローラ（１２０，１４０）は、ハードウェアタイマとして機能し、送受信時にタイムアウト処理を行う。
【００９８】
設定レジスタ（１２１，１４１）は、不揮発性メモリと同等の機能を有する記憶回路で構成される。設定レジスタ（１２１，１４１）には、ＡＥＳ回路（１２３，１４３）で使用される暗号化キーや通信仕様に係る設定データ等が格納される。なお、設定レジスタ（１２１，１４１）には、例えば基板実装時において１回に限り第２ＳＰＩ（不図示）を通じてデータを書き込むことができる。
【００９９】
キャッシュメモリ（１２２，１４２）は、主にバッファとして用いられる。例えば、キャッシュメモリ（１２２，１４２）には、送受信に係るデータが一時的に記憶される。クロック・リセット制御回路（１３１，１５１）は、図７に示すように、発振器（ＯＳＣ：Oscillator）からの入力信号や外部リセットによる入力信号などに基づいてクロック信号やリセット信号を生成し、送受信動作のタイミングやリセット動作を制御する。
【０１００】
ＡＥＳ回路（１２３，１４３）は、共通鍵ブロック暗号方式によりデータの暗号化及び復号化を行う回路である。なお、ＡＥＳ回路（１２３，１４３）の構成については、後で詳述する。
【０１０１】
第１ＵＡＲＴ（１２４，１４４）は、調歩同期方式によりシリアル信号をパラレル信号に変換する処理、及び、その逆方向の変換処理を行う回路である。第１ＵＡＲＴ（１２４，１４４）を用いた場合、情報の送受信動作のタイミングを計るための同期クロック信号線を設ける必要がなくなる。
【０１０２】
また、第１ＵＡＲＴ（１２４，１４４）は、送受信時のエラー（物理層エラー）を検出する機能を有し、エラー発生時には、その旨を伝える信号を専用コントローラ（１２０，１４０）に出力する。なお、第１ＵＡＲＴ（１２４，１４４）で検出されるエラーの種類には、パリティエラー、オーバーランエラー、フレーミングエラー等がある。パリティエラーは、受信したデータのパリティビットに誤りがあるときに発生する。オーバーランエラーは、受信データバッファ（キャッシュメモリ（１２２，１４２））に格納されたデータを専用コントローラ（１２０，１４０）が取り出す前に、次のデータを受信したときに発生する。フレーミングエラーは、ストップビットを受信すべきタイミングで、ストップビットの論理値を受信できなかったときに発生する。
【０１０３】
第２ＵＡＲＴ（１２５，１４５）は、第１ＵＡＲＴ（１２４，１４４）と同様の回路で構成され、同様の機能を有する。それゆえ、ここでは、第２ＵＡＲＴ（１２５，１４５）についての説明は省略する。なお、本実施形態では、メインＣＰＵ５１に内蔵される第２のＵＡＲＴ７０（図６参照）もまた、第１ＵＡＲＴ（１２４，１４４）と同様の回路で構成され、同様の機能を有する。
【０１０４】
第１ＳＰＩ（１２６，１４６）は、同期方式のシリアル通信用インターフェース回路である。第１ＳＰＩ（１２６，１４６）は、非同期方式のシリアル通信用インターフェースに比べて高速にデータを送受信することができる。第１ＳＰＩ（１２６，１４６）には、複数のデバイスが接続可能である。本実施形態において、第１ＳＰＩ（１２６，１４６）は、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９の各ＬＳＩの拡張機能として予備的に設けられている。
【０１０５】
第２ＳＰＩ（不図示）には、設定レジスタ（１２１，１４１）に対して暗号化キーや設定データなどを書き込む際に用いる専用端子が設けられる。すなわち、第２ＳＰＩは、暗号化キーや設定データなどの書き込みデバイス専用の接続回路として使用される。第２ＳＰＩのそれ以外の構成及び機能は、第１ＳＰＩ（１２６，１４６）の対応する構成及び機能と同様であるので、ここでは、それらの構成及び機能についての説明は省略する。
【０１０６】
第１マンチェスター回路（１２７，１４７）は、二相位相偏移変調（ＢＰＳＫ：Binary Phase-Shift Keying）方式（マンチェスター変調方式）によりデジタル形式のシリアルデータを変調（符号化）及び復調（復号化）する回路である。第１マンチェスター回路（１２７，１４７）は、連続する「０」又は「１」からなる比較的長いストリングが含まれない任意のビット列からなるシリアルデータを変調し、また、変調されたシリアルデータから元のビット列からなるデジタルデータを復調する。第１マンチェスター回路（１２７，１４７）は、変調の際に用いるクロックレートをシリアルデータ内に埋め込むことができる。なお、マンチェスター変調方式によるデータの変復調動作については、後で詳述する。
【０１０７】
第２マンチェスター回路（１２８，１４８）、第３マンチェスター回路（１２９，１４９）及び第４マンチェスター回路（１３０，１５０）は、それぞれ、第１マンチェスター回路（１２７，１４７）と同様の機能を有し、該共通する機能についての説明は省略する。
【０１０８】
なお、第１マンチェスター回路（１２７，１４７）は、図７に示すように、第１ＵＡＲＴ（１２４，１４４）と一対にして構成され、第１ＵＡＲＴ（１２４，１４４）を介してデータを送受信することができる。第２マンチェスター回路（１２８，１４８）は、第２ＵＡＲＴ（１２５，１４５）と一対にして構成され、第２ＵＡＲＴ（１２５，１４５）を介してデータを送受信することができる。
【０１０９】
第３マンチェスター回路（１２９，１４９）は、第１ＳＰＩ（１２６，１４６）を介してデータの送受信が可能になるように構成される。また、第４マンチェスター回路（１３０，１５０）は、その他の回路と組み合わされずに独立して設けられた回路であり、単独でデータの送受信が可能な構成を有する。
【０１１０】
ＧＰＩＯインターフェース（１３３，１５３）は、ＡＥＳ回路（１２３，１４３）において受信データが復号された後に生成される、受信コマンドに対応するコンポジット信号を各リレー７３（図６参照）を介して外部出力コネクタ７４に供給する際のインターフェース回路である。
【０１１１】
［ＡＥＳ回路の構成］
次に、図８を参照して、ＡＥＳ回路（１２３，１４３）の構成について説明する。図８は、ＡＥＳ回路（１２３，１４３）の構成を示す模式図である。なお、上述のように、本実施形態では、外部出力用通信ＬＳＩ６８は、外部端子板制御ＬＳＩ６９と同じ構成であるので、図８には、説明を簡略化するため、外部出力用通信ＬＳＩ６８内のＡＥＳ回路１２３の構成と外部端子板制御ＬＳＩ６９内のＡＥＳ回路１４３の構成とをまとめて記載する。図８中の括弧書きで示す符号が外部端子板制御ＬＳＩ６９内のＡＥＳ回路１４３の構成を示す符号であり、括弧書きの前に示す符号が外部出力用通信ＬＳＩ６８内のＡＥＳ回路１２３の構成を示す符号である。
【０１１２】
ＡＥＳ回路（１２３，１４３）は、ハードウェア構成として、ＡＥＳ暗号化アルゴリズムに基づく機能ブロックと、ＡＥＳ暗号化アルゴリズムの逆関数であるＡＥＳ復号化アルゴリズムに基づく機能ブロックとを備える。ＡＥＳ暗号化アルゴリズムは、共通鍵を使って平文データを暗号化し、ＡＥＳ復号化アルゴリズムは、同じ共通鍵を使って暗号化したデータを元の平文データに戻す。
【０１１３】
ＡＥＳ暗号化アルゴリズムは、共通鍵暗号方式の代表的な暗号化アルゴリズムである。ＡＥＳ暗号化アルゴリズムでは、鍵長は、１２８ビット、１９２ビット及び２５６ビットの中から選択可能であり、暗号は、ブロック長が例えば１２８ビットであるＳＰＮ（Substitution Permutation Network）構造のブロック暗号である。一般的なブロック暗号は、実装コストの効率化を図るため、同一のラウンド関数を繰り返す繰返し暗号で構成され、ＳＰＮ構造は、繰返し暗号の代表的な構成法である。また、ブロック暗号とは、共通鍵暗号の一種であり、固定長のデータ単位毎に処理される暗号の総称である。なお、ビット単位やバイト単位で処理される暗号は、ストリーム暗号と称される。
【０１１４】
ＡＥＳ回路（１２３，１４３）は、所定ラウンド数の行列演算操作をステップ単位に繰り返し実行する機能ブロックにより構成される。具体的には、ＡＥＳ回路（１２３，１４３）は、図８に示すように、ステップとして、バイトサブステップ（１２３ａ，１４３ａ）、行シフトステップ（１２３ｂ，１４３ｂ）、列混合ステップ（１２３ｃ，１４３ｃ）及びラウンド鍵追加ステップ（１２３ｄ，１４３ｄ：最終ステップ）を有し、各ステップがこの順で繰り返し実行される。なお、これらのステップが繰り返し実行される回数（ラウンド数）は、鍵長によって異なるが、鍵長が１２８ビットである場合にはラウンド数は１１となり、鍵長が１９２ビットである場合にはラウンド数は１３となり、鍵長が２５６ビットである場合にはラウンド数は１５となる。ただし、いずれの場合においても最終ラウンドでは、列混合ステップ（１２３ｃ，１４３ｃ）は実行されない。
【０１１５】
最初に実行される、バイトサブステップ（１２３ａ，１４３ａ）では、固定長の入力データが例えば４行４列からなる１６個のバイトデータに区分され、各バイトデータがＳボックスによって置換される。なお、Ｓボックスは、共通鍵ブロック暗号方式の基本的な関数をハードウェアにより実現したものであり、平文と暗号文との相関性（線形性）を壊すための仕組みを提供する。Ｓボックスは、差分暗号解読に対する耐性に優れており、また、線形暗号解読による近似を防止することにおいても優れている。
【０１１６】
次いで実行される、行シフトステップ（１２３ｂ，１４３ｂ）では、行及び列からなるバイトデータのうちの各行のバイトデータが所定のアルゴリズムに基づいて行方向にシフトされる。このような行シフトステップ（１２３ｂ，１４３ｂ）は、各行の異なるバイトデータがその他の行において対応するバイトデータと相互作用しないようにする仕組みを提供する。
【０１１７】
次いで実行される、列混合ステップ（１２３ｃ，１４３ｃ）では、行シフトステップ（１２３ｂ，１４３ｂ）を経た各列のバイトデータがガロア体演算に基づく行列により乗算される。このような列混合ステップ（１２３ｃ，１４３ｃ）は、各列におけるバイトデータが他のバイトデータに影響を与えるようにする仕組みを提供する。
【０１１８】
そして、最後に実行される、ラウンド鍵追加ステップ（１２３ｄ，１４３ｄ）では、設定レジスタ（１２１，１４１）に格納された暗号化キー（公開鍵）を所定のアルゴリズムに基づいて変換し、変換したデータがラウンド鍵として次のラウンドに渡される。そして、ラウンド鍵追加ステップ（１２３ｄ，１４３ｄ）では、ラウンドごとに異なるラウンド鍵と、列混合ステップ（１２３ｃ，１４３ｃ）又は行シフトステップ（１２３ｂ，１４３ｂ）を経た各バイトデータとの排他的論理和の演算が行われる。なお、ラウンド鍵に対してオリジナル鍵となる暗号化キー（公開鍵）やＡＥＳ回路（１２３，１４３）に関する設定データ等は、例えば基板実装時において１回に限り、第２ＳＰＩ（不図示）を介して設定レジスタ（１２１，１４１）に書き込まれる。
【０１１９】
上記構成のＡＥＳ回路（１２３，１４３）を用いた場合、上述したバイトサブステップ（１２３ａ，１４３ａ）、行シフトステップ（１２３ｂ，１４３ｂ）、列混合ステップ（１２３ｃ，１４３ｃ）及びラウンド鍵追加ステップ（１２３ｄ，１４３ｄ）がこの順で所定ラウンド数繰り返し実行されることにより、暗号化されたデータが出力される。そして、暗号化されたデータは、ＡＥＳ回路（１２３，１４３）による上述したＡＥＳ暗号化アルゴリズムとは逆のＡＥＳ復号化アルゴリズムにより元の平文データに変換（復号）される。この場合、外部出力用通信ＬＳＩ６８から外部端子板制御ＬＳＩ６９に送信されるデータは、ＡＥＳ暗号化されたデータとなるので、解読され難くなる。それゆえ、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９間の通信区間では、ＡＥＳ暗号化により通信ゴトを防止することが可能になる。
【０１２０】
［外部出力用通信ＬＳＩ及び外部端子板制御ＬＳＩの変復調動作］
次に、図９を参照しながら、外部出力用通信ＬＳＩ６８における送信データの変調動作、及び、外部端子板制御ＬＳＩ６９における受信データの変調動作の概要を説明する。なお、図９は、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９間におけるデータの変復調動作のフローを示す図である。
【０１２１】
上述のように、本実施形態ではマンチェスター回路において、マンチェスター方式（ＢＰＳＫ方式）によりデジタル形式のシリアルデータを変調（符号化）及び復調（復号化）する。
【０１２２】
マンチェスター変調方式では、基本的に、デジタル入力値の「１」及び「０」からなるバイナリ状態が遷移として定義付けられ、シリアルデータとして入力される信号（図９中の信号２１１参照）の立上りエッジ及び立下りエッジに対し、デジタル出力値としてロジックレベルの「０」及び「１」、あるいはその逆のロジックレベルを割り当てることにより、変調されたシリアルデータ（図９中の信号２１２参照）を生成する。復調の際には、変調とは逆の手順で復調を行い、デジタル入力値としてロジックレベルの「０」及び「１」に対して、出力すべき信号に立上りエッジ及び立下りエッジ、あるいはその逆の信号波形を割り当てることにより、復調されたシリアルデータ（図９中の信号２１３参照）を生成する。
【０１２３】
本実施形態では、外部出力用通信ＬＳＩ６８の第２マンチェスター回路１２８においてデータの変調処理が行われ、該変調された送信データは、外部端子板制御ＬＳＩ６９の第２マンチェスター回路１４８で受信され復調される。それゆえ、外部出力用通信ＬＳＩ６８の第２マンチェスター回路１２８は、図９に示すように、主にマンチェスター変調回路として機能し、外部端子板制御ＬＳＩ６９の第２マンチェスター回路１４８は、主にマンチェスター復調回路として機能する。
【０１２４】
変調回路となる第２マンチェスター回路１２８は、同期用のクロック信号２１０と、入力される変調前のシリアルデータ２１１との排他的論理和をとる。その結果、変調されたシリアルデータ２１２が第２マンチェスター回路１２８（マンチェスター変調回路）で生成され出力される。そして、変調されたシリアルデータ２１２は、光ファイバーケーブルを介して送信される。
【０１２５】
一方、復調回路となる第２マンチェスター回路１４８は、同期用のクロック信号２１０と、光ファイバーケーブルを介して受信された変調後のシリアルデータ２１２との排他的論理和をとる。その結果、変調前のシリアルデータ２１１と同様の波形を有するシリアルデータ２１３（復調されたシリアルデータ）が第２マンチェスター回路１４８（マンチェスター復調回路）で生成され出力される。このような構成及び動作可能な第２マンチェスター回路（１２８，１４８）を用いることにより、デジタルデータを比較的安価に送受信することができる。
【０１２６】
なお、本実施形態では、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９間（主基板３１及び外部集中端子板３９間）において、光ファイバーケーブルを用いた光通信システム（有線の光通信システム）を採用する例を説明したが、本発明はこれに限定されない。各ＬＳＩ内のマンチェスター回路は、一般的に無線伝送に適しているので、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９間の通信システムに無線通信システムを適用してもよい。
【０１２７】
［主基板及び外部集中端子板間のデータ通信］
次に、図６〜図１０を参照しながら、主基板３１及び外部集中端子板３９間（メインＣＰＵ５１及びホールコンピュータ２００間）におけるデータ通信の概要を説明する。なお、図１０は、メインＣＰＵ５１及びホールコンピュータ２００間におけるデータの通信フロー及び通信仕様の一例を示す図である。
【０１２８】
主基板３１において、まず、メインＣＰＵ５１は、コマンドを含むデータ（平文データ）を外部出力用通信ＬＳＩ６８に供給する。次いで、外部出力用通信ＬＳＩ６８は、該供給されたデータに対して物理層エラーの検出処理等を行う。次いで、ＡＥＳ回路１２３は、物理層エラーの検出処理等が行われたデータに対して暗号化処理を行い、暗号データを生成する。
【０１２９】
次いで、ＡＥＳ回路１２３は、暗号データ（暗号化されたデータ）を、第２ＵＡＲＴ１２５を介して第２マンチェスター回路１２８に出力する。次いで、第２マンチェスター回路１２８は、暗号データを変調する。なお、この変調された暗号データは、コマンドを含むシリアルデータで構成される。そして、外部出力用通信ＬＳＩ６８は、変調された暗号データ（送信データ）を、主基板３１に実装された光通信コネクタ７１内の発光素子７１ａに出力する。
【０１３０】
次いで、発光素子７１ａは、変調された暗号データ（シリアルデータ）に基づいて点滅動作し、変調された暗号データを光信号に変換する。そして、発光素子７１ａは、該変換された光信号を、光通信コネクタ７１の送信側ポートに装着された、主基板３１及び外部中継基板３８間を繋ぐ第１光ファイバーケーブル１１１（第１光伝送手段）の一方の端面（主基板側端面）に出力する。
【０１３１】
次いで、第１光ファイバーケーブル１１１に供給された光信号は、第１光ファイバーケーブル１１１の他方の端面（光中継器側端面）が装着された外部中継基板３８内の光中継器１６０に出力される。次いで、光中継器１６０は、該入力された光信号を、光中継器１６０に接続された外部中継基板３８及び外部集中端子板３９間を繋ぐ第２光ファイバーケーブル１１２（第２光伝送手段）の一方の端面（光中継器側端面）を介して、該第２光ファイバーケーブル１１２に出力する。なお、この際の光中継器１６０の中継動作については、後で詳述する。
【０１３２】
次いで、光中継器１６０により中継された変調された暗号データに対応する光信号は、外部集中端子板３９の光通信コネクタ７２の受信側ポートに装着された第２光ファイバーケーブル１１２の他方の端面（外部集中端子板側端面）を介して、光通信コネクタ７２内の受光素子７２ａに出力される。
【０１３３】
次いで、受光素子７２ａは、該受信した光信号を電気信号（変調された暗号データ）に変換し、該変換した電気信号を外部端子板制御ＬＳＩ６９の第２マンチェスター回路１４８に出力する。次いで、第２マンチェスター回路１４８は、該入力された電気信号（変調された暗号データ）を復調し、該復調されたデータ（暗号データ）を第２ＵＡＲＴ１４５を介してＡＥＳ回路１４３に出力する。次いで、ＡＥＳ回路１４３は、該復調データ（暗号データ）を復号し、該復号されたデータ（平文データ）に基づいて受信したコマンドに対応するコンポジット信号を生成する。そして、外部端子板制御ＬＳＩ６９は、該生成されたコンポジット信号を、ＧＰＩＯインターフェース１５３の各出力ポートから各リレー７３を介して外部出力コネクタ７４に供給する。なお、ここでいうコンポジット信号の「コンポジット」は、単に複数という意味、又は、用途の異なる信号線の集まりという意味で用いられる。すなわち、本明細書でいう「コンポジット信号」とは、映像技術の分野で用いられるコンポジット映像信号ではなく、単なる複合信号のことである。
【０１３４】
また、外部出力コネクタ７４には、ホールコンピュータ２００が接続されており、ホールコンピュータ２００には、外部端子板制御ＬＳＩ６９から出力されたコンポジット信号によりデータが伝達される。そして、ホールコンピュータ２００では、外部集中端子板３９から伝達されたデータに基づいて各種の解析処理が行われる。本実施形態では、このようにして、メインＣＰＵ５１及びホールコンピュータ２００間において、データの受け渡しが行われる。
【０１３５】
なお、本実施形態では、上述したメインＣＰＵ５１及びホールコンピュータ２００間におけるデータの通信動作において、メインＣＰＵ５１から外部出力用通信ＬＳＩ６８に送信されるコマンドを、図１０に示すように、２Ｂｙｔｅの平文データとし、その際の通信速度（ボーレート）を、１９２００ｂｐｓとする。この通信仕様は、メインＣＰＵ５１及び外部出力用通信ＬＳＩ６８間の通信仕様、具体的には、メインＣＰＵ５１の処理スペックに応じて決定されるので、その通信仕様が変われば、メインＣＰＵ５１及びホールコンピュータ２００間における平文データのデータ長及び通信速度も変化する。
【０１３６】
また、本実施形態では、外部出力用通信ＬＳＩ６８から外部端子板制御ＬＳＩ６９に送信される外部出力用データは、暗号化及びマンチェスター変調された１Ｂｙｔｅのデータであり、その際の通信速度を、１１５２００ｂｐｓとする。この通信仕様は、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９間の通信仕様、具体的には、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９、並びに、ホールコンピュータ２００の処理スペックに応じて決定されるので、その通信仕様が変われば、外部出力用通信ＬＳＩ６８及び外部端子板制御ＬＳＩ６９間における外部出力用データのデータ長及び通信速度も変化する。
【０１３７】
さらに、本実施形態では、外部端子板制御ＬＳＩ６９からホールコンピュータ２００に出力されるパラレル信号は、複数の信号で構成される。なお、外部出力用通信ＬＳＩ６８から外部端子板制御ＬＳＩ６９に送信される外部出力用データは、マンチェスター変調処理が施されることなく暗号化処理のみが施されたデータであってもよい。この場合、主基板３１から外部集中端子板３９へのデータ転送を効率よく実行することができる。
【０１３８】
［主基板から外部中継基板への送信データ］
次に、図１１を参照しながら、メインＣＰＵ５１（主基板３１）から外部出力用通信ＬＳＩ６８（外部中継基板３８）に送信されるコマンドの構成及び種別について説明する。なお、図１１は、メインＣＰＵ５１から外部出力用通信ＬＳＩ６８に送信されるコマンドの種別と、各種別におけるコマンドの構成との対応関係をまとめた表である。
【０１３９】
本実施形態では、各コマンドは、コマンド種別を示す１Ｂｙｔｅのコマンド情報（ＣＭＤ）と、これに付随して送信されるパラメータを示す１Ｂｙｔｅの設定データ（ＤＡＴＡ）とのセットで構成される。
【０１４０】
コマンド情報（ＣＭＤ）は１６進数で表記される。具体的には、メダル投入を示すメダルインコマンドは、「９０Ｈ」で表され、メダルの払出を示すメダルアウトコマンドは、「Ａ０Ｈ」で表される。遊技等に係る各種情報を単に外部出力することを示す外部出力コマンドは、「Ｂ０Ｈ」で表され、該各種情報を、メダルアウトコマンドの出力終了後に続いて外部出力することを示す外部出力チェーンコマンドは、「Ｂ１Ｈ」で表される。遊技等に係る各種情報を所定時間継続して外部出力することを示す外部出力ＯＮコマンドは、「Ｂ２Ｈ」で表され、該各種情報をメダルアウトコマンドの出力終了後であって、且つ、所定時間継続して外部出力することを示す外部出力ＯＮチェーンコマンドは、「Ｂ３Ｈ」で表される。また、遊技等に係る各種情報を所定時間継続して外部出力オフ状態とすることを示す外部出力ＯＦＦコマンドは、「Ｂ４Ｈ」で表され、該各種情報をメダルアウトコマンドの出力終了後であって、且つ、所定時間継続して外部出力オフ状態とすることを示す外部出力ＯＦＦチェーンコマンドは、「Ｂ５Ｈ」で表される。さらに、セキュリティに係る情報を外部出力することを示すセキュリティコマンドは、「Ｃ０Ｈ」で表される。
【０１４１】
なお、外部出力に係るコマンド「Ｂ０Ｈ」〜「Ｂ５Ｈ」には、例えば遊技状態や入賞などに関する情報が一般的に割り当てられるが、本発明はこれに限定されず、例えばパチスロ１の機種毎に必要な各種情報を適宜定めることができる。また、セキュリティコマンド「Ｃ０Ｈ」には、例えば、ドア開検知及び設定変更開始を示す情報に加え、メインＲＡＭ５３のサム異常、投入メダル通過時間、投入メダル通過チェック、投入メダル逆行、補助庫満杯、ホッパーエンプティ、ホッパージャム、イリーガルヒット（当籤役と入賞役とが異なる不正入賞）等のセキュリティ情報が割り当てられる。
【０１４２】
メダルインコマンド「９０Ｈ」の設定データには、メダル投入枚数を示す数値がセットされる。メダルアウトコマンド「Ａ０Ｈ」の設定データには、メダル払出枚数を示す数値がセットされる。外部出力に係るコマンド「Ｂ０Ｈ」〜「Ｂ５Ｈ」の設定データの下位４ビットには、その種別を示す情報として外部信号１〜４がセットされる。外部出力コマンド「Ｂ０Ｈ」及び外部出力チェーンコマンド「Ｂ１Ｈ」の設定データの上位４ビットは、未使用となる。外部出力ＯＮコマンド「Ｂ２Ｈ」、外部出力ＯＮチェーンコマンド「Ｂ３Ｈ」、外部出力ＯＦＦコマンド「Ｂ４Ｈ」及び外部出力ＯＦＦチェーンコマンド「Ｂ５Ｈ」の上位４ビットには、時間設定を示す数値（時間設定値）として０〜７がセットされる。セキュリティコマンド「Ｃ０Ｈ」の設定データの上位４ビットには、時間設定を示す数値（時間設定値）として０〜７が任意にセット可能であり、下位４ビットのうちの最下位ビット（Ｂｉｔ０）には、セキュリティ情報の有無情報（１／０）がセットされる。
【０１４３】
なお、本実施形態では、時間設定値「１」当たりの実時間は、予め、例えば５００ｍｓ程度に定められている。また、本実施形態では、コマンド情報（ＣＭＤ）の最上位ビット（Ｂｉｔ７）には、必ずオン情報（１）がセットされるが、設定データ（ＤＡＴＡ）の最上位ビット（Ｂｉｔ７）には、必ずオフ情報（０）がセットされ、外部出力用通信ＬＳＩ６８は、１バイト単位で受信処理を実行する構成になっている。これにより、外部出力用通信ＬＳＩ６８は、メインＣＰＵ５１から受信したコマンドをコマンド情報（ＣＭＤ）と設定データ（ＤＡＴＡ）とに振り分けながら効率よくデータ通信処理を行うことができる。
【０１４４】
上記コマンドを受信した外部出力用通信ＬＳＩ６８は、受信したコマンドから外部出力用データ（送信データ）を生成し、該外部出力用データを所定のタイミングで外部端子板制御ＬＳＩ６９に送信するために、複数のワーキングエリア及び複数のソフトウェアタイマの領域をキャッシュメモリ１２２内に確保する。なお、ワーキングエリアとしては、現時点で外部出力すべき外部出力用データの出力状態をセットするための出力状態エリア、外部出力用データの出力状態を編集するための出力編集エリア、チェーンコマンドに係る外部出力用データを格納するためのチェーンエリア、外部出力ＯＮチェーンコマンドに係る外部出力用データを格納するための外部出力ＯＮエリア、外部出力ＯＦＦチェーンコマンドに係る外部出力用データを格納するための外部出力ＯＦＦエリア、外部出力ＯＮコマンド（チェーン含む）の設定時間後に外部出力用データの出力状態を復帰させるための外部出力ＯＮ計測後復帰エリア、外部出力ＯＦＦコマンド（チェーン含む）の設定時間後に外部出力用データの出力状態を復帰させるための外部出力ＯＦＦ計測後復帰エリア、セキュリティコマンドの設定時間後に外部出力用データの出力状態を復帰させるためのセキュリティ計測後復帰エリアがある。
【０１４５】
［外部中継基板及び光中継器の概略構成］
次に、図１２を参照しながら、外部中継基板３８及びそれに実装される光中継器１６０の概略構成を説明する。図１２は、外部中継基板３８及び光中継器１６０の概略構成を示すブロック図である。
【０１４６】
外部中継基板３８は、主基板３１及び外部集中端子板３９間を光ファイバーケーブルを介して接続するための中継基板であり、外部中継基板３８には、光ファイバーケーブルを中継するための光中継器１６０（光中継手段）が実装される。そして、光中継器１６０は、主基板３１に接続された第１光ファイバーケーブル１１１から伝送された光信号を受信し、該受光した光信号を外部集中端子板３９に接続された第２光ファイバーケーブル１１２に送信する。
【０１４７】
なお、本実施形態では、第１光ファイバーケーブル１１１及び第２光ファイバーケーブル１１２として、市販等されている一般的な光ファイバーケーブルを使用することができ、例えばプラスチック光ファイバ（ＰＯＦ）等を用いることができる。また、各光ファイバーケーブルは、後述の図１４に示すように、芯線と、該芯線の周囲を覆う被覆部とで構成され、芯線は、コアと該コアの外側に設けられたクラッドとで構成される。
【０１４８】
光中継器１６０は、光信号の中継動作を可能にするため、図１２に示すように、受光素子１６４（光電変換器）と、発光素子１６５（電光変換器）と、中継回路１６６とを備える。なお、光中継器１６０は、光中継器１６０が外部中継基板３８に実装された際に、光中継器１６０に設けられた後述の電源ピン部を介して外部中継基板３８から供給される電力により作動する。
【０１４９】
受光素子１６４は、第１光ファイバーケーブル１１１を介して主基板３１から伝送された光信号を受信し、該受信した光信号を電気信号に変換する。そして、受光素子１６４は、変換した電気信号を中継回路１６６に出力する。なお、本実施形態では、受光素子１６４をフォトダイオードで構成する。
【０１５０】
発光素子１６５は、中継回路１６６から出力された電気信号に基づいて発光することにより光信号を復元し、該復元した光信号を外部集中端子板３９に接続された第２光ファイバーケーブル１１２に出力する。なお、本実施形態では、発光素子１６５を、発光ダイオード（ＬＥＤ）で構成するが、本発明はこれに限定されず、例えばレーザーダイオードやその他の電光変換素子などで構成してもよい。
【０１５１】
中継回路１６６は、受光素子１６４で変換された電気信号を発光素子１６５に一方向に伝送可能な回路であれば、任意の回路で構成することができる。例えば、本実施形態では、後述のように、中継回路１６６は、主に、受光素子１６４の受信ＩＣ（Integrated Circuit）１８１及び発光素子１６５のドライバＩＣ１８２、並びに、両ＩＣを電気的に接続するデータリード線１７５で構成される。また、例えば、発光素子１６５による光信号の復元をより正確に実行させるために、中継回路１６６が、さらに、電気信号を増幅する機能を備えていてもよい。
【０１５２】
ここで、光中継器１６０における光信号の中継動作の概要を説明する。まず、受光素子１６４が、光信号として「０（消光）」及び「１（発光）」の２値で構成される光パルス信号を第１光ファイバーケーブル１１１を介して受信すると、受光素子１６４は、この光信号を光電変換により電気信号に変換し、該変換した電気信号を中継回路１６６に出力する。次いで、中継回路１６６は、変換された電気信号に基づいて、「０（ローレベル）」及び「１（ハイレベル）」の２値で構成される電気パルス信号を生成し、該電気パルス信号を発光素子１６５に出力する。そして、発光素子１６５は、中継回路１６６から出力された電気パルス信号に基づいて、発光及び消光する（点滅する）。この結果、発光素子１６５により、受光素子１６４で受信された光パルス信号と同様の波形を有する光パルスが生成され、該光パルス信号（光信号）が第２光ファイバーケーブル１１２に出力される。
【０１５３】
［光中継器の構成］
次に、図１３及び図１４を参照しながら、本実施形態のパチスロ１で用いる光中継器１６０の一構成例を説明する。なお、図１３は、本実施形態の光中継器１６０における、光ファイバーケーブルの挿入方向に沿った概略断面図であり、図１４は、光中継器１６０に光ファイバーケーブルが装着された場合の概略断面図である。
【０１５４】
光中継器１６０は、図１３に示すように、光中継器本体１６１と、光中継器筐体１６２（筐体部）と、封止部材１６３とを備える。光中継器本体１６１は、図１２で説明した受光素子１６４、発光素子１６５及び中継回路１６６を含む部材である。なお、光中継器本体１６１の構成については後で詳述する。
【０１５５】
光中継器筐体１６２は、光中継器本体１６１を内部に封入して保持するとともに、光中継器本体１６１に装着された第１光ファイバーケーブル１１１及び第２光ファイバーケーブル１１２を保持する略筒状の筐体部材である。
【０１５６】
なお、光中継器筐体１６２は、一般的な硬質のプラスチック材料で形成することができるが、本実施形態では、光中継器本体１６１に対する電磁波（外来ノイズも含む）の干渉を防止するために、光中継器筐体１６２を、導電性を有するプラスチック材料、又は、電磁波を遮蔽するための金属遮蔽部が内部に埋め込まれた非導電性プラスチック部材で構成する。すなわち、本実施形態では、光中継器筐体１６２は、電磁波の遮蔽機能を備える。
【０１５７】
また、光中継器筐体１６２を導電性プラスチック材料で形成する場合、導電性プラスチック材料としては、例えば、ポリアセチレン、ポリピロール、ポリチオフェン、ポリアニリン等を用いることができる。ポリピロール、ポリチオフェン及びポリアニリンは電気化学的重合（電界重合）法により生成することができ、ポリアセチレンは化学的重合（触媒重合）法により生成することができる。さらに、導電性プラスチック材料としては、汎用のプラスチック材料に無機物質を中心とする導電体を添加して、電気・電子機能を備えた複合導電性プラスチック材料を用いてもよい。
【０１５８】
光中継器筐体１６２の内部には、図１３に示すように、第１光ファイバーケーブル１１１を保持するための第１光ファイバー挿入穴１６２ａ（第１装着部）、第２光ファイバーケーブル１１２を保持するための第２光ファイバー挿入穴１６２ｂ（第２装着部）、及び、光中継器本体１６１を内部に収納するための本体収納凹部１６２ｃ（収納部）が形成される。
【０１５９】
第１光ファイバー挿入穴１６２ａは、略筒状の光中継器筐体１６２の一方（図１３では左側）の端部から本体収納凹部１６２ｃの一方の側壁部まで延在して形成された、開口形状が円形の貫通穴である。この第１光ファイバー挿入穴１６２ａには、主基板３１及び外部中継基板３８間を繋ぐ第１光ファイバーケーブル１１１の発光側の先端部分が挿入される。それゆえ、第１光ファイバー挿入穴１６２ａの開口径のサイズは、第１光ファイバーケーブル１１１の外径サイズより若干大きなサイズになる。
【０１６０】
第２光ファイバー挿入穴１６２ｂは、略筒状の光中継器筐体１６２の他方（図１３では右側）の端部から本体収納凹部１６２ｃの他方の側壁部まで延在して形成された、開口形状が円形の貫通穴である。この第２光ファイバー挿入穴１６２ｂには、外部中継基板３８及び外部集中端子板３９間を繋ぐ第２光ファイバーケーブル１１２の受光側の先端部分が挿入される。それゆえ、第２光ファイバー挿入穴１６２ｂの開口径のサイズは、第２光ファイバーケーブル１１２の外径サイズより若干大きなサイズになる。
【０１６１】
なお、第２光ファイバーケーブル１１２の外径サイズが第１光ファイバーケーブル１１１の外径と同じサイズである場合には、第２光ファイバー挿入穴１６２ｂの開口径のサイズは、第１光ファイバー挿入穴１６２ａの開口径と同じサイズに設定される。一方、第２光ファイバーケーブル１１２の外径サイズが第１光ファイバーケーブル１１１の外径と異なるサイズである場合には、第２光ファイバー挿入穴１６２ｂの開口径のサイズは、第１光ファイバー挿入穴１６２ａの開口径と異なるサイズに設定される。すなわち、各光ファイバー挿入穴の開口径サイズは、挿入される光ファイバーケーブルの外径サイズに応じて適宜別個に設定することができる。
【０１６２】
本体収納凹部１６２ｃは、光中継器１６０を外部中継基板３８に実装する際に外部中継基板３８と対向する光中継器筐体１６２の面（図１３では下面）から該面とは反対側の面（図１３では上面）付近まで延在して形成された凹部である。本実施形態では、本体収納凹部１６２ｃの外壁形状は、図１３に示すように、光中継器本体１６１の後述する第１リードフレーム１７１及び第２リードフレーム１７２、並びに、これらのリードフレームの上部に露出した各種リード線の屈曲部（例えば後述の電源線屈曲部１７３ｂ等）を含む部分の外観形状と略同様の形状を有する。それゆえ、光中継器本体１６１が本体収納凹部１６２ｃに収納された場合には、光中継器本体１６１の構成部分のうち、各リードフレームの下部から突出した各種リード線のピン部（例えば後述の電源ピン部１７３ａ，１７３ｃ等）は、光中継器筐体１６２内に封入されずに、外部に露出した状態となる。
【０１６３】
また、本実施形態では、本体収納凹部１６２ｃのサイズ（開口寸法、深さ寸法等）は、光中継器本体１６１の上記外観形状のサイズより若干大きくなるように設定される。この結果、光中継器本体１６１が本体収納凹部１６２ｃに収納された場合には、図１３に示すように、光中継器本体１６１と、本体収納凹部１６２ｃの壁面との間には隙間が生成され、各リードフレームの上部に露出した各種リード線の屈曲部が本体収納凹部１６２ｃの底面（図１３では上面）と接触しないようにすることができる。この場合、光中継器筐体１６２を導電性を有するプラスチック材料で形成しても、リード線間の短絡を防止することができる。
【０１６４】
封止部材１６３は、光中継器本体１６１を本体収納凹部１６２ｃに挿入した後、本体収納凹部１６２ｃの開口部を封止するための部材である。封止部材１６３で本体収納凹部１６２ｃの開口部を封止することにより、光中継器本体１６１が光中継器筐体１６２内に封入される。
【０１６５】
なお、本実施形態では、図１３に示すように、光中継器本体１６１が光中継器筐体１６２内に封入された際に、第１光ファイバー挿入穴１６２ａの中心軸、第２光ファイバー挿入穴１６２ｂの中心軸、後述の第１リードフレーム１７１の第１光ファイバー挿入凹部１７１ｃの底面（開口面）の中心、後述の第２リードフレーム１７２の第２光ファイバー挿入凹部１７２ｃの底面（開口面）の中心、光中継器本体１６１内に封入された受光素子１６４の受光面の中心、及び、光中継器本体１６１内に封入された発光素子１６５の発光面の中心が、略同軸上に配置されるように、第１光ファイバー挿入穴１６２ａ、第２光ファイバー挿入穴１６２ｂ及び本体収納凹部１６２ｃが光中継器筐体１６２の内部に形成される。
【０１６６】
それゆえ、図１４に示すように、主基板３１及び外部中継基板３８間を繋ぐ第１光ファイバーケーブル１１１の発光側の先端部分を光中継器１６０の第１光ファイバー挿入穴１６２ａ及び後述の第１光ファイバー挿入凹部１７１ｃに挿入すると、第１光ファイバーケーブル１１１の発光側の端面の中心が受光素子１６４の受光面の中心と対向した状態が生成される。また、図１４に示すように、外部中継基板３８及び外部集中端子板３９間を繋ぐ第２光ファイバーケーブル１１２の受光側の先端部分を光中継器１６０の第２光ファイバー挿入穴１６２ｂ及び後述の第２光ファイバー挿入凹部１７２ｃに挿入すると、第２光ファイバーケーブル１１２の受光側の端面の中心が発光素子１６５の発光面の中心と対向した状態が生成される。このような構成にすることにより、光信号を効率よく確実に中継することができる。
【０１６７】
なお、図１３及び図１４には示さないが、光中継器筐体１６２には、挿入された光ファイバーケーブルを固定するための固定機構を備える。固定機構としては、例えば市販等されている従来の光通信コネクタで採用されている光ファイバーケーブルの固定機構を用いることができる。
【０１６８】
また、本実施形態では、図１４に示すように、第１光ファイバーケーブル１１１の先端部分において芯線１１１ａが被覆部１１１ｂに覆われた状態のケーブルを光中継器１６０に挿入する。また、同様に、第２光ファイバーケーブル１１２の先端部分において芯線１１２ａが被覆部１１２ｂに覆われた状態のケーブルを光中継器１６０に挿入する。この場合、各光ファイバーケーブルの先端部分の芯線を露出する処理が不要になるとともに、該芯線の位置決め機構（固定機構）を光中継器１６０に別途設ける必要が無くなるので、より簡易な構成となる。
【０１６９】
なお、本発明はこれに限定されず、各光ファイバーケーブルの先端部分において、被覆部を取り除いた状態（芯線が露出した状態）のケーブルを光中継器１６０に挿入してもよい。この場合、光中継器１６０には、挿入された各光ファイバーケーブルの先端部分において露出した芯線の位置決めを行うための機構（固定機構）をさらに設けることが好ましい。
【０１７０】
［光中継器本体の構成］
次に、図１５〜図２１を参照しながら、本実施形態の光中継器本体１６１の構成について詳述する。
【０１７１】
図１５は、光中継器本体１６１の外観斜視図であり、図１６は、光中継器本体１６１の外観上面図である。図１７は、光中継器本体１６１の第２光ファイバー挿入凹部１７２ｃ側から見た外観側面図であり、図１８は、光中継器本体１６１の電源リード線１７３側から見た外観側面図である。図１９は、光中継器本体１６１を屈曲加工する前の光中継器本体１６１の概略構成図である。また、図２０は、光中継器本体１６１を屈曲加工した後の受光素子１６４の取り付け面側（第１光ファイバー挿入凹部１７１ｃ側）から見た光中継器本体１６１の側面図であり、図２１は、光中継器本体１６１を屈曲加工した後の発光素子１６５の取り付け面側（第２光ファイバー挿入凹部１７２ｃ側）から見た光中継器本体１６１の側面図である。なお、光中継器本体１６１の特徴をより明確に示すため、これらの図面間では、光中継器本体１６１の構成部品のサイズ、縮尺率等において整合がとれていない部分もある。
【０１７２】
光中継器本体１６１は、図１５〜図２１に示すように、受光素子１６４と、発光素子１６５と、第１リードフレーム１７１（第１フレーム部）及び第２リードフレーム１７２（第２フレーム部）を含むフレーム部と、電源リード線１７３（電源配線部）と、接地リード線１７４（接地配線部）と、データリード線１７５（データ配線部）とを備える。そして、光中継器本体１６１では、これらの構成部材が一体的に形成されている。以下、各構成部材の構成について説明する。なお、接地リード線は、例えば０ＶラインやＧＮＤ（グラウンド）と称される場合もある。
【０１７３】
（１）リードフレーム部の構成
第１リードフレーム１７１は、第１フレーム上部１７１ａ及び第１フレーム底部１７１ｂを有する。第１フレーム上部１７１ａ及び第１フレーム底部１７１ｂはそれぞれ非導電性（絶縁性）プラスチック材料で形成され、一般的な成形手法により作製される。
【０１７４】
第１フレーム上部１７１ａは、略四角錘台状のブロック部材である。第１フレーム上部１７１ａの第１フレーム底部１７１ｂとの接合面側とは反対側の表面には、開口形状が円形の第１光ファイバー挿入凹部１７１ｃ（第１装着開口部）が形成される。なお、第１光ファイバー挿入凹部１７１ｃには、上述のように、第１光ファイバーケーブル１１１の先端部が装着されるので、第１光ファイバー挿入凹部１７１ｃは光ポート（受信側ポート）として作用する。また、第１フレーム上部１７１ａの第１フレーム底部１７１ｂとの接合面側の表面には、接地リード線１７４上に搭載された受光素子１６４を収納するための第１封止凹部１７１ｄが形成される（図１８参照）。
【０１７５】
なお、本実施形態では、図１４に示すように、芯線１１１ａが被覆部１１１ｂに覆われた状態の第１光ファイバーケーブル１１１の先端部分を光中継器１６０の第１光ファイバー挿入穴１６２ａ及び第１光ファイバー挿入凹部１７１ｃに挿入するので、第１光ファイバー挿入凹部１７１ｃの開口径のサイズは、第１光ファイバーケーブル１１１の外径サイズより若干大きなサイズに設定される。これにより、第１光ファイバーケーブル１１１を光中継器１６０に装着した際に第１光ファイバーケーブル１１１の先端部分の位置（装着位置）が光中継器１６０内で固定される。すなわち、本実施形態では、第１光ファイバー挿入凹部１７１ｃは、装着された第１光ファイバーケーブル１１１の先端部分の位置決め手段としても作用する。
【０１７６】
また、第１封止凹部１７１ｄの開口サイズは、受光素子１６４を内部に収納できるサイズであれば任意に設定することができる。なお、第１封止凹部１７１ｄにより受光素子１６４を封入した際、受光素子１６４の受光面が第１封止凹部１７１ｄの底面と接していてもよいし、受光素子１６４の受光面と第１封止凹部１７１ｄの底面との間に隙間が生成されていてもよい。
【０１７７】
また、本実施形態では、第１フレーム上部１７１ａは、受光素子１６４の動作波長の光に対して透明なプラスチック材料で形成される。これにより、第１光ファイバーケーブル１１１から出射された光を、第１光ファイバー挿入凹部１７１ｃの底面を介して受光素子１６４に到達させることができる。なお、本発明はこれに限定されず、第１フレーム上部１７１ａの構成を、受光素子１６４が後述の第１光ファイバー挿入凹部１７１ｃの底面に露出するような構成にした場合（第１光ファイバー挿入凹部１７１ｃの底面が第１封止凹部１７１ｄの底面と連通するような構成の場合）には、第１フレーム上部１７１ａを、受光素子１６４の動作波長の光に対して不透明なプラスチック材料で形成してもよい。
【０１７８】
第１フレーム底部１７１ｂは、板状部材で構成され、該板状部材の第１フレーム上部１７１ａとの接合面の形状は長方形である。また、第１フレーム底部１７１ｂの第１フレーム上部１７１ａとの接合面側の表面には、各種リード線（電源リード線１７３、接地リード線１７４及びデータリード線１７５）の一部が実装される（図１９参照）。なお、第１フレーム底部１７１ｂは、受光素子１６４の動作波長の光に対して透明なプラスチック材料で形成してもよいし、不透明なプラスチック材料で形成してもよい。
【０１７９】
第２リードフレーム１７２は、第２フレーム上部１７２ａ及び第２フレーム底部１７２ｂを有する。第２フレーム上部１７２ａ及び第２フレーム底部１７２ｂはそれぞれ、第１リードフレーム１７１の第１フレーム上部１７１ａ及び第１フレーム底部１７１ｂと同様の構成を有する。
【０１８０】
なお、第２フレーム上部１７２ａの第２フレーム底部１７２ｂとの接合面側とは反対側の表面には、開口形状が円形の第２光ファイバー挿入凹部１７２ｃ（第２装着開口部）が形成される。なお、第２光ファイバー挿入凹部１７２ｃには、上述のように、第２光ファイバーケーブル１１２の先端部が装着されるので、第２光ファイバー挿入凹部１７２ｃは光ポート（送信側ポート）として作用する。また、第２フレーム上部１７２ａの第２フレーム底部１７２ｂとの接合面側の表面には、後述の接地リード線１７４上に搭載された発光素子１６５を収納するための第２封止凹部１７２ｄが形成される（図１８参照）。
【０１８１】
本実施形態では、第２フレーム上部１７２ａは、発光素子１６５の動作波長の光に対して透明なプラスチック材料で形成される。これにより、発光素子１６５から射出された光を、第２光ファイバー挿入凹部１７２ｃの底面を介して第２光ファイバーケーブル１１２の受光側端面に到達させることができる。発光素子１６５の動作波長が受光素子１６４のそれと同じである場合には、第２フレーム上部１７２ａは、第１フレーム上部１７１ａと同様のプラスチック材料で形成されるが、両者の動作波長が異なる場合には、各フレーム上部は、動作波長に応じて、適宜別個の材料で形成される。
【０１８２】
なお、本発明はこれに限定されず、第２フレーム上部１７２ａの構成を、発光素子１６５が第２光ファイバー挿入凹部１７２ｃの底面に露出するような構成にした場合（第２光ファイバー挿入凹部１７２ｃの底面が第２封止凹部１７２ｄの底面と連通するような構成の場合）には、第２フレーム上部１７２ａを、発光素子１６５の動作波長の光に対して不透明なプラスチック材料で形成してもよい。
【０１８３】
また、本実施形態では、図１４に示すように、芯線１１２ａが被覆部１１２ｂに覆われた状態の第２光ファイバーケーブル１１２の先端部分を光中継器１６０の第２光ファイバー挿入穴１６２ｂ及び第２光ファイバー挿入凹部１７２ｃに挿入するので、第２光ファイバー挿入凹部１７２ｃの開口径のサイズは、第２光ファイバーケーブル１１２の外径サイズより若干大きなサイズになる。これにより、第２光ファイバーケーブル１１２を光中継器１６０に装着した際に第２光ファイバーケーブル１１２の先端部分の位置（装着位置）が光中継器１６０内で固定される。すなわち、本実施形態では、第２光ファイバー挿入凹部１７２ｃは、装着された第２光ファイバーケーブル１１２の先端部分の位置決め手段としても作用する。
【０１８４】
なお、第２光ファイバーケーブル１１２の外径サイズが第１光ファイバーケーブル１１１の外径と同じサイズである場合には、第２光ファイバー挿入凹部１７２ｃの開口径のサイズは、第１光ファイバー挿入凹部１７１ｃの開口径と同じサイズに設定される。一方、第２光ファイバーケーブル１１２の外径サイズが第１光ファイバーケーブル１１１の外径と異なるサイズである場合には、第２光ファイバー挿入凹部１７２ｃの開口径のサイズは、第１光ファイバー挿入凹部１７１ｃの開口径と異なるサイズに設定される。すなわち、各光ファイバー挿入凹部の開口径サイズは、挿入される光ファイバーケーブルの外径サイズに応じて適宜別個に設定することができる。
【０１８５】
また、第２封止凹部１７２ｄの開口サイズは、発光素子１６５を内部に収納できるサイズであれば任意に設定することができる。なお、第２封止凹部１７２ｄにより発光素子１６５を封入した際、発光素子１６５の発光面が第２封止凹部１７２ｄの底面と接していてもよいし、発光素子１６５の発光面と第２封止凹部１７２ｄの底面との間に隙間が生成されていてもよい。
【０１８６】
第２フレーム底部１７２ｂの第２フレーム上部１７２ａとの接合面側の表面には、各種リード線（電源リード線１７３、接地リード線１７４及びデータリード線１７５）の一部が実装される（図１９参照）。なお、第２フレーム底部１７２ｂは、発光素子１６５の動作波長の光に対して透明なプラスチック材料で形成してもよいし、不透明なプラスチック材料で形成してもよい。
【０１８７】
また、光中継器本体１６１では、図１８に示すように、受光素子１６４の受光面と発光素子１６５の発光面とが互いに略平行となり、受光素子１６４の受光面の面方向（面と直交する方向）と発光素子１６５の発光面の面方向とが互いに逆方向となり、且つ、受光素子１６４の受光面の中心と発光素子１６５の発光面の中心とが略同軸上に配置されるように、第１リードフレーム１７１及び第２リードフレーム１７２が配置される（光中継器本体１６１が作製される）。言い換えると、本実施形態の光中継器本体１６１では、第１フレーム上部１７１ａの第１光ファイバー挿入凹部１７１ｃの開口面と第２フレーム上部１７２ａの第２光ファイバー挿入凹部１７２ｃの開口面とが互いに略平行となり、第１光ファイバー挿入凹部１７１ｃの開口面の面方向（凹部の底面から開口部に向かう方向）と第２光ファイバー挿入凹部１７２ｃの開口面の面方向とが互いに逆方向となり、且つ、第１光ファイバー挿入凹部１７１ｃの開口面（底面）の中心と第２光ファイバー挿入凹部１７２ｃの開口面（底面）の中心とが略同軸上に配置されるように、第１リードフレーム１７１及び第２リードフレーム１７２が配置される。
【０１８８】
このような光中継器本体１６１の構成は、後述するように、光中継器本体１６１の製造工程において、各種リード線の中央に設けられた屈曲部（配線領域部）を、屈曲加工することにより実現される。すなわち、上述した第１リードフレーム１７１（受光素子１６４）及び第２リードフレーム１７２（発光素子１６５）の配置形態は、各種リード線の中央に設けられた配線領域部の屈曲構造により実現される。なお、本実施形態では、受光素子１６４の受光面（第１光ファイバー挿入凹部１７１ｃの開口面）が、発光素子１６５の発光面（第２光ファイバー挿入凹部１７２ｃの開口面）に対して完全な平行状態であってもよいし、完全な平行状態から若干ずれた状態であってもよい。
【０１８９】
（２）各種リード線及び各種光通信デバイスの構成
次に、図１９を参照しながら、リードフレームに実装される各種リード線（電源リード線１７３、接地リード線１７４及びデータリード線１７５）及び各種光通信デバイス、並びに、両者の接続形態について説明する。なお、図１９には、各種リード線及び各種光通信デバイスの接続態様をより明確にするため、第１フレーム上部１７１ａ及び第２フレーム上部１７２ａで各種光通信デバイスを密封する前であり、且つ、各種リード線に対して屈曲加工を施す前の状態を示す。
【０１９０】
また、実際には、本実施形態の光中継器１６０のリードフレーム内には、受光素子１６４及び発光素子１６５以外に様々な電気部品及び／又は光電子部品が実装されるが、図１９には、説明を簡略化するため、リードフレーム内に実装される部品として光中継器１６０の中継動作に必要な部品のみを示す。なお、本発明はこれに限定されず、光中継器１６０のリードフレーム内に実装される部品が、光中継器１６０の中継動作に必要な部品のみであってもよい。
【０１９１】
本実施形態では、電源リード線１７３、接地リード線１７４及びデータリード線１７５は、図１９に示すように、所定間隔離して配置された第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂ上に実装される。この際、各種リード線は、第１フレーム底部１７１ｂの第１フレーム上部１７１ａとの接合面側、及び、第２フレーム底部１７２ｂの第２フレーム上部１７２ａとの接合面側に実装される。また、この際、電源リード線１７３、接地リード線１７４及びデータリード線１７５は、第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂの配列方向と直交する方向に、この順で、特定間隔離して略平行に配置される。すなわち、各リード線は、第１リードフレーム１７１及び第２リードフレーム１７２に対して（受光素子１６４及び発光素子１６５に対して）共通で設けられる。
【０１９２】
さらに、第２フレーム底部１７２ｂ上の領域であり且つ電源リード線１７３と接地リード線１７４との間の領域には、電極引出配線１７６が設けられる。この電極引出配線１７６は、発光素子１６５を構成するＬＥＤの陰極に電気的に接続される。
【０１９３】
電源リード線１７３は、第１リードフレーム１７１及び第２リードフレーム１７２内に実装される各種電気部品及び／又は各種光電子部品（受光素子１６４及び発光素子１６５を含む）の電源供給用配線である。電源リード線１７３は、図１９に示すように、第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂの配列方向に延在した略直線状の配線部材で構成される。また、電源リード線１７３は、その両端付近にそれぞれ設けられた２つの電源ピン部１７３ａ，１７３ｃと、第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂ間（電源リード線１７３の中央付近）の領域に設けられた電源線屈曲部１７３ｂとを有する。本実施形態では、電源線屈曲部１７３ｂの幅が、各電源ピン部（１７３ａ，１７３ｃ）の幅より広くなるように、電源リード線１７３が構成される。
【０１９４】
２つの電源ピン部１７３ａ，１７３ｃは、光中継器１６０の完成後も第１リードフレーム１７１及び第２リードフレーム１７２内に封入されずに外部に露出する配線部分である。この２つの電源ピン部１７３ａ，１７３ｃは、光中継器１６０を外部中継基板３８に実装した際に外部中継基板３８に設けられたスルーホールに挿入され、外部中継基板３８の電源端子に電気的に接続される。また、電源線屈曲部１７３ｂは、リードフレーム内に各種光通信デバイスを封入した後に行われる各種リード線の屈曲加工により折り曲げられる配線部分である。
【０１９５】
接地リード線１７４は、第１リードフレーム１７１及び第２リードフレーム１７２内に実装される各種電気部品及び／又は各種光電子部品（受光素子１６４及び発光素子１６５を含む）の接地用配線である。接地リード線１７４は、図１９に示すように、第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂの配列方向に延在した配線部材で構成される。また、接地リード線１７４は、その両端付近にそれぞれ設けられた２つの接続ピン部１７４ａ，１７４ｃと、第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂ間（接地リード線１７４の中央付近）の領域に設けられた接地線屈曲部１７４ｂとを有する。本実施形態では、接地線屈曲部１７４ｂの幅が、各接地ピン部（１７４ａ，１７４ｃ）の幅より広くなるように、接地リード線１７４が構成される。
【０１９６】
また、接地リード線１７４の第１リードフレーム１７１及び第２リードフレーム１７２上の領域には、それぞれ受光素子１６４及び発光素子１６５の実装領域も設けられ、この光学素子の実装領域及び接地線屈曲部１７４ｂを含む接地リード線１７４の配線部分は、略直線状に延在した配線パターンを有する。また、光学素子の実装領域及び接地線屈曲部１７４ｂを含む該配線部分の各端部と、対応する接地ピン部との間の配線部分は、図１９に示すように、データリード線１７５の対応する端部を迂回するように略Ｌ字状に折れ曲がった配線パターンを有する。
【０１９７】
２つの接続ピン部１７４ａ，１７４ｃは、光中継器１６０の完成後も第１リードフレーム１７１及び第２リードフレーム１７２内に封入されずに外部に露出する配線部分である。この２つの接続ピン部１７４ａ，１７４ｃは、光中継器１６０を外部中継基板３８に実装した際に外部中継基板３８に設けられたスルーホールに挿入され、外部中継基板３８の接地端子に電気的に接続される。また、接地線屈曲部１７４ｂは、リードフレーム内に各種光通信デバイスを封入した後に行われる各種リード線の屈曲加工により折れ曲げられる配線部分である。
【０１９８】
データリード線１７５は、受光素子１６４により光電変換されて生成された電気信号を発光素子１６５に伝送するための配線である。データリード線１７５は、図１９に示すように、第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂの配列方向に延在した直線状の配線部材で構成される。データリード線１７５は、その両端付近にそれぞれ設けられた２つの実装端部１７５ａ，１７５ｃと、第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂ間（電源リード線１７３の中央付近）の領域に設けられた屈曲部１７５ｂ（配線領域部）とを有する。本実施形態では、屈曲部１７５ｂの幅のサイズが、各実装端部（１７５ａ，１７５ｃ）の幅のサイズと同じになるように、データリード線１７５が構成される。
【０１９９】
実装端部１７５ａ及び実装端部１７５ｃは、それぞれ第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂ上に実装される配線部分である。また、屈曲部１７５ｂは、リードフレーム内に各種光通信デバイスを封入した後に行われる各種リード線の屈曲加工により折れ曲げられる配線部分である。
【０２００】
また、本実施形態では、光中継器１６０の上述した光信号の中継動作を可能にするため、図１９に示すように、受光素子１６４（光電変換器）及び受信ＩＣ１８１からなる受光装置部が第１リードフレーム１７１内に実装され、発光素子１６５（電光変換器）及びドライバＩＣ１８２からなる発光装置部が第２リードフレーム１７２内に実装される。なお、受信ＩＣ１８１は、受光素子１６４から出力された電気信号に基づいて、受光素子１６４に入射された光パルス信号（「消光」及び「発光」の組み合わせ信号）に対応する電気パルス信号（「ローレベル（０）」及び「ハイレベル（１）」の組み合わせ信号）を生成する。また、ドライバＩＣ１８２は、受信ＩＣ１８１で生成された電気パルス信号に基づいて、発光素子１６５の点滅（発光／消光）動作を制御する。
【０２０１】
受光素子１６４は、受信ＩＣ１８１に搭載され、受信ＩＣ１８１は、第１フレーム底部１７１ｂ上の接地リード線１７４の配線領域内の所定の実装エリアに実装される。そして、受信ＩＣ１８１の電源端子、接地端子及び信号出力端子は、ボンドワイヤ１８５を介して、第１フレーム底部１７１ｂ上の電源リード線１７３、接地リード線１７４及びデータリード線１７５の配線領域にそれぞれ電気的に接続される。
【０２０２】
発光素子１６５は、電極引出配線１７６上に実装される。この際、発光素子１６５（ＬＥＤ）の陰極が電極引出配線１７６と電気的に接続されるように実装される。例えば、発光素子１６５の陰極（陰極端子）が露出した面が、導電性接着剤（例えば銀ペースト等）等を介して、電極引出配線１７６に接着される。一方、発光素子１６５の陽極（陽極端子）は、ボンドワイヤ１８５を介して、第２フレーム底部１７２ｂ上の電源リード線１７３の配線領域に電気的に接続される。
【０２０３】
ドライバＩＣ１８２は、第２フレーム底部１７２ｂ上の接地リード線１７４の配線領域内の所定の実装エリアに実装される。そして、ドライバＩＣ１８２の電源端子、接地端子及び信号入力端子は、ボンドワイヤ１８５を介して、第２フレーム底部１７２ｂ上の電源リード線１７３、接地リード線１７４及びデータリード線１７５の配線領域にそれぞれ電気的に接続される。
【０２０４】
上述した態様で、各種リード線及び各種光通信デバイス間を電気的に接続した場合、上述した光中継器１６０による光信号の中継動作を実現することができる。具体的には、主基板３１から第１光ファイバーケーブル１１１を介して伝送された光信号（光パルス信号）が受光素子１６４で受信されると、まず、受光素子１６４は、光信号を光電変換して電気信号を生成し、該電気信号を受信ＩＣ１８１に出力する。次いで、受信ＩＣ１８１は、受光素子１６４から出力された電気信号に基づいて、受信された光信号に対応する電気パルス信号を生成し、該電気パルス信号をデータリード線１７５を介してドライバＩＣ１８２に出力する。次いで、ドライバＩＣ１８２は、入力された電気パルス信号に基づいて発光素子１６５を点滅（発光／消光）制御し、入力された電気パルス信号に対応する光信号、すなわち、主基板３１から第１光ファイバーケーブル１１１を介して伝送された光信号と同様の波形を有する光信号を、外部集中端子板３９に接続された第２光ファイバーケーブル１１２に出力する。
【０２０５】
ここで、光中継器１６０の作製手法について簡単に説明する。まず、予め成形手法により作製された第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂを用意する。次いで、電源リード線１７３、接地リード線１７４、データリード線１７５及び電極引出配線１７６を、所定間隔離して配置された第１フレーム底部１７１ｂ及び第２フレーム底部１７２ｂ上の所定位置に配置して実装する。次いで、ダイアタッチ手法により、受光素子１６４が搭載された受信ＩＣ１８１及びドライバＩＣ１８２をそれぞれ接地リード線１７４内の対応する実装エリアに実装し、発光素子１６５を電極引出配線１７６内の所定の実装エリアに実装する。なお、受信ＩＣ１８１及びドライバＩＣ１８２を接地リード線１７４上に実装する際、非導電性接着剤を用いて、受信ＩＣ１８１及びドライバＩＣ１８２を接地リード線１７４に接着してもよいし、導電性接着剤を用いて、受信ＩＣ１８１及びドライバＩＣ１８２を接地リード線１７４に接着してもよい。後者の場合、導電性接着剤の種類によっては、受信ＩＣ１８１及びドライバＩＣ１８２の冷却効果が得られることもある。
【０２０６】
次いで、受信ＩＣ１８１、ドライバＩＣ１８２及び発光素子１６５と、各種リード線との間を、ワイヤボンディング手法により、ボンドワイヤ１８５で電気的に接続する。
【０２０７】
次いで、予め成形手法により作製された第１フレーム上部１７１ａを用いて、第１フレーム底部１７１ｂの各種リード線の実装面を封止成形する。この際、第１フレーム上部１７１ａの第１封止凹部１７１ｄが形成された面（第１光ファイバー挿入凹部１７１ｃの形成面とは反対側の面）と第１フレーム底部１７１ｂの各種リード線の実装面とが対向するように封止成形を行う。また、予め成形手法により作製された第２フレーム上部１７２ａを用いて、第２フレーム底部１７２ｂの各種リード線の実装面を封止成形する。この際、第２フレーム上部１７２ａの第２封止凹部１７２ｄが形成された面（第２光ファイバー挿入凹部１７２ｃの形成面とは反対側の面）と第２フレーム底部１７２ｂの各種リード線の実装面とが対向するように封止成形を行う。これらの封止成形工程により、受光素子１６４が第１リードフレーム１７１内に密封され、発光素子１６５が第２リードフレーム１７２内に密封される。
【０２０８】
次いで、各種リード線の屈曲部を屈曲させる。この際、第１光ファイバー挿入凹部１７１ｃの形成面の面方向と第２光ファイバー挿入凹部１７２ｃの形成面とが互いに略反対方向となるように（第１フレーム底部１７１ｂの非接合面と第２フレーム底部１７２ｂの非接合面とが互いに対向するように）、各種リード線の屈曲部を屈曲させる。この屈曲工程により、光中継器本体１６１が完成する。
【０２０９】
図２０に、各種リード線の屈曲工程後における光中継器本体１６１の第１光ファイバー挿入凹部１７１ｃ側（受光素子１６４の取り付け面側）から見た側面図を示す。また、図２１に、屈曲工程後における光中継器本体１６１の第２光ファイバー挿入凹部１７２ｃ側（発光素子１６５の取り付け面側）から見た側面図を示す。なお、図２０及び図２１では、各種光通信デバイスの配置をより明確にするため、それぞれ第１フレーム上部１７１ａ及び第２フレーム上部１７２ａの図示を省略する。図２０及び図２１に示すように、上記屈曲工程後には、第１リードフレーム１７１内に封入された受光素子１６４の受光面の面方向と、第２リードフレーム１７２内に封入された発光素子１６５の発光面の面方向とが互いに略反対方向となる。
【０２１０】
次いで、完成した光中継器本体１６１を、予め用意した光中継器筐体１６２の本体収納凹部１６２ｃに嵌め込む。この際、光中継器本体１６１の各種リード線の屈曲部側から、光中継器本体１６１を本体収納凹部１６２ｃに嵌め込む。そして、封止部材１６３で本体収納凹部１６２ｃの開口を封止する。本実施形態では上述のようにして光中継器１６０が作製される。
【０２１１】
［各種効果］
上記構成のパチスロ１において得られる各種効果について説明する。
【０２１２】
上述のように、本実施形態のパチスロ１では、主基板３１及び外部集中端子板３９間が上記構成の光中継器１６０（外部中継基板３８）を介して光ファイバーケーブルにより接続される。この場合、パチスロ１に対して強力な電磁波（電気ゴト等の不正行為により印加された電磁波だけでなく外来ノイズを含む）が印加されても、該電磁波が主基板３１には伝達しない。
【０２１３】
それゆえ、パチスロ１に対して電気ゴト等の不正行為が行われても、主基板３１の誤動作を防止することができ、遊技店への損害発生を防止することができる。また、電気ゴト等の不正行為が行われても、電磁波が主基板３１に伝達しないので主基板３１内の各種回路及び各種素子を保護することができ、パチスロ１の故障を防止することができる。
【０２１４】
また、本実施形態の光中継器１６０では、受光素子１６４、発光素子１６５及び各種ＩＣを含む光中継器本体１６１を内部に封入する光中継器筐体１６２が、電磁波の遮蔽機能を有する。それゆえ、パチスロ１に対して電磁波（電気ゴト等の不正行為により印加された電磁波だけでなく外来ノイズを含む）が印加されても、受光素子１６４、発光素子１６５及び各種ＩＣを保護することができ、パチスロ１の故障をより一層防止することができる。
【０２１５】
また、本実施形態の光中継器１６０では、受光素子１６４、発光素子１６５及び各種ＩＣを含む光中継器本体１６１が光中継器筐体１６２の内部に封入された構造を有する。さらに、受光素子１６４、発光素子１６５及び各種ＩＣは、リードフレーム内に取り付けられた配線（接地リード線１７４及び電極引出配線１７６）上に実装される。すなわち、本実施形態の光中継器１６０では、受光素子１６４、発光素子１６５及び各種ＩＣが配線上に一体的に設けられた構成を有する。それゆえ、本実施形態では、受光素子１６４及び発光素子１６５をそれぞれ別個に購入する必要が無くなり、コストの低減を図ることができる。
【０２１６】
また、本実施形態の光中継器１６０では、各リードフレームに設けられた光ファイバー挿入凹部により挿入される光ファイバーケーブルの位置決めを行うことができるので、位置決め手段を別途設ける必要がなく、構成をより簡易にすることができる。それゆえ、本実施形態の光中継器１６０は量産性に優れた光学部品であり、コストをさらに低減することができる。
【０２１７】
また、本実施形態の光中継器１６０では、第１リードフレーム１７１の第１光ファイバー挿入凹部１７１ｃの開口面（受光素子１６４の受光面）と、第２リードフレーム１７２の第２光ファイバー挿入凹部１７２ｃの開口面（発光素子１６５の発光面）とが互いに略平行となるように第１リードフレーム１７１及び第２リードフレーム１７２が配置される。さらに、本実施形態では、第１リードフレーム１７１の第１光ファイバー挿入凹部１７１ｃの開口方向（開口面の面方向）と、第２リードフレーム１７２の第２光ファイバー挿入凹部１７２ｃの開口方向とが互いに反対方向を向くように（受光面の面方向と発光面の面方向が互いに反対方向になるように）、第１リードフレーム１７１及び第２リードフレーム１７２が配置される。
【０２１８】
第１リードフレーム１７１及び第２リードフレーム１７２の配置構成をこのような構成にした場合、例えば、光中継器１６０を、キャビネット２ａ内の側壁板やケース等に固定して、光中継器１６０の両側から、第１光ファイバー挿入凹部１７１ｃ及び第２光ファイバー挿入凹部１７２ｃのそれぞれに光ファイバーケーブルを差し込むことができる。この場合、本実施形態の光中継器１６０の構成を、第１リードフレーム１７１の第１光ファイバー挿入凹部１７１ｃの開口方向と、第２リードフレーム１７２の第２光ファイバー挿入凹部１７２ｃの開口方向とが互いに同じ方向を向いている光中継器に比べて、よりコンパクトな構成にすることができる。
【０２１９】
また、本実施形態の光中継器１６０では、受光素子１６４及び発光素子１６５に対して共通の電源リード線１７３が用いられる。この場合、受光素子１６４及び発光素子１６５の一方に電源を供給することにより、両素子が動作可能になる。また、この場合、光中継器１６０の構成が容易になるとともに、部品点数を削減することができるので、より一層の低コスト化を図ることができる。
【０２２０】
また、本実施形態の光中継器１６０では、第１リードフレーム１７１及び第２リードフレーム１７２に共通して設けられた各種リード線の屈曲部に対して屈曲加工を施すことにより、第１リードフレーム１７１の第１光ファイバー挿入凹部１７１ｃの開口面（受光素子１６４の受光面）と、第２リードフレーム１７２の第２光ファイバー挿入凹部１７２ｃの開口面（発光素子１６５の発光面）とが互いに略平行となるようにする。この手法を用いて光中継器１６０を作製した場合、より簡単に、光中継器１６０を作製することができる。
【０２２１】
さらに、本実施形態の光中継器１６０を用いて光信号を中継することにより、主基板３１及び外部集中端子板３９間における光信号の伝送方向を一方向に規制することができる。この場合、主基板３１及び外部集中端子板３９間において、逆方向に不正な光信号が伝送されることがなく、該不正な光信号による主基板３１の内部回路等への悪影響を防止することができる。
【０２２２】
＜各種変形例＞
以上、本発明の一実施形態に係る遊技機の構成及び動作について、その作用効果も含めて説明した。しかしながら、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限り、種々の変形例が含まれる。以下、本発明が取り得る各種変形例について説明する。
【０２２３】
［変形例１］
上記実施形態では、遊技機としてパチスロを例に挙げて説明したが、本発明はこれに限定されず、「パチンコ」と呼ばれる遊技機やスロットマシンにも本発明は適用可能である。ここでは、本発明をパチンコに適用した場合の一構成例（変形例１）を説明する。図２２に、変形例１に係るパチンコの外観斜視図を示し、図２３に、図２２に示すパチンコの回路構成を示す。
【０２２４】
パチンコ３００の筐体には、従来のパチンコと同様に、ガラスドア３０１、木枠３０２、ベースドア３０３、皿ユニット３０４、遊技球を発射する発射装置３０５等が設けられる。また、図２２には示さないが、パチンコ３００の筐体には、遊技盤、払出ユニット、基板ユニット、液晶表示装置、スピーカ、ランプ等が設けられる。なお、遊技盤は、ガラスドア３０１の裏面側に設けられ、発射装置３０５により発射された遊技球が転動流下可能な遊技領域を有する。
【０２２５】
次に、図２３を参照しながら、この例におけるパチンコ３００の回路構成について説明する。パチンコ３００は、遊技の制御を行う主制御回路３１１と、遊技の進行に応じた演出の制御を行う副制御回路３１２とを備える。
【０２２６】
また、パチンコ３００は、主制御回路３１１に接続された、特別図柄ゲームにおける特別図柄の可変表示を行う特別図柄表示装置３１３、普通図柄ゲームにおける識別図柄としての普通図柄の可変表示を行う普通図柄表示装置３１４、特別図柄ゲームにおける特別図柄の可変表示の保留個数を表示する特別図柄保留表示装置３１５、普通図柄ゲームにおける普通図柄の可変表示の保留個数を表示する普通図柄保留表示装置３１６、大入賞口に入賞した遊技球を計数するためのカウントセンサ３１７、一般入賞口に入賞した遊技球を検出するための一般入賞球センサ３１８、球通過検出器を通過する遊技球を検出するための通過球センサ３１９、始動口に入賞した遊技球を検出するための始動入賞球センサ３２０、普通電動役物を駆動させる普通電動役物ソレノイド３２１、大入賞口を駆動させる大入賞口ソレノイド３２２、及び、バックアップクリアスイッチ３２３を備える。
【０２２７】
また、パチンコ３００は、主制御回路３１１に接続された払出・発射制御回路３２４、払出・発射制御回路３２４に接続された払出装置３２５、発射装置３２６、カードユニット３２７、及び、カードユニット３２７に接続された貸し出し用操作部３２８を備える。
【０２２８】
さらに、パチンコ３００は、主制御回路３１１に接続された外部中継基板３３０、及び、外部中継基板３３０に接続された外部集中端子板３３１を備える。なお、外部集中端子板３３１は、遊技店等のホールコンピュータに情報通信可能に接続され、主制御回路３１１から受信したコマンド等の各種情報をホールコンピュータに出力する際に用いられる中継基板である。この例では、パチンコ３００に外部集中端子板３３１が設けられる例を示すが、本発明はこれに限定されず、外部集中端子板３３１は、パチンコ３００の外部（例えばホールコンピュータ等を含む遊技店の各種設備）に設けられていてもよい。
【０２２９】
また、パチンコ３００は、副制御回路３１２に接続された液晶表示装置３４１、スピーカ３４２及びランプ３４３を備える。
【０２３０】
主制御回路３１１は、メインＣＰＵ３５１、メインＲＯＭ３５２、メインＲＡＭ３５３、リセット用クロックパルス発生回路３５４、初期リセット回路３５５、主基板通信ＬＳＩ３５６及び外部出力用通信ＬＳＩ３５７を備える。
【０２３１】
メインＣＰＵ３５１は、メインＲＯＭ３５２、メインＲＡＭ３５３等に接続されており、メインＲＯＭ３５２に記憶されたプログラムに従って、各種処理を実行する機能を有する。
【０２３２】
メインＲＯＭ３５２には、メインＣＰＵ３５１によりパチンコ３００の動作を制御するための各種プログラム、メイン処理等をメインＣＰＵ３５１に実行させるための各種プログラム、及び、各種処理に必要な各種テーブル等が記憶される。メインＲＡＭ３５３は、メインＣＰＵ３５１の一時記憶領域であり、各種処理に必要な各種フラグや変数の値を記憶する機能を有する。
【０２３３】
リセット用クロックパルス発生回路３５４は、リセット用のクロックパルスを発生する。初期リセット回路３５５は、電源投入時にリセット信号を生成する。
【０２３４】
主基板通信ＬＳＩ３５６は、上記実施形態のパチスロ１が備える主基板通信ＬＳＩ６７と同様に、メインＣＰＵ３５１が副制御回路３１２に対してコマンド等の各種情報を送信する際の動作を制御するための集積回路である。なお、この例では、主制御回路３１１及び副制御回路３１２間の各種情報の通信動作は、主制御回路３１１から副制御回路３１２への一方向（単方向）である。
【０２３５】
外部出力用通信ＬＳＩ３５７は、上記実施形態のパチスロ１が備える外部出力用通信ＬＳＩ６８と同様に、メインＣＰＵ３５１が外部のホールコンピュータにコマンド等の情報を送信する際の動作を制御するための集積回路である。なお、この例において、外部出力用通信ＬＳＩ３５７は、上記実施形態と同様に、光ファイバーケーブルを介して外部中継基板３３０に接続され、さらに、外部中継基板３３０は、光ファイバーケーブルを介して、ホールコンピュータに接続された外部集中端子板３３１に接続される。すなわち、この例においても、外部中継基板３３０を介した、主制御回路３１１から外部集中端子板３３１への各種情報の送信動作は、光通信により行われる。
【０２３６】
なお、図２３には示さないが、この例のメインＣＰＵ３５１には、外部出力用通信ＬＳＩ３５７に情報を送信可能にするＵＡＲＴが内蔵されている。また、この例においても、上記実施形態と同様に、主制御回路３１１及び外部集中端子板３３１間における各種情報の通信動作は、主制御回路３１１から外部集中端子板３３１への一方向（単方向）である。
【０２３７】
また、この例の外部中継基板３３０の構成は、上記実施形態のパチスロ１が備える外部中継基板３８と同様の構成とする。すなわち、この例においても、外部中継基板３３０に、上記図１３〜図２１で説明した構成を有する上記実施形態の光中継器１６０を設ける。そして、この光中継器１６０を介して、主制御回路３１１及び外部集中端子板３３１間を光ファイバーケーブルで接続する。
【０２３８】
副制御回路３１２は、サブＣＰＵ３６１、プログラムＲＯＭ３６２、ワークＲＡＭ３６３、表示制御回路３６４、音声制御回路３６５、ランプ制御回路３６６及び副基板通信ＬＳＩ３６７を備える。
【０２３９】
サブＣＰＵ３６１は、プログラムＲＯＭ３６２、ワークＲＡＭ３６３、表示制御回路３６４、音声制御回路３６５及びランプ制御回路３６６に接続されており、プログラムＲＯＭ３６２に記憶されたプログラムに従って、各種処理を実行する機能を有する。プログラムＲＯＭ３６２には、サブＣＰＵ３６１によりパチンコ３００の演出動作を制御するための各種プログラム及び各種テーブル等が記憶される。ワークＲＡＭ３６３は、サブＣＰＵ３６１の一時記憶領域であり、各種処理に必要な各種フラグや変数の値を記憶する機能を有する。
【０２４０】
表示制御回路３６４は、液晶表示装置３４１に接続され、サブＣＰＵ３６１から出力された制御信号等に基づいて液晶表示装置３４１による演出動作を制御する。音声制御回路３６５は、スピーカ３４２に接続され、サブＣＰＵ３６１から出力された制御信号等に基づいてスピーカ３４２による演出動作を制御する。また、ランプ制御回路３６６は、ランプ３４３に接続され、サブＣＰＵ３６１から出力された制御信号等に基づいてランプ３４３による演出動作を制御する。
【０２４１】
副基板通信ＬＳＩ３６７は、上記実施形態のパチスロ１が備える副基板通信ＬＳＩ８０と同様に、主制御回路３１１から主基板通信ＬＳＩ３５６を介して送信されるコマンド等の各種情報の受信動作を可能にするための集積回路である。また、副基板通信ＬＳＩ３６７は、サブＣＰＵ３６１に電気的に接続され、主制御回路３１１から送信されるコマンド等の各種情報をサブＣＰＵ３６１に出力する。なお、図示しないが、この例のサブＣＰＵ３６１には、副基板通信ＬＳＩ３６７から出力される情報を受信可能にするＵＡＲＴが内蔵されている。
【０２４２】
上述した変形例のパチンコ３００においても、上記実施形態のパチスロ１と同様に、主制御回路３１１から外部集中端子板３３１への各種情報の送信動作は、外部中継基板３３０を介した光通信により行われる。そして、この例においても、外部中継基板３３０に、上記実施形態の光中継器１６０と同様の光中継器を設け、該光中継器を介して、主制御回路３１１及び外部集中端子板３３１間を光ファイバーケーブルで接続する。それゆえ、この例のパチンコ３００においても、上記実施形態と同様の効果が得られる。
【０２４３】
［変形例２］
上記実施形態及び上記変形例１では、光中継器１６０に挿入された第１光ファイバーケーブル１１１の発光側の先端面から射出された光を直接、受光素子１６４で受光し、発光素子１６５から射出された光を直接、第２光ファイバーケーブル１１２の受光側の先端面に出力する構成例を説明したが、本発明はこれに限定されない。
【０２４４】
例えば、第１光ファイバーケーブル１１１の発光側の先端面と、受光素子１６４の受光面との間に、例えばリフレクタ、レンズ等を含む光学系を設け、第１光ファイバーケーブル１１１の発光側の先端面から射出された光を該光学系を介して受光素子１６４に導く構成にしてもよい。また、例えば、第２光ファイバーケーブル１１２の受光側の先端面と、発光素子１６５の発光面との間に、例えばリフレクタ、レンズ等を含む光学系を設け、発光素子１６５から射出された光を該光学系を介して第２光ファイバーケーブル１１２の受光側の先端面に導く構成にしてもよい。さらに、第１光ファイバーケーブル１１１及び受光素子１６４間、並びに、第２光ファイバーケーブル１１２及び発光素子１６５間の両方に光学系を設けてもよい。
【０２４５】
なお、この例の構成を適用した場合、第１リードフレーム１７１の第１光ファイバー挿入凹部１７１ｃの開口方向（開口面の面方向：凹部の底面から開口部に向かう方向）と、第２リードフレーム１７２の第２光ファイバー挿入凹部１７２ｃの開口方向とが互いに反対方向を向いていなくてもよい。この例の構成によれば、光中継器１６０の設計自由度が増大し、機種の変更等に対しても容易に対処することができる。
【０２４６】
［変形例３］
上記実施形態及び上記各種変形例では、光中継器１６０において、受光素子１６４及び発光素子１６５に対して共通の各種リード線（電源リード線１７３、接地リード線１７４及びデータリード線１７５）を設け、各種リード線の屈曲部に対して屈曲加工を施すことにより、第１リードフレーム１７１の第１光ファイバー挿入凹部１７１ｃの開口方向（開口面の面方向：凹部の底面から開口部に向かう方向）と、第２リードフレーム１７２の第２光ファイバー挿入凹部１７２ｃの開口方向とが、互いに略反対方向となるように構成したが、本発明はこれに限定されない。
【０２４７】
例えば、受光素子（受信側回路）及び発光素子（送信側回路）に対して、それぞれ、別個に、各種リード線を設け、受光素子（受信側回路）の各リード線と発光素子（送信側回路）の対応するリード線とを別途用意した接続配線で接続してもよい。
【０２４８】
この場合、例えば、第１リードフレーム１７１の第１光ファイバー挿入凹部１７１ｃの開口方向と、第２リードフレーム１７２の第２光ファイバー挿入凹部１７２ｃの開口方向とが互いに反対方向となるように両リードフレームを配置した状態で、両リードフレーム間のリード線を接続配線で接続してもよい。この際、両リードフレーム間のリード線を、例えばピン状の接続配線で接続してもよいし、多層プリント基板の実装技術等で用いられる縦孔（スルーホール）配線手法を用いて接続してもよい。なお、光中継器１６０の製造容易性、量産性、部品点数の削減等の観点では、上記実施形態で説明した光中継器１６０の構成及び作製手法を採用する方が有利である。
【０２４９】
また、例えば、受光素子（受信側回路）及び発光素子（送信側回路）に対して、それぞれ、別個に、電源リード線を設け、該別個に設けられた電源リード線を素子間で接続せず（共通化せずに）に各素子を別個に動作させる構成にしてもよい。なお、光中継器１６０の構成の簡易性、部品点数の削減等の観点では、上記実施形態で説明した電源リード線を素子間で共通にする構成の方が有利である。
【０２５０】
［その他の各種変形例］
上記実施形態及び各種変形例では、光ファイバーケーブルが挿入される光中継器１６０の開口部（光ファイバー挿入穴及び光ファイバー挿入凹部）の開口形状を円形としたが、本発明はこれに限定されない。光中継器１６０において、光ファイバーケーブルを固定して保持できる開口形状であれば任意の形状を採用することができる。例えば、光ファイバーケーブルが挿入される光中継器１６０の光ファイバー挿入穴及び／又は光ファイバー挿入凹部の開口形状を多角形、星形等などの形状にしてもよい。
【０２５１】
また、上記実施形態及び各種変形例では、光ファイバーケーブルが挿入される光中継器１６０の開口部（光ファイバー挿入穴及び光ファイバー挿入凹部）の開口形状を、光信号の受信側と光信号の送信側とで同じ形状にする例を説明したが、本発明はこれに限定されない。光ファイバーケーブルが挿入される光中継器１６０の開口部の開口形状を、光信号の受信側と光信号の送信側とで互いに異なるようにしてもよい。この場合には、光中継器１６０に対する光ファイバーケーブルの挿し間違いを低減することができる。
【０２５２】
さらに、上記実施形態及び上記各種変形例では、各基板に設けられる通信手段として通信ＬＳＩを用いる例を説明したが、本発明はこれに限定されない。例えば集積回路の規模等に応じて、通信手段を例えば複数のＩＣにより構成してもよい。また、例えば遊技機の量産時に使用する集積回路の総数に応じて、通信手段を例えばＦＰＧＡ（Field Programmable Gate Array）により構成してもよい。
【符号の説明】
【０２５３】
１…パチスロ、２…外装体、２ａ…キャビネット、２ｂ…フロントドア、３Ｌ…左リール、３Ｃ…中リール、３Ｒ…右リール、３１…主基板、３２…副基板、３７…ドア中継基板、３８…外部中継基板、３９…外部集中端子板、４１…主制御回路、４２…副制御回路、５０…マイクロコンピュータ、５１…メインＣＰＵ、５２…メインＲＯＭ、５３…メインＲＡＭ、６７…主基板通信ＬＳＩ、６８…外部出力用通信ＬＳＩ、６９…外部端子板制御ＬＳＩ、７１，７２…光通信コネクタ、７３…リレー、７４…外部出力コネクタ、８０…副基板通信ＬＳＩ、８１…サブＣＰＵ、１１１…第１光ファイバーケーブル、１１１ａ，１１２ａ…芯線、１１１ｂ，１１２ｂ…被覆部、１１２…第２光ファイバーケーブル、１６０…光中継器、１６１…光中継器本体、１６２…光中継器筐体、１６２ａ…第１光ファイバー挿入穴、１６２ｂ…第２光ファイバー挿入穴、１６２ｃ…本体収納凹部、１６３…封止部材、１６４…受光素子、１６５…発光素子、１７１…第１リードフレーム、１７１ｃ…第１光ファイバー挿入凹部、１７１ｄ…第１封止凹部、１７２…第２リードフレーム、１７２ｃ…第２光ファイバー挿入凹部、１７２ｄ…第２封止凹部、１７３…電源リード線、１７３ｂ…電源線屈曲部、１７４…接地リード線、１７４ｂ…接地線屈曲部、１７５…データリード線、１７５ｂ…屈曲部、１７６…電極引出配線、１８１…受信ＩＣ、１８２…ドライバＩＣ、１８５…ボンドワイヤ、２００…ホールコンピュータ、３００…パチンコ、３１１…主制御回路、３１２…副制御回路、３３０…外部中継基板、３３１…外部集中端子板、３５１…メインＣＰＵ、３５６…主基板通信ＬＳＩ、３５７…外部出力用通信ＬＳＩ
【図１】
0006368405.tif 000002
【図２】
0006368405.tif 000003
【図３】
0006368405.tif 000004
【図４】
0006368405.tif 000005
【図５】
0006368405.tif 000006
【図６】
0006368405.tif 000007
【図７】
0006368405.tif 000008
【図８】
0006368405.tif 000009
【図９】
0006368405.tif 000010
【図１０】
0006368405.tif 000011
【図１１】
0006368405.tif 000012
【図１２】
0006368405.tif 000013
【図１３】
0006368405.tif 000014
【図１４】
0006368405.tif 000015
【図１５】
0006368405.tif 000016
【図１６】
0006368405.tif 000017
【図１７】
0006368405.tif 000018
【図１８】
0006368405.tif 000019
【図１９】
0006368405.tif 000020
【図２０】
0006368405.tif 000021
【図２１】
0006368405.tif 000022
【図２２】
0006368405.tif 000023
【図２３】
0006368405.tif 000024