(57)【特許請求の範囲】
【請求項１】
静的電源電流検査を行うことが可能な半導体回路であって、
電源電圧を供給する第１電源、および静的電源電流検査のための検査電圧を供給する第２電源と接続される定電流回路と、
前記第１電源および前記定電流回路と接続され、静的電源電流検査の対象となる検査対象回路と、
を備え、
前記定電流回路は、
前記第１電源と接続するための給電パッドと、
前記給電パッドと接続され、静的電源電流検査が行われる場合にオフ状態とされるスイッチング素子と、
前記第２電源と接続するための検査パッドと、
を含み、
静的電源電流検査が行われる場合、前記定電流回路では、前記スイッチング素子により前記第１電源との接続が遮断され、前記定電流回路には、前記検査電圧のみが供給されることを特徴とする、半導体回路。
【請求項２】
前記スイッチング素子は、前記検査パッドを介して前記第２電源から前記検査電圧が供給されることによって、オフ状態とされる、請求項１に記載の半導体回路。
【請求項３】
前記スイッチング素子は、制御端子に印加される電圧に応じてオン状態またはオフ状態となるスイッチングトランジスタであることを特徴とする、請求項１、または２に記載の半導体回路。
【請求項４】
前記スイッチングトランジスタの制御端子は、前記検査パッドと接続され、
前記検査パッドを介して前記第２電源から前記検査電圧が供給された場合に、オフ状態となることを特徴とする、請求項３に記載の半導体回路。
【請求項５】
静的電源電流検査が行われる場合、前記第２電源から供給される前記検査電圧と、前記第１電源から供給される前記電源電圧とは、等しいことを特徴とする、請求項１〜４のいずれか１項に記載の半導体回路。
【請求項６】
電源電圧を供給する第１電源、および静的電源電流検査のための検査電圧を供給する第２電源と接続される定電流回路と、
前記第１電源および前記定電流回路と接続され、静的電源電流検査の対象となる検査対象回路と、
を備え、
前記定電流回路は、
前記第１電源と接続するための給電パッドと、
前記給電パッドと接続され、静的電源電流検査が行われる場合にオフ状態とされるスイッチング素子と、
前記第２電源と接続するための検査パッドと、
を含み、
静的電源電流検査が行われる場合、前記定電流回路では、前記スイッチング素子により前記第１電源との接続が遮断され、前記定電流回路には、前記検査電圧のみが供給される、半導体回路を、静的電源電流検査する検査方法であって、
前記定電流回路の前記検査パッドに前記第２電源から前記検査電圧を供給させると共に、前記定電流回路と前記第１電源との接続を遮断させる第１ステップと、
前記第１ステップが行われているときにおいて前記検査対象回路に流れる電流値に基づいて、前記検査対象回路に異常が生じているか否かを判定する第２ステップと、
を有することを特徴とする、検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路、および検査方法に関する。
【背景技術】
【０００２】
半導体回路は、例えば、ウェハ段階で試験を行うＷ／Ｔ（Wafer  Test）や、製品段階で試験を行うＦ／Ｔ（Final  Test）によって、異常が生じているか否かが検出されている。
【０００３】
また、半導体回路に異常が生じているか否かを検出する他の検査方法としては、例えば、回路電流が流れない状態にした上で電源−グランド間に電圧を印加してリーク電流を測定する「静的電源電流検査」（以下、「ＩＤＤＱテスト」と示す場合がある。）が挙げられる。半導体回路に対してＩＤＤＱテストを行うことによって、Ｗ／ＴやＦ／Ｔでは検出することができない可能性があるトランジスタのゲート欠陥を、検出することができうる。
【０００４】
このような中、ＩＤＤＱテストに係る技術が開発されている。定電流回路に接続されている電圧比較器と負荷回路とを含む半導体回路において、当該負荷回路の断電駆動時におけるリーク電流の有無を検出する技術としては、例えば特許文献１に記載の技術が挙げられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１４０５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したように、半導体回路に対してＩＤＤＱテストを行うことによって、Ｗ／ＴやＦ／Ｔでは検出することができない可能性があるトランジスタのゲート欠陥を、検出することができうる。よって、例えば、Ｗ／ＴやＦ／Ｔに加えて、ＩＤＤＱテストをさらに行うことによって、例えば、半導体回路の初期故障率（例えば、初期故障率は、［ｐｐｍ］(Parts  Per  Million)で表される。）をより下げることが、可能となる。
【０００７】
しかしながら、定電流回路を備える半導体回路に対してＩＤＤＱテストを行った場合には、定電流回路において生じるスタンバイ電流（待機電流ともよばれる。）によって、検査対象の回路のリーク電流の変動を検出することができないことが起こりうる。
【０００８】
ここで、例えば特許文献１に記載の技術のような既存のＩＤＤＱテストに係る技術では、定電流回路において生じる暗電流の影響は考慮されていない。よって、既存のＩＤＤＱテストに係る技術を用いたとしても、上記のようにリーク電流の変動を検出することができないことが起こりうる。
【０００９】
よって、定電流回路を備える半導体回路に対して、既存のＩＤＤＱテストに係る技術を用いてＩＤＤＱテストを行ったとしても、半導体回路に異常が生じていることを検出することができるとは限らない。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、定電流回路を備える半導体回路に対して静的電源電流検査（ＩＤＤＱテスト）が行われた場合における検査精度の向上を図ることが可能な、新規かつ改良された半導体回路、および検査方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の第１の観点によれば、静的電源電流検査を行うことが可能な半導体回路であって、電源電圧を供給する第１電源、および静的電源電流検査のための検査電圧を供給する第２電源と接続される定電流回路と、上記第１電源および上記定電流回路と接続され、静的電源電流検査の対象となる検査対象回路と、を備え、上記定電流回路は、上記第１電源と接続するための給電パッドと、上記給電パッドと接続され、静的電源電流検査が行われる場合にオフ状態とされるスイッチング素子と、上記第２電源と接続するための検査パッドと、を含み、静的電源電流検査が行われる場合、上記定電流回路では、上記スイッチング素子により上記第１電源との接続が遮断され、上記定電流回路には、上記検査電圧のみが供給される、半導体回路が提供される。
【００１２】
かかる構成によって、定電流回路を備える半導体回路に対して静的電源電流検査（ＩＤＤＱテスト）が行われた場合における検査精度の向上を図ることができる。
【００１３】
また、上記スイッチング素子は、上記検査パッドを介して上記第２電源から上記検査電圧が供給されることによって、オフ状態とされてもよい。
【００１４】
また、上記スイッチング素子は、制御端子に印加される電圧に応じてオン状態またはオフ状態となるスイッチングトランジスタであってもよい。
【００１５】
また、上記スイッチングトランジスタの制御端子は、上記検査パッドと接続され、上記検査パッドを介して上記第２電源から上記検査電圧が供給された場合に、オフ状態となってもよい。
【００１６】
また、静的電源電流検査が行われる場合、上記第２電源から供給される上記検査電圧と、上記第１電源から供給される上記電源電圧とは、等しくてもよい。
【００１７】
また、上記目的を達成するために、本発明の第２の観点によれば、電源電圧を供給する第１電源、および静的電源電流検査のための検査電圧を供給する第２電源と接続される定電流回路と、上記第１電源および上記定電流回路と接続され、静的電源電流検査の対象となる検査対象回路と、を備え、上記定電流回路は、上記第１電源と接続するための給電パッドと、上記給電パッドと接続され、静的電源電流検査が行われる場合にオフ状態とされるスイッチング素子と、上記第２電源と接続するための検査パッドと、を含み、静的電源電流検査が行われる場合、上記定電流回路では、上記スイッチング素子により上記第１電源との接続が遮断され、上記定電流回路には、上記検査電圧のみが供給される、半導体回路を、静的電源電流検査する検査方法であって、上記定電流回路の上記検査パッドに上記第２電源から上記検査電圧を供給させると共に、上記定電流回路と上記第１電源との接続を遮断させる第１ステップと、上記第１ステップが行われているときにおいて上記検査対象回路に流れる電流値に基づいて、上記検査対象回路に異常が生じているか否かを判定する第２ステップと、を有する、検査方法が提供される。
【００１８】
かかる方法が用いられることによって、定電流回路を備える半導体回路に対して静的電源電流検査（ＩＤＤＱテスト）が行われた場合における検査精度の向上を図ることができる。
【発明の効果】
【００１９】
本発明によれば、定電流回路を備える半導体回路に対して静的電源電流検査（ＩＤＤＱテスト）が行われた場合における検査精度の向上を図ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る半導体回路の構成の一例を示す説明図である。
【図２】本発明の実施形態に係る検査方法が適用されない定電流回路の構成の第１の例を示す説明図である。
【図３】本発明の実施形態に係る半導体回路が備える定電流回路の構成の第１の例を示す説明図である。
【図４】本発明の実施形態に係る検査方法の一例を説明するための説明図である。
【図５】本発明の実施形態に係る検査方法が適用されない定電流回路の構成の第２の例を示す説明図である。
【図６】本発明の実施形態に係る半導体回路が備える定電流回路の構成の第２の例を示す説明図である。
【発明を実施するための形態】
【００２１】
以下、添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２２】
また、以下において、“一の構成要素と、他の構成要素とを、接続する”とは、“当該一の構成要素と当該他の構成要素とが、さらなる他の構成要素を介さずに、電気的に接続されていること”、または、“当該一の構成要素と当該他の構成要素とが、さらなる他の構成要素を介して、電気的に接続されていること”をいう。
【００２３】
（本発明の実施形態に係る検査方法、および本発明の実施形態に係る半導体回路）
以下、本発明の実施形態に係る検査方法と、本発明の実施形態に係る検査方法が適用可能な本発明の実施形態に係る半導体回路とについて、説明する。
【００２４】
［１］本発明の実施形態に係る検査方法の概要
上述したように、定電流回路を備える半導体回路に対してＩＤＤＱテストを行った場合には、定電流回路において生じるスタンバイ電流によって、検査対象の回路のリーク電流の変動を検出することができないことが起こりうる。
【００２５】
具体的には、定電流回路を備える半導体回路に対してＩＤＤＱテストを行った場合には、定電流回路のスタンバイ電流と検査対象の回路のリーク電流との双方が区別されずに、暗電流として検出される。そのため、例えば、“定電流回路のスタンバイ電流が約８［μＡ］であり、検査対象の回路のリーク電流が１［μＡ］以下である場合”など、定電流回路のスタンバイ電流が検査対象の回路のリーク電流よりも十分に大きい場合には、検査対象の回路のリーク電流の変動を検出することは、困難である。
【００２６】
ここで、ＩＤＤＱテストでは、例えば、検出された暗電流の電流値と設定されている閾値とを用いた閾値処理によって、検査対象の回路に異常が生じているか否かが判定される。例えば、ＩＤＤＱテストでは、検出された暗電流の電流値が設定されている閾値より大きい場合、または、検出された暗電流の電流値が設定されている閾値以上である場合に、検査対象の回路に異常が生じていると判定される。上記閾値としては、例えば、予め設定されている固定の閾値、または、変更可能な可変値が挙げられる。
【００２７】
しかしながら、上記のように検査対象の回路のリーク電流の変動を検出することが困難である場合には、後述するように、閾値処理を行ったとしても、半導体回路に異常が生じていることを検出することができないことが起こりうる。よって、上記のように定電流回路のスタンバイ電流と検査対象の回路のリーク電流との双方が区別されずに暗電流として検出される場合には、ＩＤＤＱテストを行ったとしても、半導体回路に異常が生じていることを検出することができるとは、限らない。
【００２８】
そこで、本発明の実施形態に係る検査方法では、定電流回路のスタンバイ電流と検査対象の回路のリーク電流とを切り分け、リーク電流に対応する電流の電流値の測定結果によって、半導体回路に異常が生じているか否かが判定される。
【００２９】
定電流回路のスタンバイ電流と検査対象の回路のリーク電流とが切り分けられることによって、定電流回路を備える半導体回路におけるリーク電流の変動をより確実に検出することが可能となる。
【００３０】
したがって、本発明の実施形態に係る検査方法が用いられることによって、定電流回路を備える半導体回路に対してＩＤＤＱテスト（静的電源電流検査）が行われた場合における検査精度の向上を、図ることができる。また、ＩＤＤＱテストの検査精度の向上が図られることによって、例えば、半導体回路を構成するトランジスタのゲート欠陥のスクリーニング強化を図ることが可能となる。
【００３１】
具体的には、“半導体回路が備える定電流回路を、ＩＤＤＱテストが行われる場合に定電流回路のスタンバイ電流と検査対象の回路のリーク電流とを切り分けることを実現することが可能な構成とすること”によって、本発明の実施形態に係る検査方法は、実現される。
【００３２】
以下、本発明の実施形態に係る検査方法を実現することが可能な本発明の実施形態に係る半導体回路の構成の一例と、本発明の実施形態に係る検査方法とを説明する。
【００３３】
［２］本発明の実施形態に係る半導体回路の構成例、および本発明の実施形態に係る検査方法の一例
図１は、本発明の実施形態に係る半導体回路１００の構成の一例を示す説明図である。
【００３４】
ここで、図１に示す“ＶＣＣ”は、電源電圧を供給する電源（以下、「第１電源」と示す場合がある。）と接続され、電源電圧が供給されるパッド（端子）を示している。本発明の実施形態に係る第１電源としては、例えば、半導体回路１００の外部電源が挙げられる。
【００３５】
また、図１に示す“ＳＬＰ”は、後述するスリープ回路を制御する信号が供給されるパッドを示している。また、図１に示す“ＧＮＤ”は、グランドラインと接続されるパッドを示している。以下、図１において“ＶＣＣ”、“ＳＬＰ”、“ＧＮＤ”で表されるパッドは、他の図においても、同様とする。また、以下では、スリープ回路を制御する信号が反転された信号が供給されるパッドを“（ＳＬＰ）−”（ＳＬＰに反転記号が付された表現）で表す。
【００３６】
半導体回路１００は、例えば、定電流回路１０２と、ＩＤＤＱテスト（静的電源電流検査）の対象となる検査対象回路１０４（いわゆる、負荷回路）とを備える。
【００３７】
［２−１］検査対象回路１０４
検査対象回路１０４は、例えば、ブリッジ回路と、２段の増幅器と、スリープ回路とを備える。
【００３８】
スリープ回路は、各回路とそれぞれ接続されるスイッチングトランジスタを含み、各回路と第１電源とを選択的に接続させる。各スイッチングトランジスタは、制御端子（ゲート）に印加される信号に応じてオン状態またはオフ状態となる。ここで、図１では、スイッチングトランジスタとして、Ｐチャネル型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field  Effect  Transistor）を示している。
【００３９】
なお、検査対象回路１０４の構成は、図１に示す例に限られない。例えば、検査対象回路１０４は、ＩＤＤＱテストの対象となりうる、任意の構成の回路であってもよい。
【００４０】
［２−２］定電流回路１０２
定電流回路１０２は、定電流を生成する機能を実現することが可能な任意の構成の回路を含み、定電流を生成する機能を有する。
【００４１】
また、定電流回路１０２は、電源電圧を供給する第１電源と接続するための給電パッドと、給電パッドと接続されるスイッチング素子と、ＩＤＤＱテスト（静的電源電流検査）のための検査電圧を供給する電源（以下、「第２電源」と示す場合がある。）と接続するための検査パッドとを、含む。つまり、定電流回路１０２は、給電パッドを介して第１電源と接続され、検査パッドを介して第２電源と接続される。
【００４２】
本発明の実施形態に係る第２電源としては、例えば、半導体回路１００の外部電源が挙げられる。本発明の実施形態に係る第２電源は、本発明の実施形態に係る第１電源と別体の電源であってもよいし、同一の電源であってもよい。
【００４３】
また、ＩＤＤＱテストが行われる場合において第２電源から供給される検査電圧としては、ＩＤＤＱテストが行われる場合において第１電源から供給される電源電圧と等しい電圧が挙げられる。なお、ＩＤＤＱテストが行われる場合において第２電源から供給される検査電圧と第１電源から供給される電源電圧とが、異なっていてもよいことは、言うまでもない。
【００４４】
スイッチング素子は、ＩＤＤＱテストが行われる場合にはオフ状態とされ、ＩＤＤＱテストが行われない場合にオン状態とされる。ＩＤＤＱテストが行われる場合にオフ状態とされることによって、定電流回路１０２では、スイッチング素子により第１電源との接続が遮断される。
【００４５】
定電流回路１０２が備えるスイッチング素子としては、例えば、制御端子に印加される電圧に応じてオン状態またはオフ状態となるスイッチングトランジスタが、挙げられる。スイッチング素子として機能するスイッチングトランジスタとしては、例えば、ＭＯＳＦＥＴやＴＦＴ（Thin  Film  Transistor）や、バイポーラトランジスタなどが挙げられる。
【００４６】
なお、定電流回路１０２が備えるスイッチング素子は、スイッチングトランジスタに限られない。例えば、定電流回路１０２が備えるスイッチング素子は、印加される電圧に応じてオン状態またはオフ状態となる機能を有していれば、任意の回路素子（または、複数の回路素子で構成される任意の回路）であってもよい。
【００４７】
定電流回路１０２は、例えば、検査パッドを介して第２電源から検査電圧が供給されることによってスイッチング素子がオフ状態とされる構成をとることが、可能である。
【００４８】
一例を挙げると、例えば、定電流回路１０２が備えるスイッチング素子がスイッチングトランジスタである場合、スイッチングトランジスタの制御端子は、検査パッドと接続される。そして、スイッチング素子は、検査パッドを介して第２電源から検査電圧が供給された場合に、オフ状態となる。
【００４９】
つまり、定電流回路１０２は、第２電源から供給される検査電圧を、スイッチング素子のオン／オフ制御に利用することが可能である。よって、上記のように検査電圧をスイッチング素子のオン／オフ制御に利用することにより、定電流回路１０２に設けられるパッド数（端子数）の増加を抑えることができる。なお、定電流回路１０２が、“定電流回路１０２のスイッチング素子が、第２電源から供給される検査電圧とは異なる電圧によってオン／オフ制御される構成”であってもよいことは、言うまでもない。
【００５０】
また、ＩＤＤＱテストが行われる場合、定電流回路１０２には、検査パッドに接続されている第２電源から供給される検査電圧が供給される。また、このとき、スイッチング素子によって、定電流回路１０２と第１電源との接続が遮断されている。よって、ＩＤＤＱテストが行われる場合、定電流回路１０２には、検査パッドに接続されている第２電源から供給される検査電圧のみが供給される。
【００５１】
定電流回路１０２は、ＩＤＤＱテストが行われる場合には、上記のように、定電流回路１０２と第１電源との接続が遮断され、定電流回路１０２に検査電圧のみが供給される。
【００５２】
定電流回路１０２が、“ＩＤＤＱテストが行われる場合において、定電流回路１０２と第１電源との接続が遮断され、定電流回路１０２に検査電圧のみが供給される構成”を有することによって、“ＩＤＤＱテストが行われる場合において、定電流回路のスタンバイ電流と検査対象の回路のリーク電流とを切り分けること”が、実現される。
【００５３】
以下、定電流回路１０２の構成の一例を説明しつつ、本発明の実施形態に係る検査方法を説明する。また、以下では、定電流を生成する機能を実現することが可能な回路を有する定電流回路、すなわち本発明の実施形態に係る検査方法が適用されない定電流回路の構成の一例を示しつつ、定電流回路１０２と当該本発明の実施形態に係る検査方法が適用されない定電流回路との相違点を、説明する。
【００５４】
なお、定電流回路１０２が有する定電流を生成する機能を実現することが可能な回路の例は、下記に示す例に限られない。例えば、定電流回路１０２は、カレントミラーを利用する構成、フィードバックを利用する構成、ツェナダイオードを利用する構成など、定電流を生成する機能を実現することが可能な、任意の構成の回路を有する構成をとることが可能である。
【００５５】
また、以下では、ＩＤＤＱテストが行われる場合に流れる暗電流のうち、検査対象の回路のリーク電流を「暗電流ＩＣＣ１（リーク電流）」と示し、また、定電流回路のスタンバイ電流を、「暗電流ＩＣＣ２（スタンバイ電流）」と示す。
【００５６】
［２−２−１］定電流回路１０２の第１の構成例
図２は、本発明の実施形態に係る検査方法が適用されない定電流回路の構成の第１の例を示す説明図である。また、図３は、本発明の実施形態に係る半導体回路１００が備える定電流回路１０２の構成の第１の例を示す説明図である。図３に示す“ＣＫＰＡＤ”は、検査電圧を供給する第２電源と接続され、検査電圧が供給される検査パッド（端子）を示している。以下、図３において“ＣＫＰＡＤ”で表されるパッドは、他の図においても、同様とする。
【００５７】
（Ｉ）図２に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合
まず、図２に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合について、説明する。
【００５８】
図２に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合、図２に示す定電流回路には、給電パッド（図２に示す“ＶＣＣ”）を介して第１電源から供給される電源電圧に応じた暗電流ＩＣＣ２（スタンバイ電流）が、流れる。そのため、図２に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合には、電流計Ａ１において検出される電流値は、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）とを合計した電流値である。
【００５９】
つまり、図２に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合には、定電流回路のスタンバイ電流と検査対象の回路のリーク電流との双方が区別されずに検出される。よって、図２に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合には、上述したように、ＩＤＤＱテストを行ったとしても、半導体回路に異常が生じていることを検出することができるとは、限らない。
【００６０】
（ＩＩ）図３に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合
次に、図３に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合について、説明する。
【００６１】
図２に示す定電流回路と、図３に示す定電流回路１０２とを比較すると、定電流回路１０２は、図３において符号１１０で示されている構成をさらに備える。
【００６２】
具体的には、定電流回路１０２は、スイッチングトランジスタ（スイッチング素子の一例）と、検査パッド（図３に示す“ＣＫＰＡＤ”）とをさらに備える。スイッチングトランジスタ（スイッチング素子の一例）の一の端子は、給電パッド（図３に示す“ＶＣＣ”）と接続され、当該スイッチングトランジスタの制御端子は、検査パッドと接続される。また、スイッチングトランジスタの制御端子と、スイッチングトランジスタの他の端子とは、接続される。ここで、図３では、スイッチングトランジスタがＰチャネル型のＭＯＳＦＥＴである例を示している。
【００６３】
スイッチングトランジスタは、ＩＤＤＱテストが行われる場合に検査パッドを介して第２電源から検査電圧が供給されることによってオフ状態となり、第１電源との接続を遮断する。つまり、ＩＤＤＱテストが行われる場合、スイッチングトランジスタの後段の回路（図３においてスイッチングトランジスタの他の端子と接続されている回路。定電流を生成する機能を実現することが可能な回路に該当する。）には、図２に示すような、給電パッドを介して第１電源から供給される電源電圧に応じた暗電流ＩＣＣ２（スタンバイ電流）は、流れない。
【００６４】
また、スイッチングトランジスタは、ＩＤＤＱテストが行われない場合、すなわち、検査パッドを介して第２電源から検査電圧が供給されない場合には、オン状態となり、ダイオードと同様の働きをする。
【００６５】
また、上記のように、スイッチングトランジスタの制御端子と他の端子とは接続されている。よって、ＩＤＤＱテストが行われる場合、スイッチングトランジスタの後段の回路には、図３に示すように、検査パッドを介して第２電源から供給される検査電圧に応じて、暗電流ＩＣＣ２（スタンバイ電流）が流れる。
【００６６】
よって、定電流回路１０２が図３において符号１１０で示されている構成をさらに備えることによって、図３に示すように、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）とが、切り分けられる。
【００６７】
つまり、図３に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合、電流計Ａ１において検出される電流値は、暗電流ＩＣＣ１（リーク電流）に対応する電流値となる。また、図３に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合、電流計Ａ２において検出される電流値は、暗電流ＩＣＣ２（スタンバイ電流）に対応する電流値となる。
【００６８】
図４は、本発明の実施形態に係る検査方法の一例を説明するための説明図である。
【００６９】
図４のＡは、図３に示す定電流回路１０２を備える半導体回路１００に対して行われるＩＤＤＱテストの一例を示している。ここで、図４のＡに示す“検査１”は、図２に示す定電流回路を備える半導体回路に対して行われるＩＤＤＱテストの一例に相当する。また、図４のＡに示す“検査２”は、本発明の実施形態に係る検査方法によるＩＤＤＱテストの一例に該当する。また、図４のＡに示す“検査２”は、ＩＤＤＱテストが行われる場合において第２電源から供給される検査電圧と第１電源から供給される電源電圧とが等しい例を示している。
【００７０】
また、図４のＢは、検査対象回路１０４に異常が生じていない正常時において検出される、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）との一例を示している。また、図４のＣは、検査対象回路１０４に異常が生じている異常時において検出される、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）との一例を示している。
【００７１】
上述したように、ＩＤＤＱテストでは、例えば閾値処理によって検査対象回路１０４に異常が生じているか否かが判定される。
【００７２】
しかしながら、図２に示す定電流回路を備える半導体回路に対して行われるＩＤＤＱテストの一例に相当する“検査１”では、上述したように、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）との切り分けができない。そのため、ＩＤＤＱテストによる検査対象回路１０４の判定結果は、検査対象回路１０４に異常が生じているか否かを判定する閾値処理に用いられる閾値の設定に、大きく依存してしまう。
【００７３】
一例を挙げると、上記閾値処理に用いられる閾値が１０［μＡ］である場合には、図４のＢに示す異常が生じていない正常時の検査対象回路１０４と、図４のＣに示す異常が生じている異常時の検査対象回路１０４との双方が、異常が生じていないと判定されてしまう。
【００７４】
また、定電流回路のスタンバイ電流は、検査対象の回路のリーク電流よりも十分に大きいことが多い。そのため、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）との切り分けができない場合において、検査精度をより向上させることが可能な閾値を設定することは、困難である。
【００７５】
これに対して、本発明の実施形態に係る検査方法によるＩＤＤＱテストの一例に該当する“検査２”では、上述したように、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）とが切り分けられる。そのため、“検査２”では、図４のＢおよび図４のＣに示すように、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）とをそれぞれ測定することが可能である。
【００７６】
ここで、図４のＢおよび図４のＣにおける“検査２”の結果を比較すると、異常が生じていない正常時の検査対象回路１０４（図４のＢ）では、暗電流ＩＣＣ１（リーク電流）が検出されないのに対して、異常が生じている異常時の検査対象回路１０４（図４のＣ）では、暗電流ＩＣＣ１（リーク電流）が検出されている。
【００７７】
よって、本発明の実施形態に係る検査方法が用いられる場合には、例えば閾値処理により暗電流ＩＣＣ１（リーク電流）が検出されているか否かを判定することによって、検査対象回路１０４に異常が生じているか否かを判定することができる。
【００７８】
ここで、本発明の実施形態に係る検査方法が用いられる場合における閾値処理のための閾値は、“暗電流ＩＣＣ１（リーク電流）が発生していない場合を除外することができ、かつ、暗電流ＩＣＣ１（リーク電流）が発生していることを判定することが可能な値”に設定すればよい。例えば、検査対象回路１０４のリーク電流が１［μＡ］以下であることが分かっている場合において設定される閾値の例としては、０．２〜０．５［μＡ］などが挙げられる。
【００７９】
なお、図４のＢおよび図４のＣにおける“検査２”の結果を比較すると、定電流回路１０２の暗電流ＩＣＣ２（スタンバイ電流）は、検査対象回路１０４が正常であるか否かによらず、“検査１”の結果よりも低下している。上記は、図３に示すように、定電流回路１０２におけるスイッチングトランジスタの後段の回路（定電流を生成する機能を実現することが可能な回路）が、ＭＯＳＦＥＴを含んでいるためである。
【００８０】
したがって、図３に示す定電流回路１０２を備える半導体回路１００に対して、本発明の実施形態に係る検査方法に係るＩＤＤＱ検査が行われることによって、図２に示す定電流回路を備える半導体回路に対してＩＤＤＱ検査が行われる場合よりも、検査精度の向上を図ることができる。
【００８１】
［２−２−２］定電流回路１０２の第２の構成例
図５は、本発明の実施形態に係る検査方法が適用されない定電流回路の構成の第２の例を示す説明図である。また、図６は、本発明の実施形態に係る半導体回路１００が備える定電流回路１０２の構成の第２の例を示す説明図である。
【００８２】
（ｉ）図５に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合
まず、図５に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合について、説明する。
【００８３】
図５に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合、図５に示す定電流回路には、図２に示す定電流回路と同様に、給電パッド（図５に示す“ＶＣＣ”）を介して第１電源から供給される電源電圧に応じた暗電流ＩＣＣ２（スタンバイ電流）が、流れる。そのため、図５に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合には、図２に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合と同様に、電流計Ａ１において検出される電流値は、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）とを合計した電流値である。
【００８４】
つまり、図５に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合には、図２に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合と同様に、定電流回路のスタンバイ電流と検査対象の回路のリーク電流との双方が区別されずに検出される。よって、図５に示す定電流回路を備える半導体回路に対してＩＤＤＱテストが行われる場合には、上述したように、ＩＤＤＱテストを行ったとしても、半導体回路に異常が生じていることを検出することができるとは、限らない。
【００８５】
（ｉｉ）図６に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合
次に、図６に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合について、説明する。
【００８６】
図５に示す定電流回路と、図６に示す定電流回路１０２とを比較すると、定電流回路１０２は、図３に示す第１の例に係る定電流回路１０２と同様に、符号１１０で示されている構成をさらに備える。
【００８７】
よって、図６に示す定電流回路１０２は、符号１１０で示されている構成をさらに備えることによって、図６に示すように、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）とが、切り分けられる。
【００８８】
つまり、図６に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合、電流計Ａ１において検出される電流値は、図３に示す第１の例に係る定電流回路１０２に対してＩＤＤＱテストが行われる場合と同様に、暗電流ＩＣＣ１（リーク電流）に対応する電流値となる。また、図６に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合、電流計Ａ２において検出される電流値は、図３に示す第１の例に係る定電流回路１０２に対してＩＤＤＱテストが行われる場合と同様に、暗電流ＩＣＣ２（スタンバイ電流）に対応する電流値となる。
【００８９】
よって、図４のＡに示す“検査２”が、図６に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われた場合には、図４のＢおよび図４のＣにおける“検査２”の結果と同様となる。つまり、図４のＡに示す“検査２”が、図６に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われた場合、異常が生じていない正常時の検査対象回路１０４（図４のＢ）では、暗電流ＩＣＣ１（リーク電流）が検出されず、異常が生じている異常時の検査対象回路１０４（図４のＣ）では、暗電流ＩＣＣ１（リーク電流）が検出されることとなる。
【００９０】
よって、図６に示す定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合においても、図３に示す第１の例に係る定電流回路１０２を備える半導体回路１００に対してＩＤＤＱテストが行われる場合と同様に、閾値処理により暗電流ＩＣＣ１（リーク電流）が検出されているか否かを判定することによって、検査対象回路１０４に異常が生じているか否かを判定することができる。
【００９１】
したがって、図６に示す定電流回路１０２を備える半導体回路１００に対して、本発明の実施形態に係る検査方法に係るＩＤＤＱ検査が行われることによって、図５に示す定電流回路を備える半導体回路に対してＩＤＤＱ検査が行われる場合よりも、検査精度の向上を図ることができる。
【００９２】
本発明の実施形態に係る半導体回路１００が備える定電流回路１０２としては、例えば、図３に示す第１の例に係る定電流回路１０２や、図６に示す第２の例に係る定電流回路１０２が挙げられる。
【００９３】
なお、本発明の実施形態に係る定電流回路１０２は、図３に示す第１の例に係る定電流回路１０２と、図６に示す第２の例に係る定電流回路１０２とに限られない。例えば、本発明の実施形態に係る定電流回路１０２は、図３および図６において符号１１０で示されている構成と、定電流を生成する機能を実現することが可能な任意の構成の回路とを有する構成であってもよい。
【００９４】
上述したように、定電流回路１０２が符号１１０で示されている構成を有することによって、半導体回路１００では、暗電流ＩＣＣ１（リーク電流）と暗電流ＩＣＣ２（スタンバイ電流）とが切り分けられる。よって、定電流回路１０２が、符号１１０で示されている構成と定電流を生成する機能を実現することが可能な任意の構成の回路とを有する構成であっても、本発明の実施形態に係る検査方法に係るＩＤＤＱ検査が行われることによって、検査精度の向上を図ることができる。
【００９５】
［３］本発明の実施形態に係る検査方法に係る処理
次に、上述した半導体回路１００をＩＤＤＱ検査することが可能な、本発明の実施形態に係る検査方法に係る処理について、説明する。
【００９６】
下記に示す本発明の実施形態に係る検査方法に係る各ステップの処理は、例えば、ＣＰＵ（Central  Processing  Unit）などのプロセッサや、マイクロコントローラなどによって、行われる。
【００９７】
以下では、本発明の実施形態に係る検査方法に係る各ステップの処理が、上記プロセッサなどを備える検査制御装置において行われる場合を、例に挙げる。検査制御装置としては、例えば、ＰＣ（Personal  Computer）やサーバなどのコンピュータなどが挙げられる。
【００９８】
（１）第１ステップ
検査制御装置は、半導体回路１００を構成する定電流回路１０２の検査パッドに第２電源から検査電圧を供給させると共に、定電流回路１０２と第１電源との接続を遮断させる。
【００９９】
一例を挙げると、定電流回路１０２が、図３に示す第１の例に係る構成または図６に示す第２の例に係る構成を有する場合には、検査制御装置は、検査電圧を出力させる制御信号を第２電源に対して送信し、第２電源に検査電圧を出力させる。検査制御装置は、例えば、備えている通信デバイス、または、接続されている外部の通信デバイスを介して、第２電源に上記制御信号を送信する。
【０１００】
例えば図３に示す第１の例に係る構成の定電流回路１０２などのように、定電流回路１０２が、スイッチング素子が検査パッドを介して検査電圧が供給されることによりオフ状態とされる構成を有する場合には、検査制御装置が第２電源における検査電圧の出力を制御することによって、“定電流回路１０２の検査パッドへの第２電源から検査電圧の供給”および“定電流回路１０２と第１電源との接続の遮断”が、実現される。
【０１０１】
また、例えば、定電流回路１０２が“定電流回路１０２のスイッチング素子が、第２電源から供給される検査電圧とは異なる電圧によってオン／オフ制御される構成”である場合には、検査制御装置は、例えば、“検査電圧の供給に係る制御”と“スイッチング素子のオン／オフ制御のための電圧の供給に係る制御”とを行う。
【０１０２】
（２）第２ステップ
検査制御装置は、上記（１）に示す第１ステップが行われているときにおいて検査対象回路１０４に流れる電流値に基づいて、検査対象回路１０４に異常が生じているか否かを判定する。
【０１０３】
検査制御装置は、例えば上述したように、暗電流ＩＣＣ１（リーク電流）の測定結果を示す電流値と、設定されている閾値とを用いた閾値処理によって、検査対象回路１０４に異常が生じているか否かを判定する。
【０１０４】
検査制御装置は、本発明の実施形態に係る検査方法に係る処理として、例えば上記（１）に示す第１ステップに係る処理、および上記（２）に示す第２ステップに係る処理を行う。
【０１０５】
なお、上記（１）に示す第１ステップに係る処理および上記（２）に示す第２ステップに係る処理は、便宜上、本発明の実施形態に係る検査方法に係る処理を切り分けたものである。よって、本発明の実施形態に係る検査方法に係る処理は、例えば、上記（１）に示す第１ステップに係る処理および上記（２）に示す第２ステップに係る処理を、１つの処理と捉えることが可能である。また、本発明の実施形態に係る検査方法に係る処理は、例えば、上記（１）に示す第１ステップに係る処理および上記（２）に示す第２ステップに係る処理を、（任意の切り分け方によって）２以上の処理と捉えることも可能である。
【０１０６】
また、検査制御装置は、本発明の実施形態に係る検査方法に係る処理として、検査結果を通知させる通知制御処理を、さらに行ってもよい。
【０１０７】
検査制御装置は、例えば、“検査結果を示す文字列と画像との一方または双方を、表示デバイスの表示画面に表示させること”や“異常と判定されたことを示す警告ランプを発光させること”などの、１または２以上の視覚的な通知方法によって、検査結果を通知させる。
【０１０８】
また、検査制御装置は、例えば、“検査結果を示す音声（音楽も含む。）を、スピーカなどの音声出力デバイスに出力させること”などの聴覚的な通知方法によって、検査結果を通知させてもよい。
【０１０９】
さらに、検査制御装置は、例えば、上記のような視覚的な通知方法と上記のような聴覚的な通知方法とを組み合わせた通知方法など、検査結果を通知することが可能な、任意の通知方法によって、検査結果を通知させることも可能である。
【０１１０】
［４］本発明の実施形態に係る検査方法が用いられることによる効果の一例
本発明の実施形態に係る検査方法が用いられることによって、例えば下記に示す効果が奏される。なお、本発明の実施形態に係る検査方法が用いられることにより奏される効果が、下記に示す効果に限られないことは、言うまでもない。
・図３、図６に示す符号１１０で示されている構成を定電流回路に設けること、すなわち、スイッチング素子と検査パッドという少ない素子を定電流回路に設けることによって、ＩＤＤＱ検査の精度向上を図ることができる。
・ＩＤＤＱ検査の精度が向上することによって、定電流回路を備える半導体回路におけるトランジスタのゲート欠陥のスクリーニング強化が実現される。
・図３、図６に示す符号１１０で示されている構成（スイッチング素子と検査パッドとが追加される構成）を定電流回路に設けたとしても、定電流回路における定電流を生成する機能に影響はない。
・“定電流回路における図３、図６に示す符号１１０で示されている構成を回路チップの空きスペースに設ける対応”をとることによって、本発明の実施形態に係る半導体回路を実現することが可能である。上記の対応をとることによって、本発明の実施形態に係る半導体回路を実現する場合に要するコストが、図２、図５に示すような本発明の実施形態に係る検査方法が適用されない定電流回路を備える半導体回路を実現する場合のコストと比較して、上昇することはない。
【０１１１】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【０１１２】
１００    半導体回路
１０２    定電流回路
１０４    検査対象回路
【図１】
0006393673.tif 000002
【図２】
0006393673.tif 000003
【図３】
0006393673.tif 000004
【図４】
0006393673.tif 000005
【図５】
0006393673.tif 000006
【図６】
0006393673.tif 000007