(57)【特許請求の範囲】
【請求項１】
直流電源の正側に接続される上アームのスイッチング素子と、前記直流電源の負側に接続される下アームのスイッチング素子と、が接続されてなるスイッチングレグを有し、前記直流電源から印加される直流電圧を交流電圧に変換するインバータ回路と、
前記スイッチング素子のゲートと一対一で接続されるゲート回路と、
前記ゲート回路を介して前記スイッチング素子を駆動する駆動回路と、を備え、
前記ゲート回路は、順方向電圧が印加されることで、当該ゲート回路に接続される前記スイッチング素子をセルフターンオンさせるダイオードを有し、
前記ダイオードは、前記スイッチング素子のソースにアノードが接続され、前記スイッチング素子のゲートと前記駆動回路とを接続する配線にカソードが接続されること
を特徴とする電力変換装置。
【請求項２】
前記ダイオードを介した経路において、前記駆動回路側から前記スイッチング素子のゲートを見た抵抗値が、１００Ω以下であること
を特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記スイッチング素子は、スーパー・ジャンクション・ＭＯＳＦＥＴ、ＳｉＣ・ＭＯＳＦＥＴ、又はＧａＮパワー半導体であること
を特徴とする請求項１又は請求項２に記載の電力変換装置。
【請求項４】
直流電源の正側に接続される上アームのスイッチング素子と、前記直流電源の負側に接続される下アームのスイッチング素子と、が接続されてなるスイッチングレグを有し、前記直流電源から印加される直流電圧を交流電圧に変換するインバータ回路と、
前記スイッチング素子のゲートと一対一で接続され、順方向電圧が印加されることで当該スイッチング素子をセルフターンオンさせるダイオードを有するゲート回路と、
前記ゲート回路を介して前記スイッチング素子を駆動する駆動回路と、を有する電力変換装置を備えるとともに、
前記電力変換装置から印加される交流電圧で駆動するモータと、
前記モータの回転によって駆動する圧縮機、室外熱交換器、膨張弁、及び室内熱交換器が配管を介して環状に順次接続されてなる空調回路と、を備え、
前記ダイオードは、前記スイッチング素子のソースにアノードが接続され、前記スイッチング素子のゲートと前記駆動回路とを接続する配線にカソードが接続されること
を特徴とする空気調和機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を交流電圧に変換する電力変換装置等に関する。
【背景技術】
【０００２】
近年、地球環境保全の観点から、モータを搭載した電車、自動車、空気調和機等の機器にも省エネルギ化が強く求められている。こうした要請を満たすために、直流電圧を三相交流電圧に変換するインバータ（電力変換装置）に関して、損失を改善するための様々な技術が提案されている。
【０００３】
例えば、インバータのスイッチング素子としてＩＧＢＴ（Insulated-Gate-Bipolar-Transistor）が広く用いられているが、これに代えて、ＩＧＢＴよりも定常損失の小さいＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いることが提案されている。
【０００４】
インバータ回路のスイッチング素子としてＭＯＳＦＥＴを用いる場合、逆回復電流に伴うノイズが問題になる。ここで「逆回復電流」とは、ダイオード（スイッチング素子の寄生ダイオードを含む）に印加される電圧が順方向電圧から逆方向電圧に切り替わった瞬間に流れる電流である。逆回復電流が発生した場合、この逆回復電流の急激な変化に伴ってノイズが発生し、回路に悪影響を及ぼす可能性がある。このようなノイズを低減するための対策として、例えば、以下に示す技術が知られている。
【０００５】
すなわち、特許文献１には、直流電源の正側に接続されるハイサイド側の主回路と、この主回路に直列接続されるとともに、直流電源の負側に接続されるローサイド側の主回路と、各主回路に並列接続されるスナバ回路と、を備える電力変換装置について記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−６６３７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の技術では、スナバ回路によって逆回復電流に伴うノイズを低減できるものの、このスナバ回路において損失が発生してしまう。また、スナバ回路の設置に伴ってゲート抵抗が大きくなるため、スイッチング素子がオンするまでの時間が長くなり、スイッチング損失（損失）の増加を招いてしまう。
【０００８】
例えば、特許文献１の各主回路が備えるスイッチングに、スーパー・ジャンクション−ＭＯＳＦＥＴ（Super Junction Metal-Oxide-Semiconductor Field-Effect Transistor：以下、ＳＪ−ＭＯＳＦＥＴと記す）を用いることで、損失を小さくすることが考えられる。このＳＪ−ＭＯＳＦＥＴは、定常損失が小さいという利点があり、さらに昨今、逆回復電流が流れる時間（以下、逆回復時間という）を短くしたものが開発された。逆回復時間が短いほどスイッチング損失も小さくなるため、ＳＪ−ＭＯＳＦＥＴを用いることで、従来よりも損失の低減が可能になる。
【０００９】
しかしながら、逆回復時間を短くすると、そのぶん電流が急激に変動するため、ノイズが大きくなるという問題がある。このように、逆回復電流に関して、ノイズの抑制とスイッチング損失（損失）の低減とはトレードオフの関係になっている。
【００１０】
そこで、本発明は、低ノイズかつ低損失な電力変換装置等を提供することを課題とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明は、順方向電圧が印加されることでスイッチング素子をセルフターンオンさせるダイオードを備え、前記ダイオードは、前記スイッチング素子のソースにアノードが接続され、前記スイッチング素子のゲートと駆動回路とを接続する配線にカソードが接続されることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、低ノイズかつ低損失な電力変換装置等を提供できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る電力変換装置の構成図である。
【図２】電力変換装置の第１レグ、ゲート回路、駆動回路、及び制御回路の構成図である。
【図３】セルフターンオンの概要を示す説明図である。
【図４】（ａ）は逆回復電流の増加中に、基板パターンのインダクタンス成分によって発生する電圧変動を示す説明図であり、（ｂ）は逆回復電流が増加する期間の波形図である。
【図５】（ａ）は逆回復電流の減少中に、基板パターンのインダクタンス成分によって発生する電圧変動を示す説明図であり、（ｂ）は逆回復電流が減少する期間の波形図である。
【図６】逆回復電流の減少中に、バイアス部のダイオードに逆方向電圧が印加されている状態の説明図であり、（ａ）は回路の状態を示す説明図であり、（ｂ）はダイオードに印加される電圧の波形図である。
【図７】逆回復電流の減少中に、バイアス部のダイオードに順方向電圧が印加されている状態の説明図であり、（ａ）は回路の状態を示す説明図であり、（ｂ）はダイオードに印加される電圧の波形図である。
【図８】下アーム還流後に上アームのスイッチング素子をオンしたときの波形図であり、（ａ）はバイアス部無しの比較例の場合であり、（ｂ）はバイアス部有りの第１実施形態の場合である。
【図９】スイッチングスピードを低速化した比較例に関する説明図であり、（ａ）は下アーム還流後に上アームのスイッチング素子をオンに切り替えたときの基準波形の説明図であり、（ｂ）は上アームのスイッチング素子の抵抗値を＋６４％増加させた場合の説明図であり、（ｃ）は、上アームのスイッチング素子の抵抗値を＋２５８％増加させた場合の説明図である。
【図１０】本発明の第１実施形態において、下アームのスイッチング素子のゲートから駆動回路側を見た抵抗値を増加させたときの損失の変化を示す説明図であり、（ａ）は下アーム還流後に上アームのスイッチング素子をオンに切り替えたときの基準波形の説明図であり、（ｂ）は上アームのスイッチング素子の抵抗値を＋６５％増加させた場合の説明図であり、（ｃ）は上アームのスイッチング素子の抵抗値を＋４３２％増加させた場合の説明図である。
【図１１】上アームのスイッチングスピードを低速化した比較例（図９参照）、及び、セルフターンオンを利用した本実施形態（図１０参照）に関する損失をまとめた表である。
【図１２】本発明の第２実施形態に係る電力変換装置の第１レグ、ゲート回路、駆動回路、及び制御回路の構成図である。
【図１３】逆回復電流の減少中に、ダイオードに逆方向電圧が印加されている状態の説明図であり、（ａ）は回路の状態を示す説明図であり、（ｂ）はダイオードに印加される電圧の波形図である。
【図１４】逆回復電流の減少中に、ダイオードに順方向電圧が印加されている状態の説明図であり、（ａ）は回路の状態を示す説明図であり、（ｂ）はダイオードに印加される電圧の波形図である。
【図１５】本発明の第３実施形態に係る電力変換装置の第１レグ、ゲート回路、駆動回路、及び制御回路の構成図である。
【図１６】本発明の第４実施形態に係る電力変換装置の第１レグ、ゲート回路、駆動回路、及び制御回路の構成図である。
【図１７】本発明の第５実施形態に係る空気調和機の構成図である。
【図１８】バイアス部を有しない比較例における第１レグ、ゲート回路、駆動回路、及び制御回路の構成図である。
【図１９】比較例における逆回復電流の概要を示す波形図である。
【図２０】比較例において、下アーム還流後に上アームをスイッチングした場合の波形図である。
【発明を実施するための形態】
【００１４】
≪第１実施形態≫
＜電力変換装置の構成＞
図１は、第１実施形態に係る電力変換装置Ｓ１の構成図である。
電力変換装置Ｓ１は、直流電源Ｅ（例えば、コンバータ回路）から印加される直流電圧を三相交流電圧に変換するインバータである。電力変換装置Ｓ１は、インバータ回路１と、ゲート回路２１〜２６と、駆動回路３と、制御回路４と、を備えている。
【００１５】
インバータ回路１は、直流電源Ｅから印加される直流電圧を三相交流電圧に変換し、この三相交流電圧をモータＭに出力する電力変換器である。インバータ回路１は、第１レグＧ１と、第２レグＧ２と、第３レグＧ３と、を備えている。
第１レグＧ１は、直流電源Ｅの正側に接続される上アームのスイッチング素子Ｑａと、直流電源Ｅの負側に接続される下アームのスイッチング素子Ｑｂと、を備えている。
【００１６】
スイッチング素子Ｑａのドレインは直流電源Ｅの正側に接続され、ソースはスイッチング素子Ｑｂのドレインに接続されている。スイッチング素子Ｑａのソースと、スイッチング素子Ｑｂのドレインと、の接続点Ｐ１は、配線ｕを介してモータＭの巻線Ｌｕに接続されている。スイッチング素子Ｑｂのソースは接地され（図２参照）、モータＭの巻線Ｌｕ，Ｌｖ，Ｌｗの中性点と同電位になっている（図２参照）。
【００１７】
同様に、第２レグＧ２は上アームのスイッチング素子Ｑｃと、下アームのスイッチング素子Ｑｄと、を備えている。第３レグＧ３は、上アームのスイッチング素子Ｑｅと、下アームのスイッチング素子Ｑｆと、を備えている。
第１レグＧ１、第２レグＧ２、及び第３レグＧ３は、互いに並列接続されている。そして、ＰＷＭ（Pulse Width Modulation）制御に基づいてスイッチング素子Ｑａ〜Ｑｆがオン／オフされることで、配線ｕ，ｖ，ｗを介して三相交流電力がモータＭに供給されるようになっている。
【００１８】
スイッチング素子Ｑａ〜Ｑｆは、例えば、定常損失の小さいＳＪ−ＭＯＳＦＥＴである。スイッチング素子Ｑａは、その内部に寄生ダイオードＤａを有している。寄生ダイオードＤａは、スイッチング素子Ｑａ（ＳＪ−ＭＯＳＦＥＴ）のソースとドレインとの間に存在するｐｎ接合の部分である。他のスイッチング素子Ｑｂ〜Ｑｆについても同様である。
【００１９】
ゲート回路２１は、スイッチング素子Ｑａの動作を安定させる機能を有し、スイッチング素子Ｑａのゲートに接続されている。同様に、ゲート回路２２〜２６は、スイッチング素子Ｑｂ〜Ｑｆのゲートと一対一で接続されている。
【００２０】
図２は、電力変換装置Ｓ１の第１レグＧ１、ゲート回路２１，２２、駆動回路３、及び制御回路４の構成図である。なお、図２では、第２レグＧ２（図１参照）及び第３レグＧ３（図１参照）の図示を省略した。図２に示す直流電圧Ｖｄは、直流電源Ｅ（図１参照）から印加される電圧である。また、符号Ｌｕは、モータＭ（図１参照）の巻線である。
【００２１】
スイッチング素子Ｑａのゲートに接続されるゲート回路２１は、ゲート抵抗Ｒｇ１，Ｒｇ２を備えている。このゲート抵抗Ｒｇ１，Ｒｇ２は、スイッチング素子Ｑａのゲートと駆動回路３とを接続する配線ｉに設けられ、互いに直列接続されている。
【００２２】
スイッチング素子Ｑｂのゲートに接続されるゲート回路２２は、ゲート抵抗Ｒｇ３，Ｒｇ４と、バイアス部２２１と、を備えている。ゲート抵抗Ｒｇ３，Ｒｇ４は、スイッチング素子Ｑｂのゲートと駆動回路３とを接続する配線ｊに設けられ、互いに直列接続されている。
【００２３】
バイアス部２２１は、ダイオードＤ１と、ゲート抵抗Ｒｇ５と、を備え、ゲート抵抗Ｒｇ４に並列接続されている。ダイオードＤ１と、ゲート抵抗Ｒｇ５と、は互いに直列接続されている。
ダイオードＤ１は、アノードがゲート抵抗Ｒｇ５の一端に接続され、カソードがゲート抵抗Ｒｇ３を介してスイッチング素子Ｑｂのゲートに接続されている。言い換えると、ダイオードＤ１は、アノードが駆動回路３側に接続され、カソードがスイッチング素子Ｑｂのゲート側に接続されている。
ゲート抵抗Ｒｇ５は、前記したように、その一端がダイオードＤ１のアノードに接続され、他端が配線ｊにおいてゲート抵抗Ｒｇ４よりも駆動回路３側に接続されている。
【００２４】
なお、三相のうち他の二相も同様の構成を備えている。すなわち、図１に示す上アームのゲート回路２３，２５は、図２に示すゲート回路２１と同様の構成を備えている。また、図１に示す下アームのゲート回路２４，２６は、図２に示すゲート回路２２と同様の構成を備えている。
【００２５】
図２に示す駆動回路３は、ゲート回路２１〜２６（図１参照）を介してスイッチング素子Ｑａ〜Ｑｆ（図１参照）を駆動する回路である。駆動回路３は、内部回路３１と、スイッチング素子Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２と、を備えている。なお、図２では、駆動回路３において、第２レグＧ２（図１参照）、第３レグＧ３（図１参照）に対応するスイッチング素子の図示を省略している。
【００２６】
内部回路３１は、制御回路４から入力される駆動パルス（ＰＷＭ信号）に同期して、スイッチング素子Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２をオン／オフする。
例えば、駆動回路３が備えるスイッチング素子Ｑ１１がオン、スイッチング素子Ｑ１２がオフの期間にはスイッチング素子Ｑａのゲートに駆動電圧が印加され、スイッチング素子Ｑａがオンになる。スイッチング素子Ｑ１１，Ｑ１２のオン／オフが前記とは逆の場合、スイッチング素子Ｑａがオフになる。
【００２７】
図２に示す制御回路４は、例えば、マイコン（Microcomputer：図示せず）であり、ＲＯＭ（Read Only Memory）に記憶されたプログラムを読み出してＲＡＭ（Random Access Memory）に展開し、ＣＰＵ（Central Processing Unit）が各種処理を実行するようになっている。
制御回路４は、ＰＷＭ制御に基づく駆動パルスを駆動回路３に出力することで、モータＭの駆動／停止を制御する。なお、制御回路４に関する処理については周知の技術を用いればよいため、詳細な説明を省略する。
【００２８】
次に、バイアス部２２１（図２参照）を有しない比較例の構成（図１８参照）を参照しつつ、逆回復電流及びノイズについて簡単に説明し、さらに、本実施形態によってノイズが抑制される原理について詳細に説明する。
なお、ＰＷＭ制御に関して、スイッチング素子Ｑｂをオフ状態で維持しつつスイッチング素子Ｑａのオン／オフを繰り返す期間や、スイッチング素子Ｑａ，Ｑｂを交互にオン／オフする期間等、複数のスイッチングパターンがある。以下では、一例として、スイッチング素子Ｑｂをオフ状態で維持しつつ、スイッチング素子Ｑａのオン／オフを繰り返す期間について説明する。
【００２９】
（逆回復電流及びノイズについて）
図１８は、比較例における第１レグＧ１、ゲート回路２１Ｆ，２２Ｆ、駆動回路３、及び制御回路４の構成図である。図１８に示すように、比較例では、ゲート回路２２Ｆがバイアス部２２１（図２参照）を有しない構成になっている。
【００３０】
図１９は、比較例における逆回復電流の概要を示す波形図である。なお、図１９の横軸は時間であり、縦軸はスイッチング素子Ｑａ（図１８参照）のドレイン電流Ｉｄである。図１９に示す時刻ｔ１よりも前に、図１８に示すスイッチング素子Ｑａがオンからオフに切り替えられ、巻線Ｌｕ及び寄生ダイオードＤｂを介して循環電流が流れたとする（このような状態を「下アーム還流」と記す）。
【００３１】
そして、時刻ｔ１においてスイッチング素子Ｑａがオフからオンに切り替えられた直後に、寄生ダイオードＤｂにおいて、順方向電圧の印加時とは逆向きにキャリアが移動して逆回復電流Ｉｒｒが流れる。この逆回復電流Ｉｒｒは、寄生ダイオードＤａ内に空乏層ができてキャリアの移動がなくなるまで流れる。
図１９で示す例では、スイッチング素子Ｑａのドレイン電流Ｉｄが、所定値ＩｄAを超えている時刻ｔA〜ｔ３の時間だけ、逆回復電流Ｉｒｒが流れている。
【００３２】
なお、逆回復電流Ｉｒｒが大きいとは、図１９に示す波高値及び逆回復時間の一方又は両方が大きいことを意味している。逆回復電流Ｉｒｒが流れると、図１８に示すスイッチング素子Ｑａに加えてスイッチング素子Ｑｂも導通するため、直流電圧Ｖｄによってスイッチング素子Ｑａ，Ｑｂに瞬間的に大きな短絡電流（ドレイン電流Ｉｄ：図１８参照）が流れる。
【００３３】
図１９に示すように、逆回復電流は、スイッチング素子Ｑａがオンに切り替えられた時刻ｔ１から増加してピークに達した後（時刻ｔ２）、急減する（時刻ｔ２〜ｔ３）。このような逆回復電流の急減に伴い、リンギングと呼ばれる共振現象やサージ電圧が誘発され、スイッチング素子Ｑｂのノイズが大きくなるという問題があった。
【００３４】
図２０は、比較例において、下アーム還流後に上アームをスイッチングした場合の波形図である。なお、図２０の横軸は時間であり、縦軸はスイッチング素子Ｑａのドレイン−ソース間電圧Ｖｄｓ−Ｈｉ、ドレイン電流Ｉｄ、及びスイッチング素子Ｑｂのドレイン−ソース間電圧Ｖｄｓ−Ｌｏｗである。
【００３５】
図２０に示す例では、前記した逆回復電流Ｉｒｒの増加によってドレイン電流Ｉｄがピークに達した後、急峻な傾きで減少（つまり、逆回復電流Ｉｒｒが減少）していることがわかる。
また、スイッチング素子Ｑｂのドレイン−ソース間電圧Ｖｄｓ−Ｌｏｗに注目すると、ドレイン電流Ｉｄ（逆回復電流Ｉｒｒ）が急減したタイミングで大きなノイズ（リンギング、サージ電圧：符号Ｋ１を参照）が生じていることがわかる。ちなみに、逆回復電流Ｉｒｒの変化率（ｄＩｒｒ／ｄｔ）の絶対値が大きいほど、ノイズも大きくなる。
【００３６】
このようなノイズを低減するために、本実施形態では、図２に示すバイアス部２２１を設けて、スイッチング素子Ｑｂで「セルフターンオン」を発生させるようにした。
ちなみに、他の下アームのスイッチング素子Ｑｄ，Ｑｆ（図１参照）でも、バイアス部（図示せず）によって「セルフターンオン」を発生させるようにしているが、以下では、スイッチング素子Ｑｂでの「セルフターンオン」について説明する。
【００３７】
（セルフターンオンについて）
図３は、セルフターンオンの概要を示す説明図である。スイッチング素子Ｑｂ（ＳＪ−ＭＯＳＦＥＴ）は、寄生の容量成分を有している。すなわち、スイッチング素子Ｑｂは、ゲート−ドレイン間容量Ｃｇｄ、ゲート−ソース間容量Ｃｇｓ、及びドレイン−ソース間容量Ｃｄｓを有している。
【００３８】
上アームのスイッチング素子Ｑａがスイッチングした場合、図３に示す接続点Ｐ１の電圧は、０Ｖ〜Ｖｄの間で増減する。このときの電圧の変化率（ｄＶ／ｄｔ）と、ゲート−ドレイン間容量Ｃｇｄ（帰還容量Ｃｒｓｓともいう）の積、Ｃｒｓｓ・ｄＶ／ｄｔの大きさの変位電流が、帰還容量Ｃｒｓｓを介してスイッチング素子Ｑｂのゲートに流れ込む。これによって、スイッチング素子Ｑｂのゲートに電荷がチャージされる。そして、ゲートの電圧が所定値を超えたときにスイッチング素子Ｑｂがオン状態になる（つまり、セルフターンオンが発生する）。
【００３９】
要するに、駆動回路３（図２参照）からはスイッチング素子Ｑｂのゲートに駆動電圧が印加されていないにも関わらず、前記した変位電流によってスイッチング素子Ｑｂが一時的にオン状態になる現象が「セルフターンオン」である。
セルフターンオンは、一般的には回避したほうがよいとされる現象ではあるが、本実施形態では、逆回復電流が急減する非常に短い時間だけ、敢えてセルフターンオンを発生させることでノイズを低減するようにした。
【００４０】
図４（ａ）は、逆回復電流の増加中に、基板パターンのインダクタンス成分Ｌｐ１，Ｌｐ２，Ｌｐ３によって発生する電圧変動を示す説明図である。なお、図４（ａ）では、第２レグＧ２（図１参照）、第３レグＧ３（図１参照）、及び駆動回路３のスイッチング素子Ｑ１１，Ｑ１２，Ｑ２１（図２参照）の図示を省略した。
図４（ａ）に示す符号Ｌｐ１，Ｌｐ２，Ｌｐ３は、インバータ回路１及びゲート回路２２の基板パターン（回路配線や素子のリード部分）に存在するインダクタンス成分を表している。
【００４１】
図４（ａ）では、一例として、３個のインダクタンス成分Ｌｐ１，Ｌｐ２，Ｌｐ３を図示したが、基板パターンが異なれば、インダクタンス成分の位置、値、及び個数も異なってくる。なお、基板パターンの回路配線が長いほど、また、回路配線が細いほど、そのインダクタンス成分は大きくなる。
【００４２】
下アーム還流後にスイッチング素子Ｑａがオフからオンに切り替わると、スイッチング素子Ｑｂの寄生ダイオードＤｂにおいて逆回復電流が発生する。そして、Ｖｄ端子→スイッチング素子Ｑａ→スイッチング素子Ｑｂの順に大きな短絡電流が流れる（図４（ａ）の矢印を参照）。
【００４３】
図４（ｂ）は、逆回復電流（ドレイン電流Ｉｄ）が増加する期間の波形図である。なお、図４（ｂ）に示す実線部分と、図４（ａ）に示すインダクタンス成分Ｌｐ２，Ｌｐ３の電圧ＶLp2，ＶLp3の極性と、は対応している。図４（ｂ）の実線部分に示すように、スイッチング素子Ｑａがオフからオンに切り替えられた時刻ｔ１から逆回復電流（ドレイン電流Ｉｄ）が増加し、前記したように、短絡電流が流れる（図４（ａ）参照）。
この短絡電流の増加を妨げるように、インダクタンス成分Ｌｐ２，Ｌｐ３では、図４（ａ）に示す極性の電圧ＶLp2，ＶLp3が生じる。この電圧ＶLp2，ＶLp3によって、スイッチング素子Ｑｂは、ゲートよりもソースの方が高電位になる。つまり、逆回復電流が増加する期間では（図４（ｂ）参照）、スイッチング素子Ｑｂにおいてセルフターンオンは発生しない。
【００４４】
図５（ａ）は、逆回復電流の減少中に、基板パターンのインダクタンス成分Ｌｐ１，Ｌｐ２，Ｌｐ３によって発生する電圧変動を示す説明図であり、図５（ｂ）は、逆回復電流が減少する期間の波形図である。なお、図５（ｂ）に示す「セルフターンオン有り」は本実施形態の波形であり、「セルフターンオン無し」は比較例（図１８参照）の波形である。
【００４５】
逆回復電流が減少する時刻ｔ２以後（図５（ｂ）参照）では、基板パターンで起こる共振現象等によって、インダクタンス成分Ｌｐ２，Ｌｐ３の電圧ＶLp2，ＶLp3が変動する。電圧ＶLp2，ＶLp3が図５（ａ）に示す極性のときには、スイッチング素子Ｑｂのソースよりもゲートの方が高電位になる。
【００４６】
その結果、スイッチング素子Ｑｂのソース→インダクタンス成分Ｌｐ２→インダクタンス成分Ｌｐ３→駆動回路３（図２参照）内のスイッチング素子Ｑ２２→ゲート抵抗Ｒｇ５→ダイオードＤ１→ゲート抵抗Ｒｇ３→スイッチング素子Ｑｂのゲート、という経路で、スイッチング素子Ｑｂにゲート−ソース間電圧Ｖｇｓ−Ｌｏｗが印加される。これによって、（Ｃｒｓｓ・ｄＶ／ｄｔ）の大きさの変位電流がスイッチング素子Ｑｂのゲートに流れて電荷がチャージされ、セルフターンオンが発生する。前記したように、Ｃｒｓｓは帰還容量であり、（ｄＶ／ｄｔ）は接続点Ｐ１の電圧の変化率である。
【００４７】
セルフターンオンが発生することで、図５（ｂ）の実線（セルターンオン有り）で示すように、逆回復電流が減少する際の傾きが比較例（セルフターンオン無し）よりも緩やかになる。つまり、逆回復電流のピークから消滅までの時間が、比較例よりも本実施形態の方が長くなる（Δｔβ＞Δｔα）。
【００４８】
なお、逆回復電流が減少している期間（図５（ｂ）に示す時刻ｔ２〜ｔ４）では、基板パターンでの共振現象等によって電圧ＶLp2，ＶLp3は細かく変動し、以下で説明するようにダイオードＤ１の電圧も変化する。
【００４９】
図６（ａ）は、逆回復電流の減少中（時刻ｔ２〜ｔ４：図５（ｂ）参照）、ダイオードＤ１に逆方向電圧が印加されているときの状態を示す説明図であり、図６（ｂ）は、ダイオードに印加される電圧の波形図である。なお、図６（ｂ）に示す斜線部分の期間と、図６（ａ）に示す電位ＶA，ＶCの関係と、は対応している。
【００５０】
逆回復電流の減少中、ダイオードＤ１のカソード（電位：ＶC）に対するアノード（電位：ＶA）の電圧（ＶA−ＶC）は、図６（ｂ）に示すように、正負が交互に入れ替わる波形になる。
図６（ｂ）の斜線部分で示す期間では、ダイオードＤ１のカソードの電位ＶCよりもアノードの電位ＶAの方が低くなり（図６（ａ）参照）、ダイオードＤ１には逆方向電圧が印加される。したがって、この期間ではダイオードＤ１がオフ状態になる。
【００５１】
図７（ａ）は、逆回復電流の減少中（時刻ｔ２〜ｔ４：図５（ｂ）参照）、ダイオードＤ１に順方向電圧が印加されているときの状態を示す説明図であり、図７（ｂ）は、ダイオードに印加される電圧の波形図である。なお、図７（ｂ）の斜線部分の期間と、図７（ａ）に示す電位ＶA，ＶCの関係と、は対応している。
【００５２】
図７（ｂ）の斜線部分で示す期間では、ダイオードＤ１のカソードの電位ＶCよりもアノードの電位ＶAの方が高くなり（図６（ａ）参照）、ダイオードＤ１には順方向電圧が印加される。したがって、この期間ではダイオードＤ１がオン状態になり、スイッチング素子Ｑｂのゲートに電荷がチャージされる。
【００５３】
つまり、逆回復電流の減少中には、図６、図７に示すように、基板パターンでの共振現象に伴ってスイッチング素子Ｑｂのゲートに間欠的に電荷がチャージされる。そして、スイッチング素子Ｑｂのゲート−ソース間電圧Ｖｇｓ−Ｌｏｗ（図５（ａ）参照）が所定値以上になるとセルフターンオンが発生し、スイッチング素子Ｑｂが一時的にオン状態になる。
このように、ダイオードＤ１（バイアス部２２１）は、順方向電圧が印加されることでスイッチング素子Ｑｂをセルフターンオンさせる機能を有している。
【００５４】
次に、スイッチング素子Ｑｂでセルフターンオンが発生しやすい条件について説明する。
スイッチング素子Ｑｂのゲートから駆動回路３を見たときのインピーダンス（ゲート抵抗Ｒｇ３，Ｒｇ４，Ｒｇ５の合成抵抗）が大きいほど、セルフターンオンが継続しやすくなる。前記したインピーダンスが大きいほど、セルフターンオンによってスイッチング素子Ｑｂのゲートにチャージされた電荷が、駆動回路３側に移動しにくくなる（引き抜かれにくくなる）からである。
【００５５】
また、ダイオードＤ１及び配線ｊを介した経路（図７（ａ）の矢印を参照）において、駆動回路３からスイッチング素子Ｑｂのゲートを見た抵抗値（Ｒｇ３＋Ｒｇ５）が１００Ω以下であることが好ましい。この抵抗値（Ｒｇ３＋Ｒｇ５）が小さいほど、スイッチング素子Ｑｂに大きなゲート−ソース間電圧Ｖｇｓ−Ｌｏｗが印加され、セルフターンオンが発生しやすくなるからである。
【００５６】
また、スイッチング素子Ｑｂのソースからゲートまでのインダクタンス成分Ｌｐ２，Ｌｐ３が大きいほど、セルフターンオンが発生しやすくなる。これによって、インダクタンス成分Ｌｐ２，Ｌｐ３の電圧変動が大きくなり、スイッチング素子Ｑｂのゲートに印加される電圧も大きくなるからである。
例えば、図７（ａ）の矢印で示す経路のインダクタンス成分Ｌｐ２，Ｌｐ３の合計値を１００［ｎＨ］以上にすることで、セルフターンオンを発生させることが可能になる。
【００５７】
＜効果＞
本実施形態によれば、逆回復電流の減少中、インダクタンス成分Ｌｐ２，Ｌｐ３の電圧変動をダイオードＤ１を介してスイッチング素子Ｑｂのゲート−ソース間に伝えることで、セルフターンオンを発生させることができる。これによって、逆回復電流の変化率を小さくし（逆回復電流の減少を緩やかにし）、ノイズの発生を抑制できる。
【００５８】
図８（ａ）は、バイアス部２２１（図２参照）無しの比較例の構成（図１８参照）において、下アーム還流後に上アームのスイッチング素子Ｑａをオンしたときの波形図である。比較例では、符号Ｋ２で示すように、スイッチング素子Ｑａのドレイン電流Ｉｄがピークに達した後、急減している（つまり、ｄｉ／ｄｔが大きい）。このとき、符号Ｋ３で示すように、スイッチング素子Ｑｂのドレイン−ソース間電圧Ｖｄｓ−Ｌｏｗには、大きなノイズが発生している。
また、スイッチング素子Ｑｂのゲートに電荷がチャージされないため、ゲート−ソース間電圧Ｖｇｓ−Ｌｏｗの上昇分は小さくなっている（図８（ａ）の上向き矢印を参照）。
【００５９】
これに対してバイアス部２２１有りの本実施形態では、図８（ｂ）の符号Ｋ４で示すように、スイッチング素子Ｑａのドレイン電流Ｉｄの減少が比較例よりも緩やかになっている。その結果、符号Ｋ５で示すように、スイッチング素子Ｑｂのドレイン−ソース間電圧Ｖｄｓ−Ｌｏｗのノイズが、比較例よりも抑制されていることが分かる。
また、図８（ｂ）に示すように、スイッチング素子Ｑｂのゲート−ソース間電圧Ｖｇｓ−Ｌｏｗの上昇分（上向き矢印を参照）は、比較例（図８（ａ）参照）よりも高くなっている。これは、バイアス部２２１を設けたことで、スイッチング素子Ｑｂのゲートに電荷がチャージされたためである。
【００６０】
なお、ノイズを低減するための対策として、セルフターンオンを利用せずに、上アームのスイッチング素子Ｑａのスイッチングスピードを低速化する（オン抵抗を大きくする）ことも考えられる。以下では、図２の構成においてスイッチングスピードを低速化した場合の別の比較例と、セルフターンオンを利用する本実施形態と、に関して、スイッチング損失の大きさを比較する。
【００６１】
図９は、上アームのスイッチング素子Ｑａのスイッチングスピードを低速化した比較例に関する説明図である。図９（ａ）に示す基準波形において、上アームのスイッチング素子Ｑａのオン抵抗は１０６［Ω］であり、下アームのスイッチング素子Ｑｂのオフ抵抗は７４［Ω］であり、スイッチング素子Ｑａのスイッチング損失は５５４［μＪ］であった。
【００６２】
なお、図９（ａ）に示すスイッチング素子Ｑａのドレイン−ソース間電圧Ｖｄｓ−Ｈｉと、ドレイン電流Ｉｄと、が重なっている斜線部分の面積は、スイッチング素子Ｑａにおける損失を表している。この斜線部分の面積が大きいほど、スイッチング素子Ｑａの損失が大きいといえる。
【００６３】
比較例において、図９（ａ）に示す基準波形から、上アームのスイッチング素子Ｑａのオン時の抵抗値を大きくしていった（つまり、オンスピードを低速化した）場合、図９（ｂ）、（ｃ）に示すようにスイッチング損失が変化した。
なお、図９（ｂ）、（ｃ）は、図９（ａ）に示す基準波形に対してスイッチング素子Ｑａのオン時の抵抗値を＋６４％、＋２５８％だけ増加させた場合の波形図である。
【００６４】
前記した抵抗値を増加させるにつれて、逆回復電流（ドレイン電流Ｉｄ）の波高値が小さくなるため、逆回復電流の減少が緩やかになっている（符号Ｋ６，Ｋ８を参照）。これによって、スイッチング素子Ｑｂのドレイン−ソース間電圧Ｖｄｓ−Ｌｏｗのノイズも緩和されている（符号Ｋ７，Ｋ９を参照）。
【００６５】
しかしながら、比較例では、スイッチング素子Ｑａのオンスピートを低速化したため、そのオン時間が増えている（Δｔ０＜Δｔ１＜Δｔ２）。その結果、スイッチング素子Ｑａのドレイン−ソース間電圧Ｖｄｓ−Ｈｉとドレイン電流Ｉｄとが重なる斜線部分の面積が増えている。
つまり、ノイズを低減するために上アームのスイッチング素子Ｑａのオンスピードを低速化すると、スイッチング素子Ｑａのオン時の損失が大きくなってしまう（損失の具体的な数値については後記する）。
【００６６】
次に、本実施形態におけるスイッチング損失について説明する。
図１０（ａ）は、下アームの還流後に上アームのスイッチング素子Ｑａをオンに切り替えたときの基準波形の説明図である。なお、図１０（ａ）の説明図は、図９（ａ）と同一である。
セルフターンオンを生じさせる本実施形態において、スイッチング素子Ｑｂのゲートから駆動回路３を見た抵抗値を、図１０（ａ）に示す基準波形から増やしていった場合、図１０（ｂ）、（ｃ）のようにスイッチング損失が変化した。前記した抵抗値を大きくすることで、スイッチング素子Ｑｂのゲートにチャージされた電荷が駆動回路３側に引き抜かれにくくなり、セルフターンオンが生じやすくなる。
【００６７】
なお、図１０（ｂ）、（ｃ）は、図１０（ａ）に示す基準波形に対して、スイッチング素子Ｑｂのゲートから駆動回路３側を見た抵抗値を、＋６５％、＋４３２％だけ増加させた場合の波形図である。図１０（ｂ）、（ｃ）に示すように、前記した抵抗値を増加させても、ドレイン電流Ｉｄの波高値は図１０（ａ）と比較してほとんど変化しておらず（符号Ｋ１０，Ｋ１２を参照）、また、スイッチング素子Ｑａのオン時間もほとんど変化していない（Δｔ０≒Δｔ３，Δｔ４）。
【００６８】
また、セルフターンオンが発生することで、逆回復電流（ドレイン電流Ｉｄ）が減少する際の傾きのみが緩やかになっている（符号Ｋ１０，Ｋ１２を参照）。その結果、スイッチング素子Ｑｂのドレイン−ソース間電圧Ｖｄｓ−Ｌｏｗのノイズが抑制されている（符号Ｋ１１，Ｋ１３を参照）。
【００６９】
図１１は、上アームのスイッチングスピードを低速化した比較例（図９参照）、及び、セルフターンオンを利用した本実施形態（図１０参照）に関する損失をまとめた表である。基準波形（「基準」）の場合、サージ電圧が３９５Ｖになっている。このサージ電圧を約３００Ｖ（比較例では３００Ｖ、本実施形態では３０７Ｖ）まで低減したときのスイッチング損失を比較した。
【００７０】
「上オンのみ低速化」した比較例（図９参照）では、スイッチング素子Ｑａのオン時のスイッチング損失（オン損失）が、３０３μＪから４１６μＪに増加している。これは、前記したように、スイッチング素子Ｑａのオンスピードを低速化したためである。
【００７１】
一方、「セルフターンオン利用」を行う本実施形態（図１０参照）では、スイッチング素子Ｑｂの寄生ダイオードＤｂ（図２参照）の損失が、９４μＪから１４０μＪに増加している。これは、逆回復電流が消滅するまでの時間が長くなったためである。
【００７２】
次に、スイッチング損失の合計値（オン損失＋オフ損失＋寄生ダイオード損失）を比較する。基準波形では、スイッチング損失の合計値が５５４μＪになっている。また、比較例では、スイッチング損失の合計値が６５４．５μＪになっており、基準波形の場合から＋１８％も増加している。
【００７３】
これに対して本実施形態では、スイッチング損失の合計値が６０２μＪになっており、基準波形の場合からの増加は＋８％に抑えられている。つまり、本実施形態では、逆回復時間が長くなるためにスイッチング損失は増加しているものの、その増加度合いは、比較例の半分以下になっている。
【００７４】
このように本実施形態によれば、セルフターンオンを利用することで、スイッチング損失の増加分を最小限に抑えつつも、ノイズを低減することができる。また、図２に示すバイアス部２２１をゲート抵抗Ｒｇ４に並列接続するという非常に簡単な構成であり、電力変換装置Ｓ１の製造コストの増加を抑えることができる。
【００７５】
また、本実施形態によれば、スイッチング素子Ｑｂ（例えば、ＳＪ−ＭＯＳＦＥＴ）の帰還容量Ｃｒｓｓが非常に小さい（つまり、セルフターンオンが発生しにくい）場合でも、バイアス部２２１を設けることによってスイッチング素子Ｑｂでセルフターンオンを発生させ、ノイズを抑制することができる。
【００７６】
≪第２実施形態≫
第２実施形態は、前記したバイアス部２２１（図２参照）に代えてダイオードＤ２（図１２参照）を設置する点が、第１実施形態（図２参照）とは異なるが、その他については第１実施形態と同様である。したがって、第１実施形態と異なる部分について説明し、重複する部分については説明を省略する。
【００７７】
図１２は、第２実施形態に係る電力変換装置Ｓ２の第１レグＧ１、ゲート回路２１，２２Ａ、駆動回路３、及び制御回路４の構成図である。
下アームのスイッチング素子Ｑｂに接続されるゲート回路２２Ａは、ゲート抵抗Ｒｇ３，Ｒｇ４と、ダイオードＤ２と、を備えている。ダイオードＤ２のアノードは、スイッチング素子Ｑｂのソースに接続されている。ダイオードＤ２のカソードは、スイッチング素子Ｑｂのゲートと駆動回路３とを接続する配線ｊ（ゲート抵抗Ｒｇ３，Ｒｇ４との接続点Ｐ２）に接続されている。
【００７８】
第１実施形態で説明したように、下アーム還流後にスイッチング素子Ｑａをオンに切り替えた直後、スイッチング素子Ｑｂにおいて逆回復電流が発生する。この逆回復電流の減少中の電圧・電流について説明する。
【００７９】
図１３（ａ）は、逆回復電流の減少中に、ダイオードＤ２に逆方向電圧が印加されているときの状態を示す説明図であり、図１３（ｂ）はダイオードＤ２に印加される電圧の波形図である。
なお、図１３（ａ）では、基板パターン（回路配線）のインダクタンス成分Ｌｐ１，Ｌｐ２，Ｌｐ３を記載した。また、図１３（ｂ）に示す斜線部分の期間と、図１３（ａ）に示す電位ＶA，ＶCの関係と、は対応している。
【００８０】
第１実施形態で説明したように、逆回復電流の減少中、基板パターンでの共振現象等によってインダクタンス成分Ｌｐ２，Ｌｐ３の電圧ＶLp2，ＶLp3は細かく変動し、これに伴ってダイオードＤ２の電圧も変化する。
図１３（ｂ）に示す斜線部分の期間では、ダイオードＤ２のカソードの電位ＶCよりもアノードの電位ＶAの方が低くなり（図１３（ａ）参照）、ダイオードＤ２には逆方向電圧が印加される。したがって、この期間ではダイオードＤ２がオフ状態になる。
【００８１】
図１４（ａ）は、逆回復電流の減少中に、ダイオードＤ２に順方向電圧が印加されているときの状態を示す説明図であり、図１４（ｂ）はダイオードＤ２に印加される電圧の波形図である。なお、図１４（ｂ）に示す斜線部分の期間と、図１４（ａ）に示す電位ＶA，ＶCの関係と、は対応している。
図１４（ｂ）に示す斜線部分の期間では、ダイオードＤ２のカソードの電位ＶCよりもアノードの電位ＶAの方が高くなり（図１４（ａ）参照）、ダイオードＤ２には順方向電圧が印加される。したがって、この期間ではダイオードＤ２がオン状態になり、スイッチング素子Ｑｂのゲートに電荷がチャージされる。
【００８２】
すなわち、図１４（ａ）の矢印で示すように、スイッチング素子Ｑｂのソース→インダクタンス成分Ｌｐ２→インダクタンス成分Ｌｐ３→ダイオードＤ２→ゲート抵抗Ｒｇ３→スイッチング素子Ｑｂのゲート、という経路で、スイッチング素子Ｑｂのゲートに電圧が印加される。
これによって、（Ｃｒｓｓ・ｄＶ／ｄｔ）の大きさの変位電流がスイッチング素子Ｑｂのゲートに流れて電荷がチャージされ、セルフターンオンが発生する。前記したように、Ｃｒｓｓは帰還容量であり、（ｄＶ／ｄｔ）は接続点Ｐ１の電位の変化率である。セルフターンオンが発生することで、逆回復電流が減少する際の変化率が小さくなり、ノイズを抑制することができる。
【００８３】
次に、スイッチング素子Ｑｂでセルフターンオンが発生しやすい条件等について説明する。
図１２に示すように、ダイオードＤ２のアノードが配線ｈに接続されている接続点Ｐ３を駆動回路３側に寄せて、インダクタンス成分Ｌｐ３を与える回路配線の長さＨ１を長くするほど、セルフターンオンが発生しやすくなる。この長さＨ１が長いほどインダクタンス成分Ｌｐ３が大きくなり、その電圧ＶLp3も大きく変動するからである。
【００８４】
また、ダイオードＤ２及び配線ｊを介した経路（図１４（ａ）の矢印を参照）において、駆動回路３からスイッチング素子Ｑｂのゲートを見た抵抗値（抵抗Ｒｇ３の抵抗値）を１００Ω以下にすることが好ましい。この抵抗値が小さいほど、スイッチング素子Ｑｂのゲートに大きなゲート−ソース間電圧Ｖｇｓ−Ｌｏｗが印加され、セルフターンオンが発生しやすくなるからである。
【００８５】
なお、図１２に示す構成において、スイッチング素子Ｑｂのオン時の抵抗値は、ゲート抵抗Ｒｇ３，Ｒｇ４の和になる。この抵抗値（Ｒｇ３＋Ｒｇ４）を大きくすることで、スイッチング素子Ｑｂのオンスピードが必要以上に高速化することを防止し、ひいてはスイッチング素子Ｑｂでのノイズの発生を抑制できる。
【００８６】
ちなみに、ゲート抵抗Ｒｇ３の抵抗値を小さくしてセルフターンオンを発生させやすくにした場合、ゲート抵抗Ｒｇ４の抵抗値を充分に大きくすることが好ましい。これにって、スイッチング素子Ｑｂのオン時の抵抗値（Ｒｇ３＋Ｒｇ４）を大きくして、オンスピードの高速化を抑制できるからである。
【００８７】
＜効果＞
本実施形態によれば、前記したように、スイッチング素子Ｑｂのオンスピードの高速化が抑制されるため、スイッチング素子Ｑｂのノイズを抑制できる。
なお、第１実施形態では、並列接続されたゲート抵抗Ｒｇ４，Ｒｇ５の合成抵抗と、ゲート抵抗Ｒｇ３の抵抗値と、の和がスイッチング素子Ｑｂ（図２参照）のオン時の抵抗値になる。ここで、セルフターンオンを発生させるためにゲート抵抗Ｒｇ５の抵抗値を小さくすると（Ｒｇ４＞＞Ｒｇ５）、ゲート抵抗Ｒｇ４，Ｒｇ５の合成抵抗も小さくなり、スイッチング素子Ｑｂのオン時の抵抗値も小さくなる。
【００８８】
これに対して本実施形態では、ゲート抵抗Ｒｇ３の抵抗値を小さい値にすることで、スイッチング素子Ｑｂのゲートに大きなゲート−ソース間電圧Ｖｇｓ−Ｌｏｗが印加されるため、セルフターンオンが発生しやすくなる。また、ゲート抵抗Ｒｇ４の抵抗値を充分に大きくすることで、スイッチング素子Ｑｂのオン時の抵抗値（Ｒｇ３＋Ｒｇ４）を大きくすることができる。したがって、スイッチング素子Ｑｂのオンスピードを必要以上に高速化することなく、逆回復電流の減少に伴うノイズを抑制できる。
【００８９】
≪第３実施形態≫
第３実施形態は、上アームのゲート回路２１Ｂ（図１５参照）がダイオードＤ３及びゲート抵抗Ｒｇ６を備える点が第１実施形態と異なるが、その他については第１実施形態と同様である。したがって、第１実施形態と異なる部分について説明し、重複する部分については説明を省略する。
【００９０】
図１５は、第３実施形態に係る電力変換装置Ｓ３の第１レグＧ１、ゲート回路２１Ｂ，２２、駆動回路３、及び制御回路４の構成図である。
上アームのスイッチング素子Ｑａに接続されるゲート回路２１Ｂは、ゲート抵抗Ｒｇ１，Ｒｇ２，Ｒｇ３と、ダイオードＤ３と、を備えている。
【００９１】
ダイオードＤ３及びゲート抵抗Ｒｇ６は、互いに直列接続されており、これらがゲート抵抗Ｒｇ２に並列接続されている。ダイオードＤ３は、アノードがゲート抵抗Ｒｇ１を介してスイッチング素子Ｑａのゲートに接続され、カソードがゲート抵抗Ｒｇ６の一端に接続されている。ゲート抵抗Ｒｇ６の他端は、配線ｉにおいてゲート抵抗Ｒｇ２よりも駆動回路３側に接続されている。
【００９２】
駆動回路３のスイッチング素子Ｑ１１がオフ、スイッチング素子Ｑ１２がオンになると、スイッチング素子Ｑａのゲートにチャージされていた電荷が、ゲート抵抗Ｒｇ１→ダイオードＤ３→ゲート抵抗Ｒｇ６の経路を介して駆動回路３側に移動し、スイッチング素子Ｑｂはオフ状態になる。この経路に含まれるゲート抵抗Ｒｇ６の抵抗値を小さくすることで、スイッチング素子Ｑａのオフスピードを速くすることができる。
なお、下アームのゲート回路２２については、第１実施形態と同様であるから説明を省略する。
【００９３】
＜効果＞
本実施形態によれば、ゲート抵抗Ｒｇ６の抵抗値を小さくすることでスイッチング素子Ｑａのオフスピードを速め、スイッチング素子Ｑａで生じるオフ損失を低減できる。したがって、スイッチング素子Ｑｂのセルフターンオンに伴うスイッチング損失の増加分を、スイッチング素子Ｑａにおけるオフ損失の低減分で補うことができる。
【００９４】
≪第４実施形態≫
第４実施形態は、上アームのゲート回路２１Ｂ（図１６参照）がダイオードＤ３及びゲート抵抗Ｒｇ６を備える点が第２実施形態と異なるが、その他については第２実施形態と同様である。したがって、第２実施形態と異なる部分について説明し、重複する部分については説明を省略する。
【００９５】
図１６は、第４実施形態に係る電力変換装置Ｓ４の第１レグＧ１、ゲート回路２１Ｂ，２２Ａ、駆動回路３、及び制御回路４の構成図である。
上アームのスイッチング素子Ｑａに接続されるゲート回路２１Ｂは、ゲート抵抗Ｒｇ１，Ｒ２，Ｒ３と、ダイオードＤ３と、を備えている。なお、ゲート回路２１Ｂの構成は、第３実施形態（図１５参照）と同様であるから説明を省略する。
また、下アームのゲート回路２２Ａについては、第２実施形態と同様であるから説明を省略する。
【００９６】
＜効果＞
本実施形態によれば、第２実施形態で説明したように、ダイオードＤ２を設けることで、スイッチング素子Ｑｂのオンスピードの高速化を抑制し、スイッチング素子Ｑｂでのノイズを抑制できる。
また、第４実施形態で説明したように、セルフターンオンによるスイッチング損失の増加分を、スイッチング素子Ｑａのオフ損失の低減分で補うことができる。
【００９７】
≪第５実施形態≫
第５実施形態では、第１実施形態で説明した電力変換装置Ｓ１（図１、図２参照）を備える空気調和機Ｗ（図１７参照）について説明する。なお、電力変換装置Ｓ１の構成については、第１実施形態と同様である。したがって、第１実施形態と異なる部分について説明し、重複する部分については説明を省略する。
【００９８】
図１７は、第５実施形態に係る空気調和機Ｗの構成図である。
空気調和機Ｗは、電力変換装置Ｓ１と、モータＭと、空調回路（圧縮機５１、室外熱交換器５２、膨張弁５３、室内熱交換器５４等）と、を備えている。
【００９９】
モータＭは、電力変換装置Ｓ１から印加される交流電圧によって駆動する電動機（例えば、三相同期モータ）である。
圧縮機５１は、冷媒を圧縮する装置であり、モータＭの回転によって駆動する。
室外熱交換器５２は、室外ファンＦ１から送り込まれる室内空気と、冷媒と、の熱交換を行うための熱交換器である。
【０１００】
膨張弁５３は、室外熱交換器５２又は室内熱交換器５４から流れ込む冷媒を膨張させて減圧するための減圧器である。
なお、図１７に示す例において、電力変換装置Ｓ１、モータＭ、圧縮機５１、室外熱交換器５２、及び室外ファンＦ１は、室外機Ｕ１に設置されている。
【０１０１】
室内熱交換器５４は、室内ファンＦ２から送り込まれる室内空気と、冷媒と、の熱交換を行うための熱交換器であり、室内機Ｕ２に設置されている。
圧縮機５１、室外熱交換器５２、膨張弁５３、及び室内熱交換器５４が配管ｋを介して環状に順次接続されてなる空調回路において、周知のヒートポンプサイクルで冷媒を循環させるようになっている。
なお、空気調和機Ｗは、冷房用でもよいし、暖房用でもよい。また、冷房時と暖房時とで冷媒の流れる向きを切り替える四方弁（図示せず）を設けてもよい。
【０１０２】
＜効果＞
本実施形態によれば、空気調和機Ｗが電力変換装置Ｓ１を備えることで、エネルギ効率（ＡＰＦ：Annual Performance Factor）が高く、また、信頼性の高い空気調和機Ｗを提供できる。
【０１０３】
≪変形例≫
以上、本発明に係る電力変換装置Ｓ１等について各実施形態により説明したが、本発明はこれらの記載に限定されるものではなく、種々の変更を行うことができる。
例えば、第１実施形態では、下アームのスイッチング素子Ｑｂに接続されるゲート回路２２（図２参照）がバイアス部２２１を備える構成について説明したが、これに限らない。すなわち、下アームのゲート回路２２に代えて、上アームのゲート回路２１がバイアス部を備える構成にしてもよい。なお、前記したバイアス部とゲート抵抗Ｒｇ１，Ｒｇ２との接続関係は、第１実施形態と同様である。これによって、上アームのスイッチング素子Ｑａでセルフターンオンを発生させ、スイッチング損失の増加を抑制しつつ、逆回復電流に伴うノイズを抑制できる。
【０１０４】
また、下アームのゲート回路２２（図２参照）がバイアス部２２１を備え、さらに、上アームのゲート回路２１も下アームと同様にバイアス部を備えるようにしてもよい。
【０１０５】
また、第２実施形態では、下アームのゲート回路２２Ａ（図１２参照）がダイオードＤ２を備える構成について説明したが、これに限らない。すなわち、下アームのゲート回路２２Ａに代えて、上アームのゲート回路２１がダイオードＤ２を備える構成にしてもよい。なお、前記したダイオードＤ２の接続関係は、第２実施形態と同様である。これによって、スイッチング素子Ｑａのオンスピードを高速化することなく、逆回復電流に伴うノイズを抑制できる。
【０１０６】
また、下アームのゲート回路２２Ａ（図１２参照）がダイオードＤ２を備え、さらに、上アームのゲート回路２１も下アームと同様にダイオードＤ２を備える構成にしてもよい。
【０１０７】
また、第３実施形態では、下アームのゲート回路２２（図１５参照）がバイアス部２２１を備え、上アームのゲート回路２１Ｂ（図１５参照）がダイオードＤ３及びゲート抵抗Ｒｇ６を備える構成について説明したが、これに限らない。すなわち、上アームのゲート回路２１が第３実施形態と同様のバイアス部を備え、下アームのゲート回路２２がダイオードＤ３及びゲート抵抗Ｒｇ６を備える構成にしてもよい。つまり、ゲート回路２１，２２に関して、第３実施形態で説明した上アームと下アームの構成を入れ替えてもよい。なお、第４実施形態についても同様のことがいえる。
【０１０８】
また、各実施形態では、スイッチング素子Ｑａ〜Ｑｆ（図１参照）がＳＪ−ＭＯＳＦＥＴ（スーパー・ジャンクション・ＭＯＳＦＥＴ）である場合について説明したが、これに限らない。例えば、スイッチング素子Ｑａ〜Ｑｆとして、ＳＪ−ＭＯＳＦＥＴ以外の通常のＭＯＳＦＥＴを用いてもよい。
また、スイッチング素子Ｑａ〜Ｑｆとして、シリコン・カーバイドＭＯＳＦＥＴ（ＳｉＣ・ＭＯＳＦＥＴ）、又はＧａＮ−ＨＥＭＴ（ＧａＮ−High Electron Mobility Transistor、ＧａＮパワー半導体）を用いてもよい。これらの素子は、逆回復電流が比較的小さいため、電力変換装置Ｓ１の損失をさらに低減できる。
【０１０９】
また、各実施形態では、上・下アームのゲート抵抗が２個（例えば、上アームではゲート抵抗Ｒｇ１，Ｒｇ２：図２参照）である場合について説明したが、ゲート抵抗の個数を適宜変更してもよい。
また、第１実施形態では、バイアス部２２１（図２参照）がダイオードＤ１及びゲート抵抗Ｒｇ５を備える構成について説明したが、ゲート抵抗Ｒｇ３，Ｒｇ４の抵抗値を適宜調整することで、バイアス部２２１からゲート抵抗Ｒｇ５を省略することもできる。この場合においてダイオードＤ１は、配線ｊに設けられるゲート抵抗Ｒｇ４に並列接続され、アノードが駆動回路３側に接続され、カソードがスイッチング素子Ｑｂのゲート側に接続される。
【０１１０】
また、各実施形態では、電力変換装置Ｓ１等が２レベルの三相インバータである場合について説明したが、これに限らない。例えば、各実施形態の構成を３レベルのインバータに適用することもできるし、また、単相インバータに適用することもできる。
【０１１１】
また、第５実施形態では、電力変換装置Ｓ１から供給される交流電力で圧縮機５１（図１７参照）のモータＭを駆動する場合について説明したが、これに限らない。例えば、電力変換装置Ｓ１を室外ファンＦ１のモータ（図示せず）に設置してもよいし、室内ファンＦ２のモータ（図示せず）に設置してもよい。
【０１１２】
また、第５実施形態では、電力変換装置Ｓ１が空気調和機Ｗ（図１７参照）に設置される場合について説明したが、これに限らない。例えば、冷蔵庫、給湯機、洗濯機、乗り物等、他の機器に電力変換装置Ｓ１を設置してもよい。
また、各実施形態は、適宜組み合わせるいことができる。例えば、第２実施形態と第５実施形態とを組み合わせ、第２実施形態で説明した電力変換装置Ｓ２（図１２参照）を空気調和機Ｗ（図１７参照）に設置してもよい。
【０１１３】
また、前記した各実施形態は本発明を詳細に説明したものであるが、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態例の構成の一部を他の実施形態例の構成に置き換えることが可能であり、また、ある実施形態例の構成に他の実施形態例の構成を加えることも可能である。また、各実施形態例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【０１１４】
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行するためのソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Solid State Drive）等の記録装置、又は、ＩＣ（Integrated-circuit）カード、ＳＤ（Secure Digital）カード、光ディスク等の記録媒体に保持することができる。また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。
【符号の説明】
【０１１５】
Ｓ１，Ｓ２，Ｓ３，Ｓ４  電力変換装置
１  インバータ回路
２１，２１Ｂ，２２，２２Ａ，２３，２４，２５，２６  ゲート回路
２２１  バイアス部
３  駆動回路
４  制御回路
Ｄ１，Ｄ２  ダイオード
ｉ，ｊ  配線
Ｅ  直流電源
Ｇ１  第１レグ（スイッチングレグ）
Ｇ２  第２レグ（スイッチングレグ）
Ｇ３  第３レグ（スイッチングレグ）
Ｑａ，Ｑｃ，Ｑｅ  スイッチング素子（上アームのスイッチング素子）
Ｑｂ，Ｑｄ，Ｑｆ  スイッチング素子（下アームのスイッチング素子）
Ｒｇ４  ゲート抵抗（抵抗、別の抵抗）
Ｒｇ５  ゲート抵抗（抵抗）
Ｗ  空気調和機
Ｍ  モータ
５１  圧縮機
５２  室外熱交換器
５３  膨張弁
５４  室内熱交換器
ｋ  配管
【図１】
0006416653.tif 000002
【図２】
0006416653.tif 000003
【図３】
0006416653.tif 000004
【図４】
0006416653.tif 000005
【図５】
0006416653.tif 000006
【図６】
0006416653.tif 000007
【図７】
0006416653.tif 000008
【図８】
0006416653.tif 000009
【図９】
0006416653.tif 000010
【図１０】
0006416653.tif 000011
【図１１】
0006416653.tif 000012
【図１２】
0006416653.tif 000013
【図１３】
0006416653.tif 000014
【図１４】
0006416653.tif 000015
【図１５】
0006416653.tif 000016
【図１６】
0006416653.tif 000017
【図１７】
0006416653.tif 000018
【図１８】
0006416653.tif 000019
【図１９】
0006416653.tif 000020
【図２０】
0006416653.tif 000021