(57)【特許請求の範囲】
【請求項１】
シフトレジスタと、
第１のクロック信号及び第２のクロック信号に従い、前記シフトレジスタから入力されるパルス信号を、第１のパルス信号とみなして出力するか第２のパルス信号とみなして出力するかを選択する機能を有する第１の選択回路と、
前記第１のクロック信号及び前記第２のクロック信号に従い、前記シフトレジスタから入力されるパルス信号を、第３のパルス信号とみなして出力するか第４のパルス信号とみなして出力するかを選択する機能を有する第２の選択回路と、
前記第１の選択回路から入力される前記第１のパルス信号又は前記第２のパルス信号、並びに第１の制御信号及び第２の制御信号に従い、第１の信号及び第２の信号を生成して出力する機能を有する第１の駆動信号出力回路と、
前記第２の選択回路から入力される前記第３のパルス信号又は前記第４のパルス信号、並びに第３の制御信号及び前記第２の信号に従い、第３の信号及び第４の信号を生成して出力する機能を有する第２の駆動信号出力回路と、を備え、
前記第１の駆動信号出力回路は、
前記第１のパルス信号及び前記第２のパルス信号に従い、第１のデータ及び第２のデータを書き換え、記憶する機能を有する第１のラッチ部と、
前記第１のデータ及び前記第２のデータに従い前記第１の信号の電位を設定し、該第１の信号を出力する機能を有する第１のバッファ部と、
前記第１の制御信号及び前記第２の制御信号に従ってオン状態又はオフ状態になることにより、前記第１のデータの再書き込みを制御する機能を有する第１のスイッチ部と、を含み、
前記第１のラッチ部は、前記第１のスイッチ部と電気的に接続される半導体装置。
【請求項２】
請求項１において、
前記第２の駆動信号出力回路は、
前記第３のパルス信号及び前記第４のパルス信号に従い、第３のデータ及び第４のデータを書き換え、記憶する機能を有する第２のラッチ部と、
前記第３のデータ及び前記第４のデータに従い前記第３の信号の電位を設定し、該第３の信号を出力する機能を有する第２のバッファ部と、
前記第３の制御信号及び前記第２の信号に従ってオン状態又はオフ状態になることにより、前記第３のデータの再書き込みを制御する機能を有する第２のスイッチ部と、を含み、
前記第２のラッチ部は、前記第２のスイッチ部と電気的に接続される半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、信号線駆動回路に関する。また、本発明の一態様は、液晶表示装置に
関する。
【背景技術】
【０００２】
近年、液晶表示装置などの半導体装置の開発が進められている。
【０００３】
上記液晶表示装置の一つとして、行列方向に配列された複数の画素回路において、各行の
画素回路毎に、液晶素子が有する一対の電極の一方の電位と、他方の電位の極性をフレー
ム期間毎に反転させる駆動方法を用いた液晶表示装置が知られている（例えば特許文献１
）。
【０００４】
上記駆動方法を用いることにより、液晶素子による表示画像の焼き付きを抑制しつつ、液
晶表示装置が備える信号線駆動回路の駆動電圧を低減できる。
【０００５】
例えば、特許文献１では、共通信号線駆動回路などの信号線駆動回路を用いて複数の共通
信号線の電位を制御することにより、液晶素子が有する上記一対の電極の他方の電位をフ
レーム期間毎に反転する技術が開示されている。
【０００６】
特許文献１に示す信号線駆動回路は、シフトレジスタと、ラッチ部及びバッファ部を含む
複数の回路と、を備える。特許文献１に示す信号線駆動回路は、バッファ部において、ラ
ッチ部に記憶されたデータに従って電位が制御された信号を共通信号として出力する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２７６５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の信号線駆動回路では、動作不良が起こりやすいといった問題があっ
た。
【０００９】
例えば、特許文献１に示す信号線駆動回路では、信号線駆動回路を構成する電界効果トラ
ンジスタのリーク電流などによりラッチ部に記憶されたデータである電位が変動してしま
い、出力される信号の電位が所望の値にならず、所望の動作が行えなくなるといった問題
があった。
【００１０】
以上を鑑みて、本発明の一態様では、動作不良の発生を抑制することを課題の一つとする
。
【課題を解決するための手段】
【００１１】
本発明の一態様では、ラッチ部と、バッファ部と、該ラッチ部に記憶されるデータの再書
き込みを制御するためのスイッチ部と、を含む回路により、駆動信号としての機能を有す
る信号を生成することにより、ラッチ部に記憶されたデータの変動の抑制を図る。
【００１２】
上記スイッチ部は、第１の制御信号及び第２の制御信号に従ってラッチ部に記憶されたデ
ータの再書き込みを制御する機能を有する。これにより、セット信号及びリセット信号の
パルスが入力されない期間にデータの再書き込みを行い、ラッチ部に記憶されたデータと
なる電位の変動の抑制を図る。
【００１３】
本発明の一態様は、シフトレジスタと、第１のクロック信号及び第２のクロック信号に従
い、シフトレジスタから入力されるパルス信号を、第１のパルス信号とみなして出力する
か第２のパルス信号とみなして出力するかを選択する機能を有する選択回路と、選択回路
から入力される第１のパルス信号及び第２のパルス信号、並びに第１の制御信号及び第２
の制御信号に従い、信号線の電位を制御するための駆動信号を生成して出力する機能を有
する駆動信号出力回路と、を備え、駆動信号出力回路は、第１のパルス信号及び第２のパ
ルス信号に従い、第１のデータ及び第２のデータを書き換え、記憶するラッチ部と、第１
のデータ及び第２のデータに従い駆動信号の電位を設定し、該駆動信号を出力するバッフ
ァ部と、第１の制御信号及び第２の制御信号に従ってオン状態又はオフ状態になることに
より、第１のデータの再書き込みを制御するスイッチ部と、を含む信号線駆動回路である
。
【００１４】
また、本発明の一態様は、シフトレジスタと、第１のクロック信号及び第２のクロック信
号に従い、シフトレジスタから入力されるパルス信号を、第１のパルス信号とみなして出
力するか第２のパルス信号とみなして出力するかを選択する機能を有する選択回路と、選
択回路から入力される第１のパルス信号及び第２のパルス信号、並びに第１の制御信号乃
至第５の制御信号に従い、信号線の電位を制御するための駆動信号を生成して出力する機
能を有する駆動信号出力回路と、を備え、駆動信号出力回路は、第１のパルス信号及び第
２のパルス信号に従い、第１のデータ及び第２のデータを書き換え、記憶する第１のラッ
チ部と、第１のパルス信号及び第２のパルス信号に従い、第３のデータ及び第４のデータ
を書き換え、記憶する第２のラッチ部と、第１のデータ及び第２のデータに従い第１の信
号の電位を設定し、該第１の信号を出力する機能を有する第１のバッファ部と、第３のデ
ータ及び第４のデータに従い第２の信号の電位を設定し、該第２の信号を出力する機能を
有する第２のバッファ部と、第１の制御信号及び第２の制御信号に従ってオン状態又はオ
フ状態になることにより、第１のデータの再書き込みを制御する第１のスイッチ部と、第
１の制御信号及び第３の制御信号に従ってオン状態又はオフ状態になることにより、第３
のデータの再書き込みを制御する第２のスイッチ部と、第４の制御信号として第２の信号
が入力され、第４の制御信号に従ってオン状態又はオフ状態になることにより、第１のラ
ッチ部に記憶された第２のデータの再書き込みを制御する第３のスイッチ部と、第５の制
御信号として第１の信号が入力され、第５の制御信号に従ってオン状態又はオフ状態にな
ることにより、第２のラッチ部に記憶された第４のデータの再書き込みを制御する第４の
スイッチ部と、第１の信号及び第２の信号に従い、駆動信号の電位を設定し、該駆動信号
を出力する第３のバッファ部と、を含む信号線駆動回路である。
【００１５】
さらに、本発明の一態様では、上記信号線駆動回路を用いて、画素回路の液晶素子が有す
る一対の電極の他方の電位を制御する。これにより、行列方向に配列された複数の画素回
路において、各行の画素回路毎に液晶素子が有する一対の電極の一方の電位と、他方の電
位の極性をフレーム期間毎に反転させる駆動方法を行い、ゲート信号の電圧の低下を図る
。
【００１６】
さらに、本発明の一態様では、上記液晶素子をブルー相を示す液晶を用いて構成する。こ
れにより、液晶表示装置の動作を速くさせる。
【発明の効果】
【００１７】
本発明の一態様により、ラッチ部に記憶されたデータとなる電位の変動を抑制でき、信号
線駆動回路から出力される信号の電位の変動を抑制できるため、動作不良の発生を抑制で
きる。
【図面の簡単な説明】
【００１８】
【図１】信号線駆動回路の例を説明するための図。
【図２】選択回路の例を説明するための図。
【図３】駆動信号出力回路の例を説明するための図。
【図４】信号線駆動回路の例を説明するための図。
【図５】駆動信号出力回路の例を説明するための図。
【図６】信号線駆動回路の駆動方法例を説明するためのタイミングチャート。
【図７】液晶表示装置の例を説明するための図。
【図８】パルス出力回路の例を説明するための図。
【図９】選択回路の例を説明するための図。
【図１０】駆動信号出力回路の例を説明するための図。
【図１１】液晶表示装置の例を説明するための図。
【図１２】液晶表示装置の例を説明するための図。
【図１３】信号線駆動回路の例を説明するための図。
【図１４】パルス出力回路の例を説明するための図。
【図１５】駆動信号出力回路の例を説明するための図。
【図１６】信号線駆動回路の駆動方法例を説明するためのタイミングチャート。
【図１７】信号線駆動回路の駆動方法例を説明するためのタイミングチャート。
【図１８】画素回路の動作例を説明するためのタイミングチャート。
【図１９】液晶表示装置の構造例を説明するための断面模式図。
【図２０】電子機器の例を説明するための図。
【発明を実施するための形態】
【００１９】
本発明の実施形態の例について説明する。なお、本発明の趣旨及び範囲から逸脱すること
なく実施形態の内容を変更することは、当業者であれば容易である。よって、例えば本発
明は、下記実施形態の記載内容に限定されない。
【００２０】
なお、各実施形態の内容を互いに適宜組み合わせることができる。また、各実施形態の内
容を互いに適宜置き換えることができる。
【００２１】
また、第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素
の数は、序数の数に限定されない。
【００２２】
（実施形態１）
本実施形態では、複数の駆動信号を出力する機能を有する信号線駆動回路の例について、
図１乃至図６を用いて説明する。
【００２３】
本実施形態の信号線駆動回路は、図１に示すように、シフトレジスタ（ＳＲともいう）１
０１と、複数の選択回路（ＳＥＬともいう）１１２（図１では選択回路１１２＿Ｚ（Ｚは
自然数）、選択回路１１２＿Ｚ＋１、及び選択回路１１２＿Ｚ＋２）と、複数の駆動信号
出力回路（ＤＯともいう）１１３（図１では駆動信号出力回路１１３＿Ｚ、駆動信号出力
回路１１３＿Ｚ＋１、及び駆動信号出力回路１１３＿Ｚ＋２）と、を備える。選択回路１
１２及び駆動信号出力回路１１３は、例えば信号線毎に設けられる。駆動信号出力回路１
１３により生成されたパルス信号は、対応する信号線を介して出力される。
【００２４】
シフトレジスタ１０１には、スタートパルス信号ＳＰが入力される。
【００２５】
シフトレジスタ１０１は、スタートパルス信号ＳＰに従って電位が制御された複数のパル
ス信号（ＳＲＯＵＴともいう）を出力する機能を有する。
【００２６】
選択回路１１２には、図２に示すように、パルス信号ＳＥＬＩＮとしてシフトレジスタ１
０１からパルス信号が入力され、且つクロック信号ＳＥＣＬ及びクロック信号ＲＥＣＬが
入力される。複数の選択回路１１２のそれぞれには、例えば互いに異なるパルス信号が入
力される。また、選択回路１１２は、図２に示すように、パルス信号ＳＥＬＯＵＴ１及び
パルス信号ＳＥＬＯＵＴ２を出力する。
【００２７】
選択回路１１２は、パルス信号ＳＥＬＩＮ、クロック信号ＳＥＣＬ、及びクロック信号Ｒ
ＥＣＬに従って、パルス信号ＳＥＬＩＮを、パルス信号ＳＥＬＯＵＴ１とみなして出力す
るかパルス信号ＳＥＬＯＵＴ２とみなして出力するかを選択する機能を有する。
【００２８】
選択回路１１２は、例えば複数の電界効果トランジスタを用いて構成される。このとき、
複数の電界効果トランジスタのオン状態及びオフ状態を切り換えることにより、パルス信
号ＳＥＬＩＮを、パルス信号ＳＥＬＯＵＴ１とみなして出力するかパルス信号ＳＥＬＯＵ
Ｔ２とみなして出力するか、切り換えることができる。
【００２９】
さらに、図１に示す選択回路１１２＿Ｚ及び選択回路１１２＿Ｚ＋２において、クロック
信号ＳＥＣＬとしてクロック信号ＧＣＬＫ１が入力され、クロック信号ＲＥＣＬとしてク
ロック信号ＧＣＬＫ２が入力される。また、選択回路１１２＿Ｚ＋１において、クロック
信号ＳＥＣＬとしてクロック信号ＦＣＬＫ１が入力され、クロック信号ＲＥＣＬとしてク
ロック信号ＦＣＬＫ２が入力される。
【００３０】
駆動信号出力回路１１３には、図３（Ａ）に示すように、セット信号ＳＩＮ、リセット信
号ＲＩＮ、制御信号ＣＴＬ１、及び制御信号ＣＴＬ２が入力される。また、駆動信号出力
回路１１３は、図３（Ａ）に示すように、信号ＤＯＵＴ１及び信号ＤＯＵＴ２を出力する
。信号ＤＯＵＴ１は駆動信号となる。駆動信号出力回路１１３は、セット信号ＳＩＮ、リ
セット信号ＲＩＮ、制御信号ＣＴＬ１、及び制御信号ＣＴＬ２に従い、駆動信号を生成し
て出力する機能を有する。このとき、駆動信号は、例えば信号線の電位を制御するための
配線に出力される。
【００３１】
駆動信号出力回路１１３は、例えば複数の電界効果トランジスタを用いて構成される。
【００３２】
さらに、駆動信号出力回路１１３は、図３（Ｂ）に示すように、ラッチ部（ＬＡＴともい
う）１２１と、第１のバッファ部（ＢＵＦ１ともいう）１２２と、第２のバッファ部（Ｂ
ＵＦ２ともいう）１２３と、スイッチ部（ＳＷともいう）１２４と、を含む。
【００３３】
ラッチ部１２１には、セット信号ＳＩＮ及びリセット信号ＲＩＮが入力される。
【００３４】
ラッチ部１２１は、セット信号ＳＩＮ及びリセット信号ＲＩＮに従ってデータＤ１及びデ
ータＤ２を書き換え、記憶する機能を有する。
【００３５】
第１のバッファ部１２２は、ラッチ部１２１に記憶されたデータＤ１及びデータＤ２に従
い信号ＤＯＵＴ１の電位を設定し、信号ＤＯＵＴ１を出力する機能を有する。信号ＤＯＵ
Ｔ１は、電位ＶＣＨから電位ＶＣＬ（電位ＶＣＨよりも低い値の電位）までの間で電位が
変化する信号である。
【００３６】
第２のバッファ部１２３は、ラッチ部１２１に記憶されたデータＤ１及びデータＤ２に従
い信号ＤＯＵＴ２の電位を設定し、信号ＤＯＵＴ２を出力する機能を有する。信号ＤＯＵ
Ｔ２は、電位ＶＤＤから電位ＶＳＳまでの間で電位が変化する信号である。電位ＶＤＤは
、電位ＶＳＳよりも高い電位であり、ハイレベルの信号の電位（電位ＶＨともいう）とな
る。また、電位ＶＳＳは、接地電位以下の電位であり、ローレベルの信号の電位（電位Ｖ
Ｌともいう）となる。
【００３７】
スイッチ部１２４には、制御信号ＣＴＬ１及び制御信号ＣＴＬ２が入力される。
【００３８】
スイッチ部１２４は、制御信号ＣＴＬ１及び制御信号ＣＴＬ２に従ってオン状態又はオフ
状態になることにより、ラッチ部１２１に記憶されたデータＤ１の再書き込みを制御する
機能を有する。
【００３９】
なお、制御信号ＣＴＬ１としては、例えばスタートパルス信号よりも、連続する複数のパ
ルスの間隔が短い期間を有する信号を用いることができる。
【００４０】
また、駆動信号出力回路１１３には、セット信号ＳＩＮとして選択回路１１２からパルス
信号ＳＥＬＯＵＴ１が入力され、リセット信号ＲＩＮとして選択回路１１２からパルス信
号ＳＥＬＯＵＴ２が入力される。このとき、ラッチ部１２１は、パルス信号ＳＥＬＯＵＴ
１及びパルス信号ＳＥＬＯＵＴ２に従い、データＤ１及びデータＤ２を書き換え、記憶す
る機能を有する。
【００４１】
また、図１に示す駆動信号出力回路１１３＿Ｚの制御信号ＣＴＬ１として、クロック信号
ＣＫ＿１が入力される。また、駆動信号出力回路１１３＿Ｚ＋１の制御信号ＣＴＬ１とし
て、クロック信号ＣＫ＿２が入力される。また、駆動信号出力回路１１３＿Ｚ＋２の制御
信号ＣＴＬ１として、クロック信号ＣＫ＿３が入力される。
【００４２】
また、図１に示す駆動信号出力回路１１３＿Ｚの信号ＤＯＵＴ１が駆動信号ＤＲＶ＿Ｚと
なる。また、駆動信号出力回路１１３＿Ｚ＋１の信号ＤＯＵＴ１が駆動信号ＤＲＶ＿Ｚ＋
１となる。また、駆動信号出力回路１１３＿Ｚ＋２の信号ＤＯＵＴ１が駆動信号ＤＲＶ＿
Ｚ＋２となる。
【００４３】
また、図１に示す駆動信号出力回路１１３＿Ｚ＋２の制御信号ＣＴＬ２として、駆動信号
出力回路１１３＿Ｚの信号ＤＯＵＴ２が入力される。これにより、クロック信号ＧＣＬＫ
１を入力する場合と比較してデータＤ１の再書き込みが可能な期間を長くできるため、信
号線駆動回路の動作不良をより抑制できる。
【００４４】
なお、図１に示す信号線駆動回路が備える複数の駆動信号出力回路１１３の接続関係を、
図４に示すようにしてもよい。
【００４５】
また、図４に示す構成において、駆動信号出力回路１１３には、図５（Ａ）に示すように
、セット信号ＳＩＮ、リセット信号ＲＩＮ、制御信号ＣＴＬ１、制御信号ＣＴＬ２、及び
制御信号ＣＴＬ３が入力される。また、駆動信号出力回路１１３は、図５（Ａ）に示すよ
うに、信号ＤＯＵＴ１、信号ＤＯＵＴ２、及び信号ＤＯＵＴ３を出力する。駆動信号出力
回路１１３は、セット信号ＳＩＮ、リセット信号ＲＩＮ、制御信号ＣＴＬ１乃至制御信号
ＣＴＬ５に従い、駆動信号を生成して出力する機能を有する。
【００４６】
さらに、駆動信号出力回路１１３は、図５（Ｂ）に示すように、第１のラッチ部（ＬＡＴ
１ともいう）１３１ａと、第２のラッチ部（ＬＡＴ２ともいう）１３１ｂと、第１のバッ
ファ部（ＢＵＦ１１ともいう）１３２ａと、第２のバッファ部（ＢＵＦ１２ともいう）１
３２ｂと、第１のスイッチ部（ＳＷ１ともいう）１３３ａと、第２のスイッチ部（ＳＷ２
ともいう）１３３ｂと、第３のスイッチ部（ＳＷ３ともいう）１３３ｃと、第４のスイッ
チ部（ＳＷ４ともいう）１３３ｄと、第３のバッファ部（ＢＵＦ１３ともいう）１３４と
、を含む。
【００４７】
第１のラッチ部１３１ａには、セット信号ＳＩＮ及びリセット信号ＲＩＮが入力される。
【００４８】
第１のラッチ部１３１ａは、セット信号ＳＩＮ及びリセット信号ＲＩＮに従ってデータＤ
１１及びデータＤ２２を書き換え、記憶する機能を有する。
【００４９】
第２のラッチ部１３１ｂには、セット信号ＳＩＮ及びリセット信号ＲＩＮが入力される。
【００５０】
第２のラッチ部１３１ｂは、セット信号ＳＩＮ及びリセット信号ＲＩＮに従ってデータＤ
１３及びデータＤ２４を書き換え、記憶する機能を有する。
【００５１】
第１のバッファ部１３２ａは、第１のラッチ部１３１ａに記憶されたデータＤ１１及びデ
ータＤ２２に従って信号ＤＯＵＴ１の電位を設定し、信号ＤＯＵＴ１を出力する機能を有
する。信号ＤＯＵＴ１は、電位が電位ＶＤＤ（ＶＨ）から電位ＶＳＳ（ＶＬ）までの間で
変化する信号である。
【００５２】
第２のバッファ部１３２ｂは、第２のラッチ部１３１ｂに記憶されたデータＤ１３及びデ
ータＤ２４に従って信号ＤＯＵＴ２の電位を設定し、信号ＤＯＵＴ２を出力する機能を有
する。信号ＤＯＵＴ２は、電位が電位ＶＤＤ（ＶＨ）から電位ＶＳＳ（ＶＬ）までの間で
変化する信号である。
【００５３】
第１のスイッチ部１３３ａには、制御信号ＣＴＬ１及び制御信号ＣＴＬ２が入力される。
第１のスイッチ部１３３ａは、制御信号ＣＴＬ１及び制御信号ＣＴＬ２に従ってオン状態
又はオフ状態になることにより、第１のラッチ部１３１ａに記憶されたデータＤ１１の再
書き込みを制御する機能を有する。
【００５４】
第２のスイッチ部１３３ｂには、制御信号ＣＴＬ１及び制御信号ＣＴＬ３が入力される。
第２のスイッチ部１３３ｂは、制御信号ＣＴＬ１及び制御信号ＣＴＬ３に従ってオン状態
又はオフ状態になることにより、第２のラッチ部１３１ｂに記憶されたデータＤ１３の再
書き込みを制御する機能を有する。
【００５５】
第３のスイッチ部１３３ｃには、制御信号ＣＴＬ４として信号ＤＯＵＴ２が入力される。
第３のスイッチ部１３３ｃは、制御信号ＣＴＬ４に従ってオン状態又はオフ状態になるこ
とにより、第１のラッチ部１３１ａに記憶されたデータＤ２２の再書き込みを制御する機
能を有する。
【００５６】
第４のスイッチ部１３３ｄには、制御信号ＣＴＬ５として信号ＤＯＵＴ１が入力される。
第４のスイッチ部１３３ｄは、制御信号ＣＴＬ５に従ってオン状態又はオフ状態になるこ
とにより、第２のラッチ部１３１ｂに記憶されたデータＤ２４の再書き込みを制御する機
能を有する。
【００５７】
第３のスイッチ部１３３ｃの制御信号ＣＴＬ４として信号ＤＯＵＴ２を入力し、第４のス
イッチ部１３３ｄの制御信号ＣＴＬ５として信号ＤＯＵＴ１を入力することにより、第１
のラッチ部のデータＤ２２となる電位及び第２のラッチ部のデータＤ２４となる電位とし
て電位ＶＤＤ又は電位ＶＳＳを与え続けることができるため、第１のラッチ部のデータＤ
２２となる電位及び第２のラッチ部のデータＤ２４となる電位を保持できる。
【００５８】
第３のバッファ部１３４は、信号ＤＯＵＴ１及び信号ＤＯＵＴ２に従って信号ＤＯＵＴ３
の電位を設定し、信号ＤＯＵＴ３を出力する機能を有する。信号ＤＯＵＴ３は、電位が電
位ＶＣＨから電位ＶＣＬまでの間で変化する駆動信号である。
【００５９】
また、図４に示す複数の駆動信号出力回路１１３のそれぞれには、セット信号ＳＩＮとし
て複数の選択回路１１２のパルス信号ＳＥＬＯＵＴ１のうちの一つが入力され、リセット
信号ＲＩＮとして複数の選択回路１１２のパルス信号ＳＥＬＯＵＴ２のうちの一つが入力
される。例えば、駆動信号出力回路１１３＿Ｚ＋１には、セット信号ＳＩＮとして選択回
路１１２＿Ｚ＋１のパルス信号ＳＥＬＯＵＴ１が入力され、リセット信号ＲＩＮとして選
択回路１１２＿Ｚ＋１のパルス信号ＳＥＬＯＵＴ２が入力される。
【００６０】
また、図４に示す駆動信号出力回路１１３＿Ｚの制御信号ＣＴＬ１として、クロック信号
ＣＫ＿１が入力される。また、駆動信号出力回路１１３＿Ｚ＋１の制御信号ＣＴＬ１とし
て、クロック信号ＣＫ＿２が入力される。また、駆動信号出力回路１１３＿Ｚ＋２の制御
信号ＣＴＬ１として、クロック信号ＣＫ＿３が入力される。
【００６１】
また、図４に示す駆動信号出力回路１１３＿Ｚ＋２の制御信号ＣＴＬ２として、駆動信号
出力回路１１３＿Ｚの信号ＤＯＵＴ１が入力される。また、駆動信号出力回路１１３＿Ｚ
＋２の制御信号ＣＴＬ３として、駆動信号出力回路１１３＿Ｚの信号ＤＯＵＴ２が入力さ
れる。これにより、駆動信号出力回路１１３＿Ｚ＋２の制御信号ＣＴＬ２としてクロック
信号ＧＣＬＫ１を入力し、駆動信号出力回路１１３＿Ｚ＋２の制御信号ＣＴＬ３としてク
ロック信号ＧＣＬＫ２を入力する場合と比較して、図５（Ｂ）に示すデータＤ１１及びデ
ータＤ１３の再書き込みが可能な期間を長くできるため、信号線駆動回路の動作不良をよ
り抑制できる。
【００６２】
また、図４に示す駆動信号出力回路１１３＿Ｚの信号ＤＯＵＴ３が駆動信号ＤＲＶ＿Ｚと
なる。また、駆動信号出力回路１１３＿Ｚ＋１の信号ＤＯＵＴ３が駆動信号ＤＲＶ＿Ｚ＋
１となる。また、駆動信号出力回路１１３＿Ｚ＋２の信号ＤＯＵＴ３が駆動信号ＤＲＶ＿
Ｚ＋２となる。
【００６３】
なお、シフトレジスタ１０１、選択回路１１２、及び駆動信号出力回路１１３のそれぞれ
を、互いに同一の導電型である電界効果トランジスタを用いて構成してもよい。これによ
り、複数の導電型である電界効果トランジスタを用いて信号線駆動回路を構成する場合と
比較して製造工程を簡略にすることができる。
【００６４】
次に、本実施形態の信号線駆動回路の駆動方法例として、図１に示す信号線駆動回路の駆
動方法例について図６のタイミングチャートを用いて説明する。なお、一例として、クロ
ック信号ＣＫ＿１乃至クロック信号ＣＫ＿３のそれぞれを、デューティ比が２５％であり
、順に１／４周期ずつずれているクロック信号とする。また、クロック信号ＦＣＬＫ１、
クロック信号ＦＣＬＫ２、クロック信号ＧＣＬＫ１、及びクロック信号ＧＣＬＫ２のそれ
ぞれをデューティ比が５０％であるクロック信号とし、クロック信号ＦＣＬＫ２はクロッ
ク信号ＦＣＬＫ１の反転信号とし、クロック信号ＧＣＬＫ２はクロック信号ＧＣＬＫ１の
反転信号とする。また、タイミングチャートにおける二重波線は、省略記号を表す。
【００６５】
図６に示すように、図１に示す信号線駆動回路の駆動方法例では、期間Ｔ１１にスタート
パルス信号ＳＰのパルスをシフトレジスタ１０１に入力する。
【００６６】
この場合、クロック信号ＣＫ＿１乃至クロック信号ＣＫ＿３に従って、期間Ｔ１２にパル
ス信号ＳＲＯＵＴ＿Ｚのパルスが選択回路１１２＿Ｚに入力され、期間Ｔ１３にパルス信
号ＳＲＯＵＴ＿Ｚ＋１のパルスが選択回路１１２＿Ｚ＋１に入力され、期間Ｔ１４にパル
ス信号ＳＲＯＵＴ＿Ｚ＋２のパルスが選択回路１１２＿Ｚ＋２に入力される。なお、期間
Ｔ１１乃至期間Ｔ１７において、クロック信号ＦＣＬＫ１がローレベルになり、クロック
信号ＦＣＬＫ２がハイレベルになり、クロック信号ＧＣＬＫ１がハイレベルになり、クロ
ック信号ＧＣＬＫ２がローレベルになる。
【００６７】
このとき、選択回路１１２＿Ｚ及び選択回路１１２＿Ｚ＋２のそれぞれは、入力されたパ
ルス信号ＳＲＯＵＴ＿Ｚ又はパルス信号ＳＲＯＵＴ＿Ｚ＋２のパルスをパルス信号ＳＥＬ
ＯＵＴ１のパルスとみなして出力する。
【００６８】
また、選択回路１１２＿Ｚ＋１は、入力されたパルス信号ＳＲＯＵＴ＿Ｚ＋１のパルスを
パルス信号ＳＥＬＯＵＴ２のパルスとみなして出力する。
【００６９】
上記パルス信号ＳＥＬＯＵＴ１のパルスは、セット信号ＳＩＮのパルスとして駆動信号出
力回路１１３＿Ｚ及び駆動信号出力回路１１３＿Ｚ＋２に入力される。セット信号ＳＩＮ
のパルスが入力された駆動信号出力回路１１３では、データＤ１として電位ＶＤＤが書き
込まれ、データＤ２として電位ＶＳＳが書き込まれる。よって、信号ＤＯＵＴ１の電位は
電位ＶＣＨとなり、信号ＤＯＵＴ２の電位は電位ＶＨとなる。例えば、駆動信号出力回路
１１３＿Ｚの信号ＤＯＵＴ１（駆動信号ＤＲＶ＿Ｚ）は、期間Ｔ１２に電位ＶＣＨとなり
、駆動信号出力回路１１３＿Ｚ＋２の信号ＤＯＵＴ１（駆動信号ＤＲＶ＿Ｚ＋２）は、期
間Ｔ１４に電位ＶＣＨとなる。
【００７０】
また、上記パルス信号ＳＥＬＯＵＴ２のパルスは、リセット信号ＲＩＮのパルスとして駆
動信号出力回路１１３＿Ｚ＋１に入力される。リセット信号ＲＩＮのパルスが入力された
駆動信号出力回路１１３では、データＤ１として電位ＶＳＳが書き込まれ、データＤ２と
して電位ＶＤＤが書き込まれる。よって、信号ＤＯＵＴ１の電位は電位ＶＣＬとなり、信
号ＤＯＵＴ２の電位は電位ＶＬとなる。例えば、駆動信号出力回路１１３＿Ｚ＋１の信号
ＤＯＵＴ１（駆動信号ＤＲＶ＿Ｚ＋１）は、期間Ｔ１３に電位ＶＣＬとなる。
【００７１】
さらに、期間Ｔ１５乃至期間Ｔ１７では、クロック信号ＣＫ＿１乃至クロック信号ＣＫ＿
３、クロック信号ＦＣＬＫ１及びクロック信号ＦＣＬＫ２、並びにクロック信号ＧＣＬＫ
１及びクロック信号ＧＣＬＫ２に従って、セット信号ＳＩＮのパルスが入力された駆動信
号出力回路１１３に入力される制御信号ＣＴＬ１及び制御信号ＣＴＬ２がハイレベルにな
る。これにより、データＤ１として電位ＶＤＤが書き込まれた駆動信号出力回路１１３に
、データの再書き込みとして電位ＶＤＤの書き込みが行われる。これにより、再度スター
トパルス信号ＳＰのパルスをシフトレジスタ１０１に入力するまでの間、データＤ１の電
位の変動を少なくできる。
【００７２】
さらに、期間Ｔ１８に再度スタートパルス信号ＳＰのパルスをシフトレジスタ１０１に入
力する。
【００７３】
このとき、クロック信号ＣＫ＿１乃至クロック信号ＣＫ＿３に従って期間Ｔ１９にパルス
信号ＳＲＯＵＴ＿Ｚのパルスが選択回路１１２＿Ｚに入力され、期間Ｔ２０にパルス信号
ＳＲＯＵＴ＿Ｚ＋１のパルスが選択回路１１２＿Ｚ＋１に入力され、期間Ｔ２１にパルス
信号ＳＲＯＵＴ＿Ｚ＋２のパルスが選択回路１１２＿Ｚ＋２に入力される。なお、期間Ｔ
１８乃至期間Ｔ２１において、クロック信号ＦＣＬＫ１がハイレベルになり、クロック信
号ＦＣＬＫ２がローレベルになり、クロック信号ＧＣＬＫ１がローレベルになり、クロッ
ク信号ＧＣＬＫ２がハイレベルになる。
【００７４】
このとき、選択回路１１２＿Ｚ及び選択回路１１２＿Ｚ＋２のそれぞれは、入力されたパ
ルス信号ＳＲＯＵＴ＿Ｚ又はパルス信号ＳＲＯＵＴ＿Ｚ＋２のパルスをパルス信号ＳＥＬ
ＯＵＴ２のパルスとみなして出力する。
【００７５】
また、選択回路１１２＿Ｚ＋１は、入力されたパルス信号ＳＲＯＵＴ＿Ｚ＋１のパルスを
パルス信号ＳＥＬＯＵＴ１のパルスとみなして出力する。
【００７６】
セット信号ＳＩＮのパルスが入力された駆動信号出力回路１１３では、データＤ１として
電位ＶＤＤが書き込まれ、データＤ２として電位ＶＳＳが書き込まれる。よって、信号Ｄ
ＯＵＴ１の電位は電位ＶＣＨとなり、信号ＤＯＵＴ２の電位は電位ＶＨとなる。
【００７７】
リセット信号ＲＩＮのパルスが入力された駆動信号出力回路１１３では、データＤ１とし
て電位ＶＳＳが書き込まれ、データＤ２として電位ＶＤＤが書き込まれる。よって、信号
ＤＯＵＴ１の電位は電位ＶＣＬとなり、信号ＤＯＵＴ２の電位は電位ＶＬとなる。
【００７８】
なお、クロック信号ＦＣＬＫ１とクロック信号ＧＣＬＫ１を同じ信号にし、クロック信号
ＦＣＬＫ２とクロック信号ＧＣＬＫ２を同じ信号にしてもよい。このとき、信号ＤＲＶ＿
Ｚ＋１は、第Ｚの信号ＤＲＶ＿Ｚがシフトした信号となる。
【００７９】
以上が図１に示す信号線駆動回路の駆動方法例の説明である。
【００８０】
図１乃至図６を用いて説明したように、本実施形態の信号線駆動回路の一例では、シフト
レジスタ、それぞれシフトレジスタから異なるパルス信号が入力され、入力されたパルス
信号を第１のパルス信号とみなして出力するか第２のパルス信号とみなして出力するかを
選択する複数の選択回路、及びそれぞれ異なる選択回路の第１のパルス信号及び第２のパ
ルス信号が入力される駆動信号出力回路を備える構成にすることにより、複数の駆動信号
を出力することができる。
【００８１】
また、本実施形態の信号線駆動回路の一例では、駆動信号出力回路において、ラッチ部に
記憶されたデータの再書き込みを制御するスイッチ部を設けることにより、シフトレジス
タからパルス信号のパルスが出力されない期間であっても該データの再書き込みを行うこ
とができる。よって、例えば駆動信号出力回路を構成する電界効果トランジスタのリーク
電流による、第１のデータとなる電位の変動を抑制できる。よって、信号線駆動回路の動
作不良を抑制できる。
【００８２】
また、例えば、液晶表示装置又は電子ペーパーなど、複数の信号線を用いて複数の回路の
駆動を制御する半導体装置に本実施形態の信号線駆動回路を適用できる。
【００８３】
（実施形態２）
本実施形態では、共通信号線を介して駆動信号を出力する信号線駆動回路、及び該信号線
駆動回路を備える液晶表示装置の例について説明する。
【００８４】
まず、液晶表示装置の構成例について図７（Ａ）を用いて説明する。
【００８５】
図７（Ａ）に示す液晶表示装置は、信号線駆動回路２０１と、信号線駆動回路２０２と、
信号線駆動回路２０３と、データ信号線ＤＬ＿１乃至データ信号線ＤＬ＿Ｙ（Ｙは２以上
の自然数）と、ゲート信号線ＧＬ＿１乃至ゲート信号線ＧＬ＿Ｘ（Ｘは２以上の自然数）
と、共通信号線ＣＬ＿１乃至共通信号線ＣＬ＿Ｘと、Ｘ行Ｙ列に配列された複数の画素回
路２１０と、を具備する。
【００８６】
信号線駆動回路２０１は、複数のデータ信号ＤＳ（データ信号ＤＳ＿１乃至データ信号Ｄ
Ｓ＿Ｙ）を生成する機能を有する。信号線駆動回路２０１は、複数のデータ信号ＤＳによ
り複数のデータ信号線ＤＬ（データ信号線ＤＬ＿１乃至データ信号線ＤＬ＿Ｙ）の電位を
制御することにより、画素回路２１０の駆動を制御する機能を有する。
【００８７】
信号線駆動回路２０２は、複数のゲート信号ＧＳ（ゲート信号ＧＳ＿１乃至ゲート信号Ｇ
Ｓ＿Ｘ）を生成する機能を有する。信号線駆動回路２０２は、複数のゲート信号ＧＳによ
り複数のゲート信号線ＧＬ（ゲート信号線ＧＬ＿１乃至ゲート信号線ＧＬ＿Ｘ）の電位を
制御することにより、画素回路２１０の駆動を制御する機能を有する。
【００８８】
信号線駆動回路２０３は、複数の共通信号ＣＳ（共通信号ＣＳ＿１乃至共通信号ＣＳ＿Ｘ
）を生成する機能を有する。信号線駆動回路２０３は、複数の共通信号ＣＳにより複数の
共通信号線ＣＬ（共通信号線ＣＬ＿１乃至共通信号線ＣＬ＿Ｘ）の電位を制御することに
より、画素回路２１０の駆動を制御する機能を有する。
【００８９】
信号線駆動回路２０３としては、例えば実施形態１に示す信号線駆動回路を用いることが
できる。
【００９０】
複数の画素回路２１０のそれぞれは、電界効果トランジスタ２１１と、一対の電極及び液
晶層を有する液晶素子２１２と、容量素子２１３と、を備える。なお、必ずしも容量素子
２１３を設けなくてもよい。
【００９１】
さらに、Ｍ行Ｎ列（ＭはＸ以下の自然数、ＮはＹ以下の自然数）の画素回路２１０におい
て、電界効果トランジスタ２１１が有するソース及びドレインの一方は、データ信号線Ｄ
Ｌ＿Ｎ（複数のデータ信号線ＤＬの一つ）に電気的に接続される。また、Ｍ行Ｎ列の画素
回路２１０において、電界効果トランジスタ２１１が有するゲートは、ゲート信号線ＧＬ
＿Ｍ（複数のゲート信号線ＧＬの一つ）に電気的に接続される。
【００９２】
また、Ｍ行Ｎ列の画素回路２１０において、液晶素子２１２が有する一対の電極の一方は
、Ｍ行Ｎ列の画素回路２１０の電界効果トランジスタ２１１が有するソース及びドレイン
の他方に電気的に接続される。また、Ｍ行Ｎ列の画素回路２１０において、液晶素子２１
２が有する一対の電極の他方は、共通信号線ＣＬ＿Ｍ（複数の共通信号線ＣＬの一つ）に
電気的に接続される。
【００９３】
液晶素子２１２は、一対の電極の間に印加される電圧に応じて液晶層に含まれる液晶の配
向が制御される。
【００９４】
また、Ｍ行Ｎ列の画素回路２１０において、容量素子２１３が有する一対の電極の一方は
、Ｍ行Ｎ列の画素回路２１０の電界効果トランジスタ２１１が有するソース及びドレイン
の他方に電気的に接続される。また、Ｍ行Ｎ列の画素回路２１０において、容量素子２１
３が有する一対の電極の他方には、電位ＶＳＳが与えられる。
【００９５】
次に、信号線駆動回路２０３の構成例について図７（Ｂ）を用いて説明する。
【００９６】
信号線駆動回路２０３は、シフトレジスタ２３０（図７（Ｂ）のシフトレジスタ２３０）
と、複数の選択回路２３２（図７（Ｂ）では、選択回路２３２＿１乃至選択回路２３２＿
４のみを図示）と、複数の駆動信号出力回路２３３（図７（Ｂ）では、駆動信号出力回路
２３３＿１乃至駆動信号出力回路２３３＿４のみを図示）と、を備える。さらに、シフト
レジスタ２３０は、パルス出力回路２３１＿１乃至パルス出力回路２３１＿Ｘを備える。
なお、本実施形態では、選択回路２３２＿１乃至選択回路２３２＿Ｘと駆動信号出力回路
２３３＿１乃至駆動信号出力回路２３３＿Ｘを設ける場合について説明する。なお、図７
（Ａ）及び図７（Ｂ）では、一例としてＸが３以上の自然数の場合を示す。
【００９７】
さらに、図７（Ｂ）に示す信号線駆動回路の各構成要素について図８乃至図１０を用いて
説明する。
【００９８】
図８は、図７（Ｂ）に示すシフトレジスタ２３０のパルス出力回路の構成例を説明するた
めの図である。
【００９９】
図８（Ａ）に示すように、パルス出力回路２３１には、セット信号ＬＩＮ＿Ｆ、リセット
信号ＲＩＮ＿Ｆ、クロック信号ＣＬ＿Ｆ、クロック信号ＣＬｐ＿Ｆ、及び初期化信号ＩＮ
Ｉ＿ＲＥＳが入力される。また、図８（Ａ）に示すパルス出力回路は、信号ＦＯＵＴを出
力する。信号ＦＯＵＴがシフトレジスタ２３０のパルス信号ＳＲＯＵＴとなる。なお、初
期化信号ＩＮＩ＿ＲＥＳは、例えばパルス出力回路を初期化する場合などに用いる信号で
あり、初期化信号ＩＮＩ＿ＲＥＳのパルスをパルス出力回路に入力することにより、パル
ス出力回路は初期化される。また、必ずしも初期化信号ＩＮＩ＿ＲＥＳをパルス出力回路
に入力しなくてもよい。
【０１００】
なお、パルス出力回路２３１＿Ｘ＋１の構成は、リセット信号ＲＩＮ＿Ｆが入力されない
ことを除き、他のパルス出力回路と同じ構成である。
【０１０１】
さらに、図８（Ａ）に示すパルス出力回路２３１は、図８（Ｂ）に示すように、電界効果
トランジスタ３１１乃至電界効果トランジスタ３１９と、容量素子３２１及び容量素子３
２２と、を備える。
【０１０２】
電界効果トランジスタ３１１が有するソース及びドレインの一方には、電位ＶＤＤが与え
られる。また、電界効果トランジスタ３１１が有するゲートには、セット信号ＬＩＮ＿Ｆ
が入力される。
【０１０３】
電界効果トランジスタ３１２が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ３１２が有するゲートには、セット信号ＬＩＮ＿Ｆ
が入力される。
【０１０４】
電界効果トランジスタ３１３が有するソース及びドレインの一方には、電位ＶＤＤが与え
られる。また、電界効果トランジスタ３１３が有するソース及びドレインの他方は、電界
効果トランジスタ３１２が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ３１３が有するゲートには、リセット信号ＲＩＮ＿Ｆが与えられ
る。
【０１０５】
電界効果トランジスタ３１４が有するソース及びドレインの一方には、電位ＶＤＤが与え
られる。また、電界効果トランジスタ３１４が有するソース及びドレインの他方は、電界
効果トランジスタ３１２のソース及びドレインの他方に電気的に接続される。また、電界
効果トランジスタ３１４が有するゲートには、初期化信号ＩＮＩ＿ＲＥＳが入力される。
なお、必ずしも電界効果トランジスタ３１４を設けなくてもよい。
【０１０６】
電界効果トランジスタ３１５が有するソース及びドレインの一方には、電位ＶＤＤが与え
られる。また、電界効果トランジスタ３１５が有するソース及びドレインの他方は、電界
効果トランジスタ３１２が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ３１５が有するゲートには、クロック信号ＣＬｐ＿Ｆが入力され
る。
【０１０７】
電界効果トランジスタ３１６が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ３１６が有するソース及びドレインの他方は、電界
効果トランジスタ３１１が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ３１６が有するゲートは、電界効果トランジスタ３１２が有する
ソース及びドレインの他方に電気的に接続される。
【０１０８】
電界効果トランジスタ３１７が有するソース及びドレインの一方は、電界効果トランジス
タ３１１が有するソース及びドレインの他方に電気的に接続される。また、電界効果トラ
ンジスタ３１７が有するゲートには、電位ＶＤＤが与えられる。
【０１０９】
電界効果トランジスタ３１８が有するソース及びドレインの一方には、クロック信号ＣＬ
＿Ｆが入力される。また、電界効果トランジスタ３１８が有するゲートは、電界効果トラ
ンジスタ３１７が有するソース及びドレインの他方に電気的に接続される。また、図８（
Ｂ）に示すパルス出力回路では、電界効果トランジスタ３１８が有するソース及びドレイ
ンの他方の電位が信号ＦＯＵＴの電位となる。
【０１１０】
電界効果トランジスタ３１９が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ３１９が有するソース及びドレインの他方は、電界
効果トランジスタ３１８が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ３１９が有するゲートは、電界効果トランジスタ３１２が有する
ソース及びドレインの他方に電気的に接続される。
【０１１１】
容量素子３２１が有する一対の電極の一方には、電位ＶＳＳが与えられる。また、容量素
子３２１が有する一対の電極の他方は、電界効果トランジスタ３１２が有するソース及び
ドレインの他方に電気的に接続される。なお、必ずしも容量素子３２１を設けなくてもよ
い。
【０１１２】
容量素子３２２が有する一対の電極の一方は、電界効果トランジスタ３１８が有するゲー
トに電気的に接続される。また、容量素子３２２が有する一対の電極の他方は、電界効果
トランジスタ３１８が有するソース及びドレインの他方に電気的に接続される。なお、必
ずしも容量素子３２２を設けなくてもよい。
【０１１３】
図８（Ｂ）に示すパルス出力回路では、セット信号ＬＩＮ＿Ｆに従って電界効果トランジ
スタ３１１及び電界効果トランジスタ３１２がオン状態になり、電界効果トランジスタ３
１８がオン状態になることにより、信号ＦＯＵＴの電位がクロック信号ＣＬ＿Ｆの電位と
同等の値になる。このとき、電界効果トランジスタ３１９はオフ状態である。また、図８
（Ｂ）に示すパルス出力回路では、リセット信号ＲＩＮ＿Ｆに従って電界効果トランジス
タ３１３がオン状態になり、電界効果トランジスタ３１９がオン状態になることにより、
信号ＦＯＵＴの電位が電位ＶＳＳと同等の値になる。このとき、電界効果トランジスタ３
１３がオン状態であり、電界効果トランジスタ３１６がオン状態になるため、電界効果ト
ランジスタ３１８はオフ状態である。これにより、パルス出力回路は、パルス信号を出力
する。
【０１１４】
また、図７（Ｂ）に示すシフトレジスタ２３０では、パルス出力回路２３１＿１のセット
信号ＬＩＮ＿Ｆとしてスタートパルス信号ＳＰが入力される。
【０１１５】
なお、信号線駆動回路２０３にスタートパルス信号ＳＰを入力するための配線に、保護回
路を電気的に接続してもよい。
【０１１６】
また、シフトレジスタ２３０において、パルス出力回路２３１＿Ｋ（Ｋは２以上Ｘ以下の
自然数）のセット信号ＬＩＮ＿Ｆとしてパルス出力回路２３１＿Ｋ−１の信号ＦＯＵＴが
入力される。
【０１１７】
また、シフトレジスタ２３０において、パルス出力回路２３１＿Ｍのリセット信号ＲＩＮ
＿Ｆとしてパルス出力回路２３１＿Ｍ＋１の信号ＦＯＵＴが入力される。
【０１１８】
また、シフトレジスタ２３０において、パルス出力回路２３１＿１のクロック信号ＣＬ＿
Ｆとしてクロック信号ＣＬＫ１が入力され、クロック信号ＣＬｐ＿Ｆとしてクロック信号
ＣＬＫ２が入力される。さらに、パルス出力回路２３１＿１を基準として、３つおきのパ
ルス出力回路毎にクロック信号ＣＬ＿Ｆとしてクロック信号ＣＬＫ１が入力され、クロッ
ク信号ＣＬｐ＿Ｆとしてクロック信号ＣＬＫ２が入力される。
【０１１９】
また、シフトレジスタ２３０において、パルス出力回路２３１＿２のクロック信号ＣＬ＿
Ｆとしてクロック信号ＣＬＫ２が入力され、クロック信号ＣＬｐ＿Ｆとしてクロック信号
ＣＬＫ３が入力される。さらに、パルス出力回路２３１＿２を基準として、３つおきのパ
ルス出力回路毎にクロック信号ＣＬ＿Ｆとしてクロック信号ＣＬＫ２が入力され、クロッ
ク信号ＣＬｐ＿Ｆとしてクロック信号ＣＬＫ３が入力される。
【０１２０】
また、シフトレジスタ２３０において、パルス出力回路２３１＿３のクロック信号ＣＬ＿
Ｆとしてクロック信号ＣＬＫ３が入力され、クロック信号ＣＬｐ＿Ｆとしてクロック信号
ＣＬＫ４が入力される。さらに、パルス出力回路２３１＿３を基準として、３つおきのパ
ルス出力回路毎にクロック信号ＣＬ＿Ｆとしてクロック信号ＣＬＫ３が入力され、クロッ
ク信号ＣＬｐ＿Ｆとしてクロック信号ＣＬＫ４が入力される。
【０１２１】
また、シフトレジスタ２３０において、パルス出力回路２３１＿４のクロック信号ＣＬ＿
Ｆとしてクロック信号ＣＬＫ４が入力され、クロック信号ＣＬｐ＿Ｆとしてクロック信号
ＣＬＫ１が入力される。さらに、パルス出力回路２３１＿４を基準として、３つおきのパ
ルス出力回路毎にクロック信号ＣＬ＿Ｆとしてクロック信号ＣＬＫ４が入力され、クロッ
ク信号ＣＬｐ＿Ｆとしてクロック信号ＣＬＫ１が入力される。
【０１２２】
なお、クロック信号ＣＬＫ１を入力するための配線乃至クロック信号ＣＬＫ４を入力する
ための配線のそれぞれに保護回路を電気的に接続してもよい。
【０１２３】
以上がパルス出力回路の説明である。
【０１２４】
さらに、図９は、選択回路の構成例を説明するための図である。
【０１２５】
図９（Ａ）に示すように、選択回路２３２には、パルス信号ＳＥＬＩＮ、クロック信号Ｓ
ＥＣＬ、及びクロック信号ＲＥＣＬが入力される。また、選択回路２３２は、パルス信号
ＳＥＬＯＵＴ１及びパルス信号ＳＥＬＯＵＴ２を出力する。選択回路２３２は、クロック
信号ＳＥＣＬ及びクロック信号ＲＥＣＬに従ってパルス信号ＳＥＬＩＮをパルス信号ＳＥ
ＬＯＵＴ１とみなして出力するかパルス信号ＳＥＬＯＵＴ２とみなして出力するかを選択
する機能を有する。
【０１２６】
また、図９（Ａ）に示す選択回路２３２は、図９（Ｂ）に示すように、電界効果トランジ
スタ３３１乃至電界効果トランジスタ３３６と、を備える。
【０１２７】
電界効果トランジスタ３３１が有するソース及びドレインの一方には、パルス信号ＳＥＬ
ＩＮが入力される。また、電界効果トランジスタ３３１が有するソース及びドレインの他
方の電位がパルス信号ＳＥＬＯＵＴ１の電位となる。
【０１２８】
電界効果トランジスタ３３２が有するソース及びドレインの一方には、パルス信号ＳＥＬ
ＩＮが入力される。また、電界効果トランジスタ３３２が有するソース及びドレインの他
方の電位がパルス信号ＳＥＬＯＵＴ２の電位となる。
【０１２９】
電界効果トランジスタ３３３が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ３３３が有するソース及びドレインの他方は、電界
効果トランジスタ３３１が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ３３３が有するゲートには、クロック信号ＲＥＣＬが入力される
。
【０１３０】
電界効果トランジスタ３３４が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ３３４が有するソース及びドレインの他方は、電界
効果トランジスタ３３２が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ３３４が有するゲートには、クロック信号ＳＥＣＬが入力される
。
【０１３１】
電界効果トランジスタ３３５が有するソース及びドレインの一方には、クロック信号ＳＥ
ＣＬが入力される。また、電界効果トランジスタ３３５が有するソース及びドレインの他
方は、電界効果トランジスタ３３１が有するゲートに電気的に接続される。また、電界効
果トランジスタ３３５が有するゲートには、電位ＶＤＤが与えられる。なお、必ずしも電
界効果トランジスタ３３５を設けなくてもよい。
【０１３２】
電界効果トランジスタ３３６が有するソース及びドレインの一方には、クロック信号ＲＥ
ＣＬが入力される。また、電界効果トランジスタ３３６が有するソース及びドレインの他
方は、電界効果トランジスタ３３２が有するゲートに電気的に接続される。また、電界効
果トランジスタ３３６が有するゲートには、電位ＶＤＤが与えられる。なお、必ずしも電
界効果トランジスタ３３６を設けなくてもよい。
【０１３３】
図９（Ｂ）に示す選択回路では、クロック信号ＳＥＣＬに従って電界効果トランジスタ３
３１がオン状態になることにより、パルス信号ＳＥＬＩＮがパルス信号ＳＥＬＯＵＴ１と
みなして出力される。このとき、電界効果トランジスタ３３２はオフ状態であり、電界効
果トランジスタ３３４はオン状態である。また、図９（Ｂ）に示す選択回路では、クロッ
ク信号ＲＥＣＬに従って電界効果トランジスタ３３２がオン状態になることにより、パル
ス信号ＳＥＬＩＮがパルス信号ＳＥＬＯＵＴ２とみなして出力される。このとき、電界効
果トランジスタ３３１はオフ状態であり、電界効果トランジスタ３３３はオン状態である
。
【０１３４】
また、図７（Ｂ）に示す選択回路２３２＿１のパルス信号ＳＥＬＩＮとしてスタートパル
ス信号ＳＰが入力される。
【０１３５】
また、選択回路２３２＿Ｋのパルス信号ＳＥＬＩＮとしてパルス出力回路２３１＿Ｋ−１
の信号ＦＯＵＴが入力される。
【０１３６】
また、選択回路２３２＿Ｑ（Ｑは１以上Ｘ以下の奇数）のクロック信号ＳＥＣＬとしてク
ロック信号ＦＣＬＫ１が入力される。
【０１３７】
また、選択回路２３２＿Ｑのクロック信号ＲＥＣＬとしてクロック信号ＦＣＬＫ２が入力
される。
【０１３８】
また、選択回路２３２＿Ｒ（Ｒは２以上Ｘ以下の偶数）のクロック信号ＳＥＣＬとしてク
ロック信号ＧＣＬＫ１が入力される。
【０１３９】
また、選択回路２３２＿Ｒのクロック信号ＲＥＣＬとしてクロック信号ＧＣＬＫ２が入力
される。
【０１４０】
なお、クロック信号ＦＣＬＫ１を入力するための配線、クロック信号ＦＣＬＫ２を入力す
るための配線、クロック信号ＧＣＬＫ１を入力するための配線、及びクロック信号ＧＣＬ
Ｋ２を入力するための配線のそれぞれに保護回路を電気的に接続してもよい。
【０１４１】
以上が選択回路の説明である。
【０１４２】
さらに、図１０は、駆動信号出力回路の例を説明するための図である。
【０１４３】
図１０（Ａ）に示すように、駆動信号出力回路２３３には、セット信号ＳＩＮ＿Ｄ、リセ
ット信号ＲＩＮ＿Ｄ、制御信号ＣＴＬ１＿Ｄ、制御信号ＣＴＬ２＿Ｄ、及び初期化信号Ｉ
ＮＩ＿ＲＥＳが入力される。なお、初期化信号ＩＮＩ＿ＲＥＳのパルスを駆動信号出力回
路に入力することにより、駆動信号出力回路２３３は初期化される。また、必ずしも初期
化信号ＩＮＩ＿ＲＥＳを駆動信号出力回路２３３に入力しなくてもよい。また、駆動信号
出力回路２３３は、信号ＤＯＵＴ１及び信号ＤＯＵＴ２を出力する。信号ＤＯＵＴ１が駆
動信号出力回路２３３から出力される共通信号となる。なお、信号ＤＯＵＴ１を出力する
ための配線に保護回路を電気的に接続してもよい。また、図１０（Ａ）に示す駆動信号出
力回路２３３は、図３に示す駆動信号出力回路と同様に、ラッチ部と、第１のバッファ部
と、第２のバッファ部と、スイッチ部と、を含む。さらに、詳細について以下に説明する
。
【０１４４】
図１０（Ａ）に示す駆動信号出力回路２３３は、図１０（Ｂ）に示すように、電界効果ト
ランジスタ３５１乃至電界効果トランジスタ３６４と、容量素子３７１及び容量素子３７
２と、を備える。なお、電界効果トランジスタ３５１乃至電界効果トランジスタ３６４の
それぞれは、Ｎチャネル型トランジスタである。
【０１４５】
電界効果トランジスタ３５１は、ラッチ部に設けられる。また、電界効果トランジスタ３
５１が有するソース及びドレインの一方には、電位ＶＤＤが与えられる。また、電界効果
トランジスタ３５１が有するゲートには、セット信号ＳＩＮ＿Ｄが入力される。
【０１４６】
電界効果トランジスタ３５２は、ラッチ部に設けられる。また、電界効果トランジスタ３
５２が有するソース及びドレインの一方には、電位ＶＤＤが与えられる。また、電界効果
トランジスタ３５２が有するゲートには、リセット信号ＲＩＮ＿Ｄが入力される。
【０１４７】
電界効果トランジスタ３５３は、ラッチ部に設けられる。また、電界効果トランジスタ３
５３が有するソース及びドレインの一方には、電位ＶＳＳが与えられる。また、電界効果
トランジスタ３５３が有するソース及びドレインの他方は、電界効果トランジスタ３５２
が有するソース及びドレインの他方に電気的に接続される。また、電界効果トランジスタ
３５３が有するゲートには、セット信号ＳＩＮ＿Ｄが入力される。
【０１４８】
電界効果トランジスタ３５４は、ラッチ部に設けられる。また、電界効果トランジスタ３
５４が有するソース及びドレインの一方には、電位ＶＳＳが与えられる。また、電界効果
トランジスタ３５４が有するソース及びドレインの他方は、電界効果トランジスタ３５１
が有するソース及びドレインの他方に電気的に接続される。また、電界効果トランジスタ
３５４が有するゲートには、リセット信号ＲＩＮ＿Ｄが入力される。
【０１４９】
電界効果トランジスタ３５５は、第１のバッファ部に設けられる。また、電界効果トラン
ジスタ３５５が有するソース及びドレインの一方には、電位ＴＣＯＭＨが与えられる。ま
た、電界効果トランジスタ３５５が有するソース及びドレインの他方の電位が信号ＤＯＵ
Ｔ１の電位となる。
【０１５０】
電界効果トランジスタ３５６は、第１のバッファ部に設けられる。また、電界効果トラン
ジスタ３５６が有するソース及びドレインの一方には、電位ＴＣＯＭＬが与えられる。ま
た、電界効果トランジスタ３５６が有するソース及びドレインの他方は、電界効果トラン
ジスタ３５５が有するソース及びドレインの他方に電気的に接続される。また、電界効果
トランジスタ３５６が有するゲートは、電界効果トランジスタ３５２が有するソース及び
ドレインの他方に電気的に接続される。
【０１５１】
なお、電位ＴＣＯＭＨ及び電位ＴＣＯＭＬは、共通信号の電位を設定するための電位であ
り、電位ＴＣＯＭＨは、電位ＴＣＯＭＬよりも高い電位である。
【０１５２】
電界効果トランジスタ３５７は、第２のバッファ部に設けられる。また、電界効果トラン
ジスタ３５７が有するソース及びドレインの一方には、電位ＶＤＤが与えられる。また、
電界効果トランジスタ３５７が有するソース及びドレインの他方の電位が信号ＤＯＵＴ２
の電位となる。
【０１５３】
電界効果トランジスタ３５８は、第２のバッファ部に設けられる。また、電界効果トラン
ジスタ３５８が有するソース及びドレインの一方には、電位ＶＳＳが与えられる。また、
電界効果トランジスタ３５８が有するソース及びドレインの他方は、電界効果トランジス
タ３５７が有するソース及びドレインの他方に電気的に接続される。また、電界効果トラ
ンジスタ３５８が有するゲートは、電界効果トランジスタ３５２が有するソース及びドレ
インの他方に電気的に接続される。
【０１５４】
電界効果トランジスタ３５９は、スイッチ部に設けられる。また、電界効果トランジスタ
３５９が有するソース及びドレインの一方には、電位ＶＤＤが与えられる。また、電界効
果トランジスタ３５９が有するゲートには、制御信号ＣＴＬ１＿Ｄが入力される。
【０１５５】
電界効果トランジスタ３６０は、スイッチ部に設けられる。また、電界効果トランジスタ
３６０が有するソース及びドレインの一方は、電界効果トランジスタ３５９が有するソー
ス及びドレインの他方に電気的に接続される。また、電界効果トランジスタ３６０が有す
るソース及びドレインの他方は、電界効果トランジスタ３５１が有するソース及びドレイ
ンの他方に電気的に接続される。また、電界効果トランジスタ３６０が有するゲートには
、制御信号ＣＴＬ２＿Ｄが入力される。
【０１５６】
電界効果トランジスタ３６１が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ３６１が有するソース及びドレインの他方は、電界
効果トランジスタ３５１が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ３６１が有するゲートは、電界効果トランジスタ３５２が有する
ソース及びドレインの他方に電気的に接続される。なお、必ずしも電界効果トランジスタ
３６１を設けなくてもよい。
【０１５７】
電界効果トランジスタ３６２が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ３６２が有するソース及びドレインの他方は、電界
効果トランジスタ３５２が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ３６２が有するゲートは、電界効果トランジスタ３５７が有する
ソース及びドレインの他方に電気的に接続される。なお、必ずしも電界効果トランジスタ
３６２を設けなくてもよい。
【０１５８】
電界効果トランジスタ３６３が有するソース及びドレインの一方は、電界効果トランジス
タ３５１が有するソース及びドレインの他方に電気的に接続される。また、電界効果トラ
ンジスタ３６３が有するソース及びドレインの他方は、電界効果トランジスタ３５５が有
するゲート及び電界効果トランジスタ３５７が有するゲートに電気的に接続される。また
、電界効果トランジスタ３６３が有するゲートには、電位ＶＤＤが与えられる。なお、必
ずしも電界効果トランジスタ３６３を設けなくてもよい。
【０１５９】
電界効果トランジスタ３６４が有するソース及びドレインの一方には、電位ＶＤＤが与え
られる。また、電界効果トランジスタ３６４が有するソース及びドレインの他方は、電界
効果トランジスタ３５６が有するゲート及び電界効果トランジスタ３５８が有するゲート
に電気的に接続される。また、電界効果トランジスタ３６４が有するゲートには、初期化
信号ＩＮＩ＿ＲＥＳが入力される。なお、必ずしも電界効果トランジスタ３６４を設けな
くてもよい。
【０１６０】
容量素子３７１が有する一対の電極の一方には、電位ＶＳＳが与えられる。また、容量素
子３７１が有する一対の電極の他方は、電界効果トランジスタ３５６が有するゲート及び
電界効果トランジスタ３５８が有するゲートに電気的に接続される。なお、必ずしも容量
素子３７１を設けなくてもよい。
【０１６１】
容量素子３７２が有する一対の電極の一方は、電界効果トランジスタ３５５が有するゲー
ト及び電界効果トランジスタ３５７が有するゲートに電気的に接続され、容量素子３７２
が有する一対の電極の他方は、電界効果トランジスタ３５７が有するソース及びドレイン
の他方に電気的に接続される。なお、必ずしも容量素子３７２を設けなくてもよい。
【０１６２】
図１０（Ｂ）に示す駆動信号出力回路では、セット信号ＳＩＮ＿Ｄに従って電界効果トラ
ンジスタ３５１及び電界効果トランジスタ３５３がオン状態になり、電界効果トランジス
タ３５５がオン状態になることにより、信号ＤＯＵＴ１の電位が電位ＴＣＯＭＨと同等の
値になる。このとき、電界効果トランジスタ３５６はオフ状態である。また、図１０（Ｂ
）に示す駆動信号出力回路では、リセット信号ＲＩＮ＿Ｄに従って電界効果トランジスタ
３５２及び電界効果トランジスタ３５４がオン状態になり、電界効果トランジスタ３５６
がオン状態になることにより、信号ＤＯＵＴ１の電位が電位ＴＣＯＭＬと同等の値になる
。このとき、電界効果トランジスタ３５５はオフ状態である。
【０１６３】
また、図７（Ｂ）に示す駆動信号出力回路２３３＿Ｍのセット信号ＳＩＮ＿Ｄとして選択
回路２３２＿Ｍのパルス信号ＳＥＬＯＵＴ１が入力される。
【０１６４】
また、駆動信号出力回路２３３＿Ｍのリセット信号ＲＩＮ＿Ｄとして選択回路２３２＿Ｍ
のパルス信号ＳＥＬＯＵＴ２が入力される。
【０１６５】
また、駆動信号出力回路２３３＿１の制御信号ＣＴＬ１＿Ｄとしてクロック信号ＣＬＫ４
が入力される。さらに、駆動信号出力回路２３３＿１を基準として、３つおきの駆動信号
出力回路毎に制御信号ＣＴＬ１＿Ｄとしてクロック信号ＣＬＫ４が入力される。
【０１６６】
また、駆動信号出力回路２３３＿２の制御信号ＣＴＬ１＿Ｄとしてクロック信号ＣＬＫ１
が入力される。さらに、駆動信号出力回路２３３＿２を基準として、３つおきの駆動信号
出力回路毎に制御信号ＣＴＬ１＿Ｄとしてクロック信号ＣＬＫ１が入力される。
【０１６７】
また、駆動信号出力回路２３３＿３の制御信号ＣＴＬ１＿Ｄとしてクロック信号ＣＬＫ２
が入力される。さらに、駆動信号出力回路２３３＿３を基準として、３つおきの駆動信号
出力回路毎に制御信号ＣＴＬ１＿Ｄとしてクロック信号ＣＬＫ２が入力される。
【０１６８】
また、駆動信号出力回路２３３＿４の制御信号ＣＴＬ１＿Ｄとしてクロック信号ＣＬＫ３
が入力される。さらに、駆動信号出力回路２３３＿４を基準として、３つおきの駆動信号
出力回路毎に制御信号ＣＴＬ１＿Ｄとしてクロック信号ＣＬＫ３が入力される。
【０１６９】
また、駆動信号出力回路２３３＿１の制御信号ＣＴＬ２＿Ｄとしてクロック信号ＦＣＬＫ
１が入力される。
【０１７０】
また、駆動信号出力回路２３３＿２の制御信号ＣＴＬ２＿Ｄとしてクロック信号ＧＣＬＫ
１が入力される。
【０１７１】
また、駆動信号出力回路２３３＿Ｌ（Ｌは３以上Ｘ以下の自然数）の制御信号ＣＴＬ２＿
Ｄとして駆動信号出力回路２３３＿Ｌ−２の信号ＤＯＵＴ２が入力される。
【０１７２】
また、駆動信号出力回路２３３＿Ｍの信号ＤＯＵＴ１が共通信号ＣＳ＿Ｍとなる。
【０１７３】
以上が図７（Ｂ）に示す信号線駆動回路の説明である。
【０１７４】
また、本実施形態の液晶表示装置の構成を、図１１（Ａ）に示す構成にすることもできる
。図１１（Ａ）に示す液晶表示装置は、信号線駆動回路２０３に複数のゲート信号線ＧＬ
及び複数の共通信号線ＣＬが電気的に接続された構成である。
【０１７５】
このときの信号線駆動回路２０３の構成例を図１１（Ｂ）に示す。図１１（Ｂ）に示すシ
フトレジスタ２３０は、信号線駆動回路２０２に設けられる。また、複数の選択回路２３
２及び複数の駆動信号出力回路２３３は、信号線駆動回路２０３に設けられる。これによ
り、信号線駆動回路２０３にシフトレジスタを設けなくても信号線駆動回路２０２のシフ
トレジスタ２３０を用いて信号線駆動回路２０３の選択回路２３２にパルス信号ＳＲＯＵ
Ｔを出力できる。
【０１７６】
また、本実施形態の液晶表示装置の構成を、図１２（Ａ）に示す構成にすることもできる
。図１２（Ａ）に示す液晶表示装置は、信号線駆動回路２０２及び信号線駆動回路２０３
の代わりに信号線駆動回路２０４を備える構成である。
【０１７７】
信号線駆動回路２０４の構成例を図１２（Ｂ）に示す。図１２（Ｂ）に示す信号線駆動回
路２０４は、図７（Ｂ）に示す信号線駆動回路の構成に加え、ゲート信号ＧＳ＿１乃至ゲ
ート信号ＧＳ＿Ｘを出力する機能を有する。
【０１７８】
図１２（Ｂ）に示す信号線駆動回路では、パルス出力回路２３１＿Ｍの信号ＦＯＵＴがゲ
ート信号ＧＳ＿Ｍとなる。
【０１７９】
また、図７（Ｂ）に示す信号線駆動回路を他の構成にすることもできる。図７（Ｂ）に示
す信号線駆動回路の他の構成例について図１３に示す。
【０１８０】
図１３に示す信号線駆動回路は、図７（Ｂ）に示す信号線駆動回路と比較してシフトレジ
スタのパルス出力回路と駆動信号出力回路の構成が異なる。
【０１８１】
図１３に示すパルス出力回路の構成例について図１４を用いて説明する。
【０１８２】
図１４（Ａ）に示すパルス出力回路２３１には、初期化信号ＩＮＩ＿ＲＥＳの代わりに、
初期化信号ＩＮＩ＿ＲＥＳ１及び初期化信号ＩＮＩ＿ＲＥＳ２が入力される。なお、初期
化信号ＩＮＩ＿ＲＥＳ１及び初期化信号ＩＮＩ＿ＲＥＳ２は、例えば回路における複数の
接続箇所の電位を独立に初期化する場合などに用いる信号であり、初期化信号ＩＮＩ＿Ｒ
ＥＳ１及び初期化信号ＩＮＩ＿ＲＥＳ２のパルスをパルス出力回路に入力することにより
、パルス出力回路は初期化される。なお、初期化信号ＩＮＩ＿ＲＥＳ１及び初期化信号Ｉ
ＮＩ＿ＲＥＳ２は、異なる波形の信号である。また、必ずしも初期化信号ＩＮＩ＿ＲＥＳ
１及び初期化信号ＩＮＩ＿ＲＥＳ２をパルス出力回路に入力しなくてもよい。
【０１８３】
さらに、図１４（Ａ）に示すパルス出力回路は、図１４（Ｂ）に示すように、図８（Ｂ）
に示すパルス出力回路の構成に加え、電界効果トランジスタ３２０を備える。
【０１８４】
電界効果トランジスタ３２０が有するソース及びドレインの一方には、電位ＶＤＤが与え
られる。また、電界効果トランジスタ３２０が有するソース及びドレインの他方は、電界
効果トランジスタ３１９が有するゲートに電気的に接続される。また、電界効果トランジ
スタ３２０が有するゲートには、初期化信号ＩＮＩ＿ＲＥＳ２が入力される。
【０１８５】
また、図１４（Ｂ）に示すパルス出力回路において、電界効果トランジスタ３１４のゲー
トには、初期化信号ＩＮＩ＿ＲＥＳの代わりに初期化信号ＩＮＩ＿ＲＥＳ１が入力される
。
【０１８６】
以上が図１３に示すパルス出力回路の説明である。
【０１８７】
また、図１３に示す駆動信号出力回路の構成例について図１５を用いて説明する。
【０１８８】
図１５（Ａ）に示す駆動信号出力回路２３３には、セット信号ＳＩＮ＿Ｄ、リセット信号
ＲＩＮ＿Ｄ、制御信号ＣＴＬ１＿Ｄ乃至制御信号ＣＴＬ４＿Ｄ、初期化信号ＩＮＩ＿ＲＥ
Ｓ１、及び初期化信号ＩＮＩ＿ＲＥＳ２が入力される。なお、初期化信号ＩＮＩ＿ＲＥＳ
１及び初期化信号ＩＮＩ＿ＲＥＳ２のパルスを駆動信号出力回路に入力することにより、
駆動信号出力回路は初期化される。また、必ずしも初期化信号ＩＮＩ＿ＲＥＳ１及び初期
化信号ＩＮＩ＿ＲＥＳ２を駆動信号出力回路に入力しなくてもよい。また、図１５（Ａ）
に示すように、図１３に示す複数の駆動信号出力回路２３３のそれぞれは、信号ＳＣＯＵ
Ｔ、信号ＲＣＯＵＴ、及び信号ＤＯＵＴを出力する機能を有する。信号ＤＯＵＴが共通信
号となる。
【０１８９】
さらに、図１５（Ａ）に示す駆動信号出力回路は、データＤ１１及びデータＤ２２を記憶
する第１のラッチ部と、データＤ１３及びデータＤ２４を記憶する第２のラッチ部と、第
１のバッファ部と、第２のバッファ部と、第１のスイッチ部と、第２のスイッチ部と、第
３のスイッチ部と、第４のスイッチ部と、第３のバッファ部と、を含む。さらに、詳細に
ついて以下に説明する。
【０１９０】
図１５（Ａ）に示す駆動信号出力回路は、図１５（Ｂ）に示すように、電界効果トランジ
スタ４３１乃至電界効果トランジスタ４４４と、容量素子４５１及び容量素子４５２と、
電界効果トランジスタ４６１乃至電界効果トランジスタ４７４と、容量素子４８１及び容
量素子４８２と、を備える。
【０１９１】
電界効果トランジスタ４３１は、第１のラッチ部に設けられ、電界効果トランジスタ４６
１は、第２のラッチ部に設けられる。また、電界効果トランジスタ４３１及び電界効果ト
ランジスタ４６１が有するソース及びドレインの一方のそれぞれには、電位ＶＤＤが与え
られる。また、電界効果トランジスタ４３１及び電界効果トランジスタ４６１が有するゲ
ートのそれぞれには、セット信号ＳＩＮ＿Ｄが入力される。なお、電界効果トランジスタ
４３１が有するソース及びドレインの他方の電位がデータＤ１１となる。また、電界効果
トランジスタ４６１が有するソース及びドレインの他方の電位がデータＤ２４となる。
【０１９２】
電界効果トランジスタ４３２は、第１のラッチ部に設けられ、電界効果トランジスタ４６
２は、第２のラッチ部に設けられる。また、電界効果トランジスタ４３２及び電界効果ト
ランジスタ４６２が有するソース及びドレインの一方のそれぞれには、電位ＶＤＤが与え
られる。また、電界効果トランジスタ４３２及び電界効果トランジスタ４６２が有するゲ
ートのそれぞれには、リセット信号ＲＩＮ＿Ｄが入力される。なお、電界効果トランジス
タ４３２が有するソース及びドレインの他方の電位がデータＤ２２となる。また、電界効
果トランジスタ４６２が有するソース及びドレインの他方の電位がデータＤ１３となる。
【０１９３】
電界効果トランジスタ４３３は、第１のラッチ部に設けられる。また、電界効果トランジ
スタ４３３が有するソース及びドレインの一方には、電位ＶＳＳが与えられる。また、電
界効果トランジスタ４３３が有するソース及びドレインの他方は、電界効果トランジスタ
４３２が有するソース及びドレインの他方に電気的に接続される。また、電界効果トラン
ジスタ４３３が有するゲートには、セット信号ＳＩＮ＿Ｄが入力される。
【０１９４】
電界効果トランジスタ４６３は、第２のラッチ部に設けられる。また、電界効果トランジ
スタ４６３が有するソース及びドレインの一方には、電位ＶＳＳが与えられる。また、電
界効果トランジスタ４６３が有するソース及びドレインの他方は、電界効果トランジスタ
４６１が有するソース及びドレインの他方に電気的に接続される。また、電界効果トラン
ジスタ４６３が有するゲートには、リセット信号ＲＩＮ＿Ｄが入力される。
【０１９５】
電界効果トランジスタ４３４は、第１のバッファ部に設けられ、電界効果トランジスタ４
６４は、第２のバッファ部に設けられる。また、電界効果トランジスタ４３４及び電界効
果トランジスタ４６４が有するソース及びドレインの一方のそれぞれには、電位ＶＤＤが
与えられる。また、電界効果トランジスタ４３４が有するソース及びドレインの他方の電
位が信号ＳＣＯＵＴの電位となり、電界効果トランジスタ４６４が有するソース及びドレ
インの他方の電位が信号ＲＣＯＵＴの電位となる。
【０１９６】
電界効果トランジスタ４３５は、第１のバッファ部に設けられ、電界効果トランジスタ４
６５は、第２のバッファ部に設けられる。また、電界効果トランジスタ４３５及び電界効
果トランジスタ４６５が有するソース及びドレインの一方のそれぞれには、電位ＶＳＳが
与えられる。また、電界効果トランジスタ４３５が有するソース及びドレインの他方は、
電界効果トランジスタ４３４が有するソース及びドレインの他方に電気的に接続され、電
界効果トランジスタ４６５が有するソース及びドレインの他方は、電界効果トランジスタ
４６４が有するソース及びドレインの他方に電気的に接続される。
【０１９７】
電界効果トランジスタ４３６は、第１のスイッチ部に設けられ、電界効果トランジスタ４
６６は、第２のスイッチ部に設けられる。また、電界効果トランジスタ４３６及び電界効
果トランジスタ４６６が有するソース及びドレインの一方のそれぞれには、電位ＶＤＤが
与えられる。また、電界効果トランジスタ４３６及び電界効果トランジスタ４６６が有す
るゲートのそれぞれには、制御信号ＣＴＬ１＿Ｄが入力される。
【０１９８】
電界効果トランジスタ４３７は、第１のスイッチ部に設けられ、電界効果トランジスタ４
６７は、第２のスイッチ部に設けられる。また、電界効果トランジスタ４３７及び電界効
果トランジスタ４６７が有するソース及びドレインの一方のそれぞれには、電位ＶＤＤが
与えられる。また、電界効果トランジスタ４３７及び電界効果トランジスタ４６７が有す
るゲートのそれぞれには、制御信号ＣＴＬ２＿Ｄが入力される。
【０１９９】
電界効果トランジスタ４３８は、第１のスイッチ部に設けられる。また、電界効果トラン
ジスタ４３８が有するソース及びドレインの一方は、電界効果トランジスタ４３６が有す
るソース及びドレインの他方、並びに電界効果トランジスタ４３７が有するソース及びド
レインの他方に電気的に接続される。また、電界効果トランジスタ４３８が有するソース
及びドレインの他方は、電界効果トランジスタ４３１が有するソース及びドレインの他方
に電気的に接続される。また、電界効果トランジスタ４３８が有するゲートには、制御信
号ＣＴＬ３＿Ｄが入力される。
【０２００】
電界効果トランジスタ４６８は、第２のスイッチ部に設けられる。また、電界効果トラン
ジスタ４６８が有するソース及びドレインの一方は、電界効果トランジスタ４６６が有す
るソース及びドレインの他方、並びに電界効果トランジスタ４６７が有するソース及びド
レインの他方に電気的に接続される。また、電界効果トランジスタ４６８が有するソース
及びドレインの他方は、電界効果トランジスタ４６２が有するソース及びドレインの他方
に電気的に接続される。また、電界効果トランジスタ４６８が有するゲートには、制御信
号ＣＴＬ４＿Ｄが入力される。
【０２０１】
電界効果トランジスタ４３９は、第３のスイッチ部に設けられる。また、電界効果トラン
ジスタ４３９が有するソース及びドレインの一方には、電位ＶＤＤが与えられる。また、
電界効果トランジスタ４３９が有するソース及びドレインの他方は、電界効果トランジス
タ４３２が有するソース及びドレインの他方に電気的に接続される。また、電界効果トラ
ンジスタ４３９が有するゲートには、制御信号ＣＴＬ５＿Ｄとして信号ＲＣＯＵＴが入力
される。
【０２０２】
電界効果トランジスタ４６９は、第４のスイッチ部に設けられる。電界効果トランジスタ
４６９が有するソース及びドレインの一方には、電位ＶＤＤが与えられる。また、電界効
果トランジスタ４６９が有するソース及びドレインの他方は、電界効果トランジスタ４６
１が有するソース及びドレインの他方に電気的に接続される。また、電界効果トランジス
タ４６９が有するゲートには、制御信号ＣＴＬ６＿Ｄとして信号ＳＣＯＵＴが入力される
。
【０２０３】
電界効果トランジスタ４４０が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ４４０が有するソース及びドレインの他方は、電界
効果トランジスタ４３１が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ４４０が有するゲートは、電界効果トランジスタ４３２が有する
ソース及びドレインの他方に電気的に接続される。
【０２０４】
電界効果トランジスタ４７０が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ４７０が有するソース及びドレインの他方は、電界
効果トランジスタ４６２が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ４７０が有するゲートは、電界効果トランジスタ４６１が有する
ソース及びドレインの他方に電気的に接続される。
【０２０５】
電界効果トランジスタ４４１が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ４４１が有するソース及びドレインの他方は、電界
効果トランジスタ４３２が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ４４１が有するゲートは、電界効果トランジスタ４３４が有する
ソース及びドレインの他方に電気的に接続される。なお、必ずしも電界効果トランジスタ
４４１を設けなくてもよい。
【０２０６】
電界効果トランジスタ４７１が有するソース及びドレインの一方には、電位ＶＳＳが与え
られる。また、電界効果トランジスタ４７１が有するソース及びドレインの他方は、電界
効果トランジスタ４６３が有するソース及びドレインの他方に電気的に接続される。また
、電界効果トランジスタ４７１が有するゲートは、電界効果トランジスタ４６４が有する
ソース及びドレインの他方に電気的に接続される。なお、必ずしも電界効果トランジスタ
４７１を設けなくてもよい。
【０２０７】
電界効果トランジスタ４４２が有するソース及びドレインの一方は、電界効果トランジス
タ４３１が有するソース及びドレインの他方に電気的に接続される。また、電界効果トラ
ンジスタ４４２が有するソース及びドレインの他方は、電界効果トランジスタ４３４が有
するゲートに電気的に接続される。また、電界効果トランジスタ４４２が有するゲートに
は、電位ＶＤＤが与えられる。なお、必ずしも電界効果トランジスタ４４２を設けなくて
もよい。
【０２０８】
電界効果トランジスタ４７２が有するソース及びドレインの一方は、電界効果トランジス
タ４６２が有するソース及びドレインの他方に電気的に接続される。また、電界効果トラ
ンジスタ４７２が有するソース及びドレインの他方は、電界効果トランジスタ４６４が有
するゲートに電気的に接続される。また、電界効果トランジスタ４７２が有するゲートに
は、電位ＶＤＤが与えられる。なお、必ずしも電界効果トランジスタ４７２を設けなくて
もよい。
【０２０９】
電界効果トランジスタ４４３及び電界効果トランジスタ４７３が有するソース及びドレイ
ンの一方のそれぞれには、電位ＶＤＤが与えられる。また、電界効果トランジスタ４４３
が有するソース及びドレインの他方は、電界効果トランジスタ４３５が有するゲートに電
気的に接続され、電界効果トランジスタ４７３が有するソース及びドレインの他方は、電
界効果トランジスタ４６５が有するゲートに電気的に接続される。また、電界効果トラン
ジスタ４４３が有するゲートには、初期化信号ＩＮＩ＿ＲＥＳ１が入力され、電界効果ト
ランジスタ４７３が有するゲートには、初期化信号ＩＮＩ＿ＲＥＳ２が入力される。なお
、必ずしも電界効果トランジスタ４４３及び電界効果トランジスタ４７３を設けなくても
よい。
【０２１０】
電界効果トランジスタ４４４及び電界効果トランジスタ４７４が有するソース及びドレイ
ンの一方のそれぞれには、電位ＶＤＤが与えられる。また、電界効果トランジスタ４４４
が有するソース及びドレインの他方は、電界効果トランジスタ４３１が有するソース及び
ドレインの他方に電気的に接続され、電界効果トランジスタ４７４が有するソース及びド
レインの他方は、電界効果トランジスタ４６２が有するソース及びドレインの他方に電気
的に接続される。また、電界効果トランジスタ４４４が有するゲートには、初期化信号Ｉ
ＮＩ＿ＲＥＳ２が入力され、電界効果トランジスタ４７４が有するゲートには、初期化信
号ＩＮＩ＿ＲＥＳ１が入力される。なお、必ずしも電界効果トランジスタ４４４及び電界
効果トランジスタ４７４を設けなくてもよい。
【０２１１】
容量素子４５１が有する一対の電極の一方には、電位ＶＳＳが与えられる。また、容量素
子４５１が有する一対の電極の他方には、電界効果トランジスタ４３５が有するゲートに
電気的に接続される。
【０２１２】
容量素子４８１が有する一対の電極の一方には、電位ＶＳＳが与えられる。また、容量素
子４８１が有する一対の電極の他方は、電界効果トランジスタ４６５が有するゲートに電
気的に接続される。
【０２１３】
容量素子４５２が有する一対の電極の一方は、電界効果トランジスタ４３４が有するゲー
トに電気的に接続される。また、容量素子４５２が有する一対の電極の他方は、電界効果
トランジスタ４３４が有するソース及びドレインの他方に電気的に接続される。
【０２１４】
容量素子４８２が有する一対の電極の一方は、電界効果トランジスタ４６４が有するゲー
トに電気的に接続される。また、容量素子４８２が有する一対の電極の他方は、電界効果
トランジスタ４６４が有するソース及びドレインの他方に電気的に接続される。
【０２１５】
なお、必ずしも容量素子４５１、容量素子４５２、容量素子４８１、及び容量素子４８２
を設けなくてもよい。
【０２１６】
電界効果トランジスタ４９１は、第３のバッファ部に設けられる。また、電界効果トラン
ジスタ４９１が有するソース及びドレインの一方には、電位ＴＣＯＭＨが与えられる。電
位ＴＣＯＭＨは、電位ＶＤＤよりも大きい値の電位である。また、電界効果トランジスタ
４９１が有するソース及びドレインの他方の電位が信号ＣＯＵＴの電位となる。また、電
界効果トランジスタ４９１が有するゲートには、信号ＳＣＯＵＴが入力される。
【０２１７】
電界効果トランジスタ４９２は、第３のバッファ部に設けられる。また、電界効果トラン
ジスタ４９２が有するソース及びドレインの一方には、電位ＴＣＯＭＬが与えられる。電
位ＴＣＯＭＬは、電位ＶＳＳよりも小さい値の電位である。また、電界効果トランジスタ
４９２が有するソース及びドレインの他方は、電界効果トランジスタ４９１が有するソー
ス及びドレインの他方に電気的に接続される。また、電界効果トランジスタ４９２が有す
るゲートには、信号ＲＣＯＵＴが入力される。
【０２１８】
図１５（Ｂ）に示す駆動信号出力回路では、セット信号ＳＩＮ＿Ｄに従って電界効果トラ
ンジスタ４３１及び電界効果トランジスタ４３３がオン状態になり、第１のラッチ部のデ
ータＤ１１として電位ＶＤＤが書き込まれ、電界効果トランジスタ４３４がオン状態にな
り、信号ＳＣＯＵＴの電位が電位ＶＨとなり、信号ＳＣＯＵＴがハイレベルになる。この
とき、第１のラッチ部のデータＤ２２として電位ＶＳＳが書き込まれ、電界効果トランジ
スタ４３５はオフ状態である。また、セット信号ＳＩＮ＿Ｄに従って電界効果トランジス
タ４６１がオン状態になり、第２のラッチ部のデータＤ２４として電位ＶＤＤが書き込ま
れ、電界効果トランジスタ４６５がオン状態になり、信号ＲＣＯＵＴの電位が電位ＶＬと
なり、信号ＲＣＯＵＴがローレベルになる。このとき、電界効果トランジスタ４６４はオ
フ状態である。
【０２１９】
また、図１５（Ｂ）に示す駆動信号出力回路では、リセット信号ＲＩＮ＿Ｄに従って電界
効果トランジスタ４３２がオン状態になり、第１のラッチ部のデータＤ２２として電位Ｖ
ＤＤが書き込まれ、電界効果トランジスタ４３５がオン状態になり、信号ＳＣＯＵＴの電
位が電位ＶＬとなり、信号ＳＣＯＵＴがローレベルになる。このとき、電界効果トランジ
スタ４４０がオン状態になり、電界効果トランジスタ４３１がオフ状態であるため、電界
効果トランジスタ４３４はオフ状態である。また、リセット信号ＲＩＮ＿Ｄに従って電界
効果トランジスタ４６２がオン状態になり、電界効果トランジスタ４６４がオン状態にな
り、信号ＲＣＯＵＴの電位が電位ＶＨとなり、信号ＲＣＯＵＴがハイレベルになる。この
とき、第２のラッチ部のデータＤ２４として電位ＶＳＳが書き込まれ、電界効果トランジ
スタ４６５はオフ状態である。
【０２２０】
また、図１５に示す駆動信号出力回路では、初期化信号ＩＮＩ＿ＲＥＳ１のパルスが入力
されることにより、信号ＳＣＯＵＴがローレベルになり、信号ＲＣＯＵＴがハイレベルに
なる。また、初期化信号ＩＮＩ＿ＲＥＳ２のパルスが入力されることにより、信号ＳＣＯ
ＵＴがハイレベルになり、信号ＲＣＯＵＴがローレベルになる。
【０２２１】
また、図１３に示す複数の駆動信号出力回路のそれぞれにおいて、セット信号ＳＩＮ＿Ｄ
、リセット信号ＲＩＮ＿Ｄ、制御信号ＣＴＬ１＿Ｄ、制御信号ＣＴＬ２＿Ｄとして入力さ
れる信号は図７（Ｂ）に示す複数の駆動信号出力回路のそれぞれと同じである。
【０２２２】
さらに、図１３に示す駆動信号出力回路２３３＿１の制御信号ＣＴＬ３＿Ｄとしてクロッ
ク信号ＦＣＬＫ１が入力される。
【０２２３】
また、駆動信号出力回路２３３＿２の制御信号ＣＴＬ３＿Ｄとしてクロック信号ＧＣＬＫ
１が入力される。
【０２２４】
また、駆動信号出力回路２３３＿Ｌの制御信号ＣＴＬ３＿Ｄとして駆動信号出力回路２３
３＿Ｌ−２の信号ＳＣＯＵＴが入力される。
【０２２５】
また、駆動信号出力回路２３３＿１の制御信号ＣＴＬ４＿Ｄとしてクロック信号ＦＣＬＫ
２が入力される。
【０２２６】
また、駆動信号出力回路２３３＿２の制御信号ＣＴＬ４＿Ｄとしてクロック信号ＧＣＬＫ
２が入力される。
【０２２７】
また、駆動信号出力回路２３３＿Ｌの制御信号ＣＴＬ４＿Ｄとして駆動信号出力回路２３
３＿Ｌ−２の信号ＲＣＯＵＴが入力される。
【０２２８】
以上が図１３に示す信号線駆動回路の説明である。
【０２２９】
次に、本実施形態における信号線駆動回路の駆動方法例として、図７（Ｂ）に示す信号線
駆動回路の駆動方法例について、図１６のタイミングチャートを用いて説明する。なお、
一例として、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４のそれぞれを、デューティ
比が２５％であり、順に１／４周期ずつずれているクロック信号とする。また、クロック
信号ＦＣＬＫ１、クロック信号ＦＣＬＫ２、クロック信号ＧＣＬＫ１、及びクロック信号
ＧＣＬＫ２のそれぞれをデューティ比が５０％であるクロック信号とし、クロック信号Ｆ
ＣＬＫ１は、クロック信号ＧＣＬＫ１の反転信号とし、クロック信号ＦＣＬＫ２はクロッ
ク信号ＦＣＬＫ１の反転信号とし、クロック信号ＧＣＬＫ２はクロック信号ＧＣＬＫ１の
反転信号とする。
【０２３０】
図１６に示すように、図７（Ｂ）に示す信号線駆動回路の駆動方法例では、期間Ｔ２１に
スタートパルス信号ＳＰのパルスをシフトレジスタ２３０及び選択回路２３２＿１に入力
する。
【０２３１】
このとき、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４に従って、期間Ｔ２２にパル
ス信号ＳＲＯＵＴ＿１のパルスが選択回路２３２＿２に入力され、期間Ｔ２３にパルス信
号ＳＲＯＵＴ＿２のパルスが選択回路２３２＿３に入力され、期間Ｔ２４にパルス信号Ｓ
ＲＯＵＴ＿３のパルスが選択回路２３２＿４に入力され、期間Ｔ２５にパルス信号ＳＲＯ
ＵＴ＿４のパルスが選択回路２３２＿５に入力される。なお、期間Ｔ２１乃至期間Ｔ２９
において、クロック信号ＦＣＬＫ１がローレベルになり、クロック信号ＦＣＬＫ２がハイ
レベルになり、クロック信号ＧＣＬＫ１がハイレベルになり、クロック信号ＧＣＬＫ２が
ローレベルになる。
【０２３２】
このとき、選択回路２３２＿Ｑは、入力されるパルス信号ＳＲＯＵＴのパルスをパルス信
号ＳＥＬＯＵＴ２のパルスとみなして出力する。
【０２３３】
また、選択回路２３２＿Ｒは、入力されるパルス信号ＳＲＯＵＴのパルスをパルス信号Ｓ
ＥＬＯＵＴ１のパルスとみなして出力する。
【０２３４】
パルス信号ＳＥＬＯＵＴ１のパルスは、セット信号ＳＩＮ＿Ｄのパルスとして駆動信号出
力回路２３３＿Ｒに入力される。セット信号ＳＩＮ＿Ｄのパルスが入力された駆動信号出
力回路２３３＿Ｒでは、データＤ１として電位ＶＤＤが書き込まれ、データＤ２として電
位ＶＳＳが書き込まれる。よって、信号ＤＯＵＴ１の電位は電位ＴＣＯＭＨとなり、信号
ＤＯＵＴ２の電位は電位ＶＨとなる。例えば、駆動信号出力回路２３３＿２の信号ＤＯＵ
Ｔ１（共通信号ＣＳ＿２）は、期間Ｔ２２に電位ＴＣＯＭＨとなり、駆動信号出力回路２
３３＿４の信号ＤＯＵＴ１（共通信号ＣＳ＿４）は、期間Ｔ２４に電位ＴＣＯＭＨとなる
。
【０２３５】
また、パルス信号ＳＥＬＯＵＴ２のパルスは、リセット信号ＲＩＮ＿Ｄのパルスとして駆
動信号出力回路２３３＿Ｑに入力される。リセット信号ＲＩＮ＿Ｄのパルスが入力された
駆動信号出力回路２３３＿Ｑでは、データＤ１として電位ＶＳＳが書き込まれ、データＤ
２として電位ＶＤＤが書き込まれる。よって、信号ＤＯＵＴ１の電位は電位ＴＣＯＭＬと
なり、信号ＤＯＵＴ２の電位は電位ＶＬとなる。例えば、駆動信号出力回路２３３＿１の
信号ＤＯＵＴ１（共通信号ＣＳ＿１）は、期間Ｔ２１に電位ＴＣＯＭＬとなり、駆動信号
出力回路２３３＿３の信号ＤＯＵＴ１（共通信号ＣＳ＿３）は、期間Ｔ２３に電位ＴＣＯ
ＭＬとなる。
【０２３６】
さらに、期間Ｔ２６乃至期間Ｔ２９では、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ
４、クロック信号ＦＣＬＫ１及びクロック信号ＦＣＬＫ２、並びにクロック信号ＧＣＬＫ
１及びクロック信号ＧＣＬＫ２に従って、駆動信号出力回路２３３＿Ｒに入力される制御
信号ＣＴＬ１及び制御信号ＣＴＬ２がハイレベルになる。これにより、駆動信号出力回路
２３３＿Ｒに、データの再書き込みとして電位ＶＤＤの書き込みが行われる。なお、期間
Ｔ２６乃至期間Ｔ２９の動作を繰り返し行ってもよい。これにより、再度スタートパルス
信号ＳＰのパルスをシフトレジスタ２３０に入力するまでの間、データＤ１の電位の変動
を少なくできる。
【０２３７】
さらに、期間Ｔ３０に再度スタートパルス信号ＳＰのパルスをシフトレジスタ２３０及び
選択回路２３２＿１に入力する。
【０２３８】
このとき、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４に従って、期間Ｔ３１にパル
ス信号ＳＲＯＵＴ＿１のパルスが選択回路２３２＿２に入力され、期間Ｔ３２にパルス信
号ＳＲＯＵＴ＿２のパルスが選択回路２３２＿３に入力され、期間Ｔ３３にパルス信号Ｓ
ＲＯＵＴ＿３のパルスが選択回路２３２＿４に入力される。なお、期間Ｔ３０乃至期間Ｔ
３４において、クロック信号ＦＣＬＫ１がハイレベルになり、クロック信号ＦＣＬＫ２が
ローレベルになり、クロック信号ＧＣＬＫ１がローレベルになり、クロック信号ＧＣＬＫ
２がハイレベルになる。
【０２３９】
このとき、選択回路２３２＿Ｑは、入力されるパルス信号ＳＲＯＵＴのパルスをパルス信
号ＳＥＬＯＵＴ１のパルスとみなして出力する。
【０２４０】
また、選択回路２３２＿Ｒは、入力されるパルス信号ＳＲＯＵＴのパルスをパルス信号Ｓ
ＥＬＯＵＴ２のパルスとみなして出力する。
【０２４１】
さらに、セット信号ＳＩＮ＿Ｄのパルスが入力された駆動信号出力回路２３３＿Ｑでは、
データＤ１として電位ＶＤＤが書き込まれ、データＤ２として電位ＶＳＳが書き込まれる
。よって、信号ＤＯＵＴ１の電位は電位ＴＣＯＭＨとなり、信号ＤＯＵＴ２の電位は電位
ＶＨとなる。
【０２４２】
また、リセット信号ＲＩＮ＿Ｄのパルスが入力された駆動信号出力回路２３３＿Ｒでは、
データＤ１として電位ＶＳＳが書き込まれ、データＤ２として電位ＶＤＤが書き込まれる
。よって、信号ＤＯＵＴ１の電位は電位ＴＣＯＭＬとなり、信号ＤＯＵＴ２の電位は電位
ＶＬとなる。
【０２４３】
以上が図７（Ａ）に示す信号線駆動回路の駆動方法例である。
【０２４４】
なお、本実施形態の信号線駆動回路の駆動方法例では、例えば、図１７に示すように、ク
ロック信号ＦＣＬＫ１とクロック信号ＧＣＬＫ１を同じ信号にし、クロック信号ＦＣＬＫ
２とクロック信号ＧＣＬＫ２を同じ信号にする駆動方法を用いてもよい。このとき、駆動
信号出力回路＿Ｋの信号ＤＯＵＴ１は、駆動信号出力回路＿Ｋ−１の信号ＤＯＵＴ１がシ
フトした信号となり、駆動信号出力回路＿Ｋの信号ＤＯＵＴ２は、駆動信号出力回路＿Ｋ
−１の信号ＤＯＵＴ２がシフトした信号となる。
【０２４５】
さらに、図７（Ａ）の液晶表示装置が有する画素回路２１０の動作例について図１８のタ
イミングチャートを用いて説明する。
【０２４６】
図１８に示すように、あるフレーム期間Ｆ１において、Ｍ行Ｎ列目の画素回路２１０にデ
ータを書き込む場合、画素回路２１０では、共通信号線ＣＬ＿Ｍを介して入力される共通
信号ＣＳ＿Ｍにより、液晶素子２１２が有する一対の電極の他方の電位（ＶＬＣ２ともい
う）が電位ＴＣＯＭＬとなる。なお、液晶素子２１２が有する一対の電極の他方の電位の
切り換えは、ゲート信号ＧＳ＿Ｍのパルスの入力が終わるまでに行えばよく、例えばゲー
ト信号ＧＳ＿Ｍのパルスが入力されている間に液晶素子２１２が有する一対の電極の他方
の電位を切り換えてもよい。
【０２４７】
さらに、ゲート信号線ＧＬ＿Ｍを介してゲート信号ＧＳ＿Ｍのパルスが入力され、画素回
路２１０では、電界効果トランジスタ２１１がオン状態になる。
【０２４８】
このとき、画素回路２１０では、液晶素子２１２が有する一対の電極の一方の電位（電位
ＶＬＣ１ともいう）がデータ信号線ＤＬ＿Ｎを介して入力されるデータ信号ＤＳの電位と
同等の値になる。ここでは、電位ＶＬＣ１が電位＋ＶＤＡＴＡとなる。よって、液晶素子
２１２の一対の電極の間に印加される電圧は、＋ＶＤＡＴＡ−ＴＣＯＭＬとなる。これに
より、画素回路２１０にデータが書き込まれる。
【０２４９】
その後、ゲート信号ＧＳ＿Ｍのパルスの入力が終わり、電界効果トランジスタ２１１がオ
フ状態になり、画素回路２１０では、液晶素子２１２が有する一対の電極の一方に蓄積さ
れた電荷が保持される。データが書き込まれた画素回路２１０では、液晶素子２１２にお
いて、一対の電極の間に印加される電圧に応じて液晶層に含まれる液晶の配向が制御され
る。これにより、上記画素回路２１０は、表示状態になる。
【０２５０】
さらに、共通信号線ＣＬ＿Ｍを介して入力される共通信号ＣＳ＿Ｍにより、画素回路２１
０では、液晶素子２１２が有する一対の電極の他方の電位（ＶＬＣ２ともいう）が電位Ｔ
ＣＯＭＨになる。
【０２５１】
さらに、次のフレーム期間Ｆ２において、同じＭ行Ｎ列目の画素回路２１０に反転データ
を書き込む場合、ゲート信号線ＧＬ＿Ｍを介してゲート信号ＧＳ＿Ｍのパルスが入力され
、画素回路２１０では、電界効果トランジスタ２１１がオン状態になる。
【０２５２】
このとき、画素回路２１０では、液晶素子２１２の電位ＶＬＣ１がデータ信号線ＤＬ＿Ｎ
を介して入力されるデータ信号ＤＳの電位と同等の値になる。ここでは、電位ＶＬＣ１が
電位−ＶＤＡＴＡとなる。よって、液晶素子２１２の一対の電極の間に印加される電圧は
、ＴＣＯＭＨ−ＶＤＡＴＡとなる。
【０２５３】
その後、ゲート信号ＧＳのパルスの入力が終わり、電界効果トランジスタ２１１がオフ状
態になり、画素回路２１０では、液晶素子２１２が有する一対の電極の一方に蓄積された
電荷が保持される。データが書き込まれた画素回路２１０では、液晶素子２１２において
、一対の電極の間に印加される電圧に応じて液晶層に含まれる液晶の配向が制御される。
これにより、上記画素回路２１０は、表示状態になる。
【０２５４】
図１８に示すように、本実施形態の液晶表示装置では、フレーム期間毎にデータ信号及び
共通信号の極性を反転させることにより、データ信号の振幅を小さくできるため、ゲート
信号の振幅を小さくできる。よって、駆動電圧を低くできるため、消費電力を低減できる
。
【０２５５】
なお、画素回路２１０にデータを書き込む必要が無い場合には、信号線駆動回路２０１乃
至信号線駆動回路２０３への電源供給を停止してもよい。これにより、液晶表示装置の消
費電力を低減できる。また、画素回路２１０の電界効果トランジスタ２１１としてオフ電
流の低い電界効果トランジスタを用いることにより、信号線駆動回路２０１乃至信号線駆
動回路２０３への電源供給を停止している間も同じ画像を表示できる。
【０２５６】
以上が本実施形態の液晶表示装置の説明である。
【０２５７】
図７乃至図１８を用いて説明したように、本実施形態の液晶表示装置の一例では、信号線
駆動回路を用いて共通信号線の電位を制御することにより、各行の画素回路毎に液晶素子
が有する一対の電極の一方の電位と、他方の電位の極性をフレーム期間毎に反転させる駆
動方法を用いることができる。
【０２５８】
また、本実施形態の液晶表示装置の一例では、上記実施形態１に示す信号線駆動回路を用
いて共通信号線の電位を制御する信号線駆動回路を構成する。これにより、シフトレジス
タにスタートパルス信号のパルスが入力されない期間であってもラッチ部の第１のデータ
の再書き込みを行うことができる。よって、例えば駆動信号出力回路を構成する電界効果
トランジスタのリーク電流による、第１のデータとなる電位の変動を抑制できるため、液
晶表示装置の動作不良を抑制できる。
【０２５９】
（実施形態３）
本実施形態では、実施形態２に示す液晶表示装置の構造例について図１９を用いて説明す
る。
【０２６０】
本実施形態における液晶表示装置の例は、横電界方式の液晶表示装置であり、図１９に示
すように、導電層７０１ａ乃至導電層７０１ｃと、絶縁層７０２と、半導体層７０３ａ及
び半導体層７０３ｂと、導電層７０４ａ乃至導電層７０４ｄと、絶縁層７０５と、着色層
７０６と、絶縁層７０７と、構造体７０８ａ乃至構造体７０８ｄと、導電層７０９と、導
電層７１０と、絶縁層７２２と、絶縁層７２３と、液晶層７５０と、を含む。
【０２６１】
導電層７０１ａ乃至導電層７０１ｃは、基板７００の一平面に設けられる。
【０２６２】
導電層７０１ａは、信号線駆動回路部８００に設けられる。導電層７０１ａは、信号線駆
動回路の電界効果トランジスタが有するゲートとしての機能を有する。
【０２６３】
導電層７０１ｂは、画素回路部８０１に設けられる。導電層７０１ｂは、画素回路の電界
効果トランジスタが有するゲートとしての機能を有する。
【０２６４】
導電層７０１ｃは、画素回路部８０１に設けられる。導電層７０１ｃは、画素回路の容量
素子が有する一対の電極の他方としての機能を有する。
【０２６５】
絶縁層７０２は、導電層７０１ａ乃至導電層７０１ｃの上に設けられる。絶縁層７０２は
、信号線駆動回路の電界効果トランジスタに含まれるゲート絶縁層、画素回路の電界効果
トランジスタに含まれるゲート絶縁層、及び画素回路の容量素子に含まれる誘電体層とし
ての機能を有する。
【０２６６】
半導体層７０３ａは、絶縁層７０２を挟んで導電層７０１ａに重畳する。半導体層７０３
ａは、信号線駆動回路の電界効果トランジスタに含まれるチャネルが形成される層（チャ
ネル形成層ともいう）としての機能を有する。
【０２６７】
半導体層７０３ｂは、絶縁層７０２を挟んで導電層７０１ｂに重畳する。半導体層７０３
ｂは、画素回路の電界効果トランジスタに含まれるチャネル形成層としての機能を有する
。
【０２６８】
導電層７０４ａは、半導体層７０３ａに電気的に接続される。導電層７０４ａは、信号線
駆動回路の電界効果トランジスタが有するソース及びドレインの一方としての機能を有す
る。
【０２６９】
導電層７０４ｂは、半導体層７０３ａに電気的に接続される。導電層７０４ｂは、信号線
駆動回路の電界効果トランジスタが有するソース及びドレインの他方としての機能を有す
る。
【０２７０】
導電層７０４ｃは、半導体層７０３ｂに電気的に接続される。導電層７０４ｃは、画素回
路の電界効果トランジスタが有するソース及びドレインの一方としての機能を有する。
【０２７１】
導電層７０４ｄは、半導体層７０３ｂに電気的に接続される。また、導電層７０４ｄは、
絶縁層７０２を挟んで導電層７０１ｃに重畳する。導電層７０４ｄは、画素回路の電界効
果トランジスタが有するソース及びドレインの他方、並びに画素回路の容量素子が有する
一対の電極の一方としての機能を有する。
【０２７２】
絶縁層７０５は、半導体層７０３ａ及び半導体層７０３ｂの上、及び導電層７０４ａ乃至
導電層７０４ｄの上に設けられる。絶縁層７０５は、電界効果トランジスタを保護する絶
縁層（保護絶縁層ともいう）としての機能を有する。
【０２７３】
着色層７０６は、絶縁層７０５の上に設けられる。着色層７０６は、カラーフィルタとし
ての機能を有する。
【０２７４】
絶縁層７０７は、着色層７０６を挟んで絶縁層７０５の上に設けられる。絶縁層７０７は
、平坦化層としての機能を有する。
【０２７５】
構造体７０８ａ乃至構造体７０８ｄは、絶縁層７０７の上に設けられる。構造体７０８ａ
乃至構造体７０８ｄを設けることにより、液晶素子に含まれる液晶の配向を効率よく制御
できる。
【０２７６】
導電層７０９は、絶縁層７０７の上に設けられ、絶縁層７０５及び絶縁層７０７を貫通し
て設けられた開口部で導電層７０４ｄに電気的に接続される。また、導電層７０９は、櫛
歯部を有する。また、導電層７０９が有する櫛歯部の櫛は、構造体７０８ｂ又は構造体７
０８ｄを挟んで絶縁層７０７の上に設けられる。導電層７０９は、画素回路の液晶素子が
有する一対の電極の一方としての機能を有する。
【０２７７】
導電層７１０は、絶縁層７０７の上に設けられる。また、導電層７１０は、櫛歯部を有し
、櫛歯部の櫛が導電層７０９の櫛歯部の櫛と交互に並置される。また、導電層７１０が有
する櫛歯部の櫛は、構造体７０８ａ又は構造体７０８ｃを挟んで絶縁層７０７の上に設け
られる。導電層７１０は、画素回路の液晶素子が有する一対の電極の他方としての機能を
有する。
【０２７８】
また、導電層７０９及び導電層７１０は、絶縁層７０７を挟んで着色層７０６に重畳する
。
【０２７９】
絶縁層７２２は、基板７２０の一平面に設けられる。絶縁層７２２は、平坦化層としての
機能を有する。
【０２８０】
絶縁層７２３は、絶縁層７２２の一平面に設けられる。絶縁層７２３は、保護絶縁層とし
ての機能を有する。
【０２８１】
液晶層７５０は、導電層７０９及び導電層７１０の上に設けられる。
【０２８２】
なお、図１９では、電界効果トランジスタをチャネルエッチ型の電界効果トランジスタと
しているが、これに限定されず、例えばチャネルストップ型の電界効果トランジスタとし
てもよい。また、トップゲート型の電界効果トランジスタとしてもよい。
【０２８３】
さらに、図１９に示す液晶表示装置の各構成要素について説明する。
【０２８４】
基板７００及び基板７２０としては、例えばガラス基板又はプラスチック基板を用いるこ
とができる。
【０２８５】
導電層７０１ａ乃至導電層７０１ｃとしては、例えばモリブデン、チタン、クロム、タン
タル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、又はスカンジウ
ムなどの金属材料を含む層を用いることができる。また、導電層７０１ａ乃至導電層７０
１ｃに適用可能な材料の層の積層により、導電層７０１ａ乃至導電層７０１ｃを構成する
こともできる。
【０２８６】
絶縁層７０２としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸
化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化ア
ルミニウム、又は酸化ハフニウムなどの材料を含む層を用いることができる。また、絶縁
層７０２に適用可能な層の積層により、絶縁層７０２を構成することもできる。
【０２８７】
半導体層７０３ａ及び半導体層７０３ｂとしては、例えば酸化物半導体層又は第１４族の
半導体（例えばシリコンなど）を含む半導体層などを用いることができる。
【０２８８】
例えば、酸化物半導体を含む半導体層は、例えば単結晶、多結晶（ポリクリスタルともい
う）又は非晶質である。
【０２８９】
半導体層７０３ａ及び半導体層７０３ｂに適用可能な酸化物半導体としては、例えばイン
ジウム及びガリウムの一方若しくは両方と、亜鉛と、を含む金属酸化物、又は該金属酸化
物に含まれるガリウムの一部若しくは全部の代わりに他の金属元素を含む金属酸化物など
が挙げられる。
【０２９０】
上記金属酸化物としては、例えばＩｎ系金属酸化物、Ｚｎ系金属酸化物、Ｉｎ−Ｚｎ系金
属酸化物、又はＩｎ−Ｇａ−Ｚｎ系金属酸化物などを用いることができる。また、上記Ｉ
ｎ−Ｇａ−Ｚｎ系金属酸化物に含まれるＧａ（ガリウム）の一部若しくは全部の代わりに
他の金属元素を含む金属酸化物を用いてもよい。
【０２９１】
上記他の金属元素としては、例えばガリウムよりも多く酸素原子と結合が可能な金属元素
を用いることができ、例えばチタン、ジルコニウム、ハフニウム、ゲルマニウム、及び錫
の一つ又は複数などを用いることができる。また、上記他の金属元素としては、ランタン
、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テル
ビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びル
テチウムの一つ又は複数などを用いることもできる。上記他の金属元素は、スタビライザ
ーとしての機能を有する。なお、上記他の金属元素の添加量は、該金属酸化物が半導体と
して機能することが可能な量である。ガリウムよりも多く酸素原子と結合が可能な金属元
素を用い、さらに、金属酸化物中に酸素を供給することにより、金属酸化物中の酸素欠陥
を少なくできる。
【０２９２】
例えば、上記Ｉｎ−Ｇａ−Ｚｎ系金属酸化物に含まれるＧａ（ガリウム）の全部の代わり
に錫を用いるとＩｎ−Ｓｎ−Ｚｎ系金属酸化物となり、上記Ｉｎ−Ｇａ−Ｚｎ系金属酸化
物に含まれるＧａ（ガリウム）の一部の代わりにチタンを用いるとＩｎ−Ｔｉ−Ｇａ−Ｚ
ｎ系金属酸化物となる。
【０２９３】
また、上記酸化物半導体層を、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙ
ｓｔａｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を含む酸化物半導体層とし
てもよい。
【０２９４】
ＣＡＡＣ−ＯＳとは、完全な単結晶ではなく、完全な非晶質でもない、非晶質相に結晶部
を有する結晶−非晶質混相構造の酸化物半導体のことをいう。さらに、ＣＡＡＣ−ＯＳに
含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線
ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状
の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子
とが層状に配列している。なお、本明細書において、単に垂直と記載する場合、８５°以
上９５°以下の範囲も含まれる。また、単に平行と記載する場合、−５°以上５°以下の
範囲も含まれる。
【０２９５】
上記ＣＡＡＣ−ＯＳを含む酸化物半導体の層をチャネル形成層として用いた電界効果トラ
ンジスタは、可視光や紫外光の照射による電気特性の変動が低いため、信頼性が高い。
【０２９６】
また、半導体層７０３ａ及び半導体層７０３ｂとして酸化物半導体層を用いる場合、例え
ば脱水化・脱水素化を行い、酸化物半導体層中の水素、水、水酸基、又は水素化物（水素
化合物ともいう）などの不純物を排除し、且つ酸化物半導体層に酸素を供給することによ
り、酸化物半導体層を高純度化させることができる。例えば、酸化物半導体層に接する層
として酸素を含む層を用い、また、加熱処理を行うことにより、酸化物半導体層を高純度
化させることができる。
【０２９７】
例えば、３５０℃以上基板の歪み点未満の温度、好ましくは、３５０℃以上４５０℃以下
で加熱処理を行う。さらに、その後の工程において加熱処理を行ってもよい。このとき、
上記加熱処理を行う加熱処理装置としては、例えば電気炉、又は抵抗発熱体などの発熱体
からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばＧＲ
ＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置又はＬＲＴＡ（
Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置などのＲＴＡ（Ｒａ
ｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置を用いることができる。
【０２９８】
また、上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温
する過程で該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又
は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよ
い。このとき、酸素ガス又はＮ２Ｏガスは、水、水素などを含まないことが好ましい。ま
た、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７
Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、酸化物
半導体層に酸素が供給され、酸化物半導体層中の酸素欠乏に起因する欠陥を低減できる。
なお、上記高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エアの導入は、上記加熱
処理時に行ってもよい。
【０２９９】
高純度化させた酸化物半導体層を電界効果トランジスタに用いることにより、酸化物半導
体層のキャリア密度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満
、さらに好ましくは１×１０１１／ｃｍ３未満にできる。また、チャネル幅１μｍあたり
の電界効果トランジスタのオフ電流を、１０ａＡ（１×１０−１７Ａ）以下、さらには１
ａＡ（１×１０−１８Ａ）以下、さらには１０ｚＡ（１×１０−２０Ａ）以下、さらには
１ｚＡ（１×１０−２１Ａ）以下、さらには１００ｙＡ（１×１０−２２Ａ）以下にでき
る。電界効果トランジスタのオフ電流は、低ければ低いほどよいが、本実施形態における
電界効果トランジスタのオフ電流の下限値は、約１０−３０Ａ／μｍであると見積もられ
る。
【０３００】
導電層７０４ａ乃至導電層７０４ｄとしては、例えばモリブデン、チタン、クロム、タン
タル、マグネシウム、銀、タングステン、アルミニウム、銅、ネオジム、スカンジウム、
又はルテニウムなどの金属材料を含む層を用いることができる。また、導電層７０４ａ乃
至導電層７０４ｄに適用可能な材料の層の積層により、導電層７０４ａ乃至導電層７０４
ｄを構成することもできる。
【０３０１】
絶縁層７０５としては、例えば酸化シリコン、酸化アルミニウム、酸化ハフニウムなどの
酸化絶縁層を用いることができる。
【０３０２】
着色層７０６としては、例えば染料又は顔料を含み、赤色を呈する波長の光、緑色を呈す
る波長の光、又は青色を呈する波長の光を透過する層を用いることができる。また、着色
層７０６として、染料又は顔料を含み、シアン、マゼンタ、又はイエローの色を呈する波
長領域の光を透過する層を用いてもよい。
【０３０３】
絶縁層７０７及び絶縁層７２２としては、例えば有機絶縁材料又は無機絶縁材料の層など
を用いることができる。
【０３０４】
構造体７０８ａ乃至構造体７０８ｄは、例えば有機絶縁材料又は無機絶縁材料などを用い
て構成される。
【０３０５】
導電層７０９としては、例えば光を透過する金属酸化物の層などを用いることができる。
例えば、インジウムを含む金属酸化物などを用いることができる。また、導電層７０９に
適用可能な材料の層の積層により、導電層７０９を構成することもできる。
【０３０６】
導電層７１０としては、例えば光を透過する金属酸化物の層などを用いることができる。
例えば、インジウムを含む金属酸化物などを用いることができる。また、導電層７１０に
適用可能な材料の層の積層により、導電層７１０を構成することもできる。
【０３０７】
絶縁層７２３としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸
化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化ア
ルミニウム、又は酸化ハフニウムなどの材料を含む層を用いることができる。
【０３０８】
また、液晶層７５０としては、例えばブルー相を示す液晶を含む層を用いることができる
。
【０３０９】
ブルー相を示す液晶を含む層は、例えばブルー相を示す液晶、カイラル剤、液晶性モノマ
ー、非液晶性モノマー、及び重合開始剤を含む液晶組成物により構成される。ブルー相を
示す液晶は、応答時間が短く、光学的等方性であるため、配向処理が不要であり、視野角
依存性が小さい。よって、ブルー相を示す液晶を用いることにより、液晶表示装置の動作
速度を高くできる。
【０３１０】
上記液晶組成物としては、例えば表１に示す組成物を用いることができる。なお、混合比
として、各液晶材料の混合比、液晶とカイラル剤との混合比、液晶及びカイラル剤と液晶
性モノマーと非液晶性モノマーとの混合比、又は液晶、カイラル剤、液晶性モノマー、及
び非液晶性モノマーと重合開始剤との混合比を示す。
【０３１１】
【表１】
0006386518.tif 000002
【０３１２】
なお、ＣＰＰ−３ＦＦは、４−（ｔｒａｎｓ−４−ｎ−プロピルシクロヘキシル）−３’
，４’−ジフルオロ−１，１’−ビフェニルの略称である。また、ＰＥＰ−５ＣＮＦは、
４−ｎ−ペンチル安息香酸４−シアノ−３−フルオロフェニルの略称である。また、ＰＥ
Ｐ−５ＦＣＮＦは、４−ｎ−ペンチル安息香酸４−シアノ−３，５−ジフルオロフェニル
の略称である。また、ＩＳＯ−（６ＯＢＡ）２は、１，４：３，６−ジアンヒドロ−２，
５−ビス［４−（ｎ−ヘキシル−１−オキシ）安息香酸］ソルビトールの略称である。ま
た、ＲＭ２５７−Ｏ６は、１，４−ビス−［４−（６−アクリロイルオキシ−ｎ−へキシ
ル−１−オキシ）ベンゾイルオキシ］−２−メチルベンゼンの略称である。また、ＤＭｅ
Ａｃは、メタクリル酸ｎ−ドデシルの略称である。また、ＤＭＰＡＰは、２，２−ジメト
キシ−２−フェニルアセトフェノンの略称である。
【０３１３】
また、液晶組成物としては、例えば表２に示す組成物を用いることもできる。
【０３１４】
【表２】
0006386518.tif 000003
【０３１５】
なお、ＣＰＥＰ−５ＦＣＮＦは、４−（ｔｒａｎｓ−４−ｎ−ペンチルシクロヘキシル）
安息香酸４−シアノ−３，５−ジフルオロフェニルの略称である。また、ＰＥＰ−３ＦＣ
ＮＦは、４−ｎ−プロピル安息香酸４−シアノ−３，５−ジフルオロフェニルの略称であ
る。また、Ｒ−ＤＯＬ−Ｐｎは、（４Ｒ、５Ｒ）−２，２’−ジメチル−α−α−α−α
’−テトラ（９−フェナントリル）−１，３，−ジオキソラン−４，５−ジメタノールの
略称である。
【０３１６】
また、上記液晶組成物としては、例えば表３に示す組成物を用いることもできる。
【０３１７】
【表３】
0006386518.tif 000004
【０３１８】
なお、ＰＰＥＰ−５ＦＣＮＦは、４−（４−ｎ−ペンチルフェニル）安息香酸４−シアノ
−３，５−ジフルオロフェニルの略称である。
【０３１９】
以上が図１９に示す液晶表示装置の構造例の説明である。
【０３２０】
図１９を用いて説明したように、本実施形態の液晶表示装置の一例では、画素回路と同一
基板上に信号線駆動回路を設ける。これにより、画素回路と信号線駆動回路を接続するた
めの配線の数を少なくできる。
【０３２１】
また、本実施形態の液晶表示装置の一例では、ブルー相を示す液晶を用いて液晶素子を構
成する。これにより液晶表示装置の動作速度を高くできる。
【０３２２】
（実施形態４）
本実施形態では、実施形態２及び実施形態３に示す液晶表示装置を用いたパネルを具備す
る電子機器の例について、図２０を用いて説明する。
【０３２３】
本実施形態における電子機器の構成例を示す模式図を図２０に示す。
【０３２４】
図２０（Ａ）に示す電子機器は、携帯型情報端末の例である。
【０３２５】
図２０（Ａ）に示す情報端末は、筐体１０１１と、筐体１０１１に設けられたパネル１０
１２と、ボタン１０１３とを具備する。
【０３２６】
なお、筐体１０１１に外部機器に図２０（Ａ）に示す電子機器を接続するための接続端子
、図２０（Ａ）に示す電子機器を操作するためのボタンのうち、一つ又は複数を設けても
よい。
【０３２７】
パネル１０１２は、表示パネルとしての機能を有する。
【０３２８】
パネル１０１２としては、上記実施形態２及び実施形態３の液晶表示装置を用いることが
できる。
【０３２９】
また、パネル１０１２がタッチパネルとしての機能を有してもよい。このとき、例えばパ
ネル１０１２にキーボードの画像を表示させ、キーボードの画像を指で触れることにより
入力動作を行ってもよい。
【０３３０】
ボタン１０１３は、筐体１０１１に設けられる。例えば、電源ボタンであるボタン１０１
３を設けることにより、ボタン１０１３を押すことで電子機器をオン状態にするか否かを
制御できる。
【０３３１】
図２０（Ａ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及
び遊技機の一つ又は複数としての機能を有する。
【０３３２】
図２０（Ｂ）に示す電子機器は、折り畳み式の情報端末の例である。
【０３３３】
図２０（Ｂ）に示す電子機器は、筐体１０２１ａと、筐体１０２１ｂと、筐体１０２１ａ
に設けられたパネル１０２２ａと、筐体１０２１ｂに設けられたパネル１０２２ｂと、軸
部１０２３と、ボタン１０２４と、接続端子１０２５と、記録媒体挿入部１０２６と、を
備える。
【０３３４】
筐体１０２１ａと筐体１０２１ｂは、軸部１０２３により接続される。
【０３３５】
パネル１０２２ａ及びパネル１０２２ｂは、表示パネルとしての機能を有する。例えば、
パネル１０２２ａ及びパネル１０２２ｂに、互いに異なる画像又は一続きの画像を表示さ
せてもよい。また、図２０（Ｂ）に示す電子機器を、パネル１０２２ａ及びパネル１０２
２ｂが上下方向又は左右方向に並ぶ向きで操作してもよい。
【０３３６】
パネル１０２２ａ及びパネル１０２２ｂとしては、上記実施形態２及び実施形態３の液晶
表示装置を用いることができる。
【０３３７】
また、パネル１０２２ａ及びパネル１０２２ｂの一方又は両方がタッチパネルとしての機
能を有してもよい。このとき、例えばパネル１０２２ａ及びパネル１０２２ｂの一方又は
両方にキーボードの画像を表示させ、キーボードの画像を指で触れることにより入力動作
を行ってもよい。
【０３３８】
図２０（Ｂ）に示す電子機器では、軸部１０２３があるため、例えば筐体１０２１ａ又は
筐体１０２１ｂを動かして筐体１０２１ａを筐体１０２１ｂに重畳させ、電子機器を折り
畳むことができる。
【０３３９】
ボタン１０２４は、筐体１０２１ｂに設けられる。なお、筐体１０２１ａにボタン１０２
４を設けてもよい。例えば、電源ボタンとしての機能を有するボタン１０２４を設けるこ
とにより、ボタン１０２４を押すことで電子機器内の回路に電力を供給するか否かを制御
できる。
【０３４０】
接続端子１０２５は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに接続端子１
０２５を設けてもよい。また、複数の接続端子１０２５を筐体１０２１ａ及び筐体１０２
１ｂの一方又は両方に設けてもよい。接続端子１０２５は、図２０（Ｂ）に示す電子機器
と他の機器を接続するための端子である。
【０３４１】
記録媒体挿入部１０２６は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに記録
媒体挿入部１０２６を設けてもよい。また、複数の記録媒体挿入部１０２６を筐体１０２
１ａ及び筐体１０２１ｂの一方又は両方に設けてもよい。例えば記録媒体挿入部にカード
型記録媒体を挿入することにより、カード型記録媒体から電子機器へのデータの読み出し
、又は電子機器内データのカード型記録媒体への書き込みを行うことができる。
【０３４２】
図２０（Ｂ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及
び遊技機の一つ又は複数としての機能を有する。
【０３４３】
図２０（Ｃ）に示す電子機器は、設置型情報端末の例である。図２０（Ｃ）に示す設置型
情報端末は、筐体１０３１と、筐体１０３１に設けられたパネル１０３２と、ボタン１０
３３と、を具備する。
【０３４４】
パネル１０３２は、表示パネル及びタッチパネルとしての機能を有する。
【０３４５】
なお、パネル１０３２を、筐体１０３１における甲板部１０３４に設けることもできる。
【０３４６】
パネル１０３２としては、上記実施形態２及び実施形態３の液晶表示装置を用いることが
できる。
【０３４７】
さらに、筐体１０３１に券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ
又は複数を設けてもよい。
【０３４８】
ボタン１０３３は、筐体１０３１に設けられる。例えば、電源ボタンとしての機能を有す
るボタン１０３３を設けることにより、ボタン１０３３を押すことで電子機器内の回路に
電力を供給するか否かを制御できる。
【０３４９】
図２０（Ｃ）に示す電子機器は、例えば現金自動預け払い機、チケットなどの注文をする
ための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能
を有する。
【０３５０】
図２０（Ｄ）は、設置型情報端末の例である。図２０（Ｄ）に示す電子機器は、筐体１０
４１と、筐体１０４１に設けられたパネル１０４２と、筐体１０４１を支持する支持台１
０４３と、ボタン１０４４と、接続端子１０４５と、を備える。
【０３５１】
なお、筐体１０４１に外部機器に接続させるための接続端子、図２０（Ｄ）に示す電子機
器を操作するためのボタンのうち、一つ又は複数を設けてもよい。
【０３５２】
パネル１０４２は、表示パネルとしての機能を有する。また、パネル１０４２がタッチパ
ネルとしての機能を有していてもよい。
【０３５３】
パネル１０４２としては、上記実施形態２及び実施形態３の液晶表示装置を用いることが
できる。
【０３５４】
ボタン１０４４は、筐体１０４１に設けられる。例えば、電源ボタンとしての機能を有す
るボタン１０４４を設けることにより、ボタン１０４４を押すことで電子機器内の回路に
電力を供給するか否かを制御できる。
【０３５５】
接続端子１０４５は、筐体１０４１に設けられる。接続端子１０４５は、図２０（Ｄ）に
示す電子機器と他の機器を接続するための端子である。例えば、接続端子１０４５により
図２０（Ｄ）に示す電子機器とパーソナルコンピュータを接続することにより、パーソナ
ルコンピュータから入力されるデータ信号に応じた画像をパネル１０４２に表示させるこ
とができる。例えば、図２０（Ｄ）に示す電子機器のパネル１０４２が接続する電子機器
のパネルよりも大きければ、他の電子機器の表示画像を拡大でき、複数の人が同時に視認
しやすくなる。
【０３５６】
図２０（Ｄ）に示す電子機器は、例えばデジタルフォトフレーム、出力モニタ、パーソナ
ルコンピュータ、又はテレビジョン装置としての機能を有する。
【０３５７】
以上が本実施形態における電子機器の例の説明である。
【０３５８】
図２０を用いて説明したように、本実施形態における電子機器の一例では、上記実施形態
における液晶表示装置を備えるパネルを設けることにより、パネルの動作速度を高くでき
るため、例えば動画再生などの動作速度が高い電子機器を提供できる。
【符号の説明】
【０３５９】
１０１    シフトレジスタ
１１２    選択回路
１１３    駆動信号出力回路
１２１    ラッチ部
１２２    バッファ部
１２３    バッファ部
１２４    スイッチ部
１３１ａ    ラッチ部
１３１ｂ    ラッチ部
１３２ａ    バッファ部
１３２ｂ    バッファ部
１３３ａ〜１３３ｄ    スイッチ部
１３４    バッファ部
２０１    信号線駆動回路
２０２    信号線駆動回路
２０３    信号線駆動回路
２０４    信号線駆動回路
２１０    画素回路
２１１    電界効果トランジスタ
２１２    液晶素子
２１３    容量素子
２３０    シフトレジスタ
２３１    パルス出力回路
２３２    選択回路
２３３    駆動信号出力回路
３１１〜３１９    電界効果トランジスタ
３２１    容量素子
３２２    容量素子
３３１〜３３６    電界効果トランジスタ
３５１〜３６４    電界効果トランジスタ
３７１    容量素子
３７２    容量素子
４３１〜４４４    電界効果トランジスタ
４５１    容量素子
４５２    容量素子
４６１〜４７４    電界効果トランジスタ
４８１    容量素子
４８２    容量素子
４９１    電界効果トランジスタ
４９２    電界効果トランジスタ
７００    基板
７０１ａ    導電層
７０１ｂ    導電層
７０１ｃ    導電層
７０２    絶縁層
７０３ａ    半導体層
７０３ｂ    半導体層
７０４ａ〜７０４ｄ    導電層
７０５    絶縁層
７０６    着色層
７０７    絶縁層
７０８ａ〜７０８ｄ    構造体
７０９    導電層
７１０    導電層
７２０    基板
７２２    絶縁層
７２３    絶縁層
７５０    液晶層
８００    信号線駆動回路部
８０１    画素回路部
１０１１    筐体
１０１２    パネル
１０１３    ボタン
１０２１ａ    筐体
１０２１ｂ    筐体
１０２２ａ    パネル
１０２２ｂ    パネル
１０２３    軸部
１０２４    ボタン
１０２５    接続端子
１０２６    記録媒体挿入部
１０３１    筐体
１０３２    パネル
１０３３    ボタン
１０３４    甲板部
１０４１    筐体
１０４２    パネル
１０４３    支持台
１０４４    ボタン
１０４５    接続端子
【図１】
0006386518.tif 000005
【図２】
0006386518.tif 000006
【図３】
0006386518.tif 000007
【図４】
0006386518.tif 000008
【図５】
0006386518.tif 000009
【図６】
0006386518.tif 000010
【図７】
0006386518.tif 000011
【図８】
0006386518.tif 000012
【図９】
0006386518.tif 000013
【図１０】
0006386518.tif 000014
【図１１】
0006386518.tif 000015
【図１２】
0006386518.tif 000016
【図１３】
0006386518.tif 000017
【図１４】
0006386518.tif 000018
【図１５】
0006386518.tif 000019
【図１６】
0006386518.tif 000020
【図１７】
0006386518.tif 000021
【図１８】
0006386518.tif 000022
【図１９】
0006386518.tif 000023
【図２０】
0006386518.tif 000024