(57)【特許請求の範囲】
【請求項１】
第１面と前記第１面とは反対側の第２面とを有するコア部であって、前記第１面と前記第２面との間を貫通する複数の貫通孔を有する前記コア部と、
厚さ方向に貫通する第１開口部を有し、前記コア部の第１面に形成された第１配線層と、
厚さ方向に貫通する第２開口部を有し、前記コア部の第２面に形成された第２配線層と、
前記各貫通孔内に一つずつ配置された複数の電子部品と、
前記貫通孔内を充填し、前記コア部の第１面及び第２面を被覆する絶縁材と、
前記コア部の第１面側に形成された第１配線構造と、
前記コア部の第２面側に形成された第２配線構造と、を有し、
前記複数の貫通孔は、前記第１開口部及び前記第２開口部から露出する部分の前記コア部を貫通して形成され、
隣り合う前記貫通孔の間には前記コア部からなる仕切部が形成され、
前記仕切部の少なくとも一部は、該仕切部以外の前記コア部よりも薄く形成されていることを特徴とする配線基板。
【請求項２】
前記各電子部品は、第１面側の一部が前記コア部の第１面から前記第１開口部に向かって突出されるように配置され、
前記第１配線層の第１面と、前記コア部の第１面を被覆する前記絶縁材の第１面と、前記電子部品の第１面とが面一になるように形成されていることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記貫通孔は、前記コア部の厚さ方向の中途部から両開口端に向かうに連れて開口幅が大きくなるように形成されていることを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記中途部は、前記コア部の厚さ方向の中心よりも前記コア部の第１面側に位置することを特徴とする請求項３に記載の配線基板。
【請求項５】
前記仕切部の第１面は、前記仕切部以外の前記コア部の第１面と同一平面上に形成され、
前記仕切部の第２面は、前記仕切部以外の前記コア部の第２面よりも前記第１配線層に近い平面上に形成されていることを特徴とする請求項１〜４のいずれか一項に記載の配線基板。
【請求項６】
前記仕切部の側面は、前記仕切部の厚さ方向の中途部から前記仕切部の第２面に向かうに連れて前記貫通孔の開口幅が大きくなるように傾斜して形成されていることを特徴とする請求項５に記載の配線基板。
【請求項７】
前記第１配線構造は、
前記第１配線層の第１面と前記絶縁材の第１面と前記電子部品の第１面とを被覆する第１層間絶縁層と、
前記第１層間絶縁層を貫通するビア配線を介して前記電子部品又は前記第１配線層と電気的に接続される第３配線層と、を有し、
前記第２配線構造は、
前記絶縁材の前記第１面とは反対側の第２面を被覆する第２層間絶縁層と、
前記絶縁材及び前記第２層間絶縁層を貫通するビア配線を介して前記電子部品又は前記第２配線層と電気的に接続される第４配線層と、を有することを特徴とする請求項２〜６のいずれか一項に記載の配線基板。
【請求項８】
請求項１〜７のいずれか一項に記載の配線基板と、
前記第１配線構造の最上層の配線層に接続された半導体素子と、を有することを特徴とする半導体装置。
【請求項９】
コア部と、厚さ方向に貫通する第１開口部を有し、前記コア部の第１面に形成された第１配線層と、厚さ方向に貫通する第２開口部を有し、前記コア部の第２面に形成された第２配線層と、を有する構造体を形成する工程と、
前記第１開口部及び前記第２開口部から露出された前記コア部に、厚さ方向に貫通し、前記コア部からなる仕切部によって仕切られた複数の貫通孔を形成する工程と、
前記貫通孔を覆うフィルムを、前記コア部の第１面側に貼着する工程と、
前記各貫通孔内に１つずつ電子部品を配置し、該電子部品を前記フィルム上に固定する工程と、
前記貫通孔を充填し、前記コア部の第１面及び第２面を被覆する絶縁材を形成する工程と、
前記フィルムを剥離する工程と、
前記コア部の第１面を被覆する前記絶縁材上に第１配線構造を形成するとともに、前記コア部の第２面を被覆する前記絶縁材上に第２配線構造を形成する工程と、を有し、
前記仕切部の少なくとも一部は、該仕切部以外の前記コア部よりも薄く形成されることを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
【背景技術】
【０００２】
従来、チップ型の容量素子（チップキャパシタ）等の電子部品を内蔵した配線基板が知られている（例えば、特許文献１参照）。電子部品は、配線基板が有するコア基板に形成された貫通孔内に配置されている。このような配線基板は、次のような工程により得られる。まず、電子部品より大きな貫通孔が形成されたコア基板の片面に、貫通孔を塞ぐように仮止めのテープを貼付する。次に、貫通孔内に電子部品を配置した後、貫通孔内に絶縁樹脂を充填し、テープを貼付していないコア基板の面に絶縁層を形成する。そして、テープを剥離し、そのテープが貼付されていた面に絶縁層を形成する。その後、各絶縁層上に、所定数の絶縁層と配線層を積層する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２１６７４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、コア基板の貫通孔に複数の電子部品が配置されると、貫通孔内に絶縁樹脂を充填する際に、貫通孔内に流入する絶縁樹脂の圧力により電子部品が貫通孔内で平面方向に移動する場合がある。すると、電子部品同士が接触し、電子部品の電極同士がショートするおそれがある。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、第１面と前記第１面とは反対側の第２面とを有するコア部であって、前記第１面と前記第２面との間を貫通する複数の貫通孔を有する前記コア部と、厚さ方向に貫通する第１開口部を有し、前記コア部の第１面に形成された第１配線層と、厚さ方向に貫通する第２開口部を有し、前記コア部の第２面に形成された第２配線層と、前記各貫通孔内に一つずつ配置された複数の電子部品と、前記貫通孔内を充填し、前記コア部の第１面及び第２面を被覆する絶縁材と、前記コア部の第１面側に形成された第１配線構造と、前記コア部の第２面側に形成された第２配線構造と、を有し、前記複数の貫通孔は、前記第１開口部及び前記第２開口部から露出する部分の前記コア部を貫通して形成され、隣り合う前記貫通孔の間には前記コア部からなる仕切部が形成され、前記仕切部の少なくとも一部は、該仕切部以外の前記コア部よりも薄く形成されている。
【発明の効果】
【０００６】
本発明の一観点によれば、電子部品同士の接触を抑制でき、電子部品の位置ずれを抑制できるという効果を奏する。
【図面の簡単な説明】
【０００７】
【図１】一実施形態の半導体装置を示す概略断面図（図２における１−１断面図）。
【図２】一実施形態の半導体装置の一部を示す概略平面図。
【図３】（ａ）は、一実施形態の配線基板の製造方法を示す概略断面図（図３（ｂ）における３ａ−３ａ断面図）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。
【図４】（ａ）は、一実施形態の配線基板の製造方法を示す概略断面図（図４（ｂ）における４ａ−４ａ断面図）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。
【図５】（ａ）は、一実施形態の配線基板の製造方法を示す概略断面図（図５（ｂ）における５ａ−５ａ断面図）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。
【図６】（ａ）は、一実施形態の配線基板の製造方法を示す概略断面図（図６（ｂ）における６ａ−６ａ断面図）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。
【図７】（ａ）は、一実施形態の配線基板の製造方法を示す概略断面図（図７（ｂ）における７ａ−７ａ断面図）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。
【図８】（ａ）は、一実施形態の配線基板の製造方法を示す概略断面図（図８（ｂ）における８ａ−８ａ断面図）、（ｂ）は、一実施形態の配線基板の製造方法を示す概略平面図。
【図９】（ａ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図（図９（ｃ）における９ｂ−９ｂ断面図）、（ｃ）は、一実施形態の配線基板の製造方法を示す概略平面図。
【図１０】（ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。
【図１１】（ａ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。
【図１２】（ａ），（ｂ）は、変形例の配線基板の製造方法を示す概略断面図。
【図１３】変形例の半導体装置を示す概略断面図。
【図１４】（ａ）は、変形例の配線基板の製造方法を示す概略平面図、（ｂ）は、変形例の配線基板の製造方法を示す概略断面図（図１４（ａ）における１４ｂ−１４ｂ断面図）、（ｃ）は、変形例の配線基板の製造方法を示す概略断面図（図１４（ａ）における１４ｃ−１４ｃ断面図）、（ｄ）は、変形例の配線基板の製造方法を示す概略断面図（図１４（ａ）における１４ｄ−１４ｄ断面図）。
【図１５】（ａ）〜（ｃ）は、変形例の配線基板の一部を示す概略平面図。
【図１６】（ａ）は、変形例の配線基板の製造方法を示す概略断面図（図１６（ｂ）における１６ａ−１６ａ断面図）、（ｂ）は、変形例の配線基板の製造方法を示す概略平面図。
【図１７】変形例の半導体装置を示す概略断面図。
【図１８】参考例の配線基板の一部を示す概略平面図。
【発明を実施するための形態】
【０００８】
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
【０００９】
図１に示すように、半導体装置２０は、配線基板３０と、配線基板３０に実装された半導体素子２５と、配線基板３０と半導体素子２５の間に形成されたアンダーフィル樹脂２６と、配線基板３０に形成された外部接続端子２７とを有している。
【００１０】
配線基板３０は、コア部４１と、コア部４１の第１面４１Ａ（ここでは、上面）及び第２面４１Ｂ（ここでは、下面）を被覆する絶縁層４５と、当該配線基板３０に内蔵された複数のチップキャパシタ５０とを有している。また、配線基板３０は、絶縁層４５の第１面４５Ａ（ここでは、上面）に積層された配線構造６０と、絶縁層４５の第２面４５Ｂ（ここでは、下面）に積層された配線構造７０と、配線構造６０上に積層されたソルダレジスト層８１と、配線構造７０上に積層されたソルダレジスト層８２とを有している。
【００１１】
コア部４１は、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（ＬＣＰ：Liquid Crystal Polymer）織布やＬＣＰ不織布を用いることができる。また、熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。なお、コア部４１の厚さは、例えば、１００〜８００μｍ程度とすることができる。
【００１２】
コア部４１には、所要の箇所（図１では、２箇所）に、当該コア部４１を厚さ方向に貫通する貫通孔４１Ｘが形成されている。この貫通孔４１Ｘ内には、コア部４１を厚さ方向に貫通する貫通電極４２が形成されている。貫通電極４２は、例えば、貫通孔４１Ｘ内に充填されている。貫通電極４２及び貫通孔４１Ｘは、例えば、平面視略円形状に形成されている。
【００１３】
コア部４１の第１面４１Ａには配線層４３が形成されている。配線層４３は、貫通電極４２と電気的に接続された配線パターン４３Ａと、コア部４１の第１面４１Ａ上にべた状に形成された配線パターン４３Ｂとを有している。配線パターン４３Ｂは、例えば、電源プレーンやＧＮＤプレーンなどのプレーン層である。配線層４３（配線パターン４３Ａ，４３Ｂ）の厚さは、例えば、２５〜３０μｍ程度とすることができる。
【００１４】
図２に示すように、配線パターン４３Ａは、例えば、平面視略円形状に形成されている。配線パターン４３Ａの直径は、例えば、１００〜１５０μｍ程度とすることができる。また、配線層４３には、配線パターン４３Ａと配線パターン４３Ｂとを分離する貫通孔４３Ｘが形成されている。換言すると、配線パターン４３Ａは、貫通孔４３Ｘによって画定されている。貫通孔４３Ｘは、例えば、平面視略円環状に形成されている。また、配線層４３（配線パターン４３Ｂ）には、平面視略中央部に開口部４３Ｙが形成されている。開口部４３Ｙは、例えば、平面視略矩形状に形成されている。これら貫通孔４３Ｘ及び開口部４３Ｙは、配線層４３を厚さ方向に貫通し、下層に位置するコア部４１の第１面４１Ａを露出するように形成されている。なお、図２は、コア部４１、配線層４３及びチップキャパシタ５０を図１の上方から視た概略平面図である。また、図１は、図２の１−１線位置における半導体装置２０の断面構造を示した概略断面図である。
【００１５】
図１に示すように、コア部４１の第２面４１Ｂには配線層４４が形成されている。配線層４４は、貫通電極４２と電気的に接続された配線パターン４４Ａと、コア部４１の第２面４１Ｂ上にべた状に形成された配線パターン４４Ｂとを有している。このため、配線パターン４３Ａ，４４Ａは貫通電極４２を介して相互に電気的に接続されている。配線パターン４４Ｂは、例えば電源プレーンやＧＮＤプレーンなどのプレーン層である。配線層４４（配線パターン４４Ａ，４４Ｂ）の厚さは、例えば、配線層４３よりも厚く設定されている。例えば、配線層４４の厚さは、３５〜４０μｍ程度とすることができる。
【００１６】
配線パターン４４Ａは、例えば配線パターン４３Ａと同様に、平面視略円形状に形成されている。配線パターン４４Ａの直径は、例えば、１００〜１５０μｍ程度とすることができる。また、配線層４４には、配線層４３と同様に、配線パターン４４Ａと配線パターン４４Ｂとを分離する貫通孔４４Ｘと、平面視略中央部に形成された開口部４４Ｙとが形成されている。開口部４４Ｙは、開口部４３Ｙと平面視で略重なるように形成されている。なお、貫通電極４２及び配線層４３，４４の材料としては、例えば、銅や銅合金を用いることができる。
【００１７】
コア部４１には、内蔵されるチップキャパシタ５０と同じ数（ここでは、２つ）の貫通孔４１Ｙが形成されている。図２に示すように、２つの貫通孔４１Ｙは、配線層４３，４４の開口部４３Ｙ，４４Ｙから露出された部分のコア部４１に形成されている。すなわち、２つの貫通孔４１Ｙは、開口部４３Ｙ，４４Ｙの一部と平面視で重なる位置に形成され、開口部４３Ｙ，４４Ｙと連通するように形成されている。２つの貫通孔４１Ｙは、平面視において、コア部４１（絶縁性樹脂）のみによって周囲が囲まれている。そして、隣り合う２つの貫通孔４１Ｙの間には、コア部４１のみによって構成される仕切部４１Ｐのみが形成されている。このように、配線層４３に形成された１つの開口部４３Ｙ（又は、配線層４４に形成された１つの開口部４４Ｙ）内には、仕切部４１Ｐで仕切られた（隔離された）２つの貫通孔４１Ｙが形成されている。換言すると、配線層４３に形成された１つの開口部４３Ｙに対して、内蔵されるチップキャパシタ５０毎に貫通孔４１Ｙが分割形成されている。各貫通孔４１Ｙは、コア部４１を厚さ方向に貫通するように形成されている。
【００１８】
各貫通孔４１Ｙの平面形状は、例えば略矩形状に形成されている。また、各貫通孔４１Ｙの平面形状は、各チップキャパシタ５０の平面形状よりも大きく形成されている。例えば、各貫通孔４１Ｙの大きさは、平面視で０．７ｍｍ×０．４ｍｍ〜１５ｍｍ×１５ｍｍ程度とすることができる。
【００１９】
各チップキャパシタ５０は、対応する貫通孔４１Ｙ内に個別に配置されている。すなわち、各貫通孔４１Ｙ内にはチップキャパシタ５０が一つずつ配置されている。このため、貫通孔４１Ｙ内に配置された２つのチップキャパシタ５０の間には、仕切部４１Ｐが配置されることになる。
【００２０】
各チップキャパシタ５０は、直方体状のキャパシタ本体５１と、そのキャパシタ本体５１の長手方向の両端に形成された２つの接続端子５２とを有している。接続端子５２は、キャパシタ本体５１の長手方向端面を含む側面及び上下面の一部を被覆するように形成されている。チップキャパシタ５０の厚さは、例えば、１００〜５００μｍ程度とすることができる。キャパシタ本体５１は、例えば、主としてセラミックと銅等の電極により形成されている。また、接続端子５２の材料としては、例えば、銅や銅合金を用いることができる。
【００２１】
図１に示すように、各チップキャパシタ５０は、その一部が貫通孔４１Ｙよりも上方に突出して開口部４３Ｙ内に配置されている。本例では、接続端子５２の第１面５２Ａ（ここでは、上面）は、配線層４３の第１面（ここでは、上面）と同一平面上に形成されている。
【００２２】
絶縁層４５は、貫通孔４１Ｙを充填するように形成されている。絶縁層４５は、貫通孔４３Ｘ及び開口部４３Ｙを充填し、配線層４３の側面全面を被覆するように、且つ配線層４３から露出するコア部４１の第１面４１Ａ全面を被覆するように形成されている。また、絶縁層４５は、チップキャパシタ５０の一部を被覆するように形成されている。例えば、絶縁層４５は、接続端子５２の第２面（ここでは、下面）と、接続端子５２の側面と、接続端子５２から露出されたキャパシタ本体５１全面とを被覆するように形成されている。すなわち、本例のチップキャパシタ５０は、接続端子５２の第１面５２Ａのみが絶縁層４５から露出され、接続端子５２の第１面５２Ａ以外の部分が絶縁層４５に埋設されている。本例では、絶縁層４５の第１面４５Ａと、接続端子５２の第１面５２Ａと、配線層４３の第１面とが略面一に形成されている。また、絶縁層４５は、仕切部４１Ｐ全体を被覆するように形成されている。すなわち、絶縁層４５は、仕切部４１Ｐの側面全面及び上下面全面を被覆するように形成されている。さらに、絶縁層４５は、配線層４４から露出するコア部４１の第２面４１Ｂ全面を被覆するように、且つ配線層４４の側面全面及び第２面（ここでは、下面）全面を被覆するように形成されている。なお、絶縁層４５の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂を用いることができる。
【００２３】
絶縁層４５の第１面４５Ａ上には、配線構造６０が積層されている。この配線構造６０は、配線層と層間絶縁層とが交互に積層された構造を有している。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁される膜厚とすることができる。本例の配線構造６０は、絶縁層４５の第１面４５Ａ上に、層間絶縁層６１と、配線層６２と、層間絶縁層６３と、配線層６４とが順に積層された構造を有している。なお、層間絶縁層６１，６３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層６２，６４の材料としては、例えば、銅や銅合金を用いることができる。
【００２４】
層間絶縁層６１は、絶縁層４５の第１面４５Ａ、配線層４３の第１面、及び接続端子５２の第１面５２Ａを被覆するように形成されている。配線層６２は、層間絶縁層６１を貫通するビア配線を介して配線層４３又は接続端子５２と電気的に接続されている。層間絶縁層６３は、配線層６２を被覆するように層間絶縁層６１上に形成されている。最外層（ここでは、最上層）の配線層６４は、層間絶縁層６３を貫通するビア配線を介して配線層６２と電気的に接続されている。
【００２５】
最外層（ここでは、最上層）の層間絶縁層６３の第１面（ここでは、上面）には、ソルダレジスト層８１が積層されている。ソルダレジスト層８１には、最上層の配線層６４の第１面（ここでは、上面）の一部をパッドＰ１として露出させる開口部８１Ｘが形成されている。このパッドＰ１には、半導体素子２５のバンプ２５Ａがフリップチップ接合されている。すなわち、パッドＰ１が形成されている側の面が半導体素子搭載面になっている。なお、ソルダレジスト層８１の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。
【００２６】
一方、絶縁層４５の第２面４５Ｂ上には、配線構造７０が積層されている。この配線構造７０は、配線層と層間絶縁層とが交互に積層された構造を有している。配線層は任意の層数とすることができ、層間絶縁層は各配線層が互いに絶縁される膜厚とすることができる。本例の配線構造７０は、絶縁層４５の第２面４５Ｂ上に、層間絶縁層７１と、配線層７２と、層間絶縁層７３と、配線層７４とが順に積層された構造を有している。なお、層間絶縁層７１，７３の材料としては、例えば、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。配線層７２，７４の材料としては、例えば、銅や銅合金を用いることができる。
【００２７】
層間絶縁層７１は、絶縁層４５の第２面４５Ｂ全面を被覆するように形成されている。配線層７２は、層間絶縁層７１及び絶縁層４５を貫通するビア配線を介して配線層４４と電気的に接続されている。層間絶縁層７３は、配線層７２を被覆するように層間絶縁層７１上に形成されている。最外層（ここでは、最下層）の配線層７４は、層間絶縁層７３を貫通するビア配線を介して配線層７２と電気的に接続されている。
【００２８】
最外層（ここでは、最下層）の層間絶縁層７３の第２面（ここでは、下面）には、ソルダレジスト層８２が積層されている。ソルダレジスト層８２には、最下層の配線層７４の第２面（ここでは、下面）の一部を外部接続用パッドＰ２として露出させる開口部８２Ｘが形成されている。この外部接続用パッドＰ２には、当該半導体装置２０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子２７が接続されている。なお、外部接続端子２７を省略し、開口部８２Ｘから露出する配線層７４自体を、外部接続端子としてもよい。
【００２９】
半導体素子２５は、以上説明した構造を有する配線基板３０にフリップチップ実装されている。すなわち、半導体素子２５の回路形成面（図１では、下面）に配設されたバンプ２５Ａを配線基板３０のパッドＰ１に接合することにより、半導体素子２５は、バンプ２５Ａを介して、配線基板３０の配線層６４と電気的に接続されている。
【００３０】
半導体素子２５としては、例えば、ＣＰＵ（Central Processing Unit）チップなどのロジックチップや、ＤＲＡＭ（Dynamic Random Access Memory）チップなどのメモリチップを用いることができる。また、バンプ２５Ａとしては、例えば、金バンプやはんだバンプを用いることができる。
【００３１】
アンダーフィル樹脂２６は、配線基板３０の第１面（ここでは、上面）と半導体素子２５の第２面（ここでは、下面）との隙間を充填するように設けられている。アンダーフィル樹脂２６の材料としては、例えば、エポキシ樹脂などの絶縁性樹脂を用いることができる。
【００３２】
次に、配線基板３０の製造方法について説明する。
まず、図３（ａ）に示す工程では、公知の技術を用いて、コア部４１と、コア部４１の第１面４１Ａ（ここでは、下面）に形成された配線層４３と、コア部４１の第２面４１Ｂ（ここでは、上面）に形成された配線層４４とを有する構造体を準備する。このとき、配線層４３の開口部４３Ｙからコア部４１の第１面４１Ａの一部が露出され、配線層４４の開口部４４Ｙからコア部４１の第２面４１Ｂの一部が露出されている。具体的には、図３（ｂ）に示すように、平面視略中央に位置するコア部４１の第１面４１Ａが平面視略矩形状の開口部４３Ｙから露出されている。同様に、平面視略中央に位置するコア部４１の第２面４１Ｂが平面視略矩形状の開口部４４Ｙから露出されている。
【００３３】
次に、図４（ａ）及び図４（ｂ）に示す工程では、開口部４３Ｙ，４４Ｙから露出されたコア部４１に、後工程で内蔵されるチップキャパシタ５０と同じ数の貫通孔４１Ｙを形成する。このとき、隣接する２つの貫通孔４１Ｙは仕切部４１Ｐによって互いに分離される。換言すると、本工程では、１つの開口部４３Ｙ（又は、１つの開口部４４Ｙ）に対して、仕切部４１Ｐによって隔離された複数の貫通孔４１Ｙが分割して形成される。この貫通孔４１Ｙは、例えば、レーザ加工、ルータ加工、金型を用いた金型加工や機械ドリル加工等によって形成することができる。
【００３４】
続いて、図５（ａ）に示す工程では、配線層４３の第１面（ここでは、下面）に、粘着性フィルム９０を貼着する。このとき、配線層４３から露出されたコア部４１（仕切部４１Ｐも含む）の第１面４１Ａと粘着性フィルム９０の上面９０Ａとの間には、配線層４３の厚さ分の隙間が形成される。また、図５（ｂ）に示すように、貫通孔４１Ｙから粘着性フィルム９０の上面９０Ａの一部が露出される。なお、粘着性フィルム９０の材料としては、例えば、耐薬品性や耐熱性に優れた材料を用いることができる。このような粘着性フィルム９０としては、例えば、接着剤層を設けたＰＥＴ（ポリエチレンテレフタレート）フィルムを用いることができる。
【００３５】
次いで、図６（ａ）及び図６（ｂ）に示す工程では、マウンタを用いて、各貫通孔４１Ｙ内において、粘着性フィルム９０上にチップキャパシタ５０を一つずつ搭載する。これにより、複数のチップキャパシタ５０が別個の貫通孔４１Ｙ内にそれぞれ配置される。このとき、各チップキャパシタ５０は、接続端子５２の第１面５２Ａが粘着性フィルム９０の上面９０Ａに接するように固定される。
【００３６】
次に、図７（ａ）に示す工程では、開口部４３Ｙ，４４Ｙ及び貫通孔４１Ｙ，４３Ｘ，４４Ｘを充填するとともに、粘着性フィルム９０の上面９０Ａ及び配線層４４の第２面（ここでは、上面）全面を被覆する絶縁層４５を形成する。これにより、コア部４１の第２面４１Ｂ全面、配線層４４の側面全面及び第２面全面が絶縁層４５により被覆される。また、チップキャパシタ５０の大部分が絶縁層４５により被覆される。すなわち、図７（ｂ）に示すように、粘着性フィルム９０が貼着された面とは反対側の面全面が絶縁層４５によって被覆される。
【００３７】
絶縁層４５は、例えば、半硬化状態（Ｂ−ステージ）のシート状の絶縁樹脂材を、貫通孔４１Ｙを閉塞するように配線層４４上に積層し、減圧雰囲気（例えば、真空中）で加熱・加圧し、貫通孔４１Ｙ内に充填・硬化して形成することができる。このとき、貫通孔４１Ｙ内に充填される絶縁樹脂の圧力によりチップキャパシタ５０が貫通孔４１Ｙ内で平面方向（図７（ｂ）における上下左右方向、つまり厚さ方向と断面視で直交する方向）に移動する場合がある。但し、各チップキャパシタ５０は、仕切部４１Ｐによって隔離された貫通孔４１Ｙに個別に配置されているため、隣り合うチップキャパシタ５０の間には仕切部４１Ｐが存在している。このため、仮にチップキャパシタ５０が平面方向に移動した場合であっても、そのチップキャパシタ５０が仕切部４１Ｐに接触するに留まり、チップキャパシタ５０同士が接触することはない。また、図７（ａ）に示すように、仕切部４１Ｐの第１面（ここでは、下面）と粘着性フィルム９０の上面９０Ａとの間には隙間が形成されている。このため、上記隙間を通じて２つの貫通孔４１Ｙが連通され、一方の貫通孔４１Ｙに流れ込んだ絶縁樹脂が、上記隙間を通じて他方の貫通孔４１Ｙに広がる。これにより、貫通孔４１Ｙ内に充填される絶縁樹脂の流動性を向上させることができる。なお、上述した絶縁性樹脂材としては、例えば、エポキシ系樹脂やポリイミド系樹脂を用いることができる。
【００３８】
以上説明した工程により、絶縁層４５とコア部４１及びチップキャパシタ５０とが接着され、絶縁層４５とコア部４１とチップキャパシタ５０とが一体化される。
続いて、図８（ａ）及び図８（ｂ）に示す工程では、図７（ａ）に示した粘着性フィルム９０を剥離する。これにより、粘着性フィルム９０と接していた部分、つまり絶縁層４５の第１面４５Ａ、接続端子５２の第１面５２Ａの一部及び配線層４３の第１面（ここでは、上面）が露出される。このとき、これら絶縁層４５の第１面４５Ａ、接続端子５２の第１面５２Ａ及び配線層４３の第１面は、粘着性フィルム９０の上面９０Ａ（平坦面）に沿った形状に形成される。このため、絶縁層４５の第１面４５Ａ、接続端子５２の第１面５２Ａ及び配線層４３の第１面は平坦に、略面一に形成される。なお、図８（ａ）において、同図に示す構造体は図７（ａ）とは上下反転して描かれている。
【００３９】
次に、図９（ａ）に示す工程では、絶縁層４５の第１面４５Ａ上に、その絶縁層４５の第１面４５Ａ、接続端子５２の第１面５２Ａ及び配線層４３の第１面を被覆する層間絶縁層６１を形成する。また、本工程では、絶縁層４５の第２面４５Ｂ全面を被覆する層間絶縁層７１を形成する。層間絶縁層６１，７１は、例えば、真空ラミネート法や真空プレスにより形成することができる。なお、層間絶縁層６１，７１の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等からなる半硬化状態のシート状の絶縁材料を用いることができる。
【００４０】
本工程では、例えば、配線層４３の第１面から層間絶縁層６１の第１面（ここでは、上面）までの厚さと、配線層４４の第２面から層間絶縁層７１の第２面（ここでは、下面）までの厚さとが等しくなるように、層間絶縁層６１，７１の厚さが設定されている。このように層間絶縁層６１，７１の厚さを設定することにより、後工程で複数層の配線層を形成する際のハンドリング性を向上させることができる。
【００４１】
次に、図９（ｂ）に示す工程では、配線層４３（配線パターン４３Ａ）の第１面の一部が露出されるように層間絶縁層６１の所要箇所にビアホールＶＨ１を形成するとともに、接続端子５２の第１面５２Ａ（図９（ｃ）の破線参照）の一部が露出されるように層間絶縁層６１の所要箇所にビアホールＶＨ２を形成する。また、本工程では、配線層４４（配線パターン４４Ａ）の第２面の一部が露出されるように層間絶縁層７１及び絶縁層４５を厚さ方向に貫通するビアホールＶＨ３を形成する。本工程において、例えば絶縁層４５の形成時にチップキャパシタ５０が平面方向に移動する場合であっても、そのチップキャパシタ５０の搭載位置の設計位置からのずれ量が仕切部４１Ｐによって制限されるため、ビアホールＶＨ２が接続端子５２の第１面５２Ａ上から外れることを抑制できる。
【００４２】
なお、ビアホールＶＨ１〜ＶＨ３は、例えば、ＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。また、層間絶縁層６１，７１が感光性樹脂を用いて形成されている場合には、例えば、フォトリソグラフィ法により所要のビアホールＶＨ１〜ＶＨ３を形成するようにしてもよい。
【００４３】
続いて、ビアホールＶＨ１〜ＶＨ３をレーザ加工法によって形成した場合には、デスミア処理を行って、ビアホールＶＨ１〜ＶＨ３の底部に露出する配線層４３，４４及び接続端子５２の露出面に付着した樹脂スミアを除去する。
【００４４】
次いで、図１０（ａ）に示す工程では、ビアホールＶＨ１，ＶＨ２内にそれぞれビア配線Ｖ１，Ｖ２を形成するとともに、それらビア配線Ｖ１，Ｖ２を介して配線層４３及び接続端子５２とそれぞれ電気的に接続される配線層６２を層間絶縁層６１上に積層する。また、ビアホールＶＨ３内にビア配線Ｖ３を形成し、そのビア配線Ｖ３を介して配線層４４と電気的に接続される配線層７２を層間絶縁層７１上に積層する。これらビア配線Ｖ１〜Ｖ３及び配線層６２，７２は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
【００４５】
次に、図１０（ｂ）に示す工程では、図９（ａ）〜図１０（ａ）に示した工程を繰り返すことにより、層間絶縁層６１上に層間絶縁層６３と配線層６４とを積層し、層間絶縁層７１上に層間絶縁層７３と配線層７４とを積層する。これにより、絶縁層４５の第１面４５Ａ上に配線構造６０が形成され、絶縁層４５の第２面４５Ｂ上に配線構造７０が形成される。
【００４６】
続いて、図１１（ａ）に示す工程では、配線層６４の所要の箇所に画定されるパッドＰ１を露出させるための開口部８１Ｘを有するソルダレジスト層８１を層間絶縁層６３上に積層する。また、配線層７４の所要の箇所に画定される外部接続用パッドＰ２を露出させるための開口部８２Ｘを有するソルダレジスト層８２を層間絶縁層７３上に積層する。これらソルダレジスト層８１，８２は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。なお、必要に応じて、パッドＰ１上及び外部接続用パッドＰ２上に、例えばＮｉ層とＡｕ層をこの順番で積層した金属層を形成するようにしてもよい。この金属層は、例えば、無電解めっき法により形成することができる。以上の製造工程により、図１に示した配線基板３０を製造することができる。
【００４７】
次に、半導体装置２０の製造方法について説明する。
図１１（ｂ）に示す工程では、外部接続用パッドＰ２上に外部接続端子２７を形成する。例えば、外部接続用パッドＰ２上に、適宜フラックスを塗布した後、外部接続端子２７（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。また、図１１（ｂ）に示す工程では、配線基板３０に半導体素子２５を実装する。具体的には、配線基板３０のパッドＰ１上に、半導体素子２５のバンプ２５Ａをフリップチップ接合する。続いて、フリップチップ接合された配線基板３０と半導体素子２５との間に、アンダーフィル樹脂２６（図１参照）を充填し、そのアンダーフィル樹脂２６を硬化する。
【００４８】
以上の製造工程により、図１に示した半導体装置２０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）チップキャパシタ５０が１つずつ配置される貫通孔４１Ｙを複数設け、隣接する貫通孔４１Ｙの間にコア部４１からなる仕切部４１Ｐを設けるようにした。これにより、仮に絶縁層４５の形成時等に、チップキャパシタ５０が貫通孔４１Ｙ内で平面方向に移動する場合であっても、そのチップキャパシタ５０が仕切部４１Ｐに接触するに留まり、チップキャパシタ５０同士が接触することを好適に抑制できる。したがって、チップキャパシタ５０の接続端子５２同士がショートすることを好適に抑制できる。
【００４９】
（２）また、仕切部４１Ｐによって、チップキャパシタ５０の設計位置からの位置ずれを制限することができる。これにより、ビアホールＶＨ２及びビア配線Ｖ２が接続端子５２の第１面５２Ａ上から外れることを抑制できる。したがって、チップキャパシタ５０とビア配線Ｖ２との接続信頼性を向上させることができる。
【００５０】
（３）配線層４３に形成された１つの開口部４３Ｙ（又は、配線層４４に形成された１つの開口部４４Ｙ）に対して、仕切部４１Ｐによって仕切られた複数の貫通孔４１Ｙを分割形成するようにした。これにより、複数の貫通孔４１Ｙが形成される領域の平面形状の面積が増大することを好適に抑制することができる。
【００５１】
例えば図１８に示すように、配線層４３に形成された１つの開口部４３Ｚから露出されたコア部４１に、そのコア部４１を貫通する開口部４１Ｚを１つずつ形成する場合には、複数の開口部４１Ｚが形成される領域の平面形状の面積が増大するという問題がある。すなわち、図１８に示した参考例では、隣接する開口部４１Ｚの間には、平面視において、隣接する開口部４３Ｚを仕切る、配線層４３からなる仕切部４３Ｐが介在される。このため、仕切部４３Ｐの分だけ仕切部４１Ｐの幅が広くなり、複数の開口部４１Ｚが形成される領域の平面形状の面積が増大する。
【００５２】
これに対し、本例では、隣接する貫通孔４１Ｙの間には、平面視において、配線層４３が介在されない。このため、配線層４３（仕切部４３Ｐ）が介在されない分だけ、複数の貫通孔４１Ｙが形成される領域の平面形状の面積増大を抑制することができる。
【００５３】
（４）仮にチップキャパシタ５０の平面方向の移動に伴って仕切部４１Ｐが破損し、その仕切部４１Ｐがチップキャパシタ５０と一緒に平面方向に移動しても、隣り合うチップキャパシタ５０間には仕切部４１Ｐが残るため、チップキャパシタ５０同士が接触することを抑制できる。したがって、仕切部４１Ｐの幅を極力細く形成することができる。
【００５４】
（５）絶縁層４５を形成する際に、仕切部４１Ｐの第１面（図７（ａ）では、下面）と粘着性フィルム９０との間に隙間を設けた。これにより、隣り合う貫通孔４１Ｙが上記隙間を通じて連通されるため、貫通孔４１Ｙ内に充填される絶縁樹脂の流動性を向上させることができる。
【００５５】
（６）配線層４３の第１面から層間絶縁層６１の第１面までの厚さと、配線層４４の第２面から層間絶縁層７１の第２面までの厚さとを略同じ厚さに設定した。これにより、製造途中における構造体のハンドリング性を向上させることができる。
【００５６】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、コア部４１を１層の絶縁層のみで構成するようにした。コア部４１の構造はこれに限定されない。
【００５７】
例えば図１２に示すように、コア部４１を、複数層の絶縁層から構成するようにしてもよい。本例のコア部４１は、例えば多層プリント配線板である。このコア部４１は、コア基板１０１と、内層の配線層１０２，１０３と、絶縁層１０５，１０６とを有している。なお、図１２（ａ）は、先の図６に示した工程に対応する構造体の断面構造を示し、図１２（ｂ）は、先の図７に示した工程に対応する構造体の断面構造を示している。
【００５８】
コア基板１０１及び絶縁層１０５，１０６の材料としては、例えば、熱硬化性樹脂に対し、補強材を入れた絶縁性樹脂を用いることができる。例えば、コア基板１０１及び絶縁層１０５，１０６の材料としては、ガラスエポキシ樹脂を用いることができる。
【００５９】
コア基板１０１及び絶縁層１０５，１０６は、所要数（ここでは、１個）のガラスクロス１０１Ｇ，１０５Ｇ，１０６Ｇをそれぞれ有している。ガラスクロス１０１Ｇ，１０５Ｇ，１０６Ｇは、例えば、第１方向に並設されたガラス繊維束と、第１方向と平面視で直交する第２方向に並設されたガラス繊維束とが格子状に平織りされた形態を有している。なお、ガラス繊維束を用いたガラスクロス１０１Ｇ，１０５Ｇ，１０６Ｇ以外に、炭素繊維束、ポリエステル繊維束、ナイロン繊維束、アラミド繊維束、ＬＣＰ繊維束等を用いた織布や不織布を補強材として用いてもよい。また、繊維束の織り方は平織りに限定されず、朱子織り、綾織り等であってもよい。
【００６０】
コア基板１０１の第１面（ここでは、下面）には配線層１０２が形成され、コア基板１０１の第２面（ここでは、上面）には配線層１０３が形成されている。これら配線層１０２，１０３は、例えば電源プレーンやＧＮＤプレーンなどのプレーン層を含む。コア基板１０１の第１面には配線層１０２を被覆する絶縁層１０５が積層され、コア基板１０１の第２面には配線層１０３を被覆する絶縁層１０６が積層されている。なお、配線層１０２，１０３の材料としては、例えば、銅や銅合金を用いることができる。
【００６１】
コア部４１（コア基板１０１及び絶縁層１０５，１０６）には、所要の箇所（ここでは、２箇所）に貫通孔４１Ｘが形成されている。貫通孔４１Ｘは、コア基板１０１及び絶縁層１０５，１０６を厚さ方向に貫通するように形成されている。この貫通孔４１Ｘ内には、コア部４１、つまりコア基板１０１及び絶縁層１０５，１０６を厚さ方向に貫通する貫通電極４２が形成されている。貫通電極４２は、貫通孔４１Ｘ内に充填されている。
【００６２】
絶縁層１０５の第１面（ここでは、下面）、つまりコア部４１の第１面４１Ａには配線層４３が形成され、絶縁層１０６の第２面（ここでは、上面）、つまりコア部４１の第２面４１Ｂには配線層４４が形成されている。これら配線層４３，４４は貫通電極４２を介して相互に電気的に接続されている。
【００６３】
コア部４１（コア基板１０１及び絶縁層１０５，１０６）には、上記実施形態と同様に、内蔵されるチップキャパシタ５０と同じ数（ここでは、２つ）の貫通孔４１Ｙが形成されている。各貫通孔４１Ｙは、コア基板１０１及び絶縁層１０５，１０６を厚さ方向に貫通するように形成されている。このとき、隣り合う貫通孔４１Ｙの間に形成された仕切部４１Ｐは、絶縁材のみ、つまりコア基板１０１及び絶縁層１０５，１０６のみによって構成されている。
【００６４】
・さらに図１２に示した変形例において、貫通孔４１Ｙの断面形状を以下のように変更してもよい。すなわち、本変形例の貫通孔４１Ｙの断面形状は、その貫通孔４１Ｙの深さ方向の中途部が最狭部となる形状に形成されている。換言すると、貫通孔４１Ｙの内側面には、貫通孔４１Ｙの深さ方向の中途部に貫通孔４１Ｙの内側に突出する突出部Ａ１が形成されている。具体的には、突出部Ａ１で貫通孔４１Ｙの開口幅が最も狭くなり、突出部Ａ１から両開口端に向かうに連れて貫通孔４１Ｙの開口幅が大きくなるように形成されている。例えば、仕切部４１Ｐの側面を除く貫通孔４１Ｙの内側面は、突出部Ａ１から両開口端に向かうに連れて貫通孔４１Ｙの開口幅が大きくなるように傾斜して形成されている。本例の突出部Ａ１は、コア部４１の厚さ方向の中心よりもコア部４１の第１面４１Ａ側に偏った位置に形成されている。例えば、突出部Ａ１は、絶縁層１０５内に設けられたガラスクロス１０５Ｇ付近に形成されている。このような形状の貫通孔４１Ｙは、例えば、コア部４１の第２面４１Ｂ側からレーザ加工を施すことによって形成することができる。このときのレーザの照射条件（レーザのパワーや照射時間等）は、コア基板１０１及び絶縁層１０５，１０６の材料及び厚さ、補強材（ガラスクロス１０１Ｇ，１０５Ｇ，１０６Ｇ）の材料及び厚さ、及びコア部４１の積層数等に基づいて適宜設定する。
【００６５】
ここで、ガラスクロス１０１Ｇ，１０５Ｇ，１０６Ｇに絶縁樹脂を含浸させたコア基板１０１及び絶縁層１０５，１０６に対しレーザ加工を施すと、そのレーザ加工による加工率がガラスクロス部分と絶縁樹脂部分とで異なる。具体的には、絶縁樹脂部分の加工率が、ガラスクロス部分の加工率よりも高くなる。このため、このようなコア基板１０１及び絶縁層１０５，１０６を含むコア部４１の第２面４１Ｂ側からレーザ加工を施して貫通孔４１Ｙを形成すると、コア部４１の厚さ方向の中途部（つまり、ガラスクロス部分）が貫通孔４１Ｙの内側に突出した断面形状に形成される。すなわち、ガラスクロス部分が突出部Ａ１となる。このとき、突出部Ａ１は、コア部４１の厚さ方向の中心から第１面４１Ａ（つまり、レーザ加工を施す第２面４１Ｂと反対側の面）側に偏って形成される。換言すると、本工程では、貫通孔４１Ｙの内側面に突出部Ａ１が形成されるように、コア部４１の第２面４１Ｂ側からコア部４１に対して所定の照射条件でレーザ加工を施している。
【００６６】
以上説明したように貫通孔４１Ｙの断面形状を変更すると、貫通孔４１Ｙの内側面に、突出部Ａ１からコア部４１の第２面４１Ｂ側の開口端に向かうに連れて開口幅が大きくなるように傾斜された傾斜面が形成される。これにより、図１２（ｂ）に示すように、絶縁層４５を形成する際に、貫通孔４１Ｙ内に充填される絶縁樹脂の流動性を向上させることができ、絶縁層４５中へのボイドの巻き込みを好適に抑制することができる。さらに、突出部Ａ１よりも粘着性フィルム９０側では、貫通孔４１Ｙ内に充填される絶縁樹脂が図中矢印で示すように、チップキャパシタ５０と離間する方向にも広がる。これにより、貫通孔４１Ｙ内に充填される絶縁樹脂の圧力が分散されるため、その絶縁樹脂の圧力によってチップキャパシタ５０が平面方向に移動することを好適に抑制できる。
【００６７】
さらに、貫通孔４１Ｙの両開口端の幅は、突出部Ａ１が偏った側の開口端の方が狭くなる。すなわち、貫通孔４１Ｙの両開口端の幅は、コア部４１の第２面４１Ｂ側の開口端よりもコア部４１の第１面４１Ａ側（突出部Ａ１が偏った側）の開口端の方が狭くなる。ここで、幅の狭い開口端側に積層される絶縁層は、幅の広い開口端側に積層される絶縁層に比べて、貫通孔４１Ｙの開口による影響が小さくなるため、表面の平坦性が高くなる。すなわち、コア部４１の第１面４１Ａ側に積層される層間絶縁層６１（図１参照）は、コア部４１の第２面４１Ｂ側に積層される層間絶縁層７１（図１参照）よりも表面の平坦性が高くなる。このため、半導体素子搭載面側の配線構造６０に含まれる層間絶縁層６１の平坦性を向上させることができる。したがって、半導体素子２５の多端子化等に伴う配線構造６０内の配線層６２，６４の微細化に容易に対応することができる。このように、コア部４１の突出部Ａ１の偏った側の表面（ここでは、第１面４１Ａ）を半導体素子搭載面側としたため、配線層の微細化に容易に対応することができる。
【００６８】
・図１３に示すように、図１２に示した変形例におけるコア部４１を、ガラスクロスに絶縁樹脂を含浸させた１層の絶縁層に変更してもよい。このような１層の絶縁層であっても、上記変形例と同様にレーザ加工を施すことにより、深さ方向の中途部に突出部Ａ１が形成された貫通孔４１Ｙを形成することができる。
【００６９】
・上記実施形態及び上記変形例における仕切部４１Ｐの断面形状は特に限定されない。
例えば図１４（ｂ）〜図１４（ｄ）に示すように、仕切部４１Ｐの少なくとも一部を、その一部以外のコア部４１よりも薄く形成するようにしてもよい。なお、図１４（ａ）は、先の図６に示した工程に対応する構造体の平面構造を示し、図１４（ｂ）〜（ｄ）は、図１４（ａ）の１４ｂ−１４ｂ線位置、１４ｃ−１４ｃ線位置、１４ｄ−１４ｄ線位置における構造体の断面構造をそれぞれ示している。
【００７０】
ここで、図１４（ａ）に示すように、仕切部４１Ｐは、平面視略矩形状に形成されている。図１４（ｄ）に示すように、仕切部４１Ｐの長手方向（仕切部４１Ｐが延在される方向）の略中央部には、他の部分よりも薄化された凹部Ｂ１が形成されている。すなわち、凹部Ｂ１は、チップキャパシタ５０が搭載される位置付近に形成されている。この凹部Ｂ１は、例えば、コア部４１の絶縁層１０６が薄化されて形成されている。本例の凹部Ｂ１は、仕切部４１Ｐの長手方向の断面形状が略台形状に形成されている。図１４（ｃ）及び図１４（ｄ）に示すように、凹部Ｂ１の形成された仕切部４１Ｐでは、第２面（ここでは、上面）が仕切部４１Ｐ以外のコア部４１の第２面４１Ｂよりも配線層４３に近い平面上に形成されている。その一方で、凹部Ｂ１の形成された仕切部４１Ｐでは、第１面（ここでは、下面）が仕切部４１Ｐ以外のコア部４１の第１面４１Ａと同一平面上に形成されている。また、図１４（ｃ）に示すように、凹部Ｂ１の形成された部分の仕切部４１Ｐの側面は、その仕切部４１Ｐの厚さ方向の中途部から第２面（例えば、凹部Ｂ１の底部）に向かうに連れて貫通孔４１Ｙの開口幅が大きくなるように傾斜して形成されている。なお、図１４（ｂ）に示すように、凹部Ｂ１の形成されていない部分の仕切部４１Ｐは、第２面（ここでは、上面）が仕切部４１Ｐ以外のコア部４１の第２面４１Ｂと同一平面上に形成されている。
【００７１】
このような形状の仕切部４１Ｐ（貫通孔４１Ｙ）は、例えば、レーザ加工法によって形成することができる。このときのレーザの照射条件（レーザのパワーや照射時間等）は、コア部４１（例えば、コア基板１０１及び絶縁層１０５，１０６）の材料及び厚さ、コア部４１の積層数及び仕切部４１Ｐの幅等に基づいて適宜設定する。
【００７２】
以上説明したように仕切部４１Ｐの一部をそれ以外のコア部４１よりも薄く形成すると、貫通孔４１Ｙ内に絶縁樹脂を充填する際に、絶縁樹脂の流動性を低下させる障壁が小さくなるため、絶縁樹脂の流動性を向上させることができる。さらに、仕切部４１Ｐの側面に傾斜面を形成したことにより、貫通孔４１Ｙ内に充填される絶縁樹脂の流動性をより向上させることができる。これらにより、チップキャパシタ５０と仕切部４１Ｐとの間の狭い隙間にも絶縁樹脂を好適に充填させることができる。また、絶縁層４５中へのボイドの巻き込みをより好適に抑制することができる。
【００７３】
・上記実施形態及び上記各変形例では、隣り合う２つのチップキャパシタ５０を、仕切部４１Ｐを介して、キャパシタ本体５１の長手方向端面同士を対向させるように配置した。しかし、チップキャパシタ５０の搭載方向はこれに限定されない。
【００７４】
例えば図１５（ａ）に示すように、隣り合う２つのチップキャパシタ５０を、仕切部４１Ｐを介して、キャパシタ本体５１の短手方向端面同士を対向させるように配置してもよい。
【００７５】
・上記実施形態及び上記各変形例では、配線基板３０に２つのチップキャパシタ５０を内蔵するようにした。これに限らず、配線基板３０に３つ以上のチップキャパシタ５０を内蔵するようにしてもよい。
【００７６】
例えば図１５（ｂ）に示すように、配線基板３０に３つのチップキャパシタ５０を内蔵する場合には、配線層４３に形成された１つの開口部４３Ｙ（又は、１つの開口部４４Ｙ）に対して、コア部４１からなる仕切部４１Ｐによって仕切られた３つの貫通孔４１Ｙが分割形成される。すなわち、貫通孔４１Ｙが３つ以上になった場合であっても、隣り合う貫通孔４１Ｙの間には、コア部４１からなる仕切部４１Ｐが形成される。
【００７７】
また、図１５（ｃ）に示すように、４つ以上のチップキャパシタ５０を平面視でマトリクス状に配置するようにしてもよい。この場合には、図中上下方向に隣接する貫通孔４１Ｙの間に仕切部４１Ｐが形成されるとともに、図中左右方向に隣接する貫通孔４１Ｙの間に仕切部４１Ｐが形成される。
【００７８】
・図１６（ａ）及び図１６（ｂ）に示すように、図１２に示した変形例における仕切部４１Ｐを省略してもよい。また、図１７に示すように、図１３に示した変形例における仕切部４１Ｐを省略してもよい。すなわち、貫通孔４１Ｙの深さ方向の中途部に、その貫通孔４１Ｙの内側に突出する突出部Ａ１が形成されている場合には、仕切部４１Ｐを省略してもよい。この場合には、１つの貫通孔４１Ｙ内に２つのチップキャパシタ５０が配置されている。
【００７９】
本変形例では、図１２及び図１３に示した変形例と同様に、突出部Ａ１で貫通孔４１Ｙの開口幅が最も狭くなり、突出部Ａ１から両開口端に向かうに連れて貫通孔４１Ｙの開口幅が大きくなるように形成されている。これにより、絶縁層４５を形成する際に、貫通孔４１Ｙ内に充填される絶縁樹脂の圧力が分散されるため、その絶縁樹脂の圧力によってチップキャパシタ５０が平面方向に移動することを好適に抑制できる。したがって、チップキャパシタ５０の位置ずれを好適に抑制でき、チップキャパシタ５０同士が接触することを好適に抑制できる。この結果、チップキャパシタ５０の接続端子５２同士がショートすることを好適に抑制できる。
【００８０】
また、本変形例では、図１２及び図１３に示した変形例と同様に、突出部Ａ１がコア部４１の厚さ方向の中央部よりも第１面４１Ａ側に偏って形成され、その第１面４１Ａ側が半導体素子搭載面側に形成されている。これにより、半導体素子２５の多端子化等に伴う配線層の微細化に容易に対応することができる。
【００８１】
・図１６及び図１７に示した変形例では、１つの貫通孔４１Ｙに複数のチップキャパシタ５０を配置するようにしたが、１つの貫通孔４１Ｙに１つのチップキャパシタ５０を配置するようにしてもよい。この場合であっても、貫通孔４１Ｙの内側面に突出部Ａ１を形成したことにより、チップキャパシタ５０の位置ずれを好適に抑制することができる。
【００８２】
・上記実施形態及び上記各変形例では、チップキャパシタ５０の接続端子５２の第１面５２Ａを、配線層４３の第１面と同一平面上に形成するようにした。これに限らず、例えば、接続端子５２の第１面５２Ａを、配線層４３の第１面よりも上方又は下方に突出させるようにしてもよい。
【００８３】
・上記実施形態及び上記各変形例では、貫通孔４１Ｙを充填し、コア部４１の第１面４１Ａ及び第２面４１Ｂを被覆する絶縁材を、１層の絶縁層４５のみで構成するようにしたが、２層以上の絶縁層で構成するようにしてもよい。例えば、貫通孔４１Ｙの一部に形成され、コア部４１の第１面４１Ａを被覆する第１の絶縁層と、貫通孔４１Ｙの残りの部分に形成され、コア部４１の第２面４１Ｂを被覆する第２の絶縁層とによって上記絶縁材を構成するようにしてもよい。
【００８４】
・上記実施形態及び上記各変形例では、接続端子５２の第１面５２Ａとその反対面である第２面のうち第１面５２Ａ側のみにビア配線Ｖ２を形成するようにした。これに限らず、例えば図１３や図１７に示すように、接続端子５２の第１面５２Ａ及び第２面の両側にビア配線を形成するようにしてもよい。
【００８５】
・上記実施形態及び上記各変形例における配線基板３０では、コア部４１の厚さよりも薄いチップキャパシタ５０を内蔵するようにした。これに限らず、例えば、コア部４１の厚さよりも厚いチップキャパシタ５０や、コア部４１と同じ厚さのチップキャパシタ５０を配線基板３０に内蔵するようにしてもよい。
【００８６】
・上記実施形態及び上記各変形例では、配線基板３０に、２つの接続端子５２を有するチップキャパシタ５０を内蔵するようにした。これに限らず、例えば、３つ以上の接続端子５２を有するキャパシタなどの電子部品を配線基板３０に内蔵するようにしてもよい。
【００８７】
・上記実施形態及び上記各変形例では、配線基板３０にチップキャパシタ５０を内蔵したが、チップ抵抗、インダクタ、半導体装置（ＬＳＩ）等の電子部品を内蔵するようにしてもよい。また、配線基板３０に内蔵する電子部品は１種類に限らず、複数種類の電子部品を内蔵するようにしてもよい。
【００８８】
・上記実施形態及び上記各変形例では、貫通孔４１Ｘを充填するように貫通電極４２を形成するようにした。これに限らず、例えば、貫通電極４２をコンフォーマルビアとして形成してもよい。すなわち、貫通電極４２は、貫通孔４１Ｘの内壁面を被覆し、コア部４１の第１面４１Ａ及び第２面４１Ｂにそれぞれ形成された配線層４３，４４を電気的に接続する貫通電極であれば、その形状は特に限定されない。
【００８９】
・上記実施形態及び上記各変形例の配線構造６０における配線層６２，６４及び層間絶縁層６１，６３の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態及び上記各変形例の配線構造７０における配線層７２，７４及び層間絶縁層７１，７３の層数や配線の取り回しなどは様々に変形・変更することが可能である。
【００９０】
・上記実施形態及び上記各変形例では、単数個取り（一個取り）の製造方法に具体化したが、多数個取りの製造方法に具体化してもよい。
・上記実施形態及び上記各変形例における半導体装置２０の配線基板３０に実装される半導体素子２５の数、その半導体素子２５の実装の形態（例えば、フリップチップ実装、ワイヤボンディングによる実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
【符号の説明】
【００９１】
２０  半導体装置
２５  半導体素子
３０  配線基板
４１  コア部
４１Ｙ  貫通孔
４１Ｐ  仕切部
４３  配線層（第１配線層）
４３Ｙ  開口部（第１開口部）
４４  配線層（第２配線層）
４４Ｙ  開口部（第２開口部）
４５  絶縁層（絶縁材）
５０  チップキャパシタ（電子部品）
５２  接続端子
６０  配線構造（第１配線構造）
６１  層間絶縁層（第１層間絶縁層）
６２  配線層（第３配線層）
６３  層間絶縁層
６４  配線層
７０  配線構造（第２配線構造）
７１  層間絶縁層（第２層間絶縁層）
７２  配線層（第４配線層）
７３  層間絶縁層
７４  配線層
９０  粘着性フィルム（フィルム）
Ａ１  突出部
Ｖ１〜Ｖ３  ビア配線
【図１】
0006393566.tif 000002
【図２】
0006393566.tif 000003
【図３】
0006393566.tif 000004
【図４】
0006393566.tif 000005
【図５】
0006393566.tif 000006
【図６】
0006393566.tif 000007
【図７】
0006393566.tif 000008
【図８】
0006393566.tif 000009
【図９】
0006393566.tif 000010
【図１０】
0006393566.tif 000011
【図１１】
0006393566.tif 000012
【図１２】
0006393566.tif 000013
【図１３】
0006393566.tif 000014
【図１４】
0006393566.tif 000015
【図１５】
0006393566.tif 000016
【図１６】
0006393566.tif 000017
【図１７】
0006393566.tif 000018
【図１８】
0006393566.tif 000019