(57)【特許請求の範囲】
【請求項１】
基板、前記基板の第一面上の絶縁層、および第１セグメントと第２セグメントとを含む第１再分配層（ＲＤＬ）、を含む装置と、
前記第１セグメントの上方に位置し、前記絶縁層によって前記第１セグメントから分離されたマイクロバンプ線、および、外部コネクタとして前記第２セグメントに接続されたマイクロバンプを含む、前記装置の上方のマイクロバンプ層と、
グランドプレーンとしての前記第１セグメント、および、信号伝送線としての前記マイクロバンプ線を含み、前記第１セグメントの幅が前記マイクロバンプ線の幅の１．５から２倍である伝送線と、
を含むことを特徴とするパッケージ。
【請求項２】
前記信号伝送線は、前記絶縁層の上方に位置し、前記マイクロバンプ線に接続されるバンプ底層金属（ＵＢＭ）線を含むこと
を特徴とする請求項１に記載のパッケージ。
【請求項３】
前記グランドプレーンは、前記装置中に位置し、前記第１ＲＤＬの前記第２セグメントに接続された金属層を含むこと
を特徴とする請求項１に記載のパッケージ。
【請求項４】
前記第１ＲＤＬの前記第１セグメントは開放スロットを含むこと
を特徴とする請求項１に記載のパッケージ。
【請求項５】
基板、および、前記基板上の絶縁層を含む第１装置と、
前記第１装置の上方に位置し、第１マイクロバンプ線、第２マイクロバンプ線、第３マイクロバンプ線、および、マイクロバンプを含み、前記第１マイクロバンプ線と前記第２マイクロバンプ線が伝送線の一対のグランドプレーンを形成し、前記第３マイクロバンプ線が前記伝送線の信号伝送線を形成し、および、前記マイクロバンプが外部コネクタを形成し、前記第１マイクロバンプ線、前記第２マイクロバンプ線、前記第３マイクロバンプ線および前記マイクロバンプが同一平面上で前記絶縁層の頂部に位置し、かつアンダーフィル材料により互いに分離されたマイクロバンプ層と、
前記第１装置中に位置し、前記伝送線の第３グランドプレーンであり、かつ、前記第３マイクロバンプ線の１．５から２倍の幅を有した再配分層（ＲＤＬ）と
を含むことを特徴とするパッケージ。
【請求項６】
前記第３マイクロバンプ線は、前記第１マイクロバンプ線と前記第２マイクロバンプ線との間にあること
を特徴とする請求項５に記載のパッケージ。
【請求項７】
前記ＲＤＬは、前記第１マイクロバンプ線と前記第２マイクロバンプ線とを接続すること
を特徴とする請求項６に記載のパッケージ。
【請求項８】
前記ＲＤＬは開放スロットを含むこと
を特徴とする請求項６に記載のパッケージ。
【請求項９】
基板、前記基板の第一面上の絶縁層、および、伝送線のグランドプレーンである第１セグメントと、第２セグメントとを含む第１再分配層（ＲＤＬ）、を含む装置を提供する工程と、
前記装置の上方に位置し、前記第１セグメントの上方に形成され、かつ前記絶縁層によって前記第１セグメントから分離された第１マイクロバンプ線、および、外部コネクタでありかつ前記第２セグメントに接続されたマイクロバンプを含み、前記第１マイクロバンプ線が前記伝送線の信号伝送線であり、前記第１セグメントの幅が前記第１マイクロバンプ線の幅の１．５から２倍であるマイクロバンプ層を形成する工程と、
絶縁アンダーフィル材料で前記第１マイクロバンプ線を被覆する工程と、
を含むことを特徴とする伝送線の形成方法。
【請求項１０】
前記装置の上方に、第２マイクロバンプ線と第３マイクロバンプ線を形成して、前記伝送線用の一対のグランドプレーンとし、前記第１マイクロバンプ線、前記第２マイクロバンプ線、および、前記第３マイクロバンプ線が同一平面上にあり、前記絶縁層の頂部に位置し、且つ、前記絶縁アンダーフィル材料により互いに分離される工程を含むこと
を特徴とする請求項９に記載の伝送線の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ構造に関するものであって、特に、パッケージ、および、その伝送線の形成方法に関するものである。
【背景技術】
【０００２】
電子装置は、シンプルに、たとえば、集積回路（ＩＣ：ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）チップ、パッケージ、プリント回路板（ＰＣＢ：ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄｓ）、および、システムからなる階層に分けることが出来る。パッケージは、ＩＣチップとＰＣＢ間のインターフェースである。ＩＣダイは、シリコン等の半導体材料からなる。ダイは、その後、ワイヤボンディング（ＷＢ：ｗｉｒｅ  ｂｏｎｄｉｎｇ）、テープ自動ボンディング（ＴＡＢ：ｔａｐｅ  ａｕｔｏｍａｔｅｄ  ｂｏｎｄｉｎｇ）、または、フリップチップ（ＦＣ：ｆｌｉｐ  ｃｌｉｐ）バンピングアセンブリ技術を用いて、半導体パッケージ、たとえば、クワッドフラットパック（ＱＦＰ：ｑｕａｄ  ｆｌａｔ  ｐａｃｋｓ）、ピングリッドアレイ（ＰＧＡ：ｐｉｎ  ｇｒｉｄ  ａｒｒａｙｓ）、ボールグリッドアレイ（ＢＧＡ：ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙｓ）、三次元集積回路（３ＤＩＣ：３  ｄｉｍｅｎｓｉｏｎａｌ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ）、ウェハレベルパッケージ（ＷＬＰ：ｗａｆｅｒ  ｌｅｖｅｌ  ｐａｃｋａｇｅｓ）、または、パッケージオンパッケージ（ＰｏＰ：ｐａｃｋａｇｅ  ｏｎ  ｐａｃｋａｇｅ）装置に組み立てられる。その後、パッケージされたダイは、直接、ＰＣＢ、または、別の基板に取り付けられ、第二レベルパッケージングとする。
【０００３】
３ＤＩＣ技術は、チップの垂直寸法を利用して、相互接続長さを減少すると共に、好ましい集積効率を達成するにつれて、垂直相互接続パッケージング技術として知られている。３ＤＩＣパッケージの技術は、ワイヤボンディング、マイクロバンプ、スルービア以上を含む。シリコンインターポーザーを用いて、３ＤＩＣパッケージを形成し、インターポーザーは、インターポーザーに搭載されたダイのダイトゥダイ相互接続を提供する。たとえば、対面（ｆａｃｅ−ｔｏ−ｆａｃｅ）、または、背面向き（ｆａｃｅ−ｔｏ−ｂａｃｋ）スタックにより、二個のダイを互いに上に接合し、その下方のダイは、コネクタ、たとえば、マイクロバンプにより、インターポーザーに結合される。あるいは、複数のダイが、インターポーザーより上に並列に搭載され、コネクタ、たとえば、マイクロバンプにより、インターポーザーに結合される。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
無線データと通信システムを備える半導体パッケージは、各種ＲＦ（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）伝送構造を含み、時にはチップ上、または、パッケージ内に組み込まれる。電磁ＲＦ波、または、信号は、伝送線と称される導電構造により、パッケージ、または、装置により伝えられる。伝送線は、たとえばモノリシックマイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）中の個別の電気素子の相互接続、および、マイクロウェーブマルチチップモジュール（ＭＣＭ：Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）中のＭＭＩＣの相互接続に用いられる。
【０００５】
一般に、伝送線は少なくとも二個の電気コンダクタ、または、線路を含み、これらの線路のうちの一本は接地（「グランドプレーン」とも称される）を形成し、もう一本は信号伝送線を形成する。信号伝送線は、様々に配列されると共に、一つ以上のグランドプレーン、または、接地線と結合されて、異なる種類の導電伝送線、たとえば、マイクロストリップ、共平面導波路（ＣＰＷ：ｃｏｐｌａｎａｒ  ｗａｖｅｇｕｉｄｅ）、接地共平面導波路（ＧＣＰＷ：ｇｒｏｕｎｄｅｄ  ｃｏｐｌａｎａｒ  ｗａｖｅｇｕｉｄｅ）伝送線を形成して、各種ＲＦ信号アプリケーションを提供する。信号伝送線と接地コンダクタ、または、グランドプレーンは、一般に、ある種の絶縁基板、または、誘電体などの材料によりサポートされる。
【０００６】
半導体技術の継続した発展とチップパッケージサイズの縮小に伴い、たとえば、３ＤＩＣダイスタックを利用することにより、導電ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造中の金属層間の距離はさらに小さくなって、金属層間のキャパシタンスがますます大きくなり、ＲＦ装置のパフォーマンスを低下させる。このほか、先進半導体製造技術ノード（たとえば、２０ｎｍプロセス）のダイパッケージの縮小に伴い、単一チップ、または、ダイのオンチップ伝送線の設計および製造は、ますます困難になっている。よって、パフォーマンスが改善された伝送線を設計および製造するパッケージと伝送線の形成方法が必要という課題があった。
【０００７】
本発明は、上述の課題を解決するためになされたものであり、伝送線のパフォーマンスを改善するパッケージ、および、伝送線の形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、パッケージは、基板、前記基板の第一面上の絶縁層、および第１セグメントと第２セグメントとを含む第１再分配層（ＲＤＬ）、を含む装置と、前記第１セグメントの上方に位置し、前記絶縁層によって前記第１セグメントから分離されたマイクロバンプ線、および、外部コネクタとして前記第２セグメントに接続されたマイクロバンプを含む、前記装置の上方のマイクロバンプ層と、グランドプレーンとしての前記第１セグメント、および、信号伝送線としての前記マイクロバンプ線を含み、前記第１セグメントの幅が前記マイクロバンプ線の幅の１．５から２倍である伝送線とを含む。
本発明の別の態様によれば、パッケージは、基板、および、前記基板上の絶縁層を含む第１装置と、前記第１装置の上方に位置し、第１マイクロバンプ線、第２マイクロバンプ線、第３マイクロバンプ線、および、マイクロバンプを含み、前記第１マイクロバンプ線と前記第２マイクロバンプ線が伝送線の一対のグランドプレーンを形成し、前記第３マイクロバンプ線が前記伝送線の信号伝送線を形成し、および、前記マイクロバンプが外部コネクタを形成し、前記第１マイクロバンプ線、前記第２マイクロバンプ線、前記第３マイクロバンプ線および前記マイクロバンプが同一平面上で前記絶縁層の頂部に位置し、かつアンダーフィル材料により互いに分離されたマイクロバンプ層と、前記第１装置中に位置し、前記伝送線の第３グランドプレーンであり、かつ、前記第３マイクロバンプ線の１．５から２倍の幅を有した再配分層（ＲＤＬ）とを含む。
本発明のさらに別の態様によれば、伝送線の形成方法は、基板、前記基板の第一面上の絶縁層、および、伝送線のグランドプレーンである第１セグメントと、第２セグメントとを含む第１再分配層（ＲＤＬ）、を含む装置を提供する工程と、前記装置の上方に位置し、前記第１セグメントの上方に形成され、かつ前記絶縁層によって前記第１セグメントから分離された第１マイクロバンプ線、および、外部コネクタでありかつ前記第２セグメントに接続されたマイクロバンプを含み、前記第１マイクロバンプ線が前記伝送線の信号伝送線であり、前記第１セグメントの幅が前記第１マイクロバンプ線の幅の１．５から２倍であるマイクロバンプ層を形成する工程と、絶縁アンダーフィル材料で前記第１マイクロバンプ線を被覆する工程と、を含む。
即ち、マイクロバンプ層を用いて、伝送線を有する半導体装置パッケージを形成する方法と装置が開示される。マイクロバンプ層は、頂部装置と底部装置間に形成されるマイクロバンプとマイクロバンプ線を含む。底部装置より上方で、マイクロバンプ線を用いて、信号伝送線を形成する。装置内の再分配層（ＲＤＬ：ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ  ｐｌａｙｅｒ）、または、追加のマイクロバンプ線を用いて、グランドプレーンを形成する。ＲＤＬを形成したグランドプレーンは、開放スロットを含む。マイクロバンプ線の上方と下方の底部装置と頂部装置は、ＲＤＬを有して、グランドプレーンの部分を形成する。
【発明の効果】
【０００９】
本発明によれば、伝送線としてのマイクロバンプ線と、外部コネクタとしてのマイクロバンプは同時に形成することができ、コスト低減に寄与し、また、先進半導体製造技術ノードにてダイパッケージを縮小しつつ、単一チップ又はダイのオンチップ伝送線と外部コネクタの設計・製造をより容易し、さらに、伝送線としてのマイクロバンプ線と、外部コネクタとしてのマイクロバンプを含むマイクロバンプ層により構成したので、形成された伝送線は低抵抗であり、伝送線により占有される面積を節約することができるので、伝送線のパフォーマンスを改善することができる。
【図面の簡単な説明】
【００１０】
【図１（ａ）】実施例のマイクロバンプ層を用いて、パッケージ中に形成されるマイクロストリップ伝送線の断面図を示す説明図である。
【図１（ｂ）】実施例のマイクロバンプ層を用いて、パッケージ中に形成されるマイクロストリップ伝送線の断面図を示す説明図である。
【図１（ｃ）】実施例のマイクロバンプ層を用いて、パッケージ中に形成されるマイクロストリップ伝送線の断面図を示す説明図である。
【図１（ｄ）】実施例のマイクロバンプ層を用いて、パッケージ中に形成されるマイクロストリップ伝送線の断面図を示す説明図である。
【図１（ｅ）】実施例のマイクロバンプ層を用いて、パッケージ中に形成されるマイクロストリップ伝送線の断面図を示す説明図である。
【図１（ｆ）】実施例のマイクロバンプ層を用いて、パッケージ中に形成されるマイクロストリップ伝送線の上面図である。
【図２（ａ）】他の実施例のマイクロバンプ層を用いたパッケージ中に形成される共平面導波路（ＣＰＷ）伝送線の断面図を示す説明図である。
【図２（ｂ）】他の実施例のマイクロバンプ層を用いたパッケージ中に形成される共平面導波路（ＣＰＷ）伝送線の断面図を示す説明図である。
【図２（ｃ）】他の実施例のマイクロバンプ層を用いたパッケージ中に形成される共平面導波路（ＣＰＷ）伝送線の断面図を示す説明図である。
【図２（ｄ）】他の実施例のマイクロバンプ層を用いたパッケージ中に形成される共平面導波路（ＣＰＷ）伝送線の断面図を示す説明図である。
【図２（ｅ）】他の実施例のマイクロバンプ層を用いたパッケージ中に形成される共平面導波路（ＣＰＷ）伝送線の説明図である。
【図３（ａ）】他の実施例のマイクロバンプ層を用いたパッケージ中に形成される接地共平面導波路（ＧＣＰＷ）伝送線の断面図を示す説明図である。
【図３（ｂ）】他の実施例のマイクロバンプ層を用いたパッケージ中に形成される接地共平面導波路（ＧＣＰＷ）伝送線の断面図を示す説明図である。
【図３（ｃ）】他の実施例のマイクロバンプ層を用いたパッケージ中に形成される接地共平面導波路（ＧＣＰＷ）伝送線の断面図を示す説明図である。
【図３（ｄ）】他の実施例のマイクロバンプ層を用いたパッケージ中に形成される接地共平面導波路（ＧＣＰＷ）伝送線の説明図である。
【発明を実施するための形態】
【００１１】
開示される実施例の製作と使用は以下で述べる。しかし、理解できることは、開示される実施例は、多種多様な特定の文脈中で具体化される使用可能な概念を提供する。以下に述べる特定の実施例は、開示される内容の特定の製作および使用方式に用いられ、開示内容を限定するものではない。
【００１２】
上述のように、マイクロバンプ層を用いて、伝送線を有する半導体装置パッケージを形成する方法と装置が開示される。マイクロバンプ層は、項部ダイと底部ダイ、または、ダイとインターポーザー間に形成されるマイクロバンプとマイクロバンプ線を含む。装置の上方にあるマイクロバンプ線を用いて、信号伝送線が形成される。装置内の再分配層（ＲＤＬ）、または、追加マイクロバンプ線を用いて、グランドプレーンが形成される。ＲＤＬが形成されたグランドプレーンは、開放スロットを含む。マイクロバンプ線の上方と下方の底部装置と頂部装置に、ＲＤＬを有して、グランドプレーンの部分を形成する。よって、形成された伝送線は低抵抗であると共に、伝送線により占有される面積を節約することができる。
【００１３】
素子、または、層が、別の素子、または、層“上にある”、“に接続される”または“に結合される”と表現されている場合は、別の素子、または、層上に直接存在、直接接続または直接結合されているか、或いは、素子、または、層が間に介在されていることを意味しています。反対に、素子が、別の素子、または、層に“直接、存在する”、“直接、接続される”または“直接、結合される”と表現されている場合は、素子、または、層が介在していないことを意味しています。
【００１４】
ここで、第一、第二、第三等の用語は、種々の素子、構成要素、領域、層および／または、セクションを描写するのに用いられ、これらの素子、構成要素、領域、層、および／または、セクションは、これらの用語に限定されません。これらの用語は、唯一、一の素子、構成要素、領域、層、または、セクションを、別の領域、層、または、セクションから区別するために用いられる。このように、以下で論じられる第一素子、構成要素、領域、層、または、セクションは、本願の発明性の概念から示唆される範囲を逸脱しない範囲で、第二素子、構成要素、領域、層、または、セクションと表現することができる。
【００１５】
空間的な相対語、たとえば、“下”、“下方”、“低い”、“上”、“上方”等は、ここでは、１つの素子や特徴と、もうひとつの素子や特徴との関係を、図面に示されているように簡潔に示すために使用されている。これらの空間相対語は、図に示される方位に加え、使用または操作時の装置の異なる方位を包含するものである。たとえば、図中の装置が回転する場合、別の素子または特徴の“下方”または“下”の素子は、別の素子または特徴の“上方”に位置する。よって、例の用語“上方”または“下方”は、上方と下方両方の方位を包含する。装置は、その他の方位に配向し（９０度回転またはその他の方位で回転）、ここでは空間的、相対的な記述がとなっている。
【００１６】
ここで使用される術語は、特定の具体例を説明することが目的であり、本発明を限定するものではない。ここで使用される単数形は、指定されない限り、複数形も含む。さらに理解できることは、明細書中で、“含む”を使用するとき、列挙される特徴、数字、ステップ、操作、素子、および／または、構成要素が存在することを示すが、ひとつ、または、それ以上のその他の特徴、数字、ステップ、操作、素子、構成要素、および／または、それらの組み合わせの存在、または、追加を除外するものではない。
【００１７】
明細書中で使用される“一具体例”は、実施例と関連する特定の特徴、構造、または、特性が、少なくとも一実施例中に含まれることを意味する。よって、明細書中にある“一具体例”は、同一実施例のことを意味する必要はない。さらに、特定の特徴、構造、または、特性は、任意の適当な方式で、ひとつ、または、それ以上の具体例に結合される。注意すべきことは、以下の図式は、縮小率に基づいて製図されておらず、単に説明のためのものである。
【００１８】
図１（ａ）は、具体例によるマイクロバンプ層を用いてパッケージ中に形成されるマイクロストリップ伝送線の断面図である。通常、マイクロストリップ伝送線は、薄い平面コンダクタでできた信号伝送線と、グランドプレーンを含み、信号伝送線はグランドプレーンと平行で、且つ、ある種の絶縁基板、または、誘電体などの材料により、グランドプレーンから分離されている。
【００１９】
図１（ａ）に示されるように、伝送線４９０を含む半導体装置パッケージ１００が、装置３０１上に形成される。装置３０１は、スルービア（ＴＶ：ｔｈｒｏｕｇｈ  ｖｉａｓ）３０３を有する基板３０２、誘電体層３１１、複数のコンタクトパッド３２１、パッシベーション層３４１、絶縁層３６１、セグメント４８０と４８９を含む再分配層（ＲＤＬ）、別の絶縁層３７１、および、絶縁層３７１の開口を被覆するＵＢＭパッド３９１と、ＲＤＬセグメント４８０（または、単にＲＤＬ４８０と称する）に平行な絶縁層３７１より上方のＵＢＭ線３９０を含むバンプ底層金属線（ＵＢＭ：ｕｎｄｅｒ  ｂｕｍｐ  ｍｅｔａｌ）層を含む。マイクロバンプ層は、装置３０１より上方に形成されてもよい。マイクロバンプ層は、ＲＤＬ４８０に平行なＵＢＭ線３９０上のマイクロバンプ線４７０、および、ＵＢＭパッド３９１上に位置するマイクロバンプ４８５を含み、バンプ４８５は、さらに、装置内３０１内のＲＤＬ４８９に接続される。ダイ６０１は装置３０１の上方に位置し、コネクタ６０３により、マイクロバンプ４８５に接続される。アンダーフィル５７１は、装置３０１とダイ６０１間のギャップを充填し、マイクロバンプ線４７０、マイクロバンプ４８５、および、コネクタ６０３を被覆する。これらの構造は、それぞれ、後段で詳細に説明する。
【００２０】
ＲＤＬ４８０、絶縁層３７１により、ＲＤＬ４８０から分離されるマイクロバンプ線４７０、および、マイクロバンプ線４７０下のＵＢＭ線３９０は、伝送線４９０を形成し、ＲＤＬ４８０はグランドプレーンで、マイクロバンプ線４７０とＵＢＭ線３９０は、信号伝送線を形成する。ある別の具体例において、ＵＢＭ線３９０は存在せず、マイクロバンプ線４７０は、単独で、絶縁層３７１上に設置されて、信号伝送線となる。
【００２１】
装置３０１は、基板を含むインターポーザーで、基板中に形成されるスルービアを有する基板、および、複数のコンタクトパッド、パッシベーション層、絶縁層、ＲＤＬ、および、ＵＢＭ層を含む。あるいは、装置３０１は、チップ、または、集積回路（ＩＣ）ダイの一部分で、ダイの表側か裏側である。装置３０１がダイの一部である時、ダイ６０１がＩＣ装置３０１上に設置され、さらに、コネクタ、たとえば、マイクロバンプにより、インターポーザーに結合されて、パッケージ、たとえば、３ＤＩＣパッケージを形成する。装置３０１がダイの一部である場合、底部ダイと称され、ダイ６０１は項部ダイと称される。装置３０１がダイの裏側であるとき、パッケージ１００が、ダイ３０１と６０１の背面向きスタックにより形成される。装置３０１がダイの表側である時、パッケージ１００が、ダイ３０１と６０１の対面スタックにより形成される。あるいは、装置３０１は、スルービア、上述の任意の、または、全ての層を有さないパッケージ基板であってもよい。これらの装置、および、別の適当な装置が選択的に用いられ、これらは全て本発明の範囲内に含まれる。
【００２２】
装置３０１の基板３０２は、たとえば、ドープされた、または、未ドープのシリコン基板、または、シリコンオンインシュレーター（ＳＯＩ：Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板のアクティブ層で、装置３０１へのサポートを提供するのに用いられる。しかし、基板３０２は、ガラス基板、セラミック基板、ポリマー基板、または、適当な保護、および／または、相互接続機能を提供する別の基板でもよい。これらの、および、別の適当な材料を基板３０２に用いてもよい。図１（ａ）に示されていないが、基板３０２中に形成される複数の能動、または、受動素子、たとえば、トランジスタ、キャパシタ、レジスタ等がある。当業者ならわかるように、装置３０１の設計において、多種多様な能動素子、または、受動素子を用いて、所望の構造、および、機能要求を生成する。
【００２３】
基板３０２を貫通する複数のＴＶ３０３が形成される。適当なフォトレジストを塗布、および、現像することにより、ＴＶ３０３を形成し、その後、基板３０２をエッチングして、ＴＶ開口を生成する。ＴＶ３０３の開口が形成され、少なくとも最終的に必要な高さより大きい深さになるように基板３０２に延伸する。したがって、深さは、基板３０２の表面下方の約１μｍ〜約７００μｍである。ＴＶ３０３の開口の直径は、約１μｍ〜約１００μｍである。その後、ＴＶ３０３の開口は、バリア層と導電材料により、化学蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）プロセス、プラズマ化学気相成長法（ＰＥＣＶＤ：ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング、または、有機金属化学気相成長法（ＭＯＣＶＤ：ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）等のプロセスを用いて充填される。化学機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ）等の研削加工により、ＴＶ３０３の開口の外側の過剰なバリア層と過剰な導電材料が除去される。その後、ＣＭＰ、または、エッチング等の平坦化プロセスにより、基板３０２の第二面の薄化工程が実行されて、ＴＶ３０３の開口を露出すると共に、基板３０２を通して延伸する導電材料から、ＴＶ３０３を形成する。誘電体層３１１が基板３０２上に形成される。誘電体層３１１は、複数のサブレイヤーの集合、たとえば、埋め込まれた各種金属層を有する金属間誘電体層である。
【００２４】
複数のコンタクトパッド３２１が誘電体層３１１上に形成される。コンタクトパッド３２１は、アルミニウム（Ａｌ）、銅（Ｃｕ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、または、別の電気的導電材料で形成される。コンタクトパッド３２１の蒸着は、電解めっき、スパッタリング、物理的気相成長法（ＰＶＤ：ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、または、無電解めっきプロセスを用いる。コンタクトパッド３２１のサイズ、形状、および、位置は説明目的のためのものであり、これに限定されない。複数のコンタクトパッド３２１は、同サイズ、または、異なるサイズである。
【００２５】
基板３０２と、誘電体層３１１の上、および、コンタクトパッド３２１の上方に、パッシベーション層３４１が形成されて、構造上の支持となると共に物理的に分離している。パッシベーション層３４１は、窒化ケイ素（ＳｉＮ）、二酸化ケイ素（ＳｉＯ２）、オキシ窒化けい素（ＳｉＯＮ）、ポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、または、別の絶縁材料で形成されている。パッシベーション層３４１の開口は、マスク特定フォトレジストエッチングプロセスを用いて、パッシベーション層３４１の一部を除去することにより形成されて、コンタクトパッド３２１を露出する。開口のサイズ、形状、位置は説明目的のためのものであり、これに限定されない。
【００２６】
絶縁層３６１、たとえば、ポリマー層３６１が、パッシベーション層３４１上とパッシベーション層開口上に形成されて、コンタクトパッド３２１を被覆している。絶縁層３６１の開口が形成されて、コンタクトパッド３２１を露出している。絶縁層３６１の開口は、マスク特定フォトレジストエッチングプロセスを用いて、絶縁層３６１の一部を除去することにより形成されて、コンタクトパッド３２１を露出している。作られた開口のサイズ、形状、位置は説明目的のためのものであり、これに限定されない。
【００２７】
ＲＤＬ４８０と４８９が絶縁層３６１の上方に形成されている。ＲＤＬ４８９は露出したコンタクトパッド３２１を被覆しているが、ＲＤＬ４８０は、絶縁層３６１、または、３７１内のどのコンタクト、または、コンダクタとも接触していない。代わりに、ＲＤＬ４８０は、伝送線４９０のグランドプレーンとして機能している。図１（ａ）では、誘電体と相互接続の単一層として示されているが、ＲＤＬ４８０と４８９は、誘電体と導電材料の交互層で形成してもよく、適当なプロセス（蒸着、ダマシン、デュアルダマシン等）により形成されている。ＲＤＬ４８０と４８９は、たとえば、Ａｌ、Ｃｕ、または、Ｃｕ合金で形成されている。ＲＤＬ４８０と４８９は、電解めっき、スパッタ、ＰＶＤ、または、無電解めっきプロセスにより形成される。ＲＤＬ４８０と４８９は、例えば、Ｔｉ、ＴｉＷ、ＴａＮ、ＴａまたはＣｒの接着層を用いた単一層、または、複数の層で形成されている。装置３０１は、半導体装置の機能に従って、複数のＲＤＬ層を含み、中間相互接続のネットワークを形成している。
【００２８】
別の絶縁層３７１がＲＤＬ４８０と４８９上に形成され、それは、装置３０１の頂部層と表面層である。絶縁層３７１の開口が形成されて、ＲＤＬ４８９を露出し、ＲＤＬ４８０が絶縁層３７１により被覆される。絶縁層３７１の開口は、マスク特定フォトレジストエッチングプロセスを用いて、絶縁層３７１の一部を除去することにより形成され、ＲＤＬ４８９を露出する。開口のサイズ、形状、位置は説明目的のためのものであり、これに限定されない。絶縁層３７１は、ポリマー、たとえば、エポキシ、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）などで形成されているが、別の比較的軟弱な材料、しばしば有機の、誘電体材料も使用することができる。形成方法は、スピンコーティング、または、別の常用の方法を含む。絶縁層３７１の厚さは、たとえば、約５μｍ〜約３０μｍである。記載される尺寸は、単なる例であり、集積回路の尺寸の縮小に伴って変化する。
【００２９】
ＵＢＭ層は、ＵＢＭパッド３９１とＵＢＭ線３９０を含む。ＵＢＭパッド３９１が絶縁層３７１の開口周辺に形成され、ＲＤＬ４８９に接続される。ＵＢＭ線３９０は、ＲＤＬ４８０と平行に形成され、絶縁層３７１により、ＲＤＬ４８０から分離される。ＵＢＭパッド３９１とＵＢＭ線３９０は、銅、または、銅合金で形成され、銀、クロム、ニッケル、スズ、金、および、それらの組み合わせを含む。前述の銅層上に、追加層、たとえば、ニッケル層、無鉛プレはんだ層、または、それらの組み合わせにより形成される。ＵＢＭパッド３９１とＵＢＭ線３９０は、厚さが、約１μｍ〜約２０μｍである。ＵＢＭパッド３９１はコンタクトパッドとも称される。
【００３０】
上述の装置３０１は、具体例の単なる例である。図１（ａ）と前述に示したものとは異なる多種の変化がある。たとえば、ある具体例中で、絶縁層３６１は存在しない、または、ある具体例中に、複数のパッシベーション層３４１があってもよい。装置３０１は、絶縁層中に含まれるＲＤＬだけを有してもよい。
【００３１】
ダイ６０１は、マイクロバンプ層により、装置３０１とパッケージされ、ダイ６０１と装置３０１間のギャップはアンダーフィル５７１により被覆されている。ダイ６０１はコネクタ６０３に接続され、マイクロバンプ層内のマイクロバンプ４８５上に設置されている。
【００３２】
コネクタ６０３が用いられて、マイクロバンプ４８５とダイ６０１間の接続を提供している。コネクタ６０３は、コンタクトバンプ、たとえば、マイクロバンプ、または、制御崩壊チップ接続（Ｃ４）（ｃｏｎｔｒｏｌｌｅｄ  ｃｏｌｌａｐｓｅ  ｃｈｉｐ  ｃｏｎｎｅｃｔｉｏｎ）バンプで、且つ、スズなどの材料、または、その他の適当な材料、たとえば、銀や銅を含む。ある具体例において、コネクタ６０３はスズはんだバンプで、コネクタ６０３は、適当な方法、たとえば、蒸発、電気めっき、印刷、はんだ転移、ボールプレースメント等により、好ましくは、厚さ約１００μｍの一層のスズ層を最初に形成することにより形成される。一層のスズ層が構造より上方に形成された後、リフローを実施して、材料を所望のバンプ形状に形成する。
【００３３】
アンダーフィル５７１は、ダイ６０１と装置３０１間で用いられて、ダイ６０１と装置３０１の付着能力を強化し、熱応力が、ダイ６０１と装置３０１間の接続を断裂するのを防止する。通常、アンダーフィル５７１の材料、たとえば、有機樹脂が選択されて、アンダーフィル５７１の熱膨張と収縮係数を制御する。はじめに、液体有機樹脂が塗布されて、ダイ６０１と装置３０１の表面間のギャップに流入し、その後、硬化時に、アンダーフィルで発生する収縮を制御する。
【００３４】
マイクロバンプ層は、マイクロバンプ４８５、および、マイクロバンプ線４７０を含み、マイクロバンプ４８５が用いられて、別のダイ、たとえば、ダイ６０１に接続され、マイクロバンプ線４７０は伝送線４９０の一部である。少しの追加コスト、または、追加コストが無い状況で同時に、マイクロバンプ線４７０、および、マイクロバンプ４８５が形成され、高さが同じで、同様の材料で形成される。マイクロバンプ層の高さは、マイクロバンプ４８５の高さにより決定され、パッケージに用いられる技術に依存してもよい。たとえば、現在の技術によれば、マイクロバンプ層の高さは、約１０μｍ〜約５０μｍの範囲内にあり、たとえば、約２７μｍとなる。
【００３５】
マイクロバンプ４８５は、Ｃｕ層４７５の上方に形成されるはんだバンプ４７１を含む。はんだバンプ４７１とＣｕ層４７５間に、任意のＮｉ層４７３が形成される。はんだバンプ４７１は、導電はんだ材料、たとえば、Ｓｎ、Ｎｉ、Ａｕ、Ａｇ、Ｃｕ、ビスマス（Ｂｉ）、および、それらの合金、または、その他の導電材料の組み合わせを含む。たとえば、はんだバンプ４７１は、Ｃｕ／ＳｎＡｇはんだバンプである。スパッタリング、蒸発、電気めっき、印刷、はんだ転移、ボールプレースメント等の方法により、厚さが、たとえば、約１５μｍのＣｕ層４７５を最初に形成することによりマイクロバンプ４８５を形成した後、Ｎｉ層４７３を形成し、最後に、はんだ層４７１、たとえば、無鉛はんだＳｎＡｇを形成すると共に、相同、または、類似する方法を順に使用して各層を形成する。その後、リフローが実行されて、はんだ層４７１を、はんだバンプ４７１として示される所望のバンプ形状に形成する。マイクロバンプ４８５を生成する任意の適当な方法を用いることもできる。たとえば、マイクロバンプ４８５は、制御崩壊チップ接続新プロセス（Ｃ４ＮＰ）（Ｃｏｎｔｒｏｌｌｅｄ  Ｃｏｌｌａｐｓｅ  Ｃｈｉｐ  Ｃｏｎｎｅｃｔｉｏｎ  Ｎｅｗ  Ｐｒｏｃｅｓｓ）を用いて製造される。
【００３６】
マイクロバンプ４８５は、装置３０１のＵＢＭパッド３９１上に設置され、時に、コンタクトパッドと称される。ＵＢＭパッド３９１は、開口を充填する、または、絶縁層、たとえば、絶縁層３７１の開口を部分的に充填する。ＵＢＭパッド３９１は、さらに、装置３０１内のＵＢＭパッド４８９の下の金属層、たとえば、ＲＤＬ４８９、または、コンタクトパッド３２１に接続される。マイクロバンプ４８５の高さは、約１０μｍ〜約５０μｍである。しかし、形状（ｆｅａｔｕｒｅ  ｓｉｚｅｓ）とパッケージサイズの減少継続に伴い、具体例のサイズは、上述のものより小さくなる。一方、マイクロバンプ４８５は、大きいサイズを有し、たとえば、フリップチップバンプ、または、パッケージバンプで、特定の対象のアプリケーションに対応するものである。
【００３７】
マイクロバンプ線４７０は、マイクロバンプ４８５に用いられる材料と実質的に同様の材料で作られる。マイクロバンプ線４７０は、ＲＤＬ４８０と平行なＵＢＭ線３９０上に位置する。ＲＤＬ４８０、絶縁層３７１により、ＲＤＬ４８０と分離されるマイクロバンプ線４７０、および、マイクロバンプ線４７０下のＵＢＭ線３９０は、伝送線４９０を形成し、ＲＤＬ４８０は、グランドプレーンであるが、マイクロバンプ線４７０とＵＢＭ線３９０は、信号伝送線を形成する。
【００３８】
図１（ａ）に示されるように、信号伝送線の一部であるマイクロバンプ線４７０は、複数の層を含み、ＵＢＭ線３９０上の層４７５は銅層、層４７５上の層４７３はＮｉ層、層４７３上の層４７１は、無鉛はんだ、たとえば、ＳｎＡｇ層である。一方、マイクロバンプ線４７０は、二層だけでもよく、ＵＢＭ線３９０上の層４７５は銅層、層４７１は、無鉛はんだ、たとえば、ＳｎＡｇの層で、Ｎｉの層４７３がなくてもよい。層４７１はＳｎＡｇの無鉛はんだ層で、Ａｇは約１％〜約２％、Ｓｎは約９９％〜約９８％である。三層４７１、４７３、および、４７５の高さは、同じか、または、異なり、異なる要求によって変化する。たとえば、Ｃｕの層４７５、Ｎｉの層４７３、および、無鉛はんだの層４７１の高さの比率は、およそ１５／１．５／１０で、マイクロバンプ線４７０の全高は、約１０μｍ〜約５０μｍの範囲にあり、たとえば、２７μｍである。ある別の具体例において、信号伝送線４７０とグランドプレーン４８０の厚さは、約０．５〜２ミクロンである。
【００３９】
マイクロバンプ線４７０は、幅がおよそ１０μｍ〜約１００μｍの長方形である。マイクロバンプ線４７０は、狭い、広い、または、テーパ形状をしてもよい。マイクロバンプ線４７０の本体は、実質的に一定の厚さである。マイクロバンプ線４７０は、円形、八角形、長方形、細長い六角形の対向端に二個の台形を有する細長い六角形、楕円形、ダイアモンド等の他の形状であってもよい。
【００４０】
ある具体例において、伝送線４９０のパフォーマンスに対して、グランドプレーン線４８０の幅が、マイクロバンプ線４７０の幅である信号伝送線の幅の約１．５倍であることが望ましい。より優れたパフォーマンスのため、ある具体例において、さらに、グランドプレーン線４８０の幅が、信号伝送線４７０の幅の約２倍であることが望まれる。
さらに、幅は、グランドプレーン線４８０と信号伝送線４７０間の距離に依存し、絶縁層３７１、または、ある別の誘電体層、または、基板により充填される。
グランドプレーン線４８０と信号伝送線４７０間の距離が増加するにつれて、信号伝送線４７０の対応する幅が増加する。ある具体例において、グランドプレーン線４８０と信号伝送線４７０間の距離が２０ミクロンのとき、信号伝送線４７０の理想の幅は、おおよそ２７．６ミクロンである。
【００４１】
図１（ａ）中のパッケージ１００の簡略図が図１（ｂ）に示される。図１（ｂ）に示されるように、パッケージ１００が装置３０１上に形成されている。装置３０１は、基板３０２、基板３０２上の絶縁層３７１、装置３０１内の再分配層（ＲＤＬ）４８０、および、絶縁層３７１上のＵＢＭ線３９０を含む。マイクロバンプ線４７０は装置３０１の上方に形成されて、ＵＢＭ線３９０と接触している。ＲＤＬ４８０、絶縁層３７１により、ＲＤＬ４８０から分離されるマイクロバンプ線４７０、および、マイクロバンプ線４７０下のＵＢＭ線３９０は、伝送線４９０を形成し、ＲＤＬ４８０はグランドプレーンであるが、マイクロバンプ線４７０とＵＢＭ線３９０は信号伝送線を形成している。あるいは、図１（ｃ）に示されるように、ＲＤＬ４８０は信号伝送線であるが、マイクロバンプ線４７０とＵＢＭ線３９０はグランドプレーンを形成している。アンダーフィル５７１はマイクロバンプ線４７０とＵＢＭ線３９０を被覆している。ダイが、装置３０１の上方とアンダーフィル５７１の上方に設置されると共に、図１（ｂ）に示されていないが、コネクタにより、マイクロバンプに接続される。図１（ｂ）に示されるパッケージ１００は簡略図であり、パッケージ１００中に、図示されていない別の層がある。たとえば、ＲＤＬ４８０下に、さらに多くの層、たとえば、低誘電率（ｌｏｗ−Ｋ）の金属間誘電体（ＩＭＤ）層を有する銅金属層、パッシベーション層を有している。
【００４２】
伝送線４９０の別の具体例は、類似の方式で、図１（ｄ）に示される。図１（ｄ）に示されるように、パッケージ１００が装置３０１上に形成される。装置３０１は、基板３０２と基板３０２上の絶縁層３７１を含んでいる。装置３０１は、さらに、絶縁層３７１内かつ基板３０２の上方に、第１ＲＤＬ４８０、および、第２ＲＤＬ４８１を含んでいる。第１ＲＤＬ４８０と第２ＲＤＬ４８１は、ビア４８３により接続される。マイクロバンプ線４７０が装置３０１の上方に形成される。この具体例において、マイクロバンプ線４７０下にＵＢＭ線はない。アンダーフィル５７１はマイクロバンプ線４７０を被覆する。ダイを、装置３０１の上方とアンダーフィル５７１の上方に設置し、図１（ｄ）に図示されていないが、コネクタにより、マイクロバンプに接続される。ＲＤＬ４８０と４８１、および、絶縁層３７１により、ＲＤＬ４８０と４８１から隔離されているマイクロバンプ線４７０は、伝送線４９０を形成し、ＲＤＬ４８０と４８１はグランドプレーンであるが、マイクロバンプ線４７０は信号伝送線である。あるいは、第２ＲＤＬ４８１は、第２ＲＤＬに代わって、別の金属層でもよい。たとえば、幅が約０．１μｍ〜約３．５μｍの範囲にあるＣｕ金属層４８１がＲＤＬ４８０に接続されると共に、一緒に、グランドプレーンを形成するが、マイクロバンプ線４７０は信号伝送線である。図１（ｄ）の各構成要素の詳細は、図１（ａ）に記載のものと実質上同じである。
【００４３】
伝送線４９０の別の具体例が、図１（ｅ）に示されている。図１（ｅ）に示されるように、パッケージ１００が装置３０１上に形成される。装置３０１は基板３０２と絶縁層３７１を含み、絶縁層３７１は、基板３０２の第一面にある。装置３０１は、さらに、基板３０２の第一面と反対の第二面に、ＲＤＬ４８０を含む。マイクロバンプ線４７０が装置３０１の上方に形成される。マイクロバンプ線４７０は絶縁層３７１と接触している。あるいは、マイクロバンプ線４７０は絶縁層３７１の上方に位置し、絶縁層３７１と接触していない。この具体例において、マイクロバンプ線４７０下にＵＢＭ線はない。あるいは、ＵＢＭ線はマイクロバンプ線４７０下に形成されている。アンダーフィル５７１はマイクロバンプ線４７０を被覆している。ダイを、装置３０１の上方とアンダーフィル５７１の上方に設置し、図１（ｅ）に示されていないが、コネクタにより、マイクロバンプに接続される。ＲＤＬ４８０、および、絶縁層３７１と基板３０２により、ＲＤＬ４８０から分離されるマイクロバンプ線４７０は、伝送線４９０を形成し、ＲＤＬ４８０はグランドプレーンであるが、マイクロバンプ線４７０は信号伝送線である。図１（ｅ）の各構成要素の詳細は、図１（ａ）に記載のものと実質上同じである。
【００４４】
伝送線４９０の別の具体例の上面図が図１（ｆ）に示されている。図１（ｆ）に示されるように、パッケージ１００が、装置の基板である基板３０２上に形成される。再分配層（ＲＤＬ）４８０が、基板３０２上、および、図示されない絶縁層中に形成される。マイクロバンプ線４７０がＲＤＬ４８０の上方に形成される。ＲＤＬ４８０、および、絶縁層により、ＲＤＬ４８０から分離されるマイクロバンプ線４７０は、伝送線４９０を形成し、ＲＤＬ４８０はグランドプレーンであるが、マイクロバンプ線４７０は信号伝送線である。ＲＤＬ４８０は、ひとつ、または、複数の開放スロット２８１、２８２、および、２８３を含む。開放スロット２８１、２８２、および、２８３は、波動を遅くし、ＲＤＬ４８０に必要な長さを減少させて、所望のパフォーマンスを達成することができる。図１（ｆ）で示される３個の開放スロットではなく、一つの開放スロットだけ、または、任意の数量の開放スロットであってもよい。図１（ｆ）の各構成要素の詳細は、図１（ａ）に記載のものと実質上同じである。
【００４５】
図１（ａ）〜図１（ｆ）に示されるマイクロストリップ伝送線は、伝送線の一種にすぎない。図２（ａ）〜図２（ｅ）は、別の具体例によるマイクロバンプ層を用いたパッケージ内に形成される共平面導波路（ＣＰＷ）伝送線の断面図、および、三次元ビューである。共平面導波路（ＣＰＷ）伝送線は、一対のグランドプレーンから分離された信号伝送線により形成され、全ては、同一平面上にあり、誘電体媒質の頂部にある。
【００４６】
図２（ａ）と図２（ｂ）に示されるように、ＣＰＷ伝送線４９０を含むパッケージ１００が装置３０１上に形成される。装置３０１は、基板３０２および基板３０２上の絶縁層３７１を含む。装置３０１は、図示されない別の層、たとえば、パッシベーション層、および、コンタクトを有する。マイクロバンプ線４７０、４８４、および、４８２を含むマイクロバンプ層が装置３０１の上方に形成されている。マイクロバンプ線４７０、４８４、および、４８２は絶縁層３７１と接触している。あるいは、マイクロバンプ線４７０、４８４、および、４８２は絶縁層３７１の上方に位置し、絶縁層３７１と接触していない。図２（ａ）に示される具体例において、マイクロバンプ線４７０下に、ＵＢＭ線はない。あるいは、図２（ｂ）に示されるように、ＵＢＭ線３９０が、マイクロバンプ線４７０、４８４、および、４８２下に形成される。アンダーフィル５７１は、マイクロバンプ線４７０、４８４、および、４８２を被覆している。ダイを、装置３０１の上方とアンダーフィル５７１の上方に設置し、図２（ａ）と図２（ｂ）に示されないが、コネクタにより、マイクロバンプに接続される。
【００４７】
図２（ａ）に示されるように、マイクロバンプ線４７０、４８４、および、４８２は伝送線４９０を形成し、マイクロバンプ線４８４と４８２は一対のグランドプレーンであるが、マイクロバンプ線４７０は信号伝送線である。図２（ｂ）に示されるように、マイクロバンプ線４７０、４８４、および、４８２、および、各マイクロバンプ線に接続されるＵＢＭ線３９０は、伝送線４９０を形成し、マイクロバンプ線４８４と４８２、および、接続されたＵＢＭ線３９０は一対のグランドプレーンであるが、マイクロバンプ線４７０、および、その接続されたＵＢＭ線３９０は信号伝送線である。マイクロバンプ線４７０、４８４、および、４８２は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層３７１の頂部に位置し、且つ、アンダーフィル５７１により分離される。図２（ａ）〜図２（ｂ）の各構成要素の詳細は、図１（ａ）に記載のものと実質上同じである。
【００４８】
あるいは、図２（ｃ）に示されるように、パッケージ１００に関して、装置３０１内に、ある追加のＲＤＬ４８０を形成すると共に、マイクロバンプ線４７０、４８４、および、４８２に接続されて、伝送線４９０を形成する。接続されたＲＤＬ４８０に対するマイクロバンプ線４８４と４８２は、一対のグランドプレーンであるが、接続されたＲＤＬ４８０に対するマイクロバンプ線４７０は、信号伝送線である。マイクロバンプ線４７０、４８４、４８２、および、接続されたＲＤＬ４８０は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層３７１の頂部に位置し、且つ、アンダーフィル５７１と絶縁層３７１により分離される。図２（ｃ）の各構成要素の詳細は、図２（ａ）〜図２（ｂ）と図１（ａ）に記載のものと実質上同じである。
【００４９】
あるいは、図２（ｄ）に示されるように、パッケージ１００は、さらに、マイクロバンプ線４７０、４８４、および、４８２の上方、および、アンダーフィル５７１の上方に位置する第二装置６０１を含む。第二装置６０１は、基板３０２と絶縁層３７１も含む。ＲＤＬ４８０１が、装置６０１内の各マイクロバンプ線４７０、４８４、および、４８２に接続される。ＲＤＬ４８０２が、装置３０１中の各マイクロバンプ線４７０、４８４、および、４８２に接続される。ＲＤＬ４８０１と４８０２、および、装置３０１と装置６０１間のマイクロバンプ線４７０、４８２、および、４８４により、伝送線４９０が形成される。接続されたＲＤＬ４８０１と４８０２に対するマイクロバンプ線４８４と４８２は、一対のグランドプレーンであるが、接続されたＲＤＬ４８０１と４８０２に対するマイクロバンプ線４７０は、信号伝送線である。マイクロバンプ線４７０、４８４、４８２、および、接続されたＲＤＬ４８０１と４８０２は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層３７１の頂部に位置し、且つ、アンダーフィル５７１と絶縁層３７１により分離される。図２（ｄ）の各構成要素の詳細は、図２（ａ）〜図２（ｂ）と図１（ａ）に記載のものと実質上同じである。
【００５０】
装置３０１と装置６０１は、基板３０２と基板３０２上の絶縁層３７１を含んでいる。装置３０１と装置６０１は、図示されない別の層、たとえば、パッシベーション層、ＵＢＭ層、および、コンタクトを有する。マイクロバンプ線４７０、４８４、および、４８２が装置３０１の上方に形成されて、一つのマイクロバンプ層となる。装置３０１は、インターポーザー、チップ、または、集積回路（ＩＣ）ダイの一部で、ダイ、または、パッケージ基板の裏側、または、表側である。同様に、装置６０１は、インターポーザー、チップ、または、集積回路（ＩＣ）ダイの一部で、ダイ、または、パッケージ基板の裏側、または、表側である。これらの装置、および、その他の適当な装置が選択的に用いられ、本発明の範囲に含まれる。
【００５１】
伝送線４９０の別の具体例の三次元ビューが、図２（ｅ）に示される。図２（ｅ）に示される伝送線４９０は、ある断面方向で、図２（ｄ）に示される断面図を有する。ＲＤＬ４８０１は、図２（ｄ）中の頂部装置６０１の絶縁層中で展開するＲＤＬ線で、ＲＤＬ４８０２は、図２（ｄ）中の底部装置３０１の絶縁層中で展開するＲＤＬ線である。複数のマイクロバンプ線４７０、４８２、および、４８４が、ＲＤＬ線４８０１と４８０２に接続されている。接続されたＲＤＬ４８０１と４８０２に対する複数のマイクロバンプ線４８４と４８２は、一対のグランドプレーンであるが、接続されたＲＤＬ４８０１と４８０２に対する複数のマイクロバンプ線４７０は信号伝送線である。複数のマイクロバンプ線４７０、４８４、４８２と、接続されたＲＤＬ４８０１と４８０２は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層３７１の頂部に位置し、且つ、図２（ｄ）に示されるように、アンダーフィル５７１と絶縁層３７１により分離されている。
【００５２】
グランドプレーンが、誘電体の反対側で提供される時、ＣＰＷ伝送線の変形が形成され、有限グランドプレーン共平面導波路（ＦＧＣＰＷ）伝送線、または、簡潔に、接地共平面導波路（ＧＣＰＷ）伝送線と称される。図３（ａ）〜図３（ｄ）は、ある具体例によるマイクロバンプ層を用いたパッケージ内に形成されるＧＣＰＷ伝送線の断面図と三次元ビューである。
【００５３】
図３（ａ）に示されるように、ＧＣＰＷ伝送線４９０を含むパッケージ１００が装置３０１上に形成されている。装置３０１は、基板３０２と基板３０２上の絶縁層３７１を含んでいる。ＲＤＬ４８０は装置３０１中にある。装置３０１は、図示されない別の層、低誘電率の金属間誘電体（ＩＭＤ）層を有する銅金属層、パッシベーション層、ＵＢＭ層、および、コンタクトを有する。マイクロバンプ線４７０、４８４、および、４８２を含むマイクロバンプ層が装置３０１の上方に形成されている。マイクロバンプ線４７０、４８４、および、４８２は、絶縁層３７１と接触している。あるいは、マイクロバンプ線４７０、４８４、および、４８２は絶縁層３７１の上方に位置するが、絶縁層３７１と接触していない。この具体例において、マイクロバンプ線４７０下にＵＢＭ線はない。あるいは、ＵＢＭ線が、マイクロバンプ線４７０、４８４、および、４８２下に形成される。アンダーフィル５７１は、マイクロバンプ線４７０、４８４、および、４８２を被覆している。ダイを、装置３０１の上方とアンダーフィル５７１の上方に設置し、図３（ａ）に示されないが、コネクタにより、マイクロバンプに接続している。
【００５４】
マイクロバンプ線４７０、４８４、および、４８２とＲＤＬ４８０はＧＣＰＷ伝送線４９０を形成し、マイクロバンプ線４８４と４８２は一対のグランドプレーンで、ＲＤＬ４８０は第三グランドプレーンであるが、マイクロバンプ線４７０は信号伝送線である。マイクロバンプ線４７０、４８４、および、４８２は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層３７１の頂部に位置し、且つ、アンダーフィル５７１により分離される。あるいは、図３（ｂ）に示されるように、複数のＲＤＬセグメント４８０、４８２、および、４８４が装置３０１中に形成され、マイクロバンプ線４７０が装置３０１の上方に形成され、ＲＤＬ４８０、４８２、および、４８４は信号伝送線で、マイクロバンプ線４７０はグランドプレーンである。図３（ａ）と図３（ｂ）の各構成要素の詳細は、図２（ａ）と図１（ａ）に記載のものと実質上同じである。
【００５５】
あるいは、図３（ｃ）に示されるように、グランドプレーンＲＤＬ４８０は、ビア４８３により、マイクロバンプ線４８４と４８２に接続され（グランドプレーンでもある）、ＧＣＰＷ伝送線４９０に用いるグランドプレーンを形成する。マイクロバンプ線４７０は、依然として、信号伝送線である。マイクロバンプ線４７０、４８４、および、４８２は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層３７１の頂部に位置し、且つ、アンダーフィル５７１と絶縁層３７１により分割される。図３（ｃ）の各構成要素の詳細は、図１（ａ）、図２（ａ）、および、図３（ａ）に記載のものと実質上同じである。
【００５６】
あるいは、図３（ｃ）のＧＣＰＷ伝送線４９０の三次元ビューが図３（ｄ）に示されている。図３（ｃ）に示されるように、ＲＤＬ４８０は装置３０１中に含まれ、マイクロバンプ層で、マイクロバンプ線４８４と４８２に接続される。ＲＤＬ４８０と、接続されたマイクロバンプ線４８４と４８２、および、絶縁層により、ＲＤＬ４８０から分離されるマイクロバンプ線４７０は、ＧＣＰＷ伝送線４９０を形成し、ＲＤＬ４８０とマイクロバンプ線４８４と４８２はグランドプレーンであるが、マイクロバンプ線４７０は信号伝送線である。ＲＤＬ４８０は、ひとつ、または、複数の開放スロット２８１を含む。開放スロット２８１は、波動を遅くし、ＲＤＬ４８０に必要な長さを減少させて、所望のパフォーマンスを達成する。図１（ｄ）で示される３個の開放スロットではなく、一つの開放スロットだけ、または、任意の数量の開放スロットを有する。図３（ｄ）の各構成要素の詳細は、図１（ａ）、図２（ａ）、および、図３（ａ）に記載のものと実質上同じである。
【００５７】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【符号の説明】
【００５８】
１００  半導体装置パッケージ、２８１、２８２、２８３  開放スロット、３０１  装置、３０２  基板、３０３  スルービア、３１１  誘電体層、３２１  コンタクトパッド、３４１  パッシべーション層、３６１、３７１  絶縁層、３９０  ＵＢＭ線、３９１  ＵＢＭパッド、４７０、４８２、４８４  マイクロバンプ線、４７１  はんだバンプ、４７３  Ｎｉ層、４７５  銅層、４８０、４８０１、４８９  ＲＤＬ、４８１、４８０２  ＲＤＬ、４８３  ビア、４８５  マイクロバンプ、４９０  伝送線、５７１  アンダーフィル、６０１  ダイ、６０３  コネクタ。
【図１（ａ）】
0006297126.tif 000002
【図１（ｂ）】
0006297126.tif 000003
【図１（ｃ）】
0006297126.tif 000004
【図１（ｄ）】
0006297126.tif 000005
【図１（ｅ）】
0006297126.tif 000006
【図１（ｆ）】
0006297126.tif 000007
【図２（ａ）】
0006297126.tif 000008
【図２（ｂ）】
0006297126.tif 000009
【図２（ｃ）】
0006297126.tif 000010
【図２（ｄ）】
0006297126.tif 000011
【図２（ｅ）】
0006297126.tif 000012
【図３（ａ）】
0006297126.tif 000013
【図３（ｂ）】
0006297126.tif 000014
【図３（ｃ）】
0006297126.tif 000015
【図３（ｄ）】
0006297126.tif 000016