(57)【特許請求の範囲】
【請求項１】
クレストファクタ低減（ＣＦＲ）フィルタを演算する方法であって、
入力信号を受信することと、
選択可能な長さのウィンドウを選択することと、
選択されたウィンドウ内の入力信号に対して高速フーリエ変換（ＦＦＴ）を演算することと、
演算されたＦＦＴの結果の振幅二乗（ｍａｇｎｉｔｕｄｅ  ｓｑｕａｒｅ）を演算することと、
選択可能な数のサンプルを用いて振幅二乗の平均を演算することと、
前記平均振幅二乗の二乗根を演算することと、
前記二乗根の逆ＦＦＴを演算することと、
前記逆ＦＦＴの結果を正規化してＣＦＲ相殺パルスを生成することと、
前記ＣＦＲ相殺パルスを前記入力信号に適用することと、
を含む、方法。
【請求項２】
請求項１に記載の方法であって、
前記振幅二乗の平均を演算することが、２の整数乗に等しい前記選択可能な数のサンプルを用いる、方法。
【請求項３】
クレストファクタ低減（ＣＦＲ）フィルタを演算する方法であって、
複数の入力信号のストリームを受信する工程と、
入力信号の各ストリームのためのＣＦＲ相殺パルスを独立して演算することと、
前記入力信号のノイズレベルの変化を許容するために複数のＣＦＲ相殺パルスをスケーリングする工程と、
前記複数のスケーリングされた相殺パルスを組み合わせる工程と、
入力信号の各ストリームのＰＳＤ（パワースペクトル密度）を演算する工程であって、
時間ドメインウィンドウをデータの１つのブロックに周期的に適用することと、
前記ウィンドウに対してＦＦＴ（高速フーリエ変換）を演算することと、
データの各ブロックの演算されたＦＦＴの結果の振幅二乗を演算することと、
複数のブロックにわたって前記振幅二乗を平均することと、
により、前記ＰＳＤを演算する工程と、
を含む、方法。
【請求項４】
請求項３に記載の方法であって、
入力信号の各ストリームのためのＣＦＲ相殺パルスを独立して演算することが、
入力信号の各ストリームを周波数補間して補間データを生成することと、
前記補間データの各ストリームを周波数シフトすることと、
次のように重み関数を適用することにより前記周波数シフトされたデータの周波数応答をシェーピングすることであって、
ａ＝［ａ１，ａ２，ａ３，・・・，ａＮ］
ｗ＝［ｗ１，ｗ２，ｗ３，・・・，ｗＮ］
ｏｕｔ＝［ａ１＊ｗ１，ａ２＊ｗ２，・・・，ａＮ＊ｗＮ］
ここで、ｗが重みベクトルであり、aがＰＳＤである、
前記シェーピングすることと、
前記周波数シェーピングされたデータの各ストリームの二乗根を演算することと、
前記二乗根データの各ストリームの逆ＦＦＴを演算することと、
逆ＦＦＴデータの各ストリームを利得調節することと、
を含む、方法。
【請求項５】
クレストファクタ低減（ＣＦＲ）フィルタを演算する方法であって、
複数の入力信号を受信することと、
複数のキャリアのための初期相殺パルスをストアすることと、
各キャリアの周波数位置をストアすることと、
前記初期相殺パルスを前記キャリアのストアされた周波数位置まで周波数シフトすることと、
前記入力信号の電力を動的に測定することと、
周波数シフトされた相殺パルスを対応する入力信号の動的に測定された電力によって利得調節することと、
前記利得調節された相殺パルスを合計することと、
前記合計された相殺パルスを正規化することと、
前記正規化された相殺パルスを前記入力信号に適用することと、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、デジタル信号処理（ＤＳＰ）装置及び方法に関連する。
【背景技術】
【０００２】
ＣＤＭＡ（符号分割多元接続）又はＯＦＤＭ（直交周波数分割多重）ベースの通信システムにおいて用いられるものなど、より高次の変調のワイヤレス信号は、高いピーク対平均電力比（ＰＡＲ）を有する。一層高い信号ピークはパワーアンプ（ＰＡ）を限界とさせ又は飽和させ得るため、一層高いピークは、その通信システムが、信号を送信するために用いられるＰＡを最適な電力レベルより低いレベルで動作させることを必要とする。通信システムのためのパワーアンプを一層ハードに及び一層効率的に駆動させるには、変調精度及びスペクトルマスク要件などの、信号の他の特性を保持しつつ、送信された信号のピーク対平均比が低減されるべきである。
【０００３】
デジタルＰＡＲ低減手法は、典型的に、時間ドメイン信号ピークを相殺するために信号にノイズを注入することにより、ＰＡＲを低減することに関与する。従来、信号に相殺ノイズを適用する前に相殺ノイズをスペクトルシェーピングするために有限インパルス応答（ＦＩＲ）フィルタが用いられている。そのように相殺ノイズをシェーピングすることにより、信号のスペクトル再成長が避けられる。ＦＩＲフィルタは、送信システムに典型的な合成マルチキャリア信号の瞬間スペクトルにマッチすべきであり、そうでない場合、信号ピーク及び相殺ノイズの時間ドメインプロファイル間のミスマッチが、ピーク相殺効率を低減し、スペクトル外放射を導入し得、そのため放射マスクが妨害され得る。
【０００４】
キャリア周波数の動的アロケーション又はキャリア電力の動的スケーリングを必要とするマルチキャリア通信信号は、空中で（on the fly）再演算及び更新もされるようにＦＩＲフィルタ係数を必要とする。ＬＴＥなどの動的信号では、キャリア電力は、１  ｍｓ程度の短いバーストにわたって広く変化し得る。相殺パルスの電力分配が信号スペクトルの電力分配にマッチするとき、最適なＰＡＲ低減が達成され得る。周波数ホッピングシーケンス又は電力変動の事前知識がない場合、通信信号にとって、新たなキャリア周波数アロケーションにマッチするための新たなＦＩＲフィルタ係数の推定は、非常にハードウェアに負荷がかかる問題となる。
【発明の概要】
【０００５】
パワーアンプ効率（クリップ及びフィルタなど）を改善するために用いられる従来のクレストファクタ低減手法は、信号ピークが減衰される一方で、全ての導入されたノイズが、キャリアスペクトルの下のみに入り、スペクトルマスク要件を乱さない（幾らかのＥＶＭ劣化はもたらすが隣接チャネル電力比（ＡＣＰＲ）劣化が少しかないか全くない）ことを確実にするように、特別に設計されたノイズを信号に導入することに依存する。
【０００６】
これを達成するため、信号スペクトル特性に正確にマッチするフィルタが、オフラインで設計され、クレストファクタ低減（ＣＦＲ）ハードウェアにストアされる。信号スペクトルが変化する場合、フィルタは、再設計される必要があり、さもないと、ＣＦＲは、信号がないスペクトルの位置に相殺ノイズを導入し得、スペクトルマスクを乱し得る。また、マルチキャリアシステムにおいて異なるキャリアの相対的な電力レベルが変わる場合、ＣＦＲフィルタは、各キャリア位置下に最適なノイズを付加するように再設計される必要がある（さもないと、低電力キャリアが、高電力キャリアより著しく高い量のエラーベクトル振幅（ＥＶＭ）劣化を有し得、システムバジェットを超え得、そのためＣＦＲを制限し得る）。
【０００７】
候補となる、異なる周波数及び電力レベルの組合せが多数ある場合、ハードウェアにおける各組合せのためにＣＦＲフィルタを事前演算すること及びストアすることは、非常に非効率的で高価となり得る。信号特性の変化の割合は、ＣＦＲフィルタをソフトウェア相互作用で更新することを不能とする。また、リピータなどの応用例において、信号特性の利用可能な任意の事前情報がない可能性がある。多くの電流生成基地局及びリピータシステムにおいて、これらの問題は、信号に適用され得るＣＦＲの量を制限する。
【０００８】
本発明において実装される解決策は、信号特性に基づいてハードウェアにおいてＣＦＲ相殺フィルタを自動で再推定するためのメカニズムを提供することによって、ＣＦＲ性能を現在の限界を超えて向上させることを助け得、リピータの場合、かなりのシステム利得に加え、以前は用いられ得なかったＣＦＲを用いることが可能となり得る。
【図面の簡単な説明】
【０００９】
【図１】通信信号のための信号処理ストリームのブロック図を示す。
【００１０】
【図２】本発明の種々の実施例に従って構成されるような種々のモードで動作することが可能な例示の信号プロセッサのブロック図を示す。
【００１１】
【図３】本発明の種々の実施例に従って構成されるような例示のマルチステージ信号プロセッサのブロック図を示す。
【００１２】
【図４】本発明の種々の実施例に従って構成されるような例示の信号処理方法のフローチャートを示す。
【００１３】
【図５】本発明の種々の実施例に従って構成されるような例示の信号処理方法のより詳細なフローチャートを示す。
【００１４】
【図６】本発明の代替の実施例を示す。
【発明を実施するための形態】
【００１５】
通信信号を処理するための典型的な信号処理システムを図１を参照して説明する。
【００１６】
複数のベースバンドプロセッサ１１０が、各々、デジタルベースバンド通信信号をつくる。各ベースバンド信号はデジタルアップコンバージョン回路１２０に渡され、デジタルアップコンバージョン回路１２０は、デジタルベースバンド信号をオーバーサンプリングされた信号に変換する。オーバーサンプリングされた信号はデジタルミキサ回路１３０に供給され、デジタルミキサ回路１３０は、オーバーサンプリングされた信号を単一の合成入力信号に組み合わせる。合成入力信号はクレストファクタ低減回路１４０に供給され、クレストファクタ低減回路１４０は、入力信号の平均電力に関連して信号ピークの幾つかを低減する。クレストファクタ低減回路１４０の出力は、デジタル事前歪み回路１５０に供給される。デジタル事前歪み回路１５０は、信号の送信効率を増大させるように信号を調整する。デジタル事前歪みされた信号は、デジタルアナログコンバータ回路１６０に供給される。デジタルアナログコンバータ回路１５０に供給されたアナログ信号は、ＲＦアップコンバージョン回路１７０に供給され、ＲＦアップコンバージョン回路１７０は、送信のためアナログ信号の周波数を調節する。アップコンバートされたアナログ信号はパワーアンプ１８０に供給され、パワーアンプ１８０は、トランスミッタ１９０による送信のため信号を増幅する。トランスミッタ１９０は、ワイヤレスに又は有線接続を介して、通信信号を送り得る。
【００１７】
例示のクレストファクタ低減回路１４０を、図２を参照して説明する。信号プロセッサ回路２００が、有限インパルス応答モードにおいて動作するように適合される。有限インパルス応答モードにおいて動作するとき、信号プロセッサ回路２００は、有限インパルス応答フィルタから得られる相殺パルス情報を用いる。このモード下の回路の例示のオペレーションをこれ以降に更に説明する。
【００１８】
信号プロセッサ回路２００の種々の要素を介してデータストリームが流れるように、入力信号２０６及び処理された入力信号２０７の処理タイミングを制御するために、信号プロセッサ回路２００において遅延回路２５０が提供される。この例では、遅延回路２５０は、マルチプレクサ２０５から、入力信号２０６及び処理された入力信号２０７情報を受信し、それらの信号を第２のプロセッサ要素２２５に及び減算回路２４９におけるアセンブラーに供給する。
【００１９】
信号プロセッサ回路２００は、入力信号２０６及び処理された入力信号２０７を受信するように適合されるマルチプレクサ２０５を含む。マルチプレクサ２０５は、説明されるハードウェアにより双方の信号が同時に処理され得るように、入力信号２０６及び処理された入力信号２０７を組み合わせる。例えば、第１のプロセッサ２１０が、入力信号２０６及び処理された入力信号２０７両方に関する情報を処理するために２つ又はそれ以上の処理ストリームを有する。第１のプロセッサ２１０は、入力信号２０６及び処理された入力信号２０７を受信するように適合され、増大された時間ドメイン精度でこれらの信号における信号ピークを識別するために２つ又はそれ以上のサンプリングレートで入力信号２０６及び処理された入力信号２０７を再サンプルするように適合される。第１のプロセッサ２１０はまた、入力信号２０６及び処理された入力信号２０７において識別された信号ピークのための信号ピーク位置情報を判定する。信号ピーク情報及び信号ピーク位置情報は、振幅判定回路２１５に渡される。振幅判定回路２１５は、信号ピークに対する振幅情報を判定するために第１のプロセッサ２１０に動作可能に結合される。種々のアプローチにおいて、振幅判定回路２１５は、当業界で既知である、ＣＯＲＤＩＣ回路又は乗算器回路を含み得る。
【００２０】
第２のプロセッサが、時間範囲における信号ピークを識別し、時間範囲における信号ピークのための利得比を提供する。図２の例において、第２のプロセッサは、２つのロジック要素２２０及び２２５を含む。第１のロジック要素２２０は、時間範囲における信号ピークを識別し、第２のロジック要素２２５は、時間範囲における信号ピークのための利得比を提供する。当業者であれば、第２のプロセッサ２２０及び２２５を含み、このような装置２００は、図２に示す例示により示されるような複数の物理的に別個の要素で構成され得ることを認識及び理解するであろう。しかし、この例示を、共有されたプラットフォームを介してこれらの要素の１つ又は複数がイネーブル及び実現され得る論理見方を含むように見ることも可能である。また、このような共有されたプラットフォームは、当業界で既知であるような完全に又は少なくとも部分的にプログラムされ得るプラットフォームを含み得ることも理解され得る。
【００２１】
メモリ回路２３０が、相殺パルス情報をストアするように、及び相殺パルス情報を入力信号ストリームに及び処理された入力信号ストリームに動的にアロケートするように適合される。アセンブラー２４０が、相殺パルス情報を、入力信号及び処理された入力信号と組み合わせるように適合される。
【００２２】
図３を参照すると、信号プロセッサ回路２００のためのハードウェアが、信号処理システムにおいて用いられるハードウェアの量を低減するために複数回用いられ得る。例えば、例示のクレスト低減ファクタ回路１４０に入る入力信号２０６は、図２のものなどの回路により第１のステージにおいて処理される。第１のステージにおいて処理された後、処理された入力信号３０７は、第２のステージにおいて再処理されるべく同じハードウェアを介して再循環され、それにより、処理された入力信号にまだ存在する付加的な信号ピークが低減される。処理された入力信号３０７が第２のステージにおいて信号プロセッサ回路２００により再処理された後、この二重に処理された信号３０６が、第２の信号プロセッサ回路２００に供給され得る。信号３０６はその後、付加的な信号ピークを低減するため本明細書に記載するような第３のステージにおいて処理される。第３のステージの後、三度処理された信号３０７は、第２の信号プロセッサ回路２００を介して再び送られ得る。この信号３０７はその後、第４のステージにおいて第４の時間の間処理される。従って、入力信号２０６が、複数のピーク信号を低減するために４回処理され得る一方、用いられるハードウェアの量は低減される。特定のシステムの要件にマッチするように、このマルチステージ処理プロセスに対する変形が成され得る。
【００２３】
このように構成され、ＰＡＲを低減するために信号ピークを低減するように通信信号を処理する信号プロセッサが、短い時間ウィンドウにおいて複数の信号ピークを補正することにより生じる過補正の尤度を低減するように制御され得る。
【００２４】
従来技術は、信号タイプの範囲が制限されることに対するこの問題に対処している（その場合、信号特性及びスペクトルマスク要件は、キャリア近辺のスペクトル漏れの制限される量が許容され得るようにされていた）。
【００２５】
その手法（ＣＦＲ相殺フィルタを形成するようにピーク近辺の信号をウィンドウすること）は、静的及びホッピングマルチキャリアＧＳＭ（global system for mobile communications）信号ではうまく機能する。信号における同様の周波数及び電力変動を呈するが一層タイトな近距離（close-in）スペクトルマスク要件を有する、ＣＤＭＡ及びＬＴＥ（ロングタームエボリューション）など、一層広い帯域信号に取り組むため、代替のアプローチが本発明において示される。
【００２６】
図４は、自動フィルタ生成のための基本的な図を示す。ハードウェア４０２において事前ＣＦＲ信号４０１のスナップショットが周期的にとられ、４０３においてその信号に対する高速フーリエ変換（ＦＦＴ）が成される。４０４において、平均化され変換された信号の振幅二乗（magnitude square）が演算される。４０５において、複数のこのようなブロックが共に平均化され、４０６において、その結果に二乗根オペレーションが実施される。その結果は逆ＦＦＴ（ＩＦＦＴ）エンジンにフィードされる４０７。その後、ＩＦＦＴ結果は正規化器に接続され４０８、正規化器は、時間ドメイン信号４０９を生成し、これはここでＣＦＲフィルタとして用いられ得る。
【００２７】
回路４０１〜４０５は、ＰＳＤ（パワースペクトル密度）計算の一例として機能する。ＰＳＤを計算するこの方法は、任意の他のＰＳＤ計算方法で置き換えられてもよい。
【００２８】
図５は、複数の入力ストリーム５０１〜５１０に対して動作する代替の実装を示す。工程５０２においてストリームのＰＳＤが計算され、その後、工程５０３における周波数補間、及び工程５０４における周波数シフトが続く。入力ストリームのタイプに基づいて、補間及び周波数シフトが要求され得る。ＣＤＭＡなどの幾つかの入力信号は、一層シャープな周波数応答を必要とし、工程５０５は、次のように重み係数を適用することにより、必要とされる周波数ドメインシェーピングを実施する。
ａ＝［ａ１，ａ２，ａ３，・・・，ａＮ］
ｗ＝［ｗ１，ｗ２，ｗ３，・・・，ｗＮ］
ｏｕｔ＝［ａ１＊ｗ１，ａ２＊ｗ２，・・・，ａＮ＊ｗＮ］
ここで、ｗは重みベクトルである。
【００２９】
工程５０６において信号の二乗根が計算される。周波数ドメイン処理ブロック５０３、５０４、及び５０５は、二乗根演算５０６の前に置かれても後ろに置かれてもよい。工程５０７において逆ＦＦＴが演算される。
【００３０】
逆ＦＦＴ工程の出力は、工程５０８〜５１８において利得調節され、その後、工程５１９において共に合計され、工程５２０において正規化される。信号の異なるＥＶＭ要件に適合するように、個別のストリームに対し利得重みが実施される。一例として、ＣＤＭＡは一層低いＥＶＭを必要とし、ＬＴＥは一層高いＥＶＭを必要とする。従って、同じパワーアンプ及びアンテナを介して処理されるとき、利得は、ＣＤＭＡに対してスケールアップ及びＬＴＥに対してスケールダウンされる必要がある。
【００３１】
図６は、本発明の代替の実施例を示す。各キャリアに対するベース相殺パルスは、各ストリームに対してブロック６０１にストアされる。相殺パルスはその後、各キャリアのストアされた周波数位置まで周波数シフトされる。周波数シフトされたストリームはその後、乗算器６０４において、各キャリアの動的に計算された電力振幅の二乗根で乗算され、その結果がブロック６０６において合計される。ブロック６０４の結果はその後正規化されて、正しい相殺パルスがもたらされる。
【００３２】
これらのアルゴリズムは、ハードウェアに組み込まれ得、信号ダイナミクスによって決められる程度に速いレートでＣＦＲフィルタを再推定（及びそれをデータパスに更新）し得る。例えば、ＬＴＥでは、１００  μｍの更新レートで十分であり得る。更新レートは、その実装の必要とされるハードウェアコストでトレードオフされ得る。異なる信号タイプのＥＶＭ要件が異なる、混合モードシステム（例えば、ＬＴＥ＋ＣＤＭＡ）では、この解決策は、異なるキャリアグループに対して独立してＣＦＲフィルタを推定し得、その後、異なるキャリアタイプにおける異なるノイズレベルを許容するように組み合わせる前に、その結果をスケーリングする。本発明は、ＦＦＴ及びＩＦＦＴブロックのための最適なハードウェア実装となり得る、異なるフィルタ長さ及びウィンドウオプションをサポートし得る。
【００３３】
信号処理回路を、２つの信号ストリームを処理するように本明細書に記載したが、このような回路は１つ又は複数のストリームを処理するように改変され得る。
【００３４】
当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。
【図１】
0006393688.tif 000002
【図２】
0006393688.tif 000003
【図３】
0006393688.tif 000004
【図４】
0006393688.tif 000005
【図５】
0006393688.tif 000006
【図６】
0006393688.tif 000007