(57)【特許請求の範囲】
【請求項１】
電源とグランド間に直列に接続されたハイサイドドライバ装着部及びローサイドドライバ装着部と、
前記ハイサイドドライバ装着部またはローサイドドライバ装着部のいずれか一方に駆動素子が装着された場合に、装着された駆動素子に駆動信号を出力する制御部と、
前記ハイサイドドライバ装着部と前記ローサイドドライバ装着部の中間接続点より導出され、負荷が接続される接続端子と、を備え、
前記駆動素子はＦＥＴであり、
前記制御部には、前記ローサイドドライバ装着部に前記ＦＥＴが装着された場合に、前記ＦＥＴのソース側の電圧が第１のジャンパーチップを介して入力され、前記ＦＥＴのドレイン側の電圧が第２のジャンパーチップを介して入力される負荷駆動装置。
【請求項２】
請求項１に記載の負荷駆動装置において、
前記制御部は、前記ＦＥＴのソース側の電圧と前記ＦＥＴのドレイン側の電圧に基づいて、前記接続端子の接続状態を診断する負荷駆動装置。
【請求項３】
電源とグランド間に直列に接続されたハイサイドドライバ装着部及びローサイドドライバ装着部と、
前記ハイサイドドライバ装着部またはローサイドドライバ装着部のいずれか一方に駆動素子が装着された場合に、装着された駆動素子に駆動信号を出力する制御部と、
前記ハイサイドドライバ装着部と前記ローサイドドライバ装着部の中間接続点より導出され、負荷が接続される接続端子と、を備え、
前記駆動素子はＦＥＴであり、
前記制御部には、前記ハイサイドドライバ装着部に前記ＦＥＴが装着された場合に、前記ＦＥＴのソース側の電圧が第３のジャンパーチップを介して入力され、前記ＦＥＴのドレイン側の電圧が第４のジャンパーチップを介して入力される負荷駆動装置。
【請求項４】
請求項３に記載の負荷駆動装置において、
前記制御部は、前記ＦＥＴのソース側の電圧と前記ＦＥＴのドレイン側の電圧に基づいて、前記接続端子の接続状態を診断する負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動装置に関する。
【背景技術】
【０００２】
自動車に用いられる負荷駆動装置として、電源側に接続された負荷を駆動するローサイドドライバと、グランド側に接続された負荷を駆動するハイサイドドライバとを備えた構成が一般的である。そして、ローサイドドライバとハイサイドドライバの双方が動作するプッシュプルドライバモードと、ローサイドドライバのみが動作するローサイドドライバーモードを切り替える構成が考えられている（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４０３３７９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した、特許文献１に記載の装置を用いた場合、ローサイドドライバとハイサイドドライバの回路構成が複雑になる欠点があった。
【課題を解決するための手段】
【０００５】
本発明による負荷駆動装置は、電源とグランド間に直列に接続されたハイサイドドライ
バ装着部及びローサイドドライバ装着部と、ハイサイドドライバ装着部またはローサイド
ドライバ装着部のいずれか一方に駆動素子が装着された場合に、装着された駆動素子に駆
動信号を出力する制御部と、ハイサイドドライバ装着部とローサイドドライバ装着部の中
間接続点より導出され、負荷が接続される接続端子と、を備え、前記駆動素子はＦＥＴであり、前記制御部には、前記ローサイドドライバ装着部に前記ＦＥＴが装着された場合に、前記ＦＥＴのソース側の電圧が第１のジャンパーチップを介して入力され、前記ＦＥＴのドレイン側の電圧が第２のジャンパーチップを介して入力される。
本発明による負荷駆動装置は、電源とグランド間に直列に接続されたハイサイドドライバ装着部及びローサイドドライバ装着部と、前記ハイサイドドライバ装着部またはローサイドドライバ装着部のいずれか一方に駆動素子が装着された場合に、装着された駆動素子に駆動信号を出力する制御部と、前記ハイサイドドライバ装着部と前記ローサイドドライバ装着部の中間接続点より導出され、負荷が接続される接続端子と、を備え、前記駆動素子はＦＥＴであり、前記制御部には、前記ハイサイドドライバ装着部に前記ＦＥＴが装着された場合に、前記ＦＥＴのソース側の電圧が第３のジャンパーチップを介して入力され、前記ＦＥＴのドレイン側の電圧が第４のジャンパーチップを介して入力される。
【発明の効果】
【０００６】
本発明の負荷駆動装置によれば、簡単な構成によりローサイドドライバまたはハイサイドドライバとして用いることが可能となる。
【図面の簡単な説明】
【０００７】
【図１】負荷駆動装置の回路構成図である。
【図２】ローサイドドライバを有効にした負荷駆動装置の回路構成図である。
【図３】ローサイドドライバにおけるプリドライバ回路の診断を示す表である。
【図４】ハイサイドドライバを有効にした負荷駆動装置の回路構成図である。
【図５】ハイサイドドライバにおけるプリドライバ回路の診断を示す表である。
【発明を実施するための形態】
【０００８】
図１は、本実施形態における負荷駆動装置１００の回路構成図である。負荷駆動装置１００は、基板上に後述する回路部品が配置され、負荷が接続される接続端子１０１を備えている。基板上にはマイクロコンピュータ１０２が設けられ、プリドライバ回路１０３へドライバ駆動命令を出力する。プリドライバ回路１０３は、後述する駆動素子へ駆動信号を出力すると共に、接続端子１０１のコネクタピンの異常状態の診断を行う。異常が発生した場合、プリドライバ回路１０３は、その診断結果をマイクロコンピュータ１０２へ通知する。
【０００９】
基板上の電源ＶとグランドＧＮＤとの間に直列に、ハイサイドドライバ装着部１０４とローサイドドライバ装着部１０５が設けられている。ハイサイドドライバ装着部１０４またはローサイドドライバ装着部１０５には、駆動素子であるＦＥＴ（Field effect transistor）が装着される。この実施形態ではＦＥＴとして、Ｎ型チャネルＭＯＳＦＥＴが使用される。プリドライバ回路１０３からの駆動信号は抵抗１０６を介してハイサイドドライバ装着部１０４とローサイドドライバ装着部１０５へ入力される。駆動信号は、ハイサイドドライバ装着部１０４またはローサイドドライバ装着部１０５にＦＥＴが装着された場合にＦＥＴのゲート端子へ入力される。
【００１０】
１０８〜１１１はジャンパーチップである。ジャンパーチップ１０８は、電源Ｖとハイサイドドライバ装着部１０４のドレイン端子との接続線に一端が接続され、他端はプリドライバ回路１０３へ接続される。ジャンパーチップ１０９は、ハイサイドドライバ装着部１０４のソース端子とローサイドドライバ装着部１０５のドレイン端子との接続線に一端が接続され、他端はプリドライバ回路１０３へ接続される。ジャンパーチップ１１０は、ハイサイドドライバ装着部１０４のソース端子とローサイドドライバ装着部１０５のドレイン端子との接続線に一端が接続され、他端はプリドライバ回路１０３へ接続される。ジャンパーチップ１１１は、グランドＧＮＤとローサイドドライバ装着部１０５のソース端子との接続線に一端が接続され、他端はプリドライバ回路１０３へ接続される。
【００１１】
抵抗１０７は、ローサイドドライバ装着部１０５のゲート端子に一端が接続され、他端はジャンパーチップ１１０とプリドライバ回路１０３との接続線へ接続される。
【００１２】
図２は、ローサイドドライバを有効にした負荷駆動装置１００の回路構成図である。この場合は、ローサイドドライバ装着部１０５にＦＥＴ１０５ａを装着し、負荷１１２ａの一端をコネクタピンを介して接続端子１０１に、負荷１１２ａの他端を車両の電源側に接続する。更に、ジャンパーチップ１０８及び１１０を非実装にする。ハイサイドドライバ装着部１０４はＦＥＴを非装着状態とする。
【００１３】
次に、図２を参照して、ローサイドドライバを有効にした負荷駆動装置１００を用いて負荷１１２ａを駆動する場合の動作を説明する。
【００１４】
マイクロコンピュータ１０２は、マイクロコンピュータ１０２の出力ポートからプリドライバ回路１０３へドライバ駆動命令を出力する。プリドライバ回路１０３は内部にチャージポンプ回路を備えており、マイクロコンピュータ１０２からのドライバ駆動命令に応じて、ＦＥＴ１０５ａのゲート端子に駆動信号を出力することにより、ＦＥＴ１０５ａをＯＮする。この駆動信号の電圧は、ジャンパーチップ１０９を経由して入力されているＦＥＴ１０５ａのドレイン電圧と、ジャンパーチップ１１１を経由して入力されているＦＥＴ１０５ａのソース電圧とをプリドライバ回路１０３が検出してＦＥＴ１０５ａをＯＮできる電圧を決定する。
【００１５】
ＦＥＴ１０５ａがＯＮされると、接続端子１０１に接続されている負荷１１２ａが駆動される。この時、プリドライバ回路１０３には、ジャンパーチップ１０９を経由してＦＥＴ１０５ａのドレイン電圧が、ジャンパーチップ１１１を経由してＦＥＴ１０５ａのソース電圧が入力されている。プリドライバ回路１０３は、ドレイン・ソース間の電圧、及びドレイン電圧をモニタすることにより、接続端子１０１のコネクタピンがＶＢショート、ＧＮＤショート、負荷オープンしているか等の異常状態の診断を行う。
【００１６】
図３はローサイドドライバにおけるプリドライバ回路１０３の診断を示す表である。ＦＥＴ１０５ａがＯＮの時、ドレイン・ソース間の電圧が正常（Ｌｏｗ）であり、且つ、ドレイン電圧がＬｏｗであれば、コネクタピンは正常と診断する。ＦＥＴ１０５ａがＯＮの時、ドレイン・ソース間の電圧が異常（Ｈｉｇｈ）であり、且つ、ドレイン電圧が異常（Ｈｉｇｈ）であれば、コネクタピンはＶＢショート（電源Ｖ側にショート）と診断する。ＦＥＴ１０５ａがＯＦＦの時、ドレイン電圧がＨｉｇｈであれば、コネクタピンは正常と診断する。ＦＥＴ１０５ａがＯＦＦの時、ドレイン電圧がＬｏｗであれば、コネクタピンはＧＮＤショートと診断する。ＦＥＴ１０５ａがＯＦＦの時、ドレイン電圧が中間電位であれば、コネクタピンは負荷ＯＰＥＮ（負荷１１２ａに未接続）と診断する。これらの診断結果はマイクロコンピュータ１０２へ通知される。
【００１７】
本実施形態では、ジャンパーチップ１０９、１１１を、大電流が流れる信号ラインに配置するのではなく、診断用のモニタ信号ラインに配置している。これにより、定格電力が小さい信号切替用のジャンパーチップを採用することができ、負荷駆動装置１００の小型化、コスト低減が可能となる。
【００１８】
図４は、ハイサイドドライバを有効にした負荷駆動装置１００の回路構成図である。この場合は、ハイサイドドライバ装着部１０４にＦＥＴ１０４ｂを装着し、負荷１１２ｂの一端をコネクタピンを介して接続端子１０１に、負荷１１２ｂの他端を車両のグランド側に接続する。更に、ジャンパーチップ１０９及び１１１を非実装にする。ローサイドドライバ装着部１０５はＦＥＴを非装着状態とする。
【００１９】
次に、図４を参照して、ハイサイドドライバを有効にした負荷駆動装置１００を用いて負荷１１２ｂを駆動する場合の動作を説明する。
【００２０】
マイクロコンピュータ１０２は、マイクロコンピュータ１０２の出力ポートからプリドライバ回路１０３へドライバ駆動命令を出力する。プリドライバ回路１０３は内部にチャージポンプ回路を備えており、マイクロコンピュータ１０２からのドライバ駆動命令に応じて、ＦＥＴ１０４ｂのゲート端子に駆動信号を出力することにより、ＦＥＴ１０４ｂをＯＮする。この駆動信号の電圧は、ジャンパーチップ１０８を経由して入力されているＦＥＴ１０４ｂのドレイン電圧と、ジャンパーチップ１１０を経由して入力されているＦＥＴ１０４ｂのソース電圧とをプリドライバ回路１０３が検出してＦＥＴ１０４ｂをＯＮできる電圧を決定する。
【００２１】
ＦＥＴ１０４ｂがＯＮされると、接続端子１０１に接続されている負荷１１２ｂが駆動される。この時、プリドライバ回路１０３には、ジャンパーチップ１０８を経由してＦＥＴ１０４ｂのドレイン電圧が、ジャンパーチップ１１０を経由してＦＥＴ１０４ｂのソース電圧が入力されている。プリドライバ回路１０３は、ドレイン・ソース間の電圧、及びドレイン電圧をモニタすることにより、接続端子１０１のコネクタピンがＶＢショート、ＧＮＤショート、負荷オープン（負荷１１２ｂに未接続）しているか等の異常状態の診断を行う。
【００２２】
図５はハイサイドドライバにおけるプリドライバ回路１０３の診断を示す表である。ＦＥＴ１０４ｂがＯＮの時、ドレイン・ソース間の電圧が正常（Ｌｏｗ）であり、且つ、ドレイン電圧がＨｉｇｈであれば、コネクタピンは正常と診断する。ＦＥＴ１０４ｂがＯＮの時、ドレイン・ソース間の電圧が異常（Ｈｉｇｈ）であり、且つ、ドレイン電圧が異常（Ｌｏｗ）であれば、コネクタピンはＧＮＤショートと診断する。ＦＥＴ１０４ｂがＯＦＦの時、ドレイン電圧がＨｉｇｈであれば、コネクタピンはＶＢショート（電源Ｖ側にショート）と診断する。ＦＥＴ１０４ｂがＯＦＦの時、ドレイン電圧がＬｏｗであれば、コネクタピンは正常と診断する。ＦＥＴ１０４ｂがＯＦＦの時、ドレイン電圧が中間電位であれば、コネクタピンは負荷ＯＰＥＮと診断する。これらの診断結果はマイクロコンピュータ１０２へ通知される。
【００２３】
本実施形態では、ジャンパーチップ１０８、１１０を、大電流が流れる信号ラインに配置するのではなく、診断用のモニタ信号ラインに配置している。これにより、定格電力が小さい信号切替用のジャンパーチップを採用することができ、負荷駆動装置１００の小型化、コスト低減が可能となる。
【００２４】
また本実施形態では、負荷駆動装置１００は、ハイサイドドライバ若しくはローサイドドライバとして負荷が接続される接続端子を共通にしているので、接続端子数及びマイクロコンピュータ１０２の出力ポート数を必要最小限に抑えることができる。
【００２５】
以上説明した実施形態によれば、次の作用効果が得られる。
（１）負荷駆動装置１００は、電源とグランド間に直列に接続されたハイサイドドライバ装着部１０４及びローサイドドライバ装着部１０５と、ハイサイドドライバ装着部１０４またはローサイドドライバ装着部１０５のいずれか一方に駆動素子ＦＥＴが装着された場合に、装着された駆動素子ＦＥＴに駆動信号を出力するマイクロコンピュータ１０２及びプリドライバ回路１０３と、ハイサイドドライバ装着部１０４とローサイドドライバ装着部１０５の中間接続点より導出され、負荷が接続される接続端子１０１と、を備える。これにより、簡単な構成によりローサイドドライバまたはハイサイドドライバとして用いることが可能となる。
【００２６】
（変形例）
本発明は、以上説明した実施形態を次のように変形して実施することができる。
（１）負荷駆動装置１００は、ローサイドドライバ若しくはハイサイドドライバとして用いる接続端子１０１が１つの場合を示したが、接続端子は複数あってもよい。この場合、各接続端子に対応して上記実施形態で説明した、ハイサイドドライバ装着部１０４、ローサイドドライバ装着部１０５、ジャンパーチップ１０８〜１１１等よりなる回路構成を備えるものとする。
【００２７】
本発明は、上記の実施形態に限定されるものではなく、本発明の特徴を損なわない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。
【符号の説明】
【００２８】
１００  負荷駆動装置
１０１  接続端子
１０２  マイクロコンピュータ
１０３  プリドライバ回路
１０４  ハイサイドドライバ装着部
１０５  ローサイドドライバ装着部
１０８〜１１１  ジャンパーチップ
１０６〜１０７  抵抗
１０４ｂ、１０５ａ  ＦＥＴ
１１２ａ、１１２ｂ  負荷
【図１】
0006392173.tif 000002
【図２】
0006392173.tif 000003
【図３】
0006392173.tif 000004
【図４】
0006392173.tif 000005
【図５】
0006392173.tif 000006