(57)【特許請求の範囲】
【請求項１】
電力制御用スイッチング素子の駆動回路において、
前記電力制御用スイッチング素子をオン状態又はオフ状態に制御するように、前記電力制御用スイッチング素子に接続されるドライバ回路部；
前記電力制御用スイッチング素子及び前記ドライバ回路部に接続され、前記ドライバ回路部に前記電力制御用スイッチング素子に対するオン又はオフの制御信号を伝達したり、前記電力制御用スイッチング素子のオン状態又はオフ状態を検出した監視信号を提供する第１ロジックデバイス；
前記電力制御用スイッチング素子及び前記第１ロジックデバイスに接続され、前記第１ロジックデバイスに前記電力制御用スイッチング素子に対するオン又はオフの制御信号を伝達したり、前記電力制御用スイッチング素子のオン状態又はオフ状態を検出した監視信号を提供する第２ロジックデバイス；及び
前記第１ロジックデバイスと前記第２ロジックデバイスに接続され、前記第１ロジックデバイスと前記第２ロジックデバイスのうち少なくともいずれか一方に、前記電力制御用スイッチング素子に対するオン又はオフの制御コマンド信号を提供する制御部；
を含み、
前記制御部は、前記第１ロジックデバイス及び前記第２ロジックデバイスから受信した監視信号に基づいて、前記第１ロジックデバイス又は前記第２ロジックデバイスの少なくとも一方の異常状態を判定する電力制御用スイッチング素子の駆動回路。
【請求項２】
前記ドライバ回路部は、
前記電力制御用スイッチング素子をオン又はオフ制御するように共通の前記電力制御用スイッチング素子に重複して接続される複数のドライバ回路を含む、請求項１に記載の電力制御用スイッチング素子の駆動回路。
【請求項３】
前記第１ロジックデバイスと前記第２ロジックデバイスは、前記電力制御用スイッチング素子のオン状態又はオフ状態を検出した監視信号を受信するために、前記電力制御用スイッチング素子のゲートとコレクタに接続される、請求項１に記載の電力制御用スイッチング素子の駆動回路。
【請求項４】
前記第２ロジックデバイスと前記電力制御用スイッチング素子の前記ゲートとの間、前記第２ロジックデバイスと前記電力制御用スイッチング素子の前記コレクタとの間、及び前記第１ロジックデバイスと前記電力制御用スイッチング素子の前記ゲートとの間にそれぞれ接続され、前記監視信号の電圧レベルを下げるレベルダウンシフターをさらに含む、請求項３に記載の電力制御用スイッチング素子の駆動回路。
【請求項５】
前記制御部は、
前記第１ロジックデバイスと前記第２ロジックデバイスからそれぞれ受信した前記電力制御用スイッチング素子のオン状態又はオフ状態の監視信号が互いに異なる場合、前記第１ロジックデバイスと前記第２ロジックデバイスのいずれか一方に異常があると判定する、請求項１に記載の電力制御用スイッチング素子の駆動回路。
【請求項６】
前記制御部は、前記オン又はオフの制御コマンド信号と、前記第１ロジックデバイスと前記第２ロジックデバイスからそれぞれ受信した前記電力制御用スイッチング素子のオン状態又はオフ状態の監視信号に基づいて、前記第１ロジックデバイスと前記第２ロジックデバイスのうち異常が発生したロジックデバイスを特定する、請求項１に記載の電力制御用スイッチング素子の駆動回路。
【請求項７】
前記第１ロジックデバイスと前記第２ロジックデバイスは、それぞれＦＰＧＡ、ＭＣＵ、ＣＰＬＤ及びＡＳＩＣのいずれか一つから構成される、請求項１に記載の電力制御用スイッチング素子の駆動回路。
【請求項８】
前記レベルダウンシフターは、
抵抗レール、比較器、演算増幅器のうちいずれか一つから構成される、請求項４に記載の電力制御用スイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力制御用スイッチング素子の駆動回路に関し、特にオン/オフ駆動と状態監視の信頼性を向上させることができる電力制御用スイッチング素子の駆動回路に関するものである。
【背景技術】
【０００２】
交流モータに供給される電力の制御のために交流を直流に変換し、直流をインバータによって再び交流に変換するような電力変換又は電力制御用として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉ−ｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のような電力制御用半導体スイッチング素子が使用される。
【０００３】
本発明は、このような電力制御用半導体スイッチング素子の駆動回路に関するものである。
【０００４】
このような電力制御用半導体スイッチング素子の駆動回路において、従来技術を図１を参照して説明すると、次の通りである。
図示されているように、従来技術による電力制御用半導体スイッチング素子の駆動回路は、ドライバ（Ｄｒｉｖｅｒ）回路部２０と制御回路１０を含むように構成される。
【０００５】
図１において符号３０は駆動回路のオン（ＯＮ）又はオフ（ＯＦＦ）駆動対象である半導体スイッチング素子（以下、スイッチング素子と略称する）である。
スイッチング素子３０は、代表的に上述したようなＩＧＢＴやＭＯＳＦＥＴで構成され得る。
【０００６】
スイッチング素子３０は、エミッタ（Ｅｍｉｔｔｅｒ）３０ｂとゲート（Ｇａｔｅ）３０ａ、及びコレクタ（Ｃｏｌｌｅｃｔｏｒ）３０ｃを有することができ、エミッタ３０ｂとゲート３０ａ間の電圧差に応じてオン又はオフされる。例えばエミッタ３０ｂとゲート３０ａ間の電圧差が１２−２０ボルト（Ｖ）のときにスイッチング素子３０はオンされ、エミッタ３０ｂとゲート３０ａ間の電圧差が０−１１ボルト（Ｖ）のときにスイッチング素子３０はオフされる。
また、スイッチング素子３０がオン状態のときにエミッタ３０ｂとコレクタ３０ｃ間の電圧差はオフ状態の十〜数十ボルトの電圧から２−３ボルト（Ｖ）に低くなるため、コレクタ電圧を検出することによりスイッチング素子３０がオン状態であるか否かを判定することができる。ただし、エミッタ３０ｂとコレクタ３０ｃ間に流れる電流量に応じて、エミッタ３０ｂとコレクタ３０ｃ間の電圧差の変動があり得る。
【０００７】
ドライバ回路部２０は、スイッチング素子３０のゲート３０ａ及びコレクタ３０ｃに接続され、ゲート３０ａに駆動信号を出力してスイッチング素子３０をオン状態に駆動したり、該駆動信号の出力を停止してスイッチング素子３０をオフ状態にする回路部である。ここで、駆動信号は、例えば数アンペア（Ａ）程度の電流信号、又は、例えば十〜数十ボルト（Ｖ）の電圧信号とすることができる。
ドライバ回路部２０は駆動信号を抜き出す集積回路から構成され得る。
ドライバ回路部２０は、スイッチング素子３０のコレクタ電圧値を示す電圧検出信号をスイッチング素子３０のコレクタ３０ｃから受信することができる。
【０００８】
符号４０ａは、電圧検出信号をドライバ回路部２０に伝達する伝達側回路を指し示す。
図１において、符号４０は伝達側回路４０ａの電圧がスイッチング素子３０のコレクタ３０ｃの電圧よりも高いときにターンオン（ｔｕｒｎ  ｏｎ）される伝達側回路４０ａの保護用ダイオードを指し示す。
また、ドライバ回路部２０は、スイッチング素子３０のコレクタ３０ｃから受信した電圧検出信号によるコレクタ電圧値とドライバ回路部２０の状態を示す監視信号を制御回路１０に提供する。そして、図１において、ドライバ回路部２０と制御回路１０間の左方向を指し示す矢印が監視信号の伝達を示す。
【０００９】
制御回路１０は、ドライバ回路部２０に接続され、ドライバ回路部２０にスイッチング素子３０のオン又はオフの制御コマンド信号を出力する。図１において、ドライバ回路部２０と制御回路１０間の右方向を指し示す矢印が、オン又はオフの制御コマンド信号の伝達を示す。
【００１０】
したがって、制御回路１０は、ドライバ回路部２０が提供する監視信号に基づいて、現在のスイッチング素子３０のオン/オフ状態とドライバ回路部２０の状態を判定することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、上述した従来技術による電力制御用半導体スイッチング素子の駆動回路は、１つのドライバ回路部２０だけでスイッチング素子３０の開閉駆動と状態監視を実行するものとして構成される。したがって、１つのドライバ回路部２０が焼けてしまう焼損などの故障が発生した時、スイッチング素子３０の開閉駆動と状態監視が両方とも不可能になる問題がある。
【００１２】
したがって、本発明は、上述した従来技術の問題点を解消するものであって、本発明の目的は、スイッチング素子の開閉駆動と状態監視のための構成を多重化して、スイッチング素子の開閉駆動と状態監視の動作信頼性を向上させることができる電力制御用スイッチング素子の駆動回路を提供することである。
【課題を解決するための手段】
【００１３】
上記本発明の目的は、電力制御用スイッチング素子の駆動回路において、
前記電力制御用スイッチング素子をオン状態又はオフ状態に制御するように、前記電力制御用スイッチング素子に接続されるドライバ回路部；
前記電力制御用スイッチング素子及び前記ドライバ回路部に接続され、前記ドライバ回路部に前記電力制御用スイッチング素子に対するオン又はオフの制御信号を伝達したり、前記電力制御用スイッチング素子のオン状態又はオフ状態を検出した監視信号を提供する第１ロジックデバイス（Ｌｏｇｉｃ Ｄｅｖｉｃｅ）；
前記電力制御用スイッチング素子及び前記第１ロジックデバイスに接続され、前記第１ロジックデバイスに前記電力制御用スイッチング素子に対するオン又はオフの制御信号を伝達したり、前記電力制御用スイッチング素子のオン状態又はオフ状態を検出した監視信号を提供する第２ロジックデバイス；及び
前記第１ロジックデバイスと前記第２ロジックデバイスに接続され、前記第１ロジックデバイスと前記第２ロジックデバイスのうち少なくともいずれか一方に、前記電力制御用スイッチング素子に対するオン又はオフの制御コマンド信号を提供する制御部；を含む電力制御用スイッチング素子の駆動回路を提供することによって達成され得る。
【００１４】
本発明の好ましい一態様によれば、前記ドライバ回路部は、前記電力制御用スイッチング素子をオン又はオフ制御するように共通の前記電力制御用スイッチング素子に重複して接続される複数のドライバ回路部を含む。
【００１５】
本発明の好ましい他の一態様によれば、前記第１ロジックデバイスと前記第２ロジックデバイスは、前記電力制御用スイッチング素子のオン状態又はオフ状態を検出した監視信号を受信するために、前記電力制御用スイッチング素子のゲートとコレクタに接続される。
【００１６】
本発明の好ましいさらなる他の一態様によれば、前記第２ロジックデバイスと前記電力制御用スイッチング素子のゲートとの間、前記第２ロジックデバイスと前記電力制御用スイッチング素子のコレクタとの間、及び前記第１ロジックデバイスと前記電力制御用スイッチング素子のゲートとの間にそれぞれ接続され、前記監視信号の電圧レベルを下げるレベルダウンシフター（Ｌｅｖｅｌ Ｄｏｗｎ Ｓｈｉｆｔｅｒ）をさらに含む。
【００１７】
本発明の好ましいさらなる他の一態様によれば、前記制御部は、前記第１ロジックデバイスと前記第２ロジックデバイスからそれぞれ受信した前記電力制御用スイッチング素子のオン状態又はオフ状態の監視信号が互いに異なる場合、前記第１ロジックデバイスと前記第２ロジックデバイスのうちいずれか一方に異常があるものと判定するように構成される。
【００１８】
本発明の好ましいさらなる他の一態様によれば、前記制御部は、前記オン又はオフの制御コマンド信号と、前記第１ロジックデバイスと前記第２ロジックデバイスからそれぞれ受信した前記電力制御用スイッチング素子のオン状態又はオフ状態の監視信号に基づいて、前記第１ロジックデバイスと前記第２ロジックデバイスのうち異常が発生したロジックデバイスを特定するように構成される。
【００１９】
本発明の好ましいさらなる他の一態様によれば、前記第１ロジックデバイスと前記第２ロジックデバイスは、それぞれＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＭＣＵ（Ｍｉｃｒｏ−Ｃｏｍｐｕｔｅｒ Ｕｎｉｔ）、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）とＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のいずれか一つから構成される。
【００２０】
本発明の好ましいさらなる他の一態様によれば、本発明に係る電力制御用スイッチング素子の駆動回路は、前記ドライバ回路部と前記電力制御用スイッチング素子のゲートとの間に接続され、前記電力制御用スイッチング素子をオン状態又はオフ状態に制御するためのゲート駆動信号を所定の電圧信号にする抵抗をさらに含む。
【００２１】
本発明の好ましいさらなる他の一態様によれば、前記レベルダウンシフターは、抵抗レール（Ｒｅｓｉｓｔｏｒ Ｒａｉｌ）、比較器、演算増幅器のうちいずれか一つから構成される。
【発明の効果】
【００２２】
本発明に係る電力制御用スイッチング素子の駆動回路は、ドライバ回路部と制御部との間に接続されてスイッチング素子のオン/オフ制御コマンド信号をドライバ回路部に伝達し、スイッチング素子のオン/オフ状態を監視して制御部に伝達するロジックデバイスを含み、該ロジックデバイスを複数の構成とすることにより、スイッチング素子のオン/オフ制御及び監視動作の信頼性を従来技術に比べて向上させることができる効果を提供することができる。
【００２３】
本発明に係る電力制御用スイッチング素子の駆動回路において、ドライバ回路部は複数のドライバ回路から構成されるため、いずれかのドライバ回路の故障発生時にもスイッチング素子のオン/オフ制御及び監視動作が不能な状態の発生を防止することができる効果を提供することができる。
【００２４】
本発明に係る電力制御用スイッチング素子の駆動回路において、第１ロジックデバイスと第２ロジックデバイスは、電力制御用スイッチング素子のゲートとコレクタに接続されるため、電力制御用スイッチング素子のゲート電圧とコレクタ電圧及びゲート電圧とコレクタ電圧の電圧差を検出することができ、演算することができるため、電力制御用スイッチング素子のオン/オフ状態を正確に判定することができる効果を提供することができる。
【００２５】
本発明に係る電力制御用スイッチング素子の駆動回路は、レベルダウンシフターをさらに含むため、監視信号の電圧レベルを第１ロジックデバイス及び第２ロジックデバイスの適切な入力電圧レベルに下げて提供することができる効果を提供することができる。
【００２６】
本発明に係る電力制御用スイッチング素子の駆動回路において、制御部は、制御部に含まれるロジック回路又は処理プログラムによって第１ロジックデバイスと第２ロジックデバイスからそれぞれ受信した電力制御用スイッチング素子のオン状態又はオフ状態の監視信号が互いに異なるとき、第１ロジックデバイスと第２ロジックデバイスのうちいずれか一方に異常があるものと判定するため、ロジックデバイスの正常状態を監視することができる効果を提供することができる。
【００２７】
本発明に係る電力制御用スイッチング素子の駆動回路において、制御部は、自身が出力したオン又はオフの制御コマンド信号のデータと、スイッチング素子のオン状態又はオフ状態の監視信号に基づいて、第１ロジックデバイスと第２ロジックデバイスのうち異常が発生したロジックデバイスを正確に特定することができる効果を提供することができる。
【００２８】
本発明に係る電力制御用スイッチング素子の駆動回路において、第１ロジックデバイスと第２ロジックデバイスは、それぞれＦＰＧＡ、ＭＣＵ、ＣＰＬＤ及びＡＳＩＣのうちいずれか一つから構成され得るため、ロジックデバイスを取捨選択して構成することができる効果を提供することができる。
【００２９】
本発明に係る電力制御用スイッチング素子の駆動回路は、ドライバ回路部とスイッチング素子のゲート間に接続される抵抗を含むため、ゲート駆動信号を所定の電圧信号にすることができる効果を提供することができる。
【００３０】
本発明に係る電力制御用スイッチング素子の駆動回路において、レベルダウンシフターは、抵抗レール（Ｒｅｓｉｓｔｏｒ Ｒａｉｌ）、比較器、演算増幅器のいずれかから構成されるため、レベルダウンシフターを取捨選択して構成することができる効果を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】従来技術に係る電力制御用スイッチング素子の駆動回路の構成を示すブロック図である。
【図２】本発明の好ましい一実施形態に係る電力制御用スイッチング素子の駆動回路の構成を示すブロック図である。
【図３】本発明の好ましい一実施形態に係る電力制御用スイッチング素子の駆動回路において、制御部のオン又はオフの制御コマンドとそれに伴うスイッチング素子のオン/オフ動作過程を示すフローチャートである。
【図４】本発明の好ましい一実施形態に係る電力制御用スイッチング素子の駆動回路において、スイッチング素子のオン状態又はオフ状態の判定動作及びロジックデバイスの異常（故障）発生判定の動作過程を示すフローチャートである。
【発明を実施するための形態】
【００３２】
上述した本発明の目的とそれを達成するための本発明の構成及びその作用効果は、添付の図２を参照した本発明の好ましい一実施形態に係る電力制御用スイッチング素子の駆動回路に関する以下の説明によってより明確に理解することができるだろう。
【００３３】
図２に示すように、本発明の好ましい一実施形態に係る電力制御用スイッチング素子（以下、単にスイッチング素子とも称する）５の駆動回路は、ドライバ（Ｄｒｉｖｅｒ）回路部４、第１ロジックデバイス２、第２ロジックデバイス３及び制御部１を含むように構成され得る。
図２において符号５は、例えばＩＧＢＴやＭＯＳＦＥＴで構成される電力制御用スイッチング素子を指し示し、ゲート５ａと、エミッタ５ｂ及びコレクタ５ｃを含む。
【００３４】
スイッチング素子５は、エミッタ５ｂとゲート５ａ間の電圧差に応じてオン又はオフされる。例えばエミッタ５ｂとゲート５ａ間の電圧差が１２−２０ボルト（Ｖ）のときにスイッチング素子５はオンされ、エミッタ５ｂとゲート５ａ間の電圧差が０−１１ボルト（Ｖ）のときにスイッチング素子５はオフされる。
また、スイッチング素子５がオン状態のとき、エミッタ５ｂとコレクタ５ｃ間の電圧差はオフ状態の十〜数十ボルトの電圧から２−３ボルト（Ｖ）に低くなるため、コレクタ電圧を検出することによりスイッチング素子５がオン状態である否かことを判定することができる。
【００３５】
好ましい実施形態によれば、スイッチング素子５のエミッタ５ｂは、回路の接地（Ｇｒｏｕｎｄ）又は印刷回路基板の接地に接続され得る。
また、好ましい実施形態によれば、スイッチング素子５のコレクタ５ｃの出力端（図２のコレクタ５ｃ右側）は、電力変換のための電源供給部又は電力スイッチングが必要な回路部（不図示）に接続され得る。
【００３６】
ドライバ回路部４は、スイッチング素子５をオン（ＯＮ）状態又はオフ（ＯＦＦ）状態に制御するように、スイッチング素子５に接続されてスイッチング素子５に駆動信号を提供する。
ここで、駆動信号は、例えば数アンペア（Ａ）程度の電流信号、又は、例えば十〜数十ボルト（Ｖ）の電圧信号とすることができる。
【００３７】
ドライバ回路部４は駆動信号を抜き出す集積回路から構成され得る。
本発明の好ましい一態様によれば、いずれかのドライバ回路の故障発生時にもスイッチング素子５のオン/オフ制御及び監視の動作が不能な状態の発生を防止することができる。そのために、ドライバ回路部４は複数のドライバ回路を含むように構成され、その複数のドライバ回路は一つの共通のスイッチング素子５に重複して並列に接続される。
本発明の好ましい一態様によれば、ドライバ回路部４とスイッチング素子５のゲート５ａとの間には、スイッチング素子５をオン状態又はオフ状態に制御するためのゲート駆動信号を所定の電圧信号にする抵抗が接続され得る。
【００３８】
第１ロジックデバイス２は、スイッチング素子５及びドライバ回路部４に接続され、ドライバ回路部４にスイッチング素子５に対するオン又はオフの制御信号を伝達したり、スイッチング素子５のオン状態又はオフ状態を検出した監視信号を提供する。
【００３９】
第２ロジックデバイス３は、スイッチング素子５及び第１ロジックデバイス２に接続され、第１ロジックデバイス２にスイッチング素子５に対するオン又はオフの制御信号を伝達したり、スイッチング素子５のオン状態又はオフ状態を検出した監視信号を提供する。
【００４０】
スイッチング素子５のオン状態又はオフ状態を検出した監視信号を受信するために、第１ロジックデバイス２と第２ロジックデバイス３は、それぞれスイッチング素子５のゲート５ａとコレクタ５ｃに接続される。
第１ロジックデバイス２と第２ロジックデバイス３は、それぞれＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＭＣＵ（Ｍｉｃｒｏ Ｃｏｍｐｕｔｅｒ Ｕｎｉｔ）、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）及びＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のうちいずれか一つから構成され得る。
【００４１】
本発明の好ましい一実施形態に係る電力制御用スイッチング素子５の駆動回路は、第１レベルダウンシフター（Ｌｅｖｅｌ Ｄｏｗｎ Ｓｈｉｆｔｅｒ）６ｂ、第２レベルダウンシフター６ａ及び第３レベルダウンシフター６ｃを含む。
第１レベルダウンシフター６ｂ、第２レベルダウンシフター６ａ及び第３レベルダウンシフター６ｃは、それぞれ、第２ロジックデバイス３とスイッチング素子５のゲート５ａとの間、第１ロジックデバイス２及び第２ロジックデバイス３とスイッチング素子５のコレクタ５ｃとの間、そして第１ロジックデバイス２とスイッチング素子５のゲート５ａとの間にそれぞれ接続され、監視信号の電圧レベルを下げる。つまり、第１レベルダウンシフター６ｂ、第２レベルダウンシフター６ａ及び第３レベルダウンシフター６ｃは、それぞれ監視信号の電圧レベルを第１ロジックデバイス２及び第２ロジックデバイス３の適正入力電圧レベルである、例えば３．３Ｖに下げて提供することができるようになる。
【００４２】
本発明の好ましい一態様によれば、第１レベルダウンシフター６ｂ、第２レベルダウンシフター６ａ及び第３レベルダウンシフター６ｃは、それぞれ抵抗レール（Ｒｅｓｉｓｔｏｒ Ｒａｉｌ）、比較器、演算増幅器（Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉｆｉｅｒ）のいずれかから構成され得る。
【００４３】
図２に示すように、第２レベルダウンシフター６ａとスイッチング素子５のコレクタ５ｃとの間には、監視信号の伝達経路側回路を保護するダイオード７が接続される。
スイッチング素子５のオン又はオフの状態を示すコレクタ電圧を第２ロジックデバイス３に伝達する監視信号の伝達経路、つまり、第２レベルダウンシフター６ａの出力端の電圧が電力制御用スイッチング素子５のコレクタ５ｃの電圧よりも高いとき、ダイオード７はターンオン（ｔｕｒｎ ｏｎ）される。そして、その逆の場合にはターンオフ（ｔｕｒｎ ｏｆｆ）され、その後段の第２レベルダウンシフター６ａと第２ロジックデバイス３と、制御部１を保護する。
【００４４】
制御部１は、第１ロジックデバイス２と第２ロジックデバイス３に接続され、第１ロジックデバイス２と第２ロジックデバイス３のうち少なくともいずれか一方にスイッチング素子５に対するオン又はオフの制御コマンド信号を提供することができる。
また、制御部１は、第１ロジックデバイス２と第２ロジックデバイス３からの監視信号に基づいて、第１ロジックデバイス２と第２ロジックデバイス３のうち少なくともいずれか一方の異常状態を判定することができる。
【００４５】
制御部１は、一実施形態によれば、処理プログラムに基づいて演算又は処理を実行する中央処理装置と処理プログラム、基準値、演算処理の値を格納するメモリを含むマイクロコンピュータから構成され得る。
制御部１は、第１ロジックデバイス２と第２ロジックデバイス３からそれぞれ受信したスイッチング素子５のオン状態又はオフ状態の監視信号が互いに異なる場合、第１ロジックデバイス２と第２ロジックデバイス３のいずれか一方に異常があるものと判定するように構成され得る。そのために、制御部１はその論理決定のための論理回路から構成されることができ、中央処理装置が処理プログラムをメモリから読み込んで、当該処理プログラムに基づいて２つの監視信号を比較して判定するように構成されることができる。
【００４６】
制御部１は、オン又はオフの制御コマンド信号と、第１ロジックデバイス２と第２ロジックデバイス３からそれぞれ受信したスイッチング素子５のオン状態又はオフ状態の監視信号に基づいて、第１ロジックデバイス２と第２ロジックデバイス３のうち異常（故障）が発生したロジックデバイスを正確に特定するように構成することができる。
制御部１と第１ロジックデバイス２と第２ロジックデバイス３は、一つの制御回路（Ｃｏｎｔｒｏｌｌｅｒ）１０で構成され得る。
【００４７】
上述したように構成される本実施形態に係る電力制御用スイッチング素子５の駆動回路の動作を図２と図３を参照して説明する。
まず、制御部１のオン又はオフの制御コマンドとそれに伴うスイッチング素子のオン/オフ動作を説明する。（図３参照）
【００４８】
制御部１がスイッチング素子５のオン又はオフのために、オン又はオフの制御コマンド信号を出力すると、そのオン又はオフの制御コマンド信号は、第１ロジックデバイス２と第２ロジックデバイス３によって受信される（ステップＳ１）。
ここで制御部１からのオン又はオフの制御コマンド信号に応答し、第１ロジックデバイス２は、ドライバ回路部４にスイッチング素子５に対するオン又はオフの制御信号を伝達する。
【００４９】
第１ロジックデバイス２が伝達した信号がオンの制御コマンド信号である場合（ステップＳ２で「はい」の場合）、ドライバ回路部４を構成する複数のドライバ回路は、共通のスイッチング素子５のゲート５ａに重複してゲート駆動信号を出力する（ステップＳ３）。
ドライバ回路部４がゲート駆動信号を出力した場合、スイッチング素子５の接地電位であるエミッタ電圧とゲート駆動信号によって形成されたゲート電圧間の電圧差が１２−２０ボルト（Ｖ）程度に大幅に増加する。したがって、スイッチング素子５はオン状態となる（ターンオンされる）（ステップＳ４）。
【００５０】
一方、第１ロジックデバイス２が伝達した信号がオフの制御コマンド信号である場合（ステップＳ２で「いいえ」の場合）、ドライバ回路部４を構成する複数のドライバ回路は、共通のスイッチング素子５のゲート５ａにゲート駆動信号を出力しない（ステップＳ５）。
ドライバ回路部４がゲート駆動信号を出力しなかった場合、スイッチング素子５の接地電位であるエミッタ電圧とゲート駆動信号によって形成されたゲート電圧間の電圧差が０−１１ボルト（Ｖ）程度に小さくなる。したがって、スイッチング素子５はオフ状態となる（ターンオフされる）（ステップＳ６）。
【００５１】
次に、スイッチング素子５のオン状態又はオフ状態の判定動作及びロジックデバイスの異常（故障）発生判定動作を図２及び図４を参照して説明する。
【００５２】
スイッチング素子５がオン状態のとき、エミッタ５ｂとコレクタ５ｃ間の電圧差はオフ状態の十〜数十ボルトの電圧から２−３ボルト（Ｖ）に低くなる。
ここでコレクタ電圧も２−３ボルト（Ｖ）に低くなり、監視信号の伝達経路側の電圧、すなわち第２レベルダウンシフター６ａとダイオード７との間の電圧よりも低くなる。これにより、ダイオード７がターンオンされ、コレクタ電圧で表示されるスイッチング素子５のオン状態の監視信号は、ダイオード７と、第２レベルダウンシフター６ａを経て第２ロジックデバイス３と第１ロジックデバイス２に伝達される（ステップＳ７）。
また、ステップＳ８で、スイッチング素子５がオフ状態のとき、エミッタ５ｂとコレクタ５ｃ間の電圧差は十〜数十ボルトの電圧に高くなる。
ここでコレクタ電圧も数十ボルトに高くなり、監視信号の伝達経路側の電圧、すなわち第２レベルダウンシフター６ａとダイオード７との間の電圧よりも大きくなる。これにより、ダイオード７がターンオフされ、コレクタ電圧で表示されるスイッチング素子５のオフ状態の監視信号は、ダイオード７以降の回路段に伝達されず、第２ロジックデバイス３と第１ロジックデバイス２に伝達されない。
【００５３】
また、スイッチング素子５の１２−２０ボルト（Ｖ）程度のゲート電圧が表示するスイッチング素子５のオン状態の監視信号も、第１レベルダウンシフター６ｂを介して第２ロジックデバイス３に伝達される。そして、第３レベルダウンシフター６ｃを介して第１ロジックデバイス２に伝達される（ステップＳ８）。
また、ステップＳ８で、スイッチング素子５がオフの状態のとき、スイッチング素子５の０ボルト（Ｖ）に近い程度のゲート電圧が表示するスイッチング素子５のオフ状態の監視信号も、第１レベルダウンシフター６ｂを介して第２ロジックデバイス３に伝達される。そして、第３レベルダウンシフター６ｃを介して第１ロジックデバイス２に伝達される。
そこで、第２ロジックデバイス３と第１ロジックデバイス２は、それぞれ図示されていない内部の比較器とＡＮＤゲートのような論理回路を介してコレクタ電圧とゲート電圧をそれぞれの基準電圧値（すなわち、予め決定されたスイッチング素子５がオン状態のときの基準コレクタ電圧値及び基準ゲート電圧値）と比較する。そして、２つの比較結果を論理回路で論理演算（例えば、論理積演算）処理してスイッチング素子５のオン状態又はオフ状態を正確に判定する（ステップＳ９）。
【００５４】
第２ロジックデバイス３と第１ロジックデバイス２がそれぞれ判定したスイッチング素子５のオン状態又はオフ状態の監視信号は、制御部１に伝達される。
そこで制御部１は、第２ロジックデバイス３と第１ロジックデバイス２がそれぞれ判定したスイッチング素子５のオン状態又はオフ状態の監視信号が示す値が一致するか否かを比較する。そして、第２ロジックデバイス３又は第１ロジックデバイス２の異常発生を判定することができる（ステップＳ１０）。
【００５５】
ここで、第２ロジックデバイス３と第１ロジックデバイス２がそれぞれ判定したスイッチング素子５のオン状態又はオフ状態の監視信号が示す値が一致すると、制御部１は、第２ロジックデバイス３と第１ロジックデバイス２の両方が正常であると判定することができる（ステップＳ１１）。
ここで、第２ロジックデバイス３と第１ロジックデバイス２がそれぞれ判定したスイッチング素子５のオン状態又はオフ状態の監視信号が示す値が一致しない場合、制御部１は、第２ロジックデバイス３と第１ロジックデバイス２のいずれか一方に異常（故障）が発生したものと判定することができる（ステップＳ１２）。
【００５６】
また、第２ロジックデバイス３と第１ロジックデバイス２がそれぞれ判定したスイッチング素子５のオン状態又はオフ状態の監視信号の示す値が一致するか否かに加えて、当初制御部１が出力したオン又はオフの制御コマンド信号まで勘案すれば、制御部１は、第２ロジックデバイス３と第１ロジックデバイス２のうち異常（故障）が発生したロジックデバイスを正確に特定することができる（ステップＳ１３及びステップＳ１４）。
【００５７】
つまり、例えば制御部１がオンの制御コマンド信号を出力した状態で、第２ロジックデバイス３は、スイッチング素子５のオン状態を示す監視信号を制御部１に提供する。そして、第１ロジックデバイス２は、スイッチング素子５のオフ状態を示す監視信号を制御部１に提供した場合、制御部１は第１ロジックデバイス２の異常（故障）発生を判定することができる。
【００５８】
上述したように、本発明に係る電力制御用スイッチング素子の駆動回路は、ロジックデバイス、及び/又はドライバ回路を複数構成することにより、スイッチング素子のオン/オフ制御及び監視の動作の信頼性を従来技術に比べて向上させることができる。
また、ドライバ回路部が複数のドライバ回路から構成されるため、いずれかのドライバ回路の故障発生時にもスイッチング素子のオン/オフ制御及び監視の動作が不能な状態発生を防止することができる。
また、制御部は、制御部に含まれるロジック回路や処理プログラムによって、第１ロジックデバイスと第２ロジックデバイスからそれぞれ受信したスイッチング素子のオン状態又はオフ状態の監視信号が互いに異なるとき、第１ロジックデバイスと第２ロジックデバイスのいずれか一方に異常があるものと判定する。したがって、ロジックデバイスの正常状態を監視することができる。
【産業上の利用可能性】
【００５９】
本発明は、電力制御用スイッチング素子の駆動回路に利用することが可能である。
【符号の説明】
【００６０】
１      制御部
２      第１ロジックデバイス
３      第２ロジックデバイス
４      ドライバ回路部
５      電力制御用スイッチング素子
５ａ    ゲート
５ｃ    コレクタ
６ａ    第２レベルダウンシフター（レベルダウンシフター）
６ｂ    第１レベルダウンシフター（レベルダウンシフター）
６ｃ    第３レベルダウンシフター（レベルダウンシフター）
【図１】
0006329998.tif 000002
【図２】
0006329998.tif 000003
【図３】
0006329998.tif 000004
【図４】
0006329998.tif 000005