(57)【特許請求の範囲】
【請求項１】
電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号とに応じてオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
周波数可変な発振回路を備え前記スイッチング素子を周期的にオンさせるタイミングを与えるクロック信号を発生するクロック発生回路と、
前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号に基づいて前記スイッチング素子をオフさせるタイミングを与える電圧／電流制御回路と、
外部から設定情報を与えるための設定端子と、
ＡＣ入力電圧が供給される第１電源端子と前記トランスの補助巻線に誘起される電圧が供給される第２電源端子との間に設けられたスイッチ手段と、
前記スイッチ手段をオン、オフ制御する内部電源電圧制御回路と、
を備え、前記設定端子の電圧が予め設定された第１電圧値よりも低い場合には、前記駆動パルスの出力を停止しかつ前記内部電源電圧制御回路により前記スイッチ手段をオン、オフ制御して前記第２電源端子の電圧が所定の電圧範囲に入るように制御する第１停止モードに移行し、前記設定端子の電圧が前記第１電圧値よりも高い場合には、前記設定端子の電圧をしきい値として前記二次側からの出力検出信号が該しきい値よりも低いことを条件に、前記駆動パルスの出力を停止する第２停止モードに移行するように構成されていることを特徴とする電源制御用半導体装置。
【請求項２】
前記二次側からの出力検出信号に応じて前記発振回路の発振周波数を変化させる周波数制御回路を備え、
前記周波数制御回路は、前記設定端子の電圧に応じて、出力検出信号対発振周波数特性を変更可能に構成され、
前記出力検出信号対発振周波数特性は、
前記設定端子の電圧が、前記第１電圧値より高い第２電圧値よりも低い場合には、前記出力検出信号に対する発振周波数の上限値が第１周波数に固定され、
前記設定端子の電圧が前記第２電圧値よりも高い場合には、前記出力検出信号に対する発振周波数の上限値が前記第１周波数より高い第２周波数に固定されることを特徴とする請求項１に記載の電源制御用半導体装置。
【請求項３】
前記設定端子の電圧は、前記設定端子と内部電源端子との間に接続された定電流源もしくは抵抗および前記設定端子と外部の定電位点との間に接続される外付け抵抗とにより生成され、
前記外付け抵抗の抵抗値に応じて前記第２停止モードに移行する前記出力検出信号のしきい値が任意に設定可能に構成されていることを特徴とする請求項２に記載の電源制御用半導体装置。
【請求項４】
前記出力検出信号に対応した電圧と前記しきい値とを比較する電圧比較手段と、
前記設定端子の電圧を分圧する分圧手段と、
前記設定端子の電圧または前記分圧手段により分圧された電圧のいずれかを前記しきい値として前記電圧比較手段に選択的に供給する選択手段、
を備え、前記分圧手段は、前記第１電圧値より大きく前記第２停止モードに移行する設定電圧値と第２電圧値より大きく発振周波数の上限値が前記第２周波数に固定されるモードに移行する設定電圧値との比をＮとしたとき、当該分圧手段により分圧された電圧と前記設定端子の電圧との比が前記Ｎとなるように分圧比が設定されていることを特徴とする請求項２または３に記載の電源制御用半導体装置。
【請求項５】
発振周波数の上限値が前記第２周波数に固定されるモード時のみ、前記分圧手段の出力が有効とされることを特徴とする請求項４に記載の電源制御用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御用半導体装置に関し、特に電圧変換用トランスを備えた絶縁型直流電源装置を構成する制御用半導体装置に利用して有効な技術に関する。
【背景技術】
【０００２】
直流電源装置には、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を降圧して所望の電位の直流電圧に変換する絶縁型ＤＣ−ＤＣコンバータなどで構成されたＡＣ−ＤＣコンバータがある。かかるＡＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線と直列に接続されたスイッチング素子をＰＷＭ（パルス幅変調）制御方式やＰＦＭ（パルス周波数変調）制御方式等でオン、オフ駆動して一次側巻線に流れる電流を制御し、二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。
【０００３】
また、スイッチング制御方式のＡＣ−ＤＣコンバータにおいては、一次側の制御動作のために、一次側のスイッチング素子と直列に電流検出用の抵抗を設けるとともに、電源制御回路（ＩＣ）には該抵抗により電流−電圧変換された電圧が入力される端子（電流検出端子）を設け、検出された電流値と二次側からのフィードバック電圧とに基づいて一次巻線のピーク電流を制御して二次側の出力電圧または出力電流を一定に維持するようにしているものがある（特許文献１参照）。
【０００４】
さらに、電流検出用の抵抗で電流−電圧変換した電圧と二次側からのフィードバック電圧によって出力を制御するように構成したＡＣ−ＤＣコンバータにおいては、軽負荷時におけるスイッチングロスを低減し電力効率を上げるため、あるフィードバック電圧ＶFB1以下とＶFB2以上の領域ではスイッチング周波数を固定したＰＷＭ方式で制御する一方、ＶFB1〜ＶFB2の間では周波数を変化させて制御を行うようにしているものがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１５７４４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のようなフィードバック電圧−スイッチング周波数特性（以下、ＦＢ電圧−周波数特性と記す）に従って、出力電圧制御を行うように構成したＡＣ−ＤＣコンバータにおいては、例えばノイズ対策でスイッチング周波数を変更したい場合や小型化のために小さなトランスを使用したいような要求がある場合に、対応することができないという課題がある。
【０００７】
本発明は上記のような背景の下になされたもので、その目的とするところは、スイッチング周波数制御特性を外部からの設定で変更することができ、ノイズ対策のためにスイッチング周波数を変更したり、システムに応じて小型化を図ったりすることが容易に行える電源制御用半導体装置を提供することにある。
本発明の他の目的は、外部端子数を増やすことなく、電源制御用半導体装置が、電源装置をラッチ停止モード実行可能状態にするか、フィードバック端子の電圧でスイッチング素子を強制的にオフにする状態にするかを設定でき、さらにスイッチング素子を強制的にオフにするフィードバック端子電圧の値を外部から任意に設定できる技術を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため本発明は、
電圧変換用のトランスの一次側巻線に間欠的に電流を流すためのスイッチング素子を、前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号とに応じてオン、オフ制御する駆動パルスを生成し出力する電源制御用半導体装置であって、
周波数可変な発振回路を備え前記スイッチング素子を周期的にオンさせるタイミングを与えるクロック信号を発生するクロック発生回路と、
前記トランスの一次側巻線に流れる電流に比例した電圧と前記トランスの二次側からの出力検出信号に基づいて前記スイッチング素子をオフさせるタイミングを与える電圧／電流制御回路と、
外部から設定情報を与えるための設定端子と、
ＡＣ入力電圧が供給される第１電源端子と前記トランスの補助巻線に誘起される電圧が供給される第２電源端子との間に設けられたスイッチ手段と、
前記スイッチ手段をオン、オフ制御する内部電源電圧制御回路と、
を備え、前記設定端子の電圧が予め設定された第１電圧値よりも低い場合には、前記駆動パルスの出力を停止しかつ前記内部電源電圧制御回路により前記スイッチ手段をオン、オフ制御して前記第２電源端子の電圧が所定の電圧範囲に入るように制御する第１停止モードに移行し、前記設定端子の電圧が前記第１電圧値よりも高い場合には、前記設定端子の電圧をしきい値として前記二次側からの出力検出信号が該しきい値よりも低いことを条件に、前記駆動パルスの出力を停止する第２停止モードに移行するように構成した。
【０００９】
上記した構成によれば、外部端子数を増やすことなく、電源制御用半導体装置を第１停止モード（ラッチ停止モード実行可能状態）にするか、フィードバック端子の電圧でスイッチング素子を強制的にオフにする第２停止モード（ゲート停止状態）にするかを設定できるとともに、スイッチング素子を強制的にオフにするフィードバック端子電圧の値を外部から任意に設定することができるため、適用するシステムに応じて、待機電力低減を優先するか出力リップル低減を優先するかを自由に調整することが可能となる。
【００１０】
ここで、望ましくは、前記二次側からの出力検出信号に応じて前記発振回路の発振周波数を変化させる周波数制御回路を備え、
前記周波数制御回路は、前記設定端子の電圧に応じて、出力検出信号対発振周波数特性を変更可能に構成され、
前記出力検出信号対発振周波数特性は、
前記設定端子の電圧が、前記第１電圧値（Ｖref1）より高い第２電圧値（Ｖref2）よりも低い場合には、前記出力検出信号に対する発振周波数の上限値が第１周波数に固定され、
前記設定端子の電圧が前記第２電圧値よりも高い場合には、前記出力検出信号に対する発振周波数の上限値が前記第１周波数より高い第２周波数に固定されるように構成する。
【００１１】
上記した構成によれば、周波数可変な発振回路と、二次側からの出力検出信号に応じて発振回路の発振周波数を変化させる周波数制御回路とを備え、周波数制御回路は設定端子の状態（外付け抵抗の抵抗値）に応じて出力検出信号対発振周波数特性を変更するので、スイッチング周波数制御特性を外部からの設定で変更することができ、ノイズ対策のためにスイッチング周波数を変更したり、システムに応じて小型化を図ったりすることを容易に行うことができる。
【００１２】
また、望ましくは、前記出力検出信号に対応した電圧と前記しきい値とを比較する電圧比較手段と、
前記設定端子の電圧を分圧する分圧手段と、
前記設定端子の電圧または前記分圧手段により分圧された電圧のいずれかを前記しきい値として前記電圧比較手段に選択的に供給する選択手段、
を備え、前記分圧手段は、前記第１電圧値より大きく前記第２停止モードに移行する設定電圧値と第２電圧値より大きく発振周波数の上限値が前記第２周波数に固定されるモードに移行する設定電圧値との比をＮとしたとき、当該分圧手段により分圧された電圧と前記設定端子の電圧との比が前記Ｎとなるように分圧比が設定されているようにする。
【００１３】
これにより、設定端子の状態に応じて出力検出信号対発振周波数特性を変更する機能を設けている場合に、フィードバック端子の電圧でスイッチング素子を強制的にオフにする第２停止モード（ゲート停止状態）にする機能を小規模な回路構成で実現できるとともに設計者の設計負担を軽減することができる。
【発明の効果】
【００１４】
本発明によれば、電圧変換用のトランスを備え一次側巻線に流れる電流をオン、オフして出力を制御する絶縁型直流電源装置の制御用半導体装置において、スイッチング周波数制御特性を外部からの設定で変更することができ、ノイズ対策のためにスイッチング周波数を変更したり、システムに応じて小型化を図ったりすることが容易に行える。また、外部端子数を増やすことなく、電源制御用半導体装置が、電源装置をラッチ停止モード実行可能状態にするか、フィードバック端子の電圧でスイッチング素子を強制的にオフにする状態にするかを設定でき、さらにスイッチング素子を強制的にオフにするフィードバック端子電圧の値を外部から任意に設定できるという効果がある。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【図２】図１のＡＣ−ＤＣコンバータにおけるトランスの一次側スイッチング電源制御回路（電源制御用ＩＣ）の構成例を示すブロック図である。
【図３】実施例の電源制御用ＩＣにおける各部の電圧の変化の様子を示す波形図である。
【図４】実施例の電源制御用ＩＣにおけるスイッチング周波数とフィードバック電圧ＶFBの関係を示す特性図である。
【図５】実施例の電源制御用ＩＣにおける周波数制御回路の具体的な回路構成例を示す回路構成図である。
【図６】ゲート停止信号生成回路の構成例を示す回路構成図である。
【図７】実施例の電源制御用ＩＣにおける出力ドライバ（駆動回路）およびラッチ停止制御回路との関係を示す回路構成図である。
【図８】実施例の電源制御用ＩＣにおける外部設定端子ＡＤＪの電圧と動作モードとの関係を示す説明図である。
【図９】スイッチング方式の直流電源装置におけるゲート停止時間と待機電力および出力リップルの大小との関係を示すグラフである。
【図１０】図７の実施例の変形例を示す回路構成図である。
【発明を実施するための形態】
【００１６】
以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、本発明を適用した絶縁型直流電源装置としてのＡＣ−ＤＣコンバータの一実施形態を示す回路構成図である。
【００１７】
この実施形態のＡＣ−ＤＣコンバータは、ノーマルモードノイズを減衰するためにＡＣ端子間に接続されたＸコンデンサＣｘと、コモンモードコイルなどからなるノイズ遮断用のラインフィルタ１１と、交流電圧（ＡＣ）を整流するダイオード・ブリッジ回路１２と、整流後の電圧を平滑する平滑用コンデンサＣ１と、一次側巻線Ｎｐと二次側巻線Ｎｓおよび補助巻線Ｎｂとを有する電圧変換用のトランスＴ１と、このトランスＴ１の一次側巻線Ｎｐと直列に接続されたＮチャネルＭＯＳＦＥＴからなるスイッチングトランジスタＳＷと、該スイッチングトランジスタＳＷを駆動する電源制御回路１３を有する。この実施形態では、電源制御回路１３は、単結晶シリコンのような１個の半導体チップ上に半導体集積回路（以下、電源制御用ＩＣと称する）として形成されている。
【００１８】
上記トランスＴ１の二次側には、二次側巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次側巻線Ｎｐに間歇的に電流を流すことで二次側巻線Ｎｓに誘起される交流電圧を整流し平滑することによって、一次側巻線Ｎｐと二次側巻線Ｎｓとの巻線比に応じた直流電圧Ｖoutを出力する。
【００１９】
さらに、トランスＴ１の二次側には、一次側のスイッチング動作で生じたスイッチングリップル・ノイズ等を遮断するためのフィルタを構成するコイルＬ３およびコンデンサＣ３が設けられているとともに、出力電圧Ｖoutを検出するための検出回路１４と、該検出回路１４に接続され検出電圧に応じた信号を電源制御用ＩＣ１３へ伝達するフォトカプラの発光側素子としてのフォトダイオード１５ａが設けられている。そして、一次側には、上記電源制御用ＩＣ１３のフィードバック端子ＦＢと接地点との間に接続され上記検出回路１４からの信号を受信する受光側素子としてのフォトトランジスタ１５ｂが設けられている。
【００２０】
また、この実施形態のＡＣ−ＤＣコンバータの一次側には、上記補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地点ＧＮＤとの間に接続された平滑用コンデンサＣ０とからなる整流平滑回路が設けられ、該整流平滑回路で整流、平滑された電圧が上記電源制御用ＩＣ１３の電源電圧端子ＶＤＤに印加されている。
一方、電源制御用ＩＣ１３には、ダイオード・ブリッジ回路１２で整流される前の電圧がダイオードＤ11，Ｄ12および抵抗Ｒ１を介して印加される高圧端子ＨＶが設けられており、電源投入時（プラグが差し込まれた直後）は、この高圧端子ＨＶからの電圧で動作することができるように構成されている。
【００２１】
さらに、本実施形態においては、スイッチングトランジスタＳＷのソース端子と接地点ＧＮＤとの間に電流検出用の抵抗Ｒｓが接続されているとともに、スイッチングトランジスタＳＷと電流検出用抵抗ＲｓとのノードＮ１と電源制御用ＩＣ１３の電流検出端子ＣＳとの間に抵抗Ｒ２が接続されている。さらに、電源制御用ＩＣ１３の電流検出端子ＣＳと接地点との間にはコンデンサＣ４が接続され、抵抗Ｒ２とコンデンサＣ４によりローパスフィルタが構成されるようになっている。
【００２２】
次に、上記電源制御用ＩＣ１３の具体的な構成例について説明する。
本実施形態の電源制御用ＩＣ１３は、外部からスイッチング周期等を設定するための外部設定端子ＡＤＪを備え、該外部設定端子ＡＤＪの設定状態に応じて、予め用意されている２つのＦＢ電圧−周波数特性のうちいずれか一方を選択し、選択された特性に従って出力の発振周波数制御を行うように構成されている。具体的には、図４に示す２つの特性ＡまたはＢのうちいずれか一方が選択可能である。
【００２３】
上記ＦＢ電圧−周波数特性ＡとＢは、フィードバック電圧ＶFBがＶFB1（例えば1.8Ｖ）以下では、特性Ａ，Ｂ共に２２ｋＨｚのような同一かつ一定の周波数でＰＷＭ制御を行い、ＶFB2（例えば2.1Ｖ）以上では特性Ａは１００ｋＨｚのような一定の周波数、特性Ｂは６６ｋＨｚのような一定の周波数でそれぞれＰＷＭ制御を行うとともに、ＶFB1〜ＶFB2間ではフィードバック電圧ＶFBの変化に応じて周波数が直線的に変化するような制御を行う。
なお、制御が切り替わる上記ＶFB1（1.8Ｖ），ＶFB2（2.1Ｖ）やＶFB1以下の領域における固定周波数（２２ｋＨｚ）、ＶFB2以上の領域における固定周波数（６６ｋＨｚ，１００ｋＨｚ）は一例であって、そのような数値に限定されるものではない。
【００２４】
さらに、本実施形態の電源制御用ＩＣ１３は、外部設定端子ＡＤＪの電圧に応じて、電源制御用半導体装置をラッチ停止モード実行可能状態にするか、フィードバック端子の電圧でスイッチング素子を強制的にオフにする状態にするかを設定でき、さらにスイッチング素子を強制的にオフにするフィードバック端子電圧の値を外部から任意に設定できるように構成されている。さらに、スイッチング周波数を外部設定端子ＡＤＪの電圧によって選択する周波数選択モードも備えている。要するに、本実施形態では、ＡＤＪ端子に接続された内部ソース電流源を内蔵しているので、ＡＤＪの電圧により色々な設定が可能であり、所望の抵抗値の外付け抵抗Ｒｔを接続することで電圧の設定が可能である。
図２には、上記のような機能を備える本実施形態の電源制御用ＩＣ１３の構成例が示されている。
【００２５】
図２に示すように、本実施例の電源制御用ＩＣ１３は、フィードバック端子ＦＢの電圧ＶFBに応じた周波数で発振する発振回路３１と、該発振回路３１で生成された発振信号φｃに基づいて一次側スイッチングトランジスタＳＷをオンさせるタイミングを与えるクロック信号ＣＫを生成するワンショットパルス生成回路のような回路からなるクロック生成回路３２と、クロック信号ＣＫによってセットされるＲＳ・フリップフロップ３３と、該フリップフロップ３３の出力に応じてスイッチングトランジスタＳＷの駆動パルスＧＡＴＥを生成するドライバ（駆動回路）３４を備える。本明細書では、上記発振回路３１とクロック生成回路３２とを合わせたものをクロック発生回路と称する。
【００２６】
また、電源制御用ＩＣ１３は、電流検出端子ＣＳに入力されている電圧Ｖcsを増幅する非反転増幅回路からなるアンプ３５と、該アンプ３５により増幅された電位Ｖcs’と過電流状態の監視のための比較電圧（スレッシホールド電圧）Ｖocpとを比較する電圧比較回路としてのコンパレータ３６ａと、フィードバック端子ＦＢの電圧ＶFBに基づいて図３（Ａ）に示すような所定の波形の電圧RAMPを生成する波形生成回路３７と、前記アンプ３５により増幅された図３（Ｂ）に示すような波形の電位Ｖcs’と波形生成回路３７により生成された波形RAMPとを比較するコンパレータ３６ｂと、コンパレータ３６ａと３６ｂの出力の論理和をとるＯＲゲートＧ１を備える。本実施例の電源制御用ＩＣ１３においては、図３（Ａ）の電圧RAMPは、FB電圧からある一定の傾きをもって電圧が低下するように生成される。
【００２７】
上記ＯＲゲートＧ１の出力ＲＳ（図３(C)参照）が上記フリップフロップ３３のリセット端子に入力されることで、スイッチングトランジスタＳＷをオフさせるタイミングを与えるように構成されている。なお、フィードバック端子ＦＢと内部電源電圧端子と間にはプルアップ抵抗が設けられており、フォトトランジスタ１５ｂに流れる電流は該抵抗によって電圧に変換される。また、波形生成回路３７を設けているのは、サブハーモニック発振対策のためであり、電圧ＶFBを直接あるいはレベルシフトしてコンパレータ３６ｂへ入力するように構成しても良い。
【００２８】
さらに、本実施例の電源制御用ＩＣ１３には、上記クロック生成回路３２から出力されるクロック信号ＣＫに基づいて、駆動パルスＧＡＴＥのデューティ（Ｔon／Ｔcycle）が予め規定された最大値（例えば８５％〜９０％）を超えないように制限をかけるための最大デューティリセット信号を生成するデューティ制限回路３９が設けられており、デューティ制限回路３９から出力される最大デューティリセット信号を、ＯＲゲートＧ２を介して上記フリップフロップ３３に供給してパルスが最大デューティに達した場合にはその時点でリセットさせることでスイッチングトランジスタＳＷを直ちにオフさせるように構成されている。
【００２９】
また、本実施例の電源制御用ＩＣ１３は、外部設定端子ＡＤＪの電圧と所定のしきい値電圧Ｖref2（例えば1.25Ｖ）とを比較するコンパレータ３６ｃと、フィードバック端子ＦＢの電圧ＶFBに応じて前記発振回路３１の発振周波数すなわちスイッチング周波数を、図４に示すような特性に従って変化させる周波数制御回路３８とを備える。外部設定端子ＡＤＪと内部電源電圧Ｖregを供給する電源ラインとの間には、図６に示すような定電流源ＩＳもしくは図７に示すようなプルアップ抵抗Ｒｐが設けられており、外部設定端子ＡＤＪに接続される外付け抵抗Ｒｔに流れる電流が該抵抗によって電圧に変換され、周波数制御回路３８は外部設定端子ＡＤＪの電圧がしきい値電圧Ｖref2（1.25Ｖ）よりも大きいか否かに応じて、制御する発振周波数の特性をＡまたはＢに切り替えるように構成されている。これにより、ユーザは、外部設定端子ＡＤＪに接続する外付け抵抗Ｒｔの抵抗値を適宜選択することで、ＦＢ電圧−周波数特性を切り替えることができる。
【００３０】
さらに、本実施例の電源制御用ＩＣ１３には、外部設定端子ＡＤＪの電圧とフィードバック端子ＦＢの電圧ＶFBに応じて、ドライバ３４の動作を停止させる信号ＧＳＣを生成するゲート停止信号生成回路４０が設けられている。また、外部設定端子ＡＤＪの電圧と所定のしきい値電圧Ｖref1（例えば0.4Ｖ）とを比較するコンパレータ３６ｄと、該コンパレータ３６ｄの出力に応じて、後述のラッチ停止モードへ移行する制御を行うラッチ停止制御回路５１が設けられている。具体的には、外部設定端子ＡＤＪの電圧がしきい値電圧Ｖref1（0.4Ｖ）よりも低くされると、ラッチ停止モードへ移行する。
【００３１】
上記ゲート停止信号生成回路４０は、フィードバック端子ＦＢの電圧ＶFBが所定の電圧以下になると、ドライバ３４の出力である駆動パルスＧＡＴＥをローレベルに固定した状態でその動作を停止させる信号ＧＳＣを出力する（以下、これをゲート停止と称する）とともに、ゲート停止を行うときのフィードバック電圧ＶFBの値が、外部設定端子ＡＤＪの電圧によって決定されるように構成されている。
図８には、本実施例の電源制御用ＩＣ１３における外部設定端子ＡＤＪの電圧と動作モードとの関係が示されている。
外部設定端子ＡＤＪの電圧と発振回路３１の発振モードとの関係は、図８（Ａ）に示すように設定されており、外部設定端子ＡＤＪの電圧がしきい値電圧Ｖref2（1.25Ｖ）よりも高いと発振回路３１は図４の特性Ａ（100ｋＨｚモード）に従って発振信号を生成するように動作し、外部設定端子ＡＤＪの電圧がしきい値電圧Ｖref2（1.25Ｖ）よりも低いと発振回路３１は図４の特性Ｂ（66ｋＨｚモード）に従って発振信号を生成するように動作する。
【００３２】
一方、外部設定端子ＡＤＪの電圧とラッチ停止やＡＤＪの電圧とゲート停止ＦＢ電圧との関係は、図８（Ｂ）に示すように設定されており、外部設定端子ＡＤＪの電圧がしきい値電圧Ｖref1（0.4Ｖ）よりも低くされると電源制御用ＩＣ１３はラッチ停止モード＃１となる。また、外部設定端子ＡＤＪの電圧が0.5Ｖ〜1.2Ｖの範囲では、66ｋＨｚモードのスイッチング動作でフィードバック電圧ＶFBが外部設定端子ＡＤＪの電圧以下になるとゲート停止モード＃２となるとともに、外部設定端子ＡＤＪの電圧が1.3Ｖ〜3.12Ｖの範囲では、100ｋＨｚモードのスイッチング動作でフィードバック電圧ＶFBが外部設定端子ＡＤＪの電圧の１／2.6以下になるとゲート停止モード＃３となる。ゲート停止モード＃３の上限値と下限値である1.3Ｖと3.12Ｖは、それぞれゲート停止モード＃２の上限値と下限値である0.5Ｖと1.2Ｖの2.6倍に相当する値に設定されている。その理由については後に説明する。
【００３３】
図５には、本実施形態の電源制御用ＩＣ１３を構成する上記周波数制御回路３８の構成例が示されている。
図５に示すように、周波数制御回路３８は、フィードバック端子ＦＢの電圧ＶFBが所定の電圧ＶFB1（1.8Ｖ）以下である場合にはＶFB1にクランプするとともに、ＶFB2（2.1Ｖ）以上である場合にはＶFB2（2.1Ｖ）にクランプする上下限クランプ回路８１と、図４に示すＦＢ電圧−周波数特性のリニアな領域ＶFB1〜ＶFB2のスタートとなるポイントに対応する基準電圧Ｖref0（例えば2.1Ｖ）を発生する基準電圧回路８２と、上下限クランプ回路８１を通過した電圧（1.8Ｖ〜2.1Ｖ）に比例した電圧（0.65Ｖ〜2.1Ｖ／0.45Ｖ〜2.1Ｖ）を生成する非反転増幅回路８３と、該非反転増幅回路８３の出力をインピーダンス変換して発振回路３１へ供給するバッファ回路８４とを備える。
【００３４】
一方、発振回路３１は、上記バッファ回路８４の出力に応じた周波数の発振信号（クロック信号φｃ）を生成するように構成されている。
また、この実施例の周波数制御回路３８は、外部設定端子ＡＤＪの電圧に応じて非反転増幅回路８３の増幅率すなわち図４に示すＦＢ電圧−周波数特性線のリニアな領域ＶFB1〜ＶFB2での直線の傾きを切り替えることができるように構成されている。
【００３５】
このように、図４のＦＢ電圧−周波数特性Ａ，Ｂのいずれかを選択できるように構成されていることによって、ノイズ対策でスイッチング周波数を変更したい場合や小型化のために小さなトランスを使用したい要求がある場合に、電源装置の設計者は外部設定端子ＡＤＪに接続する外付け抵抗Ｒｔの抵抗値を変えるだけで容易に対応することができるという利点がある。
なお、図４は、電源制御用ＩＣ１３にとってはＦＢ電圧−周波数特性を示すものであるが、二次側からのフィードバック電圧ＶFBは負荷電流に対応しているので、電源としては負荷電流−周波数特性を示しているとみなすことができる。
【００３６】
上記上下限クランプ回路８１は、図５に示すように、４入力の差動増幅回路ＡＭＰ１で構成されており、反転入力端子に自身の出力電圧がフィードバックされ、電源制御用ＩＣのフィードバック端子ＦＢの電圧ＶFBがクランプ電圧ＶFB1とＶFB2との間の電圧範囲（1.8Ｖ〜2.1Ｖ）にあるときは、フィードバック電圧ＶFBをそのまま後段の非反転増幅回路８３の非反転入力端子側へ伝達するバッファ（ボルテージフォロワ）として動作し、フィードバック電圧ＶFBがクランプ電圧ＶFB1（1.8Ｖ）以下である場合にはＶFB1にクランプするとともに、ＶFBがＶFB2（2.1Ｖ）以上である場合にはＶFB2（2.1Ｖ）にクランプした電圧を出力するように構成されている。
基準電圧回路８２は、基準電圧源ＶＲとバッファ（ボルテージフォロワ）ＢＦＦ１とから構成され、基準電圧源ＶＲが発生する基準電圧Ｖref0（2.1Ｖ）をそのまま非反転増幅回路８３の反転入力端子側へ供給する。
【００３７】
非反転増幅回路８３は、２入力の差動増幅回路ＡＭＰ２と、基準電圧回路８２と反転入力端子との間に接続された入力抵抗Ｒ１と、出力端子と反転入力端子との間に直列に接続された帰還抵抗Ｒ２，Ｒ３と、帰還抵抗Ｒ３と並列に接続されたスイッチＳ１および帰還抵抗Ｒ３と直列に接続されたスイッチＳ２とから構成されている。スイッチＳ１とＳ２は、外部設定端子ＡＤＪの電位を判定するコンパレータ３６ｃの出力ＴＶＤによっていずれか一方が選択的にオンされるように構成されており、スイッチＳ１がオンされるとＲ２のみが帰還抵抗として接続された状態（増幅率が小さい状態）となり、スイッチＳ２がオンされるとＲ２およびＲ３が帰還抵抗として接続された状態（増幅率が大きい状態）となる。具体的には、外部設定端子ＡＤＪの電位が1.25Ｖよりも低いときはスイッチＳ１がオンされ、外部設定端子ＡＤＪの電位が1.25Ｖよりも高いときはスイッチＳ２がオンされる。
【００３８】
また、スイッチＳ１とＳ２のいずれがオンされている場合にも、フィードバック電圧ＶFBが2.1Ｖのときは非反転増幅回路８３の出力電圧はＶref0（2.1Ｖ）となるが、スイッチＳ１がオンされている状態（66kHzモード）でフィードバック電圧ＶFBとして1.8Ｖが入力されたときは非反転増幅回路８３の出力電圧は0.65Ｖとなり、スイッチＳ２がオンされている状態（100kHzモード）でフィードバック電圧ＶFBとして2.1Ｖが入力されたときは非反転増幅回路８３の出力電圧は0.45Ｖとなるように、抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値が設定されている。なお、フィードバック電圧ＶFBが1.8Ｖ〜2.1Ｖの範囲では、フィードバック電圧ＶFBに比例して変化する電圧が非反転増幅回路８３から出力される。そして、この非反転増幅回路８３の出力は、バッファ回路８４を介して発振回路３１へ供給される。バッファ回路８４はボルテージフォロワによって構成されている。
【００３９】
発振回路３１は、バッファ回路８４の出力電圧がゲート端子に印加され、印加電圧に比例した電流を流すＭＯＳトランジスタＭ１と電圧−電流変換手段としての抵抗Ｒ４を備える。この抵抗Ｒ４で変換された電圧がバッファ回路８４の反転入力端子にフィードバックされることで、Ｍ１のソース電圧が前段の差動増幅回路ＡＭＰ２の出力電圧と同一電圧値となるようにする制御を行われる。
また、発振回路３１は、トランジスタＭ１のドレイン電流に比例した電流を流す電流源回路３１１と、該電流源回路３１１からの電流によって充電される容量Ｃ１１，Ｃ１２およびＣ１２と直列に接続されコンパレータ３６ｃの出力ＴＶＤによってオンまたはオフ状態にされるスイッチＳ３からなる周波数切替え部３１２と、上記容量Ｃ１１，Ｃ１２の電荷を放電するための放電用ＭＯＳトランジスタＭ２および２つのコンパレータＣＭＰ１，ＣＭＰ２とフリップフロップＦＦ１からなる充放電制御部３１３とを備えている。
【００４０】
そして、上記フリップフロップＦＦ１の出力が放電用ＭＯＳトランジスタＭ２のゲート端子に印加され、容量Ｃ１１，Ｃ１２の充電と放電を繰り返すことにより、内部で三角波を生成し所定の周波数のクロック信号を出力するようになっている。なお、電流源回路３１１は、ＭＯＳトランジスタＭ１のドレイン電流を折り返すため、ＭＯＳトランジスタＭ３，Ｍ４からなるカレントミラー回路を備えている。
ここで、ＭＯＳトランジスタＭ１のドレイン電流が、前述した構成から、差動増幅回路ＡＭＰ２の出力電圧に比例した電流となり、差動増幅回路ＡＭＰ２の出力電圧はフィードバック電圧ＶFBに応じた電流である。
【００４１】
従って、電流源回路３１１は、フィードバック電圧ＶFBに応じた電流を流すこととなる。そして、この電流によって容量Ｃ１１，Ｃ１２の充電が行なわれ、Ｍ４とＣ１１，Ｃ１２との接続ノードに三角波が生成されるので、その三角波の傾きはフィードバック電圧ＶFBに応じて変化することとなる。その結果、発振回路（オシレータ）３１で生成される発振信号φｃはフィードバック電圧ＶFBに応じた周波数となる。
また、スイッチＳ３がコンパレータ３６ｃの出力ＴＶＤによってオン状態にされるとＣ１１，Ｃ１２の合計容量値が増加して発振周波数は低くなり、スイッチＳ３がオフ状態にされるとＣ１１，Ｃ１２の合計容量値が減少して発振周波数は高くなる。Ｃ１１，Ｃ１２の容量比が例えば２：１に設定されることで、切替え前後の周波数比は２：３となる。この比は、上限周波数の66ｋＨｚと100ｋＨｚに対応する。
【００４２】
図６には、本実施形態の電源制御用ＩＣ１３を構成する上記ゲート停止信号生成回路４０の構成例が示されている。
ゲート停止信号生成回路４０は、図６に示すように、外部設定端子ＡＤＪの電圧をインピーダンス変換して伝達するボルテージフォロワからなるバッファ４１と、該バッファ４１の出力端子と接地点との間に直列に接続された分圧抵抗Ｒ５，Ｒ６と、バッファ４１の出力電圧とフィードバック端子ＦＢの電圧ＶFBとを比較して前記ドライバ３４へ供給されるゲート停止信号ＧＳＣを生成するコンパレータ４２を備える。
また、ゲート停止信号生成回路４０は、バッファ４１の出力端子とコンパレータ４２の反転入力端子との間に接続されたスイッチＳ４および分圧抵抗Ｒ５，Ｒ６の接続ノードＮ３とコンパレータ４２の反転入力端子との間に接続されたスイッチＳ５を備えている。
【００４３】
上記スイッチＳ４とＳ５は、外部設定端子ＡＤＪの電圧を判別する前記コンパレータ３６ｃの出力ＴＶＤとそれをインバータ４３で反転した信号／ＴＶＤによって選択的にオン状態にされる。具体的には、外部設定端子ＡＤＪの電圧がＶref2(1.25Ｖ)よりも低いとき（66ｋＨｚモード時）は、コンパレータ３６ｃの出力がハイレベルとなってスイッチＳ４がオン状態にされてバッファ４１の出力電圧がコンパレータ４２に供給される。また、外部設定端子ＡＤＪの電圧がＶref2(1.25Ｖ)よりも高いとき（100ｋＨｚモード時）は、コンパレータ３６ｃの出力がローレベルとなってスイッチＳ５がオン状態にされ、接続ノードＮ３の電圧がコンパレータ４２に供給される。
【００４４】
分圧抵抗Ｒ５，Ｒ６の抵抗比は、Ｒ５／（Ｒ５＋Ｒ６）が１／2.6となるように設定されている。この抵抗比は、図８（Ｂ）のゲート停止モード＃２の上下限値0.5Ｖ，1.2Ｖとゲート停止モード＃３の上下限値1.3Ｖ，3.12Ｖとの比に対応するように設定されている。
これにより、外部設定端子ＡＤＪの電圧が1.25Ｖよりも低いとき（66ｋＨｚモード時）は、外部設定端子ＡＤＪの電圧（0.5Ｖ〜1.2Ｖ）がそのままコンパレータ４２に供給される。
【００４５】
一方、外部設定端子ＡＤＪの電圧が1.25Ｖよりも高いとき（100ｋＨｚモード時）は、外部設定端子ＡＤＪの電圧を抵抗Ｒ５，Ｒ６の抵抗比で分圧した（１／2.6）倍の電圧である0.5Ｖ〜1.2Ｖの範囲の電圧がコンパレータ４２に供給される。
その結果、外部設定端子ＡＤＪの電圧が、1.25Ｖよりも低いとき（66ｋＨｚモード時）も、Ｖref2(1.25Ｖ)よりも高いとき（100ｋＨｚモード時）も、コンパレータ４２は、外部設定端子ＡＤＪの電圧に対応した0.5Ｖ〜1.2Ｖの範囲の電圧とフィードバック電圧ＶFBとを比較することとなり、シンプルな回路構成でゲート停止信号生成回路４０を実現することができる。
【００４６】
また、図６には、ラッチ停止制御系の回路の構成も示されている。外部設定端子ＡＤＪの電圧がＶref1(0.4Ｖ)よりも低いか否か判定するコンパレータ３６ｄの出力は、例えば50μＳのような時間を計時するタイマ回路５０に供給され、コンパレータ３６ｄの出力がタイマ回路５０の計時時間よりも長い間ハイレベルを継続していると、タイマ回路５０の出力が変化してドライバ３４の動作を停止させるとともに、ラッチ停止制御回路５１によるラッチ停止制御が開始されるように構成されている。
上記のような外部ラッチ停止機能は、例えば図６に破線で示すように、外部設定端子ＡＤＪに接続された外付けの抵抗Ｒｔと並列に、直列形態のスイッチＳ７および抵抗Ｒ７を設けて、電源システムを制御するマイクロコンピュータによってスイッチＳ７をオンさせることで、外部設定端子ＡＤＪの電圧を0.4Ｖよりも低くさせることで発動させることができる。
【００４７】
図７には、ラッチ停止制御系の回路の構成およびラッチ停止制御系とゲート停止制御系との関係が示されている。
図７の実施例は、コンパレータ３６ｄが外部設定端子ＡＤＪの電圧がＶref1(0.4Ｖ)よりも低いと判定すると、50μＳ後にドライバ３４の出力ＧＡＴＥをローレベルにした状態で動作を停止させるとともに、ラッチ停止制御回路５１を動作させて、電源制御用ＩＣ１３をラッチ停止モードに移行させるように構成されている。なお、図７の実施例では、図６の実施例における定電流源ＣＳの代わりにプルアップ抵抗Ｒｐを設けて、Ｒｐを介して外部設定端子ＡＤＪに接続されている外付け抵抗Ｒｔに電流を流し、抵抗値に応じた電圧を生じさせるようにしている。
【００４８】
ラッチ停止は、図７に示すように、ＩＣの高圧端子ＨＶと電源電圧端子ＶＤＤとの間に設けられているスイッチＳ０を、比較的短い周期でオン、オフさせることによって、電源電圧端子ＶＤＤの電圧を例えば１２Ｖ〜１３Ｖのような電圧範囲に抑え込むことで、電源制御用ＩＣ１３がリスタートするのを回避するための機能であり、ラッチ停止制御回路５１は電源電圧端子ＶＤＤの電圧と所定の電圧（１２Ｖ，１３Ｖ）とを比較してそのような制御動作を行うように構成される。具体的には、電源電圧端子ＶＤＤの電圧が１２Ｖまで下がるとスイッチＳ０をオンさせ、ＶＤＤの電圧が１３Ｖまで上がるとスイッチＳ０をオフさせることを繰り返す。
【００４９】
このようなラッチ停止機能がないと、ＣＳ端子を監視するＣＳ端子監視回路を設けて例えばＣＳ端子の短絡やオープンなどの異常を検出してドライバ３４の動作を停止させるように構成した場合、補助巻線に電流が流れなくなって電源電圧端子ＶＤＤの電圧が下がることとなるが、電源電圧端子ＶＤＤの電圧がＩＣの動作停止電圧値（例えば6.5Ｖ）以下になると起動回路（スタートアップ回路）５２が動作してスイッチＳ０をオンさせ、ＩＣが再起動することでスイッチング制御を再開してしまう。
【００５０】
上記のような不合理な動作状態の発生を回避するため、一旦プラグをコンセントから引き抜くまでゲート出力停止を維持し続けるのがラッチ停止機能であり、本実施例では、ユーザが外部設定端子ＡＤＪの電圧を0.4Ｖよりも低くすることで、強制的にラッチ停止制御回路５１を動作させて、電源制御用ＩＣ１３をラッチ停止モードに移行させ、上記のような不合理な動作を回避できるようにしている。なお、補助巻線に電流が流れなくなってもスイッチＳ０がオンされると、ＣＳ端子に接続されている外付けコンデンサＣ０（図１参照）が充電され、その充電電荷でレギュレータ５３が内部電源電圧Ｖregを生成するためＩＣの内部回路は動作し続ける。
【００５１】
一方、前記ゲート停止信号生成回路４０により生成されたゲート停止信号ＧＳＣはラッチ停止制御回路５１には供給されないので、ゲート停止信号生成回路４０によるゲート停止においては、ラッチ停止制御は実行されないこととなる。
ただし、ゲート停止信号生成回路４０によりゲート停止信号ＧＳＣが生成されるのは、例えば負荷が非常に軽くなってフィードバック電圧ＶFBが1.8Ｖ以下の領域に設けられているゲート停止ＦＢ電圧調整範囲（図４参照）の領域まで下がったような場合であり、このような軽負荷領域においては、ドライバ３４の動作を一時的に停止させることで軽負荷に対応して電力を出力するバースト動作が有効である。
【００５２】
そして、このバースト動作では、ＩＣが発振しなくなることで出力電圧が徐々に下がり、それに応じてフィードバック電圧ＶFBが上昇することでコンパレータ３６ｃの出力が反転してゲート制御が自動復帰することが可能であるため、ラッチ停止制御を行なってはならない。
【００５３】
ところで、本発明のようなスイッチング電源装置においては、バースト動作における待機電力対ゲート停止時間特性と出力リップル対ゲート停止時間特性は、図９に示すような関係、すなわちゲート停止時間が長くなると待機電力は減少するが出力リップルは大きくなり、逆にゲート停止時間が短くなると出力リップルは小さくなるが待機電力は増加する。つまり、ゲート停止時間に対して待機電力と出力リップルはトレードオフの関係にある。
本実施形態の電源制御用ＩＣ１３では、ゲート停止信号生成回路４０によるゲート停止信号の生成を開始するフィードバック電圧ＶFBの電圧値を、外部設定端子ＡＤＪの設定電圧すなわち外付け抵抗Ｒｔの抵抗値で任意に設定することができる。そのため、電源装置の設計者は、外部設定端子ＡＤＪの設定電圧でゲート停止機能が働くフィードバック電圧ＶFBの電圧値を任意に設定することができるので、適用するシステムに応じて、待機電力低減を優先するか出力リップル低減を優先するか自由に調整することが可能となる。
【００５４】
図１０には、上記実施例の変形例が示されている。
この変形例は、外部設定端子ＡＤＪの設定電圧を監視する上記コンパレータ３６ｃ，３６ｄの他に、電源電圧端子ＶＤＤを監視して例えば27.5Ｖのような設定電圧以上の電圧値になった場合に過電圧状態と判定する過電圧検出用コンパレータ５５と、フィードバック端子ＦＢの電圧ＶFBを監視して例えば４Ｖのような設定電圧以上の電圧値になった場合に過負荷状態と判定する過負荷検出用コンパレータ５６とを設けたものである。
そして、上記過電圧検出用コンパレータ５５の出力はコンパレータ３６ｄと共通のタイマ回路５０へ供給して、例えば５０μＳ以上過電圧状態が継続した場合に、ドライバ３４を停止させるとともにラッチ停止制御を開始させ、上記過負荷検出用コンパレータ５６の出力は他のタイマ回路５７へ供給して、例えば２５０ｍＳ以上過負荷状態が継続した場合に、ドライバ３４を停止させるとともにラッチ停止制御を開始させるように構成している。
【００５５】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、トランスの一次側巻線に間歇的に電流を流すスイッチングトランジスタＳＷを、電源制御用ＩＣ１３とは別個の素子としているが、このスイッチングトランジスタＳＷを電源制御用ＩＣ１３に取り込んで、１つの半導体集積回路として構成してもよい。
さらに、前記実施形態では、本発明をフライバック方式のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣに適用した場合について説明したが、本発明はフォワード型や疑似共振型のＡＣ−ＤＣコンバータを構成する電源制御用ＩＣにも適用することができる。
【符号の説明】
【００５６】
１１  ラインフィルタ
１２  ダイオード・ブリッジ回路（整流回路）
１３  電源制御回路（電源制御用ＩＣ）
１４  二次側検出回路（検出用ＩＣ）
１５ａ  フォトカプラの発光側ダイオード
１５ｂ  フォトカプラの受光側トランジスタ
３１  発振回路
３２  クロック生成回路
３４  ドライバ（駆動回路）
３５  アンプ（増幅回路）
３６ａ  過電流検出用コンパレータ（過電流検出回路）
３６ｂ  電圧／電流制御用コンパレータ（電圧／電流制御回路）
３７  波形生成回路
３８  周波数制御回路
３９  デューティ制限回路
４０  ゲート停止信号生成回路
５１  ラッチ停止制御回路（内部電源電圧制御回路）
【図１】
0006424644.tif 000002
【図２】
0006424644.tif 000003
【図３】
0006424644.tif 000004
【図４】
0006424644.tif 000005
【図５】
0006424644.tif 000006
【図６】
0006424644.tif 000007
【図７】
0006424644.tif 000008
【図８】
0006424644.tif 000009
【図９】
0006424644.tif 000010
【図１０】
0006424644.tif 000011