(57)【特許請求の範囲】
【請求項１】
基板の上に配置するゲート配線層、
前記ゲート配線層の上に配置する酸化物半導体層、及び
前記酸化物半導体層の上に配置して、前記ゲート配線層と交差するデータ配線層を含み、
前記データ配線層は、銅合金を含むバリア層、前記バリア層のすぐ上に配置され、銅を含む主配線層、及び前記主配線層のすぐ上に配置して、銅合金を含むキャッピング層を含み、
前記主配線層の厚さは前記キャッピング層の厚さよりも厚く、
チャネル領域において、互いに隣接した前記キャッピング層の側壁と前記主配線層の側壁とは、一列に整列しており、
前記バリア層の中で銅と合金を形成する物質は２５ａｔ％以上の含有量を有する薄膜トランジスタ表示板。
【請求項２】
前記キャッピング層は、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）のうちの少なくとも一つを含む銅合金、または銅、アルミニウム、及びマグネシウムの合金である、請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記キャッピング層は銅マンガン合金を含む、請求項２に記載の薄膜トランジスタ表示板。
【請求項４】
前記酸化物半導体層は、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、及びハフニウム（Ｈｆ）のうちの少なくとも一つを含む、請求項３に記載の薄膜トランジスタ表示板。
【請求項５】
前記バリア層は、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）のうちの少なくとも一つと銅の合金で形成された物質を含む、請求項４に記載の薄膜トランジスタ表示板。
【請求項６】
前記データ配線層は、前記ゲート線と交差して、ソース電極を含むデータ線、及び前記ソース電極と対向するドレイン電極を含む、請求項５に記載の薄膜トランジスタ表示板。
【請求項７】
前記データ線及び前記ドレイン電極を覆って、前記ドレイン電極の一部を露出させるコンタクトホールを有する保護膜、及び
前記コンタクトホールによって前記ドレイン電極と電気的に接続されている画素電極をさらに含む、請求項６に記載の薄膜トランジスタ表示板。
【請求項８】
前記保護膜は酸化ケイ素を含む、請求項７に記載の薄膜トランジスタ表示板。
【請求項９】
基板の上にゲート線を形成する段階、
前記ゲート線を覆うゲート絶縁膜を形成する段階、
前記ゲート絶縁膜の上に酸化物半導体層、第１金属膜、及び第２金属膜を連続的に積層する段階、
前記第２金属膜の上に、第１領域と、前記第１領域より厚さが厚い第２領域とを有する第１感光膜パターンを形成する段階、
前記第１感光膜パターンをマスクとして前記第２金属膜と前記第１金属膜を共にエッチングする段階、
前記第１感光膜パターンをマスクとして前記酸化物半導体層をエッチングする段階、
前記第１感光膜パターンをエッチバックして第２感光膜パターンを形成する段階、及び  前記第２感光膜パターンをマスクとして前記第１金属膜及び前記２金属膜を同時にウェットエッチングし、バリア層及び前記バリア層の上に位置する主配線層を含むデータ配線層を形成する段階を含み、
前記第１金属膜は銅合金で形成し、前記第２金属膜は銅で形成し、
前記第２金属膜の厚さは前記第１金属膜の厚さよりも厚く、
チャネル領域において、互いに隣接した前記バリア層の側壁と前記主配線層の側壁とは、一列に整列しており、
前記第１金属膜の中で銅と合金を形成する物質は２５ａｔ％以上の含有量を有するように形成する薄膜トランジスタ表示板の製造方法。
【請求項１０】
前記第１金属膜は、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）の中から選択した少なくとも一つと銅の合金で形成する、請求項９に記載の薄膜トランジスタ表示板の製造方法。
【請求項１１】
前記ゲート絶縁膜の上に前記第２金属膜を積層した後に第３金属膜を積層する段階をさらに含む、請求項９に記載の薄膜トランジスタ表示板の製造方法。
【請求項１２】
前記第３金属膜は銅合金で形成する、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
【請求項１３】
前記第３金属膜は、前記第２感光膜パターンをマスクとして前記第１金属膜及び前記第２金属膜をウェットエッチングする時に共にエッチングされて、前記主配線層の上にキャッピング層を形成する段階をさらに含む、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
【請求項１４】
配線部とチャネル部を含む基板の上にゲート線を形成する段階、
前記ゲート線を覆うゲート絶縁膜を形成する段階、
前記ゲート絶縁膜の上に酸化物半導体層、第１金属膜、及び第２金属膜を連続的に積層する段階、
前記第２金属膜の上に前記チャネル部に対応する位置にオープン部を有する第１感光膜パターンを形成する段階、
前記第１感光膜パターンをマスクとして前記第１金属膜及び前記第２金属膜を共にエッチングして、バリア層及び前記バリア層の上に位置する主配線層を含むデータ配線層を形成する段階、
前記第１感光膜パターンを除去する段階、
前記データ配線層を覆う第２感光膜パターンを形成する段階、及び
前記第２感光膜パターンをマスクとして前記酸化物半導体層をエッチングする段階を含み、
前記第１金属膜は銅合金で形成し、前記第２金属膜は銅で形成し、
前記第２金属膜の厚さは前記第１金属膜の厚さよりも厚く、
チャネル領域において、互いに隣接した前記バリア層の側壁と前記主配線層の側壁とは、一列に整列しており、
前記第１金属膜の中で銅と合金を形成する物質は２５ａｔ％以上の含有量を有するように形成する薄膜トランジスタ表示板の製造方法。
【請求項１５】
前記第１金属膜は、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）の中から選択した少なくとも一つと銅の合金で形成する、請求項１４に記載の薄膜トランジスタ表示板の製造方法。
【請求項１６】
前記ゲート絶縁膜の上に前記第２金属膜を積層した後に第３金属膜を積層する段階をさらに含む、請求項１５に記載の薄膜トランジスタ表示板の製造方法。
【請求項１７】
前記第３金属膜は銅合金で形成する、請求項１６に記載の薄膜トランジスタ表示板の製造方法。
【請求項１８】
前記第３金属膜は、前記第１感光膜パターンをマスクとして前記第１金属膜及び前記第２金属膜をエッチングする時に共にエッチングされて、前記主配線層の上にキャッピング層を形成する段階をさらに含む、請求項１７に記載の薄膜トランジスタ表示板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ表示板及びその製造方法に関する。
【背景技術】
【０００２】
一般に、液晶表示装置や有機発光表示装置などの平板表示装置は、複数対の電界生成電極と、その間に挿入されている電気光学（ｅｌｅｃｔｒｏ−ｏｐｔｉｃａｌ）活性層とを含む。液晶表示装置の場合電気光学活性層として液晶層を含み、有機発光表示装置の場合電気光学活性層として有機発光層を含む。
【０００３】
一対になる電界生成電極のうちの一つは、通常、スイッチング素子に接続されて電気信号の印加を受け、電気光学活性層はこの電気信号を光学信号に変換することによって映像が表示される。
【０００４】
平板表示装置においては、スイッチング素子として三端子素子の薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を使用し、この薄膜トランジスタを制御するための走査信号を伝達するゲート線（ｇａｔｅ  ｌｉｎｅ）と、画素電極に印加される信号を伝達するデータ線（ｄａｔａ  ｌｉｎｅ）などの信号線が平板表示装置に具備される。
【０００５】
一方、表示装置の面積が大きくなることによって、高速駆動を実現するために酸化物半導体技術が研究されており、信号線の抵抗を減少させる方法が研究されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】韓国出願公開2010-0118838号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
信号線の抵抗を減少させるために、銅とチタニウムの二重膜で信号線を形成する方法が研究されている。しかし、チタニウムと酸化物半導体との界面で発生する異物性欠陥によって薄膜トランジスタの特性が低下する恐れがある。
【０００８】
そこで、本発明の目的は、酸化物半導体を使用する薄膜トランジスタの特性を向上させることができる薄膜トランジスタ表示板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一実施形態に係る薄膜トランジスタ表示板は、基板の上に配置するゲート配線層、前記ゲート配線層の上に配置する酸化物半導体層、及び前記酸化物半導体層の上に配置して、前記ゲート配線層と交差するデータ配線層を含み、前記データ配線層は銅を含む主配線層、及び前記主配線層の上に配置して、銅合金を含むキャッピング層を含む。
【００１０】
前記キャッピング層は、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）のうちの少なくとも一つを含む銅合金、または銅、アルミニウム、マグネシウムの合金とすることができる。
【００１１】
前記キャッピング層は銅マンガン合金を含むことができる。
【００１２】
前記酸化物半導体層は、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、及びハフニウム（Ｈｆ）のうちの少なくとも一つを含むことができる。
【００１３】
前記データ配線層は、前記主配線層の下に配置するバリア層をさらに含むことができる。
【００１４】
前記バリア層は、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）のうちの少なくとも一つと銅の合金で形成された物質を含むことができる。
【００１５】
前記バリア層の中で銅と合金を形成する物質は１０ａｔ％以上の含有量を有することができる。
【００１６】
前記データ配線層は、前記ゲート線と交差して、ソース電極を含むデータ線及び前記ソース電極と対向するドレイン電極を含むことができる。
【００１７】
前記データ線及び前記ドレイン電極を覆って、前記ドレイン電極の一部を露出させるコンタクトホールを有する保護膜、及び前記コンタクトホールによって前記ドレイン電極と電気的に接続されている画素電極をさらに含むことができる。
【００１８】
前記保護膜は酸化ケイ素を含むことができる。
【００１９】
本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法は、基板の上にゲート線を形成する段階、前記ゲート線を覆うゲート絶縁膜を形成する段階、前記ゲート絶縁膜の上に酸化物半導体層、第１金属膜、及び第２金属膜を連続的に積層する段階、前記第２金属膜の上に、第１領域と、前記第１領域より厚さが厚い第２領域とを有する第１感光膜パターンを形成する段階、前記第１感光膜パターンをマスクとして前記第２金属膜と前記第１金属膜を共にエッチングする段階、前記第１感光膜パターンをマスクとして前記酸化物半導体層をエッチングする段階、前記第１感光膜パターンをエッチバックして第２感光膜パターンを形成する段階、及び前記第２感光膜パターンをマスクとして前記第１金属膜及び前記２金属膜を同時にウェットエッチングして、バリア層及び前記バリア層の上に位置する主配線層を含むデータ配線層を形成する段階を含む。
【００２０】
前記第１金属膜は銅合金で形成し、前記第２金属膜は銅で形成することができる。
【００２１】
前記第１金属膜は、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）の中から選択した少なくとも一つと銅の合金で形成することができる。
【００２２】
前記第１金属膜の中で銅と合金を形成する物質は２５ａｔ％以上の含有量を有するように形成することができる。
【００２３】
前記ゲート絶縁膜の上に前記第２金属膜を積層した後に第３金属膜を積層する段階をさらに含むことができる。
【００２４】
前記第３金属膜は銅合金で形成することができる。
【００２５】
前記第３金属膜は、前記第２感光膜パターンをマスクとして前記第１金属膜及び前記第２金属膜をウェットエッチングする時に共にエッチングされて、前記主配線層の上にキャッピング層を形成する段階をさらに含むことができる。
【００２６】
本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法は、配線部とチャネル部を含む基板の上にゲート線を形成する段階、前記ゲート線を覆うゲート絶縁膜を形成する段階、前記ゲート絶縁膜の上に酸化物半導体層、第１金属膜、及び第２金属膜を連続的に積層する段階、前記第２金属膜の上に前記チャネル部に対応する位置にオープン部を有する第１感光膜パターンを形成する段階、前記第１感光膜パターンをマスクとして前記第１金属膜及び前記第２金属膜を共にエッチングして、バリア層及び前記バリア層の上に位置する主配線層を含むデータ配線層を形成する段階、前記第１感光膜パターンを除去する段階、前記データ配線層を覆う第２感光膜パターンを形成する段階、及び前記第２感光膜パターンをマスクとして前記酸化物半導体層をエッチングする段階を含む。
【００２７】
前記第１金属膜は銅合金で形成し、前記第２金属膜は銅で形成することができる。
【００２８】
前記第１金属膜は、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）の中から選択した少なくとも一つと銅の合金で形成することができる。
【００２９】
前記第１金属膜の中で銅と合金を形成する物質は２５ａ％以上の含有量を有するように形成することができる。
【００３０】
前記ゲート絶縁膜の上に前記第２金属膜を積層した後に第３金属膜を積層する段階をさらに含むことができる。
【００３１】
前記第３金属膜は銅合金で形成することができる。
【００３２】
前記第３金属膜は、前記第１感光膜パターンをマスクとして前記第１金属膜及び前記第２金属膜をエッチングする時に共にエッチングされて、前記主配線層の上にキャッピング層を形成する段階をさらに含むことができる。
【発明の効果】
【００３３】
このように本発明の一実施形態によれば、酸化物半導体と信号線の間に安定した接触が行われて、薄膜トランジスタの特性を向上させることができる。
【００３４】
また、本発明の他の実施形態によれば、薄膜トランジスタ表示板の製造過程で多層に形成された信号線を一括エッチングすることによって、工程を単純化することができる。
【００３５】
さらに、本発明の他の実施形態によれば、薄膜トランジスタ表示板の製造過程で発生するスキュー（ｓｋｅｗ）を減少して、チャネルの長さを調節することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態に係る薄膜トランジスタ表示板の一画素を示した配置図である。
【図２】図１のＩＩ−ＩＩ線に沿った断面図である。
【図３】本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法について説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図４】本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図５】本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図６】本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図７】本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図８】本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図９】本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図１０】本発明のまた他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図１１】本発明のまた他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図１２】本発明のまた他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【図１３】本発明のまた他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【発明を実施するための形態】
【００３７】
添付した図面を参照して、本発明の好ましい実施形態について詳細に説明する。しかし、本発明はここで説明される実施形態に限定されず、他の形態に具体化することもできる。むしろ、ここで紹介される実施形態は、開示された内容が徹底でかつ完全なものとなるようにし、なお、当業者に本発明の思想が十分に伝達されるようにするために提供させるものである。
【００３８】
図面において、層及び領域の厚さは明確性のために誇張して示した。また、層が他の層または基板の「上」にあるという場合に、それは他の層または基板の上に直接形成されるか、またはこれらの間に第３の層が介されることも可能である。明細書の全体にわたって同一の参照番号に表示された部分は同一の構成要素を意味する。
【００３９】
図１は、本発明の一実施形態に係る薄膜トランジスタ表示板の一画素を示した配置図である。図２は、図１のＩＩ−ＩＩ線に沿った断面図である。
【００４０】
図１及び図２を参照すれば、透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上に複数のゲート線１２１が形成されている。
【００４１】
ゲート線１２１は、ゲート信号を伝達し、主に横方向に延びている。各ゲート線１２１はゲート線１２１から突出した複数のゲート電極１２４を含む。
【００４２】
ゲート線１２１及びゲート電極１２４は、第１層１２１ｐ、１２４ｐ、第２層１２１ｑ、１２４ｑ、及び第３層１２１ｒ、１２４ｒに形成された三重膜構造を有することができる。第１層１２１ｐ、１２４ｐ、第２層１２１ｑ、１２４ｑ、及び第３層１２１ｒ、１２４ｒは、それぞれアルミニウム（Ａｌ）とアルミニウム合金などアルミニウム系の金属、銀（Ａｇ）と銀合金など銀系の金属、銅（Ｃｕ）と銅合金など銅系の金属、モリブデン（Ｍｏ）とモリブデン合金などモリブデン系の金属、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、マンガン（Ｍｎ）などからなることができる。
【００４３】
また、第１層１２１ｐ、１２４ｐ、第２層１２１ｑ、１２４ｑ、及び第３層１２１ｒ、１２４ｒは、互いに物理的性質が異なる膜を組合わせて形成することができる。本実施形態ではゲート線１２１及びゲート電極１２４が三重膜に形成されることと説明したが、ここに限定されず、単一膜または二重膜形態も可能である。
【００４４】
ゲート線１２１の上には酸化ケイ素または窒化ケイ素などの絶縁物質からなるゲート絶縁膜１４０を配置する。
【００４５】
ゲート絶縁膜１４０の上には複数の酸化物半導体１５１が形成されている。酸化物半導体１５１は、主に縦方向に延びて、ゲート電極１２４に向かって延び出た複数の突出部（ｐｒｏｊｅｃｔｉｏｎ）１５４を含む。
【００４６】
酸化物半導体１５１は、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、及びハフニウム（Ｈｆ）のうちの少なくとも一つを含む。
【００４７】
酸化物半導体１５１及びゲート絶縁膜１４０の上には複数のデータ線１７１と複数のドレイン電極１７５が形成されている。
【００４８】
データ線１７１は、データ信号を伝達し、主に縦方向に延びてゲート線１２１と交差する。各データ線１７１は、ゲート電極１２４に向かって延びて、Ｕ字状を有する複数のソース電極１７３を含む。
【００４９】
ドレイン電極１７５は、データ線１７１と分離されて、ソース電極１７３のＵ字状の中間で上部に向かって延長されている。
【００５０】
ソース電極１７３を含むデータ線１７１及びドレイン電極１７５は、バリア層１７１ｐ、１７３ｐ、１７５ｐ、主配線層１７１ｑ、１７３ｑ、１７５ｑ、及びキャッピング層１７１ｒ、１７３ｒ、１７５ｒの三重膜構造を有する。バリア層１７１ｐ、１７３ｐ、１７５ｐは銅合金からなり、主配線層１７１ｑ、１７３ｑ、１７５ｑは銅からなり、キャッピング層１７１ｒ、１７３ｒ、１７５ｒは銅合金からなる。
【００５１】
本実施形態とは異なって、キャッピング層１７１ｒ、１７３ｒ、１７５ｒは省略されて、データ線１７１及びドレイン電極１７５は、バリア層１７１ｐ、１７３ｐ、１７５ｐと、主配線層１７１ｑ、１７３ｑ、１７５ｑの二重膜に形成することができる。
【００５２】
他の実施形態においては、バリア層１７１ｐ、１７３ｐ、１７５ｐが省略されて、データ線１７１及びドレイン電極１７５は主配線層１７１ｑ、１７３ｑ、１７５ｑとキャッピング層１７１ｒ、１７３ｒ、１７５ｒの二重膜に形成されることもできる。
【００５３】
バリア層１７１ｐ、１７３ｐ、１７５ｐ及びキャッピング層１７１ｒ、１７３ｒ、１７５ｒは、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）のうちの少なくとも一つと銅の合金で形成することができる。キャッピング層１７１ｒ、１７３ｒ、１７５ｒは、銅、マグネシウム、アルミニウムの合金で形成することができる。
【００５４】
バリア層１７１ｐ、１７３ｐ、１７５ｐは銅合金で形成することによって、既にバリア層としてチタニウムを用いて発生する異物性欠陥を減らすことができる。ここで、異物性欠陥とは、酸素と結合しようとするチタニウムの性質ため、酸化物半導体の金属成分のうちの一部が析出されて、酸化物半導体とバリア層の間の界面で突起が形成されることをいう。これによって薄膜トランジスタの特性が悪くなる可能性がある。
【００５５】
バリア層１７１ｐ、１７３ｐ、１７５ｐを形成する物質中、銅と合金を形成する物質は１０ａｔ％以上の含有量を有することができる。例えば、銅と合金を形成するマンガン（Ｍｎ）がバリア層１７１ｐ、１７３ｐ、１７５ｐに１０ａｔ％以上含まれる場合に、酸化物半導体層の電荷移動度が向上して、高解像度と高速駆動が可能になる。
【００５６】
実験結果、マンガン（Ｍｎ）がバリア層１７１ｐ、１７３ｐ、１７５ｐに４ａｔ％含まれている場合の電荷移動度が３．６５（ｃｍ２／Ｖｓ）であり、バリア層１７１ｐ、１７３ｐ、１７５ｐにマンガン（Ｍｎ）が１０ａｔ％含まれている場合の電荷移動度が６．２５（ｃｍ２／Ｖｓ）と現れた。このように、銅に含まれているマンガンの含有量を増加させるほど、薄膜トランジスタの特性が改善されることが確認できた。
【００５７】
酸化物半導体層１５１の突出部１５４には、ソース電極１７３とドレイン電極１７５の間にデータ線１７１及びドレイン電極１７５によって覆われずに露出した部分がある。酸化物半導体層１５１は、突出部１５４の露出した部分を除いて、データ線１７１及びドレイン電極１７５と実質的に同一の平面パターンを有する。
【００５８】
一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、酸化物半導体層１５１の突出部１５４と共に一つの薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。
【００５９】
データ線１７１、ドレイン電極１７５、及び露出した半導体層の突出部１５４部分の上には保護膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）１８０が形成されている。保護膜１８０は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率絶縁物などからなる。
【００６０】
酸化ケイ素で形成された保護膜の蒸着時、銅で形成された主配線層１７１ｑ、１７３ｑ、１７５ｑが保護膜１８０と直接接触して生成される銅酸化物（ＣｕＯｘ）によってリフティング（ｌｉｆｔｉｎｇ）が発生するか、または保護膜１８０に後述するコンタクトホール１８５を形成する時、腐蝕が起こりうる。しかし、本実施形態によれば、保護膜１８０の下部にキャッピング層１７１ｒ、１７３ｒ、１７５ｒを配置することによって、データ線１７１とドレイン電極１７５のリフティング及び腐食を防止することができる。
【００６１】
保護膜１８０にはドレイン電極１７５の一端を露出する複数のコンタクトホール１８５が形成されている。
【００６２】
保護膜１８０の上には複数の画素電極（ｐｉｘｅｌ  ｅｌｅｃｔｒｏｄｅ）１９１が形成されている。画素電極１９１はコンタクトホール１８５によってドレイン電極１７５と物理的、電気的に接続されており、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は共通電圧の印加を受ける共通電極（図示せずが、対向表示板に形成されるか、または薄膜トランジスタ表示板に形成される）と共に電界を生成することによって、二つの電極間の液晶層（図示せず）の液晶分子の方向を決定する。画素電極１９１と共通電極は、キャパシタ[以下、「液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）」という]を構成して、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。
【００６３】
画素電極１９１は維持電極線（図示せず）と重畳してストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）を形成することができ、これによって液晶キャパシタの電圧維持能力を強化することができる。
【００６４】
画素電極１９１はＩＴＯまたはＩＺＯなどの透明導電体で形成することができる。
【００６５】
図３乃至図９は、本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【００６６】
図３を参照すれば、透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上に、図１、２で説明したゲート配線用金属膜をスパッタリング方法などを利用して積層した後に、これをパターニングして、ゲート線１２１及びゲート電極１２４を形成する。
【００６７】
図４を参照すれば、ゲート線１２１及びゲート電極１２４の上にゲート絶縁膜１４０、酸化物半導体層１５０、第１金属膜１７０ｐ、第２金属膜１７０ｑ、及び第３金属膜１７０ｒを積層する。
【００６８】
酸化物半導体層１７０は、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、及びハフニウム（Ｈｆ）のうちの少なくとも一つを含む物質で形成することができる。第１金属膜１７０ｐは、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）のうちの少なくとも一つと銅の合金で形成することができる。第２金属膜１７０ｑは銅で形成することができ、第３金属膜１７０ｒは、バナジウム（Ｖ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、及びニッケル（Ｎｉ）のうちの少なくとも一つと銅の合金、または銅、アルミニウム、マグネシウムの合金で形成することができる。
【００６９】
第３金属膜１０ｒの上に感光膜（ｐｈｏｔｏ  ｒｅｓｉｓｔ）を形成した後にパターニングして、第１感光膜パターン５０を形成する。第１感光膜パターン５０は、厚い第１領域５０ａと、相対的に薄い第２領域５０ｂを有する。第１感光膜パターン５０の厚さの差は、マスクを利用して照射する光の量を調節するか、またはリフロー方法を利用して形成することができる。光の量を調節する場合には、マスクにスリットパターンまたは格子パターンや半透明層が形成されていてもよい。厚さの薄い第２領域５０ｂは、薄膜トランジスタのチャネル領域が形成される位置に対応する。
【００７０】
図５を参照すれば、第１感光膜パターン５０をマスクとして第１金属膜１７０ｐ、第２金属膜１７０ｑ、第３金属膜１７０ｒ、及び酸化物半導体層１５０を同時にエッチングする。ここで用いるエッチング液は、第１金属膜１７０ｐ、第２金属膜１７０ｑ、第３金属膜１７０ｒ、及び酸化物半導体層１５０を共にエッチングすることができるエッチング液（ｅｔｃｈａｎｔ）を用いることができる。
【００７１】
図６を参照すれば、エッチバック（ｅｔｃｈ  ｂａｃｋ）を行って第１感光膜パターン５０の第２部分５０ｂを除去する。この時、第１部分５０ａも共にエッチングされて幅及び高さが減り、第２感光膜パターン５１が形成される。第２感光膜パターン５１は、図５における第１感光膜パターン５０が形成された領域Ａ、Ｂ、Ｃに比べて狭い領域Ａ'、Ｂ'、Ｃ'に形成されている。
【００７２】
図７を参照すれば、第２感光膜パターン５１をマスクとして第２感光膜パターン５１の第２領域Ａ'に位置する第１金属膜１７０ｐ、第２金属膜１７０ｑ、及び第３金属膜１７０ｒをエッチングする。ここで用いるエッチング液は、図５で用いるエッチング液とは異なるエッチング液を用いなければならない。なぜなら、第２領域Ａ'の酸化物半導体層１５０がエッチングされてはいけないためである。
【００７３】
この時、第１金属膜１７０ｐ、第２金属膜１７０ｑ、及び第３金属膜１７０ｒがチャネル領域１５４を介して分離されて、データ線１７１ｐ、１７１ｑ、１７１ｒ、ソース電極１７３ｐ、１７３ｑ、１７３ｒ、及びドレイン電極１７５ｐ、１７５ｑ、１７５ｒが形成される。また、酸化物半導体層１５０の上部面が露出して、チャネル領域を形成する酸化物半導体１５４が形成される。
【００７４】
このように厚さが異なる感光膜パターンを利用すれば、酸化物半導体１５４はチャネル領域を除いてデータ線１７１、ソース電極１７３、及びドレイン電極１７５と実質的に同一の平面パターンを有する。
【００７５】
その後、図８を参照すれば、アッシング（ａｓｈｉｎｇ）によって第２感光膜パターン５１を除去する。
【００７６】
次に、図９を参照すれば、有機物質または無機物質で保護膜１８０を形成し、感光膜パターンを利用してドレイン電極１７５を露出させるコンタクトホール１８５を形成する。保護膜１８０の形成後に、酸化物半導体１５４の特性を改善させるために熱処理が行ってもよい。
【００７７】
その後、図２に示したように、ＩＴＯまたはＩＺＯのような透明導電体を積層してパターニングし、露出したドレイン電極１７５と電気的に接触する画素電極１９１を形成する。
【００７８】
図１０乃至図１３は、本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を説明するための図１のＩＩ−ＩＩ線に沿った断面図である。
【００７９】
図１０を参照すれば、図３〜図９で説明した実施形態と同様に、ゲート線１２１及びゲート電極１２４を形成した後に、ゲート絶縁膜１４０、酸化物半導体層１５０、第１金属膜１７０ｐ、第２金属膜１７０ｑ、及び第３金属膜１７０ｒを積層する。
【００８０】
次に、第３金属膜１７０ｒの上に感光膜を形成した後にパターニングして、第１感光膜パターン５０ａを形成する。図３乃至図９で説明した実施形態の第１感光膜パターン５０とは異なって、チャネル領域に対応する部分に位置する第３金属膜１７０ｒの上部面を露出するオープン部（ｏｐｅｎｉｎｇ）を有するように、第１感光膜パターン５１ａを形成する。
【００８１】
図１１を参照すれば、第１感光膜パターン５０ａをマスクとして第１金属膜１７０ｐ、第２金属膜１７０ｑ、及び第３金属膜１７０ｒをエッチングする。ここで、オープン部によって露出した部分の第３金属膜１７０ｒ、第２金属膜１７０ｑ、及び第１金属膜１７０ｐも順次にエッチングされて、チャネル領域が形成される位置の酸化物半導体層１５０が露出される。
【００８２】
この時、第１金属膜１７０ｐ、第２金属膜１７０ｑ、及び第３金属膜１７０ｒがチャネル領域ＣＨを介して分離されて、データ線１７１ｐ、１７１ｑ、１７１ｒ、ソース電極１７３ｐ、１７３ｑ、１７３ｒ、及びドレイン電極１７５ｐ、１７５ｑ、１７５ｒを含むデータ配線層が形成される。データ線１７１ｐ、１７１ｑ、１７１ｒ、ソース電極１７３ｐ、１７３ｑ、１７３ｒ、及びドレイン電極１７５ｐ、１７５ｑ、１７５ｒそれぞれは、酸化物半導体層１５０の上に位置するバリア層１７１ｐ、１７３ｐ、１７５ｒ、バリア層１７１ｐ、１７３ｐ、１７５ｐの上に位置する主配線層１７１ｑ、１７３ｑ、１７５ｑ、及び主配線層１７１ｑ、１７３ｑ、１７５ｑの上に位置するキャッピング層１７１ｒ、１７３ｒ、１７５ｒを有する。
【００８３】
図１２を参照すれば、第１感光膜パターン５０ａを除去して、第２感光膜パターン５０ｂを形成する。第２感光膜パターン５０ｂは、データ線１７１ｐ、１７１ｑ、１７１ｒ、ソース電極１７３ｐ、１７３ｑ、１７３ｒ、ドレイン電極１７５ｐ、１７５ｑ、１７５ｒ、及びチャネル領域に対応する露出した酸化物半導体層１５０を覆うように形成される。
【００８４】
図１３を参照すれば、第２感光膜パターン５０ｂをマスクとして酸化物半導体層１５０をエッチングし、チャネル領域を除いてデータ線１７１ｐ、１７１ｑ、１７１ｒ、ソース電極１７３ｐ、１７３ｑ、１７３ｒ、及びドレイン電極１７５ｐ、１７５ｑ、１７５ｒと実質的に同一の平面パターンを有する酸化物半導体１５４を形成する。チャネル領域に対応する酸化物半導体層１５０は、第２感光膜パターン５０ｂによって覆われているため保護される。
【００８５】
そして、第２感光膜パターン５０ｂを除去する。
【００８６】
この後の工程は、図９で説明した実施形態と同様に、コンタクトホールを有する保護膜を形成した後、保護膜のコンタクトホールによってドレイン電極と電気的に接続されるように保護膜の上に画素電極を形成する。
【００８７】
本実施形態によれば、データ配線層と酸化物半導体層のエッチングを分離して行うことによって、三重膜のデータ配線層を形成する時に発生するスキュー（ｓｋｅｗ）のために酸化物半導体層の側壁がデータ配線層の側壁と一致せずに突出することを最小化することができる。
【００８８】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
【符号の説明】
【００８９】
１２１  ゲート線
１２４  ゲート電極
１５４  酸化物半導体
１７１  データ線
１７３  ソース電極
１７５  ドレイン電極
【図１】
0006261845.tif 000002
【図２】
0006261845.tif 000003
【図３】
0006261845.tif 000004
【図４】
0006261845.tif 000005
【図５】
0006261845.tif 000006
【図６】
0006261845.tif 000007
【図７】
0006261845.tif 000008
【図８】
0006261845.tif 000009
【図９】
0006261845.tif 000010
【図１０】
0006261845.tif 000011
【図１１】
0006261845.tif 000012
【図１２】
0006261845.tif 000013
【図１３】
0006261845.tif 000014