(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタ基板の製造方法において、
以下の工程を含む、薄膜トランジスタ基板の製造方法であって、
工程１では、基板を用意し、
工程２では、前記基板上に所定の構造のゲートを形成し、
工程３では、前記ゲート及び基板上にゲート絶縁層を形成し、
工程４では、前記ゲート絶縁層上に所定の構造の金属信号線を形成し、
工程５では、前記ゲート絶縁層上に所定の構造の酸化物半導体層を形成し、
工程６では、前記ゲート絶縁層・金属信号線・酸化物半導体層上に所定の構造の不動態化層を形成し、
工程７では、前記金属信号線・酸化物半導体層・不動態化層上に所定の構造のソース／ドレインを形成し、
以上により薄膜トランジスタ基板が形成され、
更に、前記工程６において、不動態化層を形成するのと同時に所定の構造のエッチング阻止層を形成し、
前記エッチング阻止層は、前記酸化物半導体層上に位置し、
前記不動態化層は、前記エッチング阻止層の両側に位置し、
前記不動態化層と前記エッチング阻止層は、同じ素材か、或は異なる素材によってなる
ことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
請求項１に記載の薄膜トランジスタ基板の製造方法において、
更に、前記基板は、ガラス基板であり、
前記酸化物半導体層は、酸化物半導体ＩＧＺＯ（イグゾー）・インジウムガリウム酸化物・酸化亜鉛・酸化アルミニウム・酸化スズの中のいずれかによって形成される
ことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項３】
請求項１に記載の薄膜トランジスタ基板の製造方法において、
更に、前記工程７において、ソース／ドレインを形成するのと同時に、画素電極を形成し、
前記画素電極は、不動態化層上に形成されるとともに、前記ソース／ドレインと電気的に接続され、
前記ソース／ドレインと画素電極は、いずれも透明導電性酸化物によって形成される
ことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項４】
請求項１に記載の薄膜トランジスタ基板の製造方法において、
更に、前記透明導電性酸化物は、酸化インジウムスズである
ことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項５】
基板と、ゲートと、ゲート絶縁層と、金属信号線と、酸化物半導体層と、不動態化層と、ソース／ドレインと、画素電極とからなる、薄膜トランジスタ基板であって
前記ゲートは、前記基板上に設けられ、
前記ゲート絶縁層は、前記基板及び前記ゲート上に設けられ、
前記金属信号線は、前記ゲート絶縁層上に設けられ、
前記酸化物半導体層は、前記ゲート絶縁層上に位置し且つ前記金属信号線一側に位置するように設けられ、
前記不動態化層は、前記ゲート絶縁層・金属信号線・酸化物半導体層上に設けられ、
前記ソース／ドレインは、前記金属信号線・酸化物半導体層・不動態化層上に設けられるとともに、前記ソース／ドレインと前記金属信号線は、電気的に接続され、
前記画素電極は、前記不動態化層上に設けられるとともに前記ソース／ドレインと直接接続され、且つ前記ソース／ドレインと同一層に位置し、
前記ソース／ドレインと画素電極は、いずれも透明導電性酸化物によって形成され、
更に、前記酸化物半導体層上には、エッチング阻止層が設けられ、
前記不動態化層は、前記エッチング阻止層の両側に位置し、
前記エッチング阻止層と前記不動態化層は、同等の素材か、或は異なる素材によってなる
ことを特徴とする薄膜トランジスタ基板。
【請求項６】
請求項５に記載の薄膜トランジスタ基板において、
更に、前記基板は、ガラス基板である
ことを特徴とする薄膜トランジスタ基板。
【請求項７】
請求項５に記載の薄膜トランジスタ基板において、
更に、前記酸化物半導体層は、酸化物半導体ＩＧＺＯ（イグゾー）・インジウムガリウム酸化物・酸化亜鉛・酸化アルミニウム・酸化スズの中のいずれかによって形成される
ことを特徴とする薄膜トランジスタ基板。
【請求項８】
請求項５に記載の薄膜トランジスタ基板において、
更に、前記ソース／ドレインと画素電極は、同時に形成され、
前記透明導電性酸化物は、酸化インジウムスズである
ことを特徴とする薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示技術に関し、特に、薄膜トランジスタ基板の製造方法及び前記方法によって製造された薄膜トランジスタ基板に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、電子機器においてスイッチ装置や駆動装置として幅広く用いられている。具体的に述べると、薄膜トランジスタは、ガラス基板やプラスチック基板上に設けられることが可能なため、液晶ディスプレイ（ＬＣＤ）・有機ＥＬディスプレイ（ＯＬＥＤ）・電気泳動ディスプレイ（ＥＰＤ）等の種々の平面ディスプレイの分野でよく用いられる。
【０００３】
酸化物半導体は、高い電子移動率を備えるとともに（酸化物半導体の移動率は＞１０ｃｍ２／Ｖｓであり、ａ−Ｓｉの移動率は僅か０．５〜０．８ｃｍ２／Ｖｓである）、低温ポリシリコン（ＬＴＰＳ）と比較して、酸化物半導体は製造工程が簡単であり、ａ−Ｓｉ製造工程との適合性が高いため、液晶ディスプレイ（ＬＣＤ）・有機ＥＬディスプレイ（ＯＬＥＤ）・フレキシブル表示（Ｆｌｅｘｉｂｌｅ）等の分野に応用可能である。更に、次世代の生産ラインと適合し、大中小サイズの表示に応用可能であるため、極めて高い発展的応用の可能性を備えている。よって、現在の業界において注目度の高い研究である。また、酸化物半導体の研究では、酸化物半導体ＩＧＺＯ（イグゾー、ＩｎＧａＺｎＯ）が最も成熟度が高い半導体である。
【０００４】
薄膜トランジスタ基板は、薄膜トランジスタと、画素電極とからなる。図１を参照する。従来の酸化物半導体薄膜トランジスタ基板は、酸化物半導体層１００の製作完了後に、ソース／ドレイン（Ｓｏｕｒｃｅ／Ｄｒａｉｎ）金属電極２００を製作する必要がある。ソース／ドレイン（Ｓｏｕｒｃｅ／Ｄｒａｉｎ）金属電極２００のウェットエッチング工程では、通常、強酸及び強酸化合物（例えばＨＮＯ３／Ｈ３ＰＯ４／ＣＨ３ＣＯＯＨ等）が用いられるため、バックチャネルエッチ（Ｂａｃｋ  ｃｈａｎｎｅｌ  ｅｔｃｈｉｎｇ、ＢＣＥ）部分の酸化物半導体層が破壊され易い。ドライエッチングを使用した工程の場合には、エッチングの均一性が劣るという問題が存在する。この問題を解決するために、従来技術では、通常、酸化物半導体層１００の形成後、及びソース／ドレイン金属電極２００の形成前に、一層のエッチング阻止層（ＥＳＬ）３００を製作することにより、バックチャネルエッチ部分の酸化物半導体層がソース／ドレイン金属電極２００のエッチング等の工程において破壊されないように保護している。しかし、別途一層のエッチング阻止層を製作するため、フォトリソグラフィ工程が一回増えることになる。一回のフォトリソグラフィ工程は、成膜・露光・現像・エッチング・剥離等の処理手順からなる。よって、別途一層のエッチング阻止層を製作することは、生産コストの大幅な増加を招いて、生産性を低下させてしまう。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
よって本発明は、金属信号線とソース／ドレインのエッチング工程による酸化物半導体層の破損を効果的に防止することで、薄膜トランジスタ基板の安定性と均一性の向上・生産性の向上を可能にするとともに、酸化物半導体薄膜トランジスタ基板の大量生産の可能性を拡大し、更にフォトリソグラフィ工程を一回削減することにより、大幅な生産コスト削減と生産性向上が可能な、薄膜トランジスタ基板の製造方法を提供することを目的とする。
【０００６】
また本発明は、構造が簡単で、高い安定性と均一性を備えるとともに、製造方法が簡単で、フォトリソグラフィ工程が一回削減されることにより、大幅な生産コスト削減と生産性向上が可能な、薄膜トランジスタ基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の目的を達成するために本発明が提供する薄膜トランジスタ基板の製造方法は、以下の工程を含む。
【０００８】
工程１では、基板を用意する。
【０００９】
工程２では、基板上に所定の構造のゲートを形成する。
【００１０】
工程３では、ゲートと基板上にゲート絶縁層を形成する。
【００１１】
工程４では、ゲート絶縁層上に所定の構造の金属信号線を形成する。
【００１２】
工程５では、ゲート絶縁層上に所定の構造の酸化物半導体層を形成する。
【００１３】
工程６では、ゲート絶縁層・金属信号線・酸化物半導体層上に所定の構造の不動態化層を形成する。
【００１４】
工程７では、前記金属信号線・酸化物半導体層・不動態化層上に所定の構造のソース／ドレインを形成する。以上により、薄膜トランジスタ基板を形成する。
【００１５】
前記基板は、ガラス基板である。前記酸化物半導体層は、酸化物半導体ＩＧＺＯ（イグゾー）・インジウムガリウム酸化物・酸化亜鉛・酸化アルミニウム・酸化スズの中のいずれかによって形成される。
【００１６】
前記工程６において、不動態化層を形成するのと同時に、更に所定の構造のエッチング阻止層を形成する。前記エッチング阻止層は、前記酸化物半導体層上に位置する。前記不動態化層は、前記エッチング阻止層の両側に位置する。前記不動態化層と前記エッチング阻止層は、同じ素材か、或は異なる素材によってなる。
【００１７】
前記工程７において、ソース／ドレインを形成するのと同時に、更に画素電極を形成する。前記画素電極は、不動態化層上に形成されるとともに、ソース／ドレインと電気的に接続される。前記ソース／ドレインと画素電極は、いずれも透明導電性酸化物によって形成される。
【００１８】
前記透明導電性酸化物は、酸化インジウムスズである。
【００１９】
また本発明が提供するもう一つの薄膜トランジスタ基板の製造方法は、以下の工程を含む。
【００２０】
工程１では、基板を用意する。
【００２１】
工程２では、基板上に所定の構造のゲートを形成する。
【００２２】
工程３では、ゲートと基板上にゲート絶縁層を形成する。
【００２３】
工程４では、ゲート絶縁層上に所定の構造の金属信号線を形成する。
【００２４】
工程５では、ゲート絶縁層上に所定の構造の酸化物半導体層を形成する。
【００２５】
工程６では、ゲート絶縁層・金属信号線・酸化物半導体層上に所定の構造の不動態化層を形成する。
【００２６】
工程７では、前記金属信号線・酸化物半導体層・不動態化層上に所定の構造のソース／ドレインを形成する。以上により、薄膜トランジスタ基板を形成する。
【００２７】
このうち、前記工程６において、不動態化層を形成するのと同時に、更に所定の構造のエッチング阻止層を形成する。前記エッチング阻止層は、前記酸化物半導体層上に位置する。前記不動態化層は、前記エッチング阻止層の両側に位置する。前記不動態化層と前記エッチング阻止層は、同じ素材か、或は異なる素材によってなる。
【００２８】
前記基板は、ガラス基板である。前記酸化物半導体層は、酸化物半導体ＩＧＺＯ（イグゾー）・インジウムガリウム酸化物・酸化亜鉛・酸化アルミニウム・酸化スズの中のいずれかによって形成される。
【００２９】
前記工程７において、ソース／ドレインを形成するのと同時に、更に画素電極を形成する。前記画素電極は、不動態化層上に形成されるとともに、ソース／ドレインと電気的に接続される。前記ソース／ドレインと画素電極は、いずれも透明導電性酸化物によって形成される。
【００３０】
前記透明導電性酸化物は酸化インジウムスズである。
【００３１】
また本発明が提供する薄膜トランジスタ基板は、基板と、前記基板上に位置するゲートと、前記基板及び前記ゲート上に位置するゲート絶縁層と、前記ゲート絶縁層上に位置する金属信号線と、前記ゲート絶縁層上に位置し且つ前記金属信号線一側に位置する酸化物半導体層と、前記ゲート絶縁層・金属信号線・酸化物半導体層上に位置する不動態化層と、前記金属信号線・酸化物半導体層・不動態化層上に位置するとともに前記金属信号線と電気的に接続されたソース／ドレインと、前記不動態化層上に位置するとともに前記ソース／ドレインと直接接続され且つ前記ソース／ドレインと同一層に位置する画素電極とからなる。前記ソース／ドレインと画素電極は、いずれも透明導電性酸化物によって形成される。
【００３２】
前記基板は、ガラス基板である。
【００３３】
前記酸化物半導体層は、酸化物半導体ＩＧＺＯ（イグゾー）・インジウムガリウム酸化物・酸化亜鉛・酸化アルミニウム・酸化スズの中のいずれかによって形成される。
【００３４】
更に酸化物半導体層上には、エッチング阻止層が設けられる。前記エッチング阻止層と前記不動態化層は、同時に形成されるとともに、同等の素材或は異なる素材によって作成される。
【００３５】
前記ソース／ドレインと画素電極は同時に形成される。前記透明導電性酸化物は酸化インジウムスズである。
【発明の効果】
【００３６】
以上の構造によってなる本発明は、以下の有益な効果を備える。即ち、本発明の薄膜トランジスタ基板の製造方法及び前記方法によって製造された薄膜トランジスタ基板において、酸化物半導体層は金属信号線の後に形成されるとともに、ソース／ドレインが形成される前に一層のエッチング阻止層が製作され、且つ従来のソース／ドレイン作成素材の代わりに透明導電性酸化物（ＴＣＯ）を使用することで、金属信号線とソース／ドレインのエッチング工程における酸化物半導体層の破損を防止して、薄膜トランジスタ基板の安定性と均一性の向上・生産性の向上が可能であり、更に酸化物半導体薄膜トランジスタ基板の大量生産の可能性を拡大することが出来る。加えて、前記エッチング阻止層と不動態化層を同一層に製作し、且つソースドレイン電極と画素電極を同一層に製作することで、製作すべき層を一層減らして、一回のフォトリソグラフィ工程（成膜・露光・現像・エッチング・剥離等の工程を含む）を減らし、これにより大幅に生産コストを削減して、生産性を高めることが可能となる。
【００３７】
本発明の特徴と技術内容の詳細については、以下の詳説と図を参照されたい。尚、図はあくまで参考及び説明用であり、これにより本発明を制限するものではない。
【図面の簡単な説明】
【００３８】
下記の図を参照しつつ本発明の具体的実施例について詳述することで、本発明の技術手法及びその他の有益な効果を詳らかにする。
【図１】従来の薄膜トランジスタ基板の構造を示した概略図である。
【図２】本発明の薄膜トランジスタ基板の製造方法のフロー図である。
【図３】本発明の実施例１における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図４】本発明の実施例１における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図５】本発明の実施例１における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図６】本発明の実施例１における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図７】本発明の実施例１における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図８】本発明の実施例１における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図９】本発明の実施例２における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図１０】本発明の実施例２における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図１１】本発明の実施例２における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図１２】本発明の実施例２における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図１３】本発明の実施例２における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図１４】本発明の実施例２における薄膜トランジスタ基板の製造方法によって薄膜トランジスタ基板を製造する工程を示した概略図である。
【図１５】本発明の実施例３における薄膜トランジスタ基板の概略図である。
【図１６】本発明の実施例４における薄膜トランジスタ基板の概略図である。
【発明を実施するための形態】
【００３９】
本発明の技術手法とその効果を詳らかにするために、以下で本発明の実施例と図を参照しつつ詳述する。
【００４０】
（実施例１）
図２、及び図３から図８までを参照する。本発明が提供する薄膜トランジスタ基板の製造方法は、以下の工程を含む。
【００４１】
工程１では、基板２０を用意する。
【００４２】
基板２０は透明基板であるとともに、ガラス基板或はプラスチック基板であることが望ましい。本実施例において、基板２０はガラス基板である。
【００４３】
工程２では、基板２０上に所定の構造のゲート２２を形成する。
【００４４】
一回目のフォトリソグラフィ工程を通して基板２０上に所定の構造のゲート２２を形成する際、その具体的な形成方法は以下の通りである。まず基板２０上に第一金属層を積層させてから、フォトマスク或はハーフフォトマスクを通して前記第一金属層に対する露光・現像・エッチングを行うことで所定の構造のゲート２２を形成する。これにより一回目のフォトリソグラフィ工程が完了する。前記第一金属層は、一般にアルミニウム層・銅層・モリブデン層の中の一つ或はこれらの組合せである。
【００４５】
工程３では、ゲート２２及び基板２０上にゲート絶縁層２４を形成する。
【００４６】
二回目のフォトリソグラフィ工程を通してゲート２２及び基板２０上にゲート絶縁層２４を形成する。ゲート絶縁層２４は、一般に酸化ケイ素・窒化ケイ素の中のいずれか一つ或はこれらの組合せによってなる。ゲート絶縁層２４の形成方法は、上述したゲート２２の形成方法と類似しているため、ここで重複して述べることはしない。
【００４７】
工程４では、ゲート絶縁層２４上に所定の構造の金属信号線２６を形成する。
【００４８】
三回目のフォトリソグラフィ工程を通してゲート絶縁層２４上に所定の構造の金属信号線２６を形成する際、その具体的な形成方法は以下の通りである。ゲート絶縁層２４上に第二金属層を積層してから、フォトマスク或はハーフフォトマスクを通して前記第二金属層に対する露光・現像・エッチングを行うことで所定の構造の金属信号線２６を形成する。
【００４９】
前記第二金属層は、一般にアルミニウム層・銅層・モリブデン層の中のいずれか一つ或はこれらの組合せである。
【００５０】
工程５では、ゲート絶縁層２４上に所定の構造の酸化物半導体層２８を形成する。
【００５１】
四回目のフォトリソグラフィ工程を通してゲート絶縁層２４上に所定の構造の酸化物半導体層２８を形成する際、その形成方法は上述したゲート２２或は金属信号線２６の形成方法と類似しているため、ここで重複して述べることはしない。
【００５２】
酸化物半導体層２８は、酸化物半導体ＩＧＺＯ（イグゾー）の半導体層・インジウムガリウム酸化物半導体層・酸化亜鉛半導体層・酸化アルミニウム半導体層・酸化スズ半導体層の中のいずれかであるとともに、酸化物半導体ＩＧＺＯ（イグゾー）の半導体層であることが望ましい。酸化物半導体層２８は、金属信号線２６一側に位置する。また、酸化物半導体層２８と金属信号線２６は水平方向において重ならないことが望ましい。
【００５３】
酸化物半導体層２８は金属信号線２６の形成後に製作される。これにより、金属信号線２６のエッチング工程における酸化物半導体層の破損を防止して、薄膜トランジスタ基板の安定性と均一性の向上・生産性の向上が可能になり、更に酸化物半導体薄膜トランジスタ基板の大量生産の可能性を拡大することが出来る。
【００５４】
工程６では、ゲート絶縁層２４・金属信号線２６・酸化物半導体層２８上に所定の構造の不動態化層３２を形成する。
【００５５】
五回目のフォトリソグラフィ工程を通してゲート絶縁層２４・金属信号線２６・酸化物半導体層２８上に所定の構造の不動態化層３２を形成する際、不動態化層３２の形成方法は上述したゲート２２或は金属信号線２６の形成方法と類似しているため、ここで重複して述べることはしない。
【００５６】
ここで特筆すべき点は、金属信号線２６上に不動態化層３２を形成した後、金属信号線２６上の対応する不動態化層３２をエッチングして、接触孔を形成することで、金属信号線２６を露出させる必要があることである。これにより、不動態化層３２の後に形成されるソース／ドレイン３４と金属信号線２６が電気的に接続される。前記エッチングの方式には、ドライエッチングを用いるか、或はウェットエッチングを用いることが出来る。
【００５７】
工程７では、金属信号線２６・酸化物半導体層２８・不動態化層３２上に所定の構造のソース／ドレイン３４を形成する。以上により、薄膜トランジスタ基板を形成する。
【００５８】
工程７において、ソース／ドレイン３４の形成と同時に、更に画素電極３６を形成する。画素電極３６は不動態化層３２上に形成されるとともに、ソース／ドレイン３４と電気的に接続される。ソース／ドレイン３４と画素電極３６は、いずれも透明導電性酸化物（ＴＣＯ）によって形成される。本実施例において、前記透明導電性酸化物は酸化インジウムスズであることが望ましい。
【００５９】
ソース／ドレイン３４と画素電極３６の形成方法は、上述したゲート２２或は金属信号線２６の形成方法と類似しているため、ここで重複して述べることはしない。
【００６０】
ここで特筆すべき点は、本発明の薄膜トランジスタ基板は、液晶ディスプレイ（ＬＣＤ）・有機ＥＬディスプレイ（ＯＬＥＤ）・電気泳動ディスプレイ（ＥＰＤ）等の平面ディスプレイ分野、及び非フレキシブル或はフレキシブル表示等の先導的な表示技術分野への応用が可能であり、且つ大中小の各種サイズの表示に応用出来ることである。
【００６１】
（実施例２）
図９から図１４まで、及び図１６を参照する。図は、本発明の薄膜トランジスタ基板の製造方法の実施例２における手順と製造工程を示している。本実施例において、工程１から５及び工程７は上述した実施例１と同等である。実施例１との違いは工程６にあり、本実施例の工程６では、不動態化層３２の形成と同時に、更に所定の構造のエッチング阻止層３０を形成する。エッチング阻止層３０は酸化物半導体層２８上に位置し、不動態化層３２はエッチング阻止層３０両側に位置するとともに、不動態化層３２とエッチング阻止層３０は同等の素材或は異なる素材によって作成される。尚、本実施例において、不動態化層３２とエッチング阻止層３０は、同等の素材によって作成される。
【００６２】
エッチング阻止層３０は、バックチャネルエッチ部分の酸化物半導体層２８を保護するために用いられ、これによりソース／ドレイン３４のエッチング等の工程において酸化物半導体層２８が破損することを防止する。
【００６３】
本実施例において、エッチング阻止層３０と不動態化層３２が同一層に製作されることで、製作すべき層が一層削減される。即ち、一回のフォトリソグラフィ工程（成膜・露光・現像・エッチング・剥離等の工程を含む）が削減されることになるため、大幅に生産コストを削減して、生産性を向上させることが出来る。
【００６４】
（実施例３）
図１５を参照する。本発明が提供する薄膜トランジスタ基板は、基板２０と、ゲート２２と、ゲート絶縁層２４と、金属信号線２６と、酸化物半導体層２８と、不動態化層３２と、ソース／ドレイン３４と、画素電極３６とからなる。
【００６５】
基板２０は透明基板であるとともに、ガラス基板或はプラスチック基板であることが望ましい、尚、本実施例において、基板２０はガラス基板である。
【００６６】
ゲート２２は基板２０上に位置する。基板２０上にゲート２２が形成される方法は以下の通りである。まず基板２０上に第一金属層を積層させてから、フォトマスク或はハーフフォトマスクを通して前記第一金属層に対する露光・現像・エッチングを行うことで、所定の構造のゲート２２を形成する。前記第一金属層は、一般にアルミニウム層・銅層・モリブデン層の中のいずれか一つ或はこれらの組合せである。
【００６７】
ゲート絶縁層２４は基板２０及びゲート２２上に位置する。ゲート絶縁層２４は、一般に酸化ケイ素・窒化ケイ素の中のいずれか一つ或はこれらの組合せによってなる。
【００６８】
金属信号線２６はゲート絶縁層２４上に位置する。金属信号線２６の製作方法は以下の通りである。まずゲート絶縁層２４上に第二金属層を積層してから、フォトマスク或はハーフフォトマスクを通して前記第二金属層に対する露光・現像・エッチングを行うことで、所定の構造の金属信号線２６を形成する。前記第二金属層は、一般にアルミニウム層・銅層・モリブデン層の中のいずれか一つ或はこれらの組合せである。
【００６９】
金属信号線２６は、酸化物半導体層２８の形成の前に製作されることにより、金属信号線２６のエッチング工程における酸化物半導体層２８の破損を防止することが出来る。これにより、薄膜トランジスタ基板の安定性と均一性の向上・生産性の向上が可能となり、更に酸化物半導体薄膜トランジスタ基板の大量生産の可能性を拡大することが出来る。
【００７０】
酸化物半導体層２８は、ゲート絶縁層２４上に位置し且つ金属信号線２６一側に位置する。酸化物半導体層２８は、酸化物半導体ＩＧＺＯ（イグゾー）の半導体層である。また、酸化物半導体層２８と金属信号線２６は水平方向において重ならないことが望ましい。
【００７１】
不動態化層３２は、ゲート絶縁層２４・金属信号線２６・酸化物半導体層２８上に位置する。
【００７２】
ソース／ドレイン３４は、金属信号線２６・酸化物半導体層２８・不動態化層３２上に位置する。ソース／ドレイン３４と金属信号線２６は、電気的に接続される。
【００７３】
画素電極３６は、不動態化層３２上に位置するとともにソース／ドレイン３４と直接接続され、且つソース／ドレイン３４と同一層に位置する。また、ソース／ドレイン３４と画素電極３６は同時に形成される。
【００７４】
ソース／ドレイン３４と画素電極３６は、いずれも透明導電性酸化物（ＴＣＯ）によって作成される。本実施例において、前記透明導電性酸化物（ＴＣＯ）は、酸化インジウムスズであることが可能である。
【００７５】
（実施例４）
図１６を参照する。図は、本発明の薄膜トランジスタ基板の実施例４の構造を示している。本実施例において、前記薄膜トランジスタ基板には、更にエッチング阻止層３０が設けられる。エッチング阻止層３０は酸化物半導体層２８上に位置する。エッチング阻止層３０はバックチャネルエッチ部分の酸化物半導体層２８を保護するために用いられ、これによりソース／ドレイン３４のエッチング等の工程において酸化物半導体層２８が破損することを防止する。
【００７６】
不動態化層３２はエッチング阻止層３０両側に位置する。不動態化層３２とエッチング阻止層３０は、同一層に位置し、且つ同時に作成される。不動態化層３２とエッチング阻止層３０は、同等の素材によって作成されるか、或は異なる素材によって作成されることが可能である。尚、本実施例において、不動態化層３２と前記エッチング阻止層３０は、同等の素材によって作成される。
【００７７】
本実施例において、エッチング阻止層３０と不動態化層３２が同一層に製作されることで、製作すべき層が一層削減される。即ち、一回のフォトリソグラフィ工程（成膜・露光・現像・エッチング・剥離等の工程を含む）が削減されることになるため、大幅に生産コストを削減して、生産性を向上させることが出来る。
【００７８】
上述を総じて言えば、本発明の薄膜トランジスタ基板の製造方法及び前記方法によって製造された薄膜トランジスタ基板において、酸化物半導体層は金属信号線の後に形成されるとともに、ソース／ドレインが形成される前に一層のエッチング阻止層が製作され、且つ従来のソース／ドレイン作成素材の代わりに透明導電性酸化物（ＴＣＯ）を使用することで、金属信号線とソース／ドレインのエッチング工程における酸化物半導体層の破損を防止して、薄膜トランジスタ基板の安定性と均一性の向上・生産性の向上が可能であり、更に酸化物半導体薄膜トランジスタ基板の大量生産の可能性を拡大することが出来る。加えて、前記エッチング阻止層と不動態化層を同一層に製作し、且つソースドレイン電極と画素電極を同一層に製作することで、製作すべき層を一層減らして、一回のフォトリソグラフィ工程（成膜・露光・現像・エッチング・剥離等の工程を含む）を減らし、これにより大幅に生産コストを削減して、生産性を高めることが可能となる。
【００７９】
以上の記述により、関連領域の一般的な技術員は、本発明の技術手法と構想に基づいて各種の変更と変形を加えることが可能であり、これらの変更と変形は、いずれも本発明の権利要求の保護範囲に属する。
【符号の説明】
【００８０】
（従来技術）
１００ 酸化物半導体層
２００ ソース／ドレイン（Ｓｏｕｒｃｅ／Ｄｒａｉｎ）金属電極
３００ エッチング阻止層（ＥＳＬ）
（本発明）
１     工程１
２     工程２
３     工程３
４     工程４
５     工程５
６     工程６
７     工程７
２０   基板
２２   ゲート
２４   ゲート絶縁層
２６   金属信号線
２８   酸化物半導体層
３０   エッチング阻止層
３２   不動態化層
３４   ソース／ドレイン
３６   画素電極
【図１】
0006261732.tif 000002
【図２】
0006261732.tif 000003
【図３】
0006261732.tif 000004
【図４】
0006261732.tif 000005
【図５】
0006261732.tif 000006
【図６】
0006261732.tif 000007
【図７】
0006261732.tif 000008
【図８】
0006261732.tif 000009
【図９】
0006261732.tif 000010
【図１０】
0006261732.tif 000011
【図１１】
0006261732.tif 000012
【図１２】
0006261732.tif 000013
【図１３】
0006261732.tif 000014
【図１４】
0006261732.tif 000015
【図１５】
0006261732.tif 000016
【図１６】
0006261732.tif 000017