(57)【特許請求の範囲】
【請求項１】
パワーオーバーデータラインシステム、すなわちＰｏＤＬシステムであって、
前記システムは、ワイヤペア（１８）を介して受電デバイス（１２）、すなわちＰＤに結合された給電機器（１０）、すなわちＰＳＥを含み、前記ＰＳＥは、ＤＣ電圧源（２０）を含み、前記ＤＣ電圧源は、前記ＤＣ電圧源が前記ＤＣ電圧源の最大電圧（ＶＰＳＥ）を前記ＰＤに供給することを可能にするために、前記ワイヤペアにおける一方のワイヤ（１４）に選択的に結合された正の端子と、前記ワイヤペアにおける他方のワイヤ（１６）に選択的に結合された基準端子とを有し、差動データ信号およびＤＣ電力は、前記ＤＣ電圧源が前記ワイヤペアを横断して接続されたときに、同じワイヤ対を経由して伝導され、
前記システムは、
前記ＤＣ電圧源（２０）が前記ワイヤペアを横断して接続される前に、前記ＰＤと前記ＰＳＥの接地との間の絶縁地絡に起因する電流ループ内の漏洩電流に関連する第１の信号を感知するように結合された前記ＰＳＥ内の感知回路（２６、２８、３４、３８、４２、４８）
をさらに備え、
前記ＤＣ電圧源（２０）が前記ワイヤペアを横断して接続されていない間に、前記絶縁地絡の感知中に、前記ＤＣ電圧源（２０）の前記正の端子は、前記ワイヤペア（１８）における前記ワイヤ（１４、１６）のうちの１つのみに給電し、
前記電流ループは、電流の全てを供給する前記ＤＣ電圧源（２０）の前記正の端子と、前記ＤＣ電圧源（２０）の前記正の端子によって給電される前記ワイヤペアにおける前記ワイヤのうちの前記１つと、前記絶縁地絡との間に形成され、
前記感知回路は、前記絶縁地絡を示す感知された漏洩電流が、ある閾値を上回るかどうかを識別するために、前記電流ループに結合され、前記電流ループにおける前記漏洩電流のレベルを測定する、システム。
【請求項２】
前記ＰＳＥにおける前記ＤＣ電圧源（２０）は、１つまたはそれを上回る電力スイッチ（２１、２２）を介して前記ワイヤペアに結合され、前記感知回路は、前記１つまたはそれを上回る電力スイッチが開にされると、前記電流ループにおける前記漏洩電流を感知する、請求項１に記載のシステム。
【請求項３】
前記ＰＳＥにおける前記ＤＣ電圧源（２０）は、１つまたはそれを上回る電力スイッチ（２１、２２）を介して前記ワイヤペアに結合され、前記感知回路は、
前記ワイヤペア（１８）におけるワイヤのうちの１つを通して、かつ任意の絶縁地絡を通して、前記ＤＣ電圧源（２０）の前記正の端子と前記ＰＳＥの接地との間の電流ループを完成させるために、前記１つまたはそれを上回る電力スイッチが開である間、一時的に閉にされる、漏電試験スイッチ（４０）と、
前記電流ループを通した電流に対応する第１の信号のレベルを検出し、前記電流ループにおける電流が、前記ＰＳＥと前記ＰＤとの間の絶縁地絡を示す閾値レベルを上回るときを識別する、検出器回路（２６、２８、３４、４８）と、
を備える、請求項１に記載のシステム。
【請求項４】
前記漏電試験スイッチ（４０）および任意の絶縁地絡と直列の感知抵抗器（Ｒｓｅｎｓｅ）と、
前記電流ループを通した電流に対応する、前記感知抵抗器を横断する電圧降下を検出するように結合される、差動増幅器（４２）と
をさらに備え、
前記検出器回路（２８）は、前記差動増幅器の出力が絶縁地絡を示す閾値外であるかどうかを判定するために、前記差動増幅器の出力に結合される、請求項３に記載のシステム。
【請求項５】
１つまたはそれを上回る電力スイッチ（２１、２２）を介して前記ワイヤペア（１８）に結合される、前記ＰＳＥ内の前記ＤＣ電圧源（２０）と、
前記ＤＣ電圧源（２０）の前記正の端子に結合される、電流源（３２、４６）であって、前記電流源は、前記電流ループを通して一時的な試験電流を供給する、電流源と
をさらに含み、
前記感知回路は、
前記試験電流が供給されている間、前記絶縁地絡の抵抗に関連する電圧差を検出するように結合される、差動増幅器（３４、４８）と、
前記差動増幅器の出力が絶縁地絡を示す閾値外であるかどうかを判定するために、前記差動増幅器の出力に結合される、検出器回路（２８）と、
をさらに備える、請求項１に記載のシステム。
【請求項６】
前記電流ループは、前記ワイヤペア（１８）におけるワイヤのうちの１つを介して、ＰＤ負荷（ＲＰＤ）を通した経路を含む、請求項５に記載のシステム。
【請求項７】
前記電流ループは、前記ワイヤペア（１８）におけるワイヤのうちの１つを介して、ＰＤ負荷（ＲＰＤ）を通した経路を含まない、請求項５に記載のシステム。
【請求項８】
前記感知回路は、
前記電流ループにおける電流に対応する値を出力する、電流センサ（３８）と、
前記電流ループにおける電流が前記ＰＳＥと前記ＰＤとの間の絶縁地絡を示す閾値レベルを上回るかどうかを検出するように結合される、検出器回路（２８）と、
を備える、請求項１に記載のシステム。
【請求項９】
前記ＤＣ電圧源（２０）と前記ワイヤペア（１８）との間に接続される結合インダクタ（Ｌ１−Ｌ４）をさらに備え、前記電流ループは、前記結合インダクタのうちの少なくとも１つを含む、請求項１に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本願は、Ａｎｄｒｅｗ  Ｊ．ＧａｒｄｎｅｒおよびＪｅｆｆｒｅｙ  Ｌ．Ｈｅａｔｈによる２０１４年１１月１９日に出願された米国仮出願第６２／０８１，７２４号に対する優先権を主張するものである。
【０００２】
本発明は、給電機器（ＰＳＥ）からの電力が、また、差動データ信号、典型的には、イーサネット（登録商標）信号を伝導するためにも使用される、単一ワイヤペアを経由して受電デバイス（ＰＤ）に伝送される、パワーオーバーデータライン（ＰｏＤＬ）システムに関する。本発明は、特に、ＰＳＥとＰＤとの間の絶縁地絡を検出することに関する。
【背景技術】
【０００３】
遠隔の電力機器にパワーオーバーデータラインを伝送することが、公知である。パワーオーバーイーサネット（登録商標）（ＰｏＥ）は、１つのそのようなシステムの実施例である。ＰｏＥでは、制限された電力が、イーサネット（登録商標）スイッチからイーサネット（登録商標）に接続された機器（例えば、ＶｏＩＰ電話、ＷＬＡＮ伝送機、セキュリティカメラ等）に伝送される。スイッチからのＤＣ電力が、標準ＣＡＴ−ｎケーブル内の２つまたはそれを上回るツイストワイヤペアを経由して伝送される。ワイヤペアのうちの１つまたはそれを上回るものはまた、ＤＣコモンモード電圧がデータに影響を及ぼさないため、差動データ信号を伝送する。このように、受電デバイス（ＰＤ）のために任意の外部電源を提供する必要性は、排除されることができる。
【０００４】
より新しい技術は、パワーオーバーデータライン（ＰｏＤＬ）であり、電力が、差動データとともに、単一のツイストワイヤペアを経由して伝送される。本開示の日付において、ＩＥＥＥは、ＩＥＥＥ８０２．３ｂｕとしてＰｏＤＬに関する規格を開発中である。ＰｏＤＬは、ＰｏＥよりも柔軟性があり得、１つのワイヤペアのみを要求するため、特に、自動車において一般的な技法となる可能性が高い。
【０００５】
ＰｏＤＬ用途は、接地ループの形成を防止する、またはその影響を最小限にするために、ＰＤ接地とＰＳＥ接地との間にある様式の絶縁を要求するであろうことが想定される。接地は、ＰＳＥおよびＰＤのためのそれぞれの基準ノードであり、必ずしも、絶対的な接地ではない、または相互に等しくない。ＰＤ接地とＰＳＥ接地の絶縁不良は、ＰｏＤＬリンクの完全な機能不良をもたらさない場合があるが、結果として生じる電流フロー（漏出電流）は、イーサネット（登録商標）データの完全性を実質的に劣化させ得る。したがって、ＰＤ接地とＰＳＥ接地との間の絶縁不良を検出する能力が、ＰｏＤＬイーサネット（登録商標）リンクにおけるデータ完全性を確実にするために重要である。
公報ＷＯ２００６／１２７９１５およびＥＰ２４４２２６２Ａ２は、電力およびデータが同一のワイヤを経由して供給されるシステムを説明している。絶縁地絡を検出するために、１つのワイヤ上の源電流が、別のワイヤ上のリターン電流と比較されることにより、これらが同一である場合を決定する。電流が同一でない場合、地絡漏洩電流の可能性がある。これは、地絡遮断回路において使用される従来のアプローチである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２００６／１２７９１５号
【特許文献２】欧州特許出願公開第２４４２２６２号明細書
【発明の概要】
【課題を解決するための手段】
【０００７】
ＰｏＤＬ電圧がＰＤに印加されることに先立って、かつＰｏＤＬ電圧がＰＤに印加された後、ＰＳＥとＰＤとの間の地絡漏洩電流を検出するための回路および技法が、説明される。
【０００８】
一実施形態では、ＰｏＤＬ電圧がＰＤに印加されることに先立って、漏電試験スイッチが、ＰＳＥ電圧源の正の端子と、ＰＳＥとＰＤとの間の任意の漏電経路との間の電流ループの一部を横断して電圧降下を感知するために、一時的に閉にされる。漏電経路の抵抗がある閾値を下回る場合、漏電信号が、生成される。
【０００９】
別の実施形態では、類似する試験が、試験スイッチを伴わずに、電流ループを通して既知の試験電流を一時的に供給し、電圧降下を感知することによって実施され、漏電経路の抵抗がある閾値を下回るかどうかを判定してもよい。
【００１０】
別の実施形態では、ＰＳＥ電圧源の正の端子は、一時的に電流ループに接続され、結果として生じる電流が、感知される。
【００１１】
他の回路も、説明される。
【００１２】
全ＰｏＤＬ電圧がＰＤに印加された後、ＰＳＥとＰＤとの間の絶縁地絡を検出するために、源およびリターンＰＳＥ電流が、リンクが給電されている間に絶縁地絡を検出するために、感知され、差をとられ、ウィンドウと比較される。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１の実施形態による、ＰｏＤＬ電圧がＰＤに印加されることに先立って、ＰＳＥとＰＤとの間の絶縁地絡を検出するための回路を含む、ＰｏＤＬシステムを例証する。
【図２】図２は、本発明の第２の実施形態による、ＰｏＤＬ電圧がＰＤに印加されることに先立って、ＰＳＥとＰＤとの間の絶縁地絡を検出するための回路を含む、ＰｏＤＬシステムを例証する。
【図３】図３は、本発明の第３の実施形態による、ＰｏＤＬ電圧がＰＤに印加されることに先立って、ＰＳＥとＰＤとの間の絶縁地絡を検出するための回路を含む、ＰｏＤＬシステムを例証する。
【図４】図４は、本発明の第４の実施形態による、ＰｏＤＬ電圧がＰＤに印加されることに先立って、ＰＳＥとＰＤとの間の絶縁地絡を検出するための回路を含む、ＰｏＤＬシステムを例証する。
【図５】図５は、本発明の第５の実施形態による、ＰｏＤＬ電圧がＰＤに印加されることに先立って、ＰＳＥとＰＤとの間の絶縁地絡を検出するための回路を含む、ＰｏＤＬシステムを例証する。
【図６】図６は、本発明の第６の実施形態による、ＰｏＤＬ電圧がＰＤに印加された後に、ＰＳＥとＰＤとの間の絶縁地絡を検出するための回路を含む、ＰｏＤＬシステムを例証する。
【発明を実施するための形態】
【００１４】
種々の図における同一または同等の要素は、同一の番号を用いて標識化される。
【００１５】
ＰＳＥとＰＤとの間の絶縁地絡を検出するための回路を含む種々のＰｏＤＬシステムが、説明される。概して、そのような地絡は、ＰＤの負の基準電圧端子とＰＥＳの接地端子との間に意図されない電流経路（ループ）を生成する。そのような漏洩の量は、開示される回路によって検出され、漏洩がある閾値を上回る場合、地絡が判明する。この漏電信号は、次いで、イーサネット（登録商標）データが損なわれ得るため、ＰｏＤＬシステムを無効にするように使用され得る。
【００１６】
ＰｏＤＬの従来の側面が、最初に、図１に関して説明される。
【００１７】
図１は、ツイストワイヤペア１８における第１のワイヤ１４および第２のワイヤ１６を介して接続される、ＰＳＥ１０およびＰＤ１２の関連する部分を例証する。
【００１８】
結合／減結合ネットワークが、コンデンサＣ１−Ｃ４と、インダクタＬ１−Ｌ４とを備える。比較的に高周波数のイーサネット（登録商標）差動データが、コンデンサＣ１−Ｃ４によってパスされる一方、インダクタＬ１−Ｌ４は、データ信号を遮断する。イーサネット（登録商標）送受信機は、ＰＨＹと称され、これらは、データ経路内の物理層である。データは、図に示されない従来の機器によって処理される。
【００１９】
ＰＤ１２に給電するＰｏＤＬ  ＤＣ電圧は、電圧ＶＰＳＥを生成するＰＳＥ電圧源２０によって生成される。いったん電力スイッチ２１および２２が閉にされると、ＤＣ電圧は、インダクタＬ１およびＬ２によってワイヤペア１８に結合され、ＤＣ電圧は、減結合インダクタＬ３およびＬ４を介して、抵抗器ＲＰＤによって表される、ＰＤ負荷に結合される。コンデンサＣ１−Ｃ４は、ＤＣ電圧を遮断する。コンデンサＣＰＤは、ＤＣ電圧を平滑化する。
【００２０】
典型的には、ＰｏＤＬシステムでは、低電力検出および分類ルーチンが、実施され、ＰＤがＰｏＤＬと互換性があるかどうかを検出し、ＰＤの電力要件を伝達する。この低電力ルーチンは、ハンドシェイクと称され、ＰｏＤＬに関するＩＥＥＥ規格に説明される。そのようなルーチンは、状態マシン、プロセッサ、または他の公知の回路によって実行され得、検出／分類回路２３によって表される。
【００２１】
正常なハンドシェイクに先立って、ＰＳＥ電圧源２０とツイストワイヤペア１８との間の電力スイッチ２１および２２が、開にされる。正常なハンドシェイク後、電力スイッチ２１および２２は、閉にされ、全ＰｏＤＬ電圧ＶＰＳＥをＰＤ１２に供給する。
【００２２】
ＰＤ１２の負の端子がＰＳＥ１０の接地に短絡される、またはＰＳＥ１０の接地に対してある他のレベルの漏洩を有し得ることが、可能性として考えられる。ＰＤ１２の負の端子とＰＳＥ１０の接地との間のそのような電流漏洩は、イーサネット（登録商標）データの完全性を実質的に劣化させ得る。したがって、電流漏洩が、イーサネット（登録商標）データが信頼性のない状態になるほどのレベルである場合、絶縁地絡が識別されることが重要である。
【００２３】
イーサネット（登録商標）ＰｏＤＬにおけるＰＳＥとＰＤとの間の地絡電流漏洩ループを検出するための３つの可能性として考えられるシナリオ、すなわち、１）ＰＤへのＰｏＤＬ電力の印加に先立つ検出、２）ＰＤに印加されているＰｏＤＬ電力の存在の検出、または３）その両方が存在する。
【００２４】
図１−５は、ＰｏＤＬ電圧がＰＤ１２に印加されることに先立って、絶縁地絡を検出するための代替回路およびスキームを例証する。
【００２５】
図１では、開始後、電力スイッチ２１および２２が閉にされることに先立って、漏電試験スイッチ２４が、一時的に閉にされ、プルアップ試験抵抗器ＲｔｅｓｔをＰＳＥ電圧源２０の正の端子とインダクタＬ２との間に結合する。試験抵抗器Ｒｔｅｓｔを横断する電圧は、差動増幅器２６によって感知され、これは、電圧感知信号Ｖｓｅｎｓｅを出力する。Ｖｓｅｎｓｅは、次いで、ヒステリシス比較器２８によって固定電圧閾値Ｖｔｈと比較される。ＶｓｅｎｓｅがＶｔｈを上回る場合、ヒステリシスを考慮して、絶縁地絡信号が、生成される。この漏電信号は、次いで、本システムが絶縁地絡を修正するために保守点検を必要とすることを示すように使用され得る。漏電信号はまた、電力スイッチ２１および２２が閉にされることを防止するために、本システムを無効にし得る。
【００２６】
絶縁地絡漏洩抵抗は、抵抗Ｒｌｅａｋによって表される。Ｒｌｅａｋ抵抗が低いほど、ＰＤ１２接地とＰＳＥ１０接地との間により多くの電流漏洩が存在する。漏電試験スイッチ２４が閉にされると、電流ループが、抵抗器Ｒｔｅｓｔ、インダクタＬ２、ワイヤ１６、インダクタＬ４、およびＲｌｅａｋによって、ＰＳＥ１０接地に対して生成される。抵抗ＲｔｅｓｔおよびＲｌｅａｋは、漏洩電流ループにおいて分圧器を形成する。
【００２７】
Ｖｓｅｎｓｅは、Ｖｓｅｎｓｅ＝ＶＰＳＥ×Ｒｔｅｓｔ／（Ｒｔｅｓｔ＋Ｒｌｅａｋ）によって与えられ、インダクタＬ２、Ｌ４、およびワイヤ１６からの無視できる抵抗が存在すると仮定する。Ｒｌｅａｋの値が減少するにつれて、Ｖｓｅｎｓｅの値は、完全な接地短絡の場合にＶＰＳＥの最大値まで増加するであろう。ＶｓｅｎｓｅをＶＰＳＥと０Ｖとの間に設定される閾値電圧Ｖｔｈと比較することによって、ＰＳＥ接地と負の電圧ＰＤ端子との間の漏洩抵抗Ｒｌｅａｋが臨界値を下回って減少したとき、これが検出される。臨界値は、イーサネット（登録商標）データを十分に劣化させるために必要とされる漏洩抵抗によって判定され得る。漏電信号は、次いで、アサートされる。漏電信号は、オンにされないように電力スイッチ１４および１６を無効にし得る。
【００２８】
インダクタＬ２およびＬ４ならびにワイヤ１６からの抵抗が実質的である場合、これは、許容可能なレベルのＶｓｅｎｓｅを選択するときに考慮される必要がある。
【００２９】
開ＰＳＥ源ならびにリターン電力スイッチ２１および２２を伴うＰＤとＰＳＥとの間の漏洩経路抵抗または電流の試験および測定のための付加的実施形態が、図２−５に例証される。
【００３０】
図２では、電圧源２０の正の端子とインダクタＬ２との間に接続される漏電試験電流源３２が、一時的にオンにされ、インダクタＬ２、ワイヤ１６、インダクタＬ４、およびＲｌｅａｋによって生成された電流ループを通して固定電流をＰＳＥ接地に供給する。抵抗ＲｌｅａｋインダクタＬ２およびＬ４ならびにワイヤ１６の直列組み合わせを横断する電圧降下は、差動増幅器３４によって検出され、Ｒｌｅａｋの値と既知の関係を有する電圧感知信号Ｖｓｅｎｓｅを生成する。Ｖｓｅｎｓｅは、次いで、図１に示される様式における閾値電圧との比較のためにヒステリシス比較器に印加され、Ｒｌｅａｋの値が閾値を下回る場合、漏電信号を生成する。
【００３１】
図３は、電力スイッチ２１および２２がオンにされることに先立って、漏電試験スイッチ３６が一時的に閉にされると、インダクタＬ２およびＬ４、ワイヤ１６、ならびに抵抗Ｒｌｅａｋを介して、電圧源２０の正の端子とＰＳＥ接地との間の漏洩電流を直接感知する実施形態を例証する。電流Ｉｓｅｎｓｅは、電流経路と直列の低値感知抵抗器によって感知され得、感知抵抗器を横断する電圧降下は、電流に関連する。そのような従来の電流感知回路は、値Ｉｓｅｎｓｅを出力する電流感知回路３８によって表される。Ｉｓｅｎｓｅに対応する電圧が、次いで、図１に示されるものと同一の様式において閾値電圧と比較され、漏洩電流が、イーサネット（登録商標）データを十分に劣化させるであろう閾値を上回る場合、漏電信号が、比較器によってアサートされる。
【００３２】
図４は、電力スイッチ２１および２２が開にされているときに漏電試験スイッチ４０が一時的に閉にされると、ＰＳＥ電圧源２０の正の端子が感知抵抗器Ｒｓｅｎｓｅを介してインダクタＬ１およびワイヤ１４に結合される実施形態を例証する。正の端子とＰＳＥ接地との間の電流ループは、したがって、感知抵抗器Ｒｓｅｎｓｅ、インダクタＬ１、ワイヤ１４、インダクタＬ３、ＰＤ負荷ＲＰＤ、および地絡抵抗Ｒｌｅａｋを通る。感知抵抗器Ｒｓｅｎｓｅを横断する電圧降下は、差動増幅器４２によって検出され、Ｖｓｅｎｓｅを生成し、Ｖｓｅｎｓｅは、図１に示される様式において閾値電圧と比較され、漏電信号がアサートされるべきかどうかを判定する。
【００３３】
図５は、電圧源２０の正の端子に結合される電流源４６が、一時的にオンにされ、インダクタＬ１と、ワイヤ１４と、インダクタＬ３と、ＰＤ負荷ＲＰＤと、地絡抵抗Ｒｌｅａｋとを含む第１の電流ループを通して、かつ同時にインダクタＬ４と、ワイヤ１６と、インダクタＬ２とを含む第２の電流ループを通して固定電流Ｉｔｅｓｔを供給する実施形態を例証する。
【００３４】
絶縁地絡漏洩抵抗Ｒｌｅａｋが高い（例えば、開回路）場合、全ての電流は、インダクタＬ４と、ワイヤ１６と、インダクタＬ２とを含む第２のループを通して流れるであろう。その結果、差動増幅器４８への入力における電圧差は、主として、ＰＤ負荷ＲＰＤを横断する電圧降下によって判定され、予期される値であろう。Ｖｓｅｎｓｅの値は、次いで、図１に示される様式において閾値と比較され、いかなる漏電信号も、アサートされないであろう。しかしながら、抵抗Ｒｌｅａｋを通して実質的漏洩電流が存在する場合、第１の電流ループは、漏洩電流を引き込み、差動増幅器４８の入力における電圧差は、Ｖｓｅｎｓｅが閾値を上回り、漏電信号がアサートされるようにするであろう。
【００３５】
正常な漏電試験およびハンドシェイクルーチン後、電力スイッチ２１および２２は、閉にされ、全ＶＰＳＥをＰＤ負荷ＲＰＤに供給する。
【００３６】
ＰｏＤＬワイヤペア１８を伴う分路における漏洩経路を感知するための異なるアプローチが、ＰＳＥ電力スイッチ２１および２２が閉にされ、リンクがすでに給電されている場合のために要求される。
【００３７】
図６は、リンクが給電されている間に絶縁地絡を検出するために、源およびリターンＰＳＥ電流が同時に感知され、差をとられ、許容可能な差異と比較されるＰｏＤＬ回路を例証する。電力スイッチは、閉であるため、示されない。ＰＤ負荷ＲＰＤは、電圧源２０によって給電されている。漏電検出回路は、常時、動作している。
【００３８】
等しい値の低値感知抵抗器ＲＳＮＳ１およびＲＳＮＳ２が、源およびリターン電流経路と直列である。通常動作中、両方の感知抵抗器を通したＰＤ負荷電流は、いかなる絶縁地絡漏洩も存在しない場合、ほぼ等しい。感知抵抗器を横断する電圧降下は、差動増幅器５０および５２によって増幅される。源およびリターン電流が等しい場合、差動増幅器５０および５２の出力は、等しいであろう。差動増幅器５０および５２の出力は、減算器５４によって減算され、源電流とリターン電流との間の差異を表す信号を生成する。減算器５４の出力は、ヒステリシス比較器５６および５８を介して、差異の許容可能範囲を表す、高基準電圧ｒｅｆｈｉおよび低基準電圧ｒｅｆｌｏと比較される。差異が許容可能範囲内である場合、両方の比較器５６／５８は、論理ゼロを出力し、いかなる漏電も、起きていないであろう。比較器５６／５８は、ウィンドウ比較器と称され得る。
【００３９】
有意な絶縁地絡漏洩電流が存在する場合、感知抵抗器ＲＳＮＳ２を通したリターン電流は、感知抵抗器ＲＳＮＳ１を通した源電流を下回り、したがって、差動増幅器５２の出力は、差動増幅器５０の出力よりも低いであろう。その結果、減算器５４の出力は、ｒｅｆｈｉよりも高く、比較器５６に論理１を出力させ得る。ＯＲゲート６０は、次いで、漏電信号をアサートする。漏電信号はまた、ワイヤペアの正の導体を伴う分路における漏洩経路に起因して、減算器５４の出力がレベルｒｅｆｌｏを下回る場合にもアサートされる。
【００４０】
類似する検出回路が、差動増幅器５０ならびに５２のうちの１つの反転および非反転入力を逆転させ、減算器の代わりに加算器を使用することによって使用され、源電流とリターン電流との間の差異を検出し得る。
【００４１】
上記に説明される実施形態に関連する種々の他の回路およびスキームも、使用され得る。
【００４２】
本発明の特定の実施形態が示され、説明されたが、変更および修正が、そのより広い側面において、本発明から逸脱することなく成され得、したがって、添付される請求項は、全てのそのような変更および修正をそれらの範囲内に包含すべきであることが、当業者に明白となるであろう。
本明細書は、例えば、以下を提供する。
（項目１）
パワーオーバーデータライン（ＰｏＤＬ）システムであって、
ワイヤペアを介して受電デバイス（ＰＤ）に結合され、差動データ信号およびＤＣ電力が、上記同一のワイヤペアを経由して伝導される、給電機器（ＰＳＥ）と、
電流ループ内の漏洩電流に関連する第１の信号を感知するように結合された上記ＰＳＥ内の感知回路であって、上記電流ループは、上記ＰＳＥとＰＤとの間にワイヤペアにおける少なくとも１つのワイヤを含み、上記漏洩電流は、上記ＰＤと上記ＰＳＥの接地との間の絶縁地絡を示す、感知回路と、
を備え、上記感知回路は、上記絶縁地絡を示す感知された漏洩電流がある閾値を上回るかどうかを識別する、パワーオーバーデータライン（ＰｏＤＬ）システム。
（項目２）
１つまたはそれを上回る電力スイッチを介して上記ワイヤペアに結合される、ＤＣ電圧源を上記ＰＳＥ内にさらに備え、上記感知回路は、上記１つまたはそれを上回る電力スイッチが閉にされると、上記電流ループにおける漏洩電流を感知する、項目１に記載のシステム。
（項目３）
１つまたはそれを上回る電力スイッチを介して上記ワイヤペアに結合される、ＤＣ電圧源を上記ＰＳＥ内にさらに備え、上記感知回路は、上記１つまたはそれを上回る電力スイッチが開にされると、上記電流ループにおける漏洩電流を感知する、項目１に記載のシステム。
（項目４）
１つまたはそれを上回る電力スイッチを介して上記ワイヤペアに結合される、ＤＣ電圧源を上記ＰＳＥ内にさらに備え、上記感知回路は、
上記ワイヤペアにおけるワイヤのうちの１つを通して、かつ任意の絶縁地絡を通して、上記ＤＣ源の正の端子と上記ＰＳＥの接地との間の電流ループを完成させるために、上記１つまたはそれを上回る電力スイッチが開である間、一時的に閉にされる、漏電試験スイッチと、
上記電流ループを通した電流に対応する第１の信号のレベルを検出し、上記電流ループにおける電流が、上記ＰＳＥと上記ＰＤとの間の絶縁地絡を示す閾値レベルを上回るときを識別する、検出器回路と、
を備える、項目１に記載のシステム。
（項目５）
上記漏電試験スイッチおよび任意の絶縁地絡と直列の感知抵抗器と、
上記電流ループを通した電流に対応する、上記感知抵抗器を横断する電圧降下を検出するように結合される、差動増幅器と、
上記差動増幅器の出力が絶縁地絡を示す閾値外であるかどうかを判定するために、上記差動増幅器の出力に結合される、上記検出器回路と、
をさらに備える、項目４に記載のシステム。
（項目６）
１つまたはそれを上回る電力スイッチを介して上記ワイヤペアに結合される、上記ＰＳＥ内のＤＣ電圧源と、
上記ＤＣ電圧源の正の端子に結合される、電流源であって、上記電流ループを通して一時的な試験電流を供給する、電流源と、
上記試験電流が供給されている間、上記絶縁地絡の抵抗に関連する電圧差を検出するように結合される、差動増幅器と、
上記差動増幅器の出力が絶縁地絡を示す閾値外であるかどうかを判定するために、上記差動増幅器の出力に結合される、上記検出器回路と、
をさらに備える、項目１に記載のシステム。
（項目７）
上記電流ループは、上記ワイヤペアにおけるワイヤのうちの１つを介して、ＰＤ負荷を通した経路を含む、項目６に記載のシステム。
（項目８）
上記電流ループは、上記ワイヤペアにおけるワイヤのうちの１つを介して、ＰＤ負荷を通した経路を含まない、項目６に記載のシステム。
（項目９）
上記電流ループにおける電流に対応する値を出力する、電流センサと、
上記電流ループにおける電流が上記ＰＳＥと上記ＰＤとの間の絶縁地絡を示す閾値レベルを上回るかどうかを検出するように結合される、検出器回路と、
をさらに備える、項目１に記載のシステム。
（項目１０）
上記ＤＣ電圧源と上記ワイヤペアとの間に接続される結合インダクタをさらに備え、上記電流ループは、上記結合インダクタのうちの少なくとも１つを含む、項目１に記載のシステム。
（項目１１）
１つまたはそれを上回る電力スイッチを介して上記ワイヤペアに結合される、上記ＰＳＥ内のＤＣ電圧源をさらに備え、
上記感知回路は、
上記１つまたはそれを上回る電力スイッチが閉にされると、ＰＤ負荷への給電電流レベルを感知する、第１の電流感知回路と、
上記１つまたはそれを上回る電力スイッチが閉にされると、上記ＰＤ負荷からのリターン電流レベルを感知する、第２の電流感知回路と、
上記給電電流レベルおよび上記リターン電流レベルに対応する信号を検出し、漏出電流によって上記リターン電流が十分に変化し、絶縁地絡を示すかどうかを判定する、検出器回路と、
を備える、項目１に記載のシステム。
（項目１２）
上記第１の電流感知回路は、上記給電電流レベルを示す第１の信号を出力する第１の差動増幅器を備え、
上記第２の電流感知回路は、上記リターン電流レベルを示す第２の信号を出力する第２の差動増幅器を備え、
コンバイナが、上記第１の信号および上記第２の信号を受信するように結合され、
上記検出器回路は、上記コンバイナの出力が絶縁地絡を示すかどうかを判定する比較器を備える、項目１１に記載のシステム。
（項目１３）
上記コンバイナは、加算器を含む、項目１２に記載のシステム。
（項目１４）
上記コンバイナは、減算器を含む、項目１２に記載のシステム。
（項目１５）
上記比較器は、ウィンドウ比較器を含む、項目１２に記載のシステム。
（項目１６）
上記検出器回路は、上記コンバイナの出力が、漏洩経路が上記ワイヤペアにおける正の導体を伴う分路に存在することを示すかどうかを判定する、比較器を備える、項目１２に記載のシステム。
【図１】
0006372946.tif 000002
【図２】
0006372946.tif 000003
【図３】
0006372946.tif 000004
【図４】
0006372946.tif 000005
【図５】
0006372946.tif 000006
【図６】
0006372946.tif 000007