(57)【特許請求の範囲】
【請求項１】
トレンチゲート型のＩＧＢＴ領域と、前記ＩＧＢＴ領域の逆導通のためのダイオード領域とを有する電力用半導体装置であって、
前記ＩＧＢＴ領域に含まれる部分と前記ダイオード領域に含まれる部分とを有する第１の面と、前記第１の面と反対の第２の面とを有する半導体基板を備え、前記半導体基板は
前記ＩＧＢＴ領域において前記第２の面から離れて前記第１の面に設けられた、第１の導電型の第１の層と、
前記ＩＧＢＴ領域において前記第２の面から離れて前記第１の面に設けられた、前記第１の導電型と異なる第２の導電型の第２の層と、
前記ＩＧＢＴ領域において前記第１の面および第２の面から離れて設けられ、前記第１の層および前記第２の層に接する、前記第２の導電型の第３の層と、
前記ダイオード領域に含まれる部分を有し、前記第２の面から離れて前記第１の面に設けられた、前記第２の導電型の第４の層と、
前記ＩＧＢＴ領域において前記第３の層に接し、前記ダイオード領域において前記第４の層に接する、前記第１の導電型の第５の層と、
前記第２の面に設けられ、前記ＩＧＢＴ領域に少なくとも部分的に含まれ、前記第５の層に接する、前記第２の導電型の第６の層と、
前記第２の面に設けられ、前記ダイオード領域に少なくとも部分的に含まれ、前記第５の層に接する、前記第１の導電型の第７の層とを含み、
前記半導体基板の前記第１の面には、側壁を有する複数のトレンチが設けられており、前記複数のトレンチは、前記第１の層と前記第３の層と前記第５の層とから形成された面が設けられたゲート側壁を前記側壁として有するゲートトレンチと、前記ゲートトレンチと前記ダイオード領域との間に配置された境界トレンチとを含み、前記境界トレンチは、前記ダイオード領域に面する境界側壁を有し、前記電力用半導体装置はさらに
前記トレンチの前記側壁を覆うゲート絶縁膜と、
前記ゲート絶縁膜を介して前記トレンチ内に設けられたトレンチ電極と、
前記半導体基板の前記第１の面上に設けられ、前記第１の層および前記第２の層を露出するＩＧＢＴ開口部と、前記第４の層を部分的に露出するダイオード開口部とを有する層間絶縁膜と、
前記層間絶縁膜上に設けられ、前記ＩＧＢＴ開口部を介して前記第１の層および前記第２の層に接し、前記ダイオード開口部を介して前記第４の層に接する第１の電極と、
前記半導体基板の前記第２の面上に設けられ、前記第６の層および前記第７の層に接する第２の電極とを備え、
前記第４の層は、前記境界側壁の最深部を被覆するトレンチ被覆ウェル領域と、前記トレンチ被覆ウェル領域から分離して配置された複数の分離ウェル領域と、前記トレンチ被覆ウェル領域および前記複数の分離ウェル領域の間をつなぐ拡散領域とを含み、前記半導体基板の前記第１の面に平行な方向における不純物濃度の比較において、前記拡散領域は前記トレンチ被覆ウェル領域および前記分離ウェル領域の各々の不純物濃度よりも低い不純物濃度を有し、
前記第１の電極は、前記分離ウェル領域に接しておりかつ前記拡散領域から離れている、電力用半導体装置。
【請求項２】
前記第１の電極は、前記第４の層のうち前記分離ウェル領域にのみ接している、請求項１に記載の電力用半導体装置。
【請求項３】
前記第６の層は、前記ＩＧＢＴ領域から前記ダイオード領域内へ延びた部分を有する、請求項１または２に記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体装置に関し、特に、ＩＧＢＴ領域と、当該ＩＧＢＴ領域の逆導通のためのダイオード領域とを有する電力用半導体装置に関するものである。
【背景技術】
【０００２】
電力用半導体装置には、一般に、低損失化、耐圧保持能力、動作時に素子が破壊に至らないための安全動作領域の保証など、様々な要求がある。これらの要求を満たしつつ、装置の小型化、軽量化が進んでいる。またこれらの要求をできる限り低コストで実現することが求められている。このような電力用半導体装置の技術の進展は、エネルギー消費低減による地球環境への配慮へつながっている。
【０００３】
特にＩＧＢＴおよびフリーホイールダイオード（ＦＷＤ）の機能を要する電力用半導体装置については、小型化および軽量化のための方法として、両者が１つの半導体基板に形成された構造を有する逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Reverse-Conducting Insulated Gate Bipolar Transistor）が提案されている。通常のＩＧＢＴは半導体基板の裏面にｐ+コレクタ層しか形成されていないが、ＲＣ−ＩＧＢＴではｎ+カソード層が同時に形成されていることが特徴となる。ＲＣ−ＩＧＢＴの電流経路は、ＩＧＢＴ動作時はｐ+コレクタ層を経由し、ＦＷＤ動作時はｎ+カソード層を経由する。ＲＣ−ＩＧＢＴにおいてスイッチング損失を抑えるためには、ＦＷＤが、低いリカバリ電流と、小さい順方向電圧降下とを兼ね備えることが求められる。
【０００４】
ＦＷＤのリカバリ電流を下げる方法としてライフタイム制御の技術が知られているが、この方法はダイオードの順方向電圧降下とトレードオフの関係がある。また特にＲＣ−ＩＧＢＴの場合は、ＦＷＤとＩＧＢＴとが同一基板に形成されているため、ライフタイム制御がＩＧＢＴ動作時のオン電圧の増大にもつながってしまう。
【０００５】
ＲＣ−ＩＧＢＴ特有の他の課題として、以下に詳述するように、ＩＧＢＴ動作時またはＦＷＤ動作時のスナップバックによる順方向電圧増加に起因した定常損失増大が挙げられる。
【０００６】
ＩＧＢＴ動作時に低い順方向電圧を維持するには、ｐ+コレクタ層と、ｎ-ドリフト層を含むｎ層とによるｐｎ接合が順バイアスされることで、ｐ+コレクタ層からｎ-ドリフト層へ正孔が注入されることにより、伝導度変調が起きる必要がある。しかし逆導通ＩＧＢＴにおいては半導体基板の裏面にｐ+コレクタ層だけでなくｎ+カソード層が存在するため、エミッタ電極から流れてきた電子電流がｎ+カソード層に流れる経路が存在する。このため、上記ｐｎ接合がオンするまではスナップバックが起き、伝導度変調が起こらない。このため、ＩＧＢＴのオン電圧が低電流領域で高くなることで、定常損失が増大する。
【０００７】
逆方向の電流が流れるＦＷＤ動作時にも、同じ性質の問題が存在する。ゲート電圧が正とされることで、ＩＧＢＴに含まれるｎチャネルＭＯＳＦＥＴ構造のチャネルが蓄積状態になった場合は、ｎ+カソード層から流れてきた電子電流がチャネル側に流れる経路が存在する。このため、上記と同様なスナップバックが生じる。これによってダイオードの順方向電圧降下（Ｖｆ）が増加することで、定常損失が増大する。
【０００８】
定常損失を抑えるためには、上述したスナップバックを抑えることが求められる。たとえば特開２００８−５３６４８号公報（特許文献１）によれば、ＩＧＢＴが設けられた第１領域と、ダイオードが設けられた第２領域とを有するＲＣ−ＩＧＢＴが開示されている。ＩＧＢＴ領域は複数のセルを包含している。これにより、各セルにＩＧＢＴとダイオードとの両方が設けられている場合に比して、スナップバックを引き起こす電流経路が少なくなるので、スナップバックの影響を抑えることができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−５３６４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記公報に記載の技術によればスナップバックは改善されるものの、ＦＷＤ動作時のリカバリ電流が大きいため、スイッチング損失の低減が十分ではなかった。
【００１１】
本発明は以上のような課題を解決するためになされたものであり、その目的は、ＩＧＢＴ領域と当該ＩＧＢＴ領域の逆導通のためのダイオード領域とを有する電力用半導体装置であって、スイッチング損失を低減することができる電力用半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一の局面に従う電力用半導体装置は、トレンチゲート型のＩＧＢＴ領域と、ＩＧＢＴ領域の逆導通のためのダイオード領域とを有するものである。電力用半導体装置は、半導体基板と、ゲート絶縁膜と、トレンチ電極と、層間絶縁膜と、第１の電極と、第２の電極とを有する。
【００１３】
半導体基板は、ＩＧＢＴ領域に含まれる部分とダイオード領域に含まれる部分とを有する第１の面と、第１の面と反対の第２の面とを有する。半導体基板は、第１の導電型の第１の層と、第１の導電型と異なる第２の導電型の第２の層と、第２の導電型の第３の層と、第２の導電型の第４の層と、第１の導電型の第５の層と、第２の導電型の第６の層と、第１の導電型の第７の層とを含む。第１の層は、ＩＧＢＴ領域において第２の面から離れて第１の面に設けられている。第２の層は、ＩＧＢＴ領域において第２の面から離れて第１の面に設けられている。第３の層は、ＩＧＢＴ領域において第１の面および第２の面から離れて設けられており、第１の層および第２の層に接している。第４の層は、ダイオード領域に含まれる部分を有し、第２の面から離れて第１の面に設けられている。第５の層は、ＩＧＢＴ領域において第３の層に接しており、ダイオード領域において第４の層に接している。第６の層は、第２の面に設けられており、ＩＧＢＴ領域に少なくとも部分的に含まれ、第５の層に接している。第７の層は、第２の面に設けられており、ダイオード領域に少なくとも部分的に含まれ、第５の層に接している。半導体基板の第１の面には、側壁を有する複数のトレンチが設けられている。複数のトレンチは、ゲートトレンチと、ゲートトレンチとダイオード領域との間に配置された境界トレンチとを含む。ゲートトレンチは、第１の層と第３の層と第５の層とから形成された面が設けられたゲート側壁を側壁として有する。境界トレンチは、ダイオード領域に面する境界側壁を側壁として有する。
【００１４】
ゲート絶縁膜はトレンチの側壁を覆っている。トレンチ電極はゲート絶縁膜を介してトレンチ内に設けられている。層間絶縁膜は、半導体基板の第１の面上に設けられており、第１の層および第２の層を露出するＩＧＢＴ開口部と、第４の層を部分的に露出するダイオード開口部とを有する。第１の電極は、層間絶縁膜上に設けられており、ＩＧＢＴ開口部を介して第１の層および第２の層に接しており、ダイオード開口部を介して第４の層に接している。第２の電極は、半導体基板の第２の面上に設けられており、第６の層および第７の層に接している。
【００１５】
第４の層は、境界側壁の最深部を被覆するトレンチ被覆ウェル領域と、トレンチ被覆ウェル領域から分離して配置された複数の分離ウェル領域と、トレンチ被覆ウェル領域および複数の分離ウェル領域の間をつなぐ拡散領域とを含む。半導体基板の第１の面に平行な方向における不純物濃度の比較において、拡散領域はトレンチ被覆ウェル領域および分離ウェル領域の各々の不純物濃度よりも低い不純物濃度を有する。第１の電極は、分離ウェル領域に接しておりかつ拡散領域から離れている。
【００１６】
本発明の他の局面に従う電力用半導体装置は、トレンチゲート型のＩＧＢＴ領域と、ＩＧＢＴ領域の逆導通のためのダイオード領域とを有するものである。電力用半導体装置は、半導体基板と、ゲート絶縁膜と、トレンチ電極と、層間絶縁膜と、第１の電極と、第２の電極とを有する。
【００１７】
半導体基板は、ＩＧＢＴ領域に含まれる部分とダイオード領域に含まれる部分とを有する第１の面と、第１の面と反対の第２の面とを有する。半導体基板は、第１の導電型の第１の層と、第１の導電型と異なる第２の導電型の第２の層と、第２の導電型の第３の層と、第２の導電型の第４の層と、第１の導電型の第５の層と、第２の導電型の第６の層と、第１の導電型の第７の層とを含む。第１の層は、ＩＧＢＴ領域において第２の面から離れて第１の面に設けられている。第２の層は、ＩＧＢＴ領域において第２の面から離れて第１の面に設けられている。第３の層は、ＩＧＢＴ領域において第１の面および第２の面から離れて設けられており、第１の層および第２の層に接している。第４の層は、ダイオード領域に含まれる部分を有し、第２の面から離れて第１の面に設けられている。第５の層は、ＩＧＢＴ領域において第３の層に接しており、ダイオード領域において第４の層に接している。第６の層は、第２の面に設けられており、ＩＧＢＴ領域に少なくとも部分的に含まれ、第５の層に接している。第７の層は、第２の面に設けられており、ダイオード領域に少なくとも部分的に含まれ、第５の層に接している。半導体基板の第１の面には、側壁を有する複数のトレンチが設けられている。複数のトレンチは、ゲートトレンチと、ゲートトレンチとダイオード領域との間に配置された境界トレンチとを含む。ゲートトレンチは、第１の層と第３の層と第５の層とから形成された面が設けられたゲート側壁を側壁として有する。境界トレンチは、ダイオード領域に面する境界側壁を側壁として有する。
【００１８】
ゲート絶縁膜はトレンチの側壁を覆っている。トレンチ電極はゲート絶縁膜を介してトレンチ内に設けられている。層間絶縁膜は、半導体基板の第１の面上に設けられており、第１の層および第２の層を露出するＩＧＢＴ開口部と、第４の層を部分的に露出するダイオード開口部とを有する。第１の電極は、層間絶縁膜上に設けられており、ＩＧＢＴ開口部を介して第１の層および第２の層に接しており、ダイオード開口部を介して第４の層に接している。第２の電極は、半導体基板の第２の面上に設けられており、第６の層および第７の層に接している。
【００１９】
第４の層は、境界側壁の最深部を被覆するトレンチ被覆ウェル領域と、トレンチ被覆ウェル領域から分離して配置された複数の分離ウェル領域と、トレンチ被覆ウェル領域および複数の分離ウェル領域の間をつなぐ拡散領域と、高濃度領域とを含む。半導体基板の第１の面に平行な方向における不純物濃度の比較において、拡散領域はトレンチ被覆ウェル領域および分離ウェル領域の各々の不純物濃度よりも低い不純物濃度を有し、かつ高濃度領域はトレンチ被覆ウェル領域および分離ウェル領域の各々の不純物濃度よりも高い不純物濃度を有する。第１の電極は、第４の層のうち高濃度領域にのみ接している。
【００２０】
本発明のさらに他の局面に従う電力用半導体装置は、複数のセルを包含しているＩＧＢＴ領域と、ＩＧＢＴ領域の逆導通のためのダイオード領域とを有するものである。電力用半導体装置は、半導体基板と、層間絶縁膜と、第１の電極と、第２の電極とを有する。
【００２１】
半導体基板は、ＩＧＢＴ領域に含まれる部分とダイオード領域に含まれる部分とを有する第１の面と、第１の面と反対の第２の面とを有する。半導体基板は、第１の導電型の第１の層と、第１の導電型の第２の層と、第１の導電型と異なる第２の導電型の第３の層とを含む。第１の層は、第２の面に設けられており、ダイオード領域に少なくとも部分的に含まれる。第２の層はダイオード領域において第１の層に接している。第３の層は、第２の面から離れて第１の面に設けられており、ダイオード領域に少なくとも部分的に含まれ、第２の層に接している。
【００２２】
層間絶縁膜は、半導体基板の第１の面上に設けられており、第３の層を部分的に露出するダイオード開口部を有する。第１の電極は、層間絶縁膜上に設けられており、ダイオード開口部を介して第３の層に接している。第２の電極は、半導体基板の第２の面上に設けられており、第１の層に接している。
【００２３】
第３の層は、ダイオード領域において第１の面の全体に設けられた第１の領域と、第１の領域上において互いに離れて配置された複数の第２の領域とを含む。半導体基板の第１の面に平行な方向における不純物濃度の比較において、第２の領域は第１の領域の不純物濃度に比して高い不純物濃度を有する。第１の電極は、第３の層のうち第２の領域にのみ接している。
【００２４】
本発明のさらにまた他の局面に従う電力用半導体装置は、ＩＧＢＴ領域と、ＩＧＢＴ領域の逆導通のためのダイオード領域とを有するものである。電力用半導体装置は、半導体基板と、層間絶縁膜と、第１の電極と、第２の電極とを有する。
【００２５】
半導体基板は、ＩＧＢＴ領域に含まれる部分とダイオード領域に含まれる部分とを有する第１の面と、第１の面と反対の第２の面とを有する。半導体基板は、第１の導電型の第１の層と、第１の導電型の第２の層と、第１の導電型と異なる第２の導電型の第３の層とを含む。第１の層は、第２の面に設けられており、ダイオード領域に少なくとも部分的に含まれる。第２の層はダイオード領域において第１の層に接している。第３の層は、第２の面から離れて第１の面に設けられており、ダイオード領域に少なくとも部分的に含まれ、第２の層に接している。
【００２６】
層間絶縁膜は、半導体基板の第１の面上に設けられており、第３の層を部分的に露出するダイオード開口部を有する。第１の電極は、層間絶縁膜上に設けられており、ダイオード開口部を介して第３の層に接している。第２の電極は、半導体基板の第２の面上に設けられており、第１の層に接している。
【００２７】
第３の層は、第１の領域と、第１の領域から離れて配置された第２の領域と、第１の領域および第２の領域の間をつなぐ拡散領域とを含む。半導体基板の第１の面に平行な方向における不純物濃度の比較において、第２の領域は第１の領域の不純物濃度に比して高い不純物濃度を有し、かつ拡散領域は第１の領域および第２の領域の各々の不純物濃度よりも低い不純物濃度を有する。第１の電極は、第３の層のうち第２の領域にのみ接している。
【発明の効果】
【００２８】
上記本発明の電力用半導体装置によれば、第４の層において、トレンチ被覆ウェル領域および分離ウェル領域の各々の不純物濃度よりも低い不純物濃度を有する拡散領域が形成される。その結果、第４の層全体がトレンチ被覆ウェル領域または分離ウェル領域の不純物濃度で形成される場合に比して、第４の層の平均的な不純物濃度が低くなる。これによりダイオード領域のリカバリ電流を抑えることができる。一方、第１の電極は、低い不純物濃度を有する拡散領域から離れている。これにより、第４の層の不純物濃度が低い部分と第１の電極との間の接触部分における電圧降下に起因したダイオード領域の順電圧の増加を避けることができる。以上から、ダイオード領域は、低い順電圧と、低いリカバリ電流との両方を有する。このようなダイオード領域をＩＧＢＴ領域のフリーホイールダイオードとして用いることで、電力用半導体装置のスイッチング損失を低減することができる。
【００２９】
上記本発明の他の局面に従う電力用半導体装置によれば、第４の層において、トレンチ被覆ウェル領域および分離ウェル領域の各々の不純物濃度よりも低い不純物濃度を有する拡散領域が形成される。その結果、第４の層全体がトレンチ被覆ウェル領域または分離ウェル領域の不純物濃度で形成される場合に比して、第４の層の平均的な不純物濃度が低くなる。これによりダイオード領域のリカバリ電流を抑えることができる。一方、第１の電極は、第４の層のうち高濃度領域にのみ接している。これにより、第４の層の不純物濃度が低い部分と第１の電極との間の接触部分における電圧降下に起因したダイオード領域の順電圧の増加を避けることができる。以上から、ダイオード領域は、低い順電圧と、低いリカバリ電流との両方を有する。このようなダイオード領域をＩＧＢＴ領域のフリーホイールダイオードとして用いることで、電力用半導体装置のスイッチング損失を低減することができる。
【００３０】
上記本発明のさらに他の局面に従う電力用半導体装置によれば、第３の層において、第２の領域の不純物濃度よりも低い不純物濃度を有する第１の領域が、ダイオード領域において第１の面の全体に形成される。その結果、ダイオード領域に第３の層が、低い不純物濃度でかつ高い均一性で形成される。これによりダイオード領域のリカバリ電流を抑えることができる。一方、第１の電極は、第３の層のうち第２の不純物領域にのみ接している。これにより、第３の層の不純物濃度が低い部分と第１の電極との間の接触部分における電圧降下に起因したダイオード領域の順電圧の増加を避けることができる。以上から、ダイオード領域は、低い順電圧と、低いリカバリ電流との両方を有する。またＩＧＢＴ領域が複数のセルを包含していることにより、上記効果がより高められる。このようなダイオード領域をＩＧＢＴ領域のフリーホイールダイオードとして用いることで、電力用半導体装置のスイッチング損失を低減することができる。
【００３１】
上記本発明のさらにまた他の局面に従う電力用半導体装置によれば、第３の層において、第１の領域および第２の領域の各々の不純物濃度よりも低い不純物濃度を有する拡散領域が形成される。その結果、第４の層全体が第１の領域または第２の領域の不純物濃度で形成される場合に比して、第４の層の平均的な不純物濃度が低くなる。これによりダイオード領域のリカバリ電流を抑えることができる。一方、第１の電極は、第３の層のうち第２の不純物領域にのみ接している。これにより、第３の層の不純物濃度が低い部分と第１の電極との間の接触部分における電圧降下に起因したダイオード領域の順電圧の増加を避けることができる。以上から、ダイオード領域は、低い順電圧と、低いリカバリ電流との両方を有する。さらに、第１の領域と第２の領域とが重複して形成されないので、第２の領域の不純物濃度を超えて不純物濃度が局所的に高くなる部分が形成されることを避けることができる。よってリカバリ特性をさらに改善することができる。このようなダイオード領域をＩＧＢＴ領域のフリーホイールダイオードとして用いることで、電力用半導体装置のスイッチング損失を低減することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１における電力用半導体装置の構成を概略的に示す平面図である。
【図２】図１の破線部ＩＩを概略的に示す部分平面図である。
【図３】図２の線ＩＩＩ−ＩＩＩに沿う概略部分断面図である。
【図４】図２の線ＩＶ−ＩＶに沿う概略部分断面図である。
【図５】本発明の実施の形態２における電力用半導体装置の構成を概略的に示す部分平面図である。
【図６】図５の線ＶＩ−ＶＩに沿う概略部分断面図である。
【図７】図５の線ＶＩＩ−ＶＩＩに沿う概略部分断面図である。
【図８】本発明の実施の形態３における電力用半導体装置の構成を概略的に示す部分平面図である。
【図９】図８の線ＩＸ−ＩＸに沿う概略部分断面図である。
【図１０】図８の線Ｘ−Ｘに沿う概略部分断面図である。
【図１１】本発明の実施の形態４における電力用半導体装置の構成を概略的に示す部分平面図である。
【図１２】本発明の実施の形態５における電力用半導体装置の構成を概略的に示す部分平面図である。
【図１３】図１２の線ＸＩＩＩ−ＸＩＩＩに沿う概略部分断面図である。
【図１４】図１２の線ＸＩＶ−ＸＩＶに沿う概略部分断面図である。
【図１５】本発明の実施の形態６における電力用半導体装置の構成を概略的に示す部分平面図である。
【図１６】図１５の線ＸＶＩ−ＸＶＩに沿う概略部分断面図である。
【図１７】図１５の線ＸＶＩＩ−ＸＶＩＩに沿う概略部分断面図である。
【図１８】本発明の実施の形態７における電力用半導体装置の構成を概略的に示す部分平面図である。
【図１９】図１８の線ＸＩＸ−ＸＩＸに沿う概略部分断面図である。
【図２０】図１８の線ＸＸ−ＸＸに沿う概略部分断面図である。
【発明を実施するための形態】
【００３３】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００３４】
（実施の形態１）
図１を参照して、本実施の形態のＲＣ−ＩＧＢＴ（電力用半導体装置）９１は、平面レイアウトにおいて、ＩＧＢＴ領域８１と、ＦＷＤ領域８２（ダイオード領域）と、外周領域８３とを有するものである。ＩＧＢＴ領域８１はトレンチゲート型のものである。ＦＷＤ領域８２はＩＧＢＴ領域８１の逆導通のためのものである。なお、ゲート配線領域およびゲートパッドなどの配線構造の図示は省略している。
【００３５】
図２は、図１の破線部ＩＩにおけるＲＣ−ＩＧＢＴ９１の構造を示す概略部分平面図である。図３および図４のそれぞれは、図２の線ＩＩＩ−ＩＩＩおよび線ＩＶ−ＩＶに沿う概略部分断面図である。なお図２においては、図を見やすくするために、図３および図４において上部に位置する一部構造の図示が省略されている。図２〜図４を参照して、ＲＣ−ＩＧＢＴ９１は、半導体基板７１と、ゲート酸化膜８（ゲート絶縁膜）と、トレンチ電極９と、層間絶縁膜１０と、エミッタ電極１１（第１の電極）と、コレクタ電極１２（第２の電極）とを有する。
【００３６】
半導体基板７１は、上面Ｓ１（第１の面）と、裏面Ｓ２（第１の面と反対の第２の面）とを有する。上面Ｓ１および裏面Ｓ２の各々は、ＩＧＢＴ領域８１に含まれる部分と、ＦＷＤ領域８２に含まれる部分とを有する。半導体基板７１は、ｎ型（第１の導電型）のｎ+エミッタ層４（第１の層）と、ｐ型（第１の導電型と異なる第２の導電型）のｐ+コンタクト層５（第２の層）と、ｐ型のｐベース層２（第３の層）と、ｐ型のｐ層４１（第４の層）と、ｎ型のｎ層５０（第５の層）と、ｐ型のｐ+コレクタ層６（第６の層）と、ｎ型のｎ+カソード層７（第７の層）とを含む。
【００３７】
ｎ+エミッタ層４は、ＩＧＢＴ領域８１において、裏面Ｓ２から離れて上面Ｓ１に設けられている。ｐ+コンタクト層５は、ＩＧＢＴ領域８１において、裏面Ｓ２から離れて上面Ｓ１に設けられている。ｐベース層２は、ＩＧＢＴ領域８１において、上面Ｓ１および裏面Ｓ２から離れて設けられている。ｐベース層２はｎ+エミッタ層４およびｐ+コンタクト層５に接している。ｐ層４１は、ＦＷＤ領域８２に含まれる部分を有し、裏面Ｓ２から離れて上面Ｓ１に設けられている。ｎ層５０は、ＩＧＢＴ領域８１においてｐベース層２に接しており、ＦＷＤ領域８２においてｐ層４１に接している。ｐ+コレクタ層６およびｎ+カソード層７の各々は、裏面Ｓ２に設けられており、ｎ層５０に接している。ｐ+コレクタ層６はＩＧＢＴ領域８１に少なくとも部分的に含まれ、ｎ+カソード層７はＦＷＤ領域８２に少なくとも部分的に含まれる。
【００３８】
ｎ層５０はｎ-ドリフト層１を有する。またｎ層５０のうちｐベース層２に接する部分は、ｎ-ドリフト層１の不純物濃度に比して高い不純物濃度を有するキャリアストア層３であることが好ましい。またｎ層５０のうちｐ+コレクタ層６またはｎ+カソード層７に接する部分は、ｎ-ドリフト層１の不純物濃度に比して高い不純物濃度を有するバッファ層１３であることが好ましい。
【００３９】
半導体基板７１の上面Ｓ１には、側壁を有する複数のトレンチＴＲが設けられている。複数のトレンチＴＲは、ゲートトレンチと、ゲートトレンチとＦＷＤ領域８２との間に配置された境界トレンチ（図３または図４におけるトレンチＴＲのうち最も右側のもの）とを含む。ゲートトレンチは、ｎ+エミッタ層４とｐベース層２とｎ層５０とから形成されたチャネル面が設けられたゲート側壁を側壁として有する。境界トレンチは、ＦＷＤ領域８２に面する境界側壁（図３または図４における右側壁）を側壁として有する。
【００４０】
ゲート酸化膜８はトレンチＴＲの側壁を覆っている。トレンチ電極９はゲート酸化膜８を介してトレンチＴＲ内に設けられている。トレンチ電極９は、たとえばポリシリコンから作られている。
【００４１】
層間絶縁膜１０は半導体基板７１の上面Ｓ１上に設けられている。層間絶縁膜１０は、ｎ+エミッタ層４およびｐ+コンタクト層５を露出するＩＧＢＴコンタクトホールＣＩ（ＩＧＢＴ開口部）と、ｐ層４１を部分的に露出するダイオードコンタクトホールＣＦおよびＣＢ（ダイオード開口部）とを有する。
【００４２】
エミッタ電極１１は層間絶縁膜１０上に設けられている。エミッタ電極１１は、ＩＧＢＴコンタクトホールＣＩを介してｎ+エミッタ層４およびｐ+コンタクト層５に接しており、ダイオードコンタクトホールＣＦおよびＣＢを介してｐ層４１に接している。
【００４３】
コレクタ電極１２は半導体基板７１の裏面Ｓ２上に設けられている。コレクタ電極１２はｐ+コレクタ層６およびｎ+カソード層７に接している。
【００４４】
ｐ層４１は、トレンチ被覆ウェル領域１６Ｂと、複数の分離ウェル領域１６Ｆと、拡散領域１７とを含む。トレンチ被覆ウェル領域１６Ｂは、上述した境界トレンチの境界側壁（図３または図４におけるトレンチＴＲの最も右側の側壁）の最深部を被覆している。言い換えれば、トレンチ被覆ウェル領域１６Ｂは、境界トレンチの、ＦＷＤ領域側のコーナー部を被覆している。複数の分離ウェル領域１６Ｆの各々は、トレンチ被覆ウェル領域１６Ｂから分離して配置されている。また複数の分離ウェル領域１６Ｆは、互いに間隔を空けて配置されている。分離ウェル領域１６Ｆの各々の幅（図３または図４における横方向の寸法）は、トレンチ被覆ウェル領域１６Ｂよりも小さい。拡散領域１７は、トレンチ被覆ウェル領域１６Ｂおよび複数の分離ウェル領域１６Ｆの間をつないでいる。ｐ層４１は、ＦＷＤ領域８２において上面Ｓ１全体に形成されていることが好ましい。
【００４５】
半導体基板７１の上面Ｓ１に平行な方向における不純物濃度の比較において、拡散領域１７はトレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆの各々の不純物濃度よりも低い不純物濃度を有する。よってｐ層４１の上面Ｓ１上での不純物濃度には濃淡が存在する。
【００４６】
層間絶縁膜１０のダイオードコンタクトホールＣＦおよびＣＢのそれぞれは、分離ウェル領域１６Ｆおよびトレンチ被覆ウェル領域１６Ｂを露出している。この構造によりエミッタ電極は、ｐ層４１のうち分離ウェル領域１６Ｆおよびトレンチ被覆ウェル領域１６Ｂにのみ接しており、拡散領域１７からは離れている。
【００４７】
次に、ＲＣ−ＩＧＢＴ９１の製造方法に関して、特にｐ層４１の形成工程について、以下に説明する。
【００４８】
まず、半導体基板７１の上面Ｓ１上における選択的な不純物イオン注入により、イオン注入領域ＩＪが形成される。上面Ｓ１上におけるイオン注入領域ＩＪの位置は、トレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆの位置に対応している。イオン注入直後の時点では、トレンチ被覆ウェル領域１６Ｂに対応するイオン注入領域の深さと、分離ウェル領域１６Ｆに対応するイオン注入領域ＩＪの深さとは、ほぼ同じである。
【００４９】
上記のイオン注入領域ＩＪの形成は、一般的なリソグラフィの技術を用いて形成した注入マスクを用いて、一括して行うことができる。注入されるイオンとしては、たとえばボロンを用い得る。
【００５０】
次に、注入された不純物が熱処理によって拡散される。この拡散は、上面Ｓ１に平行な方向（図３および図４における横方向）と、それに垂直な深さ方向とに生じる。この結果、トレンチ被覆ウェル領域１６Ｂと、それよりも浅い分離ウェル領域１６Ｆとが形成される。また上面Ｓ１に平行な方向における拡散により、イオン注入領域ＩＪ間に、相対的に低い不純物濃度を有する拡散領域１７が形成されると共に、分離ウェル領域１６Ｆの不純物濃度が低下する。ここで、トレンチ被覆ウェル領域１６Ｂの幅（図３および図４における横方向の寸法）は各分離ウェル領域１６Ｆの幅よりも十分に大きくされている。これより、拡散によるトレンチ被覆ウェル領域１６Ｂの不純物濃度の低下は抑制される。
【００５１】
上述したように、半導体基板７１の上面Ｓ１上において、ＩＧＢＴ領域８１およびＦＷＤ領域８２の境界に位置するトレンチ被覆ウェル領域１６Ｂと、それに隣接してＦＷＤ領域８２に位置しかつトレンチ被覆ウェル領域１６Ｂの不純物濃度に比して低い不純物濃度を有する分離ウェル領域１６Ｆおよび拡散領域１７とが、一括して形成される。なお拡散領域１７は、イオン注入ではなく拡散によって不純物が導入された領域である。このため、上面Ｓ１上での比較において、拡散領域１７の不純物濃度は、トレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆの不純物濃度よりも低い。
【００５２】
分離ウェル領域１６Ｆおよび拡散領域１７の平均的な不純物濃度は、上面Ｓ１上におけるイオン注入領域ＩＪのパターンによって調整することができ、特にパターンの幅の大きさと間隔とによって調整することができる。またパターンの調整により、ダイオード領域８２において上面Ｓ１全体が拡散処理後にｐ型となるようにすることができる。たとえばトレンチ被覆ウェル領域１６Ｂの表面不純物濃度が１×１０18／ｃｍ3の条件で、分離ウェル領域１６Ｆおよび拡散領域１７の平均した表面不純物濃度を５×１０16／ｃｍ3に設定する場合、ＦＷＤ領域８２において上面Ｓ１に占める分離ウェル領域１６Ｆの割合を１／２０に設定すればよい。たとえば、上面Ｓ１上において、正方形の形状で分離ウェル領域１６Ｆを配置する場合、１辺が２０1/2μｍ≒４．５μｍの正方形の中に、１．０μｍ角の分離ウェル領域１６Ｆが形成されればよい。分離ウェル領域１６Ｆおよび拡散領域１７の平均的な不純物濃度は、１×１０16／ｃｍ3以上１×１０18／ｃｍ3以下に設定されることが好ましい。これにより、耐圧低下などの問題を避けつつ、良好なリカバリ特性と順方向電圧降下の抑制との間のバランスを適切に保つことができる。
【００５３】
本実施の形態によれば、ｐ層４１において、トレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆの各々の不純物濃度よりも低い不純物濃度を有する拡散領域１７が形成される。その結果、ｐ層４１全体がトレンチ被覆ウェル領域１６Ｂまたは分離ウェル領域１６Ｆの不純物濃度で形成される場合に比して、ｐ層４１の平均的な不純物濃度が低くなる。これによりＦＷＤ領域８２のリカバリ電流を抑えることができる。
【００５４】
一方、エミッタ電極１１は、低い不純物濃度を有する拡散領域１７から離れており、より高い不純物濃度を有する分離ウェル領域１６Ｆおよびトレンチ被覆ウェル領域１６Ｂにのみ接している。これにより、良好なオーミック接触が確保されることで、ｐ層４１の不純物濃度が低い部分（具体的には拡散領域１７）とエミッタ電極１１との間の接触部分における電圧降下に起因したＦＷＤ領域８２の順電圧の増加を避けることができる。
【００５５】
以上から、ＦＷＤ領域８２は、低い順電圧と、低いリカバリ電流とを兼ね備える。このようなＦＷＤ領域８２をＩＧＢＴ領域８１のフリーホイールダイオードとして用いることで、ＲＣ−ＩＧＢＴ９１のスイッチングロスを低減することができる。
【００５６】
なお、トレンチ被覆ウェル領域１６Ｂの不純物濃度が低過ぎると、境界トレンチのコーナー部（図３または図４における一番右のトレンチＴＲの右下コーナー部）における絶縁破壊をトレンチ被覆ウェル領域１６Ｂによって防止する効果が低下してしまう。また低濃度のトレンチ被覆ウェル領域１６ＢでトレンチＴＲを被覆しようとすると、不純物拡散のための熱処理時間が長くなることで、製造効率が大きく低下してしまう。これに対して本実施の形態によれば、トレンチ被覆ウェル領域１６Ｂにおいては高い不純物濃度を維持することができる。
【００５７】
また上述したように相対的に低い不純物濃度を有する拡散領域１７からエミッタ電極１１が離れていることにより、コンタクト抵抗が高い箇所がなくなる。このため、そのような箇所に起因した局所的な発熱が起こりにくい。よって発熱に起因した動作不良が防止されるので、ＲＣ−ＩＧＢＴ９１の信頼性が高められる。
【００５８】
ｐ+コレクタ層６（図３および図４）は、ＩＧＢＴ領域８１からＦＷＤ領域８２内へ延びた部分を有することが好ましい。具体的には、ｐ+コレクタ層６は、半導体基板７１の厚さ方向において、拡散領域１７に対向する部分を有することが好ましく、さらに分離ウェル領域１６Ｆに対向する部分を有してもよい。これにより、トレンチ被覆ウェル領域１６Ｂが寄生ダイオードとして働くことが抑えられる。よってＦＷＤ領域８２のリカバリ特性を改善することができる。
【００５９】
また本実施の形態におけるＲＣ−ＩＧＢＴ９１の製造方法によれば、トレンチ被覆ウェル領域１６Ｂと、分離ウェル領域１６Ｆと、拡散領域１７とが、上面Ｓ１上における選択的なイオン注入と拡散とにより、一括して形成される。よってこれらの構造は、低いコストで形成することができる。
【００６０】
（実施の形態２）
図５〜図７を参照して、本実施の形態のＲＣ−ＩＧＢＴ９２においては、エミッタ電極１１はｐ層４１のうち分離ウェル領域１６Ｆにのみ接している。言い換えれば、層間絶縁膜１０に、トレンチ被覆ウェル領域１６Ｂを露出するダイオードコンタクトホールＣＢ（図３および図４）が設けられていない。なおそれ以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６１】
本実施の形態によっても実施の形態１とほぼ同様の効果が得られる。さらに、実施の形態１と異なり、分離ウェル領域１６Ｆの不純物濃度に比して高い不純物濃度を有するトレンチ被覆ウェル領域１６Ｂにエミッタ電極１１が接触していないことにより、リカバリ電流をより低くすることができる。よって、ＦＷＤ領域８２のリカバリ電流に起因したスイッチングロスをより低減することができる。
【００６２】
（実施の形態３）
図８〜図１０を参照して、本実施の形態のＲＣ−ＩＧＢＴ９３の半導体基板７３においては、ｐ層４３は、トレンチ被覆ウェル領域１６Ｂと複数の分離ウェル領域１６Ｆと拡散領域１７とに加えて、ｐ+領域１５（高濃度領域）を含む。半導体基板７３の上面Ｓ１に平行な方向における不純物濃度の比較において、ｐ+領域１５はトレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆの各々の不純物濃度よりも高い不純物濃度を有する。エミッタ電極１１はｐ層４３のうちｐ+領域１５にのみ接している。
【００６３】
ｐ層４３は、実施の形態１におけるｐ層４１の形成のためのイオン注入工程に加えて、ｐ+領域１５の形成のためのイオン注入工程を別途行うことにより得られる。ｐ+領域１５の形成のためのイオン注入領域は、トレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆのイオン注入領域と重複しないように配置される。これにより、ｐ層４３においてｐ+領域１５は、拡散領域１７上に配置されており、かつトレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆの各々から離れている。
【００６４】
なお、上記以外の構成については、上述した実施の形態１または２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６５】
本実施の形態によれば、ｐ層４３において、トレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆの各々の不純物濃度よりも低い不純物濃度を有する拡散領域１７が形成される。その結果、ｐ層４３全体がトレンチ被覆ウェル領域１６Ｂまたは分離ウェル領域１６Ｆの不純物濃度で形成される場合に比して、ｐ層４３の平均的な不純物濃度が低くなる。これによりＦＷＤ領域８２のリカバリ電流を抑えることができる。一方、エミッタ電極１１は、ｐ層４３のうちｐ+領域１５にのみ接している。これにより、ｐ層４３の不純物濃度が低い部分とエミッタ電極１１との間の接触部分における電圧降下に起因したＦＷＤ領域８２の順電圧の増加を避けることができる。以上から、ＦＷＤ領域８２は、低い順電圧と、低いリカバリ電流との両方を有する。このようなＦＷＤ領域８２をＩＧＢＴ領域８１のフリーホイールダイオードとして用いることで、ＲＣ−ＩＧＢＴ９３のスイッチングロスを低減することができる。
【００６６】
また本実施の形態によれば、トレンチ被覆ウェル領域１６Ｂまたは分離ウェル領域１６Ｆと、ｐ+領域１５とが重複して形成されない。これにより、ｐ+領域１５の不純物濃度を超えて不純物濃度が局所的に高くなる部分が形成されることを防ぐことができる。よってリカバリ特性を改善することができる。
【００６７】
（実施の形態４）
図１１を参照して、本実施の形態のＲＣ−ＩＧＢＴ９４においては、ｐ+領域１５は、トレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆの各々と接する部分を有する。言い換えると、ＲＣ−ＩＧＢＴ９４の製造において、ｐ+領域１５の形成のためのイオン注入領域は、トレンチ被覆ウェル領域１６Ｂおよび分離ウェル領域１６Ｆのイオン注入領域と重複する部分を有する。
【００６８】
なお、上記以外の構成については、上述した実施の形態３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６９】
本実施の形態においても、実施の形態３と同様、スイッチングロスを低減することができる。さらに、実施の形態３と異なり、上面Ｓ１上においてｐ+領域１５とトレンチ被覆ウェル領域１６Ｂまたは分離ウェル領域１６Ｆとが重複しないように配置するという制約がないため、各領域のレイアウトの自由度が高い。たとえば図１１においては、ｐ+領域１５の上面Ｓ１上における配置パターンは長方形の頂点に対応しており、分離ウェル領域１６Ｆの配置パターンとの特定の関係性は求められない。
【００７０】
なお図１１においては、図８に比して、分離ウェル領域１６Ｆ間の間隔が狭くされている。また分離ウェル領域１６Ｆは、半導体基板７３の上面Ｓ１上において六方最密充填で配置されている。これにより、ＦＷＤ領域８２における半導体基板の上面上での不純物濃度の変化の周期が小さくなるので、上面Ｓ１内の不純物濃度の分布の均一性を高めることができる。これによりリカバリ特性を改善することができる。
【００７１】
（実施の形態５）
図１２〜図１４を参照して、本実施の形態のＲＣ−ＩＧＢＴ９５の半導体基板７５は、ｎ+カソード層７（第１の層）と、ｎ層５０（第２の層）と、ｐ層４５（第３の層）とを含む。
【００７２】
ｐ層４５は、裏面Ｓ２から離れて上面Ｓ１に設けられている。ｐ層４５は、ＦＷＤ領域８２に少なくとも部分的に含まれ、ｎ層５０に接している。ｐ層４５は、ｐ領域１４（第１の領域）と、複数のｐ+領域１５（第２の領域）とを含む。ｐ領域１４は、ＦＷＤ領域８２において上面Ｓ１の全体に設けられている。ｐ領域１４は、ｐベース層２と一括して形成されてもよい。ｐ+領域１５は、ｐ領域１４上において互いに離れて配置されている。半導体基板７５の上面Ｓ１に平行な方向における不純物濃度の比較において、ｐ+領域１５はｐ領域１４の不純物濃度に比して高い不純物濃度を有する。
【００７３】
層間絶縁膜１０は、半導体基板７５の上面Ｓ１上に設けられており、ｐ層４５を部分的に露出するダイオードコンタクトホールＣＦを有する。エミッタ電極１１は、層間絶縁膜１０上に設けられており、ダイオードコンタクトホールＣＦを介してｐ層４５に接している。エミッタ電極１１は、ｐ層４５のうちｐ+領域１５にのみ接している。
【００７４】
ｐ層４５の平均的な不純物濃度はｐ領域１４の不純物濃度に近い値にまで下げられることが望ましい。そのためには、ｐ領域１４上においてｐ+領域１５が形成される比率が十分に小さくされればよい。また、上面Ｓ１上におけるｐ+領域１５の配置は、その分布むらが小さいことが望ましく、たとえば、図１２に示すように、六方最密充填で配置される。
【００７５】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００７６】
本実施の形態によれば、ｐ層４５において、ｐ+領域１５の不純物濃度よりも低い不純物濃度を有するｐ領域１４が、ＦＷＤ領域８２において上面Ｓ１の全体に形成される。その結果、ＦＷＤ領域８２にｐ層４５が、低い不純物濃度でかつ高い均一性で形成される。これによりＦＷＤ領域８２のリカバリ電流を抑えることができる。
【００７７】
一方、エミッタ電極１１は、ｐ層４５のうちｐ+領域１５にのみ接している。これにより、ｐ層４５の不純物濃度が低い部分とエミッタ電極１１との間の接触部分における電圧降下に起因したＦＷＤ領域８２の順電圧の増加を避けることができる。
【００７８】
以上から、ＦＷＤ領域８２は、低い順電圧と、低いリカバリ電流との両方を有する。このようなＦＷＤ領域８２をＩＧＢＴ領域８１のフリーホイールダイオードとして用いることで、ＲＣ−ＩＧＢＴ９５のスイッチングロスを低減することができる。
【００７９】
またＩＧＢＴ領域８１が複数のセルを包含していることにより、その隣に別のセルが存在するセルについては、裏面Ｓ２におけるｎ+カソード層７との隣接が避けられる。すなわちアノードショートの構造が形成されない。このためＦＷＤ領域８２の順バイアス動作時にスナップバックが生じない。よってスナップバックに起因した定常損失の増大を抑えることができる。
【００８０】
（実施の形態６）
図１５〜図１７を参照して、本実施の形態のＲＣ−ＩＧＢＴ９６の半導体基板７６には、ＩＧＢＴ領域８１だけでなくＦＷＤ領域８２においても、トレンチＴＲおよびキャリアストア層３が設けられている。ｐ層４５はキャリアストア層３上に配置されており、トレンチＴＲは両層を貫通している。
【００８１】
なお、上記以外の構成については、上述した実施の形態５の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００８２】
本実施の形態によれば、ｐ層４５の下にキャリアストア層３が配置されることにより、ｐ層４５からのキャリアの注入の抑制が可能となる。これによりリカバリ電流がより抑制される。またＦＷＤ領域８２にトレンチＴＲが設けられることにより、ＦＷＤ領域８２にキャリアストア層３が配置され状態で、高い耐圧を保持することができる。
【００８３】
（実施の形態７）
図１８〜図２０を参照して、本実施の形態のＲＣ−ＩＧＢＴ９７の半導体基板７７においては、ｐ層４７は、ｐ領域１４（第１の領域）と、ｐ領域１４から離れて配置されたｐ+領域１５（第２の領域）と、ｐ領域１４およびｐ+領域１５の間をつなぐ拡散領域１８とを含む。半導体基板７７の上面Ｓ１に平行な方向における不純物濃度の比較において、拡散領域１８はｐ領域１４およびｐ+領域１５の各々の不純物濃度よりも低い不純物濃度を有する。エミッタ電極１１は、ｐ層４７のうちｐ+領域１５にのみ接している。
【００８４】
なお、上記以外の構成については、上述した実施の形態５の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００８５】
本実施の形態によれば、ｐ層４７において、ｐ領域１４およびｐ+領域１５の各々の不純物濃度よりも低い不純物濃度を有する拡散領域１８が形成される。その結果、ｐ層４７全体がｐ領域１４またはｐ+領域１５の不純物濃度で形成される場合に比して、ｐ層４７の平均的な不純物濃度が低くなる。これによりＦＷＤ領域８２のリカバリ電流を抑えることができる。一方、エミッタ電極１１は、ｐ層４７のうち第２の不純物領域にのみ接している。これにより、ｐ層４７の不純物濃度が低い部分とエミッタ電極１１との間の接触部分における電圧降下に起因したＦＷＤ領域８２の順電圧の増加を避けることができる。以上から、ＦＷＤ領域８２は、低い順電圧と、低いリカバリ電流との両方を有する。このようなＦＷＤ領域８２をＩＧＢＴ領域８１のフリーホイールダイオードとして用いることで、ＲＣ−ＩＧＢＴ９７のスイッチングロスを低減することができる。
【００８６】
さらに、ｐ領域１４とｐ+領域１５とが重複して形成されていない。これにより、ｐ+領域１５の不純物濃度を超えて不純物濃度が局所的に高くなる部分が形成されることを防ぐことができる。よってリカバリ特性をさらに改善することができる。
【００８７】
またｐ層４７は、ＦＷＤ領域８２において上面Ｓ１全体に形成されていることが好ましい。これにより、より良好に耐圧を保持することができる。
【００８８】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。たとえば、ＩＧＢＴ領域のゲート構造をトレンチ型ではなく平面型のものとすることもできる。またキャリアストア層は省略され得る。また上記各実施の形態にいおいては第１の導電型がｎ型でありかつ第２の導電型がｐ型である場合について詳述したが、これらの導電型が互いに入れ替えられてもよい。
【符号の説明】
【００８９】
ＣＢ，ＣＦ  ダイオードコンタクトホール、Ｓ１  上面（第１の面）、Ｓ２  裏面（第２の面）、ＣＩ  ＩＧＢＴコンタクトホール、ＩＪ  イオン注入領域、ＴＲ  トレンチ、１  ｎ-ドリフト層、２  ｐベース層、３  キャリアストア層、４  ｎ+エミッタ層、５  ｐ+コンタクト層、６  ｐ+コレクタ層、７  ｎ+カソード層、８  ゲート酸化膜（ゲート絶縁膜）、９  トレンチ電極、１０  層間絶縁膜、１１  エミッタ電極（第１の電極）、１２  コレクタ電極（第２の電極）、１３  バッファ層、１４  ｐ領域、１５  ｐ+領域、１６Ｂ  トレンチ被覆ウェル領域、１６Ｆ  分離ウェル領域、１７，１８  拡散領域、４１，４３，４５，４７  ｐ層、５０  ｎ層、７１，７３，７５，７６，７７  半導体基板、８１  ＩＧＢＴ領域、８２  ＦＷＤ領域（ダイオード領域）、８３  外周領域。
【図１】
0006261494.tif 000002
【図２】
0006261494.tif 000003
【図３】
0006261494.tif 000004
【図４】
0006261494.tif 000005
【図５】
0006261494.tif 000006
【図６】
0006261494.tif 000007
【図７】
0006261494.tif 000008
【図８】
0006261494.tif 000009
【図９】
0006261494.tif 000010
【図１０】
0006261494.tif 000011
【図１１】
0006261494.tif 000012
【図１２】
0006261494.tif 000013
【図１３】
0006261494.tif 000014
【図１４】
0006261494.tif 000015
【図１５】
0006261494.tif 000016
【図１６】
0006261494.tif 000017
【図１７】
0006261494.tif 000018
【図１８】
0006261494.tif 000019
【図１９】
0006261494.tif 000020
【図２０】
0006261494.tif 000021