(57)【特許請求の範囲】
【請求項１】
装置であって、
第１の消去パルスおよび第２の消去パルスを与えるように構成される有限インパルス応答フィルタと、
入力信号および前記第１の消去パルスを受信して第１の差分信号を与えるように結合される第１の加算器と、
前記第１の差分信号を受信するように結合され、かつ前記第１の差分信号に応答して消去パルス値を与えるように構成されるピークエンジンとを備え、
前記有限インパルス応答フィルタは、前記消去パルス値を受信して前記第１の消去パルスおよび前記第２の消去パルスの各々を与えるように結合され、さらに
前記入力信号を受信して、遅延した入力信号を与えるように結合される遅延と、
前記遅延した入力信号および前記第２の消去パルスを受信して、前記第２の消去パルスを前記遅延した入力信号から減算して第２の差分信号を与えるように結合される第２の加算器とを備え、
前記第２の差分信号は、前記遅延した入力信号の波高因子が低減されたものであり、さらに
前記入力信号を受信して前記入力信号の大きさの値を与えて前記ピークエンジンのピーク検出器を駆動するように結合される大きさブロックを備え、
前記ピーク検出器は、ピーク検出および端数時間オフセット決定のために構成され、さらに
前記ピーク検出に関連付けられるしきいピーク値よりも大きな前記大きさの値に応答して、前記消去パルス値についての複素振幅を与えるように結合される補間器を備える、装置。
【請求項２】
前記有限インパルス応答フィルタは、前記消去パルス値を受信して第１の重み付け信号および第２の重み付け信号を与えるように結合される遅延線を含み、
前記遅延線は、前記有限インパルス応答フィルタの第１の増幅−和ブロックと第２の増幅−和ブロックとの間に結合されて前記第１の重み付け信号を前記第１の増幅−和ブロックに与えかつ前記第２の重み付け信号を前記第２の増幅−和ブロックに与え、
前記第１の増幅−和ブロックは、前記第１の重み付け信号を受信して前記第１の消去パルスを与えるように結合され、
前記第２の増幅−和ブロックは、前記第２の重み付け信号を受信して前記第２の消去パルスを与えるように結合される、請求項１に記載の装置。
【請求項３】
前記第１の増幅−和ブロックから前記第１の消去パルスを受信して、第１の端数オフセットについて調整して、前記第１の端数オフセットについて調整された前記第１の消去パルスを前記第１の加算器に与えるように結合される第１の消去パルス生成器と、
前記第２の増幅−和ブロックから前記第２の消去パルスを受信して、第２の端数オフセットについて調整して、前記第２の端数オフセットについて調整された前記第２の消去パルスを前記第２の加算器に与えるように結合される第２の消去パルス生成器とをさらに備える、請求項２に記載の装置。
【請求項４】
前記有限インパルス応答フィルタは、前記消去パルス値を受信して第１の重み付け信号および第２の重み付け信号を与えるように結合される遅延線を含み、
前記遅延線は、前記有限インパルス応答フィルタの第１の消去パルス生成器と第２の消去パルス生成器との間に結合されて、前記第１の重み付け信号を前記第１の消去パルス生成器に与えかつ前記第２の重み付け信号を前記第２の消去パルス生成器に与え、
前記第１の消去パルス生成器は、前記第１の重み付け信号を受信して前記第１の消去パルスを与えるように結合され、かつ第１の端数オフセットについて調整して、前記第１の端数オフセットについて調整された前記第１の消去パルスを前記第１の加算器に与えるように構成され、
前記第２の消去パルス生成器は、前記第２の重み付け信号を受信して前記第２の消去パルスを与えるように結合され、かつ第２の端数オフセットについて調整して、前記第２の端数オフセットについて調整された前記第２の消去パルスを前記第２の加算器に与えるように構成される、請求項１に記載の装置。
【請求項５】
前記第１の消去パルス生成器から前記第１の消去パルスを受信して、前記第１の消去パルスを削除して前記第１の加算器に与えるように結合される第１の窓−波高因子低減エンジンと、
前記第２の消去パルス生成器から前記第２の消去パルスを受信して、前記第２の消去パルスを削除して前記第２の加算器に与えるように結合される第２の窓−波高因子低減エンジンとをさらに備える、請求項４に記載の装置。
【請求項６】
前記第１の消去パルス生成器から前記第１の消去パルスを受信して、前記第１の消去パルスを削除して前記第１の加算器に与えるように結合される第３の消去パルス生成器と、
前記第２の消去パルス生成器から前記第２の消去パルスを受信して、前記第２の消去パルスを削除して前記第２の加算器に与えるように結合される第４の消去パルス生成器とをさらに備える、請求項４に記載の装置。
【請求項７】
前記消去パルス値は、前記第１の消去パルスから与えられる過去の寄与に応答して再帰的に更新される、請求項１から６のいずれかに記載の装置。
【請求項８】
前記ピークエンジンはしきいピーク値Ｔで構成され、
【数１】
0006261740.tif 000020
のような演算について、ｘ（ｎ）は前記入力信号であり、ｃ（ｎ）は前記第１の消去パルスであり、ｙ（ｎ）は前記第１の差分信号である、請求項１から７のいずれかに記載の装置。
【請求項９】
前記ピークエンジンは先読みブロックを含み、
前記先読みブロックは、前記入力信号の将来の寄与について先読みして、前記入力信号の次のサンプルがしきい値を超えているか否かを判断し、相関されるサンプルについて信号の位相を一定となるように設定して、前記消去パルス値を大きさデータのみに簡略化するように構成される、請求項１から８のいずれかに記載の装置。
【請求項１０】
前記先読みブロックは、長さが２Ｍ＋１であるフィルタ関数ｗを用いて前記将来の寄与を減算して、ゼロよりも大きな正の整数であるＭのしきい値を下回る値にサンプル大きさを駆動するのに十分な前記第１の消去パルスｃ（ｎ：ｎ＋Ｌ−１）のエネルギを定めるように構成され、ｃ（ｎ）は前記第１の消去パルスであり、Ｌは先読み値である、請求項９に記載の装置。
【請求項１１】
前記先読みブロックは、単一パスでの波高因子の低減のために、二次計画法関数、非線形計画法関数、または線形計画法関数を含む、請求項９または１０に記載の装置。
【請求項１２】
前記先読みブロックは、前記入力信号の将来のサンプルを見て、前記しきい値を上回る前記将来のサンプルを量子化し、量子化された前記将来のサンプルを用いて逆読みし、量子化された前記将来のサンプルを前記第１の差分信号に適用して、前記消去パルス値についての現在の消去パルス複素利得を選択する際の将来のおよび過去の寄与の大部分を排除するように構成される、請求項９から１１のいずれかに記載の装置。
【請求項１３】
方法であって、
有限インパルス応答フィルタから第１の消去パルスおよび第２の消去パルスを与えるステップと、
入力信号および前記第１の消去パルスを加算器によって受信して差分信号を与えるステップと、
前記入力信号の大きさまたは大きさの二乗を得てピークエンジンのピーク検出器を駆動するステップと、
前記差分信号および前記大きさまたは大きさの二乗を前記ピークエンジンによって受信して消去パルス利得を与えるステップとを備え、
前記消去パルス利得を与えるステップは、
前記ピーク検出器を用いて前記入力信号のピークを検出するステップと、
前記ピーク検出器によって、サンプル点の間に位置する前記ピークの検出に関連付けられるサンプルから端数時間オフセットを定めるステップと、
検出された前記ピークのピーク大きさおよびピーク場所を求めるように補間器によって前記サンプル点を補間するステップと、
前記ピーク大きさがしきい値よりも大きいか否かを判断するステップと、
前記補間器によって、前記しきい値よりも大きな前記ピーク大きさについての前記消去パルス利得の複素補間消去パルス値を求めるステップと、を備え、さらに
前記消去パルス利得を用いて前記第１の消去パルスおよび前記第２の消去パルスを前記有限インパルス応答フィルタによって生成するステップと、
波高因子の低減のために前記有限インパルス応答フィルタから前記第２の消去パルスを出力するステップとを備える、方法。
【請求項１４】
前記しきい値以下の前記ピーク大きさについての前記消去パルス利得を１に設定するステップをさらに備える、請求項１３に記載の方法。
【請求項１５】
前記検出するステップは、サンプルのシーケンスに二次フィッティングを行なうステップを備え、前記補間するステップは前記二次フィッティングを用いるステップを含む、請求項１３または１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
以下の説明は集積回路デバイス（ＩＣ）に関する。より特定的には、以下の説明は、ＩＣのための消去パルス波高因子の低減に関する。
【背景技術】
【０００２】
背景
基地局および他の送信機はより多くの無線アクセス技術をますます組入れるようになっている。さらに、そのような基地局および他の送信機を通る通信量は増大している。したがって、送信すべき信号中の波高因子の低減（ＣＦＲ）のための待ち時間および／または複雑さを低減することが望ましくかつ有用であろう。
【発明の概要】
【課題を解決するための手段】
【０００３】
要約
装置は一般的に波高因子の低減に関する。そのような装置において、有限インパルス応答フィルタは、第１の消去パルスおよび第２の消去パルスを与えるように構成される。第１の加算器は、入力信号および第１の消去パルスを受信して第１の差分信号を与えるように結合される。ピークエンジンは、第１の差分信号を受信するように結合され、かつ第１の差分信号に応答して消去パルス値を与えるように構成される。有限インパルス応答フィルタは、消去パルス値を受信して第１の消去パルスおよび第２の消去パルスの各々を与えるように結合される。遅延は、入力信号を受信して、遅延した入力信号を与えるように結合される。第２の加算器は、遅延した入力信号および第２の消去パルスを受信して第２の差分信号を与えるように結合される。第２の差分信号は、遅延した入力信号の波高因子が低減されたものである。
【０００４】
ある例では、有限インパルス応答フィルタは、消去パルス値を受信して第１の重み付け信号および第２の重み付け信号を与えるように結合される遅延線を含んでもよい。遅延線は、有限インパルス応答フィルタの第１の増幅−和ブロックと第２の増幅−和ブロックとの間に結合されて、第１の増幅−和ブロックに第１の重み付け信号を与えかつ第２の増幅−和ブロックに第２の重み付け信号を与えるように結合されてもよい。第１の増幅−和ブロックは、第１の重み付け信号を受信して第１の消去パルスを与えるように結合されてもよく、第２の増幅−和ブロックは、第２の重み付け信号を受信して第２の消去パルスを与えるように結合されてもよい。
【０００５】
ある例では、第１の消去パルス生成器は、第１の増幅−和ブロックから第１の消去パルスを受信して第１の端数オフセットについて調整して、第１の端数オフセットについて調整された第１の消去パルスを第１の加算器に与えるように結合されてもよく、第２の消去パルス生成器は、第２の増幅−和ブロックから第２の消去パルスを受信して、第２の端数オフセットについて調整して、第２の端数オフセットについて調整された第２の消去パルスを第２の加算器に与えるように結合されてもよい。
【０００６】
ある例では、有限インパルス応答フィルタは、消去パルス値を受信して第１の重み付け信号および第２の重み付け信号を与えるように結合される遅延線を含んでもよい。遅延線は、有限インパルス応答フィルタの第１の消去パルス生成器と第２の消去パルス生成器との間に結合されて、第１の重み付け信号を第１の消去パルス生成器に与えかつ第２の重み付け信号を第２の消去パルス生成器に与えるように結合されてもよい。第１の消去パルス生成器は、第１の重み付け信号を受信して第１の消去パルスを与えるように結合されてもよく、かつ第１の端数オフセットについて調整して、第１の端数オフセットについて調整された第１の消去パルスを第１の加算器に与えるように結合されてもよく、第２の消去パルス生成器は、第２の重み付け信号を受信して第２の消去パルスを与えるように結合され、かつ第２の端数オフセットについて調整して第２の端数オフセットについて調整された第２の消去パルスを第２の加算器に与えるように構成されてもよい。
【０００７】
ある例では、第１の窓−波高因子低減エンジンは、第１の消去パルス生成器から第１の消去パルスを受信して、第１の消去パルスを削除して第１の加算器に与えるように結合されてもよく、第２の窓−波高因子低減エンジンは、第２の消去パルス生成器から第２の消去パルスを受信して、第２の消去パルスを削除して第２の加算器に与えるように結合されてもよい。
【０００８】
ある例では、第３の消去パルス生成器は、第１の消去パルス生成器から第１の消去パルスを受信して、第１の消去パルスを削除して第１の加算器に与えるように結合されてもよく、第４の消去パルス生成器は、第２の消去パルス生成器から第２の消去パルスを受信して、第２の消去パルスを削除して第２の加算器に与えるように結合されてもよい。
【０００９】
ある例では、消去パルス値は、第１の消去パルスから与えられる過去の寄与に応答して再帰的に更新される。
【００１０】
ある例では、有限インパルス応答フィルタは係数フィルタである。
ある例では、第１の消去パルスおよび第２の消去パルスは、第１の加算器および第２の加算器のそれぞれのマイナスポートに与えられる。
【００１１】
ある例では、ピークエンジンはしきいピーク値Ｔで構成され、
【００１２】
【数１】
0006261740.tif 000002
【００１３】
のような演算について、ｘ（ｎ）は入力信号であり、ｃ（ｎ）は第１の消去パルスであり、ｙ（ｎ）は第１の差分信号である。
【００１４】
ある例では、ピークエンジンは先読みブロックを含む。先読みブロックは、入力信号の将来の寄与を先読みして、入力信号の次のサンプルがしきい値を上回るか否かを判断し、相関されたサンプルについて信号位相を一定となるように設定して、単に消去パルス値を大きさデータのみにするように構成されてもよい。
【００１５】
ある例では、先読みブロックは、長さ２Ｍ＋１のフィルタ関数ｗを用いて将来の寄与を減算し、ゼロよりも大きな正の整数であるＭのしきい値を下回る値にサンプル大きさを駆動するのに十分な消去パルスｃ（ｎ：ｎ＋Ｌ−１）のエネルギを定めるように構成され、ｃ（ｎ）は第１の消去パルスであり、Ｌは先読み値である。
【００１６】
ある例では、先読みブロックは、単一パスでの波高因子低減のために、二次計画法関数、非線形計画法関数、または線形計画法関数を含む。
【００１７】
ある例では、先読みブロックは、入力信号の将来のサンプルを見て、しきい値を上回る将来のサンプルを量子化して、量子化された将来のサンプルを用いて逆読みし（look back）、かつ量子化された将来のサンプルを第１の差分信号に適用して、消去パルス値についての現在の消去パルス複素利得を選択する際に将来のおよび過去の寄与の大部分を排除するように構成される。
【００１８】
方法は一般的に波高因子低減に関する。そのような方法では、入力信号の大きさまたはその大きさの二乗が得られる。入力信号のピークはピーク検出器で検出される。ピークの検出に関連付けられる端数時間オフセットが定められる。検出されたピークのピーク大きさおよびピーク場所が補間によって求められる。ピーク大きさがしきい値よりも大きいか否かについての判断がなされる。しきい値よりも大きなピーク大きさについての消去パルス利得の複素補間消去パルス値が求められる。消去パルス利得を用いた消去パルスが生成される。波高因子低減のために消去パルスが出力される。
【００１９】
ある例では、方法は、しきい値以下のピーク大きさについての消去パルス利得を１に設定するステップを含んでもよい。
【００２０】
ある例では、検出するステップは、サンプルのシーケンスに対して二次フィッティングを行なうステップを含んでもよく、補間するステップは二次フィッティングを用いるステップを含む。
【００２１】
添付の図面は例示的な装置および／または方法を示す。しかしながら、添付の図面は請求項の範囲を限定するように解釈されるべきではなく、説明および理解のためのみのものである。
【図面の簡単な説明】
【００２２】
【図１】例示的なカラムナーフィールドプログラマブルゲートアレイ（ＦＰＧＡ）アーキテクチャを描く簡略化されたブロック図である。
【図２】例示的な従来の窓波高因子低減（ＣＦＲ）エンジンを描くブロック図である。
【図３】例示的なＣＰＣＦＲエンジンを描くブロック図である。
【図４】例示的な消去パルス生成器（ＣＰＧ）を描くブロック図である。
【図５】例示的な複素ＣＰ利得生成およびＣＰ生成フローを描くフロー図である。
【図６】他の例示的な消去パルス波高因子低減（ＣＰＣＦＲ）エンジンを描くブロック図である。
【図７】他の例示的な消去パルス波高因子低減（ＣＰＣＦＲ）エンジンを描くブロック図である。
【図８】他の例示的な消去パルス波高因子低減（ＣＰＣＦＲ）エンジンを描くブロック図である。
【発明を実施するための形態】
【００２３】
詳細な説明
以下の説明では、本明細書中に記載される具体例のより徹底した説明を与えるために数多くの具体的な詳細を述べる。しかしながら、当業者には、以下に与えられる具体的詳細のすべてがなくても、これらの例の１つ以上の他の例および／または変形例を実践してもよいことが明らかであるべきである。他の事例では、本明細書中の例の説明を曖昧にしないために、周知の特徴を詳細に説明していない。例示の容易のため、同じ項目を参照するのに異なる図で同じ番号標識を用いる。しかしながら、代替例では、項目は異なることがある。
【００２４】
いくつかの図で例示的に描かれる例を説明する前に、さらなる理解のために一般的な序説を与える。一般的に、従来の窓波高因子低減（ＣＦＲ）は性能が余りに劣っているか、またはある適用例については、十分な性能を得るのに複数段に係ってしまう。複数段を有すると待ち時間および複雑さが増すことになり、限定なくマルチ無線アクセス技術を含むある適用例には好適でないことがある。従来の消去パルス適用例は、先のおよび将来の消去パルスを現在の消去パルスに相関させるが、これは、ある適用例では、適用された複素利得に応答してピークを過剰に抑制してしまうかまたはピークの抑制が不足になってしまう。そのような相関は複数のパスに係るが、これは待ち時間および複雑さを増大させ、限定なくマルチ無線アクセス技術を含むある適用例には好適でないことがある。
【００２５】
限定なくマルチ無線アクセス技術を含むある適用例のために十分な性能で単一の段においておよび単一のパスにおいて行ない得るＣＦＲを以下に説明する。より特定的には、複素消去パルス利得を生成するピークエンジンを説明する。そのようなピークエンジンは、性能を向上させるために先読部を有してもよい。さらに、そのようなピークエンジンは、検出されたピークについてフィッティングを行ないかつ端数オフセットをサポートするように構成されてもよい。加えて、単一パスでの消去のためにより正確な消去パルスを発生する消去パルス生成器を説明する。
【００２６】
上記一般的理解を念頭に置いて、消去パルス−ＣＦＲエンジンのためのさまざまな構成を以下に一般的に説明する。
【００２７】
上述の例のうち１つ以上は特定の種類のＩＣを用いて本明細書中に記載されるので、そのようなＩＣの詳細な説明を以下に与える。しかしながら、他の種類のＩＣが本明細書中に記載の技術の１つ以上から恩恵を受けることがあることを理解すべきである。
【００２８】
プログラマブル論理デバイス（「ＰＬＤ」）は、特定の論理機能を果たすようにプログラミング可能な周知の種類の集積回路である。一種のＰＬＤであるフィールドプログラマブルゲートアレイ（「ＦＰＧＡ」）は典型的にプログラマブルタイルのアレイを含む。これらのプログラマブルタイルは、たとえば、入出力ブロック（「ＩＯＢ」）、コンフィギュラブル論理ブロック（「ＣＬＢ」）、専用ランダムアクセスメモリブロック（「ＢＲＡＭ」）、乗算器、デジタル信号処理ブロック（「ＤＳＰ」）、プロセッサ、クロックマネージャ、遅延ロックループ（「ＤＬＬ」）などを含むことができる。本明細書中で用いるように、「含む」および「含んでいる」は、限定なく含んでいることを意味する。
【００２９】
各々のプログラマブルタイルは典型的に、プログラマブル相互接続とプログラマブル論理との両方を含む。プログラマブル相互接続は典型的に、プログラマブル相互接続点（ＰＩＰ）によって相互接続される異なる長さの多数の相互接続線を含む。プログラマブル論理は、たとえば、関数発生器、レジスタ、算術論理などを含むことができるプログラマブル素子を用いてユーザ設計の論理を実現する。
【００３０】
プログラマブル相互接続およびプログラマブル論理は典型的に、プログラマブル素子をどのように構成するかを規定する内部コンフィギュレーションメモリセルの中にコンフィギュレーションデータのストリームをロードすることによってプログラミングされる。コンフィギュレーションデータは、メモリから（たとえば外部ＰＲＯＭから）読出される、または外部デバイスによってＦＰＧＡに書込まれることができる。そうして、個別のメモリセルの集合的な状態がＦＰＧＡの機能を決める。
【００３１】
別の種類のＰＬＤが複合プログラマブル論理デバイスまたはＣＰＬＤである。ＣＰＬＤは相互接続スイッチマトリックスによってともに入／出力（「Ｉ／Ｏ」）リソースに接続される２つ以上の「機能ブロック」を含む。ＣＰＬＤの各々の機能ブロックは、プログラマブル論理アレイ（「ＰＬＡ」）およびプログラマブルアレイ論理（「ＰＡＬ」）デバイスで用いられるものと同様の２レベルＡＮＤ／ＯＲ構造を含む。ＣＰＬＤでは、コンフィギュレーションデータは典型的に不揮発性メモリの中にオンチップで格納される。あるＣＰＬＤでは、コンフィギュレーションデータは不揮発性メモリの中にオンチップで格納され、次に初期コンフィギュレーション（プログラミング）シーケンスの一部として揮発性メモリにダウンロードされる。
【００３２】
これらのプログラマブル論理デバイス（「ＰＬＤ」）のすべてについて、デバイスの機能性は、その目的のためにデバイスに与えられるデータビットによって制御される。データビットは、揮発性メモリ（たとえばＦＰＧＡおよびいくつかのＣＰＬＤ中のもののようなスタティックメモリセル）、不揮発性メモリ（たとえばいくつかのＣＰＬＤ中のもののようなフラッシュメモリ）、または任意の他の種類のメモリセル中に格納され得る。
【００３３】
他のＰＬＤは、デバイス上のさまざまな素子をプログラミング可能に相互接続する金属層などの処理層を適用することによってプログラミングされる。これらのＰＬＤは、マスクプログラマブルデバイスとして公知である。ＰＬＤは、たとえばヒューズまたはアンチヒューズ技術を用いて他のやり方で実現されることも可能である。「ＰＬＤ」および「プログラマブル論理デバイス」という用語は、これらの例示的なデバイスを含むがそれらに限定されず、部分的にしかプログラミング可能でないデバイスも包含する。たとえば、一種のＰＬＤは、ハードコードされたトランジスタ論理と、ハードコードされたトランジスタ論理をプログラミング可能に相互接続するプログラマブルスイッチファブリックとの組合せを含む。
【００３４】
以上注記したように、高度ＦＰＧＡは、アレイ中にいくつかの異なる種類のプログラマブル論理ブロックを含むことができる。たとえば、図１は、マルチギガビットトランシーバ（「ＭＧＴ」）１０１、コンフィギュラブル論理ブロック（「ＣＬＢ」）１０２、ランダムアクセスメモリブロック（「ＢＲＡＭ」）１０３、入／出力ブロック（「ＩＯＢ」）１０４、コンフィギュレーションおよびクロッキング論理（「ＣＯＮＦＩＧ／ＣＬＯＣＫＳ」）１０５、デジタル信号処理ブロック（「ＤＳＰ」）１０６、特化された入／出力ブロック（「Ｉ／Ｏ」）１０７（たとえばコンフィギュレーションポートおよびクロックポート）、およびデジタルクロックマネージャ、アナログ−デジタルコンバータ、システム監視論理などの他のプログラマブル論理１０８を含む多数の異なるプログラマブルタイルを含むＦＰＧＡアーキテクチャ１００を示す。いくつかのＦＰＧＡは、専用プロセッサブロック（「ＰＲＯＣ」）１１０も含む。
【００３５】
いくつかのＦＰＧＡでは、各々のプログラマブルタイルは、各々の隣接するタイルにおいて対応の相互接続素子へのまたはそれからの規格化接続を有するプログラマブル相互接続素子（「ＩＮＴ」）１１１を含む。したがって、プログラマブル相互接続素子は、ともに、図示されるＦＰＧＡのためのプログラマブル相互接続構造を実現する。プログラマブル相互接続素子１１１は、図１の一番上に含まれる例に示されるように、同じタイル内にプログラマブル論理素子へのおよびそれからの接続も含む。
【００３６】
たとえば、ＣＬＢ１０２は、ユーザ論理プラス単一のプログラマブル相互接続素子（「ＩＮＴ」）１１１を実現するようにプログラミングされ得るコンフィギュラブル論理素子（「ＣＬＥ」）１１２を含むことができる。ＢＲＡＭ１０３は、１つ以上のプログラマブル相互接続素子に加えて、ＢＲＡＭ論理素子（「ＢＲＬ」）１１３を含むことができる。典型的に、タイルに含まれる相互接続素子の数はタイルの高さに依存する。描かれる実施形態では、ＢＲＡＭタイルは５つのＣＬＢと同じ高さを有するが、他の数（たとえば４）も用いることもできる。ＤＳＰタイル１０６は、適切な数のプログラマブル相互接続素子に加えて、ＤＳＰ論理素子（「ＤＳＰＬ」）１１４を含むことができる。ＩＯＢ１０４は、プログラマブル相互接続素子１１１の１つのインスタンスに加えて、たとえば、入／出力論理素子（「ＩＯＬ」）１１５の２つのインスタンスを含むことができる。当業者には明らかなように、たとえば、Ｉ／Ｏ論理素子１１５に接続される実際のＩ／Ｏパッドは典型的に、入出力論理素子１１５の区域に閉じ込められるわけではない。
【００３７】
描かれる例では、（図１に示される）ダイの中心近くの水平方向の区域がコンフィギュレーション、クロック、および他の制御論理のために用いられる。この水平方向の区域または列から延在する鉛直方向列１０９は、ＦＰＧＡの幅にわたってクロックおよびコンフィギュレーション信号を分配するのに用いられる。
【００３８】
図１に示されるアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大きな部分を構成する規則的なカラムナ構造を中断させる付加的な論理ブロックを含む。付加的な論理ブロックは、プログラマブルブロックおよび／または専用論理であり得る。たとえば、プロセッサブロック１１０は、ＣＬＢおよびＢＲＡＭのいくつかの列にわたる。
【００３９】
図１は例示的なＦＰＧＡアーキテクチャのみを図示することが意図されることに留意されたい。行中の論理ブロックの数、行の相対的な幅、行の数および順序、行に含まれる論理ブロックの種類、論理ブロックの相対的な大きさ、ならびに図１の一番上に含まれる相互接続／論理実現例は、純粋に例示的である。たとえば、実際のＦＰＧＡでは、ユーザ論理の効率的な実現を容易にするために、ＣＬＢが現われる場所にはどこにでも、１つよりも多くのＣＬＢの隣接する行が典型的に含まれるが、隣接するＣＬＢ行の数はＦＰＧＡの全体サイズによって異なる。
【００４０】
図２は、例示的な従来の窓−ＣＦＲエンジン２００を描くブロック図である。一般的に、送信すべき入力信号２０１を送信すべき信号のベースバンド表示と考えてもよい。従来は、入力信号２０１は複素の形態である。
【００４１】
入力信号２０１は、大きさ変換器２０３への入力としておよび乗算器２０５への入力として与えられる。大きさ変換器２０３の出力は実効的には入力信号２０１の大きさまたは包絡線であり、当該出力は、第１の加算器２０７のプラスポートへの入力として与えられる。加算器２０７への別の入力は固定されたしきい値Ｔ２０９であり、これは加算器２０７のマイナスポートへの入力として与えられることがある。加算器２０７から出力されるそのような和が負の値であれば、入力信号２０１中のピークはしきい値Ｔを超えない。しかしながら、入力信号２０１中のピークがしきい値Ｔを超えれば、加算器２０７の出力は正になる。
【００４２】
加算器２０７から出力される和は第２の加算器２１１への入力として与えられる。加算器２１１への別の入力は重み加算器２１３からの出力である。加算器２１１の出力は最大振幅ブロック２１５への入力として与えられる。最大振幅ブロック２１５からの非複素出力が遅延チェーンまたはシフトレジスタ（重みブロック）２１７への入力として与えられる。重みブロック２１７からのタップは、重み加算器２１３への重みｗ２、ｗ１、ｗ０および重み加算器２２３への重みｗ２，ｗ１、ｗ０、ｗ１、ｗ２などの重みを与えるのに用いられる。重みブロック２１７からの出力と同様に、重み加算器２２３から出力される重みはすべて、大きさ信号である。重み加算器２２３はさらに、ユニティ利得（１）のスケーリング入力信号２２１を受ける。重み加算器２２３からの出力は、乗算器２０５への利得スケーリング入力として与えられる。乗算器２０５からの出力は、送信すべき出力信号２２５である。実効的に、出力信号２２５は、さらに詳細に以下に記載されるように、入力信号２０１の利得がスケーリングされたものである。
【００４３】
加算器２０７からの出力が負であれば、重み加算器２２３へのスケーリング入力信号２２１を、重み加算器２２３からの出力のための倍率として用いる。したがって、ＣＦＲ出力信号２２５のこのスケーリングされた部分について、そのような部分は、入力信号２０１の関連の部分と同じである。しかしながら、加算器２０７からの出力が正であれば、最大振幅ブロック２１５は、ｙについてゼロではない出力値を重みブロック２１７に与える。重み加算器２１３および２２３は、最大振幅ブロック２１５からのそのようなゼロではない出力値に応答して、時間的に分散されたまたは時間的に広げられたそれぞれの組の重みを受信する。重み加算器２２３はそのような重みを加算して、乗算器２０５への入力のための実効的には「１未満」の倍率である利得信号を与え得る。重み加算器２１３は、加算器２１１へのフィードバック入力のために、受信した重みの組を加算し得る。基本的に、重み加算器２１３の出力は、入力信号２０１の先の部分が現在の倍率にどの程度寄与しているかを示すように、たとえば重なり合うピークを説明するように、与えられる。
【００４４】
残念ながら、そのような従来の低コストの窓ＣＦＲエンジン２００の性能は、そのような適用例には低すぎることがある。たとえば、ピーク−振幅低減（ＰＡＲ）対エラーベクトル振幅（ＥＶＭ）は、ある適用例については、そのような従来の低コストの窓ＣＦＲエンジン２００において余りに劣っていることがある。たとえば、十分に広いスペクトルマスクを得るには、重み加算器２２３から出力される利得信号はより広くなくてはならないか、より広がらなければならないことがあり、その結果、付加的なスペクトル損失が生じてしまう。さらに、そのような従来の低コストの窓ＣＦＲは、再成長または重なり合う信号の原因となる多数の段を用いることがあり、これは複雑さを加えかつ待ち時間を増大させてしまう。
【００４５】
より詳細に以下に説明するように、消去パルス（ＣＰ）窓化システムは、そのような従来の低コストの窓ＣＦＲエンジン２００の低コスト性の多くを保全しつつ、そのような従来の低コストの窓ＣＦＲエンジン２００よりも性能を向上させるように設けられ得る。以下に記載するようなそのような消去パルスは、複数段の複雑さを回避する単一段でなされてもよい。しかしながら、そのような消去パルスは１段から３段を用い、その後に従来の窓化ＣＦＲ段がある。さらに、単一の消去段パルスで十分な性能を得ることによって複数の消去パルスを用いなければならないことに関連の複雑さを回避することに加えて、複数の消去パルスを有することによってスペクトル性能が劣化しない。加えて、単一段において十分な性能を得られ得、これは、複数段システムに対して待ち時間を低減する。さらに、ピークを同定するための包絡線波形の二次フィッティングおよびピークからの端数オフセットが得られて、正確にはピークにないサンプルについての性能が向上し得る。さらに、以下に説明するようにピーク予測を加えて性能を向上させてもよい。
【００４６】
【数２】
0006261740.tif 000003
【００４７】
のように３サンプル間隔にわたる二次多項式として包絡線が近似されると（式中、ｄは中央サンプルｙ（ｎ）からの端数オフセットである）、
【００４８】
【数３】
0006261740.tif 000004
【００４９】
かつ
【００５０】
【数４】
0006261740.tif 000005
【００５１】
となる。
このように、これに関連付けられる観察された波形にフィッティングするｄｙ（ｎ）およびｄｄｙ（ｎ）を定め得、次に
【００５２】
【数５】
0006261740.tif 000006
【００５３】
および
【００５４】
【数６】
0006261740.tif 000007
【００５５】
を各々定め得る。ｙ（ｎ＋ｄ）をｄで微分することにより、以下により詳細に記載するようにそのような波形のピークを求め得る。そのような微分された結果をゼロに等しくすることにより、ピークオフセットの場所ｄを求めてもよく、次にこのｄの値を微分された式に代入してピーク値を得てもよい。
【００５６】
本明細書中の他の場所に記載されるような補間を使用すると、あたかもそれが大幅にオーバーサンプリングされたかのようにそのようなピークを探し出す精度が高くなる。より低いサンプリングレートでピーク値を計算するまたはそれ以外のやり方で定めることにより、そのような場所の判断のための時間および労力（たとえば「計算レート」）の大幅な低減が得られ得る。
【００５７】
本明細書中の他の場所に記載されるように信号の振幅および場所が同定された後にピークの位相を求めて、そのための正しいＣＰ利得を生成してもよい。これは、本明細書中の他の場所に記載のように、複数のやり方のうち任意のもので行ってもよい。
【００５８】
加えて、信号は、複素領域で行なわれる二次フィッティングを有してもよく、得られたオフセットｄを用いて、対応の二次補間を用いて定められたピーク場所での複素振幅を生成することができる。これに代えてまたは任意に、ピークの大きさを用いることができ、最も近いサンプル位相を用いて複合複素ＣＰ利得を得てもよい。
【００５９】
以下の説明は、限定ではなく例示のために、明確さの目的のために、ＦＰＧＡの観点であり得るが、本明細書中の記載はＦＰＧＡに限定されない。むしろ、ＡＳＩＣ、ＡＳＳＰ、ＦＰＧＡ、または任意の他の集積回路であっても、任意の集積回路を用いてもよい。
【００６０】
ＣＦＲのために、単一段再帰消去パルス、すなわち、単一段再帰消去パルス−ＣＦＲ（「ＣＰＣＦＲ」）エンジン、を用いてもよい。である。その線に沿って、「削除」段が後に続く１つ以上のキャリアコンフィギュレーションのためのカスケードインテグレータコムのような（「ＣＩＣのような」）フィルタ構造とともにフィルタリングを用いてもよい。「削除」段は、一般的に１デシベルの低減よりも少ないオーダで性能が僅かに低下された従来の窓ＣＦＲを用いてもよい。
【００６１】
図３は、例示的なＣＰＣＦＲエンジン３００を描くブロック図である。ＣＰＣＦＲエンジン３００は、送信機を有する基地局または他のシステムにおいて用いられて、導入される全体的な歪みを低減しつつ電力増幅器中のクリッピングを低減し得るおよび／または電力増幅器の効率を高め得る（たとえば、ＡＣＬＲ、ＥＶＭ）。さらに、ＣＰＣＦＲエンジン３００を用いて、送信用のアンテナに与えられるＲＦ電力の量を低減し得る。ピーク対平均電力比（ＰＡＲ）は、マルチバンドおよびマルチキャリアシステムにおいて非常に高く（たとえば１２ｄＢ以上）なり得る。ＣＰＣＦＲエンジン３００を用いて、約５〜８ｄＢの範囲など、ＰＡＲを実質的に低減し得る。
【００６２】
以下に記載されるように、ＣＰＣＦＲエンジン３００またはＣＰＣＦＲエンジンの他の例は、限定されることなく１つ以上のデジタル信号プロセッサ、ＡＳＩＣ、ＡＳＳＰ、および／またはＦＰＧＡを含む１つ以上のＩＣで実現され得る。たとえば、ＦＰＧＡ実現例のために、たとえば本明細書中に記載されるピークエンジン３１５またはＣＰＣＦＲエンジンの他の構成要素を図１のＦＰＧＡ１００のＤＳＰブロックまたはスライス１０６を用いて実現してもよい。しかしながら、また他の実現例では、ＦＰＧＡ、デジタル信号プロセッサ、ＡＳＩＣまたはＡＳＳＰまたは他の種類のＩＣの他の種類の乗算器および／または加算器プログラマブルハードマクロを用いてもよい。ＣＰＣＦＲエンジン３００のＦＰＧＡ実現例の利点は、一般的にＡＳＩＣおよびＡＳＳＰに対し、よりスタティックなまたは非再構成可能な実現例の中で、それが無線アーキテクチャおよびそのシステムパラメータのために再構成可能なことである。それらの線に沿って、ＦＰＧＡ実現例は、異なる帯域レイアウトおよび／またはマルチ無線アクセス技術（マルチＲＡＴ）に対応するように適合されてもよい。マルチＲＡＴの例は、ＷＣＤＭＡ（登録商標）、ＬＴＥ５、ＬＴＥ１０、ＬＴＥ２０、ＥＤＧＥ、ＧＳＭ（登録商標）、ＣＤＭＡ２０００、およびＦＨ  ＧＳＭをサポートする基地局である。暗示されるＲＡＴのための他の技術の中でも、記載されるＣＦＲブロックの前に、ＯＦＤＭ中の未使用ユーザチャネルおよび未使用トーン中へのデータの挿入などの他のＣＦＲ技術を用いて、マルチ基準および／またはマルチバンドシステムに適用可能なＰＡＲ低減のためなどのＣＰＣＦＲエンジン３００の前の全体的なシステム性能を向上させることができる。これは、コンフィギュレーションのためのＣＦＲ動作を構成するのに用いることができるパラメータ以外の送信機変調フォーマットとは独立したものであり得る。
【００６３】
引続き図３を参照して、ＣＰＣＦＲエンジン３００は、消去パルス３６１および消去パルス３６２を与えるように構成される有限インパルス応答フィルタ３６０を含む。ＣＰＣＦＲエンジン３００はさらに、加算器３１１および３０５、ピークエンジン３１５、ならびに遅延３５４を含んでもよい。
【００６４】
加算器３１１は、入力信号２０１および消去パルス３６１を受信して差分信号３３５を与えるように結合される。その線に沿って、入力信号２０１は加算器３１１のプラスポートに与えられてもよく、消去パルス３６１は加算器３１１のマイナスポートに与えられてもよい。任意に、加算器３１１は減算器と考えられてもよい。
【００６５】
ピークエンジン３１５は、差分信号３３５を受信するように結合されてもよい。ピークエンジン３１５は、差分信号３３５に応答して消去パルス値３３６を与えるように構成されてもよい。ピークエンジン３１５は、差分信号３３５が負またはゼロであれば、すなわち入力信号２０１がしきい値Ｔ以下であれば、１である消去パルス値３３６を実効的に与えてもよい。しかしながら、差分信号３３５がゼロよりも大きい場合、ピークエンジン３１５は、重み付けに応答して、消去パルス値３３６を与えて複素消去パルス３６２を調整してもよい。消去パルス３６２は、単に大きさではなく、むしろ消去パルス（「ＣＰ」）値または利得３６２に応答して与えられるパルス波形である。消去パルス３６１は過去のまたは先の消去パルス寄与に関連付けられ、消去パルス値３３６は、現在処理される入力信号２０１のためのそのような過去の消去パルス寄与に応答して再帰的に更新されてもよい。このように、消去パルス３６１および３６２の各々の更新されたインスタンスが与えられてもよい。
【００６６】
有限インパルス応答（「ＦＩＲ」）フィルタ３６０は、より詳細に以下に説明するように、その遅延線３１７への消去パルス値３３６を受信して消去パルス３６１および消去パルス３６２を与えるように結合されてもよい。遅延線３１７は、レジスタ遅延３４０〜３４４などの複数の遅延から構成され、タップ３３０〜３３３などのそのような遅延同士の間のそれぞれのタップおよび最終タップ３３４に直列に結合されてもよい。遅延が例示的に図示されるが、より少ないまたは５つよりも多くの遅延を用いてもよい。
【００６７】
遅延線３１７は、ＦＩＲフィルタ３６０の増幅−和ブロック３１３および３２３の間に結合されてもよい。遅延線３１７のそのようなタップの部分から、１組の重み３５１がＦＩＲフィルタ３６０の増幅−和ブロック３１３に与えられてもよく、遅延線３１７のそのようなタップの別の部分から、別の組の重み３５２がＦＩＲフィルタ３６０の別の増幅−和ブロック３２３に与えられてもよい。この例では、タップ３３０〜３３２はそれぞれ増幅−和ブロック３１３に結合されて重み３５１の組を形成する重みｗ２〜ｗ０をそれぞれ与え、タップ３３０〜３３４はそれぞれ増幅−和ブロック３２３に結合されて重み３５２の組を形成する重みｗ２〜ｗ０〜ｗ２をそれぞれ与える。しかしながら、他の実現例では、他の組のタップを用いてもよい。さらに、ＦＩＲフィルタ３６０は、複雑さを低減するために、限定なく係数フィルタを含むさまざまな構成のうち任意のものを有してもよい。そのような係数フィルタの例は、カスケードインテグレータコム（「ＣＩＣ」）フィルタを含む。しかしながら、他のＦＩＲ低減ハードウェア実現例を用いてもよい。
【００６８】
遅延３５４は、入力信号２０１を受信して遅延した入力信号３５５を与えるように結合されてもよい。実効的には、遅延３５４は、消去パルス遅延、すなわち、現在の入力信号２０１がそのような現在の入力信号２０１についての遅延した入力信号３５５として同じ時間の窓内に加算器３０５に到達するように消去パルス３６２を生成させるために用いられる遅延、と考えられてもよい。消去パルス３６２は加算器３０５のマイナスポートに与えられてもよく、遅延した入力信号３５５は加算器３０５のプラスポートに与えられてもよい。加算器３０５の出力は差分信号３２５であり、これはそのような遅延した入力信号３５５の波高因子が低減されたものである。
【００６９】
ピークエンジン３１５はしきいピーク値Ｔで構成されてもよい。たとえば、入力信号２０１  ｘ（ｎ）および消去パルス３６１  ｃ（ｎ）が差分信号３３５ｙ（ｎ）を発生する、すなわちｙ（ｎ）＝ｘ（ｎ）−ｃ（ｎ）であれば、ピークエンジン３１５の動作を数学的に以下のように表現し得る。
【００７０】
【数７】
0006261740.tif 000008
【００７１】
式中、Ｔはしきいピーク値である。このように、Ｔよりも大きなピークを有しない入力信号ｘ（ｎ）については、ピークエンジン３１５から出力される消去パルス値３３６は１に等しく、Ｔよりも大きなピークを有する入力信号ｘ（ｎ）については、ピークエンジン３１５から出力される消去パルス値３３６は、ｘ（ｎ）の振幅の絶対値で除算されるＴの大きさである。
【００７２】
ＣＰＣＦＲエンジン３００は、消去パルスの１つ以上の過去の印加を含み得る過去の消去パルス寄与の生成および現在の入力信号２０１からのそのような過去の消去パルス寄与の減算による再帰的またはフィードバック演算のために構成されるので、差分信号３５５は実効的に、そのような１つ以上の過去の消去パルスの寄与に基づいて、あるとすれば現在のサンプルについてどの程度の消去が適用されるべきかを示す。たとえば、２というオーバーサンプリングレートを有する信号搬送波については、消去パルスは２４個のまたはより少ない個数のサンプルであり得る。
【００７３】
任意に、ピークエンジン３１５はさらに、１つ以上の将来の寄与について「先読み」してＣＰＣＦＲエンジン３００の性能を向上させるように構成されてもよい。先読みでは、入力信号２０１の次のサンプルがしきい値Ｔを超えていれば、組合せて２つのサンプルを調べて、生成された消去パルス中の相互作用の効果を見出してもよい。そのようなサンプルは高度に相関されていてもよく、消去パルス３６１が同様に相関されていてもよい。ピークエンジン３１５によるピーク処理を簡略化するため、大きさデータのみが処理され得るように、検討されている間隔にわたって信号位相が一定であると仮定してもよい。現在のピークは、１つ以上の将来のパルス消去パルスによって影響されることがある。この理由のため、現在サンプリングされている入力信号２０１についてのピークエンジン３１５によるパルス振幅の判断における先読みは、性能を向上させるのに有用であり得る。
【００７４】
現在のサンプルがしきい値Ｔを上回っていてかつ次のサンプルもしきい値Ｔを上回っていれば、イベントのこの状態はそのような現在のサンプルの振幅に影響を及ぼし、かつ目標しきい値に対する誤りを導入することがあり、これは入力信号の現在のサンプルの振幅を過度に小さくしてしまうことがある。すなわち過剰消去である。ピークエンジン３１５中の先読みブロック３８０を用いてそのような誤りを少なくしてもよい。その線に沿って、ＰＡＲ目標を損なわずに約１ｄＢのＥＶＭを回復してもよい。限定ではなく例示として、明確さの目的のために、ＣＦＲが性能を向上させるために、先読みの単一のサンプルのみを以下に検討する。しかしながら、他の実現例では、先読みの１つよりも多くのサンプルを用いてもよい。
【００７５】
加えて、限定ではなく明確さの目的のために、しきい値を上回る将来のサンプルは、現在のサンプルと位相が同じであり、そのため、現在のサンプルについての消去パルスの大きさを判断する際にそのようなサンプルの大きさのみを考慮し得ると仮定する。過去および将来の決定は、用いられる所望のピーク消去に影響を及ぼす可能性がある。というのも、そのためのＣＰが重なることがあるからである。しきい値を下回るように信号を消去することに加えて、１つ以上の消去パルスを用いて注入されるエネルギの量を低減または最小化してもよい。
【００７６】
ｋのサンプル先読みからの時間ｎでの過去のＣＰ寄与を有する信号は、ｙ＿ｅ（ｎ，ｋ）と規定され得る。この例については、与えられる１〜２個のサンプルの先読みが十分であった。ｙ＿ｅ（ｎ，１）＞しきい値Ｔであれば、消去が適用されてもよい。この消去は与えられる将来のＣＰから与えられてもよいが、そのような将来のＣＰは、現在のｙ＿ｅ（ｎ，０）と比較して十分に大きい。現在のＣＰの大きさは、予測されるＣＰの大きさを用いて定められてもよい。将来のＣＰを無視するのであれば、現在のＣＰ値を数学的に以下のように表現してもよい。
【００７７】
【数８】
0006261740.tif 000009
【００７８】
一切の将来のサンプルを考慮しなければ、現在の消去パルスｃ（ｎ）は、位相が関連の入力サンプルの位相に一致するように回転された状態で、現在のサンプルの大きさマイナスしきい値Ｔを上回る過去のサンプルのＣＰ寄与を有し得る。１つ以上の将来のサンプルを考える場合、消去パルス利得ｃ（ｎ：ｎ＋Ｌ−１）を定めてもよく、ここでＬは先読み値である。この線に沿って、以下を満たすｃ（ｎ：ｎ＋Ｌ−１）ベクトルを求めてもよい。
【００７９】
【数９】
0006261740.tif 000010
【００８０】
換言すると、現在の予測される信号マイナス過去のｃ（ｎ）の寄与を定めてもよく、将来の寄与ｃ（ｎ）は、長さ２Ｍ＋１のフィルタ関数ｗを用いて減算されてもよい。その出力を用いて、ゼロよりも大きな正の正数であるＭについて差分信号３３５を生成する。選択されたサンプル大きさのすべてをＴを下回る値に駆動するのに十分な、最低のまたは少なくとも実質的に低減されたエネルギｃ（ｎ：ｎ＋Ｌ−１）を求め得る。これは数学的に以下のように表現され得る。
【００８１】
【数１０】
0006261740.tif 000011
【００８２】
以上の式は、二次制約二次計画（「ＱＣＱＰ」）式である。したがって、先読みブロック３８０は、二次計画法を用いて実現されてもよい。さらに、先読みブロック３８０は、非線形計画法関数を生成する他のやり方のうち、ルックアップテーブルを用いて実現されてもよい。しかしながら、さらに詳細に以下に説明するように、そのような先読みブロック３８０は、１つ以上のさらなるその簡略化を含み得る線形計画法を用いて実現されるように簡略化されてもよい。
【００８３】
明確さの目的のため、そのような式の組を、現在のサンプルおよび次のサンプルのみを考慮するように簡略化してもよい。これは一連の列挙される条件を用いて行なわれてもよい。そのような式の処理を簡略化するため、ｗ（Ｍ）＝＝１＞（Ｍ＋１：ｅｎｄ）と仮定してもよい。そのようなサンプルの位相がｙ＿ｅ（ｎ，ｋ）値の上で等しいと仮定すると、ｃベクトルは実数値となる。この仮定は、以下のように、決定をより線形的な問題に対して減らす。
【００８４】
【数１１】
0006261740.tif 000012
【００８５】
これらのより線形の式はさらに、カルーシュ−キューン−タッカー（「ＫＫＴ」）条件を用いてさらに操作されてもよい。すなわち、
【００８６】
【数１２】
0006261740.tif 000013
【００８７】
である。
式中、スラック変数ｕ、ｙ、およびｖが導入される。
【００８８】
ＫＫＴ条件を使用すると、決定は線形計画法の問題になる。そのような線形計画法の問題は、位相が対象の間隔にわたって一定であると仮定することによって簡略化されてもよく、これにより実数値最適化がもたらされる。次にｃ値は、現在のサンプル点において入力信号を一致させるように現在のサンプル位相を用いて位相回転されてもよい。これは数学的に以下のように表現され得る。
【００８９】
【数１３】
0006261740.tif 000014
【００９０】
上記は、和を二乗するよりもむしろ、実数値のＣＰ振幅の和を最小化することによって、さらに簡略化されてもよい。
【００９１】
したがって、先読みブロック３８０は、実数値のデータを用いる線形計画法関数であってもよい。その線に沿って、単一のサンプル先読みを用いて、先読みブロック３８０を用いたＣＰＣＦＲエンジン３００による単一パスのＣＦＲは、先読みブロック３８０のないＣＰＣＦＲエンジン３００よりもそのような２つの線同士の間の分離がより少ない理想的な傾斜に近似する線形ＰＡＲ対ＥＶＭスロープ、すなわち向上した性能、を有してもよい。しかしながら、二次式によってまたは線形計画法によってすら与えられる性能が、すべての適用例で必要なわけではないことがあり、したがって任意にはるかにより複雑でない先読みブロック３８０を用いてもよい。
【００９２】
先読みブロック３８０は将来のサンプルを見て、しきい値Ｔよりも上またはそれを上回るそれらのサンプルを量子化し、次にこれらの量子化された将来のサンプルを逆読みし、それらを現在のサンプルに適用して、現在のＣＰ複素利得３３６を選択する際に将来および過去の寄与の大部分を排除するように構成されてもよい。サンプル点同士の間の入力信号２０１の値を扱うため、現在のピークは端数遅延の観点で探し出されてもよく、ＣＰは、現在のサンプルから同じ端数オフセットを有するように生成されてもよい。サンプル補間されるＣＰテーブルをそのような端数オフセットのために用いてもよい。端数サンプルおよびＣＰ補間の推測を以下により詳細に説明する。
【００９３】
信号が補間されると、しきい値を超えるピークがサンプル点同士の間に発生することがある。より詳細に以下に説明するように、補間データは、過度のＣＰを用いることなくそれがしきい値Ｔよりも下となるように調整され得る。その線に沿って、サンプリングされた点の振幅を調整してもよく、これらの調整されたサンプル点振幅を用いてＣＰ利得を定めてもよい。たとえばシフトレジスタを含み得る従来の増幅−和ブロック３１３および３２３は、端数オフセットを与えることができないことがある。
【００９４】
図４は、例示的なＣＰ生成器（「ＣＰＧ」）４００を描くブロック図である。ＣＰＧ４００を増幅−和ブロックの代わりに用いてもよく、または、より詳細に以下に説明するように増幅−和ブロックに加えて用いてもよい。ＣＰＧ４００は、端数オフセットを用いて、すなわちサンプリング点がオフセットされる場所と実際のピークとの間の端数の差について調整されるように、用いられてもよい。ＣＰＧ４００または別のその構成は、限定されることなく１つ以上のデジタル信号プロセッサ、ＡＳＩＣ、ＡＳＳＰ、および／またはＦＰＧＡを含む１つ以上のＩＣにおいて実現されてもよい。たとえば、ＦＰＧＡ実現例については、たとえば本明細書中に記載されるものなどの加算器−乗算器チェーンを、図１のＦＰＧＡ１００のＤＳＰブロックまたはスライス１０６を用いて実現してもよい。しかしながら、また他の実現例では、ＦＰＧＡ、デジタル信号プロセッサ、ＡＳＩＣ、またはＡＳＳＰ、または他の種類のＩＣの他の種類の乗算器および／または加算器プログラマブルハードマクロを用いてもよい。
【００９５】
限定ではなく明確さの目的のため、信号ｘ（ｎ）が、連続した関数である、フィルタｈ（ｔ）でフィルタリングされるホワイトシーケンス（white sequence）であると仮定し、ＣＰ波形が整数の時間場所で評価されるｈ（ｔ）であると仮定する。ピークエンジン３１５は、消去パルス値またはＣＰ複素利得３３６を与えるように、ピークを確実にかつ正確に検出しかつピーク場所および振幅を定めるように構成されてもよい。
【００９６】
図５は、例示的な複素ＣＰ利得生成およびＣＰ生成フロー５００を描くフロー図である。同時に図３〜図５を参照して、ＣＰＧ４００およびＣＰ利得生成フロー５００をさらに説明する。
【００９７】
ＣＰＣＦＲエンジン３００は、入力信号２０１の帯域幅よりも大きなサンプリングレートでクロック制御されて、アナログのものと正しく比較されるピークおよびその振幅のすべてを同定してもよく、この場合、実効的には、信号は高度にオーバーサンプリングされる。ＣＰを用いて、アナログ領域で発生する、しきい値Ｔを超えるすべてのピークを消去するため、最小サンプルレートでの最大有効性のために、サンプリングされたピーク付近のピークレベルを求め得る。したがって、これらのピークは、はるかにより高いサンプリングレートが用いられているかのように求められてもよい。ＣＰＣＦＲエンジン３００では、複素利得は、サンプリングされたピークの近隣の「真の」ピークの場所においてより正確に求められ得、ＣＰ利得を補間して正しいＣＰに端数時間オフセットを与え得る。
【００９８】
この例では、１％未満の振幅誤差を誘導するハードウェアの誤りを用いて、誤りが、測定誤差によって、ＣＦＲ処理からのＥＶＭ劣化合計に対して約−４０ｄＢのＥＶＭを誘導することを示す。しかしながら、他の実現例では、他の誘導されるハードウェア誤り許容範囲を用いてもよい。限定ではなく例示として、明確さの目的のために、入力信号２０１はガウスでありかつ理想的な低域フィルタ（「ＬＰＦ」）を用いて帯域が限定される（すなわちインパルス応答はシンク関数である）と仮定される。したがって、そのような信号の自動相関もシンク関数である。限定ではなく例示として、明確さの目的のため、そのようなシンク（ｓｉｎｃ（ｘ）＝ｓｉｎ（ｐｉ＊ｘ）／（ｐｉ＊ｘ）関数は、０．０７８１の時間オフセットで０．９９に等しく、１％振幅誤差のシステムバジェットを満たしている。その線に沿って、時間の正確さは次に、＜０．０８／ＢＷまたはナイキストサンプルレートの１／１２未満の正規化端数であってもよい。
【００９９】
５０１で、入力信号２０１の大きさを得て、任意に、そのような得た大きさを、入力信号２０１を受けるように結合される大きさブロック３９１によって二乗してもよい。入力信号２０１の大きさまたは二乗された大きさの値が大きさブロック３９１から与えられてピーク検出器３９０を駆動してもよい。帯域幅（「ＢＷ」）が元の信号の２倍になるように、入力信号２０１の二乗された大きさの検出を用いてもよい。これは、ピーク検出がそのためのナイキストサンプリングレートでまたはそれよりも上で行なわれてもよいことを示す。大きさがより広くなるほど、ピークエンジン３１５のピーク検出器３９０はより高いサンプリングレートを用いてもよい。
【０１００】
５０２で、ピーク検出器３９０はピークを探し出すかまたは検出して、実現例の精度パラメータ内でそれに関連付けられる任意の端数時間オフセットを定めてもよい。ピーク検出器３９０は、（明確さのために示されていない）サンプリングクロック信号に応答してなど、サンプルのシーケンスに対して二次フィッティングを用いてピーク値およびその端数時間オフセットを探し出すように構成されてもよい。
【０１０１】
ピークがピーク検出器３９０によってサンプリングされて求められると、５０３で、以下のような二次フィッティングプロセスを用いて、そのようなピークの補間された大きさおよび補間された場所を求めてもよい。
【０１０２】
【数１４】
0006261740.tif 000015
【０１０３】
そのような二次フィッティングプロセスにおける除算を回避するため、２項または３項テーラー級数を用いて逆関数が近似される。変数ａの値は１／２および１の範囲に正規化され、変数ｂの値に同じ倍率が適用される。相対的な誤差は、先に示したように、＜１％であり、すなわち約１％の二乗平均（「ｒｍｓ」）誤差を得てもよい。
【０１０４】
二次ファローフィルタを用いた二次フィッティング、より高次の微分器、ファロー入力を用いたニュートン探索、またはニュートン探索を用いたスプライン補間を用いてもよいが、これらのうち各々は、ある適用例にとっては複雑過ぎることがある。その線に沿って、２倍オーバーサンプリングされたデータについて、５つのサンプルまたはそれ以上を用いる二次ファローフィルタまたは微分器とともに、より複雑でない二次補間を用いてもよい。５０３でのそのような補間はピーク検出器３９０に組込まれてもよい。
【０１０５】
オーバーサンプリングを消去パルスに適用する必要はない。というのも、これは線形関数であるが、そのようなＣＰ利得３３６は、その計算のために端数サンプル入力を用いて得られ得るからである。消去パルスは、元の信号の全帯域幅にわたって任意のオーバーサンプリングレートであることができる。その線に沿って、そのような信号は少なくとも３倍オーバーサンプリングされて、ピーク補間を用いて顕著なエイリアジング歪みを回避してもよい。しかしながら、ナイキストＢＷを満たし、かつしたがってピーク測定精度を低下させ得る折り返し歪みを回避するように、２倍補間される信号を用いた、二乗された信号の大きさに対する二次補間が十分であり得る。
【０１０６】
５０４で判断されるように、ピーク検出器３９０によって検出されるピークがしきい値Ｔよりも大きな補間された大きさを有する場合、５０５で、ピークエンジン３１５の補間器３９２が、ＣＰ値３３６についてのものなどの複素補間ＣＰ値を求めてもよい。たとえば、そのような検出されたピーク場所に最も近いサンプルの位相を用いて、複素振幅がそのような複素補間ＣＰ値３３６に十分と分かり得る。たとえば、サンプル点の間に途中の結節を置き、サンプリングされたピークを通して二次フィッティングを用いることによって、またはそのような二次フィッティングサンプリングされたピークのいずれかの側に結節を置くことによって、ファローフィルタのフィルタ係数を生成してもよい。結節の値は、４個のサンプルの最も近い組を通した三次スプラインを用いて求められてもよい。しかしながら、他の結節場所を用いてもよく、結節値の他の決定を用いてもよい。４ｘオーバーサンプリングされた信号を用いて、最も近いピークを選択する例を続けて検討すると、約９ｄＢなどの２倍オーバーサンプリングでの振幅精度の性能の向上が得られ得る。加えて、約３ｄＢなどのピーク場所精度の向上が得られ得る。これは複素補間の単なる一例であり、複素補間を行なう他のやり方を用いてもよい。ＣＰ利得を定めるために補間によってそのように推定されるピークでのそのような元の信号の複素振幅について、５０５で、複素データまたは最も近いサンプルのそのような位相を用いて、そのような複素振幅の端数オフセット値を補間器３９２によるそのような複素補間に含めてもよい。というのも、この時点で補間によって大きさが得られているからである。
【０１０７】
しかしながら、補間された大きさがしきい値Ｔを超えていない場合、５０６で、ＣＰ利得が１に等しくなるように設定される。５０７で、先に説明したように、ＣＰ利得は、補間された大きさがしきい値Ｔを超えるか否かに依存して、５０５または５０６から出力され得る。５０８で、ＣＰは５０７で得たそのようなＣＰ利得を用いて生成され得る。そのようなＣＰは、ＣＰＧ４００によって生成されてもよい。５０９で、複素ＣＰなどのＣＰが出力され得る。
【０１０８】
したがって、補間されたピークの検出および複素ＣＰ利得生成が説明された。ＣＦＲ性能は、ＰＡＲ対ＥＶＭ目標を満たすためには、ＣＰＣＦＲ３００を通した単一パスで十分であり得、単一パスは、従来のマルチパスＣＦＲと比較して、待ち時間および複雑さを大幅に低減する。そのような単一パスはＣＰＧ４００の使用を含んでもよい。しかしながら、複数のＣＰＧ４００をカスケード接続してより高い性能を与えてもよい。もっとも、ある実現例については、待ち時間が増大して複雑さが低下する。
【０１０９】
上述のように端数時間オフセットｄおよび複素ＣＰ利得を定めると、５０８で、ＣＰが定められてもよいまたは生成されてもよい。限定ではなく例示として、明確さの目的のため、端数時間オフセット精度は、＜０．０８のサンプル精度または約４ビットの分解能に係ると仮定される。ＣＰメモリ４１３中に記憶される関連の多項式とともに二次補間を用いてもよい。任意に、サンプル時間データから直接に補間式データを用いて、記憶のために用いるべきメモリ中の約３〜４の乗算器の増加を回避することがより効率的であり得る。補間関数を以下のように記載し得る。
【０１１０】
【数１５】
0006261740.tif 000016
【０１１１】
式中、ｐiは目標点近くのわかっている点であり、ｙ（ｔ）はｐ0とｐ1との間の補間式であり、ｔは目標オフセットである。より一般的には、二次補間、三次補間、または他の補間法を用いることができるが、これらの補間種類を一般的に以下のように表現することができる。
【０１１２】
【数１６】
0006261740.tif 000017
【０１１３】
式中
【０１１４】
【数１７】
0006261740.tif 000018
【０１１５】
である。
Ｃは、大きさがｋ×ｍである実数値行列であり、Ｐ＝［ｐ（ｎ−１）ｐ（ｎ）ｐ（ｎ＋１）…ｐ（ｎ＋ｍ）］である。この例では、最も高い度合いＫが３であり、履歴のサイズｍが２である。
【０１１６】
ＣＰＧ４００は、サンプル時間累積器（「ＡＣＣ」）４１０、アドレス増分器またはシーケンサ４０１、ＣＰメモリバンクまたはＣＰメモリ４１３、バレルシフタ４０６、補間行列Ｍ  ４０７、ならびに乗算器−加算器チェーン４１５および４１７を含む。有効なホーナー法を用いる乗算器−加算器チェーン４１５および４１７を用いて、低減された計算および多項式のためのより直接的な多項式評価を置き換えてもよい。増幅−和ブロック３２３の置換についてのＣＰＧ４００の説明から、別のＣＰＧ４００をどのように構成して増幅−和ブロック３１３を置換し得るかが理解されるはずである。
【０１１７】
１組の重み３５２の重みは、それぞれ乗算器−加算器チェーン４１５および４１７の乗算器に与えられてもよい。複素ＣＰ値３３６は、乗算器−加算器チェーン４１５および４１７の各々中の最終の乗算器に与えられてもよい。乗算器−加算器チェーン４１５からの出力は偶数のＣＰ出力４２０であってもよく、乗算器−加算器チェーン４１７からの出力は奇数のＣＰ出力４２１であってもよい。ＣＰ出力４２０および４２１は代替的に、アナログ加算器を介して加算器３０５に与えられてもよい。
【０１１８】
サンプル時間は、サンプル時間累積器ＡＣＣ４１０から、アドレス増分器４０１およびバレルシフタ４０６ならびに乗算器−加算器チェーン４１５の乗算器に与えられてもよい。アドレス増分器４０１は、ＣＰメモリバンク４１３のメモリブロック４０２〜４０５にそれぞれのアドレスを与えてもよい。４ｘオーバーサンプリングの以上の例を続けて検討すると、ＣＰは、４つの最も近い近隣のもの、すなわち（４ｎ−１）、（４ｎ）、（４ｎ＋１）、（４ｎ＋２）、で２ｘオーバーサンプリングされる。先に説明したような補間関数ｙ（ｔ）などの二次補間のための多項式４４４は、メモリブロック４０２〜４０５の各々とともに用いるために、そのようなＣＰメモリ４１３の中に記憶されてもよい。任意に、多項式の代わりに、メモリブロック４０２〜４０５の各々とともに用いるために、サンプル時間データから直接に補間式データ４４４をＣＰメモリ４１３の中に記憶してもよい。
【０１１９】
いくつかの信号について、ＣＰメモリ４１３は１６〜３２個のサンプル用であることができ、アドレス指定との対称を活用することにより、全長は約８〜１６サンプルであることができる。その線に沿って、各々のＣＰメモリバンク４１３は、考えられる最も広い帯域の信号がＬＴＥ２０のためのものであるので、実数値を４つだけ保持するためのものであってもよい。２というオーバーサンプリングレート（「ＯＳＲ」）を用いて、信号サンプルレートは、１秒当たり約４０メガサンプル（「Ｍｓｐｓ」）であってもよい。ＣＰＧ４００のブロックが３２０ＭＨｚで動作することができれば、１つのそのようなブロックは、ストリーム処理当たりの少なくとも近似のために８つのＣＰＧを有することができる。
【０１２０】
そのようなオーバーサンプリングされた最も近い近隣のサンプルの各々毎の、メモリブロック４０２〜４０５からの二次補間または補間式データからの出力がバレルシフタ４０６に与えられてもよい。バレルシフタ４０６は、実効的には、メモリブロック４０２〜４０５から出力されるビットの順序をバレルシフトし、これらはそれぞれ出力Ａ〜Ｄとして示される。たとえば、バレルシフタ４０６は、補間行列Ｍ  ４０７への入力のためにビットＡＢＣＤの順序をＤＡＢＣ、ＣＤＡＢ、ＢＣＤＡなどに循環させることができる。補間行列Ｍ  ４０７の出力はそれぞれ、乗算器−加算器チェーン４１５の乗算器に与えられてもよい。
【０１２１】
補間行列Ｍ  ４０７について、行列Ｍは、アプリケーション毎に異なり得るように、用いられるべき性質に応答して選択されることができる。限定ではなく例示として、明確さの目的のため、以下の例では、キャットマル−ロムスプライン行列である行列Ｍを用いてもよい。
【０１２２】
【数１８】
0006261740.tif 000019
【０１２３】
この事例では、行列Ｍ中のエントリのすべては、多数のスプライン行列Ｍのように、整数である。これらのエントリは単純であるため、必要な乗算は、行列Ｍを実現する際の低下した複雑さのために、単純シフトおよび／または加算演算であることができる。Ｔベクトルによる積は、ホーナー法または出力点当たり３回の乗算を用いる規則を用いて得られ得る。上述のような補間を用いることにより、ＣＰサンプルレートを信号サンプルレートから完全に切り離すことができる。その線に沿って、ある適用例では、ＣＰ長さを大幅に短縮することができる。
【０１２４】
キャットマル−ロムスプラインは、ナイキスト周波数付近で十分な応答を与えないことがある。したがって、そのような行列のサイズを拡張するよりもむしろより十分なＭ行列を与えることによって、ファローフィルタ方策が性能を向上させることがある。行列Ｍは、プロトタイプフィルタを近似する特異値分解（「ＳＶＤ」）技術を用いて定められてもよい。さらに、点同士またはサンプル同士の間を滑らかに補間するための他の種類のスプラインを用いてもよい。限定ではなく例示として、明確さのために、無線アクセス技術（「ＲＡＴ」）例を与える。そのような単一ブロックは、複数のＲＡＴのための各々のＣＦＲ段のために用いられるＣＰＧリソースのすべてを提供してもよい。信号ＢＷの２ｘのオーバーサンプリングレート（「ＯＳＲ」）のために、ワードに対する増分はＣＰ間隔の１／２以下であってもよく、そのため、そのようなブロックは、ホーナー出力および複素利得レート出力を除いて、出力レートの１／２で動作してハードウェア効率をさらに向上させてもよい。
【０１２５】
上記説明が一般的にＲＡＴの観点であっても、上記説明は、単一伝送仕様または標準に等しく適用される。さらに、上記説明は一般的に、単一の搬送波信号のためのＣＦＲの観点であり、その場合、ピーク検出は、その信号帯域幅の約２ｘでオーバーサンプリングされる信号を用いて十分な精度を有し得、パルス消去は、そのようなＯＳＲよりも低いレートで発生し得るが、そのようなＯＳＲと同じレートでより容易に行なわれ得る。消去パルスは、補間されて、歪みを低減するまたは最小化するために適用される、目標とされた複素利得を用いて探し出されるピークに一致してもよい。
【０１２６】
図６は、別の例示的なＣＰＣＦＲエンジン６００を描くブロック図である。ＣＰＣＦＲエンジン６００は、図３のＣＰＣＦＲエンジン３００と同じであるが、以下の相違点がある。ＣＰＣＦＲエンジン６００において、図４のＣＰＧ４００のバージョンなどの任意の削除ＣＰＧ４００−３および４００−４が削除段として追加されている。ＣＰＧ４００−３は、増幅−和ブロック３１３と加算器３１１との間に結合されて、加算器３１１への入力について消去パルス３６１を削除し、ＣＰＧ４００−４は、増幅−和ブロック３２３と加算器３０５との間に結合されて、加算器３０５への入力について消去パルス３６２を削除する。
【０１２７】
図７は、別の例示的なＣＰＣＦＲエンジン７００を描くブロック図である。ＣＰＣＦＲエンジン７００は、図３のＣＰＣＦＲエンジン３００と同じであるが、以下の相違点がある。ＣＰＣＦＲエンジン７００では、増幅−和ブロック３１３および３２３はそれぞれＣＰＧ４００−１および４００−２と置換されている。さらに、図２のものなどの任意の削除窓−ＣＦＲ（「ＷＣＦＲ」）エンジン２００−１および２００−２が削除段として追加されている。ＷＣＦＲエンジン２００−１は、ＣＰＧ４００−１と加算器３１１との間に結合されて、加算器３１１への入力について消去パルス３６１を削除し、ＷＣＦＲエンジン２００−２は、ＣＰＧ４００−２と加算器３０５との間に結合されて、加算器３０５への入力について消去パルス３６２を削除する。消去パルス３６１および３６２はそれぞれ、図２の入力信号２０１を置換してもよい。
【０１２８】
図８は、別の例示的なＣＰＣＦＲエンジン８００を描くブロック図である。ＣＰＣＦＲエンジン８００は、図７のＣＰＣＦＲエンジン７００と同じであり、以下の相違点を有する。ＣＰＣＦＲエンジン８００において、任意の削除ＷＣＦＲエンジン２００−１および２００−２はそれぞれＣＰＧ４００−３および４００−４と置換されている。ＣＰＧ４００−３は、ＣＰＧ４００−１と加算器３１１との間に結合されて、加算器３１１への入力について消去パルス３６１を削除し、ＣＰＧ４００−４は、ＣＰＧ４００−２と加算器３０５との間に結合されて、加算器３０５への入力について消去パルス３６２を削除する。
【０１２９】
以上は例示的な装置および／または方法を記載するが、以下の請求項によっておよびその均等物によって定められるその範囲から逸脱することなく、本明細書中に記載の１つ以上の局面に従う他のおよびさらなる例が考えられてもよい。ステップを列挙する請求項はステップの任意の順序を暗示するものではない。商標は、そのそれぞれの所有者の財産である。
【図１】
0006261740.tif 000021
【図２】
0006261740.tif 000022
【図３】
0006261740.tif 000023
【図４】
0006261740.tif 000024
【図５】
0006261740.tif 000025
【図６】
0006261740.tif 000026
【図７】
0006261740.tif 000027
【図８】
0006261740.tif 000028