(57)【特許請求の範囲】
【請求項１】
ＧａＮデバイス層を単結晶のシリコン（Ｓｉ）基板表面上に形成する方法であって、
原子層堆積（ＡＬＤ）チャンバ内に前記シリコン基板を支持する支持工程と、
第１のＡＬＤ法を用いて、窒化アルミニウム（ＡｌＮ）核生成層を前記単結晶のシリコン基板表面上に付着させる第１付着工程と、
第２のＡＬＤ法を用いて、遷移層を前記ＡｌＮ核生成層の上に付着させる第２付着工程と、
第３のＡＬＤ法を用いて、ＧａＮデバイス層を前記遷移層の上に付着させる第３付着工程と、
前記第１のＡＬＤ法、前記第２のＡＬＤ法及び前記第３のＡＬＤ法のそれぞれについてのＡＬＤ反応温度が８０℃〜８００℃であり、
前記第１付着工程の後であって前記第２付着工程の前に、前記ＡｌＮ核生成層を、９００℃を超えるアニーリング温度まで加熱して９００℃を越える状態を２０ｍｓｅｃ未満の間保持する加熱工程と、
を含む、方法。
【請求項２】
前記第１のＡＬＤ法、前記第２のＡＬＤ法及び前記第３のＡＬＤ法のそれぞれについての前記ＡＬＤ反応温度が８０℃〜４００℃である、請求項１に記載の方法。
【請求項３】
前記第１のＡＬＤ法、前記第２のＡＬＤ法及び前記第３のＡＬＤ法のそれぞれについての前記ＡＬＤ反応温度が同じ温度である、請求項２に記載の方法。
【請求項４】
前記加熱工程が前記単結晶のシリコン基板表面に亘って収束レーザビームを走査することを含む、請求項１に記載の方法。
【請求項５】
前記収束レーザビームを前記シリコン基板により容易に吸収される１つ又は複数の波長を含むスペクトル出力を用いて発生させることを更に含む、請求項４に記載の方法。
【請求項６】
前記収束レーザビームを中心波長が約５１５ｎｍ〜５８０ｎｍの狭いスペクトル出力を用いて発生させることを更に含む、請求項５に記載の方法。
【請求項７】
前記シリコン基板を前記原子層堆積（ＡＬＤ）チャンバ内に支持するとともに、該原子層堆積チャンバを１ｍＴｏｒｒ〜５００ｍＴｏｒｒの範囲の内部圧力に維持しながら、前記ＡｌＮ核生成層、前記遷移層及び前記ＧａＮデバイス層のいずれか一つを加熱する各工程を行うことを更に含む、請求項４に記載の方法。
【請求項８】
前記加熱工程を前記原子層堆積（ＡＬＤ）チャンバの外側で行う、請求項４に記載の方法。
【請求項９】
前記加熱工程は、
前記シリコン基板を前記原子層堆積チャンバ内に支持するとともに、該原子層堆積チャンバを１ｍＴｏｒｒ〜５００ｍＴｏｒｒの範囲の内部圧力に維持しながら、又は、
前記シリコン基板を前記原子層堆積チャンバの外部に配しながら、
１回で行われる、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
１  関連米国特許出願の相互参照
本出願は、米国特許法第１１９条（ｅ）の下で、全体としてかつ全ての目的で引用することにより本明細書の一部をなす、２０１３年９月２３日に出願された米国仮特許出願第６１／８８１３６９号（整理番号第３５２１．３８８号）に対する優先権を主張する。
【０００２】
本出願はシリコン上に窒化ガリウム及び窒化アルミニウムを成長させる堆積及び処理方法（DEPOSITION AND PROCESSING METHODS FOR GROWING GALLIUM NITRIDE AND ALUMINUM NITRIDE ON SILICON）と題する２０１３年７月２日付けで出願された米国仮出願第６１／８４２，２０７号に関するものであり、この出願はその全体が引用することにより本明細書の一部となる。
【０００３】
２  発明の背景
２．１  発明の分野
本明細書での例示的に説明される技術はシリコン基板上にデバイス品質の窒化ガリウム（ＧａＮ）薄膜層を成長させるシステム及び方法に関するものである。
【０００４】
本明細書の技術は、独立型デバイスとして作製されるか又は固体（solid state：ソリッドステート）集積回路デバイスに組み込まれるかに関わらず、スイッチ、整流器及び他の電源デバイス等の固体電源デバイス、並びにレーザ及び発光ダイオード（ＬＥＤ）等の電気光学デバイスの分野に適用されている。
【背景技術】
【０００５】
２．２  関連技術
従来の固体パワーエレクトロニクスでは、一つにはシリコンデバイスの作製が非常に成熟しており、設計及び製造資源が広く利用可能な安価な技術であることから、シリコン（Ｓｉ）デバイスが主流になっている。従来の固体デバイスは、実質的に単結晶のシリコン基板層と、化学堆積又はガス堆積等の高温エピタキシャル堆積プロセスを用いて、基板上に形成されるシリコンデバイス層（単数又は複数）とを備える。電子デバイス及び電気光学デバイスに使用されるデバイス層（単数又は複数）の重大な要件は、デバイス層も所望の電気特性及び光学特性を達成するために実質的に単結晶の層として形成されることである。いくつかの多結晶デバイス層も使用可能であるが、性能の改善には実質的に単結晶のデバイス層が望ましい。
【０００６】
いくつかの要因がデバイス層の結晶構造に大きく影響する。１つ目は基板層の結晶格子構造又は格子間隔をデバイス層の結晶格子構造又は格子間隔とどのように比較するかである。２つ目は基板層の熱膨張係数（ＣＴＥ）をデバイス層のＣＴＥとどのように比較するかである。３つ目はデバイス層を基板層上に堆積するのに用いられる堆積プロセスの堆積温度又は反応温度である。
【０００７】
２．３  結晶格子の不整合
結晶格子構造又は格子間隔が、例えば異種材料間において大きく不整合となる場合、デバイス層の結晶格子間隔が界面近くの基板の格子間隔に整合しようとし、この作用により概して、形成されるデバイス層が実質的に非晶質若しくは多結晶となるか、又はデバイス層の結晶格子の転位が欠陥のある単結晶構造若しくは多結晶構造を引き起こす単結晶成長を破壊するまで、デバイス層の天然格子間隔の形成が乱される。実際、特にデバイス層が急速な熱循環によるストレスを受ける場合、単結晶構造の欠陥がデバイス層の割れに繋が
る可能性がある。この課題に対する従来の解決策はシリコン基板上でシリコンデバイスを成長させることであり、これにより単結晶成長が促され、界面での潜在的な結晶格子の破壊が避けられる。しかしながら、シリコンデバイスは多くの用途、特に電源スイッチ及び整流器等の電源デバイス、並びに更には窒化ガリウム（ＧａＮ）等のよりバンドギャップの高い材料による恩恵を受ける光学デバイスにおいて所望の電気特性をもたらすことはできない。
【０００８】
特に、シリコンは電力用途において、特に動作電力を消費する過度のジュール加熱に関して重大な制限があり、電子システムが冷却を必要とする主な理由であり、冷却には動作電力が更に消費される。これはジュール加熱及びジュール加熱を軽減するのに用いられるシステムの冷却によりバッテリー電源式の動作時間が大幅に短縮するバッテリー電源式システムにおいて特に問題となっている。電源デバイスにおける別のシリコン型デバイスの制限はその比較的低い阻止電圧であり、これにより多くのシリコンデバイスの利用が低電圧用途（例えば２００ボルト未満）に限定される。更なるシリコン型デバイスの制限はその比較的低いバンド幅であり、これによりＤＣ−ＤＣ電力変換器のスイッチング電源等の高速デバイスにおけるスイッチング速度が制限されるとともに、可視波長エミッタにおいて用いるための光学特性が制限される。
【０００９】
これらの制限にもかかわらず、シリコン型固体電子デバイスは、ほとんどのコンピュータ、自動車、通信、家庭用電化製品、ロボット工学、電動機駆動、送電及び発電システムの電力制御及び配電システムに一様に利用されている。これは主にシリコン型固体電力システムが容易に利用可能であり、安価であるためであるが、当該技術分野において多くの場合において従来のシリコン電源デバイスの実際の制限を凌ぐ、より効率的で、出力が高く、かつスイッチングの速い電源デバイスを開発することが必要とされている。
【００１０】
デバイスの設計者は、広域バンドギャップ（ＷＢＧ）半導体材料、すなわちシリコンよりもバンドギャップが広い半導体材料は固体電源デバイス及び電気光学デバイスについてより有益な特性を有することは昔から認識していた。特に表１にて、シリコンと炭化ケイ素（ＳｉＣ）と窒化ガリウム（ＧａＮ）とダイヤモンドとを含むバンドギャップがより広域な半導体とのバンドギャップ及び電気特性を比較している。示されるように、全てのＷＢＧ半導体が臨界電場値（Ｖ／ｃｍ）の桁外れの増大をもたらし、これが電源デバイスの阻止電圧を直接増大させる。同様に全てのＷＢＧ半導体が最大動作温度（℃）の少なくとも４倍の増大をもたらし、これがジュール加熱を減少させ、多くの用途において冷却の必要性を潜在的に排除する。特に当該技術分野において、シリコンデバイスでは容易には満たされないいくつかの電源及び光学デバイスのニーズに応えるＷＢＧデバイス層を開発する、特にＧａＮデバイス層を開発する必要がある。
【００１１】
ＷＢＧ半導体デバイスの使用に対する解決策の一つは、基板材料をデバイス層の結晶格子構造により厳密に整合するものに変えることである。一例の解決策では、市販のＧａＮデバイスを炭化ケイ素（ＳｉＣ）基板上に成長させることで、シリコン基板上に成長させたＧａＮと比較して結晶格子間隔の不整合を特異的に低減する。これは、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）及び窒化ガリウム（ＧａＮ）の成長順に対する格子間隔の不整合（Å単位）を示す図１ａにより明らかとなる。図１ａに示されるように、ＧａＮの格子間隔はＡｌＮ１２０ａに最も厳密に整合し、それにＳｉＣ、Ｓｉ１３０ａ及び最後にＡｌ２Ｏ３に続く。
【００１２】
別の例の解決策では、市販のＧａＮデバイスをサファイア基板上に成長させることで、堆積プロセス（下に述べられる）中の迅速な、また多くの場合で不均一な加熱及び冷却の結果として基板及びデバイス層へと誘導される熱応力を低減する。特にサファイア基板はシリコン基板と比較してＧａＮデバイス層の熱膨張係数により厳密に整合し、そのためサ
ファイア上で成長するＧａＮの組合せは、ウエハのボウ（bow：反り）、割れ、及び概してデバイス層における性能低下に繋がる熱応力の影響を受けにくい。図１ｂに示されるように、ＧａＮの熱膨張係数（ＣＴＥ）はＳｉよりもサファイアのＣＴＥにより厳密に整合する。特にＧａＮのＣＴＥはＳｉＣ及びＡｌＮに最も厳密に整合し、それにサファイア、次いでシリコンが続く。
【００１３】
しかしながら、これらの解決策は両方とも、非シリコン基板層の必要性から、非シリコン基板を成長及び処理するのに、エンドユーザーのデバイスコストを大幅に増大させる特別な処理装置が要求され、追加される独立型の構成要素を除いたＧａＮデバイスのシリコン型集積回路への組込みが事実上排除されている。これらの従来の解決策はシリコンデバイスが不適であるＧａＮデバイスについてのニッチな（niche）要件を満たすが、主に慣用のシリコン系のプロセスを用いて製造することができないことから、高コストであり、構成に制限がある。したがって、デバイス品質の（すなわち実質的に単結晶の成長の）ＧａＮデバイス層をシリコン基板上に形成する必要性が依然存在する。
【００１４】
高温堆積プロセスが単結晶膜の形成に好まれるようになってきていることが知られている。例えば、非特許文献１においてStrike et al.は、ＧａＮ膜が金属有機化学蒸着（ＭＯＣＶＤ）プロセスにより９００℃〜１０００℃の反応温度にて付着される場合に、ＩＩＩ−Ｖ窒化物のデバイス層のヘテロエピタキシャル成長がサファイア基板上でどのように起こるのかを述べている。しかしながら、Strike et al.は、サファイアがＧａＮと比較して所望の結晶格子間隔の不整合よりも低く、所望のＣＴＥよりも低くても、その安定性からサファイア基板を様々なＣＶＤ技法におけるエピタキシャル成長に要求される高温（１０００℃）にて使用していることをはっきりと指摘している。
【００１５】
ＭＯＣＶＤプロセスの高い反応温度が、例えばＸ線回折分析により求められるように単結晶膜の挙動を呈するヘテロエピタキシャル成長に好まれることが広く認められているが、高い反応温度は、堆積プロセス中の迅速な、また多くの場合で不均一な加熱及び冷却、及び例えばデバイス層材料の基板への拡散により引き起こされる、不要な材料の基板への組込みの結果としての基板及びデバイス層へと誘導される応力に伴う他の欠点を有する。
【００１６】
従来のＭＯＣＶＤ反応器では、応力管理が主な懸念事項であり、堆積の質を制限する。特に熱循環に起因するウエハのボウはＭＯＣＶＤプロセス装置における主な懸念事項であり、大量生産用の従来のウエハ取扱及び処理ツールにてウエハを更に処理するために１００μｍ未満に抑えるのが好ましい。この課題はＭＯＣＶＤ膜において「応力補償層（stress compensation layers）」を形成することにより対処されているが、これらの応力補償層はデバイス層の性能を低下させ、コストを増大させる。
【００１７】
近年、金属有機化学蒸着（ＭＯＣＶＤ）によりデバイス品質のＧａＮをＳｉ基板上に成長させる試みが為されている。しかしながら、ＧａＮがシリコン基板上に直接成長する場合、ＧａＮとシリコンとの間の大きい結晶格子間隔の不整合（１６．９％）、及びＧａＮ（αａ  ５．５９×１０−６Ｋ−１）とＳｉ（αａ  ３．７７×１０−６Ｋ−１）との間の大きい熱膨張係数（ＣＴＥ）の不整合から不要な割れが起こる。特にPan et al．（非特許文献２）は、Ｓｉ基板上で均一に成長するＧａＮエピタキシャル層はランダムに分布する割れを抱え、割れのほとんどがＣＴＥの不整合により引き起こされたものであると報告している。
【００１８】
Pan et al.は、初めにＭＯＣＶＤにより高温（Ｈ−Ｔ）窒化アルミニウム（ＡｌＮ）の緩衝層をシリコン基板上に成長させることを含むいくつかの解決策を提示しており、これはａ）結晶格子間隔の不整合を低減し、ｂ）核生成層をＧａＮ層に供給するという２つの機能を発揮するものである。加えて、Pan et al.は、Ａｌ−Ｇａ−Ｎ三元系における層の
組合せに重ねたＨ−Ｔ核生成層、例えばＡｌＮを組み合わせるいくつかの他の例の構造を提示している。この課題は、核生成層が、ＡｌＮとＳｉとの間の結晶格子間隔の不整合に起因して多結晶であり、間隔の不整合により核生成層とＧａＮ層との間に粒界が生じ、エピタキシャルＧａＮ層において高密度の転位又はドメイン（domain）の不整合が起こることである。Pan et al.は、ＧａＮ層の割れが、シリコン基板とのＧａＮの格子間隔の不整合と比較してＧａＮ層との格子間隔の不整合の低下をもたらす高温（Ｈ−Ｔ）ＡｌＮ緩衝層又は核生成層の適用により低減することを報告しているが、この解決策は、依然デバイス層の厚さが増すにつれて増加するウエハのボウ（bow）の原因となっているＭＯＣＶＤプロセスの高い反応温度に伴う課題を対処していない。したがって、高い反応温度のプロセスに特有の生じるウエハのボウ及び割れに伴う課題を回避しつつも、ＭＯＣＶＤ及び他の高温堆積技法によりもたらされる高温エピタキシャル成長に対する必要性を克服するような解決策は現在与えられていない。
【００１９】
最後に、ＧａＮを核生成層とともに異種基板上に成長させるアプローチにより課せられる更なる重大な制限がある。特に、エピタキシャル成長を促す際の核生成層の重要な役割は、垂直デバイス構成のためのＧａＮ膜の底部にデバイス層を備えるという選択肢をなくすことである。残念なことにこの制限は高出力デバイスの設計には大きな影響がある（devastating）が、垂直構成は高い電流負荷を保持し、高電圧を阻止するのに重大な性能面での利点があることが多い。特に垂直構成はデバイス層の厚さの増大（例えば３μｍ以上）を利用することで、デバイスの降伏電圧を（例えば１０００ボルト以上まで）増大させる。しかしながら、層厚の増大を利用するためには、デバイス層の対向面上に端子（terminals）が要求され、このことはデバイス層の両面へのアクセスを与えるために基板及び核生成層の両方を取り除く必要があることを意味する。したがって、デバイス層が基板とデバイス層との間に付着された核生成層を含む場合、垂直デバイスを構築する必要性を克服するような解決策は現在与えられていない。
【００２０】
高品質の膜の成長が重要である３つの独立した領域が存在する。１つ目は垂直デバイス等についてのバルク膜（例えば基板の最上部にある数ミクロンの膜）の成長である。２つ目はゲート構造の（酸化物の最上部での）成長であり、３つ目（平板デバイスについて）は表面を不動態化するためのゲートとドレインとの間の領域である。この３つ目の領域では、平板の高電子移動度トランジスタ（ＨＥＭＴ）デバイス上の表面状態（トラップ）がデバイスにおける電流崩壊の原因となり、この領域での高品質のＧａＮ膜の堆積がデバイス性能を高める。これらの適用領域の３つ全てで、高品質（低欠陥）ＧａＮ膜の作製が要求され、これは当該技術分野において適切に対処されていない。
【００２１】
【表１】
0006419194.tif 000002
表１．高力率電子応用のＳｉ及び様々なＷＢＧ材料の重要な材料特性
【００２２】
２．４  定義
特に他に示されていなければ、全体を通して下記定義を用いる：
【００２３】
【表２】
0006419194.tif 000003
【先行技術文献】
【非特許文献】
【００２４】
【非特許文献１】GaN, AlN and InN: a Review (J. Vac. Sci. Technology B 10(4), Jul/Aug. 1992)
【非特許文献２】Growth of GaN film on Si(111) Substrate using a AlN sandwich structure as buffer Joun. Of Crystal Growth 318 (2011) 464-467
【発明の概要】
【００２５】
３．  発明の概要
本発明は、高温ヘテロエピタキシャル成長に伴うウエハのボウイング（bowing）及びデバイス層の割れの問題を回避するために、化学蒸着（ＣＶＤ）等の従来の高温堆積プロセスと比較してかなり低い反応温度にて働く堆積プロセスを提供することにより、上記の従来技術の課題に対処するものであり、更にデバイス層の厚さに比例してウエハのボウ及びデバイス層の割れの増大を被る高温ヘテロエピタキシャル成長プロセスにより通常妨げら
れるより厚いデバイス層の適用を可能にする。特に本発明は、実質的に単結晶のシリコン基板表面、例えばＳｉ（１１１）面上に直接ＩＩＩ−Ｖ族化合物及びＩＩ−ＶＩ族化合物及びＩＩＩ−Ｎ族化合物を堆積させるのに原子層堆積（ＡＬＤ）を利用している。ＡＬＤプロセスは８００℃未満、好ましくは４００℃未満の反応温度にて行う。急速熱アニーリングを用いて付着されたままの（as applied）堆積膜の結晶格子構造を変更することで、電気デバイス及び光学デバイスにおける使用のために堆積膜の結晶格子構造を改善させる。熱アニーリングはＡＬＤチャンバ環境から基板を取り出すことなく、また真空を中断することなく行うのが好ましい。熱アニーリングパルスの期間又は滞留時間は２００ｍｓｅｃ未満であるのが好ましい。ドメインマッチングエピタキシー（ＤＭＥ）を用いて異種材料間の界面における結晶格子間隔の不整合を低減するような材料層を選択する。異なる材料組成を含む遷移層を、ＡＬＤプロセスを用いて付着させることで、異種材料間の界面における結晶格子間隔の不整合及び熱膨張係数（ＣＴＥ）の不整合を低減する。
【００２６】
これらの及び他の態様及び利点は添付の図面に併せて下記の記載を読むことで明らかとなる。
【００２７】
４．  図面の簡単な説明
本発明の特徴は、例示の目的で選択されかつ添付図面に示されている本発明の詳細な説明及びその実施形態例から最もよく理解されるであろう。
【図面の簡単な説明】
【００２８】
【図１ａ】本発明の一態様によるＡｌＮ中間層を備えた様々な基板上でのウルツ鉱−ＧａＮの成長についての（面内）格子間隔の変動（オングストローム単位）を示す図である。
【図１ｂ】基板材料及び本発明の一態様によるＡｌＮ中間層と比較したＧａＮの熱膨張係数の変動を示す図である。
【図２】本発明の一態様によるＡＬＤシステムの例示的な概略図である。
【図３】本発明によるシリコン基板上に窒化ガリウムデバイス層を設けるための材料層構造の例示的な概略図である。
【図４】本発明によるレーザスパイクアニーリング（ＬＳＡ）システムの例示的な概略図である。
【図５ａ】プロセス材料が本発明によるレーザアニーリングビームシステムにより照射される際の時間（ｍｓｅｃ単位）に対するプロセス材料の温度（℃単位）を示す例示的なサーモグラフを示す図である。
【図５ｂ】本発明による図５ａにおいて概説されたレーザアニーリングビームによる照射に応じたシリコン基板の温度を示す例示的なサーモグラムを示す図である。
【図６】等式３にて予測される２つの異なる堆積温度でのＧａＮ膜の厚さに応じたウエハのボウの例示的な図である。
【図７】シリコン基板上に窒化ガリウムデバイス層を設けるための材料層構造を示す例示的な概略図であり、剥離層がシリコン基板と本発明による窒化ガリウムデバイス層との間に設けられている。
【図８】本発明による垂直デバイス構成で配置された窒化ガリウムデバイス層を示す例示的な概略図である。
【図９】本発明による垂直構成を備えた例示的なＧａＮデバイスを示す図である。
【発明を実施するための形態】
【００２９】
４．１  符号（Item Number）のリスト
別段示さない限り、全体を通して以下の符号を使用する。
【００３０】
【表３】
0006419194.tif 000004
0006419194.tif 000005
【００３１】
５．  本発明のいくつかの実施形態の説明
５．１  例示的なシステム構成
本発明の一態様によれば、原子層堆積（ＡＬＤ）を用いて、固体電気デバイスの製造に
関連するプロセスにおいて薄膜を平板及び非平板シリコン基板表面上に堆積させる。本発明の一態様によれば、本明細書に記載のＡＬＤ堆積膜成長又は膜堆積は８０℃〜４００℃の範囲の反応温度にて行うのが好ましく、ここでは堆積膜をコーティングした基板を反応チャンバに収容し、膜堆積プロセス中に大気圧未満に、例えば１ｍＴｏｒｒ（ミリトール）〜５００ｍＴｏｒｒの範囲の圧力に保つ。ＡＬＤ反応温度は８０℃〜４００℃の好ましい範囲に限定することが望ましいが、本発明から逸脱することなく、８０℃〜８００℃の範囲のＡＬＤ反応温度を用いてもよい。具体的には、反応温度は堆積コーティングされる基板の温度及び反応チャンバ壁及び基板支持要素等の堆積環境の温度を意味する。反応温度は、第１の材料、例えばＡｌＮの複数の単層を基板上に堆積することを含む所与の原子層堆積サイクル中は一定にするのが好ましい。しかしながら、異なる原子層堆積サイクルに、例えば第２の材料、例えばＧａＮの複数の単層を同じ基板上に堆積させている間、異なる反応温度を用いてもよい。このためこの堆積温度範囲を単一の連続した材料処理事象中に異なる材料層を同じ基板上に付着させるのに用いられる異なる堆積温度に適用することができる。
【００３２】
さらに、本発明はヘテロエピタキシャル成長に関して記載されているが、本発明の他の態様と組み合わせた本明細書に記載の低温ＡＬＤプロセスも、本発明を逸脱することなくホモエピタキシャル材料層の成長に使用可能である。このため従来のヘテロエピタキシャル成長、具体的には金属有機化学蒸着（ＭＯＣＶＤ）による単結晶サファイア上でのＧａＮ及びＡｌＮの膜成長（９００℃〜１１００℃での）と比較して、本発明のＡＬＤ堆積膜成長、特に単結晶シリコン上でのＧａＮ膜及びＡｌＮ膜の成長は、より低い反応温度、例えば８０℃〜８００℃、また好ましい堆積プロセスではより更に低い温度、例えば８０℃〜４００℃にて行なわれる。このようにして本発明の低い反応温度によって、高温膜成長のあらゆる問題、例えば全て従来技術文献において問題であることが報告されている、熱循環に起因するデバイス層及び基板の損傷、熱循環及び不十分な表面特性又は形態に起因するウエハのボウ、並びに表面膜成分の基板材料への拡散が回避される。
【００３３】
本発明の更なる態様によれば、膜層界面はドメインマッチングエピタキシー（ＤＭＥ）を利用するように特異的に選択される。特に１つの例の実施形態では、ＡｌＮをＳｉ（１１１）基板上で成長させる。ＡｌＮ層を緩衝層又は核生成層として使用し、低温ＡＬＤ堆積プロセスにより堆積させる。本例の実施形態では、少なくともＡｌＮとＳｉとの格子間隔が整合する場合、各第４のシリコン（２２０）面はＡｌＮ堆積層における所望の格子配向を有する結晶成長を誘導する各第５の窒化アルミニウム（２１−１−０）面と実質的に整合する格子間隔を有する。その後、ＡｌＮ緩衝層に、下記のシステム及び方法を用いた
約９００℃を超える表面温度の急速かつ局所的な増大を利用してレーザアニーリングを行う。レーザアニーリング工程は堆積層の各部分を結晶格子構造の再配向に適した温度まで局所的にかつ極めて簡単に加熱するものであり、結晶格子構造の再配向にはほとんどのＡｌＮ層の結晶構造を所望の格子配向に整合するように再配向させる性質がある。
【００３４】
更なる非限定的な例の実施形態によれば、ＡｌｘＧａ１−ｘＮ遷移層を、１つ又は複数の低温ＡＬＤ堆積プロセスにより、ＡｌＮ緩衝層又は核生成層の上に、又はいくつかの場合ではシリコン基板上に直接、付着させる。特にＡｌｘＧａ１−ｘＮ遷移層はそれぞれ異なる材料組成を有する複数の材料層を含む。遷移層の異なる材料層はそれぞれ、異なる低温ＡＬＤプロセスにより付着される。異なる材料層のそれぞれの組成はＡｌＮ又は略ＡｌＮからＧａＮ又は略ＧａＮへと遷移する。そのため遷移層はＡｌＮからＧａＮへの材料組成の段階的な遷移をもたらし、異なる材料層はそれぞれ異なるＣＴＥ及び異なる結晶格子間隔を有する。この効果は、異なる材料層がそれぞれＡｌＮ緩衝層又は核生成層と遷移層の上に付着されるＧａＮ層との間のＣＴＥ及び結晶格子間隔の不整合を低減することである。
【００３５】
１つの非限定的な例の実施形態では、緩衝層はＡｌＮを含む。遷移層はそれぞれ異なる材料組成を有する４つの異なる材料層を含む。遷移層の第１の材料層はほぼＡｌＮであるＡｌ０．９Ｇａ０．１Ｎの組成を有する。遷移層の第２の材料層はＡｌ０．７Ｇａ０．３Ｎの組成を有する。遷移層の第３の層はＡｌ０．４Ｇａ０．６Ｎの組成を有し、遷移層の第４の層はほぼＧａＮであるＡｌ０．１Ｇａ０．９Ｎの組成を有する。ＡｌＮ緩衝層と遷移層の第１の材料との界面では、２つの異種材料間における結晶格子間隔の不整合及びＣＴＥの不整合はＡｌＮとＧａＮとの間の結晶格子間隔の不整合及びＣＴＥの不整合よりも小さい。これは遷移層の異なる材料界面のそれぞれ、及び遷移層の材料界面と遷移層の上に付着されるＧａＮ層とについても当てはまる。正味の効果は、遷移層が異種材料界面においてより小さい結晶格子間隔の不整合及びより小さいＣＴＥの不整合をもたらすことであり、この効果によって、単結晶の成長が支持され、温度勾配に起因する表面割れの可能性が下がる。
【００３６】
上記の非限定的な例の遷移層ＡＬＤ堆積サイクルでは、ＡｌｘＧａ１−ｘＮ遷移層の異なる材料層をそれぞれ、付着させた後にレーザアニーリングを行うことで、結晶構造を再配向させることができる。代替的には、ＡｌｘＧａ１−ｘＮ遷移層全体を完全に付着させた後にレーザアニーリングを行うことで、単一のレーザアニーリング工程において遷移層全体の結晶構造を再配向させることができる。
【００３７】
更なる非限定的な例の実施形態では、ＡｌＮ緩衝層又は核生成層を低温ＡＬＤ堆積プロセスによりＳｉ（１１１）基板上に成長させた後、ＧａＮデバイス層を、第２の低温ＡＬＤ堆積プロセスによりＡｌＮ緩衝層上に直接成長させる。様々なプロセスの実施形態では、ＡｌＮ層にｉｎ  ｓｉｔｕにてレーザアニーリングを行った後、ＧａＮ層を付着させ、ＧａＮデバイス層にｉｎ  ｓｉｔｕ又はｅｘ  ｓｉｔｕにてレーザアニーリングを行うことができる。いずれの場合も層厚全体を付着させた後に、又は層厚の付着中に間を置いて、例えば各単層又はＡｌＮ又はＧａＮを付着させた後、材料の１０個の単層をそれぞれ付着させた後等に、ｉｎ  ｓｉｔｕレーザアニーリング工程を行うことができる。代替的には単一のレーザアニーリング工程を用いて、組み合わされたＡｌＮ核生成層及びＧａＮデバイス層を同時にアニーリングすることができ、単一のレーザアニーリング工程はｅｘ  ｓｉｔｕにて行う。
【００３８】
本発明の更なる態様によれば、低温ＡＬＤ堆積プロセスによる堆積の後に堆積膜層にレーザアニーリングを行う。特定の理論に束縛されるものではないが、レーザアニーリング工程によって結晶格子構造が再配向されると考えられている。本例の実施形態では、レーザアニーリング工程は、堆積温度、例えば約４００℃からアニーリング温度、例えば約１３５０℃まで約８００μｓｅｃの期間にて堆積層の温度を急速に上昇させることを含む。特に堆積層にレーザアニーリングを行うことにより処理される堆積膜はＸ線回折分析により求められるように単結晶構造の特徴により厳密に整合する性質がある。１つの非限定的なプロセスの実施形態では、全ての堆積層及び最終デバイス層を付着させた後に単一のレーザアニーリング工程を１回行うことができ、この単一のレーザアニール工程はｉｎ  ｓｉｔｕ又はｅｘ  ｓｉｔｕにて行ってもよい。別の非限定的なプロセスの実施形態では、複数回のレーザアニーリング工程を、例えば全層厚の付着後に、例えば同じ材料組成の完全な堆積層のそれぞれに付き１回若しくは同じ材料組成の各単層を付着させた後に１回、又は１０単層毎のように同じ材料の堆積サイクル中に周期的に行ってもよく、どちらの場合もｉｎ  ｓｉｔｕにて行うのが好ましい。特にレーザアニーリング工程によって、堆積層の各部分が基板の堆積又はコーティング表面の全域に亘って収束レーザビームをポイントワイズに（point-wise）又はラインワイズに（line-wise）走査することにより、結晶格子構造の再配向に適した温度まで局所的にかつ極めて簡単に加熱する。１つの例の実施形態では、基板を堆積温度、例えば約４００℃に保ちながら、堆積層（単数又は複数）を
１３００℃超まで約８００μｓ間、加熱する。レーザビームは１４０μｍの幅又は直径を有し、レーザ波長の範囲は３００ｎｍ〜１０００ｎｍである。
【００３９】
より概して本発明は、ＡＬＤ膜堆積を低い反応温度、例えば８００℃未満、好ましくは４００℃未満にて用いてＩＩＩ−Ｖ族及びＩＩ−ＶＩ族の化合物、並びに特にＩＩＩ−Ｎ族の化合物を含む膜を実質的に単結晶のシリコン基板表面上に成長させることと、その後堆積膜の結晶格子構造の改善が、Ｘ線回折（ＸＲＤ）分析により求められるような単結晶格子構造でより特徴的な格子構造を呈する程度まで堆積膜の結晶格子構造の改善が引き起こされるように、膜層に熱アニーリングを行うこととに関するものである。さらに、本発明は、ＩＩＩ−Ｖ族及びＩＩ−ＶＩ族の化合物、並びに特にＩＩＩ−Ｎ族の化合物を含む複数の異なる膜組成物を、隣接材料層間で結晶格子の不整合及び／又はＣＴＥの不整合を低減するように配置された又は低減する順で付着された異なる膜組成で互いの上に付着させることを含む。さらに付着させる隣接材料層の選択はドメインマッチングエピタキシーを用いる。特に、好ましい実施形態では、隣接材料は断続的な非隣接結晶格子間隔の整合が該断続的な非隣接結晶格子間隔の整合のそれぞれにて誘導される単結晶の成長を開始させるように整合している。さらに１回又は複数回のレーザアニーリング工程を行うことで、付着される堆積層の結晶格子構造を、Ｘ線回折（ＸＲＤ）分析により求められるように単結晶構造により厳密に整合するように再配向させる。
【００４０】
５．２  ＡＬＤデバイス及び方法
これより図２を参照して、１つの非限定的な例のＡＬＤシステム２００を概略的に示す。ＡＬＤシステム２００は、１つ又は複数の基板を中で受け、ガス又は蒸気堆積プロセスにより薄膜材料層を露出した基板表面上に堆積させるように、プロセスガスを中に送達させるためのＡＬＤチャンバ２１０を備える。ＡＬＤチャンバは、ガス又は蒸気堆積サイクル中に１つ又は複数の基板を上に支持するための一体型又は取り外し可能な基板支持表面（図示せず）を備えていてもよい。ＡＬＤチャンバは、手動で又は自動機構によって基板を挿入したり、取り出したりするよう操作可能であるとともに、真空シールをもたらすように閉じた場合に封止可能である、１つ又は複数の手動又は自動操作の基板アクセスポート（図示せず）を備える。１つの非限定的な例の実施形態では、ＡＬＤチャンバ２１０は、同時に処理するために１つ又は複数の１００ｍｍ、２００ｍｍ及び／又は３００ｍｍウエハ基板、例えば単結晶シリコンウエハを支持するように構成されている。このようなＡＬＤチャンバの一例は、蒸着システム及び方法（VAPOR DEPOSITION SYSTEMS AND METHODS）と題する２０１２年６月１９日付けでMonsma et al.の本発明の譲受人に譲渡された米国特許第８２０２５７５号に記載されている。別の非限定的な例の実施形態では、ＡＬＤチャンバ２１０は、同時に処理するために１つ又は複数の矩形基板、例えばＧＥＮ  １．
０〜ＧＥＮ  ４．５、例えば９２０ｍｍ×７３０ｍｍまでのサイズ範囲のガラス基板を支持するように構成されている。このようなＡＬＤチャンバの一例は、ＡＬＤシステム及び方法（ALD SYSTEMS AND METHODS）と題する２０１２年３月１５日付けでBecker et al.の本発明の譲受人に譲渡された米国特許出願公開第２０１２００６４２４５号、及び取り外し可能なライナを備える反応チャンバ（REACTION CHAMBER WITH REMOVABLE LINER）と題する２０１０年９月３０日付けでCoutu et al.の本発明の譲受人に譲渡された米国特許出願公開第２０１００２４７７６３号、及び更には薄膜堆積用のシステム及び方法（SYSTEM
AND METHOD FOR THIN FILM DEPOSITION）と題する２０１２年６月１日付けでBecker et al.の本発明の譲受人に譲渡された米国特許出願公開第２０１０−１６６９５５号に記載されており、これら３つの特許出願はその全体が引用することにより本明細書の一部となる。
【００４１】
ＡＬＤチャンバはガス又は蒸気堆積プロセス中、反応温度及び圧力を維持するのが好ましい。したがって、加熱器及び熱センサモジュール２７０が、加熱器及び熱センサモジュール２７０に電気接続されている電子制御装置２６６の制御及びモニタリング下においてＡＬＤチャンバを所望の反応温度へと加熱するとともに維持するために設けられている。さらに、真空システム２８０が、潜在的な汚染物質、例えば湿気を除去するとともに、１ｍｔｏｒｒ（ミリトール）〜５００ｍｔｏｒｒの範囲であるのが好ましい所望の反応圧力を維持するように、ＡＬＤチャンバ２１０を真空排気するために設けられている。真空システム２８０は、連続して操作し、電子制御装置２６６により制御及びモニタリングするのが好ましい真空ポンプ２８０に接続された排気ライン２６０を通してＡＬＤチャンバ２１０から排ガスを除去するものである。排気ラインは、それぞれが電子制御装置２６６により制御及び／又はモニタリングされる、圧力センサモジュール２７８と、トラップ又はフィルターモジュール２７６と、真空バルブ２６２とを備える。センサモジュールは排気ライン２６０又はＡＬＤチャンバ２１０におけるガス圧を感知し、圧力信号を電子制御装置２６６に送る。トラップモジュール２７６は排ガスを受け、中に通す排気ライン２６０に沿って配されており、ＡＬＤチャンバ２１０から出る排出流から未反応の前駆ガス、及びいくつかの場合では反応の副生成物を除去する働きがある。トラップモジュールは、局所トラップ加熱器（図示せず）により反応チャンバ内で維持される反応温度に又はその近くまで加熱するのが好ましく、その温度は電子制御装置２６６と連通した熱センサ（図示せず）により積極的に感知することができる。代替的にはトラップモジュール２７６の十分な加熱が、ＡＬＤチャンバ２１０から移る熱エネルギー及び／又はトラップモジュールを通るプロセスガスによりもたらされてもよい。真空バルブ２６２は、必要に応じて開閉するように電子制御装置２６６により操作可能に制御されており、閉じることでプロセスガスの基板への露出時間を延ばすことができる。
【００４２】
少なくとも２つの異なる前駆ガスを含むプロセスガスは別々のガスシリンダ、例えば２４０ａ、２４０ｂ、２４０ｃ、２４０ｄに保存される。前駆ガスは、個々のパルスバルブ２２２ａ、２２２ｂ、２２２ｃ、２２２ｄを調整することにより、ＡＬＤチャンバ２１０へと別々に供給される。１つの非限定的な実施形態では、パルスバルブは各ガスシリンダとＡＬＤチャンバとの間に配されている。パルスバルブは、異種前駆ガスがガス注入ライン又はＡＬＤチャンバ２７０のいずれにおいても混合されないように単パルスの特定の前駆材料をＡＬＤチャンバへと送達するために、電子制御装置２６６により駆動される。電子制御モジュール２２６と連通したプロセスガス加熱器及び熱センサ（図示せず）が、基板の露出表面とのＡＬＤ反応を行うのに適した所望の温度へとプロセスガスを加熱するとともに維持するために設けられていてもよい。電子制御装置２６６は、要求に応じてパルスバルブが作動する度に測定量（パルス）の前駆ガスをＡＬＤチャンバに注入するようにパルスバルブを操作するようにプログラムされている。ガスパルスはキャリアガス供給源２３０から供給され、送達管２３４及び２３６ａ〜２３６ｄにより各パルスバルブへと送達される希ガス又は窒素等の不活性キャリアガスによりＡＬＤチャンバへと運ぶことがで
きる。他の非限定的な実施形態では、前駆体は液体又は固体の前駆材料を含んでいてもよく、ガスバブラー等（図示せず）が、液体又は固体の前駆材料からガス又は蒸気を抽出し、低蒸気圧の前駆材料の蒸気圧を増大させるために、液体又は固体の前駆体の供給容器とパルスバルブとの間に設けられていてもよい。したがって、いくつかのガスシリンダ２４０ａ、２４０ｂ、２４０ｃ、２４０ｄが要求に応じて液体又は固体の前駆体の容器を交互に備えていてもよい。
【００４３】
電子制御装置２６６は、オペレータ又はより高いレベルのプロセス制御システムにより開始される１回又は複数回のＡＬＤコーティングプロセスサイクルを自動的に実行するように集合的に構成された、メモリに保存されたオペレーティングソフトウェア及びプログラムとデジタルデータプロセッサとを備えている。さらに、電子制御装置は、ユーザーが選択した材料堆積メニューに従って必要に応じて反応温度及び圧力を維持するとともに、プロセスガスのパルスを送達するように、要求に応じて様々なサブモジュールをモニタリング及び制御する。加えて、ＡＬＤチャンバ２１０は、好適である場合には堆積層及び／又はプロセスガスの物理特性の測定等のコーティングプロセスのモニタリングに関わる１つ又は複数のセンサ２７０を備えていてもよい。
【００４４】
本発明の１つの非限定的な実施形態によれば、ＡＬＤシステム２００を用いて、ＧａＮとＡｌＮとＩｎＮとを含む、１つ又は複数のＩＩＩ−Ｖ族の化合物（例えばホウ素、アルミニウム、ガリウム、インジウム及びタリウムを含む）及び／又は１つ又は複数のＩＩ−ＶＩ族の化合物（例えばカドミウム及び亜鉛を含む）、及び特にＩＩＩ−Ｎ族の化合物を、シリコン基板、好ましくはデバイス層材料の堆積のために露出したＳｉ（１１１）原子面が形成されているシリコン基板上に堆積させる。より具体的には、ＡＬＤ被膜を、ＭＯＣＶＤに用いられる反応温度よりも低く、またヘテロエピタキシャル成長に通常関連する反応温度より低いＡＬＤ反応温度を用いてＳｉ（１１１）原子面に付着させる。特に本発明は、約８００℃未満のＡＬＤ反応温度を用いて、好ましくは８０℃〜４００℃のＡＬＤ反応温度範囲を用いて、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、好ましくはＩＩＩ−Ｎ族の化合物の単層を実質的に単結晶のシリコンウエハ上に連続付着させる。
【００４５】
本発明の更に特定の非限定的な実施形態では、ＡＬＤシステム２００を用いて、ＡＬＤプロセスシーケンスにより、窒化アルミニウム（ＡｌＮ）単層を含む第１の材料層をシリコン基板の露出表面、好ましくはＳｉ（１１１）原子面上に堆積させる。このようなＡＬＤプロセスシーケンスは、シリコン上に窒化ガリウム及び窒化アルミニウムを成長させるための堆積及び処理方法（DEPOSITION AND PROCESSING METHODS FOR GROWING GALLIUM NITRUDE AND ALUMINUM NITRIDE ON SILICON）と題する２０１３年７月２日付けで出願された本発明の譲受人に譲渡された米国仮出願第６１／８４２,２０７号に開示されている。ＡＬＤプロセスシーケンスは第１の前駆体を露出した基板表面と反応させることを含み、該第１の前駆体はトリメチルアルミニウム（ＴＭＡ）、ＴＤＭＡＡ若しくは任意の他の金属有機Ａｌ前駆体、又はハロゲン化Ａｌ前駆体である。次いで第１の前駆体を反応チャンバから追い出し、第２の前駆体を露出した基板表面と反応させる。第２の前駆体はアンモニア（ＮＨ３）、又は（Ｎ２Ｈ２）、Ｎ２、Ｎ２−Ｈ２等比混合物（ratio mixture）、単原子窒素、又は単原子水素、又は単原子窒素と単原子水素との任意の組合せ、又は任意の他の窒素若しくは水素を含有する共反応物である。第２の反応が完了した後、第２の前駆体を反応チャンバから追い出し、窒化アルミニウム（ＡｌＮ）の第１の単層を形成する。
【００４６】
さらに、窒化アルミニウム（ＡｌＮ）単層を、プラズマ増強原子層堆積（ＰＥＡＬＤ）プロセスを用いてシリコン上に成長させることができる。好ましいプロセスの実施形態では、上記の２つの反応を用いて、それぞれが単一のコーティングサイクルを要求する更なる単一の窒化アルミニウム（ＡｌＮ）単層を順々に付着させ、コーティングサイクルはＡ
ｌＮの所望の単層の複合厚さが達成されるまで繰り返され、その複合厚さは、単一の単層それぞれの厚さが約０．５Å〜２Åである、約１０Å〜２０００Åであってもよい。好適なＰＥＡＬＤデバイスの一例は、プラズマ原子層堆積システム及び方法（PLASMA ATOMIC LAYER DEPOSITION SYSTEM AND METHOD）と題する２０１０年７月２２日付けでBecker et al.の本発明の譲受人に譲渡された米国特許出願公開第２０１０００１８３８２５号に開示されており、その出願は引用することにより本明細書の一部となる。
【００４７】
上記のＡｌＮ層はＡＬＤガス堆積プロセスによりシリコン基板上に容易に付着させることができるが、反応温度はヘテロエピタキシャル膜成長に従来関連するものよりも十分に低い。したがって、本発明のＡｌＮ材料層は実質的に単結晶の配向又は単結晶構造を有することは考えられず、そのためこの層のＸ線回折分析はいくらか所望される均一な単結晶格子成長を示し得る、すなわち顕著に同じ結晶格子配向を特徴とし得るが、他の不要な結晶格子配向、並びに単層の多結晶及び非晶質領域に関連するノイズの存在が低い反応温度に起因して予測されるという点でデバイス品質の層として適しているとは考えられない。
【００４８】
より包括的にはＡＬＤシステム２００は、１つ又は複数の小さい基板（例えば各基板の直径は１００ｍｍ〜３００ｍｍである）のバッチ、及び１つ又は複数の大きい基板、例えば寸法が１．２ｍ四方までのガラス基板等のシリコン化合物のバッチを処理するように操作可能である。ＡＬＤ堆積プロセスは真空圧力に維持した真空チャンバ内において１秒未満の単層サイクル時間にて基板を用いて実施される。概して、ＡＬＤプロセスは各表面分子が前駆分子と反応したら、反応が止まるような自己制御式反応である。結果としてシステム２００は、層厚を実際に測定する必要なく正確な層厚の制御をもたらし、無人（unattended）バッチサイクルにおいて約２〜１０００の単層の付着を繰り返すことにより基板のバッチを同時に処理するように操作される。さらに、ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族及びＩＩＩ−Ｎ族の材料の素子単層を、シリコン基板若しくは非シリコン基板上に、又はシリコン基板若しくは非シリコン基板上に若しくは先に付着された単層上に、他のＩＩＩ−Ｖ族、ＩＩ−ＶＩ族及びＩＩＩ−Ｎ族の材料と組み合わせた若しくはＺｎＯＳ（ＺｎＯとＺｎＳとの組合せ）等の他の材料と組み合わせたＩＩＩ−Ｖ族、ＩＩ−ＶＩ族及びＩＩＩ−Ｎ族の材料を含む先に付着された非シリコン単層上に堆積させるのに適したＡＬＤ前駆材料が利用可能である。
【００４９】
５．３  ドメインマッチングエピタキシー（ＤＭＥ）及び核生成層
本発明の更なる態様によれば、層堆積の反応温度がヘテロエピタキシャル成長を誘導するのに適した温度に従来関連するものよりも十分低くても、新たに付着された堆積層における単結晶成長が誘導されるように、特定の堆積層の材料を基板及び／又は先に付着され
た堆積層に整合させる。より具体的には、材料層は、ドメイン又は主な結晶格子面の整合が主な格子の結晶格子面の整数倍にて起こる材料の組合せを選択することにより、結晶格子の不整合が大きい基板上にて薄膜をエピタキシャル成長させるドメインマッチングエピタキシーを利用するように適合させる。
【００５０】
本発明による１つの特定の非限定的な例の実施形態では、ＡｌＮ緩衝層又は核生成層がＳｉ（１１１）結晶格子面が露出した実質的に単結晶のシリコン基板上に堆積される。ＡｌＮ堆積は、反応温度が４００℃未満のＡＬＤ堆積プロセスによるものである。本例の実施形態では、ドメインマッチングエピタキシーは、各第４のシリコン（２２０）面が各第５の窒化アルミニウム（２１−１−０）面に実質的に整合する格子間隔を有すること、及び単結晶成長を格子間隔が実質的に整合している各点にて誘導することを規定する（dictates）。換言すると、材料層の組合せによって、格子点の数が限られたものであっても、小さい格子間隔の不整合をもたらすことができる場合、格子間隔の不整合が小さい点にて単結晶核生成の可能性が増大し、核生成することで、更なる単結晶成長の可能性が増大する。
【００５１】
ＡｌＮ／Ｓｉ界面の具体例では、この整合は各第４のシリコン（２２０）面が各第５の窒化アルミニウム（２１−１−０）面に整合していることから、４／５整合と呼ばれる。本発明による別の非限定的な例の実施形態では、ＡＬＤを用いて、ＴｉＮ／Ｓｉ界面の３／４整合に起因して窒化チタン核生成層をシリコン上に付着させる。本発明の更なる非限定的な実施形態では、ＤＭＥは、基板と核生成層との間のＤＭＥ整合を伴うことなく核生成層をデバイス層に整合させるのに使用可能である。１つの特定の非限定的な実施形態では、酸化イットリウム（Ｙ２Ｏ３）の核生成層を低温ＡＬＤ堆積プロセスによりＳｉ（１１１）基板上に堆積させ、酸化亜鉛（ＺｎＯ２）の層を酸化イットリウム層の上に付着させる。具体例のＺｎＯ２／Ｙ２Ｏ３界面では、この整合は各第７の酸化亜鉛（１１２−０）面が各第６の酸化イットリウム（４４−０）面との格子間隔整合を有することから、７／６整合である。
【００５２】
本発明の更なる態様によれば、８０℃〜４００℃と低い反応温度を用いて、異種材料間のＣＴＥ不整合により誘導される熱応力を最小限に抑える。さらに堆積膜層は特定の順で付着され、層は異種材料又は結晶構造界面でのＣＴＥ不整合の通常有害な影響を最小限に抑えるのに特定の材料組成にて形成されている。
【００５３】
図３を参照して、本発明の１つの例の非限定的な実施形態では、ＡｌＮを含む核生成層又は境界層６２０を、多重単層ＡＬＤ堆積プロセスを用いてＡＬＤチャンバ２１０内の実質的に単結晶のシリコンウエハ基板６３０のＳｉ（１１１）原子面上に堆積させる。本例では、ＡｌＮの各単層を、第１の前駆体であるトリメチルアルミニウム（ＴＭＡ）をＳｉ基板の露出表面と反応させることにより付着させる。代替的には第１の前駆体はＴＤＭＡＡ、又は任意の他の金属有機Ａｌ前駆体、又はハロゲン化Ａｌ前駆体を含み得る。次いで第１の前駆体を反応チャンバから追い出し、第２の前駆体を露出した基板表面と反応させる。第２の前駆体はアンモニア（ＮＨ３）、（Ｎ２Ｈ２）、Ｎ２、Ｎ２−Ｈ２等比混合物、単原子窒素、又は単原子水素、又は単原子窒素と単原子水素との任意の組合せ、又は任意の他の窒素若しくは水素を含有する共反応物である。第２の反応が完了した後、第２の前駆体を反応チャンバから追い出し、窒化アルミニウム（ＡｌＮ）の第１の単層を形成する。代替的には、窒化アルミニウム（ＡｌＮ）の単層を、ＰＥＡＬＤプロセスを用いてシリコン上に成長させることができる。１つの非限定的な実施形態では、境界層の厚さは１
０ｎｍ〜１０００ｎｍである。
【００５４】
上記のように、ＡｌＮ核生成層は、各材料の格子面の整数倍が材料界面の境界を通して同等となるようにシリコンに整合させたドメインである。特に、Ｓｉ（１１１）基板（ａ＝３．８９Å）上に堆積されたＡｌＮの核生成層（ａ＝３．１１Å）は５／４積分整合（5-to-4 integral matching）を有する。結果として、ミスフィット転位の規則的配置構造がＡｌＮにおける第１の単層内で核生成する。ミスフィット転位は格子不整合を調整するように各第５の格子面で起こり、積分ドメインの登録がＡｌＮ層における単結晶成長を始めるのに必要な張力緩和をもたらす。
【００５６】
これより図８を参照して、本発明による１つの非限定的な例のデバイス構造９００は、４００℃未満の反応温度を用いてＳｉ基板のＳｉ（１１１）面上にＡｌＮ核生成層９１０が堆積されたシリコン基板９０５を備えている。このデバイス９００は、４００℃未満の反応温度を用いてＡｌＮ核生成層９１０上に堆積されたＧａＮデバイス層９１５を更に備えている。本例では、ＡｌＮ層の厚さは１０ｎｍ〜１０００ｎｍの範囲であり、デバイス層の厚さは１００ｎｍ〜３０００ｎｍの範囲である。
【００５７】
図３を参照して、本発明による別の非限定的な例のデバイス構造６００は、４００℃未満の反応温度を用いてＳｉ基板のＳｉ（１１１）面上にＡｌＮ核生成層６２０が堆積されたシリコン基板６３０を備えている。４００℃未満の反応温度を用いて、遷移層６１５が核生成層６２０とＧａＮデバイス層６１０との間に核生成層６２０上へと堆積され、ＧａＮを含むデバイス層６１０が遷移層６１５上へと堆積される。
【００５８】
遷移層６１５は４００℃未満の反応温度を用いるＡＬＤ堆積法によりＡｌＮ核生成層へと堆積されたＡｌｘＧａ１−ｘＮ化合物を含む少なくとも１つの層を備えている。特に少なくとも１つの遷移層は、核生成層６２０よりもＧａＮ層のヘテロエピタキシャル成長を誘導するのに適した少なくとも１つの特性を有する材料を含む。より具体的には、核生成層の材料組成は、核生成材料（ＡｌＮ）とデバイス材料（ＧａＮ）との間のＣＴＥ不整合若しくは結晶格子間隔不整合のいずれか、又はその両方を低減するように選択される。別の非限定的な例の実施形態では、遷移層６１５は、異なるＡｌｘＧａ１−ｘＮ組成をそれぞれ含む複数の異なる材料層を備え、この組成は、最上部の遷移層材料がＧａＮ層６１０のヘテロエピタキシャル成長に最も適した鋳型をもたらすように、ほぼＡｌＮからほぼＧａＮへと連続的に変化している。
【００５９】
５．４  レーザアニーリング
これより図４を参照して、ＡＬＤ反応チャンバに組み込まれた１つの非限定的な例のレーザアニーリングシステム３００の概略図が示されている。レーザアニーリングシステムはホットチャック又は基板支持体３６４に連結されている直線又は回転移動台３６２を備えている。基板支持体は上記のＡＬＤチャンバ２１０内にある。回転移動台３６２は、固定されたレーザアニーリングビームに対して基板を動かすことが可能であれば、ＡＬＤ反応チャンバの内側にあっても又は外側にあってもよい。より包括的にはレーザアニーリングビームと基板との間での相対的な動きをもたらす任意のデバイスが本発明から逸脱せずに使用可能である。基板支持体３６４及びコーティング基板３６６がＡＬＤチャンバ内に収容され、移動台３６２の動きに応じて同時に移動可能である。代替的には基板だけが移動台３６４により動くように、移動台３６２を基板支持体３６４と基板３６６との間に配する。移動台はレーザアニーリング操作中に移動台３６２及び他のシステムを制御する電子制御装置３０２により制御される。
【００６０】
１つの非限定的な例の実施形態では、基板がレーザビームに対して移動することで、固定レーザビーム３２４が基板３６６に指向される。他の実施形態では、基板は固定されており、レーザビームが基板表面の上に走査される。レーザアニーリングビームは集束ライン又は線形ビーム又は集束円形ビームを含み得る。線形レーザビーム３２４は、電子制御装置３０２に連通した、レーザ３１０、リモート光学素子（optics）３２０、ＦＡＢレベル光学素子３２２、レーザ放射センサ３３０及び様々な制御素子を備えるシステムにより発生される。
【００６１】
１つの例の実施形態では、光学システムは基板のコーティング表面の直線軸に沿って線
形レーザビーム３２４を正確に集束させる。加えて光学システムは、基板表面を均等に加熱するために線形レーザビームの長さに亘って実質的に均質な光度をもたらす。特に、基板と線形レーザビームとの間での相対的な動きによって基板３６６の領域全体が照射されるように、線形レーザビーム３２４の直線長は基板３６６の或る線寸法を大幅に超える。
【００６２】
別の例の実施形態では、光学システムは、線形レーザビーム３２４を基板のコーティング表面上に指向される点光源（例えば円周ガウスエネルギー分布を有する）へと正確に集束させる。本例では、光学システムは基板の領域全体に亘ってレーザビームを走査させるために一軸又は二軸ラスタ走査を可能にするラスタ走査システムを含む。一実施形態では、移動台が垂線軸に沿って基板を動かしながら、単軸ラスタスキャナは基板の１つの直線軸に対してポイントレーザビームを走査する。いずれにしても基板と点光源レーザビームとの間での相対的な動きによって基板３６６の領域全体が照射される。
【００６３】
非限定的な例の実施形態では、レーザ３１０は、シリコンにより容易に吸収される、例えば３００ｎｍ〜１０００ｎｍの範囲の波長にレーザ放射出力を有する連続波（ＣＷ）レーザであり、１つの例の実施形態では、レーザ３１０は２００ワットのグリーンファイバレーザを含む。非ＣＷレーザ及び非ファイバレーザを含む他のレーザが本発明から逸脱せずに使用可能である。
【００６４】
レーザビームは、表面をアニーリング温度へと加熱することで基板のコーティング表面をアニーリングするように、様々なサブシステムにより制御される。特にレーザ放射を用いて、コーティング層における局所原子緩和を活性化するためにコーティング層（単数又は複数）を熱的に励起する。特定の理論により束縛されるものではないが、出願人らは、コーティング層上に指向されるレーザ放射から得られる熱エネルギーが、ヘテロエピタキシャルコーティング層が従来のＭＯＣＶＤプロセスにより付着された場合に結果として起こり得るような高温ヘテロエピタキシャル成長により通常達成される結晶格子構造に実質的に整合するより好適な結晶格子構造へとコーティング層の原子を再配置させるのに十分高い温度へとコーティング層を加熱すると考えている。しかしながら、基板全体とコーティング層とを同時に加熱及び冷却する従来のＭＯＣＶＤプロセスとは異なり、本発明は、異種材料が熱循環中に異なる速度で伸縮することから、異種材料間で局在化した熱応力を誘導せずにレーザビームから三次元的に離れて急速に消散する局在化した加熱のみをもたらす。その上、当業者であれば、本発明の同じ原理を低い反応温度でホモエピタキシャル成長にも適用可能であることを認識していると考えられる。
【００６５】
本発明は、材料層の実質的にエピタキシャルな結晶格子成長を達成するために、基板上に付着された及び／又は他の堆積層上に付着された材料層をアニーリングするために上記レーザアニーリングシステムを含む。アニーリング温度は約１２００℃〜１５００℃である。このアニーリング温度の期間又は滞留時間（例えばレーザパルスの半値幅期間）は約４００μｓ〜２０００μｓである。レーザエネルギーは約１４０μｍの堆積表面での集束線幅を有する集束直線ビーム（focused beam linear beam）である。直線ビームは最大の走査基板の最大寸法を超える長手方向の長さを有する。レーザエネルギーの波長はシリコンにより容易に吸収されるのが好ましく、その波長には３００ｎｍ〜１０００ｎｍの波長範囲が含まれる。好ましいレーザ波長は約５１５ｎｍ〜５８０ｎｍが中心となる狭いスペクトル出力の緑色である。１つの例の実施形態では、レーザ３１０は５０ワット〜５００ワット、好ましくは２００ワットの連続波（ＣＷ）出力電力にて５３２ｎｍに中心がある狭いスペクトル幅出力のエルビウム及びイッテルビウムファイバレーザを含む。代替的にはレーザ３１０は５３２ｎｍに中心がある狭いスペクトル幅出力のネオジムイットリウムアルミニウムガーネット（Ｎｄ  ＹＡＧ）レーザを含み得る。
【００６６】
レーザビームは、基板のコーティング面をアニーリング温度に急速加熱することによりアニールするように、様々なサブシステムによって制御される。特に、レーザ放射は、コーティング層の結晶構造において局所原子緩和を熱的に活性化するために、基板コーティング面、特にコーティング面の上に付着された堆積層を熱的に励起する。特定の理論によって拘束されないが、本出願人らは、堆積層上に指向されるレーザ放射からもたらされる
熱エネルギーが、堆積材料の原子が、ヘテロエピタキシャルコーティング層が９００℃を超える温度で従来のＭＯＣＶＤプロセスにより付着されるときにもたらされ得るような高温ヘテロエピタキシャル成長によって通常達成される結晶格子構造と実質的に整合する、より適切な結晶格子構造に再配置することができるように、堆積層を十分高い温度に加熱すると考える。
【００６７】
図５ａを参照すると、上述したレーザアニーリングビームによって照射されるコーティング面の℃の単位の温度が、光学温度検知装置によって求められるようにミリ秒での時間に対してプロットされている。プロットされた実施例では、コーティング面と接触するレーザビーム放射の滞留時間は８００μ秒であり、ビーム幅は１４０μｍであり、初期ウエハ又は基板温度は、本例では４００℃であるＡＬＤ反応温度におよそ等しい。プロットにより、レーザ照射領域の温度が約１３５０℃（４１４）まで急上昇し、滞留時間がおよそ０．８ミリ秒であり、またビーム幅がおよそ１４０ｕｍ幅のラインフォーカスである場合、その後、１０ミリ秒以内に６００℃（４１６）未満まで再び冷却されることがわかる。
【００６８】
上述のように、レーザアニーリング工程は、成長プロセスのどこにでも、例えば核生成層の形成中若しくは形成後、ＧａＮ層の成長中若しくは成長後、又は膜構造全体の単一の後アニーリングとして組み込むことができる。さらにレーザアニール工程を図４に示されるようにｉｎ  ｓｉｔｕにて行ってもよく、又はレーザアニーリング工程を別個のレーザアニーリングシステムにおいてｅｘ  ｓｉｔｕにて、若しくはｉｎ  ｓｉｔｕレーザアニーリング工程とｅｘ  ｓｉｔｕレーザアニーリング工程とを組み合わせて行ってもよい。
【００６９】
更に図４を参照して、ｉｎ  ｓｉｔｕレーザアニーリングシステム３００は、コーティング表面からの熱放出をモニタリングするとともにスペクトル放出パターンを処理することで、レーザアニーリングの際のコーティング表面での温度を求めるために任意に配された、光検出器３５２と関連の結像光学素子３５０とを更に備えている。代替的には、光検出器３５２は、レーザアニーリングシステムを較正するために使用した後に取り外してもよい。電子制御装置３０２と電気連通しているカメラシステム３４０が基板のアニーリングをモニタリングするのに任意に配されており、カメラシステム３４０はアニーリング工程中のピーク表面温度を求めるのに使用可能である。さらに電子制御装置３０２を、ピークアニーリング温度４１４を増減させる及び／又はそうでなければ温度プロファイルの形状を変えるために、初期基板温度及びコーティング材料に応じて滞留時間を変えることができる様々なアニーリングレシピ（recipes）にてプログラミングすることができる。
【００７０】
これより図５ｂを参照して、サーモグラフ６６０は基板とレーザビームとの間で相対的な速度にてレーザビーム６８０によって照射される基板６７５の温度を示すものである。より濃い色がより高い温度に関連しており、サーモグラフから、基板の厚さ全体を顕著に加熱することなく、熱エネルギーがビーム衝突点から基板へと急速に消散することが実証される。プロット６６０から、コーティング表面に近接する小領域のみがアニーリング温度に達するが、基板の厚みの大部分の温度はレーザアニーリングビームによる影響を実質的に受けないことが明らかに実証される。
【００７１】
５．５  熱応力分析
本発明の重要な利点の一つは、基板全体を加熱することなく成長表面にてエナジェティクス（energetics）を制御するという固有の能力である。レーザスパイクアニーリングプロセスによって、基板全体を加熱せずにエピタキシャル成長モードを活性化させるために
、表面温度を局所的に非常に高い値に上昇させることができる。その一方で、周辺の膜及び基板は低温に保たれるため、熱エネルギーが基板及びコーティング層のより低温の領域に急速に消散することから、残留熱応力は低くなる。
【００７２】
特に、上記レーザアニーリング及び従来技術のＭＯＣＶＤにより成長された膜の相対応力は等式１〜等式３を考慮して比較される。下記に挙げられる結果から分かるように、本発明によって、ＧａＮデバイス層を、従来技術において知られるものより低い残留応力、及びそれに伴いより厚いＧａＮ膜にてシリコン基板上に成長させることが可能となる。
【００７３】
等式１はＳｉ基板上で成長するＧａＮ膜の残留熱応力σを推定するものである。核生成層は無視し、下記のように記載される。
【数１】
0006419194.tif 000006
【００７４】
等式１中、Δα＝２．２２×１０−６Ｋ−１はＧａＮとＳｉとの熱膨張係数の差であり、ＴＤＥＰは堆積温度であり、ＴＲＴ＝２５℃は室温であり、ＥＧａＮ＝２００ＧＰａはヤング率であり、ＶＧａＮ＝０．２４はポアソン比である。
【００７５】
等式１を用いて、１０５０℃のＭＯＣＶＤ反応温度に関するσ＝６００ＭＰａに対する２５０℃のＡＬＤ反応温度に関するσ＝１３０ＭＰａという熱応力についての値が予測され、２５０℃の反応温度を用いると残留応力が約４．５倍小さくなることを考慮すると、それらの値は反応温度におおよそ対応するものである。
【００７６】
この応力によって、下記等式２により与えられる曲率半径にてＳｉウエハにボウが生じる。
【数２】
0006419194.tif 000007
【００７７】
この式中、ＭＳｉ＝２２９はＳｉウエハの二軸弾性率（biaxial modulus）であり、ｈＳｉ＝７２５ｕｍは標準的な２００ｍｍ径のウエハの厚さであり、ｈＧａＮはＧａＮ膜の厚さである。大きい曲率半径については、直径ＤのウエハのボウＢが下記等式３により与えられる。
【数３】
0006419194.tif 000008
【００７８】
図６では、２つの堆積温度についてのＧａＮの厚さに応じた２００ｍｍのウエハのボウを示している。ウエハの変形はＧａＮにおける熱応力に起因して起こる。２００ｍｍのＳｉウエハの最大許容ボウ７１０についての業界規格は１００ｕｍである。この規格はウエハを大量生産へと組み込まれる自動ウエハ処理システムに使用するのに要求されるものである。図６を参照して、この量のウエハのボウを生じるＧａＮ膜の厚さが２５０℃の堆積７２０では３．０ｕｍであり、１０５０℃の堆積７３０では０．６ｕｍであることを見出している。この情報を与える別の方法は下記のものである：上記のＡＬＤ堆積プロセスにより２５０℃にてＳｉウエハ上に堆積された３ｕｍの膜が１００ｕｍ反るのに対し、ＭＯＣＶＤを用いてＳｉウエハ上に堆積された同じ膜は５００ｕｍ反る。予測されるように、より低い温度の堆積プロセスがより厚いＧａＮ基板を成長させるのに好ましい。
【００７９】
これには、ＭＯＣＶＤ堆積のために膜に通常堆積される応力補償層の影響は含まれていない。そのため本発明の１つの利点によれば、応力補償層は必要とされない。
【００８０】
５．６  垂直デバイスについてのＳｉ基板からのＧａＮの剥離
これより図７及び図９を参照して、本発明の更なる実施形態の概略図には、ＧａＮデバイス層８１０と、対向するＡｌＮ核生成層８２０と８２２との間に配された窒化ホウ素（ＢＮ）剥離層８５０とを備える剥離層アセンブリ８００が含まれている。特に剥離層８５０は、上部の層８２２、８１５及び８１０がＳｉ（１１１）基板から剥離するように設けられており、それにより垂直構成の高電圧デバイスに使用するためのＧａＮデバイス層を作製することができる。１つの非限定的な例の実施形態では、本発明による垂直デバイス構成１０００は、約１０００ボルトを超える降伏電圧をもたらすために、層厚Ｔが約３μｍを超えるＧａＮデバイス層１００５を備えている。このデバイスはデバイス層の上面にてガラス基板１０１０等に付着している。基板１０１０はＧａＮデバイス層が成長する基板ではない。ソース１０１５とゲート１０２０とが、例えばレーザによってガラス基板１０１０を通過させることで能動層（図示せず）に電気接続されている。ドレイン１０２５は能動デバイス（図示せず）に電気接続するためにＧａＮ基板の下面上に配されている。
【００８１】
高電圧垂直デバイス１０００のためにより厚いＧａＮデバイス層１００５を作製するには、成長が行なわれる／行われたＳｉ基板からＧａＮ膜を剥離することが望ましい。従来の技法は、ＧａＮデバイス層８１０をキャリア層に付着することと、背面Ｓｉウエハを化学的に又は機械的にエッチングして除くこととを含む。
【００８２】
本発明によれば、窒化ホウ素（ＢＮ）剥離層８５０が、上記のように堆積されたＡｌＮを含む下部核生成層８２０上に堆積されている。特にＢＮ剥離層８５０は六方相の結晶格子構造を有し、ここでのｃ軸に沿った結合は弱いファンデルワールス型の結合である（黒鉛と同様である）。これによりｈ−ＢＮ剥離層８５０を機械的に開裂することが容易となる。剥離層８５０はＧａＮエピタキシャル成長の質を損なわずに構造８００へと組み込まれる。特に、ＤＭＥはｈ−ＢＮ剥離層をＡｌＮ核生成層８２０と８２２との間の格子不整合を調整するようにＢＮ／ＡｌＮ界面８４７にてＡｌＮ核生成層に適合させる。ＡｌＮとＢＮとは原子的にシャープな界面を形成することから、本質的に不相溶性である。ｈ−ＢＮの格子間隔はａ＝２．５Åである。したがってＳｉ−ＡｌＮ界面８４５、ＡｌＮ−ＢＮ界面８４７、及びＢＮ−ＡｌＮ界面８４９という格子不整合の大きい３つの界面が存在する。しかしながら、ＢＮ／ＡｌＮ不整合は、ＡｌＮ／Ｓｉの場合と全く同じように４／５のほぼ完全な整数比であり、界面８４７と８４９とのそれぞれでのＤＥＭ整合が各界面での単結晶成長の開始を支持する。
【００８３】
本発明の堆積方法は、ＤＥＭを整合させた材料層及び１つ又は複数のレーザアニーリングサイクルと組み合わせたＡＬＤ堆積技法を用いて、薄い結晶性のＡｌＮ核生成層８２０をＳｉ（１１１）基板８３０上に成長させた後、薄い結晶性のｈ−ＢＮ剥離層８５０をＡｌＮ核生成層８２０上に成長させることを含む。次いで、第２の薄い結晶性のＡｌＮ核生成層８２２を剥離層８５０上に成長させ、続いてＡｌｘＧａ１−ｘＮ遷移層をＡｌＮ核生成層８２２上に成長させた後、ＧａＮデバイス層８１０を遷移層８１５上に成長させる。特に、最上部のＧａＮ層は厚さが約２μｍ〜１０μｍの範囲となるように垂直構成用途に適した厚さまで成長させる。
【００８４】
適切にパターニングしたら、最上部のＧａＮデバイス層８１１をキャリア（例えば図９に示される１０１０）と接着させ、ＢＮ剥離層８５０を開裂させることによりＳｉ基板８３０を剥離する。その後、残存するＡｌＮ層８２２をエッチングして除き、電気接点（例えば図９に示される１０２５）を遷移層８１５上に形成することで、垂直デバイスを作製する。
【００８５】
当業者によって、本発明は、好ましい実施形態に関して上述されているが、それに限定されないということも理解されよう。上述した発明の様々な特徴及び態様は、個別に又は合わせて使用することができる。さらに本発明は特定の環境における実施に関して、また特定の用途について（例えばＧａＮデバイス層のシリコン基板上でのヘテロエピタキシャル成長について）記載されているが、当業者であれば、本発明の有用性がそれには限定されず、高い反応温度の有害な影響を避けるために、低温ＡＬＤ堆積プロセスを用いて低温膜層をヘテロエピタキシャル又はホモエピタキシャル成長にて成長させ、様々なデバイス層をシリコン基板上に形成することが望ましいあらゆる環境及び実施において本発明を有益に利用することができることを認識していると考えられる。したがって、後述する特許請求の範囲は、本明細書に開示したような本発明の全範囲及び趣旨に鑑みて解釈されるべきである。
【図１ａ】
0006419194.tif 000009
【図１ｂ】
0006419194.tif 000010
【図２】
0006419194.tif 000011
【図３】
0006419194.tif 000012
【図４】
0006419194.tif 000013
【図５ａ】
0006419194.tif 000014
【図５ｂ】
0006419194.tif 000015
【図６】
0006419194.tif 000016
【図７】
0006419194.tif 000017
【図８】
0006419194.tif 000018
【図９】
0006419194.tif 000019