(57)【特許請求の範囲】
【請求項１】
正極端子から交流端子へ直列接続される第１及び第２スイッチング素子と、
前記交流端子から負極端子へ直列接続される第３及び第４スイッチング素子と、
正極端子から負極端子へ直列接続される第１及び第２コンデンサと、
前記第１コンデンサと前記第２コンデンサの接続点である中性点に接続される第１アノード端子及び前記第１スイッチング素子と前記第２スイッチング素子の接続点に接続される第１カソード端子を有する第１ダイオード素子と、
前記第３スイッチング素子と前記第４スイッチング素子の接続点に接続される第２アノード端子と前記中性点に接続される第２カソード端子を有する第２ダイオード素子と、を備え、
前記第１スイッチング素子のコレクタ電極に接続される第１コレクタ端子及び前記第２スイッチング素子のエミッタ電極に接続される第２エミッタ端子は第１の直線上に配置され、
前記第３スイッチング素子のコレクタ電極に接続される第３コレクタ端子及び前記第４スイッチング素子のエミッタ電極に接続される第４エミッタ端子は前記第１の直線に平行な第２の直線上に配置され、
前記第１スイッチング素子と前記第４スイッチング素子の間に、前記第１ダイオード素子と前記第２ダイオード素子が配置される
ことを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置であって、
前記第１スイッチング素子のエミッタ電極に接続される第１エミッタ端子及び前記第２スイッチング素子のコレクタ電極に接続される第２コレクタ端子は前記第１の直線上に配置され、
前記第３スイッチング素子のエミッタ電極に接続される第３エミッタ端子及び前記第４スイッチング素子のコレクタ電極に接続される第４コレクタ端子は前記第２の直線上に配置される
ことを特徴とする電力変換装置。
【請求項３】
請求項１に記載の電力変換装置であって、
前記第１スイッチング素子のエミッタ電極及び前記第２スイッチング素子のコレクタ電極に接続される第１中間端子は前記第１の直線上に配置され、
前記第３スイッチング素子のエミッタ電極及び前記第４スイッチング素子のコレクタ電極に接続される第２中間端子は前記第２の直線上に配置される
ことを特徴とする電力変換装置。
【請求項４】
請求項１に記載の電力変換装置であって、
前記第１ダイオード素子の前記第１アノード端子及び前記第１カソード端子は、前記第１の直線に隣接する平行な第３の直線上に配置され、
前記第２ダイオード素子の前記第２アノード端子及び前記第２カソード端子は、前記第２の直線に隣接する平行な第４の直線上に配置される
ことを特徴とする電力変換装置。
【請求項５】
請求項１に記載の電力変換装置であって、
前記第１スイッチング素子の前記第１コレクタ端子、前記第１ダイオード素子の前記第１アノード端子、前記第２ダイオード素子の前記第２カソード端子、及び前記第４スイッチング素子の前記第４エミッタ端子は、前記第１の直線に垂直な第５の直線上に配置され、
前記第１スイッチング素子の第１エミッタ端子、前記第１ダイオード素子の前記第１カソード端子、前記第２ダイオード素子の前記第２アノード端子、及び前記第４スイッチング素子の第４コレクタ端子は、前記第１の直線に垂直な第６の直線上に配置される
ことを特徴とする電力変換装置。
【請求項６】
請求項１に記載の電力変換装置であって、
前記第１ダイオード素子の前記第１アノード端子と前記第２ダイオード素子の前記第２カソード端子は、一体成形される
ことを特徴とする電力変換装置。
【請求項７】
請求項１に記載の電力変換装置であって、
前記第１ダイオード素子の前記第１アノード端子及び前記第２ダイオード素子の前記第２カソード端子に接続される板状の導体である中性点端子と、
前記第１スイッチング素子の第１エミッタ端子、前記第２スイッチング素子の第２コレクタ端子、及び第１ダイオード素子の前記第１カソード端子に接続される板状の第１導体と、
前記第３スイッチング素子の第３エミッタ端子、前記第４スイッチング素子の第４コレクタ端子、及び第２ダイオード素子の前記第２アノード端子に接続される板状の第２導体と、を備え、
前記正極端子は、
前記第１スイッチング素子の前記第１コレクタ端子に接続される板状の導体であり、
前記負極端子は、
前記第４スイッチング素子の前記第４エミッタ端子に接続される板状の導体であり、
前記交流端子は、
前記第２スイッチング素子の前記第２エミッタ端子、及び前記第３スイッチング素子の前記第３コレクタ端子に接続される板状の導体を有する
ことを特徴とする電力変換装置。
【請求項８】
請求項７に記載の電力変換装置であって、
前記正極端子、前記中性点端子、前記負極端子、前記第１導体、前記第２導体、前記交流端子の板状の導体は、第１の平面上に配置される
ことを特徴とする電力変換装置。
【請求項９】
請求項７に記載の電力変換装置であって、
前記交流端子の一部は、
Ｌ曲げされた板状の２つの導体を有し、
前記正極端子、前記中性点端子、前記負極端子、前記第１導体、前記第２導体、前記交流端子のＬ曲げされた板状の２つの導体は、第１の平面上に配置され、
前記交流端子の他部の板状の導体は、
前記第１の平面に平行な第２の平面上に配置され、前記第１導体及び前記第２導体を覆う
ことを特徴とする電力変換装置。
【請求項１０】
請求項１に記載の電力変換装置であって、
前記第２スイッチング素子と前記第３スイッチング素子の間に配置され、前記第１〜第４スイッチング素子のゲート電極にそれぞれ印加するゲート電圧をオン／オフするゲートドライバを備える
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベル電力変換装置に関する。
【背景技術】
【０００２】
一般に、交流電圧を直流電圧に変換するコンバータや直流電圧を交流電圧に変換するインバータなどの電力変換装置は、系統電源を用いて交流電動機を可変速駆動する目的で使用されている。電力変換装置の回路方式として、２レベル電力変換回路やより変換効率の良いマルチレベル電力変換回路がある。特に、中容量及び大容量の分野では、３レベル電力変換回路が実用化されている。２レベル電力変換回路では、正極と負極の２段階の電位を出力するために２直列に接続されたパワー半導体素子を必要とするが、３レベル電力変換回路では、正極と中性点と負極の３段階の電位を出力するために４直列に接続されたパワー半導体素子に加え、中性点クランプダイオードが必要となるため、主回路構成が複雑化する。
【０００３】
このような３レベル電力変換回路において、装置をより小型化するためには、パワー半導体素子のスイッチング速度をより高速にして損失を低減する手段が取られる。しかしながら、各パワー半導体素子間を接続する配線に寄生インダクタンスが存在する場合、スイッチング時にパワー半導体素子の端子間に大きなサージ電圧が発生してしまう。このサージ電圧がパワー半導体素子の安全動作領域を超えた場合、パワー半導体素子は破壊してしまう。
【０００４】
このサージ電圧を低減するために、複数の配線板を積層状に構成した積層配線板を用いて各パワー半導体素子間を接続することで、配線の寄生インダクタンスを低減させる方法が知られている（例えば、特許文献１参照）。特許文献１では、複数のスイッチング素子を直線上に配列し、複数のダイオード素子を前記スイッチング素子の配列方向と直交する方向に離間させて配置することで、それらの半導体素子間を接続する配線の寄生インダクタンスを低減し、かつ、配線形態を簡略化している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１６０２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載されるような３レベル電力変換装置では、正極、中性点、負極を供給する直流端子から遠ざかる方向へ複数のスイッチング素子が直線上に配列するため、３レベル電力変換回路を形成するための積層配線板は少なくとも３層の配線板を必要とする。また、３層の配線板の内、直流端子から最も遠い位置にあるスイッチング素子に接続する配線板と、中性点クランプダイオードに接続する配線板がスイッチング素子の配列方向へ長くなるため、配線板の抵抗成分による発熱が大きくなってしまう。この発熱を低減するためには、配線板の幅を大きくするか、積極的に配線板を冷却する手段が必要となる。これにより、３レベル電力変換装置の寸法が大きくなってしまう。
【０００７】
本発明の目的は、抵抗成分による発熱を抑制しつつ、小型化することができる３レベル電力変換装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、正極端子から交流端子へ直列接続される第１及び第２スイッチング素子と、前記交流端子から負極端子へ直列接続される第３及び第４スイッチング素子と、正極端子から負極端子へ直列接続される第１及び第２コンデンサと、前記第１コンデンサと前記第２コンデンサの接続点である中性点に接続される第１アノード端子及び前記第１スイッチング素子と前記第２スイッチング素子の接続点に接続される第１カソード端子を有する第１ダイオード素子と、前記第３スイッチング素子と前記第４スイッチング素子の接続点に接続される第２アノード端子と前記中性点に接続される第２カソード端子を有する第２ダイオード素子と、を備える。
【０００９】
前記第１スイッチング素子のコレクタ電極に接続される第１コレクタ端子及び前記第２スイッチング素子のエミッタ電極に接続される第２エミッタ端子は第１の直線上に配置され、前記第３スイッチング素子のコレクタ電極に接続される第３コレクタ端子及び前記第４スイッチング素子のエミッタ電極に接続される第４エミッタ端子は前記第１の直線に平行な第２の直線上に配置され、前記第１スイッチング素子と前記第４スイッチング素子の間に、前記第１ダイオード素子と前記第２ダイオード素子が配置される。
【発明の効果】
【００１０】
本発明によれば、抵抗成分による発熱を抑制しつつ、小型化することができることができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態の３レベル電力変換装置に搭載される３レベル電力変換回路の回路図を示す図である。
【図２Ａ】３レベル電力変換回路におけるモード１の電流経路を示す図である。
【図２Ｂ】３レベル電力変換回路におけるモード２の電流経路を示す図である。
【図２Ｃ】３レベル電力変換回路におけるモード３の電流経路を示す図である。
【図２Ｄ】３レベル電力変換回路におけるモード４の電流経路を示す図である。
【図２Ｅ】３レベル電力変換回路におけるモード５の電流経路を示す図である。
【図２Ｆ】３レベル電力変換回路におけるモード６の電流経路を示す図である。
【図３Ａ】モード１からモード２へ転換した際の電流変化を示す図である。
【図３Ｂ】モード２からモード３へ転換した際の電流変化を示す図である。
【図３Ｃ】モード４からモード５へ転換した際の電流変化を示す図である。
【図３Ｄ】モード５からモード６へ転換した際の電流変化を示す図である。
【図４】本発明の第１実施形態のパワーモジュールユニットの構成図を示す図である。
【図５】本発明の第２実施形態のパワーモジュールユニットの構成図を示す図である。
【図６】本発明の第３実施形態のパワーモジュールユニットの構成図を示す図である。
【図７】本発明の第４実施形態のパワーモジュールユニットの構成図を示す図である。
【図８】本発明の第５実施形態のパワーモジュールユニットの構成図を示す図である。
【図９】本発明の第３実施形態における接続導体の構成図を示す図である。
【図１０Ａ】本発明の第３実施形態における接続導体の第１階層の構成図を示す図である。
【図１０Ｂ】本発明の第３実施形態における接続導体の第２階層の構成図を示す図である。
【図１１】第１実施形態のパワーモジュールユニットの応用例を示す図である。
【発明を実施するための形態】
【００１２】
以下、図面を用いて、本発明の第１〜第５の実施形態による３レベル電力変換装置の構成及び作用効果を説明する。なお、各図において、同一符号は同一部分を示す。
【００１３】
（第1実施形態）
図１は、本発明の実施形態の３レベル電力変換装置に搭載される３レベル電力変換回路の回路図を示す。
【００１４】
３レベル電力変換回路１００は、パワーモジュールユニット１１０とコンデンサユニット１２０で構成される。
【００１５】
パワーモジュールユニット１１０は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）に代表されるスイッチング素子と逆並列接続されたダイオード素子とから成る第１スイッチング素子１、第２スイッチング素子２、第３スイッチング素子３、第４スイッチング素子４と、第１ダイオード素子５、第２ダイオード素子６と、で構成される。
【００１６】
直流電源の正極端子（Ｐ）３１から負極端子（Ｎ）３３に向けて、第１スイッチング素子１、第２スイッチング素子２、第３スイッチング素子３、第４スイッチング素子４が、この順で直列接続される。
【００１７】
換言すると、第１スイッチング素子１及び第２スイッチング素子２は、正極端子（Ｐ）３１から交流端子（ＡＣ）３４へこの順で直列接続される。また、第３スイッチング素子３及び第４スイッチング素子４は、交流端子（ＡＣ）３４から負極端子負極端子（Ｎ）３３へこの順で直列接続される。
【００１８】
正極端子（Ｐ）３１と第１スイッチング素子１の第１端子１ａ（コレクタ端子）とは接続導体１１で接続される。第１スイッチング素子１の第２端子１ｂ（エミッタ端子）と第２スイッチング素子２の第１端子２ａ（コレクタ端子）とは接続導体１２で接続される。第２スイッチング素子２の第２端子２ｂ（エミッタ端子）と第３スイッチング素子３の第１端子３ａ（コレクタ端子）とは接続導体１３で接続される。第３スイッチング素子３の第２端子３ｂ（エミッタ端子）と第４スイッチング素子４の第１端子４ａ（コレクタ端子）とは接続導体１４で接続される。第４スイッチング素子４の第２端子４ｂ（エミッタ端子）と負極端子（Ｎ）３３とは接続導体１５で接続される。接続導体１３には交流端子（ＡＣ）３４が設けられる。
【００１９】
中性点端子（Ｃ）３２と第１ダイオード素子５のアノード端子５ａと第２ダイオード素子６のカソード端子６ｂとは接続導体１６で接続される。第１ダイオード素子５のカソード端子５ｂは接続導体１２に接続される。第２ダイオード素子６のアノード端子６ａは接続導体１４に接続される。
【００２０】
換言すれば、第１ダイオード素子５は、第１コンデンサ群２１（第１コンデンサ）と第２コンデンサ群２２（第２コンデンサ）の接続点である中性点（Ｃ）３２に接続される第１アノード端子５ａ及び第１スイッチング素子１と第２スイッチング素子２の接続点に接続される第１カソード端子５ｂを有する。
【００２１】
また、第２ダイオード素子６は、第３スイッチング素子３と第４スイッチング素子４の接続点に接続される第２アノード端子６ａと中性点（Ｃ）３２に接続される第２カソード端子６ｂを有する。
【００２２】
コンデンサユニット１２０は、正極端子（Ｐ）３１と中性点端子（Ｃ）３２の間に接続される第１コンデンサ群２１と、中性点端子（Ｃ）３２と負極端子（Ｎ）３３との間に接続される第２コンデンサ群２２と、で構成される。
【００２３】
換言すれば、第１コンデンサ群２１（第１コンデンサ）及び第２コンデンサ群２２（第２コンデンサ）は、正極端子（Ｐ）３１から負極端子（Ｎ）３３へこの順で直列接続される。
【００２４】
図２Ａ〜図２Ｆは、３レベル電力変換回路１００における６つのモードでの電流経路を示す。図２Ａ〜図２Ｃは、交流端子（ＡＣ）３４に流れる電流が正の場合における各モード（モード１〜３）を示し、図２Ｄ〜図２Ｆは、交流端子（ＡＣ）３４に流れる電流が負の場合における各モード（モード４〜６）を示す。
【００２５】
図２Ａはモード１の電流経路であり、交流端子（ＡＣ）３４に流れる電流が正の場合において、第１スイッチング素子１と第２スイッチング素子２がＯＮし、第３スイッチング素子３と第４スイッチング素子４がＯＦＦした状態を示す。電流は、正極端子（Ｐ）３１、第１スイッチング素子１のＩＧＢＴ１ｓ、第２スイッチング素子２のＩＧＢＴ２ｓ、交流端子（ＡＣ）３４の経路（ｉ）で流れる。
【００２６】
図２Ｂはモード２の電流経路であり、交流端子（ＡＣ）３４に流れる電流が正の場合において、第２スイッチング素子２と第３スイッチング素子３がＯＮし、第１スイッチング素子１と第４スイッチング素子４がＯＦＦした状態を示す。電流は、中性点端子（Ｃ）３２、第１ダイオード素子５、第２スイッチング素子２のＩＧＢＴ２ｓ、交流端子（ＡＣ）３４の経路（ｉｉ）で流れる。
【００２７】
図２Ｃはモード３の電流経路であり、交流端子（ＡＣ）３４に流れる電流が正の場合において、第３スイッチング素子３と第４スイッチング素子４がＯＮし、第１スイッチング素子１と第２スイッチング素子２がＯＦＦした状態を示す。電流は、負極端子（Ｎ）３３、第４スイッチング素子４のダイオード４ｄ、第３スイッチング素子３のダイオード３ｄ、交流端子（ＡＣ）３４の経路（ｉｉｉ）で流れる。
【００２８】
図２Ｄはモード４の電流経路であり、交流端子（ＡＣ）３４に流れる電流が負の場合において、第３スイッチング素子３と第４スイッチング素子４がＯＮし、第１スイッチング素子１と第２スイッチング素子２がＯＦＦした状態を示す。電流は、交流端子（ＡＣ）３４、第３スイッチング素子３のＩＧＢＴ３ｓ、第４スイッチング素子４のＩＧＢＴ４ｓ、負極端子（Ｎ）３３の経路（ｉｖ）で流れる。
【００２９】
図２Ｅはモード５の電流経路であり、交流端子（ＡＣ）３４に流れる電流が負の場合において、第２スイッチング素子２と第３スイッチング素子３がＯＮし、第１スイッチング素子１と第４スイッチング素子４がＯＦＦした状態を示す。電流は、交流端子（ＡＣ）３４、第３スイッチング素子３のＩＧＢＴ３ｓ、第２ダイオード素子６、中性点端子（Ｃ）３２の経路（ｖ）で流れる。
【００３０】
図２Ｆはモード６の電流経路であり、交流端子（ＡＣ）３４に流れる電流が負の場合において、第１スイッチング素子１と第２スイッチング素子２がＯＮし、第３スイッチング素子３と第４スイッチング素子４がＯＦＦした状態を示す。電流は、交流端子（ＡＣ）３４、第２スイッチング素子２のダイオード２ｄ、第１スイッチング素子１のダイオード１ｄ、正極端子（Ｐ）３１の経路（ｖｉ）で流れる。
【００３１】
次に、図３Ａ〜図３Ｄを用いて、モード転換時における電流変化について説明する。
【００３２】
図３Ａは、モード１からモード２へ転換した際の電流変化を示す。図２Ａと図２Ｂを対比することで、接続導体１１に流れる電流は減少し、接続導体１２と接続導体１６に流れる電流は増加することが分かる。すなわち、電流変化量は経路（Ａ）の方向へ増加することになる。また、このモード転換時には、第１スイッチング素子１のＩＧＢＴ１ｓの電流がｄｉ／ｄｔの変化率を持って遮断されることより、経路（Ａ）の電流変化率もｄｉ／ｄｔとなる。
【００３３】
ここで、経路（Ａ）を構成する接続導体１１、接続導体１２、接続導体１６には寄生インダクタンスが存在する。これより、第１スイッチング素子１には、（正極端子（Ｐ）３１と中性点端子（Ｃ）３２間電圧）＋（接続導体１１、接続導体１２、接続導体１６の寄生インダクタンス）×（ｄｉ／ｄｔ）の電圧が印加される。
【００３４】
図３Ｂは、モード２からモード３へ転換した際の電流変化を示す。図２Ｂと図２Ｃを対比することで、接続導体１２と接続導体１６に流れる電流は減少し、接続導体１４と接続導体１５に流れる電流は増加することが分かる。すなわち、電流変化量は経路（Ｂ）の方向へ増加することになる。また、このモード転換時には、第２スイッチング素子２のＩＧＢＴ２ｓの電流がｄｉ／ｄｔの変化率を持って遮断されることより、経路（Ｂ）の電流変化率もｄｉ／ｄｔとなる。
【００３５】
ここで、経路（Ｂ）を構成する接続導体１２、接続導体１３、接続導体１４、接続導体１５、接続導体１６には寄生インダクタンスが存在する。これより、第２スイッチング素子２には、（中性点端子（Ｃ）３２と負極端子（Ｎ）３３間電圧）＋（接続導体１２、接続導体１３、接続導体１４、接続導体１５、接続導体１６の寄生インダクタンス）×（ｄｉ／ｄｔ）の電圧が印加される。
【００３６】
図３Ｃは、モード４からモード５へ転換した際の電流変化を示す。図２Ｄと図２Ｅを対比することで、接続導体１５に流れる電流は減少し、接続導体１４と接続導体１６に流れる電流は増加することが分かる。すなわち、電流変化量は経路（Ｃ）の方向へ増加することになる。また、このモード転換時には、第４スイッチング素子４のＩＧＢＴ４ｓの電流がｄｉ／ｄｔの変化率を持って遮断されることより、経路（Ｃ）の電流変化率もｄｉ／ｄｔとなる。
【００３７】
ここで、経路（Ｃ）を構成する接続導体１４、接続導体１５、接続導体１６には寄生インダクタンスが存在する。これより、第４スイッチング素子４には、（中性点端子（Ｃ）３２と負極端子（Ｎ）３３間電圧）＋（接続導体１４、接続導体１５、接続導体１６の寄生インダクタンス）×（ｄｉ／ｄｔ）の電圧が印加される。
【００３８】
図３Ｄは、モード５からモード６へ転換した際の電流変化を示す。図２Ｅと図２Ｆを対比することで、接続導体１４と接続導体１６に流れる電流は減少し、接続導体１１と接続導体１２に流れる電流は増加することが分かる。すなわち、電流変化量は経路（Ｄ）の方向へ増加することになる。また、このモード転換時には、第３スイッチング素子３のＩＧＢＴ３ｓの電流がｄｉ／ｄｔの変化率を持って遮断されることより、経路（Ｄ）の電流変化率もｄｉ／ｄｔとなる。
【００３９】
ここで、経路（Ｄ）を構成する接続導体１１、接続導体１２、接続導体１３、接続導体１４、接続導体１６には寄生インダクタンスが存在する。これより、第３スイッチング素子３には、（正極端子（Ｐ）３１と中性点端子（Ｃ）３２間電圧）＋（接続導体１１、接続導体１２、接続導体１３、接続導体１４、接続導体１６の寄生インダクタンス）×（ｄｉ／ｄｔ）の電圧が印加される。
【００４０】
以上のように、スイッチング素子の遮断によりモードが転換する際、遮断したスイッチング素子には、接続導体が有する寄生インダクタンスと電流変化率で定まるサージ電圧が重畳される。スイッチング素子の破壊防止のためサージ電圧が素子耐圧を超えないようにするためには、接続導体の寄生インダクタンスを低減する必要がある。
【００４１】
その方法として、インダクタンスの原因である磁束密度を低減するために、各々の接続導体の幅を大きくするか、各接続導体間で発生する磁束を打ち消すように互いの接続導体を近接かつ電流の向きが逆になるようにすればよい。本実施形態は、このような接続導体の寄生インダクタンスを低減させるためのスイッチング素子及びダイオード素子の配置関係に関するものであり、さらには、これらの接続手段を簡略化することが可能である。
【００４２】
図４は、本発明の第１の実施形態のパワーモジュールユニット１１０の構成図を示す。
【００４３】
スイッチング素子１〜４は、ＩＧＢＴ１ｓ〜４ｓ及びダイオード１ｄ〜４ｄをそれぞれ内蔵した独立パッケージであり、第１端子１ａ〜４ａと第２端子１ｂ〜４ｂとをそれぞれ備える。第１端子と第２端子とは直線上に配置する。
【００４４】
ダイオード素子５及び６は、アノード端子５ａ及び６ａとカソード端子５ｂ及び６ｂとをそれぞれ備えた独立パッケージである。アノード端子とカソード端子とは直線上に配置する。
【００４５】
第１スイッチング素子群ＳＧ１は、第１スイッチング素子１と第２スイッチング素子２とで構成され、正極端子（Ｐ）３１に接続される第１スイッチング素子１の第１端子１ａから第１スイッチング素子１の第２端子１ｂ、第２スイッチング素子２の第１端子２ａ、第２スイッチング素子２の第２端子２ｂの順で各端子位置が直線Ｌ１上に配置される。
【００４６】
すなわち、第１スイッチング素子１のコレクタ電極に接続される第１端子１ａ（第１コレクタ端子）及び第２スイッチング素子２のエミッタ電極に接続される第２端子２ｂ（第２エミッタ端子）は第１の直線Ｌ１上に配置される。
【００４７】
また、第１スイッチング素子１のエミッタ電極に接続される第２端子１ｂ（第１エミッタ端子）及び第２スイッチング素子２のコレクタ電極に接続される第１端子２ａ（第２コレクタ端子）は第１の直線上Ｌ１に配置される。
【００４８】
第２スイッチング素子群ＳＧ２は、第３スイッチング素子３と第４スイッチング素子４とで構成され、負極端子（Ｎ）３３に接続される第４スイッチング素子４の第２端子４ｂから第４スイッチング素子４の第１端子４ａ、第３スイッチング素子３の第２端子３ｂ、第３スイッチング素子３の第１端子３ａの順で各端子位置が直線Ｌ２上に配置される。
【００４９】
すなわち、第３スイッチング素子３のコレクタ電極に接続される第１端子３ａ（第３コレクタ端子）及び第４スイッチング素子４のエミッタ電極に接続される第２端子４ｂ（第４エミッタ端子）は第１の直線Ｌ１に平行な第２の直線Ｌ２上に配置される。
【００５０】
また、第３スイッチング素子３のエミッタ電極に接続される第２端子３ｂ（第３エミッタ端子）及び第４スイッチング素子４のコレクタ電極に接続される第１端子４ａ（第４コレクタ端子）は第２の直線Ｌ２上に配置される。
【００５１】
第１スイッチング素子群ＳＧ１と第２スイッチング素子群ＳＧ２は、正極端子（Ｐ）３１と中性点端子（Ｃ）３２と負極端子（Ｎ）３３とが配列する方向に離間して配置される。
【００５２】
この離間された空間に、第１ダイオード素子５と第２ダイオード素子６とが配置される。すなわち、第１スイッチング素子１と第４スイッチング素子４の間に、第１ダイオード素子５と第２ダイオード素子６が配置される。
【００５３】
第１ダイオード素子５は、中性点端子（Ｃ）３２に接続される第１ダイオード素子５のアノード端子５ａが、第１スイッチング素子１の第１端子１ａに隣接し、第１ダイオード素子５のカソード端子５ｂが、第１スイッチング素子１の第２端子１ｂに隣接するように、配置される。
【００５４】
換言すれば、第１ダイオード素子５のアノード端子５ａ（第１アノード端子）及びカソード端子５ｂ（第１カソード端子）は、第１の直線Ｌ１に隣接する平行な第３の直線Ｌ３上に配置される。
【００５５】
第２ダイオード素子６は、中性点端子（Ｃ）３２に接続される第２ダイオード素子６のカソード端子６ｂが、第４スイッチング素子４の第２端子４ｂに隣接し、第２ダイオード素子６のアノード端子６ａが、第４スイッチング素子４の第１端子４ａに隣接するように、配置される。
【００５６】
換言すれば、第２ダイオード素子６のアノード端子６ａ（第２アノード端子）及びカソード端子６ｂ（第２カソード端子）は、第２の直線Ｌ２に隣接する平行な第４の直線Ｌ４上に配置される。
【００５７】
本実施形態では、第１スイッチング素子１の第１端子１ａ（第１コレクタ端子）、第１ダイオード素子５のアノード端子５ａ（第１アノード端子）、第２ダイオード素子６のカソード端子６ｂ（第２カソード端子）、及び第４スイッチング素子４の第２端子４ｂ（第４エミッタ端子）は、第１の直線Ｌ１に垂直な第５の直線Ｌ５上に配置される。
【００５８】
また、第１スイッチング素子１の第２端子１ｂ（第１エミッタ端子）、第１ダイオード素子５のカソード端子５ｂ（第１カソード端子）、第２ダイオード素子６のアノード端子６ａ（第２アノード端子）、及び第４スイッチング素子４の第１端子４ａ（第４コレクタ端子）は、第１の直線Ｌ１に垂直な第６の直線Ｌ６上に配置される。
【００５９】
なお、本実施形態では、第１〜第４スイッチング素子１〜４、第１ダイオード素子５及び第２ダイオード素子６は、直方体状であり、直方体の向きがそろっている。
【００６０】
以上説明したように、本実施形態によれば、抵抗成分による発熱を抑制しつつ、小型化することができる。具体的には、同電位となる端子が隣接（近接）するように配置されるため、図９及び図１０を用いて後述するように、各端子を接続する導体の寸法を小さくすることができる。これにより、抵抗成分による発熱を抑制しつつ、小型化することができる。
【００６１】
（第２実施形態）
図５は、本発明の第２実施形態のパワーモジュールユニット１１０の構成図を示す。
【００６２】
スイッチング素子１〜４は、ＩＧＢＴ１ｓ〜４ｓ及びダイオード１ｄ〜４ｄをそれぞれ内蔵した独立パッケージであり、第１端子１ａ〜４ａと第２端子１ｂ〜４ｂとをそれぞれ備える。第１端子と第２端子とは直線上に配置する。
【００６３】
ダイオード素子５及び６は、アノード端子５ａ及び６ａとカソード端子５ｂ及び６ｂとをそれぞれ備えた独立パッケージである。アノード端子とカソード端子とは直線上に配置する。
【００６４】
第１スイッチング素子群は、並列配置する２つ以上の第１スイッチング素子１と並列配置する２つ以上の第２スイッチング素子２とで構成され、正極端子（Ｐ）３１に接続される第１スイッチング素子１の第１端子１ａから第１スイッチング素子１の第２端子１ｂ、第２スイッチング素子２の第１端子２ａ、第２スイッチング素子２の第２端子２ｂの順で各端子位置が直線上に配置される。
【００６５】
第２スイッチング素子群は、並列配置する２つ以上の第３スイッチング素子３と並列配置する２つ以上の第４スイッチング素子４とで構成され、負極端子（Ｎ）３３に接続される第４スイッチング素子４の第２端子４ｂから第４スイッチング素子４の第１端子４ａ、第３スイッチング素子３の第２端子３ｂ、第３スイッチング素子３の第１端子３ａの順で各端子位置が直線上に配置される。
【００６６】
第１スイッチング素子群と第２スイッチング素子群は、正極端子（Ｐ）３１と中性点端子（Ｃ）３２と負極端子（Ｎ）３３とが配列する方向に離間して配置される。
【００６７】
この離間された空間に、並列配置する２つ以上の第１ダイオード素子５と並列配置する２つ以上の第２ダイオード素子６とが配置される。
【００６８】
第１ダイオード素子５は、中性点端子（Ｃ）３２に接続される第１ダイオード素子５のアノード端子５ａが、第１スイッチング素子１の第１端子１ａに隣接し、第１ダイオード素子５のカソード端子５ｂが、第１スイッチング素子１の第２端子１ｂに隣接するように、配置される。
【００６９】
第２ダイオード素子６は、中性点端子（Ｃ）３２に接続される第２ダイオード素子６のカソード端子６ｂが、第４スイッチング素子４の第２端子４ｂに隣接し、第４ダイオード素子４のアノード端子６ａが、第４スイッチング素子４の第１端子４ａに隣接するように、配置される。
【００７０】
以上説明したように、本実施形態によれば、抵抗成分による発熱を抑制しつつ、小型化することができる。
【００７１】
（第３実施形態）
図６は、本発明の第３実施形態のパワーモジュールユニット１１０の構成図を示す。
【００７２】
スイッチング素子１〜４は、ＩＧＢＴ１ｓ〜４ｓ及びダイオード１ｄ〜４ｄをそれぞれ内蔵した独立パッケージであり、並列配置する２つ以上の第１端子１ａ〜４ａと並列配置する２つ以上の第２端子１ｂ〜４ｂとをそれぞれ備える。第１端子と第２端子とは直線上に配置する。
【００７３】
ダイオード素子５０６は、第１ダイオード素子５と第２ダイオード素子６を内蔵した一体パッケージであり、第１ダイオード素子５のアノード端子５ａとカソード端子５ｂと、第２ダイオード素子６のアノード端子６ａとカソード端子６ｂと、を備える。アノード端子とカソード端子とは直線上に配置し、かつ、第１ダイオード素子５と第２ダイオード素子６は反転した位置関係を有する。
【００７４】
第１スイッチング素子群は、第１スイッチング素子１と第２スイッチング素子２とで構成される。正極端子（Ｐ）３１に接続される第１スイッチング素子１の第１端子１ａから第１スイッチング素子１の第２端子１ｂ、第２スイッチング素子２の第１端子２ａ、第２スイッチング素子２の第２端子２ｂの順で各端子位置が直線上に配置される。
【００７５】
第２スイッチング素子群は、第３スイッチング素子３と第４スイッチング素子４とで構成される。負極端子（Ｎ）３３に接続される第４スイッチング素子４の第２端子４ｂから第４スイッチング素子４の第１端子４ａ、第３スイッチング素子３の第２端子３ｂ、第３スイッチング素子３の第１端子３ａの順で各端子位置が直線上に配置される。
【００７６】
第１スイッチング素子群と第２スイッチング素子群は、正極端子（Ｐ）３１と中性点端子（Ｃ）３２と負極端子（Ｎ）３３とが配列する方向に離間して配置される。
【００７７】
この離間された空間に、ダイオード素子５０６が配置される。
【００７８】
ダイオード素子５０６は、中性点端子（Ｃ）３２に接続される第１ダイオード素子５のアノード端子５ａが、第１スイッチング素子１の第１端子１ａに隣接し、第１ダイオード素子５のカソード端子５ｂが、第１スイッチング素子１の第２端子１ｂに隣接し、中性点端子（Ｃ）３２に接続される第２ダイオード素子６のカソード端子６ｂが、第４スイッチング素子４の第２端子４ｂに隣接し、第４ダイオード素子４のアノード端子６ａが、第４スイッチング素子４の第１端子４ａに隣接するように、配置される。
【００７９】
以上説明したように、本実施形態によれば、抵抗成分による発熱を抑制しつつ、小型化することができる。
【００８０】
（第４実施形態）
図７は、本発明の第４実施形態のパワーモジュールユニット１１０の構成図を示す。
【００８１】
スイッチング素子１０２及び３０４は、それぞれが、ＩＧＢＴ１ｓ及び２ｓとダイオード１ｄ及び２ｄ、ＩＧＢＴ３ｓ及び４ｓとダイオード３ｄ及び４ｄを内蔵した一体パッケージである。スイッチング素子１０２は、ＩＧＢＴ１ｓのコレクタ電極である第１端子１ａとＩＧＢＴ２ｓのエミッタ電極である第２端子２ｂとＩＧＢＴ１ｓのエミッタ電極とＩＧＢＴ２ｓのコレクタ電極が接続された中間端子１ｂ２ａを備える。スイッチング素子３０４は、ＩＧＢＴ３ｓのコレクタ電極である第１端子３ａとＩＧＢＴ４ｓのエミッタ電極である第２端子４ｂとＩＧＢＴ３ｓのエミッタ電極とＩＧＢＴ４ｓのコレクタ電極が接続された中間端子３ｂ４ａを備える。第１端子と中間端子と第２端子とは、この順にて直線上に配置する。
【００８２】
すなわち、第１スイッチング素子１のコレクタ電極に接続される第１端子１ａ（第１コレクタ端子）及び第２スイッチング素子２のエミッタ電極に接続される第２端子２ｂ（第２エミッタ端子）は第１の直線Ｌ１上に配置される。
【００８３】
また、第１スイッチング素子１のエミッタ電極及び第２スイッチング素子２のコレクタ電極に接続される第１中間端子１ｂ２ａは第１の直線Ｌ１上に配置される。
【００８４】
一方、第３スイッチング素子３のコレクタ電極に接続される第１端子３ａ（第３コレクタ端子）及び第４スイッチング素子４のエミッタ電極に接続される第２端子４ｂ（第４エミッタ端子）は第１の直線Ｌ１に平行な第２の直線Ｌ２上に配置される。
【００８５】
また、第３スイッチング素子３のエミッタ電極及び第４スイッチング素子４のコレクタ電極に接続される第２中間端子３ｂ４ａは第２の直線Ｌ２上に配置される。
【００８６】
ダイオード素子５０６は、第１ダイオード素子５と第２ダイオード素子６を内蔵した一体パッケージであり、第１ダイオード素子５のアノード端子５ａと第２ダイオード素子５のカソード端子６ｂが接続された中間端子５ａ６ｂと、第１ダイオード素子５のカソード端子５ｂと、第２ダイオード素子６のアノード端子６ａと、を備える。カソード端子５ｂとアノード端子６ａの配列は、中間端子５ａ６ｂに対して平行となる位置関係を有する。
【００８７】
換言すれば、第１ダイオード素子５のアノード端子５ａ（第１アノード端子）と第２ダイオード素子６のカソード端子６ｂ（第２カソード端子）は、一体成形される。
【００８８】
スイッチング素子１０２は、正極端子（Ｐ）３１に接続される第１端子１ａから中間端子１ｂ２ａ、第２端子２ｂの順で各端子位置が直線上に配置される。
【００８９】
スイッチング素子３０４は、負極端子（Ｎ）３３に接続される第２端子４ｂから中間端子３ｂ４ａ、第１端子３ａの順で各端子位置が直線上に配置される。
【００９０】
スイッチング素子１０２とスイッチング素子３０４は、正極端子（Ｐ）３１と中性点端子（Ｃ）３２と負極端子（Ｎ）３３とが配列する方向に離間して配置される。
【００９１】
この離間された空間に、ダイオード素子５０６が配置される。
【００９２】
ダイオード素子５０６は、中性点端子（Ｃ）３２に接続される中間端子５ａ６ｂの一端がスイッチング素子１０２の第１端子１ａに、他端がスイッチング素子３０４の第２端子４ｂに隣接し、カソード端子５ｂがスイッチング素子１０２の中間端子１ｂ２ａに隣接し、アノード端子６ａがスイッチング素子３０４の中間端子３ｂ４ａに隣接するように、配置される。
【００９３】
以上説明したように、本実施形態によれば、抵抗成分による発熱を抑制しつつ、小型化することができる。また、中間端子１ｂ２ａ、中間端子３ｂ４ａにより、さらに小型化することができ、組み立て工数を削減することができる。さらに、中間端子５ａ６ｂにより、組み立て工数の削減を実現できる。これにより、製造コストを削減することができる。
【００９４】
（第５実施形態）
図８は、本発明の第５実施形態のパワーモジュールユニット１１０の構成図を示す。
【００９５】
スイッチング素子１０２及び３０４は、それぞれが、ＩＧＢＴ１ｓ及び２ｓとダイオード１ｄ及び２ｄ、ＩＧＢＴ３ｓ及び４ｓとダイオード３ｄ及び４ｄを内蔵した一体パッケージである。スイッチング素子１０２は、ＩＧＢＴ１ｓのコレクタ電極である第１端子１ａとＩＧＢＴ２ｓのエミッタ電極である第２端子２ｂとＩＧＢＴ１ｓのエミッタ電極とＩＧＢＴ２ｓのコレクタ電極が接続された中間端子１ｂ２ａを備える。スイッチング素子３０４は、ＩＧＢＴ３ｓのコレクタ電極である第１端子３ａとＩＧＢＴ４ｓのエミッタ電極である第２端子４ｂとＩＧＢＴ３ｓのエミッタ電極とＩＧＢＴ４ｓのコレクタ電極が接続された中間端子３ｂ４ａを備える。第１端子と第２端子は直線上に配置し、中間端子は第１端子と第２端子を結ぶ直線から離間された位置に配置する。
【００９６】
ダイオード素子５０６は、第１ダイオード素子５と第２ダイオード素子６を内蔵した一体パッケージであり、第１ダイオード素子５のアノード端子５ａと第２ダイオード素子５のカソード端子６ｂが接続された中間端子５ａ６ｂと、第１ダイオード素子５のカソード端子５ｂと、第２ダイオード素子６のアノード端子６ａと、を備える。カソード端子５ｂとアノード端子６ａの配列は、中間端子５ａ６ｂに対して平行となる位置関係を有する。
【００９７】
スイッチング素子１０２は、正極端子（Ｐ）３１に接続される第１端子１ａから第２端子２ｂの順で各端子位置が直線上に配置される。
【００９８】
スイッチング素子３０４は、負極端子（Ｎ）３３に接続される第２端子４ｂから第１端子３ａの順で各端子位置が直線上に配置される。
【００９９】
スイッチング素子１０２とスイッチング素子３０４は、正極端子（Ｐ）３１と中性点端子（Ｃ）３２と負極端子（Ｎ）３３とが配列する方向に離間して配置される。
【０１００】
この離間された空間に、ダイオード素子５０６が配置される。
【０１０１】
ダイオード素子５０６は、中性点端子（Ｃ）３２に接続される中間端子５ａ６ｂの一端がスイッチング素子１０２の第１端子１ａに、他端がスイッチング素子３０４の第２端子４ｂに隣接し、カソード端子５ｂがスイッチング素子１０２の中間端子１ｂ２ａに隣接し、アノード端子６ａがスイッチング素子３０４の中間端子３ｂ４ａに隣接するように、配置される。
【０１０２】
図９及び図１０は、本発明の第３実施形態における、接続導体１１〜１６の構成を示す図である。
【０１０３】
図９は、接続導体１１〜１６を１階層で実現する構成である。
【０１０４】
接続導体１１すなわち正極端子（Ｐ）３１は、第１スイッチング素子１の第１端子１ａ（第１コレクタ端子）に接続される矩形板状の導体である。接続導体１６すなわち中性点端子（Ｃ）３２は、第１ダイオード素子５のアノード端子５ａ（第１アノード端子）及び第２ダイオード素子６のカソード端子６ｂ（第２カソード端子）に接続される矩形板状の導体である。接続導体１５すなわち負極端子（Ｎ）３３は、第４スイッチング素子４の第２端子４ｂ（第４エミッタ端子）に接続される矩形板状の導体である。
【０１０５】
接続導体１２（第１導体）は、矩形板状であり、第１スイッチング素子１の第２端子１ｂ（第１エミッタ端子）、第２スイッチング素子２の第１端子２ａ（第２コレクタ端子）、及び第１ダイオード素子５のカソード端子５ｂ（第１カソード端子）に接続される。
【０１０６】
接続導体１４（第２導体）は、矩形板状であり、第３スイッチング素子３の第２端子３ｂ（第３エミッタ端子）、第４スイッチング素子４の第１端子４ａ（第４コレクタ端子）、及び第２ダイオード素子６のアノード端子６ａ（第２アノード端子）に接続される。
【０１０７】
接続導体１３すなわち交流端子（ＡＣ）３４は、第２スイッチング素子２の第２端子２ｂ（第２エミッタ端子）、及び第３スイッチング素子３の第１端子３ａ（第３コレクタ端子）に接続されるＴ字板状の導体３４Ｔを有する。
【０１０８】
正極端子（Ｐ）３１、中性点端子（Ｃ）３２、負極端子（Ｎ）３３、接続導体１２（第１導体）、接続導体１４（第２導体）、交流端子（ＡＣ）３４のＴ字板状の導体３４Ｔは、第１の平面上に配置される。
【０１０９】
この構成にすることで、スイッチング素子１〜４及びダイオード素子５０６を同一面で接続可能となるため、接続手段が簡略化される。さらに、低背な接続形態となるため、電力変換装置を小型化することができる。
【０１１０】
図１０Ａ〜図１０Ｂは、接続導体１１〜１６を２階層で実現する構成であり、図１０Ａに第１階層にて形成する接続導体１１、１２、１４、１５、１６の構成を、図１０Ｂに第２階層にて形成する接続導体１３の構成を示す。
【０１１１】
図１０Ｂに示すように、接続導体１３すなわち交流端子（ＡＣ）３４は、Ｌ曲げされた板状の２つの導体３４Ｌを有する。なお、図１０Ｂの点線は、導体３４ＬのＬ曲げによる稜線である。
【０１１２】
接続導体１１すなわち正極端子（Ｐ）３１、接続導体１６すなわち中性点端子（Ｃ）３２、接続導体１５すなわち負極端子（Ｎ）３３、接続導体１２（第１導体）、接続導体１４（第２導体）、接続導体１３すなわち交流端子（ＡＣ）３４のＬ曲げされた板状の２つの導体３４Ｌ（構成する面の１つ）は、第１の平面上に配置される。
【０１１３】
接続導体１３すなわち交流端子（ＡＣ）３４のＴ字板状の導体３４Ｔは、第１の平面に平行な第２の平面上に配置され、接続導体１２（第１導体）及び接続導体１４（第２導体）を覆う。
【０１１４】
この構成にすることで、接続導体１２と接続導体１３、接続導体１４と接続導体１３、をそれぞれ近接積層することが可能となり、寄生インダクタンスをより低減することが可能となる。
【０１１５】
また、同電位となる端子が隣接（近接）するように配置されるため、各端子を接続する導体の寸法を小さくすることができる。これにより、抵抗成分による発熱を抑制しつつ、小型化することができる。
【０１１６】
（応用例）
図１１は、第１実施形態のパワーモジュールユニット１１０の応用例を示す。この例では、前記第１〜第４スイッチング素子１〜４のゲート電極にそれぞれ印加するゲート電圧をオン／オフするゲートドライバＧＤは、第２スイッチング素子２と第３スイッチング素子３の間に配置される。
【０１１７】
換言すれば、ゲートドライバＧＤは、前記第１〜第４スイッチング素子１〜４、第１ダイオード素子５、第２ダイオード素子６に囲まれる。これにより、各素子を配置するスペースを有効に利用することができ、電力変換器１００を小型化することができる。
【０１１８】
本発明は、以上の実施形態に限定されるものでなく、その趣旨から逸脱しない範囲で、他の様々な形に変更することができる。
【０１１９】
例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【０１２０】
上記実施形態では、スイッチング素子１〜４及びダイオード素子５，６に備わる各々の端子が直線Ｌ１〜Ｌ４上または直線Ｌ５，Ｌ６上に整然として配置される場合の代表例であるため、接続導体１１，１２，１４，１５，１６は矩形の簡易形状であることが最善策である。しかしながら、本発明の趣旨から逸脱しない範囲で各々の端子が直線Ｌ１〜Ｌ６の直上に配置されない場合は、接続導体１１，１２，１４，１５，１６は多辺で構成された多角形であってもよい。また、接続導体１３の形状はＴ字に限定されるものではなく、矩形や多角形であってもよい。
【０１２１】
上記実施形態では、第１コンデンサ群２１及び第２コンデンサ群２２は、それぞれ複数のコンデンサを並列接続して構成されるが、それぞれ１つのコンデンサで構成されるようにしてもよい。
【符号の説明】
【０１２２】
１…第１スイッチング素子
１ａ…第１端子（第１コレクタ端子）
１ｂ…第２端子（第１エミッタ端子）
１ｄ…ダイオード
１ｓ…ＩＧＢＴ
１ｂ２ａ…中間端子
２…第２スイッチング素子
２ａ…第１端子（第２コレクタ端子）
２ｂ…第２端子（第２エミッタ端子）
２ｄ…ダイオード
２ｓ…ＩＧＢＴ
３…第３スイッチング素子
３ａ…第１端子（第３コレクタ端子）
３ｂ…第２端子（第３エミッタ端子）
３ｄ…ダイオード
３ｓ…ＩＧＢＴ
３ｂ４ａ…中間端子
４…第４スイッチング素子
４ａ…第１端子（第４コレクタ端子）
４ｂ…第２端子（第４エミッタ端子）
４ｄ…ダイオード
４ｓ…ＩＧＢＴ
５…第１ダイオード素子
５ａ…アノード端子（第１アノード端子）
５ｂ…カソード端子（第１カソード端子）
５ａ６ｂ…中間端子（第１中間端子）
６…第２ダイオード素子
６ａ…アノード端子（第２アノード端子）
６ｂ…カソード端子（第２カソード端子）
１１、１２、１３、１４、１５、１６…接続導体
２１…第１コンデンサ群（第１コンデンサ）
２２…第２コンデンサ群（第２コンデンサ）
３１…正極端子（Ｐ）
３２…中性点端子（Ｃ）
３３…負極端子（Ｎ）
３４…交流端子（ＡＣ）
１００…３レベル電力変換回路
１１０…パワーモジュールユニット
１２０…コンデンサユニット
【図１】
0006338543.tif 000002
【図２Ａ】
0006338543.tif 000003
【図２Ｂ】
0006338543.tif 000004
【図２Ｃ】
0006338543.tif 000005
【図２Ｄ】
0006338543.tif 000006
【図２Ｅ】
0006338543.tif 000007
【図２Ｆ】
0006338543.tif 000008
【図３Ａ】
0006338543.tif 000009
【図３Ｂ】
0006338543.tif 000010
【図３Ｃ】
0006338543.tif 000011
【図３Ｄ】
0006338543.tif 000012
【図４】
0006338543.tif 000013
【図５】
0006338543.tif 000014
【図６】
0006338543.tif 000015
【図７】
0006338543.tif 000016
【図８】
0006338543.tif 000017
【図９】
0006338543.tif 000018
【図１０Ａ】
0006338543.tif 000019
【図１０Ｂ】
0006338543.tif 000020
【図１１】
0006338543.tif 000021