(57)【特許請求の範囲】
【請求項１】
メモリプログラミング中に禁止電圧をランプするための方法であって、
メモリデバイスのプログラムワード線におけるメモリセルに対して、プログラムオペレーションが実行される間の関連するプログラムオペレーションウィンドウを有する前記プログラムオペレーションを開始する段階と、
前記プログラムオペレーションを開始するべく、前記プログラムワード線に隣接する１または複数のワード線に対する初期禁止電圧を生成する段階と、
前記プログラムオペレーションウィンドウ中に前記禁止電圧を一定のレートで前記初期禁止電圧から終了禁止電圧へ連続的にランプアップする段階であって、前記プログラムワード線におけるプログラム電圧のランプアップを開始するよりも前に、前記一定のレートで前記禁止電圧のランプアップを開始することを含む、ランプアップする段階と
を備える、方法。
【請求項２】
前記プログラムオペレーションウィンドウは、プログラムイネーブルパルスの幅を含む、請求項１に記載の方法。
【請求項３】
前記初期禁止電圧を生成する段階および前記プログラムオペレーションウィンドウ中に前記禁止電圧をランプアップする段階は、初期値から最終値へと前記禁止電圧をランプする段階を有し、
前記初期値および前記最終値の双方は、固定レベルで前記禁止電圧を開始することからもたらされ、同一の禁止ディスターブをもたらす平均昇圧チャネル電位よりも高い平均昇圧チャネル電位をもたらすように選択される、請求項１に記載の方法。
【請求項４】
前記プログラムオペレーションウィンドウ中に前記禁止電圧をランプアップする段階は、前記プログラムオペレーションウィンドウ中に前記禁止電圧を連続してランプアップする段階を有する、請求項１に記載の方法。
【請求項５】
前記禁止電圧をランプアップする段階は、三角形のスロープにより前記禁止電圧をランプアップする段階を有する、請求項４に記載の方法。
【請求項６】
前記メモリデバイスは、ＮＡＮＤフラッシュメモリデバイスを含む、請求項１に記載の方法。
【請求項７】
前記禁止電圧は、前記プログラムワード線に隣接する複数のワード線に印加される禁止電圧を含む、請求項１に記載の方法。
【請求項８】
メモリプログラミング中に禁止電圧をランプするメモリサブシステムであって、
メモリデバイスのワード線にプログラムオペレーションによりプログラミング可能なメモリセルを含み、前記プログラムオペレーションは、関連するプログラムオペレーションウィンドウを有するプログラムオペレーション信号によりトリガされる前記メモリデバイスと、
前記メモリセルをプログラミングするプログラムオペレーションを開始し、前記プログラムオペレーション信号を設定することを含むプログラム制御ロジックと、
前記プログラムオペレーションに対する前記メモリセルにおける前記ワード線に隣接する１または複数のワード線のための初期禁止電圧を生成し、前記プログラムオペレーション信号の間中に前記初期禁止電圧を一定のレートで前記初期禁止電圧から終了禁止電圧へ連続的にランプアップし、前記ランプアップすることは、プログラムワード線におけるプログラム電圧のランプアップを開始するよりも前に、前記一定のレートで前記禁止電圧のランプアップを開始することを含む、電圧源と
を備える、メモリサブシステム。
【請求項９】
前記プログラムオペレーション信号は、プログラムイネーブルパルスを含む、請求項８に記載のメモリサブシステム。
【請求項１０】
前記電圧源は、前記禁止電圧を初期値から最終値へとランプすることを含めて、前記初期禁止電圧を生成して前記禁止電圧をランプアップし、
前記初期値および前記最終値の双方は、固定レベルで前記禁止電圧を開始することからもたらされ、同一の禁止ディスターブをもたらす平均昇圧チャネル電位よりも著しく高い平均昇圧チャネル電位をもたらすように選択される、請求項８に記載のメモリサブシステム。
【請求項１１】
前記電圧源は、前記プログラムオペレーションウィンドウ中に前記禁止電圧を連続してランプアップする、請求項８に記載のメモリサブシステム。
【請求項１２】
前記電圧源は、三角形のスロープにより前記禁止電圧をランプアップする、請求項１１に記載のメモリサブシステム。
【請求項１３】
前記禁止電圧は、プログラムワード線に隣接する複数のワード線に印加される禁止電圧を含む、請求項８から１２のいずれか一項に記載のメモリサブシステム。
【請求項１４】
メモリプログラミング中に禁止電圧をランプする電子デバイスであって、
データを格納するメモリサブシステムであって、
メモリデバイスのワード線にプログラムオペレーションによりプログラミング可能なメモリセルを含み、前記プログラムオペレーションは、関連するプログラムオペレーションウィンドウを有するプログラムオペレーション信号によりトリガされるメモリデバイスと、
前記メモリセルをプログラミングするプログラムオペレーションを開始し、前記プログラムオペレーション信号を設定することを含むプログラム制御ロジックと、
前記プログラムオペレーションの前記メモリセルにおける前記ワード線に隣接する１または複数のワード線に対する初期禁止電圧を生成し、前記プログラムオペレーション信号の間中に前記禁止電圧を一定のレートで終了禁止電圧へ連続的にランプアップし、前記ランプアップすることは、プログラムワード線におけるプログラム電圧のランプアップを開始するよりも前に、前記一定のレートで前記禁止電圧のランプアップを開始することを含む、電圧源とを有するメモリサブシステムと、
前記メモリデバイスからアクセスされるデータに基づいて表示を生成するべく結合されたタッチスクリーンディスプレイと
を備える、電子デバイス。
【請求項１５】
実行されると、コンピュータに、請求項１から７のいずれか１項に記載の方法を実行させる、コンピュータプログラム。
【請求項１６】
メモリプログラミング中に禁止電圧をランプするための装置であって、
請求項１から７のいずれか１項に記載の方法を実行する複数のオペレーションを実行する手段を備える、装置。
【請求項１７】
請求項１５に記載のコンピュータプログラムを格納している、コンピュータ可読記録媒体。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明の複数の実施形態は、概ねメモリデバイスに関し、より具体的にはメモリのプログラミング中に禁止電圧をランプアップすることでプログラムディスターブと禁止ディスターブとの間のトレードオフを改善することに関する。
【０００２】
［著作権の通知／許可］
本特許文献における開示は部分的に、著作権保護を受ける資料を含み得る。著作権者は、米国特許商標庁における特許出願および記録に見られる特許文献または特許開示が何人により複製されても異議を有しないが、それ以外の場合には全ての著作権等を留保するものである。「著作権、２０１４年、インテル（登録商標）コーポレーション、無断複写・転載禁止」という著作権の通知は、下記に記載された全てのデータ、本明細書の添付の図面、および下記に記載されたいずれのソフトウェアにも適用される。
【０００３】
コンピューティングデバイスは、コンピューティングデバイスにおいて用いられるコードおよびデータを格納するストレージデバイスに依存する。ソリッドステートメモリデバイスは、従来のスピニングディスクストレージデバイスにおいて用いられた機械部品を有しない不揮発性ストレージを提供する。一般的なソリッドステートストレージ技術はフラッシュメモリであり、より具体的にはＮＡＮＤベースのフラッシュメモリが特に一般的である。フラッシュメモリのようなソリッドステートメモリは、プログラミング済みのワード線に高電圧を印加することにより書き込みまたはプログラミングが行われる。プログラミングされたセルは、プログラミング済みのワード線および選択済みのビット線との交点に位置する。禁止セルは、プログラミング済みのワード線および非選択ビット線の交点に位置する。プログラミングされる必要があるセルは、（選択済みのビット線からセルのチャネルへと電圧を通すことにより）ゼロのチャネル電位に保持され、プログラミングされる必要がないセルは、セルのチャネルを昇圧することにより（セルを非選択ビット線から絶縁して、チャネルが禁止電圧に容量的に結合することを可能にすることにより）禁止される。禁止電圧は、プログラミング済みのワード線に隣接する２つまたはいくつかのワード線に印加される。禁止チャネルにおける昇圧電圧は、昇圧チャネル電位と称され得、典型的にはデータがメモリデバイスから読み取られ得る通常の動作電圧レベルよりも高い。禁止チャネルにおける昇圧チャネル電位は、チャネルにおける禁止電圧および昇圧リーケージからの静電容量結合により決定される。
【０００４】
メモリデバイスは、２つの異なるカテゴリのプログラムエラーを被ることがある。これらは一般に、ライトオペレーションの意図されない対象である他のメモリセルの「ディスターブ」、または意図的でないプログラミングもしくは変更と称される。メモリセルは、ビクティムセルと称され得るであろう。意図的でないプログラミングの２つのカテゴリは、プログラムディスターブ（ＰＤ）および禁止ディスターブ（ＩＤ）として識別され得る。ＰＤは、プログラミング済みのワード線および非選択ビット線に属するセル上で生じる。ＩＤは、禁止ワード線（禁止電圧下のワード線）および選択済みのビット線に属するセル上で生じる。ＰＤは、昇圧チャネル電位が禁止チャネルにおいて不十分（低い）である場合に生じ、これにより意図的でないプログラミングを引き起こす。通常、システムは禁止ワード線上で禁止電圧を増加させることで非選択ビット線上の昇圧チャネル電位を改善し、これによりＰＤを最終的に低減する。
【０００５】
ＩＤにおいて、選択済みのビット線上にもある禁止ワード線上のセルは、特に高い禁止電圧によりプログラムオペレーション中に意図せずに書き込まれる可能性がある。従って、禁止電圧を増加させることによりＰＤを低減し得るが、禁止電圧を増加させると、ＩＤが増加しがちである。従って、十分に高い禁止電圧を提供してＰＤを所望のレートに維持することと、ＩＤを所望のレートに維持するべく禁止電圧を増加させないこととの間にはトレードオフが存在することが理解されよう。
【図面の簡単な説明】
【０００６】
以下の説明は、図示が本発明の複数の実施形態の実装における例として与えられた図面の検討を含む。図面は、限定としてではなく例として理解されたい。本明細書において用いられるように、１または複数の「実施形態」への参照は、本発明の少なくとも一実装に含まれる具体的な特徴、構造、および／または特性を説明するものと理解されたい。従って、本明細書に見られる「一実施形態において」または「代替的な実施形態において」等の文言は、本発明における様々な実施形態および実装を説明するものであり、全てが同一の実施形態を必ずしも指すわけではない。しかし、これらは必ずしも互いに排他的でもない。
【０００７】
【図１】禁止電圧がプログラムオペレーションウィンドウ中に増加するメモリデバイスを有するシステムの実施形態のブロック図である。
【０００８】
【図２】プログラムオペレーション中に禁止電圧をランプアップするシステムにおける複数の電圧波形の実施形態の図示である。
【０００９】
【図３】固定禁止電圧およびランプ禁止電圧における２つのディスターブメカニズムにおける依存関係の実施形態の図示である。
【００１０】
【図４】プログラムオペレーション中に禁止電圧を増加させる処理の実施形態のフロー図である。
【００１１】
【図５】禁止電圧のランプが実装され得るコンピューティングシステムの実施形態のブロック図である。
【００１２】
【図６】禁止電圧のランプが実装され得るモバイルデバイスの実施形態のブロック図である。
【００１３】
下記の複数の実施形態のうちのいくつかまたは全てを図示し得る複数の図面の説明を含み、ならびに本明細書において提示される本発明の概念における他の可能な実施形態または実装を検討する、特定の詳細および実装の説明を後述する。
【発明を実施するための形態】
【００１４】
本明細書において説明されるように、複数のメモリセルに対するプログラムオペレーションは、プログラムオペレーション中に禁止電圧をランプアップすることを含む。ランプ電圧を用いることで、ＰＤ（プログラムディスターブ）とＩＤ（禁止ディスターブ）との間のトレードオフを改善し得る。プログラムオペレーション中に禁止電圧を増加させることにより、複数の禁止セル（プログラミング済みのワード線および非選択ビット線の交点にあるもの）において平均昇圧チャネル電位の改善が見られ、これによりＰＤを低減する。ＩＤは、初期電圧の選択および禁止電圧のランプアップスロープによっても制御され得る。一実施形態において、全体としての平均禁止電圧は一定に保持され、従ってＩＤに影響しないが、ＰＤを著しく低減し得る。一実施形態において、全体としての平均禁止電圧は、同等のＰＤに対して低減され、従ってＩＤを低減し得る。
【００１５】
禁止電圧のランプアップにより、通常は従来のプログラミング実装においてＰＤの増加を引き起こすリーケージ効果をオフセットし得る。一定な禁止電圧が印加されると、昇圧チャネル電位は徐々にリークして遥かに小さい値となる。リーケージは、昇圧電位に指数関数的に依存することが理解されよう。より高い昇圧チャネル電位は、指数関数的により高いリーケージをもたらす。従って、一定な禁止電圧に対してリーケージは、始めに遥かに高くなり、初期昇圧チャネル電位は非常に急速に低下する。リーケージに起因する昇圧を低減する一定な禁止電圧を印加することに代えて、システムは、より低い禁止電圧を開始してプログラムパルスの持続時間中にそれをランプし得る。一実施形態において、ランプアップは、プログラムパルスの持続時間中に連続したランプアップとなり得る。他のより複雑な複数の実装は、一定なランプアップに代えて禁止電圧における周期的な上昇段階を含み得る（これは周期的ランプアップと称され得るであろう）。
【００１６】
所望の禁止電圧は、組み合わされた双方のディスターブメカニズム（ＰＤおよびＩＤ）から最も少ないディスターブセルを生成するものであることが理解されよう。固定された高電圧レベルを印加して禁止電圧として保持することに代えて、システムは、ＰＤとＩＤとの間のトレードオフを改善するように構成された電圧を印加する。システムは、プログラムオペレーション中に禁止電圧波形をより効果的に形成することで、ディスターブセルの総数を低減し得る。禁止電圧のランプアップは、禁止電圧波形の形成と称され得る。禁止電圧波形の形成は、従来の固定禁止電圧レベルとは対照的である。
【００１７】
従来のシステムは、全プログラムパルス中に一定な禁止電圧を提供して禁止チャネルを昇圧させる。プログラムパルスの開始時に、昇圧チャネル電位は、複数の禁止ワード線からの静電容量結合により決定される。電子がチャネルへとリークするので、経時的に初期昇圧は低減され、これによりＰＤの大きさを最終的に決定することが理解されよう。昇圧リーケージは、瞬時の昇圧に指数関数的に依存する。従って、一定値または固定値の禁止電圧を増加させると、ＰＤ改善に対して小さいリターンを提供することになる。
【００１８】
一実施形態において、禁止電圧の形成は、三角形の禁止電圧波形の生成を含む。従って一実施形態において、連続したランプアップ技術は、三角形に締めくくる（ｔｒｉａｎｇｕｌａｒ  ｔｏｐ−ｏｆｆ、ＴＴＯ）の禁止電圧と称され得る。ＴＴＯのアプローチは、禁止電圧の連続したランプアップを提供し、これによりリーケージに起因する昇圧損失が各瞬間の禁止電圧における増加により補償されることを確実にし得ることが理解されよう。ＴＴＯまたは複数の他のランプアップ技術は、従来の固定電圧のアプローチに対してプログラムパルスの開始時に禁止電圧を低減することを可能にし得る。
【００１９】
図１は、昇圧電圧がプログラムオペレーションウィンドウ中に増加するメモリデバイスを有するシステムの実施形態のブロック図である。システム１００は、禁止電圧がプログラムオペレーション中にランプアップされるシステムを表し、電子回路および／または回路デバイスであり、またはこれらを含み得る。システム１００はメモリデバイス１１０を含み、メモリデバイス１１０は、複数のメモリセルのうちの１つに書き込むプログラムオペレーションがプログラムディスターブおよび禁止ディスターブを受けるメモリデバイスを表す。一実施形態において、メモリデバイス１１０は、フラッシュメモリデバイスまたは他のＮＡＮＤメモリデバイスである。
【００２０】
メモリアレイ１２０は、Ｎ個のワード線（ＷＬ［０］〜ＷＬ［Ｎ−１］）を含む。Ｎは例えば、３２または６４であり得るが、一般にアレイ１２０のサイズは、セルディスターブの原因または昇圧電圧をランプアップすることによりセルディスターブを低減する機能に影響しない。アレイ１２０は、Ｍ個のビット線（ＢＬ［０］〜ＢＬ［Ｍ−１］）を含む。一実施形態において、メモリデバイス１１０は、別個にアドレス指定可能な箇所にデータを格納する複数のアレイ１２０またはメモリセルの複数のバンクを含む。アレイ１２０内の各メモリセルは、ワード線およびビット線をアサートすることによりアドレス指定され、または選択される。Ｃ／Ａ（列アドレス）デコーダ１１２は、受信済みコマンドから特定のコマンドに対してどのビット線または複数のビット線をアサートするかを決定し得る。Ｒ／Ａ（行アドレス）デコーダ１１４は、受信済みコマンドからコマンドに対してどのワード線をアサートするかを決定し得る。当業者に理解されるように、図示される複数のメモリセルに加えて、システム１００は、複数のビット線、グランド選択線（ＧＳＬ）、および共通ソース線（ＣＳＬ）の選択を可能にするストリング選択線（ＳＳＬ）を例示する。
【００２１】
メモリデバイス１１０は、電源１３０から受信される電力に基づいて動作する。複数の電源１３０は、システム１００を含み得る電子デバイスの複数の電子コンポーネントに給電する、システム１００内で生成された１または複数の電圧源または電圧レベルを表す。複数の電源１３０は、動作電圧源１３２を含み得、動作電圧源１３２は、リードオペレーションのためにメモリデバイス１１０により用いられる電圧レベルを提供する。動作電圧源１３２は通常、電子システム内の他の複数の電子コンポーネントにより一般に用いられる電圧レベルであり、デバイス間の通信を実行するべく通常用いられる電圧レベルである。
【００２２】
電源１３０は、プログラミング電圧源１４０も提供し、これにより動作電圧源１３２よりも高い電圧レベルを生成することができる。プログラミング電圧源１４０は、メモリアレイ１２０におけるメモリセルのチャネル閾値を克服するのに十分高い電圧レベルを提供し、複数のメモリセルをプログラミングすることを可能にする。特定の複数の電圧レベルはデバイス固有の特性および設計に依存し、従って異なる製造者のデバイスに対して異なり得ることが理解されよう。一実施形態において、プログラミング電圧源１４０は可変制御器１４２を含み、可変制御器１４２は、電源が電圧出力を可変制御することを可能にする回路素子および／またはロジックを表す。例えば上記に即して、可変制御器１４２は電圧レベルの連続したランプアップまたは周期的ランプアップを可能にし得る。
【００２３】
プログラム制御ロジック１５０は、ハードウェアおよび／またはロジックを表し、これによりメモリデバイス１１０は、システム１００内でプログラムコマンドを受信し、１または複数のプログラム電圧レベルを受信する。一実施形態において、プログラム制御ロジック１５０はメモリデバイス１１０の一部である。プログラムコマンドまたは複数のプログラムコマンドは、システム１００にメモリアレイ１２０における１または複数のメモリセルに対してプログラムオペレーションを開始させる。プログラム電圧は、プログラムワード線に適用するプログラム電圧レベル（例えば、メモリセルをプログラミングするのに十分高いレベル）を含み得る。プログラム電圧は、プログラムディスターブを低減するべく、プログラムワード線に隣接する１または複数のワード線に印加される禁止電圧も表し得る。例えば、ワード線ＷＬ［３］がプログラムワード線である場合（プログラムオペレーション中に書き込むワード線の１または複数のセルが存在することを意味する）、ワード線ＷＬ［２］およびＷＬ［４］は、禁止電圧にバイアスされ得る。ＷＬ［３］がプログラムワード線（ＷＬ［１］およびＷＬ［５］等）として選択される場合、他の複数のワード線も禁止電圧を用いてバイアスされ得る。
【００２４】
一実施形態において、プログラム電圧は、ランプアップ禁止電圧を表す。より具体的には、禁止電圧は、プログラムオペレーション中にランプアップされる。プログラムオペレーション中に電圧をランプアップすることは、メモリデバイス１１０の動作における他の部分で供給電圧をランプアップし、またはオンにし、あるいは印加することとは区別されるべきである。電圧をランプアップすることは、ワード線の抵抗性および容量性の遅延からもたらされる対象の電圧に達するための遅延とも区別されるべきである。電圧が別の時間にランプアップされる条件があり得るか否か、または禁止電圧を最初にオンにすることが電圧をランプアップすることとみなされ得るか否かに関係なく、本明細書に説明されるように従来のシステムは禁止電圧をランプアップしない。従来、複数の禁止ワード線に提供される電圧は、電源１３０により印加される固定電圧である。従来の固定禁止電圧では、たとえ固定電圧が印加されても、禁止メモリセルにおいて見られる昇圧チャネル電位はリーケージに起因して指数関数的に降下する。しかし、本明細書において説明されるランプアップ禁止電圧では、プログラミング電圧源１４０および／またはプログラム制御ロジック１５０は、プログラムオペレーション中に変更される禁止ワード線における電圧レベルを提供する。プログラムオペレーションは、プログラムパルスがアサートされ、プログラム電圧レベルがプログラムワード線に適用される時間のウィンドウであることが理解されよう。ランプアップ禁止電圧では、メモリセルにおいて、プログラムパルスの持続時間中に昇圧チャネル電位の増加が見られる。
【００２５】
一実施形態において、プログラムオペレーションウィンドウ中の禁止ワード線において見られる電圧の増加量は、メモリアレイ１２０内のデバイスの予期され、または知られた動作に基づいて設定される。例えば従来、禁止電圧は、その固定値が更に増えると、低減されるＰＤセルよりも多くのＩＤセルが生じるような固定レベルに設定される（ＰＤおよびＩＤセルの総数は最小値である）。この最適な固定電圧によりもたらされる昇圧チャネル電位の指数関数的降下は、メモリアーキテクチャ、チャネルへの静電容量結合、および昇圧リーケージ特性の知見に基づいて算出され得る。プログラムオペレーションウィンドウの期間にわたって、そのような従来のアプローチは、禁止メモリセルのチャネルにとってプログラムパルスの持続時間にわたって見られる平均昇圧電位をもたらす。例えば１１Ｖの固定禁止電圧は、プログラムオペレーションの始めに１０Ｖの昇圧チャネル電位を生成する。この電位は、プログラムパルスの持続時間全体にわたってメモリセルにおいて見られる丁度７Ｖを超える平均に対して、１５マイクロ秒のウィンドウ時間中にほぼ６Ｖまで降下する。これに代えて、プログラムウィンドウ中にほぼ７Ｖの初期禁止電圧および１２Ｖまでのランプアップを考えられたい。一実施形態においてプログラミングパルス中の各瞬間に、リーケージに起因して失われた昇圧チャネル電位は、ランプに起因する禁止電圧における瞬時の上昇により連続して補充される。そのような場合、禁止メモリセルのチャネルにおいて見られる平均電圧は、従来のアプローチ（７Ｖ）において見られる平均昇圧チャネル電位よりも遥かに高くなり（例えば８Ｖを超える）、これによりＰＤを低減する。更に、プログラムパルスの持続時間の大部分において、ランプされた場合の禁止電圧は、従来の固定された場合よりも低いので（１１Ｖ）、複数のプログラミングされるビット線上の他のセルにおけるＩＤも、ランプされた禁止アプローチにより低減される。
【００２６】
図２は、プログラムオペレーション中に禁止電圧をランプアップするシステムにおける複数の電圧波形の実施形態の図示である。ダイヤグラム２０２は、様々な禁止電圧波形を表す。ダイヤグラム２０４は、禁止メモリセルの昇圧チャネル電位を表す。
【００２７】
まずダイヤグラム２０２を参照すると、Ｖｐｇｍはプログラムワード線に印加されるプログラミング電圧を表す。複数の電圧レベルのスケールは、ダイヤグラム２０２および２０４において明示的に示されていないことが理解されよう。Ｖｉｎｈ＿Ｆは従来の固定禁止電圧を表し、相対的な比較のために示されている。ダイヤグラム２０２における複数の電圧はメモリデバイスに印加される電圧を表すが、それらの電圧レベルにより生成される禁止メモリセルにおける昇圧チャネル電位は、ダイヤグラム２０４に表されていることが理解されよう。
【００２８】
ランプ禁止電圧では、禁止電圧に対して少なくとも１つの開始電圧および終了電圧が存在する。ダイヤグラム２０２は、連続して増加するランプアップ電圧を表す。Ｖｉｎｈ＿ＳＴＡＲＴは、複数の禁止ワード線に印加される開始電圧を表す。Ｖｉｎｈ＿ＥＮＤは、複数の禁止ワード線に印加される終了電圧を表す。通常、Ｖｉｎｈ＿ＳＴＡＲＴはＶｉｎｈ＿Ｆよりも低く、Ｖｉｎｈ＿ＥＮＤはＶｉｎｈ＿Ｆよりも高い。初期昇圧チャネル電位は禁止電圧に比例し、従って（ダイヤグラム２０４において見られるような）従来の禁止電圧のアプローチよりも高い。しかし、リーケージはより高いチャネル昇圧電位に対して指数関数的に高くなるので、この昇圧は急速に低下し、この後に固定禁止電圧のアプローチにおける指数関数的降下が続く。ランプ禁止電圧のアプローチの初期リーケージは遥かに低く、従って昇圧チャネル電位における初期の降下はより低くなる。禁止電圧がランプを開始すると、複数の禁止電圧ワード線からの静電容量結合に起因して昇圧チャネル電位も上昇し始める。昇圧チャネル電位におけるそのような連続した上昇は徐々に飽和状態になり、ランプからもたらされる電位における瞬時の上昇が当該瞬時の電位により生成されたリーケージに等しい場合（高電位はリーケージの増加を引き起こす）、漸近線が生じることが観察されよう。
【００２９】
タイミングを参照すると、ＩＤは禁止パルス幅（ｔ＿ＰＡＳＳ＋ｔ＿Ｐ）の全持続時間中にアクティブであり、ＰＤはプログラムイネーブルパルスのプログラムパルス幅（ｔ＿Ｐ）または期間中にのみアクティブであることが観察されよう。期間ｔ＿ＰＡＳＳは、システムが複数のワード線をバイアスすることを開始したときからプログラム信号がアサートされたときまでの期間を表す。期間ｔ＿Ｐは、プログラム信号がアサートされる期間またはウィンドウである。電圧レベルのような複数の期間は、デバイスのアーキテクチャおよびシステム固有の特性に依存する。期間ｔ＿Ｒ＿ＤＥＬＡＹ（ランプ禁止電圧の遅延）は、禁止電圧のバイアスが到達したときとシステムが電圧をランプアップすることを開始したときとの間の遅延期間を表す。
【００３０】
ダイヤグラム２０４に見られるように、始めの固定禁止電圧に対する昇圧チャネル電位は、Ｖｉｎｈ＿Ｆおよびチャネルへの複数の禁止ワード線の静電容量結合により決定される。次に昇圧チャネル電位の増加は、瞬時のリーケージにより判断される。リーケージのレートは複数の高い昇圧条件において遥かに高くなるので、Ｖｉｎｈ＿Ｆを更に増加させることによりプログラムパルス幅にある間の昇圧チャネル電位を改善することに対するリターンの減少を最終的に提供することが理解されよう。更に、高い昇圧をサポートするのに必要とされる高いＶｉｎｈ＿Ｆにより、期間ｔ＿ＰＡＳＳの間の不要なＩＤを生じさせる。
【００３１】
またダイヤグラム２０４に見られるように、ランプアプローチにおける初期禁止電圧（Ｖｉｎｈ＿ＳＴＡＲＴ）を低く保持することにより、ｔ＿ＰＡＳＳの間のＩＤは従来の固定禁止電圧のアプローチと比較して低減される（より高い初期電位はより高いＩＤに対応する）。システムは、ｔ＿ＰＡＳＳの間のＶｉｎｈ＿ＳＴＡＲＴを低く保持し得る。ＰＤはその期間中は非アクティブであり、従って禁止電圧を低下させてもＰＤに影響しないからである。一実施形態において、ランプ禁止電圧は、遅延期間（ｔ＿Ｒ＿ＤＥＬＡＹ）後に開始してＶｐｇｍパルスが終了するまでランプを継続する三角形ランプである。
【００３２】
ｔ＿Ｒ＿ＤＥＬＡＹ、Ｖｉｎｈ＿ＳＴＡＲＴ、およびＶｉｎｈ＿ＥＮＤの実際の値は、チャネルの昇圧リーケージ特性に基づいて計算または決定され得る。最適なｔ＿Ｒ＿ｄｅｌａｙは、実際の実装においてｔ＿ＰＡＳＳより小さいか、これよりも大きいか、または等しくなり得ることに留意されたい。禁止電圧をランプアップすることにより、より高い平均チャネル昇圧電位を提供してｔ＿Ｐの間のＰＤを低減し得る。ｔ＿ＰＡＳＳの間ＩＤを低く維持することにより、ＩＤ全体に悪い影響を与えることなく（Ｖｉｎｈ＿Ｆの値に対する）Ｖｉｎｈ＿ＥＮＤのより高い値を可能にし得ることが理解されよう。一実施形態において、Ｖｉｎｈ＿ＳＴＡＲＴおよびＶｉｎｈ＿ＥＮＤの値は、どの電圧レベルが各瞬間または複数のサブ期間中にメモリデバイスの電位リーケージに対抗するのに必要とされるかを算出することにより決定される。一実施形態において、ランプ禁止電圧は曲線におけるマイクロ秒毎に三角形のスロープを有するが、期間全体にわたる直線的な増加では必ずしもない。リーケージに対抗することにより、システムがＰＤを改善することを可能にしつつ、従来得ることができた同一のＩＤを維持する。
【００３３】
図３は、固定電圧昇圧およびランプ電圧昇圧におけるＰＤおよびＩＤの依存関係の実施形態の図示である。ダイヤグラム３０２は、システムにおいて生じるディスターブセルの数に対する禁止電圧波形のグラフ表示を提供し、より具体的には固定したＶｉｎｈ実装に対する固定電圧およびランプＶｉｎｈ実装に対する開始電圧を提供する。ダイヤグラムは、必ずしも縮尺されない一般形状の曲線を表すことが理解されよう。
【００３４】
上方の指数曲線（単純なダッシュのパターン）は、左側から開始して右側で低下し、従来の固定禁止電圧の実装に対するＰＤを表す。下方の指数曲線（ダッシュと点のパターン）も左側から開始して右側で降下し、本明細書に説明される実施形態によるランプ禁止電圧の実装のＰＤを表す。ランプ禁止電圧は、従来のアプローチよりも低いＰＤを提供することが観察されよう。
【００３５】
双方の曲線は、左側の下方で開始して右側へと指数関数的に上昇する実線の曲線と交差する。当該曲線は、どちらかの禁止電圧波形のＩＤを表す。なぜならこの具体的なダイヤグラムは、ランプ禁止波形（Ｖｉｎｈ＿ＳＴＡＲＴ、Ｖｉｎｈ＿ＥＮＤ、およびｔ＿Ｒ＿ＤＥＬＡＹ）の形状が適切に選択されており、従って従来の固定禁止電圧のアプローチのＩＤに一致しつつ、ＰＤを改善することを想定しているからである。２つのＵ字型の実線の曲線は、全体としてのディスターブを示し、これはＰＤおよびＩＤを加算することにより算出され得る。従って、固定禁止電圧の実装に対して可能なディスターブの最小の合計数は、ランプ禁止電圧の実装のディスターブの最小の合計数よりも大きい。
【００３６】
システム設計者は、任意の実装に対して最良の性能という観点を選択するであろうと仮定され得る。従って、Ｖｉｎｈ＿Ｆ電圧は固定禁止電圧のＵ字型の全カーブにおける最下点を生成する電圧として選択され、Ｖｉｎｈ＿ＳＴＡＲＴ、Ｖｉｎｈ＿ＥＮＤ、およびｔ＿Ｒ＿ＤＥＬＡＹはランプ禁止電圧のＵ字型の全カーブにおける最下点を生成するように適切に選択される。これら２つの最下点の間の差異は、禁止電圧をランプアップする利益として理解され得る。
【００３７】
図４は、プログラムオペレーションのための禁止電圧を増加させる処理の実施形態のフロー図である。処理４００は、プログラムオペレーションのために禁止電圧を増加させることを適用する処理である。増加し、またはランプされた昇圧電圧をサポートするメモリデバイスを有するシステムは、４０２でプログラミングシーケンスまたはプログラミング状態に入る。例えば、システムは、１または複数のメモリセルにデータを書き込むようにメモリデバイスに要求するライトコマンドを受け得る。システムは、例えばメモリライトコマンドをメモリデバイスに送信することにより、４０４でメモリデバイスに対するプログラムオペレーションを開始し得る。コマンドは、制御ロジックにより生成される様々な信号を含み、メモリデバイスに要求されるライトオペレーションを実行させることができる。
【００３８】
メモリデバイスは、プログラムオペレーション要求またはライトコマンドをデコードして、４０６においてプログラムワード線および１または複数の禁止ワード線を識別する。プログラムワード線は、要求またはコマンドを満たすようにプログラムオペレーション中にプログラミングされるメモリセルを有するワード線である。複数の禁止ワード線は、プログラムワード線に隣接する複数のワード線である。複数の禁止ワード線に禁止電圧を印加すると、プログラムオペレーション中にそのチャネルを禁止電圧に容量的に結合することにより、非選択ビット線上で禁止セルを意図せずにプログラミングするというリスクを低減し得る。
【００３９】
システムは、４０８において複数の禁止ワード線に対する禁止電圧を生成する。プログラムオペレーションの開始時に生成された禁止電圧が初期禁止電圧（例えばＶｉｎｈ＿ＳＴＡＲＴ）であり、システムはこれをプログラムオペレーション中に増加させる。初期禁止電圧は、従来の禁止電圧よりも低く保持され得る。より低い初期禁止電圧からのリーケージはより高い電圧からのリーケージよりも小さく、より低い電圧は、より低いＩＤをもたらす。システムは、４１０においてプログラムパルス中にプログラムワード線に印加するプログラム電圧を生成する。
【００４０】
システムは、４１２においてプログラムパルスを生成し、プログラムオペレーションを開始する。４１４のプログラムオペレーションウィンドウ中、またはパルス中にシステムは、４１６において複数の禁止ワード線における禁止電圧を増加させ得る。禁止電圧のランプアップは、昇圧チャネル電位を増加させる一態様である。一実施形態において、システムは全プログラムパルス中に連続的なランプアップ電圧を生成する。ランプアップは、連続的なランプアップを必ずしも生成する必要はなく、システムがプログラムオペレーション中に禁止電圧を増加させるいくつかのインターバルを指し得る。システムは、４１８においてプログラムオペレーションが終了したか否かを判断し得る。プログラムオペレーションが４２０の「ｙｅｓ」という分岐において終了すると、システムは４２２において、プログラム電圧をプログラムワード線からデアサートし、禁止電圧を禁止ワード線からデアサートし得る。プログラムオペレーションが４２０の「ｎｏ」という分岐で終了しない場合、一実施形態では、システムは禁止電圧を継続してランプアップし、４１４に戻る。
【００４１】
図５は、昇圧電圧のランプが実装され得るコンピューティングシステムの実施形態のブロック図である。システム５００は、本明細書において説明される任意の実施形態によるコンピューティングデバイスを表し、ラップトップコンピュータ、ストレージデバイス、デスクトップコンピュータ、サーバ、ゲームもしくはエンターテインメント制御システム、スキャナ、コピー機、プリンタ、ルーティングもしくはスイッチングデバイス、または他の電子デバイスであり得る。システム５００はプロセッサ５２０を含み、プロセッサ５２０は、システム５００の処理、動作管理、および複数の命令の実行を提供する。プロセッサ５２０は、システム５００の処理を提供する任意のタイプのマイクロプロセッサ、中央処理装置（ＣＰＵ）、プロセッシングコア、または他のプロセッシングハードウェアを含み得る。プロセッサ５２０は、システム５００の動作全体を制御し、１もしくは複数のプログラミング可能な汎用もしくは専用マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、プログミング可能なコントローラ、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）等、または複数のそのようなデバイスの組み合わせであるか、またはこれらを含み得る。
【００４２】
メモリサブシステム５３０はシステム５００のメインメモリを表し、プロセッサ５２０により実行されるべきコードおよびルーチンを実行するときに用いられるべきデータの値に対する一時的ストレージを提供する。メモリサブシステム５３０は、リードオンリメモリ（ＲＯＭ）、フラッシュメモリ、１もしくは複数の様々なランダムアクセスメモリ（ＲＡＭ）、他のメモリデバイス、または複数のそのようなデバイスの組み合わせのような１または複数のメモリデバイスを含み得る。メモリサブシステム５３０は、とりわけ、システム５００において複数の命令を実行するためのソフトウェアプラットフォームを提供するオペレーティングシステム（ＯＳ）５３６を格納してホスティングする。更に、他の複数の命令５３８がメモリサブシステム５３０に格納されて、それから実行され、システム５００のロジックおよび処理を提供する。ＯＳ５３６および複数の命令５３８は、プロセッサ５２０により実行される。メモリサブシステム５３０は、データ、命令、プログラム、または他のアイテムを格納するメモリデバイス５３２を含む。一実施形態において、メモリサブシステムはメモリコントローラ５３４を含み、メモリコントローラ５３４は、複数のコマンドを生成してメモリデバイス５３２に発行するメモリコントローラである。メモリコントローラ５３４は、プロセッサ５２０の物理的な一部であり得ることが理解されよう。
【００４３】
プロセッサ５２０およびメモリサブシステム５３０は、バス／バスシステム５１０に結合される。バス５１０は、適切なブリッジ、アダプタ、および／またはコントローラに接続される任意の１もしくは複数の別個の物理バス、通信ライン／インターフェース、および／またはポイントツーポイント接続を表す抽象物である。従って、バス５１０は例えば、システムバス、周辺構成要素相互接続（ＰＣＩ）バス、ハイパートランスポートもしくは業界標準アーキテクチャ（ＩＳＡ）バス、小型コンピュータシステムインターフェース（ＳＣＳＩ）バス、ユニバーサルシリアルバス（ＵＳＢ）、または米国電気電子学会（ＩＥＥＥ）規格１３９４バス（一般に「ファイヤワイヤ」と称される）のうちの１または複数を含み得る。バス５１０の複数のバスは、ネットワークインターフェース５５０における複数のインターフェースにも対応し得る。
【００４４】
また、システム５００は、バス５１０に結合された１または複数の入力／出力（Ｉ／Ｏ）インターフェース５４０、ネットワークインターフェース５５０、１または複数の内部大容量ストレージデバイス５６０、および周辺機器インターフェース５７０も含む。Ｉ／Ｏインターフェース５４０は１または複数のインターフェースコンポーネントを含み得、ユーザはこれを介してシステム５００とインタラクトする（例えば、動画、オーディオ、および／または英数字のインターフェース）。ネットワークインターフェース５５０はシステム５００に、１または複数のネットワークを介して複数の遠隔デバイス（例えば、サーバ、他のコンピューティングデバイス）と通信する機能を提供する。ネットワークインターフェース５５０は、イーサネット（登録商標）アダプタ、無線相互接続コンポーネント、ＵＳＢ（ユニバーサルシリアルバス）、または他の有線もしくは無線規格ベースまたは独自のインターフェースを含み得る。
【００４５】
ストレージ５６０は、１または複数の磁気、ソリッドステートもしくは光学ベースのディスク、または組み合わせ等の不揮発性の態様で大量のデータを格納する任意の従来媒体であるか、またはこれらを含み得る。ストレージ５６０は、コードまたは命令およびデータ５６２を永続的状態に保つ（すなわち、値はシステム５００への電力が中断されたとしても保持される）。ストレージ５６０は一般的には「メモリ」とみなされ得るが、メモリ５３０は複数の命令をプロセッサ５２０に提供する実行メモリまたは動作メモリである。ストレージ５６０は不揮発性であるが、メモリ５３０は揮発性メモリを含み得る（すなわち、データの値または状態は、システム５００への電力が中断された場合には不確定である）。
【００４６】
周辺機器インターフェース５７０は、具体的に上述されない任意のハードウェアインターフェースを含み得る。一般に周辺機器は、従属的にシステム５００を接続するデバイスを指す。従属接続は、動作が実行され、ユーザがインタラクトするソフトウェアおよび／またはハードウェアプラットフォームを、システム５００が提供するものである。
【００４７】
一実施形態において、プロセッサ５２０は、メモリサブシステム５３０および／またはストレージ５６０（例えば、ＮＡＮＤ技術を用いるソリッドステートドライブ（ＳＳＤ））に格納されたデータに複数のオペレーションを実行する。メモリサブシステム５３０および／またはストレージ５６０は、プログラム電圧をプログラムワード線に印加し、禁止電圧を禁止ワード線に印加することによりプログラミングされるメモリデバイスを含み得る。そのようなメモリデバイスをプログラミングするべく、システムはプログラムオペレーション中に禁止電圧をランプアップし得る。従って、システムは初期禁止電圧を禁止ワード線に印加して、プログラムオペレーション中に禁止電圧を増加させる。増加する禁止電圧を印加することにより、メモリデバイス内の全体としてのセルディスターブ性能を改善して、ＩＤとＰＤとの間のトレードオフに対応する上でより高い柔軟性を可能とし得る。
【００４８】
図６は、昇圧電圧のランプが実装され得るモバイルデバイスの実施形態のブロック図である。デバイス６００は、コンピューティングタブレット、高性能サーバ、携帯電話もしくはスマートフォン、無線機能付き電子書籍リーダ、ウェアラブルコンピューティングデバイス、または他のモバイルデバイス等のモバイルコンピューティングデバイスを表す。複数のコンポーネントのうちの特定のものが一般に示されており、そのようなデバイスの全てのコンポーネントがデバイス６００に示されているわけではないことが理解されよう。
【００４９】
デバイス６００はプロセッサ６１０を含み、プロセッサ６１０は、デバイス６００の主要な複数の処理オペレーションを実行する。プロセッサ６１０は、マイクロプロセッサ、アプリケーションプロセッサ、マイクロコントローラ、プログラマブルロジックデバイス等、１または複数の物理デバイス、または他の処理手段を含み得る。プロセッサ６１０により実行される複数の処理オペレーションは、アプリケーションおよび／またはデバイスの機能が実行されるオペレーティングプラットフォームまたはオペレーティングシステムの実行を含む。複数の処理オペレーションは、人間ユーザまたは複数の他のデバイスとのＩ／Ｏ（入力／出力）に関連するオペレーション、電力管理に関連するオペレーション、および／またはデバイス６００を別のデバイスに接続することに関連するオペレーションを含む。処理オペレーションは、オーディオＩ／Ｏおよび／またはディスプレイＩ／Ｏに関連するオペレーションも含み得る。
【００５０】
一実施形態において、デバイス６００は、オーディオサブシステム６２０を含み、オーディオサブシステム６２０は、複数のオーディオ機能をコンピューティングデバイスに提供することに関連付けられたハードウェア（例えば、オーディオハードウェアおよびオーディオ回路）およびソフトウェア（例えば、ドライバ、コーデック）のコンポーネントを表す。オーディオ機能は、スピーカおよび／またはヘッドフォン出力、ならびにマイク入力を含み得る。そのような機能のための複数のデバイスは、デバイス６００に組み込まれ、またはデバイス６００に接続され得る。一実施形態において、ユーザは、プロセッサ６１０により受信および処理される複数のオーディオコマンドを提供することにより、デバイス６００とインタラクトする。
【００５１】
ディスプレイサブシステム６３０は、ユーザがコンピューティングデバイスとインタラクトする視覚および／または触覚ディスプレイを提供する、ハードウェア（例えば、ディスプレイデバイス）およびソフトウェア（例えば、ドライバ）の複数のコンポーネントを表す。ディスプレイサブシステム６３０は、ディスプレイインターフェース６３２を含み、ディスプレイインターフェース６３２は、ディスプレイをユーザに提供するべく用いられる特定のスクリーンまたはハードウェアデバイスを含む。一実施形態において、ディスプレイインターフェース６３２は、ディスプレイに関連する少なくともいくつかの処理を実行する、プロセッサ６１０と別個のロジックを含む。一実施形態において、ディスプレイサブシステム６３０は、ユーザに対して出力および入力の双方を提供するタッチスクリーンデバイスを含む。
【００５２】
Ｉ／Ｏコントローラ６４０は、ユーザとのインタラクションに関連するハードウェアデバイスおよびソフトウェアコンポーネントを表す。Ｉ／Ｏコントローラ６４０は、オーディオサブシステム６２０および／またはディスプレイサブシステム６３０の一部であるハードウェアを管理するように動作し得る。更に、Ｉ／Ｏコントローラ６４０は、デバイス６００に接続する追加の複数のデバイスに対する接続ポイントを図示し、ユーザはデバイス６００を介してシステムとインタラクトし得る。例えば、デバイス６００に取り付けられ得る複数のデバイスは、マイクデバイス、スピーカもしくはステレオシステム、ビデオシステムもしくは他のディスプレイデバイス、キーボードもしくはキーパッドデバイス、またはカードリーダもしくは他のデバイス等の特定のアプリケーションと共に用いるための他のＩ／Ｏデバイスを含み得る。
【００５３】
上述したように、Ｉ／Ｏコントローラ６４０は、オーディオサブシステム６２０および／またはディスプレイサブシステム６３０とインタラクトし得る。例えば、マイクまたは他のオーディオデバイスを介した入力は、デバイス６００の１または複数のアプリケーションまたは機能に対する入力またはコマンドを提供し得る。更に、ディスプレイ出力に代えて、またはこれに加えてオーディオ出力が提供され得る。別の例において、ディスプレイサブシステムがタッチスクリーンを含む場合、ディスプレイデバイスは、Ｉ／Ｏコントローラ６４０により少なくとも部分的に管理され得る入力デバイスとしても機能する。Ｉ／Ｏコントローラ６４０により管理される複数のＩ／Ｏ機能を提供するべく、デバイス６００上には追加の複数のボタンまたはスイッチも存在し得る。
【００５４】
一実施形態において、Ｉ／Ｏコントローラ６４０は、デバイス６００に含まれ得る加速度計、カメラ、光センサもしくは他の環境センサ、ジャイロスコープ、全地球測位システム（ＧＰＳ）、または他のハードウェア等の複数のデバイスを管理する。入力は、直接のユーザインタラクションの一部であると共に、システムの動作に影響する、システムへの環境入力（ノイズに対するフィルタリング、輝度検出のためのディスプレイの調整、カメラのフラッシュの適用、または他の複数の機能等）を提供することの一部であり得る。一実施形態において、デバイス６００は、バッテリ電力使用量、バッテリの充電、および省電力動作に関連する複数の機能を管理する電力管理６５０を含む。
【００５５】
メモリサブシステム６６０は、デバイス６００に情報を格納するためのメモリデバイス６６２を含む。メモリサブシステム６６０は、不揮発性（メモリデバイスへの電力が中断されても状態が変化しない）および／または揮発性（メモリデバイスへの電力が中断されると、状態が不確定になる）メモリデバイスを含み得る。メモリ６６０は、システム６００の複数のアプリケーションおよび機能の実行に関連するアプリケーションデータ、ユーザデータ、音楽、写真、文書、または他のデータ、ならびにシステムデータ（長期的または一時的であるかに関係なく）を格納し得る。一実施形態において、メモリサブシステム６６０は、（システム６００の制御の一部ともみなされ得、潜在的にプロセッサ６１０の一部とみなされ得る）メモリコントローラ６６４を含む。メモリコントローラ６６４は、コマンドを生成してメモリデバイス６６２に発行するスケジューラを含む。
【００５６】
接続６７０は、デバイス６００が複数の外部デバイスと通信することを可能にするハードウェアデバイス（例えば、無線および／または有線コネクタ、ならびに通信ハードウェア）およびソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。外部デバイスは、他のコンピューティングデバイス、無線アクセスポイント、または基地局等の別個のデバイス、ならびにヘッドセット、プリンタ、または他のデバイス等の周辺機器であり得る。
【００５７】
接続６７０は、複数の異なるタイプの接続を含み得る。一般化するべく、デバイス６００はセルラー接続６７２および無線接続６７４と共に図示される。一般に、セルラー接続６７２は、ＧＳＭ（登録商標）（汎欧州デジタル移動電話方式）または改変形態もしくは派生物、ＣＤＭＡ（符号分割多重アクセス）または改変形態もしくは派生物、ＴＤＭ（時分割多重化）または改変形態もしくは派生物、ＬＴＥ（ロングタームエボリューション、「４Ｇ」とも称される）、または他のセルラーサービス規格により提供されるもの等、無線キャリアにより提供されるセルラーネットワーク接続を指す。無線接続６７４は、セルラーでない無線接続を指し、パーソナルエリアネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）等）、ローカルエリアネットワーク（ＷｉＦｉ（登録商標）等）、および／またはワイドエリアネットワーク（ＷｉＭＡＸ（登録商標）等）、または他の無線通信を含み得る。無線通信は、非固体媒体を介して変調された電磁放射の使用によるデータ転送を指す。有線通信は、固体通信媒体を介して行われる。
【００５８】
複数の周辺接続６８０は、周辺接続を行うハードウェアインターフェースおよびコネクタ、ならびにソフトウェアコンポーネント（例えば、ドライバ、プロトコルスタック）を含む。デバイス６００は、他のコンピューティングデバイスに対する周辺機器（「ｔｏ」６８２）であり得ると共に、それに接続された複数の周辺機器を有するもの（「ｆｒｏｍ」６８４）でもあり得ることが理解されよう。一般に、デバイス６００は、デバイス６００上のコンテンツの管理（例えば、ダウンロードおよび／またはアップロード、変更、同期）などを目的として複数の他のコンピューティングデバイスに接続する「ドッキング」コネクタを有する。更に、ドッキングコネクタは、デバイス６００が特定の複数の周辺機器に接続することを可能にし得る。特定の複数の周辺機器は、デバイス６００が例えばオーディオビジュアルまたは他の複数のシステムへのコンテンツ出力を制御することを可能にする。
【００５９】
独自のドッキングコネクタまたは他の独自の接続ハードウェアに加えて、デバイス６００は一般的または規格ベースのコネクタにより周辺接続６８０を行い得る。一般的タイプとしては、ユニバーサルシリアルバス（ＵＳＢ）コネクタ（いくつかの異なるハードウェアインターフェースのうちのいずれかを含み得る）、ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ（ＭＤＰ）を含むＤｉｓｐｌａｙＰｏｒｔ、高解像度マルチメディアインターフェース（ＨＤＭＩ（登録商標））、ファイヤワイヤ、または他のタイプが挙げられ得る。
【００６０】
一実施形態において、プロセッサ６１０は、ＳＳＤまたは他のＮＡＮＤデバイスを含み得るメモリサブシステム６６０に格納されたデータに複数のオペレーションを実行する。メモリサブシステム６６０は、プログラム電圧をプログラムワード線に印加し、禁止電圧を禁止ワード線に印加することによりプログラミングされるメモリデバイスを含み得る。そのようなメモリデバイスをプログラミングするべく、システムはプログラムオペレーション中に禁止電圧をランプアップし得る。従って、システムは初期禁止電圧を禁止ワード線に印加して、プログラムオペレーション中に禁止電圧を増加させる。禁止電圧を印加して増加させることにより、メモリデバイス内の全体としてのセルディスターブ性能を改善して、ＩＤとＰＤとの間のトレードオフに対応する上でより高い柔軟性を可能とし得る。
【００６１】
一態様において、方法は、メモリデバイスのプログラムワード線におけるメモリセルに対して、プログラムオペレーションが実行される間の関連するプログラムオペレーションウィンドウを有するプログラムオペレーションを開始する段階と、プログラムオペレーションを開始するべく、プログラムワード線に隣接する１または複数のワード線に対する初期禁止電圧を生成する段階と、プログラムオペレーションウィンドウ中に禁止電圧をランプアップする段階とを備える。
【００６２】
一実施形態において、プログラムオペレーションウィンドウは、プログラムイネーブルパルスの幅を含む。一実施形態において、初期禁止電圧を生成する段階およびプログラムオペレーションウィンドウ中に禁止電圧をランプアップする段階は、初期値から最終値へと禁止電圧をランプする段階を有し、初期値および最終値の双方は、固定レベルで禁止電圧を開始することからもたらされ、同一の禁止ディスターブをもたらす平均昇圧チャネル電位よりも高い平均昇圧チャネル電位をもたらすように選択される。一実施形態において、プログラムオペレーションウィンドウ中に禁止電圧をランプアップする段階は、プログラムオペレーションウィンドウ中に禁止電圧を連続してランプアップする段階を有する。一実施形態において、禁止電圧をランプアップする段階は、三角形のスロープにより禁止電圧をランプアップする段階を有する。一実施形態において、メモリデバイスは、ＮＡＮＤフラッシュメモリデバイスを含む。一実施形態において、禁止電圧は、プログラムワード線に隣接する複数のワード線に印加される禁止電圧を含む。
【００６３】
一態様において、メモリサブシステムは、メモリデバイスのワード線にプログラムオペレーションによりプログラミング可能なメモリセルを含み、プログラムオペレーションは、関連するプログラムオペレーションウィンドウを有するプログラムオペレーション信号によりトリガされるメモリデバイスと、メモリセルをプログラミングするプログラムオペレーションを開始し、プログラムオペレーション信号を設定することを含むプログラム制御ロジックと、プログラムオペレーションに対するメモリセルにおけるワード線に隣接する１または複数の隣接ワード線のための初期禁止電圧を生成し、プログラムオペレーション信号において初期禁止電圧をランプアップする電圧源とを備える。
【００６４】
一実施形態において、プログラムオペレーション信号は、プログラムイネーブルパルスを含む。一実施形態において、電圧源は、禁止電圧を初期値から最終値へとランプすることを含めて、初期禁止電圧を生成して禁止電圧をランプアップし、初期値および最終値の双方は、固定レベルで禁止電圧を開始することからもたらされ、同一の禁止ディスターブをもたらす平均昇圧チャネル電位よりも著しく高い平均昇圧チャネル電位をもたらすように選択される。一実施形態において、電圧源は、プログラムオペレーションウィンドウ中に禁止電圧を連続してランプアップする。一実施形態において、電圧源は、三角形のスロープにより禁止電圧をランプアップする。一実施形態において、電圧源は、プログラムオペレーションウィンドウ中に禁止電圧を周期的にランプアップする。一実施形態において、メモリデバイスは、ＮＡＮＤフラッシュメモリデバイスを含む。
【００６５】
一態様において、電子デバイスは、データを格納するメモリサブシステムであって、メモリデバイスのワード線にプログラムオペレーションによりプログラミング可能なメモリセルを含み、プログラムオペレーションは、関連するプログラムオペレーションウィンドウを有するプログラムオペレーション信号によりトリガされるメモリデバイスと、メモリセルをプログラミングするプログラムオペレーションを開始し、プログラムオペレーション信号を設定することを含むプログラム制御ロジックと、プログラムオペレーションのメモリセルにおけるワード線に隣接する１または複数のワード線に対する初期禁止電圧を生成し、プログラムオペレーション信号において禁止電圧をランプアップする電圧源とを有するメモリサブシステムと、メモリデバイスからアクセスされるデータに基づいて表示を生成するべく結合されたタッチスクリーンディスプレイとを備える。
【００６６】
一実施形態において、プログラムオペレーション信号は、プログラムイネーブルパルスを含む。一実施形態において、電圧源は、プログラム電圧を初期値から最終値へとランプすることを含めて、初期禁止電圧を生成して禁止電圧をランプアップし、初期値および最終値の双方は、固定レベルで禁止電圧を開始することからもたらされ、同一の禁止ディスターブをもたらす平均昇圧チャネル電位よりも著しく高い平均昇圧チャネル電位をもたらすように選択される。一実施形態において、電圧源は、プログラムオペレーションウィンドウ中に禁止電圧を連続してランプアップする。一実施形態において、電圧源は、プログラムオペレーションウィンドウ中に禁止電圧を周期的にランプアップする。一実施形態において、電圧源は、三角形のスロープにより禁止電圧をランプアップする。一実施形態において、メモリデバイスは、ＮＡＮＤフラッシュメモリデバイスを含む。
【００６７】
一態様において、メモリプログラミング中に禁止電圧をランプするための製造物品は、製造物品上にコンテンツが格納され、コンテンツが実行されると、メモリデバイスのプログラムワード線におけるメモリセルに対して、プログラムオペレーションが実行される間の関連するプログラムオペレーションウィンドウを有するプログラムオペレーションを開始することと、プログラムオペレーションを開始するべく、プログラムワード線に隣接する１または複数のワード線に対する初期禁止電圧を生成することと、プログラムオペレーションウィンドウ中に禁止電圧をランプアップすることとを含む、複数のオペレーションを実行するコンピュータ可読ストレージ媒体を備える。
【００６８】
一実施形態において、プログラムオペレーションウィンドウは、プログラムイネーブルパルスの幅を含む。一実施形態において、初期禁止電圧を生成するためのコンテンツおよびプログラムオペレーションウィンドウ中に禁止電圧をランプアップするためのコンテンツは、初期値から最終値へと禁止電圧をランプするためのコンテンツを有し、初期値および最終値の双方は、固定レベルで禁止電圧を開始することからもたらされ、同一の禁止ディスターブをもたらす平均昇圧チャネル電位よりも高い平均昇圧チャネル電位をもたらすように選択される。一実施形態において、プログラムオペレーションウィンドウ中に禁止電圧をランプアップするためのコンテンツは、プログラムオペレーションウィンドウ中に禁止電圧を連続してランプアップするためのコンテンツを有する。一実施形態において、禁止電圧をランプアップするためのコンテンツは、三角形のスロープにより禁止電圧をランプアップするためのコンテンツを有する。一実施形態において、メモリデバイスは、ＮＡＮＤフラッシュメモリデバイスを含む。一実施形態において、禁止電圧は、プログラムワード線に隣接する複数のワード線に印加される禁止電圧を含む。
【００６９】
一態様において、装置は、ソース導体上に積層された回路素子の複数の層を有する回路素子の第１のデッキを生成するための手段と、プログラムオペレーションが実行される間の関連するプログラムオペレーションウィンドウを有する、メモリデバイスのプログラムワード線におけるメモリセルに対するプログラムオペレーションを開始するための手段と、プログラムオペレーションを開始するべく、プログラムワード線に隣接する１または複数のワード線に対する初期禁止電圧を生成するための手段と、プログラムオペレーションウィンドウ中に禁止電圧をランプアップするための手段とを備える。
【００７０】
一実施形態において、プログラムオペレーションウィンドウは、プログラムイネーブルパルスの幅を含む。一実施形態において、初期禁止電圧を生成するための手段およびプログラムオペレーションウィンドウ中に禁止電圧をランプアップするための手段は、初期値から最終値へと禁止電圧をランプするための手段を有し、初期値および最終値の双方は、固定レベルで禁止電圧を開始することからもたらされ、同一の禁止ディスターブをもたらす平均昇圧チャネル電位よりも高い平均昇圧チャネル電位をもたらすように選択される。一実施形態において、プログラムオペレーションウィンドウ中に禁止電圧をランプアップするための手段は、プログラムオペレーションウィンドウ中に禁止電圧を連続してランプアップするための手段を有する。一実施形態において、禁止電圧をランプアップするための手段は、三角形のスロープにより禁止電圧をランプアップするための手段を有する。一実施形態において、メモリデバイスは、ＮＡＮＤフラッシュメモリデバイスを含む。一実施形態において、禁止電圧は、プログラムワード線に隣接する複数のワード線に印加される禁止電圧を含む。
【００７１】
本明細書において図示される複数のフロー図は、一連の様々な処理動作の例を提供する。フロー図は、ソフトウェアまたはファームウェアルーチンにより実行されるべき複数の動作、および物理的動作を示し得る。一実施形態において、フロー図は、ハードウェアおよび／またはソフトウェアの形で実装され得る有限ステートマシン（ＦＳＭ）の状態を図示し得る。特定のシーケンスまたは順序で示されているが、別途指定されない限り、動作の順序は変更され得る。従って、図示される複数の実施形態は、専ら例として理解されるべきであり、処理は異なる順序で実行され得、いくつかの動作は並行して実行され得る。更に、１または複数の動作は、様々な実施形態において省略され得る。従って各実施形態において、全ての動作が必要とされるわけではない。他の複数の処理フローが可能である。
【００７２】
様々な動作または機能が本明細書に説明される限りにおいて、動作または機能は、ソフトウェア、コード、命令、構成、および／またはデータとして説明され、または定義され得る。コンテンツは、直接に実行可能な（「オブジェクト」または「実行可能な」形式）、ソースコード、または差分コード（「デルタ」または「パッチ」コード）であり得る。本明細書に説明される複数の実施形態におけるソフトウェアコンテンツは、コンテンツが格納された製造物品、または通信インターフェースを介してデータを送信するように通信インターフェースを動作させる方法により提供され得る。機械可読ストレージ媒体は、説明される機械に複数の機能または動作を実行させ得、記録可能／記録不可能な媒体（例えば、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスクストレージ媒体、光ストレージ媒体、フラッシュメモリデバイス等）のような機械（例えば、コンピューティングデバイス、電子システム等）によりアクセス可能な形態で情報を格納する任意のメカニズムを含む。通信インターフェースは、メモリバスインターフェース、プロセッサバスインターフェース、インターネット接続、ディスクコントローラ等のような別のデバイスに通信するハードワイヤード、無線、光等の媒体のいずれかにインターフェース接続する任意のメカニズムを含む。通信インターフェースは、複数の構成パラメータを提供し、および／または信号を送信して、通信インターフェースがソフトウェアコンテンツを記載するデータ信号を提供するように準備することにより構成され得る。通信インターフェースは、通信インターフェースに送信される１または複数のコマンドまたは信号によりアクセスされ得る。
【００７３】
本明細書に説明される様々なコンポーネントは、説明される複数の動作または機能を実行するための手段であり得る。本明細書に説明される各コンポーネントは、ソフトウェア、ハードウェア、またはこれらの組み合わせを含む。複数のコンポーネントは、ソフトウェアモジュール、ハードウェアモジュール、専用ハードウェア（例えば、特定用途向けハードウェア、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）等）、エンベデッドコントローラ、ハードワイヤード回路等として実装され得る。
【００７４】
本明細書において説明されるもの以外にも、本発明において開示される複数の実施形態および実装に対して、その範囲を逸脱することなく様々な変更が行われ得る。従って、本明細書における図示および例は、限定的な意味ではなく例示的な意味に解釈されるべきである。本発明の範囲は、以下の特許請求の範囲のみを参照して判断されるべきである。
なお、本願明細書に記載の実施形態によれば、以下の構成もまた開示される。
［項目１］
メモリプログラミング中に禁止電圧をランプするための方法であって、
メモリデバイスのプログラムワード線におけるメモリセルに対して、プログラムオペレーションが実行される間の関連するプログラムオペレーションウィンドウを有する前記プログラムオペレーションを開始する段階と、
前記プログラムオペレーションを開始するべく、前記プログラムワード線に隣接する１または複数のワード線に対する初期禁止電圧を生成する段階と、
前記プログラムオペレーションウィンドウ中に前記禁止電圧をランプアップする段階とを備える、方法。
［項目２］
前記プログラムオペレーションウィンドウは、プログラムイネーブルパルスの幅を含む、項目１に記載の方法。
［項目３］
前記初期禁止電圧を生成する段階および前記プログラムオペレーションウィンドウ中に前記禁止電圧をランプアップする段階は、初期値から最終値へと前記禁止電圧をランプする段階を有し、
前記初期値および前記最終値の双方は、固定レベルで前記禁止電圧を開始することからもたらされ、同一の禁止ディスターブをもたらす平均昇圧チャネル電位よりも高い平均昇圧チャネル電位をもたらすように選択される、項目１に記載の方法。
［項目４］
前記プログラムオペレーションウィンドウ中に前記禁止電圧をランプアップする段階は、前記プログラムオペレーションウィンドウ中に前記禁止電圧を連続してランプアップする段階を有する、項目１に記載の方法。
［項目５］
前記禁止電圧をランプアップする段階は、三角形のスロープにより前記禁止電圧をランプアップする段階を有する、項目４に記載の方法。
［項目６］
前記メモリデバイスは、ＮＡＮＤフラッシュメモリデバイスを含む、項目１に記載の方法。
［項目７］
前記禁止電圧は、前記プログラムワード線に隣接する複数のワード線に印加される禁止電圧を含む、項目１に記載の方法。
［項目８］
メモリプログラミング中に禁止電圧をランプするメモリサブシステムであって、
メモリデバイスのワード線にプログラムオペレーションによりプログラミング可能なメモリセルを含み、前記プログラムオペレーションは、関連するプログラムオペレーションウィンドウを有するプログラムオペレーション信号によりトリガされる前記メモリデバイスと、
前記メモリセルをプログラミングするプログラムオペレーションを開始し、前記プログラムオペレーション信号を設定することを含むプログラム制御ロジックと、
前記プログラムオペレーションに対する前記メモリセルにおける前記ワード線に隣接する１または複数の隣接ワード線のための初期禁止電圧を生成し、前記プログラムオペレーション信号において前記初期禁止電圧をランプアップする電圧源とを備える、メモリサブシステム。
［項目９］
前記プログラムオペレーション信号は、プログラムイネーブルパルスを含む、項目８に記載のメモリサブシステム。
［項目１０］
前記電圧源は、前記禁止電圧を初期値から最終値へとランプすることを含めて、前記初期禁止電圧を生成して前記禁止電圧をランプアップし、
前記初期値および前記最終値の双方は、固定レベルで前記禁止電圧を開始することからもたらされ、同一の禁止ディスターブをもたらす平均昇圧チャネル電位よりも著しく高い平均昇圧チャネル電位をもたらすように選択される、項目８に記載のメモリサブシステム。
［項目１１］
前記電圧源は、前記プログラムオペレーションウィンドウ中に前記禁止電圧を連続してランプアップする、項目８に記載のメモリサブシステム。
［項目１２］
前記電圧源は、三角形のスロープにより前記禁止電圧をランプアップする、項目１１に記載のメモリサブシステム。
［項目１３］
前記電圧源は、前記プログラムオペレーションウィンドウ中に前記禁止電圧を周期的にランプアップする、項目８に記載のメモリサブシステム。
［項目１４］
前記禁止電圧は、前記プログラムワード線に隣接する複数のワード線に印加される禁止電圧を含む、項目８に記載のメモリサブシステム。
［項目１５］
メモリプログラミング中に禁止電圧をランプする電子デバイスであって、
データを格納するメモリサブシステムであって、
メモリデバイスのワード線にプログラムオペレーションによりプログラミング可能なメモリセルを含み、前記プログラムオペレーションは、関連するプログラムオペレーションウィンドウを有するプログラムオペレーション信号によりトリガされるメモリデバイスと、
前記メモリセルをプログラミングするプログラムオペレーションを開始し、前記プログラムオペレーション信号を設定することを含むプログラム制御ロジックと、
前記プログラムオペレーションの前記メモリセルにおける前記ワード線に隣接する１または複数のワード線に対する初期禁止電圧を生成し、前記プログラムオペレーション信号において前記禁止電圧をランプアップする電圧源とを有するメモリサブシステムと、
前記メモリデバイスからアクセスされるデータに基づいて表示を生成するべく結合されたタッチスクリーンディスプレイとを備える、電子デバイス。
［項目１６］
メモリプログラミング中に禁止電圧をランプするための製造物品であって、
前記製造物品上にコンテンツが格納され、前記コンテンツがコンピューティングデバイスにより実行されると、項目１〜７のいずれか１項に記載の方法を実行する複数のオペレーションを実行するコンピュータ可読ストレージ媒体を備える、製造物品。
［項目１７］
メモリプログラミング中に禁止電圧をランプするための装置であって、
項目１〜７のいずれか１項に記載の方法を実行する複数のオペレーションを実行する手段を備える、装置。
【図１】
0006372899.tif 000002
【図２】
0006372899.tif 000003
【図３】
0006372899.tif 000004
【図４】
0006372899.tif 000005
【図５】
0006372899.tif 000006
【図６】
0006372899.tif 000007