(57)【特許請求の範囲】
【請求項１】
入力電圧を受けて出力電圧を発生するスイッチング電源を起動するために、前記スイッチング電源の制御回路ＩＣの電源端子に起動開始電圧を与える電源起動回路であって、
前記入力電圧の正極ノードに接続される一方端、および他方端を有する第１の抵抗素子と、
前記第１の抵抗素子の前記他方端に接続される一方端、および前記入力電圧の負極ノードに接続される他方端を有するツェナーダイオード回路と、
前記正極ノードに接続される一方端、および他方端を有する第２の抵抗素子と、
前記第１の抵抗素子の前記他方端に接続されるゲート端子、前記第２の抵抗素子の前記他方端に接続されるドレイン端子、およびソース端子を有するＮ型チャネルＭＯＳＦＥＴと、
前記Ｎ型チャネルＭＯＳＦＥＴの前記ソース端子に接続されるアノード、および前記電源端子に接続されるカソードを有するダイオードとを備え、
前記電源端子と前記負極ノードとの間にはコンデンサが接続され、
前記ツェナーダイオード回路は、直列接続された複数のツェナーダイオードを含み、
前記ツェナーダイオード回路の前記一方端は、前記複数のツェナーダイオードのうち最上段のツェナーダイオードのカソードであり、
前記ツェナーダイオード回路の前記他方端は、前記複数のツェナーダイオードのうち最下段のツェナーダイオードのアノードであり、
前記電源起動回路は、
前記最下段のツェナーダイオードのカソードに接続されるエミッタ端子、前記負極ノードに接続されるコレクタ端子、およびベース端子を有するＰＮＰトランジスタと、
前記ＰＮＰトランジスタの前記ベース端子に接続される一方端、および前記Ｎ型チャネルＭＯＳＦＥＴのソース端子に接続される他方端を有する第３の抵抗素子とをさらに備える、電源起動回路。
【請求項２】
入力電圧を受けて出力電圧を発生するスイッチング電源を起動するために、前記スイッチング電源の制御回路ＩＣの電源端子に起動開始電圧を与える電源起動回路であって、
前記入力電圧の正極ノードに接続される一方端、および他方端を有する第１の抵抗素子と、
前記第１の抵抗素子の前記他方端に接続される一方端、および前記入力電圧の負極ノードに接続される他方端を有するツェナーダイオード回路と、
前記第１の抵抗素子の前記他方端に接続されるゲート端子、前記正極ノードに接続されるドレイン端子、およびソース端子を有するＮ型チャネルＭＯＳＦＥＴと、
前記Ｎ型チャネルＭＯＳＦＥＴの前記ソース端子に接続される一方端、および他方端を有する第２の抵抗素子と、
前記第２の抵抗素子の前記他方端に接続されるアノード、および前記電源端子に接続されるカソードを有するダイオードとを備え、
前記電源端子と前記負極ノードとの間にはコンデンサが接続され、
前記ツェナーダイオード回路は、直列接続された複数のツェナーダイオードを含み、
前記ツェナーダイオード回路の前記一方端は、前記複数のツェナーダイオードのうち最上段のツェナーダイオードのカソードであり、
前記ツェナーダイオード回路の前記他方端は、前記複数のツェナーダイオードのうち最下段のツェナーダイオードのアノードであり、
前記電源起動回路は、
前記最下段のツェナーダイオードのカソードに接続されるエミッタ端子、前記負極ノードに接続されるコレクタ端子、およびベース端子を有するＰＮＰトランジスタと、
前記ＰＮＰトランジスタの前記ベース端子に接続される一方端、および前記第２の抵抗素子の前記他方端に接続される他方端を有する第３の抵抗素子とをさらに備える、電源起動回路。
【請求項３】
前記複数のツェナーダイオードはいずれも同じツェナー電圧を有する、請求項１または請求項２に記載の電源起動回路。
【請求項４】
前記複数のツェナーダイオードは異なるツェナー電圧を有する、請求項２に記載の電源起動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源起動回路に関し、より特定的には、スイッチング電源を起動するための電源起動回路に関する。
【背景技術】
【０００２】
一般的な他励発振型のスイッチング電源は、電源起動回路と、電源供給回路との２系統を有する。スイッチング電源の起動開始時には、まず電源起動回路によって制御回路ＩＣ（Integrated  Circuit）に電力を供給し、それによって、制御回路ＩＣが起動する。制御回路ＩＣが起動することによって、スイッチング電源が起動する。スイッチング電源が起動した後、スイッチング電源の定常動作時においては、電源供給回路によって制御回路ＩＣに電力が供給される。
【０００３】
このように、スイッチング電源を起動するためには、はじめに電源起動回路によって制御回路ＩＣを起動させる必要がある。スイッチング電源の一般的な構成と起動シーケンスについては、たとえば特開平８−２６６０５３号公報に開示されている。図１は、このような従来のスイッチング電源の一例を説明するための図である。
【０００４】
図１に示す構成では、スイッチング電源１００Ｅに直流電源１Ｅからの入力電圧Ｖｉｎが印加されると、抵抗３Ｅを介して接続されたコンデンサ６Ｅに電流が流れ込み、コンデンサ６Ｅの端子電圧が上昇していく。コンデンサ６Ｅの端子電圧は、制御回路ＩＣ７Ｅの電源端子Ｖｃｃに印加される電圧となる。電源端子Ｖｃｃに印加される電圧が制御回路ＩＣ７Ｅが起動を開始するための電圧に達すると、制御回路ＩＣ７Ｅが起動する。制御回路ＩＣ７Ｅは、駆動回路９Ｅを介して主スイッチング素子４Ｅ（図１の場合はＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor））のオン／オフの制御を開始する。これにより、スイッチング電源１００Ｅが起動する。つまり、スイッチング電源１００Ｅの起動時には、抵抗３Ｅを利用して、スイッチング電源１００Ｅの電源起動回路が構成されることとなる。スイッチング電源１００Ｅの起動時に抵抗３Ｅに電流が流れるため、抵抗３Ｅは、起動抵抗と呼ばれることもある。そのような起動抵抗を流れる電流を、「起動電流」として図示する。なお、制御回路ＩＣ７ＥのようなＩＣを起動するための電圧を、以後「起動開始電圧Ｖｓｔａｒｔ」と称する。
【０００５】
スイッチング電源１００Ｅが起動した後の定常動作時には、トランス５Ｅに設けられた三次巻線ＮＥ３に発生した電圧が、整流ダイオード８Ｅを介してコンデンサ６Ｅに印加される。これによって電源端子Ｖｃｃへの印加電圧（制御回路ＩＣ７への電力供給）が維持される。つまり、スイッチング電源１００Ｅの定常動作時には、三次巻線Ｎ３および整流ダイオード８Ｅを利用して、スイッチング電源１００Ｅの電源供給回路が構成されることとなる。しかし、スイッチング電源１００Ｅの定常動作時であっても、入力電圧Ｖｉｎとコンデンサ６Ｅの端子電圧との大小関係によっては、直流電源１Ｅからの電流が、抵抗Ｅ３を介してコンデンサ６Ｅに流れ込むことがある。このため、スイッチング電源１００Ｅの定常動作時において、抵抗３Ｅに電流が流れることによる電力損失が生じる可能性がある。
【０００６】
抵抗３Ｅでの電力損失を低減するために、図２に示すように、電源起動回路を、半導体素子を使用した回路構成とすることができる（たとえば特開２００８−１９９７６５号公報参照）。
【０００７】
図２に示す構成では、抵抗３Ｅと、コンデンサ６Ｅとの間に、Ｎｃｈ−ＭＯＳＦＥＴ（Ｎ型チャネルＭＯＳＦＥＴ）１１Ｅのドレイン・ソースが接続される。また、抵抗１０Ｅおよびツェナーダイオード１２Ｅによって、定電圧機能が実現される。さらに、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅのソース端子とコンデンサ６Ｅとの間には逆流防止ダイオード１３Ｅが設けられる。
【０００８】
スイッチング電源１００Ｆに直流電源１Ｅからの入力電圧Ｖｉｎが印加されると、電源起動回路１４Ｅでは、抵抗１０Ｅを介して、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅのゲートに電圧が印加される。Ｎｃｈ−ＭＯＳＦＥＴのゲート電位は、ツェナーダイオード１２Ｅのツェナー電圧Ｖｚｅとされ、これによりＮｃｈ−ＭＯＳＦＥＴ１１Ｅがオンになる。Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅがオンになると、抵抗３Ｅ、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅのドレイン・ソース、および逆流防止ダイオード１３Ｅを介して、コンデンサ６Ｅに電流が流れ込み、コンデンサ６Ｅが充電される。コンデンサ６Ｅが充電されると、コンデンサ６Ｅの端子電圧（＝電源端子Ｖｃｃに印加される電圧）が上昇していく。コンデンサ６Ｅの端子電圧が、起動開始電圧Ｖｓｔａｒｔに達すると制御回路ＩＣ７Ｅが起動し、スイッチング電源１００Ｆが起動する。つまり、スイッチング電源１００Ｆの起動時には、抵抗３Ｅ，１０Ｅ、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅ、ツェナーダイオード１２Ｅおよび逆流防止ダイオード１３Ｅを利用して、スイッチング電源１００Ｆの起動回路が構成されることとなる。
【０００９】
図２に示す構成では、スイッチング電源１００Ｆの定常動作時において、ツェナーダイオード１２Ｅのツェナー電圧Ｖｚｅ、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅのゲート閾値電圧Ｖｔｈｅおよび逆流防止ダイオード１３Ｅの順方向電圧降下Ｖｆｅによって決まる定電圧出力の値（Ｖｃ＝Ｖｚｅ−Ｖｔｈｅ−Ｖｆｅ）よりも、トランス５Ｅの三次巻線ＮＥ３から供給され、整流ダイオード８Ｅによって整流されてコンデンサ６Ｅに印加される電圧（Ｖｂ）の方が大きくなるように設計される（すなわちＶｂ＞Ｖｃ）。そうすることで、スイッチング電源１００Ｆの定常動作時には、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅのゲート・ソース間にゲート閾値以上の電圧が印加されず、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅがオフになる。これにより、抵抗３Ｅからコンデンサ６Ｅへの電力供給経路が遮断されるので、抵抗３Ｅには電流が流れず、抵抗３Ｅでの電力損失が発生しなくなる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平８−２６６０５３号公報
【特許文献２】特開２００８−１９９７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図２に示すような抵抗３Ｅでの電力損失を低減するための回路構成では、スイッチング電源１００Ｆの起動時に、起動回路１４Ｅによって電源端子Ｖｃｃに印加される定電圧出力（Ｖｃ）は、起動開始電圧Ｖｓｔａｒｔよりも高くする必要がある。
【００１２】
先に説明したように、定電圧出力（Ｖｃ）の値は、ツェナーダイオード１２Ｅのツェナー電圧Ｖｚ、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅのゲート閾値電圧Ｖｔｈｅおよび逆流防止ダイオード１３Ｅの順方向電圧降下Ｖｆによって、Ｖｃ＝Ｖｚｅ−Ｖｔｈｅ−Ｖｆｅとして定められる。そして、制御回路ＣＩ７Ｅの起動開始条件は、Ｖｃ＞Ｖｓｔａｒｔである。
【００１３】
たとえば、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅのゲート閾値電圧Ｖｔｈｅを４Ｖとし、逆流防止ダイオード１３Ｅの順方向電圧降下Ｖｆｅを０．７Ｖとし、起動開始電圧Ｖｓｔａｒｔを１８Ｖとすると、ツェナーダイオード１２Ｅのツェナー電圧Ｖｚｅは、２２．７Ｖより大きくなければならない。ツェナー電圧Ｖｚｅが２２．７Ｖ以下の場合には、スイッチング電源１００Ｆは起動しない。
【００１４】
ここで、図２の構成では、スイッチング電源１００Ｆの起動時には、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅのゲート・ソース間にツェナー電圧Ｖｚｅと同等の電圧が印加される。上述のようにツェナー電圧Ｖｚｅを２２．７Ｖよりも大きくすると、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間にも、２２．７Ｖよりも大きな電圧が印加されることとなる。その場合、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅとして、ゲート・ソース間の最大定格電圧が、２２．７Ｖよりも小さいデバイス（たとえばゲート・ソース間の最大定格電圧±２０Ｖ）の使用は、ゲート損傷につながるため避ける必要がある。
【００１５】
そのため、起動開始電圧Ｖｓｔａｒｔが１８Ｖ以上の電圧である制御回路ＩＣに対しては、それに対応したゲート・ソース間耐圧を有するデバイスを、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅとして選定して使用する必要がある。この場合、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅとして使用可能なデバイスが制限され、設計自由度も低下するといった課題がある。また、入力電圧Ｖｉｎは、たとえば１０００Ｖといった非常に高い電圧になることもあり、その場合には、Ｎｃｈ−ＭＯＳＦＥＴ１１Ｅのドレイン・ソース間耐圧は１０００Ｖ以上必要になる。１０００Ｖ以上の高電圧に耐え得るドレイン・ソース間耐圧を有するデバイスはそもそも数（種類）が少ない。そのため、入力電圧Ｖｉｎが非常に高い電圧である場合には、ゲート・ソース間耐圧が２０Ｖ以上のＮｃｈ−ＭＯＳＦＥＴが存在しないこともある。その結果、Ｎｃｈ−ＭＯＳＦＥＴを使用した定電圧機能を有する電源起動回路を採用すること自体が不可能となることもある。
【００１６】
本発明の目的は、ツェナーダイオードおよびＮｃｈ−ＭＯＳＦＥＴを利用した電源起動回路において、ツェナーダイオードのツェナー電圧がＮｃｈ−ＭＯＳＦＥＴのゲート・ソース間の最大定格電圧以上となる場合であっても、Ｎｃｈ−ＭＯＳＦＥＴを破損させることなくスイッチング電源を起動させることである。
【課題を解決するための手段】
【００１７】
本発明に係る電源起動回路は、入力電圧を受けて出力電圧を発生するスイッチング電源を起動するために、スイッチング電源の制御回路ＩＣの電源端子に起動開始電圧を与える電源起動回路である。
【００１８】
電源起動回路は、入力電圧の正極ノードに接続される一方端、および他方端を有する第１の抵抗素子と、第１の抵抗素子の他方端に接続される一方端、および入力電圧の負極ノードに接続される他方端を有するツェナーダイオード回路と、正極ノードに接続される一方端、および他方端を有する第２の抵抗素子と、第１の抵抗素子の他方端に接続されるゲート端子、第２の抵抗素子の他方端に接続されるドレイン端子、およびソース端子を有するＮ型チャネルＭＯＳＦＥＴと、Ｎ型チャネルＭＯＳＦＥＴのソース端子に接続されるアノード、および電源端子に接続されるカソードを有するダイオードとを備える。
【００１９】
電源端子と負極ノードとの間にはコンデンサが接続される。ツェナーダイオード回路は、直列接続された複数のツェナーダイオードを含む。ツェナーダイオード回路の一方端は、複数のツェナーダイオードのうち最上段のツェナーダイオードのカソードである。ツェナーダイオード回路の他方端は、複数のツェナーダイオードのうち最下段のツェナーダイオードのアノードである。
【００２０】
電源起動回路は、最下段のツェナーダイオードのカソードに接続されるエミッタ端子、負極ノードに接続されるコレクタ端子、およびベース端子を有するＰＮＰトランジスタと、ＰＮＰトランジスタのベース端子に接続される一方端、およびＮ型チャネルＭＯＳＦＥＴのソース端子に接続される他方端を有する第３の抵抗素子とをさらに備える。
【００２１】
上記構成の電源起動回路では、基本的には、ツェナーダイオード回路に含まれる直列接続された複数のツェナーダイオードのツェナー電圧の合算値が、Ｎｃｈ−ＭＯＳＦＥＴのゲートに印加される。Ｎｃｈ−ＭＯＳＦＥＴのソースには、コンデンサの端子電圧およびダイオードの順方向電圧を合算した電圧が印加される。したがって、ツェナーダイオード回路からの電圧と、コンデンサの端子電圧およびダイオードの順方向電圧を合算した電圧とに基づいて、Ｎｃｈ−ＭＯＳＦＥＴのゲート・ソース間に印加される電圧が定まる。
【００２２】
ここで、コンデンサの端子電圧が比較的低いと、Ｎｃｈ−ＭＯＳＦＥＴのゲート・ソース間には比較的大きな電圧が印加されることとなる。上記構成の電源起動回路によれば、コンデンサの端子電圧が比較的低いときには、直列接続された複数のツェナーダイオードのうち最下段のツェナーダイオードは、ＰＮＰトランジスタによってバイパスされる。最下段のツェナーダイオードがＰＮＰトランジスタによってバイパスされると、最下段のツェナーダイオードを除くツェナーダイオードのツェナー電圧を合算した電圧が、Ｎｃｈ−ＭＯＳＦＥＴのゲートに印加される。したがって、Ｎｃｈ−ＭＯＳＦＥＴのゲート・ソース間に印加される電圧は、バイパスされた最下段のツェナーダイオードのツェナー電圧分だけ低減される。低減された電圧によってＮｃｈ−ＭＯＳＦＥＴがオンとされた状態で、コンデンサは充電され、コンデンサの端子電圧が上昇していく。
【００２３】
コンデンサの端子電圧が高くなるにつれて、ＰＮＰトランジスタのベース電位が上昇して、ＰＮＰトランジスタのエミッタ電位も上昇する。ＰＮＰトランジスタのエミッタ端子は、最下段のツェナーダイオードのカソードに接続されているので、エミッタ電位が上昇すると、最下段のツェナーダイオードのカソードの電位も上昇する。そのため、Ｎｃｈ−ＭＯＳＦＥＴのゲートには、最下段のツェナーダイオード以外のツェナーダイオードのツェナー電位に、最下段のツェナーダイオードのカソードの電位を加算した電圧が、Ｎｃｈ−ＭＯＳＦＥＴのゲートに印加され始める。Ｎｃｈ−ＭＯＳＦＥＴのゲートに印加される電圧は、コンデンサの端子電圧とともに上昇する。コンデンサはさらに充電され、最終的には、Ｎｃｈ−ＭＯＳＦＥＴのゲートには、すべてのツェナーダイオードのツェナー電圧を合算した電圧が印加される。その結果、コンデンサの端子電圧は、最下段のツェナーダイオードを含むすべてのツェナーダイオードのツェナー電圧の合算電圧から、Ｎｃｈ−ＭＯＳＦＥＴのゲート閾値電圧およびダイオードの順方向電圧を差引いた電圧となる。
【００２４】
このようにして、ツェナーダイオード回路からＮｃｈ−ＭＯＳＦＥＴのゲートに印加される電圧を、コンデンサの端子電圧の上昇に応じて、段階的に上げていくことで、Ｎｃｈ−ＭＯＳＦＥＴのゲート・ソース間に印加される電圧が大きくなるのを抑制することができる。これにより、すべてのツェナーダイオードのツェナー電圧の合算値がＮｃｈ−ＭＯＳＦＥＴのゲート・ソース間の最大定格電圧以上となる場合でも、Ｎｃｈ−ＭＯＳＦＥＴの破損（たとえばゲート損傷）させることなく、スイッチング電源を起動することが可能になる。
【発明の効果】
【００２５】
本発明によれば、ツェナーダイオードおよびＮｃｈ−ＭＯＳＦＥＴを利用した電源起動回路において、ツェナーダイオードのツェナー電圧がＮｃｈ−ＭＯＳＦＥＴのゲート・ソース間の最大定格電圧以上となる場合であっても、Ｎｃｈ−ＭＯＳＦＥＴを破壊させることなくスイッチング電源を起動させることが可能になる。本発明の他の効果については、実施の形態で説明される。
【図面の簡単な説明】
【００２６】
【図１】従来のスイッチング電源の一例を説明するための第１の図である。
【図２】従来のスイッチング電源の一例を説明するための第２の図である。
【図３】実施の形態１に係る電源起動回路を説明するための図である。
【図４】電源起動回路１４がＰＮＰトランジスタ１７および抵抗１８を有さない場合の動作例を説明するための図である。
【図５】電源起動回路１４がＰＮＰトランジスタ１７および抵抗１８を有する場合の動作例を説明するための図である。
【図６】実施の形態２に係る電源起動回路を説明するための図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、特に記載がある場合を除き、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２８】
[実施の形態１]
図３は、実施の形態１に係るスイッチング電源の起動回路（以下、「電源起動回路」と称する）を説明するための図である。図３を参照して、電源起動回路１４は、スイッチング電源１００に用いられる。スイッチング電源１００は、入力電圧Ｖｉｎを受けて出力電圧Ｖｏｕｔを発生する。スイッチング電源１００は、他励発振型の電源である。入力電圧Ｖｉｎは、電圧源１から、ノードＮＤ１およびノードＮＤ２に供給される。ノードＮＤ１は入力電圧Ｖｉｎの正極ノードであり、ノードＮＤ２は入力電圧Ｖｉｎの負極ノードである。図３に示す例では、電圧源１は直流電圧源であるが、電圧源１の種類は特に限定されない。たとえば電圧源１が交流電圧源の場合には、電圧源１からの交流電圧が、図示しない整流素子（ダイオードなど）によって整流されて、ノードＮＤ１およびＮ２に供給されてもよい。
【００２９】
スイッチング電源１００はたとえばフライバックコンバータであり、コンデンサ２，６および１６と、主スイッチング素子４と、トランス５と、制御回路ＩＣ７と、整流ダイオード８および１５と、駆動回路９と、電源起動回路１４と、出力端子Ｔ１およびＴ２とを含む。
【００３０】
コンデンサ２の一方端はノードＮＤ１に接続され、他方端はノードＮＤ２に接続される。コンデンサ２によって、たとえばＤＣ電圧としての入力電圧Ｖｉｎを安定化させることができる。
【００３１】
トランス５は、一次巻線Ｎ１、二次巻線Ｎ２および三次巻線Ｎ３を含む。一次巻線Ｎ１および三次巻線Ｎ３と、二次巻線Ｎ２とは絶縁される。
【００３２】
主スイッチング素子４は、一次巻線Ｎ１に直列接続される。主スイッチング素子４のオン/オフによって、一次巻線Ｎ１に入力電圧Ｖｉｎの断続した電圧が印加される。これにより、トランス５は、一次巻線Ｎ１に供給される電力を二次巻線Ｎ２及び三次巻線Ｎ３に伝達する。
【００３３】
駆動回路９は、制御回路ＩＣ７からの制御信号を受けて主スイッチング素子４を駆動することによって、主スイッチング素子のオン／オフを切替える。
【００３４】
二次巻線Ｎ２の一方端は整流ダイオード１５のアノードに接続され、他方端は出力端子Ｔ２に接続される。整流ダイオード１５のカソードは、出力端子Ｔ１に接続される。出力端子Ｔ１と出力端子Ｔ２との間には、コンデンサ１６が接続される。整流ダイオード１５およびコンデンサ１６は、主スイッチング素子４のオフ期間中に二次巻線Ｎ２から放出されたエネルギを整流し、直流化する。これにより、スイッチング電源１００は、出力端子Ｔ１と出力端子Ｔ２との間に、直流としての出力電圧Ｖｏｕｔを発生する。
【００３５】
制御回路ＩＣ７は、駆動回路９を介して、主スイッチング素子４のオン／オフを制御する。具体的には、制御回路ＩＣ７から駆動回路９に制御信号が送信され、送信された制御信号に基づいて駆動回路９が主スイッチング素子４のオン／オフを切替える。これにより、出力電圧Ｖｏｕｔを所望のレベルに制御することができる。制御回路ＩＣ７には種々の端子が設けらており、いくつかの端子には名称を付して図示している。具体的には、たとえば、制御回路ＩＣ７は、Ｖｃｃ端子（以下、「電源端子Ｖｃｃ」と称する）、ＧＮＤ端子およびＯＵＴ端子を含む。
【００３６】
電源端子Ｖｃｃに、制御回路ＩＣ７を起動するための電圧（起動開始電圧Ｖｓｔａｒｔ）以上の電圧が印加されると、制御回路ＩＣ７が起動する。起動開始電圧Ｖｓｔａｒｔは、スイッチング電源１００の起動時に、電源起動回路１４から電源端子Ｖｃｃに与えられる。
【００３７】
ＧＮＤ端子は基準電位とされる。図３に示す例では、ＧＮＤ端子は、ノードＮＤ２に接続される。この場合、ＧＮＤ端子は、入力電圧Ｖｉｎの負極側と同じ電位を有する。
【００３８】
ＯＵＴ端子は、制御回路ＩＣ７から駆動回路９に制御信号を送信するための端子である。
【００３９】
電源起動回路１４は、スイッチング電源１００の起動時に、制御回路ＩＣ７を起動するための起動電力（電圧）を生成する。電源起動回路１４は、抵抗３，１０および１８と、Ｎｃｈ−ＭＯＳＦＥＴ１１と、ツェナーダイオード回路１２と、逆流防止ダイオード１３と、ＰＮＰトランジスタ１７とを含む。
【００４０】
ツェナーダイオード回路１２は、直列接続された複数のツェナーダイオードを含む。図３に示す例では、ツェナーダイオード１２ａおよび１２ｂの２つのツェナーダイオードが、ツェナーダイオード回路１２に含まれる。ツェナーダイオード１２ａは、ツェナーダイオード回路１２における上段側のツェナーダイオードである。ツェナーダイオード１２ｂは、ツェナーダイオード回路１２における下段側のツェナーダイオードである。ただし、ツェナーダイオード回路１２に含まれるツェナーダイオードの数は特に限定されるものではない。図３に示す例では、ツェナーダイオード１２ａは最上段のツェナーダイオードであり、ツェナーダイオード１２ｂは最下段のツェナーダイオードである。
【００４１】
逆流防止ダイオード１３は、スイッチング電源１００の起動時には、電源起動回路１４で生成される起動電力を、制御回路ＩＣ７へ導く。一方で、逆流防止ダイオード１３は、スイッチング電源１００の定常動作時には、三次巻線Ｎ３からの電流が電源起動回路１４に流入することを防止する。逆流防止ダイオード１３は省略することもできる。
【００４２】
整流ダイオード８は、一次巻線Ｎ１から三次巻線Ｎ３に伝達された電力を整流し、制御回路ＩＣ７の電源端子Ｖｃｃに導く。
【００４３】
コンデンサ６は、電源端子ＶｃｃとＧＮＤ端子との間に接続される。
なお、実施の形態１においては、フライバック方式のスイッチング電源に電源起動回路１４を用いているが、その他の回路方式、例えば降圧チョッパ回路や昇圧チョッパ回路にも、実施の形態１に係る電源起動回路１４を適用することが可能である。このことは、後述の実施の形態２および実施の形態３についても同様である。
【００４４】
ここで、電源起動回路１４について、さらに具体的に説明する。
抵抗１０は、ノードＮＤ１に接続される一方端と、他方端とを有する第１の抵抗素子である。
【００４５】
ツェナーダイオード回路１２は、抵抗１０の他方端に接続される一方端と、ノードＮＤ２に接続される他方端とを有する。ツェナーダイオード回路１２の一方端は、ツェナーダイオード１２ａ（最上段のツェナーダイオード）のカソードである。ツェナーダイオード回路１２の他方端は、ツェナーダイオード１２ｂ（最下段のツェナーダイオード）のアノードである。
【００４６】
ＰＮＰトランジスタ１７は、ツェナーダイオード１２ｂのカソードに接続されるエミッタ端子と、ノードＮＤ２に接続されるコレクタ端子と、ベース端子とを有する。
【００４７】
抵抗１８は、ＰＮＰトランジスタ１７のベース端子に接続される一方端と、Ｎｃｈ−ＭＯＳＦＥＴ１１のソース端子に接続される他方端とを有する第３の抵抗素子である。
【００４８】
以上説明した構成の電源起動回路１４の動作について説明する。具体的には、電源起動回路１４におけるＰＮＰトランジスタ１７および抵抗１８の役割を説明する。はじめに、図３の電源起動回路１４において、ＰＮＰトランジスタ１７および抵抗１８が無い場合の動作について説明する。その後、ＰＮＰトランジスタ１７および抵抗１８がある場合の動作について説明する。なお、以下の説明においては、ツェナーダイオード回路１２に含まれる複数のツェナーダイオードは、ツェナーダイオード１２ａおよび１２ｂの２つであるものとする。
【００４９】
［ＰＮＰトランジスタ１７および抵抗１８が無い場合］
はじめに、入力電圧Ｖｉｎが印加され、抵抗１０を介してツェナーダイオード回路に電流が流れる。これにより、ツェナーダイオード１２ａのツェナー電圧Ｖｚａおよび１２ｂのツェナー電圧Ｖｚｂの合算値Ｖｚ（以下、「ツェナー電圧合算値Ｖｚ」と称する）が、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲートに印加される。
【００５０】
スイッチング電源１００の起動時には、コンデンサ６は充電されていない。そのため、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート電位（＝ツェナー電圧合算値Ｖｚ）と、ソース電位との電位差に相当する電圧がゲート・ソース間に印加され、Ｎｃｈ−ＭＯＳＦＥＴ１１がオンになる。これにより、突入電流の防止等のために抵抗３によって制限された電流がコンデンサ６に流れ込み、コンデンサ６が充電されて、コンデンサ６の端子電圧（＝電源端子Ｖｃｃに印加される電圧）が上昇していく。この場合、Ｎｃｈ−ＭＯＳＦＥＴ１１として、ゲート・ソース間の耐圧がツェナー電圧合算値Ｖｚ以上のデバイスを用いる必要がある。なお、一般的なＭＯＳＦＥＴでは、ゲート・ソース間耐圧は２０Ｖ程度である。
【００５１】
以上説明したようなツェナーダイオード１２ａ，１２ｂおよびＮｃｈ−ＭＯＳＦＥＴ１１等を使用する回路は、一般的に、定電圧回路と呼ばれる。このような定電圧回路において、たとえば、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート閾値電圧Ｖｔｈを４Ｖ、ツェナー電圧合算値Ｖｚを１８Ｖとすると、Ｎｃｈ−ＭＯＳＦＥＴ１１のソース電位（ここではＶｓとする）は、Ｖｓ＝Ｖｚ−Ｖｔｈ＝１８Ｖ−４Ｖ＝１４Ｖとなり、このソース電位Ｖｓ＝１４Ｖが定電圧として、定電圧回路により生成される。ここで、スイッチング電源１００を起動した後（定常動作時）において抵抗３に電流が流れて電源起動回路１４での損失が発生することを抑制するために、三次巻線Ｎ３から出力され整流ダイオード８によって整流された後にコンデンサ６に印加される電圧が、定電圧回路で生成される定電圧よりも高くなるように設計される（たとえばトランス５の巻数比が設定される）。これにより、Ｎｃｈ−ＭＯＳＦＥＴ１１のソースからコンデンサ６へは電流が流れなくなり（すなわちＮｃｈ−ＭＯＳＦＥＴ１１がオフになり）、電源起動回路１４から制御回路ＩＣ７への電力供給を停止して、抵抗３に電流が流れることを防ぐことが可能となる。また、逆流防止ダイオード１３が設けられることによって、三次巻線Ｎ３から出力された電流が電源起動回路１４に逆流することを防止することができる。電源起動回路１４から制御回路ＩＣ７へ電力供給している期間は、逆流防止ダイオード１３において、順方向電圧降下Ｖｆ（たとえば０．７Ｖ）だけ電圧降下が発生する。そのため、スイッチング電源１００の起動時には、Ｎｃｈ−ＭＯＳＦＥＴ１１のソース電位Ｖｓ＝１４Ｖから、逆流防止ダイオード１３での順方向電圧降下Ｖｆ＝０．７Ｖを差引いた電圧値１３．３Ｖが、定電圧出力（Ｖｃ）として制御回路ＩＣ７の電源端子Ｖｃｃに印加されることとなる。
【００５２】
しかしながら、電源起動回路１４から制御回路ＩＣ７の電源端子Ｖｃｃへの定電圧出力（Ｖｃ）が１３．３Ｖしかないと、たとえば制御回路ＩＣ７の起動開始電圧Ｖｓｔａｒｔが１８Ｖの場合には、制御回路ＩＣ７を起動させることができない。この場合には、電源起動回路１４で生成される電圧を、起動開始電圧Ｖｓｔａｒｔ（１８Ｖ）に、逆流防止ダイオード１３の順方向電圧降下Ｖｆ（０．７Ｖ）、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート閾値電圧Ｖｔｈ（４Ｖ）を加算した電圧＝２２．７Ｖ以上の電圧を、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲートに印加しなければならない。つまり、ツェナー電圧合算値Ｖｚを２２．７Ｖ以上とする必要がある。
【００５３】
しかし、先に述べたように、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース耐圧（最大定格電圧）は、一般的には２０Ｖ程度であるため、それよりも大きい２２．７Ｖの電圧がＮｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間に印加されると、Ｎｃｈ−ＭＯＳＦＥＴ１１が破損する恐れがある。
【００５４】
そこで、実施の形態１においては、電源起動回路１４がＰＮＰトランジスタ１７および抵抗１８を有することによって、次に説明するように、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間に印加される電圧を低減する。なお、上記のようにツェナー電圧合算値Ｖｚを２２．７Ｖ以上としなければならないため、以下では、ツェナーダイオード１２ａのツェナー電圧Ｖｚａおよび１２ｂのツェナー電圧Ｖｚｂがいずれも１２Ｖの場合について説明する。この場合、ツェナー電圧合算値Ｖｚは、２４Ｖ（＝１２Ｖ＋１２Ｖ）である。
【００５５】
［ＰＮＰトランジスタ１７および抵抗１８がある場合］
はじめに、入力電圧Ｖｉｎが印加され、抵抗１０を介してツェナーダイオ―ド回路１２に電流が流れる。ここで、ツェナーダイオード１２ｂは、並列接続されたＰＮＰトランジスタ１７のエミッタ電位がベース電位より高くなるため、ＰＮＰトランジスタ１７はオンになる。ＰＮＰトランジスタ１７がオンになると、ツェナーダイオード１２ｂがＰＮＰトランジスタ１７によってバイパスされるため、ツェナーダイオード１２ｂがショートされた状態となる。つまり、入力電圧Ｖｉｎが印加された直後は、ツェナーダイオード１２ａのみによって、ツェナーダイオード回路１２が構成された状態となる。したがって、ツェナーダイオード１２ａのツェナー電圧Ｖｚａ（１２Ｖ）のみが、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲートに印加されて、コンデンサ６が充電されていくこととなる。この場合、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間には、ツェナーダイオード１２ａのツェナー電圧Ｖｚａ（１２Ｖ）以上の電圧が印加されることがない。したがって、Ｎｃｈ−ＭＯＳＦＥＴ１１のたとえばゲート・ソース耐圧が２０Ｖしかない場合でも、ゲートが破損することはない。なお、このときのコンデンサ６の充電時間は、抵抗３の抵抗値とコンデンサ６の容量値に基づく時定数によって決まる。
【００５６】
ツェナーダイオード１２ａのツェナー電圧ＶｚａのみでＮｃｈ−ＭＯＳＦＥＴ１１がオンになり、コンデンサ６が充電されてコンデンサ６の端子電圧が上昇していくと、それに合わせてＮｃｈ−ＭＯＳＦＥＴ１１のソース電位も上昇していく。その際のソース電位は、コンデンサ６の端子電圧に逆流防止ダイオード１３の順方向電圧降下Ｖｆ（０．７Ｖ）を加算した電位となる。図３に示すように、Ｎｃｈ−ＭＯＳＦＥＴ１１のソースと、ＰＮＰトランジスタ１７のベースとは、抵抗１８を介して電気的に接続されているので、Ｎｃｈ−ＭＯＳＦＥＴ１１のソース電位の上昇に伴って、ＰＮＰトランジスタ１７のベース電位も上昇していく。ＰＮＰトランジスタのエミッタ電位は、ベース電位にベース・エミッタ間電圧（０．７Ｖ）を加算した電位となる。したがって、ＰＮＰトランジスタ１７のベース電位が上昇すると、ＰＮＰトランジスタ１７のエミッタ電位も上昇していく。すなわち、ツェナーダイオード１２ｂのカソードの電位は、ＰＮＰトランジスタ１７のエミッタ電位に制限されながら、エミッタ電位とともに上昇していく。なお、各電圧の上昇速度は、コンデンサ６の端子電圧の上昇速度（充電速度）に応じたものとなる。
【００５７】
Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート電位は、ツェナーダイオード１２ａのツェナー電圧Ｖｚａ（１２Ｖ）とＰＮＰトランジスタ１７のコレクタ・エミッタ間電圧（＝ＭＯＳＦＥＴ１１のソース電位＋ＰＮＰトランジスタ１７のベース・エミッタ間電圧）とを合算した電位となる。ここで、先に説明した通り、Ｎｃｈ−ＭＯＳＦＥＴ１１のソース電位も、コンデンサ６の充電とともに上昇していくため、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間には、ツェナーダイオード１２ａのツェナー電圧Ｖｚａ（１２Ｖ）に、ＰＮＰトランジスタ１７のベース・エミッタ間電圧（０．７Ｖ）を加算した電圧が印加され、それより大きい電圧が印加されることはない。
【００５８】
さらにコンデンサ６の充電が進み、Ｎｃｈ−ＭＯＳＦＥＴ１１のソース電位が、ツェナーダイオード１２ｂのツェナー電圧Ｖｚｂ（１２Ｖ）よりも高くなると、ＰＮＰトランジスタ１７はオフし、ツェナーダイオード１２ｂはツェナー電圧でクランプされる。Ｎｃｈ−ＭＯＳＦＥＴ１１のソース電位は最大で、ツェナー電圧合算値Ｖｚ（２４Ｖ）から、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート閾値電圧Ｖｔｈ（４Ｖ）を差引いた電圧まで上昇する。その電圧値から逆流防止ダイオード１３の順方向電圧降下Ｖｆ（０．７Ｖ）を差引いた電圧である定電圧出力（Ｖｃ）が、制御回路ＩＣ７の起動開始電圧Ｖｓｔａｒｔ（１８Ｖ）を上回ることによって、制御回路ＩＣ７が起動し、主スイッチング素子４のオン／オフ制御を開始する。これにより、スイッチング電源１００が起動する。
【００５９】
以上説明したように、電源起動回路１４がＰＮＰトランジスタ１７および抵抗１８を有することによって、制御回路ＩＣ７の起動開始電圧Ｖｓｔａｒｔが大きく（たとえば１８Ｖ）、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲートに印加される電圧を大きくしなければならない場合であっても、ゲートへの印加電圧を段階的に変化させることで、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間に印加される電圧が大きくなるのを防ぐことができる。したがって、ゲート・ソース間耐圧が高耐圧ではないデバイスであっても、Ｎｃｈ−ＭＯＳＦＥＴ１１として採用することが可能になる。これにより、設計の自由度も向上する。
【００６０】
このように、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲートに段階的に電圧を印加することで、ツェナーダイオード１２ａおよび１２ｂのツェナー電圧の合算値がＮｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間耐圧以上となる場合であっても、Ｎｃｈ−ＭＯＳＦＥＴ１１を破損させることなく使用する（駆動させる）ことが可能となる。
【００６１】
ここで、ＰＮＰトランジスタ１７および抵抗１８が無い場合とある場合とにおける、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間に印加される電圧の変化について、図４および図５を参照して説明する。
【００６２】
［ＰＮＰトランジスタ１７および抵抗１８が無い場合］
図４は、電源起動回路１４がＰＮＰトランジスタ１７および抵抗１８を有さない場合の動作例を説明するための図である。図４の横軸は時刻を示し、縦軸は電圧を示す。図４において、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート電圧、ソース電圧、およびゲート・ソース間電圧の変化を示す３つの曲線が「ＶＧ１」，「ＶＳ１」および「ＶＧＳ１」としてそれぞれ示される。
【００６３】
図３および図４を参照して、時刻＝０において、入力電圧Ｖｉｎが印加される。ＰＮＰトランジスタ１７および抵抗１８が無い場合には、ゲート電圧ＶＧ１は、ツェナー電圧合算値Ｖｚ（２４Ｖ）となる。このゲート電圧ＶＧ１の値は時刻によらず一定（２４Ｖ）である。一方で、ソース電圧ＶＳ１は、コンデンサ６が充電されていないため０Ｖとなる。したがって、時刻＝０においては、ゲート・ソース間電圧ＶＧＳ１（＝ＶＧ１−ＶＳ１）は、２４Ｖ（＝２４Ｖ−０Ｖ）となる。時刻＝０以降は、コンデンサ６の充電が充電されるので、ソース電圧ＶＳ１が上昇していく。ソース電圧ＶＳ１が上昇することによって、ゲート・ソース間電圧ＶＧＳ１は低下していく。
【００６４】
時間が経過して、たとえば時刻＝ｔ１０を過ぎると、ゲート・ソース間電圧ＶＧＳ１が２０Ｖを下回る。
【００６５】
さらに時間が経過し、時刻ｔ＝２０を過ぎると、ソース電圧ＶＳ１が１８．７Ｖを上回る。ソース電圧ＶＳ１が１８．７Ｖ以上の場合には、逆流防止ダイオード１３の順方向電圧降下Ｖｆ（ここでは０．７Ｖとする）を差引いても、電源端子Ｖｃｃには１８Ｖ以上の電圧（定電圧出力（Ｖｃ））が印加されることとなる。制御回路ＩＣ７の起動開始電圧Ｖｓｔａｒｔが１８Ｖであれば、制御回路ＩＣ７が起動して、スイッチング電源１００が起動する。
【００６６】
図４に示すようなゲート・ソース間電圧ＶＧＳ１の変化によれば、時刻＝０から時刻＝ｔ１０までの間、ゲート・ソース間電圧ＶＧＳ１は、２０Ｖ以上となる。この場合、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間耐圧がたとえば２０Ｖしかないと、Ｎｃｈ−ＭＯＳＦＥＴ１１が破損するおそれがある。
【００６７】
［ＰＮＰトランジスタ１７および抵抗１８がある場合］
図５は、電源起動回路１４がＰＮＰトランジスタ１７および抵抗１８を有する場合の動作例を説明するための図である。図５の横軸は時間を示し、縦軸は電圧を示す。図５において、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート電圧、ソース電圧、およびゲート・ソース間電圧の変化を示す３つの曲線が「ＶＧ２」，「ＶＳ２」および「ＶＧＳ２」としてそれぞれ示される。
【００６８】
図３および図５を参照して、時刻＝０において、入力電圧Ｖｉｎが印加される。ＰＮＰトランジスタ１７および抵抗１８がある場合には、ゲート電圧ＶＧ２は、ツェナーダイオード１２ａのツェナー電圧Ｖｚａ（１２Ｖ）となる。一方で、ソース電圧ＶＳ１は、コンデンサ６が充電されていないため０Ｖとなる。したがって、時刻＝０においては、ゲート・ソース間電圧ＶＧＳ２（ＶＧ２−ＶＳ２）は、１２Ｖ（＝１２Ｖ−０Ｖ）となる。時刻＝０以降は、コンデンサ６の充電が開始されるので、ソース電圧ＶＳ１が上昇していく。ソース電圧ＶＳ２が上昇することによって、ゲート・ソース間電圧ＶＧＳ２は低下していく。
【００６９】
また、ソース電圧ＶＳ１の上昇に伴い、ＰＮＰトランジスタ１７のエミッタ電位も上昇しはじめる。そのため、ゲート電圧ＶＧ２も上昇していく。
【００７０】
さらに時間が経過して、時刻ｔ＝２０を過ぎると、ソース電圧ＶＳ２が１８．７Ｖを上回る。したがって、制御回路ＩＣ７の起動開始電圧Ｖｓｔａｒｔが１８Ｖであれば、制御回路ＩＣ７が起動し、スイッチング電源１００が起動する。
【００７１】
図５に示すようなゲート・ソース間電圧ＶＧＳ２の変化によれば、ゲート・ソース間電圧ＶＧＳ２がほぼツェナーダイオード１２ａのツェナー電圧Ｖｚａ（ここではたとえば１２Ｖ）以下に制限される。したがって、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間耐圧が２０Ｖしかない場合であっても、Ｎｃｈ−ＭＯＳＦＥＴ１１が破損することはない。すなわち、ツェナーダイオード１２ａおよび１２ｂのツェナー電圧ＶｚａおよびＶｚｂ（の合算値Ｖｚ）がＮｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間の最大定格電圧以上となる場合であっても、Ｎｃｈ−ＭＯＳＦＥＴを破損させることなくスイッチング電源１００を起動させることができる。
【００７２】
［実施の形態２］
実施の形態１では、抵抗３（図３）がＮｃｈ−ＭＯＳＦＥＴ１１のドレイン側に接続されている。この場合、スイッチング電源１００の起動時にコンデンサ６を充電するための充電電流（起動電流）は、概ね抵抗３の抵抗値と、抵抗３に印加される電圧とによって決定される。図３に示す構成では、抵抗３の一方端が入力電圧Ｖｉｎの正極ノードであるノードＮＤ１に接続されているので、入力電圧Ｖｉｎが大きくなるになるにつれて、抵抗３に印加される電圧も大きくなり、また抵抗３を流れる電流も大きくなる。その結果、たとえば、抵抗３での損失および印加電圧が、許容範囲（許容損失や許容印加電圧等）を超えてしまう可能性がある。これを防ぐには、たとえば抵抗３を複数の抵抗素子で構成したり、抵抗素子の数を増加させたりする必要がある。
【００７３】
実施の形態２では、抵抗３がＮｃｈ−ＭＯＳＦＥＴ１１のソース側に接続された構成を採用することで、たとえば抵抗素子の数の増加を抑制することができる。
【００７４】
図６は、実施の形態２に係る電源起動回路を説明するための図である。図６を参照して、スイッチング電源１００Ａは、電源起動回路１４Ａを含む点において、スイッチング電源１００（図３）と異なる。スイッチング電源１００Ａの他の部分の構成は、図３に示すスイッチング電源１００の対応する部分と同様であるため、ここでは説明を繰り返さない。
【００７５】
電源起動回路１４Ａは、抵抗３の位置について、電源起動回路１４（図３）とは異なる。
【００７６】
抵抗３の位置に関して説明すると、電源起動回路１４Ａでは、Ｎｃｈ−ＭＯＳＦＥＴ１１のドレイン端子が、ノードＮＤ１に接続される。抵抗３は、Ｎｃｈ−ＭＯＳＦＥＴ１１のソース端子に接続される一方端と、他方端とを有する第２の抵抗素子となる。逆流防止ダイオード１３は、抵抗３の他方端に接続されるアノードと、電源端子Ｖｃｃに接続されるカソードとを有する。抵抗１８は、ＰＮＰトランジスタのベース端子に接続される一方端と、抵抗３の他方端に接続される他方端とを有する第３の抵抗素子となる。
【００７７】
先に述べたように、コンデンサ６への充電電流は概ね抵抗３の抵抗値と抵抗３に印加される電圧とによって決定される。このため、図６に示すように抵抗３をＮｃｈ−ＭＯＳＦＥＴ１１のソース側に接続すると、コンデンサ６への充電電流（起動電流）は、概ね抵抗３の抵抗値とＮｃｈ−ＭＯＳＦＥＴ１１のソース電位とによって決定されることとなる。Ｎｃｈ−ＭＯＳＦＥＴ１１のソース電位は、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート電位、すなわちツェナー電圧合算値Ｖｚによって決定される。したがって、ツェナー電圧合算値Ｖｚを調節することによって、コンデンサ６への充電電流を調節することが可能になる。
【００７８】
実施の形態２においても、実施の形態１と同様に、入力電圧Ｖｉｎが印加された直後は、ツェナーダイオード１２ｂが、ＰＮＰトランジスタ１７によってショートされた状態となる。そして、このときのコンデンサ６への充電電流（起動電流）は、ツェナーダイオード１２ａのツェナー電圧Ｖｚａと、Ｎｃｈ−ＭＯＳＦＥＴ１１のソース端子に接続された抵抗３の抵抗値とによって決まる。その後、コンデンサ６の端子電圧が上昇すると、ＰＮＰトランジスタ１７がオフになる。最終的には、ツェナーダイオード１２ｂもツェナー電圧Ｖｚａでクランプされ、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲートには、ツェナー電圧合算値Ｖｚが印加される。したがって、抵抗３には、ツェナー電圧合算値Ｖｚと抵抗３の抵抗値によって決定される電流が流れる。コンデンサ６の端子電圧が制御回路ＩＣ７の起動開始電圧Ｖｓｔａｒｔに達した後は、制御回路ＩＣ７が起動する。
【００７９】
以上説明したように、実施の形態２では、抵抗３をＮｃｈ−ＭＯＳＦＥＴ１１のソース側に接続することによって、入力電圧Ｖｉｎによらず、抵抗３に印加される電圧を、ツェナー電圧合算値Ｖｚ以下（入力電圧Ｖｉｎよりも低い電圧）に制限することが可能になる。このため、抵抗３の耐圧不足や許容電力不足を解決するために、先に述べたような抵抗３を複数の抵抗素子で構成したり、抵抗素子の数を増加させたりする必要性を低減できる。
【００８０】
また、制御回路ＩＣ７の電源端子Ｖｃｃに印加される電圧が起動開始電圧Ｖｓｔａｒｔに達してスイッチング電源１００Ａが起動した後は、トランス５の三次巻線Ｎ３から制御回路ＩＣ７への電力供給が開始され、電源起動回路１４Ａから制御回路ＩＣ７への電力供給は停止する。そのため、電源起動回路１４Ａから制御回路ＩＣ７へ電力供給が行なわれる時間は、通常、長くとも数秒程度である。この場合、抵抗３で電力損失による発熱が生じている時間も数秒程度なので、抵抗３の定格電力内であれば、抵抗３の温度上昇も非常に小さく、飽和温度まで達することはない。
【００８１】
しかしながら、制御回路ＩＣ７の電源端子Ｖｃｃに短絡故障が発生した場合においては、電源端子Ｖｃｃに電流が流れ続け、抵抗３にも電流が流れ続けることとなる。その場合、図３のようにＮｃｈ−ＭＯＳＦＥＴ１１のドレイン側に抵抗３を接続すると、入力電圧Ｖｉｎがダイレクトに抵抗３に印加されることとなり、抵抗３で非常に大きな電力損失が発生する。電源端子Ｖｃｃの短絡故障が解消されないと、抵抗３での電力損失の発生が継続して抵抗３の温度が上昇していき、飽和温度に達する。電源端子Ｖｃｃの短絡故障による抵抗３の温度上昇を考慮すれば、Ｎｃｈ−ＭＯＳＦＥＴ１１のドレイン側に抵抗３を接続する場合には、このような飽和温度にも耐え得るような設計が必要になる。そのような設計としては、たとえば抵抗３を構成する抵抗素子の数を増加するといったことが考えられるが、部品点数や実装面積の増加を招来してしまう。また、電源端子Ｖｃｃが短絡故障しない場合には、非常に余裕を持った設計（いわばオーバースペック）となる。
【００８２】
これに対し、図６のようにＮｃｈ−ＭＯＳＦＥＴ１１のソース側に抵抗３を接続する場合は、電源端子Ｖｃｃが短絡故障してない通常動作時、ツェナー電圧合算値Ｖｚと抵抗３とによって決まる電流が抵抗３に流れる。前述したように、通常動作においてこの状態が続くのは数秒程度である。よって、抵抗３の温度上昇も非常に小さい。一方、電源端子Ｖｃｃの短絡故障時においては、ツェナーダイオード１２ｂが、ＰＮＰトランジスタ１７によってショートされた状態になるため、ツェナーダイオード１２ａのツェナー電圧Ｖｚａのみが抵抗３に印加されることとなる。そのため、通常動作時に流れる最大電流値に対して電流を抑制する（絞る）ことができる。したがって、ドレイン側に抵抗３を接続する場合よりも、電源端子Ｖｃｃの短絡故障時に抵抗３の温度が上昇することを抑制することができ、その結果、たとえば抵抗３を抵抗数の増加や実装面積の増加を抑制することが可能になる。
【００８３】
［実施の形態３］
実施の形態２として説明した図６の構成においては、ツェナーダイオード回路１２に含まれる複数のツェナーダイオード、たとえばツェナーダイオード１２ａおよび１２ｂが異なるツェナー電圧を有するように設計してもよい。
【００８４】
再び図６を参照して、実施の形態３では、たとえば、ツェナーダイオード回路１２の上段側のツェナーダイオード１２ａとしてツェナー電圧Ｖｚａが８Ｖのツェナーダイオードを採用し、ツェナーダイオード回路１２の下段側のツェナーダイオード１２ｂとしてツェナー電圧Ｖｚｂが１６Ｖのツェナーダイオードを採用することができる。なお、ツェナー電圧合算値Ｖｚは２４Ｖであるので、制御回路ＩＣ７の起動開始電圧Ｖｓｔａｒｔがたとえば１８Ｖといった高い電圧であっても、制御回路ＩＣ７を起動させることができる。先に説明したように、電源端子Ｖｃｃが短絡故障した場合、ツェナーダイオード１２ｂは、ＰＮＰトランジスタ１７によってショートされた状態になるため、起動時に抵抗３に流れる電流は、ツェナーダイオード１２ｂのツェナー電圧と抵抗３によって制限される。
【００８５】
ここで、実施の形態３では、ツェナーダイオード１２ａのツェナー電圧が８Ｖであり、たとえば先に説明した１２Ｖよりも低い。したがって、電源端子Ｖｃｃが短絡故障したときに抵抗３に印加される電圧が小さくなるため、抵抗３に流れる電流も小さくなる。このようにして、ツェナーダイオード回路１２に含まれる複数のツェナーダイオードのうち、下段側のツェナーダイオード１２ｂのツェナー電圧Ｖｚｂを、上段側のツェナーダイオード１２ａのツェナー電圧Ｖｚａよりも小さくすることによって、電源端子Ｖｃｃが短絡故障した場合に抵抗３を流れる電流を抑制することが可能となる。
【００８６】
なお、ツェナーダイオード回路１２に３つ以上のツェナーダイオードが含まれる場合には、少なくとも一つのツェナーダイオードのツェナー電圧が異なっていればよい。最下段のツェナーダイオードのツェナー電圧を、それ以外のツェナーダイオードのツェナー電圧よりも小さくしておけば、電源端子Ｖｃｃの短絡故障時に抵抗３に流れる電流を抑制することができる。
【００８７】
最後に、実施の形態に係る電源起動回路について総括する。図３を参照して、電源起動回路１４は、入力電圧Ｖｉｎを受けて出力電圧Ｖｏｕｔを発生するスイッチング電源１００を起動するために、スイッチング電源１００の制御回路ＩＣ７の電源端子Ｖｃｃに起動開始電圧（Ｖｓｔａｒｔ）を与える。
【００８８】
電源起動回路１４は、入力電圧の正極ノード（ノードＮＤ１）に接続される一方端、および他方端を有する第１の抵抗素子（抵抗１０）と、第１の抵抗素子（抵抗１０）の他方端に接続される一方端、および入力電圧Ｖｉｎの負極ノード（ノードＮＤ２）に接続される他方端を有するツェナーダイオード回路１２と、正極ノード（ノードＮＤ１）に接続される一方端、および他方端を有する第２の抵抗素子（抵抗３）と、第１の抵抗素子（抵抗１０）の他方端に接続されるゲート端子、第２の抵抗素子（抵抗３）の他方端に接続されるドレイン端子、およびソース端子を有するＮ型チャネルＭＯＳＦＥＴ（Ｎｃｈ−ＭＯＳＦＥＴ１１）と、Ｎ型チャネルＭＯＳＦＥＴ（Ｎｃｈ−ＭＯＳＦＥＴ１１）のソース端子に接続されるアノード、および電源端子Ｖｃｃに接続されるカソードを有するダイオード（逆流防止ダイオード１３）とを備える。
【００８９】
電源端子Ｖｃｃと負極ノード（ノードＮＤ２）との間にはコンデンサ６が接続される。
ツェナーダイオード回路１２は、直列接続された複数のツェナーダイオード（ツェナーダイオード１２ａおよび１２ｂ）を含む。
【００９０】
ツェナーダイオード回路１２の一方端は、複数のツェナーダイオード（ツェナーダイオード１２ａおよび１２ｂ）のうち最上段のツェナーダイオード（ツェナーダイオード１２ａ）のカソードである。
【００９１】
ツェナーダイオード回路１２の他方端は、複数のツェナーダイオード（ツェナーダイオード１２ａおよび１２ｂ）のうち最下段のツェナーダイオード（ツェナーダイオード１２ｂ）のアノードである。
【００９２】
電源起動回路１４は、最下段のツェナーダイオード（ツェナーダイオード１２ｂ）のカソードに接続されるエミッタ端子、負極ノード（ノードＮＤ２）に接続されるコレクタ端子、およびベース端子を有するＰＮＰトランジスタ１７と、ＰＮＰトランジスタ１７のベース端子に接続される一方端、およびＮ型チャネルＭＯＳＦＥＴ（Ｎｃｈ−ＭＯＳＦＥＴ１１）のソース端子に接続される他方端を有する第３の抵抗素子（抵抗１８）とをさらに備える。
【００９３】
電源起動回路１４によれば、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間には、制御回路ＩＣ７の電源端子Ｖｃｃに並列接続されたコンデンサ６の電圧上昇に応じて、段階的にツェナー電圧が印加される。このため、制御回路ＩＣ７の起動開始電圧（Ｖｓｔａｒｔ）が高く、複数個直列接続されたツェナーダイオード（ツェナーダイオード１２ａおよび１２ｂ）のツェナー電圧合算値Ｖｚが、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート・ソース間最大定格電圧以上となる場合においても、Ｎｃｈ−ＭＯＳＦＥＴ１１を破損させることなくスイッチング電源１００を起動させることが可能となる。
【００９４】
また、前記Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート-ソース間最大定格電圧によってＮｃｈ−ＭＯＳＦＥＴ１１の使用が制限されなくなるため、部品選定の幅が広がる。
【００９５】
図６を参照して、電源起動回路１４Ａにおいては、Ｎ型チャネルＭＯＳＦＥＴ（Ｎｃｈ−ＭＯＳＦＥＴ１１）は、第１の抵抗素子（抵抗１０）の他方端に接続されるゲート端子、正極ノード（ノードＮＤ１）に接続されるドレイン端子、およびソース端子を有する。
【００９６】
第２の抵抗素子（抵抗３）は、Ｎ型チャネルＭＯＳＦＥＴ（Ｎｃｈ−ＭＯＳＦＥＴ１１）のソース端子に接続される一方端、および他方端を有する。
【００９７】
ダイオード（逆流防止ダイオード１３）は、第２の抵抗素子（抵抗３）の他方端に接続されるアノード、および電源端子Ｖｃｃに接続されるカソードを有する。
【００９８】
第３の抵抗素子（抵抗１８）は、ＰＮＰトランジスタ１７のベース端子に接続される一方端、および第２の抵抗素子（抵抗３）の他方端に接続される他方端を有する。
【００９９】
入力電圧Ｖｉｎが高い場合は、起動抵抗としての抵抗３をＮｃｈ−ＭＯＳＦＥＴ１１のドレイン側に設けると、抵抗３の耐圧不足や許容電力不足により、抵抗３に含まれる抵抗素子の数の増加や定格電力が大きいものが必要となる可能性がある。これに対し、図６のようにＮｃｈ−ＭＯＳＦＥＴ１１のソース側に抵抗３を設けた構成を有する起動回路１４Ａによれば、抵抗３に印加される電圧が複数個接続されたツェナーダイオード（ツェナーダイオード１２ａおよび１２ｂ）のツェナー電圧合算値Ｖｚ以下となる。その結果、抵抗３に含まれる抵抗素子の数が削減でき、定格電力も小さいものが使用可能となる。
【０１００】
また、制御回路Ｉｃ７の電源端子Ｖｃｃに短絡故障が発生した場合において、Ｎｃｈ−ＭＮＯＳＦＥＴ１１のドレイン側に抵抗３を設けた場合は、入力電圧Ｖｉｎがそのまま抵抗３に印加されることになり、この場合が抵抗３での最大の消費電力となる。そのため、抵抗３を選定する場合は、電源端子Ｖｃｃの短絡故障状態を考慮し、短絡故障状態においても抵抗３での電力消費による温度上昇が許容できるように設計する必要が生じる。一方、図６のようにＮｃｈ−ＭＯＳＦＥＴ１１のソース側に抵抗３を設けた場合は、電源端子Ｖｃｃの短絡故障時において、抵抗３には複数個直列接続されたツェナーダイオード（ツェナーダイオード１２ａおよび１２ｂ）の最下段ツェナーダイオード（ツェナーダイオード１２ｂ）はＰＮＰトランジスタ１７によって短絡された状態になる。そのため、複数個直列接続されたツェナーダイオード（ツェナーダイオード１２ａおよび１２ｂ）のツェナー電圧合算値Ｖｚから最下段のツェナー電圧Ｖｚｂを引いた電圧値のみが、抵抗３に印加されることになる。その結果、抵抗３での消費電力が低減されることになる。これにより、電源端子Ｖｃｃの短絡状態を考慮して過剰な抵抗（たとえば非常に多くの抵抗素子を含んで構成される抵抗）を抵抗３として用意しておく必要がなくなる。
【０１０１】
図３および図６の構成において、Ｎｃｈ−ＭＯＳＦＥＴ１１のゲート端子に接続される複数個のツェナーダイオード（ツェナーダイオード１２ａおよび１２ｂ）に同一のもの（たとえば同一のツェナー電圧を有するツェナーダイオード）を使用することで、部品種類の増加を抑制できる。
【０１０２】
また、図６のように抵抗３をＮｃｈ−ＭＯＳＦＥＴ１１のソース端子に接続した構成において、複数個直列に接続されたツェナーダイオード（ツェナーダイオード１２ａおよび１２ｂ）に異なるツェナーダイオード（たとえばそれぞれ異なるツェナー電圧を有するツェナーダイオード）を使用することで、制御回路ＩＣ７が短絡故障（電源端子Ｖｃｃが短絡）した際に、抵抗３を流れる電流をさらに抑制（絞る）ことができる。これにより、たとえば部品サイズを小型化することができる。
【０１０３】
以上、本発明の実施の形態について説明したが、上述した各実施の形態の特徴部分を適宜組み合わせることは当初から予定されている。また、今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０４】
１  電圧源、２，６，１６  コンデンサ、３，１０，１８  抵抗、４  主スイッチング素子、５  トランス、７  制御回路ＩＣ、８  整流ダイオード、９  駆動回路、１１  Ｎｃｈ−ＭＯＳＦＥＴ、１２  ツェナーダイオード回路、１２ａ、１２ｂ  ツェナーダイオード、１３  逆流防止ダイオード、１４，１４Ａ  電源起動回路、１５  整流ダイオード、１７  ＰＮＰトランジスタ、１００，１００Ａスイッチング電源、ＮＤ１，ＮＤ２  ノード、Ｎ１  一次巻線、Ｎ２  二次巻線、Ｎ３  三次巻線。
【図１】
0006261460.tif 000002
【図２】
0006261460.tif 000003
【図３】
0006261460.tif 000004
【図４】
0006261460.tif 000005
【図５】
0006261460.tif 000006
【図６】
0006261460.tif 000007