(57)【特許請求の範囲】
【請求項１】
マルチ帯域信号を生成する方法であって、
複数のベースバンド包絡線信号を、複数の非重複周波数帯域を含む信号を表すシンボルのシーケンスに変換することであって、各周波数帯域は、単一のベースバンド包絡線信号に対応し、各シンボルは、前記信号の振幅に対応し、数値の有限セットから選択された数値であることと、
前記シンボルのシーケンスを複数のパルス幅変調（ＰＷＭ）信号として符号化することであって、各ＰＷＭ信号は、各シンボルを符号化する複数の符号を含み、シンボルを符号化する前記ＰＷＭ信号のセットの前記符号の値の和は、該シンボルの値に比例することと、
前記ＰＷＭ信号を増幅して複数の増幅された信号を生成することと、
前記複数の増幅された信号を合成して前記マルチ帯域信号を生成することと、
を含む、方法。
【請求項２】
前記符号化することは、
前記シンボルを符号化する前記符号の各値が、前記シンボルを符号化する前記符号の前記値の前記和の正負符号と逆の正負符号を有しないように、前記ＰＷＭ信号の前記符号の前記値を求めること、
を含む、請求項１に記載の方法。
【請求項３】
負の値を有する前記シンボルは、該シンボルを符号化する全ての符号について負の値又は０の値を用いて符号化され、正の値を有する前記シンボルは、該シンボルを符号化する全ての符号について正の値又は０の値を用いて符号化され、０の値を有する前記シンボルは、該シンボルを符号化する全ての符号について０の値を用いて符号化される、請求項２に記載の方法。
【請求項４】
前記複数のＰＷＭ信号は、第１のＰＷＭ信号及び第２のＰＷＭ信号を含み、前記方法は、
前記シンボルを符号化する前記第１のＰＷＭ信号の第１の構成部分を決定することと、
前記シンボルを符号化する前記第２のＰＷＭ信号の第２の構成部分が前記第１の構成部分に対して回転対称となるように前記第２の構成部分を決定することと、
を更に含む、請求項１に記載の方法。
【請求項５】
前記シンボルの前記値を用いて、メモリに記憶されたルックアップテーブルから前記第１の構成部分を選択することと、
前記第１の構成部分の中心の回りに前記第１の構成部分を回転させて前記第２の構成部分を生成することと、
を更に含む、請求項４に記載の方法。
【請求項６】
前記シンボルの前記値を用いて、メモリに記憶されたルックアップテーブルから前記第１の構成部分及び前記第２の構成部分を選択すること、
を更に含む、請求項４に記載の方法。
【請求項７】
前記マルチ帯域信号は、無線周波数（ＲＦ）の通信信号であり、該信号はＲＦ信号であり、前記変換することは、前記ＲＦ信号を表す前記シンボルのシーケンスを生成する、請求項１に記載の方法。
【請求項８】
前記符号化することは、
前記シンボルを符号化する前記複数のＰＷＭ信号の前記符号の前記値の前記和が、前記複数の前記ＰＷＭ信号によって形成されるセットのサイズに等しい比例係数を有する前記シンボルの前記値に比例するように、前記シンボルを符号化すること、
を含む、請求項１に記載の方法。
【請求項９】
前記シンボルを符号化する前記ＰＷＭ信号のセットの前記符号の前記値の前記和は、比例係数を有する前記シンボルの前記値に比例し、前記方法は、
前記数値の有限セットにおいて前記数値の最大値又は最小値を求めることと、
前記最大値又は前記最小値、前記比例係数、及び前記複数の前記ＰＷＭ信号の数に基づいて前記ＰＷＭ信号のレベルを求めることと、
を更に含む、請求項１に記載の方法。
【請求項１０】
前記比例係数は２であるか又は２よりも大きい、請求項９に記載の方法。
【請求項１１】
前記比例係数と前記ＰＷＭ信号の前記レベルの値との積は、前記数値の有限セットのサイズよりも小さい、請求項１０に記載の方法。
【請求項１２】
マルチ帯域信号を生成するシステムであって、
複数のベースバンド包絡線信号を、複数の非重複周波数帯域を含む信号を表すシンボルのシーケンスに変換するデルタシグマ変調器（ＤＳＭ）であって、各周波数帯域は、単一のベースバンド包絡線信号に対応し、各シンボルは、前記信号の振幅に対応し、数値の有限セットから選択された値を有する、デルタシグマ変調器と、
前記シンボルのシーケンスを複数のパルス幅変調（ＰＷＭ）信号として符号化する少なくとも１つのＰＷＭエンコーダーであって、各ＰＷＭ信号は、各シンボルを符号化する符号のセットを含み、シンボルを符号化する前記複数のＰＷＭ信号の構成部分の前記符号の値の和は、該シンボルの前記値に比例する、少なくとも１つのＰＷＭエンコーダーと、
前記ＰＷＭ信号の振幅に従ってスイッチングデバイスの状態をスイッチングすることによって前記ＰＷＭ信号を増幅し、複数の増幅された信号を生成する複数のスイッチモード電力増幅器と、
前記複数の増幅された信号を合成して前記マルチ帯域信号を生成する合成器と、
を備える、システム。
【請求項１３】
前記マルチ帯域信号は、無線周波数（ＲＦ）の通信信号であり、該信号はＲＦ信号であり、前記ＤＳＭは、前記ＲＦ信号を表す前記シンボルのシーケンスを生成する、請求項１２に記載のシステム。
【請求項１４】
前記ＤＳＭは、シングルビット出力バス及び複数のマルチビット入力バスに接続されたシングルビットマルチ帯域帯域通過デルタシグマ変調器（ＢＰＤＳＭ）を備え、該ＢＰＤＳＭは、デジタル表現された無線周波数（ＲＦ）信号をマルチビットデジタル信号に合成し、該マルチビットデジタル信号をシングルビットデジタル出力に変換する、請求項１２に記載のシステム。
【請求項１５】
前記ＰＷＭエンコーダーは、各シンボルをマルチレベルＰＷＭ（ＭＬＰＷＭ）符号のペアに変換するルックアップテーブル（ＬＵＴ）及び２つのシフトレジスタを備える、請求項１２に記載のシステム。
【請求項１６】
前記スイッチモード電力増幅器は、前記ＰＷＭ信号のｎ個の非ゼロのレベルについて、前記ＰＷＭ信号の各レベルのＩｎの電流を生成する２ｎ個のスイッチングデバイスを備え、比ａｉ＝Ｉｎ−１／（Ｉｎ−１＋Ｉｎ）は、０．２以上０．４以下である、請求項１２に記載のシステム。
【請求項１７】
前記マルチ帯域信号の帯域外放出をキャンセルするマルチ帯域フィルターを更に備える、請求項１２に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的には、信号送信に関し、具体的には、同時不連続マルチ帯域動作に適したマルチ帯域信号を生成するシステム及び方法に関する。
【背景技術】
【０００２】
ダイレクトデジタル無線周波数（ＲＦ）送信機（ＴＸ）は、デジタルアナログＲＦ送信機と比較して幾つかの利点を有する。ダイレクトデジタルＲＦ送信機は、アンテナの近くにデジタルアナログインターフェースを移動し、このため、必要とされるアナログ構成要素がより少なくなる。ダイレクトデジタルＲＦ送信機では、同相（Ｉ）信号及び直交位相（Ｑ）信号の不整合、局部発振器リーク、画像歪みのような一般的なアナログ問題は、大部分軽減することができ、回避することさえできる。ダイレクトデジタルＲＦ送信機は、デジタル信号処理によって可能にされたマルチモード動作及びマルチ帯域動作を通じてシステム柔軟性も高める。加えて、ダイレクトデジタルＲＦ送信機は、デジタル処理の増加した速度及び容量、並びに高レベルの統合を利用することができる。その上、デジタル送信機における電力増幅は、送信機のエネルギー効率及び環境を改善する非常に効率的なスイッチモード動作に基づいている。このため、ダイレクトデジタルＲＦ送信機は、無線基地局及びモバイルアプリケーションの双方にとって利益を有する。
【０００３】
無線データレートを増加させるとともに、スペクトルを効率的に用いてネットワークカバレッジを改善するために、同時マルチ帯域送信方法が開発されている。例えば、ロングタームエボリューション（ＬＴＥ）通信標準規格は、複数の非重複（disjoint）周波数帯域を同時に送信する不連続キャリアアグリゲーションを規定している。したがって、無線送信のための複数の非重複周波数帯域及び十分な電力を用いて信号を生成する必要がある。
【０００４】
幾つかの方法は、単に複数の送信機を用いることによってマルチ帯域信号を生成する。すなわち、各送信機は、１つの周波数帯域上でＲＦ信号を送信する。マルチ送信機を用いる理由は、各送信機がサポートすることができる帯域幅が限られているからである。特に、複数の帯域が隣接していない、すなわち不連続であるとき、送信機帯域幅がボトルネックになる。従来のＲＦ送信機では、帯域幅は、ＲＦ電力増幅器インピーダンス整合ネットワークのＱによって大部分が決まる。広帯域で効率的なアナログＲＦ電力増幅器を設計することが困難な作業となる可能性がある。複数送信機アーキテクチャは、高いＱを維持するとともに、それぞれ異なる送信機を用いて各狭帯域を送信することによって高性能を提供する。このマルチ送信機アーキテクチャは、実施するのが簡単ではあるが、サイズ及びコストの多種多様な増大が避けられない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
したがって、同時不連続マルチ帯域動作を可能にするデジタル送信機を提供することが必要とされている。
【課題を解決するための手段】
【０００６】
本発明の幾つかの実施の形態は、複数のベースバンド包絡線信号をシンボルのシーケンスとして表すことができるという認識に基づいている。各シンボルは、或る時点における包絡線信号の振幅を合成したものを表すことができる。そのような合成は、ＲＦ周波数から独立しており、非重複周波数帯域の単一の表現を提供することができる。
【０００７】
しかしながら、複数のベースバンド包絡線信号を合成したものを十分に表すには、シンボルのシーケンス内のシンボルの値は、比較的大きな範囲から選択されるべきである。そのような範囲の値の符号化及び増幅は、複雑なマルチレベルパルス幅変調（ＰＷＭ）エンコーダー及び複雑な電力増幅器（ＰＡ）を必要とする。したがって、本発明の幾つかの実施の形態は、シーケンスの各シンボルを協調的に符号化及び増幅する複数のＰＷＭエンコーダー及びＰＡの援助を受けることで、ＰＷＭエンコーダー及びＰＡの複雑度を低減することができるという別の認識に基づいている。このため、複数のベースバンド包絡線信号をシンボルのシーケンスに変換したものを、その後に複数のエンコーダー及び増幅器を用いて各シンボルを符号化及び増幅することで合成することによって、デジタル領域においてマルチ帯域信号を生成することが可能になる。
【０００８】
本発明の幾つかの実施の形態は、ベースバンド包絡線信号をその後の無線周波数（ＲＦ）アップサンプリングを用いて符号化することが、スプリアストーンが意図した送信信号と結合するために、同時マルチ帯域送信をサポートするのに適していないという別の認識に基づいている。しかしながら、その後の符号化を用いたＲＦ変換は、スプリアストーンが結合するという問題を回避する。したがって、本発明の１つの実施の形態では、マルチ帯域信号はＲＦ通信信号であり、上記変換は、その後に複数のＰＷＭ信号を用いて符号化されるＲＦ信号を表すシンボルのシーケンスを生成する。
【０００９】
そのようなシンボルのシーケンスを符号化することによって、結果として得られる送信信号にスプリアストーンを生み出す可能性がある符号化に続くアップサンプリングを回避することが可能になる。一方、マルチ帯域ＲＦ信号を符号化及び増幅するには、高められた分解能並びに複雑なマルチレベルＰＷＭエンコーダー及びＰＡが必要とされる。この複雑度の問題は、複数のＰＷＭエンコーダーとＰＡとを組み合わせることによって対処される。
【００１０】
したがって、本発明の１つの実施の形態は、マルチ帯域信号を生成する方法を開示する。本方法は、複数のベースバンド包絡線信号を、複数の非重複周波数帯域を含む信号を表すシンボルのシーケンスに変換することであって、各周波数帯域は、単一のベースバンド包絡線信号に対応し、各シンボルは、信号の振幅に対応し、数値の有限セット（有限な集合）から選択された数値であることと、シンボルのシーケンスを複数のパルス幅変調（ＰＷＭ）信号として符号化することであって、各ＰＷＭ信号は、各シンボルを符号化する複数の符号を含み、シンボルを符号化するＰＷＭ信号のセットの符号の値の和は、シンボルの値に比例することと、ＰＷＭ信号を増幅して複数の増幅された信号を生成することと、複数の増幅された信号を合成してマルチ帯域信号を生成することとを含む。
【００１１】
別の実施の形態は、マルチ帯域信号を生成するシステムを開示する。本システムは、複数のベースバンド包絡線信号を、複数の非重複周波数帯域を含む信号を表すシンボルのシーケンスに変換するデルタシグマ変調器（ＤＳＭ）であって、各周波数帯域は、単一のベースバンド包絡線信号に対応し、各シンボルは、信号の振幅に対応し、数値の有限セットから選択された値を有する、デルタシグマ変調器と、シンボルのシーケンスを複数のパルス幅変調（ＰＷＭ）信号として符号化する少なくとも１つのＰＷＭエンコーダーであって、各ＰＷＭ信号は、各シンボルを符号化する符号のセットを含み、シンボルを符号化する複数のＰＷＭ信号の構成部分の符号の値の和は、シンボルの値に比例する、少なくとも１つのＰＷＭエンコーダーと、ＰＷＭ信号の振幅に従ってスイッチングデバイスの状態をスイッチングすることによってＰＷＭ信号を増幅し、複数の増幅された信号を生成する複数のスイッチモード電力増幅器と、複数の増幅された信号を合成してマルチ帯域信号を生成する合成器とを備える。
【図面の簡単な説明】
【００１２】
【図１】本発明の１つの実施形態によるマルチ帯域信号を生成する方法のブロック図である。
【図２】本発明の１つの実施形態による図１の方法のステップを実施するシステムのブロック図である。
【図３】本発明の１つの実施形態によるデルタシグマ変調器（ＤＳＭ）の一例示の実施態様のブロック図である。
【図４】本発明の１つの実施形態に従って複数のＰＷＭ信号の構成部分の符号としてシンボルの値を符号化する概略図である。
【図５Ａ】本発明の１つの実施形態による２つのＰＷＭエンコーダーを用いたシンボルの符号化の一例を示す図である。
【図５Ｂ】本発明の１つの実施形態による符号値及びシンボルのそれぞれ異なる値の符号化の例を示す表である。
【図６】本発明の１つの実施形態によるマルチレベルＲＦ（ＭＬＲＦ）ＰＷＭエンコーダーを用いたシンボルの符号化の一例を示す図である。
【図７】本発明の１つの実施形態による同時不連続マルチ帯域送信機のブロック図である。
【図８】本発明の幾つかの実施形態によるプリエンファシス線形化方法のブロック図である。
【図９Ａ】本発明の１つの実施形態によるＰＷＭ電力エンコーダーのルックアップテーブルの実施態様の図である。
【図９Ｂ】本発明の１つの実施形態による電力増幅器のブロック図である。
【図１０】同時不連続マルチ帯域送信機の出力スペクトルの一例を示す図である。
【図１１】本発明の１つの実施形態による不連続マルチ帯域送信機の帯域外ノイズキャンセルシステムのブロック図である。
【図１２】図１１における帯域外ノイズキャンセルシステムによって帯域外ノイズを低減する一例を示す図である。
【発明を実施するための形態】
【００１３】
図１は、本発明の１つの実施形態によるマルチ帯域信号を生成する方法のブロック図を示している。この実施形態は、複数のベースバンド包絡線信号１１０をシンボルのシーケンス１２５に変換する（１２０）。ベースバンド包絡線信号１１０は、例えば、振幅位相スプリッターを用いてデータ信号から生成することもできるし、送信されるデータから直接生成することもできる。
【００１４】
幾つかの変形形態では、ベースバンド包絡線信号は、非重複周波数帯域に対応し、各周波数帯域は、単一のベースバンド包絡線信号に対応する。このため、シンボルのシーケンスは、複数の非重複周波数帯域を含む信号を表し、各シンボルは、数値の有限セット（有限な集合）から選択された信号の振幅に対応する。
【００１５】
この実施形態は、シンボルのシーケンス１２５を複数のパルス幅変調（ＰＷＭ）信号１３５として符号化する（１３０）。各ＰＷＭ信号は、各シンボルを符号化する符号のセットを含む。そのために、ＰＷＭ信号のサンプリングレートは、シンボルのシーケンスのサンプリングレートよりも大きい。例えば、１つの実施態様では、各シンボルは、各ＰＷＭ信号の符号の４つの値を用いて表される。すなわち、符号化のサンプリングレートは、シンボルのシーケンスの生成のサンプリングレートよりも４倍大きい。
【００１６】
各シンボルは、シンボルを符号化するＰＷＭ信号のセットの符号の値の和がこのシンボルの値に比例するように符号化される。幾つかの変形形態では、符号の値の和に対する各シンボルの値の比を規定する比例係数は１ではなく、これによって、ＰＷＭ符号化の複雑度を低減することが可能になる。
【００１７】
この実施形態は、ＰＷＭ信号を増幅して（１４０）、増幅された信号１４５のセットを生成し、この増幅された信号のセットを合成して（１５０）、マルチ帯域信号１５５を生成する。幾つかの変形形態では、ＰＷＭ信号は、複数の増幅器を用いて同時に増幅される。
【００１８】
図２は、本発明の１つの実施形態による図１の方法のステップを実施するシステムのブロック図を示している。この実施形態は、複数の非重複周波数帯域を含む信号を表すシンボルのシーケンス１２５を生成するシングルビットデルタシグマ変調器（ＤＳＭ）２２０を用いる。ＤＳＭ２２０は、複数のマルチビットバス２１０を通じて複数のベースバンド包絡線信号１１０を受信し、単一のビット２２５、すなわち、シンボルのシーケンス１２５内のシンボルの値を出力することができる。
【００１９】
次に、１つ又は複数のＰＷＭ２３０が、ＰＷＭ信号の符号を用いてビット２２５を符号化する。複数のスイッチモード電力増幅器２４０は、ＰＷＭ信号の振幅に従ってスイッチングデバイスの状態をスイッチングすることによってＰＷＭ信号を増幅して、増幅された信号１４５のセットを生成する。合成器２５０、例えば、シレックス（Chireix）電力合成器は、増幅された信号のセットを合成してマルチ帯域信号１５５を生成する。
【００２０】
図３は、本発明の１つの実施形態によるＤＳＭ２２０の一例示の実施態様のブロック図を示している。この実施形態では、ＤＳＭ２２０は、シングルビットマルチ帯域帯域通過デルタシグマ変調器（ＢＰＤＳＭ）３１５を備える。ＢＰＤＳＭ３１５は、シングルビット出力バス及び複数のマルチビット入力バスを有する。例えば、デュアル帯域の実施態様の場合、ＢＰＤＳＭ３１５は、２つのデジタル入力として帯域信号３２１及び帯域信号３２２を受信する。幾つかの実施形態では、信号３２１及び３２２はＲＦ信号である。
【００２１】
ＢＰＤＳＭ３１５は、デジタル表現されたＲＦ信号３２１及び３２２を合成、例えば加算し、次に、これらのマルチビットデジタル信号をシングルビットデジタル出力に変換する。帯域信号３２１は、信号３０１及び３０５並びに信号３０２及び３０６を混合する２つのデジタルミキサー３０９及び３１０と、合成器３１３とを用いた直交変調によって求めることができる。帯域信号３２２も、信号３０３、３０７、３０４及び３０８を混合するデジタルミキサー３１１及び３１２と合成器３１４とを用いることによって同様に求めることができる。有利には、この実施形態は、ＤＳＭ２２０の全デジタルの実施態様をサポートする。
【００２２】
図４は、複数のＰＷＭ信号の構成部分の符号としてシンボル２２５の値４１０を符号化する概略図を示している。シンボルを符号化する各ＰＷＭ信号の各構成部分４２５は、ＰＷＭエンコーダーのクロックレート４１５によって規定された数値を有する複数の符号を含む。シンボルの値４１０は、シンボルを符号化するＰＷＭ信号のセットの符号の値の和４３０が、この符号の値の和に対する各シンボルの値の比を規定する比例係数４０５を有するシンボルの値に比例するように符号化される。
【００２３】
幾つかの実施形態では、比例係数４０５は、符号化の精度をその複雑度とバランスさせるように選択される。例えば、１つの実施形態では、比例係数は、ＰＷＭ信号のセットのサイズに等しい。例えば、シンボルが２レベルのＰＷＭ信号を用いて符号化される場合、比例係数は２に等しい。幾つかの実施形態では、比例係数は、ＰＷＭエンコーダーの所望のレベル数に基づいて選択される。例えば、１つの実施形態は、有限セット内の数値の最大値又は最小値を求め、この最大値又は最小値、比例係数、及びＰＷＭ信号のセットのサイズに基づいてＰＷＭ信号のレベルを求める。
【００２４】
ＰＷＭレベルの数は、その可能な離散レベルステータスがＰＷＭレベルを表すスイッチングステージデジタルＰＡアーキテクチャと関係している。導入されるＰＷＭレベルが多いほど、一般に、デジタルＰＡの構造はより複雑になり、符号化効率の性能が高まる。しかしながら、実際には、３つ又は５つのＰＷＭレベルが、性能と複雑度との間の合理的なトレードオフとすることができる。
【００２５】
図５Ａは、２つのＰＷＭエンコーダーを用いたシンボルの符号化の一例を示している。この例では、シンボルの値５００は、有限セット［−４，４］５０５内の数値の９つの可能な値から選択される。各ＰＷＭエンコーダーのレベルは３である。すなわち、ＰＷＭ信号の各符号は、−１、０、又は１の値を有する。比例係数は２である。すなわち、シンボルを符号化する２つのＰＷＭ信号５０１及び５０２の構成部分の和は、シンボルの値の２倍である。符号化のクロックレート５０４は、シンボルのシーケンスを生成するクロックレートよりも４倍大きい。すなわち、各ＰＷＭ信号は、符号の４つの値を用いて各シンボルを符号化する。
【００２６】
例えば、シンボル５１０の値は、「−４」に等しく、「−１」の値を有する符号５１１及び５１２を用いて表される最小可能値である。同様に、シンボル５９０の値は、「４」に等しく、「１」の値を有する符号５９１及び５９２を用いて表される最大可能値である。シンボル５５０の値は、「０」に等しく、「０」の値を有する符号５５１及び５５２を用いて表される。シンボルの他の全ての値は、それぞれ異なる値の符号を合成したものを用いて形成される。
【００２７】
例えば、シンボル５２０の値は、「−３」に等しく、１つの「０」の値及び３つの「−１」の値をそれぞれ有する符号５２１及び５２２を用いて符号化される。シンボル５７０の値は、「２」に等しく、２つの「０」の値及び２つの「１」の値をそれぞれ有する符号５７１及び５７２を用いて符号化される。
【００２８】
図５Ｂは、シンボルを符号化する符号値５４７及び５４９の例を示す表５３５を示している。本発明の様々な実施形態では、ＰＷＭ信号の符号の値は、シンボルを符号化する符号の各値が、そのシンボルを符号化する符号の値の和の正負符号と逆の正負符号を有しないように求められる。例えば、シンボルが負の値を有するとき、このシンボルは、当該シンボルを符号化する全ての符号について負の値又は０の値を用いて符号化される。正の値を有するシンボルは、このシンボルを符号化する全ての符号について正の値又は０の値を用いて符号化され、０の値を有するシンボルは、このシンボルを符号化する全ての符号について０の値を用いて符号化される。そのような符号化は、ベクトル加算に基づくアウトフェーズ技法よりも優れた利点を有し、大量の電力散逸が電力合成回路において発生している状態において、特に低振幅シンボルの２つの信号間の不一致に対して感度が高い。アウトフェーズ技法とは異なり、本発明の様々な実施形態による符号化値は、互いをキャンセルせず、これによって、その後の増幅ステップ及び合成ステップの効率を改善することができる。
【００２９】
本発明の幾つかの実施形態では、ＰＷＭ信号の符号の値は、ＰＷＭ信号の構成部分の符号の対応する値の和がそれらの構成部分の中心の回りに対称である相互対称となるように選択される。例えば、１つの実施形態は、シンボルを符号化する第１のＰＷＭ信号の第１の構成部分を決定し、シンボルを符号化する第２のＰＷＭ信号の第２の構成部分がこの第１の構成部分に対して回転対称となるようにこの第２の構成部分を決定する。例えば、値「−３」を符号化するＰＷＭ信号の第１の構成部分５２１及び第２の構成部分５２２は、それらの中心の回りに非対称の形状を有するが、それらの構成部分の値の和は対称である（すなわち、−３→｛−１，−１，−１，０｝＋｛０，−１，−１，−１｝＝｛−１，−２，−２，−１｝）。ＰＷＭ信号の構成部分の和のそのような対称形状は、ナイキスト周波数に近いＰＷＭ信号のエネルギーを最小にし、送信スペクトルにおける非線形のスプール（spurs）を削減する。
【００３０】
本発明の幾つかの実施形態は、ルックアップテーブル、例えば、事前に計算されたテーブル５３５を用いて、シンボルを符号化する符号の値を求める。例えば、１つの実施形態は、シンボルの値を用いて、メモリに記憶されたルックアップテーブルから第１の構成部分を選択し、この第１の構成部分の中心の回りに当該構成部分を回転させて第２の構成部分を生成する。代替の実施形態は、シンボルの値を用いて、メモリに記憶されたルックアップテーブルから第１の構成部分及び第２の構成部分を選択する。
【００３１】
本発明の幾つかの実施形態では、マルチ帯域信号は、無線周波数（ＲＦ）の通信信号である。それらの実施形態では、シンボルのシーケンスはＲＦ信号を表す。そのようなシンボルのシーケンスを符号化することによって、結果として得られる送信信号にスプリアストーンを生み出す可能性がある、符号化に続くアップサンプリングを回避することが可能になる。
【００３２】
一方、その後の符号化を用いたＲＦ変換は、結果として得られるマルチ帯域信号におけるスプリアストーンの結合を回避する。したがって、本発明の１つの実施形態では、マルチ帯域信号は無線周波数（ＲＦ）の通信信号であり、上記変換は、その後に複数のＰＷＭ信号を用いて符号化されるＲＦ信号を表すシンボルのシーケンスを生成する。マルチ帯域ＲＦ信号を符号化及び増幅するには、高められた分解能並びに複雑なマルチレベルＰＷＭエンコーダー及びＰＡが必要とされる。この複雑度の問題は、複数のＰＷＭエンコーダーとＰＡとを組み合わせることによって対処される。
【００３３】
図６は、ｎレベルＲＦＰＷＭに用いられるマルチレベルＲＦ（ＭＬＲＦ）ＰＷＭエンコーダーを示している。ＭＬＲＦ−ＰＷＭ電力エンコーダー６０２のサンプリングクロックレートが、マルチ帯域マルチビットＢＰＤＳＭ６０１のサンプリングクロックレートよりもｋ倍高速であるとき、ｍレベルＰＷＭによって、ｎ＝２ｍ＊ｋ＋１個の段階を有するＢＰＤＳＭ出力サンプル６０３を２つのＭＬＲＦ−ＰＷＭ信号６０４及び６０５に符号化することが可能になる。
【００３４】
図７は、本発明の１つの実施形態による同時不連続マルチ帯域送信機のブロック図を示している。各帯域の直交ベースバンド信号は、ブロック７０１、７０２、及び７０３によってＲＦにアップコンバートされ、オプションとして前置補償される。幾つかの実施形態では、前置補償は、ＰＷＭエンコーダー、ドライバー増幅器及びＰＡからの非線形性を含む全ての一連の非線形性（whole line-up nonlinearities）を考慮に入れて送信機全体を線形化する。
【００３５】
マルチ帯域マルチビットＢＰＤＳＭ７１０は、ＲＦＰＷＭエンコーダー７２０を動作させるサンプリングクロックＣＬＫ２  ７２１よりもｋ倍低速のサンプリングクロックＣＬＫ１  ７１１によって動作される。２つのＰＡ７３１及び７３２、例えば電圧モードクラスＤ増幅器は、シレックス合成器７４０を用いてそれらの出力電力を合成する。このシレックス合成器の出力は、デュアル帯域ＲＦフィルター７５０によってアナログフォーマットでフィルタリングされ、アンテナによって負荷７６０に送信される。包絡線ＰＷＭエンコーダーに優るＲＦＰＷＭを用いることの利点は、同時に送信される任意の数の帯域に同じ全デジタル送信機を用いることができるということである。
【００３６】
図７の実施形態等の本発明の幾つかの実施形態は、非常に高いデータレートの無線用途向けの同時マルチ帯域ＲＦ送信機の実施態様においてコスト及び複雑度を低減する。そのような全デジタル送信機アーキテクチャは、最先端のデジタル集積回路（ＩＣ）によく適している。ＲＦ  ＰＡを駆動するアナログバックエンドは必要とされないので、正確な較正回路を回避することができる。また、特殊なＲＦ／アナログオプションに関する高性能の半導体ファウンドリーのオプションも必要ない。この実施形態による送信機のコストの利点は、デジタルＩＣ技術がスケールダウンするにつれて引き続き改善していく。加えて、アナログバックエンドを有しない単一の送信機が、マルチ帯域を同時に送信することができるので、この実施形態の新たな送信機アーキテクチャは、これまでの設計よりも小型である。
【００３７】
本発明の幾つかの実施形態は、ＰＷＭの変換関数が非線形であるが、入力信号、例えば包絡線信号を電力エンコーダーによって線形にマッピングしなければならないという認識に基づいている。さらに、このマッピングの非線形性は、上記変換関数に依存し、常に解析的に求めることができるとは限らない。例えば、マッピングの非線形性は、変換関数を入力データに適用し、電力エンコーダーに入力されたデータと電力符号化によって出力されたデータとの間のマッピング、例えばＬＵＴを作成することによって実験的に求めることができる。幾つかの実施形態は、ＤＳＭ及びＰＷＭの変換関数が、前置補償されたデータを、入力データに対して線形の値に変換するように、事前に求められた非線形性マッピングに基づいて入力データを前置補償する（７０１、７０２、及び７０３）。そのために、ＬＵＴは、変換及び符号化によって用いられる変換関数の非線形マッピングを記憶する。
【００３８】
図８は、幾つかの実施形態によるプリエンファシス線形化方法のブロック図を示している。この方法は、プロセッサ８００が実行することができる。マッピング、例えばＬＵＴ８３５は、順方向マッピングを用いて、変換関数を入力データ点のセットに適用することによって求められる（８３０）。例えば、プロセッサは、変換関数８０５を入力のデータ点８１５のセットに適用して（８２０）、出力データ８２５を生成する。この変換関数は、振幅対振幅（ＡＭ−ＡＭ）変換関数とすることができる。ＬＵＴ８３５は、この変換の入力８１５と出力８２５との間のマッピングとして求められる（８３０）。
【００３９】
これとは対照的に、歪みデータは、包絡線信号のデータ点の逆方向マッピングによって、ＬＵＴ８３５を用いて、包絡線信号のデータ点に等しい変換関数の出力に対応する変換関数への入力を選択する（８４０）ことによって求められる。
【００４０】
例えば、電力エンコーダーによる処理のために受信された入力データは、ＬＵＴ８３５を用いて歪まされ（８４０）、歪みデータが生成される。この歪みデータ８４５は、その後、電力エンコーダーによって符号化されて、入力データと線形である符号化データが生成される。逆方向マッピングは、歪み入力信号８４５の各データ点が、入力信号のデータ点に等しい変換関数の出力に対応する変換関数への入力に等しくなるように、入力信号のデータ点のセットについて実行される。
【００４１】
図９Ａは、本発明の１つの実施形態によるＰＷＭ電力エンコーダー（ＰＷＭ  ＰＥ）のルックアップテーブルの実施態様を示している。ＰＷＭ  ＰＥは、ルックアップテーブル（ＬＵＴ）９０１と、２つのシフトレジスタ９０２及び９０３とを備える。ＬＵＴ９０１は、ＢＰＤＳＭ出力シンボル９０４をマルチレベルＰＷＭ（ＭＬＰＷＭ）符号９０６及び９０７のペアに変換する。
【００４２】
上記実施形態の例では、１つのＢＰＤＳＭシンボルは、５レベルＭＬＰＷＭ符号のペアに変換される。この各符号はｋの長さを有し、例えば、ｋ＝４である。この例では、＋１の値を有するＢＰＤＳＭ出力シンボルをＭＬＰＷＭ符号のペア｛０，１，０，０｝及び｛０，０，１，０｝に変換することができる。この例では、ＰＷＭ  ＰＥは、２つの５レベルデジタルＰＡを駆動し、したがって、各ＭＬＰＷＭ符号は、５レベルデジタルＰＡとインターフェースする８ビット制御信号に再度変換される。ＬＵＴ９０１は、所与のＢＰＤＳＭ出力シンボルを、ｋの長さを有する５レベルＭＬＰＷＭ符号のペアを経由することなく８ビット制御信号のペアに直接変換する。したがって、所与のＢＰＤＳＭ出力シンボル９０４の場合、ＬＵＴ出力９０６及び９０７は８×ｋビットを有する。
【００４３】
単一のＢＰＤＳＭ出力シンボルは、ｋの長さを有するＭＬＰＷＭ符号のペアに対応し、シフトレジスタ出力レートは、ＢＰＤＳＭ出力レートよりもｋ倍高速であるべきである。したがって、ＣＬＫ２  ９０９によって決まる８ビットシフトレジスタ出力レートは、ＬＵＴ出力レートよりもｋ倍高速である。ＣＬＫ１のクロックサイクルごとに、８×ｋビットがシフトレジスタに入力する一方、シフトレジスタは、ＣＬＫ２のクロックサイクルごとに８ビットを生成する。
【００４４】
図９Ｂは、出力９１０又は９１１に従ってスイッチングデバイス、例えばスイッチングデバイス９２０の状態をスイッチングすることによって、増幅されたＲＦ出力信号９１５を生成するＰＡ９３０のブロック図を示している。幾つかの実施形態では、スイッチングデバイス９２０の数は、ＰＷＭエンコーダーのレベルに依存する。例えば、１つの実施形態では、ＰＷＭ信号は、（２ｎ＋１）個のレベルを有する。ｎは正の自然数である。閾値のセットは、ｎ個の非ゼロの電圧閾値の値を含み、ＰＡは、ＰＷＭ信号のｎ個の非ゼロのレベルの一様でない全電流能力を有する２ｎ個のスイッチングデバイスを備える。例えば、ＰＡ９３０は、８つのＯＮ／ＯＦＦスイッチを備える。マルチビット入力に適合するために、ＰＡ９３０は、３レベル信号用のＨブリッジ又は５レベル以上の信号用の並列化されたＨブリッジで構成することができる。
【００４５】
幾つかの実施形態では、それぞれ異なるスイッチングデバイスによって生成される電流の値の分布は非一様である。例えば、幾つかの実施形態では、スイッチングデバイス９２０は、それぞれ異なる電流を生成するそれぞれ異なる寸法（dimension）を有するトランジスタである。例えば、これらのトランジスタは、それぞれ異なるゲート幅を有する窒化ガリウム（ＧａＮ）トランジスタとすることができる。
【００４６】
１つの実施形態では、電力増幅器は、ＰＷＭ信号のｎ個の非ゼロのレベルのために、２ｎ個のスイッチングデバイスを備え、レベルごとにＩｎ電流を生成する。ここで、比ａｖ＝Ｖｎ−１／Ｖｎ及び比ａｉ＝Ｉｎ−１／（Ｉｎ−１＋Ｉｎ）は、０．２以上０．４以下である。例えば、電力増幅器は、ＰＷＭ信号の第１のレベルについてＩ１電流を生成するように、第１の値Ｉ１を有する電流を生成する第１のスイッチングデバイスを備え、ＰＷＭ信号の第２のレベルについてＩ１＋Ｉ２電流を生成するように、第２の値Ｉ２を有する電流を生成する第２のスイッチングデバイスを備え、比ａｉ＝Ｉ１／（Ｉ１＋Ｉ２）は０．２以上０．４以下である。
【００４７】
本発明の幾つかの実施形態は、ＰＷＭ符号化の前にデルタシグマ変調を行うことによって、高い帯域外放出がもたらされる可能性があるという認識に基づいている。したがって、マルチ帯域デルタシグマ変調のノイズキャンセル技法が必要とされる。幾つかの実施形態は、デュアル帯域デルタシグマ変調のノイズキャンセル技法を用い、これによって、マルチ帯域ＲＦ出力フィルター設計が緩和されるとともに、望ましくない帯域外放出が低減される。
【００４８】
図１０は、本発明の幾つかの実施形態による７６０の位置における同時不連続マルチ帯域送信機７００のスペクトル１００２を示している。スペクトル１００２は、マルチビットデルタシグマ変調７１０によって共有される２つの帯域内チャネル及び帯域外ノイズを含む。１つの実施形態は、デュアル帯域ＲＦフィルター１００１を用いて、帯域外ノイズと、７６０のスペクトルである高次スペクトルレプリカとを減衰させる。
【００４９】
図１１は、本発明の１つの実施形態による不連続マルチ帯域送信機の帯域外ノイズキャンセルシステムのブロック図を示している。デュアル帯域ＢＰＤＳＭノイズキャンセラー１１００は、不連続デュアル帯域送信機１１１０からの帯域外放出をキャンセルする。送信機１１１０の一例は、図７の不連続マルチ帯域送信機７００である。ＢＰＤＳＭ１１１２は、ＲＦ帯域１１１１をシンボルのシーケンスに変換する。このシンボルのシーケンスは、２つのデジタル直交ダウンコンバーター１１０１によって２つのベースバンド信号に分離される。これらのベースバンド信号は、帯域内信号と、量子化ノイズ及びマルチ帯域ＢＰＤＳＭ１１１２のノイズシェーピングプロセスからの帯域外放出との双方を含む。
【００５０】
比較ブロック１１０２は、これらの２つのベースバンド信号から元のベースバンド信号を抽出し、その結果、帯域外放出成分のみが得られる。２つのデジタル直交アップコンバーター１１０３は、この帯域外放出成分を低帯域及び高帯域にそれぞれ変調し、これらの低帯域及び高帯域は、次に、レプリカマルチ帯域ＢＰＤＳＭ１１０４によって順に変調される。デジタル直交アップコンバーター１１０３の利得は、ノイズキャンセルに関する重要なトレードオフを制御する。利得が高いほど、より多くのキャンセルが可能になるが、より多くの電力が低電力デジタルＰＡ１１０５に必要となる。低電力デジタルＰＡは、線形ＰＡによって実施することもできるし（低効率）、高効率を得るために電力エンコーダーブロック１１１３とともにスイッチモードＰＡを用いることもできる。
【００５１】
図１２は、図１１における帯域外ノイズキャンセルシステムによって帯域外ノイズを低減する一例を示している。ノイズキャンセルを有する出力スペクトル１２０２は、通常、ノイズキャンセルを有しない出力スペクトル１２０１と比較して、１０ｄＢよりも大きく改善することができる。帯域外ノイズ及び帯域内ノイズの双方が改善し、これによって、マルチ帯域ＲＦ出力フィルター設計が緩和されるとともに、帯域内ＳＮＲが改善される。
【図１】
0006261821.tif 000002
【図２】
0006261821.tif 000003
【図３】
0006261821.tif 000004
【図４】
0006261821.tif 000005
【図５Ａ】
0006261821.tif 000006
【図５Ｂ】
0006261821.tif 000007
【図６】
0006261821.tif 000008
【図７】
0006261821.tif 000009
【図８】
0006261821.tif 000010
【図９Ａ】
0006261821.tif 000011
【図９Ｂ】
0006261821.tif 000012
【図１０】
0006261821.tif 000013
【図１１】
0006261821.tif 000014
【図１２】
0006261821.tif 000015