(57)【特許請求の範囲】
【請求項１】
伝送ケーブルの先端に取り付けられているケーブル側コネクタと接続される基板側コネクタと、
一端が前記基板側コネクタの信号受信端子と接続されており、前記伝送ケーブルでの信号の損失を補償するイコライザ回路と、
前記イコライザ回路の他端と接続されており、前記伝送ケーブルにより伝搬された信号を受信する受信デバイスとを備え、
前記ケーブル側コネクタ及び前記基板側コネクタには、前記伝送ケーブルのケーブル長に対応する複数の識別用端子が用意されており、
前記複数の識別用端子の中で、前記伝送ケーブルのケーブル長を識別するための信号線が接続されている識別用端子を検出し、前記イコライザ回路の回路構成を前記検出した識別用端子に対応する回路構成に設定する回路構成設定回路を設けた信号受信装置であって、
前記イコライザ回路が、
前記基板側コネクタの信号受信端子とグランドとの間に接続されている誘導性回路と、
前記基板側コネクタの信号受信端子と前記受信デバイスとの間に接続されている容量性回路とから構成されており、
前記誘導性回路は、一端が前記基板側コネクタの信号受信端子と接続されている複数の第１のスイッチと、一端が前記第１のスイッチの他端と接続されている複数の第１の抵抗素子と、一端が前記複数の第１の抵抗素子の他端と接続され、他端がグランドと接続されているインダクタ素子とから構成され、
前記容量性回路は、前記基板側コネクタの信号受信端子と前記受信デバイスとの間に接続されているキャパシタ素子と、一端が前記基板側コネクタの信号受信端子と接続されている複数の第２のスイッチと、一端が前記第２のスイッチの他端と接続され、他端が前記受信デバイスと接続されている複数の第２の抵抗素子とから構成されていることを特徴とする信号受信装置。
【請求項２】
前記回路構成設定回路は、
各々の識別用端子と前記イコライザ回路の回路構成との対応関係を記憶しており、
前記複数の識別用端子の中で、前記伝送ケーブルのケーブル長を識別するための信号線が接続されている識別用端子を検出すると、前記イコライザ回路の回路構成を前記検出した識別用端子に対応する回路構成に設定することを特徴とする請求項１記載の信号受信装置。
【請求項３】
前記回路構成設定回路は、
各々の識別用端子と前記第１及び第２のスイッチの開閉状態との対応関係を記憶しており、
前記複数の識別用端子の中で、前記伝送ケーブルのケーブル長を識別するための信号線が接続されている識別用端子を検出すると、前記第１及び第２のスイッチの開閉状態を前記検出した識別用端子に対応する開閉状態に設定することを特徴とする請求項１記載の信号受信装置。
【請求項４】
前記複数の第１の抵抗素子における各々の抵抗素子と、前記複数の第２の抵抗素子における各々の抵抗素子との間にペアが決められており、
前記回路構成設定回路は、ペアの抵抗素子のうち、一方の抵抗素子である第１の抵抗素子と接続されている第１のスイッチを閉状態に設定する際には、他方の抵抗素子である第２の抵抗素子と接続されている第２のスイッチを閉状態に設定し、一方の抵抗素子である第１の抵抗素子と接続されている第１のスイッチを開状態に設定する際には、他方の抵抗素子である第２の抵抗素子と接続されている第２のスイッチを開状態に設定することを特徴とする請求項１記載の信号受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、伝送ケーブルでの信号の高周波損失を補償して伝送波形を改善するイコライザ回路を備えている信号受信装置に関するものである。
【背景技術】
【０００２】
伝送ケーブルを通して信号伝送を行う際、伝送ケーブルのケーブル長が長い場合、伝送ケーブルの周波数特性の影響によって、信号の低周波成分の減衰よりも、高周波成分の減衰が大きくなる。
これにより、信号受信端でのアイパターンの開口が狭くなる現象が発生し、信号に重畳されているデータを正しく認識できなくなる状況が発生することがある。
このような状況の発生を回避するために、伝送ケーブルと信号受信端との間にイコライザ回路を接続することで、伝送ケーブルでの信号の高周波損失を補償する技術が知られている。
イコライザ回路は、伝送ケーブルの周波数特性と相反する周波数特性を持たせた回路であり、イコライザ回路を接続することで、伝送ケーブル全体の周波数特性を平坦にすることができる。イコライザ回路は、一般的にインダクタ素子、キャパシタ素子及び抵抗素子で構成される。
【０００３】
ただし、伝送ケーブルに対して、適正なイコライザ回路を実現するには、伝送ケーブルの周波数特性を考慮しなければならない。
伝送ケーブルの周波数特性は、ケーブル長や材質等によって変化するため、以下の特許文献１に開示されている信号受信装置では、インダクタ素子、キャパシタ素子及び抵抗素子の値が異なる複数のイコライザ回路を用意しておき、複数のイコライザ回路の中から、使用対象の伝送ケーブルに対応するイコライザ回路を選択するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】実開平５―４３６３５号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の信号受信装置は以上のように構成されているので、複数のイコライザ回路の中から、使用対象の伝送ケーブルに対応するイコライザ回路を選択することができるが、複数のイコライザ回路を用意するには、少なくとも、イコライザ回路の数分のインダクタ素子やキャパシタ素子を用意する必要がある。このため、回路の大型化や高コスト化を招いてしまうという課題があった。
【０００６】
この発明に係る信号受信装置は、伝送ケーブルの先端に取り付けられているケーブル側コネクタと接続される基板側コネクタと、一端が基板側コネクタの信号受信端子と接続されており、伝送ケーブルでの信号の損失を補償するイコライザ回路と、イコライザ回路の他端と接続されており、伝送ケーブルにより伝搬された信号を受信する受信デバイスとを備え、ケーブル側コネクタ及び基板側コネクタには、伝送ケーブルのケーブル長に対応する複数の識別用端子が用意されており、回路構成設定回路が、複数の識別用端子の中で、伝送ケーブルのケーブル長を識別するための信号線が接続されている識別用端子を検出し、イコライザ回路の回路構成を、その検出した識別用端子に対応する回路構成に設定するようにし、イコライザ回路は、基板側コネクタの信号受信端子とグランドとの間に接続されている誘導性回路と、基板側コネクタの信号受信端子と受信デバイスとの間に接続されている容量性回路とから構成されており、誘導性回路は、一端が基板側コネクタの信号受信端子と接続されている複数の第１のスイッチと、一端が第１のスイッチの他端と接続されている複数の第１の抵抗素子と、一端が複数の第１の抵抗素子の他端と接続され、他端がグランドと接続されているインダクタ素子とから構成され、容量性回路は、基板側コネクタの信号受信端子と受信デバイスとの間に接続されているキャパシタ素子と、一端が基板側コネクタの信号受信端子と接続されている複数の第２のスイッチと、一端が第２のスイッチの他端と接続され、他端が受信デバイスと接続されている複数の第２の抵抗素子とから構成されている。
【課題を解決するための手段】
【０００７】
この発明に係る信号受信装置は、伝送ケーブルの先端に取り付けられているケーブル側コネクタと接続される基板側コネクタと、一端が基板側コネクタの信号受信端子と接続されており、伝送ケーブルでの信号の損失を補償するイコライザ回路と、イコライザ回路の他端と接続されており、伝送ケーブルにより伝搬された信号を受信する受信デバイスとを備え、ケーブル側コネクタ及び基板側コネクタには、伝送ケーブルのケーブル長に対応する複数の識別用端子が用意されており、回路構成設定回路が、複数の識別用端子の中で、伝送ケーブルのケーブル長を識別するための信号線が接続されている識別用端子を検出し、イコライザ回路の回路構成を、その検出した識別用端子に対応する回路構成に設定するようにしたものである。
【発明の効果】
【０００８】
この発明によれば、回路構成設定回路が、複数の識別用端子の中で、伝送ケーブルのケーブル長を識別するための信号線が接続されている識別用端子を検出し、イコライザ回路の回路構成を、その検出した識別用端子に対応する回路構成に設定するように構成したので、インダクタ素子やキャパシタ素子の素子数を抑えて、回路の小型化や低コスト化を図ることができる効果がある。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１による信号受信装置を示す構成図である。
【図２】伝送ケーブルのケーブル長Ｌ１，Ｌ２と識別用端子ＩＤ１，ＩＤ２の対応関係を示す説明図である。
【図３】識別用端子ＩＤ１，ＩＤ２とスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態（ＯＮ／ＯＦＦの状態）との対応関係を示す説明図である。
【発明を実施するための形態】
【００１０】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。
【００１１】
実施の形態１．
図１はこの発明の実施の形態１による信号受信装置を示す構成図である。
図１では、ケーブル長が長い伝送ケーブル１Ａ、または、ケーブル長が短い伝送ケーブル１Ｂが、信号受信装置に接続される例を示している。
図１において、コネクタ２Ａは伝送ケーブル１Ａの先端に取り付けられているケーブル側コネクタであり、コネクタ２Ｂは伝送ケーブル１Ｂの先端に取り付けられているケーブル側コネクタである。
コネクタ２Ａ，２Ｂには、伝送ケーブル１Ａ，１Ｂによって伝搬される信号の信号受信端子Ｓｉｇのほか、伝送ケーブル１Ａ，１Ｂのケーブル長Ｌ１，Ｌ２に対応する識別用端子ＩＤ１，ＩＤ２が用意されている。
【００１２】
識別用端子ＩＤ１は伝送ケーブル１Ａのケーブル長Ｌ１に対応し、識別用端子ＩＤ２は伝送ケーブル１Ｂのケーブル長Ｌ２に対応している。Ｌ１＞Ｌ２である。
図１の例では、伝送ケーブル１Ａのケーブル長がＬ１であるため、伝送ケーブル１Ａのケーブル長を識別するための信号線３が識別用端子ＩＤ１に接続されている。また、伝送ケーブル１Ｂのケーブル長がＬ２であるため、伝送ケーブル１Ｂのケーブル長を識別するための信号線３が識別用端子ＩＤ２に接続されている。
【００１３】
基板１０は信号受信装置の基板であり、基板１０には伝送ケーブル１Ａのコネクタ２Ａ又は伝送ケーブル１Ｂのコネクタ２Ｂと接続される基板側コネクタであるコネクタ１１が設けられている。
コネクタ１１にも、コネクタ２Ａ，２Ｂと同様に、伝送ケーブル１Ａ，１Ｂによって伝搬される信号の信号受信端子Ｓｉｇのほか、伝送ケーブル１Ａ，１Ｂのケーブル長Ｌ１，Ｌ２に対応する識別用端子ＩＤ１，ＩＤ２が用意されている。
なお、コネクタ１１の識別用端子ＩＤ１，ＩＤ２は、電源端子Ｖｃｃによって５Ｖ程度の電圧が印加されているが、ケーブル長を識別するための信号線３が識別用端子ＩＤ１に接続されると、識別用端子ＩＤ１の電圧がグランド電位に低下し、ケーブル長を識別するための信号線３が識別用端子ＩＤ２に接続されると、識別用端子ＩＤ２の電圧がグランド電位に低下する。
【００１４】
イコライザ回路１２はコネクタ１１の信号受信端子Ｓｉｇと受信デバイス１３との間に接続され、伝送ケーブル１Ａ又は伝送ケーブル１Ｂでの信号の高周波損失を補償する回路であり、誘導性回路２１と容量性回路２２から構成されている。
受信デバイス１３は伝送ケーブル１Ａ又は伝送ケーブル１Ｂにより伝搬された信号を受信するデバイスである。
【００１５】
誘導性回路２１はコネクタ１１の信号受信端子Ｓｉｇとグランドとの間に接続されている。
誘導性回路２１は、Ｎ個のスイッチ３１−１〜３１−Ｎと、Ｎ個の抵抗素子３２−１〜３２−Ｎと、インダクタ素子３３とから構成されている。
スイッチ３１−ｎ（ｎ＝１，２，・・・，Ｎ）は一端がコネクタ１１の信号受信端子Ｓｉｇと接続されている第１のスイッチである。
抵抗素子３２−ｎ（ｎ＝１，２，・・・，Ｎ）は一端がスイッチ３１−ｎの他端と接続されている第１の抵抗素子である。
インダクタ素子３３は一端が抵抗素子３２−１〜３２−Ｎの他端と接続され、他端がグランドと接続されているコイルである。
【００１６】
容量性回路２２はコネクタ１１の信号受信端子Ｓｉｇと受信デバイス１３との間に接続されている。図１の例では、コネクタ１１の信号受信端子Ｓｉｇに対する接続位置は、誘導性回路２１よりも容量性回路２２の方が受信デバイス１３に近い側である。
容量性回路２２は、キャパシタ素子４１と、Ｎ個のスイッチ４２−１〜４２−Ｎと、Ｎ個の抵抗素子４３−１〜４３−Ｎとから構成されている。
キャパシタ素子４１はコネクタ１１の信号受信端子Ｓｉｇと受信デバイス１３との間に接続されているコンデンサである。
スイッチ４２−ｎ（ｎ＝１，２，・・・，Ｎ）は一端がコネクタ１１の信号受信端子Ｓｉｇと接続されている第２のスイッチである。
抵抗素子４３−ｎ（ｎ＝１，２，・・・，Ｎ）は一端がスイッチ４２−ｎの他端と接続され、他端が受信デバイス１３と接続されている第２の抵抗素子である。
【００１７】
セレクタ回路５０は伝送ケーブル１Ａ，１Ｂのケーブル長Ｌ１，Ｌ２に対応する識別用端子ＩＤ１，ＩＤ２の中で、伝送ケーブル１Ａ，１Ｂのケーブル長Ｌ１，Ｌ２を識別するための信号線３が接続されている識別用端子ＩＤを検出し、イコライザ回路１２の回路構成を、その検出した識別用端子ＩＤに対応する回路構成に設定する回路構成設定回路である。
即ち、セレクタ回路５０は、識別用端子ＩＤ１，ＩＤ２とイコライザ回路１２の回路構成との対応関係として、識別用端子ＩＤ１，ＩＤ２とスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態（ＯＮ／ＯＦＦの状態）との対応関係を記憶しており、識別用端子ＩＤ１，ＩＤ２の中で、信号線３が接続されている識別用端子ＩＤを検出すると、スイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態を信号線３が接続されている識別用端子ＩＤに対応する開閉状態に設定する。
【００１８】
次に動作について説明する。
図２は伝送ケーブルのケーブル長Ｌ１，Ｌ２と識別用端子ＩＤ１，ＩＤ２の対応関係を示す説明図である。図２の例では、伝送ケーブル１Ａのケーブル長Ｌ１が識別用端子ＩＤ１に対応し、伝送ケーブル１Ｂのケーブル長Ｌ２が識別用端子ＩＤ２に対応している旨を示している。
【００１９】
図３は識別用端子ＩＤ１，ＩＤ２とスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態（ＯＮ／ＯＦＦの状態）との対応関係を示す説明図である。
図３では、信号線３が識別用端子ＩＤ１に接続されている場合、スイッチ３１−１，４２−１がＯＮ（閉状態）で、スイッチ３１−１，４２−１以外のスイッチがＯＦＦ（開状態である例を示し、信号線３が識別用端子ＩＤ２に接続されている場合、スイッチ３１−Ｎ，４２−ＮがＯＮで、スイッチ３１−Ｎ，４２−Ｎ以外のスイッチがＯＦＦである例を示しているが、これはあくまでも一例であり、スイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態の組み合わせは、使用する可能性がある伝送ケーブルの周波数特性によって個別に決定される。
ただし、伝送ケーブルのケーブル長が長い程、インダクタ素子３３と直列に接続される抵抗素子の抵抗値が小さくなって、キャパシタ素子４１と並列に接続される抵抗素子の抵抗値が大きくなるように、スイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態の組み合わせが決定される。
【００２０】
コネクタ１１の識別用端子ＩＤ１，ＩＤ２には、電源端子Ｖｃｃによって５Ｖ程度の電圧が印加されている。
例えば、伝送ケーブル１Ａのコネクタ２Ａが基板１のコネクタ１１に接続された場合、伝送ケーブル１Ａのケーブル長を識別するための信号線３が、コネクタ１１の識別用端子ＩＤ１に接続される。このとき、この信号線３はグランドにも接続されるため、識別用端子ＩＤ１の電圧がグランド電位に低下する。
一方、伝送ケーブル１Ｂのコネクタ２Ｂが基板１のコネクタ１１に接続された場合、伝送ケーブル１Ｂのケーブル長を識別するための信号線３が、コネクタ１１の識別用端子ＩＤ２に接続される。このとき、この信号線３はグランドにも接続されるため、識別用端子ＩＤ２の電圧がグランド電位に低下する。
セレクタ回路５０は、グランド電位の識別用端子を検出することで、信号線３が識別用端子ＩＤ１に接続されているのか、識別用端子ＩＤ２に接続されているのかを検出する。
【００２１】
セレクタ回路５０は、信号線３が識別用端子ＩＤ１に接続されていることを検出すると、予め記憶している図３の対応関係を参照して、識別用端子ＩＤ１に対応するスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態を認識する。
セレクタ回路５０は、識別用端子ＩＤ１に対応するスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態を認識すると、スイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態を識別用端子ＩＤ１に対応するスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態に設定する。
これにより、イコライザ回路１２の回路構成が、伝送ケーブル１Ａのケーブル長Ｌ１に対応する回路構成となる。即ち、イコライザ回路１２の周波数特性が、伝送ケーブル１Ａの周波数特性と相反する周波数特性を持つ回路となる。
【００２２】
セレクタ回路５０は、信号線３が識別用端子ＩＤ２に接続されていることを検出すると、予め記憶している図３の対応関係を参照して、識別用端子ＩＤ２に対応するスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態を認識する。
セレクタ回路５０は、識別用端子ＩＤ２に対応するスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態を認識すると、スイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態を識別用端子ＩＤ２に対応するスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態に設定する。
これにより、イコライザ回路１２の回路構成が、伝送ケーブル１Ｂのケーブル長Ｌ２に対応する回路構成となる。即ち、イコライザ回路１２の周波数特性が、伝送ケーブル１Ｂの周波数特性と相反する周波数特性を持つ回路となる。
【００２３】
伝送ケーブル１Ａ又は伝送ケーブル１Ｂでの導体損失及び誘電体損失によって、伝送ケーブル１Ａ又は伝送ケーブル１Ｂにより伝搬される信号の周波数が高周波になるほど信号の減衰が大きくなり、また、信号の伝搬距離が長くなるほど信号の減衰が大きくなり、信号の高周波成分が大きく減衰すると、上述したように、伝送波形に歪みが生じて、信号に重畳されているデータを正しく認識できなくなる。しかし、この実施の形態１では、イコライザ回路１２の周波数特性が、伝送ケーブル１Ａ又は伝送ケーブル１Ｂの周波数特性と相反する周波数特性を持つ回路となることで、伝送波形の歪みを補償することができるので、信号に重畳されているデータを正しく認識できるようになる。
【００２４】
以上で明らかなように、この実施の形態１によれば、セレクタ回路５０が、識別用端子ＩＤ１，ＩＤ２の中で、伝送ケーブル１Ａ，１Ｂのケーブル長Ｌ１，Ｌ２を識別するための信号線３が接続されている識別用端子ＩＤを検出し、イコライザ回路１２の回路構成を、信号線３が接続されている識別用端子ＩＤに対応する回路構成に設定するように構成したので、インダクタ素子やキャパシタ素子の素子数を抑えて、回路の小型化や低コスト化を図ることができる効果を奏する。
即ち、この実施の形態１によれば、使用する可能性がある伝送ケーブルの数が増えれば、その数分だけ抵抗素子３２，４３の数を増やす必要があるが、インダクタ素子３３やキャパシタ素子４１の素子数は１個のままで足りるため、インダクタ素子やキャパシタ素子の素子数を抑えることができる。
【００２５】
この実施の形態１では、セレクタ回路５０が、信号線３が接続されている識別用端子ＩＤを検出すると、予め記憶している図３の対応関係を参照して、その検出した識別用端子ＩＤに対応するスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態を認識する例を示しているが、セレクタ回路５０が、図３の対応関係を特に記憶せずに、信号線３が接続されている識別用端子ＩＤに対応するスイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態が一意的に決まる論理回路が形成されているようにしてもよい。
【００２６】
この実施の形態１では、使用する可能性がある伝送ケーブルが、伝送ケーブル１Ａ，１Ｂの２本である例を示しているが、使用する可能性がある伝送ケーブルが３本以上であってもよいことは言うまでもない。
使用する可能性がある伝送ケーブルが３本以上である場合、コネクタ２Ａ，２Ｂ，１１に用意する識別用端子ＩＤを３個以上にすればよい。
【００２７】
実施の形態２．
上記実施の形態１では、誘導性回路２１がＮ個の抵抗素子３２−１〜３２−Ｎを備え、容量性回路２２がＮ個の抵抗素子４３−１〜４３−Ｎを備えているものを示しているが、例えば、抵抗素子３２−ｎと抵抗素子４３−ｎをペアの抵抗素子としてもよい。即ち、抵抗素子３２−１と抵抗素子４３−１をペアの抵抗素子、抵抗素子３２−２と抵抗素子４３−２をペアの抵抗素子、・・・、抵抗素子３２−Ｎと抵抗素子４３−Ｎをペアの抵抗素子としてもよい。
【００２８】
この場合、ペアの抵抗素子のうち、一方の抵抗素子である抵抗素子３２−ｎと接続されているスイッチ３１−ｎをＯＮに設定する際には、他方の抵抗素子である抵抗素子４３−ｎと接続されているスイッチ４２−ｎをＯＮに設定し、一方の抵抗素子である抵抗素子３２−ｎと接続されているスイッチ３１−ｎをＯＦＦに設定する際には、他方の抵抗素子である抵抗素子４３−ｎと接続されているスイッチ４２−ｎをＯＦＦに設定するように、スイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態の組み合わせを決定するようにしてもよい。
スイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態の組み合わせが上記のように決定されている場合、セレクタ回路５０は、ペアの抵抗素子を常に同じ状態に設定することになるので、簡易な制御回路でセレクタ回路５０を構築することができるようになる。
また、スイッチ３１−１〜３１−Ｎ，４２−１〜４２−Ｎの開閉状態の組み合わせが上記のように決定されている場合、抵抗素子３２−ｎと抵抗素子４３−ｎを１つの抵抗素子にまとめることできる。このため、スイッチ３１−１〜３１−Ｎの系統、または、スイッチ４２−１〜４２−Ｎの系統だけで、上記１つの抵抗素子の抵抗値を設定することが可能になるため、スイッチの数を半分に削減することができる。
【００２９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００３０】
１Ａ，１Ｂ  伝送ケーブル、２Ａ，２Ｂ  コネクタ（ケーブル側コネクタ）、３  信号線、１０  基板、１１  コネクタ（基板側コネクタ）、１２  イコライザ回路、１３  受信デバイス、２１  誘導性回路、２２  容量性回路、３１−１〜３１−Ｎ  スイッチ（第１のスイッチ）、３２−１〜３２−Ｎ  抵抗素子（第１の抵抗素子）、３３  インダクタ素子、４１  キャパシタ素子、４２−１〜４２−Ｎ  スイッチ（第２のスイッチ）、４３−１〜４３−Ｎ  抵抗素子（第２の抵抗素子）、５０  セレクタ回路（回路構成設定回路）。
【図１】
0006419029.tif 000002
【図２】
0006419029.tif 000003
【図３】
0006419029.tif 000004