(57)【特許請求の範囲】
【請求項１】
単結晶炭化ケイ素からなる導電性半導体基板の表面側にホモエピタキシャル層を有して、該ホモエピタキシャル層上に絶縁体となる酸化膜を介して金属導体を形成してなる第１電極と、前記ホモエピタキシャル層と異なる極性を有した領域上に金属導体を形成してなる第２電極と、前記導電性半導体基板の裏面側に金属導体を形成してなる第３電極とを備えた縦型の金属酸化膜半導体電界効果トランジスタにおいて、第２電極と第３電極との間に転流ダイオードを外付けした半導体デバイスであって、前記第３電極の金属導体と前記導電性半導体基板との間がショットキー接合を形成しており、下記の関係式を満たすことを特徴とする半導体デバイス。
（「転流ダイオードの内部抵抗」×「転流ダイオードを通電する電流の瞬時値の最大値」）≦（「金属酸化膜半導体電界効果トランジスタにおけるボディダイオードの閾値電圧」＋「ショットキー接合となる第３電極のショットキーダイオードとしての逆方向の耐電圧」）
【請求項２】
前記単結晶炭化ケイ素からなる導電性半導体基板が４Ｈ型結晶構造であって、かつ、窒素をドープしたｎ型極性を有することを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記第３電極の金属導体はアルミニウム又はニッケルからなることを特徴とする請求項１又は２に記載の半導体デバイス。
【請求項４】
前記金属酸化膜半導体電界効果トランジスタが耐電圧２ｋＶ超を有することを特徴とする請求項１〜３のいずれかに記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶炭化ケイ素からなる導電性半導体基板を用いた炭化ケイ素半導体デバイスであって、金属酸化膜半導体電界効果トランジスタに関わるものである。
【背景技術】
【０００２】
単結晶炭化ケイ素材料（以下SiC）はシリコンに比べて、バンドギャップは約３倍、絶縁破壊電界は１０倍以上という優れた特徴を有することから、ＳｉＣを用いることにより、電気的抵抗値が低い高効率で高耐圧のパワーデバイスを製造することができる。
【０００３】
ＳｉＣの製造方法としては、アチソン法、レーリー法、昇華再結晶法（改良レーリー法）、溶液成長法等が知られているが、このうち半導体材料用の単結晶材料として広く用いられているのは昇華再結晶法である。昇華再結晶法は、一般に黒鉛坩堝の下部にＳｉＣの粉末原料を充填し加熱昇華させて、坩堝内の上部に配置した種結晶基板上に再凝固させて単結晶を成長する製法である。ＳｉＣ特有のポリタイプについては、プロセス制御条件等で、４Ｈや６Ｈ等の造り分けが可能であり、一般にパワーデバイス用の材料は電気的特性で優れる４Ｈポリタイプの単結晶が用いられている。
【０００４】
得られた結晶はシリコン基板と類似した加工工程を経て、所定サイズ、形状の基板とする。さらに基板上にＳｉＣからなるエピタキシャル膜を形成したエピ基板がデバイス製造用基板として用いられるのが一般的である。
【０００５】
ＳｉＣを用いたパワーデバイスとしては、シリコン半導体デバイスと同様にショットキーバリアダイオード（Schottky-Barrier Diode、以下SBD）や金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor、以下MOSFET）が知られている。
【０００６】
このうち、ＳＢＤは、一般に半導体材料と金属を接合し、ショットキー障壁を設けることで、ダイオードとしての整流機能を得るものであり、ＳｉＣのショットキー金属としては、例えばチタンやニッケル等が一般に知られている。
【０００７】
一方のＭＯＳＦＥＴは、一般に図３、図４に示すように、ＳｉＣからなる導電性半導体基板（SiC半導体基板）１上に形成されたＳｉＣの導電性半導体層（ホモエピタキシャル層）２の表面上に絶縁体となる酸化膜５を形成し、その上に金属導体を有した第１電極（ゲート電極）６と、前記導電性半導体層と異なる極性を有した領域３上に金属導体を形成した第２電極（ソース電極）８と、前記導電性半導体基板１の裏面上に金属導体を形成した第３電極（ドレイン電極）10-1を有する縦型構造となっている。そして、ゲート電極６とソース電極８との間に電圧を印加するとゲート電極６の下にある導電性半導体層２の極性が反転して、対極にあるドレイン電極10-1と導電性半導体基板１との間でドリフト層の役割をする導電性半導体層２と同極性となることにより、ソース電極８とドレイン電極10-1との間に電流が流れる構造になっている。このようなＭＯＳＦＥＴは、ゲート電極６への電圧入力によって電流の流れが容易に制御できる多数キャリアデバイスであるため、高周波動作に適しており、スイッチング電源などのスイッチ素子などに利用される。
【０００８】
ところで、ＭＯＳＦＥＴを電源回路などで用いる場合、モーター等の電源回路の負荷側に蓄積された磁気エネルギーによって生じる還流電流などにより、ＭＯＳＦＥＴの順方向（ドレイン−ソース間）とは反対の逆方向電圧が生じることがあり、この際にはＭＯＳＦＥＴ内に存在するｐｎ接合のボディダイオード（寄生ダイオード）が導通して、ボディダイオードとしては順方向の極性、つまりＭＯＳＦＥＴとしては逆方向となる電流がソース−ドレイン間に流れるようになる。このとき、電源回路方式よっては、本ボディダイオードを転流ダイオードとして積極的に用いる場合がある。
【０００９】
シリコンで形成したシリコン−ＭＯＳＦＥＴのボディダイオードは、ダイオードとして順方向に通電した際には１Ｖ程度の順電圧降下で済むため利用可能であるが、ＳｉＣで形成したＳｉＣ−ＭＯＳＦＥＴの場合はシリコンの約３倍のバンドギャップを有するため、ボディダイオードの順電圧降下が２．５Ｖ〜３．０Ｖと著しく大きくなり、電力損失が大きいことから、ボディダイオードは積極的には用いられない。
【００１０】
また、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードの通電については、重要な技術課題がある。ボディダイオード等のｐｎ接合ダイオードに、順方向（ソース電極からドレイン電極方向）へ電流を流し続けるとＳｉＣの結晶中に積層欠陥が発生して、ＳｉＣ−ＭＯＳＦＥＴのデバイス特性が劣化するという問題が知られている（非特許文献１参照）。原因としては、ｐｎ接合ダイオードにおける少数キャリアの再結合エネルギーによって炭化珪素基板に存在する基底面転位等を起点として、積層欠陥が発生・拡張するため、ボディダイオオードに一定時間通電すると、ＳｉＣ−ＭＯＳＦＥＴの順方向ＯＮ抵抗が増大すると考えられる。このため、ＳｉＣ−ＭＯＳＦＥＴ内のボディダイオードが通電しないように保護する意味で、ソース電極とドレイン電極間に外付けで転流ダイオード１４をＳｉＣ−ＭＯＳＦＥＴの順方向とは逆向きの極性で併設し、この外付けの転流ダイオード１４を用いて還流電流を転流させるのが一般的である。
【００１１】
この点について、別な例として特許文献１には、転流ダイオードを外付けのデバイスとはせず、ＳｉＣ−ＭＯＳＦＥＴのデバイス内にＳＢＤ構造を形成して転流ダイオードとした一体型ＳｉＣ−ＭＯＳＦＥＴデバイスが開示されている。
【００１２】
また、特許文献２には、転流ダイオードを併設しても、ボディダイオードに電流が流れる現象が生じることが開示されている。具体的には、転流ダイオードに電流が流れ始めると、転流ダイオードを通る電流経路の寄生インダクタンスによりソース電極とドレイン電極間に逆起電力が発生し、この逆起電力が、転流ダイオードに並列接続となっているＳｉＣ−ＭＯＳＦＥＴのボディダイオードの順方向立ち上がり電圧に達すると、ボディダイオードに電流が流れるとされており、その対策として、回路の寄生インダクタンスを制御する方法が開示されている。
【００１３】
さらに、特許文献３では、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードに通電しても劣化が生じないように、結晶欠陥が無い炭化珪素半導体ウェハを選別すべく、積層欠陥の検出によって炭化珪素半導体ウェハの良品及び不良品の選別を精度よく行うことができる炭化珪素半導体装置の検査方法を開示している。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特許第４９００６６２号公報
【特許文献２】特開２０１４−３０３５９号公報
【特許文献３】特開２０１４−２２５０３号公報
【非特許文献】
【００１５】
【非特許文献１】Anant Agarwal, Husna Fatima, Sarah Haney, Sei-Hyung Ryu,「A New Degradation Mechanism in High-Voltage SiC Power MOSFETs」IEEE ELECTRON DEVICE LETTERS, VOL. 28, NO. 7, JULY 2007
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上述した特許文献１には、ＳｉＣ−ＭＯＳＦＥＴのデバイス内にＳＢＤ構造を形成することが開示されているが、詳しくは、その図４に示されるように、転流ダイオード１４をＭＯＳＦＥＴ構造に内蔵したものであり、ＭＯＳＦＥＴのボディダイオードと同じ順方向で、並列回路を形成しているに過ぎない。そのため、電流は分流して、ＭＯＳＦＥＴのボディダイオードの通電を完全に阻止できない。
【００１７】
一方で、特許文献２に開示されている回路の寄生インダクタンスを減らして、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードへの通電を抑制しようとしても、転流ダイオードの内部抵抗と通電電流の瞬時値の積がＳｉＣ−ＭＯＳＦＥＴのボディダイオードの閾値電圧２．５Ｖ〜３．０Ｖを超えた場合にはボディダイオードへの通電が生じ、デバイスが劣化する問題がある。特に２ｋＶを超えるような高電圧回路用の転流ダイオードを用いた場合は、高耐圧化のためにダイオードの構造上、内部抵抗が高くなることから、ＳｉＣ−ＭＯＳＦＥＴのターンオフの際に生じるサージ状の瞬間的な逆方向の電流が転流ダイオードに通電されたときに、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードの閾値電圧を超えて通電することが問題となる。
【００１８】
更には、特許文献３に開示されているボディダイオードの通電劣化の原因となる積層欠陥や基底面転位等が皆無の炭化珪素半導体ウェハを一般に入手するのは難しく、また、選別するために新たな検査方法を必要とする等の課題がある。
【００１９】
そこで、本発明では、これらの状況を鑑みて、ＳｉＣ−ＭＯＳＦＥＴに内蔵するボディダイオードに流れる電流を阻止する構造を有して、転流ダイオードを外付けした半導体デバイスを提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明者らは、上記課題を解決するために鋭意検討した結果、縦型のＳｉＣ−ＭＯＳＦＥＴにおいて、第３電極（ドレイン電極）の金属導体と導電性半導体基板との間をショットキー接合とすることで、ボディダイオードに流れる電流を確実に阻止することができるようになることを見出し、本発明を完成させた。すなわち、本発明では、以下の手段を用いるようにする。
【００２１】
（１）単結晶炭化ケイ素からなる導電性半導体基板の表面側にホモエピタキシャル層を有して、該ホモエピタキシャル層上に絶縁体となる酸化膜を介して金属導体を形成してなる第１電極と、前記ホモエピタキシャル層と異なる極性を有した領域上に金属導体を形成してなる第２電極と、前記導電性半導体基板の裏面側に金属導体を形成してなる第３電極とを備えた縦型の金属酸化膜半導体電界効果トランジスタにおいて、第２電極と第３電極との間に転流ダイオードを外付けした半導体デバイスであって、前記第３電極の金属導体と前記導電性半導体基板との間がショットキー接合を形成しており、下記の関係式を満たすことを特徴とする半導体デバイス。
（「転流ダイオードの内部抵抗」×「転流ダイオードを通電する電流の瞬時値の最大値」）≦（「金属酸化膜半導体電界効果トランジスタにおけるボディダイオードの閾値電圧」＋「ショットキー接合となる第３電極のショットキーダイオードとしての逆方向の耐電圧」）
（２）前記単結晶炭化ケイ素からなる導電性半導体基板が４Ｈ型結晶構造であって、かつ、窒素をドープしたｎ型極性を有することを特徴とする（１）に記載の半導体デバイス。
（３）前記第３電極の金属導体はアルミニウム又はニッケルからなることを特徴とする（１）又は（２）に記載の半導体デバイス。
（４）前記金属酸化膜半導体電界効果トランジスタが耐電圧２ｋＶ超を有することを特徴とする（１）〜（３）のいずれかに記載の半導体デバイス。
【発明の効果】
【００２２】
本発明によれば、縦型のＳｉＣ−ＭＯＳＦＥＴにおける第３電極（ドレイン電極）の金属導体と導電性半導体基板との間をショットキー接合としたことにより、ＳｉＣ−ＭＯＳＦＥＴに内蔵されるボディダイオードに流れる電流を阻止でき、ＳｉＣ−ＭＯＳＦＥＴのデバイス特性の劣化を防ぐことができる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の第１実施例に係るＭＯＳＦＥＴを説明するための構成図である。
【図２】図２は、本発明の第１実施例に係るＭＯＳＦＥＴの機能を説明するための簡易回路図である。
【図３】図３は、従来のＭＯＳＦＥＴを説明するための構成図である。
【図４】図４は、従来のＭＯＳＦＥＴの機能を説明するための簡易回路図である。
【図５】図５は、本発明のＭＯＳＦＥＴの順方向電流−電圧特性図である。
【図６】図６は、従来のＭＯＳＦＥＴの順方向電流−電圧特性図である。
【図７−１】図７−１は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。
【図７−２】図７−２は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。
【図７−３】図７−３は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。
【図７−４】図７−４は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。
【図７−５】図７−５は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。
【図７−６】図７−６は、本発明のＭＯＳＦＥＴの製造手順を説明する模式図である。
【図８】図８は、本発明の第２実施例を説明するための構成図である。
【発明を実施するための形態】
【００２４】
本発明の単結晶炭化ケイ素を用いた金属酸化膜半導体電界効果トランジスタ（SiC-MOSFET）の効果について、図１、図２に示すｎチャネルＳｉＣ−ＭＯＳＦＥＴ構造をベースとして説明する。
【００２５】
ここでは、単結晶炭化ケイ素からなるｎ型の導電性半導体基板１上にＣＶＤ法によりホモエピタキシャル成長させた同じくｎ型の導電性半導体層（ホモエピタキシャル層）２の表面に絶縁体となる酸化膜５を形成し、その上に金属導体を有した第１電極（ゲート電極という）６と、ｎ型導電性半導体基板１及び導電性半導体層２と異なる極性を有したｐ型の半導体領域（ｐウェル）３上に金属導体を形成した第２電極（ソース電極という）８と、導電性半導体層２とは反対側のｎ型導電性半導体基板１上に金属導体を形成した第３電極（ドレイン電極という）９とを有し、そのドレイン電極９をｎ型導電性半導体基板１に対してショットキー障壁を生じる金属導体とした。
【００２６】
すなわち、本発明のＳｉＣ−ＭＯＳＦＥＴは、ソース電極８とドレイン電極９との間に逆方向電圧が印可された場合、ドレイン電極９の金属導体と半導体基板１との間にショットキー障壁が存在することから、通電電流は阻止され、ソース電極８とドレイン電極９間に設けた外付けの転流ダイオード１４が導通し、電流は転流ダイオードへ流れるようになる。これによりＳｉＣ−ＭＯＳＦＥＴ内部にあるボディダイオードには通電電流が阻止され、少数キャリアの注入も抑制され、結晶中に積層欠陥が発生して、デバイス特性が劣化するという問題を回避できる。
【００２７】
本発明のＳｉＣ−ＭＯＳＦＥＴのソース電極８とドレイン電極９間に順方向電圧が印可され、ゲート電圧がＯＮ状態となる順方向通電時においては、ドレイン電極９に形成したショットキー障壁についてもダイオードの整流作用として同じく順方向となるため、通電は可能である。また、ショットキー障壁を用いた整流作用は少数キャリアの注入がないため、ＭＯＳＦＥＴの劣化は生じない。これによりＳｉＣ−ＭＯＳＦＥＴのデバイス特性の劣化を防ぐと同時に、ＳｉＣ−ＭＯＳＦＥＴの通電時の損失を最小限にできる。またデバイス設計の構造を大きく変更することも無く、生産性に優れたデバイス製造が可能となる。
【００２８】
ＳｉＣ−ＭＯＳＦＥＴで用いる半導体の極性としては、正孔の移動度が電子移動度よりも約１／１０程度低いため、ｎ型半導体、すなわちＳｉＣ−ＭＯＳＦＥＴのドリフト層となる導電性半導体層（ホモエピタキシャル層）２及び導電性半導体基板１はｎ型とし、ゲート電極直下の異極半導体はｐ型として多数キャリアを電子とするｎチャネル型のＳｉＣ−ＭＯＳＦＥＴとすることが好ましい。具体的には導電性半導体層（ホモエピタキシャル層）２、及び導電性半導体基板１としてはバンドギャップが大きく高耐圧デバイスに用いる上で有利な窒素をドープしたｎ型極性を有した４Ｈ型の単結晶炭化ケイ素が好ましい。
【００２９】
また、一般的には、ＳｉＣ−ＭＯＳＦＥＴのドレイン電極９の金属導体に求められる要求特性としては、整流作用を持たないオーミック接合であるが、本発明では前記のようにボディダイオードの導通を阻止する目的で整流作用を持つショットキー接合とする。ショットキーモデルにおける、整流作用を有する金属と半導体の条件については次のとおりである。すなわち、金属の仕事関数をφm、半導体の電子親和力をχsとした場合にφm＞χsの関係が成り立つとき、金属に比べて半導体のフェルミ準位が高く、半導体中の伝導電子が金属中の伝導電子よりも高いエネルギーを持つ。これを接触させると伝導電子が半導体表面から金属へと移動し、イオン化したドナーが残されて、空乏層が形成され、整流作用が現れる。
【００３０】
具体的には、ｎ型炭化ケイ素の場合に選択されるショットキー金属として、金、アルミニウム、ニッケル、チタン等、多数あるが、これら金属を蒸着等により半導体に付着させた後に電極が整流作用を持たないオーミック接合とならないようなプロセス上の配慮は必要である。例えば、ニッケルを用いる場合、ニッケルを蒸着した後に１０００℃を超えるような熱処理を実施すると、金属−半導体界面で反応層が生じて、オーミック接合となり、ダイオードとしての整流作用を失う。従って、ニッケルの場合では第３電極の蒸着後は１０００℃以下の温度環境、望ましくはマージンを考えて５００℃未満の環境に置く必要がある。
【００３１】
また、ショットキー接合となるドレイン電極９のショットキーダイオードとしての逆方向の耐電圧は、ボディダイオードのへの導通を阻止する機能を有すればよく、高い耐電圧特性を有するダイオードを形成する必要はない。反対にショットキーダイオードとしての高耐電圧化を図ると、相反して順方向の電圧降下が増えるため、ＳｉＣ−ＭＯＳＦＥＴとしての機能が低下する。従って、下記の関係式を満たすようにするのがよい。
（転流ダイオードの内部抵抗×通電電流の瞬時値の最大値の積）≦（SiC−MOSFETのボディダイオードの閾値電圧＋第３電極の逆方向耐電圧）
【００３２】
ちなみに、ショットキー障壁ではなく、電極の電気抵抗を増すことによっても、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードの通電を阻止することは可能ではあるが、通電の際に常時損失となるため、ＳｉＣ−ＭＯＳＦＥＴの順方向では電気抵抗が低く、逆方向通電時に電気抵抗を高めることは単純な電気抵抗の増加では実現はできない。そのため、本発明で開示したようなショットキーダイオードとしての整流作用を持つ構造が必要となる。
【実施例】
【００３３】
以下、実施例に基づき、本発明について具体的に説明する。なお、本発明はこれらの内容に制限されるものではない。
【００３４】
（第１の実施例）
図１は、本発明の第１の実施例を説明するための模式図であって、縦型ＳｉＣ−ＭＯＳＦＥＴの単位セル構造の断面図を示す。
図中の１は、４Ｈポリタイプで１×１０１９ｃｍ−３以上の窒素がドーピングされたｎ型−ＳｉＣ半導体基板（導電性半導体基板）であって、厚さは３５０μｍである。２はＳｉＣ半導体基板１の表面側に形成されたホモエピタキシャル層（導電性半導体層）であって、１×１０１６ｃｍ−３の窒素がドーピングされ、厚さは１０μｍである。３はホモエピタキシャル層２の表面側に４×１０18ｃｍ−３のアルミニウムが深さ０．５μｍまでドーピングされたｐ型層（ｐウェル）である。４は、同じくホモエピタキシャル層２の表面側に１×１０２０ｃｍ−３の窒素を深さ約０．３μｍまでドーピングしたｎ型の層である。５は厚さ約３０ｎｍのシリコン酸化膜の金属絶縁層（絶縁体）であり、また、その上には厚さ１μｍのアルミニウム金属（金属導体）を付与して電極６が形成されており、本発明に係る第１電極（ゲート電極）に相当する。８は、３のｐ型層の上に形成された厚さ１μｍのアルミニウム金属の電極であり、第２電極（ソース電極）に相当し、隣接する６の電極とは厚さ０．５μｍのシリコン酸化物７で層間絶縁されている。ゲート電極６を介して左右対称にあるソース電極８間のピッチは１５μｍとし、図１に示したセルの幅は３０μｍとした。
【００３５】
更に、９はＳｉＣ半導体基板１の裏面に設けられたニッケル金属からなるショットキー接合となる電極であって、本発明に係る第３電極（ドレイン電極）に相当する。すなわち、ドレイン電極９とＳｉＣ半導体基板１との間にショットキーダイオード１２を形成している。このドレイン電極９の上には厚さが１μｍであって、外部電極と接合するためのアルミニウム電極１０が積層されている。この図１に示した第１の実施例に係る単位セルの奥行きは３０μｍであって、上面からとらえて正方形を成しており、これらのセルを連続させて同一のＳｉＣ半導体基板面内に多数構成し、個々の電極を並列接続して、全体としては３ｍｍ角のサイズでデバイス・１チップを構成した。以上の構成で耐電圧が約１ｋＶ、定格電流が１８Ａ程度のＳｉＣ−ＭＯＳＦＥＴとなった。
【００３６】
次に、本素子（３ｍｍ角のデバイス・１チップ）の動作を図２の簡易回路図を用いて説明する。破線１１で囲まれた内部が図１で示した本発明のＳｉＣ−ＭＯＳＦＥＴである。図中のローマ字はそれぞれＤ（ドレイン電極）、Ｇ（ゲート電極）、Ｓ（ソース電極）に相当する。１２はＭＯＳＦＥＴと順方向を一致させ直列に挿入されたショットキーバリアダイオードを示し、先に述べた９のニッケル金属からなるドレイン電極で形成される部分を示す。１４はシリコンのファストリカバリーダイオード（FRD）からなる転流ダイオードであり、図１のＳｉＣ−ＭＯＳＦＥＴの外付けとなる素子である。
【００３７】
一般に耐圧が１ｋＶ程度のＦＲＤの順方向内部抵抗は数百ｍΩと小さく、（転流ダイオードの内部抵抗×通電電流の瞬時値の最大値の積）≦（SiC−MOSFETのボディダイオードの閾値電圧＋第３電極の逆方向耐電圧）を満足する条件の実現のためには、大電流の通電が必要となるが、長時間の通電は素子や配線の温度上昇につながり実験上の困難が生じることから、ここでは、本発明の効果を知るために、１Ωの抵抗値を有する抵抗器１３を転流ダイオード１２と直列に付加して、転流ダイオードの疑似的な内部抵抗とした。
【００３８】
本ＳｉＣ−ＭＯＳＦＥＴの順方向（ドレインーソース間）に電流を流す場合は、ドレイン電極Ｄをプラス、ソース電極Ｓをグランドとし、ゲートＧにプラスの電圧を印可することで、順方向（ドレインーソース間）に電流が流れる。この場合、ショットキーバリアダイオード１２も順方向の電圧印加となるため、通電可能である。順方向電流を遮断する場合はゲート電圧をＯＦＦ（閾値電圧以下）にする。
【００３９】
ゲート電圧をＯＦＦにした状態で、逆方向（ソースＳがプラス）の電圧を印加すると、ショットキーバリアダイオード１２の逆方向となり、整流作用で電流は流れない。この作用により、ＭＯＳＦＥＴ内部のボディダイオードを電流は通過することなく、転流ダイオード１４に電流が流れる。ＳｉＣ−ＭＯＳＦＥＴに逆電圧を印可する前と後で、ＭＯＳＦＥＴの特性の変化をみるため、ＳｉＣ−ＭＯＳＦＥＴの順方向特性を観察した。具体的にはＭＯＳＦＥＴに順方向電圧を印可し、ゲート電圧をＯＮとして、ドレイン電流Ｉｄ、ドレイン−ソース間電圧ＶｄＳを測定した。その結果を図５に示す。ＳｉＣ−ＭＯＳＦＥＴに逆電圧を印可する前の実線ａ、逆電圧を１時間程度印加した後の特性を破線ａ’で示したが、特段の変化は見られなかった。
【００４０】
次に、図３に示した従来のＳｉＣ−ＭＯＳＦＥＴについて、比較参照用に説明する。この図３に示したＳｉＣ−ＭＯＳＦＥＴは、図１とほぼ同様な構成であるが、異なる部分はショットキー金属となるニッケル金属９を有さずに、アルミウム金属１０−１をＳｉＣ半導体基板１に直接蒸着させてドレイン電極としており、ゲート電極６及びソース電極８を含めて全ての電極がオーミック接合となるように熱処理が施されている点である。
【００４１】
この従来のＳｉＣ−ＭＯＳＦＥＴの動作について、図４の簡易回路図を用いて説明する。本発明のＳｉＣ−ＭＯＳＦＥＴとの違いは、図２の１２に相当するダイオードが存在しないことである。順方向に電流を流す場合は、本発明の場合と同様にドレイン電極Ｄをプラス、ソース電極Ｓをグランドとし、ゲート電極Ｇにプラス電圧を印可すると、順方向に電流が流れる。順方向電流を遮断する場合はゲート電圧ＧをＯＦＦ（閾値電圧以下）にする。
【００４２】
ゲート電圧ＧをＯＦＦにした状態で、逆方向（ソース電極がプラス、ドレイン電極がソース電圧以下）の電圧を段階的に印加すると、電圧が低い場合は、ＭＯＳＦＥＴ内部のボディダイオードを電流は通過することなく、外付けの転流ダイオード１４に電流が流れるが、電流値が約２Ａあたりから徐々にボディダイオードにも転流していることが電流プローブ等による観察で観測された。転流ダイオード１４の内部抵抗が２Ａ通電時で０．５Ω、直列の抵抗器が１Ωであったため、ソース−ドレイン間には約３Ｖの電位差が生じていたことになるが、この電位差が炭化ケイ素のＰＮ接合順電圧降下である３Ｖを上回ったため、電流がＳｉＣ−ＭＯＳＦＥＴのボディダイオードへも並行して流れたものと考えられる。更に１０Ａ通電させ、その際の電圧を一定にして、数時間の通電を行ったところ、流れる電流値は徐々に低下していった。これは、ＳｉＣ−ＭＯＳＦＥＴのボディダイオードが通電と共に劣化し、回路全体の抵抗が増したことが原因と考えられる。
【００４３】
また、従来のＳｉＣ−ＭＯＳＦＥＴに逆電圧を印可する前と後で、ＳｉＣ−ＭＯＳＦＥＴの特性の変化をみるため、図３に示したＳｉＣ−ＭＯＳＦＥＴの順方向特性を観察した。具体的にはＳｉＣ−ＭＯＳＦＥＴに順方向電圧を印可し、ゲート電圧をＯＮとして、ドレイン電流Ｉｄ、ドレイン−ソース間電圧ＶｄＳを測定した。その結果を図６に示す。ＳｉＣ−ＭＯＳＦＥＴに逆電圧を印可する前を実線ｂ、逆電圧を１時間程度印加した後の特性を破線ｂ’で示したが、ボディダイオード通電後はＳｉＣ−ＭＯＳＦＥＴの順方向Ｉ−Ｖ特性は抵抗値が上がり、明らかな劣化が観測された。
【００４４】
次に、図１で示した本発明のＳｉＣ−ＭＯＳＦＥＴの製造方法について、図７（7-1〜7-6）を用いて説明する。
４Ｈポリタイプで１×１０１９ｃｍ−３以上の窒素がドーピングされたｎ型−ＳｉＣ半導体基板１の上に、ＣＶＤ装置にて、１６００℃以上の温度で１×１０１６ｃｍ−３の窒素がドーピングされた厚さ１０μｍのホモエピタキシャル成長を行い、エピタキシャル層２を形成した。
【００４５】
次に、ｐ型層３を形成するためにＣＶＤ法により、マスク材となるＳｉＯ２膜１６をエピタキシャル層２の表面に厚さ１μｍで蒸着した（図7-1）。次に、フォトリソグラフでパターンを形成し、エッチングを行うことでＳｉＯ２膜１６にｐ型層３部分に相当する開口部を設けた（図7-2）。そして、ｐ型層となる部分３には不純物をアルミニウムとして、加速エネルギーを１００ｋｅＶ〜２００ｋｅＶとしたイオンインプランテーション（イオン注入）にて５００℃以上の温度で注入した（図7-3）。なお、１８は、上記エッチングにより残されたＳｉＯ２膜を示す。また、１９は、イオンインプランテーションした個所を示す。
【００４６】
次いで、ＳｉＯ２膜１８のマスクをいったん除去後、再度ＳｉＯ２でマスクを行い、ｎ型層４を形成するため部分的にマスクを除去して開口部を設け、高濃度の窒素を不純物として、加速エネルギーを１００ｋｅＶ〜２００ｋｅＶとしたイオンインプランテーションにて注入し、ｎ型層４を形成した。マスクを除去後、アルゴンガス雰囲気の中で１６００℃で２０分間のアニールを実施し、ｐ型層３、及びｎ型層４を活性化した後、１２００℃で２時間の熱酸化を行い、ゲート酸化膜に相当するＳｉＯ２酸化層５を付与した（図7-4）。
【００４７】
次に、通常のフォトリソ工程にて、ゲート電極に相当するアルミウム電極６を形成した。更に、ゲート電極６とソース電極８との層間の絶縁層（シリコン酸化物７）となるＳｉＯ２をＣＶＤ法により堆積した後、フォトリソ工程にて、ゲート電極６の両端に当たる部分にソース電極８を設けるために余分な層間絶縁層を取り除いた。その後、アルミニウムを蒸着堆積し、ソース電極８を形成した。ここで、ソース電極のオーミック接続を確保するために、アルゴンガス雰囲気の中で５００℃で５分間のアニールを実施した（図7-5）。最後にＳｉＣ半導体基板１の裏面にニッケル金属９を蒸着してドレイン電極を形成した後、アルミニウム電極１０を蒸着にて積層させた。
【００４８】
以上の工程により、図１に示した本発明のＳｉＣ−ＭＯＳＦＥＴを製造した。ちなみに、図３で示した従来のＳｉＣ−ＭＯＳＦＥＴについてもほぼ同様なプロセスで製造したが、異なる点はニッケル金属９を用いずに、ＳｉＣ半導体基板１の裏面にアルミニウム電極１０を直接蒸着し、最終工程でソース電極、ドレイン電極のオーミック接続を形成するため、アルゴンガス雰囲気の中で５００℃、５分間のアニールを実施した点である。なお、上記の製造法は、本発明を実現するための一例に過ぎず、製造にあたっては多数のプロセス手順、組み合わせが存在するが、本発明のＳｉＣ−ＭＯＳＦＥＴを実現するための製造上のポイントは、熱処理等でドレイン電極に設けたショットキー金属がＳｉＣ半導体基板１と完全なオーミック接合とならないように工程を組む点にある。
【００４９】
（第２の実施例）
図８は、本発明の第２の実施例を説明するための模式図であり、縦型ＳｉＣ−ＭＯＳＦＥＴの単位セル構造の断面図を示す。図中、２１は４Ｈポリタイプで５×１０１８ｃｍ−３以上の窒素がドーピングされたｎ型−ＳｉＣ半導体基板（導電性半導体基板）であって、厚さは３００μｍである。２２はＳｉＣ半導体基板２１の表面に形成されたホモエピタキシャル層であって、５×１０１５ｃｍ−３の窒素がドーピングされ、厚さは３０μｍである。２３はホモエピタキシャル層２２の表面側に５×１０１８ｃｍ−３のアルミニウムが深さ０．７μｍまでドーピングされたｐ型層（ｐウェル）であり、２４は、同じくホモエピタキシャル層２２の表面側に１×１０２０ｃｍ−３の窒素を深さ約０．３μｍまでドーピングしたｎ型の層である。２５は厚さ約５０ｎｍのＳｉＯ２の絶縁層（絶縁体）であって、その上に厚さ１μｍのアルミニウム金属２６を付与して、第１電極（ゲート電極）が形成されている。２８は２３のｐ型層の上に形成された厚さ１μｍのアルミニウム金属の電極であり、第２電極（ソース電極）に相当し、隣接する２６のゲート電極とは厚さ１μｍのシリコン酸化物２７で層間絶縁されている。ゲート電極２６を介したソース電極間ピッチは１５μｍとし、図８に示したセルの幅は３０μｍとした。
【００５０】
また、２９は、ＳｉＣ半導体基板１の裏面に設けられたアルミニウム金属からなるショットキー接合となる電極であって、本発明に係る第３電極（ドレイン電極）に相当する。そして、図８に示したセルの奥行きは３０μｍであって、上面からとらえて正方形を成しており、これらのセルをＳｉＣ基板面内に多数構成し、個々の電極を並列接続して、全体として５ｍｍ角でワンチップを構成した。以上の構成で耐電圧が２．５ｋＶ、定格電流が４０Ａ程度のＳｉＣ−ＭＯＳＦＥＴを構成した。
【００５１】
本実施例においても、先の実施例と同様、転流ダイオードを付与してＳｉＣ−ＭＯＳＦＥＴの逆方向電圧を加えて電流を流したが、ボディダイオードの抵抗、ＭＯＳＦＥＴの順方向Ｉ−Ｖ特性に特段の変化は見られなかった。製造方法については、図３で説明した従来のＳｉＣ−ＭＯＳＦＥＴとほぼ同様であるが、異なる点はソース電極２８のアルミニウムは蒸着後、５００℃で３分間、アルゴンガス雰囲気で熱処理を実施したが、ドレイン電極２９のアルミニウム金属の蒸着後は、熱処理を実施しなかった点にある。本実施例のように同じ電極金属であっても熱処理の有無、あるいは熱処理温度や時間の加減によりオーミック接合とショットキー接合とを造り分けることが可能である。本質的なポイントは金属と導電性半導体基板との間にオーミック接合となる合金層を高温化で生成しないことである。
【００５２】
以上の実施例では、現状、良質なｐ型ＳｉＣ半導体基板の入手が困難であったため、ｎチャネルＭＯＳＦＥＴの実施例にて説明したが、ｐ型ＳｉＣ半導体基板をベースとしたｐチャネルＭＯＳＦＥＴであっても原理的には適用可能である。また、ＭＯＳＦＥＴ構造は横型であっても適用は可能であるが、高耐圧大電力用としては縦型構造が好ましい。また、ショットキー接合となる金属であれば、第３電極（ドレイン電極）を形成する金属は単一の組成である必要はなく、例えば、チタンとアルミニウムとの合金組成などであってもよい。
【符号の説明】
【００５３】
１  導電性半導体基板
２  ＳｉＣホモエピタキシャル層
３  ｐ型層
４  ｎ型層
５  ＳｉＯ２膜
６  アルミニウム電極（ゲート電極）
７  層間絶縁層
８  アルミニウム電極（ソース電極）
９  ニッケル電極（ドレイン電極）
１０  アルミニウム電極
１１  本発明のＭＯＳＦＥＴ
１２  ショットキー接合ダイオード
１３  抵抗器
１４  転流ダイオード
１５  従来のＭＯＳＦＥＴ
ａ    ＭＯＳＦＥＴのＩＶ特性
ａ’  ＭＯＳＦＥＴのＩＶ特性
ｂ    ＭＯＳＦＥＴのＩＶ特性
ｂ’  ＭＯＳＦＥＴのＩＶ特性
１６  ＳｉＯ２膜
２１  導電性半導体基板
２２  ＳｉＣホモエピタキシャル層
２３  ｐ型層
２４  ｎ型層
２５  ＳｉＯ２膜
２６  アルミニウム電極（ゲート電極）
２７  層間絶縁層
２８  アルミニウム電極（ソース電極）
２９  アルミニウム電極（ドレイン電極）
【図１】
0006335717.tif 000002
【図２】
0006335717.tif 000003
【図３】
0006335717.tif 000004
【図４】
0006335717.tif 000005
【図５】
0006335717.tif 000006
【図６】
0006335717.tif 000007
【図７−１】
0006335717.tif 000008
【図７−２】
0006335717.tif 000009
【図７−３】
0006335717.tif 000010
【図７−４】
0006335717.tif 000011
【図７−５】
0006335717.tif 000012
【図７−６】
0006335717.tif 000013
【図８】
0006335717.tif 000014