(57)【特許請求の範囲】
【請求項１】
２以上のスイッチング部を有する電力変換主回路と、
前記各スイッチング部をそれぞれ駆動する複数のゲート駆動部と、
前記ゲート駆動部の間に接続されるインピーダンス素子と、
前記インピーダンス素子の電圧または電流を検出する検出部と
を備え、
前記インピーダンス素子の一端は前記複数のゲート駆動部のうちの一つと接続され、前記インピーダンス素子の他端は前記一端と接続された前記ゲート駆動部と異なる他の前記複数のゲート駆動部のうちの一つと接続されることを特徴とする電力変換装置。
【請求項２】
前記スイッチング部は、正極側としての第１のスイッチング部と前記第１のスイッチング部に直列に接続される負極側としての第２のスイッチング部を有し、前記ゲート駆動部は、前記第１のスイッチング部を駆動する第１のゲート駆動部と前記第２のスイッチング部を駆動する第２のゲート駆動部とを有し、前記インピーダンス素子は、前記第１のゲート駆動部と前記第２のゲート駆動部との間に接続されることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記スイッチング部は、３相のうち一の相としての第１のスイッチング部と他の相としての第２のスイッチング部を有し、前記ゲート駆動部は、前記第１のスイッチング部を駆動する第１のゲート駆動部と前記第２のスイッチング部を駆動する第２のゲート駆動部とを有し、前記インピーダンス素子は、前記第１のゲート駆動部と前記第２のゲート駆動部との間に接続されることを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記検出部からの信号に応じて前記ゲート駆動部を制御する制御部をさらに備えたことを特徴とする請求項２に記載の電力変換装置。
【請求項５】
前記第１のスイッチング部および前記第２のスイッチング部は、それぞれ１のスイッチング素子で構成され、前記第１のゲート駆動部および前記第２のゲート駆動部は、それぞれ１のゲート駆動回路が前記各スイッチング素子に対応して設けられ、２レベルの電圧を出力することを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記制御部は、前記検出部からの信号に基づいて出力電圧信号を補正する補正回路と、前記出力電圧信号のうち正極側の前記スイッチング素子の駆動信号にデッドタイムを付加して正極側の前記スイッチング素子を駆動する前記ゲート駆動回路に出力する第１の付加回路と、前記出力電圧信号のうち負極側の前記スイッチング素子の反転した駆動信号にデッドタイムを付加して負極側の前記スイッチング素子を駆動する前記ゲート駆動回路に出力する第２の付加回路とを備えることを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記第１のスイッチング部および前記第２のスイッチング部は、それぞれ２のスイッチング素子を直列接続して構成され、前記第１のゲート駆動部および前記第２のゲート駆動部は、それぞれ２のゲート駆動回路が前記各スイッチング素子に対応して設けられ、３レベルの電圧を出力することを特徴とする請求項４に記載の電力変換装置。
【請求項８】
前記インピーダンス素子は、正極側の２の前記スイッチング素子のうち下位電位側の前記スイッチング素子を駆動する前記ゲート駆動回路と、負極側の２の前記スイッチング素子のうち下位電位側の前記スイッチング素子を駆動する前記ゲート駆動回路とに接続されていることを特徴とする請求項７に記載の電力変換装置。
【請求項９】
前記制御部は、正極側の前記スイッチング素子および負極側の前記スイッチング素子の各上位電位側の前記スイッチング素子を駆動する前記各ゲート駆動回路への出力電圧信号を、前記検出部からの信号に基づいて補正する第１の補正回路と、正極側の前記スイッチング素子および負極側の前記スイッチング素子の各下位電位側の前記スイッチング素子を駆動する前記各ゲート駆動回路への前記出力電圧信号を、前記検出部からの信号に基づいて補正する第２の補正回路と、前記第１の補正回路からの前記出力電圧信号のうち正極側の上位電位側の前記スイッチング素子の駆動信号にデッドタイムを付加して、正極側の上位電位側の前記スイッチング素子を駆動する前記ゲート駆動回路に出力する第１の付加回路と、前記第１の補正回路からの前記出力電圧信号のうち負極側の上位電位側の前記スイッチング素子の反転した駆動信号にデッドタイムを付加して、負極側の上位電位側の前記スイッチング素子を駆動する前記ゲート駆動回路に出力する第２の付加回路と、前記第２の補正回路からの前記出力電圧信号のうち正極側の下位電位側の前記スイッチング素子の駆動信号にデッドタイムを付加して、正極側の下位電位側の前記スイッチング素子を駆動する前記ゲート駆動回路に出力する第３の付加回路と、前記第２の補正回路からの前記出力電圧信号のうち負極側の下位電位側の前記スイッチング素子の反転した駆動信号にデッドタイムを付加して、負極側の下位電位側の前記スイッチング素子を駆動する前記ゲート駆動回路に出力する第４の付加回路とを備えることを特徴とする請求項８に記載の電力変換装置。
【請求項１０】
前記制御部は、絶縁回路を介して前記各ゲート駆動回路および前記検出部と接続されていることを特徴とする請求項６または請求項９に記載の電力変換装置。
【請求項１１】
前記インピーダンス素子は、１の抵抗、または２以上の抵抗を直列に接続したものであることを特徴とする請求項５から請求項１０のいずれか１項に記載の電力変換装置。
【請求項１２】
前記インピーダンス素子は、１のコンデンサ、または２以上のコンデンサを直列に接続したものであることを特徴とする請求項５から請求項１０のいずれか１項に記載の電力変換装置。
【請求項１３】
前記インピーダンス素子は、１のダイオード、または２以上のダイオードを直列に接続したものであることを特徴とする請求項５から請求項１０のいずれか１項に記載の電力変換装置。
【請求項１４】
前記各ゲート駆動回路と前記インピーダンス素子は、同一の基板上に配設されていることを特徴とする請求項５から請求項１３のいずれか１項に記載の電力変換装置。
【請求項１５】
正極側の前記スイッチング素子と対応する前記ゲート駆動回路とを接続する第１の信号線と、負極側の前記スイッチング素子と対応する前記ゲート駆動回路とを接続する第２の信号線とを備え、前記第１の信号線と前記第２の信号線は、隣接して配設されることを特徴とする請求項５から請求項１４のいずれか１項に記載の電力変換装置。
【請求項１６】
前記インピーダンス素子と正極側の前記スイッチング素子を駆動する前記ゲート駆動回路の接続部が、前記第１の信号線と正極側の前記スイッチング素子を駆動する前記ゲート駆動回路の接続部の近傍に設けられ、前記インピーダンス素子と負極側の前記スイッチング素子を駆動する前記ゲート駆動回路の接続部が、前記第２の信号線と負極側の前記スイッチング素子を駆動する前記ゲート駆動回路の接続部の近傍に設けられていることを特徴とする請求項１５に記載の電力変換装置。
【請求項１７】
前記各スイッチング素子は、ＩＧＢＴ、ＭＯＳＦＥＴ、またはバイポーラトランジスタからなることを特徴とする請求項５から請求項１６のいずれか１項に記載の電力変換装置。
【請求項１８】
正極側の前記スイッチング素子および負極側の前記スイッチング素子は、２ｉｎ１モジュールで形成されていることを特徴とする請求項５から請求項１７のいずれか１項に記載の電力変換装置。
【請求項１９】
前記各スイッチング部に、ワイドバンドギャップ半導体を用いることを特徴とする請求項１から請求項１８のいずれか１項に記載の電力変換装置。
【請求項２０】
前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイアモンドを用いた半導体であることを特徴とする請求項１９に記載の電力変換装置。
【請求項２１】
第１のスイッチング部を駆動する第１のゲート駆動部と、第２のスイッチング部を駆動する第２のゲート駆動部との間に接続されるインピーダンス素子を用い、前記インピーダンス素子の電圧または電流を検出することにより、第１のスイッチング素子と第２のスイッチング素子の接続点の電圧を検出することを特徴とする電力変換装置の電圧検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数個のスイッチング素子を内蔵した電力変換装置および電力変換装置が内蔵するスイッチング素子間の電圧検出方法に関するものである。
【背景技術】
【０００２】
インバータ装置、サーボアンプ装置、スイッチング電源装置といった電力変換装置は複数個のスイッチング素子を内蔵している。複数個のスイッチング素子を組み合わせて電気回路を構成している。多くの電力変換装置において、正極側を第１のスイッチング部、負極側を第２のスイッチング部とし、第１のスイッチング部と第２のスイッチング部の接続点を出力端子として電力を出力する電力変換主回路を採用している。スイッチング部は、１個または複数個の直列接続されたスイッチング素子により構成される。このような電力変換主回路では直列接続されたスイッチング素子間に貫通電流が流れないように、予めスイッチング信号にデッドタイム期間を設ける必要がある。
【０００３】
このスイッチング信号のデッドタイム期間により、電力変換主回路の出力電圧は、指令値に対して誤差を含むことになる。更に、スイッチング素子のターンオン時間、ターンオフ時間がスイッチング電圧、スイッチング電流、温度などのさまざまな条件によりバラツキを持つ。よって、電力変換装置が内蔵するスイッチング素子間の電圧が、意図した電圧とは異なる場合がある。電力変換主回路のデッドタイム期間が、意図したスイッチング信号のデッドタイム期間と異なる場合がある。そこで、電力変換装置が内蔵するスイッチング素子間の電圧を検出したいという要求がある。スイッチング信号のデッドタイム補正のため、電力変換主回路の出力電圧を検出したいという要求がある。
【０００４】
従来の電力変換装置では、インバータの２個直列に接続されたスイッチング素子の負極側のスイッチング素子の主端子間に取り付けられ、負極側のスイッチング素子の主端子間が導通状態であることを検出する導通検出手段であるセンサーと、このセンサーからの検出信号により負極側のスイッチング素子の主端子間の導通時間をカウントし、そのカウント値を電流制御演算装置に対して、電力変換主回路の出力電圧指令値の補償信号として出力する計数手段であるカウンタと、からなるデットタイム補償装置を備えた構成が知られている。（例えば、特許文献１）。
【０００５】
また、デッドタイムを自動制御する技術として、降圧型ＤＣ−ＤＣコンバータにおいて、メインスイッチング素子のゲート電圧と同期整流用スイッチング素子のゲート電圧の特徴を監視し、これら検出結果に基づいて、上記の２つのスイッチング素子のＯＮ、ＯＦＦタイミングを調整することでデットタイム期間を最小にする技術が知られている。（例えば、特許文献２）
【０００６】
更に、上記の特許文献２のように、スイッチング素子のゲート電圧の特徴を監視し、その検出結果に基づいて、電力変換主回路の出力電圧を検出し、上記の特許文献１のようなデッドタイム補償を実施する技術が知られている（例えば、特許文献３）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−２５２７９５号公報（段落００１４、図１）
【特許文献２】特開２００７−３２９７４８号公報（段落００３３〜００７０、図７）
【特許文献３】特開２０１０−０１６９３７号公報（段落００１６、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１のような構成では、導通検出手段によりスイッチング素子の主端子間の導通状態を検出し、この検出信号から計数手段により導通時間をカウントすることで、このカウント値を電圧指令値の補償信号として、電流制御演算手段によって実際の電力変換主回路の出力電圧を認識し、電圧指令値にデッドタイム補償の演算処理を行う。
【０００９】
しかし、一般に、電力変換主回路と電力変換主回路周辺は、寄生インダクタンスの削減のためや、発生電力損失の冷却のため、部品が複雑に入り組んでいる。よって、これら導通検出手段等を電力変換主回路へ取り付ける作業は高度な技術を要し、電力変換装置の製造が困難であるという課題があった。
【００１０】
また、特許文献２，３のようなゲート電圧の特徴を監視する方式のものは、スイッチング素子のゲート電圧を検出して、その電圧状態から電力変換主回路の出力電圧を検出している。しかしながら、ゲート電圧に表れる特徴は、スイッチング素子の半導体特性が決めており、電力変換装置の設計者が調整することはできない。ゲート電圧に表れる特徴は、典型的には数Ｖ程度、数マイクロ秒程度の電圧変動である。このような微細な電圧変動を検出する必要があるが、電磁ノイズに弱く、電力変換装置が誤動作する場合があり、信頼性という観点で課題があった。
【００１１】
この発明は、上記のような課題を解決するためになされたものであり、電力変換主回路の出力電圧を検出する電力変換装置であって、製造が容易で、かつ誤動作しない電力変換装置を提供することを目的としている。また、電力変換装置が内蔵するスイッチング素子間の電圧検出方法であって、製造が容易で、かつ誤動作しない電圧検出方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
この発明の電力変換装置は、２以上のスイッチング部を有する電力変換主回路と、前記各スイッチング部をそれぞれ駆動する複数のゲート駆動部と、前記ゲート駆動部の間に接続されるインピーダンス素子と、前記インピーダンス素子の電圧または電流を検出する検出部とを備え、前記インピーダンス素子の一端は前記複数のゲート駆動部のうちの一つと接続され、前記インピーダンス素子の他端は前記一端と接続された前記ゲート駆動部と異なる他の前記複数のゲート駆動部のうちの一つと接続されることを特徴とする。
【００１３】
また、この発明の電力変換装置の電圧検出方法は、第１のスイッチング部を駆動する第１のゲート駆動部と、第２のスイッチング部を駆動する第２のゲート駆動部との間に接続されるインピーダンス素子を用い、インピーダンス素子の電圧または電流を検出することにより、第１のスイッチング部と第２のスイッチング部との間の電圧を検出することを特徴とする。
【発明の効果】
【００１４】
この発明によれば、スイッチング部の間の電位差を、それぞれ対応するゲート駆動回路の間に接続するインピーダンス素子の電圧または電流から検出することで、電力変換主回路の出力電圧を検出でき、かつ、容易に製造することができ、かつ、誤動作しない。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態１による電力変換装置を示す構成図である。
【図２】この発明の実施の形態１による電力変換装置を示す回路図である。
【図３】この発明の実施の形態１による他の電力変換装置を示す回路図である。
【図４】この発明の実施の形態１による電力変換装置の部品の配置図である。
【図５】この発明の実施の形態１による他の電力変換装置の部品の配置図である。
【図６】この発明の実施の形態２による電力変換装置を示す構成図である。
【図７】この発明の実施の形態２による電力変換装置を示す回路図である。
【図８】この発明の実施の形態２による他の電力変換装置を示す回路図である。
【図９】この発明の実施の形態２による電力変換装置の絶縁回路のタイムチャートである。
【図１０】この発明の実施の形態２による電力変換装置のデッドタイム補正回路のブロック図である。
【図１１】この発明の実施の形態２による電力変換装置のデッドタイム補正回路で、負荷電流が正の場合のデッドタイム補正の動作を示すタイムチャートである。
【図１２】この発明の実施の形態２による電力変換装置のデッドタイム補正回路で、負荷電流が負の場合のデッドタイム補正の動作を示すタイムチャートである。
【図１３】この発明の実施の形態３による電力変換装置を示す構成図である。
【図１４】この発明の実施の形態３による他の電力変換装置を示す構成図である。
【図１５】この発明の実施の形態３による他の電力変換装置を示す構成図である。
【図１６】この発明の実施の形態４による電力変換装置を示す配置図である。
【図１７】この発明の実施の形態４による他の電力変換装置を示す配置図である。
【発明を実施するための形態】
【００１６】
実施の形態１．
図１は、この発明の実施の形態１による電力変換装置を示す構成図であり、電力変換主回路１、ゲート駆動回路基板２ａ、２Ｂ、制御部３、および周辺部品の構成を図示している。図１に示すように、電力変換主回路１は、２レベルの電力変換回路として構成される。
【００１７】
この実施の形態１における電力変換主回路１は、電力変換主回路１の正極が直流母線５ａに接続され、電力変換主回路１の負極が直流母線５ｂに接続される。電力変換主回路１は、正極側の直流母線５ａに接続される第１のスイッチング部としてのスイッチング素子１ａと、負極側の直流母線５ｂに接続される第２のスイッチング部としてのスイッチング素子１ｂと、スイッチング素子１ａとスイッチング素子１ｂが直列に接続され、その電気的接続点５ｃに電力変換主回路１の出力端子４を備える。電力変換主回路１は、出力端子４から負荷（図示せず）に電力を供給する。第１のスイッチング部が導通すれば電力変換主回路１は直流母線５ａの電位を出力端子４から負荷に供給する。第２のスイッチング部が導通すれば電力変換主回路１は直流母線５ｂの電位を出力端子４から負荷に供給する。このように２通りの電位を出力することから、２レベルの電力変換回路として機能する。
【００１８】
スイッチング素子１ａは、トランジスタ素子１０ａとダイオード素子１１ａが並列に接続され、スイッチング素子１ｂは、トランジスタ素子１０ｂとダイオード素子１１ｂが並列に接続されている。なお、負荷の特性によっては、例えば抵抗負荷である場合にはダイオード素子１１ａ、ダイオード素子１１ｂの接続が省略されることがある。
【００１９】
なお、トランジスタ素子１０ａ、１０ｂは、図１ではＭＯＳＦＥＴを図示しているが、特に限定するものではない。電気信号により低抵抗状態、高抵抗状態が切り替えられるデバイスであればよく、例えば、ＩＧＢＴ、バイポーラトランジスタといったデバイスを用いてもよい。スイッチング素子１ａ、１ｂの材料としては、広く用いられているＳｉの他に、ＳｉＣ、ＧａＮ、ダイヤモンドなどのワイドバンドギャップ半導体を用いてもよい。
【００２０】
第１のゲート駆動部としてのゲート駆動回路２ａは、スイッチング素子１ａのゲート（Ｇ）−ソース（Ｓ）間に電圧印加できるように電気的に接続し、絶縁回路２ｇを介して入力された駆動信号に基づき、スイッチング素子１ａにゲート電圧を印加する。同様に、第２のゲート駆動部としてのゲート駆動回路２ｂは、絶縁回路２ｈを介して入力された駆動信号に基づき、スイッチング素子１ｂにゲート電圧を印加する。
【００２１】
この発明の実施の形態１による電力変換装置では、図１に示すように、ゲート駆動回路２ａとゲート駆動回路２ｂとの間にインピーダンス素子２ｅが設けられている。インピーダンス素子２ｅは、正極側の一端２ｅ３がゲート駆動回路２ａの接続端２６ａと接続されており、負極側の他端２ｅ１がゲート駆動回路２ｂの接続端２６ｂと接続されている。
【００２２】
検出部２ｆは、接続端２６ｂと接続するインピーダンス素子２ｅの一端２ｅ１と、中間部の接続点２ｅ２とに接続し、インピーダンス素子２ｅの電圧を検出する。
【００２３】
出力端子４の電圧の変化に伴ってゲート駆動回路２ａとゲート駆動回路２ｂの間の電圧が変化すると、インピーダンス素子２ｅの両端にかかる電圧が変化する。このインピーダンス素子２ｅの電圧を検出部２ｆが検出することにより、出力端子４の電位を検知できる。なお、図１では、検出部２ｆはインピーダンス素子２ｅの分圧を検出する例を示すが、検出部２ｆの入力耐圧が高ければ分圧は不要である。検出部２ｆをインピーダンス素子２ｅの両端に接続し、検出部２ｆはインピーダンス素子２ｅの両端にかかる電圧を検出する構成とすればよい。
【００２４】
図１に示す構成においては、検出部２ｆは絶縁回路を内蔵している。検出部２ｆは、絶縁回路を介して制御部３に接続され、検出部２ｆから制御部３に出力端子４の電位を表す出力電圧信号が入力される。なお、図１では矢印付きの線を信号線、矢印無しの線を電気的配線として図示している。
【００２５】
制御部３は、補正回路としてのデッドタイム補正回路３ａ、第１の付加回路としてのデッドタイム付加回路３ｂ、および第２の付加回路としてのデッドタイム付加回路３ｃにより構成される。デッドタイム補正回路３ａは、電力変換主回路１の出力電圧指令値であるＰＷＭ信号を受け、検出部２ｆから検出された出力電圧信号に基づいて、デッドタイム補正を行う。
【００２６】
デッドタイム付加回路３ｂは、スイッチング素子１ａの駆動信号に対してデッドタイムを付加してゲート駆動回路２ａに駆動信号を出力する。デッドタイム付加回路３ｃは、反転論理部３ｄにより反転したスイッチング素子１ｂの駆動信号に対してデッドタイムを付加してゲート駆動回路２ｂに駆動信号を出力する。
【００２７】
次に、図２を参照して、出力端子４から出力される電圧の検出方法の詳細を示す。図２は、この発明の実施の形態１による電力変換装置の回路図であり、スイッチング素子１ａ、スイッチング素子１ｂ、ゲート駆動回路２ａ、ゲート駆動回路２ｂ、インピーダンス素子２ｅ、および周辺の部品の回路を示す。
【００２８】
制御部３からのオン指令信号およびオフ指令信号は、制御信号絶縁部である絶縁回路２ｇ、２ｈを介してゲート駆動回路２ａおよびゲート駆動回路２ｂに伝わる。制御部３は、電力変換装置の通常動作中はゲート駆動回路２ａおよびゲート駆動回路２ｂに対して、一方にオフ指令でもう一方にオン指令の信号を出すこともあれば、双方にオフ指令信号を出すことがある。制御部３は、電力変換装置の通常動作中はゲート駆動回路２ａおよびゲート駆動回路２ｂに対して、双方にオン指令の信号を数十マイクロ秒以上出すことはない。
【００２９】
制御部３からのオン指令信号が、フォトカプラで構成される絶縁回路２ｇ、２ｈに入力されるとフォトカプラの１次側の発光ダイオード２０ｇ、２０ｈがそれぞれ点灯する。すると、フォトカプラの２次側のフォトトランジスタ２１ｇ、２１ｈがそれぞれ導通状態になる。
【００３０】
ゲート駆動回路２ａおよびゲート駆動回路２ｂの各部の電位が変化し、結局、ゲート駆動回路２ａおよびゲート駆動回路２ｂのオン用トランジスタ２０ａ１、２０ｂ１は導通状態に、オフ用トランジスタ２０ａ２、２０ｂ２は非導通状態になる。
【００３１】
オン用コンデンサ２２ａ、２２ｂに蓄えられた電荷は、それぞれオン用コンデンサ２２ａ、２２ｂの各正極から、それぞれオン用トランジスタ２０ａ１、２０ｂ１、ゲート信号線２３ａ、２３ｂ、スイッチング素子１ａ、１ｂの制御用ゲート端子１２ａ、１２ｂ、制御用ソース端子１３ａ、１３ｂ、ソース信号線２４ａ、２４ｂ、オン用コンデンサ２２ａ、２２ｂの各負極への経路を通り、スイッチング素子１ａおよびスイッチング素子１ｂに供給される。
【００３２】
スイッチング素子１ａの制御用ゲート端子１２ａと制御用ソース端子１３ａの間、およびスイッチング素子１ｂの制御用ゲート端子１２ｂと制御用ソース端子１３ｂの間には正の電圧がかかり、スイッチング素子１ａおよびスイッチング素子１ｂは導通状態になる。
【００３３】
一方、制御部３からのオフ指令信号が絶縁回路２ｇ、２ｈに入力されると、フォトカプラの１次側の２０ｇ、２０ｈがそれぞれ消灯する。すると、フォトカプラの２次側のフォトトランジスタ２１ｇ、２１ｈがそれぞれ非導通状態になる。
【００３４】
ゲート駆動回路２ａおよびゲート駆動回路２ｂの各部の電位が変化し、結局、ゲート駆動回路２ａおよびゲート駆動回路２ｂのオン用トランジスタ２０ａ１、２０ｂ１が非導通状態に、オフ用トランジスタ２０ａ２、２０ｂ２は導通状態になる。
【００３５】
スイッチング素子１ａおよびスイッチング素子１ｂの制御用ゲートに蓄えられた電荷は、それぞれゲート信号線２３ａ、２３ｂ、ゲート抵抗２５ａ１、２５ｂ１、オフ用トランジスタ２０ａ２、２０ｂ２、ソース信号線２４ａ、２４ｂ、制御用ソース端子１３ａ、１３ｂの各経路を通り、スイッチング素子１ａおよびスイッチング素子１ｂから引き抜かれる。
【００３６】
スイッチング素子１ａの制御用ゲート端子１２ａと制御用ソース端子１３ａの間、およびスイッチング素子１ｂの制御用ゲート端子１２ｂと制御用ソース端子１３ｂの間は同電位となり、スイッチング素子１ａおよびスイッチング素子１ｂは非導通状態になる。
【００３７】
このように、ゲート駆動回路２ａおよびゲート駆動回路２ｂの構成から明らかなように、スイッチング素子１ａおよびスイッチング素子１ｂの各ソース電位とゲート駆動回路２ａおよびゲート駆動回路２ｂのオン用コンデンサ２２ａ、２２ｂの負極の電位はそれぞれ一致する。
【００３８】
ここで、正極側のスイッチング素子１ａのソース電位は、電力変換主回路１の出力電位に一致する。よって、ゲート駆動回路２ａのオン用コンデンサ２２ａの負極の電位は、電力変換主回路１の出力の電位に一致する。負極側のスイッチング素子１ｂのソース電位は電力変換主回路１の負極の電位に一致する。よって、ゲート駆動回路２ｂのオン用コンデンサ２２ｂの負極の電位は、電力変換主回路１の負極の電位に一致する。
【００３９】
また、ゲート駆動回路２ａのオン用コンデンサの負極の電位は、ゲート駆動回路２ａの接続端２６ａでの電位に一致する。ゲート駆動回路２ｂのオン用コンデンサ２２ｂの負極の電位は、ゲート駆動回路２ｂの接続端２６ｂでの電位と一致する。
【００４０】
インピーダンス素子２ｅは、ゲート駆動回路２ａとゲート駆動回路２ｂとの間で電気的に接続されている。よって、インピーダンス素子２ｅの正極側の一端である２ｅ３の電位は電力変換主回路１の出力電位に一致する。インピーダンス素子２ｅの負極側の一端である２ｅ１の電位は電力変換主回路１の負極電位に一致する。検出部２ｆは、インピーダンス素子２ｅにかかる電圧を検出することで、電力変換主回路１の出力端子４から出力される電圧を電力変換主回路１の負極を基準電圧にして検出することができる。
【００４１】
負極電位を基準とした電力変換主回路の出力電圧値の一例としては、電気鉄道用途では７５０Ｖ、１５００Ｖ、３０００Ｖ程度、ＦＡ機器用途では３００Ｖ、６００Ｖである。車載用機器用途では４８Ｖ〜７５０Ｖ程度まで様々である。いずれにせよインピーダンス素子２ｅにかかる電圧は電磁ノイズよりも十分に大きい。このように、信号レベルの低いゲート電圧の特徴を監視する方式のものとは異なり、本発明によれば検出部２ｆは誤動作することなく電力変換主回路の出力電圧を検出することができる。また、検出部２ｆからの信号に基づいて制御部により第１のゲート駆動部および第２のゲート駆動部を制御することで、誤動作することなくデッドタイムを補償することができる。
【００４２】
以上のように、この発明の実施の形態１における電力変換装置では、寄生インダクタンスの削減や発生電力損失の冷却のために部品が複雑に入り組んでいる電力変換主回路や電力変換主回路周辺ではなく、ゲート駆動回路周辺に電力変換主回路の出力電位を検出するためのインピーダンス素子２ｅおよび検出部２ｆを設けるようにしたので、高度な技術を要することなく取り付け作業を行うことができる。このように、製造が容易でありながら、電力変換主回路の出力電圧を検出することができる。さらには、製造が容易でありながら、検出部２ｆからの信号に基づいて制御部により第１のゲート駆動部および第２のゲート駆動部を制御することでデッドタイムを補償することができる。
【００４３】
なお、この実施の形態１においては、図２に示すインピーダンス素子２ｅの接続点は、インピーダンス素子２ｅの負極側である一端２ｅ１が、ゲート駆動回路２ｂの接続端２６ｂに接続し、正極側である他端２ｅ３は、ゲート駆動回路２ａの接続端２６ａに接続するとした。接続端２６ｂの電位はゲート駆動回路２ｂのオン用コンデンサ２２ｂの負極の電位に一致し、接続端２６ａの電位はゲート駆動回路２ａのオン用コンデンサ２２ａの負極の電位に一致するとしたが、これに限るものではない。
【００４４】
接続端２６ａの電位がゲート駆動回路２ａのオン用コンデンサ２２ａの正極の電位と一致するようにしてもよい。オン用コンデンサ２２ａの正極は、オン用コンデンサ２２ａの負極よりもオン用コンデンサ２２ａの充電電圧だけ高い電位にある。オン用コンデンサ２２ａの充電電圧は安定していることから好都合である。オン用コンデンサ２２ａの充電電圧は典型的には１０Ｖから２０Ｖの間にある。オン用コンデンサ２２ａの負極の電位は電力変換主回路１の出力の電位に一致することは先に述べた通りだが、接続端２６ａの電位はオン用コンデンサ２２ａの充電電圧だけ電力変換主回路１の出力の電位からずれることになる。インピーダンス素子２ｅにかかる電圧がオン用コンデンサ２２ａの充電電圧だけずれるものの、検出部２ｆがずれを考慮してインピーダンス素子２ｅの電圧を検出すれば本発明の効果を得られる。
【００４５】
同様に、接続端２６ａの電位がゲート駆動回路２ａのゲート信号線２３ａの電位と一致するようにしてもよい。接続端２６ａの電位がゲート駆動回路２ａのトランジスタ２０ａ１、あるいはトランジスタ２０ａ２の端子の電位と一致するようにしてもよい。このように、接続端２６ａの電位をゲート駆動回路２ａの任意の電位と一致するようにしてもよい。いずれの場合も、接続端２６ａの電位は電力変換主回路１の出力の電位からずれることになる。インピーダンス素子２ｅにかかる電圧がずれるものの、検出部２ｆが電圧のずれを考慮してインピーダンス素子２ｅの電圧を検出すれば本発明の効果を得られる。
【００４６】
負極電位を基準とした電力変換主回路の出力電圧が大きく、例えば３００Ｖ以上の場合であれば、インピーダンス素子２ｅにかかる電圧がオン用コンデンサ２２ａの充電電圧だけずれるものの、ずれが小さいため、ずれを許容できる場合がある。この場合には検出部２ｆは特にずれを考慮することなく、インピーダンス素子２ｅの電圧を検出すればよい。
【００４７】
あるいは、電力変換主回路のスイッチング素子の電位状態（ＯＮ／ＯＦＦ状態）を単に検出したい場合には、数百Ｖから数千Ｖの電位差に対して閾値を設定すればよく、数十Ｖ程度の誤差電圧の影響を考慮せずとも主回路であるスイッチング素子の電位状態（ＯＮ／ＯＦＦ状態）を検出できる。電力変換主回路のスイッチング素子の電位状態（ＯＮ／ＯＦＦ状態）を検出できればデッドタイム補償を行うことができる。
【００４８】
なお、図２に示すように、ゲート駆動回路２ａの中には、正極側のスイッチング素子１ａのドレイン端子（ＩＧＢＴであればコレクタ端子）と同電位の配線は存在しないが、ゲート駆動回路の構成によってはドレイン端子と同電位の配線が存在する場合がある。もし、接続端２６ａをドレイン端子と同電位の配線に設けると、接続端２６ａの電位と電力変換主回路１の出力の電位とのずれが大きくなってしまう。検出部２ｆが電位のずれを考慮してインピーダンス素子２ｅの電圧を検出することが困難となるため、避けることが望ましい。
【００４９】
接続端２６ｂについても同様である。接続端２６ｂの電位がゲート駆動回路２ｂのオン用コンデンサ２２ｂの正極の電位と一致するようにしてもよい。接続端２６ａの電位をゲート駆動回路２ｂの任意の電位と一致するようにしてもよい。いずれの場合も、接続端２６ｂの電位は電力変換主回路１の負極の電位からずれることになる。インピーダンス素子２ｅにかかる電圧がずれるものの、検出部２ｆが電圧のずれを考慮してインピーダンス素子２ｅの電圧を検出すれば本発明の効果を得られる。
【００５０】
特に、トランジスタ素子に、ＳｉＣ、ＧａＮ、ダイヤモンドといったＳｉと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、高耐圧および高温動作が可能なスイッチング素子を用いて小型化を図る場合に、本発明は効果的である。電力変換主回路と電力変換主回路周辺の部品が複雑に入り組むが、本発明では、電力変換主回路の出力電位を検出するためのインピーダンス素子２ｅおよび検出部２ｆをゲート駆動回路周辺に設けるようにしたので、高度な技術を要することなく取り付け作業を行うことができる。このように、製造が容易でありながあら電力変換主回路の出力電圧を検出することができる。さらには、製造が容易でありながら、検出部２ｆからの信号に基づいて制御部により第１のゲート駆動部および第２のゲート駆動部を制御することでデッドタイムを補償することができる。
【００５１】
この実施の形態１において、インピーダンス素子２ｅは、図２に示すように、２以上直列接続した抵抗２０ｅ１、２０ｅ２、・・２０ｅｎにより構成される。制御部３の電位がゲート駆動回路２ａよりもゲート駆動回路２ｂの電位に近い場合は、２以上直列接続した抵抗２０ｅ１、２０ｅ２、・・２０ｅｎのうち、一端がゲート駆動回路２ｂの接続端２６ｂに接続されている抵抗２０ｅ１の両端２ｅ１、２ｅ２に、検出部２ｆを接続することが望ましい。
【００５２】
なお、制御部３の電位がゲート駆動回路２ｂよりもゲート駆動回路２ａの電位に近い場合は、２以上直列接続した抵抗２０ｅ１、２０ｅ２、・・２０ｅｎのうち、一端がゲート駆動回路２ａの接続端２６ａに接続されている抵抗２０ｅｎの両端に、検出部２ｆが接続することが望ましい。
【００５３】
このように、制御部３とゲート駆動回路２ａとゲート駆動回路２ｂの電位の関係に応じて検出部２ｆが接続される抵抗２０ｅ１（または抵抗２０ｅｎ）を変更することで、検出部ｆに絶縁耐圧の低いフォトカプラを用いることができ、絶縁回路としても機能する。
【００５４】
このようなインピーダンス素子２ｅと検出部２ｆの構成においては、出力端子４の電位が高電位状態にある場合、インピーダンス素子２ｅの両端には高電圧がかかり、フォトカプラからなる検出部２ｆが接続された抵抗２０ｅ１（または抵抗２０ｅｎ）には、分圧された電圧がかかる。フォトカプラからなる検出部２ｆの絶縁電圧に応じてインピーダンス素子２ｅを構成する抵抗２０ｅ１、２０ｅ２、・・２０ｅｎの直列数を調整することが望ましい。
【００５５】
フォトカプラからなる検出部（絶縁回路）２ｆにおいては、１次側は発光ダイオード２０ｆで構成されており、インピーダンス素子２ｅの端部の抵抗２０ｅ１（または抵抗２０ｅｎ）に接続されている。
【００５６】
検出部２ｆとしてのフォトカプラの1次側に電圧がかかると、フォトカプラの1次側である発光ダイオード２０ｆが点灯し、フォトカプラの２次側であるフォトトランジスタ２１ｆが導通状態となる。
【００５７】
フォトカプラの２次側であるフォトトランジスタ２１ｆが導通状態になったことにより、制御部３は、電力変換主回路の負極の電位を基準にして出力端子４の電位が高電位状態にあることを検知する。
【００５８】
一方、電力変換主回路の負極の電位を基準にして出力端子４の電位が低くなり電位が零になった場合、インピーダンス素子２ｅの両端には電圧がかからないため、フォトカプラからなる検出部２ｆが接続された抵抗にも電圧がかからない。
【００５９】
検出部２ｆとしてのフォトカプラの1次側に電圧がかからないことから、フォトカプラの２次側である発光ダイオード２０ｆが消灯し、フォトカプラの２次側であるフォトトランジスタ２１ｆが非導通状態となる。
【００６０】
フォトカプラの２次側であるフォトトランジスタ２１ｆが非導通状態になったことにより、制御部３は、電力変換主回路の負極の電位を基準にして出力端子４の電位が零であることを検知する。
【００６１】
上述のように、この発明の実施の形態１では、インピーダンス素子２ｅを２以上直列接続した抵抗（２０ｅ１、２０ｅ２、・・２０ｅｎ）により電圧を分圧することで、出力電圧を検知できるだけでなく、検出部としてフォトカプラを用いることにより、絶縁回路として制御部を保護できる。なお、この発明の実施の形態１では、検出部２ｆはインピーダンス素子２ｅの分圧を検出する例を示したが、検出部２ｆの入力耐圧が高ければ分圧は不要である。検出部２ｆをインピーダンス素子２ｅの両端に接続し、検出部２ｆはインピーダンス素子２ｅの両端にかかる電圧を検出する構成とすればよい。この場合には、インピーダンス素子２ｅを２以上直列接続した抵抗で構成してもよいが１個の抵抗で構成することもできる。
【００６２】
さらに、従来技術のように出力端子と直流母線の低圧側との間にセンサーを設ける場合は、ゲート駆動回路の電源とは別にセンサーの電源が必要であるのに対し、上記構成では検出部の電源をゲート駆動回路の電源より得ることができ、さらに小型かつ簡素な電力変換装置を得ることができる。
【００６３】
上記においては、検出部２ｆがインピーダンス素子２ｅの電圧を検出する構成にて説明したが、検出部がインピーダンス素子に通流する電流を検出する構成としてもよい。図３を用いて説明する。
【００６４】
図３の構成では、検出部２ｆであるフォトカプラの1次側が、ゲート駆動回路２ａの接続端２６ａに一端を接続するインピーダンス素子２ｅの他端と、ゲート駆動回路２ｂの接続端２６ｂとの間に、直列で挿入されている。図３ではインピーダンス素子２ｅは１個の抵抗で構成されているが、２以上直列接続した抵抗で構成してもよい。その他の構成は図２と同様であり、その詳細な説明は省略する。
【００６５】
電力変換主回路の負極の電位を基準にして出力端子４の電位が高電位状態にある場合、インピーダンス素子２ｅの両端には高電圧がかかり、よって電流が通流する。フォトカプラの１次側に電流が通流するため、１次側の発光ダイオード２０ｆが点灯し、フォトカプラの２次側のフォトトランジスタ２１ｆが導通状態となり、制御部３は、出力端子４の電位が高電位状態にあることを検知する。
【００６６】
一方、電力変換主回路の負極の電位を基準にして出力端子４の電位が低くなり零になった場合、インピーダンス素子２ｅの両端には電圧がかからないため、よって電流が通流しない。フォトカプラの１次側に電流が通流しないため、１次側の発光ダイオード２０ｆが消灯し、フォトカプラ２次側のフォトトランジスタ２１ｆが非導通状態となり、制御部３は、出力端子４の電位が零であることを検知する。
【００６７】
このように、検出部がインピーダンス素子に通流する電流を検出する構成であっても、検出部２ｆがインピーダンス素子２ｅの電圧を検出する構成と同様の効果を得ることができる。
【００６８】
なお、検出部２ｆではフォトカプラを用いたが、フォトカプラ以外にもホール素子を用いてインピーダンス素子に流れる電流を検出する構成としてもよい。また、シャント抵抗を用いてインピーダンス素子に流れる電流を検出する構成としてもよい。いずれにおいても、フォトカプラを用いた場合と同様の効果を得ることができる。
【００６９】
図４は、この発明の実施の形態１による電力変換装置の配置図であり、スイッチング素子１ａからなるモジュール１００、スイッチング素子１ｂからなるモジュール１０１、ゲート駆動回路２ａ、ゲート駆動回路２ｂ、インピーダンス素子２ｅ、および周辺の部品の配置を示す。
【００７０】
図４に示すように、スイッチング素子１ａおよびスイッチング素子１ｂは、それぞれ１つの筐体に納められた、いわゆる１ｉｎ１モジュールとなっている。モジュールは１個のスイッチング半導体チップ、または２個以上のスイッチング半導体チップを内蔵している。スイッチング素子１ａからなるモジュール１００とスイッチング素子１ｂからなるモジュール１０１は、ブスバー１１０にとりつけられており、電力変換主回路１を構成している。なお、図４では、スイッチング素子を１個のモジュールにより構成したが、これに限るものではない。２個以上のモジュールを電気的に並列接続することによりスイッチング素子を構成してもよい。
【００７１】
ゲート駆動回路２ａおよびゲート駆動回路２ｂは、それぞれ１枚のゲート駆動回路基板２ａ、２Ｂに配設されている。モジュール１００およびモジュール１０１は、それぞれゲート駆動回路２ａ、ゲート駆動回路２ｂとゲート信号線２３ａ、２３ｂ、ソース信号線２４ａ、２４ｂで結ばれている。
【００７２】
つまり、スイッチング素子１ａからなるモジュール１００は、ゲート駆動回路２ａのゲート・ソース間電圧がそれぞれゲート信号線２３ａ、ソース信号線２４ａで接続され、伝達される。同様に、スイッチング素子１ｂからなるモジュール１０１は、ゲート駆動回路２ｂのゲート・ソース間電圧がそれぞれゲート信号線２３ｂ、ソース信号線２４ｂで接続され、伝達される。
【００７３】
従来より、スイッチング素子のスイッチング動作に伴って、スイッチング素子の周辺は電磁ノイズが大きいことが知られている。電磁ノイズにより、ゲート信号線、ソース信号線の伝達信号が変形し、スイッチング素子が誤動作する恐れがある。
【００７４】
これに対しては、ゲート信号線、ソース信号線を隣接して配置し、ゲート信号線とソース信号線が作るループを小さくすることが行われている。電磁ノイズの影響を抑え、ゲート駆動回路のゲート・ソース間電圧が変形することなくスイッチング素子のゲート・ソース間に伝達される。
【００７５】
図４の構成においても、ゲート信号線２３ａとソース信号線２４ａ、およびゲート信号線２３ｂとソース信号線２４ｂは、隣接して配置されている。図４の構成の特徴は、ソース信号線２４ａとソース信号線２４ｂも隣接して配置されていることである。すなわち、ソース信号線２４ａとソース信号線２４ｂとの距離は、ゲート信号線２３ａとソース信号線２４ａとの距離およびゲート信号線２３ｂとソース信号線２４ｂとの距離のいずれかと同じかそれ未満である。このように、ソース信号線２４ａとソース信号線２４ｂが作るループを小さくしていることである。
【００７６】
この構成により、電磁ノイズの影響を抑え、出力端子の電位が変形することなくインピーダンス素子に伝達される。制御部は出力端子の電位を精度よく検知できる。
【００７７】
図４の構成においては、インピーダンス素子２ｅは、ゲート駆動回路２ａとゲート駆動回路２ｂとの間の空間において配線して接続している。インピーダンス素子２ｅは、ゲート駆動回路２ａとゲート駆動回路２ｂとの空間絶縁距離を考慮して配置すればよい。
【００７８】
一般に、絶縁を確保するにあたっては、空間絶縁距離の方が沿面絶縁距離よりも短くて済む。図４の構成によれば、インピーダンス素子の配線長を短く抑えることができる。
【００７９】
図５は、この発明の実施の形態１による電力変換装置の他の配置例を示す図である。図５の構成では、スイッチング素子１ａとスイッチング素子１ｂが1枚のゲート駆動回路基板２で構成されている。インピーダンス素子２ｅは、ゲート駆動回路基板２の上に設置されており、回路パターンにより結線されている。
【００８０】
この構成であれば、ゲート駆動回路基板の製造段階でインピーダンス素子の取り付け作業を完了することができる。インピーダンス素子の取り付け工程を別に設ける必要がないため、低コスト化を図ることができる。さらに、この構成においても、デッドタイムを補償することができる。
【００８１】
実施の形態２．
実施の形態１では、検出部２ｆにフォトカプラを用いて絶縁回路と兼用したが、実施の形態２では、絶縁回路と検出部は別とし、検出部としてコンパレータを用いた場合について説明する。
【００８２】
図６は、この発明の実施の形態２による電力変換装置を示す構成図であり、電力変換主回路１、ゲート駆動回路基板２、制御部３、および周辺部品の構成を図示している。なお、図６では矢印付きの線を信号線、矢印無しの線を電気的配線として図示している。
【００８３】
図６に示すように、ゲート駆動回路２ａとゲート駆動回路２ｂとの間にインピーダンス素子２ｅが設けられている。インピーダンス素子２ｅは、正極側の一端２ｅ３がゲート駆動回路２ａの接続端２６ａと接続されており、負極側の他端２ｅ１がゲート駆動回路２ｂの接続端２６ｂと接続されている。インピーダンス素子２ｅには、電圧を検出する検出部２ｆとしてコンパレータが接続されている。コンパレータからなる検出部２ｆにより検出した出力電圧信号を、絶縁回路２ｉを介して制御部３のデッドタイム補正回路３ａに出力し、また、反転論理部２ｋにより反転した反転出力電圧信号も、絶縁回路２ｊを介してデッドタイム補正回路３ａに出力するように構成されている。
【００８４】
図７は、この発明の実施の形態２による電力変換装置の回路図であり、スイッチング素子１ａ、スイッチング素子１ｂ、ゲート駆動回路２ａ、ゲート駆動回路２ｂ、インピーダンス素子２ｅ、および周辺の部品の回路を示す。
【００８５】
図７に示すように、ゲート駆動回路２ａおよびゲート駆動回路２ｂには、それぞれオン用コンデンサ２２ａ、２２ｂとオフ用コンデンサ２７ａ、２７ｂがあり、オン用コンデンサ２２ａ、２２ｂの負極とオフ用コンデンサ２７ａ、２７ｂの正極が直列接続されている。オン用コンデンサ２２ａ、２２ｂとオフ用コンデンサ２７ａ、２７ｂの接続点は、それぞれソース信号線２４ａ、２４ｂを介して、スイッチング素子１ａおよびスイッチング素子１ｂの各制御用ソース端子１３ａ、１３ｂに接続されている。
【００８６】
その他の構成については図１および図２と同様であり、その説明を省略する。結局、ゲート駆動回路２ａの接続端２６ａの電位はオン用コンデンサ２２ａの負極の電位に一致し、さらには電力変換主回路１の出力の電位に一致する。ゲート駆動回路２ｂの接続端２６ｂの電位はオン用コンデンサ２２ｂの負極の電位に一致し、さらには電力変換主回路１の負極の電位に一致する。
【００８７】
次に、電力変換主回路の出力端子４から出力される電圧の検出方法の詳細について、図７を用いて説明する。図７に示すように、制御部３からのオン指令信号は、制御信号絶縁部である絶縁回路２ｇ、２ｈを介してゲート駆動回路２ａおよびゲート駆動回路２ｂに伝わる。絶縁回路２ｇ、２ｈは、フォトカプラ部品により構成される。
【００８８】
制御部３からのオン指令信号が、絶縁回路２ｇ、２ｈに入力されるとフォトカプラの１次側の発光ダイオード２０ｇ、２０ｈがそれぞれ点灯する。すると、フォトカプラの２次側のフォトトランジスタ２１ｇ、２１ｈがそれぞれ導通状態になる。
【００８９】
ゲート駆動回路２ａおよびゲート駆動回路２ｂの各部の電位が変化し、結局、ゲート駆動回路２ａおよびゲート駆動回路２ｂのオン用トランジスタ２０ａ１、２０ｂ１は導通状態に、オフ用トランジスタ２０ａ２、２０ｂ２は非導通状態になる。
【００９０】
オン用コンデンサ２２ａ、２２ｂに蓄えられた電荷は、それぞれオン用コンデンサ２２ａ、２２ｂの各正極から、それぞれオン用トランジスタ２０ａ１、２０ｂ１、ゲート信号線２３ａ、２３ｂ、スイッチング素子１ａ、１ｂの制御用ゲート端子１２ａ、１２ｂ、制御用ソース端子１３ａ、１３ｂ、ソース信号線２４ａ、２４ｂ、オン用コンデンサ２２ａ、２２ｂの各負極への経路を通り、スイッチング素子１ａおよびスイッチング素子１ｂに供給される。
【００９１】
スイッチング素子１ａおよびスイッチング素子１ｂの制御用ゲート端子１２ａ、１２ｂと制御用ソース端子１３ａ、１３ｂには正の電圧がかかり、スイッチング素子１ａおよびスイッチング素子１ｂは導通状態になる。
【００９２】
一方、制御部３からのオフ指令信号が絶縁回路２ｇ、２ｈに入力されると、フォトカプラの１次側の発光ダイオード２０ｇ、２０ｈがそれぞれ消灯する。すると、フォトカプラの２次側のフォトトランジスタ２１ｇ、２１ｈがそれぞれ非導通状態になる。
【００９３】
ゲート駆動回路２ａおよびゲート駆動回路２ｂの各部の電位が変化し、結局、ゲート駆動回路２ａおよびゲート駆動回路２ｂのオン用トランジスタ２０ａ１、２０ｂ１が非導通状態に、オフ用トランジスタ２０ａ２、２０ｂ２は導通状態になる。
【００９４】
オフ用コンデンサ２７ａ、２７ｂに蓄えられた電荷が、オフ用コンデンサ２７ａ、２７ｂの各正極から、ソース信号線２４ａ、２４ｂ、スイッチング素子１ａ、１ｂの制御用ソース端子１３ａ、１３ｂ、スイッチング素子１ａ、１ｂの制御用ゲート端子１２ａ、１２ｂ、ゲート信号線２３ａ、２３ｂ、オフ用トランジスタ２０ａ２、２０ｂ２、オフ用コンデンサ２７ａ、２７ｂの各負極への経路を通り、スイッチング素子１ａおよびスイッチング素子１ｂにそれぞれ供給される。
【００９５】
スイッチング素子１ａおよびスイッチング素子１ｂの制御用ゲート端子１２ａ、１２ｂと制御用ソース端子１３ａ、１３ｂには、それぞれ負の電圧がかかり、スイッチング素子１ａおよびスイッチング素子１ｂは非導通状態となる。
【００９６】
このように、ゲート駆動回路２ａおよびゲート駆動回路２ｂの構成から明らかなように、スイッチング素子１ａおよびスイッチング素子１ｂの各ソース電位とゲート駆動回路２ａおよびゲート駆動回路２ｂのオン用コンデンサ２２ａ、２２ｂの負極の電位はそれぞれ一致する。
【００９７】
ここで、正極側のスイッチング素子１ａのソース電位は、電力変換主回路１の出力電位に一致する。よって、ゲート駆動回路２ａのオン用コンデンサ２２ａの負極の電位は、電力変換主回路１の出力の電位に一致する。負極側のスイッチング素子１ｂのソース電位は、電力変換主回路１の負極電位に一致する。よって、ゲート駆動回路２ｂのオン用コンデンサ２２ｂの負極の電位は、電力変換主回路１の負極電位に一致する。
【００９８】
また、ゲート駆動回路２ａのオン用コンデンサの負極の電位は、ゲート駆動回路２ａの接続端２６ａでの電位に一致する。ゲート駆動回路２ｂのオン用コンデンサ２２ｂの負極の電位は、ゲート駆動回路２ｂの接続端２６ｂでの電位と一致する。
【００９９】
ゲート駆動回路２ａとゲート駆動回路２ｂとの間にインピーダンス素子２ｅが設けられている。インピーダンス素子２ｅは、正極側の一端２ｅ３がゲート駆動回路２ａの接続端２６ａと接続されており、負極側の他端２ｅ１がゲート駆動回路２ｂの接続端２６ｂと接続されている。検出部２ｆは、インピーダンス素子２ｅでの電圧を検出することで、電力変換主回路１の出力端子４から出力される電圧を検出することができる。
【０１００】
実施の形態２においては、図７に示すように、検出部２ｆはコンパレータにより構成される。インピーダンス素子２ｅは、２以上直列接続した抵抗（２０ｅ１、２０ｅ２、・・２０ｅｎ）により構成される。検出部２ｆの入力電圧仕様に応じてインピーダンス素子２ｅを構成する抵抗２０ｅ１、２０ｅ２、・・２０ｅｎの直列数を調整することが望ましい。なお、図７では、検出部２ｆはインピーダンス素子２ｅの分圧を検出する例を示すが、検出部２ｆの入力耐圧が高ければ分圧は不要である。検出部２ｆをインピーダンス素子２ｅの両端に接続し、検出部２ｆはインピーダンス素子２ｅの両端にかかる電圧を検出する構成とすればよい。この場合には、インピーダンス素子２ｅを２以上直列接続した抵抗で構成してもよいが１個の抵抗で構成することもできる。
【０１０１】
制御部３の電位がゲート駆動回路２ａよりもゲート駆動回路２ｂの電位に近い場合、ゲート駆動回路２ｂの接続端２６ｂに２以上直列接続したインピーダンス素子２ｅの一端、つまり、抵抗２０ｅ１の一端が接続され、抵抗２０ｅ１の他端に、検出部２ｆであるコンパレータの一方の入力端２ｆ１に接続される。
【０１０２】
本実施例では検出部２ｆであるコンパレータの電源はゲート駆動回路２ｂの電源より得ている。オン用コンデンサ２２ｂ、オフ用コンデンサ２７ｂを用いることにより両極電源を得ることができる。従来技術のように出力端子と直流母線の低圧側との間にセンサーを設ける場合は、ゲート駆動回路の電源とは別にセンサーの電源が必要であるのに対し、上記構成では検出部の電源をゲート駆動回路の電源より得ることができ、さらに小型かつ簡素な電力変換装置を得ることができる。
【０１０３】
検出部２ｆであるコンパレータの他方の入力端２ｆ２には、ドライバ電源を抵抗分圧して得られる基準電圧が入力される。出力端子４の電位が高電位状態にある場合、インピーダンス素子２ｅの両端には高電圧がかかり、コンパレータが接続されている抵抗２０ｅ１にも分圧された電圧がかかる。コンパレータの他端の基準電圧を越えるのでコンパレータの出力はｈｉｇｈ状態となる。一方、出力端子４の電位が低くなり電位差が零になった場合、インピーダンス素子２ｅの両端には電圧がかからないため、コンパレータが接続された抵抗にも電圧がかからない。コンパレータの他端の基準電圧を越えないのでコンパレータの出力はｌｏｗ状態となる。
【０１０４】
一般に、コンパレータの入力端子は入力インピーダンスが高く、感度が高い。本実施の形態のように検出部２ｆとしてコンパレータを用いれば、インピーダンス素子２ｅを構成する抵抗の抵抗値を大きくしても検出部２ｆはインピーダンス素子２ｅの電圧を感度良く検出することができる。インピーダンス素子２ｅの通流電流を少なくすることができ、インピーダンス素子２ｅの発熱を抑えることができる。
【０１０５】
さらに、本実施の形態であれば、電力変換装置の動作時についてコンパレータの入力端子の入力電圧範囲をコンパレータの両極電源電圧値よりも内側に収めることができる。コンパレータの入力端子の入力電圧がコンパレータの両極電源電圧値に一致すると、コンパレータの内部回路が飽和し、コンパレータ動作が遅くなることがある。コンパレータの入力端子の入力電圧がコンパレータの両極電源電圧よりも外側にあると、コンパレータの内部回路の絶縁が劣化し、コンパレータが破壊することがある。本実施の形態であれば、コンパレータ動作が遅くなることはなく、コンパレータが破壊することはない。
【０１０６】
なお、この実施の形態２では、インピーダンス素子２ｅを２以上直列接続した抵抗または１個の抵抗により構成することができるとして説明したが、特に限定するものではない。インピーダンス素子２ｅを２以上直列接続したコンデンサまたは１個のコンデンサにより構成した場合でも、同様の効果を得られる。さらに、インピーダンス素子２ｅを２以上直列接続したダイオードまたは１個のダイオードにより構成した場合でも、同様の効果を得られる。
【０１０７】
また、この実施の形態２では、検出部２ｆがインピーダンス素子２ｅの電圧を検出する構成にて説明したが、特に限定するものではない。検出部２ｆがインピーダンス素子に通流する電流を検出する構成とした場合においても、同様の効果を得られる。
【０１０８】
なお、検出部２ｆであるコンパレータの他方の入力端２ｆ２に入力される基準電圧の電圧値は、直流母線の電位に応じて適切に調整しておく必要がある。通常、電力変換装置に電力を供給する直流母線の電位は安定しており、前記基準電圧の電圧値の調整は一度行えば良い。本実施の形態では、ドライバ電源を抵抗分圧して調整することにより基準電圧を得ている。しかしながら、特殊な用途の電力変換装置においては、直流母線の通常時の電位が大きく変動することがある。この場合には検出部２ｆの閾値を生成する前記基準電圧の電圧値は、直流母線の電位によって可変となるように構成することが望ましい。
【０１０９】
上記の変形例として、図８に示すように、直流母線５ａとゲート駆動回路２ｂ中のオフ用コンデンサ２７ｂの負極側の接続端とを抵抗２３ｂ７と２３ｂ８で電気的に接続し、その分圧電位を利用する電力変換装置がある。この分圧電位を前記基準電圧の電圧値として用いる。これにより、直流母線５ａの通常時の電位が変動しても、それに応じて閾値電圧が変動するため検出部２ｆの誤検知、誤動作を防止できる。さらに、本構成であれば、落雷などで母線電圧が異常に変動して瞬時低下又は瞬時上昇した場合であっても、検出部２ｆの誤検知、誤動作を防止できる。
【０１１０】
本実施の形態では図８に示すように、ゲート駆動回路２ａの中には、正極側のスイッチング素子１ａのドレイン端子（ＩＧＢＴであればコレクタ端子）と同電位の配線は存在しないが、ゲート駆動回路の構成によっては存在する場合がある。上記図８の変形例として述べる。この場合、ゲート駆動回路２ａ上にある正極側のスイッチング素子１ａのドレイン端子（ＩＧＢＴであればコレクタ端子）と同電位の配線の電位は直流母線５aとも同電位である。したがって、上記ゲート駆動回路２ａ上にある同電位の配線とゲート駆動回路２ｂ中のオフ用コンデンサ２７ｂの負極側の接続端とを抵抗２３ｂ７と２３ｂ８で電気的に接続することで、図８と同様の効果を得ることができる。さらなる効果として、直流母線５aからの電気的な接続線を配線する必要が無く、装置の構成が容易になる。
【０１１１】
次に、デッドタイム補正方法について説明する。
一般に、デッドタイムは、スイッチング素子や、そのゲート駆動回路の遅延時間等を考慮して、電力変換主回路の出力端子でのデッドタイムは、下記の式（１）を満たすようスイッチング信号を出力する制御部のデッドタイム付加回路により、予め設定される。
【０１１２】
Ｔdead+ ＝ Ｔdead ＋ Ｔd-on − Ｔd-off ＞ ０  ・・・（１）
【０１１３】
ここで、
Ｔdead   ：制御部にて生成されるデッドタイム
Ｔdead+  ：電力変換主回路１の出力端子４でのデッドタイム
Ｔd-on   ：オン遅延時間
Ｔd-off  ：オフ遅延時間
（Ｔd-on、Ｔd-offには、信号の上昇時間Ｔr や下降時間Ｔf を含む）
【０１１４】
また、制御部から出力されたスイッチング信号は、高電圧部から低電圧部へのノイズを防止する目的や、絶縁破壊に対する安全性を確保するために、絶縁回路であるフォトカプラを介してゲート駆動回路に供給される。
【０１１５】
フォトカプラは、入力電流により発光ダイオードが発光し、この光をフォトトランジスタで出力電流に変換している。しかしフォトトランジスタのベースキャリアのライフタイムの影響と、コレクタからベースへ負帰還がかかるミラー積分効果により、フォトトランジスタがオフからオンに変化するために要するオン遅延時間よりも、オンからオフに変化するために要するオフ遅延時間の方が大幅に長くなる。
【０１１６】
このことは、ルネサスエレクトロニクス株式会社のホームページに「汎用フォトカプラの応答速度」（ＵＲＬ：http://japan.renesas.com/products/opto/technology/speed/index.jsp）として記載されているとおりである。
【０１１７】
従って、フォトトランジスタ分の遅延時間が Ｔd-on − Ｔd-off ＜ ０ であるため、式（１）において、Ｔdead+として正の値を確保するためには、デッドタイムＴdeadとして大きな値を設ける必要があった。
【０１１８】
さらに、上述のような遅れ要素は負荷電流や温度条件などさまざまな要因により一定の遅れ要素ではなく、実際に補正すべきデッドタイムであるＴdead+は上述のような変動要因により一定値ではないことが知られている。
【０１１９】
従来技術のような出力端子の電位を検出してデッドタイム補正に用いる方法では、上述のような遅れ要素があっても、出力端子の電位を直接検出することで電力変換主回路の出力端子でのデッドタイムＴdead+を正確に知ることができるので、精度よくデッドタイム補正を実施することができる。
【０１２０】
しかしながら、従来技術では示されていないが、実際に従来技術を実施する場合には、センサーの信号とカウンタの間にはフォトカプラのような絶縁回路が必要となる。この理由は上述と同様の理由である。
【０１２１】
特別な例として、電力変換主回路の低圧側に接続された直流母線の低圧側の電位と制御器のグランド（接地電位）が同電位であり、ノイズ等の問題がない場合には、センサーの信号とカウンタ間の絶縁回路は省略しても問題ない場合もあるが、ほとんどの場合は、絶縁回路を介して信号を授受するのが一般的である。
【０１２２】
したがって、従来技術ではフォトカプラのような絶縁回路の遅れ要素により、カウンタが検出したデッドタイムは絶縁回路のＯＮ遅延時間−ＯＦＦ遅延時間だけ誤差を持つことになる。
【０１２３】
この発明の実施の形態２による電力変換装置では、検出部２ｆにより検出された出力電圧信号は、絶縁回路２ｉを介して制御部３に出力し、また、反転論理部２ｋにより反転した反転出力電圧信号も、絶縁回路２ｊを介して制御部３に出力するように構成している。
【０１２４】
図９に、絶縁回路２ｉ、２ｊのタイムチャートを示す。通常の絶縁回路２ｉの検出パルス時間Ｔout+は、式（２）で求まり、反転論理部２ｋを介した絶縁回路２ｊの検出パルス時間Ｔout++は、式（３）で求まる。したがって、出力端子４の電位検出パルス時間Ｔoutは、式（４）で正確に求めることができる。
【０１２５】
Ｔout+ ＝ Ｔout − Ｔon ＋ Ｔoff  ・・・（２）
Ｔout++ ＝ Ｔout − Ｔoff ＋ Ｔon  ・・・（３）
Ｔout ＝ ( Ｔout+＋ Ｔout++ ) / ２  ・・・（４）
【０１２６】
ここで、
Ｔout   ：出力端子４の電位検出パルス時間
Ｔout+   ：通常の絶縁回路２ｉの検出パルス時間
Ｔout++   ：反転論理部２ｋを介する絶縁回路２ｊの検出パルス時間
Ｔon   ：絶縁回路のオン遅延時間
Ｔoff   ：絶縁回路のオフ遅延時間
【０１２７】
したがって、式（４）で求めた出力端子４の電位検出パルス時間を用いてデッドタイム補正を実施することで、従来技術に比べてデッドタイム補正の精度を向上することができる。ここで、２個のフォトカプラである絶縁回路２ｉ、２ｊは近接して配置することが望ましい。電気的条件、温度条件が揃うことからフォトカプラの遅れ時間が揃う効果が得られる。
【０１２８】
なお、絶縁回路２ｉ、２ｊの遅れが十分無視できる時間であれば、反転論理部は省略してもよい。一般に、高性能な絶縁回路ほど上記信号伝達遅れ時間が短くなるが、高価になる。反転論理部を用いることで、安価な絶縁回路であっても高精度に出力端子の電位検出パルス時間Ｔoutを検出でき、コスト低減にも繋がる。
【０１２９】
図１０に、デッドタイム補正回路３ａのブロック図を示す。デッドタイム補正回路３ａでは、式（４）に基づき出力端子４の電位検出パルス時間Ｔoutをカウントし、補正信号のカウント値Ｔvref+との差分から誤差電圧である電力変換主回路１の出力端子４でのデッドタイムＴdead+をＴvref+-Ｔoutから算出する。このＴdead+を次回の補正量Ｔcompとする。
【０１３０】
補正量Ｔcompが正値であれば、｜Ｔcomp｜のオフディレイ、補正量Ｔcompが負値であれば、｜Ｔcomp｜のオンディレイとなるように、ＰＷＭ信号を補正する。なお、図示していないが、カウンタは入力信号の立ち上がりでカウントクリアするように構成し、補正量Ｔcompはキャリアピークでラッチするようにしている。
【０１３１】
図１１に、負荷電流が正の場合のデッドタイム補正の動作を示すタイムチャートを示す。また、図１２に負荷電流が負の場合のデッドタイム補正の動作を示すタイムチャートを示す。
【０１３２】
図１１および図１２に示すように、補正量Ｔcompが正値であれば、｜Ｔcomp｜のオフディレイ（図１１）、補正量Ｔcompが負値であれば、｜Ｔcomp｜のオンディレイ（図１２）となるように、ＰＷＭ信号を補正することで、出力電流の正負によらず出力端子電圧の遅れを同一にでき、１パルス前の補正量Ｔcompではあるが、ＰＷＭ信号のパルス時間Ｔverfと出力端子電圧のパルス時間Ｔoutをほぼ同じに制御できる。
【０１３３】
なお、図１０および図１２において、デッドタイムＴdead+のうち、ＢおよびＣの部分は、主回路の電流により変化する部分である。
【０１３４】
以上のように、この発明の実施の形態２における電力変換装置では、検出部２ｆにより検出された出力電圧信号を、絶縁回路２ｉを介して制御部３に出力し、また、反転論理部２ｋにより反転した反転出力電圧信号も、絶縁回路２ｊを介して制御部３に出力するように構成したので、フォトカプラのような絶縁回路の遅れ要素に起因する誤差を補正することができ、デッドタイム補正の精度を向上することができる。
【０１３５】
さらに、上述のとおり、スイッチング素子やダイオード素子にワイドバンドギャップ半導体を用いることで、小型、低コストも実現できる。
【０１３６】
なお、上述の実施の形態１でも述べたように、電力変換主回路１のスイッチング素子およびダイオード素子としてはどのような素子を用いてもよいが、例えば、ワイドバンドギャップ半導体を用いることができる。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンド等により形成されたものがある。
【０１３７】
このようなワイドバンドギャップ半導体によって形成されたスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子やダイオード素子の小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。
【０１３８】
また、ワイドバンドギャップ半導体は、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。さらに、電力損失が低いため、スイッチング素子やダイオード素子の高効率化が可能であり、延いては半導体モジュールの高効率化が可能になる。
【０１３９】
実施の形態３
実施の形態１および実施の形態２では、２レベルの電力変換回路の場合について示したが、実施の形態３では、３レベルの電力変換回路を用いた場合について説明する。
【０１４０】
図１３は、この発明の実施の形態３による電力変換装置の構成図であり、電力変換主回路１、ゲート駆動回路基板２、制御部３、および周辺部品の構成を図示している。電力変換主回路１は、３レベルの電力変換回路として構成されている。電力変換主回路１の正極には高電位を供給する直流母線５ａが接続されている。電力変換主回路１の負極には零電位を供給する直流母線５ｂが接続されている。さらに、電力変換主回路１の中間電位端子５ｇには中間電位を供給する直流母線が接続されている。内蔵するスイッチング素子のオン、オフを切り替えることにより、電力変換主回路１は出力端子４より３レベルの電位（高電位、中間電位、零電位）を出力する。
【０１４１】
この実施の形態１における電力変換主回路１は、４つのスイッチング素子１ｃ、１ｄ、１ｅ、１ｆと、２つの中性点クランプダイオード１ｇ、１ｈと、から構成される。４つのスイッチング素子１ｃ、１ｄ、１ｅ、１ｆは、それぞれトランジスタ素子１０ｃ、１０ｄ、１０ｅ、１０ｆとダイオード１１ｃ、１１ｄ、１１ｅ、１１ｆとが逆並列に接続されて構成されている。
【０１４２】
電力変換主回路１では、正極側の第１のスイッチング部として、スイッチング素子１ｃとスイッチング素子１ｄが直列に接続され、負極側の第２のスイッチング部として、スイッチング素子１ｅとスイッチング素子１ｆが直列に接続される。この第１のスイッチング部と第２のスイッチング部は、正極側の下位電位側のスイッチング素子１ｄと負極側の上位電位側のスイッチング素子１ｅとで直列に接続される。
【０１４３】
正極側の上位電位側に位置するスイッチング素子１ｃと下位電位側に位置するスイッチング素子１ｄとの接続点５ｄに上位電位側の中性点クランプダイオード１ｇのカソードが接続される。
【０１４４】
中性点クランプダイオード１ｇのアノードは、下位電位側の中性点クランプダイオード１ｈのカソードに接続されると共に、直列接続された２つの中性点クランプダイオード１ｇ、１ｈの接続点は、中間電位端子５ｇに電気的に接続される。
【０１４５】
一方、負極側の上位電位側に位置するスイッチング素子１ｅと下位電位側に位置するスイッチング素子１ｆとの接続点５ｅに下位電位側の中性点クランプダイオード１ｈのアノードが接続される。
【０１４６】
中性点クランプダイオード１ｈのカソードは、上述の通り、中間電位端子５ｇに電気的に接続される。スイッチング素子１ｄとスイッチング素子１ｅの接続点５ｆは、出力端子４として引き出され負荷（図示しない）に接続される。
【０１４７】
ゲート駆動回路基板２には、４つのゲート駆動回路２ｌ、２ｍ、２ｎ、２ｏが設けられる。ゲート駆動回路２ｌとゲート駆動回路２ｍは、第１のゲート駆動部として、それぞれスイッチング素子１ｃとスイッチング素子１ｄに接続される。
【０１４８】
同様に、ゲート駆動回路２ｎとゲート駆動回路２ｏは、第２のゲート駆動部として、それぞれスイッチング素子１ｅとスイッチング素子１ｆに接続される。ゲート駆動回路２ｌ、２ｍ、２ｎ、２ｏは、それぞれをスイッチング素子１ｃ、１ｄ、１ｅ、１ｆを駆動する。
【０１４９】
この発明の実施の形態３による電力変換装置では、図１３に示すように、インピーダンス素子２Ｐの一端２ｐ３は、正極側の下位電位側に位置するスイッチング素子１ｄを駆動するゲート駆動回路２ｍの接続端２６ｍに接続されている。インピーダンス素子２Ｐの他端２ｐ１は、負極側の下位電位側に位置するスイッチング素子１ｆを駆動するゲート駆動回路２ｏの接続端２６ｏに接続されている。
【０１５０】
本発明の実施の形態ではコンパレータからなる検出部を２個用いる。コンパレータからなる検出部２ｑの一端を、インピーダンス素子２ｐの中間部の接続点２ｐ２に接続する。コンパレータからなる検出部２ｑの他端は、直流電圧源２ｑｑを介してインピーダンス素子２ｐの一端２ｐ１に接続する。コンパレータからなる検出部２ｒの一端を、インピーダンス素子２ｐの中間部の接続点２ｐ２に接続する。コンパレータからなる検出部２ｑの他端は、直流電圧源２ｒｒを介してインピーダンス素子２ｐの一端２ｐ１に接続する。
【０１５１】
電力変換主回路１の出力端子４の電位は高電位、中間電位、零電位のいずれかにあるが、出力端子４の電位によってインピーダンス素子２ｅの電圧が変化する。検出部２ｑは、出力端子４の電位が零電位にあるのか中間電位以上（中間電位または高電位）にあるのかを検出し、検出結果を下位側出力電圧信号として送出する。検出部２ｒは、出力端子４の電位が高電位にあるのか中間電位以下（中間電位または零電位）にあるのかを検出し、検出結果を上位側出力電圧信号として送出する。このように、インピーダンス素子２ｅの電圧を、検出部２ｑ、２ｒにより検出することにより、電力変換主回路１の出力端子４の電位が高電位、中間電位、零電位のいずれにあるのかを検出することができる。
【０１５２】
直流電圧源２ｑｑ、２ｒｒの電圧値は直流母線の電位に応じてそれぞれ適切に調整しておく。直流電圧源２ｑｑ、２ｒｒはゲート駆動回路２ｏの電源を用いれば簡単に構成することができる。ゲート駆動回路２ｏの電源電圧を抵抗分圧すれば所望の電圧値を持つ直流電圧源を得ることができる。あるいは、レギュレータＩＣを用いることにより、ゲート駆動回路２ｏの電源電圧より所望の電圧値を持つ直流電圧源を得てもよい。
【０１５３】
各ゲート駆動回路２ｌ、２ｍ、２ｎ、２ｏは、それぞれスイッチング素子１ｃ、１ｄ、１ｅ、１ｆのゲート−ソース間（トランジスタ素子がＩＧＢＴの場合はゲート−エミッタ間）に電圧印加できるように電気的に接続し、絶縁回路２ｘ、２ｙ、２ａｄ、２ａｅを介して入力された各駆動信号に基づき、各スイッチング素子１ｃ、１ｄ、１ｅ、１ｆにゲート電圧を印加する。
【０１５４】
検出部２ｑ、２ｒにより検出された出力電圧信号は、絶縁回路２ａａ、２ａｃを介して制御部３に出力し、また、反転論理部２ｔ、２ｕにより反転した反転出力電圧信号も、絶縁回路２ｚ、２ａｂを介して制御部３に出力するように構成する。なお、図１３も、図１、図６と同様に、矢印付きの線を信号線、矢印無しの線を電気的配線として図示している。
【０１５５】
制御器３は、第１の補正回路であるデッドタイム補正回路３ｅ、第１の付加回路であるデッドタイム付加回路３ｆ、第２の付加回路であるデッドタイム付加回路３ｇ、第２の補正回路であるデッドタイム補正回路３ｉ、第３の付加回路であるデッドタイム付加回路３ｊ、および第４の付加回路であるデッドタイム付加回路３ｋにより構成される。
【０１５６】
デッドタイム補正回路３ｅは、電力変換主回路１の正極側の出力電圧指令値である上位ＰＷＭ信号を受けて、ゲート駆動回路基板２から入力される上位側出力電圧信号とその反転出力電圧信号に基づきデッドタイム補正を行う。
【０１５７】
デッドタイム付加回路３ｆは、デッドタイム補正回路３ｅからのスイッチング素子１ｃの駆動信号に対してデッドタイムを付加してゲート駆動回路２ｌに駆動信号を出力する。デッドタイム付加回路３ｇは、デッドタイム補正回路３ｅからの信号を反転論理部３ｈにより反転した第５のスイッチング素子１ｅの駆動信号に対してデッドタイムを付加してゲート駆動回路２ｎに駆動信号を出力する。
【０１５８】
デッドタイム補正回路３ｉは、電力変換主回路１の負極側の出力電圧指令値である下位ＰＷＭ信号を受けて、ゲート駆動回路基板２から入力された下位側出力電圧信号とその反転出力電圧信号に基づきデッドタイム補正を行う。
【０１５９】
デッドタイム付加回路３ｊは、デッドタイム補正回路３ｉからのスイッチング素子１ｄの駆動信号に対してデッドタイムを付加してゲート駆動回路２ｍに駆動信号を出力する。デッドタイム付加回路３ｋは、デッドタイム補正回路３ｉからの信号を反転論理部３ｌにより反転したスイッチング素子１ｆの駆動信号に対してデッドタイムを付加してゲート駆動回路２ｏに駆動信号を出力する。
【０１６０】
このように、実施の形態３による電力変換装置では、出力端子４から出力される電位状態は３レベル（高電位、中間電位、零電位）のいずれかであるが、出力電位を検出できるように２つの検出部２ｑ、２ｒを設け、これに対応するように制御部３に、デッドタイム補正回路３ｅ、３ｉと、デッドタイム付加回路３ｆ、３ｇ、３ｊ、３ｋを設けた以外は、実施の形態２と同様の構成であるため、ここでは詳細な説明は省略する。
【０１６１】
この構成によれば、３レベルの電圧を出力する場合であっても、基本的に、出力端子４から出力される電圧の検出方法の原理は、実施の形態１と同じであり、実施の形態１および実施の形態２と同様の効果が得られるだけでなく、上位および下位それぞれのＰＷＭ信号に対して２レベルの電力変換回路と同様のデッドタイム補正回路を用いることで、３レベルの電力変換回路においてもデッドタイム補正をすることができる。
【０１６２】
実施の形態３では、ゲート駆動回路２ｌ、２ｍ、２ｎ、２ｏ、絶縁回路２ｘ、２ｙ、２ａｄ、２ａｅといった部品を同一基板であるゲート駆動回路基板２の上に構成している。本発明に特有の部品である、インピーダンス素子２ｐ、検出部２ｒ、２ｑ、絶縁回路２ｚ、２ａａ、２ａｂ、２ａｃといった部品もゲート駆動回路基板２の上に構成している。このように構成することで、ゲート駆動回路基板の製造時に本発明に特有の部品をゲート駆動回路部品と合わせて実装することができる。本発明の効果を得られる電力変換装置を製造工程が増加することなく製造することができる。
【０１６３】
なお、本実施の形態では、直流電圧源２ｑｑ、２ｒｒの電圧値は直流母線の電位に応じてそれぞれ適切に調整しておくことを述べた。通常、電力変換装置に電力を供給する直流母線の電位は安定しており、直流電圧源２ｑｑ、２ｒｒの電圧値の調整は一度行えば良い。しかしながら、特殊な用途の電力変換装置においては、直流母線の通常時の電位が大きく変動することがある。この場合には検出部２ｑ、２ｒの閾値をそれぞれ生成する直流電圧源２ｑｑ、２ｒｒの電圧値は、直流母線の電位によって可変となるように構成することが望ましい。
【０１６４】
上記の変形例として、図１４に示すように、直流母線５ａとゲート駆動回路２ｏの接続端２６ｏとをインピーダンス素子２ａｆで電気的に接続し、その分圧電位を利用する電力変換装置がある。２個の分圧電位があり、それぞれ直流電圧源２ｑｑ、２ｒｒとして用いる。これにより、直流母線５ａの通常時の電位が変動しても、それに応じて閾値電圧が変動するため検出部２ｑ、２ｒの誤検知、誤動作を防止できる。さらに、本構成であれば、落雷などで母線電圧が異常に変動して瞬時低下した場合であっても、検出部２ｑ、２ｒの誤検知、誤動作を防止できる。
【０１６５】
図１５では、別の変形例を示す。この電力変換装置は、実施の形態２で説明したゲート駆動回路基板２と同じものを２枚用いて、上位電位側のゲート駆動回路基板２Ｃはスイッチング素子１ｃとスイッチング素子１ｅを駆動するように配線し、下位電位側のゲート駆動回路基板２Ｄはスイッチング素子１ｄとスイッチング素子１ｆを駆動するように配線している。
【０１６６】
図１５のように構成することで、２レベルの電力変換回路用のゲート駆動回路基板を流用することができることから、設計コストや部品調達コストを低減できる。
【０１６７】
以上のように、この発明の実施の形態３における電力変換装置では、実施の形態１および実施の形態２の２レベルの電力変換装置の構成を基本として、３レベルの電力変換主回路に対応するように、出力端子４から出力される各電位差を検出できるように２つの検出部２ｑ、２ｒを設け、制御部３にデッドタイム補正回路３ｅ、３ｉおよびデッドタイム付加回路３ｆ、３ｇ、３ｊ、３ｋを設けることで、３レベルの電圧を出力する場合であっても、実施の形態１および実施の形態２の２レベルの場合と同様の効果を得られる。すなわち、電力変換主回路の出力電圧を検出し、デッドタイム補償する電力変換装置であって、製造が容易で、かつ誤動作しない電力変換装置を得ることができる。また、製造が容易で、かつ誤動作しない電力変換主回路の出力電圧検出方法を得ることができる。
【０１６８】
また、３レベルの電力変換主回路に対しても従来技術に比べてフォトカプラのような絶縁素子の遅れ要素に起因する誤差を補正することができ、デッドタイム補正の精度を向上することができる。
【０１６９】
さらに上述の通り、検出部２ｒ、２ｑの閾値をそれぞれ生成する直流電圧源２ｒｒ、２ｑｑを、直流母線５ａの電位によって閾値が可変となるように構成することで、直流母線の電位が変動しても検出部２ｒ、２ｑの誤検知、誤動作を防止できる。
【０１７０】
実施の形態４．
実施の形態１では、スイッチング素子１ａ、１ｂからなるモジュール１００、１０１とゲート駆動回路２ａ、２ｂとが分離して配置されており、配線にて接続されている場合を示した。実施の形態４においては、一体として配置されている場合について示す。
【０１７１】
図１６および図１７は、この発明の実施の形態４による電力変換装置の配置例を示す図である。ゲート駆動回路２ａ、ゲート駆動回路２ｂ、インピーダンス素子２ｅ、スイッチング素子１ａとスイッチング素子１ｂからなるモジュール１０２、および周辺の部品の配置を示す。
【０１７２】
モジュール１０２は、スイッチング素子１ａおよびスイッチング素子１ｂが１つの筐体に納められた、いわゆる２ｉｎ１モジュールとなっている。ゲート駆動回路２ａおよびゲート駆動回路２ｂは、１枚のゲート駆動回路基板２で構成されている。
【０１７３】
図１６は、ゲート駆動回路２ａおよびゲート駆動回路２ｂを搭載するゲート駆動回路基板２が、スイッチング素子１ａとスイッチング素子１ｂとを収めたモジュール１０２に載設する前の、分離した状態を示す。
【０１７４】
スイッチング素子１ａとスイッチング素子１ｂとを収めたモジュール１０２には、制御用ゲート端子１２ａ、１２ｂと制御用ソース端子１３ａ、１３ｂが、金属ピンの形でそれぞれ設けられている。
【０１７５】
一方、ゲート駆動回路基板２のゲート駆動回路２ａとゲート駆動回路２ｂには、制御用ゲート端子１２ａ、１２ｂと制御用ソース端子１３ａ、１３ｂにそれぞれ対応して、制御用ゲート端子の取り付け部２８ａ、２８ｂと制御用ソース端子の取り付け部２９ａ、２９ｂが、ソケットの形で設けられている。
【０１７６】
ゲート駆動回路基板２は、矢印Ａの方向に従って、モジュール１０２の直上に載設され、図１７に示すように、モジュール１０２の制御用ゲート端子１２ａ、１２ｂと制御用ソース端子１３ａ、１３ｂが、制御用ゲート端子の取り付け部２８ａ、２８ｂと制御用ソース端子の取り付け部２９ａ、２９ｂを介して、ゲート駆動回路２ａおよびゲート駆動回路２ｂと、それぞれ電気的に接続される。
【０１７７】
このように、外付けのソース信号線およびゲート信号線を用いずにゲート駆動回路基板２をモジュール１０２の直上に近づけて配置していることから、電磁ノイズの影響を抑え、電力変換主回路の出力端子４の電位が変形することなくインピーダンス素子２ｅに伝達される。制御部は出力端子４の電位を精度よく検出できる。
【０１７８】
さらに、インピーダンス素子２ｅとゲート駆動回路２ａの接続端２６ａがゲート駆動回路２ａの制御用ソース端子１３ａの近傍に配置されている。すなわち、接続端２６ａと制御用ソース端子１３ａとの距離は、制御用ゲート端子１２ａと制御用ソース端子１３ａとの距離と同じか、それ未満である。また、インピーダンス素子２ｅとゲート駆動回路２ｂの接続端２６ｂがゲート駆動回路２ｂの制御用ソース端子１３ｂの近傍に配置されている。すなわち、接続端２６ｂと制御用ソース端子１３ｂとの距離は、制御用ゲート端子１２ｂと制御用ソース端子１３ｂとの距離と同じか、それ未満である。本構成により、さらに電磁ノイズの影響を抑え、電力変換主回路の出力端子４の電位が変形することなくインピーダンス素子２ｅに伝達される。制御部は出力端子４の電位をさらに精度よく検出できる。
【０１７９】
以上のように、この発明の実施の形態４による電力変換装置では、ゲート駆動回路基板２をモジュール１０２の直上に近づけて配置するだけでなく、インピーダンス素子２ｅとゲート駆動回路２ａの接続端２６ａが、スイッチング素子１ａの制御用ソース端子１３ａの近傍に配置し、インピーダンス素子２ｅとゲート駆動回路２ｂの接続端２６ｂがスイッチング素子１ｂの制御用ソース端子１３ｂの近傍に配置することで、電磁ノイズの影響を抑え、電力変換主回路の出力端子４の電位が変形することなくインピーダンス素子２ｅに伝達される。制御部は出力端子４の電位を精度よく検出できる。
【０１８０】
なお、この実施の形態４では、実施の形態１の電力変換主回路１とゲート駆動回路基板２との接続の場合について説明したが、これに限るものではない。実施の形態２および実施の形態３での電力変換主回路１とゲート駆動回路基板２の接続に用いた場合にも、同様の効果を得ることができる。
【０１８１】
また、この実施の形態４では、インピーダンス素子２ｅを空中配線にゲート駆動回路基板と接続する構成にて説明したが、インピーダンス素子２ｅが回路パターンにてゲート駆動回路基板２と接続する構成とした場合においても、同様の効果を得ることができる。
【０１８２】
以上、実施の形態１から実施の形態４においては、それぞれ電力変換主回路１が１つの構成の場合について説明したが、これに限るものではない。これらの電力変換主回路１をそれぞれ３個並列に構成して三相インバータとして構成してもよい。また、ＤＣＤＣコンバータとして構成してもよい。さらに、ＡＣ／ＤＣ変換するＰＷＭコンバータとして構成してもよい。いずれにおいても、この発明の実施の形態１から実施の形態４と同様の効果を得ることができる。
【０１８３】
なお、本実施の形態１から実施の形態４においては、同一の電力変換主回路に属する２個のスイッチング素子に注目し、それぞれのスイッチング素子を駆動するゲート駆動回路の間をインピーダンス素子で接続した。本発明はこの構成に限るものではなく、別々の電力変換主回路に属するスイッチング素子に着目し、それぞれのスイッチング素子を駆動するゲート駆動回路の間をインピーダンス素子で接続してもよい。
【０１８４】
例えば、３相電動機を駆動する３相２レベルインバータを考える。Ｕ相正極側のスイッチング素子を駆動するゲート駆動回路とＶ相正極側のスイッチング素子を駆動するゲート駆動回路をインピーダンス素子２ｅＵＶで結ぶ。インピーダンス素子２ｅＵＶの電圧または電流を検出器２ｆＵＶにより検出すれば、３相２レベルインバータのＵ相出力とＶ相出力の相間電圧を検出することができる。同様に、Ｖ相正極側のスイッチング素子を駆動するゲート駆動回路とＷ相正極側のスイッチング素子を駆動するゲート駆動回路をインピーダンス素子２ｅＶＷで結ぶ。インピーダンス素子２ｅＶＷの電圧または電流を検出器２ｆＶＷにより検出すれば、３相２レベルインバータのＶ相出力とＷ相出力の相間電圧を検出することができる。Ｗ相正極側のスイッチング素子を駆動するゲート駆動回路とＵ相正極側のスイッチング素子を駆動するゲート駆動回路をインピーダンス素子２ｅＷＵで結ぶ。インピーダンス素子２ｅＷＵの電圧または電流を検出器２ｆＷＵにより検出すれば、３相２レベルインバータのＷ相出力とＵ相出力の相間電圧を検出することができる。
【０１８５】
３相２レベルインバータの制御部は、検出器２ｆＵＶ、２ｆＶＷ、２ｆＷＵの出力を受けることにより、３相２レベルインバータが実際に出力した相間電圧を知ることができる。一方で、制御部は、送出したオン指令信号、オフ指令信号から３相２レベルインバータが出力した相間電圧を推定する。制御部は、両者の相間電圧のずれ時間を計ることにより、デッドタイム補正量を得ることができる。デッドタイム補正量を考慮してオン指令信号、オフ指令信号を送出するように制御部を構成すれば、デッドタイム補償を行う電力変換装置を得ることができる。
【符号の説明】
【０１８６】
１  電力変換主回路、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ  スイッチング素子、２、２ａ、２Ｂ、２Ｃ、２Ｄ  ゲート駆動回路基板、  ２ａ、２ｂ、２ｌ、２ｍ、２ｎ、２ｏ  ゲート駆動回路、２ｅ、２ｐ、２ａｆ  インピーダンス素子、２ｆ、２ｑ、２ｒ  検出部、２ｇ、２ｈ、２ｉ、２ｊ、２ｘ、２ｙ、２ｚ、２ａａ、２ａｂ、２ａｃ、２ａｄ、２ａｅ  絶縁回路、３  制御部、３ａ、３ｅ、３ｉ  デッドタイム補正回路、２ｋ、２ｔ、２ｕ  反転論理部、３ｂ、３ｃ、３ｆ、３ｇ、３ｊ、３ｋ  デッドタイム付加回路、３ｄ、３ｈ、３ｌ  反転論理部、２３ａ、２３ｂ  ゲート信号線、２４ａ、２４ｂ  ソース信号線、１００、１０１、１０２  モジュール
【図１】
0006261476.tif 000002
【図２】
0006261476.tif 000003
【図３】
0006261476.tif 000004
【図４】
0006261476.tif 000005
【図５】
0006261476.tif 000006
【図６】
0006261476.tif 000007
【図７】
0006261476.tif 000008
【図８】
0006261476.tif 000009
【図９】
0006261476.tif 000010
【図１０】
0006261476.tif 000011
【図１１】
0006261476.tif 000012
【図１２】
0006261476.tif 000013
【図１３】
0006261476.tif 000014
【図１４】
0006261476.tif 000015
【図１５】
0006261476.tif 000016
【図１６】
0006261476.tif 000017
【図１７】
0006261476.tif 000018