(57)【特許請求の範囲】
【請求項１】
縦続接続の複数のＧＯＡユニットからなる酸化物半導体薄膜トランジスタにおけるスキャン駆動回路であって、
第Ｎ段ＧＯＡユニットは、
プルアップ制御部と、
プルアップ部と、
トランスファ部と、
第１プルダウン部と、
ブートストラップコンデンサ部と、
プルダウン保持回路部と、を備え、Ｎは正整数であり、
前記プルアップ制御部は、第１１トランジスタを備え、
前記第１１トランジスタのグリッド電極は前記第Ｎ段ＧＯＡユニットの１つ前のＧＯＡユニットである第Ｎ−１段ＧＯＡユニットの駆動出力端子に電気接続され、ドレイン電極は前記第Ｎ段ＧＯＡユニットの１つ前のＧＯＡユニットである第Ｎ−１段ＧＯＡユニットの出力端子に電気接続され、ソース電極は第１ノードに電気接続され、
前記プルアップ部は、第２１トランジスタを備え、
前記第２１トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は出力端子に電気接続され、
前記トランスファ部は、第２２トランジスタを備え、
前記第２２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は駆動出力端子に電気接続され、
前記第１プルダウン部は、第４１トランジスタを備え、
前記第４１トランジスタのグリッド電極は第Ｍ＋２組クロック信号に電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位または出力端子に電気接続され、
前記ブートスラップコンデンサ部は、コンデンサを備え、
前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続され、
前記プルダウン保持回路部は、第１プルダウン保持モジュールと第２プルダウン保持モジュールを備え、
前記第１プルダウン保持モジュールと第２プルダウン保持モジュールは交互に作用し、
前記第１プルダウン保持モジュールは、第５１トランジスタと、第５２トランジスタと、第５３トランジスタと、第５４トランジスタと、第７３トランジスタと、第７４トランジスタと、第４２トランジスタと、第３２トランジスタと、を備え、
前記第５１トランジスタのグリッド電極とドレイン電極はどちらも第１低周波クロック信号源に電気接続され、ソース電極は第６ノードに電気接続され、
前記第５２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第６ノードに電気接続され、ソース電極は第１負電位に電気接続され、
前記第５３トランジスタのグリッド電極は第６ノードに電気接続され、ドレイン電極は第１低周波クロック信号源に電気接続され、ソース電極は第２ノードに電気接続され、
前記第５４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第２ノードに電気接続され、ソース電極は第３ノードに電気接続され、
前記第７３トランジスタのグリッド電極は第６ノードに電気接続され、ドレイン電極は第１低周波クロック信号源に電気接続され、ソース電極は第３ノードに電気接続され、
前記第７４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第３ノードに電気接続され、ソース電極は定電圧低電位に電気接続され、
前記第４２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位に電気接続され、
前記第３２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は出力端子に電気接続され、ソース電極は第１負電位に電気接続され、
第１主インバータは、前記第５１トランジスタ、第５２トランジスタ、第５３トランジスタ、第５４トランジスタからなり、
前記第１主インバータは、第３２トランジスタと第４２トランジスタを制御し、
第１補助インバータは、前記第７３トランジスタと第７４トランジスタからなり、
前記第１補助インバータが作動している時には第１主インバータに低電位を供給し、作動していない時には第１主インバータに高電位を供給し、
前記第２プルダウン保持モジュールは、第６１トランジスタと、第６２トランジスタと、第６３トランジスタと、第６４トランジスタと、第８３トランジスタと、第８４トランジスタと、第４３トランジスタと、第３３トランジスタと、を備え、
前記第６１トランジスタのグリッド電極とドレイン電極はどちらも第２低周波クロック信号源に電気接続され、ソース電極は第７ノードに電気接続され、
前記第６２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第７ノードに電気接続され、ソース電極は第１負電位に電気接続され、
前記第６３トランジスタのグリッド電極は第７ノードに電気接続され、ドレイン電極は第２低周波クロック信号源に電気接続され、ソース電極は第４ノードに電気接続され、
前記第６４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第４ノードに電気接続され、ソース電極は第５ノードに電気接続され、
前記第８３トランジスタのグリッド電極は第７ノードに電気接続され、ドレイン電極は第２低周波クロック信号源に電気接続され、ソース電極は第５ノードに電気接続され、
前記第８４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第５ノードに電気接続され、ソース電極は定電圧低電位に電気接続され、
前記第４３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位に電気接続され、
前記第３３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は出力端子に電気接続され、ソース電極は第１負電位に電気接続され、
第２主インバータは、前記第６１トランジスタ、第６２トランジスタ、第６３トランジスタ、第６４トランジスタからなり、
前記第２主インバータは、第３３トランジスタと第４３トランジスタを制御し、
第２補助インバータは、前記第８３トランジスタと第８４トランジスタからなり、
前記第２補助インバータが作動している時には第２主インバータに低電位を供給し、作動していない時には第２主インバータに高電位を供給し、
前記第１負電位と、第２負電位と、定電圧低電位との関係は、定電圧低電位＜第２負電位＜第１負電位である
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項２】
請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記第１補助インバータは、さらに第７１トランジスタと第７２トランジスタとを備え、
前記第７１トランジスタのグリッド電極とドレイン電極はどちらも第１低周波クロック信号源に電気接続され、ソース電極は第７３トランジスタのグリッド電極に電気接続され、
前記第７２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第７３トランジスタのグリッド電極に電気接続され、ソース電極は定電圧低電位に電気接続され、
前記第７３トランジスタのグリッド電極と第６ノードは切断され、
前記第２補助インバータは、さらに第８１トランジスタと第８２トランジスタとを備え、
前記第８１トランジスタのグリッド電極とドレイン電極はどちらも第２低周波クロック信号源に電気接続され、ソース電極は第８３トランジスタのグリッド電極に電気接続され、
前記第８２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第８３トランジスタのグリッド電極に電気接続され、ソース電極は定電圧低電位に電気接続され、
前記第８３トランジスタのグリッド電極と第７ノードは切断される
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項３】
請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
採用する段の送信方法は、第Ｎ−１段から第Ｎ段への送信である
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項４】
請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記スキャン駆動回路の第１段接続関係において、
第１１トランジスタのグリッド電極とドレイン電極は、どちらも回路の起動信号端子に電気接続される
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項５】
請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記クロック信号の波形デューティ比は、２５／７５より大きくない
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項６】
請求項５に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記クロック信号の波形デューティ比は、２５／７５である
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項７】
請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記第１ノードの信号の出力波形は、"凸"の字の形である
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項８】
請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記第１低周波クロック信号源と第２低周波クロック信号源は、位相が全く逆の２つの低周波クロック信号源である
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項９】
請求項１に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記クロック信号は、第１クロック信号と、第２クロック信号と、第３クロック信号と、第４クロック信号と、の４組のクロック信号を備え、
前記クロック信号が第３クロック信号の時、前記第Ｍ＋２組クロック信号は第１クロック信号であり、
前記クロック信号が第４クロック信号の時、前記第Ｍ＋２組クロック信号は第２クロック信号である
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項１０】
縦続接続の複数のＧＯＡユニットからなる酸化物半導体薄膜トランジスタにおけるスキャン駆動回路であって、
第Ｎ段ＧＯＡユニットは、
プルアップ制御部と、
プルアップ部と、
トランスファ部と、
第１プルダウン部と、
ブートストラップコンデンサ部と、
プルダウン保持回路部と、を備え、Ｎは正整数であり、
前記プルアップ制御部は、第１１トランジスタを備え、
前記第１１トランジスタのグリッド電極は前記第Ｎ段ＧＯＡユニットの１つ前のＧＯＡユニットである第Ｎ−１段ＧＯＡユニットの駆動出力端子に電気接続され、ドレイン電極は前記第Ｎ段ＧＯＡユニットの１つ前のＧＯＡユニットである第Ｎ−１段ＧＯＡユニットの出力端子に電気接続され、ソース電極は第１ノードに電気接続され、
前記第１プルダウン部は、第４１トランジスタを備え、
前記第４１トランジスタのグリッド電極は第Ｍ＋２組クロック信号に電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位または出力端子に電気接続され、
前記プルダウン保持回路部は、第１プルダウン保持モジュールと第２プルダウン保持モジュールとを備え、
前記第１プルダウン保持モジュールと第２プルダウン保持モジュールとは交互に作用し、
前記第１プルダウン保持モジュールは、第５１トランジスタと、第５２トランジスタと、第５３トランジスタと、第５４トランジスタと、第７３トランジスタと、第７４トランジスタと、第４２トランジスタと、第３２トランジスタと、を備え、
前記第５１トランジスタのグリッド電極とドレイン電極はどちらも第１低周波クロック信号源に電気接続され、ソース電極は第６ノードに電気接続され、
前記第５２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第６ノードに電気接続され、ソース電極は第１負電位に電気接続され、
前記第５３トランジスタのグリッド電極は第６ノードに電気接続され、ドレイン電極は第１低周波クロック信号源に電気接続され、ソース電極は第２ノードに電気接続され、
前記第５４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第２ノードに電気接続され、ソース電極は第３ノードに電気接続され、
前記第７３トランジスタのグリッド電極は第６ノードに電気接続され、ドレイン電極は第１低周波クロック信号源に電気接続され、ソース電極は第３ノードに電気接続され、
前記第７４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第３ノードに電気接続され、ソース電極は定電圧低電位に電気接続され、
前記第４２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位に電気接続され、
前記第３２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は出力端子に電気接続され、ソース電極は第１負電位に電気接続され、
第１主インバータは、前記第５１トランジスタ、第５２トランジスタ、第５３トランジスタ、第５４トランジスタからなり、
前記第１主インバータは、第３２トランジスタと第４２トランジスタとを制御し、
第１補助インバータは、前記第７３トランジスタと第７４トランジスタとからなり、
前記第１補助インバータが作動している時には第１主インバータに低電位を供給し、作動していない時には第１主インバータに高電位を供給し、
前記第２プルダウン保持モジュールは、第６１トランジスタと、第６２トランジスタと、第６３トランジスタと、第６４トランジスタと、第８３トランジスタと、第８４トランジスタと、第４３トランジスタと、第３３トランジスタと、を備え、
前記第６１トランジスタのグリッド電極とドレイン電極はどちらも第２低周波クロック信号源に電気接続され、ソース電極は第７ノードに電気接続され、
前記第６２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第７ノードに電気接続され、ソース電極は第１負電位に電気接続され、
前記第６３トランジスタのグリッド電極は第７ノードに電気接続され、ドレイン電極は第２低周波クロック信号源に電気接続され、ソース電極は第４ノードに電気接続され、
前記第６４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第４ノードに電気接続され、ソース電極は第５ノードに電気接続され、
前記第８３トランジスタのグリッド電極は第７ノードに電気接続され、ドレイン電極は第２低周波クロック信号源に電気接続され、ソース電極は第５ノードに電気接続され、
前記第８４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第５ノードに電気接続され、ソース電極は定電圧低電位に電気接続され、
前記第４３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位に電気接続され、
前記第３３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は出力端子に電気接続され、ソース電極は第１負電位に電気接続され、
第２主インバータは、前記第６１トランジスタ、第６２トランジスタ、第６３トランジスタ、第６４トランジスタからなり、
前記第２主インバータは、第３３トランジスタと第４３トランジスタとを制御し、
第２補助インバータは、前記第８３トランジスタと第８４トランジスタからなり、前記第２補助インバータが作動している時には第２主インバータに低電位を供給し、作動していない時には第２主インバータに高電位を供給し、
前記第１負電位と、第２負電位と、定電圧低電位との関係は、定電圧低電位＜第２負電位＜第１負電位であり、
そのうち、前記プルアップ部は、第２１トランジスタを備え、
前記第２１トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は出力端子に電気接続され、
前記トランスファ部は、第２２トランジスタを備え、
前記第２２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は駆動出力端子に電気接続され、
前記ブートスラップコンデンサ部は、コンデンサを備え、
前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続され、
そのうち、前記クロック信号の波形デューティ比は、２５／７５より大きくなく、
そのうち、前記第１ノードの信号の出力波形は、"凸"の字の形である
ことを特徴とする、酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項１１】
請求項１０に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
採用する段の送信方法は、第Ｎ−１段から第Ｎ段への送信である
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項１２】
請求項１０に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記スキャン駆動回路の第１段接続関係において、第１１トランジスタのグリッド電極とドレイン電極は、どちらも回路の起動信号端子に電気接続される
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項１３】
請求項１０に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記第１低周波クロック信号源と第２低周波クロック信号源は、位相が全く逆の２つの低周波クロック信号源である
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【請求項１４】
請求項１０に記載の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路において、
前記クロック信号は、第１クロック信号と、第２クロック信号と、第３クロック信号と、第４クロック信号と、の４組のクロック信号を備え、
前記クロック信号が第３クロック信号の時、前記第Ｍ＋２組クロック信号は第１クロック信号であり、前記クロック信号が第４クロック信号の時、前記第Ｍ＋２組クロック信号は第２クロック信号である
ことを特徴とする酸化物半導体薄膜トランジスタにおけるスキャン駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイの分野に関し、特に、酸化物半導体薄膜トランジスタにおけるスキャン駆動回路に関する。
【背景技術】
【０００２】
ＧＯＡ（Ｇａｔｅ  Ｄｒｉｖｅ  Ｏｎ  Ａｒｒａｙ）とは、薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）を利用した液晶表示装置の配列（Ａｒｒａｙ）プロセスであって、グリッドドライブを薄膜トランジスタ配列の基板に製作することによって、スキャンを行う駆動方法である。
【０００３】
通常，ＧＯＡ回路は、主にプルアップ部（Ｐｕｌｌ−ｕｐ  ｐａｒｔ）と、プルアップ制御部（Ｐｕｌｌ−ｕｐ  ｃｏｎｔｒｏｌ  ｐａｒｔ）と、トランスファ部（Ｔｒａｎｓｆｅｒ  ｐａｒｔ）と、プルダウン部（Ｐｕｌｌ−ｄｏｗｎ  ｐａｒｔ）と、プルダウン保持回路部（Ｐｕｌｌ−ｄｏｗｎ  Ｈｏｌｄｉｎｇ  ｐａｒｔ）と、電位を上げる昇圧部（Ｂｏｏｓｔ  ｐａｒｔ）  と、からなり、一般に昇圧部はブートストラップコンデンサからなる。
【０００４】
プルアップ部は、主に入力したクロック信号（Ｃｌｏｃｋ）を薄膜トランジスタのグリッド電極に出力し、液晶表示装置の駆動信号とする。
プルアップ制御部は、主にプルアップ部のスイッチを制御し、一般的に前段ＧＯＡ回路からの信号によって制御される。
プルダウン部は、主にスキャン信号を出力した後、迅速にスキャン信号（つまり薄膜トランジスタのグリッド電極の電位）を低レベルに下げる。
プルダウン保持回路部は、主にスキャン信号とプルダウン部の信号をオフ状態（つまり所定のマイナス電位）に保つ。
昇圧部は、プルアップ部の電位を二度上げ、プルアップ部が正常に出力するようにする。
【０００５】
酸化物半導体薄膜トランジスタの発展に伴い、酸化物半導体に対応するパネル周辺の整合回路も注目を浴びている。酸化物薄膜トランジスタのキャリア移動率は、アモルファスシリコン薄膜トランジスタの２０倍から３０倍であり、ＴＦＴの画素電極への充放電速度を大幅に向上させることができる。画素の応答速度も向上させることができ、さらに速いリフレッシュレートを達成することができると同時に、より速く応答することによって画素のスキャン速度も大幅に向上させることができ、ＴＦＴ−ＬＣＤにおける非常に高度な解像度を可能にする。従って、酸化物半導体薄膜トランジスタのＧＯＡ回路は、将来的にアモルファスシリコンのＧＯＡ回路に取って代わる可能性がある。
しかしながら、従来技術において、酸化物半導体薄膜トランジスタのＧＯＡ回路は比較的開発が進んでおらず、特に酸化物薄膜トランジスタの電気特性自体の問題を解決する必要がある。
例えば、従来のアモルファスシリコン薄膜トランジスタの電気特性における閾値電圧は一般に０Ｖより大きく、閾値以下の領域における電圧は電流の振幅に対して大きいため、回路設計において仮にいくつかのトランジスタが作動している時でも、トランジスタのグリッド電極とソース電極間の電圧Ｖｇｓが０Ｖに等しい電圧付近で発生する漏れ電流は比較的小さい。
しかし、酸化物半導体薄膜トランジスタは、原材料自体の特性からアモルファスシリコンとは明らかに異なり、その閾値電圧が０Ｖ付近で、閾値以下の領域における振幅が比較的小さく、ＧＯＡ回路がオフ状態の時に、多くの部品はＶｇｓ＝０Ｖで作動するため、酸化物半導体薄膜トランジスタのＧＯＡ回路の設計の難易度は高く、アモルファスシリコントランジスタに適用できるスキャン駆動回路の中には、酸化物半導体に適用した時に機能面の問題が生じるものもある。
さらに、何らかの外的要因の誘発と応力作用によって、酸化物半導体薄膜トランジスタは、閾値電圧が負値へと減少することがあり、それによって、酸化物半導体薄膜トランジスタのＧＯＡ回路が作動しなくなるため、回路の設計時に部品の特性がＧＯＡ回路に与える影響を考慮する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、酸化物薄膜トランジスタの電気特性がＧＯＡ駆動回路に与える影響、特に、漏れ電流の問題による機能不良を解決し、従来の酸化物薄膜トランジスタのスキャン駆動回路においてプルダウン保持回路部が作動していないときに比較的高い電位にならない問題を解決することのできる、酸化物半導体薄膜トランジスタにおけるスキャン駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の目的を達成するために、本発明は、縦続接続の複数のＧＯＡユニットからなる酸化物半導体薄膜トランジスタにおけるスキャン駆動回路を提供する。
第Ｎ段ＧＯＡユニットは、プルアップ制御部と、プルアップ部と、トランスファ部と、第１プルダウン部と、ブートストラップコンデンサ部と、プルダウン保持回路部と、を備え、Ｎは正整数とする。
【０００８】
前記プルアップ制御部は、第１１トランジスタを備え、
前記第１１トランジスタのグリッド電極は前記第Ｎ段ＧＯＡユニットの１つ前のＧＯＡユニットである第Ｎ−１段ＧＯＡユニットの駆動出力端子に電気接続され、
ドレイン電極は、前記第Ｎ段ＧＯＡユニットの１つ前のＧＯＡユニットである第Ｎ−１段ＧＯＡユニットの出力端子に電気接続され、
ソース電極は、第１ノードに電気接続される。
【０００９】
前記第１プルダウン部は、第４１トランジスタを備え、
前記第４１トランジスタのグリッド電極は、第Ｍ＋２組クロック信号に電気接続され、
ドレイン電極は、第１ノードに電気接続され、
ソース電極は、第２負電位または出力端子に電気接続される。
【００１０】
前記プルダウン保持回路部は、第１プルダウン保持モジュールと第２プルダウン保持モジュールとを備え、
前記第１プルダウン保持モジュールと第２プルダウン保持モジュールは交互に作用する。
【００１１】
前記第１プルダウン保持モジュールは、第５１トランジスタと、第５２トランジスタと、第５３トランジスタと、第５４トランジスタと、第７３トランジスタと、第７４トランジスタと、第４２トランジスタと、第３２トランジスタと、を備える。
前記第５１トランジスタのグリッド電極とドレイン電極はどちらも第１低周波クロック信号源に電気接続され、ソース電極は第６ノードに電気接続される。
前記第５２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第６ノードに電気接続され、ソース電極は第１負電位に電気接続される。
前記第５３トランジスタのグリッド電極は第６ノードに電気接続され、ドレイン電極は第１低周波クロック信号源に電気接続され、ソース電極は第２ノードに電気接続される。
前記第５４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第２ノードに電気接続され、ソース電極は第３ノードに電気接続される。
前記第７３トランジスタのグリッド電極は第６ノードに電気接続され、ドレイン電極は第１低周波クロック信号源に電気接続され、ソース電極は第３ノードに電気接続される。
前記第７４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第３ノードに電気接続され、ソース電極は定電圧低電位に電気接続される。
前記第４２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位に電気接続される。
前記第３２トランジスタのグリッド電極は第２ノードに電気接続され、ドレイン電極は出力端子に電気接続され、ソース電極は第１負電位に電気接続される。
【００１２】
第１主インバータは、前記第５１トランジスタ、第５２トランジスタ、第５３トランジスタ、第５４トランジスタからなり、前記第１主インバータは、第３２トランジスタと第４２トランジスタを制御する。
第１補助インバータは、前記第７３トランジスタと第７４トランジスタからなり、前記第１補助インバータが作動している時には第１主インバータに低電位を供給し、作動していない時には第１主インバータに高電位を供給する。
【００１３】
前記第２プルダウン保持モジュールは、第６１トランジスタと、第６２トランジスタと、第６３トランジスタと、第６４トランジスタと、第８３トランジスタと、第８４トランジスタと、第４３トランジスタと、第３３トランジスタと、を備える。
前記第６１トランジスタのグリッド電極とドレイン電極はどちらも第２低周波クロック信号源に電気接続され、ソース電極は第７ノードに電気接続される。
前記第６２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第７ノードに電気接続され、ソース電極は第１負電位に電気接続される。
前記第６３トランジスタのグリッド電極は第７ノードに電気接続され、ドレイン電極は第２低周波クロック信号源に電気接続され、ソース電極は第４ノードに電気接続される。
前記第６４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第４ノードに電気接続され、ソース電極は第５ノードに電気接続される。
前記第８３トランジスタのグリッド電極は第７ノードに電気接続され、ドレイン電極は第２低周波クロック信号源に電気接続され、ソース電極は第５ノードに電気接続される。
前記第８４トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第５ノードに電気接続され、ソース電極は定電圧低電位に電気接続される。
前記第４３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は第１ノードに電気接続され、ソース電極は第２負電位に電気接続される。
前記第３３トランジスタのグリッド電極は第４ノードに電気接続され、ドレイン電極は出力端子に電気接続され、ソース電極は第１負電位に電気接続される。
【００１４】
第２主インバータは、前記第６１トランジスタ、第６２トランジスタ、第６３トランジスタ、第６４トランジスタからなり、前記第２主インバータは、第３３トランジスタと第４３トランジスタを制御する。
第２補助インバータは、前記第８３トランジスタと第８４トランジスタからなり、前記第２補助インバータが作動している時には第２主インバータに低電位を供給し、作動していない時には第２主インバータに高電位を供給する。
【００１５】
前記第１負電位と、第２負電位と、定電圧低電位の関係は、定電圧低電位＜第２負電位＜第１負電位である。
【００１６】
前記第１補助インバータは、さらに第７１トランジスタと第７２トランジスタとを備え、
前記第７１トランジスタのグリッド電極とドレイン電極はどちらも第１低周波クロック信号源に電気接続され、ソース電極は第７３トランジスタのグリッド電極に電気接続される。
前記第７２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第７３トランジスタのグリッド電極に電気接続され、ソース電極は定電圧低電位に電気接続される。
前記第７３トランジスタのグリッド電極と第６ノードは切断される。
【００１７】
前記第２補助インバータは、さらに第８１トランジスタと第８２トランジスタとを備え、
前記第８１トランジスタのグリッド電極とドレイン電極はどちらも第２低周波クロック信号源に電気接続され、ソース電極は第８３トランジスタのグリッド電極に電気接続される。
前記第８２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極は第８３トランジスタのグリッド電極に電気接続され、ソース電極は定電圧低電位に電気接続される。
前記第８３トランジスタのグリッド電極と第７ノードは切断される。
【００１８】
前記酸化物半導体薄膜トランジスタにおけるスキャン駆動回路が採用する段の送信方法は、第Ｎ−１段が第Ｎ段に送信する。
【００１９】
前記プルアップ部は、第２１トランジスタを備え、前記第２１トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は出力端子に電気接続される。
【００２０】
前記トランスファ部は、第２２トランジスタを備え、前記第２２トランジスタのグリッド電極は第１ノードに電気接続され、ドレイン電極はクロック信号に電気接続され、ソース電極は駆動出力端子に電気接続される。
【００２１】
前記ブートスラップコンデンサ部は、コンデンサを備え、前記コンデンサの一端は第１ノードに電気接続され、他端は出力端子に電気接続される。
【００２２】
前記スキャン駆動回路の第１段接続関係において、第１１トランジスタのグリッド電極とドレイン電極は、どちらも回路の起動信号端子に電気接続される。
【００２３】
前記クロック信号の波形デューティ比は、２５／７５より大きくない。
【００２４】
前記クロック信号の波形デューティ比は、２５／７５である。
【００２５】
前記第１ノードの信号の出力波形は、"凸"の字の形である。
【００２６】
前記第１低周波クロック信号源と第２低周波クロック信号源は、位相が全く逆の２つの低周波クロック信号源である。
【００２７】
前記クロック信号は、第１クロック信号と、第２クロック信号と、第３クロック信号と、第４クロック信号と、の４組のクロック信号を備える。
前記クロック信号が第３クロック信号の時、前記第Ｍ＋２組クロック信号は第１クロック信号であり、
前記クロック信号が第４クロック信号の時、前記第Ｍ＋２組クロック信号は第２クロック信号である。
【発明の効果】
【００２８】
本発明が提供する酸化物半導体薄膜トランジスタにおけるスキャン駆動回路は、前記回路のプルダウン保持回路部が交互に作用する第１プルダウン保持モジュールと第２プルダウン保持モジュールとを備える。
第１プルダウン保持モジュールは、第１主インバータと第１補助インバータを備え、定電圧低電位を導入する。
第２プルダウン保持モジュールは、第２主インバータと第２補助インバータを備え、定電圧低電位を導入する。
定電圧低電位＜第２負電位＜第１負電位に設定されているため、酸化物半導体薄膜トランジスタの電気特性がスキャン駆動回路に与える影響、特に、漏れ電流の問題による機能不良といった影響を防ぐことができ、プルダウン保持部が作動中には正常にプルダウンされ、作動していないときには比較的高い電位になるようにすることができ、効果的に第１ノードと出力端子を低電位に保つことができる。
同時に、第１プルダウン保持モジュールと第２プルダウン保持モジュールは交互に作用するため、長時間作動する部品の電気的ストレスを軽減することができ、回路の寿命を延ばすことができる。
【図面の簡単な説明】
【００２９】
本発明の特徴及び技術内容をさらに分かりやすくするため、以下に本発明に関する詳しい説明と図を参照する。
しかしながら、図は参考と説明のためにのみ提供するものであって、本発明に制限を加えないものとする。
【図１】本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第１実施例の回路図である。
【図２】図１に示した第１実施例における第１段ＧＯＡユニットの回路図である。
【図３】本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第２実施例の回路図である。
【図４】本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第３実施例の回路図である。
【図５】本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第４実施例の回路図である。
【図６】本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の波形設定とキーノードの出力オシログラムである。
【発明を実施するための形態】
【００３０】
本発明が採用した技術手段及びその効果をさらに詳しく説明するため、以下に本発明の好ましい実施例及び図を添えて詳細する。
【００３１】
参照する図１と図２は、本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第１実施例の回路図である。
図１に示すように、前記酸化物半導体薄膜トランジスタにおけるスキャン駆動回路は、アモルファス半導体（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ，ＩＧＺＯ）薄膜トランジスタのスキャン駆動回路であって、縦続接続の複数のＧＯＡユニットからなり、第Ｎ段ＧＯＡユニットは、プルアップ制御部１００と、プルアップ部２００と、トランスファ部３００と、第１プルダウン部４００と、ブートストラップコンデンサ部５００と、プルダウン保持回路部６００と、からなり、Ｎは正整数とする。
【００３２】
上述の各部分の構成と具体的な接続方法は以下の通りである。
【００３３】
プルアップ制御部１００は、第１１トランジスタＴ１１を備え、第１１トランジスタＴ１１のグリッド電極は前記第Ｎ段ＧＯＡユニットの１つ前のＧＯＡユニットである第Ｎ−１段ＧＯＡユニットの駆動出力端子ＳＴ（Ｎ−１）に電気接続され、ドレイン電極は、前記第Ｎ段ＧＯＡユニットの１つ前のＧＯＡユニットである第Ｎ−１段ＧＯＡユニットの出力端子Ｇ（Ｎ−１）に電気接続され、ソース電極は、第１ノードＱ（Ｎ）に電気接続される。
【００３４】
プルアップ部２００は、第２１トランジスタＴ２１を備え、第２１トランジスタＴ２１のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極はクロック信号ＣＫ（Ｍ）に電気接続され、ソース電極は出力端子Ｇ（Ｎ）に電気接続される。
【００３５】
トランスファ部３００は、第２２トランジスタＴ２２を備え、第２２トランジスタＴ２２のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極はクロック信号ＣＫ（Ｍ）に電気接続され、ソース電極は駆動出力端子ＳＴ（Ｎ）に電気接続される。
【００３６】
第１プルダウン部４００は、第４１トランジスタＴ４１を備え、第４１トランジスタＴ４１のグリッド電極は、第Ｍ＋２組クロック信号ＣＫ（Ｍ＋２）に電気接続され、ドレイン電極は、第１ノードＱ（Ｎ）に電気接続され、ソース電極は、第２負電位ＶＳＳ２に電気接続される。
【００３７】
ブートスラップコンデンサ部５００は、コンデンサＣｂを備え、コンデンサＣｂの一端は第１ノードＱ（Ｎ）に電気接続され、他端は出力端子Ｇ（Ｎ）に電気接続される。
【００３８】
プルダウン保持部６００は、第１プルダウン保持モジュール６０１と第２プルダウン保持モジュール６０２を備える。
【００３９】
第１プルダウン保持モジュール６０１は、第５１トランジスタＴ５１と、第５２トランジスタＴ５２と、第５３トランジスタＴ５３と、第５４トランジスタＴ５４と、第７１トランジスタＴ７１と、第７２トランジスタＴ７２と、第７３トランジスタＴ７３と、第７４トランジスタＴ７４と、第４２トランジスタＴ４２と、第３２トランジスタＴ３２と、を備える。
第５１トランジスタＴ５１のグリッド電極とドレイン電極はどちらも第１低周波クロック信号源ＬＣ１に電気接続され、ソース電極は第６ノードＵ（Ｎ）に電気接続される。
第５２トランジスタＴ５２のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第６ノードＵ（Ｎ）に電気接続され、ソース電極は第１負電位ＶＳＳ１に電気接続される。
第５３トランジスタＴ５３のグリッド電極は第６ノードＵ（Ｎ）に電気接続され、ドレイン電極は第１低周波クロック信号源ＬＣ１に電気接続され、ソース電極は第２ノードＰ（Ｎ）に電気接続される。
第５４トランジスタＴ５４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第２ノードＰ（Ｎ）に電気接続され、ソース電極は第３ノードＫ（Ｎ）に電気接続される。
第７１トランジスタＴ７１のグリッド電極とドレイン電極はどちらも第１低周波クロック信号源ＬＣ１に電気接続され、ソース電極は第７３トランジスタＴ７３のグリッド電極に電気接続される。
第７２トランジスタＴ７２のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第７３トランジスタＴ７３のグリッド電極に電気接続され、ソース電極は定電圧低電位ＤＣＬに電気接続される。
第７３トランジスタＴ７３のグリッド電極は第７１トランジスタＴ７１のソース電極に電気接続され、ドレイン電極は第１低周波クロック信号源ＬＣ１に電気接続され、ソース電極は第３ノードＫ（Ｎ）に電気接続される。
第７４トランジスタＴ７４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第３ノードＫ（Ｎ）に電気接続され、ソース電極は定電圧低電位ＤＣＬに電気接続される。
第４２トランジスタＴ４２のグリッド電極は第２ノードＰ（Ｎ）に電気接続され、ドレイン電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第２負電位ＶＳＳ２に電気接続される。
第３２トランジスタＴ３２のグリッド電極は第２ノードＰ（Ｎ）に電気接続され、ドレイン電極は出力端子Ｇ（Ｎ）に電気接続され、ソース電極は第１負電位ＶＳＳ１に電気接続される。
【００４０】
第２プルダウン保持モジュール６０２は、第６１トランジスタＴ６１と、第６２トランジスタＴ６２と、第６３トランジスタＴ６３と、第６４トランジスタＴ６４と、第８１トランジスタＴ８１と、第８２トランジスタＴ８２と、第８３トランジスタＴ８３と、第８４トランジスタＴ８４と、第４３トランジスタＴ４３と、第３３トランジスタＴ３３と、を備える。
第６１トランジスタＴ６１のグリッド電極とドレイン電極はどちらも第２低周波クロック信号源ＬＣ２に電気接続され、ソース電極は第７ノードＶ（Ｎ）に電気接続される。
第６２トランジスタＴ６２のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第７ノードＶ（Ｎ）に電気接続され、ソース電極は第１負電位ＶＳＳ１に電気接続される。
第６３トランジスタＴ６３のグリッド電極は第７ノードＶ（Ｎ）に電気接続され、ドレイン電極は第２低周波クロック信号源ＬＣ２に電気接続され、ソース電極は第４ノードＳ（Ｎ）に電気接続される。
第６４トランジスタＴ６４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第４ノードＳ（Ｎ）に電気接続され、ソース電極は第５ノードＴ（Ｎ）に電気接続される。
第８１トランジスタＴ８１のグリッド電極とドレイン電極はどちらも第２低周波クロック信号源ＬＣ２に電気接続され、ソース電極は第８３トランジスタＴ８３のグリッド電極に電気接続される。
第８２トランジスタＴ８２のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第８３トランジスタＴ８３のグリッド電極に電気接続され、ソース電極は定電圧低電位ＤＣＬに電気接続される。
第８３トランジスタＴ８３のグリッド電極は第８１トランジスタＴ８１のソース電極に電気接続され、ドレイン電極は第２低周波クロック信号源ＬＣ２に電気接続され、ソース電極は第５ノードＴ（Ｎ）に電気接続される。
第８４トランジスタＴ８４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ドレイン電極は第５ノードＴ（Ｎ）に電気接続され、ソース電極は定電圧低電位ＤＣＬに電気接続される。
第４３トランジスタＴ４３のグリッド電極は第４ノードＳ（Ｎ）に電気接続され、ドレイン電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第２負電位ＶＳＳ２に電気接続される。
第３３トランジスタＴ３３のグリッド電極は第４ノードＳ（Ｎ）に電気接続され、ドレイン電極は出力端子Ｇ（Ｎ）に電気接続され、ソース電極は第１負電位ＶＳＳ１に電気接続される。
【００４１】
特に説明すべき点として、まず、第１負電位ＶＳＳ１と、第２負電位ＶＳＳ２と、定電圧低電位ＤＣＬとの関係は、定電圧低電位ＤＣＬ＜第２負電位ＶＳＳ２＜第１負電位ＶＳＳ１である。
【００４２】
さらに、前記スキャン駆動回路が採用する段の送信方法は、第Ｎ−１段が第Ｎ段に送信する。
図２に示すように、前記スキャン駆動回路の第１段接続関係において、第１１トランジスタＴ１１のグリッド電極とドレイン電極はどちらも回路の起動信号端子ＳＴＶに電気接続される。
【００４３】
さらに、第１プルダウン部４００は、第４１トランジスタＴ４１のみが第１ノードＱ（Ｎ）をプルダウンすると共に、第４１トランジスタＴ４１のグリッド電極は第Ｍ＋２組クロック信号ＣＫ（Ｍ＋２）に電気接続され、Ｔ４１のソース電極は第２負電位ＶＳＳ２に電気接続される。
クロック信号ＣＫ（Ｍ）は、第１クロック信号ＣＫ（１）と、第２クロック信号ＣＫ（２）と、第３クロック信号ＣＫ（３）と、第４クロック信号ＣＫ（４）と、の４組のクロック信号を備え、クロック信号ＣＫ（Ｍ）が第３クロック信号ＣＫ（３）の時、第Ｍ＋２組クロック信号ＣＫ（Ｍ＋２）は第１クロック信号ＣＫ（１）であり、クロック信号ＣＫ（Ｍ）が第４クロック信号ＣＫ（４）の時、第Ｍ＋２組クロック信号ＣＫ（Ｍ＋２）は第２クロック信号ＣＫ（２）である。
さらに、クロック信号ＣＫ（Ｍ）の波形デューティ比は、２５／７５より大きくないことによって、第１ノードＱ（Ｎ）の信号の出力波形は、"凸"の字の形にすることができる。
クロック信号ＣＫ（Ｍ）の波形デューティ比は、２５／７５であることが好ましい。
【００４４】
最も重要な点として、プルダウン保持回路部６００は、交互に作用する２つのプルダウン保持モジュール、第１プルダウン保持モジュール６０１と第２プルダウン保持モジュール６０２を備えるよう設計されており、第１プルダウン保持モジュール６０１と第２プルダウン保持モジュール６０２が交代で作用することによって、長時間作動する部品の電気的ストレスを軽減することができ、回路の寿命を延ばすことができる。
第１低周波クロック信号源ＬＣ１は第１プルダウン保持モジュール６０１を制御し、第２低周波クロック信号源ＬＣ２は第２プルダウン保持モジュール６０２を制御するとともに、第１低周波クロック信号源ＬＣ１と第２低周波クロック信号源ＬＣ２は、位相が全く逆の２つの低周波クロック信号源であるため、第１プルダウン保持モジュール６０１と第２プルダウン保持モジュール６０２を交互に作用させることができる。
【００４５】
第１プルダウン保持モジュール６０１と第２プルダウン保持モジュール６０２のどちらもが特殊な二重インバータ設計を採用している。
第１主インバータは、第５１トランジスタＴ５１、第５２トランジスタＴ５２、第５３トランジスタＴ５３、第５４トランジスタＴ５４からなり、前記第１主インバータは、第３２トランジスタＴ３２と第４２トランジスタＴ４２を制御する。
第１補助インバータは、第７１トランジスタＴ７１、第７２トランジスタＴ７２、第７３トランジスタＴ７３と第７４トランジスタＴ７４からなり、前記第１補助インバータは、作動中には第１主インバータに低電位を供給し、作動していない時には第１主インバータに高電位を供給する。
【００４６】
第２主インバータは、第６１トランジスタＴ６１、第６２トランジスタＴ６２、第６３トランジスタＴ６３、第６４トランジスタＴ６４からなり、前記第２主インバータは、第３３トランジスタＴ３３と第４３トランジスタＴ４３を制御する。
第２補助インバータは、第８１トランジスタＴ８１、第８２トランジスタＴ８２、第８３トランジスタＴ８３と第８４トランジスタＴ８４からなり、前記第２補助インバータは、作動中には第２主インバータに低電位を供給し、作動していない時には第２主インバータに高電位を供給する。
【００４７】
以下に第１プルダウン保持モジュール６０１を例として説明する。
【００４８】
第１プルダウン保持モジュール６０１において、第１主インバータは、第３２トランジスタＴ３２と第４２トランジスタＴ４２の２つのトランジスタを制御し、第１補助インバータは、作動中には第１主インバータに低電位を供給し、作動していない時には第１主インバータに適当な高さの高電位を供給することによって、第５４トランジスタＴ５４の漏れ電流を少なくし、第１主インバータが作動していないときに比較的高い電位になるようにする。
【００４９】
作動中、第１補助インバータは、第１低周波クロック信号源ＬＣ１と定電圧低電位ＤＣＬの高・低電圧を駆動した後、第５２トランジスタＴ５２は第１負電位ＶＳＳ１にまでプルダウンされ、第７４トランジスタＴ７４、第７２トランジスタＴ７２が第１ノードＱ（Ｎ）において高電位の時、第１低周波クロック信号源ＬＣ１を起動すると共にプルダウンすることによって、第３ノードＫ（Ｎ）はさらに低い電位になり、第２ノードＰ（Ｎ）もさらに低い電位にプルダウンされる。すなわち、第１補助インバータは作動中に第１主インバータに低電位を供給することによって、第３２トランジスタＴ３２と第４２トランジスタＴ４２の閾値電圧が比較的低いまたは０Ｖに近づくという物理的特性によって漏れ電流が発生するのを防止することができ、プルダウン保持回路部６００の作動中、正常にプルダウンすることができる。
【００５０】
作動していない時、第５２トランジスタＴ５２、第５４トランジスタＴ５４、第７２トランジスタＴ７２、第７４トランジスタＴ７４は全て切断されてオフになる。
第５４トランジスタＴ５４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第３ノードＫ（Ｎ）に電気接続されることによって、第５４トランジスタＴ５４のグリッド電極は負電位になり、ソース電極は正電位になる。
このように、Ｖｇｓは相対的にかなり負の電位であって、第５４トランジスタＴ５４をしっかりオフにすることができ、その漏れ電流を減少させることができる。すなわち、第１補助インバータは作動していない時に第１主インバータに適当な高さの高電位を供給することによって、第５４トランジスタＴ５４の漏れ電流を少なくし、プルダウン保持回路部６００が作動していないときに比較的高い電位になるようにし、効果的に第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）を低電位に保つ。さらに、第３ノードＫ（Ｎ）が高電位の時、抵抗分圧の機能によって、Ｐ（Ｎ）の電位をさらに高くすることができ、それによってＰ（Ｎ）の電位を安定させることができる。
【００５１】
第２プルダウン保持モジュール６０２と第１プルダウン保持モジュール６０１は交代で作用し、その作用方式は、第１プルダウン保持モジュール６０１の作用方式と同じであるため、ここでは詳説しない。
【００５２】
図３を参照する。図３は本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第２実施例である。
前記第２実施例と第１実施例の違いは、第４１トランジスタＴ４１のソース電極が出力端子Ｇ（Ｎ）に電気接続されており、第４１トランジスタＴ４１のソース電極が出力端子Ｇ（Ｎ）に電気接続されることによって、第１ノードＱ（Ｎ）の作動中に発生する第４１トランジスタＴ４１による漏れ電流を少なくすることができる点にある。
さらに、図３と図１は同じ記号の構成、接続関係を備え、機能と操作原理も同じであるため、ここでは詳説しない。
【００５３】
図４を参照する。
図４は本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第３実施例である。
前記第３実施例と第１実施例の違いは、前記第１補助インバータ部が第７１トランジスタＴ７１と第７２トランジスタＴ７２を削減し、第７３トランジスタＴ７３のグリッド電極を第６ノードＵ（Ｎ）に電気接続し、第１補助インバータが第７３トランジスタＴ７３と第７４トランジスタＴ７４のみからなり、前記第１補助インバータが第１主インバータの第６ノードＵ（Ｎ）を引用することによって第７３トランジスタＴ７３を制御する点にある。
【００５４】
前記第２補助インバータ部は第８１トランジスタＴ８１と第８２トランジスタＴ８２を削減し、第８３トランジスタＴ８３のグリッド電極を第７ノードＶ（Ｎ）に電気接続し、第２補助インバータが第８３トランジスタＴ８３と第８４トランジスタＴ８４のみからなり、前記第２補助インバータが第２主インバータの第７ノードＶ（Ｎ）を引用することによって第８３トランジスタＴ８３を制御する
【００５５】
上述の改良によって、第１補助インバータと第２補助インバータの部品の数を減らすことができ、他の部品で第６ノードＵ（Ｎ）と第７ノードＶ（Ｎ）に類似した波形を生成して第７３トランジスタＴ７３と第８３トランジスタＴ８３を制御する必要がなくなる。
【００５６】
以下に第１プルダウン保持モジュール６０１を例として説明する。
作動中、第１補助インバータは、第６ノードＵ（Ｎ）と定電圧低電位ＤＣＬの高・低電圧を駆動した後、第５２トランジスタＴ５２は第１負電位ＶＳＳ１にまでプルダウンされ、第７４トランジスタＴ７４が第１ノードＱ（Ｎ）において高電位の時、第１低周波クロック信号源ＬＣ１を起動すると共にプルダウンすることによって、第３ノードＫ（Ｎ）はさらに低い電位になり、第２ノードＰ（Ｎ）もさらに低い電位にプルダウンされる。
すなわち、第１補助インバータは作動中に第１主インバータに低電位を供給することによって、第３２トランジスタＴ３２と第４２トランジスタＴ４２の閾値電圧が比較的低いまたは０Ｖに近づくという物理的特性によって漏れ電流が発生するのを防止することができ、プルダウン保持回路部６００の作動中、正常にプルダウンすることができる。
【００５７】
作動していない時、第５２トランジスタＴ５２、第５４トランジスタＴ５４、第７４トランジスタＴ７４は全て切断されてオフになる。第５４トランジスタＴ５４のグリッド電極は第１ノードＱ（Ｎ）に電気接続され、ソース電極は第３ノードＫ（Ｎ）に電気接続されることによって、第５４トランジスタＴ５４のグリッド電極は負電位になり、ソース電極は正電位になる。
このように、Ｖｇｓは相対的にかなり負の電位であって、第５４トランジスタＴ５４をしっかりオフにすることができ、その漏れ電流を減少させることができる。すなわち、第１補助インバータは作動していない時に第１主インバータに適当な高さの高電位を供給することによって、第５４トランジスタＴ５４の漏れ電流を少なくし、プルダウン保持回路部６００が作動していないときに比較的高い電位になるようにし、効果的に第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）を低電位に保つ。さらに、第３ノードＫ（Ｎ）が高電位の時、抵抗分圧の機能によって、第２ノードＰ（Ｎ）の電位をさらに高くすることができ、それによって第２ノードＰ（Ｎ）の電位を安定させることができる。
【００５８】
第２プルダウン保持モジュール６０２と第１プルダウン保持モジュール６０１は交代で作用し、その作用方式は、第１プルダウン保持モジュール６０１の作用方式と同じである。
さらに、図４と図１は同じ記号の構成、接続関係を備え、機能と操作原理も同じであるため、ここでは詳説しない。
【００５９】
図５を参照する。
図５は本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の第４実施例である。
前記第４実施例と第３実施例の違いは、第４１トランジスタＴ４１のソース電極が出力端子Ｇ（Ｎ）に電気接続されており、第４１トランジスタＴ４１のソース電極が出力端子Ｇ（Ｎ）に電気接続されることによって、第１ノードＱ（Ｎ）の作動中に発生する第４１トランジスタＴ４１による漏れ電流を少なくすることができる点にある。
さらに、図５と図４は同じ記号の構成、接続関係を備え、機能と操作原理も同じであるため、ここでは詳説しない。
【００６０】
図６を参照する。
図６は本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路の波形設定とキーノードの出力オシログラムである。
そのうち、ＳＴＶは回路の起動信号である。ＣＫ（１）−ＣＫ（４）は回路のクロック信号であり、見て分かる通り、ここに示すクロック信号の波形デューティ比は２５／７５であり、クロック信号の波形が第１プルダウン部４００において第４１トランジスタＴ４１に影響を与えないようにすることができ、第１ノードＱ（Ｎ）の信号の出力波形を"凸"の字の形にすることができる。
ＶＳＳ１、ＶＳＳ２、ＤＣＬは、入力された定電圧制御信号であって、ＤＣＬ＜ＶＳＳ２＜ＶＳＳ１であり、具体的な電圧値は実際のパネル駆動における必要と部品の特性に基づいて設定される。
第１低周波クロック信号源ＬＣ１と第２低周波クロック信号源ＬＣ２は、位相が全く逆の２つの低周波クロック信号源で、第１プルダウン保持モジュール６０１と第２プルダウン保持モジュール６０２を交互に作用させることができるため、長時間作動する第１プルダウン保持モジュール６０１または第２プルダウン保持モジュール６０２の電気的ストレスを軽減することができる。その他は、回路のキーノードが生成した出力信号波形である。
図から分かる通り、第１ノードＱ（Ｎ）の信号の出力波形は"凸"の字の形であり、出力端子Ｇ（Ｎ）は正常に出力される。作動していない時、第１ノードＱ（Ｎ）と出力端子Ｇ（Ｎ）は低電位である。
【００６１】
要約すると、本発明の酸化物半導体薄膜トランジスタにおけるスキャン駆動回路のプルダウン保持回路部は、交互に作用する第１プルダウン保持モジュールと第２プルダウン保持モジュールとを備える。
第１プルダウン保持モジュールは、第１主インバータと第１補助インバータを備え、定電圧低電位を導入する。
第２プルダウン保持モジュールは、第２主インバータと第２補助インバータを備え、定電圧低電位を導入する。
定電圧低電位＜第２負電位＜第１負電位に設定されているため、酸化物半導体薄膜トランジスタの電気特性がスキャン駆動回路に与える影響、特に、漏れ電流の問題による機能不良といった影響を防ぐことができ、プルダウン保持回路部が作動中には正常にプルダウンされ、作動していないときには比較的高い電位になるようにすることができ、効果的に第１ノードと出力端子を低電位に保つことができる。同時に、第１プルダウン保持モジュールと第２プルダウン保持モジュールは交互に作用するため、長時間作動する部品の電気的ストレスを軽減することができ、回路の寿命を延ばすことができる。
【００６２】
上述の通り、本発明は好ましい実施例を提示しているが、前記好ましい実施例は本発明を制限するものではなく、本領域の一般の技術者は、本発明の精神と範囲を逸脱しない範囲内で、各種変更や潤飾をすることができ、本発明の申請範囲は請求項によって定義された範囲であるものとする。
【符号の説明】
【００６３】
１００      プルアップ制御部
２００      プルアップ部
３００      トランスファ部
４００      第１プルダウン部
５００      ブートストラップコンデンサ部
６００      プルダウン保持回路部
６０２      第２プルダウン保持モジュール
Ｔ１１      第１１トランジスタ
Ｔ２１      第２１トランジスタ
Ｔ２２      第２２トランジスタ
Ｔ４１      第４１トランジスタ
Ｔ５１      第５１トランジスタ
Ｔ５２      第５２トランジスタ
Ｔ５３      第５３トランジスタ
Ｔ５４      第５４トランジスタ
Ｔ７１      第７１トランジスタ
Ｔ７２      第７２トランジスタ
Ｔ７３      第７３トランジスタ
Ｔ７４      第７４トランジスタ
Ｔ４２      第４２トランジスタ
Ｔ３２      第３２トランジスタ
Ｔ６１      第６１トランジスタ
Ｔ６２      第６２トランジスタ
Ｔ６３      第６３トランジスタ
Ｔ６４      第６４トランジスタ
Ｔ８１      第８１トランジスタ
Ｔ８２      第８２トランジスタ
Ｔ８３      第８３トランジスタ
Ｔ８４      第８４トランジスタ
Ｔ４３      第４３トランジスタ
Ｔ３３      第３３トランジスタ
ＳＴ（Ｎ）  駆動出力端子
Ｇ（Ｎ）    出力端子
Ｑ（Ｎ）    第１ノード
Ｐ（Ｎ）    第２ノード
Ｋ（Ｎ）    第３ノード
Ｓ（Ｎ）    第４ノード
Ｔ（Ｎ）    第５ノード
Ｕ（Ｎ）    第６ノード
Ｖ（Ｎ）    第７ノード
ＣＫ（Ｍ）  クロック信号
ＣＫ（１）  第１クロック信号
ＣＫ（２）  第２クロック信号
ＣＫ（３）  第３クロック信号
ＣＫ（４）  第４クロック信号
ＶＳＳ１    第１負電位
ＶＳＳ２    第２負電位
Ｃｂ        コンデンサ
ＤＣＨ      定電圧高電位
ＤＣＬ      定電圧低電位
ＳＴＶ      起動信号端子
ＬＣ１      第１低周波クロック信号源
ＬＣ２      第２低周波クロック信号源
【図１】
0006419324.tif 000002
【図２】
0006419324.tif 000003
【図３】
0006419324.tif 000004
【図４】
0006419324.tif 000005
【図５】
0006419324.tif 000006
【図６】
0006419324.tif 000007