(57)【特許請求の範囲】
【請求項１】
半導体酸化膜よりも金属に対する接着性が低い膜と、
前記膜を介して貼合される一対の基板と、
前記一対の基板の対向する位置に設けられ、少なくとも前記一対の基板のうちの第１の基板および前記膜に埋設された第１部位と、前記一対の基板のうちの第２の基板に埋設された第２部位と、前記第２の基板に埋設され、前記基板の面方向における幅が前記第１部位および前記第２部位よりも細く、かつ前記第１部位および前記第２部位を接続する第３部位を有し、前記第３部位の前記面方向における端部の少なくとも一部が前記第２の基板に接する金属電極と、
前記第２部位と前記膜との間に設けられる空隙と
を備えることを特徴とする半導体装置。
【請求項２】
前記膜と前記第2の基板との間に設けられ、半導体酸化膜よりも金属に対する接着性が低い第２膜と、
前記第１部位と前記第２膜との間に設けられる空隙と
を備え、
前記第２部位は、前記第２膜に埋設される
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属電極は、
前記第１部位の前記面方向における幅と、前記第２部位の前記面方向における幅とが等しい
ことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記膜は、
半導体窒化膜、炭素を含有する半導体酸化膜、またはＬｏｗ−ｋ材料のいずれかを含む膜である
ことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
貼合する一対の基板の表面のうち、少なくとも一方の前記基板の表面に、半導体酸化膜よりも金属に対する接着性が低い膜を形成する工程と、
前記一対の基板の対応する位置に開口を形成する工程と、
前記開口へ金属を埋め込んで金属電極を形成する工程と、
前記一対の基板のうち、前記膜が形成された第１の基板に貼合する第２の基板に形成した前記金属電極の表面を貼合面から後退させる工程と、
前記一対の基板を前記膜を介して貼合する工程と、
貼合した前記一対の基板を熱処理する工程と、
前記熱処理後に常温に戻して前記金属電極を収縮させることにより、前記第２の基板に埋設された部位の周面のうち、前記第１の基板と対向する部位と前記膜との間に空隙を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
第１導電部および第１絶縁部を有する第１の基板と、
前記第１導電部と接する第２導電部および前記第１絶縁部と接する第２絶縁部を有する第２の基板と、
前記第１の基板および第２基板の面方向と垂直な第１方向において前記第１導電部および前記第２絶縁部の間に位置する第１空隙と、
前記第１方向において前記第２導電部および前記第１絶縁部の間に位置する第２空隙と
を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体チップを多段に積層することによって占有面積の低減を可能とした半導体装置がある。かかる半導体装置は、例えば、半導体素子や集積回路が形成された基板を多段に貼合し、半導体チップ単位にダイシングすることによって製造される。
【０００３】
貼合される各基板の表面には、一般的に半導体酸化膜が設けられ、各半導体酸化膜の表面の対応する位置には、基板が貼合されることによって接続される複数の電極が設けられる。ここで、基板同士を貼合する工程では、接続される電極の位置に合わせズレが生じる場合がある。
【０００４】
かかる場合、一方の基板側に設けられた電極の金属は、他方の基板表面に設けられた半導体酸化膜と直接接触し、後に行われる熱処理工程で他方の基板側へ拡散すると、他方の基板側に設けられた半導体素子や集積回路の特性に悪影響をおよぼす。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−３３９００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一つの実施形態は、一方の基板表面に設けられる金属電極の金属が一方の基板に貼合される他方の基板へ拡散することを抑制することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
一つの実施形態によれば、半導体装置が提供される。半導体装置は、低接着性膜と、一対の基板と、金属電極と、空隙とを備える。低接着性膜は、半導体酸化膜よりも金属に対する接着性が低い。一対の基板は、前記低接着性膜を介して貼合される。金属電極は、前記低接着性膜を貫通して前記一対の基板を接続し、前記一対の基板の間に前記一対の基板に埋設された部位よりも細い部位を有する。空隙は、前記金属電極における一方の前記基板に埋設された部位の周面のうち、他方の前記基板と対向する部位と前記低接着性膜との間に設けられる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る半導体装置の模式的な断面を示す説明図。
【図２】実施形態に係る半導体装置の製造工程を示す説明図。
【図３】実施形態に係る半導体装置の製造工程を示す説明図。
【図４】実施形態に係る半導体装置の製造工程を示す説明図。
【図５】実施形態の変形例１に係る半導体装置の模式的な断面を示す説明図。
【図６】実施形態の変形例２に係る半導体装置の模式的な断面を示す説明図。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態にかかる半導体装置および半導体装置の製造方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。以下では、ロジック回路が形成された第１の基板と、イメージセンサが形成された第２の基板とを貼合する所謂Wafer  on  Waferを例に挙げて説明するが、本実施形態に係る半導体装置の製造方法は、Chip  on  WaferやChip  on  Chipにも採用することができる。なお、第１の基板や第２の基板に形成される回路は、ロジック回路やイメージセンサに限らず、任意の半導体集積回路であってもよい。
【００１０】
図１は、実施形態に係る半導体装置１の模式的な断面を示す説明図である。図１に示すように、半導体装置１は、低接着性膜２と、第１の基板３１および第２の基板３２と、金属電極４（以下、単に「電極４」と記載する）とを備える。
【００１１】
低接着性膜２は、半導体酸化膜（例えば、不純物が添加されていない酸化シリコン膜）よりも金属に対する接着性が低い材料によって形成される膜である。ここでの半導体酸化膜よりも金属に対する接着性が低い材料は、例えば、窒化シリコン、炭素が添加された窒化シリコン、炭素が添加された酸化シリコンなどの絶縁膜、または、Ｌｏｗ―ｋ材料などによって形成される。
【００１２】
かかる低接着性膜２は、貼合前の第１の基板３１表面に設けられる第１低接着性膜２１と、貼合前の第２の基板３２表面に設けられる第２低接着性膜２２とが貼合されたものである。
【００１３】
第１の基板３１および第２の基板３２は、例えば、シリコンウェハなどの半導体基板である。第１の基板３１は、内部にロジック回路（図示略）が作り込まれている。第２の基板３２は、内部にイメージセンサ（図示略）が作り込まれている。これら第１の基板３１および第２の基板３２は、低接着性膜２を介して貼合されている。
【００１４】
電極４は、例えば、銅によって形成され、低接着性膜２を貫通して第１の基板３１内に作り込まれたロジック回路と、第２の基板３２内に作り込まれたイメージセンサとを接続する。なお、電極４の材料は、銅以外の金属であってもよい。
【００１５】
かかる電極４は、第１の基板３１に埋め込まれた部位（以下、「第１部位４１」と記載する）と、第２の基板３２に埋め込まれた部位（以下、「第２部位４２」と記載する）とを備える。さらに、電極４は、第１部位４１と第２部位４２とを接続する部位（以下、「第３部位４３」と記載する）を備える。第３部位４３の幅ｄ３は、第１部位４１の幅ｄ１および第２部位４２の幅ｄ２よりも細い。
【００１６】
また、半導体装置１は、電極４の第１部位４１と第１の基板３１および第１低接着性膜２１との間に、タンタルや窒化タンタルによって形成されるバリアメタル２３を備える。また、半導体装置１は、電極４の第２部位４２と第２の基板３２および第２低接着性膜２２との間に、例えば、タンタルや窒化タンタルによって形成されるバリアメタル２４を備える。
【００１７】
そして、半導体装置１は、電極４における第１部位４１の周面のうち、第２の基板３２と対向する部位と、第２低接着性膜２２との間に空隙５１を備える。また、半導体装置１は、電極４における第２部位４２の周面のうち、第１の基板３１と対向する部位と、第１低接着性膜２１との間に空隙５２を備える。
【００１８】
これにより、半導体装置１では、第１部位４１の周面のうち、第２の基板３２と対向する部位が第２低接着性膜２２に接触することがないので、第１部位４１の金属が第２低接着性膜２２を介して、第２の基板３２側へ拡散することを防止することができる。
【００１９】
同様に、半導体装置１では、第２部位４２の周面のうち、第１の基板３１と対向する部位が第１低接着性膜２１に接触することがないので、第２部位４２の金属が第１低接着性膜２１を介して、第１の基板３１側へ拡散することを防止することができる。
【００２０】
また、半導体装置１によれば、バリアメタル２３によって電極４の第１部位４１から第１の基板３１への金属の拡散を防止することができ、バリアメタル２４によって電極４の第２部位４２から第２の基板３２への金属の拡散を抑制することができる。
【００２１】
次に、図２〜図４を参照し、半導体装置１の製造方法について説明する。図２〜図４は、実施形態に係る半導体装置１の製造工程を示す説明図である。半導体装置１を製造する場合には、まず、図２の（ａ）に示すように、内部にロジック回路（図示略）が作り込まれた第１の基板３１を用意する。
【００２２】
そして、図２の（ｂ）に示すように、第１の基板３１の表面に、例えば、窒化シリコン、炭素が添加された窒化シリコン、炭素が添加された酸化シリコンなどの絶縁膜、または、Ｌｏｗ―ｋ材料などによって、第１低接着性膜２１を形成する。
【００２３】
これにより、後に形成する電極４の材料である銅に対する接着性の低い第１低接着性膜２１を形成することができる。なお、第１低接着性膜２１は、例えば、ＣＶＤ（Chemical  Vapor  Deposition）によって形成する。第１低接着性膜２１を有機系のＬｏｗ―ｋ材料によって形成する場合には、スピンコータによって、第１低接着性膜２１を形成してもよい。
【００２４】
また、ここでは、第１の基板３１の表面に第１低接着性膜２１を形成したが、第１の基板３１の表面に層間絶縁膜として酸化シリコン膜を形成した後、酸化シリコン膜の表面に第１低接着性膜２１を形成してもよい。
【００２５】
続いて、図２の（ｃ）に示すように、第１低接着性膜２１の表面にレジスト６を塗布した後、フォトリソグラフィーによって、電極４の形成予定位置上のレジスト６を除去し、開口６１を形成する。
【００２６】
そして、図２の（ｄ）に示すように、レジスト６をマスクとして使用し、第１低接着性膜２１および第１の基板３１に対して、例えば、ＲＩＥ（Reactive  Ion  Etching）などの異方性エッチングを行うことによって、第１の基板３１に開口６２を形成する。ここでは、開口６２の底面がロジック回路の配線に到達する深さになるまでエッチングを行う。その後、開口６２の内周面に、例えば、タンタルまたは窒化タンタルによってバリアメタル２３を形成する。
【００２７】
続いて、図３の（ａ）に示すように、レジスト６を除去した後、例えば、電解メッキまたはＣＶＤによって、開口６２および第１低接着性膜２１上に銅層４０を積層して開口６２に銅を埋め込む。
【００２８】
そして、例えば、ＣＭＰ（Chemical  Mechanical  Polishing）によって、銅層４０を研磨し、図３の（ｂ）に示すように、電極４の第１部位４１を形成する。その後、さらにＣＭＰによる研磨を継続することによって、図３の（ｄ）に示すように、電極４における第１部位４１の表面を第１低接着性膜２１の表面から数ｎｍ（例えば、３〜９ｎｍ）後退させる。
【００２９】
なお、第１の基板３１に貼合する第２の基板３２についても、上記した工程と同様の工程によって、表面に第２低接着性膜２２を形成し、電極４の第２部位４２を形成する。そして、電極４の第２部位４２の表面を第２低接着性膜２２の表面から数ｎｍ後退させる。第２の基板３２に側に形成される電極４の第２部位４２は、第１部位４１と同様の工程によって形成するため、第１部位４１と等しい太さになる。
【００３０】
その後、第１低接着性膜２１の表面および第２低接着性膜２２の表面をプラズマ処理することによって、第１低接着性膜２１の表面および第２低接着性膜２２の表面を活性化させ、第１低接着性膜２１の表面および第２低接着性膜２２の表面にダングリングボンドを生じさせる。さらに、第１低接着性膜２１の表面および第２低接着性膜２２の表面を純水によって洗浄し、ダングリングボンドに水酸基を付着させる。
【００３１】
そして、図４の（ａ）に示すように、第１の基板３１表面の第１低接着性膜２１と、第２の基板３２表面の第２低接着性膜２２とが向き合うように、第１の基板３１と第２の基板３２とを対応配置する。その後、図４の（ｂ）に示すように、第１低接着性膜２１の表面および第２低接着性膜２２の表面を接合させて、第１の基板３１と第２の基板３２とを貼合する。
【００３２】
このとき、第１の基板３１および第２の基板３２の位置合わせ精度が不十分であったり、電極４の第１部位４１および第２部位４２の形成位置にズレが生じていたりすると、図４の（ｂ）に示すように、第１部位４１の位置と第２部位４２の位置とにズレが生じる。
【００３３】
かかる場合に、本実施形態では、電極４の第１部位４１を第１低接着性膜２１の表面から数ｎｍ後退させているので、第１部位４１が第２低接着性膜２２の表面に接触することがなく、第１部位４１の銅が第２の基板３２へ拡散することを抑制することができる。
【００３４】
同様に、本実施形態では、電極４の第２部位４２を第２低接着性膜２２の表面から数ｎｍ後退させているので、第２部位４２が第１低接着性膜２１の表面に接触することがなく、第２部位４２の銅が第１の基板３１へ拡散することを抑制することができる。
【００３５】
なお、この段階では、電極４の第１部位４１と第２部位４２とは、接続されておらず、第１低接着性膜２１と、第２低接着性膜２２との接合力も不十分である。具体的には、第１低接着性膜２１と第２低接着性膜２２とを接合しただけでは、貼合面の水酸基同士が水素結合した分子間力という比較的弱い接合力で接合された状態である。
【００３６】
そこで、電極４の第１部位４１と第２部位４２を接続させ、且つ、第１低接着性膜２１と第２低接着性膜２２との接合力を増大させるために熱処理を行う。これにより、図４の（ｃ）に示すように、電極４の第１部位４１および第２部位４２が熱膨張して接続される。同時に、第１低接着性膜２１と第２低接着性膜２２との接合面から水分子が蒸発して、第１低接着性膜２１と第２低接着性膜２２は、供給結合による強い接合力で接合される。
【００３７】
このときの熱膨張によって、一時的に第１部位４１と第２低接着性膜２２とが接触し、第２部位４２と第１低接着性膜２１とが接触することがあるが、その後、熱処理が終了して電極４が常温に戻ると、電極４が熱収縮する。
【００３８】
ここで、第１低接着性膜２１および第２低接着性膜２２は、前述したように、窒化シリコン、炭素が添加された窒化シリコン、炭素が添加された酸化シリコンなどの絶縁膜、または、Ｌｏｗ―ｋ材料などによって形成されている。
【００３９】
このため、電極４が熱収縮すると、第１部位４１の周面のうち、第２の基板３２と対向する部位と、第２低接着性膜２２との間に空隙５１ができ、第２部位４２の周面のうち、第１の基板３１と対向する部位と、第１低接着性膜２１との間に空隙５２ができる。さらに、第１部位４１と第２部位４２との接続部分が熱収縮によって細くなることで第３部位４３が形成され、図１に示す半導体装置１が完成する。
【００４０】
ここで、前述したように、第１の基板３１および第２の基板３２を貼合する前の第１部位４１の太さと第２部位４２の太さとは等しいので、電極４における第３部位４３を挟んで両側には、同じ大きさの空隙５１，５２が形成される（図１参照）。これにより、第１低接着性膜２１と第２低接着性膜２２との接合面全体の接合強度を均一にすることができる。
【００４１】
なお、熱処理時に一時的に第１部位４１と第２低接着性膜２２とが接触し、第２部位４２と第１低接着性膜２１とが接触する場合、電極４の第１部位４１および第２部位４２の表面をさらに数ｎｍ後退させれば、かかる一時的な接触の発生を防止することができる。
【００４２】
上述したように、実施形態に係る半導体装置は、半導体酸化膜よりも金属に対する接着性が低い低接着性膜を介して貼合される一対の基板と、低接着性膜を貫通して一対の基板を接続する金属電極とを備える。金属電極は、一対の基板の間に一対の基板に埋設された部位よりも細い部位を備える。
【００４３】
さらに、実施形態に係る半導体装置は、金属電極における一方の基板に埋設された部位の周面のうち、他方の基板と対向する部位と低接着性膜との間に空隙を備える。かかる空隙によって、半導体装置は、一方の基板表面に設けられる金属電極の金属が一方の基板に貼合される他方の基板へ拡散することを抑制することができる。
【００４４】
なお、上記した実施形態では、第１の基板および第２の基板の双方に低接着性膜を設け、電極における第１部位および第２部位の双方を低接着膜の表面から後退させて、第１の基板と第２の基板とを貼合する場合を例に挙げたが、これは一例である。
【００４５】
すなわち、低接着性膜は、第１の基板および第２の基板のいずれか一方に設けられても良い。また、電極における第１部位および第２部位のいずれか一方を低接着成膜の表面から後退させて第１の基板と第２の基板とを貼合してもよい。以下、かかる構成の変形例について、図５および図６を参照して説明する。
【００４６】
図５は、実施形態の変形例１に係る半導体装置１ａの模式的な断面を示す説明図であり、図６は、実施形態の変形例２に係る半導体装置１ｂの模式的な断面を示す説明図である。なお、図５および図６に示す構成要素のうち、図１に示す構成要素と同一の構成要素については、図１に示す符号と同一の符号を付することにより、その説明を省略する。
【００４７】
変形例１では、図５の（ａ）に示すように、第１低接着性膜２１が形成され、電極の第１部位４１ａ表面を第１低接着性膜２１の表面と面一にした第１の基板３１と、第２低接着性膜２２が形成され、電極の第２部位４２表面を第２低接着性膜２２表面から後退させた第２の基板３２とを用いる。
【００４８】
かかる第１の基板３１と第２の基板３２とを貼合して加熱処理を行うと、図５の（ｂ）に示すように、第１部位４１ａおよび第２部位４２が熱膨張して接続し、電極４ａとなる。その後、熱処理が終了して電極４ａが常温に戻ると、半導体装置１ａには、電極４ａにおける第２部位４２の周面のうち、第１の基板３１と対向する部位と第１低接着性膜２１との間に空隙５３ができる。
【００４９】
これにより、半導体装置１ａでは、第２部位４２の周面のうち、第１の基板３１と対向する部位が第１低接着性膜２１に接触することがないので、第２部位４２の金属が第１低接着性膜２１を介して、第１の基板３１側へ拡散することを防止することができる。
【００５０】
このため、半導体装置１ａは、第１部位４１ａの近傍に金属の拡散により特性が劣化する素子があり、第２部位４２の近傍に金属の拡散により特性が劣化する素子がない場合に、第１部位４１ａの近傍の素子の特性劣化を防止することができる。
【００５１】
また、半導体装置１ａは、第１部位４１ａの周面のうち、第２の基板３２と対向する部位と第２低接着性膜２２との間に空隙がないので、第１低接着性膜２１と第２低接着性膜２２との接合強度を高めることができる。
【００５２】
また、変形例２では、図６の（ａ）に示すように、第１低接着性膜２１が形成され、電極の第１部位４１ａ表面を第１低接着性膜２１の表面と面一にした第１の基板３１と、第２低接着性膜２２が形成されず、電極の第２部位４２表面を接合面から後退させた第２の基板３３とを用いる。
【００５３】
かかる第１の基板３１と第２の基板３３とを貼合して加熱処理を行うと、図６の（ｂ）に示すように、第１部位４１ａおよび第２部位４２が熱膨張して接続し、電極４ｂとなる。その後、熱処理が終了して電極４ｂが常温に戻ると、半導体装置１ｂには、電極４ｂにおける第２部位４２の周面のうち、第１の基板３１と対向する部位と第１低接着性膜２１との間に空隙５４ができる。
【００５４】
これにより、半導体装置１ｂでは、第２部位４２の周面のうち、第１の基板３１と対向する部位が第１低接着性膜２１に接触することがないので、第２部位４２の金属が第１低接着性膜２１を介して、第１の基板３１側へ拡散することを防止することができる。
【００５５】
このため、半導体装置１ｂは、第１部位４１ａの近傍に金属の拡散により特性が劣化する素子があり、第２部位４２の近傍に金属の拡散により特性が劣化する素子がない場合に、第１部位４１ａの近傍の素子の特性劣化を防止することができる。
【００５６】
また、半導体装置１ｂは、第１部位４１ａの周面のうち、第２の基板３３と対向する部位と第２の基板３３との間に空隙がないので、第１低接着性膜２１と第２の基板３３との接合強度を高めることができる。さらに、半導体装置１ｂを製造する場合には、第２の基板３３の表面に第２低接着性膜２２を形成する工程を省略することができるので、製造工程を簡略化することができる。
【００５７】
なお、上記した実施形態では、低接着性膜を介して一対の基板を貼合する場合を例に挙げたが、本実施形態は、３枚以上の基板を貼合して製造される半導体装置および同半導体装置の製造方法に対しても適用することができる。
【００５８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１，１ａ，１ｂ  半導体装置、２  低接着性膜、２１  第１低接着性膜、２２  第２低接着性膜、２３，２４  バリアメタル、３１  第１の基板、３２，３３  第２の基板、４，４ａ，４ｂ  電極、４１，４１ａ  第１部位、４２  第２部位、４３  第３部位、５１，５２，５３  空隙、６  レジスト、６１，６２  開口
【図１】
0006335099.tif 000002
【図２】
0006335099.tif 000003
【図３】
0006335099.tif 000004
【図４】
0006335099.tif 000005
【図５】
0006335099.tif 000006
【図６】
0006335099.tif 000007