(57)【特許請求の範囲】
【請求項１】
入力される電圧により発振周波数を制御する電圧制御発振器を２Ｎ個（Ｎは２以上の整数）リング状に結合した回路を有し、該２Ｎ個の電圧制御発振器に含まれる偶数番目の電圧制御発振器の出力を用いて第１の正弦波信号を生成し、該２Ｎ個の電圧制御発振器に含まれる奇数番目の電圧制御発振器の出力を用いて前記第１の正弦波信号と同じ周波数をもち位相の異なる第２の正弦波信号を生成し、前記第１及び前記第２の正弦波信号を出力する周波数発生器と、
前記周波数発生器から出力された第１及び第２の正弦波信号の位相差が、基準位相差より大きいか否かによって、正負の異なる電圧を出力する位相検出器と、
前記位相検出器から出力される電圧と基準電圧との比較結果、又は、前記位相検出器から出力される電圧と該電圧の正負を反転した電圧との比較結果を出力する比較器とを備え、
前記周波数発生器は、前記比較器から出力された比較結果を用いて、前記位相差が前記基準位相差に近づくように前記第１又は前記第２の正弦波信号の位相を制御する
ことを特徴とする局部発振器。
【請求項２】
Ｎは２または４であることを特徴とする請求項１に記載の局部発振器。
【請求項３】
前記周波数発生器は、前記２Ｎ個の電圧制御発振器に含まれる偶数番目の電圧制御発振器それぞれの出力する正弦波信号の間で乗算を行うことにより前記第１の正弦波信号を生成し、前記２Ｎ個の電圧制御発振器に含まれる奇数番目の電圧制御発振器それぞれの出力する正弦波信号の間で乗算を行うことにより前記第２の正弦波信号を生成することを特徴とする請求項１又は請求項２に記載の局部発振器。
【請求項４】
前記周波数発生器は、前記偶数番目の電圧制御発振器の制御電圧を変化させることにより、前記第１の正弦波信号の位相を制御することを特徴とする請求項１乃至３のいずれか１項に記載の局部発振器。
【請求項５】
前記周波数発生器は、前記奇数番目の電圧制御発振器の制御電圧を変化させることにより、前記第２の正弦波信号の位相を制御することを特徴とする請求項１乃至３のいずれか１項に記載の局部発振器。
【請求項６】
前記２Ｎ個の電圧制御発振器はそれぞれ、メイン可変容量とサブ可変容量とインダクタが互いに並列に接続された電子回路、を有することを特徴とする請求項１乃至５のいずれか１項に記載の局部発振器。
【請求項７】
前記メイン可変容量に対する前記サブ可変容量の比が１／１０未満であることを特徴とする請求項６に記載の局部発振器。
【請求項８】
前記周波数発生器は、前記偶数番目の電圧制御発振器のサブ可変容量の制御電圧を変化させることにより、前記第１の正弦波信号の位相を制御することを特徴とする請求項６または請求項７に記載の局部発振器。
【請求項９】
前記周波数発生器は、前記奇数番目の電圧制御発振器のサブ可変容量の制御電圧を変化させることにより、前記第２の正弦波信号の位相を制御することを特徴とする請求項６または請求項７に記載の局部発振器。
【請求項１０】
前記周波数発生器は、前記奇数番目の電圧制御発振器に入力される電圧を、前記奇数番目の電圧制御発振器の一部から出力された正弦波信号の周波数を分周した周波数と参照信号の周波数の比較に基づき直流電圧を出力するＰＬＬ（Ｐｈａｓｅ ＬｏｃｋｅｄＬｏｏｐ）により制御することを特徴とする請求項１乃至９のいずれか１項に記載の局部発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信機器において正弦波信号を生成する局部発振器に関する。
【背景技術】
【０００２】
無線通信機器において、高周波の受信信号を処理する半導体集積回路が用いられている。例えば、通信用のダイレクトコンバージョン受信機を構成する半導体集積回路においては直交信号処理を行うため、周波数変換処理において90度位相差を有するIQ(In-phase Quadrature)信号源が局部発振器として必要となる。また、ヘテロダイン受信機においてイメージリジェクション周波数変換処理を行う場合においても、同様に複素信号処理を行う場合に局部発振器から出力されるローカル源にIQ信号が必要となる。【０００３】
特に、ローカル源の周波数と信号周波数が近い値をとるダイレクトコンバージョン方式においては、信号周波数がローカル源に干渉し、位相雑音特性やスプリアス特性を劣化させることが知られており、ローカル源を所望周波数の2倍や4倍の周波数で発振させ、前者ではその立ち上がりエッジと立下りエッジ、後者では立ち上がりエッジのみを利用する周波数分周方式や、ローカル源を所望周波数の1/2や、1/4で発振させ、2逓倍や4逓倍する周波数逓倍方式などがある。特に、数10GHz帯のミリ波帯以上の周波数においては、前者は発振器の実現が困難であることため、後者の逓倍方式を用いる。非特許文献1では、ミリ波帯のローカル源を実現させるため、4逓倍器を用いる方式が提示されている。【０００４】
多相VCO (Voltage-controlled oscillator) は、同じ特性を有する複数の電圧制御発振器を用いることで、局部発振器において複数の位相差をもつ出力を実現することができる。また、差動構成の電圧制御発振器を用いた局部発振器では、（電圧制御発振器数×2）の位相を実現することができ、その位相差は360／（電圧制御発振器数×2）となる。半導体集積回路装置など、チップ内の相対的な素子値ばらつきは数%〜0.5%以下で製造可能であるため、複数の電圧制御発振器の位相差は上記のばらつきの範囲となる。
【先行技術文献】
【特許文献】
【０００５】
【非特許文献１】M. Hartmann, C. Wagner, K. Seemann, H. Jagaer, R. Weigel, "77 GHz SiGe Mixer Circuit with LO Active Frequency Multiplier for Automotive Radar," Microwave Integrated Circuits Conference (EuMIC)， 2010 European， 27-28 Sept. 2010.
【非特許文献２】D. Axelrad, E. de Foucauld, M. Boasis, P. Martin, P. Vincent, M. Belleville，F. Gaffiot, "A multi-phase 10 GHz VCO in CMOS/SOI for 40 Gbits/s SONET OC-768 clock and data recovery circuits," 2005 IEEE Radio Frequency integrated Circuits (RFIC) Symposium, 12-14 June 2005
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の局部発振器では、半導体集積回路装置を用いて多相VCO (Voltage-controlled oscillator) を製造したとしても、チップ内の素子ばらつきによる移相精度劣化によって、ばらつき0.5%(1.8度)以下の位相精度のIQ信号を生成することが難しいという課題がある．【０００７】
本発明は上記のような課題を解決するためになされたもので、従来の局部発振器より位相精度の高いIQ信号を生成する局部発振器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る局部発振器は、入力される電圧により発振周波数を制御する電圧制御発振器を２Ｎ個（Ｎは２以上の整数）リング状に結合した回路を有し、該２Ｎ個の電圧制御発振器に含まれる偶数番目の電圧制御発振器の出力を用いて第１の正弦波信号を生成し、該２Ｎ個の電圧制御発振器に含まれる奇数番目の電圧制御発振器の出力を用いて前記第１の正弦波信号と同じ周波数をもち位相の異なる第２の正弦波信号を生成し、前記第１及び前記第２の正弦波信号を出力する周波数発生器と、前記周波数発生器から出力された第１及び第２の正弦波信号の位相差が、基準位相差より大きいか否かによって、正負の異なる電圧を出力する位相検出器と、前記位相検出器から出力される電圧と基準電圧との比較結果、又は、前記位相検出器から出力される電圧と該電圧の正負を反転した電圧との比較結果を出力する比較器とを備え、  前記周波数発生器は、前記比較器から出力された比較結果を用いて、前記位相差が前記基準位相差に近づくように前記第１又は前記第２の正弦波信号の位相を制御することを特徴とする。
【発明の効果】
【０００９】
この発明の局部発振器によれば、従来の局部発振器よりも位相精度の高いIQ信号を生成することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１で示す局部発振器２００の回路図。
【図２】この発明の実施の形態１で示す電圧制御発振器１ａ、１ｂ、１ｃ、１ｄの回路図。
【図３】この発明の実施の形態１で示す位相検出器４の回路図と特性図。
【図４】この発明の実施の形態１で示す局部発振器２００の主要箇所のタイミングチャート。
【図５】この発明の実施の形態１で示す局部発振器２００の回路図の図１とは異なる一例。
【図６】この発明の実施の形態２で示す局部発振器２００の回路図。
【図７】この発明の実施の形態３で示す局部発振器２００の回路図。
【発明を実施するための形態】
【００１１】
実施の形態１．
以下、この発明の実施の形態について説明する。
図１はこの発明に係る局部発振器２００の第１の実施の形態を示す回路図であり、IQ信号源を提供する。この局部発振器２００は、多相電圧制御発振器(多相VCO)１とPLL(phase locked loop)２と乗算群３を備えた周波数発生器１００、位相検出器４、比較器５、フィルタ９を備える。また、局部発振器２００はI(In-phase)出力端子６、Q(Quadrature)出力端子７から正弦波信号を出力し、参照信号入力端子８からPLL(phase locked loop)２で用いられる参照信号が入力される。
【００１２】
多相VCO１は、４つの電圧制御発振器１ａ、１ｂ、１ｃ、１ｄからなり、それぞれをリング状に結合することで多相の正弦波信号の出力が可能となる。電圧制御発振器１ａ、１ｂ、１ｃ、１ｄを差動構成とすると電圧制御発振器１ａは０度、電圧制御発振器１ｂは４５度、電圧制御発振器１ｃは９０度、電圧制御発振器１ｄは１３５度となる位相をもつ正弦波信号をそれぞれ差動出力する。
【００１３】
図２に電圧制御発振器１ａ、１ｂ、１ｃ、１ｄの構成を示す。電圧制御発振器１ａ、１ｂ、１ｃ、１ｄの構成は同じであり、図２では一つの構成を示している。図２に示すように、電圧制御発振器１ａ、１ｂ、１ｃ、１ｄは、インダクタと可変容量を複数有している。電圧制御発振器１ａ、１ｂ、１ｃ、１ｄのそれぞれは、結合信号入力ポート１０、１１、トランジスタ１２、１３、１４、１５、サブ可変容量１６、メイン可変容量１７、インダクタ１８、電源印加端子１９、電流源２０、２１、出力端子２２、２３を備えている。また、電圧制御発振器１ａ、１ｂ、１ｃ、１ｄは差動構成を有している。インダクタ１８、メイン可変容量１７、サブ可変容量１６からなるLC並列共振回路を負荷として、トランジスタ１４、１５は正帰還となるように接続されることで発振器として動作する。また、トランジスタ１２、１３は、結合信号入力ポート１０、１１から入力される信号を増幅してLC共振回路端に入力されるように接続されている。全ての素子は半導体プロセスなの製造されることを想定しており、０．５%以下の位相精度のミスマッチばらつき（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）内ばらつき）が発生することを想定している。
【００１４】
図１における乗算器郡３は、乗算器３ａ、乗算器３ｂからなり、多相VCO1出力のうち９０度差をもつ２つの正弦波信号の出力を乗算し出力する。ここでは、乗算器３ａは電圧制御発振器１ａの０度の正弦波信号と電圧制御発振器１ｃの９０度の正弦波信号、乗算器３ｂは電圧制御発振器１ｂの４５度の正弦波信号と電圧制御発振器１ｄの１３５度の正弦波信号をそれぞれ乗算し出力する。乗算器は、それぞれの入力信号周波数を和算した周波数と、減算した周波数を出力するため、（電圧制御発振器から出力される周波数）×２の周波数をもつ正弦波信号と直流成分を出力する。また、正弦波信号の出力位相に関して、乗算器はそれぞれの入力信号の位相を和算したものを出力するため、乗算器３ａは電圧制御発振器１ａの０度と電圧制御発振器１ｃの９０度を和算した９０度、乗算器３ｂは電圧制御発振器１ｂの４５度と電圧制御発振器１ｄの１３５度を和算した１８０度を出力する。
【００１５】
周波数発生器１００は、乗算器３ａ、３ｂから同じ周波数を有し、それぞれ異なる位相をもつ第１及び第２の正弦波信号を出力する。典型的な一例としては、第１及び第２の正弦波信号は９０度差をもつ場合が挙げられる。
【００１６】
位相検出器４は、図３（ａ）に示すような乗算器で構成される。図３（ａ）に示す乗算器で構成した場合、図３（ｂ）に示すように、二つの入力端子３１、３２からの入力信号が基準位相差（図３（ｂ）では９０度位相差）となる場合に、端子ｃの出力である出力端子３３から０Ｖを出力する。また、入力信号が基準位相差（図３（ｂ）では９０度位相差）より小さい場合は出力は０Ｖより大きく、入力信号が基準位相差（図３（ｂ）では９０度位相差）より大きい場合は出力は０Ｖより小さくなる。なお、乗算器で構成された位相検出器４は、位相差９０度付近のみにおいて、検出特性に対し製造ばらつきの影響を受けにくく、一般的に０．５度以下の位相検出精度を実現できる。また、図３（ｂ）に示すように、入力信号の位相差が基準位相差（図３（ｂ）では９０度位相差）に近づくほど、位相検出器４から出力される電圧は０に近づく。
【００１７】
比較器５は２つの入力端子ｄ、eの電圧を比較し、ｄ端子電圧がe端子電圧より大きい場合には、電源電圧と同等のHIGHを出力し、その逆の場合、0V程度のLOWを出力する。フィルタ９は、ローパスフィルタであり、フィルタの設定した時定数以下の成分のみを出力する機能を有する。ここでは、簡単のため直流成分のみを出力するものとする。ＰＬＬ２は分周器２ａ、位相周波数比較器(PFD: Phase Frequency Detector)２ｂ、ループフィルタＬＰ（Loop Filter）２ｃを備えた一般的なＰＬＬであり、ＲＦ入力端子ｇとレファレンス信号入力端子ｈ、位相比較結果を出力する端子iを有し、ＲＦ入力端子ｇから入力される信号を設定した分周数で分周器２ａにより分周し、位相周波数比較器２ｂでレファレンス信号入力端子ｈの信号と比較し、その位相周波数に応じた電圧をi端子から出力するという機能を有する。
【００１８】
乗算器３ａの出力は位相検出器４の端子ａに接続され、乗算器３ｂの出力は位相検出器４の端子ｂに出力される。位相検出器４の出力端子ｃは比較器５の一つの入力端子であるｄ端子に接続され、もう一方の入力端子はe端子に接続される。比較器５の出力端子ｆは多相VCO１内の電圧制御発振器１ｂ、１ｄの電圧制御端子VCNT2に接続される。電圧制御発振器１a、１ｃの電圧制御端子VCNT1と電圧制御端子VNCT2、電圧制御発振器１ｂ、１ｄの電圧制御端子VCNT1はPLL２の出力に接続される。
【００１９】
電圧制御発振器１a、１ｂ、１ｃ、１ｄをリング状に結合させた状態で、電圧制御発振器１b、１dのVCNT1と電圧制御発振器1a、１ｃのVCNT1とVCNT2をPLLで制御した状態で、電圧制御発振器１b、１d のVCNT2の制御電圧のみを変化させると、電圧制御発振器１b、１dの出力位相が変化する。これは、電圧制御発振器１b、１dのLC並列共振回路の定数が、電圧制御発振器１a、１ｃのLC並列共振回路の定数に対し変化するためである。ここでは、VCNT2が高い場合位相差が大きくなり、VCNT2が低い場合位相差が小さくなるという動作を行うものとする。
【００２０】
今、電圧制御発振器１aを基準とし、電圧制御発振器１ｂの出力が４５°＋α、電圧制御発振器１ｃの出力が９０°＋α＋β、電圧制御発振器１ｄの出力が１３５°＋α＋β＋γ、という位相を有するものとする。ここで、α、β、γはそれぞれ電圧制御発振器１ｂ、１ｃ、１ｄで発生する位相誤差である。位相は和算されるため、乗算器３ａの出力は０°＋（９０°＋α＋β）＝９０°＋α＋β、乗算器３ｂの出力は（４５°＋α）＋（１３５°＋α＋β＋γ）＝１８０°＋２α＋β＋γとなり、それぞれ端子６、７から出力される。IQ信号としての誤差は、それぞれの位相差の９０度に対する差分となるため、（１８０°＋２α＋β＋γ）−（９０＋α＋β）＝９０＋α＋γとなる。そのため、乗算器４で検出したα＋γの位相差を比較器５で比較し、調整手段である電圧制御発振器１ｂ、１ｄのサブ容量ＶＮＣＴ２に負帰還をかけることで、IQの位相誤差を乗算器の検出誤差程度の位相誤差に改善することが可能となる。
【００２１】
次に、時間的な動作について説明する。図４に多相VCO１の主要な信号のタイミングチャートを示す。多相VCO１を動作させると多相VCO１の特性から多相VCO１の出力位相差は自動的に４５度±ミスマッチばらつき程度（図４中では、ばらつきの最大値を2度とする）に収束する。また、同時にPLL２を動作させると、周波数がPLLで設定された分周数にしたがい、多相VCO１から出力される信号周波数は、レファレンス信号周波数×分周数の値にロックする。また、乗算器３ａは、電圧制御発振器１aから出力される０°と電圧制御発振器１ｃから出力される９０°＋α＋βを乗算し、乗算器３ｂは電圧制御発振器１ｂの出力４５°＋αと電圧制御発振器１ｄの出力１３５°＋α＋β＋γを乗算し、IQ信号として出力する。一方、位相検出器４は、多相VCO１、および乗算器郡３、配線誤差などによって発生するIQ信号間の位相誤差を検出し、位相検出器出力として出力する。IQの位相差が90度より小さい場合は、負の電圧を出力し、90度より大きい場合は負の電圧を出力する。すなわち、周波数発生器１００から出力される２つの正弦波信号（第１及び第２の正弦波信号）の位相差が、基準位相差（９０°）より大きいか否かによって、正負の異なる電圧を出力する。
【００２２】
比較器５では、位相検出器４から出力された電圧と基準電圧（図４では０V）を比較し、比較結果を出力する。つまり、IQの位相差が90度より小さい場合は、HIGHを出力し、90度より大きい場合はLOWを出力する。比較器５の出力端子から出力される電圧は、フィルタ９によって直流電圧のみとなり、出力される。
【００２３】
図４では、IQ位相差が92度となり、位相検出器出力は負の電圧を出力する状態を示している。比較器５の出力もLOW(0V)を出力し、フィルタ出力も0Vを出力するため、VCNT2は0Vとなり、位相差が小さくなる方向に電圧制御発振器１ｂ、１ｄの出力位相が変化する。IQ誤差が小さくなると、位相検出器４の出力が負の値が小さくなる方向に変化する。位相差が小さくなると比較器５はLOWとHIGH出力を繰り返し、フィルタ９で直流電圧に変換され電圧制御発振器１ｂ、１ｃのVNCT2に供給される。この動作を繰り返すことで、IQの位相差が90度に収束する。なお、フィルタには時定数があり、遅れが生じるため、オーバーシュートを繰り返しながら、収束する。
【００２４】
ここで、フィルタ９で変換される直流電圧は、比較器５が出力するHIGHとLOWをフィルタリングした電圧となり、IQの位相差がちょうど90度となるようなVCNT2の電圧となる。このように、位相検出器４、比較器５、フィルタ９、多相VCO１で構成されるループは負帰還となるように接続されているため、比較器５の入力端ｄで電圧が基準電圧（０V）となるように、つまり位相検出器４の端子ａと端子ｂの位相差が基準位相差（９０度）となるように電圧制御発振器1bと電圧制御発振器1dの制御電圧VCNT2を変化させることが可能となる。このように、本実施の形態では、負帰還となるループによる制御によって、位相検出器４の端子ａと端子ｂの位相差を高精度に基準位相差（９０度）に合わせることができる。言い換えれば、周波数発生器１００から出力された第１及び第２の正弦波信号の位相差を従来技術よりも高い位相精度で基準位相差（９０度）に合わせることができる。
【００２５】
なお、電圧制御発振器４のメイン可変容量とサブ可変容量の値に比に関して、ここでは、0.5%程度の位相誤差を補正することを目的としているため、移相量としては数〜10度程度で十分に補償が可能である。よって、メイン可変容量に対するサブ可変容量の値は1/10程度で必要な特性が十分得られる。メイン可変容量の値をサブ可変容量の値に対し、十分大きくしておくことで、PLLによって制御できる周波数範囲を広く保つことが可能となり、広帯域で高精度な多相VCOを実現することが可能となる。
【００２６】
このように、多相VCO１の電圧制御発振器に周波数を制御する制御電圧機構を２つ設け、多相VCOを構成する電圧制御発振器に関して、一つおきの電圧制御発振器の２つ目の制御電圧を、２つ目のPLL、つまりQ-VCOのIQ出力の位相を検出し、比較した結果を用いて制御し、それ以外の制御電圧を一つ目のPLLで制御することで、多相VCOのミスマッチばらつき以下の位相誤差を位相検出器４の検出精度相当で検出し、補正することが可能となり、高精度なIQ信号源を実現することが可能となる。なお、ここでは、電圧制御発振器１ｂと１ｄのVCNT２に対して、負帰還ループを適用したが、電圧制御発振器１aと１ｃのVCNT2に対して行っても同等の効果が得られる。また、位相検出器４の出力は単相のものとしたが、図５に示すように差動構成も可能である。図５に示す差動構成の場合は、位相検出器４から、図３（ｂ）で示す出力ｃとその出力ｃの符号を反転した出力の２つが出力される。比較器５では、位相検出器４から出力されたその２つの出力を比較することで、比較器５の比較電圧が不要となるというメリットが生ずる。
【００２７】
なお、本実施の形態では、基準位相差が９０°である場合を中心に示したが、基準位相差は９０°に限定されるものではない。基準位相差は２７０°とすることもできる。また、局所発振器２００から出力される第１及び第２の正弦波信号が位相変化を受ける環境において、その位相変化を補償するため、基準位相差を９０°、２７０°以外に設定する構成とすることもできる。従って、基準位相差は９０°、２７０°に限定されるものではない。
【００２８】
以上で述べたように、実施の形態１に係る局部発振器２００は、同じ周波数を有し、それぞれ異なる位相をもつ第１及び第２の正弦波信号を出力する周波数発生器１００と、周波数発生器１００から出力された第１及び第２の正弦波信号の位相差が、基準位相差より大きいか否かによって、正負の異なる電圧を出力する位相検出器４と、位相検出器４から出力される電圧と基準電圧との比較結果、又は、位相検出器４から出力される電圧と該電圧の正負を反転した電圧との比較結果を出力する比較器５とを備え、周波数発生器１００は、比較器５から出力された比較結果を用いて、前記位相差が前記基準位相差に近づくように前記第１の正弦波信号の位相を制御することを特徴とする。この構成によって、従来の局部発振器よりも位相精度の高いIQ信号を生成することが可能となる。特に、この構成を必要とする環境はミリ波以上の高周波で多く、ミリ波以上の高周波において位相精度の高いIQ信号源を提供することが可能となる。
【００２９】
また、実施の形態１に係る局部発振器２００では、周波数発生器１００から出力された第１及び第２の正弦波信号の位相差が前記基準位相差に近づくほど、位相検出器４から出力される前記電圧は０に近づくことを特徴とする。この構成によって、位相検出器４、比較器５、フィルタ９、多相VCO１で構成されるループは負帰還となるように接続され、位相検出器４の端子ａと端子ｂの位相差を基準位相差（９０度）に収束させる制御を円滑に行える。その結果、従来の局部発振器よりも位相精度の高いIQ信号を生成することが可能となる。
【００３０】
また、実施の形態１に係る局部発振器２００では、前記基準位相差は９０°または２７０°であることを特徴とする。この構成により、周波数発生器１００は９０°の位相差を持つ
第１及び第２の正弦波信号を出力することができ、従来の局部発振器よりも位相精度が高く、通信機器で容易に適用可能なIQ信号源を提供することが可能となる。
【００３１】
また、実施の形態１に係る周波数発生器１００は、入力される電圧により発振周波数を制御する複数の電圧制御発振器を備えることを特徴とする。この構成により、複数の電圧制御発振器の中の一部の電圧制御発振器に入力される電圧を制御することで、第１及び第２の正弦波信号の位相差を高精度に制御することができる。
【００３２】
また、実施の形態１に係る周波数発生器１００において、複数の電圧制御発振器はリング状に結合されることを特徴とする。複数の電圧制御発振器をリング状に結合することで、その複数の電圧制御発振器から多相の正弦波信号を出力することができる。
【００３３】
また、実施の形態１に係る周波数発生器１００は、入力される電圧により発振周波数を制御する複数の電圧制御発振器を２組備え、前記２組の中の第１の組の複数の電圧制御発振器は前記第１の正弦波信号を生成し、前記２組の中の第２の組の複数の電圧制御発振器は前記第２の正弦波信号を生成することを特徴とする。この構成によって、第１の組の複数の電圧制御発振器から出力される正弦波信号の間の乗算によって第１の正弦波信号を生成することが可能となり、第１の組の複数の電圧制御発振器から出力される正弦波信号の周波数を前記第１の正弦波信号の周波数と異なる周波数とすることができる。その結果、通信機器内において、第１の組の複数の電圧制御発振器から出力される正弦波信号が第１の正弦波信号のもつ周波数帯域に与える干渉を低減することができる。第２の組の複数の電圧制御発振器から出力される正弦波信号に関しても、同様の効果が得られる。
【００３４】
また、実施の形態１に係る周波数発生器１００は、比較器５から出力された比較結果を用いて、前記第１の組の複数の電圧制御発振器に入力される電圧を制御することにより、前記第１の正弦波信号の位相を制御することを特徴とする。この構成によって、通信機器内において、第１の組の複数の電圧制御発振器から出力される正弦波信号が第１の正弦波信号のもつ周波数帯域に与える干渉を低減しつつ、第１及び第２の正弦波信号の位相差を高精度に制御することが可能となる。
【００３５】
また、実施の形態１に係る周波数発生器１００は、前記第２の組の複数の電圧制御発振器に入力される電圧を、前記第２の組の複数の電圧制御発振器の一部から出力された正弦波信号の周波数を分周した周波数と参照信号の周波数の比較に基づき直流電圧を出力するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）により制御することを特徴とする。この構成によって、第２の組の複数の電圧制御発振器から出力される正弦波信号の周波数をＰＬＬによって、参照信号の周波数の整数倍に合わせることが可能となる。その結果、参照信号の周波数に含まれる位相雑音が低い場合には、第２の組の複数の電圧制御発振器から出力される正弦波信号の周波数に含まれる位相雑音も低く抑えることが可能となる。
【００３６】
また、実施の形態１に係る周波数発生器１００は、前記第１の組の複数の電圧制御発振器はそれぞれの出力する正弦波信号の間で乗算を行うことにより前記第１の正弦波信号を生成し、前記第２の組の複数の電圧制御発振器はそれぞれの出力する正弦波信号の間で乗算を行うことにより前記第２の正弦波信号を生成することを特徴とする。この構成によって、第１の組の複数の電圧制御発振器から出力される正弦波信号の周波数を前記第１の正弦波信号の周波数と異なる周波数とすることができる。その結果、通信機器内において、第１の組の複数の電圧制御発振器から出力される正弦波信号が第１の正弦波信号のもつ周波数帯域に与える干渉を低減することができる。第２の組の複数の電圧制御発振器から出力される正弦波信号に関しても、同様の効果が得られる。
【００３７】
また、実施の形態１に係る周波数発生器１００において、周波数発生器１００に備えられた複数の電圧制御発振器は、それぞれ複数の可変容量を備えることを特徴とする。この構成によって、複数の可変容量のもつ容量を変化させることによって、複数の電圧制御発振器から出力される正弦波信号の位相を変化させることができ、正弦波信号の位相の制御を円滑に行うことが可能となる。
【００３８】
また、実施の形態１に係る周波数発生器１００において、前記複数の可変容量の容量比は１０以上または１／１０未満であることを特徴とする。この構成によって、0.5%程度の位相誤差を補正する制御を十分行うことが可能となるとともに、ＰＬＬによって制御される可変容量に対しての影響を少なくすることが可能となり、ＰＬＬによって決定する位相雑音特性への影響を軽微とすることが可能となる。
【００３９】
実施の形態２．
実施の形態２では、多相VCO１に含まれる電圧制御発振器の数が、実施の形態１よりも多い場合について示す。
【００４０】
図６はこの発明に係るIQ信号源の第２の実施の形態を示す回路図である。本IQ信号源は、図１に示す構成と基本的に同じであり、多相VCO１に含まれる電圧制御発振器の相数と乗算器郡３のみを変更している。その他の箇所は実施の形態１と同じであり、同一の図番を付加し説明を省略する。
【００４１】
多相VCO１は、電圧制御発振器１a、１ｂ、１ｃ、１ｄ、１e、１ｆ、１ｇ、１ｈからなり、出力はそれぞれ０°、２２．５°、４５°、６７．５°、９０°、１１２．５°、１３５°、１５７．５°の８相となり、差動構成とすると１６相を出力する。発振周波数は所望周波数の１／４とする。乗算器郡３は乗算器３ａ、３ｂ、３ｃ、３ｄ、３e、３ｆからなり、乗算器３ａは電圧制御発振器１aの出力位相０°と電圧制御発振器１eの出力位相９０°を乗算し、９０度の位相をもつ周波数を出力する。乗算器３ｂは電圧制御発振器１ｂの出力位相２２．５°と電圧制御発振器１ｆの出力位相１１２．５°を乗算し、１３５度の位相を持つ周波数を出力する。乗算器３ｃは電圧制御発振器１ｃの出力位相４５°と電圧制御発振器１ｇの出力位相１３５°を乗算し、１８０度の位相を持つ周波数を出力する。乗算器３ｄは電圧制御発振器１ｄの出力位相６７．５°と電圧制御発振器１ｈの出力位相１５７．５°を乗算し、２２５°の位相を持つ周波数を出力する。
【００４２】
乗算器３ａ、３ｂ、３ｃ、３ｄの出力周波数は電圧制御発振器１a、１ｂ、１ｃ、１ｄ、１e、１ｆ、１ｇ、１ｈの発振周波数の２倍の周波数となり、所望周波数の1/2となる。一方、乗算器３eは乗算器３ａの出力位相９０度と乗算器の３ｃの出力位相１８０度を乗算し、２７０度の位相をもつ周波数を出力する。また、乗算器３ｆは乗算器３ｂの出力位相１３５度と乗算器の３ｄの出力位相２２５度を乗算し、３６０度の位相を持つ周波数を出力する。これにより９０°差のIQ信号が得られる。また、乗算器３ｅ、３ｆの出力周波数は電圧制御発振器１a、１ｂ、１ｃ、１ｄ、１e、１ｆ、１ｇ、１ｈの発振周波数の４倍の周波数となり、所望周波数が得られる。
【００４３】
ここで、電圧制御発振器１ｂ、１ｃ、１ｄ、１e、１ｆ、１ｇ、１ｈで発生する位相誤差をそれぞれα、β、γ、δ、ε、ζ、ηとすると、所望信号周波数のＩ信号、Ｑ信号の位相はそれぞれ２７０°＋３α＋３β＋２γ＋２δ＋ε＋ζ、３６０°＋４α＋３β＋３γ＋２δ＋２ε＋ζ＋ηとなり、ＩＱ信号の位相差は９０°＋α＋γ＋ε＋ηとなる。そのため、乗算器４で検出したα＋γ＋ε＋ηの位相差を比較器５で比較し、調整手段である電圧制御発振器１ｂ、１ｄ、１ｆ、１ｈに負帰還をかけることで、IQの位相誤差を位相検出器４の検出誤差程度の位相誤差相当に改善することが可能となる。
【００４４】
このように、多相VCO１に含まれる電圧制御発振器の数が、実施の形態１で示した数よりも多い場合にも、IQの位相誤差を位相検出器４の検出誤差程度の位相誤差相当に改善することが可能となる。
【００４５】
実施の形態３．
実施の形態２では、多相VCO１に含まれる電圧制御発振器の数が、実施の形態１よりも少ない場合について示す。
【００４６】
図７はこの発明に係るIQ信号源の第３の実施の形態を示す回路図である。本IQ信号源は、図１に示す構成と基本的に同じであるが、図１に示す構成と比較して多相VCO１に含まれる電圧制御発振器の相数が減り、乗算器郡３はない構成となっている。その他の箇所は実施の形態１と同じであり、同一の図番を付加し説明を省略する。
【００４７】
多相VCO１は、電圧制御発振器１a、１ｂからなり、出力はそれぞれ０°、９０°の２相を出力する。電圧制御発振器１a、１ｂの出力周波数は所望周波数となる。
【００４８】
ここで、電圧制御発振器１aを基準とし、電圧制御発振器１ｂの出力が９０°＋αという位相を有するものとする。αは電圧制御発振器１ｂで発生する位相誤差である。このとき、所望信号周波数のＩ信号、Ｑ信号の位相はそれぞれ０°、９０°＋αとなり、ＩＱ信号の位相差は９０°＋αとなる。そのため、αの位相差を位相検出器４で検出した後、比較器５で比較し、調整手段である電圧制御発振器１ｂに負帰還をかけることで、IQの位相誤差を位相検出器４の検出誤差程度の位相誤差相当に改善することが可能となる。
【００４９】
本実施の形態で示す構成では、多相VCO１に含まれる電圧制御発振器の数が少なく、電圧制御発振器１a、１ｂの出力周波数は所望周波数であるため、乗算群３を用いる必要はない。
【００５０】
このように、本実施の形態においても実施の形態１と同じく、局部発振器２００は、同じ周波数を有し、それぞれ異なる位相をもつ第１及び第２の正弦波信号を出力する周波数発生器１００と、周波数発生器１００から出力された第１及び第２の正弦波信号の位相差が、基準位相差より大きいか否かによって、正負の異なる電圧を出力する位相検出器４と、位相検出器４から出力される電圧と基準電圧との比較結果、又は、位相検出器４から出力される電圧と該電圧の正負を反転した電圧との比較結果を出力する比較器５とを備え、周波数発生器１００は、比較器５から出力された比較結果を用いて、前記位相差が前記基準位相差に近づくように前記第１の正弦波信号の位相を制御することを特徴とする。この構成によって、従来の局部発振器よりも位相精度の高いIQ信号を生成することが可能となる。
【符号の説明】
【００５１】
１：多相VCO、１ａ、１ｂ、１ｃ、１ｄ：電圧制御発振器、２：PLL(phase locked loop)、２ａ：分周器、２ｂ：位相周波数比較器、２ｃ：ループフィルタＬＰ（Loop Filter）、３：乗算群、３ａ、３ｂ：乗算器、４：位相検出器、５：比較器、６：I(In-phase)出力端子、７：Q(Quadrature)出力端子、８：参照信号入力端子、９：フィルタ、１０、１１：結合信号入力ポート、１２、１３、１４、１５：トランジスタ、１６：サブ可変容量、１７：メイン可変容量、１８：インダクタ、１９：電源印加端子、２０、２１：電流源、２２、２３：出力端子、３１、３２：入力端子、３３：出力端子、１００：周波数発生器、２００：局部発振器
【要約】
この発明の局部発振器は、同じ周波数を有し、それぞれ異なる位相をもつ第１及び第２の正弦波信号を出力する周波数発生器と、前記周波数発生器から出力された第１及び第２の正弦波信号の位相差が、基準位相差より大きいか否かによって、正負の異なる電圧を出力する位相検出器と、前記位相検出器から出力される電圧と基準電圧との比較結果、又は、前記位相検出器から出力される電圧と該電圧の正負を反転した電圧との比較結果を出力する比較器とを備え、前記周波数発生器は、前記比較器から出力された比較結果を用いて、前記位相差が前記基準位相差に近づくように前記第１の正弦波信号の位相を制御することを特徴とする。
この構成により、従来の局部発振器よりも位相精度の高いIQ信号を生成することが可能となる。【図１】
0006338033.tif 000002
【図２】
0006338033.tif 000003
【図３】
0006338033.tif 000004
【図４】
0006338033.tif 000005
【図５】
0006338033.tif 000006
【図６】
0006338033.tif 000007
【図７】
0006338033.tif 000008