(57)【特許請求の範囲】
【請求項１】
半導体装置の作製方法であって、
カソードカップリング方式のプラズマエッチング装置で、フッ素を含むガスを用いてシリコン基板をエッチングした後、前記プラズマエッチング装置をアノードカップリング方式に切り替え、前記シリコン基板にフッ素を含むガスを用いてプラズマ処理を行い、フッ素を前記シリコン基板の表面に堆積させる工程と、
前記フッ素が堆積されたシリコン基板に熱処理を行い、前記堆積されたフッ素を前記シリコン基板の中に拡散する工程と、
を有することを特徴とする半導体装置の作製方法。
【請求項２】
前記熱処理を８００℃以上、１０５０℃以下で行うことを特徴とする請求項１に記載の半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関する。
【背景技術】
【０００２】
ゲート酸化膜における酸化膜／シリコン界面やｐｎ接合構造の表面などでは、界面準位が電気特性に大きく影響するため、界面準位密度の低減が必要である。ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を例にとると、界面準位密度が大きくなるとキャリア移動度に影響したり、閾値電圧の変動の原因となる。また、ｐｎ接合構造では、表面再結合速度（表面発生電流）として影響を及ぼす。
【０００３】
界面準位密度の低減方法としては、古くは４５０℃程度の温度にて水素を含むガスで熱処理する、いわゆるシンター処理が行われてきた。しかし、水素は非特許文献１に記載されているように、熱処理により脱離しやすく、効果が限定的になる可能性がある。
【０００４】
この水素によるシンター処理とは別の方法として、フッ素をイオン注入することで界面準位を改善する手法が、特許文献１に開示されている。フッ素が水素の代わりに界面準位を改善するというものである。しかし、この手法ではフッ素のイオン注入装置が必要であり、実施が大がかりなものとなってしまう。
【０００５】
これ以外には、たとえば、特許文献２には、シリコン基板中に埋め込まれた酸化膜にフッ素を含ませておく方法が記載されている。しかし、フッ素がシリコン基板の裏面側へも拡散するため、酸化膜に含ませることのできるフッ素量にも限界があり、フッ素の導入効率が悪いという問題が考えられる。この点の改善方法として、特許文献３にあるように、フッ素の拡散防止層を形成する方法も提案されているが、構造が複雑になる。
【０００６】
また、特許文献４には、あらかじめＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の半導体層にフッ素をイオン注入した後に、酸素雰囲気のアニール処理で結晶性を回復させる方法が開示されている。この方法は、ＳＯＩ基板には適応できるが、バルクウェーハには適応が困難である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２６９４９２号公報
【特許文献２】特開平３−１４９８２１号公報
【特許文献３】特開２０１１−４０４２２号公報
【特許文献４】特開２００５−１１６６０７号公報
【非特許文献】
【０００８】
【非特許文献１】Ｋ．  Ｏｈｙｕ，  Ｔ．  Ｉｔｏｇａ，  Ｙ．  Ｎｉｓｈｉｏｋａ，  ａｎｄ  Ｎ．  Ｎａｔｓｕｋｉ，  “Ｉｍｐｒｏｖｅｍｅｎｔ  ｏｆ  ＳｉＯ２／Ｓｉ  Ｉｎｔｅｒｆａｃｅ  Ｐｒｏｐｅｒｔｉｅｓ  Ｕｔｉｌｉｚｉｎｇ  Ｆｌｕｏｒｉｎｅ  Ｉｏｎ  Ｉｍｐｌａｎｔａｔｉｏｎ  ａｎｄ  Ｄｒｉｖｅ−ｉｎ  Ｄｉｆｆｕｓｉｏｎ”，  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．，  ２８，  １０４１  （１９８９）
【非特許文献２】Ｄ．  Ｋ．  Ｓｃｈｒｏｄｅｒ，  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｍａｔｅｒｉａｌ  ａｎｄ  Ｄｅｖｉｃｅ  Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ  ３ｅｄ  ｅｄ．
【発明の概要】
【発明が解決しようとする課題】
【０００９】
一方で、フッ素を含むガスはシリコンなどの基板加工用のガス、すなわちエッチングガスとして一般的に使用されるガスである。このフッ素を含むガスを用いたエッチングは、真空チャンバー内に電極を設置し、真空チャンバー内にシリコン基板を入れて、高周波電源を用いてプラズマを発生させてエッチングする方法である。電極がチャンバー内の上下に設置され、下部電極側にシリコン基板を設置するのが一般的である。この際、高周波電源をシリコン基板側の電極に接続したものはカソードカップリング（陰極結合）方式、対向する電極に接続したものはアノードカップリング（陽極結合）方式とそれぞれ呼ばれる。シリコン基板側の電極に高周波電源が接続されているカソードカップリング方式は、イオンをシリコン基板に物理衝突させることから、基板のダメージが大きいと一般的には言われている。
【００１０】
以上で説明したように、フッ素はエッチングガスとして有用であり、また、界面準位密度の改善にも非常に有効であるが、フッ素を用いて界面準位密度を改善するためにはフッ素のイオン注入工程が追加的に必要になるなどの課題があった。
【００１１】
本発明は、上記問題点に鑑みてなされたものであって、フッ素のイオン注入工程や特別な構造の形成を必要とせずに、界面準位密度を改善することができる半導体装置の作製方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、半導体装置の作製方法であって、
カソードカップリング方式のプラズマエッチング装置で、フッ素を含むガスを用いてシリコン基板をエッチングした後、前記プラズマエッチング装置をアノードカップリング方式に切り替え、前記シリコン基板にフッ素を含むガスを用いてプラズマ処理を行い、フッ素を前記シリコン基板の表面に堆積させる工程と、
前記フッ素が堆積されたシリコン基板に熱処理を行い、前記堆積されたフッ素を前記シリコン基板の中に拡散する工程と、
を有することを特徴とする半導体装置の作製方法を提供する。
【００１３】
このように、カソードカップリング方式のプラズマエッチング装置で、フッ素を含むガスを用いてシリコン基板のエッチングを行い、その後、アノードカップリング方式に切り替えてプラズマ処理を行えば、フッ素のイオン注入工程を行わなくても、エッチング工程を利用することで界面準位のフッ素パッシベーションを効率よく行うことができ、工程数の増加を抑えることができる。また、界面準位密度の改善のために、シリコン基板に特別な構造を設ける必要もなく、半導体装置作製のコストの増加を抑えることができる。
【００１４】
このとき、前記熱処理を８００℃以上、１０５０℃以下で行うことが好ましい。
【００１５】
このような温度の熱処理であれば、効果的に界面準位密度を低減することができる。
【発明の効果】
【００１６】
以上のように、本発明によれば、エッチング工程を利用して界面準位のフッ素パッシベーションを効率よく行うことが可能になり、界面準位密度の低減に要する工程数の増加を抑え、それにより、コストの増加を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の半導体装置の作製方法の工程フローを示す図である。
【図２】カソードカップリング方式（（ａ））とアノードカップリング方式（（ｂ））を示す概略図である。
【図３】カソードカップリング方式とアノードカップリング方式を切り替え可能なプラズマエッチング装置の一例を示す概略図である。
【図４】熱処理温度と界面準位密度の関係を示すグラフである。
【発明を実施するための形態】
【００１８】
以下、本発明をより詳細に説明する。
上記のように、半導体装置の作製方法において、フッ素のイオン注入工程や特別な構造の形成を行わずに、界面準位密度を改善することができる半導体装置の作製方法が求められている。
【００１９】
本発明者は、上記目的を達成するために鋭意検討を行った結果、カソードカップリング方式のプラズマエッチング装置で、フッ素を含むガスを用いてシリコン基板をエッチングした後、プラズマエッチング装置をアノードカップリング方式に切り替え、シリコン基板にフッ素を含むガスを用いてプラズマ処理を行い、フッ素をシリコン基板の表面に堆積させる工程と、
フッ素が堆積されたシリコン基板に熱処理を行い、堆積されたフッ素をシリコン基板の中に拡散する工程と、
を有する半導体装置の作製方法が、上記課題を解決できることを見出し、本発明を完成させた。
【００２０】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
【００２１】
まず、図２に、カソードカップリング方式（（ａ））及びアノードカップリング方式（（ｂ））のそれぞれの概略図を示す。図２（ａ）及び（ｂ）では、チャンバー１の内部に、ウェーハ（基板）３、電極４又は７、及び、ウェーハ３を載置するステージ２が設けられている。そして、エッチングガス６がチャンバー１内に導入される。エッチング後の廃ガスは排気口（不図示）から排出される。ここで、ウェーハ３側に高周波発振器５が設置されているカソードカップリングタイプ（方式）は、生成したプラズマ中で発生したイオンをウェーハ３側に引き付けるため、基板にダメージが導入されやすい。一方のアノードカップリングタイプ（方式）は、基板上部に主に電位が掛かるために、基板へのダメージが少ない。プラズマエッチングにおいては、カソードカップリングタイプでは生成イオンの物理衝突を利用してエッチングが進み、アノードカップリングタイプではラジカル成分による化学反応によりエッチングが進行する。
【００２２】
以下では、本発明の半導体装置の作製方法について、図１に示した工程フローを参照して説明する。
【００２３】
上述したカソードカップリング方式とアノードカップリング方式のエッチングの特徴を利用して、まず、カソードカップリング方式のプラズマエッチング装置で、フッ素を含むガスを用いてシリコン基板のエッチングを行う。このエッチングはまた、高電界を印加しエッチングガスから生じたフッ素イオンをシリコン基板中へ導入する役目を果たす。次に、アノードカップリング方式に切り替え、シリコン基板にフッ素を含むガスでプラズマ処理を行い、ダメージ層を化学エッチング（等方性エッチングでもある）により除去し、さらに、フッ素をシリコン基板の表面に堆積させておく（図１のＡ工程）。
【００２４】
この後、アニール（熱処理）を行い、カソードカップリング方式のエッチングで導入されたダメージの回復とシリコン基板の表面に堆積したフッ素の拡散を行う（図１のＢ工程）。これにより、プラズマダメージを回復させつつ、フッ素をシリコン基板の中に拡散させることができる。
【００２５】
尚、カソードカップリング方式からアノードカップリング方式への切り替えについては、一例として図３に示したような、切り替えスイッチを備えるプラズマエッチング装置を用いれば、切り替えを容易に行うことができて好ましい。図３に示したプラズマエッチング装置６０は、チャンバー１１内に上部電極１７及び下部電極１８が設けられている。ウェーハ１３は、下部電極１８の上に載置されている。下部電極１８は、ウェーハステージの機能も兼ねている。そして、エッチングガス１６が、チャンバー１１内に導入される。
【００２６】
プラズマエッチング装置６０は、高周波発振器１５に接続された端子２１、接地された端子２２、及び、切り替えスイッチ２０を備えている。図３においては、上部電極１７は接地側の端子２２に接続しており、下部電極１８は高周波発振器側の端子２１に接続しているので、カソードカップリングである。切り替えスイッチ２０を操作して、上部電極１７の接続を接地から高周波発振器１５側に、下部電極の接続を高周波発振器１５側から接地側に切り替えると、アノードカップリングになる。
【００２７】
さらに、以下では、実験的に求めた、熱処理温度と界面準位密度の関係について、図４を参照して説明する。
【００２８】
まず、ボロンをドープしたＰ型で直径２００ｍｍのシリコン単結晶基板を準備した。この基板の抵抗率は、１０Ω・ｃｍである。この基板に対して、フッ素を含むガスとして、ＣＦ４を用いてプラズマエッチングを行った。エッチングの条件は、ガス種及び流量が、ＣＦ４：Ｏ２＝８０ｓｃｃｍ：２０ｓｃｃｍ、高周波出力Ｒｆが６００Ｗ、圧力は０．０５Ｐａであり、カソードカップリング及びアノードカップリングの順に、２分間、それぞれエッチング及びプラズマ処理を行った。
【００２９】
プラズマエッチングを行う際のガス流量比や高周波出力、圧力、エッチング時間は加工に必要な深さ、形状で変動する。エッチングの要求深さが深ければ、一般的に、高い高周波出力、長時間エッチング、及び高ガス流量が必要とされる。その分、多くのフッ素にさらされることになり、エッチング時間とフッ素パッシベーションは正の相関関係にあると考えられる。
【００３０】
次に、フッ素が堆積されたシリコン単結晶基板を、窒素雰囲気で３０分、熱処理温度を変えてアニール（熱処理）した。その後、アニールしたシリコン単結晶基板の界面準位密度を測定した。その測定結果を図４に示す。
【００３１】
図４は、熱処理温度と界面準位密度の関係を示すグラフである。熱処理温度が８００℃以上、１０５０℃以下の温度であれば界面準位密度の低減に効果的であることが分かる。
【００３２】
熱処理の温度を１０５０℃よりも高くしても、効果は変わらない。また、イオン注入などにおいて、ダメージの回復には１０００℃程度の熱処理が利用されることから、このエッチングによるダメージの回復についても、１０５０℃以下で十分であると判断される。
【００３３】
また、雰囲気は窒素（Ｎ２）が一般的である。酸化雰囲気ではシリコン単結晶基板の表面が酸化され、フッ素が導入された領域が後の別のエッチング工程で除去されてしまう可能性もある。
【００３４】
さらに、熱処理時間は３０分前後で十分である。１時間以上熱処理を行っても、効果に差はない。
【００３５】
尚、本発明の半導体装置の作製方法は、リソグラフィーを行った後に被加工膜を選択的に除去するエッチングに対しても適用することができ、また、シリコン基板の全面に形成された膜を除去するエッチングに対しても適用することができる。
【実施例】
【００３６】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００３７】
（実施例１）
界面準位密度測定の試料として、ボロン（Ｂ）をドープしたＰ型で直径２００ｍｍのシリコン単結晶基板を用いた。このシリコン単結晶基板の抵抗率は、１０Ω・ｃｍである。この基板に対して、フッ素を含むエッチングガスとしてＣＦ４を用いて、プラズマエッチングを行った。エッチング条件は、ガス種及び流量が、ＣＦ４：Ｏ２＝８０ｓｃｃｍ：２０ｓｃｃｍ、高周波出力Ｒｆが６００Ｗ、チャンバー内圧力を０．０５Ｐａとして、カソードカップリング方式のプラズマエッチング装置で２分間エッチングを行った後、そのプラズマエッチング装置をアノードカップリング方式に切り替え、同じ条件で２分間、プラズマ処理を行い、フッ素を堆積させた。尚、このプラズマ処理には、エッチング及びフッ素の堆積が含まれる。その後、フッ素を堆積させたシリコン単結晶基板に、Ｎ２雰囲気下で、１０００℃、３０分間の熱処理を行った後に、ＳＣ１洗浄（水酸化アンモニウム／過酸化水素水／純水からなる混合薬液による洗浄）を行った。
【００３８】
そして、ＳＣ１洗浄後のシリコン単結晶基板に対して、９００℃の乾燥雰囲気中で２５ｎｍの厚さのゲート酸化を行い、その後、リン（Ｐ）をドープしたＰｏｌｙ−Ｓｉ（多結晶シリコン）層を、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により厚さ３００ｎｍで堆積した。その際、この多結晶シリコン層のシート抵抗が３０Ω／ｓｑ．になるようにした。このシリコン単結晶基板に、フォトリソグラフィーを行い、多結晶シリコン層を選択的にエッチングして、面積が１ｍｍ２の電極を基板上に形成した。
【００３９】
次に、ＣＶ法で界面準位密度を求めたところ、表１に示すような値になった。表１は、実施例１と後述する比較例１−５で求めた界面準位密度を示す表である。実施例１では、後述する比較例２に示した水素シンター処理を行った場合と同様に、界面準位密度の低減処理を行わなかった比較例１に比べ、界面準位密度が低下していることが分かった。尚、ＣＶ法による界面準位密度の測定方法については、たとえば、非特許文献２に詳しく記載されている。
【００４０】
【表１】
0006372436.tif 000002
【００４１】
（比較例１）
界面準位密度測定の試料として、ボロンをドープしたＰ型で直径２００ｍｍのシリコン単結晶基板を用いた。この基板の抵抗率は、１０Ω・ｃｍである。このシリコン単結晶基板に対して、９００℃の乾燥雰囲気中で２５ｎｍの厚さのゲート酸化を行い、その後、リンをドープしたＰｏｌｙ−Ｓｉ層をＣＶＤ法により３００ｎｍの厚さで堆積し、その層のシート抵抗が３０Ω／ｓｑ．となるようにした。このシリコン単結晶基板にフォトリソグラフィーとエッチングを行い、面積が１ｍｍ２の電極を基板上に形成した。
【００４２】
次に、ＣＶ法で界面準位密度を求めたところ、上記のように界面改善処理を行わないと、表１に示すように、界面準位密度が非常に大きいことが分かった。
【００４３】
（比較例２）
界面準位密度測定の試料として、ボロンをドープしたＰ型で直径２００ｍｍのシリコン単結晶基板を用いた。この基板の抵抗率は、１０Ω・ｃｍである。この基板に対して、９００℃の乾燥雰囲気中で２５ｎｍの厚さのゲート酸化を行い、その後、リンをドープしたＰｏｌｙ−Ｓｉ層をＣＶＤ法により３００ｎｍの厚さで堆積した。その際、この層のシート抵抗が３０Ω／ｓｑ．となるようにした。このシリコン単結晶基板にフォトリソグラフィーとエッチングを行い、面積が１ｍｍ２の電極を基板上に形成した。その後、水素を２％混合した窒素雰囲気ガスで、３０分間熱処理を行った（水素シンター処理）。
【００４４】
次に、ＣＶ法で界面準位密度を求めたところ、表１に示すように、水素シンター処理を行ったことで、界面準位密度が改善されていた。
【００４５】
このように、水素シンター処理でも、実施例１とほぼ同レベルの界面準位密度の低減効果があるが、前述した非特許文献１に開示されているように、水素は熱処理により脱離しやすく、効果が限定的になる可能性がある。このため、実施例１のように、効果が安定しているフッ素を用いることが好ましい。
【００４６】
（比較例３）
界面準位密度測定の試料として、ボロンをドープしたＰ型で直径２００ｍｍのシリコン単結晶基板を用いた。この基板の抵抗率は１０Ω・ｃｍである。この基板に対して、フッ素を含むエッチングガスとして、ＣＦ４を用いてプラズマエッチングを行った。エッチング条件は、ガス種及び流量が、ＣＦ４：Ｏ２＝８０ｓｃｃｍ：２０ｓｃｃｍ、高周波出力Ｒｆが６００Ｗ、チャンバー内圧力を０．０５Ｐａとして、カソードカップリング方式のプラズマエッチング装置で２分間エッチングを行った。アノードカップリング方式でのプラズマ処理は実施しなかった。その後、このシリコン単結晶基板に対して、１０００℃のＮ２雰囲気下で３０分間熱処理を行った後に、ＳＣ１洗浄を行った。
【００４７】
そして、ＳＣ１洗浄後のシリコン単結晶基板に対して、９００℃の乾燥雰囲気中で２５ｎｍの厚さのゲート酸化を行い、その後、リンをドープしたＰｏｌｙ−Ｓｉ層をＣＶＤ法により３００ｎｍの厚さで堆積した。その際、この層のシート抵抗が３０Ω／ｓｑ．となるようにした。このシリコン単結晶基板にフォトリソグラフィーとエッチングを行い、面積が１ｍｍ２の電極を基板上に形成した。
【００４８】
次に、ＣＶ法で界面準位密度を求めたところ、表１に示すようにカソードカップリング方式のエッチングのみでは、実施例１ほどは界面準位密度が改善されていないことが分かった。
【００４９】
（比較例４）
界面準位密度測定の試料として、ボロンをドープしたＰ型で直径２００ｍｍシリコン単結晶基板を用いた。この基板の抵抗率は１０Ω・ｃｍである。この基板に対して、ガス種及び流量が、ＣＦ４：Ｏ２＝８０ｓｃｃｍ：２０ｓｃｃｍ、高周波出力Ｒｆが６００Ｗ、チャンバー内圧力を０．０５Ｐａとして、比較例３で用いたプラズマエッチング装置と同じ装置を用いて、アノードカップリング方式にしたうえで、２分間、プラズマ処理を行った。カソードカップリング方式でのエッチングは行わなかった。その後、このシリコン単結晶基板に対して、１０００℃のＮ２雰囲気下で３０分間熱処理を行った後に、ＳＣ１洗浄を行った。
【００５０】
そして、ＳＣ１洗浄後のシリコン単結晶基板に対して、９００℃の乾燥雰囲気中で２５ｎｍの厚さのゲート酸化を行い、その後、リンをドープしたＰｏｌｙ−Ｓｉ層をＣＶＤ法により３００ｎｍの厚さで堆積した。その際、この層のシート抵抗が３０Ω／ｓｑ．となるようにした。このシリコン単結晶基板にフォトリソグラフィーとエッチングを行い、面積が１ｍｍ２の電極を基板上に形成した。
【００５１】
次に、ＣＶ法で界面準位密度を求めたところ、表１に示すように、アノードカップリング方式のプラズマ処理のみでは、実施例１ほどは界面準位密度が改善されていないことが分かった。
【００５２】
（比較例５）
界面準位密度測定の試料として、ボロンをドープしたＰ型で直径２００ｍｍのシリコン単結晶基板を用いた。この基板の抵抗率は、１０Ω・ｃｍである。この基板に対して、フッ素を含むエッチングガスとしてＣＦ４を用いてプラズマエッチングを行った。エッチング条件は、ガス種及び流量が、ＣＦ４：Ｏ２＝８０ｓｃｃｍ：２０ｓｃｃｍ、高周波出力Ｒｆが６００Ｗ、チャンバー内圧力を０．０５Ｐａとして、カソードカップリング方式のプラズマエッチング装置で２分間エッチングを行った後、そのプラズマエッチング装置をアノードカップリング方式に切り替え、同じ条件で２分間、プラズマ処理を行った。その後、ＳＣ１洗浄を行った。
【００５３】
そして、ＳＣ１洗浄後のシリコン単結晶基板に対して、９００℃の乾燥雰囲気中で２５ｎｍの厚さのゲート酸化を行い、その後、リンをドープしたＰｏｌｙ−Ｓｉ層を、ＣＶＤ法により厚さ３００ｎｍで堆積した。その際、この層のシート抵抗が３０Ω／ｓｑ．になるようにした。このシリコン単結晶基板に、フォトリソグラフィーとエッチングを行い、面積が１ｍｍ２の電極を基板上に形成した。
【００５４】
次に、ＣＶ法で界面準位密度を求めたところ、表１に示すように、熱処理を行わないと実施例１ほどは界面準位密度が改善されていないことが分かった。
【００５５】
このように、カソードカップリング方式のプラズマエッチング装置で、フッ素を含むエッチングガスを用いてシリコン基板をエッチングした後、アノードカップリング方式のプラズマエッチング方式に切り替え、フッ素を含むガスでプラズマ処理を行い、フッ素を堆積させ、その後、熱処理を行うことで、界面準位密度を効果的に低減することができた。これに対して、カソードカップリング方式のエッチング、アノードカップリング方式のプラズマ処理、及び、熱処理のいずれかを実施しないと、界面準位密度の改善は限定的であった。
【００５６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００５７】
１…チャンバー、  ２…ステージ、  ３…ウェーハ、  ４…電極、
５…高周波発振器、  ６…エッチングガス、  ７…電極、  １１…チャンバー、
１３…ウェーハ、  １５…高周波発振器、  １６…エッチングガス、
１７…上部電極、  １８…下部電極、  ２０…切り替えスイッチ、
２１…高周波発振器側の端子、  ２２…接地側の端子、
６０…プラズマエッチング装置。
【図１】
0006372436.tif 000003
【図２】
0006372436.tif 000004
【図３】
0006372436.tif 000005
【図４】
0006372436.tif 000006