(57)【特許請求の範囲】
【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に接続された抵抗変化層と、
前記第１電極又は前記第２電極に接続され、抵抗率が前記第１電極の抵抗率及び前記第２電極の抵抗率よりも高い高抵抗層と、
を備え、
前記高抵抗層は、
第１材料からなる複数の第１材料層と、
前記第１材料とは異なる第２材料からなる複数の第２材料層と、
を有し、
前記第１材料は、アルミニウムを含み、
前記第２材料は、アルミニウム窒化物を含み、
前記第１材料層及び前記第２材料層は交互に積層されている抵抗変化型記憶装置。
【請求項２】
前記第１材料は、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された１種以上の金属を含み、
前記第２材料は、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された１種以上の金属の窒化物又は酸化物を含む請求項１記載の抵抗変化型記憶装置。
【請求項３】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に接続された抵抗変化層と、
前記第１電極又は前記第２電極に接続され、抵抗率が前記第１電極の抵抗率及び前記第２電極の抵抗率よりも高く、少なくとも第１成分及び第２成分を含む高抵抗層と、
を備え、
前記第１成分は、アルミニウムであり、
前記第２成分は、窒素であり、
前記高抵抗層における前記第１電極から前記第２電極に向かう方向に沿った前記第１成分の濃度プロファイルは、振動している抵抗変化型記憶装置。
【請求項４】
前記濃度プロファイルは周期的に振動している請求項３記載の抵抗変化型記憶装置。
【請求項５】
第１電極上に抵抗変化層を形成する工程と、
前記抵抗変化層上に第２電極を形成する工程と、
前記第１電極又は前記第２電極に接続されるように、抵抗率が前記第１電極の抵抗率及び前記第２電極の抵抗率よりも高い高抵抗層を形成する工程と、
を備え、
前記高抵抗層を形成する工程は、
第１材料を堆積させることにより、第１材料層を形成する工程と、
前記第１材料とは異なる第２材料からなる第２材料層を形成する工程と、
を有し、
前記第１材料層を形成する工程と前記第２材料層を形成する工程とを複数回繰り返し、
前記第２材料層を形成する工程は、前記第１材料層の一部を窒化又は酸化させる工程を有する抵抗変化型記憶装置の製造方法。
【請求項６】
前記第１材料は、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された１種以上の金属を含み、
前記第２材料は、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された１種以上の金属の窒化物又は酸化物を含む請求項５記載の抵抗変化型記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、抵抗変化型記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＲｅＲＡＭ（Resistive Random Access Memory）に代表される二端子の抵抗変化型記憶装置の開発が盛んに行われている。この抵抗変化型記憶装置は、低電圧動作、高速スイッチング及び微細化が可能であるため、フローティングゲート型ＮＡＮＤフラッシュメモリを置き換える次世代の大容量記憶装置として有力な候補である。この抵抗変化型記憶装置をメモリセルとして用いた大容量記憶装置として、クロスポイント型構造のメモリが提案されている。
【０００３】
クロスポイント型構造のメモリにおいては、過剰な電流がメモリセルに流れた場合に、メモリセルを破壊してしまうことから、負荷抵抗をメモリセルに直列に接続する等の方法で電流を抑制することが好ましい。
このような負荷抵抗の材料は、配線等に用いられる材料に比して比抵抗が高いこと及び電流−電圧特性が略線形であることが好ましい。例えば、絶縁性のシリコン窒化物（ＳｉＮ）、シリコン酸化物（ＳｉＯ２）及びアルミニウム窒化物（ＡｌＮ）等の絶縁材料は高抵抗であるが、電流−電圧特性は線形でないため、負荷抵抗の材料にはあまり適していない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２２７２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態の目的は、電流―電圧特性が略線形である高抵抗層を備えた抵抗変化型記憶装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
実施形態によれば、第１電極と、第２電極と、抵抗変化層と、高抵抗層とを備えた抵抗変化型記憶装置が提供される。前記抵抗変化層は、前記第１電極と前記第２電極との間に接続される。前記高抵抗層は、前記第１電極又は前記第２電極に接続され、抵抗率が前記第１電極の抵抗率及び前記第２電極の抵抗率よりも高い。前記高抵抗層は、第１材料からなる複数の第１材料層と、前記第１材料とは異なる第２材料からなる複数の第２材料層とを有する。前記第１材料は、アルミニウムを含み、前記第２材料は、アルミニウム窒化物を含む。前記第１材料層及び前記第２材料層は交互に積層されている。
【０００７】
実施形態によれば、第１電極と、第２電極と、抵抗変化層と、高抵抗層とを備えた抵抗変化型記憶装置が提供される。前記抵抗変化層は、前記第１電極と前記第２電極との間に接続される。前記高抵抗層は、前記第１電極又は前記第２電極に接続され、抵抗率が前記第１電極の抵抗率及び前記第２電極の抵抗率よりも高い。前記高抵抗層は、少なくとも第１成分及び第２成分を含む。前記第１成分は、アルミニウムであり、前記第２成分は、窒素である。前記高抵抗層における前記第１電極から前記第２電極に向かう方向に沿った前記第１成分の濃度プロファイルは、振動している。
【０００８】
実施形態によれば、第１電極上に抵抗変化層を形成する工程と、前記抵抗変化層上に第２電極を形成する工程と、前記第１電極又は前記第２電極に接続されるように、抵抗率が前記第１電極の抵抗率及び前記第２電極の抵抗率よりも高い高抵抗層を形成する工程とを備えた抵抗変化型記憶装置の製造方法が提供される。前記高抵抗層を形成する工程は、第１材料を堆積させることにより、第１材料層を形成する工程と、前記第１材料とは異なる第２材料からなる第２材料層を形成する工程とを有する。前記高抵抗層を形成する工程は、前記第１材料層を形成する工程と前記第２材料層を形成する工程とを複数回繰り返す。前記第２材料層を形成する工程は、前記第１材料層の一部を窒化又は酸化させる工程を有する。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る抵抗変化型記憶装置を例示する斜視図である。
【図２】図１に示す部分Ａを例示する断面図である。
【図３】第１の実施形態に係る抵抗変化型記憶装置の高抵抗層を例示する断面図である。
【図４】横軸に上下方向の位置をとり、縦軸にタンタルの濃度をとって、第１の実施形態に係る抵抗変化型記憶装置の高抵抗層におけるタンタルの濃度プロファイルを例示するグラフである。
【図５】第１の実施形態に係る抵抗変化型記憶装置のスパッタ法による製造方法を例示する図である。
【図６】（а）及び（ｂ）は、第１の実施形態に係る抵抗変化型記憶装置の動作を例示する断面図である。
【図７】横軸に電圧をとり、縦軸に電流をとって、第１の実施形態に係る抵抗変化型記憶装置の電流−電圧特性を例示するグラフである。
【図８】第２の実施形態に係る抵抗変化型記憶装置の高抵抗層を例示する断面図である。
【図９】（а）〜（ｃ）は、第２の実施形態に係る抵抗変化型記憶装置の高抵抗層の製造方法を例示する断面図である。
【図１０】第３の実施形態に係る抵抗変化型記憶装置のピラーを例示する断面図である。
【図１１】第４の実施形態に係る抵抗変化型記憶装置のピラーを例示する断面図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る抵抗変化型記憶装置を例示する斜視図である。
図２は、図１に示す部分Ａを例示する断面図である。
図３は、本実施形態に係る抵抗変化型記憶装置の高抵抗層を例示する断面図である。
図４は、横軸に上下方向の位置をとり、縦軸にタンタルの濃度をとって、本実施形態に係る抵抗変化型記憶装置の高抵抗層におけるタンタルの濃度プロファイルを例示するグラフである。
本実施形態に係る抵抗変化型記憶装置はＣＢＲＡＭ（Ｃｏｎｄｕｃｔｉｏｎ−Ｂｒｉｄｇｅ  ＲＡＭ）である。
【００１１】
図１に示すように、本実施形態に係る抵抗変化型記憶装置１においては、シリコン基板１１が設けられており、シリコン基板１１の上層部分及び上面上には、抵抗変化型記憶装置１の駆動回路（図示せず）が形成されている。シリコン基板１１上には、駆動回路を埋め込むように、例えばシリコン酸化物からなる層間絶縁膜１２が設けられており、層間絶縁膜１２上にはメモリセル部１３が設けられている。
【００１２】
メモリセル部１３においては、シリコン基板１１の上面に平行な一方向（以下、「ワード線方向」という）に延びる複数本のワード線ＷＬを含むワード線配線層１４と、シリコン基板１１の上面に平行な方向であって、ワード線方向に対して交差、例えば直交する方向（以下、「ビット線方向」という）に延びる複数本のビット線ＢＬを含むビット線配線層１５とが、交互に積層されている。ワード線ＷＬ同士、ビット線ＢＬ同士、ワード線ＷＬとビット線ＢＬとは、相互に接していない。ワード線ＷＬ及びビット線ＢＬは、例えば、シリコン（Ｓｉ）により形成されている。
【００１３】
そして、各ワード線ＷＬと各ビット線ＢＬとの最近接点には、シリコン基板１１の上面に対して垂直な方向（以下、「上下方向」という）に延びるピラー１６が設けられている。ピラー１６の形状は、例えば、円柱状、四角柱状又は角が丸められた略四角柱状である。ピラー１６は、ワード線ＷＬとビット線ＢＬとの間に形成されており、１本のピラー１６により、１つのメモリセルＭＣが構成されている。抵抗変化型記憶装置１は、ワード線ＷＬとビット線ＢＬとの最近接点毎にピラー１６が配置されたクロスポイント型の装置である。ワード線ＷＬ、ビット線ＢＬ及びピラー１６の相互間は、層間絶縁膜１７（図２参照）によって埋め込まれている。
【００１４】
次に、ピラー１６について説明する。
図２に示すように、本実施形態に係る抵抗変化型記憶装置のピラー１６においては、ワード線ＷＬ側からビット線ＢＬ側に向かって、下部バリアメタル層２１、高抵抗層２２、上部バリアメタル層２３、下部電極２４、抵抗可変層２５、金属層２６及び上部電極２７が、この順に積層されている。
なお、抵抗可変層２５及び金属層２６を合わせて抵抗変化層３１という。
【００１５】
下部バリアメタル層２１は、ワード線ＷＬの材料がピラー１６内に拡散することを抑制する層である。上部バリアメタル層２３は、下部電極２４の材料が高抵抗層２２内へ拡散することを抑制する層である。下部バリアメタル層２１及び上部バリアメタル層２３は、例えばタングステン窒化物（ＷＮ）又はタンタル窒化物（ＴаＮ）により形成されている。
【００１６】
図３に示すように、高抵抗層２２は、タンタル窒化物（ＴаＮ）からなるタンタル窒化層２８と、シリコン（Ｓｉ）からなるシリコン層２９とが交互に積層されて形成されている。各タンタル窒化層２８及び各シリコン層２９の厚さは例えば１ｎｍ（ナノメートル）程度であり、高抵抗層２２全体の厚さは例えば２０ｎｍである。なお、タンタル窒化層２８とシリコン層２９との界面は、明確に観察できるとは限らない。高抵抗層２２における上下方向に沿ったタンタルの濃度プロファイルを測定すると、例えば、図４に示すようなグラフが得られる。図４に示すように、高抵抗層２２内のタンタルの濃度プロファイルは周期的に振動している。
【００１７】
高抵抗層２２全体の比抵抗は、ワード線ＷＬやビット線ＢＬに用いられる材料に比して高く、電流−電圧特性はほぼ線形となる。
【００１８】
下部電極２４は、例えば、タングステン（Ｗ）により形成されており、上部バリアメタル層２３及び抵抗可変層２５に接続されている。
【００１９】
抵抗可変層２５は、下部電極２４及び金属層２６に接続されている。抵抗可変層２５は、例えば、シリコン、シリコン酸化物、シリコン窒化物、シリコン酸窒化物及び金属酸化物からなる群より選択された１種以上の材料を用いることができる。金属酸化物としては、例えば、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ニッケル、酸化タングステン及び酸化バナジウムからなる群から選択された１種以上の材料を用いることができる。その他、抵抗可変層２５は、イオン導電性材料を用いることができる。イオン導電性材料としては、例えば、酸化銀（Ａｇ２Ｏ）、硫化銀（Ａｇ２Ｓ）、セレン化銀（Ａｇ２Ｓｅ）、テルル化銀（Ａｇ２Ｔｅ）、ヨウ化銀（ＡｇＩ）、ヨウ化銅（ＣｕＩ２）、酸化銅（ＣｕＯ）、硫化銅（ＣｕＳ）、セレン化銅（ＣｕＳｅ）、テルル化銅（ＣｕＴｅ）、酸化ゲルマニウム（ＧｅＯ２）などが挙げられる。また、抵抗可変層２５は、これらの材料を含む層を複数積層した構造を有していてもよい。なお、これらの材料は、ここで記述した特定の組成比に限られず用いることができる。
【００２０】
金属層２６は、抵抗可変層２５及び上部電極２７と接続されている。金属層２６は、例えば、銀（Ａｇ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）及びビスマス（Ｂｉ）からなる群より選択された１種以上の金属、又は１種以上の金属を含む合金若しくは窒化物、シリサイドであってもよい。合金としては、例えば銅合金であれば、ＣｕＴｅ、Ｃｕ−ＧＳＴ（Ｇｅ２Ｓｂ２Ｔｅ５）などが挙げられる。また、金属層２６は、これらの材料を含む層を複数積層した構造を有していてもよい。なお、これらの材料は、ここで記述した特定の組成比に限られず用いることができる。
【００２１】
上部電極２７は、例えば、タングステン（Ｗ）により形成されており、金属層２６及びビット線ＢＬに接続されている。
【００２２】
次に、本実施形態に係る抵抗変化型記憶装置の製造方法について説明する。
図５は、本実施形態に係る抵抗変化型記憶装置のスパッタ法による製造方法を例示する図である。
【００２３】
先ず、図１に示すように、シリコン基板１１上に層間絶縁膜１２を形成する。
次に、例えば、ダマシン法によりワード線ＷＬを形成する。
次に、ワード線ＷＬの上に、下部バリアメタル層２１を形成する。
次に、下部バリアメタル層２１の上に高抵抗層２２を形成する。高抵抗層２２は、例えばスパッタ法により、シリコン（Ｓｉ）とタンタル窒化物（ＴａＮ）とを交互に堆積させることにより、形成する。
【００２４】
具体的には、図５に示すように、スパッタ成膜装置のチャンバー４０内に、シリコン基板１１上に下部バリアメタル層２１までが形成された中間構造体４１を装着し、中間構造体４１に対向する位置に、タンタル窒化物からなるターゲット５１及びシリコンからなるターゲット４２を装着する。そして、チャンバー内を真空に排気し、シャッター４９の位置をターゲット４２を覆う位置に配置した状態で、チャンバー内に例えばアルゴンを導入して、イオン化させる。この結果、アルゴンイオン４７がターゲット５１を叩き、ターゲット５１から飛び出したタンタル原子５２及び窒素原子５３が中間構造体４１上に堆積されて、タンタル窒化層２８が形成される。次に、シャッター４９をターゲット５１を覆う位置に移動させる。これにより、アルゴンイオン４７がターゲット４２を叩き、ターゲット４２から飛び出したシリコン原子４８が中間構造体４１上に堆積されて、シリコン層２９が形成される。以後、シャッター４９の移動を繰り返すことにより、タンタル窒化層２８及びシリコン層２９が交互に形成される。
【００２５】
次に、高抵抗層２２の上に上部バリアメタル層２３を形成する。その後、上部バリアメタル層２３の上に下部電極２４を形成する。その後、下部電極２４の上に抵抗可変層２５を形成する。その後、抵抗可変層２５の上に金属層２６を形成する。その後、金属層２６の上に上部電極２７を形成する。
【００２６】
次に、上部電極２７上にマスク（図示せず）を形成し、エッチングを施すことにより、下部バリアメタル層２１から上部電極２７までの積層体のうち、マスクによって覆われていない部分が除去され、ピラー１６が形成される。その後、ピラー１６間に層間絶縁膜１７を埋め込む。
次に、上部電極２７及び層間絶縁膜１７の上に、ワード線ＷＬを形成したときと同様にして、ビット線ＢＬを形成する。
以下、同様にして、ピラー１６、ワード線ＷＬ、ピラー１６及びビット線ＢＬを繰り返し形成して、抵抗変化型記憶装置１を製造する。
【００２７】
次に、本実施形態に係る抵抗変化型記憶装置の動作について説明する。
図６（а）及び（ｂ）は、本実施形態に係る抵抗変化型記憶装置の動作を例示する断面図である。図６（а）は、抵抗可変層２５が高抵抗状態である場合を示し、図６（ｂ）は、抵抗可変層２５が低抵抗状態である場合を示している。
図７は、本実施形態に係る抵抗変化型記憶装置の電流−電圧特性を例示するグラフである。グラフの横軸は、下部電極２４と上部電極２７との間に印加する電圧値を示し、縦軸は、上部電極２７と下部電極２４との間に流れる電流値の絶対値を示している。
【００２８】
先ず、図６（а）に示すピラー１６に対して、下部電極２４を負極とし上部電極２７を正極とする電圧（正電圧）を印加すると、図７に示す部分ｉｖ及びｉのように、電圧の増加にともない電流が増加する。そして、電圧がセット電圧Ｖｓｅｔに達すると、図７に示す部分ｉｉのように電流が急激に増加する。
【００２９】
これは、セット電圧Ｖｓｅｔを印加する前は、抵抗可変層２５が図６（а）に示すような高抵抗状態であるが、セット電圧Ｖｓｅｔを印加することで、抵抗可変層２５が図６（ｂ）に示すような低抵抗状態へ変化したからである。すなわち、セット電圧Ｖｓｅｔを印加すると、例えば銀（Ａｇ）により形成された金属層２６に含まれる銀原子（Ａｇ）の一部がイオン化して銀イオン（Ａｇ＋）になり、下部電極２４に向かって移動して抵抗可変層２５内に進入する。そして、この銀イオンが下部電極２４から供給された電子（ｅ−）と結合して銀原子が析出する。その結果、抵抗可変層２５内に主として銀からなるフィラメント３０が形成され、高抵抗状態から低抵抗状態へ変化して電流が急激に増加する。この動作を「セット」という。
【００３０】
その後、電流は最大電圧Ｖｍａｘを印加しても高抵抗層２２によって制限され、図７に示す部分ｉｉｉのように最大電流Ｉｍａｘを超えるような過大な電流が流れることはない。これは、高抵抗層２２を備えることで、上部電極２７と下部電極２４との間に、十分な抵抗を介在させたからである。
そして、フィラメント３０形成後は、フィラメント３０形成前よりも低い電圧であるスレッショールド電圧Ｖｔｈから電流が急激に増加し始め、電流は図７の部分ｉｖ−ｖ−ｉｉｉに沿って変化する。
【００３１】
一方、図６（ｂ）に示すピラー１６に対して、下部電極２４を正極とし上部電極２７を負極とするような電圧（逆電圧）を印加し、その絶対値をリセット電圧Ｖｒｅｓｅｔの絶対値よりも大きくすると、抵抗可変層２５が低抵抗状態から高抵抗状態へ変化する。
これは、絶対値がリセット電圧Ｖｒｅｓｅｔよりも大きい逆電圧を印加することで、フィラメント３０を形成していた銀原子が再びイオン化して銀イオンになり上部電極２７に向かって移動する。そして、金属層２６内で上部電極２７から供給された電子と結合して再び銀原子に戻り、抵抗可変層２５内のフィラメント３０の少なくとも一部が消失するからである。この動作を「リセット」という。抵抗可変層２５が高抵抗状態にあるときは、電流は図７の部分ｉｖ−ｉ−ｉｉ−ｉｉｉに沿って変化する。
一度、抵抗可変層２５が高抵抗状態になると、電圧をセット電圧Ｖｓｅｔより高くしない限り、高抵抗状態が維持される。また、一度、抵抗可変層２５が低抵抗状態になると、絶対値がリセット電圧Ｖｒｅｓｅｔの絶対値よりも大きい逆電圧を印加しない限り、低抵抗状態が維持される。
【００３２】
次に、本実施形態の効果について説明する。
本実施形態において、高抵抗層２２は、タンタル窒化層２８とシリコン層２９とが交互に積層され形成されている。
導電性が高いシリコンと絶縁性が高いタンタル窒化物を、高抵抗層２２の材料に使用することで、好適な比抵抗を備え、電流−電圧特性が略線形である高抵抗層２２が実現できる。その結果、セル印加電圧を分配し、抵抗変化層３１に過大な電流が流れることによる抵抗変化型記憶装置の破壊を防止することができる。
【００３３】
また、本実施形態において、高抵抗層２２を形成する際に、シリコンからなるターゲット４２及びタンタル窒化物からなるターゲット５１を交互に使用してスパッタを行うことにより、タンタル窒化層２８及びシリコン層２９を交互に積層させている。このため、スパッタのターゲットとして比較的軟質なターゲットを使用することができ、スパッタに伴って発生するダストが少ない。
これに対して、高抵抗層２２としてタンタルシリコン窒化物（ＴａＳｉＮ）からなる単層膜を用いることも考えられる。この場合においても、比抵抗が高く、電流−電圧特性の線形性が良好な高抵抗層を得ることができる。しかしながら、この場合は、高抵抗層をスパッタ法により形成する際に、硬い金属間化合物であるタンタルシリコン窒化物（ＴａＳｉＮ）からなるターゲットを用いることとなり、スパッタに伴い多量のダストが発生してしまう。
【００３４】
さらに、本実施形態によれば、タンタル窒化層２８及びシリコン層２９の積層数を選択することにより、高抵抗層２２の抵抗値を自在に設定することができるため、デバイス設計の自由度を増すことができる。
また、本実施形態によれば、ワード線ＷＬと抵抗変化層３１の間に高抵抗層２２を有するため、ワード線ＷＬからの不純物拡散を抑制できる。
【００３５】
次に、第２の実施形態について説明する。
本実施形態に係る抵抗変化型記憶装置はＣＢＲＡＭ（Ｃｏｎｄｕｃｔｉｏｎ−Ｂｒｉｄｇｅ  ＲＡＭ）である。
図８は、本実施形態に係る抵抗変化型記憶装置の高抵抗層を例示する断面図である。
図８に示すように、本実施形態に係る抵抗変化型記憶装置の高抵抗層３４は、前述の第１の実施形態に係る抵抗変化型記憶装置の高抵抗層２２（図３参照）と比較して、アルミニウム（Ａｌ）からなるアルミニウム層３２と、アルミニウム窒化物（ＡｌＮ）からなるアルミニウム窒化層３３とが交互に積層されている点が異なっている。
また、第１の実施形態と同様に、本実施形態に係るアルミニウム層３２とアルミニウム窒化層３３との界面も明確に観察できるとは限らない。高抵抗層３４における上下方向に沿った窒素（Ｎ）の濃度プロファイルは、第１の実施形態と同様に周期的に振動している。
本実施形態における上記以外の構成は、前述の第１の実施形態と同様である。
【００３６】
次に、本実施形態に係る抵抗変化型記憶装置の製造方法について説明する。
図９（а）〜（ｃ）は、本実施形態に係る高抵抗層３４の製造方法を例示する断面図である。
先ず、シリコン基板１１上に、層間絶縁膜１２〜下部バリアメタル層２１を形成するまでは第１の実施形態と同じである。
次に、下部バリアメタル層２１の上に高抵抗層３４を形成する。高抵抗層３４を形成する方法を以下に説明する。
【００３７】
先ず、図９（а）に示すように、下部バリアメタル層２１の上にアルミニウム層３２を形成する。次に、図９（ｂ）に示すようにアルミニウム層３２の表面を窒化する。例えば、シリコン基板１１上にアルミニウム層３２までが形成された中間構造体４４を、窒素雰囲気中で加熱することにより、アルミニウム層３２の表面近傍に窒素を浸透させて、アルミニウム層３２の表面を窒化する。窒化処理の結果、アルミニウム層３２の表面から内部に向けて窒化が進み、図９（ｃ）に示すように、アルミニウム層３２の一部分が窒化してアルミニウム窒化層３３になる。その後、アルミニウム層３２の堆積と窒化処理とを交互に繰り返すことにより、高抵抗層３４を形成する。
本実施形態における上記以外の製造方法、動作及び効果は、前述の第１の実施形態と同様である。
【００３８】
次に、第３の実施形態について説明する。
本実施形態に係る抵抗変化型記憶装置はＲｅＲＡＭである。
図１０は、本実施形態に係る抵抗変化型記憶装置のピラーを例示する断面図である。
図１０に示すように、本実施形態に係る抵抗変化型記憶装置のピラー１６は、前述の第１の実施形態に係る抵抗変化型記憶装置のピラー１６（図２参照）と比較して、抵抗可変層２５と金属層２６に代わって、抵抗変化層３５が設けられている点が異なっている。抵抗変化層３５は、例えば、酸化ハフニウム、酸化チタン、酸化亜鉛等の金属酸化物やカーボン、カルコゲナイド材料により形成されている。
【００３９】
次に、本実施形態に係る抵抗変化型記憶装置の製造方法について説明する。
本実施形態に係る抵抗変化型記憶装置の製造方法は、前述の第１の実施形態に係る抵抗変化型記憶装置の製造方法と比較して、下部電極２４の上に抵抗可変層２５及び金属層２６を形成する代わりに、抵抗変化層３５を形成する点が異なっている。
【００４０】
次に、本実施形態に係る抵抗変化型記憶装置の動作について説明する。
図１０に示す抵抗変化型記憶装置のピラー１６に対してセット電圧Ｖｓｅｔを印加すると、例えば金属酸化物で形成されている抵抗変化層３５に酸素空孔が発生する。酸素空孔が発生したことにより、フィラメントが形成され抵抗変化層３５が高抵抗状態から低抵抗状態へと変化する。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第１の実施形態と同様である。
【００４１】
次に、第４の実施形態について説明する。
図１１は、本実施形態に係る抵抗変化型記憶装置のピラーを例示する断面図である。
本実施形態に係る抵抗変化型記憶装置においては、前述の第３の実施形態において説明したＲｅＲＡＭに、前述の第２の実施形態において説明した（Ａｌ／ＡｌＮ）積層膜からなる高抵抗層が設けられている。
より具体的には、本実施形態に係る抵抗変化型記憶装置の全体構造は、図１に示すようなクロスポイント構造であり、各ピラー１６の構成は、図１１に示すように、金属酸化物からなる抵抗変化層３５及び高抵抗層３４等が設けられた構成である。そして、図８に示すように、アルミニウム層３２とアルミニウム窒化層３３とが交互に積層されて、高抵抗層３４が形成されている。
本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第３の実施形態と同様である。
【００４２】
なお、前述の第１の実施形態では、高抵抗層２２内において交互に積層される材料として、タンタル窒化物及びシリコンの場合を示したが、これに限定されない。タンタル窒化物の代わりに、金属元素又は窒素のいずか一方を含む材料を用いてもよいし、金属元素及び窒素の両方を含む材料を用いてもよい。
また、シリコンの代わりに、例えば、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された１種以上の金属を含んだ材料で形成してもよいし、タンタル窒化物の代わりに、例えば、シリコン、チタン、タンタル、ジルコニウム、アルミニウム、ハフニウム、モリブデン、タングステン及びバナジウムからなる群より選択された１種以上の金属の窒化物又は酸化物を含む材料で形成してもよい。
【００４３】
また、前述の各実施形態においては、高抵抗層２２における上下方向に沿ったタンタルの濃度プロファイルが周期的に振動している場合を示したが、これには限定されず、濃度プロファイルの一部が周期的に振動していてもよく、全体がランダムに振動していてもよい。
また、前述の各実施形態においては、ＣＢＲＡＭ、ＲｅＲＡＭを例に説明したが、無論、これら以外の動作原理を有する素子でもよく、例えば、ＰＣＲＡＭ（Ｐｈａｓｅ  Ｃｈａｎｇｅ  Ｍｅｍｏｒｙ）や分子メモリ等でもかまわない。
【００４４】
以上説明した複数の実施形態によれば、比抵抗が高く、電流−電圧特性が略線形である高抵抗層を備えた抵抗変化型記憶装置及びその製造方法を提供することができる。
【００４５】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
【符号の説明】
【００４６】
１：抵抗変化型記憶装置、１１：シリコン基板、１２：層間絶縁膜、１３：メモリセル部、１４：ワード線配線層、１５：ビット線配線層、１６：ピラー、１７：層間絶縁膜、２１：下部バリアメタル層、２２：高抵抗層、２３：上部バリアメタル層、２４：下部電極、２５：抵抗可変層、２６：金属層、２７：上部電極、２８：タンタル窒化層、２９：シリコン層、３０：フィラメント、３１：抵抗変化層、３２：アルミニウム層、３３：アルミニウム窒化層、３４：高抵抗層、３５：抵抗変化層、４０：チャンバー、４１：中間構造体、４２：ターゲット、４４：中間構造体、４７：アルゴンイオン、４８：シリコン原子、４９：シャッター、５１：ターゲット、５２：タンタル原子、５３：窒素原子、ＭＣ：メモリセル、ＢＬ：ビット線、ＷＬ：ワード線、Ｖｓｅｔ：セット電圧、Ｖｒｅｓｅｔ：リセット電圧、Ｖｔｈ：スレッショールド電圧、Ｖｍａｘ：最大電圧、Ｖｒｅａｄ：読み出し電圧、Ｉｍａｘ：最大電流
【図１】
0006273184.tif 000002
【図２】
0006273184.tif 000003
【図３】
0006273184.tif 000004
【図４】
0006273184.tif 000005
【図５】
0006273184.tif 000006
【図６】
0006273184.tif 000007
【図７】
0006273184.tif 000008
【図８】
0006273184.tif 000009
【図９】
0006273184.tif 000010
【図１０】
0006273184.tif 000011
【図１１】
0006273184.tif 000012