(57)【特許請求の範囲】
【請求項１】
複数の発光素子を副走査方向に整列配置された発光素子群と、上記複数の発光素子を選択的に点灯もしくは非点灯して多重露光することにより各画素を２Ｎ（Ｎは自然数）階調表現するラインヘッドを備えた露光装置であって、上記露光装置は、
上記複数の発光素子を選択的に点灯もしくは非点灯して多重露光するための発光制御回路を備え、
上記発光制御回路は、上記発光素子群のうちの少なくとも１つの発光素子を用いて、各画素を階調表現するための複数の発光素子の光量ばらつきを補正するように制御することを特徴とする露光装置。
【請求項２】
上記発光素子群は、階調表現するための（２Ｎ−１）個の第１の発光素子と、上記（２Ｎ−１）個の階調表現するための発光素子の光量ばらつきを補正するための自然数Ｐ個の第２の発光素子とを備え、
上記発光制御回路は、上記第２の発光素子を、上記第１の発光素子の光量ばらつきを補正するための光量補正用発光量分の光量で発光するように制御することを特徴とする請求項１記載の露光装置。
【請求項３】
上記発光制御回路は、
入力される画像データを一時的に格納してＮビット階調データを出力するデータバッファと、
上記Ｎビット階調データの各ビット値を所定のタイミングだけそれぞれ遅延させて各駆動信号としてそれぞれ出力するデータ遅延部と、
上記各駆動信号に基づいて、各発光素子をそれぞれ駆動させる発光制御駆動部とを備え、
上記発光制御駆動部は、上記Ｎビット階調データに基づいて、上記自然数Ｐ個の発光素子を、上記光量補正用発光量分の光量で発光するように制御することを特徴とする請求項２記載の露光装置。
【請求項４】
上記発光素子群は、階調表現するための（２Ｎ−１）個の発光素子を備え、
上記発光制御回路は、上記階調表現するための（２Ｎ−１）個の発光素子のうちの１つである補正用発光素子を、当該補正用発光素子がそれぞれ階調表現するのに必要となる単位光量分と、各画素を階調表現するための（２Ｎ−１）個の発光素子の光量ばらつきを補正するための光量補正用発光量分とを合算した光量で発光するように制御することを特徴とする請求項１記載の露光装置。
【請求項５】
上記発光制御回路は、
入力される画像データを一時的に格納してＮビット階調データを出力するデータバッファと、
上記Ｎビット階調データの各ビット値を所定のタイミングだけそれぞれ遅延させて各駆動信号としてそれぞれ出力するデータ遅延部と、
上記各駆動信号に基づいて、各発光素子をそれぞれ駆動させる発光制御駆動部とを備え、
上記発光制御駆動部は、上記Ｎビット階調データに基づいて、上記補正用発光素子を、当該補正用発光素子がそれぞれ階調表現するのに必要となる単位光量分と、各画素を階調表現するための（２Ｎ−１）個の発光素子の光量ばらつきを補正するための光量補正用発光量分とを合算した光量で発光するように制御することを特徴とする請求項４記載の露光装置。
【請求項６】
上記複数の発光素子は有機ＥＬ素子であることを特徴とする請求項１〜５のうちのいずれか１つに記載の露光装置。
【請求項７】
上記複数の発光素子は無機ＬＥＤであることを特徴とする請求項１〜５のうちのいずれか１つに記載の露光装置。
【請求項８】
上記各発光素子の光量はＰＷＭ変調で制御されることを特徴とする請求項１〜７のうちのいずれか１つに記載の露光装置。
【請求項９】
上記各発光素子の光量は駆動電流で制御することを特徴とする請求項１〜７のうちのいずれか１つに記載の露光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、露光装置及びそれを備えた画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を利用したプリンタとして被露光部となる感光体ドラムの周面上に、帯電器、ラインヘッド、現像器、転写器などの装置を近接配置したラインプリンタが知られている。近年では、発光点を精度良く作り込める有機ＥＬ素子を発光素子とする発光素子アレイを、プリンタヘッドとして備えた画像形成装置が提案されている。
【０００３】
しかしながら、有機ＥＬ素子は無機ＬＥＤに比べて発光輝度が格段に低く、露光に必要な光量を十分に確保するのが困難である。また、有機ＥＬ素子は光量が無機ＬＥＤに比べて低いことから、露光において要求される階調度で、その輝度を階調分刻むのが困難であるという問題が生じる。このような問題を解決するために、例えば特許文献１には、複数のＥＬ素子列間において対応する複数のＥＬ素子のうちの選択した複数のＥＬ素子から感光体ドラム上の同一の描画点を露光して各画素の階調度を表現することにより各画素の階調についても十分な度合いを確保できる画像形成装置が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、多重露光方式での階調制御において、製造時の発光素子の光量ばらつきや経年劣化による光量ばらつきを補正することができないという問題があった。
【０００５】
本発明の目的は上記の問題点を解決し、多重露光方式のプリンタヘッドで階調表現する場合に、製造時の発光素子の光量ばらつきや経年劣化による光量ばらつきを補正することができる露光装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る露光装置は、
複数の発光素子を副走査方向に整列配置された発光素子群と、上記複数の発光素子を選択的に点灯もしくは非点灯して多重露光することにより各画素を２Ｎ（Ｎは自然数）階調表現するラインヘッドを備えた露光装置であって、上記露光装置は、
上記複数の発光素子を選択的に点灯もしくは非点灯して多重露光するための発光制御回路を備え、
上記発光制御回路は、上記発光素子群のうちの少なくとも１つの発光素子を用いて、各画素を階調表現するための複数の発光素子の光量ばらつきを補正するように制御することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、多重露光方式のプリンタヘッドにおいて階調表現するときに、階調表現で不足した光量を補正する複数の発光素子を設けたので、多重露光方式のプリンタヘッドで階調表現する場合に、製造時の発光素子の光量ばらつきや経年劣化による光量ばらつきを補正することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態１に係る画像形成装置１００の構成を示す概略側面図である。
【図２】図１の発光素子ラインヘッド３の平面図である。
【図３】図１の露光装置５０の構成を示すブロック図である。
【図４】図３のデータ遅延部５−ｍの構成を示すブロック図である。
【図５】図３の発光制御駆動部６−ｍの構成を示すブロック図である。
【図６】図３の３ビット階調データＤＧｍ［ｂ２：ｂ０］と、発光素子アレイ部１０−ｍの発光素子１０ａ〜１０ｈの点灯状態との関係を示す表である。
【図７】図３の露光装置５０の動作例を示す概念図である。
【図８】本発明の実施形態２に係る画像形成装置１００Ａの構成を示す概略側面図である。
【図９】図８の発光素子ラインヘッド３Ａの平面図である。
【図１０】図８の露光装置５０Ａの構成を示すブロック図である。
【図１１】図１０のデータ遅延部５Ａ−ｍの構成を示すブロック図である。
【図１２】図１０の発光制御駆動部６Ａ−ｍの構成を示すブロック図である。
【図１３】図１０の３ビット階調データＤＧｍ［ｂ２：ｂ０］と、発光素子１０ａ〜１０ｇの点灯状態との関係を示す表である。
【図１４】図１０の露光装置５０Ａの動作例を示す概念図である。
【発明を実施するための形態】
【０００９】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１０】
実施形態１．
本発明の実施形態１に係る露光装置は、自然数３ビットの階調データに基づいて画像を形成する多重露光方式の画像形成装置のための露光装置であって、図２に示すように、７個の発光素子１０ｂ〜１０ｈを副走査方向Ｙに整列配置する。さらに、当該露光装置は、各階調データのビットに対応する発光素子の発光量の不足分を補正する発光素子１０を副走査方向Ｙに配置することを特徴とする。この構成とすることにより、（Ｇ＋１）個の発光素子の輝度の多重露光により、０〜（Ｇ−１）のＧ階調（３ビット階調）の階調表現が可能でかつ階調表現で不足した光量を補正することできる。なお、１個の発光素子の発光量が１単位光量を超える場合には発光素子の数を増やすことで対応できる。ここで、１単位光量とは、当該発光素子が発光可能な最大光量のことをいい、以下同様である。
【００１１】
図１は、本発明の実施形態１に係る画像形成装置１００の構成を示す概略側面図である。図１の画像形成装置１００は、各画素の階調度を示す複数の画素データからなる画像データＤＩを生成して出力する画像処理部２と、当該画像データＤＩに対応する階調度を有する光量で露光する露光装置５０とを備えて構成される。露光装置５０は、発光制御回路１と、発光素子ラインヘッド３と、光を集光するレンズアレイ７と、当該レンズアレイ７を介して光を照射して画像（静電潜像）を形成する感光体ドラム８とを備えて構成される。ここで、発光素子ラインヘッド３は、複数の発光素子１０ａ〜１０ｈが整列配置され、当該複数の発光素子１０ａ〜１０ｈを選択的に点灯もしくは非点灯して感光体ドラム８を多重露光することにより各画素を階調表現する。すなわち、露光装置５０は、複数の発光素子１０ａ〜１０ｈを副走査方向Ｙに整列配置された発光素子群と、当該複数の発光素子１０ａ〜１０ｈを選択的に点灯もしくは非点灯して多重露光することにより各画素を８階調表現する発光素子ラインヘッド３を備える。
【００１２】
図１において、発光素子ラインヘッド３は、発光素子アレイ部１０−１〜１０−Ｍが主走査方向Ｘに所定間隔で整列配置されて形成される。また、各発光素子アレイ部１０−１〜１０−Ｍにおいて、副走査方向Ｙに８つの発光素子１０ａ〜１０ｈが整列配置され、８つの発光素子１０ａ〜１０ｈは主走査方向Ｘの同一位置を多重露光して１画素を形成する。なお、本実施形態では、発光素子１０ａ〜１０ｈは、例えば無機ＬＥＤを用いて構成される。
【００１３】
図１において、発光素子１０ａより描画領域Ａに対して露光を行い、感光体ドラム８を時計方向８ｒに回転させることで、発光素子ラインヘッド３に対して描画領域Ａを相対的に副走査方向Ｙに移動させる。次に、発光素子１０ｂより描画領域Ａに対して露光を行い、感光体ドラム８を時計方向８ｒに回転させることで発光素子ラインヘッド３に対して描画領域Ａを相対的に副走査方向Ｙに移動させる。同様に、発光素子１０ｃより描画領域Ａに対して露光を行う。発光素子１０ｈまでこれを繰り返す。これにより、描画領域Ａに対して最大８回の多重露光を行うことができる。
【００１４】
図１において、各画素の階調度を示す３ビット階調データＤＧｍ［ｂ２：ｂ０］（ｍ＝１、２、…、Ｍ）のビット値ｂ０〜ｂ２を用いて発光素子１０の発光量を制御することにより、各画素の各階調度（階調度１〜階調度７）の光量不足分を補正する。ここで、３ビット階調データＤＧｍ［ｂ２：ｂ０］の０桁目をビット値ｂ０とし、１桁目をビット値ｂ１とし、２桁目をビット値ｂ２とする。
【００１５】
図２は、図１の発光素子ラインヘッド３の平面図である。図２において、発光素子ラインヘッド３は、副走査方向Ｙに発光素子列２０Ａ〜２０Ｈを備え、各列の発光素子１０ａ〜１０ｈが同一の画素に重ねて露光を行う多重露光の構成を有する。
【００１６】
図２において、各発光素子列２０Ａ〜２０Ｈには、例えばシリコン基板などの半導体基板上に各発光素子１０ａ〜１０ｈが主走査方向Ｘに画素数（Ｍ個）だけ整列配置されている。ここで、各発光素子列２０Ａ〜２０Ｈに整列した発光素子１０ａ〜１０ｈの数は、画像の解像度（数百〜数千ｄｐｉ）に対応する。また、発光素子ラインヘッド３は、当該発光素子ラインヘッド３の発光面が感光体ドラム８に対向して配置される。各発光素子列２０Ａ〜２０Ｈの配列方向は感光体ドラム８の回転軸と平行になるように配置され、主走査方向Ｘの各発光素子１０ａ〜１０ｈ間のピッチは一定であり、副走査方向Ｙの各発光素子１０ａ〜１０ｈ間のピッチも一定である。すなわち、発光素子ラインヘッド３は、複数の発光素子１０ａ〜１０ｈが主走査方向Ｘに複数個配置された各発光素子列２０Ａ〜２０Ｈを、感光体ドラム８の副走査方向Ｙに複数列配置するように構成される。ここで、副走査方向Ｙに配列された発光素子群を構成する複数の発光素子１０ａ〜１０ｈは、各画素を階調表現するための複数の発光素子１０ｂ〜１０ｈを含む。さらに、当該発光素子群は、各画素を階調表現するための複数の発光素子１０ｂ〜１０ｈの光量ばらつきを補正するための光量補正用の発光素子１０ａを含む。
【００１７】
図３は、図１の露光装置５０の構成を示すブロック図である。図３の露光装置５０は、発光制御回路１と、画素数Ｍ個の発光素子アレイ部１０−１〜１０−Ｍを有する発光素子ラインヘッド３とを備えて構成される。また、発光制御回路１は、入力される画像データＤＩを一時的に格納して３ビット階調データＤＧｍ［ｂ２：ｂ０］（ｍ＝１、２、…、Ｍ）を出力するデータバッファ４を備えて構成される。また、発光制御回路１は、データ遅延部５−１〜５−Ｍと、発光制御駆動部６−１〜６−Ｍと、クロック信号ＣＬＫを生成して出力するクロック信号生成部９とを備えて構成される。ここで、発光制御回路１は、発光素子群のうちの少なくとも１つの発光素子を用いて、各画素を階調表現するための複数の発光素子の光量ばらつきを補正するように制御する。
【００１８】
図４は、図３のデータ遅延部５−ｍの構成を示すブロック図である。図４において、データ遅延部５−ｍは、遅延型フリップフロップ４０からなるシフトレジスタ回路６０と、縦続接続された遅延型フリップフロップ４１〜４３からなるシフトレジスタ回路６１とを備えて構成される。また、データ遅延部５−ｍは、縦続接続された遅延型フリップフロップ４４〜５０からなるシフトレジスタ回路６２を備えて構成される。
【００１９】
図４では、シフトレジスタ回路６０の遅延型フリップフロップ４０は、クロック信号生成部９からのクロック信号ＣＬＫを用いて、データバッファ４から入力される３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ０をラッチしてビットシフトを行う。シフトレジスタ回路６１の遅延型フリップフロップ４１〜４３は、クロック信号生成部９からのクロック信号ＣＬＫを用いて、データバッファ４から入力される３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ１をそれぞれラッチしてビットシフトを行う。シフトレジスタ回路６２の遅延型フリップフロップ４４〜５０は、クロック信号生成部９からのクロック信号ＣＬＫを用いて、データバッファ４から入力される３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ２をそれぞれラッチしてビットシフトを行う。
【００２０】
以上のように構成されたデータ遅延部５−ｍは、３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ０〜ｂ２を所定のタイミングだけそれぞれ遅延させて駆動信号Ｓａ〜Ｓｈとして発光制御駆動部６−ｍにそれぞれ出力する。すなわち、データ遅延部５−ｍは、ビット値ｂ０を１クロック分だけ遅延させて駆動信号Ｓｂとして発光制御駆動部６−ｍに出力する。データ遅延部５−ｍは、ビット値ｂ１を２クロック分だけ遅延させて駆動信号Ｓｃとして、ビット値ｂ１を３クロック分だけ遅延させて駆動信号Ｓｄとして発光制御駆動部６−ｍに出力する。データ遅延部５−ｍは、ビット値ｂ２を４クロック分だけ遅延させて駆動信号Ｓｅとして、ビット値ｂ２を５クロック分だけ遅延させて駆動信号Ｓｆとして発光制御駆動部６−ｍに出力する。データ遅延部５−ｍは、ビット値ｂ２を６クロック分だけ遅延させて駆動信号Ｓｇとして、ビット値ｂ２を６クロック分だけ遅延させて駆動信号Ｓｈとして発光制御駆動部６−ｍに出力する。
【００２１】
図５は、図３の発光制御駆動部６−ｍの構成を示すブロック図である。図５において、発光制御駆動部６−ｍは、補正用データレジスタ３０−０〜３０−２と、アンドゲート３１−０〜３１−２と、加算器３２と、発光素子１０ａの点灯期間を示すＰＷＭ信号を生成するＰＷＭ生成部３３とを備えて構成される。また、発光制御駆動部６−ｍは、遅延型フリップフロップ３９と、発光素子１０ｂ〜１０ｈの光量ばらつきを補正するためのパルス幅データＣＯＲ［５：０］を記憶するパルス幅データレジスタ３６を備えて構成される。また、発光制御駆動部６−ｍは、当該パルス幅データＣＯＲ［５：０］のパルス幅を有するＰＷＭ信号を生成するＰＷＭ生成部３７と、アンドゲート３４ｂ〜３４ｈと、発光素子１０ａ〜１０ｈをそれぞれ駆動させる駆動回路３５ａ〜３５ｈとを備えて構成される。ここで、６ビットのパルス幅データＣＯＲ［５：０］は、製造時における発光素子１０ｂ〜１０ｈの光量ばらつきを補正するための補正用データであって、出荷前に予め設定される。
【００２２】
図５において、補正用データレジスタ３０−０は、発光素子１０ｂの不足分の光量を示す４ビットの補正レジスタ値Ｈ０［３：０］を格納する。補正用データレジスタ３０−１は、発光素子１０ｃの光量と発光素子１０ｄの光量とを足し合わせた光量の不足分の光量を示す４ビットの補正レジスタ値Ｈ１［３：０］を格納する。補正用データレジスタ３０−２は、発光素子１０ｅ、１０ｆ、１０ｇ、及び１０ｈの光量をすべて足し合わせた光量の不足分の光量を示す４ビットの補正レジスタ値Ｈ２［３：０］を格納する。即ち、発光素子１０ａは、発光素子１０ｂの光量の不足分と、発光素子１０ｃ及び１０ｄの合計光量の不足分と、発光素子１０ｅ〜１０ｈの合計光量の不足分とを足し合わせた光量で発光するように構成される。
【００２３】
アンドゲート３１−０は、補正レジスタ値Ｈ０［３：０］とビット値ｂ０との論理積をとって加算器３２に出力する。ここで、アンドゲート３１−０は、階調度１、３、５、及び７のとき、ビット値ｂ０は１となり、補正レジスタ値Ｈ０［３：０］を加算器３２に出力する。アンドゲート３１−１は、補正レジスタ値Ｈ１［３：０］とビット値ｂ１との論理積をとって加算器３２に出力する。ここで、アンドゲート３１−１は、階調度２、３、６、及び７のとき、ビット値ｂ１は１となり、補正レジスタ値Ｈ１［３：０］を加算器３２に出力する。アンドゲート３１−２は、補正レジスタ値Ｈ２［３：０］とビット値ｂ２との論理積をとって加算器３２に出力する。ここで、アンドゲート３１−２は、階調度４〜７のとき、ビット値ｂ１は１となり、補正レジスタ値Ｈ２［３：０］を加算器３２に出力する。
【００２４】
加算器３２は、各アンドゲート３１−０〜３１−２から入力される補正レジスタ値Ｈ０［３：０］〜Ｈ２［３：０］を加算し、当該加算値を発光素子１０ａの点灯期間であるパルス幅データとしてＰＷＭ生成部３３に出力する。ＰＷＭ生成部３３は、加算器３２から入力されるパルス幅データを示すＰＷＭ信号を生成して遅延型フリップフロップ３９に出力する。遅延型フリップフロップ３９は、クロック信号ＣＬＫに基づいて、ＰＷＭ生成部３３から入力されたＰＷＭ信号をアンドゲート３４ｂ〜３４ｈの動作時間に対応する１クロックだけ遅延させて駆動回路３５ａに出力する。駆動回路３５ａは、入力されたＰＷＭ信号に基づいて、発光素子１０ａを所定の光量で発光するように駆動する。
【００２５】
ＰＷＭ生成部３７は、パルス幅データＣＯＲ［５：０］を示すＰＷＭ信号を生成してアンドゲート３４ｂ〜３４ｈに出力する。各アンドゲート３４ｂ〜３４ｈはそれぞれ、ＰＷＭ信号と駆動信号Ｓｂ〜Ｓｈとの論理積をとって駆動回路３５ｂ〜３５ｈに出力する。すなわち、アンドゲート３４ｂ〜３４ｈは、駆動信号Ｓｂ〜Ｓｈとしてビット値１が入力される場合は、ＰＷＭ生成部３７からのＰＷＭ信号を各駆動回路３５ｂ〜３５ｈに出力する。各駆動回路３５ｂ〜３５ｈは、ＰＷＭ信号に基づいて、各発光素子１０ｂ〜１０ｈを所定の光量でそれぞれ発光するように駆動する。
【００２６】
以上のように構成された実施形態１に係る露光装置５０の動作について以下に説明する。
【００２７】
図４及び図５において、３ビット階調データＤＧｍ［ｂ２：ｂ０］に対応する駆動信号は、発光素子アレイ部１０−ｍの発光素子１０ａ〜１０ｈに供給される。すなわち、３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ０に対応する駆動信号は発光素子列２０Ｂの発光素子１０ｂに出力される。３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ１に対応する駆動信号は発光素子列２０Ｃ、２０Ｄの発光素子１０ｃ及び１０ｄに出力される。３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ２に対応する駆動信号は発光素子列２０Ｅ〜２０Ｈの発光素子１０ｅ〜１０ｈに出力される。
【００２８】
図６は、図３の３ビット階調データＤＧｍ［ｂ２：ｂ０］と、発光素子アレイ部１０−ｍの発光素子１０ａ〜１０ｈの点灯状態との関係を示す表である。ここで、「１」は発光素子１０ａ〜１０ｈが点灯することを示し、「０」は発光素子１０ａ〜１０ｈが非点灯であることを示す。図１の発光制御回路１は、３ビット階調データＤＧｍ［ｂ２：ｂ０］に応じて発光素子１０ａ〜１０ｈの点灯もしくは非点灯を選択的に制御することにより、各画素を階調表現する。
【００２９】
図６を参照すれば、３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ０が０であれば、発光素子１０ｂは非点灯となり、ビット値ｂ０が１であれば、発光素子１０ｂは点灯する。また、ビット値ｂ１が０であれば、発光素子１０ｃ及び１０ｄは非点灯となり、ビット値ｂ１が１であれば、発光素子１０ｃ及び１０ｄは点灯する。また、ビット値ｂ２が０であれば、発光素子１０ｅ〜１０ｈは非点灯となり、ビット値ｂ２が１であれば、発光素子１０ｅ〜１０ｈは点灯する。
【００３０】
上述したように、主走査方向Ｘの各画素の階調度は、副走査方向Ｙの各発光素子の点灯及び非点灯を示す２値のビット値ｂ０〜ｂ２によって制御される。すなわち、発光素子ラインヘッド３は、階調データをビットの重み（桁）に応じた数の発光素子に出力する。ここで、「重み＝３ビットの桁位置」とすると、階調データのビット値ｂ０はビットの重みが１なので１つの発光素子１０ｂに出力される。階調データのビット値ｂ１はビットの重みが２なので２つの発光素子１０ｃ及び１０ｄに出力される。階調データのビット値ｂ２はビットの重みが４なので４つの発光素子１０ｅ〜１０ｈに出力される。また、３ビット階調データＤＧは、ビットの重みが小さい方から順番にデータ遅延部５により遅延される。すなわち、発光素子１０ｂに対しては１段の遅延が、発光素子１０ｃに対しては２段の遅延が、発光素子１０ｄに対しては３段の遅延が必要となる。また、発光素子１０ｅに対しては４段の遅延が、発光素子１０ｆに対しては５段の遅延が、発光素子１０ｇに対しては６段の遅延が、発光素子１０ｈに対しては７段の遅延が必要になる。このように、階調データのビット数を自然数Ｎビットとする場合、必要とする遅延型フリップフロップの個数は「２×Π（Ｎ）−１」個となる。従って、本実施形態では、Ｎ＝３であるので、「２×（１×２×３）−１＝１１」となり、１１個の遅延型フリップフロップ４０〜５０が必要とされる。
【００３１】
図７は、図３の露光装置５０の動作例を示す概念図である。ここで、横軸は光量を示す。図７において、階調度１を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ０［３：０］に基づいて、発光素子１０ｂの光量不足分に相当する光量で点灯する。従って、発光素子１０ｂは１単位光量で点灯する。階調度２を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ１［３：０］に基づいて、発光素子１０ｃ、１０ｄの合計光量の不足分に相当する光量で点灯する。従って、発光素子１０ｃ、１０ｄは２単位光量で点灯する。階調度３を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ１［３：０］及びＨ１［３：０］に基づいて、発光素子１０ｂの光量不足分と発光素子１０ｃ、１０ｄの合計光量の不足分とを加算した光量で点灯する。従って、発光素子１０ｂ、１０ｃ、１０ｄは３単位光量で点灯する。階調度４を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ２［３：０］に基づいて、発光素子１０ｅ、１０ｆ、１０ｇ、１０ｈの合計光量の不足分の光量で点灯する。従って、発光素子１０ｅ、１０ｆ、１０ｇ、１０ｈは４単位光量で点灯する。
【００３２】
階調度５を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ０［３：０］及びＨ２［３：０］に基づいて、発光素子１０ｂの光量不足分と発光素子１０ｅ、１０ｆ、１０ｇ、１０ｈの合計光量の不足分とを加算した光量で点灯する。従って、発光素子１０ｂ、１０ｅ、１０ｆ、１０ｇ、１０ｈは５単位光量で点灯する。階調度６を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ１［３：０］及びＨ２［３：０］に基づいて、発光素子１０ｃ、１０ｄの合計光量の不足分と発光素子１０ｅ〜１０ｈの合計光量の不足分とを加算した光量で点灯する。従って、発光素子１０ｂ、１０ｃ、１０ｅ〜１０ｈは６単位光量で点灯する。階調度７を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ０［３：０］〜Ｈ２［３：０］に基づいて点灯する。ここで、発光素子１０ａは、発光素子１０ｂの光量不足分と発光素子１０ｃ、１０ｄの合計光量の不足分と発光素子１０ｅ〜１０ｈの合計光量の不足分とを加算した光量で点灯する。従って、７個の発光素子１０ｂ〜１０ｈは７単位光量で点灯する。
【００３３】
以上の実施形態に係る露光装置５０によれば、各画素の階調表現で不足した光量を補正する発光素子１０を設けるので、多重露光方式のプリンタヘッドで階調表現する場合に、製造時の発光素子の光量ばらつきや経年劣化による光量ばらつきを補正することができる。さらに、発光素子の点灯及び非点灯を制御するだけで各画素の階調表現を制御することができるので、回路構造の簡易化が可能となる。
【００３４】
なお、本実施形態では、各画素の階調を表現するための発光素子の光量ばらつきを補正する１つの光量補正用の発光素子１０を備えた。しかしながら、本発明はこれに限らない。例えば、各画素の階調を表現するための発光素子の光量ばらつきを補正する光量補正用の発光素子を２つ以上備えてもよい。この場合においても、本実施形態と同様の動作及び効果を得ることができる。
【００３５】
実施形態２．
上述した実施形態１に係る露光装置５０は、各画素の階調表現で不足した光量を補正するための発光素子を別途設けた。これに対して、本実施形態に係る露光装置５０Ａは、階調度を表現するための発光素子１０ａを光量補正用の発光素子としても使用することを特徴とする。
【００３６】
図８は、本発明の実施形態２に係る画像形成装置１００Ａの構成を示す概略側面図である。図８において、３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ０〜ｂ２を用いて発光素子１０ａの発光量を制御して、１画素の各階調度（階調度１〜階調度７）の光量不足分を補正する。ここで、発光素子１０ａの駆動電流を制御するデューティ比を他の発光素子１０ｂ〜１０ｇの駆動電流を制御するデューティ比の２倍にしておくことで自身の１単位発光量に加え、各画素の階調表現で不足した光量を補正する。なお、発光素子１０ａの駆動電流を制御するデューティ比を有する制御信号は、後述するＰＷＭ生成部３３により生成される。
【００３７】
図８の画像形成装置１００Ａは、図１の画像形成装置１００に比較すると、露光装置５０の代わりに露光装置５０Ａを備えたことを特徴とする。図８の露光装置５０Ａは、図１の露光装置５０と比較すると、発光制御回路１の代わりに発光制御回路１Ａを備え、発光素子ラインヘッド３の代わりに発光素子ラインヘッド３Ａを備えたことを特徴とする。
【００３８】
図８において、発光素子ラインヘッド３Ａは、発光素子アレイ部１０−１〜１０−Ｍが主走査方向Ｘに所定間隔で整列配置されて形成される。また、各発光素子アレイ部１０−１〜１０−Ｍにおいて、副走査方向Ｙに７つの発光素子１０ａ〜１０ｇが整列配置され、７つの発光素子１０ａ〜１０ｇは主走査方向Ｘの同一位置を多重露光して１画素を形成する。なお、本実施形態では、発光素子１０ａ〜１０ｇは、例えば無機ＬＥＤを用いて構成される。
【００３９】
図８において、発光素子１０ａより描画領域Ａに対して露光を行い、感光体ドラム８を時計方向８ｒに回転させることで、発光素子ラインヘッド３に対して描画領域Ａを相対的に副走査方向Ｙに移動させる。次に、発光素子１０ｂより描画領域Ａに対して露光を行い、感光体ドラム８を時計方向８ｒに回転させることで発光素子ラインヘッド３に対して描画領域Ａを相対的に副走査方向Ｙに移動させる。同様に、発光素子１０ｃより描画領域Ａに対して露光を行う。発光素子１０ｇまでこれを繰り返す。これにより、描画領域Ａに対して最大７回の多重露光を行うことができる。
【００４０】
図８において、各画素の階調度を示す３ビット階調データＤＧｍ［ｂ２：ｂ０］（ｍ＝１、２、…、Ｍ）のビット値ｂ０〜ｂ２を用いて発光素子１０ａの発光量を制御することにより、各画素の各階調度（階調度１〜階調度７）の光量不足分を補正する。ここで、３ビット階調データＤＧｍ［ｂ２：ｂ０］の０桁目をビット値ｂ０とし、１桁目をビット値ｂ１とし、２桁目をビット値ｂ２とする。
【００４１】
図９は、図８の発光素子ラインヘッド３Ａの平面図である。図９において、発光素子ラインヘッド３Ａは、副走査方向Ｙに発光素子列２０Ａ〜２０Ｇを備え、各列の発光素子１０ａ〜１０ｇが同一の画素に重ねて露光を行う多重露光の構成を有する。
【００４２】
図９において、各発光素子列２０Ａ〜２０Ｇには、例えばシリコン基板などの半導体基板上に各発光素子１０ａ〜１０ｇが主走査方向Ｘに画素数（Ｍ個）だけ整列配置されている。ここで、各発光素子列２０Ａ〜２０Ｇに整列した発光素子１０ａ〜１０ｇの数は、画像の解像度（数百〜数千ｄｐｉ）に対応する。また、発光素子ラインヘッド３Ａは、当該発光素子ラインヘッド３Ａの発光面が感光体ドラム８に対向して配置される。各発光素子列２０Ａ〜２０Ｇの配列方向は感光体ドラム８の回転軸と平行になるように配置され、主走査方向Ｘの各発光素子１０ａ〜１０ｇ間のピッチは一定であり、副走査方向Ｙの各発光素子１０ａ〜１０ｇ間のピッチも一定である。すなわち、発光素子ラインヘッド３Ａは、複数の発光素子１０ａ〜１０ｇが主走査方向Ｘに複数個配置された各発光素子列２０Ａ〜２０Ｇを、感光体ドラム８の副走査方向Ｙに複数列配置するように構成される。ここで、副走査方向Ｙに配列された発光素子群を構成する複数の発光素子１０ａ〜１０ｇは各画素を階調表現するとともに、発光素子１０ａは当該各画素を階調表現するための複数の発光素子の光量ばらつきを補正する。
【００４３】
図１０は、図８の露光装置５０Ａの構成を示すブロック図である。図１０の露光装置５０Ａは、発光制御回路１Ａと、画素数Ｍ個の発光素子アレイ部１０−１〜１０−Ｍを有する発光素子ラインヘッド３Ａとを備えて構成される。また、発光制御回路１Ａは、図３の発光制御回路１と比較すると、データ遅延部５−１〜５−Ｍの代わりにデータ遅延部５Ａ−１〜５Ａ−Ｍを備え、発光制御駆動部６−１〜６−Ｍの代わりに発光制御駆動部６Ａ−１〜６Ａ−Ｍを備えたことを特徴とする。
【００４４】
図１１は、図１０のデータ遅延部５Ａ−ｍの構成を示すブロック図である。図４において、データ遅延部５Ａ−ｍは、縦続接続された遅延型フリップフロップ７０、７１からなるシフトレジスタ回路８０と、縦続接続された遅延型フリップフロップ７２〜７７からなるシフトレジスタ回路８１とを備えて構成される。
【００４５】
図１１では、シフトレジスタ回路８０の遅延型フリップフロップ７０、７１は、クロック信号生成部９からのクロック信号ＣＬＫを用いて、データバッファ４からの３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ１をそれぞれラッチしてビットシフトを行う。シフトレジスタ回路８１の遅延型フリップフロップ７２〜７７は、クロック信号生成部９からのクロック信号ＣＬＫを用いて、データバッファ４から入力される３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ２をそれぞれラッチしてビットシフトを行う。
【００４６】
以上のように構成されたデータ遅延部５Ａ−ｍは、３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ０〜ｂ２を所定のタイミングだけそれぞれ遅延させて駆動信号Ｓａ〜Ｓｇとして発光制御駆動部６Ａ−ｍにそれぞれ出力する。すなわち、データ遅延部５Ａ−ｍは、ビット値ｂ１を１クロック分だけ遅延させて駆動信号Ｓｂとして発光制御駆動部６Ａ−ｍに出力する。データ遅延部５Ａ−ｍは、ビット値ｂ１を２クロック分だけ遅延させて駆動信号Ｓｃとして、発光制御駆動部６Ａ−ｍに出力する。データ遅延部５Ａ−ｍは、ビット値ｂ２を３クロック分だけ遅延させて駆動信号Ｓｄとして、発光制御駆動部６Ａ−ｍに出力する。データ遅延部５Ａ−ｍは、ビット値ｂ２を４クロック分だけ遅延させて駆動信号Ｓｅとして，ビット値ｂ２を５クロック分だけ遅延させて駆動信号Ｓｆとして、ビット値ｂ２を６クロック分だけ遅延させて駆動信号Ｓｇとして発光制御駆動部６Ａ−ｍに出力する。
【００４７】
図１２は、図１０の発光制御駆動部６Ａ−ｍの構成を示すブロック図である。図１２において、発光制御駆動部６Ａ−ｍは、図５の発光制御駆動部６−ｍに比較すると、加算器３２の前段にアンドゲート３１−４及び除算部３８を備えたことを特徴とする。
【００４８】
図１２の補正レジスタ値Ｈ０［３：０］〜Ｈ２［３：０］は、図１０の補正レジスタ値Ｈ０［３：０］〜Ｈ２［３：０］に比較すると、以下の点が相違する。すなわち、補正レジスタ値Ｈ０［３：０］は、発光素子１０ａの不足分の光量を示す４ビットのデータであり、補正レジスタ値Ｈ１［３：０］は、発光素子１０ｂの光量と発光素子１０ｃの光量とを足し合わせた光量の不足分の光量を示す４ビットのデータである。また、補正レジスタ値Ｈ２［３：０］は、発光素子１０ｄ、１０ｅ、１０ｆ、及び１０ｇの光量をすべて足し合わせた光量の不足分の光量を示す４ビットのデータである。
【００４９】
除算部３８は、パルス幅データレジスタ３６Ａから入力されたパルス幅データＣＯＲ［５：０］を１／２で乗算して当該除算されたデータを階調表現用発光データとしてアンドゲート３１−４に出力する。ここで、発光素子１０ａは、階調表現用発光データを用いて各画素を階調表現する。アンドゲート３１−４は、除算値とビット値ｂ０との論理積をとって加算器３２に出力する。ここで、アンドゲート３１−４は、階調度１、３、５、及び７のとき、ビット値ｂ０は１となり、階調表現用発光データを加算器３２に出力する。
【００５０】
以上のように構成された実施形態２に係る露光装置５０Ａの動作について以下に説明する。
【００５１】
図１１及び図１２において、３ビット階調データＤＧｍ［ｂ２：ｂ０］に対応する駆動信号は、発光素子アレイ部１０−ｍの発光素子１０ａ〜１０ｇに供給される。すなわち、３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ０に対応する駆動信号は発光素子列２０Ａの発光素子１０ａに出力される。３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ１に対応する駆動信号は発光素子列２０Ｂ、２０Ｃの発光素子１０ｂ及び１０ｃに出力される。３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ２に対応する駆動信号は発光素子列２０Ｄ〜２０Ｇの発光素子１０ｄ〜１０ｇに出力される。
【００５２】
図１３は、図１０の３ビット階調データＤＧｍ［ｂ２：ｂ０］と、発光素子アレイ部１０−ｍの発光素子１０ａ〜１０ｇの点灯状態との関係を示す表である。ここで、「１」は発光素子１０ａ〜１０ｇが点灯することを示し、「０」は発光素子１０ａ〜１０ｇが非点灯であることを示す。図８の発光制御回路１Ａは、３ビット階調データＤＧｍ［ｂ２：ｂ０］に応じて発光素子１０ａ〜１０ｇの点灯もしくは非点灯を選択的に制御することにより、各画素を階調表現する。
【００５３】
図１３を参照すれば、３ビット階調データＤＧｍ［ｂ２：ｂ０］のビット値ｂ０〜ｂ２のうちの１つが１であれば、発光素子１０ａは点灯する。また、ビット値ｂ１が０であれば、発光素子１０ｂ及び１０ｃは非点灯となり、ビット値ｂ１が１であれば、発光素子１０ｂ及び１０ｃは点灯する。また、ビット値ｂ２が０であれば、発光素子１０ｄ〜１０ｇは非点灯となり、ビット値ｂ２が１であれば、発光素子１０ｄ〜１０ｇは点灯する。
【００５４】
上述したように、主走査方向Ｘの各画素の階調度は、副走査方向Ｙの各発光素子の点灯及び非点灯を示す２値のビット値ｂ０〜ｂ２によって制御される。すなわち、発光素子ラインヘッド３Ａは、階調データをビットの重み（桁）に応じた数の発光素子に出力する。ここで、「重み＝３ビットの桁位置」とすると、階調データのビット値ｂ０はビットの重みが１なので１つの発光素子１０ａに出力される。階調データのビット値ｂ１はビットの重みが２なので２つの発光素子１０ｂ及び１０ｃに出力される。階調データのビット値ｂ２はビットの重みが４なので４つの発光素子１０ｄ〜１０ｇに出力される。また、３ビット階調データＤＧｍ［ｂ２：ｂ０］は、ビットの重みが小さい方から順番にデータ遅延部５Ａにより遅延される。すなわち、発光素子１０ｂに対しては１段の遅延が、発光素子１０ｃに対しては２段の遅延が必要になる。また、発光素子１０ｄに対しては３段の遅延が、発光素子１０ｅに対しては４段の遅延が、発光素子１０ｆに対しては５段の遅延が、発光素子１０ｇに対しては６段の遅延が必要になる。
【００５５】
図１４は、図１０の露光装置５０Ａの動作例を示す概念図である。ここで、横軸は光量を示す。図１４において、階調度１を有する画素を階調表現する場合には、発光素子１０ａは、パルス幅データＣＯＲ［５：０］及び補正レジスタ値Ｈ０［３：０］に基づいて、発光素子１０ａの光量不足分に相当する光量で点灯する。従って、発光素子１０ａは１単位光量で点灯する。階調度２を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ１［３：０］に基づいて、発光素子１０ｂ、１０ｃの合計光量の不足分に相当する光量で点灯する。従って、発光素子１０ｂ、１０ｃは２単位光量で点灯する。階調度３を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ１［３：０］及びＨ１［３：０］に基づいて、発光素子１０ａの光量不足分と発光素子１０ｂ、１０ｃの合計光量の不足分とを加算した光量で点灯する。従って、発光素子１０ａ、１０ｂ、１０ｃは３単位光量で点灯する。階調度４を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ２［３：０］に基づいて、発光素子１０ｄ、１０ｅ、１０ｆ、１０ｇの合計光量の不足分の光量で点灯する。従って、発光素子１０ｄ、１０ｅ、１０ｆ、１０ｇは４単位光量で点灯する。
【００５６】
階調度５を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ０［３：０］及びＨ２［３：０］に基づいて、発光素子１０ａの光量不足分と発光素子１０ｄ、１０ｅ、１０ｆ、１０ｇの合計光量の不足分とを加算した光量で点灯する。従って、発光素子１０ａ、１０ｄ、１０ｅ、１０ｆ、１０ｇは５単位光量で点灯する。階調度６を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ１［３：０］及びＨ２［３：０］に基づいて、発光素子１０ｂ、１０ｃの合計光量の不足分と発光素子１０ｄ〜１０ｇの合計光量の不足分とを加算した光量で点灯する。従って、発光素子１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇは６単位光量で点灯する。階調度７を有する画素を階調表現する場合には、発光素子１０ａは、補正レジスタ値Ｈ０［３：０］〜Ｈ２［３：０］に基づいて、点灯する。すなわち、発光素子１０ａは、発光素子１０ａの光量不足分と発光素子１０ｂ、１０ｃの合計光量の不足分と発光素子１０ｄ、１０ｅ、１０ｆ、１０ｇの合計光量の不足分とを加算した光量で点灯する。従って、７個の発光素子１０ａ〜１０ｇは７単位光量で点灯する。
【００５７】
以上の実施形態に係る露光装置５０Ａによれば、実施形態１に係る露光装置５０と同様の効果を得ることができる。さらに、実施形態１に係る露光装置５０に比較すると、光量補正用の発光素子を設ける必要が無いため面積を削減することが可能となる。
【００５８】
なお、本実施形態では、画素の階調を表現するための複数の発光素子のうちの１つを光量補正用の発光素子としても使用する場合について説明したが、本発明はこれに限らない。例えば、画素の階調を表現するための複数の発光素子のうちの２つ以上を光量補正用の発光素子としても使用してもよい。この場合においても、本実施形態と同様の動作及び効果を得ることができる。
【００５９】
変形例１．
上述した実施形態では、各画素を３ビット階調表現する場合について説明した。しかしながら、本発明はこれに限定されない。例えば、複数の発光素子を副走査方向に整列配置された発光素子群と、複数の発光素子を選択的に点灯又は非点灯して多重露光することにより各画素を２Ｎ（Ｎは自然数）階調表現するラインヘッドを備えた露光装置にも本発明の露光装置を適用することができる。
【００６０】
例えば、複数の発光素子を副走査方向に整列配置された発光素子群と、上記複数の発光素子を選択的に点灯もしくは非点灯して多重露光することにより各画素を２Ｎ（自然数Ｎ）階調表現するラインヘッドを備えた露光装置にも適用できる。当該露光装置は、複数の発光素子を選択的に点灯もしくは非点灯して多重露光するための発光制御回路を備える。また、発光制御回路は、発光素子群のうちの少なくとも１つの発光素子を用いて、各画素を階調表現するための複数の発光素子の光量ばらつきを補正するように制御する。
【００６１】
また、発光素子群は、階調表現するための（２Ｎ−１）個の第１の発光素子と、（２Ｎ−１）個の階調表現するための発光素子の光量ばらつきを補正するための自然数Ｐ個の第２の発光素子とを備える。ここで、発光制御回路は、第２の発光素子を、第１の発光素子の光量ばらつきを補正するための光量補正用発光量分の光量で発光するように制御する。
【００６２】
さらに、発光制御回路は、入力される画像データを一時的に格納してＮビット階調データを出力するデータバッファを備える。またさらに、発光制御回路は、Ｎビット階調データの各ビット値を所定のタイミングだけそれぞれ遅延させて各駆動信号としてそれぞれ出力するデータ遅延部と、各駆動信号に基づいて、各発光素子をそれぞれ駆動させる発光制御駆動部とを備える。ここで、発光制御駆動部は、Ｎビット階調データに基づいて、自然数Ｐ個の発光素子を、光量補正用発光量分の光量で発光するように制御する。
【００６３】
また、発光素子群は、階調表現するための（２Ｎ−１）個の発光素子を備え、発光制御回路は、階調表現するための（２Ｎ−１）個の発光素子のうちの１つである補正用発光素子を発光するように制御する。ここで、発光制御回路は、補正用発光素子がそれぞれ階調表現するのに必要となる単位光量分と、各画素を階調表現するための（２Ｎ−１）個の発光素子の光量ばらつきを補正するための光量補正用発光量分とを合算した光量で発光するように制御する。さらに、発光制御回路は、入力される画像データを一時的に格納してＮビット階調データを出力するデータバッファと、Ｎビット階調データの各ビット値を所定のタイミングだけそれぞれ遅延させて各駆動信号としてそれぞれ出力するデータ遅延部を備える。またさらに、発光制御回路は、各駆動信号に基づいて、各発光素子をそれぞれ駆動させる発光制御駆動部を備える。ここで、発光制御駆動部は、Ｎビット階調データに基づいて、上記補正用発光素子を発光するように制御する。すなわち、発光制御駆動部は、補正用発光素子がそれぞれ階調表現するのに必要となる単位光量分と、各画素を階調表現するための（２Ｎ−１）個の発光素子の光量ばらつきを補正するための光量補正用発光量分とを合算した光量で発光するように制御する。
【００６４】
変形例２．
上述した実施形態及び変形例では、発光素子として無機ＬＥＤを使用したが、本発明はこれに限定されない。例えば、発光素子として無機ＬＥＤの代わりに有機ＥＬ素子を用いてもよい。この場合には、有機ＥＬ素子は無機ＬＥＤに比べて発光輝度が格段に低く、露光に必要な光量を十分に確保することが困難であるという問題が発生する。しかしながら、上述した実施形態を用いることで、１つの発光素子では十分な光量が得られなくても、複数の発光素子により同一点を露光するので、必要な光量を確保することができる。従って、１つの有機ＥＬ素子に大電流を流すことにより十分な光量を得る必要がなくなり、大電流を流すことにより寿命が低下しやすくなるという有機ＥＬ素子の耐用期間を長くすることができる。さらに、有機ＥＬ素子は光量が無機ＬＥＤに比べて低いことから、露光において要求される階調度で、その輝度を階調分刻むのが困難であるという問題が発生する。これに対して、上述の実施形態で説明したように、複数の有機ＥＬ素子列間に対応する複数の有機ＥＬ素子のうちの選択した複数の有機ＥＬ素子から、感光体ドラム上の同一の描画点を露光し、複数の有機ＥＬ素子からの露光によって必要な光量を確保できる。すなわち、複数の有機ＥＬ素子のいずれかを選択することで各画素の階調度を表現することで、各画素の階調についても十分な度合いを確保することができる。
【００６５】
上述した実施形態及び変形例では、各発光素子の光量はＰＷＭ変調で制御されたが、本発明はこれに限定されない。例えば、各発光素子は駆動電流で制御するようにしてもよい。この場合においても、上述した実施形態及び変形例と同様の効果を得ることができる。
【００６６】
なお、上述した画像形成装置１００及び１００Ａには、当該露光装置５０及び５０Ａにより露光された感光体ドラム８をトナーで現像する画像形成手段を含んでもよい。さらに、当該画像形成手段が形成したトナー像が用紙に転写される位置まで用紙を搬送する用紙搬送手段と、用紙にトナー像を転写する転写手段とを含んでもよい。この場合においても、上述した実施形態及び変形例と同様の効果を得ることができる。
【００６７】
実施形態のまとめ
第１の態様に係る露光装置は、
複数の発光素子を副走査方向に整列配置された発光素子群と、上記複数の発光素子を選択的に点灯もしくは非点灯して多重露光することにより各画素を２Ｎ（Ｎは自然数）階調表現するラインヘッドを備えた露光装置であって、上記露光装置は、
上記複数の発光素子を選択的に点灯もしくは非点灯して多重露光するための発光制御回路を備え、
上記発光制御回路は、上記発光素子群のうちの少なくとも１つの発光素子を用いて、各画素を階調表現するための複数の発光素子の光量ばらつきを補正するように制御することを特徴とする。
【００６８】
第２の態様に係る露光装置は、第１の態様に係る露光装置において、
上記発光素子群は、階調表現するための（２Ｎ−１）個の第１の発光素子と、上記（２Ｎ−１）個の階調表現するための発光素子の光量ばらつきを補正するための自然数Ｐ個の第２の発光素子とを備え、
上記発光制御回路は、上記第２の発光素子を、上記第１の発光素子の光量ばらつきを補正するための光量補正用発光量分の光量で発光するように制御することを特徴とする。
【００６９】
第３の態様に係る露光装置は、第２の態様に係る露光装置において、
上記発光制御回路は、
入力される画像データを一時的に格納してＮビット階調データを出力するデータバッファと、
上記Ｎビット階調データの各ビット値を所定のタイミングだけそれぞれ遅延させて各駆動信号としてそれぞれ出力するデータ遅延部と、
上記各駆動信号に基づいて、各発光素子をそれぞれ駆動させる発光制御駆動部とを備え、
上記発光制御駆動部は、上記Ｎビット階調データに基づいて、上記自然数Ｐ個の発光素子を、上記光量補正用発光量分の光量で発光するように制御することを特徴とする。
【００７０】
第４の態様に係る露光装置は、第１の態様に係る露光装置において、
上記発光素子群は、階調表現するための（２Ｎ−１）個の発光素子を備え、
上記発光制御回路は、上記階調表現するための（２Ｎ−１）個の発光素子のうちの１つである補正用発光素子を、当該補正用発光素子がそれぞれ階調表現するのに必要となる単位光量分と、各画素を階調表現するための（２Ｎ−１）個の発光素子の光量ばらつきを補正するための光量補正用発光量分とを合算した光量で発光するように制御することを特徴とする。
【００７１】
第５の態様に係る露光装置は、第４の態様に係る露光装置において、
上記発光制御回路は、
入力される画像データを一時的に格納してＮビット階調データを出力するデータバッファと、
上記Ｎビット階調データの各ビット値を所定のタイミングだけそれぞれ遅延させて各駆動信号としてそれぞれ出力するデータ遅延部と、
上記各駆動信号に基づいて、各発光素子をそれぞれ駆動させる発光制御駆動部とを備え、
上記発光制御駆動部は、上記Ｎビット階調データに基づいて、上記補正用発光素子を、当該補正用発光素子がそれぞれ階調表現するのに必要となる単位光量分と、各画素を階調表現するための（２Ｎ−１）個の発光素子の光量ばらつきを補正するための光量補正用発光量分とを合算した光量で発光するように制御することを特徴とする。
【００７２】
第６の態様に係る露光装置は、第１〜第５のうちのいずれか１つに記載の態様に係る露光装置において、上記複数の発光素子はそれぞれ無機ＬＥＤ又は有機ＥＬ素子であることを特徴とする。
【００７３】
第７の態様に係る露光装置は、第１〜第６のうちのいずれか１つに記載の態様に係る露光装置において、上記各発光素子の光量はＰＷＭ変調で制御されることを特徴とする。
【００７４】
第８の態様に係る露光装置は、第１〜第６のうちのいずれか１つに記載の態様に係る露光装置において、上記各発光素子の光量は駆動電流で制御することを特徴とする。
【００７５】
第９の態様に係る画像形成装置は、第１〜第８のうちのいずれか１つに記載の態様に係る露光装置を備えたことを特徴とする。
【符号の説明】
【００７６】
１，１Ａ…発光制御回路、
２…画像処理部、
３，３Ａ…発光素子ラインヘッド、
４…データバッファ、
５−１，…，５−Ｍ…データ遅延部、
５Ａ−１，…，５Ａ−Ｍ…データ遅延部、
６−１，…，６−Ｍ…発光制御駆動部、
６Ａ−１，…，６Ａ−Ｍ…発光制御駆動部、
７…レンズアレイ、
８…感光体ドラム、
９…クロック信号生成部、
１０−１，…，１０−Ｍ…発光素子アレイ部、
１０ａ〜１０ｈ…発光素子、
２０Ａ〜２０Ｈ…発光素子列、
３９，４０〜５０，７０〜７７…遅延型フリップフロップ、
６０〜６２，８０〜８１…シフトレジスタ回路、
３０−０〜３０−２…補正用データレジスタ、
３１−０〜３１−４，３４ｂ〜３４ｈ…アンドゲート、
３２…加算器、
３３，３７…ＰＷＭ生成部、
３６…パルス幅データレジスタ、
３５ａ〜３５ｈ…駆動回路、
３８…除算部、
５０，５０Ａ…露光装置、
１００，１００Ａ…画像形成装置。
【先行技術文献】
【特許文献】
【００７７】
【特許文献１】特許第４５５２６０１号公報
【図１】
0006311506.tif 000002
【図２】
0006311506.tif 000003
【図３】
0006311506.tif 000004
【図４】
0006311506.tif 000005
【図５】
0006311506.tif 000006
【図６】
0006311506.tif 000007
【図７】
0006311506.tif 000008
【図８】
0006311506.tif 000009
【図９】
0006311506.tif 000010
【図１０】
0006311506.tif 000011
【図１１】
0006311506.tif 000012
【図１２】
0006311506.tif 000013
【図１３】
0006311506.tif 000014
【図１４】
0006311506.tif 000015