(57)【特許請求の範囲】
【請求項１】
負荷を制御するためのマイクロコンピュータと、
第１の電源電圧を伝達するための第１の電源配線と、
前記第１の電源配線の前記第１の電源電圧を降圧して第２の電源電圧を生成する電圧調整回路と、
前記電圧調整回路によって生成された前記第２の電源電圧を前記マイクロコンピュータへ供給するための第２の電源配線と、
前記第１の電源電圧に応じた電圧と前記第２の電源電圧に応じた電圧との比較に基づいて、前記第２の電源電圧の異常を検知するための異常検知部と、
前記マイクロコンピュータからの指令に応じた作動時に、前記電圧調整回路に入力される前記第１の電源配線の電圧を低下させることによって、前記マイクロコンピュータが動作不可となる電圧領域まで前記第２の電源電圧を低下させるための電圧低下回路とを備え、
前記マイクロコンピュータは、前記異常検知部が前記第２の電源電圧の異常を検知したときに、前記電圧低下回路を作動させ、
外部電源からの交流電圧を直流電圧に変換して出力するための、前記交流電圧の振幅よりも高い直流電圧を発生する昇圧機能を有する昇圧回路と、
前記昇圧回路の出力電圧を前記第１の電源電圧に変換して前記第１の電源配線に出力する電力変換動作を実行するための電力変換回路とをさらに備え、
前記昇圧回路は、前記昇圧機能がオンされたときに第１の電圧を出力する一方で、前記昇圧機能がオフされたときには前記第１の電圧よりも低い第２の電圧を出力するように構成され、
前記電力変換回路は、回路内の過電流発生時に前記電力変換動作を停止する機能を有し、
前記電圧低下回路は、作動時に前記昇圧回路の前記昇圧機能をオフするように構成される、制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、制御装置に関し、より特定的には、複数の電源電圧を使用する制御装置における電源電圧の異常時処理に関する。
【背景技術】
【０００２】
複数の電源電圧を使用する装置における電源電圧監視装置が、特開平４−２７６５６４号公報（特許文献１）および特開２００２−８２１３９号公報（特許文献２）に記載されている。
【０００３】
特許文献１には、複数の電源電圧のうちの１つの電源電圧を用いて、他の電源電圧の異常を監視するための監視回路の構成が記載されている。特に、特許文献１では、当該１つの１つの電源電圧の分圧比が異なる分圧電圧を２個のコンパレータにそれぞれ入力することで、他の電源電圧の異常を検出する構成が開示されている。
【０００４】
特許文献２には、２個のコンパレータに対して同一の負電圧を異なる極性の入力端子に入力する回路構成が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平４−２７６５６４号公報
【特許文献２】特開２００２−８２１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
複数の電源電圧を使用する制御装置において、特に、負荷を制御するためのマイクロコンピュータの電源電圧が変動すると、負荷制御に影響が生じる虞がある。
【０００７】
一般的に、マイクロコンピュータに対しては、電源電圧の動作保障電圧範囲が、スペック値として予め設定されている。しかしながら、電源電圧の変動レベルによっては、電源電圧が動作保障電圧範囲外となっても、マイクロコンピュータが必ず動作を停止するとは限らない。このような動作時は、変動した電源電圧の下でのマイクロコンピュータによる制御によって、負荷の動作が通常と異なることが懸念される。
【０００８】
この発明はこのような課題を解決するためになされたものであって、この発明の目的は、複数の電源電圧を使用する制御装置において、マイクロコンピュータの電源電圧の異常時に、マイクロコンピュータを確実に停止させるための電源構成を提供することである。
【課題を解決するための手段】
【０００９】
本発明による制御装置は、負荷を制御するためのマイクロコンピュータと、第１および第２の電源配線と、電圧調整回路と、異常検知部と、電圧低下回路を備える。第１の電源配線は、第１の電源電圧を伝達する。電圧調整回路は、第１の電源配線の第１の電源電圧を降圧して第２の電源電圧を生成する。第２の電源配線は、電圧調整回路によって生成された第２の電源電圧をマイクロコンピュータへ供給する。異常検知部は、第１の電源電圧に応じた電圧と第２の電源電圧に応じた電圧との比較に基づいて、第２の電源電圧の異常を検知する。電圧低下回路は、マイクロコンピュータからの指令に応じた作動時に、電圧調整回路に入力される第１の電源配線の電圧を低下させることによって、マイクロコンピュータが動作不可となる電圧領域まで第２の電源電圧を低下させる。マイクロコンピュータは、異常検知部が第２の電源電圧の異常を検知したときに、電圧低下回路を作動させる。
【００１０】
上記制御装置によれば、マイクロコンピュータの動作電源である第２の電源電圧の異常が異常検知部によって検知されると、マイクロコンピュータが電圧低下回路を作動することによって、電圧調整回路に入力される第１の電源電圧が低下される。これにより、電圧調整回路から出力される第２の電源電圧を、マイクロコンピュータが動作不可となる電圧領域まで低下させることができる。したがって、第２の電源電圧の異常時に、第１の電源電圧の低下を通じて、マイクロコンピュータの動作を確実に停止することができる。特に、マイクロコンピュータからの指令に応じて、電圧低下回路を作動する構成とすることにより、マイクロコンピュータ（たとえば、内蔵された不揮発性メモリ）に、第２の電源電圧の異常が発生したタイミングや当該タイミングでの回路状態などを記憶することができる。これにより、故障解析に有用な情報を収集することができる。
【００１１】
好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第１の電源電圧に変換して第１の電源配線に出力するように構成される。電圧低下回路は、電力変換回路と第１の電源配線との間に配置されて、作動時に電力変換回路と第１の電源配線の間の電流経路を遮断する一方で、非作動時に電力変換回路と第１の電源配線の間に電流経路を形成するように構成される。
【００１２】
このようにすると、第２の電源電圧の異常時には、電力変換回路からの電圧供給を遮断することにより、第１の電源配線から電圧調整回路に入力される電圧を低下することによって、第２の電源電圧を確実に低下させてマイクロコンピュータの動作を停止することができる。
【００１３】
また好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第１の電源電圧に変換して第１の電源配線に出力する電力変換動作を実行するように構成される。電圧低下回路は、作動時に電力変換回路による電力変換動作を停止させるように構成される構成される。
【００１４】
このようにすると、第２の電源電圧の異常時には、電力変換回路による第１の電源電圧の出力を停止させることにより、第１の電源配線から電圧調整回路に入力される電圧が低下することを通じて、第２の電源電圧を低下することができる。これにより、電圧供給を遮断するための追加回路を配置することなく、第２の電源電圧の異常時にマイクロコンピュータの動作を確実に停止することができる。
【００１５】
あるいは好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第１の電源電圧に変換して第１の電源配線に出力する電力変換動作を実行するように構成される。電力変換回路は、第１の電源電圧のフィードバック信号に基づいて電力変換回路からの出力電圧を制御するための制御回路を含む。電圧低下回路は、作動時に、制御回路へ入力されるフィードバック信号を、電力変換回路の出力電圧を低下させるように変換する。
【００１６】
このようにすると、第２の電源電圧の異常時には、電力変換回路による第１の電源電圧の制御のためのフィードバック信号の変換によって、第１の電源配線から電圧調整回路に入力される電圧を低下することを通じて、電圧供給を遮断するための追加回路を配置することなく第２の電源電圧を低下することができる。さらに、フィードバック信号の変換を停止すれば、電力変換回路による第１の電源電圧の通常制御が復帰できるため、第２の電源電圧の異常が一時的である場合に、マイクロピュータによる制御によって自動的な復帰が可能となる。
【００１７】
あるいは好ましくは、制御装置は、電力変換回路をさらに備える。電力変換回路は、外部電源からの電圧を第１の電源電圧に変換して第１の電源配線に出力する電力変換動作を実行するように構成される。電力変換回路は、第１の電源電圧のフィードバック信号に基づいて電力変換回路からの出力電圧を制御するための制御回路を含む。制御回路は、回路内の過電流発生時に電力変換動作を停止する機能を有する。電圧低下回路は、作動時に、制御回路へ入力されるフィードバック信号を、電力変換回路内に過電流を発生させるように変換する。
【００１８】
このようにすると、第２の電源電圧の異常時には、第１の電源電圧の制御のためのフィードバック信号を電圧上昇動作が継続されるように変換することによって、電力変換回路を過電流の発生によって停止することができる。これにより、第１の電源配線から電圧調整回路に入力される電圧を低下することを通じて、第２の電源電圧を低下することができる。この結果、電圧供給を遮断するための追加回路を配置することなく、第２の電源電圧の異常時にマイクロコンピュータの動作を確実に停止することができる。
【００１９】
また好ましくは、制御装置は、昇圧回路および電力変換回路をさらに備える。昇圧開路は、外部電源からの交流電圧を直流電圧に変換して出力する。昇圧回路は、交流電圧の振幅よりも高い直流電圧を発生する昇圧機能を有する。電力変換回路は、昇圧回路の出力電圧を第１の電源電圧に変換して第１の電源配線に出力する電力変換動作を実行するように構成される。昇圧回路は、昇圧機能がオンされたときに第１の電圧を出力する一方で、昇圧機能がオフされたときには第１の電圧よりも低い第２の電圧を出力するように構成される。電力変換回路は、回路内の過電流発生時に電力変換動作を停止する機能を有する。電圧低下回路は、作動時に昇圧回路の昇圧機能をオフするように構成される。
【００２０】
このようにすると、昇圧回路を備えた構成の制御装置において、第２の電源電圧の異常時には、昇圧回路における昇圧を停止することによって、電力変換回路を過電流の発生により停止することができる。この結果、第１の電源配線から電圧調整回路に入力される電圧を低下することを通じて、第２の電源電圧を低下することができる。これにより、電圧供給を遮断するための追加回路を配置することなく、第２の電源電圧の異常時にマイクロコンピュータの動作を確実に停止することができる。
【発明の効果】
【００２１】
この発明によれば、複数の電源電圧を使用する制御装置において、マイクロコンピュータの電源電圧の異常時に、マイクロコンピュータを確実に停止させることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態１に従う制御装置の概略構成を説明するための回路図である。
【図２】実施の形態１の変形例に従うＶｃｃ異常の検知を説明するための概略的な回路図である。
【図３】図２に示されたＡ／Ｄ変換回路の動作に対するＶｃｃ異常の影響を説明するための概念図である。
【図４】省電力モード検知用の分圧回路を図２に示したＶｃｃ異常検知のための構成に利用した場合の判定手法を説明するための概念図である。
【図５】図２に示したＶｃｃ検知構成の変形例を説明するための回路図である。
【図６】図５に示したＶｃｃ検知構成におけるＶｃｃ異常検知のための判定を説明するための概念図である。
【図７】本発明の実施の形態２に従う制御装置の概略構成を説明するための回路図である。
【図８】本発明の実施の形態３に従う制御装置の概略構成を説明するための回路図である。
【図９】本発明の実施の形態３の変形例に従う制御装置の概略構成を説明するための回路図である。
【図１０】本発明の実施の形態４に従う制御装置の概略構成を説明するための回路図である。
【図１１】本発明の実施の形態４に従う制御装置のＶｃｃ異常検知時の動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００２３】
以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお以下では、図中の同一または相当部分には同一符号を伏し、その説明は原則的に繰返さないものとする。
【００２４】
［実施の形態１］
図１は、本発明の実施の形態１に従う制御装置の概略構成を説明するための回路図である。
【００２５】
図１を参照して、実施の形態１に従う制御装置１ａは、電力変換回路２と、電圧レギュレータ４０と、電圧遮断回路５０と、マイクロコンピュータ３００とを有する。制御装置１ａは、図示しない負荷をマイクロコンピュータ３００によって制御する。図１に示すように、制御装置１ａは、電源基板および制御基板に分けて実装することができる。両基板に分割して実装する場合には、電源基板および制御基板の間での電気的コンタクトは、図示しないコネクタによって確保することができる。マイクロコンピュータ３００には、通常、電源停止時にも記憶内容を保持できる不揮発性メモリが内蔵されている。
【００２６】
電力変換回路２は、ダイオードブリッジ１２と、平滑コンデンサ１４，２４と、トランジスタ１５と、トランス２０と、ダイオードＤ１とを有する。ダイオードブリッジ１２は、図示しないコンセント等を経由して、外部電源１０と電気的に接続される。外部電源１０は、代表的には１００ＶＡＣないし２００ＶＡＣの商用系統電源である。
【００２７】
ダイオードブリッジ１２は、外部電源１０からの交流電圧を整流する。平滑コンデンサ１４は、ダイオードブリッジ１２によって整流された電圧を平滑する。この結果、平滑コンデンサ１４は、外部電源１０による交流電圧の振幅相当の直流電圧（たとえば、１４０Ｖ程度）を保持する。
【００２８】
トランジスタ１５は、周期的にオンオフされて、平滑コンデンサ１４に保持された直流電圧を、パルス状の交流電圧に変換する。トランジスタ１５によって生成された交流電圧は、トランス２０の一次側巻線２１に印加される。
【００２９】
二次側巻線２３には、一次側巻線２１および二次側巻線２３の巻数比に従って振幅が変換された、一次側巻線２１の交流電圧と同一周波数の交流電圧が出力される。トランジスタ１５によってスイッチングされた交流電圧をトランス２０によって伝達することにより、トランス２０を小型化することができる。
【００３０】
二次側巻線２３に出力された交流電圧は、ダイオードＤ１および平滑コンデンサ２４によって、電源配線１００および接地配線１２０間の直流電圧Ｖｓに変換される。以下では、直流電圧Ｖｓを電源電圧Ｖｓとも称する。電源電圧Ｖｓは、たとえば、１５Ｖ程度に制御される。トランジスタ１５のオンオフ制御により、一次側巻線２１に入力される交流電圧の実効値を調整することによって、電源電圧Ｖｓを制御することができる。
【００３１】
電源配線１００は、電圧遮断回路５０を経由して、電源配線１１０と接続される。後述するように、電圧遮断回路５０は、マイクロコンピュータ３００からの指令（制御信号Ｓｃｔ）に応じて、作動ないし非作動とされる。制御信号Ｓｃｔについても、図示しないコネクタを経由して、制御基板上のマイクロコンピュータ３００から電源基板上の電圧遮断回路５０へ伝達することができる。
【００３２】
また、電源基板の二次側巻線２３および制御基板の間では、接地配線１２０（接地電圧ＧＮＤ）は電気的に共通である。一方で、一次側巻線２１と接続された回路群の接地配線１９（接地電圧ＧＮＤ♯）は、接地配線１２０と電気的に絶縁されている。
【００３３】
電圧遮断回路５０の非作動時（通常時）には、トランジスタ５３のオンにより、電源配線１００および１１０は電気的に接続される。これにより、電源配線１１０によって電源電圧Ｖｓが伝達される。すなわち、電源電圧Ｖｓは、電源配線１００，１１０によって、制御装置１ａの素子または回路に電源電圧として供給される。
【００３４】
一方で、電圧遮断回路５０の作動時には、トランジスタ５３のオフにより、電源配線１００および１１０は電気的に切り離される。このとき、電源配線１１０に対する電源電圧Ｖｓ供給は停止される。
【００３５】
制御基板において、電源配線１１０は、電流制限抵抗Ｒ０を経由して、電圧レギュレータ４０の入力（ＩＮ）ノードと接続される。電圧レギュレータ４０は、入力（ＩＮ）ノードの直流電圧を降圧して、出力（ＯＵＴ）ノードから電源電圧Ｖｃｃを出力する。電源電圧Ｖｃｃは、電圧レギュレータ４０によって、たとえば５Ｖに制御される。電圧レギュレータ４０の出力（ＯＵＴ）ノードは、電源配線２００と接続される。電源配線２００は、電源電圧Ｖｃｃを、マイクロコンピュータ３００を始めとする、制御装置１ａの回路ないし素子へ供給する。なお、図示を省略しているが、電源配線１１０と接地配線１２０との間および電源配線２００と接地配線１２０との間には、それぞれ平滑コンデンサが配置されている。
【００３６】
このように、電源電圧Ｖｓが「第１の電源電圧」に対応し、電源配線１１０は「第１の電源配線」に対応する。また、マイクロコンピュータ３００に供給される電源電圧Ｖｃｃは「第２の電源電圧」に対応し、電源配線２００は「第２の電源配線」に対応する。また、電圧遮断回路５０は「電圧低下回路」の一態様に対応する。
【００３７】
ここで、電源電圧Ｖｃｃが変動した場合におけるマイクロコンピュータ３００による負荷（図示せず）の制御について考える。たとえば、図１の構成において、電圧レギュレータ４０の入出力ノード間が短絡すると、マイクロコンピュータ３００の電源である電源電圧Ｖｃｃが上昇してしまう。
【００３８】
一般的に、マイクロコンピュータ３００に対しては、電源電圧の動作保障電圧範囲が、スペック値として予め設定されている。したがって、電源電圧Ｖｃｃが動作保障電圧範囲を外れたときには、マイクロコンピュータ３００が動作を停止することによって負荷の動作も停止される。
【００３９】
しかしながら、電源電圧Ｖｃｃが動作保障電圧範囲外となっても、マイクロコンピュータ３００が必ず動作を停止するとは限らない。このような場合には、電源電圧Ｖｃｃの変動により，マイクロコンピュータ３００による負荷の制御に影響を与える虞がある。
【００４０】
したがって、電源電圧Ｖｃｃの異常を検知するための監視機能を設ける必要がある。こにため、制御装置１ａは、さらに、電圧異常検知回路４００を備える。電圧異常検知回路４００は、分圧回路４１０と、コンパレータ４３０とを有する。電圧異常検知回路４００は、「異常検知部」の一態様に対応する。
【００４１】
分圧回路４１０は、電源配線１１０および接地配線１２０の間に直列接続された抵抗素子ＲａおよびＲｂを有する。抵抗素子Ｒａ，Ｒｂの電気抵抗値についてもＲａ，Ｒｂで表記すると、分圧回路４１０による分圧比Ｄｋ（Ｖｄｖ／Ｖｓ）は、Ｄｋ＝Ｒａ／（Ｒａ＋Ｒｂ）で示される。
【００４２】
分圧回路４１０による分圧電圧Ｖｄｖ（Ｖｄｖ＝Ｖｓ×Ｄｋ）は、抵抗素子Ｒｃを経由して、コンパレータ４３０に入力される。一方、コンパレータ４３０のもう一方の入力端子は、抵抗素子Ｒｄを経由して、電源配線２００と接続される。さらに、コンパレータ４３０は、電源配線２００および接地配線１２０と接続されて、電源電圧Ｖｃｃにより動作する。
【００４３】
この結果、コンパレータ４３０は、分圧電圧Ｖｄｖと電源電圧Ｖｃｃとを比較して、電圧比較結果に基づく検知信号Ｆｖｃを出力する。検知信号Ｆｖｃは、論理ハイレベル（以下、「Ｈレベル」とも表記する）または、論理ローレベル（以下、「Ｌレベル」とも表記する）のいずれかに設定される。検知信号ＦｖｃのＨレベルは電源電圧Ｖｃｃであり、Ｌレベルは接地電圧ＧＮＤである。
【００４４】
コンパレータ４３０は、Ｖｃｃ＞Ｖｄｖのときには、検知信号ＦｖｃをＨレベルに設定する。一方で、Ｖｃｃ＜Ｖｄｖのときには、コンパレータ４３０は、検知信号ＦｖｃをＬレベルに設定する。たとえば、抵抗素子Ｒａ，Ｒｂの抵抗値に応じて、電源電圧Ｖｃｃが所定の判定電圧Ｖｔ（Ｖｔ＝Ｖｄｖ）よりも上昇したときに、検知信号ＦｖｃをＨレベルに設定する。
【００４５】
マイクロコンピュータ３００は、電圧異常検知回路４００からの検知信号ＦｖｃがＨレベルに設定されると、電源電圧Ｖｃｃの異常（以下、単に「Ｖｃｃ異常」とも称する）を検知する。一方で、マイクロコンピュータ３００は、検知信号ＦｖｃがＬレベルのときには、電源電圧Ｖｃｃは正常であると認識する。すなわち、Ｖｃｃ異常は検知されない。
【００４６】
以下では、図１の電圧異常検知回路４００のように、電源電圧Ｖｃｃが上昇したとき（Ｖｃｃ＞Ｖｔ）にＶｃｃ異常を検知する構成を例示する。ただし、この例とは反対に、電源電圧Ｖｃｃが判定電圧よりも低下したときにＶｃｃ異常を検出するようにしてもよい。あるいは、コンパレータ４３０を複数個設けることにより、電源電圧Ｖｃｃが一定範囲から上昇または低下したときにＶｃｃ異常を検出する構成とすることも可能である。
【００４７】
マイクロコンピュータ３００は、Ｖｃｃ異常を検知すると、電源電圧Ｖｃｃの低下動作をオンするための制御信号ＳｃｔをＨレベルに設定する。一方で、制御信号Ｓｃｔは、Ｖｃｃ異常が検知されないときには、Ｌレベルに維持される。実施の形態１に従う制御装置１ａでは、制御信号Ｓｃｔは電圧遮断回路５０へ入力される。
【００４８】
次に、電圧遮断回路５０の構成および動作を説明する。
電圧遮断回路５０は、サイリスタ５１と、トランジスタ５２，５３と、抵抗素子５５〜５８を有する。
【００４９】
Ｐ型のトランジスタ５３は、電源配線１００および１１０の間に電気的に接続される。トランジスタ５３のゲート（制御電極）は、ノードＮ２と接続される。抵抗素子５８は、電源配線１００およびノードＮ２の間に接続される。
【００５０】
Ｎ型のトランジスタ５２は、ノードＮ２およびＮ３の間に接続される。トランジスタ５２のゲート（制御電極）は、ノードＮ１と接続される。抵抗素子５５は、電源配線１００およびノードＮ１の間に接続され、抵抗素子５６はノードＮ１およびＮ３の間に接続される。抵抗素子５７は、接地配線１２０とノードＮ３の間に接続される。
【００５１】
サイリスタ５１は、ノードＮ１および接地配線１２０の間に、ノードＮ１から接地配線１２０に向かう順方向として接続される。サイリスタ５１のゲートには、マイクロコンピュータ３００からの制御信号Ｓｃｔが入力される。
【００５２】
Ｖｃｃ異常の非検知時には、制御信号ＳｃｔがＬレベルに維持されるので、電圧遮断回路５０は非作動となる。電圧遮断回路５０の非作動時には、サイリスタ５１はオフ状態を維持する。このとき、トランジスタ５２がオンされるように、抵抗素子５５〜５７の抵抗値は設計される。さらに、抵抗素子５７，５８の抵抗値は、トランジスタ５２のオン時に、ノードＮ２（トランジスタ５３のゲート）の電圧が、電源電圧Ｖｓからしきい値電圧を超えて低下するように設計される。これにより、トランジスタ５２のオンに応じてトランジスタ５３がオンすることにより、電源配線１００および１１０の間に電流経路が形成される。これにより、制御基板の電源配線１１０に対して電源電圧Ｖｓが供給される。
【００５３】
電圧レギュレータ４０は、電圧遮断回路５０の非作動時には、電源配線１１０に供給された電源電圧Ｖｓを降圧して、マイクロコンピュータ３００の電源電圧Ｖｃｃを所定の電圧レベル（たとえば、５Ｖ程度）に制御することができる。
【００５４】
これに対して、Ｖｃｃ異常が検知されて制御信号ＳｃｔがＨレベルに設定されると、電圧遮断回路５０が作動されて、サイリスタ５１はオンする。抵抗素子５５の抵抗値は、サイリスタ５１のオン時に、ノードＮ１の電圧がトランジスタ５２をオフする電圧となるように設計される。これにより、サイリスタ５１がオンするとともにトランジスタ５２がオフする。これに応じて、ノードＮ２は、抵抗素子５８を経由して電源配線１００（電源電圧Ｖｓ）と接続されるので、トランジスタ５３はオフされる。
【００５５】
この結果、電圧遮断回路５０の作動時、すなわち、Ｖｃｃ異常の検知時には、サイリスタ５１のオンおよびトランジスタ５２のオフに応じてトランジスタ５３がオフすることにより、電源配線１００および１１０の間の電流経路が遮断される。これにより、制御基板の電源配線１１０に対する電源電圧Ｖｓの供給が停止される。
【００５６】
サイリスタ５１は、一旦オンすると通過電流が０になるまでオン状態を維持する。したがって、制御信号Ｓｃｔが一旦Ｈレベルに設定されると、電源電圧Ｖｓが低下するまでの間、サイリスタ５１はオン状態に維持されて、トランジスタ５３による電流経路の遮断が維持される。
【００５７】
したがって、マイクロコンピュータ３００によってＶｃｃ異常が検知されると、電圧遮断回路５０の作動によって電源配線１１０への電圧供給が停止されることにより、電圧レギュレータ４０から出力される電源電圧Ｖｃｃが低下する。最終的には、電圧レギュレータ４０の出力電圧が０（接地電圧ＧＮＤ）となることにより、電源電圧Ｖｃｃを０（接地電圧ＧＮＤ）まで低下することができる。すなわち、電圧遮断回路５０は、制御信号Ｓｃｔに応じて、電源電圧Ｖｓの低下を通じて電源電圧Ｖｓを低下させるように動作する。
【００５８】
このように、実施の形態１に従う制御装置１ａによれば、マイクロコンピュータ３００がＶｃｃ異常を検知すると、マイクロコンピュータ３００からの制御信号Ｓｃｔに応じて、電圧遮断回路５０を作動させることにより、電源配線１１０の電圧を低下させることを通じて、マイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させることができる。この結果、Ｖｃｃ異常検知時に、マイクロコンピュータ３００の動作を確実に停止することができる。
【００５９】
また、マイクロコンピュータ３００からの制御信号に応じて、電源電圧Ｖｃｃを低下させる動作を起動する構成としているので、マイクロコンピュータ３００に内蔵された不揮発性メモリには、Ｖｃｃ異常が発生したタイミングや当該タイミングでの回路状態などを記憶することができる。したがって、電源電圧Ｖｃｃを低下させることによってマイクロコンピュータ３００の動作を確実に停止させるとともに、故障解析に有用な情報を収集することができる。
【００６０】
［実施の形態１の変形例］
実施の形態１では、電圧異常検知回路４００を、マイクロコンピュータ３００の外部回路として設ける構成を例示した。一方、マイクロコンピュータ３００における電源電圧Ｖｃｃのアナログ／デジタル変換（Ａ／Ｄ変換）値に基づいて、Ｖｃｃ異常を検知することも可能である。実施の形態１の変形例では、マイクロコンピュータ３００内のソフトウェア処理によってＶｃｃ異常を検知するためのバリエーションを説明する。
【００６１】
図２は、実施の形態１の変形例に従うＶｃｃ異常の検知を説明するための概略的な回路図である。
【００６２】
図２を参照して、分圧回路４１０は、図１と同様に構成されて、電源電圧Ｖｓを分圧した分圧電圧ＶｄｖをノードＮ０に出力する。分圧回路４１０における分圧比Ｄｋは、図１と同様であり、分圧電圧Ｖｄｖは、Ｖｄｖ＝Ｖｓ×Ｄｋで示される。
【００６３】
分圧回路４１０の出力ノードＮ０は、抵抗素子Ｒｃを経由して、マイクロコンピュータ３００の入力端子３１０と電気的に接続される。なお、入力端子３１０および電源配線２００との間には、電源電圧Ｖｃｃを超える電圧から入力端子３１０を保護するためのダイオードＤｐが接続されている。
【００６４】
マイクロコンピュータ３００は、Ａ／Ｄ変換器３２０を有する。Ａ／Ｄ変換器３２０は、入力端子３１０への入力電圧（分圧電圧Ｖｄｖ）をデジタル値Ｄｖに変換する。デジタル値Ｄｖは、ｎビット信号（ｎ：複数）を用いて、２のｎ乗個の段階に分圧電圧Ｖｄｖを量子化することによって得られる。
【００６５】
Ａ／Ｄ変換器３２０は、電源電圧Ｖｃｃに従う基準電圧Ｖｒｅｆを受ける。基準電圧Ｖｒｅｆは、マイクロコンピュータ３００の内部において、電源電圧Ｖｃｃから生成される。このため、電源電圧Ｖｃｃが上昇ないし低下すると、これに応じて、基準電圧Ｖｒｅｆも上昇ないし低下する。
【００６６】
ＣＰＵ（Central  Processing  Unit）３３０は、Ａ／Ｄ（アナログ／デジタル）変換
器３２０からのデジタル値Ｄｖに基づいて、電源電圧Ｖｃｃの変動を検知する制御処理を有する。ＣＰＵ３３０は、デジタル値Ｄｖに基づく判定結果に従って、制御信号Ｓｃｔ（図１）を出力する。
【００６７】
図３は、Ａ／Ｄ変換器３２０の動作に対するＶｃｃ異常の影響を説明するための概念図である。以下では、Ａ／Ｄ変換器３２０が８ビット信号（ｎ＝８）を用いてデジタル値Ｄｖを生成する例を説明する（ｎ＝８）。
【００６８】
図３を参照して、Ａ／Ｄ変換器３２０は、接地電圧ＧＮＤから基準電圧Ｖｒｅｆまでの電圧範囲を２５６段階に分解することによって、入力された分圧電圧Ｖｄｖを量子化する。したがって、デジタル値Ｄｖの最小値Ｄｍｉｎ＝０であり、最大値Ｄｍａｘ＝２５５である。
【００６９】
図３の右側には、電源電圧Ｖｃｃが正常である場合のＡ／Ｄ変換動作が示される。電源電圧Ｖｃｃが正常であるとき、分圧電圧Ｖｄｖ（Ｖｄｖ＝Ｖｓ×Ｄｋ）に従って、Ｄｖ＝Ｄｖ１に変換されるものとする。
【００７０】
一方で、図３の左側には、電圧レギュレータ４０での入出力間短絡の発生等によって電源電圧Ｖｃｃが上昇したとき（以下、「Ｖｃｃ上昇時」とも称する）のＡ／Ｄ変換動作が示される。電源電圧Ｖｃｃが上昇すると、これに伴ってＡ／Ｄ変換の基準電圧Ｖｒｅｆも上昇する。この結果、Ｄｍｉｎ〜Ｄｍａｘに対応する電圧範囲が拡大される。これにより、Ｄｖ＝Ｄｖ１に対応する入力電圧が上昇する。具体的には、電源電圧Ｖｃｃの上昇比率に応じて、デジタル値Ｄｖに対応する入力電圧（アナログ電圧）が高くなることが理解される。
【００７１】
一方で、電圧レギュレータ４０で入出力間短絡が発生しても、電源電圧Ｖｓは変化しない。このため、Ｖｃｃ上昇時にも、分圧回路４１０の分圧電圧Ｖｄｖは、Ｖｃｃの正常時から変化しない。一方で、基準電圧Ｖｒｅｆが上昇しているため、分圧電圧ＶｄｖをＡ／Ｄ変換したデジタル値Ｄｖは、Ｄｖ＝Ｄｖ２に低下する。
【００７２】
したがって、デジタル値Ｄｖが、Ｄｖ１から判定値Ｄｔｈを超えて低下することに応じて、電源電圧Ｖｃｃの上昇を検知することが可能である。
【００７３】
図示は省略するが、電源電圧Ｖｃｃが低下したときには、反対に、分圧電圧ＶｄｖをＡ／Ｄ変換したデジタル値Ｄｖは、Ｖｃｃ正常時のＤｖ１から上昇する。したがって、デジタル値Ｄｖの上昇に応じて、電源電圧Ｖｃｃの低下を検知することも可能である。
【００７４】
ここで、Ａ／Ｄ変換器３２０に、電源配線２００の電源電圧Ｖｃｃを入力して、電源電圧Ｖｃｃを直接監視したときの動作を比較例として考える。この場合には、電源電圧Ｖｃｃの上昇に応じて、Ａ／Ｄ変換器３２０への入力電圧が上昇するとともに、Ａ／Ｄ変換の基準電圧Ｖｒｅｆも上昇する。この結果、基準電圧Ｖｒｅｆに対する入力電圧（Ｖｃｃ）の比は変わらないので、Ａ／Ｄ変換器３２０が出力するデジタル値Ｄｖはほぼ変化しない。したがって、デジタル値Ｄｖに基づいて、電源電圧Ｖｃｃの異常を検知することが困難である。
【００７５】
これに対して、図２に示したＶｃｃ異常の検知構成によれば、Ａ／Ｄ変換器３２０によって、電源電圧Ｖｃｃの異常時にも安定する電源電圧Ｖｓの分圧電圧Ｖｄｖと、電源電圧Ｖｃｃに応じて変化する基準電圧Ｖｒｅｆとの比較結果を得ることができる。すなわち、Ａ／Ｄ変換を通じて電源電圧ＶｓおよびＶｃｃを比較することによって、電源電圧Ｖｓが安定している下での電源電圧Ｖｃｃの変動を検知することができる。
【００７６】
次に、Ｖｃｃ異常検知に必要となる分圧回路４１０の配置例について説明する。
制御装置１ａでは、スタンバイ時の消費電力を削減するために、省電力モードを適用することが一般的である。省電力モードでは、電源電圧Ｖｓが低下される。たとえば、電源電圧Ｖｓは、省電力モードでは、１５Ｖから９Ｖに低下される。このため、マイクロコンピュータ３００は、省電力モードが適用されているか否かを確認するために、電源電圧Ｖｓを監視することが必要である。したがって、Ｖｃｃ異常検知の分圧回路４１０（図２）は、省電力モード検知用との兼用で配置することが可能である。
【００７７】
図４には、省電力モード検知用の分圧回路をＶｃｃ異常検知に利用した場合の判定手法を説明するための概念図が示される。
【００７８】
図４を参照して、省電力モードでは、電源電圧Ｖｓの低下に応じて、Ａ／Ｄ変換器３２０のデジタル値Ｄｖが低下する。したがって、省電力モードでの電源電圧Ｖｓにおける分圧電圧Ｖｄｖと対応させて、省電力モードを検知するための判定値Ｄｔ１を設定することができる。そして、分圧電圧ＶｄｖをＡ／Ｄ変換したデジタル値Ｄｖが判定値Ｄｔ１よりも小さいときに、マイクロコンピュータ３００は、省電力モードの適用による電源電圧Ｖｓの低下を検知することができる。
【００７９】
これに対して、通常時（省電力モードの非適用時）には、電源電圧Ｖｓが１５Ｖに制御されるため、デジタル値Ｄｖは判定値Ｄｔ１も高い範囲の値となる。さらに、電源電圧Ｖｃｃの正常値（規格値）に対応する基準電圧Ｖｒｅｆを用いて、電源電圧Ｖｓ（１５Ｖ）がＡ／Ｄ変換されたときのデジタル値（図３におけるＤｖ１）を含む、Ｄｔ２≦Ｄｖ≦Ｄｔ３の範囲を、Ｖｃｃ正常範囲とすることができる。
【００８０】
逆に言えば、上記Ｄｔ２およびＤｔ３を判定値として、Ｄｔ１＜Ｄｖ＜Ｄｔ２のときに、電源電圧Ｖｃｃの上昇を検知する一方で、Ｄｖ＞Ｄｔ３のときに電源電圧Ｖｃｃの低下を検知することができる。判定値Ｄｔ１〜Ｄｔ３は、分圧回路４１０による分圧比Ｄｋによって調整することができる。
【００８１】
マイクロコンピュータ３００は、Ｄｔ１＜Ｄｖ＜Ｄｔ２または、Ｄｖ＞Ｄｔ３のときに、Ｖｃｃ異常を検知して、制御信号ＳｃｔをＨレベルに設定する。一方で、Ｄｔ２≦Ｄｖ≦Ｄｔ３のときには、制御信号ＳｃｔをＬレベルに設定する（Ｖｃｃ異常非検知）。
【００８２】
次に、図２に示したＶｃｃ異常の検知構成の変形例をさらに説明する。
図５は、図２に示したＶｃｃ検知構成の変形例を説明するための回路図である。
【００８３】
図５を図２と比較して、図５の回路構成では、分圧回路４１０は、電源配線１００ではなく、配線１１５と接地配線１２０との間に接続される。すなわち、分圧回路４１０は、電圧レギュレータ４０の入力電圧を分圧する。
【００８４】
分圧回路４１０の出力ノードＮ０は、図２の構成と同様に、抵抗素子Ｒｃを経由して、マイクロコンピュータ３００の入力端子３１０と接続される。その他の部分の構成は、図示を省略したダイオードＤｐの配置およびマイクロコンピュータ３００内の構成を含めて、図２と同様である。
【００８５】
図５の回路構成によれば、電圧レギュレータ４０の入出力間が短絡されると、電源電圧Ｖｃｃが、配線１１５の電圧と同等レベルまで上昇する。一方で、Ａ／Ｄ変換器３２０の基準電圧Ｖｒｅｆも配線１１５の電圧に従って上昇する。このため、Ａ／Ｄ変換器３２０から出力されるデジタル値Ｄｖは、分圧回路４１０での分圧比Ｄｋに従った値となる。
【００８６】
図６は、図５に示されたＶｃｃ異常検知構成における短絡検出のための判定を説明するための概念図である。
【００８７】
図６を参照して、電圧レギュレータ４０の入出力間が短絡された場合には、Ａ／Ｄ変換器３２０からのデジタル値Ｄｖは、分圧比Ｄｋによって定まる、一定値Ｄ＊に近づく。たとえば、Ｖｒｅｆ＝Ｖｃｃである場合には、Ｄ＊＝Ｄｍａｘ×Ｄｋである。
【００８８】
これに対して、電圧レギュレータ４０の入出力間での短絡が発生していない場合には、電源電圧Ｖｓと基準電圧Ｖｒｅｆとは大きく異なるので（Ｖｓ＞Ｖｒｅｆ）、デジタル値Ｄｖは、短絡発生時のＤ＊よりも上昇することが理解される。
【００８９】
したがって、図５の回路構成では、デジタル値Ｄｖが、判定値Ｄｔａ〜Ｄｔｂの範囲内となったときに、電圧レギュレータ４０の入出力間の短絡が発生したことによるＶｃｃ異常を検知することができる。判定値Ｄｔａ，Ｄｔｂは、分圧比Ｄｋに従う一定電圧に対応する一定値Ｄ＊を含む電圧範囲に対応させて予め定められる。この結果、電圧レギュレータ４０の入出力間の短絡の検知のための判定値の設定が容易になるメリットがある。
【００９０】
実施の形態１の変形例（図２および図５）では、分圧回路４１０、Ａ／Ｄ変換器３２０および、ＣＰＵ４３０での判定処理によって、Ｖｃｃ異常を検知するための「異常検知部」の機能が実現される。
【００９１】
［実施の形態２］
以下では、実施の形態１で説明した、電源電圧Ｖｃｃの異常検知時にマイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させるための電源構成のバリエーションを説明する。以下の実施の形態においても、マイクロコンピュータ３００による制御信号Ｓｃｔは、実施の形態１またはその変形例と同様に生成することができる。
【００９２】
図７は、本実施の形態２に従う制御装置の構成を説明するための概略的な回路図である。
【００９３】
図７を図１と比較して、実施の形態２に従う制御装置１ｂでは、実施の形態１に従う制御装置１ａに対して、電源基板側の構成が異なる。具体的には、トランス２０の二次側巻線２３において、図１に示した電圧遮断回路５０の配置が省略されている。なお、電圧遮断回路５０が配置されない構成では、図１における電源配線１００および１１０を区別する必要がない。したがって、以下では、電力変換回路２は、電源配線１１０に対して電源電圧Ｖｓを供給するものとする。
【００９４】
さらに、制御装置１ｂでは、電圧遮断回路５０に代えて、制御信号Ｓｃｔに応じて電源電圧Ｖｓの低下を通じて電源電圧Ｖｃｃを低下させるための電圧低下回路７０が配置されている。
【００９５】
また、図７では、電力変換回路２について、図１では省略された、トランジスタ１５のオンオフを制御するための構成が記載されている。まず、この構成について説明する。
【００９６】
トランス２０には、一次側巻線２２がさらに設けられている。一次側巻線２２には、一次側巻線２１および２２の巻数比に従って振幅が変換された、一次側巻線２１の交流電圧と同一周波数の交流電圧が出力される。一次側巻線２１および２２の間では、接地配線１９（接地電圧ＧＮＤ♯）は共通である。一次側巻線２２に出力された交流電圧は、ダイオードＤ２および平滑コンデンサ６２によって、電源配線６５および接地配線１９間の直流電圧Ｖｄに変換される。直流電圧Ｖｄは、トランジスタ１５のオンオフによる電力変換回路２の電力変換動作を制御するための制御ＩＣ（integrated  Circuit）の電源電圧として用いられる。
【００９７】
制御ＩＣ６０は、電源電圧Ｖｓを制御するために、トランジスタ１５のオンオフを制御するための制御信号を発生する。この制御信号は、トランジスタ１５のゲートへ入力される。
【００９８】
たとえば、制御ＩＣ６０は、電源電圧Ｖｓが目標値（たとえば、１５Ｖ）よりも低下したときには、一次側巻線２１に入力される交流電圧の実効値を増加するように、トランジスタ１５のオンオフを制御する。反対に、制御ＩＣ６０は、電源電圧Ｖｓが目標値よりも上昇したときには、一次側巻線２１に入力される交流電圧の実効値を減少させるように、トランジスタ１５のオンオフを制御する。たとえば、トランジスタ１５による交流電圧を発生するための周期的なオンオフ制御において、オン期間の幅を増減することによって、交流電圧の実効値を増減することができる。
【００９９】
また、トランジスタ１５の通過電流を検出するための電流検出抵抗１６が、トランジスタ１５および接地配線１９の間に接続される。制御ＩＣ６０は、電流検出抵抗１６における電圧降下量に基づいて、トランジスタ１５の通過電流を検出することができる。
【０１００】
さらに、制御ＩＣ６０は、ラッチ端子６１を有する。ラッチ端子６１に所定以上の電圧が印加されると、制御ＩＣ６０は、トランジスタ１５のスイッチング動作を停止する。すなわち、トランジスタ１５がオフに維持される。一旦、ラッチ端子６１に所定以上の電圧が印加されると、制御ＩＣ６０は、ラッチ機能により、電源電圧Ｖｄの低下によってリセットされるまでの間、トランジスタ１５をオフに維持する動作を継続するように構成されている。
【０１０１】
トランジスタ１５がオフ状態に維持されると、一次側巻線２１には、平滑コンデンサ１４によって保持された直流電圧が印可される。これにより、一次側巻線２２および二次側巻線２３には、電圧が生じなくなる。したがって、電力変換回路２による電力変換が停止されて、電源電圧Ｖｓの生成が停止される。
【０１０２】
電圧低下回路７０は、電圧遮断回路５０と同様に、マイクロコンピュータ３００からの制御信号Ｓｃｔに応じて作動する。電圧低下回路７０は、トランジスタ７１と、抵抗素子７２と、フォトカプラ７５とを有する。フォトカプラ７５は、電流通流時に発光するフォトダイオード７５ａと、フォトダイオード７５ａの発光に応じてオンするフォトトランジスタ７５ｂとを有する。
【０１０３】
抵抗素子７２、フォトダイオード７５ａおよびトランジスタ７１は、電源配線１１０および接地配線１２０の間に直列に接続されている。トランジスタ７１のベース（制御電極）には、制御信号Ｓｃｔが入力される。フォトトランジスタ７５ｂは、電源配線６５およびラッチ端子６１の間に接続される。
【０１０４】
制御信号ＳｃｔがＬレベルのとき（Ｖｃｃ正常時）には、トランジスタ７１がオフされるので、フォトダイオード７５ａには電流が流れないため、フォトトランジスタ７５ｂはオフ状態に維持される。このため、ラッチ端子６１は、電源配線６５から電気的に切り離されるので、ラッチ機能はオンされない。したがって、トランジスタ１５は、電源電圧Ｖｓを目標値に制御するようにオンオフを制御される。
【０１０５】
これに対して、Ｖｃｃ異常が検知されて、制御信号ＳｃｔがＨレベルに設定されると、電圧低下回路７０が作動する。電圧低下回路７０の作動時には、トランジスタ７１がオンされることにより、フォトダイオード７５ａに電流が流れる。このため、フォトダイオード７５ａの発光に応じて、フォトトランジスタ７５ｂがオンする。このため、ラッチ端子６１は、電源配線６５と電気的に接続されることによって、所定以上の電圧を印可される。
【０１０６】
これにより、制御ＩＣ６０のラッチ機能がオンされて、トランジスタ１５をオフ状態に維持する動作、すなわち、電力変換回路２での電力変換を停止する動作が継続的に実行される。この結果、電力変換回路２による電源電圧Ｖｓの生成が停止されるので、電源電圧Ｖｓおよび電源電圧Ｖｃｃは低下し続けることになり、最終的には、マイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させることができる。
【０１０７】
このように、実施の形態２に従う制御装置１ｂにおいては、マイクロコンピュータ３００からの制御信号Ｓｃｔに応じて電圧低下回路７０を作動させて、制御ＩＣ６０のラッチ機能により、電源配線１１０に対する電力変換回路２からの電源電圧Ｖｓの供給を停止することができる。この結果、実施の形態１と同様に、制御信号Ｓｃｔに応じて電源配線１１０の電圧を低下させることにより、マイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させることができる。すなわち、マイクロコンピュータ３００の動作を確実に停止することができる。
【０１０８】
なお、実施の形態２に従う制御装置１ｂでは、電圧遮断回路５０（図１）よりも構成素子数の少ない電圧低下回路７０の配置によって、実施の形態１に従う制御装置１ａと同様に、Ｖｃｃ異常の検知時にマイクロコンピュータ３００の動作を確実に停止することができるので、装置の小型化の点で有利である。
【０１０９】
［実施の形態３］
実施の形態３では、Ｖｃｃ異常が一時的なものであったときの自動復帰機能を有するような、制御装置の構成について説明する。
【０１１０】
図８は、本発明の実施の形態３に従う制御装置の概略構成を説明するための回路図である。
【０１１１】
図８を図７と比較して、実施の形態３に従う制御装置１ｃは、実施の形態２に従う制御装置１ｂと比較して、電圧低下回路７０に代えて電圧低下回路９０を含む。また、電力変換回路２について、図７では記載を省略した、トランジスタ１５のオンオフによって電源電圧Ｖｓを制御するための詳細な構成が記載されている。具体的には、制御ＩＣ６０の制御入力端子６３に接続されたＶｓ検出回路８０が示されている。
【０１１２】
Ｖｓ検出回路８０は、シャントレギュレータ８２と、抵抗素子８３，８４と、フォトカプラ８５とを有する。フォトカプラ８５は、電流通流時に発光するフォトダイオード８５ａと、フォトダイオード８５ａの発光に応じてオンするフォトトランジスタ８５ｂとを有する。
【０１１３】
抵抗素子８３および８４は、電源配線１１０および接地配線１２０の間に直列に接続される。抵抗素子８３および８４による電源電圧Ｖｓの分圧電圧が、シャントレギュレータ８２のリファレンス（Ｒ）端子に入力される。フォトダイオード８５ａは、電源配線１１０および接地配線１２０の間に、シャントレギュレータ８２と直列に接続される。
【０１１４】
制御ＩＣ６０側において、フォトカプラ８５のフォトトランジスタ８５ｂは、電源配線６５および接地配線１９の間に、抵抗素子６４と直列に接続される。抵抗素子６４は、制御ＩＣ６０の制御入力端子６３と接地配線１９の間に接続される。制御ＩＣ６０は、制御入力端子６３の電圧に基づいて、フォトトランジスタ８５ｂのオン／オフを検出することができる。
【０１１５】
Ｖｓ検出回路８０において、電源配線１１０の電圧（電源電圧Ｖｓ）が基準よりも上昇すると、シャントレギュレータ８２によって、カソード（Ｋ）端子およびアノード（Ａ）端子間に電流が生じる。これに応じて、フォトダイオード８５ａが発光することにより、フォトトランジスタ８５ｂがオンする。
【０１１６】
一方で、電源配線１１０の電圧（電源電圧Ｖｓ）が基準よりも低下すると、シャントレギュレータ８２のカソード（Ｋ）端子およびアノード（Ａ）端子間に電流は生じない。したがって、フォトダイオード８５ａは発光せず、フォトトランジスタ８５ｂはオンされる。このように、Ｖｓ検出回路８０の動作によって、制御入力端子６３には、Ｖｓ上昇時にはＨレベル電圧（Ｖｄ）が入力される一方で、Ｖｓ低下時にはＬレベル電圧（ＧＮＤ♯）が入力される。このように、Ｖｓ検出回路８０は、電源電圧Ｖｓのフィードバック信号を制御ＩＣ６０へ入力する機能を有する。
【０１１７】
制御ＩＣ６０は、制御入力端子６３にＬレベル電圧が入力されると、一次側巻線２１に入力される交流電圧の実効値を増加するように、トランジスタ１５のオンオフを制御する。一方で、制御入力端子６３にＨレベル電圧が入力されると、トランジスタ１５のオンオフは、一次側巻線２１に入力される交流電圧の実効値を低下するように制御される。このようにして、制御ＩＣ６０は、トランジスタ１５のオンオフ制御によって、電源電圧Ｖｓをフィードバック制御することができる。すなわち、電力変換回路２は、Ｖｓ検出回路８０からのフィードバック信号に基づいて、電源電圧Ｖｓを制御する。
【０１１８】
なお、Ｖｓ検出回路８０を用いた制御ＩＣ６０による電源電圧Ｖｓのフィードバック制御は、Ｖｃｃ異常検知時の制御動作と直接的に関係がないため、実施の形態１，２では説明を省略したが、他の実施の形態に従う制御装置においても、同様の構成が具備されているものとする。
【０１１９】
電圧低下回路９０は、電圧低下回路７０と同様に、マイクロコンピュータ３００からの制御信号Ｓｃｔに応じて作動する。電圧低下回路９０は、Ｎ型のトランジスタ９２と、抵抗素子９４とを有する。トランジスタ９２は、シャントレギュレータ８２のカソード（Ｋ）端子およびアノード（Ａ）端子の間に接続される。
【０１２０】
トランジスタ９２のゲート（制御電極）には、マイクロコンピュータ３００からの、Ｖｃｃ異常検知時にＨレベルに設定される制御信号Ｓｃｔが入力される。抵抗素子９４は、トランジスタ９２のゲート（制御電極）を接地電圧ＧＮＤにプルダウンする。
【０１２１】
電源電圧Ｖｃｃの正常時には、制御信号ＳｃｔがＬレベルに設定されるので、トランジスタ９２はオフされる。したがって、Ｖｓ検出回路８０は、上述した、電源電圧Ｖｓを目標値に制御するためのフィードバック信号を生成するように動作する。
【０１２２】
これに対して、Ｖｃｃ異常発生時には、制御信号ＳｃｔがＨレベルに設定されることにより、トランジスタ９２がオンされる。これにより、シャントレギュレータ８２のカソード（Ｋ）端子およびアノード（Ａ）端子が短絡されるので、フォトダイオード８５ａには電流が流れ続ける。
【０１２３】
したがって、制御信号ＳｃｔのＨレベル期間では、フォトトランジスタ８５ｂも継続的にオンされるため、制御ＩＣ６０の制御入力端子６３に対して、Ｖｓ検出回路８０からのフィードバック信号としては、電源電圧Ｖｓの上昇を示すＨレベル電圧が継続的に入力される。この結果、トランジスタ１５は、一次側巻線２１に入力される交流電圧の実効値を制御上の最小値に維持するように制御される。このとき、電源電圧Ｖｓは、たとえば、通常時の１５Ｖに対して、２〜３Ｖ程度まで低下する。
【０１２４】
電源電圧Ｖｓの低下により、電圧レギュレータ４０の出力電圧も低下するので、電源電圧Ｖｃｃも低下する。これにより、マイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させることができる。
【０１２５】
このように、実施の形態３に従う制御装置１ｃにおいては、マイクロコンピュータ３００からの制御信号Ｓｃｔに応じて電圧低下回路９０を作動させて、Ｖｓ検出回路８０から制御ＩＣ６０へのフィードバック信号を変換することによって、電力変換回路２によって供給される電源電圧Ｖｓを制御上の最小レベルまで低下することができる。この結果、実施の形態１と同様に、制御信号Ｓｃｔに応じて、マイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させることができる。すなわち、マイクロコンピュータ３００の動作を確実に停止することができる。
【０１２６】
さらに、図８に示された制御装置１ｃでは、Ｖｃｃ異常が一時的なものであり、たとえば、検知信号ＦｖｃがＨレベルに変化してから所定時間内にＬレベルに復帰した場合には、マイクロコンピュータ３００が制御信号ＳｃｔをＨレベルからＬレベルに復帰させることにより、電源電圧ＶｓおよびＶｃｃを自動的に復帰することができる。なお、当該所定時間は、電圧低下回路９０の作動に対応して電源電圧Ｖｃｃが低下するまでに通常要する時間よりも短くなるように、マージンを持って設定することが必要である。反対に、上記所定時間内に検知信号ＦｖｃがＨレベルからＬレベルに変化しなかったときには、マイクロコンピュータ３００は、電源電圧Ｖｃｃの低下に応じて検知信号ＦｖｃがＬレベルに変化しても、検知信号ＦｖｃをＨレベルに保持する。
【０１２７】
制御信号ＳｃｔがＬレベルに戻されると、シャントレギュレータ８２は、リファレンス（Ｒ）端子には、抵抗素子８３および８４による電源電圧Ｖｓの分圧電圧が再び入力されるようになる。これにより、Ｖｓ検出回路８０は、再び、電源電圧Ｖｓを制御するためのフィードバック信号を制御ＩＣ６０へ入力することができる。
【０１２８】
したがって、実施の形態３に従う制御装置１ｃでは、実施の形態１のような電圧遮断回路５０の配置が不要であることに加えて、Ｖｃｃ異常が一時的なものである場合には、制御信号ＳｃｔをＬレベルに復帰させることにより、電源電圧Ｖｓおよび電源電圧Ｖｃｃを自動的に復帰させることが可能となる。
【０１２９】
［実施の形態３の変形例］
図９は、本発明の実施の形態３の変形例に従う制御装置の概略構成を説明するための回路図である。
【０１３０】
図９および図８を参照して、実施の形態３の変形例に従う制御装置１ｄでは、実施の形態３に従う制御装置１ｃと比較して、電圧低下回路９０（図８）に代えて、電圧低下回路９０♯が配置される。制御装置１ｄのその他の部分の構成は、図８に示した制御装置１ｃと同様である。
【０１３１】
電圧低下回路９０♯は、電圧低下回路９０と同様に、マイクロコンピュータ３００からの制御信号Ｓｃｔに応じて作動する。電圧低下回路９０♯は、Ｎ型のトランジスタ９２と、抵抗素子９４とを有する。トランジスタ９２は、シャントレギュレータ８２のリファレンス（Ｒ）端子およびアノード（Ａ）端子の間に接続される。抵抗素子９４は、電圧低下回路９０（図８）と同様に、トランジスタ９２のゲート（制御電極）を接地電圧ＧＮＤにプルダウンする。
【０１３２】
電圧低下回路９０♯は、Ｖｃｃ異常発生時に制御信号ＳｃｔがＨレベルに設定されると、トランジスタ９２のオンにより、シャントレギュレータ８２のリファレンス（Ｒ）端子およびアノード（Ａ）端子を短絡する。これにより、シャントレギュレータ８２は、リファレンス（Ｒ）端子の入力電圧が低下したことを検知するので、カソード（Ｋ）端子およびアノード（Ａ）端子間には電流が発生されない。
【０１３３】
このため、フォトダイオード８５ａに電流が流れない状態が維持されるので、フォトトランジスタ８５ｂも継続的にオフされる。この結果、制御ＩＣ６０の制御入力端子６３には、Ｖｓ検出回路８０からのフィードバック信号として、電源電圧Ｖｓの低下を示すＬレベル電圧が継続的に入力される。この結果、トランジスタ１５は、一次側巻線２１に入力される交流電圧の実効値を上昇するように制御され続ける。
【０１３４】
通常、制御ＩＣ６０には、電力変換回路２内の素子の過電流や過高温の発生を検知して、電力変換回路２の動作を自動的に停止する安全機能が具備されている。したがって、実施の形態３の変形例３に従う制御装置１ｄでは、Ｖｃｃ異常発生時に制御信号ＳｃｔがＨレベルに維持されると、電源電圧Ｖｓを上昇させるための制御動作が強制的に継続されることにより、電力変換回路２内で過電流や過高温が発生することになる。これにより、制御ＩＣ６０による既存の安全機能を作動させることによって、電力変換回路２による電力変換が停止される。
【０１３５】
この結果、電力変換回路２による電源電圧Ｖｓの生成が停止されるので、電源電圧Ｖｓおよび電源電圧Ｖｃｃは低下し続けることになり、最終的には、マイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させることができる。
【０１３６】
このように、実施の形態３に変形例に従う制御装置１ｄにおいても、実施の形態３に従う制御装置１ｃと同様に、制御信号Ｓｃｔに応じて電圧低下回路９０♯を作動させて、Ｖｓ検出回路８０から制御ＩＣ６０へのフィードバック信号を変換することによって、マイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させることができる。
【０１３７】
なお、制御装置１ｄにおいても、制御信号Ｓｃｔは、制御装置１ｃと同様に設定することができる。すなわち、Ｖｃｃ異常が一時的なものであり、たとえば、検知信号ＦｖｃがＨレベルに変化してから所定時間内に、検知信号ＦｖｃがＬレベルに復帰した場合には、マイクロコンピュータ３００が制御信号ＳｃｔをＨレベルからＬレベルに復帰させることにより、電源電圧ＶｓおよびＶｃｃを自動的に復帰することができる。
【０１３８】
［実施の形態４］
実施の形態４では、昇圧回路が設けられた構成を有する制御装置における、Ｖｃｃ異常検知時に電源電圧Ｖｃｃを低下させるための電源構成について説明する。
【０１３９】
図１０は、本発明の実施の形態４に従う制御装置の回路構成図である。
図１０を参照して、実施の形態４に従う制御装置１ｅは、昇圧回路５００を含む。昇圧回路５００は、高圧負荷６００に対して、外部電源１０の交流電圧の振幅相当の直流電圧よりも高い直流電圧Ｖｄｃを供給できるように構成されている。たとえば、外部電源１０の交流電圧振幅が１４０Ｖ程度である場合に、昇圧回路５００がＶｄｃ＝２８０Ｖ程度の直流電圧を発生することにより、高圧負荷６００の動作電源が供給される。
【０１４０】
実施の形態４に従う制御装置１ｅでは、外部電源１０と、実施の形態１〜３と同様の構成を有する電力変換回路２との間に昇圧回路５００が配置される。したがって、電力変換回路２には、ダイオードブリッジ１２の出力電圧ではなく、昇圧回路５００から出力された直流電圧Ｖｄｃが入力される。電力変換回路２は、実施の形態１〜３と同様に、昇圧回路５００が出力する直流電圧ＶｄｃをＤＣ／ＡＣ変換（トランジスタ１５）およびＡＣ／ＤＣ変換（ダイオードＤ１および平滑コンデンサ２４）することによって電源電圧Ｖｓを供給する。電源電圧Ｖｓを、マイクロコンピュータ３００に供給される電源電圧Ｖｃｃに変換するための構成は、実施の形態１〜３およびそれらの変形例と同様である。
【０１４１】
次に、昇圧回路５００の構成および動作について説明する。
昇圧回路５００は、電源配線５０１と、平滑コンデンサ５０２と、リアクトル５０６と、ダイオード５０８と、トランジスタ５１０と、電流検出抵抗５１２と、平滑コンデンサ５１５と、制御ＩＣ５５０とを有する。制御ＩＣ５５０の動作電源は、制御ＩＣ６０と共通に、電源配線６５から供給される。
【０１４２】
電源配線５０１は、ダイオードブリッジ１２によって整流された交流電圧を受ける。平滑コンデンサ５０２は、電源配線４０１および接地配線１９の間に接続される。すなわち平滑コンデンサ５０２は、外部電源１０の交流電圧の振幅相当の直流電圧（たとえば、約１４０Ｖ）を保持する。
【０１４３】
リアクトル５０６およびダイオード５０８は、電源配線５０１および５２０の間に直列に接続される。トランジスタ５１０は、リアクトル５０６およびダイオード５０８の接続ノードと接地配線１９との間に、電流検出抵抗５１２と直列に接続される。電流検出抵抗５１２は、制御ＩＣ５５０の入力端子と接地配線１９の間に接続される。制御ＩＣ５５０は、当該入力端子の電圧、すなわち、電流検出抵抗５１２の電圧降下量に基づいて、トランジスタ５１０の通過電流を検出することができる。
【０１４４】
トランジスタ５１０のオン期間およびオフ期間を周期的に設けることによって、いわゆる昇圧チョッパ回路の機能が実現されて、電源配線５０１の電圧よりも高い直流電圧を電源配線５２０に発生することができる。特に、トランジスタ５１０を周期的にオンオフ（スイッチング）するとともに、スイッチング周期に対するオン期間の時間比（デューティ比）を制御することによって、電源配線５２０に出力される直流電圧Ｖｄｃを制御することができる。
【０１４５】
また、昇圧回路５００では、リアクトル５０６の電流波形を、ダイオードブリッジ１２からの出力電圧（全波整流電圧）と同一周波数かつ同一位相の電流に制御することによって、力率を高めることができる。この場合には、リアクトル５０６を流れる全波整流波形の電流波高値の制御によって、直流電圧Ｖｄｃを制御することができる。このように、昇圧回路５００は、昇圧機能のオン時には、制御ＩＣ５５０によるトランジスタ５１０のオンオフ制御により、昇圧された直流電圧Ｖｄｃを目標電圧（たとえば、２８０Ｖ）に制御する。
【０１４６】
一方で、昇圧機能オフ時には、トランジスタ５１０がオフに維持されるので、直流電圧Ｖｄｃは、平滑コンデンサ５０２に保持された直流電圧と同等となる。すなわち、昇圧機能オフには、電源電圧Ｖｄｃは、昇圧機能オン時よりも低下する。
【０１４７】
昇圧回路５００における昇圧機能のオンオフは、マイクロコンピュータ３００からの昇圧停止信号Ｓｂｓによって制御される。昇圧停止信号Ｓｂｓは、フォトカプラ５６０を経由して制御ＩＣ５５０に伝達される。フォトカプラ５６０は、フォトダイオード５６０ａおよびフォトトランジスタ５６０ｂを有する。フォトダイオード５６０ａは、電源配線１１０および接地配線１２０の間に、Ｎ型のトランジスタ５７０と直列に接続される。トランジスタ５７０のベース（制御電極）には、マイクロコンピュータ３００からの昇圧停止信号Ｓｂｓが入力される。
【０１４８】
マイクロコンピュータ３００は、昇圧回路５００の昇圧機能をオフする際に昇圧停止信号ＳｂｓをＨレベルに設定する。たとえば、制御装置１ｅが搭載された機器の待機動作時（スタンバイモード）において、昇圧停止信号ＳｂｓはＨレベルに設定される。通常時には、昇圧停止信号Ｓｂｓは、Ｌレベルに設定される。
【０１４９】
昇圧停止信号ＳｂｓのＬレベル時には、トランジスタ５７０がオフされるため、フォトダイオード５６０ａには電流が流れず、フォトトランジスタ５６０ｂはオフされる。これにより、制御ＩＣ５５０の入力端子５５２の電圧は、接地電圧ＧＮＤ♯から上昇する。これに応じて、制御ＩＣ５５０は、昇圧回路５００の昇圧機能をオンする。
【０１５０】
一方で、昇圧停止信号ＳｂｓがＨレベルに設定されると、トランジスタ５７０がオンされることにより、フォトダイオード５６０ａに電流が流れるのに応じて、フォトトランジスタ５６０ｂがオンする。これにより、制御ＩＣ５５０の入力端子５５２には、接地配線１９によって、接地電圧ＧＮＤ♯が入力される。これに応じて、制御ＩＣ５５０は、昇圧回路５００の昇圧機能をオフする。
【０１５１】
さらに、制御装置１ｅには、制御信号Ｓｃｔに応じて作動する電圧低下回路９１が設けられる。電圧低下回路９１は、電源配線１１０および接地配線１２０の間に、トランジスタ５７０に対して並列に接続されたＮ型のトランジスタ５８０を有する。トランジスタ５８０のベース（制御電極）には、マイクロコンピュータ３００からの制御信号Ｓｃｔが入力される。なお、制御装置１ｅにおいても、制御信号Ｓｃｔは、実施の形態３に従う制御装置１ｃと同様に設定することができる。すなわち、Ｖｃｃ異常が一時的なものであり、たとえば、検知信号ＦｖｃがＨレベルに変化してから所定時間内に、検知信号ＦｖｃがＬレベルに復帰した場合には、マイクロコンピュータ３００が制御信号ＳｃｔをＬレベルに復帰することができる。
【０１５２】
したがって、マイクロコンピュータ３００がＶｃｃ異常を検知すると、制御信号ＳｃｔをＨレベルに設定することにより、トランジスタ５８０がオンする。すなわち、電圧低下回路９１の作動時には、昇圧停止信号ＳｂｓをＨレベルに設定したときと同様に、制御ＩＣ５５０の入力端子５５２には、接地配線１９によって接地電圧ＧＮＤ♯が入力される。これにより、Ｖｃｃ異常検知時には、昇圧回路５００の昇圧機能をオフすることができる。
【０１５３】
図１１には、本発明の実施の形態４に従う制御装置１ｅのＶｃｃ異常検知時における動作を説明するためのフローチャートが示される。
【０１５４】
図１１を参照して、マイクロコンピュータ３００は、Ｖｃｃ異常を検知すると（Ｓ１００のＹＥＳ判定時）、制御信号ＳｃｔをＨレベルに設定して電圧低下回路９１を作動することによって、昇圧回路５００の昇圧機能をオフする（Ｓ１１０）。
【０１５５】
昇圧回路５００の昇圧機能がオフされて、電力変換回路２の入力電圧に相当する直流電圧Ｖｄｃが低下すると、同一電力を供給するために要する電流値が増加するため、トランジスタ１５を流れる電流Ｉｃが増大する（Ｓ１２０）。たとえば、電源電圧Ｖｄｃが２８０Ｖから１４０Ｖに低下すると、Ｉｃは約２倍に増加する。
【０１５６】
これにより、電力変換回路２の制御ＩＣ６０が、Ｉｃ＞Ｉｔｈ（Ｉｔｈ：基準値）を検出することにより、過電流を検知して、電力変換動作を停止する（Ｓ１３０）。これにより、電力変換回路２による電源電圧Ｖｓの生成が停止されるので、電源電圧Ｖｓおよび電源電圧Ｖｃｃは低下し続けることになる。この結果、最終的には、マイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させることができる。
【０１５７】
なお、スタンバイ動作時に昇圧停止信号ＳｂｓがＨレベルに設定される際には、電源配線１１０，２００からの消費電力が小さい。このため、電源電圧Ｖｄｃが低下しても、電流Ｉｃが過電流検知レベルまで上昇することはなく、電力変換回路２による電力変換動作は継続される。
【０１５８】
このように、実施の形態４に従う制御装置１ｅでは、昇圧回路を具備する構成において、Ｖｃｃ異常検知時には、昇圧回路の昇圧機能を停止させることにより、マイクロコンピュータ３００が動作不可となる電圧領域まで電源電圧Ｖｃｃを低下させることができる。
【０１５９】
また、図１０では、昇圧停止信号Ｓｂｓに応じてオンするトランジスタ５７０とは別個に、制御信号Ｓｃｔに応じてオンするトランジスタ５８０を配置する構成を例示したが、トランジスタ５７０を、昇圧停止信号Ｓｂｓおよび制御信号Ｓｃｔの論理和（ＯＲ）信号に応じてオンオフする構成とすれば、トランジスタ５８０の配置を省略することも可能である。このように、実施の形態４に従う制御装置１ｅでは、昇圧回路を具備する構成において、追加される回路素子を抑制した上で、Ｖｃｃ異常検知時に電源電圧Ｖｃｃを低下させるための電源構成を実現することができる。
【０１６０】
なお、本実施の形態１〜４を通じて、Ｖｃｃ異常を検知するための構成は特に限定されるものではなく、マイクロコンピュータ３００が電源電圧Ｖｃｃの異常（上昇または低下）を検知可能であれば、任意の構成を適用することができる。すなわち、図１の構成のように、マイクロコンピュータ３００の外部回路によってＶｃｃ異常が検知されてもよく、図２または図５の構成のようにマイクロコンピュータ３００による処理を組み合わせてＶｃｃ異常が検知されてもよい。
【０１６１】
また、本実施の形態の形態に従う制御装置は、複数の電源電圧が用いられる制御装置であれば、制御装置によって制御される負荷を特に限定することなく、電源電圧異常に対応してマイクロコンピュータを確実に停止させるための電源構成を適用することが可能である。
【０１６２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１６３】
１ａ，１ｂ，１ｃ，１ｄ，１ｅ  制御装置、２  電力変換回路、１０  外部電源、１２  ダイオードブリッジ、１４，２２，２４，６２，５０２，５１５  平滑コンデンサ、１５，５２，５３，７１，９２，４７０，５１０，５７０，５８０  トランジスタ、１６，４１２，５１２  電流検出抵抗、１９，１２０  接地配線、２０  トランス、２１，２２  一次側巻線、２３  二次側巻線、４０  電圧レギュレータ、５０  電圧遮断回路、５１  サイリスタ、５５〜５８，６４，７２，８３，８４，９４，Ｒａ〜Ｒｄ  抵抗素子、６０  制御ＩＣ、６１  ラッチ端子、６３  制御入力端子、６５，１００，１１０，２００，４０１，５０１，５２０  電源配線、７０，９０，９０♯，９１  電圧低下回路、７５，８５，５６０  フォトカプラ、７５ａ，８５ａ，５６０ａ  フォトダイオード、７５ｂ，８５ｂ，５６０ｂ  フォトトランジスタ、８０  Ｖｓ検出回路、８２  シャントレギュレータ、１１５  配線、３００  マイクロコンピュータ、３１０，５５２  入力端子、３２０  Ａ／Ｄ変換器、４００  電圧異常検知回路、４１０  分圧回路、４３０  コンパレータ、５００  昇圧回路、５０６  リアクトル、５０８  ダイオード（昇圧回路）、５１０  トランジスタ（昇圧回路）、５５０  制御ＩＣ（昇圧回路）、５７０，５８０  トランジスタ（昇圧機能停止用）、６００  高圧負荷、Ｄ１，Ｄ２  ダイオード（電力変換回路）、Ｄｋ  分圧比、Ｄｍａｘ  最大値、Ｄｔ１〜Ｄｔ３，Ｄｔａ，Ｄｔｂ，Ｄｔｈ  判定値、Ｄｖ  デジタル値、Ｆｖｃ  検知信号、ＧＮＤ，ＧＮＤ♯  接地電圧、Ｎ０〜Ｎ３  ノード、Ｒ０  電流制限抵抗、Ｓｂｓ  昇圧停止信号、Ｓｃｔ  制御信号（Ｖｃｃ異常検知時）、Ｖｃｃ，Ｖｄ，Ｖｄｃ，Ｖｓ  電源電圧、Ｖｄｖ  分圧電圧、Ｖｒｅｆ  基準電圧、Ｖｔ  判定電圧。
【図１】
0006372189.tif 000002
【図２】
0006372189.tif 000003
【図３】
0006372189.tif 000004
【図４】
0006372189.tif 000005
【図５】
0006372189.tif 000006
【図６】
0006372189.tif 000007
【図７】
0006372189.tif 000008
【図８】
0006372189.tif 000009
【図９】
0006372189.tif 000010
【図１０】
0006372189.tif 000011
【図１１】
0006372189.tif 000012