(57)【特許請求の範囲】
【請求項１】
近接センサとチップトレイを有するトレイ治具の位置を前記近接センサに基づいて検出し、
検出された前記トレイ治具の位置に基づいて複数の半導体チップを前記チップトレイに移送して積層し、
前記積層された複数の半導体チップをパッケージ基板上に移送して搭載することとを含む半導体装置の製造方法。
【請求項２】
前記近接センサは、光センサであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記光センサは、垂直共振器面発光レーザを用いることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記チップトレイの直上には、前記複数の半導体チップよりも厚いサポート基板を配置することを更に含む請求項３に記載の半導体装置の製造方法。
【請求項５】
前記複数の半導体チップを前記チップトレイに移送して積層することは、
前記複数の半導体チップの各々の中心をずらして積層することを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記積層された複数の半導体チップをパッケージ基板上に移送して搭載することは、
ペースト状の接着剤を用いて接着することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記ペースト状の接着剤は、ダイアタッチペーストであることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記チップトレイの直上に第２のサポート基板を配置し、
前記検出された前記トレイ治具の位置に基づいて複数の半導体チップを前記第２のサポート基板上に積層し、
前記積層された複数の半導体チップ及び第２のサポート基板を、前記パッケージ基板上に更に積層することを含む請求項７に記載の半導体装置の製造方法。
【請求項９】
トレイ治具からの光信号を受信して前記トレイ治具の位置を検出する検出器と、
前記検出器から前記検出されたトレイ治具の位置を受信し、前記検出されたトレイ治具の位置に基づいて前記トレイ治具上に半導体チップを移送してダイアタッチするチップマウンタと
を具備する半導体パッケージ製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される本発明の一実施形態は、半導体パッケージ内に複数の半導体チップを積層した半導体装置、その製造方法、及びそのための製造装置に関する。
【背景技術】
【０００２】
半導体パッケージは、一枚のシリコンウェハ上に行列状に配列された複数の半導体チップをダイシングにより切り離し、パッケージングによって封止することによって形成される。
【０００３】
半導体パッケージの製造方法は、半導体チップをパッケージ基板上の所定の位置に配置する（ダイアタッチ）工程において、パッケージ基板上に設けられたアライメントマークをカメラで検出することによって、半導体チップのダイアタッチ位置を決定する方式が知られている。パッケージ基板上のアライメントマークは、例えば金（Ａｕ）等のめっき材料を付着して形成されている。
【０００４】
しかしながら、半導体パッケージの小型化や高機能化実現のために、１つの半導体パッケージ内に積層して封止される半導体チップの枚数が増加するとともに、それらを積層する際の位置合わせが困難になっていく。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体チップのダイアタッチ位置を決定し、ダイアタッチを行う際には、必ず位置ずれが発生する。半導体パッケージの使用枚数が増加するとともに位置ずれが蓄積し、製品の品質劣化や歩留まり低下の危険性が高まる。従来の、アライメントマークをカメラで検出する方式では、そのような精度の限界が早期に顕在化することが予想される。
【０００６】
このような問題に鑑み、本発明の一実施形態は、半導体チップの位置合わせ精度を向上させた半導体パッケージの製造方法を提供することを目的の一つとする。また、本発明の一実施形態は、当該製造方法によって得られる信頼性の向上した半導体パッケージを提供することを目的の一つとする。更に、本発明の一実施形態は、当該製造方法のための製造装置を提供することを目的の一つとする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によれば、近接センサとチップトレイを有するトレイ治具の位置を近接センサに基づいて検出し、検出されたトレイ治具の位置に基づいて複数の半導体チップをチップトレイに移送して積層し、積層された複数の半導体チップをパッケージ基板上に移送して搭載することとを含む半導体装置の製造方法が提供される。
【０００８】
本発明の一実施形態によれば、パッケージ基板と、パッケージ基板上に積層された複数の積層半導体チップを具備し、複数の積層半導体チップの各々は、最下層に配置されるサポート基板と、サポート基板上に積層される複数の半導体チップとを含むことを特徴とする半導体装置が提供される。
【０００９】
本発明の一実施形態によれば、トレイ治具からの光信号を受信してトレイ治具の位置を検出する検出部と、検出部から検出されたトレイ治具の位置を受信し、検出されたトレイ治具の位置に基づいてトレイ治具上に半導体チップを移送してダイアタッチするチップマウンタとを具備する半導体パッケージ製造装置が提供される。
【発明の効果】
【００１０】
本発明の一実施形態によれば、半導体チップを積層する際の位置合わせ方式として、従来の方式に代えて、近接センサを用いた方式を採用することによって、位置合わせの精度が向上し、それに伴い、信頼性の向上した半導体パッケージを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係るトレイ治具を示す斜視図である。
【図２】本発明の一実施形態に係るトレイ治具を示す平面図及び断面図である。
【図３】本発明の一実施形態に係る半導体装置製造方法を説明する断面図である。
【図４】本発明の一実施形態に係る半導体装置製造方法を説明する断面図である。
【図５】本発明の一実施形態に係る半導体装置製造方法を説明する断面図である。
【図６】本発明の一実施形態に係るトレイ治具を示す斜視図である。
【図７】本発明の一実施形態に係るパッケージ基板を示す斜視図である。
【図８】本発明の一実施形態に係るパッケージ基板を示す斜視図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１３】
本明細書において、ある部材又は領域が、他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限り、これは他の部材又は領域の直上（又は直下）にある場合のみでなく、他の部材又は領域の上方（又は下方）にある場合を含み、すなわち、他の部材又は領域の上方（又は下方）において間に別の構成要素が含まれている場合も含む。
【００１４】
＜実施形態＞
図１乃至図４を参照して本実施形態に係る半導体装置の製造方法を説明する。本実施形態に係る半導体装置の製造方法は、トレイ治具１００上に複数の半導体チップ１４を積層する工程と、トレイ治具１００上で積層された複数の半導体チップ１１４をパッケージ基板１１８へ移送して搭載する工程とを含む。
【００１５】
図１は、本実施形態に係る半導体装置の製造方法において用いるトレイ治具１００の斜視図である。トレイ治具１００は、複数のチップトレイ１０２と、複数のチップトレイ１０２の各々に対応して複数の近接センサ１０４を有している。
【００１６】
図２（ａ）及び図２（ｂ）はそれぞれ、本実施形態に係るトレイ治具１００の平面図及び図２（ａ）のＡ−Ｂに沿った断面図である。図２においては、トレイ治具１００内の一つのチップトレイ１０２に着目した図を示している。チップトレイ１０２は、最下層に配置される半導体チップの位置を固定するための凹部を有していてもよい。また、基板を積層する工程において、積層された半導体チップを固定するための吸着孔１０６を有していてもよい。
【００１７】
図１及び図２においては一つのチップトレイ１０２に対して２個の近接センサ１０４が設けられる態様を示しているが、２個に限られるものではない。最低限として、異なる位置に配置された近接センサ１０４が２個必要であり、３個以上が設けられていてもよい。
【００１８】
近接センサ１０４としては、例えば光センサが用いられる。光センサとしては、例えば垂直共振器面発光レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  ＬＡＳＥＲ）を用いるものであれば、位置ずれを２５μｍ以下の範囲に抑えることができるため好ましい。
【００１９】
トレイ治具１００の素材としては特に限定されないが、アルミニウムやステンレス等の金属や、他にプラスチック、セラミック等を用いることができる。
【００２０】
図３及び図４を用いて、本実施形態に係る半導体装置の製造方法について詳細に説明する。
【００２１】
図３（ａ）に示すように、検出器１０８によってトレイ治具１００の位置が検出される。検出器１０８は、近接センサ１０４からの信号を受信してトレイ治具１００の位置を検出し、検出された位置に基づいて、トレイ治具１００上に積層して配置される複数の半導体チップ１１４の各々の平面上の座標が決定される。
【００２２】
半導体チップ１１４が配置されるべき平面上の座標が決定すると、チップマウンタ１１０によって吸着された半導体チップ１１４が、トレイ治具１００上へ移送され、ダイアタッチされる。
【００２３】
尚、本実施形態においては、トレイ治具１００上の最下層にサポート基板１１２を設けることが好ましい。サポート基板１１２としては、例えばシリコン基板を用いてよい。サポート基板１１２は表面に半導体集積回路が形成されていてもよいし、形成されていなくてもよい。更に、シリコン基板に限られず、他の半導体基板や、金属基板を用いてもよい。サポート基板１１２は、その上層に積層して配置される複数の半導体チップ１１４よりも機械的な強度が強いものが好ましく、例えばそれらよりも厚いものが用いられる。
【００２４】
図３（ｂ）に示すように、サポート基板１１２をトレイ治具１００上に配置した時点においては、未だサポート基板１１２の裏面には接着層が形成されていない。トレイ治具１００上に移送されたサポート基板１１２は、例えばトレイ治具１００に設けられた吸着孔１０６を介して、真空チャック等で固定されてもよい。
【００２５】
次いで、図３（ｃ）、図３（ｄ）、及び図４（ａ）に示すように、サポート基板１１２上に複数の半導体チップを順次積層していく。
【００２６】
複数の半導体チップ１１４は、シリコンウェハから切り離されたものであってよい。このとき、シリコンウェハはバルクシリコンウェハであってもＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウェハであってもよい。又は、他の半導体ウェハから切り離されたものであってもよい。複数の半導体チップ１１４の各々は、図示はしないが表面に半導体集積回路が形成されている。更に、表面の端部付近には、電気接続用端子が設けられている。
【００２７】
この時点において、複数の半導体チップ１１４上の集積回路が形成されている面の反対側の面には、接着層が形成している。接客層としては、シート状の接着剤が用いられ、例えばダイアタッチフィルムが好適に用いられる。
【００２８】
複数の半導体チップ１１４を積層する際、図３（ｄ）に示すように一定幅以上のずれを設けて積層することができる。これによって、半導体チップ１１４の表面が露出された領域には電気接続用端子を設けることができ、後の工程においてワイヤボンディングによりパッケージ基板１１８と結線することができる。
【００２９】
当該ずれの幅は、露出させた領域に電気接続端子を配置することができれば、可能な限り小さいことが好ましい。本実施形態による半導体装置の製造方法によれば、半導体チップのダイアタッチ位置精度を向上させることができるため、積層の際の設計マージンを従来よりも抑えることができる。よって、当該ずれの幅を従来よりも小さく抑えることができ、積層される半導体チップの増加による平面上の専有面積の増加を抑えることができる。
【００３０】
図６に、トレイ治具上に積層されたサポート基板１１２と複数の半導体チップ１１４の斜視図を示す。
【００３１】
所定の枚数の半導体チップ１１４の積層が完了すると、図４（ｂ）に示すように、真空チャック等によって固定されていたサポート基板１１２を解放し、積層された半導体チップ１１４及びサポート基板１１２（積層半導体チップ）を、チップマウンタ１１０によってパッケージ基板１１８上に移送して搭載する。図７に、パッケージ基板１１８上に搭載された積層半導体チップの斜視図を示す。
【００３２】
積層された半導体チップ１１４をパッケージ基板１１８上に搭載する際の位置合わせに関しては、前述のトレイ治具１００上へ半導体チップ１１４を積層する工程ほどの高い精度は要求されない。よって、ここでは従来知られた方法を用いることができる。つまり、パッケージ基板１１８上に設けられたアライメントマークをカメラで検出する方式を用いることができる。
【００３３】
このとき、サポート基板１１２を設けたことによって、積層された複数の半導体チップ１１４は、サポート基板１１２を介してパッケージ基板１１８上に配置されることになる。このため、積層された複数の半導体チップ１１４をパッケージ基板１１８に搭載する工程において懸念される半導体チップ１１４の割れやダメージ等の危険性を抑制することができる。
【００３４】
これにより、半導体装置の品質劣化を抑制し、信頼性や歩留まりを向上させることができる。
【００３５】
パッケージ基板１１８とサポート基板１１２の接着面には、接着層１１６を形成する必要がある。接着層１１６としてはシート状の接着剤やペースト状の接着剤を用いることができる。シート状の接着剤としては前述のダイアタッチフィルムを用いることができ、ペースト状の接着剤としてはダイアタッチペーストを用いることができ、例えば銀系や樹脂系のものを用いることができるが、特に制限は無い。特に、ダイアタッチペーストを用いれば、サポート基板１１２とパッケージ基板１１８との密着性に優れるために好ましい。
【００３６】
次いで、図４（ｃ）に示すように、半導体チップ１１４の表面上に露出した電気接続端子（図示せず）とパッケージ基板１１８とをボンディングワイヤ１２０により結線する。ボンディングワイヤ１２０の材料は導電性に優れた材料、例えば、金ワイヤや銅ワイヤが望ましいが、必要な導電性及び接続性を持つ材料であれば良い。
【００３７】
本実施形態の製造方法によれば、パッケージ基板１１８上に積層された半導体チップ１１４に対し、その上層に更に複数の半導体チップ１１４を積層することができる。
【００３８】
図５（ａ）に示すように、前述の第１の積層半導体チップと同様の工程により、トレイ治具１００上に配置されたサポート基板１１３上に、複数の半導体チップを積層して第２の積層半導体チップを作製する。
【００３９】
次いで、図５（ｂ）に示すように、作製した第２の積層半導体チップを、チップマウンタ１１０を用いて移送し、パッケージ基板１１８上に配置された第１の積層半導体チップ上に搭載する。ここで、第２の積層半導体チップにおいては、複数の半導体チップ１１４をずらす方向を第１の積層半導体チップに対して逆としている。図８に、パッケージ基板１１８上に搭載された積層半導体チップの斜視図を示す。
【００４０】
このように積層することで半導体パッケージ全体としての平面上の専有面積の増加を極力回避することができる。
【００４１】
次いで、図５（ｃ）に示すように第２の積層半導体チップに対してワイヤボンディングを行う。複数の半導体チップ１１４の各々は、製品の小型化のためにその厚さを可能な限り薄くすることが好ましいが、ワイヤボンディングの際にチップ割れが発生する危険性を伴う。
【００４２】
本変形例による半導体パッケージの製造方法、及びそれによって作製された半導体パッケージにおいては、第２の積層半導体チップの最下層に配置される半導体チップ１１４の直下は、サポート基板１１３が存在するために中空とならない。
【００４３】
第２の積層半導体チップの最下層に配置される半導体チップ１１４の直下が中空となる場合、当該半導体チップ１１４とパッケージ基板１１８とをボンディングワイヤ１２０で結線する工程に耐え得る強度を確保することができない場合がある。本変形例による半導体パッケージの製造方法においては、サポート基板１１３を設けたことによってそのための強度を確保でき、チップ割れの危険性を回避することができる。
【００４４】
尚、図示はしないが、更に積層半導体チップを作製してパッケージ基板上に積層してもよい。この時、積層半導体チップにおいて、複数の半導体チップのずれの方向を、隣接する下層の積層半導体チップのずれの方向に対して逆にすればよい。このように、半導体チップのずれの方向を折り返しながら積層することで、半導体パッケージの平面上での専有面積の増加を抑えることができる。
【００４５】
以上、本実施形態による半導体パッケージの製造方法について説明した。本実施形態による半導体パッケージの製造方法によれば、複数の半導体チップ１１４を積層してダイアタッチする際の位置精度を向上させることができ、それによって歩留まりが向上し、信頼性の高い半導体パッケージを提供することができる。
【００４６】
以上、本発明の好ましい実施形態による半導体パッケージの製造方法について説明した。しかし、これらは単なる例示に過ぎず、本発明の技術的範囲はそれらには限定されない。実際、当業者であれば、特許請求の範囲において請求されている本発明の要旨を逸脱することなく、種々の変更が可能であろう。よって、それらの変更も当然に、本発明の技術的範囲に属すると解されるべきである。
【符号の説明】
【００４７】
トレイ治具：１００
チップトレイ：１０２
近接センサ：１０４
吸着孔：１０６
検出器：１０８
チップマウンタ：１１０
サポート基板：１１２、１１３
半導体チップ：１１４
接着層：１１６
パッケージ基板：１１８
ボンディングワイヤ：１２０
【図１】
0006408394.tif 000002
【図２】
0006408394.tif 000003
【図３】
0006408394.tif 000004
【図４】
0006408394.tif 000005
【図５】
0006408394.tif 000006
【図６】
0006408394.tif 000007
【図７】
0006408394.tif 000008
【図８】
0006408394.tif 000009