(57)【特許請求の範囲】
【請求項１】
背面に接地電極が設けられる基板と、
前記基板の正面に位置し、１つの閉鎖式の活性領域と活性領域以外の領域である不活性領域と
を含む半導体層と、
前記活性領域に位置するソース電極及びドレイン電極、並びに、前記不活性領域に位置するドレイン電極と、
前記活性領域に位置し、ソース電極とドレイン電極との間に櫛歯状に分布するゲート電極、及び、前記不活性領域に位置し、活性領域内のゲート電極の相互接続金属であるゲート電極と、
前記不活性領域に位置し、活性領域内のソース電極と一対一で直接に電気的に接続され、前記ゲート電極の間に或いは両側に対称的に分布し、かつ、互いに独立するソース電極パッドと、
接地電極とソース電極パッドとの間に位置し、基板及び半導体層をソース電極パッドまで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビアと、を含み、
活性領域内のソース電極及びドレイン電極はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する２つごとの前記オーミック接触電極の間の間隔が等しく、不活性領域内のドレイン電極は活性領域内のドレイン電極の相互接続金属であり、
活性領域内の各ソース電極それぞれは、該ソース電極と直接に接続されているソース電極パッド及びビアを介して単独に接地し、
前記ソース電極は、前記ゲート電極と交差又は重ねられることなく、かつ、前記ドレイン電極とも交差又は重ねられることなく、全てのゲート電極パッドは、前記ソース電極パッドと同一の直線に位置しない
ことを特徴とする半導体デバイス。
【請求項２】
前記ソース電極パッドが少なくとも一つの子ソース電極パッドを含む、ことを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記ソース電極パッドが前記活性領域の同一側に位置し、及び／又は、前記ソース電極パッドが前記活性領域の異なる側に位置する、ことを特徴とする請求項１に記載の半導体デバイス。
【請求項４】
各前記子ソース電極パッドそれぞれが１つ又は複数のビアと接続される、ことを特徴とする請求項２に記載の半導体デバイス。
【請求項５】
前記活性領域内のソース電極に対応するソース電極パッドの断面は、同じ形状であり、あるいは異なる形状である、ことを特徴とする請求項１に記載の半導体デバイス。
【請求項６】
前記ソース電極パッドの断面が、規則的な形状であり、あるいは不規則的な形状である、ことを特徴とする請求項１に記載の半導体デバイス。
【請求項７】
前記ビアの断面が、規則的な形状であり、あるいは不規則的な形状である、ことを特徴とする請求項１に記載の半導体デバイス。
【請求項８】
前記半導体層は、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、インジウム窒化ガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）の中の１つ又は複数の組み合わせを含む、ことを特徴とする請求項１に記載の半導体デバイス。
【請求項９】
基板を提供し、前記基板の背面に接地電極を形成する工程Ｓ１と、
前記基板の正面に、１つの閉鎖式の活性領域と活性領域以外の領域である不活性領域と
を含む半導体層を堆積する工程Ｓ２と、
前記活性領域にソース電極を形成し、前記活性領域及び前記不活性領域にドレイン電極を形成する工程Ｓ３と、
前記活性領域において、ソース電極とドレイン電極との間に櫛歯状に分布するゲート電極を形成し、前記不活性領域において、活性領域内のゲート電極の相互接続金属であるゲート電極を形成する工程Ｓ４と、
前記不活性領域において、活性領域内のソース電極と一対一で直接に電気的に接続され、前記ゲート電極の間に或いは両側に対称的に分布し、かつ、互いに独立するソース電極パッドを形成する工程Ｓ５と、
接地電極とソース電極パッドとの間に、基板及び半導体層をソース電極パッドまで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビアを形成する工程Ｓ６と、を含み、
活性領域内のソース電極及びドレイン電極はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する２つごとの前記オーミック接触電極間の間隔が等しく、不活性領域内のドレイン電極は活性領域内のドレイン電極の相互接続金属であり、
活性領域内の各ソース電極それぞれは、該ソース電極と直接に接続されているソース電極パッド及びビアを介して単独に接地し、
前記ソース電極は、前記ゲート電極と交差又は重ねられることなく、かつ、前記ドレイン電極とも交差又は重ねられることなく、全てのゲート電極パッドは、前記ソース電極パッドと同一の直線に位置しない、
ことを特徴とする請求項１〜８の何れか一項に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体技術分野に関し、特にビア構造を持つ半導体デバイス及びその製造方法に関する。本出願は、2013年12月13日に中国知的財産局に提出した、出願番号が201310682785.0であり、発明の名称が「半導体デバイス及びその製造方法」である中国特許出願の優先権を主張し、その全ての内容は、参照することによって、本出願に組み込まれる。
【背景技術】
【０００２】
窒化ガリウム（GaN）半導体材料は、大きい禁制帯幅、高い飽和電子ドリフト速度、高い破壊電界強度、耐高温などの顕著な利点を有し、第一世代半導体のシリコン及び第二世代半導体のヒ化ガリウム（GaAs）よりも、高温、高電圧、高周波、及びハイパワーの電子デバイスを製造することにもっと適宜であり、広い応用の見通しを持っているので、現在、半導体業界の研究焦点の一つとなっている。
【０００３】
窒化ガリウム（GaN）高電子移動度トランジスタ（HEMT）は、AlGaN/GaNヘテロ結合における二次元電子ガスを利用して、形成される窒化ガリウム（GaN）デバイスであり、高周波、高電圧及びハイパワーの分野に応用できる。二次元電子ガスは高い移動度及び飽和ドリフト速度を有するので、通常は二次元電子ガスチャンネルの常開特性を利用して、無線通信などの高周波応用分野に適用できるデブレッション型窒化ガリウム（GaN）HEMTデバイスを製造する。窒化ガリウム（GaN）デバイスの実装プロセスを行う際に、デバイスのゲートを向上させて、接地インダクタンスを減少させるために、通常はビア構造を採用する。その構造は、一般的にエッチング方式を利用して、基板の背面から、基板及び窒化物半導体のエピタキシャル層をソース電極まで貫通するビアを導入し（基板の背面が接地されている）、そして金属を利用して、ビアを充填することにより、ソース電極と接地されている基板の背面とを接続して、ソース電極からグランドまでのインダクタンスを減少させる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
現在、窒化ガリウム（GaN）デバイスのビアの位置分布には、主に二つの形式があり、その模式図は、図1（a）及び図1（b）を参照されたい。たとえば、アメリカ会社CREEは図1（a）の形式を採用し、アメリカ会社TriQuintは図1（b）の形式を採用している。
【０００５】
模式図1（a）において、活性領域5内のソース電極1とドレイン電極21はオーミック接触電極であり、活性領域5外のドレイン電極22はオーミック接触のドレイン電極21の相互接続金属であり、ゲート電極3はソース電極１とドレイン電極21との間に櫛歯状に分布し、ビア4は活性領域5内の各ソース電極1にあり、各ソース電極1それぞれの面積は該ソース電極1に対向するドレイン電極21の面積より大きい。このようなビアの位置分布のメリットは、活性領域内の各ソース電極がビアを介して直接に接地することができ、活性領域内のソース電極からグランドまでの距離を減少させるため、接地インダクタンスを減少させるとともに、各ソース電極の接地インダクタンスが同じである。このようなビアの位置分布の不足は下記の通りである。まず、ビアを活性領域のソース電極に置くため、ビアのサイズは制限される。小さいビアであれば、接地インダクタンスを増加させる一方、製造プロセスの難しさを増加させる。次に、デバイスの放熱は悪くなる。活性領域の面積が一定であると、ビアの直径を増大させるために、各ソース電極1それぞれの面積を増大させる必要があることで、ソース電極1の面積は大きくなり、ドレイン電極21の面積は小さくなり、オーミック接触電極の分布は不均一になり、デバイスの放熱に影響を与える。一方、活性領域5内のソース電極１にビアが形成されると、ビアが中空であるため、デバイスの放熱に影響を与える。第三に、ソース電極1はオーミック接触であり、オーミック接触となる金属はエッチングストッパ層に適用できない。オーミック接触となるソース電極1をエッチングストッパ層とすると、オーミック電極の接触性能を損なうとともに、エッチングのストッパ効果に影響する。
【０００６】
模式図1（b）において、活性領域5内のソース電極11とドレイン電極21はオーミック接触電極であり、活性領域5外のドレイン電極22はオーミック接触のドレイン電極21の相互接続金属であり、ゲート電極3はソース電極11とドレイン電極21との間に櫛歯状に分布し、活性領域5外のソース電極相互接続器12とソース電極パッド13はソース電極11の相互接続金属であり、複数のソース電極11は、対応するソース電極相互接続器12を介して、同一のソース電極パッド13に接続され、ソース電極パッド13はゲート電極3の両側に対称的に分布し、ビア4は各ソース電極パッド13に分布する。このようなビアの位置分布によると、図1（a）におけるビアを活性領域のソース電極に置くことによる不足が避けられ、ビアを活性領域外に置くため、ビアのサイズは制限されなく、デバイスの放熱は影響されなく、エッチングストッパ層の選択は柔軟である。しかしながら、以下のような不足もある。まず、活性領域内のソース電極からグランドまでの距離を増加させ、即ち、ソース電極の接地インダクタンスを増加させる。次に、ソース電極相互接続器12はゲート電極に跨らなければならないが、ゲート電極に跨るにはエアブリッジを使う必要があり、エアブリッジの存在により、デバイスの構造がもっと複雑になり、プロセスの難しさが増大し、一方、デバイスの実装プロセス中には、エアブリッジが非常に潰れやすいため、デバイスの信頼性が下がり、また、エアブリッジにより、ソース電極とゲート電極との間に容量が導入され、デバイスの高周波性能を低下させる。第三に、ソース電極相互接続器12の長さは違っているので、各ソース電極11の接地インダクタンスは違っていることにより、デバイスのゲートなどの性能に影響を与える。
【０００７】
そこで、上述した技術的課題に対して、新型のビア構造を有する半導体デバイス及びその製造方法を提供する必要がある。
【０００８】
本発明は、新型のビア構造を有する半導体デバイスを設計することにより、従来のデバイスのビアの位置分布（図1（a）と図1（b）に示すように）による問題を解決するとともに、従来のデバイスのビアの位置分布のメリットを利用して、最大限にデバイスのソース電極の接地インダクタンスを低減させ、デバイスのゲート及びパワーなどの性能を向上させる。
【課題を解決するための手段】
【０００９】
本発明の半導体デバイスは図2に示す通りである。活性領域5内のソース電極11とドレイン電極21はオーミック接触電極であり、不活性領域内のドレイン電極22は活性領域内のドレイン電極21の相互接続金属であり、ゲート電極3はソース電極とドレイン電極との間に櫛歯状に分布し、不活性領域内のソース電極パッド13はソース電極11の相互接続金属であり、ソース電極11はソース電極パッド13と1対1に対応し、各ソース電極11は直接に各自のソース電極パッド13と接続され、ソース電極パッド13は活性領域5外のゲート電極3の間に対称的に分布し、ビア4は各ソース電極パッド13に分布する。
【００１０】
本発明の半導体デバイスの設計と、従来技術における半導体デバイスのビアの位置分布図1（a）とを比べると、本発明では、ビア4をソース電極と一番近い活性領域外のソース電極の相互接続金属に置き、二つの方式の接地距離は基本的に同じであり、各ソース電極の接地インダクタンスも同じであるが、本発明では、図1（a）による問題を避け、ビア4を、直接に活性領域のソース電極11に置くわけではなく、ソース電極に近い活性領域外のソース電極の相互接続金属であるソース電極パッド13に置く。そうすると、下記のようなメリットがある。
【００１１】
まず、ビア4及びソース電極パッド13の形状と数量は制限されることがなく、接地インダクタンスの低減及び製造プロセスの難しさの低減にさらに有利である。
【００１２】
次に、活性領域内のソース電極とドレイン電極とのサイズは同じであっても良く、違うサイズによる放熱の問題が解決され、デバイスの出力パワーの向上にさらに有利である。
【００１３】
第三に、オーミック金属をエッチングストッパ層とすることによる問題が解決され、相互接続金属は、活性領域外にあり、選択範囲がもっと広くなり、ビアのエッチングプロセスにさらに有利であり、ソース電極のオーミック接触の性能に影響を与えることなく、デバイスのトランスコンダクタンスとパワーなどの性能を向上させる。
【００１４】
本発明の半導体デバイスの設計と、従来技術における半導体デバイスのビアの位置分布図1（b）とを比べると、共通点は、両方とも、ビアを活性領域外の相互接続金属に置くことであり、相違点は、本発明において、ソース電極相互接続器12を使わず、活性領域のソース電極11とソース電極パッド13とを直接に接続することにより、ソース電極相互接続器12を使うことによる問題が解決され、下記のようなメリットを有する。
【００１５】
まず、活性領域のソース電極11とソース電極パッド13とを直接に接続することにより、活性領域のソース電極とグランドとの距離を低減させ、接地インダクタンスを減少させる。
【００１６】
次に、ソース電極相互接続器12を使わず、ソース電極がゲート電極に跨る必要がなくなり、ゲート電極に跨るエアブリッジが必要ではないため、プロセスの難しさを低減させ、デバイスの信頼性及び高周波性能を向上させる。
【００１７】
第三に、ソース電極相互接続器12を使わないため、ソース電極相互接続器12の長さが異なることによる、各ソース電極11の接地インダクタンスが違っている問題を避け、デバイスのゲートなどの性能を向上させる。
【００１８】
上述した目的を実現するために、本発明の実施例で提供される解決手段は下記の通りである。
【００１９】
半導体デバイスであって、
背面に接地電極が設けられる基板と、
前記基板の正面に位置し、閉鎖式の活性領域と活性領域以外の領域である不活性領域とを含む半導体層と、
前記活性領域に位置するソース電極及びドレイン電極、並びに、前記不活性領域に位置するドレイン電極と、
前記活性領域に位置し、ソース電極とドレイン電極との間に櫛歯状に分布するゲート電極、及び、前記不活性領域に位置し、活性領域内のゲート電極の相互接続金属であるゲート電極と、
前記不活性領域に位置し、活性領域内のソース電極と直接に電気的に接続され、前記ゲート電極の間に或いは両側に対称的に分布するソース電極パッドと、
接地電極とソース電極パッドとの間に位置し、基板及び半導体層をソース電極パッドまで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビアと、を含み、
活性領域内のソース電極及びドレイン電極はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する２つごとの前記オーミック接触電極間の間隔が等しく、不活性領域内のドレイン電極は活性領域内のドレイン電極の相互接続金属であり、
活性領域内の各ソース電極それぞれは、該ソース電極と直接に接続されているソース電極パッド及びビアを介して単独に接地する。
【００２０】
本発明の更なる改善として、前記活性領域内の各ソース電極は１つ又は複数のソース電極パッドと直接接続する。
【００２１】
本発明の更なる改善として、前記ソース電極パッドが前記活性領域の同一側に位置し、及び／又は、前記ソース電極パッドが前記活性領域の異なる側に位置する。
【００２２】
本発明の更なる改善として、各前記ソース電極パッドそれぞれが１つ又は複数のビアと接続される。
【００２３】
本発明の更なる改善として、前記活性領域内のソース電極に対応するソース電極パッドの断面は、同じ形状であり、あるいは異なる形状である。
【００２４】
本発明の更なる改善として、前記ソース電極パッドの断面が、規則的な形状であり、あるいは不規則的な形状である。
【００２５】
本発明の更なる改善として、前記ビアの断面が、規則的な形状であり、あるいは不規則的な形状である。
【００２６】
本発明の更なる改善として、前記半導体層は、窒化ガリウム（GaN）、窒化アルミニウムガリウム（AlGaN）、インジウム窒化ガリウム（InGaN）、窒化アルミニウムインジウムガリウム（AlInGaN）、ヒ化ガリウム（GaAs）、リン化インジウム（InP）の中の１つ又は複数の組み合わせを含む。
【００２７】
それに応じて、半導体デバイスの製造方法であって、
基板を提供し、前記基板の背面に接地電極を形成する工程S1と、
前記基板の正面に、閉鎖式の活性領域と活性領域以外の領域である不活性領域とを含む半導体層を堆積する工程S2と、
前記活性領域にソース電極を形成し、前記活性領域及び前記不活性領域にドレイン電極を形成する工程S3と、
前記活性領域において、ソース電極とドレイン電極との間に櫛歯状に分布するゲート電極を形成し、前記不活性領域において、活性領域内のゲート電極の相互接続金属であるゲート電極を形成する工程S4と、
前記不活性領域において、活性領域内のソース電極と直接に電気的に接続され、前記ゲート電極の間に或いは両側に対称的に分布するソース電極パッドを形成する工程S5と、
接地電極とソース電極パッドとの間に、基板及び半導体層をソース電極パッドまで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビアを形成する工程S6と、を含み、
活性領域内のソース電極及びドレイン電極はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する２つごとの前記オーミック接触電極間の間隔が等しく、不活性領域内のドレイン電極は活性領域内のドレイン電極の相互接続金属であり、
活性領域内の各ソース電極それぞれは、該ソース電極と直接に接続されているソース電極パッド及びビアを介して単独に接地する。
【発明の効果】
【００２８】
本発明の半導体デバイス及びその製造方法によれば、従来のデバイスのビアの位置分布による問題を解決するとともに、従来のデバイスのビアの位置分布のメリットを利用して、最大限にデバイスのソース電極の接地インダクタンスを減少させ、デバイスのゲートなどの性能を向上させる。
【図面の簡単な説明】
【００２９】
【図１（ａ）】先行技術における窒化ガリウム（GaN）デバイスのビアの位置分布の模式的構成図である。
【図１（ｂ）】先行技術におけるほかの窒化ガリウム（GaN）デバイスのビアの位置分布の模式的構成図である。
【図２】本発明の第一実施形態における半導体デバイスの模式的平面構成図である。
【図３】本発明の第二実施形態における半導体デバイスの模式的平面構成図である。
【図４】本発明の第三実施形態における半導体デバイスの模式的平面構成図である。
【図５】本発明の第四実施形態における半導体デバイスの模式的平面構成図である。
【図６】本発明の第五実施形態における半導体デバイスの模式的平面構成図である。
【図７】本発明の第六実施形態における半導体デバイスの模式的平面構成図である。
【図８】本発明の第七実施形態における半導体デバイスの模式的平面構成図である。
【図９】本発明の第八実施形態における半導体デバイスの模式的平面構成図である。
【発明を実施するための形態】
【００３０】
本発明の実施例或いは先行技術における構成をさらに明確に説明するために、以下、実施例或いは先行技術の説明に使用すべき図面を簡単に紹介する。明らかに、下記の説明における図面はただ本発明に記載されている実施例の一部であり、当業者にとっては、創造的な労働をしないことを前提として、これらの図面に基づいてほかの図面を得ることもできる。
【００３１】
以下、図面に示す具体的な実施形態を参照しながら、本発明を詳細に説明する。しかし、これらの実施形態は、本発明を制限するものではなく、当業者がこれらの実施形態に基づいて行った、構成、方法、あるいは機能上の変換は、全て、本発明の保護範囲に含まれる。
【００３２】
また、異なる実施例の中では、重複している符号あるいはマーキングを使う可能性がある。これらの重複は、係る異なる実施例及び/又は構成の間に何らかの関連性があることを示すものではなく、ただ本発明を簡単で明確に説明することを目的としている。
【００３３】
第一実施形態
図2に示すように、本発明の第一実施形態において、該半導体デバイスは、
背面に接地電極が設けられる基板と、
基板の正面に位置し、閉鎖式の活性領域5と活性領域5以外の領域である不活性領域とを含む半導体層と、
前記活性領域に位置するソース電極11及びドレイン電極21、並びに、前記不活性領域に位置するドレイン電極22と、
活性領域5に位置し、ソース電極11とドレイン電極21との間に櫛歯状に分布するゲート電極3、及び、不活性領域に位置し、活性領域内のゲート電極の相互接続金属であるゲート電極3と、
前記不活性領域に位置し、前記活性領域5におけるソース電極11と直接に電気的に接続され、前記ゲート電極3の間に或いは両側に対称的に分布するソース電極パッド13と、
接地電極とソース電極パッド13との間に位置し、基板及び半導体層をソース電極パッド13まで貫通し、ソース電極パッドと基板の背面の接地電極とを電気的に接続させるビア4と、を含み、
活性領域内のソース電極11及びドレイン電極21はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する２つごとの前記オーミック接触電極間の間隔が等しく、不活性領域内のドレイン電極22は活性領域内のドレイン電極21の相互接続金属であり、
活性領域5内の各ソース電極11それぞれは、該ソース電極と直接に接続されているソース電極パッド13及びビア4を介して単独に接地する。
【００３４】
説明すべきものとして、前記ソース電極パッド13は少なくとも一つの子ソース電極パッドを含み、前記子ソース電極パッドの構造は前記ソース電極パッドの構造と同じである。ソース電極パッド13が複数の子ソース電極パッドを含む場合、半導体デバイスの模式的構成図は、図5に示すように、具体的には第6実施形態を参照されたい。
【００３５】
また、上述した前記ソース電極パッド13が前記ゲート電極の間にあるいは両側に対称的に分布することは、具体的に、下記のように構成されてもよい。即ち、前記ソース電極パッド13は、図2に示すように、前記活性領域5の同一側に位置してもよいし、図3に示すように、前記活性領域5の異なる側に位置してもよい（具体的には第2実施形態を参照されたい）。
【００３６】
さらに、半導体層は、窒化ガリウム（GaN）、窒化アルミニウムガリウム（AlGaN）、インジウム窒化ガリウム（InGaN）、窒化アルミニウムインジウムガリウム（AlInGaN）、ヒ化ガリウム（GaAs）、リン化インジウム（InP）の中の１つ又は複数の組み合わせを含む。
【００３７】
ここで、ソース電極パッド13の断面は、規則的な形状であり、或いは不規則的な形状であり、ビア4の断面は、規則的な形状であり、或いは不規則的な形状である。例えば、本実施形態において、ソース電極パッド13の断面形状は等脚台形と長方形との組み合わせであり、ビアの断面形状は円形である。
【００３８】
これに相応して、前記半導体デバイスの製造方法は、具体的に下記の通りである。
工程S1で、基板を提供し、基板の背面に接地電極を形成する。
【００３９】
工程S2で、基板の正面に、閉鎖式の活性領域5と活性領域以外の領域である不活性領域とを含む半導体層を堆積する。
【００４０】
工程S3で、前記活性領域5にソース電極11を形成し、前記活性領域5及び前記不活性領域にドレイン電極21を形成する。活性領域内のソース電極11及びドレイン電極21はオーミック接触電極であり、前記オーミック接触電極は複数であり、各前記オーミック接触電極それぞれのサイズが等しく、隣接する２つごとの前記オーミック接触電極間の間隔が等しく、不活性領域内のドレイン電極22は活性領域内のドレイン電極21の相互接続金属である。
【００４１】
工程S4で、前記活性領域において、ソース電極とドレイン電極との間に櫛歯状に分布するゲート電極3を形成し、前記不活性領域において、活性領域内のゲート電極の相互接続金属であるゲート電極3を形成する。
【００４２】
工程S5で、前記不活性領域において、活性領域5内のソース電極11と直接に電気的に接続され、前記ゲート電極の間に或いは両側に対称的に分布するソース電極パッド13を形成する。ここで、ソース電極パッドの断面形状は、規則的な形状であってもよく、不規則的な形状であってもよく、例えば、等脚台形と長方形との組み合わせであってもよい。
【００４３】
工程S6で、接地電極とソース電極パッドとの間に、基板及び半導体層をソース電極パッド13まで貫通し、ソース電極パッド13と基板の背面の接地電極とを電気的に接続させるビア4を形成する。活性領域5内の各ソース電極11それぞれは、該ソース電極と直接に接続されているソース電極パッド13及びビア4を介して単独に接地する。ここで、ビア4の断面形状は、規則的な形状、例えば、円形であってもよいし、不規則的な形状であってもよい。
【００４４】
本実施形態は、従来のデバイスのビアの位置分布による問題を解決するとともに、従来のデバイスのビアの位置分布のメリットを利用して、最大限にデバイスのソース電極の接地インダクタンスを減少させ、デバイスのゲートなどの性能を向上させる。
【００４５】
第二実施形態
図3は本発明の第二実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態におけるソース電極パッド13が活性領域5の両側に位置し、その中では一つのソース電極パッド13が活性領域5の一側に位置し、もう一つのソース電極パッド13が前記活性領域5の他側に位置することにある。しかしながら、活性領域のどちら側に位置しても、前記ソース電極パッド13は前記ゲート電極の間にあるいは両側に対称的に分布し、そして、ソース電極パッド13は活性領域5におけるソース電極と直接に電気的に接続する。
【００４６】
このような構造はデバイスのレイアウト設計の柔軟性を向上させる。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛して、具体的に第一実施形態の説明を参照されたい。
【００４７】
第三実施形態
図4は本発明の第三実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、各ソース電極パッド13それぞれと接続しているビア4が三つあり、ビアの断面形状が円形あるいはほかの形状であることにある。当然、ほかの実施形態では、ビアは3個以外の他の個数であってもよい。このように設置することにより、ビアの断面面積を向上させ、接地インダクタンスを減少させることにさらに有利である。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
【００４８】
第四の実施形態
図5は本発明の第四実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、ソース電極パッド13が二つの子ソース電極パッドを含むことにある。この方式のメリットは、合理的に不活性領域の面積を利用して、できるだけデバイス全体のサイズを減少させることが可能になることにある。説明すべきものとして、ソース電極パッド13は、二つのみの子ソース電極パッドを含むことに限らなくて、複数の子ソース電極パッドを含むことができる。同様に、各ソース電極パッド13それぞれと接続しているビア4も１つに限らず、第三実施形態と同じく、複数のビアを設置することが可能である。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
【００４９】
第五の実施形態
図6は本発明の第五実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、活性領域内の各ソース電極それぞれと接続しているソース電極パッド13の形状が違っており、これに応じて、ビア４の形状も違っていることにある。この方式のメリットは、ゲート電極相互接続器の構造に応じて、合理的に不活性領域の面積を利用して、できるだけデバイス全体のサイズを減少させることが可能になることにある。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
【００５０】
第六の実施形態
図7は本発明の第六実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、ソース電極パッド13の断面形状がいずれも円形あるいは楕円形であり、ビア4の断面形状もいずれも円形あるいは楕円形であることにある。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
【００５１】
第七の実施形態
図8は本発明の第七実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、ソース電極パッド13の断面形状がいずれも円形あるいは楕円形であり、ビア4の断面形状が長方形であることにある。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
【００５２】
第八の実施形態
図9は本発明の第八実施形態における半導体デバイスの模式的平面構成図である。第一実施形態との相違点は、本実施形態において、ソース電極パッド13の断面形状が不規則的な形状であり、ビア4の断面形状も任意の不規則的な形状であることにある。この不規則的な形状のメリットは、ソース電極パッドと接続しているビアの断面面積をできるだけ大きくすることができ、ビアの断面面積を増加させ、接地インダクタンスを減少させることにさらに有利であることにある。その他の構造及び製造方法は、全て、第一実施形態と同じあるいは類似であり、ここで割愛する。
【００５３】
本発明の半導体デバイスの設計と、従来技術における半導体デバイスのビアの位置分布図1（a）とを比べると、本発明では、ビア4をソース電極と一番近い活性領域外のソース電極の相互接続金属に置き、二つの方式の接地距離は基本的に同じであり、各ソース電極の接地インダクタンスも同じであるが、本発明では、図1（a）による問題を避け、ビア4を、直接に活性領域のソース電極11に置くわけではなく、ソース電極に近い活性領域外のソース電極の相互接続金属であるソース電極パッド13に置く。そうすると、下記のようなメリットがある。
【００５４】
まず、ビア4及びソース電極パッド13の形状と数量は制限されることがなく、接地インダクタンスの低減及び製造プロセスの難しさの低減にさらに有利である。
【００５５】
次に、活性領域内のソース電極とドレイン電極とのサイズは同じであっても良く、違うサイズによる放熱の問題が解決され、デバイスの出力パワーの向上にさらに有利である。
第三に、オーミック金属をエッチングストッパ層とすることによる問題が解決され、相互接続金属は、活性領域外にあり、選択範囲がもっと広くなり、ビアのエッチングプロセスにさらに有利であり、ソース電極のオーミック接触の性能に影響を与えることなく、デバイスのトランスコンダクタンスとパワーなどの性能を向上させる。
【００５６】
本発明の半導体デバイスの設計と、従来技術における半導体デバイスのビアの位置分布図1（b）とを比べると、共通点は、両方とも、ビアを活性領域外の相互接続金属に置くことであり、相違点は、本発明において、ソース電極相互接続器12を使わず、活性領域のソース電極11とソース電極パッド13とを直接に接続することにより、ソース電極相互接続器12を使うことによる問題が解決され、下記のようなメリットを有する。
【００５７】
まず、活性領域のソース電極11とソース電極パッド13とを直接に接続することにより、活性領域のソース電極とグランドとの距離を低減させ、接地インダクタンスを減少させる。
次に、ソース電極相互接続器12を使わず、ソース電極がゲート電極に跨る必要がなくなり、ゲート電極に跨るエアブリッジが必要ではないため、プロセスの難しさを低減させ、デバイスの信頼性及び高周波性能を向上させる。
【００５８】
第三に、ソース電極相互接続器12を使わないため、ソース電極相互接続器12の長さが異なることによる、各ソース電極11の接地インダクタンスが違っている問題を避け、デバイスのゲートなどの性能を向上させる。
【００５９】
以上の実施形態から分かるように、本発明の半導体デバイス及びその製造方法によれば、従来のデバイスのビアの位置分布による問題を解決するとともに、従来のデバイスのビアの位置分布のメリットを利用して、最大限にデバイスのソース電極の接地インダクタンスを減少させ、デバイスのゲートなどの性能を向上させる。
【００６０】
当業者にとって明らかなように、本発明は、上記の模範的実施例の細部に限られるものではなく、かつ、本発明の精神または基本的な特徴から背離しない場合に、他の具体的な形式で本発明を実現することが可能である。従って、いずれにしても、実施例を模範的で非制限的なものと見なすべきであり、本発明の範囲は、上述した説明によって限定されることなく、付加される請求の範囲によって限定されるので、請求の範囲と同等な要件の意味および範囲内に落ちる全ての変化を本発明に含ませることを旨とする。請求項におけるいかなる符号についても、係る請求項を制限するものと見なしてはならない。
【００６１】
また、理解すべきものとして、本明細書では実施形態ごとに説明しているが、各実施形態それぞれに１つのみの独立した構成が含まれることではなく、明細書のこのような説明方式は、明確にするためのものにすぎず、当業者は、明細書を１つの全体とすべきであり、各実施例における構成は、適宜組み合わせられて、当業者に理解できる他の実施形態とされることもできる。
【図１（ａ）】
0006338679.tif 000002
【図１（ｂ）】
0006338679.tif 000003
【図２】
0006338679.tif 000004
【図３】
0006338679.tif 000005
【図４】
0006338679.tif 000006
【図５】
0006338679.tif 000007
【図６】
0006338679.tif 000008
【図７】
0006338679.tif 000009
【図８】
0006338679.tif 000010
【図９】
0006338679.tif 000011