(57)【特許請求の範囲】
【請求項１】
物理量を検出して物理量に応じた出力信号を出力するセンサ素子の出力信号を処理する信号処理回路を負荷として備えるとともに、電源端子から前記負荷に電源を供給する電源線と、グラウンド端子からグラウンド電圧を供給するグラウンド線と、を有し、前記電源線に第１の端子が電源端子側に接続され第２の端子が前記負荷側に接続された電源遮断ＭＯＳトランジスタと、前記電源遮断ＭＯＳトランジスタのウェルと前記第１の端子との間に配置されたウェル給電用ＭＯＳトランジスタと、過電圧を検出する過電圧検出回路と、を備え、前記電源遮断ＭＯＳトランジスタのゲート端子に入力する入力信号により前記電源遮断ＭＯＳトランジスタのオン状態とオフ状態とを切り換えて前記負荷に異常電圧が供給されるのを防止したセンサ装置において、
前記過電圧検出回路は、正常時と電源が逆接続された時とで、前記電源遮断ＭＯＳトランジスタのゲートとソースとの間の電圧を異なるレベルにして、前記電源遮断ＭＯＳトランジスタのオン状態とオフ状態を切り替えるものであって、
電源正常時であって前記電源端子の電圧がグラウンド端子の電圧より高い時は、前記ウェル給電用ＭＯＳトランジスタはオン状態となり、前記電源端子の電圧が前記電源線に接続される電源遮断ＭＯＳトランジスタのウェルに供給され、
電源異常時であって前記電源端子の電圧がグラウンド端子の電圧より低い時は、前記ウェル給電用ＭＯＳトランジスタはオフ状態となり、前記電源遮断ＭＯＳトランジスタのウェルから前記電源線に電流が流れないように構成され、
前記過電圧検出回路によって過電圧が検出された時には、前記ウェル給電用ＭＯＳトランジスタはオン状態となり、前記電源遮断ＭＯＳトランジスタはオフ状態となり、前記電源遮断ＭＯＳトランジスタのウェルから前記電源線に電流が流れないように構成したことを特徴とするセンサ装置。
【請求項２】
請求項１に記載のセンサ装置において、
前記ウェル給電用ＭＯＳトランジスタのゲート端子をグラウンド線に接続したことを特徴とするセンサ装置。
【請求項３】
請求項１に記載のセンサ装置において、
前記電源遮断ＭＯＳのウェルと第２の端子間に第２のウェル給電用ＭＯＳトランジスタを設け、
電源電圧がグラウンド電圧より高い場合は前記第２のウェル給電用ＭＯＳトランジスタはオフ状態であり、
電源を逆接続して電源電圧がグラウンド電圧より低い場合はオン状態となり、前記第２の端子の電圧をウェル給電することを特徴とするセンサ装置。
【請求項４】
請求項１に記載のセンサ装置において、
ウェル給電用ＭＯＳトランジスタのゲートをグラウンド線に接続したことを特徴とするセンサ装置。
【請求項５】
物理量を検出して物理量に応じた出力信号を出力するセンサ素子の出力信号を処理する信号処理回路を負荷とし、電源端子から前記負荷に電源を供給する電源線と、グラウンド端子からグラウンド電圧を供給するグラウンド線と、過電圧を検出する過電圧検出回路と、を備えるセンサ装置において、
ソースが前記電源線に接続され、ドレインが前記信号処理回路の電源線に接続され、前記ドレインの出力電圧が一定になるようにゲート電圧が制御された降圧電源用ＭＯＳトランジスタと、
前記信号処理回路の電源線に接続された負荷電流源ＭＯＳトランジスタと、
前記降圧電源用ＭＯＳトランジスタのゲートを制御するオペアンプと
前記オペアンプ及び前記負荷電流源ＭＯＳトランジスタに定電圧を供給する定電圧源と、
前記降圧電源用ＭＯＳトランジスタのウェルと前記電源線に接続され前記降圧電源用ＭＯＳトランジスタのウェルに電圧を供給するウェル給電用ＭＯＳトランジスタと、を有し、
前記過電圧検出回路は、正常時と電源が逆接続された場合とで、前記降圧電源用ＭＯＳトランジスタのゲートとソースの間の電圧を異なるレベルにするように、異なるレベルの信号を前記オペアンプに供給し、
電源が逆接続された時には、前記降圧電源用ＭＯＳトランジスタがオフ状態になるように前記オペアンプの出力が制御されることで、
電源正常時であって前記電源端子の電圧がグラウンド端子の電圧より高い時は、前記ウェル給電用ＭＯＳトランジスタはオン状態となり、前記電源端子の電圧が前記電源線に接続される降圧電源用ＭＯＳトランジスタのウェルに供給され、
電源異常時であって前記電源端子の電圧がグラウンド端子の電圧より低い時は、前記ウェル給電用ＭＯＳトランジスタはオフ状態となり、前記降圧電源用ＭＯＳトランジスタのウェルから前記電源線に電流が流れないように構成され、
前記過電圧検出回路によって過電圧が検出された時には、前記ウェル給電用ＭＯＳトランジスタはオン状態となり、前記降圧電源用ＭＯＳトランジスタはオフ状態となり、前記降圧電源用ＭＯＳトランジスタのウェルから前記電源線に電流が流れないように構成したことを特徴とするセンサ装置。
【請求項６】
請求項５に記載のセンサ装置において、
前記処理回路の出力信号を外部に出力するための出力端子と、外部負荷を駆動するための出力ドライバとを有し、
前記出力ドライバは電源線に接続され出力端子に電源電圧を供給する電源電圧供給用ＭＯＳトランジスタと、
前記グラウンド線に接続され出力端子の電源電圧を引き抜く電圧引き抜き用ＭＯＳトランジスタと、から構成され、
前記電源電圧供給用ＭＯＳトランジスタのウェルと電源線を接続するウェル給電用ＭＯＳトランジスタと、
前記電圧引き抜き用ＭＯＳトランジスタのウェルと前記グラウンド線を接続するウェル給電用ＭＯＳトランジスタとを有し、
前記ウェル給電用ＭＯＳトランジスタは、電源電圧がグラウンド電圧より高い正常時にはオン状態となり、電源電圧がグラウンド電圧より低い電源異常時にはオフ状態となることを特徴とするセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は外部から電源を供給されるセンサ装置に係り、特に電源の正極と負極とを逆に接続する電源逆接に対して保護耐性のあるセンサ装置に関する。
【背景技術】
【０００２】
例えば特許文献１に記載された過電圧保護回路などがある。この過電圧保護回路は、サージ保護回路と過電圧検出回路とスイッチング回路とで構成され、電源受給端子Ｖccと接地端子ＧＮＤを介して、自動車のバッテリ（蓄電池）などから直流電力の供給を受け、負荷用電源端子ＶccSに接続された負荷Ｆ１に、過電圧保護された電力を供給するように構成されている。そして、スイッチング回路は、Ｐ型ＭＯＳトランジスタＭ１，Ｍ２と抵抗ＲＭ２とで構成され、過電圧検出回路により過電圧が検出されたとき、ＭＯＳトランジスタＭ１を介してＭＯＳトランジスタＭ２のゲートに電圧を印加してＭＯＳトランジスタＭ２を遮断（オフ）する。これにより、負荷用電源端子ＶｃｃＳを電源受給端子Ｖccから切り離す（カットオフする）構成となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−３３２２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら特許文献１に記載の技術では、過電圧に対する保護耐性はあるが、電源逆接に対する配慮が欠けていた。
【０００５】
センサ装置における課題を説明するため、本発明に対する比較例としてのセンサ装置１１０の構成を、図１７に示す。センサ装置１１０は、電源を供給する電源端子１１１と、グランド端子１１２と、物理量に応じた電気信号を発生させるセンサ素子１１８と、センサ素子１１８への電源供給とセンサ素子１１８からの出力信号を処理する信号処理ＬＳＩ１１３とから構成される。信号処理ＬＳＩ１１３は、電源端子１１１に過電圧が印加されたことを検出する過電圧検出回路１１４と、センサ素子１１８からの出力信号を処理する信号処理回路１１７と、センサ素子１１８と信号処理回路１１７への電源供給を遮断するＭＯＳトランジスタ１１６とで構成される。なお、図１７ではＭＯＳトランジスタ１１６の寄生ダイオード１１５を明示した。
【０００６】
センサ装置１１０に正常な電源電圧が供給されている場合、過電圧検出回路１１４はＭＯＳトランジスタ１１６のゲート電圧を０ＶにすることでＭＯＳトランジスタ１１６をオン状態にしてセンサ素子１１８と信号処理回路１１７とへ電源を供給する。また、センサ装置１１０の電源端子１１１に過電圧が印加された場合、過電圧検出回路１１４はＭＯＳトランジスタ１１６のゲート電圧を電源端子１１１の電位と同電位にすることでＭＯＳトランジスタ１１６をオフ状態にして、センサ素子１１８と信号処理回路１１７とへの電源供給を遮断することで、センサ素子１１８と信号処理回路１１７との過電圧による破壊を防止する。しかし、センサ装置１１０の電源が逆接された場合、電源端子１１１の電圧は負電圧となる。この場合、センサ素子１１８と信号処理回路１１７とにはＭＯＳトランジスタ１１６の寄生ダイオード１１５を介して負電圧が印加される。センサ素子１１８および信号処理回路１１７へ負電圧が印加された場合、この負電圧によってセンサ素子１１８および信号処理回路１１７へ過電流が流れ、センサ素子１１８および信号処理回路１１７が破壊する恐れがある。
【０００７】
本発明の目的は、センサ素子および信号処理回路を電源の逆接続から保護することで信頼性を向上したセンサ装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のセンサ装置では、物理量を検出して物理量に応じた出力信号を出力するセンサ素子の出力信号を処理する信号処理回路を負荷と、電源端子から前記負荷に電源を供給する電源線と、グラウンド端子からグラウンド電圧を供給するグラウンド線と、を有し、前記電源線に接続されるＭＯＳトランジスタのウェルと前記電源線との間にウェル給電用のＭＯＳトランジスタを備えるセンサ装置において、電源正常時であって前記電源端子の電圧がグラウンド端子の電圧より高い時は、前記ウェル給電用ＭＯＳトランジスタはオン状態となり、前記電源端子の電圧が前記電源線に接続されるＭＯＳトランジスタのウェルに供給され、電源異常時であって前記電源端子の電圧がグラウンド端子の電圧より低い時は、前記ウェル給電用ＭＯＳトランジスタはオフ状態となり、前記ＭＯＳトランジスタのウェルから前記電源線に電流が流れない構成とした。
【発明の効果】
【０００９】
本発明によれば、センサ素子および信号処理回路を電源の逆接続から保護することで信頼性を向上したセンサ装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施例のセンサ装置の構成を示す図である。
【図２】過電圧検出回路５の構成を示す図である。
【図３】電源遮断ＭＯＳトランジスタ６の縦構造を示す図である。
【図４】第１の実施例のセンサ装置の正常時の動作状態を示す図である。
【図５】第１の実施例のセンサ装置に過電圧が印加された時の動作状態を示す図である。
【図６】第１の実施例のセンサ装置の電源が逆接続された時の動作状態を示す図である。
【図７】各動作状態でのノードの電圧状態を示した波形図である。
【図８】各動作状態でのＭＯＳトランジスタのオンもしくはオフ状態を示した図である。
【図９】第２の実施例のセンサ装置の構成を示す図である。
【図１０】第２の実施例のセンサ装置の電源が逆接続された時の動作状態を示す図である。
【図１１】第３の実施例のセンサ装置の構成を示す図である
【図１２】第４の実施例のセンサ装置の構成を示す図である
【図１３】第４の実施例の出力ドライバ部の縦構造を示す図である。
【図１４】第４の実施例のセンサ装置の正常時の動作状態を示す図である。
【図１５】第４の実施例のセンサ装置の電源が逆接続された時の動作状態を示す図である。
【図１６】第５の実施例のセンサ装置の構成を示す図である。
【図１７】本発明に対する比較例としてのセンサ装置の構成を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例について、図面を参照して説明する。
【実施例１】
【００１２】
まず、本発明の第１の実施例であるセンサ装置を図１乃至８により説明する。なお、図
１は第１の実施例のセンサ装置の構成、図２は過電圧検出回路５の構成、図３は電源遮断
ＭＯＳトランジスタ６及びウェル給電用ＭＯＳトランジスタ９、１０の縦構造、図４、５、６は正常時、過電圧印可時、逆接続時の各ノードの電圧を回路図上に示した図である。図７は正常時、過電圧印可時、逆接続時の各ノードの電圧を示す波形図、図８は正常時、過電圧印可時、逆接続時における電源遮断ＭＯＳトランジスタ６及びウェル給電スイッチＭＯＳトランジスタ９、１０のオン、オフ状態を示す表である。
【００１３】
本実施例のセンサ装置１は電源を供給する電源端子２と、グランド端子３と、物理量に応じた電気信号を発生させるセンサ素子８と、センサ素子８への電源供給とセンサ素子８からの出力信号を処理する信号処理ＬＳＩ４とから構成される。信号処理ＬＳＩ４は電源端子２に過電圧が印加されたことを検出する過電圧検出回路５と、センサ素子８からの出力信号を処理する信号処理回路７と、センサ素子８と信号処理回路７への電源供給を遮断する電源遮断ＭＯＳトランジスタ６と電源遮断ＭＯＳトランジスタ６のウェルに電圧を供給するウェル給電用ＭＯＳトランジスタ９及び１０とで構成される。
【００１４】
そして、センサ装置１は、物理量を検出して物理量に応じた出力信号を出力するセンサ素子８の出力信号を処理する信号処理回路７を負荷として備え、電源端子２から前記負荷に電源を供給する電源線２０１に、第１の端子が電源端子２側に接続され第２の端子が前記負荷側に接続された電源遮断ＭＯＳトランジスタ６を設け、電源遮断ＭＯＳトランジスタ６のゲート端子に入力する入力信号により電源遮断ＭＯＳトランジスタ６のオン状態とオフ状態を切り換えて前記負荷に異常電圧が供給されるのを防止する。
【００１５】
過電圧検出回路５の一例を図２に示す。過電圧検出回路５は、電源端子２の電圧が供給される入力端子２１と、グラウンド電圧が供給される入力端子２２と、入力端子２１と２２間の電圧を分割する抵抗２３，２４と、抵抗２３，２４の分割電圧に応じてオンオフするＭＯＳトランジスタ３０と、ＭＯＳトランジスタ３０の電流を抵抗３１へ流すカレントミラー回路を構成するＭＯＳトランジスタ２８，２９と、逆接続時に電源端子２の電圧がＧＮＤより低くなったときに過電圧検出回路５に過電流が流れるのを防止するためのＭＯＳトランジスタ２５、２６、２７と、ＭＯＳトランジスタ２９を流れる電流に応じて出力端子３２の電圧を発生させる抵抗３１と、電源遮断ＭＯＳトランジスタ６のゲート端子に接続される出力端子３２とにより、構成される。
【００１６】
過電圧検出回路５は、電源端子２の電圧が正常な場合、すなわち入力端子２１の電圧が所定値以下の場合、ＭＯＳトランジスタ３０はオフ状態となるので、抵抗３１を流れる電流は０となり、出力端子３２の電圧を０Ｖにする。また、電源端子２に過電圧が印加された場合、すなわち入力端子２１の電圧が所定値以上の場合、ＭＯＳトランジスタ３０はオン状態となるので抵抗３１に電流が流れ、出力端子３２の電圧を入力端子２１の電圧とほぼ同電位にする。また、電源が逆接続された場合、すなわち入力端子２１の電圧が負電圧の場合、ＭＯＳトランジスタ２５、２６がオフ状態となるので抵抗３１を流れる電流は０となり、出力端子３２の電圧は入力端子２２、つまりはグラウンド端子３と同電位になる。
【００１７】
次に電源遮断ＭＯＳトランジスタ６及び、ウェル給電用ＭＯＳトランジスタ９、１０の縦構造を図３に示す。電源遮断ＭＯＳトランジスタ６は電極を取り出すためにＰ＋拡散４３が設けられたＰ型シリコン基板５７にＮ型ウェル層５６を構成し、Ｎ型ウェル層５６にＮ型ウェル層５６から電極を取り出すため設けたＮ＋拡散４４と、ソースおよびドレイン領域を形成するＰ＋拡散４８，５１と、ソースおよびドレイン領域の間に配置されるゲート電極５０から構成される。ウェル給電用ＭＯＳトランジスタ９は、電源遮断ＭＯＳトランジスタと同じＮ型ウェル層５６内にソース及びドレイン領域を形成するＰ＋拡散４５、４７と、ソース及びドレイン領域間に配置されるゲート電極４６から構成される。ウェル給電用ＭＯＳトランジスタ１０は、電源遮断ＭＯＳトランジスタと同じＮ型ウェル層５６内にソース及びドレイン領域を形成するＰ＋拡散５２、５４と、ソース及びドレイン領域間に配置されるゲート電極５３から構成される。端子４１は電源遮断ＭＯＳトランジスタ６のＰ＋拡散４８及びウェル給電用スイッチＭＯＳトランジスタ９のＰ＋拡散４７、ウェル給電用スイッチＭＯＳ１０のゲート電極５３に接続されている。端子４２はＰ型シリコン基板から電極を取り出すために設けられたＰ＋拡散４３とウェル給電用スイッチＭＯＳ９のゲート電極４６に接続されている。端子５５は、電源遮断ＭＯＳトランジスタ６のＰ＋拡散５１とウェル給電用スイッチＭＯＳトランジスタ１０のＰ＋拡散５２に接続されている。端子４１は電源端子２、端子４２はグラウンド端子３、端子５５はセンサ素子８及び処理回路７と接続される。
【００１８】
次に、本実施例のセンサ装置１に正常な電源電圧が供給されている場合の動作を図４により説明する。なお、図４にはＰ型基板とＮ型ウェル層の間及びＮ型ウェル層とＰ＋拡散の間に形成される寄生ダイオードを明記している。ダイオード１７は、Ｐ型基板５７とＮ型ウェル５６の間の寄生ダイオードを表す。ダイオード１１は、Ｎ型ウェル５６とＰ＋拡散４８の間の寄生ダイオードを表す。ダイオード１２は、Ｎ型ウェル５６とＰ＋拡散５１の間の寄生ダイオードを示す。ダイオード１３は、Ｎ型ウェル５６とＰ＋拡散４７の間の寄生ダイオードを示す。ダイオード１４は、Ｎ型ウェル５６とＰ＋拡散４５の間の寄生ダイオードを示す。ダイオード１５は、Ｎ型ウェル５６とＰ＋拡散５２の間の寄生ダイオードを示す。ダイオード１６は、Ｎ型ウェル５６とＰ＋拡散５４の間の寄生ダイオードを示す。電源電圧が正常な場合は、図４では電源端子２の電圧を５Ｖとした。この場合過電圧検出回路５の出力は先の説明のように０Ｖになり、電源遮断ＭＯＳトランジスタ６のゲート電圧は０Ｖになる。電源遮断ＭＯＳトランジスタ６のソース端子は電位の高い電源端子２側と考えられ、ゲートとソース間の電位が−５Ｖとなるので電源遮断ＭＯＳトランジスタ６はオン状態となり、センサ素子８と信号処理回路７へ電源として５Ｖが供給される。また、ウェル給電用ＭＯＳトランジスタ９のゲートはグラウンド端子３に接続されているので０Ｖである。ソース端子は電位の高い電源端子２側と考えられ、ゲートとソース間の電位が−５Ｖとなるので、ウェル給電用ＭＯＳトランジスタ９はオン状態となり、Ｎ型ウェル５６には、ウェル給電用ＭＯＳトランジスタ１０を通じて電源端子２の電位５Ｖが供給される。一方、ウェル給電用ＭＯＳトランジスタ１０のゲート電圧は電源端子２に接続されているので５Ｖである。ソース端子は電位の高いＮ型ウェル５６側と考えられ、ゲートとソース間の電位が０Ｖとなるので、ウェル給電用ＭＯＳトランジスタ１０はオフ状態となる。ウェル給電用ＭＯＳトランジスタ９がオン状態になるため、Ｎ型ウェル５６には電源端子２の電圧が確実に供給され、電源遮断ＭＯＳトランジスタ６は安定して動作することが可能になる。Ｎ型ウェル５６の電位が安定しない場合には、ＭＯＳのバックバイアス効果により電源遮断ＭＯＳトランジスタ６のオン電流が変動する可能性がある。電源遮断ＭＯＳトランジスタ６のオン電流が減少した場合、処理回路７及びセンサ素子８の負荷電流によって処理回路７及びセンサ素子８の電源が変動し、誤動作を引き起こす可能性がある。
【００１９】
次に、本実施例のセンサ装置１に過電圧が供給されている場合の動作を図５により説明する。過電圧の場合は、図５では電源端子２の電圧を１０Ｖとしている。この場合過電圧検出回路の出力は先の説明のように電源端子２と同じ電位である１０Ｖとなり、電源遮断ＭＯＳトランジスタ６のゲート電圧は１０Ｖとなる。電源遮断ＭＯＳトランジスタ６のソース端子は電位の高い電源端子２側と考えられ、ソース電位も１０Ｖとなる。ゲートとソース間の電位差が０Ｖとなるので、電源遮断ＭＯＳトランジスタ６はオフ状態となる。ウェル給電用ＭＯＳトランジスタ９は、グラウンド端子３に接続されたゲートの電位は０Ｖとなり、より電位が高くソースと考えられる電源端子２側の電位は１０Ｖとなる。ゲートとソース間の電位差が−１０Ｖとなるのでウェル給電用ＭＯＳトランジスタ９はオン状態となり、Ｎ型ウェル５６には、ウェル給電用ＭＯＳトランジスタ９を通じて１０Ｖが供給される。一方で、ウェル給電用ＭＯＳトランジスタ１０は、電源端子２に接続されたゲートが１０Ｖとなり、より電位が高くソースと考えられるＮ型ウェル５６側と考えられ、ゲートとソース間の電位差が０Ｖとなるので、ウェル給電用ＭＯＳトランジスタ１０はオフ状態となる。電源遮断ＭＯＳトランジスタ６及び、ウェル給電用ＭＯＳトランジスタ１０がオフ状態となっているので、電源端子２からセンサ素子８と信号処理回路７へは電圧が供給されず、センサ素子８と信号処理回路７の電源は０Ｖとなる。これにより、例えセンサ装置１に過電圧が供給されたとしてもセンサ素子８及び信号処理回路７に過電圧がそのまま供給されてしまうのを防ぐことができ、センサ素子８および信号処理回路７への信頼性を確保することが可能となる。
【００２０】
次に本実施例のセンサ装置１が逆接続された場合の動作を図６により説明する。逆接続の場合は、図６では電源端子２の電圧を−５Ｖとしている。この場合過電圧検出回路５の出力は、先の説明のように０Ｖとなる。電源遮断ＭＯＳトランジスタ６のソース端子は電位の高いセンサ素子８及び信号処理回路７に接続される側と考えられる。ソース端子の電位は、信号処理回路７の内部の寄生ダイオードにより低抵抗にグラウンド端子３と接続されるため０Ｖとなる。ゲートとソース間の電位差が０Ｖとなるため、電源遮断ＭＯＳトランジスタ６はオフ状態となる。ウェル給電用ＭＯＳトランジスタ１０はゲート電圧が−５Ｖになる。より電位が高いと考えられるセンサ素子８及び処理回路７側の端子がソースとして考えられ、ソース電位は０Ｖとなる。ゲートとソース間の電位差が−５Ｖとなるため、ウェル給電用ＭＯＳトランジスタ１０はオン状態となる。オン状態のウェル給電用ＭＯＳトランジスタ１０を通じてＮ型ウェル５６には０Ｖが供給される。ウェル給電用ＭＯＳトランジスタ９はゲートがグラウンド端子３に接続されておりゲート電位は０Ｖとなる。またより電位が高くソースと考えられるＮ型ウェル５６側の端子は０Ｖとなる。ゲートとソース間の電位差が０Ｖとなるので、ウェル給電用ＭＯＳトランジスタ９はオフ状態となる。
【００２１】
寄生ダイオード１７及び信号処理回路７の内部の寄生ダイオードを通じてグラウンド端子３から電源端子２に流れる電流は、オフ状態の電源遮断ＭＯＳトランジスタ６及びウェル給電用ＭＯＳトランジスタ９によって遮断される。このため、逆接続時であっても過電流が発生せず、センサ装置１の過電流による破壊を防止することができる。
【００２２】
上述した点に関して動作をまとめたものを図７、図８に示す。図７は正常時、過電圧印加時、電源逆接続時のそれぞれでの電源端子２の電圧、Ｎ型ウェル５６の電圧、電源遮断ＭＯＳトランジスタ６のゲート電圧を示したものである。また、図８は正常時、過電圧印加時、電源逆接続時のそれぞれでの電源遮断ＭＯＳトランジスタ６及びウェル給電用スイッチＭＯＳ９、１０がオン状態かオフ状態かを示したものであえる。
【００２３】
このように、本実施例によれば、正常に電圧が印加されている時は正常動作を保障しつつ、過電圧印加時や逆接続時にも破壊されないセンサ装置、すなわち、信頼性を向上したセンサ装置を提供することを実現することができる。
【実施例２】
【００２４】
次に本発明の第２の実施例であるセンサ装置を、図９により説明する。第２の実施例のセンサ装置１'は第１の実施例のセンサ装置１と基本的に同じ構成であるが、ウェル給電用ＭＯＳトランジスタ１０を有さない。
【００２５】
図８の表に示すようにウェル給電用ＭＯＳトランジスタ１０は、正常時と過電圧印可時はオフ状態であり、これら正常時と過電圧印加時だけを見れば無くても動作には影響しない。ただ、電源逆接続時はオン状態となるため動作に影響する。ここで電源逆接続時の動作について図１０を用いて説明する。実施例１で説明したように、電源遮断ＭＯＳトランジスタ６及びウェル給電用ＭＯＳトランジスタ９はオフ状態となり、ウェル給電用ＭＯＳトランジスタ１０がないためＮ型ウェル５６には寄生ダイオード１２及び１７を通じてグラウンド端子３から電圧が供給される。寄生ダイオードの順方向のオン電圧がおよそ０．６Ｖなので、Ｎ型ウェル５６の電位はおよそ−０．６Ｖとなり、電源遮断ＭＯＳトランジスタ６のオフ電流がフォワードバイアス効果で増加する可能性があるが、−０．６Ｖ程度であれば増加量が微小なため問題ないと考えられる。本実施例２の構成によれば、上述した実施例１の効果を得られつつ、実施例１の構成に対して、ウェル給電ＭＯＳトランジスタ１０を有さない分、面積が削減でき、センサ装置１'の製造コストを低減することが可能となる。
【実施例３】
【００２６】
次に、本発明の第３の実施例であるセンサ装置を図１１により説明する。第３の実施例のセンサ装置１''は信号処理回路７'及びセンサ素子８'の動作電圧が電源端子２に外部から供給される電圧より低く、信号処理ＬＳＩ４''内部で信号処理回路７'及びセンサ素子８'に供給する電圧を生成する場合の構成を示す。センサ装置１''は電源を供給する電源端子２と、グランド端子３と、物理量に応じた電気信号を発生させるセンサ素子８'と、センサ素子８'への電源供給とセンサ素子８'からの出力信号を処理する信号処理ＬＳＩ４''とから構成される。信号処理ＬＳＩ４''は電源端子２に過電圧が印加されたことを検出する過電圧検出回路５と、センサ素子８'からの出力信号を処理する信号処理回路７'と、定電圧生成回路６１と、オペアンプ６２と信号処理回路７'とセンサ素子８'に電圧を供給する降圧電源電圧供給用ＭＯＳトランジスタ６５と、降圧電源電圧供給用ＭＯＳトランジスタ６５の供給電圧を安定させるために一定の負荷電流を流す負荷電流源ＭＯＳトランジスタ６６と、信号処理回路７'が出力する信号を電源端子２に供給される電圧レベルに変換するレベルシフタ回路６８外部に信号を出力するためのＭＯＳトランジスタ７１と、７３と、定電圧生成回路６１及びオペアンプ６２と電源端子２を接続するＭＯＳトランジスタ６３と、ＭＯＳトランジスタのウェルに電圧を供給するＭＯＳトランジスタ６４と、降圧電源電圧供給用ＭＯＳトランジスタ６５のウェルに電圧を供給するＭＯＳトランジスタ６７と、レベルシフタ６８と電源端子２を接続するＭＯＳトランジスタ６９と、ＭＯＳトランジスタ６９のウェルに電圧を供給するＭＯＳトランジスタ７０と、ＭＯＳトランジスタ７１のウェルに電圧を供給するＭＯＳトランジスタ７２とから構成される。
【００２７】
次に動作につてい説明する。通常動作時は、過電圧検知回路５の出力信号はロウであり、オペアンプ６２は動作状態になる。定電圧生成回路６１がオペアンプ６２の非反転入力端子に定電圧を入力し、オペアンプ６２は信号処理回路７'とセンサ素子８'の電源電圧が、定電圧生成回路から入力されている電圧と同電圧になるように、降圧電源電圧供給用ＭＯＳトランジスタ６５のゲート電圧を制御する。負荷電流源ＭＯＳトランジスタ６６のゲートには、所望の負荷電流となるように一定電圧が定電圧生成回路から入力される。信号処理回路７'から出力された信号は、レベルシフタ回路６８によってより高い電圧レベルに変換されドライバＭＯＳトランジスタ７１と７３によって端子７４を通じて外部に出力される。
【００２８】
次に電源端子２に過電圧が印加された時の動作について説明する。過電圧印加時は、過電圧検知回路６１の出力はハイとなり、オペアンプ６２は停止状態となる。停止状態のオペアンプ６２の出力はハイ状態となり、降圧電源電圧供給用ＭＯＳトランジスタジスタ６５はオフ状態となる。これにより、信号処理回路７'とセンサ素子８'に過電圧が供給され、破壊されることを防止する。信号処理回路７'とセンサ素子８'以外の回路の耐圧電圧は、過電圧印加時に電源端子２に供給される電圧よりも高いので、過電圧印可時も破壊されない。
【００２９】
次に電源が逆接続された時の動作について説明する。電源電圧が逆接続されたときは、ＭＯＳトランジスタ６３、６４、６７、６９、７０、７２はオフ状態となる。このため、オペアンプ６２の出力は、ほぼグラウンド端子３と同電圧となる。降圧電源電圧供給用ＭＯＳトランジスタ６５はより電圧の高い信号処理回路７'とセンサ素子８'の電源に接続される側の端子がソース端子と考えられる。ソース側の端子は、グラウンド端子３に印加される電圧以下であり、ゲートとソース間の電圧が０Ｖ以下となるので、ＭＯＳトランジスタ６５はオフ状態となる。同様にＭＯＳレベルシフタ回路６８の出力も、ほぼグラウンド端子３と同電圧になり、ＭＯＳトランジスタ７１もオフ状態となる。電源端子２と内部ノードを接続するＭＯＳトランジスタ６３、６４、６５、６７、６９、７０、７１、７２が全てオフ状態となるため、電源が逆接続されてもグラウンド端子３から電源端子２へは過電流が流れず、破壊を防止できる。
【００３０】
本実施例においては、内部で処理回路の駆動電圧を生成する回路において、駆動電圧を生成する回路に遮断スイッチの機能を持たせることで、電源遮断スイッチが不要となり面積削減が可能であり、かつ電源逆接続時にも破壊しないセンサ装置、すなわち、信頼性を向上したセンサ装置を提供することを実現することが可能となる。
【実施例４】
【００３１】
次に本発明の第４の実施例であるセンサ装置を、図１２により説明する。実施例４のセンサ装置１'''は、信号処理ＬＳＩ４'''とセンサ素子８'から構成される。信号処理ＬＳＩ４'''は信号処理ＬＳＩ４''とほぼ同じであり、信号処理ＬＳＩ４''に対して、ＭＯＳトランジスタ７５のウェルとグラウンド端子３を接続するＭＯＳトランジスタ７５が追加されている。第４の実施例は、出力端子７４に外部からグラウンド端子３の電圧より低い電圧が供給された場合に、過電流の発生によるセンサ装置１'''及び外部装置の破壊を防止することを目的とする。
【００３２】
ＭＯＳトランジスタ７１、７２、７３、７５の縦構造を図１３に示す。Ｐ型基板５７上にＮ型ウェル８６、８７と、Ｎ型ウェル８６、８７の下部に構成されたＮ型ウェル８８と、Ｐ型ウェル８８が構成されている。Ｐ型ウェル８８は、Ｎ型ウェル８６、８７、８８によってＰ型基板５７と分離されている。
【００３３】
端子８１は、電源端子２と接続され、端子８２はグラウンド端子３と接続される。Ｐ型基板上に電極を取り出すために構成されたＰ＋拡散８９は端子８２に接続されグラウンド電圧をＰ型基板に供給する。Ｐ型ウェル８８上には、Ｐ型拡散９０が構成され、Ｐ型ウェル８８に電圧を供給する電極の役割を果たす。Ｐ型ウェル８８上に構成されたＮ型拡散９１、９３とゲート電極９２は、ＭＯＳトランジスタ７５を構成し、Ｎ型拡散９３は端子８２を通じてグラウンド端子３に接続され、Ｎ型拡散９１はＰ型ウェル８８に電圧を供給するための電極の役割を果たすＰ型拡散９０に接続され、端子８２とＰ型ウェル８８を接続するスイッチとしての役割を果たす。Ｎ型拡散９４、９６とゲート電極９５は、ＭＯＳトランジスタ７３を構成する。Ｎ型ウェル８７上に構成されたＰ型拡散９７、９９とゲート電極９８は、ＭＯＳトランジスタ７１を構成する。Ｎ型ウェル８７上に構成されたＰ型拡散１００、１０２とゲート電極１０１は、ＭＯＳトランジスタ７２を構成し、Ｐ型拡散１００は、端子８１を通じて電源端子２に接続され、Ｐ型拡散１０２はＮ型ウェル８７に電圧を供給するための電極の役割を果たすＮ型拡散１０３に接続され、端子８１とＮ型ウェル８７を接続するスイッチの役割を果たす。端子８３はＭＯＳトランジスタ７１、７３のゲート電極への入力端子を表し、レベルシフタ６８回路の出力に接続される。端子８４は出力ドライバ用ＭＯＳトランジスタ７１、７３の出力端子を表しセンサ装置１'''の外部への信号出力端子７４に接続される。
【００３４】
図１４に正常時の動作状態を示す。図１４には、出力ドライバ用ＭＯＳトランジスタ７３の寄生ダイオード７６を明示している。寄生ダイオード７６は、Ｐ型ウェル８８とＮ型拡散９６の間に構成される。電源端子２に５Ｖ、グラウンド端子３に０Ｖ、出力端子７４に０〜５Ｖの電圧が出力される場合を示す。ウェル給電用ＭＯＳトランジスタ７５のゲート電極には電源端子２を通じて５Ｖが印可され電圧がより低くソースと考えられるグラウンド端子３に接続される端子には０Ｖが供給される。ゲートとソース間の電圧が５Ｖとなり、ウェル給電用ＭＯＳトランジスタ７５はオン状態となり、Ｐ型ウェル８８には０Ｖの電圧が供給される。出力端子７４の電圧は、０〜５Ｖなので、寄生ダイオード７６の順方向電圧は、−５Ｖ〜０Ｖと０Ｖ以下であり、電流は流れない。
【００３５】
次に図１５に出力端子７４にグラウンド端子３より低い電圧が、外部の抵抗やダイオードを通じて印加された場合の動作を示す。電源端子２に−５Ｖ，グラウンド端子３に０Ｖ、出力端子７４に−５Ｖが印加された場合を示す。電源が逆接続され、出力端子７４が外部抵抗やダイオードによって電源の−５Ｖに接続された場合を想定した電圧状態になっている。ＭＯＳトランジスタ７５のゲート電圧は−５Ｖとなり、より電圧が低くソースと考えられるＰ型ウェルの電位は−５Ｖとなり、ゲートとソース間の電圧が０Ｖ以下となるので、ＭＯＳトランジスタ７５はオフ状態となる。Ｐ型ウェル８８にはグラウンド端子３から電圧が供給されないので、寄生トランジスタ７６には過電流が発生せず、センサ装置１'''の破壊を防止できる。
【００３６】
本実施例によれば、出力端子に外部素子を通じてグラウンド端子より低い電圧が印加された場合にも過電流によって破壊されないセンサ装置、すなわち、信頼性を向上したセンサ装置を提供することを実現することが可能となる。
【実施例５】
【００３７】
次に本発明の第５の実施例であるセンサ装置を、図１６により説明する。実施例５のセンサ装置１''''は、信号処理ＬＳＩ４''''とセンサ素子８から構成される。信号処理ＬＳＩ４''''は、すでに説明をした信号処理ＬＳＩ４とほぼ同じである。違いは、電源遮断ＭＯＳトランジスタ６のゲートにダイオード１０４と抵抗１０５が接続されていることと、ウェル給電用ＭＯＳトランジスタ９のゲートにダイオード１０６と抵抗１０７が接続されていることと、ウェル給電用ＭＯＳトランジスタ１０のゲートにダイオード１０８と抵抗１０９が接続されていることが差分である。ダイオード１０４、１０６、１０８と抵抗１０５、１０７、１０９は、ＭＯＳトランジスタのゲートとソース間の電圧差を一定値以下にクランプする役割を果たす。これにより、ＥＳＤやサージにより、電源端子２にＭＯＳトランジスタの耐圧を超える電圧が印加された場合に、ＭＯＳトランジスタ６、９のゲートとソース間の電圧差が耐圧以上になり破壊されるのを防止する。例えば、ダイオードの逆方向電圧によるブレイクダウン電圧を１５Ｖ、ＭＯＳトランジスタ６、９の耐圧を２０Ｖとする。
【００３８】
正常時の電源電圧を５Ｖとすると、正常時は、ダイオード１０４は電流を流さないので、電源遮断ＭＯＳトランジスタ６のゲート電圧は、抵抗１０５を通じて過電圧検出回路５の出力と同電位になる。ダイオード１０５も電流を流さないので、ウェル給電用ＭＯＳトランジスタ９のゲート電圧は、抵抗１０７を通じてグラウンド端子３と同電位になる。電源遮断ＭＳＯ６及びウェル給電用ＭＯＳ９は共にオン状態となり、実施例１と同様に信号処理回路７とセンサ素子８に電源電圧を供給する。
【００３９】
次に過電圧印加時を考える。過電圧印加時の印加電圧を１０Ｖとすると、正常時同様にダイオード１０４と１０６は電流を流さないので、電源遮断ＭＯＳトランジスタ６のゲート電圧は、抵抗１０５を通じて過電圧検出回路５の出力と同電位になり、過電圧検出回路の出力がハイ状態となるため、電源遮断ＭＯＳトランジスタ６はオフ状態となり信号処理回路７及びセンサ素子８に過電圧が印加されて破壊されるのを防止する。ダイオード１０５も電流を流さないので、ウェル給電用ＭＯＳトランジスタ９のゲート電圧は、抵抗１０７を通じてグラウンド端子３と同電位になり、ウェル給電用ＭＯＳトランジスタ９はオン状態となり、電源遮断ＭＯＳトランジスタ６のウェルに電源電圧を供給し、安定動作を保障する。
【００４０】
次に電源が逆接続された時を考える。電源の逆接続時の電源電圧を−５Ｖと考えると、ダイオード１０４と抵抗１０５と過電圧回路の出力に接続された抵抗３１を通じてグラウンド端子３から電源端子２に電流が流れる可能性があるが、抵抗１０５の抵抗値を十分高くすることで、所望の電流値以下に抑制することが可能である。ダイオード１０６と抵抗１０７を通じてグラウンド端子３から電源端子２に電流が流れる可能性があるが、抵抗１０７の抵抗値を十分高くすることで、所望の電流値以下に抑制することが可能である。信号処理回路７を構成するＭＯＳトランジスタの寄生ダイオードとダイオード１０８と抵抗１０９を通じてグラウンド端子３から電源端子２に電流が流れる可能性があるが、抵抗１０９の抵抗値を十分高くすることで、所望の電流値以下に抑制することが可能である。
【００４１】
ＥＳＤやサージによって１５Ｖを超える電圧が電源端子２に印加された場合は、ダイオード１０４はブレイクダウン状態となり抵抗１０５に対して十分低抵抗になるため、電源遮断ＭＳＯトランジスタ６のソースとゲート間の電圧差は１５Ｖとなり、耐圧の２０Ｖ以下となり、破壊を防止できる。ダイオード１０６もブレイクダウン状態となり抵抗１０７に対して十分低抵抗になるため、ウェル給電用ＭＯＳトランジスタ９のソースとゲート間の電圧差は１５Ｖとなり、耐圧の２０Ｖ以下となり、破壊を防止できる。ダイオード１０８もブレイクダウン状態となり抵抗１０９に対して十分低抵抗になるので、ウェル給電用ＭＯＳトランジスタのゲートと信号処理回路７の電源線に接続された端子との電圧差は１５Ｖ以下となり、破壊を防止できる。また、ＥＳＤやサージによって−１５Ｖ以下の電圧が電源端子２に印加された場合は、ダイオード１０４と１０６、１０８は順方向の電圧が印加され抵抗１０５及び１０７、１０９に対して十分低抵抗になるので、ＭＯＳトランジスタ６と９、１０のゲート電圧は、ほぼ電源端子２と同電位となりゲートとソース間に電位差は発生せず破壊は防止される。
【００４２】
以上のように本実施例によれば、過電圧印加や電源の逆接続で破壊されず、信頼性を向上したセンサ装置を提供でき、かつＥＳＤやサージ耐性の強いセンサ装置を実現できる。
【符号の説明】
【００４３】
１…センサ装置、２…電源端子、３…グラウンド端子、４…信号処理ＬＳＩ、５…過電圧検出回路、６…電源遮断ＭＯＳトランジスタ、７…信号処理回路、８…センサ素子、９，１０…ウェル給電用ＭＯＳトランジスタ、２５…逆接時過電流防止用ＭＯＳトランジスタ、２０１…電源配線、２０２…グラウンド配線
【図１】
0006277151.tif 000002
【図２】
0006277151.tif 000003
【図３】
0006277151.tif 000004
【図４】
0006277151.tif 000005
【図５】
0006277151.tif 000006
【図６】
0006277151.tif 000007
【図７】
0006277151.tif 000008
【図８】
0006277151.tif 000009
【図９】
0006277151.tif 000010
【図１０】
0006277151.tif 000011
【図１１】
0006277151.tif 000012
【図１２】
0006277151.tif 000013
【図１３】
0006277151.tif 000014
【図１４】
0006277151.tif 000015
【図１５】
0006277151.tif 000016
【図１６】
0006277151.tif 000017
【図１７】
0006277151.tif 000018