(57)【特許請求の範囲】
【請求項１】
−  Ｘ線光子（２）を受け取ることと、前記Ｘ線光子（２）を電荷（１６）に変換することと、を行うよう構成された半導体変換層（１０）、
−  前記変換層（１０）と一体化された半導体収集層（２０）であって、事前決定されたパターン状に配置された複数の収集ピクセル（２２）から形成され、前記収集層（２０）の各収集ピクセル（２２）は、前記電荷（１６）の電子を前記変換層（１０）から受け取るよう構成された、半導体収集層（２０）、および
−  前記収集ピクセル（２２）により収集されたデータを取得素子（５０）に転送するためのデータ出力手段（２１３）、
を含み、
各収集ピクセル（２２）は
−  前記変換層（１０）により生成された前記電子を含む前記電荷（１６）を導入口電荷として受け取るために配置された増幅手段（２０３）であって、前記導入口電荷（１６）に比例するピーク値（２１）を有する電圧信号（１７）を生成するよう構成された増幅手段（２０３）、および、
−  複数のＮ個の窓弁別器（２４ｉ）であって、各弁別器（２４ｉ）は複数のＣＭＯＳトランジスタを含み、各弁別器は下方閾値（Ｌｉ）および上方閾値（Ｕｉ）を含む２つの電荷閾値（Ｌｉ、Ｕｉ）を有しており、各弁別器（２４ｉ）は、
−  前記ピーク値（２１）と、前記２つの電荷閾値（Ｌｉ、Ｕｉ）と、を比較することと、
−    前記ピーク値（２１）が前記下方閾値（Ｌｉ）よりも高く、且つ
−    前記ピーク値（２１）が前記上方閾値（Ｕｉ）よりも低い、場合に、  ０−レベルと１−レベルとの間の即時遷移を実行することと、
を行うよう構成された、弁別器（２４ｉ）
を含み、
各弁別器（２４ｉ）に対して、
−  前記上方閾値（Ｕｉ）が、前記各弁別器（２４ｉ）とは異なる前記弁別器（２４ｋ、ｋ≠ｉ）のうちの少なくとも１つの前記下方閾値（Ｌｋ）よりも低いか、あるいは前記上方閾値（Ｕｉ）が前記各弁別器（２４ｉ）とは異なる前記弁別器（２４ｋ、ｋ≠ｉ）のうちの少なくとも１つの前記下方閾値（Ｌｋ）に等しいことと、
−  前記下方閾値（Ｌｉ）が、前記各弁別器（２４ｉ）とは異なる前記弁別器（２４ｋ、ｋ≠ｉ）のうちの少なくとも１つの前記上方閾値（Ｕｋ）よりも高いか、あるいは前記下方閾値（Ｌｉ）が前記各弁別器（２４ｉ）とは異なる前記弁別器（２４ｋ、ｋ≠ｉ）のうちの少なくとも１つの前記上方閾値（Ｕｋ）に等しいことと、
の間で選択される少なくとも１つの状況が生じ、
各収集ピクセル（２２）は複数のＮ個の計数器（２６ｉ）を含み、前記計数器（２６ｉ）のうちのそれぞれは前記弁別器（２４ｉ）のそれぞれの弁別器に連結され、
各カウンタ（２６ｉ）は、
−  前記ピーク値（２１）が前記それぞれの弁別器（２４ｉ）の前記下方閾値（Ｌｉ）よりも高く、且つ
−  前記ピーク値（２１）が前記それぞれの弁別器（２４ｉ）の前記上方閾値（Ｕｉ）よりも低い、場合、
１単位だけ自身の計数の値を増加させるよう構成され、
その一方、前記各計数器（２６ｉ）とは異なる前記計数器（２６ｋ、ｋ≠ｉ）は、自身の計数値を不変に保つよう構成され、
前記データ出力手段（２１３）は、各収集ピクセル（２２）の前記計数器（２６ｉ）から、各電荷閾値に対してＮ個のエネルギー窓に格納された前記計数に対応するＮ個の「カラー」における入射する放射（２）の測定データを受け取るよう構成され、
−  各収集ピクセル（２２）の少なくとも１つの弁別器（２４ｉ）に対するデジタル・アナログ変換器（ＤＡＣ）（２８ｉ）であって、事前決定された数値のビットの組み合わせを受け取ることと、前記ビットの組み合わせに対応する電流値を生成することと、を行うよう構成されたＤＡＣ（２８ｉ）、
−  電流を各収集ピクセル（２２）に供給するための電流供給手段（２０６）であって、前記少なくとも１つの弁別器（２４ｉ）の前記ビットの組み合わせに応答する電流を前記増幅手段（２０３）に供給するよう構成された、電流供給手段（２０６）、および
−  前記収集ピクセル（２２）のうちのそれぞれに存在し、オフセット補正電流値を判定するよう構成された論理手段（３４）であって、前記または各デジタル・アナログ変換器（２８ｉ）の前記ビットの組み合わせのうちのどのビットの組み合わせが前記補正電流を供給するために使用されるべきかを確立するために、前記収集ピクセル（２２）の全部に対して同時に前記論理手段（３４）により各ピクセルにおいて事前に実行される較正ステップを各収集ピクセル内で実行するよう構成された、論理手段（３４）、
を含むことを特徴とし、
前記収集ピクセル（２２）のうちのそれぞれは、前記オフセット補正電流値のメモリユニット（３５）を含み、
前記論理手段（３４）も前記補正電流値を前記メモリユニット（３５）に格納するよう構成され、
前記論理手段は、前記収集ピクセル（２２）のうちのそれぞれに存在し、前記オフセット補正電流値を計算する反復手順（８０）により前記較正ステップを各収集ピクセル内で実行するよう構成され、前記手順は、
−  前記ビットの組み合わせを生成すること、
−  前記デジタル・アナログ変換器（２８ｉ）が対応するトライアル電流値を生成するよう、前記ビットの組み合わせを前記デジタル・アナログ変換器（２８ｉ）に転送すること、
−  前記トライアル電流を前記供給手段（２０６）を通して前記増幅手段（２０３）に供給すること、
−  前記計数器（２８ｉ）の計数値を受け取ること、
−  前記計数値が前記トライアル電流のために増加した場合、上記のステップを反復すること、および、
−  前記計数値が前記トライアル電流により増加しない場合、前記トライアル電流値を前記補正電流値として定めること、
を含む、デジタルＸ線センサ（１００）。
【請求項２】
前記トライアル電流は、各弁別器／計数器ユニット（２４ｉ／２６ｉ）において計数事象を生じさせるよう適応された初期トライアル電流値から始まって、前記弁別器／計数器ユニット（２４ｉ／２６ｉ）において計数事象を生じさせない最終トライアル電流値が到達されるまで、前記反復手順（８０）の前記ステップの各反復において減少する値を有し、各収集ピクセル（２２）の前記論理手段は、前記最終トライアル電流値を、前記収集ピクセル（２２）の前記メモリユニット（３５）における前記収集ピクセル（２２）の前記補正電流値として定めるよう構成された、請求項１に記載のデジタルセンサ。
【請求項３】
前記収集ピクセル（２２）は六角形平面形状を有し、ハニカム状パターンで配置される、請求項１に記載のデジタルＸ線センサ。
【請求項４】
前記デジタル・アナログ変換器（２８ｉ）は５よりも大きいかまたは５に等しいビット数を有し、特に前記デジタル・アナログ変換器（２８ｉ）は５−ビットデジタル・アナログ変換器である、請求項１に記載のデジタルＸ線センサ。
【請求項５】
前記弁別器（２４ｉ）の前記下方電荷閾値（Ｌｉ、Ｕｉ）は、５〜１５ｋｅＶ、１５〜２５ｋｅＶ、２５〜４０ｋｅＶ、４０〜６０ｋｅＶからなる群から選択される光子エネルギー場、すなわち光子エネルギー窓、が画成されるよう選択される、請求項１に記載のデジタルＸ線センサ。
【請求項６】
前記計数器（２６ｉ）は通常の１５−ビットシリコンレジスタを含む、請求項１に記載のデジタルＸ線センサ。
【請求項７】
前記センサは、２〜４ｃｍの範囲に設定された側部寸法、特に約２．５×３．０ｃｍの寸法を有する、請求項１に記載のデジタルＸ線センサ。
【請求項８】
前記収集ピクセル（２２）は３００μｍ〜２５μｍの範囲に、具体的には１５０μｍ〜２５μｍの範囲に、さらに具体的には７５μｍ〜２５μｍの範囲に、設定されたサイズを有する、請求項１に記載のデジタルＸ線センサ。
【請求項９】
前記ＣＭＯＳトランジスタは０．１８−μｍＣＭＯＳトランジスタであり、前記収集ピクセルは約２００μｍのサイズを有し、８つのエネルギー窓が画成されるよう、いくつかの前記弁別器（２４ｉ）および前記計数器（２８ｉ）を含む、請求項８に記載のデジタルＸ線センサ。
【請求項１０】
前記ＣＭＯＳトランジスタは０．１８−μｍＣＭＯＳトランジスタであり、前記収集ピクセルは約１００μｍのサイズを有し、６つのエネルギー窓が画成されるよう、いくつかの前記弁別器（２４ｉ）および前記計数器（２８ｉ）を含む、請求項８に記載のデジタルＸ線センサ。
【請求項１１】
前記ＣＭＯＳトランジスタは０．１８−μｍＣＭＯＳトランジスタであり、前記収集ピクセルは約５０μｍのサイズを有し、２つのエネルギー窓が画成されるよう、いくつかの前記弁別器（２４ｉ）および前記計数器（２８ｉ）を含む、請求項８に記載のデジタルＸ線センサ。
【請求項１２】
前記ＣＭＯＳトランジスタは０．０４５−μｍＣＭＯＳトランジスタであり、前記収集ピクセルは約２００μｍのサイズを有し、３２個のエネルギー窓が画成されるよう、いくつかの前記弁別器（２４ｉ）および前記計数器（２８ｉ）を含む、請求項８に記載のデジタルＸ線センサ。
【請求項１３】
前記ＣＭＯＳトランジスタは０．０４５−μｍＣＭＯＳトランジスタであり、前記収集ピクセルは約１００μｍのサイズを有し、１６個のエネルギー窓が画成されるよう、いくつかの前記弁別器（２４ｉ）および前記計数器（２８ｉ）を含む、請求項８に記載のデジタルＸ線センサ。
【請求項１４】
前記ＣＭＯＳトランジスタは０．０４５−μｍＣＭＯＳトランジスタであり、前記収集ピクセルは約５０μｍのサイズを有し、８つのエネルギー窓が画成されるよう、いくつかの前記弁別器（２４ｉ）および前記計数器（２８ｉ）を含む、請求項８に記載のデジタルＸ線センサ。
【請求項１５】
前記半導体変換層（１０）は、前記収集層（２０）の前記収集ピクセル（２２）の前記パターンに対応するパターンで配置された複数の変換ピクセル（１１）を含み、各変換ピクセル（１１）はそれぞれの収集ピクセル（２２）に一義的に対応し、電気接続が各変換ピクセル（１１）と前記それぞれの収集ピクセル（２２）との間に提供される、請求項１に記載のデジタルＸ線センサ（１００）。
【請求項１６】
前記変換層（１０）は結晶性物質製である、請求項１に記載のデジタルＸ線センサ。
【請求項１７】
前記結晶性物質は、ピクセル構造体（１１）を有する前記収集層（１０）に対向する金属被覆層（１３）を有する、請求項１６に記載のデジタルＸ線センサ。
【請求項１８】
前記収集層（２０）の前記ピクセル（２２）に対向する前記変換層（１０）の前記ピクセル（１１）は、光リソグラフ技術により、特に薄い半導体の堆積およびパターン形成と、金属膜の絶縁とにより、得られる、請求項１６に記載のデジタルＸ線センサ。
【請求項１９】
前記変換層（１０）はバンプボンディング技術により、すなわち前記変換層（１０）と前記収集層（２０）との間に配置された導電性物質製の複数のバンプを通して、前記収集層（２０）とピクセル毎に接合（１１−２２）され、各バンプはそれぞれの収集ピクセル（２２）に配置された、請求項１に記載のデジタルＸ線センサ。
【請求項２０】
前記変換層（１０）は、蒸着および堆積技術により、特に前記収集層（２０）上における多結晶質半導体物質または非晶質半導体物質のスクリーン印刷技術により、前記収集層（２０）をコーティングすることにより得られる、請求項１に記載のデジタルＸ線センサ。
【請求項２１】
前記変換層（１０）は、テルル化カドミウム、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、ゲルマニウム、または前記物質の組み合わせ、からなる群から選択される物質を含む、請求項１に記載のデジタルＸ線センサ。
【請求項２２】
使用時に前記変換層（１０）を事前決定された最大動作温度よりも低い温度にし、前記温度に維持するよう構成された変換層冷却手段（４０）が提供され、特に前記冷却手段は前記変換層を摂氏２０度〜摂氏４０度の範囲にし、前記範囲に維持するよう構成され、
特に、前記冷却手段（４０）は、前記収集層（２０）に接触する低温表面（４１）と、熱除去手段（４３）に対して露出された高温表面（４２）と、を有するペルチェセル装置を含む、
請求項１に記載のデジタルＸ線センサ。
【請求項２３】
前記収集層（２０）は各収集ピクセルに対して伝導性パッド（２０１）、特にアルミニウムパッドを有し、特に前記パッド（２０１）は、各ピクセル（２２）の前記素子（２００）の前記導入段階を形成する、前記電荷増幅手段（２０３）に向かう境界面を形成する、請求項１に記載のデジタルＸ線センサ。
【請求項２４】
前記収集層（２０）内に電場を形成するための手段（４、５、１２、１３）を含み、前記手段は、
−  前記センサ（１００）の周囲に配置され、且つ、第１事前決定された電圧に達するよう構成された第１金属薄膜（１２）、および
−  前記収集層（２０）に接続された前記側部における前記変換層（１０）上に配置され、且つ、前記変換層（１０）の前記導入口パッド（２０１）の電圧に達するよう構成された第２薄膜（１３）、
を含む、請求項２３に記載のデジタルＸ線センサ。
【請求項２５】
第２薄膜（１３）は、特に前記変換層（２０）の同一表面上に配置されたさらなる金属膜とともに、ショットキー型接合部を提供するよう構成された、請求項２４に記載のデジタルＸ線センサ。
【請求項２６】
−  Ｘ線光子（２）を半導体変換層（１０）に照射し、前記変換層（１０）により前記Ｘ線光子（２）を電荷（１６）に変換することと、
−  前記変換層（１０）と一体化された半導体収集層（２０）であって、事前決定されたパターンで配置された複数の収集ピクセル（２２）により形成される半導体収集層（２０）を事前配置することと、
−  前記収集層（２０）の各収集ピクセル（２２）により前記変換層（１０）から前記電荷（１６）の電子を受け取ることと、
−  各収集ピクセル（２２）において前記電荷を増幅（２０３）し、前記電荷（１６）に比例するピーク値（２１）を有する電圧信号（１７）を生成することと、
−  複数のＮ個の窓弁別器（２４ｉ）により各収集ピクセル（２２）における前記ピーク値を弁別することであって、各弁別器（２４ｉ）は複数のＣＭＯＳトランジスタを含み、各弁別器は下方閾値（Ｌｉ）および上方閾値（Ｕｉ）を含む２つの電荷閾値（Ｌｉ、Ｕｉ）を有しており、各弁別器（２４ｉ）は、
−  前記ピーク値（２１）と、前記２つの電荷閾値（Ｌｉ、Ｕｉ）と、を比較することと、
−    前記ピーク値（２１）が前記下方閾値（Ｌｉ）よりも高く、且つ
−    前記ピーク値（２１）が前記上方閾値（Ｕｉ）よりも低い、場合に、
−  ０−レベルと１−レベルとの間の即時遷移を実行することと、
を実行し、
各弁別器（２４ｉ）に対して、
−  前記上方閾値（Ｕｉ）が、前記各弁別器（２４ｉ）とは異なる前記弁別器（２４ｋ、ｋ≠ｉ）のうちの少なくとも１つの前記下方閾値（Ｌｋ）よりも低いか、あるいは前記上方閾値（Ｕｉ）が前記各弁別器（２４ｉ）とは異なる前記弁別器（２４ｋ、ｋ≠ｉ）のうちの少なくとも１つの前記下方閾値（Ｌｋ）に等しいことと、
−  前記下方閾値（Ｌｉ）が、前記各弁別器（２４ｉ）とは異なる前記弁別器（２４ｋ、ｋ≠ｉ）のうちの少なくとも１つの前記上方閾値（Ｕｋ）よりも高いか、あるいは前記下方閾値（Ｌｉ）が前記各弁別器（２４ｉ）とは異なる前記弁別器（２４ｋ、ｋ≠ｉ）のうちの少なくとも１つの前記上方閾値（Ｕｋ）に等しいことと、
の間で選択される少なくとも１つの状況が生じることと、
−  各収集ピクセル（２２）において、複数のＮ個の計数器（２６ｉ）により各弁別器において分別された前記ピーク値を計数することであって、前記計数器（２６ｉ）のうちのそれぞれは前記弁別器（２４ｉ）のそれぞれの弁別器に連結され、
各カウンタ（２６ｉ）において前記計数することは、
−    前記ピーク値（２１）が前記それぞれの弁別器（２４ｉ）の前記下方閾値（Ｌｉ）よりも高く、且つ
−    前記ピーク値（２１）が前記それぞれの弁別器（２４ｉ）の前記上方閾値（Ｕｉ）よりも低い、場合、
１単位だけ自身の計数の値を増加させることにより実行され、
その一方、前記各計数器（２６ｉ）とは異なる前記計数器（２６ｋ、ｋ≠ｉ）は、自身の計数値を不変に保つことと、
−  前記データを取得素子（５０）に転送するために、前記収集ピクセル（２２）により収集されたデータを、データ出力手段（２１３）により、取得することと、
を含む、Ｘ線センサ（１００）による放射線撮像方法であって、前記方法は、
−  事前決定された数値のビットの組み合わせを受け取ることと、前記ビットの組み合わせに対応する電流値を生成することと、を行うよう構成されたデジタル・アナログ変換器（ＤＡＣ）（２８ｉ）を、各収集ピクセル（２２）の少なくとも１つの弁別器（２４ｉ）に対して事前配置することと、
−  前記少なくとも１つの弁別器（２４ｉ）の前記ビットの組み合わせに応答して供給される補正電流（２０６）を前記収集ピクセル（２２）のうちのそれぞれの前記増幅手段（２０３）に供給することと、
を含むことを特徴とし、
前記または各デジタル・アナログ変換器（２８ｉ）の前記ビットの組み合わせのうちのどのビットの組み合わせが前記補正電流を供給するために使用されるべきかを確立するために各収集ピクセル内で実行される較正ステップであって、前記収集ピクセル（２２）のうちのそれぞれに存在する論理手段（３４)により各ピクセルにおいて事前に実行される較正ステップも含むことを特徴とし、
前記較正ステップは、前記収集ピクセル（２２）全部に対して同時に各収集ピクセル内で実行され、
前記較正ステップは、
−  前記ビットの組み合わせを生成すること、
−  前記デジタル・アナログ変換器（２８ｉ）が対応するトライアル電流値を生成するよう、前記ビットの組み合わせを前記デジタル・アナログ変換器（２８ｉ）に転送すること、
−  前記トライアル電流を前記供給手段（２０６）を通して前記増幅手段（２０３）に供給すること、
−  前記計数器（２８ｉ）の計数値を受け取ること、
−  前記計数値が前記トライアル電流のために増加した場合、上記のステップを反復すること、および、
−  前記計数値が前記トライアル電流により増加しない場合、前記トライアル電流値を前記補正電流値として定めること、
を含む、オフセット補正電流値を計算する反復手順（８０）を含む、放射線撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、「光子計数」機能が提供された、診断および分析目的のためのデジタルＸ線センサに関する。
【背景技術】
【０００２】
アモルファス皮膜（通常、アモルファスセレンまたはヨウ化セシウムから作られる）の形態の変換層と、ＴＦＴピクセル構造（薄膜トランジスタ）を有する集積パネル（すなわち収集層）と、を含むデジタルＸ線センサが存在する。変換層の機能は、照射対象である試料を横断するＸ線ビームの光子を電荷に変換することである。係る変換は直接的（アモルファスセレンの場合）に、または間接的（ヨウ化セシウムの場合）に、それぞれ行われ得る。Ｘ線被曝の間の変換により得られた電荷全体は、集積パネルのピクセル内に蓄積する。
【０００３】
被曝が完了すると、各ピクセル内に蓄積された電荷量が読み出される。さらに詳細には、集積パネルの境界に配置されたアナログ／デジタル変換器を含む画像取得素子が提供される。当該アナログ／デジタル変換器は、各ピクセルに蓄積された電荷全体を電圧へと、すなわち集積パネルの各ピクセルにおいて試料を横断した放射全体に比例する数値へと、変化させる。これらの数値が放射線画像に変換され得る。この放射線画像では、コントラストは各ピクセルに蓄積された放射全体に依存する。
【０００４】
いわゆる「光子計数」技術が周知であり、この「光子計数」技術では、光子が１つずつ計数され、複数のチャネルに格付けられ、それにより「フィルム品質」解像度（すなわち高解像度Ｘ線撮影プレートにより可能となる解像度に匹敵する解像度）が得られる。特に、光子計数手順を実行するためのＡＳＩＣが提供されたＭｅｄｉＰｉｘとして知られるハイブリッド検出器が存在する。これらのハイブリッド検出器は事象計数器に連結された弁別器を含み、この事象計数器は、画像取得素子が事象（すなわち事前決定されたエネルギー窓に入射する光子の取得）のみを計数するよう、使用される。このようにして分光機能を有するＸ線撮像技術が得られる。Ｍｅｄｉｐｉｘ−３として知られるより新しいデバイスはリアルタイム電荷共有補正により、より優秀なエネルギー分解度を有する。Ｍｅｄｉｐｉｘ３は異なる動作モードで使用され得る複数のピクセル計数器も含む。これにより連続的な検出が可能となり、最大８個のエネルギー閾値が得られ得る。
【０００５】
Ｍｅｄｉｐｉｘデバイスでは、他のデバイスにおける場合と同様に、収集層は低電力（すなわち約２〜３ワット）消費技術であり低コスト技術であるＣＭＯＳ技術により実装される。係る理由のために、特に、放射線装置に要求される大量のピクセル（例えば約１０６個）からなるＡＳＩＣを提供するために、ＣＭＯＳ技術が好適である。
【０００６】
一方、周知のようにＣＭＯＳベースの装置は本質的に非較正装置である。換言すると、この種の弁別器／計数器から構成されるユニットは均一な計数応答を提供することができない。事実、各ＣＭＯＳ計数チェーンはそれ自体のオフセット値を有し、係るオフセット値は、さらに詳細には、温度などの環境状態および他の動作状態に依存し得る。弁別器に関連付けられた閾値に近いオフセット値を有する弁別器に連結された計数器は、同一基準値の閾値からさらに離れたオフセットを有する弁別器に連結された計数器よりも、より多数の事象を計数する。この理由のために、ＣＭＯＳ技術により実装される本発明に好適なＡＳＩＣは、同一ピクセル内でピクセル毎に不均一な応答をもたらし得る。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
先行技術の顕著な欠点は様々なノイズ源が存在することである。Ｘ線ビームの強度に対して不可避的に関連する量子ノイズに加えて、特定レベルの追加的ノイズが常に存在し、係る追加的ノイズは、センサにおよび検出素子に、特に電荷を増幅するための手段に、依存する。全体的に、量子ノイズおよび追加的ノイズは、電荷が事前決定された閾値よりも低い場合、変換層により供給される電荷を収集ピクセルが検出することを妨げる。したがって、各ピクセルが最小電荷量に達したとしても各ピクセルが動作可能となるよう、各ピクセルが可能な限りの電荷を含むこと、および／または、ノイズが実質的に量子レベルまで低減されるべきであること、の必要性が感じられる。
【０００８】
上記に鑑みて、ピクセルにより形成されるデジタルセンサは、センサ自体に、または読み出し素子（ＡＳＩＣ）の基礎となる技術に、起因する何らかの欠点を制限または回避するために、補正または較正を実行する必要がある。補正されるべき主要な効果は、
−  センサにより生成される「暗電流」（すなわち他の照射も強力な収集電場もまったく存在しない場合に検出され得る固有の電流）の発生と（暗電流は、量子ノイズに加えて、追加的ノイズの最も重要な成分のうちの１つである）、
−  ピクセル素子の導入段階（すなわち前増幅段階）の、およびゲイン段階の、出口における直流レベルのオフセットと、
−  弁別器／計数器ユニットの導入口における直流レベルのオフセットと、
である。
【０００９】
Ｓｉｎｄｒｅ  Ｍｉｋｋｅｌｓｅｎら１は、光子計数機能が提供された、Ｘ線有感変換層および６４ピクセルＡＳＩＣ収集器を含む放射線センサについて説明している。ＡＳＩＣの各ピクセルは、通常は放射線センサの電極に接続された単一の導入端子を有する。較正機能を開示する１つの事例では、各ピクセルは、ＡＳＩＣ外部のソフトウェアにより制御されるスイッチを通して共通の較正ノードに接続され、ユーザが各ピクセルの導入端子をセンサピクセルのパッドから較正ノードへと切り替えることを可能にする較正ネットワーク（すなわち調節手段）が提供される。したがってこのセンサは、ソフトウェアの制御下で逐次的な較正（すなわちピクセル毎の較正）を実行するよう構成される。係る較正技術は、大量のピクセルを有するマトリクスの場合には実際的に使用することが不可能である。なぜならピクセル毎の較正に必要とされる較正時間が、例えば事前決定された時間内で大量の放射線セッションを実行しなければならない放射線センサの要件と比較すると、過剰に長くなるためである。
【００１０】
Ｄｉｎａｐｏｌｉら２、およびＲａｄｉｃｃｉら３は手動式較正回路が提供された同様の放射線センサについて説明している。当該回路は、事前決定されたピクセルの増幅器の導入口に既知量の電荷が供給されるテストモードで動作するよう構成される。選択されたピクセルの増幅器の応答は、オシロスコープなどのディスプレイ装置により表示される。特にチップの正確な較正は、収集チップがバンプボンディング技術により感光子層に接続されると、単色Ｘ線源を用いて実行される。この場合でも、較正はピクセル毎に実行される。さらに較正は、操作員により手動により実行されなければならず、したがって当該技術は大量ピクセルを含むマトリクスに対して容易に使用することは不可能である。
【００１１】
Ｐｅｒｅｎｚｏｎｉら４は、完全にアナログ式の自己較正手順が提供された、ピクセルにより形成される放射線センサのための光子計数機能を実行するよう構成された読み出し回路について説明している。アナログ式自己較正は、通常動作の場合と同一条件で、各光子捕捉事象の前に反復されなければならない。したがって較正手順の間に生じるノイズは、試料からデータを受ける間に生じるノイズと同一のレベルを有し、そのため較正手順のノイズが通常動作のノイズに加えられる。
【００１２】
上述のＭｅｄｉｐｉｘなどの装置は、さらなる欠点を有する。特に係る装置では１４×１４ｍｍより大きい表面を作製することは不可能であり、それにより、提供され得るピクセルは最大で２５６×２５６ピクセルとなる。さらにピクセルは正方形グリッド状に配置される。係る配置は、放射線野をサンプリングすることに対して必ずしも最も好適ではない。なぜなら係る配列は、１対の直交軸の方向以外では、サンプリング不良をもたらすためである。最後に、Ｍｅｄｉｐｉｘはシリコン変換器に連結されると好適であると考えられる。係るシリコン変換器では、光子エネルギーが１５ｋｅＶより高い場合には、光子−電荷変換は非常に低い効率で実行される。これらの欠点により、医療放射線センサを作るためにＭｅｄｉｐｉｘなどの装置を使用することは不可能である。簡潔に述べると、その目的のために、十分に大きい連続的活性表面と、十分に高いＸ線エネルギーに対する感度と、を有するセンサを提供することは不可能である。
【００１３】
先行技術の他の重要な欠点は、変換層の変換効率が低いことである。０．５ｍｍよりも小さい肉厚を有するセレン変換器が周知である。これらの変換器は、セレンの原子番号が比較的小さいため、約３０〜４０ｋｅＶの最大エネルギーまでのＸ線ビームに対して感度を有する。さらにヨウ化セシウム変換器は、好適な肉厚で製造されたとしても、間接的なＸ線ビーム−電荷変換プロセスに起因する解像度低下が生じてしまう。したがって、高い効率および低ノイズ変換層を有しそれにより「フィルム品質」の解像度が獲得され得る、デジタルＸ線センサを提供することが望まれる。
【００１４】
さらに、ＷＯ９６／３３４２４の場合におけるように放射線医学における使用を可能にするいわゆる集積技術が表面上で利用可能である。しかし係る集積技術は、光子が変換層に到達したときに光子が所有するエネルギーにしたがって同一フラッシュの間に変換される光子を格付けすることに対しては好適ではない。この特徴は、光子の「カラー」としても知られ、いくつかの診断および分析手順において非常に関連性があり得る。しかし既知の集積技術においては、「カラー」は、対象となるエネルギーレベルの個数と同じ回数だけフラッシュを実行し、それによりＸ線ビームのエネルギーを変化させること、により得られ得る。長時間が必要であること、および大量のリソースが必要とされること、に加え、この技術においては、被術者が有害な放射線の強力な線量を被曝してしまう。
【課題を解決するための手段】
【００１５】
したがって本発明の特徴は、検出層（すなわち変換層）と、ＣＭＯＳ・ＡＳＩＣの形態のピクセルにより形成される収集層と、を含む、デジタルＸ線センサを提供することである。なお当該センサには、「光子計数」機能が提供され、特に「フィルム品質」の解像度を有する放射線用途に対して好適であり、それにより、画像品質と、被術者により吸収される放射線量と、の間で最良の構成が得られる。
【００１６】
本発明の特定的な特徴は、放射線センサに要求される数平方センチメートルの連続的活性表面を形成するために、収集層が、先行技術に係るＣＭＯＳ装置よりも多くのピクセル（特に１０６個のピクセル）を含む、係るデジタルセンサを提供することである。
【００１７】
本発明の特徴は、ＣＭＯＳ技術を使用する効果を考慮に入れるための補正（すなわち較正）手順を実行し、それにより長く且つ高価な手動および／または計算の手順を回避する、係るセンサを提供することでもある。
【００１８】
本発明の特定的な特徴は、特に追加的ノイズが実質的に発生せず且つ比較的低いＸ線量を最も効果的に使用することを可能にするデジタルＸ線センサを提供するために、先行技術に係るセンサよりも低い全体的残存ノイズを有する、係る放射線センサを提供することである。
【００１９】
本発明の他の特徴は、例えば骨密度測定およびマンモグラフィー用途において、生成された画像の情報を顕著に増加させるために、係るセンサを提供することである。
【００２０】
本発明の特徴は、画像のシャープネスを改善するために非常に高い空間解像度を提供することが可能な係るセンサを提供することでもある。
【００２１】
本発明の特徴は、先行技術に係るセンサよりも優れたコントラスト解像度（すなわち、軽微に異なるグレートーンをより鮮明に区別すること）を同一放射線量により可能にするデジタルＸ線センサを提供すること、または、先行技術に係るセンサと比較してより弱いＸ線量により同一のコントラスト解像度を可能にするセンサを提供すること、でもある。
【００２２】
本発明のさらなる特徴は、高フレームレート（すなわち、１００フレーム／秒よりもさらに高いフレームレート）を可能にし、したがって、約１秒間で「スロットスキャン」用途のために複数の画像を検出することが可能な、デジタルＸ線センサを提供することでもある。
【００２３】
本発明の特定的な特徴は、先行技術に係るセンサよりも広いエネルギー窓で光子を測定することを可能にする読み出し素子および変換層を含む放射線センサを提供することである。
【００２４】
本発明の別の特定的な特徴は、吸収された光子あたり先行技術の場合よりも多量の電子を変換層が収集することが可能である、放射線センサを提供することである。
【００２５】
これらの目的および他の目的は、
−Ｘ線光子を受け取り、Ｘ線光子を電荷へと変換するよう構成された半導体変換層、
−変換層と一体化された半導体収集層であって、事前決定されたバターン状に配置された複数の収集ピクセルにより形成され、収集層の各収集ピクセルは変換層から電子を受け取るよう構成された、収集層、および、
−収集ピクセルにより収集されたデータを取得素子に転送するためのデータ出力手段、
を含み、
−各収集ピクセルには、変換層により生成された電子を含む電荷を、導入電荷として受け取るよう構成された電荷増幅手段であって、導入口電荷に比例するピーク値を有する電圧信号を生成するよう構成された電荷増幅手段が含まれ、
−各収集ピクセルには、複数のＮ個の窓弁別器が含まれ、各弁別器は下方閾値（Ｌｉ）および上方閾値（Ｕｉ）を含む２つの電荷閾値（Ｌｉ、Ｕｉ）を有しており、各弁別器（２４ｉ）は、
−前記ピーク値と、２つの電荷閾値と、を比較することと、
−前記ピーク値が前記下方閾値よりも高く、且つ
−前記ピーク値が前記上方閾値よりも低い、場合に、０−レベルと１−レベルとの間の即時遷移を実行することと、
を行うよう構成され、
前記Ｎ個の弁別器のうちのそれぞれの弁別器に対して、
−上方閾値が、前記各弁別器とは異なる前記弁別器のうちの少なくとも１つの下方閾値よりも低低いか、あるいは上方閾値が、前記各弁別器とは異なる弁別器のうちの少なくとも１つの下方閾値に等しいことと、
−下方閾値が、前記各弁別器とは異なる弁別器のうちの少なくとも１つの上方閾値よりも高いか、あるいは下方閾値が前記各弁別器とは異なる弁別器のうちの少なくとも１つの上方閾値に等しいことと、
間で選択される少なくとも１つの状況が生じ、
複数のＮ個の計数器が各収集ピクセルに含まれ、前記計数器のうちのそれぞれはそれぞれの弁別器に連結され、
各計数器は、
−ピーク値がそれぞれの弁別器の下方閾値よりも高く、且つ、
−ピーク値がそれぞれの弁別器の上方閾値よりも低い、場合、
１単位だけ自身の計数の値を増加させるよう構成され、
一方で、前記各計数器とは異なる計数器は、自身の計数器を不変に保つよう構成され、
データ出力手段は、各電荷閾値に対してＮ個のエネルギー窓に格納された計数に対応するＮ個の「カラー」における入射する放射の測定データを各収集ピクセルから受け取るよう構成される、
デジタルＸ線センサにより達成される。
【００２６】
データ出力手段は、各電荷閾値に対してＮ個のエネルギー窓に格納された計数に対応するＮ個の「カラー」における入射する放射の測定データを各収集ピクセルから受け取るよう構成される。
【００２７】
較正手段が、特に各弁別器／計数器ユニットにおいて、各収集ピクセルを較正するために提供される。なお前記較正手段は、前記収集ピクセルのうちのそれぞれにおいて、
−事前決定された数値のビットの組み合わせを受け取ることと、当該ビットの組み合わせに対応する電流値を生成することと、を行うよう構成された、収集層の各ピクセルの少なくとも１つの弁別器に対するＤＡＣ（すなわちデジタル・アナログ変換器）と、
−各収集ピクセルの増幅手段に電流を供給するよう構成された電流供給手段と、
−オフセット補正電流値を計算する手順を実行するよう構成された、各収集ピクセルに存在する論理手段と、
を含む。
【００２８】
前記論理手段は、
−ビットの組み合わせを生成するステップと、
−デジタル・アナログ変換器が対応するトライアル電流値を生成するよう、ビットの組み合わせをデジタル・アナログ変換器に転送するステップと、
−供給手段を通してトライアル電流を増幅手段に供給するステップと、
−計数器の計数値を受け取るステップと、
−計数値がトライアル電流のために増加する場合、上記のステップを反復するステップと、
−計数値がトライアル電流により増加しない場合、トライアル電流値を補正電流値として定義するステップと、
を含む、オフセット補正電流値を計算するための反復手順を実行するよう構成される。
【００２９】
有利に、電荷増幅手段、窓弁別器、計数器、デジタル・アナログ変換器はＣＭＯＳトランジスタを含む。
【００３０】
有利に、各収集ピクセルはオフセット補正電流値のためのメモリユニットを含み、論理手段も補正電流値をメモリユニットに格納するよう構成される。
【００３１】
有利に、センサは、反復手順が各計数器に対して同時に実行され、前記センサの動作ステップが実行される間、前記補正電流が各収集ピクセルに供給されるよう、収集ピクセル全部の較正手段を同時に作動させるための手段を含む。
【００３２】
デジタル自己較正技術は、本発明によれば、センサ全体を較正状態で動作させるために（すなわちピクセル全部から均一な応答が得られるよう）、各ピクセルに安定的に注入されなければならないそれぞれのオフセット補正電流を、各ピクセルのメモリユニットに格納することを可能にする。補正電流は後続の長期間使用に対して利用可能であり続ける。
【００３３】
例えば、自己較正は任意の時点において１度、好適にはセンサが起動されたときに、各放射線セッションの開始時において、または各フラッシュの前に、実行され得る。この理由のために、自己較正は、先行技術に係るアナログ較正技術に対して遥かに低い利得または通過帯域で、したがって軽微なノイズで、実行され得る。さらに全般に、自己較正ステップは、環境状態および動作状態が顕著に変化する場合にのみ、反復され得る。
【００３４】
上述のように、例えば放射線目的に対して好適である多数のピクセルを含むマトリクス上で従来実行された較正手順は、センサの各ピクセルの各弁別器／計数器ユニットをピクセル毎に較正するためには許容不能なほどの長時間を要するであろう。この理由により、先行技術に係るモジュールのサイズよりも大きいサイズを有し、且つそれぞれが大きさのオーダーで１０５個のピクセルを含み、それ故、それぞれが１０５〜１０６個の較正されるべき計数器を含む、モジュールからなるセンサを使用することが可能となる。自己較正手順は数ミリ秒の時間でピクセル全部の弁別器全部の応答を均一化する。
【００３５】
これらの効果のチェーン全体のための補償／補正手段は、各ピクセルに存在し、ピクセル素子の電荷増幅手段の上流側にある変換層のそれぞれの金属パッドに接続されたピクセルの導入口（通常は、パッドまたは金属パット）に補償直流電流を供給するよう構成される。補償手順の間に供給されるトライアル直流電流の値はＤＡＣにより数値的に制御される。
【００３６】
さらに、トライアル直流電流の最終値（各ピクセルに固有である）は、「暗電流」を低減することを、したがってセンサおよび検出素子のノイズ全体を低減することを、可能にする。このことは、センサの感度を高め、放射線量の低下を可能にするが、このことは放射線撮像において重要な利点である。
【００３７】
補償の解像度（すなわちピクセルの応答均一性）はＤＡＣのビット数によってのみ事前決定される。最終電流値は逐次近似アルゴリズムを実行することにより得られ得る。このアルゴリズムは、較正アルゴリズムを実行する論理手段および計算手段がピクセルの外部のユニットに存在するか、またはＡＳＩＣの外部のユニットにさえも存在し得る先行技術に係るセンサとは異なり、各ピクセル内に存在する。換言すると、このアルゴリズムは、各ピクセル内でコード化され、したがって他のピクセルからは独立して各ピクセルにおいて同時に実行することが可能である。直接的最終電流の値は数値的にコード化され、各ピクセル内に格納される。当該値は、統計目的のために、または要求される補正範囲を調節／最適化するために、外部から読み出され得る。
【００３８】
有利に、前記トライアル電流は、前記反復手順の前記ステップの各反復において、各弁別器／計数器ユニットにおいて計数事象を生じさせるよう適応された初期トライアル電流値から始まって、この弁別器／計数器ユニットにおいて計数事象を生じさせない最終トライアル電流値が到達されるまで、減少する値を有する。換言すると、較正手段の論理手段は、
−各弁別器／計数器ユニットにおいて計数事象を生じさせるよう適応された初期トライアル電流値から始まる、減少する強度の電流を各ピクセル（すなわち各ピクセルの電荷増幅手段）に供給することと、
−ピクセルに供給される各強度電流値に対して、収集ピクセルの各弁別器／計数器ユニットが計数するステップを実行しているかどうかをチェックすることと、
−各収集ピクセルに対して、計数事象を生じさせない最大供給電流強度を特定し、センサの後続動作において各弁別器／計数器ユニットに供給されるべきオフセット補正電流値として、計数事象を生じさせない当該最大供給電流強度を、ピクセルのメモリユニットに格納することと、
を行うよう構成される。
【００３９】
好適には、較正手段の論理手段により実行される較正手順はいわゆる「高／低」手順であり、当該手順では、
−初期トライアル電流値は、ＤＡＣにより得られ得る最大電流値（すなわちその最大値に設定されたＤＡＣにより得られ得る電流値）に等しく、なおこの最大値は、弁別器／計数器ユニットの接地基準に対応する最小値に閾値が設定されると、各弁別器／計数器ユニットにおいて計数事象を生じさせるよう適応され、
−較正手段の論理手段は、後続トライアル電流を各ピクセルに供給するよう構成され、前記後続トライアル電流は、
−先行トライアル電流が各弁別器／計数器ユニットにおいて計数事象を生じさせる場合には、先行トライアル電流よりも低い強度と、
−先行トライアル電流が各弁別器／計数器ユニットにおいて計数事象を生じさない場合には、先行トライアル電流によりも高い強度と、
を有し、
−較正手段の論理手段は、弁別器／計数器ユニットにおいて計数事象を生じさせないトライアル電流値、特に第１供給トライアル電流値を、後続動作において各弁別器／計数器ユニットに供給されるべき補正電流として格納するよう構成される。
【００４０】
換言すると自己較正手段は、補正電流が特定されるまで強度が漸減する電流を、各弁別器／計数器ユニットに、弁別器／計数器ユニットによる計数事象を生じさせない最大トライアル電流として、供給するよう構成される。このようにして、弁別器／計数器ユニットのオフセットは閾値よりもさらに低い最大値へとシフトされる。
【００４１】
高／低技術は、較正ステップを実行するために要求されるトライアル電流値の個数を減少させる。
【００４２】
特に自己較正手段は５−ビットＤＡＣを含み、したがってこの最大事前決定値は３２である。この場合、自己較正時間は数ミリ秒であると推定され得る。
【００４３】
本発明に係るセンサを使用することにより、ＡＳＩＣのピクセルの計数器の弁別閾値を顕著に低下させることと、弁別閾値を、導入口増幅器により生成されるノイズを弁別するために要求される最小閾値に可能な限り近い値にすることと、が可能となる。例えば、テルル化カドミウム変換層を用いると、この閾値は約２００個の電子となり得、これは１ｋｅＶに対応し、一方、シリコン変換層を用いると、この閾値は約０．８ｋｅＶとなり得る。
【００４４】
ＡＳＩＣの「光子計数」機能は必要であるが、それらのエネルギーレベルにしたがって光子を格付けするには不十分である。格付けは、エネルギー測定機能をＡＳＩＣの構造体に導入することにより可能となる。この機能により、各ピクセルにおいてＡＳＩＣの素子は、何個の光子が受け取られたかを、および受け取られた光子のうちの何個が、異なる範囲（すなわち異なるエネルギー窓）に属するエネルギーレベルを有するかを、計数することが可能となる。
【００４５】
本発明に係るセンサを用いると、上述のように、被術者に同一のＸ線を被曝（すなわち１つの放射線量のみに被曝）させることにより、それぞれの画像が単一の光子エネルギー窓に関連する、複数の画像が得られ得る。この複数の画像は、観察対象の試料または被術者を、異なるエネルギーレベルの光子に対して試料または被術者が有する吸収力にしたがって、分類することを可能にする。
【００４６】
例えばエネルギー窓は、５〜１５ｋｅＶ、１５〜２５ｋｅＶ、２５〜４０ｋｅＶ、４０〜６０ｋｅＶなどの範囲に設定された光子エネルギー値を定め得る。
【００４７】
例えば計数器は、通常の１５−ビット・シリコンレジスタ（２１５−１個の光子を計数するよう構成される）を含み得る。先行技術に係るセンサを用いる場合は、画像が関連付けられるべきエネルギーレベルと同じ数値の回数のフラッシュに被術者を被曝させることが必要となるであろう。したがって同一の放射線情報を得るにあたり、先行技術に係るセンサに対して本発明に係るセンサは、被術者が有害な放射に被曝されることを低減させる。
【００４８】
例えばセンサまたは基本ブロックの表面は、２〜４ｃｍ（特に２．５×３．０ｃｍ）の範囲のサイズを有し得る。この場合、センサは４７６×５１２＝２４３７１２個の収集ピクセルを含み得、当該収集ピクセル上には約百万個のマルチチャネルが配置され得る。係る基本ブロックサイズを用いることにより、一般的な２４×２．５ｃｍのスロットは８個の基本ブロックによりカバーされ得る。
【００４９】
好適には収集ピクセルは六角平面形状を有し、ハニカム状パターンで配置される。ハニカム状パターンとは、第１六角形が、第１六角形に等しい６個のさらなる六角形に隣接して配置され、６個のさらなる六角形のうちのそれぞれが、第１六角形のそれぞれの側部に平行な側部を有する構造を指す。例えば正方形パターンに対して、ハニカム状構造においては単位面積あたりのピクセル数が増加する。ハニカム状パターンは全方向において実質的に同一の空間解像度も可能にする。対照的に正方形パターンでは、正方形の対角線の方向に沿った解像度は、正方形の側部の方向に沿った解像度よりも約４０％低いものとなる。
【００５０】
本発明の１つの態様では、半導体変換層は、収集層の収集ピクセルのパターンに対応するパターンで配置された複数の変換ピクセルを含む。なおここでは、各変換ピクセルは、それぞれの収集ピクセルに一義的に対応し、各変換器ピクセルと、それぞれの収集ピクセルと、の間に電気接続が提供される。
【００５１】
代表的な実施形態では、変換層は結晶質物質から作られる。
【００５２】
特に、結晶質層は、ピクセル構造体を有する収集層に対面する金属被覆層を有する。このことは各光子の変換により生成される電荷を最大化することを可能する。換言すると、変換層を横断し得る電子の個数が増加し、それによりＡＳＩＣのピクセルのノイズ閾値が容易に超過されることが可能となる。
【００５３】
特に変換層のピクセル（収集層のピクセルに対面する）は光リソグラフ技術により得られる。この光リソグラフ技術は、収集層ピクセルを作るために使用される技術と同様に、金属、半導体を堆積およびパターン形成するステップと、薄膜を絶縁するステップと、を含み得る。
【００５４】
本発明の代表的な実施形態では、変換層は、バンプボンディング技術により（すなわち変換層と収集層との間に配置された導電性物質製の複数のバンプを通して）、ピクセル毎に収集層と接合される。なお各バンプはそれぞれの収集ピクセルに配置される。例えば、導電性物質はインジウム・ビスマス合金である。バンプボンディング技術は、変換層の各ピクセルが収集層の対応するピクセルに電気的に接続されるよう収集層と変換層とを比較的容易に接続することを可能にする。
【００５５】
さらに詳細には、小さい球体（すなわちバンプ）は、それぞれの量の導電性物質を収集層のＡＳＩＣの頂部金属層上に堆積することにより、得られ得る。
【００５６】
代替的に、または加えて、バンプは、ＡＳＩＣの後処理において、当該量の導電性物質を成長させるステップにより、または光リソグラフ技術により、ＡＳＩＣの各ピクセルにおいて得られ得る。
【００５７】
バンプを含む収集層とピクセル構造体を有する変換層との間の接続（すなわち接着）は当該技術分野で周知のように、変換層および収集層を相互に重ね合わせて心合わせすることと、バンプを溶解させて接続を形成するために圧迫または加熱する後続のステップと、により実行され得る。
【００５８】
代替的に半導体変換層は、多結晶質または非晶質の半導体物質を収集層上に蒸着および／または堆積する技術により得られる被覆変換層である。これらの手順は、ＡＳＩＣ（すなわち収集層のピクセル）と同一のパターンにしたがってピクセルが配置された検出層を容易に形成することを可能にする。高性能ＡＳＩＣは、非晶質皮膜変換層の場合におけるように比較的低い電荷効率の変換層が用いられる場合、有利であり、それにより低コスト変換層の作製が可能となる。
【００５９】
特に非晶質物質は、テルル化カドミウム、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、ゲルマニウム、またはこれらの物質の組み合わせなどの半導体物質を含み得る。
【００６０】
特に非晶質皮膜変換層はスクリーン印刷技術により得られ得る。
【００６１】
被覆変換層は比較的低コストのセンサを製造することを可能にする。
【００６２】
収集層のピクセルは３００μｍ〜２５μｍの範囲に、具体的には１５０μｍ〜２５μｍの範囲に、さらに具体的には７５μｍ〜２５μｍの範囲に、設定されたサイズを有し得る。ピクセルのサイズは、所与の用途に対して、要求される素子を収容するために、小さいピクセルを要求する解像度と、一般に大きいピクセルを要求するカラーの個数と、の間で構成を得るように選択される。例えばＡＳＩＣが一般的な０．１８−μｍＣＭＯＳ技術により作られる場合、
−通常、一般的な放射線用途で使用される、８個のエネルギー窓に対する弁別器および計数器が提供された２００−μｍ収集ピクセル、
−大部分の放射線用途に対して十分に満足できる、６個のエネルギー窓に対する弁別器および計数器が提供された１００−μｍ収集ピクセル、
−２個のエネルギー窓に対する弁別器および計数器が提供された５０−μｍ収集ピクセル、
が考えられ得る。
【００６３】
例えばＡＳＩＣがより高度な０．０４５−μｍＣＭＯＳ技術により作られる場合、
−３２個のエネルギー窓に対する弁別器および計数器が提供された２００−μｍ収集ピクセル、
−１６個のエネルギー窓に対する弁別器および計数器が提供された１００−μｍ収集ピクセル、
−８個のエネルギー窓に対する弁別器および計数器が提供された５０−μｍ収集ピクセル、
が考えられ得る。
【００６４】
有利に、センサは、変換層を、使用時において、事前決定された最大動作温度よりも低い温度にし、且つ当該温度に保持するよう構成された、変換層冷却手段を含む。特に、冷却手段は、変換層を摂氏２０度〜４０度の範囲にし、当該範囲に保持するよう構成される。これらの温度値は、特にテルル化カドミウム変換層に対して、好適である。使用時、収集層のＡＳＩＣは、通常は摂氏５０度〜７０度の範囲に設定された温度で作動する。冷却手段が変換層に対して提供されない場合、当該温度は収集層の作動温度に達するであろう。しかし係る温度により、変換層の動作がノイズを生じさせ、その結果、変換層の閾値が高くなり、したがって、特に低エネルギー光子に対する、その感度が制限されてしまう。
【００６５】
事実、変換器基板が少量の電荷を供給する場合、変換器基板により供給される電荷の測定を不可能にするノイズ閾値が存在する。したがって、ピクセルが可能な限りの電荷を受け取らなければならず、さらに変換器が、低エネルギー光子も閾値を越えるにあたり十分な電荷を生成するよう、効果的でなければならない。いずれの場合においても、残余ノイズがゼロに低減することは不可能である。
【００６６】
冷却手段はペルチェセルを含み得る。冷却手段は、収集層と変換層とが接続されるのとは反対の収集層の表面に冷却手段の冷却表面が接する状態で、配置される。このようにしてペルチェセルは、セルの高温表面を冷却するために、従来の空気冷却手段または液体冷却手段に連結されることが可能である。
【００６７】
好適な実施形態では、収集層は各収集ピクセルに対して伝導性パッド（好適にはアルミニウムパッド）を有する。特にパッドは、各ピクセルの素子の導入段階の電荷増幅器に対する境界面を形成する。これは、多結晶変換層の蒸着／堆積技術により得られた変換層（ＣｄＴｅ製であり得る）の場合に、特に有利である。なぜなら、係る物質をパッドに堆積することは、変換層と収集層との間の容易な接触を可能にするからである。
【００６８】
有利に、センサは、収集層内に電場を形成するための手段を含む。前記手段は、可能ならば堆積によりセンサの周囲に配置され、且つ第１事前決定電圧となるよう構成された第１金属薄膜と、変換層の導入パッドと同一電圧（通常は数ボルト）となるよう、収集層に接続された変換層の表面上に可能ならば堆積により好適に配置された第２薄膜と、を含む。上方層上の電圧の符号は、下方層の金属表面上に負の電荷を収集することを望む場合には正であり、下方層の金属表面上に正の電荷を収集することを望む場合には、負である。
【００６９】
特に第２薄膜、または変換層のピクセル側上に堆積された様々な金属膜層の機能は、事前決定された符号の電流の通過は許可する一方で反対極性の電流の通過はブロックする、電気接合部を提供することである。負の電荷がピクセルに収集された場合、この接合部は、光子の変換により生成された電子の収集により作られた負の電流が通過することは許可するが、外部から変換層への負の電荷の通過はブロックする。これは、接合部を形成する金属から電荷を抽出することにより生成された正極性電流であり得る。これは、いわゆる「暗電流」を制限することを可能にする。
【００７０】
代表的な実施形態では、第２薄膜、および好適には変換層の同一表面上にさらに堆積された金属膜も、ショットキー型接合部を提供するよう構成される。
【００７１】
本発明の他の態様によれば、放射線撮像方法が請求項２６に記載のＸ線センサにより提供される。
【００７２】
本発明は、以下に添付する図面を参照して、例示を目的とするが限定的ではない本発明の代表的な実施形態に関する以下の説明により図示される。
【図面の簡単な説明】
【００７３】
【図１】本発明に係るセンサの動作を示し、センサ自体の構造を概略的に示す図である。
【図２】センサの代表的な実施形態を示す図である。
【図３】本発明に係るセンサにより画像取得を実行するためのピクセル内におけるＣＭＯＳ要素の分布を示す図である。
【図４】ピクセル全部に対して同時に実行される自己較正手順のブロック図である。
【図５】本発明に係るセンサが使用される放射線セッションで得られた同一試料を示す図である。
【図６】本発明に係るセンサが使用される放射線セッションで得られた同一試料を示す図である。
【図７】特に変換層上に冷却手段を有する、本発明の代表的な実施形態に係るセンサを示す図である。
【図８】収集ピクセルの素子のレイアウトの概略図である。
【図９】収集ピクセルの素子のレイアウトの概略図である。
【図１０】収集ピクセルの素子のレイアウトの概略図である。
【図１１】収集ピクセルの素子のレイアウトの概略図である。
【図１２】収集ピクセルの素子のレイアウトの概略図である。
【発明を実施するための形態】
【００７４】
図１を参照して、本発明の代表的な実施形態に係るデジタルＸ線センサ１００について説明する。デジタルＸ線センサ１００は、半導体変換層１０および半導体収集層２０を含む。
【００７５】
変換層１０は、従来のＸ線源１０１からＸ線光子２を受け取り、光子２を、電荷１６を形成する電子へと変換するよう、配置される。
【００７６】
収集層２０は、以後に示す技術のうちの１つにより、変換層１０と一体化され得る。
【００７７】
収集層２０は収集ピクセル２２のマトリクスにより形成され、収集ピクセル２２のうちのそれぞれは、一定量の電子を変換層１０から受け取り、収集ピクセル２２の金属パッド（図示せず）上に電荷を蓄積するよう構成される。
【００７８】
この代表的な実施形態では、収集ピクセル２２は規則的な六角形平面形状を有し、ハニカム状パターンを形成するよう配置される。このハニカム状パターンでは、各六角形２２は全般に６個の六角形２２の側方に位置し、これら６個の六角形２２のうちのそれぞれは、第１六角形２２のそれぞれの側部に平行な側部を有する。
【００７９】
収集層２０はＣＭＯＳ・ＡＳＩＣ（すなわち機能ブロックがＣＭＯＳトランジスタからなるＡＳＩＣ）の形態で作られる。
【００８０】
図２を参照すると、各収集ピクセル２２は、収集層１０の１部分から電荷１６を受け取るための接点（例えばパッド２０１）が装備された素子２００を含む。
【００８１】
電荷１６が、パッド２０１により収集され、電荷増幅器２０３により増幅され得るよう、パッド２０１は増幅器２０３に接続される。増幅器２０３は電圧信号１７を生成し、電圧信号１７は図２Ａに示すように、事前決定された上昇時間２９’および事前決定された下降時間２９”と、導入口電荷１６に比例する電圧ピーク値２１と、を有する。このようにして、各電圧ピーク値１７が１つの光子事象を表現し、ピーク値はこのＸ光子に関連付けられたエネルギー値に比例する。
【００８２】
キャパシタ手段２０７が、電荷１６を電流１７に変換するために、増幅器２０３と並列に配置される。抵抗要素２０８は、コンデンサ２０７が定期的に放電されることを可能にする。
【００８３】
素子２００はＮ個の窓弁別器２４ｉ（ただしｉ＝１…Ｎ）も含む。なお弁別器２４ｉのうちのそれぞれは、電圧ピーク値２１と、それぞれの下方閾値Ｌｉおよび上方閾値Ｕｉ（Ｌｉ＜Ｕｉ）とを比較するよう構成される。各弁別器２４ｉは遷移信号２７ｉも生成するよう構成される。なお遷移信号２７ｉは、条件Ｌｉ＜２１＜Ｕｉが満足されたとき、弁別器２４ｉ（通常は１５−ビット計数器）に連結された計数器２６ｉを１単位だけ増加させる。
【００８４】
特に本発明によれば、全部または一部が隣接する複数のエネルギー窓が形成されるよう、ｉの全部または一部の値に対して、弁別器２４ｉの上方閾値電圧値Ｕｉは弁別器２４ｉ＋１の下方閾値電圧値と一致する。
【００８５】
換言すると、各収集ピクセル２２に含まれるＣＭＯＳ回路は、変換層１０において光子２を変換した後に収集された電荷１６の値と、弁別器２４ｉの各閾値Ｌｉと、を比較するよう構成される。電荷１６が、閾値Ｌｉよりも高く且つ閾値Ｕｉよりも低いピーク値２１を有する信号１７を生成する場合、計数器２６ｉのみがその計数値を１単位だけ増加させ、その一方で、他の計数器２６ｉ（ｊ≠ｉ）はそれぞれの計数値を不変に保つ。
【００８６】
このようにして、放射線センサ１００は色彩光子計数手順を実行することが可能である（すなわち当該手順は、入射する放射２を、Ｎ個のエネルギー窓２６ｉ［Ｌｉ、Ｕｉ］（ｉは、１〜Ｎの範囲に設定された整数値）に格納された計数値に対応するＮ個の「カラー」にしたがって測定することを可能にする）。
【００８７】
収集ピクセル２２は３００μｍよりも短いサイズ（例えば５０、１００、および２００μｍからなる群から選択されるサイズ）を有し得る。代表的な特定の実施形態では、これらのピクセルは、２個、４個、８個（すなわち、それぞれＮ＝２、４、８）のエネルギー窓を実装するために好適であるいくつかの弁別器といくつかの計数器とを有する。特に、これらいくつかの窓は０．１８−μｍＣＭＯＳ技術により可能である。０．０４５−μｍ技術がＡＳＩＣに対して使用された場合、上記で示したサイズのピクセルは、８個、１６個、３２個（すなわち、それぞれＮ＝８，１６、３２）のエネルギー窓を作るために使用され得る。
【００８８】
各計数器２６ｉは共通のシャッター信号２１２により制御され、このシャッター信号２１２は、装置が作動する時間間隔を定める。この信号は、「スロット実行」型の取得に対する高フレームレート取得に対して要求されるマイクロ秒の精度を有する露光時間を保証する。
【００８９】
各収集ピクセル２２に対する、および各エネルギー窓２６ｉ［Ｌｉ、Ｕｉ］に対する計数値は、デジタル読出および制御バス２１３などのデータ出力手段を通して係る計数値を受け取る外部の取得素子５０（図１）により読み出される。従来の方法で実装され得る取得素子５０は、各エネルギー窓［Ｌｉ、Ｕｉ］に対する画像３ｉを形成するよう構成される。各画像３ｉは従来のディスプレイ手段７（図１）を通して観測者にアクセス可能となり得る。
【００９０】
取得素子５０は、同一のエネルギー窓２６ｉの計数値と、グレイレベル（またはより一般的には光線レベル）と、を関連付けるよう構成され得る。このようにして、ピクセル２２に関連する同一のエネルギー窓の計数値は画像３ｉに変換され得る。画像３ｉでは、グレイレベルまたは明暗光線レベルが、観測試料９を横断する光子２の放射２の、所与の窓エネルギー内のエネルギーを有する部分を示す。
【００９１】
取得素子５０またはディスプレイ手段７には、それぞれのエネルギー窓に属するデータが、各画像３ｉにおいて、異なるレベルの同一基礎カラーとして示されるよう、窓エネルギーと、それぞれの基礎カラーと、を関連付けるための手段が提供される。
【００９２】
取得素子５０またはディスプレイ手段７は、少なくとも１つまたは複数の新規画像（図示せず）を形成するために画像３ｉを重ね合わせるための手段を有する。ここでは、各エネルギー窓２６ｉに属するデータがそれぞれの基礎カラーにより識別され得、その一方、これらのエネルギー窓のみに属するデータが画像において異なるレベルの基礎カラーとして認識される。
【００９３】
さらに図２の代表的な実施形態では、各収集ピクセル２２の素子２００は、電荷供給手段（すなわち増幅器２０３に電荷を供給するための「電荷注入」手段２０５、２０６）を含む。電荷注入は、較正された量の電荷に対する素子２００の応答を確立するために使用され得る。さらに詳細には、以下に説明するように電荷供給手段は、収集層２０のピクセル２２が均一な応答を提供することが可能となるよう上述の「暗」またはオフセット電流効果を無効化するために、動作中に、各収集ピクセル２２に対して特定値を有する事前決定された補正または補償直流を供給するために使用される。電荷供給手段２０６は各ピクセルに対する補正電流を判定するためにも使用される。
【００９４】
事実、各収集ピクセル２２において、較正手段は弁別器２４ｉに供給される信号の基準電圧を較正するために提供される。
【００９５】
図２の代表的な実施形態では、収集層２０の各収集ピクセル２２の自己較正手段は、各単位弁別器／計数器ユニット２４ｉ／２６ｉに対するデジタル・アナログ変換器２８ｉ（ＤＡＣ）を含む。各デジタル・アナログ変換器２８ｉは、事前決定されたビット数の組み合わせを受け取ることと、前記ビットの組み合わせに対応する電流値を生成することと、行うよう構成される。通常、ＤＡＣ２８ｉは５−ビットＤＡＣであり、３２個の組み合わせを、したがって３２個の電流値を可能する。ＤＡＣ２８ｉは、例えば以下でより詳細に説明する手順にしたがって、信号２１の基準を接地値に可能な限り近づけるために好適な電流を提供するよう調節され得る。
【００９６】
本発明によれば、論理手段３４が各ピクセル２２内に配置され、前記手段はオフセット補正電流を計算する手順を実行するよう構成される。通常、この反復手順は、各弁別器／計数器ユニット２４ｉ／２６ｉに対する複数のトライアル電流値を生成し、次に計数２６ｉを増加させない電流値が特定されるまで、トライアル電流値を増幅手段２０３に供給することを含む。この電流がオフセット補正電流として定められる。論理手段３４は、電流トライアル値の生成を制御するために、ＤＡＣ２８ｉに機能的に接続される。
【００９７】
さらに本発明によれば、メモリユニット（すなわちレジスタ３５）も各ピクセル２２内に配置され、論理手段３４と機能的に接続される。ここで論理手段３４は、自己較正手順の間に定められ且つ後続の放射線取得のために利用可能であるオフセット補正電流値を記憶する。メモリユニット３５は、統計目的のため、または要求される補正範囲を調節／最適化する目的のために、補正電流値が外部から読み出され得るよう、データ出力手段２１３と有利に接続され得る。
【００９８】
特に論理手段３４は、自己較正手順８０（すなわち図４に示す全計数器２６ｉの高／低自動同時較正手順）を実行するよう構成され得る。
【００９９】
まとめると、自己較正手順８０は、異なる強度の電流を各計数器２６ｉに逐次的に供給することと、特定的な環境動作状態において各計数器の特定的なオフセット値を越えることが可能である値の次に供給される電流値が何であるかを推定することと、を含む。後続動作の間に当該電流を供給することにより、全ピクセルの計数器は実質的に均一な電荷計数応答を提供することが可能となるであろう。
【０１００】
さらに詳細には自己較正手順８０は、供給されるべき電流強度値の最大値を選択するステップ８１の後に実行される。ＤＡＣのビット数により形成され得る組み合わせの個数に等しい個数の値が可能であり、したがって、手順８０が実行されるときは、５−ビットＤＡＣにより３２個の異なる電流強度が各弁別器２４ｉに供給され得る。
【０１０１】
手順８０は、以前のテストまたは実験により示唆されるように全計数器２６ｉのオフセットを下方閾値を越える値に移動させるよう適応された初期電流値を選択するステップ８２の後にも実行される。この初期電流を供給することにより、全計数器２６ｉは計数値を１単位だけ増加させることにより応答するであろう。
【０１０２】
さらに、自己較正手段は、較正が各計数器２６ｉにおいて同時に実行されるよう、好適には全収集ピクセル２２の全計数器２６ｉに対して実質的に同時に自己較正手順を開始するステップ８３の制御手段を含む。
【０１０３】
自己較正手段２８ｉは、少なくとも１つのトライアル電流を各計数器２６ｉに供給するステップ８４を引き続き実行するよう構成される。トライアル電流は、ステップ８２において選択された初期値から開始する、より低いまたは減少する強度を有する。ステップ８１において事前定義された反復の最大個数（すなわち、手順８０にしたがって、各動作において弁別器／計数器のＣＭＯＳ２４ｉ／２６ｉに適用され得る異なる強度の電流の個数）が達成されたかどうかをチェックするステップ８５も提供される。チェックステップ８５とともに、各計数器２６ｉに対して、計数するステップを計数器が依然として実行しているかどうかをチェックするステップ８６が実行される。計数が実行されている場合には、以前の電流よりも弱い電流が各計数器に供給され（すなわち、電流を供給するステップ８４が反復され）、一方、計数が継続されていない場合には、以前の電流よりも高い強度の少なくとも１つの電流を供給するステップ８７が実行される。この場合においてさえも、電流が供給される場合は常に、各計数器に供給された全電流の個数をチェックするステップ８５が、計数器により計数が依然として実行されているかどうかをチェックするステップ８６、８８とともに、実行される。計数値が依然として継続する場合には、以前の電流よりも高い強度の電流が各計数器に供給され（すなわち電流供給ステップ８７が反復され）、その一方で、計数が再開始された場合には、以前の電流よりも弱い電流を供給するステップ８４が実行される。
【０１０４】
各電流供給ステップ８４、８７の後に実行されるチェックステップ８５により、事前決定された最大個数に等しい個数の電流が計数器２６ｉに供給されたことが示された場合には、最後に供給された電流の強度が特定的な計数器２６ｉのオフセット補正電流として、センサ１００の後続動作のために電流値を格納するステップ８９において記録される。
【０１０５】
周知のように、ＣＭＯＳ技術は、トランジスタがいわゆる「金属１」または「頂部金属層」上に配置される一方で、トランジスタ層以外の他の層（通常は４つまたは５つの金属層）が、機能ブロック間の接続および電力の供給のために使用される、層技術である。図７〜図１１は、レベル１上に配置されたトランジスタにより実装される機能ブロックのレイアウトを概略的に示す。
【０１０６】
図５および図６は、本発明に係るセンサから得られたトカゲからなる試料の２つの画像を示す。図５および図６の画像は２つの異なるエネルギー窓（それぞれ、上方エネルギー窓および下方エネルギー窓）を参照する。
【０１０７】
図７を参照して、収集層２０と接触する低温表面４１と、熱Ｑを除去するための手段４３に曝露される高温表面４２と、を有するペルチェセル装置４０を含む冷却手段４０が提供された代表的な実施形態に係るデジタルＸ線センサについて説明する。
【０１０８】
図８は、３×２ピクセルのサブマトリクスの全体図であり、頂部金属層から作られたピクセル２２の導入口パッド２０１も図示する。代表的な実施形態では、このパッド２０１上に、例えばインジウム・ビスマス合金の使用によるバンプボンディング技術により変換層１０を接続するためのバンプが成長する。単一のピクセルに関連する素子は境界フレームに含まれる。
【０１０９】
図９および図１０は、約５０μｍのサイズＬ１、Ｌ２を有する図８の１つのピクセル２２の詳細を図示する。２つのエネルギー窓が例えば０．１８−μｍＣＭＯＳ技術により各ピクセルに実装される。機能ブロックが頂部金属層上に配置され、特に増幅器２０３と、弁別器２４１および２４２と、計数器２６１および２６２と、ＤＡＣ２８１および２８２と、論理３４と、メモリユニット３５（図９）と、が図示される。図１０では、頂部金属層より下の層も図示される。
【０１１０】
代わって図１１および図１２は１００μｍピクセル２２を参照する。ここでは、同一の機能ブロック２４ｉ、２６ｉ、２８ｉ、２０３（ｉ＝１…６）が図９および図１０の５０μｍピクセルにおける場合と同様に提供され、ここでは６個のカラーアーキテクチャが標準的なＣＭＯＳ技術により各ピクセルに実装される。
【０１１１】
図２の代表的な実施形態では、薄い金属被覆膜１２が変換層１０の上方表面上に提供され、薄い金属被覆膜１３が変換層１０の下方表面上に提供される。薄膜１２は伝導性物質（好適には白金などの金属）の堆積により作られ得、電極として作用する。薄膜１２は、電圧源４に電気的に接続される（すなわち、事前決定された電圧（例えば−３００〜−４００Ｖの範囲に設定された電圧）を有する要素に電気的に接続される）。
【０１１２】
金属被覆膜１３は、反対側の表面上に配置され、電子の流れが１方向のみ（すなわち収集層２０に向かって）に流れるよう、ショットキー接合部の形（すなわちダイオードの形）で作られ得る。さらに詳細には、接合部１３は、１つの事前決定された符号を有する電荷による進入が可能であり且つ逆の符号を有する電荷による進入は不可能である防壁を形成するために、互いに異なる電気化学ポテンシャルを有する複数の金属皮膜レベル（例えば２層の金属）を含み得る。このようにして、ＡＳＩＣ２０の動作温度に起因する熱的損失電流を最小値に低減することが可能となる。
【０１１３】
次に接合部１３は、電圧源５により供給されるＡＳＩＣのピクセルのパッドの電圧（０．１Ｖ〜１．０Ｖの範囲）に電気的に接続される。
【０１１４】
薄膜１２および１３に供給される電圧は、変換層１０に電場を形成し、前記電場は、変換層１０における光子変換により生成された電子を収集層２０に向かって移動させるよう適応される。
【０１１５】
図２を参照すると、Ｘ線センサの変換層１０も、特に収集ピクセル２２と同等のパターンにしたがって、複数の変換ピクセル１１により形成され得る。この場合、有利に、収集層２０の各収集ピクセル２２は、各収集ピクセル２１が、それぞれの変換ピクセル１１から来る電荷１６を計算するよう、変換層１０のそれぞれの変換ピクセル１１に電気的に接続される。
【０１１６】
変換層１０は結晶質物質または非晶質物質を含み得る。例えば、変換層１０は、例えば、テルル化カドミウム、アモルファスセレン、ヨウ化鉛、ヨウ化水銀の間で選択された多結晶質半導体物質または非晶質半導体物質の蒸着技術および／または堆積技術により、得られ得る。変換層１０がピクセルに細分されなければならない場合には、細分は、光リソグラフ技術を用いることにより実行され得る。
【０１１７】
図２の代表的な実施形態では、変換層１０はバンプボンディング技術により収集層２０に接続される。この技術によれば、複数の金属バンプ（例えば半導体収集層２０上で実行された成長手順により得られた）が、変換層１０と収集層２０との間に配置される。特にバンプは、インジウム・ビスマス合金を含み得る。
【０１１８】
様々な代表的な特定の実施形態に関する前記の説明は、本明細書に開示する知識を適用することにより他者が、さらなる研究を実施することなく、且つ本発明から逸脱することなく、係る実施形態を様々な用途のために改変および／または適応できるよう、概念的な視点により本発明を十分に明らかにするであろう。したがって、係る適応例および改変例は、本明細書で説明した代表的な実施形態の均等物であるとみなされるべきである。本明細書で説明した異なる機能を実現するための手段および物質は、この理由により、本発明の分野から逸脱することなく異なる性質を有し得る。本明細書で使用した術語または用語は説明を目的とするものであり、限定を目的とするものではない。
【０１１９】
参考文献
［１］Ｓｉｎｄｒｅ  Ｍｉｋｋｅｌｓｅｎら：  ”Ａｎ  ＡＳＩＣ  ｆｏｒ  ｍｕｌｔｉ−ｅｎｅｒｇｙ  ｘ−ｒａｙ  ｃｏｕｎｔｉｎｇ”，  Ｎｕｃｌｅａｒ  ｓｃｉｅｎｃｅ  ｓｙｍｐｏｓｉｕｍ  ｃｏｎｆｅｒｅｎｃｅ  ｒｅｃｏｒｄ，  ２００８．  ＮＳＳ  ’０８．  ＩＥＥＥ  （１９−２５  Ｏｃｔｏｂｅｒ  ２００８），  ＩＥＥＥ，  Ｐｉｓｃａｔａｗａｙ，  ＮＪ，  ＵＳＡ，  １９  Ｏｃｔｏｂｅｒ  ２００８，  ｐｐ．  １９９６−２００１，  ＸＰ０３１４１９１３９，  ＩＳＢＮ：  ９７８−１−４２４４−２７１  ４−７
［２］Ｒｏｂｅｒｔｏ  Ｄｉｎａｐｏｌｌら：  ”ＥＩＧＥＲ：  Ｎｅｘｔ  ｇｅｎｅｒａｔｉｏｎ  ｏｎｌｙ  ｐｈｏｔｏｎ−ｃｏｕｎｔｉｎｇ  ｄｅｔｅｃｔｏｒ  ｆｏｒ  Ｘ−ｒａｙ  ａｐｐｌｉｃａｔｉｏｎｓ”，  Ｎｕｃｌｅａｒ  ｉｎｓｔｒｕｍｅｎｔｓ  ＆  ｍｅｔｈｏｄｓ  ｉｎ  ｐｈｙｓｉｃｓ  ｒｅｓｅａｒｃｈ．  Ｓｅｃｔｉｏｎ  Ａ：  Ａｃｃｅｌｅｒａｔｏｒｓ，  ｓｐｅｃｔｒｏｍｅｔｅｒｓ，  ｄｅｔｅｃｔｏｒｓ，  ａｎｄ  ａｓｓｏｃｉａｔｅｄ  ｅｑｕｉｐｍｅｎｔ，  ｖｏｌ．  ６５０，  ｎ．  １，  ２０１  １，  ｐｐ．  ７９−８３，  ＸＰ０２８２７３５０５，  ＩＳＳＮ：  ０１６８−９００２，  ＤＯｌ：  １０．１  ０１  ６ｌＪ．ＮＩＭＡ．２０１０．１２．００５  ［ｒｅｔｒｉｅｖｅｄ  ｏｎ  ２０１０−１２−１４１］
［３］Ｒａｄｉｃｃｉ  Ｖ．ら：  ”ＥＩＧＥＲ  ｔｏ  ｉｎ  ｔｈｅ  ｏｎｌｙ  ｐｈｏｔｏｎ−ｃｏｕｎｔｉｎｇ  ｄｅｔｅｃｔｏｒ  ｆｏｒ  Ｘ−ｒａｙ  ａｐｐｌｉｃａｔｉｏｎｓ：  ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ｔｈｅ  ｃｈｉｐ”，  Ｊｏｕｒｎａｌ  ｏｆ  ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ，  ｉｎｓｔｉｔｕｔｉｏｎ  ｏｆ  ｐｈｙｓｉｃｓ  ｐｕｂｌｉｓｈｉｎｇ，  Ｂｒｉｓｔｏｌ，  ＧＢ，  ｖｏｌ．  ７，  ｎ．  ２，  ９  Ｆｅｂｒｕａｒｙ  ２０１２，  ｐａｇｅ  Ｃ０２０１  ９，  ＸＰ０２０２１８８７３，  ＩＳＳＮ：  １７４８−０２２１，  ＤＯｌ：  １０．１０８８１１／７４８−０２２１  ／７／０２／Ｃ０２０１９
［４］Ｍａｔｔｅｏ  Ｐｅｒｅｎｚｏｎｉら：  ”Ａ  Ｍｕｌｔｉｓｐｅｃｔｒａｌ  Ａｎａｌｏｇ  Ｐｈｏｔｏｎ−Ｃｏｕｎｔｉｎｇ  Ｒｅａｄｏｕｔ  Ｃｉｒｃｕｉｔ  ｆｏｒ  Ｘ−ｒａｙ  Ｈｙｂｒｉｄ  Ｐｉｘｅｌ  Ｄｅｔｅｃｔｏｒｓ”，  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ  ａｎｄ  ｍｅａｓｕｒｅｍｅｎｔ，  ＩＥＥＥ  Ｓｅｒｖｉｃｅ  Ｃｅｎｔｒｅ，  Ｐｉｓｃａｔａｗａｙ，  ＮＪ，  ＵＳ，  ｖｏｌ．  ５７，  ｎ．  ７，  １°  Ｊｕｌｙ  ２００８，  ｐｐ．  １４３８−１４４４，  ＸＰ０１１２０５１２２，  ＩＳＳＮ：  ００１  ８−９４５６
【図１】
0006277351.tif 000002
【図２】
0006277351.tif 000003
【図３】
0006277351.tif 000004
【図３Ａ】
0006277351.tif 000005
【図３Ｂ】
0006277351.tif 000006
【図４】
0006277351.tif 000007
【図５】
0006277351.tif 000008
【図６】
0006277351.tif 000009
【図７】
0006277351.tif 000010
【図８】
0006277351.tif 000011
【図９】
0006277351.tif 000012
【図１０】
0006277351.tif 000013
【図１１】
0006277351.tif 000014
【図１２】
0006277351.tif 000015