(57)【特許請求の範囲】
【請求項１】
自己整合上部ゲート金属酸化物半導体薄膜トランジスタを製造するための方法であって、
金属酸化物半導体層（１２）を基板（１０）上に設けることと、
ゲート誘電体層（１３）を金属酸化物半導体層（１２）の上に堆積することと、
ゲート電極層（１４）をゲート誘電体層（１３）の上に堆積することと、
ゲート電極層（１４）およびゲート絶縁層（１３）をパターニングして、ゲート電極（１４１）およびゲート絶縁体（１３１）を形成することと、
金属酸化物半導体層（１２）をパターニングし、これにより薄膜トランジスタのソース領域（１１１）、チャネル領域（１１０）およびドレイン領域（１１２）を規定することと、
原子層堆積法を用いて、金属酸化物層（１５）を堆積することとを含み、これにより、金属酸化物層が金属酸化物半導体層と直接に物理的接触しているソース領域（１１１）およびドレイン領域（１１２）において、金属酸化物半導体層の電気伝導性を増加させる方法。
【請求項２】
金属酸化物層（１５）は、１０ｎｍ〜１００ｎｍの範囲の厚さを有する請求項１記載の方法。
【請求項３】
金属酸化物層（１５）を設けることは、１５０℃〜２００℃の範囲の温度で行われる請求項１または２記載の方法。
【請求項４】
金属酸化物半導体層（１２）は、ガリウム−インジウム−亜鉛−酸化物層である請求項１〜３のいずれかに記載の方法。
【請求項５】
金属酸化物層（１５）は、Ａｌ２Ｏ３層である請求項１〜４のいずれかに記載の方法。
【請求項６】
Ａｌ２Ｏ３層は、試薬としてトリメチルアルミニウムおよび水（Ｈ２Ｏ）から堆積される請求項５記載の方法。
【請求項７】
金属酸化物層を金属酸化物半導体層の上に設ける前に、
アルカリ金属またはアルカリ土類金属を含む還元層を、金属酸化物半導体層と物理的接触して設けることと、
還元層と金属酸化物半導体層との間の化学還元反応を誘導することと、
還元反応から還元層および反応副産物を除去することとをさらに含む請求項１〜６のいずれかに記載の方法。
【請求項８】
誘電体層（１６）を金属酸化物層の上に設けることと、
誘電体層（１６）および金属酸化物層（１５）を通過するビアを形成することと、
ビアを金属で充填し、ソース電極（２１）およびドレイン電極（２２）を形成することとをさらに含む請求項１記載の方法。
【請求項９】
方法は、２００℃より低い温度で実施される請求項１または８記載の方法。
【請求項１０】
基板は、低コストの可撓性基板である請求項１、８および９のいずれかに記載の方法。
【請求項１１】
基板は、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、またはＰＣ（ポリカーボネート）を含む請求項１、８、９および１０のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、金属酸化物半導体層の電気伝導性を局所的に改善する方法に関する。
本開示はさらに、薄膜トランジスタ系の金属酸化物半導体を製造するための方法に関する。
【背景技術】
【０００２】
アモルファス金属酸化物半導体薄膜トランジスタ（ＴＦＴ）、例えば、アモルファスインジウム−ガリウム−亜鉛の酸化物（ａ−ＩＧＺＯ）薄膜トランジスタは、そのより高い移動度およびより大きいエリア均一性のため、フラットパネルディスプレイ用途でのシリコン系ＴＦＴについて可能性のある置換として調査されている。
【０００３】
従来のアモルファスシリコンＴＦＴは、アクティブマトリクス液晶ディスプレイでのスイッチングデバイスとして使用され、大きなエリア均一性という利点を有する。しかしながら、 その電界効果移動度（＜１ｃｍ２／Ｖ・ｓ）は、有機発光ダイオード（ＯＬＥＤ）を駆動するには低すぎる。
【０００４】
他方、高い移動度（＞５０ｃｍ２／Ｖ・ｓ）の結晶性ｐ−Ｓｉ  ＴＦＴは、ＡＭＯＬＥＤディスプレイでのスイッチングデバイスとして現在使用されており、大型のＡＭＯＬＥＤディスプレイについてその電界効果移動度および閾値電圧の不均一性に悩まされる。
【０００５】
既知の下部ゲートおよび上部ゲートＴＦＴ構造は、その高い寄生容量および弱い拡張性（大きな設置面積）に起因して高分解能ディスプレイでの使用に適していない。こうしたＴＦＴ構造での高い寄生容量は、ソースとゲートの間および／またはドレインとゲートの間の重複の存在に関係している。この重複は、ゲート、ソースおよびドレイン間の不整合の負の結果を回避または制限するために、チャネル長さより大きいトランジスタゲート長さの使用に起因している。
【０００６】
従って、自己整合上部ゲート酸化物ＴＦＴを製作するための方法が開発されており、ソースおよびドレインは、ゲートと整合しており、ＴＦＴは、良好な電気的性能および高い安定性を有する。酸化物半導体活性層を備えた幾つかの自己整合上部ゲート構造が報告されており、金属酸化物半導体の電気伝導性は、ソース領域およびドレイン領域において局所的に増加している。
【０００７】
金属酸化物半導体の電気伝導性を（局所的に）増加させるための幾つかの方法が提案されている。１つの手法が、不純物（例えば、ホウ素、リンまたはヒ素）のイオン注入によるドーピングからなる。しかしながら、典型的には４５０℃より高い温度で、ドーパント活性化のためのアニール工程を実施する必要性のために、イオン注入は、可撓性基板上で困難なことがある。
【０００８】
他の手法が、アルゴンプラズマ処理、水素プラズマ処理またはＮＨ３プラズマ処理の実施からなる。しかしながら、これらのプラズマ処理されたソース領域およびドレイン領域の安定性が良好でなく、ＯＬＥＤの集積に必要とされる追加の処理工程の結果として、プラズマ処理の効果が消失することがあることが観測された。
【０００９】
米国公開第２０１２／０００１１６７号において、自己整合金属酸化物半導体薄膜トランジスタを製造するための方法が記載され、金属酸化物半導体層の電気伝導性を局所的に増加させるための代替の方法が使用される。金属酸化物半導体層を堆積した後、ゲート絶縁体、ゲート電極、金属、例えば、Ｔｉ，ＡｌまたはＩｎからなる金属膜が設けられ、金属膜は１０ｎｍ以下の厚さを有する。次に、酸素含有雰囲気中で、例えば、３００℃の温度で熱処理が実施される。この熱処理の結果、金属膜が酸化される。金属膜の酸化反応において、金属酸化物半導体層のソース領域およびドレイン領域に含まれる酸素の一部が、金属膜に転送される。その結果、ソース領域およびドレイン領域での酸素濃度は減少し、金属酸化物半導体層の上側部分において低抵抗領域の形成を導く。金属膜の厚さは、好ましくは１０ｎｍ以下であり、そのため金属膜は、酸素含有雰囲気中での熱処理の際に完全に酸化できる。こうしてエッチング工程を実施して、非酸化金属を除去する必要性が回避できる。
【００１０】
米国公開第２０１２／０００１１６７号に記載した方法は、少なくとも２００℃、例えば、２００℃のオーダーの温度を必要とする。従って、この方法は、幾つかの低コスト可撓性基板、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＣ（ポリカーボネート）と適合せず、増加した熱安定性および／または化学安定性を備えたより貴重なプラスチック箔、例えば、ＰＩ（ポリイミド）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＥＫ（ポリエーテルエーテルケトン）などを必要とする。該方法はまた、金属層の厚さの良好で正確な制御を必要とし、そのためエッチング工程を実施して、非酸化金属を除去する必要性を回避する。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本開示は、金属酸化物半導体層の電気伝導性を局所的に増加させるための方法を提供することを目的とし、増加した伝導性が良好な熱安定性を有し、該方法は、２００℃より低い温度で実施できる。
【００１２】
本開示は、良好なソースおよびドレインコンタクト、良好な電界効果移動度（例えば、１０ｃｍ２／Ｖ・ｓより高い）、良好な熱安定性、および良好なバイアス安定性を備えた自己整合上部ゲート金属酸化物半導体薄膜トランジスタを製造するための方法を提供することを目的とし、トランジスタは、２００℃より低い温度で製造できる。
【課題を解決するための手段】
【００１３】
本開示は、予め定めた場所において金属酸化物半導体層の電気伝導性を改善するための方法に関する。該方法は、基板上に金属酸化物半導体層を設けることと、原子層堆積法（ＡＬＤ）を用いて、金属酸化物半導体層の上に金属酸化物層を設けることとを含み、金属酸化物層は、予め定めた場所において金属酸化物半導体層と物理的接触し、即ち、直接の物理界面によって接合している。
【００１４】
驚くことに、ＡＬＤを用いたこうした金属酸化物層の堆積が、金属酸化物層が金属酸化物半導体層と直接に物理的接触している場所において、金属酸化物半導体層の増加した伝導性をもたらすことが判明した。
【００１５】
本開示の実施形態において、金属酸化物層は、例えば、１０ｎｍ〜１００ｎｍまたは１１ｎｍ〜９９ｎｍの範囲の厚さを有してもよく、本開示はこれに限定されない。
【００１６】
本開示の実施形態において、原子層堆積法を用いて金属酸化物層を設けること、例えば、堆積することは、１５０℃〜２００℃の範囲の温度で行ってもよい。
【００１７】
本開示の実施形態において、該方法はさらに、金属酸化物層を金属酸化物半導体層の上に設ける前に、アルカリ金属（例えば、Ｌｉ，Ｎａ，Ｋ，Ｒｂ，ＣｓまたはＦｒのいずれか、またはいずれかの組合せ）またはアルカリ土類金属（例えば、Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａまたはａのいずれか、またはいずれかの組合せ）を含む還元層を、予め定めた場所において金属酸化物半導体層と物理的接触して設けることと、例えば、２０℃〜２００℃の範囲の温度でアニール工程を実施することによって、還元層と金属酸化物半導体層との間の化学還元反応を誘導することと、例えば、水またはアルコールでリンス処理することによって、還元反応から還元層および反応副産物を除去することとを含む。
【００１８】
本開示の実施形態において、金属酸化物半導体層は、例えば、ガリウム−インジウム−亜鉛の酸化物（ＧＩＺＯまたはＩＧＺＯ）を含んでもよく、金属酸化物層は、例えば、Ａｌ２Ｏ３を含んでもよい。しかしながら、本開示は、これに限定されない。他の金属酸化物半導体、例えば、ＺｎＯ，ＺｎＳｎＯ，ＩｎＯ，ＩｎＺｎＯ，ＩｎＺｎＳｎＯ，ＬａＩｎＺｎＯ，ＧａＩｎＯ，ＨｆＩｎＺｎＯ，ＭｇＺｎＯ，ＬａＩｎＺｎＯ，ＴｉＯ，ＴｉＩｎＳｎＯ，ＳｃＩｎＺｎＯ，ＳｉＩｎＺｎＯおよびＺｒＩｎＺｎＯ，またはＺｒＺｎＳｎＯが使用できる。他の金属酸化物層、例えば、ＨｆＯ２，Ｔａ２Ｏ５，ＺｒＯ２，またはＧａ２Ｏ３が使用できる。
【００１９】
本開示の実施形態において、金属酸化物層はＡｌ２Ｏ３層であり、金属酸化物層は、前駆体としてトリメチルアルミニウムおよび水（Ｈ２Ｏ）から、あるいは、例えば、前駆体として、トリエチルアルミニウムおよび水から、または前駆体としてトリイソブチルアルミニウムおよび水から堆積できる。
【００２０】
本開示の実施形態において、金属酸化物層を形成する場合、異なる前駆体を混合してもよく、あるいは異なる前駆体を交互に使用してもよい。
【００２１】
本開示はさらに、自己整合（ソースおよびドレインがゲートに対して自己整合することを意味する）上部ゲート（ゲートは、金属酸化物半導体層の上に設けられる）金属酸化物半導体薄膜トランジスタを製造するための方法に関する。該方法は、金属酸化物半導体層を基板上に設けることと、ゲート誘電体層を金属酸化物半導体層の上に堆積することと、ゲート電極層をゲート誘電体層の上に堆積することと、ゲート電極層およびゲート絶縁層をパターン化（パターニング）して、ゲート電極およびゲート絶縁体を形成し、これにより金属酸化物半導体層でのチャネル領域を規定することと、金属酸化物半導体層をパターン化し、これにより金属酸化物半導体層でのソース領域およびドレイン領域を規定することと、原子層堆積法を用いて、例えば、少なくともソース領域およびドレイン領域に金属酸化物層を堆積することとを含み、これにより金属酸化物層は、金属酸化物半導体層と直接に物理的接触し、即ち、直接の物理界面によって接合しているソース領域およびドレイン領域において、金属酸化物半導体層の電気伝導性を増加させる。
【００２２】
該方法はさらに、誘電体層を金属酸化物層の上に設けることと、誘電体層および金属酸化物層を通過するビアを形成することと、ビアを金属で充填し、ソースコンタクトおよびドレインコンタクトを形成することとを含む。
【００２３】
本開示の実施形態において、該方法はさらに、金属酸化物層を金属酸化物半導体層の上に設ける前に、アルカリ金属（例えば、Ｌｉ，Ｎａ，Ｋ，Ｒｂ，ＣｓまたはＦｒのいずれか、またはいずれかの組合せ）またはアルカリ土類金属（例えば、Ｂｅ，Ｍｇ，Ｃａ，Ｓｒ，Ｂａまたはａのいずれか、またはいずれかの組合せ）を含む還元層を、予め定めた場所において金属酸化物半導体層と物理的接触して設けることと、例えば、２０℃〜２００℃の範囲の温度でアニール工程を実施することによって、還元層と金属酸化物層との間の化学還元反応を誘導することと、例えば、水またはアルコールでリンス処理することによって、還元層および還元反応からの反応副産物を除去することとを含む。
【００２４】
本開示の方法の利点は、２００℃より低い温度、または１９９℃より低い温度、または１９０℃より低い温度、または１８０℃より低い温度、または１７０℃より低い温度、または１６０℃より低い温度で実施できることである。従って、該方法は、低コストの可撓性基板、例えば、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＣ（ポリカーボネート）と適合する。
【００２５】
本開示の方法の利点は、幾つかの先行技術の手法での場合のように、層厚を正確に制御する必要性が少ないまたは無いことである。
【００２６】
本開示の方法の利点は、金属酸化物層を堆積させることは、下地の金属酸化物半導体層の改善された電気伝導性をもたらすことだけでなく、さらに金属酸化物層を堆積させることは、下地の金属酸化物半導体層のパッシベーションおよびカプセル封入（例えば、金属酸化物半導体層が完全に被覆されまたはカプセル封入され、即ち、環境に対して何ら露出しない）をもたらす。
【００２７】
本開示の方法の利点は、金属酸化物半導体層の増加した伝導性の良好な安定性をもたらし、増加した伝導性は、時間とともに維持される。
【００２８】
本開示の方法の利点は、自己整合上部ゲート金属酸化物半導体薄膜トランジスタを良好なバイアス安定性および良好な熱安定性で製造するのを可能にすることである。
【００２９】
種々の発明態様の特定の目的および利点をここでは上述した。当然ながら、こうした目的または利点の全てが、必ずしも本開示のいずれか特定の実施形態に従って達成できないことは理解すべきである。こうして、例えば、当業者は、ここで教示したように、ここで教示または提案したような他の目的または利点を必ずしも達成することなく、本開示が１つの利点または利点のグループを達成または最適化する方法で、具現化または実施できることは認識するであろう。さらに、この要旨は、単に例に過ぎず、本開示の範囲を限定することは意図していない。添付図面と関連して読んだ場合、本開示は、構成および動作の方法の両方に関して、その特徴および利点とともに、下記詳細な説明を参照して最善に理解できるであろう。
【図面の簡単な説明】
【００３０】
【図１ａ】本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。
【図１ｂ】本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。
【図１ｃ】本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。
【図１ｄ】本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。
【図１ｅ】本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。
【図１ｆ】本開示の方法に係る金属酸化物半導体薄膜トランジスタを製造するための方法を示す。
【図２】本開示の方法に従って製造されたａ−ＩＧＺＯ薄膜トランジスタの伝達特性（ＩＤＳ−ＶＧＳ）を示す。
【図３】本開示の方法に従って製造されたａ−ＩＧＺＯ薄膜トランジスタの出力特性（ＩＤＳ−ＶＤＳ）を示す。
【図４】本開示の方法に従って製造されたａ−ＩＧＺＯ  ＴＦＴ（Ｗ／Ｌ＝３０／１０  μｍ／μｍ）の伝達特性（ＩＤＳ−ＶＤＳ）を示すものであり、異なるバイアスストレス時間について、図４ａは、−１ＭＶ／ｃｍの負のバイアスストレス（ＶＧＳ＝−１２Ｖ、ＶＤＳ＝０Ｖ）であり、図４ｂは、＋１ＭＶ／ｃｍの正のバイアスストレス（ＶＧＳ＝＋１２Ｖ、ＶＤＳ＝＋１２Ｖ）である。
【図５】正方向および負方向の両方でストレス時間の関数として、本開示の方法に従って製造されたａ−ＩＧＺＯ  ＴＦＴのＶＴＨシフトを示す。
【図６】ａ−ＩＧＺＯ  ＴＦＴ（Ｗ／Ｌ＝３０／１０  μｍ／μｍ）の初期の伝達特性（円）および、１５０℃、窒素中の２時間アニール後の伝達特性（黒四角）を示す。
【００３１】
請求項内のいずれの参照符号も、本開示の範囲を限定するものとして解釈すべきでない。
【００３２】
異なる図面において、同じ参照符号は、同じまたは類似の要素を参照する。
【発明を実施するための形態】
【００３３】
下記詳細な説明において、本開示の完全な理解および特定の実施形態においてどのように実施できるかを提供するために、多数の特定の詳細を説明している。しかしながら、本開示は、これらの特定の詳細なしで実施できることは理解されよう。他の例では、本開示を曖昧にしないように、周知の方法、手順および手法を詳細に記載していない。
【００３４】
本開示は、特定の実施形態に関して一定の図面を参照して説明するが、本開示はこれに限定されない。ここに含まれ、記載した図面は、概略的なものに過ぎす、本開示を限定しない。図面において、幾つかの要素のサイズは、説明目的のために誇張したり、縮尺どおり描写していないことがあることに留意すべきである。
【００３５】
さらに、説明および請求項での用語「第１」「第２」「第３」などは、類似の要素を区別するために使用しており、必ずしも時間的、空間的、ランキングまたは他の手法での順番を記述するためではない。ここで使用した用語は、適切な状況下で交換可能であり、ここで本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能であると理解すべきである。
【００３６】
さらに、説明での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本発明の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
【００３７】
本開示は、金属酸化物半導体層の電気伝導性を改善する（増加させる）ため、例えば、金属酸化物半導体薄膜トランジスタのソースコンタクトおよびドレインコンタクトの場所において、こうした層の電気伝導性を局所的に改善するための方法を提供する。電気伝導性の増加は、実質的に、例えば、少なくとも１桁、例えば３桁までになることがある。
【００３８】
本開示の態様によれば、予め定めた場所において、金属酸化物半導体層の電気伝導性を増加させるための方法が提供され、該方法は、原子層堆積法を用いて、金属酸化物半導体層の上に金属酸化物層を堆積し、予め定めた場所において金属酸化物半導体層と物理的接触し接合していることを含む。
【００３９】
驚くことに、ＡＬＤを用いたこうした金属酸化物層の堆積が、金属酸化物層が金属酸化物半導体層と直接に物理的接触している場所において、金属酸化物半導体層の増加した伝導性をもたらすことが判明した。
【００４０】
金属酸化物層は、例えば、Ａｌ２Ｏ３，ＨｆＯ２，Ｔａ２Ｏ５，ＺｒＯ２またはＧａ２Ｏ３を含むことができるが、本開示はこれに限定されない。
【００４１】
本開示の実施形態において、金属酸化物層は、例えば、層Ａｌ２Ｏ３でもよい。それは、例えば、前駆体としてトリメチルアルミニウム（ＴＭＡ，Ａｌ（ＣＨ３）３）および水（Ｈ２Ｏ）から堆積できる。しかしながら、他の前駆体、例えば、トリエチルアルミニウムおよび水、またはトリイソブチルアルミニウムおよび水が使用でき、Ａｌ２Ｏ３層を形成する。
【００４２】
本開示の実施形態において、金属酸化物層は、例えば、Ｇａ２Ｏ３層でもよい。この層のために使用できる前駆体は、例えば、トリエチルガリウムおよび水、トリメチルガリウムおよび水、トリイソプロピルガリウムおよび水、トリ−ｔｅｒｔ−ブチルガリウムおよび水を含むが、本開示はこれに限定されない。
【００４３】
本開示の実施形態において、金属酸化物層を形成する場合、異なる前駆体を混合してもよく、あるいは異なる前駆体を交互に使用してもよい。
【００４４】
金属酸化物半導体層は、例えば、１０ｎｍ〜１００ｎｍの範囲の厚さを有してもよく、例えば、１５０℃〜２００℃、例えば、１５０℃〜１７０℃の範囲の温度で堆積してもよく、本開示はこれに限定されない。
【００４５】
本開示の方法は、ソース領域およびドレイン領域に対応した予め定めた場所において電気伝導性を局所的に増加させるために、金属酸化物半導体層を有する薄膜トランジスタのための製造プロセスにおいて好都合に使用でき、これによりソースコンタクトおよびドレインコンタクトからの電荷注入を改善する。該方法は、自己整合上部ゲート薄膜トランジスタのための製造プロセスにおいて好都合に使用できる。
【００４６】
該方法はまた、コンタクトから電荷注入を改善するために、他の金属酸化物半導体系のデバイス、例えば、ダイオードまたはトランジスタ−ダイオードのための製造プロセスでも使用できる。
【００４７】
金属酸化物半導体層は、例えば、ガリウム−インジウム−亜鉛の酸化物（ＧＩＺＯまたはＩＧＺＯとも称される）、または、例えば、下記の組成（化学量論の指示なし）、ＺｎＯ，ＺｎＳｎＯ，ＩｎＯ，ＩｎＺｎＯ，ＩｎＺｎＳｎＯ，ＬａＩｎＺｎＯ，ＧａＩｎＯ，ＨｆＩｎＺｎＯ，ＭｇＺｎＯ，ＬａＩｎＺｎＯ，ＴｉＯ，ＴｉＩｎＳｎＯ，ＳｃＩｎＺｎＯ，ＳｉＩｎＺｎＯおよびＺｒＩｎＺｎＯ，ＺｒＺｎＳｎＯの他の金属酸化物系の半導体を含んでもよい。しかしながら、本開示はこれに限定されず、該方法は、当業者に知られている他の適切な金属酸化物半導体で使用できる。５ｎｍ〜５０ｎｍまたは６ｎｍ〜４９ｎｍの典型的な厚さのこれらの半導体層は、例えば、スパッタリング、熱蒸発、パルスレーザ堆積、およびスピンコーティング、インクジェット印刷または前駆体溶液のドロップキャスティングなど、多数の方法によって提供できる。
【００４８】
自己整合上部ゲート金属酸化物半導体薄膜トランジスタを製造するための方法がさらに説明され、本開示の方法が、ソース領域およびドレイン領域において金属酸化物半導体層の電気伝導性を局所的に改善するために使用される。こうしたデバイス構造において、ＡＬＤ金属酸化物層は、下地のソース領域およびドレイン領域の伝導性を変化させ、それはまたパッシベーションおよびカプセル封入層の機能を有する。
【００４９】
本開示に係る金属酸化物半導体薄膜トランジスタを製造するための例示のプロセスフローが、図１ａ〜図１ｆに概略的に示される。
【００５０】
第１ステップにおいて、図１ａに示すように、金属酸化物半導体層１２、例えば、ＧＩＺＯ層が、例えば、スパッタリング、レーザアブレーション、または前駆体溶液からのスピンコーティングによって基板１０の上に設けられる。図１ａに示す例において、基板１０は、シリコン基板１０１と、誘電体層１０２、例えば、シリコン酸化物層とを含む。しかしながら、他の適切な基板を使用してもよい。ＧＩＺＯ層１２の厚さは、例えば、約１０ｎｍのオーダーまたは約１５ｎｍ〜２０ｎｍ、例えば１０ｎｍ〜２０ｎｍ、または１１〜１９ｎｍにできるが、他の適切な厚さが使用できる。
【００５１】
次に、図１ｂに示すように、ゲート誘電体層１３、例えば、二酸化シリコン層が、例えば、プラズマ化学気相成長法を用いて金属酸化物半導体層１２の上に堆積される。これに続いて、ゲート誘電体層１３の上にゲート電極層１４、例えば、Ｍｏ層の堆積が行われる（図１ｂ）。そして、図１ｃに示すように、ゲート電極層１４およびゲート絶縁層１３はパターン化され、ゲート電極１４１およびゲート絶縁体１３１を形成する。
【００５２】
次に、金属酸化物半導体層１２はパターン化され、薄膜トランジスタの活性層１１を規定する（図１ｄ）。金属酸化物半導体層は、例えば、緩衝ＨＦまたはシュウ酸を用いて、例えば、ウェットエッチングによってパターン化できる。活性層のパターン化にシュウ酸を使用する利点は、下地層に向かって良好な選択性を有することである。パターン化したゲート電極１４１は、図１ｄに概略的に示すように、活性層１１において、チャネル領域１１０、ソース領域１１１およびドレイン領域１１２を規定する。ソースおよびドレイン領域は、チャネル領域に直接に隣接して、自己整合している。
【００５３】
図１に示す例において、金属酸化物半導体層は、ゲート電極層およびゲート誘電体層のパターン化の後、パターン化される。しかしながら、本開示はこれに限定されない。例えば、金属酸化物半導体層は、ゲート製造プロセスの前でも、あるいはゲート製造プロセス後のより後のステージでもパターン化できる。
【００５４】
次に、金属酸化物層１５、例えば、Ａｌ２Ｏ３層が、前駆体としてトリメチルアルミニウム（ＴＭＡ，Ａｌ（ＣＨ３）３）および水（Ｈ２Ｏ）を用いて、ＡＬＤによって堆積される（図１ｅに示すように）。驚くことに、こうした層の堆積が、Ａｌ２Ｏ３層１５が金属酸化物半導体層１１と直接に物理的接触している場所において、金属酸化物半導体層の増加した伝導性をもたらすことが判明した。従って、金属酸化物半導体層１１のソース領域１１１およびドレイン領域１１２において、少なくとも金属酸化物半導体層の上側部分に、増強された伝導性が得られる。ＡＬＤ前駆体と金属酸化物半導体層表面との間の相互作用に起因した、ある種のドーピング効果または還元反応があると考えられる。
【００５５】
例えば、Ａｌ２Ｏ３のためのＡＬＤ前駆体として使用されるＴＭＡおよびＨ２Ｏは、ＩＧＺＯ表面と反応できる。例えば、反応においてＨ２Ｏ，Ｏ２，Ｏ３が存在する場合、ドーピング効果が発生する。上側部分は、好ましくは、１０までの数ｎｍまたは、約１０ｎｍの深さ／厚さを有する。ＡＬＤ金属酸化物堆積が追加のドーピング（例えば、Ｃａを用いて、上記参照）と組み合わせた場合、増強した伝導性は、金属酸化物半導体層の中により深く、例えば、数十ｎｍまで、例えば、２０ｎｍまで、または３０ｎｍまで延びることが予想される。
【００５６】
次に、誘電体層１６は、例えば、窒化シリコン層が金属酸化物層１５の上に設けられ、続いて、ソースコンタクトおよびドレインコンタクトが形成される場所において、この誘電体層１６および下地の金属酸化物層１５を貫通するビアの形成が行われる。そしてビアは、適切な金属、例えば、Ｍｏで充填され、ソース電極２１およびドレイン電極２２を形成する。得られた構造を図１ｆに概略的に示す。
【００５７】
図２は、上述したようにＡＬＤ  Ａｌ２Ｏ３金属酸化物層１５を備えた、本開示の方法に従って製造されたａ−ＩＧＺＯ薄膜トランジスタの伝達特性（ＩＤＳ−ＶＧＳ）を示す。図３は、このトランジスタの出力特性（ＩＤＳ−ＶＤＳ）を示す。
【００５８】
ａ−ＩＧＺＯ  ＴＦＴは、高い熱安定性および良好な電気的性能を示す。１４．８２ｃｍ２／Ｖ・ｓの電界効果移動度、３．６Ｖの閾値電圧、０．４２Ｖ／ｄｅｃのサブ閾値スウィング、および約１０８のオン／オフ電流比が観測される。
【００５９】
ＴＦＴの電気的性能に対するバイアスストレスの影響を調査した。室温暗所で１０４秒までのストレス時間、正および負の方向で＋／−１．０ＭＶ／ｃｍに対応したゲート電界を印加した。完全にオン条件（ＶＤＳ＝１２ＶおよびＶＧＳ＝１２Ｖ）に対応した正のゲートバイアスストレスの場合、０．８Ｖの閾値電圧シフトが観測された。負のゲートバイアスストレスの場合（ＶＤＳ＝０ＶおよびＶＧ  ＝−１２Ｖ）、１．０Ｖの閾値電圧シフトが観測された。
【００６０】
図４ａと図４ｂは、負のゲートバイアスストレス（図４ａ）および正のゲートバイアスストレス（図４ｂ）の両方について、異なるバイアスストレス時間、０ｓ（即ち、バイアスストレス無し），１００ｓ，３００ｓ，１０００ｓ，３０００ｓおよび１００００ｓについての伝達特性を示す。
【００６１】
図５は、ＶＴＨシフトを、正および負の両方向でストレス時間の関数として示す。これらの結果から、ストレス条件下の安定性が極めて良好であることが結論される。
【００６２】
図６は、ａ−ＩＧＺＯ  ＴＦＴ（Ｗ／Ｌ＝３０／１０  μｍ／μｍ）の初期の伝達特性（白円）および、１５０℃、窒素中の２時間アニール後の伝達特性（黒四角）を示す。これらの結果から、デバイス特性に対するアニール工程の影響が無視でき、良好な熱安定性を示すことが結論できる。
【００６３】
前述の説明は、本開示の特定の実施形態を詳説する。しかしながら、前述がテキストにどのように表れるかに関係なく、本開示は多くの方法で実施できる。特定の用語の使用は、本開示の特定の特徴または態様を記載した場合、用語は、ここでは再定義され、用語が関連した本開示の特徴または態様のいずれか特定の特性を含むことに限定されることを意味すると取るべきでないことは、留意すべきである。
【００６４】
上記詳細な説明は、種々の実施形態に適用されたように、本発明の態様の特徴を図示し記載し指摘したが、本発明の態様の一般的概念から逸脱することなく、説明したデバイスまたはプロセスの形態および詳細での種々の省略、置換および変形が、当業者によって可能であることは理解されよう。
【図１（ａ）】
0006426177.tif 000002
【図１（ｂ）】
0006426177.tif 000003
【図１（ｃ）】
0006426177.tif 000004
【図１（ｄ）】
0006426177.tif 000005
【図１（ｅ）】
0006426177.tif 000006
【図１（ｆ）】
0006426177.tif 000007
【図２】
0006426177.tif 000008
【図３】
0006426177.tif 000009
【図４（ａ）】
0006426177.tif 000010
【図４（ｂ）】
0006426177.tif 000011
【図５】
0006426177.tif 000012
【図６】
0006426177.tif 000013