(57)【特許請求の範囲】
【請求項１】
ダイのパッド試験を行うための試験回路であって、前記ダイは少なくとも１組の試験ユニットを含み、各組の試験ユニットは複数のパッドを含み、
前記試験回路は、
前記複数のパッドにそれぞれ対応する複数のプローブと、
試験信号を出力するための少なくとも２つの信号チャネルと、
前記少なくとも２つの信号チャネルと前記複数のプローブとの間に接続され、前記少なくとも２つの信号チャネルと前記複数のプローブとの結合を切り替える少なくとも１つのスイッチと、を含み、
前記試験回路は、前記少なくとも２つの信号チャネルのうち１つを介して前記複数のパッドのうち一部のパッドに試験信号を順次出力し、前記少なくとも１つのスイッチの切り替え状態を変えた後に前記少なくとも２つの信号チャネルのうち１つを介して前記複数のパッドのうち他部のパッドに試験信号を順次出力し、前記複数のパッドから戻された応答信号をそれぞれ受信する、試験回路。
【請求項２】
前記少なくとも１つのスイッチ及び前記複数のプローブを配置する基板、をさらに含む、請求項１に記載の試験回路。
【請求項３】
前記少なくとも１つのスイッチと前記複数のプローブとは前記基板の同一の表面に配置される、請求項２に記載の試験回路。
【請求項４】
前記少なくとも１つのスイッチと前記複数のプローブとは前記基板の異なる表面に配置される、請求項２に記載の試験回路。
【請求項５】
前記基板には、前記少なくとも１つのスイッチと前記複数のプローブとを接続させるための複数の貫通穴が形成される、請求項４に記載の試験回路。
【請求項６】
前記基板には、
複数の第１貫通穴と、
複数の第２貫通穴と、
前記複数の第１貫通穴と前記複数の第２貫通穴との間に接続される複数の印刷配線が形成され、
前記複数のプローブは前記複数の第１貫通穴を介して前記複数の印刷配線に接続され、前記複数の印刷配線は前記複数の第２貫通穴を介して前記少なくとも１つのスイッチに接続され、
前記複数の印刷配線の長さは、実質的に１０〜１５ｃｍである、請求項４に記載の試験回路。
【請求項７】
前記試験回路は試験装置に用いられ、
前記試験装置は、
前記試験回路に接続され、前記少なくとも２つの信号チャネルを介して、前記試験回路に前記試験信号を出力し、前記試験回路から前記応答信号を受信する試験機と、
前記ダイを含み、前記試験回路を介して前記少なくとも２つの信号チャネルと前記ダイの複数のパッドのうち１つとを接続させる被試験装置と、を含む、請求項１に記載の試験回路。
【請求項８】
前記試験ユニットはＭ個のパッドを含み、
前記少なくとも１つのスイッチのうち１つは、前記少なくとも２つの信号チャネルのうち１つとＮ個のプローブとの結合を切り替え、
前記試験回路は（Ｍ／Ｎ）個のスイッチを介して前記試験ユニットを試験する、請求項１に記載の試験回路。
【請求項９】
前記少なくとも１つのスイッチは、１対２、１対４、１対８又は１対１６の切り替えスイッチである、請求項１に記載の試験回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験回路に関し、特にスイッチを用いて単一の信号チャネルと複数のパッドとの結合を切り替える試験回路に関する。
【背景技術】
【０００２】
現在では半導体製造プロセスが成熟しており、半導体製造プロセスの優れた技術により集積回路の応用がますます広くなり、人々に使用される電子製品では殆ど集積回路チップをコア素子として用いて電子製品を制御する。半導体プロセスの進化がより洗練されているため、現在では、集積回路を試験するための多種の試験装置及び試験方法が出現し、例えば集積回路チップのパッド試験（ＰＡＤ  ｔｅｓｔ）は、パッドが作動できない集積回路チップをパッケージ化して出荷し、不良品を市販するのを防止するように、集積回路チップにおけるワイヤボンディング（ｗｉｒｅ−ｂｏｎｄｉｎｇ）又はゴールドバンプ（ｇｏｌｄ  ｂｕｍｐ）のパッドを試験する。
【０００３】
新しく設計された集積回路チップについて、試験装置の製造者は応用ニーズに対応するように、集積回路チップに応じて異なる型番の試験装置を提供する。しかし、試験装置の製造コストが非常に高く、試験装置の製造者が試験装置のアップデートに伴い購入済みの試験装置を処分すると、試験装置の製造者の試験コストが大幅に増加することに繋がる。
【０００４】
従って、試験コストを低減させるために、購入済みの試験装置を処分することなく、型番の異なる試験装置に互換性をもたらすのは、業界にとって重要な課題の１つとなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】台湾特許第Ｉ３６５９９３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、本発明は、試験回路に必要なハードウェア面積を低減し、製造コストを削減し、型番の異なる試験装置に互換性をもたらす、スイッチを用いて単一の信号チャネルと複数のパッドとの結合を切り替える試験回路を提供することを主な目的とする。
【課題を解決するための手段】
【０００７】
本発明は、複数のスイッチが設けられ、複数のスイッチにより、試験機の信号チャネルとダイの複数のパッドとの結合（或いは単一の信号チャネルと複数のプローブとの結合）をそれぞれ切り替える試験回路（プローブカードでもよい）を提供する。これによって、試験時間が同一の場合に、試験回路に必要なハードウェア面積を低減させ、製造コストを削減できる。本発明は単一の信号チャネルにより複数のパッドを試験するため、試験機は他の信号チャネルを用いて他の試験ユニット又はダイを同時に試験でき、試験機の同時試験の数を増加でき、試験スループットを向上できる。
【０００８】
本発明の試験回路を型番の異なる試験装置に取り付けることができ、試験回路を交換し、対応する試験フローを更新することで、型番の異なる試験装置に互換性をもたらすことができる。従って、試験装置の製造者は、異なる集積回路チップの設計に応じて、購入済みの試験装置を用いて他の型番の試験装置の試験順序を実現できる。これによって、試験装置の製造者の試験コストを効果的に低減できる。
【図面の簡単な説明】
【０００９】
【図１】試験装置の機能ブロック図である。
【図２】試験装置の一部を示す図である。
【図３】本発明の実施例の試験装置の一部を示す図である。
【図４】本発明の実施例の試験装置の一部を示す図である。
【図５】本発明の実施例のプローブカードの断面構成の例を示す図である。
【図６】本発明の実施例の他のプローブカードの断面構成の例を示す図である。
【図７】本発明の実施例の他のプローブカードの断面構成の例を示す図である。
【発明を実施するための形態】
【００１０】
図１は試験装置１の機能ブロック図である。試験装置１は、プローブカード１０、及び少なくとも１つの被試験装置（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）１２を試験するための試験機（Ｔｅｓｔｅｒ）１１を含む。プローブカード１０は、試験回路であってもよく、試験機１１と被試験装置１２との間の接続インタフェースであり、集積回路チップのパッド試験（ＰＡＤ  ｔｅｓｔ）のために用いられ、試験機１の信号チャネルと被試験装置１２に含まれるチップ又はダイ（Ｄｉｅ）のパッドとを接続させるためのものである。試験機１１は、被試験装置１２に必要な試験信号を提供し、被試験装置１２の応答信号を受信し、応答信号と所定条件及び結果に基づいて、被試験装置１２の電気的試験結果が良品又は不良品を示すかを判断してもよい。また、操作者は、試験機１１により特定の試験プログラムを実行して、被試験装置１２の試験フローを制御してもよい。
【００１１】
図２は試験装置２の一部を示す図である。試験装置２は、試験機（図２に図示せず）、及び被試験装置１２を試験するプローブカード２０を含む。プローブカード２０は、複数の信号チャネルＣＨ１〜ＣＨ８と複数のプローブとの間に接続される複数のスイッチ２０１〜２０８を含み、各スイッチは単一の信号チャネルとＮ個のプローブとの結合を切り替え、各プローブはパッドに対応する。例えば、スイッチ２０１〜２０８は単極双投（Ｓｉｎｇｌｅ  Ｐｏｌｅ  Ｄｏｕｂｌｅ  Ｔｈｒｏｗ）スイッチであってもよく、スイッチ２０１は信号チャネルＣＨ１と２つのプローブ及び対応するパッドＰ１、Ｐ２との結合を切り替え、スイッチ２０２は信号チャネルＣＨ２と２つのプローブ及び対応するパッドＰ３、Ｐ４との結合を切り替え、他のスイッチも類似する。Ｍ個のパッドＰ１〜ＰＭは１組の試験ユニットであると仮定すると、各試験ユニットについて（Ｍ／Ｎ）個のスイッチを用いてパッド試験を行う必要がある。Ｍが実質的に１６であり、且つＮが実質的に２である場合に、各試験ユニットでは８個のスイッチが必要となる。
【００１２】
パッド試験を行う場合は、試験機は、単一のパッドごとに電気的試験を行う。例えば、試験機は、信号チャネルＣＨ１〜ＣＨ８とパッドＰ１、Ｐ３、…、Ｐ（Ｍ−１）とをそれぞれ接続させるようにスイッチ２０１〜２０８を制御し、信号チャネルＣＨ１〜ＣＨ８を介してパッドＰ１、Ｐ３、…、Ｐ（Ｍ−１）に試験信号を順次出力し、パッドＰ１、Ｐ３、…、Ｐ（Ｍ−１）から戻された応答信号を受信する。そして、試験機は、スイッチの切り替え状態を変え、即ち信号チャネルＣＨ１〜ＣＨ８とパッドＰ２、Ｐ４、…、ＰＭとを接続させるようにスイッチ２０１〜２０８を制御し、信号チャネルＣＨ１〜ＣＨ８を介してパッドＰ２、Ｐ４、…、ＰＭに試験信号を順次出力し、パッドＰ２、Ｐ４、…、ＰＭから戻された応答信号を受信する。このように、試験機は、１組の試験ユニットのパッド試験を完了した。試験機がダイの全てのパッドから戻された応答信号を収集した場合に、試験機は、応答信号の電気的試験結果に基づいて、ダイ（即ち被試験装置１２）が良品又は不良品であるかを示してもよい。
【００１３】
言い換えれば、試験機はまずスイッチの切り替え状態を固定し、信号チャネルを介してパッドに試験信号を順次出力して該パッドから応答信号を受信し、そして、試験機はスイッチの切り替え状態を変更し、信号チャネルを介してもう１つのパッドに試験信号を順次出力し、該もう１つのパッドから応答信号を受信する。試験機がダイの全てのパッドから戻された応答信号を収集した場合に、試験機は、応答信号の電気的試験結果に基づいて、ダイ（即ち被試験装置１２）が良品又は不良品であるかを示してもよい。
【００１４】
図３は本発明の実施例のもう１つの試験装置３の一部を示す図である。試験装置３は、試験機（図３に図示せず）、及び被試験装置１２を試験するプローブカード３０を含む。プローブカード３０は、複数の信号チャネルＣＨ１、ＣＨ２と複数のプローブとの間に接続される複数のスイッチ３０１、３０２を含み、各スイッチは単一の信号チャネルと８つのプローブとの結合を切り替える。例えば、スイッチ３０１は信号チャネルＣＨ１と８つのプローブ及び対応するパッドＰ１〜Ｐ８との結合を切り替え、スイッチ３０２は信号チャネルＣＨ２と８つのプローブ及び対応するパッドＰ９〜ＰＭとの結合を切り替える。この場合は、同様に１６個のパッドＰ１〜ＰＭを１組の試験ユニットとして試験する際に、プローブカード２０で８個のスイッチが必要となることに比べて、プローブカード３０は２つのスイッチのみを用いて、同じ試験時間内に１組の試験ユニットの試験を完了できる（試験機が単一のパッドごとに電気的試験を行うため、各組の試験ユニットのパッドの総数が同じである場合に、試験時間も同じである）。
【００１５】
このように、試験時間が同じである場合に、プローブカード３０は数の少ないスイッチを用いるため、必要なハードウェア面積も小さく、ここで、プローブカード３０に必要なハードウェア面積がプローブカード２０に必要なものの約１／４であるため、プローブカード３０の製造コストを削減できる。なお、各組の試験ユニットは２つの信号チャネルＣＨ１、ＣＨ２のみを用いるため、試験機は他の信号チャネルＣＨ３〜ＣＨ８を用いて他の３組の試験ユニットを試験でき、試験機の同時試験の数を増加でき、試験スループット（Ｔｈｒｏｕｇｈｐｕｔ）を向上できる。
【００１６】
図３の実施例では、パッド試験を行う際に、試験機はまずＣＨ１及び対応するスイッチ３０１を起動して、信号チャネルＣＨ１を介してパッドＰ１〜Ｐ８に試験信号を順次出力し、パッドＰ１〜Ｐ８から戻された応答信号をそれぞれ受信する。そして、試験機はＣＨ２及び対応するスイッチ３０２を起動して、信号チャネルＣＨ２を介してパッドＰ２〜ＰＭに試験信号を順次出力し、パッドＰ２〜ＰＭから戻された応答信号をそれぞれ受信する。このように、試験機は、１組の試験ユニットについてのパッド試験を完了して、次の組の試験ユニットについてパッド試験を行う。ダイの全ての試験ユニットについてのパッド試験が完了した場合に、試験機は、応答信号の電気的試験結果に基づいて、ダイ（即ち被試験装置１２）が良品又は不良品であるかを示してもよい。
【００１７】
図４は本発明の実施例のもう１つの試験装置４の一部を示す図である。試験装置４は、試験機（図４に図示せず）、及び被試験装置１２を試験するプローブカード４０を含む。プローブカード４０のスイッチ４０１は、単一の信号チャネルと１６個のプローブとの結合を切り替える。この場合は、同様に１６個のパッドＰ１〜ＰＭを１組の試験ユニットとして試験する際に、プローブカード４０は１つのスイッチのみを用いて、同じ試験時間内に１組の試験ユニットの試験を完了できる。
【００１８】
このように、試験時間が同じである場合に、プローブカード４０は数の少ないスイッチを用いるため、必要なハードウェア面積も小さく、ここで、プローブカード４０に必要なハードウェア面積がプローブカード３０に必要なものの約１／２（或いはプローブカード２０の１／８）であるため、プローブカード４０の製造コストを削減できる。なお、各組の試験ユニットは１つの信号チャネルＣＨ１のみを用いるため、試験機は他の信号チャネルＣＨ２〜ＣＨ８を用いて他の７組の試験ユニットを試験でき、試験機の同時試験の数を増加でき、試験スループット（Ｔｈｒｏｕｇｈｐｕｔ）を向上できる。
【００１９】
図４の実施例では、パッド試験を行う際に、試験機はまずＣＨ１及び対応するスイッチ４０１を起動して、信号チャネルＣＨ１を介してパッドＰ１〜ＰＭに試験信号を順次出力し、パッドＰ１〜ＰＭから戻された応答信号をそれぞれ受信する。このように、試験機は、１組の試験ユニットについてのパッド試験を完了して、次の組の試験ユニットについてパッド試験を行う。ダイの全ての試験ユニットについてのパッド試験が完了した場合に、試験機は、応答信号の電気的試験結果に基づいて、ダイ（即ち被試験装置１２）が良品又は不良品であるかを示してもよい。
【００２０】
上記の実施例から分かるように、単一のダイの全てのＰ個のパッドを複数組の試験ユニットに分け、各組の試験ユニットがＭ個のパッドを含み、且つ各スイッチが単一の信号チャネルとＮ個のプローブとの結合を切り替えることができる場合に、プローブカードは、（Ｍ／Ｎ）個のスイッチを用いて各組の試験ユニットを試験する必要があり、この場合に、試験機は、（Ｐ／Ｎ）個の信号チャネルのみを用いて単一ダイの全てのパッドを試験できる。
【００２１】
例えば、試験機が１６個の信号チャネルを含むと仮定し、プローブカードにスイッチを設けていない場合に、１６個の信号チャネルが１６個のパッドにそれぞれ対応する。本発明では、プローブカードにスイッチを設けた場合に、図３の例では、単一のダイの１２８個のパッド（Ｐ＝１２８）を８組の試験ユニットに分け、各組の試験ユニットは１６個のパッド（Ｍ＝１６）を含み、各組の試験ユニットは２つの１対８のスイッチ（Ｎ＝８）及び２つの信号チャネルが必要となる場合に、試験機は１６個の信号チャネル（即ちＰ／Ｎ＝１２８／８＝１６、或いは２チャネル＊８組試験ユニット＝１６チャネル）を用いて、単一のダイの全てのパッドを試験できる。
【００２２】
図４の例では、試験機が１６個の信号チャネルを含むと仮定し、単一のダイの１２８個のパッドを８組の試験ユニットに分け、各試験ユニットが１６個のパッド（Ｍ＝１６）を含み、且つ各組の試験ユニットは１つの１対１６のスイッチ（Ｎ＝１６）及び１つの信号チャネルが必要となる場合に、試験機は８個の信号チャネル（即ちＰ／Ｎ＝１２８／１６＝８、或いは１チャネル＊８組試験ユニット＝８チャネル）を用いて、単一のダイの全てのパッドを試験できる。従って、試験機は、他の８個の信号チャネルを用いて、もう１つのダイを同時に試験できる。
【００２３】
なお、試験装置２、３及び４は型番の異なる試験機及び対応する試験フローを含むため、異なる集積回路チップ設計に応じて、対応するパッド試験の順序が異なる。例えば、Ｍ個のパッドを含む試験ユニットについて、試験装置２の試験順序は、パッドＰ１、Ｐ３、…、Ｐ（Ｍ−１）及びＰ２、Ｐ４、…、ＰＭであり、試験装置３の試験順序は、パッドＰ１〜Ｐ８及びＰ９〜ＰＭであり、試験装置４の試験順序は、パッドＰ１〜ＰＭである。従って、１つの型番の試験装置を用いてもう１つの試験装置の試験順序を実現する場合に、例えば試験装置４で試験装置２の試験順序を実現する場合に、操作者は、試験装置４のプローブカード４０を試験装置２に取り付け、試験装置４の試験フローを修正し、或いは更新する（例えば自動制御のソフトウェアプログラムを更新する）ことで、試験装置４を用いて試験装置２の試験順序を実現してもよい。
【００２４】
プローブカードが試験機と被試験装置との間の接続インタフェース（取り外し可能な素子）であり、且つプローブカードの製造コストが試験機のコスト製造よりも比較的に低いため、試験装置の製造者にとって、プローブカードの交換に必要な費用は、試験装置を新しく購入するに必要な費用よりも低いはずである。簡単に言えば、本発明は、試験回路を交換し、試験フローを更新することで、型番の異なる試験装置に互換性をもたらすことができる。従って、試験装置の製造者は、異なる集積回路チップの設計に応じて、購入済みの試験装置を用いて他の型番の試験装置の試験順序を実現できる。これによって、試験装置の製造者の試験コストを効果的に低減できる。
【００２５】
本発明は、複数のスイッチが設けられ、複数のスイッチにより、試験機の信号チャネルとダイの複数のパッドとの結合（或いは信号チャネルと複数のプローブとの結合）をそれぞれ切り替えることで、試験時間が同一の場合に、試験回路に必要なハードウェア面積を低減させ、製造コストを削減できる。なお、本発明は単一の信号チャネルにより複数のパッドを試験するため、試験機は他の信号チャネルを用いて他の試験ユニット又はダイを同時に試験でき、試験機の同時試験の数を増加でき、試験スループットを向上できる。
【００２６】
上記構造に該当するプローブは全て本発明の範疇に属し、上記の実施例に限定されない。例えば、スイッチは、１対２、１対４、１対８若しくは１対１６の切り替えスイッチ、又は他の可能な単極多投スイッチ若しくは一対多のソリッドステートリレー（ＳＳＲ：Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｒｅｌａｙ）であってもよく、即ちＮは２よりも大きい任意の正整数であってもよい。また、当業者は、プローブカードのハードウェア構造、回路設計、形状、サイズについて、上記構造に基づいて修正、変更してもよく、本発明はこれに限定されない。
【００２７】
例えば、図５は本発明の実施例のプローブカード５０の断面構成の例を示す図である。プローブカード５０は、基板５１、複数のスイッチ５２、複数のプローブ及び複数の保持フレームを含む。スイッチ５２は、基板５１の表面（例えば下面）に配置され、複数のプローブと試験機（図５に図示せず）との間に接続され、試験機の単一の信号チャネルとＮ個のプローブと間の結合を切り替える。保持フレームは、基板５１の同一の表面（例えば下面）に配置され、パッド試験を行うようにプローブを固定する。即ち、スイッチ５２とプローブとは基板５１の同一の表面に配置される。
【００２８】
図６は本発明の実施例の他のプローブカード６０の断面構成の例を示す図である。プローブカード６０は、基板６１、複数のスイッチ６２、複数のプローブ及び複数の保持フレームを含む。スイッチ６２は、基板６１の表面（例えば上面）に配置され、複数のプローブと試験機（図６に図示せず）との間に接続され、試験機の単一の信号チャネルとＮ個のプローブと間の結合を切り替える。保持フレームは、基板６１のもう１つの表面（例えば下面）に配置され、パッド試験を行うようにプローブを固定する。即ち、スイッチ６２とプローブとは基板６１の異なる表面に配置される。基板６１には、試験信号及び応答信号の伝送及び受信を行うために、異なる表面に配置されているスイッチ６２とプローブとを接続させるための複数の貫通穴６３（ｖｉａ）が形成され、スイッチ６２が貫通穴６３を介してプローブに接続される。
【００２９】
図７は本発明の実施例の他のプローブカード７０の断面構成の例を示す図である。プローブカード７０は、基板７１、複数のスイッチ７２、複数のプローブ及び複数の保持フレームを含む。スイッチ７２は、基板７１の表面（例えば上面）に配置され、複数のプローブと試験機（図７に図示せず）との間に接続され、試験機の単一の信号チャネルとＮ個のプローブと間の結合を切り替える。保持フレームは、基板７１のもう１つの表面（例えば下面）に配置され、パッド試験を行うようにプローブを固定する。即ち、スイッチ７２とプローブとは基板７１の異なる表面に配置される。基板７１には、貫通穴７３、７４、及び印刷配線７５が形成され、プローブは貫通穴７３を介して印刷配線７５に接続され、印刷配線７５は貫通穴７４を介してスイッチ７２に接続され、スイッチ７２とプローブとの間の信号伝送経路を構成する。１つの実施例では、印刷配線７５の長さは、プローブカード７０のサイズの規格に応じて、実質的に１０〜１５ｃｍであってもよい。
【００３０】
なお、図２乃至図４から分かるように、各組の試験ユニットのパッドの数を固定すると、プローブカード２０に必要なハードウェア面積（例えば８個のスイッチ）はプローブカード３０に必要なハードウェア面積（例えば２つのスイッチ）の４倍であり、或いはプローブカード４０に必要なハードウェア面積（例えば１つのスイッチ）の８倍である。従って、試験機の形状及びサイズが固定する場合に、プローブカード３０及び４０の基板は、より多くの利用可能な面積を有するため、設計者は実際の要求に応じて、スイッチの基板上の位置及び印刷配線の長さを調整でき、設計の柔軟性を向上できる。
【００３１】
以上のことから、本発明は、複数のスイッチが設けられ、複数のスイッチにより、試験機の信号チャネルとダイの複数のパッドとの結合（或いは単一の信号チャネルと複数のプローブとの結合）をそれぞれ切り替える試験回路（プローブカードでもよい）を提供する。これによって、試験時間が同一の場合に、試験回路に必要なハードウェア面積を低減させ、製造コストを削減できる。本発明は単一の信号チャネルにより複数のパッドを試験するため、試験機は他の信号チャネルを用いて他の試験ユニット又はダイを同時に試験でき、試験機の同時試験の数を増加でき、試験スループットを向上できる。本発明の試験回路を型番の異なる試験装置に取り付けることができ、試験回路を交換し、対応する試験フローを更新することで、型番の異なる試験装置に互換性をもたらすことができる。従って、試験装置の製造者は、異なる集積回路チップの設計に応じて、購入済みの試験装置を用いて他の型番の試験装置の試験順序を実現できる。これによって、試験装置の製造者の試験コストを効果的に低減できる。
以上は単なる本発明の好ましい実施例を説明し、本発明の特許請求の範囲を均等に変更、修正したものは本発明の範囲に属するものである。
【符号の説明】
【００３２】
１、２、３、４    試験装置
１０、２０、３０、４０、５０、６０、７０    プローブカード
２０１〜２０８、３０１、３０２、４０１、５２、６２、７２    スイッチ
ＣＨ１〜ＣＨ８    信号チャネル
Ｐ１〜ＰＭ    パッド
１１    試験機
１２    被試験装置
５１、６１、７１    基板
６３、７３、７４    貫通穴
７５    印刷配線
【図１】
0006405346.tif 000002
【図２】
0006405346.tif 000003
【図３】
0006405346.tif 000004
【図４】
0006405346.tif 000005
【図５】
0006405346.tif 000006
【図６】
0006405346.tif 000007
【図７】
0006405346.tif 000008