(57)【特許請求の範囲】
【請求項１】
入力されたデジタルオーディオ信号に所定の変調が行われパルス状の信号となる変調部と、
前記パルス状の信号を増幅する増幅部と、
前記増幅部から出力される信号を復調する第１の復調部と、
前記第１の復調部から出力される第１の信号のレベルを下げるレベル調整部と、
前記変調部の出力である前記パルス状の信号を復調する第２の復調部と、
前記レベル調整部から出力される第２の信号と前記第２の復調部から出力される第３の信号との差分を検出する検出部と、
正側端子および負側端子を有するスピーカユニットと、
前記検出部から出力される信号を増幅するアナログ増幅部と
を備え、
前記第１の信号が前記スピーカユニットの前記正側端子に供給され、前記アナログ増幅部から出力される第４の信号が前記スピーカユニットの前記負側端子に供給されるように構成された信号処理装置。
【請求項２】
前記増幅部は、第１の基準電位点および第２の基準電位点の間に直列接続された一対のスイッチング素子を有し、
前記アナログ増幅部は、第３の基準電位点および第４の基準電位点の間に直列接続された一対のスイッチング素子を有する
請求項１に記載の信号処理装置。
【請求項３】
前記第３の基準電位点および前記第４の基準電位点間の電圧は、前記第１の基準電位点および前記第２の基準電位点間の電圧に比して小とされる
請求項２に記載の信号処理装置。
【請求項４】
前記第１の復調部および前記第２の復調部の特性が同一となるように構成された
請求項１から３のいずれかに記載の信号処理装置。
【請求項５】
前記所定の変調は、パルス幅変調である
請求項１から４のいずれかに記載の信号処理装置。
【請求項６】
変調部が、入力されたデジタルオーディオ信号に所定の変調をしてパルス状の信号とし、
増幅部が、前記パルス状の信号を増幅し、
第１の復調部が、前記増幅部から出力される信号を復調し、
レベル調整部が、前記第１の復調部から出力される第１の信号のレベルを下げ、
第２の復調部が、前記変調部の出力である前記パルス状の信号を復調し、
検出部が、前記レベル調整部から出力される第２の信号と前記第２の復調部から出力される第３の信号との差分を検出し、
アナログ増幅部が、前記検出部から出力される信号を増幅し、
前記第１の信号がスピーカユニットの正側端子に供給され、前記アナログ増幅部から出力される第４の信号が前記スピーカユニットの前記負側端子に供給される
信号処理方法。
【請求項７】
前記所定の変調は、パルス幅変調である
請求項６に記載の信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、信号処理装置および信号処理方法に関する。
【背景技術】
【０００２】
従来から、高効率、低発熱等の利点を有するデジタルアンプ（Ｄ級アンプ）が知られている（例えば、下記特許文献１，特許文献２を参照のこと）。特許文献１等に記載されているようにデジタルアンプは、ＰＷＭ(Pulse Width Modulation)信号を増幅する増幅回路と、ＰＷＭ信号をアナログ信号に戻すＬＰＦ(Low Pass Filter)とを備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００５／００１２５４６号明細書
【０００４】
【特許文献２】特開２００４−１２８６６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したデジタルアンプでは、増幅回路に使用されるスイッチング素子やＬＰＦの非線形性によってＰＷＭ信号が歪んでしまうおそれがある、という問題があった。また、増幅回路の電源に含まれるリップルノイズ（電源リップル）の影響により、最終的に再生される音の音質が劣化するおそれがある、という問題があった。
【０００６】
本開示の目的の一つは、電源リップル等の影響を低減できる信号処理装置および信号処理方法を提供することにある。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本開示は、例えば、
入力されたデジタルオーディオ信号に所定の変調が行われパルス状の信号となる変調部と、
パルス状の信号を増幅する増幅部と、
増幅部から出力される信号を復調する第１の復調部と、
第１の復調部から出力される第１の信号のレベルを下げるレベル調整部と、
変調部の出力であるパルス状の信号を復調する第２の復調部と、
レベル調整部から出力される第２の信号と第２の復調部から出力される第３の信号との差分を検出する検出部と、
正側端子および負側端子を有するスピーカユニットと、
検出部から出力される信号を増幅するアナログ増幅部と
を備え、
第１の信号がスピーカユニットの正側端子に供給され、アナログ増幅部から出力される第４の信号がスピーカユニットの負側端子に供給されるように構成された信号処理装置である。
【０００８】
本開示は、例えば、
変調部が、入力されたデジタルオーディオ信号に所定の変調をしてパルス状の信号とし、
増幅部が、パルス状の信号を増幅し、
第１の復調部が、増幅部から出力される信号を復調し、
レベル調整部が、第１の復調部から出力される第１の信号のレベルを下げ、
第２の復調部が、変調部の出力であるパルス状の信号を復調し、
検出部が、レベル調整部から出力される第２の信号と第２の復調部から出力される第３の信号との差分を検出し、
アナログ増幅部が、検出部から出力される信号を増幅し、
第１の信号がスピーカユニットの正側端子に供給され、アナログ増幅部から出力される第４の信号がスピーカユニットの負側端子に供給される
信号処理方法である。
【発明の効果】
【０００９】
少なくとも一つの実施形態によれば、電源リップル等の影響を低減でき、再生音の音質の劣化を防止できる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。また、説明において例示した効果により本開示の内容が限定して解釈されるものではない。
【図面の簡単な説明】
【００１０】
【図１】本開示の第１の実施形態における信号処理装置の構成の一例を示すブロック図である。
【図２】本開示の第１の実施形態における信号処理装置の具体的な構成の一例を説明するための図である。
【図３】本開示の第１の実施形態における信号処理装置の動作の一例を説明するための図である。
【図４】本開示の第２の実施形態における信号処理装置の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下、本開示の複数の実施形態について図面を参照しながら説明する。なお、説明は以下の順序で行う。
＜１．第１の実施形態＞
＜２．第２の実施形態＞
＜３．変形例＞
以下に説明する実施形態等は本開示の好適な具体例であり、本開示の内容がこれらの実施形態等に限定されるものではない。
なお、以下の説明における「音」には人の声、音楽など種々の音が含まれる。
【００１２】
＜１．第１の実施形態＞
「信号処理装置の構成」
図１は、本開示の第１の実施形態に係る信号処理装置（信号処理装置１）の構成の一例を示す図である。信号処理装置１は、オーディオ信号（音信号）を処理する装置である。信号処理装置１は、例えば、ＰＷＭ生成部１０と、ドライバ１１と、増幅部１２と、第１の復調部の一例であるＬＰＦ１３と、レベル調整部１４と、スピーカユニット１５と、第２の復調部の一例であるＬＰＦ１６と、検出部２０と、アナログアンプ２１とを有する。
【００１３】
ＰＷＭ生成部１０に対して、入力信号ＩＮが入力される。ＰＷＭ生成部１０にＡ／Ｄ(Analog to Digital)変換機能がある場合には、ＰＷＭ生成部１０への入力信号ＩＮとしてアナログオーディオ信号を入力し、Ａ／Ｄ変換機能がない場合はデジタルオーディオ信号を入力する。本開示に係る実施形態では、ＰＷＭ生成部１０に対してデジタルオーディオ信号が入力されるフルデジタルのデジタルアンプとして信号処理装置１が構成されている。デジタルオーディオ信号としては、ＰＣＭ(Pulse Code Modulation)フォーマットの信号やＤＳＤ(Direct Stream Digital)フォーマットの信号を例示することができる。入力信号ＩＮは、ＣＤ(Compact Disc)等の光記録媒体、可般型のメモリ、ハードディスク装置等から読み出される信号でもよく、インターネット等のネットワークを介して得られる信号でもよい。
【００１４】
ＰＷＭ生成部１０は、例えばＤＳＰ(Digital Signal Processor)からなり、入力信号ＩＮをパルス幅変調（ＰＷＭ変調）することによりＰＷＭ信号ＰＳを得る。ＰＷＭ生成部１０から出力されたＰＷＭ信号ＰＳが分岐され、一方がドライバ１１に供給され、他方がＬＰＦ１６に供給される。なお、パルス密度変調（ＰＤＭ(Pulse Density Modulation)変調）等の他の変調方式によりパルス状の信号が生成されてもよい。
【００１５】
ＰＷＭ生成部１０に入力される入力信号ＩＮは、例えば、Ｒ(Right)チャンネルの信号である。もちろん、ＰＷＭ生成部１０に入力される入力信号ＩＮがＬ(Left)チャンネルの信号でもよい。ソースである入力信号ＩＮがステレオもしくはマルチチャンネルに対応し、チャンネル毎の入力信号ＩＮが信号処理装置１に入力される場合には、各チャンネルに応じた同様の構成が設けられる。
【００１６】
ドライバ１１は、ＰＷＭ生成部１０から入力されるＰＷＭ信号ＰＳに応じて、増幅部１２が有するスイッチング素子のオン／オフを制御する。増幅部１２は、ＰＷＭ生成部１０から出力されるＰＷＭ信号ＰＳを電力増幅し、電力増幅したＰＷＭ信号ＰＳをＬＰＦ１３に供給する。
【００１７】
ＬＰＦ１３は、増幅部１２により電力増幅されたＰＷＭ信号の高域成分をカットするとともにＰＷＭ信号を復調し、アナログ信号であるオーディオ信号Ａ１（第１の信号の一例）を得る。ＬＰＦ１３から出力されるオーディオ信号Ａ１が分岐され、一方がレベル調整部１４に供給され、他方がスピーカユニット１５の正側端子に入力される。
【００１８】
レベル調整部１４は、ＬＰＦ１３から供給されるオーディオ信号Ａ１のレベルを下げる（レベルダウン）。レベル調整部１４は、増幅部１２の増幅率（ゲイン）を打ち消すようにオーディオ信号Ａ１のレベルを下げる。レベル調整部１４によりレベルダウンされたオーディオ信号Ａ２（第２の信号の一例）が検出部２０に入力される。この時、後述のオーディオ信号Ａ３のレベルおよびオーディオ信号Ａ２のレベルが同じレベルとなるようにレベル調整がなされる。
【００１９】
スピーカユニット１５は、正側端子（プラス端子）および負側端子（マイナス端子）を有する。スピーカユニット１５としてはダイナミックスピーカ等、公知のスピーカユニットを適用することができる。スピーカユニット１５の正側端子にはＬＰＦ１３の出力であるオーディオ信号Ａ１が供給され、スピーカユニット１５の負側端子にはアナログアンプ２１の出力が供給されるように構成されている。
【００２０】
ＬＰＦ１６は、ＰＷＭ生成部１０から供給されるＰＷＭ信号ＰＳを復調し、アナログ信号であるオーディオ信号Ａ３（第３の信号の一例）を得る。ＬＰＦ１６から検出部２０に対して、リファレンス信号（基準信号）としてのオーディオ信号Ａ３が供給される。
【００２１】
検出部２０は、例えばオーディオ信号Ａ２およびオーディオ信号Ａ３の差分を検出することによりエラー信号ＥＳを得る。詳細は後述するが、オーディオ信号Ａ２の波形は、前段における増幅処理等により歪み等が生じた信号波形となる。これに対して、オーディオ信号Ａ３の波形は、前段の処理において増幅処理等が行われていないため基本的に歪み等が生じていない理想的な波形となる。このため、オーディオ信号Ａ２およびオーディオ信号Ａ３の差分を検出することにより、オーディオ信号Ａ２に含まれるエラー成分を抽出することができる。検出部２０から出力されたエラー信号ＥＳがアナログアンプ２１に供給される。
【００２２】
アナログアンプ２１は、エラー信号ＥＳを下記に例示するゲインでもって増幅し、増幅後のエラー信号ＡＥＳ（第４の信号の一例）を得る。アナログアンプ２１のゲインは、増幅部１２のゲインと同一もしくは略同一となるように設定されている。アナログアンプ２１から出力されたエラー信号ＡＥＳがスピーカユニット１５の負側端子に供給される。
【００２３】
図２は、信号処理装置１の各部の具体的な構成の一例を示す図である。なお、図２では、信号処理装置１の一部の構成の図示を省略している。増幅部１２は、例えば、第１の基準電位点の一例である＋ＶＢ１（正電源）と第２の基準電位点−ＶＢ１（負電源）との間に直列に接続された２個のスイッチング素子を有する。スイッチング素子としては、例えば、Ｎチャンネル型のＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)が使用される。ハイサイド側のＭＯＳＦＥＴ３０のドレインが正電源＋ＶＢ１に接続され、ローサイド側のＭＯＳＦＥＴ３１のソースが負電源−ＶＢ１に接続されている。ＭＯＳＦＥＴ３０のソースとＭＯＳＦＥＴ３１のドレインが接続されており、その接続点に対してＬＰＦ１３が接続されている。
【００２４】
正電源＋ＶＢ１は例えば５０Ｖ（ボルト）であり、負電源−ＶＢ１は例えば−５０Ｖである。すなわち、正電源＋ＶＢ１および負電源−ＶＢ１の間の電圧は１００Ｖである。増幅部１２の電源電圧は図示しない電源回路により生成され、増幅部１２に供給される。ドライバ１１は、ドライバ１１に入力されるＰＷＭ信号ＰＳに応じて、ＭＯＳＦＥＴ３０およびＭＯＳＦＥＴ３１を相補的に駆動する。例示した構成から成る増幅部１２により、例えば２０ｄＢ（デシベル）の利得（ゲイン）が得られる。
【００２５】
ＬＰＦ１３は、例えば、コイルＬ１とコンデンサＣ１とにより形成されてなる２次のＬＰＦである。ドライバ１１による増幅部１２に対するスイッチング制御により、コイルＬ１の入力端が正電源＋ＶＢ１および負電源−ＶＢ１の何れか一方に接続され、コイルＬ１の入力端に増幅後のＰＷＭ信号ＰＳが入力される。ＬＰＦ１３により増幅後のＰＷＭ信号ＰＳが復調され、オーディオ信号Ａ１が得られる。
【００２６】
なお、ＬＰＦ１６は、例えば、ＬＰＦ１３の次数、周波数特性等の特性が同一もしくは略同一となるように構成される。ＬＰＦ１６の特性がＬＰＦ１３の特性と同一もしくは略同一であれば、ＬＰＦ１６の構成は必ずしもコイルおよびコンデンサからなるＬＰＦに限定されるものではない。例えば、ＲＣ回路を２段接続した回路によりＬＰＦ１６が構成されてもよい。
【００２７】
レベル調整部１４は、例えば、抵抗Ｒ１および抵抗Ｒ２を直列に接続した分圧回路から成る。抵抗Ｒ１および抵抗Ｒ２の接続中点に対して検出部２０が接続されている。レベル調整部１４により得られる利得は、増幅部１２により得られるゲインを打ち消すように設定される。例えば、レベル調整部１４により得られる利得は−２０ｄＢに設定され、この利得が得られるように抵抗Ｒ１および抵抗Ｒ２の抵抗値が適切に設定される。
【００２８】
アナログアンプ２１は、例えば、第３の基準電位点の一例である＋ＶＢ２（正電源）と第４の基準電位点−ＶＢ２（負電源）との間に直列に接続された２個のバイポーラトランジスタなどのリニア増幅素子を有する。リニア増幅素子としては、例えば、ハイサイド側にＮＰＮ型のトランジスタＴｒ１が使用され、ローサイド側にＰＮＰ型のトランジスタＴｒ２が使用される。トランジスタＴｒ１のコレクタが正電源＋ＶＢ２に接続され、トランジスタＴｒ２のコレクタが負電源−ＶＢ２に接続されている。トランジスタＴｒ１のエミッタとトランジスタＴｒ２のエミッタとが接続され、その接続点に対してスピーカユニット１５の負側端子が接続されている。すなわち、アナログアンプ２１は、例えば、電圧増幅部と、トランジスタＴｒ１およびトランジスタＴｒ２とを有するプッシュプル回路により構成されており、通常のアナログアンプのＮＦＢの効果によって充分に歪、ノイズ特性は良いものとなっている。
【００２９】
正電源＋ＶＢ２は例えば５Ｖであり、負電源−ＶＢ２は例えば−５Ｖである。すなわち、正電源＋ＶＢ２および負電源−ＶＢ２の間の電圧は１０Ｖである。アナログアンプ２１の電源電圧は図示しない電源回路により生成され、アナログアンプ２１に供給される。なお、アナログアンプ２１の電源電圧および増幅部１２の電源電圧を同一にしてもよいが、アナログアンプ２１が増幅するエラー信号ＥＳのレベルは小さいため、アナログアンプ２１に印加する電源電圧は小さくてよい。このため、本実施形態では、アナログアンプ２１の電源電圧（第３の基準電位点と第４の基準電位点との間の電圧）を増幅部１２の電源電圧（第１の基準電位点と第２の基準電位点との間の電圧）より小さく設定している。これにより、信号処理装置１における電力消費の効率を向上させることができる。さらに、アナログアンプ２１の発熱を最小限とすることができる。アナログアンプ２１のゲインは、増幅部１２のゲインに合わせて例えば、２０ｄＢとする。
【００３０】
以上、第１の実施形態における信号処理装置の構成について説明した。上述した信号処理装置１においては、所定の処理により信号の波形に歪みが生じたり、信号にノイズが重畳するおそれがある。信号の波形に歪み等が生じる原因としては、増幅部１２の電源電圧の変動や増幅部１２の電源に重畳するリップルノイズ、増幅部１２におけるＭＯＳＦＥＴ（ＭＯＳＦＥＴ３０およびＭＯＳＦＥＴ３１）やＬＰＦ１３の非線形性等が考えられ、特に増幅部１２における電力増幅処理に起因するものが大きいと考えられる。
【００３１】
このような問題に対して想定技術（従来技術ではない）として、電源電圧の変動を抑制するために大容量の電解コンデンサを使用して対応することが考えられる。しかしながら、大容量の電解コンデンサを使用することによりコストの増加を招き、また電源電圧を安定化するための構成によりシステム全体の効率が低下するおそれがある。また、波形歪を低減するためのＰＷＭ制御も提案されているが、高精度のＰＷＭ制御が必要とされ、同様にコストの増加等を招くおそれがあり現実的ではない。そこで、上述した問題に鑑みてなされた本開示の実施形態における信号処理装置の動作について具体的に説明する。
【００３２】
「信号処理装置の動作」
図３は、信号処理装置１における動作の一例を説明するための図である。なお、図３では、信号処理装置１の一部の構成を省略または簡略化して示している。ＰＷＭ生成部１０に対して入力信号ＩＮが入力される。図３では、入力信号ＩＮの波形が湾曲形状により模式的に示されている。入力信号ＩＮがアナログ的に示されているがこれは理解を容易とするためのものであり、上述したように本実施形態に係る信号処理装置１はＰＷＭ生成部１０に対してデジタル信号が入力されるフルデジタルの信号処理装置である。
【００３３】
ＰＷＭ生成部１０により入力信号ＩＮがパルス幅変調され、パルス幅変調されたＰＷＭ信号ＰＳがＰＷＭ生成部１０から出力される。ＰＷＭ生成部１０から出力されたＰＷＭ信号ＰＳが一方の系において増幅部１２に供給され、他方の系においてＬＰＦ１６に供給される。図３では、増幅部１２およびＬＰＦ１６のそれぞれに供給されるＰＷＭ信号ＰＳが模式的に示されている。
【００３４】
ＰＷＭ信号ＰＳが増幅部１２により電力増幅され、ＬＰＦ１３により復調されることによりオーディオ信号Ａ１が得られる。上述したように電力増幅等の影響によりオーディオ信号Ａ１には歪み、ノイズが重畳する。図３では、オーディオ信号Ａ１の波形としてディップ状の歪みが生じた波形が示されている。オーディオ信号Ａ１がスピーカユニット１５の正側端子に供給される。また、オーディオ信号Ａ１が検出部２０に供給される。オーディオ信号Ａ１は増幅部１２により電力増幅がなされ信号レベルが大きいため、レベル調整部１４（図３では図示を省略している）によりレベルダウンされた後に検出部２０に供給される。なお、図３では検出部２０およびアナログアンプ２１が一のアンプによりまとめて図示されている。
【００３５】
他方の系において、ＰＷＭ生成部１０から出力されたＰＷＭ信号ＰＳがＬＰＦ１６に供給される。ＰＷＭ信号ＰＳがＬＰＦ１６により復調されることによりオーディオ信号Ａ３が得られる。この系では信号に対する電力増幅がなされておらず大電力の信号を扱わないため、ＬＰＦ１６の素子の非線形性が信号の波形にほとんど影響しない。このため、ＬＰＦ１６から出力されるオーディオ信号Ａ３の波形は、歪み等がほとんどなく、入力信号ＩＮと略同様の波形となる。オーディオ信号Ａ３が検出部２０に供給される。
【００３６】
オーディオ信号Ａ１をレベルダウンした信号（オーディオ信号Ａ２）とオーディオ信号Ａ３との差分（エラー成分）が検出部２０により検出され、アナログアンプ２１により電圧増幅される。アナログアンプ２１により増幅される信号はエラー成分のみであるため、アナログアンプ２１から出力されるエラー信号ＡＥＳのレベルは極めて小さい。エラー信号ＡＥＳが入力側に帰還されることなくスピーカユニット１５の負側端子に供給される。
【００３７】
このようにスピーカユニット１５の正側端子にはオーディオ信号Ａ１が入力される。一方、スピーカユニット１５の負側端子にはエラー信号ＡＥＳが入力される。負側端子に入力されるエラー信号ＡＥＳにより、オーディオ信号Ａ１と同相でもってエラー成分がキャンセルされるようにスピーカユニット１５のマイナス端子が僅かに変動する。このため、スピーカユニット１５は歪み等がキャンセルされたオーディオ信号でもって駆動されることになり、歪み等がない信号波形に基づく音（ＯＵＴ）が再生されることになる。
【００３８】
第１の実施形態による信号処理装置により、エラー成分を帰還させることなく、ＮＦＢ(Negative Feed Back)と同様の補正効果を得ることができる。さらに、帰還の系がないため発振のおそれがない。さらに、第１の実施形態における信号処理装置の処理により、パンピング（増幅部の電源電圧の絶対値が上昇する現象）や電源のリップルノイズの影響を低減できるとともに、信号の歪みやノイズによる音質の低下を防止できる。さらに、ダンピングファクタを改善することができる。さらに、増幅部１２におけるスイッチング素子の起動時に生じる、ＤＣ(Direct Current)成分に近い低周波のオフセット成分を抑制することができる。さらに、電源電圧変化によるゲイン変動も同じ仕組みで相殺されるため電源を安定化させる制御を行う必要がない。さらに、第１の実施形態ではフルデジタルの処理が可能になる。
【００３９】
＜２．第２の実施形態＞
次に、第２の実施形態について説明する。なお、第１の実施形態における信号処理装置と同様の構成については同一の参照符号を付し、重複した説明を省略する。また、特に断らない限り、第１の実施形態で説明した事項は第２の実施形態に適用することができる。
【００４０】
図４は、第２の実施形態における信号処理装置（信号処理装置２）の構成の一例を示す図である。信号処理装置２は、ノンフィードバック型の信号処理装置１と異なり、フィードバック型の信号処理装置である。信号処理装置２は、信号処理装置１と同様に、ＰＷＭ生成部１０と、ドライバ１１と、増幅部１２と、ＬＰＦ１３と、レベル調整部１４と、ＬＰＦ１６と、検出部２０とを有する。さらに、信号処理装置２は、スピーカユニット４０と、加算器４２とを有する。
【００４１】
スピーカユニット４０の正側端子に入力される信号は、第１の実施形態と同様にオーディオ信号Ａ１である。すなわち、入力信号ＩＮがＰＷＭ生成部１０によりパルス幅変調されることによりＰＷＭ信号ＰＳが生成され、ＰＷＭ信号ＰＳがドライバ１１，増幅部１２により電力増幅される。増幅後のＰＷＭ信号ＰＳがＬＰＦ１３により復調されオーディオ信号Ａ１が得られ、オーディオ信号Ａ１がスピーカユニット４０の正側端子に入力される。なお、第２の実施形態ではスピーカユニット４０の負側端子は接地されている。
【００４２】
ＬＰＦ１３の出力であるオーディオ信号Ａ１は、レベル調整部１４に供給されレベルダウンされた後、オーディオ信号Ａ２として検出部２０に供給される。
【００４３】
ＰＷＭ生成部１０から出力されたＰＷＭ信号ＰＳは、さらにＬＰＦ１６に供給される。ＬＰＦ１６によりＰＷＭ信号ＰＳが復調されオーディオ信号Ａ３が得られる。オーディオ信号Ａ３が検出部２０に供給される。検出部２０により、オーディオ信号Ａ２とオーディオ信号Ａ３との差分が検出され、エラー信号ＥＳが得られる。このようにエラー信号ＥＳを取得する処理の流れは第１の実施形態と同様である。
【００４４】
第２の実施形態では、エラー信号ＥＳを入力側に負帰還させる。フルデジタルの信号処理装置では入力信号ＩＮがデジタル信号であるため、一旦、Ｄ／Ａ変換により入力信号ＩＮをアナログ信号に変換する必要がある。例えば、加算器４２の前段にＤ／Ａ変換部を設け、入力信号ＩＮをデジタル信号からアナログ信号に変換する。エラー信号ＥＳが加算器４２に供給され、入力信号ＩＮからエラー信号ＥＳが減算される。このように、第２の実施形態では、信号経路に一部、アナログ処理を必要とする。
【００４５】
エラー成分を負帰還し入力信号ＩＮに加算することで入力信号ＩＮから予めエラー成分を除去することができる。したがって、電力増幅等にエラー成分が重畳されても結果的にエラー成分がない信号とすることができる。このため、第１の実施形態と同様、パンピングや電源のリップルノイズの影響を低減できるとともに、信号の歪みやノイズによる音質の劣化を防止できる。さらに、ダンピングファクタを改善することができる。さらに、増幅部１２におけるスイッチング素子の起動時に生じる、ＤＣ成分に近い低周波のオフセット成分を抑制することができる。さらに、電源を安定化させる制御を行う必要がない。第１の実施形態と異なりアナログアンプを設けていないため高効率化をはかることができる。
【００４６】
さらに、信号処理装置２では全帯域の信号を負帰還させるのではなく、エラー成分のみを負帰還させるようにしている。このため負帰還の処理にあって考慮すべき位相差、ゲイン差等の制御を厳密に行う必要がなくなる。
【００４７】
なお、発振を防止するためにＰＷＭ生成部１０は例えば、低遅延のＤＳＰ等により構成されることが好ましい。また、周波数の高い信号ほど高速に帰還（ループ）させる必要があるため、エラー信号の帯域を制限する構成が必要になる。
【００４８】
＜３．変形例＞
以上、本開示の複数の実施形態について具体的に説明したが、本開示は、上述の実施形態に限定されるものではなく、本開示の技術的思想に基づく各種の変形が可能である。
【００４９】
上述した実施形態では、第２の基準電位点および第４の基準電位点を負電源としたが、接地を各基準電位点としてもよい。
【００５０】
上述した実施形態において、ＰＷＭ生成部１０が、自身が生成したＰＷＭ信号ＰＳを保持（記憶）するようにし、処理を行う際に適宜、ＰＷＭ信号ＰＳを読み出すようにしてもよい。
【００５１】
本開示における信号処理装置は、テレビジョン装置、車載機器、携帯型のオーディオプレーヤ、携帯機器（スマートホンやノート型のコンピュータ）等の幅広い電子機器に対して適用することができる。
【００５２】
本開示は、装置に限らず、方法、プログラム、システム等により実現することができる。プログラムは、例えば、ネットワークを介して、若しくは、光ディスクや半導体メモリ等の可搬型のメモリを介してユーザに提供し得る。
【００５３】
なお、実施形態および変形例における構成および処理は、技術的な矛盾が生じない範囲で適宜組み合わせることができる。例示した処理の流れにおけるそれぞれの処理の順序は、技術的な矛盾が生じない範囲で適宜、変更できる。
【００５４】
本開示は、以下の構成もとることができる。
（１）
所定の変調がされたパルス状の信号を増幅する増幅部と、
前記増幅部から出力される信号を復調する第１の復調部と、
前記第１の復調部から出力される第１の信号のレベルを下げるレベル調整部と、
前記パルス状の信号を復調する第２の復調部と、
前記レベル調整部から出力される第２の信号と前記第２の復調部から出力される第３の信号との差分を検出する検出部と
を備える信号処理装置。
（２）
正側端子および負側端子を有するスピーカユニットと、
前記検出部から出力される信号を増幅するアナログ増幅部と
を備え、
前記第１の信号が前記スピーカユニットの前記正側端子に供給され、前記アナログ増幅部から出力される第４の信号が前記スピーカユニットの前記負側端子に供給されるように構成された
（１）に記載の信号処理装置。
（３）
前記増幅部は、第１の基準電位点および第２の基準電位点の間に直列接続された一対のスイッチング素子を有し、
前記アナログ増幅部は、第３の基準電位点および第４の基準電位点の間に直列接続された一対のスイッチング素子を有する
（２）に記載の信号処理装置。
（４）
前記第３の基準電位点および前記第４の基準電位点間の電圧は、前記第１の基準電位点および前記第２の基準電位点間の電圧に比して小とされる
（３）に記載の信号処理装置。
（５）
前記第１の復調部および前記第２の復調部の特性が同一となるように構成された
（１）乃至（４）のいずれかに記載の信号処理装置。
（６）
前記所定の変調は、パルス幅変調である
（１）乃至（５）のいずれかに記載の信号処理装置。
（７）
増幅部が、所定の変調がされたパルス状の信号を増幅し、
第１の復調部が、前記増幅部から出力される信号を復調し、
レベル調整部が、前記第１の復調部から出力される第１の信号のレベルを下げ、
第２の復調部が、前記パルス状の信号を復調し、
検出部が、前記レベル調整部から出力される第２の信号と前記第２の復調部から出力される第３の信号との差分を検出する
信号処理方法。
（８）
アナログ増幅部が、前記検出部から出力される信号を増幅し、
前記第１の信号がスピーカユニットの正側端子に供給され、前記アナログ増幅部から出力される第４の信号が前記スピーカユニットの前記負側端子に供給される
（７）に記載の信号処理方法。
（９）
前記所定の変調は、パルス幅変調である
（７）または（８）に記載の信号処理方法。
【符号の説明】
【００５５】
１，２・・・信号処理装置
１０・・・ＰＷＭ生成部
１２・・・増幅部
１３，１６・・・ＬＰＦ
１４・・・レベル調整部
１５・・・スピーカユニット
２０・・・検出部
２１・・・アナログアンプ
【図１】
0006405759.tif 000002
【図２】
0006405759.tif 000003
【図３】
0006405759.tif 000004
【図４】
0006405759.tif 000005