(57)【特許請求の範囲】
【請求項１】
画素ユニット回路であって、駆動トランジスタ、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、蓄積容量及び発光デバイスを備え、
前記駆動トランジスタは、ドレイン電極が前記第４のトランジスタのソース電極に接続され、ソース電極が前記第３のトランジスタのドレイン電極に接続され、ゲート電極が前記蓄積容量の第１の端子及び前記第１のトランジスタのソース電極に接続され、
前記第１のトランジスタは、ドレイン電極が前記第４のトランジスタのソース電極に接続され、ソース電極が前記駆動トランジスタのゲート電極に接続され、ゲート電極が走査制御信号線に接続され、
前記第２のトランジスタは、ドレイン電極がデータラインに接続され、ソース電極が前記駆動トランジスタのソース電極及び第３のトランジスタのドレイン電極に接続され、ゲート電極が前記走査制御信号線に接続され、
前記第３のトランジスタは、ドレイン電極が駆動トランジスタのソース電極に接続され、ソース電極が前記発光デバイスのアノードに接続され、ゲート電極が発光制御信号線に接続され、
前記第４のトランジスタは、ドレイン電極が第１の電源電圧に接続され、ソース電極が前記駆動トランジスタのドレイン電極及び第１のトランジスタのドレイン電極に接続され、ゲート電極がプリチャージ制御信号線に接続され、
前記蓄積容量は、第１の端子が前記駆動トランジスタのゲート電極に接続され、第２の端子が前記第１の電源電圧に接続され、
前記発光デバイスのカソードが第２の電源電圧に接続され、
発光デバイスの作動段階によって、補償方式を選択し、前記補償方式は内部補償方式および外部補償方式を有し、
前記発光デバイスが通常に発光する作動段階にあると、内部補償方式によって前記発光デバイスを補償し、
前記発光デバイスがパネルリセットの作動段階にあり、或いは前記発光デバイスがフレーム間、行間の表示空きの作動段階にあると、外部補償方式によって前記発光デバイスを補償し、
前記外部補償方式によって前記発光デバイスを補償する場合に、
前記駆動トランジスタに対して電流抽出し、前記発光デバイスに対して電流抽出して、前記駆動トランジスタ又は前記発光デバイスから抽出した電流を検出し、検出された電流値によって前記発光デバイスに対して電圧又は電流補償することを特徴とする画素ユニット回路。
【請求項２】
前記発光デバイスは有機発光ダイオードデバイスであることを特徴とする請求項１に記載の画素ユニット回路。
【請求項３】
請求項１に記載の画素ユニット回路の補償方法であって、
発光デバイスの作動段階によって、補償方式を選択し、前記補償方式は内部補償方式および外部補償方式を有するステップと、
前記発光デバイスが通常に発光する作動段階にあると、内部補償方式によって前記発光デバイスを補償するステップと、
前記発光デバイスがパネルリセットの作動段階にあり、或いは前記発光デバイスがフレーム間、行間の表示空きの作動段階にあると、外部補償方式によって前記発光デバイスを補償するステップと、を備え、
前記外部補償方式によって前記発光デバイスを補償するステップは、具体的に、
前記駆動トランジスタに対して電流抽出するステップと、
前記発光デバイスに対して電流抽出するステップと、
前記駆動トランジスタ又は前記発光デバイスから抽出した電流を検出し、検出された電流値によって前記発光デバイスに対して電圧又は電流補償するステップと、を備えることを特徴とする画素ユニット回路の補償方法。
【請求項４】
前記内部補償方式によって前記発光デバイスを補償するステップは、具体的に、
前記駆動トランジスタに対してプリチャージするステップと、前記駆動トランジスタに対して電圧又は電流補償するステップと、前記発光デバイスを常に発光させるように、前記発光デバイスに対して電圧又は電流補償するステップと、を備えることを特徴とする請求項３に記載の画素ユニット回路の補償方法。
【請求項５】
前記駆動トランジスタに対してプリチャージするステップは、具体的に、
発光制御信号をローレベルにさせ、前記第３のトランジスタをオフにするステップと、プリチャージ制御信号をハイレベルにさせ、前記第４のトランジスタをオンにするステップと、走査制御信号をハイレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオンにするステップと、前記駆動トランジスタのソース電極の電圧をデータラインの電圧ＶＤａｔａにさせるステップと、を備えることを特徴とする請求項４に記載の画素ユニット回路の補償方法。
【請求項６】
前記駆動トランジスタに対して電圧又は電流補償するステップは、具体的に、
発光制御信号をローレベルにさせ、前記第３のトランジスタをオフにするステップと、プリチャージ制御信号をローレベルにさせ、前記第４のトランジスタをオフにするステップと、走査制御信号をハイレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオンにするステップと、前記駆動トランジスタのゲート電極の電圧をＶＤａｔａ＋Ｖｔｈｎにさせ、ＶＤａｔａが前記データラインの電圧であり、Ｖｔｈｎが前記駆動トランジスタの閾値電圧であるステップと、を備えることを特徴とする請求項４に記載の画素ユニット回路の補償方法。
【請求項７】
前記発光デバイスを常に発光させるように、前記発光デバイスに対して電圧又は電流補償するステップは、具体的に、
発光制御信号をハイレベルにさせ、前記第３のトランジスタをオンにするステップと、プリチャージ制御信号をハイレベルにさせ、前記第４のトランジスタをオンにするステップと、走査制御信号をローレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオフにするステップと、前記駆動トランジスタを介して前記発光デバイスに入力される電流ＩＯＬＥＤを、
【数１】
0006262845.tif 000006
にさせ、
μｎがキャリアの移動度であり、Ｃｏｘが前記蓄積容量のゲート酸化層のコンデンサーであり、Ｗ／Ｌが前記駆動トランジスタの幅長比であり、ＶＤａｔａが前記データラインの電圧であり、ＶＯＬＥＤが前記発光デバイスのアノード電圧であるステップと、を備えることを特徴とする請求項４に記載の画素ユニット回路の補償方法。
【請求項８】
前記駆動トランジスタに対して電流抽出するステップは、具体的に、
発光制御信号をローレベルにさせ、前記第３のトランジスタをオフにするステップと、プリチャージ制御信号をハイレベルにさせ、前記第４のトランジスタをオンにするステップと、走査制御信号をハイレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオンにするステップと、前記駆動トランジスタの電流を前記データラインに入力させるとともに、前記発光デバイスからデータラインに流入する電流を遮断するステップと、を備えることを特徴とする請求項３に記載の画素ユニット回路の補償方法。
【請求項９】
前記発光デバイスに対して電流抽出するステップは、具体的に、
発光制御信号をハイレベルにさせ、前記第３のトランジスタをオンにするステップと、プリチャージ制御信号をローレベルにさせ、前記第４のトランジスタをオフにするステップと、走査制御信号をハイレベルにさせ、前記第２のトランジスタをオンにするステップと、前記発光デバイスの電流を前記データラインに入力させるとともに、前記駆動トランジスタから前記データラインに流入する電流を遮断するステップと、を備えることを特徴とする請求項８に記載の画素ユニット回路の補償方法。
【請求項１０】
前記発光デバイスは有機発光ダイオードデバイスであることを特徴とする請求項３〜９のいずれか１項に記載の画素ユニット回路の補償方法。
【請求項１１】
請求項１又は２に記載の画素ユニット回路を備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示技術分野に関し、特に、画素ユニット回路及びその補償方法、並びに表示装置に関する。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ、Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）は、電流型発光デバイスとして、高性能の表示装置にますます多く応用されている。従来のパッシブマトリックス型有機発光ダイオード（Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）は、表示サイズの大きくなることに従って、１つの画素に対する駆動時間をさらに短くする必要があるため、過渡電流を大きくする必要があり、消費電力も多くなってしまう。それとともに、大電流の応用によって、ナノのインジウムスズ酸化物（ＩＴＯ、Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅｓ）の線路電圧降下が大きすぎるようになり、ＯＬＥＤデバイスは、作動電圧も高すぎるようになり、効率が低下してしまう。アクティブマトリクス型有機発光ダイオード（ＡＭＯＬＥＤ、Ａｃｔｉｖｅ Ｍａｔｒｉｘ ＯＬＥＤ）は、スイッチ管によって、ＯＬＥＤに入力する電流を行毎に走査するため、これらの問題をよく解決できる。
【０００３】
ＡＭＯＬＥＤのアレイ基板を設計する場合、主に、画素ユニット回路の間の輝度が不均一である問題を解決する必要がある。
【０００４】
まず、ＡＭＯＬＥＤは、薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ−Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）によって画素ユニットの回路を形成して、対応する電流をＯＬＥＤデバイスに供給する。従来技術では、主に、低温多結晶シリコン薄膜トランジスタ又は酸化物薄膜トランジスタが採用される。低温多結晶シリコン薄膜トランジスタ及び酸化物薄膜トランジスタは、普通のアモルファスシリコン薄膜トランジスタに比べて、さらに高い移動度及びさらに安定する特性を有し、ＡＭＯＬＥＤ表示にさらに適合に応用される。然し、結晶化技術の制約によって、大面積のガラス基板上に形成されたＬＴＰＳ ＴＦＴ（Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｉ  Ｓｉｌｉｃｏｎ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）は、例えば、閾値電圧及び移動度等の電気学的なパラメータが不均一である場合が多い。このような不均一性によって、ＯＬＥＤ表示デバイスに電流差及び輝度差、即ち、ムラ現象が現れるようになり、人の目に感じられる。酸化物薄膜トランジスタは、技術的に均一性がよいが、アモルファスシリコン薄膜トランジスタと同じように、長時間に加圧される場合及び高温の場合に、閾値電圧がドリフトしてしまう。表示画面が異なるため、パネルの薄膜トランジスタ毎の閾値ドリフト量が異なり、表示の輝度の異なりが生じてしまう。このような異なりが直前の表示画像に関わるため、残像現象が現れる。
【０００５】
第二に、大きいサイズの表示では、アレイ基板の電源線に一定の抵抗があり、全ての画素の駆動電流がいずれも電源電圧（ＡＲＶＤＤ）によって提供されるため、アレイ基板では、ＡＲＶＤＤ電源の給電位置に近い領域の電源電圧が給電位置から離れる領域の電源電圧より高い。このような現象は、電源の電圧降下と呼ばれる。ＡＲＶＤＤの電圧が電流に関わるため、電源の電圧降下によって、異なる領域の電流も異なるようになり、表示する場合、ムラ現象が生じてしまう。Ｐ型ＴＦＴによって画素ユニットを形成する低温多結晶シリコン技術は、このような問題にさらに敏感である。これは、その蓄積容量がＡＲＶＤＤと駆動トランジスタＴＦＴのゲート電極との間に接続され、ＡＲＶＤＤの電圧の変わりによって、駆動トランジスタＴＦＴのゲート-ソース間電圧Ｖｇｓが直接に影響されるからである。
【０００６】
第三に、ＯＬＥＤデバイスを蒸着するとき、膜厚が不均一であることにより、電気学的な性能も不均一になる。Ｎ型ＴＦＴによって画素ユニットを形成するアモルファスシリコン又は酸化物薄膜トランジスタ技術は、蓄積容量が駆動ＴＦＴのゲート電極とＯＬＥＤのアノードとの間に接続され、データ電圧がゲート電極に伝送されるとき、画素毎のＯＬＥＤのアノードの電圧が異なると、駆動ＴＦＴに実際に印加されるゲート-ソース間電圧Ｖｇｓも異なるになって、駆動電流の異なりが表示輝度の異なりを生じてします。
【０００７】
ＡＭＯＬＥＤは、駆動のタイプによって、デジタル型、電流型及び電圧型という３つのタイプに分ける。デジタル型駆動方法は、ＴＦＴをスイッチとして駆動時間を制御することによってグレースケールを実現し、不均一性を補償する必要がない。然し、その作動頻度が表示サイズの増大に従って倍に上昇し、消費電力も大きくなり、且つ設計の物理的な限界がある範囲で達するため、大きいサイズの表示の応用に適しない。電流型駆動法は、大きさが異なる電流を直接に駆動トランジスタＴＦＴに提供することによって、グレースケールを実現し、駆動トランジスタＴＦＴの不均一性及び電源の電圧降下をよく補償できる。然し、ローグレースケール信号を書き入れるとき、小電流がデータラインにおける大きい寄生容量を充電することは、書き入れ時間の長すぎる問題をもたらしてしまう。この問題は、大きいサイズの表示で特に深刻であって克服し難い。電圧型駆動方法は、従来のアクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ、Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の駆動方法に類似するように、駆動ＩＣによってグレースケールを示す電圧信号を提供する。この電圧信号は、画素回路の内部で駆動トランジスタＴＦＴの電流信号に変換され、ＯＬＥＤを駆動して輝度グレースケールを実現する。このような方法は、駆動速度が速くて簡単に実現できるメリットを有し、大きいサイズのパネルの駆動に適し、業界において広く応用されている。然し、駆動トランジスタＴＦＴの不均一性、電源の電圧降下及びＯＬＥＤの不均一性を補償するように、余計なＴＦＴ及びコンデンサーを設計する必要がある。
【０００８】
図１は、従来技術に係る画素ユニット回路である。図１に示すように、画素ユニット回路は、２つの薄膜トランジスタＴ２、Ｔ１、及び１つのコンデンサーＣを備える。図１に示す画素ユニット回路は、典型的な電圧駆動型画素回路構造（２Ｔ１Ｃ）である。ここで、薄膜トランジスタＴ２は、スイッチトランジスタとして、データラインの電圧を駆動トランジスタとしての薄膜トランジスタＴ１のゲート電極に伝送し、駆動トランジスタは、このデータ電圧を対応する電流に変換してＯＬＥＤデバイスに供給する。通常では、駆動トランジスタＴ１は、飽和領域にあり、１行の走査時間期間に定電流を提供すべきである。その電流は、
【数１】
0006262845.tif 000002
であり、ここで、μｎは、キャリアの移動度であり、Ｃｏｘはゲート酸化層の電気容量であり、Ｗ／Ｌはトランジスタの幅長比であり、ＶＤＡＴＡはデータラインの信号電圧であり、ＶＯＬＥＤはＯＬＥＤデバイスの作動電圧であり、Ｖｔｈｎは駆動トランジスタの閾値電圧である。増強型ＴＦＴにおいて、Ｖｔｈｎは正値であり、空乏型ＴＦＴにおいて、Ｖｔｈｎは負値である。上式から分かるように、Ｖｔｈｎが画素ユニットによって異なると、電流が異なるようになる。画素ユニットにおいて、駆動トランジスタＴＦＴのＶｔｈｎが時間によってドリフトすると、前後の電流が異なるようになり、残像が生じてしまう。ＯＬＥＤデバイスの不均一性により、ＯＬＥＤの作動電圧が異なるようになり、電流も異なるようになる。
【０００９】
Ｖｔｈｎの不均一性、Ｖｔｈｎのドリフト及びＯＬＥＤの不均一性を補償することに臨む画素構造が様々あり、一般的に、内部補償型及び外部補償型に分ける。内部補償は、画素の内部において、ＴＦＴ及びコンデンサーによって画素駆動トランジスタＴＦＴの閾値電圧の情報を記憶して、駆動トランジスタＴＦＴのＶｇｓバイアス電圧にフィードバックすることによって図る補償方式である。図２ａは従来技術に係る内部補償式の増強型ＴＦＴ画素ユニット回路であり、図２ｂは従来技術に係る内部補償式の空乏型ＴＦＴ画素ユニット回路である。図２ａ及び図２ｂに示すように、従来技術に係る内部補償式の画素ユニット回路は、１つの駆動トランジスタを備え、駆動トランジスタは薄膜トランジスタであり、駆動トランジスタのゲート電極がソース電極に接続され、駆動トランジスタのドレイン電極がＯＬＥＤのアノードに接続され、ＯＬＥＤのカソードは第２の電源電圧ＥＬＶＳＳに接続される。然し、このような構造は増強型ＴＦＴのみに適用され、空乏型ＴＦＴに対して、ＴＦＴのゲート電極の電圧が０であっても依然として導通することができるため、ＴＦＴに蓄積される電圧において、Ｖｔｈｎの電圧情報を備えなくなり、Ｖｔｈｎの不均一性を補償することができなくなる。
【００１０】
他の補償方式は外部補償であり、即ち、画素内部のＴＦＴによって駆動トランジスタのＩ−Ｖ特性及びＯＬＥＤデバイスのＩ−Ｖ特性を外部誘導回路に読取り、補償する必要がある駆動電圧値を計算して駆動パネルのチップにフィードバックして補償を図る方式である。図３は、従来技術に係る外部補償式の画素ユニット回路である。図３に示すように、従来技術に係る外部補償式の画素ユニット回路は、アクティブマトリクス式有機ＥＬ（ＡＭＯＬＥＤ）、ディスプレイ用行選択器（Ｄｉｓｐｌａｙ ｒｏｗ ｓｅｌｅｃｔｏｒ）、センサー用行選択器（Ｓｅｎｓｏｒ ｒｏｗ ｓｅｌｅｃｔｏｒ）、列読み出し器（Ｃｏｌｕｍｎ ｒｅａｄｏｕｔ）、画像処理用大規模集積回路（Ｉｍａｇｅ ｐｒｏｃｅｓｓｉｎｇ ＬＳＩ）、アナログ・ディジタル変換器（ＡＤＣ）、特定用途向け集積回路プロセッサー（ＡＰ、ＡＳＩＣ Ｐｒｏｃｅｓｓｏｒ）を備え、前記特定用途向け集積回路ＡＰは、ディスプレイデータ（Ｄｉｓｐｌａｙ ＤＡＴＡ）を前記画像処理用大規模集積回路ＬＳＩに提供し、前記ＡＭＯＬＥＤは、画素ユニット回路のアレイを備え、画素ユニット回路毎の電流又は電圧を列読み出し器によって出力し、図３に示すように、列読み出し器とアナログ・ディジタル変換器との間の三角形は増幅補償回路を示し、データ電圧を参考電圧とすると、列読み出し器から流出する電圧が参考電圧より小さい場合、画素ユニット回路の電圧を補償する必要がありことを説明し、前記放大補償回路によって列読み出し器からの電圧を補償することによって、対応する画素ユニット回路の駆動トランジスタ及び／又はＯＬＥＤデバイスの電圧又は電流が補償された。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
内部補償及び外部補償は利点及び欠点をそれぞれ有する。限られた空間及び回路構造により、一般的に、内部補償は、駆動トランジスタＴＦＴの閾値電圧の不均一性及びドリフトのみを補償することができ、外部補償は、外部の集積回路チップで複雑な算法をすることができるため、駆動トランジスタのＴＦＴ閾値電圧及び移動度の不均一性及びＯＬＥＤのエイジング等の望まない状況を補償することができる。然し、外部補償の補償範囲が限られるため、その補償電圧がデータライン（ＤＡＴＡ）電圧の最大範囲を超えてはできない。内部補償回路を介して得られる内部駆動電圧は外部ＤＡＴＡ電圧の最大範囲を超えてもよい。内部補償及び外部補償を組み合わせれば、両方のメリットを兼備することができる。
【課題を解決するための手段】
【００１２】
本発明は、従来技術に係る画素ユニット回路が内部補償及び外部補償を組み合わせられない問題、及び発光デバイス及び対応する画素ユニット回路を補償する場合に生じる駆動トランジスタの閾値電圧の不均一性問題を解決し、外部補償するように、駆動トランジスタ及び発光デバイスの回路特性の抽出機能を有し、表示装置のムラ現象を解消する目的を実現できる画素ユニット回路及びその補償方法、並びに表示装置を提供する。
【００１３】
本発明の実施形態は、画素ユニット回路を提供し、駆動トランジスタ、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、蓄積容量及び発光デバイスを備え、
前記駆動トランジスタは、ドレイン電極が前記第４のトランジスタのソース電極に接続され、ソース電極が前記第３のトランジスタのドレイン電極に接続され、ゲート電極が前記蓄積容量の第１の端子および前記第１のトランジスタのソース電極に接続され、
前記第１のトランジスタは、ドレイン電極が前記第４のトランジスタのソース電極に接続され、ソース電極が前記駆動トランジスタのゲート電極に接続され、ゲート電極が走査制御信号線に接続され、
前記第２のトランジスタは、ドレイン電極がデータラインに接続され、ソース電極が前記駆動トランジスタのソース電極及び第３のトランジスタのドレイン電極に接続され、ゲート電極が前記走査制御信号線に接続され、
前記第３のトランジスタは、ドレイン電極が駆動トランジスタのソース電極に接続され、ソース電極が前記発光デバイスのアノードに接続され、ゲート電極が発光制御信号線に接続され、
前記第４のトランジスタは、ドレイン電極が第１の電源電圧に接続され、ソース電極が前記駆動トランジスタのドレイン電極及び第１のトランジスタのドレイン電極に接続され、ゲート電極がプリチャージ制御信号線に接続され、
前記蓄積容量は、第１の端子が前記駆動トランジスタのゲート電極に接続され、第２の端子が前記第１の電源電圧に接続され、
前記発光デバイスのカソードが第２の電源電圧に接続される。
【００１４】
さらに、本発明の実施形態に係る画素ユニット回路では、前記発光デバイスは有機発光ダイオードデバイスである。
【００１５】
さらに、本発明の実施形態は、前記画素ユニット回路の補償方法を提供する。前記方法は、
発光デバイスの作動段階により、補償方式を選択し、前記補償方式は、内部補償方式及び外部補償方式を備えるステップと、
前記発光デバイスが通常に発光する作動段階にあると、内部補償方式によって前記発光デバイスを補償するステップと、
前記発光デバイスがパネルリセットの作動段階、或いは、前記発光デバイスがフレーム間、行間の表示空きの作動段階にあるとき、外部補償方式によって前記発光デバイスを補償するステップと、を備える。
【００１６】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法では、前記内部補償方式によって前記発光デバイスを補償するステップは、具体的に、
前記駆動トランジスタに対してプリチャージするステップと、
前記駆動トランジスタに対して電圧又は電流補償するステップと、
前記発光デバイスを常に発光させるように、前記発光デバイスに対して電圧又は電流補償するステップと、を備える。
【００１７】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法では、前記駆動トランジスタに対してプリチャージするステップは、具体的に、
発光制御信号をローレベルにさせ、前記第３のトランジスタをオフにするステップと、プリチャージ制御信号をハイレベルにさせ、前記第４のトランジスタをオンにするステップと、走査制御信号をハイレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオンにするステップと、前記駆動トランジスタのソース電極の電圧をデータラインの電圧ＶＤａｔａにするステップと、を備える。
【００１８】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法では、前記駆動トランジスタに対して電圧又は電流補償するステップは、具体的に、
発光制御信号をローレベルにさせ、前記第３のトランジスタをオフにするステップと、プリチャージ制御信号をローレベルにさせ、前記第４のトランジスタをオフにするステップと、走査制御信号をハイレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオンにするステップと、前記駆動トランジスタのゲート電極電圧をＶＤａｔａ＋Ｖｔｈｎ にさせ、ＶＤａｔａが前記データラインの電圧であり、Ｖｔｈｎが前記駆動トランジスタの閾値電圧であるステップと、を備える。
【００１９】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法では、前記発光デバイスを常に発光させるように、前記発光デバイスを電圧又は電流補償するステップは、具体的に、
発光制御信号をハイレベルにさせ、前記第３のトランジスタをオンにするステップと、プリチャージ制御信号をハイレベルにさせ、前記第４のトランジスタをオンにするステップと、走査制御信号をローレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオフにするステップと、前記駆動トランジスタを介して前記発光デバイスに入力される電流ＩＯＬＥＤを、
【数２】
0006262845.tif 000003
にさせ、μｎがキャリアの移動度であり、Ｃｏｘが前記蓄積容量のゲート酸化層のコンデンサーであり、Ｗ／Ｌが前記駆動トランジスタの幅長比であり、ＶＤａｔａが前記データラインの電圧であり、ＶＯＬＥＤが前記発光デバイスのアノードの電圧であるステップと、を備える。
【００２０】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法では、前記外部補償方式によって前記発光デバイスを補償するステップは、具体的に、
前記駆動トランジスタに対して電流抽出を行うステップと、
前記発光デバイスに対して電流抽出を行うステップと、
前記駆動トランジスタ又は前記発光デバイスから抽出する電流を検出し、検出された電流値によって前記発光デバイスに対して電圧又は電流補償するステップと、を備える。
【００２１】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法では、前記駆動トランジスタに対して電流抽出するステップは、具体的に、
発光制御信号をローレベルにさせ、前記第３のトランジスタをオフにするステップと、プリチャージ制御信号をハイレベルにさせ、前記第４のトランジスタをオンにするステップと、走査制御信号をハイレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオンにするステップと、前記駆動トランジスタの電流を前記データラインに入力させるとともに、前記発光デバイスからデータラインに流入する電流を遮断するステップと、を備える。
【００２２】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法では、前記発光デバイスに対して電流抽出するステップは、具体的に、
発光制御信号をハイレベルにさせ、前記第３のトランジスタをオンにするステップと、プリチャージ制御信号をローレベルにさせ、前記第４のトランジスタをオフにするステップと、走査制御信号をハイレベルにさせ、前記第２のトランジスタをオンにするステップと、前記発光デバイスの電流を前記データラインに入力させるとともに、前記駆動トランジスタから前記データラインに流入する電流を遮断するステップと、を備える。
【００２３】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法では、前記発光デバイスは有機発光ダイオードデバイスである。
【００２４】
本発明の実施形態は、本発明実施形態に係る画素ユニット回路を備える表示装置をさらに提供する。
【発明の効果】
【００２５】
本発明実施形態に係る画素ユニット回路及びその補償方法、並びに表示装置によれば、以下の有益な効果を実現することができる。
一、本発明の実施形態に係る画素ユニット回路及びその補償方法は、内部補償及び外部補償を組み合わせてＯＬＥＤデバイスを補償することができるとともに、内部補償及び外部補償のメリットを兼備し、内部補償によって、Ｎ型空乏型又は増強型ＴＦＴ駆動トランジスタの閾値電圧の非均一性又はドリフトによるムラ現象が解消されて、表示効果が向上されるとともに、駆動ＴＦＴの特性及びＯＬＥＤ特性の抽出機能を有し、外部補償の駆動に効果的に応用されることができる。
二、本発明の実施形態に係る画素ユニット回路及びその補償方法は、電源の電圧降下による異なる領域の電流差を補償することができ、表示効果を向上することができる。
三、本発明の実施形態に係る表示装置は、本発明の実施形態に係る画素ユニット回路を採用するため、ムラ現象をさらに解消し、表示装置の表示効果をさらに向上することができる。
【図面の簡単な説明】
【００２６】
【図１】従来技術に係る画素ユニット回路である。
【図２】従来技術に係る内部補償式の画素ユニット回路である。
【図３】従来技術に係る外部補償式の画素ユニット回路である。
【図４】本発明の実施形態に係る画素ユニット回路の回路図である。
【図５】本発明の実施形態に係る画素ユニット回路の補償方法のフローチャートである。
【図６】本発明の実施形態に係る内部補償モードの画素ユニット回路の補償方法のフローチャートである。
【図７】本発明の実施形態に係る内部補償モードの画素ユニット回路の等価回路図である。
【図８】本発明の実施形態に係る内部補償モードの画素ユニット回路の補償方法の制御信号のシーケンス図である。
【図９】本発明の実施形態に係る外部補償モードの画素ユニット回路の補償方法のフローチャートである。
【図１０】本発明の実施形態に係る外部補償モードの画素ユニット回路の等価回路図である。
【図１１】本発明の実施形態に係る外部補償モードの画素ユニット回路の補償方法の制御信号のシーケンス図である。
【発明を実施するための形態】
【００２７】
以下、本発明をさらに理解するように、図面及び具体的な実施形態を組み合わせて、本発明をさらに説明する。
【００２８】
本発明の実施形態に係る画素ユニット回路は、主に、発光デバイスＯＬＥＤの駆動補償に用いられ、発光デバイス毎が１つの画素ユニット回路によって駆動補償され、画素ユニット回路毎が５つの薄膜トランジスタ及び１つのコンデンサーによって前記発光デバイスに接続されて構成される。この構造は、内部及び外部補償に兼用できる。内部補償の表示過程は、プリチャージ、補償及び表示という３つの過程に分ける。外部補償は、駆動トランジスタＴＦＴの電流抽出及び発光デバイスの電流抽出という２つの過程に分ける。従来の画素構造に対して、増強型又は空乏型駆動トランジスタＴＦＴの閾値電圧のドリフト及び非均一性、発光デバイスの電圧の非均一性及びエイジングを効果的に補償することができる。
【００２９】
本発明の実施形態に係る画素ユニット回路は、出力端子の発光デバイスがＡＭＯＬＥＤであってもよい。前記画素ユニット補償回路は、内部補償によってＮ型空乏型又は増強型駆動トランジスタＴＦＴの閾値電圧の非均一性を効果的に補償することができ、表示効果を向上することができるとともに、駆動トランジスタＴＦＴの特性、発光デバイス特性の抽出機能を有し、効果的に外部補償の駆動に用いられる。ここで、前記発光デバイスはＯＬＥＤデバイスであり、前記発光デバイス特性は、ＯＬＥＤデバイスの電圧、電流特性である。
【００３０】
図４は本発明の実施形態に係る画素ユニット回路の回路図である。図４に示すように、本発明の実施形態に係る画素ユニット回路は、駆動トランジスタＴ１、第１のトランジスタＴ２、第２のトランジスタＴ３、第３のトランジスタＴ４、第４のトランジスタＴ５、蓄積容量ＣＳＴ及び発光デバイスを備え、前記発光デバイスは有機発光ダイオードデバイスＯＬＥＤである。
【００３１】
駆動トランジスタＴ１は、前記発光デバイスを駆動するものであり、ドレイン電極が前記第４のトランジスタＴ５のソース電極に接続され、ソース電極が前記第３のトランジスタＴ４のドレイン電極に接続され、ゲート電極が前記蓄積容量ＣＳＴの第１の端子及び前記第１のトランジスタＴ２のソース電極に接続される。
【００３２】
第１のトランジスタＴ２は、走査制御信号の制御スイッチである。前記第１のトランジスタＴ２は、ドレイン電極が前記第４のトランジスタＴ５のソース電極に接続され、ソース電極が前記駆動トランジスタＴ１のゲート電極に接続され、ゲート電極が走査制御信号線ＳＣＡＮに接続される。
【００３３】
第２のトランジスタＴ３は走査制御信号の他の制御スイッチである。前記第２のトランジスタＴ３は、ドレイン電極がデータラインＤＡＴＡに接続され、ソース電極が前記駆動トランジスタＴ１のソース電極及び第３のトランジスタＴ４のドレイン電極に接続され、ゲート電極が前記走査制御信号線ＳＣＡＮに接続される。
【００３４】
第３のトランジスタＴ４は発光制御信号の制御スイッチである。前記第３のトランジスタＴ４は、ドレイン電極が駆動トランジスタＴ１のソース電極に接続され、ソース電極が前記発光デバイスＯＬＥＤのアノードに接続され、ゲート電極が発光制御信号線ＥＭに接続される。
【００３５】
第４のトランジスタＴ５はプリチャージ制御信号の制御スイッチである。前記第４のトランジスタＴ５は、ドレイン電極が第１の電源電圧ＥＬＶＤＤに接続され、ソース電極が前記駆動トランジスタＴ１のドレイン電極及び第１のトランジスタＴ２のドレイン電極に接続され、ゲート電極がプリチャージ制御信号線ＰＲに接続される。
【００３６】
蓄積容量ＣＳＴは、第１の端子が前記駆動トランジスタＴ１のゲート電極に接続され、第２の端子が前記第１の電源電圧ＥＬＶＤＤに接続される。
【００３７】
前記発光デバイスＯＬＥＤのカソードは第２の電源電圧ＥＬＶＳＳに接続される。
【００３８】
第２の電源電圧ＥＬＶＳＳは発光デバイスのカソードに供給される電圧であり、一般的に、−５Ｖ〜０Ｖであり、実際のデバッグによって得られる。
【００３９】
さらに、図５は本発明の実施形態に係る画素ユニット回路の補償方法のフローチャートである。図５に示すように、前記方法は、
発光デバイスの作動段階により、内部補償及び外部補償を有する補償方式を選択するステップＳ１００と、
前記発光デバイスが通常に発光する作動段階にあると、内部補償によって前記発光デバイスを補償するステップＳ２００と、
有機発光ダイオードデバイスＯＬＥＤである前記発光デバイスが、パネルリセットの作動段階にあり、或いは、前記発光デバイスがフレーム間、行間の表示空きの作動段階にあると、外部補償によって前記発光デバイスを補償するステップＳ３００と、
を備える。
【００４０】
さらに、図６は本発明の実施形態の内部補償モードの画素ユニット回路の補償方法のフローチャートを示す。図６に示すように、前記内部補償によって前記発光デバイスを補償するステップ２００は、具体的に、
前記駆動トランジスタのドレイン電極にプリチャージを行うステップＳ２１０と、
前記駆動トランジスタのゲート電極に電圧又は電流補償を行うステップＳ２２０と、
前記発光デバイスを常に発光させるように、前記発光デバイスに電圧又は電流補償を行うステップＳ２３０と、
を備える。
【００４１】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法において、前記駆動トランジスタのドレイン電極にプリチャージを行うステップ２１０は、具体的に、
発光制御信号ＥＭをローレベルにさせ、前記第３のトランジスタをオフにするステップと、プリチャージ制御信号ＰＲをハイレベルにさせ、前記第４のトランジスタをオンにするステップと、走査制御信号をハイレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオンにするステップと、前記駆動トランジスタのソース電極の電圧をデータラインの電圧ＶＤａｔａにするステップと、を備える。
【００４２】
図７は、本発明の実施形態に係る内部補償モードの画素ユニット回路の等価回路図である。図７（ａ）に示すように、プリチャージ段階では、駆動トランジスタＴ１、第１のトランジスタＴ２、第２のトランジスタＴ３及びトランジスタＴ５がオンされ、トランジスタＴ４がオフされ、データラインの電圧が今回のフレームのデータライン信号電圧ＶＤａｔａであり、コンデンサーＣＳＴに蓄積された電荷が解放され、駆動トランジスタＴ１のソース電極をハイレベル、即ち、データライン電圧ＶＤａｔａまでプリチャージする。
【００４３】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法において、前記駆動トランジスタのゲート電極に電圧又は電流補償を行うステップ２２０は、具体的に、
発光制御信号をローレベルにさせ、前記第３のトランジスタをオフにするステップと、プリチャージ制御信号をローレベルにさせ、前記第４のトランジスタをオフにするステップと、走査制御信号をハイレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオンにするステップと、前記駆動トランジスタのゲート電極の電圧をＶＤａｔａ＋Ｖｔｈｎにさせ、ＶＤａｔａが前記データラインの電圧であり、Ｖｔｈｎが前記駆動トランジスタの閾値電圧であるステップと、を備える。
【００４４】
図７は、本発明の実施形態に係る内部補償モードの画素ユニット回路の等価回路図である。図７（ｂ）に示すように、補償段階では、駆動トランジスタＴ１、第１のトランジスタＴ２及び第２のトランジスタＴ３がオンされ、第３のトランジスタＴ４及び第４のトランジスタＴ５がオフされ、駆動トランジスタＴ１のゲート電極は、駆動トランジスタＴ１のゲート電極の電圧がＶＤａｔａ＋Ｖｔｈｎになるまで放電する。このとき、プリチャージされたトランジスタを補償し、蓄積容量ＣＳＴの両端に蓄積される電荷が(ＶＥＬＶＤＤ −Ｖｔｈｎ−ＶＤａｔａ)*ＣＳＴになり、ＶＥＬＶＤＤ が第１の電源電圧ＥＬＶＤＤの電圧であり、ＣＳＴ が蓄積容量ＣＳＴのゲート酸化層の容量値であり、Ｖｔｈｎが駆動トランジスタＴ１の閾値電圧であり、ＶＤａｔａがデータラインの信号電圧である。
【００４５】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法において、前記発光デバイスを常に発光させるように、前記発光デバイスに電圧又は電流補償を行うステップ２３０は、具体的に、
発光制御信号をハイレベルにさせ、前記第３のトランジスタをオンにするステップと、プリチャージ制御信号をハイレベルにさせ、前記第４のトランジスタをオンにするステップと、走査制御信号をローレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオフにするステップと、前記駆動トランジスタを介して前記発光デバイスに入力される電流ＩＯＬＥＤを、
【数３】
0006262845.tif 000004
にさせ、μがキャリアの移動度であり、Ｃｏｘが前記蓄積容量のゲート酸化層のコンデンサーであり、Ｗ／Ｌが前記駆動トランジスタの幅長比であり、ＶＤａｔａが前記データラインの電圧であり、ＶＯＬＥＤが前記発光デバイスのアノードの電圧であるステップと、を備える。
【００４６】
図７は本発明の実施形態に係る内部補償モードの画素ユニット回路の等価回路図である。図７（ｃ）に示すように、前記発光デバイスはＯＬＥＤデバイスであり、発光段階では、駆動トランジスタＴ１、第３のトランジスタＴ４及び第４のトランジスタＴ５がオンされ、第１のトランジスタＴ２及び第２のトランジスタＴ３がオフされ、蓄積容量ＣＳＴが駆動トランジスタＴ１的ゲート電極と第１の電源電圧ＥＬＶＤＤとの間に接続され、駆動トランジスタＴ１のゲート電極電圧をＶＤａｔａ＋Ｖｔｈｎに保持させ、Ｖｔｈｎが薄膜トランジスタＴ１の閾値電圧であり、ＶＤａｔａがデータラインの信号電圧である。このとき、データラインが画素ユニット回路から切断され、ＯＬＥＤデバイスの電流が安定されることに従って、駆動トランジスタＴ１のソース電極の電圧がＶＯＬＥＤになり、駆動トランジスタＴ１のゲート電極の電圧がＶＤａｔａ＋Ｖｔｈｎ維持し、このとき薄膜トランジスタＴ１を流す電流ＩＯＬＥＤは、
【数４】
0006262845.tif 000005
になり、
μｎがキャリアの移動度であり、Ｃｏｘが蓄積容量ＣＳＴのゲート酸化層の容量値であり、Ｗ／Ｌが駆動トランジスタＴ１の幅長比であり、ＶＤａｔａがデータラインの信号電圧であり、ＶＯＬＥＤがＯＬＥＤデバイスのアノードの電圧、即ち、ＯＬＥＤデバイスの作動電圧であり、Ｖｔｈｎが駆動トランジスタＴ１の閾値電圧であり、増強型ＴＦＴトランジスタに対しては、Ｖｔｈｎが正値であり、空乏型ＴＦＴトランジスタに対しては、Ｖｔｈｎが負値である。
【００４７】
上式から分かるように、駆動トランジスタを流す電流は、その閾値電圧Ｖｔｈｎに関わらないとともに、発光デバイスの両端の電圧にも関わらないため、駆動トランジスタの閾値電圧の非均一性及びドリフトの影響が基本的に解消される。本発明の実施形態に係る画素ユニット回路を採用すれば、増強型薄膜トランジスタであっても空乏型薄膜トランジスタであっても、駆動トランジスタの閾値電圧の非均一性の影響を解消することができるため、適用性が一層広くなった。
【００４８】
図８は本発明の実施形態に係る内部補償モードの画素ユニット回路の補償方法の制御信号のシーケンス図である。図８に示すように、内部補償の場合、前記発光制御信号ＥＭ、プリチャージ制御信号ＰＲおよび走査制御信号ＳＣＡＮの制御順序は、
前記ステップＳ２１０に対応し、発光制御信号ＥＭがローレベルであり、プリチャージ制御信号ＰＲおよび走査制御信号ＳＣＡＮがハイレベルであるプリチャージ段階と、
前記ステップＳ２２０に対応し、発光制御信号ＥＭ及びプリチャージ制御信号ＰＲがローレベルであり、走査制御信号ＳＣＡＮがハイレベルである補償段階と、
前記ステップＳ２３０に対応し、発光制御信号ＥＭ及びプリチャージ制御信号ＰＲがハイレベルであり、走査制御信号ＳＣＡＮがローレベルである発光段階と、である。
【００４９】
また、本発明の実施形態に係る画素ユニット回路の補償方法は、外部補償によって前記発光デバイスを補償してもよい。外部補償は、パネルリセット（ＰＡＮＥＬ ＲＥＳＥＴ）の作動段階、或いは、フレーム間、行間の表示空きの作動段階で行われる。例えば、起動の瞬間でパネルリセットを行ってもよい。外部補償の過程は、駆動トランジスタの電流抽出及び発光デバイスの電流抽出という２つの段階に分ける。
【００５０】
さらに、図９は本発明の実施形態に係る外部補償モードの画素ユニット回路の補償方法のフローチャートを示す。図９に示すように、外部補償方式を採用することによって前記発光デバイスを補償する前記ステップＳ３００は、具体的に、
前記駆動トランジスタに対して電流抽出を行うステップＳ３１０と、
前記発光デバイスに対して電流抽出を行うステップＳ３２０と、
前記駆動トランジスタ又は前記発光デバイスから抽出された電流を検出し、検出された電流値によって前記発光ダイオードに対して電圧又は電流補償するステップＳ３３０と、
を備える。
【００５１】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法では、前記駆動トランジスタに対して電流抽出を行うステップＳ３１０は、具体的に、
発光制御信号をローレベルにさせ、前記第３のトランジスタをオフにするステップと、プリチャージ制御信号をハイレベルにさせ、前記第４のトランジスタをオンにするステップと、走査制御信号をハイレベルにさせ、前記第１のトランジスタ及び第２のトランジスタをオンにするステップと、前記駆動トランジスタの電流を前記データラインに入力させるとともに、前記発光デバイスからデータラインに流入する電流を遮断するステップと、を備える。前記データラインに接続される誘導チップによって前記駆動トランジスタを流す電流値を検出する。
【００５２】
データライン信号の電圧を参考電圧ＶＲＥＦとすると、ＶＲＥＦ＜ＶＥＬＶＤＤであり、ＶＥＬＶＤＤが電源ＥＬＶＤＤの電圧である。図１０は本発明の実施形態に係る外部補償モードの画素ユニット回路の等価回路図である。図１０（ａ）に示すように、前記発光デバイスはＯＬＥＤデバイスであり、駆動トランジスタＴ１、第１のトランジスタＴ２、第２のトランジスタＴ３及び第４のトランジスタＴ５がオンにされ、第３のトランジスタＴ４がオフにされる。このとき、ＯＬＥＤデバイスが駆動トランジスタＴ１から切断され、駆動トランジスタＴ１のゲート電極とソース電極との間の電圧がＶＥＬＶＤＤ−ＶＲＥＦにオフセットされ、駆動トランジスタＴ１の駆動電流が第２のトランジスタＴ３を介してデータラインに入り、データラインに接続される外部誘導チップを、この電流値を誘導できるようにさせて更なる処理を行う。
【００５３】
さらに、本発明の実施形態に係る画素ユニット回路の補償方法によれば、前記発光デバイスに電流抽出を行うステップＳ３２０は、具体的に、
発光制御信号をハイレベルにさせ、前記第３のトランジスタをオンにするステップと、プリチャージ制御信号をローレベルにさせ、前記第４のトランジスタをオフにするステップと、走査制御信号をハイレベルにさせ、前記第２のトランジスタをオンにするステップと、前記発光デバイスの電流を前記データラインに入力させるとともに、前記駆動トランジスタから前記データラインに流入する電流を遮断するステップと、を備える。前記データラインに接続される誘導チップによって前記発光デバイスを流す電流値を検出する。
【００５４】
データラインの信号電圧を参考電圧ＶＲＥＦとすると、ＶＲＥＦ＞Ｖｔｈｎであり、Ｖｔｈｎが駆動トランジスタＴ１の閾値電圧である。図１０は本発明の実施形態に係る外部補償モードの画素ユニット回路の等価回路図である。図１０（ｂ）に示すように、前記発光デバイスはＯＬＥＤデバイスである。このとき、第１のトランジスタＴ２、第２のトランジスタＴ３及び第３のトランジスタＴ４がオンにされ、駆動トランジスタＴ１及び第４のトランジスタＴ５がオフにされ、ＯＬＥＤデバイスのアノードとカソードとの間の電圧差がＶＲＥＦ−ＶＥＬＶＳＳである。このとき、ＯＬＥＤデバイスを流す電流が第２のトランジスタＴ３を介してデータラインに入力され、データラインに接続される外部誘導チップは、この電流値を誘導できて、更なる処理を行う。
【００５５】
図１１は本発明の実施形態に係る外部補償モードの画素ユニット回路の補償方法の制御信号のシーケンス図である。図１１に示すように、前記発光制御信号ＥＭ、プリチャージ制御信号ＰＲ及び走査制御信号ＳＣＡＮの制御順序は、
前記駆動トランジスタＴ１の電流を抽出するステップＳ３１０に対応し、発光制御信号ＥＭをローレベルにさせ、プリチャージ制御信号ＰＲおよび走査制御信号ＳＣＡＮをハイレベルにさせる第１の段階と、
前記ＯＬＥＤデバイスの電流を抽出するステップＳ３２０に対応し、発光制御信号ＥＭおよび走査制御信号ＳＣＡＮをハイレベルにさせ、プリチャージ制御信号ＰＲをローレベルにさせる第２の段階と、である。
【００５６】
以上のように、この画素ユニット回路は、二つの作業モードである内部補償及び外部補償を同時に兼用することができるため、補償効果が両方のメリットを具備する。
【００５７】
本発明の実施形態は、さらに表示装置を提供する。前記表示装置は、本発明の実施形態に係る画素ユニット回路を備え、本発明の実施形態に係る補償方法によって前記画素ユニット回路を補償する。
【００５８】
以上は本発明の優れた実施形態に過ぎず、本発明は他の複数の実施形態を有してもよい。当業者は、本発明の精神及び趣旨から逸脱しなくて、様々な変化及び変形をすることができる。従って、その変化及び変形はいずれも本発明の特許請求の保護範囲に入る。
【００５９】
ＡＤＣ  アナログ・ディジタル変換器
ＡＲＶＤＤ  電源電圧
Ｃ  コンデンサー
ＤＡＴＡ  データライン
ＥＬＶＤＤ  第１の電源電圧
ＥＬＶＳＳ  第２の電源電圧
ＥＭ  発光制御信号
ＰＲ  プリチャージ制御信号
ＳＣＡＮ  走査制御信号
Ｔ１  駆動トランジスタ
Ｔ２  第１のトランジスタ
Ｔ３  第２のトランジスタ
Ｔ４  第３のトランジスタ
Ｔ５  第４のトランジスタ
【図１】
0006262845.tif 000007
【図２（ａ）】
0006262845.tif 000008
【図２（ｂ）】
0006262845.tif 000009
【図３】
0006262845.tif 000010
【図４】
0006262845.tif 000011
【図５】
0006262845.tif 000012
【図６】
0006262845.tif 000013
【図７（ａ）】
0006262845.tif 000014
【図７（ｂ）】
0006262845.tif 000015
【図７（ｃ）】
0006262845.tif 000016
【図８】
0006262845.tif 000017
【図９】
0006262845.tif 000018
【図１０（ａ）】
0006262845.tif 000019
【図１０（ｂ）】
0006262845.tif 000020
【図１１】
0006262845.tif 000021