(57)【特許請求の範囲】
【請求項１】
第１導電型炭化珪素基板と、
前記第１導電型炭化珪素基板の第１主面上に設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型炭化珪素層と、
前記第１導電型炭化珪素層の表面領域の一部に設けられた第２導電型領域と、
前記第２導電型領域の表面領域に設けられた第１導電型ソース領域と、
前記第２導電型領域の表面領域に設けられた、前記第２導電型領域よりも不純物濃度の高い第２導電型コンタクト領域と、
前記第１導電型ソース領域及び前記第２導電型コンタクト領域に接するソース電極と、
前記第２導電型領域の、前記第１導電型炭化珪素層と前記第１導電型ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記第１導電型炭化珪素基板の第２主面上に設けられたドレイン電極と、を備え、
前記第１導電型炭化珪素層の表面領域は分散した複数の島状であり、
前記第１導電型炭化珪素層の島状の表面領域は、前記第２導電型領域に囲まれており、かつ当該第２導電型領域を介してリング状の前記第１導電型ソース領域にも囲まれており、
前記ゲート電極は、前記第１導電型炭化珪素層の島状の表面領域を覆う島状であり、島状の当該ゲート電極の一方向に隣り合う当該ゲート電極同士を繋ぐ配線部を有し、
前記第２導電型コンタクト領域は、前記ゲート電極の前記配線部及び前記第１導電型ソース領域の周囲に設けられていることを特徴とする半導体装置。
【請求項２】
第１導電型炭化珪素基板と、
前記第１導電型炭化珪素基板の第１主面上に設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型炭化珪素層と、
前記第１導電型炭化珪素層の表面領域の一部に設けられた第２導電型ベース領域と、
前記第１導電型炭化珪素層の表面上に設けられた第２導電型炭化珪素層と、
前記第２導電型炭化珪素層において前記第２導電型炭化珪素層を貫通して前記第１導電型炭化珪素層に接するように設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型領域と、
前記第２導電型炭化珪素層の表面領域に前記第１導電型領域から離れて設けられた、前記第１導電型領域よりも不純物濃度の高い第１導電型ソース領域と、
前記第２導電型炭化珪素層において前記第２導電型炭化珪素層を貫通して前記第２導電型ベース領域に接するように設けられた、前記第２導電型ベース領域よりも不純物濃度の高い第２導電型コンタクト領域と、
前記第１導電型ソース領域及び前記第２導電型コンタクト領域に接するソース電極と、
前記第２導電型炭化珪素層の、前記第１導電型領域と前記第１導電型ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記第１導電型炭化珪素基板の第２主面上に設けられたドレイン電極と、を備え、
前記第１導電型領域は分散した複数の島状であり、
島状の前記第１導電型領域は、前記第２導電型炭化珪素層に囲まれており、かつ当該第２導電型炭化珪素層を介してリング状の前記第１導電型ソース領域にも囲まれており、
前記ゲート電極は、島状の前記第１導電型領域を覆う島状であり、島状の当該ゲート電極の一方向に隣り合う当該ゲート電極同士を繋ぐ配線部を有し、
前記第２導電型コンタクト領域は、前記ゲート電極の前記配線部及び前記第１導電型ソース領域の周囲に設けられていることを特徴とする半導体装置。
【請求項３】
前記第２導電型コンタクト領域は、前記ゲート電極、及び隣り合う前記ゲート電極同士を繋ぐ配線部から０．５μｍ以上離れていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の第１主面上に設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面領域の一部に設けられた第２導電型領域と、前記第２導電型領域の表面領域に設けられた第１導電型ソース領域と、前記第２導電型領域の表面領域に設けられた、前記第２導電型領域よりも不純物濃度の高い第２導電型コンタクト領域と、前記第１導電型ソース領域及び前記第２導電型コンタクト領域に接するソース電極と、前記第２導電型領域の、前記第１導電型炭化珪素層と前記第１導電型ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記第１導電型炭化珪素基板の第２主面上に設けられたドレイン電極と、を備えた半導体装置の製造方法において、
前記第１導電型炭化珪素層の表面領域を分散した複数の島状にするとともに、前記第１導電型炭化珪素層の島状の表面領域を、前記第２導電型領域で囲み、かつ当該第２導電型領域を介してリング状の前記第１導電型ソース領域で囲むように形成する第１工程と、
前記第１導電型炭化珪素層の島状の表面領域を覆う島状に前記ゲート電極を形成し、かつ島状の当該ゲート電極の一方向に隣り合う当該ゲート電極同士を繋ぐ配線部を形成する第２工程と、
前記第１工程の後、前記第２工程の前に、前記第２導電型コンタクト領域を、前記ゲート電極の前記配線部及び第１導電型ソース領域の周囲に形成する第３工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の第１主面上に設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面領域の一部に設けられた第２導電型ベース領域と、前記第１導電型炭化珪素層の表面上に設けられた第２導電型炭化珪素層と、前記第２導電型炭化珪素層において前記第２導電型炭化珪素層を貫通して前記第１導電型炭化珪素層に接するように設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型領域と、前記第２導電型炭化珪素層の表面領域に前記第１導電型領域から離れて設けられた、前記第１導電型領域よりも不純物濃度の高い第１導電型ソース領域と、前記第２導電型炭化珪素層において前記第２導電型炭化珪素層を貫通して前記第２導電型ベース領域に接するように設けられた、前記第２導電型ベース領域よりも不純物濃度の高い第２導電型コンタクト領域と、前記第１導電型ソース領域及び前記第２導電型コンタクト領域に接するソース電極と、前記第２導電型炭化珪素層の、前記第１導電型領域と前記第１導電型ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記第１導電型炭化珪素基板の第２主面上に設けられたドレイン電極と、を備えた半導体装置の製造方法において、
前記第１導電型領域を分散した複数の島状にするとともに、島状の前記第１導電型領域を、前記第２導電型炭化珪素層で囲み、かつ当該第２導電型炭化珪素層を介してリング状の前記第１導電型ソース領域で囲むように形成する第１工程と、
島状の前記第１導電型領域を覆う島状に前記ゲート電極を形成し、かつ島状の当該ゲート電極の一方向に隣り合う当該ゲート電極同士を繋ぐ配線部を形成する第２工程と、
前記第１工程の後、前記第２工程の前に、前記第２導電型コンタクト領域を、前記ゲート電極の前記配線部及び前記第１導電型ソース領域の周囲に形成する第３工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
図７は、従来の半導体装置の第１の例を示す断面図である。図７に示すように、半導体装置は、ｎ型炭化珪素基板１０１のおもて面上にｎ型炭化珪素層１０２を有する。ｎ型炭化珪素層１０２の表面領域に複数のｐ型領域１０３が設けられている。ｐ型領域１０３の表面領域にｎ型ソース領域１０４及びｐ型コンタクト領域１０５が設けられている。ｎ型ソース領域１０４とｎ型炭化珪素層１０２との間のｐ型領域１０３の上にゲート絶縁膜１０６を介してゲート電極１０７が設けられている。ｎ型ソース領域１０４及びｐ型コンタクト領域１０５にソース電極１０８が接している。ｎ型炭化珪素基板１０１の裏面にはドレイン電極１０９が設けられている（例えば、特許文献１参照）。
【０００３】
図８は、従来の半導体装置の第２の例を示す断面図である。図８に示すように、半導体装置は、ｎ型炭化珪素基板２０１のおもて面上にｎ型炭化珪素層２０２を有する。ｎ型炭化珪素層２０２の表面領域に複数のｐ型ベース領域２１０が設けられている。ｐ型ベース領域２１０及びｎ型炭化珪素層２０２の上にｐ型炭化珪素層２１１が設けられている。ｐ型炭化珪素層２１１において、隣り合うｐ型ベース領域２１０とｐ型ベース領域２１０との間のｎ型炭化珪素層２０２の上には、ｎ型領域２１２が設けられている。ｐ型炭化珪素層２１１において、各ｐ型ベース領域２１０の上には、ｐ型領域２０３、ｎ型ソース領域２０４及びｐ型コンタクト領域２０５が設けられている。ｎ型ソース領域２０４とｎ型領域２１２との間のｐ型領域２０３の上にゲート絶縁膜２０６を介してゲート電極２０７が設けられている。ｎ型ソース領域２０４及びｐ型コンタクト領域２０５にソース電極２０８が接している。ｎ型炭化珪素基板２０１の裏面にはドレイン電極２０９が設けられている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１８７３０２号公報
【特許文献２】特開２０１３−１０２１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来の半導体装置には、図７または図８に示すように、寄生ＮＰＮトランジスタ３００及び寄生ダイオード３０１が内蔵されている。ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲート型電界効果トランジスタ）のオン動作時にｐ型領域１０３，２１０に電流が集中し易いため、大電流が流れるとｐ型領域１０３，２１０の電位が上昇してしまう。それによって、寄生ＮＰＮトランジスタ３００が動作するため、素子の破壊に至るという問題点がある。また、素子面積に対するｐ型領域１０３，２１０の占有面積が小さいと、ｐ型炭化珪素半導体に対する電極のコンタクト抵抗が高いため、寄生ダイオード３０１の順方向電圧降下（Ｖｆ）の増加を招くという問題点がある。
【０００６】
この発明は、上述した従来技術による問題点を解消するため、破壊耐量を向上させることができることを目的とする。また、この発明は、寄生ダイオードの順方向電圧降下（Ｖｆ）の増加を抑制することができることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するため、この発明にかかる半導体装置は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の第１主面上に設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面領域の一部に設けられた第２導電型領域と、前記第２導電型領域の表面領域に設けられた第１導電型ソース領域と、前記第２導電型領域の表面領域に設けられた、前記第２導電型領域よりも不純物濃度の高い第２導電型コンタクト領域と、前記第１導電型ソース領域及び前記第２導電型コンタクト領域に接するソース電極と、前記第２導電型領域の、前記第１導電型炭化珪素層と前記第１導電型ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記第１導電型炭化珪素基板の第２主面上に設けられたドレイン電極と、を備え、前記第１導電型炭化珪素層の表面領域は分散した複数の島状であり、前記第１導電型炭化珪素層の島状の表面領域は、前記第２導電型領域に囲まれており、かつ当該第２導電型領域を介してリング状の前記第１導電型ソース領域にも囲まれており、前記ゲート電極は、前記第１導電型炭化珪素層の島状の表面領域を覆う島状であり、島状の当該ゲート電極の一方向に隣り合う当該ゲート電極同士を繋ぐ配線部を有し、前記第２導電型コンタクト領域は、前記ゲート電極の前記配線部及び前記第１導電型ソース領域の周囲に設けられていることを特徴とする。
【０００８】
また、この発明にかかる半導体装置は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の第１主面上に設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面領域の一部に設けられた第２導電型ベース領域と、前記第１導電型炭化珪素層の表面上に設けられた第２導電型炭化珪素層と、前記第２導電型炭化珪素層において前記第２導電型炭化珪素層を貫通して前記第１導電型炭化珪素層に接するように設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型領域と、前記第２導電型炭化珪素層の表面領域に前記第１導電型領域から離れて設けられた、前記第１導電型領域よりも不純物濃度の高い第１導電型ソース領域と、前記第２導電型炭化珪素層において前記第２導電型炭化珪素層を貫通して前記第２導電型ベース領域に接するように設けられた、前記第２導電型ベース領域よりも不純物濃度の高い第２導電型コンタクト領域と、前記第１導電型ソース領域及び前記第２導電型コンタクト領域に接するソース電極と、前記第２導電型炭化珪素層の、前記第１導電型領域と前記第１導電型ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記第１導電型炭化珪素基板の第２主面上に設けられたドレイン電極と、を備え、前記第１導電型領域は分散した複数の島状であり、島状の前記第１導電型領域は、前記第２導電型炭化珪素層に囲まれており、かつ当該第２導電型炭化珪素層を介してリング状の前記第１導電型ソース領域にも囲まれており、前記ゲート電極は、島状の前記第１導電型領域を覆う島状であり、島状の当該ゲート電極の一方向に隣り合う当該ゲート電極同士を繋ぐ配線部を有し、前記第２導電型コンタクト領域は、前記ゲート電極の前記配線部及び前記第１導電型ソース領域の周囲に設けられていることを特徴とする。
【０００９】
また、前記第２導電型コンタクト領域は、前記ゲート電極、及び隣り合う前記ゲート電極同士を繋ぐ配線部から０．５μｍ以上離れていることを特徴とする。
【００１０】
また、この発明にかかる半導体装置の製造方法は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の第１主面上に設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面領域の一部に設けられた第２導電型領域と、前記第２導電型領域の表面領域に設けられた第１導電型ソース領域と、前記第２導電型領域の表面領域に設けられた、前記第２導電型領域よりも不純物濃度の高い第２導電型コンタクト領域と、前記第１導電型ソース領域及び前記第２導電型コンタクト領域に接するソース電極と、前記第２導電型領域の、前記第１導電型炭化珪素層と前記第１導電型ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記第１導電型炭化珪素基板の第２主面上に設けられたドレイン電極と、を備えた半導体装置の製造方法において、前記第１導電型炭化珪素層の表面領域を分散した複数の島状にするとともに、前記第１導電型炭化珪素層の島状の表面領域を、前記第２導電型領域で囲み、かつ当該第２導電型領域を介してリング状の前記第１導電型ソース領域で囲むように形成する第１工程と、前記第１導電型炭化珪素層の島状の表面領域を覆う島状に前記ゲート電極を形成し、かつ島状の当該ゲート電極の一方向に隣り合う当該ゲート電極同士を繋ぐ配線部を形成する第２工程と、前記第１工程の後、前記第２工程の前に、前記第２導電型コンタクト領域を、前記ゲート電極の前記配線部及び前記第１導電型ソース領域の周囲に形成する第３工程と、を含むことを特徴とする。
【００１１】
また、この発明にかかる半導体装置の製造方法は、第１導電型炭化珪素基板と、前記第１導電型炭化珪素基板の第１主面上に設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型炭化珪素層と、前記第１導電型炭化珪素層の表面領域の一部に設けられた第２導電型ベース領域と、前記第１導電型炭化珪素層の表面上に設けられた第２導電型炭化珪素層と、前記第２導電型炭化珪素層において前記第２導電型炭化珪素層を貫通して前記第１導電型炭化珪素層に接するように設けられた、前記第１導電型炭化珪素基板よりも不純物濃度の低い第１導電型領域と、前記第２導電型炭化珪素層の表面領域に前記第１導電型領域から離れて設けられた、前記第１導電型領域よりも不純物濃度の高い第１導電型ソース領域と、前記第２導電型炭化珪素層において前記第２導電型炭化珪素層を貫通して前記第２導電型ベース領域に接するように設けられた、前記第２導電型ベース領域よりも不純物濃度の高い第２導電型コンタクト領域と、前記第１導電型ソース領域及び前記第２導電型コンタクト領域に接するソース電極と、前記第２導電型炭化珪素層の、前記第１導電型領域と前記第１導電型ソース領域とに挟まれた領域の表面上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記第１導電型炭化珪素基板の第２主面上に設けられたドレイン電極と、を備えた半導体装置の製造方法において、前記第１導電型領域を分散した複数の島状にするとともに、島状の前記第１導電型領域を、前記第２導電型炭化珪素層で囲み、かつ当該第２導電型炭化珪素層を介してリング状の前記第１導電型ソース領域で囲むように形成する第１工程と、島状の前記第１導電型領域を覆う島状に前記ゲート電極を形成し、かつ島状の当該ゲート電極の一方向に隣り合う当該ゲート電極同士を繋ぐ配線部を形成する第２工程と、前記第１工程の後、前記第２工程の前に、前記第２導電型コンタクト領域を、前記ゲート電極の前記配線部及び前記第１導電型ソース領域の周囲に形成する第３工程と、を含むことを特徴とする。
【００１２】
この発明によれば、ゲート電極を囲むように第２導電型領域が配置されることによって、第２導電型領域の面積が増え、ドレイン電極に高電圧が印加された場合のアバランシェキャリアを引き抜く面積が増えるため、大電流でも十分な遮断能力を確保できる。また、ゲート電極を囲むように第２導電型領域が配置されることによって、第２導電型コンタクト領域の面積が増えるため、内蔵の寄生ダイオードの実効面積が増加し、第２導電型領域からのキャリアの注入量が増える。また、ゲート絶縁膜を熱酸化で形成する場合、高濃度のｐ型コンタクト領域上のゲート絶縁膜が薄くなるのを防ぐことができるため、ゲート絶縁膜の信頼性が向上する。
【発明の効果】
【００１３】
本発明によれば、破壊耐量を向上させることができる。また、本発明によれば、寄生ダイオードの順方向電圧降下（Ｖｆ）の増加を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態にかかる半導体装置のレイアウトの一例を示す平面図である。
【図２】図１の切断線Ａ−Ａにおける断面構造の一例を示す断面図である。
【図３】図１の切断線Ｂ−Ｂにおける断面構造の一例を示す断面図である。
【図４】図１の切断線Ａ−Ａにおける断面構造の別の例を示す断面図である。
【図５】図１の切断線Ｂ−Ｂにおける断面構造の別の例を示す断面図である。
【図６】本発明の参考例の半導体装置のレイアウトを示す平面図である。
【図７】従来の半導体装置の第１の例を示す断面図である。
【図８】従来の半導体装置の第２の例を示す断面図である。
【発明を実施するための形態】
【００１５】
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書及び添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋及び−は、それぞれそれが付されていない層や領域よりも高不純物濃度及び低不純物濃度であることを意味する。なお、以下の実施の形態の説明及び添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００１６】
・半導体装置の一例
図１は、本発明の実施の形態にかかる半導体装置のレイアウトの一例を示す平面図である。図２は、図１の切断線Ａ−Ａにおける断面構造の一例を示す断面図である。図３は、図１の切断線Ｂ−Ｂにおける断面構造の一例を示す断面図である。切断線Ｂ−Ｂは、隣り合うゲート電極同士を繋ぐ配線部を通り、切断線Ａ−Ａは、切断線Ｂ−Ｂに直交し、隣り合うゲート電極同士を繋ぐ配線部を通らない。
【００１７】
図１〜図３に示すように、半導体装置は、ｎ型の炭化珪素でできたｎ炭化珪素基板１、及びｎ型の炭化珪素でできたｎ-炭化珪素層２を備えている。ｎ炭化珪素基板１は、例えば炭化珪素にｎ型不純物がドーピングされた炭化珪素単結晶基板であってもよい。ｎ炭化珪素基板１は、例えばドレイン領域となる。本実施の形態の説明において、ｎ炭化珪素基板１のおもて面は第１主面であり、裏面は第２主面であるとする。
【００１８】
ｎ-炭化珪素層２は、ｎ炭化珪素基板１の第１主面上に設けられている。ｎ-炭化珪素層２の不純物濃度は、ｎ炭化珪素基板１よりも低い。ｎ-炭化珪素層２は、例えば炭化珪素にｎ型不純物がドーピングされた半導体層であってもよい。ｎ-炭化珪素層２は、例えばｎ型のドリフト層となる。
【００１９】
半導体装置は、ｎ炭化珪素基板１の第１主面側に、ＭＯＳ構造として、例えばｐ領域３、ｎソース領域４、ｐ+コンタクト領域５、ゲート絶縁膜６、ゲート電極７及びソース電極８を備えている。半導体装置は、ｎ炭化珪素基板１の第２主面側に、例えばドレイン電極９となる裏面電極を備えている。なお、図１には、ｎ-炭化珪素層２、ｐ領域３、ｎソース領域４、ｐ+コンタクト領域５、ゲート電極７及びソース電極８の平面レイアウトが示されている。図１では、ｎ-炭化珪素層２、ｐ領域３、ｎソース領域４及びｐ+コンタクト領域５の平面レイアウトを見やすくするため、左下のセルにおいてゲート電極７及びソース電極８の一部が破断されている。
【００２０】
ｐ領域３は、ｎ-炭化珪素層２の表面領域の一部に設けられている。ｐ領域３は、ｎ-炭化珪素層２の表面領域の別の一部を囲むように設けられている。ｐ領域３は、隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａの下にも設けられている。ｐ領域３は、例えば炭化珪素にｐ型不純物がドーピングされた半導体領域であってもよい。
【００２１】
ｎソース領域４は、ｐ領域３の表面領域に設けられている。ｎソース領域４は、ｎ-炭化珪素層２の、ｐ領域３に囲まれる表面領域から離れて設けられている。ｎソース領域４は、ｐ領域３の、ｎ-炭化珪素層２の表面領域を囲む部分を囲むように設けられている。ｎソース領域４の不純物濃度は、ｎ-炭化珪素層２よりも高い。
【００２２】
ｐ+コンタクト領域５は、ｐ領域３の表面領域において、ｎ-炭化珪素層２の、ｐ領域３に囲まれる表面領域から離れて設けられている。ｐ+コンタクト領域５は、ｐ領域３及びｎソース領域４に接する。ｐ+コンタクト領域５は、ｎソース領域４の周囲に設けられている。ｐ+コンタクト領域５は、ゲート電極７の下、及び隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａの下には設けられていない。ｐ+コンタクト領域５は、ゲート電極７、及び隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａから０．５μｍ以上離れていてもよい。ｐ+コンタクト領域５の不純物濃度は、ｐ領域３よりも高い。
【００２３】
ゲート絶縁膜６は、ｎ-炭化珪素層２の、ｐ領域３に囲まれる領域とｎソース領域４とに挟まれたｐ領域３の表面上に設けられている。
【００２４】
ゲート電極７は、ゲート絶縁膜６の表面上に島状に設けられている。隣り合うゲート電極７とゲート電極７とは、配線部７ａによって接続されている。
【００２５】
ソース電極８は、ｎソース領域４及びｐ+コンタクト領域５の表面に、ｎソース領域４及びｐ+コンタクト領域５に接して設けられている。ソース電極８は、ｎソース領域４及びｐ+コンタクト領域５に電気的に接続されている。ソース電極８は、図示しない層間絶縁膜によって、ゲート電極７から絶縁されている。
【００２６】
ドレイン電極９は、ｎ炭化珪素基板１の第２主面上に設けられている。ドレイン電極９は、ｎ炭化珪素基板１にオーミック接合している。
【００２７】
・図１〜図３に示す半導体装置の製造手順の一例
まず、ｎ型の炭化珪素でできたｎ炭化珪素基板１を用意する。このｎ炭化珪素基板１の第１主面上に、例えばｎ型不純物をドーピングしながら炭化珪素でできたｎ-炭化珪素層２をエピタキシャル成長させる。
【００２８】
次いで、フォトリソグラフィ技術及びイオン注入法によって、ｎ-炭化珪素層２の表面領域の、ｐ領域３となる領域に、ｐ型不純物をイオン注入する。次いで、フォトリソグラフィ技術及びイオン注入法によって、ｐ領域３となるイオン注入領域の、ｎソース領域４となる領域に、ｎ型不純物をイオン注入する。
【００２９】
次いで、フォトリソグラフィ技術及びイオン注入法によって、ｐ領域３となるイオン注入領域の、ｐ+コンタクト領域５となる領域に、ｐ型不純物をイオン注入する。なお、ｐ領域３を設けるためのイオン注入、ｎソース領域４を設けるためのイオン注入、及びｐ+コンタクト領域５を設けるためのイオン注入の順序は、上述した順序に限らず、種々変更可能である。
【００３０】
次いで、熱処理（アニール）を行って、例えばｐ領域３、ｎソース領域４及びｐ+コンタクト領域５となる各イオン注入領域を活性化させる。それによって、ｐ領域３、ｎソース領域４及びｐ+コンタクト領域５ができる。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
【００３１】
次いで、ｐ領域３、ｎソース領域４及びｐ+コンタクト領域５が設けられた側の面を熱酸化して、この面全体にゲート絶縁膜６を設ける。次いで、ゲート絶縁膜６の上にゲート電極７を設ける。ゲート電極７とともに、隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａも設ける。
【００３２】
次いで、ｎソース領域４及びｐ+コンタクト領域５に接するように、ソース電極８を設ける。次いで、ｎ炭化珪素基板１の第２主面上に、ドレイン電極９を設ける。そして、熱処理を行って、ｎ炭化珪素基板１とドレイン電極９とをオーミック接合する。以上のようにして、図１〜図３に示す半導体装置が完成する。
【００３３】
・半導体装置の別の例
図４は、図１の切断線Ａ−Ａにおける断面構造の別の例を示す断面図である。図５は、図１の切断線Ｂ−Ｂにおける断面構造の別の例を示す断面図である。
【００３４】
図４及び図５に示すように、半導体装置は、ｎ炭化珪素基板１及びｎ-炭化珪素層２を備えている。ｎ炭化珪素基板１及びｎ-炭化珪素層２については、図２及び図３に示す例と同様であるため、重複する説明を省略する。
【００３５】
半導体装置は、ｎ炭化珪素基板１の第１主面側に、ＭＯＳ構造として、例えばｐ領域３、ｎソース領域４、ｐ+コンタクト領域５、ゲート絶縁膜６、ゲート電極７、ソース電極８、ｐベース領域１０、ｐ炭化珪素層１１及びｎ-領域１２を備えている。半導体装置は、ｎ炭化珪素基板１の第２主面側に、例えばドレイン電極９となる裏面電極を備えている。なお、図４及び図５に示す例では、図１に示すｎ-炭化珪素層２がｎ-領域１２に置き換わる。
【００３６】
ｐベース領域１０は、ｎ-炭化珪素層２の表面領域の一部に設けられている。ｐベース領域１０は、ｎ-炭化珪素層２の表面領域の別の一部を囲むように設けられている。ｐベース領域１０は、隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａの下にも設けられている。ｐベース領域１０は、例えば炭化珪素にｐ型不純物がドーピングされた半導体領域であってもよい。
【００３７】
ｐ炭化珪素層１１は、ｎ-炭化珪素層２の表面上に設けられている。ｐ炭化珪素層１１は、例えば炭化珪素にｐ型不純物がドーピングされた半導体層であってもよい。
【００３８】
ｎ-領域１２は、ｎ-炭化珪素層２の、隣り合うｐベース領域１０とｐベース領域１０との間の領域の表面上に、設けられている。ｎ-領域１２は、ｐ炭化珪素層１１を貫通して、ｎ-炭化珪素層２の、隣り合うｐベース領域１０とｐベース領域１０との間の領域に接する。ｎ-領域１２の不純物濃度は、ｎ炭化珪素基板１よりも低い。ｎ-領域１２は、例えばｐ炭化珪素層１１の一部の導電型を、ｎ型不純物のイオン注入及び熱処理によって反転させた領域であってもよい。ｎ-領域１２は、例えばｎ-炭化珪素層２とともにｎ型のドリフト領域となる。
【００３９】
ｐ領域３は、ｐ炭化珪素層１１の一部であり、ｐベース領域１０の表面上に設けられている。ｐ領域３は、ｎ-領域１２を囲むように設けられている。ｐ領域３は、隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａの下にも設けられている。
【００４０】
ｎソース領域４は、ｐベース領域１０の上のｐ領域３の表面領域に設けられている。ｎソース領域４は、ｎ-領域１２から離れて設けられている。ｎソース領域４は、ｐ領域３の、ｎ-領域１２を囲む部分を囲むように設けられている。ｎソース領域４の不純物濃度は、ｎ-領域１２よりも高い。
【００４１】
ｐ+コンタクト領域５は、ｐ炭化珪素層１１において、ｐ炭化珪素層１１を貫通してｐベース領域１０に接する。ｐ+コンタクト領域５は、ｎ-領域１２から離れており、ｎソース領域４を挟んでｎ-領域１２の反対側に設けられている。ｐ+コンタクト領域５は、ｐ領域３及びｎソース領域４に接する。ｐ+コンタクト領域５は、ｎソース領域４の周囲に設けられている。ｐ+コンタクト領域５は、ゲート電極７の下、及び隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａの下には設けられていない。ｐ+コンタクト領域５は、ゲート電極７、及び隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａから０．５μｍ以上離れていてもよい。ｐ+コンタクト領域５の不純物濃度は、ｐ炭化珪素層１１よりも高い。
【００４２】
ゲート絶縁膜６は、ｐ炭化珪素層１１において、ｐ領域３の、ｎ-領域１２とｎソース領域４とに挟まれた領域の表面上に設けられている。
【００４３】
ゲート電極７、隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａ、ソース電極８及びドレイン電極９については、図２及び図３に示す例と同様であるため、重複する説明を省略する。
【００４４】
・図１、図４及び図５に示す半導体装置の製造手順の一例
まず、ｎ型の炭化珪素でできたｎ炭化珪素基板１を用意する。このｎ炭化珪素基板１の第１主面上に、ｎ型不純物をドーピングしながら炭化珪素でできたｎ-炭化珪素層２をエピタキシャル成長させる。
【００４５】
次いで、フォトリソグラフィ技術及びイオン注入法によって、ｎ-炭化珪素層２の表面領域の、ｐベース領域１０となる領域に、ｐ型不純物をイオン注入する。次いで、ｎ-炭化珪素層２の表面上に、ｐ型不純物をドーピングしながら炭化珪素でできたｐ炭化珪素層１１をエピタキシャル成長させる。
【００４６】
次いで、例えば、フォトリソグラフィ技術及びイオン注入法によって、ｐ炭化珪素層１１の、ｎ-領域１２となる領域に、ｎ型不純物をイオン注入する。次いで、フォトリソグラフィ技術及びイオン注入法によって、ｐ炭化珪素層１１の、ｎソース領域４となる領域に、ｎ型不純物をイオン注入する。
【００４７】
次いで、フォトリソグラフィ技術及びイオン注入法によって、ｐ炭化珪素層１１の、ｐ+コンタクト領域５となる領域に、ｐ型不純物をイオン注入する。なお、ｎ-領域１２を設けるためのイオン注入、ｎソース領域４を設けるためのイオン注入、及びｐ+コンタクト領域５を設けるためのイオン注入の順序は、上述した順序に限らず、種々変更可能である。
【００４８】
次いで、熱処理（アニール）を行って、例えばｐベース領域１０、ｎ-領域１２、ｎソース領域４及びｐ+コンタクト領域５となる各イオン注入領域を活性化させる。それによって、ｐベース領域１０、ｎ-領域１２、ｎソース領域４及びｐ+コンタクト領域５ができる。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
【００４９】
次いで、ｐ領域３、ｎソース領域４、ｐ+コンタクト領域５及びｎ-領域１２が設けられた側の面を熱酸化して、この面全体にゲート絶縁膜６を設ける。次いで、ゲート絶縁膜６の上にゲート電極７を設ける。ゲート電極７とともに、隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａも設ける。
【００５０】
次いで、ｎソース領域４及びｐ+コンタクト領域５に接するように、ソース電極８を設ける。次いで、ｎ炭化珪素基板１の第２主面上に、ドレイン電極９を設け、熱処理を行って、ｎ炭化珪素基板１とドレイン電極９とをオーミック接合する。以上のようにして、図１、図４及び図５に示す半導体装置が完成する。
【００５１】
図１〜図５に示す例において、ソース電極８に対してドレイン電極９に正の電圧が印可された状態で、ゲート電極７にしきい値電圧Ｖｔｈ未満の電圧が印可されるとする。この場合、図２及び図３に示す例では、ｐ領域３とｎ-炭化珪素層２との間のＰＮ接合、図４及び図５に示す例では、ｐ領域３とｎ-領域１２との間のＰＮ接合が、それぞれ逆バイアスされた状態となるため、半導体装置には電流が流れない。
【００５２】
一方、図１〜図５に示す例において、ソース電極８に対してドレイン電極９に正の電圧が印可された状態で、ゲート電極７にしきい値電圧Ｖｔｈ以上の電圧が印可されるとする。この場合、ゲート電極７の下のｐ領域３に反転層が形成されるため、半導体装置には電流が流れる。このように、ゲート電極７に印加する電圧によって、半導体装置のスイッチング動作を行うことができる。
【００５３】
・平面レイアウトの参考例
図６は、本発明の参考例の半導体装置のレイアウトを示す平面図である。図６に示すように、ｐ+コンタクト領域５は、ｎソース領域４に囲まれている。ｎソース領域４は、ｐ領域３の、ｎソース領域４とｎ-炭化珪素層２の表面領域との間の領域に囲まれている。ｐ領域３の、ｎソース領域４とｎ-炭化珪素層２の表面領域との間の領域は、ｎ-炭化珪素層２の、隣り合うセルのｐ領域３とｐ領域３との間の領域に囲まれている。なお、図４及び図５に示す例では、図６に示すｎ-炭化珪素層２がｎ-領域１２に置き換わる。
【００５４】
図６に示すレイアウトでは、図１に示すレイアウトに比べて、ｐ+コンタクト領域５の面積が小さいため、ドレイン電極９に高電圧が印加された場合のアバランシェキャリアを引き抜く面積が小さい。従って、図６に示すレイアウトでは、図１に示すレイアウトに比べて、大電流が流れるときの遮断能力が低くなるため、破壊耐量が低い。また、図６に示すレイアウトでは、図１に示すレイアウトに比べて、ｐ+コンタクト領域５の面積が小さいため、内蔵の寄生ダイオードの実効面積が小さい。従って、図６に示すレイアウトでは、図１に示すレイアウトに比べて、ｐ領域３またはｐベース領域１０からのホールの注入量が少なくなるため、寄生ダイオードの順方向電圧降下（Ｖｆ）が大きい。
【００５５】
実施の形態によれば、ゲート電極７を囲むようにｐ+コンタクト領域５が配置されることによって、ｐ+コンタクト領域５の面積が増える。それによって、ドレイン電極９に高電圧が印加された場合のアバランシェキャリアを引き抜く面積が増え、大電流でも十分な遮断能力を確保できるため、破壊耐量を向上させることができる。また、内蔵の寄生ダイオードの実効面積が増加し、ｐ領域３またはｐベース領域１０からのホールの注入量が増えるため、寄生ダイオードの順方向電圧降下（Ｖｆ）の増加を抑制することができる。また、隣り合うゲート電極７とゲート電極７とを繋ぐ配線部７ａの下にｐ+コンタクト領域５を設けないことによって、ゲート絶縁膜６の耐圧低下や信頼性低下を抑制することができる。また、ｐ+コンタクト領域５がゲート電極７及び配線部７ａから０．５μｍ以上離れていることによって、ゲート絶縁膜６を熱酸化で形成する場合に高濃度のｐ+コンタクト領域５上でゲート絶縁膜６が薄くなるのを防ぐことができる。従って、ゲート絶縁膜６の信頼性が向上する。
【００５６】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。また、例えば、実施の形態ではセルの形状を四角形としたが、セルの形状は、四角形以外の多角形や円形であってもよい。
【産業上の利用可能性】
【００５７】
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、例えば炭化珪素基板上に形成されたスイッチングデバイスとして用いることができる半導体装置に有用であり、特に、炭化珪素でできた縦型のＭＯＳＦＥＴなどの半導体装置に適している。
【符号の説明】
【００５８】
１  ｎ炭化珪素基板
２  ｎ-炭化珪素層
３  ｐ領域
４  ｎソース領域
５  ｐ+コンタクト領域
６  ゲート絶縁膜
７  ゲート電極
７ａ  配線部
８  ソース電極
９  ドレイン電極
１０  ｐベース領域
１１  ｐ炭化珪素層
１２  ｎ-領域
【図１】
0006405814.tif 000002
【図２】
0006405814.tif 000003
【図３】
0006405814.tif 000004
【図４】
0006405814.tif 000005
【図５】
0006405814.tif 000006
【図６】
0006405814.tif 000007
【図７】
0006405814.tif 000008
【図８】
0006405814.tif 000009