(57)【特許請求の範囲】
【請求項１】
装置であって、
第１のミキサ出力を生成するために、入力信号から抽出された信号をローカルオシレータ（ＬＯ）信号と混合するように構成された第１のミキサと、
第１の補助ミキサ出力を生成するために、前記入力信号から抽出された前記信号を前記ＬＯ信号と混合するように構成された第１の補助ミキサと、前記第１の補助ミキサ出力は、前記第１のミキサ出力における帯域外成分を低減するために、前記第１のミキサ出力に結合される、
第２のミキサ出力を生成するために、前記入力信号を前記ローカルオシレータ（ＬＯ）信号と混合するように構成された第２のミキサと、
第２の補助ミキサ出力を生成するために、前記入力信号を前記ＬＯ信号と混合するように構成された第２の補助ミキサと、前記第２の補助ミキサ出力は、前記第２のミキサ出力における帯域外成分を低減するために、前記第２のミキサ出力に結合される、
出力電圧を生成するために、前記第１および第２のミキサ出力を合計するように構成されたトランスインピーダンス増幅器と、
を備え、
前記装置は、前記第１および第２のミキサ出力を相互に結合する複数の交差結合キャパシタをさらに備える、装置。
【請求項２】
前記第１、第１の補助、第２、および第２の補助ミキサの各々は、単一平衡ミキサを備える、請求項１に記載の装置。
【請求項３】
装置であって、
第１のミキサ出力を生成するために、入力信号から抽出された信号をローカルオシレータ（ＬＯ）信号と混合するように構成された第１のミキサと、
第１の補助ミキサ出力を生成するために、前記入力信号から抽出された前記信号を前記ＬＯ信号と混合するように構成された第１の補助ミキサと、前記第１の補助ミキサ出力は、前記第１のミキサ出力における帯域外成分を低減するために、前記第１のミキサ出力に結合される、
第２のミキサ出力を生成するために、前記入力信号を前記ローカルオシレータ（ＬＯ）信号と混合するように構成された第２のミキサと、
第２の補助ミキサ出力を生成するために、前記入力信号を前記ＬＯ信号と混合するように構成された第２の補助ミキサと、前記第２の補助ミキサ出力は、前記第２のミキサ出力における帯域外成分を低減するために、前記第２のミキサ出力に結合される、
出力電圧を生成するために、前記第１および第２のミキサ出力を合計するように構成されたトランスインピーダンス増幅器と、
を備え、
前記第１のミキサ出力は、ハイパスフィルタによって前記第１の補助ミキサ出力に結合される、装置。
【請求項４】
前記ハイパスフィルタはキャパシタを備える、請求項３に記載の装置。
【請求項５】
装置であって、
第１のミキサ出力を生成するために、入力信号から抽出された信号をローカルオシレータ（ＬＯ）信号と混合するように構成された第１のミキサと、
第１の補助ミキサ出力を生成するために、前記入力信号から抽出された前記信号を前記ＬＯ信号と混合するように構成された第１の補助ミキサと、前記第１の補助ミキサ出力は、前記第１のミキサ出力における帯域外成分を低減するために、前記第１のミキサ出力に結合される、
第２のミキサ出力を生成するために、前記入力信号を前記ローカルオシレータ（ＬＯ）信号と混合するように構成された第２のミキサと、
第２の補助ミキサ出力を生成するために、前記入力信号を前記ＬＯ信号と混合するように構成された第２の補助ミキサと、前記第２の補助ミキサ出力は、前記第２のミキサ出力における帯域外成分を低減するために、前記第２のミキサ出力に結合される、
出力電圧を生成するために、前記第１および第２のミキサ出力を合計するように構成されたトランスインピーダンス増幅器と、
を備え、
前記装置は、
第１のＱミキサ出力を生成するために、前記入力信号から抽出された前記信号を直交ローカルオシレータ（ＬＯ）信号と混合するように構成された第１のＱミキサと、
第１の補助Ｑミキサ出力を生成するために、前記入力信号から抽出された前記信号を前記直交ＬＯ信号と混合するように構成された第１の補助Ｑミキサと、前記第１の補助Ｑミキサ出力は、前記第１のＱミキサ出力における帯域外成分を低減するために、前記第１のＱミキサ出力に結合される、
第２のＱミキサ出力を生成するために、前記入力信号を前記直交ローカルオシレータ（ＬＯ）信号と混合するように構成された第２のＱミキサと、
第２の補助Ｑミキサ出力を生成するために、前記入力信号を前記直交ＬＯ信号と混合するように構成された第２の補助Ｑミキサと、前記第２の補助Ｑミキサ出力は、前記第２のＱミキサ出力における帯域外成分を低減するために、前記第２のＱミキサ出力に結合される、
をさらに備え、
前記装置は、前記第１のＱミキサ出力を前記第２のミキサ出力に、および前記第２のＱミキサ出力を前記第１のミキサ出力に結合する複数の交差結合キャパシタをさらに備える、装置。
【請求項６】
前記第１のミキサ出力と前記第１の補助ミキサ出力を合計するように構成された同相トランスインピーダンス増幅器と、
前記第１のＱミキサ出力と前記第１の補助Ｑミキサ出力を合計するように構成された直交トランスインピーダンス増幅器と、
をさらに備える、請求項５に記載の装置。
【請求項７】
前記入力信号から抽出された前記信号を対応する多相ＬＯ信号と混合するように構成された少なくとも１つの多相第１のミキサと、
少なくとも１つの多相第１の補助ミキサ出力を生成するために、前記入力信号から抽出された前記信号を前記対応する多相ＬＯ信号と混合するように構成された少なくとも１つの追加の多相第１の補助ミキサと、前記少なくとも１つの多相第１の補助ミキサ出力は、前記少なくとも１つの多相第１のミキサ出力における帯域外成分を低減するために、前記第１のミキサ出力に結合される、
少なくとも１つの多相第２のミキサ出力を生成するために、前記入力信号を前記対応する多相ローカルオシレータ（ＬＯ）信号と混合するように構成された少なくとも１つの多相第２のミキサと、
少なくとも１つの多相第２の補助ミキサ出力を生成するために、前記入力信号を前記対応する多相ＬＯ信号と混合するように構成された少なくとも１つの多相第２の補助ミキサと、前記少なくとも１つの多相第２の補助ミキサ出力は、前記少なくとも１つの多相第２のミキサ出力における帯域外成分を低減するために、前記少なくとも１つの多相第２のミキサ出力に結合される、
をさらに備える、請求項１に記載の装置。
【請求項８】
前記第１の補助ミキサに結合されたローカルオシレータの位相は、前記第１のミキサに結合されたローカルオシレータの位相に対して９０度だけオフセットされる、請求項１に記載の装置。
【請求項９】
方法であって、
第１のミキサ出力電流を生成するために、入力信号から抽出された信号をダウンコンバートすることと、
第１の補助ミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートすることと、
前記第１のミキサ出力電流における帯域外成分を低減するために、前記第１の補助ミキサ出力電流を前記第１のミキサ出力電流と混合することと、
第２のミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
第２の補助ミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
前記第２のミキサ出力電流における帯域外成分を低減するために、前記第２の補助ミキサ出力電流を前記第２のミキサ出力電流と混合することと、
出力電圧を生成するために、前記第１および第２のミキサ出力電流を混合することと、
を備え、
前記方法は、複数の交差結合キャパシタを用いて、前記第１のミキサ出力電流を前記第２のミキサ出力電流に結合することをさらに備える、方法。
【請求項１０】
方法であって、
第１のミキサ出力電流を生成するために、入力信号から抽出された信号をダウンコンバートすることと、
第１の補助ミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートすることと、
前記第１のミキサ出力電流における帯域外成分を低減するために、前記第１の補助ミキサ出力電流を前記第１のミキサ出力電流と混合することと、
第２のミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
第２の補助ミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
前記第２のミキサ出力電流における帯域外成分を低減するために、前記第２の補助ミキサ出力電流を前記第２のミキサ出力電流と混合することと、
出力電圧を生成するために、前記第１および第２のミキサ出力電流を混合することと、
を備え、
前記方法は、
第１のＱミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートすることと、
第１の補助Ｑミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートすることと、
前記第１のＱミキサ出力電流における帯域外成分を低減するために、前記第１の補助Ｑミキサ出力電流を前記第１のＱミキサ出力電流と混合することと、
第２のＱミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
第２の補助Ｑミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
前記第２のＱミキサ出力電流における帯域外成分を低減するために、前記第２の補助Ｑミキサ出力電流を前記第２のＱミキサ出力電流と混合することと、
出力電圧を生成するために、前記第１および第２のＱミキサ出力電流を混合することと、
をさらに備え、
前記方法は、
複数の交差結合キャパシタを用いて、第１のＱミキサ出力を第２のミキサ出力に結合することと、
複数の交差結合キャパシタを用いて、第２のＱミキサ出力を第１のミキサ出力に結合することと、
をさらに備える、方法。
【請求項１１】
前記第１、第１の補助、第２、および第２の補助ミキサの各々は、単一平衡ミキサを備える、請求項９に記載の方法。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]本願は、２０１４年３月２７日付で出願された米国出願第１４／２２７，８７７に対する優先権を主張し、同様に２０１３年８月３０日付で出願された米国仮出願第６１／８７１，９９０に対する優先権の利益を主張するものであり、その内容は、全ての目的のためにそれら全体における参照によりここに組み込まれる。
【０００２】
分野
[0002]本開示は、集積回路（ＩＣ）の設計に関し、より具体的には、ノイズキャンセリングレシーバ（noise-cancelling receivers）の設計に関する。
【０００３】
背景技術
[0003]無線周波数（ＲＦ）通信レシーバの設計において、受信チェーンの後に続くステージからのノイズ寄与を克服するために、低ノイズフロントエンド（a low-noise front-end）を提供することが一般的に望ましい。ある種の受信機のフロントエンドは、ノイズキャンセリング・アーキテクチャを使用し、ここにおいて、２つの信号パスによって生成された信号電流は、受信された信号内のノイズと帯域外干渉（out-of-band interference）をキャンセルするために共に重み付けおよび合計される。こういったアーキテクチャは、受信チェーンにおけるフロントエンド増幅器とミキサの設計要求を有利に緩和させ得る。
【０００４】
[0004]ある種の実装において、ノイズキャンセリング・アーキテクチャは、（例えば、ローカルオシレータフィードスルーまたは帯域外ブロッカー（local oscillator feed-through or out-of-band blockers）に起因する）所望されない差動モード信号成分だけでなく（例えば、ローカルオシレータ周波数の２倍の周波数におけるＲＦ信号フィードスルーまたはハーモニック成分（RF signal feed-through or harmonic components at twice the local oscillator frequency）に起因する）共通のモード信号成分をバイパスするために、複数のミキサの出力に結合された複数のキャパシタを含み得る。しかし、こういったキャパシタを提供することは、帯域外ブロッカーの存在下で、受信チェーンのトランスインピーダンス増幅器（ＴＩＡ）の入力インピーダンスピーキング周波数（input impedance peaking frequency）を好ましくなく低下させる（lower）だけでなく、ＴＩＡの線形性を低下させ（degrade）得る。さらに、キャパシタは、オンチップ領域のかなりの量を望ましくなく消費し得る。
【０００５】
[0005]したがって、帯域外干渉拒否（out-of-band interferer rejection）およびレシーバの線形性を向上させることによって、ノイズキャンセリングレシーバフロントエンドの性能を向上させるための技術を提供することが望ましい。
【図面の簡単な説明】
【０００６】
【図１】[0006]  図１は、本開示の技術が実施され得る従来技術のワイヤレス通信デバイスの設計のブロック図を示す。
【図２】[0007]  図２は、ノイズキャンセリングレシーバフロントエンドの実装を示す。
【図３】[0008]  図３は、本開示の例示的な実施形態を示し、ここにおいて、追加のミキサは、レシーバにおけるノイズキャンセレーションおよびブロッカーフィルタリング（noise cancellation and blocker filtering）を向上させるために、複数のミキサと並列にさらに結合される。
【図４】[0009]  図４は、直交ダウンコンバージョン(quadrature down-conversion)ノイズキャンセリングレシーバに逆の位相結合技術（anti-phase coupling techniques）を組み込む、代わりの例示的な実施形態を示す。
【図５】[0010]  図５は、図４における受信信号パスのある部分の単一平衡ミキサ（a single-balanced mixer）の実装の例示的な実施形態を示す。
【図６】[0011]  図６は、第１および第２の信号パスの間に複数の交差結合キャパシタ（cross-coupling capacitors）を組み込むことによる、本開示のベースバンドブロッカーフィルタリング（ＢＢＢＦ）技術の例示的な実施形態を示す。
【図７】[0012]  図７は、２本の（例えば、同相（in-phase）および直交）第１の信号パスと２本の（例えば、同相および直交）第２の信号パスの間に複数の交差結合キャパシタを組み込むレシーバの例示的な実施形態を示す。
【図８】[0013]  図８は、本開示に従ったブロッカー拒否技術の実例となるフィルタリングの応答を示す。
【図９】[0014]  図９は、複数の位相を有するローカルオシレータを駆動するための例示的なスキームを示す。
【図１０】[0015]  図１０は、本開示に従った方法の例示的な実施形態を示す。
【図１１】[0016]  図１１は、本開示にしたがった同相および直交ダウンコンバージョンパスを収容するノイズキャンセリングレシーバの代わりの例示的な実施形態をさらに示す。
【図１２】図１２は、本開示にしたがった同相および直交ダウンコンバージョンパスを収容するノイズキャンセリングレシーバの代わりの例示的な実施形態をさらに示す。
【詳細な説明】
【０００７】
[0017]本開示の様々な態様は、添付の図面を参照して、以下でさらに十分に説明される。しかし、本開示は、多くの異なる形式において具体化され得、本開示を通して提示される任意の特定の構造または機能に限定されると解釈されるべきではない。むしろ、これらの態様は、本開示が徹底的な（thorough）かつ完全な（complete）ものとなり、当業者に本開示の範囲を十分に伝えるために提供される。ここでの教示に基づいて、本開示の範囲が、本開示の任意の他の態様から独立して実装されようと、あるいはそれと組み合わせて実装されようと、ここで開示された本開示の任意の態様をカバーすることを意図していることを、当業者は理解するべきである。例えば、ここで説明された任意の数の態様を用いて、装置は実装され得、または方法が実行され得る。さらに、本開示の範囲は、他の構造、機能、またはここで説明される本開示の様々な態様に加えた、またはそれ以外の構造および機能を用いて実行されるこういった装置または方法をカバーすることを意図する。ここで開示された本開示の任意の態様は、請求項の１つまた複数の要素によって具体化され得ることが理解されるべきである。
【０００８】
[0018]添付の図面と関連して下記で説明される詳細な説明は、本発明の例示的な実施形態の説明として意図されており、本発明が実行されることが可能な唯一の例示的な実施形態を提示することを意図するものではない。この明細書を通して用いられる用語「例示的な」は、「例(example)、具体例(instance)、または実例(illustration)としての役割を果たすこと」を意味しており、必ずしも他の例示的な実施形態よりも好適または有利であると解釈されるべきではない。詳細な説明は、本発明の例示的な実施形態の徹底的な理解を提供するための特定の詳細を含む。本発明の例示的な実施形態がこれらの特定の詳細がなくても実行され得ることは当業者にとって明らかであろう。いくつかの具体例において、良く知られた構造およびデバイスは、ここに提示された例示的な実施形態の新規性を曖昧にすることを回避するためにブロック図形式で示される。
【０００９】
[0019]図１は、本開示の技術が実施され得る従来技術のワイヤレス通信デバイス１００の設計のブロック図を示す。図１は、例としてのトランシーバの設計を示す。一般に、トランスミッタとレシーバにおける信号の調整は、増幅器、フィルタ、アップコンバータ、ダウンコンバータ、等から成る１つまたは複数のステージによって実行され得る。これらの回路ブロックは、図１に示された構成とは異なって配置され得る。さらに、図１に示されたいくつかのブロックは、いくつかの実装には存在し得ないが、その一方で、図１に示されない他の回路ブロックが同様に、トランスミッタとレシーバにおいて信号を調整するために用いられ得る。他で言及されない限り、図１における任意の信号、または複数の図面における任意の他の図は、シングルエンド（single-ended）型または差動（differential）型のいずれか一方であり得る。図１内のいくつかの回路ブロックは、同様に省略され得る。
【００１０】
[0020]図１に示された設計において、ワイヤレスデバイス１００はトランシーバ１２０およびデータプロセッサ１１０を含む。データプロセッサ１１０は、データおよびプログラムコードを記憶するための（図示されない）メモリを含み得る。トランシーバ１２０は、双方向通信を支援するトランスミッタ１３０およびレシーバ１５０を含む。一般に、ワイヤレスデバイス１００は、任意の数の通信システムおよび周波数帯域のための任意の数のトランスミッタおよび／またはレシーバを含み得る。トランシーバ１２０の全てまたは一部は、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ  ＩＣ（ＲＦＩＣ）、混合信号ＩＣ（mixed-signal ICs）等の上に実装され得る。
【００１１】
[0021]トランスミッタまたはレシーバは、スーパーヘテロダイン・アーキテクチャあるいはダイレクトコンバージョン・アーキテクチャを用いて実装され得る。スーパーヘテロダイン・アーキテクチャにおいて、信号は、複数のステージにおける無線周波数（ＲＦ）とベースバンドの間で、例えば、レシーバに関してあるステージにおいてＲＦから中間周波数（ＩＦ）へ、次に別のステージにおいてＩＦからベースバンドへ、周波数変換される。ダイレクトコンバージョン・アーキテクチャにおいて、信号は、あるステージにおいてＲＦとベースバンドの間で周波数変換される。スーパーヘテロダインおよびダイレクトコンバージョン・アーキテクチャは、異なる回路ブロックを用いおよび／または異なる要件を有し得る。図１に示された設計において、トランスミッタ１３０およびレシーバ１５０は、ダイレクトコンバージョン・アーキテクチャを用いて実装される。
【００１２】
[0022]送信パスにおいて、データプロセッサ１１０は、送信されるべきデータを処理し、ＩおよびＱアナログ出力信号をトランスミッタ１３０に提供する。示された例示的な実施形態において、データプロセッサ１１０は、更なる処理のために、データプロセッサ１１０によって生成されたデジタル信号をＩおよびＱアナログ出力信号、例えばＩおよびＱ出力電流、に変換するためのデジタルアナログコンバータ（ＤＡＣ）１１４ａおよび１１４ｂを含む。
【００１３】
[0023]トランスミッタ１３０内で、ローパスフィルタ１３２ａおよび１３２ｂはそれぞれ、前のデジタルアナログ変換によって生じた所望されない画像を取り除くために、ＩおよびＱアナログ出力信号をフィルタリングする。増幅器（Ａｍｐ）１３４ａおよび１３４ｂはそれぞれ、ローパスフィルタ１３２ａおよび１３２ｂからの信号を増幅し、ＩおよびＱベースバンド信号を提供する。アップコンバータ１４０は、ＴＸ  ＬＯ信号ジェネレータ１９０からのＩおよびＱ送信（ＴＸ）ローカルオシレータ（ＬＯ）信号を用いてＩおよびＱベースバンド信号をアップコンバートし、アップコンバートされた信号を提供する。フィルタ１４２は、周波数アップコンバージョンによって生じた所望されない画像だけでなく、受信周波数帯域内のノイズを取り除くためにアップコンバートされた信号をフィルタリングする。電力増幅器（ＰＡ）１４４は、所望の出力電力レベルを取得するためにフィルタ１４２からの信号を増幅し、送信ＲＦ信号を提供する。送信ＲＦ信号は、デュプレクサまたはスイッチ１４６を通してルーティングされ（is routed through）、アンテナ１４８を介して送信される。
【００１４】
[0024]受信パスにおいて、アンテナ１４８は、基地局によって送信された信号を受信し、受信されたＲＦ信号を提供し、それはデュプレクサまたはスイッチ１４６を通してルーティングされ、低ノイズ増幅器（ＬＮＡ）１５２に提供される。デュプレクサ１４６は、ＲＸ信号が、（例えば、送信／受信スイッチを必ずしも用いなくとも）ＴＸ信号から分離される（are isolated）ように、特定のＲＸ対ＴＸデュプレクサ周波数分離（Rx-to-Tx duplexer flequency separation）を用いて動作するように設計される。これは、周波数分割デュプレックス（ＦＤＤ）オペレーションを可能にする一方で、１４６において送信／受信スイッチを用いる実施形態は、時間分割デュプレックス（ＴＤＤ）オペレーションに限定され得る。受信されたＲＦ信号は、ＬＮＡ１５２によって増幅され、所望のＲＦ入力信号を取得するためにフィルタ１５４によってフィルタリングされる。ダウンコンバージョンミキサ１６１ａおよび１６１ｂは、ＩおよびＱベースバンド信号を生成するために、フィルタ１５４の出力を、ＲＸ  ＬＯ信号ジェネレータ１８０からのＩおよびＱ受信（ＲＸ）ＬＯ信号（すなわち、ＬＯ＿ＩおよびＬＯ＿Ｑ）と混合する（mix）。ＩおよびＱベースバンド信号は、増幅器１６２ａおよび１６２ｂによって増幅され、ＩおよびＱアナログ入力信号を取得するためにローパスフィルタ１６４ａおよび１６４ｂによってさらにフィルタリングされ、それらはデータプロセッサ１１０に提供される。示された例示的な実施形態において、データプロセッサ１１０は、アナログ入力信号をデータプロセッサ１１０によってさらに処理されるべきデジタル信号に変換するためのアナログデジタルコンバータ（ＡＤＣ）１１６ａおよび１１６ｂを含む。
【００１５】
[0025]図１において、ＴＸ  ＬＯ信号ジェネレータ１９０は、周波数アップコンバージョンのために用いられるＩおよびＱ  ＴＸ  ＬＯ信号を生成する一方で、ＲＸ  ＬＯ信号ジェネレータ１８０は、周波数ダウンコンバージョンのために用いられるＩおよびＱ  ＲＸ  ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数を持つ周期信号である。ＰＬＬ１９２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号ジェネレータ１９０からのＴＸ  ＬＯ信号の周波数および／または位相を調整するために用いられる制御信号を生成する。同様に、ＰＬＬ１８２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号ジェネレータ１８０からのＲＸ  ＬＯ信号の周波数および／または位相を調整するために用いられる制御信号を生成する。
【００１６】
[0026]随意に、（図１に示されない）バラン(balun)は、ＬＮＡ１５２の出力とレシーバ１５０のミキサ１６１ａ、１６１ｂの間に提供され得る。バランは、シングルエンド信号を差動信号に変換し得、１次巻線から２次巻線へ信号を相互に結合する、例えばトランスフォーマを含み得る。
【００１７】
[0027]ある種の実装において、レシーバ１５０のあるフロントエンド要素は、ノイズ性能を向上させるために、ノイズキャンセリングレシーバ・アーキテクチャによって置き換えられ得る。図２は、ノイズキャンセリングレシーバフロントエンドの実装２００を示す。実装２００は、単に実例のために示されるものであり、本開示の範囲を限定する意図はないことに留意されたい。ノイズキャンセリングレシーバフロントエンドのさらなる詳細は、２０１３年５月１日付で出願され、本開示の譲受人に譲渡され、ここに参照により明示的に組み込まれた同時係属中の米国特許出願第１３／８７５，０９３に説明されている。
【００１８】
[0028]図２において、フロントエンド部分（ＦＥ）２０２は、ソース抵抗Ｒｓと共に入力電圧Ｖｓによって表される入力信号を有する。入力信号は、図１からの例えば、アンテナ１４８、またはデュプレクサまたはスイッチ１４６から来ることができ、ＬＮＡ２０１の入力に結合される。ある種の実装において、ＬＮＡ２０１は、例えば、図１のトランシーバ１２０のＬＮＡ１５２に対応し得るが、ＬＮＡ２０１は、図１のワイヤレスデバイス１００に実装される必要がないことが理解されるだろう。ＬＮＡ２０１の出力はまた、ここで入力信号として表され、受信信号パス２０５の入力に結合される。
【００１９】
[0029]受信信号パス２０５は、トランスコンダクタンスａ１を備えるトランスコンダクタ２１０を有する第１の信号パス２０６を含む。ある種の実装において、ａ１は、任意のトランスコンダクタンスの値に設定変更可能に設定され得ることに留意されたい。例えば、ａ１は、例えば、−１／｜ＺｏＬＮＡ｜に対応するように選択され得、ここにおいて、ＺｏＬＮＡは、ＬＮＡ２０１の出力インピーダンスであり、｜ＺｏＬＮＡ｜はその大きさである。一般に、ＺｏＬＮＡは複素数であり得るが、ある種の例示的な実施形態において、ＺｏＬＮＡは好ましくは、下記でさらに説明されるようなＲｂ１、Ｒｂ２および／またはトランスインピーダンス増幅器（ＴＩＡ）２８０から生じるノイズをより好適にキャンセルするための実数であり得ることに留意されたい。実装において、ａ１は、下記でさらに説明されるように、第１および第２の信号パス２０６、２０７の間の変換利得の差に相当する（account for）ようにさらに調整され得る。この例において、ＬＮＡ２０１を加えることによって、パス２０７のノイズキャンセレーションはもはや、アンテナ１４８の不十分に制御されたインピーダンスの機能ではなくなり得る。ＬＮＡ２０１はまた、アンテナ１４８への高いＬＯ漏出（leakage）を防ぎ得る。
【００２０】
[0030]トランスコンダクタ２１０の出力は、入力信号から抽出された（derived）信号に対応し、第１のミキサ２３０に結合され、第１のミキサ２３０は、より低い周波数信号、例えば中間周波数（ＩＦ）またはベースバンド周波数信号を生成するために、その入力信号（トランスコンダクタ２１０の出力）を差動ローカルオシレータ（ＬＯ）信号（Ｉ＋、Ｉ−）と混合する。キャパシタＣａ１、Ｃａ２は、第１のミキサ２３０の差動出力の端子を接地に結合するために提供されることに留意されたい。実装において、Ｃａ１とＣａ２のキャパシタンスは、相互に等しくなり得、例えば、両方が共通の値Ｃａに等しい。キャパシタＣ１は、第１のミキサ２３０の差動出力のノードを相互に結合するためにさらに提供され得る。
【００２１】
[0031]受信信号パス２０５は第２の信号パス２０７をさらに含む。第２の信号パス２０７は、第２のミキサ２４０を含み、それは好ましくはパッシブ・ミキサであり得、その差動出力はベースバンドの抵抗−キャパシタンス（Ｒ−Ｃ）ネットワーク２９９に結合される。特に、Ｒ−Ｃネットワーク２９９は、第２のミキサ２４０の差動出力の各ノードを接地に結合するキャパシタＣｂ１、Ｃｂ２を含み得る。実装において、Ｃｂ１およびＣｂ２のキャパシタンスは、相互に等しくなり得、例えば、両方が共通の値Ｃｂに等しい。実装において、Ｃｂ１およびＣｂ２は、他の回路要素と関連する寄生キャパシタンスに対応し得、例えば、設計において明示的に提供されたキャパシタンスに対応する必要はない。
【００２２】
[0032]図２において、キャパシタＣ２は、第２のミキサ２４０の差動出力のノードを相互に結合するためにさらに提供される。Ｒ−Ｃネットワーク２９９は、第２のミキサ２４０の差動出力ノードを第１の信号パス２０６の差動出力に直列に結合するように構成された抵抗器Ｒｂ１、Ｒｂ２をさらに含む。実装において、抵抗Ｒｂ１とＲｂ２は、相互に等しくなり得、例えば、両方が共通の値Ｒｂに等しい。
【００２３】
[0033]信号ＩＦ＿ＩとＩＦ＿ＩＢを含む受信信号パス２０５の差動出力は、第２の信号パス２０７の差動出力と混合された第１の信号パス２０６の差動出力から抽出される。ＩＦ＿ＩとＩＦ＿ＩＢは、トランスインピーダンス増幅器（ＴＩＡ）２８０の差動入力にさらに結合される。ＴＩＡ２８０は一般に、当業者に知られている技術を用いて実装され得、図２におけるその実装は、単に実例のために示されることに留意されたい。特に、完全差動演算増幅器（a fully differential operational amplifier）２８１は、フィードバック要素２８２、２８４と共に提供され得、ここにおいて、フィードバック要素２８２、２８４のインピーダンスは、共通の値Ｚｆを有しているように表される。効果的に示された方法におけるＴＩＡ２８０の構成は、電圧出力Ｖｏｕｔを生成するために、第１および第２の信号パス２０６、２０７からの出力信号電流を共に合計することが理解されるだろう。
【００２４】
[0034]実装において、ミキサ２３０、２４０のいずれかまたは両方は、パッシブ（例えば単一または二重平衡（double-balanced））ミキサとして実装され得る。したがって、Ｒｂ１、Ｒｂ２、Ｃｂ１、Ｃｂ２、およびＣ２によって決定されたＲ−Ｃネットワーク２９９の信号帯域幅内で、（ＬＯ周波数におけるＬＮＡ２０１の出力によって見られるように）等価の並列負荷抵抗が、Ｒｂ１およびＲｂ２、またはＲｂを適切に選択することによって調整され得る。Ｒｂの選択は、ＬＮＡ２０１の周波数選択性と電圧利得に影響をおよぼし得、そのためＴＩＡ２８０の出力電圧Ｖｏｕｔに現れているキャンセルされないで残ったノイズの量にも影響をおよぼし得ることが理解されるだろう。例示的な実施形態において、Ｒｂは、実質的に｜ＺｏＬＮＡ｜に等しい第１および第２の信号パス２０６、２０７に入力インピーダンスを提供するために選択され得る。
【００２５】
[0035]Ｒ−Ｃネットワーク２９９の信号帯域幅の外部で、第２の信号パス２０７の入力インピーダンスの大きさは、ローサイド（low-side）とハイサイド（high-side）の両方上で、入力周波数がＬＯ周波数からずれる（deviates）にしたがって小さくなることに留意されたい。これは、例えば第２のミキサ２４０の出力における負荷の存在に起因し得る。低下したインピーダンスは、Ｒ−Ｃネットワーク２９９の信号帯域幅の外部の第１の信号パス２０６と第２の信号パス２０７の入力における電圧振幅を低減する。したがって、こういった信号は、第１および第２の信号パス２０６、２０７において混合する前に大きく減衰され（be greatly attenuated）得るため、Ｒ−Ｃネットワーク２９９は、帯域外信号、例えば、（図２に図示されない）トランシーバのトランスミッタ部から結合された帯域外ジャマー（out-of-band jammers）および／またはＴｘ信号を拒否するために、バンドパスの選択性を効果的に提供する。
【００２６】
[0036]Ｃａ１、Ｃａ２、Ｃｂ１、Ｃｂ２は、（例えばＬＯフィードスルー、帯域外ブロッカー等に起因する）所望されない差動モード成分と、（例えばＲＦフィードスルー、２次ＬＯ成分（second-order LO components）等に起因する）共通のモード成分を有利に（例えば接地に）バイパスし得ることがさらに理解されるだろう。Ｃ１およびＣ２は、差動ブロッカー成分(differential blocker components)もまた抑制し得る。
【００２７】
[0037]ミキサは、実例の簡単のために、各信号パス２０６、２０７に１つだけ示されているが、ここでの議論は、それぞれ１つより多いミキサを収容する信号パスに容易に適用されることが理解されるであろうことに留意されたい。例えば、第１および第２の受信信号パス２０６、２０７はそれぞれ、Ｉ−ミキサとＱ−ミキサ（すなわち、２つのミキサ）を含み得、各ミキサは、対応する単一のミキサが図２内に示されて構成された方法と同様に構成されている。さらに、本開示の技術は、図９を参照して下記でさらに説明されるように、例えば２つより多い位相を使用する多相(multi-phase)ローカルオシレータの構成を収容するために容易に適用され得る。
【００２８】
[0038]（例えば前述のバンドパス選択性の品質要因（quality factor）すなわちＱによって決定されたような）帯域外干渉の拒否の量は、パッシブ・ミキサの実装において第２のミキサ２４０のオン抵抗によって制限され得ることに留意されたい。さらに、あるシナリオにおいて、キャパシタンスＣ１、Ｃａ１および／またはＣａ２に対するより大きい値は、ピーキング振幅を限定し得るが、同時にピーキング周波数を低減し得る。このピーキング周波数の低減は、（例えば、周波数において所望の信号に近いより多くの干渉を効果的に通過させることに起因して（due to effective passing through greater amounts of interferers that are close in frequency to the disired signal））レシーバチェーン全体にわたる電圧振れ（voltage swing throughout the receiver chain）を望ましくなく増加させ、それによって線形性を低下させ得る。
【００２９】
[0039]上記の論理的根拠について、キャパシタが実装のためにかなり大きいダイ領域（die area）を必要とし得ることをさらに検討すると、ノイズキャンセリングレシーバを実装するために必要なキャパシタンスを縮小または除去するために向上した技術を提供することが望ましいだろう。
【００３０】
[0040]図３は、本開示の例示的な実施形態３００を示し、ここにおいて、追加のミキサは、レシーバにおけるブロッカー拒否を向上させるために複数のミキサと並列にさらに結合される。図３は、単に実例のために示され、本開示の範囲を限定することを意図するものではないことに留意されたい。
【００３１】
[0041]図３において、受信信号パス３０５は、第１の信号パス３０６と第２の信号パス３０７を含む。第１の信号パス３０６は、第１のミキサ３３０と第１の補助ミキサ３３１を含む、並列に結合されたミキサの入力に結合された出力を有するトランスコンダクタ２１０を含む。特に、第１のミキサ３３０は、図２における第１のミキサ２３０について説明されたのと同様の機能を実行する。第１の補助ミキサ３３１は、第１のミキサ３３０の入力に結合された入力を有し、キャパシタＣｘ１、Ｃｘ２を介して、第１のミキサ３３０の差動出力に結合された差動出力をさらに含む。例示的な実施形態において、Ｃｘ１とＣｘ２のキャパシタンスは、相互に等しくなり得、例えば、両方が共通の値Ｃｘに等しい。
【００３２】
[0042]第１の補助ミキサ３３１への差動ＬＯ入力は、ミキサ３３０および３３１の出力が共に混合されたときに、第１の補助ミキサ３３１の差動出力信号が、第１のミキサ３３０の差動出力信号と理想的に１８０度位相がずれるように構成されていることに留意されたい。示された例示的な実施形態において、こういった「逆の位相」結合は、示された方法、すなわち相互に反対の位相（例えば、第１のミキサ３３０に関するＩ＋、Ｉ−および第１の補助ミキサ３３１に関するＩ−、Ｉ＋）を有するように、第１のミキサ３３０と第１の補助ミキサ３３１の入力に差動ＬＯ信号を結合することによって実装される。代わりの例示的な実施形態において、逆の位相結合は、例えば、第１のミキサ３３０と第１の補助ミキサ３３１の差動出力を相互に適切にクロスルーティング(cross−routing)すること等によって実装され得る。こういった代わりの例示的な実施形態は、本開示の範囲内になるように考察される（are contemplated）。
【００３３】
[0043]例示的な実施形態において、Ｃｘの値は、Ｃｘが受信信号帯域幅内の信号に対して高いインピーダンスを与えるように選択され得る。反対に、Ｃｘは、受信信号帯域幅の外部の信号に対して低いインピーダンスを与え得、その場合、第１の補助ミキサ３３１の差動出力は、破壊的に（例えば、破壊的な干渉を引き起こさせるような方法で）第１のミキサ３３０の差動出力と合計し得る。こういった例示的な実施形態において、受信信号帯域幅の外部のこういった干渉のレベルは、トランスコンダクタ２１０の出力においてだけでなく受信信号パス３０５の出力においても低減され得、したがってレシーバ３００の線形性を向上させる。
【００３４】
[0044]第１の信号パス３０６に関して前述の部分において開示されたのと同様の原則にしたがって、第２の信号パス３０７は、第２の補助ミキサ３４１と並列に結合された第２のミキサ３４０を含む。同様の逆の位相結合の原則が、干渉周波数におけるインピーダンス｜ＺｏＬＮＡ｜を低下することによってＬＮＡ２０１の出力における帯域外干渉をさらに拒否し、第２の信号パス３０７の出力における帯域外干渉をキャンセルするために、第２の補助ミキサ３４１と関連するキャパシタＣｘ３、Ｃｘ４の供給に適用されることが理解されるだろう。例示的な実施形態において、Ｃｘ３とＣｘ４は相互に等しくなり得、例えば、両方が共通の値Ｃｘに等しく、したがって第１の信号パス３０６のＣｘ１およびＣｘ２にも等しくなり得る。
【００３５】
[0045]代わりの例示的な（図示されない）実施形態において、キャパシタＣｘ１、Ｃｘ２、Ｃｘ３、Ｃｘ４のうちのいずれかまたは全ては、一般に、周波数応答特性、例えばハイパスフィルタ、帯域阻止フィルタ、またはノッチフィルタ特性のいずれかのタイプを有するブロックと置き換えられ得、それが、Ｃｘに関して先に説明された設計目的を達成する。こういった例示的な実施形態は、本開示の範囲内になるように考察される。
【００３６】
[0046]図２の受信信号パス２０５に存在するキャパシタＣ１、Ｃａ１、およびＣａ２は、受信信号パス３０５には存在していないため、それらのキャパシタを実装するために必要なオンチップ領域を有利に節約することに留意されたい。レシーバブロック３０５からのＣ１、Ｃａ１、およびＣａ２の省略は、それにもかかわらず、受信信号パス３０５の回路内のＬＯフィードスルーが、先に説明された逆の位相結合が原因で大幅にキャンセルされるため、許容可能なレシーバ性能をもたらし得る。例示的な実施形態において、第２の信号パス３０７のＣｂ１’およびＣｂ２’はまた、第２の信号パス２０７のＣｂ１およびＣｂ２に対して、値が減少され得、したがってサイズも縮小される。例示的な実施形態において、Ｃｂ１’およびＣｂ２’は、他の回路要素と関連する寄生キャパシタンスに対応し得、設計において例えば明示的に提供されたキャパシタに対応する必要はない。
【００３７】
[0047]ある種の例示的な実施形態において、逆の位相ミキサのペア３３０、３３１と３４０、３４１によってもたらされたＬＯフィードスルーの大幅なキャンセレーションはまた、（例えば二重平衡ミキサの設計とは対照的に）、より単純な単一平衡ミキサの設計の使用を有利に可能にし得る。単一平衡ミキサの設計の利点は、シングルエンドＬＮＡを差動ミキサとインターフェースするためのバランの必要性を除去することを含む。さらに、ミキサ３３０の単一平衡実装と関連する例えば（図３には示されない）寄生キャパシタンスＣａ１、Ｃａ２は、二重平衡ミキサの実装に関する対応する寄生キャパシタンスよりもはるかに少なくなり得るため、ＴＩＡ入力インピーダンスピーキング周波数が増加され得る。複数の単一平衡ミキサを使用するさらなる利点は、シングルエンドから差動への追加の変換がＬＮＡ２０１より前または後に実行される必要がないことが理解されるだろう。
【００３８】
[0048]ある種の例示的な実施形態において、ここで開示された逆の位相結合のための技術は、１より多いローカルオシレータ位相を組み込むレシーバに容易に適用され得る。図４は、直交ダウンコンバージョン(quadrature down-conversion)ノイズキャンセリングレシーバ４００に逆の位相結合技術を組み込む、代わりの例示的な実施形態を示す。図４において、受信信号パス４０５は、キャパシタＣｘ１とＣｘ２を介して逆の位相構成で結合された出力を有する第１のミキサ３３０Ｉと第１の補助ミキサ３３１Ｉを備えた第１のＩ（同相）パス３０６Ｉを含む。受信信号パス４０５は、同じくキャパシタＣｘ１ＱとＣｘ２Ｑを介して逆の位相構成で結合された出力を有する第１のミキサ３３０Ｑと第１の補助ミキサ３３１Ｑを備えた第１のＱ（直交）パス３０６Ｑをさらに含む。第１のＩパス３０６Ｉと第１のＱパス３０６Ｑに提供されたローカルオシレータは、位相においてオフセットされ得、例えば（Ｉ＋、Ｉ−）は、差動同相ＬＯ信号に対応し得、一方で、（Ｑ＋，Ｑ−）は差動直交ＬＯ信号に対応し得ることに留意されたい。
【００３９】
[0049]受信信号パス４０５は、キャパシタＣｘ３およびＣｘ４と結合された第２のミキサ３４０Ｉと第２の補助ミキサ３４１Ｉを有する第２のＩパス３０７Ｉと、キャパシタＣｘ３ＱおよびＣｘ４Ｑと結合された第２のミキサ３４０Ｑと第２の補助ミキサ３４１Ｑを有する第２のＱパス３０７Ｑをさらに含む。
【００４０】
[0050]図４において、第２のＩパス３０７Ｉの差動出力が、抵抗器Ｒｂ１、Ｒｂ２を介して第１のＩパス３０６Ｉの差動出力に結合され、その一方で、第２のＱパス３０７Ｑの差動出力が、抵抗器Ｒｂ３、Ｒｂ４を介して第１のＱパス３０６Ｑの差動出力に結合されることが理解されるだろう。先に説明された技術について、受信信号パス４０５は、ノイズがキャンセルされたダウンコンバートされた信号の同相部分に対応する信号ＩＦ＿Ｉ、ＩＦ＿ＩＢによって表される同相差動出力電流を生成し、同相ＴＩＡ２８０Ｉの入力に同相差動出力電流を提供する。受信信号パスは、ノイズがキャンセルされたダウンコンバートされた信号の直交部分に対応する信号ＩＦ＿Ｑ、ＩＦ＿ＱＢによって表される直交差動出力電流をさらに生成し、直交ＴＩＡ２８０Ｑの入力に直交差動出力電流を提供する。ＴＩＡの２８０Ｉ、２８０Ｑは、差動出力電圧ＶｏｕｔＩ、ＶｏｕｔＱをそれぞれ生成する。
【００４１】
[0051]図５は、図４における受信信号パス４０５のある部分の単一平衡ミキサの実装の例示的な実施形態を示す。図５における受信信号パス４０５の特定の実装は単に実例のために示され、ここで説明された任意の特定のミキサに単一平衡ミキサのトポロジーの適用を限定する意図はない点に留意されたい。
【００４２】
[0052]図５において、第１のＩパス３０６Ｉの２つのミキサ３３０Ｉ、３３１Ｉは、４つのトランジスタ、例えばミキサ３３０Ｉに対するトランジスタ５０２、５０４およびミキサ３３１Ｉに対するトランジスタ５０６、５０８の全体を使用して実装される。当業者は、各単一平衡ミキサが一般に、二重平衡ミキサのために、例えば４つのトランジスタとは対照的に、２つのトランジスタを用いて実装され得ることを理解するだろう。さらに図５には、４つのトランジスタ、例えばミキサ３３０Ｑのためにトランジスタ５１６、５１４およびミキサ３３１Ｑのためにトランジスタ５１２、５１０を使用して実装される第１のＱパス３０６Ｑの２つのミキサ３３０Ｑ、３３１Ｑが示される。図５に示されたミキサへの入力は、トランスコンダクタ２１０の出力から抽出され得、第１のＩパス３０６Ｉと第１のＱパス３０６Ｑの両方に共通であり得ることに留意されたい。
【００４３】
[0053]代わりの（図示されない）例示的な実施形態において、図５に実装されたような単一平衡ミキサ・アーキテクチャは、第２のＩパス３０７Ｉのミキサ３４０Ｉ、３４１Ｉと第２のＱパス３０７Ｑのミキサ３４０Ｑ、３４１Ｑに同様に採用され得る。こういった代わりの例示的な実施形態は、本開示の範囲内になるように考察される。
【００４４】
[0054]本開示のさらなる態様は、ブロッカー拒否を向上させ、レシーバの線形性を拡張する（enhance）ために、第１および第２の信号パスの間に交差結合キャパシタを提供することに関する。
【００４５】
[0055]図６は、第１および第２の信号パスの間に交差結合キャパシタを組み込む本開示の例示的な実施形態を示す。図６は、単に実例のために示され、本開示の範囲を限定することを意図するものではないことに留意されたい。
【００４６】
[0056]図６において、交差結合キャパシタＣｐｐ１、Ｃｐｐ２は、第１の信号パス３０６におけるミキサ３３０の差動出力の複数の端子を第２の信号パス３０７におけるミキサ３４０の差動出力の対応する複数の端子と結合する。示された方法でＣｐｐ１、Ｃｐｐ２を提供することは、さらにブロッカー成分を拒否し、線形性を拡張するために、第１の信号パス３０６に存在するブロッカー電流とは逆の位相で追加するために、Ｃｐｐ１、Ｃｐｐ２を経由して第２の信号パス３０７からのブロッカー電流を有利に導く（directs）。特に、それぞれのミキサによって出力された差動電流の位相は、対応するミキサを駆動するＬＯ信号の位相に依存する。各ミキサを駆動するＬＯの位相に基づいて出力第１のミキサ３３０を第２のミキサ３４０の出力と適切に接続することによって、ブロッカー電流は、所望のＲＸ電流が増幅され得る間に効果的にキャンセルされ得る。例示的な実施形態において、Ｃｐｐ１とＣｐｐ２のキャパシタンスは、相互に等しくなり得、例えば、両方が共通の値Ｃｐｐに等しい。
【００４７】
[0057]例示的な実施形態において、第１および第２の信号パスの間に交差結合キャパシタを提供するための技術はまた、直交または他の多相ダウンコンバージョンミキサを組み込む受信信号パスに適用され得る。特に、キャパシタは、直交ダウンコンバージョンレシーバの別個のＩおよびＱチャネルを交差結合するためにさらに提供されることが可能である。図７は、ベースバンド多相(poly-phase)交差結合ブロッカーフィルタリング構成としてここでも示された構成において、２本の（例えば、同相および直交）第１の信号パスと２本の（例えば、同相および直交）第２の信号パスの間に交差結合キャパシタを組み込むレシーバの例示的な実施形態７００を示す。
【００４８】
[0058]示された方法でミキサの出力を交差結合することによって、一方側のノッチ応答は、受信信号（例えば、ＦＤＤシステム内の強いＴＸ信号）からオフセットされた、知られている周波数を有するブロッカーを拒否するように生成され得ることが理解されるだろう。ノッチ周波数は、ＩおよびＱパスの間の結合の極性を交換することによって、ＬＯ周波数の他方側に再配置されることが可能である。ノッチ周波数のオフセットは一般に、Ｃｐｐの値と２１０のトランスコンダクタンスを適切に設定することによって選択されることが可能であることが理解されるだろう。
【００４９】
[0059]図７において、交差結合キャパシタＣｐ１１、Ｃｐ１２は、示された方法において、第１のＱミキサ３３０Ｑの差動出力を第２のＩミキサ３４０Ｉの差動出力に結合する。さらに、交差結合キャパシタＣｐ１３、Ｃｐ１４は、示された方法において、第１のＩミキサ３３０Ｑの差動出力を第２のＱミキサ３４０Ｑの差動出力に結合する。
【００５０】
[0060]交差結合キャパシタは、関心の信号帯域を超えた複数の周波数において逆の位相結合を有利に提供し得ることが理解されるだろう。特に、第１の信号パスによって処理された信号が、例えば、ａ１が−１／｜ＺｏＬＮＡ｜に対応するそれらの例示的な実施形態において、トランスコンダクタンス利得−１／｜ＺｏＬＮＡ｜によって反転され得る一方で、第２の信号パスによって処理された信号は反転されない。この方法において、第２の信号パスにおけるブロッカー電流は、交差結合キャパシタを経由して誘導され（be directed）、第１の信号パスにおいて、ブロッカー電流に逆の位相で結合され得、それによってさらにブロッカー成分を拒否し、線形性を拡張する。例示的な実施形態７００は、受信信号からオフセットされた予め決められた周波数におけるブロッカー（例えば、ＦＤＤシステムにおける強いＴＸブロッカー信号）を拒否するために、ノッチフィルタリングを提供するように設計され得ることが理解されるだろう。これらの利点は、追加されたノイズペナルティーが無くても実現され得ることに留意されたい。
【００５１】
[0061]例示的な実施形態において、Ｃｐｐ１１、Ｃｐｐ１２、Ｃｐｐ１３、Ｃｐｐ１４は、共通の値、例えばＣｐｐに等しくなり得、それは、図６を参照して説明されたＣｐｐとは異なる値を有し得る。
【００５２】
[0062]前述の部分において説明された技術が、ＲＦ周波数応答の低いおよび高い両方の側（both low and high sides）上の帯域外ブロッカーに対して、改良された拒否を提供することが理解されるだろう。このことは図８に示されており、それは、本開示に従ったブロッカー拒否技術の周波応答の実例としてのフィルタリングを示す。図８において、水平軸は、例えば、ギガヘルツ（ＧＨｚ）で測定されるような周波数を示す（plots）一方で、垂直軸は、例えば、デシベル（ｄＢ）の単位で、当技術分野で知られているような変換関数の大きさ、例えば、Ｓ２１の散乱パラメータを示す。図８の応答は、示された任意の特定の周波数レンジまたはＳ２１の大きさに本開示の範囲を限定する意図はないことに留意されたい。
【００５３】
[0063]図８において、標示された「応答１」（すなわち、実線）は、交差結合キャパシタ（例えば、図３の例示的な実施形態３００）を組み込んでいない例示的なレシーバフロントエンドの周波数依存性Ｓ２１の大きさの実例としてのプロット（例えば、５０−ｏｈｍの整合インピーダンスを考察するＬＮＡ２０１への入力に対応するポート１とＴＩＡ２８０の出力に対応するポート２と）に対応し、その一方で、標示された「応答２」（すなわち、点線）は、ベースバンド多相交差結合ブロッカーフィルタリング構成（例えば、図７の例示的な実施形態７００）の周波数依存性Ｓ２１の大きさの実例としてのプロットに対応する。周波数応答の「応答１」と「応答２」の各々は、ハイサイド応答とローサイド応答、すなわち、図８に示されたような中心周波数ｆｄの左に対するローサイド応答とｆｄの右に対するハイサイド応答を含むことに留意されたい。特に、応答２の左側（すなわち、ｆｄ未満の周波数）は、周波数ｆｎｏｔｃｈにおけるノッチ特性を含み、ここにおいて、ｆｎｏｔｃｈは、ミキサ出力におけるＲ−Ｃネットワークの特性によって決定され得ることが留意されるだろう。応答２の右側（すなわち、ｆｄ超の周波数）は、全ての周波数オフセットにおける拒否を示すことに留意されたい。
【００５４】
[0064]例示的な実施形態において、ここで説明された技術は、多相ダウンコンバージョンを組み込む受信信号パスに容易に適用され得る。図９は、複数の位相を有するローカルオシレータを駆動するための例示的なスキームを示す。図９において、複数Ｎ個の差動ローカルオシレータ（ＬＯ）信号が示され、各差動ＬＯ信号は、（周期Ｔ＿ｐｅｒｉｏｄによって特徴づけられた）同じ周波数であるが他のＬＯ信号に対して（例えば、重複しない）異なる位相を有する。特に、第１の差動ＬＯ信号ＬＯ．１は、正の信号ＬＯｐ．１と負の信号ＬＯｎ．１を含む。第２の差動ＬＯ信号ＬＯ．２は、ＬＯｐ．２とＬＯｎ．２を含み、一般に第１の差動ＬＯ信号ＬＯ．１からの位相においてオフセットされる。Ｎ個までの差動ＬＯ信号はＮ−位相ダウンコンバージョンスキームに存在し、Ｎは、一般に、システム設計に依存する任意の数であり得ることが理解されるだろう。多相混合スキームのために多数のＮ個を選択することは、単に１つの位相よって駆動される切換ミキサによって生成され得る所望されない疑似ハーモニック成分（undesired spurious harmonic components）を有利に抑制し得ることが理解されるだろう。
【００５５】
[0065]例示的な実施形態において、ＬＯ．１は、ＬＯ．２等とは位相がずれた、例えば１８０／Ｎ度であり得る。一般に、多相混合スキームは、Ｎ個の第１および第２の信号パスにそれぞれ対応する不定の数Ｎの位相のために実装され得る。混合スキームのための多数の位相Ｎは、単に１つの位相によって駆動される切換ミキサの所望されないハーモニック応答を有利に抑制し得ることが理解されるだろう。こういった多相混合スキームを組み込む例示的な実施形態は、本開示の範囲内になるように考察される。
【００５６】
[0066]当業者は、例えば、図２、３、４、６、８等を参照してここに開示された技術が、多相ダウンコンバージョンスキームに容易に適合され得ることを容易に理解するだろう。例えば、（図示されない）例示的な実施形態において、受信信号パスは、図４の受信信号パス４００に示された２本より多い第１の信号パス３０６Ｉ、３０６Ｑを含むように増大され得、さらに、差動出力を有する２本より多い第２の信号パスが、２本より多い第１の信号パスの対応する出力に結合される。こういった２本より多い第１および／または第２の信号パスの各々は、図９の多相ＬＯスキームに示された複数のＬＯのうちの１つのように、対応する差動ＬＯ信号によって駆動され得、こういった第１および／または第２の信号パスの各々は、前述の部分において説明されたような単一または二重平衡ミキサを含み得る。こういった代わりの例示的な実施形態は、本開示の範囲内になるように考察される。
【００５７】
[0067]図１０は、本開示に従った方法１０００の例示的な実施形態を示す。図１０は、単に実例のために示され、示された任意の特定の方法に本開示の範囲を限定することを意図するものではないことに留意されたい。
【００５８】
[0068]図１０内のブロック１０１０において、入力信号から抽出された信号は、第１のミキサ出力電流を生成するためにダウンコンバートされる。
【００５９】
[0069]ブロック１０２０において、入力信号から抽出された信号は、第１の補助ミキサの出力電流を生成するためにダウンコンバートされる。
【００６０】
[0070]ブロック１０３０において、第１の補助ミキサ出力電流は、第１のミキサ出力電流における帯域外成分を低減するために、第１のミキサ出力電流と混合される（is combined）。
【００６１】
[0071]ブロック１０４０において、入力信号は、第２のミキサ出力電流を生成するためにダウンコンバートされる。
【００６２】
[0072]ブロック１０５０において、入力信号は、第２の補助ミキサ出力電流を生成するためにダウンコンバートされる。
【００６３】
[0073]ブロック１０６０において、第２の補助ミキサ出力電流は、第２のミキサ出力電流における帯域外成分を低減するために第２のミキサ出力電流と混合される。
【００６４】
[0074]ブロック１０７０において、第１および第２のミキサ出力電流は、出力電圧を生成するために混合される。
【００６５】
[0075]図１１および１２は、本開示にしたがった同相および直交ダウンコンバージョンパスを収容するノイズキャンセリングレシーバの代わりの例示的な実施形態１１００および１２００をさらに示す。
【００６６】
[0076]図１１において、受信信号パス１１０５は、第１のＩパス３０６Ｉの差動出力を第２のＩパス３０７Ｉの差動出力に結合する交差結合キャパシタＣｐｐ１１、Ｃｐｐ１２を含む。受信信号パス１１０５は、第１のＱパス３０６Ｑの差動出力を第２のＱパス３０７Ｑの差動出力に結合する交差結合キャパシタＣｐｐ１３、Ｃｐｐ１４をさらに含む。
【００６７】
[0077]図１２において、受信信号パス１２０５は、直交ＬＯ信号（Ｑ−、Ｑ＋）に結合されている第１の補助Ｉミキサ３３１Ｉと同相ＬＯ信号（Ｉ＋、Ｉ−）に結合されている第１のＩミキサ３３０Ｉを含む。キャパシタ（例えばＣｘ１、Ｃｘ２）を通過する電流が、その両端の電圧（voltage across it）に対して９０度だけ位相がシフトされるため、第１の補助Ｉミキサ３３１Ｉを駆動するＬＯの位相を対応する第１のＩミキサ３３０Ｉを駆動するＬＯの位相に対して９０度だけシフトすることは、干渉キャンセレーションを有利に向上させることが理解されるだろう。同様の考察が、第１のＱミキサ３３０Ｑに対して第１の補助Ｑミキサ３３１Ｑ、第２のＩミキサ３４０Ｉに対して第２の補助Ｉミキサ３４１Ｉ、および第２のＱミキサ３４０Ｑに対して第２の補助Ｑミキサ３４１Ｑを駆動する複数のＬＯの位相をシフトするために適用され得る。ＬＯ信号の混合された９０度の位相シフトとキャパシタ電圧から電流への変換関数を利用した結果は、ＬＯの周波数を上回るまたは下回る入力周波数がベースバンド出力において抑制されることになるが、その一方で、ＬＯの他方側上の周波数が利得をもたらす（experience）ことになる。これは、ＩとＱの間のＬＯの位相シフトが、ベースバンドに移行された（translated）ときにＬＯの一方側上で＋９０度、他方側上で−９０度として現れるためである。アッパーサイド（upper side）またはローサイドの拒否は、Ｉ＋とＱ−からＩＦ＿ＩおよびＱ＋とＩ＋からＩＦ＿Ｑ、代わりに、Ｉ＋とＱ＋からＩＦ＿ＩおよびＱ＋とＩ−からＩＦ＿ＱのミキサＬＯの位相に対応するミキサの出力を結合することによって選択されることが可能である。図１２の構成は、それがミキサダウンコンバージョンにおいて画像拒否をもたらすので、低いＩＦ受信にとって有利であり得る。
【００６８】
[0078]補助ミキサを駆動する複数のＬＯに９０度の位相オフセット適用する技術は、図１２に示されたように、ＩとＱ両方のダウンコンバージョンパスと交差結合キャパシタを収容するノイズキャンセリングレシーバに限定される必要はないが、一般に、ここ（例えば、図３、図４等）に示されたノイズキャンセリングレシーバ・アーキテクチャのいずれかに採用され得る。
【００６９】
[0079]（ここで明示的に示されていない）様々な代わりの交差結合およびＬＯ駆動スキームが、本開示の観点から可能であることが、図１１および１２に開示された構成の観点から理解されるだろう。例えば、（Ｑ−、Ｑ＋）によって駆動されているのではなく、第１の補助Ｉミキサ３３１Ｉは、代わりに（Ｑ＋、Ｑ−）によって駆動され得る。同様のバリエーションがここで説明された全てのミキサのペアに適用され得る。多相ＬＯの例示的な実施形態において、補助ミキサＬＯに適用される相対的な位相差は、多相ＬＯシステムに存在する位相Ｎの数に依存して構成され得る。（図示されない）代わりの例示的な実施形態において、補助ミキサＬＯに適用される相対的な位相差は、特定のシステムパラメータ、例えば、回路トポロジー、特定の知られている干渉等に基づいて、干渉キャンセレーションを最適化するように設計された追加のチューニング位相調整チューニング成分（an additional tuning phase adjustment tuning component）（例えば、およそ１または２度の細かいチューニング成分、または４５度より大きい度数の粗いチューニング成分）を随意に組み込み得る。こういった代わりの例示的な実施形態は、本開示の範囲内になるように考察される。
【００７０】
[0080]本開示の例示的な実施形態が、複数のＭＯＳトランジスタ（ＭＯＳＦＥＴ）を参照して説明されてきたが、本開示の技術は、ＭＯＳＦＥＴを基にした設計に限定される必要はなく、バイポーラ接合トランジスタ（すなわちＢＪＴ）および／または他の２端子または３端子デバイスを使用する（図示されない）代わりの例示的な実施形態に容易に適用され得ることを当業者は理解するだろう。例えば、（図示されない）例示的な実施形態において、示された複数のコンパレータ（comparators）のうちのいずれかは、ＭＯＳＦＥＴのドレイン、ゲートおよびソースのそれぞれに関して示されたように結合されたＢＪＴのコレクタ、ベースおよびエミッタと共に、ＭＯＳＦＥＴではなくＢＪＴを利用し得る。代わりに、ＢｉＣＭＯＳプロセスにおいて、ＣＭＯＳおよびバイポーラの構造／デバイスの両方の組み合わせは、回路性能を最大にするために使用され得る。さらに、ミキサの（図示されない）ある種の例示的な実施形態は、非トランジスタの実装、例えば、パッシブ・ミキサの２端子ダイオードの実装を利用し得ることが理解されるろう。こういった代わりの例示的な実施形態は、本開示にしたがって考察される。
【００７１】
[0081]他に言及されない限り、本明細書および請求項において、用語「ドレイン」、「ゲート」、および「ソース」は、ＭＯＳＦＥＴと関連するそれらの用語の従来の意味だけでなく、ＢＪＴのような、他の３端子トランスコンダクタンスデバイスの対応するノードの両方を含み得、その対応は回路設計の当業者には明らかであろう。
【００７２】
[0082]本明細書および請求項において、要素が、別の要素「に接続されている」または「に結合されている」と称される時、それは、他の要素に直接接続または結合されることが可能であるか、または介在する要素が存在し得ることが理解されるだろう。対照的に、要素が、別の要素に「直接接続されている」または「直接結合されている」と称されるとき、介在する要素は存在しない。
【００７３】
[0083]当業者は、情報および信号が様々な異なる技術および技法のいずれかを用いて表され得ることを理解するはずである。例えば、上記の説明を通して言及され得るデータ、命令、コマンド、情報、信号、ビット、記号（symbols）、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光学粒子またはそれらの任意の組合せによって表され得る。
【００７４】
[0084]当業者は、ここに開示された例示的な実施形態と関連して説明された種々の実例としての論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェアまたはその両方の組合せとして実装され得ることをさらに理解するはずである。ハードウェアとソフトウェアのこの互換性を明示的に示すために、様々な実例としての構成要素、ブロック、モジュール、回路、およびステップが一般的にそれらの機能の観点から上で説明されてきた。こういった機能が、ハードウェアまたはソフトウェアとして実装されるかどうかは、特定のアプリケーションおよび全体のシステムに課せられた設計の制約に依存する。当業者は、各特定のアプリケーションについて様々な方法で説明された機能性を実装し得るが、こういった実装の決定は、本発明の例示的な実施形態の範囲からの逸脱をもたらすと解釈されるべきではない。
【００７５】
[0085]ここに開示された例示的な実施形態と関連して説明された種々の実例としての論理ブロック、モジュールおよび回路は、ここで説明された機能を実行するために設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、アプリケ−ション特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）または他のプログラム可能な論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア構成要素、またはそれらの任意の組み合わせと共に実装されるか、あるいは実行され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代わりに、プロセッサは、従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシーンのいずれかであり得る。プロセッサはまた、例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連結した１つまた複数のマイクロプロセッサ、任意の他のこういった構成等のコンピューティングデバイスの組み合わせとして実装され得る。
【００７６】
[0086]ここに開示された例示的な実施形態に関連して説明された方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、またはその２つの組合せに直接組み入れられ得る。ソフトウェアモジュールは、ランダム・アクセス・メモリ（ＲＡＭ）、フラッシュメモリ、読み取り専用メモリ（ＲＯＭ）、電気的にプログラム可能なＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能でプログラム可能なＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブル・ディスク、ＣＤ−ＲＯＭ、または当技術分野において知られている記憶媒体のいずれ他の形式に属し（reside）得る。例示的な記憶媒体は、プロセッサが、記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことが可能なようにプロセッサに結合される。代わりに、記憶媒体はプロセッサに統合され得る。プロセッサと記憶媒体は、ＡＳＩＣ内に属し得る。ＡＳＩＣはユーザ端末に属し得る。代わりに、プロセッサおよび記憶媒体は、ユーザ端末内にディスクリート構成要素として備わり得る。
【００７７】
[0087]１つまたは複数の例示的な実施形態において、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実装され得る。ソフトウェアで実装される場合、複数の機能は、コンピュータ可読媒体上に１つまた複数の命令またはコードとして記憶されるかまたはコンピュータ可読媒体をわたって送信され得る。コンピュータ可読媒体は、ある場所から別の場所にコンピュータプログラムの転送を容易にする任意の媒体を含むコンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセス可能な任意の使用可能な媒体であり得る。限定ではなく例として、こういったコンピュータ可読媒体は、命令またはデータ構造の形式で所望のプログラムコードを搬送または記憶するために用いられることが可能であり、コンピュータによってアクセス可能なＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、または任意の他の媒体を備えることが可能である。同様に、任意の接続が、コンピュータ可読媒体と適切に称され得る。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、およびマイクロ波のようなワイヤレス技術を用いてウェブサイト、サーバ、または他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のようなワイヤレス技術は媒体の定義に含まれる。ここで用いられたように、ディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ（登録商標）ディスクを含み、そこで、ディスク（ｄｉｓｋ）が通常データを磁気的に再生する一方で、ディスク（ｄｉｓｃ）はレーザを用いて光学的にデータを再生する。上記の組み合わせはまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００７８】
[0088]開示された例示的な実施形態の前の説明は、本発明を作成または使用することを当業者に可能にするために提供される。これらの例示的な実施形態に対する種々の変更は、当業者に容易に明らかになるものであり、ここで定義された一般的な原則は、本発明の精神または範囲から逸脱することなく他の例示的な実施形態に適用され得る。従って、本発明は、ここに示された例示的な実施形態に限定されることを意図するものではないが、ここに開示された原則および新規の特徴と一致する最も広い範囲に適合させられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１のミキサ出力を生成するために、入力信号から抽出された信号をローカルオシレータ（ＬＯ）信号と混合するように構成された第１のミキサと、
第１の補助ミキサ出力を生成するために、前記入力信号から抽出された前記信号を前記ＬＯ信号と混合するように構成された第１の補助ミキサと、前記第１の補助ミキサ出力は、前記第１のミキサ出力における帯域外成分を低減するために、前記第１のミキサ出力に結合される、
第２のミキサ出力を生成するために、前記入力信号を前記ローカルオシレータ（ＬＯ）信号と混合するように構成された第２のミキサと、
第２の補助ミキサ出力を生成するために、前記入力信号を前記ＬＯ信号と混合するように構成された第２の補助ミキサと、前記第２の補助ミキサ出力は、前記第２のミキサ出力における帯域外成分を低減するために、前記第２のミキサ出力に結合される、
出力電圧を生成するために、前記第１および第２のミキサ出力を合計するように構成されたトランスインピーダンス増幅器と、
を備える装置。
［Ｃ２］
前記第１、第１の補助、第２、および第２の補助ミキサの各々は、単一平衡ミキサを備える、Ｃ１に記載の装置。
［Ｃ３］
前記第１のミキサ出力は、ハイパスフィルタによって出力された前記第１の補助ミキサに結合される、Ｃ１に記載の装置。
［Ｃ４］
前記ハイパスフィルタはキャパシタを備える、Ｃ３に記載の装置。
［Ｃ５］
前記第１および第２のミキサ出力を相互に結合する複数の交差結合キャパシタをさらに備える、Ｃ１に記載の装置。
［Ｃ６］
第１のＱミキサ出力を生成するために、前記入力信号から抽出された前記信号を直交ローカルオシレータ（ＬＯ）信号と混合するように構成された第１のＱミキサと、
第１の補助Ｑミキサ出力を生成するために、前記入力信号から抽出された前記信号を前記直交ＬＯ信号と混合するように構成された第１の補助Ｑミキサと、前記第１の補助Ｑミキサ出力は、前記第１のＱミキサ出力における帯域外成分を低減するために、前記第１のＱミキサ出力に結合される、
第２のＱミキサ出力を生成するために、前記入力信号を前記直交ローカルオシレータ（ＬＯ）信号と混合するように構成された第２のＱミキサと、
第２の補助Ｑミキサ出力を生成するために、前記入力信号を前記直交ＬＯ信号と混合するように構成された第２の補助Ｑミキサと、前記第２の補助Ｑミキサ出力は、前記第２のＱミキサ出力における帯域外成分を低減するために、前記第２のＱミキサ出力に結合される、
をさらに備える、Ｃ１に記載の装置。
［Ｃ７］
前記第１のＱミキサ出力を前記第２のミキサ出力に、および前記第２のＱミキサ出力を前記第１のミキサ出力に結合する複数の交差結合キャパシタをさらに備える、Ｃ６に記載の装置。
［Ｃ８］
前記第１のミキサ出力と前記第１の補助ミキサ出力を合計するように構成された同相トランスインピーダンス増幅器と、
前記第１のＱミキサ出力と前記第１のＱ補助ミキサ出力を合計するように構成された直交トランスインピーダンス増幅器と、
をさらに備える、Ｃ６に記載の装置。
［Ｃ９］
前記入力信号から抽出された前記信号を対応する多相ＬＯ信号と混合するように構成された少なくとも１つの多相第１のミキサと、
少なくとも１つの多相第１の補助ミキサ出力を生成するために、前記入力信号から抽出された前記信号を前記対応する多相ＬＯ信号と混合するように構成された少なくとも１つの追加の多相第１の補助ミキサと、前記少なくとも１つの多相第１の補助ミキサ出力は、前記少なくとも１つの多相第１のミキサ出力における帯域外成分を低減するために、前記第１のミキサ出力に結合される、
少なくとも１つの多相第２のミキサ出力を生成するために、前記入力信号を前記対応する多相ローカルオシレータ（ＬＯ）信号と混合するように構成された少なくとも１つの多相第２のミキサと、
少なくとも１つの多相第２の補助ミキサ出力を生成するために、前記入力信号を前記対応する多相ＬＯ信号と混合するように構成された少なくとも１つの多相第２の補助ミキサと、前記少なくとも１つの多相第２の補助ミキサ出力は、前記少なくとも１つの多相第２のミキサ出力における帯域外成分を低減するために、前記少なくとも１つの多相第２のミキサ出力に結合される、
をさらに備える、Ｃ１に記載の装置。
［Ｃ１０］
前記第１の補助ミキサに結合されたローカルオシレータの前記位相は、前記第１のミキサに結合されたローカルオシレータの前記位相に対して９０度だけオフセットされる、Ｃ１に記載の装置。
［Ｃ１１］
第１のミキサ出力電流を生成するために、入力信号から抽出された信号をダウンコンバートするための手段と、
第１の補助ミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートするための手段と、
前記第１のミキサ出力電流における帯域外成分を低減するために、前記第１の補助ミキサ出力電流を前記第１のミキサ出力電流と混合するための手段と、
第２のミキサ出力電流を生成するために、前記入力信号をダウンコンバートするための手段と、
第２の補助ミキサ出力電流を生成するために、前記入力信号をダウンコンバートするための手段と、
前記第２のミキサ出力電流における帯域外成分を低減するために、前記第２の補助ミキサ出力電流を前記第２のミキサ出力電流と混合するための手段と、
出力電圧を生成するために、前記第１および第２のミキサ出力電流を混合するための手段と、
を備える装置。
［Ｃ１２］
前記第１のミキサ出力電流を前記第２のミキサ出力電流に交差結合するための手段をさらに備える、Ｃ１１に記載の装置。
［Ｃ１３］
第１のＱミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートするための手段と、
第１の補助Ｑミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートするための手段と、
前記第１のＱミキサ出力電流における帯域外成分を低減するために、前記第１の補助Ｑミキサ出力電流を前記第１のＱミキサ出力電流と混合するための手段と、
第２のＱミキサ出力電流を生成するために、前記入力信号をダウンコンバートするための手段と、
第２の補助Ｑミキサ出力電流を生成するために、前記入力信号をダウンコンバートするための手段と、
前記第２のＱミキサ出力電流における帯域外成分を低減するために、前記第２の補助Ｑミキサ出力電流を前記第２のＱミキサ出力電流と混合するための手段と、
出力電圧を生成するために、前記第１および第２のＱミキサ出力電流を混合するための手段と、
をさらに備える、Ｃ１１に記載の装置。
［Ｃ１４］
前記第１のＱミキサ出力を前記第２のミキサ出力に交差結合するための手段と、
前記第２のＱミキサ出力を前記第１のミキサ出力に交差結合するための手段と、
をさらに備える、Ｃ１３に記載の装置。
［Ｃ１５］
前記第１、第１の補助、第２、および第２の補助ミキサの各々は、単一平衡ミキサを備える、Ｃ１１に記載の装置。
［Ｃ１６］
第１のミキサ出力電流を生成するために、入力信号から抽出された信号をダウンコンバートすることと、
第１の補助ミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートすることと、
前記第１のミキサ出力電流における帯域外成分を低減するために、前記第１の補助ミキサ出力電流を前記第１のミキサ出力電流と混合することと、
第２のミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
第２の補助ミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
前記第２のミキサ出力電流における帯域外成分を低減するために、前記第２の補助ミキサ出力電流を前記第２のミキサ出力電流と混合することと、
出力電圧を生成するために、前記第１および第２のミキサ出力電流を混合することと、
を備える方法。
［Ｃ１７］
複数の交差結合キャパシタを用いて、前記第１のミキサ出力電流を前記第２のミキサ出力電流に結合することをさらに備える、Ｃ１６に記載の方法。
［Ｃ１８］
第１のＱミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートすることと、
第１の補助Ｑミキサ出力電流を生成するために、前記入力信号から抽出された前記信号をダウンコンバートすることと、
前記第１のＱミキサ出力電流における帯域外成分を低減するために、前記第１の補助Ｑミキサ出力電流を前記第１のＱミキサ出力電流と混合することと、
第２のＱミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
第２の補助Ｑミキサ出力電流を生成するために、前記入力信号をダウンコンバートすることと、
前記第２のＱミキサ出力電流における帯域外成分を低減するために、前記第２の補助Ｑミキサ出力電流を前記第２のＱミキサ出力電流と混合することと、
出力電圧を生成するために、前記第１および第２のＱミキサ出力電流を混合することと、
をさらに備える、Ｃ１６に記載の方法。
［Ｃ１９］
複数の交差結合キャパシタを用いて、前記第１のＱミキサ出力を前記第２のミキサ出力に結合することと、
複数の交差結合キャパシタを用いて、前記第２のＱミキサ出力を前記第１のミキサ出力に結合することと、
をさらに備える、Ｃ１８に記載の方法。
［Ｃ２０］
前記第１、第１の補助、第２、および第２の補助ミキサの各々は、単一平衡ミキサを備える、Ｃ１６に記載の方法。
【図１】
0006430511.tif 000002
【図２】
0006430511.tif 000003
【図３】
0006430511.tif 000004
【図４】
0006430511.tif 000005
【図５】
0006430511.tif 000006
【図６】
0006430511.tif 000007
【図７】
0006430511.tif 000008
【図８】
0006430511.tif 000009
【図９】
0006430511.tif 000010
【図１０】
0006430511.tif 000011
【図１１】
0006430511.tif 000012
【図１２】
0006430511.tif 000013