(57)【特許請求の範囲】
【請求項１】
出力電圧に応じた帰還電圧と所定の基準電圧との比較結果に応じて出力トランジスタと同期整流トランジスタを相補的にオン／オフさせることによりコイルを駆動して入力電圧から前記出力電圧を生成するオン時間固定方式のスイッチング制御回路を有し、
前記スイッチング制御回路は、コイル電流の逆流検出時には逆流未検出時よりも前記出力トランジスタのオン時間を延長し、前記出力トランジスタのスイッチング周期が短いほど前記オン時間の延長量を増大することを特徴とする電源制御ＩＣ。
【請求項２】
前記スイッチング制御回路は、
前記基準電圧を生成する基準電圧生成回路と、
前記帰還電圧と前記基準電圧とを比較して比較信号を生成するメインコンパレータと、
前記比較信号に応じてセット信号にワンショットパルスを生成するワンショットパルス生成回路と、
前記セット信号に応じて出力信号を第１論理レベルにセットし、リセット信号に応じて前記出力信号を第２論理レベルにリセットするＲＳフリップフロップと、
前記出力信号が前記第１論理レベルにセットされてから前記オン時間が経過した時点で前記リセット信号にワンショットパルスを生成するオン時間設定回路と、
前記出力信号に応じて前記出力トランジスタと前記同期整流トランジスタの駆動信号を生成するゲートドライバ回路と、
前記コイル電流の逆流を検出して前記同期整流トランジスタを強制的にオフさせる逆流検出回路と、
を含むことを特徴とする請求項１に記載の電源制御ＩＣ。
【請求項３】
前記スイッチング制御回路は、前記出力電圧の分圧電圧に前記コイル電流を模擬したリップル電圧を重畳して前記帰還電圧を生成するリップルインジェクション回路をさらに含むことを特徴とする請求項２に記載の電源制御ＩＣ。
【請求項４】
前記オン時間設定回路は、
ランプ波形の第１電圧を生成する第１電圧生成部と、
前記コイル電流の逆流検出結果に応じた第２電圧を生成する第２電圧生成部と、
前記第１電圧と前記第２電圧を比較して前記リセット信号を生成するコンパレータと、
を含むことを特徴とする請求項２または請求項３に記載の電源制御ＩＣ。
【請求項５】
前記第２電圧生成部は、
前記出力電圧を分圧して分圧電圧を生成する分圧回路と、
前記コイル電流の逆流検出時に前記分圧電圧を瞬間的に引き上げてから所定の時定数で本来の電圧値に落ち着かせるブースト回路と、
を含み、
前記分圧電圧またはこれに応じた電圧を前記第２電圧として出力することを特徴とする請求項４に記載の電源制御ＩＣ。
【請求項６】
出力電圧に応じた帰還電圧と所定の基準電圧との比較結果に応じて出力トランジスタと同期整流トランジスタを相補的にオン／オフさせることによりコイルを駆動して入力電圧から前記出力電圧を生成するオン時間固定方式のスイッチング制御回路を有し、
前記スイッチング制御回路は、コイル電流の逆流検出時には逆流未検出時よりも前記出力トランジスタのオン時間を延長し、
前記スイッチング制御回路は、
前記基準電圧を生成する基準電圧生成回路と、
前記帰還電圧と前記基準電圧とを比較して比較信号を生成するメインコンパレータと、
前記比較信号に応じてセット信号にワンショットパルスを生成するワンショットパルス生成回路と、
前記セット信号に応じて出力信号を第１論理レベルにセットし、リセット信号に応じて前記出力信号を第２論理レベルにリセットするＲＳフリップフロップと、
前記出力信号が前記第１論理レベルにセットされてから前記オン時間が経過した時点で前記リセット信号にワンショットパルスを生成するオン時間設定回路と、
前記出力信号に応じて前記出力トランジスタと前記同期整流トランジスタの駆動信号を生成するゲートドライバ回路と、
前記コイル電流の逆流を検出して前記同期整流トランジスタを強制的にオフさせる逆流検出回路と、
を含み、
前記オン時間設定回路は、
ランプ波形の第１電圧を生成する第１電圧生成部と、
前記コイル電流の逆流検出結果に応じた第２電圧を生成する第２電圧生成部と、
前記第１電圧と前記第２電圧を比較して前記リセット信号を生成するコンパレータと、
を含み、
前記第２電圧生成部は、
前記出力電圧を分圧して分圧電圧を生成する分圧回路と、
前記コイル電流の逆流検出時に前記分圧電圧を瞬間的に引き上げてから所定の時定数で本来の電圧値に落ち着かせるブースト回路と、
を含み、
前記分圧電圧またはこれに応じた電圧を前記第２電圧として出力することを特徴とする電源制御ＩＣ。
【請求項７】
前記分圧回路は、
第１端が前記出力電圧の印加端に接続された第１抵抗と、
第１端が前記分圧電圧の出力端に接続されて第２端が接地端に接続された第２抵抗と、
を含み、
前記ブースト回路は、
ドレインが前記第１抵抗の第２端に接続されてソースが前記分圧電圧の出力端に接続されてゲートが前記逆流検出回路の出力端に接続されたトランジスタと、
前記トランジスタのゲート・ドレイン間に接続されたコンデンサと、
を含むことを特徴とする請求項５または請求項６に記載の電源制御ＩＣ。
【請求項８】
前記分圧回路は、
第１端が前記出力電圧の印加端に接続されて第２端が前記分圧電圧の出力端に接続された第１抵抗と、
第１端が前記分圧電圧の出力端に接続されて第２端が接地端に接続された第２抵抗と、
を含み、
前記ブースト回路は、
ソースが電源端に接続されてゲートとドレインが共通接続された第１トランジスタと、
ソースが前記電源端に接続されてドレインが前記分圧電圧の出力端に接続されてゲートが前記第１トランジスタのゲートに接続された第２トランジスタと、
前記第１トランジスタのソース・ドレイン間に接続された抵抗と、
前記第１トランジスタのドレインと前記逆流検出回路の出力端との間に接続されたコンデンサと、
を含むことを特徴とする請求項５または請求項６に記載の電源制御ＩＣ。
【請求項９】
前記第２電圧生成部は、前記コイル電流の逆流未検出時には前記出力トランジスタのオンデューティに応じた第２電圧を生成し、前記コイル電流の逆流検出時には前記分圧電圧に応じた第２電圧を生成することを特徴とする請求項５〜請求項８のいずれか一項に記載の電源制御ＩＣ。
【請求項１０】
前記第１電圧生成部は、前記入力電圧に応じた充電電流を用いてコンデンサの充放電を行うことにより前記第１電圧を生成することを特徴とする請求項４〜請求項９のいずれか一項に記載の電源制御ＩＣ。
【請求項１１】
請求項１〜請求項１０のいずれか一項に記載の電源制御ＩＣと、
前記電源制御ＩＣに一部または全部が外付けされて入力電圧から出力電圧を生成するスイッチ出力段と、
を有することを特徴とするスイッチング電源装置。
【請求項１２】
請求項１１に記載のスイッチング電源装置と、
前記スイッチング電源装置から出力電圧の供給を受けて動作する負荷と、
を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
非線形制御方式（例えば、オン時間固定方式、オフ時間固定方式、または、ヒステリシス・ウィンドウ方式）のスイッチング電源装置は、線形制御方式（例えば、電圧モード制御方式や電流モード制御方式）のスイッチング電源装置と比べて、簡単な回路構成で高い負荷応答特性を得られるという特長を有している。
【０００３】
また、スイッチング電源装置には、軽負荷時にコイル電流の逆流を検出して同期整流トランジスタを強制的にオフさせる機能（いわゆる逆流遮断機能）を備えたものもある。
【０００４】
なお、上記に関連する従来技術の一例としては、特許文献１及び特許文献２を挙げることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２３７０９９号公報
【特許文献２】特開２０１４−０８７１５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のスイッチング電源装置では、電流連続モード（逆流遮断動作が行われない重負荷状態）と電流不連続モード（逆流遮断動作が行われる軽負荷状態）との切り替わりがスムーズでなく、逆流遮断動作が断続的となって出力リップルが増大するという課題があった。
【０００７】
本発明は、本願の発明者により見出された上記の課題に鑑み、電流連続モードと電流不連続モードとの間をスムーズに切り替えることのできる電源制御ＩＣ、並びに、これを用いたスイッチング電源装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本明細書中に開示されている電源制御ＩＣは、出力電圧に応じた帰還電圧と所定の基準電圧との比較結果に応じて出力トランジスタと同期整流トランジスタを相補的にオン／オフさせることによりコイルを駆動して入力電圧から前記出力電圧を生成するオン時間固定方式のスイッチング制御回路を有し、前記スイッチング制御回路は、コイル電流の逆流検出時には逆流未検出時よりも前記出力トランジスタのオン時間を延長する構成（第１の構成）とされている。
【０００９】
なお、上記第１の構成から成る電源制御ＩＣにおいて、前記スイッチング制御回路は、前記出力トランジスタのスイッチング周期が短いほど前記オン時間の延長量を増大する構成（第２の構成）にするとよい。
【００１０】
また、上記第１または第２の構成から成る電源制御ＩＣにおいて、前記スイッチング制御回路は、前記基準電圧を生成する基準電圧生成回路と、前記帰還電圧と前記基準電圧とを比較して比較信号を生成するメインコンパレータと、前記比較信号に応じてセット信号にワンショットパルスを生成するワンショットパルス生成回路と、前記セット信号に応じて出力信号を第１論理レベルにセットし、リセット信号に応じて前記出力信号を第２論理レベルにリセットするＲＳフリップフロップと、前記出力信号が前記第１論理レベルにセットされてから前記オン時間が経過した時点で前記リセット信号にワンショットパルスを生成するオン時間設定回路と、前記出力信号に応じて前記出力トランジスタと前記同期整流トランジスタの駆動信号を生成するゲートドライバ回路と、前記コイル電流の逆流を検出して前記同期整流トランジスタを強制的にオフさせる逆流検出回路と、を含む構成（第３の構成）にするとよい。
【００１１】
また、上記第３の構成から成る電源制御ＩＣにおいて、前記スイッチング制御回路は、前記出力電圧の分圧電圧に前記コイル電流を模擬したリップル電圧を重畳して前記帰還電圧を生成するリップルインジェクション回路を含む構成（第４の構成）にするとよい。
【００１２】
また、上記第３または第４の構成から成る電源制御ＩＣにおいて、前記オン時間設定回路は、ランプ波形の第１電圧を生成する第１電圧生成部と、前記コイル電流の逆流検出結果に応じた第２電圧を生成する第２電圧生成部と、前記第１電圧と前記第２電圧を比較して前記リセット信号を生成するコンパレータとを含む構成（第５の構成）にするとよい。
【００１３】
また、上記第５の構成から成る電源制御ＩＣにおいて、前記第２電圧生成部は、前記出力電圧を分圧して分圧電圧を生成する分圧回路と、前記コイル電流の逆流検出時に前記分圧電圧を瞬間的に引き上げてから所定の時定数で本来の電圧値に落ち着かせるブースト回路と、を含み、前記分圧電圧またはこれに応じた電圧を前記第２電圧として出力する構成（第６の構成）にするとよい。
【００１４】
また、上記第６の構成から成る電源制御ＩＣにおいて、前記分圧回路は、第１端が前記出力電圧の印加端に接続された第１抵抗と、第１端が前記分圧電圧の出力端に接続されて第２端が接地端に接続された第２抵抗と、を含み、前記ブースト回路は、ドレインが前記第１抵抗の第２端に接続されてソースが前記分圧電圧の出力端に接続されてゲートが前記逆流検出回路の出力端に接続されたトランジスタと、前記トランジスタのゲート・ドレイン間に接続されたコンデンサと、を含む構成（第７の構成）にするとよい。
【００１５】
また、上記第６の構成から成る電源制御ＩＣにおいて、前記分圧回路は、第１端が前記出力電圧の印加端に接続されて第２端が前記分圧電圧の出力端に接続された第１抵抗と、第１端が前記分圧電圧の出力端に接続されて第２端が接地端に接続された第２抵抗と、を含み、前記ブースト回路は、ソースが電源端に接続されてゲートとドレインが共通接続された第１トランジスタと、ソースが前記電源端に接続されてドレインが前記分圧電圧の出力端に接続されてゲートが前記第１トランジスタのゲートに接続された第２トランジスタと、前記第１トランジスタのソース・ドレイン間に接続された抵抗と、前記第１トランジスタのドレインと前記逆流検出回路の出力端との間に接続されたコンデンサと、を含む構成（第８の構成）にするとよい。
【００１６】
また、上記第６〜第８いずれかの構成から成る電源制御ＩＣにおいて、前記第２電圧生成部は、前記コイル電流の逆流未検出時には前記出力トランジスタのオンデューティに応じた第２電圧を生成し、前記コイル電流の逆流検出時には前記分圧電圧に応じた第２電圧を生成する構成（第９の構成）にするとよい。
【００１７】
また、上記第５〜第９いずれかの構成から成る電源制御ＩＣにおいて、前記第１電圧生成部は、前記入力電圧に応じた充電電流を用いてコンデンサの充放電を行うことにより前記第１電圧を生成する構成（第１０の構成）にするとよい。
【００１８】
また、本明細書中に開示されているスイッチング電源装置は、上記第１〜第１０いずれかの構成から成る電源制御ＩＣと、前記電源制御ＩＣに一部または全部が外付けされて入力電圧から出力電圧を生成するスイッチ出力段と、を有する構成（第１１の構成）とされている。
【００１９】
また、本明細書中に開示されている電子機器は、上記第１１の構成から成るスイッチング電源装置と、前記スイッチング電源装置から出力電圧の供給を受けて動作する負荷と、を有する構成（第１２の構成）とされている。
【発明の効果】
【００２０】
本明細書中に開示されている電源制御ＩＣ、並びに、これを用いたスイッチング電源装置及び電子機器によれば、電流連続モードと電流不連続モードとの間をスムーズに切り替えることが可能となる。
【図面の簡単な説明】
【００２１】
【図１】スイッチング電源装置の全体構成を示すブロック図
【図２】重負荷時のスイッチング動作を示すタイミングチャート
【図３】軽負荷時の逆流遮断動作を示すタイミングチャート
【図４】負荷増減に伴う出力挙動の第１変遷例を示すタイミングチャート
【図５】領域αの拡大図
【図６】オン時間設定回路１６の一構成例を示すブロック図
【図７】第１電圧生成部Ｘ及び第２電圧生成部Ｙの一構成例を示す回路図
【図８】分圧電圧ブースト動作の一例を示すタイミングチャート
【図９】オン時間延長動作の技術的意義を説明するためのタイミングチャート
【図１０】負荷増減に伴う出力挙動の第２変遷例を示すタイミングチャート
【図１１】領域βの拡大図
【図１２】第２電圧生成部Ｙの一変形例を示す回路図
【図１３】スイッチング電源装置を搭載したテレビの一構成例を示すブロック図
【図１４Ａ】スイッチング電源装置を搭載したテレビの正面図
【図１４Ｂ】スイッチング電源装置を搭載したテレビの側面図
【図１４Ｃ】スイッチング電源装置を搭載したテレビの背面図
【発明を実施するための形態】
【００２２】
＜スイッチング電源装置＞
図１は、スイッチング電源装置の全体構成を示すブロック図である。本構成例のスイッチング電源装置１は、非線形制御方式（ボトム検出オン時間固定方式）によって入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する降圧型ＤＣ／ＤＣコンバータである。スイッチング電源装置１は、半導体装置１０と、半導体装置１０に外付けされた種々のディスクリート部品（Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタＮ１及びＮ２、コイルＬ１、コンデンサＣ１、並びに、抵抗Ｒ１及びＲ２）によって形成されるスイッチ出力段２０と、を有する。
【００２３】
半導体装置１０は、スイッチング電源装置１の全体動作を統括的に制御する主体（いわゆる電源制御ＩＣ）である。半導体装置１０は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ１〜Ｔ７（上側ゲート端子Ｔ１、下側ゲート端子Ｔ２、スイッチ端子Ｔ３、帰還端子Ｔ４、入力電圧端子Ｔ５、出力電圧端子Ｔ６、及び、接地端子Ｔ７）を備えている。
【００２４】
外部端子Ｔ１は、トランジスタＮ１のゲートに接続されている。外部端子Ｔ２は、トランジスタＮ２のゲートに接続されている。外部端子Ｔ３は、スイッチ電圧Ｖｓｗの印加端（トランジスタＮ１のソースとトランジスタＮ２のドレインとの接続ノード）に接続されている。外部端子Ｔ４は、分圧電圧Ｖｄｉｖの印加端（抵抗Ｒ１と抵抗Ｒ２との接続ノード）に接続されている。外部端子Ｔ５は、入力電圧Ｖｉｎの印加端に接続されている。外部端子Ｔ６は、出力電圧Ｖｏｕｔの印加端に接続されている。外部端子Ｔ７は、接地端に接続されている。
【００２５】
次に、半導体装置１０に外付けされるディスクリート部品の接続関係について述べる。トランジスタＮ１のドレインは、入力電圧Ｖｉｎの印加端に接続されている。トランジスタＮ２のソースは、接地端に接続されている。トランジスタＮ１のソースとトランジスタＮ２のドレインは、いずれもコイルＬ１の第１端に接続されている。コイルＬ１の第２端とコンデンサＣ１の第１端は、いずれも出力電圧Ｖｏｕｔの印加端に接続されている。コンデンサＣ１の第２端は、接地端に接続されている。抵抗Ｒ１と抵抗Ｒ２は、出力電圧Ｖｏｕｔの印加端と接地端との間に直列に接続されている。
【００２６】
トランジスタＮ１は、外部端子Ｔ１から入力されるゲート信号Ｇ１に応じてオン／オフ制御される出力トランジスタである。トランジスタＮ２は、外部端子Ｔ２から入力されるゲート信号Ｇ２に応じてオン／オフ制御される同期整流トランジスタである。なお、整流素子としては、トランジスタＮ２に代えてダイオードを用いても構わない。また、トランジスタＮ１およびＮ２は、半導体装置１０に内蔵することも可能である。コイルＬ１とコンデンサＣ１は、外部端子Ｔ３に現れる矩形波状のスイッチ電圧Ｖｓｗを整流平滑して出力電圧Ｖｏｕｔを生成する整流平滑部として機能する。抵抗Ｒ１及びＲ２は、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄｉｖを生成する分圧電圧生成部として機能する。
【００２７】
次に、半導体装置１０の内部構成について述べる。半導体装置１０には、リップルインジェクション回路１１と、基準電圧生成回路１２と、メインコンパレータ１３と、ワンショットパルス生成回路１４と、ＲＳフリップフロップ１５と、オン時間設定回路１６と、ゲートドライバ回路１７と、逆流検出回路１８と、が集積化されている。
【００２８】
リップルインジェクション回路１１は、分圧電圧Ｖｄｉｖにリップル電圧Ｖｒｐｌ（コイルＬ１に流れるコイル電流ＩＬを模擬した疑似リップル成分）を加算して帰還電圧Ｖｆｂ（＝Ｖｄｉｖ＋Ｖｒｐｌ）を生成する。このようなリップルインジェクション技術を導入すれば、出力電圧Ｖｏｕｔ（延いては分圧電圧Ｖｄｉｖ）のリップル成分がそれほど大きくなくても安定したスイッチング制御を行うことができるので、コンデンサＣ１としてＥＳＲの小さい積層セラミックコンデンサなどを用いることが可能となる。ただし、出力電圧Ｖｏｕｔのリップル成分が十分に大きい場合には、リップルインジェクション回路１１を省略することも可能である。
【００２９】
基準電圧生成回路１２は、所定の基準電圧Ｖｒｅｆを生成する。
【００３０】
メインコンパレータ１３は、反転入力端（−）に入力される帰還電圧Ｖｆｂと、非反転入力端（＋）に入力される基準電圧Ｖｒｅｆとを比較して比較信号Ｓ１を生成する。比較信号Ｓ１は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いときにローレベルとなり、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低いときにハイレベルとなる。
【００３１】
ワンショットパルス生成回路１４は、比較信号Ｓ１の立上りエッジをトリガとしてセット信号Ｓ２にワンショットパルスを生成する。
【００３２】
ＲＳフリップフロップ１５は、セット端（Ｓ）に入力されるセット信号Ｓ２の立上りエッジで出力信号Ｓ４をハイレベルにセットし、リセット端（Ｒ）に入力されるリセット信号Ｓ３の立上りエッジで出力信号Ｓ４をローレベルにリセットする。
【００３３】
オン時間設定回路１６は、ＲＳフリップフロップ１５の反転出力信号Ｓ４Ｂ（出力信号Ｓ４の論理反転信号）がローレベルに立ち下げられてから、所定のオン時間Ｔｏｎが経過した後、リセット信号Ｓ３にワンショットパルスを生成する。
【００３４】
ゲートドライバ回路１７は、ＲＳフリップフロップ１５の出力信号Ｓ４に応じてゲート信号Ｇ１及びＧ２を生成し、トランジスタＮ１及びＮ２を相補的にスイッチングさせる。なお、本明細書中で用いられる「相補的」という文言の意味には、トランジスタＮ１及びＮ２のオン／オフが完全に逆転している場合のほか、貫通電流防止の観点からトランジスタＮ１及びＮ２のオン／オフ遷移タイミングに遅延が与えられている場合（同時オフ期間（デッドタイム）が設けられている場合）も含む。
【００３５】
逆流検出回路１８は、コイル電流ＩＬの逆流（コイルＬ１からトランジスタＮ２を介して接地端に流れるコイル電流ＩＬ）を監視して逆流検出信号Ｓ５を生成する。逆流検出信号Ｓ５は、コイル電流ＩＬの逆流が検出された時点でハイレベル（逆流検出時の論理レベル）にラッチされ、次周期におけるゲート信号Ｇ１の立上りエッジでローレベル（逆流未検出時の論理レベル）にリセットされる。なお、コイル電流ＩＬの逆流を監視する手法としては、例えば、トランジスタＮ２のオン期間中にスイッチ電圧Ｖｓｗが負から正に切り替わるゼロクロスポイントを検出すればよい。ゲートドライバ回路１７は、逆流検出信号Ｓ５がハイレベルであるときには、出力信号Ｓ４に依ることなくトランジスタＮ２を強制的にオフするようにゲート信号Ｇ２を生成する。
【００３６】
なお、上記したリップルインジェクション回路１１、基準電圧生成回路１２、メインコンパレータ１３、ワンショットパルス生成回路１４、ＲＳフリップフロップ１５、オン時間設定回路１６、ゲートドライバ回路１７、及び、逆流検出回路１８は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆとの比較結果に応じてトランジスタＮ１及びＮ２のオン／オフ制御を行うことにより、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔを生成する非線形制御方式（本構成例ではボトム検出オン時間固定方式）のスイッチング制御回路として機能する。
【００３７】
＜スイッチング動作＞
図２は、重負荷時（電流連続モード時）のスイッチング動作を示すタイミングチャートであり、上から順に、帰還電圧Ｖｆｂ、セット信号Ｓ２、リセット信号Ｓ３、及び、出力信号Ｓ４が描写されている。
【００３８】
時刻ｔ１１において、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆまで低下すると、セット信号Ｓ２がハイレベルに立ち上がり、出力信号Ｓ４がハイレベルに遷移される。従って、トランジスタＮ１がオンとなり、帰還電圧Ｖｆｂが上昇に転ずる。
【００３９】
その後、オン時間Ｔｏｎの経過により、時刻ｔ１２において、リセット信号Ｓ３がハイレベルに立ち上がると、出力信号Ｓ４がローレベルに遷移される。従って、トランジスタＮ１がオフとなって、帰還電圧Ｖｆｂが再び下降に転ずる。
【００４０】
ゲートドライバ回路１７は、出力信号Ｓ４に応じてゲート信号Ｇ１及びＧ２を生成し、これを用いてトランジスタＮ１及びＮ２のオン／オフ制御を行う。具体的に述べると、出力信号Ｓ４がハイレベルであるときには、基本的に、ゲート信号Ｇ１がハイレベルとされてトランジスタＮ１がオンされるとともに、ゲート信号Ｇ２がローレベルとされてトランジスタＮ２がオフされる。逆に、出力信号Ｓ４がローレベルであるときには、基本的に、ゲート信号Ｇ１がローレベルとされてトランジスタＮ１がオフされるとともに、ゲート信号Ｇ２がハイレベルとされてトランジスタＮ２がオンされる。
【００４１】
上記したトランジスタＮ１及びＮ２のオン／オフ制御により、外部端子Ｔ３には矩形波形状のスイッチ電圧Ｖｓｗが現れる。スイッチ電圧Ｖｓｗは、コイルＬ１とコンデンサＣ１によって整流平滑され、出力電圧Ｖｏｕｔが生成される。なお、出力電圧Ｖｏｕｔは、抵抗Ｒ１及びＲ２により分圧され、分圧電圧Ｖｄｉｖ（延いては帰還電圧Ｖｆｂ）が生成される。このような出力帰還制御により、スイッチング電源装置１では、極めて簡易な構成によって、入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔが生成される。
【００４２】
＜逆流遮断動作＞
図３は、軽負荷時（電流不連続モード時）の逆流遮断動作を示すタイミングチャートであり、上から順に、ゲート信号Ｇ１及びＧ２、逆流検出信号Ｓ５、コイル電流ＩＬ、並びに、スイッチ電圧Ｖｓｗが描写されている。
【００４３】
時刻ｔ２１〜ｔ２２では、ゲート信号Ｇ１がハイレベルとされており、ゲート信号Ｇ２がローレベルとされているので、トランジスタＮ１がオンとなり、トランジスタＮ２がオフとなる。従って、時刻ｔ２１〜ｔ２２では、スイッチ電圧Ｖｓｗがほぼ入力電圧Ｖｉｎまで上昇し、コイル電流ＩＬが増大していく。
【００４４】
時刻ｔ２２において、ゲート信号Ｇ１がローレベルに立ち下げられ、ゲート信号Ｇ２がハイレベルに立ち上げられると、トランジスタＮ１がオフとなり、トランジスタＮ２がオンとなる。従って、スイッチ電圧Ｖｓｗが負電圧（＝ＧＮＤ−ＩＬ×ＲＮ２、ただし、ＲＮ２はトランジスタＮ２のオン抵抗値）まで低下し、コイル電流ＩＬが減少に転じる。
【００４５】
ここで、負荷に流れる出力電流Ｉｏｕｔが十分に大きい重負荷時には、コイルＬ１に蓄えられているエネルギが大きいので、ゲート信号Ｇ１が再びハイレベルに立ち上げられる時刻ｔ２４まで、コイル電流ＩＬはゼロ値を下回ることなく負荷に向けて流れ続け、スイッチ電圧Ｖｓｗは負電圧に維持される。一方、負荷に流れる出力電流Ｉｏｕｔが小さい軽負荷時には、コイルＬ１に蓄えられているエネルギが少ないので、時刻ｔ２３において、コイル電流ＩＬがゼロ値を下回り、コイル電流ＩＬの逆流が発生して、スイッチ電圧Ｖｓｗの極性が負から正に切り替わる。このような状態では、コンデンサＣ１に蓄えられた電荷を接地端に捨てていることになるので、軽負荷時における効率が低下する。
【００４６】
そこで、スイッチング電源装置１は、逆流検出回路１８を用いてコイル電流ＩＬの逆流（スイッチ電圧Ｖｓｗの極性反転）を検出し、逆流検出信号Ｓ５のハイレベル期間（時刻ｔ２３〜ｔ２４）において、トランジスタＮ２を強制的にオフさせる構成とされている。このような構成とすることにより、コイル電流ＩＬの逆流を速やかに遮断することができるので、軽負荷時における効率低下を解消することが可能となる。
【００４７】
＜負荷増減に伴う出力挙動の変遷＞
図４は、負荷増減に伴う出力挙動の第１変遷例（閾値電流Ｉｔｈにオフセットなし）を示すタイミングチャートであり、上から順番に、逆流検出信号Ｓ５、出力電流Ｉｏｕｔ及びコイル電流ＩＬ、スイッチ電圧Ｖｓｗ、並びに、出力電圧Ｖｏｕｔが描写されている。また、図５は、図４中における領域αの拡大図である。
【００４８】
出力電流Ｉｏｕｔが閾値電流Ｉｔｈよりも小さい軽負荷時には、トランジスタＮ２のオン期間中にコイル電流ＩＬがゼロ値を下回る。このような動作状態（電流不連続モード）では、逆流検出信号Ｓ５がハイレベルに立ち上がった時点でトランジスタＮ２が強制的にオフされるので、コイル電流ＩＬの逆流が遮断される（図３を参照）。
【００４９】
一方、出力電流Ｉｏｕｔが閾値電流Ｉｔｈよりも大きい重負荷時には、トランジスタＮ２のオン期間中にコイル電流ＩＬがゼロ値を下回らない。このような動作状態（電流連続モード）では、逆流検出信号Ｓ５がローレベルに維持されるので、トランジスタＮ２が強制的にオフされることはない（図２を参照）。
【００５０】
ただし、図５で示すように、軽負荷から重負荷への遷移時（ないしは重負荷から軽負荷への遷移時）には、電流連続モードと電流不連続モードとの切替わりが不規則に繰り返されるので、出力電圧Ｖｏｕｔのリップル成分が増大して波形が乱れる。このような不具合は、出力電流Ｉｏｕｔのスイープアップ時とスイープダウン時の双方において、動作モードの切替ポイントとなる閾値電流Ｉｔｈが同一値（例えば１Ａ）となるために発生する。
【００５１】
上記の課題に鑑み、本構成例のスイッチング電源装置１では、上記の閾値電流Ｉｔｈにヒステリシス特性を持たせるべく、オン時間設定回路１６に創意工夫が凝らされている。以下、オン時間設定回路１６の構成及び動作について、具体例を挙げながら詳述する。
【００５２】
＜オン時間設定回路＞
図６は、オン時間設定回路１６の一構成例を示すブロック図である。オン時間設定回路１６は、第１電圧生成部Ｘと、第２電圧生成部Ｙと、コンパレータＺと、を含む。
【００５３】
第１電圧生成部Ｘは、反転出力信号Ｓ４Ｂの入力を受けてランプ波形の第１電圧ＶＸを生成する。第１電圧ＶＸは、反転出力信号Ｓ４Ｂがハイレベルであるときに所定の傾きで上昇し、反転出力信号Ｓ４Ｂがローレベルであるときにゼロ値にリセットされる。
【００５４】
第２電圧生成部Ｙは、逆流検出信号Ｓ５（コイル電流ＩＬの逆流検出結果に相当）の入力を受けて第２電圧ＶＹを生成する。なお、逆流検出信号Ｓ５がハイレベルとなる軽負荷時（電流不連続モード時）には、逆流検出信号Ｓ５がハイレベルとならない重負荷時（電流連続モード時）と比べて第２電圧ＶＹが高くなる。この点については後述する。
【００５５】
コンパレータＺは、第１電圧生成部Ｘから非反転入力端（＋）に入力される第１電圧ＶＸと、第２電圧生成部Ｙから反転入力端（−）に入力される第２電圧ＶＹとを比較して、リセット信号Ｓ３を生成する。リセット信号Ｓ３は、第１電圧ＶＸが第２電圧ＶＹよりも高いときにハイレベルとなり、逆に、第１電圧ＶＸが第２電圧ＶＹよりも低いときにローレベルとなる。
【００５６】
従って、軽負荷時に第２電圧ＶＹが高められると、リセット信号Ｓ３の立上りタイミングが重負荷時のそれよりも遅くなり、延いては、トランジスタＮ１のオン時間Ｔｏｎが延長される。このように、オン時間設定回路１６では、コイル電流ＩＬの逆流検出結果に応じてオン時間Ｔｏｎが切り替えられるが、その意義については後述する。
【００５７】
図７は、第１電圧生成部Ｘ及び第２電圧生成部Ｙの一構成例を示す回路図である。本構成例の第１電圧生成部Ｘは、電圧／電流変換部Ｘ１と、コンデンサＸ２と、Ｎチャネル型ＭＯＳ電界効果トランジスタＸ３と、を含む。
【００５８】
電圧／電流変換部Ｘ１は、入力電圧Ｖｉｎを電圧／電流変換することにより、充電電流ＩＸ（＝ａ×Ｖｉｎ、ただしａは比例定数）を生成する。充電電流ＩＸの電流値は、入力電圧Ｖｉｎの電圧値に応じて変動する。具体的には、入力電圧Ｖｉｎが高いほど充電電流ＩＸは大きくなり、入力電圧Ｖｉｎが低いほど充電電流ＩＸは小さくなる。
【００５９】
コンデンサＸ２の第１端は、電圧／電流変換部Ｘ１の出力端に接続されている。コンデンサＸ２の第２端は接地端に接続されている。トランジスタＸ３がオフされているときには、コンデンサＸ２が充電電流ＩＸによって充電され、コンデンサＸ２の第１端に現れる第１電圧ＶＸが上昇する。一方、トランジスタＸ３がオンされているときには、コンデンサＸ２がトランジスタＸ３を介して放電され、第１電圧ＶＸが低下する。
【００６０】
トランジスタＸ３は、トランジスタＮ１及びＮ２のオン／オフ制御に応じてコンデンサＸ２の充放電を切り替える充放電スイッチである。トランジスタＸ３のドレインは、コンデンサＸ２の第１端に接続されている。トランジスタＸ３のソースは、接地端に接続されている。トランジスタＸ３のゲートは、反転出力信号Ｓ４Ｂの印加端に接続されている。トランジスタＸ３は、反転出力信号Ｓ４Ｂがハイレベルであるときにオンし、反転出力信号Ｓ４Ｂがローレベルであるときにオフする。
【００６１】
このように、第１電圧生成部Ｘは、入力電圧Ｖｉｎに応じた充電電流ＩＸを用いてコンデンサＸ２の充放電を行うことにより第１電圧ＶＸを生成する。
【００６２】
また、本構成例の第２電圧生成部Ｙは、レベルシフタＹ１１と、抵抗Ｙ１２及びＹ１３（抵抗値：ＲＹ１２及びＲＹ１３）と、Ｎチャネル型ＭＯＳ電界効果トランジスタＹ１４と、コンデンサＹ１５と、セレクタＹ１６と、フィルタＹ１７と、を含む。
【００６３】
レベルシフタＹ１１は、その電源電圧として入力電圧Ｖｉｎの供給を受けており、スイッチ電圧Ｖｓｗのレベルシフト処理を行う。より具体的に述べると、レベルシフタＹ１１は、スイッチ電圧Ｖｓｗをレベルシフトすることにより、入力電圧Ｖｉｎ（またはその分圧電圧）と接地電圧ＧＮＤとの間で駆動されるパルス電圧Ｖａを生成し、そのパルス電圧ＶａをセレクタＹ１６の第１入力端に出力する。なお、レベルシフタＹ１１には、スイッチ電圧Ｖｓｗに代えてゲート信号Ｇ１を入力しても構わない。
【００６４】
抵抗Ｙ１２の第１端は、出力電圧Ｖｏｕｔの印加端に接続されている。抵抗Ｙ１２の第２端は、トランジスタＹ１４のドレインに接続されている。トランジスタＹ１４のソースは、分圧電圧Ｖｂの出力端としてセレクタＹ１６の第２入力端に接続される一方、抵抗Ｙ１３の第１端にも接続されている。抵抗Ｙ１３の第２端は、接地端に接続されている。トランジスタＹ１４のゲートは、逆流検出信号Ｓ５の入力端に接続されている。コンデンサＹ１５は、トランジスタＹ１４のゲート・ドレイン間に接続されている。コンデンサＹ１５としては、トランジスタＹ１４の寄生コンデンサを流用することが可能である。
【００６５】
上記の抵抗Ｙ１２及びＹ１３は、出力電圧Ｖｏｕｔを所定の分圧比Ｎ（＝（ＲＹ１２＋ＲＹ１３）／ＲＹ１３）で分圧することにより、分圧電圧Ｖｂ（＝Ｖｏｕｔ／Ｎ）を生成する分圧回路として機能する。また、トランジスタＹ１４とコンデンサＹ１５は、コイル電流ＩＬの逆流検出時（Ｓ５＝Ｈ）に分圧電圧Ｖｂを瞬間的に引き上げてから所定の時定数τで本来の電圧値（＝Ｖｏｕｔ／Ｎ）に落ち着かせるブースト回路として機能する。なお、分圧電圧Ｖｂの生成動作やこれに伴うオン時間可変動作については後ほど詳述する。
【００６６】
セレクタＹ１６は、逆流検出信号Ｓ５に応じてパルス電圧Ｖａと分圧電圧Ｖｂのいずれか一方を選択出力する。より具体的に述べると、セレクタＹ１６は、コイル電流ＩＬの逆流未検出時（Ｓ５＝Ｌ）にはパルス電圧Ｖａを選択出力し、逆流検出時（Ｓ５＝Ｈ）には分圧電圧Ｖｂを選択出力する。
【００６７】
フィルタＹ１７は、セレクタＹ１６の出力を平滑して第２電圧ＶＹを生成する。より具体的に述べると、コイル電流ＩＬの逆流未検出時（Ｓ５＝Ｌ）には、パルス電圧ＶａがフィルタＹ１７に入力されるので、トランジスタＮ１のオンデューティに応じた第２電圧ＶＹが生成される。一方、コイル電流ＩＬの逆流検出時（Ｓ５＝Ｈ）には、基本的に分圧電圧Ｖｂ（延いては出力電圧Ｖｏｕｔ）に応じた第２電圧ＶＹが生成される。なお、フィルタＹ１７としては、例えば、抵抗とコンデンサを含むＲＣフィルタ（段数は任意）を好適に用いることができる。
【００６８】
＜オン時間設定動作（基本）＞
上記構成から成るオン時間設定回路１６の基本動作について、コイル電流ＩＬの逆流未検出時（電流連続モード時）と、逆流検出時（電流不連続モード時）とに場合を分けて、詳細に説明する。
【００６９】
まず、コイル電流ＩＬの逆流未検出時（電流連続モード時）について詳細に説明する。逆流未検出時には、逆流検出信号Ｓ５がローレベルとなるので、セレクタＹ１６は、パルス電圧ＶａをフィルタＹ１７に選択出力する。その結果、第２電圧ＶＹは、パルス電圧Ｖａのデューティに応じた変動値となるので、第１電圧ＶＸが第２電圧ＶＹを上回るまでに要する時間（オン時間Ｔｏｎに相当）は、トランジスタＮ１のオンデューティ（＝（Ｖｏｕｔ＋Ｉｏｕｔ×ＲＮ１）／Ｖｉｎ、ただし、ＲＮ１はトランジスタＮ１のオン抵抗値）に応じた変動値として設定される。
【００７０】
次に、コイル電流ＩＬの逆流検出時（電流不連続モード時）について詳細に説明する。逆流検出時には、逆流検出信号Ｓ５がハイレベルとなるので、セレクタＹ１６は、分圧電圧ＶｂをフィルタＹ１７に選択出力する。その結果、第２電圧ＶＹは基本的に出力電圧Ｖｏｕｔに応じた変動値となるので、オン時間Ｔｏｎは入力電圧Ｖｉｎと出力電圧Ｖｏｕｔに応じた変動値として設定される。
【００７１】
上記したように、オン時間設定回路１６は、オン時間Ｔｏｎを固定値として設定するのではなく、トランジスタＮ１のオンデューティに応じた変動値、ないしは、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔに応じた変動値として設定する。
【００７２】
このような構成とすることにより、非線形制御方式の長所を損なうことなく、スイッチング周波数の変動を抑制することができる。従って、出力電圧精度やロードレギュレーション特性の向上、ないし、セット設計におけるＥＭＩ［electromagnetic interference］対策やノイズ対策の容易化を実現することが可能となる。また、入力電圧変動の大きいアプリケーションや、様々な出力電圧を必要とあるアプリケーションの電源手段として、スイッチング電源装置１を支障なく適用することも可能となる。
【００７３】
さらに、本構成例のオン時間設定回路１６は、電流連続モードと電流不連続モードとの間をスムーズに切り替えるべく、コイル電流ＩＬの逆流検出時に分圧電圧Ｖｂをブーストしてオン時間Ｔｏｎを意図的に引き延ばす機能を備えている。以下では、第２電圧生成部Ｙの分圧電圧ブースト動作に着目して詳細な説明を行う。
【００７４】
なお、電流連続モードと電流不連続モードとの間をスムーズに切り替えることができさえすればよい場合（スイッチング周波数の変動を抑制する必要がない場合）には、オン時間Ｔｏｎを基本的に固定値として設定し、コイル電流ＩＬの逆流検出時にのみオン時間Ｔｏｎを延長する構成としてもよい。このような構成を採用する場合には、例えば、電圧／電流変換部Ｘ１を定電流源に置き換え、レベルシフタＹ１１、セレクタＹ１６、及び、フィルタＹ１７をいずれも省略し、抵抗Ｙ１２の第１端に定電圧を印加し、分圧電圧Ｖｂを第２電圧ＶＹとしてコンパレータＺの反転入力端（−）に直接入力すればよい。
【００７５】
＜分圧電圧ブースト動作＞
図８は、分圧電圧ブースト動作の一例を示すタイミングチャートであり、上から順に、スイッチ電圧Ｖｓｗ、コイル電流ＩＬ、逆流検出信号Ｓ５、及び、分圧電圧Ｖｂが描写されている。
【００７６】
時刻ｔ３１〜ｔ３２、時刻ｔ３３〜ｔ３４、ないしは、時刻ｔ３５〜ｔ３６で示すように、コイル電流ＩＬの逆流未検出時（Ｓ５＝Ｌ）にはトランジスタＹ１４がオフとなる。従って、分圧電圧Ｖｂはゼロ値（ＧＮＤ）となる。
【００７７】
一方、時刻ｔ３２〜ｔ３３、時刻ｔ３４〜ｔ３５、ないしは、時刻ｔ３６〜ｔ３７で示すように、コイル電流ＩＬの逆流検出時（Ｓ５＝Ｈ）にはトランジスタＹ１４がオンとなる。従って、分圧電圧Ｖｂは、基本的に出力電圧Ｖｏｕｔを所定の分圧比Ｎで分圧した電圧値（＝Ｖｏｕｔ／Ｎ）となる。
【００７８】
ただし、第２電圧生成部Ｙには、トランジスタＹ１４及びコンデンサＹ１５から成るブースト回路が組み込まれている。従って、時刻ｔ３２、時刻ｔ３４、ないしは、時刻ｔ３６において、コイル電流ＩＬがゼロ値を下回り、逆流検出信号Ｓ５がハイレベルに立ち上がると、分圧電圧Ｖｂが瞬間的に引き上げられてから所定の時定数τで本来の電圧値（＝Ｖｏｕｔ／Ｎ）に落ち着く。
【００７９】
時刻ｔ３１〜ｔ３３で示すように、トランジスタＮ１のスイッチング周期Ｔが十分に長い場合には、一般に逆流検出信号Ｓ５のハイレベル期間も十分に長くなるので、分圧電圧Ｖｂが本来の電圧値に落ち着いてからトランジスタＮ１のオンタイミングが到来する。
【００８０】
一方、時刻ｔ３３〜ｔ３５、ないしは、時刻ｔ３５〜ｔ３７で示すように、トランジスタＮ１のスイッチング周期Ｔが短くなるにつれて、逆流検出信号Ｓ５のハイレベル期間も短くなるので、分圧電圧Ｖｂが本来の電圧値まで低下する前にトランジスタＮ１のオンタイミングが到来するようになる。
【００８１】
なお、逆流検出信号Ｓ５のハイレベル期間中には、セレクタＹ１６が分圧電圧Ｖｂを選択出力するので、分圧電圧Ｖｂに応じた第２電圧ＶＹが生成される。従って、上記の分圧電圧ブースト動作により、第２電圧ＶＹが本来の電圧値から意図的に引き上げられた状態となる。特に、出力電流Ｉｏｕｔの増大に伴ってスイッチング周期Ｔが短くなるほど、分圧電圧Ｖｂがより高い状態のままトランジスタＮ１のオンタイミングを迎えることになるので、第２電圧ＶＹの引き上げ量が大きくなる。
【００８２】
その後、次周期におけるトランジスタＮ１のオンタイミングが到来し、逆流検出信号Ｓ５がローレベルに立ち下がると、セレクタＹ１６がパルス電圧Ｖａを選択出力する状態に切り替わる。このとき、第２電圧ＶＹは、パルス電圧Ｖａに応じた本来の電圧値に戻ろうとする。ただし、フィルタＹ１７は時定数を持っているので、第２電圧ＶＹがすぐに本来の電圧値に戻ることはない。
【００８３】
その結果、コイル電流ＩＬの逆流検出時には、第１電圧ＶＸと意図的に引き上げられた第２電圧ＶＹとが比較されるので、第１電圧ＶＸが第２電圧ＶＹを上回るタイミング（延いてはリセット信号Ｓ３の立上りタイミング）が逆流未検出時のそれよりも遅れることになり、トランジスタＮ１のオン時間Ｔｏｎが延長される。特に、出力電流Ｉｏｕｔの増大に伴ってトランジスタＮ１のスイッチング周期Ｔが短くなるほど、第２電圧ＶＹの引き上げ量が大きくなるので、オン時間Ｔｏｎの延長量が増大される。
【００８４】
＜オン時間延長動作＞
図９は、オン時間延長動作の技術的意義を説明するためのタイミングチャートであり、上から順に、第１電圧ＶＸ、出力信号Ｓ４、及び、コイル電流ＩＬが描写されている。
【００８５】
第２電圧ＶＹが「ＶＹ１」から「ＶＹ２」に引き上げられると、第１電圧ＶＸが第２電圧ＶＹを上回るタイミングが遅れるので、トランジスタＮ１のオン時間Ｔｏｎ（出力信号Ｓ４のハイレベル期間に相当）が「Ｔｏｎ１」から「Ｔｏｎ２」に延長される。
【００８６】
コイル電流ＩＬは、出力信号Ｓ４のハイレベル期間に増大し、出力信号Ｓ４のローレベル期間に減少する。従って、コイル電流ＩＬのピークトゥピーク値ＰＰは、出力信号Ｓ４のハイレベル期間（オン時間Ｔｏｎに相当）が長いほど大きくなる。
【００８７】
ピークトゥピーク値ＰＰの大きいコイル電流ＩＬは、出力電流Ｉｏｕｔをセンター値として上下変動するときにより小さい値まで下振れする。従って、コイル電流ＩＬのボトム値がゼロ値を下回りやすくなるので、コイル電流ＩＬの逆流が検出されやすくなる。
【００８８】
＜閾値ヒステリシス＞
図１０は、負荷増減に伴う出力挙動の第２変遷例（閾値電流Ｉｔｈにオフセットあり）を示すタイミングチャートであり、先出の図５と同じく、上から順番に、逆流検出信号Ｓ５、出力電流Ｉｏｕｔ及びコイル電流ＩＬ、スイッチ電圧Ｖｓｗ、並びに、出力電圧Ｖｏｕｔが描写されている。また、図１１は、図１０中における領域βの拡大図である。
【００８９】
コイル電流ＩＬの逆流が検出されて一旦電流不連続モードに移行すると、先述のオン時間延長動作によりトランジスタＮ１のオン時間Ｔｏｎが意図的に延長されるようになる。従って、電流不連続モードでは、コイル電流ＩＬのピークトゥピーク値ＰＰが大きくなるので、コイル電流ＩＬのボトム値がゼロ値を下回りやすくなる。
【００９０】
特に、先述のオン時間延長動作では、出力電流Ｉｏｕｔの増大に伴ってスイッチング周期Ｔが短くなるほどオン時間Ｔｏｎの延長量が大きくなっていくので、電流不連続モードから電流連続モードに切り替わるための閾値電流Ｉｔｈが上側にシフトされていく。
【００９１】
その結果、出力電流Ｉｏｕｔが閾値電流ＩｔｈＨ（例えば１．５Ａ）を上回るまでは、トランジスタＮ２のオン期間中にコイル電流ＩＬがゼロ値を下回るので、電流不連続モードが継続される。
【００９２】
一方、出力電流Ｉｏｕｔが閾値電流ＩｔｈＨよりも大きくなると、先述のオン時間延長動作によりコイル電流ＩＬのピークトゥピーク値ＰＰを増大したとしても、もはやトランジスタＮ２のオン期間中にコイル電流ＩＬがゼロ値を下回ることはなくなる。その結果、逆流検出信号Ｓ５がハイレベルに立ち上がらなくなり、電流不連続モードから電流連続モードに切り替わる。
【００９３】
なお、一旦電流連続モードに移行すると、逆流検出信号Ｓ５がローレベルに維持されてオン時間Ｔｏｎが延長されなくなる。その結果、出力電流Ｉｏｕｔが閾値電流ＩｔｈＨよりも小さい閾値電流ＩｔｈＬ（例えば１．０Ａ）を下回るまで、トランジスタＮ２のオン期間中にコイル電流ＩＬのボトム値がゼロ値を下回ることはなくなる。従って、出力電流Ｉｏｕｔが閾値電流ＩｔｈＨを下回っても、電流連続モードが継続される。
【００９４】
本図では、出力電流Ｉｏｕｔが閾値電流ＩｔｈＨを上回って以降、逆流検出信号Ｓ５がハイレベルに立ち上がらず、コイル電流ＩＬのピークトゥピーク値ＰＰが小さくなった結果、コイル電流ＩＬのボトム値が上昇してゼロ値を下回らなくなる様子が見て取れる。
【００９５】
上記したように、本構成例のスイッチング電源装置１では、先述のオン時間延長動作により、出力電流Ｉｏｕｔのスイープアップ時における閾値電流ＩｔｈＨとスイープダウン時における閾値電流ＩｔｈＬとの間にヒステリシスを持たせている。このような構成とすることにより、軽負荷から重負荷への遷移時（ないしは重負荷から軽負荷への遷移時）において電流連続モードと電流不連続モードが不規則に繰り返されることがなくなるので、出力電圧Ｖｏｕｔのリップル成分を低減することが可能となる。
【００９６】
なお、キャパシタＹ１５（図７を参照）の容量値を調整して分圧電圧Ｖｂのブースト挙動（時定数τ）を変化させれば、閾値電流Ｉｔｈのヒステリシス幅を調整することが可能である。ただし、出力電流Ｉｏｕｔのスイープアップ時とスイープダウン時の双方において、動作モードの切替ポイントとなる閾値電流Ｉｔｈが同一値でさえなければ、モード切替をスムーズに実施することができる。その意味では、必ずしも閾値電流Ｉｔｈのヒステリシス幅を厳密に設定する必要はないと言える。
【００９７】
＜第２電圧生成部（変形例）＞
図１２は、第２電圧生成部Ｙの一変形例を示す回路図である。本変形例の第２電圧生成部Ｙは、抵抗Ｙ２１及びＹ２２（抵抗値：ＲＹ２１及びＲＹ２２）と、抵抗Ｙ２３と、Ｐチャネル型ＭＯＳ電界効果トランジスタＹ２４及びＹ２５と、コンデンサＹ２６と、インバータＹ２７と、を含む。
【００９８】
抵抗Ｙ２１の第１端は、出力電圧Ｖｏｕｔの印加端に接続されている。抵抗Ｙ２１の第２端と抵抗Ｙ２２の第１端は、いずれも第２電圧ＶＹの出力端に接続されている。抵抗Ｙ２２の第２端は、接地端に接続されている。抵抗Ｙ２３の第１端とトランジスタＹ２４及びＹ２５のソースは、いずれも電源端に接続されている。抵抗Ｙ２３の第２端とトランジスタＹ２４及びＹ２５のゲートは、いずれもトランジスタＹ２４のドレインに接続されている。トランジスタＹ２４のドレインは、コンデンサＹ２６の第１端に接続されている。コンデンサＹ２６の第２端は、インバータＹ２７の出力端に接続されている。インバータＹ２７の入力端は、逆流検出信号Ｓ５の入力端に接続されている。
【００９９】
なお、上記の抵抗Ｙ２１及びＹ２２は、出力電圧Ｖｏｕｔの分圧電圧に相当する第２電圧ＶＹ（＝｛ＲＹ２２／（ＲＹ２１＋ＲＹ２２）｝×Ｖｏｕｔ）を生成する分圧回路として機能する。また、抵抗Ｙ２３、トランジスタＹ２４及びＹ２５、コンデンサＹ２６、並びに、インバータＹ２７は、コイル電流ＩＬの逆流検出時（Ｓ５＝Ｈ）に第２電圧ＶＹを瞬間的に引き上げてから所定の時定数τで本来の電圧値に落ち着かせるブースト回路として機能する。
【０１００】
本変形例の第２電圧生成部Ｙを用いれば、極めて簡易な構成によって第２電圧ＶＹのブースト動作を実現することが可能となり、延いては、電流連続モードと電流不連続モードとの間をスムーズに切り替えることが可能となる。
【０１０１】
＜テレビへの適用＞
図１３は、上記のスイッチング電源装置を搭載したテレビの一構成例を示すブロック図である。また、図１４Ａ〜図１４Ｃは、それぞれ、上記のスイッチング電源装置を搭載したテレビの正面図、側面図、及び、背面図である。本構成例のテレビＡは、チューナ部Ａ１と、デコーダ部Ａ２と、表示部Ａ３と、スピーカ部Ａ４と、操作部Ａ５と、インタフェイス部Ａ６と、制御部Ａ７と、電源部Ａ８と、を有する。
【０１０２】
チューナ部Ａ１は、テレビＡに外部接続されるアンテナＡ０で受信された受信信号から所望チャンネルの放送信号を選局する。
【０１０３】
デコーダ部Ａ２は、チューナＡ１で選局された放送信号から映像信号と音声信号を生成する。また、デコーダ部Ａ２は、インタフェイス部Ａ６からの外部入力信号に基づいて、映像信号と音声信号を生成する機能も備えている。
【０１０４】
表示部Ａ３は、デコーダ部Ａ２で生成された映像信号を映像として出力する。
【０１０５】
スピーカ部Ａ４は、デコーダ部Ａ２で生成された音声信号を音声として出力する。
【０１０６】
操作部Ａ５は、ユーザ操作を受け付けるヒューマンインタフェイスの一つである。操作部Ａ５としては、ボタン、スイッチ、リモートコントローラなどを用いることができる。
【０１０７】
インタフェイス部Ａ６は、外部デバイス（光ディスクプレーヤやハードディスクドライブなど）から外部入力信号を受け付けるフロントエンドである。
【０１０８】
制御部Ａ７は、上記各部Ａ１〜Ａ６の動作を統括的に制御する。制御部Ａ７としては、ＣＰＵ［central processing unit］などを用いることができる。
【０１０９】
電源部Ａ８は、上記各部Ａ１〜Ａ７に電力供給を行う。電源部Ａ８としては、先述のスイッチング電源装置１を好適に用いることができる。
【０１１０】
＜その他の変形例＞
なお、上記実施形態では、降圧型のスイッチング電源装置に本発明を適用した構成を例示して説明を行ったが、本発明の適用対象はこれに限定されるものではなく、例えば、スイッチング電源装置の出力段を昇圧型や昇降圧型、若しくは、反転型としても構わない。
【０１１１】
このように、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１１２】
本発明に係るスイッチング電源装置は、液晶ディスプレイ、プラズマディスプレイ、ＢＤレコーダ／プレーヤ、セットトップボックス、並びに、パーソナルコンピュータなど、種々の電子機器に搭載される電源（例えば、ＳＯＣ［system-on-chip］用あるいは周辺機器用の電源）として利用することが可能である。
【符号の説明】
【０１１３】
１    スイッチング電源装置
１０    半導体装置（電源制御ＩＣ）
１１    リップルインジェクション回路
１２    基準電圧生成回路
１３    メインコンパレータ
１４    ワンショットパルス生成回路
１５    ＲＳフリップフロップ
１６    オン時間設定回路
１７    ゲートドライバ回路
１８    逆流検出回路
２０    スイッチ出力段
Ｎ１    Ｎチャネル型ＭＯＳ電界効果トランジスタ（出力トランジスタ）
Ｎ２    Ｎチャネル型ＭＯＳ電界効果トランジスタ（同期整流トランジスタ）
Ｌ１    コイル
Ｒ１、Ｒ２    抵抗
Ｃ１    コンデンサ
Ｔ１〜Ｔ８    外部端子
Ｘ    第１電圧生成部
Ｘ１    電圧／電流変換部
Ｘ２    コンデンサ
Ｘ３    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｙ    第２電圧生成部
Ｙ１１    レベルシフタ
Ｙ１２、Ｙ１３    抵抗
Ｙ１４    Ｎチャネル型ＭＯＳ電界効果トランジスタ
Ｙ１５    コンデンサ
Ｙ１６    セレクタ
Ｙ１７    フィルタ（ＲＣフィルタ）
Ｙ２１〜Ｙ２３    抵抗
Ｙ２４、Ｙ２５    Ｐチャネル型ＭＯＳ電界効果トランジスタ
Ｙ２６    コンデンサ
Ｙ２７    インバータ
Ｚ    コンパレータ
Ａ    テレビ
Ａ０    アンテナ
Ａ１    チューナ部
Ａ２    デコーダ部
Ａ３    表示部
Ａ４    スピーカ部
Ａ５    操作部
Ａ６    インタフェイス部
Ａ７    制御部
Ａ８    電源部
【図１】
0006426444.tif 000002
【図２】
0006426444.tif 000003
【図３】
0006426444.tif 000004
【図４】
0006426444.tif 000005
【図５】
0006426444.tif 000006
【図６】
0006426444.tif 000007
【図７】
0006426444.tif 000008
【図８】
0006426444.tif 000009
【図９】
0006426444.tif 000010
【図１０】
0006426444.tif 000011
【図１１】
0006426444.tif 000012
【図１２】
0006426444.tif 000013
【図１３】
0006426444.tif 000014
【図１４Ａ】
0006426444.tif 000015
【図１４Ｂ】
0006426444.tif 000016
【図１４Ｃ】
0006426444.tif 000017