(57)【特許請求の範囲】
【請求項１】
フライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置であって、
前記フライングキャパシタマルチレベルコンバータは複数のフライングキャパシタ、偶数個のスイッチ素子及びフィルタリングインダクタを備え、
前記偶数個のスイッチ素子は、直流電圧源の正極及び負極の間に直列接続され、
前記フィルタリングインダクタは、前記直列に接続された偶数個のスイッチ素子の中点に接続され、
各フライングキャパシタの第１端部は、前記中点の第１の側で２つの隣接するスイッチング素子に接続され、
各フライングキャパシタの第２端部は、前記中点の第２の側で２つの隣接するスイッチング素子に接続され、
前記偶数個のスイッチ素子は、同じスイッチング周期で動作するように構成され、
前記電圧バランス制御装置は、制御信号処理部、電圧／電流検出部、キャパシタ電圧バランスコントローラ、電流方向予測部及び算出部を備え、
前記制御信号処理部は、前記スイッチ素子に対応する複数の制御信号を生成して前記スイッチ素子のオン／オフを制御するように構成され、
前記電圧／電流検出部は、前記複数のフライングキャパシタの電圧値を検出して第１の検出結果を出力し、前記フライングキャパシタマルチレベルコンバータの動作状態を検出して第２の検出結果を出力するように構成され、
前記キャパシタ電圧バランスコントローラは、第１の検出結果を受信し、且つ、前記第１の検出結果の電圧値及び前記複数のフライングキャパシタの予想される電圧値を比較した結果に基づいて、複数の第１のデューティサイクル差を生成するように構成され、
前記電流方向予測部は、第１の検出結果及びフィードバック信号から、選択された前記フライングキャパシタの電圧値に基づいて各調整期間における電流方向調整信号を算出するように構成され、
前記フィードバック信号は、２つの直列接続された前記スイッチ素子のデューティサイクル間のデューティサイクル差に関連し、前記調整期間は前記スイッチング周期の整数倍であり、
前記算出部は、前記電流方向調整信号及び前記複数の第１のデューティサイクル差の乗算及び／又は除算を実行することで、第２のデューティサイクル差を生成するように構成され、
前記制御信号処理部は、基準値、前記第２の検出結果及び前記複数の第２のデューティサイクル差に基づいて前記複数の制御信号を生成するように構成され、
前記複数のフライングキャパシタの電圧値は、複数のデューティサイクル信号に対応する予想される電圧値に維持されるように構成される、
電圧バランス制御装置
【請求項２】
前記キャパシタ電圧バランスコントローラは、電圧誤差生成部及び電圧誤差変換部を備え、
前記電圧誤差生成部は、前記第１の検査結果における前記フライングキャパシタの前記電圧値及び前記対応する予想される電圧値を比較した結果に基づいて、電圧誤差値を生成するように構成され、
前記電圧誤差変換部は、電圧誤差値を受信し、且つ、前記電圧誤差値を前記複数の第１のデューティサイクル差に変換するように構成される、
請求項１に記載の電圧バランス制御装置。
【請求項３】
電圧誤差変換部は、デジタルＰＩＤコントローラ又はヒステリシスループコントローラである、
請求項２に記載の電圧バランス制御装置。
【請求項４】
前記制御信号処理部は、初期デューティサイクル信号生成部、デューティサイクル変更部及びパルス駆動部を備え、
前記初期デューティサイクル信号生成部は、前記第２の検出結果を受信し、前記第２の検出結果及び前記基準値を比較した結果に基づいて、初期デューティサイクル信号を生成するように構成され、
前記デューティサイクル変更部は、前記初期デューティサイクル信号及び前記複数の第２のデューティサイクル差を受信し、前記初期デューティサイクル信号及び前記複数の第２のデューティサイクル差に基づいて、前記複数のデューティサイクル信号を生成するように構成され、
前記パルス駆動部は、前記複数のデューティサイクル信号を受信し、前記複数のデューティサイクル信号を前記複数の制御信号に変換することで、前記スイッチ素子のオン／オフを制御するように構成される、
請求項１に記載の電圧バランス制御装置。
【請求項５】
前記フィードバック信号は、デューティサイクル差であり、
前記デューティサイクル差は、前記選択されたフライングキャパシタに対応する２つの直列接続されたスイッチ素子のデューティサイクル間のデューティサイクル差である、
請求項１に記載の電圧バランス制御装置。
【請求項６】
前記電流方向予測部は、電圧差算出部、デューティサイクル差算出部及び符号算出部を備え、
前記電圧差算出部は、現在の調整期間における前記選択されたフライングキャパシタの電圧値及び前回の調整期間における前記選択されたフライングキャパシタの電圧値を比較した結果に基づいて、電圧差値を生成するように構成され、
前記デューティサイクル差算出部は、全てのスイッチング周期において、第３のデューティサイクル差を算出するように構成され、前記第３のデューティサイクル差は、前記選択されたフライングキャパシタに対応する前記２つの直列接続されたスイッチ素子のデューティサイクル間のデューティサイクル差であり、且つ、全ての調整期間において、全てのスイッチング周期の前記第３のデューティサイクル差の平均値又は累積値に基づいて第１の算出結果を生成するように構成され、
前記符号算出部は、前記第１の算出結果を乗算及び／又は除算して第２の算出結果を取得するように構成され、
前記電流方向調整信号は、前記第２の算出結果の符号に基づいて決定される、
請求項５に記載の電圧バランス制御装置。
【請求項７】
前記フィードバック信号は、前記選択されたフライングキャパシタに対応する前記第１のデューティサイクル差である、
請求項１に記載の電圧バランス制御装置。
【請求項８】
前記電流方向予測部は、電圧差算出部、デューティサイクル算出部及び符号算出部を備え、
前記電圧差算出部は、現在の調整期間における前記選択されたフライングキャパシタの電圧値及び前回の調整期間における前記選択されたフライングキャパシタの電圧値を比較した結果に基づいて、電圧差値を生成するように構成され、
前記デューティサイクル算出部は、前記選択されたフライングキャパシタに対応する前記第１のデューティサイクル差を受信し、且つ、調整期間における全てのスイッチング周期の前記第１のデューティサイクル差の平均値又は累積値に基づいて、第３の算出結果を生成するように構成され、
前記符号算出部は、電圧差値、前記第３の算出結果及び前記前回の調整期間における前記電流方向調整信号の乗算及び／又は除算を実行し、第４の算出結果を取得するように構成され、
前記電流方向調整信号は、前記第４の算出結果の符号に基づいて決定される、
請求項７に記載の電圧バランス制御装置。
【請求項９】
前記フィードバック信号は、前記選択されたフライングキャパシタに対応する電圧誤差値である、
請求項２に記載の電圧バランス制御装置。
【請求項１０】
前記電圧誤差生成部は、比例型レギュレータである、
請求項９に記載の電圧バランス制御装置。
【請求項１１】
前記電流方向予測部は、電圧差算出部、電圧誤差算出部及び符号算出部を備え、
前記電圧差算出部は、現在の調整期間における前記選択されたフライングキャパシタの電圧値及び前回の調整期間における前記選択されたフライングキャパシタの電圧値を比較した結果に基づいて、電圧差値を生成するように構成され、
前記電圧誤差算出部は、前記選択されたフライングキャパシタに対応する前記電圧誤差値を受信し、且つ、調整期間における全てのスイッチング周期の前記電圧誤差値の平均値又は累積値に基づいて、第５の算出結果を生成するように構成され、
前記符号算出部は、電圧差値、前記第５の算出結果及び前記前回の調整期間における前記電流方向調整信号の乗算及び／又は除算を実行し、第６の算出結果を取得するように構成され、
前記電流方向調整信号は、前記第６の算出結果の符号に基づいて決定される、
請求項１０に記載の電圧バランス制御装置。
【請求項１２】
フライングキャパシタマルチレベルコンバータ用の電圧バランス制御方法であって、
前記フライングキャパシタマルチレベルコンバータは複数のフライングキャパシタ、偶数個のスイッチ素子及びフィルタリングインダクタを備え、
前記偶数個のスイッチ素子は、直流電圧源の正極及び負極の間に直列接続され、
前記フィルタリングインダクタは、前記直列に接続された偶数個のスイッチ素子の中点に接続され、
各フライングキャパシタの第１端部は、前記中点の第１の側で２つの隣接するスイッチング素子に接続され、
各フライングキャパシタの第２端部は、前記中点の第２の側で２つの隣接するスイッチング素子に接続され、
前記偶数個のスイッチ素子は、同じスイッチング周期で動作するように構成され、
前記方法は、以下のステップ（ａ）〜（ｆ）を備える、電圧バランス制御方法。
（ａ）前記スイッチ素子に対応する複数の制御信号を生成して前記スイッチ素子のオン／オフを制御し、
（ｂ）前記複数のフライングキャパシタの電圧値を検出して第１の検出結果を出力し、前記フライングキャパシタマルチレベルコンバータの動作状態を検出して第２の検出結果を出力し、
（ｃ）前記第１の検出結果の電圧値及び前記複数のフライングキャパシタの予想される電圧値を比較した結果に基づいて、複数の第１のデューティサイクル差を生成し、
（ｄ）第１の検出結果及びフィードバック信号から、選択された前記フライングキャパシタの電圧値に基づいて各調整期間における電流方向調整信号を算出し、前記フィードバック信号は、２つの直列接続された前記スイッチ素子のデューティサイクル間のデューティサイクル差に関連し、前記調整期間は前記スイッチング周期の整数倍であり、
（ｅ）前記電流方向調整信号及び前記複数の第１のデューティサイクル差の乗算及び／又は除算を実行することで、対応する第２のデューティサイクル差を生成し、
（ｆ）基準値、前記第２の検出結果及び前記複数の第２のデューティサイクル差に基づいて前記複数の制御信号を生成し、前記複数のフライングキャパシタの電圧値は、複数のデューティサイクル信号に対応する予想される電圧値に維持される。
【請求項１３】
前記フィードバック信号は、デューティサイクル差であり、
前記デューティサイクル差は、前記選択されたフライングキャパシタに対応する２つの直列接続されたスイッチ素子のデューティサイクル間のデューティサイクル差である、
請求項１２に記載の電圧バランス制御方法。
【請求項１４】
前記ステップ（ｄ）は、以下のサブステップ（ｄ１）〜（ｄ３）を備える、請求項１３に記載の電圧バランス制御方法。
（ｄ１）現在の調整期間における前記選択されたフライングキャパシタの電圧値及び前回の調整期間における前記選択されたフライングキャパシタの電圧値を比較した結果に基づいて、電圧差値を生成し、
（ｄ２）全てのスイッチング周期において、第３のデューティサイクル差を算出するように構成され、前記第３のデューティサイクル差は、前記選択されたフライングキャパシタに対応する前記２つの直列接続されたスイッチ素子のデューティサイクル間のデューティサイクル差であり、且つ、全ての調整期間において、全てのスイッチング周期の前記第３のデューティサイクル差の平均値又は累積値に基づいて第１の算出結果を生成し、
（ｄ３）前記第１の算出結果を乗算及び／又は除算して第２の算出結果を取得するように構成され、前記電流方向調整信号は、前記第２の算出結果の符号に基づいて決定される。
【請求項１５】
前記フィードバック信号は、前記選択されたフライングキャパシタに対応する前記第１のデューティサイクル差である、
請求項１２に記載の電圧バランス制御方法。
【請求項１６】
前記ステップ（ｄ）は、以下のサブステップ（ｄ１）〜（ｄ３）を備える、請求項１５に記載の電圧バランス制御方法。
（ｄ１）現在の調整期間における前記選択されたフライングキャパシタの電圧値及び前回の調整期間における前記選択されたフライングキャパシタの電圧値を比較した結果に基づいて、電圧差値を生成し、
（ｄ２）前記選択されたフライングキャパシタに対応する前記第１のデューティサイクル差を受信し、且つ、調整期間における全てのスイッチング周期の前記第１のデューティサイクル差の平均値又は累積値に基づいて、第３の算出結果を生成し、
（ｄ３）電圧差値、前記第３の算出結果及び前記前回の調整期間における前記電流方向調整信号の乗算及び／又は除算を実行し、第４の算出結果を取得するように構成され、前記電流方向調整信号は、前記第４の算出結果の符号に基づいて決定される。
【請求項１７】
前記ステップ（ｃ）は、以下のサブステップ（ｃ１）〜（ｃ２）を備える、請求項１２に記載電圧バランス制御方法。
（ｃ１）前記第１の検査結果における前記フライングキャパシタの前記電圧値及び前記対応する予想される電圧値を比較した結果に基づいて、電圧誤差値を生成し、
（ｃ２）前記電圧誤差値を前記複数の第１のデューティサイクル差に変換する。
【請求項１８】
前記フィードバック信号は、前記選択されたフライングキャパシタに対応する前記電圧誤差値である、
請求項１７に記載の電圧バランス制御方法。
【請求項１９】
前記ステップ（ｄ）は、以下のサブステップ（ｄ１）〜（ｄ３）を備える、請求項１８に記載電圧バランス制御方法。
（ｄ１）現在の調整期間における前記選択されたフライングキャパシタの電圧値及び前回の調整期間における前記選択されたフライングキャパシタの電圧値を比較した結果に基づいて、電圧差値を生成し、
（ｄ２）前記選択されたフライングキャパシタに対応する前記電圧誤差値を受信し、且つ、調整期間における全てのスイッチング周期の前記電圧誤差値の平均値又は累積値に基づいて、第５の算出結果を生成し、
（ｄ３）電圧差値、前記第５の算出結果及び前記前回の調整期間における前記電流方向調整信号の乗算及び／又は除算を実行し、第６の算出結果を取得するように構成され、前記電流方向調整信号は、前記第６の算出結果の符号に基づいて決定される。
【請求項２０】
前記ステップ（ｆ）は、以下のサブステップ（ｆ１）〜（ｆ３）を備える、請求項１２に記載電圧バランス制御方法。
（ｆ１）前記第２の検出結果及び前記基準値を比較した結果に基づいて、初期デューティサイクル信号を生成し、
（ｆ２）前記初期デューティサイクル信号及び前記複数の第２のデューティサイクル差に基づいて、前記複数のデューティサイクル信号を変更し、
（ｆ３）前記変更された複数のデューティサイクル信号を前記複数の制御信号に変換することで、前記スイッチ素子のオン／オフを制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧バランス制御装置及び電圧バランス制御方法に係る。特に、フライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置及び電圧バランス制御方法に関する。
【０００２】
近年、マルチレベルコンバータはスイッチ素子の電圧ストレスを明らかに低減することができるため、高電圧及び大電力分野への開発及び応用が急速に進んでいる。また、フィルタリングインダクタが高周波且つ低電圧で動作しているときに、マルチレベルコンバータのメリットが明らかになる。その結果、フィルタリングインダクタの体積が減少し、電力損失が低減される。さらに、マルチレベルコンバータの電圧変化率（ｄｖ／ｄｔ）は非常に低く、同相電圧の変動も小さい。
【０００３】
マルチレベルコンバータの回路構成は、ダイオードクランプ型マルチレベルコンバータ、カスケード型マルチレベルコンバータ及びフライングキャパシタマルチレベルコンバータの３種類に分類される。ダイオードクランプ式マルチレベルコンバータ及びカスケード型マルチレベルコンバータと比較して、フライングキャパシタマルチレベルコンバータには多くの利点がある。例えば、フライングキャパシタマルチレベルコンバータは、回路構成を簡略化し、部品点数を削減し、多くの冗長なスイッチング状態を実現する。それゆえ、製造者はフライングキャパシタマルチレベルコンバータの開発に努力している。
【０００４】
すでに知られているように、フライングキャパシタマルチレベルコンバータのフライングキャパシタの電圧バランスをとることが重要である。図１は、従来のフライングキャパシタマルチレベルコンバータを示す回路の概要図である。図１に示すように、フライングキャパシタマルチレベルコンバータは、複数のフライングキャパシタ、偶数個のスイッチ素子及びフィルタリングインダクタを備える。偶数個のスイッチ素子は、直流電源の正極及び負極の間に直列接続されている。フィルタリングインダクタは、直列接続された偶数個のスイッチ素子の中点に接続されている。各フライングキャパシタの第１端部は、中点の第１の側に隣接する２つのスイッチング素子と接続されている。各フライングキャパシタの第２端部は、中点の第２の側に隣接する２つのスイッチング素子と接続されている。換言すれば、フライングキャパシタ（ｐ＋１）レベルコンバータは、ｐ個の基本ユニットＵｂ及びフィルタリングインダクタから構成されている。図１に示すように、フリンジキャパシタ５レベルコンバータは、４つの基本ユニットＵｂ及びフィルタリングインダクタＬｆとともに定義される。各基本ユニットＵｂは、フライングキャパシタ及び２つのスイッチング素子を備える。フライングキャパシタは、基本ユニットＵｂの入力端子に接続されている。２つのスイッチング素子は、基本ユニットＵｂの出力端子に接続されている。例えば、第１の基本ユニットは、フライングキャパシタＣ１及び２つのスイッチ素子Ｑ１及びＱ１ｂを備える。第２の基本ユニットは、フライングキャパシタＣ２及び２つのスイッチ素子Ｑ２及びＱ２ｂを備える。第３の基本ユニットは、フライングキャパシタＣ３及び２つのスイッチ素子Ｑ３及びＱ３ｂを備える。第４の基本ユニットは、フライングキャパシタＣ４及び２つのスイッチ素子Ｑ４及びＱ４ｂを備える。第４の基本ユニット（電圧入力端子／高電圧側）の入力端子は、入力電圧Ｖ１を受けるために、高電圧ＤＣバス（図示せず）と電気的に接続されている。第４の基本ユニットの出力端子は、第３の基本ユニットの入力端子に接続される。第３の基本ユニットの出力端子は、第２の基本ユニットの入力端子に接続される。第２の基本ユニットの出力端子は、第１の基本ユニットの入力端子に接続される。また、各基本ユニットＵｂを構成するフライングキャパシタの第１端部及び第２端部は、基本ユニットＵｂの入力端子と並列に接続される。フライングキャパシタの第１端部及び第２端部はそれぞれ、２つの相補型スイッチ素子の第１端部の上流側及び下流側にて接続される。２つの相補型スイッチ素子の上流側及び下流側における第２端部は、下流側基本ユニットＵｂの入力端子に接続される。第１の基本ユニットＵｂの出力端子は、フィルタリングインダクタＬｆの端部に接続される。全ての基本ユニットＵｂのスイッチ素子は、選択的にオン又はオフされる。これにより、基本ユニットＵｂの出力端子（例：中点、正電圧出力端子又は負電圧出力端子）において、複数のＤＣレベルが発生する。複数のＤＣレベルがフィルタリングインダクタＬｆ及びフィルタリングキャパシタＣｆによって低域フィルタリング処理された後、出力電圧Ｖ２が低電圧側に出力される。
【０００５】
従来のフィルタリングキャパシタ用の電圧バランス制御方法では、フライングキャパシタの充電及び放電手順は、フライングキャパシタの予想される電圧値を維持するように制御される。一例として、ｐ型基本ユニットＵｂを含むフライングキャパシタ（ｐ＋１）レベルコンバータについて検討する。低電圧側（例：フィルタリングインダクタ側）から高電圧側（例：ＤＣ電源側）までに渡り、ｍ番目の基本ユニットを構成するフライングキャパシタの予想電圧は（Ｖ１×ｍ）／ｐである。図１に示すように、５段階コンバータの第１段階〜第４段階基本ユニットを構成するフライングキャパシタの予想電圧はそれぞれ、（Ｖ１×１）／４、（Ｖ１×２）／４、（Ｖ１×３）／４及び（Ｖ１×４）／４となる。各基本ユニットＵｂの上流側及び下流側の２つのスイッチ素子は相補的な動作を実行するので、２つの相補型スイッチ素子のそれぞれが受ける電圧は、現段階のフライングキャパシタと次段のフライングキャパシタの電圧差となる（例：Ｖ１／４）。一般的に、スイッチング素子の位相及びデューティサイクルを調整して複数のＤＣレベルを発生させることで、低電圧側のフィルタリングインダクタの電圧又は電流が制御される。その結果、スイッチング及び電力調整機能を実現することができる。
【０００６】
図２は、フライングキャパシタと、図１のフライングキャパシタマルチレベルコンバータに対応するスイッチ素子との関係を示す回路の概略図である。図２に示すように、フライングキャパシタＣ１は、２つの直列接続されたスイッチ素子Ｑ１、Ｑ２及び２つの直列接続されたスイッチ素子Ｑ１ｂ、Ｑ２ｂ。に接続されている。スイッチ素子Ｑ１及びＱ２のオン／オフ状態はそれぞれ、スイッチ素子Ｑ１ｂ及びＱ２ｂのオン／オフ状態に相補的である。隣接する２つのスイッチ素子のオン／オフ状態を制御することにより、フライングキャパシタＣ１の充放電手順が実現される。通常の動作状態では、各基本ユニットＵｂはフィルタリングインダクタＬｆに直列接続され、基本ユニットＵｂの上流側及び下流側の２つのスイッチ素子は相補的な動作を行う。その結果、各スイッチ素子の導通電流はフィルタリングインダクタの電流となる。スイッチング素子Ｑ２及びＱ１の導通方向は、インダクタ電流の正方向と同じである。また、スイッチング周期Ｔにおいて、スイッチ素子Ｑ２及びＱ１の順方向導通方向は、インダクタ電流の正方向と同じになる。フィルタリングインダクタＬｆのインダクタ電流ＩＬが安定している場合には、フライングキャパシタＣ１の電圧Ｖｃ１の変化量ΔＶ１と、２つの直列接続されたスイッチ素子Ｑ１及びＱ２のデューティサイクルＤ１及びＤ２の関係は、以下の数式で表すことができる。
ΔＶ１＝＋ＩＬ×Ｔｓ×（Ｄ２−Ｄ１）／Ｃ１（ＩＬ＞０の場合）
ΔＶ１＝−ＩＬ×Ｔｓ×（Ｄ２−Ｄ１）／Ｃ１（ＩＬ＜０の場合）
【０００７】
上記の２つの数式は、以下の式に書き換えることができる。
Ｄ２−Ｄ１＝符号×Ｃ１／（ＩＬ×Ｔｓ）×ΔＶ１
符号＝＋１（ＩＬ＞０の場合）且つ符号＝−１（ＩＬ＜０の場合）
【０００８】
上記の数式によれば、２つの直列接続されたスイッチ素子Ｑ１及びＱ２のデューティサイクルＤ１及びＤ２間のデューティサイクル差（例：ΔＤ＝Ｄ２−Ｄ１）は、フライングキャパシタの電圧バランスを制御する指標となる。すなわち、デューティサイクル差ΔＤの調整は、フライングキャパシタＣ１の予想される電圧変化量ΔＶ１に関連する。さらに、デューティサイクル差ΔＤの調整方向は、電流方向の「符号」（例：フィルタリングインダクタのインダクタ電流ＩＬの正又は負の符号）に関連する。
【０００９】
上記の数式に示すように、デューティサイクル差ΔＤの調整方向は、電流方向（例：インダクタ電流ＩＬの正負の符号）に基づいて決定される。フライングキャパシタの電圧バランス制御を実現するためには、制御システムがインダクタ電流ＩＬの方向を実現する必要がある。換言すれば、フィルタリングインダクタの電流方向は、フライングキャパシタの充放電手順及びフライングキャパシタの電圧バランスの維持に影響を及ぼす重要な要素である。
【００１０】
しかしながら、上記の電圧バランス制御方法には依然としていくつかの欠点がある。例えば、電圧がＡＣ／ＤＣコンバータのＡＣゼロクロス点付近にある場合や、軽負荷状態で双方向電力コンバータを動作させた場合には、高周波スイッチング素子で発生するリップル電流により、電流方向の繰り返しスイッチングが発生する可能性がある。さらに、測定構成要素、測定回路及びデジタルサンプリング回路を介して導入される誤差のために、制御システムが誤って電流方向を判定することがある。このような状況下では、フライングキャパシタの電圧バランスを制御することは困難である。さらに、この問題は、フライングキャパシタマルチレベルコンバータの応用を制限する。
【００１１】
したがって、上記の欠点を克服するために、フライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置及び電圧バランス制御方法を提供する必要がある。
【発明の概要】
【００１２】
本発明の目的は、従来技術の欠点を克服するために、フライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置及び電圧バランス制御方法を提供することである。
【００１３】
本発明の一態様によれば、フライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置が提供される。フライングキャパシタマルチレベルコンバータは、複数のフライングキャパシタ、偶数個のスイッチ素子及びフィルタリングインダクタを備える。偶数個のスイッチ素子は、直流電圧源の正極及び負極の間に直列接続される。フィルタリングインダクタは、直列に接続された偶数個のスイッチ素子の中点に接続される。各フライングキャパシタの第１端部は、中点の第１の側で２つの隣接するスイッチング素子に接続される。各フライングキャパシタの第２端部は、中点の第２の側で２つの隣接するスイッチング素子に接続される。偶数個のスイッチ素子は、同じスイッチング周期で動作するように構成される。電圧バランス制御装置は、制御信号処理部、電圧／電流検出部、キャパシタ電圧バランスコントローラ、電流方向予測部及び算出部を備える。制御信号処理部は、スイッチ素子に対応する複数の制御信号を生成してスイッチ素子のオン／オフを制御するように構成される。電圧／電流検出部は、複数のフライングキャパシタの電圧値を検出して第１の検出結果を出力し、フライングキャパシタマルチレベルコンバータの動作状態を検出して第２の検出結果を出力するように構成される。キャパシタ電圧バランスコントローラは、第１の検出結果の電圧値及び複数のフライングキャパシタの予想される電圧値を比較した結果に基づいて、複数の第１のデューティサイクル差を生成するように構成される。電流方向予測部は、第１の検出結果及びフィードバック信号から、選択されたフライングキャパシタの電圧値に基づいて各調整期間における電流方向調整信号を算出するように構成される。フィードバック信号は、２つの直列接続されたスイッチ素子のデューティサイクル間のデューティサイクル差に関連し、調整期間はスイッチング周期の整数倍である。算出部は、電流方向調整信号及び複数の第１のデューティサイクル差の乗算及び／又は除算を実行することで、第２のデューティサイクル差を生成するように構成される。制御信号処理部は、基準値、第２の検出結果及び複数の第２のデューティサイクル差に基づいて複数の制御信号を生成するように構成される。複数のフライングキャパシタの電圧値は、複数のデューティサイクル信号に対応する予想される電圧値に維持されるように構成される。
【００１４】
本発明の一態様によれば、フライングキャパシタマルチレベルコンバータ用の電圧バランス制御方法が提供される。フライングキャパシタマルチレベルコンバータは、複数のフライングキャパシタ、偶数個のスイッチ素子及びフィルタリングインダクタを備える。偶数個のスイッチ素子は、直流電圧源の正極及び負極の間に直列接続される。フィルタリングインダクタは、直列に接続された偶数個のスイッチ素子の中点に接続される。各フライングキャパシタの第１端部は、中点の第１の側で２つの隣接するスイッチング素子に接続される。各フライングキャパシタの第２端部は、中点の第２の側で２つの隣接するスイッチング素子に接続される。偶数個のスイッチ素子は、同じスイッチング周期で動作するように構成される。電圧バランス制御方法は、以下のステップを備える。最初に、スイッチ素子に対応する複数の制御信号を生成してスイッチ素子のオン／オフを制御する。次に、複数のフライングキャパシタの電圧値に基づいて、第１の検出結果が出力される。そして、フライングキャパシタマルチレベルコンバータの動作状態に基づいて、第２の検出結果が出力される。次に、第１の検出結果の電圧値及び前記複数のフライングキャパシタの予想される電圧値を比較した結果に基づいて、複数の第１のデューティサイクル差を生成する。次に、第１の検出結果及びフィードバック信号から、選択されたフライングキャパシタの電圧値に基づいて各調整期間における電流方向調整信号を算出する。フィードバック信号は、２つの直列接続されたスイッチ素子のデューティサイクル間のデューティサイクル差に関連し、調整期間はスイッチング周期の整数倍である。次に、電流方向調整信号及び複数の第１のデューティサイクル差の乗算及び／又は除算を実行することで、対応する第２のデューティサイクル差を生成する。そして、基準値、第２の検出結果及び複数の第２のデューティサイクル差に基づいて複数の制御信号を生成する。複数のフライングキャパシタの電圧値は、複数のデューティサイクル信号に対応する予想される電圧値に維持される。
【００１５】
本発明の上記内容は、以下の詳細な説明及び添付の図面を検討することにより、当業者にはより容易に明らかになるであろう。
【図面の簡単な説明】
【００１６】
【図１】従来のフライングキャパシタマルチレベルコンバータを示す概略回路図である。
【図２】フライングキャパシタ及び図１のフライングキャパシタマルチレベルコンバータに対応するスイッチ素子の関係を示す概略回路図である。
【図３】本発明の第１実施形態に係るフフライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置を示す概略回路図である。
【図４】発明の第２実施形態に係るフライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置を示す概略回路図である。
【図５】発明の第３実施形態に係るフライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置を示す概略回路図である。
【図６】本発明の一実施形態に係るフライングキャパシタマルチレベルコンバータ用の電圧バランス制御方法を示すフローチャートである。
【図７】本発明の第３実施形態に係るフライングキャパシタ３レベルコンバータ用の電圧バランス制御装置を示す概略回路図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を詳細に説明する。本発明の好ましい実施形態の以下の説明は、例示及び説明のみを目的として本明細書に提示されていることに留意されたい。なお、以下の説明は、包括的であること、又は開示された正確な形態に限定されることを意図するものではない。
【００１８】
図３は、本発明の第１実施形態に係るフフライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置を示す概略回路図である。電圧バランス制御装置１ａは、フライングキャパシタマルチレベルコンバータ１に適用される。フライングキャパシタマルチレベルコンバータ１は、ｐ個の基本ユニットから構成される。すなわち、フライングキャパシタマルチレベルコンバータ１は、ｐ個のフライングキャパシタＣ１、Ｃ２、...、Ｃｍ、...、Ｃｐを備える。また、２ｐ個の半導体スイッチ素子ｓＱ１、Ｑ２、...、Ｑｍ、...Ｑｐ及びＱ１ｂ、Ｑ２ｂ、...、Ｑｍｂ、...Ｑｐｂは、直流電圧源の正極及び負極に直列接続される。ここで、ｍは、１、２、...、（ｐ−１）である。また、各フライングキャパシタの第１端部は、第１ノードで隣接する２つのスイッチング素子に接続され、各フライングキャパシタの第２端部は、第２ノードで隣接する２つのスイッチング素子に接続される。例えば、第１ノードａ１において、フライングキャパシタＣｍの第１端部は、隣接する２つのスイッチング素子Ｑｍ＋１及びＱｍと接続される。また、第２ノードａ２において、フライングキャパシタＣｍの第２端部は、隣接する２つのスイッチング素子Ｑｍ＋１ｂ及びＱｍｂと接続される。複数のスイッチ素子は、同じスイッチング周期Ｔｓで動作する。
【００１９】
電圧バランス制御装置１ａは、フライングキャパシタマルチレベルコンバータ１と電気的に接続されている。本実施形態では、電圧バランス制御装置１ａは、電圧／電流検出部２、制御信号処理部３ａ、電圧バランスコントローラ５ａ、算出部１０及び電流方向予測部１２を備える。
【００２０】
フライングキャパシタマルチレベルコンバータ１の動作中、制御信号処理部３ａは、スイッチ素子に対応する複数の制御信号を生成する。したがって、複数のスイッチ素子のオン／オフ状態は、複数の制御信号に従って制御される。電圧／電流検出部２は、フライングキャパシタＣ１〜Ｃｐ−１（例：フライングキャパシタＣｐを除く）の電圧値Ｖｃ１〜Ｖｃ（ｐ−１）を検出し、第１の検出結果Ｘａを出力する。また、電圧／電流検出部２は、フライングキャパシタマルチレベルコンバータの動作状態１を検出し、第２の検出結果Ｘを出力するためにも使用される。好ましくは、第２の検出結果Ｘは、１又は複数の電圧／電流フィードバック値（例：直流電圧フィードバック値、直流電流フィードバック値、単相交流電圧フィードバック値、単相交流電流フィードバック値、三相交流電圧フィードバック値及び／又は三相交流電流フィードバック値）を示すが、これに限定されない。本実施形態では、フライングキャパシタＣｐの電圧Ｖｃｐは、フライングキャパシタマルチレベルコンバータ１の入力電圧Ｖ１となる。このような状況下では、フライングキャパシタＣｐの電圧を制御する必要はない。なお、別の実施形態では、フライングキャパシタＣｐの電圧を制御してもよい。フライングキャパシタＣｐの電圧を制御する方法は、フライングキャパシタＣ１〜Ｃｐ−１の電圧値Ｖｃ１〜Ｖｃ（ｐ−１）を制御する方法と同様である。
【００２１】
キャパシタ電圧バランスコントローラ５ａは、電圧／電流検出部２と電気的に接続され、第１の検出結果Ｘａを受信する。第１の検出結果Ｘａ中の電圧値Ｖｃ１〜Ｖｃ（ｐ−１）と、フライングキャパシタＣ１〜Ｃｐ−１の予測される電圧値Ｖｃ１＊〜Ｖｃ（ｐ−１）＊をそれぞれ比較した後、キャパシタ電圧バランスコントローラ５ａは、複数の比較結果を生成し、その比較結果を対応する第１のデューティサイクル差ΔＤ１０〜ΔＤ（ｐ−１）０に変換する。
【００２２】
電流方向予測部１２は、電圧／電流検出部２と電気的に接続される。電圧／電流検出部２は、第１の検出結果Ｘａから選択されたフライングキャパシタの電圧値（例：フライングキャパシタＣｍの電圧値Ｖｃｍ）を取得するものである。また、電流方向予測部１２は、制御信号処理部３ａと電気的に接続されており、制御信号処理部３ａからのフィードバック信号を受信する。フィードバック信号は、選択されたフライングキャパシタに対応する２つの直列接続されたスイッチ素子のデューティサイクル間のデューティサイクル差に関連する。選択されたフライングキャパシタの電圧値とフィードバック信号とに基づいて、電流方向予測部１２は、各調整期間Ｔｄにおける電流方向調整信号符号を算出する。ここで、調整期間Ｔｄは、スイッチング周期Ｔｓの整数倍である。
【００２３】
算出部１０は、キャパシタ電圧バランスコントローラ５ａ及び電流方向予測部１２と電気的に接続されており、電流方向調整信号符号及び第１のデューティサイクル差ΔＤ１０〜ΔＤ（ｐ−１）０を受信する。算出部１０が、方電流方向調整信号符号及び第１のデューティサイクル差ΔＤ１０〜ΔＤ（ｐ−１）０に対して乗算及び／又は除算を実行した後、対応する第２のデューティサイクル差ΔＤ１〜ΔＤｐ−１が得られる。
【００２４】
制御信号処理部３ａは、算出部１０及び電圧／電流検出部２と電気的に接続されている。制御信号処理部３ａは、第２の検出結果Ｘ、第２のデューティサイクル差ΔＤ１〜ΔＤｐ−１及び基準値ＸＲｅｆ＊を受信する。基準値ＸＲｅｆ＊は、フライングキャパシタマルチレベルコンバータ１の１又は複数の電圧又は電流の所定の値を示す。所定の値としては、例えば、直流電圧付与値、直流電流付与値、単相交流電圧付与値、単相交流電流付与値、三相交流電圧付与値及び／又は三相交流電流付与値が挙げられる。第２の検出結果Ｘ、第２のデューティサイクル差ΔＤ１〜ΔＤｐ−１及び基準値ＸＲｅｆ＊に基づいて、制御信号処理部３ａは、複数のデューティサイクル信号Ｄ１、Ｄ２、...、Ｄｍ、...、Ｄｐを生成する。そして、複数のデューティサイクル信号に従って、制御信号処理部３ａは、複数の制御信号を調整する。これにより、フライングキャパシタＣ１〜Ｃｐ−１の電圧値Ｖｃ１〜Ｖｃ（ｐ−１）は、予想される電圧値Ｖｃ１＊〜Ｖｃ（ｐ−１）＊に維持される。
【００２５】
本実施形態では、キャパシタ電圧バランスコントローラ５ａはさらに、電圧誤差生成部５及び電圧誤差変換部６を備える。電圧誤差生成部５は、電圧／電流検出部２と電気的に接続され、第１の検出結果Ｘａを受信する。第１の検出結果Ｘａ中のフライングキャパシタＣ１〜Ｃｐ−１の電圧値Ｖｃ１〜Ｖｃ（ｐ−１）と、予想される電圧値Ｖｃ１＊〜Ｖｃ（ｐ−１）＊を比較した結果に基づいて、電圧誤差生成部５は対応する電圧誤差値ｓｅＶ１〜ｅＶｐ−１を生成する。電圧誤差変換部６は、電圧誤差生成部５と電気的に接続される。電圧誤差変換部６は、Ｇ関数に従って、電圧誤差値ｅＶ１〜ｅＶｐ−１を第１のデューティサイクル差ΔＤ１０〜ΔＤ（ｐ−１）０に変換するために用いられる。ここで、Ｇ関数は、電圧誤差変換部６のゲイン値の関数である。電圧誤差変換部６の一例としては、デジタルＰＩＤコントローラ又はヒステリシスループコントローラ等があるが、これらに限定されるものではない。
【００２６】
制御信号処理部３ａはさらに、初期デューティサイクル信号生成部３、デューティサイクル変更部３ｂ及びパルス駆動部４を備える。初期デューティサイクル信号生成部３は、電圧／電流検出部２と電気的に接続されており、第２の検出結果Ｘを受信する。第２の検出結果Ｘと基準値ＸＲｅｆ＊を比較することにより、初期デューティサイクル信号生成部３は、初期デューティサイクル信号を生成する。デューティサイクル変更部３ｂは、算出部１０及び初期デューティサイクル信号生成部３と電気的に接続されている。初期デューティサイクル信号及び第２のデューティサイクル差ΔＤ１〜ΔＤｐ−１に基づいて、デューティサイクル変更部３ｂは、複数のデューティサイクル信号Ｄ１、Ｄ２、...、Ｄｍ、...、Ｄｐを生成する。パルス駆動部４は、デューティサイクル変更部３ｂに電気的に接続されている。パルス駆動部４は、複数のデューティサイクル信号Ｄ１、Ｄ２、...、Ｄｍ、...、Ｄｐを複数の制御信号に変換し、複数のスイッチ素子のオン／オフ状態を制御するために用いられる。
【００２７】
電流方向調整信号符号の計算方法及び電流方向予測部１２の回路構成を以下に詳細に説明する。スイッチング周期Ｔｓにおいては、フライングキャパシタＣｍの電圧変化量ΔＶｍ、フィルタリングインダクタＬｆの電流ＩＬ、２つの直列接続されたスイッチ素子Ｑｍ及びＱｍ＋のデューティサイクルＤｍ及びＤｍ＋１の関係は、以下の数式で表すことができる。
ΔＶｍ＝符号×ＩＬ×Ｔｓ×（Ｄｍ＋１−Ｄｍ）／Ｃｍ  符号＝＋１（ＩＬ＞０の場合）且つ符号＝−１（ＩＬ＜０の場合
【００２８】
上記の２つの数式は、次の式に書き換えることができる。
符号＝（Ｄｍ＋１−Ｄｍ）×Ｃｍ／（ＩＬ×Ｔｓ）×ΔＶｍ
【００２９】
上記の数式より、スイッチング周期Ｔｓの終了後におけるフライングキャパシタＣｍ及びデューティサイクル差（Ｄｍ＋１−Ｄｍ）間の電圧変化量ΔＶｍの関係に基づいて、スイッチング周期ＴｓにおけるフィルタリングインダクタＬｆの平均インダクタ電流ＩＬの方向が決定される。インダクタ電流ＩＬの方向が一定時間間隔（例：数回のスイッチング周期Ｔｓ）内に変化しない場合、次回のスイッチング周期におけるインダクタ電流の方向を、上述した前回のスイッチング周期の計算により、一定時間内に予測することができる。
【００３０】
上述したように、調整期間Ｔｄは、スイッチング周期Ｔｓの整数倍である。いくつかの調整期間の間に、インダクタ電流の方向が周期的に計算されて予測され、全てのスイッチ素子のデューティサイクルを制御するためのデューティサイクル差の調整量及び調整方向が決定される。これにより、フライングキャパシタＣｍの電圧バランス制御が実現される。ｋ番目の調整期間Ｔｄでは、（ｋ−１）番目の調整期間Ｔｄにおける計算により、インダクタ電流の方向が予測される。かかる計算は、以下の数式（１）及び（２）で表すことができる。
符号［０］＝＋１又は−１（例：ｋ＝０の場合初期信号１又は−１）  （１）
【数２】
0006352477.tif 000002
【００３１】
このような電流方向調整信号符号の取得は、図３の制御機構によって実現することができる。ここで、再び図３を参照されたい。本実施形態では、電流方向予測部１２により受信されるフィードバック信号は、デューティサイクル差である。かかるデューティサイクル差は、選択されたフライングキャパシタに対応する２つの直列接続されたスイッチ素子のデューティサイク間のデューティサイク差である。例えば、フライングキャパシタＣｍは、選択されたフライングキャパシタである。２つの直列接続されたスイッチ素子Ｑｍ及びＱｍ＋１のデューティサイクルＤｍ及びＤｍ＋１間の差分は、フィードバック信号を表す。
【００３２】
インダクタ電流の方向ＩＬを予測するため、調整期間Ｔｄ毎のフライングキャパシタＣｍの電圧変化量ΔＶｍと、調整期間Ｔｄ毎のデューティサイクル差（Ｄｍ＋１−Ｄｍ）の平均値又は累積値を知る必要がある。
本実施形態では、電流方向予測部１２は、デューティサイクル差算出部７、電圧差算出部８及び符号算出部９を備える。電圧差算出部８は、電圧／電流検出部２と電気的に接続され、第１の検出結果Ｘａを受信する。これにより、ｋ番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ］と、ｋ−１番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ−１］が得られる。電圧差算出部８は、電圧値Ｖｃｍ［ｋ］と電圧値Ｖｃｍ［ｋ−１］を比較することにより、電圧差値Ｖｄを生成する。デューティサイクル差算出部７は、制御信号処理部３ａと電気的に接続され、選択されたフライングキャパシタＣｍのデューティサイクルＤｍ及びＤｍ＋１を受信する。また、デューティサイクル差算出部７は、スイッチ周期Ｔｓ毎に、デューティサイクルＤｍ及びＤｍ＋１間のデューティサイクル差を算出する。そして、調整期間Ｔｄにおける全てのスイッチング周期Ｔｓのデューティサイクル差（Ｄｍ＋１−Ｄｍ）の平均値又は累積値が算出された後、デューティサイクル差算出部７は、第１の算出結果Ｓ１を出力する。符号算出部９は、デューティサイクル差算出部７及び電圧差算出部８に電気的に接続されている。符号算出部９が電圧差値Ｖｄ及び第１の算出結果Ｓ１に対して乗算及び／又は除算を実行した後、第２の算出結果が得られる。第２の算出結果の正の値又は負の値に基づいて、符号算出部９は、対応する電流方向調整信号符号を生成する。
【００３３】
いくつかの実施形態では、選択されたフライングキャパシタＣｍに対応する２つの直列接続されたスイッチ素子Ｑｍ及びＱｍ＋１のデューティサイクル差（Ｄｍ＋１−Ｄｍ）は、キャパシタ電圧バランスコントローラ５ａに起因する第１のデューティサイクル差ΔＤｍ０と等しくなる。このとき、各スイッチング周期Ｔｓにおける選択されたフライングキャパシタＣｍの電圧バランスを制御するためのデューティサイクル差の調整値は、以下の数式（３）のように表すことができる。
Ｄｍ＋１［ｎ］−Ｄｍ［ｎ］＝符号［ｋ］×Ｇ（ｅＶｍ［ｎ］）ｎ∈｛ｋ×（Ｔｄ／Ｔｓ）（ｋ＋１）×（Ｔｄ／Ｔｓ）｝
＝符号［ｋ］×ΔＤｍ０［ｎ］｛ΔＤｍ０［ｎ］＝Ｇ（ｅＶｍ［ｎ］）｝（３）
【００３４】
数式（３）で得られたデューティサイクル差の調整値を数式（２）に代入すると、以下の数式（４）が得られる。
【数４】
0006352477.tif 000003
【００３５】
従って、予想されるインダクタ電流の方向は、以下の数式（５）により算出される。
【数５】
0006352477.tif 000004
【００３６】
このような電流方向調整信号符号の取得は、図４の制御機構によって実現することができる。図４は、本発明の第２実施形態に係るフフライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置を示す概略回路図である。なお、第１実施形態と対応する部分には同一の符号を付し、その詳細な説明は省略する。図３において、電圧バランス制御装置１ａの電流方向予測部１２は、制御信号処理部３ａと電気的に接続されている。図３と比較すると、本実施形態の電圧バランス制御装置１ｂの電流方向予測部１２は、キャパシタ電圧バランスコントローラ５ａの電圧誤差変換部６の出力端子及び算出部１０に電気的に接続されている。すなわち、電流方向予測部１２は、電圧誤差変換部６から第１のデューティサイクル差ΔＤ１０〜ΔＤ（ｐ−１）０を受信する。本実施形態では、電流方向予測部１２により受信されるフィードバック信号は、選択されたフライングキャパシタＣｍに対応する第１のデューティサイクル差ΔＤｍ０である。本実施形態では、選択されたフライングキャパシタＣｍに対応する２つの直列接続されたスイッチ素子Ｑｍ及びＱｍ＋１のデューティサイクル差（Ｄｍ＋１−Ｄｍ）は、キャパシタ電圧バランスコントローラ５ａに起因する第１のデューティサイクル差ΔＤｍ０と等しくなる。換言すると、つまり、フィードバック信号は、デューティサイクル差にも関係する。ここで、かかるデューティサイクル差は、選択されたフライングキャパシタに対応する２つの直列接続されたスィッチ素子のデューティサイクル間のデューティサイクル差である。
【００３７】
本実施形態では、電流方向予測部１２は、電圧差算出部８、デューティサイクル算出部１４及び符号算出部９を備える。電圧差算出部８は電圧／電流検出部２と電気的に接続され、第１の検出結果Ｘａを受信する。これにより、ｋ番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ］と、ｋ−１番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ−１］が得られる。電圧差算出部８は、電圧値Ｖｃｍ［ｋ］と電圧値Ｖｃｍ［ｋ−１］を比較することにより、電圧差値Ｖｄを生成する。デューティサイクル算出部１４は、キャパシタ電圧バランスコントローラ５ａの出力端子と電気的に接続され、選択されたフライングキャパシタＣｍに対応する第１のデューティサイクル差ΔＤｍ０を受信する。また、デューティサイクル算出部１４は、スイッチ周期Ｔｓ毎に、第１のデューティサイクル差ΔＤｍ０を算出する。そして、調整期間Ｔｄにおける全てのスイッチング周期Ｔｓの第１のデューティサイクル差ΔＤｍ０の平均値又は累積値が算出された後、デューティサイクル算出部１４は、第３の算出結果Ｓ３を出力する。符号算出部９は、デューティサイクル算出部１４、電圧差算出部８及び算出部１０に電気的に接続される。そして、電圧差算出部８から電圧差値Ｖｄを、デューティサイクル算出部１４から第３の算出結果Ｓ３を受信する。符号算出部９はまた、前回の調整期間（例：ｋ−１番目の調整期間Ｔｄ）における電流方向調整信号符号［ｋ−１］を受信する。符号算出部９が電圧差値Ｖｄ、第３の算出結果Ｓ３及び電流方向調整信号符号［ｋ−１］に対して乗算及び／又は除算を実行した後、第４の算出結果が得られる。第４の算出結果の正の値又は負の値に基づいて、符号算出部９は、対応する電流方向調整信号符号を生成する。
【００３８】
いくつかの実施形態では、Ｇ関数は、比例型レギュレータＫｐ（Ｋｐ＞０）によって提供される。したがって、数式（５）は、以下の数式（６）に書き換えられる。
【数６】
0006352477.tif 000005
【００３９】
このような電流方向調整信号符号の取得は、図５の制御機構によって実現することができる。図５は、本発明の第３実施形態に係るフライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置を示す概略回路図である。なお、第１実施形態と対応する部分には同一の符号を付し、その詳細な説明は省略する。上述の通り、図３の電圧バランス制御装置の電圧誤差変換部６は、デジタルＰＩＤコントローラ又はヒステリシスループコントローラである。また、電圧バランス制御装置１ａの電流方向予測部１２は、制御信号処理部３ａと電気的に接続される。図３と比較して、本実施形態の電圧バランス制御装置１ｃの電圧誤差変換部６は、比例型レギュレータである。また、本実施形態の電圧バランス制御装置１ｃの電流方向予測部１２は、電圧誤差生成部５の出力端子と電気的に接続されている。すなわち、電流方向予測部１２は、選択されたフライングキャパシタＣｍに対応する電圧誤差値ｅＶｍを電圧誤差生成部５から受信する。本実施形態では、電流方向予測部１２により受信されるフィードバック信号は、選択されたフライングキャパシタＣｍに対応する電圧誤差値ｅＶｍである。本実施形態では、選択されたフライングキャパシタＣｍに対応する２つの直列接続されたスイッチ素子Ｑｍ及びＱｍ＋１のデューティサイクル差（Ｄｍ＋１−Ｄｍ）は、キャパシタ電圧バランスコントローラ５ａに起因する第１のデューティサイクル差ΔＤｍ０と等しくなる。また、Ｇ関数が比例型レギュレータにより提供される。換言すると、フィードバック信号はまた、デューティサイクル差に関係する。ここで、かかるデューティサイクル差は、選択されたフライングキャパシタに対応する２つの直列接続されたスイッチ素子のデューティサイクル間のデューティサイクル差である。
【００４０】
本実施形態では、電流方向予測部１２は、電圧差算出部８、電圧誤差算出部１５及び符号算出部９を備える。電圧差算出部８は、電圧／電流検出部２と電気的に接続され、第１の検出結果Ｘａを受信する。これにより、ｋ番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ］と、ｋ−１番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ−１］が得られる。電圧差算出部８は、電圧値Ｖｃｍ［ｋ］と電圧値Ｖｃｍ［ｋ−１］を比較することにより、電圧差値Ｖｄを生成する。電圧誤差算出部１５は、電圧誤差生成部５及び電圧誤差変換部６の間に電気的に接続され、選択されたフライングキャパシタＣｍに対応する電圧誤差値ｅＶｍを受信する。また、電圧誤差算出部１５は、スイッチ周期Ｔｓ毎に、電圧誤差値ｅＶｍを算出する。そして、調整期間Ｔｄにおける全てのスイッチング周期Ｔｓの電圧誤差値ｅＶｍの平均値又は累積値が算出された後、電圧誤差算出部１５は、第５の算出結果Ｓ５を出力する。
【００４１】
符号算出部９は、電圧誤差算出部１５、電圧差算出部８及び算出部１０と電気的に接続され、電圧差算出部８から電圧差値Ｖｄを、電圧誤差算出部１５から第５の算出結果Ｓ５を受信する。符号算出部９はまた、前回の調整期間（例：ｋ−１番目の調整期間Ｔｄ）における電流方向調整信号符号［ｋ−１］を受信する。符号算出部９が電圧差値Ｖｄ、第５の算出結果Ｓ５及び電流方向調整信号符号［ｋ−１］に対して乗算及び／又は除算を実行した後、第６の算出結果が得られる。第６の算出結果の正の値又は負の値に基づいて、符号算出部９は、対応する電流方向調整信号符号を生成する。
【００４２】
本発明には、フライングキャパシタマルチレベルコンバータ用の電圧バランス制御方法も含まれる。図３、図４及び図５の電圧バランス制御装置には、電圧バランス制御方法が適用されている。図６は、本発明の一実施形態に係るフライングキャパシタマルチレベルコンバータ用の電圧バランス制御方法を示すフローチャートである。
【００４３】
初めに、ステップ（ａ）において、スイッチ素子に対応する複数の制御信号が生成され、スイッチ素子のオン／オフを制御する。
【００４４】
次に、ステップ（ｂ）において、フライングキャパシタＣ１〜Ｃｐ−１（例：フライングキャパシタＣｐを除く）の電圧値Ｖｃ１〜Ｖｃ（ｐ−１）が検出され、第１の検出結果Ｘａを出力する。また、フライングキャパシタマルチレベルコンバータの動作状態１が検出され、第２の検出結果Ｘが出力される。
【００４５】
次に、ステップ（ｃ）において、第１の検出結果の電圧値Ｖｃ１〜Ｖｃ（ｐ−１）及びフライングキャパシタＣ１〜Ｃｐ−１の予想される電圧値Ｖｃ１＊〜Ｖｃ（ｐ−１）＊がそれぞれ比較される。そして、かかる比較結果に基づいて、第１のデューティサイクル差ΔＤ１０〜ΔＤ（ｐ−１）０が生成される。
【００４６】
次に、ステップ（ｄ）において、第１の検出結果Ｘａ及びフィードバック信号から、選択されたフライングキャパシタの電圧値（例：フライングキャパシタＣｍの電圧値Ｖｃｍ）に基づいて各調整期間Ｔｄにおける電流方向調整信号符号が算出される。ここで、調整期間Ｔｄはスイッチング周期Ｔｓの整数倍である。
【００４７】
次に、ステップ（ｅ）において、電流方向調整信号符号及び第１のデューティサイクル差ΔＤ１０〜ΔＤ（ｐ−１）０の乗算及び／又は除算が実行される。これにより、対応する第２のデューティサイクル差ΔＤ１〜ΔＤｐ−１が得られる。
【００４８】
次に、ステップ（ｆ）において、第２の検出結果Ｘ、第２のデューティサイクル差ΔＤ１〜ΔＤｐ−１及び基準値ＸＲｅｆ＊に基づいて、複数のデューティサイクル信号Ｄ１、Ｄ２、...、Ｄｍ、...、Ｄｐが生成される。複数のデューティサイクル信号に基づいて、複数の制御信号が対応して調整される。その結果、フライングキャパシタＣ１〜Ｃｐ−１の電圧値Ｖｃ１〜Ｖｃ（ｐ−１）は、予想される電圧値Ｖｃ１＊〜Ｖｃ（ｐ−１）＊に維持持される。
【００４９】
図３の電圧バランス制御装置に電圧バランス制御方法を適用した場合、フィードバック信号は、フライングキャパシタＣｍに対応する２つの直列接続されたスイッチ素子Ｑｍ及びＱｍ＋１のデューティサイクルＤｍ及びＤｍ＋１の差分である。かかる状況下では、ステップ（ｄ）はさらにサブステップ（ｄ１）、（ｄ２）及び（ｄ３）を含む。サブステップ（ｄ１）において、ｋ番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ］と、ｋ−１番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ−１］が得られる。そして、電圧値Ｖｃｍ［ｋ］と電圧値Ｖｃｍ［ｋ−１］の比較結果に基づいて、電圧差値Ｖｄが算出される。サブステップ（ｄ２）において、全てのスイッチ周期Ｔｓにおいて、デューティサイクルＤｍ及びＤｍ＋１のデューティサイクル差が算出される。そして、全ての調整期間Ｔｄにおいて、全てのスイッチング周期Ｔｓのデューティサイクル差（Ｄｍ＋１−Ｄｍ）の平均値又は累積値に基づいて、第１の算出結果Ｓ１が生成される。サブステップ（ｄ３）において、電圧差値Ｖｄ及び第１の算出結果Ｓ１の乗算及び／又は除算が実行され、第２の算出結果を取得する。符号算出部９は、第２の算出結果の正の値又は負の値に基づいて、電流方向調整信号符号を生成する。
【００５０】
図４の電圧バランス制御装置に電圧バランス制御方法を適用した場合、フィードバック信号は、選択されたフライングキャパシタＣｍに対応する第１のデューティサイクル差ΔＤｍ０である。かかる状況下では、ステップ（ｄ）はさらにサブステップ（ｄ１）、（ｄ２）及び（ｄ３）を含む。サブステップ（ｄ１）において、ｋ番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ］と、ｋ−１番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ−１］が得られる。そして、電圧値Ｖｃｍ［ｋ］と電圧値Ｖｃｍ［ｋ−１］の比較結果に基づいて、電圧差値Ｖｄが算出される。サブステップ（ｄ２）において、全てのスイッチ周期Ｔｓにおいて、第１のデューティサイクル差ΔＤｍ０が算出される。そして、全ての調整期間Ｔｄにおいて、全てのスイッチング周期Ｔｓの第１のデューティサイクル差ΔＤｍ０の平均値又は累積値に基づいて、第３の算出結果が生成される。サブステップ（ｄ３）において、電圧差値Ｖｄ、第３の算出結果及び電流方向調整信号符号［ｋ−１］の乗算及び／又は除算が実行され、第４の算出結果を取得する。符号算出部９は、第４の算出結果の正の値又は負の値に基づいて、電流方向調整信号符号を生成する。
【００５１】
図５の電圧バランス制御装置に電圧バランス制御方法を適用する場合、ステップ（ｃ）はサブステップ（ｃ１）及び（ｃ２）をさらに含む。サブステップ（ｃ１）において、第１の検出結果ＸａにおけるフライングキャパシタＣ１〜Ｃｐ−１の電圧値Ｖｃ１〜Ｖｃ（ｐ−１）及び予想される電圧値Ｖｃ１＊〜Ｖｃ（ｐ−１）＊の比較結果に基づいて、複数の電圧誤差値ｓｅＶ１〜ｅＶｐ−１が生成される。サブステップ（ｃ２）において、電圧誤差値ｅＶ１〜ｅＶｐ−１第１のデューティサイクル差ΔＤ１０〜ΔＤ（ｐ−１）０に変換される。
【００５２】
さらに、図５の電圧バランス制御装置に電圧バランス制御方法を適用する場合、フィードバック信号は、選択されたフライングキャパシタＣｍに対応する電圧誤差値ｅＶｍである。かかる状況下では、ステップ（ｄ）はサブステップ（ｄ１）、（ｄ２）及び（ｄ３）をさらに含む。サブステップ（ｄ１）において、ｋ番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ］と、ｋ−１番目の調整期間Ｔｄにおける選択されたフライングキャパシタＣｍの電圧値Ｖｃｍ［ｋ−１］が得られる。そして、電圧値Ｖｃｍ［ｋ］と電圧値Ｖｃｍ［ｋ−１］の比較結果に基づいて、電圧差値Ｖｄが算出される。サブステップ（ｄ２）において、全てのスイッチ周期Ｔｓにおいて、電圧誤差値ｅＶｍが算出される。そして、全ての調整期間Ｔｄにおいて、全てのスイッチング周期Ｔｓの電圧誤差値ｅＶｍの平均値又は累積値に基づいて、第５の算出結果Ｓ５が生成される。サブステップ（ｄ３）において、電圧差値Ｖｄ、第５の算出結果Ｓ５及び電流方向調整信号符号［ｋ−１］の乗算及び／又は除算が実行され、第６の算出結果を取得する。符号算出部９は、第６の算出結果の正の値又は負の値に基づいて、電流方向調整信号符号を生成する。
【００５３】
本発明の電圧バランス制御装置の実装例を以下に説明する。図７は、本発明の第３実施の形態に係るフライングキャパシタ３レベルコンバータ用の電圧バランス制御装置を示す概略回路図である。本実施形態の電圧バランス制御装置の回路構成は、図５の電圧バランス制御装置の回路構成に基づいている。本実施形態では、基準値ＸＲｅｆ＊は、出力電流の所定値を表す。また、第２の検出結果Ｘは、インダクタ電流ＩＬを表す。また、制御信号処理部３ａの初期デューティサイクル信号生成部３が、ＰＩレギュレータ３１を備える。また、制御信号処理部３ａのデューティサイクル変更部３ｂは、２つのデューティサイクル加減算器３２を備える。デューティサイクル変更部３ｂは、スイッチ素子Ｑ１、Ｑ１ｂ及びＱ２、Ｑ２ｂに対応するデューティサイクル信号Ｄ１及びＤ２を生成する。デューティサイクル信号Ｄ１及びＤ２は、パルス駆動部４に送信される。
【００５４】
電圧誤差変換部６は、比例型レギュレータＫｐである。電圧誤差変換部６は、第１のデューティサイクル差ΔＤ１０を生成する。算出部１０が電流方向調整信号符号と第１のデューティサイクル差ΔＤ１０の乗算を実行し、対応するデューティサイクル差Δｄが得られる。その後、２つのデューティサイクル加減算器３２は、デューティサイクル差Δｄ及び初期デューティサイクル信号Ｄ０を加減算する。これにより、スイッチ素子Ｑ１、Ｑ１ｂに対応するデューティサイクル信号Ｄ１及びスイッチ素子Ｑ２、Ｑ２ｂに対応するデューティサイクル信号Ｄ２が得られる。電流方向調整信号符号は周期的に計算される。また、フライングキャパシタＣ１に対応する調整期間Ｔｄは、スイッチング周期Ｔｓの１０倍である。電圧差値Ｖｄ、電圧誤差値ｅＶ１の平均値及び電流方向調整信号符号［ｔ−Ｔｄ］の乗算が実行された後、電流方向調整信号符号が得られる。ここで、電圧差値Ｖｄは、調整期間（Ｖｄ＝Ｖｃ１［ｔ］−Ｖｃ１［ｔ−Ｔｄ］）におけるフライングキャパシタＣ１に対応する電圧差値Ｖｄである。また、電圧誤差値ｅＶ１は、調整期間（ｅＶ１＝Ｖ＊ｃ１−Ｖｃ１）におけるフライングキャパシタＣ１に対応する電圧誤差値ｅＶ１である。また、電流方向調整信号符号［ｔ−Ｔｄ］は、前回の調整期間における符号である。
【００５５】
上述したように、フライングキャパシタＣ１に対応する電圧誤差値ｅＶ１は、ｅＶ１＝Ｖ＊ｃ１Ｖｃ１で表される。フライングキャパシタＣ１の電圧値Ｖｃ１が予想される電圧値Ｖ＊ｃ１よりも低い場合、電圧誤差値ｅＶ１は正の値となる。従って、フライングキャパシタＣ１の電圧値を上げるためには、フライングキャパシタＣ１を充電する必要がある。比例型レギュレータＫｐによって電圧誤差値ｅＶ１が調整されることにより、正の値を有する第１のデューティサイクル差ΔＤ１０が得られる。フライングキャパシタＣ１の電圧値を上げるために方法は、スイッチング周期Ｔｓ毎に充放電される電荷量を調整することである。インダクタ電流の方向ＩＬが正である場合、第１のデューティサイクル差ΔＤ１０及び電流方向調整信号符号（例：＋１）の乗算により、第２のデューティサイクル差Δｄが生成される。第２のデューティサイクル差Δｄ及びＰＩレギュレータ３１に起因する初期デューティサイクル信号Ｄ０が加算された後、スイッチ素子Ｑ２に対応するデューティサイクル信号Ｄ２が得られる。さらに、Ｄ２−Ｄ１＝２Δｄ（Δｄ＞０）である。その結果、スイッチング周期Ｔｓにおいて、フライングキャパシタＣ１の充電時間が長くなり、放電時間が短くなる。このような状況下では、フライングキャパシタＣ１の電圧値Ｖｃ１は、予想される電圧値Ｖ＊ｃ１に近づくように増加する。インダクタ電流の方向ＩＬが負である場合、第１のデューティサイクル差ΔＤ１０及び電流方向調整信号符号（例：＋１）の乗算により、第２のデューティサイクル差Δｄが生成される。第２のデューティサイクル差Δｄ及びＰＩレギュレータ３１に起因する初期デューティサイクル信号Ｄ０が加算された後、スイッチ素子Ｑ２に対応するデューティサイクル信号Ｄ２が得られる。さらに、Ｄ２−Ｄ１＝２Δｄ（Δｄ＜０）である。その結果、スイッチング周期Ｔｓにおいて、フライングキャパシタＣ１の充電時間が長くなり、放電時間が短くなる。このような状況下では、フライングキャパシタＣ１の電圧値Ｖｃ１は、予想される電圧値Ｖ＊ｃ１に近づくように増加する。
【００５６】
フライングキャパシタＣ１に対応する調整期間Ｔｄが終了するたびに、インダクタ電流の方向ＩＬを予測するステップが更新される。つまり、調整期間における電圧差値Ｖｄの乗算／除算結果、調整期間における電圧誤差値ｅＶ１の平均値又は累積値、及び前回の調整期間における電流方向調整信号に基づいて、インダクタ電流の方向ＩＬを予測するステップが更新される。電圧差値Ｖｄｄが０より大きい場合（Ｖｄ＞０）は、前回の調整期間においてフライングキャパシタの電圧値が増加したことを意味する。また、フライングキャパシタＣ１の電圧値Ｖｃ１が、予想される電圧値Ｖ＊ｃ１（ｅＶ１＞０）よりも低い場合は、フライングキャパシタＣ１の電圧値の調整方向が正確であることを意味する。その結果、前回の調整期間におけるインダクタ電流の方向ＩＬ及び電流方向調整信号符号が等しくなることが確認された。前回の調整期間においてＶｄ＜０且つｅＶ１＜０であれば、フライングキャパシタＣ１の電圧値の調整方向も正確であることを意味する。その結果、前回の調整期間における電流方向調整信号符号は、次の調整期間にも使用される。一方、電圧差値Ｖｄ及び電圧誤差値ｅＶ１の符号が異なる場合には、フライングキャパシタＣ１の電圧値の調整方向が不正確であることを意味する。その結果、前回の調整期間におけるインダクタ電流の方向ＩＬ及び電流方向調整信号符号が逆になることが確認された。その結果、前回の調整期間における電流方向調整信号符号と逆の符号が、次の調整期間に使用される。
【００５７】
本発明の制御方法には多くの利点がある。第１に、電流方向を検出する目的は、任意のフライングキャパシタの電圧値を測定することによって達成される。特に、電圧差が大きい場合は、電流方向の検出精度が向上し、測定誤差による電流方向の誤判定の可能性が低減される。このような電流方向調整信号符号の初期値は任意の値を用いることができる。調整処理中は、短時間で誤判定が発生する可能性がある。流方向調整信号及びインダクタ電流の方向が一致していない場合には、フライングキャパシタの電圧が誤って調整される。しかし、エラーが最初にのみ発生する場合、ほとんど発生しない場合、及びフライングキャパシタの電圧に対する１回毎の調整動作の影響が非常に小さい場合には、フライングキャパシタの電圧誤差は依然として許容される。第２に、フライングキャパシタの電圧と予想される電圧誤差値が小さい場合には、測定誤差も不正確な符号になる可能性がある。しかし、フライングキャパシタの電圧値は予想される電圧に近いため、フライングキャパシタの電圧誤差を許容することができる。第３に、調整期間におけるフライングキャパシタの電圧差値が小さい場合には、測定誤差により不正確な符号及び不正確な調整方向となる可能性がある。しかし、フライングキャパシタの電圧差値が連続的に蓄積され、フライングキャパシタに相当な電圧差値が発生する。フライングキャパシタに発生する相当な電圧差により、符号の正負の測定精度を向上させることができる。また、調整期間を長くすると、相当な電圧差値が得られ、それにより符号の測定精度が向上する。換言すると、本発明の制御方法は、電圧誤差値の許容値を高くする。
【００５８】
以上より、本発明により、フライングキャパシタマルチレベルコンバータ用の電圧バランス制御装置及び電圧バランス制御方法が提供される。電流方向予測部は、フライングキャパシタマルチレベルコンバータの選択されたフライングキャパシタの電圧変化量を取得し、選択されたフライングキャパシタに対応する２つの隣接したスイッチ素子のフィードバック信号を受信する。調整期間におけるフィードバック信号の平均値又は累積値に基づいて、算出結果が生成される。電圧変化量及び算出結果の乗算及び／又は除算が実行された後、得られた符号に基づいて電流方向を予測することができる。その結果、フライングキャパシタマルチレベルコンバータのフライングキャパシタの電圧バランスを実現することができる。
【００５９】
本発明は、現在最も実用的且つ好ましい実施形態と考えられているものの観点から説明されているが、本発明は開示された実施形態に限定されるべきでないことを理解されたい。逆に、最も広い解釈に従う添付の特許請求の範囲の精神及び範囲内に含まれる様々な変更及び類似の構成を包含し、そのような変更及び同様の構造をすべて包含することが意図される。
【図１】
0006352477.tif 000006
【図２】
0006352477.tif 000007
【図３】
0006352477.tif 000008
【図４】
0006352477.tif 000009
【図５】
0006352477.tif 000010
【図６】
0006352477.tif 000011
【図７】
0006352477.tif 000012