(57)【特許請求の範囲】
【請求項１】
主装置に、
２以上の整数であるｎ行の入力線と２以上の整数であるｍ列の出力線とを持つ制御装置と、
前記ｎ行の入力線の各々と前記ｍ列の出力線の各々とが交差する複数の交差点の各々に配置され得る１以上のキースイッチと、
前記ｎ行の入力線の各々と前記ｍ列の出力線の少なくとも１列以上とを前記主装置外であり前記主装置側から制御される素子が設けられた増設装置へ延伸させ得る増設端子と
を有し、
前記複数の交差点によって形成されるキーマトリクス中に、
前記主装置側に設けられる前記１以上のキースイッチの各々が対応する第１の領域と、
前記増設装置側に設けられる前記１以上のキースイッチの各々が対応する第２の領域と、
前記増設装置側に設けられるとともに前記交差点において前記ｎ行の入力線の内の１本と前記ｍ列の出力線の内の１本との間を短絡し得る第３の領域と
を設け、
前記入力線又は前記出力線としての機能と、前記素子を駆動する機能とを切替可能で有する両用ポートを、前記入力線又は前記出力線のうちの一つとして設け、
前記制御装置は、
前記第３の領域内に短絡されている交差点がある場合に前記増設端子に前記増設装置が接続されていると判断し、当該判断に応じて、前記両用ポートの機能を切り替えることを特徴とする電子機器の制御方法。
【請求項２】
前記増設端子には各々異なる機能を有する複数種類の増設装置の内の１つが選択的に接続され得るとともに前記第３の領域は前記交差点を２点以上含み、
前記制御装置は前記第３の領域内における短絡されている前記交差点の位置または短絡されている前記交差点の数によって前記増設装置の種類を判別し、
前記種類に応じて、前記両用ポートを介した前記素子の制御を行うことを特徴とする請求項１に記載の電子機器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キーボードのようなハードウェアを増設することができるプリンター等の電子機器の制御方法に関する。
【背景技術】
【０００２】
ＣＰＵ（Ｃentral Ｐrocessing Ｕnit、中央処理装置）を搭載し、ソフトウェアを変更することによって機能を変更したり追加することができる電子機器では、ユーザー毎に異なる追加機能（オプション）を選ぶことができる構成となっているものも多い。
その一例として、スキャナー機能を備えたプリンターに、オプションとしてファクシミリ送信機能を追加できるものが挙げられるが、ファクシミリ送信機能の追加を考慮する場合、このプリンターにはハードウェアとして、例えば操作部にワンタッチキー用のキーボードを備えることになる。
【０００３】
しかしながら、ファクシミリ送信機能を追加することのない個体にまでワンタッチキー用のキーボードを備えることは、コスト面で不利である。
そこで、ワンタッチキー用のキーボードはファクシミリ送信機能の追加の際に同時に増設するオプションとすることで、このプリンター個体のコストを下げることができる。
【０００４】
ところで、上述のプリンターのような電子機器に、キーボード等のオプションのハードウェアを追加する場合、これに合わせてソフトウェアによる処理内容を切り替えるため、オプションのハードウェアの接続の有無や種類を的確に認識し得るインターフェイスを設ける必要がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−１２７０５１号公報
【特許文献２】特開２００５−２３５１８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述のようなオプションの接続の有無や種類を認識するものとして、例えば特開平６−１２７０５１号公報に示されるものがある。この公報には、プリンター内のオプション切り替え用Ｉ／Ｏポートに対する接続を切り替えるスイッチを、増設するオプション側に搭載する例が示されている。
しかしながらこの例では、増設するオプションの種類分だけＩ／Ｏポートの数や信号線の本数が増えてしまい、コストダウンは期待できない。
【０００７】
一方、特開２００５−２３５１８９号公報には、オプションの種類に応じて固有のクロック周波数を割り当てておき、プリンターに入力されるクロック周波数に基づいて、増設されたオプションの種類を認識する例が示されている。
しかしながらこの例では、増設するオプション側にクロック発振器を備える必要があり、当然ながら電源も供給しなければならないので、コストダウンにはならない。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、Ｉ／Ｏポートの数を増やさずに、増設オプションの有無を判別したり、増設オプションの種類をも判別することができる電子機器の制御方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の電子機器の制御方法は、主装置に、２以上の整数であるｎ行の入力線と２以上の整数であるｍ列の出力線とを持つ制御装置と、前記ｎ行の入力線の各々と前記ｍ列の出力線の各々とが交差する複数の交差点の各々に配置され得る１以上のキースイッチと、前記ｎ行の入力線の各々と前記ｍ列の出力線の少なくとも１列以上とを前記主装置外であり前記主装置側から制御される素子が設けられた増設装置へ延伸させ得る増設端子とを有し、前記複数の交差点によって形成されるキーマトリクス中に、前記主装置側に設けられる前記１以上のキースイッチの各々が対応する第１の領域と、前記増設装置側に設けられる前記１以上のキースイッチの各々が対応する第２の領域と、前記増設装置側に設けられるとともに前記交差点において前記ｎ行の入力線の内の１本と前記ｍ列の出力線の内の１本との間を短絡し得る第３の領域とを設け、前記入力線又は前記出力線としての機能と、前記素子を駆動する機能とを切替可能で有する両用ポートを、前記入力線又は前記出力線のうちの一つとして設け、前記制御装置は、前記第３の領域内に短絡されている交差点がある場合に前記増設端子に前記増設装置が接続されていると判断し、当該判断に応じて、前記両用ポートの機能を切り替えることを特徴とする。
また、前記増設端子には各々異なる機能を有する複数種類の増設装置の内の１つが選択的に接続され得るとともに前記第３の領域は前記交差点を２点以上含み、前記制御装置は前記第３の領域内における短絡されている前記交差点の位置または短絡されている前記交差点の数によって前記増設装置の種類を判別し、前記種類に応じて、前記両用ポートを介した前記素子の制御を行うことを特徴とする。
【発明の効果】
【００１０】
これにより本発明によれば、増設を識別するための入力線および出力線を増やすことなく、キースイッチを増やすための増設装置の有無や増設装置の種類を識別することができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明が適用される電子機器に関し、主基板の構成を説明する図である。
【図２】本実施の形態において、主基板に増設基板が接続されていない場合のキースキャンの処理手順を示すフローチャートである。
【図３】本実施の形態において、１例目の増設基板が接続されている場合の構成を説明する図である。
【図４】本実施の形態において、２例目の増設基板が接続されている場合の構成を説明する図である。
【図５】本実施の形態における増設基板に係るキースキャンの処理手順を示すフローチャートである。
【図６】本実施の形態において、増設基板の有無や増設基板の種類を判別する処理手順を示すフローチャートである。
【発明を実施するための形態】
【００１２】
次に、本発明の実施の形態を、図面を参照して具体的に説明する。なお、各図において、同一構成要素には同一符号を付している。
まず図１（ａ）を参照すると、主基板１は数字を入力したり番号で処理を選択するためのキーボード１１を有した操作部の回路基板である。
【００１３】
このキーボード１１からの数字や番号の入力を処理するＣＰＵ３１は、このＣＰＵ３１を動作させるための処理プログラムや各種設定を記憶するためのメモリー３２や、複数のＩ／Ｏポート（入出力端子）３３-11〜３３-14、３３-21〜３３-24と両用ポート３４を有している。
なお、本実施の形態においてＣＰＵ３１は、キーボード１１や後述するキーボード１１ａ、１１ｂのキースキャン（後述）を実行するために設けられたものである。
【００１４】
本実施の形態では、Ｉ／Ｏポート３３-11〜３３-14は後述のキーが押下された際の押下信号が入力される入力端子として機能する。なお、本実施の形態では押下信号は“Ｈ（ハイレベル）”または“Ｌ（ローレベル）”の２値であり、Ｉ／Ｏポート３３-11〜３３-14の各々にはプルアップのための抵抗器が接続されている。
一方、Ｉ／Ｏポート３３-21〜３３-24はキーをスキャンするスキャン信号を順次出力する出力端子として機能する。なお本実施の形態では、Ｉ／Ｏポート３３-21〜３３-24はオープンドレイン（あるいはオープンコレクター）型出力端子とし、スキャン信号として“Ｚ（ハイインピーダンスを意味する）”または“Ｌ”の２状態の何れかであるものとする。
【００１５】
また両用ポート３４は、１ビットのロジック信号が入力されるデジタル入力端子とするか、あるいはアナログ信号が入力され所定ビット数のデジタルデータに変換するＡ／Ｄ（Ａnalog-to-Ｄigital）変換端子とするかを選択することができるポートである。
この両用ポート３４にも抵抗器Ｒが接続されているが、両用ポート３４に接続された抵抗器Ｒは、両用ポート３４がデジタル入力端子として機能する場合はプルアップの役目をする。一方、両用ポート３４がＡ／Ｄ変換端子として機能する場合は、例えばサーミスター（後述する熱検知素子２４）とこの抵抗器Ｒとによって分圧回路を形成し、サーミスターの抵抗値に応じた電圧信号（即ち、サーミスターの周囲の温度に応じた電圧信号）が両用ポート３４に入力される。
【００１６】
キーボード１１は、複数のキー２１-1、２１-2・・・２１-9、２１-10から構成されており、キー２１-1には数字「１」が割り当てられ、キー２１-2には数字「２」が割り当てられ、以降キー２１-10まで順次同様に数字が割り当てられている。
【００１７】
各キー２１-1、２１-2・・・２１-9、２１-10の内部の詳細は、図１（ｂ）に示す通りで、Ｉ／Ｏポート３３-11〜３３-14の内の何れか１本とＩ／Ｏポート３３-21〜３３-23の内の何れか１本との交差点でスイッチ２２（押しボタンスイッチ）によって接続する構成となっている。
即ちキー２１-1、２１-2・・・２１-9、２１-10は、Ｉ／Ｏポート３３-11〜３３-14を行（Row：ロウ）、Ｉ／Ｏポート３３-21〜３３-23を列（Column：カラム）としたキーマトリクス（行列）１２を形成している。
【００１８】
本実施の形態におけるキーマトリクス１２を、入力端子であるＩ／Ｏポート３３-11〜３３-14側から見ると、Ｉ／Ｏポート３３-11にはキー２１-1とキー２１-2とが配置され、Ｉ／Ｏポート３３-12にはキー２１-3とキー２１-4とが配置されている。また、Ｉ／Ｏポート３３-13にはキー２１-5〜キー２１-7が配置され、Ｉ／Ｏポート３３-14にはキー２１-8〜キー２１-10が配置されている。
【００１９】
一方このキーマトリクス１２を、出力端子であるＩ／Ｏポート３３-21〜３３-23側から見ると、Ｉ／Ｏポート３３-21にはキー２１-1、キー２１-3、キー２１-5、キー２１-8が配置され、Ｉ／Ｏポート３３-22にはキー２１-2、キー２１-4、キー２１-6、キー２１-9が配置され、Ｉ／Ｏポート３３-23にはキー２１-7とキー２１-10とが配置されている。
なお、主基板１の中では、出力端子であるＩ／Ｏポート３３-24と入力端子である両用ポート３４には何も接続されていない（本実施の形態においては、プルアップ抵抗は除く）。
【００２０】
この主基板１には、Ｉ／Ｏポート３３-11〜３３-14とＩ／Ｏポート３３-23、３３-24ならびに両用ポート３４を外部に取り出すための増設ポート４０が設けられている。
この増設ポート４０には、接続部材４１を介して増設基板２（本実施の形態では増設基板２として、後述する増設基板２ａと増設基板２ｂとが用意される）が接続される。
【００２１】
ここで、主基板１単体の場合のキーボード１１のキースキャン（キー２１-1、２１-2・・・２１-9、２１-10の各々が押下されているか否かを判別する）動作について、簡単に説明する。
主基板１単体の場合、ＣＰＵ３１はＩ／Ｏポート３３-21、３３-22、３３-23の内の１本のみを順次“Ｌ”にし、その際に他の２本は“Ｚ”とし、各々の場合のＩ／Ｏポート３３-11〜３３-14の入力状態によって、対応するキー２１-1、２１-2・・・２１-9、２１-10が押下されているか否かを判断する。
【００２２】
図２を参照すると、まずＣＰＵ３１は、Ｉ／Ｏポート３３-21を“Ｌ”に、Ｉ／Ｏポート３３-22とＩ／Ｏポート３３-23を“Ｚ”にする（Ｓｔｅｐ１１１）。
この時のＩ／Ｏポート３３-11の状態を判別し（Ｓｔｅｐ１１２）、Ｉ／Ｏポート３３-11が“Ｌ”ならキー２１-1（即ち、数字「１」）が押下されていると判断し（Ｓｔｅｐ１１３ａ）、Ｉ／Ｏポート３３-11が“Ｈ”（プルアップされているため。Ｉ／Ｏポート３３-11〜３３-14に関しては以降同様）ならキー２１-1は押下されていないと判断する（Ｓｔｅｐ１１３ｂ）。
【００２３】
同様にＩ／Ｏポート３３-12の状態を判別し（Ｓｔｅｐ１１４）、Ｉ／Ｏポート３３-12が“Ｌ”ならキー２１-3（即ち、数字「３」）が押下されていると判断し（Ｓｔｅｐ１１５ａ）、Ｉ／Ｏポート３３-12が“Ｈ”ならキー２１-3は押下されていないと判断する（Ｓｔｅｐ１１５ｂ）。
またＩ／Ｏポート３３-13の状態を判別し（Ｓｔｅｐ１１６）、Ｉ／Ｏポート３３-13が“Ｌ”ならキー２１-5（即ち、数字「５」）が押下されていると判断し（Ｓｔｅｐ１１７ａ）、Ｉ／Ｏポート３３-13が“Ｈ”ならキー２１-5は押下されていないと判断する（Ｓｔｅｐ１１７ｂ）。
さらにＩ／Ｏポート３３-14の状態を判別し（Ｓｔｅｐ１１８）、Ｉ／Ｏポート３３-14が“Ｌ”ならキー２１-8（即ち、数字「８」）が押下されていると判断し（Ｓｔｅｐ１１９ａ）、Ｉ／Ｏポート３３-14が“Ｈ”ならキー２１-8は押下されていないと判断する（Ｓｔｅｐ１１９ｂ）。
【００２４】
次にＣＰＵ３１は、Ｉ／Ｏポート３３-21を“Ｚ”に、Ｉ／Ｏポート３３-22は“Ｌ”に、Ｉ／Ｏポート３３-23を“Ｚ”にする（Ｓｔｅｐ１２１）が、このＳｔｅｐ１２１は上述のＳｔｅｐ１１１に対応して、同様の処理を行う。また、次のＳｔｅｐ１２２は上述のＳｔｅｐ１１２に対応し、Ｓｔｅｐ１２９ａ並びにＳｔｅｐ１２９ｂまでは上述のＳｔｅｐ１１９ａあるいはＳｔｅｐ１１９ｂと対応して、数字「２」、「４」、「６」あるいは「９」が押下されているか否かを判断する処理であるので、詳細な説明は省略する。
【００２５】
続いてＣＰＵ３１は、Ｉ／Ｏポート３３-21と３３-22とを“Ｚ”に、Ｉ／Ｏポート３３-23は“Ｌ”にする（Ｓｔｅｐ１３１）。
この時のＩ／Ｏポート３３-13の状態を判別し（Ｓｔｅｐ１３２）、Ｉ／Ｏポート３３-13が“Ｌ”ならキー２１-7（即ち、数字「７」）が押下されていると判断し（Ｓｔｅｐ１３３ａ）、Ｉ／Ｏポート３３-13が“Ｈ”ならキー２１-7は押下されていないと判断する（Ｓｔｅｐ１３３ｂ）。
【００２６】
またＩ／Ｏポート３３-14の状態を判別し（Ｓｔｅｐ１３４）、Ｉ／Ｏポート３３-14が“Ｌ”ならキー２１-10（即ち、数字「１０」）が押下されていると判断し（Ｓｔｅｐ１３５ａ）、Ｉ／Ｏポート３３-14が“Ｈ”ならキー２１-10は押下されていないと判断する（Ｓｔｅｐ１３５ｂ）。
ここまでで、キーボード１１を構成する１０個のキー２１-1、２１-2・・・２１-9、２１-10に対するキースキャンの一巡が終了し、Ｓｔｅｐ１１１に戻る。
【００２７】
次に、主基板１に増設基板２ａまたは増設基板２ｂを接続する場合について説明する。図３（ａ）に示す例では、主基板１に設けられた増設ポート４０に、接続部材４１を介して増設基板２ａが接続されている。
増設基板２ａは、主基板１と同様に数字を入力したり番号で処理を選択するための複数のキー２１-11、２１-12・・・２１-15、２１-16から成るキーボード１１ａが設けられた、回路基板である。
【００２８】
これらキー２１-11には数字「１１」が割り当てられ、キー２１-12には数字「１２」が割り当てられ、以降キー２１-16まで順次同様に数字が割り当てられている。
なお、各キー２１-11、２１-12・・・２１-15、２１-16の内部の詳細は、図１（ｂ）に示すものと同様である。
【００２９】
増設基板２ａには、主基板１から増設ポート４０ならびに接続部材４１を介して、Ｉ／Ｏポート３３-11〜３３-14の押下信号線とＩ／Ｏポート３３-23、３３-24のスキャン信号、両用ポート３４のデジタル入力線もしくはＡ／Ｄ変換線が延伸されている。
即ち、主基板１に設けられたキーボード１１と増設基板２ａに設けられたキーボード１１ａとによってキーマトリクス１２を構成することになる。
【００３０】
この、キーボード１１ａ側におけるキーマトリクス１２内の各キー２１-11、２１-12・・・２１-15、２１-16に関して、入力端子であるＩ／Ｏポート３３-11〜３３-14側から見ると、Ｉ／Ｏポート３３-11にはキー２１-11が配置され、Ｉ／Ｏポート３３-12にはキー２１-12が配置されている。また、Ｉ／Ｏポート３３-13にはキー２１-13が配置され、Ｉ／Ｏポート３３-14にはキー２１-14が配置され、さらに両用ポート３４にはキー２１-15とキー２１-16とが配置されている。
同様に出力端子であるＩ／Ｏポート３３-23あるいは３３-24側から見ると、Ｉ／Ｏポート３３-23にはキー２１-16が配置され、Ｉ／Ｏポート３３-24にはキー２１-11〜キー２１-15が配置されている。
【００３１】
本発明では、キースキャンを行うキーマトリクス１２に、幾つかの領域を設ける。図３（ｂ）を参照して説明すると、キーマトリクス１２には主キー領域１２ａと増設キー領域１２ｂ、そして識別領域１２ｃとが設けられている。
主キー領域１２ａは主基板１のキーボード１１と対応しており、キー２１-1〜２１-10が配置されている。また、増設キー領域１２ｂは増設基板２ａのキーボード１１ａと対応しており、キー２１-11〜２１-16が配置されている。
【００３２】
ところで、図１ならびに図２から解るように本実施の形態では、キーマトリクス１２におけるＩ／Ｏポート３３-11とＩ／Ｏポート３３-23とが交差する位置、並びにＩ／Ｏポート３３-12とＩ／Ｏポート３３-23とが交差する位置には、キー（即ち数字）が割り当てられていない。
【００３３】
そこでこのキーマトリクス１２においてキーが割り当てられていない位置を、増設基板２の認識と、その種類（増設基板２ａか増設基板２ｂか）の識別のための識別領域１２ｃとしている。
増設基板２ａでは、識別領域１２ｃに属するＩ／Ｏポート３３-11とＩ／Ｏポート３３-23との交差点が短絡部材２３（例えば、ジャンパーピンや０Ω抵抗等を用いる）によって接続されている。
【００３４】
一方、図４（ａ）に示す例では、主基板１に設けられた増設ポート４０に、接続部材４１を介して増設基板２ｂが接続されている。
増設基板２ｂは、主基板１と同様に数字を入力したり番号で処理を選択するための複数のキー２１-11、２１-12、２１-13、２１-14から成るキーボード１１ｂが設けられた、回路基板である。
また、増設基板２ｂには熱検知素子２４が設けられており、この熱検知素子２４は両用ポート３４に接続されている。
【００３５】
これらキー２１-11には数字「１１」が割り当てられ、キー２１-12には数字「１２」が割り当てられ、以降キー２１-14まで順次同様に数字が割り当てられている。
なお、各キー２１-11、２１-12、２１-13、２１-14の内部の詳細も、図１（ｂ）に示すものと同様である。
【００３６】
増設基板２ｂにあっても、主基板１から増設ポート４０ならびに接続部材４１を介して、Ｉ／Ｏポート３３-11〜３３-14の押下信号線とＩ／Ｏポート３３-23、３３-24のスキャン信号、両用ポート３４のデジタル入力線もしくはＡ／Ｄ変換線が延伸されている。
即ち、主基板１に設けられたキーボード１１と増設基板２ｂに設けられたキーボード１１ｂとによってキーマトリクス１２を構成することになる。
【００３７】
このキーボード１１ｂ側におけるキーマトリクス１２内の各キー２１-11〜２１-14の配置は、上述したキーボード１１ａ側のキーマトリクス１２のキー２１-11〜２１-14部分と同一であるため、その詳細な説明は省略する。
図４（ａ）に示す構成にあっても、図４（ｂ）に示す通り、キーマトリクス１２には主キー領域１２ａと増設キー領域１２ｂ、そして識別領域１２ｃとが設けられており、主キー領域１２ａは主基板１のキーボード１と対応している。また、増設キー領域１２ｂは増設基板２ａのキーボード１１ｂと対応しており、キー２１-11〜２１-14が配置されている。さらに増設基板２ｂでは、Ｉ／Ｏポート３３-12とＩ／Ｏポート３３-23との交差点が短絡部材２３によって接続されている。
【００３８】
増設基板２ｂの熱検知素子２４は、周囲の温度（あるいは赤外線）の変化によって流れる電流（抵抗値）が変化するアナログ素子であり、抵抗器Ｒと熱検知素子２４とによって形成される分圧回路が接続される両用ポート３４には、アナログ電圧信号が入力される。
この熱検知素子２４は、例えば周囲の温度に応じて予熱電力を調整することによって無駄な電力消費を抑えたり、通常は予熱を停止しているが、人間が近づいたら予熱を開始して速やかに動作できるように準備する等の目的に使用される。
【００３９】
ここで、増設基板２ａのキーボード１１ａ並びに増設基板２ｂのキーボード１１ｂに係るキースキャン動作について、簡単に説明する。
まず、主基板１に増設基板２ａを接続した場合、ＣＰＵ３１は両用ポート３４をデジタル入力端子とするとともに、キーボード１１ａのキースキャン時にはＩ／Ｏポート３３-21並びにＩ／Ｏポート３３-22は“Ｚ”のままとする。
【００４０】
図５（ａ）を参照すると、まずＣＰＵ３１は、Ｉ／Ｏポート３３-21とＩ／Ｏポート３３-22に加えてＩ／Ｏポート３３-24を“Ｚ”のままにし、Ｉ／Ｏポート３３-23を“Ｌ”にする（Ｓｔｅｐ１４１）。
この時の両用ポート３４の状態を判別し（Ｓｔｅｐ１４２）、両用ポート３４が“Ｌ”ならキー２１-16（即ち、数字「１６」）が押下されていると判断し（Ｓｔｅｐ１４３ａ）、両用ポート３４が“Ｈ”ならキー２１-16は押下されていないと判断する（Ｓｔｅｐ１４３ｂ）。
【００４１】
次にＣＰＵ３１は、Ｉ／Ｏポート３３-21とＩ／Ｏポート３３-22に加えてＩ／Ｏポート３３-23を“Ｚ”にし、Ｉ／Ｏポート３３-24を“Ｌ”にする（Ｓｔｅｐ１５１）。
この時のＩ／Ｏポート３３-11の状態を判別し（Ｓｔｅｐ１５２）、Ｉ／Ｏポート３３-11が“Ｌ”ならキー２１-11（即ち、数字「１１」）が押下されていると判断し（Ｓｔｅｐ１５３ａ）、Ｉ／Ｏポート３３-11が“Ｈ”ならキー２１-11は押下されていないと判断する（Ｓｔｅｐ１５３ｂ）。
【００４２】
同様にＩ／Ｏポート３３-12の状態を判別し（Ｓｔｅｐ１５４）、Ｉ／Ｏポート３３-12が“Ｌ”ならキー２１-12（即ち、数字「１２」）が押下されていると判断し（Ｓｔｅｐ１５５ａ）、Ｉ／Ｏポート３３-12が“Ｈ”ならキー２１-１２は押下されていないと判断する（Ｓｔｅｐ１５５ｂ）。
またＩ／Ｏポート３３-13の状態を判別し（Ｓｔｅｐ１５６）、Ｉ／Ｏポート３３-13が“Ｌ”ならキー２１-13（即ち、数字「１３」）が押下されていると判断し（Ｓｔｅｐ１５７ａ）、Ｉ／Ｏポート３３-13が“Ｈ”ならキー２１-13は押下されていないと判断する（Ｓｔｅｐ１５７ｂ）。
【００４３】
さらにＩ／Ｏポート３３-14の状態を判別し（Ｓｔｅｐ１５８）、Ｉ／Ｏポート３３-14が“Ｌ”ならキー２１-14（即ち、数字「１４」）が押下されていると判断し（Ｓｔｅｐ１５９ａ）、Ｉ／Ｏポート３３-14が“Ｈ”ならキー２１-14は押下されていないと判断する（Ｓｔｅｐ１５９ｂ）。
最後に両用ポート３４の状態を判別し（Ｓｔｅｐ１６０）、両用ポート３４が“Ｌ”ならキー２１-15（即ち、数字「１５」）が押下されていると判断し（Ｓｔｅｐ１６１ａ）、両用ポート３４が“Ｈ”ならキー２１-15は押下されていないと判断する（Ｓｔｅｐ１６１ｂ）。
ここまでで、キーボード１１ａに対するキースキャンの一巡が終了し、Ｓｔｅｐ１４１に戻る。
【００４４】
次に、主基板１に増設基板２ｂを接続した場合、ＣＰＵ３１は両用ポート３４をＡ／Ｄ変換端子とするとともに、キーボード１１ｂのキースキャン時にもＩ／Ｏポート３３-21〜３３-23は“Ｚ”のままとする。
【００４５】
図５（ｂ）を参照すると、まずＣＰＵ３１は、Ｉ／Ｏポート３３-21とＩ／Ｏポート３３-22に加えてＩ／Ｏポート３３-23を“Ｚ”にし、Ｉ／Ｏポート３３-24を“Ｌ”にする（Ｓｔｅｐ１７１）。なお、このＳｔｅｐ１７１は上述のＳｔｅｐ１５１に対応しており、同様の処理を行う。
また、次のＳｔｅｐ１７２は上述のＳｔｅｐ１５２に対応し、Ｓｔｅｐ１７９ａ並びにＳｔｅｐ１７９ｂまでは上述のＳｔｅｐ１５９ａあるいはＳｔｅｐ１５９ｂと対応して、同様の処理であるので、詳細な説明は省略するが、Ｓｔｅｐ１７９ａあるいはＳｔｅｐ１７９ｂまででキーボード１１ｂに対するキースキャンの一巡が終了し、Ｓｔｅｐ１７１に戻る。
【００４６】
上述した増設基板２ａ、２ｂのキースキャン処理の内、どちらのＳｔｅｐを実行するかは、ＣＰＵ３１の電源がオンにされた時に増設基板の有無や増設基板の種類を判別し、これに応じて決定する。この、増設基板の判別処理について、以下に図６を参照して説明する。
ＣＰＵ３１の電源がオンにされると（Ｓｔｅｐ２０１）、まずＣＰＵ３１はＩ／Ｏポート３３-21とＩ／Ｏポート３３-22とＩ／Ｏポート３３-24を“Ｚ”に、Ｉ／Ｏポート３３-23を“Ｌ”にする（Ｓｔｅｐ２０２）。
【００４７】
この時のＩ／Ｏポート３３-11とＩ／Ｏポート３３-12の状態を判別し（Ｓｔｅｐ２０３）、Ｉ／Ｏポート３３-11とＩ／Ｏポート３３-12がともに“Ｈ”ならば、主基板１には増設基板が接続されていないと判断することができる。そこで、キースキャン処理をＳｔｅｐ１１１〜Ｓｔｅｐ１３５ａまたはＳｔｅｐ１３５ｂの処理（図２参照）とする旨をメモリー３２に記憶し（Ｓｔｅｐ２０４）、増設基板の判別処理を終了する。
【００４８】
一方、Ｓｔｅｐ２０３でＩ／Ｏポート３３-11とＩ／Ｏポート３３-12の何れかが“Ｈ”でない場合において、Ｉ／Ｏポート３３-11が“Ｌ”であると判別（Ｓｔｅｐ２０５）された場合は、主基板１に増設基板２ａが接続されていると判断することができる。そこで、両用ポート３４をデジタル入力端子に設定するとともに、キースキャン処理をＳｔｅｐ１１１〜Ｓｔｅｐ１３５ａまたはＳｔｅｐ１３５ｂの処理と、Ｓｔｅｐ１４１〜Ｓｔｅｐ１６１ａまたはＳｔｅｐ１６１ｂの処理（図５（ａ）参照）とする旨をメモリー３２に記憶し（Ｓｔｅｐ２０６）、増設基板の判別処理を終了する。
【００４９】
Ｓｔｅｐ２０５で、Ｉ／Ｏポート３３-11が“Ｌ”でないと判別された場合は、主基板１に増設基板２ｂが接続されていると判断することができる。そこで、両用ポート３４をＡ／Ｄ変換端子に設定するとともに、キースキャン処理をＳｔｅｐ１１１〜Ｓｔｅｐ１３５ａまたはＳｔｅｐ１３５ｂの処理と、Ｓｔｅｐ１７１〜Ｓｔｅｐ１７９ａまたはＳｔｅｐ１７９ｂの処理（図５（ｂ）参照）とする旨をメモリー３２に記憶し（Ｓｔｅｐ２０７）、増設基板の判別処理を終了する。
【００５０】
このようにして本発明によれば、主基板が有するＣＰＵから取り出される複数本のＩ／Ｏポートで形成されるキーマトリクス中、主基板上にキー（スイッチ）を配置する箇所（領域）と、当該Ｉ／Ｏポートを延伸してなる増設基板上にキーを配置する箇所と、当該増設基板上に設けられ増設状態を識別する箇所とを設ける。これにより、増設基板の有無を識別するためのＩ／Ｏポート（信号線）を増やすことなく、キーを増やす基板の増設を識別することができる。
また、増設状態を識別する箇所を複数設けることにより、増設基板上のキーの数の違いやキーの配列の違いを認識したり、複数本のＩ／Ｏポートの内の一部の使い方の違い（一例としてアナログ端子とするかロジック端子とするか）を認識することができる。
【００５１】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。
さらに、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【００５２】
例えば、上述の実施の形態では増設基板として２種類が想定されており、これに合わせてキーマトリクス内の識別領域には短絡部材を取り付け得る場所を２箇所用意し、増設基板の種類に合わせて１箇所のみ択一的に短絡部材を取り付けるものを示した。
これについては、短絡部材を２箇所とも取り付け、ＣＰＵがこれを判別できる構成とすれば、Ｉ／Ｏポートを増やすことなく増設基板の種類が１種類増え、３種類の増設基板に対応できる（短絡部材を取り付け得る場所を３箇所にすれば、７種類の増設基板に対応できることになる）。
【００５３】
他にも、上述の実施の形態では短絡部材としてジャンパーピンや０Ω抵抗等を用いると述べたが、回路基板の配線パターンで短絡させるものであったり、ＤＩＰスイッチ（スイッチアレイ）を用いるものであってもよい。
また、上述の実施の形態ではキースキャン時に出力側Ｉ／Ｏポートの内の１本だけを“Ｚ”から“Ｌ”にする例を示したが、出力側Ｉ／Ｏポートの内の１本だけを“Ｚ”から“Ｈ”にするものであってもよい（入力側Ｉ／Ｏポートの論理も逆になる）。
さらに、主基板１内に用意されている諸電源が増設ポート４０を介して外部に取り出される構成である場合には、増設基板２内に能動素子を有する構成とすることもできる。
【符号の説明】
【００５４】
１  主基板（主装置）
２、２ａ、２ｂ  増設基板（増設装置）
１１、１１ａ、１１ｂ  キーボード
１２  キーマトリクス
１２ａ  主キー領域（第１の領域）
１２ｂ  増設キー領域（第２の領域）
１２ｃ  識別領域（第３の領域）
２１-1〜２１-16  キー（キースイッチ）
２３  短絡部材
２４  熱検知素子
３１  ＣＰＵ（制御装置）
３２  メモリー
３３-11〜３３-14  Ｉ／Ｏポート（入力線）
３３-21〜３３-24  Ｉ／Ｏポート（出力線）
３４  両用ポート（入力線）
４０  増設ポート（増設端子）
４１  接続部材
【図１】
0006274075.tif 000002
【図２】
0006274075.tif 000003
【図３】
0006274075.tif 000004
【図４】
0006274075.tif 000005
【図５】
0006274075.tif 000006
【図６】
0006274075.tif 000007