(57)【特許請求の範囲】
【請求項１】
半導体層と、
制御ゲート電極と、
前記半導体層と前記制御ゲート電極との間に設けられ、分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、
を備えることを特徴とする半導体記憶装置。
【化１】
0006352843.tif 000013
（分子式（１）中のＭ（＋）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオン、銀イオン、及び白金イオンの群から選ばれる正電荷を帯びた金属イオンである。ｎは、金属イオンの種類に応じて変わる１以上の整数である。Ｘ１〜Ｘ１４の少なくとも一つは、前記有機分子を前記半導体層側又は前記制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。）
【請求項２】
前記分子式（１）中のＸ１〜Ｘ１４が、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基、又は、ヒドロキシル基、ヒドロキシシリル基、トリメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、ホスホン酸、スルホン酸、アミノ酸、カルボキシル基、チオール基、炭化水素で構成されるアルキル基、ハロゲン基、水素から選ばれる化学構造である。Ｘ１〜Ｘ８は、同一であっても異なっていても構わず、ただし、Ｘ１〜Ｘ８の少なくとも一つは、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基である請求項１記載の半導体記憶装置。
【請求項３】
前記有機分子層が単分子膜である請求項１又は請求項２記載の半導体記憶装置。
【請求項４】
前記有機分子が分子式（２）で記述される分子構造を含む請求項１記載の半導体記憶装置。
【化２】
0006352843.tif 000014
（分子式（２）中のＸ１〜Ｘ２８の少なくとも一つは、前記有機分子を前記半導体層側又は前記制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。）
【請求項５】
前記有機分子が分子式（３）で記述される分子構造を含む請求項１記載の半導体記憶装置。
【化３】
0006352843.tif 000015
（分子式（３）中のＬＸは、前記有機分子を前記半導体層側又は前記制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。）
【請求項６】
前記有機分子が分子式（４）で記述される分子構造を含む請求項１記載の半導体記憶装置。
【化４】
0006352843.tif 000016
（分子式（４）中のｍは０以上の整数である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。）
【請求項７】
前記有機分子が分子式（５）で記述される分子構造を含む請求項１記載の半導体記憶装置。
【化５】
0006352843.tif 000017
【請求項８】
前記有機分子が分子式（６）で記述される分子構造を含む請求項１記載の半導体記憶装置。
【化６】
0006352843.tif 000018
【請求項９】
前記有機分子が分子式（７）で記述される分子構造を含む請求項１記載の半導体記憶装置。
【化７】
0006352843.tif 000019
【請求項１０】
前記有機分子が分子式（８）で記述される分子構造を含む請求項１記載の半導体記憶装置。
【化８】
0006352843.tif 000020
【請求項１１】
前記有機分子が分子式（９）で記述される分子構造を含む請求項１記載の半導体記憶装置。
【化９】
0006352843.tif 000021
【請求項１２】
前記有機分子層と前記制御ゲート電極との間に設けられるブロック絶縁膜を、さらに備える請求項１ないし請求項１１いずれか一項記載の半導体記憶装置。
【請求項１３】
前記半導体層と前記有機分子層との間に設けられるトンネル絶縁膜を、さらに備えることを特徴とする請求項１ないし請求項１２いずれか一項記載の半導体記憶装置。
【請求項１４】
前記ブロック絶縁膜が、酸化ハフニウム、酸化アルミニウム、酸化シリコン、酸化ジルコニウム、及び酸化チタンの群から選ばれる少なくとも一つの金属酸化物を含む請求項１２記載の半導体記憶装置。
【請求項１５】
前記トンネル絶縁膜が酸化シリコン膜又は酸化アルミニウム膜を含む請求項１３記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置の低ビットコスト化を実現し、かつ、メモリ性能を上げる方法としては、メモリセルの寸法を微細化する方法が有力である。しかし、メモリセルの微細化は、技術的に困難になってきている。
【０００３】
そこで、電荷蓄積層に有機分子を使うことが提唱されている。有機分子は様々な分子構造や置換基を有機合成することが出来る。このため、所望の電気化学的性質を付与でき、その構成単位も小さいため、メモリセルの微細化を実現できる可能性がある。
【０００４】
電荷蓄積層に有機分子を使った半導体記憶装置では、電荷保持特性の更なる向上が望まれる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｂ．Ｘｉｅ  ｅｔ  ａｌ．，“Ｉｎｔｅｒｎａｌ  Ｒｅｏｒｇａｎｉｚａｔｉｏｎ  Ｅｎｅｒｇｉｅｓ  ｆｏｒ  Ｃｏｐｐｅｒ  Ｒｅｄｏｘ  Ｃｏｕｐｌｅｓ：Ｔｈｅ  Ｓｌｏｗ  Ｅｌｅｃｔｒｏｎ−Ｔｒａｎｓｆｅｒ  Ｒｅａｃｔｉｏｎｓ  ｏｆ  ｔｈｅ  ［ＣｕＩＩ／Ｉ（ｂｉｂ）２］２＋／＋  Ｃｏｕｐｌｅ”，Ｉｎｏｒｇ．Ｃｈｅｍ．１９９９，３８，１２−１９．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、優れた電荷保持特性を実現する半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の半導体記憶装置は、半導体層と、制御ゲート電極と、前記半導体層と前記制御ゲート電極との間に設けられ、分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、を備える。
【化１】
0006352843.tif 000002
分子式（１）中のＭ（＋）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオンなどのプラスの電荷を帯びた金属イオンであり、ｎは、金属イオンが帯びている電荷の価数に応じて変わる１以上の整数であり、Ｘ１〜Ｘ１４は、炭化水素で構成されるアルキル基、フッ素、塩素、臭素、ヨウ素などのハロゲン基、エーテル基、シリルエーテル基、ホスホン酸エステル基、カルボキシル基、チオール基などの化学修飾基、水素から選ばれる化学構造であり、同一であっても異なっていても構わないが、必ず一つは、化学修飾基であり、（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、テトラフルオロボロンイオンから選ばれる構造である。 
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の半導体記憶装置のメモリセル部の断面図。
【図２】第１の実施形態の半導体記憶装置のメモリセルアレイの回路図。
【図３】第１の実施形態の有機分子の説明図。
【図４】第１の実施形態の半導体記憶装置のメモリセル部の拡大模式図。
【図５】第２の実施形態の半導体記憶装置のメモリセル部の断面図。
【図６】第３の実施形態の半導体記憶装置のメモリセル部の断面図。
【図７】第４の実施形態の半導体記憶装置の３次元概念図。
【図８】図７のＸＹ断面図
【図９】図７のＸＺ断面図。
【図１０】第４の実施形態の変形例１の半導体記憶装置の断面図。
【図１１】第４の実施形態の変形例２の半導体記憶装置の断面図。
【図１２】実施例と比較例の電荷保持特性を示す図。
【発明を実施するための形態】
【０００９】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【００１０】
本明細書中、部品等の相対的位置関係を示すために、「上」、「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１１】
以下、図面を参照しつつ実施形態を説明する。
【００１２】
（第１の実施形態）
【化２】
0006352843.tif 000003
分子式（１）中のＭ（＋）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオンなどのプラスの電荷を帯びた金属イオンであり、ｎは、金属イオンが帯びている電荷の価数に応じて変わる１以上の整数であり、Ｘ１〜Ｘ１４は、炭化水素で構成されるアルキル基、フッ素、塩素、臭素、ヨウ素などのハロゲン基、エーテル基、シリルエーテル基、ホスホン酸エステル基、カルボキシル基、チオール基などの化学修飾基、水素から選ばれる化学構造であり、同一であっても異なっていても構わないが、必ず一つは、化学修飾基であり、（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、テトラフルオロボロンイオンから選ばれる構造である。 
【００１３】
本実施形態の半導体記憶装置は、半導体層と有機単分子層との間に設けられるトンネル絶縁膜と、有機分子層と制御ゲート電極との間に設けられるブロック絶縁膜を、更に備える。
【００１４】
本実施形態の半導体記憶装置は、トンネル絶縁膜とブロック絶縁膜の間に電荷蓄積層となる有機分子層を備える。そして、有機分子層を構成する有機分子の分子構造が、正電荷を帯びる金属錯体分子ユニットと、負電荷を帯びたカウンターイオンのイオン対構造で構成されるイオン対化合物を含む。
【００１５】
本実施形態の半導体記憶装置は、上記構成を備えることにより、金属錯体分子ユニットが、電子を保持した状態と保持しない状態との、２つの安定した状態を実現する。したがって、電子が電荷蓄積層に安定して保持される。よって、メモリセルの電荷保持特性（データリテンション特性）が向上する。
【００１６】
図１は、本実施形態の半導体記憶装置のメモリセル部の断面図である。図２は本実施形態の半導体記憶装置のメモリセルアレイの回路図である。本実施形態の半導体記憶装置は、ＮＡＮＤ型の不揮発性半導体記憶装置である。
【００１７】
図２に示すように、例えば、ｍ×ｎ（ｍ、ｎは整数）個のフローティングゲート構造のトランジスタであるメモリセルトランジスタＭＣ１１〜ＭＣ１ｎ、ＭＣ２１〜ＭＣ２ｎ、・・・・・・・、ＭＣｍ１〜ＭＣｍｎでメモリセルアレイが構成される。メモリセルアレイにおいては、列方向、及び、行方向にこれらのメモリセルトランジスタを配列することによって、マトリックス状に複数のメモリセルトランジスタが配置される。
【００１８】
メモリセルアレイにおいて、例えば、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎ、及び、選択ゲートトランジスタＳＴＳ１、ＳＴＤ１が直列接続されて、セルユニットであるＮＡＮＤストリング（メモリストリング）を構成している。
【００１９】
直列接続された一群のメモリセルトランジスタＭＣ１１〜ＭＣ１ｎの配列の端部に位置するメモリセルトランジスタＭＣ１１のソース領域には、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎを選択する選択ゲートトランジスタＳＴＳ１のドレイン領域が接続されている。また、直列接続された一群のメモリセルトランジスタＭＣ１１〜ＭＣ１ｎの配列の端部に位置するメモリセルトランジスタＭＣ１ｎのドレイン領域には、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎを選択する選択ゲートトランジスタＳＴＤ１のソース領域が接続されている。
【００２０】
選択ゲートトランジスタＳＴＳ２〜ＳＴＳｍ、メモリセルトランジスタＭＣ２１〜ＭＣ２ｎ、・・・・・・・、ＭＣｍ１〜ＭＣｍｎ、及び選択ゲートトランジスタＳＴＤ２〜ＳＴＤｍもそれぞれ同様に直列接続されて、ＮＡＮＤストリングを構成している。
【００２１】
選択ゲートトランジスタＳＴＳ１〜ＳＴＳｍのソースには、共通のソース線ＳＬが接続される。メモリセルトランジスタＭＣ１１、ＭＣ２１、・・・・・、ＭＣｍ１、メモリセルトランジスタＭＣ１２、ＭＣ２２、・・・・・、ＭＣｍ２、・・・・・・メモリセルトランジスタＭＣ１ｎ、ＭＣ２ｎ、・・・・・、ＭＣｍｎのそれぞれが制御ゲート電極に印加される動作電圧を制御するワード線ＷＬ１〜ＷＬｎで接続されている。
【００２２】
また、選択ゲートトランジスタＳＴＳ１〜ＳＴＳｍの共通の選択ゲート線ＳＧＳと、選択ゲートトランジスタＳＴＤ１〜ＳＴＤｍの共通の選択ゲート線ＳＧＤを備えている。
【００２３】
なお、図２のメモリセルアレイの周辺には、図示しないメモリセルアレイを制御する周辺回路が形成されている。
【００２４】
図１は、図２に示したメモリセルアレイ内の１つのメモリセル、例えば、図２中、点線で囲まれるメモリセルの断面を示している。本実施形態では、メモリセルのトランジスタが、電子をキャリアとするｎ型トランジスタである場合を例に説明する。
【００２５】
メモリセルは、例えば、ｐ型不純物を含むｐ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上のトンネル絶縁膜１２、トンネル絶縁膜１２上の有機分子層（電荷蓄積層）１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
【００２６】
電荷蓄積層１４はメモリセル情報として積極的に電荷を蓄積する機能を備える。トンネル絶縁膜１２は、メモリセルの書き込み・消去時には、トンネリング現象により半導体層１０中のチャネル領域２４と電荷蓄積層１４との間での電子・正孔移動経路として機能する。トンネル絶縁膜１２は、読み出し時・待機時にはトンネル絶縁膜１２のバリアハイトにより、チャネル領域２４と電荷蓄積層１４との間での電子・正孔移動を抑制する機能を備える。ブロック絶縁膜１６は、いわゆる電極間絶縁膜であり、電荷蓄積層１４と制御ゲート電極１８との間の電子・正孔の流れをブロックする機能を備えている。
【００２７】
半導体層１０には、シリコンの他にも、シリコンジャーマナイド、ゲルマニウム、又は化合物半導体等を適用することも可能である。
【００２８】
トンネル絶縁膜１２は、例えば酸化シリコン（ＳｉＯ２）膜である。トンネル絶縁膜１２の材料としては、例示した酸化シリコンに限定されることはなく、酸化アルミニウム等、その他の絶縁膜を適宜適用することが可能である。
【００２９】
トンネル絶縁膜１２は、厚い方が、絶縁性が高くなり、蓄積電荷がより逃げにくくなるが、厚すぎると半導体記憶装置自体の膜厚が厚くなってしまい、望ましくない。そのため、トンネル絶縁膜１２は、１０ｎｍ以下であることが望ましく、５ｎｍ以下であることがより望ましい。なお、上述の厚さは、全て物理膜厚である。
【００３０】
トンネル絶縁膜１２は積層膜でも構わない。例えば有機分子層１４を構成する有機分子がトンネル絶縁膜表面へ化学吸着することを促進するために材料を積層することも可能である。例えば、酸化シリコン膜と酸化アルミニウム膜との積層膜が適用可能である。
【００３１】
電荷蓄積層１４は、例えば、単分子膜で構成されている。電荷蓄積層１４は、メモリセルの微細化及び特性の安定化の観点から、単分子膜であることが望ましい。電荷蓄積層１４の厚さは、メモリセルを微細化する観点から２０ｎｍ以下であることが望ましい。
【００３２】
ブロック絶縁膜１６は、金属酸化物、例えば酸化ハフニウム（ＨｆＯ２）である。ブロック絶縁膜１６は、上述の酸化ハフニウム以外にも、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化シリコン、酸化ジルコニウム、酸化チタン等の金属酸化物が用いられる。
【００３３】
ブロック絶縁膜１６は、厚い方が、絶縁性が高くなり、蓄積電荷がより逃げにくくなるが、厚すぎると半導体記憶装置自体の膜厚が厚くなってしまい、望ましくない。そのため、ブロック絶縁膜１６は、１０ｎｍ以下であることが望ましく、５ｎｍ以下であることがより望ましい。
【００３４】
ブロック絶縁膜１６は、単層膜でも良く、積層膜でも良い。ブロック絶縁膜１６は、例えば、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される金属酸化膜である。
【００３５】
制御ゲート電極１８は、例えば不純物が導入されて導電性が付与された多結晶シリコンである。制御ゲート電極１８には、任意の導電材料を用いることができる。制御ゲート電極１８には、上述の多結晶シリコンの他にも、例えば、不純物が導入されて導電性が付与された非晶質シリコン等を用いることが可能である。また、制御ゲート電極１８には金属、合金、金属半導体化合物などが用いられてもかまわない。
【００３６】
ソース領域２０とドレイン領域２２は、例えば、ｎ型不純物を含むｎ型拡散層で形成されている。
【００３７】
図３は、本実施形態の有機分子の説明図である。本実施形態の有機分子は、陽イオン（図３中の（＋）Ｉｏｎ））と陰イオン（図３中の（−）Ｉｏｎ））のイオン対構造を有するイオン対化合物を含む。本実施形態の有機分子は、金属錯体分子ユニットを陽イオンとして備える。また、金属錯体ユニットの電荷を打消し、電気的中性の状態を保つカウンターイオンを陰イオンとして備える。
【００３８】
本実施形態の有機分子は、リンカー（図３中のＬ）と称される化学修飾基を含む。有機分子は、リンカーを介して、半導体層１０側又は制御ゲート電極１８側に化学結合する。
【００３９】
リンカーは、例えば、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基などが挙げられる。リンカーは、結合する材料によって結合形成のしやすさが異なるため、結合する材料によって最適なリンカーの化学構造が異なる。半導体材料や、金属酸化物などの絶縁膜は、例えばエーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基などが望ましい。有機合成の簡便さと、金属酸化物との化学反応性の観点からは、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、ホスホン酸エステル基が望ましく、特に金属酸化物が酸化アルミニウムの場合は、ホスホン酸エステル基がより望ましい。また、リンカーは、スペーサーとなるアルキル基、フェニル基などを構造中に含んでも構わない。
【００４０】
本実施形態の有機分子層１４は、下記分子式（１）で記述される分子構造を含む。
【化３】
0006352843.tif 000004
分子式（１）中のＭ（＋）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオンなどのプラスの電荷を帯びた金属イオンであり、ｎは、金属イオンが帯びている電荷の価数に応じて変わる１以上の整数であり、Ｘ１〜Ｘ１４は、炭化水素で構成されるアルキル基、フッ素、塩素、臭素、ヨウ素などのハロゲン基、エーテル基、シリルエーテル基、ホスホン酸エステル基、カルボキシル基、チオール基などの化学修飾基、水素から選ばれる化学構造であり、同一であっても異なっていても構わないが、必ず一つは、化学修飾基であり、（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、テトラフルオロボロンイオンから選ばれる構造である。 
【００４１】
分子式（１）で示されるように、Ｍ（＋）は、銅イオン、鉄イオン、ルテニウムイオン、コバルトイオン、イリジウムイオン、マンガンイオン、バナジウムイオン、チタンイオン、ジルコニウムイオン、銀イオン、及び白金イオンの群から選ばれる正電荷を帯びた金属イオンである。すなわち、金属錯体分子ユニットは、銅錯体、鉄錯体、ルテニウム錯体、コバルト錯体、イリジウム錯体、マンガン錯体、バナジウム錯体、チタン錯体、ジルコニウム錯体、銀錯体、又は白金錯体である。分子式（１）中、ｎは、金属イオンの種類に応じて変わる１以上の整数である。
【００４２】
金属錯体分子ユニットの配位子は、分子式（１）で示されるように、ビスイミダゾールビフェニルと称される分子構造を備える。ビスイミダゾールビフェニルは耐熱性に優れる。
【００４３】
分子式（１）で示されるように、カウンターイオンは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、又はテトラフルオロボロンイオンである。
【００４４】
分子式（１）中、Ｘ１〜Ｘ１４の少なくともいずれか一つがリンカーである。リンカーは複数であっても構わない。
【００４５】
例えば、分子式（１）中のＸ１〜Ｘ１４が、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基、又は、ヒドロキシル基、ヒドロキシシリル基、トリメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、ホスホン酸、スルホン酸、アミノ酸、カルボキシル基、チオール基、炭化水素で構成されるアルキル基、ハロゲン基、水素から選ばれる化学構造である。Ｘ１〜Ｘ８は、同一であっても異なっていても構わない。ただし、Ｘ１〜Ｘ14の少なくとも一つは、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基である。
【００４６】
分子式（１）の分子では、金属錯体分子ユニットの金属イオンが電子を受け取り、或いは、放出することにより、分子構造が変化する。金属イオンが電子を受け取り、或いは、放出することにより、ダイポールの再配列が生ずる。このため、金属錯体分子ユニットが、電子を保持した状態と保持しない状態との、２つの安定した状態が存在することになる。また、金属イオンが電子を受け取り、或いは、放出することにより、カウンターイオンの配置も、２つの状態が安定する方向に再配置される。このため、更に、２つの状態が、一層安定化する。
【００４７】
特に、分子式（１）中のビスイミダゾールビフェニル骨格は、立体障害を生じるため、立体位置が変化しにくくなる。このため、分子式（１）で示した金属錯体分子ユニットは電子の自己交換速度遅くなり、書き込みによって受け取った電荷を放出しにくくなる。電荷を放出しにくくなることは、不揮発性半導体記憶装置の記憶時間が長くなることを意味し、データリテンション特性が良くなることを意味する。よって、電荷保持特性に優れた不揮発性半導体記憶装置が実現可能となる。
【００４８】
本実施形態の有機分子は、分子式（２）で記述される分子構造を含むことが望ましい。
【化４】
0006352843.tif 000005
分子式（２）中のＸ１〜Ｘ２８の少なくとも一つは、有機分子を半導体層側又は制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
【００４９】
分子式（１）中のＭ（＋）イオンは、２価の銅イオンであることが望ましい。銅イオンは、他の金属イオンと比較して、電荷交換が遅いため、不揮発性半導体記憶装置の電荷保持特性が向上する。分子式（２）では、金属錯体分子ユニットが、２価の正電荷を帯びた銅イオンである。
【００５０】
また、２価の正電荷を帯びた銅イオンは、電子を受け取りやすく、電子を受け取ることで１価の正電荷を帯びた状態で安定化する。なお、２価の銅イオンの場合、ビスイミダゾールビフェニル配位子が２つ結合した状態、すなわち、分子式（１）のｎ＝２の状態で安定化する。
【００５１】
また、分子式（２）中、Ｘ１〜Ｘ２８の少なくともいずれか一つがリンカーである。リンカーは複数であっても構わない。
【００５２】
例えば、分子式（２）中のＸ１〜Ｘ２８が、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基、又は、ヒドロキシル基、ヒドロキシシリル基、トリメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、ホスホン酸、スルホン酸、アミノ酸、カルボキシル基、チオール基、炭化水素で構成されるアルキル基、ハロゲン基、水素から選ばれる化学構造である。Ｘ１５〜Ｘ４２は、同一であっても異なっていても構わない。ただし、Ｘ１５〜Ｘ４２の少なくとも一つは、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基である
【００５３】
Ｘ１〜Ｘ５、Ｘ７〜Ｘ１８、Ｘ２０〜Ｘ２８は、有機合成が簡便となる観点から、水素であることが望ましく、Ｘ６、Ｘ１９は、基板と結合するリンカーであることが望ましい。
【００５４】
したがって、本実施形態の有機分子は、分子式（３）で記述される分子構造を有することが望ましい。
【化５】
0006352843.tif 000006
分子式（３）中のＬＸは、有機分子を半導体層側又は制御ゲート電極側に化学結合させる化学修飾基である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
【００５５】
分子式（３）中のＬＸが、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基、又は、ヒドロキシル基、ヒドロキシシリル基、トリメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、ホスホン酸、スルホン酸、アミノ酸、カルボキシル基、チオール基、炭化水素で構成されるアルキル基、ハロゲン基、水素から選ばれる化学構造であり、同一であっても異なっていても構わない。ただし、ＬＸは、エーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基、エステル基、及びチオエステル基の群から選ばれる基を含む化学修飾基である
【００５６】
分子式（３）中のＬＸは、有機合成上の簡便さから、ホスホン酸エステル基であることが望ましい。また、スペーサーとなるアルキル基を含んでいることが望ましい。アルキル基を含むにより、不揮発性半導体記憶装置の書き込みにより受け取った電子を、元の位置に戻しにくくなる。
【００５７】
したがって、本実施形態の有機分子は、分子式（４）で記述される分子構造を有することが望ましい。
【化６】
0006352843.tif 000007
分子式（４）中の「ｍ」は０以上の整数である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
【００５８】
（−）Ｉｏｎは、金属イオンが電子を受け取り、或いは、放出することに伴う、（−）Ｉｏｎの配置変化を起こしやすくする観点と配置変化量を大きくする観点から、イオン半径が適度に大きいことが好ましい。この観点から、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、又はテトラフルオロボロンイオンであることが望ましい。更に、有機合成の容易性の観点から、（−）Ｉｏｎは、パークロレートイオンであることが望ましい。
【００５９】
分子式（４）中の「ｍ」は、スペーサーの長さを決める０以上の整数である。ビスイミダゾールビフェニル配位子と、リンカーを介して結合した基板等との距離は離れている方が望ましい。このため、スペーサーの長い方が望ましい。しかし、スペーサーが長すぎると、有機合成が難しくなり、耐熱性が低下する。したがって、ｍ＝６であることが望ましい。
【００６０】
したがって、本実施形態の有機分子は、分子式（５）で記述される分子構造を有することが望ましい。
【化７】
0006352843.tif 000008
【００６１】
また、分子式（４）、（５）は、有機分子がホスホン酸エステル基の一方をリンカーとする構造である。有機分子の２つのホスホン酸エステル基の双方をリンカーとする構造であっても構わない。この観点から、本実施形態の有機分子は、分子式（６）、（７）で記述される分子構造を有することが望ましい。
【化８】
0006352843.tif 000009
分子式（６）中の「ｍ」は０以上の整数である。（−）Ｉｏｎは、塩素イオン、臭素イオン、トリフレートイオン、パークロレートイオン、ヘキサフルオロリンイオン、及びテトラフルオロボロンイオンの群から選ばれる負電荷を帯びたイオンである。
【００６２】
【化９】
0006352843.tif 000010
【００６３】
なお、分子の合成を容易にする観点からは、分子式（４）、（６）中のｍは、ｍ＝３であることが望ましい。したがって、本実施形態の有機分子は、分子式（８）、（９）で記述される分子構造を有することが望ましい。
【化１０】
0006352843.tif 000011
【００６４】
【化１１】
0006352843.tif 000012
【００６５】
図４は、本実施形態の半導体記憶装置のメモリセル部の一例の拡大模式図である。電荷蓄積層１４に使われる有機分子の構造と吸着様式の詳細を示す図である。
【００６６】
電荷蓄積層１４は有機分子（電荷蓄積分子）２５で構成される。電荷蓄積分子２５は、メモリセルのデータとなる電荷を蓄積する機能を備える。図４に示すメモリセルの電荷蓄積分子２５は、上記分子式（５）で記述される分子構造を有する。
【００６７】
トンネル絶縁膜１２は、例えば、酸化シリコン膜と酸化アルミニウム膜の積層膜である。電荷蓄積分子２５のリンカーであるホスホン酸エステル基の一端が、トンネル絶縁膜１２の酸化アルミニウム膜の表面と化学結合し、電荷蓄積層１４を構成している。電荷蓄積層１４は、単分子膜である。
【００６８】
電荷蓄積分子２５は、次の分析方法で検出することができる。すなわち、質量分析装置（ＭＳ）、二次イオン質量分析計（ＳＩＭＳ）、核磁気共鳴装置（ＮＭＲ）、元素分析装置、赤外反射吸収分光法（ＩＲ−ＲＡＳ）、蛍光Ｘ線分析装置（ＸＲＦ）、Ｘ線光電子分光分析法（ＸＰＳ）、紫外可視分光光度計（ＵＶ−ｖｉｓ）、分光蛍光光度計（ＦＬ）などを用いて検出することができる。
【００６９】
電荷蓄積層１４の上に金属酸化物などの絶縁膜が形成されている場合は、例えば、アルゴンイオンを用いたスパッタ装置などで表面を削りながら分析する。あるいは、フッ化水素酸水溶液などにより、電荷蓄積層１４を金属酸化物などの絶縁膜と同時に溶解させて剥がし、その溶液を分析する。
【００７０】
また、上記スパッタ装置などにより表面を削って分析する方法では、削る方法として加熱処理しても良い。この場合、削った物質を含むガスは、活性炭などの別の物質に吸着させてから、そのガスが吸着した活性炭などの別の物質を分析して検出してもよい。また、上記フッ化水素酸水溶液などにより溶解させて剥がし、その溶液を分析する方法では、溶解させて剥がした物質を含む溶液を減圧、もしくは加熱処理して濃縮させてから分析して検出してもよい。
【００７１】
本実施形態のメモリセルの書き込み動作時には、制御ゲート電極１８と半導体層１０間に制御ゲート電極１８が相対的に正の電圧となるように電圧を印加し、電荷蓄積層１４に負電荷を蓄積する。制御ゲート電極１８が相対的に正の電圧となると、チャネル領域２４には、反転層が形成され電子が蓄積する。この電子がトンネル絶縁膜１２中を移動して電荷蓄積層１４の電荷蓄積分子に蓄積される。
【００７２】
この状態では、メモリセルのトランジスタの閾値が、電子が蓄積されていない状態に比較して高くなる。すなわち、トランジスタがオンしにくい状態となっている。この状態が、データ“０”が書き込まれた状態となる。
【００７３】
データの消去動作時には、制御ゲート電極１８と半導体層１０間に制御ゲート電極１８が相対的に負の電圧となるように電圧を印加する。制御ゲート電極１８と半導体層１０間の電界により、電荷蓄積層１４に蓄積されていた電子がトンネル絶縁膜１２中を移動して半導体層１０へと引き抜かれる。
【００７４】
この状態では、メモリセルのトランジスタの閾値が、データ“０”の状態に比較して低くなる。すなわち、トランジスタがオンしやすい状態となっている。この状態が、データ“１”となる。
【００７５】
データの読み出し時には、ソース領域２０とドレイン領域２２間に電圧を印加する。例えば、電子が蓄積されているデータ“０”の状態のときは、トランジスタの閾値が高いため、チャネル領域２４に反転層は形成されず、ソース・ドレイン間に電流が流れない。
【００７６】
一方、消去状態、すなわち、電荷が蓄積されていないデータ“１”の状態では、トランジスタの閾値が低いため、チャネル領域２４に反転層が形成され、ソース・ドレイン間に電流が流れる。このように、トランジスタの電流量を検知することにより、データ“０”であるかデータ“１”であるかを読み出すことが可能となる。
【００７７】
なお、データの書き込み動作を行った後、書き込みが十分に行われたか否かを確認するデータのベリファイ動作時には、読み出し動作時と同様の動作を行う。ソース領域２０とドレイン領域２２間に電圧を印加し、所望の電流が流れない場合には、再度データの書き込み動作を行う。
【００７８】
次に、本実施形態の半導体記憶装置の製造方法について説明する。
【００７９】
本実施形態の半導体記憶装置の製造方法は、半導体層１０上にトンネル絶縁膜１２を形成し、上記トンネル絶縁膜１２上に電荷蓄積層１４を形成し、上記電荷蓄積層１４上にブロック絶縁膜１６を形成し、上記ブロック絶縁膜１６上に制御ゲート電極１８を形成する。
【００８０】
例えば、単結晶シリコンの半導体層１０上に、トンネル絶縁膜１２を形成する。トンネル絶縁膜１２は、酸化シリコンの場合、例えば、シリコン基板を熱酸化炉に導入し、強制的に酸化させることによって形成できる。
【００８１】
また、トンネル絶縁膜１２は、ＡＬＤや、ＣＶＤや、スパッタなどの成膜装置によって、形成することも可能である。成膜する場合、成膜後の絶縁膜をＲａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ（ＲＴＡ）装置でアニールすることが望ましい。
【００８２】
次に、トンネル絶縁膜１２上に電荷蓄積層１４を形成する。
【００８３】
電荷蓄積層１４を形成する場合には、例えば以下の方法を適用出来る。
【００８４】
まず、電荷蓄積層１４を形成する下地となるトンネル絶縁膜１２の表面を、洗浄する。この洗浄には、例えば、硫酸と過酸化水素水の混合液（混合比は例えば２：１）による洗浄や、紫外光を絶縁膜表面に照射するＵＶ洗浄を用いることができる。
【００８５】
次に、分子式（１）の分子構造を有する電荷蓄積分子２５を準備する。下地に結合する前の状態の電荷蓄積分子２５を溶剤に溶かした溶液に、洗浄したトンネル絶縁膜１２の表面を浸す。そして、電荷蓄積分子２５のリンカーをトンネル絶縁膜１２の表面と反応させる。
【００８６】
下地に結合する前の状態の電荷蓄積分子２５とは、電荷蓄積分子２５のリンカーが下地と結合する前の水素化体、ハロゲン化体、メトキシ体、エトキシ体などであり、例えば、ヒドロキシ基、トリメトキシシリル基、ジメチルメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、カルボキシ基、スルホニル基、ホスホン酸基、ホスホン酸メチルエステル基、ホスホン酸エチルエステル基、アミノ基、チオール基であることが挙げられる。
【００８７】
溶剤としては、電荷蓄積分子２５の溶解度が高いものを用いることが考えられ、水、アセトン、トルエン、エタノール、メタノール、ヘキサン、シクロヘキサノン、ベンゼン、クロロベンゼン、キシレン、テトラヒドロフラン、ジメチルスルホキシド、Ｎ，Ｎ−ジメチルホルムアミド、アニソール、シクロヘキサノン、メトキシプロピオン酸メチル、アセトニトリル、ベンゾニトリルなどの有機溶媒などが適用可能である。場合によっては、水に溶解する電荷蓄積分子２５もあり、その場合は水を溶剤として用いることが可能である。また、これらの混合溶媒を溶剤として用いることも可能である。
【００８８】
溶剤に溶かす電荷蓄積分子２５の濃度は、薄すぎると反応時間が長くなり、濃すぎるとリンス作業により除去しなければならない余計な吸着分子が増加する。このため、適切な濃度にすることが望ましい。例えば、その濃度は、０．１ｍＭ〜１００ｍＭ程度にすることが望ましい。
【００８９】
また、このとき、洗浄したトンネル絶縁膜の表面と有機物の反応性を上げるため、触媒を添加してもよい。触媒としては、溶剤に溶ける酢酸、ギ酸、プロピオン酸、トリフルオロ酢酸、トリエチルアミン、アンモニアなどが用いられる。触媒の添加量は、多すぎると、有機物が溶媒中で自己反応して重合などの副反応を引き起こすため、少量にすることが望ましい。望ましくは、溶液の体積に対して、３％以下がよい。
【００９０】
絶縁膜の表面を、電荷蓄積分子２５の溶液に浸す時間は、十分に反応する程度の時間であることが望ましく、具体的には１分間以上待つことが望ましい。
【００９１】
その後、使用した溶剤に浸して超音波洗浄機を使用してリンスする。この作業は、余計に物理吸着した有機物を洗い流すため、最低でも溶剤を新しいものに入れ替えて２回以上行なうことが望ましい。
【００９２】
次いでエタノールに浸して同様に、超音波洗浄機を使用してリンスする。
【００９３】
その後、窒素のエアーガンや、スピンコーターなどによって、溶剤を除去し、乾燥させる。これにより、電荷蓄積分子２５で構成された電荷蓄積層１４がトンネル絶縁膜１２上に形成される。電荷蓄積層１４は、電荷蓄積分子２５の自己組織化により単分子膜となる。
【００９４】
その後、例えば、酸化ハフニウム膜を電荷蓄積層１４上に堆積し、ブロック絶縁膜１６を形成する。
【００９５】
ブロック絶縁膜１６は、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）や、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）や、スパッタなどの成膜装置によって形成できる。成膜装置は、有機分子で形成された電荷蓄積層１４が分解されない低ダメージの成膜装置が望ましく、例えば、サーマル式のＡＬＤ装置が望ましい。成膜後の絶縁膜は、ＲＴＡ装置でアニールすると、膜中の原子密度が上がるため望ましい。
【００９６】
その後、例えば、不純物がドープされた多結晶シリコン膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成して、制御ゲート電極１８を形成する。その後、積層した膜をパターニングすることで、ゲート電極構造が形成される。
【００９７】
その後、例えば、制御ゲート電極１８をマスクにｎ型不純物をイオン注入して、ソース領域２０及びドレイン領域２２を形成する。このようにして、図１に示す半導体記憶装置を製造することが可能となる。
【００９８】
以上のように、本実施形態によれば、電荷蓄積層１４に分子式（１）の分子構造を有する電荷蓄積分子２５を用いることで、優れた電荷保持特性を実現する半導体記憶装置を実現することが可能となる。
【００９９】
（第２の実施形態）
本実施形態の半導体記憶装置は、トンネル絶縁膜を備えず、電荷蓄積層が、トンネル絶縁膜の機能を備える点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
【０１００】
図５は、本実施形態の半導体記憶装置のメモリセル部の断面図である。
【０１０１】
メモリセルは、例えば、ｎ型不純物を含むｎ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上の電荷蓄積層１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
【０１０２】
本実施形態では、電荷蓄積層１４中の電荷蓄積分子２５がトンネル絶縁膜の機能を兼ね備える。本実施形態では、電荷蓄積分子２５が、半導体層１０に直接化学結合する。
【０１０３】
第１の実施形態同様、電荷蓄積分子２５は、メモリセルのデータとなる電荷を蓄積する機能を備える。
【０１０４】
そして、電荷蓄積分子２５のリンカーがアルキル鎖を含む、リンカーのアルキル鎖により半導体層１０との絶縁性を高める機能が発現される。電荷蓄積分子２５は、例えば、上記分子式（４）又は（６）において、アルキル鎖部分の炭素数（ｍ）が６以上３０以下のアルキル鎖である。
【０１０５】
アルキル鎖の炭素数は６以上３０以下であり、６以上２０以下であることがより望ましい。上記範囲を下回ると、絶縁性を高める効果が得られないからである。また、上記範囲を上回ると、膜厚が厚くなり微細化が難しくなるおそれがあるからである。ただし、合成の簡便さの観点からは、アルキル鎖の炭素数は６以下であっても構わない。
【０１０６】
本実施形態の半導体装置の製造方法は、半導体層１０上に、分子式（４）又は（６）の分子構造を有する電荷蓄積分子２５を含む電荷蓄積層１４を自己組織化により形成し、その電荷蓄積層１４上にブロック絶縁膜１６を形成し、上記ブロック絶縁膜１６上に制御ゲート電極１８を形成する。
【０１０７】
例えば、単結晶シリコンの半導体層（半導体基板）１０上に、電荷蓄積層１４を自己組織化により形成する。
【０１０８】
半導体層１０上に、直接、電荷蓄積層１４を形成する以外は、第１の実施形態と同様である。
【０１０９】
本実施形態によれば、第１の実施形態同様、優れた電荷保持特性を実現する半導体記憶装置を実現することが可能となる。更に、酸化物等、無機物のトンネル絶縁膜にかえて、電荷蓄積層１４でトンネル絶縁膜の機能を実現する。したがって、メモリセル構造の物理膜厚を薄くすることが可能となる。よって、一層、微細なメモリセルを備えた半導体記憶装置が実現される。また、無機物のトンネル絶縁膜の形成が不要となることで、製造プロセスの簡略化を実現することが可能となる。
【０１１０】
なお、例えば、更に有機分子層１４の電荷蓄積分子２５の制御ゲート電極１８側に、アルキル鎖等を設けることで有機分子層１４にブロック絶縁膜の機能を持たせ、酸化物等、無機物のブロック絶縁膜１６を省略する構成とすることも可能である。
【０１１１】
（第３の実施形態）
本実施形態の半導体記憶装置は、トンネル絶縁膜と電荷蓄積層との間に導電層が形成されること以外は第１の実施形態と同様である。以下、第１の実施形態と重複する内容については、記述を省略する。
【０１１２】
図６は、本実施形態の半導体記憶装置のメモリセル部の断面図である。
【０１１３】
メモリセルは、例えば、ｐ型不純物を含むｐ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上のトンネル絶縁膜１２、トンネル絶縁膜１２上の導電層３０、導電層３０上の電荷蓄積層１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
【０１１４】
導電層３０は、電荷蓄積層１４に蓄積される電荷を均一に分散させる機能を備える。したがって、電荷蓄積層１４内にばらつきのない一定な電荷の濃度分布を与え、安定した動作が実現される。また、電荷蓄積層１４に蓄積される電荷の読み出し、書き込み効率を向上させる機能を備える。
【０１１５】
導電層３０は、例えば、半導体膜、金属膜、あるいは、金属化合物膜である。例えば、不純物が導入されて導電性が付与された非晶質シリコンや多結晶シリコンを用いることが可能である。
【０１１６】
本実施形態の場合、導電層３０上に電荷蓄積分子２５を自己組織化により結合させる。この際、導電層３０がシリコンであれば、電荷蓄積分子２５のリンカーとなる化学修飾基はシリルエーテル基であることが、結合を容易にさせる観点から望ましい。
【０１１７】
本実施形態の半導体記憶装置の製造方法は、半導体層１０上にトンネル絶縁膜１２を形成し、上記トンネル絶縁膜１２上に導電層３０を形成し、上記導電層３０上に、分子式（１）の分子構造を有する電荷蓄積分子２５を含む電荷蓄積層１４を形成し、上記電荷蓄積層１４上にブロック絶縁膜１６をＡＬＤ法により形成し、上記ブロック絶縁膜１６上に制御ゲート電極１８を形成する。
【０１１８】
導電層３０は、例えば、ＣＶＤ法、ＡＬＤ法、又は、スパッタ法等によってトンネル絶縁膜１２上に形成される。そして、導電層３０上に電荷蓄積層１４を形成する。
【０１１９】
半導体層１０上にトンネル絶縁膜１２を形成し、導電層３０上に、電荷蓄積層１４を形成する以外は、第１の実施形態と同様である。
【０１２０】
本実施形態によれば、第１の実施形態同様、優れた電荷保持特性を実現する半導体記憶装置を実現することが可能となる。更に、動作が安定し、読み出し、書き込み特性に優れた半導体記憶装置が実現される。
【０１２１】
（第４の実施形態）
本実施形態の半導体記憶装置は、絶縁層と制御ゲート電極とが交互に積層される積層体と、複数の制御ゲート電極に対向して設けられる半導体層と、半導体層と制御ゲート電極との間に設けられ、上記分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、を備える。
【０１２２】
本実施形態の半導体記憶装置は、３次元構造の装置である点で、第１の実施形態と異なっているが、第１の実施形態と重複する内容については記述を省略する。
【０１２３】
図７は、本実施形態の半導体記憶装置の３次元概念図である。図８は、図７のＸＹ断面図である。図９は、図７のＸＺ断面図である。
【０１２４】
本実施形態の半導体記憶装置は、例えば、シリコンの基板５０上に、絶縁層４４と制御ゲート電極１８が交互に複数積層される積層体６０を備えている。
【０１２５】
そして、例えば、積層体６０の上面から最下層の制御ゲート電極層１８まで貫通する孔が設けられる。そして、その孔の側面にブロック絶縁膜１６が設けられ、ブロック絶縁膜１６の内面に電荷蓄積層１４が設けられる。
【０１２６】
さらに、電荷蓄積層１４の内面にトンネル絶縁膜１２が設けられる。また、トンネル絶縁膜１２の内面に、柱状の半導体層１０が形成されている。なお、半導体層１０は必ずしも柱状でなくとも、例えば膜状であってもかまわない。
【０１２７】
いいかえれば、複数の制御ゲート電極１８に対向して設けられる半導体層１０が設けられている。そして、半導体層１０と制御ゲート電極１８との間に、トンネル絶縁膜１２、電荷蓄積層１４、ブロック絶縁膜１６が設けられる。
【０１２８】
図７、図９中、破線で囲まれる領域が１つのメモリセルである。メモリセルの構造としては、半導体層１０と制御ゲート電極１８の間に、トンネル絶縁膜１２、電荷蓄積層１４、ブロック絶縁膜１６が形成される構造となっている。
【０１２９】
電荷蓄積層１４中の電荷蓄積分子２５は、分子式（１）で記述される分子構造を含む有機分子である。電荷蓄積分子２５は、分子式（１）中のリンカーを介して、半導体層１０側あるいは制御ゲート電極１８側のいずれに化学結合してもかまわない。例えば、電荷蓄積分子２５がリンカーによって、トンネル絶縁膜１２に化学結合する構成とすることも可能である。また、例えば、電荷蓄積分子２５がリンカーによって、ブロック絶縁膜１４に化学結合する構成とすることも可能である。
【０１３０】
なお、本実施形態の３次元構造は、公知の３次元構造の半導体記憶装置の製造方法を適用することで製造可能である。
【０１３１】
本実施形態によれば、第１の実施形態同様、優れた電荷保持特性を実現する半導体記憶装置を実現することが可能となる。更に、本実施形態によれば、メモリセルを３次元化することにより、メモリセルの集積度があがり、第１乃至第３の実施形態よりもさらに集積度の高い半導体記憶装置を実現することが可能となる。
【０１３２】
（変形例１）
図１０は、本実施形態の変形例１の半導体記憶装置の断面図である。図９の断面図に対応する断面を示す。ブロック絶縁膜１６が制御ゲート電極１８と絶縁層４４との間に沿って設けられる。ブロック絶縁膜１６は、Ｚ方向のメモリセル毎に分断されている。
【０１３３】
（変形例２）
図１１は、本実施形態の変形例２の半導体記憶装置の断面図である。図９の断面図に対応する断面を示す。変形例１同様、ブロック絶縁膜１６が制御ゲート電極１８と絶縁層４４との間に沿って設けられる。ブロック絶縁膜１６は、Ｚ方向のメモリセル毎に分断されている。更に、トンネル絶縁膜１２及び電荷蓄積層１４もＺ方向のメモリセル毎に分断されている。
【実施例】
【０１３４】
以下、実施例について説明する。
【０１３５】
（実施例１）
以下の方法で４端子のトランジスタ素子を作製した。
【０１３６】
ｐ型のシリコン基板をフォトレジストでパターニングし、リンのイオンインプランテーションを行ない、ｎ型領域を形成した。次に、熱酸化炉でチャネル領域上に酸化シリコン膜を成膜した。酸化シリコン膜の膜厚は、膜厚測定の結果から、５ｎｍ程度であった。
【０１３７】
酸化シリコン膜を形成した基板を、Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ（ＡＬＤ）装置に導入し、酸化アルミニウム膜を１サイクルだけ成膜し、酸化シリコン膜と酸化アルミニウム膜との積層膜からなるトンネル絶縁膜を形成した。
【０１３８】
トンネル絶縁膜を形成した基板は、ＵＶ洗浄機で１０分間、成膜した酸化アルミニウム膜の表面を照らし、洗浄した。洗浄した基板は、上記分子式（５）の分子構造を有する分子を１ｍＭの濃度でアセトニトリルに溶かした溶液に浸し、一昼夜放置した。
【０１３９】
その後、溶液から基板を出し、純粋なアセトニトリルの中に移し、１分間、超音波洗浄機で刺激を与えながらリンスを行なった。なお、このアセトニトリルによるリンス作業はアセトニトリルを新しいものに置換し、計２回行なった。さらに、アセトニトリルでリンスした基板を、純粋なエタノールの中に移し、１分間、超音波洗浄機で刺激を与えながらリンスを行ない、エアーダスターを用いて乾燥させて、分子式（５）の分子構造を有する分子からなる電荷蓄積単分子膜をそれぞれ基板上に形成した。
【０１４０】
次に、その基板をサーマル式のＡＬＤ装置に導入し、電荷蓄積単分子膜上に、１５０℃で酸化ハフニウムのブロック絶縁膜を成膜した。酸化ハフニウムのブロック絶縁膜の膜厚は５ｎｍ程度とした。
【０１４１】
次に、ＲＴＡ装置に導入し、３００℃で３０分間、３％のＨ２が混入したＮ２ガス雰囲気下でアニールしてから、酸化ハフニウム上に電子ビーム（ＥＢ）蒸着装置でニッケルを１００ｎｍ程度積層した。蒸着したニッケル膜は、フォトレジストでパターニングして、チャネル領域だけを残してゲート電極とした。
【０１４２】
次に、チャネル領域につながるソース・ドレイン部をフォトレジストでパターニングして、バッファードフッ酸でウエットエッチングして、シリコン表面を出した。その表面にアルミニウムを１００ｎｍ程度蒸着して、ソース・ドレイン電極とした。また、基板の裏面をフッ酸でウエットエッチングして洗浄し、アルミニウムを２００ｎｍ程度蒸着して、基板電極とし、ゲート、ソース、ドレイン、基板の４端子からなるトランジスタ素子を作製した。
【０１４３】
（実施例２）
上記分子式（８）の分子構造を有する分子を用いること以外は、実施例１と同様の方法で、トランジスタ素子を作製した。
【０１４４】
（比較例）
分子を用いず、トンネル膜上に直接、酸化ハフニウムのブロック膜を形成すること以外は、実施例と同様の方法で、トランジスタ素子を作製した。
【０１４５】
実施例１、２と比較例のトランジスタ素子のゲート電極に、８Ｖの電圧を１００ｍｓの時間かけて書き込みを行ない、それによって生じた閾値電圧シフトを読み出し、経過時間に対して追跡した。なお、読み出しはソース・ドレイン電圧を０．１Ｖ一定にかけて、ゲート電圧を０Ｖ〜４Ｖの間でかけて得られるドレイン電流を読み取ることで行ない、ドレイン電流が１×１０−７Ａ流れたときの電圧を閾値電圧とした。
【０１４６】
図１２は、実施例１、２と比較例の電荷保持特性を示す図である。閾値電圧シフトの経時変化を示す。
【０１４７】
図１０で得られた閾値電圧シフトの経過時間変化を一次対数近似して、初期の閾値電圧シフトの値の５％減衰するときの経過時間を算出したところ、実施例１は１２７年程度、実施例２は減衰が見られず、比較例は４３．６秒程度となり、実施例１、２の電荷保持時間の方が長く、優れていることが分かった。
【０１４８】
以上の結果より、本発明の電荷蓄積単分子膜を用いれば、１０年以上の電荷保持時間が得られ、その工業的価値は絶大である。
【０１４９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１５０】
１０      半導体層
１２      トンネル絶縁膜
１４      有機分子層（電荷蓄積層）
１６      ブロック絶縁膜
１８      制御ゲート電極
２５      有機分子（電荷蓄積分子）
【図１】
0006352843.tif 000022
【図２】
0006352843.tif 000023
【図３】
0006352843.tif 000024
【図４】
0006352843.tif 000025
【図５】
0006352843.tif 000026
【図６】
0006352843.tif 000027
【図７】
0006352843.tif 000028
【図８】
0006352843.tif 000029
【図９】
0006352843.tif 000030
【図１０】
0006352843.tif 000031
【図１１】
0006352843.tif 000032
【図１２】
0006352843.tif 000033