(57)【特許請求の範囲】
【請求項１】
光センサーであって、
積分周期の間に、露出光変換器上で受け取った光に比例して、電荷を蓄積する働きをする前記露出光変換器と、
光から遮蔽された遮蔽光変換器であって、前記遮蔽光変換器が前記露出光変換器と実質的に同じ構造を持ち、前記遮蔽光変換器が前記積分周期の間の雑音に比例して電荷を蓄積する働きをする遮蔽光変換器と、
前記露出光変換器および前記遮蔽光変換器と通信している光・パルス変換回路であって、前記光・パルス変換回路が、前記露出光変換器によって蓄積された前記電荷の量が前記遮蔽光変換器によって蓄積された電荷の量を越え、且つ前記露出および遮蔽光変換器によって蓄積された前記電荷の間の差に基づいたパルス幅が所定のパルス幅よりも大きい時に、前記露出および遮蔽光変換器によって蓄積された前記電荷の間の差に基づいたパルス幅を持つパルスを出力する働きをし、前記光・パルス変換回路が、前記露出光変換器によって蓄積された電荷の量が、前記遮蔽光変換器によって蓄積された電荷の量を越えるが、前記露出および遮蔽光変換器によって蓄積された前記電荷の差に基づいた前記パルス幅が、前記所定のパルス幅よりも大きくない場合は、既知の長さのパルス幅を有するパルスを、前記光・パルス変換回路によって出力されるパルスとして、生成するワンショット論理回路を含む光・パルス変換回路と、を備える光センサー。
【請求項２】
請求項１に記載の光センサーであって、
前記露出光変換器の前記蓄積された電荷に対応する光蓄積キャパシタ電圧を出力するために、前記露出光変換器に連結された光蓄積キャパシタと、
前記遮蔽光変換器の前記蓄積された電荷に対応する雑音蓄積キャパシタ電圧を出力するために、前記遮蔽光変換器に連結された雑音蓄積キャパシタと、
ランプ電圧を生成するためのランプ発生器と、
前記光蓄積キャパシタ電圧および前記ランプ電圧を受け取るため、および前記光蓄積キャパシタ電圧が前記ランプ電圧に達した時に、光レベル出力を生成するための第一のコンパレータと、
前記雑音蓄積キャパシタ電圧および前記ランプ電圧を受け取るため、および前記雑音蓄積キャパシタ電圧が前記ランプ電圧に達した時に、雑音レベル出力を生成するための第二のコンパレータと、をさらに備え、
前記ワンショット論理回路が、前記光レベル出力および前記雑音レベル出力を受け取るため、および前記光レベル出力および前記雑音レベル出力に応答した前記パルスを生成するために連結されている光センサー。
【請求項３】
前記ワンショット論理回路が、前記光蓄積キャパシタ電圧および前記雑音蓄積キャパシタ電圧のいずれかまたは両方が前記ランプ電圧に達した時にいつでも前記パルスを出力する、請求項１〜２のいずれか一項に記載の光センサー。
【請求項４】
前記ワンショット論理回路が、前記光蓄積キャパシタ電圧および前記雑音蓄積キャパシタ電圧が共に前記ランプ電圧に達した時に、既知の長さのパルスを出力する、請求項１〜３のいずれか一項に記載の光センサー。
【請求項５】
入力／出力パッド、および前記入力／出力パッドに提供されており、静電気を阻止するために前記入力／出力パッドと接地の間に接続されているキャパシタと、をさらに備える、請求項１〜４のいずれか一項に記載の光センサー。
【請求項６】
入力／出力パッド、および電磁妨害を阻止するために前記入力／出力パッドの入力側に提供されている入力低域フィルタと、をさらに備える、請求項１〜５のいずれか一項に記載の光センサー。
【請求項７】
前記光・パルス変換回路に対する前記供給電圧レベル範囲全体に渡って安定基準電圧のセットを生成するために、約3.3V〜約5.0Vの範囲の供給電圧レベルを持つ電源から電力を受け取るためのバンドギャップ基準回路をさらに備える、請求項１〜６のいずれか一項に記載の光センサー。
【請求項８】
電源から電力を受け取るため、および前記光・パルス変換回路に対して安定基準電圧のセットを生成するためのバンドギャップ電圧基準回路をさらに備え、前記バンドギャップ電圧基準回路が前記電源によって供給された前記供給電圧から定電流を生成し、前記バンドギャップ電圧基準回路がそれを通して前記定電流が送られて前記安定基準電圧のセットを生成する抵抗ラダーを備える、請求項１〜７のいずれか一項に記載の光センサー。
【請求項９】
前記露出光変換器上で受け取る光を伝達するための窓を有する筐体を更に備え、前記露出光変換器、前記遮蔽光変換器、および前記光・パルス変換回路が、前記露出光変換器内に、収容されており、
前記光センサーのためにそこから較正データを取得しうるデータを保存するための、前記筐体内の不揮発性メモリをさらに備える、請求項１〜８のいずれか一項に記載の光センサー。
【請求項１０】
車両用のバックミラー組立品であって、
前記車両の運転者に対して後方視界を提供するためのバックミラー装置と、
請求項１〜９のいずれか一項に記載の光センサーと、
前記バックミラー装置および前記光センサーを前記車両に取り付けるために適合された取り付け機構と、を備えるバックミラー組立品。
【請求項１１】
前記取り付け機構によって保持されたディスプレーと、前記光センサーによって感知された光のレベルに応答して前記ディスプレーの輝度を制御するために前記ディスプレーおよび前記光センサーに連結されたディスプレー輝度制御回路と、をさらに備える、請求項１０に記載のバックミラー組立品。
【請求項１２】
前記取り付け機構によって保持された電気光学ミラー素子と、前記光センサーによって感知された光レベルに応答して前記電気光学ミラー素子の反射率を制御するために、前記電気光学ミラー素子および前記光センサーに連結されているミラー反射率制御回路と、をさらに備える、請求項１０〜１１のいずれか一項に記載のバックミラー組立品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に光センサーに関連し、より具体的には、積分周期の間に収集された入射光を電荷に変換して電位を生成し、これがディスクリート出力に変換される光変換器を含む光センサーに関連する。
【背景技術】
【０００２】
一つの実施形態によると、積分周期の間の、露出光変換器上への入射光に比例して、電荷を蓄積する働きをする露出変換器と、光から遮蔽された遮蔽光変換器であって、遮蔽光変換器が露出光変換器と実質的に同じ構造を持ち、遮蔽光変換器が積分周期の間の雑音に比例して電荷を蓄積する遮蔽光変換器と、露出光変換器および遮蔽光変換器と通信している光・パルス変換回路であって、光・パルス変換回路が露出光変換器および遮蔽光変換器によって蓄積された電荷の間の差に基づくパルス幅を持つパルスを出力し、光・パルス変換回路がパルスの生成に寄与するワンショット論理回路を含む光・パルス変換回路とを備える光センサーが提供されている。
【０００３】
別の実施形態によると、光を受け取るための窓を持つ筺体であって、筐体が少なくとも電力接続パッド、接地接続パッド、および入力／出力パッドを収容する筐体と、入出／出力パッドに提供されており、静電気を阻止するために入力／出力パッドと接地の間に接続されているコンデンサと、筐体内に配置された露出光変換器であって、露出光変換器が、積分周期の間に窓入射を通して露出光変換器上で受け取った光に比例して、電荷を蓄積する働きをする露出光変換器と、露出光変換器と通信している光・パルス変換回路であって、光・パルス変換回路が、出力ピン上にパルスを出力する働きをし、パルス幅が露出光変換器によって蓄積された電荷に基づく光・パルス変換回路とを備える光センサーパッケージが提供されている。
【０００４】
別の実施形態によると、光を受け取るための窓を持つ筺体であって、筐体が少なくとも電力接続パッド、接地接続パッド、および入力／出力パッドを収容する筐体と、電磁妨害を阻止するために入力／出力パッドに提供されている低域フィルタと、筐体内に配置された露出光変換器であって、露出光変換器が、積分周期の間に窓入射を通して露出光変換器上で受け取った光に比例して、電荷を蓄積する働きをする露出光変換器と、露出光変換器と通信している光・パルス変換回路であって、光・パルス変換回路が、出力ピン上にパルスを出力する働きをし、パルス幅が露出光変換器によって蓄積された電荷に基づく光・パルス変換回路とを備える光センサーパッケージが提供されている。
【０００５】
別の実施形態によると、積分周期の間の露出光変換器上の光入射に比例して電荷を蓄積する働きをする露出光変換器と、露出光変換器と通信している光・パルス変換回路であって、光・パルス変換回路が、露出光変換器によって蓄積された電荷に基づいたパルス幅を持つパルスを出力する働きをする光・パルス変換回路と、電源から電力を受け取るため、および光・パルス変換回路に安定基準電圧のセットを生成するためのバンドギャップ電圧基準回路であって、バンドギャップ電圧基準回路が電源によって供給される供給電圧から定電流を生成し、バンドギャップ電圧基準回路がそれを通って定電流が送られて安定基準電圧のセットを生成する抵抗ラダーを備えるバンドギャップ電圧基準回路とを備える光センサーが提供されている。
【０００６】
別の実施形態によると、積分周期の間の露出光変換器上の光入射に比例して電荷を蓄積する働きをする露出光変換器と、露出光変換器と通信している光・パルス変換回路であって、光・パルス変換回路が、露出光変換器によって蓄積された電荷に基づいたパルス幅を持つパルスを出力する働きをする光・パルス変換回路と、約3.3V〜約5.0Vの範囲の供給電圧レベルを持つ電源から電力を受け取るため、および供給電圧レベル範囲全体に渡って、光・パルス変換回路に対して安定基準電圧のセットを生成するためのバンドギャップ電圧基準回路とを備える光センサーが提供されている。
【０００７】
別の実施形態によると、光を受け取るための窓を持つ筺体であって、筐体が少なくとも電力接続パッド、接地接続パッド、および入力／出力パッドを収容する筐体と、筐体内に配置された露出光変換器であって、露出光変換器が、積分周期の間に窓入射を通して露出光変換器上で受け取った光に比例して、電荷を蓄積する働きをする露出光変換器と、露出光変換器と通信している光・パルス変換回路であって、光・パルス変換回路が出力ピン上にパルスを出力する働きをし、パルス幅が積分周期の間に露出光変換器によって蓄積された電荷に基づく光・パルス変換回路と、光センサーのためにそれから較正データを取得しうるデータを保存するための筐体内の不揮発性メモリとを備える光センサーパッケージが提供されている。
本発明のこれらおよびその他の特徴、利点、および目的は、以下の明細書、特許請求の範囲、および添付図面を参照により、当業者によってさらに理解および認識される。
【図面の簡単な説明】
【０００８】
【図１】図1は、本発明の光・パルス変換回路の実施形態を実行しうる光センサーの、ブロック図式および概略形式の電気回路ダイアグラムである。
【図２】図2は、図1の回路の作動を示すタイミングダイアグラムである。
【図３】図3は、従前の従来的構造による雑音補償付き光・パルス変換回路を示した、ブロック図式および概略形式の電気回路である。
【図４】図4は、図3の光センサーの作動を示すタイミングダイアグラムである。
【図５】図5は、フォトダイオードを光変換器として使用した、図3の光センサーの実施の回路図である。
【図６】図6は、本発明の一つの実施形態による、光・パルス変換回路のブロック図式および概略形式の電気回路ダイアグラムである。
【図７】図7は、図6に示された光・パルス変換回路に使用しうるワンショット論理回路のブロック図式および概略形式の電気回路ダイアグラムである。
【図８】図8は、図6に示された光・パルス変換回路に使用しうるバンドギャップ電圧基準ブロックのブロック図式および概略形式の電気回路ダイアグラムである。
【図９】図9は、本発明の光センサーを組み込みうる車両バックミラーを示した図である。
【図１０】図10は、本発明の光センサーを使用した実施形態のブロック図である。
【図１１】図11は、本発明の光・パルス変換回路の実施形態を実行しうる代替的光センサーパッケージの、ブロック図および概略形式の電気回路ダイアグラムである。
【発明を実施するための形態】
【０００９】
ここでは本発明の好適実施態様の詳細について述べ、その例を添付図面に図示する。可能な限りいつでも、同一または類似した部品を参照するために、図面全体を通して同一の参照番号が使用される。図面では、描画された構造要素は原寸に比例しておらず、ある特定の構成要素は、強調および理解の目的で、その他の構成要素と比較して拡大されている。
【００１０】
本明細書に記述された実施形態は、同一出願人による米国特許第6,359,274号に開示された光センサーの改善であり、この開示の全体を参照によって本明細書に組み込む。米国特許第6,359,274号に開示されたフォトダイオード光センサー回路が図1に示されており、光センサー48および前記センサーに応答する制御論理回路56を含むが、これは積分制御およびセンサー出力の両方を伝える単一ラインによって相互接続されている。光センサー48は、露出光変換器106上への光104入射を許す窓102の付いた筐体100を含む。筐体100は、電力ピン108、接地ピン110、および信号ピン112を収容する。
【００１１】
光センサー48は、光センサー48の信号ピン112と制御論理56の信号ピン116の間の相互接続信号114を通して論理56を制御するように接続される。信号ピン112、116は、相互接続信号114が、光センサー48への入力および光センサー48からの出力の両方を提供することを可能にするトライステートポートである。制御論理56は、信号ピン116と接地の間に接続されたFET Q1を含みうる。FET Q1は、Q1のベースに接続された制御ライン118によって制御される。バッファー120も信号ピン116に接続されている。
【００１２】
光センサー48内で、FET Q2は、信号ピン112と接地の間に接続される。FET Q2は、Q2のゲートに接続された出力パルス122によって制御される。Q1もQ2もオンでない場合、相互接続信号114がHighになるように、定電流源124は信号ピン112に接続されている。定電流源124は、相互接続信号114を励磁するために名目上約0.5 mAを調達する。シュミットトリガ・インバータ126の入力は、信号ピン112に接続される。シュミットトリガインバータ・インバータ126の後には、インバータ128および130が直列に続く。インバータ130の出力は、Dフリップ・フロップ132をクロックする。マルチプレクサ134の出力は、フリップ・フロップ132のD入力に接続される。出力パルス122がアサートされた時はフリップ・フロップ134のD入力が非アクティブ化され、出力パルス122がアサートされていない時はフリップ・フロップ134のD入力がアサートされるように、マルチプレクサ134の選択入力は出力パルス122によって駆動される。NANDゲート136の出力は、フリップ・フロップ132のLowアサートリセット138に接続される。フリップ・フロップ132の出力は、積分パルス140である。積分パルス140およびインバータ128の出力は、NANDゲート136の入力である。光・パルス変換回路142は、積分パルス140および露出光変換器106の出力を受け取り、出力パルス122を生成する。光・パルス変換回路142のいくつかの開示実施形態のうちの2つが、図3〜5に関して以下に記述されている。
【００１３】
光センサー48は、光104を受け取らない遮蔽光変換器144を含みうる。光・パルス変換回路142は、遮蔽光変換器144の出力を使用して、露出光変換器106の雑音の影響を減少させる。
【００１４】
ここで図2を参照すると、図1の回路の作動を示すタイミングダイアグラムが示されている。最初は、Lowアサート相互接続信号114はHighである。フリップ・フロップ132の状態は、状態が1の場合0で、NANDゲート136の両方の入力はHighとなり、リセット138をアサートし、フリップ・フロップ132の状態を0にする。
【００１５】
時間150で、制御論理56は、制御ライン118をアサートして、トランジスタQ1をオンにする。次に時間152で、相互接続信号114がLowになる。インバータ130の出力はLowからHighに遷移し、フリップ・フロップ132の状態を、積分パルス140が時間154でアサートされる状態に設定する。光・パルス変換回路142が、露出光変換器106上の光104入射の積分を開始する。時間156で、制御ライン118がLowになり、トランジスタQ1をオフにする。時間156と時間150の間の差が、制御論理56によってリクエストされた積分周期158である。Q1およびQ2は両方ともオフなので、相互接続信号114は、時間160で電流源124によってHighになる。インバータ128の出力および積分パルス140が両方ともHighなので、リセット138がアサートされて、フリップ・フロップ132の状態を0に変化させ、積分パルス140を時間162でアサートされていない状態にする。これは、光・パルス変換回路142に、露出光変換器106上の光104入射の積分を停止する信号を送る。
【００１６】
時間164で、光・パルス変換回路142が出力パルス122をアサートして、光強度情報の出力を開始する。出力パルス122をアサートするとトランジスタQ2がオンになり、時間166で相互接続信号114がLowになる。これによって、インバータ130がLowからHighへの遷移を出力し、フリップ・フロップ132の状態を0としてクロックする。光・パルス変換回路142は、時間168で出力パルス122をデアサートする。時間168と時間164の間の差が光強度周期170であり、積分周期158の間の露出光変換器106上の光104入射量を示す。時間168で出力パルス122がLowになると、トランジスタQ2はオフになる。トランジスタQ1およびQ2は両方ともオフなので、相互接続信号114は、時間172でHighになる。調光論理56のバッファー120が、時間166および172で、相互接続信号114の遷移を感知する。時間172と166の間の時間差が、光センサー48によって受け取られる光104の強度を決定するために、調光論理56によって使用される。
【００１７】
遮蔽光変換器144が光センサー48に含まれている場合、時間162での積分パルス140のアサート停止と、時間164での出力パルス122のアサーションの間の時間の差は、部分的には光センサー48の熱雑音によるものである。この差は熱雑音周期174として表される。熱雑音周期174は、光センサー48の温度を決定するために調光論理56によって使用されうるか、またはより単純に、信頼性のある測定値を得るために高すぎるかどうかを決定するためにセンサー48の雑音レベルが使用されうる。遮蔽光変換器144からの出力を使用して、光センサー48の熱雑音の量を示す出力パルス122を生成する光センサー48の能力は、図3に関して以下に記述されている。
【００１８】
ここで図3を参照すると、本発明の実施形態によるパルス出力を持つ光センサーの作動を示す回路図が示されている。光・パルス回路142は、露出光変換器106上の光104入射を、光蓄積キャパシタ304に蓄積された電荷（CSLで表示）に変換するための露出光変換器106、および遮蔽光変換器144ならびに関連電子機器を含む。露出光変換器106は、「ピクセル内電荷移動を伴う能動的ピクセルセンサー」と題するE. Fossumらによる米国特許第5,471,515号（これは参照によって本明細書に組み込む）に記述されたフォトゲートセンサーなど、光104を電荷に変換できる任意の装置でありうる。光変換器106は、以下に図5に関して記述されるものなどのような、フォトダイオードであることが好ましい。別段記載がない限り、以下の記述は、露出光変換器106の特定のタイプまたは構造に依存しない。
【００１９】
光・パルス変換回路142は、センサー論理306の制御下で作動する。センサー論理306は、露出光変換器出力312とVDDの間に接続されたスイッチ310を制御するリセット信号308を生成する。センサー論理306は、露出光変換器出力312と光蓄積キャパシタ304の間のスイッチ316を制御するサンプル信号314も作り出す。光蓄積キャパシタ304に渡る電圧、光蓄積キャパシタ電圧318は、コンパレータ320の一つの入力に供給される。コンパレータ320のその他の入力は、ランプキャパシタ324に渡るランプ電圧322である。ランプキャパシタ324は、電流IRを生成している電流源326と並列である。センサー論理306は、ランプ電圧322とVDDの間を接続するスイッチ330を制御するランプ制御信号328をさらに作り出す。コンパレータ320は、光蓄積キャパシタ電圧318およびランプ電圧322の相対的レベルに基づいて、コンパレータ出力332を作り出す。センサー論理306は、内部的に生成されたタイミングに基づいて、または以下に図4に関連して記述されるように、外部的に生成された積分パルス140に基づいて、リセット信号308、サンプル信号314、およびランプ制御信号330を生成しうる。
【００２０】
遮蔽光変換器144は、露出光変換器106と同じ構造を持ちうる。しかし、遮蔽光変換器144は光104を受け取らない。従って、遮蔽光変換器144によって生成された電荷は、雑音の関数にすぎない。この雑音は、主に熱的性質である。遮蔽光変換器144が、露出光変換器106と同じ構造を持つ場合、遮蔽光変換器144によって生成される雑音信号は、露出光変換器106によって生成される信号内の同じ雑音にかなり近くなる。遮蔽光変換器144によって生成される信号を、露出光変換器106によって生成される信号から引くことによって、光変換器106の雑音の影響を大きく減らすことができる。
【００２１】
リセット信号308は、遮蔽変換器出力384とVDDの間に接続されたスイッチ382を制御する。サンプル信号314は、遮蔽変換器出力384と雑音蓄積キャパシタ388（CSNで表示）の間に接続されたスイッチ386を制御する。雑音蓄積キャパシタ388に渡る電圧、雑音蓄積キャパシタ電圧390は、コンパレータ392への一つの入力である。コンパレータ392への第二の入力はランプ電圧322である。コンパレータ392の出力、雑音コンパレータ出力394、およびコンパレータ出力332は、排他的ORゲート396への入力の役割を果たす。排他的ORゲート396は、光104の強度を示す出力パルス122に対応する排他的OR出力398を生成する。
【００２２】
ここで図4を参照すると、図3の光・パルス変換回路142の作動を示すタイミングダイアグラムが示されている。測定サイクルは、リセット信号308がアサートされている間にサンプル信号314がアサートされた時に、時間340で開始される。スイッチ310および316は両方とも閉じられ、光蓄積キャパシタ電圧318の電圧レベル342によって示されるように、VDDまで光蓄積キャパシタ304を充電する。同様に、スイッチ382および386は両方とも閉じられ、雑音蓄積キャパシタ電圧390の電圧レベル410によって示されるように、VDDまで雑音蓄積キャパシタ388を充電する。時間344で、リセット信号308がデアサートされて、スイッチ310を開き、積分周期346を開始する。積分周期346の間に、露出光変換器106上の光104入射は、負電荷を生成して、光蓄積キャパシタ電圧318の電圧低下348を生じる。リセット信号308のアサート停止によって、スイッチ382も開き、遮蔽光変換器144によって生成される電荷からの雑音蓄積キャパシタ電圧390の、雑音による電圧低下412を生じる。時間350で、ランプ制御信号328がアサートされてスイッチ330を閉じ、電圧レベル352で示されるようにランプ電圧322がVDDになるようにランプキャパシタ324を充電する。時間354で、サンプル信号314はデアサートされて、スイッチ316および386が開き、それによって積分周期346が終了する。時間354の後で、かつ次の測定サイクルの前のいつか356に、リセット信号308がアサートされてスイッチ310および382を閉じる。時間358に、ランプ制御信号328がデアサートされてスイッチ330を開く。これによってランプキャパシタ324は、ランプ電圧322の電圧低下360で示されるように、電流源326を通して一定の速度で放電する。ランプ電圧322は光蓄積キャパシタ電圧318よりも大きいので、当初は、電圧レベル362で示されるように、光コンパレータ332はアサートされていない。また、ランプ電圧322は雑音蓄積キャパシタ電圧390よりも大きいので、当初は、電圧レベル414で示されるように、雑音コンパレータ394はアサートされていない。光コンパレータ出力332もアサートされていないので、排他的ORゲート396からの出力398は、電圧レベル416で示されるようにアサートされていない。時間418で、ランプ電圧322は、雑音蓄積キャパシタ電圧390のレベルより下に低下し、雑音コンパレータ出力394をアサートさせる。雑音コンパレータ出力394と光コンパレータ出力332は異なるので、排他的ORゲート396からの出力398はアサートされる。時間364で、ランプ電圧322は、光蓄積キャパシタ電圧318のレベルより下に低下し、光コンパレータ出力332をアサートさせる。雑音コンパレータ出力394および光コンパレータ出力332の両方がこれでアサートされたので、排他的ORゲート396からの出力398はここでアサートされていない状態になる。時間364と時間418の間の差である、出力パルス持続時間420は、積分周期346の間の、露出光変換器106上の光104入射強度から、遮蔽光変換器144によって生成された雑音を引いたものに比例した時間周期を持つ。時間418と時間358の間の持続時間である、雑音持続時間422は、積分周期346の間に遮蔽光変換器144によって生じた雑音量に正比例する。この雑音の大部分は熱雑音なので、雑音持続時間422は、遮蔽光変換器144温度を示す。コンパレータ出力332および394は、ランプ制御信号328がアサートされてスイッチ330を閉じ、ランプ電圧322をVDDにす���時間366までアサートされたままとなる。
【００２３】
ここで図5を参照すると、フォトダイオードが光変換器として使用されている、図1の光・パルス変換回路142および光センサー48の第二の実施が示されている。光・パルス変換回路142は、露出光変換器106のための露出フォトダイオード430および遮蔽光変換器144のための遮蔽フォトダイオード432を使用して実施される。露出フォトダイオード430の陽極は接地に接続され、陰極は、トランジスタQ20を通してVDDに接続される。トランジスタQ20のベースは、リセット信号308によって制御される。従って、トランジスタQ20はスイッチ310として機能する。トランジスタQ21およびQ22は、VDDと接地の間に直列に接続されて、一般的に434で示されるバッファーを形成する。トランジスタQ21のベースは、露出フォトダイオード430の陰極に接続される。負荷トランジスタQ22のベースは、固定電圧VBに接続される。バッファー434の出力は、トランジスタQ23を通して、光蓄積キャパシタ304に接続される。トランジスタQ23のベースは、サンプル信号314によって駆動され、トランジスタQ23がスイッチ316として機能することを可能にする。遮蔽フォトダイオード432の陽極は接地に接続され、陰極は、トランジスタQ24を通してVDDに接続される。トランジスタQ24のベースは、リセット信号308によって駆動され、トランジスタQ24がスイッチ382として機能することを可能にする。トランジスタQ25およびQ26は、一般的に436で示されるバッファーを形成し、バッファー434が露出フォトダイオード430を隔離するのと同じ方法で、遮蔽フォトダイオード432から出力を分離する。トランジスタQ27は、バッファー436の出力を雑音蓄積キャパシタ388に接続する。トランジスタQ27のベースは、サンプル信号314によって駆動され、トランジスタQ27がスイッチ386として機能することを可能にする。典型的には、光蓄積キャパシタ304および雑音蓄積キャパシタ388は2 pFである。典型的には10 pFのランプキャパシタ324は、トランジスタQ28を通してVDDまで充電される。トランジスタQ28のベースは、リセット信号328によって駆動され、トランジスタQ28がスイッチ330として機能することを可能にする。ランプキャパシタ324は、トランジスタQ28がオフの時、ほぼ0.1 μAの低電流IRで、電流源326を通して放電される。
【００２４】
センサー起動応答が改善され、有効ダイナミックレンジは、ランプ電圧322が事前設定電圧より下に低下した場合に出力を抑制する回路を含めることによって拡大された。光・パルス変換回路142は、ランプ電圧322を初期化電圧（VINIT）440と比較するコンパレータ438を含む。コンパレータ出力442は、ANDゲート444によって排他的OR出力398とAND演算子でつながれ、出力パルス122に対応するANDゲート出力446を生成する。作動中、ランプ電圧322が初期化電圧440未満の場合、出力446はデアサートされる。コンパレータ438およびANDゲート444の使用によって、起動後の光・パルス変換回路142の状態にかかわらず、出力446がアサートされないことが保証される。好適実施形態では、初期化電圧は0.45 Vである。
【００２５】
センサー論理306は、内部的に生成されるか、または外部ソースから提供されうる積分パルス140に基づいて、制御信号308、314、328を生成する。バッファー447は、積分パルス140を受信し、サンプル制御314を生成する。一般的にインバータトレーン448として示されている、奇数の直列接続インバータは、サンプル制御314を受け入れてリセット制御308を生成する。一般的にインバータトレーン449として示されている、奇数の直列接続インバータの第二のセットは、リセット信号308を受け入れてランプ制御信号328を生成する。
【００２６】
このように上述の光センサーは、入射光を電荷に変換する光変換器を含む。この電荷が積分周期の間に集められて電位を生成し、これがセンサーによってディスクリート出力に変換される。積分周期を変化させることにより、センサーの感度範囲を動的に変化させうる。
【００２７】
以下に詳述されるように、第一の実施形態は、上述の光センサーをいくつかの点で改良している。第一に、改良された光センサーは、センサーの入力／出力（I／O）に低域フィルタ使用することによって、より良い雑音性能および電磁妨害（EMI）イミュニティを提供する。第二に、改良された光センサーは、図3および5に示される以前の光センサーの排他的ORゲート396の代りに、ワンショット論理回路を出力で使用することにより、任意の外部回路に対してセンサーが不良センサーとして見えないように、ある長さの出力パルスが常にあることを確実にする。第三に、改良されたセンサーは、3.3Vまたは5V VDDAのいずれかで作動するように、デュアル電圧作動能力を提供する。第四に、改良されたセンサーは、静電気能力の改良を提供する。第五に、異なる形態の電圧調整器を使用することにより、改良されたセンサーは、電力供給の変動がある場合、出力のより大きな安定性を提供する。
【００２８】
図6は、改良された光・パルス変換回路1142を示し、これは、露出フォトダイオード1430の形態で示されている露出光変換器および遮蔽フォトダイオード1432の形態の遮蔽光変換器を含む。フォトダイオード1430および1432はそれぞれ、統合アンチブルーミング・ゲート1006および1008を持つ場合があり、これは以下に詳述されるように電圧基準ブロック1004によって供給されるアンチブルーミング電圧VABを受け取る。同様に、フォトダイオード1430および1432はそれぞれ、統合送電ゲート1010および1012を持つ場合があり、これらも電圧基準ブロック1004から供給される送電電圧VTXを受け取る。アンチブルーミング・ゲート1006および1008および送電ゲート1010および1012の機能は、上記参照の米国特許第6,359,274号でその図25および26を参照して詳述されている。
【００２９】
光・パルス変換回路1142は、入力／出力（I／O）パッド1002に接続されたセンサー制御ブロック1306をさらに含み、これは次に、その上をI／O信号1114が入力および出力の両方として伝搬するI／O入力ピン1112に接続される。センサー制御ブロック1306は、I／Oパッド1002から積分パルス1140を受け取り、図3〜5のセンサー論理306に関して上述したものと類似の方法で、リセット信号1308、サンプル信号1314、およびランプ制御信号1328を生成することによって応答する。
【００３０】
露出フォトダイオード1430の陰極は、送電ゲート1010およびセンサー制御ブロック1306からのリセット信号1308を受信するスイッチ1310を介して、電圧VDDAに接続される。例えば、200 fFの容量を持つキャパシタ1014は、露出フォトダイオード1430に並列に連結される。ソースフォロア1434は、露出フォトダイオード1430の陰極に連結された入力を持ち、図5のバッファー434と類似したバッファーとしての役割をする。ソースフォロア1434の出力は、スイッチ1316に連結され、これはサンプル信号1314を受信しこれに応答する。スイッチ1316は露出フォトダイオード1430のバッファリングされた出力を、例えば6.5 pFの容量を持つ光蓄積キャパシタ1304に選択的に連結する。光蓄積キャパシタ1304に渡る電圧（Vsignal）はキャパシタ1320に供給されるが、これは以下に詳述されている。
【００３１】
遮蔽フォトダイオード1432の陰極は、送電ゲート1012およびセンサー制御ブロック1306からのリセット信号1308を受信するスイッチ1382を介して、電圧VDDAに接続される。例えば、200 fFの容量を持つキャパシタ1016は、遮蔽フォトダイオード1432に並列に連結される。ソースフォロア1436は、遮蔽フォトダイオード1432の陰極に連結された入力を持ち、図5のバッファー436と類似したバッファーとしての役割をする。ソースフォロア1436の出力は、スイッチ1386に連結され、これはサンプル信号1314を受信しこれに応答する。スイッチ1386は露出フォトダイオード1432のバッファリングされた出力を、例えば6.5 pFの容量を持つ雑音蓄積キャパシタ1388に選択的に連結する。光蓄積キャパシタ1388に渡る電圧（Vdark）はキャパシタ1392に供給されるが、これは以下に詳述されている。
【００３２】
光・パルス変換回路1142は、電圧VRAMPまで選択的に充電されるか、またはセンサー制御ブロック1306により供給されるランプ制御信号1328によって制御されるスイッチ1330を介して放電することが可能なランプ蓄積キャパシタ1324をさらに含む。ランプ蓄積キャパシタ1324に渡る電圧（Vramp）は、そのゲートで信号VBIASを受信するバイアストランジスタ1030によってバイアスされる。VBIASは、バンドギャップ電圧基準ブロック1004により供給される。Vrampは、コンパレータ1438、ならびにコンパレータ1320および1392に供給される。図5でコンパレータ438がRAMPをVINTと比較してANDゲート444に出力を供給するのと類似の方法で、コンパレータ1438は、バンドギャップ電圧基準ブロック1004により供給されるVLIMITとVrampを比較し、ANDゲート1444に出力を供給する。図3および5のコンパレータ320および392とほぼ同様の方法で、コンパレータ1320はVsignalをVrampと比較し、コンパレータ1392はVdarkをVrampと比較する。実際、光・パルス変換回路1142の構成要路の一般的作動は、図3〜5に記述された光・パルス変換回路142と類似の方法で作動するため、光・パルス変換回路1142のすでに説明した部分の作動はさらには説明しない。
【００３３】
光・パルス変換回路1142は、光・パルス変換回路142とはいくつかの点で異なる。第一に、光・パルス変換回路1142は、I／Oパッド1002に提供され、入力ラインと接地との間に接続されたキャパシタ1022を含む。キャパシタ1022は、いくつかの目的を果たしうる。第一の目的は、静電気を阻止することである。従ってキャパシタ1022は、光センサーパッケージが少なくとも2 kVの静電気保護に格付けされるような静電容量を持つように選択される。このような静電容量は、例えば150 pFでありうる。これは、500 Vの静電気保護に格付けされていたため、静電気の影響をはるかに受けやすかった従前の光センサーと比べると、大幅な改善である。
【００３４】
キャパシタ1022が果たす第二の目的は、I／Oパッド1002内にすでに存在する抵抗1026で入力フィルタ1024を形成することである。このような抵抗は約100オームである。このように、上述の小さな静電容量にキャパシタ1022を追加すると、低域入力フィルタ1024が作られる。この低域入力フィルタ1024は、そうでなければセンサー回路の作動を妨害する電磁妨害（EMI）を阻止する。従前の光センサーは、携帯電話が作動する周波数の900 MHzでEMIの影響を受けやすかった。このように、従前のセンサーは、光センサーの近くで携帯電話を使用すると、正しく働かなくなることがあった。入力フィルタ1024は、EMIを阻止し、自動車メーカーの最も厳しいEMI試験要件に合格する。
【００３５】
光・パルス変換回路1142はさらに、排他的ORゲート396の代わりにワンショット論理回路1020を含むという点で、光・パルス変換回路142と異なる。排他的ORゲート396は、漏れ電流のために時々パルスを出力しないことがあるが、復帰パルスがない場合はセンサーが故障していると以前は考えられていたために、これはセンサー故障の不適正な決定につながる可能性があるので、ワンショット論理回路1020は改善をもたらす。また、排他的ORゲート396では、光レベルが最初非常に低く、その後増加した場合、出力パルスが小さくなり、無くなって、その後戻ることになる。これは、このように低い初期の光レベルでは、（図4を参照すると）雑音蓄積キャパシタ電圧390がランプ電圧322を超える前に、光蓄積キャパシタ電圧318がランプ電圧322を超え、それによって確実な測定値と区別のつかないパルスをまだ生成する不良測定値を生じる可能性があるからである。その後、光レベルが増加すると、光および雑音キャパシタ電圧318および390がランプ電圧322を超える時点が互いに非常に近いので、出力パルスが生成されない。ワンショット論理回路1020は、出力パルス1122の生成に寄与することにより、これが起こる確率を最小化する。これは、ワンショット論理回路1020をANDゲート1444と組み合わせると、VdarkまたはVsignalのいずれかまたは両方がVrampを超えるときには、既知の長さの出力パルスが常に提供されるからである。このように、VdarkおよびVsignalの両方が一致してVrampを超えた場合、ワンショット論理回路1020およびANDゲート1444は協力して出力パルス1122を出力し、これがピン1112上で信号1114をLowにする。
【００３６】
ワンショット論理回路1020の実施のために使用しうる回路の例が図7に示されている。ワンショット論理回路1020は、コンパレータ1392（図6）の出力を一つの入力で受け取り、コンパレータ1320の反転出力をもう一方の入力で受け取るANDゲート1040を含みうる。ワンショット論理回路1020は、コンパレータ1392の出力を一つの入力で受け取り、コンパレータ1320の出力をもう一方の入力で受け取る第一のORゲート1042をさらに含みうる。ANDゲート1040の出力は第二のORゲート1044に提供され、第二のORゲートの出力は図6のANDゲート1444に供給される。第一のORゲート1042の出力は、Dフリップフロップ（DFF）1046のクロック（CLK）入力端子に手供される。DFF1046の出力（Q）は、第二のORゲート1044のもう一方の入力に提供される。
【００３７】
図7に示されるように、DFF1046は、以下に提供される回路の出力が与えられたリセット（RST）端子を含む。DFF1046の出力に応答してスイッチ1052が閉じている時、図6のバンドギャップ電圧基準回路1004によって供給される基準電圧V_OS_HIまで、選択的に充電されるキャパシタ1050が提供されている。バイアストランジスタ1054はキャパシタ1050と並列に連結され、結果得られるキャパシタ1050の電圧がコンパレータ1048に送られ、ここでそれが、これもまたバンドギャップ電圧基準回路1004によって供給される基準電圧V_OS_LOと比較される。コンパレータ1048の出力は、DFF1046のRST端子に供給される前に、インバータ1056および1058によって2回反転される。
【００３８】
図1〜5の光センサー設計は、静電気変動および／または電力入力ライン上の能動雑音によって生じるVDDの変動の影響を非常に受けやすい。実際、VDDの+/- 10%の静電気変動で、最大80%の出力変化が起こった。さらに、十分にフィルタリングされていないスイッチング電源から電力供給される場合、不正確な平均出力をもたらすリップリングが VDDにある。不正確性および変動のほとんどは、光センサー回路により使用されるさまざまな基準電圧を誘導するために、それ自身が変動するVDDが使用されたために起こった。さらに、光センサーが正確に5 Vで較正され、その後VDDが比較的安定であるが4.5Vの場合は、そのセンサーはもはや較正されていない。
【００３９】
これらの問題に対処するため、光・電圧変換回路1142は、電圧供給の安定性にかかわらず、安定した基準電圧（VTX、VAB、V_OS_HI、V_OS_LO、VBIAS）を提供するバンドギャップ電圧基準ブロック1004を含む。バンドギャップ電圧基準ブロック1004を使用する時、VDDの+/- 10%の静電気変動は、約2%の出力変動のみを生じる。このように、光センサーは静電気変動に対してはるかに安定している。バンドギャップ電圧基準ブロック1004は、このような供給電圧変化から受ける影響がはるかに小さいので、このような変化を持ちうるより安価なスイッチング電源との使用が可能になる。
【００４０】
また、バンドギャップ電圧基準ブロック1004は、5Vと高い電圧にも耐えながらそれでも安定した基準電圧を提供する一方、3.3Vの供給電圧VDDAで作動するように構成されうる。このように、バンドギャップ電圧基準ブロック1004は、光・パルス変換回路に対する供給電圧レベル全体に渡って安定基準電圧のセットを生成するために、約3.3V〜約5.0Vの範囲の供給電圧レベルを持つ電源から電力を受け取る。このようにして、光センサーは、デュアル作動電圧3.3Vおよび5Vで作動することができる。
【００４１】
図8は、バンドギャップ電圧基準ブロック1004として使用されうる回路の部分の例である。一般的に、回路は、バンドギャップから派生したバイアス電圧を使用して定電流を生成する。定電流は、抵抗ラダーを通して送られて、電圧を生成する。VTX、VAB、V_OS_HI、V_OS_LO、およびVBIASなどの供給非依存性電圧が、PMOSラダーを通して接地に対して参照される。VLIMITなどの供給依存性電圧は、抵抗ラダーを通してVDDAに対して参照されうる。基準VRAMPは、フォトダイオード1430および1432の出力を読み取るために使用されるソースフォロア1434および1436に類似したソースフォロアにVDDAを通すことによって生成されうる。
【００４２】
図8をより具体的に見てみると、バンドギャップ電圧基準回路1004は、バンドギャップから派生したバイアス電圧VBG、VSP、VBP、VBN_CONST、VBP_CONST、およびVCP_CONSTを、バンドギャップ電圧基準回路1004のさまざまな分岐に提供しているバンドギャップ回路1500を含みうる。例示されているバンドギャップ電圧基準回路1004の部分では、4つの分岐が示されており、第一の分岐はVRAMPを誘導するために使用され、第二の分岐はVLIMITを誘導するために使用され、第三の分岐はVTX、VAB、V_OS_HI、およびV_OS_LOを誘導するために使用され、第四の分岐はVBIASを生成するために使用される。
【００４３】
第一の分岐は、そのソースがVDDAおよびそのゲートにも接続されている第一のトランジスタ1504を持つソースフォロア1502を含む。ソースフォロア1502は、第一のトランジスタ1504のドレインに接続されたソースを持つ第二のトランジスタ1506、バンドギャップ回路1500からのVBN_CONSTを受け取るために接続されたゲート、および接地に連結されたドレインをさらに含む。ソースフォロア1502は定電流I_CONST3を生成し、トランジスタ1504と1506の間のタップは、図6のバンドギャップ電圧基準回路1004からスイッチ1330に提供される基準電圧VRAMPを供給する。
【００４４】
第二の分岐は、VDDAとトランジスタ1512のソースの間に直列に接続された複数の抵抗器15101-1510nを持つ抵抗ラダーを含み、これは接地に連結されたドレインおよび電圧VBN_CONSTを受け取るためにバンドギャップ回路1500に連結されたゲートを持つ。この第二の分岐は、抵抗器の間のタップが基準電圧VLIMITを供給するように、定電流I_CONST1を生成し、基準電圧VLIMITは図6のバンドギャップ電圧基準回路1004からコンパレータ1438の入力に提供される。上述のように、VLIMITは供給依存性電圧である。VLIMITは、図6に示されるフォトダイオード1430から期待される最高の統合電荷の電圧に対応するように選択される。
【００４５】
第三の分岐は、供給依存性電圧を提供し、VDDAに接続されたソース、およびVBP_CONSTを受け取るためにバンドギャップ回路1500に接続されたゲートを持つ第一のPMOSトランジスタ1520、ならびに第一のPMOS1522のドレインに連結されたソース、電圧VCP_CONSTを受け取るためにバンドギャップ回路1500に接続されたゲート、および第二のPMOSトランジスタ1522のドレインと接地の間に直列に接続された複数の抵抗器15251-1525nを含む抵抗ラダーに接続されたドレインを持つ第二のPMOSトランジスタ1522を含む。第三の分岐は、抵抗ラダーを通過する定電流I_CONST1を生成する。複数のタップが、供給のために抵抗器の間の異なる点に提供されている：図6のバンドギャップ電圧基準回路1004からスイッチ1010および1012に提供される基準電圧VTX、バンドギャップ電圧基準回路1004からスイッチ1006および1008に提供される基準電圧VAB、ならびに図6および7のバンドギャップ電圧基準回路1004からワンショット論理回路に提供される基準電圧V_OS_HIおよびV_OS_LO。
【００４６】
第四の分岐は、第一のトランジスタ1532、第二のトランジスタ1534、第三のトランジスタ1536、第四のトランジスタ1538、第五のトランジスタ1540、第六のトランジスタ1546、第七のトランジスタ1548、第八のトランジスタ1550、および抵抗器1542を含む。第一のトランジスタ1532および第三のトランジスタ1536は両方とも、それらのソースがVDDAに連結され、それらのゲートが互いに連結され、それらのドレインが第二のトランジスタ1534および第四のトランジスタ1538のソースにそれぞれ連結されている。第二のトランジスタ1534および第四のトランジスタ1538のゲートは互いに連結されている。第二のトランジスタ1534のドレインは、第一のトランジスタ1532および第三のトランジスタ1536のゲートに連結されており、第五のトランジスタ1540のソースにも連結されている。第五のトランジスタ1540のゲートは、電圧VBGを受け取るためにバンドギャップ回路1500に連結されている。第五のトランジスタ1540のドレインは、抵抗器1542を介して接地に連結されている。第六のトランジスタ1546は、VDDAに連結されたソース、電圧VBPを受け取るためにバンドギャップ回路1500に連結されたゲート、および第七のトランジスタ1548のソースに連結されたドレインを持つ。第七のトランジスタ1548は、電圧VCPを受け取るためにバンドギャップ回路1500に連結されたゲート、および第八のトランジスタ1550のソースおよびゲートの両方に連結されたドレインを持つ。第四のトランジスタ1538のドレインも、第八のトランジスタ1550のソースおよびゲートに連結されている。第八のトランジスタ1550のドレインは、接地に連結されている。第四の分岐は、第七のトランジスタ1548のドレインと第八のトランジスタ1550のソールの間に基準電圧VBIASを供給するタップを含むが、基準電圧VBIASは図6のバンドギャップ電圧基準回路1004からトランジスタ1030のゲートに提供される。第六から第八のトランジスタを通って流れる電流は、温度非依存性である。
【００４７】
上述の光センサーの実際のパッケージは、米国特許第7,543,946号（この開示全体を参照により本明細書に組み込む）に記述された任意の形態を取りうる。
【００４８】
図9を参照すると、本発明の光センサーを組み込みうる車両バックミラーを示した図が示されている。車両20は運転者22によって運転される。運転者22は、内部バックミラー24および一つ以上の外部バックミラー26を使用して、一般的に28で示される後方情景を見る。ほとんどの場合、運転者22はフロントガラス30を通して前方を見ている。従って運転者22の目は、一般的に前方方向から来る周辺光32に順応する。後方情景28の比較的明るい光源は、ミラー24、26から反射して、運転者22の視覚を一時的に障害、妨害または幻惑しうる。この比較的強い光はグレア34として知られている。
【００４９】
運転者22へのグレア34の影響を減らすために、ミラー24、26の反射率を減少させうる。自動調光ミラー以前は、内部バックミラー24は、運転者22によって手動で切り替えられうるプリズム式反射素子を含んでいたであろう。自動調光ミラーは、グレア34に対する、また典型的には周辺光32に対する光センサーを含み、グレア34のレベルに応答して一つ以上のミラー24、26を暗くする。
【００５０】
ここで図10を参照すると、本発明の実施形態のブロック図が示されている。一般的に40で示される調光素子は、可変透過率素子42および反射面44を含む。調光素子40は、可変透過率素子42を通して反射面44が見えるように位置付けられる。調光素子40は、調光素子制御信号46に応答して、光の変動反射率を示す。周辺光センサー48は、一般的に車両20の前からの周辺光32を受け取るように位置付けられる。周辺光センサー48は、周辺光積分周期の間の周辺光センサー48上への周辺光32入射量を示す、離散的周辺光信号50を生成する。グレアセンサー52は、一般的に車両20の後ろからのグレア34を感知するように位置付けられ、可変透過率素子42を通してグレア34を見るように随意に配置されうる。グレアセンサー52は、グレア積分周期の間のグレアセンサー52上へのグレア34の量を示す、離散的グレア信号54を生成する。調光／輝度制御論理56は、周辺光信号50を受信し、周辺光レベルを決定する。調光／輝度制御論理56は、周辺光32のレベルに基づいてグレア積分周期を決定する。調光／輝度制御論理56は、グレア信号54を受信し、グレア34のレベルを決定する。調光論理56は、調光素子制御信号46を出力し、運転者22が受けるグレア34の影響を減少させるために調光素子40の反射率を設定する。
【００５１】
グレアセンサー52、周辺光センサー48のいずれかまたは両方が、入射光を電荷に変換する光変換器を含むセンサーである。この電荷が積分周期の間に集められて電位を生成し、これがセンサー48、52によってディスクリート出力に変換される。光センサー48、52の実施形態が、上に図6〜8に関して記述されている。
【００５２】
シリコンベースセンサーの一つの難点は、シリコンと人の目の間の分光感度の違いである。周辺光フィルタ58を、周辺光センサー48の前に配置するかまたはセンサー内に組み込むことができる。同様に、グレアフィルタ60を、グレアセンサー52の前に配置するかまたはセンサー内に組み込むことができる。光跨走センサー48、52が、センサー48、52内の光変換器の周波数応答と組み合わせて人の目の応答により近づけるように、またフロントガラス30などの車両の窓の着色を補うように、光フィルタ58、60は、可視光、赤外、および紫外線放射を含みうるスペクトルの特定の部分を減衰する。
【００５３】
可変透過率素子42は、さまざまな装置を使用して実施されうる。調光は、「光電制御式学区ミラー」と題するJordanらによる米国特許第3,680,951号、および「自動車用自動バックミラー」と題するBauerらによる米国特許第4,443,057号（これらのそれぞれは参照により本明細書に組み込まれる）に記述されるように、機械的に達成しうる。可変透過率素子42は、「グレア遮蔽型反射体」と題するOhmiらによる米国特許第4,632,509号（これは参照により本明細書に組み込まれる）に記述されるように、液晶を使用して形成しうる。可変透過率素子42は、加えられる制御電圧に応答してその透過率を変化させるエレクトロクロミックセルであることが好ましく、その例が、「単一コンパートメント、自己消去、溶液相エレクトロクロミック装置、そこで使用するための溶液、およびその使用」と題する米国特許第4,902,108号（これは参照により本明細書に組み込まれる）に記述されている。調光素子40を実施するために、その他多くのエレクトロクロミック装置を使用しうる。当業者であれば認識するように、本発明は調光素子40のタイプまたは構造に依存しない。調光素子40がエレクトロクロミック可変透過率素子42を含む場合、反射面44は、可変透過率素子42に組み込まれうるか、または可変透過率素子42の外部に配置しうる。
【００５４】
内部バックミラー24および外部バックミラー26のそれぞれは、自動調光のための調光素子40を含みうる。内部バックミラー24は、調光／輝度制御論理56、光センサー48、52、および使用される場合はフィルタ58および60も含みうる。さらに、内部バックミラー24は、ミラー素子40の反射面44に隣接してまたはその後ろに位置付けられうるディスプレーを含みうる。調光／輝度制御56は、周辺センサー48および／またはグレアセンサー52の出力に応答して、ディスプレーの輝度を制御しうる。
【００５５】
本明細書に記述された光センサーは、米国特許第7,543,946号、米国特許出願公報第US 2012/0330504 A1号、および米国特許出願公報代US 2013/0032704 A1号（これらの開示の全体が参照により本明細書に組み込まれる）に開示されるように、さまざまな方法で実施されうる。
【００５６】
製造変動のために、ほとんどの光センサーの光への反応は異なる。各ミラーを光に対して同じように反応させるために、各ミラーを較正しうる。現在、これは回路基板組立品後のテスターで行なわれている。ミラー組立品の光センサー部品が、光の特定量に暴露され、ミラー組立品内の制御回路に補償係数が書き込まれる。それぞれの個別の光センサーを回路基板に配置する前に較正する方がより望ましいので、このような方法の較正はあまり望ましくない。これを回避する一つの方法は、各光センサー部品の較正係数をその個別光センサーの一部とすることである。図11に示されるように、不揮発性メモリ（NVM）装置1600を各光センサー部品内に組み込むことによって、オフセットおよび積分時間などの特定の光センサーに対する較正係数を、部品試験の光センサーの初期試験中にメモリ1600に書き込むことができる。次に、光センサー部品をミラーに組み入れた後に、これらの較正係数を読み込んでミラー制御回路に書き込むことができ、現在の較正プロセスが排除される。
【００５７】
これを達成する別の方法は、個別の光センサー部品がネットワークストレージに書き込まれるようにするため、メモリ1600および較正にシリアル番号を書くことであろう。光センサー部品をミラーに組み入れた後、シリアル番号を読み、対応する補償係数をネットワークからミラー制御回路にダウンロードしうる。
【００５８】
メモリ1600は、個別のダイスである可能性があり、光センサーダイスと直接の機能的結合はない場合がある。光センサーは、まるでメモリダイスが組立品から外されているかのように、正常に機能する。
【００５９】
現在請求されてはいないが、以下のテキストは将来の請求の基礎を形成するために提供されている。
【００６０】
A1.  光センサーパッケージであって、
光を受け取るための窓を持つ筐体であって、前記筐体が少なくとも電力接続パッド、接地接続パッド、および入力／出力パッドを収容する筐体と、
前記筐体内に配置された露出光変換器であって、前記露出光変換器が、積分周期の間に、前記窓を通して前記露出光変換器上で受け取った光に比例して、電荷を蓄積する働きをする露出光変換器と、
前記露出光変換器と通信している光・パルス変換回路であって、前記光・パルス変換回路が出力ピン上にパルスを出力する働きをし、パルス幅が、前記積分周期の間に前記露出光変換器によって蓄積された前記電荷に基づく、光・パルス変換回路と、
前記光センサーのためにそこから較正データを取得しうるデータを保存するための、前記筐体内の不揮発性メモリと、を備える光センサーパッケージ。
【００６１】
A2.  前記較正データが積分周期およびオフセットのための較正データを含む、請求項A1に記載の光センサー。
【００６２】
A3.  前記不揮発性メモリに保存された前記データが前記較正データである、請求項A1〜A2のいずれか一項に記載の光センサー。
【００６３】
A4.  前記不揮発性メモリに保存された前記データが前記較正データが関連付けられているシリアル番号である、請求項A1〜A3のいずれか一項に記載の光センサー。
【００６４】
B1.  光センサーパッケージであって、
光を受け取るための窓を持つ筐体であって、前記筐体が少なくとも電力接続パッド、接地接続パッド、および入力／出力パッドを収容する筐体と、
前記入力／出力パッドに提供されており、静電気を阻止するために前記入力／出力パッドと接地の間に接続されているキャパシタと、
前記筐体内に配置された露出光変換器であって、前記露出光変換器が、積分周期の間に、前記窓を通して前記露出光変換器上で受け取った光に比例して、電荷を蓄積する働きをする露出光変換器と、
前記露出光変換器と通信している光・パルス変換回路であって、前記光・パルス変換回路が出力ピン上にパルスを出力する働きをし、前記パルス幅が、前記露出光変換器によって蓄積された前記電荷に基づく、光・パルス変換回路と、を備える光センサーパッケージ。
【００６５】
B2.  前記キャパシタが、電磁妨害を阻止するために前記入力／出力パッドに提供されている入力低域フィルタの部分である、請求項B1に記載の光センサーパッケージ。
【００６６】
B3.  前記キャパシタが、前記光センサーパッケージが少なくとも2 kVの静電気保護に対して格付けされるように構成されている、請求項B1〜B2のいずれか一項に記載の光センサーパッケージ。
【００６７】
B4.  前記光・パルス変換回路に対する前記供給電圧レベル全体に渡って安定基準電圧のセットを生成するために、約3.3V〜約5.0Vの範囲の供給電圧レベルを持つ電源から電力を受け取るためのバンドギャップ基準回路をさらに備える、請求項B1〜B3のいずれか一項に記載の光センサーパッケージ。
【００６８】
B5.  電源から電力を受け取るため、および前記光・パルス変換回路に対して安定基準電圧のセットを生成するためのバンドギャップ電圧基準回路をさらに備え、前記バンドギャップ電圧基準回路が、前記電源によって供給された前記供給電圧から定電流を生成し、前記バンドギャップ電圧基準回路が、それを通して前記定電流が送られて前記安定基準電圧のセットを生成する抵抗ラダーを備える、請求項B1〜B4のいずれか一項に記載の光センサーパッケージ。
【００６９】
B6.  車両用のバックミラー組立品であって、
前記車両の運転者に対して後方視界を提供するためのバックミラー装置と、
請求項B1〜B5のいずれか一項に記載の光センサーパッケージと、
前記バックミラー装置および前記光センサーパッケージを前記車両に取り付けるために適合された取り付け機構と、を備えるバックミラー組立品。
【００７０】
上記の説明は、好適な実施形態についてのみのものと考えられる。当業者や本発明の製作者または使用者に対して、発明の変形が発生するであろう。従って、図面に示し上述した実施形態は、単に図示の目的のためであり、特許請求の範囲によって、均等論を含む、特許法の原理に従い解釈されるものとして定義される発明の範囲を制限する意図はないことが理解される。
【図１】
0006291508.tif 000002
【図２】
0006291508.tif 000003
【図３】
0006291508.tif 000004
【図４】
0006291508.tif 000005
【図５】
0006291508.tif 000006
【図６】
0006291508.tif 000007
【図７】
0006291508.tif 000008
【図８】
0006291508.tif 000009
【図９】
0006291508.tif 000010
【図１０】
0006291508.tif 000011
【図１１】
0006291508.tif 000012