(57)【特許請求の範囲】
【請求項１】
複数の副基板と、
前記各副基板上の被制御回路にそれぞれ接続された複数のハーネスがそれぞれ接続される複数のコネクタを有する主基板と、
前記主基板に実装され、前記各副基板上の被制御回路に対する制御信号を送信先の副基板別のポートからそれぞれ出力するメインコントローラと、
前記主基板に実装され、リコンフィグレーション機能により前記メインコントローラの各ポートと前記複数のコネクタとの接続パターンを切り替え可能なプログラマブル論理回路ユニットと、
前記主基板に実装され、前記メインコントローラのブート処理前に、前記ハーネスを介して前記各コネクタにそれぞれ接続された接続先の前記副基板を特定し、特定した前記各コネクタの接続先の前記副基板と、該接続先の副基板を送信先とする前記制御信号を出力する前記メインコントローラの前記ポートとを接続するパターンに、前記プログラマブル論理回路ユニットの前記接続パターンを切り替えさせるサブコントローラと、
を備えることを特徴とする基板接続システム。
【請求項２】
前記各副基板にそれぞれ実装され、前記プログラマブル論理回路ユニットの前記接続パターンが切り替わる毎に前記サブコントローラが前記ハーネスを介して前記各コネクタにそれぞれ接続された接続先の前記副基板に出力する照会信号の入力に呼応して、前記ハーネスに前記接続先の副基板を特定する識別信号を出力する検査回路をさらに備えており、前記サブコントローラは、前記各副基板からの前記識別信号により特定される前記接続先の副基板と前記識別信号が前記ハーネスを介して入力される前記コネクタとにより、前記各コネクタにそれぞれ接続された前記接続先の副基板を特定することを特徴とする請求項１記載の基板接続システム。
【請求項３】
前記プログラマブル論理回路ユニットは、論理回路と該論理回路により実現する回路状態を定義するルックアップテーブルを記憶するメモリとを有するＦＰＧＡ（field-programmable gate array ）で構成されており、前記サブコントローラは、前記メモリの前記ルックアップテーブルを前記各接続パターンに対応する内容に書き換えることで、前記プログラマブル論理回路ユニットの前記接続パターンを切り替えさせることを特徴とする請求項１又は２記載の基板接続システム。
【請求項４】
前記サブコントローラは、前記メインコントローラのブート処理前に、前記各コネクタにそれぞれ接続された接続先の前記副基板を特定できないときに、前記プログラマブル論理回路ユニットによる前記各ポートと前記複数のコネクタとの接続を開放状態に切り替えさせることを特徴とする請求項１、２又は３記載の基板接続システム。
【請求項５】
複数のインクジェットヘッドのノズルから吐出するインクにより印刷媒体上に画像を形成するインクジェット記録装置において、
前記各インクジェットヘッドの駆動回路が被制御回路としてそれぞれ実装された複数の副基板と、
前記各副基板の前記各駆動回路に接続された複数のハーネスがそれぞれ接続される複数のコネクタと、前記各駆動回路がそれぞれ駆動する前記各インクジェットヘッドのインク吐出パターンに応じた制御信号を送信先の前記副基板別のポートからそれぞれ出力するメインコントローラと、前記メインコントローラの各ポートと前記複数のコネクタとの接続パターンを切り替える基板接続システムとが実装された主基板とを備えており、
前記基板接続システムとして、請求項１、２又は３記載の基板接続システムを有する、
ことを特徴とするインクジェット記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板間をハーネスで接続する基板接続システム及び基板間をハーネスで接続したインクジェット記録装置に関する。
【背景技術】
【０００２】
基板間をハーネスで接続する構成は、電気機器や電子機器の分野で広く使われている。例えば、インクジェットヘッドのノズルからインクを吐出して用紙に画像を印刷するインクジェット記録装置では、インクジェットヘッドの駆動回路を実装した副基板をプリンタエンジンの主基板にハーネスで接続する構成が用いられる。
【０００３】
そして、用紙の搬送中にいわゆる「ワンパス」で画像を印刷するラインヘッド方式のインクジェット記録装置には、用紙の印字幅に合わせてライン状に配列した複数のインクジェットヘッドが設けられる。また、複数色のインクを用いてカラー画像を印刷するマルチカラー方式のインクジェット記録装置には、インク色別に複数のインクジェットヘッドが設けられる。
【０００４】
このように複数のインクジェットヘッドが設けられたインクジェット記録装置では、各インクジェットヘッドの駆動回路を実装した副基板が共通の主基板にそれぞれハーネスによって接続される。そして、主基板から各副基板には、各副基板の駆動回路が駆動するインクジェットヘッドのインク吐出パターンに応じた個別の内容の信号が出力される。
【０００５】
したがって、各副基板の駆動回路に対応する信号をその駆動回路が実装された正しい副基板に送信するために、基板と各副基板とを正しく接続することが重要となる。
【０００６】
ところで、主基板から各副基板に送信する信号は、いずれも駆動回路によりインクジェットヘッドを駆動させるための制御信号であり、この制御信号の送信において要求される通信速度や通信内容は、どの副基板についても基本的に同じである。このため、主基板と各副基板との接続に用いるハーネスやコネクタは、部品コストの圧縮のために共通化されることが多い。
【０００７】
このように、共通のハーネスやコネクタを用いると、主基板と各副基板とが接続ミスにより誤ったパターンで接続されて、ある駆動回路に対する信号が誤って他の駆動回路を実装した副基板に送信されてしまう可能性が増す。
【０００８】
このような接続ミスについては、従来より提案されている、２者間の接続状態を自律的に診断する装置を用いて検出することができる。この提案に係る装置では、マスタ側基盤とスレーブ側基盤とをコネクタ付きケーブルで接続し、ケーブルに連なるマスタ側基盤の運用信号線を接地すると共にスレーブ側基盤の運用信号線をプルアップする。
【０００９】
これにより、スレーブ側基盤の運用信号線に現れる信号レベルが接地レベルであるか、それともプルアップ先の信号レベルであるかによって、マスタ側基盤とスレーブ側基盤との接続状態を検出することができる（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−５５３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述した診断装置等では、主基板と各副基板との接続ミスを検出することしかできない。したがって、接続ミスが検出されるとそれを解消するために主基板と各副基板とを正しくつなぎ替えるための接続作業を行う必要がある。そして、このつなぎ替えのための接続作業が再び接続ミスを招く可能性もある。このため、上述した診断装置等は、手順的にも確率的にも、主基板と各副基板との接続ミスを解消するものであるとは言い難い。
【００１２】
本発明は前記事情に鑑みなされたもので、本発明の目的は、主基板と複数の副基板とを同じケーブルやコネクタを用いて接続しても、主基板と副基板との間で正しい信号が送受されるようにすることができる基板接続システムと、このシステムを用いて好適なインクジェット記録装置とを提供することにある。
【課題を解決するための手段】
【００１３】
前記目的を達成するために、本発明の第１の態様による基板接続システムは、
複数の副基板と、
前記各副基板上の被制御回路にそれぞれ接続された複数のハーネスがそれぞれ接続される複数のコネクタを有する主基板と、
前記主基板に実装され、前記各副基板上の被制御回路に対する制御信号を送信先の副基板別のポートからそれぞれ出力するメインコントローラと、
前記主基板に実装され、リコンフィグレーション機能により前記メインコントローラの各ポートと前記複数のコネクタとの接続パターンを切り替え可能なプログラマブル論理回路ユニットと、
前記主基板に実装され、前記メインコントローラのブート処理前に、前記ハーネスを介して前記各コネクタにそれぞれ接続された接続先の前記副基板を特定し、特定した前記各コネクタの接続先の前記副基板と、該接続先の副基板を送信先とする前記制御信号を出力する前記メインコントローラの前記ポートとを接続するパターンに、前記プログラマブル論理回路ユニットの前記接続パターンを切り替えさせるサブコントローラと、
を備えることを特徴とする。
【００１４】
また、本発明の第２の態様による基板接続システムは、本発明の第１の態様による基板接続システムにおいて、前記各副基板にそれぞれ実装され、前記プログラマブル論理回路ユニットの前記接続パターンが切り替わる毎に前記サブコントローラが前記ハーネスを介して前記各コネクタにそれぞれ接続された接続先の前記副基板に出力する照会信号の入力に呼応して、前記ハーネスに前記接続先の副基板を特定する識別信号を出力する検査回路をさらに備えており、前記サブコントローラは、前記各副基板からの前記識別信号により特定される前記接続先の副基板と前記識別信号が前記ハーネスを介して入力される前記コネクタとにより、前記各コネクタにそれぞれ接続された前記接続先の副基板を特定することを特徴とする。
【００１５】
さらに、本発明の第３の態様による基板接続システムは、本発明の第１及び第２の態様による基板接続システムにおいて、前記プログラマブル論理回路ユニットは、論理回路と該論理回路により実現する回路状態を定義するルックアップテーブルを記憶するメモリとを有するＦＰＧＡ（field-programmable gate array ）で構成されており、前記サブコントローラは、前記メモリの前記ルックアップテーブルを前記各接続パターンに対応する内容に書き換えることで、前記プログラマブル論理回路ユニットの前記接続パターンを切り替えさせることを特徴とする。
【００１６】
また、本発明の第４の態様による基板接続システムは、本発明の第１乃至第３の態様による基板接続システムにおいて、前記サブコントローラは、前記メインコントローラのブート処理前に、前記各コネクタにそれぞれ接続された接続先の前記副基板を特定できないときに、前記プログラマブル論理回路ユニットによる前記各ポートと前記複数のコネクタとの接続を開放状態に固定することを特徴とする。
【００１７】
さらに、前記目的を達成するために、本発明の第５の態様によるインクジェット記録装置は、
複数のインクジェットヘッドのノズルから吐出するインクにより印刷媒体上に画像を形成するインクジェット記録装置において、
前記各インクジェットヘッドの駆動回路がそれぞれ実装された複数の副基板と、
前記各副基板の前記各駆動回路に接続された複数のハーネスがそれぞれ接続される複数のコネクタと、前記各駆動回路がそれぞれ駆動する前記各インクジェットヘッドのインク吐出パターンに応じた制御信号を送信先の前記副基板別のポートからそれぞれ出力するメインコントローラと、前記メインコントローラの各ポートと前記複数のコネクタとの接続パターンを切り替える基板接続システムとが実装された主基板とを備えており、
前記基板接続システムとして、請求項１、２又は３記載の基板接続システムを有する、
ことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、主基板と複数の副基板とを同じケーブルやコネクタを用いて接続しても、主基板と副基板との間で正しい信号を送受することができる。
【００１９】
即ち、本発明の第１の態様による基板接続システムによれば、主基板において、メインコントローラのブート処理の前にサブコントローラが、ハーネスを介して各コネクタにそれぞれ接続された接続先の副基板を特定し、特定した各コネクタの接続先の副基板とその副基板を送信先とする制御信号を出力するメインコントローラのポートとを接続するパターンに、プログラマブル論理回路ユニットの接続パターンを切り替えさせる。
【００２０】
これにより、メインコントローラのブート処理後には、メインコントローラが送信先の副基板に対応するポートから出力したその副基板上の被制御回路に対する制御信号が、プログラマブル論理回路ユニットによって、送信先の副基板がハーネスを介して接続されたコネクタに出力される。
【００２１】
したがって、メインコントローラから各被制御回路に対する信号が主基板から正しい副基板に送信されるように、両基板の接続関係がプログラマブル論理回路ユニットにより最適化される。よって、主基板と複数の副基板とを同じケーブルやコネクタを用いて接続しても、主基板と副基板との間で正しい信号が送受されるようにすることができる。
【００２２】
また、本発明の第２の態様による基板接続システムによれば、本発明の第１の態様による基板接続システムにおいて、プログラマブル論理回路ユニットの接続パターンが切り替わる毎に、ハーネスにより各コネクタに接続された各副基板に対してサブコントローラから照会信号がそれぞれ出力される。サブコントローラからの照会信号が各副基板に入力されると、副基板の検査回路により副基板の識別信号がハーネスに出力される。この識別信号は、ハーネスが接続されたコネクタを介して主基板に入力される。
【００２３】
このため、サブコントローラは、各副基板の検査回路が出力した識別信号と、その識別信号がハーネスを介して入力されたコネクタとによって、各コネクタにハーネスを介して接続された接続先の副基板を確実に特定することができる。
【００２４】
さらに、本発明の第３の態様による基板接続システムによれば、本発明の第１及び第２の態様による基板接続システムにおいて、プログラマブル論理回路ユニットを構成するＦＰＧＡ（field-programmable gate array ）のルックアップテーブルの内容を、サブコントローラが各接続パターンに対応する内容に書き換えることで、ＦＰＧＡの論理回路が実現する回路状態を各接続パターンに対応する状態に切り換えることができる。
【００２５】
なお、本発明の第１乃至第３の態様による基板接続システムにおいて、メインコントローラのブート処理前に、各コネクタにそれぞれ接続された接続先の副基板を特定できない場合は、プログラマブル論理回路ユニットによりメインコントローラの各ポートと各コネクタとをどのように接続しても、各ポートからの制御信号を正しい送信先の副基板に送信することができない。
【００２６】
そこで、この場合は、本発明の第４の態様による基板接続システムのように、プログラマブル論理回路ユニットによる各ポートと各コネクタとの接続を開放状態とすることで、各ポートからの制御信号が誤った送信先の副基板に送信されてしまうのを防ぐことができる。
【００２７】
本発明の第５の態様によるインクジェット記録装置では、複数のインクジェットヘッドに対応する複数の駆動回路がそれぞれ個別の副基板に実装されており、また、各インクジェットヘッドのインク吐出パターンに応じた制御信号を個別のポートからそれぞれ出力するメインコントローラが主基板に実装されている。この主基板には副基板別のコネクタが実装されており、各コネクタに各副基板がハーネスによってそれぞれ接続される。
【００２８】
このインクジェットヘッドの制御信号を出力するメインコントローラの各ポートと、制御対象であるインクジェットヘッドの駆動回路を実装した副基板がハーネスにより接続される各コネクタとを接続する構成に、本発明の第１乃至第４の態様の基板接続システムが用いられる。
【００２９】
そして、主基板において、メインコントローラのブート処理の前にサブコントローラにより、ハーネスを介して各コネクタにそれぞれ接続された接続先の副基板が特定される。さらに、特定された各コネクタの接続先の副基板と、その副基板を送信先とする制御信号を出力するメインコントローラのポートとを接続するパターンに、プログラマブル論理回路ユニットの接続パターンが切り替えられる。
【００３０】
このため、メインコントローラのブート処理後には、メインコントローラが送信先の副基板に対応するポートから出力した、その副基板上の駆動回路に対する制御信号が、プログラマブル論理回路ユニットによって、送信先の副基板がハーネスを介して接続されたコネクタに出力される。
【００３１】
したがって、メインコントローラから各駆動回路に対するインクジェットヘッドのインク吐出パターンに応じた制御信号が主基板から正しい副基板に送信されるように、両基板の接続関係がプログラマブル論理回路ユニットにより最適化される。よって、主基板と複数の副基板とを同じケーブルやコネクタを用いて接続しても、主基板と副基板との間で正しい信号が送受されるようにすることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の基板接続システムが適用されるマルチドロップ方式のライン型インクジェットプリンタの概略構成を示す説明図である。
【図２】インクジェットヘッドの概略構成を示し、（ａ）は図１のヘッドホルダの下方から示す説明図、（ｂ）は同ヘッドホルダの側断面を拡大して示す説明図である。
【図３】図１のインクジェットプリンタの制御系の構成を示すブロック図である。
【図４】図３の制御ユニットの実装基板とプリンタ部の駆動回路の実装基板との接続に適用される本発明の一実施形態に係る基板接続システムの概略構成を示す説明図である。
【図５】図３の制御ユニットの実装基板とプリンタ部の駆動回路の実装基板との正しい接続関係を示す説明図である。
【図６】図３の制御ユニットの実装基板とプリンタ部の駆動回路の実装基板との誤った接続関係を示す説明図である。
【図７】図４の検査部が行うシーケンス制御の手順を示すフローチャートである。
【図８】図４の検査部と検出回路とを用いたプログラマブル論理回路ユニットの接続パターンの切り替え動作を示す説明図である。
【図９】図４のプログラマブル論理回路ユニットが制御ユニットの実装基板とプリンタ部の駆動回路の実装基板とを正しく接続する接続パターンに固定された状態を示す説明図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施形態について、図面を参照して説明する。なお、各図面を通じて同一もしくは同等の部位や構成要素には、同一もしくは同等の符号を付し、その説明を省略もしくは簡略化する。
【００３４】
まず、本発明の基板接続システムが適用されるライン型インクジェットプリンタの概略構成について、図１の説明図を参照して説明する。図１に示すライン型インクジェットプリンタ（以下、「インクジェットプリンタ」と略記する。請求項中のインクジェット記録装置に相当）１は、筐体１００の内外に、制御ユニット１０と、給紙部１０１と、プリンタ部１０２と、ディスプレイ１０３と、ベルトプラテン機構部１０４と、記録紙循環搬送路部１０５と、排紙部１０６とを設けて構成されている。
【００３５】
給紙部１０１は、筐体１００の側面に配設されたサイド給紙台２１と、筐体１００内の左下方部位に配設された複数の給紙台２２，２３とを備えている。サイド給紙台２１又は複数の給紙台２２，２３上の記録紙Ｓは、各給紙ローラ２４によって１枚ずつ給紙搬送路ＫＲに給紙される。給紙された記録紙Ｓは、記録紙循環搬送路部１０５のレジストローラ対５１で先頭位置合わせした後に、循環搬送路ＪＲ上をプリンタ部１０２に搬送される。
【００３６】
プリンタ部１０２の上方には、複数のライン型インクジェットヘッド（以下、「インクジェットヘッド」と略記する。請求項中のインクジェットヘッドに相当）３１が配置されている。インクジェットヘッド３１は、ヘッドホルダ３２に取り付けられている。
【００３７】
図２（ａ），（ｂ）は、インクジェットヘッドの概略構成を示すもので、（ａ）はヘッドホルダの下方から示す説明図、（ｂ）は同ヘッドホルダの側断面を拡大して示す説明図である。
【００３８】
図２（ｂ）に示すように、各色のインクジェットヘッド３１は、ヘッドホルダ３２に取り付けられて、ベルトプラテン機構部１０４による記録紙Ｓの搬送方向Ｘ（副走査方向）に等間隔をおいて、上流側から下流側に向かってＣ（シアン）用，Ｋ（ブラック）用，Ｍ（マゼンタ）用，Ｙ（イエロー）用の順に配置されている。
【００３９】
図２（ａ）に示すように、各色のインクジェットヘッド３１は、それぞれ複数個ずつのヘッドブロック３１ａを有している。各色の複数のヘッドブロック３１ａは、記録紙Ｓの搬送方向Ｘと直交する主走査方向Ｙに並べて配置されており、かつ、１つおきに搬送方向Ｘの位置をずらして配置されている。これにより、隣り合う２つのヘッドブロック３１ａの最端部のノズル（図示せず）どうしの間隔が、各ヘッドブロック３１ａの隣り合うノズルの間隔と一致するようにしている。
【００４０】
なお、本実施形態では、フルカラー印刷対応のインクジェットプリンタ１を例に取って、４色（ＣＫＭＹ）のインクに対応して４色分のインクジェットヘッド３１を設置した例で説明する。しかし、例えばフルカラーでないカラー印刷対応機や単色印刷対応機の場合には、使用するインクの色（１〜３色）分のインクジェットヘッド３１を設置すれば良い。
【００４１】
各インクジェットヘッド３１のヘッドブロック３１ａは、同一画素にノズル（図示せず）から吐出するインク液滴のドロップ数を最大５ドロップまで変化させることができるマルチドロップのインクジェット方式で印刷画像の印刷を行う。各画素の各色のインクジェットヘッド３１（のノズル）からのインク液滴の吐出ドロップ数を規定する印刷用多値データは、クライアント端末１４から入力される印刷ジョブの印刷データに基づいて、制御ユニット１０の後述するＣＰＵ９０によって生成される。
【００４２】
図１に示すように、ベルトプラテン機構部１０４は、プリンタ部１０２と対向して複数のインクジェットヘッド３１の下方に配設されている。
【００４３】
このベルトプラテン機構部１０４では、給紙部１０１で給紙された未印刷の記録紙Ｓ又は後述する循環搬送路ＪＲによって搬送された片面が印刷済みの記録紙Ｓを搭載しながら搬送する帯状のベルトプラテン４１が、モータ４８により回転駆動される駆動プーリ４２と従動プーリ４６との間に掛け渡されている。ベルトプラテン４１は、多数の吸引孔（図示せず）を有している。
【００４４】
ベルトプラテン４１上の記録紙Ｓは、紙押さえローラ５４によりベルトプラテン４１側に押さえ付けられ、駆動プーリ４２と従動プーリ４６との間に配置されたサクションファンユニット４４が発生する負圧によってベルトプラテン４１側に吸引される。この負圧による吸引で、記録紙Ｓはベルトプラテン４１上に固定した状態でプリンタ部１０２に搬送される。搬送された記録紙Ｓには、プリンタ部１０２の複数のインクジェットヘッド３１によって、印刷画像がフルカラー印刷される。
【００４５】
印刷後の記録紙Ｓは記録紙循環搬送路部１０５の通常搬送路ＣＲを搬送され、片面印刷の場合は、第１搬送路切替えレバー５２により排紙搬送路ＨＲに仕分けられて、排紙部１０６の排紙台７１に排紙される。
【００４６】
また、両面印刷の場合の記録紙Ｓは、第１搬送路切替えレバー５２によりスイッチバック搬送路ＳＲに仕分けられ、排紙台７１の裏面の記録紙ガイド枠７２でスイッチバックして裏表を反転される。反転後の記録紙Ｓは、第２搬送路切替えレバー５３により仕分けられて再度レジストローラ対５１に搬送され、先頭位置合わせの後、循環搬送路ＪＲ上をプリンタ部１０２に再び搬送される。
【００４７】
図３は、図１の制御ユニット１０の電気的構成を示すブロック図である。制御ユニット１０は、ＣＰＵ９０を備える。このＣＰＵ９０は、外部インタフェース部１１を介して、クライアント端末１４からの印刷ジョブを受け取る。この印刷ジョブは、印刷画像のポストスクリプトデータと属性データとを含んでいる。ＣＰＵ９０は、受け取った印刷ジョブのポストスクリプトデータにより印刷画像のラスタデータを生成する。ＣＰＵ９０は、印刷ジョブの属性データにおいて指定された条件で、印刷画像の記録紙Ｓへの印刷をプリンタ部１０２において実行させる。
【００４８】
プリンタ部１０２の各色のインクジェットヘッド３１が印刷画像の各画素に対応してそれぞれ吐出するインク液滴のドロップ数を規定する印刷用多値データは、クライアント端末１４から入力される印刷ジョブのポストスクリプトデータに基づいて、ＣＰＵ９０によって生成される。
【００４９】
また、制御ユニット１０のＣＰＵ９０には、ディスプレイ１０３が接続されている。このディスプレイ１０３は、図１に示すように、インクジェットプリンタ１の上部に配置されている。このディスプレイ１０３は、インクジェットプリンタ１の各種動作に関連する入力デバイスと情報出力デバイスとして利用することができる。
【００５０】
上述したＣＰＵ９０は、ＲＯＭ９１に格納されているプログラム及び設定情報に基づいて、ディスプレイ１０３から入力設定される内容に応じて、インクジェットプリンタ１の各部の動作を制御する。
【００５１】
なお、制御ユニット１０にはＲＡＭ９２が設けられており、ＲＡＭ９２にはフレームメモリ領域が設けられている。このフレームメモリ領域には、クライアント端末１４から制御ユニット１０に入力された印刷ジョブのポストスクリプトデータからＣＰＵ９０が生成する、印刷画像のラスタデータが、プリンタ部１０２に出力されるまでの間、一時的に記憶される。
【００５２】
プリンタ部１０２は、各インクジェットヘッド３１のヘッドブロック３１ａのノズルを駆動する駆動回路１０２ａを有している。この駆動回路１０２ａは、各色のインクジェットヘッド３１の各ヘッドブロック３１ａ単位で設けられる。各駆動回路１０２ａには、各ヘッドブロック３１ａのノズルによるインク吐出パターンに応じた制御信号が、制御ユニット１０のＣＰＵ９０から供給される。
【００５３】
上述した制御ユニット１０の外部インタフェース部１１、ＣＰＵ９０、ＲＯＭ９１及びＲＡＭ９２等は、一つの基板上に実装される。また、各色のインクジェットヘッド３１の駆動回路１０２ａは、各色別の基板上にそれぞれ個別に実装される。
【００５４】
そして、本発明の基板接続システムは、例えば、制御ユニット１０のＣＰＵ９０等の実装基板と各駆動回路１０２ａの実装基板との接続に適用することができる。なお、駆動回路１０２ａが各インクジェットヘッド３１の各ヘッドブロック３１ａ別に設けられて個別の基板にそれぞれ実装される場合は、例えば、制御ユニット１０のＣＰＵ９０等の実装基板と各ヘッドブロック３１ａ別の駆動回路１０２ａの実装基板との接続に、本発明の基板接続システムを適用することができる。
【００５５】
次に、制御ユニット１０のＣＰＵ９０等の実装基板と各駆動回路１０２ａの実装基板との接続に本発明を適用した場合の、本発明の一実施形態に係る基板接続システムについて、図４乃至図９を参照して説明する。
【００５６】
図４は制御ユニット１０のＣＰＵ９０等の実装基板とプリンタ部１０２の駆動回路１０２ａの実装基板との接続に適用した本発明の一実施形態に係る基板接続システムの概略構成を示す説明図である。
【００５７】
図４に示す主基板２００は、制御ユニット１０のＣＰＵ９０（図３参照）等の実装基板である。主基板２００には、制御ユニット１０の外部インタフェース部１１、ＣＰＵ９０、ＲＯＭ９１及びＲＡＭ９２等を内蔵するマイクロコンピュータ２１０と、検査部２５０と、プログラマブル論理回路ユニット２６０と、副基板３１０〜３３０を接続するためのコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂとが実装されている。
【００５８】
マイクロコンピュータ２１０のＣＰＵ９０は、ＲＯＭ９１に格納されたプログラムを実行することで、制御部２２０〜２４０をマイクロコンピュータ２１０内に実装する。制御部２２０〜２４０（請求項中のメインコントローラに相当）は、それぞれのポート２２０ａ〜２４０ａ，２２０ｂ〜２４０ｂ（請求項中の送信先の副基板別のポートに相当）から、通信相手である副基板３１０〜３３０の各駆動回路１０２ａに対する信号の送受信を行う。
【００５９】
なお、制御部２２０〜２４０が副基板３１０〜３３０の各駆動回路１０２ａに送信する信号には、各駆動回路１０２ａが駆動するインクジェットヘッド３１又はヘッドブロック３１ａのノズル（図示せず）によるインクの吐出パターンを示す制御信号が含まれる。
【００６０】
検査部２５０（請求項中のサブコントローラに相当）は、マイクロコンピュータ２１０とは別のシーケンサで構成されており、後述する予め定められた手順の処理を順番に実行する。
【００６１】
プログラマブル論理回路ユニット２６０は、内部の回路状態を再設定（変更）可能なリコンフィグレーション機能を有するプログラマブル論理回路で構成されている。具体的には、本実施形態では、論理回路２６０ａと該論理回路２６０ａにより実現する回路状態を定義するルックアップテーブルを記憶するメモリ２６０ｂとを有するＦＰＧＡ（field-programmable gate array ）で、プログラマブル論理回路ユニット２６０が構成されている。
【００６２】
プログラマブル論理回路ユニット２６０は、各制御部２２０〜２４０のポート２２０ａ〜２４０ａ，２２０ｂ〜２４０ｂが接続されるポート２６１ａ〜２６３ａ，２６１ｂ〜２６３ｂと、検査部２５０が接続されるポート２６４ａ，２６４ｂとを有している。
【００６３】
プログラマブル論理回路ユニット２６０の論理回路２６０ａは、ポート２６１ａ〜２６３ａ，２６１ｂ〜２６３ｂとコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂとを接続する回路を実現する。論理回路２６０ａが実現する回路状態は、メモリ２６０ｂのルックアップテーブルを書き換えることで切り替えることができる。
【００６４】
即ち、メモリ２６０ｂのルックアップテーブルを書き換えると、論理回路２６０ａによるポート２６１ａ〜２６３ａ，２６１ｂ〜２６３ｂとコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂとの接続パターンが切り替わる。
【００６５】
なお、検査部２５０のメモリ２５０ａには、論理回路２６０ａが実現できる回路状態にそれぞれ対応した複数のルックアップテーブルが記憶されている。
【００６６】
また、図４に示す副基板３１０〜３３０は、駆動回路１０２ａ（請求項中の被制御回路に相当）の実装基板である。各副基板３１０〜３３０には、駆動回路１０２ａの他、主基板２００への接続検査に用いる検査回路３４０〜３６０と、主基板２００に接続するためのコネクタ３１０ａ〜３３０ａ，３１０ｂ〜３３０ｂとが実装されている。
【００６７】
検査回路３４０〜３６０は、コネクタ３１０ａ〜３３０ａから照会信号が入力されると、これに呼応して、検査回路３４０〜３６０が実装された副基板３１０〜３３０の識別信号をコネクタ３１０ｂ〜３３０ｂに出力する。
【００６８】
以上のように構成された要素がそれぞれ実装された主基板２００のコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂと、各副基板３１０〜３３０のコネクタ３１０ａ〜３３０ａ，３１０ｂ〜３３０ｂとは、ハーネス４１０ａ〜４３０ａ，４１０ｂ〜４３０ｂを用いて接続される。
【００６９】
ここで、図５の説明図に示すように、制御部２２０に対応するコネクタ２７１ａ，２７１ｂと副基板３１０のコネクタ３１０ａ，３１０ｂとが、ハーネス４１０ａ，４１０ｂによって正しく接続されれば、制御部２２０が出力する制御信号を送信先の副基板３１０の駆動回路１０２ａに送信することができる。
【００７０】
同様に、制御部２３０に対応するコネクタ２７２ａ，２７２ｂと副基板３２０のコネクタ３２０ａ，３２０ｂとが、ハーネス４２０ａ，４２０ｂによって正しく接続されれば、制御部２３０が出力する制御信号を送信先の副基板３２０の駆動回路１０２ａに送信することができる。
【００７１】
また、制御部２４０に対応するコネクタ２７３ａ，２７３ｂと副基板３３０のコネクタ３３０ａ，３３０ｂとが、ハーネス４３０ａ，４３０ｂによって正しく接続されれば、制御部２４０が出力する制御信号を送信先の副基板３３０の駆動回路１０２ａに送信することができる。
【００７２】
ところで、主基板２００の出力側のコネクタ２７１ａ〜２７３ａ及び各副基板３１０〜３３０の入力側のコネクタ３１０ａ〜３３０ａは共通部品化されており、また、それらのコネクタ２７１ａ〜２７３ａ、３１０ａ〜３３０ａ間の接続に用いるハーネス４１０ａ〜４３０ａも共通部品化されている。
【００７３】
同様に、主基板２００の入力側のコネクタ２７１ｂ〜２７３ｂ及び各副基板３１０〜３３０の出力側のコネクタ３１０ｂ〜３３０ｂは共通部品化されており、また、それらのコネクタ２７１ｂ〜２７３ｂ、３１０ｂ〜３３０ｂ間の接続に用いるハーネス４１０ｂ〜４３０ｂも共通部品化されている。
【００７４】
このため、物理的には、例えば図６に示すように、主基板２００のコネクタ２７１ａに接続したハーネス４１０ａを、本来の接続先である副基板３１０のコネクタ３１０ａではない副基板３２０のコネクタ３２０ａに、誤って接続することが可能となる。
【００７５】
同様に、主基板２００のコネクタ２７２ａ，２７３ａやコネクタ２７１ｂ〜２７３ｂにそれぞれ接続したハーネス４２０ａ，４３０ａやハーネス４１０ｂ，４３０ｂを、本来の接続先である副基板３２０，３３０のコネクタ３２０ａ，３３０ａやコネクタ３１０ｂ，３３０ｂではない副基板３３０，３１０のコネクタ３３０ａ，３１０ａや副基板３３０，３１０のコネクタ３３０ｂ，３１０ｂに誤って接続することが、物理的には可能となる。
【００７６】
このように主基板２００と各副基板３１０〜３３０とが誤ったパターンでハーネス４１０ａ〜４３０ａ，４１０ｂ〜４３０ｂによって接続されると、制御部２２０〜２４０が出力する制御信号を送信先の副基板３１０〜３３０の駆動回路１０２ａに正しく送信することができなくなる。
【００７７】
そこで、本実施形態では、図４に示すように、主基板２００の制御部２２０〜２４０とコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂとの接続関係を、プログラマブル論理回路ユニット２６０で最適化する。
【００７８】
プログラマブル論理回路ユニット２６０による最適化は、インクジェットプリンタ１の不図示の電源投入に伴うマイクロコンピュータ２１０のブート（起動）処理の前に、検査部２５０が図７のフローチャートに示す手順のシーケンス制御を行うことで行われる。
【００７９】
まず、検査部２５０は、インクジェットプリンタ１の不図示の電源が投入されると（ステップＳ１でＹＥＳ）、メモリ２５０ａに記憶されているルックアップテーブルのうち１つを、プログラマブル論理回路ユニット２６０にダウンロードしてメモリ２６０ｂのルックアップテーブルを書き換え、論理回路２６０ａが実現する回路状態を切り替える（ステップＳ３）。
【００８０】
これにより、検査部２５０を接続したプログラマブル論理回路ユニット２６０のポート２６４ａ，２６４ｂの接続先が、コネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂのうち論理回路２６０ａの回路状態に応じたいずれか１つとなる。
【００８１】
そこで、検査部２５０は、副基板３１０〜３３０を識別するための照会信号を出力する（ステップＳ５）。この照会信号は、ポート２６４ａに接続された出力側のコネクタ２７１ａ〜２７３ａのいずれかから、ハーネス４１０ａ〜４３０ａを介して接続先の副基板３１０〜３３０のいずれかに入力される。
【００８２】
照会信号が入力された副基板３１０〜３３０では、検査回路３４０〜３６０が副基板３１０〜３３０の識別信号をコネクタ３１０ｂ〜３３０ｂに出力する。この識別信号は、コネクタ３１０ｂ〜３３０ｂに接続されたハーネス４１０ｂ〜４３０ｂを介して、ハーネス４１０ｂ〜４３０ｂが接続された入力側のコネクタ２７１ｂ〜２７３ｂのいずれかに入力される。
【００８３】
識別信号が入力されたコネクタ２７１ｂ〜２７３ｂが、プログラマブル論理回路ユニット２６０の論理回路２６０ａによりポート２６４ｂに接続されていれば、識別信号がポート２６４ｂを経て検査部２５０に入力される。
【００８４】
そこで、検査部２５０は、照会信号の出力から一定時間以内に識別信号が入力されたか否かを確認し（ステップＳ７）、入力されていない場合は（ステップＳ７でＮＯ）、後述するステップＳ１３に移行する。また、識別信号が入力された場合は（ステップＳ７でＹＥＳ）、論理回路２６０ａによりポート２６４ａ，２６４ｂに接続された出力側及び入力側の各コネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂの接続先の副基板３１０〜３３０を、入力された識別信号により特定する（ステップＳ９）。
【００８５】
そして、検査部２５０は、全てのコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂについて、接続先の副基板３１０〜３３０の特定が終了したか否かを確認する（ステップＳ１１）。特定が全て終了した場合は（ステップＳ１１でＹＥＳ）、後述するステップＳ１７に移行し、特定が一部終了していない場合は（ステップＳ１１でＮＯ）、ステップＳ１３に移行する。
【００８６】
ステップＳ１３では、検査部２５０は、メモリ２５０ａの全てのルックアップテーブルをプログラマブル論理回路ユニット２６０にダウンロードして、論理回路２６０ａが実現可能な回路状態の切り替えを全パターン実行し終えたか否かを確認する。全パターンの切り替えを実行し終えていない場合は（ステップＳ１３でＮＯ）、ステップＳ３にリターンする。
【００８７】
一方、全パターンの切り替えを実行し終えた場合は（ステップＳ１３でＹＥＳ）、ハーネス４１０ａ〜４３０ａ，４１０ｂ〜４３０ｂに断線やコネクタ外れ等のエラーが生じているものとして、検査部２５０は、エラー処理を行う（ステップＳ１５）。
【００８８】
ステップＳ１５のエラー処理では、検査部２５０は、メモリ２５０ａに記憶されている全開放パターンのルックアップテーブルをプログラマブル論理回路ユニット２６０にダウンロードしてメモリ２６０ｂのルックアップテーブルを書き換える。そして、論理回路２６０ａが実現する回路状態を、全開放パターンのルックアップテーブルに対応した、制御部２２０〜２４０とコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂとが全く接続されない開放状態に切り替える。
【００８９】
これにより、制御部２２０〜２４０からの制御信号が、プログラマブル論理回路ユニット２６０の論理回路２６０ａによって、誤った副基板３１０〜３３０の駆動回路１０２ａに送信されてしまうのを防止することができる。これにより、主基板２００及び各副基板３１０〜３３０間での誤った相手先への信号送信を防いで主基板２００のマイクロコンピュータ２１０や各副基板３１０〜３３０の駆動回路１０２ａが不定値入力状態となるのを防ぎ、それらの不定値入力状態が原因でインクジェットヘッド３１を誤動作させてしまうのを防ぐことができる。
【００９０】
そして、ステップＳ１１において、全てのコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂについて接続先の副基板３１０〜３３０の特定が終了した場合（ＹＥＳ）に進むステップＳ１７では、検査部２５０は、制御部２２０〜２４０からの制御信号が対応する駆動回路１０２ａを実装した各副基板３１０〜３３０に送信される論理回路２６０ａの最適化された接続パターンを特定する。
【００９１】
そして、検査部２５０は、特定した接続パターンに対応するルックアップテーブルを、メモリ２５０ａからプログラマブル論理回路ユニット２６０にダウンロードしてメモリ２６０ｂのルックアップテーブルを書き換えて、論理回路２６０ａが実現する回路状態を最適化し（ステップＳ１９）、一連の手順を終了する。
【００９２】
検査部２５０による以上の手順のシーケンス制御が終了すると、図９の説明図に示すように、プログラマブル論理回路ユニット２６０の論理回路２６０ａが、制御部２２０〜２４０からの制御信号が対応する駆動回路１０２ａを実装した各副基板３１０〜３３０に送信される回路状態となる。
【００９３】
そして、図９中に破線で示すように、検査部２５０と各副基板３１０〜３３０の検査回路３４０〜３６０がスリープ状態に移行した後、マイクロコンピュータ２１０がブート（起動）され、インクジェットプリンタ１の動作が開始される。
【００９４】
このように構成した本実施形態のインクジェットプリンタ１によれば、マイクロコンピュータ２１０のブート前に、制御ユニット１０を実装した主基板２００とインクジェットヘッド３１の駆動回路１０２ａを実装した副基板３１０〜３３０との接続関係が、プログラマブル論理回路ユニット２６０の論理回路２６０ａにより最適化される。
【００９５】
このため、制御部２２０〜２４０が出力する制御信号を、制御信号の送信先の駆動回路１０２ａを実装した送信先の副基板３１０〜３３０に正しく送信できるようにすることができる。
【００９６】
なお、本実施形態では、検査部２５０がコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂにハーネス４１０ａ〜４３０ａ，４１０ｂ〜４３０ｂを介して接続された副基板３１０〜３３０を特定する際に照会信号を出力し、照会信号が入力された副基板３１０〜３３０の検査回路３４０〜３６０が実装先の副基板３１０〜３３０の識別信号を出力する構成とした。
【００９７】
しかし、検査部２５０がコネクタ２７１ａ〜２７３ａ，２７１ｂ〜２７３ｂに接続された接続先の副基板３１０〜３３０を特定する手段は、照会信号と識別信号の送受信に限らず任意である。
【００９８】
また、プログラマブル論理回路ユニット２６０として用いるデバイスは、リコンフィグレーション（再設定）機能により回路状態を切り替えることが可能なプログラマブルロジックデバイス（ＰＬＤ）であれば、ＦＰＧＡに限らずその他のものであってもよい。
【００９９】
さらに、本実施形態では、フルカラー印刷対応のインクジェットプリンタ１を例に取って、４色（ＣＫＭＹ）のインクに対応して４色分のインクジェットヘッド３１を設置した例で説明した。
【０１００】
しかし、例えば、単色印刷対応機におけるインクジェットヘッド３１の各ヘッドブロック３１ａに対応する駆動回路１０２ａが副基板にそれぞれ実装される場合に、駆動回路１０２ａに制御信号を出力する制御ユニット１０を実装した主基板２００と副基板とを接続する際にも、本発明を適用することができる。
【０１０１】
また、本実施形態では、インクジェットプリンタ１の制御ユニット１０を実装した主基板２００とインクジェットヘッド３１の駆動回路１０２ａを実装した副基板３１０〜３３０との接続に、本発明を適用した場合について説明した。
【０１０２】
しかし、本発明は、インクジェットプリンタ１に限らず、複数の副基板と、各副基板上の被制御回路にそれぞれ接続された複数のハーネスがそれぞれ接続される複数のコネクタを有し、被制御回路に対する制御信号を送信先の副基板別のポートからそれぞれ出力するメインコントローラを実装した主基板とを接続する際に、広く適用可能である。
【符号の説明】
【０１０３】
１  ライン型インクジェットプリンタ（インクジェット記録装置）
１０  制御ユニット
１１  外部インタフェース部
１４  クライアント端末
２１  サイド給紙台
２２，２３  給紙台
２４  給紙ローラ
３１  ライン型インクジェットヘッド（インクジェットヘッド）
３１ａ  ヘッドブロック
３２  ヘッドホルダ
４１  ベルトプラテン
４２  駆動プーリ
４４  サクションファンユニット
４６  従動プーリ
４８  モータ
５１  レジストローラ対
５２  第１搬送路切替えレバー
５３  第２搬送路切替えレバー
９０  ＣＰＵ
９１  ＲＯＭ
９２  ＲＡＭ
１００  筐体
１０１  給紙部
１０２  プリンタ部
１０２ａ  駆動回路（被制御回路）
１０３  ディスプレイ
１０４  ベルトプラテン機構部
１０５  記録紙循環搬送路部
１０６  排紙部
２００  主基板
２１０  マイクロコンピュータ
２２０，２３０，２４０  制御部（メインコントローラ）
２２０ａ，２２０ｂ，２３０ａ，２３０ｂ，２４０ａ，２４０ｂ  ポート（送信先の副基板別のポート）
２５０  検査部（サブコントローラ）
２５０ａ，２６０ｂ  メモリ
２６０  プログラマブル論理回路ユニット
２６０ａ  論理回路
２６１ａ，２６１ｂ，２６２ａ，２６２ｂ，２６３ａ，２６３ｂ，２６４ａ，２６４ｂ  ポート
２７１ａ，２７１ｂ，２７２ａ，２７２ｂ，２７３ａ，２７３ｂ，３１０ａ，３１０ｂ，３２０ａ，３２０ｂ，３３０ａ，３３０ｂ  コネクタ
３１０〜３３０  副基板
３４０〜３６０  検査回路
４１０ａ，４１０ｂ，４２０ａ，４２０ｂ，４３０ａ，４３０ｂ  ハーネス
Ｓ  記録紙
ＪＲ  循環搬送路
ＫＲ  給紙搬送路
Ｘ  搬送方向
Ｙ  主走査方向
【図１】
0006430858.tif 000002
【図２】
0006430858.tif 000003
【図３】
0006430858.tif 000004
【図４】
0006430858.tif 000005
【図５】
0006430858.tif 000006
【図６】
0006430858.tif 000007
【図７】
0006430858.tif 000008
【図８】
0006430858.tif 000009
【図９】
0006430858.tif 000010