(57)【特許請求の範囲】
【請求項１】
ウエハレベル基板と、並列設置されるように前記基板の表面に形成された複数の直列群と、導線とを備えるウエハレベル半導体デバイスであって、
前記直列群は、それぞれ直列設置された複数の並列群を含み、各並列群は、並列設置された複数のユニットセルを含み、各ユニットセルは前記基板の表面に直接的に成長した半導体層を加工することにより形成される独立機能単位であり、
前記導線は、少なくとも各直列群中から選定された一つの並列群と、前記半導体デバイスにおける一つの電極とを、その間に少なくとも一つの並列群を配置して電気接続することにより、
及び、
前記基板の表面に形成されたすべてのユニットセルは、複数の正常ユニットセルと複数の冗長ユニットセルとを含み、前記複数の正常ユニットセルは、複数の多段単位群が並列設置されるように形成され、いずれか一つの多段単位群は、直列設置された複数の第一並列群を含むとともに、いずれか一つの多段単位群から選定されたＭ個の第一並列群と、Ｎ個の第二並列群とを直列接続することで一つの直列群が形成され、ここで、いずれか一つの第一並列群は、並列設置された複数の正常ユニットセルを含み、いずれか一つの第二並列群は、並列設置される複数の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは正の整数であることにより、
全部の直列群の導通電圧をほぼ一致させることを特徴とするウエハレベル半導体デバイス。
【請求項２】
少なくとも一つの直列群に、さらに少なくとも一つの整合抵抗が設けられていることを特徴とする請求項１に記載のウエハレベル半導体デバイス。
【請求項３】
少なくとも一つの多段単位群から選定された二つ以上の第一並列群を、直接的に導線を介して、少なくとも一つの第二並列群に直列接続することで、直列群が形成されることを特徴とする請求項１に記載のウエハレベル半導体デバイス。
【請求項４】
さらに、放熱構成を備えており、前記放熱構成は、前記ウエハレベル半導体デバイスに接続された少なくとも一つの放熱ケースを備えて、前記放熱ケース内には、熱媒を貯蔵できるキャビティが設置され、少なくとも前記ウエハレベル半導体デバイスの一方の面において、少なくとも機能ユニットセルに対応する一部領域が前記キャビティ内に曝されることを特徴とする請求項１に記載のウエハレベル半導体デバイス。
【請求項５】
少なくとも前記ウエハレベル半導体デバイスの、前記キャビティ内に曝された一方の面において、少なくとも一部領域に放熱構成が配置されていることを特徴とする請求項４に記載のウエハレベル半導体デバイス。
【請求項６】
前記放熱構成は、少なくとも前記ウエハレベル半導体デバイスの一方の面に接続された複数のシート状、及び／またはコラム状の放熱構成を備えることを特徴とする請求項５に記載のウエハレベル半導体デバイス。
【請求項７】
前記放熱構成は、前記ウエハレベル半導体デバイスの一方の面に並設される複数のフィン状放熱フィン、または、前記ウエハレベル半導体デバイスの一方の面にマトリクス状に配置される複数の放熱コラムを備えることを特徴とする請求項４−６のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項８】
前記ウエハレベル半導体デバイスの、前記キャビティ内に曝された一方の面に、反射層が接続されており、前記機能ユニットセルは、前記ウエハレベル半導体デバイスの他方の面に配置されていることを特徴とする請求項４−６のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項９】
前記放熱構成と、前記ウエハレベル半導体デバイスの一方の面との間に、さらに反射層が設けられていることを特徴とする請求項４−６のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項１０】
前記放熱ケースにおいて、前記キャビティに連通する熱媒入口と出口とが配置されていることを特徴とする請求項４−６のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項１１】
前記放熱ケースは、密閉内腔を備えると共に、複数の放熱フィンを備えることを特徴とする請求項４−６のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項１２】
前記放熱構成は、成形体を備えており、前記ウエハレベル半導体デバイスの周縁部は前記成形体と放熱ケースとの間に固定されて挟まれ、少なくとも前記ウエハレベル半導体デバイスの周縁部と前記成形体と放熱ケースとの間には、それぞれシール部品が設定されていることを特徴とする請求項４−６のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項１３】
前記放熱構成は、前記成形体と放熱ケースとを締結することに用いられる締結部材を備えることを特徴とする請求項１２に記載のウエハレベル半導体デバイス。
【請求項１４】
前記放熱ケースと前記ウエハレベル半導体デバイスとが、半田付けして固定されることを特徴とする請求項４−６のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項１５】
さらにプラグイン式電気接続構成を備えており、前記プラグイン式電気接続構成は、絶縁基体と弾性導電機構とを備え、前記弾性導電機構は絶縁基体に固定されて接続されており、前記弾性導電機構の一端部又は両端部間の選定箇所と、絶縁基体との間には、前記ウエハレベル半導体デバイスを挟み込んで固定可能な弾性挟持構成が形成され、前記ウエハレベル半導体デバイスが前記弾性挟持構成に挿入されたとき、前記弾性導電機構の一端又は両端間の選定箇所が、前記ウエハレベル半導体デバイスのアノード電極またはカソード電極に電気的接触することを特徴とする請求項１−６、１３のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項１６】
前記弾性導電機構は金属リードを備えており、前記金属リードの一方端部は絶縁基体に固定され、他方の端部は自由端であることを特徴とする請求項１５に記載のウエハレベル半導体デバイス。
【請求項１７】
前記金属リードの他方の端部は、少なくとも一つの円弧状構造を備えており、前記ウエハレベル半導体デバイスが前記弾性挟持構成に挿入されたとき、少なくとも一つの円弧状構造の先端部が前記ウエハレベル半導体デバイスのアノード電極またはカソード電極に電気的接触していることを特徴とする請求項１６に記載のウエハレベル半導体デバイス。
【請求項１８】
前記弾性導電機構は、前記絶縁基体の一方端部に固定され、他方の端部が突出部を備え、前記突出部と、前記弾性導電機構の一端又は両端間の選定箇所との間に、前記弾性挟持構成が形成されることを特徴とする請求項１５に記載のウエハレベル半導体デバイス。
【請求項１９】
前記弾性導電機構が、前記絶縁基体に配置された導線を介して電源に電気的接続していることを特徴とする請求項１５に記載のウエハレベル半導体デバイス。
【請求項２０】
前記ウエハレベル半導体デバイスが前記弾性挟持構成に挿入されるとき、前記絶縁基体は前記基板の他方の面に接触することを特徴とする請求項１５に記載のウエハレベル半導体デバイス。
【請求項２１】
前記ウエハレベル基板の直径は、２インチ以上であることを特徴とする請求項１−６、１３、１６−２０のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項２２】
前記直列群の導通電圧が１１０Ｖ±２０Ｖ、２２０Ｖ±４０Ｖ又は３８０Ｖ±７０Ｖであることを特徴とする請求項１に記載のウエハレベル半導体デバイス。
【請求項２３】
前記ウエハレベル半導体デバイスは、半導体レーザ、ＬＥＤ、またはダイオードを備えることを特徴とする請求項１−６、１３、１６−２０のうちのいずれか１項に記載のウエハレベル半導体デバイス。
【請求項２４】
前記ウエハレベル半導体デバイスが半導体発光デバイスであり、前記半導体発光デバイスの光出射面にフォトニック結晶構造または一つ以上のレンズ構成を備えるＡＣ（Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ）構成が設定されることを特徴とする請求項２３に記載のウエハレベル半導体デバイス。
【請求項２５】
請求項１−２４のうちのいずれか１項に記載のウエハレベル半導体デバイスの製造方法であって、
各直列群は直列設置された複数の並列群を含み、各並列群は並列設置された複数のユニットセルを含み、各ユニットセルは前記基板の表面に直接的に成長した半導体層を加工することにより形成された独立機能単位である、ウエハレベル基板の表面に並列設置された複数の直列群が形成されるステップと、
少なくとも導線により、各直列群中から選定された一つの並列群と、前記半導体デバイスの一つの電極とを、その間に少なくとも一つの並列群を配置して電気接続することにより、
及び、
（１）第一表面に半導体層が成長したウエハレベル基板であるウエハレベルＬＥＤエピタキシャルウエハを提供し、（２）前記半導体層を加工することで、複数のユニットセルが形成され、（３）複数のユニットセルの一部は正常ユニットセルとして選定され、それ以外のユニットセルは冗長ユニットセルとして扱われるとともに、全ての正常ユニットセルが、直列設置された二個以上の第一並列群を含む多段単位群に分けられて並列設置され、
いずれか一つの多段単位群から選定されたＭ個の第一並列群と、Ｎ個の第二並列群とを直列接続することで、一つの直列群が形成され、ここで、いずれか一つの第一並列群は複数の並列設置された正常ユニットセルを含み、いずれか一つの第二並列群は並列設置された複数の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは正の整数であることにより、
全部の直列群の導通電圧をほぼ一致させるステップと、の二つのステップを備えることを特徴とするウエハレベル半導体デバイスの製造方法。
【請求項２６】
いずれか一つの多段単位群から選定された二つ以上の第一並列群は、導線を介して、少なくとも一つの第二並列群に直列接続することで、一つの直列群が形成されるステップか、または、
少なくとも一つの直列群には、さらに少なくとも一つの整合抵抗が設けられるステップを備えることを特徴とする請求項２５に記載のウエハレベル半導体デバイスの製造方法。
【請求項２７】
前記基板と放熱構成及び／またはプラグイン式電気接続構成とを接続するステップを備えることを特徴とする請求項２５に記載のウエハレベル半導体デバイスの製造方法。
【請求項２８】
（１）基板と前記基板に成長した半導体材料層とを備えるエピタキシャルウエハを提供するステップと、
（２）前記半導体材料層に透明導電層を形成するステップと、
（３）透明電極パターンを形成するように、透明導電層をエッチングするステップと、
（４）（Ｉ）前記エピタキシャルウエハには、マスクが形成されており、マスク層のエッチング領域の側壁が３０度以上６０度以下のスロープになるとともに、前記半導体材料層が露出するように、マスク層の選定領域をエッチングし、
マスク層から露出した半導体材料の一部を、前記基板までエッチングすることで、半導体材料層において互いに隔離された機能ユニットセル基体を形成し、
マスク層から露出した半導体材料の一部を、引き続きエッチングすることで、各機能ユニットセル基体にメサ構造を形成するステップ、
または、
（ＩＩ）マスク層から露出した半導体材料の一部を、引き続きエッチングすることで、各機能ユニットセル基体にメサ構造を形成し、
前記エピタキシャルウエハには、マスクが形成されており、マスク層のエッチング領域の側壁が３０度以上６０度以下のスロープになるとともに、前記半導体材料層が露出するように、マスク層の選定領域をエッチングし、
マスク層から露出した半導体材料の一部を、基板までエッチングすることで、半導体材料層において互いに隔離された機能ユニットセル基体を形成するステップと、
（５）前記マスク層を完全に除去し、さらにエピタキシャル層に絶縁誘電体層を形成するステップと、
（６）前記絶縁誘電体層における選定領域をエッチングすることで、各機能ユニットセル基体において、相互接続金属の堆積に用いられた相互接続金属領域を露出させるステップと、
（７）前記エピタキシャルウエハに相互接続金属が形成され、さらに、相互接続金属領域に形成されていない相互接続金属を剥離することで、協同動作する機能ユニットセルを電気接続するステップと、
を備えることを特徴とする請求項２５−２７のうちのいずれか１項に記載のウエハレベル半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体デバイス及びその製造プロセスに関し、特に、大電力且つ大面積のウエハレベル半導体デバイス及びその製造方法に関し、前記ウエハレベル半導体デバイスは、一つのウエハに形成された複数のユニットセルが直並列接続されたデバイスであり、分離切断せずに使用可能である。
【背景技術】
【０００２】
近年、ＬＥＤ照明の電力に対する要求が益々高まっている。大電力の光源を得るために、現在の業界では、従来のプロセスで製造された複数の小型ＬＥＤチップを一つのデバイスに集積して、実装している。典型的な方法の一例として、特許文献１、特許文献２などを参考にすることができ、すなわち、複数の小型ＬＥＤチップを接合などによりベースに固定して実装させると共に、一定の回路形態で前記複数のＬＥＤチップを電気接続することで、大電力のＬＥＤデバイスが形成される。前記プロセスにより、当然大電力のＬＥＤデバイスを得られるが、必要となるチップパッケージ、システム集積、および実装工程などの操作が非常に複雑であるので、デバイスの合計製造コストが急激に増加することになり、大電力のＬＥＤデバイスの適用が制限されている。
【０００３】
大電力のＬＥＤデバイスを実現するために、ＬＥＤデバイスチップの面積を大きくすることが最も直接的且つ容易に想到できる方法であるが、良品率が低すぎるため、現実に前記方法で大電力のＬＥＤデバイスを生産する人はほとんどいない。半導体デバイスに対して、チップの良品率はチップの面積に強く依存しており、通常には式（１）で示される。
【数１】
0006352430.tif 000002
【０００４】
ここで、Ｐ１、Ｐ２は、それぞれ面積がＡ１、Ａ２であるときのＬＥＤチップの良品率であり、仮に面積１ｍｍ2のＬＥＤチップの良品率が９９％であるとすると、チップ面積の増加に伴い、デバイスの良品率が大幅に低下することが計算できる。図１のように、チップ面積が５００ｍｍ2まで増加すると、その良品率は１％より小さくなり、チップ面積が１０００ｍｍ2まで増加すると、良品率は１００万分の０．３４になり、大電力且つ大面積のＬＥＤデバイス製品を製造するために用いることができない、という問題があった。
【０００５】
上記で説明したように、ＬＥＤチップの配置と接続とを慎重に研究して設計することで、大電力且つ大面積のＬＥＤデバイスチップの製造が可能になり、さらにウエハレベルチップの大電力デバイスの製造が可能になり、パッケージだけでなく応用のコストも削減可能になる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】中国特許出願公告第１０３１３７６４３号明細書
【特許文献２】中国特許出願公告第１０３１０７２５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
この発明は、前記のような課題を解決するためになされたものであり、製造工程が簡単で、安価で、良品率に優れたウエハレベル半導体デバイスを提供することを、一つの目的としている。
この発明は、前記ウエハレベル半導体デバイスを製造するプロセスを提供することを、他の目的としている。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、この発明は、以下の技術案を提供した。
この発明に従うウエハレベル半導体デバイスは、
ウエハレベル基板と、並列設置されるように基板の表面に形成された複数の直列群と、および導線とを備え、
前記直列群は、それぞれ直列設置された複数の並列群を含み、各並列群は、並列設置された複数のユニットセルを含み、各ユニットセルは前記基板の表面に直接的に成長した半導体層を加工することにより形成された独立機能単位であり、
前記導線は、少なくとも各直列群中から選定された一つの並列群と、前記半導体デバイスにおける一つの電極とを電気接続すること、及び／または、選定された二つの並列群の間を電気接続することで、全部の直列群の導通電圧をほぼ一致させる。
【０００９】
この発明に従うウエハレベル半導体デバイスを製造する方法は、
各直列群は直列設置された複数の並列群を含み、各並列群は並列設置された複数のユニットセルを含み、各ユニットセルは前記基板の表面に直接的に成長した半導体層を加工することにより形成された独立機能単位である、ウエハレベル基板の表面に並列設置された複数の直列群が形成される工程と、
少なくとも導線により、各直列群中から選定された一つの並列群と、前記半導体デバイスの一つの電極とを電気接続すること、及び／または、選定された二つの並列群を電気接続することによって、全部の直列群の導通電圧をほぼ一致させる工程とを備える。
【００１０】
典型的な実施例の一例として、前記製造方法は以下の工程を備える。
（１）第一表面に半導体層が成長したウエハレベル基板を提供して、
（２）前記半導体層を、複数のユニットセルが形成されるように、加工して、
（３）複数のユニットセルの一部は、正常ユニットセルとして選定され、それ以外のユニットセルが冗長ユニットセルとして扱われるとともに、全ての正常ユニットセルは、並列設置された二個以上の多段単位群に分けられ、前記各多段単位群は、直列設置された二個以上の第一並列群を含み、及び、
いずれか一つの多段単位群から選定されたＭ個の第一並列群と、Ｎ個の第二並列群とを直列接続することで一つの直列群が形成され、これにより前記二つ以上の直列群の導通電圧をほぼ一致させ、
ここで、いずれか一つの第一並列群は、複数の並列設置された正常ユニットセルを含み、いずれか一つの第二並列群は、並列設置された複数の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは０又は正の整数である。
【００１１】
ここで、前記ユニットセルは、独立して完全に機能するデバイス単位であり、何れか２つのユニットセルの導電型半導体層を互いに離間させると、いずれか１つのユニットセルが電気的に独立になり、金属接続により、複数のユニットセルが電気的に接続され、より大判のデバイスが形成され、電力の増加等のより良いデバイス性能を実現できる。
【００１２】
前記ウエハレベル基板の直径は、２インチ以上である。
【００１３】
典型的な実施例として、前記ユニットセルは半導体レーザ機、ＬＥＤなどのような発光素子、ダイオード等のような電子部品であってもよい。
【００１４】
さらに、少なくとも一つの直列群において、前記選定された二つの並列群が隣接して設置されていない。
【００１５】
典型的な実施例の一例として、基板の表面に形成されたすべてのユニットセルは、複数の正常ユニットセルと複数の冗長ユニットセルとを含み、前記複数の正常ユニットセルは、複数の多段単位群が並列設置されるように形成され、いずれか一つの多段単位群は、直列設置された複数の第一並列群を含むとともに、いずれか一つの多段単位群から選定されたＭ個の第一並列群と、Ｎ個の第二並列群とを直列接続することで一つの直列群が形成され、
ここで、いずれか一つの第一並列群は、並列設置された複数の正常ユニットセルを含み、いずれか一つの第二並列群は、並列設置された複数の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは０又は正の整数である。
【００１６】
好ましくは、少なくとも一つの直列群に、さらに少なくとも一つの整合抵抗が設けられている。
【００１７】
典型的な実施例の一例として、少なくとも一つの多段単位群から選定された二つ以上の第一並列群を、導線により直接的に少なくとも一つの第二並列群に直列接続することで、直列群が形成される。
【００１８】
好ましくは、前記直列群の導通電圧は、１１０Ｖ±２０Ｖ、２２０Ｖ±４０Ｖ又は３８０Ｖ±７０Ｖである。
【００１９】
また、前記ウエハレベル半導体デバイスは、さらに基板を封止するように接続された冷却構成を備え、前記基板の第二表面において選定領域は前記冷却構成の冷却媒体流通キャビティ内に曝され、前記選定領域は、少なくとも基板の第一表面の前記複数のユニットセルが配置された領域に対応する。
【００２０】
また、前記ウエハレベル半導体デバイスは、さらに基板を封止するように接続された冷却構成を備え、前記複数のユニットセルはすべて前記冷却構成の冷却媒体流通キャビティ内に曝されている。
【００２１】
例えば、ウエハレベル半導体デバイスに適用された典型的な放熱構成（又は「冷却構成」）の一例としては、ウエハレベル半導体デバイスに接続された少なくとも一つの放熱ケースを備えており、前記放熱ケース内には、熱媒を貯蔵できるキャビティが設置され、少なくとも前記ウエハレベル半導体デバイスの一方の面において、少なくとも前記機能ユニットセルに対応する一部領域が前記キャビティ内に曝されている。
【００２２】
また、少なくとも前記ウエハレベル半導体デバイスの、前記キャビティ内に曝された一方の面の少なくとも一部領域に放熱構成が配置されている。
【００２３】
ここで、前記放熱構成は、少なくとも前記ウエハレベル半導体デバイスの一方の面に接続された複数のシート状、及び／またはコラム状の放熱部品を備えるように構成されている。
【００２４】
ここで、前記放熱構成は、前記ウエハレベル半導体デバイスの一方の面に並設された複数のフィン状放熱フィン及び／または前記ウエハレベル半導体デバイスの一方の面にマトリックス状に配置された複数の放熱コラムを備えるように構成されている。
【００２５】
ここで、前記ウエハレベル半導体デバイスの、前記キャビティ内に曝された一方の面に、反射層が接続されており、前記機能ユニットセルは前記ウエハレベル半導体デバイスの他方の面に配置されている。
【００２６】
ここで、前記放熱構成と、前記ウエハレベル半導体デバイスの一方の面との間に、反射層が設けられてもよい。
【００２７】
ここで、前記放熱ケースにおいて、前記キャビティに連通する熱媒入口と出口とが配置されてもよい。
【００２８】
ここで、前記放熱ケースは、密閉内腔を備えると共に、複数の放熱フィンを備えるように構成されている。
【００２９】
ここで、前記放熱ケースは、前記ウエハレベル半導体デバイスに溶接で固定されている。
【００３０】
なお、本発明の好ましい実施例の一例において、前記ウエハレベル半導体デバイスは、プラグイン式電気接続構成のように構成され、それが絶縁基体と弾性導電機構とを備え、前記弾性導電機構が絶縁基体に固定されて接続されており、前記弾性導電機構の一端部又は両端部間の選定箇所と、絶縁基体との間に、前記ウエハレベル半導体デバイスを挟み込んで固定可能な弾性挟持構成が形成され、前記ウエハレベル半導体デバイスが前記弾性挟持構成に挿入されたとき、前記弾性導電機構の一端又は両端部間の選定箇所が、前記ウエハレベル半導体デバイスのアノード電極またはカソード電極に電気的接触する。
【００３１】
前記弾性導電機構は、金属リードであってもよく、前記金属リードの一方端部が絶縁基体に固定され、他方の端部が自由端である。
【００３２】
好ましくは、前記金属リードの他方の端部は、少なくとも一つの円弧状構造を備えており、前記ウエハレベル半導体デバイスが、前記弾性挟持構成に挿入されたとき、少なくとも一つの円弧状構造の先端部が前記ウエハレベル半導体デバイスのアノード電極またはカソード電極に電気的接触する。
【００３３】
さらに、前記弾性導電機構は、前記絶縁基体の一方端部に固定され、前記絶縁基体の他方の端部は突出部を備えており、前記突出部と、前記弾性導電機構の一端部又は両端部間の選定箇所との間に、前記弾性挟持構成が形成される。
【００３４】
さらに、前記弾性導電機構は、前記絶縁基体に配置された導線を介して電源に電気的接続される。
【００３５】
さらに、前記ウエハレベル半導体デバイスが前記弾性挟持構成に挿入されたとき、前記絶縁基体が前記基板の他方の面に接触する。
【発明の効果】
【００３６】
従来技術と比較して、本発明は、ウエハレベル半導体デバイスの構造が簡単で、製造工程が便利で、安価で、及び高良品率である、という利点がある。
【図面の簡単な説明】
【００３７】
【図１】ＬＥＤチップの良品率とチップ面積との関係を示すグラフである。
【図２】直列ＬＥＤのショート故障段数の確率分布図である。
【図３】概略的に従来の集積型高力率ＬＥＤデバイスの構造を示す図である。
【図４ａ】本発明の好適な実施例の一例に関するウエハレベルＬＥＤデバイスを示す上面図である。
【図４ｂ】本発明の好適な実施例の一例に関するウエハレベルＬＥＤデバイスを示す断面図である。
【図５ａ】本発明の好適な実施例の一例に関する一種のウエハレベル半導体デバイスの動作回路図を示す。
【図５ｂ】本発明の好適な実施例の一例に関する他方の種のウエハレベルＬＥＤデバイスの動作回路図を示す。
【図６】本発明の好適な実施例の他の例に関するウエハレベルＬＥＤデバイスの動作回路図を示す。
【図７ａ】本発明の実施の形態に関する一種のウエハレベル半導体デバイスの放熱構成を示す概略図である。
【図７ｂ】本発明の実施の形態に関わる一種のウエハレベル半導体デバイスの放熱構成を示す部分拡大概略図である。
【図８ａ】本発明の典型的な実施の形態の一例に関する一種のウエハレベル半導体デバイスの放熱構成を示す概略図である。
【図８ｂ】本発明の典型的な実施の形態の一例に関する一種のウエハレベル半導体デバイスの放熱構成を示すＡ−Ａ線に沿う断面図である。
【図９ａ】本発明のいくつかの典型的な実施例に関するウエハレベル半導体デバイスの放熱構成を示す概略図である。
【図９ｂ】本発明のいくつかの典型的な実施例に関するウエハレベル半導体デバイスの放熱構成を示す概略図である。
【図１０】本発明の典型的な実施例の他の例に関する一種のウエハレベル半導体デバイスの放熱構成を示す概略図である。
【図１１】本発明の典型的な実施例のさらに他の例に関する一種のウエハレベル半導体デバイスの放熱構成を示す概略図である。
【図１２ａ】本発明のいくつかの典型的な実施例におけるＡＣ（Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ）構成を示す概略図である。
【図１２ｂ】本発明のいくつかの典型的な実施例におけるＡＣ（Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ）構成を示す概略図である。
【図１２ｃ】本発明のいくつかの典型的な実施例におけるＡＣ（Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ）構成を示す概略図である。
【図１３】本発明の典型的な実施例の一例に関する一種のウエハレベル半導体デバイスの放熱と電気接続構成とを示す概略図である。
【図１４】本発明の典型的な実施例の一例に関する一種のウエハレベルＬＥＤの製造プロセスのフローチャート１である。
【図１５】本発明の典型的な実施例の一例に関する一種のウエハレベルＬＥＤの製造プロセスのフローチャート２である。
【発明を実施するための形態】
【００３８】
ＬＥＤデバイスを例として、原理から分析する場合には、ＬＥＤデバイスには、主にショート故障とオープン故障という二つの故障モードがある。大面積且つ高力率ＬＥＤチップを得るために、多段直列接続という方法または複数並列接続という方法が採用できる。
【００３９】
直列接続方法は、一段又は多段がショート故障を起こした場合において、他のショート故障を起こさなかったＬＥＤが働けるため、ショート故障に対する耐性を備える。しかし、いずれか１段がオープン故障を起こすと、ＬＥＤ全体が動作できなくなるので、オープン故障に対する耐性を備えない。
【００４０】
ｎ段に直列接続されたＬＥＤにおいて、いずれか１段でのショート故障発生確率をＰsとした場合、ｋ段でのショート故障発生確率Ｐskは、以下のように示される。
【数２】
0006352430.tif 000003
【００４１】
２４段に直列接続された、１段毎が面積１ｍｍ２であるＬＥＤユニットセルからなるＬＥＤチップを例として、いずれか１段のショート故障発生確率Ｐｓ＝２％であると仮定すると、図２のように、ｋ段での故障発生確率の分布を計算できる。
【００４２】
図２から明らかなように、ショート故障の起こった段数ｋは５段以下に集中しており、合計すると、５段以下のショート故障を起こす合計確率は９８％以上になる。５段でショート故障を起こしても、この直列接続されたＬＥＤは通常に動作でき、０段でショート故障を起こすＬＥＤと比較して、ただ最大電力が約２０％減少し、効率が少々減少するだけなので、製品としての観点から、５段でショート故障を起こしたデバイスの品質レベルを低減すれば、まだ市場に販売でき（ＬＥＤ製品に対して、現在、主に類似の製品分類販売策略が採用されている）、つまり、製品の良品率は９８％に達することができる。
【００４３】
同じく、オープン故障発生の確率を分析できる。２４段に直列接続されたＬＥＤを例として、いずれか１段のオープン故障発生確率Ｐｏ＝２％であると仮定すると、すべての段がオープン故障を起こさないときのみデバイスは動作でき、良品率は、以下の様になる。
【数３】
0006352430.tif 000004
【００４４】
確率分析法により、複数の並列接続されたＬＥＤに対して良品率を分析できる。２４段に並列接続されたＬＥＤを例として、ユニットセルのショート故障発生確率（Ｐs）とオープン故障発生確率（Ｐｏ）とを、２％と仮定すると、（１）０個のユニットセルがショートしたときのみ、ＬＥＤは正常に動作でき、良品率は１３．５％であり、（２）ｋ個のユニットセルがオープン故障したとき、ＬＥＤは正常に動作でき、ｋが５以下である場合に、合計良品率が９８％以上であるという結論を分析できる。よって、並列方法はオープン故障に対する耐性を備える。
【００４５】
上記で説明したショート故障とオープン故障とは、ＬＥＤにおける主な故障モードであり、大面積のＬＥＤチップを設計するとき、特にウエハレベルＬＥＤチップを設計するときに、ショート故障に対する耐性と、オープン故障に対する耐性とを備えるべきである。
【００４６】
これに対応して、この発明の発明者が、以下のように要約された有効な設計案を提出した。
（１）チップにおいて、電気的に独立なＬＥＤユニットセルが形成され、
（２）前記ユニットセルが分けられ、並列接続されることで、オープン故障を防止でき、
（３）前記並列群を直列接続することで、いくつかの直列群が形成されるため、ショート故障を防止できる。ここで、直列接続の段数が大きすぎる場合、例えば５００段が直接接続され、各段が３．５Ｖであると仮定すると、１７５０Ｖに達する駆動電源の電圧が必要であり、現実では実現し難く、且つコストが高い。このため、直列接続の段数が実際の電源により制限されるので、並列群を直列接続し、各直列群の定格電圧を電力供給である１１０Ｖ、２２０Ｖ又は３８０Ｖに近くなるように設定することが合理的な技術案として考えられる。
（４）さらに、いくつかの直列群を並列することで、大面積且つ高力率のＬＥＤチップが形成される。
【００４７】
また、ＬＥＤは、電流型半導体デバイスであり、その電圧−電流特性は指数関数で表わされ、すなわち、以下で表すことができる。
【数４】
0006352430.tif 000005
【００４８】
ここで、Ｉｓが逆方向飽和電流であり、ｎｉｄｅａｌがデバイスの理想係数である。ｎ段に直列接続されたＬＥＤに対して、各段の電圧は合計電圧のｎ回平均に近い。
【００４９】
図２の分析から明らかなように、直列接続されたＬＥＤは、いくつかの段がショートする可能性があるため、並列群が直列接続されたいくつかの直列群に対して、たとえ各群の直列接続の段数が同じてあっても、実際に生産された後にショートする段数が異なり、電圧が一致しない可能性がある。例えば、二つの２４段に直列接続されたＬＥＤチップにおいて、各段のオン電圧が３．５Ｖである場合に、一方のＬＥＤチップのショート故障段数が０で、他方のＬＥＤチップのショート故障段数が１であるとき、前記二つの直列群の合計オン電圧がそれぞれ８４Ｖと８０．５Ｖとなり、さらに合計オン電圧が８０．５Ｖである直列群と、合計オン電圧が８４Ｖである直列群とを同時に一つの電源に接続すると、それぞれ電流Ｉ２、電流Ｉ１が得られ、前記電流Ｉ２が電流Ｉ１によりはるかに大きく、チップ寄生抵抗を無視するとき、以下のように計算できる。
【数５】
0006352430.tif 000006
【００５０】
ここで、ｎｉｄｅａｌ＝２、ｋＴ／ｅ＝０．０２６Ｖであり、第二直列群が正常に動作するとき、第一直列群が動作できないことを意味している。よって、前記設計ルール４）に対して補正すべきであり、採用された方法は、以下のものを備える。
【００５１】
直列群には、いくつかの冗長段が設定されており、直列群における冗長段と、直列群における並列段とは、冗長段の電極のほうが大きい点で異なり、プローブにより接触することで、電気テストが行われ、チップ製造が完了した後に、直列群およびその冗長段に対して電気テストが行われ、さらに、オン電圧が一致するという原則にしたがって、冗長段を出力電極にジャンパ接続される。より正確的に各直列群とその冗長段とのオン電圧をマッチングするために、抵抗を接続する方法が採用され、設定された動作電流に基づいてさらにマッチングされる。
【００５２】
ここで、「ジャンパ」というのは、回路、特に直列回路における特定の二つのデマンド点を直接的に電気接続する導線を用いるとともに、前記二つのデマンド点の間に、前記直列回路の構成に用いられる一つ以上の前記並列群のような機能素子が配置されていることを指す。
【００５３】
さらに、この発明のある観点に係るウエハレベル半導体デバイスは、表面に半導体材料層（「エピタキシャル層」であり得る）が形成されたウエハレベル基板を直接的に加工することで形成され、その主体構成は、ウエハレベル基板と、前記基板の第一表面に直接的に成長した半導体層を加工することにより形成され、設定機能を備える複数のユニットセルとを備える。
【００５４】
この発明の他の観点に係る前記ウエハレベル半導体デバイスを製造するプロセスは、主に、ウエハレベル基板にエピタキシャル層が成長した後に、プロセス加工により、基板にマトリックス状に配置された複数のユニットセルが形成されるという工程を備える。
【００５５】
従来の半導体チップ又は集積型の半導体デバイスのパッケージプロセスと比較して、本発明のウエハレベル半導体デバイスの製造プロセスは、少なくとも基板に対して薄型化、切断、ローブなどの操作が必要なく、小型の半導体チップを一つずつパッケージすることや、一つずつ転写基板に接着してから次の操作を行う必要がなくなり、一回のパッケージのみで、高力率の半導体デバイスの主体構造を構成でき、且つ操作が便利で、及び安価で、多くのエピタキシャルウエハまたはユニットセルへの損傷を引き起こす操作を回避でき、さらに基本的に環境汚染を引き起こさない。
【００５６】
当然、最終的には、前記ウエハレベル半導体デバイスを正常に動作させるため、電源に接続するように、各ユニットセルに動作電極を設定する必要がある。このように動作電極を設定する操作は、当業者であれば、金属蒸着法、微細加工法などの本分野において広く公知の技術手段で実現できるが、前記方法に限定されるものではない。
【００５７】
特に半導体発光デバイスに対して、サファイアウエハなどの透明ウエハが基板として選定される場合に、本発明のウエハレベル半導体デバイスがフリップデバイスとして適用されると、薄くされていない基板が光出射窓として用いられ、デバイスの発光効率をより向上させることができる。
【００５８】
さらに、前記ウエハレベル半導体デバイスをより安定して作動させるために、本願の発明者は各ユニットセルの電気接続の形態を研究、実践した上で、以下の回路配置を提出した。すなわち、
基板に形成されたユニットセルの一部は、正常ユニットセルとして定義され、それ以外のユニットセルは、冗長ユニットセルとして定義され、ここで、正常ユニットセルは前記ウエハレベル半導体デバイスが動作するときの有効動作単位であり、冗長ユニットセルの大部分はリザーブ動作単位として扱われるため、正常ユニットセルの数はできる限り多く、且つ冗長ユニットセルに対して十分に多くなるように設定され、
そして、前記複数の正常ユニットセルは並列設置された二つ以上の多段単位群に分けられ、いずれか一つの多段単位群が直列設置された二つ以上の第一並列群を含み、
また、いずれか一つの多段単位群から選定されたＭ個の第一並列群と、Ｎ個の第二並列群とを直列接続することで、一つの直列群が形成されるとともに、各直列群の導通電圧がほぼ同じになるようにし（一般的には、±１０％以内）、
ここで、いずれか一つの第一並列群は、並列設置された二つ以上の正常ユニットセルを含み、いずれか一つの第二並列群は、並列設置された二つ以上の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは０又は正の整数である。
【００５９】
前記回路設計により、一つまたは複数のユニットセルが故障したことによって、他の正常ユニットセルが動作できなくなることを回避できるとともに、ある多段単位群における一つまたは複数の正常ユニットセルの性能が、それ以外の正常ユニットセルの性能からずれることによって、ある直列動作回路の導通電圧と他の直列動作回路の導通電圧との間にずれが発生し、正常に動作できなくなる、という欠陥を除去できる。
【００６０】
より好ましくは、いずれか一つの多段単位群から選定されたＭ個の第一並列群と、直接的に導線を介して、Ｎ個の第二並列群とを直列接続することで、一つの直列群が形成されると共に、それ以外の一つまたは複数の異常の第一並列群を動作回路から分離させることで、各直列群の導通電圧がほぼ一致するようになり、デバイスの動作安定性を保障でき、動作効率も向上させることができる。当然、状況によっては、ある直列群は第二並列群を備えず、一部の第一並列群を選定して導線を介して直接的に前記半導体デバイスの動作電極に電気接続する場合もある。
【００６１】
他方の好ましい実施例として、前記各直列群にさらに少なくとも一つの整合抵抗が設けられてもよく、前記整合抵抗は、いずれか一つの直列群とそれ以外の直列群との導通電圧差に基づいて決定された固定抵抗を持つ抵抗であってもよく、調節可能な抵抗であっても良い。
【００６２】
さらに、高力率の半導体デバイスは動作したとき、通常発熱量が大きいのに対し、自身の放熱能力が限られている問題があり、特にウエハレベル半導体デバイスの電力は巨大であるため、放熱も避けられない課題となる。従来の半導体デバイスチップの放熱方法では、一般的にチップがチューブヒートシンクに取り付けられた後、放熱器の表面に取り付けられることにより、空気の自然対流、ファン送風、又は冷却流体による熱交換などの方法で、放熱器によってデバイスから生成される熱を放熱できる。ウエハレベル半導体デバイスの合計電力が数百ワット、さらにキロワットに達するため、このような放熱対策では前記要求を満たすことができず、新しい方法を模索しなければならない。
【００６３】
この中で、有効な放熱方法の一つとして、液体または気体の冷却媒体を、ウエハレベルデバイスの一方の面に直接接触させることで、ヒートシンクの熱抵抗、溶接の熱抵抗、および放熱器の熱抵抗を避けて最小の熱経路を取得し、最適な冷却性能を取得することができる。
【００６４】
好ましい実施例の一例として、例えば、さらに基板を封止するように接続された能動冷却構成を備えるとともに、前記基板の第二表面における選定領域が前記冷却構成の冷却媒体通過キャビティ内に曝されることで、前記選定領域が、少なくとも基板の第一表面の前記複数のユニットセルが配置された領域に対応し、冷却媒体の流速を実際の状況に応じて調整できることにより、各ユニットセルの動作時に発生した熱が速やかに伝達され、大量に蓄積されることによって、デバイスが損傷するようなことを回避できる。
【００６５】
また、フリップ構成のデバイスに対して、好ましい実施例の一例として、同様に基板に冷却構成が封止接続されるとともに、前記複数のユニットセルがすべて前記冷却構成の冷却媒体通過キャビティ内に曝された。
【００６６】
また、この発明において、前記「ウエハレベル」というのは、基板の直径が２インチ以上である。
【００６７】
また、この発明における前記ウエハレベル半導体デバイスは、ＬＥＤのような半導体発光デバイスを備えるが、これに限定されていない。
【００６８】
この発明のより具体的な実施例の一例として、図３によると、このウエハレベル半導体デバイスの製造方法は以下の工程を備える。すなわち、
（１）前記半導体材料層を直接的に加工することで、設定機能を備える複数のユニットセル２が形成され、正常領域におけるすべてのユニットセル２の一部が正常ユニットセルとして設定され、それ以外のユニットセルが冗長ユニットセルとして設定され、
（２）すべての正常ユニットセルは、並列設置された二つ以上の多段単位群に分けられ、いずれか一つの多段単位群は、直列設置された二つ以上の第一並列群を含み、いずれか一つの第一並列群は、並列設置された二つ以上の正常ユニットセルを含み、
（３）多段単位群毎に導通電圧を測定し、測定結果によって各多段単位群から選定されたＭ個の第一並列群と、Ｎ個の第二並列群とを直列接続することで一つの直列群が形成されると共に、動作状態で各直列群の導通電圧がほぼ同じになるようにし、
ここで、前記第二並列群は、並列設置された二つ以上の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは０又は正の整数である。
【００６９】
上記で説明したように、本発明におけるウエハレベル半導体デバイスは、構造が簡単で、製造工程が便利で、安価で、高良品率であるという利点があるため、大規模製造および応用に適用できる。
【００７０】
以下では、本発明のいくつかの好ましい実施例および図面に基づいて、本発明の技術思想をさらに詳しく説明する。
【００７１】
図４ａ、４ｂによると、本実施例はウエハレベルＬＥＤデバイスに関し、これがウエハレベル基板１１と基板１１の上面（「第一表面」と呼ぶ）とに固定された複数のユニットセル１２を備え、前記複数のユニットセル１２は直接的に前記基板の第一表面に成長した半導体層を分割することで形成される。
前記基板には、サファイアウエハ、ＳｉＣウエハ、又はＳｉウエハなどを採用できるが、これに限定されていない。
【００７２】
前記半導体層は、エピ層と命名されてもよく、例えばＰＮ接合、アクティブ層などのような、本業界で広く公知の半導体発光デバイスの構成に用いられる各構成単位を備えるが、ここでその構成を説明しない。
【００７３】
このＬＥＤユニットセルが、一定動作電圧で駆動されたとき、正常に発光できる機能単位であり、上記で説明したように、各ＬＥＤユニットセルの間は互いに電気的に絶縁すべきである。
さらに、前記ユニットセルが複数の正常ユニットセルと複数の冗長ユニットセルとを含み、
ここで、前記複数の正常ユニットセルは、並列設置された複数の多段単位群に分けられ、いずれかひとつの多段単位群が直列設置された複数の第一並列群ａを含むとともに、いずれかひとつの多段単位群から選定されたＭ個の第一並列群が、導線を介してＮ個の第二並列群に直列接続することで、一つの直列群ｂが形成され、すべての直列群の導通電圧がほぼ同じになる。
【００７４】
前記「ほぼ同じ」というのは、各直列群の導通電圧のずれが±１０％以内である。
【００７５】
前記いずれか一つの第一並列群は、並列設置された二つ以上の正常ユニットセルを含み、前記いずれか一つの第二並列群は、並列設置された二つ以上の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは０又は正の整数である。
【００７６】
図５ａ、図５ｂに示す実施例によると、Ｎは０であり、各多段単位群において、一つの特定点を選定して、導線を介して直接的にデバイスの一つの動作電極に接続し、つまり、各多段単位群内の一部またはすべての第一並列群を直列接続することで、一つの直列群が形成され、最後にすべての直列群の導通電圧がほぼ同じになるようにする。
【００７７】
さらに、図６のように、本発明の好適な実施例の他の例において、前記実施例の回路構成において、直列群毎にさらに少なくとも一つの整合抵抗が設けられ、前記整合抵抗によって、前記実施例における各直列群の導通電圧差に基づいて、各直列群の導通電圧差をなくすように調整できるので、取得したウエハレベルＬＥＤデバイスは最適の動作安定性及び発光効率を備える。
【００７８】
また、前記ウエハレベルＬＥＤデバイスの製造工程は以下の工程を備える。
（１）前記半導体材料層を加工することで、設定機能を備える複数のユニットセルが形成され、正常領域におけるすべてのユニットセルの一部が正常ユニットセルとして設定され、それ以外のユニットセルが冗長ユニットセルとして設定され、
（２）すべての正常ユニットセルが並列設置された二つ以上の多段単位群に分けられ、いずれか一つの多段単位群は、直列設置された二つ以上の第一並列群を含み、いずれか一つの第一並列群は、並列設置された二つ以上の正常ユニットセルを含み、
（３）多段単位群毎に導通電圧を測定し、測定結果によって各多段単位群から選定されたＭ個の第一並列群と、Ｎ個の第二並列群とを直列接続することで、一つの直列群が形成されるとともに、動作状態で各直列群の導通電圧がほぼ同じになるようにし、
ここで、前記第二並列群は、並列設置された二つ以上の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは０又は正の整数である。
【００７９】
また、直列群毎にさらに少なくとも一つの整合抵抗が設けられている。
【００８０】
前記実施例では、ユニットセル間の電気接続を実現するため、業界で広く公知の金属蒸着法、堆積法、マイクロナノ加工技術により、各ユニットセルにおいて動作電極をユニットセルに接続する電気接続回路が加工された。
【００８１】
また、得られたウエハレベルＬＥＤデバイスがより優れた光効率を有するように、デバイスには、出射光波長変換構造、反射層、ＡＣ（Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ）構成、光学レンズなどを導入してパッケージしてもよく、この発明では、前記ウエハレベルＬＥＤデバイスが、実際に一つの大型のＬＥＤチップとみなされるため、各ユニットセルに対してそれぞれパッケージする必要がなく、デバイス全体に対して一回のパッケージで済むことで、パッケージ工程を簡略でき、実際にパッケージ材料も節約できる。
【００８２】
当然、前記ウエハレベル半導体デバイスは、正常に動作させるため、電源に接続するように、各ユニットセルに動作電極を設定する必要がある。前記のような動作電極の設定に関わる操作は、当業者であれば、金属蒸着法、微細加工法などの本分野において広く公知の技術手段で実現できるが、前記方法に限定されるものではない。
【００８３】
また、高力率の半導体デバイスは、放熱する必要があるため、前記実施例に関わるウエハレベルＬＥＤデバイスには、さらにヒートシンク、マイクロ流体冷却構成などのような一般的な冷却構成を設定してもよい。
【００８４】
一般的な冷却構成は、放熱効率が低いという問題があるため、この発明には以下のような二つの冷却構成が用いられている。すなわち、
一、ノーマル方向アセンブリ形態のデバイスに対して、基板を封止するように冷却構成が接続され、前記基板の第二表面における選定領域は、前記冷却構成の冷却媒体流通キャビティ内に曝され、前記選定領域は、少なくとも基板の第一表面の前記複数のユニットセルが配置された領域に対応している。
二、フリップ形態のデバイスに対して、基板を封止するように冷却構成が接続されるが、少なくとも動作電極に配置されたすべてのユニットセルが前記冷却構成の冷却媒体流通キャビティ内に曝される。
【００８５】
前記設計を採用して、さらに冷却媒体流通キャビティに流れる水、オイルなどの媒体の流速、流量などを調整することで、効率的な冷却が達成でき、デバイスの操作安定性と寿命をより向上させることができる。
【００８６】
また、図７ａ、図７ｂのように、例えば、ウエハレベルＬＥＤチップに適用できる放熱構成は、前記ウエハレベルＬＥＤチップに接続された放熱ケース２２を備え、前記ウエハレベルＬＥＤチップは、ウエハレベル基板１１と、前記基板の一方の面に成長したエピタキシャル層を直接的に加工して形成された複数の機能ユニットセル１２とを備え、前記放熱ケース内には、熱媒を貯蔵できるキャビティ２１が設置され、前記ウエハレベル半導体デバイスの一方の面における前記機能ユニットセルに対応する一部領域が、前記キャビティ内に曝されている。
【００８７】
前記各機能ユニットセルは、ｎ型半導体１２１、ｐ型半導体１２２、発光量子井戸１２３、絶縁誘電体１２４などの構成層を備えている。
【００８８】
前記ウエハレベルＬＥＤチップを正常に動作させるために、各機能ユニットセル間に相互接続金属１３などを設置する必要があり、さらに相互接続金属１３をカソード１４、アノード１５などに電気接続させる。
【００８９】
また、前記ウエハレベルＬＥＤチップにおける前記キャビティ内に曝された一方の面に、反射層１６が接続されるとともに、前記機能ユニットセルが前記ウエハレベルＬＥＤチップの他方の面に配置されている。
【００９０】
さらに、この発明の実施の形態の一例において、少なくとも前記ウエハレベル半導体デバイスにおける前記キャビティ内に曝された一方の面の一部領域には、放熱構成が配置されている。
【００９１】
また、図８ａ、図８ｂのように、前記冷却構成は、前記ウエハレベル半導体デバイスの一方の面に接続された複数のフィン状放熱フィン１７１を備え、前記ウエハレベル半導体デバイスの他方の面には、機能ユニットセルが配置されている。
【００９２】
また、図９ａ、図９ｂのように、前記放熱構成は、前記ウエハレベル半導体デバイスの一方の面に接続された複数の放熱コラム１７２を備え、前記ウエハレベル半導体デバイスの他方の面には、機能ユニットセルが配置されている。
【００９３】
また、典型的な実施例の一例として、図１０のように、前記放熱構成には、さらに、成形体５１と放熱ケースとの間にウエハレベル半導体デバイスの周縁部を固定し、挟むように成形体５１が設定されてもよく、前記ウエハレベル半導体デバイスの周縁部と前記成形体と放熱ケースとの間には、それぞれＯ型シールリング５３のようなシール部品が設定されている。また、ボルト５２などの締結部材で、前記成形体と放熱ケースとを締結してもよい。
【００９４】
他の可能な実施形態として、前記放熱ケースと前記ウエハレベル半導体デバイスとを半田付けで固定してもよい。図７のように、例えば半田により基板と放熱ケースとの間に半田層３４が形成され、基板と放熱ケースとを封止するように固定されるため、このデバイスの構成がより簡単且つコンパクトになる。
【００９５】
前記熱媒は、水、油などの流体形態の材料が用いられる。
伝熱効率を向上するために、前記放熱ケースには、熱媒が高速で流れるように、前記キャビティに連通する熱媒入口と出口が設置されてもよい。
当然、前記熱媒は、例えば、水、アセトン、アルコール等の他のタイプの相変化材料を使ってもよい。
【００９６】
また、放熱ケースは封止するように設計されてもよい。図１１のように、典型的な実施例の一例では、この相変化放熱筺体２３に、複数の中空の放熱フィン２４が配置されており、ウエハレベル半導体デバイスが動作するとき、その裏面における放熱コラム１７２間に充填された相変化放熱液体６１が加熱され、相変化蒸気６２になるとともに、放熱フィンに入り、外部と熱交換を行った後、新たに相変化放熱液体に凝集して液バックを起すことで、熱伝導を実現できる。
【００９７】
さらに、例えばＬＥＤなどのようなウエハレベル半導体発光デバイスとして、デバイスの光出射面にＡＣ（Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ）構成を設定してもよく、例えば、フォトニック結晶構造、大型レンズ、小レンズ群などを設定しても良い。
【００９８】
より好ましい実施例としては、ＬＥＤなどのデバイスは、バックライトのように構成され、光出射面にフォトニック結晶構造４２１、大レンズ４２２、小レンズ群４２３などを設置されることで、光出射率を向上させるとともに、アクティブ領域が熱媒に曝されることになり、さらに熱伝導経路が短くなるので、放熱効率を向上できる。当然、前記設計を実現するために、ＬＥＤデバイスは、サファイアのような透明基板を採用すべきである。また、安全性や、ＬＥＤデバイスの動作機能の保障などにより、この実施例には、熱媒体は、熱媒体油などの絶縁性熱媒体が用いられることが好ましい。
【００９９】
前記放熱構成の設計によれば、ウエハレベル半導体デバイスは、最短の放熱経路と最大の放熱効率とを備えることになり、デバイスの動作安定性を向上させ、使用寿命も延ばされる。
【０１００】
また、より好ましい実施例の一例として、前記ウエハレベル半導体デバイスは、プラグイン式電気接続構成のように構成され、絶縁基体と弾性導電機構とを備えており、前記弾性導電機構は、絶縁基体に固定されて接続されており、前記弾性導電機構の一端部又は両端部間の選定箇所と、絶縁基体との間に、前記ウエハレベル半導体デバイスを挟み込んで固定可能な弾性挟持構成が形成され、前記ウエハレベル半導体デバイスが前記弾性挟持構成に挿入されたとき、前記弾性導電機構の一端又は両端部間の選定箇所が、前記ウエハレベル半導体デバイスのアノード電極またはカソード電極に電気的接触する。
【０１０１】
さらに、図１３のように、ＬＥＤデバイスを例として挙げる場合に、より好ましい実施例の一例において、前記弾性導電機構は、金属リード３３を備え、前記金属リードの一方端部は絶縁基体３１に固定され、他方の端部は自由端である。
【０１０２】
より具体的な実施例の一例には、前記金属リードの他方の端部は、少なくとも一つの円弧状構造を備えており、前記ウエハレベルＬＥＤデバイスが前記弾性挟持構成に挿入されたとき、少なくとも一つの円弧状構造の先端部が前記ウエハレベルＬＥＤデバイスのアノード電極またはカソード電極に電気的接触する。
【０１０３】
さらに、前記弾性導電機構は、前記絶縁基体の一方端部に固定され、他方の端部が突出部を備え、前記突出部と、前記弾性導電機構の一端部又は両端部間の選定箇所との間に、前記弾性挟持構成が形成されている。
【０１０４】
ここで、前記ウエハレベルＬＥＤデバイスが前記弾性挟持構成に挿入されるとき、前記絶縁基体が前記基板の他方の面に接触する。
【０１０５】
実施可能な実施例の一例において、前記弾性導電機構は、前記絶縁基体に配置された導線（金属ワイヤ３２）を介して電源に電気的接続する。
【０１０６】
従来の電気引き出し構造の代わりに、前記プラグイン式電気接続構成を採用することで、低コストで、加工が容易になり、実装、交換、修理するとき、弾性導電機構と絶縁ベースとにより構成される弾性挟持構成から、ウエハレベル半導体デバイスが挿抜できれば良いので、操作が簡単且つ便利で、ウエハレベル半導体を損傷する可能性も低くなり、オペレータは絶縁基体で挿抜できるので、オペレータの個人安全性を保障でき、さらに、人体の静電気によりウエハレベル半導体デバイスを損傷することを避けることができる。
【０１０７】
より具体的には、この発明の典型的な実施例の一例では、図１４のように、ウエハレベル発光ダイオードの製造方法が、以下の工程を備える。すなわち、
工程１：ＬＥＤエピタキシャルウエハに、透明導電性電極ＩＴＯ（酸化インジウムスズ）を堆積させ、
工程２：一回目に透明導電性電極ＩＴＯに対して、フォトリソグラフィを行い、エッチングが行うことで、レジストが覆われていない部分を、完全に除去した。
工程３：厚いＳｉＯ２マスクを形成するように蒸着させ、ＳｉＯ２マスクに対してフォトリソグラフィを行い、エッチングを行うことで、側壁に傾斜なスロープを形成した。
工程４：ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｅｍｉｓｓｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｅｒ）で、絶縁ベースまでＧａＮエピタキシャル層をエッチングした。
工程５：Ｎメサになるようにフォトリソグラフィが行われ、ＩＣＰによりＮ型高濃度ドープ領域までＧａＮエピタキシャル層をエッチングした。
工程６：ウェットエッチングによりマスクを完全に除去した。
工程７：アニーリングした。
工程８：絶縁誘電体層を堆積させた。
工程９：四回目のフォトリソグラフィが行われ、エッチングが行われたことで、レジストに覆われていない部分の絶縁誘電体層を確実に除去した。
工程１０：最後にフォトリソグラフィが行われ、金属が堆積された後、剥離された。
【０１０８】
ウエハレベル発光ダイオード（ＬＥＤ）は、多くのＬＥＤユニットセルが集積されるため、前記製造方法で有効的にウエハレベルＬＥＤの良品率を向上させるとともに、デバイスの電気性能と信頼性も改善でき、プロセス工程の制御が容易であり、従来のプロセスと完全互換できる。
【０１０９】
また、上記の説明では、工程３、工程４、工程５が順番的に行われたが、または、工程５、工程３、工程４という順番で行われてもよい。
ここで、工程５において、ＳｉＯ２マスクをエッチングするために、ウェットエッチング法が行われた後に、ドライエッチング法が行われた。
ここで、工程７（アニーリング）は、工程１−６の後に行われた。
ここで、工程７（アニーリング）は、工程２の後に行われてもよく、これに合わせて、他の工程が延ばされることになる。
【０１１０】
ここで、絶縁誘電体層は、ＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２というサンドイッチ構造のように構成されている。
【０１１１】
この発明において、優先的にＩＴＯを堆積、エッチングすることにより、大幅にＬＥＤユニットセル間のショートおよび電流リークを低減することが可能である。また、ウェットエッチング法とドライエッチング法とにより、厚いＳｉＯ２をエッチングすることで、ＳｉＯ２の側壁に大きなスロープが形成され、ＩＣＰによりＧａＮ層までエッチングすることで、相互接続金属が上り坂で断線する可能性を減らすことができる。
【０１１２】
また、例えば、より具体的な実施例の一例では、ウエハレベル発光ダイオード（ＬＥＤ）の製造方法が以下の工程を備える。すなわち、
工程Ｓ１：洗浄したＬＥＤエピタキシャルウエハを、表面の自然酸化層と金属粒子とを除去するために、王水に浸漬した後、脱イオン水で超音波洗浄し、最終的に高圧窒素ガスで乾燥させた。そして、光学コーティング機でＩＴＯ蒸着を行った（図１５、ａを参考）。
工程Ｓ２：ＩＴＯをフォトリソグラフィし、エッチングし（図１５、ｂを参考）、ＩＴＯのレジストが覆われていない部分を、完全にエッチングしたことを確認した後、レジストを除去して洗浄した。
工程Ｓ３：ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ)法によって、一定の厚み、例えば２．５−３．５μｍのＳｉＯ２が形成された後、隔離リソグラフィ、エッチングが行われた。ＳｉＯ２に対して、ドライエッチング法、さらにウェットエッチング法を行い、ＳｉＯ２に３０度以上６０度以下のスロープが形成された後、フォトレジストを除去した（図１５、ｃを参考）。
工程Ｓ４：ＩＣＰについて、適切なエッチング条件を設定して、ＧａＮを隔離、エッチングすることで、ＳｉＯ２のスロープを、ＧａＮエピタキシャル層まで延伸させた（図１５、ｄを参考）。また、隔離領域におけるＧａＮが完全にエッチングされたことを確認した。
工程Ｓ５：Ｎメサをなるようにフォトリソグラフィとエッチングとが行われた。ＲＩＥ（Ｒｅｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）により、ウィンドウにおけるＳｉＯ２が完全にエッチングされ、除去した後、フォトレジストも除去し、ＩＣＰでＧａＮをエッチングした（図１５、ｅを参考）。
工程Ｓ６：ＢＯＥ（Ｂｕｆｆｅｒ  Ｏｘｉｄｅ  Ｅｔｃｈｅｒ）により、残りのＳｉＯ２を完全にエッチングした。
工程Ｓ７：４５０℃−６５０℃において、圧縮エアでアニーリングを行った（図１５、ｆを参考）。
工程Ｓ８：ＰＥＣＶＤによって、ＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２を絶縁層として蒸着させた（図１５、ｇを参考）。
工程Ｓ９：誘電体層に対してフォトリソグラフィを行い、絶縁誘電体層のレジストに覆われていない部分をエッチングし、確実に除去した。さらに、フォトレジストを完全に除去した（図１５、ｈを参考）。
工程Ｓ１０：相互接続金属に対してフォトリソグラフィして、電子ビームでＴｉ／Ａｌ／Ｎｉ／Ａｌ／Ｎｉ／Ａｕを蒸発、蒸着させることで、相互接続金属を形成させた。最後に、超音波で非相互接続金属を除去した（図１５、ｉを参考）。
【０１１３】
最後に説明したいことは、上述した実施形態は本発明を説明するためのものであり、本
発明の範囲を限定するものではない。また、本分野の通常の技術者であれば、本発明は、
発明の趣旨を逸脱しない範囲内で、各実施の形態の自由な組み合わせ、あるいは各実施の
形態の任意の構成要素の等価置換が可能である。
（付記）
（付記１）
ウエハレベル基板と、並列設置されるように前記基板の表面に形成された複数の直列群と、導線とを備えるウエハレベル半導体デバイスであって、
前記直列群は、それぞれ直列設置された複数の並列群を含み、各並列群は、並列設置された複数のユニットセルを含み、各ユニットセルは前記基板の表面に直接的に成長した半導体層を加工することにより形成される独立機能単位であり、
前記導線は、少なくとも各直列群中から選定された一つの並列群と、前記半導体デバイスにおける一つの電極とを電気接続すること、及び／または、選定された二つの並列群の間を電気接続することで、全部の直列群の導通電圧をほぼ一致させることを特徴とするウエハレベル半導体デバイス。
（付記２）
前記基板の表面に形成されたすべてのユニットセルは、複数の正常ユニットセルと複数の冗長ユニットセルとを含み、前記複数の正常ユニットセルは、複数の多段単位群が並列設置されるように形成され、いずれか一つの多段単位群は、直列設置された複数の第一並列群を含むとともに、いずれか一つの多段単位群から選定されたＭ個の第一並列群と、Ｎ個の第二並列群とを直列接続することで一つの直列群が形成され、
ここで、いずれか一つの第一並列群は、並列設置された複数の正常ユニットセルを含み、いずれか一つの第二並列群は、並列設置される複数の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは０又は正の整数であることを特徴とする付記１に記載のウエハレベル半導体デバイス。
（付記３）
少なくとも一つの直列群に、さらに少なくとも一つの整合抵抗が設けられていることを特徴とする付記１に記載のウエハレベル半導体デバイス。
（付記４）
少なくとも一つの多段単位群から選定された二つ以上の第一並列群を、直接的に導線を介して、少なくとも一つの第二並列群に直列接続することで、直列群が形成されることを特徴とする付記２に記載のウエハレベル半導体デバイス。
（付記５）
さらに、放熱構成を備えており、前記放熱構成は、前記ウエハレベル半導体デバイスに接続された少なくとも一つの放熱ケースを備えて、前記放熱ケース内には、熱媒を貯蔵できるキャビティが設置され、少なくとも前記ウエハレベル半導体デバイスの一方の面において、少なくとも機能ユニットセルに対応する一部領域が前記キャビティ内に曝されることを特徴とする付記１に記載のウエハレベル半導体デバイス。
（付記６）
少なくとも前記ウエハレベル半導体デバイスの、前記キャビティ内に曝された一方の面において、少なくとも一部領域に放熱構成が配置されていることを特徴とする付記５に記載のウエハレベル半導体デバイス。
（付記７）
前記放熱構成は、少なくとも前記ウエハレベル半導体デバイスの一方の面に接続された複数のシート状、及び／またはコラム状の放熱構成を備えることを特徴とする付記６に記載のウエハレベル半導体デバイス。
（付記８）
前記放熱構成は、前記ウエハレベル半導体デバイスの一方の面に並設される複数のフィン状放熱フィン、または、前記ウエハレベル半導体デバイスの一方の面にマトリクス状に配置される複数の放熱コラムを備えることを特徴とする付記５−７のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記９）
前記ウエハレベル半導体デバイスの、前記キャビティ内に曝された一方の面に、反射層が接続されており、前記機能ユニットセルは、前記ウエハレベル半導体デバイスの他方の面に配置されていることを特徴とする付記５−７のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記１０）
前記放熱構成と、前記ウエハレベル半導体デバイスの一方の面との間に、さらに反射層が設けられていることを特徴とする付記５−７のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記１１）
前記放熱ケースにおいて、前記キャビティに連通する熱媒入口と出口とが配置されていることを特徴とする付記５−７のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記１２）
前記放熱ケースは、密閉内腔を備えると共に、複数の放熱フィンを備えることを特徴とする付記５−７のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記１３）
前記放熱構成は、成形体を備えており、前記ウエハレベル半導体デバイスの周縁部は前記成形体と放熱ケースとの間に固定されて挟まれ、少なくとも前記ウエハレベル半導体デバイスの周縁部と前記成形体と放熱ケースとの間には、それぞれシール部品が設定されていることを特徴とする付記５−７のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記１４）
前記放熱構成は、前記成形体と放熱ケースとを締結することに用いられる締結部材を備えることを特徴とする付記１３に記載のウエハレベル半導体デバイス。
（付記１５）
前記放熱ケースと前記ウエハレベル半導体デバイスとが、半田付けして固定されることを特徴とする付記５−７のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記１６）
さらにプラグイン式電気接続構成を備えており、前記プラグイン式電気接続構成は、絶縁基体と弾性導電機構とを備え、前記弾性導電機構は絶縁基体に固定されて接続されており、前記弾性導電機構の一端部又は両端部間の選定箇所と、絶縁基体との間には、前記ウエハレベル半導体デバイスを挟み込んで固定可能な弾性挟持構成が形成され、前記ウエハレベル半導体デバイスが前記弾性挟持構成に挿入されたとき、前記弾性導電機構の一端又は両端間の選定箇所が、前記ウエハレベル半導体デバイスのアノード電極またはカソード電極に電気的接触することを特徴とする付記１−７、１４のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記１７）
前記弾性導電機構は金属リードを備えており、前記金属リードの一方端部は絶縁基体に固定され、他方の端部は自由端であることを特徴とする付記１６に記載のウエハレベル半導体デバイス。
（付記１８）
前記金属リードの他方の端部は、少なくとも一つの円弧状構造を備えており、前記ウエハレベル半導体デバイスが前記弾性挟持構成に挿入されたとき、少なくとも一つの円弧状構造の先端部が前記ウエハレベル半導体デバイスのアノード電極またはカソード電極に電気的接触していることを特徴とする付記１７に記載のウエハレベル半導体デバイス。
（付記１９）
前記弾性導電機構は、前記絶縁基体の一方端部に固定され、他方の端部が突出部を備え、前記突出部と、前記弾性導電機構の一端又は両端間の選定箇所との間に、前記弾性挟持構成が形成されることを特徴とする付記１６に記載のウエハレベル半導体デバイス。
（付記２０）
前記弾性導電機構が、前記絶縁基体に配置された導線を介して電源に電気的接続していることを特徴とする付記１６に記載のウエハレベル半導体デバイス。
（付記２１）
前記ウエハレベル半導体デバイスが前記弾性挟持構成に挿入されるとき、前記絶縁基体は前記基板の他方の面に接触することを特徴とする付記１６に記載のウエハレベル半導体デバイス。
（付記２２）
前記ウエハレベル基板の直径は、２インチ以上であることを特徴とする付記１−７、１４、１７−２１のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記２３）
前記直列群の導通電圧が１１０Ｖ±２０Ｖ、２２０Ｖ±４０Ｖ又は３８０Ｖ±７０Ｖであることを特徴とする付記１に記載のウエハレベル半導体デバイス。
（付記２４）
前記ウエハレベル半導体デバイスは、半導体レーザ、ＬＥＤ、またはダイオードを備えることを特徴とする付記１−７、１４、１７−２１のうちのいずれか１つに記載のウエハレベル半導体デバイス。
（付記２５）
前記ウエハレベル半導体デバイスが半導体発光デバイスであり、前記半導体発光デバイスの光出射面にフォトニック結晶構造または一つ以上のレンズ構成を備えるＡＣ（Ａｎｔｉ  Ｒｅｆｌｅｃｔｉｖｅ）構成が設定されることを特徴とする付記２４に記載のウエハレベル半導体デバイス。
（付記２６）
付記１−２５のうちのいずれか１つに記載のウエハレベル半導体デバイスの製造方法であって、
各直列群は直列設置された複数の並列群を含み、各並列群は並列設置された複数のユニットセルを含み、各ユニットセルは前記基板の表面に直接的に成長した半導体層を加工することにより形成された独立機能単位である、ウエハレベル基板の表面に並列設置された複数の直列群が形成されるステップと、
少なくとも導線により、各直列群中から選定された一つの並列群と、前記半導体デバイスの一つの電極とを電気接続すること、及び／または、選定された二つの並列群を電気接続することによって、全部の直列群の導通電圧をほぼ一致させるステップと、の二つのステップを備えることを特徴とするウエハレベル半導体デバイスの製造方法。
（付記２７）
（１）第一表面に半導体層が成長したウエハレベル基板であるウエハレベルＬＥＤエピタキシャルウエハを提供するステップと、
（２）前記半導体層を加工することで、複数のユニットセルが形成されるステップと、
（３）複数のユニットセルの一部は正常ユニットセルとして選定され、それ以外のユニットセルは冗長ユニットセルとして扱われるとともに、全ての正常ユニットセルが、二個以上の、毎に直列設置された二個以上の第一並列群を含む多段単位群に分けられ、並列設置されるステップと、
いずれか一つの多段単位群から選定されたＭ個の第一並列群と、Ｎ個の第二並列群とを直列接続することで、一つの直列群が形成されることにより、前記二つ以上の直列群の導通電圧がほぼ一致させられるステップとを備え、
ここで、いずれか一つの第一並列群は複数の並列設置された正常ユニットセルを含み、いずれか一つの第二並列群は並列設置された複数の冗長ユニットセルを含み、Ｍは正の整数であり、Ｎは０又は正の整数であることを特徴とする付記２６に記載のウエハレベル半導体デバイスの製造方法。
（付記２８）
いずれか一つの多段単位群から選定された二つ以上の第一並列群は、導線を介して、少なくとも一つの第二並列群に直列接続することで、一つの直列群が形成されるステップか、または、
少なくとも一つの直列群には、さらに少なくとも一つの整合抵抗が設けられるステップを備えることを特徴とする付記２７に記載のウエハレベル半導体デバイスの製造方法。
（付記２９）
前記基板と放熱構成及び／またはプラグイン式電気接続構成とを接続するステップを備えることを特徴とする付記２７に記載のウエハレベル半導体デバイスの製造方法。
（付記３０）
（１）基板と前記基板に成長した半導体材料層とを備えるエピタキシャルウエハを提供するステップと、
（２）前記半導体材料層に透明導電層を形成するステップと、
（３）透明電極パターンを形成するように、透明導電層をエッチングするステップと、
（４）（Ｉ）前記エピタキシャルウエハには、マスクが形成されており、マスク層のエッチング領域の側壁が３０度以上６０度以下のスロープになるとともに、前記半導体材料層が露出するように、マスク層の選定領域をエッチングし、
マスク層から露出した半導体材料の一部を、前記基板までエッチングすることで、半導
体材料層において互いに隔離された機能ユニットセル基体を形成し、
マスク層から露出した半導体材料の一部を、引き続きエッチングすることで、各機能ユニットセル基体にメサ構造を形成するステップ、
または、
（ＩＩ）マスク層から露出した半導体材料の一部を、引き続きエッチングすることで、各機能ユニットセル基体にメサ構造を形成し、
前記エピタキシャルウエハには、マスクが形成されており、マスク層のエッチング領域の側壁が３０度以上６０度以下のスロープになるとともに、前記半導体材料層が露出するように、マスク層の選定領域をエッチングし、
マスク層から露出した半導体材料の一部を、基板までエッチングすることで、半導体材料層において互いに隔離された機能ユニットセル基体を形成するステップと、
（５）前記マスク層を完全に除去し、さらにエピタキシャル層に絶縁誘電体層を形成するステップと、
（６）前記絶縁誘電体層における選定領域をエッチングすることで、各機能ユニットセル基体において、相互接続金属の堆積に用いられた相互接続金属領域を露出させるステップと、
（７）前記エピタキシャルウエハに相互接続金属が形成され、さらに、相互接続金属領域に形成されていない相互接続金属を剥離することで、協同動作する機能ユニットセルを電気接続するステップと、
を備えることを特徴とする付記２６−２９のうちのいずれか１つに記載のウエハレベル半導体デバイスの製造方法。
（付記３１）
前記ステップ（３）は、さらに、透明電極パターンを形成した後、形成されたデバイスをアニーリングすることを備え、
または、前記ステップ（５）は、さらに、前記マスクを完全に除去した後、アニーリングして、前記エピタキシャル層に絶縁誘電体層を形成することを特徴とする付記３０に記載のウエハレベル半導体発光デバイスの製造方法。
（付記３２）
前記ステップ（３）は、フォトリソグラフィ法により前記透明導電層をエッチングすることで、透明電極パターンを形成することを備えることを特徴とする付記３０に記載のウエハレベル半導体発光デバイスの製造方法。
（付記３３）
前記ステップ（４）は、フォトリソグラフィ法により、前記半導体材料層まで前記マスクをエッチングすることを備えることを特徴とする付記３０に記載のウエハレベル半導体発光デバイスの製造方法。
（付記３４）
前記ステップ（４）において、前記マスクは、ＳｉＯ２マスク層であることを特徴とする付記３０に記載のウエハレベル半導体発光デバイスの製造方法。
（付記３５）
前記ステップ（４）は、ドライエッチング法により、マスクから露出した半導体材料の一部を基板までエッチングすることを備えることを特徴とする付記３０に記載のウエハレベル半導体発光デバイスの製造方法。
（付記３６）
前記ステップ（４）は、ウィンドウにおけるマスク層をドライエッチング法及び／またはウェットエッチング法により除去した後、さらにドライエッチング法によりマスク層から露出した半導体材料層の一部に対して引き続きエッチングすることで、各機能にユニットセル基体にメサ構造を形成することを備えることを特徴とする付記３０に記載のウエハレベル半導体発光デバイスの製造方法。
（付記３７）
前記透明導電層の材料は、ＩＴＯ、グラフェンまたはカーボンナノチューブ膜から選定されたことを特徴とする付記３０に記載のウエハレベル半導体発光デバイスの製造方法。
（付記３８）
前記基板は、サファイアウエハを含むウエハであることを特徴とする付記３０に記載のウエハレベル半導体発光デバイスの製造方法。
（付記３９）
前記絶縁誘電体層は、ＳｉＯ２／Ｓｉ３Ｎ４／ＳｉＯ２というサンドイッチ構造を含むことを特徴とする付記３０に記載のウエハレベル半導体発光デバイスの製造方法。
【符号の説明】
【０１１４】
１０  伝送基板、１１  ウエハレベル基板、１２  機能ユニットセル、１２１  ｎ型半導体、１２２  ｐ型半導体、１２３  発光量子井戸、１２４  絶縁誘電体、１３  相互接続金属、１４  カソード、１５  アノード、１６  反射層、１７１  フィン状放熱フィン、１７２  放熱コラム、２０  ＬＥＤチップ、２０１  ベース、２０２  エピ層、２０３  動作電極、２１  キャビティ、２２  放熱ケース、２３  相変化放熱筐体、２４  放熱フィン、３０  接着層、３１  絶縁基体、３２  金属ワイヤ、３３  金属リード、３４  半田層、４００  導線、４２１  フォトニック結晶構造、４２２  大レンズ、４２３  小レンズ群、５１  成形体、５２  ボルト、５３  シールリング、６１  相変化放熱液体、６２  相変化蒸気、ａ  第一並列群、ａ’第一並列群、ｂ  直列群、ｂ’直列群、１  サファイアベース、２  ＧａＮエピタキシャル層、３  ＩＴＯ層、４  ＳｉＯ２マスク、５  絶縁誘電体層、６  相互連結金属
【図１】
0006352430.tif 000007
【図２】
0006352430.tif 000008
【図３】
0006352430.tif 000009
【図４ａ】
0006352430.tif 000010
【図４ｂ】
0006352430.tif 000011
【図５ａ】
0006352430.tif 000012
【図５ｂ】
0006352430.tif 000013
【図６】
0006352430.tif 000014
【図７ａ】
0006352430.tif 000015
【図７ｂ】
0006352430.tif 000016
【図８ａ】
0006352430.tif 000017
【図８ｂ】
0006352430.tif 000018
【図９ａ】
0006352430.tif 000019
【図９ｂ】
0006352430.tif 000020
【図１０】
0006352430.tif 000021
【図１１】
0006352430.tif 000022
【図１２ａ】
0006352430.tif 000023
【図１２ｂ】
0006352430.tif 000024
【図１２ｃ】
0006352430.tif 000025
【図１３】
0006352430.tif 000026
【図１４】
0006352430.tif 000027
【図１５】
0006352430.tif 000028