(57)【特許請求の範囲】
【請求項１】
装置であって、前記装置は下記を備える、
ＡＣ接地ノードに接続される第１および第２の部分を備える一次巻線と、
前記一次巻線に相互に結合される二次巻線と、
前記第１の部分に結合される第１のモード回路と、
前記第２の部分に結合される第２のモード回路と、
前記第１の部分およびＡＣ接地ノードと直列に結合される第１のスイッチ、ここにおいて、前記第１のスイッチは、前記第１のモード回路がアクティブな場合に閉じられるよう構成される。
【請求項２】
請求項１に記載の装置であって、前記装置は、前記第１のモード回路および前記第２のモード回路に関連付けられる信号を処理するよう構成される前記二次巻線に結合される回路をさらに備える。
【請求項３】
請求項２に記載の装置であって、前記第１のモード回路は、第１の周波数帯域内における信号を増幅するよう構成される低雑音増幅器を備え、前記第２のモード回路は、第２の周波数帯域内における信号を増幅するよう構成される低雑音増幅器を備え、前記二次巻線に結合される前記回路は、ダウンコンバージョンミキサを備える。
【請求項４】
請求項２に記載の装置であって、前記第１のモード回路は、第１の周波数帯域内における信号を送信するよう構成されるドライバ増幅器を備え、前記第２のモード回路は、第２の周波数帯域内における信号を送信するよう構成されるドライバ増幅器を備え、前記二次巻線に結合される前記回路は、アップコンバージョンミキサを備える。
【請求項５】
請求項１に記載の装置であって、前記装置は、前記ＡＣ接地ノードに前記第２の部分を結合する第２のスイッチをさらに備え、ここにおいて、前記第２のスイッチは、前記第２のモード回路がアクティブな場合に閉じられるよう構成される。
【請求項６】
請求項１に記載の装置であって、前記装置は、前記ＡＣ接地ノードに結合される第３の巻線をさらに備え、ここにおいて、前記二次巻線はさらに、前記第３の巻線に相互に結合される。
【請求項７】
請求項２に記載の装置であって、前記装置は、前記ＡＣ接地ノードに前記第２の部分を結合する補助の第２の部分をさらに備える。
【請求項８】
請求項２に記載の装置であって、前記二次巻線に結合される前記回路は、異なる入力を有する低雑音増幅器を備える。
【請求項９】
請求項８に記載の装置であって、前記第１のモード回路は、第１の帯域を通過するためのフィルタを備え、前記第２のモード回路は、第２の帯域を通過するためのフィルタを備える。
【請求項１０】
請求項８に記載の装置であって、前記第１のモード回路は、第１の帯域を通過するためのマッチングネットワークを備え、前記第２のモード回路は、第２の帯域を通過するためのマッチングネットワークを備える。
【請求項１１】
装置であって、前記装置は下記を備える、
補助の中間ノードに結合される第１の一次巻線と、
前記補助の中間ノードに、およびさらにＡＣ接地ノードに結合される第２の一次巻線と、
前記第１および第２の一次巻線に相互に結合される二次巻線と、
前記第１の一次巻線に結合される第１のモード回路と、
前記第２の一次巻線に結合される第２のモード回路と、
前記第１のモード回路および前記第２のモード回路に関連付けられる信号を処理するよう構成される前記二次巻線に結合される回路。
【請求項１２】
請求項１１に記載の装置であって、前記第１のモード回路は、第１の周波数帯域内における信号を増幅するよう構成される低雑音増幅器を備え、前記第２のモード回路は、第２の周波数帯域内における信号を増幅するよう構成される低雑音増幅器を備え、前記二次巻線に結合される前記回路は、ダウンコンバージョンミキサを備える。
【請求項１３】
請求項１１に記載の装置であって、前記第１のモード回路は、第１の周波数帯域内における信号を送信するよう構成されるドライバ増幅器を備え、前記第２のモード回路は、第２の周波数帯域内における信号を送信するよう構成されるドライバ増幅器を備え、前記二次巻線に結合される前記回路は、アップコンバージョンミキサを備える。
【請求項１４】
装置であって、前記装置は下記を備える、
第１および第２の端末を備える一次巻線と、
前記一次巻線の前記第１の端末に結合される第１のモード回路と、
前記一次巻線の前記第２の端末に結合される第２のモード回路と、
前記一次巻線に相互に結合される二次巻線と、
前記第１のモード回路および前記第２のモード回路に関連付けられる信号を処理するよう前記二次巻線に結合される回路と、
前記第２のモード回路がアクティブな場合にＡＣ接地ノードに前記一次巻線の前記第１の端末を結合するよう構成される第１のスイッチと、
前記第１のモード回路がアクティブな場合にＡＣ接地ノードに前記一次巻線の前記第２の端末を結合するよう構成される第２のスイッチ。
【請求項１５】
請求項１４に記載の装置であって、前記二次巻線に結合される前記回路は、低雑音増幅器を備える。
【請求項１６】
請求項１４に記載の装置であって、前記二次巻線に結合される前記回路は、ダウンコンバージョンミキサを備え、前記第１のモード回路は、第１の帯域のための低雑音増幅器を備え、前記第２のモード回路は、第２の帯域のための低雑音増幅器を備える。
【請求項１７】
請求項１４に記載の装置であって、前記二次巻線に結合される前記回路は、アップコンバージョンミキサを備え、前記第１のモード回路は、第１の帯域のためのドライバ増幅器を備え、前記第２のモード回路は、第２の帯域のためのドライバ増幅器を備える。
【請求項１８】
装置であって、前記装置は下記を備える、
第１のモード回路と、
第２のモード回路と、
前記第１のモード回路および前記第２のモード回路に関連付けられる信号を処理するための手段と、
前記信号を処理するための手段に前記第１のモード回路を相互に結合するための、第１の一次巻線を備える第１の相互結合手段と、
前記信号を処理するための手段に前記第２のモード回路を相互に結合するための、第２の一次巻線を備える第２の相互結合手段と、
前記第１の相互結合手段と前記第２の相互結合手段との少なくとも１つに、ＡＣ接地を結合するための手段、
ここにおいて、前記第１の相互結合手段と前記第２の相互結合手段とは、前記信号を処理するための手段に結合される二次巻線を共有する。
【請求項１９】
請求項１８に記載の装置であって、前記信号を処理するための手段は、ダウンコンバージョンミキサを備え、前記第１のモード回路は、第１の帯域のための低雑音増幅器を備え、前記第２のモード回路は、第２の帯域のための低雑音増幅器を備える。
【請求項２０】
請求項１８に記載の装置であって、前記処理するための手段は、アップコンバージョンミキサを備え、前記第１のモード回路は、第１の帯域のためのドライバ増幅器を備え、前記第２のモード回路は、第２の帯域のためのドライバ増幅器を備える。
【請求項２１】
請求項１８に記載の装置であって、前記ＡＣ接地を結合するための手段は、前記ＡＣ接地を前記第１の相互結合手段または前記第２の相互結合手段に選択的に結合する。
【発明の詳細な説明】
【米国特許法第１１９条に基づく優先権の主張】
【０００１】
[0001]本特許出願は、２０１２年１１月１９日に出願された、「Port isolation with shared transformer」と題された米国仮特許出願第６１／７２８,１７４号の優先権を主張し、本出願の譲受人に譲渡され、参照によって本明細書に明確に組み込まれる。
【技術分野】
【０００２】
[0002]開示は、電子回路のための変圧器に関する。
【背景技術】
【０００３】
[0003]ワイヤレストランシーバは一般に、複数のモード内において動作するための回路を組み込む。例えば、無線周波数（ＲＦ）受信機は、第１の周波数帯域を受信するために第１の低雑音増幅器（ＬＮＡ）を、および第２の周波数帯域を受信するために第２の低雑音増幅器を含みうる。ＬＮＡの出力は各々、例えば、変圧器の、それぞれ、第１および第２の一次巻線の、誘導負荷を駆動し、誘導負荷はさらに、変圧器の二次巻線に相互に結合されうる。二次巻線は、ダウンコンバージョン(down-conversion)ミキサによってさらに処理するために差動信号を生成しえ、それは２つの周波数帯域の間で共有されうる。
【０００４】
[0004]典型的な実装において、１つの周波数帯域のみが一度に処理される場合、第１のＬＮＡは、第２のＬＮＡが非アクティブである場合にアクティブでありうる。第２のＬＮＡが非アクティブである場合でも、しかしながら、第２の一次巻線は、変圧器の二次巻線に依然として相互に（磁気的に）結合される。この相互結合は、第１のＬＮＡがアクティブである場合に第１の一次巻線および二次巻線の間での信号結合にノイズを追加し及び／または望ましくなく減衰させうる。第２のＬＮＡがアクティブで第１のＬＮＡが非アクティブである場合にも同様の現象が起きる。これらの効果によってもたらされる付加的な減衰およびノイズは、マルチバンドマルチバンドトランシーバの性能を低下させる。
【０００５】
[0005]ワイヤレストランシーバ内におけるマルチプルな（multiple）モードに順応する変圧器の性能を改善するための技法を提供することが望ましいだろう。
【図面の簡単な説明】
【０００６】
【図１】本開示の技法が実装されうる先行技術であるワイヤレス通信デバイスの設計のブロック図を例示する。
【図２】２つの別個の変圧器を利用して、２つの別個の周波数帯域内における受信信号を処理するための受信機の実装を例示する。
【図３】マルチポート変圧器を組み込む受信機の代替の実装を例示する。
【図３Ａ】マルチポート変圧器を組み込む受信機の代替の例示的な実施形態を例示する。
【図４】本開示にしたがった受信機の例示的な実施形態を例示する。
【図５】本開示にしたがった受信機の代替の例示的な実施形態を例示する。
【図６】本開示にしたがった代替の例示的な実施形態を例示する。
【図７】本開示の代替の例示的な実施形態を例示する、ここにおける本願明細書において開示される技術は送信機に適用される。
【図８】本開示の代替の例示的な実施形態を例示する、ここにおいて単一共有回路を使用するマルチプルなモードに順応するために包括的な技法が示される。
【図９】本開示にしたがった方法の例示的な実施形態を例示する。
【図１０】本開示の代替の例示的な実施形態を例示する、ここにおいて本明細書において記述される技法が受信機内におけるシングルエンドから差動信号への変換シナリオにさらに適用される。
【図１１】本開示の代替の例示的な実施形態を例示する、ここにおいて本明細書において記述される技法が受信機内におけるシングルエンドから差動信号への変換シナリオにさらに適用される。
【図１２】本開示の代替の例示的な実施形態を例示する、ここにおいて本明細書において記述される技法が受信機内におけるシングルエンドから差動信号への変換シナリオにさらに適用される。
【図１３】本開示の代替の例示的な実施形態を例示する、ここにおいて本明細書において記述される技法が受信機内におけるシングルエンドから差動信号への変換シナリオにさらに適用される。
【図１４】本開示の代替の例示的な実施形態を例示する、ここにおいて本明細書において記述される技法が受信機内におけるシングルエンドから差動信号への変換シナリオにさらに適用される。
【図１５】受信機内におけるシングルエンドから差動への変換のための本開示の代替の例示的な実施形態を例示する。
【図１６】本開示の代替の例示的な実施形態を例示する、ここにおいて図１５の変圧器およびスイッチ構成が受信機のダウンコンバージョンミキサおよびＬＮＡの間で利用される。
【図１７】本開示の代替の例示的な実施形態を例示する、ここにおける本明細書において開示される技法が送信機に適用される。
【発明を実施するための形態】
【０００７】
[0020]開示の様々な態様は、添付図面に関連して本明細書の以下においてより十分に記述される。本開示は、しかしながら、多くの異なる形式で具現化されうるものであり、本開示全体を通して提示される任意の特定の構成または機能に限定されるものとして解釈されるべきではない。むしろ、これらの態様は、本開示を徹底的かつ完全なものとし、本開示の範囲が当業者に十分に伝達されるように提供される。本明細書における教示に基づき、当業者は、本開示の任意の他の態様と独立して実装されようと、組み合わされて実装されようと、本開示の範囲が本明細書において開示される開示の任意の態様をカバーするよう意図されることを理解すべきである。例えば、本明細書において述べられる任意の数の態様を使用して、装置が実装されうる、または方法が実現されうる。加えて、開示の範囲は、本明細書において述べられる開示の様々な態様に加えて、またはそれ以外の、他の構造、機能性、あるいは構造および機能性を使用して実現されるそのような装置または方法をカバーするよう意図される。本明細書において開示される開示の任意の態様が特許請求の範囲の１つまたは複数の要素によって具現化されうることは理解されるべきである。
【０００８】
[0021]添付図面に関連して以下に述べられる詳細な記述は、本発明の例示的な態様の記述として意図され、本発明が実現されることができる唯一の例示的な態様を表すよう意図されない。本明細書全体にわたって使用される「例示的（exemplary）」という用語は、「例、事例、または例示としての役割を果たす」ことを意味し、他の例示的な態様に対して必ずしも好ましいまたは有利であると解釈されるべきではない。詳細な記述は、本発明の例示的な態様の完全な理解を提供する目的とした特定の詳細を含む。本発明の例示的な態様は、これらの特定の詳細なしで実現されうることが当業者に明らかになるであろう。いくつかの事例において、周知の構造およびデバイスは、本明細書において提示される例示的な態様の新規性を曖昧にすることを避けるためにブロック図形式で示される。本明細書および特許請求の範囲において、「モジュール」および「ブロック」という用語は、記述される動作を遂行するよう構成されるエンティティを示すよう交換可能に使用されうる。
【０００９】
[0022]図１は、本開示の技法が実装されうる先行技術であるワイヤレス通信デバイス１００の設計のブロック図を例示する。図１は、実例的なトランシーバの設計を提示する。概して、送信機および受信機内における信号の調整は、増幅器、フィルタ、アップコンバータ（upconverter）、ダウンコンバータ(downconverter)、等、のうちの１つまたは複数のステージによって遂行されうる。これらの回路ブロックは、図１内において提示される構成とは異なって配置されうる。さらに、図１内において提示されない他の回路ブロックはまた、送信機および受信機内における信号を調整するよう使用されうる。そうでないと記述されない限り、図１内における任意の信号、または図面内における任意の他の図は、シングルエンドあるいは差動のいずれかでありうる。図１内におけるいくつかの回路ブロックはまた、省略されうる。
【００１０】
[0023]図１内において提示される設計において、ワイヤレスデバイス１００は、トランシーバ１２０およびデータプロセッサ１１０を含む。データプロセッサ１１０は、データおよびプログラムコードを記憶するよう（表示されない）メモリを含みうる。トランシーバ１２０は、双方向通信をサポートする送信機１３０および受信機１５０を含む。概して、ワイヤレスデバイス１００は、任意の数の通信システムおよび周波数帯域のために任意の数の送信機および／または受信機を含みうる。トランシーバ１２０の全てまたは一部は、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣ、等、上において実装されうる。
【００１１】
[0024]送信機または受信機は、スーパーヘテロダインアーキテクチャまたはダイレクト変換アーキテクチャを用いて実装されうる。スーパーヘテロダインアーキテクチャにおいて、信号は、多数のステージにおいて無線周波数（ＲＦ）およびベースバンドの間で、例えば、１つのステージにおいてＲＦから中間周波数（ＩＦ）に、その後、受信機のために別のステージにおいてＩＦからベースバンドに周波数変換される。ダイレクト変換アーキテクチャにおいて、信号は、１つのステージにおいてＲＦおよびベースバンドの間で周波数変換される。スーパーヘテロダインおよびダイレクト変換アーキテクチャは、異なる回路ブロックを使用し、および／または異なる要件を有しうる。図１内において提示される設計において、送信機１３０および受信機１５０は、ダイレクト変換アーキテクチャを用いて実装される。
【００１２】
[0025]送信パスにおいて、データプロセッサ１１０は、送信されるデータを処理し、送信機１３０にＩおよびＱアナログ出力信号を供給する。提示される例示的な実施形態において、データプロセッサ１１０は、さらなる処理のために、データプロセッサ１１０によって生成されるデジタル信号をＩおよびＱアナログ出力信号、例えば、ＩおよびＱ出力電流に変換するためにデジタル‐アナログ変換器（ＤＡＣ）１１４ａおよび１１４ｂを含む。
【００１３】
[0026]送信機１３０内において、ローパスフィルタ１３２ａおよび１３２ｂは、先のデジタル‐アナログ変換によって生じる望ましくないイメージ（images）を取り除くよう、それぞれ、ＩおよびＱアナログ出力信号をフィルタリングする。増幅器（Ａｍｐ）１３４ａおよび１３４ｂは、それぞれ、ローパスフィルタ１３２ａおよび１３２ｂからの信号を増幅し、ＩおよびＱベースバンド信号を供給する。アップコンバータ１４０は、送信（ＴＸ）局部発振器（ＬＯ）信号生成器１９０からのＩおよびＱ ＴＸ ＬＯ信号を用いて、ＩおよびＱベースバンド信号をアップコンバージョンし、アップコンバージョンされた信号を供給する。フィルタ１４２は、受信周波数帯域内におけるノイズならびに周波数アップコンバージョンによって生じる望ましくないイメージを取り除くよう、アップコンバージョンされた信号をフィルタリングする。電力増幅器（ＰＡ）１４４は、望ましい出力電力レベルを取得し、送信ＲＦ信号を供給するようフィルタ１４２からの信号を増幅する。送信ＲＦ信号は、デュプレクサまたはスイッチ１４６を通って送られ、アンテナ１４８を介して送信される。
【００１４】
[0027]受信パスにおいて、アンテナ１４８は、基地局によって送信される信号を受信し、受信されたＲＦ信号を供給し、それはデュプレクサまたはスイッチ１４６を通して送られ、低雑音増幅器（ＬＮＡ）１５２に供給される。デュプレクサ１４６は、ＲＸ信号がＴＸ信号から隔離されるように、特定のＲＸ対ＴＸデュプレクサ周波数分離を用いて動作するよう設計される。受信されたＲＦ信号は、望ましいＲＦ入力信号を取得するよう、ＬＮＡ１５２によって増幅され、フィルタ１５４によってフィルタリングされる。ダウンコンバージョンミキサ１６１ａおよび１６１ｂは、ＩおよびＱベースバンド信号を生成するよう、フィルタ１５４の出力を受信（ＲＸ）ＬＯ信号生成器１８０からのＩおよびＱ ＲＸ ＬＯ信号（すなわち、ＬＯ＿ＩおよびＬＯ＿Ｑ）とミックスする。ＩおよびＱベースバンド信号は、データプロセッサ１１０に供給される、ＩおよびＱアナログ入力信号を取得するよう、増幅器１６２ａおよび１６２ｂによって増幅され、ローパスフィルタ１６４ａおよび１６４ｂによってさらにフィルタリングされる。提示された例示的な実施形態において、データプロセッサ１１０は、データプロセッサ１１０によってさらに処理されるようアナログ入力信号をデジタル信号に変換するために、アナログ‐デジタル変換器（ＡＤＣ）１１６ａおよび１１６ｂを含む。
【００１５】
[0028]図１において、ＲＸ ＬＯ信号生成器１８０が周波数ダウンコンバージョンのために使用されるＩおよびＱ ＲＸ ＬＯ信号を生成する一方、ＴＸ ＬＯ信号生成器１９０は、周波数アップコンバージョンのために使用されるＩおよびＱ ＴＸ ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数を有する周期的信号である。ＰＬＬ１９２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１９０からのＴＸ ＬＯ信号の周波数および／または位相を調整するよう使用される制御信号を生成する。同様に、ＰＬＬ１８２は、データプロセッサ１１０からタイミング情報を受信し、ＬＯ信号生成器１８０からのＲＸ ＬＯ信号の周波数および／または位相を調整するよう使用される制御信号を生成する。実装において、ＰＬＬ１８２、１９２はまた、デバイス１００とともに供給される１つまたは複数の水晶発振器からの基準周波数信号を受信しうる。
【００１６】
[0029]（図１内において表示されない）ある特定の実装において、バランは、受信機１５０のミキサ１６１ａ、１６１ｂおよびＬＮＡ１５２の出力の間で提供されうる。バランは、シングルエンド信号を差動信号に変換し、例えば、一次巻線からの信号を二次巻線に相互に結合する変圧器を含みうる。
【００１７】
[0030]図２は、２つの別個の変圧器を利用して、２つの別個の周波数帯域内における受信信号を処理するための受信機２００の実装を例示する。
【００１８】
[0031]図２において、第１のＬＮＡ１５２．１は、第１の帯域入力信号Ｂ１ＩＮを受信し、第１の帯域巻線Ｌ１ａに結合される出力信号を生成するようＢ１ＩＮを増幅する。第１の一次巻線またはインダクタＬ１ａは、変圧器構成にしたがって二次巻線またはインダクタＬ１ｂに相互に結合され、二次巻線Ｌ１ｂにわたる差動信号は、結合キャパシタＣ１１、Ｃ１２を介して第１の帯域ミキサ１６１．１の入力に結合される。このように、ＬＮＡ１５２．１のシングルエンド出力がミキサ１６１．１のために差動入力に変換されることに留意されたい。第１の帯域ミキサ１６１．１は、様々な方法で実装され、例えば、１つまたは複数のダウンコンバージョンミキサは、第１の差動ミキサ出力信号を生成するよう（図２内に表示されない）１つまたは複数の（例えば、同相および直交）局部発振器（ＬＯ）信号を用いて乗算することによって周波数内においてミキサ入力をダウンコンバージョンしうる。
【００１９】
[0032]（表示されない）ある特定の代替の実装において、結合キャパシタＣ１１、Ｃ１２は、受動ミキサが使用される場合に省略されうることに留意されたい。例えば、巻線Ｌ１ｂは、ミキサ１６１．１に直接（例えば、ＤＣ）結合されうる。
【００２０】
[0033]図２において、第２の帯域入力信号Ｂ２ＩＮは、第２のＬＮＡ１５２．２に同様に供給され、相互に結合される巻線Ｌ２ａ、Ｌ２ｂ、結合キャパシタＣ２１、Ｃ２２、および第２のミキサ１６１．２を含む第２の信号パスは、第２の差動ミキサ出力信号を生成する。第１および第２の差動ミキサ出力信号は、互いに結合され、ローパスフィルタ１６４に入力され、フィルタリングされた出力は、デジタル化のためにＡＤＣ１１６に後に供給される。第１の信号パスについて上述されたように、（表示されない）代替の実装において、結合キャパシタＣ２１、Ｃ２２は、受動ミキサが使用される場合に省略されうる。例えば、巻線Ｌ２ｂは、ミキサに直接（例えば、ＤＣ）結合されうる。
【００２１】
[0034]例示的な実施形態において、Ｂ２が相対的により低い周波数帯域に対応しうる一方、Ｂ１は、例えば、高周波数帯域に対応しうる。代替の例示的な実施形態において、帯域および周波数の間における他の対応は、本開示の範囲内において採用されうる。
【００２２】
[0035]本明細書および特許請求の範囲において、「相互結合」という用語は、直接電気結合（例えば、低抵抗の導電パスを介する結合）、または機械結合、等、のような他のタイプの結合とは対照的に、変圧器の２つの巻線の間における磁束の結合を示すことが理解されうる。さらに、変圧器の巻線の「一次」としてのおよび変圧器の別の巻線の「二次」としての本明細書における表示が恣意的であり、任意の代替の慣例（convention）が本開示の範囲を変更することなく議論の目的のために容易に採用されうることが一般的に理解されるだろう。
【００２３】
[0036]受信機アーキテクチャ２００が各受信信号帯域に関する別個の信号パスを提供することを必要とすることが認識されるだろう。特に、第１のミキサ１６１．１（および関連する要素）は、Ｂ１ＩＮを処理するよう必要とされ、第２のミキサ１６１．２（および関連する要素）は、Ｂ２ＩＮ、等、を処理するよう必要とされる。さらに、各パスは、変圧器Ｌ１ａ／Ｌ１ｂまたはＬ２ａ／Ｌ２ｂのような、別個のシングルエンドから差動への変換メカニズムを必要とする。これらの要件は、したがって、そのようなアーキテクチャを利用する回路上に重い（heavy）エリアおよび消費電流ペナルティを課す。
【００２４】
[0037]図３は、マルチポート変圧器を組み込む受信機の代替の実装３００を例示する。図３において、第１のＬＮＡ１５２．１の出力は、第１の一次巻線Ｌ１に結合され、第２のＬＮＡ１５２．２の出力は、第２の一次巻線Ｌ２に結合される。Ｌ１およびＬ２は、互いに直列に電気的に結合、ならびに磁気的に結合され、例えば、相互に結合された二次巻線Ｌ３も含む変圧器の単一一次巻線として実装されうる。特に、Ｌ１およびＬ２は、単一巻線として実装されえ、巻線のＡＣ接地ノード３００ａは、タップされ、供給電圧ＶＤＤに結合される。Ｌ１およびＬ２が単一巻線として実装されるケースにおいて、Ｌ１およびＬ２はまた、本明細書において、一次巻線の、それぞれ、第１および第２の部分と呼ばれうる。
【００２５】
[0038]ＶＤＤは、それに結合される回路要素に電力を供給する固定されたＤＣ電圧に対応し、さらにＡＣ接地電圧に対応しうる。本明細書および特許請求の範囲において、「ＡＣ接地電圧」という用語は、例えば、ＤＣ供給電圧、ＤＣ接地電圧、バイアス電圧、等、といった、事実上ＡＣにおける接地電圧である任意の電圧に対応しうる。そのような例示的な実施形態は、本開示の範囲内であると熟考される。
【００２６】
[0039]受信機の通常動作中に、受信機３００が最大でも２つの帯域Ｂ１およびＢ２のうちの１つのみにおいて受信し、したがって、ＬＮＡ１５２．１および１５２．２のうちの１つのみがいつでもアクティブになるであろうことが期待される。このように、設計により、Ｌ３がＬ１およびＬ２の両方に磁気的に結合される一方、Ｌ３は、Ｌ１またはＬ２のいずれかからのアクティブ信号のみを受信するだろう。Ｌ１およびＬ２が単一一次巻線として実装されるように、受信機３００が、例えば、図２内において提示される受信機２００よりもより少ないコンポーネントを有利に利用することが認識されるだろう。さらに、受信機３００は、２つの帯域Ｂ１およびＢ２の間（または、表示されない代替の実装においては、ことによると３つ以上の帯域の間）で単一ミキサ１６１を共有することを許可する。したがって、ミキサ１６１はまた、本明細書において「共有回路」として示されうる。ミキサ１６１が、例えば、図３内において別個に提示されない、ＩミキサおよびＱミキサの両方を組み込みうることに留意されたい。また、ある特定の実装は、キャパシタＣ１１、Ｃ１２を除去し、巻線Ｌ３を共有ミキサ１６１に直接（ＤＣ）結合しうる。
【００２７】
[0040]ある特定のシナリオにおいて、例えば、非アクティブ信号パスの容量性負荷が無視できない場合、または非アクティブパスの二次巻線に対する一次巻線の巻数比があまり大きくない場合、アクティブＬＮＡ信号パスは、非アクティブ信号パスからの負荷効果を望ましくなく経験しうることが認識されるだろう。例えば、ＬＮＡ１５２．１がアクティブでＬＮＡ１５２．２が非アクティブである場合、例えば、受信機３００がＢ１上において信号を受信するよう構成される場合、Ｌ３は、Ｌ２がアクティブに使用中でないにもかかわらず、Ｌ２およびＬ３の間における変圧器結合を通してＬ２からの負荷を依然として経験する。この効果は、ミキサ１６１に流れる信号電流を低減し、それにより、Ｂ１信号パスのノイズ指数（ＮＦ）を低下させ、Ｂ１信号の信号利得全体も低減する。同じ効果はまた、ＬＮＡ１５２．２がアクティブでＬＮＡ１５２．１が非アクティブである場合にＢ２信号パスの性能を低下させるだろう。
【００２８】
[0041]したがって、マルチプルな帯域にわたる変圧器共有を利用するマルチバンド通信デバイスの性能を改善するための技法を提供することが望ましい。
【００２９】
[0042]図３Ａは、マルチポート変圧器を組み込む受信機の代替の実装３００Ａを例示する。図３Ａにおいて、Ｂ２ＬＮＡ１５２．２の出力は、一次巻線の補助の中間ノード３００ｃに結合され、そして一次巻線は第１の一次巻線Ｌ１および第２の一次巻線Ｌ２を含む。この実装によると、Ｂ２ＬＮＡ１５２．２は、その出力において第２の一次巻線Ｌ２に効果的に遭遇するのに対し、Ｂ１ＬＮＡ１５２．１は第１の一次巻線Ｌ１および第２の一次巻線Ｌ２の組み合わせに対応するより大きいインピーダンスに遭遇する。実施形態３００Ａが、それにもかかわらず、Ｂ１動作中にＬ２内において流れる電流をサポートするであろうことに留意されたい。一次巻線が、例えば、図３の実装３００の一次巻線と比較するとより小さくなりうることに留意されたい。
【００３０】
[0043]表示される実装において、ＬＮＡ１５２．１がアクティブである場合、ＬＮＡ１５２．２は非アクティブである。しかしながら、ノード３００ｃに結合されたＬＮＡ１５２．２のオフ状態寄生容量は、Ｌ２巻線に流れる電流を低減し、それにより、ＬＮＡ１５２．１に対する信号パス利得を低減し、Ｂ１信号パスのノイズ指数（ＮＦ）を低下させるだろう。同様に、ＬＮＡ１５２．２がアクティブでＬＮＡ１５２．１が非アクティブの場合、ＬＮＡ１５２．１の大量の容量性負荷は、Ｌ２コイルに流れる電流を低減し、ＬＮＡ１５２．２に対する低減された信号パス利得およびＢ２信号パスの低下されたノイズ指数に帰結するだろう。
【００３１】
[0044]図４は、本開示にしたがった受信機の例示的な実施形態４００を例示する。図４が例示的な目的のみのために提示され、本開示の範囲を限定するよう意図されないことに留意されたい。
【００３２】
[0045]図４において、第１のＬＮＡ１５２．１の出力は、第１の一次巻線Ｌ１を介してＶＤＤに結合される。第２のＬＮＡ１５２．２の出力は、Ｌ２およびＬ２’の直列の組み合わせとして実装される第２の一次巻線を介してＶＤＤに結合される。本明細書および特許請求の範囲において、Ｌ２’はまた、「補助の第２の一次巻線」として示されうる。Ｌ２’はさらに、例えば、Ｌ１、Ｌ２、およびＬ２’が単一巻線として実装される場合に一次巻線の「補助の第２の部分」として示されうる。スイッチＳＡはさらに、本明細書においてまた「中間ノード」３００ｂとして示される、Ｌ２およびＬ２’の間のノードにＶＤＤを直接結合するよう提供される。例示的な実施形態において、スイッチＳＡは、Ｂ２＿Ｅｎが低（low）である場合、すなわち、Ｂ１信号パスがアクティブな場合に閉じられる。このように、巻線Ｌ２’は、アクティブ信号パスがＢ１信号を処理するようＬ１をＬ３／Ｌ３’に結合する場合にバイパスされ、したがって、（Ｌ２’がＳＡによってショートされるだろうため）Ｌ２’およびＬ３の間の結合によってアクティブ信号パスにおける何かしらの利得減衰を低減する。利得減衰がそれにより軽減されうる一方、余剰の相互結合、例えば、Ｌ２およびＬ３の間、は依然として存在しうることが、それにもかかわらず、認識されるだろう。
【００３３】
[0046]例示的な実施形態において、一次巻線Ｌ１、Ｌ２’、およびＬ２は、Ｌ３によって形成される二次巻線をさらに含む変圧器の一次巻線を形成する単一巻線として実装されうる。このケースにおいて、ＶＤＤおよびスイッチＳＡに対する結合は、単一巻線の「供給」ノード３００ａをタップすることによって提供されうる。これは、受信機４００がＢ２信号を受信するよう構成される場合に同様の効果を達成するだろう。そのような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００３４】
[0047]アクティブ信号パス内における利得減衰が図４に関連して本明細書において上述されたスキームにしたがって軽減されうる一方、余剰の相互結合は、例えば、Ｂ１動作中にＬ２およびＬ３の間において、およびＢ２動作中にＬ１およびＬ３の間において依然として存在しうることが、それにもかかわらず、認識されるだろう。この相互結合は、信号電流の一部にＬ２巻線内を流れさせ、それにより、Ｂ１信号パスがアクティブな場合にＬＮＡ１５２．１の利得を低減し、Ｂ１信号パスのノイズ指数（ＮＦ）をさらに低下させる。
【００３５】
[0048]図５は、本開示にしたがった受信機の代替の例示的な実施形態５００を例示する。図５が例示的な目的のみのために提示され、本開示の範囲を限定するよう意図されないことに留意されたい。
【００３６】
[0049]図５において、第１のＬＮＡ１５２．１の出力は、第１の一次巻線Ｌ１を介してＶＤＤに結合される。第２のＬＮＡ１５２．２の出力は、第２の一次巻線Ｌ２および直列に結合されたスイッチＳＢを介してＡＣ接地ノード３００ａに結合される。スイッチＳＢを開くまたは閉じることによって、Ｌ２は、それぞれ、選択的にＶＤＤから結合解除されうるまたはＶＤＤに結合されうる。例示的な実施形態において、ＳＢは、Ｂ２＿Ｅｎが低である場合、すなわち、Ｂ１信号パスがアクティブな場合に開かれる。このように、Ｌ２は、Ｂ１信号を処理するようアクティブ信号パスがＬ１をＬ３に結合する場合にＶＤＤから結合解除される。したがって、提示された例示的な実施形態において、Ｌ２は、ＬＮＡ１５２．１がアクティブな場合、例えば、受信機５００がＢ１信号を受信するよう構成される場合に相互結合を通したＬ３にわたる信号の低下を引き起こさない。これは、ＳＢが開いている場合にＬ２内を流れる電流が存在しないという事実に起因する。このように、受信機５００のノイズ指数および利得は、例えば、受信機４００のそれに対して改善される。
【００３７】
[0050]Ｂ２信号パスがアクティブな場合、Ｂ２＿Ｅｎは、高（high）であり、したがって、ＳＢは、閉じられることに留意されたい。このように、Ｌ２は、ＬＮＡ１５２．２がＬ２からＬ３に結合される出力信号を生成する場合にＶＤＤに結合される。Ｂ２信号パス動作はまた、Ｌ１からの負荷によって影響されるだろうことに留意されたい。しかしながら、Ｂ２が動作のより低い周波数のために設計される場合、Ｌ２は典型的に、Ｌ１よりもはるかに大きくなるだろう。故に、Ｂ２信号パス動作中にＬ１からの結合解除がないにもかかわらず、Ｂ２性能における低下は、それにもかかわらず、わずかでありうる。
【００３８】
[0051]本開示の態様において、Ｂ２動作中に、スイッチＳＢがＶＤＤと直列になり、ＶＤＤが典型的に大きな電圧変動の影響を受けないときに、ＳＢの端末にわたる最小の電圧スイングが存在するだろうことが認識されるだろう。したがって、最小の非線形性がＳＢに関連付けられる任意の寄生容量を充電および放電することによってもたらされるだろうことが期待される。さらに、ＳＢに関連付けられる任意の寄生容量は、Ｂ２動作中にＢ２信号パスおよびＬＮＡ１５２．２に過度に負荷をかけないであろう、それはＳＢが、ＬＮＡ出力に隣接してというよりはむしろ、ＶＤＤポートの近くに配置されるためである。別の態様において、スイッチＳＢは、例えば、非アクティブ信号パスからアクティブ信号パスへの望ましくないスプリアス信号および／またはノイズ結合を防ぐ絶縁を提供する。
【００３９】
[0052]例示的な実施形態において、スイッチＳＢのサイズはさらに、受信機５００のノイズ指数を低減するよう最適化されうる。スイッチＳＢのための大きなサイズは、寄生容量を追加し、Ｌ２およびＬ３の間の絶縁を低減することが認識されるだろう。その一方で、スイッチＳＢのための小さなスイッチサイズは、ＳＢが閉じられ、Ｂ２信号パスがアクティブな場合により多くの信号損失を追加する。概して、スイッチＳＢが二次巻線に関連する巻数の数がより大きい一次巻線と直列に配置されるべきであることが認識されるだろう。例えば、巻線比Ｌ２／Ｌ３が巻線比Ｌ１／Ｌ３よりもはるかに大きい場合、スイッチは、Ｌ２巻線と直列に配置されるべきである。その一方で、Ｌ１／Ｌ３がＬ２／Ｌ３よりもはるかに大きい場合、スイッチは、Ｌ１巻線と直列に配置されるべきである。
【００４０】
[0053]概して、ＳＢのサイズを増大させることは、そのＯＮ直列抵抗を低減し、故に、Ｂ２パスのノイズ性能を改善するだろうことが認識されるだろう。しかしながら、ＳＢのための過度に大きなサイズは、Ｌ２−Ｌ３巻線からの磁気的結合を通してＢ１信号パスに容量性負荷をもたらし、Ｂ１信号パスの性能を低下させるだろう。故に、ＳＢサイズは、Ｂ１およびＢ２の両方に対する許容可能な性能を取得するために最適化されるべきである。
【００４１】
[0054]図６は、本開示にしたがった代替の例示的な実施形態６００を例示する。図６において、第１のＬＮＡ１５２．１の出力は、Ｌ１および直列に結合されたスイッチＳＣを介してＶＤＤに結合される、一方で第２のＬＮＡ１５２．２の出力はＬ２および直列に結合されたスイッチＳＤを介してＶＤＤに結合される。例示的な実施形態において、ＳＣは信号Ｂ１＿Ｅｎによって制御され、これはＢ１動作中に高に設定さる、一方でＳＤは信号Ｂ２＿Ｅｎによって制御され、それはＢ２動作中に高に設定される。例示的な実施形態において、Ｂ１動作中に、ＳＣは閉じられ、およびＳＤは開かれうる、一方でＢ２動作中に、ＳＤが閉じられ、およびＳＣが開かれうる。このように、図５に関連して記述される受信機５００の利点は、受信機６００内における帯域Ｂ１およびＢ２の両方のための処理に適用されうる。２つの受信帯域に順応する例示的な実施形態６００が提示される一方、本明細書において上述された技法は、２つ以上の帯域に順応するよう容易に適用されえ、そのような代替の例示的な実施形態は、本開示の範囲内であると考えられることに留意されたい。
【００４２】
[0055]図７は、本開示の代替の例示的な実施形態７００を例示し、そこにおける本明細書において開示される技法が送信機に適用される。図７において、デジタル‐アナログ変換器１１４の出力は、ローパスフィルタ（ＬＰＦ）１３２に結合される。ＬＰＦ１３２の差動出力は、アップコンバージョンミキサ１４１の差動入力に結合され、そのミキサの出力が次に巻線Ｌ３の差動端（differential ends）に結合キャパシタＣ１、Ｃ２を介して結合されうる。例示的な実施形態において、Ｌ３は、Ｌ１およびＬ２によって形成される二次巻線も含む変圧器の一次巻線を形成する。Ｌ１およびＬ２の他の端末は、それぞれ、結合キャパシタＣ３、Ｃ４を介してドライバ増幅器１４４．１および１４４．２に結合される。
【００４３】
[0056]図７において、Ｌ１は、直列に結合されたスイッチＳＦによってＶＤＤに結合され、Ｌ２は、直列に結合されたスイッチＳＥによってＶＤＤに結合される。設定に依存して、ＶＤＤはまた、ＧＮＤによって置き換えられることができることに留意されたい。本明細書および特許請求の範囲において、ＧＮＤによって示される任意のノードが一般的に、そうでないと記述されない限り、任意のＤＣレベルを有する任意のＡＣ接地電圧に対応しうることに留意されたい。そのような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００４４】
[0057]例示的な実施形態において、ＳＥは制御信号Ｂ２＿Ｅｎによって制御され、それはＢ２動作中に高でありえ、およびスイッチＳＥは、すなわち、周波数帯域Ｂ２における送信のために閉じられうる。受信機５００のために記述されるケースと同様に、ＳＥは、Ｂ１動作中にＬ２をＶＤＤから結合解除し、Ｂ２動作中にＬ２をＶＤＤに結合しうる。このように、非アクティブ信号パスに関連付けられる二次巻線による一次巻線の負荷は、低減されうる。スイッチＳＦは同様に、Ｂ１動作中にＬ１をＶＤＤに結合するよう提供され、さらに、（表示されない）別個の巻線は、共通アップコンバージョンミキサ１４１を共有する（表示されない）ことによると２つ以上の信号パスの各々のために提供されうることに留意されたい。そのような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００４５】
[0058]図８は、本開示の代替の例示的な実施形態８００を例示し、ここにおいて、単一共有回路を使用してマルチプルなモードに順応するために包括的な技法が示される。本明細書および特許請求の範囲において、「モード」という用語は、特性の別個のセットを有する動作の任意のタイプを包含しうる。例えば、モードは、本明細書内の他の場所において使用される際に「周波数帯域」を包含し、したがって、モード１およびモード２は、帯域１および帯域２を指しうる。代替として、モードは、例えば、時間多重化、符号多重化、または空間的多重化チャネル、等、のような「チャネル」を包含しうる。そのような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００４６】
[0059]図８において、モード１回路８１０、または「第１のモード回路」のノード８１０ａは、巻線Ｌ１およびスイッチＳＨを介してＶＤＤに結合される。モード２回路８２０、または「第２のモード回路」のノード８２０ａは、第２の一次巻線Ｌ２およびスイッチＳＧを介してＶＤＤに結合される。概して、ノード８１０ａおよび８２０ａは、それぞれ、モード１回路８１０およびモード２回路８２０の入力および／または出力信号ノードに対応しうる。Ｌ１およびＬ２の磁束は、変圧器構成内におけるＬ３の磁束に結合され、Ｌ３は、共有回路８３０に対応して結合される。共有回路８３０は、モード１およびモード２の両方に関連付けられる信号を処理するよう機能しうる。
【００４７】
[0060]本明細書上部における例示的な実施形態のために同様に記述されたように、モード２イネーブル（Mode 2 Enable）が高である場合、例えば、モード２回路８２０がモード２に関連付けられる信号をアクティブに処理する場合、スイッチＳＧは、閉じられ、スイッチＳＨは、開かれうる。反対に、モード２イネーブルが低である場合、例えば、モード１回路８１０がモード１に関連付けられる信号をアクティブに処理する場合、スイッチＳＧは、開かれ、スイッチＳＨは、閉じられうる。本開示を踏まえると、モード２が非アクティブな場合にＶＤＤからＬ２を結合解除することがＬ２によってＬ３の負荷を有利に減少することが認識されるだろう。
【００４８】
[0061]図９は、本開示にしたがった方法の例示的な実施形態を例示する。図９が例示的な目的のみのために提示され、提示される任意の特定の方法に対する本開示の範囲を限定するよう意図されないことに留意されたい。
【００４９】
[0062]図９において、ブロック９１０では、第２の一次巻線は、第２の一次巻線に関連付けられる第２のモード回路がアクティブな場合にＡＣ接地ノードに結合される。ＡＣ接地ノードは、ＡＣ接地電圧に結合され、第１の一次巻線はさらに、ＡＣ接地ノードに結合され、第１および第２の一次巻線は、二次巻線に相互に結合される。
【００５０】
[0063]ブロック９２０では、第２の一次巻線は、第２のモード回路が非アクティブな場合にＡＣ接地ノードから結合解除される。
【００５１】
[0064]２つの帯域を処理するために特定の実装が提示される一方、２つ以上の帯域がまた提示された受信機アーキテクチャを使用して順応されうることが理解されるだろう。さらに、そのような要素はまた、提示されるトランシーバ内において組み込まれうるが、例示を容易にするために、ある特定のトランシーバ要素、例えば、ベースバンド増幅器、フィルタ、等、が全ての図面内において提示されてはいないことが認識されるだろう。
【００５２】
[0065]図１０−１４は、本開示の代替の例示的な実施形態を例示し、ここにおいて、本明細書において記述される技法が受信機内におけるシングルエンドから差動信号への変換シナリオにさらに適用される。図１０−１４内における例示的な実施形態が例示的な目的のみのために提示され、本開示の範囲を限定するよう意図されないことに留意されたい。さらに、図１０−１４内において提示されるＬＮＡ１５２が任意の特定のアーキテクチャまたは回路トポロジに限定されないことが認識されるだろう。例えば、ＬＮＡ１５２は、単一ステージ、マルチステージ、共通ソース、または共通ゲート、あるいは当該技術分野において周知の回路トポロジの任意の他のタイプでありえ、そのような例示的な実施形態は、本開示の範囲内であると考えられる。
【００５３】
[0066]図１０の例示的な実施形態１０００において、第１の帯域に対応するシングルエンド信号Ｂ１ＩＮは、第１の一次巻線Ｌ１に結合され、一方、第２の帯域に対応するシングルエンド信号Ｂ２ＩＮが第２の一次巻線Ｌ２に結合される。Ｌ１およびＬ２は、図１０内においてＧＮＤと呼ばれる、ＡＣ接地ノード３００ａにおいて互いに結合される。Ｌ１およびＬ２はさらに、二次巻線Ｌ３に相互に結合され、その差動端が、例えば、受信機フロントエンドの低雑音増幅器（ＬＮＡ）といった増幅器１５２の入力に結合される。このように、シングルエンド信号Ｂ１ＩＮまたはＢ２ＩＮは、増幅器１５２に対する入力のために差動信号に変換される。
【００５４】
[0067]ある特定の例示的な実施形態において、Ｂ１ＩＮおよびＢ２ＩＮは各々、例えば、それぞれの帯域内における処理を受信するために信号を受容するよう構成される集積回路上におけるピンに結合されうる。例えば、Ｂ２ＩＮがＳＡＷフィルタ、デュプレクサ、外部マッチングネットワーク、またはＢ２帯域にチューニングされる他のタイプのフィルタの出力に結合されうる一方、Ｂ１ＩＮは、ＳＡＷフィルタ、デュプレクサ、外部マッチングネットワーク、またはＢ１帯域にチューニングされる他のタイプのフィルタの出力に結合されうる。代替の例示的な実施形態において、Ｂ１ＩＮおよびＢ２ＩＮは、他のノード、オンチップまたはオフチップに結合されえ、そのような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００５５】
[0068]図１１の例示的な実施形態１１００において、Ｂ１ＩＮは、Ｌ１の第１のノードに結合され、Ｂ２ＩＮは、Ｌ１の第２のノードに結合される。Ｌ１の第２のノードは、Ｌ２に結合され、それはさらにＧＮＤに結合される。Ｌ１およびＬ２はさらに、差動端が増幅器１５２に結合される、Ｌ３に相互に結合される。本明細書において上述された原理によると、Ｂ１ＩＮまたはＢ２ＩＮのいずれかにおいて存在するシングルエンド信号は、Ｌ３に対するＬ１およびＬ２の相互結合によって増幅器１５２に対する差動信号入力に変換されうる。さらに、Ｌ３コイルは、中央における中心タップを用いて実装されうる。そのような構成は、例えば、適切な動作点においてＬＮＡにバイアスをかけるために有用でありうる。
【００５６】
[0069]図１２の例示的な実施形態１２００において、Ｌ２は、スイッチＳＢによってＡＣ接地ノード３００ａに結合される。ＳＢは、Ｂ２＿Ｅｎが低である場合にＳＢが開かれ、Ｂ２＿Ｅｎが高である場合にＳＢが閉じられるように、信号Ｂ２＿Ｅｎによって制御される。このように、Ｌ２は、Ｂ１がアクティブな場合にＧＮＤから結合解除され、Ｌ２は、Ｂ２がアクティブな場合にＧＮＤに結合される。例示的な実施形態１２００がＢ１がアクティブな場合にＬ２によってＬ３上における望ましくない負荷を取り除く前述の利点を有することが認識されるだろう。
【００５７】
[0070]図１３の例示的な実施形態１３００において、補助の第２の一次巻線Ｌ２’は、ＡＣ接地ノード３００ａを第２の一次巻線Ｌ２に結合し、スイッチＳＡは、ＳＢのために本明細書において上述されたものと同じ形で動作する。
【００５８】
[0071]図１４の例示的な実施形態１４００において、スイッチＳＣおよびＳＤは、それぞれ、信号Ｂ１＿ＥｎおよびＢ２＿Ｅｎによって制御される。本明細書において上述された原理によると、ＳＣは、Ｂ１＿Ｅｎが高である場合にＬ１をＧＮＤと呼ばれるＡＣ接地ノードに結合し、ＳＤは、Ｂ２＿Ｅｎが高である場合にＬ２をＧＮＤと呼ばれるＡＣ接地モードに結合する。このように、図１２に関連して記述される有利な特徴は、Ｂ１およびＢ２の両方内における動作に適用されうる。
【００５９】
[0072]図１５は、受信機内におけるシングルエンドから差動への変換のための本開示の代替の例示的な実施形態１５００を例示する。図１５において、シングルエンド信号Ｂ１ＩＮおよびＢ２ＩＮは、一次巻線Ｌ１の、それぞれ、第１および第２の端末に結合される。Ｌ１の第２の端末がさらにＢ１＿Ｅｎによって制御されるスイッチＳＪを介してＧＮＤに結合される一方、Ｌ１の第１の端末はさらに、Ｂ２＿Ｅｎによって制御されるスイッチＳＩを介してＧＮＤに結合される。Ｂ１動作中に、ＳＩは、開かれ、ＳＪは、閉じられ、そのケースにおいて、Ｌ１は、したがって、Ｂ１ＩＮをＧＮＤに結合する。Ｂ２動作中に、ＳＩは、閉じられ、ＳＪは、開かれ、そのケースにおいて、Ｌ１は、Ｂ２ＩＮをＧＮＤに結合する。Ｌ１がＬ３に相互に結合されるように、例示的な実施形態１５００は、単一一次巻線Ｌ１および２つのスイッチＳＩおよびＳＪを効率的に使用して２つの帯域Ｂ１およびＢ２のためにシングルエンドから差動への変換を有利に遂行する。
【００６０】
[0073]（表示されない）代替の例示的な実施形態において、変圧器構成Ｌ１−Ｌ３およびスイッチ構成ＳＩ、ＳＪはまた、例えば、図３内において提示されるアプリケーションにしたがって、Ｂ１およびＢ２に関連付けられるシングルエンドＬＮＡ出力を後のミキサのための差動入力に変換するよう適用されうる。そのような代替の例示的な実施形態は、本開示の範囲内であると考えられる。
【００６１】
[0074]図１６は、本開示の代替の例示的な実施形態を例示し、ここにおいて、図１５の変圧器およびスイッチ構成が受信機のダウンコンバージョンミキサおよびＬＮＡの間で利用される。特に、図１５に関連する本明細書上部における記述を踏まえると、Ｂ１＿Ｅｎが高である場合にスイッチＳＪが閉じられ、Ｂ２＿Ｅｎが高である場合にスイッチＳＩが閉じられうることが認識されるだろう。このように、Ｂ１ＬＮＡ１５２．１またはＢ２ＬＮＡ１５２．２の出力のいずれかからの信号は、さらなる処理のために共有ダウンコンバージョンミキサ１６１に選択的に結合されうる。本明細書上部において先に記述されたように、キャパシタＣ１１、Ｃ１２は、受動ミキサを利用して代替の例示的な実施形態内において省略されうる。
【００６２】
[0075]図１７は、本開示の代替の例示的な実施形態を例示し、ここにおける本明細書において開示される技法が送信機に適用される。特に、図１５に関連する本明細書上部における記述を踏まえると、Ｂ１＿Ｅｎが高である場合にスイッチＳＪが閉じられ、Ｂ２＿Ｅｎが高である場合にスイッチＳＩが閉じられうることが認識されるだろう。このように、アップコンバージョンミキサ１４１の出力におけるＬ３にわたる差動信号は、それぞれ、結合キャパシタＣ３、Ｃ４を介してドライバ増幅器１４４．１またはドライバ増幅器１４４．２の入力のいずれかに選択的に結合されうる。本明細書上部において先に記述されたように、キャパシタＣ１、Ｃ２は、受動ミキサを利用して代替の例示的な実施形態内において省略されうる。
【００６３】
[0076]本明細書および特許請求の範囲において、要素が別の要素に「接続される」または「結合される」として言及される場合、それは他の要素に直接接続または結合されることができる、あるいは介在する要素が存在しうることが理解されるだろう。対照的に、要素が別の要素に「直接接続される」または「直接結合される」として言及される場合、介在する要素は、存在しない。さらに、要素が単に別の要素に「結合される」として言及される場合、そのような要素の間に低抵抗のパスが存在しうる、または存在しえない一方で、要素が別の要素に「電気的に結合される」として言及される場合、低抵抗のパスがそのような要素の間に存在することを示す。
【００６４】
[0077]当業者は、情報および信号が様々な異なる技術ならびに技法のいずれかを使用して表されうることを理解するだろう。例えば、上記の記述全体にわたって参照されうるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光粒子、あるいはそれらの任意の組み合わせによって表されうる。
【００６５】
[0078]当業者はさらに、本明細書において開示される例示的な態様に関連して記述される様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップが電子ハードウェア、コンピュータソフトウェアまたは両方の組み合わせとして実装されうることを認識するだろう。ハードウェアおよびソフトウェアのこの互換性を明確に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップは、一般にそれらの機能性の観点から上述されている。そのような機能性がハードウェアとしてまたはソフトウェアとして実装されるかどうかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。当業者は、各特定のアプリケーションのために、記述された機能性を様々な方法で実装しうるが、そのような実装の決定は、発明の例示的な態様の範囲から逸脱を引き起こしていると解釈されるべきでない。
【００６６】
[0079]本明細書において開示される例示的な態様に関連して記述される様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、離散ゲートまたはトランジスタ論理、離散ハードウェアコンポーネント、あるいは本明細書において記述される機能を遂行するよう設計されるそれらの任意の組み合わせで実装または遂行されうる。汎用プロセッサは、マイクロプロセッサでありうるが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンでありうる。プロセッサはまた、計算デバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアと連動した１つまたは複数のマイクロプロセッサ、または任意の他のそのような構成の組み合わせとして実装されうる。
【００６７】
[0080]本明細書において開示される例示的な態様に関連して記述される方法またはアルゴリズムのステップは、直接ハードウェアにおいて、プロセッサによって実行されるソフトウェアモジュールにおいて、またはこれら２つの組み合わせにおいて、具現化されうる。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバルディスク、ＣＤ−ＲＯＭ、または当該技術分野において周知である任意の他の形状の記憶媒体内において存在しうる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体は、プロセッサと一体化されうる。プロセッサおよび記憶媒体は、ＡＳＩＣ内に存在しうる。ＡＳＩＣは、ユーザ端末内に存在しうる。代替として、プロセッサおよび記憶媒体は、ユーザ端末内における離散コンポーネントとして存在しうる。
【００６８】
[0081]１つまたは複数の例示的な態様において、記述される機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせで実装されうる。ソフトウェアで実装される場合、機能は、コンピュータ可読媒体上における１つまたは複数の命令またはコードとして記憶または送信されうる。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含むコンピュータ記憶媒体および通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体でありうる。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置または他の磁気記憶デバイス、あるいは命令またはデータ構造の形で所望のプログラムコードを搬送または記憶するよう使用されることができ、コンピュータによってアクセスされることができる任意の他の媒体を備えることができる。また、任意の接続は、厳密にはコンピュータ可読媒体と称される。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波のようなワイヤレス技術を使用して、ウェブサイト、サーバ、または他の遠隔ソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。ディスク（disk）およびディスク（disc）は、本明細書において使用される場合、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイディスクを含み、ここでディスク（disk）は、通常磁気的にデータを再生し、ディスク（disc）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせはまた、コンピュータ可読媒体の範囲内に含まれるべきである。
【００６９】
[0082]開示される例示的な態様の先の記述は、いかなる当業者であっても、本発明の製造または使用を可能にするよう提供される。これらの例示的な態様に対する様々な修正は、当業者には容易に明らかとなり、本明細書において定義される包括的な原理は、本発明の精神または範囲から逸脱することなく他の例示的な態様に適用されうる。したがって、本開示は、本明細書において提示される例示的な態様に限定されるよう意図されず、本明細書において開示される原理および新規な特徴と一致する最も広い範囲が付与されるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
装置であって、前記装置は下記を備える、
ＡＣ接地ノードに接続される第１および第２の部分を備える一次巻線と、
前記一次巻線に相互に結合される二次巻線と、
前記第１の部分に結合される第１のモード回路と、
前記第２の部分に結合される第２のモード回路と、
前記第１の部分およびＡＣ接地ノードと直列に結合される第１のスイッチ、ここにおいて、前記第１のスイッチは、前記第１のモード回路がアクティブな場合に閉じられるよう構成される。
［Ｃ２］
Ｃ１に記載の装置であって、前記装置は、前記第１のモード回路および前記第２のモード回路に関連付けられる信号を処理するよう構成される前記二次巻線に結合される回路をさらに備える。
［Ｃ３］
Ｃ２に記載の装置であって、前記第１のモード回路は、第１の周波数帯域内における信号を増幅するよう構成される低雑音増幅器を備え、前記第２のモード回路は、第２の周波数帯域内における信号を増幅するよう構成される低雑音増幅器を備え、前記二次巻線に結合される前記回路は、ダウンコンバージョンミキサを備える。
［Ｃ４］
Ｃ２に記載の装置であって、前記第１のモード回路は、第１の周波数帯域内における信号を送信するよう構成されるドライバ増幅器を備え、前記第２のモード回路は、第２の周波数帯域内における信号を送信するよう構成されるドライバ増幅器を備え、前記二次巻線に結合される前記回路は、アップコンバージョンミキサを備える。
［Ｃ５］
Ｃ１に記載の装置であって、前記装置は、前記ＡＣ接地ノードに前記第２の一次巻線を結合する第２のスイッチをさらに備え、ここにおいて、前記第２のスイッチは、前記第２のモード回路がアクティブな場合に閉じられるよう構成される。
［Ｃ６］
Ｃ１に記載の装置であって、前記装置は、前記ＡＣ接地ノードに結合される第３の巻線をさらに備え、ここにおいて、前記二次巻線はさらに、前記第３の巻線に相互に結合される。
［Ｃ７］
Ｃ２に記載の装置であって、前記装置は、前記ＡＣ接地ノードに前記第２の部分を結合する補助の第２の部分をさらに備える。
［Ｃ８］
Ｃ２に記載の装置であって、前記装置は、前記二次巻線に結合される前記回路は、異なる入力を有する低雑音増幅器を備える。
［Ｃ９］
Ｃ８に記載の装置であって、前記第１のモード回路は、第１の帯域を通過するためのフィルタを備え、前記第２のモード回路は、第２の帯域を通過するためのフィルタを備える。
［Ｃ１０］
Ｃ８に記載の装置であって、前記第１のモード回路は、第１の帯域を通過するためのマッチングネットワークを備え、前記第２のモード回路は、第２の帯域を通過するためのマッチングネットワークを備える。
［Ｃ１１］
装置であって、前記装置は下記を備える、
補助の中間ノードに結合される第１の一次巻線と、
前記補助の中間ノードに、およびさらにＡＣ接地ノードに結合される第２の一次巻線と、
前記第１および第２の一次巻線に相互に結合される二次巻線と、
前記第１の一次巻線に結合される第１のモード回路と、
前記第２の一次巻線に結合される第２のモード回路と、
前記第１のモード回路および前記第２のモード回路に関連付けられる信号を処理するよう構成される前記二次巻線に結合される回路。
［Ｃ１２］
Ｃ１１に記載の装置であって、前記第１のモード回路は、第１の周波数帯域内における信号を増幅するよう構成される低雑音増幅器を備え、前記第２のモード回路は、第２の周波数帯域内における信号を増幅するよう構成される低雑音増幅器を備え、前記二次巻線に結合される前記回路は、ダウンコンバージョンミキサを備える。
［Ｃ１３］
Ｃ１１に記載の装置であって、前記第１のモード回路は、第１の周波数帯域内における信号を送信するよう構成されるドライバ増幅器を備え、前記第２のモード回路は、第２の周波数帯域内における信号を送信するよう構成されるドライバ増幅器を備え、前記二次巻線に結合される前記回路は、アップコンバージョンミキサを備える。
［Ｃ１４］
装置であって、前記装置は下記を備える、
第１および第２の端末を備える一次巻線と、
前記一次巻線の前記第１の端末に結合される第１のモード回路と、
前記一次巻線の前記第２の端末に結合される第２のモード回路と、
前記一次巻線に相互に結合される二次巻線と、
前記第１のモード回路および前記第２のモード回路に関連付けられる信号を処理するよう前記二次巻線に結合される回路と、
前記第２のモード回路がアクティブな場合にＡＣ接地ノードに前記一次巻線の前記第１の端末を結合するよう構成される第１のスイッチと、
前記第１のモード回路がアクティブな場合にＡＣ接地ノードに前記一次巻線の前記第２の端末を結合するよう構成される第２のスイッチ。
［Ｃ１５］
Ｃ１４に記載の装置であって、前記二次巻線に結合される前記回路は、低雑音増幅器を備える。
［Ｃ１６］
Ｃ１４に記載の装置であって、前記二次巻線に結合される前記回路は、ダウンコンバージョンミキサを備え、前記第１のモード回路は、第１の帯域のための低雑音増幅器を備え、前記第２のモード回路は、第２の帯域のための低雑音増幅器を備える。
［Ｃ１７］
Ｃ１４に記載の装置であって、前記二次巻線に結合される前記回路は、アップコンバージョンミキサを備え、前記第１のモード回路は、第１の帯域のためのドライバ増幅器を備え、前記第２のモード回路は、第２の帯域のためのドライバ増幅器を備える。
［Ｃ１８］
装置であって、前記装置は下記を備える、
第１のモード回路と、
第２のモード回路と、
前記第１のモード回路および前記第２のモード回路に関連付けられる信号を処理するための手段と、
前記第１のモード回路および前記第２のモード回路の信号を、前記信号を処理するための手段に相互に結合するための手段。
［Ｃ１９］
Ｃ１８に記載の装置であって、前記信号を処理するための手段は、ダウンコンバージョンミキサを備え、前記第１のモード回路は、第１の帯域のための低雑音増幅器を備え、前記第２のモード回路は、第２の帯域のための低雑音増幅器を備える。
［Ｃ２０］
Ｃ１８に記載の装置であって、前記処理するための手段は、アップコンバージョンミキサを備え、前記第１のモード回路は、第１の帯域のためのドライバ増幅器を備え、前記第２のモード回路は、第２の帯域のためのドライバ増幅器を備える。
【図１】
0006352288.tif 000002
【図２】
0006352288.tif 000003
【図３】
0006352288.tif 000004
【図３Ａ】
0006352288.tif 000005
【図４】
0006352288.tif 000006
【図５】
0006352288.tif 000007
【図６】
0006352288.tif 000008
【図７】
0006352288.tif 000009
【図８】
0006352288.tif 000010
【図９】
0006352288.tif 000011
【図１０】
0006352288.tif 000012
【図１１】
0006352288.tif 000013
【図１２】
0006352288.tif 000014
【図１３】
0006352288.tif 000015
【図１４】
0006352288.tif 000016
【図１５】
0006352288.tif 000017
【図１６】
0006352288.tif 000018
【図１７】
0006352288.tif 000019