(57)【特許請求の範囲】
【請求項１】
分配器と、
前記分配器から供給された信号を分配する第１の分配部と、第１のキャリアアンプと、前記第１のキャリアアンプと電力合成される第１のピークアンプと、前記第１のキャリアアンプおよび前記第１のピークアンプから出力された信号を合成する第１の合成部とを有する第１の増幅部と、
前記分配器から供給された信号を分配する第２の分配部と、第２のキャリアアンプと、前記第２のキャリアアンプと電力合成される第２のピークアンプと、前記第２のキャリアアンプおよび前記第２のピークアンプから出力された信号を合成する第２の合成部とを有し、前記第２のキャリアアンプと前記第１のキャリアアンプ、および前記第２のピークアンプと前記第１のピークアンプのうち、一方が隣接するように配置される第２の増幅部と、
前記隣接する前記第１のキャリアアンプと前記第２のキャリアアンプとの間、または前記隣接する前記第１のピークアンプと前記第２のピークアンプとの間において発生するループ発振を抑制する発振抑制部と、
前記第１の合成部および前記第２の合成部から出力された信号を合成する合成器と、
を有する、
高周波信号増幅装置。
【請求項２】
前記発振抑制部は、前記隣接された前記第１のキャリアアンプと前記第２のキャリアアンプとの間、または前記隣接された前記第１のピークアンプと前記第２のピークアンプとの間を接続する、
請求項１に記載の高周波信号増幅装置。
【請求項３】
前記発振抑制部は、前記第１の増幅部と前記第２の増幅部との同電位となる位置同士を接続する、
請求項２に記載の高周波信号増幅装置。
【請求項４】
前記発振抑制部は、抵抗体を備える、
請求項２または３に記載の高周波信号増幅装置。
【請求項５】
前記第１の増幅部および前記第２の増幅部と並列に接続し、他のキャリアアンプと隣接したキャリアアンプ、または他のピークアンプと隣接したピークアンプを有する一又は複数の増幅部を有し、
前記発振抑制部は、前記増幅部におけるピークアンプと他のピークアンプとの間、または、前記増幅部におけるキャリアアンプと他のキャリアアンプとの間において発生するループ発振を抑制する、
請求項１から４のうち何れか１項に記載の高周波信号増幅装置。
【請求項６】
前記第１のキャリアアンプ、前記第１のピークアンプ、前記第２のキャリアアンプ、前記第２のピークアンプ、前記第１の分配部、前記第２の分配部、前記第１の合成部、前記第２の合成部、前記発振抑制部、前記分配器、前記合成器を含む素子群の少なくとも一部を単一のパッケージ内に実装する、請求項１〜５の何れか一項に記載の高周波信号増幅装置。
【請求項７】
前記第１のキャリアアンプ、前記第１のピークアンプ、前記第２のキャリアアンプ、前記第２のピークアンプ、前記第１の分配部、前記第２の分配部、前記第１の合成部、前記第２の合成部、前記発振抑制部、前記分配器、前記合成器を含む素子群の少なくとも一部を単一の半導体基板上に形成したモノリシックマイクロ波集積回路（Monolithic Microwave Integrated Circuit：MMIC）である、請求項１〜５の何れか一項に記載の高周波信号増幅装置。
【請求項８】
請求項１から６のうちいずれか１項記載の高周波信号増幅装置を並列に複数接続し、
前記高周波信号増幅装置同士が対向する端部には、同種のアンプがそれぞれ配置され、
前記同種のアンプ間に発振抑制部が設けられる、
高周波信号増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波信号増幅装置に関する。
【背景技術】
【０００２】
従来、バックオフした高周波信号を効率よく増幅するドハティ増幅器が知られている。ドハティ増幅器は、キャリアアンプとピークアンプとを並列接続し、キャリアアンプおよびピークアンプにより増幅された高周波信号を合成して出力する。このドハティ増幅器は、他のドハティ増幅器と並列して接続され、他のドハティ増幅器と同じ信号が分配されて増幅を行う場合がある。この場合、回路の条件によっては他のドハティ増幅器との間でループ発振が発生することがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１８５９６６号公報
【特許文献２】特開２０１２−０２９２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、複数のドハティ増幅器の間のループ発振を抑制することができる高周波信号増幅装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の高周波信号増幅装置は、分配器と、第１の増幅部と、第２の増幅部と、ループ発振抑制部と、合成器と、を持つ。第１の増幅部は、第１の分配部と、第１のキャリアアンプと、第１のピークアンプと、第１の合成部とを持つ。第１の分配部は、分配器から供給された信号を分配する。第１のピークアンプは、第１のキャリアアンプと電力合成される。第１の合成部は、第１のキャリアアンプおよび第１のピークアンプから出力された信号を合成する。第２の増幅部は、第２の分配部と、第２のキャリアアンプと、第２のピークアンプと、第２の合成部とを持つ。第２の分配部は、分配器から供給された信号を分配する。第２のピークアンプは、第２のキャリアアンプと電力合成される。第２の合成部は、第２のキャリアアンプおよび第２のピークアンプから出力された信号を合成する。第２の増幅部は、第２のキャリアアンプが第１のキャリアアンプと隣接し、または第２のピークアンプが第１のピークアンプと隣接するように配置される。ループ発振抑制部は、隣接する第１のキャリアアンプと第２のキャリアアンプとの間、または隣接する第１のピークアンプと第２のピークアンプとの間において発生するループ発振を抑制する。合成器は、第１の合成部および第２の合成部から出力された信号を合成する。
【図面の簡単な説明】
【０００６】
【図１】実施形態の高周波信号増幅装置におけるドハティ増幅器１の構成を示すブロック図。
【図２】実施形態のドハティ増幅器１において、位相調整回路１６の構成例として分布定数線路３０、ＩＩＮ２２の構成例としてλ／４線路３２を使用した場合のブロック図。
【図３】実施形態のドハティ増幅器１における入力電力と出力電力との関係の一例を示す図。
【図４】実施形態の高周波信号増幅装置１００の構成の一例を示す回路図。
【図５】実施形態の高周波信号増幅装置１００の他の構成の一例を示す回路図。
【図６】実施形態の高周波信号増幅装置１００におけるドハティ増幅器１の変形例の構成を示すブロック図。
【図７】実施形態の高周波信号増幅装置１００の応用例の構成を示すブロック図。
【発明を実施するための形態】
【０００７】
以下、実施形態の高周波信号増幅装置を、図面を参照して説明する。
まず、実施形態の高周波信号増幅装置に含まれるドハティ増幅器について説明する。図１は、実施形態の高周波信号増幅装置における並列接続負荷型のドハティ増幅器１の構成を示すブロック図である。ドハティ増幅器１は、高周波信号を入力され、増幅した高周波信号を図示しないアンテナ側に出力する。
ドハティ増幅器１は、入力端子１０、整合回路１２、分配部１４、位相調整回路１６、ピークアンプ１８、キャリアアンプ２０、ＩＩＮ（Ｉｍｐｅｄａｎｃｅ  Ｉｎｖｅｒｔｉｎｇ  Ｎｅｔｗｏｒｋ、インピーダンス反転回路）２２、合成部２４、整合回路２６、及び出力端子２８を持つ。
【０００８】
入力端子１０には、入力信号として高周波信号が供給される。高周波信号とは、例えばＲＦ（Radio Frequency）の周波数帯の信号である。入力端子１０に供給された高周波信号は整合回路１２に送られる。
【０００９】
整合回路１２及び整合回路２６は、ドハティ増幅器１における入力インピーダンスと出力インピーダンスとを整合させる。整合回路１２及び整合回路２６は、基板上に形成されたインダクタ及びキャパシタを組み合わせた回路を有する。整合回路１２及び整合回路２６は、インダクタ及びキャパシタだけでなく抵抗体も基板上に形成して構成してもよい。
【００１０】
分配部１４は、整合回路１２を介して入力端子１０に接続され、高周波信号をキャリアアンプ２０およびピークアンプ１８側に分配する。
【００１１】
分配部１４とピークアンプ１８の間の位相調整回路１６は、分配部１４により分配された高周波信号の位相を、合成部２４でピークアンプ１８側とキャリアアンプ２０側が同相になるように調整する。図２は、実施形態のドハティ増幅器１において、位相調整回路１６の構成例として分布定数線路３０を使用した場合のブロック図である。分布定数線路３０を通過した高周波信号はピークアンプ１８に供給される。ピークアンプ１８で増幅した高周波信号は合成部２４に供給される。
【００１２】
ＩＩＮ２２は、キャリアアンプ２０と合成部２４の間でインピーダンスを反転する。ＩＩＮ２２は、図２に示すようにλ／４（波長／４）線路３２を有する。λ／４線路３２は、インピーダンスを反転すると同時に入力信号の位相を９０度遅らせる。λ／４線路３２を通過した高周波信号は合成部２４に供給される。
【００１３】
合成部２４は、ピークアンプ１８から供給された高周波信号とＩＩＮ２２を通過した高周波信号とを合成する。合成部２４により合成された高周波信号は、整合回路２６に供給される。整合回路２６を通過した高周波信号は、出力端子２８から出力信号として出力される。
【００１４】
キャリアアンプ２０は、例えば電界効果トランジスタ（FET（Field effect transistor））を使ったアンプで、ＡＢ級増幅器又はＢ級増幅器となるようゲートバイアス電圧が印加されている。ピークアンプ１８は、例えば電界効果トランジスタ（FET（Field  effect  transistor））を使ったアンプで、Ｃ級増幅器となるようゲートバイアス電圧が印加されている。
【００１５】
図３は、実施形態のドハティ増幅器１における入力電力と出力電力との関係の一例を示す図である。キャリアアンプ２０は、略ピンチオフするようにゲートバイアス電圧が設定され、低い振幅の高周波信号から増幅する。キャリアアンプ２０は、入力電力が所定電力Ｐ１よりも低い範囲において、リニアに増幅して出力電力Ｐｃを出力する。キャリアアンプ２０は、入力電力が所定電力Ｐ１近傍となり出力電力ＰｃがＰ３以上となると飽和し始める。
【００１６】
ピークアンプ１８は、ゲートバイアス電圧がキャリアアンプ２０より深く設定され振幅（電力値）が所定値以上の高周波信号が供給されたことに応じて増幅動作を開始する。ピークアンプ１８は、ドハティ増幅器１が飽和電力から例えば５ｄＢバックオフした時に動作を開始する。このバックオフは、ドハティ増幅器１の平均出力電力に対する飽和出力電力の比である。
【００１７】
ピークアンプ１８は、図３に示すように、入力電力が所定電力Ｐ１より低い場合にはオフ状態となる。ピークアンプ１８は、入力電力が所定電力Ｐ１より高くなるとゲートが開く期間が発生し、高周波信号の増幅を行う。ピークアンプ１８は、入力電力がＰ１よりも高いと、入力電力を出力信号Ｐｐに増幅することができる。
【００１８】
このドハティ増幅器１において、キャリアアンプ２０は比較的小電力の高周波信号の増幅を行い、キャリアアンプ２０の電圧が飽和し始めるとピークアンプ１８はオン状態となるように設定される。ピークアンプ１８は、キャリアアンプ２０の電圧の飽和による利得低下分を補うように動作する。これにより、ドハティ増幅器１は、図３の点線に示すように、入力電力がＰ２に至るまで、リニアに増幅して出力電力Ｐｄを出力することができる。
【００１９】
なお、ピークアンプ１８及びキャリアアンプ２０は、パッケージの内部でインピーダンスを整合する内部整合型の電界効果トランジスタアンプであることが望ましい。あるいは、ピークアンプ１８及びキャリアアンプ２０は、電界効果トランジスタとしてディスクリート半導体を使ってもよい。このドハティ増幅器１によれば、ピークアンプ１８およびキャリアアンプ２０における電界トランジスタのチップの入力電極および出力電極において最適信号源インピーダンスおよび最適負荷インピーダンスにでき、効率よく増幅動作を行うことができる。
【００２０】
また、実施形態のドハティ増幅器１によれば、単一のモノリシックマイクロ波集積回路に、ピークアンプ１８、キャリアアンプ２０、分配部１４、合成部２４、位相調整回路１６、およびＩＩＮ２２を含めて構成してもよい。
次に、上述したドハティ増幅器１を複数備えた高周波信号増幅装置１００について、図４を参照して説明する。図４は、実施形態の高周波信号増幅装置１００の構成の一例を示す回路図である。
高周波信号増幅装置１００は、分配器１０２と、複数のドハティ増幅器１Ａ、１Ｂ、１Ｃ、１Ｄと、合成器１０４と、ループ発振抑制部Ｒｃ、Ｒｐとを有する。この高周波信号増幅装置１００において、複数のドハティ増幅器１Ａ〜１Ｄは、分配器１０２および合成器１０４に対して並列に接続される。高周波信号増幅装置１００は、１つのパッケージ内に４個のドハティ増幅器１Ａ〜１Ｄを有する。また、高周波信号増幅装置１００において、分配器１０２、ドハティ増幅器１Ａ〜１Ｄ、および合成器１０４は平面状に形成される。
【００２１】
なお、実施形態の高周波信号増幅装置１００は、４個のドハティ増幅器１を並列に接続させているが、４個に限るものではない。複数のドハティ増幅器１は、高周波信号増幅装置１００により要求される電力値に応じた数が並列接続される。例えば１つのドハティ増幅器１の出力が５０Ｗの場合であって、要求電力が４００Ｗである場合には、８個のドハティ増幅器１を並列接続すればよく、例えば、２ｎ個（ｎ＝１，２，３，・・・）のドハティ増幅器１を並列接続してもよい。または、任意の整数Ｎ（Ｎ＝２，３，４，・・・）のドハティ増幅器１を並列接続しても良い。
【００２２】
複数のドハティ増幅器１Ａ〜１Ｄは、同種のアンプ同士が隣接するように配設される。
図４に示す高周波信号増幅装置１００において、ドハティ増幅器１Ａのキャリアアンプ２０Ａとドハティ増幅器１Ｂのキャリアアンプ２０Ｂとが、互いに隣接して配設される。また、ドハティ増幅器１Ｂのピークアンプ１８Ｂとドハティ増幅器１Ｃのピークアンプ１８Ｃとが、互いに隣接して配設される。さらに、ドハティ増幅器１Ｃのキャリアアンプ２０Ｃとドハティ増幅器１Ｄのキャリアアンプ２０Ｄとが、互いに隣接して配設される。
【００２３】
また、高周波信号増幅装置１００において、キャリアアンプ２０Ａとキャリアアンプ２０Ｂとの間には、ループ発振抑制部Ｒｃが配設される。また、ピークアンプ１８Ｂとピークアンプ１８Ｃとの間には、ループ発振抑制部Ｒｐが配設される。さらに、キャリアアンプ２０Ｃとキャリアアンプ２０Ｄとの間には、ループ発振抑制部Ｒｃが配設される。
ループ発振抑制部Ｒｃは、例えば同電位となる筈のキャリアアンプ２０Ａの入力側とキャリアアンプ２０Ｂの入力側とを接続し、抵抗値を有する。抵抗値は、例えば配線抵抗とは別の抵抗体による抵抗値を含む（以下同様）。また、ループ発振抑制部Ｒｃは、同電位となる筈のキャリアアンプ２０Ａの出力側とキャリアアンプ２０Ｂの出力側とを接続し、抵抗値を有する。さらに、図示しないが、整合回路１２や分布定数線路３０やピークアンプ１８やキャリアアンプ２０やλ／４線路３２や整合回路２６の途中の同電位となる筈の位置同士を接続しても良い（以下同様）。なお、それぞれのループ発振抑制部の抵抗値は最適化によって異なった値にしても良い。
【００２４】
一般的に、この種の高周波信号増幅装置は、ループ発振が発生する可能性がある。この発振現象は、ＲＦ入力電力が無くても熱雑音電力から成長する場合や、高い電力の特定周波数が入力されることにより発生する場合などがあり、アンプの動作に影響を与える。
【００２５】
これに対し、実施形態の高周波信号増幅装置１００では、このループ発振を抑制するため、ピークアンプ１８同士、またはキャリアアンプ２０同士を隣接して配置し、アンプの間のル−プ発振を抑制するための、抵抗値を有するループ発振抑制部Ｒｃ、Ｒｐが設けられていることにより、ループ発振の発振条件を満足させないように構成することができる。これにより、ドハティ増幅器１間でループ発振が発生することを抑制することができる。なお、高周波信号増幅装置１００は、同一基板に形成されるモノリシックマイクロ波集積回路であっても良い。また、モノリシックマイクロ波集積回路はパッケージに収容してもよい。
【００２６】
ここで、実施形態の高周波信号増幅装置１００によれば、隣接されたキャリアアンプ２０の間、または隣接されたピークアンプ１８の間を接続するループ発振抑制部の寄生インダクタンスは接続するアンプ間が隣接している為に小さくできる。したがって、ループ発振抑制部はほぼ抵抗体だけとなり、周波数に殆ど依存せずにループ発振の発生を抑制することができる。説明を変えれば、広帯域に亘ってループ発振の発生を抑制する為に、同電位となる筈の同種のアンプを隣接させる。
【００２７】
図５は、実施形態の高周波信号増幅装置１００の他の構成の一例を示す回路図である。
この高周波信号増幅装置１００は、ドハティ増幅器１Ａのピークアンプ１８Ａとドハティ増幅器１Ｂのピークアンプ１８Ｂとを隣接させ、ドハティ増幅器１Ｂのキャリアアンプ２０Ｂとドハティ増幅器１Ｃのキャリアアンプ２０Ｃとを隣接させ、ドハティ増幅器１Ｃのピークアンプ１８Ｃとドハティ増幅器１Ｄのピークアンプ１８Ｄとを隣接させて形成される。
また、この高周波信号増幅装置１００において、ピークアンプ１８Ａとピークアンプ１８Ｂとの間にはループ発振抑制部Ｒｐが形成される。また、キャリアアンプ２０Ｂとキャリアアンプ２０Ｃとの間にはループ発振抑制部Ｒｃが形成される。さらに、ピークアンプ１８Ｃとピークアンプ１８Ｄとの間にはループ発振抑制部Ｒｐが形成される。
【００２８】
以上説明した実施形態の高周波信号増幅装置１００によれば、複数のドハティ増幅器１のそれぞれのピークアンプ１８同士を隣接させ、または複数のドハティ増幅器１のそれぞれのキャリアアンプ２０同士を隣接させ、隣接されたピークアンプ１８の間、またはキャリアアンプ２０の間に形成されたループ発振抑制部を持つので、ループ発振の発振条件を満足させないように構成することができる。この結果、実施形態によれば、複数のドハティ増幅器１の間のループ発振の発生を抑制することができる。
【００２９】
さらに、実施形態の高周波信号増幅装置１００によれば、ピークアンプ１８よりも動作している期間が長いキャリアアンプ２０間においてループ発振が発生し易い場合は、図４のようにキャリアアンプ２０同士を隣接して配設し、逆に非線形性が高いピークアンプ１８間においてループ発振が発生し易い場合は、図５のようにピークアンプ１８同士を隣接して配設することで、それぞれのループ発振の発振条件を満足させないように構成することができる。
【００３０】
（実施形態の変形例）
図６は、実施形態の高周波信号増幅装置１００におけるドハティ増幅器１の変形例の構成を示すブロック図である。このドハティ増幅器１は、直接接続負荷型の構成を示すブロック図である。このドハティ増幅器１は、図６に示すように、ＩＩＮ（ＩＩＮ：Ｉｍｐｅｄａｎｃｅ  Ｉｎｖｅｒｔｉｎｇ  Ｎｅｔｗｏｒｋ、インピーダンス反転回路）４０およびバラン４２を有する。バラン４２は、平衡型線路と不平衡型線路との間で高周波信号を変換する変換器である。バラン４２は、例えば、入力端子がＩＩＮ４０およびキャリアアンプ２０と接続され、出力端子が出力端子２８に接続された変換器である。バラン４２の入力端子は、ＩＩＮ４０に接続された入力端子と、キャリアアンプに接続された入力端子とを含む。
このような直列接続負荷型のドハティ増幅器１であっても、高周波信号増幅装置１００は、上述したように、隣接したドハティ増幅器１のそれぞれのピークアンプ１８同士を隣接させ、または隣接したドハティ増幅器１のそれぞれのキャリアアンプ２０同士を隣接させ、隣接されたピークアンプ１８の間、またはキャリアアンプ２０の間に形成されたループ発振抑制部を設ける。これにより、高周波信号増幅装置１００は、上述した高周波信号増幅装置１００と同様に、複数のドハティ増幅器１の間でループ発振の発生を抑制することができる。
【００３１】
（応用例）
図７は、実施形態の高周波信号増幅装置１００の応用例の構成を示すブロック図である。応用例の高周波信号増幅装置は、上述した高周波信号増幅装置１００と同様の構成を有する高周波信号増幅装置１００Ａと、高周波信号増幅装置１００Ｂとを並列して配置し、高周波信号増幅装置１００Ａと高周波信号増幅装置１００Ｂとの間にループ発振抑制部Ｒｃが形成される。なお、高周波信号増幅装置１００Ａと高周波信号増幅装置１００Ｂは、同一基板に形成されるモノリシックマイクロ波集積回路であっても良い。また、このモノリシックマイクロ波集積回路をパッケージに収容してもよい。
【００３２】
応用例において、高周波信号増幅装置１００Ａに含まれるアンプと、高周波信号増幅装置１００Ｂに含まれるアンプとは、同種のアンプ同士が隣接するように配設される。また、ループ発振抑制部Ｒｃは、例えば同電位となる筈のキャリアアンプ２０Ａの入力側とキャリアアンプ２０Ｂの入力側とを接続し、抵抗値を有する。また、ループ発振抑制部Ｒｃは、同電位となる筈のキャリアアンプ２０Ａの出力側とキャリアアンプ２０Ｂの出力側とを接続し、抵抗値を有する。
【００３３】
応用例の高周波信号増幅装置によれば、複数の高周波信号増幅装置１００を並列に配置しても、高周波信号増幅装置１００間ループに発振抑制部Ｒｃが形成されるので、高周波信号増幅装置１００間においてループ発振の発振条件を満足させないようにすることができる。この結果、実施形態によれば、高周波信号増幅装置１００においてループ発振の発生を抑制することができる。
【００３４】
上説明した少なくともひとつの実施形態によれば、隣接するキャリアアンプ２０の間、または隣接するピークアンプ１８の間を接続するループ発振抑制部を持つことにより、複数のドハティ増幅器１の間のループ発振を抑制することができる。
【００３５】
上述した実施形態の高周波信号増幅装置１００は、並列接続型のドハティ増幅器１を複数配置した構成について説明したが、直列接続型のドハティ増幅器１を複数配置した構成であっても、実施形態に開示した構成を適用することができる。すなわち、直列接続型のドハティ増幅器１を複数配置すると共に、同種のアンプを隣接するよう配置する。さらに、直列接続型のドハティ増幅器１において、隣接した同種のアンプ間に発振抑制部Ｒｃを形成する。この発振抑制部Ｒｃは、同種のアンプ同士の同電位となる筈の箇所を接続するよう形成される。この結果、実施形態の高周波信号増幅装置１００によれば、ドハティ増幅器１が直列接続型であっても、ループ発振の発生を抑制することができる。
【００３６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３７】
１…ドハティ増幅器、１０…入力端子、１２…整合回路、１４…分配部、１６…位相調整回路、１８…ピークアンプ、２０…キャリアアンプ、２２…ＩＮＮ、２４…合成部、２６…整合回路、２８…出力端子、３０…分布定数線路、３２…λ／４線路、１００…高周波信号増幅装置、１０２…分配器、１０４…合成器、Ｒｃ…ループ発振抑制部、Ｒｐ…ループ発振抑制部
【図１】
0006367250.tif 000002
【図２】
0006367250.tif 000003
【図３】
0006367250.tif 000004
【図４】
0006367250.tif 000005
【図５】
0006367250.tif 000006
【図６】
0006367250.tif 000007
【図７】
0006367250.tif 000008