(57)【特許請求の範囲】
【請求項１】
共振電力変換器であって、
入力電圧の受取りのための入力端子と、
個々の制御入力によって制御される一つ以上の半導体スイッチを有するスイッチングネットワークであって、
該スイッチングネットワークは、該入力電圧の受取りのための該入力端子に対して動作可能に結合されたスイッチ入力と、該共振電力変換器の共振ネットワークの入力に対して動作可能に結合されたスイッチ出力と、を具備し、
該共振ネットワークは、既定の共振周波数（ｆR）と、変換器出力端子に対して動作可能に結合された出力と、を具備する、
スイッチングネットワークと、
該電力変換器のスイッチング周波数を設定するべく、該スイッチ出力から該スイッチングネットワークの制御入力に対して結合された自己発振フィードバックループであって、
該自己発振フィードバックループは、
該スイッチングネットワークの該スイッチ出力と該制御入力との間において結合された第一固有スイッチキャパシタンスと、
第一調節可能バイアス電圧を生成するように構成された第一バイアス電圧源と、
該第一バイアス電圧源と該スイッチングネットワークの該制御入力との間において結合された実質的に固定されたインダクタンスを有する第一インダクタと、
該第一インダクタに印加される該第一調節可能バイアス電圧を制御することによって、該電力変換器の出力電圧を制御するように構成された電圧調節ループと、
を具備する自己発振フィードバックループと、
を具備し、
該スイッチングネットワークは、
該スイッチ出力と該共振電力変換器の電圧供給レールとの間において結合されると共に該スイッチングネットワークの該制御入力に結合された制御端子を有する第一半導体スイッチと、
該スイッチ出力と該入力端子との間において結合された第二半導体スイッチと、
を具備し、
該第二半導体スイッチの制御端子は、実質的に固定されたインダクタンスを有する第二インダクタと実質的に固定されたインダクタンスを有する第三インダクタとのカスケード接続を通じて第二バイアス電圧源に結合され、
フィードバックキャパシタが、該スイッチ出力と該第二及び第三インダクタの間の中間ノードとの間において結合されている、
共振電力変換器。
【請求項２】
該第一インダクタ及び該第三インダクタは、既定の磁気結合係数により、好ましくは０．１超の、更に好ましくは０．４超の、磁気結合係数により、磁気的に結合されている、請求項１に記載の共振電力変換器。
【請求項３】
該第一インダクタ及び該第三インダクタは、共通した透磁性部材又はコアの周りに巻回されている、
請求項２に記載の共振電力変換器。
【請求項４】
該第一バイアス電圧源は、
該第一調節可能バイアス電圧と該共振電力変換器の固定された電位とから結合されたキャパシタと、
該第一調節可能バイアス電圧と第一ＤＣ基準電圧との間において結合された第一調節可能抵抗器と、
該第一調節可能バイアス電圧と第二ＤＣ基準電圧との間において結合された第二調節可能抵抗器と、
を具備する、請求項１から請求項３までのいずれか一項に記載の共振電力変換器。
【請求項５】
該電圧調節ループは、
基準ＤＣ又はＡＣ電圧を比較器の第一入力に供給する基準電圧生成器と、
該変換器出力電圧に結合された該比較器の第二入力と、
該第一バイアス電圧源の制御入力に対して動作可能に結合された該比較器の出力と、
を具備する、請求項１から請求項４までのいずれか一項に記載の共振電力変換器。
【請求項６】
該第一インダクタは、１ｎＨ〜１０μＨのインダクタンスを有する、請求項１から請求項５までのいずれか一項に記載の共振電力変換器。
【請求項７】
該第一インダクタの該実質的に固定されたインダクタンスは、該スイッチングネットワークの該制御入力におけるピーク電圧が、該スイッチングネットワークの半導体スイッチにおける閾値電圧を超過するように設定されている、請求項１から請求項６までのいずれか一項に記載の共振電力変換器。
【請求項８】
該第一インダクタの該実質的に固定されたインダクタンスは、該スイッチングネットワークの該制御入力におけるピーク−ピーク電圧スイングが、該スイッチングネットワークの該半導体スイッチのうちの少なくとも一つの半導体スイッチの該閾値電圧の数値とほぼ等しくなるように選択されている、請求項７に記載の共振電力変換器。
【請求項９】
該自己発振フィードバックループは、
該スイッチングネットワークの該制御入力と該電力変換器の固定された電位との間において結合された直列共振回路、
を更に具備する、請求項１から請求項８までのいずれか一項に記載の共振電力変換器。
【請求項１０】
該自己発振フィードバックループは、
該第一半導体スイッチの該制御入力と該変換器の固定された電位との間において結合された第一直列共振回路と、
該第一半導体スイッチの該制御入力と該スイッチ出力との間において結合された第二直列共振回路と、
を更に具備する、請求項９に記載の共振電力変換器。
【請求項１１】
該自己発振フィードバックループは、
該第一調節可能バイアス電圧と該第一インダクタとの間において該第一インダクタと直列に結合された並列共振回路、
を更に具備する、請求項１から請求項８までのいずれか一項に記載の共振電力変換器。
【請求項１２】
整流済みのＤＣ出力電圧を提供するべく、該共振ネットワークの該出力と該変換器出力端子との間に結合された整流器、
を更に具備する、請求項１から請求項１１までのいずれか一項に記載の共振電力変換器。
【請求項１３】
該整流器は同期整流器を具備する、請求項１２に記載の共振電力変換器。
【請求項１４】
該同期整流器は、
整流半導体スイッチであって、該整流半導体スイッチの整流器制御入力に従って該共振ネットワークの出力電圧を整流するように構成された整流半導体スイッチと、
固定された又は調節可能な整流器バイアス電圧と該整流器制御入力との間において結合された実質的に固定されたインダクタンスを有する第一整流インダクタと、
を具備する、請求項１３に記載の共振電力変換器。
【請求項１５】
該固定された又は調節可能な整流器バイアス電圧は、抵抗性又は容量性の電圧分割器を通じて固定されたＤＣバイアス電圧源に又は該整流済みのＤＣ出力電圧に結合されている、請求項１４に記載の共振電力変換器。
【請求項１６】
該第一及び第二半導体スイッチの一つは、ＭＯＳＦＥＴ又はＩＧＢＴを具備する、請求項１から請求項１５までのいずれか一項に記載の共振電力変換器。
【請求項１７】
共振電力変換器アセンブリであって、
請求項９から請求項１１までのいずれか一項に記載の共振電力変換器と、
少なくとも該スイッチングネットワークと該共振回路とが上部に集積されたキャリヤ基板と、
該第一インダクタを形成する該キャリヤ基板の電気トレースパターンと、
を具備する共振電力変換器アセンブリ。
【請求項１８】
該キャリヤ基板は半導体ダイを具備する、請求項１７に記載の共振電力変換器アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一つ以上の半導体スイッチを有するスイッチングネットワークのスイッチ出力から制御入力に対して結合された自己発振フィードバックループを有する共振電力変換器及びインバータに関する。自己発振フィードバックループは、電力変換器のスイッチング周波数を設定し、スイッチングネットワークのスイッチ出力と制御入力との間において結合された第一固有スイッチキャパシタンス及び第一インダクタを有する。第一インダクタは、第一バイアス電圧源とスイッチングネットワークの制御入力との間において結合されており、実質的に固定されたインダクタンスを有する。第一バイアス電圧源は、第一インダクタに印加される調節可能バイアス電圧を生成するように構成されている。電力変換器の出力電圧は、調節可能バイアス電圧を制御することにより、柔軟かつ迅速な方式で、制御される。
【背景技術】
【０００２】
電力密度は、所与の出力電力仕様について可能な最小限の物理的サイズを提供するべく、常に、ＡＣ−ＤＣ、ＤＣ−ＡＣ、及びＤＣ−ＤＣ電力変換器などの電源回路の主要な性能測定基準である。共振電力変換器トポロジーは、当技術分野における周知のタイプのＤＣ−ＤＣ／スイッチングモード電源又は変換器（ＳＭＰＳ：Switched Mode Power Supply）である。共振電力変換器は、標準ＳＭＰＳトポロジー（バック又はブーストなど）のスイッチング損失が、変換効率の理由から、受け入れ不能となる傾向を有する１ＭＨｚ超などの高スイッチング周波数の場合に、特に有用である。高スイッチング周波数は、結果的に得られるインダクタ及びキャパシタのような電力変換器の回路コンポーネントの電気的かつ物理的サイズの減少に起因し、一般に、好ましい。相対的に小さなコンポーネントによれば、ＳＭＰＳの電力密度を増大させることができる。共振電力変換器においては、標準ＳＭＰＳの入力「チョッパ」半導体スイッチ（しばしば、ＭＯＳＦＥＴ又はＩＧＢＴである）が「共振」半導体スイッチによって置換されている。共振半導体スイッチは、スイッチングが発生する際にスイッチング要素を通じた電流又はこれに跨る電圧が存在しないように、回路のキャパシタンス及びインダクタンスの共振に依存してスイッチング要素に跨る電流又は電圧の波形を成形している。従って、例えば、１０ＭＨｚ超の値へのスイッチング周波数の劇的な増大が実現可能となるように、主には、入力スイッチング要素の固有キャパシタンスの少なくともいくつかにおいて電力散逸が除去されている。この概念は、ゼロ電圧及び電流スイッチング（ＺＶＳ：Zero Voltage Switching 及び／又はＺＣＳ：Zero Current Switching）動作のような表記により、当技術分野において知られている。ＺＶＳ及び／又はＺＣＳ下において稼働する一般に使用されているスイッチングモード電力変換器は、しばしば、クラスＥ、クラスＦ、又はクラスＤＥインバータ又は電力変換器として表現される。
【０００３】
但し、共振電力変換器の出力電圧の高速かつ正確な制御は、依然として問題を有する。以下の参考文献に記述されている従来技術による電力変換器は、ＭＯＳＦＥＴスイッチのゲート端子に結合された可変直列インダクタンスとの組合せにおいて、入力スイッチング要素の周りに位置すると共にＭＯＳＦＥＴスイッチの本来の又は固有のドレイン−ソースキャパシタンスによって駆動される自己発振フィードバックループを利用することを提案している。
【０００４】
米国特許第４６０５９９９号明細書は、単一のＭＯＳＦＥＴスイッチの周りに構築された自己発振インバータ回路を有する自己発振電力変換器を開示している。ＭＯＳＦＥＴスイッチの固有のドレイン−ソースキャパシタンスは、動作の周波数が十分に高い場合には、インバータ回路の自己発振を維持するのに十分なフィードバック経路を供給する。この電力変換器は、変換器のＤＣ出力電圧から制御信号を導出すると共に制御信号をインダクタと非線形キャパシタンスのペアとを有する可変インダクタンスネットワークに印加するフィードバックループによって電圧制御されている。
【０００５】
米国特許第５４３０６３２号明細書は、ハーフブリッジ構成においてＭＯＳＦＥＴトランジスタスイッチのペアを利用する自己発振電力変換器を開示しており、この場合には、二つのＭＯＳＦＥＴトランジスタの接合部が反応性ネットワークに結合され、このネットワークが出力整流器に接続されている。スイッチングトランジスタの固有のゲート−ドレイン電極間キャパシタンスが、発振を維持する唯一の手段として機能している。発振は、スタートアップ回路により、ＭＯＳＦＥＴトランジスタスイッチのゲート−ソース端子において開始されている。発振の周波数は、ＭＯＳＦＥＴトランジスタスイッチのゲート−ソースキャパシタンスと絶縁型駆動変圧器のインダクタンスとにより、決定される。発振の周波数は、制御巻線のペアを通じてＭＯＳＦＥＴトランジスタのゲート端子に結合された絶縁型ゲート駆動変圧器のインダクタンスを変化させることにより、制御される。
【０００６】
但し、調節可能なインダクタンス及び／又はキャパシタンスの可能な調節範囲は、物理的コンポーネントの制限に起因し、非常に狭くなる傾向を有しており、かつ、精度も、制限される場合がある。更には、調節可能なインダクタンス及び／又はキャパシタンスは、半導体基板上において又は印刷回路板などの通常の回路キャリヤ上において集積するのが困難である。最後に、コンポーネントの反応特性に起因し、インダクタンス又はキャパシタンスの最大調節速度が制限され、この結果、変換器出力電圧の調節速度の望ましくない制限がもたらされる場合がある。これは、当然のことながら、上述の理由から、相対的に高い変換器スイッチング周波数に移動するという利点の観点において、あまり望ましいものではない。
【０００７】
この結果、例えば、調節可能バイアス電圧の形態で、回路電圧又は回路電流のレベルを適切に制御することにより、変換器出力電圧を制御することができるように、インダクタ及びキャパシタのような可変反応性コンポーネントのニーズを除去した発振周波数用の制御メカニズムを提供することが有利であろう。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第４６０５９９９号明細書
【特許文献２】米国特許第５４３０６３２号明細書
【発明の概要】
【０００９】
本発明の第一の態様は、入力電圧の受取りのための入力端子と、個々の制御入力によって制御された一つ以上の半導体スイッチを有するスイッチングネットワークと、を有する共振電力変換器又はインバータに関する。スイッチングネットワークは、入力電圧の受取りのための入力端子に対して動作可能に結合されたスイッチ入力と、共振電力変換器の共振ネットワークの入力に対して動作可能に結合されたスイッチ出力と、を有する。共振ネットワークは、既定の共振周波数（ｆR）と、変換器出力端子に対して動作可能に結合された出力と、を有する。自己発振フィードバックループは、電力変換器のスイッチング周波数を設定するべく、スイッチングネットワークのスイッチ出力から制御入力に対して結合されている。自己発振フィードバックループは、スイッチングネットワークのスイッチ出力と制御入力との間に結合された第一固有スイッチキャパシタンスと、第一調節可能バイアス電圧を生成するように構成された第一バイアス電圧源と、第一バイアス電圧源とスイッチングネットワークの制御入力との間において結合された実質的に固定されたインダクタンスを有する第一インダクタと、を有する。共振電力変換器の電圧調節ループは、第一インダクタに印加される第一調節可能バイアス電圧を制御することにより、電力変換器の出力電圧を制御するように、構成されている。
【００１０】
この共振電力変換器は、スイッチングネットワークの制御入力に結合された第一インダクタに印加される調節可能バイアス電圧を制御することにより、変換器出力電圧の柔軟で、迅速であり、かつ、正確な制御を実現する。調節可能バイアス電圧のレベルを調節することにより、共振電力変換器のスイッチング周波数を設定するように、スイッチングネットワークの周りにおいて結合された自己発振フィードバックループの発振周波数を制御することができる。自己発振フィードバックループの発振周波数の調節は、第一インダクタのインダクタンスの何らの調節をも実施することなしに、実現され、従って、第一インダクタは、調節可能バイアス電圧のレベルとは独立した実質的に固定されたインダクタンスを有する。当業者は、第一インダクタのインダクタンスを特徴付けている「実質的に固定された」という用語は、選択されたインダクタタイプの特定の材料の電気特性に応じて、温度に伴ってわずかに変化するインダクタンスを含むことを理解するであろう。更には、第一インダクタに対する第一調節可能バイアス電圧の印加は、好ましくは、電圧調節ループ内において第一インダクタと直列に結合されたコンポーネントの誘導性又は容量性のリアクタンスの何らの調節をも伴うことなしに、実行される。従って、電圧調節ループによって生成される第一調節可能バイアス電圧は、好ましくは、第一インダクタと直列状態にある何らかの変圧器、チューニング可能なインダクタ、又はチューニング可能なキャパシタを伴うことなしに、第一インダクタに対して印加される。
【００１１】
この第一調節可能バイアス電圧のレベルを調節することによる共振電力変換器のスイッチング周波数を調節する能力によれば、スイッチング周波数の広範かつ正確な制御範囲が可能になり、かつ、共振電力変換器のスイッチング周波数を調節するべく調節可能なインダクタンス及び／又はキャパシタンスに依存しているという上述の欠点が除去又は回避される。更には、第一インダクタの存在により、一つ以上の半導体スイッチの第一固有スイッチキャパシタンスなどの固有又は寄生キャパシタンスにおける電力損失が低レベルに低減され、その理由は、充電の際にこれらの寄生キャパシタンス内において保存されたエネルギーが、第一インダクタに放電され、かつ、一時的に、この内部に保存されるからである。その後、第一インダクタ内の保存されたエネルギーは、一つ以上の半導体スイッチの寄生又は固有キャパシタンスに戻される。寄生又は固有キャパシタンスは、ＭＯＳＦＥＴスイッチのゲート−ソース、ゲート−ドレイン、及びドレイン−ソースキャパシタンスを有してもよい。
【００１２】
以下においては、共振電力変換器／インバータ及びクラスＥ又はＤＥタイプ又はトポロジーの対応するＤＣ−ＤＣ電力変換器における実装形態を参照し、本発明について詳述するが、当業者は、本発明が、クラスＥ、Ｆ、ＤＥ、及びπ2インバータ及び整流器及び共振ブースト、バック、ＳＥＰＩＣ、ＬＣＣ、ＬＬＣ変換器などのようなその他のタイプの共振電力インバータ、整流器、及び変換器に対しても等しく適用可能であることを理解するであろう。
【００１３】
電圧調節ループは、ＤＣ又はＡＣ基準電圧を比較器又は誤差増幅器の第一入力に供給する基準電圧生成器を有してもよい。比較器の第二入力は、変換器出力電圧に結合されてもよく、かつ、比較器の出力は、第一バイアス電圧源の制御入力に対して動作可能に結合されてもよい。この結果、比較器又は誤差増幅器は、ＤＣ又はＡＣ基準電圧との間の変換器の出力電圧の比較により、第一バイアス電圧源用の制御信号として適切な誤差信号を生成するように構成されてもよい。第一バイアス電圧源に対して印加された一つ以上の誤差信号は、添付図面との関連において更に詳細に後述するように、変換器出力電圧をＤＣ又はＡＣ基準電圧によって通知されたターゲット出力電圧に対して調節するべく、適切な方向において第一調節可能バイアス電圧を増減させる。
【００１４】
当業者は、スイッチングネットワークは、単一スイッチトポロジーやハーフブリッジ又はフルブリッジスイッチトポロジーなどの多数のタイプのスイッチトポロジーを有することができることを理解するであろう。好適な一実施形態によれば、スイッチングネットワークは、スイッチングネットワークの制御入力に結合された制御端子と、スイッチ入力にかつスイッチ出力に結合された出力端子と、を有する第一半導体スイッチを有する。入力インダクタが、入力電圧とスイッチ入力との間において結合されている。この実施形態は、基本的なクラスＥ電力インバータ又は変換器を有してもよく、この場合に、スイッチングネットワークは、スイッチングネットワークの入力及び出力の両方に結合された、例えば、ＭＯＳＦＥＴのドレイン端子などの、その出力端子を有する単一の半導体スイッチを有する。入力インダクタは、既定の共振周波数（ｆR）の設定を制御するべく、共振ネットワークの一部分を形成している。単一の半導体スイッチの、例えば、ゲート又はベース端子などの、制御端子は、スイッチングネットワークの制御入力に結合されている。
【００１５】
入力インダクタと第一インダクタとは、既定の磁気結合係数により、好ましくは、０．１超の、或いは、場合によっては、更に好ましくは、０．４超の、磁気結合係数により、磁気的に結合されてもよい。磁気結合は、結合されていない入力及び第一インダクタの場合との関係において、スイッチングネットワークの制御入力における信号とスイッチ出力との間の改善された位相応答及び相対的に大きくかつ一定である利得などの多数の利点を提供する。磁気結合は、入力インダクタ及び第一インダクタのインダクタ電流が、位相がずれた状態となることを保証している。この結果、スイッチングネットワークの、例えば、ＭＯＳＦＥＴスイッチのゲート電圧などの、制御入力信号とスイッチ出力との間の位相シフトは、１８０度に非常に近接したものとなる。更には、磁気結合は、好ましくは、電力変換器の出力電圧 ＶOUT が調節された際に、相対的に一定であるレベルの第一調節可能バイアス電圧を提供するべく、広い周波数範囲にわたって実質的に一定である。
【００１６】
この共振電力変換器の別の好適な実施形態は、ハーフブリッジに基づいたスイッチングネットワークを有する。このスイッチングネットワークは、スイッチ出力と共振電力変換器の電圧供給レールとの間に結合されると共にスイッチングネットワークの制御入力に結合された制御端子を有する第一半導体スイッチを有する。スイッチングネットワークは、スイッチ出力と入力端子との間に結合された第二半導体スイッチを更に有する。第二半導体スイッチの制御端子は、実質的に固定されたインダクタンスを有する第二インダクタと実質的に固定されたインダクタンスを有する第三インダクタとのカスケード接続を通じて、第二バイアス電圧源に結合されている。スイッチングネットワークのフィードバックキャパシタは、スイッチ出力と第二及び第三インダクタの間の中間ノードとの間において結合されている。この共振電力変換器のこの実施形態は、クラスＤＥ電力変換器／インバータを有してもよく、或いは、クラスＤＥに基づいたＤＣ−ＤＣ電力変換器の一部分を形成してもよい。
【００１７】
フィードバックキャパシタは、第二半導体スイッチの制御端子に供給される電圧レベルを上昇させると共にこれによってＮチャネルＭＯＳＦＥＴトランジスタの半導体スイッチ装置としての使用を促進するブートストラップ装置として機能する。第二インダクタは、第二バイアス電圧源によって生成される相対的に低速で変化するバイアス電圧成分の通過を許容するが、フィードバックキャパシタを通じて供給される相対的に高い周波数の電圧成分の通過を遮断する発振周波数における高インピーダンスの信号経路として機能する。この結果、第二インダクタ及びフィードバックキャパシタを通じて供給されるバイアス電圧成分を組み合わせることにより、第二スイッチにおける制御電圧は、レベルシフトされ、かつ、入力電圧が正のＤＣ電圧である場合に、接地又は負の電源電圧などの第一半導体スイッチの電圧供給レールの代わりに、スイッチ出力を基準として参照する。自己発振ループは、半導体スイッチＳ1及びＳ2のそれぞれが、導通状態と非導通状態との間において交互にスイッチングされることを保証するように構成されてもよい。又、半導体スイッチＳ1及びＳ2は、オーバーラップしない方式に従って反対位相においてスイッチングされる。
【００１８】
第一インダクタ及び第三インダクタは、既定の磁気結合係数により、好ましくは、０．１超の、或いは、場合によっては、更に好ましくは、０．４超の、磁気結合係数により、磁気的に結合されてもよい。この磁気結合は、第一及び第二半導体スイッチの、例えば、ゲート信号又は電圧などの制御入力信号の間における実質的に１８０度の位相シフトを強制することになる。入力インダクタと第一インダクタとの間に大きな磁気結合係数を提供するべく、これらは、共通の透磁性部材又はコアの周りに巻回されてもよい。同一の理由から、第一インダクタ及び第三インダクタも、共通した透磁性部材又はコアの周りに巻回されてもよい。
【００１９】
第一バイアス電圧源は、様々な方法で構成されてもよい。一実施形態においては、第一バイアス電圧源は、共振電力変換器の適切なＤＣバイアス又は基準電圧と接地電位又はその負の供給レールとの間において結合されてもよい。第一調節可能バイアス電圧は、適切な電圧分割又は調節回路により、ＤＣバイアス又は基準電圧から導出されてもよい。一実施形態においては、第一バイアス電圧源は、第一調節可能バイアス電圧から接地などの共振電力変換器の固定された電位に対して結合されたキャパシタを有する。第一調節可能抵抗器が、第一調節可能バイアス電圧と第一ＤＣ基準電圧との間に結合され、かつ、第二調節可能抵抗器が、第一調節可能バイアス電圧と第二ＤＣ基準電圧との間に結合されている。第一ＤＣ基準電圧は、第一調節可能バイアス電圧の最大ピーク電圧を上回るＤＣ電圧を有してもよい。第二ＤＣ基準電圧は、第一及び第二調節可能抵抗値の間における抵抗値比率を調節することにより、第一調節可能バイアス電圧を適切な電圧調節範囲を通じて変化させることができるように、第一調節可能バイアス電圧の予想最小電圧を下回るＤＣ電圧を有してもよい。第一及び第二調節可能抵抗器のそれぞれは、好ましくは、個々の抵抗値をＭＯＳトランジスタの高インピーダンスのゲート端子から制御できるようにするＭＯＳトランジスタを有する。
【００２０】
第一インダクタは、１ｎＨ〜５０ｎＨなどの１ｎＨ〜１０μＨのインダクタンスを有してもよい。このインダクタンス範囲によれば、第一インダクタを、印刷回路板の電気トレースパターンとして、或いは、集積された受動型の半導体コンポーネントとして、形成することが可能であり、この結果、共振電力変換器の相当なサイズの低減及び信頼性という利点が得られる。
【００２１】
第一インダクタの実質的に固定されたインダクタンスは、好ましくは、例えば、更に詳細に後述するように、適切な電圧スイングがスイッチングネットワークの制御入力において得られる時点まで、その値を調節することにより、実験的に判定される。好ましくは、実質的に固定されたインダクタンスは、スイッチングネットワークの制御入力におけるピーク電圧がスイッチングネットワークの半導体スイッチのうちの少なくとも一つの半導体スイッチの閾値電圧を超過するように、設定される。この閾値電圧は、例えば、Ｎチャネル電力ＭＯＳＦＥＴの場合には、５〜１０Ｖであってもよいが、当業者は、対象となる半導体技術の特性に応じて、その他のタイプの半導体スイッチが異なる閾値電圧を有してもよいことを理解するであろう。
【００２２】
一実施形態においては、第一インダクタの実質的に固定されたインダクタンスは、スイッチングネットワークの制御入力におけるピーク−ピーク電圧スイングが、スイッチングネットワークの半導体スイッチのうちの少なくとも一つの半導体スイッチの閾値電圧の数値とほぼ等しくなるように、選択されている。従って、Ｎチャネル電力ＭＯＳＦＥＴと関連する上述の例においては、ピーク−ピーク電圧スイングは、閾値電圧に従って、５〜１０Ｖの値に調節されることになろう。
【００２３】
別の実施形態においては、自己発振器フィードバックループは、第一半導体スイッチの制御入力と変換器の固定された電位との間において結合された直列共振回路を有する。この直列共振回路は、好ましくは、半導体スイッチの制御入力と、例えば、接地などの負の電源レールとの間において接続されたキャパシタとインダクタとのカスケード接続を有する。直列共振回路は、一つ以上の偶高調波成分を減衰させることにより、更なる非偶周波数成分を、例えば、第一半導体スイッチのゲートなどのスイッチングネットワークの制御入力における発振電圧波形の基本周波数成分に、導入するように機能する。この結果、発振電圧波形の台形波形がもたらされ、かつ、相対的に迅速なスイッチのターンオン及びターンオフ時間が結果的に得られる。
【００２４】
この共振電力変換器の有用な一実施形態は、ＤＣ−ＤＣ電力変換器を有する。ＤＣ−ＤＣ電力変換器は、好ましくは、整流済みのＤＣ出力電圧を生成するべく、整流器を共振ネットワークの出力とインバータ又は変換器出力端子との間に結合することにより、構築又は導出される。整流器は、ＤＣ出力電圧の受動的整流を提供するべく、一つ以上のダイオードを有してもよい。共振電力変換器の一代替実施形態の整流器は、一つ以上の半導体スイッチを有してもよい同期整流器を有する。このような一実施形態によれば、同期整流器は、整流半導体スイッチの整流器制御入力に従って共振ネットワークの出力電圧を整流するように構成された整流半導体スイッチを有する。実質的に固定されたインダクタンスを有する第一整流インダクタは、固定された又は調節可能な整流器バイアス電圧と整流器制御入力との間において結合されている。整流器の固定された又は調節可能な整流器バイアス電圧は、添付図面の図８を参照して詳しく後述する理由から、共振電力変換器の入力側においてスイッチングネットワーク用の第一調節可能バイアス電圧を生成する第一バイアス電圧源に対して結合解除又は接続解除された状態で残されてもよいことが、この実施形態の重要な利点である。固定された又は調節可能な整流器バイアス電圧は、例えば、抵抗性又は容量性の電圧分割器を通じて、共振電力変換器の固定されたＤＣバイアス電圧源に、或いは、整流済みのＤＣ出力電圧に、結合されてもよい。
【００２５】
当業者は、任意の特定の共振電力変換器によって課される閾値電圧、ゲート−ソース破壊電圧、ドレイン−ソース破壊電圧などのような要件に応じて、第一及び第二半導体スイッチのそれぞれを実装するべく、多数のタイプの半導体トランジスタが使用されてもよいことを理解するであろう。第一及び第二半導体スイッチのそれぞれは、例えば、窒化ガリウム（ＧａＮ）又は炭化ケイ素（ＳｉＣ）ＭＯＳＦＥＴなどのＭＯＳＦＥＴ又はＩＧＢＴを有してもよい。
【００２６】
本発明の第二の態様は、その上述の実施形態のいずれかによる共振電力変換器と、少なくともスイッチングネットワークと共振回路とが上部に集積されたキャリヤ基板と、を有する共振電力変換器アセンブリに関し、この場合に、キャリヤ基板の電気トレースパターンは、第一インダクタを形成している。キャリヤ基板は、共振電力変換器の様々な電子コンポーネントを相互接続する一体的に形成された電気配線パターンを有する単層又は多層の印刷回路板を有してもよい。例えば、数十ｎＨのレベルの、電力変換器のＶＨＦスイッチング周波数を実現するための第一インダクタンスに必要とされる相対的に小さなインダクタンスは、適切なサイズの電力変換器の第一インダクタと、潜在的にその他のインダクタの、直接的に印刷回路板のようなキャリヤ基板の配線パターンにおける、有利な集積を促進する。このタイプの集積は、コンポーネント費用の節約、組立時間及び費用の低減、並びに、恐らくは電力変換器アセンブリの信頼性の改善などのいくつかの利点をもたらす。
【００２７】
キャリヤ基板の特に有利な実施形態は、この共振電力変換器のすべての能動型及び受動型のコンポーネントをその上部において集積したＣＭＯＳに基づいた集積回路などの半導体ダイを有する。
【図面の簡単な説明】
【００２８】
添付図面との関連において、本発明の好適な実施形態について更に詳細に説明することとする。
【００２９】
【図１Ａ】本発明の第一実施形態によるクラスＥ共振電力変換器の電気回路図である。
【図１Ｂ】本発明の第二実施形態による磁気的に結合されたインダクタのペアを有するクラスＥ共振電力変換器の電気回路図である。
【図２Ａ】本発明の第三実施形態による直列共振回路を有するクラスＥ共振電力変換器の電気回路図である。
【図２Ｂ】本発明の第四実施形態による直列共振回路を有するクラスＥ共振電力変換器の電気回路図である。
【図２Ｃ】複数の直列共振回路を有するクラスＥ及びＤＥ共振電力変換器用のゲート駆動回路の電気回路図である。
【図２Ｄ】本発明の第三実施形態によるクラスＥ共振電力変換器のＭＯＳＦＥＴスイッチの伝達関数の複数の大きさ及び位相応答曲線を示す。
【図２Ｅ】本発明の第三実施形態によるクラスＥ共振電力変換器のＭＯＳＦＥＴスイッチの複数の制御入力信号波形を示す。
【図３Ａ】本発明の第五実施形態によるクラスＤＥ共振電力変換器の電気回路図である。
【図３Ｂ】本発明の第六実施形態による磁気的に結合されたインダクタのペアを有するクラスＤＥ電力変換器の電気回路図である。
【図４】本発明の第一実施形態によるクラスＥ共振電力変換器に基づいた例示用のＤＣ−ＤＣ電力変換器の電気回路図である。
【図５】スイッチングネットワークの制御入力に適用された異なるバイアス電圧レベルにおける第一実施形態のクラスＥ共振電力変換器のスイッチングネットワークの出力における電圧波形を示す一連のグラフを示す。
【図６】クラスＥ共振電力変換器の第一実施形態に基づいた第二の例示用のＤＣ−ＤＣ電力変換器の回路シミュレーションモデルである。
【図７】調節可能バイアス電圧の四つの異なるＤＣバイアス電圧レベルにおける第二ＤＣ−ＤＣ電力変換器の様々な模擬電圧波形を示す一連のグラフを示す。
【図８】本発明の第一実施形態によるクラスＥ共振電力変換器に基づいた出力側における同期整流を伴う第三ＤＣ−ＤＣ電力変換器の電気回路図である。
【発明を実施するための形態】
【００３０】
図１Ａは、本発明の第一実施形態によるクラスＥ共振電力変換器１００の概略電気回路図である。このクラスＥ共振電力変換器は、更に詳細に後述するように、例えば、その他の要因に加えて、トランジスタスイッチ要素Ｓ1の周りにおいて接続された自己発振フィードバックループの動作と関連した低スイッチング損失に起因し、例えば、１０ＭＨｚ超の、或いは、場合によっては、３０〜３００ＭＨｚなどの、更に高い、スイッチング周波数におけるような、ＶＨＦ周波数範囲における動作のために、特に良好に適合されている。クラスＥ共振電力インバータ又は変換器１００は、ＤＣ電源１０４からのＤＣ入力電圧ＶINの受取りのために、入力パッド又は端子１０２を有する。ＤＣ電圧レベルは、例えば、１０Ｖ〜２３０Ｖなどの１Ｖ〜５００Ｖに位置するものなどのように、任意の特定の変換用途の要件に従って、相当に変化してもよい。スイッチングネットワークは、単一のスイッチトランジスタＳ1を有する。当業者は、スイッチトランジスタＳ1は、ＭＯＳＦＥＴ及びＩＧＢＴなどの異なるタイプの半導体トランジスタを有することができることを理解するであろう。同様に、当業者は、スイッチトランジスタＳ1は、実際には、例えば、動作電流を複数の装置の間において分散させるべく、複数の並列の別個のトランジスタによって形成することも可能であることを理解するであろう。本発明の一実施形態においては、Ｓ1は、製造者である International Rectifier 社から入手可能なＩＲＦ５８０２電力ＭＯＳＦＥＴによって形成されている。スイッチトランジスタＳ1のゲート端子ＶGSは、ドレイン及びソース端子の間に低抵抗値を有する導通状態又はオン状態と、ドレイン及びソース端子の間に非常に大きな抵抗値を有する非導通状態又はオフ状態の間においてＳ1がスイッチングされることを許容するスイッチングネットワークの制御入力を形成している。スイッチトランジスタＳ1のドレイン端子ＶDSは、この単一のスイッチトランジスタに基づいた実施形態においては、スイッチングネットワークのスイッチ入力及びスイッチ出力の両方を形成している。ドレイン端子ＶDSは、一側においては、入力インダクタＬIN（１０８）を通じて、ＤＣ入力電圧に結合されている。又、ドレイン端子ＶDSは、共振キャパシタＣR及び共振インダクタＬRを有する直列共振ネットワークの第一側部にも結合されている。入力インダクタＬIN、共振キャパシタＣR、ＭＯＳＦＥＴ Ｓ1の固有ドレイン−ソースキャパシタンスＣDS、及び共振インダクタＬR（１１２）は、協働し、電力変換器１００の共振ネットワークを形成している。直列共振ネットワークの第二の及び反対側の側部は、図示のように直接的に、或いは、詳細に後述するように適切な整流回路を通じて、クラスＥ共振電力変換器１００の出力端子１１４又はノードに対して動作可能に結合されている。インバータ負荷が、出力端子１１４において変換器に接続された負荷抵抗器ＲLOADによって概略的に示されており、かつ、一般に、誘導性、容量性、又は抵抗性のインピーダンスを有してもよい。共振ネットワークは、この実装形態においては、約５０ＭＨｚの共振周波数（ｆR）を有するように設計されているが、共振周波数は、対象の用途の要件に応じて変化してもよい。実際に、共振キャパシタＣR及び共振インダクタＬRの個々の値は、特定の負荷インピーダンスにおいて、変換器出力におけるターゲット出力電力に到達するように、選択されてもよい。その後に、入力インダクタＬINの値は、選択されたスイッチトランジスタの固有ドレイン−ソースキャパシタンスＣDSの観点において、既定の共振周波数（ｆR）の望ましい又はターゲット値に到達するように、選択される。
【００３１】
このクラスＥ共振電力変換器１００は、先程簡潔に述べたように、ループの発振周波数により、電力変換器１００のスイッチング又は動作周波数が設定されるように、トランジスタスイッチＳ1の周りにおいて構成された自己発振フィードバックループを有する。自己発振フィードバックループは、ドレイン端子ＶDSにおけるスイッチ出力信号の１８０度だけ位相シフトされた部分をトランジスタスイッチＳ1のゲート端子に返送するトランジスタスイッチＳ1の固有のゲート−ドレインキャパシタンスＣGDを有する。更なるループ位相シフトが、好ましくは実質的に固定されたインダクタンスを有するゲートインダクタＬGによって導入される。ゲートインダクタＬGは、可変バイアス電圧ＶBiasとトランジスタスイッチＳ1のゲート端子との間において結合されている。可変バイアス電圧ＶBiasは、図４との関連において更に詳細に後述する設計を有するバイアス電圧生成器又は供給源によって生成される。但し、ゲートインダクタＬGを通じてトランジスタスイッチＳ1のゲート端子に印加される調節可能バイアス電圧ＶBiasは、変換器出力電圧ＶOUTを制御するための有利なメカニズムを提供する。このメカニズムは、フィードバックループの発振周波数の逆数である、Ｓ1が非導通状態に留まる、サイクル時間の期間が、共振周波数（ｆR）を定義する共振ネットワークの上述のコンポーネントによって制御されるということを活用している。この周波数は、ＶDSにおけるスイッチ出力における電圧が接地又はゼロボルトに到達する時点を制御し、これは、この実施形態においては変換器の低電源レールであり、かつ、これにより、固有ドレイン−ソースキャパシタンスＣDSを放電するためのスイッチング損失を導入することなしに、Ｓ1が再度ターンオンされることを許容する。半導体スイッチに跨る電圧がほぼゼロに到達する時点まで、共振回路を使用して半導体スイッチの固有のキャパシタンスを放電しているこの動作メカニズムは、通常、ゼロ電圧スイッチング（ＺＶＳ）動作と表記される。
【００３２】
逆に、Ｓ1が導通状態又はそのオン状態に留まるサイクル時間の期間は、調節可能バイアス電圧のレベルによって制御することができる。この特性によれば、デューティサイクルと、従って、自己発振ループの発振周波数と、を調節することができる。これは、以下の図５との関連において更に詳細に説明する。ＶDSにおけるスイッチ出力は、入力インダクタＬINを通じてＤＣ入力電圧に直接的に結合されていることから、スイッチ出力ＶDSにおける平均電圧は、ＤＣ入力電圧と等しくなるように強制される。周波数（ｆR）の半周期正弦波波形の積分は、正弦波振幅を、πに共振周波数（ｆR）を乗算したものにより、除算したものに等しい。更には、Ｓ1が導通状態にある際には、Ｓ1に跨る電圧は、本質的にゼロであり、この結果、スイッチ出力ＶDSにおける電圧は、実質的にゼロになる。これらの状況は、Ｓ1に跨るピーク電圧ＶDS,PEAKについて、以下の式をもたらす。
ＶDS,PEAK＝（ＶIN＊π＊ｆR）／ｆS    （１）
ここで、ｆS＝電力変換器のスイッチング周波数に等しい自己発振ループの発振周波数、である。
【００３３】
式（１）は、図５のスイッチ出力電圧ＶDSによって以下において示されるように、発振周波数の減少がスイッチ出力電圧ＶDSの増大をもたらすことを示している。
【００３４】
図５のグラフ５００、５１０、及び５２０には、実質的に固定されたインダクタンスのゲートインダクタＬGに印加される３つの異なるレベルの調節可能バイアス電圧ＶBiasごとに、上述の電圧波形、デューティサイクル制御、及び発振周波数制御が示されている。すべてのグラフのｙ軸上のスケールは、ボルトを単位とした電圧を示しており、ｘ軸のスケールは、ｘ軸全体が約１００ｎｓにわたってカバーするように、１０ｎｓの刻みで時間を示している。上述のように、ＬGは、トランジスタスイッチＳ1の制御入力又はゲートＶGSに結合されている。グラフ５００においては、調節可能バイアス電圧ＶBiasは、スイッチ出力電圧ＶDSにおいて約０．５のデューティサイクルを結果的にもたらすレベルに調節されている。波形５０１は、スイッチ出力電圧ＶDSを示しており、波形５０３は、Ｓ1のゲートＶGSに印加された対応するゲート−ソース電圧を示している。スイッチ出力電圧ＶDSのサイクル時間は、約１００ＭＨｚの発振周波数に対応する約１０ｓであることが明らかである。
【００３５】
実際には、ゲートインダクタＬGの実質的に固定されたインダクタンスは、（発振している）ゲート−ソース電圧波形の望ましい電圧振幅が実現されるように、選択されてもよい。電圧振幅は、好ましくは、ＭＯＳＦＥＴスイッチＳ1のゲート端子における適切なピーク電圧が、その閾値電圧及びそのゲート破壊電圧の観点において、到達されるように、調節される。これは、ゲート端子におけるピーク電圧が、例えば、ＭＯＳＦＥＴスイッチＳ1のＶTHなどの選択された半導体スイッチの閾値電圧を超過するように、十分に大きいものであるべきであることを意味している。自己発振ループの発振周波数ｆSは、バイアス電圧がＭＯＳＦＥＴスイッチＳ1の閾値電圧に対してほぼ調節された場合に、本質的に、共振ネットワークの共振周波数（ｆR）に近接した状態で位置することになる。調節可能なバイアス電圧ＶBiasが閾値電圧超に増大された場合には、ＭＯＳＦＥＴスイッチＳ1のオン期間が、増大し、かつ、発振しているスイッチ出力電圧波形のデューティサイクルの増大をもたらす。これは、電力変換器の発振周波数又はスイッチング周波数の減少をもたらす。発振周波数の減少は、式（１）との関連において上述したように、スイッチ出力におけるピーク電圧ＶDS,PEAKの増大をもたらし、かつ、スイッチ出力電圧ＶDSに対するその結合に起因し、共振キャパシタＣR及び共振インダクタＬRを有する直列共振ネットワークに跨るピーク電圧の対応した増大をもたらす。更には、直列共振ネットワークは、誘導性インピーダンスを有することから、スイッチ出力電圧波形の発振周波数の減少は、直列共振ネットワークのインピーダンスの減少をもたらす。そして、インピーダンスの減少は、直列共振ネットワークを通じた、かつ、負荷抵抗器ＲLOADを通じた、電流及び電力の増大と、実際には、変換器出力電圧の増大と、をもたらす。
【００３６】
この結果、実質的に固定されたインダクタンスのゲートインダクタＬGに印加される調節可能バイアス電圧ＶBiasを適切に制御することにより、変換器出力電圧ＶOUTを制御することができる。この特徴によれば、調節可能なインダクタンス及び／又はキャパシタンスに基づいた従来技術によるメカニズムとの比較において、変換器出力電圧ＶOUTを制御する高度に柔軟かつ高速の方法が得られる。具体的には、調節可能バイアス電圧ＶBiasの調節の範囲は、調節可能なインダクタンス及び／又はキャパシタンスの可能な調節範囲と比べた場合に、非常に広いものとなろう。
【００３７】
グラフ５１０において、調節可能バイアス電圧ＶBiasは、スイッチ出力電圧ＶDSにおける約０．７のデューティサイクルを結果的にもたらすレベルに増大されている。波形５１１は、スイッチ出力電圧ＶDSを示しており、波形５１３は、Ｓ1のゲートＶGSに印加された対応するゲート−ソース電圧を示している。図示のように、スイッチ出力電圧ＶDSは、先程示した０．５のデューティサイクル状態における約３０ボルトのピークレベルから約５０ボルトに増大している。スイッチ出力電圧ＶDSのサイクル時間が、約５５ＭＨｚの発振周波数に対応する約１８ｎｓに減少していることが明らかである。最後に、グラフ５２０において、調節可能バイアス電圧ＶBiasは、スイッチ出力電圧ＶDSにおける約０．９のデューティサイクルを結果的にもたらすレベルに更に増大されている。波形５２１は、スイッチ出力電圧ＶDSを示しており、波形５２３は、Ｓ1のゲートＶGSに印加された対応するゲート−ソース電圧を示している。図示のように、スイッチ出力電圧ＶDSは、先程示した０．７のデューティサイクル状態におけるほぼ５０ボルトのピークレベルから約１５０ボルトに更に増大している。スイッチ出力電圧ＶDSのサイクル時間が、約２０ＭＨｚの発振周波数に対応する約５０ｎｓに更に減少していることが明らかである。
【００３８】
図１Ｂは、本発明の第二実施形態による磁気的に結合されたインダクタのペアを有するクラスＥ共振電力変換器１００ｂの電気回路図である。当業者は、クラスＥ共振電力変換器１００の第一実施形態の上述の特徴、機能、及びコンポーネントが、同様に、この実施形態に対して適用されてもよいことを理解するであろう。同様に、このクラスＥ共振電力変換器の第一及び第二実施形態における対応するコンポーネントには、比較を容易にするべく、対応した参照符号が提供されている。第一及び第二実施形態の間の主な相違点は、上述の別個のかつ実質的に結合解除された入力インダクタＬIN及びゲートインダクタＬGが、磁気的に結合されたインダクタのペアＬin及びＬGによって置換されているという点にあり、この場合に、このクラスＥ共振電力変換器１００ｂ内の個々の機能は、第一実施形態のものに類似している。当業者は、入力インダクタＬinとゲートインダクタＬGとの間の磁気結合は、例えば、同軸状態で構成されるなどのような、例えば、インダクタの近接配置構成によるなどの、多数の方法によって実現されてもよいことを理解するであろう。磁気結合は、第一実施形態との比較において、ＭＯＳＦＥＴスイッチＳ1の制御入力とスイッチ出力との間の改善された位相応答及び相対的に大きくかつ一定の利得などの多数の利点を提供する。磁気結合は、入力インダクタＬin及びゲートインダクタＬGの個々のインダクタ電流が、位相がずれた状態となることを保証している。この結果、スイッチＳ1の制御入力とスイッチ出力との間の位相シフトは、１８０度に非常に近接した状態にある。更には、磁気的に結合された入力インダクタＬin及びゲートインダクタＬGは、電力変換器の出力電圧ＶOUTが調節された際に、相対的に一定のレベルの第一調節可能バイアス電圧を提供するべく、磁気結合が広い周波数範囲にわたって実質的に一定となるように、構成されてもよい。
【００３９】
又、磁気的に結合された入力インダクタＬinとゲートインダクタＬGとの間の磁気結合は、図１Ｂに概略的に示されているように、変圧器構造によって実現されてもよい。入力インダクタＬin及びゲートインダクタＬGは、例えば、共通の透磁性部材又はコアの周りに巻回されてもよい。この実施形態は、入力インダクタＬinとゲートインダクタＬGとの間の磁界の相対的に強力な結合という利点を有する。この結果、スイッチＳ1の制御入力（即ち、スイッチＳ1のゲート電圧）とスイッチ出力（即ち、スイッチＳ1のドレイン電圧）との間の、１８０度に更に近接した位相シフトが強制される。
【００４０】
磁気的に結合された入力インダクタＬin及びゲートインダクタＬGは、ＬINによってＬGにおいて強制されるインダクタ電流が、スイッチＳ1の制御入力を駆動するべく十分に大きいことを保証するべく、十分な磁気結合を有するように、構成されてもよい。又、この場合には、ゲート駆動を使用することにより、固有キャパシタンスＣGDが小さいか又は存在していないカスケード結合されたトランジスタを駆動することも可能である。
【００４１】
図２Ａは、本発明の第三実施形態によるクラスＥ共振電力変換器２００の概略電気回路図である。この電力変換器は、単一のスイッチトランジスタＳ1に基づいた上述の電力変換器に類似したトポロジーを有する。当業者は、第一実施形態の上述の特徴、機能、及びコンポーネントが、同様に、この実施形態に対して適用されてもよいことを理解するであろう。同様に、このクラスＥ共振電力変換器の第一及び第二実施形態における対応するコンポーネントには、比較を容易にするべく、対応した参照符号が提供されている。第一及び第二実施形態の間の主な相違点は、スイッチトランジスタＳ1のゲートノード又は端子ＶGSと、例えば、接地などの負の供給レールと、の間において接続されたキャパシタＣMR及びインダクタＬMRのカスケード接続を有する直列共振回路の追加にある。直列共振回路の機能は、一つ以上の偶高調波周波数成分を減衰させることにより、更なる非偶周波数成分をスイッチトランジスタＳ1の発振ゲート電圧波形の基本周波数成分に導入するというものである。この結果、スイッチトランジスタＳ1のゲート電圧の台形の波形形状がもたらされ、これにより、相対的に高速のスイッチのターンオン及びターンオフ時間がもたらされる。これは、有益であり、その理由は、ゲート電圧が閾値電圧超となった際にスイッチＭＯＳＦＥＴ Ｓ1が相対的に大きな抵抗値を有することになり、これにより、伝導損失が低減されるからである。図２Ｃは、図１Ａ及び図１Ｂ、図２Ａ、図３Ａ及び図３Ｂ、図４、並びに、図８に示されているクラスＥ及びＤＥ共振電力変換器などのクラスＥ又はＤＥ共振電力変換器のスイッチトランジスタ又はスイッチングネットワークの、例えば、ゲート端子などの、制御入力に結合された直列共振ネットワーク２０１ａの一般的に適用可能な実施形態を示している。直列共振ネットワーク２０１は、その一つ以上がクラスＥ又はＤＥ共振電力変換器の特定の設計に含まれてもよい複数の直列共振回路を有する。
【００４２】
ＭＯＳＦＥＴのようなトランジスタスイッチが正弦波によって駆動された場合には、ゲート信号は、ＭＯＳＦＥＴの導通期間の開始点と末尾とにおいて、ＭＯＳＦＥＴの閾値電圧をわずかに上回ることになる。ＭＯＳＦＥＴは、ゲート信号が閾値電圧の約２倍を上回る際にのみ、完全にターンオンされることから、この結果、オン抵抗値は、これらの期間中に非常に大きなものとなる。多くの共振電力変換器においては、これらの期間は、最大電流がＭＯＳＦＥＴを通じて流れる部分でもある。従って、大量の電力がこれらの期間中において散逸される。ＭＯＳＦＥＴのターンオン速度を改善するべく、上述のように、相対的に高次の高調波を基本の正弦波に追加することにより、更に台形のゲート信号を得ることができる。これは、図２Ｃに示されているように、好ましくは、制御入力、即ち、このＭＯＳＦＥＴスイッチのゲートとＭＯＳＦＥＴのドレイン又はソースとの間に、ＬＣ回路をそれぞれが有する一つ以上の直列共振回路を追加することにより、実現することができる。ここで、キャパシタＣGDextは、任意選択であり、かつ、図２Ｄに示されているように、ゲート信号の全体利得を増大するべく使用されてもよい。同一の方法により、キャパシタＣGSextも、任意選択により、利得を低下させるべく使用することができる。第一及び第二のＬＣに基づいた直列共振回路Ｃ4HI及びＬ4HI及びＣ2HI及びＬ2HIは、それぞれ、いずれも、ＭＯＳＳＦＥＴスイッチＳ1のドレインに接続されており、かつ、この結果、相対的に高次の高調波がスイッチ出力ＶDSにおいてスイッチ出力電圧と同相となることになる。接地にそれぞれが接続された第三及び第四のＬＣに基づいた直列共振回路Ｃ4HO及びＬ4HO及びＣ2HO及びＬ2HOにより、図２Ｄに示されているように、高調波は、ＶDSと位相がずれた状態となる。図２Ｄのグラフ２４５の大きさの応答曲線２５０は、電力変換器のスイッチング周波数の二次高調波において共振を有するＬＣ回路が三次高調波において利得のピークを生成する方式を示しており、かつ、これが、スイッチ出力ＶDSと同相状態にあることを示している。同相状態にある三次高調波は、２５％のデューティサイクルの場合には、望ましいものとなるが、５０％のデューティサイクルの場合には、ＭＯＳＦＥＴのターンオンの直後に、かつ、ＭＯＳＦＥＴのターンオフの直前において、信号を増大させることになることから、位相がずれた状態の信号を有することが望ましいことがわかる。この特徴は、代わりに、それぞれ、図２Ｃの第三及び第四直列共振回路Ｃ4HO及びＬ4HO並びにＣ2HO及びＬ2HOによって示されているように、二次高調波において共振周波数を有するＬＣ直列共振回路を接地に対して設定することにより、実現することができる。この接続により、図２Ｄの大きさの応答曲線２５２が実現される。この場合には、ゼロが、スイッチング周波数の二次高調波において観察され、かつ、この場合にも、ピークが三次高調波において観察されるが、今回は、ほぼ１８０度の位相シフトを伴っている（位相グラフ２４６の曲線２５２を参照されたい）。当業者は、所与の電力変換器設計に含まれる高調波の数は、価格、複雑さ、効率などのようないくつかのパラメータに依存することになることを理解するであろう。より���次の高調波を追加すれば、一般に、電力変換器の性能が増大することになるが、いずれの高調波を含むのか、並びに、基本と比べた場合のそれらの高調波の大きさ、を検討することが重要である。図２Ｅのグラフ２４７及び２４８は、２５％及び５０％に設定されたデューティサイクルＤの場合に、スイッチング周波数の基本及び三次及び五次高調波が、スイッチ出力信号と同相状態及び位相がずれた状態にあることを示している。シンボル＊は、図示の信号がスイッチ出力信号ＶDSと同相状態にあることを示していることに留意されたい。ゲート駆動信号波形をその図示された理想的な（矩形の）波形形状と比較することにより、基本をスイッチ出力信号との位相がずれた状態に配置することが望ましいが、三次及び五次高調波の場合には、これが、デューティサイクル及び電流波形に依存していることが明らかである。上述の直列共振ネットワークによって高調波を追加することによって実現されうる例示用のゲート駆動波形が、図２Ｅのグラフ２４７及び２４８に示されている。
【００４３】
図２Ｂは、本発明の第四実施形態による直列共振回路を有するクラスＥ共振電力変換器２００ｂの電気回路図である。当業者は、クラスＥ共振電力変換器２００の第三実施形態の上述の特徴、機能、及びコンポーネントが、同様に、この実施形態に対して適用されてもよいことを理解するであろう。同様に、このクラスＥ共振電力変換器の第三及び第四実施形態における対応したコンポーネントには、比較を容易にするべく、対応した参照符号が提供されている。第三及び第四実施形態の間の主な相違点は、スイッチトランジスタＳ1のゲートノード又は端子ＶGSと接地との間に接続されたキャパシタＣMR及びインダクタＬMRのカスケード接続を有する上述の直列共振回路が、並列に結合されたキャパシタＣMR及びインダクタＬMRを有する別のタイプの共振回路によって置換されているという点にある。並列に結合されたキャパシタＣMR及びインダクタＬMRは、調節可能バイアス電圧ＶBiasとゲートインダクタＬgとの間において接続されている。この並列に結合されたキャパシタＣMR及びインダクタＬMRとの接続は、第三実施形態において利用されている直列共振回路と同一の利点を提供するが、インダクタＬg及びＬMRの格段に小さなインダクタンスを伴っており、これが、費用及びサイズの大きな低減に結び付く。
【００４４】
図３Ａは、本発明の第五実施形態によるクラスＤＥ共振電力変換器又はインバータ３００の概略電気回路図である。この共振電力インバータ３００は、ハーフブリッジ半導体トポロジーを有するスイッチングネットワークに基づいている。このＤＥ共振電力変換器３００は、いくつかの重要な利点を提供する。共振電力変換器を設計する際の最大の課題の一つは、本発明の第一、第二、第三、及び第四実施形態との関連において上述した単一スイッチ電力変換器トポロジーにおいてスイッチ要素に印加される大きな電圧ストレスである。この電圧ストレスは、ＤＣ入力電圧のレベルの３〜４倍にも到達する場合がある。代わりに、ハーフブリッジスイッチトポロジーを使用した場合には、半導体スイッチＳ1及びＳ2のそれぞれに跨るピーク電圧が入力電圧のレベルに制限されることになる。但し、これには、約５ＭＨｚ超の動作周波数又はスイッチング周波数が望ましい場合に大きな利点を提示しうる高速かつ効率的な High 側ドライバが必要とされる。この第一調節可能バイアス電圧の生成は、数十メガヘルツにおいて High 側駆動（ＶBias1）としても使用されうることから、この問題を解決する。ハーフブリッジは、スイッチ出力端子３１１と接地との間に結合された第一半導体スイッチＳ1と、スイッチ出力端子３１１と外部ＤＣ電圧源又は生成器３０４からの電力入力端子３０２を通じて供給されるＤＣ入力電圧レールとの間に結合された第二半導体スイッチＳ2と、のカスケード接続を有する。第一及び第二半導体スイッチＳ1及びＳ2を相互接続している結合又は中間点ノードが、スイッチ出力端子３１１を形成している。このスイッチ出力端子３１１は、第一半導体スイッチＳ1のドレイン端子である。このスイッチ出力端子又はノード３１１は、共振キャパシタＣR及び共振インダクタＬRを有する直列共振ネットワークの第一側部に結合されている。ＤＣ入力電圧に結合されたトランジスタスイッチＳ2のドレインノードは、このハーフブリッジスイッチのスイッチ入力端子を有する。半導体スイッチＳ1及びＳ2のそれぞれは、スイッチシンボルによって示されているように、ＮＭＯＳ電力トランジスタを有してもよい。第一ＮＭＯＳトランジスタスイッチＳ1の固有ドレイン−ゲート、ゲート−ソース、及びドレイン−ソースキャパシタンスは、ＣGD2、ＣGS2、及びＣDS2として示されており、かつ、同様に、ＮＭＯＳトランジスタスイッチＳ2の場合には、ＣGD1、ＣGS1、及びＣDS1として示されている。
【００４５】
共振キャパシタＣR、それぞれのスイッチＳ1及びＳ2の固有ドレイン−ソースキャパシタンスＣDS1及びＣDS2、及び共振インダクタＬRは、協働し、電力変換器３００の共振ネットワークを形成している。直列共振ネットワークの第二のかつ反対の側部は、電力変換器３００の出力端子３１４又はノードに結合されている。変換器負荷は、出力端子３１４において変換器に接続された負荷抵抗器ＲLOADによって概略的に示されており、かつ、一般に、誘導性、容量性、又は抵抗性のインピーダンスを有してもよい。クラスＤＥ共振電力インバータ３００は、ループの発振周波数により、本発明の第一実施形態との関連において詳細に上述したものに類似した方式により、電力変換器のスイッチング又は動作周波数が設定されるように、トランジスタスイッチＳ1の周りに構成された自己発振フィードバックループを更に含む。自己発振フィードバックループは、トランジスタスイッチＳ1の固有ゲート−ドレインキャパシタンスＣGD2と、好ましくは、上述のように、実質的に固定されたインダクタンスを有する第一ゲートインダクタＬG2と、を有する。ゲートインダクタＬG2は、可変バイアス電圧ＶBias2とトランジスタスイッチＳ1のゲート端子ＶGS2との間において結合されている。可変バイアス電圧ＶBias2は、例えば、図４との関連において更に詳細に後述するように、適切に構成されたバイアス電圧生成器又は供給源により、多数の方法によって生成されてもよい。トランジスタスイッチＳ1の周りにおいて構成された自己発振フィードバックループを形成する回路に加えて、この電力インバータ３００は、第二の実質的に固定されたインダクタンスＬH及び第三の実質的に固定されたインダクタンスＬG1のカスケード接続を通じて第二半導体スイッチＳ2のゲート端子に結合された第二の又は High 側の調節可能バイアス電圧ＶBias1を有する。ゲートインダクタＬG2及びＬG1のインダクタンスは、実質的に同一であってもよい。フィードバックキャパシタＣG1は、スイッチ出力ノード３１１と第二及び第三の実質的に固定されたインダクタンスＬH及びＬG1の間の中間ノードとの間において結合されている。フィードバックキャパシタＣG1は、上部トランジスタスイッチＳ2に供給される電圧レベルを上昇させると共にＮチャネルＭＯＳＦＥＴトランジスタのスイッチ装置としての使用を促進するブートストラップ装置として機能する。インダクタＬHは、第二調節可能バイアス電圧ＶBias1によって生成される相対的に低速で変化するバイアス電圧成分の通過を許容するが、ブートストラップキャパシタ又はフィードバックキャパシタＣG1を通じて供給される相対的に高い周波数の電圧成分の通過を遮断する発振周波数における高インピーダンス信号経路として機能する。この結果、ＬH及びＣG1からのバイアス電圧成分を組み合わせることにより、第二スイッチＳ2のゲート端子におけるゲート制御電圧がレベルシフトされる。この結果、ゲート制御電圧は、接地の代わりに、スイッチ出力ノード３１１を基準として参照する。自己発振ループは、半導体スイッチＳ1及びＳ2のそれぞれが、オーバーラップしない方式で、反対位相において、導通状態と非導通状態との間において交互にスイッチングされることを保証している。これにより、スイッチ出力ノード��１１は、自己発振ループの発振周波数によって定義された周波数において半導体スイッチＳ1及びＳ2を通じてＤＣ入力電圧ＶIN及び接地に対して交互に変化する方式でクランプされた状態となる。
【００４６】
スイッチ出力電圧波形の、かつ、従って、Ｖoutにおける変換器出力電圧の、デューティサイクルは、この場合にも、第一及び第二調節可能バイアス電圧ＶBias2及びＶBias1によって供給される個々のバイアス電圧を同期した状態で制御することにより、制御することができる。
【００４７】
図３Ｂは、本発明の第六実施形態による磁気的に結合されたインダクタＬG1及びＬG2のペアを有するクラスＤＥ共振電力変換器３００ｂの電気回路図である。当業者は、クラスＤＥ共振電力変換器３００の第一実施形態の上述の特徴、機能、及びコンポーネントが、同様に、この実施形態に対して適用されてもよいことを理解するであろう。同様に、この共振電力変換器の第五及び第六実施形態における対応したコンポーネントには、比較を容易にするべく、対応した参照符号が提供されている。第五及び第六実施形態の間の主な相違点は、上述の別個のかつ実質的に結合されていないゲートインダクタＬG1及びＬG2が、磁気的に結合されたインダクタＬG1及びＬG2のペアによって置換されているという点にあり、この場合に、このクラスＥ共振電力変換器３００ｂにおけるその個々の機能は、第一実施形態のものに類似している。当業者は、ゲートインダクタＬG1及びＬG2の間の磁気結合は、例えば、同軸状に構成されるなどのように、インダクタの近接状態構成によるなどの多数の方法により、実現されてもよいことを理解するであろう。磁気結合は、クラスＤＥ共振電力変換器３００の上述の第一実施形態と比較した場合に、インダクタＬG1及びＬG2のゲート端子又は制御入力における個々のゲート信号の間の改善された位相応答及び相対的に大きな利得などの多数の利点を提供する。磁気結合は、インダクタＬG1及びＬG2における個々のインダクタ電流が、位相がずれた状態となることを保証している。従って、インダクタＬG1及びＬG2のゲート信号の間において実質的に１８０度の位相シフトが強制される。
【００４８】
又、インダクタの間における磁気結合は、図３Ｂに概略的に示されているように、変圧器構造によって実現されてもよく、この場合に、インダクタＬG1及びＬG2は、共通の透磁性コアの周りに巻回される。この実施形態は、インダクタＬG1及びＬG2の間に相対的に大きな磁気結合を実現することが可能であり、かつ、ＭＯＳＦＥＴスイッチＳ1及びＳ2の個々のゲート信号又は電圧の間における実質的に１８０度の相対的位相シフトが更に強力に強制されるという利点を有する。
【００４９】
図４は、本発明の第一実施形態において上述したクラスＥ共振電力変換器又はインバータ１００に基づいたＤＣ−ＤＣ又はスイッチングモード電力変換器／供給源（ＳＭＰＳ）４００の概略電気回路図である。ＤＣ−ＤＣ電力変換器４００は、クラスＥ共振電力変換器１００の回路に加えて、ＤＣ−ＤＣ変換器のＤＣ出力電圧ＶOUTのレベルを制御する電圧制御ループと、ストレージキャパシタ及びダイオードによって概略的に示された整流器４１３と、を有する。整流器４１３は、好ましくは、図示のダイオードと出力電圧端子ＶOUTとの間に結合された直列インダクタを含む。当業者は、図示の一つ以上のダイオードに基づいた整流器４１３は、図８を参照して更に詳細に後述するように、ダイオードではなく、一つ以上の能動的に制御された半導体スイッチに基づいた同期整流器によって置換されてもよいことを理解するであろう。電圧制御ループは、調節可能バイアス電圧ＶBiasを供給するバイアス電圧供給源又は生成器の一部分を形成するプルアップ及びプルダウンＭＯＳＦＥＴ抵抗器のペアＭ1及びＭ2の個々の抵抗値を調節する。調節可能バイアス電圧ＶBiasは、上述の図１Ａとの関連において説明したように、ゲートインダクタＬGを通じてトランジスタスイッチＳ1のゲート端子に印加される。電圧制御ループは、ＤＣ又はＡＣ基準電圧ＶREFに結合された第一入力と、変換器のＤＣ出力電圧ＶOUTに結合された第二入力と、を有する比較器又は誤差増幅器４１４を有する。出力電圧が基準電圧未満であるのか又はこれを上回っているのかを反映した結果的に得られる誤差信号ＶERRが、任意選択のレベル変換器４１４に対して供給される。レベル変換器４１４は、調節可能バイアス電圧ＶBiasを増減させるべく、プルアップ及びプルダウンＭＯＳＦＥＴ抵抗器のペアＭ1及びＭ2用の適切なゲート制御信号ＶC1及びＶC2を提供するように構成されている。バイアス電圧源又は生成器は、ＤＣ入力電圧と接地との間に結合されたＭＯＳＦＥＴ抵抗器Ｍ1及びＭ2を有する。従って、ＭＯＳＦＥＴ抵抗器Ｍ1及びＭ2の調節可能なオン抵抗値に応じて、調節可能バイアス電圧ＶBiasをＤＣ入力電圧又は接地に向かってプルすることができる。当業者は、適切な制御信号をＭＯＳＦＥＴ抵抗器Ｍ1及びＭ2に対して提供するべく、例えば、比例電圧制御による、或いは、純粋に二値の電圧制御による、即ち、アップ／ダウンによる、などのように、多数の方法により、電圧制御ループを構成できることを理解するであろう。
【００５０】
図６は、クラスＥ共振電力変換器の第一実施形態に基づいた第二ＤＣ−ＤＣ電力変換器の回路シミュレーションモデルである。ＤＣ−ＤＣ変換器は、Ｃ１及びＬ４を含む直列共振回路の出力と変換器の出力電圧に結合された負荷抵抗値Ｒ６との間において結合された整流器を有する。整流器は、コンポーネントＣ３、Ｄ、Ｌ２、及びＣ５を有する。第二ＤＣ−ＤＣ電力変換器のインダクタ及びキャパシタコンポーネントの値は、それぞれ、ヘンリー及びファラッドを単位とした数値として列挙されている。従って、ゲートインダクタＬｇのインダクタンスは、６８ｎＨという実質的に固定された値に設定されている。半導体スイッチは、列挙されているパラメータを、即ち、１．０Ωのオン状態抵抗値、１ＭΩのオフ状態抵抗値、及び４．５Ｖの閾値電圧を、有する理想的なスイッチＩＳＷによってモデル化される。
【００５１】
図７は、調節可能バイアス電圧Ｖbiasの４つの異なる固定されたＤＣバイアス電圧レベルにおける第二ＤＣ−ＤＣ電力変換器のシミュレーションモデルの様々な模擬電圧波形を示す一連のグラフ６００、６１０、６２０、６３０、及び６４０を示している。Ｖbiasは、ＤＣバイアス電圧レベルを示すグラフ６００の、それぞれ、波形６０７、６０５、６０３、６０１によって示されているように、−７．０、−２．０、３．０、及び８．０ボルトという固定されたＤＣ電圧レベルを通じて階段状になっている。ＤＣ入力電圧Ｖ２（Ｖｉｎ）は、すべてのシミュレーションにおいて、５０ボルトにおいて一定に維持されている。
【００５２】
すべてのグラフのｙ軸上のスケールは、ボルトを単位とした電圧を示し、ｘ軸のスケールは、ｘ軸全体が約０．０５μｓにわたってカバーするように、０．０１μｓの刻みで時間を示している。
【００５３】
グラフ６１０は、ＤＣバイアス電圧の４つの異なるレベルにおける図示のゲートノード（図６を参照されたい）における対応した発振制御入力電圧波形６１７、６１５、６１３、６１１を示している。８．０Ｖの最大ＤＣバイアス電圧における発振制御入力電圧波形の相対的に高い平均レベルが明らかである。グラフ６２０は、スイッチ出力ノードにおける、即ち、図示のドレインノードにおける（図６を参照されたい）、対応するスイッチ出力電圧波形６２７、６２５、６２３、６２１を示している。変換器の相対的に低い発振周波数又はスイッチング周波数に結び付く８．０Ｖの最大ＤＣバイアス電圧におけるスイッチＩＳＷの相対的に長い導通状態又はオン状態が明らかである。
【００５４】
グラフ６４０は、変換器出力を通じて負荷抵抗器Ｒ６に供給される電力の対応する負荷電力波形６２７、６２５、６２３、６２１を示している。−７．０Ｖの最低ＤＣバイアス電圧における約１．５Ｗから８．０Ｖの最大ＤＣバイアス電圧における約３．５Ｗまで徐々に増大する負荷電力が明らかである。従って、調節可能バイアス電圧Ｖbiasによって供給される電圧を調節することにより、変換器出力電力と、従って、変換器出力電圧と、を制御することができる。
【００５５】
図８は、上述の本発明の第一実施形態によるクラスＥ共振電力変換器又はインバータ１００に基づいたＤＣ−ＤＣ又はスイッチングモード電力変換器／供給源（ＳＭＰＳ）８００の概略電気回路図である。ＤＣ−ＤＣ電力変換器８００は、クラスＥ共振電力変換器１００の回路に加えて、トランジスタスイッチＳR1の周りに構築されると共に更なる受動型のコンポーネントＬG2及びＬOUTを有する同期整流器を有する。当業者は、ＤＣ−ＤＣ電力変換器８００が、ＶOUTから負の供給レール（例えば、接地）に対して結合された出力キャパシタと、本発明の第四実施形態において図４との関連において上述したものに類似した電圧制御ループと、を有してもよいことを理解するであろう。電圧制御ループは、ＤＣ又はＡＣ基準電圧によって定義される電力変換器８００のＶOUTにおいて出力電圧を制御するように構成されている。トランジスタスイッチ要素ＳR1及びインダクタＬG2及びＬOUTは、ＤＣ−ＤＣ電力変換器８００内において同期整流器を提供し、かつ、上述の非同期整流器回路４１３に基づいたダイオードを置換している。このクラスＥ及びＤＥ共振電力変換器のスイッチングネットワークの、例えば、ゲート駆動信号などの制御入力は、従来のＰＷＭ又はＰＤＭタイプの制御信号を必要としていないことから（但し、二つの調節可能バイアス電圧ＶBias1及びＶBias2のみを必要としている）、この実施形態による共振電力変換器は、一般に、この特定の実施形態においては、図８に示されているように、同期整流に対して非常に適している。従来のＰＷＭ又はＰＤＭタイプの制御信号は、不要であり、その理由は、第一トランジスタスイッチＳ1の個々の制御入力信号と整流トランジスタスイッチＳR1との間の位相を制御するために必要とされていないからである。整流トランジスタスイッチＳR1は、例えば、ＳR1のゲート（即ち、制御入力）に結合されたインダクタＬG2に印加される適切な固定された整流器ＤＣバイアス電圧ＶBias2に結合されてもよい。整流を目的として、ＳR1のゲート端子は、Ｓ1とＳR1との間の同期した動作を自動的に維持するべく、第一半導体スイッチＳ1の発振出力電圧、即ち、ドレイン電圧ＶDS、により、駆動されている。この第一トランジスタスイッチＳ1及び整流トランジスタスイッチＳR1の個々のゲート端子上における従来のＰＷＭ又はＰＤＭタイプの制御信号の欠如は、電力変換器設計の簡素化及びコンポーネント数の低減に結び付く重要な利点である。絶縁された電力変換器の用途においては、このダイオードに基づいた非同期整流器回路４１３は、更なる利点を有しており、その理由は、従来の一つ以上のＰＷＭ又はＰＤＭタイプ制御信号を共振電力変換器の電圧絶縁障壁に跨って送信又は伝達するニーズを除去するからである。このタイプの電圧絶縁障壁は、通常、従来の電力変換器トポロジーにおける光カプラ又は高速変圧器のような高価なかつ空間を消費するコンポーネントを必要とすることになる。図８に示されているように、この同期整流を伴うＤＣ−ＤＣ電力変換器は、ＤＣ入力電源ＶIN８０４とＶOUTにおける出力電圧との間の双方向の電力の流れを許容する共振キャパシタＣR及び共振インダクタＬRを有する直列共振ネットワークに跨って、回路トポロジーの観点において、完全に対称的���ものになっていてもよい。当業者は、入力トランジスタスイッチＳ1及び整流器トランジスタスイッチＳR1は、実質的に同一であってもよく、或いは、異なるコンポーネントであってもよく、かつ、この事実は、共振電力変換器の電圧変換比などの要因に応じて、固定されたインダクタンスインダクタＬG2及びＬG1にも適用されることを理解するであろう。
【００５６】
当業者は、上述の同期整流器は、図１Ｂ、図２Ａ及び図２Ｂ、並びに、図３Ａ及び図３Ｂに先程示された上述のクラスＥ及びＤＥ共振電力変換器実施形態のそれぞれに対して追加されてもよいことを理解するであろう。
【図１Ａ】
0006367814.tif 000002
【図１Ｂ】
0006367814.tif 000003
【図２Ａ】
0006367814.tif 000004
【図２Ｂ】
0006367814.tif 000005
【図２Ｃ】
0006367814.tif 000006
【図２Ｄ】
0006367814.tif 000007
【図２Ｅ】
0006367814.tif 000008
【図３Ａ】
0006367814.tif 000009
【図３Ｂ】
0006367814.tif 000010
【図４】
0006367814.tif 000011
【図５】
0006367814.tif 000012
【図６】
0006367814.tif 000013
【図７】
0006367814.tif 000014
【図８】
0006367814.tif 000015