(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置されたドリフト領域と、
前記基板上に配置されたアノード端子と、
前記基板上に配置されたカソード端子と、
前記アノード端子と前記カソード端子との間のゲートと、
を備える、横型絶縁ゲートバイポーラトランジスタであって、
前記アノード端子は、
前記基板上かつ前記ドリフト領域内に配置されたＮ型バッファ領域と、
前記Ｎ型バッファ領域内に配置されたＰウェルと、
前記Ｐウェル内に配置されたＮ−領域と、
前記Ｐウェルの表面上に配置された第１のＰ＋浅い接合部及び第２のＰ＋浅い接合部と、
前記Ｎ−領域上に配置され、かつ前記第１のＰ＋浅い接合部と前記第２のＰ＋浅い接合部の間に配置されたＮ＋浅い接合部と、
を含み、
前記ドリフト領域は前記アノード端子と前記カソード端子との間に位置し、
前記第１のＰ＋浅い接合部と前記第２のＰ＋浅い接合部のうち、前記第１のＰ＋浅い接合部が前記カソード端子の近くに位置決めされ、前記第２のＰ＋浅い接合部が前記カソード端子から離れて位置決めされ、
前記第１のＰ＋浅い接合部は、前記Ｎ−領域上に配置され、前記第２のＰ＋浅い接合部は前記Ｎ−領域上に配置されていない、横型絶縁ゲートバイポーラトランジスタ。
【請求項２】
前記Ｎ型バッファ領域のドープ濃度は、前記Ｐウェルのドープ濃度よりも低く、前記Ｐウェルの前記ドープ濃度は、前記Ｎ−領域のドープ濃度よりも低く、前記Ｎ−領域の前記ドープ濃度は、前記第１のＰ＋浅い接合部、前記第２のＰ＋浅い接合部及び前記Ｎ＋浅い接合部のドープ濃度よりも低い、請求項１に記載の横型絶縁ゲートバイポーラトランジスタ。
【請求項３】
前記Ｎ型バッファ領域の前記ドープ濃度は、１＊１０15／ｃｍ3から１＊１０16／ｃｍ3であり、前記Ｐウェルの前記ドープ濃度は、１＊１０17／ｃｍ3から１＊１０18／ｃｍ3であり、前記第１のＰ＋浅い接合部、前記第２のＰ＋浅い接合部及び前記Ｎ＋浅い接合部の前記ドープ濃度は、１＊１０20／ｃｍ3から１＊１０21／ｃｍ3である、請求項２に記載の横型絶縁ゲートバイポーラトランジスタ。
【請求項４】
前記Ｎ型バッファ領域の前記ドープ濃度は、５＊１０15／ｃｍ3であり、前記Ｐウェルの前記ドープ濃度は、８＊１０17／ｃｍ3である、請求項３に記載の横型絶縁ゲートバイポーラトランジスタ。
【請求項５】
前記横型絶縁ゲートバイポーラトランジスタは、シリコンオンインシュレータタイプの横型絶縁ゲートバイポーラトランジスタであり、前記横型絶縁ゲートバイポーラトランジスタは、前記基板と前記ドリフト領域との間に配置された埋め込み酸化物層をさらに備える、請求項１に記載の横型絶縁ゲートバイポーラトランジスタ。
【請求項６】
前記基板はＰ型基板であり、前記ドリフト領域はＮ型ドリフト領域である、請求項１に記載の横型絶縁ゲートバイポーラトランジスタ。
【請求項７】
前記カソード端子は、
前記基板上に配置されたＰ＋領域と、
前記Ｐ＋領域と前記アノード端子との間に配置されたＰ型ボディ領域と、
前記Ｐ型ボディ領域の表面上に配置されたＮ＋領域と、
を備える、請求項６に記載の横型絶縁ゲートバイポーラトランジスタ。
【請求項８】
前記横型絶縁ゲートバイポーラトランジスタは更に、前記基板と前記ドリフト領域との間に配置された埋め込み酸化物層を含み、前記Ｐ＋領域は、前記埋め込み酸化物層まで及ぶ、請求項７に記載の横型絶縁ゲートバイポーラトランジスタ。
【請求項９】
前記アノード端子はアノード金属をさらに備え、前記カソード端子はカソード金属をさらに備え、前記ゲートは、ゲート酸化物層と前記ゲート酸化物層上のポリシリコンゲートとを備える、請求項７に記載の横型絶縁ゲートバイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスに関し、詳細には、横型絶縁ゲートバイポーラトランジスタに関する。
【背景技術】
【０００２】
一般に、横型絶縁ゲートバイポーラトランジスタ（ＬＩＧＢＴ）は高電圧電力駆動集積回路の出力段に使用され、横型二重拡散金属酸化物半導体電界効果トランジスタ（ＬＤＭＯＳ）の単一キャリアによるオン抵抗の低減と比較して、ＬＩＧＢＴの構造は、電子及びホールのダブルキャリアの注入によって形成される導電率変調効果に起因する、低いオン抵抗をもたらす。
【０００３】
しかしながら、ＬＩＧＢＴがターンオフした場合、ＬＩＧＢＴのドリフト領域は、残存する少数キャリアホールに起因して、より長いターンオフ時間を有するので、電力消費量が大きくなるという問題がある。オン抵抗及びターンオフ時間は、ホール濃度に反比例するので、オン抵抗とターンオフ時間との間でいかにバランスを取るかは、ＬＩＧＢＴデバイスにおける継続的改善点になっている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従って、低いオン抵抗を保証しながら迅速にターンオフできる横型絶縁ゲートバイポーラトランジスタを提供する必要がある。
【課題を解決するための手段】
【０００５】
横型絶縁ゲートバイポーラトランジスタは、基板と、基板上に配置されたアノード端子と、基板上に配置されたカソード端子と、アノード端子とカソード端子との間のドリフト領域と、アノード端子と前記カソード端子との間のゲートと、を備え、アノード端子は、基板上に配置されたＮ型バッファ領域と、Ｎ型バッファ領域内に配置されたＰウェルと、Ｐウェル内に配置されたＮ−領域と、Ｐウェルの表面上に配置された２つのＰ＋浅い接合部と、２つのＰ＋浅い接合部の間に配置されたＮ＋浅い接合部と、を含む。
【０００６】
上記の横型絶縁ゲートバイポーラトランジスタが順方向にターンオンされる場合、効率的なホールの注入を実現することができ、Ｐ＋浅い接合部及びＰウェルの長手方向注入並びにＰ＋浅い接合部の横方向注入によってオン抵抗を低減することができる。上記の横型絶縁ゲートバイポーラトランジスタが逆方向にターンオフされる場合、Ｎ型バッファ領域、Ｎ−領域、及びＮ＋浅い接合部によって少数キャリア（ホール）を素早く引き抜く経路が形成され、これにより、素早いターンオフが実現しかつターンオフ状態損失が低減する。
【０００７】
本開示の実施形態又は従来技術における技術的解決策をより明確に例証するために、実施形態又は従来技術を説明するのに必要とされる添付図面を概略的に示す。以下の説明における添付図面は、単に本開示の一部の実施形態を示しているに過ぎず、当業者であれば、創造的取り組みなしにこれらの添付図面から他の図面が得られる。
【図面の簡単な説明】
【０００８】
【図１】１つの実施形態の横型絶縁ゲートバイポーラトランジスタの断面図を示す。
【図２】図１に示すデバイスのアノードに順方向にバイアスがかけられた場合のホールの流れ方向を示す図である。
【発明を実施するための形態】
【０００９】
本発明の実施形態について、添付図面を参照しながら以下でより詳細に説明する。しかしながら、本発明の種々の実施形態が多くの異なる形態で具現化することができるので、本明細書で記載される実施形態に限定されるものと解釈すべきではない。むしろ、これらの実施形態は、本開示が完全なものとなり、当業者に本発明の範囲を十分に伝わるようにするために提供されている。同じ又は類似の参照符号を用いて特定される要素は、同じ又は類似の要素を指す。
【００１０】
本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。単数形の「１つの（英文不定冠詞）」及び「その（英文定冠詞）」という単語を使用している場合、その文脈で明確に指摘していない限り、複数形を含むことも意図される。また、本明細書で「備える（ｃｏｍｐｒｉｓｅ）」及び／又は「備えている（ｃｏｍｐｒｉｓｉｎｇ）」という用語を使用している場合、特徴、完全体、ステップ、動作、要素、及び／又はコンポーネントの存在が特定されるが、他のあらゆる特徴、完全体、ステップ、動作、要素、コンポーネント、及び／又は群の存在又は追加を除外するものではないと理解されたい。
【００１１】
ある要素が別の要素に「接続」又は「結合」されると呼ばれる場合、ある要素は別の要素に直接接続又は結合することができ、或いは介在する要素が存在してもよいことを理解されたい。対照的に、ある要素が別の要素に「直接接続」又は「直接結合」されると呼ばれる場合には、介在する要素は存在しない。
【００１２】
種々の要素を説明するために、本明細書で用語「第１」、「第２」及びその他を用いる場合があるが、これらの要素は、これらの用語に限定されるものではない点を理解されたい。これらの用語は、単にある要素を別の要素と区別するのに使用されるに過ぎない。従って、第１の要素は、本発明の教示から逸脱することなく第２の要素と呼ぶことができる。
【００１３】
別途定義されていない限り、本明細書で使用される全ての用語（技術用語及び科学用語を含む）は、本発明に属する当業者が一般に理解するのと同じ意味を有する。さらに、一般的に使用される辞書で定義されるような用語は、関連する技術の文脈における意味と一致する意味を有するものと解釈すべきであり、本明細書で別途明示的に定義された場合を除き、理想的又は極めて形式的な意味で解釈されないことも理解されたい。
【００１４】
図１は、１つの実施形態による横型絶縁ゲートバイポーラトランジスタの断面図である。横型絶縁ゲートバイポーラトランジスタは、基板１０と、該基板１０上のアノード端子及びカソード端子と、ドリフト領域３０と、アノード端子とカソード端子との間に配置されたゲート６２とを含む、アノード端子は、基板上のＮ型バッファ領域５１と、Ｎ型バッファ領域５１内のＰウェル５３と、Ｐウェル５３内に配置されたＮ−領域５５と、Ｐウェル５３の表面に配置された２つのＰ＋浅い接合部５７と、２つのＰ＋浅い接合部５７の間に配置されたＮ＋浅い接合部５９とを含む。カソード端子は、基板１０上に配置されたＰ＋領域４１と、Ｐ＋領域４１とアノード端子との間に配置されたＰ型ボディ領域４３と、Ｐ型ボディ領域４３の表面に配置されたＮ＋領域４５と、エミッタ電極としてのカソード金属４２とを含む。ゲート６２は、ゲート酸化物層（図示せず）及び該ゲート酸化物層上のポリシリコンゲートを含む。
【００１５】
前記の横型絶縁ゲートバイポーラトランジスタに関して、ゲート６２に順方向にバイアスがかけられる場合、デバイスのチャネルが開いて、電子電流は、エミッタのＮ＋領域４５を介してＰ型ボディ領域４３のチャネルを通過し、順にドリフト領域３０及びＮ型バッファ領域５１に流入する。しかしながら、アノード端子のＰ＋浅い接合部５７に順方向にバイアスがかけられ、かつバイアス電圧が低い場合、ホールは、アノード端子のＰ＋浅い接合部５７及びＰウェル５３の下方のＮ型バッファ領域５１に注入し始め、アノード金属５２上のバイアス電圧が上昇すると、Ｐ＋浅い接合部５７は、同様にＮ型バッファ領域５１を介して横方向にホールをドリフト領域３０に注入し、これにより、複数経路での効率的な多数キャリアホール注入が実現しかつオン抵抗が有意に低下する。横型絶縁ゲートバイポーラトランジスタがターンオフとなった場合、アノードは逆方向にバイアスがかかり、Ｎ＋浅い接合部５９、Ｎ−領域５５、及びＮ型バッファ領域５１による電子注入の低抵抗経路が形成され、その結果、ドリフト領域３０内の残存少数キャリアホールは、素早く引き抜かれて素早いターンオフをもたらし、これはより速いスイッチング速度を保証する。従って、デバイスが順方向にターンオンする場合、ホールの効率的な注入を実現することができ、かつＰ＋浅い接合部５７及びＰウェル５３の長手方向注入及びＰ＋浅い接合部５７の横方向注入によってオン抵抗を低減することができ、デバイスが逆方向にターンオフする場合、Ｎ型バッファ領域５１、Ｎ−領域５５、及びＮ＋浅い接合部５９によって、少数キャリア（ホール）を素早く引き抜く経路が形成され、これにより素早いターンオフが実現しかつターンオフ状態損失が低減する。
【００１６】
図１に示す実施形態において、各領域のドープ濃度は、以下の関係を満たす。すなわち、Ｎ型バッファ領域５１のドープ濃度は、Ｐウェル５３のドープ濃度よりも低く、Ｐウェル５３のドープ濃度は、Ｎ−領域５５のドープ濃度よりもわずかに低く、Ｎ−領域５５のドープ濃度は、Ｐ＋浅い接合部５７及びＮ＋浅い接合部５９のドープ濃度よりも低い。Ｎ−領域５５は、少数キャリアの寿命を制御する鍵であり、適切なドープ濃度となるようにデザインされており、長手方向（Ｐ＋浅い接合部５７→Ｎ−領域５５→Ｐウェル５３）ＶＰＮＰを形成する。図２は、アノードに順方向にバイアスがかけられた場合のホールの流れ方向を矢印で示す。キャリアの意図した流れ経路を得るために、図１及び２に示す実施形態において、カソード端子及びＮ＋浅い接合部５９の近くに位置決めされた２つのＰ＋浅い接合部５７のうちの一方は、Ｎ−領域５５の表面に配置される。
【００１７】
１つの実施形態において、Ｎ型バッファ領域５１のドープ濃度は１０15／ｃｍ3であり、Ｐウェル５３のドープ濃度は１０17／ｃｍ3であり、Ｐ＋浅い接合部５７及びＮ＋浅い接合部５９のドープ濃度は１０20／ｃｍ3である。
【００１８】
横型絶縁ゲートバイポーラトランジスタの製造時、アノード端子は、最初にＮ型イオンを注入して、高温下で長時間にわたってドライブインプロセスを行うことで深くて薄いＮ型バッファ領域５１を形成し、少数キャリアは横型絶縁ゲートバイポーラトランジスタがターンオフになった場合に捕捉することができる。次に、Ｐ型イオンをＮ型バッファ領域５１に注入し、Ｐウェル５３を熱的アニーリングによって形成し、Ｎ型イオンを注入してアニーリングすることで所定の深さの長手方向接合深さのＮ−領域５５を形成し、Ｎ−領域５５は、電子を注入してホールを引き抜くための所定の幅のチャネルとして機能し、次に、注入プロセスを行ってＰ＋浅い接合部５７及びＮ＋浅い接合部５９を形成する。
【００１９】
シリコンオンインシュレータ（ＳＯＩ）技術は、ＨＶＩＣ及びＳＰＩＣ用途で更に重要になってきているが、高い入力インピーダンス及び導電率変調効果に起因するＩＧＢＴデバイスの低オン抵抗特性は、パワーデバイス用途においてますます重要な役割を果たす。バルクシリコン接合アイソレーションデバイスに比べて、ＳＯＩ−ＬＩＧＢＴデバイスは、トレンチアイソレーションによる低漏電電流、低オン状態抵抗、高入力インピーダンス、高実装密度、高速スイッチング、顕著なノイズ低減効果、及び高温作動実行可能性に起因して、自動車エレクトロニクス、ホームエレクトロニクス、並びに通信及び工業用途において広く適合する。オン状態抵抗を低減するために効率的なホール注入及び有意な導電率変調効果を必要とすることが特に重要であるが、それぞれデバイスのターンオフ時に少数キャリアホールを素早く消滅させることができないことに起因してターンオフ損失を増大させる。図１に示すＬＩＧＢＴは、シリコンオンインシュレータタイプの横型絶縁ゲートバイポーラトランジスタ（ＳＯＩ−ＬＩＧＢＴ）であり、基板１０とドリフト領域３０との間に配置された埋め込み酸化物層２０を含み、基板１０はＰ型基板であり、ドリフト領域３０はＮ型ドリフト領域であり。Ｐ＋領域４１の接合深さは、より深く埋め込み酸化物層２０にまで及んでいる。
【００２０】
本明細書では、特定の実施形態を参照しながら本発明を図示し説明したが、本発明は、図示の詳細に限定されるものではない。むしろ、特許請求の範囲の均等物の範囲内において、本発明から逸脱することなく、細部における様々な修正を行うことができる。
【符号の説明】
【００２１】
１０  基板
２０  埋め込み酸化物層
３０  ドリフト領域
４１  Ｐ＋領域
４２  カソード金属
４３  Ｐ型ボディ領域
４５  Ｎ＋領域
５１  Ｎ型バッファ領域
５２  アノード金属
５３  Ｐウェル
５５  Ｎ−領域
５７  Ｐ＋浅い接合部
５９  Ｎ＋浅い接合部
【図１】
0006430650.tif 000002
【図２】
0006430650.tif 000003