(57)【特許請求の範囲】
【請求項１】
相対的に低い周波数の低速クロック信号と相対的に高い周波数の高速クロック信号を生成する発振回路と、
前記発振回路から出力される前記低速クロック信号又は前記高速クロック信号のクロック数に基づいて対象時間を計測する計測回路と、を備え、
前記発振回路は、対象時間の計測を始めてからの時間が設定値に達したときに、前記低速クロック信号から前記高速クロック信号に切り換えて出力するように構成されており、
前記設定値は、前記低速クロック信号のみで予め対象時間を仮計測したときの値から所定値を減じて計算される、時間計測回路。
【請求項２】
前記発振回路は、ブートストラップ式のＣＭＯＳインバータの複数個がリング状に接続されているリングオシレータを有する、請求項１に記載の時間計測回路。
【請求項３】
相対的に低い周波数の低速クロック信号と相対的に高い周波数の高速クロック信号を生成する発振回路と、
遅延時間が温度依存特性を有する遅延信号を生成する遅延回路と、
前記発振回路から出力される前記低速クロック信号又は前記高速クロック信号のクロック数に基づいて前記遅延信号の遅延時間を計測する計測回路と、を備え、
前記発振回路は、遅延時間の計測を始めてからの時間が設定値に達したときに、前記低速クロック信号から前記高速クロック信号に切り換えて出力するように構成されており、
前記設定値は、前記低速クロック信号のみで予め遅延時間を仮計測したときの値から所定値を減じて計算される、温度センサ回路。
【請求項４】
前記発振回路は、ブートストラップ式のＣＭＯＳインバータの複数個がリング状に接続されているリングオシレータを有する、請求項３に記載の温度センサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、時間計測回路に関する。本明細書で開示する技術はさらに、時間計測回路を備える温度センサ回路にも関する。
【背景技術】
【０００２】
クロック信号を利用して時間を計測する時間計測回路が知られている。このような時間計測回路は、様々な場面で必要とされている。例えば、特許文献１は、この種の時間計測回路を備える温度センサ回路を開示する。特許文献１の温度センサ回路では、時間計測回路が温度依存特性を有する遅延信号の遅延時間を計測するために用いられる。
【０００３】
この種の時間計測回路では、クロック信号を高周波化すると、時間分解能が向上する。一方、クロック信号が高周波化すると、カウンタのビット数を増加させる必要があり、多くの回路資源を必要とする。特許文献２は、相対的に低い周波数の低速クロック信号と相対的に高い周波数の高速クロック信号を利用する時間計測回路を開示する。この時間計測回路は、対象時間の計測を始めてからの時間が設定値に達したときに、低速クロック信号から高速クロック信号に切り換えるように構成されている。これにより、時間分解能の向上とカウンタのビット数の増加抑制を両立させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１８５９８５号公報
【特許文献２】特開平５−３４４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献２の時間計測回路では、低速クロック信号から高速クロック信号に切換えるタイミングが、計測しようとする対象時間の予想値から所定値を減じて計算される。このような時間計測回路では、対象時間の変動が大きい場合、例えば、対象時間が予想値よりも顕著に長くなるような場合、高速クロック信号で計測する時間が長くなり、カウンタのビット不足が懸念される。本明細書は、計測しようとする対象時間の変動が大きいような場合にも、良好に時間の計測が可能な時間計測回路を提供する。また、本明細書は、そのような時間計測回路を備える温度センサ回路も提供する。
【課題を解決するための手段】
【０００６】
本明細書で開示する時間計測回路は、発振回路及び計測回路を備える。発振回路は、相対的に低い周波数の低速クロック信号と相対的に高い周波数の高速クロック信号を生成する。計測回路は、発振回路から出力される低速クロック信号又は高速クロック信号のクロック数に基づいて対象時間を計測する。発振回路は、対象時間の計測を始めてからの時間が設定値に達したときに、低速クロック信号から高速クロック信号に切り換えて出力するように構成されている。設定値は、低速クロック信号のみで予め対象時間を仮計測したときの値から所定値を減じて計算される。
【０００７】
上記時間計測回路では、低速クロック信号から高速クロック信号に切換えるタイミングが、低速クロック信号のみで対象時間を仮計測した値から所定値を減じて計算される。このため、対象時間の変動が大きいような場合でも、高速クロック信号で計測する時間が大きく変動することがない。このため、カウンタのビット不足の懸念は解消される。上記時間計測回路は、対象時間の変動が大きいような場合にも、良好に時間の計測が可能である。
【０００８】
本明細書で開示する温度センサ回路は、発振回路、遅延回路及び計測回路を備える。発振回路は、相対的に低い周波数の低速クロック信号と相対的に高い周波数の高速クロック信号を生成する。遅延回路は、遅延時間が温度依存特性を有する遅延信号を生成する。計測回路は、発振回路から出力される低速クロック信号又は高速クロック信号のクロック数に基づいて遅延信号の遅延時間を計測する。発振回路は、遅延時間の計測を始めてからの時間が設定値に達したときに、低速クロック信号から高速クロック信号に切り換えて出力するように構成されている。設定値は、低速クロック信号のみで予め遅延時間を仮計測したときの値から所定値を減じて計算される。
【０００９】
上記温度センサ回路では、低速クロック信号から高速クロック信号に切換えるタイミングが、低速クロック信号のみで遅延時間を仮計測した値から所定値を減じて計算される。温度は環境変化に追随して大きく変動するものであり、このため、計測しようとする遅延時間の変動も大きい。このような場合でも、上記温度センサ回路では、高速クロック信号で計測する時間が大きく変動することがない。このため、カウンタのビット不足の懸念は解消される。上記温度センサ回路は、温度の変動が大きく、遅延時間の変動が大きいような場合にも、良好に遅延時間の計測が可能であり、温度情報を良好に得ることができる。
【図面の簡単な説明】
【００１０】
【図１】温度センサ回路の概略を示すブロック図である。
【図２】発振回路の概略を示すブロック図である。
【図３】発振回路に含まれるリングオシレータの概略を示す図である。
【図４】遅延回路に含まれるインバータチェーンの概略を示す図である。
【図５】リングオシレータ及びインバータチェーンを構成するＣＭＯＳインバータの回路図である。
【図６】温度センサ回路の動作の様子を示すタイミングチャートである。
【図７】切換信号生成回路の概略を示す図である。
【図８】リングオシレータを構成するブートストラップ式のＣＭＯＳインバータの回路図である。
【発明を実施するための形態】
【００１１】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【００１２】
本明細書で開示する時間計測回路は、発振回路及び計測回路を備えていてもよい。発振回路は、相対的に低い周波数の低速クロック信号と相対的に高い周波数の高速クロック信号を生成してもよい。計測回路は、発振回路から出力される低速クロック信号又は高速クロック信号のクロック数に基づいて対象時間を計測してもよい。ここで、対象時間は、定期的に表れる信号によって特定されるものであってもよい。また、対象時間は、変動する物理的事象を反映したものであってもよい。発振回路は、対象時間の計測を始めてからの時間が設定値に達したときに、低速クロック信号から高速クロック信号に切り換えて出力するように構成されていてもよい。設定値は、低速クロック信号のみで予め対象時間を仮計測したときの値から所定値を減じて計算されてもよい。
【００１３】
本明細書で開示する温度センサ回路は、発振回路、遅延回路及び計測回路を備えていてもよい。発振回路は、相対的に低い周波数の低速クロック信号と相対的に高い周波数の高速クロック信号を生成してもよい。遅延回路は、遅延時間が温度依存特性を有する遅延信号を生成してもよい。計測回路は、発振回路から出力される低速クロック信号又は高速クロック信号のクロック数に基づいて遅延信号の遅延時間を計測してもよい。発振回路は、遅延時間の計測を始めてからの時間が設定値に達したときに、低速クロック信号から高速クロック信号に切り換えて出力するように構成されていてもよい。設定値は、低速クロック信号のみで予め遅延時間を仮計測したときの値から所定値を減じて計算されてもよい。
【００１４】
上記時間計測回路及び上記温度センサ回路において、発振回路は、ブートストラップ式のＣＭＯＳインバータの複数個がリング状に接続されているリングオシレータを有していてもよい。この場合、上記時間計測回路及び上記温度センサ回路は、消費電力が低く抑えられる。
【実施例１】
【００１５】
図１に示されるように、温度センサ回路１は、１チップ化された回路であり、発振回路２、分周回路３、遅延回路４、遅延時間計測回路５及び切換信号生成回路６を備える。
【００１６】
発振回路２は、相対的に低い周波数の低速クロック信号ＣＬＫ１と相対的に高い周波数の高速クロック信号ＣＬＫ２を生成するように構成されている。これらクロック信号ＣＬＫ１，ＣＬＫ２は、例えばデューティー比が５０％の矩形波である。分周回路３は、低速クロック信号ＣＬＫ１を低い周波数の低周波信号Ｓ１に変換するように構成されている。分周回路３は、例えば低速クロック信号ＣＬＫ１の周波数を１／１０２４倍又は１／２０４８倍に低周波化する。遅延回路４は、低周波信号Ｓ１を遅延させた遅延信号Ｓ２を生成するように構成されている。遅延時間計測回路５は、低周波信号Ｓ１と遅延信号Ｓ２の時間差（遅延信号Ｓ２の遅延時間に相当する）を低速クロック信号ＣＬＫ１と高速クロック信号ＣＬＫ２のクロック数に基づいて計測するように構成されている。後述するように、遅延時間計測回路５は、低速クロック信号ＣＬＫ１と高速クロック信号ＣＬＫ２のうちの選択されたクロック信号を用いて、低周波信号Ｓ１と遅延信号Ｓ２の時間差（遅延信号Ｓ２の遅延時間に相当する）を計測するように構成されている。遅延時間計測回路５は、低周波信号Ｓ１の立ち上がりでカウンタ値をリセットし、遅延信号Ｓ２の立ち上がりでカウンタ値をラッチするように構成されている。また、遅延時間計測回路５は、その計測されたクロック数をデジタルの温度情報Ｄoutとして出力するように構成されている。切換信号生成回路６は、遅延時間計測回路５で計測されたクロック数に基づいて切換信号ＳＳ１を生成するように構成されている。
【００１７】
図２に示されるように、発振回路２は、低速クロック信号生成回路２Ａ、高速クロック信号生成回路２Ｂ及びスイッチ回路ＳＷ１を有する。低速クロック信号生成回路２Ａは、低速クロック信号ＣＬＫ１を生成するように構成されている。高速クロック信号生成回路２Ｂは、高速クロック信号ＣＬＫ２を生成するように構成されている。スイッチ回路ＳＷ１は、切換信号生成回路６からの切換信号ＳＳ１に基づいて、低速クロック信号生成回路２Ａと高速クロック信号生成回路２Ｂのいずれか一方を選択するように構成されている。
【００１８】
図３に示されるように、発振回路２の低速クロック信号生成回路２Ａ及び高速クロック信号生成回路２Ｂの各々は、第１インバータＩＮＶ１の複数個がリング状に接続されたリングオシレータで構成されている。低速クロック信号生成回路２Ａと高速クロック信号生成回路２Ｂの各々の第１インバータＩＮＶ１の段数が異なっており、これにより、発振されるクロック信号ＣＬＫ１，ＣＬＫ２の周波数が異なる。この例では、低速クロック信号生成回路２Ａの段数が、高速クロック信号生成回路２Ｂの段数よりも多い。例えば、低速クロック信号生成回路２Ａは、１５段の第１インバータＩＮＶ１を有する。高速クロック信号生成回路２Ｂは、３段の第１インバータＩＮＶ１を有する。
【００１９】
図４に示されるように、遅延回路４は、第２インバータＩＮＶ２の複数個が直列に接続されたインバータチェーンで構成されている。例えば、インバータチェーンは、５０段の第２インバータＩＮＶ２を有する。
【００２０】
図５に示されるように、リングオシレータの第１インバータＩＮＶ１とインバータチェーンの第２インバータＩＮＶ２はいずれも、正電源ライン（Ｖｄｄライン）と負電源ライン（Ｖｓｓ）の間に直列に接続された第１トランジスタＴｒ１と第２トランジスタＴｒ２を有するＣＭＯＳを備える。第１トランジスタＴｒ１は、ｐ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ソースがＶｄｄラインに接続されており、ドレインが第２トランジスタＴｒ２のドレインに接続されている。第２トランジスタＴｒ２は、ｎ型のＭＯＳＦＥＴであり、ドレインが第１トランジスタＴｒ１のドレインに接続されており、ソースが負電源ラインＶｓｓに接続されている。第１トランジスタＴｒ１と第２トランジスタＴｒ２の接続点が、次段のＣＭＯＳインバータを構成するトランジスタのゲートに接続されている。
【００２１】
温度センサ回路１では、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２によるチャネル長変調効果とインバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２によるチャネル長変調効果が異なるように構成されていることを特徴としている。具体的には、ゲート幅を一定としたときに、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２のゲート長が、インバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２のゲート長よりも短く構成されている。なお、この例では、第１インバータＩＮＶ１の第１トランジスタＴｒ１のゲート長が第２インバータＩＮＶ２の第１トランジスタＴｒ１のゲート長よりも短く、さらに、第１インバータＩＮＶ１の第２トランジスタＴｒ２のゲート長が第２インバータＩＮＶ２の第２トランジスタＴｒ２のゲート長よりも短い。この例に代えて、第１インバータＩＮＶ１の第１トランジスタＴｒ１と第２トランジスタＴｒ２のいずれか一方のゲート長のみが短くてもよい。
【００２２】
通常、トランジスタＴｒ１，Ｔｒ２は、低温よりも高温で動作電流が小さくなり、動作速度が低下する。このため、リングオシレータの第１インバータＩＮＶ１では、低温よりも高温で動作速度が低下するので、発振するクロック信号ＣＬＫ１，ＣＬＫ２の周期が増加する（周波数が低下する）。すなわち、クロック信号ＣＬＫ１，ＣＬＫ２の周期は、温度に対して略一次関数で増加する正の温度依存特性を有している。また、インバータチェーンの第２インバータＩＮＶ２でも、低温よりも高温で動作速度が低下するので、遅延信号Ｓ２の遅延時間が増加する。すなわち、遅延信号Ｓ２の遅延時間も、温度に対して略一次関数で増加する正の温度依存特性を有している。ここで、チャネル長変調効果とは、ＩＶ特性の飽和領域における電流増加量をいう。このため、チャネル長変調効果が異なるとは、ＩＶ特性の飽和領域における電流増加量が異なることをいう。本実施例では、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２のゲート長がインバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２のゲート長よりも短いので、ＩＶ特性の飽和領域における電流増加量に関しては、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２の方がインバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２よりも大きい。このため、低温から高温に変化したときに、リングオシレータのトランジスタＴｒ１，Ｔｒ２での電流変化量は相対的に小さく、インバータチェーンのトランジスタＴｒ１，Ｔｒ２での電流変化量は相対的に大きくなる。この結果、低温から高温に変化したときに、リングオシレータの動作速度の低下量が相対的に小さく、インバータチェーンの動作速度の低下量が相対的に大きくなる。
【００２３】
温度センサ回路１では、リングオシレータの第１インバータＩＮＶ１を構成するトランジスタＴｒ１，Ｔｒ２のチャネル長変調効果とインバータチェーンの第２インバータＩＮＶ２を構成するトランジスタＴｒ１，Ｔｒ２のチャネル長変調効果が異なっており、このため、本実施例では、低温から高温に変化したときに、リングオシレータの動作速度の低下量とインバータチェーンの動作速度の低下量が異なっており、リングオシレータで生成されるクロック信号ＣＬＫ１，ＣＬＫ２の温度依存特性とインバータチェーンで生成される遅延信号Ｓ２の温度依存特性が異なっている。前記したように、クロック信号ＣＬＫ１，ＣＬＫ２の周期は、温度に対して略一次関数で増加する正の温度依存特性を有している。遅延信号Ｓ２の遅延時間も、温度に対して略一次関数で増加する正の温度依存特性を有している。さらに、遅延信号Ｓ２の遅延時間の温度に対する変化率（基準温度の遅延時間を「１」としたときの任意温度における遅延時間の比）がクロック信号ＣＬＫ１，ＣＬＫ２の周期の温度に対する変化率（基準温度の周期を「１」としたときの任意温度における周期の比）よりも大きい関係となっており、双方の温度依存特性が異なっている。
【００２４】
このように、リングオシレータで生成されるクロック信号ＣＬＫ１，ＣＬＫ２の温度依存特性とインバータチェーンで生成される遅延信号Ｓ２の温度依存特性が相違していると、遅延時間計測回路５で計測されるクロック数が温度に対して変動する。温度センサ回路１では、クロック信号ＣＬＫ１，ＣＬＫ２の温度依存特性と遅延信号Ｓ２の温度依存特性の相違を利用して温度情報Ｄoutを得ることができる。
【００２５】
図６に、温度センサ回路１が遅延時間を計測する様子を示す。この例では、タイミングＴ１からタイミングＴ２までの時間が遅延時間に相当する。タイミングＴ１が低周波信号Ｓ１の立ち上がりに対応し、タイミングＴ２が遅延信号Ｓ２の立ち上がりに対応する（図１及び図４参照）。
【００２６】
温度センサ回路１は、仮計測と実計測を実行することを特徴とする。仮計測では、低速クロック信号ＣＬＫ１のみを用いて遅延時間を計測することを特徴とする。実計測では、低速クロック信号ＣＬＫ１と高速クロック信号ＣＬＫ２を用いて遅延時間を計測することを特徴とする。実計測において、低速クロック信号ＣＬＫ１から高速クロック信号ＣＬＫ２に切換えるタイミングは、遅延時間の計測を始めてからの時間が設定値に達した時である。具体的には、低速クロック信号ＣＬＫ１から高速クロック信号ＣＬＫ２を切換えるタイミングは、遅延時間の計測を始めてからの低速クロック信号ＣＬＫ１のクロック数が設定数に達した時である。この設定数は、仮計測で計測された低速クロック信号ＣＬＫ１のクロック数から所定クロック数を減じて計算される。
【００２７】
低速クロック信号ＣＬＫ１から高速クロック信号ＣＬＫ２を切換えるタイミングは、切換信号生成回路６（図１参照）によって制御される。図７に示されるように、切換信号生成回路６は、減算回路１１、レジスタ１３、比較回路１５、計測回数記録回路１７及びＡＮＤ回路１９を有する。
【００２８】
ＤＣ１は、遅延時間計測回路５から出力されるデジタルのカウント値であり、仮計測で計測された低速クロック信号ＣＬＫ１のクロック数に対応する。Ｋは、予め決められているデジタルの所定値である。所定値Ｋは、固定された値であってもよく、適宜変更可能な値であってもよい。減算回路１１は、カウンタ値ＤＣ１から所定値Ｋを減じた値（ＤＣ１−Ｋ）を計算する。値（Ｄc1−Ｋ）は、実計測において、低速クロック信号ＣＬＫ１から高速クロック信号ＣＬＫ２に切換えるタイミングを決める設定数である。レジスタ１３は、設定数（Ｄc1−Ｋ）を記憶する。
【００２９】
Ｄc2は、遅延時間計測回路５から出力されるデジタルのカウント値であり、実計測で計測される低速クロック信号ＣＬＫ１のクロック数に対応する。比較回路１５は、カウンタ値Ｄc2が設定数（Ｄc1−Ｋ）を上回ったときに、出力をローからハイに切り換える。計測回数記録回路１７は、１ビットメモリであり、仮計測のときにローを出力し、実計測のときにハイを出力する。ＡＮＤ回路１９は、実計測であってカウンタ値ＤＣ２が設定数（Ｄc1−Ｋ）を上回ったときに、即ち、実計測において遅延時間の計測を始めてからの低速クロック信号ＣＬＫ１のクロック数が設定数（Ｄc1−Ｋ）に達した時に切換信号ＳＳ１を出力する。
【００３０】
図１及び図２に示されるように、発振回路２は、切換信号ＳＳ１が入力されると、スイッチＳＷ１の接続先を低速クロック信号生成回路２Ａから高速クロック信号生成回路２Ｂに変更し、遅延時間計測回路５に提供するクロック信号を低速クロック信号ＣＬＫ１から高速クロック信号ＣＬＫ２に切換える。このように、切換信号生成回路６は、実計測において、低速クロック信号ＣＬＫ１から高速クロック信号ＣＬＫ２に切換えるタイミングを制御することができる。
【００３１】
温度センサ回路１の遅延時間計測回路５は、温度情報Ｄoutとして、設定値（Ｄc1−Ｋ）及び高速クロック信号ＣＬＫ２によるカウンタ値を提供する。高速クロック信号ＣＬＫ２によるカウンタ値は、実計測において、切換信号生成回路６の切換信号ＳＳ１に同期して遅延時間計測回路５のカウンタ値をリセットすることで得られる。このように、温度センサ回路１は、実計測において、低速クロック信号ＣＬＫ１を用いて計測されたカウント数及び高速クロック信号ＣＬＫ２を用いて計測されたカウンタ数を温度情報Ｄoutとして出力することができる。
【００３２】
温度センサ回路１では、高速クロック信号ＣＬＫ２を用いて計測する時間は、所定値Ｋに基づいて固定される。例えば、温度センサ回路１が測定する温度は、環境変化に追随して大きく変動するものであり、このため、計測しようとする遅延時間の変動も大きい。例えば、温度が上昇して遅延時間が長くなっても、温度センサ回路１では、高速クロック信号で計測する時間が大きく変動することがない。このため、遅延時間計測回路５のカウンタのビット不足の懸念は解消される。温度センサ回路１は、計測しようとする遅延時間の変動が大きいような場合にも、良好に遅延時間の計測が可能であり、温度情報Ｄoutを良好に得ることができる。
【００３３】
図２に示されるように、上記の温度センサ回路１の発振回路２は、スイッチ回路ＳＷ１の接続先を低速クロック信号生成回路２Ａから高速クロック信号生成回路２Ｂに変更することで、遅延時間計測回路５に提供するクロック信号を低速クロック信号ＣＬＫ１から高速クロック信号ＣＬＫ２に切換える。これに代えて、発振回路２のリングオシレータは、ブートストラップ式のＣＭＯＳインバータで構成されてもよい。
【００３４】
図８に示されるように、ブートストラップ式のＣＭＯＳインバータである第１インバータＩＮＶ１は、図５の例と対比すると、複数のスイッチ回路ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５及び複数のキャパシタＣ１，Ｃ２を有する。スイッチ回路ＳＷ２，ＳＷ３は、第１トランジスタＴｒ１のゲートにキャパシタＣ１を接続した状態と接続しない状態を切換えるように構成されている。スイッチ回路ＳＷ４，ＳＷ５は、第２トランジスタＴｒ２のゲートにキャパシタＣ２を接続した状態と接続しない状態を切換えるように構成されている。
【００３５】
このブートストラップ式の第１インバータＩＮＶ１では、切換信号生成回路６の切換信号ＳＳ１が入力するとブートストラップが有効となり、スイッチ回路ＳＷ２，ＳＷ３が第１トランジスタＴｒ１のゲートにキャパシタＣ１を接続し、スイッチ回路ＳＷ４，ＳＷ５が第２トランジスタＴｒ２のゲートにキャパシタＣ２を接続する。キャパシタＣ１には、第１トランジスタＴｒ１のゲート側が負となるように電荷が予め充電されており、これにより、第１トランジスタＴｒ１は高速動作が可能となる。キャパシタＣ２には、第２トランジスタＴｒ２のゲート側が正となるように電荷が予め充電されており、これにより、第２トランジスタＴｒ２は高速動作が可能となる。
【００３６】
このように、温度センサ回路１の発振回路２のリングオシレータにブートストラップ式の第１インバータＩＮＶ１を採用すると、図５の例のように、低速クロック信号生成回路２Ａと高速クロック信号生成回路２Ｂを個別に用意する必要がなく、回路資源の消費を抑えることができる。また、高速クロック信号ＣＬＫ２を必要なときだけ生成することができるので、消費電力を低く抑えることができる。
【００３７】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３８】
１：温度センサ回路
２：発振回路
３：分周回路
４：遅延回路
５：遅延時間計測回路
６：切換信号生成回路
ＣＬＫ１：低速クロック信号
ＣＬＫ２：高速クロック信号
【図１】
0006295985.tif 000002
【図２】
0006295985.tif 000003
【図３】
0006295985.tif 000004
【図４】
0006295985.tif 000005
【図５】
0006295985.tif 000006
【図６】
0006295985.tif 000007
【図７】
0006295985.tif 000008
【図８】
0006295985.tif 000009