(57)【特許請求の範囲】
【請求項１】
ＣＭＯＳ半導体装置に構成した過熱検出回路であって、
寄生バイポーラトランジスタと、
前記寄生バイポーラトランジスタのベース・エミッタ間に接続された基準電圧回路と、
前記寄生バイポーラトランジスタのエミッタに接続され、インピーダンス素子と出力端子で構成された電流検出回路と、を備え、
前記電流検出回路は、前記寄生バイポーラトランジスタにコレクタ電流が流れたことを検出して、過熱検出信号を出力する
ことを特徴とする過熱検出回路。
【請求項２】
前記基準電圧回路は、所定の温度以下では前記寄生バイポーラトランジスタにコレクタ電流が流れない電圧を、前記寄生バイポーラトランジスタのベース・エミッタ間に印加する
ことを特徴とする請求項１に記載の過熱検出回路。
【請求項３】
前記電流検出回路のインピーダンス素子は、抵抗である
ことを特徴とする請求項１または２に記載の過熱検出回路。
【請求項４】
前記電流検出回路のインピーダンス素子は、ゲートにバイアス電圧が印加されたＭＯＳトランジスタである
ことを特徴とする請求項１または２に記載の過熱検出回路。
【請求項５】
請求項１から４のいずれかに記載の過熱検出回路を過熱保護回路として備えた
ことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置などに用いられる過熱検出回路に関する。
【背景技術】
【０００２】
図７は、従来の電源装置などに用いられる過熱検出回路を示す回路図である。
従来の過熱検出回路は、基準電圧回路２０１と、感温回路２０２と、コンパレータ回路２０３と、電源端子３００と接地端子３０１と、を備える。
【０００３】
基準電圧回路２０１は、ＮＭＯＳトランジスタ１０１、１０２と、ＰＭＯＳトランジスタ１０３、１０４、１０５と、抵抗１１０、１１１と、を備える。感温回路２０２は、ＰＭＯＳトランジスタ１０６と、ダイオード１２０と、を備える。
【０００４】
ＮＭＯＳトランジスタ１０１は、ゲートとドレインを接続され、ソースは接地端子３０１に接続されている。ＮＭＯＳトランジスタ１０２は、ゲートをＮＭＯＳトランジスタ１０１のゲートに接続されている。抵抗１１０は、ＮＭＯＳトランジスタ１０２のソースと接地端子３０１の間に接続されている。ＰＭＯＳトランジスタ１０３、１０４、１０５はカレントミラー回路を構成している。抵抗１１１は、ＰＭＯＳトランジスタ１０５のドレインと接地端子３０１の間に接続されている。そして、抵抗１１１とＰＭＯＳトランジスタ１０５の接続点（基準電圧出力端子）から基準電圧Ｖｒｅｆを出力する。ここで、抵抗１１０と抵抗１１１は同一の温度係数を有する。
【０００５】
ＰＭＯＳトランジスタ１０６は、ＰＭＯＳトランジスタ１０３とカレントミラー回路を構成している。感熱素子であるダイオード１２０は、ＰＭＯＳトランジスタ１０６のドレインと接地端子３０１の間に接続されている。そして、ダイオード１２０とＰＭＯＳトランジスタ１０６の接続点（温度電圧出力端子）からダイオード１２０の順方向電圧すなわち温度電圧Ｖｆを出力する。
【０００６】
コンパレータ回路２０３は、反転入力端子に基準電圧Ｖｒｅｆが入力され、非反転入力端子に温度電圧Ｖｆが入力される。一般に、ダイオードの順方向電圧すなわち温度電圧ＶｆはＣＭＯＳプロセスの寄生ダイオードを用いた場合ほぼ−２ｍＶ／℃の負の温度係数を有する。基準電圧Ｖｒｅｆは、検出したい温度における温度電圧Ｖｆと等しくなるように設定される。過熱検出回路は、コンパレータ回路２０３によって基準電圧Ｖｒｅｆと温度電圧Ｖｆの大小関係を比較することにより過熱を検出する。
【０００７】
コンパレータ回路２０３は、過熱を検出すると検出信号Ｖｄｅｔを出力して、その検出信号Ｖｄｅｔによって電源装置の出力トランジスタなどを制御して電源装置を過熱から保護する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１-２４４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来技術の過熱検出回路は、基準電圧回路と感温回路とコンパレータ回路が必要であるため回路規模が大きい。また、各回路が定常的に電流を消費するため、消費電力の削減が困難という課題があった。
本発明は、以上のような課題を解決する為に考案されたものであり、回路規模が小さく、かつ低消費電力化が可能な過熱検出回路を提供する。
【課題を解決するための手段】
【００１０】
本発明における過熱検出回路は、寄生バイポーラトランジスタと、寄生バイポーラトランジスタのベース・エミッタ間に接続された基準電圧回路と、寄生バイポーラトランジスタのエミッタに接続された電流検出回路を備え、寄生バイポーラトランジスタにコレクタ電流が流れたことを検出して、過熱検出信号を出力するＣＭＯＳ半導体装置に構成した過熱検出回路。
【発明の効果】
【００１１】
本発明の過熱検出回路によれば、回路規模を小さく、且つ、定常的に電流が流れる経路は過熱非検出時には１つしかないため、消費電力を容易に削減できるという効果がある。
また、寄生バイポーラトランジスタを使用することで、安価なＣＭＯＳプロセスを使用することができ、コストを低く抑えることが可能である。
【図面の簡単な説明】
【００１２】
【図１】本実施形態の過熱検出回路を示すブロック図である。
【図２】本実施形態の過熱検出回路の寄生バイポーラトランジスタの断面構造の一例を示す図である。
【図３】本実施形態の過熱検出回路の一例を示す回路図である。
【図４】本実施形態の過熱検出回路の他の例を示す回路図である。
【図５】本実施形態の過熱検出回路の他の例を示す回路図である。
【図６】本実施形態の過熱検出回路の他の例を示す回路図である。
【図７】従来の過熱検出回路を説明するための図である。
【発明を実施するための形態】
【００１３】
図１は、本実施形態の過熱検出回路を示すブロック図である。
本実施形態の過熱検出回路２００は、基準電圧回路２０１と、寄生バイポーラトランジスタ２０４と、電流検出回路２０５と、を備える。本実施形態の過熱検出回路は、ＣＭＯＳプロセスにおいて寄生バイポーラを積極的に感温素子として活用することで、実現するものである。
【００１４】
基準電圧回路２０１は、寄生バイポーラトランジスタ２０４のベース・エミッタ間に接続される。ＰＮＰ型の寄生バイポーラトランジスタ２０４は、コレクタがＰ型基板と電気的に導通している。拡散抵抗、Ｗｅｌｌ抵抗を介しても良い。
【００１５】
図２は、本実施形態の過熱検出回路２００の寄生バイポーラトランジスタの断面構造の一例を示す図である。電流検出回路２０５は、寄生バイポーラトランジスタ２０４のエミッタに接続される。
【００１６】
本実施形態の過熱検出回路２００の動作を説明する。
基準電圧回路２０１は、基準電圧Ｖｒｅｆを出力する。基準電圧Ｖｒｅｆは、寄生バイポーラトランジスタ２０４のベース・エミッタ間に印加される。一般に、バイポーラトランジスタがオンするためのベース・エミッタ間電圧は、ほぼ−２ｍＶ／℃の負の温度係数を有している。基準電圧Ｖｒｅｆは、常温では寄生バイポーラトランジスタ２０４がオンするベース・エミッタ間電圧よりも小さくなるように設定される。温度が所定よりも低い場合、基準電圧Ｖｒｅｆは寄生バイポーラトランジスタ２０４がオンするベース・エミッタ間電圧Ｖｂｅより小さいため、寄生バイポーラトランジスタ２０４はオフしている。温度が上昇し、基準電圧Ｖｒｅｆが、寄生バイポーラトランジスタ２０４がオンするベース・エミッタ間電圧Ｖｂｅ以上になると、寄生バイポーラトランジスタ２０４がオンし、寄生バイポーラトランジスタ２０４のコレクタ電流Ｉｃが流れる。電流検出回路２０５は、インピーダンス素子と出力端子で構成され、寄生バイポーラトランジスタ２０４のコレクタ電流Ｉｃの増加から過熱を検出する。
【００１７】
以下、本実施形態の過熱検出回路２００について、具体的な回路例を挙げて説明する。
図３は、本実施形態の過熱検出回路の一例を示す回路図である。
図３の過熱検出回路２００は、基準電圧回路２０１と、寄生バイポーラトランジスタ２０４と、電流検出回路２０５とを備える。基準電圧回路２０１は、定電流源２と抵抗１とを備える。電流検出回路２０５は、抵抗１１を備える。
【００１８】
基準電圧回路２０１は、抵抗１が寄生バイポーラトランジスタ２０４のベース・エミッタ間に接続され、定電流源２が寄生バイポーラトランジスタ２０４のベースと接地端子３０１の間に接続されている。電流検出回路２０５は、電源端子３００と寄生バイポーラトランジスタ２０４のエミッタ間に直列に接続されている。
【００１９】
次に、図３の過熱検出回路２００の動作を説明する。
基準電圧回路２０１は、基準電圧Ｖｒｅｆを出力する。抵抗１の抵抗値をＲ１、定電流源２の電流値をＩｒｅｆ、寄生バイポーラトランジスタ２０４がオンするベース・エミッタ間電圧をＶｂｅとすると、基準電圧Ｖｒｅｆは式１で与えられる。
【００２０】
Ｖｒｅｆ＝Ｉｒｅｆ・Ｒ１      （１）
温度が所定より低い場合は、Ｖｒｅｆ＜Ｖｂｅであり、寄生バイポーラトランジスタ２０４はオフしている。温度が上昇し、Ｖｒｅｆ＝Ｖｂｅとなると寄生バイポーラトランジスタ２０４がオンして、コレクタ電流Ｉｃが流れる。寄生バイポーラトランジスタ２０４の電流増幅率をｈＦＥとすると、コレクタ電流Ｉｃは式２により与えられる。
【００２１】
Ｉｃ＝ｈＦＥ・（Ｉｒｅｆ−Ｖｂｅ／Ｒ１）      （２）
電流検出回路２０５は、寄生バイポーラトランジスタ２０４のコレクタ電流Ｉｃの増大を検出して過熱検出電圧Ｖｄｅｔを出力する。電源端子３００の電圧をＶｄｄ、抵抗１１の抵抗値をＲ１１とすると、過熱検出電圧Ｖｄｅｔは（３）式により与えられる。
【００２２】
Ｖｄｅｔ＝Ｖｄｄ−Ｒ１１・Ｉｃ      （３）
過熱検出電圧Ｖｄｅｔは、温度が所定より低い場合はハイレベルとなり、所定の温度になるとローレベルとなり過熱を検出する。
【００２３】
以上説明したように、ＣＭＯＳプロセスにおいて寄生バイポーラトランジスタを感温素子として活用することで、本実施形態の温度検出回路を構成とすることが出来るので、回路規模を小さくすることが出来る。
【００２４】
図４は、本実施形態の過熱検出回路の他の例を示す回路図である。
図３の過熱検出回路との違いは、電流検出回路２０５の抵抗１１をＰＭＯＳトランジスタ１２に変更した点である。
【００２５】
ＰＭＯＳトランジスタ１２は、ソースは電源端子３００に接続され、ドレインは寄生バイポーラトランジスタ２０４のエミッタに接続される。
ＰＭＯＳトランジスタ１２は、ゲート・ソース間が定電圧Ｖｂｉａｓでバイアスされ、定電流源として動作している。過熱検出電圧Ｖｄｅｔは、ＰＭＯＳトランジスタ１２のドレイン電流Ｉｄと寄生バイポーラトランジスタ２０４のコレクタ電流Ｉｃとの大小関係によって決定される。所定の温度よりも低い場合は、Ｉｃ＜Ｉｄであり、過熱検出電圧Ｖｄｅｔはハイレベルとなる。温度が上昇し、Ｉｃ＞ＩｄとなるとＶｄｅｔがローレベルとなり過熱を検出する。
【００２６】
図５は、本実施形態の過熱検出回路の他の例を示す回路図である。
図３の過熱検出回路との違いは、基準電圧回路２０１の抵抗１をツェナーダイオード３に変更した点である。
【００２７】
ツェナーダイオード３は、アノードが寄生バイポーラトランジスタ２０４のベースに接続され、カソードが寄生バイポーラトランジスタのエミッタに接続される。
基準電圧Ｖｒｅｆは、ツェナーダイオード３の両端の電圧すなわちツェナー電圧Ｖｚとなる。温度が上昇し、Ｖｒｅｆ＞Ｖｂｅとなると過熱検出される。
【００２８】
図６は、本実施形態の過熱検出回路の他の例を示す回路図である。
図３の過熱検出回路との違いは、寄生バイポーラトランジスタ２０４が複数の寄生バイポーラトランジスタをダーリントン接続した構成である点である。図６は、寄生バイポーラトランジスタ２つをダーリントン接続した例を示したが、より多くの寄生バイポーラトランジスタをダーリントン接続してもよい。
【００２９】
なお、電流検出回路２０１は、抵抗１の抵抗値をレーザートリミング等の手段で可変できるようにして、過熱検出温度を調整できるようにしてもよい。
また、基準電圧回路２０１の抵抗１や定電流源２、電流検出回路２０５の抵抗１１などを過熱検出信号によって可変するように構成して、過熱検出温度にヒステリシスを設けても良い。
また、寄生バイポーラトランジスタ２０４は、ＰＮＰ型で説明したが、ＮＰＮ型であっても、極性を反転して構成すればよく、同様の効果が得られる。
【００３０】
以上説明したように、本実施形態の過熱検出回路によれば、ＣＭＯＳプロセスにおいて寄生バイポーラトランジスタを感温素子として活用することで、回路規模を小さくすることが出来て、且つ、定常的に電流が流れる経路は過熱非検出時には１つしかないため消費電力を削減できるという効果がある。
【００３１】
また、本発明は本実施形態で示した回路構成に限定されるものではなく、当業者が周知技術から容易に類推できる範囲に及ぶものであることはいうまでもない。
更に、本実施形態の過熱検出回路は、電源装置の過熱を検出し、その検出信号を利用して電源装置の出力トランジスタのゲートを制御するように構成すれば、回路規模が小さく消費電流の少ない過熱保護回路を構成することが出来る。
【符号の説明】
【００３２】
２００  過熱検出回路
２０１  基準電圧回路
２０４  寄生バイポーラトランジスタ
２０５  電流検出回路
【図１】
0006426018.tif 000002
【図２】
0006426018.tif 000003
【図３】
0006426018.tif 000004
【図４】
0006426018.tif 000005
【図５】
0006426018.tif 000006
【図６】
0006426018.tif 000007
【図７】
0006426018.tif 000008