(57)【特許請求の範囲】
【請求項１】
半導体素子が設置された面と同一面で、前記半導体素子が設置された領域以外の領域に、前記半導体素子の裏面電極に電気的に接続された突起部が形成された第１の絶縁基板と、
前記第１の絶縁基板の、前記半導体素子が設置され、前記突起部が形成された面と向かい合う面上で、前記半導体素子の表面電極および前記突起部にそれぞれ対応する位置に、内部側端子が形成され、他方の面に形成された外部側端子とスルーホールを介して前記内部側端子が接続された第２の絶縁基板と、
前記第１の絶縁基板に設置された前記半導体素子の表面電極と、前記表面電極に対応する位置にある前記第２の絶縁基板の前記内部側端子とが接続された第１の接合部と、
前記第１の絶縁基板の前記突起部と、前記突起部に対応する位置にある前記第２の絶縁基板の前記内部側端子とが接続された第２の接合部とを備え、
前記突起部は、前記半導体素子の高さと同等の高さ以上で、前記半導体素子の高さに前記第１の接合部を形成するはんだバンプの高さを加えた値以下であることを特徴とするパワー半導体モジュール。
【請求項２】
前記第１の接合部および前記第２の接合部は、はんだにより形成されたことを特徴とする請求項１に記載のパワー半導体モジュール。
【請求項３】
前記第２の接合部は、前記突起部の端部と接続されたことを特徴とする請求項１または請求項２に記載のパワー半導体モジュール。
【請求項４】
前記第２の接合部は、前記突起部を覆って接続されたことを特徴とする請求項１または請求項２に記載のパワー半導体モジュール。
【請求項５】
前記突起部は、はんだにより形成されたことを特徴とする請求項１または請求項２に記載のパワー半導体モジュール。
【請求項６】
前記半導体素子は、ワイドバンドギャップ半導体であることを特徴とする請求項１から請求項５のいずれか１項に記載のパワー半導体モジュール。
【請求項７】
前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイアモンドを用いた半導体であることを特徴とする請求項６に記載のパワー半導体モジュール。
【請求項８】
第１の絶縁基板の一方の面に半導体素子を配置し、前記半導体素子が設置された面と同一面で、前記半導体素子が設置された領域以外の領域に、前記半導体素子の裏面電極と電気的に接続された突起部を形成する工程と、
前記第１の絶縁基板の、前記半導体素子が設置され、前記突起部が形成された面と向かい合う第２の絶縁基板の一方の面上で、前記半導体素子の表面電極および前記突起部に対応する位置にそれぞれ形成された内部側端子上にはんだバンプを形成する工程と、
前記第１の絶縁基板の前記半導体素子の表面電極と、前記表面電極に対応する位置に設けられた前記第２の絶縁基板の前記内部側端子上のはんだバンプとを重ね、かつ、前記第１の絶縁基板の前記突起部の端部と、前記突起部に対応する位置に設けられた前記第２の絶縁基板の前記内部側端子上のはんだバンプとを重ね、前記はんだバンプを加熱溶融後、冷却することにより一括してはんだ接合する工程とを含み、
前記突起部は、前記半導体素子の高さと同等の高さ以上で、前記半導体素子の高さに前記半導体素子の表面電極に対応する位置に形成されたはんだバンプの高さを加えた値以下であることを特徴とすることを特徴とするパワー半導体モジュールの製造方法。
【請求項９】
前記突起部は、はんだにより形成されたことを特徴とする請求項８に記載のパワー半導体モジュールの製造方法。
【請求項１０】
前記突起部を形成する工程は、前記突起部を形成する位置範囲に、はんだが濡れる表面処理をする工程を含むことを特徴とする請求項９に記載のパワー半導体モジュールの製造方法。
【請求項１１】
前記突起部を形成する工程は、前記突起部の側面にはんだバンプを形成する工程を含むことを特徴とする請求項８に記載のパワー半導体モジュールの製造方法。
【請求項１２】
前記半導体素子は、ワイドバンドギャップ半導体であることを特徴とする請求項８から請求項１１のいずれか１項に記載のパワー半導体モジュールの製造方法。
【請求項１３】
前記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料または、ダイアモンドを用いた半導体であることを特徴とする請求項１２に記載のパワー半導体モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワー半導体モジュールおよびその製造方法に関するものであり、主としてパワー半導体モジュールの小型化等を図る技術に関する。
【背景技術】
【０００２】
従来のパワー半導体モジュールは、半導体パッケージ内において、パワー基板を構成する絶縁基板上の半導体チップ、例えばＩＧＢＴチップ、ダイオードチップ等のパワーチップと、外部電極とがはんだ付け、若しくはワイヤボンディングされ、その後、モールド樹脂等にて封止されている。
【０００３】
従来の半導体パッケージでは、ガラスエポキシ基板上にはんだバンプを作製し、そのはんだを再溶融させることで、半導体チップ上の配線と接合を行うが、半導体チップと基板とは高さが異なるため基板上の配線はワイヤボンディングを別途行う必要があった。
【０００４】
このような半導体チップを搭載する絶縁基板においては、モジュールの小型化、生産性の向上、および低コスト化を図るために、段差を有する半導体チップと基板とを一括配線する技術が要求されている。
【０００５】
これに対し、特許文献１および特許文献２では、例えばチップ上と基板上とに、高さの異なるはんだボール、または、はんだバンプを配置することで、段差を有するチップと基板との一括配線を可能とする技術が開示されている。
【０００６】
また、特許文献３では、半導体チップの表面を外部電極につながる基板上の配線パターンにバンプ接合し、裏面をワイヤボンディングの代わりに、段差に対応した形状のリードフレームを用いて半導体チップと基板との一括配線を可能とする技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−１０４３４８号公報（段落００５９、図７）
【特許文献２】特開２０１３−１４０８７０号公報（段落００１９、図２）
【特許文献３】特開２００１−０５７４０８号公報（段落００６７、図２）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１においては、高さの異なるはんだバンプをはんだペーストの印刷・リフローにより作製することは困難であることから、大きさの異なるはんだボールを用意してそれぞれ配置する必要があり、製造工程が複雑化するという問題があった。
【０００９】
特許文献２においては、はんだの中にはんだより融点の高い銅製の核を内包したはんだバンプを使用する必要があり、安定供給が難しいという問題があった。
【００１０】
特許文献３においては、半導体チップの表面を外部電極につながる基板上のパターンにバンプ接合し、裏面をワイヤボンディングの代わりにリードフレームを用いるが、チップダイボンドやリードフレームの高さの公差に対する許容範囲が狭くなり、生産効率が低下するという問題があった。
【００１１】
この発明は、上記のような課題を解決するためになされたものであり、パワー半導体モジュールの小型化とともに生産性を向上し、低コスト化を図ることのできるパワー半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１２】
この発明のパワー半導体モジュールは、半導体素子が設置された面と同一面で、前記半導体素子が設置された領域以外の領域に、前記半導体素子の裏面電極に電気的に接続された突起部が形成された第１の絶縁基板と、前記第１の絶縁基板の、前記半導体素子が設置され、前記突起部が形成された面と向かい合う面上で、前記半導体素子の表面電極および前記突起部にそれぞれ対応する位置に、内部側端子が形成され、他方の面に形成された外部側端子とスルーホールを介して前記内部側端子が接続された第２の絶縁基板と、前記第１の絶縁基板に設置された前記半導体素子の表面電極と、前記表面電極に対応する位置にある前記第２の絶縁基板の前記内部側端子とが接続された第１の接合部と、前記第１の絶縁基板の前記突起部と、前記突起部に対応する位置にある前記第２の絶縁基板の前記内部側端子とが接続された第２の接合部とを備え、前記突起部は、前記半導体素子の高さと同等の高さ以上で、前記半導体素子の高さに前記第１の接合部を形成するはんだバンプの高さを加えた値以下であることを特徴とする。
【００１３】
また、この発明のパワー半導体モジュールの製造方法は、第１の絶縁基板の一方の面に半導体素子を配置し、前記半導体素子が設置された面と同一面で、前記半導体素子が設置された領域以外の領域に、前記半導体素子の裏面電極と電気的に接続された突起部を形成する工程と、前記第１の絶縁基板の、前記半導体素子が設置され、前記突起部が形成された面と向かい合う第２の絶縁基板の一方の面上で、前記半導体素子の表面電極および前記突起部に対応する位置にそれぞれ形成された内部側端子上にはんだバンプを形成する工程と、前記第１の絶縁基板の前記半導体素子の表面電極と、前記表面電極に対応する位置に設けられた前記第２の絶縁基板の前記内部側端子上のはんだバンプとを重ね、かつ、前記第１の絶縁基板の前記突起部の端部と、前記突起部に対応する位置に設けられた前記第２の絶縁基板の前記内部側端子上のはんだバンプとを重ね、前記はんだバンプを加熱溶融後、冷却することにより一括してはんだ接合する工程とを含み、前記突起部は、前記半導体素子の高さと同等の高さ以上で、前記半導体素子の高さに前記半導体素子の表面電極に対応する位置に形成されたはんだバンプの高さを加えた値以下であることを特徴とすることを特徴とする。
【発明の効果】
【００１４】
この発明によれば、第１の絶縁基板の一面に半導体素子および半導体素子の裏面電極に電気的に接続された突起部とを設け、向い合う第２の絶縁基板の一面に、半導体素子の表面電極と突起部とに対応する位置にそれぞれ内部側端子を設けて、半導体素子の表面電極とそれに対応する内部側端子とを接続し、突起部とそれに対応する内部側端子とを接続する構成としたことで、第１の絶縁基板の表面に半導体素子を配置する領域と半導体素子を配置する領域以外の領域において段差がある場合であっても、ワイヤボンディングを用いずに、一括配線することができる。また、ワイヤボンディングを用いた場合よりも高さ方向にパッケージを小型化できる。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態１によるパワー半導体モジュールの構成を示す断面図である。
【図２】この発明の実施の形態１によるパワー半導体モジュールの製造工程を示す断面図である。
【図３】この発明の実施の形態１によるパワー半導体モジュールの製造に用いる印刷マスクの例の一部を示す正面図である。
【図４】この発明の実施の形態１によるパワー半導体モジュールの製造方法の一例を説明する断面図である。
【図５】この発明の実施の形態２によるパワー半導体モジュールの構成を示す断面図である。
【図６】この発明の実施の形態２によるパワー半導体モジュールの構成の一部である突起部の例を示す斜視図である。
【図７】この発明の実施の形態２によるパワー半導体モジュールの製造工程を示す断面図である。
【図８】この発明の実施の形態３によるパワー半導体モジュールの構成を示す断面図である。
【図９】この発明の実施の形態３によるパワー半導体モジュールの製造工程を示す断面図である。
【発明を実施するための形態】
【００１６】
実施の形態１．
図１は、この発明の実施の形態１によるパワー半導体モジュール１００の断面図である。図１に示すように、パワー半導体モジュール１００は、半導体素子としての半導体チップ５と、半導体チップ５を搭載する第１の絶縁基板８と、はんだ接合部４ａ、４ｂを介して半導体チップ５および第１の絶縁基板８と接続する第２の絶縁基板１と、第２の絶縁基板１上で半導体チップ５と第１の絶縁基板８等を覆う封止樹脂部６とから構成される。
【００１７】
半導体チップ５（例えば、外形寸法１０ｍｍ×１０ｍｍ）としては、ＩＣ（Integrated Circuit）やダイオードなどの半導体や、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のようなパワー半導体でもよい。ここでは、Ｓｉ製のＩＧＢＴを用いた。
【００１８】
第１の絶縁基板８（例えば、外形寸法１８ｍｍ×１８ｍｍ）としては、セラミック基板である窒化アルミニウム（ＡｌＮ）基板を用いる。第１の絶縁基板８上には、半導体チップ５が板はんだによりダイボンドされている。図１では、半導体チップ５は、1枚のみとなっているが、必要に応じて複数のチップが直列または並列に配置される。
【００１９】
第２の絶縁基板１（外形寸法２０ｍｍ×２０ｍｍ）としては、ガラス繊維製のクロスにエポキシ樹脂を含浸させたガラスエポキシ基板を用いる。第２の絶縁基板１の表面には、半導体チップ５の表面電極と第１の接合部としてのはんだ接合部４ａを介して電気的に接続する内部側端子としてのランド１ａ、および、第２の接合部としてのはんだ接合部４ｂを介して第１の絶縁基板８と電気的に接続する内部側端子としてのランド１ｂが設けられている。
【００２０】
ランド１ａは半導体チップ５の表面電極とはんだ接合部４ａを介して接続し、ランド１ｂは半導体チップ５の裏面電極とはんだ接合部４ｂを介して接続する。第２の絶縁基板１のランド１ａおよびランド１ｂは、それぞれスルーホール（図示せず）を介して、第２の絶縁基板１の裏面に設けられた外部側端子としての外部電極１０と電気的に接続されている。
【００２１】
なお、第１の絶縁基板８と第２の絶縁基板１は、それぞれＡｌＮ基板、ガラスエポキシ基板としたが、絶縁性が得られ、Ｃｕのようにはんだが濡れるランドが形成できるものであればこれに限るものではなく、他の絶縁基板でもよい。セラミック基板としては、例えば、アルミナや炭化ケイ素（ＳｉＣ）、窒化ケイ素（ＳｉＮ）、などの絶縁基板基材を用いてもよい。
【００２２】
また、ランド１ａ、１ｂは、はんだが濡れることができればよく、Ｃｕに限らず最表面がＳｎ、Ａｕ、Ａｇなどの金属となっていればよい。また、半導体チップ５の表面および裏面は、はんだが濡れる金属であればよく、最表面がＳｎ、Ａｕ、Ａｇなどとなっていればよい。
【００２３】
封止樹脂部６は、ポッティング樹脂により、半導体チップ５、第１の絶縁基板８、および第２の絶縁基板１のランド１ａ、１ｂと接続するはんだ接合部４ａ、４ｂを覆って形成され、絶縁封止する。なお、封止樹脂部６は、絶縁性が確保され、第２の絶縁基板１と第１の絶縁基板８の間を樹脂で満たすことができるものであればよく、ポッティング樹脂に限らず、液状ゲル等を用いてもよい。また、モールド樹脂によるトランスファーモールドでの封止でもよい。
【００２４】
次に、この発明の実施の形態１によるパワー半導体モジュール１００の製造方法について、図２に基づき説明する。図２は、この発明の実施の形態１によるパワー半導体モジュール１００の製造工程を示す断面図である。
【００２５】
まず最初に、図２（ａ１）に示すように、第２の絶縁基板１には、表面にランド１ａ、１ｂ（Ｃｕ、φ１ｍｍ）、裏面に外部電極１０が設けられており、表面のランド１ａ、１ｂの上に、はんだバンプを形成するために、マスク２ａを用いて、はんだペースト３０ａ、３０ｂ（例えば、Ｓｎ-Ａｇ-Ｃｕはんだ）が印刷される。はんだペースト３０ａ、３０ｂは、Ｓｎ-Ａｇ-Ｃｕはんだに限らず、他にＳｂが添加されたものや、ＣｕＳｎはんだでもよい。
【００２６】
このように、半導体チップ５の表面電極にはんだ接合させるためのはんだペースト３０ａと、半導体チップ５の裏面電極と電気的に接続する第１の絶縁基板８上の配線にはんだ接合させるためのはんだペースト３０ｂとを、同時に形成することができる。
【００２７】
続いて、図２（ｂ１）に示すように、第２の絶縁基板１を加熱することで、印刷されたはんだペースト３０ａ、３０ｂは、溶融し、その後、冷却することではんだバンプ４０ａ、４０ｂとなる。
【００２８】
上記の工程と並行して、図２（ａ２）に示すように、第１の絶縁基板８には、半導体チップ５を配置する側の第１の絶縁基板８の同一面に、半導体チップ５の裏面電極と配線パターンで電気的に接続するランド（図示せず）上で、第２の絶縁基板１のランド１ｂと対応する位置に、マスク２ｂを用いて、はんだペースト３１ｂ（Ｓｎ-Ａｇ-Ｃｕはんだ）が印刷される。
【００２９】
続いて、図２（ｂ２）に示すように、第１の絶縁基板８に、半導体チップ５が板はんだによりダイボンドされる。ダイボンドする際、第１の絶縁基板８を加熱することで、印刷されたはんだペースト３１ｂも、溶融し、その後、冷却することではんだバンプ４１ｂを形成する。
【００３０】
ここで、はんだバンプ４１ｂの高さは、半導体チップ５の高さと同等の高さ以上で、半導体チップ５の高さにはんだバンプ４０ａの高さを加えた値以下であることが好ましい。はんだバンプ４１ｂの高さが、半導体チップ５の高さより低い場合は、はんだ接合部４ｂ（図２（ｄ））が接合できないか、接合できたとしても十分な電流容量を得ることができない。はんだバンプ４１ｂの高さが、半導体チップ５の高さにはんだバンプ４０ａの高さを加えた値よりも高いと、はんだ接合部４ａが接合できないか、接合できたとしても十分な電流容量を得ることができない。
【００３１】
図３には、第２の絶縁基板１に、はんだペースト３０ａ、３０ｂを印刷するために使用するマスク２ａ、または第１の絶縁基板８にはんだペースト３１ｂを印刷するために使用するマスク２ｂの一例を示す。図３（ａ）と図３（ｂ）では、開口部２ｃの直径が異なる。
【００３２】
図１のはんだ接合部４ａ、４ｂが十分な電流容量を得るために、開口部２ｃの直径を選択することにより電流容量を制御できる。また、例えば、図３（ａ）の開口部２ｃの直径を必要とする場合でも、図３（ｂ）に示すように、図３（ａ）の開口部２ｃよりも直径の小さい開口部２ｃを複数持つマスク２ａとすることもでき、この場合、はんだ接合部のボイドの発生を低減できるという効果も有する。
【００３３】
第２の絶縁基板１に形成されるランド１ａ、１ｂは、マスク２ａの開口部の数と中心の位置が同じで、ランド１ａ、１ｂの直径はマスク２ａの開口部の直径の±２０％以内であることが望ましい。
【００３４】
なお、半導体チップ５のダイボンドは、板はんだにより行ったが、チップ配置位置に対応するマスク２ｂの位置にダイボンド用の開口部を設け、はんだペーストを用いてダイボンドしてもよい。
【００３５】
また、半導体チップ５のダイボンドに使用するはんだを、板はんだを用いた場合であっても、または、はんだペーストを用いた場合であっても、はんだバンプ４０ａ、４０ｂ、４１ｂより融点の高いはんだとすることにより、後工程で、はんだバンプ４０ａ、４０ｂ、４１ｂが溶融する温度まで加熱しても、半導体チップ５をダイボンドしたはんだが再溶融することを抑制し、半導体チップ５の位置ずれや、回転することを防ぐことが可能となる。
【００３６】
次いで、図２（ｃ）に示すように、図２（ｂ１）に示す第２の絶縁基板１のはんだバンプ４０ａ、４０ｂが形成されている面と、図２（ｂ２）に示す第１の絶縁基板８のはんだバンプ４１ｂが形成されている面とを、向かい合わせにする。
【００３７】
第２の絶縁基板１のはんだバンプ４０ａが第１の絶縁基板８の半導体チップ５の表面に重なるように、第２の絶縁基板１のはんだバンプ４０ｂが第１の絶縁基板８のはんだバンプ４１ｂに重なるように、位置決めした後、第１の絶縁基板８および第２の絶縁基板１を加熱する。
【００３８】
はんだバンプ４０ａ、４０ｂ、および４１ｂが再溶融するまで、加熱することで、第２の絶縁基板１のはんだバンプ４０ａが第１の絶縁基板８の半導体チップ５の表面電極と接合し、第２の絶縁基板１のはんだバンプ４０ｂが第１の絶縁基板８のはんだバンプ４１ｂと接合する。
【００３９】
その後、冷却することで、図２（ｄ）に示すように、はんだバンプ４０ａは、はんだ接合部４ａとなり、第２の絶縁基板１のランド１ａは、はんだ接合部４ａを介して半導体チップ５の表面電極と電気的に接続する。
【００４０】
また、はんだバンプ４０ｂおよびはんだバンプ４１ｂは、はんだ接合部４ｂとなり、第２の絶縁基板１のランド１ｂは、第１の絶縁基板８上の半導体チップ５の裏面電極と電気的に接続するランド（図示せず）と電気的に接続する。
【００４１】
なお、図４に示すように、第１の絶縁基板のはんだバンプ４１ｂを形成する際に、はんだバンプ４１ｂの配置位置の周辺に、はんだの溶融温度でも溶融しない耐熱性のあるレジスト９を予め形成しておくことで、加熱により溶融したはんだバンプ４１ｂが、レジスト９を形成していない領域８ａで選択的に濡れ、はんだバンプ４１ｂの位置精度を向上させることができる（図４（ａ））。
【００４２】
また、はんだバンプ４１ｂの配置位置に凸部８ｂ（図４（ｂ））、または凹部を予め形成しておくことで、加熱により溶融したはんだバンプ４１ｂが、凸部８ｂ、または凹部に選択的に濡れるようにして、はんだバンプ４１ｂの位置精度を向上させてもよい。
【００４３】
また、はんだバンプ４１ｂの配置位置の周辺に、面粗さの異なる領域８ｃを予め形成しておくことで、加熱により溶融したはんだバンプ４１ｂが、濡れ性のよい領域８ｄで選択的に濡れるようにして、はんだバンプ４１ｂの位置精度を向上させてもよい。
【００４４】
さらに、上記図４（ａ）から（ｃ）のそれぞれの場合に、はんだバンプ４１ｂの配置位置のみＡｕや、Ａｇ、Ｃｕなどはんだ濡れ性に優れる金属でパターンを形成しておいてもよい。
【００４５】
最後に、図２（ｅ）に示すように、半導体チップ５、第１の絶縁基板８、および第１の絶縁基板８と第２の絶縁基板１との間のランド１ａ、１ｂとはんだ接合部４ａ、４ｂを覆う封止樹脂部６を、ポッティング樹脂により形成する。
【００４６】
上記工程により、半導体チップ上での配線と、高さが異なる基板上での配線をワイヤボンディングを用いずに同時に行うことができ、製造工程を簡略化できるだけでなく、ワイヤのルーピングのための縦方向のスペースが不要となり、小型化されたパッケージを提供することができる。
【００４７】
以上のように、この発明の実施の形態１におけるパワー半導体モジュール１００では、第１の絶縁基板８と第２の絶縁基板１とが、第１の絶縁基板８の半導体チップ５を配置する領域においては、第１の絶縁基板８の半導体チップ５の表面電極と第２の絶縁基板１のランド１ａとがランド１ａに設けられたはんだバンプ４０ａから形成されたはんだ接合部４ａにより接続され、第１の絶縁基板８の半導体チップ５を配置する領域以外の領域においては、半導体チップ５の裏面電極と配線パターンで接続される第１の絶縁基板８のランドと、第２の絶縁基板１のランド１ｂとが、第１の絶縁基板８のランド上にはんだバンプ４１ｂとランド１ｂ上のはんだバンプ４０ｂから形成されたはんだ接合部４ｂにより接続されるようにしたので、絶縁基板の表面に半導体チップを配置する領域と半導体チップを配置する領域以外の領域において段差がある場合であっても、ワイヤボンディングを用いずに、一括配線することができる。また、ワイヤボンディングを用いた場合よりも高さ方向にパッケージを小型化できる。
【００４８】
また、はんだバンプ同士が接合することで、高さの交差に対する許容範囲を広げることができ、設計の裕度を確保できる。さらに、はんだ同士の張力により、位置ずれの自己補正が可能となる。
【００４９】
また、はんだペーストの印刷・リフローにより一括配線することで、生産性が向上し、低コスト化を図ることができる。
【００５０】
実施の形態２．
実施の形態１では、第１の絶縁基板８の半導体チップ５を配置する領域以外の領域においては、第２の絶縁基板１と第１の絶縁基板８とを、はんだ接合部４ｂのみで接続する構成としたが、実施の形態２では、第１の絶縁基板８に形成した突起部を介して接続した場合について説明する。
【００５１】
図５は、この発明の実施の形態２によるパワー半導体モジュール２００の断面図である。図５に示すように、第１の絶縁基板８には、Ｃｕ製の円柱状の突起部８ｅが設けられている。突起部８ｅの一端は、第２の絶縁基板１のランド１ｂとはんだ接合部４ｃにより電気的に接続され、他端は、第１の絶縁基板８に配置されている半導体チップ５の裏面電極と電気的に接続されている。
【００５２】
なお、突起部８ｅは、第２の絶縁基板１のはんだ接合部４ｃと接合することができる形状であれば円柱状の突起部８ｅ（図５、図６（ａ））に限るものではなく、四角柱状（図６（ｂ））などの多角柱状や、円錐状（図６（ｃ））、三角錐状（図６（ｄ））などの多角柱状の突起部８ｅであってもよい。
【００５３】
また、突起部８ｅは、はんだに濡れる金属であればＣｕ製に限るものではなく、Ｓｎ、Ａｕ、Ａｇなどの金属製でもよい。
【００５４】
その他の構成については、図１に示す実施の形態１のパワー半導体モジュール１００と同様であり、同一の部分には同一の符号を付して、その説明を省略する。
【００５５】
次に、この発明の実施の形態２によるパワー半導体モジュール２００の製造方法について、図７に基づき説明する。図７は、この発明の実施の形態２によるパワー半導体モジュール２００の製造工程を示す断面図である。
【００５６】
まず最初は、実施の形態１と同様に、図７（ａ１）に示すように、第２の絶縁基板１には、表面にランド１ａ、１ｂ（Ｃｕ、φ１ｍｍ）、裏面に外部電極１０が設けられており、表面のランド１ａ、１ｂの上に、はんだバンプを形成するために、マスク２ａを用いて、はんだペースト３０ａ、３０ｂ（例えば、Ｓｎ-Ａｇ-Ｃｕはんだ）が印刷される。はんだペースト３０ａ、３０ｂは、Ｓｎ-Ａｇ-Ｃｕはんだに限らず、他にＳｂが添加されたものや、ＣｕＳｎはんだでもよい。
【００５７】
このように、半導体チップ５の表面電極にはんだ接合させるためのはんだペースト３０ａと、半導体チップ５の裏面電極と電気的に接続する第１の絶縁基板８上の突起部８ｅにはんだ接合させるためのはんだペースト３０ｂとを、同時に形成することができる。
【００５８】
続いて、実施の形態１と同様に、図７（ｂ１）に示すように、第２の絶縁基板１を加熱することで、印刷されたはんだペースト３０ａ、３０ｂは、溶融し、その後、冷却することではんだバンプ４０ａ、４０ｂとなる。
【００５９】
上記の工程と並行して、図７（ａ２）に示すように、第１の絶縁基板８の第２の絶縁基板１のランド１ｂと対応する位置に、突起部８ｅが形成される。突起部８ｅの形成方法は、絶縁基板の種類によりろう付けや鋳込などが選択されるが、半導体チップ５の裏面電極と配線パターンで電気的に接続するランド（図示せず）上に、ワイヤバンプを形成してもよい。その際のワイヤは、はんだが濡れる金属であればＡｕやＣｕなどでよい。
【００６０】
ここで、突起部８ｅの高さは、半導体チップ５の高さと同等の高さ以上で、半導体チップ５の高さにはんだバンプ４０ａの高さを加えた値以下であることが好ましい。突起部８ｅの高さが、半導体チップ５の高さより低い場合は、はんだ接合部４ｃ（図７（ｄ））が接合できないか、接合できたとしても十分な電流容量を得ることができない。突起部８ｅの高さが、半導体チップ５の高さにはんだバンプ４０ａの高さを加えた値よりも高いと、はんだ接合部４ａが接合できないか、接合できたとしても十分な電流容量を得ることができない。
【００６１】
続いて、図７（ｂ２）に示すように、第１の絶縁基板８に、半導体チップ５が板はんだによりダイボンドされる。
【００６２】
なお、実施の形態２においても、図５のはんだ接合部４ａ、４ｃが十分な電流容量を得るために、実施の形態１と同様に、図３に示すように、開口部２ｃの直径を選択することにより電流容量を制御できる。また、例えば、図３（ａ）の開口部２ｃの直径を必要とする場合でも、図３（ｂ）に示すように、図３（ａ）の開口部２ｃよりも直径の小さい開口部２ｃを複数持つマスク２ａとすることもでき、この場合、はんだ接合部のボイドの発生を低減できるという効果も有する。
【００６３】
また、第２の絶縁基板１に形成されるランド１ａ、１ｂは、マスク２ａの開口部の数と中心の位置が同じで、ランド１ａ、１ｂの直径はマスク２ａの開口部の直径の±２０％以内であることが望ましい。
【００６４】
また、半導体チップ５のダイボンドは、板はんだにより行ったが、チップ搭載位置に対応するマスク２ｂの位置にダイボンド用の開口部を設け、はんだペーストを用いてダイボンドしてもよい。
【００６５】
また、半導体チップ５のダイボンドに使用するはんだを、板はんだを用いた場合であっても、または、はんだペーストを用いた場合であっても、はんだバンプ４０ａ、４０ｂより融点の高いはんだとすることで、はんだバンプ４０ａ、４０ｂが溶融する温度まで加熱しても、半導体チップ５をダイボンドしたはんだが再溶融することを抑制し、半導体チップ５の位置ずれや、回転することを防ぐことが可能となる。
【００６６】
次いで、図７（ｃ）に示すように、図７（ｂ１）に示す第２の絶縁基板１のはんだバンプ４０ａ、４０ｂが形成されている面と、図７（ｂ２）に示す第１の絶縁基板８の半導体チップ５および突起部８ｅが形成されている面とを、向かい合わせにする。
【００６７】
第２の絶縁基板１のはんだバンプ４０ａが第１の絶縁基板８の半導体チップ５の表面に重なるように、第２の絶縁基板１のはんだバンプ４０ｂが第１の絶縁基板８の突起部８ｅに重なるように、位置決めした後、第１の絶縁基板８および第２の絶縁基板１を加熱する。
【００６８】
はんだバンプ４０ａ、４０ｂが再溶融するまで、加熱することで、第２の絶縁基板１のはんだバンプ４０ａが第１の絶縁基板８の半導体チップ５の表面電極と接合し、第２の絶縁基板１のはんだバンプ４０ｂが第１の絶縁基板８の突起部８ｅと接合する。
【００６９】
その後、冷却することで、図７（ｄ）に示すように、はんだバンプ４０ａは、はんだ接合部４ａとなり、第２の絶縁基板１のランド１ａは、はんだ接合部４ａを介して半導体チップ５の表面電極と電気的に接続する。
【００７０】
また、はんだバンプ４０ｂは、はんだ接合部４ｃとなり、第２の絶縁基板１のランド１ｂは、第１の絶縁基板８上の半導体チップ５の裏面電極と電気的に接続する突起部８ｅと電気的に接続する。
【００７１】
最後に、図７（ｅ）に示すように、半導体チップ５、第１の絶縁基板８、および第１の絶縁基板８と、第２の絶縁基板１との間のランド１ａ、１ｂ、はんだ接合部４ａ、４ｃ、および突起部８ｅを覆う封止樹脂部６を、ポッティング樹脂により形成する。
【００７２】
なお、実施の形態２においても、第１の絶縁基板８と第２の絶縁基板１は、絶縁性が得られるのであればＡｌＮ基板、ガラスエポキシ基板に限るものではなく、他の絶縁基板でもよい。第２の絶縁基板１は、Ｃｕのようにはんだが濡れるランドが形成できればよい。セラミック基板としては、例えば、アルミナやＳｉＣ、ＳｉＮなどの絶縁基板基材を用いてもよい。
【００７３】
ランド１ａ、１ｂは、はんだが濡れることができればよく、Ｃｕに限らず最表面がＳｎ、Ａｕ、Ａｇなどの金属となっていればよい。また、半導体チップ５の表面電極および裏面電極は、はんだが濡れる金属であればよく、最表面がＳｎ、Ａｕ、Ａｇなどとなっていればよい。
【００７４】
また、封止樹脂部６は、絶縁性が確保され、第２の絶縁基板１と第１の絶縁基板８の間を樹脂で満たすことができるものであればよく、ポッティング樹脂に限らず、液状ゲルや耐熱ゴムを用いてもよい。また、モールド樹脂によるトランスファーモールドでの封止でもよい。
【００７５】
上記工程により、実施の形態１と同様に、半導体チップ上での配線と、高さが異なる基板上での配線をワイヤボンディングを用いずに同時に行うことができ、製造工程を簡略化できるだけでなく、ワイヤのルーピングのための縦方向のスペースが不要となり、小型化されたパッケージを提供することができる。
【００７６】
また、この構成により、突起部８ｅを第２の絶縁基板１のはんだバンプ４０ｂと対応する第１の絶縁基板８の位置に配置しておくことで、はんだ接合部４ｃと第１の絶縁基板８とが接続する位置の位置決めの精度が向上する。
【００７７】
以上のように、この発明の実施の形態２におけるパワー半導体モジュール２００では、第１の絶縁基板８と第２の絶縁基板１とが、第１の絶縁基板８の半導体チップ５を配置する領域においては、第１の絶縁基板８の半導体チップ５の表面電極と第２の絶縁基板１のランド１ａとがランド１ａに設けられたはんだバンプ４０ａから形成されたはんだ接合部４ａにより接続され、第１の絶縁基板８の半導体チップ５を配置する領域以外の領域においては、半導体チップ５の裏面電極と配線パターンで接続される第１の絶縁基板８のランド上に形成された突起部８ｅの端部と、第２の絶縁基板１のランド１ｂとが、ランド１ｂ上のはんだバンプ４０ｂから形成されたはんだ接合部４ｂにより接続されるようにしたので、絶縁基板の表面に半導体チップを配置する領域と半導体チップを配置する領域以外の領域において段差がある場合であっても、ワイヤボンディングを用いずに、一括配線することができる。また、ワイヤボンディングを用いた場合よりも高さ方向にパッケージを小型化できる。
【００７８】
また、半導体チップ５の高さと同等の高さ以上で、半導体チップ５の高さにはんだバンプ４０ａの高さを加えた値以下である突起部とはんだバンプ４０ｂとを接合することで、高さの交差に対する許容範囲を広げることができ、設計の裕度を確保できる。
【００７９】
さらに、突起部８ｅを第２の絶縁基板１のはんだバンプ４０ｂと対応する第１の絶縁基板８の位置に配置しておくことで、はんだ接合部と第２の絶縁基板とが接続する位置の位置決めの精度が向上する
【００８０】
また、はんだペーストの印刷・リフローにより一括配線することで、生産性が向上し、低コスト化を図ることができる。
【００８１】
実施の形態３．
実施の形態２では、第１の絶縁基板８の半導体チップ５を配置する領域以外の領域においては、第２の絶縁基板１のランド１ｂと接続するはんだ接合部４ｃが第１の絶縁基板８に形成した突起部８ｅの端部に接続する構成としたが、実施の形態３では、はんだ接合部が突起部を覆って接続する場合について説明する。
【００８２】
図８は、この発明の実施の形態３によるパワー半導体モジュール３００の断面図である。図８に示すように、第１の絶縁基板８には、Ｃｕ製の円柱状の突起部８ｅが設けられているだけでなく、第２の絶縁基板１のランド１ｂと接合するはんだ接合部４ｄが、突起部８ｅを覆って接合し、電気的に接続する。はんだ接合部４ｄは、第１の絶縁基板８と、突起部８ｅおよび第１の絶縁基板８上の半導体チップ５の裏面電極と電気的に接続するランド（図示せず）と電気的に接続する。
【００８３】
なお、突起部８ｅは、実施の形態２と同様に、第２の絶縁基板１のはんだ接合部４ｄと接合することができる形状であれば円柱状の突起部８ｅ（図８、図６（ａ））に限るものではなく、四角柱状（図６（ｂ））などの多角柱状や、円錐状（図６（ｃ））、三角錐状（図６（ｄ））などの多角柱状の突起部８ｅであってもよい。
【００８４】
また、突起部８ｅは、はんだに濡れる金属であればＣｕ製に限るものではなく、Ｓｎ、Ａｕ、Ａｇなどの金属製でもよい。
【００８５】
その他の構成については、図１に示す実施の形態１のパワー半導体モジュール１００と同様であり、同一の部分には同一の符号を付して、その説明を省略する。
【００８６】
次に、この発明の実施の形態３によるパワー半導体モジュール３００の製造方法について、図９に基づき説明する。図９は、この発明の実施の形態３によるパワー半導体モジュール３００の製造工程を示す断面図である。
【００８７】
まず最初は、実施の形態１と同様に、図９（ａ１）に示すように、第２の絶縁基板１には、表面にランド１ａ、１ｂ（Ｃｕ、φ１ｍｍ）、裏面に外部電極１０が設けられており、表面のランド１ａ、１ｂの上に、はんだバンプを形成するために、マスク２ａを用いて、はんだペースト３０ａ、３０ｂ（例えば、Ｓｎ-Ａｇ-Ｃｕはんだ）が印刷される。はんだペースト３０ａ、３０ｂは、Ｓｎ-Ａｇ-Ｃｕはんだに限らず、他にＳｂが添加されたものや、ＣｕＳｎはんだでもよい。
【００８８】
このように、半導体チップ５の表面電極にはんだ接合させるためのはんだペースト３０ａと、半導体チップ５の裏面電極と電気的に接続する第１の絶縁基板８上の配線にはんだ接合させるためのはんだペースト３０ｂとを、同時に形成することができる。
【００８９】
続いて、実施の形態１と同様に、図９（ｂ１）に示すように、第２の絶縁基板１を加熱することで、印刷されたはんだペースト３０ａ、３０ｂは、溶融し、その後、冷却することではんだバンプ４０ａ、４０ｂとなる。
【００９０】
上記の工程と並行して、図９（ａ２）に示すように、第１の絶縁基板８には、第２の絶縁基板１のランド１ｂと対応する位置に、突起部８ｅが形成されている。突起部８ｅの形成方法は、実施の形態２と同様に、絶縁基板の種類によりろう付けや鋳込などが選択されるが、半導体チップ５の裏面電極と配線パターンで電気的に接続するためのランド（図示せず）上に、ワイヤバンプを形成してもよい。その際のワイヤは、はんだが濡れる金属であればＡｕやＣｕなどでよい。
【００９１】
また、第１の絶縁基板８には、突起部８ｅを中心に、突起部８ｅの周囲にはんだバンプ４２ｂを形成するため、マスク２ｂを用いて、はんだペースト３２ｂ（Ｓｎ-Ａｇ-Ｃｕはんだ）が印刷される。
【００９２】
ここで、突起部８ｅの高さは、半導体チップ５の高さと同等の高さ以上で、半導体チップ５の高さにはんだバンプ４０ａの高さを加えた値以下であることが好ましい。突起部８ｅの高さが、半導体チップ５の高さより低い場合は、はんだ接合部４ｄ（図９（ｄ））が接合できないか、接合できたとしても十分な電流容量を得ることができない。突起部８ｅの高さが、半導体チップ５の高さにはんだバンプ４０ａの高さを加えた値よりも高いと、はんだ接合部４ａが接合できないか、接合できたとしても十分な電流容量を得ることができない。
【００９３】
続いて、図９（ｂ２）に示すように、第１の絶縁基板８に、半導体チップ５が板はんだによりダイボンドされる。ダイボンドする際、第１の絶縁基板８を加熱することで、印刷されたはんだペースト３２ｂも、溶融し、その後、冷却することで、突起部８ｅの側面にはんだバンプ４２ｂが形成される。
【００９４】
なお、実施の形態３においても、図８のはんだ接合部４ａ、４ｄが十分な電流容量を得るために、実施の形態１と同様に、図３に示すように、開口部２ｃの直径を選択することにより電流容量を制御できる。また、例えば、図３（ａ）の開口部２ｃの直径を必要とする場合でも、図３（ｂ）に示すように、図３（ａ）の開口部２ｃよりも直径の小さい開口部２ｃを複数持つマスク２ａとすることもでき、この場合、はんだ接合部のボイドの発生を低減できるという効果も有する。
【００９５】
また、第２の絶縁基板１に形成されるランド１ａ、１ｂは、マスク２ａの開口部の数と中心の位置が同じで、ランド１ａ、１ｂの直径はマスク２ａの開口部の直径の±２０％以内であることが望ましい。
【００９６】
また、半導体チップ５のダイボンドは、板はんだにより行ったが、チップ搭載位置に対応するマスク２ｂの位置にダイボンド用の開口部を設け、はんだペーストを用いてダイボンドしてもよい。
【００９７】
また、半導体チップ５のダイボンドに使用するはんだを、板はんだを用いた場合であっても、または、はんだペーストを用いた場合であっても、はんだバンプ４０ａ、４０ｂより融点の高いはんだとすることで、はんだバンプ４０ａ、４０ｂが溶融する温度まで加熱しても、半導体チップ５をダイボンドしたはんだが再溶融することを抑制し、半導体チップ５の位置ずれや、回転することを防ぐことが可能となる。
【００９８】
次いで、図９（ｃ）に示すように、図９（ｂ１）に示す第２の絶縁基板１のはんだバンプ４０ａ、４０ｂが形成されている面と、図９（ｂ２）に示す第１の絶縁基板８の半導体チップ５および突起部８ｅが形成されている面とを、向かい合わせにする。
【００９９】
第２の絶縁基板１のはんだバンプ４０ａが第１の絶縁基板８の半導体チップ５の表面電極に重なるように、第２の絶縁基板１のはんだバンプ４０ｂが第１の絶縁基板８のはんだバンプ４２ｂで側面を覆われた突起部８ｅに重なるように、位置決めした後、第１の絶縁基板８および第２の絶縁基板１を加熱する。
【０１００】
はんだバンプ４０ａ、４０ｂ、および、はんだバンプ４２ｂが再溶融するまで、加熱することで、第２の絶縁基板１のはんだバンプ４０ａが第１の絶縁基板８の半導体チップ５の表面電極と接合し、第２の絶縁基板１のはんだバンプ４０ｂが第１の絶縁基板８の突起部８ｅを覆うはんだバンプ４２ｂと接合する。
【０１０１】
その後、冷却することで、図９（ｄ）に示すように、はんだバンプ４０ａは、はんだ接合部４ａとなり、第２の絶縁基板１のランド１ａは、はんだ接合部４ａを介して半導体チップ５の表面電極と電気的に接続する。
【０１０２】
また、はんだバンプ４０ｂ、および、はんだバンプ４２ｂは、はんだ接合部４ｄとなり、第２の絶縁基板１のランド１ｂは、第１の絶縁基板８上の半導体チップ５の裏面電極と電気的に接続するはんだ接合部４ｄおよび突起部８ｅとで電気的に接続する。
【０１０３】
最後に、図９（ｅ）に示すように、半導体チップ５、第１の絶縁基板８、および第１の絶縁基板８と、第２の絶縁基板１との間のランド１ａ、１ｂ、はんだ接合部４ａ、４ｄを覆う封止樹脂部６を、ポッティング樹脂により形成する。
【０１０４】
なお、実施の形態３においても、第１の絶縁基板８と第２の絶縁基板１は、絶縁性が得られるのであればＡｌＮ基板、ガラスエポキシ基板に限るものではなく、他の絶縁基板でもよい。第２の絶縁基板１は、Ｃｕのようにはんだが濡れるランドが形成できればよい。セラミック基板としては、例えば、アルミナやＳｉＣ、ＳｉＮなどの絶縁基板基材を用いてもよい。
【０１０５】
ランド１ａ、１ｂは、はんだが濡れることができればよく、Ｃｕに限らず最表面がＳｎ、Ａｕ、Ａｇなどの金属となっていればよい。また、半導体チップ５の表面電極および裏面電極は、はんだが濡れる金属であればよく、最表面がＳｎ、Ａｕ、Ａｇなどとなっていればよい。
【０１０６】
また、封止樹脂部６は、絶縁性が確保され、第２の絶縁基板１と第１の絶縁基板８の間を樹脂で満たすことができるものであればよく、ポッティング樹脂に限らず、液状ゲルや耐熱ゴムを用いてもよい。また、モールド樹脂によるトランスファーモールドでの封止でもよい。
【０１０７】
上記工程により、実施の形態１と同様に、半導体チップ上での配線と、高さが異なる基板上での配線をワイヤボンディングを用いずに同時に行うことができ、製造工程を簡略化できるだけでなく、ワイヤのルーピングのための縦方向のスペースが不要となり、小型化されたパッケージを提供することができる。
【０１０８】
また、この構成により、突起部８ｅを第２の絶縁基板１のはんだバンプ４０ｂと対応する第１の絶縁基板８の位置に配置しておくことで、第１の絶縁基板８上でのはんだ接合部４ｄの位置の位置決めの精度が向上するだけでなく、はんだ接合部４ｄが、突起部８ｅを覆って第１の絶縁基板８とも接合することで、電気的に確実に接続され、信頼性の向上を図ることができる。
【０１０９】
以上のように、この発明の実施の形態３におけるパワー半導体モジュール３００では、第１の絶縁基板８と第２の絶縁基板１とが、第１の絶縁基板８の半導体チップ５を配置する領域においては、第１の絶縁基板８の半導体チップ５の表面電極と第２の絶縁基板１のランド１ａとがランド１ａに設けられたはんだバンプ４０ａから形成されたはんだ接合部４ａにより接続され、第１の絶縁基板８の半導体チップ５を配置する領域以外の領域においては、半導体チップ５の裏面電極と配線パターンで接続される第１の絶縁基板８のランド上に形成された突起部８ｅと、第２の絶縁基板１のランド１ｂとが、突起部８ｅを覆うはんだバンプ４２ｂとランド１ｂ上のはんだバンプ４０ｂから形成されたはんだ接合部４ｂにより接続されるようにしたので、絶縁基板の表面に半導体チップを配置する領域と半導体チップを配置する領域以外の領域において段差がある場合であっても、ワイヤボンディングを用いずに、一括配線することができる。また、ワイヤボンディングを用いた場合よりも高さ方向にパッケージを小型化できる。
【０１１０】
また、半導体チップ５の高さと同等の高さ以上で、半導体チップ５の高さにはんだバンプ４０ａの高さを加えた値以下である突起部８ｅおよびはんだバンプ４２ｂと、はんだバンプ４０ｂとを接合することで、高さの交差に対する許容範囲を広げることができ、設計の裕度を確保できる。
【０１１１】
さらに、突起部８ｅを第２の絶縁基板１のはんだバンプ４０ａと対応する第１の絶縁基板８の位置に配置しておくことで、第１の絶縁基板上でのはんだ接合部の位置の位置決めの精度が向上するだけでなく、はんだ接合部４ｄが、突起部８ｅを覆って第１の絶縁基板８とも接合することで、電気的に確実に接続され、信頼性の向上を図ることができる。
【０１１２】
また、はんだバンプ同士が接合することで、高さの交差に対する許容範囲を広げることができ、設計の裕度を確保できる。さらに、はんだ同士の張力により、位置ずれの自己補正が可能となる。
【０１１３】
また、はんだペーストの印刷・リフローにより一括配線することで、生産性が向上し、低コスト化を図ることができる。
【０１１４】
なお、上述した実施の形態１から実施の形態３におけるパワー半導体モジュール１００、２００、３００を構成する半導体チップ５としては、Ｓｉ製のＩＧＢＴを用いたが、これに限定するものではない。Ｓｉに比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、ＳｉＣ、ＧａＮ、ダイヤモンドなどが挙げられる。
【０１１５】
このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性が高く、許容電流密度も高い。また、耐熱性も高いため、放熱部材の冷却フィンの小型化や、空冷化が可能であるので、パワー半導体モジュールの一層の小型化が可能になる。
【０１１６】
パワーモ半導体ジュールの小型化が進むと、放熱性を確保し、熱応力に対する長期信頼性への要求がさらに高度になる。このような要求に対しても、この発明のパワー半導体モジュールは、優れた効果を発揮する。
【０１１７】
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【０１１８】
１  第２の絶縁基板、１ａ、１ｂ  ランド、４ａ、４ｂ、４ｃ、４ｄ  はんだ接合部、５  半導体チップ、８  第１の絶縁基板、８ｅ  突起部、１０  外部電極、４０ａ、４０ｂ、４１ｂ、４２ｂ  はんだバンプ、１００、２００、３００  パワー半導体モジュール
【図１】
0006274986.tif 000002
【図２】
0006274986.tif 000003
【図３】
0006274986.tif 000004
【図４】
0006274986.tif 000005
【図５】
0006274986.tif 000006
【図６】
0006274986.tif 000007
【図７】
0006274986.tif 000008
【図８】
0006274986.tif 000009
【図９】
0006274986.tif 000010