(57)【特許請求の範囲】
【請求項１】
ハイブリッド型拡張Benesフォトニック・スイッチング・アーキテクチャを特徴とするスイッチングファブリックであって、
第1の数の入力ポート（N個の入力ポート）と、
第1の数の出力ポート（N個の出力ポート）と、
前記N個の入力ポートと前記N個の出力ポートとの中間に結合された複数のフォトニック素子であって、前記複数のフォトニック素子は前記N個の入力ポートと前記N個の出力ポートとを切り替えるためのフォトニック・スイッチング・アーキテクチャへと配置されている、前記複数のフォトニック素子と、を含み、前記フォトニック・スイッチング・アーキテクチャは、前記N個の入力ポートに結合されたN行のワン・バイ・ツー（1×2）フォトニック素子を含む第1の最外切り替え列と、前記N個の出力ポートに結合されたN行のツー・バイ・ワン（2×1）フォトニック素子を含む第2の最外列と、N行のツー・バイ・ツー（2×2）スイッチング素子を含む少なくとも1列を各々が含む2つの中間切り替え段と、ツー・バイ・ワン（2×1）フォトニック素子に結合されたN×2行のワン・バイ・ツー（1×2）フォトニック素子を含む中央切り替え列とを含む、スイッチングファブリック。
【請求項２】
前記2つの中間切り替え段は最外切り替え列の中間に位置決めされており、前記中央切り替え列は前記2つの中間切り替え段の中間に位置決めされている、請求項1に記載のスイッチングファブリック。
【請求項３】
前記2つの中間切り替え段は、
第1の最外列と前記中央切り替え列との中間に位置決めされた第1の中間切り替え段と、
前記第2の最外列と前記中央切り替え列との中間に位置決めされた第2の中間切り替え段と
を含む、請求項1または2に記載のスイッチングファブリック。
【請求項４】
前記第1の中間切り替え段の前記少なくとも1列の2×2スイッチング素子は前記第1の最外列の1×2フォトニック素子を前記中央切り替え列の1×2フォトニック素子と相互接続する、請求項1から3のうちのいずれか一項に記載のスイッチングファブリック。
【請求項５】
前記第2の中間切り替え段の前記少なくとも1列の2×2スイッチング素子は前記中央切り替え列の2×1フォトニック素子を前記第2の最外列の2×1フォトニック素子と相互接続する、請求項1から4のうちのいずれか一項に記載のスイッチングファブリック。
【請求項６】
前記中央切り替え列の2×1フォトニック素子に結合された前記N×2行の1×2フォトニック素子は、前記第1の中間切り替え段の最内列の2×2フォトニック素子を前記第2の中間切り替え段の最内列の2×2フォトニック素子と相互接続する、請求項1から5のうちのいずれか一項に記載のスイッチングファブリック。
【請求項７】
前記スイッチングファブリックは光ネットワークノードのジャンプスーツ・スイッチ・アーキテクチャの第2段で実装される、請求項1から6のうちのいずれか一項に記載のスイッチングファブリック。
【請求項８】
前記スイッチングファブリックは光ネットワークノードのジャンプスーツ・スイッチ・アーキテクチャの第3段で実装される、請求項1から7のうちのいずれか一項に記載のスイッチングファブリック。
【請求項９】
入射光信号を受け取るように構成された複数の入力トランジットポートと、
ネクスト・ホップ・ノードへ出射光信号を送るように構成された複数の出力トランジットポートと、
前記複数の入力トランジットポートに結合された第1の切り替え段であって、第1の複数のスイッチングファブリックを含む前記第1の切り替え段と、
前記第1の複数のスイッチングファブリックを前記複数の出力トランジットポートと相互接続する第2の切り替え段であって、第2の複数のスイッチングファブリックを含む前記第2の切り替え段と、
前記第2の複数のスイッチングファブリック全体にわたって前記入射光信号の負荷を分散するように前記第1の複数のスイッチングファブリックを操作するように構成された制御プレーンと、
を含む、光ネットワークノード。
【請求項１０】
複数のドロップポートと、
前記第2の切り替え段を前記複数のドロップポートと相互接続する第3の切り替え段と、
をさらに含む、請求項9に記載の光ネットワークノード。
【請求項１１】
第2のスイッチングファブリックのセットは、前記複数の出力トランジットポートに結合された第1の出力インターフェースのセットと、前記第3の切り替え段を介して前記ドロップポートに相互接続された第2の出力インターフェースのセットとを含む、請求項10に記載の光ネットワークノード。
【請求項１２】
前記制御プレーンは、
前記光ネットワークノードにおいてドロップされるべき光信号のサブセットを特定すること、および
前記第2の出力インターフェースのセット全体にわたって前記光信号と関連付けられる切り替え負荷を少なくとも部分的に分配するように前記第2のスイッチングファブリックのセット全体にわたって前記光信号のサブセットを選択的に分配すること
によって前記第2の複数のスイッチングファブリック全体にわたって前記入射光信号の負荷を分散するように前記第1の複数のスイッチングファブリックを操作するように構成されている、請求項10または11に記載の光ネットワークノード。
【請求項１３】
前記制御プレーンは、
前記複数の入力トランジットポートのうちの1つを介して前記第1の切り替え段において第1の光信号を受け取ること、
前記第1の光信号は前記光ネットワークノードにおいてドロップされるべきであると判定すること、
前記複数のドロップポートのうちの1つで送るために前記第1の光信号を前記第1の切り替え段から前記第3の切り替え段に切り替えることができる前記第2のスイッチングファブリックのセットにおける少なくとも1つの第1のスイッチングファブリックおよび少なくとも1つの第2のスイッチングファブリックを特定すること、ならびに
前記第2のスイッチングファブリックが前記第1のスイッチングファブリックより高い負荷を有するときに前記第1のスイッチングファブリックへ前記第1の光信号を送ること
によって前記第2の複数のスイッチングファブリック全体にわたって光信号の負荷を分散するように前記第1の複数のスイッチングファブリックを操作するように構成されている、請求項10から12のうちのいずれか一項に記載の光ネットワークノード。
【請求項１４】
前記第1の複数のスイッチングファブリックはエンハンスト拡張Banyanフォトニック・スイッチング・ファブリックを含む、請求項10から13のうちのいずれか一項に記載の光ネットワークノード。
【請求項１５】
前記第2の複数のスイッチングファブリックはハイブリッド型拡張Benesフォトニック・スイッチング・ファブリックを含む、請求項10から14のうちのいずれか一項に記載の光ネットワークノード。
【請求項１６】
前記第1の複数のスイッチングファブリックはエンハンスト拡張Banyan（EDB）スイッチングファブリックを含む、請求項10から15のうちのいずれか一項に記載の光ネットワークノード。
【請求項１７】
前記第3の切り替え段はハイブリッド型拡張Benesフォトニック・スイッチング・ファブリックを含む、請求項10から16のうちのいずれか一項に記載の光ネットワークノード。
【請求項１８】
新しい光信号を受け取るように構成された複数のアドポートと、
前記第3の切り替え段を前記複数のドロップポートに相互接続する第4の切り替え段であって、第4の複数のスイッチングファブリックを含む前記第4の切り替え段と、をさらに含み、前記制御プレーンは、第3の複数のスイッチングファブリック全体にわたって新しい光信号の負荷を分散するように前記第4の複数のスイッチングファブリックを操作するようにさらに構成されている、請求項10から17のうちのいずれか一項に記載の光ネットワークノード。
【請求項１９】
前記第1の複数のスイッチングファブリック、前記第2の複数のスイッチングファブリック、および第3の複数のスイッチングファブリックはシリコンまたはりん化インジウム（InP）を含むフォトニック集積回路（PIC）を含む、請求項9から18のうちのいずれか一項に記載の光ネットワークノード。
【請求項２０】
光ネットワークの光ノードにおいて負荷分散を実現するための方法であって、前記方法は、
前記光ノードの入力トランジットポート上で入射光信号を受け取るステップであって、前記光ノードは前記入力トランジットポートに結合された第1段のスイッチングファブリックと、前記第1段のスイッチングファブリックを前記光ノードの出力トランジットポートと相互接続する第2段のスイッチングファブリックと、前記第2段のスイッチングファブリックを前記光ノードのドロップポートと相互接続する第3段のスイッチングファブリックとを含む、前記ステップと、
前記入射光信号の少なくとも一部をドロップ光信号として分類するステップであって、前記ドロップ光信号は前記光ノードで前記光ネットワークからドロップされるように構成されている、前記ステップと、
前記第2段のスイッチングファブリック全体にわたってドロップ信号の負荷を分散するように前記第1段のスイッチングファブリックのスイッチングファブリックを操作するステップと、
を含む、方法。
【請求項２１】
前記第2段のスイッチングファブリック全体にわたってドロップ信号の負荷を分散するように前記第1段のスイッチングファブリックのスイッチングファブリックを操作するステップは、
前記第2段のスイッチングファブリックの第2のスイッチングファブリックより高レベルの輻輳または負荷を有する前記第2段のスイッチングファブリックの第1のスイッチングファブリックを特定するステップと、
前記第1のスイッチングファブリックよりも前記第2のスイッチングファブリックにより多くの前記ドロップ光信号を分配するように前記第1段のスイッチングファブリックのスイッチングファブリックを操作するステップと、
を含む、請求項20に記載の方法。
【請求項２２】
前記光ノードは前記第2段と出力ポートとの間に第4段をさらに含み、前記方法は、
前記光ノードのアドポート上でアド光信号を受け取るステップであって、前記第3段のスイッチングファブリックは前記アドポートと前記第2段のスイッチングファブリックとの間にさらに結合されており、前記アド光信号は前記光ノードで前記光ネットワークへ導入されるように構成されている、前記ステップと、
前記第2段のスイッチングファブリックの第2のスイッチングファブリックより高レベルの輻輳または負荷を有する前記第2段のスイッチングファブリックの第1のスイッチングファブリックを特定するステップと、
前記第1のスイッチングファブリックよりも前記第2のスイッチングファブリックにより多くの前記アド光信号を分配するように前記第3段のスイッチングファブリックのスイッチングファブリックを操作するステップと、
をさらに含む、請求項20または21に記載の方法。
【請求項２３】
前記光ノードは前記第2段と出力ポートとの間に第4段をさらに含み、前記方法は、
前記入射光信号の少なくとも一部をトランジット光信号として分類するステップであって、前記トランジット光信号は前記光ノードを通過するように構成されている、前記ステップと、
前記第2段のスイッチングファブリックの第2のスイッチングファブリックより高レベルの輻輳または負荷を有する前記第2段のスイッチングファブリックの第1のスイッチングファブリックを特定するステップと、
前記第1のスイッチングファブリックよりも前記第2のスイッチングファブリックにより多くの前記トランジット光信号を分配するように前記第1段のスイッチングファブリックのスイッチングファブリックを操作するステップと、
をさらに含む、請求項20から22のうちのいずれか一項に記載の方法。
【請求項２４】
光ネットワークの光ノードにおいて負荷分散を実現するための方法であって、前記方法は、
前記光ノードの入力トランジットポート上で入射光信号を受け取るステップであって、前記光ノードは前記入力トランジットポートに結合された少なくとも1つの第1段のスイッチングファブリックと、第2段のスイッチングファブリックと、前記光ノードの出力トランジットポートに結合された第4段のスイッチングファブリックとを含み、前記第2段のスイッチングファブリックは前記第1段のスイッチングファブリックを前記第4段のスイッチングファブリックに相互接続する、前記ステップと、
前記入射光信号の少なくとも一部をトランジット光信号として分類するステップであって、前記トランジット光信号は前記光ノードを通過するように構成されている、前記ステップと、
前記第2段のスイッチングファブリック全体にわたって前記トランジット光信号の負荷を分散するように前記第1段のスイッチングファブリックのスイッチングファブリックを操作するステップと
を含む、方法。
【請求項２５】
光ネットワークの光ノードにおいて負荷分散を実現するための方法であって、前記方法は、
前記光ノードのアドポート上でアド光信号を受け取るステップであって、前記光ノードは、少なくとも1つの第2段のスイッチングファブリックと、前記第2段のスイッチングファブリックを前記光ノードの前記アドポートと相互接続する第3段のスイッチングファブリックと、前記第2段のスイッチングファブリックを前記光ノードの出力トランジットポートと相互接続する第4段のスイッチングファブリックとを含み、前記アド光信号は前記光ノードで前記光ネットワークへ導入されるように構成されている、前記ステップと、
前記第2段のスイッチングファブリック全体にわたって前記アド光信号の負荷を分散するように前記第3段のスイッチングファブリックのスイッチングファブリックを操作するステップと
を含む、方法。
【請求項２６】
前記光ノードは前記光ノードの入力トランジットポートを前記第2段のスイッチングファブリックに結合する第1段のスイッチングファブリックをさらに含み、前記方法は、
前記光ノードの入力トランジットポート上で入射光信号を受け取るステップと、
前記入射光信号をドロップ光信号のうちのトランジット光信号として分類するステップであって、前記ドロップ光信号は前記光ノードで前記光ネットワークからドロップされるように構成されており、前記トランジット光信号は前記光ノードを通過するように構成されている、前記ステップと、
前記第2段のスイッチングファブリック全体にわたって前記トランジット光信号および前記ドロップ光信号の負荷を分散するように前記第1段のスイッチングファブリックのスイッチングファブリックを操作するステップと
をさらに含む、請求項25に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、これをもって参照により本明細書に組み入れられる、「Scalable Silicon Photonic Switching Architectures for Optical networks」という名称の、2014年5月28日に出願された、米国非仮出願第14／289，304号の利益を主張するものである。
【０００２】
本発明は一般にネットワークにおけるリソース割り振りの管理に関し、個々の実施形態においては、光ネットワークのためのスケーラブルなシリコン・フォトニック・スイッチング・アーキテクチャに関する。
【背景技術】
【０００３】
今日のトランスペアレント(transparent)光ノードは、主に、膨大な数の並列ミニスイッチまたは波長選択スイッチ（WSS）からなる再構成可能な光アド(add)−ドロップマルチプレクサ（ROADM）である。そうした設計は、ネットワークアクセス提供者の増大する需要を満足させることができず、したがって、次世代光ネットワークの大量のトラフィック負荷を扱うには大規模な光ノードが必要である。例えば、今後の光ネットワークノードは、未来の光メトロネットワークおよび光長距離ネットワークの帯域幅需要、方向需要、およびアド／ドロップ需要を満足させるために、おおよそ四百の出射波長にわたって四百の入射波長を切り替えること（400×400）が必要となりうる。
【０００４】
フォトニック集積回路（PIC）技術がそうした大容量を妥当なコストで提供することが現実的に可能になるまでにはしばらく時間を要すると考えられる。さらに、微小電気機械システム（MEMS）は、かさばり、柔軟性を欠き、高価で、（時として）信頼性が低いために、実用的観点から不適切となる場合がある。したがって、近い将来においては、N×Nフォトニック・スイッチング・ファブリックを用いて入力と出力とを相互接続する次世代光ネットワークノードが製造される可能性が高くなる。
【発明の概要】
【課題を解決するための手段】
【０００５】
技術的利点は、光ネットワークのためのスケーラブルなシリコン・フォトニック・スイッチング・アーキテクチャを記述する本開示の実施形態によっておおむね達成される。
【０００６】
一実施形態によれば、ハイブリッド型拡張(dilated)Benesフォトニック・スイッチング・アーキテクチャを特徴とするスイッチングファブリックが提供される。このスイッチングファブリックは、第1の数の入力ポート（N個の入力ポート）と、第1の数の出力ポート（N個の出力ポート）と、N個の入力ポートとN個の出力ポートとの中間に結合された複数のフォトニック素子とを含む。フォトニック素子は、N個の入力ポートとN個の出力ポートとを切り替えるためのフォトニック・スイッチング・アーキテクチャへと配置されており、フォトニック・スイッチング・アーキテクチャは、N個の入力ポートに結合されたN行のワン・バイ・ツー（1×2）フォトニック素子を含む第1の最外切り替え列と、N個の出力ポートに結合されたN行のツー・バイ・ワン（2×1）フォトニック素子を含む第2の最外列と、N行のツー・バイ・ツー（2×2）スイッチング素子を含む少なくとも1列を各々が含む2つの中間切り替え段と、ツー・バイ・ワン（2×1）フォトニック素子に結合されたN×2行のワン・バイ・ツー（1×2）フォトニック素子を含む中央切り替え列とを含む。
【０００７】
別の実施形態によれば、光ネットワークノードが提供される。本例では、本光ネットワークノードは、入射光信号を受け取るように構成された複数の入力トランジットポートと、ネクスト・ホップ・ノードへ出射光信号を送るように構成された複数の出力トランジットポートと、複数の入力トランジットポートに結合された第1の切り替え段と、第1の複数のスイッチングファブリックを複数の出力トランジットポートと相互接続する第2の切り替え段とを含む。第1の切り替え段は第1の複数のスイッチングファブリックを含み、第2の切り替え段は第2の複数のスイッチングファブリックを含む。光ネットワークノードは、第2の複数のスイッチングファブリック全体にわたって入射光信号の負荷を分散するように第1の複数のスイッチングファブリックを操作するように構成された制御プレーンをさらに含む。
【０００８】
さらに別の実施形態によれば、光ネットワークの光ノードにおいて負荷分散を実現するための方法が提供される。本例では、本方法は、光ノードの入力トランジットポート上で入射光信号を受け取るステップを含む。光ノードは、入力トランジットポートに結合された第1段のスイッチングファブリックと、第1段のスイッチングファブリックを光ノードの出力トランジットポートと相互接続する第2段のスイッチングファブリックと、第2段のスイッチングファブリックを光ノードのドロップポートと相互接続する第3段のスイッチングファブリックとを含む。本方法は、入射光信号のうちの少なくとも一部をドロップ光信号として分類するステップと、第2段のスイッチングファブリック全体にわたってドロップ信号の負荷を分散するように第1段のスイッチングファブリックのスイッチングファブリックを操作するステップと、をさらに含む。本方法を行うための装置も提供される。
【０００９】
さらに別の実施形態によれば、光ネットワークの光ノードにおいて負荷分散を実現するための方法が提供される。本例では、本方法は、光ノードの入力トランジットポート上で入射光信号を受け取るステップを含む。光ノードは、入力トランジットポートに結合された少なくとも1つの第1段のスイッチングファブリックと、第2段のスイッチングファブリックと、光ノードの出力トランジットポートに結合された第4段のスイッチングファブリックとを含む。第2段のスイッチングファブリックは第1段のスイッチングファブリックを第4段のスイッチングファブリックに相互接続する。本方法は、入射光信号の少なくとも一部を、光ノードを通過するように構成されたトランジット光信号として分類するステップと、第2段のスイッチングファブリック全体にわたってトランジット光信号の負荷を分散するように第1段のスイッチングファブリックのスイッチングファブリックを操作するステップと、をさらに含む。本方法を行うための装置も提供される。
【００１０】
本開示、および本開示の利点のより十分な理解のために、次に、添付の図面と併せて以下の説明を参照する。
【図面の簡単な説明】
【００１１】
【図１】実施形態の光ネットワークを示す図である。
【図２】実施形態の光ネットワークノードを示すブロック図である。
【図３Ａ】ワン・バイ・ツー・フォトニック素子を示す図である。
【図３Ｂ】ワン・バイ・ツー・フォトニック素子を示す図である。
【図４Ａ】ツー・バイ・ツー・フォトニック素子を示す図である。
【図４Ｂ】ツー・バイ・ツー・フォトニック素子を示す図である。
【図５Ａ】ツー・バイ・ツー・エンハンスト拡張(Dilated)Banyan（EDB）スイッチング・ファブリックを示す図である。
【図５Ｂ】ツー・バイ・ツー・エンハンスト拡張Banyan（EDB）スイッチング・ファブリックを示す図である。
【図６Ａ】ツー・バイ・ツーBenesスイッチング・ファブリックを示す図である。
【図６Ｂ】ツー・バイ・ツーBenesスイッチング・ファブリックを示す図である。
【図７】フォー・バイ・フォー・エンハンスト拡張Banyan（EDB）スイッチング・ファブリックを示す図である。
【図８】従来のフォー・バイ・フォー拡張(dilated)Benesスイッチング・ファブリックを示す図である。
【図９】実施形態のフォー・バイ・フォー・ハイブリッド型EDBスイッチング・ファブリックを示す図である。
【図１０】実施形態のエイト・バイ・エイト・ハイブリッド型EDBスイッチング・ファブリックを示す図である。
【図１１Ａ】実施形態のサーティツー・バイ・サーティツー・ハイブリッド型EDBスイッチング・ファブリックを示す図である。
【図１１Ｂ】実施形態のサーティツー・バイ・サーティツー・ハイブリッド型EDBスイッチング・ファブリックを示す図である。
【図１１Ｃ】実施形態のサーティツー・バイ・サーティツー・ハイブリッド型EDBスイッチング・ファブリックを示す図である。
【図１１Ｄ】実施形態のサーティツー・バイ・サーティツー・ハイブリッド型EDBスイッチング・ファブリックを示す図である。
【図１１Ｅ】実施形態のサーティツー・バイ・サーティツー・ハイブリッド型EDBスイッチング・ファブリックを示す図である。
【図１１Ｆ】実施形態のサーティツー・バイ・サーティツー・ハイブリッド型EDBスイッチング・ファブリックを示す図である。
【図１２】異なるエイト・バイ・エイト・スイッチング・ファブリック・アーキテクチャの光信号対雑音比（OSNR）の比較を示すグラフである。
【図１３】異なるエイト・バイ・エイト・スイッチング・ファブリック・アーキテクチャのセルカウントの比較を示すグラフである。
【図１４】異なるN×Nスイッチング・ファブリック・アーキテクチャの信号対雑音（SNR）比の比較を示すグラフである。
【図１５】異なるN×Nスイッチング・ファブリック・アーキテクチャの減衰率の比較を示すグラフである。
【図１６Ａ】実施形態のジャンプスーツ・スイッチ・アーキテクチャを示す図である。
【図１６Ｂ】実施形態のジャンプスーツ・スイッチ・アーキテクチャを示す図である。
【図１６Ｃ】実施形態のジャンプスーツ・スイッチ・アーキテクチャを示す図である。
【図１６Ｄ】実施形態のジャンプスーツ・スイッチ・アーキテクチャを示す図である。
【図１６Ｅ】実施形態のジャンプスーツ・スイッチ・アーキテクチャを示す図である。
【図１６Ｆ】実施形態のジャンプスーツ・スイッチ・アーキテクチャを示す図である。
【図１６Ｇ】実施形態のジャンプスーツ・スイッチ・アーキテクチャを示す図である。
【図１７】ジャンプスーツ・スイッチ・アーキテクチャで構成された光ノードを動作させるための方法実施形態を示す流れ図である。
【図１８】ジャンプスーツ・スイッチ・アーキテクチャのためのレイアウト実施形態を示す図である。
【図１９】ジャンプスーツ・スイッチ・アーキテクチャの段1および段2ためのレイアウト実施形態を示す図である。
【図２０】ジャンプスーツ・スイッチ・アーキテクチャのためのシステム・イン・パッケージ（SiP）チップにおけるシステム実施形態を示す図である。
【図２１】コンピューティングプラットフォーム実施形態を示す図である。
【発明を実施するための形態】
【００１２】
異なる図における対応する符号および記号は特に指示しない限りおおむね対応する部分を指すものである。各図は各実施形態の関連する局面を明確に例示するように描かれており、必ずしも縮尺どおりに描かれているとは限らない。
【００１３】
本開示の実施形態の構造および使用法について以下で詳細に論じる。しかし、本明細書で開示する概念は多種多様な具体的コンテキストにおいて具現化することができること、および本明細書で論じる具体的実施形態は単に例示のためのものであり、特許請求の範囲を限定するために用いられるものではないことを理解すべきである。さらに、添付の特許請求の範囲によって定義される本開示の趣旨および範囲を逸脱することなく本発明において様々な変更、置換および修正が行われうることを理解すべきである。
【００１４】
次世代N×Nフォトニック・スイッチング・ファブリックは、入力ポートが出力ポートに切り替えられると共に、切り替え位置におけるアド／ドロップ要件に対応することも可能にするアーキテクチャで配置された何千もの受動シリコンフォトニック素子を含むことになる。AON上の減衰は、各層が光信号のスイッチングパスに別の段の寄生挿入損失を加えるため、フォトニック素子層の数に直接関連している。さらに、個々のフォトニック素子は、信号の少なくとも一部分が横切って非選択出力へ漏れるような非理想性能を呈する。この信号漏れはスイッチファブリック全体で蓄積し、最終的には、N×Nフォトニック・スイッチ・ファブリック内の様々な出力ポート間のクロストーク雑音をもたらすことになる。
【００１５】
異なるフォトニック・スイッチング・アーキテクチャは異なる数のスイッチングセルを必要とし、異なるクロストーク性能および減衰損失を呈する。例えば、Benesスイッチングファブリックは低セルカウントと低減衰損失の両方を提供するが、特に信号が同じ波長を有するときに信号対雑音比（SNR）に影響を及ぼす、相対的に高レベルの1次クロストークをこうむる。これとは逆に、エンハンスト拡張Banyan（EDB）アーキテクチャは優れたクロストーク性能を提供するが、比較的高いセルカウントおよび相対的に中程度の減衰損失を必要とする。EDBが相対的に多数のセルを有する場合には、クロストーク性能をさらに改善するために未使用のセルを用いることが可能である。そうした抑制アルゴリズムの例が、参照によりあたかもその全体が転載されたかのように本明細書に組み入れられる、2013年9月4日に出願された、「Method for cross−talk and Power Optimization in Silicon Photonic Based Switch Matrices」という名称の米国非仮出願第14／018，273号に記載されている。N×N拡張Benesスイッチングファブリックは、N個の第1層1×2セルおよびN個の最終層2×1セルに接続された2つの積層型N×N Benesアーキテクチャによって構築することができる。拡張BenesはEDBより少ないセルカウントで適度なクロストーク性能を提供する。Benesも拡張Benesも、インテリジェントな抑制アルゴリズムを実施しなければ適切なクロストーク抑制を提供するのに苦労する場合もある。したがって、セルカウントをあまり増大させずに拡張Benesアーキテクチャより優れたクロストーク性能を提供することのできるフォトニック・スイッチング・アーキテクチャが求められている。
【００１６】
本開示の各態様は、ツー・バイ・ワン（2×1）フォトニック素子およびツー・バイ・ツー（2×2）フォトニック素子の配置を含むハイブリッド型拡張Benesフォトニック・スイッチング・アーキテクチャを提供する。本開示によって提供されるハイブリッド型拡張Benesフォトニック・スイッチング・アーキテクチャを利用する実施形態のスイッチングファブリックは、エンハンスト拡張Banyanスイッチングファブリックより少数のセルを用いながら、従来の拡張Benesファブリックより優れたクロストーク性能を得ることになる。本開示の各態様は、第2段全体にわたる負荷分散を実現するように第1段の接続性を操作する次世代ネットワークのための光ネットワーク・ノード・アーキテクチャをさらに提供する。上記その他の態様について以下でさらに詳細に説明する。
【００１７】
図1に、複数の光ネットワークノード120〜150と、ローカルネットワーク101とに接続された光ネットワークノード110を含む実施形態の光ネットワーク100を示す。図示のように、光ネットワークノード110は光ネットワークノード120〜140の各々へ／光ネットワークノード120〜140の各々からトランジット光信号を送り、受け取る。さらに、光ネットワークノード110はローカルネットワーク101へドロップ光信号を送り、ローカルネットワーク101から新しい光信号を受け取る。ドロップ光信号とは、信号によって搬送されるデータがローカルネットワーク101内の（またはローカルネットワーク101に接続された）位置に向けられるときに発生しうるような、光ネットワーク100を出る光信号を指しうる。新しい光信号とは、信号によって搬送されるデータがローカルネットワーク101内に位置する（または接続された）ソースから発せられるときに発生しうるような、光ネットワーク100に入る光信号を指しうる。加えて、光信号は、データがある光波長から別の光波長へ移行されるときにドロップ／アドされうる。
【００１８】
図2に、N×Nポートを有する実施形態の光ネットワークノード200のブロック図を示す。ポートの数は、光ネットワークノード200が光トランジット信号をやりとりするノード／方向の数によって、各相互接続上の帯域幅（例えば波長の数）によって、かつアド／ドロップ信号の数によって影響されうる。次世代光ネットワークノードは、未来のメトロ光ネットワークおよびコア光ネットワークの帯域幅需要、方向需要、およびアド／ドロップ需要を満足させるために、おおよそ四百の出射波長にわたって四百の入射波長を切り替えること（400×400）が必要となる可能性が高い。
【００１９】
光ネットワークノードは、一般に、光信号切り替えを実現するために相互接続されたフォトニック素子のスイッチングファブリックを含む。フォトニック素子は、ワン・バイ・ツー（1×2）構成およびツー・バイ・ツー（2×2）構成を含む様々なポート構成を含むことができる。図3Aにはバー構成301のワン・バイ・ツー・フォトニック素子310が示されており、入力ポート（入力1）は第1の出力ポート（出力1）に接続されている。図3Bにはクロス構成302のワン・バイ・ツー・フォトニック素子310が示されており、入力ポート（入力1）は第2の出力ポート（出力2）に接続されている。図4A〜図4Bに、ツー・バイ・ツー・フォトニック素子410のための実施形態の切り替え構成401、402を示す。図4Aにはバー構成401のツー・バイ・ツー・フォトニック素子410が示されており、第1の入力ポート（入力1）が第1の出力ポート（出力1）に接続されており、第2の入力ポート（入力2）が第2の出力ポート（出力2）に接続されている。図4Bにはクロス構成402のツー・バイ・ツー・フォトニック素子410が示されており、第1の入力ポート（入力1）は第2の出力ポート（出力2）に接続されており、第2の入力ポート（入力2）は第1の出力ポート（出力1）に接続されている。
【００２０】
フォトニック素子のグループはフォトニック・スイッチング・ファブリックを形成するように配置することができる。ワン・バイ・ツー・フォトニック素子で構成されたスイッチングファブリックは、ツー・バイ・ツー・フォトニック素子で構成されたスイッチングファブリックより低いクロストークを提供することができる。
【００２１】
図5Aに、第1の入力ポート（I1）と、第2の入力ポート（I2）と、第1の出力ポート（O1）と、第2の出力ポート（O2）と、複数のフォトニック素子511〜542とを含むフォトニック・スイッチング・ファブリック500を示す。フォトニック素子は第1段のフォトニック素子511、512、および第2段のフォトニック素子541、542として配置されている。図示のように、フォトニック・スイッチング・ファブリック500の切り替え構成は接続マップ590によって定義されており、接続マップ590は、I1はO1に接続され、I2はO2に接続されると指定している。この切り替え構成を実現するために、I1とO1との間のアクティブな接続501を形成するようにフォトニック素子511およびフォトニック素子541がアクティブ化され、I2とO2との間のアクティブな接続502を形成するようにフォトニック素子512およびフォトニック素子542がアクティブ化される。
【００２２】
図5Bに、信号551、信号552がアクティブな接続501および502上で入力ポートから出力ポートへどのように伝搬されるかを示す。特に、第1段のフォトニック素子511、512は、信号551、552の一部分（L11、L12）がフォトニック素子の各出力を横切って漏れることを許容する吸光率を有し、それによって1次クロストーク信号561、562を生み出す。図示のように、1次クロストーク信号561、562は第2段のフォトニック素子541、542まで伝搬する。第2段のフォトニック素子541、542も、1次クロストーク信号561、562の一部分（L41、L42）が各入力を横切って漏れることを許容する吸光率を有し、それによって2次クロストーク信号571、572を形成する。したがって、O1の出力信号は信号551および2次クロストーク信号572を含み、O2の出力は信号552および2次クロストーク信号571を含む。
【００２３】
ツー・バイ・ツー・フォトニック素子で構成されたスイッチングファブリックはワン・バイ・ツー・フォトニック素子で構成されたスイッチングファブリックよりも用いる素子が少なくてよいが、提供しうるクロストーク抑制はより劣る。
【００２４】
図6Aに、アクティブな接続601および602、ならびに非アクティブな接続603および604を形成するようにバー構成のツー・バイ・ツー・フォトニック素子610を含むスイッチングファブリック600を示す。図6Bに、図6Aに示すアクティブな接続601および602上で入力ポート（I1、I2）から出力ポート（O1、O2）へ信号651、652がどのように伝達されるかを示す。特に、ツー・バイ・ツー・フォトニック素子610は、信号651、652の一部分（L12、L21）がフォトニック素子の各出力を横切って漏れることを許容する吸光率を有し、それによって1次クロストーク信号661、662を生み出す。1次クロストーク信号661、662は非アクティブな接続603、604上を出力ポート（O1、O2）まで伝搬し、1次クロストーク信号661、662は（それぞれ）信号652、651にアドされる。したがって、O1の出力信号は信号651および1次クロストーク信号662を含み、O2の出力は信号652および1次クロストーク信号661を含む。
【００２５】
図7に、4段710、720、730のワン・バイ・ツー・フォトニック素子で構成された従来のフォー・バイ・フォー・エンハンスト拡張Banyan（EDB）スイッチング・ファブリック700を示す。2×2 Benesネットワークアーキテクチャは、逆多重化を用いてN×N Benesネットワークを再帰的に構築するのに用いることができる。例えば、N×N Benesネットワークは2つのN／2×N／2 Benesサブネットワークからなっていてよく、これらのサブネットワークは2つのN／4×N／4 Benesサブネットワークからなっていてよい。これは、サイズ2×2のスイッチが2つのサブネットワークの入力に接続され、サイズ2×2のN／2個のスイッチが2つのサブネットワークの出力に接続されるまで続けることができる。
【００２６】
図8に、共に2つの別々のフォー・バイ・フォーBenesスイッチング・ファブリックを形成する、2段810、850のワン・バイ・ツー・フォトニック素子および3段820、830、840のツー・バイ・ツー・フォトニック素子で構成された従来のフォー・バイ・フォー拡張Benesスイッチング・ファブリック800を示す。特に、従来のフォー・バイ・フォー拡張スイッチング・ファブリック800は、従来のフォー・バイ・フォーEDBスイッチング・ファブリック700より少ないスイッチング素子を含み、他方、従来のフォー・バイ・フォーEDBスイッチング・ファブリック700は改善されたクロストーク性能を提供する。
【００２７】
図9に、実施形態のフォー・バイ・フォー・ハイブリッド型拡張Benesスイッチング・ファブリック900を示す。図示のように、フォー・バイ・フォー・ハイブリッド型拡張Benesスイッチング・ファブリック900は、ワン・バイ・ツー・フォトニック素子の最外列910と、ツー・バイ・ツー・フォトニック素子の2つの中間切り替え段930、970と、ツー・バイ・ワン・フォトニック素子に結合されたワン・バイ・ツー・フォトニック素子の中央切り替え列950と、ツー・バイ・ワン・スイッチング素子の最外列990とを含む。有利には、実施形態のフォー・バイ・フォー・ハイブリッド型拡張Benesスイッチング・ファブリック900は、従来のフォー・バイ・フォー拡張Benesスイッチング・ファブリック800より優れたクロストーク性能を、従来のフォー・バイ・フォーEDBファブリック700より少ないセルを用いて提供する。
【００２８】
本開示によって提供されるハイブリッド型拡張Benesスイッチングアーキテクチャは、Benesアーキテクチャおよび拡張Benesアーキテクチャに優る改善されたクロストーク性能を提供しつつ、従来のEDBアーキテクチャに優る改善されたスケーラビリティを提供する。図10に、実施形態のエイト・バイ・エイト・ハイブリッド型拡張Benesスイッチング・ファブリック1000を示す。図示のように、エイト・バイ・エイト・ハイブリッド型拡張Benesスイッチング・ファブリック1000は、ワン・バイ・ツー・フォトニック素子の最外列1010と、ツー・バイ・ツー・フォトニック素子の中間切り替え段1030、1070と、ツー・バイ・ワン・フォトニック素子に結合されたワン・バイ・ツー・フォトニック素子の中央切り替え列1050と、ツー・バイ・ワン・スイッチング素子の最外列1090とを含む。特に、中間切り替え段1030、1070の各々は、2列のツー・バイ・ツー・スイッチング素子1031〜1032、1071〜1072を含む。
【００２９】
本開示によって提供されるハイブリッド型拡張Benesスイッチングアーキテクチャは非常に大型のファブリックをサポートすることができる。図11A〜図11Fに、実施形態のサーティツー・バイ・サーティツー・ハイブリッド型拡張Benesスイッチング・ファブリック1100を示す。図示のように、サーティツー・バイ・サーティツー・ハイブリッド型拡張Benesスイッチング・ファブリック1100は、ワン・バイ・ツー・フォトニック素子の最外列1110と、ツー・バイ・ツー・フォトニック素子の中間切り替え段1130、1170と、ツー・バイ・ワン・フォトニック素子に結合されたワン・バイ・ツー・フォトニック素子の中央切り替え列1150と、ツー・バイ・ワン・スイッチング素子の最外列1190とを含む。特に、中間切り替え段1130、1170の各々は、4列1131〜1134、1171〜1172のツー・バイ・ツー・スイッチング素子を含む。
【００３０】
本開示によって提供される実施形態のハイブリッド・スイッチング・アーキテクチャは従来のBenesアーキテクチャおよび拡張Benesアーキテクチャに優る有利なSNR性能およびエンハンスト拡張Banyanアーキテクチャに優る有利なスイッチング・セル・カウントを提供する。図12に、dB単位のクロストークまたは吸光率（ER）の関数としての異なるエイト・バイ・エイト・スイッチング・ファブリック・アーキテクチャの光信号対雑音比ペナルティを比較したグラフ1200を示す。吸光率ERはクロストークの絶対値と等しいことがわかる。図示のように、本開示によって提供されるハイブリッド型拡張Benesアーキテクチャは、同等のBenesアーキテクチャよりはるかに優れたクロストーク抑制を提供し、個々のスイッチング素子のクロストーク性能に関してより大きなスケーラビリティおよびより大きな許容範囲を可能にする。本開示によって提供されるハイブリッド型拡張Benesアーキテクチャは、より安価なスイッチング素子を用いながら低いOSNRペナルティを維持することができる。例えば、0．5dBの許容できるOSNRペナルティについて、本開示で論じるハイブリッド型拡張Benesは、15dBの吸光率を有するスイッチングセルを用いて設計することができるが、同じOSNRペナルティについて、Benes設計のスイッチングセルは少なくとも28dBの吸光率を有するはずである。
【００３１】
図13に、異なるN×Nスイッチング・ファブリック・アーキテクチャのセルカウントを比較したグラフ1300を示す。図示のように、本開示によって提供されるハイブリッド型拡張Benesアーキテクチャは、同等のEDBアーキテクチャより低いセルカウントを提供し、より大きなスケーラビリティを可能にする。図14に、異なるN×Nスイッチング・ファブリック・アーキテクチャの信号対雑音（SNR）比を比較したグラフ1400を示す。図示のように、本開示によって提供されるハイブリッド型拡張Benesアーキテクチャは、スイッチング素子の吸光率が20デシベル（dB）に固定されており、そのSNR性能がEDBアーキテクチャのSNR性能に近いときに、同等のBenesアーキテクチャより優れたSNR性能を提供する。図15に、異なるN×Nスイッチング・ファブリック・アーキテクチャの減衰率を比較したグラフ1500を示す。図示のように、本開示によって提供されるハイブリッド型拡張Benesアーキテクチャは減衰損失の点でさほどペナルティを課されない。これは減衰損失が段数に比例するからである。
【００３２】
本開示の各態様は次世代光ノードのための実施形態のジャンプスーツ・スイッチ・アーキテクチャを提供する。実施形態のジャンプスーツ・スイッチ・アーキテクチャは、内部接続性の低い3段を含むことができる。実施形態のジャンプスーツ・スイッチ・アーキテクチャは、従来の光ノード設計と比べて、接続ブロッキングを低減させ、含む交差数をより少なくすることができる。実施形態のジャンプスーツ・スイッチ・アーキテクチャは、相対的に均衡のとれた通過接続性およびアド／ドロップ損失を有しうる。
【００３３】
図16Aに、実施形態のジャンプスーツ・スイッチ・アーキテクチャ1600の図を示す。図示のように、実施形態のジャンプスーツ・スイッチ・アーキテクチャ1600は、入射光信号のための第1段1601と、出射光信号のための第2段1602と、光信号をアド／ドロップするための第3段1603とを含む。いくつかの実施形態において、第1段1601は、ドロップ信号（例えば、最終的には第3段1603へ集められる信号）を第2段1602の輻輳度の低いスイッチングファブリックにわたって分配することによって、第2段1602のための負荷分散を行うことができる。図16Bに第1段1601を示す。図示のように、第1段1601は第2段のスイッチングファブリックのグループごとにスイッチングファブリック1610〜1619を含む。各スイッチファブリック1610〜1619は、その入力ポート上で、4つの異なる方向、例えば、北（N）、南（S）、東（E）、および西（W）から異なる波長（例えばλ1、λ2、…λ80）を受け取り、受け取った信号をそのそれぞれの出力ポート上で分配する。スイッチファブリック1610〜1619のうちの所与の1つの各出力ポートは、異なる出射通過方向と関連付けられている第2段のスイッチングファブリックに接続されている。トランジット信号（例えば、ドロップ／変換されずにノードを通過する信号）は第1段1601においてそれらの出射方向に基づいて切り替えられる。例えば、北へ位置決めされたネクストホップ光ノードに向けられているスイッチファブリック1610の入力ポート1691上で受け取られるインバウンド信号（例えばλ1）はポート1696を介して第2段1602へ送られることになる。ドロップ信号（例えば、第3段1603でドロップ／変換される信号）は、第1段1601において第2段1602のための負荷分散を提供するように切り替えられる。例えば、ドロップ／変換されることになっているスイッチファブリック1610の入力ポート1691で受け取られたインバウンド信号（例えばλ1）は、第2段1602の対応するスイッチングファブリック上の輻輳のレベルに応じて、ポート1696〜1699のいずれかを介して第2段1602へ送られうる。例えば、インバウンド信号（例えばλ1）は、ポートと関連付けられた第2段スイッチングファブリックがポート1696〜1698と関連付けられた第2段スイッチングファブリックより低い輻輳度を有するときに、ポート1699上で送られうる。図16Cに、第1段1601のスイッチングファブリックのグループと第2段1602のスイッチングファブリックのグループとの間の相互接続を示す。図16Dに、ハイブリッド型拡張Benesアーキテクチャを含みうる第2段1602を示す。図示のように、第2段1602のスイッチングファブリックは第1段1601からのインバウンド信号および第3段1603からのアド信号（例えば新しい信号）を受け取る。インバウンド信号は信号宛先に基づいてトランジットポートおよびドロップポート上で切り替えられる。アド信号は信号宛先に基づいてトランジットポート上で切り替えられる。図16Eに、ハイブリッド型拡張Benesアーキテクチャを含みうる第3段1603を示す。図16Fに、第2段1602のスイッチングファブリックと第3段1603のスイッチングファブリックとの間の相互接続を示す。いくつかの実施形態においては、前の段（例えば、第1段1601や例示段と第1段1601との間の中間段）全体にわたる負荷分散を実現するために、第1段1601の前に1つまたは複数の追加段を追加することができる。図16A〜図16Fに示すジャンプスーツ・スイッチ・アーキテクチャは、多くの可能な光ノード構成の一例にすぎない。本開示によって提供される実施形態のジャンプスーツ・スイッチ・アーキテクチャは、任意の光ノード構成、例えば、異なる数の入力方向、異なる数の出力方向、異なる数の光信号、異なる段数、異なるアド／ドロップ対トランジットポートの比などに適応させることができる。
【００３４】
いくつかの実施形態においては、改善された負荷分散を実現するためにジャンプスーツ・スイッチ・アーキテクチャに第4段の光スイッチングファブリックを導入することができる。図16Gに、第4段1604を含む実施形態のジャンプスーツ・スイッチ・アーキテクチャ1600を示す。特に、第4段1604は、第1段1601がトランジット信号の負荷を分散することを可能にすると共に、第3段1603がアド信号の負荷を分散することも可能にすることによって、第2段1602の高度な負荷分散を可能にすることができる。いくつかの実施形態においては、第2段1602は第4段1604の負荷を分散するのに用いることができる。一実施形態において、第4段1604は第1段1601と同様に構成することができる。他の構成も可能である。他の変形においては、アド(added)光信号の負荷分散を可能にするために第2段1602と第3段1603との間に補足段を導入することができる。
【００３５】
図17に、光ノードのスイッチングファブリック全体にわたる負荷分散を実現するようにジャンプスーツ・スイッチ・アーキテクチャで構成された光ノードを動作させるための方法実施形態1700の流れ図を示す。図示のように、方法1700はステップ1710から開始し、そこで入射光信号が光ノードの第1段のスイッチングファブリックの入力ポート上で受け取られる。次に、方法1700はステップ1720に進み、そこで光ノードの第1段のスイッチングファブリックが光ノードの第2段全体にわたってドロップ信号の負荷を分散するように操作される。続いて、方法1700はステップ1730に進み、そこでトランジット信号（例えば通過信号）が光ノードの第1段から光ノードの第2段の適切な出射ファブリックへ伝達される。次に、方法1700はステップ1740に進み、そこでドロップ信号（例えば、ドロップ／変換されることになっている信号）が光ノードの第2段から光ノードの第3段へ伝達される。続いて、方法1700はステップ1750に進み、そこでアド信号が光ノードの第3段から光ノードの第2段へ伝達される。最後に、方法1700はステップ1760に進み、そこでトランジット信号およびアド信号は光ノードの第2段の出力ポート上で伝達される。特に、ステップ1710〜ステップ1760は、信号が光ノードによって絶えず受け取られ、アド／変換され、送られているため、通常は光ノードによって同時に行われる。
【００３６】
上述のように、ハイブリッド型拡張Benesは適度なSNR性能で低セルカウントを実現することができ、次世代光ノードのためにスケーラブルなものとなる。図18に、実施形態のジャンプスーツ・スイッチ・アーキテクチャのためのレイアウト実施形態の図を示す。段1の各グループは段2の1グループに接続する。このグループ化は、例えば、段1と段2の組み合わせグループが40波長を処理することができ、よって、4方向からの全320波長を8つの組み合わせグループで処理することができることを意味する。各組み合わせグループはすべて6つのアド／ドロップファブリックに接続されている。所与のリンク上の数は各グループの接続性による導波路交差数を表す。この数は導波路交差による減衰損失の計算を可能にする。図19に、実施形態のジャンプスーツ・スイッチ・アーキテクチャの段1および段2ためのレイアウト実施形態の図を示す。図20に、実施形態のジャンプスーツ・スイッチ・アーキテクチャのためのシリコン・フォトニック（SiP）・チップ実施形態の図を示す。
【００３７】
図21に、本明細書で開示されるデバイスおよび方法を実装するのに用いることができる処理システムのブロック図を示す。個別のデバイスは、図示の構成要素のすべてを利用してもよく、あるいはこれらの構成要素の一部だけを利用してもよく、統合のレベルはデバイスごとに異なりうる。さらに、デバイスは、複数の処理装置、プロセッサ、メモリ、送信機、受信機などといった、1つの構成要素の複数のインスタンスを含んでいてもよい。処理システムは、スピーカ、マイクロフォン、マウス、タッチスクリーン、キーパッド、キーボード、プリンタ、ディスプレイなどといった1つまたは複数の入力／出力装置を備える処理装置を含むことができる。処理装置は、バスに接続された、中央処理装置（CPU）、メモリ、大容量記憶装置、ビデオアダプタ、および入出力インターフェースを含むことができる。
【００３８】
バスは、本実施形態で論じたスイッチング・ファブリック・アーキテクチャ、またはメモリバスもしくはメモリコントローラ、周辺バス、ビデオバスなどを含む任意のタイプの複数のバスアーキテクチャのうちの1つもしくは複数とすることができる。CPUは、任意のタイプの電子データプロセッサを含むことができる。メモリは、スタティック・ランダム・アクセス・メモリ（SRAM）、ダイナミック・ランダム・アクセス・メモリ（DRAM）、シンクロナスDRAM（SDRAM）、読取り専用メモリ（ROM）、これらの組み合わせなどといった任意のタイプのシステムメモリを含むことができる。一実施形態において、メモリは、起動時に使用するためのROM、ならびにプログラムの実行中に使用するためのプログラムおよびデータの記憶用のDRAMを含むことができる。
【００３９】
大容量記憶装置は、データ、プログラム、および他の情報を記憶し、データ、プログラム、および他の情報を、バスを介してアクセス可能にするように構成された任意のタイプの記憶装置を含むことができる。大容量記憶装置は、例えば、ソリッド・ステート・ドライブ、ハード・ディスク・ドライブ、磁気ディスクドライブ、光ディスクドライブなどのうちの1つまたは複数を含むことができる。
【００４０】
ビデオアダプタおよび入出力インターフェースは、外部入力出力装置を処理装置に結合するためのインターフェースを提供する。図示のように、入力出装置の例には、ビデオアダプタに結合されたディスプレイ、および入出力インターフェースに結合されたマウス／キーボード／プリンタが含まれる。他のデバイスが処理装置に結合されていてもよく、追加のインターフェースカードまたはより少数のインターフェースカードが利用されてもよい。例えば、プリンタのインターフェースを提供するために、ユニバーサル・シリアル・バス（USB）（不図示）といったシリアルインターフェースを使用することもできる。
【００４１】
また、処理装置は1つまたは複数のネットワークインターフェースも含み、ネットワークインターフェースは、ノードまたは異なるネットワークにアクセスするための、イーサネット(登録商標)ケーブルなどといった有線リンクおよび／または無線リンクを含むことができる。ネットワークインターフェースは、処理装置がネットワークを介してリモートユニットと通信することを可能にする。例えば、ネットワークインターフェースは、1つまたは複数の送信機／送信アンテナおよび1つまたは複数の受信機／受信アンテナを介した無線通信を提供することができる。一実施形態において、処理装置は、他の処理装置、インターネット、リモート記憶設備などといったリモートデバイスとのデータ処理および通信のために、ローカル・エリア・ネットワークまたは広域ネットワークに結合されている。
【００４２】
以上で詳細な説明を行ったが、添付の特許請求の範囲によって定義される本開示の趣旨および範囲を逸脱することなく様々な変更、置換および修正を行いうることを理解すべきである。さらに、本開示の範囲は、本明細書で説明した特定の実施形態だけに限定することを意図されておらず、当業者は、本開示を読めば、現存する、または今後開発されることになるプロセス、機械、製品、組成物、手段、方法、またはステップが、本明細書に記載されている対応する実施形態と、実質的に同じ機能を果たし、または実質的に同じ結果を達成しうることを容易に理解するであろう。したがって、添付の特許請求の範囲は、そうしたプロセス、機械、製品、組成物、手段、方法、またはステップをその範囲内に含むものである。
【符号の説明】
【００４３】
100  光ネットワーク
101  ローカルネットワーク
110,120,130,140,150,200  光ネットワークノード
301  バー構成
302  クロス構成
310  ワン・バイ・ツー・フォトニック素子
401  バー構成
402  クロス構成
410  ツー・バイ・ツー・フォトニック素子
500  フォトニック・スイッチング・ファブリック
501,502  アクティブな接続
511,512  第1段のフォトニック素子
541,542  第2段のフォトニック素子
551,552  信号
561,562  1次クロストーク信号
571,572  2次クロストーク信号
590  接続マップ
600  スイッチングファブリック
601,602  アクティブな接続
603,604  非アクティブな接続
610  ツー・バイ・ツー・フォトニック素子
651,652  信号
661,662  1次クロストーク信号
700  従来のフォー・バイ・フォー・エンハンスト拡張Banyan（EDB）スイッチング・ファブリック
710,720,730,740  ワン・バイ・ツー・フォトニック素子の段
800,810,820,830,840,850  ワン・バイ・ツー・フォトニック素子の段
900  実施形態のフォー・バイ・フォー・ハイブリッド型拡張Benesスイッチング・ファブリック
910  ワン・バイ・ツー・フォトニック素子の最外列
930  ツー・バイ・ツー・フォトニック素子の中間切り替え段
950  ワン・バイ・ツー・フォトニック素子の中央切り替え列
970  ツー・バイ・ツー・フォトニック素子の中間切り替え段
990  ツー・バイ・ワン・スイッチング素子の最外列
1000  実施形態のエイト・バイ・エイト・ハイブリッド型拡張Benesスイッチング・ファブリック
1010  ワン・バイ・ツー・フォトニック素子の最外列
1030  ツー・バイ・ツー・フォトニック素子の中間切り替え段
1031,1032  ツー・バイ・ツー・スイッチング素子の列
1050  ワン・バイ・ツー・フォトニック素子の中央切り替え列
1070  ツー・バイ・ツー・フォトニック素子の中間切り替え段
1071,1072  ツー・バイ・ツー・スイッチング素子の列
1090  ツー・バイ・ワン・スイッチング素子の最外列
1100  実施形態のサーティツー・バイ・サーティツー・ハイブリッド型拡張Benesスイッチング・ファブリック
1110  ワン・バイ・ツー・フォトニック素子の最外列
1130  ツー・バイ・ツー・フォトニック素子の中間切り替え段
1131,1132,1133,1134  ツー・バイ・ツー・スイッチング素子の列
1150  ワン・バイ・ツー・フォトニック素子の中央切り替え列
1170  ツー・バイ・ツー・フォトニック素子の中間切り替え段
1171,1172,1173,1174  ツー・バイ・ツー・スイッチング素子の列
1190  ツー・バイ・ワン・スイッチング素子の最外列
1200,1300,1400,1500  グラフ
1600  実施形態のジャンプスーツ・スイッチ・アーキテクチャ
1601  第1段
1602  第2段
1603  第3段
1604  第4段
1610  スイッチングファブリック、スイッチファブリック
1619  スイッチングファブリック
1691  入力ポート
1696,1697,1698,1699  ポート
【図１】
0006380960.tif 000002
【図２】
0006380960.tif 000003
【図３Ａ】
0006380960.tif 000004
【図３Ｂ】
0006380960.tif 000005
【図４Ａ】
0006380960.tif 000006
【図４Ｂ】
0006380960.tif 000007
【図５Ａ】
0006380960.tif 000008
【図５Ｂ】
0006380960.tif 000009
【図６Ａ】
0006380960.tif 000010
【図６Ｂ】
0006380960.tif 000011
【図７】
0006380960.tif 000012
【図８】
0006380960.tif 000013
【図９】
0006380960.tif 000014
【図１０】
0006380960.tif 000015
【図１１Ａ】
0006380960.tif 000016
【図１１Ｂ】
0006380960.tif 000017
【図１１Ｃ】
0006380960.tif 000018
【図１１Ｄ】
0006380960.tif 000019
【図１１Ｅ】
0006380960.tif 000020
【図１１Ｆ】
0006380960.tif 000021
【図１２】
0006380960.tif 000022
【図１３】
0006380960.tif 000023
【図１４】
0006380960.tif 000024
【図１５】
0006380960.tif 000025
【図１６Ａ】
0006380960.tif 000026
【図１６Ｂ】
0006380960.tif 000027
【図１６Ｃ】
0006380960.tif 000028
【図１６Ｄ】
0006380960.tif 000029
【図１６Ｅ】
0006380960.tif 000030
【図１６Ｆ】
0006380960.tif 000031
【図１６Ｇ】
0006380960.tif 000032
【図１７】
0006380960.tif 000033
【図１８】
0006380960.tif 000034
【図１９】
0006380960.tif 000035
【図２０】
0006380960.tif 000036
【図２１】
0006380960.tif 000037