(57)【特許請求の範囲】
【請求項１】
第１の光電変換素子と、第２の光電変換素子と、前記第１の光電変換素子と前記第２の光電変換素子に対して共通に設けられた１個のマイクロレンズと、フローティングディフュージョン領域を含む読み出し回路とを有する画素と、
補正手段とを有する撮像装置であって、
前記読み出し回路は、
前記第１の光電変換素子において第１の蓄積期間に生成された第１の信号電荷の前記フローティングディフュージョン領域への転送と、
前記第２の光電変換素子において、前記第１の蓄積期間を含むとともに前記第１の蓄積期間の後に終了する第２の蓄積期間に生成された第２の信号電荷の前記フローティングディフュージョン領域への転送と、
前記第１の信号電荷に基づく信号である第１の焦点検出用信号と、前記第２の信号電荷に基づく信号である第２の焦点検出用信号との出力とを行い、
前記補正手段は、前記第１の蓄積期間と前記第２の蓄積期間の長さの違いによる前記第１の焦点検出用信号と前記第２の焦点検出用信号との信号レベルの差を低減するように、前記第１の焦点検出用信号と前記第２の焦点検出用信号の少なくとも一方を補正する
ことを特徴とする撮像装置。
【請求項２】
前記補正手段は、前記第１の蓄積期間と、前記第２の蓄積期間との長さの比に応じて、前記第１の焦点検出用信号又は前記第２の焦点検出用信号の出力値をゲイン補正する
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記画素から読み出した信号を増幅する増幅器を更に有し、
前記補正手段は、前記増幅器のゲインを切り換えることにより、前記第１の焦点検出用信号又は前記第２の焦点検出用信号の出力値をゲイン補正する
ことを特徴とする請求項１又は２記載の撮像装置。
【請求項４】
前記画素から読み出したアナログ信号をデジタル信号に変換するＡＤ変換器を更に有し、
前記補正手段は、前記第１の焦点検出用信号及び前記第２の焦点検出用信号をＡＤ変換する際に変換ゲインを切り換えることにより、前記第１の焦点検出用信号又は前記第２の焦点検出用信号の出力値をゲイン補正する
ことを特徴とする請求項１又は２記載の撮像装置。 
【請求項５】
前記第１の焦点検出用信号又は前記第２の焦点検出用信号を補正する際の補正係数は、シャッタースピードに基づいて定められている
ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記第２の焦点検出用信号は、前記第１の蓄積期間及び前記第１の蓄積期間の終了後から前記第２の蓄積期間の終了までの期間に前記第１の光電変換素子において生成された前記第１の信号電荷と、前記第２の蓄積期間に前記第２の光電変換素子において生成された前記第２の信号電荷とに基づく
ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
【請求項７】
前記第２の焦点検出用信号は、画像形成用信号としても用いられる
ことを特徴とする請求項６記載の撮像装置。
【請求項８】
前記第２の焦点検出用信号は、前記第２の光電変換素子において生成された前記第２の信号電荷に基づく
ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
【請求項９】
第１の光電変換素子及び第２の光電変換素子と、前記第１の光電変換素子及び前記第２の光電変換素子に入射光を集光するマイクロレンズと、フローティングディフュージョン領域とを含む画素を有する撮像装置の駆動方法であって、
前記第１の光電変換素子において第１の蓄積期間に生成された第１の信号電荷を前記フローティングディフュージョン領域に転送するステップと、
前記第２の光電変換素子において、前記第１の蓄積期間を含むとともに前記第１の蓄積期間の後に終了する第２の蓄積期間に生成された第２の信号電荷を前記フローティングディフュージョン領域に転送するステップと、
前記画素が前記第１の信号電荷に基づく信号である第１の焦点検出用信号と、前記第２の信号電荷に基づく信号である第２の焦点検出用信号との出力を行うステップと、
前記第１の蓄積期間と前記第２の蓄積期間の長さの違いによる前記第１の焦点検出用信号と前記第２の焦点検出用信号との信号レベルの差を低減するように、前記第１の焦点検出用信号と前記第２の焦点検出用信号の少なくとも一方を補正するステップと
を有することを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像面で焦点検出を行う撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
各画素にマイクロレンズが形成されたイメージセンサを用いて瞳分割方式の焦点検出を行う撮像装置が知られている。このイメージセンサは、１つの画素が２つの光電変換素子Ａ及び光電変換素子Ｂで構成されており、焦点検出時には複数の画素の光電変換素子Ａ及び光電変換素子Ｂから各々信号が独立して読み出され、これらが焦点検出用信号として用いられる。また、撮像時には光電変換素子Ａから読み出された信号と光電変換素子Ｂから読み出された信号とを加算した信号を画素毎に読み出し、これが画像形成用信号として用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１０６１９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＣＭＯＳイメージセンサのローリング駆動時においては、分割された焦点検出用画素の信号には読み出し時間差が生じる。特に、シャッタースピードが高速（例えば、１／１００００秒など）である電子シャッターの使用時においては、蓄積時間に占める読み出し時間差の割合が無視できないほどに大きくなり、焦点検出用信号の出力レベル差を生じてしまう。そして、この出力レベル差が検出信号の位相差誤差となり、焦点検出精度が低下することがあった。
【０００５】
本発明の目的は、焦点検出用信号の読み出し時間差に起因する位相差誤差を補正して焦点検出精度を向上しうる撮像装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、第１の光電変換素子と、第２の光電変換素子と、前記第１の光電変換素子と前記第２の光電変換素子に対して共通に設けられた１個のマイクロレンズと、フローティングディフュージョン領域を含む読み出し回路とを有する画素と、補正手段とを有する撮像装置であって、前記読み出し回路は、前記第１の光電変換素子において第１の蓄積期間に生成された第１の信号電荷の前記フローティングディフュージョン領域への転送と、前記第２の光電変換素子において、前記第１の蓄積期間を含むとともに前記第１の蓄積期間の後に終了する第２の蓄積期間に生成された第２の信号電荷の前記フローティングディフュージョン領域への転送と、前記第１の信号電荷に基づく信号である第１の焦点検出用信号と、前記第２の信号電荷に基づく信号である第２の焦点検出用信号との出力とを行い、前記補正手段は、前記第１の蓄積期間と前記第２の蓄積期間の長さの違いによる前記第１の焦点検出用信号と前記第２の焦点検出用信号との信号レベルの差を低減するように、前記第１の焦点検出用信号と前記第２の焦点検出用信号の少なくとも一方を補正する撮像装置が提供される。
【０００７】
また、本発明の他の一観点によれば、第１の光電変換素子及び第２の光電変換素子と、前記第１の光電変換素子及び前記第２の光電変換素子に入射光を集光するマイクロレンズと、フローティングディフュージョン領域とを含む画素を有する撮像装置の駆動方法であって、前記第１の光電変換素子において第１の蓄積期間に生成された第１の信号電荷を前記フローティングディフュージョン領域に転送するステップと、前記第２の光電変換素子において、前記第１の蓄積期間を含むとともに前記第１の蓄積期間の後に終了する第２の蓄積期間に生成された第２の信号電荷を前記フローティングディフュージョン領域に転送するステップと、前記画素が前記第１の信号電荷に基づく信号である第１の焦点検出用信号と、前記第２の信号電荷に基づく信号である第２の焦点検出用信号との出力を行うステップと、前記第１の蓄積期間と前記第２の蓄積期間の長さの違いによる前記第１の焦点検出用信号と前記第２の焦点検出用信号との信号レベルの差を低減するように、前記第１の焦点検出用信号と前記第２の焦点検出用信号の少なくとも一方を補正するステップとを有する撮像装置の駆動方法が提供される。
【発明の効果】
【０００８】
本発明によれば、瞳分割方式の焦点検出を行う撮像装置において、焦点検出用信号の読み出し時間差に起因する位相差誤差を適切に補正することができる。これにより、焦点検出精度を向上した高性能の撮像装置を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態による撮像装置の構成を示すブロック図である。
【図２】本発明の第１実施形態による撮像装置の固体撮像素子の構成を示す概略図である。
【図３】本発明の第１実施形態による撮像装置の固体撮像素子の画素部の構成を示す平面図及び断面図である。
【図４】本発明の第１実施形態による撮像装置の駆動方法を示すタイミング図である。
【図５】本発明の第１実施形態による撮像装置の駆動方法を示すタイミング図である。
【図６】焦点検出用信号に基づく位相差検出処理方法を示す図である。
【図７】本発明の第１実施形態による撮像装置の駆動方法を示すフローチャートである。
【図８】本発明の第１実施形態の変形例による撮像装置の駆動方法を示すタイミング図である。
【図９】本発明の第２実施形態による撮像装置の固体撮像素子の増幅部の構成を示す回路図である。
【図１０】本発明の第３実施形態による撮像装置の駆動方法を示すタイミング図である。
【発明を実施するための形態】
【００１０】
［第１実施形態］
本発明の第１実施形態による撮像装置及びその駆動方法について図１乃至図８を用いて説明する。
【００１１】
図１は、本実施形態による撮像装置の構成例を示すブロック図である。撮像装置１００は、例えば、レンズ１０１、絞り・シャッター機構１０２、固体撮像素子１０３、カメラ信号処理回路１０５、ＡＥ・ＡＦ信号検出回路１０６、ＣＰＵ１０７、フォーカスドライバ１０８、絞り・シャッタードライバ１０９、ＴＧ１１０を含む。固体撮像素子１０３は、例えばＣＭＯＳイメージセンサであり、ＡＤ変換器１０４を含む。
【００１２】
レンズ１０１及び絞り・シャッター機構１０２を含む光学系は、被写体からの光を固体撮像素子１０３の撮像領域に結像させ、被写体の像を形成する。固体撮像素子１０３は、ＴＧ（タイミングジェネレータ）１１０からの信号に基づくタイミングで、撮像領域である画素アレイ部に結像された光に応じた信号を取得し、ＡＤ変換器１０４によりアナログ信号からデジタル信号に変換して出力する。
【００１３】
固体撮像素子１０３から出力されたデジタル信号は、カメラ信号処理回路１０５により、画像形成用信号及び焦点検出用信号として処理される。カメラ信号処理回路１０５は、焦点検出用信号の出力値のゲイン補正を行う機能も有する。ＡＥ・ＡＦ信号検出回路１０６では、カメラ信号処理回路１０５で処理された画像形成用信号及び焦点検出用信号をもとに、位相差検出を行い、フォーカスを制御するためのＡＦ情報を算出し、また、露出を制御するためのＡＥ情報を算出する。
【００１４】
ＣＰＵ１０７は、撮像装置１００の動作を統括的に制御するものであり、ＡＥ・ＡＦ信号検出回路１０６からの出力情報等に基づき、フォーカスドライバ１０８、絞り・シャッタードライバ１０９、ＴＧ１１０等の駆動を制御する。ＴＧ１１０は、水平同期信号（ＨＤ）及び垂直同期信号（ＶＤ）に同期して電子シャッター制御パルスを生成する。
【００１５】
図２は、本実施形態の固体撮像装置１０３の一例を示す画素ブロック図である。固体撮像素子１０３は、画素１０、垂直走査回路１２、水平走査回路１４、列読み出し回路１６、メモリ１８、ランプ信号発生器２０、カウンタ２２を有している。
【００１６】
画素１０は、行方向及び列方向に沿って２次元マトリクス状に配列され、撮像領域である画素アレイを構成する。図２には図面の簡略化のために２行２列の画素１０のみを示しているが、行方向及び列方向に配置される画素１０の数は特に限定されるものではない。なお、本明細書において、行方向とは図面において横方向を示し、列方向とは図面において縦方向を示すものとする。一例では、行方向が撮像装置における水平方向に対応し、列方向が撮像装置における垂直方向に対応する。
【００１７】
画素１０は、複数の光電変換素子を有する瞳分割型の焦点検出用画素である。画素１０は、光電変換ユニット２４、転送ＭＯＳトランジスタ２６Ａ，２６Ｂ、リセットＭＯＳトランジスタ２８、増幅ＭＯＳトランジスタ３０、選択ＭＯＳトランジスタ３２を、それぞれ有している。図２では、図面の簡略化のため、１つの画素１０についてのみ具体的な回路構成の一例を示している。
【００１８】
光電変換ユニット２４は複数の光電変換素子を有し、第１の光電変換素子２４Ａおよび第２の光電変換素子２４Ｂを有する。光電変換素子２４Ａ、２４Ｂはフォトダイオードから構成され得るが、光を電荷に変換できる素子であればその種類を問わない。光電変換素子２４Ａのアノードは接地電圧線に接続され、カソードは転送ＭＯＳトランジスタ２６Ａのソースに接続されている。光電変換素子２４Ｂのアノードは接地電圧線に接続され、カソードは転送ＭＯＳトランジスタ２６Ｂのソースに接続されている。転送ＭＯＳトランジスタ２６Ａ，２６Ｂのドレインは、リセットＭＯＳトランジスタ２８のソース及び増幅ＭＯＳトランジスタ３０のゲートに接続されている。転送ＭＯＳトランジスタ２６Ａ，２６Ｂのドレイン、リセットＭＯＳトランジスタ２８のソース及び増幅ＭＯＳトランジスタ３０のゲートの接続ノードは、フローティングディフュージョン領域（以下、「ＦＤ領域」という）３４を構成する。リセットＭＯＳトランジスタ２８及び増幅ＭＯＳトランジスタ３０のドレインは、電源電圧線に接続されている。増幅ＭＯＳトランジスタ３０のソースは、選択ＭＯＳトランジスタ３２のドレインに接続されている。転送ＭＯＳトランジスタ２６Ａ，２６Ｂ、リセットＭＯＳトランジスタ２８、増幅ＭＯＳトランジスタ３０、選択ＭＯＳトランジスタ３２は、光電変換素子２４Ａ、２４Ｂで生成された電荷に基づく画素信号を読み出すための画素内読み出し回路を構成する。
【００１９】
なお、トランジスタのソースとドレインの呼称は、トランジスタの導電型や着目する機能等に応じて異なることがあり、上述のソースとドレインとは逆の名称で呼ばれることもある。
【００２０】
図３（ａ）は画素アレイの上面模式図であり、図３（ｂ）は図３（ａ）のＡ−Ａ′線断面図である。図２に示す回路構成の画素アレイは、特に限定されるものではないが、例えば図３（ａ）に示す平面レイアウトによって実現することができる。図３（ａ）において点線で囲まれた単位領域が光電変換ユニット、単位画素（画素１０）である。各画素１０上には、１個のマイクロレンズ３８がそれぞれ配置されている。光電変換素子２４Ａ，２４Ｂとマイクロレンズ３８との間には、図３（ｂ）に示すように、カラーフィルタ３６が配置されている。
【００２１】
本明細書において、１つの画素１０が有する複数の光電変換素子（光電変換素子２４Ａ，２４Ｂ）を一括して示す際は、「受光部」と表記するものとする。１つのマイクロレンズ３８は、１つの受光部２４上に配置され、光束を当該受光部２４に集光する。つまり、１つのマイクロレンズ３８は１つの受光部２４に対応して設けられている。１つのマイクロレンズ３８によって集光された入射光は、そのマイクロレンズ３８に対応して設けられた画素１０の受光部２４を構成する光電変換素子２４Ａ，２４Ｂに入射する。これにより、一対の瞳分割方式の焦点検出画素が構成されている。
【００２２】
画素アレイの各行には、行方向に延在して、信号線ＴＸＡ、信号線ＴＸＢ、信号線ＲＥＳ、信号線ＳＥＬが、それぞれ配置されている。信号線ＴＸＡは、行方向に並ぶ画素1０の転送ＭＯＳトランジスタ２６Ａのゲートにそれぞれ接続され、これら画素１０に共通の信号線をなしている。信号線ＴＸＢは、行方向に並ぶ画素１０の転送ＭＯＳトランジスタ２６Ｂのゲートにそれぞれ接続され、これら画素１０に共通の信号線をなしている。信号線ＲＥＳは、行方向に並ぶ画素１０のリセットＭＯＳトランジスタ２８のゲートにそれぞれ接続され、これら画素１０に共通の信号線をなしている。信号線ＳＥＬは、行方向に並ぶ画素１０の選択ＭＯＳトランジスタ３２のゲートにそれぞれ接続され、これら画素１０に共通の信号線をなしている。図２では、図面の簡略化のため、１つの画素１０に接続される信号線ＴＸＡ，ＴＸＢ，ＲＥＳ，ＳＥＬのみを示している。
【００２３】
垂直走査回路１２は、ＴＧ１１０からの所定のタイミング信号に基づき、画素１０を行ごとに選択して、画素１０から画素信号を出力させるためのものである。信号線ＴＸＡ、信号線ＴＸＢ、信号線ＲＥＳ、信号線ＳＥＬは、垂直走査回路１２に接続されている。信号線ＴＸＡには、垂直走査回路１２から、転送ＭＯＳトランジスタ２６Ａを駆動するための転送パルス信号ＰＴＸＡが出力される。信号線ＴＸＢには、垂直走査回路１２から、転送ＭＯＳトランジスタ２６Ｂを駆動するための転送パルス信号ＰＴＸＢが出力される。信号線ＲＥＳには、垂直走査回路１２から、リセットＭＯＳトランジスタ２８を駆動するためのリセットパルス信号ＰＲＥＳが出力される。信号線ＳＥＬには、垂直走査回路１２から、選択ＭＯＳトランジスタ３２を駆動するための選択パルス信号ＰＳＥＬが出力される。ここでは、これら信号線にハイレベルの信号が印加されると、対応するトランジスタが導通状態（オン状態）になるものとする。また、ローレベルの信号が印加されると、対応するトランジスタが非導通状態（オフ状態）になるものとする。
【００２４】
画素アレイの各列には、列方向に延在して、垂直信号線４０がそれぞれ配置されている。垂直信号線４０は、列方向に並ぶ画素１０のそれぞれの選択ＭＯＳトランジスタ３２のソースに接続され、これら画素１０に共通の信号線をなしている。各列の垂直信号線４０には、列読み出し回路１６と電流源４２とが、それぞれ接続されている。
【００２５】
列読み出し回路１６は、画素１０から読み出された信号を処理するためのものである。列読み出し回路１６は、図２に示すように、増幅部４４と、ＡＤ変換部５２とを有している。なお、各列に設けられたＡＤ変換部５２を包括したものが、図１のＡＤ変換器１０４に相当する。
【００２６】
増幅部４４は、演算増幅器（差動増幅器）４６と、スイッチ４８と、入力容量Ｃ０と、負荷容量Ｃｆとを有している。演算増幅器４６の反転入力端子は、入力容量Ｃ０を介して垂直信号線４０に接続されている。演算増幅器４６の非反転入力端子には、基準電圧が与えられている。演算増幅器４６の反転入力端子と出力端子との間には、負荷容量Ｃｆとスイッチ４８とが並列に接続されている。スイッチ４８は、制御ノードに印加される信号ＰＣ０Ｒにより駆動される。ここでは、信号ＰＣ０ＲがＨレベルのときにスイッチ４８は導通状態（オン状態）となり、信号ＰＣ０ＲがＬレベルのときにスイッチ４８は非導通状態（オフ状態）となるものとする。
【００２７】
ＡＤ変換部５２は、バッファ回路を構成する演算増幅器５４と、コンパレータを構成する演算増幅器５６とを有している。演算増幅器５４の非反転入力端子は、演算増幅器４６の出力端子に接続されている。演算増幅器５４の反転入力端子は、演算増幅器５４の出力端子に接続されている。演算増幅器５４の出力端子は、演算増幅器５６の非反転入力端子に接続されている。演算増幅器５６の反転入力端子は、ランプ信号発生器２０に接続されている。演算増幅器の出力端子には、メモリ１８が接続されている。メモリ１８には、水平走査回路１４と、カウンタ２２とが接続されている。
【００２８】
次に、本実施形態による撮像装置の駆動方法について図１乃至図７を用いて説明する。本実施形態による撮像装置の駆動方法では、図４に示すように、垂直同期信号ＶＤを基準として、シャッター走査と読み出し走査とを、固体撮像素子１０３の行毎に順次行う。シャッター走査では、行毎に順次、該当する行に属する複数の画素１０の光電変換素子２４Ａ，２４Ｂの保持電荷のリセットを行う。読み出し走査では、行毎に順次、該当する行に属する複数の画素１０から光電変換素子２４Ａ，２４Ｂの蓄積電荷に基づく信号を読み出す。シャッター走査の開始から読み出し走査の開始までの時間が、光電変換素子２４Ａ，２４Ｂへの信号電荷の蓄積期間となる。
【００２９】
各行の読み出し動作について、図５のタイミング図を用いてより具体的に説明する。図５において、上述のシャッター走査の動作は、概ね時刻ｔ１〜時刻ｔ３の期間に該当する。また、上述の読み出し走査の動作は、概ね時刻ｔ１０〜時刻ｔ１５の期間に該当する。
【００３０】
まず、水平同期信号ＨＤに同期して、時刻ｔ１において、信号ＰＲＥＳ＿ＳＨ、信号ＰＴＸＡ＿ＳＨ及び信号ＰＴＸＢ＿ＳＨがハイレベルとなり、リセットＭＯＳトランジスタ２８及び転送ＭＯＳトランジスタ２６Ａ，２６Ｂがオン状態となる。これにより、光電変換素子２４Ａ，２４Ｂの蓄積電荷が転送ＭＯＳトランジスタ２６Ａ，２６Ｂ及びリセットＭＯＳトランジスタ２８を介して排出される。すなわち、光電変換素子２４Ａ，２４Ｂのリセット動作が行われる。このように、本実施形態の駆動方法では、電子シャッターパルス（信号ＰＲＥＳ＿ＳＨ、信号ＰＴＸＡ＿ＳＨ及び信号ＰＴＸＢ＿ＳＨ）により、光電変換素子２４Ａ，２４Ｂを同時にリセットする。
【００３１】
電子シャッター駆動を行う場合、上述のように、読み出し走査に先行して画素１０のリセットを行う。なお、光電変換素子２４Ａ，２４Ｂのリセットは、実際には信号ＰＲＥＳ、信号ＰＴＸＡ及び信号ＰＴＸＢにより行われる。図４のタイミング図では、電子シャッターのリセット駆動パルスを区別するために、これらを信号ＰＲＥＳ＿ＳＨ、信号ＰＴＸＡ＿ＳＨ及び信号ＰＴＸＢ＿ＳＨで示している。
【００３２】
次に、時刻ｔ２において、信号ＰＴＸＡ＿ＳＨ及び信号ＰＴＸＢ＿ＳＨがＬレベルとなり、転送ＭＯＳトランジスタ２６Ａ，２６Ｂがオフ状態となる。このタイミングで、光電変換素子２４Ａ，２４Ｂのリセット動作が終了し、光電変換素子２４Ａ，２４Ｂの電荷蓄積期間が開始する。
【００３３】
転送ＭＯＳトランジスタ２６Ａ，２６Ｂがオフ状態となった後、時刻ｔ３において、信号ＰＲＥＳ＿ＳＨがローレベルとなり、リセットＭＯＳトランジスタ２８がオフ状態となる。これにより、一連のシャッター走査の動作が完了する。
【００３４】
この状態で、光電変換素子２４Ａ，２４Ｂへの所定期間の電荷蓄積を行った後、１行毎に若しくは複数行毎に、画素１０から光電変換素子２４Ａ，２４Ｂの蓄積電荷に基づく信号の読み出し、すなわち読み出し走査を行う。
【００３５】
水平同期信号ＨＤに同期して、時刻ｔ４において、信号ＰＲＥＳがハイレベルとされ、リセットＭＯＳトランジスタ２８がオン状態となる。これにより、増幅ＭＯＳトランジスタ３０の入力ノードでもあるＦＤ領域３４がリセットＭＯＳトランジスタ２８を介して電源電圧線に電気的に接続され、増幅ＭＯＳトランジスタ３０の入力ノードがリセットレベルの電位にリセットされる。
【００３６】
同じく時刻ｔ４において、信号ＰＣ０ＲがＨレベルとされ、スイッチ４８が導通状態となる。これにより、演算増幅器４６の出力端子と反転入力端子とを短絡して演算増幅器４６をバッファ状態とする。
【００３７】
時刻ｔ５において、信号ＰＳＥＬがハイレベルとされ、選択ＭＯＳトランジスタ３２がオン状態となる。これにより、増幅ＭＯＳトランジスタ３０は、ソースには垂直信号線４０を介して電流源４２からバイアス電流が供給された状態となり、ソースフォロワ回路を構成する。そしてこれによって、列読み出し回路１６には、増幅ＭＯＳトランジスタ３０の入力ノードがリセットレベルの電位であるときの信号（リセット信号）が、選択ＭＯＳトランジスタ３２及び垂直信号線４０を介して出力される。列読み出し回路１６に入力されたリセット信号は、入力容量Ｃ０を介して、基準電圧の出力をバッファする状態となっている演算増幅器４６の反転入力端子に入力される。
【００３８】
時刻ｔ６において、信号ＰＲＥＳがローレベルとなり、リセットＭＯＳトランジスタ２８がオフ状態となる。これにより、増幅ＭＯＳトランジスタ３０の入力ノードのリセット動作を解除する。
【００３９】
時刻ｔ７において、信号ＰＣ０Ｒがローレベルとなり、スイッチ４８が非導通状態となる。これにより、演算増幅器４６の帰還経路には負荷容量Ｃｆが接続された状態となり、入力容量Ｃ０と負荷容量Ｃｆとの比（Ｃ０／Ｃｆ）によって決定されるゲインに応じて増幅されたリセット信号が、演算増幅器４６の出力端子から出力される。
【００４０】
次いで、時刻ｔ１０において、信号ＰＴＸＡをハイレベルとし、転送ＭＯＳトランジスタ２６Ａをオン状態とする。これにより、電荷蓄積期間に光電変換素子２４Ａにおいて光電変換によって生成された信号電荷がＦＤ領域３４に転送される。そして、垂直信号線４０には、光電変換素子２４Ａから転送された信号電荷の量に応じた増幅ＭＯＳトランジスタ３０の入力ノードの電位に基づく画素信号が、選択ＭＯＳトランジスタ３２を介して出力される。
【００４１】
画素１０から垂直信号線４０を介して画素信号を列読み出し回路１６に出力した後、時刻ｔ１１において、信号ＰＴＸＡをローレベルとする。演算増幅器４６は、画素１０から入力容量Ｃ０を介して入力された画素信号を、入力容量Ｃ０と負荷容量Ｃｆとの比（Ｃ０／Ｃｆ）によって決定されるゲインに応じて増幅し、出力端子から出力する。この画素信号を、以下、「Ａ信号」と表記する。
【００４２】
次いで、時刻ｔ１４において、信号ＰＴＸＡ，ＰＴＸＢをＨレベルとし、転送ＭＯＳトランジスタ２６Ａ，２６Ｂをオン状態とする。これにより、ＦＤ領域３４には、光電変換素子２４Ａ，２４Ｂにおいて光電変換によって生成された信号電荷がＦＤ領域３４に転送される。そしてその結果、垂直信号線４０には、光電変換素子２４Ａ，２４Ｂの信号電荷の総量に応じた増幅ＭＯＳトランジスタ３０の入力ノードの電位に基づく画素信号が、選択ＭＯＳトランジスタ３２を介して出力される。
【００４３】
画素１０から垂直信号線４０を介して画素信号を列読み出し回路１６に出力した後、時刻ｔ１５において、信号ＰＴＸＢをローレベルとする。演算増幅器４６は、画素１０から入力容量Ｃ０を介して入力された画素信号を、入力容量Ｃ０と負荷容量Ｃｆとの比（Ｃ０／Ｃｆ）によって決定されるゲインに応じて増幅し、出力端子から出力する。この画素信号を、以下、「Ａ＋Ｂ信号」と表記する。
【００４４】
増幅部４４から出力されたリセット信号、Ａ信号及びＡ＋Ｂ信号は、ＡＤ変換部５２によりデジタル信号に変換された後、メモリ１８に蓄積される。メモリ１８に蓄積された各列のこれらデジタル信号は、水平走査回路１４からの制御信号に従って順次読み出される。列読み出し回路１６がＡＤ変換部５２を有していない場合は、出力アンプ若しくはバッファを通して、各列の信号が順次読み出される。
【００４５】
焦点検出用の信号には、このようにして読み出された光電変換素子２４Ａの信号電荷に基づくＡ信号と、光電変換素子２４Ｂの信号電荷に基づくＢ信号とが用いられる。Ｂ信号は、光電変換素子２４Ａ及び光電変換素子２４Ｂの信号電荷に基づく信号（Ａ＋Ｂ信号）からＡ信号を差し引くことにより算出される。
【００４６】
しかしながら、図５に示すように、Ａ信号を取得する時刻（時刻ｔ１０〜時刻ｔ１１）と、Ａ＋Ｂ信号を取得する時刻（時刻ｔ１４〜時刻ｔ１５）とは、異なっている。また、光電変換素子２４Ａの信号電荷をＦＤ領域３４に転送してから光電変換素子２４Ａ，２４Ｂの信号電荷をＦＤ領域３４に転送するまでの間に、増幅ＭＯＳトランジスタ３０の入力ノードのリセットは行われない。このため、Ａ信号を取得するまでの光電変換素子２４Ａ，２４Ｂの露光時間と、Ａ＋Ｂ信号を取得するまでの光電変換素子２４Ａ，２４Ｂの露光時間との間には、時間差ｄｔが存在する（図５参照）。
【００４７】
したがって、時刻ｔ１４〜時刻ｔ１５において読み出すＡ＋Ｂ信号には、時間差ｄｔの間に光電変換素子２４Ａ，２４Ｂにおいて光電変換により生じた信号電荷に相当する信号成分が重畳されることになる。このように、Ａ信号を読み出す際の駆動タイミングと、Ａ＋Ｂ信号を読み出す際の駆動タイミングとが異なる場合、焦点検出位置に誤差を生じることがある。
【００４８】
このような焦点検出用信号の取得タイミングの違いにより生じる焦点検出誤差について、図６を用いてより具体的に説明する。なお、以下の説明では、時間差ｄｔにより重畳される信号成分を含むＡ＋Ｂ信号を、「Ａ１＋Ｂ１信号」と表記する。
【００４９】
撮像領域内の焦点検出領域の複数の画素１０からの位相検出信号（Ａ信号及びＡ＋Ｂ信号）から、一対の像の強度分布に関する情報を得ることができる。この情報に対して、相関演算、位相差検出処理を行うことにより、像のズレ量を検出することができる。ここで、光電変換素子２４ＡからのＡ信号をＡ像信号、光電変換素子２４ＢからのＢ信号をＢ像信号と定義する。Ａ像信号とＢ像信号の信号レベルは、光電変換素子２４Ａ，２４Ｂの構造や取得タイミングによって変化するが、ここでは光電変換素子２４Ａ，２４Ｂの構造は同一とし、取得タイミングの違いにより信号レベルが変化する場合について検討する。
【００５０】
図６（ａ）は、Ａ像信号の元となる信号電荷とＢ像信号の元となる信号電荷との蓄積タイミングが同一の場合の一例である。横軸は撮像面の像面距離を表し、縦軸は信号レベルを表している。ここで、Ａ像信号の信号出力レベルとＢ像信号の信号出力レベルとが同じ値（ａ１）であり、Ａ像信号の信号ピーク位置が像面位置ｄ１、Ｂ像信号の信号ピーク位置が像面位置ｄ２であり、像面位相差（ｄ２−ｄ１）の焦点ズレがあるとする。この場合、像面位置ｄ２と像面位置ｄ１の相関演算から、結像のデフォーカス量を正確に算出することができる。
【００５１】
実線で示すＡ像信号とＢ像信号とを加算すると、Ａ＋Ｂ信号、すなわち図６（ａ）に点線で示すＣ像信号が得られる。このようなＡ像信号とＣ像信号とを固体撮像素子１０３から取得できれば、Ｃ像信号からＡ像信号を減算してＢ像信号を取得することで、正確な焦点検出を行うことができる。
【００５２】
一方、Ａ像信号の取得時の駆動タイミングとＢ像信号の取得時の駆動タイミングとが異なる場合、焦点検出に誤差が発生することがある。
【００５３】
図６（ｂ）は、Ａ像信号の元となる信号電荷とＢ像信号の元となる信号電荷との蓄積タイミングが異なる場合の一例である。横軸は撮像面の像面距離を表し、縦軸は信号レベルを表している。光電変換素子２４ＡからＡ信号を読み出してから時間差ｄｔ後に光電変換素子２４Ａから読み出される信号をＡ１信号、光電変換素子２４Ｂから読み出される信号をＢ１信号とする。また、複数のＡ１信号から生成された像信号をＡ１像信号、複数のＢ１信号から生成された像信号をＢ１像信号とする。ここで、Ａ１像信号の信号レベルとＢ１像信号の信号レベルは、時間差ｄｔに対応する信号増量分、ａ１より大きいａ２であるものとする。
【００５４】
このとき、Ａ１像信号とＢ１像信号とを加算した（Ａ１＋Ｂ１）像信号が、実線で示したＣ１像信号である。この場合に、Ｃ１像信号からＡ像信号を減算した（Ｃ１−Ａ）像信号である一点鎖線で示したＢ２像信号を取得すると、その信号ピークの像面位置はｄ４となり、図６（ａ）で説明したＢ像信号の像面位置ｄ２とはΔｄ（＝ｄ２−ｄ４）異なることになる。このΔｄが焦点位置の誤差に相当するものとなる。
【００５５】
そこで、本実施形態による撮像装置の駆動方法では、Ａ信号にゲインｋ（＝ａ２／ａ１）の補正係数を乗算することで、演算上のＡ１信号（＝ｋＡ）を取得する。そして、このＡ１信号を用いて（Ｃ１−ｋＡ）の信号であるＢ１像信号を算出する。このように算出したＢ１像信号の信号ピークの像面位置は、図６（ｂ）に示すようにｄ２となり、誤差Δｄを解消することができる。
【００５６】
焦点検出用信号のゲイン補正は、固体撮像素子１０３から出力されたＡ信号及び（Ａ１＋Ｂ１）信号に基づき、カメラ信号処理回路１０５内において、例えば図７に示すフローチャートに従って行うことができる。
【００５７】
まず、ステップＳ１１において、固体撮像素子１０３から、焦点検出用信号となるＡ像信号を取得する。ステップＳ１２において、固体撮像素子１０３から、焦点検出用信号及び画像形成用信号となる（Ａ１＋Ｂ１）像信号を取得する。
【００５８】
ステップＳ１３において、ＣＰＵ１０７によりシャッタースピードの設定が参照され、参照されたシャッタースピード設定に基づき、低速シャッターであるか高速シャッターか判断を行う。低速シャッターであると判断された場合には、蓄積時間に占める読み出し時間差ｄｔは十分に小さく無視できるため、ステップＳ１４に移行し、Ａ像信号を第１の焦点検出用信号であるＡ１像信号に設定する。ここでは、Ａ像信号に対してゲイン補正は行われない。
【００５９】
一方、高速シャッターであると判断された場合には、蓄積時間に占める読み出し時間差ｄｔの割合が大きくなり影響が無視できないため、ステップＳ１５に移行し、シャッタースピード設定に応じてＡ像信号をゲイン補正する。すなわち、シャッタースピード設定に応じた補正係数ｋを用いてＡ像信号を補正することで、時間差ｄｔに対応する信号増量分を割り増ししたＡ１像信号（＝ｋＡ）を算出する。
【００６０】
補正係数ｋは、Ａ像信号の読み出しタイミングと（Ａ１＋Ｂ１）像信号の読み出しタイミングとの間の時間差の割合に応じて決定することができる。より具体的には、Ａ信号の読み出しまでの第１の蓄積期間と、（Ａ１＋Ｂ１）信号読み出しまでの第２の蓄積期間との比に応じて決定することができる。
【００６１】
例えば、以下の表１に示すような補正係数テーブルを予め準備しておくことで、参照したシャッタースピード設定に基づき補正係数ｋを決定することができる。
【００６２】
【表１】
0006403461.tif 000002
【００６３】
表１において、シャッタースピードＴは、Ａ信号を読み出すまでの光電変換素子２４Ａ，２４Ｂの蓄積期間（第１の蓄積期間）に対応する。Ａ像信号の取得から（Ａ＋Ｂ）信号取得までの時間差ｄｔは２０μｓである。シャッタースピード１／５１２秒以上がステップＳ１３の判断における高速シャッターに相当し、シャッタースピード１／１２８秒以下がステップＳ１３の判断における低速シャッターに相当する。
【００６４】
ステップＳ１６において、ステップＳ１４又はステップＳ１５において設定されたＡ１像信号と、ステップＳ１２で取得した（Ａ１＋Ｂ１）像信号とから、第２の焦点検出用信号であるＢ１像信号を算出する。Ｂ１像信号は、（Ａ１＋Ｂ１）像信号からＡ１像信号を差し引く（Ｂ１＝（Ａ１＋Ｂ１）−ｋ）ことにより算出する。
【００６５】
ステップＳ１７において、上述の処理によって得られたＡ１像信号とＢ１像信号を用いて、位相差検出処理を行う。これにより、出力レベル差のない２つの焦点検出用信号（Ａ１像信号及びＢ１像信号）を取得することができ、図６（ａ）に示す位相差検出処理において、誤差を低減した焦点検出動作を行うことができる。
【００６６】
なお、本実施例では、焦点検出用信号（Ａ信号）と画像形成用信号（Ａ１＋Ｂ１信号）とを取得する場合について説明したが、２つの焦点検出用信号（Ａ信号及びＢ信号）を独立して読み出す場合にも、本実施形態と同様の信号レベル補正が可能である。
【００６７】
２つの焦点検出用信号（Ａ信号及びＢ信号）を独立して読み出す場合には、以下の方法により位相誤差の発生を回避することもできる。すなわち、例えば図８のタイミング図に示すように、光電変換素子２４Ａをリセットするタイミングと、光電変換素子２４Ｂをリセットするタイミングとの間に、時間差ｄｔを設定する。このようにすることで、Ａ信号を読み出すまでの光電変換素子２４Ａの蓄積時間と、Ｂ信号を読み出すまでの光電変換素子２４Ｂの蓄積時間とを等しくすることができ、焦点検出に誤差が生じることを抑制することができる。ただし、この方法では、動きのある被写体を撮像した場合、増加する時間差ｄｔにより画像のシャープさが劣化する虞がある。一方、本実施形態による撮像装置の駆動方法によれば、画像のシャープさを確保しつつ、焦点検出に誤差が生じることを抑制することができる。
【００６８】
このように、本実施形態によれば、焦点検出用信号の読み出し時間差に起因する位相差誤差を適切に補正することができる。これにより、焦点検出精度を向上した高性能の撮像装置を実現することができる。
【００６９】
［第２実施形態］
本発明の第２実施形態に係る撮像装置及びその駆動方法について図９を用いて説明する。図１乃至図８に示す第１実施形態による撮像装置及びその駆動方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００７０】
図９は、本実施形態に係る撮像装置の固体撮像装置の増幅部の構成例を示す回路図である。本実施形態では、図７に示したゲイン補正処理は、カメラ信号処理回路１０５ではなく固体撮像素子１０３の列読み出し回路１６の増幅部４４により行われる。
【００７１】
固体撮像素子１０３の増幅部４４は、演算増幅器４６の反転入力端子と出力端子との間のフィードバック経路に、負荷容量Ｃｆ及びスイッチ４８に並列に接続された、負荷容量Ｃｆｎとスイッチ５０とを更に有している。スイッチ５０は、制御ノードに印加される信号ＰＧＳＥＬｎにより駆動される。信号ＰＧＳＥＬｎがハイレベルのときにスイッチ５０は導通状態（オン状態）となり、信号ＰＧＳＥＬｎがローレベルのときにスイッチ５０は非導通状態（オフ状態）となる。
【００７２】
スイッチ４８がオフ状態のとき、演算増幅器４６は、入力容量Ｃ０を介して入力された信号を、入力容量Ｃ０と負荷容量Ｃｆ，Ｃｆｎとの比によって決定されるゲインに応じて増幅する。すなわち、スイッチ５０が非導通状態のときにゲインはＣ０／Ｃｆとなり、スイッチ５０が導通状態のときにゲインはＣ０／（Ｃｆ＋Ｃｆｎ）となる。したがって、スイッチ５０の導通と非導通とを切り替えることにより、出力ゲインを制御することができる。
【００７３】
図９においては、演算増幅器４６の反転入力端子と出力端子との間のフィードバック経路に、一対の負荷容量Ｃｆｎとスイッチ５０とが接続されている。本実施形態は図９の例に限定されることなく、複数対の負荷容量Ｃｆｎとスイッチ５０とをフィードバック経路に接続してもよい。このようにすることで、出力ゲインの切り換えステップ数を更に増やし、様々なシャッタースピードにおいて焦点検出精度を向上させることができる。
【００７４】
次に、本実施形態による撮像装置の駆動方法について図５及び図９を参照して説明する。本実施形態による撮像装置の駆動方法では、撮像装置のシャッタースピードの設定値に応じて、時刻ｔ１０と時刻ｔ１４のタイミングに合わせて、所望のゲインが得られるように信号ＰＧＳＥＬｎの制御を行う。信号ＰＧＳＥＬｎを制御により切り換える出力ゲインの比が、前述の補正係数ｋに対応する。
【００７５】
時刻ｔ１０において、スイッチ５０を非導通状態として、増幅部４４のゲインをＣ０／Ｃｆとする。時刻ｔ１４では、スイッチ５０を導通状態として、負荷容量Ｃｆｎを負荷容量Ｃｆに並列に接続する。演算増幅器４６のフィードバック容量が（１／ｋ）×（Ｃｏ＋Ｃｆ）となり、Ａ１＋Ｂ１信号取得時のゲインに対してｋ倍のゲインでＡ信号を増幅したＡ１信号を取得することができる。
【００７６】
本実施形態によれば、焦点検出用信号の読み出し時間差に起因する位相差誤差を適切に補正することができる。これにより、焦点検出精度を向上した高性能の撮像装置を実現することができる。
【００７７】
［第３実施形態］
本発明の第３実施形態による撮像装置及びその駆動方法について図１０を用いて説明する。図１乃至図９に示す第１及び第２実施形態による撮像装置及びその駆動方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００７８】
図１０は、本実施形態による撮像装置の駆動方法を示すタイミング図である。本実施形態では、図７に示したゲイン補正処理はカメラ信号処理回路１０５ではなく固体撮像素子１０３の列読み出し回路１６のＡＤ変換部５２により行われる。図１０中、ＣＡＭＰは、演算増幅器４４の出力信号を示す。ランプ信号は、時間に依存して電圧値が徐々に変化（増加）する信号であり、ランプ信号発生器２０から供給され、ＡＤ変換部５２のコンパレータとしての演算増幅器５６の反転入力端子へ入力される。ランプ信号は、演算増幅器５６において画素信号と比較される参照信号の一例である。
【００７９】
まず、図５に示す第１実施形態による撮像装置の駆動方法と同様にして、時刻ｔ７までの処理を行う。これにより、増幅部４４の入力端子には、増幅ＭＯＳトランジスタ３０の入力ノードがリセットレベルの電位であるときの信号（リセット信号）が、選択ＭＯＳトランジスタ３２及び垂直信号線４０を介して出力される。そして、増幅部４４の出力端子からは、入力容量Ｃ０と負荷容量Ｃｆとの比（Ｃ０／Ｃｆ）によって決定されるゲインに応じて増幅されたリセット信号が出力される。増幅部４４から出力されたリセット信号は、バッファ回路としての演算増幅器５４を介して、演算増幅器５６の非反転入力端子に入力される。
【００８０】
増幅部４４から出力されたリセット信号がリセットレベルＶＮとなった後、時刻ｔ８において、ランプ信号発生器２０は、演算増幅器５６に出力するランプ信号の信号レベルの増加を開始する。演算増幅器５６は、増幅部４４から入力されたリセットレベルＶＮであるリセット信号と、ランプ信号発生器２０から供給されたランプ信号とを比較する。ランプ信号発生器２０は、カウンタ２２に同期して、ランプ信号のレベルを初期電圧値から徐々に増加させる。演算増幅器５６は、ランプ信号の信号レベルがリセット信号のリセットレベルＶＮと同じレベルに達したところで出力信号をローレベルからハイレベルに遷移させる。このタイミングでラッチされたカウンタ２２の出力値が、リセット信号のリセットレベルＶＮに対応するデジタルコード（Ｎデータ）としてメモリ１８に記憶される。例えば、時刻ｔ９においてランプ信号の信号レベルとリセット信号のリセットレベルＶＮとが同じレベルになったとすると、時刻ｔ９におけるカウンタ２２の出力値が、Ｎデータとしてメモリ１８に記憶される。なお、Ｎデータは、相関二重サンプリング処理によるリセットノイズの除去に用いることができる。
【００８１】
時刻ｔ１０から時刻ｔ１１において、第１実施形態と同様にしてＡ信号の読み出しを行う。増幅部４４から出力された画素信号が信号レベルＶＡとなった後、時刻ｔ１２において、ランプ信号発生器２０は、演算増幅器５６に出力するランプ信号の信号レベルの増加を開始する。演算増幅器５６は、増幅部４４から入力された信号レベルＶＡであるＡ信号と、ランプ信号発生器２０から供給されたランプ信号とを比較する。
【００８２】
ランプ信号発生器２０は、カウンタ２２に同期して、ランプ信号のレベルを初期電圧値から徐々に増加していく。演算増幅器５６は、ランプ信号の信号レベルがＡ信号の信号レベルＶＡと同じレベルに達したところで出力信号をローレベルからハイレベルに遷移させる。このタイミングでラッチされたカウンタ２２の出力値が、Ａ信号の信号レベルＶＡに対応するデジタルコード（Ａ像データ）としてメモリ１８に記憶される。例えば、時刻ｔ１３においてランプ信号の信号レベルとＡ信号の信号レベルＶＡとが同じレベルになったとすると、時刻ｔ１３におけるカウンタ２２の出力値が、Ａ像データとしてメモリ１８に記憶される。
【００８３】
時刻ｔ１４から時刻ｔ１５において、第１実施形態と同様にしてＡ１＋Ｂ１信号の読み出しを行う。増幅部４４から出力された画素信号が信号レベルＶ（Ａ１＋Ｂ１）となった後、時刻ｔ１６において、ランプ信号発生器２０は、演算増幅器５６に出力するランプ信号の信号レベルの増加を開始する。演算増幅器５６は、演算増幅器４４から入力された信号レベルＶ（Ａ１＋Ｂ１）であるＡ１＋Ｂ１信号と、ランプ信号発生器２０から供給されたランプ信号との比較動作を開始する。
【００８４】
ランプ信号発生器２０は、カウンタ２２に同期して、ランプ信号のレベルを初期電圧値から徐々に増加していく。演算増幅器５６は、ランプ信号の信号レベルがＡ１＋Ｂ１信号の信号レベルＶ（Ａ１＋Ｂ１）と同じレベルに達したところで出力信号をＬレベルからＨレベルに遷移する。このタイミングでラッチされたカウンタ２２の出力値が、Ａ１＋Ｂ１信号の信号レベルＶ（Ａ１＋Ｂ１）に対応するデジタルコード（Ａ１＋Ｂ１像データ）としてメモリ１８に記憶される。例えば、時刻ｔ１４においてランプ信号の信号レベルとＡ１＋Ｂ１信号の信号レベルＶ（Ａ１＋Ｂ１）とが同じレベルになったとすると、時刻ｔ１７におけるカウンタ２２の出力値が、Ａ１＋Ｂ１像データとしてメモリ１８に記憶される。
【００８５】
上述の手法により取得されるデジタルコードの信号レベルは、カウンタ２２における計数結果であるカウント値によって決定される。カウント値は、演算増幅器からハイレベルの信号が出力されるまでの時間に依存するため、信号レベルが同じであってもランプ信号の傾きが異なれば、変化する。すなわち、入力信号の信号レベルが同じであってもランプ信号波形の傾きが異なれば、出力されるデジタルコードの変換ゲインは変化する。
【００８６】
例えば、時刻ｔ１４から出力される信号Ａの取得のためのランプ信号が、図１０に点線で示すより緩やかな波形を有していた場合、ランプ信号の信号レベルがＡ信号の信号レベルＶＡと同じレベルに達する時刻は、時刻ｔ１５よりも遅い時刻ｔ１５′となる。この結果、変換ゲインは大きくなり、取得されるデジタルコードの信号レベルは、増加することになる。
【００８７】
したがって、（Ａ１＋Ｂ１）信号の取得のために時刻ｔ１６から出力されるランプ信号の傾きよりもＡ信号の取得のために時刻ｔ１４から出力されるランプ信号の傾きを小さくすることにより、Ａ信号に対してゲイン補正を行ったＡ１信号の取得が可能となる。すなわち、Ａ像信号に対応するデジタルコード（Ａ像データ）を、Ａ１像信号に対応するデジタルコード（Ａ１像データ）へと変換するデジタルゲイン補正を行うことができる。
【００８８】
すなわち、撮像装置のシャッタースピード設定値に応じて、Ａ信号の取得時のランプ信号の傾きを、Ａ１＋Ｂ１信号の取得時のランプ信号の傾きに対して適宜設定することにより、焦点検出用信号の出力ゲイン補正を行うことができる。Ａ信号の取得のためのランプ信号の傾きとＡ＋Ｂ信号の取得のためのランプ信号の傾きとの比が、前述の補正係数ｋに対応する。
【００８９】
このように、本実施形態によれば、焦点検出用信号の読み出し時間差に起因する位相差誤差を適切に補正することができる。これにより、焦点検出精度を向上した高性能の撮像装置を実現することができる。
【００９０】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【００９１】
例えば、上記実施形態では、Ａ信号と（Ａ１＋Ｂ１）信号とを取得した後、Ａ信号を補正してＡ１信号を算出したが、（Ａ１＋Ｂ１）信号を補正して（Ａ＋Ｂ）信号を算出するようにしてもよい。この場合、（Ａ１＋Ｂ１）信号に対して１／ｋのゲインをかければよい。信号レベル補正では、出力レベル差のない２つの焦点検出用信号を取得できればよいので、補正する信号はどちらであってもよい。また、２つの信号を異なるゲインで補正して、出力レベル差のない２つの焦点検出用信号を取得するようにしてもよい。
【００９２】
また、焦点検出用信号のゲイン補正を、第１実施形態ではカメラ信号処理回路１０５で行い、第２実施形態では増幅部４４で行い、第３実施形態ではＡＤ変換部５２で行ったが、これらの２つ又は３つを組み合わせてもよい。例えば、増幅部４４におけるゲイン補正とカメラ信号処理回路１０５でのゲイン補正とを行い、これらの組み合わせによって所望の補正係数ｋを実現するようにしてもよい。他の組み合わせについても同様である。また、上記実施形態では、１つの画素に含まれる光電変換素子（光電変換素子）が２つの場合を示したが、必ずしも２つである必要はなく、２つ以上であればよい。
【００９３】
また、上記実施形態では、フォトダイオード２４Ａのリセットとフォトダイオード２４Ｂのリセットとを同時に行う場合について主に説明したが、フォトダイオード２４Ａのリセットとフォトダイオード２４Ｂのリセットとは、必ずしも同時である必要はない。本発明は、Ａ信号の読み出しまでの蓄積期間と、Ａ＋Ｂ信号或いはＢ信号の読み出しまでの蓄積期間とが異なる読み出し動作を行う場合に、広く適用することができる。
【００９４】
さらに、画素内読み出し回路の構成も、図１に示すものに限定されるものではない。また、上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
【符号の説明】
【００９５】
１０  画素
１６  列読み出し回路
２４Ａ，２４Ｂ  光電変換素子
２６Ａ，２６Ｂ  転送ＭＯＳトランジスタ
２８  リセットＭＯＳトランジスタ
３０  増幅ＭＯＳトランジスタ
３２  選択ＭＯＳトランジスタ
４４  増幅部
５２  ＡＤ変換部
１００  撮像装置
１０３  固体撮像素子
１０４  ＡＤ変換器
１０５  カメラ信号処理回路
【図１】
0006403461.tif 000003
【図２】
0006403461.tif 000004
【図３】
0006403461.tif 000005
【図４】
0006403461.tif 000006
【図５】
0006403461.tif 000007
【図６】
0006403461.tif 000008
【図７】
0006403461.tif 000009
【図８】
0006403461.tif 000010
【図９】
0006403461.tif 000011
【図１０】
0006403461.tif 000012