(57)【特許請求の範囲】
【請求項１】
以下の工程を含む、半導体装置の製造方法：
（ａ）第１面と、前記第１面に設けられた複数のデバイス領域と、前記複数のデバイス領域にそれぞれ搭載された複数の半導体チップと、前記第１面に設けられ、かつ、前記複数のデバイス領域の外側に設けられた枠領域と、前記枠領域の一部に設けられたマーキング領域と、前記マーキング領域に付与された第１識別情報と、を有する基材を準備する工程；
ここで、
前記第１面は、第１辺と、前記第１辺と対向する第２辺と、を有し、
前記枠領域は、前記複数のデバイス領域と前記第１辺との間に位置する第１領域、および前記第１領域以外の第２領域を有し、
前記マーキング領域は、前記第２領域に設けられ；
（ｂ）前記（ａ）工程の後、第１金型に設けられたキャビティ内に前記複数の半導体チップが位置するように前記基材を前記第１金型と第２金型でクランプし、前記基材の前記第１辺側から前記キャビティ内に樹脂を供給することで、前記複数の半導体チップを前記樹脂で封止し、封止体を形成する工程；
（ｃ）前記（ｂ）工程の後、前記第１識別情報を読み取る工程、
（ｄ）前記（ｂ）工程の後、第２識別情報を前記封止体に新たに付与する工程；
ここで、
前記枠領域のうち、前記マーキング領域と前記複数のデバイス領域との間には、前記（ｂ）工程に先立って、溝パターンが形成され、
前記溝パターンは、平面視において前記マーキング領域を囲むように形成され、
前記（ｂ）工程において、前記溝パターンは、平面視において前記第１金型の前記キャビティに覆われない、半導体装置の製造方法。
【請求項２】
請求項１において、
前記第１金型は、前記キャビティに連通するゲート部と、前記キャビティを介して前記ゲート部の反対側に配置され、前記キャビティに連通するベント部と、を有し、
前記（ｂ）工程では、前記基材の前記第１辺側に配置された前記ゲート部から前記樹脂が供給され、かつ、前記キャビティ内の気体は前記基材の前記第２辺側に配置された前記ベント部から排出され、
前記枠領域の前記第２領域は、前記第２辺と前記複数のデバイス領域の間に位置する、半導体装置の製造方法。
【請求項３】
請求項１において、
前記基材は、絶縁層、前記絶縁層に形成された複数の配線、および前記絶縁層に形成された複数の端子を有する配線基板である、半導体装置の製造方法。
【請求項４】
請求項１において、
前記基材は、前記第１面側に形成された第１絶縁膜を有する配線基板であって、
前記基材の前記第１辺側には、前記第１絶縁膜から露出する金属パターンであって、前記（ｂ）工程において前記樹脂の供給口と重なる位置に配置される複数のゲートパターンが形成され、
前記基材の前記第２辺側には、前記第１絶縁膜に形成された溝パターンであって、前記（ｂ）工程において前記キャビティ内の気体の排出口と重なる位置に配置される複数のベントパターンが形成され、
前記基材の前記第１辺および前記第２辺の延在方向において、前記複数のゲートパターンのそれぞれの幅は、前記複数のベントパターンのそれぞれの幅よりも大きい、半導体装置の製造方法。
【請求項５】
請求項４において、
前記枠領域の前記第２領域は、前記第２辺と前記複数のデバイス領域の間に位置する、半導体装置の製造方法。
【請求項６】
請求項５において、
前記複数のベントパターンは、前記第２領域に形成され、
前記マーキング領域は、前記複数のベントパターンのうち、隣り合うベントパターンの間に形成され、
前記複数のゲートパターンのそれぞれの幅は、前記複数のベントパターンのそれぞれの幅より大きい、半導体装置の製造方法。
【請求項７】
請求項１において、
前記半導体チップと、前記基材に形成された複数の端子とは、複数のワイヤを介して電気的に接続され、
前記（ｂ）工程では、前記キャビティ内に前記複数の半導体チップおよび前記複数のワイヤを前記樹脂で封止して前記封止体を形成する、半導体装置の製造方法。
【請求項８】
請求項１において、
前記溝パターンは、前記基材の前記第１面に形成された鋭角なエッジを有する溝パターンである、半導体装置の製造方法。
【請求項９】
請求項１において、
前記基材は、絶縁層、前記絶縁層に形成された複数の配線、前記絶縁層に形成された複数の端子、および前記第１面側において前記複数の配線を覆う第１絶縁膜を有する配線基板であって、
前記溝パターンは、前記第１絶縁膜を除去することにより形成された溝パターンである、半導体装置の製造方法。
【請求項１０】
請求項１において、
前記基材の前記第１面は、四辺形を成し、
前記溝パターンは、前記マーキング領域が形成された辺の延在方向である第１方向に沿って延びる第１部分、前記第１方向に直交する第２方向に沿って延びる第２部分、および前記第２部分と対向して前記第２方向に沿って延びる第３部分を有し、
前記第２部分および前記第３部分のそれぞれは、一方の端部が前記第１部分に連結され、かつ、他方の端部が前記マーキング領域が形成された辺まで延び、
前記マーキング領域は、平面視において前記複数のデバイス領域のそれぞれより小さい、半導体装置の製造方法。
【請求項１１】
請求項１０において、
前記第１部分、前記第２部分、および前記第３部分のそれぞれは、直線的に延びる、半導体装置の製造方法。
【請求項１２】
請求項１０において、
前記第２部分および前記第３部分のうちの一方若しくは両方は、前記第２方向に対して蛇行するように延びる、半導体装置の製造方法。
【請求項１３】
請求項１において、
前記（ｂ）工程では、前記複数のデバイス領域が一つのキャビティ内に位置するように前記基材を前記第１金型と前記第２金型との間に配置した状態で、前記複数のデバイス領域を一括して封止することにより、前記封止体を形成する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、例えば、製品情報を識別するためのコードが形成された半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２０１１−６６３４０号公報（特許文献１）には、半導体装置の封止体に、半導体装置の識別番号に対応する二次元バーコードを刻印することが記載されている。
【０００３】
また、特開２００２−２９９５０９号公報（特許文献２）には、半導体装置用基板の回路パターンを覆うソルダレジスト膜の周囲を囲むようにダムを形成することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−６６３４０号公報
【特許文献２】特開２００２−２９９５０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願発明者は、半導体装置の性能を向上させる技術を検討している。この一環として、半導体装置の製造工程で発生した不良の解析を容易に行うため、半導体装置に識別情報を付与する技術について検討を行った。
【０００６】
半導体装置の製造工程で発生した不良の解析を行う場合、各工程の履歴をトレースできるよう、例えば、半導体装置の組立てに供する基材の空き領域に識別情報を付与してから、各工程を行うことが好ましい。
【０００７】
一方、近年では、半導体装置の製造コストを低減するために、１つの基材に設けられるデバイス領域の数を増やす傾向にある。この結果、基材のうち、デバイス領域ではない空き領域は、デバイス領域の数を増やす前に比べて縮小された。これにより、この空き領域に形成された識別情報と、デバイス領域との距離（間隔）は、デバイス領域の数を増やす前に比べて近くなった。そのため、デバイス領域を樹脂封止する工程において、デバイス領域に供給された樹脂が、成形金型と基材との界面から漏れると、この基材の空き領域に付与された識別情報が、この漏れた樹脂で覆われ易くなることが分かった。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態による半導体装置の製造方法は、配線基板の複数のデバイス領域の外側に第１識別情報が形成された状態で、上記複数のデバイス領域に封止体を形成する工程を含む。また、上記半導体装置の製造方法は、上記封止体を形成した後、上記第１識別情報を読み取って、上記封止体に第２識別情報を形成する工程を有する。また、上記第１識別情報が形成されたマーキング領域と上記複数のデバイス領域との間には、上記封止体を形成する工程よりも前にダム部が形成されているものである。
【発明の効果】
【００１０】
上記一実施の形態によれば、半導体装置に形成されたコードの読み取り信頼性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態の半導体装置の平面図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す透視平面図である。
【図４】図１〜図３を用いて説明した半導体装置の組立工程のフローを示す説明図である。
【図５】図４に示す基材準備工程で準備する配線基板の全体構造を示す平面図である。
【図６】図５のＡ部の拡大平面図である。
【図７】図６のＡ−Ａ線に沿った拡大断面図である。
【図８】図６に示す配線基板に複数の半導体チップを搭載した状態を示す拡大平面図である。
【図９】図７に示す配線基板に半導体チップを搭載した状態を示す拡大断面図である。
【図１０】図４に示すダイボンド工程の詳細を模式的に示す説明図である。
【図１１】図８に示す半導体チップと配線基板の端子を、ワイヤを介して電気的に接続した状態を示す拡大平面図である。
【図１２】図９に示す半導体チップと配線基板の端子を、ワイヤを介して電気的に接続した状態を示す拡大平面図である。
【図１３】図１２に示す複数のデバイス形成領域を成形金型で挟んだ状態で、成形金型のキャビティ内に樹脂を供給した状態を示す拡大断面図である。
【図１４】図１３に示す成形金型から配線基板を取り出した状態の全体構造を示す平面図である。
【図１５】図１３に示す成形金型の断面視における構造を模式的に示す説明図である。
【図１６】図１４のＡ部の拡大平面図である。
【図１７】図１４に示す封止体の本体部とゲート樹脂部とを分離するゲートブレイク工程を模式的に示す説明図である。
【図１８】図１４に示す封止体のゲート樹脂部を取り除いた後、封止体の上面にマークおよびコードを形成した状態を示す拡大平面図である。
【図１９】図４に示すマーク工程のフローを模式的に示す説明図である。
【図２０】図１９のＡ−Ａ線に沿った断面において、配線基板のコードを読み取る工程を示す説明図である。
【図２１】図１９のＢ−Ｂ線に沿った断面において、封止体の上面にマークおよびコードを形成する工程を示す説明図である。
【図２２】図１６のＡ−Ａ線に沿った拡大断面図である。
【図２３】図２２に対する変形例であるダム部を示す拡大断面図である。
【図２４】図２２に対する他の変形例であるダム部を示す拡大断面図である。
【図２５】図２２に対する他の変形例であるダム部を示す拡大断面図である。
【図２６】図１６に対する変形例であるダム部を示す拡大断面図である。
【図２７】図１３に対する変形例を示す拡大断面図である。
【発明を実施するための形態】
【００１２】
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００１３】
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
【００１４】
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００１５】
また、本願では、平面や側面という用語を用いるが、半導体チップの半導体素子形成面を基準面として、その基準面に平行な面を平面として記載する。また、平面に対して交差する面を側面として記載する。また、側面視において、離間して配置される二つの平面間を結ぶ方向を厚さ方向として記載する。
【００１６】
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面、または配線基板のチップ搭載面側の平面を上面、上面とは反対側に位置する面を下面として記載する。
【００１７】
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００１８】
本願において、「コード」などを「読み取る」という用語を用いる場合には、「コード」の画像情報を取得した後、取得した画像情報に基づいて「復号（デコード）」処理を行い、暗号化前の情報を取得するという意味で用いる。
【００１９】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
【００２０】
（実施の形態）
以下の実施の形態で説明する技術は、基材上に搭載された半導体チップを封止する封止体にコードが形成された半導体装置に広く適用することができる。本実施の形態では、一例として、配線基板の実装面側にボール状の外部端子が行列状に配置された、ＢＧＡ（Ball Grid Array）型の半導体装置に適用した実施態様について説明する。
【００２１】
＜半導体装置＞
まず、本実施の形態の半導体装置ＰＫＧ１の構成の概要について、図１〜図３を用いて説明する。図１は本実施の形態の半導体装置の平面図である。また、図２は、図１のＡ−Ａ線に沿った断面図である。また、図３は、図１に示す封止体を取り除いた状態で半導体装置の内部構造を示す透視平面図である。
【００２２】
本実施の形態の半導体装置ＰＫＧ１は、図２および図３に示すように、配線基板ＷＳ、配線基板ＷＳ上に搭載される半導体チップＣＰ、および半導体チップＣＰを封止する封止体ＭＲ（図１、図２参照）を有する。半導体チップＣＰと配線基板ＷＳに形成された複数の端子ＢＦとは、例えば金（Ａｕ）や銅（Ｃｕ）などの導電性部材からなる複数のワイヤＢＷを介して、それぞれ電気的に接続されている。また、図２に示すように、配線基板ＷＳの実装面である下面ＷＳｂには、半導体チップＣＰと電気的に接続される複数のランドＬＤが形成され、複数のランドＬＤには、複数の半田ボール（半田材）ＳＢがそれぞれ接続される。ランドＬＤおよび半田ボールＳＢは、半導体装置ＰＫＧ１と実装基板（マザーボード）とを電気的に接続するための外部電極（外部接続端子）である。複数のランドＬＤおよび半田ボールＳＢは、下面ＷＳｂに行列状（マトリクス状）に配列されている。
【００２３】
図２に示すように、配線基板ＷＳは、上面（チップ搭載面、主面）ＷＳｔ、上面ＷＳｔの反対側に位置する下面（実装面、主面）ＷＳｂ、および上面ＷＳｔと下面ＷＳｂの間に位置する側面ＷＳｓを有する。配線基板ＷＳは、基材である絶縁層ＩＬに複数の端子ＢＦ、複数のランドＬＤ、および複数の端子ＢＦと複数のランドＬＤとを電気的に接続する複数の配線ＷＲが形成されたインタポーザである。絶縁層ＩＬは、例えば、ガラス繊維または炭素繊維に樹脂を含浸させたプリプレグからなる。
【００２４】
また、絶縁層ＩＬの上面ＩＬｔおよび下面ＩＬｂは、それぞれ絶縁膜（ソルダレジスト膜、保護膜）ＳＲ１、ＳＲ２に覆われている。絶縁膜ＳＲ１、ＳＲ２は、絶縁層ＩＬの上面ＩＬｔや下面ＩＬｂに形成される複数の配線ＷＲを覆うように形成され、複数の配線ＷＲ間の短絡や、断線などを防止する保護膜である。絶縁膜（上面側絶縁膜）ＳＲ１は、配線基板ＷＳの最上面である上面ＷＳｔに、絶縁膜（下面側絶縁膜）ＳＲ２は、配線基板ＷＳの最下面である下面ＷＳｂに、それぞれ形成されている。
【００２５】
また、図３に示すように、配線基板ＷＳは、平面視において四角形を成す。配線基板ＷＳの上面ＷＳｔには、半導体チップＣＰを搭載するチップ搭載領域ＣＭＲが設けられる。なお、チップ搭載領域ＣＭＲは、半導体チップＣＰを搭載する予定領域であって、現実に目視可能な境界線が存在している必要はない。
【００２６】
本実施の形態では、チップ搭載領域ＣＭＲは、平面視において配線基板ＷＳの外形に沿った四角形を成し、例えば、上面ＷＳｔの略中央（中央部）に配置されている。チップ搭載領域ＣＭＲの周囲には、上面ＷＳｔに、複数の端子（ボンディングリード、ボンディングパッド）ＢＦが形成されている。複数の端子ＢＦは、ワイヤＢＷと配線基板ＷＳとを電気的に接続するためのボンディングパッドであって、例えば、銅（Ｃｕ）などの金属からなる。また、複数の端子ＢＦは、チップ搭載領域ＣＭＲの各辺に沿って配置されている。なお、本実施の形態では、チップ搭載領域ＣＭＲの各辺（換言すれば、半導体チップＣＰの各辺）に沿って、それぞれ１列で複数の端子ＢＦが配置されている。各端子ＢＦは、図２に示すように絶縁層ＩＬの上面ＩＬｔを覆う絶縁膜ＳＲ１に形成された開口部ＳＲｋにおいて、絶縁膜ＳＲ１から露出している。
【００２７】
また、各端子ＢＦは、配線基板ＷＳが備える配線ＷＲを介して絶縁層ＩＬの下面ＷＳｂに形成されたランド（端子、電極）ＬＤと電気的に接続される。詳しくは、配線基板ＷＳは、複数の配線層を有している。図２では、上面ＷＳｔに形成される配線層と下面ＷＳｂに形成される配線層からなる２層の配線層を示している。各配線層には、例えば、銅（Ｃｕ）からなる複数の配線ＷＲｓが形成され、上面ＷＳｔおよび下面ＷＳｂのうちの一方の面（本実施の形態では、上面ＷＳｔ）側から他方の面（本実施の形態では、下面ＷＳｂ）側に向かって形成された層間配線（スルーホール配線、ビア配線）ＷＲｖを介して各配線層の配線ＷＲｓが電気的に接続されている。
【００２８】
また、絶縁層ＩＬの下面ＩＬｂに形成されるランドＬＤは、同じく下面ＩＬｂに形成された配線ＷＲｓと一体に形成されている。各ランドＬＤは、図２に示すように絶縁層ＩＬの下面ＩＬｂを覆う絶縁膜ＳＲ２に形成された、開口部において、絶縁膜ＳＲ２から露出している。図２に示す例では、絶縁膜ＳＲ２のランドＬＤと重なる位置に、ランドＬＤよりも小さい開口部が形成され、ランドＬＤの一部が露出している。そして、複数のランドＬＤには、外部電極である複数の半田ボールＳＢが接合される。
【００２９】
なお、図２では、絶縁層ＩＬの上面ＩＬｔおよび下面ＩＬｂにそれぞれ複数の配線ＷＲｓが形成された、２層の配線層を有する配線基板を示している。しかし、配線基板ＷＳの配線層数は２層には限定されず、例えば、絶縁層ＩＬ内に複数層の配線層を形成する、所謂、多層配線基板とすることもできる。この場合、最上層配線層と最下層配線層の間に、さらに配線層を形成することにより、配線を引き回すスペースを増加させることができるので、端子数が多い半導体装置に適用して有効である。
【００３０】
次に、配線基板ＷＳ上に搭載される半導体チップＣＰについて説明する。図２に示すように本実施の形態の半導体チップＣＰは、表面（主面）ＣＰｔ、表面ＣＰｔの反対側に位置する裏面（主面）ＣＰｂ、およびこの表面ＣＰｔと裏面ＣＰｂとの間に位置する側面ＣＰｓを有している。また、図３に示すように半導体チップＣＰの平面形状（表面ＣＰｔ、裏面ＣＰｂの形状）は四角形からなる。半導体チップＣＰの表面ＣＰｔ上には、複数のパッド（電極、チップ電極）ＰＤが形成されている。複数のパッドＰＤは、半導体チップＣＰの各辺に沿って表面ＣＰｔ上の周縁部側にそれぞれ配置されている。
【００３１】
また、半導体チップＣＰの表面ＣＰｔには、それぞれダイオードやトランジスタなどの複数の半導体素子（回路素子）が形成され、半導体素子上に形成された図示しない配線（配線層）を介して、複数のパッドＰＤとそれぞれ電気的に接続されている。このように半導体チップＣＰは、表面ＣＰｔに形成された複数の半導体素子とこれら複数の半導体素子を電気的に接続する配線により集積回路を構成している。
【００３２】
なお、半導体チップＣＰの半導体素子形成面である表面ＣＰｔを持つ基材（半導体基板）は、例えば、シリコン（Ｓｉ）からなる。また、表面ＣＰｔ上の最表面には絶縁膜であるパッシベーション膜（図示は省略）が形成されており、複数のパッドＰＤのそれぞれの表面は、このパッシベーション膜に形成された開口部において、絶縁膜から露出している。
【００３３】
また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。さらに、このパッドＰＤの表面に、例えばニッケル（Ｎｉ）膜を介して、金（Ａｕ）膜、あるいはこれらの積層膜などの金属膜を形成しても良い。
【００３４】
また、本実施の形態では、半導体チップＣＰは、裏面ＣＰｂと配線基板ＷＳの上面ＷＳｔとが対向する、所謂フェイスアップ実装方式により配線基板ＷＳに搭載される。半導体チップＣＰは、接着材ＤＢを介してチップ搭載領域ＣＭＲ（図３参照）の上面ＷＳｔ上に固定される。接着材ＤＢは、配線基板ＷＳの上面ＷＳｔに半導体チップＣＰをしっかりと固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂を用いている。
【００３５】
また、図２および図３に示すように、半導体チップＣＰは複数のワイヤＢＷを介してそれぞれ配線基板ＷＳと電気的に接続されている。詳しくは、ワイヤＢＷの一方の端部は、半導体チップＣＰの表面ＣＰｔ上のパッドＰＤに接続され、他方は、配線基板ＷＳの端子ＢＦに接続されている。ワイヤＢＷは、例えば金（Ａｕ）からなり、パッドＰＤとの接続部分を第１ボンド側、端子ＢＦとの接続部分を第２ボンド側とする、所謂、正ボンディング方式により形成されている。ただし、図２に示すワイヤＢＷの接続方式は一例であって、変形例として、パッドＰＤとの接続部分を第２ボンド側、端子ＢＦとの接続部分を第１ボンド側とする、所謂、逆ボンディング方式でワイヤＢＷを形成しても良い。
【００３６】
次に、半導体チップＣＰ、複数のワイヤＢＷ、および複数の端子ＢＦを封止する封止体ＭＲについて説明する。図１に示すように、封止体ＭＲは、平面視において四角形を成す。また、封止体ＭＲは、上面ＭＲｔ、上面ＭＲｔとは反対側に位置する下面ＭＲｂ（図２参照）、および上面ＭＲｔと下面ＭＲｂの間に位置する四つの側面ＭＲｓを有している。図２に示す例では、封止体ＭＲは、配線基板ＷＳ上に形成されるので、封止体ＭＲの下面ＭＲｂは、配線基板ＷＳの上面ＷＳｔと対向する。封止体ＭＲの上面ＭＲｔは、実装面の反対側に位置する面なので、例えば、実装後に半導体装置ＰＫＧ１上に構造物を配置しない場合には、上面ＭＲｔは視認可能な面となる。
【００３７】
また、封止体ＭＲは、例えばエポキシ樹脂などの熱硬化性樹脂、硬化剤、およびシリカなど、多数のフィラ粒子を主成分とする絶縁性の樹脂体である。また、封止体ＭＲには、着色剤として、カーボン粒子が混入されている。
【００３８】
また、封止体ＭＲは、図２に示すようにパッケージ内部に配置される半導体チップＣＰ、および複数のワイヤＢＷと密着した状態で硬化している。つまり、封止体ＭＲは、半導体チップＣＰおよび複数のワイヤＢＷを保護する機能を有している。
【００３９】
また、図１に示すように、封止体ＭＲの上面ＭＲｔには、複数の記号が形成されている。図１に示す例では、複数の記号には、例えば製品型式などの情報を文字で記載した文字記号であるマークＭＫ１が含まれる。また、複数の記号には、例えば、情報を暗号化した図形記号であるコード（識別情報、暗号化識別情報）ＭＫ２が含まれる。また、図１に示す例では、マークＭＫ１やコードＭＫ２は、封止体ＭＲに、例えばレーザ光を照射し、上面ＭＲｔに凹凸を形成することで識別可能にした刻印（engraved mark）である。
【００４０】
図１に示すように、封止体ＭＲに形成された複数の記号のうち、マークＭＫ１は、例えば製品型式などの情報を文字で記載した文字記号である。このように製品型式などの情報を文字記号として封止体ＭＲに表示することで、半導体装置ＰＫＧ１を目視により識別することができる。
【００４１】
また、封止体ＭＲに形成された複数の記号のうち、コードＭＫ２は、例えば情報を暗号化した図形記号である。コードＭＫ２に記録された情報を復元する場合には、後述する読取装置により記号情報を認識し、例えば電子データとして復号する。コードＭＫ２のように、情報を図形化する場合、読取装置によって読み取ることが可能であれば、目視による識別の可否は問わないので、マークＭＫ１のように目視による識別性が要求される記号と比較して、図形を小さく描くことができる。言い換えれば、コードＭＫ２は、マークＭＫ１と比較して、単位面積当たりの情報量を増大させることができる。また、コードＭＫ２のように情報を図形化した場合、例えば、読取装置を介して情報を容易に電子データ化することができる。
【００４２】
例えば、半導体装置ＰＫＧ１の製造日や製造ライン、ロットナンバー、あるいは構成部材のロットナンバーなど、個別製品毎の製造履歴情報を暗号化してコードＭＫ２とすれば、工程上の不具合等が発生した場合に、早期に原因を特定することができる。また、例えば、製品型式などの情報をコードＭＫ２として図形化しておけば、電子データ化することにより、在庫管理を容易に行うことができる。
【００４３】
読取装置を介して情報を読み取り可能な図形記号としては、例えば、帯状に形成された記号領域内に、帯の延在方向に沿って、様々な幅を備えた黒色の線と白色の線が交互に配されて成る、所謂、バーコードと呼ばれる図形記号がある。バーコードは、帯の延在方向に情報を持ち、延在方向と直交する方向には情報を持たない、所謂、一次元コードである。
【００４４】
一方、図１に示す例では、コードＭＫ２は、二方向（図１では、Ｘ方向とＹ方向）に情報を持つ、所謂、二次元コードである。二次元コードの場合、二方向に情報を持たせることにより、一次元コードよりも、さらに情報量を増大させることができる。
【００４５】
また、二次元コードの場合、情報量が増やせるので、半導体装置ＰＫＧ１に係る情報以外の種々の情報も含めることができる。例えば、コードＭＫ２には、コードＭＫ２の位置や向きを検出するためのアライメントマークである切り出しシンボル（ファインダパタンともいう）が含まれる。コードＭＫ２に切り出しシンボルのようなアライメントマークを含めることで、読取装置によりコードＭＫ２の情報を読み取る時間を短縮することができる。
【００４６】
また、例えば、コードＭＫ２には、誤り訂正用の符号（例えば、リードソロモン符号と呼ばれる誤り訂正符号）を含めることができる。この場合、例えば、コードＭＫ２の有する記号情報の一部が、欠損などにより取得出来なかった場合でも、誤り訂正用の符号により訂正して情報を取得することができる。つまり、二次元コードの場合、一次元コードよりも情報量を増加させることができるので、コードに記録された情報の読み取り信頼性を向上させることができる。ただし、誤り訂正用の符号を含めた場合でも、例えば、コードＭＫ２の記号情報の大部分が取得できなかったような場合には、復号できない場合もある。
【００４７】
＜半導体装置の製造方法＞
次に、図１〜図３を用いて説明した半導体装置ＰＫＧ１の製造方法について、図４に示すフロー図を用いて説明する。図４は、図１〜図３を用いて説明した半導体装置の組立工程のフローを示す説明図である。
【００４８】
＜基材準備工程＞
まず、図４に示す基材準備工程では、図５および図６に示す配線基板ＭＰＳを準備する。図５は、図４に示す基材準備工程で準備する配線基板の全体構造を示す平面図である。また、図６は、図５のＡ部の拡大平面図である。また、図７は、図６のＡ−Ａ線に沿った拡大断面図である。なお、図５では、複数のデバイス領域ＤＶＰの周囲を囲む枠領域ＦＲを明示するため、枠領域ＦＲに模様を付して示している。
【００４９】
図５に示すように、本工程で準備する配線基板ＭＰＳは、枠領域ＦＲの内側に複数のデバイス領域ＤＶＰを備えている。詳しくは、複数のデバイス領域ＤＶＰが行列状に配置されている。言い換えれば、配線基板ＭＰＳは、複数のデバイス領域ＤＶＰの外側に枠領域ＦＲを備えている。デバイス領域ＤＶＰの数は、図５に示す態様に限定されないが、本実施の形態の配線基板ＭＰＳは、例えば、行列状（図５では４行×１２列）に配置された４８個のデバイス領域ＤＶＰを備えている。つまり、配線基板ＭＰＳは、複数のデバイス領域ＤＶＰを有する、所謂、多数個取り基板である。
【００５０】
また、各デバイス領域ＤＶＰの周囲には、図４に示す個片化工程で配線基板ＭＰＳを切断する予定領域であるダイシング領域（ダイシングライン）ＤＣＰが設けられている。図５に示すように、ダイシング領域ＤＣＰは、隣り合うデバイス領域ＤＶＰの間、および枠領域ＦＲとデバイス領域ＤＶＰの間、に配置されている。
【００５１】
各デバイス領域ＤＶＰは、図２および図３に示す配線基板ＷＳに相当する。本工程で準備する配線基板ＭＰＳが有する各デバイス領域ＤＶＰには、上面（表面、チップ搭載面）ＷＳｔ側にチップ搭載領域ＣＭＲ（図６参照）が設けられ、チップ搭載領域ＣＭＲの周囲には、絶縁膜ＳＲ１から露出する複数の端子ＢＦ（図６参照）が形成されている。また、デバイス領域ＤＶＰの上面ＷＳｔとは反対側の下面（裏面、実装面）ＷＳｂには、複数のランド（端子、外部端子）ＬＤが形成されている。本工程では、複数のランドＬＤには、図２に示す半田ボールＳＢは接続されず、複数のランドＬＤのそれぞれが絶縁膜ＳＲ２から露出している。
【００５２】
また、枠領域ＦＲは、図１〜図３に示す半導体装置ＰＫＧ１を構成する各部材が形成されない空き領域である。枠領域ＦＲは、配線基板ＭＰＳに半導体装置の各部材を組み立てる際に加工代として利用される。また、製品である半導体装置ＰＫＧ１には残らないが、図４に示す製造工程において利用する部材が形成されている。
【００５３】
図５に示すように、配線基板ＭＰＳは平面視において四角形を成し、その周縁部に、Ｘ方向に沿って延びる辺ＭＰｓ１、辺ＭＰｓ１と対向する辺ＭＰｓ２、Ｘ方向と直交するＹ方向に沿って延びる辺ＭＰｓ３、および辺ＭＰｓ３と対向する辺ＭＰｓ４を有する。図５に示す例では、配線基板ＭＰＳは平面視において長方形を成し、辺ＭＰｓ１および辺ＭＰｓ２は長辺、辺ＭＰｓ３および辺ＭＰｓ４は短辺になっている。複数のデバイス領域ＤＶＰのそれぞれの平面形状は、四角形から成り、複数のデバイス領域ＤＶＰは、辺ＭＰｓ１および辺ＭＰｓ３のそれぞれに沿って行列状に設けられている。
【００５４】
また、枠領域ＦＲは、辺ＭＰｓ１と複数のデバイス領域ＤＶＰとの間の領域ＦＲ１、辺ＭＰｓ２と複数のデバイス領域ＤＶＰとの間の領域ＦＲ２、辺ＭＰｓ３と複数のデバイス領域ＤＶＰとの間の領域ＦＲ３、および辺ＭＰｓ４と複数のデバイス領域ＤＶＰとの間の領域ＦＲ４を有する。
【００５５】
また、図５に示すように、配線基板ＭＰＳの辺ＭＰｓ１側の領域ＦＲ１には、複数のゲートパターンＧＴｐが形成されている。また、配線基板ＭＰＳの辺ＭＰｓ２側の領域ＦＲ２には、複数のベントパターンＶＴｐが形成されている。複数のゲートパターンＧＴｐは、図７に示す絶縁膜ＳＲ１から露出する金属パターンであって、デバイス領域ＤＶＰの各列の中央に形成されている。また、複数のベントパターンＶＴｐは、図７に示す絶縁膜ＳＲ１に形成された溝パターンであって、複数のゲートパターンＧＴｐと対向する位置に形成されている。
【００５６】
詳細は後述するが、図４に示す封止工程では、成形金型内に樹脂を供給した後、硬化させる、所謂、トランスファモールド方式で封止体を形成する。この封止用の樹脂は配線基板ＭＰＳの辺ＭＰｓ１側から供給され、成形金型内の気体は、配線基板ＭＰＳの辺ＭＰｓ２側から排出される。ゲートパターンＧＴｐは、樹脂の供給口であるゲート部に形成されたゲート樹脂を剥離させ易くするために形成されている。また、ベントパターンＶＴｐは、成形金型内の気体を排出する方向を制御するために形成されている。
【００５７】
また、図５に示すように、本実施の形態の配線基板ＭＰＳには、情報を暗号化した図形記号であるコード（識別情報、暗号化識別情報）ＭＫ３が形成されている。コードＭＫ３は、複数の配線基板ＭＰＳに対して処理を施す場合に、各配線基板ＭＰＳを識別するための固有な情報である基板ＩＤを暗号化した図形記号である。コードＭＫ３は、枠領域ＦＲの一部に設けられたマーキング領域ＭＫＲに形成されている。図５に示す例では、マークＭＫ３が形成されるマーキング領域ＭＫＲは、枠領域ＦＲのうち、配線基板ＭＰＳの辺ＭＰｓ２と複数のデバイス領域ＤＶＰの間の領域ＦＲ２の一部に設けられる。なお、本実施の形態では、予め配線基板ＭＰＳにコード（識別情報）ＭＫ３が形成（付与）されている場合を例として説明するが、本工程においてコードＭＫ３を形成してもよい。
【００５８】
コードＭＫ３は、図４に示す各製造工程において、配線基板ＭＰＳに搭載される部品の履歴や配線基板ＭＰＳの各デバイス領域ＤＶＰに対する加工の履歴をトレース可能にするための識別記号である。このため、配線基板ＭＰＳに封止体が形成された後に、コードＭＫ３を読み取ることができるように、封止体が形成されない位置に形成される。
【００５９】
また、コードＭＫ３は、複数の配線基板ＭＰＳを識別するために設ける。したがって、図１に示すマークＭＫ１のように、文字情報にすることもできるが、図形情報にすることで、単位面積当たりの情報量を増大させることができる。したがって、マーキング領域ＭＫＲの面積を小さくする点からは、図形情報を形成することが好ましい。また、図６に示すコードＭＫ３のように、Ｘ方向とＹ方向に情報を持つ二次元コードの場合、特に、マーキング領域ＭＫＲの面積を小さくできる。
【００６０】
図５に示す例では、コードＭＫ３は、図１に示すコードＭＫ２とは異なる暗号化ルールに基づいた図形記号であるが、コードＭＫ２の切り出しシンボルと同様に、コードＭＫ３の位置や向きを検出するためのアライメントマークを含んでいる。また、例えば、コードＭＫ３には、誤り訂正用の符号（例えば、リードソロモン符号と呼ばれる誤り訂正符号）を含めることができる。
【００６１】
また、本実施の形態のコードＭＫ３は、絶縁膜ＳＲ１の下層に形成された金属層ＭＬ１に、例えばレーザ光を照射し、金属層ＭＬ１の露出面に凹凸を形成することで識別可能にした刻印（engraved mark）である。金属層ＭＬ１は、絶縁膜ＳＲ１にレーザを照射することで露出させることができる。
【００６２】
なお、コードＭＫ３の情報を正しく読み取ることができれば、上記の態様には限定されず、例えば、絶縁膜ＳＲ１に凹凸を形成しても良い。この場合、絶縁膜ＳＲ１の下層に金属層ＭＬ１を形成しなくても良いので、配線基板ＭＰＳの使用材料を低減できる。ただし、コードＭＫ３を読み取り易さを考慮すると、光の反射量に差が付き易くなるように、マーキング領域ＭＫＲに金属層ＭＬ１を形成し、金属層ＭＬ１を絶縁膜ＳＲ１から露出させることが好ましい。
【００６３】
また、枠領域ＦＲのうち、マーキング領域ＭＫＲと複数のデバイス領域ＤＶＰとの間には、ダム部ＤＭが形成されている。本実施の形態では、ダム部ＤＭは、絶縁膜ＳＲ１を取り除くことにより形成された溝であって、マーキング領域ＭＫＲを囲むように形成されている。
【００６４】
詳細は後述するが、マーキング領域ＭＫＲと複数のデバイス領域ＤＶＰとの間にダム部ＤＭを形成することで、封止工程において、封止体の本体部の周囲に樹脂が漏れた場合でも、コードＭＫ３の読み取りが可能になる。
【００６５】
図５に示すコードＭＫ３は、配線基板ＭＰＳの製造工程において形成され、後述する図１０に示すメインサーバに基板ＩＤが登録される。なお、配線基板ＭＰＳが購入部品である場合には、基板ＩＤは、例えば本工程、あるいは次のダイボンド工程のダイボンド作業前に、コードＭＫ３を読み取った時に登録される。
【００６６】
＜ダイボンド工程＞
次に、図４に示すダイボンド工程では、図８に示すように、複数の半導体チップＣＰを複数のデバイス領域ＤＶＰに搭載する。図８は、図６に示す配線基板に複数の半導体チップを搭載した状態を示す拡大平面図である。また、図９は、図７に示す配線基板に半導体チップを搭載した状態を示す拡大断面図である。また、図１０は、図４に示すダイボンド工程の詳細を模式的に示す説明図である。
【００６７】
本工程では、図８および図９に示すように、配線基板ＭＰＳのチップ搭載面である上面ＷＳｔ上に半導体チップＣＰを搭載する。半導体チップＣＰは、複数のパッドＰＤが形成された表面ＣＰｔおよび表面ＣＰｔの反対側に位置する裏面ＣＰｂ（図９参照）を有している。本実施の形態の例では、半導体チップＣＰは、裏面ＣＰｂが配線基板ＭＰＳの上面ＷＳｔと対向するように、所謂、フェイスアップ実装方式により配線基板ＭＰＳ上に搭載される。また、図９に示す例では、半導体チップＣＰは、接着材ＤＢを介して配線基板ＭＰＳに接着固定される。接着材ＤＢは、例えばエポキシ樹脂などの熱硬化性樹脂からなる。
【００６８】
また、図１０に模式的に示すように、本実施の形態のダイボンド工程は、半導体チップＣＰを配線基板ＭＰＳに搭載する前後で配線基板ＭＰＳに形成されたコードＭＫ３を読み取って、記憶装置を備えるメインサーバＭＳに読み取った情報（本実施の形態では、配線基板ＭＰＳの固有情報である基板ＩＤ）を登録する工程を含む。以下、図１０を用いて説明する。
【００６９】
図１０に示す半導体ウエハＷＨは、半導体基板に集積回路を形成するウエハプロセス、およびそれに続く個片化工程が完了した後のものであり、複数の半導体チップＣＰに分割された状態になっている。
【００７０】
半導体装置のウエハプロセスは、半導体ウエハＷＨの各半導体チップＣＰ（個片化前の半導体チップ）にフォトリソグラフィ技術、ＣＶＤ技術、スパッタリング技術およびエッチング技術等を組み合わせて集積回路を形成する複数の工程を含んでいる。また、ウエハプロセスは、各半導体チップＣＰの主面（集積回路が形成された面）に形成されたパッドＰＤ（図８参照）の表面にプローブ針を接触させ、前記集積回路を構成する素子の良否や素子間を接続する配線の導通・非導通を判別する電気特性検査工程を含んでいる。
【００７１】
また、半導体チップＣＰを個片化する工程は、電気特性検査工程が完了した半導体ウエハＷＨの裏面（主面とは反対側の面）にダイシングテープを貼り付け、この状態で半導体ウエハＷＨを切断することにより複数の半導体チップＣＰを取得する工程である。半導体ウエハＷＨから個片化された複数の半導体チップＣＰは、上記ダイシングテープに保持された状態で図４に示すダイボンド工程に搬送される。
【００７２】
半導体ウエハＷＨから個片化された上記複数の半導体チップＣＰのそれぞれには、前工程において、半導体ウエハＷＨの製造ロット番号、半導体ウエハ番号、半導体ウエハＷＨ内における当該半導体チップＣＰの位置、当該半導体チップＣＰが良品か不良品か等の情報を含む固有の情報、言い換えると、各個別情報に紐付けされたチップＩＤ（チップ識別情報）が付与される。そして、半導体ウエハＷＨ（個片化された複数の半導体チップＣＰ）がダイボンド工程に搬送された後、各半導体チップＣＰのチップＩＤ読み取られ、記憶装置であるメインサーバＭＳに登録される。
【００７３】
すなわち、上記した電気特性検査工程で行われた品質に関する検査結果が、チップＩＤ（チップ識別情報、識別情報、識別コード）、半導体ウエハの製造ロット番号、製造ロット内のウエハ番号、および半導体ウエハＷＨ内の位置情報と共に関連付け（紐付け）されて、メインサーバＭＳに記憶される。
【００７４】
したがって、メインサーバＭＳを参照することにより、各半導体チップＣＰがどの製造ロットで製造され、どの半導体ウエハＷＨのどの位置にあったかという情報を容易（迅速）に取得することができる。
【００７５】
また、図１０に示すように、本実施の形態のダイボンド工程を行うダイボンディング装置ＤＢＭのローダ部（ローダ部と処理部ＰＲＵとの間、ローダ部から処理部ＰＲＵまでの搬送経路上）には、コードリーダＣＲＤ１が設置（配置）されている。また、ダイボンディング装置ＤＢＭのアンローダ部（処理部ＰＲＵとアンローダ部との間、処理部ＰＲＵからアンローダ部までの搬送経路上）には、コードリーダＣＲＤ２が設置（配置）されている。
【００７６】
コードリーダＣＲＤ１およびコードリーダＣＲＤ２は、配線基板ＭＰＳに形成された二次元コードを読み取るＩＤ読み取り装置であって、ダイボンド工程を管理するサーバ（管理サーバＣＴ１）に接続されている。また、管理サーバＣＴ１は、チップＩＤが登録されるメインサーバＭＳに接続されている。
【００７７】
ダイボンド工程では、複数の配線基板ＭＰＳが収納（段積み）された収容部であるスタッカＳＴＫ１をダイボンディング装置ＤＢＭのローダ部にセットする。そして、搬送治具ＤＬＶ１によって１枚ずつスタッカＳＴＫ１から配線基板ＭＰＳを取り出す。なお、使用するスタッカＳＴＫ１のＩＤ管理を行う場合には、スタッカＳＴＫ１のＩＤを読み取る工程を追加しても良い。
【００７８】
続いて、スタッカＳＴＫ１から排出された配線基板ＭＰＳのコードＭＫ３を上記したローダ部のコードリーダＣＲＤ１によって読み取り、読み取った情報、すなわち、配線基板ＭＰＳの固有情報（基板ＩＤ）を管理サーバＣＴ１に転送する。このように半導体チップＣＰを搭載する前に配線基板ＭＰＳのコードＭＫ３を読み取ることで、本工程で製造される製品（製造ロット）の製作のために供給された基材（配線基板ＭＰＳ）として適格か否かを判断することができる。例えば、メインサーバＭＳに予め記録しておいた、データ（対応表）と、読み取った基板ＩＤとを比較し、生産指示のある製品名（製造ロット）に適用する基材か否かを判定する。
【００７９】
その後、配線基板ＭＰＳは、ダイボンディング装置ＤＢＭの処理部ＰＲＵ（ローダ部とアンローダ部との間の領域）に供給（搬送）され、処理部ＰＲＵ内にセットされる。なお、上記の判定において、異なる基材（非該当品）と判定した場合は、基材の供給（排出、搬送）を停止する。
【００８０】
次に、ダイボンディング装置ＤＢＭの処理部ＰＲＵに配線基板ＭＰＳが供給され、ダイボンディング処理が実行される。本実施の形態では、例えば、図６に示す複数のチップ搭載領域ＣＭＲのそれぞれに、図９に示す接着材ＤＢが供給される。このとき、供給された配線基板ＭＰＳが不良のデバイス領域ＤＶＰを有しており、さらに、不良のデバイス領域ＤＶＰに関する情報もメインサーバＭＳに登録していた場合は、良品のデバイス領域ＤＶＰのみを選択して接着材ＤＢを供給することができる。そのため、材料（ここでは、接着材ＤＢ）の使用量を削減できるので、製造コストを低減できる。
【００８１】
次に、半導体ウエハＷＨから個片化された半導体チップＣＰが１個ずつピックアップされ、配線基板ＭＰＳのチップ搭載領域上に配置される。なお、このときも上記と同様に、不良のデバイス領域ＤＶＰに関する情報もメインサーバＭＳに登録していた場合は、良品のデバイス領域ＤＶＰのみを選択して半導体チップＣＰを配置することができるため、製造歩留りを向上することができる。
【００８２】
次に、半導体チップＣＰを配線基板ＭＰＳに向かって押し付けて接着材ＤＢを押し広げた後、接着材ＤＢを硬化させることで半導体チップＣＰを接着固定する。なお、接着材ＤＢを硬化させる工程は、複数のデバイス領域ＤＶＰのそれぞれに半導体チップＣＰを配置した後、一括して硬化させることもできる。
【００８３】
次に、半導体チップＣＰのダイボンディング作業の完了が確認されると、加工結果が管理サーバＣＴ１を介してメインサーバＭＳに登録される。この時点で半導体チップＣＰの固有情報であるチップＩＤ、配線基板ＭＰＳの固有情報である基板ＩＤ、および加工処理の条件が紐付けされる。例えば、チップＩＤが“ＷＨ００１Ｘ０１Ｙ０１”の半導体チップＣＰは、基板ＩＤが“Ｋ００１”の配線基板ＭＰＳにおけるロケーション“Ｘ０１Ｙ０１”の位置に、ダイボンディング装置ＤＢＭで加工レシピ（ＲＥ００１）に基づいて、配置されたことが記録される。
【００８４】
なお、半導体チップＣＰが配線基板ＭＰＳに搭載される際は、予めメインサーバＭＳに登録された当該半導体チップＣＰのチップＩＤが参照され、その半導体チップＣＰが前工程の電気特性検査で良品と判定されたか否かが確認される。そして、その半導体チップＣＰが不良品と判定されている場合、当該半導体チップＣＰは、配線基板ＭＰＳに搭載されない。
【００８５】
その後、配線基板ＭＰＳにおいて半導体チップが配置された位置が確認される。そして、同一の配線基板ＭＰＳにおいて、さらに半導体チップＣＰを配置できる状態（半導体チップが配置されていないデバイス領域ＤＶＰがある状態）と判断されると、配線基板ＭＰＳにおける次の加工対象位置に進められダイボンディング作業が繰り返される。
【００８６】
一方、同一の配線基板ＭＰＳに対する加工（ここでは、ダイボンディング作業）がすべて終了したものと判断されると、ダイボンディング作業が完了した１枚目の配線基板ＭＰＳは、ダイボンディング装置ＤＢＭの処理部ＰＲＵからアンローダ部に搬送される。なお、図９に示す接着材ＤＢを一括して硬化させる場合には、配線基板ＭＰＳは、アンローダ部に搬送される前に装置内のベーク炉に搬送され、高温雰囲気において接着材ＤＢの硬化処理が施される。
【００８７】
続いて、この配線基板ＭＰＳのコードＭＫ３がアンローダ部のコードリーダＣＲＤ２によって読み取られる。そして、その基板ＩＤが管理サーバＣＴ１を介してメインサーバＭＳに照会される。そして、問合せの結果、この基板ＩＤがローダ部のコードリーダＣＲＤ１によって読み取られた基板ＩＤと一致することが確認されると、管理サーバＣＴ１は、この配線基板ＭＰＳをラックＬＫ１に収納することを許可する。
【００８８】
なお、上記の問合せの結果、ローダ部のコードリーダＣＲＤ１で読み取った基板ＩＤと一致しないことが確認された場合は、異常事態と判断し、作業は中止される。すなわち、ダイボンディング作業は中止され、エラーの内容がモニタに表示される。
【００８９】
ダイボンド工程が完了した配線基板ＭＰＳはラックＬＫ１に収納され、この配線基板ＭＰＳの収納結果が、管理サーバＣＴ１を介してメインサーバＭＳに登録される。その後、ラックＬＫ１が満杯か否かが判断され、ラックＬＫ１が満杯に達していない、言い換えると、このラックＬＫ１にさらに別の配線基板ＭＰＳを収納できると判断された場合は、満杯と判断されるまで、ラックＬＫ１に収容する作業が繰り返される。
【００９０】
なお、図１０に示す例では、ラックＬＫ１には識別情報が付与されていないが、変形例としてラックＬＫ１に識別情報を付与しても良い。この場合、ラックＬＫ１に形成された識別情報を記号化したコードを読み取って、管理サーバＣＴ１を介してメインサーバＭＳに登録することで、ラックＬＫ１単位で製造履歴を管理することができる。
【００９１】
＜ワイヤボンド工程＞
次に、図４に示すワイヤボンド工程では、図１１に示すように、半導体チップＣＰの表面ＣＰｔに形成された複数のパッドＰＤと、半導体チップＣＰの周囲に配置された複数の端子ＢＦとを、複数のワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。図１１は、図８に示す半導体チップと配線基板の端子を、ワイヤを介して電気的に接続した状態を示す拡大平面図である。また、図１２は、図９に示す半導体チップと配線基板の端子を、ワイヤを介して電気的に接続した状態を示す拡大平面図である。
【００９２】
本工程では、図１２に例示するワイヤボンディング装置ＷＢＭを用いて、例えば金（Ａｕ）、あるいは銅（Ｃｕ）などの金属材料から成るワイヤＢＷの一端部を半導体チップＣＰのパッドＰＤに接合し、他端部を配線基板ＭＰＳの端子ＢＦに接合する。接合方式としては、例えば、接合部に超音波を印加して金属結合を形成する方式、熱圧着させる方式、あるいは、超音波と熱圧着を併用する方式、などを用いることができる。なお、図１２では、ワイヤボンディング方法の例として、先にワイヤＢＷの一部（一端部）をパッドＰＤに接続する、所謂正ボンディング方式で接続する方法を示している。ただし、変形例としては、端子ＢＦとワイヤＢＷの一端部を先に接続する、所謂、逆ボンディング方式でも良い。
【００９３】
また、ワイヤＢＷとして、金からなるワイヤＢＷを用いる場合には、高価な材料の使用量を低減する観点から、ワイヤＢＷの線径を細くすることが好ましい。なお、本実施の形態におけるワイヤＢＷの線径は、例えば２３μｍ〜２５μｍである。
【００９４】
また、図示は省略するが、上記ダイボンド工程で図１０を用いて説明した方法と同様に、本実施の形態のワイヤボンド工程は、ワイヤボンディング作業を行う前後で、配線基板ＭＰＳに形成されたコードＭＫ３を読み取って、記憶装置を備えるメインサーバＭＳに読み取った情報（基板ＩＤ）を登録する工程を含む。
【００９５】
このため、本実施の形態では、ワイヤボンディング作業の完了が確認されると、加工結果が管理サーバＣＴ１を介してメインサーバＭＳに登録される。この時点で半導体チップＣＰの固有情報であるチップＩＤ、配線基板ＭＰＳの固有情報である基板ＩＤ、およびワイヤボンド工程での加工処理の条件が紐付けされる。例えば、基板ＩＤが“Ｋ００１”の配線基板ＭＰＳにおけるロケーション“Ｘ０１Ｙ０１”の位置に搭載されたチップＩＤが“ＷＨ００１Ｘ０１Ｙ０１”の半導体チップＣＰは、ワイヤボンディング装置ＷＢＭでワイヤ（Ｗ００１）を用いてワイヤボンディング方式（ＲＷＢ００１）に基づいてワイヤボンディングされたことが記録される。
【００９６】
＜封止工程＞
次に、図４に示す封止工程では、図１２に示す半導体チップＣＰ、複数のワイヤＢＷ、および複数の端子ＢＦのそれぞれの一部を樹脂により封止し、図１３に示す封止体ＭＲを形成する。
【００９７】
図１３は、図１２に示す複数のデバイス形成領域を成形金型で挟んだ状態で、成形金型のキャビティ内に樹脂を供給した状態を示す拡大断面図である。また、図１４は、図１３に示す成形金型から配線基板を取り出した状態の全体構造を示す平面図である。また、図１５は、図１３に示す成形金型の断面視における構造を模式的に示す説明図である。また、図１６は、図１４のＡ部の拡大平面図である。
【００９８】
本工程では、複数のデバイス領域ＤＶＰのそれぞれに封止体ＭＲを形成し、図１２に示す半導体チップＣＰ、複数のワイヤＢＷ、および複数の端子ＢＦを樹脂により封止する。
【００９９】
また、図１３に示す例では、上型（第１金型）ＭＴ１と、下型（第２金型）ＭＴ２を備える成形金型ＭＴを用いて、所謂、トランスファモールド方式により封止体ＭＲを形成する。詳しくは、本工程では、成形金型ＭＴで配線基板ＭＰＳを挟んだ状態で、成形金型ＭＴ内に軟化した樹脂を圧入した後、この樹脂を硬化させることにより、封止体ＭＲを形成する。その後、成形金型ＭＴと配線基板ＭＰＳとを剥離させれば、図１４に示すように、デバイス領域ＤＶＰのそれぞれに、封止体ＭＲが形成された配線基板ＭＰＳが得られる。
【０１００】
成形金型ＭＴが備える上型ＭＴ１は、金型面（クランプ面ともいう）ＭＴ１ａ、およびこの金型面ＭＴ１ａに形成されたキャビティ（凹部ともいう）ＭＴ１ｂを有する。また、下型ＭＴ２は、上型ＭＴ１の金型面ＭＴ１ａに対向する金型面（クランプ面）ＭＴ２ａを有する。なお、本実施の形態では、配線基板ＭＰＳの上面ＷＳｔ側に封止体ＭＲを形成し、下面ＷＳｂ側には封止体ＭＲを形成しないので、下型ＭＴ２にはキャビティＭＴ１ｂのような凹部は形成されず、配線基板ＭＰＳの下面ＷＳｂの全体を覆っている。
【０１０１】
また、図１５に示すように、成形金型ＭＴは、樹脂タブレットを収納するポット部ＰＴを有する。ポット部ＰＴに挿入され、図１５に矢印を付して示すように、下型ＭＴ２側から上型ＭＴ１側に向かって動作するプランジャＰＪを有する。また、ポット部と対向する位置には、カルＣＬと呼ばれる空間が設けられる。また成形金型ＭＴの上型ＭＴ１は、ランナ部ＲＮを介してカルＣＬと連通するゲート部ＧＴを有する。ゲート部ＧＴは、キャビティＭＴ１ｂにも連通し、キャビティＭＴ１ｂとランナ部ＲＮの間に位置する。ゲート部ＧＴは、キャビティＭＴ１ｂに樹脂ＭＲｐを供給するための供給口であって、ゲート部ＧＴでは、上型ＭＴ１と配線基板ＭＰＳの間に隙間が存在する。また、成形金型ＭＴの上型ＭＴ１は、金型内部の空間に残った空気などの気体を排出するベント部ＶＴを有する。ベント部ＶＴはゲート部ＧＴとは異なる位置に設けられ、図１５に示す例では、ゲート部ＧＴとベント部ＶＴとはキャビティＭＴ１ｂを挟んで互いに反対側に設けられる。また、ベント部ＶＴはキャビティＭＴ１ｂに連通する。
【０１０２】
図１５に示す上型ＭＴ１と下型ＭＴ２との間に配線基板ＭＰＳを配置した状態で上型ＭＴ１と下型ＭＴ２とを組み合わせると、図１５に示すようにポット部ＰＴとカルＣＬの間に空間が形成される。また、キャビティＭＴ１ｂと配線基板ＭＰＳの間には、中空空間が形成される。配線基板ＭＰＳは、この中空空間内に半導体チップＣＰが位置するように位置決めされ、図１３に示す上型ＭＴ１の金型面ＭＴ１ａと下型ＭＴ２の金型面ＭＴ２ａとで挟み込まれる（クランプされる）。
【０１０３】
また、本実施の形態では、複数のデバイス領域ＤＶＰが一つのキャビティＭＴ１ｂ内に位置するように配置され、複数のデバイス領域ＤＶＰを一括して封止する封止体ＭＲが形成される。このように、複数のデバイス領域ＤＶＰを一括して覆う封止体ＭＲを形成する封止方式は、ＭＡＰ（Mold Array Process）方式と呼ばれ、デバイス領域ＤＶＰ毎に封止体ＭＲを形成する個片モールド方式と比較して、デバイス領域ＤＶＰの平面サイズを低減できる。なお、本実施の形態に対する変形例としては、上記した個片モールド方式を適用しても良い。
【０１０４】
ポット部ＰＴには樹脂タブレットが収容され、封止工程では成形金型を加熱することにより、樹脂タブレットを軟化させて、ペースト状の樹脂ＭＲｐを得る。樹脂ＭＲｐが軟化した状態でプランジャＰＪをカルＣＬに向かって押し上げると、樹脂ＭＲｐは、ランナ部ＲＮおよびゲート部ＧＴを通ってキャビティＭＴ１ｂ内に供給される。
【０１０５】
樹脂ＭＲｐには、上記したように、例えばエポキシ樹脂などの熱硬化性樹脂、硬化剤、およびシリカなど、多数のフィラ粒子が含まれる。キャビティＭＴ１ｂに供給する樹脂の流動性は、フィラ粒子の含有率により調整することができる。樹脂の流動性が高い場合には、供給圧力を低減することができる。一方、樹脂の流動性が低い場合には、キャビティＭＴ１ｂへの樹脂の供給圧力を高くすることで、樹脂の未充填領域の発生を抑制できる。
【０１０６】
また、キャビティＭＴ１ｂ内に樹脂ＭＲｐが供給されると、キャビティＭＴ１ｂ内の気体がベント部ＶＴから排出される。このように、キャビティＭＴ１ｂに連通するベント部ＶＴを設けることで、キャビティＭＴ１ｂ内に未充填領域が発生することを抑制できる。
【０１０７】
また、キャビティＭＴ１ｂ内の空間が樹脂ＭＲｐで満たされると、ベント部ＶＴからは、余分な樹脂ＭＲｐの一部が排出される。このようにベント部ＶＴから樹脂ＭＲｐの一部が排出されるまで、樹脂ＭＲｐの供給を継続することで、キャビティＭＴ１ｂ内に未充填領域が発生することを抑制できる。
【０１０８】
また、図８および図１１に示すように、配線基板ＭＰＳの枠領域ＦＲのうち、ベント側の領域ＦＲ２には、図１５に示すベント部ＶＴと重なる位置に、ベントパターンＶＴｐが形成されている。ベントパターンＶＴｐは、絶縁膜ＳＲ１を除去することにより形成された溝パターンであって、図８に示す例では、矩形状に蛇行しながら配線基板ＭＰＳの周縁部に向かって延びている。
【０１０９】
以上のように形成された封止体ＭＲは、図１４に示すように、複数のデバイス領域ＤＶＰを覆う本体部ＭＲｍの他、ゲート部ＧＴ（図１５参照）およびランナ部ＲＮ（図１５参照）に形成されるゲート樹脂部ＭＲｇと、カルＣＬ（図１５参照）に形成されるカル樹脂部ＭＲｃと、が形成される。図１４に示す例では、ゲート樹脂部ＭＲｇは、デバイス領域ＤＶＰの列毎に形成されている。また、複数のゲート樹脂部ＭＲｇのそれぞれは、配線基板ＭＰＳの上面ＷＳｔにおいて、絶縁膜ＳＲ１から露出する金属製のゲートパターンＧＴｐ（図５参照）上に形成される。このようにゲート樹脂部ＭＲｇを金属製の部材上に形成することで、本工程の後で実施するゲートブレイク工程において、ゲート樹脂部ＭＲｇと封止体ＭＲの本体部ＭＲｍとを分離させ易くなる。
【０１１０】
図１４に示す例では、ゲート部ＧＴ（図１５参照）が配線基板ＭＰＳの辺ＭＰｓ１側に配置される。つまり、本実施の形態の封止工程では、樹脂が辺ＭＰｓ１側から供給される。また、図１４に示す例では、ベント部ＶＴ（図１５参照）が配線基板ＭＰＳの辺ＭＰｓ２側に配置される。つまり、本実施の形態の封止工程では、キャビティＭＴ１ｂ（図１５参照）の気体や樹脂は、辺ＭＰｓ１と対向する辺ＭＰｓ２側から排出される。
【０１１１】
また、本実施の形態のように、トランスファモールド方式で封止体ＭＲ（図１３参照）を形成する場合、図１６に示すように、封止体ＭＲの本体部ＭＲｍの周縁部において、フラッシュ樹脂部ＭＲｆが形成される。フラッシュ樹脂部ＭＲｆは、図１３に示す成形金型ＭＴの上型ＭＴ１の金型面ＭＴ１ａと配線基板ＭＰＳの上面ＷＳｔとの界面に漏れ出た樹脂ＭＲｐ（図１５参照）が、配線基板ＭＰＳの周縁部に向かって広がることで形成された樹脂バリである。
【０１１２】
また、フラッシュ樹脂部ＭＲｆには、本体部ＭＲｍと同様に、黒色の顔料成分が含まれているので、コードＭＫ３がフラッシュ樹脂部ＭＲｆに覆われた場合、以降の工程では、コードＭＫ３を読み取ることができなくなってしまう。
【０１１３】
図１６に示すように配線基板ＭＰＳに溝パターンであるベントパターンＶＴｐを形成した場合、ベントパターンＶＴｐに沿って余分な樹脂を排出することで、ベントパターンＶＴｐが形成されていない領域での樹脂の漏れを抑制することができる。しかし、ベントパターンＶＴｐを形成した場合でも、樹脂漏れを完全に防止することは難しく、図１６に示すように、フラッシュ樹脂部ＭＲｆが形成される。
【０１１４】
そこで、本実施の形態では、コードＭＫ３が形成されるマーキング領域ＭＫＲと複数のデバイス領域ＤＶＰとの間にダム部ＤＭを形成することで、フラッシュ樹脂部ＭＲｆの広がりを堰き止めている。ダム部ＤＭは、フラッシュ樹脂部ＭＲｆが、マーキング領域ＭＫＲ上に広がることを抑制するために、フラッシュ樹脂部ＭＲｆの広がり方向を制御するための部材である。ダム部ＤＭは、封止工程に先だって、予め形成されている。図１３に示す例では、配線基板ＭＰＳの上面ＷＳｔ側を絶縁膜ＳＲ１で覆った後、絶縁膜ＳＲ１および絶縁膜ＳＲ１の下層の金属層ＭＬ１の一部を除去することにより形成された溝パターンであるダム部ＤＭを形成し、図４に示すダイボンド工程およびワイヤボンド工程は、ダム部ＤＭが形成された状態で実施される。
【０１１５】
本実施の形態によれば、上記のようにマーキング領域ＭＫＲが樹脂に覆われることを抑制するダム部ＤＭを設けることにより、封止体ＭＲを形成した後で、コードＭＫ３を読み取ることが可能になる。
【０１１６】
図１６に示すマーキング領域ＭＫＲがフラッシュ樹脂部ＭＲｆにより覆われることを抑制する観点から好ましいダム部ＤＭの上記以外の詳細な態様については、半導体装置の製造方法を一通り説明した後で、説明する。
【０１１７】
本実施の形態では、基材準備工程の段階で予めダム部ＤＭが形成された配線基板ＭＰＳを準備する実施態様について例示的に説明したが、ダム部ＤＭは、少なくとも封止体ＭＲを形成する直前までに形成されていれば良い。例えば、レーザを照射して図１３に示す絶縁膜ＳＲ１などを除去してダム部ＤＭを形成する場合、フォトリソグラフィ技術を利用する場合と比較して、比較的簡単にダム部ＤＭを形成することができる。この場合、図４に示す封止工程を行う前の任意のタイミングでダム部ＤＭを形成することもできる。
【０１１８】
ただし、本実施の形態のように、ダイボンド工程やワイヤボンド工程において、コードＭＫ３を読み取って、製造工程の履歴を登録するためには、本実施の形態のように基材準備工程の時点で、コードＭＫ３が形成されていることが好ましい。
【０１１９】
また、図５に示す例では、枠領域ＦＲのうち、領域ＦＲ３および領域ＦＲ４の幅（配線基板ＭＰＳの周縁部から複数のデバイス領域ＤＶＰまでのＸ方向の長さ）は、領域ＦＲ１および領域ＦＲ２の幅（配線基板ＭＰＳの周縁部から複数のデバイス領域ＤＶＰまでのＹ方向の長さ）よりも長い。しかし、領域ＦＲ３および領域ＦＲ４にコードＭＫ３を配置した場合でも、以下の理由により、コードＭＫ３がフラッシュ樹脂部ＭＲｆに覆われる懸念がある。
【０１２０】
すなわち、半導体装置の外形寸法には、製品種類に応じて種々のバリエーションがある。一方、半導体装置の製造効率を向上させるためには、一つの製造設備でできる限り多品種の製品を製造可能にすることが好ましい。製造設備を兼用化する観点からは、多数個取り基板である配線基板ＭＰＳの平面サイズを兼用化することが好ましい。また、本実施の形態によりＭＡＰ方式で封止体ＭＲを形成する場合、封止体ＭＲの本体部ＭＲｍの平面寸法を兼用化することが好ましい。
【０１２１】
したがって、デバイス領域ＤＶＰのそれぞれの平面サイズに応じて、領域ＦＲ１、ＦＲ２、ＦＲ３、ＦＲ４の幅は変化するが、コードＭＫ３を配置可能な領域、すなわち、封止工程において、キャビティＭＴ１ｂ（図１５参照）に覆われない部分の面積は変化しない。一枚の配線基板ＭＰＳから取得可能な製品の数を増加させ、かつ、配線基板ＭＰＳの平面サイズを多品種に対応可能にする場合、キャビティＭＴ１ｂに覆われない部分の面積は小さい方が好ましい。この結果、コードＭＫ３を配置可能な領域の面積は小さくなる。
【０１２２】
また、図１４に示す枠領域ＦＲのうち、ゲートパターンＧＴｐ（図５参照）が形成される領域ＦＲ１は、封止体ＭＲの本体部ＭＲｍの周囲に、樹脂を供給する圧力を安定させるための距離が必要になる。また、枠領域ＦＲのうち、ベントパターンＶＴｐが形成される領域ＦＲ２は、本体部ＭＲｍの周囲に封止工程時の静圧を調整するための距離が必要になる。一方、枠領域ＦＲのうち、短辺に沿って配置される領域ＦＲ３や領域ＦＲ４には、ゲートパターンＧＴｐやベントパターンＶＴｐが形成されないので、図１５に示す金型面ＭＴ１ａで配線基板ＭＰＳの上面ＷＳｔを押さえることができれば、本体部ＭＲｍの周囲に長い距離を確保する必要はない。
【０１２３】
このため、図１４に示す例では、領域ＦＲ３および領域ＦＲ４において、配線基板ＭＰＳの周縁部（辺ＭＰｓ３または辺ＭＰｓ４）から封止体ＭＲの本体部ＭＲｍまでの距離は、領域ＦＲ２における配線基板ＭＰＳの周縁部（辺ＭＰｓ２）から本体部ＭＲｍまでの距離よりも短い。
【０１２４】
また、本実施の形態の例では、図１６に示すように平面視において長方形を成すコードＭＫ３の短辺（図１６で言うＹ方向に沿った辺）の長さは、図１４に示す領域ＦＲ３および領域ＦＲ４において、配線基板ＭＰＳの周縁部（辺ＭＰｓ３または辺ＭＰｓ４）から封止体ＭＲの本体部ＭＲｍまでの距離よりも長い。このため、コードＭＫ３は領域ＦＲ３および領域ＦＲ４のいずれにも配置することができず、領域ＦＲ２に配置することが好ましい。
【０１２５】
また、図１６に示す例では、平面視において、コードＭＫ３はダイシング領域ＤＣＰを跨ぐように形成されている。ダイシング領域ＤＣＰを跨ぐようにコードＭＫ３を配置した場合、後述する個片化工程で、コードＭＫ３が切断されてしまうので、切断加工後にコードＭＫ３を読み取ることができない。しかし、個片化工程の段階では、封止体ＭＲに図１に示すマークＭＫ１およびコードＭＫ２が付されているので、コードＭＫ３が切断されても各製品の製造履歴を識別することは可能である。また、ダイシング領域ＤＣＰを跨ぐようにコードＭＫ３を配置した場合、マーキング領域ＭＫＲの面積を増大させることができるので、コードＭＫ３の情報量を増やすことができる。
【０１２６】
次に、ゲートブレイク工程として、図１４に示す封止体ＭＲの本体部ＭＲｍとゲート樹脂部ＭＲｇとを分離する。図１７は、図１４に示す封止体の本体部とゲート樹脂部とを分離するゲートブレイク工程を模式的に示す説明図である。ゲートブレイク工程では、図１７に模式的に示すように、配線基板ＭＰＳおよび封止体ＭＲの本体部ＭＲｍを固定した状態で、ゲート樹脂部ＭＲｇの下面側を押し上げピンなどの押圧治具ＥＰにより押圧する。これにより、本体部ＭＲｍとゲート樹脂部ＭＲｇの境界部分、つまり、図１５に示すゲート部ＧＴの形状により成形された部分を起点として封止体ＭＲが折れ、本体部ＭＲｍとゲート樹脂部ＭＲｇとが分離される。
【０１２７】
この時、ゲート樹脂部ＭＲｇが形成される部分に、絶縁膜ＳＲ１から露出する金属パターンであるゲートパターンＧＴｐを形成し、ゲートパターンＧＴｐとゲート樹脂部ＭＲｇを密着させることで、ゲート樹脂部ＭＲｇと配線基板ＭＰＳの剥離性を向上させることができる。詳しくは、ゲートパターンＧＴｐとゲート樹脂部ＭＲｇの密着面積を増大させる程、ゲートブレイク工程におけるゲート樹脂部ＭＲｇと配線基板ＭＰＳの剥離性を向上させることができる。このため、ゲート樹脂部ＭＲｇと絶縁膜ＳＲ１とが接触して絶縁膜ＳＲ１が剥離することを抑制する観点からは、ゲートパターンＧＴｐの面積は大きくすることが好ましい。例えば、図５に示す複数のゲートパターンＧＴｐのそれぞれの平面積は、複数のベントパターンＶＴｐのそれぞれの平面積よりも大きい。
【０１２８】
また、上記したように一枚の配線基板ＭＰＳから取得可能な製品の数を増加させるためには枠領域ＦＲの面積は小さい方が好ましい。したがって、領域ＦＲ２の延在方向（図５に示すＸ方向）におけるゲートパターンＧＴｐの幅ＧＴｗを大きくすることで、ゲートパターンＧＴｐの平面積を増加させることが好ましい。つまり、図５に示す配線基板ＭＰＳが有する長辺（辺ＭＰｓ１および辺ＭＰｓ２）の延在方向（図５ではＸ方向）において、複数のゲートパターンＧＴｐのそれぞれの幅ＧＴｗは、複数のベントパターンＶＴｐのそれぞれの幅ＶＴｗよりも大きい。
【０１２９】
このように、ゲートパターンＧＴｐの平面積を大きくした場合、図５に示す枠領域ＦＲのうち、樹脂の供給口側に配置される領域ＦＲ１は、マーキング領域ＭＫＲを形成するスペースを確保することが難しい。
【０１３０】
領域ＦＲ２の場合、領域ＦＲ１と比較して相対的に空きスペースが大きいので、マーキング領域ＭＫＲの面積を大きくすることができる。また、図１６に示すように、領域ＦＲ２において、マーキング領域ＭＫＲは、隣り合うベントパターンＶＴｐの間に配置され、ダイシング領域ＤＣＰを跨ぐように配置されている。このように、ダイシング領域ＤＣＰを跨ぐようにマーキング領域ＭＫＲを形成した場合、マーキング領域ＭＫＲの面積を大きくすることができる。そして、マーキング領域ＭＫＲの面積を大きくすることで、コードＭＫ３が有する情報量を増大させることができる。あるいは、マーキング領域ＭＫＲの面積を大きくすることで、コードＭＫ３が有する図形情報の単位パターンの面積を大きくできるので、コードＭＫ３の読み取り精度を向上させることができる。他にも、マーキング領域ＭＫＲの面積（総面積）を大きくすることで、互いに同じ種類である複数のコードＭＫ３を配線基板ＭＰＳに形成することができるので、あるコードＭＫ３が途中で破損したとしても、他のコードＭＫ３を読み取ることで、その配線基板ＭＰＳの情報を取得することができる。
【０１３１】
ところで、図１６に示すフラッシュ樹脂部ＭＲｆの広がりを考慮した場合、図１５に示すゲート部ＧＴ側の辺における樹脂の漏れ量は、他の辺における樹脂の漏れ量と比較すると、相対的に小さい傾向がある。しかし、上記したように、領域ＦＲ１にマーキング領域ＭＫＲを設けるスペースを確保することが困難な場合、領域ＦＲ１以外の領域にマーキング領域ＭＫＲを設ける必要がある。
【０１３２】
また、封止工程の後、図示しないベーク炉で配線基板ＭＰＳを加熱することで、封止体ＭＲを構成する樹脂をさらに硬化させる、ベーク工程（封止体加熱硬化工程）を行っても良い。この場合、図１３に示す成形金型ＭＴ内で封止体ＭＲを構成する樹脂が、例えば、８割程度硬化した時点で成形金型ＭＴから配線基板ＭＰＳを取り出すことができる。また、配線基板ＭＰＳを加熱炉内に配置して硬化させる場合、複数の配線基板ＭＰＳに対して一括して加熱硬化処理を施すことができる。このため、封止工程の作業効率を向上させることができる。
【０１３３】
また、図示は省略するが、上記ダイボンド工程で、図１０を用いて説明した方法と同様に、本実施の形態の封止工程は、封止工程における作業（例えば、封止体形成作業、ゲートブレイク作業、およびベーク作業）を行う前後で、配線基板ＭＰＳに形成されたコードＭＫ３を読み取って、記憶装置を備えるメインサーバＭＳに読み取った情報（基板ＩＤ）を登録する工程を含む。
【０１３４】
このため、本実施の形態では、封止工程における各作業の完了が確認されると、加工結果が管理サーバＣＴ１を介してメインサーバＭＳに登録される。例えば、基板ＩＤが“Ｋ００１”の配線基板ＭＰＳには、成形金型ＭＴで樹脂ＭＲｐを用いて封止体が形成されたことが記録される。また、基板ＩＤが“Ｋ００１”の配線基板ＭＰＳに形成されたゲート樹脂部ＭＲｇが、本体部ＭＲｍから分離される時のゲートブレイク装置の装置ＩＤおよび作業条件が記録される。また、基板ＩＤが“Ｋ００１”の配線基板ＭＰＳに形成された封止体ＭＲが、加熱硬化される時の加熱炉の装置ＩＤおよび作業条件が記録される。
【０１３５】
＜マーク工程＞
次に、図４に示すマーク工程では、図１８に示すように、封止体ＭＲの上面ＭＲｔにマークＭＫ１およびコードＭＫ２を形成する。図１８は、図１４に示す封止体のゲート樹脂部を取り除いた後、封止体の上面にマークおよびコードを形成した状態を示す拡大平面図である。また、図１９は、図４に示すマーク工程のフローを模式的に示す説明図である。また、図２０は、図１９のＡ−Ａ線に沿った断面において、配線基板のコードを読み取る工程を示す説明図である。また、図２１は、図１９のＢ−Ｂ線に沿った断面において、封止体の上面にマークおよびコードを形成する工程を示す説明図である。
【０１３６】
図１８に示すように、本工程では、封止体ＭＲの上面ＭＲｔに、文字情報であるマークＭＫ１、および図形情報であるコードＭＫ２をそれぞれ形成する。また、本実施の形態では、マーク工程において、マークＭＫ１およびコードＭＫ２を形成する前、あるいはマークＭＫ１およびコードＭＫ２を形成した後で、配線基板ＭＰＳのコードＭＫ３を読み取る工程を含んでいる。
【０１３７】
封止体ＭＲに形成される複数の記号のうち、マークＭＫ１は、例えば製品型式などの情報を文字で記載した文字記号である。したがって、複数のデバイス領域ＤＶＰに同じマークＭＫ１がそれぞれ形成（付与）される。また、封止体ＭＲに形成される複数の記号のうち、コードＭＫ２は、例えば製品ＩＤなどの情報を暗号化した図形記号である。このため、複数のデバイス領域ＤＶＰ毎に、それぞれ異なる固有の図形記号がコードＭＫ２として形成（付与）される。
【０１３８】
本実施の形態では、このコードＭＫ２の情報を、メインサーバＭＳに登録された配線基板ＭＰＳのデバイス領域ＤＶＰ毎の情報（ロケーションに応じた製造履歴の情報）と関連付けて登録する。これにより、メインサーバＭＳの登録情報を照会すれば、個々の製品毎の製造履歴をトレースすることが可能になる。本工程では配線基板ＭＰＳの情報と、コードＭＫ２の情報を関連付けるために、配線基板ＭＰＳのコードＭＫ３を読み取る工程を含んでいる。
【０１３９】
以下、コードＭＫ３を読み取る工程と、マークＭＫ１およびコードＭＫ２を形成する工程を含む、本実施の形態のマーク工程の一態様について、図１９を参照して説明する。
【０１４０】
図１９に示すように、本実施の形態のマーク工程で封止体ＭＲにマークＭＫ１（図１８参照）およびコードＭＫ２を形成するマーキング装置ＭＫＭのローダ部（ローダ部と処理部ＰＲＵとの間、ローダ部から処理部ＰＲＵまでの搬送経路上）には、コードリーダＣＲＤ３が設置（配置）されている。また、ダイボンディング装置ＤＢＭのアンローダ部（処理部ＰＲＵとアンローダ部との間、処理部ＰＲＵからアンローダ部までの搬送経路上）には、コードリーダＣＲＤ４が設置（配置）されている。
【０１４１】
コードリーダＣＲＤ３およびコードリーダＣＲＤ４は、配線基板ＭＰＳに形成された二次元コードを読み取るＩＤ読み取り装置であって、マーク工程を管理するサーバ（管理サーバＣＴ２）に接続されている。また、管理サーバＣＴ２は、図１０を用いて説明したように、配線基板ＭＰＳのマークＭＫ３に係る製造履歴の情報が登録されるメインサーバＭＳに接続されている。
【０１４２】
マーク工程では、複数の配線基板ＭＰＳが収納（段積み）された状態で搬送可能な搬送治具であるラックＬＫ１をマーキング装置ＭＫＭのローダ部にセットする。そして、ラックＬＫ１から配線基板ＭＰＳを一枚ずつ取り出して、読み取り処理やマーク処理を行う際に配線基板ＭＰＳの位置を合わせるための保持治具である保持部（ガイドレール）ＨＤ上に配置する。ラックＬＫ１から配線基板ＭＰＳを一枚ずつ取り出して保持部ＨＤに移送する方法は特に限定されず、例えば、ラックＬＫ１に段積みされた配線基板ＭＰＳをスライドさせた後、例えば、図１０に示す搬送治具ＤＬＶ１のように吸着方式の搬送治具を用いて移送することができる。
【０１４３】
図２０に示すように、保持部ＨＤは、配線基板ＭＰＳの一方の長辺を保持するレール（保持治具）ＨＤ１と、配線基板ＭＰＳの他方の長辺を保持するレール（保持治具）ＨＤ２と、を有する。
【０１４４】
また、レールＨＤ１は、配線基板ＭＰＳの下面ＷＳｂを支持する支持部（部分）ＨＤ１ｂ、配線基板ＭＰＳの側面ＷＳｓに沿って配置されるガイド部（部分）ＨＤ１ｇ、および配線基板ＭＰＳの上面ＷＳｔの一部を覆う、ひさし部（部分）ＨＤ１ｃを有する。また、レールＨＤ１のガイド部ＨＤ１ｇは、支持部ＨＤ１ｂおよびひさし部ＨＤ１ｃと連結されている。
【０１４５】
一方、レールＨＤ２は、配線基板ＭＰＳの下面ＷＳｂを支持する支持部（部分）ＨＤ２ｂ、および配線基板ＭＰＳの側面ＷＳｓに沿って配置されるガイド部（部分）ＨＤ２ｇを有している。また、レールＨＤ２のガイド部ＨＤ２ｇは、支持部ＨＤ２ｂと連結されている。しかし、レールＨＤ２の場合、レールＨＤ１のひさし部ＨＤ１ｃのように、配線基板ＭＰＳの上面ＷＳｔの一部を覆う部分は形成されていない。このように、レールＨＤ２にはひさし部ＨＤ１ｃを設けていないので、図２０に示すように、コードＭＫ３がレールＨＤ２側に位置するように配線基板ＭＰＳを配置することで、配線基板ＭＰＳの上面ＷＳｔ側に形成されたコードＭＫ３を視認できる。
【０１４６】
配線基板ＭＰＳを保持部ＨＤに配置した後、図１９および図２０に示すコードリーダＣＲＤ３により、配線基板ＭＰＳに形成されたコードＭＫ３を読み取る（コード読み取り工程）。コードリーダＣＲＤ３は、カメラなどのイメージセンサを備え、コードＭＫ３の図形記号のパターンをイメージで取得し、取得したパターンに基づいて暗号化された情報、すなわち、配線基板ＭＰＳの固有情報（基板ＩＤ）を復号する。
【０１４７】
このコード読み取り工程では、図２０に示すように、配線基板ＭＰＳの下面ＷＳｂがレールＨＤ１の支持部ＨＤ１ｂおよびレールＨＤ２の支持部ＨＤ２ｂに支持され、かつ、配線基板ＭＰＳの上面ＷＳｔの一部が、レールＨＤ１のひさし部ＨＤ１ｃに覆われた状態で、コードＭＫ３を読み取る。この時、上記したように、レールＨＤ２にはひさし部ＨＤ１ｃを設けていないので、レールＨＤ２に支持される部分にコードＭＫ３を配置すれば、コードＭＫ３を視認できる。また、上記したように、本実施の形態によれば、図１６に示すダム部ＤＭを形成することにより、コードＭＫ３がフラッシュ樹脂部ＭＲｆに覆われることを抑制できる。このため、コードリーダＣＲＤ３をレールＨＤ２の支持部ＨＤ２ｂの上方に配置すれば、コードリーダＣＲＤ３がコードＭＫ３のイメージを取得することができる。
【０１４８】
コードリーダＣＲＤ３が取得したイメージに基づいて復号された配線基板ＭＰＳの固有情報（基板ＩＤ）は、管理サーバＣＴ１に転送される。このように、封止体ＭＲにコードＭＫ２（図１８参照）を形成する前に、コードＭＫ３を読み取ることで、コードＭＫ３の情報に基づいてコードＭＫ２を生成することができる。例えば、ダイボンド工程で説明したように、配線基板ＭＰＳが不良のデバイス領域ＤＶＰ（図１８参照）を有しており、不良のデバイス領域ＤＶＰに関する情報がメインサーバＭＳに登録されていた場合、コードＭＫ２を生成する前に不良のデバイス領域ＤＶＰを特定することができる。この場合、不良のデバイス領域ＤＶＰについては、コードＭＫ２を形成しないようにすることができる。あるいは、不良のデバイス領域ＤＶＰであるという情報を暗号化してコードＭＫ２を生成することができる。
【０１４９】
図１８に示す各デバイス領域ＤＶＰの製造履歴と、コードＭＫ２とを関連付ける作業は、例えば図１９に示す管理サーバＣＴ２で行うことができる。したがって、本実施の形態に対する変形例としては、配線基板ＭＰＳのコードＭＫ３を読み取る前に複数のコードＭＫ２を生成することも可能である。しかし、上記のように、不良のデバイス領域ＤＶＰが容易に識別できるようにする観点からは、コードＭＫ３を読み取った後、コードＭＫ３の情報に基づいて複数のコードＭＫ２を生成することが好ましい。
【０１５０】
次に、コードＭＫ３が読み取られた配線基板ＭＰＳは、図１９に示す保持部ＨＤのレールＨＤ１に沿って処理部ＰＲＵに搬送され、処理部ＰＲＵにおいて、マークＭＫ１（図１８参照）およびコードＭＫ２（図１８参照）が形成される（マーク形成工程）。
【０１５１】
図１９に示す例では、マーキング装置ＭＫＭは、保持部ＨＤに保持された配線基板ＭＰＳを挟んだ状態で、レールＨＤ１の延在方向（図１９ではＸ方向）に沿って搬送する、搬送治具（クリップアーム）ＣＬＰを有する。また、図１９に示すように、レールＨＤ２は、レールＨＤ１の延在方向において、複数の部分に分割されており、分割されたレールＨＤ２の間に搬送治具ＣＬＰが挿入される。図２１に示すように、搬送治具ＣＬＰは、配線基板ＭＰＳの上面ＷＳｔ側を押さえる部分と下面ＷＳｂ側を押さえる部分を有し、配線基板ＭＰＳを厚さ方向に挟んで、固定することができる。また、図１９に矢印を付して模式的に示すように、搬送治具ＣＬＰはレールＨＤ１の延在方向に沿って移動可能である。このため、配線基板ＭＰＳは、搬送治具ＣＬＰに保持された状態で、レールＨＤ１の延在方向に沿って移動する。
【０１５２】
また、図１９に示す例では、マーキング装置ＭＫＭの処理部ＰＲＵには、レーザ照射装置ＬＳ１が設けられる。本実施の形態では、図１８に示す複数のマークＭＫ１および複数のコードＭＫ２は、図２１に示すように、光源であるレーザ照射装置ＬＳ１からレーザ光Ｌｚ１を封止体ＭＲの上面ＭＲｔに向かって照射することにより形成する。詳しくは、封止体ＭＲの上面ＭＲｔにレーザ光Ｌｚ１を照射すると、封止体ＭＲの上面ＭＲｔの一部が除去される。この結果、封止体ＭＲの上面ＭＲｔには、凹凸面であるマークＭＫ１（図１８参照）およびコードＭＫ２（図１８参照）がそれぞれ刻印される。
【０１５３】
この時、上記したように、配線基板ＭＰＳに不良のデバイス領域ＤＶＰ（図１８参照）が存在する場合には、当該デバイス領域ＤＶＰには、マークＭＫ１およびコードＭＫ２を形成しなくても良い。この場合、レーザ照射の時間が短縮されるので、必要なエネルギーを低減できる。また、処理時間を短縮することにより、製造効率を向上させることができる。
【０１５４】
次に、図１８に示す一つのデバイス領域ＤＶＰにマークＭＫ１およびコードＭＫ２のマーキング作業の完了が確認されると、加工結果が管理サーバＣＴ２を介してメインサーバＭＳ（図１９参照）に登録される。この時点で図１８に示すマーキング作業における製造履歴と、製品ごとの固有の識別情報（製品ＩＤ）であるコードＭＫ２とが紐付される。例えば、基板ＩＤが“Ｋ００１”の配線基板ＭＰＳにおけるロケーション“Ｘ０１Ｙ０１”の位置で製造された製品ＩＤ“ＤＶ００１”の製品は、マーキング装置ＭＫＭでマーキング方式（ＲＭＫ００１）に基づいてマーキングされたことが記録される。
【０１５５】
なお、図１９に示す例では、コードリーダＣＲＤ３、ＣＲＤ４を用いてコードＭＫ３を読み取る工程と、封止体ＭＲにコードを形成する工程は、別の場所で行う。この場合複数の配線基板ＭＰＳに対して連続的に処理を施すことができる。ただし、変形例としては、処理部ＰＲＵにおいて、マークＭＫ３を読み取る処理を行っても良い。この場合、コードリーダＣＲＤ３およびコードリーダＣＲＤ４のうち、いずれか一つを使用すれば良い。
【０１５６】
その後、同一の配線基板ＭＰＳにおいて、さらにマークＭＫ１およびコードＭＫ２を形成できる状態と判断されると、配線基板ＭＰＳにおける次の加工対象位置に進められマーキング作業が繰り返される。
【０１５７】
一方、同一の配線基板ＭＰＳに対する加工（ここでは、マーキング作業）がすべて終了したものと判断されると、マーキング作業が完了した１枚目の配線基板ＭＰＳは、マーキング装置ＭＫＭの処理部ＰＲＵからアンローダ部に搬送される。
【０１５８】
続いて、図１９に示すように、配線基板ＭＰＳのコードＭＫ３がアンローダ部のコードリーダＣＲＤ４によって読み取られる。そして、その基板ＩＤが管理サーバＣＴ２を介してメインサーバＭＳに照会される。そして、問合せの結果、この基板ＩＤがローダ部のコードリーダＣＲＤ３によって読み取られた基板ＩＤと一致することが確認されると、管理サーバＣＴ２は、この配線基板ＭＰＳをラックＬＫ２に収納することを許可する。
【０１５９】
なお、上記の問合せの結果、ローダ部のコードリーダＣＲＤ３で読み取った基板ＩＤと一致しないことが確認された場合は、異常事態と判断し、作業は中止される。すなわち、ダイボンディング作業は中止され、エラーの内容がモニタに表示される。
【０１６０】
マーク工程が完了した配線基板ＭＰＳはラックＬＫ２に収納され、この配線基板ＭＰＳの収納結果が、管理サーバＣＴ２を介してメインサーバＭＳに登録される。その後、ラックＬＫ２が満杯か否かが判断され、ラックＬＫ２が満杯に達していない、言い換えると、このラックＬＫ２にさらに別の配線基板ＭＰＳを収納できると判断された場合は、満杯と判断されるまで、ラックＬＫ２に収容する作業が繰り返される。
【０１６１】
なお、図１９に示す例では、ラックＬＫ２には識別情報が付与されていないが、変形例としてラックＬＫ２に識別情報を付与しても良い。この場合、ラックＬＫ２に形成された識別情報を記号化したコードを読み取って、管理サーバＣＴ２を介してメインサーバＭＳに登録することで、ラックＬＫ２単位で製造履歴を管理することができる。
【０１６２】
また、本実施の形態に対する変形例としてアンローダ部において、コードリーダＣＲＤ４により図１８に示す複数のコードＭＫ２を読み取っても良い。この場合、複数のコードＭＫ２が正しく形成されているかどうかをマーク工程内で確認することができる。
【０１６３】
＜ボールマウント工程＞
次に、図４に示すボールマウント工程では、配線基板ＭＰＳの下面ＷＳｂにおいて、絶縁膜ＳＲ２（図１２参照）から露出する複数のランドＬＤ（図１２参照）に、複数の半田ボール（半田材）ＳＢ（図２参照）をそれぞれ接合する。本工程では、例えば、配線基板ＭＰＳの下面ＷＳｂを上方に向けた状態で、複数のランドＬＤ上にボール状の半田材を配置して、加熱処理（リフロー処理）を施すことで、ランドＬＤと半田ボールＳＢとが接合される。
【０１６４】
＜個片化工程＞
次に、図４に示す個片化工程では、図１８に示すダイシング領域ＤＣＰに沿って配線基板ＭＰＳおよび封止体ＭＲを切断し、複数のデバイス領域ＤＶＰのそれぞれにおいて半導体パッケージを分離する。切削方法としては、周縁部に切削加工用の砥粒が付着した円盤を回転させた状態で、ダイシング領域ＤＣＰに沿って進行させる、ブレードダイシング法を用いることができる。なお、本工程で取得する半導体パッケージは、図４に示す検査工程において検査を行う対象物である検査体である。
【０１６５】
＜検査工程＞
次に、図４に示す検査工程では、外観検査や電気的試験など、必要な検査、試験を行い、予め準備した評価基準に適合した良品を選別する。そして、良品、すなわち、図１に示す半導体装置ＰＫＧ１は、出荷され、または、図示しない実装基板に実装される。また、評価基準に適合しなかった不適合品は、不適合の内容に応じて、修正処理、あるいは廃棄処理に供される。
【０１６６】
＜ダム部の詳細＞
次に、封止工程で説明したダム部ＤＭに関し、詳細な構造について説明する。なお、本セクションでは、図１６に示すダム部ＤＭの構造の他、代表的な変形例についても説明する。図２２は、図１６のＡ−Ａ線に沿った拡大断面図である。また、図２３〜図２５は、図２２に対する変形例であるダム部を示す拡大断面図である。また、図２６は、図１６に対する変形例であるダム部を示す拡大平面図である。
【０１６７】
図１６や図２２に示すようにダム部ＤＭは、マーキング領域ＭＫＲとデバイス領域ＤＶＰの間に形成されるが、さらに厳密には、以下のように表現できる。すなわち、ダム部ＤＭは封止体ＭＲの本体部ＭＲｍとマーキング領域ＭＫＲの間に形成される。
【０１６８】
例えば、図２２に示すように、デバイス領域ＤＶＰと枠領域ＦＲの間のダイシング領域ＤＣＰでは、絶縁膜ＳＲ１および絶縁膜ＳＲ１の下層の金属パターンが取り除かれ、ダイシング領域ＤＣＰに沿って溝パターンＴＲが形成される場合がある。しかし、図２２に示すように、封止体ＭＲの本体部ＭＲｍの一部は、この溝パターンＴＲよりも配線基板ＭＰＳの周縁部側に形成される。そのため、フラッシュ樹脂部ＭＲｆの広がりを堰き止めるために、本実施の形態では、このダイシング領域ＤＣＰに形成される溝パターンＴＲとは区別されるダム部ＤＭを、封止体ＭＲの本体部ＭＲｍとマーキング領域ＭＫＲの間に形成している。すなわち、図１６に示すダム部ＤＭは、封止体ＭＲの本体部ＭＲｍの周囲に広がるフラッシュ樹脂部ＭＲｆの広がりを堰き止めるための堰き止めパターンである。また、同様の理由から、図１３に示すように、封止工程において、ダム部ＤＭはキャビティＭＴ１ｂに覆われない。
【０１６９】
また、図２２に示すダム部ＤＭは、配線基板ＭＰＳの上面ＷＳｔ側を絶縁膜ＳＲ１で覆った後、絶縁膜ＳＲ１および絶縁膜ＳＲ１の下層の金属層ＭＬ１の一部を除去することにより形成された溝パターンである。絶縁膜ＳＲ１や金属層ＭＬ１の一部を除去する方法としては、フォトリソグラフィ技術を利用してエッチング法で除去する方法や、除去したい部分にレーザ光を照射して除去する方法がある。
【０１７０】
図２３に示す変形例のダム部ＤＭ１のように、ダム部ＤＭ１を形成する領域の金属層ＭＬ１を予め除去して溝パターンを形成し、溝パターンを覆うように絶縁膜ＳＲ１を形成すれば、絶縁膜ＳＲ１は金属層ＭＬ１の形状に倣って、ダム部ＤＭ１が窪んだ形状になる。
【０１７１】
ただし、溝パターンであるダム部ＤＭを形成した場合、図２２に示すように、フラッシュ樹脂部ＭＲｆを構成する樹脂は、溝パターンの縁の部分（図２２に示すエッジ部ＤＭＥ）において、表面張力により堰き止められる傾向がある。表面張力により堰き止められた樹脂は、広がる方向が変化して、図１６に示すようにダム部ＤＭの周囲を囲むように広がる。この表面張力の影響は、溝パターンの縁において、面の延在方向が急激に変化するエッジ部ＤＭＥが形成されている場合に大きくなる。また、エッジ部ＤＭＥの角度が鋭角になる程、表面張力の影響が大きくなる。
【０１７２】
一方、図２３に示すダム部ＤＭ１のように、溝パターンの縁の部分が、下層の金属層ＭＬ１のパターンに倣って形成されている場合、図２２に示すようなエッジ部ＤＭＥは形成され難く、ダム部ＤＭの縁の部分が局面になる。この場合、図２３に示すように、フラッシュ樹脂部ＭＲｆを構成する樹脂が溝パターンの中に侵入し易くなる。
【０１７３】
したがって、表面張力により樹脂の広がりを堰き止め易くする観点から、図２２に示すように、溝パターンの縁に鋭角なエッジ部ＤＭＥが形成されるような方法で、ダム部ＤＭを形成することが好ましい。上記したように、フォトリソグラフィ技術を利用する方法、あるいは、レーザ照射により、少なくとも絶縁膜ＳＲ１の一部を除去する方法で形成された溝パターンの場合、図２２に示すダム部ＤＭのように、エッジ部ＤＭＥが形成され易い。
【０１７４】
また、ダム部ＤＭは、少なくとも絶縁膜ＳＲ１の上面ＷＳｔ側の一部が除去されていれば、金属層ＭＬ１は除去されなくても良い。したがって、例えば図２４に示すダム部ＤＭ２のように、絶縁膜ＳＲ１が除去され、金属層ＭＬ１が除去されていない溝パターンであっても、樹脂がエッジ部ＤＭＥで堰き止められる場合には、図２２に示すダム部ＤＭと同様の効果が得られる。
【０１７５】
ただし、図２２に示すように絶縁膜ＳＲ１および金属層ＭＬ１の両方を除去してダム部ＤＭを形成した場合には、ダム部ＤＭの溝深さを深くできる。この場合、仮に、溝パターン内に樹脂が侵入した場合でも、溝パターンを越えてマーキング領域ＭＫＲまで樹脂が侵入することを抑制できる。
【０１７６】
また、図２２〜図２４では、溝パターンであるダム部ＤＭ、ＤＭ１、ＤＭ２により樹脂の広がり方向を制御する方法を説明したが、図２５に示すダム部ＤＭ３のように、マーキング領域ＭＫＲと封止体ＭＲの本体部ＭＲｍとの間に、配線基板ＭＰＳの上面ＷＳｔ方向に突出する突出部材を設けても良い。
【０１７７】
ダム部ＤＭ３のように突出部材から成るダム部ＤＭ３を形成した場合、ダム部ＤＭと図１３に示す成形金型ＭＴの金型面ＭＴ１ａが密着し易くなる。したがって、ダム部ＤＭ３の頂点の近傍までは、フラッシュ樹脂部ＭＲｆを構成する樹脂が広がり易くなるが、ダム部ＤＭ３を乗り越えて広がることは抑制できる。また、突出部材から成るダム部ＤＭ３の場合、図１３に示す成形金型ＭＴとダム部ＤＭ３を密着させることで樹脂の広がりを抑制するので、図２２〜図２４に示すダム部ＤＭ、ＤＭ１、ＤＭ２と比較して、樹脂を堰き止める効果が大きい。
【０１７８】
ダム部ＤＭ３は、例えば絶縁膜ＳＲ１を形成した後、図示しないマスクを用いて絶縁膜ＳＲ１上に形成することができる。あるいは、ダム部ＤＭ３を予め成形し、接着材を介して絶縁膜ＳＲ１上に貼り付けることができる。あるいは、図２５に対する変形例として、金属層ＭＬ１上のダム部ＤＭ３を形成する領域に、図示しない突出部材を形成した後、該突出部材を覆うように絶縁膜ＳＲ１を形成することで、絶縁膜ＳＲ１から成るダム部ＤＭ３を形成できる。
【０１７９】
なお、ダム部ＤＭ３の平面形状は、図１６に示すダム部ＤＭと同様なので、図示は省略する。ただし、図１６に示すダム部ＤＭと同様に、マーキング領域ＭＫＲの周囲を囲むように、図２５に示すダム部ＤＭ３を選択的に形成した場合、ダム部ＤＭ３の周辺領域で、樹脂が漏れやすくなるため、フラッシュ樹脂部ＭＲｆが広範囲に広がる場合がある。したがって、一つの配線基板ＭＰＳにおいて形成されるフラッシュ樹脂部ＭＲｆの量を低減する観点からは、図２２〜図２４に示すように、溝パターンから成るダム部ＤＭ、ＤＭ１、ＤＭ２の方が好ましい。
【０１８０】
次に、図１６に示すダム部ＤＭの平面形状について説明する。図１６に示すように、ダム部ＤＭは、枠領域ＦＲの領域ＦＲ２において、マーキング領域ＭＫＲの周囲を囲むように、選択的に形成されている。ただし、マーキング領域ＭＫＲの周縁部は、配線基板ＭＰＳの辺ＭＰｓ２と接しており、辺ＭＰｓ２側にはダム部ＤＭは形成されていない。言い換えれば、マーキング領域ＭＫＲは、配線基板ＭＰＳの周縁部を構成する辺ＭＰｓ２と、ダム部ＤＭにより周囲を囲まれている。
【０１８１】
また、ダム部ＤＭは、辺ＭＰｓ２の延在方向（図１６ではＸ方向）に沿って延びる部分（長辺部分）ＤＭｐ１、辺ＭＰｓ２の延在方向と直交する方向（図１６ではＹ方向）に沿って延びる部分（第１短辺部分）ＤＭｐ２、および部分ＤＭｐ２と対向してＹ方向に沿って延びる部分（第２短辺部分）ＤＭｐ３を有する。また、部分ＤＭｐ２および部分ＤＭｐ３は、それぞれ一方の端部が部分ＤＭｐ１に連結され、他方の端部が配線基板ＭＰＳの辺ＭＰｓ２まで延びている。つまり、マーキング領域ＭＫＲは、配線基板ＭＰＳの周縁部を構成する辺ＭＰｓ２と、ダム部ＤＭにより周囲を連続的に囲まれている。
【０１８２】
図示は省略するが、図１６に対する変形例としては、ダム部ＤＭの部分ＤＭｐ２および部分ＤＭｐ３のうち、いずれか一方もしくは両方が、配線基板ＭＰＳの辺ＭＰｓ２まで到達しない実施態様も考えられる。しかし、図１６に示すように、マーキング領域ＭＫＲの周囲をダム部ＤＭと辺ＭＰｓ２とで連続的に囲むことで、ダム部ＤＭによって広がり方向が変化した樹脂が回り込んでマーキング領域ＭＫＲに侵入することを抑制できる。
【０１８３】
また、図１６に示す例では、ダム部ＤＭの部分ＤＭｐ１、部分ＤＭｐ２、および部分ＤＭｐ３は、それぞれ直線的に形成されている。このように部分ＤＭｐ１、部分ＤＭｐ２、および部分ＤＭｐ３をそれぞれ直線的に形成する場合、溝パターンの形成作業を容易に行うことができる。
【０１８４】
しかし、ダム部ＤＭの部分ＤＭｐ１、部分ＤＭｐ２、および部分ＤＭｐ３の平面形状は、図１６に示すように直線的に延びる形状の他、種々の変形例がある。例えば、図２６に示すダム部ＤＭ４は、部分ＤＭｐ２および部分ＤＭｐ３は、それぞれ部分ＤＭｐ１との連結部分から辺ＭＰｓ４に向かってＹ方向に沿って蛇行しながら延びる。ダム部ＤＭ４場合、フラッシュ樹脂部ＭＲｆを構成する樹脂が広がって、配線基板ＭＰＳの辺ＭＰｓ２に到達するまでの経路距離が、図１６に示すダム部ＤＭよりも長くなる。このため、配線基板ＭＰＳの側面が樹脂により汚れにくくなる。
【０１８５】
＜その他の変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１８６】
＜変形例１＞
例えば上記実施の形態では、基板ＩＤに係る情報を暗号化した図形記号の一態様として、図１６に示すコードＭＫ３を例に挙げて説明したが、上記した技術を適用可能な図形記号には種々の変形例がある。例えば、図１６に示すコードＭＫ３として、図１に示すコードＭＫ２のように、ファインダパターンを有する二次元コードを用いても良い。
【０１８７】
また、例えば、図１６に示すマーキング領域ＭＫＲに例えばＹ方向には情報を持たない、一次元コードを付した場合、二次元コードであるコードＭＫ３と比較すると、情報量は低下するが、一次元コードの一部が樹脂に覆われた場合でも、読み取れる可能性は向上する。ただし、上記したように、一枚の配線基板ＭＰＳから取得可能な製品の数を増加させる観点からは、単位面積当たりの情報量が多い、二次元コードを付すことが好ましい。
【０１８８】
＜変形例２＞
また、例えば、上記実施の形態では、封止工程において成形金型ＭＴ（図１５参照）のベント部ＶＴ（図１４参照）が配置される辺ＭＰｓ２（図１４参照）に沿った領域ＦＲ２（図１４参照）にマーキング領域ＭＫＲを設ける実施態様を説明した。しかし、変形例として、図１４に示す枠領域ＦＲのうち、領域ＦＲ１、領域ＦＲ３、あるいは領域ＦＲ４にマーキング領域ＭＫＲを配置することが可能であれば、これらの領域ＦＲ１、ＦＲ３、ＦＲ４にマーキング領域ＭＫＲを設けても良い。
【０１８９】
上記実施の形態で説明したように成形金型ＭＴ（図１５参照）を用いたトランスファモールド方式で封止体ＭＲ（図１４参照）を形成した場合、図１６に示すフラッシュ樹脂部ＭＲｆを構成する樹脂は、ベント部ＶＴ（図１５参照）に沿って広がり易い。したがって、封止工程において、ベント部ＶＴが配置されない、領域ＦＲ１、領域ＦＲ３、あるいは領域ＦＲ４にマーキング領域ＭＫＲを配置すれば、マーキング領域ＭＫＲに樹脂が侵入することを抑制し易くなる。
【０１９０】
ただし、上記実施の形態で説明したように、一枚の配線基板ＭＰＳから取得可能な製品の数を増加させる観点からは、領域ＦＲ３および領域ＦＲ４において配線基板ＭＰＳの周縁部と封止体ＭＲの本体部ＭＲｍの距離は短い方が好ましい。また、領域ＦＲ１にはゲートパターンＧＴｐ（図５参照）を配置するので、領域ＦＲ２よりも空きスペースが小さくなる。また、トランスファモールド方式による封止工程では、ベント部ＶＴが配置されない辺では、ベント部ＶＴが配置される辺と比較すると、相対的に樹脂が広がり難いが、ベント部ＶＴが配置されない辺であっても、樹脂の流動性や供給圧力の条件、あるいは、成形金型と配線基板ＭＰＳの密着性などの条件によっては、樹脂が漏れる場合がある。したがって、仮に、領域ＦＲ１、領域ＦＲ３、あるいは領域ＦＲ４にマーキング領域ＭＫＲを配置した場合であっても、マーキング領域ＭＫＲと封止体ＭＲの本体部ＭＲｍの間に図１６や図２２に示すダム部ＤＭ、あるいは上記した各変形例のダム部を設けて、フラッシュ樹脂部ＭＲｆが広がる方向を制御することが好ましい。
【０１９１】
＜変形例３＞
また、例えば、上記実施の形態では、半導体装置の例として、絶縁層と、絶縁層に形成された複数の配線、および絶縁層に形成された複数の端子が形成された、配線基板ＷＳを有するＢＧＡ型の半導体装置ＰＫＧ１を用いて説明した。しかし、半導体装置のパッケージ態様には種々の変形例がある。例えば、上記実施の形態で説明した基材準備工程において準備する基材として、配線基板の代わりに、リードフレームなどの金属製の基材を用いて製造することができる。
【０１９２】
リードフレームなどの金属製の部品を基材として用いる場合、配線基板ＭＰＳと比較して基材の平坦度が高い。また、リードフレームなどの金属製の基材は、強い力で抑えても、配線の断線などが生じ難いので、封止工程において、成形金型ＭＴ（図１５参照）で基材を挟む時の押圧力（クランプ力）を向上させることができる。このため、金属製の基材を用いた場合、封止工程において、図１５に示す金型面ＭＴ１ａと基材との密着性を向上させることができる。これにより、封止工程における樹脂漏れを抑制できる。
【０１９３】
また、上記実施の形態と同様に、配線基板ＭＰＳを基材とする半導体装置の変形例として、図２に示す複数の半田ボールＳＢを接続せず、複数のランドが露出した（あるいは、複数のランドＬＤの露出面に半田膜が形成された）ＬＧＡ（Land Grid Array）型の半導体装置がある。ＢＧＡやＬＧＡなど、配線基板ＷＳの実装面に外部端子を行列状に配列した、所謂、エリアアレイ型の半導体装置は、半導体装置の実装面を端子の配置スペースとして有効活用できる。したがって、リードフレームを用いて製造されるＱＦＰ（Quad Flat Package）や、ＱＦＮ（Quad Flat Non-leaded package）と比較して、単位面積当たりの端子数を増やすことができる。
【０１９４】
＜変形例４＞
また、例えば、上記実施の形態では、半導体チップＣＰと配線基板ＷＳとを電気的に接続する導電性部材として、ワイヤＢＷを用いる実施態様について説明した。しかし、半導体チップＣＰと配線基板ＷＳとを電気的に接続する方法には種々の変形例がある。例えば、図２に示す半導体チップＣＰの表面ＣＰｔと配線基板ＷＳの上面ＷＳｔとを対向させた状態で、所謂、フリップチップ接続方式を利用して半導体チップＣＰを配線基板ＷＳ上に搭載することもできる。この場合、半導体チップＣＰの複数のパッドＰＤに接続される複数の突起電極（図示は省略）を介して半導体チップＣＰと配線基板ＷＳが電気的に接続される。
【０１９５】
上記実施の形態で説明したように、複数のワイヤＢＷを用いて半導体チップＣＰと配線基板ＷＳを電気的に接続する場合、封止工程において、樹脂の供給圧力が高くなると、樹脂に押されてワイヤＢＷのループ形状が変形する、所謂、「ワイヤ流れ」と呼ばれる現象が発生する懸念が生じる。上記実施の形態で説明したように、ワイヤＢＷの線径を細くした場合には、特に変形が生じやすい。このため、封止工程において樹脂の供給圧力を低下させるため、樹脂の流動性を高くする必要が生じる。この結果、封止工程において、成形金型ＭＴのキャビティＭＴ１ｂ（図１５参照）の外部に樹脂が漏れやすくなり、図１６に示すフラッシュ樹脂部ＭＲｆが広がり易くなる。
【０１９６】
一方、上記変形例のように、ワイヤＢＷを介さずに、半導体チップＣＰと配線基板ＷＳとを電気的に接続する場合、ワイヤ流れを考慮しなくて良いので、樹脂の供給圧力を高くすることが可能となる。この場合、樹脂の粘性を高くすることで、樹脂が漏れにくくなる。
【０１９７】
＜変形例５＞
また、例えば、上記実施の形態では、封止体ＭＲを形成する方法として複数のデバイス領域ＤＶＰを一括して覆う封止体ＭＲを形成するＭＡＰ方式を取り上げて説明した。しかし、変形例として、複数のデバイス領域ＤＶＰのそれぞれに一個ずつのキャビティを配置して、デバイス領域ＤＶＰ毎に個別に封止体を形成する、個片モールド方式を用いても良い。図２７は、図１３に対する変形例を示す拡大断面図である。
【０１９８】
個片モールド方式を採用した場合、図２７に示す変形例のように、キャビティＭＴ１ｂがダイシング領域ＤＣＰと重ならず、デバイス領域ＤＶＰの内側に配置される。したがって、個片モールド方式で形成される封止体ＭＲ２の本体部ＭＲｍは、ダイシング領域ＤＣＰと重ならず、デバイス領域ＤＶＰの内側に形成される。
【０１９９】
つまり、個片モールド方式の場合、図１３に示すＭＡＰ方式の例と比較して、封止体ＭＲ２の本体部ＭＲｍからマーキング領域ＭＫＲまでの距離が長くなる。このため、個片モールド方式の場合、ＭＡＰモールド方式の場合よりも、フラッシュ樹脂部ＭＲｆ（図１６参照）がマーキング領域ＭＫＲに到達し難くなる。
【０２００】
＜変形例６＞
また、例えば、上記実施の形態では、図４に示す各製造工程において、加工処理を施す前後にマークＭＫ３を読み取る実施態様について説明した。しかし、全ての加工処理の前後でマークＭＫ３を読み取る実施態様には限定されない。例えば、製造履歴の管理の重要性が低いと判断される製造工程では、マークＭＫ３を読み取る工程は省略できる。また、基板ＩＤを登録して、加工処理を行うという観点からは、加工処理を行う前、および加工処理を行った後、のうち、いずれか一方でマークＭＫ３を読み取れば良い。
【０２０１】
また、上記実施の形態で説明したボールマウント工程および、個片化工程で、上記ダイボンド工程で図１０を用いて説明した方法と同様に、配線基板ＭＰＳに形成されたコードＭＫ３を読み取って、記憶装置を備えるメインサーバＭＳに読み取った情報（基板ＩＤ）を登録する工程を含めても良い。
【０２０２】
ただし、図１６に示すコードＭＫ３は、ダイシング領域ＤＣＰを跨ぐように形成されているので、個片化工程後にコードＭＫ３を読み取ることができない。この場合、図１に示す封止体ＭＲに形成されたコードＭＫ２を読み取ることで、製造履歴を識別することができる。
【０２０３】
＜変形例７＞
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。
【０２０４】
その他、実施の形態に記載された内容の一部を以下に記載する。
【０２０５】
（１）
（ａ）第１面と、前記第１面に設けられた複数のデバイス領域と、前記第１面に設けられ、かつ、前記複数のデバイス領域の外側に設けられた枠領域と、前記枠領域に設けられたマーキング領域と、を有する基材を準備する工程；
ここで、
前記第１面は、第１辺と、前記第１辺と対向する第２辺と、を有し、
前記枠領域は、前記複数のデバイス領域と前記第１辺との間に位置する第１領域、前記第１領域以外の第２領域を有し、
（ｂ）前記（ａ）工程の後、前記第２領域に設けられた前記マーキング領域に第１識別情報を付与し、サーバに前記第１識別情報を登録する工程；
（ｃ）前記（ｂ）工程の後、前記複数のデバイス領域に複数の半導体チップをそれぞれ搭載する工程；
（ｄ）前記（ｃ）工程の後、第１金型に設けられたキャビティ内に前記複数の半導体チップが位置するように前記基材を第１金型と第２金型でクランプし、前記基材の前記第１辺側から前記キャビティ内に樹脂を供給することで、前記複数の半導体チップを前記樹脂で封止し、封止体を形成する工程；
（ｅ）前記（ｄ）工程の後、前記第１識別情報を読み取る工程、
（ｆ）前記（ｄ）工程の後、第２識別情報を前記封止体に新たに形成する工程；
ここで、
前記枠領域のうち、前記マーキング領域と前記複数のデバイス領域との間には、前記（ｄ）工程に先立って、ダム部が形成されている、半導体装置の製造方法。
【符号の説明】
【０２０６】
ＢＦ  端子（ボンディングリード、ボンディングパッド）
ＢＷ  ワイヤ（導電性部材）
ＣＬ  カル
ＣＬＰ  搬送治具（クリップアーム）
ＣＭＲ  チップ搭載領域
ＣＰ  半導体チップ
ＣＰｂ  裏面
ＣＰｓ  側面
ＣＰｔ  表面
ＣＲＤ１、ＣＲＤ２、ＣＲＤ３、ＣＲＤ４  コードリーダ
ＣＴ１、ＣＴ２  管理サーバ
ＤＢ  接着材
ＤＢＭ  ダイボンディング装置
ＤＣＰ  ダイシング領域（ダイシングライン）
ＤＬＶ１  搬送治具
ＤＭ、ＤＭ１、ＤＭ２、ＤＭ３、ＤＭ４  ダム部
ＤＭＥ  エッジ部
ＤＭｐ１  部分（長辺部分）
ＤＭｐ２  部分（第１短辺部分）
ＤＭｐ３  部分（第２短辺部分）
ＤＶＰ  デバイス領域
ＥＰ  押圧治具
ＦＲ  枠領域
ＦＲ１、ＦＲ２、ＦＲ３、ＦＲ４  領域
ＧＴ  ゲート部
ＧＴｐ  ゲートパターン
ＧＴｗ  幅
ＨＤ  保持部（ガイドレール）
ＨＤ１  レール（保持治具）
ＨＤ１ｂ  支持部（部分）
ＨＤ１ｃ  ひさし部（部分）
ＨＤ１ｇ  ガイド部（部分）
ＨＤ２  レール（保持治具）
ＨＤ２ｂ  支持部（部分）
ＨＤ２ｇ  ガイド部（部分）
ＩＬ  絶縁層
ＩＬｂ  下面
ＩＬｔ  上面
ＬＤ  ランド（端子、電極、外部端子）
ＬＫ１、ＬＫ２  ラック
ＬＳ１  レーザ照射装置
Ｌｚ１  レーザ光
ＭＫ１  マーク
ＭＫ２、ＭＫ３  コード（識別情報、暗号化識別情報）
ＭＫＭ  マーキング装置
ＭＫＲ  マーキング領域
ＭＬ１  金属層
ＭＰＳ  配線基板
ＭＰｓ１、ＭＰｓ２、ＭＰｓ３、ＭＰｓ４  辺
ＭＲ、ＭＲ２  封止体
ＭＲｂ  下面
ＭＲｃ  カル樹脂部
ＭＲｆ  フラッシュ樹脂部
ＭＲｇ  ゲート樹脂部
ＭＲｍ  本体部
ＭＲｐ  樹脂
ＭＲｓ  側面
ＭＲｔ  上面
ＭＳ  メインサーバ
ＭＴ  成形金型
ＭＴ１  上型（第１金型）
ＭＴ１ａ  金型面（クランプ面）
ＭＴ１ｂ  キャビティ（凹部）
ＭＴ２  下型（第２金型）
ＭＴ２ａ  金型面（クランプ面）
ＰＤ  パッド（電極、チップ電極）
ＰＪ  プランジャ
ＰＫＧ１  半導体装置
ＰＲＵ  処理部
ＰＴ  ポット部
ＲＮ  ランナ部
ＳＢ  半田ボール（半田材）
ＳＲ１、ＳＲ２  絶縁膜（ソルダレジスト膜、保護膜）
ＳＲｋ  開口部
ＳＴＫ１  スタッカ
ＴＲ  溝パターン
ＶＴ  ベント部
ＶＴｐ  ベントパターン
ＷＢＭ  ワイヤボンディング装置
ＷＨ  半導体ウエハ
ＷＲ、ＷＲｓ  配線
ＷＲｖ  層間配線（スルーホール配線、ビア配線）
ＷＳ  配線基板
ＷＳｂ  下面（実装面、主面、裏面）
ＷＳｓ  側面
ＷＳｔ  上面（チップ搭載面、主面、表面）
【図１】
0006387256.tif 000002
【図２】
0006387256.tif 000003
【図３】
0006387256.tif 000004
【図４】
0006387256.tif 000005
【図５】
0006387256.tif 000006
【図６】
0006387256.tif 000007
【図７】
0006387256.tif 000008
【図８】
0006387256.tif 000009
【図９】
0006387256.tif 000010
【図１０】
0006387256.tif 000011
【図１１】
0006387256.tif 000012
【図１２】
0006387256.tif 000013
【図１３】
0006387256.tif 000014
【図１４】
0006387256.tif 000015
【図１５】
0006387256.tif 000016
【図１６】
0006387256.tif 000017
【図１７】
0006387256.tif 000018
【図１８】
0006387256.tif 000019
【図１９】
0006387256.tif 000020
【図２０】
0006387256.tif 000021
【図２１】
0006387256.tif 000022
【図２２】
0006387256.tif 000023
【図２３】
0006387256.tif 000024
【図２４】
0006387256.tif 000025
【図２５】
0006387256.tif 000026
【図２６】
0006387256.tif 000027
【図２７】
0006387256.tif 000028