(57)【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴである第１スイッチング素子（２１）およびＩＧＢＴである第２スイッチング素子（２２）を含む、ゲート電極を有する複数のスイッチング素子（２０）を並列で駆動する駆動装置であって、
前記ゲート電極に電圧を供給するドライバ（１２）と、
前記ドライバに制御信号を出力して前記スイッチング素子のオンオフを制御する制御部（１１）と、を備え、
前記制御部は、制御モードとして、前記第１スイッチング素子と前記第２スイッチング素子のうち、両方が共に駆動するマルチ駆動モードと、前記第１スイッチング素子のみが駆動するシングル駆動モードと、を有し、
前記制御部は、前記シングル駆動モードにおいて、前記第１スイッチング素子のゲート電極に印加すべきゲート電圧を、前記マルチ駆動モードにおけるゲート電圧よりも小さいクランプ電圧に設定することを特徴とする駆動装置。
【請求項２】
前記制御部は、前記スイッチング素子のターンオフ時において、前記マルチ駆動モードから、所定時間の前記シングル駆動モードを経由して前記スイッチング素子をターンオフすることを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記所定時間は、前記第１スイッチング素子の出力端子間に印加される電圧下における前記第１スイッチング素子の短絡耐量以下に設定されることを特徴とする請求項２に記載の駆動装置。
【請求項４】
前記制御部は、前記スイッチング素子のターンオン時において、前記シングル駆動モードを、前記マルチ駆動モードに先行して実施して前記スイッチング素子をターンオンすることを特徴とする請求項１〜３のいずれか１項に記載の駆動装置。
【請求項５】
さらに、前記スイッチング素子に流れる出力電流を検出する電流検出部（１４）を備え、
前記電流検出部は、複数の前記スイッチング素子に対応する複数の出力電流経路のうち、前記第２スイッチング素子の前記出力電流経路に設けられることを特徴とする請求項１〜４のいずれか１項に記載の駆動装置。
【請求項６】
さらに、前記第２スイッチング素子の前記ゲート電圧を検出するゲート電圧検出部（１５）を備え、
前記制御部は、前記ゲート電圧検出部により検出される前記ゲート電圧が、所定の閾値以下であることを条件に、前記第１スイッチング素子のゲート電圧を前記クランプ電圧に設定することを特徴とする請求項１〜５のいずれか１項に記載の駆動装置。
【請求項７】
前記第１スイッチング素子はシリコンカーバイドを主成分とするＭＯＳＦＥＴであり、前記第２スイッチング素子はシリコンを主成分とするＩＧＢＴであることを特徴とする請求項１〜６のいずれか１項に記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチング素子を並列で駆動する駆動装置に関する。
【背景技術】
【０００２】
特許文献１記載の複合形スイッチ回路は、ＭＯＳＦＥＴとＩＧＢＴとを並列に駆動する回路である。ＩＧＢＴはターンオフ時にテール電流を生じるのでスイッチング損失が大きくなる原因となる。このため、特許文献１記載の複合形スイッチ回路では、ＩＧＢＴがオフしてから一定期間だけＭＯＳＦＥＴの駆動を継続してから、最後にＭＯＳＦＥＴをオフするような駆動を採用している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−９０９３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、近年、ＳｉＣ（シリコンカーバイド）を主成分とする半導体が実用化されつつある。ＳｉＣはシリコンに較べて絶縁破壊電界強度が高いため、ＭＯＳＦＥＴなどの半導体素子を薄くでき、結果的に低オン抵抗を実現できるとともに、スイッチング速度の高速化を実現することができる。しかしながら、ＳｉＣはシリコンに比較して高価であり、コスト抑制のためにＳｉＣを採用する半導体素子の小型化の要請がある。
【０００５】
さて、特許文献１記載の複合形スイッチ回路では、ＭＯＳＦＥＴを単独で駆動させる期間が存在するので、短絡電流などの大電流による素子破壊を防止しなければならない。例えば、ＭＯＳＦＥＴの出力電流が所定の閾値を超えた場合にＭＯＳＦＥＴへの電圧の供給を停止するなどの措置を講じる必要がある。このためには、出力電流の電流値を検出する手段が必要となる。しかしながら、例えば、ＭＯＳＦＥＴの構成材料としてＳｉＣを採用する場合、上記したように、電流検出のための手段をＳｉＣの素子として形成しなければならない。すなわち、素子が大型化してしまい、素子の小型化の要請に反してしまう。
【０００６】
本発明は、上記問題点を鑑みてなされたものであり、複数のスイッチング素子を並列で駆動する駆動装置において、スイッチング素子を含む半導体装置の小型化を可能とする駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【０００８】
上記目的を達成するために、本発明は、ＭＯＳＦＥＴである第１スイッチング素子（２１）およびＩＧＢＴである第２スイッチング素子（２２）を含む、ゲート電極を有する複数のスイッチング素子（２０）を並列で駆動する駆動装置であって、ゲート電極に電圧を供給するドライバ（１２）と、ドライバに制御信号を出力してスイッチング素子のオンオフを制御する制御部（１１）と、を備え、制御部は、制御モードとして、第１スイッチング素子と第２スイッチング素子のうち、両方が共に駆動するマルチ駆動モードと、第１スイッチング素子のみが駆動するシングル駆動モードと、を有し、制御部は、シングル駆動モードにおいて、第１スイッチング素子のゲート電極に印加すべきゲート電圧を、マルチ駆動モードにおけるゲート電圧よりも小さいクランプ電圧に設定することを特徴としている。
【０００９】
これによれば、シングル駆動モードにおいてゲート電圧をクランプ電圧に設定するので、マルチ駆動モードに較べてゲート電圧を小さくできる。これにより、仮に負荷に短絡は発生して過電流が流れた場合でも、第１スイッチング素子に流れる短絡電流を抑制することができ、短絡耐量を延長することができる。換言すれば、短絡保護を実施するための時間的猶予を確保することができるので、第１スイッチング素子においていち早く出力電流を検出しなくても良い。よって、第１スイッチング素子の出力電流経路に電流検出のための手段を設けることなく、スイッチング素子の短絡に対応することができる。したがって、第１スイッチング素子に電流検出の手段を省略できるぶん、第１スイッチング素子の体格、ひいてはスイッチング素子の体格を小型化することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態における駆動装置およびその周辺装置の概略構成を示す回路図である。
【図２】短絡が発生していない場合の駆動装置の動作を示すタイミングチャートである。
【図３】短絡が発生している場合の駆動装置の動作を示すタイミングチャートである。
【図４】第２実施形態における駆動装置およびその周辺装置の概略構成を示す回路図である。
【図５】その他の実施形態における駆動装置およびその周辺装置の概略構成を示す回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
【００１２】
（第１実施形態）
最初に、図１を参照して、本実施形態に係る駆動装置の概略構成について説明する。
【００１３】
本実施形態における駆動装置は、例えば、ＭＯＳＦＥＴとＩＧＢＴの２つのスイッチング素子を並列に接続して出力電流を得る半導体装置に供される。ＩＧＢＴはそのターンオフ時にテール電流を発生する特性を有する。このテール電流は、ターンオフ時のスイッチング損失を大きくする原因となっている。これに対して、ＭＯＳＦＥＴとＩＧＢＴとが並列に接続された半導体装置にあっては、ＭＯＳＦＥＴのオフタイミングをＩＧＢＴよりも遅らせることにより、テール電流に起因する消費電力を抑制している。
【００１４】
図１に示すように、本実施形態における駆動装置１０は、主電源ＶＣＣとグランドＧＮＤの間に並列に接続されたＭＯＳＦＥＴ２１とＩＧＢＴ２２のゲート電極にゲート電圧を供給して駆動する装置である。以降、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２を合わせてスイッチング素子２０と称することがある。なお、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２は、特許請求の範囲における第１スイッチング素子および第２スイッチング素子にそれぞれ相当している。
【００１５】
負荷３０は主電源ＶＣＣとグランドＧＮＤの間にスイッチング素子２０と直列に接続されており、スイッチング素子２０がオンされて出力電流が流れることによって負荷３０に電流が供給されることになる。
【００１６】
本実施形態における駆動装置１０は、制御部１１と、ドライバ１２、クランプ回路１３、シャント抵抗器１４と、を備えている。
【００１７】
制御部１１は、ドライバ１２へ制御信号を出力し、ドライバ１２を介してスイッチング素子２０のオンオフを制御している。制御部１１は、負荷３０の動作状況、スイッチング素子２０の出力電流や温度、外部からの命令等に基づいて制御信号を出力している。例えば、本実施形態における制御部１１はシャント抵抗器１４の両端電圧をモニタしており、シャント抵抗器１４を流れる出力電流の電流値が所定の閾値を超えるとドライバ１２の動作を停止させてスイッチング素子２０の保護を行うようになっている。
【００１８】
また、制御部１１は、スイッチング素子２０の制御モードとして、マルチ駆動モードとシングル駆動モードとを有している。マルチ駆動モードは、制御部１１がドライバ１２を介してＭＯＳＦＥＴ２１とＩＧＢＴ２２双方のゲート電極にゲート電圧を供給して出力電流を生じさせる制御モードである。シングル駆動モードは、制御部１１がドライバ１２を介してＭＯＳＦＥＴ２１のゲート電極のみにゲート電圧を供給する制御モードである。
【００１９】
ドライバ１２は、制御部１１から出力される制御信号が入力され、制御信号に基づいてスイッチング素子２０のゲート電極にゲート電圧を供給している。ドライバ１２は、第１スイッチング素子、すなわちＭＯＳＦＥＴ２１にゲート電圧を供給する第１ドライバ１２ａと、第２スイッチング素子、すなわちＩＧＢＴ２２にゲート電圧を供給する第２ドライバ１２ｂと、を有している。第１ドライバ１２ａは制御部１１から出力される制御信号に基づいて所定のタイミングでゲート電圧を印加あるいは停止してＭＯＳＦＥＴ２１のオンオフを制御している。また、第２ドライバ１２ｂは制御部１１から出力される制御信号に基づいて所定のタイミングでゲート電圧を印加あるいは停止してＩＧＢＴ２２のオンオフを制御している。
【００２０】
クランプ回路１３は、第１ドライバ１２ａとＭＯＳＦＥＴ２１との間に介在されている。クランプ回路１３は第１ドライバ１２ａからＭＯＳＦＥＴ２１へ供給されるゲート電圧を、所定の上限値であるクランプ電圧にクランプする回路である。つまり、クランプ回路１３は第１ドライバ１２ａから出力される電圧を降圧してＭＯＳＦＥＴ２１のゲート電圧に変換している。
【００２１】
クランプ回路１３による降圧は所定の条件下において有効となる。具体的には、制御部１１が制御モードとしてシングル駆動モードでドライバ１２を駆動しているとき、クランプ回路１３は出力するゲート電圧をクランプ電圧まで降圧するようになっている。
【００２２】
シャント抵抗器１４は、図１に示すように、ＩＧＢＴ２２のセンスエミッタ端子ＳＥとグランドＧＮＤの間に挿入されている。そして、制御部１１がＩＧＢＴ２２の出力電流をスイッチング素子２０の出力電流としてモニタしている。具体的には、制御部１１はシャント抵抗器１４の両端の電位を検出し、既知であるシャント抵抗器１４の抵抗値を用いてシャント抵抗器１４に流れる電流値を検出している。シャント抵抗器１４は、特許請求の範囲における電流検出部に相当する。なお、本実施形態においては、出力電流の電流経路は、ＭＯＳＦＥＴ２１を経由する経路と、ＩＧＢＴ２２を経由する経路とが存在するが、電流検出部たるシャント抵抗器１４は、２つの出力電流経路のうちＩＧＢＴ２２側に設けられている。
【００２３】
次に、図２および図３を参照して、本実施形態に係る駆動装置１０の動作および作用効果について説明する。
【００２４】
まず、図２を参照して、負荷３０に短絡が発生しない正常な状態における動作を説明する。時刻ｔ１以前は、制御部１１から出力される制御信号はＨｉｇｈ（以降Ｈと示す）状態であり、制御部１１は第１ドライバ１２ａおよび第２ドライバ１２ｂに対して、ＭＯＳＦＥＴ２１およびＩＧＢＴ２２のいずれのゲート電極にも通常のゲート電圧を印加するように動作している。すなわち、時刻ｔ１以前はＭＯＳＦＥＴ２１およびＩＧＢＴ２２がフルオンの状態であり、制御部１１の制御モードはマルチ駆動モードである。
【００２５】
時刻ｔ１において、制御部１１は、スイッチング素子２０をターンオフすべく、制御信号をＨからＬｏｗ（以降Ｌと示す）に遷移させる。これにより、第２ドライバ１２ｂはＩＧＢＴ２２へのゲート電圧の供給を停止する。
【００２６】
一方、制御部１１は、制御信号がＨからＬに遷移した後も、時刻ｔ２に至るまで第１ドライバ１２ａの駆動を継続させ、ＭＯＳＦＥＴ２１へのゲート電圧の印加を継続させる。このとき、制御部１１はクランプ回路１３によるゲート電圧のクランプを有効にする。これにより、ＭＯＳＦＥＴ２１に供給されるゲート電圧は、マルチ駆動モード時におけるゲート電圧から降圧されたクランプ電圧となる。そして、時刻ｔ２において、制御部１１は第１ドライバ１２ａに対してＭＯＳＦＥＴ２１へのゲート電圧の供給を停止させる。よって、時刻ｔ２においてＭＯＳＦＥＴ２１はオフ状態となる。
【００２７】
時刻ｔ１以前のマルチ駆動モードにおいては、スイッチング素子２０の出力電流の大部分はＩＧＢＴ２２が担っている。一方、マルチ駆動モードからシングル駆動モードへ移行すると、ＩＧＢＴ２２の出力電流はゼロになり、ＭＯＳＦＥＴ２１に大きな出力電流が流れる状態となる。
【００２８】
時刻ｔ１から時刻ｔ２に至る期間は、ＩＧＢＴ２２がオフ状態であり、且つ、ＭＯＳＦＥＴ２１がオン状態のシングル駆動モードである。すなわち、駆動装置１０は、スイッチング素子２０のターンオフに際して、マルチ駆動モードからシングル駆動モードを経由してスイッチング素子２０を停止させるように動作している。
【００２９】
なお、シングル駆動モードの継続時間（ｔ２−ｔ１）は、ＭＯＳＦＥＴ２１のドレイン−ソース間の電位差Ｖｄｓ、すなわち主電源ＶＣＣとグランドＧＮＤの電位差の条件下におけるＭＯＳＦＥＴ２１の短絡耐量以下に設定されることが好ましい。ここで、短絡耐量とは、単位を時間とする物理量であり、電位差ＶＣＣ−ＧＮＤが大きいほど短く、電位差ＶＣＣ−ＧＮＤが小さいほど長くなる。シングル駆動モードの継続時間が長いほど、ＩＧＢＴ２２のテール電流が消費電力に与える影響を小さくできる。このため、シングル駆動モードの継続時間は、短絡耐量以下という条件のもと、できるだけ長く設定することが好ましい。
【００３０】
次に、図３を参照して、スイッチング素子２０のターンオフ時に負荷３０に短絡が発生した場合について説明する。制御部１１、ドライバ１２、ＭＯＳＦＥＴ２１、ＩＧＢＴ２２の動作は図２を参照して説明したものと同一であるから詳しい説明を省略する。
【００３１】
図３に示すように、時刻ｔ３において、負荷３０の短絡が発生したものと仮定する。時刻ｔ３はシングル駆動モードの期間中である。時刻ｔ３において、負荷３０が短絡して、主電源ＶＣＣの電圧が直接ＭＯＳＦＥＴ２１のドレイン−ソース間に印加されるため、ＭＯＳＦＥＴ２１の出力電流、すなわちドレイン電流が過電流の状態となる。
【００３２】
従来の構成では、シングル駆動モードにおいて、ゲート電圧をクランプ電圧まで降圧しない。このため、負荷３０の短絡が発生した場合には、Ｖｄｓが高いままＭＯＳＦＥＴ２１のオン状態が維持されてしまう。つまり、過電流によるＭＯＳＦＥＴ２１の故障の原因となっていた。これに対して、本実施形態における駆動装置１０は、シングル駆動モードにおいて、ＭＯＳＦＥＴ２１のＶｄｓをマルチ駆動モードのゲート電圧よりも低いクランプ電圧に降圧するので、従来よりも短絡電流を抑制することができる。このため、短絡電流による損失を抑制でき、且つ、ＭＯＳＦＥＴ２１の短絡耐量を従来に較べて延長することができる。
【００３３】
さらに、短絡耐量が延長できることから、短絡発生後にスイッチング素子２０の保護動作に移行するまでの時間に、従来よりも長い猶予を持たせることができる。このため、短絡の発生を即時検出せずともよく、ＭＯＳＦＥＴ２１の出力電流を検出するための手段を設けなくとも、ＩＧＢＴ２２のセンスエミッタ端子に設けられたシャント抵抗器１４により保護動作の対応をさせることができる。
【００３４】
なお、スイッチング素子２０の保護動作は、例えば、次回のスイッチング素子のターンオン時において、ＩＧＢＴ２２のセンスエミッタ端子に接続されたシャント抵抗器１４により検出される電流が閾値を超えている場合に実施させる等すれば良い。
【００３５】
ここで、ＭＯＳＦＥＴ２１がシリコンカーバイドを主成分として構成されている場合、ＭＯＳＦＥＴ２１に電流検出の手段を設ける構成では、電流検出の手段がない構成に較べてＭＯＳＦＥＴ２１の素子体格が大きくなるため、コスト高となってしまう。これに対して、本実施形態における駆動装置１０を採用すれば、ＭＯＳＦＥＴ２１に電流検出の手段が不要とできるので、スイッチング素子２０の体格を小さくでき、製造コストを低減することができる。
【００３６】
（第２実施形態）
本実施形態における駆動装置１０は、図４に示すように、第１実施形態における駆動装置に加えてゲート電圧検出部１５を備えている。ゲート電圧検出部１５を除く構成は第１実施形態の構成と同様であるから、その詳しい説明を省略する。
【００３７】
このゲート電圧検出部１５は、第２スイッチング素子に相当するＩＧＢＴ２２のゲート電極に接続されている。ゲート電圧検出部１５は、第２ドライバ１２ｂがＩＧＢＴ２２に印加するゲート電圧を検出しており、その値を制御部１１にフィードバックするようになっている。
【００３８】
第１実施形態において、制御部１１は、制御信号がＨからＬに遷移することをトリガとしてＭＯＳＦＥＴ２１のゲート電圧をクランプ電圧とする例について説明したが、本実施形態における制御部１１は、ゲート電圧検出部１５によって検出されるＩＧＢＴ２２のゲート電圧に基づいてシングル駆動モードにおけるゲート電圧を決定する。
【００３９】
具体的には、例えば、ＩＧＢＴ２２のゲート電圧が所定の電圧以下になることを条件に、制御部１１はクランプ回路１３を有効にして、ＭＯＳＦＥＴ２１に印加されるゲート電圧をクランプ電圧に設定するようにすれば良い。
【００４０】
例えば、ＩＧＢＴ２２のオフ保持にためにＩＧＢＴ２２のゲート電圧がグランドレベル程度に低下した場合において、ＭＯＳＦＥＴ２１の出力電流であるドレイン電流が増加する。このため、制御部１１がＭＯＳＦＥＴ２１のゲート電圧をクランプ電圧まで低下させることにより、短絡耐量を延長することができるとともに、スイッチング素子２０のターンオフに係るスイッチング損失を低減することができる。
【００４１】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００４２】
上記した各実施形態では、主にスイッチング素子２０のターンオフについて説明したが、ターンオン時においても本発明を適用可能である。例えば、図５に示すように、時刻ｔ４においてスイッチング素子２０のターンオンの指示が制御部１１に入力されると、制御部１１は制御信号をＬからＨに遷移させる。これを受けて、第２ドライバ１２ｂは、所定の遅延時間を経た時刻ｔ５においてＩＧＢＴ２２のゲート電極にゲート電圧を印加する。一方、第１ドライバ１２ａは、制御信号のＬからＨへの遷移を受けて、ＭＯＳＦＥＴ２１のゲート電圧の印加を行う。このとき、ゲート電圧はクランプ電圧に設定される。第１ドライバ１２ａは、時刻ｔ４から時刻ｔ５に至るまでクランプ電圧を維持する。そして、時刻ｔ５において、ＩＧＢＴ２２、ＭＯＳＦＥＴ２１ともにフルオンとなる。すなわち、制御部１１は、スイッチング素子２０のターンオン時において、シングル駆動モードを、マルチ駆動モードに先行して実施してスイッチング素子２０をターンオンする。
【００４３】
これによれば、スイッチング素子２０のターンオン時において、仮に負荷３０に短絡が生じていた場合であっても、最初にオンされるＭＯＳＦＥＴ２１のゲート電圧がクランプ電圧に抑えられているので、ＭＯＳＦＥＴ２１を流れる出力電流を、従来よりも抑制することができる。よって、ＭＯＳＦＥＴ２１の短絡耐量を延長することができるので、ＭＯＳＦＥＴ２１が故障する前に短絡を検出して保護動作に入ることができる。
【００４４】
また、上記した各実施形態では、電流検出部として、シャント抵抗器１４による電圧−電流変換を利用する例について説明したが、第２スイッチング素子たるＩＧＢＴ２２の出力電流の電流値を検出できるものであればシャント抵抗器１４に限定されるものではない。
【００４５】
また、上記した各実施形態では、スイッチング素子２０として、ＭＯＳＦＥＴ２１とＩＧＢＴ２２の２つのスイッチング素子を並列で駆動する駆動装置１０について説明したが、スイッチング素子２０として、３つ以上の素子を並列に駆動する駆動装置についても本発明を適用可能である。例えば、第１スイッチング素子（例えば、ＭＯＳＦＥＴ２１）、第２スイッチング素子（例えば、ＩＧＢＴ２２）、第３スイッチング素子（例えば、ＩＧＢＴ２２とは異なるＩＧＢＴ２３）とを並列に駆動する場合、ターンオフ時において、駆動装置１０は、ＩＧＢＴ２２とＩＧＢＴ２３を制御信号に同期してオフし、ＭＯＳＦＥＴ２１を所定時間だけクランプ電圧を維持して駆動し、その後オフするように構成すれば良い。
【符号の説明】
【００４６】
１０…駆動装置，１１…制御部，１２…ドライバ，１３…クランプ回路，１４…シャント抵抗器，２０…スイッチング素子，２１…ＭＯＳＦＥＴ（第１スイッチング素子），２２…ＩＧＢＴ（第２スイッチング素子），３０…負荷
【図１】
0006398872.tif 000002
【図２】
0006398872.tif 000003
【図３】
0006398872.tif 000004
【図４】
0006398872.tif 000005
【図５】
0006398872.tif 000006