(57)【特許請求の範囲】
【請求項１】
内部に導体パターンにより形成された回路素子を有する複数の個片基板部が設けられた第１領域と、前記第１領域の外側に第２領域を備え、各個片基板部には対向する二表面に前記回路素子と接続する端子電極が形成されたセラミック基板であって、
前記セラミック基板の少なくとも一方の表面側であって、前記第1領域と前記第２領域との境界に除く部位に、前記個片基板部を区画する分割溝を備えたことを特徴とするセラミック基板。
【請求項２】
内部に導体パターンにより形成された回路素子を有する複数の個片基板部が設けられた第１領域と、前記第１領域の外側に第２領域を備え、各個片基板部には対向する二表面に前記回路素子と接続する端子電極が形成されたセラミック基板であって、
前記セラミック基板の少なくとも一方の表面側に、前記個片基板部を区画する分割溝を備え、前記分割溝は、その両端が前記セラミック基板の第２領域まで及ぶが外縁まで至らず、かつ前記第1領域と前記第２領域との境界に沿った部位には分割溝を有さない（ただし、境界と分割溝の交点は除く）ことを特徴とするセラミック基板。
【請求項３】
請求項１又は２に記載のセラミック基板であって、
対向する二表面の一方は半導体素子を配置し樹脂封止する側の表面であって、少なくとも樹脂封止されない他方の表面に前記分割溝を備えることを特徴とするセラミック基板。
【請求項４】
請求項１乃至３のいずれかに記載のセラミック基板であって、
対向する二表面の一方は半導体素子を配置し樹脂封止する側の表面であって、樹脂封止する側の表面の分割溝は、その両端は封止樹脂が施される予定領域の外縁の内側に位置することを特徴とするセラミック基板。
【請求項５】
請求項１乃至４のいずれかに記載のセラミック基板であって、
前記セラミック基板の第２領域に、第１領域と第２領域との境界の位置を示すマークを有することを特徴とするセラミック基板。
【請求項６】
請求項１乃至５のいずれかに記載のセラミック基板であって、
前記セラミック基板の第２領域に、分割溝の位置を示すマークを有することを特徴とするセラミック基板。
【請求項７】
請求項１乃至６のいずれかに記載のセラミック基板を用いた電子部品の製造方法であって、
少なくとも一部の個片基板部に半導体素子を搭載する第１工程と、
前記セラミック基板の一方の表面に配置された半導体素子を樹脂封止で封止する第２工程と、
前記樹脂封止とともにセラミック基板を前記第１領域と前記第２領域との境界で切断又は破断する第３工程と、
前記セラミック基板の第１領域を前記分割溝により各個片基板部に破断して電子部品とする第４工程を備えたことを特徴とする電子部品の製造方法。
【請求項８】
請求項７に記載の電子部品の製造方法であって、
前記第２工程と前記第３工程との間、または前記第３工程において、セラミック基板の厚み方向に前記分割溝と重なる溝部を封止樹脂に形成することを特徴とする電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部に回路素子を有し、前記回路素子と接続する半導体素子が搭載される個片基板部が、縦横に、かつ一体的に多数個配列されたセラミック基板と、それを用いた電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話等の移動体通信機器の小型化、多機能化に伴って、半導体素子をセラミック基板に実装した電子部品の小型化、薄型化への要求が強くなっている。セラミック基板は整合回路、フィルタ、分波器、方向性結合器やバルントランス等の機能を有する回路素子を内蔵し、半導体素子を搭載する構造の電子部品が増加している。そしてこのような電子部品はその薄型化のため、セラミック基板自体の厚みを薄くすることが行われている。
【０００３】
以下、セラミック基板を用いた電子部品の製造方法について説明する。図１２は従来のセラミック基板の平面図である。
【０００４】
この様なセラミック基板１を製造する方法として次の方法が知られている。まず、ＡｇやＣｕ等の導体ペーストを用い、導体パターンを印刷したセラミックグリーンシート（以下シートと呼ぶ）を積層して、複数の個片基板部１０となる領域を含む未焼成の積層体を作成する。シートには導体が充填されたビアホールが形成されており、シート間の導体パターンを電気的に導通させて内部に回路素子を構成する。縦横に配置された個片基板部１０を囲むように、回路素子を構成する導体パターンが形成されていない外周領域６０（以下第２領域と呼ぶことがある）が設けられる。外周領域６０はダミー領域あるいは耳部とも呼ばれる。外周領域６０によって個片基板部１０は割れや欠けが生じないように保護され、またセラミック基板１の取り扱いが容易となる。
【０００５】
この積層体に、各個片基板部１０の境界に沿ってレーザや溝形成用のブレード（金属やセラミックの刃体）を用いて分割溝２０を形成し、その後に焼成してセラミック基板１とする。セラミック基板１の表面には、半導体素子等の実装部品をしたり、接続したりする端子電極（図示せず）や、電子部品を回路基板へ実装する為の端子電極１７が導体パターンで形成されている。端子電極は、セラミック基板１の表面に導体パターンを印刷形成し焼き付けて形成する場合や、シートに導体パターンを印刷形成し、あるいは転写してシートとともに一体焼成する場合もある。
【０００６】
セラミック基板１の個片基板部１０に半導体素子を含む実装部品を搭載し、ボンディングワイヤや半田等の電気的接続手段を介して端子電極と電気的接続した後、セラミック基板１の半導体素子が配置された表面を樹脂で封止する。そして、それを分割溝２０に従って分割することにより容易に電子部品を得ることが出来る。
【０００７】
分割溝２０はセラミック基板１の少なくとも一方の表面に形成され、個片基板部１０を区画する。個片基板部１０同士の境界、および、複数の個片基板部１０の外側に形成されている外周領域６０との境界に沿って分割溝が縦横に格子状に設けられる。分割溝２０はセラミック基板１の外縁まで及ぶ場合もあるが、セラミック基板１が薄くなるに従い、搬送や樹脂封止時の取り扱い時に割れが発生する場合があるので、特許文献１では分割溝２０をセラミック基板１の外周領域６０の途中までで止めて形成することで、所望の割れやすさ（分割性）を得つつ、無用な割れを防いでいる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１９７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１３は樹脂封止成形の一例を示し、図１４は従来のセラミック基板を用いた場合の課題を説明するための図である。以下、図面において共通する部位には同じ符号を付している。また、詳細部分を明確にするように、図面上、説明に必要な部分において寸法等を実際とは異ならせて強調したり、必要ない部分については適宜省略して示している。
【００１０】
セラミック基板の一面側に実装された半導体素子等を封止する樹脂封止成形には、成形型を使用したトランスファー成形、圧縮成形による金型成形工法又はメタルマスクを用いた印刷による印刷工法等がある。半導体素子を搭載したセラミック基板を樹脂材料にて封止成形する方法の内、金型成形工法について圧縮成形を例にして、以下、図１３を用いて説明する。
【００１１】
上下位置に対向して配置した上型２１０と、筒型２２０と圧縮型２２５とを含む下型２３０との間に、セラミック基板１が配置される。下型の筒型２２０と圧縮型２２５とで形成される空間にエポキシ樹脂等の樹脂材料を加熱溶融した状態で溜めて、セラミック基板１を吸着孔２１５により上型２１０に吸着孔２１５により固定した状態で、半導体素子８０が溶融された樹脂材料に浸漬するように上型２１０と下型２３０とを型締めする。型締めした状態で、圧縮型２２５を上昇させて樹脂材料７０を加圧して脱気し封止成形する。樹脂７０が硬化した後、型開し、樹脂封止したセラミック基板１を取り出す。
【００１２】
別の金型成形方法であるトランスファー成形では、上型と下型との間にセラミック基板を配置し、型締めされた上型と下型との間に形成される空間に、上型に設けられた湯口から溶融した樹脂を流し込んで封止成形する。
【００１３】
上述した従来のセラミック基板の樹脂封止に使用される金型成形工法では、セラミック基板の外周縁部を上型と下型とで挟む為、外周縁部での割れが発生し易い問題がある。図１４に示す様に、端子電極１７がセラミック基板１の表面から突出し、上型２１０にセラミック基板１を固定すると、前記端子電極１７が上型２１０に当接した状態となり、セラミック基板１と上型２１０との間に数十μｍから１００μｍ程度の隙間が生じる。上型２１０と下型２３０とを型締めした状態では、セラミック基板１の外周領域６０が筒型２２０と当接して上型２１０の方向へ加圧されることで、端子電極１７との間の領域にせん断力が生じる。個片基板部１０と外周領域６０との境界には分割溝２０が設けられており、機械的強度が弱い分割溝２０が先に割れてしまう。
【００１４】
セラミック基板１の外周縁部での割れた状態で圧縮型２２５を上昇させて樹脂材料７０を加圧すると、筒型２２０との間に生じた隙間に樹脂が流動して漏れを生じる。漏れ出した樹脂が金型に密着することによって型離れが悪くなり、離型の際に加えた応力で他の分割溝にも割れが生じる場合がある。
【００１５】
またセラミック基板が割れて樹脂漏れが生じると、封止に必要な樹脂が不足したり、必要な脱気が成されずに封止樹脂中に空気を巻き込んだりする。封止が不十分だと、封止後の樹脂表面に凹凸が生じて、回路基板への実装において樹脂側を吸着するのが困難となったり、回路基板への実装におけるリフロー等の半田付け工程において、巻き込んだ空気が膨張して個片基板に割れが生じたり、個片基板と樹脂との密着性が劣化する場合もある。また漏れ出した樹脂が上型２１０側に及んで端子電極１７を汚すと電子部品として使用できないこともある。
【００１６】
従来のセラミック基板においては、分割溝に沿った分割が容易な分割性を確保しつつ、セラミック基板の機械的強度の確保とを両立させることが難しいという問題があった。
そこで本発明では、封止成形において誤って分割溝の割れが生じるのを防ぐことが出来るセラミック基板と、それを用いた電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は、内部に導体パターンにより形成された回路素子を有する複数の個片基板部が設けられた第１領域と、前記第１領域の外側に第２領域を備え、各個片基板部には対向する二表面に前記回路素子と接続する端子電極が形成されたセラミック基板であって、前記セラミック基板の少なくとも一方の表面側であって、前記第１領域と前記第２領域との境界を除く部位に、前記個片基板部を区画する分割溝を備えたことを特徴とするセラミック基板である。
【００１８】
本発明のセラミック基板は、複数の個片基板部が設けられた第１領域とその周囲の第２領域の境界に沿った分割溝を有さない構造を有する。
【００１９】
本発明においては、前記分割溝の両端を前記セラミック基板の第２領域まで及ぶが外縁まで至らないようにするのが好ましい。更に、対向する二表面の一方は半導体素子を配置し樹脂封止する側の表面であって、少なくとも樹脂封止されない他方の表面に前記分割溝を備えるのが好ましい。
【００２０】
本発明においては、樹脂封止する側の表面側に分割溝を設け、その両端が、セラミック基板の厚み方向に見て前記封止樹脂が施される予定領域の外縁の内側に位置するのが好ましい。
【００２１】
本発明においては、前記セラミック基板の第２領域に、第１領域と第２領域との境界の位置を示すマークを有するのが好ましい。また、本発明においては、前記セラミック基板の第２領域に、分割溝の位置を示すマークを有するのが好ましい。
【００２２】
第２の発明は、第１の発明のセラミック基板を用いた電子部品の製造方法であって、少なくとも一部の個片基板部に半導体素子を搭載する第１工程と、前記セラミック基板の一方の表面に配置された半導体素子を封止樹脂で封止する第２工程と、前記封止樹脂とともにセラミック基板を前記第１領域と前記第２領域の境界で切断又は破断する第３工程と、前記セラミック基板の第１領域を前記分割溝により各個片基板部に破断して電子部品とする第４工程を備えたことを特徴とする電子部品の製造方法である。
【００２３】
第２の発明においては、前記第２工程と前記第３工程との間、または前記第３工程において、セラミック基板の厚み方向に前記分割溝と重なる位置に溝部を形成するのが好ましい。
【発明の効果】
【００２４】
本発明によれば、意図しない分割溝の割れが生じるのを防ぐことが出来るセラミック基板と、それを用いた電子部品の製造方法を提供することが出来る。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施例に係るセラミック基板の第１表面の平面図である。
【図２】本発明の一実施例に係るセラミック基板の第１表面と対向する第２表面の平面図である。
【図３】本発明の一実施例に係るセラミック基板の第２表面に半導体素子を実装した状態を示す平面図である。
【図４】（ａ）本発明の一実施例に係るセラミック基板の樹脂封止工程の一工程を説明するための図であり、（ｂ）本発明の一実施例に係るセラミック基板の樹脂封止工程の他の工程を説明するための図であり、（ｃ）本発明の一実施例に係るセラミック基板の樹脂封止工程の更に他の工程を説明するための図である。
【図５】本発明の一実施例に係るセラミック基板の樹脂封止後の状態を示す平面図である。
【図６】本発明の一実施例に係るセラミック基板の樹脂封止後の状態を示す断面図である。
【図７】本発明の一実施例に係るセラミック基板の樹脂封止後の他の状態を示す断面図である。
【図８】本発明の一実施例に係るセラミック基板を用いた電子部品の製造方法を説明するための樹脂封止後の一工程におけるセラミック基板の平面図である。
【図９】本発明の一実施例に係るセラミック基板を用いた電子部品の製造方法を説明するための樹脂封止後の他の工程におけるセラミック基板の平面図である。
【図１０】（ａ）本発明の一実施例に係るセラミック基板を用いた電子部品の平面図であり、（ｂ）その側面図である。
【図１１】本発明の一実施例に係るセラミック基板の樹脂封止後の他の状態を示す平面図である。
【図１２】従来のセラミック基板の平面図である。
【図１３】従来のセラミック基板の樹脂封止工程の一工程を説明するための図である。
【図１４】従来のセラミック基板の樹脂封止工程の一工程における不具合を説明するための部分拡大図である。
【発明を実施するための形態】
【００２６】
本発明のセラミック基板とそれを用いた電子部品について図面に基づき説明する。図１は本発明のセラミック基板の一実施例における第１表面の平面図であり、図２はセラミック基板の第１表面と対向する第２表面の平面図である。セラミック基板１は、縦横に複数配置された個片基板部１０と、複数の個片基板部１０を含む第１領域の外側に位置する第２領域６０を備える。セラミック基板１の一方の表面には回路基板への実装のための端子電極１７を有し、他方の表面には実装される半導体素子等と電気的に接続される端子電極１５が設けられている。個片基板部１０同士の境界には格子状に分割溝２０が形成されており、分割溝２０の端部を、第２領域６０とその内側に位置する第１領域の境界からセラミック基板１の外延にまで至らない第２領域６０の途中までの間としている。図中、第１領域と第２領域との境界を仮想線３０として点線で示している。また、前記点線で示される境界からセラミック基板１の外縁との間の一点鎖線は、封止樹脂が施される予定領域の外縁を示す仮想線５０である。
【００２７】
本発明におけるセラミック基板１は、アルミナセラミックス、窒化アルミニウム、窒化珪素、ガラスセラミックス等のセラミック材料から成る。ガラスセラミックスは、例えばＡｌ２Ｏ３を主成分とし、ＳｉＯ２、ＳｒＯ、ＣａＯ、ＰｂＯ、Ｎａ２Ｏ及びＫ２Ｏの少なくとも１種を複成分とする低温焼結可能な誘電体材料であり、また他の例では、Ａｌ２Ｏ３を主成分とし、ＭｇＯ、ＳｉＯ２及びＧｄＯの少なくとも１種を複成分として含む低温焼結可能な誘電体材料がある。
【００２８】
セラミック基板１は従来と同様にシートを積層し焼結して得られる。このシートはセラミックス原料粉末に有機バインダ、溶剤を添加混合してセラミックスラリーとし、このセラミックスラリーをドクターブレード法やカレンダーロール法等のシート成形技術を用いて数十μｍから数百μｍに形成される。
【００２９】
シートにはスクリーン印刷法などにより、回路素子を構成する導体パターンが印刷形成される。回路素子の構成において必要に応じてシートを多層に重ねて積層体とする。シートにはビアホールが形成されており、シート間の導体パターンが適宜接続され、回路素子として機能するように構成される。積層体の一方の表面には半導体素子等と電気的に接続する端子電極１５が設けられ、他方の表面には回路基板への実装のための端子電極１７が設けられ、端子電極１５、１７のそれぞれは回路素子とビアホールを介して電気的に接続される。
【００３０】
セラミック基板１に設けられた分割溝２０は、積層体において後工程にて樹脂封止されない端子電極１７が形成された側に形成される。樹脂封止後、樹脂封止されない側に形成される分割溝２０を基点とし、曲げ応力を加えて第１領域を個片基板部に分割すると定形に割れやすく、不定形に割れて異形の個片基板部となる不良の発生を抑えることが出来る。また、分割性を考慮して所望の強度に応じて、更に端子電極１５が形成された側にもあっても良い。セラミック基板１の二表面に分割溝２０を形成する場合は、分割溝２０はシート積層方向に対向する位置に設けられる。このような分割溝２０は、例えば、積層体の表面から断面がＶ字状の金属製ブレードを押圧して所定深さにまで侵入させることによって形成することが出来る。分割溝２０の形成位置は、端子電極１５、１７の位置を画像認識して設定することが出来る。図示した例では、第１領域と第２領域との境界を示す仮想線３０と封止樹脂が施される予定領域の外縁を示す仮想線５０との間まで分割溝２０を形成している。この様な構成によれば、分割溝がセラミック基板の端にまで達してないので、誤ってセラミック基板が割れてしまう等の不具合が生じない機械的強度を得ることが出来る。
【００３１】
分割溝２０が形成された積層体を、導体パターンを構成する金属材料に応じて酸素濃度が調整された雰囲気と温度にて焼成してセラミック基板１とする。セラミック基板１の端子電極１５、１７は、そのはんだ濡れ性やボンディングワイヤのボンディング性を良好とするのに、導体パターンに重ねてニッケル、スズ、金等からなるめっき層を形成して構成するのが好ましい。
【００３２】
このようにして得られたセラミック基板１には半導体素子等の実装素子が搭載される。セラミック基板１の個片基板部１０は、実装素子搭載前に予め電気抵抗や導通等の電気的特性の確認が行われる場合がある。実装素子は高価であるので、確認の結果に基づいて不良と判断された個片基板部１０には実装素子を搭載しない場合がある。
図３はセラミック基板に半導体素子を実装した状態を示す平面図である。個片基板部１０の端子電極１５に囲まれた中央部に半導体素子８０が実装固定され、半導体素子８０の端子電極８５と端子電極１５をボンディングワイヤ９０で接続する。ここでは半導体素子８０を実装する例を示したが、更にインダクタンス素子、キャパシタンス素子等の実装素子を搭載する場合もある。
【００３３】
図４（ａ）〜（ｃ）は、半導体素子が実装されたセラミック基板を圧縮成形により樹脂封止する工程を説明するための断面図である。図４（ａ）で示した工程では、複数の吸着孔２１５を有する上型２１０に、半導体素子８０が下型２３０に向かうように、セラミック基板１を吸着固定する。下型２３０は筒型２２０と圧縮型２２５を備え、圧縮型２２５の端面は筒型２２０よりも下げられて位置し、圧縮型２２５と筒型２２０とにより形成された窪み部には封止樹脂であるエポキシ樹脂が溶融された状態で溜まっている。
【００３４】
図４（ｂ）で示した工程では、上型２１０と下型２３０とを型締めし、半導体素子８０を封止樹脂７０に浸漬した後、下型２３０の圧縮型２２５をセラミック基板１側に移動して封止樹脂７０を加圧し、脱気して封止成形する。図４（ｃ）で示した工程では、封止樹脂７０が硬化した後、型開し、樹脂封止したセラミック基板１を取り出す。なお、封止樹脂７０と下型２３０との密着性が良くて型離れが困難な場合には、下型２３０に離型剤が施された離型シートを配置する場合がある。
【００３５】
上型２１０と下型２３０とを型締めすると、上型２１０には端子電極１７が当接し、下型の筒型２２０には第２領域６０が当接する。第１領域５９と第２領域６０との間の境界を含む領域にせん断力が生じるが、分割溝を設けないので機械的強度が弱い部分がなく、封止成形におけるセラミック基板１の外周縁部での割れの発生を低減することが出来る。また、個片基板部を容易に、かつ確実に分割することが出来るとともに、一方表面側の分割溝を封止樹脂で覆うことで、機械的強度も確保することが出来る。
【００３６】
図５は樹脂封止したセラミック基板の平面図である。また図６はそのＡ−Ａ‘断面図であり、図７は他の実施態様のセラミック基板の断面図であって、封止樹脂７０にダイサー等によってセラミック基板の表面にまでは至らない溝部３００を形成することで第１領域５９の分割を容易としたものである。セラミック基板１は第１領域５９と第２領域６０との間の境界３０でダイサー等の切断装置にて切断される。図８はセラミック基板の対向する二辺側の第２領域６０を切断して除いた状態の平面図である。第２領域６０にまで及んで形成された分割溝２０がその側断面に表れる。図９は他の二辺側の第２領域６０を切断して除いた第１領域５９のみとなった状態の平面図である。第２領域６０が除かれたセラミック基板１の各側断面には分割溝２０が表れる。
【００３７】
分割溝２０に沿って、図１０（ａ）の平面図に示すように個々の個片基板部１０に応じた電子部品２に分割する。ダイシング工法による切断や、樹脂封止後のセラミック基板にレーザ加工やガラススクライバーによって分割溝を形成した後の破断による第２領域６０の除去を、個片基板部１０の分割の直前に行うことが出来るので、セラミック基板１の機械的強度が維持され、個片基板部１０とする分割前の工程でセラミック基板１の割れの発生を低減することが出来る。第２領域６０を除去した後に分割するので、割れや欠け等のない図１０（ｂ）に示す電子部品２を得ることができる。
【００３８】
図１１は他の実施態様のセラミック基板の平面図を示す。セラミック基板１の第２領域６０には、第１領域５９と第２領域６０との間の境界位置や分割溝の位置を示すマーカ９７と、半導体素子を実装する際の基準位置を求めるためのマーカ９５が形成されている。マーカ９５、９７は導体パターンや着色ガラスを用いてシートに形成し、一体焼成して形成することが出来る。マーカ９７によって画像認識が容易になり、第１領域５９と第２領域６０との間の境界での切断を一層精度良く行うことが出来る。また分割溝の位置を示すマーカ９７によって、封止樹脂７０に溝部３００を形成する際に位置ずれが生じるのを防ぐことが出来る。
【図１】
0006403092.tif 000002
【図２】
0006403092.tif 000003
【図３】
0006403092.tif 000004
【図４】
0006403092.tif 000005
【図５】
0006403092.tif 000006
【図６】
0006403092.tif 000007
【図７】
0006403092.tif 000008
【図８】
0006403092.tif 000009
【図９】
0006403092.tif 000010
【図１０】
0006403092.tif 000011
【図１１】
0006403092.tif 000012
【図１２】
0006403092.tif 000013
【図１３】
0006403092.tif 000014
【図１４】
0006403092.tif 000015