(57)【特許請求の範囲】
【請求項１】
インダクタを備えるＨブリッジ構成にて一次側及び二次側スイッチング素子が配置され、前記一次側及び二次側スイッチング素子の少なくとも一つが入力ノードに対応し、前記一次側及び二次側スイッチング素子の少なくとも一つが出力ノードに対応するバックブースト・パワー・コンバータシステムであって、
前記一次側及び二次側スイッチング素子の一つ以上と前記インダクタとから受信した情報と、特定の傾斜補償信号とに基づきランプ信号を生成するように構成されたランプ信号生成回路と、
前記ランプ信号と前記出力ノードにおける電圧に比例する電圧と特定の基準電圧との間の差異に応じて変化する誤差信号との関係に基づいて、バック・コンバータ・モードとブースト・コンバータ・モードとのうちの選択された一つにおいて前記一次側及び二次側スイッチング素子を選択的に動作させるように構成されたレギュレーション回路であって、前記出力ノードにおける前記電圧を分圧して得られる電圧と前記特定の基準電圧との比較に基づいて前記誤差信号を供給する誤差増幅器を含むレギュレーション回路と、を備え、
前記ランプ信号生成回路は、前記バック・コンバータ・モードと前記ブースト・コンバータ・モードとの切り替えにおいて、前記ランプ信号の振幅を、そのランプ信号の振幅よりも大きなオフセット量で変化させ、
前記バック・コンバータ・モードにおいて、前記特定の傾斜補償信号は、時間的に変化する鋸歯波形信号であり、
前記ブースト・コンバータ・モードにおいて、前記特定の傾斜補償信号は、前記時間的に変化する鋸歯波形信号のピーク間振幅に相当する大きさを有するＤＣ信号である、バックブースト・パワー・コンバータシステム。
【請求項２】
請求項１に記載のバックブースト・パワー・コンバータシステムにおいて、
前記ランプ信号生成回路は、
前記インダクタのインダクタ電流に応じて変化する出力を供給する電流検知回路と、
時間的に変化する鋸波状信号又はＤＣ信号を供給する傾斜補償／ブースト・オフセット回路と、
前記時間的に変化する鋸波状信号と前記ＤＣ信号とのうちの少なくとも一つと、前記電流検知回路からの前記出力とを受信する加算ノードと、
前記加算ノードからの信号の受信に応答して、前記傾斜補償／ブースト・オフセット回路からの前記時間的に変化する鋸波状信号と前記ＤＣ信号とのうちの少なくとも一つと、前記電流検知回路からの前記出力とに基づいて、前記ランプ信号を供給するモード変更回路と、
を含む、バックブースト・パワー・コンバータシステム。
【請求項３】
請求項２に記載のバックブースト・パワー・コンバータシステムにおいて、
前記ランプ信号生成回路は、スイッチング回路を含み、
前記スイッチング回路は、前記バック・コンバータ・モードであるか前記ブースト・コンバータ・モードであるかの指示に基づいて異なる２つのランプ信号のうちの一つを選択的に供給し、前記異なる２つのランプ信号は、特定の電圧信号振幅で互いにオフセットされている、バックブースト・パワー・コンバータシステム。
【請求項４】
請求項２に記載のバックブースト・パワー・コンバータシステムにおいて、
前記電流検知回路は、前記一次側及び二次側スイッチング素子のうちの一つに接続される入力を有し、該一次側及び二次側スイッチング素子のうちの一つの電流に関する情報を検知する電圧−電流コンバータ回路を含む、バックブースト・パワー・コンバータシステム。
【請求項５】
請求項２に記載のバックブースト・パワー・コンバータシステムにおいて、
前記傾斜補償／ブースト・オフセット回路は、
定電流源と、
前記定電流源に直列に接続されたエネルギー蓄積素子と、
セット信号に応じて前記エネルギー蓄積素子を選択的に放電するように構成されたスイッチと、を含み、
前記セット信号は、前記バック・コンバータ・モードで使用するための略鋸歯状の補償信号を前記加算ノードに供給するように選択される、バックブースト・パワー・コンバータシステム。
【請求項６】
請求項５に記載のバックブースト・パワー・コンバータシステムにおいて、
前記傾斜補償／ブースト・オフセット回路は、前記エネルギー蓄積素子に接続されて前記略鋸歯状の補償信号に関するピーク情報を蓄積するように構成されたサンプルホールド回路を含む、バックブースト・パワー・コンバータシステム。
【請求項７】
請求項５に記載のバックブースト・パワー・コンバータシステムはさらに、
前記加算ノードに接続された出力を有し、前記ブースト・コンバータ・モードで使用するブースト補償回路を備え、
前記ブースト補償回路は、
第２定電流源と、
前記第２定電流源に直列に接続された第２エネルギー蓄積素子と、
前記ブースト・コンバータ・モードでのオフ時間中に前記第２エネルギー蓄積素子を選択的に放電するように構成されたスイッチと、を含む、バックブースト・パワー・コンバータシステム。
【請求項８】
請求項１に記載のバックブースト・パワー・コンバータシステムにおいて、
前記ランプ信号生成回路は、当該バックブースト・パワー・コンバータシステムが前記バック・コンバータ・モードで動作するのか前記ブースト・コンバータ・モードで動作するのかを示すモード制御信号を生成し、前記モード制御信号は、前記一次側及び二次側スイッチング素子の一つ以上から受信した情報と特定の傾斜補償信号とに基づくものである、バックブースト・パワー・コンバータシステム。
【請求項９】
請求項８に記載のバックブースト・パワー・コンバータシステムにおいて、
前記レギュレーション回路は、
第１入力及び第２入力を有する論理回路であって、前記第１入力において前記ランプ信号生成回路からの前記モード制御信号を受信する論理回路と、
前記ランプ信号と前記誤差信号との比較に基づくリセット信号を前記論理回路の前記第２入力に供給する比較回路と、を含み、
前記論理回路は、前記モード制御信号と前記リセット信号とに基づいて前記一次側及び二次側スイッチング素子に対する制御信号を生成する、バックブースト・パワー・コンバータシステム。
【請求項１０】
請求項１に記載のバックブースト・パワー・コンバータシステムにおいて、
前記一次側スイッチング素子は、第１ノードにおいて直列に接続された一次ハイおよびロー側スイッチング素子を含み、
前記二次側スイッチング素子は、第２ノードにおいて直列に接続された二次ハイおよびロー側スイッチング素子を含み、
前記インダクタが、前記第１ノードと前記第２ノードとの間に接続されている、バックブースト・パワー・コンバータシステム。
【請求項１１】
請求項１０に記載のバックブースト・パワー・コンバータシステムはさらに、
前記ランプ信号と前記誤差信号とを比較するＰＷＭ比較回路と、
ＳＲラッチと論理ゲート群とを含む論理回路と、を備え、
前記論理ゲート群は、前記ＳＲラッチからの出力信号に従って前記一次側及び二次側スイッチング素子を選択的にスイッチングするように構成されており、
前記ＳＲラッチは、クロック入力とデータ入力とを含み、前記データ入力は、前記ＰＷＭ比較回路からの前記ランプ信号と前記誤差信号との比較結果を受信するように構成されている、バックブースト・パワー・コンバータシステム。
【請求項１２】
バック・モードとブースト・モードとを提供するようにハイ及びロー側スイッチング素子のペア群を有するスイッチング・コンバータを動作させるための方法であって、
前記スイッチング・コンバータのスイッチング素子の電流に応じて変化する電流検知信号と、特定の傾斜補償信号とに基づいた傾斜を有するランプ信号を供給すること、
特定の基準信号振幅と、前記スイッチング・コンバータからの出力信号振幅との差に基づく誤差信号を供給すること、
前記誤差信号が前記ランプ信号と特定の電圧値との合計よりも大きくなるように推移するとき、少なくとも前記特定の電圧値と前記ランプ信号のピーク間振幅との合計であって、前記バック・モードから前記ブースト・モードへ前記スイッチング・コンバータを移行させるのに十分なオフセット量で前記ランプ信号を増加させること、
前記誤差信号が前記ランプ信号と特定の電圧値との差未満となるように推移するとき、少なくとも前記特定の電圧値と前記ランプ信号のピーク間振幅との合計であって、前記ブースト・モードから前記バック・モードへ前記スイッチング・コンバータを移行させるのに十分なオフセット量で前記ランプ信号を減少させること、
を備え、
前記方法はさらに、
前記バック・モードにおいて、前記特定の傾斜補償信号を時間的に変化する鋸歯波形信号として供給すること、
前記ブースト・モードにおいて、前記特定の傾斜補償信号を前記時間的に変化する鋸歯波形信号のピーク間振幅に相当する大きさを有するＤＣ信号として供給すること、
を備える、方法。
【請求項１３】
請求項１２に記載の方法はさらに、
前記電流検知信号と前記特定の傾斜補償信号とに基づいてモード制御信号を供給すること、
論理回路を用いて、前記スイッチング・コンバータの前記ハイ及びロー側スイッチング素子のペア群のオンオフ状態を更新すること、を備え、
前記論理回路は、前記ランプ信号と前記誤差信号との比較結果を受信するように構成された第１入力と、前記モード制御信号を受信するように構成された第２入力と、クロック信号を受信するように構成された第３入力と、前記ハイ及びロー側スイッチング素子に接続された出力とを含む、方法。
【請求項１４】
請求項１３に記載の方法はさらに、
エネルギー蓄積素子の第１端子に前記特定の傾斜補償信号を生成することを備え、当該エネルギー蓄積素子の第１端子に前記特定の傾斜補償信号を生成することは、
前記エネルギー蓄積素子に直列に接続された定電流源を用いて前記エネルギー蓄積素子に充電すること、
前記エネルギー蓄積素子を選択的に放電して略鋸歯状の信号波形を供給すること、を含む、方法。
【請求項１５】
請求項１４に記載の方法はさらに、
前記ハイ側スイッチング素子の少なくとも一つと前記ロー側スイッチング素子の少なくとも一つのオンオフ状態を更新することにより、デューティサイクル信号と周期的クロック信号とに従って、バック・モード又はブースト・モードで前記スイッチング・コンバータを動作させることを備え、
前記エネルギー蓄積素子を選択的に放電することは、前記周期的クロック信号によりトリガされるスイッチを用いることを含む、方法。
【請求項１６】
請求項１２に記載の方法はさらに、
バック・モードからブースト・モードへ移行させることを備え、当該バック・モードからブースト・モードへ移行させることは、当該移行の直前において第１デューティサイクルに従って前記スイッチング素子を動作させることを含み、前記第１デューティサイクルは、０％及び１００％のうちの一方であり、当該バック・モードからブースト・モードへ移行させることはさらに、当該移行の直後において第２デューティサイクルに従って前記スイッチング素子を動作させることを含み、前記第２デューティサイクルは、０％及び１００％のうちの他方である、方法。
【請求項１７】
請求項１２に記載の方法はさらに、
前記ハイ側スイッチング素子の一つのソース端子及びドレイン端子に接続された検知用増幅回路を用いて前記電流検知信号を検知することを備える、方法。
【請求項１８】
請求項１２に記載の方法において、
前記ランプ信号を供給することは、前記電流検知信号と前記特定の傾斜補償信号とブースト補償信号とを加算した信号を供給することを含み、前記ブースト補償信号は、前記ブースト・モードのサイクルのオフ部分で供給される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、概してスイッチング・パワー・コンバータに関し、特にバックブースト・スイッチング・コンバータに関する。
【背景技術】
【０００２】
スイッチング・コンバータは、入力電圧ＶＩＮを受け取り、出力電圧ＶＯＵＴを生成する。「バックブースト」コンバータと呼ばれる種類のスイッチング・コンバータは、生成される出力電圧が入力電圧より低い（ＶＯＵＴ＜ＶＩＮ）バック・モード、ＶＯＵＴ＞ＶＩＮのブースト・モード、またはＶＯＵＴがＶＩＮにほぼ等しいバックブースト・モードで動作することができる。
【０００３】
バックブースト・コンバータの１つの適した応用は、入力電圧ＶＩＮが径時的に低減する電池稼働システムである。このシステムを図１Ａに示す。入力電圧ＶＩＮは、例えば、リチウムイオン電池から供給されるが、その電圧は時間とともに４．２Ｖから２．５Ｖに下がる。スイッチング・コンバータにより給電される回路が、例えば３．３Ｖの動作電圧を必要とする場合、バックブースト・コンバータの使用が有益である。電池電圧が３．３Ｖよりも最小値だけ高い場合、コンバータはバック・モードで動作する。また、電池電圧が３．３Ｖよりも最小値だけ低い場合、コンバータはブースト・モードで動作する。しかし、電池電圧が３．３Ｖよりもわずかに高い場合、通常、コンバータはバック・モードで動作し続けることができず、バックブースト・モード動作に切り替えなければならない。同様に、電池電圧が３．３Ｖよりもわずかに低い場合は、通常、ブースト・モードを維持することができず、コンバータはバックブースト・モード動作への切り替えを要する。
【０００４】
図１Ｂは、一般的にバックブースト・パワー・コンバータの最終段として使用される「Ｈブリッジ」回路を示している。２つのスイッチング素子１０、１２はともにノード１４に接続され、また、ＶＩＮと回路共通点との間に接続されている。２つのスイッチング素子１６、１８はともにノード２０に接続され、また、ＶＯＵＴと回路共通点との間に接続されている。インダクタＬは、ノード１４とノード２０との間に接続され、フィルタ容量Ｃは、一般的にＶＯＵＴと回路共通点との間に接続される。バック・モードでは、スイッチング素子１６は閉じられ、スイッチング素子１０、１２は一般的に、パルス幅変調（ＰＷＭ）信号により相補的に開閉されて所望のＶＯＵＴを生成する。ブースト・モードでは、スイッチング素子１０は閉じられ、スイッチング素子１６、１８は、相補的に開閉されて所望のＶＯＵＴを生成する。しかし、バックブースト・モードでは、所望のＶＯＵＴを得るには、４つのスイッチング素子すべてが開閉されなければならない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来、バックブースト・モードは、バック・モードとブースト・モードとの間の直接的な移行が出力電圧の不連続性を引き起こすことがあるとの理由のために使用されている。しかし、このバックブースト・モードの動作方法には、すべての４つのスイッチング素子を開閉する必要があるため、動作効率が低いという欠点がある。
【課題を解決するための手段】
【０００６】
上記課題に対処する「ウィンドウレス」Ｈブリッジ・バックブースト・スイッチング・コンバータを提供する。
スイッチング・コンバータは、Ｈブリッジとして構成される、一次ならびに二次ハイ側およびロー側スイッチング素子とインダクタとを使用する。一次ハイ側スイッチング素子の上端はコンバータの入力ノードであり、二次ハイ側スイッチング素子の上端はコンバータの出力ノードである。コンバータは、出力ノードに所望の出力電圧を得るために、必要に応じて一次ハイ側およびロー側スイッチング素子または二次ハイ側およびロー側スイッチング素子を動作させるように構成されたレギュレーション回路を含む。レギュレーション回路は、出力電圧に比例した電圧と基準電圧との間の差に応じて変化するｃｏｍｐ信号を生成するように構成された誤差増幅器と、ｃｏｍｐ信号をｒａｍｐ信号と比較して、ｒａｍｐ信号がｃｏｍｐ信号よりも大きくなるかまたは小さくなったときに出力を切り替える第１比較回路とを含む。レギュレーション回路は更に、第１比較回路の出力、およびコンバータがバック・モードとブースト・モードのうち何れで動作するのかを指示するモード制御信号を受け取る論理回路を含む。バック・モード動作が指示されている場合、論理回路は、一次ハイ側およびロー側スイッチング素子を開閉して所望の出力電圧を生成し、ブースト・モード動作が指示されている場合、二次ハイ側およびロー側スイッチング素子を開閉して所望の出力電圧を生成する。
【０００７】
コンバータは更にランプ信号生成回路を含む。このランプ信号生成回路は、一方のハイ側スイッチング素子によって流される電流に応じて変化する出力を与える電流検知回路、電流検知回路の出力と加算されて電圧ｒａｍｐｌを生成する出力を与える傾斜補償および／またはオフセット回路、電圧ｒａｍｐｌの基準として使用され、ｒａｍｐｌ＋Ｖｈｙｓにより与えられる電圧ｒａｍｐｈを生成する定電圧源（Ｖｈｙｓ）、およびバック・モード動作中に電圧ｒａｍｐｌをｒａｍｐ信号として第１比較回路に与え、ブースト・モード動作中に電圧ｒａｍｐｈをｒａｍｐ信号として第１比較回路に与えるように構成されたスイッチング回路を含む。
【０００８】
傾斜補償および／またはオフセット回路の出力は、バック・モードではＶｓｌｐ（ｐ−ｐ）の振幅を有する三角形傾斜補償信号であり、また、ブースト・モードではピークＤＣ電圧の傾斜補償信号である。
【０００９】
第２比較回路は、ｃｏｍｐ信号をｒａｍｐ＃信号と比較し、ｒａｍｐ＃信号がｃｏｍｐ信号よりも大きくなるかまたは小さくなるときに、出力を切り替える。上記スイッチング回路は更に、モード制御信号がブースト・モード動作を指示している場合に電圧ｒａｍｐｌをｒａｍｐ＃信号として第２比較回路に与え、モード制御信号がバック・モード動作を指示している場合に電圧ｒａｍｐｈをｒａｍｐ＃信号として第２比較回路に与えるように構成されている。第２論理回路は、第２比較回路の出力を受け取り、それに応じてモード制御信号を与えるように構成されている。
【００１０】
この構成は、バック・モードからブースト・モードに移行したときｒａｍｐ信号をＶｈｙｓ＋Ｖｓｌｐ（ｐ−ｐ）だけ増加（シフト・アップ）させ、ブースト・モードからバック・モードに移行したときｒａｍｐ信号をＶｈｙｓ＋Ｖｓｌｐ（ｐ−ｐ）だけ減少（シフト・ダウン）させて元に戻すように動作する。これは、コンバータが２つのモードのみ、すなわち、バック・モードとブースト・モードのみで動作することを可能にして、中間のバックブースト領域を不要にする。したがって、モード移行回数が減少し、３個以上のスイッチング素子が作動されることはなく、それにより動作効率が改善される。２つのみの動作モードによる出力電圧の不連続性も最小化される。
【００１１】
本発明の上記およびその他の特徴、態様、および長所は、以下の説明および特許請求の範囲を参照することにより、更に理解され得る。
【図面の簡単な説明】
【００１２】
【図１Ａ】従来のバックブースト・スイッチング・コンバータにおけるスイッチング・コンバータ動作モードと入力電圧との関係を示す図。
【図１Ｂ】バックブースト・スイッチング・コンバータにおいて一般的に使用される周知のＨブリッジ構成の概略図。
【図２Ａ】本発明のウィンドウレス・バックブースト・スイッチング・コンバータにおけるスイッチング・コンバータ動作モードと入力電圧との関係を示す図。
【図２Ｂ】本発明のウィンドウレス・バックブースト・スイッチング・コンバータにおいて使用され得るＨブリッジ構成の概略図。
【図３】本発明のウィンドウレス・バックブースト・スイッチング・コンバータの１つの可能な実施形態を示す概略ブロック図。
【図４】本発明のウィンドウレス・バックブースト・スイッチング・コンバータにおけるバック・モードからブースト・モードへの移行を示すタイミング図。
【図５】本発明のウィンドウレス・バックブースト・スイッチング・コンバータにおけるブースト・モードからバック・モードへの移行を示すタイミング図。
【図６】本発明のウィンドウレス・バックブースト・スイッチング・コンバータにおいて使用され得る電流検知回路、傾斜補償オフセット回路、およびモード変更回路の概略ブロック図。
【図７】本発明のウィンドウレス・バックブースト・スイッチング・コンバータに関するｒａｍｐ信号およびｒａｍｐ＃信号の動作を示す図。
【図８】本発明のウィンドウレス・バックブースト・スイッチング・コンバータのためのモード制御信号を生成する論理回路の１つの可能な実施形態の概略図。
【図９】本発明のウィンドウレス・バックブースト・スイッチング・コンバータの別の可能な実施形態を示す概略ブロック図。
【図１０】図９のウィンドウレス・バックブースト・スイッチング・コンバータにおいて使用され得る電流検知回路、傾斜補償オフセット回路、およびモード変更回路の概略ブロック図。
【発明を実施するための形態】
【００１３】
図２Ａは、本発明のウィンドウレス・バックブースト・スイッチング・コンバータにおけるスイッチング・コンバータ動作モードと入力電圧との関係を示す図である。本発明のコンバータ構造は、２つの動作モード、すなわち、バック・モードとブースト・モードのみを有しており、これは、従来のバックブースト・コンバータに見られる効率問題の解決に役立つ一方、出力の不連続性も最小化する。このコンバータは、図２Ｂに示すＨブリッジ構成を使用する。この構成では、２つのスイッチング素子３０、３２はともにノード３４に接続され、かつ、ＶＩＮと回路共通点との間に接続されており、また、２つのスイッチング素子３６、３８はともにノード４０に接続され、かつ、ＶＯＵＴと回路共通点との間に接続されている。インダクタＬ１はノード３４とノード４０との間に接続され、フィルタ容量Ｃ１はＶＯＵＴと回路共通点との間に接続されている。このコンバータの場合、バック・モードでは、スイッチング素子３６が閉じられ、スイッチング素子３０、３２が一般的にはパルス幅変調（ＰＷＭ）された信号により相補的に開閉されることで、所望のＶＯＵＴが生成される。ブースト・モードでは、スイッチング素子３０が閉じられ、スイッチング素子３６、３８が相補的に開閉されることで、所望のＶＯＵＴが生成される。どのタイミングにおいても３個以上のスイッチング素子が開閉されないため、コンバータの効率が改善される。このコンバータは、好ましくは、実ピーク・カレント・モード・バック・レギュレータ、実ピークまたはエミュレーテッド・カレント・モード・ブースト・レギュレータ、およびバック・モードとブースト・モードとの間を切り替える新しい方法により実現される。
【００１４】
図３は、ウィンドウレス・バックブースト・コンバータの典型的な実施形態の概略ブロック図を示す。このコンバータは、ともにノード３４に接続された一次ハイ側スイッチング素子３０および一次ロー側スイッチング素子３２、ともにノード４０に接続された二次ハイ側スイッチング素子３６および二次ロー側スイッチング素子３８、およびインダクタＬ１を含み、これらスイッチング素子およびインダクタはＨブリッジ構成に配置されている。ここで、スイッチング素子３０、３２、３６、３８は、ＰＭＯＳのＦＥＴおよびＮＭＯＳのＦＥＴにより実現される。ただし、他のスイッチング素子も使用できる。一次ハイ側スイッチング素子３０の上端はコンバータの入力ノードであり、入力電圧ＶＩＮを受け取る。二次ハイ側スイッチング素子３６の上端はコンバータの出力ノードであり、この出力ノードに出力電圧ＶＯＵＴが供給される。フィルタ容量Ｃ１は一般的にＶＯＵＴと回路共通点との間に接続される。ＶＯＵＴは、適切に負荷４２に接続される。
【００１５】
このコンバータは、一次または二次ハイ側およびロー側スイッチング素子を動作させることにより所望の出力電圧ＶＯＵＴを生成するように構成されたレギュレーション回路も含む。このレギュレーション回路は、ＶＯＵＴに比例する電圧ＶＦＢと基準電圧Ｖｒｅｆとの間の差異に応じて変化するｃｏｍｐ信号を生成するように構成された誤差増幅器５０（補償回路５２を含み得る）と、ｃｏｍｐ信号をｒａｍｐ信号と比較してｒａｍｐ信号がｃｏｍｐ信号より大きくなるかまたは小さくなったときに出力５６を切り替える第１比較回路５４とを含む。論理回路５８は、比較回路の出力５６と、コンバータがバック・モードとブースト・モードとのうちどちらで動作するべきかを指示するモード制御信号６０とを受け取る。この論理回路５８は、モード制御信号６０がバック・モード動作を指示しているときには一次ハイ側およびロー側スイッチング素子３０、３２を動作させて所望のＶＯＵＴ電圧を生成し、モード制御信号６０がブースト・モード動作を指示しているときには二次ハイ側およびロー側スイッチング素子３６、３８を動作させて所望のＶＯＵＴ電圧を生成するように構成されている。各スイッチング素子は、関連するスイッチング・サイクル中に開閉され、関連するオン時間およびオフ時間を有している。本明細書において、１対のスイッチング素子がＶＯＵＴを調整するために（一般的にＰＷＭ信号を使用して）相補に開閉されているとき、これらの素子は「動作している」ものとして使用される。バック・モードでは、スイッチング素子３６は連続的にオン状態にあって、インダクタＬ１から出力ノード（ＶＯＵＴ）への導電路を与えている。同様に、ブースト・モードでは、スイッチング素子３０は連続的にオン状態にあって、インダクタＬ１から入力ノード（ＶＩＮ）への導電路を与えている。
【００１６】
論理回路５８は、一般的に、周期的クロック信号６４のｓｅｔ入力の立ち上がりエッジでセットされるＳＲラッチ６２を含み得る。ラッチ６２のＱ出力は、それぞれモード制御信号６０を受け取る論理ゲート６６、６８に与えられる。この例では、論理ゲート６６はＮＯＲゲートであり、論理ゲート６８はＡＮＤゲートである。モード制御信号６０がバック・モード動作を指示するローである場合、ラッチ６２がセットされ、かつ、Ｑがハイになったとき、ＮＯＲゲート出力７０がローとなり、一次ハイ側スイッチング素子３０が閉じるとともに、一次ロー側スイッチング素子３２が開く。ｒａｍｐ信号がｃｏｍｐ信号を超えると、比較回路５４の出力５６がハイとなり、ラッチ６２をリセットして、一次ハイ側スイッチング素子３０を開き、一次ロー側スイッチング素子３２を閉じる。スイッチング素子３０、３２は、ＶＯＵＴを調整するために必要なときに、この方法により開閉される。
【００１７】
バック・モードにおける二次側に関して、ＡＮＤゲート６８の出力７２は、モード制御信号６０がローである限り、ローのままであり、これにより二次ハイ側スイッチング素子３６は常にオンであり（それによりＬ１からＶＯＵＴへの導電路を与える）、また、ロー側スイッチング素子３８は常にオフである。
【００１８】
モード制御信号６０がブースト・モード動作を指示するハイである場合、ラッチ６２がセットされ、かつ、Ｑがハイになったとき、ＡＮＤゲート出力７０がハイとなり、二次ハイ側スイッチング素子３６が開くとともに、二次ロー側スイッチング素子３８が閉じる。ｒａｍｐ信号がｃｏｍｐ信号を超えると、比較回路５４の出力５６がハイとなり、ラッチ６２をリセットして、二次ハイ側スイッチング素子３６を閉じ、二次ロー側スイッチング素子３８を開く。スイッチング素子３６、３８は、ＶＯＵＴを調整するために必要なときに、この方法により開閉される。
【００１９】
ブースト・モードにおける一次側に関し、ＮＯＲゲート６６の出力７０は、モード制御信号６０がハイである限り、ローのままであり、これにより一次ハイ側スイッチング素子３０は常にオンであり（それによりＬ１からＶＩＮへの導電路を与える）、また、ロー側スイッチング素子３２は常にオフである。
【００２０】
コンバータは更に、ランプ信号発生回路８０を含む。ランプ信号発生回路８０は、一方のハイ側スイッチング素子（ここでは、一次ハイ側スイッチング素子３０）によって流される電流に応じて変化する出力８４を与える電流検知回路８２と、加算ノード９０において電流検知回路出力と加算される出力８８を生成する傾斜補償および／またはブースト・オフセット回路８６と、ｒａｍｐ信号の生成とともにモード制御信号６０および相補的モード制御信号１６６を生成するモード変更回路９２とを含む。本明細書で説明する例において、コンバータは、モード制御信号６０がハイのときバック・モードで動作し、モード制御信号１６６がハイのときブースト・モードで動作する。なお、このコンバータは、別の極性でモード制御信号を使用する場合にも容易に適合できる。
【００２１】
ランプ信号生成回路８０は、バック・モードからブースト・モードへ移行するときｒａｍｐ信号を増加（シフト・アップ）させ、ブースト・モードからバック・モードへ移行するときｒａｍｐ信号を減少（シフト・ダウン）させて元に戻すように構成されており、これによりモード移行中にｃｏｍｐ電圧が比較的一定に保たれることを可能にしている。図４は、バック・モードからブースト・モードへの移行を示している。同図４は、ラッチ６２に与えられる周期的なｓｅｔ信号、検知されたインダクタ電流ＩＬ、ノード３４（ＳＷＡ）の電圧、ノード４０（ＳＷＢ）の電圧、ｒａｍｐ信号、およびｃｏｍｐ信号を含んでいる。ｒａｍｐ信号は、インダクタ電流に比例する（ＩＬに比例する）信号と傾斜補償信号（振幅Ｖｓｌｐ（ｐ−ｐ）を有する）の和であり、傾斜補償信号と同じ傾斜を有している。
【００２２】
このシステムがバック・モードにあると仮定する。まず、ｒａｍｐ信号が毎サイクル中にｃｏｍｐ信号に達し、それによってＰＷＭパルス（ＳＷＡ）が一次ハイ側およびロー側スイッチング素子に与えられる。しかし、入力電圧ＶＩＮが減少し始めると、出力電圧ＶＯＵＴも減少し、それによりｃｏｍｐが増大する。ｃｏｍｐの増大につれて、バック・モード・デューティ・サイクル（ＶＯＵＴ／ＶＩＮにより与えられる）は最終的に１００％近くまで増大し、検知されたインダクタ電流ＩＬの傾斜（ＶＩＮ−ＶＯＵＴに比例する）はほぼ０に下がり、ｒａｍｐ信号はもはやｃｏｍｐ信号に到達できない。この時点（１００）において、ＰＷＭパルスは一時停止される（１０２）。ｃｏｍｐが「ｒａｍｐ＋ヒステリシス電圧Ｖｈｙｓ」（１０４）より大きくなると（適宜に１０〜１００ｍＶ）、ブースト・モードへの移行が行われる。これは、ｒａｍｐ信号を「Ｖｓｌｐ（ｐ−ｐ）＋Ｖｈｙｓ」により与えられる電圧Ｖｏｆｆ（ブースト）だけ増加（シフト・アップ）させることにより行われる。ブースト・モードへの移行の後、１−ＶＩＮ／ＶＯＵＴにより与えられるブースト・モード・デューティサイクルはほぼ０％であり、また、ＰＷＭパルス（ＳＷＢ）が二次ハイ側およびロー側スイッチング素子に与えられる。
【００２３】
このように移行点においてｒａｍｐ信号を増加させることにより、ｒａｍｐ信号の谷間がｃｏｍｐ信号の直下にくるために、デューティサイクルは移行後に大幅に変化しない。これにより、モード移行時における出力電圧のリップルを最小化することができる。
【００２４】
図５は、ブースト・モードからバック・モードへの移行を示す。ここでは、出力電圧が増大し、かつ、ｃｏｍｐ信号が減少したときに移行が必要となる。ブースト・モードのデューティサイクルは最終的に０％近くに減少し、検知されたインダクタ電流ＩＬの傾斜は０近くに落ち、かつ、ｒａｍｐ信号の谷間は、もはやｃｏｍｐ信号（１０６）に到達しない。ｃｏｍｐが「ｒａｍｐ−ヒステリシス電圧Ｖｈｙｓ」（１０８）より小さくなると、バック・モードへの移行が行われる。これは、ｒａｍｐ信号を「電圧Ｖｏｆｆ（ブースト）＝Ｖｓｌｐ（ｐ−ｐ）＋Ｖｈｙｓ」だけ減少（シフト・ダウン）させることにより行われる。バック・モードへの移行の後、バック・モード・デューティサイクルはほぼ１００％である。
【００２５】
ウィンドウレス・バックブースト・コンバータを実現する１つの方法は、２つのランプ電圧ｒａｍｐｈ、ｒａｍｐｌ（ｒａｍｐｈは「ｒａｍｐｌ＋Ｖｈｙｓ」に等しい）を生成し、バック・モードのときに、ｃｏｍｐ信号と比較されるｒａｍｐ信号としてｒａｍｐｌを使用し、ブースト・モードのときに、ｒａｍｐ信号としてｒａｍｐｈを使用することである。図６は、この方法を実現する電流検知回路８２、傾斜補償およびブースト・オフセット回路８６、およびモード変更回路９２の典型的な実施形態を示す。
【００２６】
電流検知回路８２は、増幅器１１０（一般的には電圧−電流（Ｖ−Ｉ）コンバータ）により実現することができる。増幅器１１０の入力は、一方のハイ側スイッチング素子（ここでは、一次ハイ側スイッチング素子３０）に接続されている。電流検知回路８２は、一次ハイ側スイッチング素子３０によって流される電流に応じて変化する出力１１２を生成する。電流検知出力１１２は、加算ノード９０に接続されている。
【００２７】
図６に示した傾斜補償およびブースト・オフセット回路８６の典型的な実施例の場合、定電流源１２０が容量１２２に直列に接続され、また、ｓｅｔ信号がアサートされたときに閉じられるスイッチ１２４が容量１２２の両端に接続されている。この構成の動作は、傾斜補償信号１２８として働く鋸歯状波形をノード１２６に与える。
【００２８】
この回路は、ｓｅｔ入力で動作するスイッチ１３２を介してノード１２６に接続される容量１３０も含むことが好ましい。この構成は、ノード１２６における傾斜補償信号のピークを容量１３０に蓄える傾斜振幅サンプルホールドとして動作する。コンバータがバック・モードで動作しているとき、スイッチ１３４の動作は傾斜補償信号を加算ノード９０に結合し、コンバータがブースト・モードで動作しているとき、スイッチ１３４の動作はサンプルホールド出力を加算ノード９０に結合する。Ｖ−Ｉコンバータ１３６の入力をスイッチ１３４に接続することで、その入力における電圧を加算ノード９０に供給される電流１３７に変換することができる。
【００２９】
ブースト傾斜補償を行う必要が生じる場合がある。この目的のために使用できる１つの構成は、回路１４０である。この回路１４０は、ノード１４６において容量１４４に直列に接続される定電流源１４２を含む。この容量１４４は、コンバータの「オフ」時間中、スイッチ１４８により短絡される。ノード１４６は、ブースト・モード中に閉じられるスイッチ１５０を介して加算ノード９０に接続される。Ｖ−Ｉコンバータ１５２は、ノード１４６の電圧を加算ノード９０への給電に適する電流に変換するために使用することができる。
【００３０】
抵抗器１６０は、加算ノード９０と回路共通点との間に適切に接続されており、加算された電流を電圧に変換する。バッファ１６２によってバッファすることが可能なこの電圧は、電圧ｒａｍｐｌである。一定電圧Ｖｈｙｓを電圧ｒａｍｐｌに対する基準として使用して「ｒａｍｐｌ＋Ｖｈｙｓ」で与えられる電圧「ｒａｍｐｈ」を生成する。スイッチング回路１６４は、ｒａｍｐｌ信号およびｒａｍｐｈ信号とともに制御信号６０，１６６を受け取るように構成されている。スイッチング回路１６４は、モード制御信号がバック・モード動作を指示しているとき、電圧ｒａｍｐｌをｒａｍｐ信号として比較回路５４（ｐｗｍ＿ｃｏｍｐ）に与え、モード制御信号がブースト・モード動作を指示しているとき、電圧ｒａｍｐｈをｒａｍｐ信号として比較回路５４に与える。
【００３１】
コンバータの動作モードを決定するために、好ましくは、第２比較回路１７０（ｍｏｄｅ＿ｃｏｍｐ）が使用される。第２比較回路１７０は、ｃｏｍｐ信号をｒａｍｐ＃信号と比較し、ｒａｍｐ＃信号がｃｏｍｐ信号より大きくなるかまたは小さくなった場合に出力１７２を切り替える。スイッチング回路１６４は更に、モード制御信号がブースト・モード動作を指示しているときに、電圧ｒａｍｐｌをｒａｍｐ＃信号として第２比較回路１７０に与え、モード制御信号がバック・モード動作を指示しているときに、電圧ｒａｍｐｈをｒａｍｐ＃信号として第２比較回路１７０に与えるように構成することが好ましい。論理回路１７４は、第２比較回路の出力１７０を受け取り、それに応じてモード制御信号１６６，６０を与えるように構成される。
【００３２】
図７は、ｒａｍｐ信号およびｒａｍｐ＃信号の動作の様子を示す。最初に、コンバータは、バック・モードで動作している。したがって、ｒａｍｐｌが、ｐｗｍ＿ｃｏｍｐ比較回路にｒａｍｐ信号として与えられ、ｒａｍｐｈが、ｍｏｄｅ＿ｃｏｍｐ比較回路にｒａｍｐ＃信号として与えられる。各サイクル中、ｒａｍｐ＃信号がｃｏｍｐ信号を超えている限り、コンバータは、バック・モードに留まる。しかし、ｍｏｄｅ＿ｃｏｍｐ比較回路の出力１７２がｒａｍｐ＃信号のピークにおいてロー（１７６）になると、これは、ｒａｍｐ＃信号がｃｏｍｐ信号に達しなかったことを示し、したがって、コンバータはブースト・モードに移行しなければならない。
【００３３】
コンバータがブースト・モードで動作しているとき、ｒａｍｐｌが、ｍｏｄｅ＿ｃｏｍｐ比較回路にｒａｍｐ＃信号として与えられ、ｒａｍｐｈが、ｐｗｍ＿ｃｏｍｐ比較回路にｒａｍｐ信号として与えられる。各サイクル中、ｒａｍｐ＃信号の谷間がｃｏｍｐ信号を下回っている限り、コンバータは、ブースト・モードに留まる。しかし、ｍｏｄｅ＿ｃｏｍｐ比較回路の出力１７２がｒａｍｐ＃信号の谷間においてハイ（１７８）になると、これは、ｒａｍｐ＃信号がｃｏｍｐ信号を下回らなかったことを示し、したがって、コンバータはバック・モードに移行しなければならない。要するに、バック・モード中には、ｒａｍｐ＝ｒａｍｐｌかつｒａｍｐ＃＝ｒａｍｐｈであり、ブースト・モード中には、ｒａｍｐ＝ｒａｍｐｈかつｒａｍｐ＃＝ｒａｍｐｌである。
【００３４】
図８は、論理回路１７４の一つの可能な実現例を示す。Ｄフリップフロップ１８０、１８２はそれぞれ、データ入力においてｍｏｄｅ＿ｃｏｍｐ比較回路の出力１７２を受け取り、クロック入力においてｓｅｔ信号を受け取る。フリップフロップ１８２のＱ出力は、モード制御信号６０（ブースト）によりゲートされ（１８４）、そのゲート回路の出力１８６がＳＲラッチ１８８のｓｅｔ入力に与えられる。また、フリップフロップ１８０のＱバー出力は、モード制御信号１６６（バック）によりゲートされ（１９０）、そのゲート回路の出力１９２がＳＲラッチのｒｅｓｅｔ入力に与えられる。動作中、バック・モードにおいて、ｍｏｄｅ＿ｃｏｍｐ比較回路の出力１７２がｓｅｔパルスのときにローである場合、フリップフロップ１８０のＱバー出力はハイとなり、それによりＳＲラッチ１８８がリセットされる。したがって、モード制御信号１６６（バック）がローに、また、モード制御信号６０（ブースト）がハイになって、コンバータに対してブースト・モードへの移行が伝えられる。また、ブースト・モードにおいて、ｍｏｄｅ＿ｃｏｍｐ比較回路の出力１７２がｓｅｔパルスのときにハイである場合、フリップフロップ１８２のＱ出力はハイとなり、それによりＳＲラッチ１８８がセットされる。したがって、モード制御信号１６６（バック）がハイに、また、モード制御信号６０（ブースト）がローになって、コンバータに対してバック・モードへの移行が伝えられる。
【００３５】
上述した例では、一次ハイ側スイッチング素子において検知される電流について説明したが、これに代えて、ウィンドウレス・バックブースト・コンバータは、二次ハイ側スイッチング素子による電流が検知されるように構成することもできる。バック・モードとブースト・モードとの間の移行方法は上述した例と同じであるが、ブースト・モードにおいてコンバータはエミュレーテッド・ピーク・カレント・モード制御方式を使用する。図９は、かかるコンバータの典型的な実現例を示す。この回路ブロックは、以下の点を除いて図３と同じである。すなわち、モード変更ブロック２００が新たにブースト・モードにおいてエミュレーテッド・カレント信号を発生する回路を含み（以下において説明する）、また、電流検知回路８２は、一次ハイ側スイッチング素子３０の代わりに二次ハイ側スイッチング素子３６の電流を検知するように構成される。
【００３６】
図１０は、図９において説明した方法を実現する電流検知回路８２、傾斜補償およびブースト・オフセット回路８６、およびモード変更回路２００の典型的な実施形態を示す。上記と同様に、電流検知回路８２は、一次ハイ側スイッチング素子３０または二次ハイ側スイッチング素子３６に接続され、検知電流に応じて変化する電流１１２を生成する増幅器１１０を含む。傾斜補償およびオフセット回路８６も上記と同様に、コンバータがバック・モードで動作しているときノード１２６の傾斜補償信号を加算ノード９０に、また、コンバータがブースト・モードで動作しているときサンプルホールド容量１３０の出力を加算ノード９０に、好ましくは電流１３７として与える。
【００３７】
モード変更回路２００も、ブースト・モードにおいてエミュレーテッド・カレント信号を生成する電流が追加されることを除いて、モード変更回路９２と同様である。この例において、追加回路は、加算ノード９０（または好ましくは、バッファ２０４の出力）とノード２０６との間に接続されるスイッチ２０２、ノード２０６と回路共通点との間に接続される容量２０８、定電流源２１０、および電源２１０の出力とノード２０６との間に接続されるスイッチ２１２を含む。動作中、バック・モードでは、スイッチ２０２は常に閉じ、スイッチ２１２は常に開いているので、このコンバータは前述同様に動作する。ブースト・モードにおいて、スイッチ２０２はコンバータの「オフ」時間中に閉じ、コンバータの「オン」時間中に開き、また、スイッチ２１２はコンバータの「オン」時間中に閉じ、コンバータの「オフ」時間中に開いているので、エミュレーテッド・カレントはブースト・モード中、加算ノード９０の信号と加算される。
【００３８】
このコンバータは、バック・モードにおいて、一次または二次ハイ側スイッチング素子中の電流を検知し、実ピーク・カレント・モード制御方式によりレギュレートするように構成することができる。ブースト・モードでは、一次ハイ側スイッチング素子中の電流が検知される場合、レギュレートは、実ピークまたはエミュレーテッド・ピーク・カレント信号方式により実現することができる。二次ハイ側スイッチング素子中の電流が検知される場合、ブースト・モード・レギュレートは、エミュレーテッド・ピーク・カレント方式により実現される。
【００３９】
上述した本発明の実施形態は例示であり、多数の変更、変形、および再構成を構想して実質的に等価の結果を容易に実現することができる。これらのすべてを添付の請求項において定義される本発明の思想および範囲内に含めることを意図している。
【図１Ａ】
0006359255.tif 000002
【図１Ｂ】
0006359255.tif 000003
【図２Ａ】
0006359255.tif 000004
【図２Ｂ】
0006359255.tif 000005
【図３】
0006359255.tif 000006
【図４】
0006359255.tif 000007
【図５】
0006359255.tif 000008
【図６】
0006359255.tif 000009
【図７】
0006359255.tif 000010
【図８】
0006359255.tif 000011
【図９】
0006359255.tif 000012
【図１０】
0006359255.tif 000013