(57)【特許請求の範囲】
【請求項１】
入力電圧から所望の出力電圧が生成されるようにスイッチング制御信号を生成するスイッチング制御回路と、
前記スイッチング制御信号に応じて出力トランジスタをオン／オフさせる駆動回路と、
負荷が第１閾値よりも重く第２閾値よりも軽い状態において前記スイッチング制御信号のオンパルスが間引かれるようにパルス停止信号を生成するオンパルス停止回路と、
を有し、
前記オンパルス停止回路は、前記出力電圧に応じた帰還電圧と、前記帰還電圧の時間平均値に応じた閾値電圧とを比較して前記パルス停止信号を生成することを特徴とするスイッチング電源装置。
【請求項２】
前記オンパルス停止回路は、前記帰還電圧の時間平均値に０より大きく１より小さい係数を乗算して前記閾値電圧を生成することを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記係数は、外付け抵抗によって調整可能であることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記オンパルス停止回路は、前記負荷が前記第１閾値よりも軽い状態において前記スイッチング制御信号のオンパルスが複数周期に亘って停止されるように前記パルス停止信号をパルス停止時の論理レベルとすることを特徴とする請求項１〜請求項３のいずれか一項に記載のスイッチング電源装置。
【請求項５】
前記オンパルス停止回路は、前記負荷が前記第２閾値よりも重い状態において前記スイッチング制御信号のオンパルスが間引かれないように前記パルス停止信号をパルス停止解除時の論理レベルとすることを特徴とする請求項１〜請求項４のいずれか一項に記載のスイッチング電源装置。
【請求項６】
前記スイッチング制御回路は、
所定のスイッチング周波数でオン信号を生成するオン信号生成部と、
出力帰還制御によってオフ信号を生成するオフ信号生成部と、
前記オン信号と前記オフ信号に応じて前記スイッチング制御信号を生成するフリップフロップと、
前記パルス停止信号に応じて前記オン信号をマスクする論理ゲート部と、
を含むことを特徴とする請求項１〜請求項５のいずれか一項に記載のスイッチング電源装置。
【請求項７】
入力電圧から所望の出力電圧が生成されるようにスイッチング制御信号を生成するスイッチング制御回路と、
前記スイッチング制御信号に応じて出力トランジスタをオン／オフさせる駆動回路と、
負荷が第１閾値よりも重く第２閾値よりも軽い状態において前記スイッチング制御信号のオンパルスが間引かれるようにパルス停止信号を生成するオンパルス停止回路と、
を有し、
前記スイッチング制御回路は、
所定のスイッチング周波数でオン信号を生成するオン信号生成部と、
出力帰還制御によってオフ信号を生成するオフ信号生成部と、
前記オン信号と前記オフ信号に応じて前記スイッチング制御信号を生成するフリップフロップと、
前記パルス停止信号に応じて前記オン信号をマスクする論理ゲート部と、
を含むことを特徴とするスイッチング電源装置。
【請求項８】
交流電圧から前記入力電圧を生成するＡＣ／ＤＣ変換部をさらに有することを特徴とする請求項１〜請求項７のいずれか一項に記載のスイッチング電源装置。
【請求項９】
請求項８に記載のスイッチング電源装置を有するＡＣアダプタ。
【請求項１０】
請求項１〜請求項８のいずれか一項に記載のスイッチング電源装置と、
前記スイッチング電源装置から出力電圧の供給を受けて動作する負荷と、
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置には、無負荷時や超軽負荷時に出力トランジスタのスイッチング駆動を停止する省電力モード（いわゆるバーストモード）を備えたものがある。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３１５３３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のスイッチング電源装置では、バーストモードへの移行に至らない軽負荷時においても、さらなる消費電力の低減が求められていた。
【０００６】
本発明は、本願の発明者により見出された上記の問題点に鑑み、軽負荷時の消費電力を低減することが可能なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書中に開示されているスイッチング電源装置は、入力電圧から所望の出力電圧が生成されるようにスイッチング制御信号を生成するスイッチング制御回路と、前記スイッチング制御信号に応じて出力トランジスタをオン／オフさせる駆動回路と、負荷が第１閾値よりも重く第２閾値よりも軽い状態において前記スイッチング制御信号のオンパルスが間引かれるようにパルス停止信号を生成するオンパルス停止回路と、を有する構成（第１の構成）とされている。
【０００８】
なお、上記第１の構成から成るスイッチング電源装置において、前記オンパルス停止回路は、前記出力電圧に応じた帰還電圧と、前記帰還電圧の時間平均値に応じた閾値電圧とを比較して前記パルス停止信号を生成する構成（第２の構成）にするとよい。
【０００９】
また、上記第２の構成から成るスイッチング電源装置において、前記オンパルス停止回路は、前記帰還電圧の時間平均値に０より大きく１より小さい係数を乗算して前記閾値電圧を生成する構成（第３の構成）にするとよい。
【００１０】
また、上記第３の構成から成るスイッチング電源装置において、前記係数は、外付け抵抗によって調整可能である構成（第４の構成）にするとよい。
【００１１】
また、上記第１〜第４いずれかの構成から成るスイッチング電源装置において、前記オンパルス停止回路は、前記負荷が前記第１閾値よりも軽い状態において前記スイッチング制御信号のオンパルスが複数周期に亘って停止されるように前記パルス停止信号をパルス停止時の論理レベルとする構成（第５の構成）にするとよい。
【００１２】
また、上記第１〜第５いずれかの構成から成るスイッチング電源装置において、前記オンパルス停止回路は、前記負荷が前記第２閾値よりも重い状態において前記スイッチング制御信号のオンパルスが間引かれないように前記パルス停止信号をパルス停止解除時の論理レベルとする構成（第６の構成）にするとよい。
【００１３】
また、上記第１〜第６いずれかの構成から成るスイッチング電源装置において、前記スイッチング制御回路は、所定のスイッチング周波数でオン信号を生成するオン信号生成部と、出力帰還制御によってオフ信号を生成するオフ信号生成部と、前記オン信号と前記オフ信号に応じて前記スイッチング制御信号を生成するフリップフロップと、前記パルス停止信号に応じて前記オン信号をマスクする論理ゲート部と、を含む構成（第７の構成）にするとよい。
【００１４】
また、上記第１〜第７いずれかの構成から成るスイッチング電源装置は、交流電圧から前記入力電圧を生成するＡＣ／ＤＣ変換部を有する構成（第８の構成）にするとよい。
【００１５】
また、本明細書中に開示されているＡＣアダプタは、上記第８の構成から成るスイッチング電源装置を有する構成（第９の構成）とされている。
【００１６】
また、本明細書中に開示されている電子機器は、上記第１〜第８いずれかの構成から成るスイッチング電源装置と、前記スイッチング電源装置から出力電圧の供給を受けて動作する負荷と、を有する構成（第１０の構成）とされている。
【発明の効果】
【００１７】
本明細書中に開示されているスイッチング電源装置によれば、軽負荷時の消費電力を低減することが可能となる。
【図面の簡単な説明】
【００１８】
【図１】スイッチング電源装置の全体構成を示す図
【図２】半導体装置２０の一構成例を示すブロック図
【図３】回路ブロック２１〜２３の一構成例を示す回路図
【図４】帰還電圧Ｖｆｂと動作モードとの相関図
【図５】強制間欠モードの一動作例を示すタイムチャート
【図６】閾値電圧生成部２４４の一構成例を示す回路図
【図７】係数乗算部２４４ｄの一構成例を示す回路図
【図８】帰還電圧生成回路２３の第１変形例を示す回路図
【図９】帰還電圧生成回路２３の第２変形例を示す回路図
【図１０】スイッチング電源装置を備えたＡＣアダプタの一構成例を示す図
【図１１】スイッチング電源装置を備えた電子機器の一構成例を示す図
【発明を実施するための形態】
【００１９】
＜スイッチング電源装置＞
図１は、スイッチング電源装置の全体構成を示すブロック図である。本構成例のスイッチング電源装置１は、一次回路系１ｐ（ＧＮＤ１系）と二次回路系１ｓ（ＧＮＤ２系）との間を電気的に絶縁しつつ、商用交流電源ＰＷから供給される交流電圧Ｖａｃを直流の出力電圧Ｖｏに変換して負荷Ｚに供給する絶縁型のＡＣ／ＤＣコンバータであり、トランス１０と、半導体装置２０と、出力トランジスタ３０と、センス抵抗４０と、ＡＣ／ＤＣ変換部５０と、電源電圧生成部６０と、整流平滑部７０と、出力帰還部８０と、フォトカプラ９０、を有する。
【００２０】
トランス１０は、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ互いに逆極性で磁気結合された一次巻線１１（巻数Ｎｐ）と二次巻線１２（巻数Ｎｓ）を含む。一次巻線１１の第１端は、入力電圧Ｖｉの印加端に接続されている。一次巻線１１の第２端は、出力トランジスタ３０とセンス抵抗４０を介して一次回路系１ｐの接地端ＧＮＤ１に接続されている。二次巻線１２の第１端は、整流平滑部７０を介して出力電圧Ｖｏの印加端（負荷Ｚの電源入力端）に接続されている。二次巻線１２の第２端は、二次回路系１ｓの接地端ＧＮＤ２に接続されている。なお、巻数Ｎｐ及びＮｓについては、所望の出力電圧Ｖｏが得られるように任意に調整すればよい。例えば、巻数Ｎｐが多いほど又は巻数Ｎｓが少ないほど出力電圧Ｖｏは低くなり、逆に、巻数Ｎｐが少ないほど又は巻数Ｎｓが多いほど出力電圧Ｖｏは高くなる。また、トランス１０は、一次巻線１１及び二次巻線１２に加えて補助巻線１３を含む。補助巻線１３は、半導体装置２０の電源電圧Ｖｃｃを生成する際に利用される。
【００２１】
半導体装置２０は、トランス１０の駆動主体となるスイッチング制御ＩＣであり、帰還電流Ｉｆｂとセンス電圧Ｖｃｓに応じて出力トランジスタ３０のゲート信号Ｇ１を生成する。また、半導体装置２０は、装置外部との電気的な接続を確立するの手段として、外部端子Ｔ１〜Ｔ５を有する。本図では、出力トランジスタ３０のゲートが接続される外部端子Ｔ１（ＯＵＴピン）、センス電圧Ｖｃｓが印加される外部端子Ｔ２（ＣＳピン）、接地端ＧＮＤ１に接続される外部端子Ｔ３（ＧＮＤピン）、電源電圧Ｖｃｃが印加される外部端子Ｔ４（ＶＣＣ）、及び、帰還電流Ｉｆｂが流される外部端子Ｔ５（ＦＢピン）の５本を描写したが、これら以外の外部端子を設けても構わない。
【００２２】
出力トランジスタ３０は、入力電圧Ｖｉの印加端から一次巻線１１を介して接地端ＧＮＤ１に至る電流経路をゲート信号Ｇ１に応じて導通／遮断することにより、一次巻線１１に流れる一次電流Ｉｐをオン／オフするスイッチ素子である。本構成例では、出力トランジスタ３０として、高耐圧のＮチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタが用いられている。その接続関係について述べると、出力トランジスタ３０のドレインは、一次巻線１１の第２端に接続されている。出力トランジスタ３０のソースは、センス抵抗４０を介して接地端ＧＮＤ１に接続されている。出力トランジスタ３０のゲートは、外部端子Ｔ１（ゲート信号Ｇ１の印加端）に接続されている。出力トランジスタ３０は、ゲート信号Ｇ１がハイレベルであるときにオンとなり、ゲート信号Ｇ１がローレベルであるときにオフとなる。
【００２３】
センス抵抗４０は、出力トランジスタ３０のソースと接地端ＧＮＤ１との間に接続されており、一次電流Ｉｐに応じたセンス電圧Ｖｃｓを生成する。
【００２４】
ＡＣ／ＤＣ変換部５０は、コモンモードフィルタ５１と、ダイオードブリッジ５２と、キャパシタ５３及び５４とを含み、交流電圧Ｖａｃから直流（脈流）の入力電圧Ｖｉｎを生成する。コモンモードフィルタ５１は、交流電圧Ｖａｃのコモンモードノイズを除去する。ダイオードブリッジ５２は、交流電圧Ｖａｃを全波整流して入力電圧Ｖｉｎを生成する。キャパシタ５３は、交流電圧Ｖａｃの高調波ノイズを除去する。キャパシタ５４は、入力電圧Ｖｉｎを平滑化する。なお、ＡＣ／ＤＣ変換部５０には、フューズなどの保護素子を含めてもよい。
【００２５】
電源電圧生成部６０は、ダイオード６１とキャパシタ６２を含む整流平滑回路であり、補助巻線１３の誘起電圧Ｖａｕｘから半導体装置２０の電源電圧Ｖｃｃを生成し、これを半導体装置２０の外部端子Ｔ４に印加する。一次巻線１１と補助巻線１３との巻線比については、半導体装置２０の動作に必要な電源電圧Ｖｃｃを鑑みて適宜設定すればよい。
【００２６】
整流平滑部７０は、整流用のダイオード７１と平滑用のキャパシタ７２を含み、二次巻線１２に生じる誘起電圧を整流及び平滑して出力電圧Ｖｏを生成する。接続関係について述べると、ダイオード７１のアノードは、二次巻線１２の第１端に接続されている。ダイオード７１のカソードとキャパシタ７２の第１端は、いずれも出力電圧Ｖｏの印加端に接続されている。キャパシタ７２の第２端は、接地端ＧＮＤ２に接続されている。
【００２７】
出力帰還部８０は、出力電圧Ｖｏに応じた二次側の帰還電流Ｉｆｂ２を生成し、これをフォトカプラ９０に出力する。帰還電流Ｉｆｂ２は、出力電圧Ｖｏが目標値よりも高いほど大きくなり、出力電圧Ｖｏが目標値よりも低いほど小さくなる。別の観点から言うと、帰還電流Ｉｆｂ２は、負荷Ｚが軽い（負荷Ｚで消費される出力電流Ｉｏが小さい）ほど大きくなり、負荷Ｚが重い（負荷Ｚで消費される出力電流Ｉｏが大きい）ほど小さくなる。このように、帰還電流Ｉｆｂ２は、出力電圧Ｖｏ（ないし出力電流Ｉｏ（負荷））に応じて変動する。
【００２８】
フォトカプラ９０は、二次回路系１ｓに設けられた発光ダイオード９１と、一次回路系１ｐに設けられたフォトトランジスタ９２とを含み、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ、二次回路系１ｓから一次回路系１ｐへの信号伝達を行う。より具体的に述べると、帰還電流Ｉｆｂ２に応じた輝度で発光ダイオード９１から発せられた光をフォトトランジスタ９２で検出することにより、一次側の帰還電流Ｉｆｂ１が生成される。従って、帰還電流Ｉｆｂ１は帰還電流Ｉｆｂ２と同様の挙動で変動する。
【００２９】
＜スイッチング動作＞
ゲート信号Ｇ１がハイレベルに立ち上がると、出力トランジスタ３０がオンとなる。出力トランジスタ３０のオン期間中には、入力電圧Ｖｉの印加端から一次巻線１１、出力トランジスタ３０、及び、センス抵抗４０を介して接地端ＧＮＤ１に向けた一次電流Ｉｐが流れるので、一次巻線１１に電気エネルギが蓄えられる。
【００３０】
その後、ゲート信号Ｇ１がローレベルに立ち下げられると、出力トランジスタ３０がオフとなる。出力トランジスタ３０のオフ期間中には、一次巻線１１と磁気結合された二次巻線１２に誘起電圧が発生し、二次巻線１２からダイオード７１を介して接地端ＧＮＤ２に向けた二次電流Ｉｓが流れる。このとき、負荷Ｚには、二次巻線１２の誘起電圧を半波整流した出力電圧Ｖｏが供給される。
【００３１】
以降も、所定のスイッチング周波数ｆｓｗでゲート信号Ｇ１がオンされることにより、上記と同様のスイッチング動作が繰り返される。
【００３２】
このように、本構成例のスイッチング電源装置１によれば、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ、交流電圧Ｖａｃから出力電圧Ｖｏを生成して負荷Ｚに供給することができる。なお、本構成例のスイッチング電源装置１で採用されたフライバック方式は、平滑インダクタを必要とするフォワード方式と比べて部品点数が少ないので、低コスト化にも有利であると言える。
【００３３】
＜半導体装置（スイッチング制御ＩＣ）＞
図２は、半導体装置２０の一構成例を示すブロック図である。本構成例の半導体装置２０には、スイッチング制御回路２１と、駆動回路２２と、帰還電圧生成回路２３と、オンパルス停止回路２４と、が集積化されている。また、本図には明示していないが、半導体装置２０には、電源回路や異常保護回路なども集積化されている。
【００３４】
スイッチング制御回路２１は、帰還電圧Ｖｆｂとセンス電圧Ｖｃｓに応じて入力電圧Ｖｉから所望の出力電圧Ｖｏが生成されるようにスイッチング制御信号Ｓ１を生成する。また、スイッチング制御回路２１は、パルス停止信号Ｓ２に応じてスイッチング制御信号Ｓ１のオンパルスを停止する機能も備えている。スイッチング制御回路２１の構成及び動作については後述する。
【００３５】
駆動回路２２は、スイッチング制御信号Ｓ１に応じてゲート信号Ｇ１を生成することにより出力トランジスタ３０をオン／オフさせる。ゲート信号Ｇ１は、スイッチング制御信号Ｓ１がハイレベルであるときにハイレベルとなり、スイッチング制御信号Ｓ１がローレベルであるときにローレベルとなる。
【００３６】
帰還電圧生成回路２３は、帰還電流Ｉｆｂ１に応じた帰還電圧Ｖｆｂを生成する。帰還電圧生成回路２３の構成及び動作については後述する。
【００３７】
オンパルス停止回路２４は、帰還電圧Ｖｆｂ２を監視して負荷状態に応じたパルス停止信号Ｓ２を生成する。パルス停止信号Ｓ２は、スイッチング制御信号Ｓ１のオンパルスを停止するときにローレベル（パルス停止時の論理レベルに相当）となり、スイッチング制御信号Ｓ１のオンパルスを停止しないときにハイレベル（パルス停止解除時の論理レベルに相当）となる。オンパルス停止回路２４の構成及び動作については後述する。
【００３８】
図３は、スイッチング制御回路２１、帰還電圧生成回路２３、及び、オンパルス停止回路２４それぞれの一構成例を示す回路図である。
【００３９】
スイッチング制御回路２１は、発振部２１１と、分圧部２１２と、マスク処理部２１３と、コンパレータ２１４と、ＡＮＤゲート２１５と、ＯＲゲート２１６と、ＲＳフリップフロップ２１７と、を含む。
【００４０】
発振部２１１（オン信号生成部に相当）は、所定のスイッチング周波数ｆｓｗでオン信号Ｓ１１にパルスを生成する。
【００４１】
分圧部２１２は、帰還電圧Ｖｆｂを１／ｎ（例えば１／４）に分圧して内部帰還電圧Ｖｆｂ２（＝Ｖｆｂ／ｎ）を生成する。
【００４２】
マスク処理部２１３は、センス電圧Ｖｃｓに所定のマスク処理を施して内部センス電圧Ｖｃｓ２を生成する。より具体的に述べると、マスク処理部２１３は、出力トランジスタ３０がオンされてから所定のマスク期間に亘って内部センス電圧Ｖｃｓ２をゼロ値に固定する。このような構成とすることにより、出力トランジスタ３０のオン時に生じるセンス電圧Ｖｃｓのリンギングノイズの影響を受けずに済むので、スイッチング制御動作の安定性を高めることが可能となる。
【００４３】
コンパレータ２１４（オフ信号生成部に相当）は、反転入力端（−）に入力される内部帰還電圧Ｖｆｂ２と、非反転入力端（＋）に入力される内部センス電圧Ｖｃｓとを比較することにより、出力帰還制御に応じたオフ信号Ｓ１２を生成する。オフ信号Ｓ１２は、内部帰還電圧Ｖｆｂ２が内部センス電圧Ｖｃｓ２よりも低いときにハイレベルとなり、内部帰還電圧Ｖｆｂ２が内部センス電圧Ｖｃｓ２よりも高いときにローレベルとなる。
【００４４】
ＡＮＤゲート２１５は、オン信号Ｓ１１とパルス停止信号Ｓ２との論理積信号Ｓ１３を生成する。論理積信号Ｓ１３は、オン信号Ｓ１１とパルス停止信号Ｓ２の少なくとも一方がローレベルであるときにローレベルとなり、オン信号Ｓ１１とパルス停止信号Ｓ２の両方がハイレベルであるときにハイレベルとなる。すなわち、パルス停止信号Ｓ２がハイレベルであるときには、オン信号Ｓ１１が論理積信号Ｓ１３としてスルー出力される一方、パルス停止信号Ｓ２がローレベルであるときには、オン信号Ｓ１１の論理レベルに依らず論理積信号Ｓ１３がローレベルに固定される。このように、ＡＮＤゲート２１５は、パルス停止信号Ｓ２に応じてオン信号Ｓ１１をマスクする論理ゲート部として機能する。
【００４５】
ＯＲゲート２１６は、第１入力端に入力されるオフ信号Ｓ１２と第２入力端に反転入力されるパルス停止信号Ｓ２との論理和信号Ｓ１４を生成する。論理和信号Ｓ１４は、オフ信号Ｓ１２がハイレベルであるか或いはパルス停止信号Ｓ２がローレベルであるときにハイレベルとなり、オフ信号Ｓ１２がローレベルであってかつパルス停止信号Ｓ２がハイレベルであるときにローレベルとなる。
【００４６】
ＲＳフリップフロップ２１７は、セット端（Ｓ）に入力される論理積信号Ｓ１３（パルス停止解除時（Ｓ２＝Ｈ）にはオン信号Ｓ１１と同等）と、リセット端（Ｒ）に入力される論理和信号Ｓ１４（パルス停止解除時（Ｓ２＝Ｈ）にはオフ信号Ｓ１２と同等）に応じて、スイッチング制御信号Ｓ１を生成する。より具体的に述べると、ＲＳフリップフロップ２１７は、論理積信号Ｓ１３の立上りエッジでスイッチング制御信号Ｓ１をハイレベルにセットする一方、論理和信号Ｓ１４の立上りエッジでスイッチング制御信号Ｓ１をローレベルにリセットする。
【００４７】
帰還電圧生成回路２３は、定電圧Ｖｒｅｇの印加端と外部端子Ｔ５との間に接続された抵抗２３１（抵抗値：Ｒ２３１）のみから成る極めてシンプルな構成である。抵抗２３１には帰還電流Ｉｆｂ１が流れるので、抵抗２３１の両端間には帰還電流Ｉｆｂ１に応じた電圧降下（＝Ｉｆｂ１×Ｒ２３１）が生じる。すなわち、抵抗２３１の低電位端（外部端子Ｔ５）で得られる帰還電圧Ｖｆｂ（＝Ｖｒｅｇ−Ｉｆｂ１×Ｒ２３１）は、帰還電流Ｉｆｂ１が大きいほど低くなり、帰還電流Ｉｆｂ１が小さいほど高くなる。なお、帰還電圧Ｖｆｂには、出力帰還ループが持つカットオフ周波数ｆｃの振動成分（出力リップル）が重畳する。
【００４８】
上記構成から成るスイッチング制御回路２１と帰還電圧生成回路２３を用いた出力帰還制御について具体的に説明する。出力電圧Ｖｏが目標値よりも高いほど、帰還電流Ｉｆｂ１が増えるので、帰還電圧Ｖｆｂが低下する。その結果、内部帰還電圧Ｖｆｂ２と内部センス電圧Ｖｃｓ２との交差タイミングが早まり、オフ信号Ｓ１２の立上りタイミングが早くなるので、出力トランジスタ３０のオン時間が短くなり、出力電圧Ｖｏが低下する。
【００４９】
逆に、出力電圧Ｖｏが目標値よりも低いほど、帰還電流Ｉｆｂ１が減るので、帰還電圧Ｖｆｂが上昇する。その結果、内部帰還電圧Ｖｆｂ２と内部センス電圧Ｖｃｓ２との交差タイミングが遅れて、オフ信号Ｓ１２の立上りタイミングが遅くなるので、出力トランジスタ３０のオン時間が長くなり、出力電圧Ｖｏが上昇する。
【００５０】
また、出力トランジスタ３０に流れる一次電流Ｉｐが大きいほど、センス電圧Ｖｃｓが上昇する。その結果、内部帰還電圧Ｖｆｂ２と内部センス電圧Ｖｃｓ２との交差タイミングが早まり、オフ信号Ｓ１２の立上りタイミングが早くなるので、出力トランジスタ３０のオン時間が短くなり、一次電流Ｉｐの増大が抑えられる。
【００５１】
逆に、出力トランジスタ３０に流れる一次電流Ｉｐが大きいほど、センス電圧Ｖｃｓが低下する。その結果、内部帰還電圧Ｖｆｂ２と内部センス電圧Ｖｃｓ２との交差タイミングが遅れて、オフ信号Ｓ１２の立上りタイミングが遅くなるので、出力トランジスタ３０のオン時間が長くなり、一次電流Ｉｐの増大が促される。
【００５２】
このように、本構成例のスイッチング電源装置１では、出力帰還制御として電圧帰還制御と電流帰還制御の双方が実施される。
【００５３】
オンパルス停止回路２４は、３つのコンパレータ２４１〜２４３と、閾値電圧生成部２４４と、ＡＮＤゲート２４５と、を含む。
【００５４】
コンパレータ２４１は、非反転入力端（＋）に入力される帰還電圧Ｖｆｂと反転入力端（−）に入力される閾値電圧Ｖｔｈ１（例えば０．４Ｖ）とを比較して比較信号Ｓ２１を生成する。比較信号Ｓ２１は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１よりも高いときにハイレベル（バーストモード解除時の論理レベル）となり、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１よりも低いときにローレベル（バーストモード時の論理レベル）となる。
【００５５】
コンパレータ２４２は、非反転入力端（＋）に入力される帰還電圧Ｖｆｂと反転入力端（−）に入力される閾値電圧Ｖｔｈ２とを比較して比較信号Ｓ２２を生成する。なお、閾値電圧Ｖｔｈ２は、ヒステリシス特性を有しており、比較信号Ｓ２２がローレベルであるときには上側閾値電圧Ｖｔｈ２Ｈ（例えば１．２５Ｖ）に切り替わり、比較信号Ｓ２２がハイレベルであるときには下側閾値電圧Ｖｔｈ２Ｌ（例えば１．０５Ｖ）に切り替わる。従って、ローレベルである比較信号Ｓ２２は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ２Ｈよりも高くなったときにハイレベル（通常モード時の論理レベル）に立ち上がる。一方、ハイレベルである比較信号Ｓ２２は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ２Ｌよりも低くなったときにローレベル（通常モード解除時の論理レベル）に立ち下がる。
【００５６】
コンパレータ２４３は、非反転入力端（＋）に入力される帰還電圧Ｖｆｂと反転入力端（−）に入力される閾値電圧Ｖｔｈ３とを比較して比較信号Ｓ２３を生成する。比較信号Ｓ２１は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ３よりも高いときにハイレベル（パルス停止解除時の論理レベル）となり、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ３よりも低いときにローレベル（パルス停止時の論理レベル）となる。また、コンパレータ２４３は、比較信号Ｓ２２に応じてイネーブル制御される。より具体的に述べると、比較信号Ｓ２２がローレベルであるときには、コンパレータ２４３がイネーブルとされて上記した比較信号Ｓ２３の生成動作が実施される。一方、比較信号Ｓ２２がハイレベルであるときには、コンパレータ２４３がディセーブルとされる。このとき、比較信号Ｓ２３は、帰還電圧Ｖｆｂと閾値電圧Ｖｔｈ３との比較結果に依らずハイレベルに固定される。このようなイネーブル制御を行うことにより、通常モード時に比較信号Ｓ２３の生成動作を停止させてコンパレータ２４３の消費電力を削減することができる。
【００５７】
閾値電圧生成部２４４は、帰還電圧Ｖｆｂ（本構成例では抵抗２３１の両端間電圧）に応じて閾値電圧Ｖｔｈ３を生成する。閾値電圧生成部２４４の構成及び動作については、後ほど詳細に説明する。
【００５８】
ＡＮＤゲート２４５は、比較信号Ｓ２１と比較信号Ｓ２３との論理積演算を行うことにより、パルス停止信号Ｓ２を生成する。パルス停止信号Ｓ２は、比較信号Ｓ２１及びＳ２３の少なくとも一方がローレベルであるときにローレベルとなり、比較信号Ｓ２１及びＳ２３の両方がハイレベルであるときにハイレベルとなる。
【００５９】
＜動作モード切替制御＞
図４は、オンパルス停止回路２４による動作モード切替制御について説明するための図である。なお、本図の（Ａ）欄には、帰還電圧Ｖｆｂと動作モードとの相関が描写されており、本図の（Ｂ）欄には、各動作モードにおけるスイッチング制御信号Ｓ１のパルス波形が模式的に描写されている。
【００６０】
帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１よりも低いときには、比較信号Ｓ２１がローレベルとなるので、パルス停止信号Ｓ２は、比較信号Ｓ２３の論理レベルに依ることなくローレベルとなる。従って、オン信号Ｓ１１は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１よりも高くなるまでパルス停止信号Ｓ２により継続的にマスクされる。
【００６１】
すなわち、オンパルス停止回路２４は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１よりも低い状態（負荷Ｚが第１閾値よりも軽い無負荷状態または超軽負荷状態）において、スイッチング制御信号Ｓ１のオンパルスが複数周期に亘って停止されるように、パルス停止信号Ｓ２をローレベルに固定する。本明細書中では、このような動作モードを「バーストモード（ＢＵＲＳＴ）」と呼ぶ。バーストモードでは、出力トランジスタ３０が不必要にオン／オフされないので、無負荷状態または超軽負荷状態での効率を高めることが可能となる。
【００６２】
一方、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ２よりも高いときには、比較信号Ｓ２１及びＳ２２がいずれもハイレベルとなる。また、比較信号Ｓ２２がハイレベルであるときには、コンパレータ２４３がディセーブルとされるので、比較信号Ｓ２３もハイレベルに固定される。その結果、パルス停止信号Ｓ２はハイレベルとなるので、オン信号Ｓ１１がパルス停止信号Ｓ２によってマスクされない状態となる。従って、スイッチング制御信号Ｓ１には、所定のスイッチング周波数ｆｓｗでオンパルスが生成される。
【００６３】
すなわち、オンパルス停止回路２４は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ２よりも高い状態（負荷Ｚが第２閾値よりも重い通常負荷状態または重負荷状態）において、スイッチング制御信号Ｓ１のオンパルスが間引かれないように、パルス停止信号Ｓ２をハイレベルに固定する。本明細書中では、このような動作モードを「通常モード（ＮＯＲＭＡＬ）」と呼ぶ。通常モードでは、出力トランジスタ３０のオン／オフが継続的に行われるので、出力電圧Ｖｏを所望値に維持することが可能となる。
【００６４】
従来は、上記のバーストモードと通常モードとの間が直接的に切り替えられていたが、本構成例のスイッチング電源装置１では、バーストモードと通常モードとの間に、「強制間欠モード（ＰＡＲＴＩＡＬ）」が追加されている。
【００６５】
具体的に述べると、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１よりも高く閾値電圧Ｖｔｈ２よりも低いときには、比較信号Ｓ２２がローレベルとなるので、コンパレータ２４３がイネーブルとされる。従って、比較信号Ｓ２３は、帰還電圧Ｖｆｂと閾値電圧Ｖｔｈ３との比較結果に応じてハイレベルとローレベルが交互に切り替わる状態となる。また、比較信号Ｓ２１はハイレベルとなるので、パルス停止信号Ｓ２として比較信号Ｓ２３がスルー出力される状態となる。
【００６６】
すなわち、オンパルス停止回路２４は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈ１よりも高く閾値電圧Ｖｔｈ２よりも低い状態（負荷Ｚが第１閾値よりも重く第２閾値よりも軽い軽状態）において、スイッチング制御信号Ｓ１のオンパルスが間引かれるようにパルス停止信号Ｓ２を生成する。
【００６７】
このような強制間欠モードを追加したことにより、バーストモードへの移行に至らない軽負荷時においても、さらなる消費電力の低減を実現することが可能となる。
【００６８】
なお、先にも述べたように、閾値電圧Ｖｔｈ２にはヒステリシス特性が持たせてあるので、通常モードと強制間欠モードとの過敏な切り替わりを未然に防止することができる。
【００６９】
＜強制間欠モード＞
図５は、強制間欠モードの一動作例を示すタイムチャートであり、上から順に、出力電圧Ｖｏ、帰還電流Ｉｆｂ１、帰還電圧Ｖｆｂ（実線）及び閾値電圧Ｖｔｈ３（破線）、パルス停止信号Ｓ２、並びに、スイッチング制御信号Ｓ１が描写されている。
【００７０】
本図で示すように、帰還電圧Ｖｆｂには、出力帰還ループが持つカットオフ周波数ｆｃの振動成分（出力リップル）が重畳する。一方、閾値電圧Ｖｔｈ３は、帰還電圧Ｖｆｂの最低値よりも高く最高値よりも低い電圧値を持つように生成されており（詳細は後述）、振動する帰還電圧Ｖｆｂに対して互いの上下関係が周期的に反転する。従って、パルス停止信号Ｓ２の論理レベルは、周期的にハイレベルとローレベルに切り替わる。その結果、パルス停止信号Ｓ２のローレベル期間において、スイッチング制御信号Ｓ１のオンパルスが間引かれる形となる。
【００７１】
＜閾値電圧生成部＞
図６は、閾値電圧生成部２４４の一構成例を示す回路図である。本構成例の閾値電圧生成部２４４は、電流出力アンプ２４４ａと、抵抗２４４ｂと、コンデンサ２４４ｃと、係数乗算部２４４ｄと、を含む。
【００７２】
電流出力アンプ２４４ａと、抵抗２３１の両端間電圧（＝Ｉｆｂ１×Ｒ２３１）の入力を受けて帰還電流Ｉｆｂ１に比例する電流Ｉａ（＝α×Ｉｆｂ１、ただしαは比例定数）を生成する。すなわち、電流Ｉａは、帰還電流Ｉｆｂ１が大きいほど大きくなり、帰還電流Ｉｆｂ１が小さいほど小さくなる。
【００７３】
抵抗２４４ｂ（抵抗値：Ｒ２４４ｂ）は、電流出力アンプ２４４ａの出力端と接地端との間に接続されており、電流Ｉａを電流／電圧変換して電圧Ｖａ（＝Ｉａ×Ｒ２４４ｂ＝Ｋｇａｉｎ×Ｉｆｂ１、ただし、Ｋｇａｉｎ＝α×Ｒ２４４ｂ）を生成する。
【００７４】
コンデンサ２４４ｃは、電圧Ｖａに平滑化処理（時間平均化処理）を施す。なお、コンデンサ２４４ｃに代えて平均化回路を設けても構わない。
【００７５】
上記の電流出力アンプ２４４ａ、抵抗２４４ｂ、及び、コンデンサ２４４ｃを用いて生成される電圧Ｖａは、帰還電圧Ｖｆｂの時間平均値に相当する。
【００７６】
係数乗算部２４４ｄは、電圧Ｖａに０より大きく１より小さい係数Ｋｌｏｗ（例えば、Ｋｌｏｗ＝０．２）を乗算して閾値電圧Ｖｔｈ３を生成する。このようにして生成される閾値電圧Ｖｔｈ３は、帰還電圧Ｖｆｂの最低値よりも高く最高値よりも低い電圧値を持つので、振動する帰還電圧Ｖｆｂに対して互いの上下関係が周期的に反転する。
【００７７】
＜係数乗算部＞
図７は、係数乗算部２４４ｄの一構成例を示す回路図である。本構成例の係数乗算部２４４ｄは、オペアンプｄ１と、Ｎチャネル型ＭＯＳ電界効果トランジスタｄ２と、Ｐチャネル型ＭＯＳ電界効果トランジスタｄ３及びｄ４と、抵抗ｄ５及びｄ６（抵抗値：Ｒｄ５及びＲｄ６）と、を含む。
【００７８】
オペアンプｄ１の非反転入力端（＋）は、電圧Ｖａに印加端に接続されている。オペアンプｄ１の反転入力端（−）は、トランジスタｄ２のソースに接続されている。オペアンプｄ１の出力端は、トランジスタｄ２のゲートに接続されている。トランジスタｄ２のソースは、抵抗ｄ５を介して接地端に接続されている。トランジスタｄ２のドレインは、トランジスタｄ３のドレインに接続されている。トランジスタｄ３及びｄ４のソースは、いずれも電源端に接続されている。トランジスタｄ３及びｄ４のゲートは、いずれもトランジスタｄ３のドレインに接続されている。トランジスタｄ４のドレインは、閾値電圧Ｖｔｈ３の出力端に接続される一方、半導体装置１０の外部端子Ｔ６にも接続されている。外部端子Ｔ６と接地端との間には、抵抗ｄ６が外付けされている。
【００７９】
オペアンプｄ１は、非反転入力端（＋）と反転入力端（−）とがイマジナリショートするように、トランジスタｄ２のゲート制御を行う。従って、抵抗ｄ５には電圧Ｖａに応じた電流Ｉｄ１（＝Ｖａ／Ｒｄ５）が流れる。トランジスタｄ３及びｄ４は、カレントミラーを形成しており、トランジスタｄ３のドレインに流れる電流Ｉｄ１を所定のミラー比βでミラーすることにより、トランジスタｄ４のドレインからミラー電流Ｉｄ２（＝β×Ｉｄ１）を出力する。抵抗ｄ６は、ミラー電流Ｉｄ２を電流／電圧変換して閾値電圧Ｖｔｈ３（＝Ｉｄ２×Ｒｄ６）を生成する。
【００８０】
すなわち、係数乗算部２４４ｄで電圧Ｖａに掛け合わされる係数Ｋｌｏｗは、抵抗値Ｒｄ５及びＲｄ６とミラー比βに応じて決定される値（＝β×Ｒｄ６／Ｒｄ５）となる。従って、係数Ｋｌｏｗは、外付けの抵抗ｄ６によって任意に調整可能である。例えば、抵抗ｄ６の抵抗値Ｒｄ６を上げれば係数Ｋｌｏｗが大きくなり、逆に、抵抗ｄ６の抵抗値Ｒｄ６を下げれば係数Ｋｌｏｗが小さくなる。
【００８１】
＜帰還電圧生成回路（変形例）＞
図８は、帰還電圧生成回路２３の第１変形例を示す回路図である。第１変形例の帰還電圧生成回路２３は、Ｐチャネル型ＭＯＳ電界効果トランジスタ２３２及び２３３と、抵抗２３４（抵抗値：Ｒ２３４）と、を含む。
【００８２】
トランジスタ２３２及び２３３のソースは、いずれも電源端に接続されている。トランジスタ２３２および２３３のゲートは、いずれもトランジスタ２３２のドレインに接続されている。トランジスタ２３２のドレインは、外部端子Ｔ５に接続されている。トランジスタ２３３のドレインは、帰還電圧Ｖｆｂの出力端に接続される一方、抵抗２３４を介して接地端にも接続されている。
【００８３】
トランジスタ２３２及び２３３は、カレントミラーを形成しており、トランジスタ２３２のドレインに流れる帰還電流Ｉｆｂ１を所定のミラー比γでミラーすることにより、トランジスタ２３３のドレインからミラー電流Ｉｆｂ２（＝γ×Ｉｆｂ１）を出力する。抵抗２３４は、ミラー電流Ｉｆｂ２を電流／電圧変換して帰還電圧Ｖｆｂ（＝Ｉｆｂ２×Ｒ２３４）を生成する。
【００８４】
このようにして生成される帰還電圧Ｖｆｂは、帰還電流Ｉｆｂ１（延いてはミラー電流Ｉｆｂ２）が大きいほど高くなり、逆に、帰還電流Ｉｆｂ１が小さいほど低くなる。すなわち、先の帰還電圧生成回路２３１（図３）で生成される帰還電圧Ｖｆｂとは、帰還電流Ｉｆｂ１に対する挙動が真逆となる。従って、本変形例の帰還電圧生成回路２３１を採用する場合には、オンパルス停止回路２４に含まれるコンパレータ２４１及び２４２の入力極性や閾値電圧Ｖｔｈ１及びＶｔｈ２を適宜変更する必要がある。
【００８５】
図９は、帰還電圧生成回路２３の第２変形例を示す回路図である。第２変形例の帰還電圧生成回路２３は、先の第１変形例の構成要件に加えて、さらに、Ｐチャネル型ＭＯＳ電界効果トランジスタ２３５と抵抗２３６（抵抗値：Ｒ２３６）を含む。
【００８６】
トランジスタ２３５のソースは、トランジスタ２３２及び２３３のソースと共に電源端に接続されている。トランジスタ２３５のゲートは、トランジスタ２３２及びトランジスタ２３３のゲートと共にトランジスタ２３２のドレインに接続されている。トランジスタ２３５のドレインは、帰還電圧Ｖｆｂ２の出力端に接続される一方、外部端子Ｔ７にも接続されている。外部端子Ｔ７と接地端との間には、抵抗２３６が外付けされている。
【００８７】
トランジスタ２３５は、トランジスタ２３２及び２３３と共にカレントミラーを形成しており、トランジスタ２３２のドレインに流れる帰還電流Ｉｆｂ１を所定のミラー比δでミラーすることにより、トランジスタ２３５のドレインからミラー電流Ｉｆｂ３（＝δ×Ｉｆｂ１）を出力する。抵抗２３６は、ミラー電流Ｉｆｂ３を電流／電圧変換して帰還電圧Ｖｆｂ２（＝Ｉｆｂ３×Ｒ２３６）を生成する。
【００８８】
すなわち、第２変形例の帰還電圧生成部２３では、帰還電流Ｉｆｂ１から２系統の帰還電圧Ｖｆｂ及びＶｆｂ２が生成される。なお、帰還電圧Ｖｆｂは、オンパルス停止回路２４のコンパレータ２４１及び２４２に送出されて、動作モードの切替制御に用いられる。一方、帰還電圧Ｖｆｂ２は、オンパルス停止回路２４の閾値電圧生成部２４４に送出されて、閾値電圧Ｖｔｈ３の生成制御に用いられる。
【００８９】
このような構成とすることにより、動作モードの切替制御と閾値電圧Ｖｔｈ３の生成制御の各々に適した帰還電圧Ｖｆｂ及びＶｆｂ２を個別に生成することが可能となる。
【００９０】
特に、閾値電圧Ｖｔｈ３の生成制御に用いられる帰還電圧Ｖｆｂ２は、外付けの抵抗２３６によって任意に調整可能である。例えば、抵抗２３６の抵抗値Ｒ２３６を上げれば帰還電圧Ｖｆｂ２が高くなり、逆に、抵抗２３６の抵抗値Ｒ２３６を下げれば帰還電圧Ｖｆｂ２が低くなる。
【００９１】
＜用途＞
スイッチング電源装置１の用途を説明する。スイッチング電源装置１は、ＡＣアダプタや電子機器の電源ブロックとして好適に利用される。
【００９２】
図１０は、スイッチング電源装置を備えたＡＣアダプタの一構成例を示す図である。ＡＣアダプタ８００は、プラグ８０２と、筐体８０４と、コネクタ８０６と、を備える。プラグ８０２は、不図示のコンセントから商用交流電圧ＶＡＣ（図１の交流電圧Ｖａｃに相当）の供給を受ける。スイッチング電源装置１は、筐体８０４の内部に実装される。スイッチング電源装置１によって生成された出力電圧ＶＯＵＴ（図１の出力電圧Ｖｏに相当）は、コネクタ８０６から電子機器８１０に供給される。電子機器８１０としては、ノートＰＣ、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレーヤなどが例示される。
【００９３】
図１１は、スイッチング電源装置を備えた電子機器の一構成例を示す図である。なお、図中（Ａ）欄には電子機器９００の正面図が描写されており、図中の（Ｂ）欄には電子機器９００の背面図が描写されている。なお、本図に例示した電子機器９００は、ディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する電子機器であればよい。
【００９４】
プラグ９０２は、不図示のコンセントから商用交流電圧ＶＡＣ（図１の交流電圧Ｖａｃに相当）の供給を受ける。スイッチング電源装置１は、筐体９０４の内部に実装される。スイッチング電源装置１によって生成された出力電圧ＶＯＵＴ（図１の出力電圧Ｖｏに相当）は、筐体９０４の内部に搭載される負荷（ＤＳＰ［digital signal processor］、マイコン、電源回路、照明機器、アナログ回路、及び、デジタル回路など）に供給される。
【００９５】
＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００９６】
例えば、上記実施形態では、フライバック方式の絶縁型スイッチング電源装置を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、絶縁型／非絶縁型を問わず、種々のスイッチング電源装置に広く適用することが可能である。
【００９７】
また、上記実施形態では、フォトカプラ９０を用いて帰還電流Ｉｆｂ１（延いては帰還電圧Ｖｆｂ）を生成する構成を例に挙げたが、本発明の構成はこれに限定されるものではなく、例えば、トランス１０の補助巻線１３に現れる誘起電圧Ｖａｕｘから帰還電圧Ｖｆｂを生成する構成としてもよいし、或いは、一次巻線１１と出力トランジスタ３０との接続ノードに現れるスイッチ電圧Ｖｓｗから帰還電圧Ｖｆｂを生成する構成としてもよい。
【００９８】
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００９９】
本発明は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で用いられるスイッチング電源装置に利用することが可能である。
【符号の説明】
【０１００】
１    スイッチング電源装置
１ｐ    一次回路系（ＧＮＤ１系）
１ｓ    二次回路系（ＧＮＤ２系）
１０    トランス
１１    一次巻線
１２    二次巻線
１３    第１補助巻線
２０    半導体装置（スイッチング制御ＩＣ）
２１    スイッチング制御回路
２１１    発振部（オン信号生成部）
２１２    分圧部
２１３    マスク処理部
２１４    コンパレータ（オフ信号生成部）
２１５    ＡＮＤゲート
２１６    ＯＲゲート
２１７    ＲＳフリップフロップ
２２    駆動回路
２３    帰還電圧生成回路
２３１    抵抗
２３２、２３３、２３５    Ｐチャネル型ＭＯＳ電界効果トランジスタ
２３４、２３６    抵抗
２４    オンパルス停止回路
２４１〜２４３    コンパレータ
２４４    閾値電圧生成部
２４４ａ    電流出力アンプ
２４４ｂ    抵抗
２４４ｃ    コンデンサ
２４４ｄ    係数乗算部
ｄ１    オペアンプ
ｄ２    Ｎチャネル型ＭＯＳ電界効果トランジスタ
ｄ３、ｄ４    Ｐチャネル型ＭＯＳ電界効果トランジスタ
ｄ５、ｄ６    抵抗
２４５    ＡＮＤゲート
３０    出力トランジスタ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
４０    センス抵抗
５０    ＡＣ／ＤＣ変換部
５１    コモンモードフィルタ
５２    ダイオードブリッジ
５３、５４    キャパシタ
６０    電源電圧生成部
６１    ダイオード
６２    キャパシタ
７０    整流平滑部
７１    ダイオード
７２    キャパシタ
８０    出力帰還部
９０    フォトカプラ
９１    発光ダイオード
９２    フォトトランジスタ
ＰＷ    商用交流電源
Ｚ    負荷
Ｔ１〜Ｔ５    外部端子
８００    ＡＣアダプタ
８０２    プラグ
８０４    筐体
８０６    コネクタ
９００    電子機器
９０２    プラグ
９０４    筐体
【図１】
0006356545.tif 000002
【図２】
0006356545.tif 000003
【図３】
0006356545.tif 000004
【図４】
0006356545.tif 000005
【図５】
0006356545.tif 000006
【図６】
0006356545.tif 000007
【図７】
0006356545.tif 000008
【図８】
0006356545.tif 000009
【図９】
0006356545.tif 000010
【図１０】
0006356545.tif 000011
【図１１】
0006356545.tif 000012