(57)【特許請求の範囲】
【請求項１】
実装基板上に信号配線電極を形成する工程と、
前記実装基板上に若しくは前記実装基板を貫通してパワー配線電極を形成する工程と、
前記信号配線電極と電気的に接合可能なゲートパッド電極と、前記パワー配線電極と電気的に接合可能なソースパッド電極とを有するパワーデバイスを配置する工程と、
前記信号配線電極もしくは前記ゲートパッド電極の一方若しくは両方に、複数の第１金属微粒子と前記複数の第１金属微粒子を被覆する第１酸化防止膜とを含む第１ペースト層を塗布する工程と、
前記パワー配線電極もしくは前記ソースパッド電極の一方若しくは両方に、複数の第２金属微粒子と前記複数の第２金属微粒子を被覆する第２酸化防止膜とを含む第２ペースト層を塗布する工程と、
前記パワーデバイスを前記実装基板上にフリップチップ接続する工程と
を有し、
前記パワーデバイスを前記実装基板上にフリップチップ接続する工程は、
前記第１ペースト層を介して前記信号配線電極と前記ゲートパッド電極とを当接させ、当該当接状態において、前記実装基板と前記パワーデバイスとを対向する方向に押圧して前記第１ペースト層に所定の圧力を加え、前記第１酸化防止膜が破砕した面において前記複数の第１金属微粒子間を密着させるとともに、前記第１ペースト層を所定温度で焼成し、前記信号配線電極と前記ゲートパッド電極とを加圧接合する工程と、
前記第２ペースト層を介して前記パワー配線電極と前記ソースパッド電極とを当接させ、当該当接状態において、前記実装基板と前記パワーデバイスとを対向する方向に押圧して前記第２ペースト層に所定の圧力を加え、前記第２酸化防止膜が破砕した面において前記複数の第２金属微粒子間を密着させるとともに、前記第２ペースト層を所定温度で焼成し、前記パワー配線電極と前記ソースパッド電極とを加圧接合する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記第２ペースト層を前記パワー配線電極もしくは前記ソースパッド電極の一方若しくは両方に塗布する工程は、
前記パワー配線電極もしくは前記ソースパッド電極の一方若しくは両方に、当該各電極位置に合わせた開口部を有するマスクを位置合わせして重ね合わせる工程と、
当該マスクの上に前記第２ペースト層を堆積する工程と、
スキージによって前記第２ペースト層を前記開口部に充填する工程と、
前記マスクを取り除く工程と
を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記所定の圧力は、２ＭＰａ〜３０ＭＰａであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１ペースト層および前記第２ペースト層は、所定の溶媒中に銀ナノ粒子を分散させた銀ナノペーストであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記銀ナノペーストは、前記銀ナノ粒子の濃度が８０質量％〜９５質量％であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記銀ナノペーストは、前記銀ナノ粒子の粒径が３０ｎｍ〜１００ｎｍであることを特徴とする請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記銀ナノペーストの焼成温度は、２００℃〜４００℃であることを特徴とする請求項４〜６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記パワーデバイスは、ＳｉＣ系ＦＥＴまたはＧａＮ系ＦＥＴであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
前記パワーデバイスは、前記ゲートパッド電極および前記ソースパッド電極の配置面と対向する面に配置されたドレイン電極を備え、
前記ドレイン電極上に柱状電極を介してヒートスプレッダーを配置する工程をさらに有することを特徴とする請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、金属粒子層を介して実装基板と半導体デバイスとをワイヤレス接合する半導体装置の製造方法に関する。
【背景技術】
【０００２】
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣデバイスの特徴として、低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
【０００３】
従来、半導体パワーモジュールの分野で使用されている絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ:Insulated Gate Bipolar Transistor）などのＳｉデバイスでは、動作可能な温度範囲が１５０℃程度までであるため、従来のＳｎ−Ａｇ系などの低融点半田を使用しても駆動することが可能であった。
【０００４】
ＳｉＣデバイスの相互接続方法および低熱抵抗パッケージについては、既に開示されている（例えば、特許文献１および特許文献２参照。）。特許文献１および特許文献２においては、ＳｉＣデバイスを収容するパッケージの形成方法が開示されており、ＳｉＣデバイスは、他の部品若しくは導電性表面に対して、液相拡散（ＴＬＰ：Transient Liquid Phase）接合技術を用いて結合されている。
【０００５】
また、半導体素子を裏面から冷却器を介して液体冷却する機器についても開示されている（例えば、特許文献３参照。）。
【０００６】
また、半導体チップ上に柱状電極を形成し、その柱状電極の上に半田バンプを形成し、この柱状電極と半田バンプを介して基板と直接電気接続する実装技術がある（例えば、特許文献４参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２００６／０７４１６５号
【特許文献２】米国特許出願公開第２００６／０１５１８７１号明細書
【特許文献３】特開２０１０−２４５３２９号公報
【特許文献４】特開２０１０−１９９２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＳｉＣデバイスでは、理論的に、３００℃以上もの高温動作が可能であり、従来のはんだ材では接合部が溶融し、電極間のショート、接合部の剥離などを生じ信頼性を損なうものとなっていた。
【０００９】
また、ＳｉＣデバイスはＩＧＢＴに比べて低抵抗なため電力密度を高くできる。そのため、パワーデバイスに一般的に用いられているアルミもしくは銅ワイヤによるワイヤボンディング配線では電流集中により信頼性の確保が困難になるという問題があった。
【００１０】
本発明の目的は、低コストで高い耐熱性ワイヤレス接合を有する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するための本発明の一態様によれば、実装基板上に信号配線電極を形成する工程と、前記実装基板上に若しくは前記実装基板を貫通してパワー配線電極を形成する工程と、前記信号配線電極と電気的に接合可能なゲートパッド電極と、前記パワー配線電極と電気的に接合可能なソースパッド電極とを有するパワーデバイスを配置する工程と、前記信号配線電極もしくは前記ゲートパッド電極の一方若しくは両方に、複数の第１金属微粒子と前記複数の第１金属微粒子を被覆する第１酸化防止膜とを含む第１ペースト層を塗布する工程と、前記パワー配線電極もしくは前記ソースパッド電極の一方若しくは両方に、複数の第２金属微粒子と前記複数の第２金属微粒子を被覆する第２酸化防止膜とを含む第２ペースト層を塗布する工程と、前記パワーデバイスを前記実装基板上にフリップチップ接続する工程とを有し、前記パワーデバイスを前記実装基板上にフリップチップ接続する工程は、前記第１ペースト層を介して前記信号配線電極と前記ゲートパッド電極とを当接させ、当該当接状態において、前記実装基板と前記パワーデバイスとを対向する方向に押圧して前記第１ペースト層に所定の圧力を加え、前記第１酸化防止膜が破砕した面において前記複数の第１金属微粒子間を密着させるとともに、前記第１ペースト層を所定温度で焼成し、前記信号配線電極と前記ゲートパッド電極とを加圧接合する工程と、前記第２ペースト層を介して前記パワー配線電極と前記ソースパッド電極とを当接させ、当該当接状態において、前記実装基板と前記パワーデバイスとを対向する方向に押圧して前記第２ペースト層に所定の圧力を加え、前記第２酸化防止膜が破砕した面において前記複数の第２金属微粒子間を密着させるとともに、前記第２ペースト層を所定温度で焼成し、前記パワー配線電極と前記ソースパッド電極とを加圧接合する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【００１３】
本発明によれば、低コストで高い耐熱性ワイヤレス接合を有する半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施の形態に係る半導体装置の模式的平面パターン構成図。
【図２】図１のＩ−Ｉ線に沿う模式的断面構造図。
【図３】（ａ）第１の実施の形態に係る半導体装置の製造方法の一工程であって、半導体デバイスのフリップチップ接合前の状態を示す模式的断面構造図、（ｂ）実施の形態に係る半導体装置の製造方法の一工程であって、図３（ａ）に対応する実装基板の模式的断面構造図。
【図４】（ａ）第１の実施の形態の変形例１に係る半導体装置の製造方法の一工程であって、半導体デバイスのフリップチップ接合前の状態を示す模式的断面構造図、（ｂ）図４（ａ）に対応する実装基板の模式的断面構造図。
【図５】（ａ）第１の実施の形態の変形例２に係る半導体装置の製造方法の一工程であって、半導体デバイスのフリップチップ接合前の状態を示す模式的断面構造図、（ｂ）図５（ａ）に対応する実装基板の模式的断面構造図。
【図６】第１の実施の形態に係る半導体装置の製造方法の一工程であって、加圧工程を示す模式的断面構造図。
【図７】第２の実施の形態に係る半導体装置の模式的平面パターン構成図。
【図８】図７のＩＩ−ＩＩ線に沿う模式的断面構造図。
【図９】（ａ）第２の実施の形態に係る半導体装置の製造方法の一工程であって、半導体デバイスのフリップチップ接合前の状態を示す模式的断面構造図、（ｂ）実施の形態に係る半導体装置の製造方法の一工程であって、図９（ａ）に対応する実装基板の模式的断面構造図。
【図１０】（ａ）第２の実施の形態の変形例１に係る半導体装置の製造方法の一工程であって、半導体デバイスのフリップチップ接合前の状態を示す模式的断面構造図、（ｂ）図１０（ａ）に対応する実装基板の模式的断面構造図。
【図１１】（ａ）第２の実施の形態の変形例２に係る半導体装置の製造方法の一工程であって、半導体デバイスのフリップチップ接合前の状態を示す模式的断面構造図、（ｂ）図１１（ａ）に対応する実装基板の模式的断面構造図。
【図１２】第２の実施の形態に係る半導体装置の製造方法の一工程であって、加圧工程を示す模式的断面構造図。
【図１３】（ａ）第１〜第２の実施の形態に係る半導体装置の製造方法の一工程において、塗布された金属粒子接合層として銀ナノペーストを加圧する前の状態を示す模式的断面図、（ｂ）加圧後の銀ナノペーストの状態を示す模式的断面図。
【図１４】第１〜第２の実施の形態に係る半導体装置を適用して構成された３相インバータの模式的回路構成図。
【図１５】第１〜第２の実施の形態に係る半導体装置に適用する半導体デバイスの例であって、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。
【図１６】第１〜第２の実施の形態に係る半導体装置に適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ・ＭＯＳＦＥＴの模式的断面構造図。
【図１７】（ａ）第１〜第２の実施の形態に係る半導体装置の製造方法の一工程であって、半導体基板上にペースト層を塗布するためのマスクを配置した状態を示す模式的平面パターン構成図、（ｂ）図１７（ａ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。
【図１８】第１〜第２の実施の形態に係る半導体装置の製造方法の一工程であって、開口部を有するマスク上にペースト層を堆積した状態を示す模式的断面構造図。
【図１９】第１〜第２の実施の形態に係る半導体装置の製造方法の一工程であって、スキージを移動させてペースト層をマスクの開口部に充填する工程を示す模式的断面構造図。
【図２０】第１〜第２の実施の形態に係る半導体装置の製造方法の一工程であって、マスクの開口部にペースト層が充填された状態を示す模式的断面構造図。
【図２１】第１の実施の形態に係る半導体装置において、ドレイン電極上に柱状電極およびヒートスプレッダーを配置した状態を示す模式的断面構造図。
【図２２】第２の実施の形態に係る半導体装置において、ドレイン電極上に柱状電極およびヒートスプレッダーを配置した状態を示す模式的断面構造図。
【図２３】比較例を示す模式的断面構造図。
【図２４】比較例を示す模式的断面構造図。
【図２５】比較例を示す模式的断面構造図。
【発明を実施するための形態】
【００１５】
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１６】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１７】
[第１の実施の形態]
（半導体装置の構成）
第１の実施の形態に係る半導体装置１の模式的平面パターン構成は、図１に示すように表され、図１のＩ−Ｉ線に沿う模式的断面構造は、図２に示すように表される。図１は、図２において、実装基板８上に配置された半導体デバイス１６のドレイン電極３６側から見た平面パターン構成に対応している。
【００１８】
第１の実施の形態に係る半導体装置１は、図１および図２に示すように、実装基板８と、実装基板８上に配置された信号配線電極１２と、実装基板８上に配置されたパワー配線電極１３と、信号配線電極１２と電気的に接合可能なゲートパッド電極ＧＰおよびパワー配線電極１３と電気的に接合可能なソースパッド電極ＳＰを有する半導体デバイス１６と、信号配線電極１２とゲートパッド電極ＧＰとの間に配置された第１金属粒子接合層１８Ｇと、パワー配線電極１３とソースパッド電極ＳＰとの間に配置された第２金属粒子接合層１８Ｓとを備える。ここで、半導体デバイス１６は、実装基板８上にフリップチップ接続されている。すなわち、半導体デバイス１６は、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰが実装基板８の表面に対してフェースダウン（Face Down）に接続され、ドレイン電極３６は、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰが配置される半導体基板２６の面に対向する面（実装基板８とは反対側の面）に配置される。
【００１９】
ここで、第１金属粒子接合層１８Ｇおよび第２金属粒子接合層１８Ｓは、導電性粒子を含むペースト材料を焼成して形成される。ペースト材料の焼成温度は、例えば、約２００〜４００℃である。
【００２０】
導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子またはニッケルや銅粒子などである。
【００２１】
例えば、金属微粒子として銀粒子を適用する場合、銀粒子の濃度は、例えば、約８０質量％〜約９５質量％である。また、銀ナノ粒子の場合の平均粒径は、約１０ｎｍ〜約１００ｎｍ程度である。
【００２２】
尚、図示は省略されているが、パワー配線電極１３上の第２金属粒子接合層１８Ｓと接する界面には、銀メッキ層を形成して、パワー配線電極１３と第２金属粒子接合層１８Ｓとの密着性をさらに確保しても良い。
【００２３】
図２において、半導体基板２６の上方にはドレイン電極３６が配置されている。また、ドレイン電極３６と対向する半導体基板２６の表面には、ゲートパッド電極ＧＰ、ソースパッド電極ＳＰがそれぞれ配置されている。
【００２４】
なお、特には限定されないが、ドレイン電極３６、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、ポリシリコン、Ａｌ、Ｎｉ等で構成される。
【００２５】
第１の実施の形態においては、実装基板８は、絶縁体基材から成る板状のプリント基板であり、実装基板８上の所定位置にパワー配線電極１３が配置されている。図２に示すように、半導体デバイス１６のソースパッド電極ＳＰと対向する位置にパワー配線電極１３が配置されている。パワー配線電極１３は、厚銅箔で形成される。パワー配線電極１３により、低抵抗で放熱性にも優れる厚銅箔を介して、例えば、約数百アンペア程度の大電流も通電可能である。
【００２６】
また、半導体デバイス１６のゲートパッド電極ＧＰと対向する実装基板８の表面には、信号配線電極１２が配置されている。ここで、信号配線電極１２は、例えば、銅の薄膜で形成されていても良い。この銅の薄膜の厚さは、例えば、約３０〜７０μｍである。
【００２７】
（銀ナノペーストおよびその焼結体）
銀ナノペーストは、例えば、粒径約３０ｎｍ〜約１００ｎｍの銀ナノ粒子を所定の溶媒に拡散させたものである。溶媒としては、例えばテルピネオール等の極性溶媒、テトラデカン等の炭化水素系溶媒、水系溶媒、ケトン系溶媒等が適用される。
【００２８】
銀ナノ粒子は、核としての銀の微粒子の表面を、有機化合物等で構成されるシェル（有機殻）で覆った構成となっている。これにより、溶媒における分散性を向上させると共に、銀の微粒子の酸化を防ぐことができる。また、焼成処理を行う前工程において、銀ナノペーストから成るペースト層を加圧して、シェルを破砕することにより、銀の微粒子の密度を高めることができ、焼結体としての金属粒子接合層の緻密性を向上させることができる。具体的な加圧の仕方については、図１３を参照して後述する。
【００２９】
また、第１の実施の形態では、例えば、銀ナノ粒子の濃度が約８０質量％〜約９５質量％の比較的高濃度の銀ナノペーストを用いても良い。焼成によって析出される金属銀を緻密にして良好な導電性および接合性を確保するためである。
【００３０】
また、第１の実施の形態では、銀ナノペーストから成るペースト層の焼成温度は、例えば、約２００〜４００℃程度である。
【００３１】
この焼成処理により、高融点の金属銀（融点約９６０℃）が析出して、金属粒子接合層１８Ｓ、１８Ｇを形成する。この結果、金属粒子接合層１８Ｓを介して、ソースパッド電極ＳＰとパワー配線電極１３との間が強固に接合され、金属粒子接合層１８Ｇを介して、ゲートパッド電極ＧＰと信号配線電極１２との間が強固に接合される。
【００３２】
しかも、この金属粒子接合層１８Ｓ、１８Ｇは、金属銀（Ａｇ）と同等の特性を発揮することから、電気的に低抵抗（１００℃で、約２．０８×１０−８［Ωｍ］）で、優れた熱伝導率（３００Ｋで、約４２９Ｗ／ｍＫ）を有し、上記のように融点約９６０℃という高い耐熱性を備えている。
【００３３】
したがって、ＳｉＣデバイスを例えば約４００℃近くの高温で駆動した場合であっても、接合部が溶融することが無く、デバイス特性の信頼性、実装時の信頼性を向上することができる。
【００３４】
（半導体装置の製造方法）
第１の実施の形態に係る半導体装置１の製造方法の一工程であって、半導体デバイス１６のフリップチップ接合前の状態を示す模式的断面構造は、図３（ａ）に示すように表され、図３（ａ）に対応する実装基板８の模式的断面構造は、図３（ｂ）に示すように表される。
【００３５】
また、第１の実施の形態の変形例１に係る半導体装置１の製造方法の一工程であって、半導体デバイス１６のフリップチップ接合前の状態を示す模式的断面構造は、図４（ａ）に示すように表され、図４（ａ）に対応する実装基板８の模式的断面構造は、図４（ｂ）に示すように表される。
【００３６】
また、第１の実施の形態の変形例２に係る半導体装置１の製造方法の一工程であって、半導体デバイス１６のフリップチップ接合前の状態を示す模式的断面構造は、図５（ａ）に示すように表され、図５（ａ）に対応する実装基板８の模式的断面構造は、図５（ｂ）に示すように表される。
【００３７】
第１の実施の形態に係る半導体装置の製造方法は、図３〜図５に示すように、実装基板８上に信号配線電極１２を形成する工程と、実装基板８上にパワー配線電極１３を形成する工程と、信号配線電極１２と電気的に接合可能なゲートパッド電極ＧＰおよびパワー配線電極１３と電気的に接合可能なソースパッド電極ＳＰとを有する半導体デバイス１６を形成する工程と、信号配線電極１２もしくはゲートパッド電極ＧＰの一方若しくは両方に第１金属粒子接合層１８Ｇを形成する工程と、パワー配線電極１３もしくはソースパッド電極ＳＰの一方若しくは両方に第２金属粒子接合層１８Ｓを形成する工程と、半導体デバイス１６を実装基板８上にフリップチップ接続する工程とを有する。
【００３８】
また、第１の実施の形態に係る半導体装置の製造方法において、第１金属粒子接合層１８Ｇを形成する工程は、導電性粒子を含むペースト層１８を信号配線電極１２もしくはゲートパッド電極ＧＰの一方若しくは両方に塗布する工程を有し、第２金属粒子接合層１８Ｓを形成する工程は、導電性粒子を含むペースト層１８をパワー配線電極１３もしくはソースパッド電極ＳＰの一方若しくは両方に塗布する工程を有する。
【００３９】
また、第１の実施の形態に係る半導体装置の製造方法において、半導体デバイス１６を実装基板８上にフリップチップ接続する工程は、ペースト層１８を介して信号配線電極１２とゲートパッド電極ＧＰとを当接させ、当接状態においてペースト層１８を所定温度で焼成し、信号配線電極１２とゲートパッド電極ＧＰとを接合する工程と、ペースト層１８を介してパワー配線電極１３とソースパッド電極ＳＰとを当接させ、当接状態においてペースト層１８を所定温度で焼成し、パワー配線電極１３とソースパッド電極ＳＰとを接合する工程とを有する。
【００４０】
第１の実施の形態においては、図３に示すように、実装基板８側に金属粒子接合層１８Ｇ、１８Ｓが配置されている。より具体的には、パワー配線電極１３の表面上に、金属粒子接合層１８Ｓが設けられ、信号配線電極１２の表面上に、金属粒子接合層１８Ｇが配置されている。
【００４１】
第１の実施の形態の変形例１においては、図４に示すように、半導体デバイス１６側に金属粒子接合層１８Ｇ、１８Ｓが配置されている。より具体的には、ソースパッド電極ＳＰの上に金属粒子接合層１８Ｓが配置され、ゲートパッド電極ＧＰの上に金属粒子接合層１８Ｇが配置されている。
【００４２】
第１の実施の形態の変形例２においては、図５に示すように、半導体デバイス１６および実装基板８の両側に金属粒子接合層１８Ｇ１、１８Ｇ２、１８Ｓ１および１８Ｓ２がそれぞれ配置されている。より具体的には、ソースパッド電極ＳＰ上に金属粒子接合層１８Ｓ１が配置され、ゲートパッド電極ＧＰ上に金属粒子接合層１８Ｇ１が配置され、パワー配線電極１３上に、金属粒子接合層１８Ｓ２が配置され、信号配線電極１２上に金属粒子接合層１８Ｇ２が配置されている。なお、１８Ｇ１と１８Ｇ２、１８Ｇ２と１８Ｓ１が密着された状態で焼成されて形成される金属粒子接合層の厚さを勘案して、１８Ｇ１、１８Ｇ２、１８Ｓ１および１８Ｓ２の厚さは、それぞれ約５μｍ〜約５０μｍ程度とされる。
【００４３】
第１の実施の形態に係る半導体装置の製造方法の一工程において、塗布された金属粒子接合層として銀ナノペーストを加圧する前の状態は、図１３（ａ）に示すように模式的に表され、加圧後の銀ナノペーストの状態は、図１３（ｂ）に示すように模式的に表される。
【００４４】
図１３（ａ）において、各銀ナノ粒子２２は、有機化合物等で構成されるシェル（有機殻）２０ａで被覆された形態で、例えば、テルピネオール等の溶媒２０中において拡散した状態となっている。
【００４５】
この状態からペースト層１８を上下方向から圧力Ｐを加えて圧縮すると、図１３（ｂ）に示す状態に変化する。即ち、有機化合物等で構成されるシェル２０ａが加圧によって破砕され、各銀ナノ粒子２２が密着した状態となる。これにより、ペースト層１８の厚さは、Ｌ１からＬ２に縮まった状態となる。
【００４６】
金属粒子接合層１８Ｇ、１８Ｓを形成するペースト層１８の塗布には、後述するマスク２５およびスキージ（ヘラ部材）２７を用いたスクリーン印刷の手法が適用される。
【００４７】
また、ペースト層１８の厚さは、例えば約１０μｍ〜約５０μｍとされる。なお、金属粒子接合層１８Ｇ、１８Ｓの厚さは、焼成時の収縮によりペースト層１８の厚さの半分程度となる。即ち、例えばペースト層１８の厚さが約５０μｍの場合に、焼成後の金属粒子接合層１８Ｇ、１８Ｓの厚さは約２０μｍ〜約３０μｍ程度となることが実験により確認されている。
【００４８】
（加圧および加熱工程）
第１の実施の形態に係る半導体装置の製造方法の一工程であって、加圧工程を示す模式的断面構造は、図６に示すように表される。
【００４９】
第１の実施の形態若しくは変形例１〜２において、図６に示すように、金属粒子接合層１８Ｇ・１８Ｓ（加熱・加圧前は、ペースト層１８）を挟んで、実装基板８上に半導体デバイス１６をフェースダウン状態で位置合わせして載置し、その状態で、プレス加工機１２０（１２０ａ、１２０ｂ）にセットして矢印Ｐ方向に圧力を加える。
【００５０】
この際の圧力は、例えば、約２ＭＰａ〜約３０ＭＰａとされる。これにより、ペースト層１８は、図１３（ａ）の状態から図１３（ｂ）のように、各銀ナノ粒子２２が密着した状態となる。
【００５１】
尚、上記の加圧工程では、加圧と加熱を同時に行うために、図示は省略するが、所定のベーキング装置などによって半導体装置全体を約２００℃〜約４００℃で所定時間にわたって加熱する。
【００５２】
これにより、ペースト層１８が焼成され、金属銀が析出して金属粒子接合層１８Ｇ・１８Ｓが形成される。
【００５３】
この金属銀から成る金属粒子接合層１８Ｇ・１８Ｓは、ゲートパッド電極ＧＰ・信号配線電極１２間、およびソースパッド電極ＳＰ・パワー配線電極１３間を強固に接合し、実装基板８の上に半導体デバイス１６がフェースダウン状態で電気的に接合される。
【００５４】
第１の実施の形態およびその変形例１〜２によれば、銀ナノペーストを塗布して焼成するという簡易な工程により高い耐熱性を備えたワイヤレス接合を形成することができる。
【００５５】
また、第１の実施の形態およびその変形例１〜２によれば、銀ナノペーストの焼結体である金属銀によって金属粒子接合層を形成することにより、金属粒子接合層の耐熱性、熱伝導性等を高めることができ、ＳｉＣ系ＦＥＴ、ＧａＮ系ＦＥＴなどの半導体デバイス等に適した半導体装置を提供することができる。
【００５６】
また、第１の実施の形態およびその変形例１〜２によれば、金属粒子接合層は金属銀で形成され、鉛（Ｐｂ）を用いることが無いので、鉛フリーとなり公害対策に資することができる。
【００５７】
第１の実施の形態およびその変形例１〜２によれば、低コストで高い耐熱性ワイヤレスを有する半導体装置およびその製造方法を提供することができる。
【００５８】
[第２の実施の形態]
（半導体装置の構成）
第２の実施の形態に係る半導体装置１の模式的平面パターン構成は、図７に示すように表され、図７のＩＩ−ＩＩ線に沿う模式的断面構造は、図８に示すように表される。図７は、図８において、実装基板８上に配置された半導体デバイス１６のドレイン電極３６側から見た平面パターン構成に対応している。
【００５９】
第２の実施の形態に係る半導体装置１は、図７および図８に示すように、実装基板８と、実装基板８上に配置された信号配線電極１２と、実装基板８を貫通して配置されたパワー配線電極６と、信号配線電極１２と電気的に接合可能なゲートパッド電極ＧＰおよびパワー配線電極６と電気的に接合可能なソースパッド電極ＳＰを有する半導体デバイス１６と、信号配線電極１２とゲートパッド電極ＧＰとの間に配置された第１金属粒子接合層１８Ｇと、パワー配線電極６とソースパッド電極ＳＰとの間に配置された第２金属粒子接合層１８Ｓとを備える。ここで、半導体デバイス１６は、実装基板８上にフリップチップ接続されている。すなわち、半導体デバイス１６は、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰが実装基板８の表面に対してフェースダウン（Face Down）に接続され、ドレイン電極３６は、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰが配置される半導体基板２６の面に対向する面（実装基板８とは反対側の面）に配置される。
【００６０】
第２の実施の形態においては、実装基板８を貫通して配置されたパワー配線電極６を備えることによって、第１の実施の形態に比べ、さらに大電流の半導体デバイス１６を実装基板８上に搭載可能である。
【００６１】
ここで、第１金属粒子接合層１８Ｇおよび第２金属粒子接合層１８Ｓは、導電性粒子を含むペースト材料を焼成して形成される。ペースト材料の焼成温度は、例えば、約２００〜４００℃である。
【００６２】
導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子、銅粒子またはニッケル粒子のいずれかである。
【００６３】
例えば、金属微粒子として銀ナノ粒子を適用する場合、銀ナノ粒子の濃度は、例えば、約８０質量％〜約９５質量％である。また、銀ナノ粒子の粒径は、約１０ｎｍ〜約１００ｎｍである。
【００６４】
第２の実施の形態においては、実装基板８は、絶縁体基材から成る板状のプリント基板であり、実装基板８の所定位置にパワー配線電極６が埋め込まれた構成を有する。図８に示すように、半導体デバイス１６のソースパッド電極ＳＰと対向する位置にパワー配線電極６が埋め込まれている。パワー配線電極６は、例えば、厚さ０．５〜１．０ｍｍ程度の厚銅板で形成される。パワー配線電極６により、低抵抗で放熱性にも優れる厚銅板を介して、例えば、約数百アンペア程度の大電流も実装基板８の厚さ方向及び平面方向への通電が可能である。
【００６５】
なお、第２金属粒子接合層１８Ｓとして、例えば、銀ナノペーストから成るペースト層およびその焼結体を適用する場合には、第２金属粒子接合層１８Ｓとの接合性を向上させるために、ソースパッド電極ＳＰと対向するパワー配線電極６の表面に、銀メッキ層１９が形成されていても良い。
【００６６】
第２の実施の形態に係る半導体装置１においては、銀メッキ層１９とソースパッド電極ＳＰとの間および信号配線電極１２とゲートパッド電極ＧＰとの間には、金属ナノペーストとして、例えば、銀ナノペーストを焼成して得られる金属粒子接合層１８Ｓ、１８Ｇがそれぞれ配置されている。
【００６７】
この金属粒子接合層１８Ｓ、１８Ｇを介して、銀メッキ層１９とソースパッド電極ＳＰとの間および信号配線電極１２とゲートパッド電極ＧＰとの間を電気的に接合している。
【００６８】
また、半導体デバイス１６のゲートパッド電極ＧＰと対向する実装基板８の表面には、信号配線電極１２が配置されている。ここで、信号配線電極１２は、例えば、銅の薄膜で形成されていても良い。この銅の薄膜の厚さは、例えば、約１５〜約７０μｍである。
【００６９】
第２の実施の形態に係る半導体装置１において適用可能な銀ナノペーストおよびその焼結体については、第１の実施の形態と同様であるため、重複説明は省略する。
【００７０】
（半導体装置の製造方法）
第２の実施の形態に係る半導体装置１の製造方法の一工程であって、半導体デバイス１６のフリップチップ接合前の状態を示す模式的断面構造は、図９（ａ）に示すように表され、図９（ａ）に対応する実装基板８の模式的断面構造は、図９（ｂ）に示すように表される。
【００７１】
また、第２の実施の形態の変形例１に係る半導体装置１の製造方法の一工程であって、半導体デバイス１６のフリップチップ接合前の状態を示す模式的断面構造は、図１０（ａ）に示すように表され、図１０（ａ）に対応する実装基板８の模式的断面構造は、図１０（ｂ）に示すように表される。
【００７２】
また、第２の実施の形態の変形例２に係る半導体装置１の製造方法の一工程であって、半導体デバイス１６のフリップチップ接合前の状態を示す模式的断面構造は、図１１（ａ）に示すように表され、図１１（ａ）に対応する実装基板８の模式的断面構造は、図１１（ｂ）に示すように表される。
【００７３】
第２の実施の形態に係る半導体装置の製造方法は、図９〜図１１に示すように、実装基板８上に信号配線電極１２を形成する工程と、実装基板８を貫通してパワー配線電極６を形成する工程と、信号配線電極１２と電気的に接合可能なゲートパッド電極ＧＰおよびパワー配線電極６と電気的に接合可能なソースパッド電極ＳＰとを有する半導体デバイス１６を形成する工程と、信号配線電極１２もしくはゲートパッド電極ＧＰの一方若しくは両方に第１金属粒子接合層１８Ｇを形成する工程と、パワー配線電極６もしくはソースパッド電極ＳＰの一方若しくは両方に第２金属粒子接合層１８Ｓを形成する工程と、半導体デバイス１６を実装基板８上にフリップチップ接続する工程とを有する。
【００７４】
また、第２の実施の形態に係る半導体装置の製造方法において、第１金属粒子接合層１８Ｇを形成する工程は、導電性粒子を含むペースト層１８を信号配線電極１２もしくはゲートパッド電極ＧＰの一方若しくは両方に塗布する工程を有し、第２金属粒子接合層１８Ｓを形成する工程は、導電性粒子を含むペースト層１８をパワー配線電極６もしくはソースパッド電極ＳＰの一方若しくは両方に塗布する工程を有する。
【００７５】
また、第２の実施の形態に係る半導体装置の製造方法において、半導体デバイス１６を実装基板８上にフリップチップ接続する工程は、ペースト層１８を介して信号配線電極１２とゲートパッド電極ＧＰとを当接させ、当接状態においてペースト層１８を所定温度で焼成し、信号配線電極１２とゲートパッド電極ＧＰとを接合する工程と、ペースト層１８を介してパワー配線電極６とソースパッド電極ＳＰとを当接させ、当接状態においてペースト層１８を所定温度で焼成し、パワー配線電極６とソースパッド電極ＳＰとを接合する工程とを有する。
【００７６】
第２の実施の形態においては、図９に示すように、実装基板８側に金属粒子接合層１８Ｇ、１８Ｓが配置されている。より具体的には、パワー配線電極１３の表面上に、金属粒子接合層１８Ｓが設けられ、信号配線電極１２の表面上に、金属粒子接合層１８Ｇが配置されている。
【００７７】
第２の実施の形態の変形例１においては、図１０に示すように、半導体デバイス１６側に金属粒子接合層１８Ｇ、１８Ｓが配置されている。より具体的には、ソースパッド電極ＳＰの上に金属粒子接合層１８Ｓが配置され、ゲートパッド電極ＧＰの上に金属粒子接合層１８Ｇが配置されている。
【００７８】
第２の実施の形態の変形例２においては、図１１に示すように、半導体デバイス１６および実装基板８の両側に金属粒子接合層１８Ｇ１、１８Ｇ２、１８Ｓ１および１８Ｓ２がそれぞれ配置されている。より具体的には、ソースパッド電極ＳＰ上に金属粒子接合層１８Ｓ１が配置され、ゲートパッド電極ＧＰ上に金属粒子接合層１８Ｇ１が配置され、パワー配線電極６上に、金属粒子接合層１８Ｓ２が配置され、信号配線電極１２上に金属粒子接合層１８Ｇ２が配置されている。なお、１８Ｇ１と１８Ｇ２、１８Ｇ２と１８Ｓ１が密着された状態で焼成されて形成される金属粒子接合層の厚さを勘案して、１８Ｇ１、１８Ｇ２、１８Ｓ１および１８Ｓ２の厚さは、それぞれ５〜２５μｍ程度とされる。
【００７９】
第２の実施の形態に係る半導体装置の製造方法の一工程において、塗布された金属粒子接合層として銀ナノペーストを加圧する前の状態は、図１３（ａ）に示すように表され、加圧後の銀ナノペーストの状態は、図１３（ｂ）に示すように表される。その他の説明は、第１の実施の形態と同様であるため、重複説明は省略する。
【００８０】
（加圧および加熱工程）
第２の実施の形態に係る半導体装置の製造方法の一工程であって、加圧工程を示す模式的断面構造は、図１２に示すように表される。
【００８１】
第２の実施の形態若しくは変形例１〜２において、図１２に示すように、金属粒子接合層１８Ｇ・１８Ｓ（加熱・加圧前は、ペースト層１８）を挟んで、実装基板８上に半導体デバイス１６をフェースダウン状態で位置合わせして載置し、その状態で、プレス加工機１２０（１２０ａ、１２０ｂ）にセットして矢印Ｐ方向に圧力を加える。
【００８２】
この際の圧力は、例えば、約２ＭＰａ〜約３０ＭＰａとされる。これにより、ペースト層１８は、図１３（ａ）の状態から図１３（ｂ）のように、各金属粒子２２が密着した状態となる。
【００８３】
尚、上記の加圧工程では、加圧と加熱を同時に行うために、図示は省略するが、所定のベーキング装置などによって半導体装置全体を２００〜４００℃で所定時間にわたって加熱する。
【００８４】
これにより、ペースト層１８が焼成され、金属銀が析出して金属粒子接合層１８Ｇ・１８Ｓが形成される。
【００８５】
この金属銀から成る金属粒子接合層１８Ｇ・１８Ｓは、ゲートパッド電極ＧＰ・信号配線電極１２間、およびソースパッド電極ＳＰ・パワー配線電極１３間を強固に接合し、実装基板８の上に半導体デバイス１６がフェースダウン状態で電気的に接合される。
【００８６】
第２の実施の形態およびその変形例１〜２によれば、低コストで高い耐熱性を有する半導体装置およびその製造方法を提供することができる。
【００８７】
（半導体装置を適用した応用例）
次に、図１４を参照して、第１〜第２の実施の形態に係る半導体装置１を用いて構成した３相インバータについて説明する。
【００８８】
図１４に示すように、３相インバータは、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相モータ部５４とを備える。パワーモジュール部５２は、３相モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ、Ｖ、Ｗ相のインバータが接続されている。
【００８９】
パワーモジュール部５２は、コンデンサＣが接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ・ＭＯＳＦＥＴＱ１・Ｑ２、Ｑ３・Ｑ４、およびＱ５・Ｑ６が接続されている。さらに、ＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
【００９０】
第１〜第２の実施の形態に係る半導体装置１に適用される半導体デバイス１６に相当するＳｉＣ・ＭＯＳＦＥＴＱ１〜Ｑ６は、上述のように、金属粒子接合層１８Ｓ・１８Ｇを介して実装基板８の上にフリップチップ構成に電気的に接続される。
【００９１】
（半導体デバイスの構成例）
第１〜第２の実施の形態に係る半導体装置１に適用する半導体デバイス１６の例として、ＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図１５に示すように、ｎ−高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ＋ドレイン領域２４と、ｎ＋ドレイン領域２４に接続されたドレイン電極３６とを備える。
【００９２】
図１５では、半導体デバイス１６は、プレーナゲート型ｎチャネル縦型ＳｉＣ・ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ・ＭＯＳＦＥＴなどで構成されていても良い。
【００９３】
また、第１〜第２の実施の形態に係る半導体装置１に適用する半導体デバイス１６には、ＳｉＣ・ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
【００９４】
更には、第１〜第２の実施の形態に係る半導体装置１に適用する半導体デバイス１６には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
【００９５】
第１〜第２の実施の形態に係る半導体装置によれば、金属粒子ペースト層を焼成して形成される金属粒子接合層１８Ｇ・１８Ｓとして、例えば、金属銀の融点が約９６０℃と高い耐熱性を備えているため、この金属粒子接合層１８Ｇ・１８ＳをＳｉＣ系ＦＥＴやＧａＮ系ＦＥＴなどのパワーデバイスに適用することによって、パワーデバイスを高温で駆動することができる。
【００９６】
第１〜第２の実施の形態に係るに適用する半導体デバイス１６の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ・ＭＯＳＦＥＴの模式的断面構造は、図１６に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパッド電極ＳＰは、ソース領域３０に接続されたソース電極３４に接続される。
【００９７】
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図１６に示すように、半導体デバイス１６の表面を覆うパッシべーション用の層間絶縁膜４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板２６内には、図１６の構成例では、図示を省略しているが、図１５或いは、図１６の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
【００９８】
さらに、図１６の構成例では、図示を省略しているが、図１６の中央部のトランジスタ構造においても、パッシべーション用の層間絶縁膜４４上にソースパッド電極ＳＰ若しくはゲートパッド電極ＧＰが延在して配置されていても良い。
【００９９】
さらに、実装時には、半導体デバイス１６がフェースダウンされ、ゲートパッド電極ＧＰ・ソースパッド電極ＳＰが、図２若しくは図８に示すように、それぞれ金属粒子接合層１８Ｇ・１８Ｓを介して実装基板８に接合される。
【０１００】
（ペースト層塗布工程）
第１〜第２の実施の形態に係る半導体装置の製造方法の一工程であって、半導体基板２６上にペースト層１８を塗布するためのマスク２５を配置した状態を示す模式的平面パターン構成は、図１７（ａ）に示すように表され、図１７（ａ）のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図１７（ｂ）に示すように表される。
【０１０１】
第１〜第２の実施の形態に係る半導体装置の製造方法の一工程であって、開口部２５ａを有するマスク２５上にペースト層１８を堆積した状態を示す模式的断面構造は、図１８に示すように表される。
【０１０２】
第１〜第２の実施の形態に係る半導体装置の製造方法の一工程であって、スキージ２７を矢印Ａ方向に移動させてペースト層１８をマスク２５の開口部２５ａに充填する工程を示す模式的断面構造は、図１９に示すように表される。
【０１０３】
第１〜第２の実施の形態に係る半導体装置の製造方法の一工程であって、マスク２５の開口部２５ａにペースト層１８が充填された状態を示す模式的断面構造は、図２０に示すように表される。
【０１０４】
第１〜第２の実施の形態に係る半導体装置の製造方法において、ペースト層１８を信号配線電極１２もしくはゲートパッド電極ＧＰの一方に塗布する工程は、信号配線電極１２もしくはゲートパッド電極ＧＰの一方に、各電極位置に合わせた開口部２５ａを有するマスク２５を位置合わせして重ね合わせる工程と、マスク２５の上にペースト層１８を堆積する工程と、スキージ２７によってペースト層１８を開口部２５ａに充填する工程と、マスク２５を取り除く工程とを有する。
【０１０５】
また、第１〜第２の実施の形態に係る半導体装置の製造方法において、ペースト層１８をパワー配線電極６・１３もしくはソースパッド電極ＳＰの一方に塗布する工程は、パワー配線電極６・１３もしくはソースパッド電極ＳＰの一方に、各電極位置に合わせた開口部２５ａを有するマスク２５を位置合わせして重ね合わせる工程と、マスク２５の上にペースト層１８を堆積する工程と、スキージ２７によってペースト層１８を開口部２５ａに充填する工程と、マスク２５を取り除く工程とを有する。
【０１０６】
以下、ペースト層塗布工程を詳述する。
【０１０７】
（ａ）まず、図１７（ａ）および図１７（ｂ）に示すように、半導体デバイス１６のゲートパッド電極ＧＰおよびソースパッド電極ＳＰを含む部位にマスク（例えば、金属製のマスク）２５を重ね合わせ、マスク２５の開口部２５ａを介してゲートパッド電極ＧＰおよびソースパッド電極ＳＰの所定の領域のみが露出するようにする。なお、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの表面からマスク２５の表面までの距離が、形成するペースト層１８の厚さと等しい値、例えば、約１０μｍ〜約１００μｍ程度となるように、マスク２５の厚さが設定される。
【０１０８】
（ｂ）次に、図１８に示すように、所定の量の金属微粒子ペーストからなるペースト層１８をキャピラリやディスペンサなどを用いて、マスク２５および開口部２５ａ上に堆積する。
【０１０９】
（ｃ）次に、図１９に示すように、スキージ（ヘラ部材）２７の先端部をマスク２５の表面に当接させ、矢印Ａ方向（図１９上では左側から右側）に移動させて、余分なペースト層１８を除去すると共に、マスク２５の開口部２５ａ内にペースト層１８を充填させる。
【０１１０】
結果として、図２０に示すように、マスク２５の開口部２５ａの内壁に沿って、ゲートパッド電極ＧＰ上およびソースパッド電極ＳＰ上にペースト層１８がそれぞれ形成される。
【０１１１】
そして、この後、マスク２５を半導体デバイス１６側から取り外し、半導体デバイス１６をフェースダウン状態として、実装基板８との接合工程に移行する（図４若しくは図１０参照）。
【０１１２】
なお、ペースト層１８の粘度等の性質に応じて、図２０の状態で所定時間にわたって乾燥させ、ペースト層１８を半乾きの状態としてからマスク２５を取り外した方が良い場合もある。この乾燥工程では、自然乾燥であって、或いは、所定温度で昇温加熱工程を実施しても良い。
【０１１３】
また、図１７〜図２０の例では、半導体デバイス１６側にペースト層１８を塗布する工程について説明したが、同様の手法で、実装基板８上の信号配線電極１２やパワー配線電極１３・６上にペースト層１８を形成することもできる（図３（ｂ）若しくは図９（ｂ）参照）。
【０１１４】
また、図５若しくは図１１に示すように、同様の手法で、半導体デバイス１６側と実装基板８側の両方にペースト層１８を形成し、１８Ｇ１と１８Ｇ２、１８Ｓ１と１８Ｓ２とを対向させて接合することもできる。この際に、１８Ｇ１、１８Ｇ２側および１８Ｓ１、１８Ｓ２側の少なくとも一方については、所定時間にわたって乾燥させて半乾きの状態とした方が、より良好に接合できる。
【０１１５】
第２の実施の形態およびその変形例１〜２によれば、金属微粒子ペーストを塗布して焼成するという簡易な工程により高い耐熱性を備えたワイヤレス接合を形成することができる。
【０１１６】
また、第２の実施の形態およびその変形例１〜２によれば、金属微粒子ペーストの焼結体である金属によって接合層を形成することにより、金属粒子接合層の耐熱性、熱伝導性等を高めることができ、ＳｉＣ系ＦＥＴ、ＧａＮ系ＦＥＴなどの半導体デバイス等に適した半導体装置を提供することができる。
【０１１７】
また、第２の実施の形態およびその変形例１〜２によれば、金属接合層は銀、金、銅またはニッケルで形成され、鉛（Ｐｂ）を用いることが無いので、鉛フリーとなり公害対策に資することができる。
【０１１８】
第２の実施の形態およびその変形例１〜２によれば、低コストで高い耐熱性ワイヤレス接合を有する半導体装置およびその製造方法を提供することができる。
【０１１９】
また、第２の実施の形態およびその変形例１〜２によれば、実装基板を貫通して配置されたパワー配線電極を備えるため、第１の実施の形態に比べ、さらに大電流の半導体デバイスを実装基板上に搭載可能である。
【０１２０】
さらに、第１〜第２の実施の形態に係る半導体装置においては、図２１〜図２２に示すように、ドレイン電極３６上に半田などのドレイン電極接合層３６ａを介して柱状電極４を配置しても良い。柱状電極４は、例えば、銅モリブデン（ＣｕＭｏ）などのＳｉＣと相対的に線膨張係数の値の近い金属材料を選択する。ドレイン電極接合層３６ａは、金属粒子接合層１８Ｓ・１８Ｇと同様の導電性粒子を含むペースト材料を焼成して形成しても良い。ペースト材料の焼成温度は、例えば、約２００〜４００℃である。導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子またはニッケルや銅粒子などである。
【０１２１】
柱状電極４上には、さらにヒートスプレッダー２が配置される。さらに、実装基板８を搭載するヒートスプレッダーを配置することで、第１〜第２の実施の形態に係る半導体装置においては、両面冷却を実施可能である。
【０１２２】
[比較例]
図２３〜図２５を参照して、比較例について簡単に説明する。
【０１２３】
図２３に示す比較例は、絶縁基板１００上に形成された半導体デバイス１４０のソースパッド電極ＳＰの上に柱状電極１８０を形成すると共に、ゲートパッド電極ＧＰについては橋状のリード部材１６０を介して配線部１２５との接合を図った構成を示す。
【０１２４】
この構成では、従来のワイヤボンディングを行わなくて良いという利点がある反面、リード部材１６０自体が微細部品であり、マウントが難しいという問題がある。
【０１２５】
また、リード部材１６０自体が比較的高価であるため、コストが嵩むという不都合もある。
【０１２６】
また、半導体デバイス１４０側と配線部１２５側とに高低差を生じた場合には、図２３の（ｂ）に示すようにリード部材１６０の端部が浮いてしまい、接続不良を生じるという難点もある。
【０１２７】
図２２に示す比較例は、絶縁基板１００上に形成された半導体デバイス１４０のソースパッド電極ＳＰの上に柱状電極１８０を形成すると共に、ゲートパッド電極ＧＰについては銀ナノペーストの焼結体１８Ａを介して配線部１２５との接合を図った構成を示す。
【０１２８】
この構成では、従来のワイヤボンディングを行わなくても良く、また図２３の比較例のように配線部品を用いなくても良いという利点がある。
【０１２９】
しかしながら、銀ナノペーストの焼結体１８Ａと半導体デバイス１４０の側面や、銀ナノペーストの焼結体１８Ａの下方の絶縁性確保が難しいという問題がある。
【０１３０】
図２５に示す比較例は、絶縁基板１００上に形成された半導体デバイス１４０のソースパッド電極ＳＰの上に柱状電極１８０を、ゲートパッド電極ＧＰの上に柱状電極２００をそれぞれ形成し、柱状電極１８０および柱状電極２００の上部端面を介して絶縁基板１００と対向する実装基板（図示省略）等との接合を図る構成を示す。
【０１３１】
しかしながら、微細加工の柱状電極が必要であり、特に約５００μｍ角以下の柱状電極を形成することが難しいという問題がある。
【０１３２】
また、柱状電極を用いる場合には、垂直方向の配線に限定され、水平方向の配線には適用できないという不都合もある。
【０１３３】
また、柱状電極１８０および柱状電極２００の上部端面と実装基板等との接合を半田を介して行う場合には、高耐熱接合技術の応用が困難であり、ＳｉＣデバイス等の高温での動作に対応できないという不都合もある。
【０１３４】
本実施の形態によれば、低コストで高い耐熱性を有する半導体装置の実装構造を提供することができる。
【０１３５】
また、本実施の形態によれば、簡易な工程により高い耐熱性を有するワイヤレス接合を実施可能な半導体装置の実装方法を提供することができる。
【０１３６】
[その他の実施の形態]
上記のように、実施の形態および変形例によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【０１３７】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【０１３８】
例えば、上記実施の形態では、導電性粒子を含むペースト材料として銀ナノペーストを用いる場合について説明したが、これに限定されず、金ナノ粒子またはニッケルナノ粒子を所定の溶媒に分散させた金属ナノ粒子ペーストを用いるようにしてもよい。
【産業上の利用可能性】
【０１３９】
本発明の半導体装置の製造方法は、パワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に利用可能である。
【符号の説明】
【０１４０】
１…半導体装置
２…ヒートスプレッダー
４…柱状電極
６、１３…パワー配線電極
８…実装基板
１２…信号配線電極
１６…半導体デバイス
１８…ペースト層
１８Ｇ、１８Ｓ…金属粒子接合層
１９…銀メッキ層
２０…溶媒
２０ａ…シェル
２２…銀ナノ粒子
２４…ｎ＋ドレイン領域
２５…マスク
２５ａ…開口部
２６…半導体基板
２７…スキージ（ヘラ部材）
２８…ｐベース領域
３０…ソース領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレイン電極
３６ａ…ドレイン電極接合層
３８…ゲート電極
４４…層間絶縁膜
５０…ゲートドライブ部
５２…パワーモジュール部
５４…三相モータ部
１２０…プレス加工機
Ｃ…コンデンサ
Ｄ１〜Ｄ６…ダイオード
ＧＰ…ゲートパッド電極
ＳＰ…ソースパッド電極
【図１】
0006387048.tif 000002
【図２】
0006387048.tif 000003
【図３】
0006387048.tif 000004
【図４】
0006387048.tif 000005
【図５】
0006387048.tif 000006
【図６】
0006387048.tif 000007
【図７】
0006387048.tif 000008
【図８】
0006387048.tif 000009
【図９】
0006387048.tif 000010
【図１０】
0006387048.tif 000011
【図１１】
0006387048.tif 000012
【図１２】
0006387048.tif 000013
【図１３】
0006387048.tif 000014
【図１４】
0006387048.tif 000015
【図１５】
0006387048.tif 000016
【図１６】
0006387048.tif 000017
【図１７】
0006387048.tif 000018
【図１８】
0006387048.tif 000019
【図１９】
0006387048.tif 000020
【図２０】
0006387048.tif 000021
【図２１】
0006387048.tif 000022
【図２２】
0006387048.tif 000023
【図２３】
0006387048.tif 000024
【図２４】
0006387048.tif 000025
【図２５】
0006387048.tif 000026