(57)【特許請求の範囲】
【請求項１】
主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有する炭化珪素半導体基板（１）と、該炭化珪素半導体基板の裏面に対して形成されるオーミック電極（１１）を有する半導体素子と、を有する炭化珪素半導体装置の製造方法であって、
前記半導体素子の構成要素の少なくとも一部を形成した前記炭化珪素半導体基板を用意し、当該炭化珪素半導体基板の裏面に対して金属薄膜（１１０）を形成する金属薄膜形成工程と、
前記金属薄膜形成工程の後、前記金属薄膜にレーザ光照射を行ってレーザアニールを行うことでシリサイド化させ、前記オーミック電極を形成する電極形成工程と、
前記電極形成工程の後、ダイシング領域においてレーザ光照射を行ってレーザダイシングを行うことで前記オーミック電極が形成された前記炭化珪素半導体基板をチップ単位に分割するダイシング工程と、を含み、
前記電極形成工程および前記ダイシング工程では、共通のレーザ発生部（３１）を用いて所定波長のレーザ（３８）を発生させると共に、少なくとも前記電極形成工程および前記ダイシング工程の一方において、前記レーザ発生部が発生させた前記レーザの波長を波長変換ユニット（３６、３７）にて変換し、前記電極形成工程では炭化珪素を透過しない波長のレーザ光（５１）にて前記レーザアニールを行い、前記ダイシング工程では炭化珪素を透過する波長のレーザ光にて前記レーザダイシングを行い、
前記電極形成工程および前記ダイシング工程は、共通の前記レーザ発生部を用いて連続して行われることを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
前記電極形成工程および前記ダイシング工程は、前記オーミック電極を形成した後の前記炭化珪素半導体基板を同一のチャンバー（４１）内において、前記炭化珪素半導体基板の裏面側より前記レーザ光の照射を行うことで連続して行われることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記電極形成工程では、前記レーザアニールに用いる前記レーザ光として紫外光の領域の波長のものを用い、
前記ダイシング工程では、前記レーザダイシングに用いる前記レーザ光として近赤外光もしくは可視光の領域の波長のものを用いることを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記電極形成工程および前記ダイシング工程では、前記レーザ発生部として固体レーザ（３８）を発生させるレーザ発振器（３１）を用いることを特徴とする請求項１ないし３のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記固体レーザの基本波の波長が１０６４ｎｍであり、
前記電極形成工程では、前記波長変換ユニット（３７）によって、前記固体レーザの３倍波である３５５ｎｍもしくは４倍波である２６６ｎｍの波長に変換したものを前記レーザアニールにおける前記レーザ光として用いることを特徴とする請求項１ないし４のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記固体レーザの基本波の波長が１０６４ｎｍであり、
前記ダイシング工程では、前記固体レーザの基本波、もしくは、前記波長変換ユニット（３６）によって、前記固体レーザの２倍波である５３２ｎｍに変換したものを前記レーザダイシングにおける前記レーザ光として用いることを特徴とする請求項１ないし５のいずれか１つに記載の炭化珪素半導体装置の製造方法。
【請求項７】
主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有する炭化珪素半導体基板（１）と、該炭化珪素半導体基板の裏面に対して形成されるオーミック電極（１１）を有する半導体素子とを有する炭化珪素半導体装置の製造に用いられ、
レーザ光照射によるレーザアニールを行うことで前記オーミック電極を形成する工程と、ダイシング領域においてレーザ光照射を行ってレーザダイシングを行うことで前記オーミック電極が形成された前記炭化珪素半導体基板をチップ単位に分割する工程の両方に用いられるレーザ加工装置であって、
レーザ（３８）を発生させるレーザ発生部（３１）と、
前記レーザアニールと前記レーザダイシングの少なくとも一方を行う際に、前記レーザ発生部が発生させる前記レーザの波長を変換することで、前記レーザアニールの際には炭化珪素を透過しない波長のレーザ光（５１）を出力し、前記レーザダイシングの際には炭化珪素を透過する波長のレーザ光（５２）を出力する波長変換ユニット（３６、３７）と、を備え、
前記レーザ発生部を共通して用いて前記レーザアニールと前記レーザダイシングとが連続して行われる構成とされていることを特徴とするレーザ加工装置。
【請求項８】
前記波長変換ユニットは、前記レーザアニールの際には前記レーザ光として紫外光の領域の波長のものを出力し、前記レーザダイシングの際には前記レーザ光として近赤外光もしくは可視光の領域の波長のものを出力することを特徴とする請求項７に記載のレーザ加工装置。
【請求項９】
前記レーザ発生部は、固体レーザ（３８）を発生させるレーザ発振器（３１）であることを特徴とする請求項７または８に記載のレーザ加工装置。
【請求項１０】
前記固体レーザの基本波の波長が１０６４ｎｍであり、
前記レーザアニールの際には、前記波長変換ユニット（３７）によって、前記固体レーザの３倍波である３５５ｎｍもしくは４倍波である２６６ｎｍの波長に変換したものを前記レーザ光とすることを特徴とする請求項７ないし９のいずれか１つに記載のレーザ加工装置。
【請求項１１】
前記固体レーザの基本波の波長が１０６４ｎｍであり、
前記レーザダイシングの際には、前記固体レーザの基本波、もしくは、前記波長変換ユニット（３６）によって、前記固体レーザの２倍波である５３２ｎｍに変換したものを前記レーザ光とすることを特徴とする請求項７ないし１０のいずれか１つに記載のレーザ加工装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料として炭化珪素（以下、ＳｉＣという）を用いた半導体素子に形成される電極のオーミック接触を実現することができるＳｉＣ半導体装置の製造方法およびそれに用いるレーザ加工装置に関するものである。
【背景技術】
【０００２】
従来より、ＳｉＣ基板に縦型パワーデバイスを形成した場合、基板の厚さ方向の抵抗を低減するために、ＳｉＣ基板の表面側にデバイス形成を行った後、ＳｉＣ基板を裏面側から薄膜化し、このＳｉＣ基板の裏面側にオーミック電極を形成することが検討されている。ＳｉＣ基板を薄膜化してからオーミック電極を形成する場合、表面側のデバイスに熱的ダメージを与えないようにするために、裏面のみを局所的に加熱する必要がある。このような局所的な加熱方法として、近年ではレーザアニール技術が使用されている（例えば特許文献１参照）。
【０００３】
一方、ＳｉＣ基板の裏面側にオーミック電極を形成したあと、チップ化するダイシング工程が行われる。ダイシング方法としては、従来ではブレード方式が使用されているが、近年では、レーザ光を用いたレーザダイシング技術が使用され始めている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２８３７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
レーザアニール技術を用いてＳｉＣ基板の裏面側にオーミック電極を形成する場合、ＳｉＣ基板の表面側に形成されたデバイスに熱的ダメージを与えないように、ＳｉＣ基板を透過しない波長のレーザが用いられる。
【０００６】
一方、デバイスを形成したＳｉＣ基板をレーザダイシング技術によってダイシングする場合、基板内部に起点を発生させるためにＳｉＣ基板を透過する波長のレーザが用いられる。
【０００７】
レーザアニール技術とレーザダイシング技術は共にレーザ光を用いていることから、共通のレーザ加工装置を適用できると良い。しかしながら、上記したように、レーザアニール技術ではＳｉＣ基板を透過しない波長のレーザ光、レーザダイシング技術ではＳｉＣ基板を透過する波長のレーザ光が用いられており、それぞれにあったレーザ発生部を持った個別のレーザ加工装置を用いる必要がある。
【０００８】
本発明は上記点に鑑みて、共通のレーザ発生部を用いたレーザ加工装置に基づいてレーザアニールとレーザダイシングを行うことができるＳｉＣ半導体装置の製造方法およびそれに用いるレーザ加工装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、半導体素子の構成要素の少なくとも一部を形成したＳｉＣ半導体基板（１）を用意し、当該ＳｉＣ半導体基板の裏面に対して金属薄膜（１１０）を形成する金属薄膜形成工程と、金属薄膜形成工程の後、金属薄膜にレーザ光照射を行ってレーザアニールを行うことでシリサイド化させ、オーミック電極（１１）を形成する電極形成工程と、電極形成工程の後、ダイシング領域においてレーザ光照射を行ってレーザダイシングを行うことでオーミック電極が形成されたＳｉＣ半導体基板をチップ単位に分割するダイシング工程と、を含み、電極形成工程およびダイシング工程では、共通のレーザ発生部（３１）を用いて所定波長のレーザ（３８）を発生させると共に、少なくとも電極形成工程およびダイシング工程の一方において、レーザ発生部が発生させたレーザの波長を波長変換ユニット（３６、３７）にて変換し、電極形成工程ではＳｉＣを透過しない波長のレーザ光（５１）にてレーザアニールを行い、ダイシング工程ではＳｉＣを透過する波長のレーザ光にてレーザダイシングを行い、電極形成工程およびダイシング工程は、共通のレーザ発生部を用いて連続して行われることを特徴としている。
【００１０】
このように、レーザ発生部が発生させるレーザの波長を波長変換ユニットによって変換させ、レーザアニールとレーザダイシングそれぞれに適用できる波長としている。これにより、共通の１つのレーザ発生部を用いたレーザ加工装置に基づいてレーザアニールとレーザダイシングを行うことが可能となる。よって、装置設備の簡素化を図ることが可能になると共に、設備投資コストの削減を図ることが可能となる。
【００１１】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態にかかるＳｉＣ半導体装置の製造方法により製造したプレーナ型ＭＯＳＦＥＴの断面構成を示す図である。
【図２】ＳｉＣ半導体装置の製造工程を示した斜視図である。
【図３】ＳｉＣ半導体装置の製造工程の一部を示した断面図である。
【図４】レーザアニールおよびレーザダイシングを行うレーザ加工装置の断面図である。
【図５】本発明の第２実施形態にかかるＳｉＣ半導体装置の製造工程の一部を示した断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１４】
（第１実施形態）
以下、本発明を図に示す実施形態について説明する。まず、図１を参照して、本実施形態に示すＳｉＣ半導体装置の製造方法により製造した半導体素子としてのプレーナ型の縦型パワーＭＯＳＦＥＴの構成について説明する。本ＳｉＣ半導体装置は、例えばインバータに適用すると好適なものである。
【００１５】
縦型パワーＭＯＳＦＥＴは、ｎ+型ＳｉＣ基板（以下、ｎ+型基板という）１を用いて形成されている。ｎ+型ＳｉＣ基板１は、上面を主表面１ａとし、主表面１ａの反対面である下面を裏面１ｂとしており、単結晶ＳｉＣからなるものである。このｎ+型ＳｉＣ基板１の主表面１ａ上には、ｎ+型ＳｉＣ基板１よりも低いドーパント濃度を有するＳｉＣにて構成されたｎ-型エピタキシャル層（以下、ｎ-型エピ層という）２が積層されている。
【００１６】
ｎ-型エピ層２の表層部における所定領域には、所定深さを有するｐ-型ベース領域３ａ、３ｂが離間して形成されている。また、ｐ-型ベース領域３ａ、３ｂには、一部厚さが厚くなったディープベース層３０ａ、３０ｂが備えられている。このディープベース層３０ａ、３０ｂは、ｎ+型ソース領域４ａ、４ｂに重ならない部分に形成されている。そして、ｐ-型ベース領域３ａ、３ｂのうちディープベース層３０ａ、３０ｂが形成された厚みの厚くなった部分が、ディープベース層３０ａ、３０ｂが形成されていない厚みの薄い部分よりも不純物濃度が濃くなっている。
【００１７】
このようなディープベース層３０ａ、３０ｂによって、ディープベース層３０ａ、３０ｂ下のｎ-型エピ層２における厚さが薄くなり、ｎ+型ＳｉＣ基板１とディープベース層３０ａ、３０ｂとの距離が短くなる。これにより、ｎ+型ＳｉＣ基板１とディープベース層３０ａ、３０ｂとの間の電界強度を高くすることができ、アバランシェブレークダウンさせ易くすることができる。
【００１８】
ｐ-型ベース領域３ａの表層部における所定領域には、当該ｐ-型ベース領域３ａよりも浅いｎ+型ソース領域４ａが形成されている。また、ｐ-型ベース領域３ｂの表層部における所定領域には、当該ｐ-型ベース領域３ｂよりも浅いｎ+型ソース領域４ｂが形成されている。
【００１９】
さらに、ｎ+型ソース領域４ａとｎ+型ソース領域４ｂとの間におけるｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂの表面部にはｎ-型層５ａおよびｎ+型層５ｂからなるｎ型ＳｉＣ層５が延設されている。つまり、ｐ-型ベース領域３ａ、３ｂの表面部においてソース領域４ａ、４ｂとｎ-型エピ層２とを繋ぐようにｎ型ＳｉＣ層５が配置されている。このｎ型ＳｉＣ層５は、デバイスの動作時にデバイス表面においてチャネル形成層として機能する。以下、ｎ型ＳｉＣ層５を表面チャネル層という。
【００２０】
表面チャネル層５は、例えばｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂの表面部にｎ型不純物をイオン注入することで形成されている。表面チャネル層５のうちｐ-型ベース領域３ａ、３ｂの上部に配置されたｎ-型層５ａのドーパント濃度は、ｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂのドーパント濃度以下となっている。また、ｎ-型エピ層２の表面部に形成されたｎ+型層５ｂのドーパント濃度は、ｎ-型エピ層２よりも高濃度とされている。これにより、低オン抵抗化が図られている。
【００２１】
また、ｐ-型ベース領域３ａ、３ｂ、ｎ+型ソース領域４ａ、４ｂの表面部には凹部６ａ、６ｂが形成されており、凹部６ａ、６ｂの底部からｐ型不純物濃度が濃いディープベース層３０ａ、３０ｂが露出させられている。
【００２２】
表面チャネル層５の上面およびｎ+型ソース領域４ａ、４ｂの上面にはゲート絶縁膜（シリコン酸化膜）７が形成されている。さらに、ゲート絶縁膜７の上にはゲート電極８が形成されており、ゲート電極８は絶縁膜９にて覆われている。当該絶縁膜９としては、シリコン酸化膜が用いられている。その上にはソース電極１０が形成され、ソース電極１０はｎ+型ソース領域４ａ、４ｂおよびｐ-型ベース領域３ａ、３ｂに接続されている。また、ｎ+型ＳｉＣ基板１の裏面１ｂには、ドレイン電極１１が形成されている。このドレイン電極１１は、ｎ+型ＳｉＣ基板１の裏面１ｂに対してオーミック接合されたオーミック電極によって構成されている。
【００２３】
なお、上記構造において、ドレイン電極１１が本発明のオーミック電極に相当する。
【００２４】
次に、図１に示す縦型パワーＭＯＳＦＥＴの製造方法について説明する。ただし、本実施形態にかかる縦型パワーＭＯＳＦＥＴの基本的な製造方法に関しては従来と同様であるため、従来と異なるドレイン電極１１の形成方法について主に説明する。
【００２５】
本実施形態にかかる縦型パワーＭＯＳＦＥＴは、図２示す各製造工程を経て製造される。
【００２６】
まず、図２（ａ）に示すように、例えば３５０μｍの厚みで構成されたｎ+型ＳｉＣ基板１を用意する。ｎ+型ＳｉＣ基板１は、例えばｎ型不純物をドープしたＳｉＣインゴットをスライスしたのち研磨することによって製造される。
【００２７】
次に、図２（ｂ）に示すように、ｎ+型ＳｉＣ基板１の表面側に半導体素子の構成要素の少なくとも一部を形成するデバイス形成工程を行う。すなわち、ｎ-型エピ層２をエピタキシャル成長させたのち、図示しないマスクを用いたイオン注入により、ｐ-型ベース領域３ａ、３ｂやディープベース層３０ａ、３０ｂの形成工程、ｎ+型ソース領域４ａ、４ｂの形成工程、表面チャネル層５の形成工程を行う。さらに、ゲート絶縁膜７の形成工程、ゲート電極８の形成工程、絶縁膜９の形成工程およびソース電極１０の形成工程等を行うことで、デバイスとして縦型パワーＭＯＳＦＥＴの各構成要素を形成したデバイス形成基板１５を形成する。
【００２８】
その後、図２（ｃ）に示すように、デバイス形成基板１５を支持基板２０に搭載する。このとき、ｎ+型ＳｉＣ基板１の表面側、つまりデバイスを形成した側の一面が支持基板２０側を向くように配置する。続いて、図２（ｄ）に示すように、研削研磨によって図中破線で示したように、デバイス形成基板１５の裏面側、つまりｎ+型ＳｉＣ基板１の裏面１ｂ側の一部を除去し、ｎ+型ＳｉＣ基板１を薄膜化する。
【００２９】
次に、図２（ｅ）〜（ｇ）に示す工程では、薄膜化後のｎ+型ＳｉＣ基板１の裏面１ｂ上にドレイン電極１１を形成する工程やチップ単位に分割するダイシング工程を行う。図３を用いて、図２（ｅ）〜（ｇ）に示す工程の詳細を説明する。なお、実際にはｎ+型ＳｉＣ基板１の表面１ａ側にデバイスが形成されることでデバイス形成基板１５とされているが、図３においてはデバイスを図示せずにｎ+型ＳｉＣ基板１のみを図示して図を簡略化してある。
【００３０】
まず、図２（ｅ）に示す工程として、図３（ａ）〜（ｄ）に示す工程を行う。具体的には、図３（ａ）に示す薄膜化後のｎ+型ＳｉＣ基板１の裏面１ｂに対して、図３（ｂ）に示すように金属薄膜１１０を形成する（金属薄膜形成工程）。例えば、ｎ+型ＳｉＣ基板１の裏面１ｂ上にＮｉを蒸着させることにより、ｎ+型ＳｉＣ基板１の裏面１ｂ上に金属薄膜１１０を形成する。
【００３１】
続く、図３（ｃ）に示す工程では、金属薄膜１１０にレーザ光照射を行うことによりレーザアニールを行う（電極形成工程）。例えば、ＬＤ励起固体レーザなどの固体レーザを用いて、スキャニングしながらＸ−Ｙ平面上においてデバイス形成基板１５を走査し、レーザ光５１をｎ+型ＳｉＣ基板１の裏面１ｂ側に照射する。これにより、チップ単位でレーザ光照射を行っている。そして、金属薄膜１１０を構成する金属（本実施形態ではＮｉ）とｎ+型ＳｉＣ基板１に含まれるＳｉとを反応させてシリサイド化させることで、図３（ｄ）に示される合金層１１１を生成することができる。この合金層１１１によってオーミック電極からなるドレイン電極１１を構成することができる。このように、レーザアニールによる局所的なアニールを行うことで、レーザ照射されていない領域の高温化を抑制できる低温プロセスによってドレイン電極１１をオーミック電極とすることが可能となる。このため、ｎ+型ＳｉＣ基板１の表面１ａ側に形成されたデバイスへの影響を抑制することが可能となる。
【００３２】
次に、図２（ｆ）に示す工程として、デバイス形成基板１５の裏面、つまりｎ+型ＳｉＣ基板１の裏面１ｂ側、つまりドレイン電極１１にダイシングテープ２１に貼り付ける。
【００３３】
そして、図２（ｇ）に示す工程としてレーザダイシングを行うことでチップ単位に分割する。具体的には、例えば、固体レーザを用いて、スキャニングしながらＸ−Ｙ平面上においてデバイス形成基板１５を走査することで、図３（ｅ）に示すようにレーザ光５２をダイシングラインに沿って照射し、ｎ+型ＳｉＣ基板１をチップ単位に分割する。これにより、縦型パワーＭＯＳＦＥＴを有するＳｉＣ半導体装置が完成する。
【００３４】
このとき、図３（ｃ）に示したレーザアニールによるドレイン電極１１のアニールに用いるレーザ光５１と、図３（ｅ）に示したレーザダイシングによるチップ単位への分割する際に用いるレーザ光５２を同じレーザ加工装置で生成している。
【００３５】
図４に示すように、レーザアニールおよびレーザダイシングを行うレーザ加工装置３０は、レーザ発振器３１、ビームスプリッタ３２、第１〜第３反射ミラー３３〜３５および第１、第２波長変換ユニット３６、３７を備えた構成とされている。このレーザ加工装置３０を用いて、チャンバー４０内に配置されたｎ+型ＳｉＣ基板１へのレーザ光５１、５２の照射を行うことで、レーザアニールおよびレーザダイシングを行う。
【００３６】
レーザ発振器３１は、レーザ発生部に相当するもので、例えば固体レーザ３８を生成することでレーザ光５１、５２を生成するものであり、本実施形態の場合、近赤外光となる１０６４ｎｍの波長を基本波とする固体レーザ３８を生成する。ビームスプリッタ３２は、レーザ発振器３１が生成した固体レーザ３８を第１、第２波長変換ユニット３６、３７のいずれに入力するかの切替えを行うものである。第１、第２反射ミラー３３、３４は、第２波長変換ユニット３７に固体レーザ３８を導いたり、第２波長変換ユニット３７から出力された固体レーザ３８をチャンバー４０内に配置されたｎ+型ＳｉＣ基板１に導く役割を果たす。第３反射ミラー３５は、第１波長変換ユニット３６から出力された固体レーザ３８をチャンバー４０内に配置されたｎ+型ＳｉＣ基板１に導く役割を果たす。第１、第２波長変換ユニット３６、３７は、それぞれ入力された固体レーザ３８を異なる波長に変換して出力する。本実施形態の場合、第１波長変換ユニット３６は、１０６４ｎｍの波長の固体レーザの波長を可視光もしくは近赤外光の領域の波長、ここでは２倍波となる５３２ｎｍの可視光の波長に変換している。この波長とすることで、ＳｉＣを透過する固体レーザ３８（レーザ光５２）とすることができる。また、第２波長変換ユニット３７は、１０６４ｎｍの波長の固体レーザの波長を紫外光の領域の波長、具体的には３倍波となる３５５ｎｍもしくは４倍波となる２６６ｎｍの波長に変換している。これらの波長とすることで、ＳｉＣを透過しない固体レーザ３８（レーザ光５１）とすることができる。
【００３７】
なお、チャンバー４０内において、ドレイン電極１１を形成するための金属薄膜１１０が形成されたデバイス形成基板１５がＸＹステージ４１に搭載される。そして、ＸＹステージの上面と平行な平面をＸＹ平面として、ＸＹ平面内においてＸＹステージ４１が走査可能とされている。これにより、レーザ光照射が行われているときに、デバイス形成基板１５をＸＹ平面上の所望の位置に移動させられるようになっている。また、第１、第２波長変換ユニット３６、３７のいずれによって固体レーザ３８の波長を変換するかについては、ビームスプリッタ３２を図示しない制御装置によって制御することによって適宜選択可能とされている。
【００３８】
このように構成されたレーザ加工装置を用いて、チャンバー４０内に配置されたデバイス形成基板１５に対して、チャンバー４０の一面に備えられた石英ガラスなどの入射窓４２を透過させて固体レーザ３８を照射する。
【００３９】
すなわち、レーザアニールの際には、ビームスプリッタ３２を制御して第２波長変換ユニット３７側に固体レーザ３８が入射されるようにする。これにより、固体レーザ３８がＳｉＣを透過しない紫外光の領域の波長に変換されてレーザ光５１が生成され、ドレイン電極１１を構成するための金属薄膜１１０に照射される。このとき、レーザ光５１がＳｉＣを透過しない波長に変換されていることから、デバイス形成基板１５の表面側に形成されたデバイスに熱的ダメージを与えることなくレーザアニールを行うことが可能となる。
【００４０】
また、レーザダイシングの際には、ビームスプリッタ３２を制御して第１波長変換ユニット３６側に固体レーザ３８が入射されるようにする。これにより、固体レーザ３８がＳｉＣを透過する可視光もしくは近赤外光の領域の波長に変換されてレーザ光５２が生成され、デバイス形成基板１５に照射される。このとき、レーザ光５２がＳｉＣを透過する波長に変換されていることから、デバイス形成基板１５内に起点が発生させられ、ダイシングラインに沿ってレーザダイシングが行われ、チップ単位に分割される（ダイシング工程）。
【００４１】
このようにして、本実施形態にかかる図１に示した縦型パワーＭＯＳＦＥＴを備えたＳｉＣ半導体装置が完成する。
【００４２】
以上説明した本実施形態の製造方法では、レーザ発振器３１が発生させる固体レーザ３８の波長を第１、第２波長変換ユニット３６、３７によって変換させ、レーザアニールとレーザダイシングそれぞれに適用できる波長としている。これにより、共通の１つのレーザ発振器３１を用いたレーザ加工装置に基づいてレーザアニールとレーザダイシングを行うことが可能となる。よって、装置設備の簡素化を図ることが可能になると共に、設備投資コストの削減を図ることが可能となる。
【００４３】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してレーダダイシングによるダイシング工程を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００４４】
上記第１実施形態では、レーザダイシングを行う際に、図２（ｆ）に示すようにデバイス形成基板１５の裏面側、つまりドレイン電極１１にダイシングテープ２１に貼り付け、デバイス形成基板１５の表面側にレーザ光５２を照射してダイシングを行った。これに対して、図２（ｆ）に示す工程を無くし、図５に示すように、デバイス形成基板１５の裏面（ｎ+型ＳｉＣ基板１の表面１ａ）側よりレーザ光５２を照射してレーザダイシングを行うこともできる。
【００４５】
このように、レーザ光５２をデバイス形成基板１５の表面側から照射することでレーザダイシングを行うこともできる。これにより、ダイシング工程の簡略化を図ることができる。また、レーザダイシング前にダイシングテープへの貼り付けなどの必要が無くなることから、チャンバー４０内からデバイス形成基板１５を取り出すことなくレーザアニールとレーザダイシングとを連続して行うことができる。したがって、さらにレーザアニールおよびレーザダイシングの簡略化を図ることが可能となる。
【００４６】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４７】
上記実施形態では、近赤外光の領域となる１０６４ｎｍの波長の固体レーザ３８を第１波長変換ユニット３６によって２倍波の５３２ｎｍの波長に変換している。しかしながら、１０６４ｎｍの波長の近赤外光であることから、第１波長変換ユニット３６を用いずに、レーザ発振器３１が発生させた固体レーザ３８をそのままレーザ光５１として用いても良い。つまり、レーザアニールとレーザダイシングのいずれか一方を行う波長にレーザ光５１の波長を合わせ、波長変換ユニットで変換して他方の波長に合わせるようにしても良く、少なくとも一方の波長に合わせる波長変換ユニットを備えたレーザ加工装置を用いれば良い。
【００４８】
なお、上記実施形態で示した波長はレーザ発振器３１が発生させる固体レーザ３８の一例を示したものである。また、レーザ光５１、５２の一例としてレーザ媒質が固体である固体レーザ３８を挙げたが、これも一例を示したに過ぎず、他のレーザ媒質にて生成されるものであっても良い。
【００４９】
また、上記各実施形態では、縦型パワーＭＯＳＦＥＴを例に挙げて説明したが、これは単なる一例であり、ダイオードやＩＧＢＴなどの他の半導体素子を備えたＳｉＣ半導体装置の製造方法についても本発明を適用することが可能である。ＰＮダイオードの場合、アノード電極やカソード電極の少なくとも一方がオーミック電極となり、ショットキーダイオードの場合には例えばカソード電極がオーミック電極となる。ＩＧＢＴの場合には、コレクタ電極がオーミック電極となる。
【符号の説明】
【００５０】
１            ｎ+型基板
１ａ          主表面
１ｂ          裏面
１０          ソース電極
１１          ドレイン電極
１５          デバイス形成基板
３１          レーザ発振器
３６、３７    第１、第２波長変換ユニット
４０          チャンバー
５１、５２    レーザ光
１１０        金属薄膜
１１１        合金層
【図１】
0006387855.tif 000002
【図２】
0006387855.tif 000003
【図３】
0006387855.tif 000004
【図４】
0006387855.tif 000005
【図５】
0006387855.tif 000006