(57)【特許請求の範囲】
【請求項１】
ピクセル化されたシンチレータを製造するための方法であって、
第１の焼結収縮係数を有するピクセル化シンチレータ構造を設けるステップであり、該ピクセル化シンチレータ構造は、間隙によって離隔された頂部及び底部を双方が持つ２つの隣接したピクセルを有する、ステップと、
前記２つの隣接したピクセルの前記底部で前記２つの隣接したピクセルの双方と機械的に接触する接続構造を設けるステップであり、該接続構造は、前記第１の焼結収縮係数よりも大きい第２の焼結収縮係数を有する、ステップと、
前記ピクセル化シンチレータ構造及び前記接続構造を焼結するステップと、
を有する方法。
【請求項２】
前記接続構造はベース層であり、且つ
前記ピクセル化シンチレータ構造は前記ベース層上に堆積される、
請求項１に記載の方法。
【請求項３】
前記ベース層は、０．２ｍｍと２ｍｍとの間の厚さを持ち、且つ
前記ピクセル化シンチレータ構造は、０．２ｍｍと５ｍｍとの間の厚さを持つ、
請求項２に記載の方法。
【請求項４】
当該方法は更に、
第３の焼結収縮係数を有する中間層構造を設けるステップであり、前記第３の焼結収縮係数は、前記第２の焼結収縮係数よりも小さく、且つ前記第１の焼結収縮係数よりも大きく、前記中間層構造は、前記ベース層及び前記ピクセル化シンチレータ構造と機械的に接触する、ステップ
を有し、
前記中間層構造は、前記ベース層及び前記ピクセル化シンチレータ構造と共に焼結される、
請求項２又は３に記載の方法。
【請求項５】
前記接続構造を除去するステップ、
を更に有する請求項１乃至４の何れか一項に記載の方法。
【請求項６】
前記接続構造は、前記２つの隣接したピクセルを離隔させる前記間隙の中に設けられる、請求項１乃至５の何れか一項に記載の方法。
【請求項７】
前記ピクセル化シンチレータ構造を設けるステップは、積層レイヤ造形によって行われる、請求項１乃至６の何れか一項に記載の方法。
【請求項８】
前記２つの隣接したピクセルは各々、０．０５ｍｍと２ｍｍとの間の幅を持ち、前記設けられたピクセル化シンチレータ構造の前記間隙は、前記焼結するステップ後に１５０μｍ未満の幅を持つ、請求項１乃至７の何れか一項に記載の方法。
【請求項９】
前記第１の焼結収縮係数と前記第２の焼結収縮係数との間の比は、０．９５と０．２との間である、請求項１乃至８の何れか一項に記載の方法。
【請求項１０】
前記ピクセル化シンチレータ構造は、第１の相対量で結合材を有するシンチレーション用セラミック材料を有し、
前記接続構造は、第２の相対量で結合材を有するシンチレーション用セラミック材料を有し、且つ
前記第１の相対量と前記第２の相対量とが異なる、
請求項１乃至９の何れか一項に記載の方法。
【請求項１１】
前記ピクセル化シンチレータ構造を反射コーティング材料でコーティングするステップ、
を更に有する請求項１乃至１０の何れか一項に記載の方法。
【請求項１２】
第１の焼結収縮係数を有し、且つ、間隙によって離隔され且つ頂部及び底部を持つ２つの隣接したピクセルを有する、ピクセル化シンチレータ構造と、
前記２つの隣接したピクセルの前記底部で前記２つの隣接したピクセルの双方と機械的に接触する接続構造であり、当該接続構造は、前記第１の焼結収縮係数よりも大きい第２の焼結収縮係数を有する、接続構造と、
を有するピクセル化されたシンチレータ。
【請求項１３】
前記ピクセル化シンチレータ構造の前記２つの隣接したピクセルは各々、０．０５ｍｍと２ｍｍとの間の幅を持ち、且つ
前記ピクセル化シンチレータ構造は、０．２ｍｍと５ｍｍとの間の厚さを持つ、
請求項１２に記載のピクセル化されたシンチレータ。
【請求項１４】
請求項１乃至１１の何れか一項に記載の方法によって製造されたピクセル化されたシンチレータ、を有する検出器。
【請求項１５】
請求項１４に記載の検出器を有する撮像装置。
【請求項１６】
前記間隙は１５０μｍ未満の幅を持つ、請求項１２又は１３に記載のピクセル化されたシンチレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シンチレータの分野に関する。特に、本発明は、ピクセル化されたシンチレータを製造する方法、及びピクセル化されたシンチレータに関する。
【背景技術】
【０００２】
放射線検出器におけるシンチレータは、間隙によって隔てられた個々のピクセルのアレイを有することがある。そのようなピクセル化されたシンチレータは、シンチレーション用のセラミック材料から形成されることができる。
【０００３】
特許文献１（ＵＳ２０１２／０３０８８３７Ａ１）に、３Ｄインクジェットプリンティングによるセラミック成形本体の生産力のある調製のためのプロセスが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１２／０３０８８３７号明細書
【発明の概要】
【０００５】
ピクセル化されたシンチレータの効率を最適化することが望ましくあり得る。本発明の態様が、独立項にて記述される。利点及び更なる実施形態が、従属項、明細書、及び図面にて説明される。
【０００６】
本発明の第１の態様は、ピクセル化されたシンチレータを製造するための方法に関する。当該方法は、第１の焼結収縮係数を有するピクセル化シンチレータ構造を設けるステップを有し、ピクセル化シンチレータ構造は、間隙によって離隔された頂部及び底部を双方が持つ２つの隣接ピクセルを有する。さらに、当該方法は、２つの隣接ピクセルの底部で２つの隣接ピクセルの双方と機械的に接触する接続構造を設けるステップを有し、接続構造は、第１の焼結収縮係数よりも大きい第２の焼結収縮係数を有する。また、当該方法は、ピクセル化シンチレータ構造及び接続構造を焼結するステップを有し、第１の焼結収縮係数と第２の焼結収縮係数との間の差異のために上記間隙が縮小される。
【０００７】
本発明の要旨は、より高い又は最適化された効率を有するピクセル化シンチレータを製造するための方法を提供することに見られ得る。これは、相異なる焼結収縮係数が、２つの隣接ピクセルを隔てる間隙が焼結プロセス中に縮小されることを生じさせるようにして、相異なる焼結収縮係数を有するシンチレータ構造及び接続構造という２つの異なる構造を設けることによって実現され得る。
【０００８】
この製造方法は、少なくとも部分的に、積層造形（アディティブ造形）のステップ、すなわち、付加レイヤ造形（added  layer  manufacturing；ＡＬＭ）及び／又は３Ｄプリンティングのステップを有し得る。例えば、ピクセル化シンチレータ構造及び／又は接続構造が、付加レイヤ造形及び／又は３Ｄプリンティングによって製造され得る。付加レイヤ造形及び／又は３Ｄプリンティングのプロセスは、小さい懸濁液滴の立て続けの堆積（インクジェットプリンティング）及び／又は薄い局所的に硬化された層の堆積を有し得る。一般に、積層造形すなわちＡＬＭ及び／又は３Ｄプリンティングは、シンチレータ構造がレイヤ毎に製造されることを可能にする。設けられた構造すなわちシンチレータ構造及び／又は接続構造は、バインダ材料内に所謂グリーン相粒子を有し得る。これらのバインダ材料内のグリーン相粒子が、焼結ステップとしても参照する加熱工程の後に、セラミックシンチレータを形成し得る。ピクセル化シンチレータ構造及び／又は接続構造は、例えば、積層造形によって堆積され得る。例えば、ピクセル化シンチレータ構造及び／又は接続構造が加工面上に堆積され得る。
【０００９】
シンチレータは、高エネルギーフォトン及び／又は電離放射線によって（例えば、Ｘ線によって）励起されるときにシンチレーションを呈するデバイスを指し得る。ピクセル化シンチレータは、当該ピクセル化シンチレータのその他のピクセルとは独立にシンチレーションを放つように構成された複数の分離されたピクセルを有し得る。ピクセル化シンチレータのピクセルは、例えば、正方形又は円形の断面を有し得る。換言すれば、ピクセル化シンチレータ構造のピクセルは、直方体又は円筒の形状を有し得る。しかしながら、ピクセル化シンチレータ構造のピクセルはまた、別の形状を有していてもよい。
【００１０】
ピクセル化されたシンチレータ、すなわち、ピクセル化シンチレータ構造及び／又は接続構造は、タリウムドープされたヨウ化セシウムＣｓＩ：Ｔｌ、又はその他のセラミックシンチレーション材料を有することができる。例えば、ピクセル化されたシンチレータ、すなわち、ピクセル化シンチレータ構造及び／又は接続構造は、ヨウ化セシウム、又は硫化亜鉛、又はヨウ化ナトリウム、又はオキシオルトケイ酸ルテチウム、又は酸化ビスマスゲルマニウム、又はその他のシンチレーション材料を有する群から選択される材料を有することができる。特に、核医学での撮像及び熱量測定で使用されるシンチレーション無機結晶の一種であるＧＳＯとして知られているオキシオルトケイ酸ガドリニウム、又はシンチレーション結晶としての主用途を持つ無機化合物であるＬＹＳＯとしても知られるオキシオルトケイ酸ルテチウムイットリウムのようなシンチレーション材料が使用され得る。
【００１１】
また、ピクセル化されたシンチレータ、すなわち、ピクセル化シンチレータ構造及び／又は接続構造では、例えば、少量の活性剤不純物を有することが多いハロゲン化アルカリ金属であるＮａＩ（Ｔｌ）（タリウムでドープされたヨウ化ナトリウム）といった、無機シンチレータが使用されてもよい。他の無機ハロゲン化アルカリ結晶は、例えば：ＣｓＩ（Ｔｌ）、ＣｓＩ（Ｎａ）、ＣｓＩ（純）、ＣｓＦ、ＫＩ（Ｔｌ）、ＬｉＩ（Ｅｕ）である。幾つかの非アルカリ結晶は、ＢａＦ２、ＣａＦ２（Ｅｕ）、ＺｎＳ（Ａｇ）、ＣａＷＯ４、ＣｄＷＯ４、ＹＡＧ（Ｃｅ）（Ｙ３Ａｌ５Ｏ１２（Ｃｅ））を含み得る。さらに、ピクセル化されたシンチレータ、すなわち、ピクセル化シンチレータ構造及び／又は接続構造では、イットリウムアルミニウムガーネット；ＹＡＧ、Ｙ３Ａｌ５Ｏ１２、又はガーネット群若しくはケイ酸塩鉱物のその他の合成結晶材料が使用されてもよく、あるいは、何らかの金属間化合物若しくは合金、又は例えばイットリウム、セリウム、テルビウム、ガリウム若しくはガドリニウムのような希土類金属を含むその他の金属化合物が使用されてもよい。
【００１２】
ピクセル化シンチレータ構造を設けることは、ピクセル化シンチレータ構造を付加するステップを指し得る。例えば、ピクセル化シンチレータ構造は、積層造形すなわちＡＬＭ及び／又は３Ｄプリンティングによって付加され得る。また、ピクセル化シンチレータ構造は、最初に付加され得るものである接続構造の上に付加され得る。
【００１３】
本発明の文脈において、焼結収縮係数なる用語は、ピクセル化シンチレータ構造及び接続構造それぞれの材料の特性を表し得る。焼結収縮係数は、焼結中のそれぞれの材料の収縮率を指し得る。例えば、焼結収縮係数は、百分率の単位で表され得る。焼結収縮係数は、その材料から作られた塊の長さの収縮のパーセンテージを指し得る。例えば、２０％の焼結収縮係数は、焼結中に物体の長さが２０％だけ縮むことを意味し得る。材料の焼結収縮係数は、例えば、この材料から作られた塊の長さを焼結前後に測定することによって決定され得る。この場合、焼結収縮係数は、焼結前の長さと焼結後の長さとの差を焼結前の長さで割ることによって計算され得る。例えば、ピクセル化シンチレータ構造の第１の焼結収縮係数が２０％に達するとともに、接続構造の第２の焼結収縮係数が４０％に達するとし得る。しかしながら、これらは単なる例示の値であり、別のものであってもよい。ピクセル化シンチレータ構造及び接続構造の焼結収縮係数は、例えば、ピクセル化シンチレータ構造及び接続構造のためのバインダ材料の具体的な相対量を選択することによって達成され得る。
【００１４】
相異なる焼結収縮係数はまた、ピクセル化シンチレータ構造及び接続構造に対して相異なるセラミック材料を選択することによっても達成され得る。
【００１５】
２つの隣接したピクセルは、互いの隣に位置するとともに間隙によって離隔された、シンチレータ構造の２つのピクセルを指し得る。換言すれば、間隙が、２つの隣接ピクセル間に位置し得る。シンチレータ構造はまた、３つ以上のピクセルを有することができ、これら複数のピクセルの各ピクセルが、間隙によって隣接ピクセルから隔てられ得る。
【００１６】
接続構造は、２つの隣接ピクセルを接続するとともに２つの隣接ピクセルと機械的に接触する構造体を指し得る。接続構造を実現することには様々な方法が存在する。例えば、接続構造は、２つの隣接ピクセルの下に置かれ得るものであるベースレイヤとして実現され得る。しかしながら、接続構造はまた、２つの隣接ピクセルの間に位置してもよく、すなわち、２つの隣接ピクセルを隔てる間隙の中に位置してもよい。さらに、接続構造はまた、連続した構造体を指してもよいし、２つの隣接ピクセルの双方と機械的に接触する複数の孤立した接続構造を指してもよい。接続構造が隣接ピクセルの双方と機械的に接触するという特徴は、接続構造の収縮が２つの隣接ピクセルに伝達されて、２つの隣接ピクセル間の間隙が縮小されることになるという特徴を表し得る。間隙の縮小は、間隙の幅の減少に関係し得る。
【００１７】
ピクセル化シンチレータ構造及び接続構造を焼結するステップは、シンチレータ構造及び接続構造の加熱工程を指し得る。例えば、１６００℃と１８００℃との間の温度で焼結が行われる。焼結は大気圧で行われてもよい。さらに、ピクセル化シンチレータ構造及び接続構造の焼結の間、これらが焼結中に収縮し得るように、これらの構造の幾何学配置（コオメトリ）を固定する必要はないとし得る。すなわち、焼結ステップは、ピクセル化シンチレータ構造及び接続構造の幾何学配置が固定されないようにして実行され得る。
【００１８】
記載された方法のステップは、記載された順序で実行されてもよいし、別の順序で又は互いに並行して実行されてもよい。例えば、ピクセル化シンチレータ構造を設けることは、接続構造を設けることの前、間、又は後に実行され得る。故に、ピクセル化シンチレータ構造はまた、接続構造と同時に設けられてもよい。
【００１９】
この方法を用いることで、２つの隣接ピクセル間の間隙が最小化されるように、すなわち、ピクセル化シンチレータがより大きな検出器表面を有するように、ピクセル化されたシンチレータを製造することができる。斯くして、シンチレータの効率が最適化される。
【００２０】
例示的な一実施形態によれば、接続構造はベース層であり、該ベース層上にピクセル化シンチレータ構造が堆積される。
【００２１】
例えば、ベース層が最初に設けられ、後続ステップにて、該ベース層上にピクセル化シンチレータ構造が堆積される。ベース層は、ピクセル化シンチレータ構造の下に位置する連続層とし得る。さらに、接続構造は、ベース層とし得るとともに加工面上に堆積されることができ、該ベース層上にピクセル化シンチレータ構造が堆積され得る。
【００２２】
斯くして、ベース層は、ピクセル化シンチレータ構造とは独立に設けられ、すなわち、ここに記載される製造方法の別工程で設けられ得る。換言すれば、ベース層及びシンチレータ構造を設けるための装置は、最初にベース層を設け、後続工程でピクセル化シンチレータ構造を設けるように構成されることができる。
【００２３】
例示的な更なる一実施形態によれば、ベース層は、０．２ｍｍと２ｍｍとの間の厚さを持ち、ピクセル化シンチレータ構造は、０．２ｍｍと５ｍｍとの間の厚さを持つ。
【００２４】
例示的な更なる一実施形態によれば、当該方法は更に、接続構造を除去するステップを有する。例えばベース層である接続構造は、例えば、研削によって除去され得る。
【００２５】
例示的な更なる一実施形態によれば、当該方法は更に、第３の焼結収縮係数を有する中間層構造を設けるステップを有し、第３の焼結収縮係数は、第１の焼結収縮係数よりも大きく、且つ第２の焼結収縮係数よりも小さい。さらに、中間層構造は、ベース層及びピクセル化シンチレータ構造と機械的に接触する。また、中間層構造は、ベース層及びピクセル化シンチレータ構造と共に焼結される。
【００２６】
換言すれば、ベース層とピクセル化シンチレータ構造との間に中間層構造が設けられ、中間層構造は、相異なる焼結収縮係数に起因し得るベース層とピクセル化シンチレータ構造との間の応力を低減することができるように、中間の焼結収縮係数を有する。斯くして、シンチレータの反りを回避する又は少なくとも抑制することができる。また、中間層構造はそれ自体、この中間層が焼結収縮係数の勾配を有するように、異なる焼結収縮係数を持つ複数の異なる層を有することができる。中間層構造を、ベース層と各ピクセルとの間に置かれる別々の中間層構造として設けること、すなわち、各画素が当該画素とベース層との間に置かれた中間層構造を有するように設けることも可能である。
【００２７】
例示的な更なる一実施形態によれば、接続構造は、２つの隣接ピクセルを離隔させる間隙の中に設けられる。接続構造は、例えば、２つの隣接ピクセル間を隔てる間隙を連続的に充填してもよいし、２つの隣接ピクセル間を隔てる間隙の中に孤立した点として設けられてもよい。
【００２８】
換言すれば、接続構造は、例えばピクセル化シンチレータ構造の底部にて、シンチレータピクセル間に設けられ得る。ピクセル間の孤立した点として、すなわち、連続構造としてではなく、接続構造を設けることにより、ピクセル化シンチレータ構造の反りが更に抑制され又は回避され得る。また、接続構造は、例えば下端といった、間隙の一端にのみ置かれ得る。焼結の後、２つの隣接ピクセルを離隔させる間隙の中に接続構造を有するピクセル化シンチレータ構造の部分（例えば、下端）は、例えば検索によって、除去されることができる。
【００２９】
例示的な更なる一実施形態によれば、ピクセル化シンチレータ構造を設けることは、積層レイヤ造形によって行われる。さらに、接続構造及び／又は中間層構造を設けることも、積層レイヤ造形によって行われてもよい。
【００３０】
本発明の文脈において、積層レイヤ造形はまた、３Ｄプリンティングを指すことがあり、それは、小さい懸濁液滴の立て続けの堆積（インクジェットプリンティング）によって、又は薄い局所的に硬化された層の立て続けの堆積によって実行され得る。
【００３１】
例示的な更なる一実施形態によれば、設けられたピクセル化シンチレータ構造のピクセルは、０．０５ｍｍと２ｍｍとの間の幅を持ち、設けられたピクセル化シンチレータ構造の間隙は、焼結後に１５０μｍ未満の幅を持つ。好ましくは、設けられたピクセル化シンチレータ構造の間隙の幅は、焼結後に、１００μｍ未満、より好ましくは５０μｍ未満、よりいっそう好ましくは１０μｍ未満の幅を有し得る。
【００３２】
例示的な更なる一実施形態によれば、第１の焼結収縮係数と第２の焼結収縮係数との間の比は、０．９５と０．２との間である。例えば、ピクセル化シンチレータ構造は、２０％に達する第１の焼結収縮係数を有することができ、接続構造は、４０％に達する第２の焼結収縮係数を有することができる。
【００３３】
このような比の第１及び第２の焼結収縮係数を用いることで、間隙の収縮がピクセルの収縮よりも強くなって、シンチレータ表面及びシンチレータの効率が向上される。
【００３４】
例示的な更なる一実施形態によれば、設けられたピクセル化シンチレータ構造は、第１の相対量で結合材（バインディング材料）を有するシンチレーション用セラミック材料を有する。設けられた接続構造は、第２の相対量で結合材を有するシンチレーション用セラミック材料を有する。結合材の第１の相対量及び結合材の第２の相対量は相異なる。
【００３５】
結合材の相対量は、シンチレータ構造及び接続構造それぞれにおける結合材の粒子濃度を指し得る。結合材の第１の相対量と結合材の第２の相対量との間の差異が、第１の焼結収縮係数が第２の焼結収縮係数とは異なることを生じさせ得る。
【００３６】
例示的な他の一実施形態によれば、当該方法は更に、ピクセル化シンチレータ構造を反射コーティング材料でコーティングするステップを有する。ピクセル化シンチレータ構造をコーティングすることにより、ピクセルを離隔させる間隙が光反射材料で充填され得る。
【００３７】
例えば、反射性の例えば白色の粒子を有するエポキシ材料といった光反射材料で、ピクセル化シンチレータ構造がコーティングされ得る。このエポキシ材料は、ＴｉＯ２充填されたエポキシリフレクタとし得る。これに代えて、Ａｌ又はＡｇの薄い反射層がピクセル化シンチレータ構造に適用されてもよい。
【００３８】
本発明の他の一態様は、第１の焼結収縮係数を持つピクセル化シンチレータ構造を有するピクセル化されたシンチレータに関し、ピクセル化シンチレータ構造は、間隙によって離隔された２つの隣接ピクセルを有する。当該ピクセル化されたシンチレータは更に、上記２つの隣接ピクセルの双方と機械的に接触した接続構造を有し、接続構造は、第１の焼結収縮係数よりも大きい第２の焼結収縮係数を有する。
【００３９】
ここに記載される方法に関して記述されたピクセル化されたシンチレータの特徴はまた、本発明のこの態様に従ったピクセル化されたシンチレータをも記述又は規定し得る。本発明のこの態様に従ったピクセル化されたシンチレータは、例えば、ここに記載される方法の中間プロダクトであり得る。例えば、このピクセル化されたシンチレータは、焼結プロセスの前に出現し得る。このピクセル化されたシンチレータは、当該ピクセル化されたシンチレータを焼結した後に間隙がピクセルよりももっと収縮されるという特性を有することができ、それにより、シンチレータ表面及びシンチレータの効率が最大化されるようになる。
【００４０】
更なる一態様は、間隙によって離隔された２つの隣接ピクセルを有するピクセル化シンチレータ構造を有するピクセル化されたシンチレータに関し、この間隙は１５０μｍ未満の幅を持つ。好ましくは、ピクセル化シンチレータ構造の間隙の幅は、１００μｍ未満、より好ましくは５０μｍ未満、よりいっそう好ましくは１０μｍ未満の幅を有し得る。
【００４１】
このピクセル化されたシンチレータは、本発明の文脈にて記述された方法で製造され得る。故に、このピクセル化されたシンチレータは、ここに記載される方法の最終プロダクトに関係し得る。例えば、このピクセル化されたシンチレータは、例えばＡＬＭ及び／又は３Ｄプリンティングといった付加レイヤ造形によって製造される。また、ピクセル化シンチレータ構造は、記載される方法に関して記述されるように焼結され得る。このピクセル化されたシンチレータは、記載される製造方法で使用される材料を有し得る。故に、ピクセル化シンチレータ構造は、例えば、タリウムドープされたヨウ化セシウムＣｓＩ：Ｔｌ、又はここに記載されるその他のセラミックシンチレーション材料といった、シンチレーション用セラミック材料を有し得る。
【００４２】
例示的な一実施形態によれば、ピクセル化シンチレータ構造のピクセルは、０．０５ｍｍと２ｍｍとの間の幅を持つ。また、ピクセル化シンチレータ構造は、０．２ｍｍと５ｍｍとの間の厚さを持つ。
【００４３】
本発明の更なる一態様は、本発明の文脈にて記述されたピクセル化されたシンチレータを有する検出器に関する。
【００４４】
この検出器は、例えばＸ線検出器といった放射線検出器とし得る。
【００４５】
本発明の更なる一態様は、本発明の文脈にて記述された検出器を有する撮像装置に関する。
【００４６】
この撮像装置は、例えばＸ線撮像装置といった医用撮像装置とし得る。
【００４７】
本発明のこれら及びその他の態様が、以下に記載される実施形態を参照して明らかになる。
【図面の簡単な説明】
【００４８】
【図１】本発明の例示的な一実施形態に従ったピクセル化されたシンチレータを示している。
【図２Ａ】図２Ａ−２Ｅは、本発明の例示的な実施形態に従ったピクセル化されたシンチレータの様々な製造ステップを示している。
【図２Ｂ】図２Ａ−２Ｅは、本発明の例示的な実施形態に従ったピクセル化されたシンチレータの様々な製造ステップを示している。
【図２Ｃ】図２Ａ−２Ｅは、本発明の例示的な実施形態に従ったピクセル化されたシンチレータの様々な製造ステップを示している。
【図２Ｄ】図２Ａ−２Ｅは、本発明の例示的な実施形態に従ったピクセル化されたシンチレータの様々な製造ステップを示している。
【図２Ｅ】図２Ａ−２Ｅは、本発明の例示的な実施形態に従ったピクセル化されたシンチレータの様々な製造ステップを示している。
【図３Ａ】図３Ａ及び３Ｂは、本発明の例示的な実施形態に従った、焼結の前及び後の、中間層を有するピクセル化されたシンチレータを示している。
【図３Ｂ】図３Ａ及び３Ｂは、本発明の例示的な実施形態に従った、焼結の前及び後の、中間層を有するピクセル化されたシンチレータを示している。
【図４Ａ】図４Ａ−４Ｄは、本発明の例示的な実施形態に従ったピクセル化されたシンチレータの様々な製造ステップを示している。
【図４Ｂ】図４Ａ−４Ｄは、本発明の例示的な実施形態に従ったピクセル化されたシンチレータの様々な製造ステップを示している。
【図４Ｃ】図４Ａ−４Ｄは、本発明の例示的な実施形態に従ったピクセル化されたシンチレータの様々な製造ステップを示している。
【図４Ｄ】図４Ａ−４Ｄは、本発明の例示的な実施形態に従ったピクセル化されたシンチレータの様々な製造ステップを示している。
【図５】本発明の例示的な一実施形態に従った方法のフローチャートを示している。
【図６】焼結前後の本発明の例示的な一実施形態に従ったピクセル化されたシンチレータを示している。
【図７】本発明の例示的な一実施形態に従った検出器を示している。
【図８】本発明の例示的な一実施形態に従った撮像装置を示している。  これらの図は、模式的であり、縮尺通りではない。同じ参照符号が複数の異なる図で使用されている場合、それらは同一又は同様の要素を指しているとし得る。しかしながら、同様又は同一の要素が異なる参照符号を付されることもある。
【発明を実施するための形態】
【００４９】
明瞭化のため、これらの例示的な実施形態においては、少数のピクセルを有するピクセル化されたシンチレータが示される。しかしながら、ピクセル化されたシンチレータはまた、もっと多数のピクセルを有することができ、例えば、１６×１６ピクセル、又は他の数のピクセルを有し得る。
【００５０】
図１は、本発明の例示的な一実施形態に従ったピクセル化されたシンチレータ１００を示している。ピクセル化されたシンチレータ１００は、第１の焼結収縮係数を持つピクセル化シンチレータ構造１０６を有しており、ピクセル化シンチレータ構造１０６は、間隙１０４によって離隔された２つの隣接したピクセル１０２、１０３を有している。さらに、ピクセル化されたシンチレータ１００は、２つの隣接ピクセル１０２、１０３の双方と、これら２つの隣接ピクセルの底面でのみ機械的に接触した接続構造１０１を有しており、接続構造１０１は、第１の焼結収縮係数よりも大きい第２の焼結収縮係数を有する。焼結収縮係数は、例えば図６を参照して説明される。
【００５１】
この例示的な実施形態において、接続構造１０１はベース層であり、その上にピクセル化シンチレータ構造１０６が設けられている。ベース層１０１はまた、例えば、積層造形及び／又は３Ｄプリンティングによって設けられ、連続した平面層として形成される。
【００５２】
この例示的な実施形態に従ったピクセル化されたシンチレータ１００は、ここに記載される方法の中間プロダクトであり、焼結工程の前として示されている。焼結前、２つの隣接ピクセル１０２と１０３とを隔てる間隙１０４は、例えば１００μｍ以上に達する幅１０５を持つ。焼結後、間隙１０４の幅１０５は５０μｍ未満となる。
【００５３】
図２Ａ−２Ｅは、ここに記載されるピクセル化されたシンチレータを製造する方法の様々な中間プロダクトを示している。これらの図は、側面図にて示されている。
【００５４】
図２Ａには、記載される方法に従って設けられる、この実施形態ではベース層２００である接続構造２００が示されている。ベース層２００は、第２の焼結収縮係数を有する。
【００５５】
図２Ｂには、ピクセル化シンチレータ構造２１１を配設した後の中間プロダクトが示されている。ピクセル化シンチレータ構造２１１は、ベース層２００上に堆積され、複数の離隔されたピクセル２０１、２０２、２０３及び２０４を有している。隣接するピクセル２０１と２０２とが、幅２０５を持つ間隙２１２によって隔てられる。この中間プロダクトは、焼結前のピクセル化されたシンチレータ２０８であり、２つの隣接ピクセル２０１と２０２とを隔てる間隙２１２の幅２０５は、例えば１００μｍに達する。ピクセル化シンチレータ構造は、ベース層２００の第２の焼結収縮係数よりも小さい第１の焼結収縮係数を有する。
【００５６】
図２Ｃには、焼結後のピクセル化されたシンチレータ２０９（ここに記載される方法の中間プロダクト）が示されている。焼結工程の間に、ピクセル２０１、２０２、２０３及び２０４、並びにベース層２００が収縮している。しかしながら、ベース層２００の大きめの第２の焼結収縮係数により、ベース層２００がピクセル２０１、２０２、２０３及び２０４よりもいっそう収縮しており、その結果、間隙２１２の幅２０６が、ピクセル２０１、２０２、２０３及び２０４よりもいっそう収縮している。
【００５７】
図２Ｄには、ベース層２００上に位置するピクセル２０１、２０２、２０３及び２０４が例えばエポキシリフレクタといったコーティング材料２０７でコーティングされた後の、ここに記載される方法の中間プロダクトが示されている。
【００５８】
図２Ｅには、ベース層２００が除去された（例えば、研削により除去された）後の、最終的なピクセル化されたシンチレータ２１０が示されている。故に、ピクセル２０１、２０２、２０３及び２０４を有するピクセル化シンチレータ構造、並びにコーティング材料２０７のみが残存している。
【００５９】
図３Ａ及び３Ｂに、焼結工程の前及び後のピクセル化されたシンチレータを示す。このピクセル化されたシンチレータは、中間層構造３０１を有している。図３Ａには、焼結前のピクセル化されたシンチレータが、この例ではベース層２００である接続構造２００と、離隔された複数のピクセルとを有しており、各ピクセル２０１とベース層２００との間に中間層構造３０１が置かれていることが示されている。この例示的な実施形態によれば、最初にベース層２００が設けられ、続いて中間層構造３０１が設けられる。中間層構造３０１は、ピクセル２０１が設けられることになる位置に配設された複数の離隔された中間層構造３０１を有するようにして設けられる。しかしながら、中間層構造３０１はまた、ベース層２００上に置かれた連続層として設けられてもよい。
【００６０】
図３Ｂには、焼結工程後の、中間層構造を有するピクセル化されたシンチレータが示されている。中間層構造３０１は、ベース層２００の第２の焼結収縮係数よりも小さく且つピクセル化シンチレータ構造のピクセル２０１の第１の焼結収縮係数よりも大きい第３の焼結収縮係数を持っているので、中間層構造３０１は中間的な収縮を有する。換言すれば、中間層構造３０１は、焼結工程中に、ベース層２００ほど収縮せず、ピクセル２０１よりも収縮する。斯くして、より小さい応力のみが、ピクセル２０１を有するピクセル化シンチレータ構造とベース層２００との間に発生する。
【００６１】
図４Ａ−４Ｄには、ここに記載される方法の中間プロダクトが示されており、ここでは、接続構造が、ピクセル化シンチレータ構造のピクセル間に置かれた複数の分離された接続構造を有している。
【００６２】
図４Ａには、複数のピクセル４０１、４０２、４０３及び４０４が設けられ、これらのピクセル間に置かれた分離された接続構造４０５、４０６、４０７及び４０８を接続構造が有することが示されている。換言すれば、隣接するピクセル４０１と４０２とが間隙４１０によって離隔され、間隙４１０の中に接続構造４０５が置かれている。斯くして、接続構造４０５は、隣接ピクセル４０１及び４０２の双方と機械的に接触する。同様に、接続構造４０６及び４０７も、２つの隣接ピクセル４０２と４０３又は４０３と４０４との間の間隙の中に置かれている。故に、図４Ａには、焼結前のピクセル化されたシンチレータ２０８が示されている。接続構造４０５、４０６、４０７及び４０８は、間隙全体を充填しないようにして設けられ得る。例えば、それらはそれぞれ、ピクセル化シンチレータ構造及び間隙の下側部分のみに設けられ得る。
【００６３】
図４Ｂには、焼結後のピクセル化されたシンチレータ２０９が示されている。焼結中に、ピクセル４０１、４０２、４０３及び４０４、並びに接続構造４０５、４０６、４０７及び４０８が収縮している。しかしながら、接続構造の第２の焼結収縮係数が、ピクセル４０１、４０２、４０３及び４０４を有するピクセル化シンチレータ構造の第１の焼結収縮係数よりも大きいため、ピクセル間の間隙がピクセルよりもいっそう収縮している。
【００６４】
図４Ｃには、ピクセル４０１、４０２、４０３及び４０４並びに接続構造４０５、４０６、４０７及び４０８をコーティング材料４０９で（例えば、エポキシリフレクタで）コーティングした後の、ここに記載される方法で製造されるピクセル化されたシンチレータが示されている。図４Ｄには、最終的なピクセル化されたシンチレータ２１０が示されており、接続構造４０５、４０６、４０７及び４０８が位置していたピクセル４０１、４０２、４０３及び４０４の下側部分が除去（例えば、研削により除去）されている。故に、ピクセル化シンチレータ構造のピクセル４０１、４０２、４０３及び４０４、並びにコーティング材料４０９のみが残存している。
【００６５】
例示的な実施形態では、ピクセル化シンチレータ構造がコーティング材料でコーティングされて接続構造が除去されることが示されているが、この工程が行われないピクセル化シンチレータも存在し得る。
【００６６】
図５には、本発明の例示的な一実施形態に従ったピクセル化されたシンチレータを製造する方法のフローチャートが示されている。この方法のステップＳ１は、第１の焼結収縮係数を有するピクセル化シンチレータ構造を設けるステップに関係し、ピクセル化シンチレータ構造は、間隙によって離隔された２つの隣接ピクセルを有する。ステップＳ２は、２つの隣接ピクセルの双方と機械的に接触する接続構造を設けることに関係し、接続構造は、第１の焼結収縮係数よりも大きい第２の焼結収縮係数を有する。ステップＳ３にて、ピクセル化シンチレータ構造及び接続構造の焼結が実行されて、間隙が縮小される。
【００６７】
ステップＳ１、Ｓ２及びＳ３が順次に実行されることが示されているが、これらのステップはまた、異なる順序で実行されてもよい。例えば、ステップＳ２がステップＳ１の前に実行され得る。また、ステップＳ１及びＳ２を同時に実行することができる。例えば、図４Ａ−４Ｄに示したように２つの隣接ピクセル間に接続構造を設けるとき、ピクセル化シンチレータ構造及び接続構造は、例えば同じプリントヘッドを用いて、同じ方法ステップで設けられ得る。
【００６８】
図６は、焼結前の、本発明の例示的な一実施形態に従ったピクセル化されたシンチレータ２０８と、焼結後の同じピクセル化されたシンチレータ２０９とを示している。このピクセル化されたシンチレータは、例えば、図２Ａ−２Ｅに関して記述されたものに相当する。焼結前において、接続構造すなわちベース層は長さＳｐ６０１を持ち、ピクセルは幅Ｐｐ６０２を持ち、そして、２つの隣接ピクセル間の間隙は幅Ｇｐ６０３を持っている。焼結後において、接続構造は長さＳｓ６０４を持ち、ピクセルは幅Ｐｓ６０５を持ち、そして、２つの隣接ピクセル間の間隙は幅Ｇｓ６０６を持っている。ピクセル化シンチレータ構造の第１の焼結収縮係数Ｃ１は、
Ｃ１＝（Ｐｐ−Ｐｓ）／Ｐｐ
として計算されることができる。接続構造の第２の焼結収縮係数Ｃ２は、
Ｃ２＝（Ｓｐ−Ｓｓ）／Ｓｐ
として計算されることができる。
【００６９】
前述したように、第２の焼結収縮係数は、第１の焼結収縮係数よりも大きく、すなわち、ベース層は、焼結中に、ピクセル化シンチレータ構造よりも大きい収縮を有する。間隙の焼結収縮係数は、第２の焼結収縮係数Ｃ２に略等しい。
【００７０】
図７は、本発明の文脈にて記述されたピクセル化されたシンチレータ７０６を有する検出器７００を示している。このピクセル化されたシンチレータは、間隙７０４によって離隔された少なくとも２つの隣接ピクセル７０２及び７０３を有する焼結されたピクセル化シンチレータを有する。間隙７０４の幅７０５は１５０μｍよりも小さい。
【００７１】
図８は、本発明の文脈にて記述された検出器８０２（例えば、図７に示した検出器）を有する撮像装置８０１を示している。検出器８０２は、ピクセル化されたシンチレータ８０３を有している。
【００７２】
開示の実施形態へのその他の変形が、図面、本開示及び添付の請求項の検討から、請求項に係る発明を実施する当業者によって理解されて実現され得る。請求項において、用語“有する”はその他の要素又はステップを排除するものではなく、不定冠詞“ａ”又は“ａｎ”は複数であることを排除するものではない。特定の複数の手段が相互に異なる従属項に記載されているという単なる事実は、それらの手段の組合せが有利に使用され得ないということを指し示すものではない。請求項中の如何なる参照符号も、範囲を限定するものとして解されるべきでない。
【図１】
0006356352.tif 000002
【図２Ａ】
0006356352.tif 000003
【図２Ｂ】
0006356352.tif 000004
【図２Ｃ】
0006356352.tif 000005
【図２Ｄ】
0006356352.tif 000006
【図２Ｅ】
0006356352.tif 000007
【図３Ａ】
0006356352.tif 000008
【図３Ｂ】
0006356352.tif 000009
【図４Ａ】
0006356352.tif 000010
【図４Ｂ】
0006356352.tif 000011
【図４Ｃ】
0006356352.tif 000012
【図４Ｄ】
0006356352.tif 000013
【図５】
0006356352.tif 000014
【図６】
0006356352.tif 000015
【図７】
0006356352.tif 000016
【図８】
0006356352.tif 000017