(57)【特許請求の範囲】
【請求項１】
特定の機能を提供するとともに、ネットワークを介して接続された他の装置との通信を制御するネットワーク制御装置が接続される機能制御装置であって、
前記ネットワーク制御装置は、前記機能制御装置に対する電力供給が停止している状態において前記機能制御装置との通信が切断された状態で動作し、
前記機能制御装置への電力供給が開始されたことを検知する電力供給開始検知部と、
前記機能制御装置への電力供給が開始されたことの検知結果に応じて、切断されていた前記ネットワーク制御装置との通信を確立する通信確立処理部とを含み、
前記機能制御装置を制御する主制御装置は、前記主制御装置と前記機能制御装置との間に確立された通信及び前記機能制御装置と前記ネットワーク制御装置との間に確立された通信を介して前記他の装置との通信を行い、
前記通信確立処理部は、前記機能制御装置への電力供給が開始されたことの検知結果に応じた通信の確立を抑制する信号を検知した場合、前記主制御装置による制御に従って前記ネットワーク制御装置との通信を確立する、
ことを特徴とする機能制御装置。
【請求項２】
前記通信の確立を抑制する信号は、前記機能制御装置を構成する回路の外部に設けられた入力ピンの設定に応じて生成される
ことを特徴とする請求項１に記載の機能制御装置。
【請求項３】
請求項１または２に記載の機能制御装置を備えることを特徴とする情報処理装置。
【請求項４】
請求項１または２に記載の機能制御装置を備えることを特徴とする画像処理装置。
【請求項５】
特定の機能を提供するとともに、ネットワークを介して接続された他の装置との通信を制御するネットワーク制御装置が接続される機能制御装置において前記ネットワーク制御装置との通信を確立する通信確立方法であって、
前記ネットワーク制御装置は、前記機能制御装置に対する電力供給が停止している状態において前記機能制御装置との通信が切断された状態で動作し、
前記機能制御装置への電力供給が開始されたことを検知し、
前記機能制御装置への電力供給が開始されたことの検知結果に応じた通信の確立を抑制する信号を検知した場合、前記機能制御装置を制御する主制御装置による制御に従って切断されていた前記ネットワーク制御装置との通信を確立する、
ことを特徴とする通信確立方法。
【請求項６】
前記通信の確立を抑制する信号は、前記機能制御装置を構成する回路の外部に設けられた入力ピンの設定に応じて生成される、
ことを特徴とする請求項５に記載の通信確立方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能制御装置、情報処理装置、画像処理装置及び通信確立方法に関する。
【背景技術】
【０００２】
近年、省電力化の要求が高くなっており、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等の演算装置が搭載された情報処理装置においては、装置の動作状態に応じて装置各部への電力供給を停止する省電力制御の機能が必須となっている。また、省電力状態における情報処理装置は、ネットワークを監視し、ネットワークを介して接続された他の装置から所定の処理要求を受信すると、省電力状態から復帰する。
【０００３】
省電力状態におけるネットワークの監視は、情報処理装置全体を制御する主制御部であるメインＣＰＵのＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）ポートに接続されているＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）により行われる。このＡＳＩＣ（以降、「ネットワークＡＳＩＣ」とする）は、メインＣＰＵよりも消費電力の低いサブＣＰＵを搭載し、省電力状態においてはサブＣＰＵの制御に従って動作する省電力時制御部である。
【０００４】
しかしながら、メインＣＰＵによってはＰＣＩｅポートの数が少なく、ネットワークＡＳＩＣを接続するためのＰＣＩｅポートが割り当てられない場合がある。そこで、省電力状態においてネットワークを監視するための別の構成として、メインＣＰＵのＰＣＩｅポートに接続されているコントローラＡＳＩＣのＰＣＩｅポートにネットワークＡＳＩＣが接続される構成が知られている。コントローラＡＳＩＣは、情報処理装置において実現する特定の機能を提供するメインチップである。
【０００５】
また、これらの構成をとる情報処理装置において、省電力状態から復帰する際のＰＣＩｅによるリンクの確立に必要とされるリンク幅を設定して、消費電力を抑えることが提案されている（例えば、特許文献１を参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述したコントローラＡＳＩＣのＰＣＩｅポートにネットワークＡＳＩＣが接続される構成の場合、省電力状態から復帰する際には、まずメインＣＰＵとコントローラＡＳＩＣとの間でＰＣＩｅによるリンクが確立されて両者が通信可能な状態になる。その後、メインＣＰＵの制御に従ってコントローラＡＳＩＣとネットワークＡＳＩＣとの間でＰＣＩｅによるリンクが確立されて両者が通信可能な状態になる。
【０００７】
そのため、メインＣＰＵとネットワークＡＳＩＣとが直接ＰＣＩｅにより接続されている場合よりも、省電力状態から復帰する際に各構成間の通信が可能となるまでに時間がかかる。また、特許文献１に開示された技術においては、省電力状態から復帰する際のＰＣＩｅによるリンクの確立に必要な時間については考慮されていない。
【０００８】
本発明は、上記実情を鑑みてなされたものであり、装置が省電力状態から復帰した際に、装置全体を制御する主制御部と省電力状態において動作する省電力時制御部との間の通信が可能になるまでの時間を短縮することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様は、特定の機能を提供するとともに、ネットワークを介して接続された他の装置との通信を制御するネットワーク制御装置が接続される機能制御装置であって、前記ネットワーク制御装置は、前記機能制御装置に対する電力供給が停止している状態において前記機能制御装置との通信が切断された状態で動作し、前記機能制御装置への電力供給が開始されたことを検知する電力供給開始検知部と、前記機能制御装置への電力供給が開始されたことの検知結果に応じて、切断されていた前記ネットワーク制御装置との通信を確立する通信確立処理部とを含み、前記機能制御装置を制御する主制御装置は、前記主制御装置と前記機能制御装置との間に確立された通信及び前記機能制御装置と前記ネットワーク制御装置との間に確立された通信を介して前記他の装置との通信を行い、前記通信確立処理部は、前記機能制御装置への電力供給が開始されたことの検知結果に応じた通信の確立を抑制する信号を検知した場合、前記主制御装置による制御に従って前記ネットワーク制御装置との通信を確立する、ことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、装置が省電力状態から復帰した際に、装置全体を制御する主制御部と省電力状態において動作する省電力時制御部との間の通信が可能になるまでの時間を短縮することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態との比較のための従来の情報処理装置におけるハードウェアの接続構成を例示する図である。
【図２】本発明の実施形態との比較のための従来の情報処理装置におけるハードウェアの接続構成を例示する図である。
【図３】本発明の実施形態との比較のための従来の情報処理装置における省電力状態から復帰する際の動作を例示するシーケンス図である。
【図４】本発明の実施形態との比較のための従来の情報処理装置における省電力状態から復帰する際の動作を例示するシーケンス図である。
【図５】本発明の実施形態に係る情報処理装置のハードウェア構成を例示するブロック図である。
【図６】本発明の実施形態に係るコントローラＡＳＩＣに対する電力供給が開始された際の各種信号の状態を例示する図である。
【図７】本発明の実施形態に係るユーザ回路のステートマシンを例示する図である。
【図８】本発明の実施形態に係る情報処理装置における省電力状態から復帰する際の動作を例示するシーケンス図である。
【図９】本発明の実施形態に係る画像処理装置のハードウェア構成を例示するブロック図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、本発明の実施形態を詳細に説明する。本実施形態においては、メインＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）とネットワークを介して接続された他の装置からのデータを処理するネットワーク制御用チップとがメインチップを介して接続されている情報処理装置を例として説明する。ネットワーク制御用チップは、メインＣＰＵよりも消費電力が少ないサブＣＰＵを搭載し、省電力状態においてサブＣＰＵの制御に従って動作する。
【００１３】
まず、本実施形態の説明に先立ち従来の構成を説明する。図１及び図２は、本実施形態との比較のための従来の情報処理装置におけるハードウェアの接続構成を例示する図である。図１に示すように、従来の情報処理装置は、メインＣＰＵにコントローラＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）及びネットワークＡＳＩＣがＰＣＩｅ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｅｘｐｒｅｓｓ）により接続された構成である。
【００１４】
メインＣＰＵは、情報処理装置全体を制御する主制御装置である。コントローラＡＳＩＣは、情報処理装置のマザーボード上に搭載され、メインＣＰＵの制御に従って情報処理装置の特定の機能を提供するメインチップである。例えば、情報処理装置が画像処理装置である場合、コントローラＡＳＩＣは、画像の回転処理、画像処理エンジン（例えば、プリントエンジン、スキャナ）の制御等の特定の機能を提供する。
【００１５】
ネットワークＡＳＩＣは、Ｅｔｈｅｒｎｅｔ（登録商標）やＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等のネットワークを介して接続されている他の装置からの所定の処理要求を受信する等の通信を制御するネットワーク制御用チップである。所定の処理要求は、例えば、情報処理装置が画像処理装置である場合、ネットワークを介して接続された他の装置からの印刷要求である。
【００１６】
また、ネットワークＡＳＩＣは、メインＣＰＵやコントローラＡＳＩＣに対する電力供給が停止している状態（以降、「省電力状態」とする）において動作する。ネットワークＡＳＩＣは、省電力状態において、ネットワークを介して接続された他の装置から例えば印刷要求を受信すると、省電力状態からの復帰処理を行う。省電力状態から復帰する際の各構成の動作の詳細については後述する。
【００１７】
図１に示した構成においては、メインＣＰＵにコントローラＡＳＩＣ及びネットワークＡＳＩＣがＰＣＩｅを介して接続されているが、メインＣＰＵのＰＣＩｅポートの数が少ない場合、ネットワークＡＳＩＣ用のＰＣＩｅポートを割り当てることができない。そこで、図２に示すように、従来の情報処理装置は、メインＣＰＵとネットワークＡＳＩＣとがコントローラＡＳＩＣを介してＰＣＩｅにより接続される別の構成をとる場合がある。
【００１８】
次に、図１及び図２に示した構成における省電力状態から復帰する際の動作を順に説明する。図３は、図１に示した構成における省電力状態から復帰する際の動作を例示するシーケンス図である。図４は、図２に示した構成における省電力状態から復帰する際の動作を例示するシーケンス図である。
【００１９】
図３に示すように、メインＣＰＵ及びコントローラＡＳＩＣは省電力状態であるとする（Ｓ３０１）。省電力状態は、情報処理装置１に対する処理要求が所定期間行われなかったことにより、メインＣＰＵ及びコントローラＡＳＩＣに対する電力供給が停止していることを示す。省電力状態においては、メインＣＰＵとコントローラＡＳＩＣとの間の通信及びメインＣＰＵとネットワークＡＳＩＣとの間の通信は、リセット信号により切断された状態である。
【００２０】
メインＣＰＵ及びコントローラＡＳＩＣが省電力状態であるときに、ネットワークＡＳＩＣは、省電力状態から復帰する要因を受信する（Ｓ３０１）。省電力状態から復帰する要因は、例えば、ネットワークを介して接続された他の装置からの印刷要求である。省電力状態から復帰する要因を受信したネットワークＡＳＩＣは、情報処理装置への電力供給を制御する電源制御ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に対して省電力状態から復帰する命令を送信する（Ｓ３０３）。
【００２１】
ネットワークＡＳＩＣから省電力状態から復帰する命令を受信した電源制御ＩＣは、メインＣＰＵ及びコントローラＡＳＩＣに対する電力供給を再開する（Ｓ３０４）。電力供給が再開されたメインＣＰＵは、ＨＤＤ（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）等の記憶媒体に記憶されている制御プログラムに従って、コントローラＡＳＩＣ及びネットワークＡＳＩＣに対してリセット信号を解除する処理を行う（Ｓ３０５）。
【００２２】
メインＣＰＵによりリセット信号が解除されると、メインＣＰＵとコントローラＡＳＩＣとの間及びメインＣＰＵとネットワークＡＳＩＣとの間でそれぞれリンクトレーニングが行われる（Ｓ３０６、Ｓ３０７、Ｓ３０８）。リンクトレーニングは、各構成間でＰＣＩｅを介したリンク（接続）を確立するために、ＰＣＩｅインタフェース上で行われるデータのやりとりである。
【００２３】
各構成間でリンクトレーニングが行われると、メインＣＰＵとコントローラＡＳＩＣとの間及びメインＣＰＵとネットワークＡＳＩＣとの間のリンクがそれぞれ確立される（Ｓ３０９、Ｓ３１０、Ｓ３１１）。そして、メインＣＰＵは、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）の起動処理を行う（Ｓ３１２）。このように、図１に示した構成においては、メインＣＰＵ等に対する電力供給が再開されると、メインＣＰＵとコントローラＡＳＩＣとの間及びメインＣＰＵとネットワークＡＳＩＣとの間それぞれのリンクがほぼ同じタイミングで確立される。
【００２４】
次に、図２に示した構成における動作を説明する。図４に示すように、メインＣＰＵ及びコントローラＡＳＩＣは省電力状態であるとする（Ｓ４０１）。省電力状態においては、メインＣＰＵとコントローラＡＳＩＣとの間の通信及びコントローラＡＳＩＣとネットワークＡＳＩＣとの間の通信は、リセット信号により切断された状態である。
【００２５】
Ｓ４０２からＳ４０４の処理は、図３に示したＳ３０２からＳ３０４の処理と同様である。電力供給が再開されたメインＣＰＵは、ＨＤＤ等の記憶媒体に記憶されている制御プログラムに従って、まずコントローラＡＳＩＣに対してリセット信号を解除する処理を行う（Ｓ４０５）。
【００２６】
メインＣＰＵによりコントローラＡＳＩＣに対するリセット信号が解除されると、メインＣＰＵとコントローラＡＳＩＣとの間でリンクトレーニングが行われる（Ｓ４０６、Ｓ４０７）。リンクトレーニングが行われると、メインＣＰＵとコントローラＡＳＩＣとの間でリンクが確立される（Ｓ４０８、Ｓ４０９）。その後、メインＣＰＵは、ＯＳの起動処理を行う（Ｓ４１０）。
【００２７】
そして、メインＣＰＵは、制御プログラムに従って、すでにリンクが確立されたコントローラＡＳＩＣを介して、ネットワークＡＳＩＣに対するリセット信号を解除する処理を行う（Ｓ４１１）。ネットワークＡＳＩＣに対するリセット信号が解除されると、コントローラＡＳＩＣとネットワークＡＳＩＣとの間でリンクトレーニングが行われる（Ｓ４１２、Ｓ４１３）。リンクトレーニングが行われると、コントローラＡＳＩＣとネットワークＡＳＩＣとの間でリンクが確立される（Ｓ４１４、Ｓ４１５）。
【００２８】
このように、図２に示した構成においては、メインＣＰＵ等に対する電力供給が再開されると、メインＣＰＵとコントローラＡＳＩＣとの間のリンクが確立され、その後、コントローラＡＳＩＣとネットワークＡＳＩＣとの間のリンクが確立される。そのため、図１に示した構成に比べて、先にメインＣＰＵとコントローラＡＳＩＣとの間のリンクを確立する必要がある分、各構成間のリンクが確立されるまでに時間がかかる。
【００２９】
そこで、本実施形態に係る情報処理装置は、このような問題解決するために、図２に示したハードウェアの接続関係においても、省電力状態から復帰した際に各構成間の通信が可能となるまでの時間を短縮するよう動作する。以下、本実施形態に係る情報処理装置の構成を説明する。図５は、本実施形態に係る情報処理装置１のハードウェア構成のうち各構成の通信制御に関する構成を例示するブロック図である。
【００３０】
図５に示すように、本実施形態に係る情報処理装置１は、図２に示した構成と同様に、メインＣＰＵ１１０とネットワークＡＳＩＣ１２０とがコントローラＡＳＩＣ１００を介してＰＣＩｅ（シリアルデータＩ／Ｆ）により接続された構成である。メインＣＰＵ１１０及びネットワークＡＳＩＣ１２０は、図１及び図２を示して説明したメインＣＰＵ及びネットワークＡＳＩＣと同様である。
【００３１】
すなわち、メインＣＰＵ１１０は、コントローラＡＳＩＣ１００を制御する主制御装置として機能する。また、ネットワークＡＳＩＣ１２０は、ネットワークを介して接続された他の装置との通信を制御するネットワーク制御装置として機能する。
【００３２】
また、コントローラＡＳＩＣ１００の動作は本実施形態の要旨であり、コントローラＡＳＩＣ１００は、情報処理装置１において実現する特定の機能を提供するとともに、ネットワークＡＳＩＣ１２０と接続される機能制御装置として機能する。以下、本実施形態に係るコントローラＡＳＩＣ１００の詳細について説明する。図５に示すように、コントローラＡＳＩＣ１００は、ルート回路１０１、エンドポイント回路１０２、ユーザ回路１０３及びロジック１０４を含む。
【００３３】
ルート回路１０１は、ＰＣＩｅのインタフェースを制御するＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）コアである。具体的には、ルート回路１０１は、対向側のデバイス（図５に示した場合においてはネットワークＡＳＩＣ１２０）とのデータ通信制御やマスタとして対向側のデバイスに対するパラメータ設定やリセット信号による通信制御を行う。例えば、ルート回路１０１は、Ｌ（Ｌｏｗ）レベルのリセット信号によりネットワークＡＳＩＣ１２０との通信を切断するよう制御する。
【００３４】
エンドポイント回路１０２は、ＰＣＩｅのインタフェースを制御するＩＰコアである。具体的には、エンドポイント回路１０２は、対向側のデバイス（図５に示した場合においてはメインＣＰＵ１１０）とのデータ通信制御やスレーブとして対向側のデバイスからパラメータ設定を受けたり通信制御を行うリセット信号を受信したりする。
【００３５】
例えば、エンドポイント回路１０２は、メインＣＰＵ１１０からのＬレベルのリセット信号によりメインＣＰＵ１１０との通信を切断するよう制御する。一方、メインＣＰＵ１１０がリセット信号を解除する処理すなわちリセット信号をＨレベルに切り替えることにより、エンドポイント回路１０２は、メインＣＰＵ１１０との通信を確立するよう制御する。
【００３６】
ユーザ回路１０３は、後述するロジック１０４から出力されるリセット解除トリガ信号を検知すると、レジスタＩ／Ｆを介してルート回路１０１に対してリセット信号を解除する処理を行う。具体的には、ユーザ回路１０３は、ルート回路１０１のＰＣＩｅのリセットのレジスタビットを解除するよう制御する。これにより、ルート回路１０１は、リセット信号をＨレベルに切り替えてネットワークＡＳＩＣ１２０との通信を確立するよう制御する。
【００３７】
ロジック１０４は、コントローラＡＳＩＣ１００に対する電力供給が再開されたことに起因してコントローラＡＳＩＣ１００をリセット状態（初期状態）に制御するためのリセット信号を検知する。このリセット信号は、コントローラＡＳＩＣ１００に対する電力供給が再開されてから電圧が安定するまでコントローラＡＳＩＣ１００を初期状態に維持するための信号であり、以降、「パワーオンリセット信号」とする。例えば、パワーオンリセット信号がＬレベルの場合、コントローラＡＳＩＣ１００が初期状態に制御され、パワーオンリセット信号がＨレベルに切り替わると、コントローラＡＳＩＣ１００の動作が開始する。
【００３８】
ロジック１０４は、検知したパワーオンリセット信号がＨレベルに切り替わったことに応じてリセット解除トリガ信号をユーザ回路１０３に対して出力する。すなわち、ユーザ回路１０３は、ロジック１０４により出力されたリセット解除トリガ信号を検知することにより、コントローラＡＳＩＣ１００に対する電力供給が開始されたことを検知する電力供給開始検知部として機能する。また、ユーザ回路１０３は、コントローラＡＳＩＣ１００に対する電力供給が開始されたことの検知結果に応じて、切断されていたネットワークＡＳＩＣ１２０との通信を確立する通信確立処理部として機能する。
【００３９】
このように、リセット解除トリガ信号によるリセット信号の解除処理は、ハードウェアによるものである。これに対して、図３に示したＳ３０５等における制御プログラムに従ったリセット信号の解除処理は、ソフトウェアによるものである。
【００４０】
図６は、コントローラＡＳＩＣ１００に対する電力供給が開始された際の各種信号の状態を例示する図である。図６に示すように、上から順にコントローラＡＳＩＣ１００に対して供給される電源電圧、クロック信号、パワーオンリセット信号、リセット解除トリガ信号及びネットワークＡＳＩＣに対するリセット信号を例示する図である。
【００４１】
図６に示すように、コントローラＡＳＩＣ１００に対する電力供給が開始されると、電源電圧が規定の電圧まで上昇するとともに、クロック信号によるカウントが開始される。パワーオンリセット信号は、電源電圧が安定するまでコントローラＡＳＩＣ１００の初期状態を維持するようＬレベルで出力され、電源電圧が安定するとＨレベルに切り替わる。
【００４２】
パワーオンリセット信号がＨレベルに切り替わると、リセット解除トリガ信号が入力される。なお、図６に示した場合においては、パワーオンリセット信号がＨレベルに切り替わってから例えば２００μｓ後にリセット解除トリガ信号が入力される。これは、ネットワークＡＳＩＣ１２０のＰＣＩｅ回路が安定してからリセット信号の解除が行われるようにするためである。
【００４３】
リセット解除トリガ信号が入力されると、ユーザ回路１０３は、レジスタＩ／Ｆを介してルート回路１０１に対してリセット信号を解除するコマンドを出力する。これにより、ネットワークＡＳＩＣ１２０に対するリセット信号がＬレベルからＨレベルに切り替わり、コントローラＡＳＩＣ１００とネットワークＡＳＩＣ１２０との間の通信が確立される。
【００４４】
また、図５に示すように、ユーザ回路１０３は、リセット解除トリガ信号を無効とするマスク信号を検知する。マスク信号は、例えばコントローラＡＳＩＣ１００の外部に設けられた入力ピン（コンフィグピン）の設定に応じて生成される。例えば、マスク信号がＬレベルである場合、ユーザ回路１０３は、リセット解除トリガ信号を検知して、ルート回路１０１に対してリセット信号を解除する処理を行う。
【００４５】
一方、マスク信号がＨレベルである場合、ユーザ回路１０３は、リセット解除トリガ信号をトリガとしてリセット信号の解除処理を行わず、メインＣＰＵ１１０からの制御に従ってリセット信号の解除処理を行う。具体的には、メインＣＰＵ１１０は、ＨＤＤ等の記憶媒体に記憶されている制御プログラムに従って、コントローラＡＳＩＣ１００に対してリセット信号の解除処理を行う。
【００４６】
これにより、ユーザ回路１０３は、エンドポイント回路１０２からＣＰＵＩ／Ｆを介してリセット信号を解除する命令を受け、レジスタＩ／Ｆを介してルート回路１０１に対してリセット信号の解除処理を行う。すなわち、Ｈレベルのマスク信号は、コントローラＡＳＩＣ１００への電力供給が開始されたことの検知結果に応じた通信の確立を抑制する信号である。
【００４７】
図７は、ユーザ回路１０３のステートマシンを例示する図である。図７（ａ）は、メインＣＰＵ１１０による制御のみを実現する従来の構成を適用した場合のユーザ回路１０３のステートマシンを例示する図である。図７（ｂ）は、図５に示した本実施形態に係る構成を適用した場合のユーザ回路１０３のステートマシンを例示する図である。
【００４８】
図７（ａ）に示すように、メインＣＰＵ１１０による制御のみである場合、ユーザ回路１０３は、ＣＰＵＩ／Ｆを介してリセット信号を解除するコマンドを受信すると、アイドル状態からコマンド発行状態へ遷移する。コマンド発行状態に遷移したユーザ回路１０３は、レジスタＩ／Ｆを介してルート回路１０１に対してリセット信号を解除するコマンドを発行する。ユーザ回路１０３は、コマンド発行を終了すると、コマンド発行状態からアイドル状態へ遷移する。
【００４９】
一方、図７（ｂ）に示すように、本実施形態に係る構成の場合、ユーザ回路１０３は、マスク信号がＨレベルであり、かつＣＰＵＩ／Ｆを介してリセット信号を解除するコマンドを受信すると、アイドル状態からコマンド発行状態へ遷移する。さらに、本実施形態に係る構成の場合、ユーザ回路１０３は、マスク信号がＬレベルであり、かつロジック１０４からリセット解除トリガ信号を受信すると、アイドル状態からコマンド発行状態へ遷移する。
【００５０】
コマンド発行状態に遷移したユーザ回路１０３は、図７（ａ）に示した場合と同様に、レジスタＩ／Ｆを介してルート回路１０１に対してリセット信号を解除するコマンドを発行する。ユーザ回路１０３は、コマンド発行を終了すると、コマンド発行状態からアイドル状態へ遷移する。
【００５１】
次に、本実施形態に係る情報処理装置１の構成における省電力状態から復帰する際の動作を説明する。図８は、本実施形態に係る情報処理装置１における省電力状態から復帰する際の動作を例示するシーケンス図である。なお、ここではマスク信号はＬレベルに設定されているものとする。
【００５２】
図８に示すように、メインＣＰＵ１１０及びコントローラＡＳＩＣ１００は、省電力状態であるとする（Ｓ８０１）。すなわち、メインＣＰＵ１１０とコントローラＡＳＩＣ１００との間の通信及びコントローラＡＳＩＣ１００とネットワークＡＳＩＣ１２０との間の通信は、リセット信号により切断された状態である。
【００５３】
Ｓ８０２からＳ８０４の処理は、Ｓ４０２からＳ４０４の処理と同様である。電力供給が再開されたコントローラＡＳＩＣ１００は、ロジック１０４からのリセット解除トリガ信号を検知して、ネットワークＡＳＩＣ１２０に対してリセット信号を解除する処理を行う（Ｓ８０５）。なお、上述したようにＳ８０５の処理はハードウェアによるものである。
【００５４】
また、電力供給が再開されたメインＣＰＵ１１０は、ＨＤＤ等の記憶媒体に記憶されている制御プログラムに従って、コントローラＡＳＩＣ１００に対してリセット信号を解除する処理を行う（Ｓ８０６）。なお、上述したようにＳ８０６の処理はソフトウェアによるものである。また、Ｓ８０５の処理とＳ８０６の処理とは、コントローラＡＳＩＣ１００及びメインＣＰＵ１１０に対して電力供給が再開されると、ほぼ同じタイミングで行われる。
【００５５】
リセット信号が解除されると、メインＣＰＵ１１０とコントローラＡＳＩＣ１００との間及びコントローラＡＳＩＣ１００とネットワークＡＳＩＣ１２０との間でそれぞれリンクトレーニングが行われる（Ｓ８０７、Ｓ８０８、Ｓ８０９）。各構成間でリンクトレーニングが行われると、メインＣＰＵ１１０とコントローラＡＳＩＣ１００との間及びコントローラＡＳＩＣ１００とネットワークＡＳＩＣ１２０との間のリンクがそれぞれ確立される（Ｓ８１０、Ｓ８１１、Ｓ８１２）。そして、メインＣＰＵ１１０は、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）の起動処理を行う（Ｓ８１３）。
【００５６】
これによりメインＣＰＵ１１０は、メインＣＰＵ１１０とコントローラＡＳＩＣ１００との間に確立された通信及びコントローラＡＳＩＣ１００とネットワークＡＳＩＣ１２０との間に確立された通信を介して、ネットワークを介して接続された他の装置と通信する。具体的には、まず、ネットワークＡＳＩＣは、他の装置からのデータ（例えば、印刷要求）を受信してコントローラＡＳＩＣ１００に対して出力する。そして、コントローラＡＳＩＣ１００は、ネットワークＡＳＩＣ１２０により出力されたデータを解釈してメインＣＰＵ１１０に対して出力する。これにより、メインＣＰＵ１１０は、情報処理装置１の各構成部を制御して要求された処理を実行する。
【００５７】
また、メインＣＰＵ１１０は、要求された処理が完了した場合に、所定のデータ（例えば、処理完了通知）をコントローラＡＳＩＣ１００に対して出力する。そして、コントローラＡＳＩＣ１００は、メインＣＰＵ１１０により出力されたデータを解釈してネットワークＡＳＩＣ１２０を制御する。これにより、ネットワークＡＳＩＣ１２０は、ネットワークを介して接続された他の装置に対して必要な処理を実行する。
【００５８】
以上説明したように、本実施形態に係るコントローラＡＳＩＣ１００は、省電力状態にから電力供給が開始されたことを検知して、検知結果に応じてネットワークＡＳＩＣ１２０との通信を確立する。これにより、本実施形態に係るコントローラＡＳＩＣ１００は、省電力状態から復帰した際に、メインＣＰＵ１１０からの制御によることなく、ネットワークＡＳＩＣ１２０との通信を確立することができる。すなわち、メインＣＰＵ１１０とコントローラＡＳＩＣ１００との間リンクが確立されるのを待つことなく、コントローラＡＳＩＣ１００とネットワークＡＳＩＣ１２０との間のリンクが確立される。
【００５９】
そのため、本実施形態によれば、省電力状態において動作する省電力時制御部（ネットワークＡＳＩＣ１２０）が、装置全体を制御する主制御部（メインＣＰＵ１１０）に対して他の構成（コントローラＡＳＩＣ１００）を介して接続される構成において、省電力状態から復帰した際に主制御部と省電力時制御部との間の通信が可能になるまでの時間を短縮することが可能になる。
【００６０】
また、本実施形態によれば、省電力状態から復帰する際に、メインＣＰＵ１１０は、ネットワークＡＳＩＣ１２０に対するリセット信号の解除処理を行う必要がないので、メインＣＰＵ１１０の処理負荷が軽減される。そのため、情報処理装置１の省電力状態からの復帰処理をより迅速に行うことが可能になる。
【００６１】
また、本実施形態においては、マスク信号が設定されており、コントローラＡＳＩＣ１００は、マスク信号がＬレベルである場合にリセット解除トリガ信号に基づいてネットワークＡＳＩＣ１２０に対するリセット信号の解除処理を行う。このような構成によれば、リセット解除トリガ信号に基づく処理を有効にするか否かを制御することができる。そのため、メインＣＰＵ１１０により実行される制御プログラムがリセット解除トリガ信号に基づく処理が行われた場合に対応していない等の原因で、一連の処理に不具合が発生することを防止することができる。処理の不具合は、例えば、メインＣＰＵ１１０がネットワークＡＳＩＣ１２０に対するリセット信号が解除されていない前提で動作しているにも関わらず、リセット解除トリガ信号に基づくリセット信号の解除処理がすでに行われている場合に発生し得る。
【００６２】
しかしながら、このような構成は必須ではなく、メインＣＰＵ１１０により実行される制御プログラムがリセット解除トリガ信号に基づく処理に対応できる前提であれば、マスク信号に基づく処理に関する構成は省略されてもよい。
【００６３】
なお、上記実施形態においては、省電力状態から復帰する際に各構成間の通信を確立する場合を例として説明した。その他、本実施形態は、情報処理装置１の電源オフ状態から電源オン状態となった際に各構成間の通信を確立する場合においても同様に適用可能である。
【００６４】
なお、本実施形態に係る情報処理装置１の一例として、プリンタ機能、スキャナ機能、コピー機能等を有する複合機（ＭＦＰ：Ｍｕｌｔｉ  Ｆｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ）としての画像処理装置が挙げられる。図９は、本実施形態に係る画像処理装置２のハードウェア構成のうち本実施形態に係る各構成間の通信確立処理に関連する構成を例示するブロック図である。
【００６５】
図９に示すように、本実施形態に係る画像処理装置２は、コントローラ部２００、画像処理エンジン２２０及びＨＤＤ２３０を含む。また、コントローラ部２００は、ＣＰＵ２０１、メモリ２０２、ネットワークＡＳＩＣ２０３、電源制御ＩＣ２０４及びコントローラＡＳＩＣ２１０を含む。また、コントローラＡＳＩＣ２１０は、ネットワーク制御部２１１、エンドポイント制御部２１２、エンジン制御部２１３及びＨＤＤ制御部２１４を含む。
【００６６】
ネットワーク制御部２１１は、図５に示したルート回路１０１及びユーザ回路１０３及びロジック１０４に対応する機能を有する。また、エンドポイント制御部２１２は、エンドポイント回路１０２に対応する機能を有する。エンジン制御部２１３は、画像処理エンジン２２０を制御する。ＨＤＤ制御部２１４は、ＨＤＤ２３０を制御し、一時的な画像の格納や繰り返し使用する画像の格納を行う。
【００６７】
電源制御ＩＣ２０４は、画像処理装置２を構成する各部に対する電力供給の停止や再開を制御する。画像処理エンジン２２０は、画像処理を実際に実現するための機構であり、プリントエンジンやスキャナ等である。
【００６８】
ＣＰＵ２０１は、図５に示したメインＣＰＵ１１０と同様の処理を行う他、画像処理に関する制御を行う。具体的には、例えば、コピーやスキャン等の動作の場合、ＣＰＵ２０１は、エンジン制御部２１３及びエンドポイント制御部２１２を制御して、画像処理エンジン２２０の１つであるスキャナにより原稿が読み取られた読取画像をメモリ２０２に書き込む。
【００６９】
また、ＣＰＵ２０１は、コピーやプリント等の動作の場合、メモリ２０２に書き込まれた画像データ（読取画像）を読み出す。そして、ＣＰＵ２０１は、エンジン制御部２１３及びエンドポイント制御部２１２を制御して、画像処理エンジン２２０の１つであるプリンタエンジンに対して読み出した画像データを出力する。これにより、画像データが紙面上に画像形成出力される。
【００７０】
また、ＣＰＵ２０１は、プリント処理に用いられる画像データを生成する場合、ネットワーク制御部２１１及びエンドポイント制御部２１２を制御し、ネットワークＡＳＩＣ２０３を介して他の装置から送信された描画用データをメモリ２０２に書き込む。そして、ＣＰＵ２０１は、描画用アクセラレータを起動し、メモリ２０２に書き込まれた描画用データを解読してメモリ２０２上に画像を描画して画像データを生成する。
【００７１】
また、ＣＰＵ２０１は、画像データが生成されると、エンジン制御部２１３及びエンドポイント制御部２１２を制御して、画像処理エンジン２２０の１つであるプリンタエンジンに対して生成された画像データを出力する。これにより、画像データが紙面上に画像形成出力される。
【００７２】
また、ネットワークＡＳＩＣ２０３は、図５に示したネットワークＡＳＩＣ１２０に対応する機能を有する。ネットワークＡＳＩＣ２０３は、省電力状態において、ネットワークを介して接続されている他の装置から描画用データ等を受信した場合に、電源制御ＩＣ２０４を制御して、ＣＰＵ２０１及びコントローラＡＳＩＣ２１０に対する電力供給を再開する。コントローラＡＳＩＣ２１０に対する電力供給が再開されると、ネットワーク制御部２１１は、リセット解除トリガ信号を検知し、ネットワークＡＳＩＣ２０３との通信を再開する。
【符号の説明】
【００７３】
１  情報処理装置
２  画像処理装置
１００  コントローラＡＳＩＣ
１０１  ルート回路
１０２  エンドポイント回路
１０３  ユーザ回路
１０４  ロジック
１１０  メインＣＰＵ
１２０  ネットワークＡＳＩＣ
１３０  電源制御ＩＣ
２００  コントローラ部
２０１  ＣＰＵ
２０２  メモリ
２０３  ネットワークＡＳＩＣ
２０４  電源制御ＩＣ
２１０  コントローラＡＳＩＣ
２１１  ネットワーク制御部
２１２  エンドポイント制御部
２１３  エンジン制御部
２１４  ＨＤＤ制御部
２２０  画像処理エンジン
２３０  ＨＤＤ
【先行技術文献】
【特許文献】
【００７４】
【特許文献１】特開２０１１−１８１００６号公報
【図１】
0006398666.tif 000002
【図２】
0006398666.tif 000003
【図３】
0006398666.tif 000004
【図４】
0006398666.tif 000005
【図５】
0006398666.tif 000006
【図６】
0006398666.tif 000007
【図７】
0006398666.tif 000008
【図８】
0006398666.tif 000009
【図９】
0006398666.tif 000010