(57)【特許請求の範囲】
【請求項１】
第１銅層およびその上に形成された第１めっき銅層、第１誘電体層、第２銅層およびその上に形成された第２めっき銅層、第２誘電体層、第３銅層およびその上に形成された第３めっき銅層を提供するステップであって、前記第１誘電体層が、前記第１銅層と前記第２銅層の間に設置され、前記第２誘電体層が、前記第２めっき銅層と前記第３銅層の間に設置され、前記第２銅層の辺縁が、前記第１銅層の辺縁および前記第３銅層の辺縁よりも所定距離引っ込み、且つ前記第２銅層が前記第２めっき銅層と直接接触するステップと、
前記第１誘電体層および前記第２誘電体層が前記第２銅層の辺縁およびその上の前記第２めっき銅層の辺縁を完全に被覆し、且つ前記第１誘電体層の辺縁および前記第２誘電体層の辺縁が前記第１銅層の辺縁および前記第３銅層の辺縁と実質的に整列するように前記第１銅層、前記第１誘電体層、前記第２銅層、前記第２誘電体層および前記第３銅層を積み重ねて、前記第１誘電体層及び前記第２誘電体層をわずかに溶解させ、且つ前記わずかに溶解したものを延伸して前記第２銅層の辺縁およびその上の前記第２めっき銅層の辺縁を被覆させ、互いに接着させ、仮キャリアを形成するステップと、
前記仮キャリアの２つの対向面に２つの回路構造を形成するステップであって、前記各回路構造が、少なくとも２つのパターン化回路層、前記パターン化回路層の間に設置された絶縁層、および前記絶縁層を貫通し、且つ前記パターン化回路層と電気接続された複数の導電スルーホール構造を含むステップと、
前記仮キャリアおよび前記回路構造を切断して、前記第２銅層の辺縁および前記第２めっき銅層の辺縁を露出するステップと、
前記仮キャリアおよび前記回路構造を前記第２銅層の前記露出した辺縁および前記第２めっき銅層の前記露出した辺縁に沿って分離し、互いに独立した２つのパッケージ基板を形成するステップと、
を含むパッケージ構造の製造方法。
【請求項２】
前記第１銅層の厚さ、前記第２銅層の厚さおよび前記第３銅層の厚さが、それぞれ前記第１めっき銅層の厚さ、前記第２めっき銅層の厚さおよび前記第３めっき銅層の厚さよりも厚い請求項１に記載のパッケージ構造の製造方法。
【請求項３】
前記第１銅層の前記厚さ、前記第２銅層の前記厚さおよび前記第３銅層の前記厚さが、１０μｍ〜３５μｍである請求項２に記載のパッケージ構造の製造方法。
【請求項４】
前記第１めっき銅層の前記厚さ、前記第２めっき銅層の前記厚さおよび前記第３めっき銅層の前記厚さが、１μｍ〜７μｍである請求項２に記載のパッケージ構造の製造方法。
【請求項５】
前記第１銅層、前記第１誘電体層、前記第２銅層、前記第２誘電体層および前記第３銅層を積み重ねる方法が、熱圧接着である請求項１に記載のパッケージ構造の製造方法。
【請求項６】
前記仮キャリアの前記２つの対向面に前記２つの回路構造を形成する前記ステップが、
前記仮キャリアの前記２つの対向面にパターン化回路層をそれぞれ形成するステップであって、前記パターン化回路層が、それぞれ前記第１めっき銅層の一部および前記第３めっき銅層の一部を露出するステップと、
前記パターン化回路層に絶縁層およびその上の回路層をそれぞれ積み重ねるステップと、
前記絶縁層および前記回路層の一部を除去して、前記パターン化回路層を露出する複数のブラインドホールを形成するステップと、
前記ブラインドホールの中に前記導電スルーホール構造を形成するステップであって、前記導電スルーホール構造が、前記ブラインドホールを充填し、且つ前記回路層に接続されるステップと、
前記回路層をパターン化して、別の２つのパターン化回路層を形成するステップであって、前記パターン化回路層が、前記導電スルーホール構造を介して前記別の２つのパターン化回路層に電気接続されるステップと、
を含む請求項１に記載のパッケージ構造の製造方法。
【請求項７】
前記仮キャリアおよび前記回路構造を、露出した前記第２銅層の前記辺縁および前記第２めっき銅層の辺縁に沿って分離する前記ステップが、
第１分離プロセスを行って、前記第２銅層および前記第２めっき銅層を分離するステップと、
第２分離プロセスを行って、前記第１銅層および前記第３銅層をそれぞれ前記第１めっき銅層および前記第３めっき銅層から分離するステップと、
第３分離プロセスを行って、前記第１めっき銅層および前記第３めっき銅層をそれぞれ前記パターン化回路層から分離し、互いに独立した前記パッケージ基板を形成するステップと、
を含む請求項１に記載のパッケージ構造の製造方法。
【請求項８】
第１銅層と、
第２銅層と、
第３銅層と、
前記第１銅層の上に配置され、且つ前記第１銅層を直接覆う第１めっき銅層と、
前記第２銅層の上に配置され、且つ前記第２銅層を直接覆い、前記第２銅層と直接接触する第２めっき銅層と、
前記第３銅層の上に配置され、且つ前記第３銅層を直接覆う第３めっき銅層と、
前記第１銅層と前記第２銅層の間に配置された第１誘電体層と、
前記第２めっき銅層と前記第３銅層の間に配置された第２誘電体層と、
を含み、前記第２銅層が、前記第１銅層と前記第３銅層の間に設置され、前記第２銅層の辺縁が、前記第１銅層の辺縁および前記第３銅層の辺縁よりも所定距離引っ込み、
前記第１誘電体層および前記第２誘電体層が、前記第２銅層の辺縁および前記第２めっき銅層の辺縁を完全に被覆し、互いに接着し、完全な密封境界を形成し、
前記第１銅層の厚さ、前記第２銅層の厚さおよび前記第３銅層の厚さが、それぞれ前記第１めっき銅層の厚さ、前記第２めっき銅層の厚さおよび前記第３めっき銅層の厚さよりも厚く、
前記第１めっき銅層および前記第３めっき銅層が、それぞれ前記第１銅層および前記第３銅層の外側に設置された仮キャリア構造。
【請求項９】
前記第１銅層の前記厚さ、前記第２銅層の前記厚さおよび前記第３銅層の前記厚さが、１０μｍ〜３５μｍである請求項８に記載の仮キャリア構造。
【請求項１０】
前記第１めっき銅層の前記厚さ、前記第２めっき銅層の前記厚さおよび前記第３めっき銅層の前記厚さが、１μｍ〜７μｍである請求項８に記載の仮キャリア構造。
【請求項１１】
前記第１誘電体層の辺縁および前記第２誘電体層の辺縁が、前記第１銅層の辺縁および前記第３銅層の辺縁と実質的に整列する請求項８に記載の仮キャリア構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ基板およびその製造方法に関するものであり、特に、コアレス（coreless）パッケージ基板およびその製造方法に関するものである。
【背景技術】
【０００２】
半導体製造プロセスにおいて、チップ実装基板は、実装部品の基本構成要素の１つである。チップ実装基板は、例えば、単層回路基板、２層回路基板、または複数の回路層と複数の誘電体層を交互に重ねることによって構成された多層回路基板であってもよい。一般的に、多層回路基板における回路層と誘電体層は、一定の厚さを有するコア基板の上に作られる。薄型電子部品が発展するにつれて、コア基板の厚さも薄くなった。しかしながら、コア基板の厚さを減らすと、薄型コア基板の剛性が不十分になるため、取り扱いの難度および基板製造プロセスや実装プロセスの失敗率が増加しやすい。
【０００３】
そのため、多層回路基板の製造においてコアレスプロセスを使用することにより、基板および実装プロセスにおいて生じる問題を解決することができる。コアレスプロセスでは、コア基板を使用しない。仮のサポートとしてキャリアパネルを使用し、その上にビルドアップ回路層を形成して、多層回路基板が完了した後にキャリアから分離する。従来のコアレスプロセスは、キャリアの辺縁の一部と多層回路基板の辺縁の一部を１つに結合する。製造プロセス（例えば、エッチング、回路積層またはレーザードリル）が完了した後、多層回路基板と結合されたキャリアの辺縁を切り取って、辺縁領域のない多層回路層を残し、後続のプロセスで使用する。しかしながら、従来のコアプロセスは、キャリアと多層回路層が特定の部分でしか結合されないため、パッケージ基板の厚さが薄くなると、製造プロセス中に相対移動が発生しやすく、あるいは、キャリアと多層回路層が結合されていない部分で変形が生じて、コアレス製造プロセスの失敗率がさらに増加する。したがって、いかにして安定した仮キャリアを提供し、製造プロセスおよび後続の分離プロセスの収率を上げるかが、解決しなければならない問題である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、仮キャリアの強度および膨張収縮均一性を効果的に向上させるとともに、プレートを分離しやすく、製造プロセスおよびプレート分離の収率を上げるという利点を有するパッケージ基板およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明のパッケージ構造の製造方法は、以下のステップを含む。第１銅層およびその上に形成された第１めっき銅層、第１誘電体層、第２銅層およびその上に形成された第２めっき銅層、第２誘電体層、第３銅層およびその上に形成された第３めっき銅層を提供する。第１誘電体層は、第１銅層と第２銅層の間に設置され、第２誘電体層は、第２めっき銅層と第３銅層の間に設置される。第２銅層の辺縁は、第１銅層の辺縁および第３銅層の辺縁よりも所定距離引っ込む。第１誘電体層および第２誘電体層が第２銅層の辺縁およびその上の第２めっき銅層の辺縁を完全に被覆し、且つ第１誘電体層の辺縁および第２誘電体層の辺縁が前記第１銅層の辺縁および前記第３銅層の辺縁と実質的に整列するように、第１銅層、第１誘電体層、第２銅層、第２誘電体層および第３銅層を積み重ねて、仮キャリアを形成する。仮キャリアの２つの対向面に２つの回路構造を形成する。各回路構造は、少なくとも２つのパターン化回路層と、これらのパターン化回路層の間に設置された絶縁層と、絶縁層を貫通し、且つパターン化回路層と電気接続された複数の導電スルーホール構造とを含む。仮キャリアおよび回路構造を切断して、第２銅層の辺縁および第２めっき銅層の辺縁を露出する。仮キャリアおよび回路構造を第２銅層の露出した辺縁および第２めっき銅層の露出した辺縁に沿って分離し、互いに独立した２つのパッケージ基板を形成する。
【０００６】
本発明の１つの実施形態において、第１銅層の厚さ、第２銅層の厚さおよび第３銅層の厚さは、それぞれ第１めっき銅層の厚さ、第２めっき銅層の厚さおよび第３めっき銅層の厚さよりも厚い。
【０００７】
本発明の１つの実施形態において、第１銅層の厚さ、第２銅層の厚さおよび第３銅層の厚さは、１０μｍ〜３５μｍである。
【０００８】
本発明の１つの実施形態において、第１めっき銅層の厚さ、第２めっき銅層の厚さおよび第３めっき銅層の厚さは、１μｍ〜７μｍである。
【０００９】
本発明の１つの実施形態において、第１銅層、第１誘電体層、第２銅層、第２誘電体層および第３銅層を積み重ねる方法は、熱圧接着（thermo-compression bonding）である。
【００１０】
本発明の１つの実施形態において、仮キャリアの２つの対向面に２つの回路構造を形成するステップは、仮キャリアの２つの対向面にパターン化回路層をそれぞれ形成することを含む。パターン化回路層は、それぞれ第１めっき銅層の一部および第３めっき銅層の一部を露出する。パターン化回路層に絶縁層およびその上の回路層をそれぞれ積み重ねる。絶縁層および回路層の一部を除去して、パターン化回路層を露出する複数のブラインドホールを形成する。ブラインドホールの中に複数の導電スルーホール構造を形成する。導電スルーホール構造は、ブラインドホールを充填し、且つ回路層に接続される。回路層をパターン化して、別の２つのパターン化回路層を形成する。パターン化回路層は、導電スルーホール構造を介して別の２つのパターン化回路層に電気接続される。
【００１１】
本発明の１つの実施形態において、仮キャリアおよび回路構造を、露出した第２導電層の辺縁および第２めっき銅層の辺縁に沿って分離するステップは、第１分離プロセスを行って、第２銅層および第２めっき銅層を分離することと、第２分離プロセスを行って、第１銅層および第３銅層をそれぞれ第１めっき銅層および第３めっき銅層から分離することと、第３分離プロセスを行って、第１めっき銅層および第３めっき銅層をそれぞれパターン化回路層から分離し、互いに独立したパッケージ基板を形成することを含む。
【００１２】
本発明の回路基板は、第１銅層と、第２銅層と、第３銅層と、第１めっき銅層と、第２めっき銅層と、第３めっき銅層と、第１誘電体層と、第２誘電体層とを含む。第２銅層は、第１銅層と第３銅層の間に設置され、第２銅層の辺縁は、第１銅層の辺縁および第３銅層の辺縁よりも所定距離引っ込む。第１めっき銅層は、第１銅層の上に配置され、且つ第１銅層を直接覆う。第２めっき銅層は、第２銅層の上に配置され、且つ第２銅層を直接覆う。第３めっき銅層は、第３銅層の上に配置され、且つ第３銅層を直接覆う。第１誘電体層は、第１銅層と第２銅層の間に配置される。第２誘電体層は、第２めっき銅層と第３銅層の間に配置される。第１誘電体層および第２誘電体層は、第２銅層の辺縁および第２めっき銅層の辺縁を完全に被覆する。
【００１３】
本発明の１つの実施形態において、第１銅層の厚さ、第２銅層の厚さおよび第３銅層の厚さは、それぞれ第１めっき銅層の厚さ、第２めっき銅層の厚さおよび第３めっき銅層の厚さよりも厚い。
【００１４】
本発明の１つの実施形態において、第１銅層の厚さ、第２銅層の厚さおよび第３銅層の厚さは、１０μｍ〜３５μｍである。
【００１５】
本発明の１つの実施形態において、第１めっき銅層の厚さ、第２めっき銅層の厚さおよび第３めっき銅層の厚さは、１μｍ〜７μｍである。
【００１６】
本発明の１つの実施形態において、第１めっき銅層および第３めっき銅層は、それぞれ第１銅層および第３銅層の外側に設置される。
【００１７】
本発明の１つの実施形態において、第１誘電体層の辺縁および第２誘電体層の辺縁は、第１銅層の辺縁および第３銅層の辺縁と実質的に整列する。
【発明の効果】
【００１８】
以上のように、本発明は、第１誘電体層および第２誘電体層が第１銅層および第３銅層の辺縁よりも所定距離引っ込んだ第２銅層の辺縁および第２めっき銅層の辺縁を完全に被覆し、且つ第１誘電体層の辺縁および第２誘電体層の辺縁が第１銅層の辺縁および第３銅層の辺縁と実質的に整列する、つまり、誘電体層が第２銅層および第２めっき銅層を完全に密封して、完全な密封境界（sealed border）を形成するため、本発明の仮キャリアは、強い密封境界を有することができる。また、第１誘電体層および第２誘電体層は、第２銅層の辺縁および第２めっき銅層の辺縁を完全に被覆するため、仮キャリアの強度および膨張収縮均一性を効果的に向上させることができる。また、仮キャリアおよび回路構造の切断により露出した第２銅層の辺縁および第２めっき銅層の辺縁に沿って仮キャリアおよび回路構造を分離し、２つの独立したパッケージ基板を形成するため、プレートを分離しやすいという利点がある。
【００１９】
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００２０】
【図１（ａ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｂ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｃ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｄ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｅ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｆ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｇ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｈ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｉ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｊ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図１（ｋ）】は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。
【図２】図１（ｂ）の仮キャリアの上面図を示した概略図である。
【発明を実施するための形態】
【００２１】
図１（ａ）〜図１（ｋ）は、本発明の１つの実施形態に係るパッケージ構造の製造方法を示す断面概略図である。図１（ａ）を参照すると、本実施形態に係るパッケージ構造の製造方法において、第１銅層１１０およびその上に形成された第１めっき銅層１１２、第１誘電体層１２０、第２銅層１３０およびその上に形成された第２めっき銅層１３２、第２誘電体層１４０、第３銅層１５０およびその上に形成された第３めっき銅層１５２を提供する。さらに詳しく説明すると、第１誘電体層１２０は、第１銅層１１０と第２銅層１３０の間に設置される。第２誘電体層１４０は、第２めっき銅層１３２と第３銅層１５０の間に設置される。具体的に説明すると、本実施形態の第２銅層１３０の辺縁は、図２に示すように、第１銅層１１０の辺縁および第３銅層１５０の辺縁よりも距離Ｄだけ引っ込む。つまり、本実施形態の第２銅層１３０およびその上に形成された第２めっき銅層１３２の幅／長さは、第１銅層１１０の幅／長さおよび第３銅層１５０の幅／長さよりも小さい。別の実施形態において、第２銅層１３０およびその上に形成された第２めっき銅層１３２の幅が第１銅層１１０の幅および第３銅層１５０の幅よりも小さいだけでもよい。別の実施形態において、第２銅層１３０およびその上に形成された第２めっき銅層１３２の長さが第１銅層１１０の長さおよび第３銅層１５０の長さよりも小さいだけでもよい。
【００２２】
図１（ａ）に示すように、本実施形態において、第１銅層１１０、第２銅層１３０および第３銅層１５０は、例えば、銅箔または無電界めっき銅層である。第１めっき銅層１１２、第２めっき銅層１３２および第３めっき銅層１５２は、電気めっきによりそれぞれ第１銅層１１０、第２銅層１３０および第３銅層１５０の上に直接形成される。つまり、第１めっき銅層１１２の辺縁、第２めっき銅層１３２の辺縁および第３めっき銅層１５２の辺縁をそれぞれ第１銅層１１０の辺縁、第２銅層１３０の辺縁および第３銅層１５０の辺縁と実質的に一列に並べてもよい。ここで、第１銅層１１０の厚さ、第２銅層１３０の厚さおよび第３銅層１５０の厚さは、それぞれ第１めっき銅層１１２の厚さ、第２めっき銅層１３２の厚さおよび第３めっき銅層１５２の厚さよりも厚い。好ましくは、第１銅層１１０の厚さ、第２銅層１３０の厚さおよび第３銅層１５０の厚さは、１０μｍ〜３５μｍである。第１めっき銅層１１２の厚さ、第２めっき銅層１３２の厚さおよび第３めっき銅層１５２の厚さは、１μｍ〜７μｍである。
【００２３】
図１（ｂ）を参照すると、第１誘電体層１２０および第２誘電体層１４０が第２銅層１３０の辺縁およびその上に形成された第２めっき銅層１３２の辺縁を完全に被覆し、且つ第１誘電体層１２０の辺縁および第２誘電体層１４０の辺縁を第１銅層１１０の辺縁および第３銅層１５０の辺縁と実質的に整列するように、第１銅層１１０、第１誘電体層１２０、第２銅層１３０、第２誘電体層１４０および第３銅層１５０を積み重ねて、仮キャリアを形成する。ここで、第１銅層１１０、第１誘電体層１２０、第２銅層１３０、第２誘電体層１４０および第３銅層１５０を積み重ねる方法は、熱圧接着であってもよい。
【００２４】
本実施形態の第１誘電体層１２０および第２誘電体層１４０は、熱圧接着中の温度によって、わずかに溶解する。わずかに溶解した第１誘電体層１２０および第２誘電体層１４０は、延伸して第２銅層１３０の辺縁およびその上に形成された第２めっき銅層１３２の辺縁を被覆し、完全な密封境界を形成する。このようにして、本実施形態の仮キャリア１００は、強い密封境界を有することができる。ここで、第２銅層１３０の辺縁は、第１銅層１１０の辺縁および第３銅層１５０の辺縁よりも距離Ｄだけ引っ込む。距離Ｄは、図２に示すように、構造の長い側および短い側からの引っ込んだ距離Ｄである。図示していない別の実施形態において、構造の長い側のみが所定距離引っ込むか、あるいは構造の短い側のみが所定距離引っ込んでもよく、本発明はこれに限定されない。また、第１誘電体層１２０および第２誘電体層１４０は、第２銅層１３０の辺縁および第２めっき銅層１３２の辺縁を完全に被覆するため、仮キャリア１００の強度および膨張収縮均一性を効果的に向上させることができる。つまり、第１誘電体層１２０および第２誘電体層１４０によって被覆された第２銅層１３０および第２めっき銅層１３２は、製造中の加熱や冷却による大きな変化（例えば、過度の歪み（warp）または湾曲（bend））が生じないため、仮キャリア１００は、より優れた構造強度および膨張収縮均一性を有することができる。
【００２５】
次に、図１（ｇ）を参照すると、仮キャリア１００の２つの対向面１０１、１０２に２つの回路構造ＣＳ１、ＣＳ２を形成する。各回路構造ＣＳ１（またはＣＳ２）は、少なくとも２つのパターン化回路層１６０、１７０と、パターン化回路層１６０、１７０の間に設置された絶縁層１９０と、絶縁層１９０を貫通し、且つパターン化回路層１６０、１７０と電気接続された複数の導電スルーホール構造１８０とを含む。さらに詳しく説明すると、仮キャリア１００の２つの対向面１０１、１０２に２つの回路構造ＣＳ１、ＣＳ２を形成するステップについて、まず図１（ｃ）を参照すると、仮キャリア１００の２つの対向面１０１、１０２にそれぞれパターン化回路層１６０を形成する。パターン化回路層１６０は、それぞれ第１めっき銅層の一部および第３めっき銅層の一部を露出する。次に図１（ｄ）を参照すると、パターン化回路層１６０の上に絶縁層１９０およびその上に形成された回路層Ｃをそれぞれ形成する。パターン化回路層１６０の上に絶縁層１９０およびその上に形成された回路層Ｃを積み重ねる方法は、例えば、熱圧接着であってもよい。
【００２６】
次に、図１（ｅ）を参照すると、絶縁層１９０の一部および回路層Ｃを除去して、パターン化回路層１６０を露出する複数のブラインドホールＢを形成する。ここで、絶縁層１９０の一部および回路層Ｃを除去する方法は、例えば、レーザーアブレーション（laser ablation）または機械穴あけであるが、本発明はこれに限定されない。次に、図１（ｆ）を参照すると、ブラインドホールＢの中に複数の導電スルーホール構造１８０を形成する。導電スルーホール構造１８０は、ブラインドホールＢを充填し、且つ回路層Ｃに接続される。ここで、導電スルーホール構造１８０を形成する方法は、例えば、ビアフィリングめっき（via filling plating）プロセスである。次に、図１（ｇ）を参照すると、回路層Ｃをパターン化して、別の２つのパターン化回路層１７０を形成する。パターン化回路層１６０は、導電スルーホール構造１８０を介してパターン化回路層１７０に電気接続される。ここまでで、仮キャリア１００に回路構造ＣＳ１、ＣＳ２が形成される。
【００２７】
次に、図１（ｈ）を参照すると、仮キャリア１００および回路構造ＣＳ１、ＣＳ２を切断して、第２銅層１３０の辺縁および第２めっき銅層１３２の辺縁を露出する。ここで、仮キャリア１００および回路構造ＣＳ１、ＣＳ２を切断する方法は、例えば、レーザー切断または機械切断である。
【００２８】
次に、図１（ｉ）および図１（ｋ）を参照すると、仮キャリア１００および回路構造ＣＳ１、ＣＳ２を第２銅層１３０の露出した辺縁および第２めっき銅層１３２の露出した辺縁に沿って分離し、互いに独立した２つのパッケージ基板１０、２０を形成する。さらに詳しく説明すると、仮キャリア１００および回路構造ＣＳ１、ＣＳ２を第２銅層１３０の露出した辺縁および第２めっき銅層１３２の露出した辺縁に沿って分離するステップについて、まず、図１（ｉ）を参照すると、第１分離プロセスを行って、第２銅層１３０および第２めっき銅層１３２を分離する。第２銅層１３０および第２めっき銅層１３２は、表面に接着されているだけなので、機械的な力を用いて第２銅層１３０および第２めっき銅層１３２を容易に剥がすことができる。次に、図１（ｊ）を参照すると、第２分離プロセスを行って、第１銅層１１０および第３銅層１５０をそれぞれ第１めっき銅層１１２および第３めっき銅層１５２から分離する。例えば、第１銅層１１０および第１めっき銅層１１２を機械的な力を用いて剥がし、第３銅層１５０および第３めっき銅層１５２を機械的な力を用いて剥がす。最後に、図１（ｊ）および図１（ｋ）を参照すると、第３分離プロセスを行って、第１めっき銅層１１２および第３めっき銅層１５２をそれぞれ回路構造ＣＳ１、ＣＳ２のパターン化回路層１６０から分離し、互いに独立したパッケージ基板１０、２０を形成する。これで、パッケージ基板１０、２０の製造が完了する。第３分離プロセスは、例えば、機械的な力を用いて剥がしてもよく、あるいは、マイクロエッチング（micro-etching）プロセスを行ってもよい。
【００２９】
本実施形態は、仮キャリア１００および回路構造ＣＳ１、ＣＳ２の切断により露出した第２銅層１３０の辺縁および第２めっき銅層１３２の辺縁に沿って、仮キャリア１００および回路構造ＣＳ１、ＣＳ２を分離することにより、独立したパッケージ基板１０、２０を形成するため、プレートを分離しやすいという利点がある。
【００３０】
以上のように、本発明は、第１誘電体層および第２誘電体層が第１銅層および第３銅層の辺縁よりも所定距離引っ込んだ第２銅層の辺縁および第２めっき銅層の辺縁を完全に被覆し、且つ第１誘電体層の辺縁および第２誘電体層の辺縁が第１銅層の辺縁および第３銅層の辺縁と実質的に整列する、つまり、第１誘電体層および第２誘電体層が第２銅層および第２めっき銅層を完全に密封して、完全な密封境界を形成するため、本発明の仮キャリアは、強い密封境界を有することができる。また、第１誘電体層および第２誘電体層は、第２銅層の辺縁および第２めっき銅層の辺縁を完全に被覆するため、仮キャリアの強度および膨張収縮均一性を効果的に向上させることができる。また、仮キャリアおよび回路構造の切断により露出した第２銅層の辺縁および第２めっき銅層の辺縁に沿って仮キャリアおよび回路構造を分離し、２つの独立したパッケージ基板を形成するため、プレートを分離しやすく、且つ製造プロセスおよびプレート切断の収率を上げるという利点がある。
【００３１】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【産業上の利用可能性】
【００３２】
本発明は、プレートを分離しやすいという利点を有するパッケージ基板およびその製造方法に関するものである。
【符号の説明】
【００３３】
１０、２０  パッケージ基板
１００  仮キャリア
１０１、１０２  表面
１１０  第１銅層
１１２  第１めっき銅層
１２０  第１誘電体層
１３０  第２銅層
１３２  第２めっき銅層
１４０  第２誘電体層
１５０  第３銅層
１５２  第３めっき銅層
１６０、１７０  パターン化回路層
１８０  導電スルーホール構造
１９０  絶縁層
Ｂ  ブラインドホール
Ｃ  回路層
ＣＳ１、ＣＳ２  回路構造
Ｄ  距離
【図１（ａ）】
0006326026.tif 000002
【図１（ｂ）】
0006326026.tif 000003
【図１（ｃ）】
0006326026.tif 000004
【図１（ｄ）】
0006326026.tif 000005
【図１（ｅ）】
0006326026.tif 000006
【図１（ｆ）】
0006326026.tif 000007
【図１（ｇ）】
0006326026.tif 000008
【図１（ｈ）】
0006326026.tif 000009
【図１（ｉ）】
0006326026.tif 000010
【図１（ｊ）】
0006326026.tif 000011
【図１（ｋ）】
0006326026.tif 000012
【図２】
0006326026.tif 000013