(57)【特許請求の範囲】
【請求項１】
オンパッケージの電圧レギュレーションシステムであって、
当該オンパッケージの電圧レギュレーションシステムの出力ノードでの出力電圧に対応する電圧フィードバック信号を受け、前記出力ノードで結合される複数の電流位相の総出力電流を示す単一の制御信号を出力するプラットフォームコントローラハブ（ＰＣＨ）を含むパッケージの第１半導体ダイと、
前記第１半導体ダイから分離した前記パッケージの第２半導体ダイと
を有し、
前記第２半導体ダイは、
当該オンパッケージの電圧レギュレーションシステムの前記出力ノードへ結合される複数のインダクタと、
ドライバ金属酸化膜半導体電界効果トランジスタ（ＤＲＭＯＳ）制御ユニットと
を有し、
前記ＤＲＭＯＳ制御ユニットは、
当該ＤＲＭＯＳ制御ユニットと前記出力ノードとの間に並列接続される前記複数のインダクタを通じて前記出力ノードへ結合される複数のスイッチトランジスタと、
ＤＲＭＯＳコントローラと
を有し、
前記ＤＲＭＯＳコントローラは、
前記ＰＣＨからの前記単一の制御信号に基づき前記総出力電流を決定し、該総出力電流を前記出力ノードで生成するよう前記複数のインダクタを通じた前記複数の電流位相の分配を決定するロジックと、
前記決定された総出力電流及び分配に基づき前記複数のインダクタを通じて前記複数の電流位相を共有するよう前記複数のスイッチトランジスタを制御するトランジスタドライバと
を有し、
前記ＰＣＨは、前記複数のインダクタを通じて共有される前記総出力電流に対応する電流フィードバック信号を使用することなしに前記単一の制御信号を生成する、
オンパッケージの電圧レギュレーションシステム。
【請求項２】
前記ＤＲＭＯＳコントローラの前記ロジックは更に、前記複数のインダクタを通じた前記複数の電流位相の相対位相を決定するよう構成され、
前記トランジスタドライバは更に、前記相対位相に基づき前記複数のインダクタを通じて前記総出力電流を共有するよう構成される、
請求項１に記載のオンパッケージの電圧レギュレーションシステム。
【請求項３】
前記出力ノードで結合される複数の電流位相の総出力電流を示す前記ＰＣＨからの前記単一の制御信号は、電流コマンドにより示される、
請求項１に記載のオンパッケージの電圧レギュレーションシステム。
【請求項４】
前記ＤＲＭＯＳコントローラの前記ロジックは、
前記電流コマンドに応答して前記出力ノードで前記総出力電流を変化させるよう当該ＤＲＭＯＳコントローラの１又はそれ以上の設定を調整する電流調整モジュールと、
前記調整された１又はそれ以上の設定に基づき前記複数のインダクタを通じた前記総出力電流の前記分配を決定する電流共有モジュールと、
前記トランジスタドライバへ供給されるＰＷＭ信号を生成して、前記トランジスタドライバが前記ＰＷＭ信号に基づき前記複数のスイッチトランジスタを切り替えるようにするパルス幅変調（ＰＷＭ）制御モジュールと
を有する、
請求項３に記載のオンパッケージの電圧レギュレーションシステム。
【請求項５】
前記複数のスイッチトランジスタは、
入力電圧と接地との間に直列に電気的に結合される第１の対のスイッチトランジスタであり、該第１の対のスイッチトランジスタの間の第１の中間ノードは、前記複数のインダクタのうちの第１のインダクタを通じて当該オンパッケージの電圧レギュレーションシステムの前記出力ノードへ電気的に結合される、前記第１の対のスイッチトランジスタと、
前記入力電圧と前記接地との間に直列に電気的に結合される第２の対のスイッチトランジスタであり、該第２の対のスイッチトランジスタの間の第２の中間ノードは、前記複数のインダクタのうちの第２のインダクタを通じて当該オンパッケージの電圧レギュレーションシステムの前記出力ノードへ電気的に結合される、前記第２の対のスイッチトランジスタと
を有する、
請求項１に記載のオンパッケージの電圧レギュレーションシステム。
【請求項６】
前記トランジスタドライバは更に、前記決定された総出力電流及び分配に基づき、前記第１のインダクタを通る前記総出力電流の第１の部分と、前記第２のインダクタを通る前記総出力電流の第２の部分とを生成するように、前記第１の対のスイッチトランジスタ及び前記第２の対のスイッチトランジスタを制御するよう構成される、
請求項５に記載のオンパッケージの電圧レギュレーションシステム。
【請求項７】
前記第１半導体ダイは、前記ＤＲＭＯＳ制御ユニットによって給電される中央演算処理装置（ＣＰＵ）を含む、
請求項１に記載のオンパッケージの電圧レギュレーションシステム。
【請求項８】
前記パッケージの半導体ダイの中央演算処理装置（ＣＰＵ）を更に有し、前記半導体ダイは前記第１半導体ダイから分離しており、前記ＣＰＵは前記ＤＲＭＯＳ制御ユニットによって給電される、
請求項１に記載のオンパッケージの電圧レギュレーションシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電子機器のための電圧レギュレータに関する。
【背景技術】
【０００２】
例えばスマートフォン、ラップトップ又はノートブックコンピュータ、及びタブレットコンピュータ等のモバイルプラットフォームを含む電子機器は、サイズが縮小し続けている。コア電圧レギュレータ（voltage  regulator）（ＶＲ）及び充電器を含む電源供給システムは、しばしば、電子機器（プラットフォーム負荷、又は単にプラットフォームとも呼ばれる。）の最大の構成要素の間にある。電子機器が小さくなるにつれて、ユーザはまた、電源アダプタがより小さく且つより持ち運びしやすくなると期待する。モバイルプラットフォーム設計の課題は、性能に悪影響を与えることなしに、電圧レギュレータ及びアダプタを縮小することである。
【図面の簡単な説明】
【０００３】
配置及び実施形態は、次の図面を参照して詳細に記載され得る。図面において、同じ参照符号は、同じ要素を示す。
【図１Ａ】バックコンバータへ電気的に結合されるコントローラを含む電圧レギュレータのブロック図である。
【図１Ｂ】図１Ａに示される電圧レギュレータによって使用されるコントローラの例のブロック図である。
【図２Ａ】集積ドライバ金属酸化膜半導体電界効果トランジスタ（ＤＲＭＯＳ）へ電気的に結合されるコントローラを含む他の電圧レギュレータのブロック図である。
【図２Ｂ】並列接続される複数のＤＲＭＯＳユニット及び対応するインダクタへ電気的に結合されるコントローラを含む多相電圧レギュレータのブロック図である。
【図３Ａ】一実施形態に従う電圧レギュレータのブロック図である。
【図３Ｂ】一実施形態に従う図３Ａに示されたプラットフォームコントローラハブ（ＰＣＨ）のブロック図である。
【図３Ｃ】一実施形態に従う図３Ａに示されたＤＲＭＯＳコントローラに含まれる制御ロジックのブロック図である。
【図４】一実施形態に従う、ＰＷＭコマンド信号４１０をＤＲＭＯＳ制御ユニットへ供給するよう構成されるＰＣＨを含む電圧レギュレータのブロック図である。
【発明を実施するための形態】
【０００４】
ここで開示される実施形態及び配置は、設計を簡単にし、効率を高め、接続（例えば、半田バンプ又は接合）を減らし、サイズを低減し、及び／又は電力段を制御する費用を削減するために、高周波オンパッケージ電圧レギュレータ内でロジックを分配する。
【０００５】
プラットフォーム電圧レギュレータのサイズ及び費用を最小限とする又は低減する１つの方法は、システムオンチップ（system-on-a-chip）（ＳＯＣ）ダイ又はパッケージのいずれかで高周波電圧レギュレータ（high-frequency  voltage  regulator）（ＨＦＶＲ）を使用することである。一例として、制限なしで、スイッチング周波数は数十ＭＨｚの範囲をとってよい。しかしながら、当業者ならば、より高い又はより低いスイッチング周波数が使用されてよいと認識するであろう。オンダイ又はオンパッケージのＨＦＶＲを使用することは、よりずっと少ないプラットフォーム電圧レギュレータ及びよりずっと小さいプラットフォーム電源供給システムをもたらす。しかしながら、オンダイ集積の解決策に伴う問題は、オンダイの電圧レギュレータの比較的低いスケーラビリティである。更に、オンパッケージの電圧レギュレータは、複数の並列な位相の間での電流共有を制御するのに使用されるバンプ面積の増大により、更に多くのシリコンダイを必要とすることがあり、これにより費用がかかる。
【０００６】
例えば、図１Ａは、バックコンバータ１１２へ電気的に結合されるコントローラ１１０を含む従来の電圧レギュレータ１００のブロック図である。バックコンバータ１１２は、第１のスイッチトランジスタ１１４、第２のスイッチトランジスタ１１６、インダクタ１１８、及びキャパシタ１２０を含む。第１のスイッチトランジスタ１１４及び第２のスイッチトランジスタ１１６の夫々は、電界効果トランジスタ（field  effect  transistor）（ＦＥＴ）であってよい。第１のスイッチトランジスタ１１４及び第２のスイッチトランジスタ１１６は、直流（direct  current）（ＤＣ）入力電圧Ｖｉｎと接地との間に直列に結合されている。第１のスイッチトランジスタ１１４と第２のスイッチトランジスタ１１６との間の中間ノード１２２は、インダクタ１１８の第１の端部へ結合されている。インダクタ１１８の第２の端部は、出力電圧Ｖｏｕｔをプラットフォーム負荷（又は電子機器）へ供給する出力ノード１２４と見なされる。キャパシタ１２０は、出力ノード１２４と接地との間に結合されている。インダクタ１１８及びキャパシタ１２０は、電圧レギュレータ１００の出力フィルタを形成する。
【０００７】
バックコンバータ１１２は、電流フィードバック信号Ｉｓｅｎｓｅ及び電圧フィードバック信号Ｖｓｅｎｓｅをコントローラ１１０へ供給する。電流フィードバック信号Ｉｓｅｎｓｅは、インダクタ１１８を通る出力電流Ｉｏｕｔを示す。電圧フィードバック信号Ｖｓｅｎｓｅは、出力電圧Ｖｏｕｔを示す。コントローラ１１０は、電流及び電圧フィードバック信号Ｉｓｅｎｓｅ及びＶｓｅｎｓｅを使用して、入力電圧Ｖｉｎ又は負荷条件の変化に関わらず所望の許容範囲内で一定のままである選択された大きさの固定された又は可変な出力電圧Ｖｏｕｔを生成するようにバックコンバータ１１２を制御する。また、負荷の増大による出力電圧の垂下を伴う“負荷直線”を実装することが可能である。コントローラ１１０はまた、電圧レギュレータ１００を過電流条件から保護するのを助けるために、電流フィードバック信号Ｉｓｅｎｓｅを使用してよい。
【０００８】
図１Ｂは、図１Ａに示される電圧レギュレータ１００によって使用されるコントローラ１１０の例のブロック図である。コントローラ１１０は、パルス幅変調（pulse  width  modulation）（ＰＷＭ）制御デバイス１２６、トランジスタドライバ回路１２８、電圧検知デバイス１３０、及び電流検知デバイス１３２を含む。電圧検知デバイス１３０は、出力電圧Ｖｏｕｔを示す電圧フィードバック信号Ｖｓｅｎｓｅを受信する。電流検知デバイス１３２は、インダクタ１１８を通る出力電流Ｉｏｕｔを示す電流フィードバック信号Ｉｓｅｎｓｅを受信する。電圧検知デバイス１３０及び電流検知デバイス１３２は、出力信号をＰＷＭ制御デバイス１２６へ供給する。デバイス１２６、１３０及び１３２は、補償及びフィルタリングネットワークを更に含んでよい。
【０００９】
フィードバック信号Ｉｓｅｎｓｅ及びＶｓｅｎｓｅに基づき、ＰＷＭ制御デバイス１２６は、トランジスタドライバ回路１２８へ供給されるパルス幅変調信号を生成する。トランジスタドライバ回路１２８は、駆動信号１３４，１３６をバックコンバータ１１２の第１のスイッチトランジスタ１１４及び第２のスイッチトランジスタ１１６へ供給する（図１Ａ及び１Ｂに示される。）。より具体的に、トランジスタドライバ回路１２８は、ＰＷＭ信号を第１のスイッチトランジスタ１１４及び第２のスイッチトランジスタ１１６へ供給する。ＰＷＭ信号（又は駆動信号１３４，１３６）の幅は、入力電圧Ｖｉｎを出力ノード１２４での出力電圧Ｖｏｕｔの選択された大きさに変換するよう第１及び第２のスイッチトランジスタ１１４，１１６のタイミングを制御する。
【００１０】
１よりも多い位相が使用される場合に、コントローラ１１０は、並列接続されている複数のバックコンバータ１１２（位相ごとに１つ）へ結合されてよい。このように、コントローラ１１０は、位相の数と同数の対の駆動信号１３４，１３６並びに電流モニタリング及び位相平衡入力を含む。
【００１１】
図２Ａは、集積ドライバ金属酸化膜半導体電界効果トランジスタ（driver  metal-oxide-semiconductor  field-effect  transistor）（ＤＲＭＯＳ）２１２へ電気的に結合されるコントローラ２１０を含む他の電圧レギュレータ２００のブロック図である。ＤＲＭＯＳ２１２は、集積ドライバ２１４（又はＦＥＴドライバ２１４）からの駆動信号によって駆動されるスイッチトランジスタ１１４，１１６を含む。図２Ａに示される電圧レギュレータ２００は、コントローラ２１０が、インダクタ１１８を通る出力電流Ｉｏｕｔ及び出力電圧Ｖｏｕｔを夫々示すフィードバック信号Ｉｓｅｎｓｅ及びＶｓｅｎｓｅに基づき、いつ個々のトランジスタ１１４，１１６を切り替えるべきかを制御するよう、スイッチング周波数を設定し、ＰＷＭ信号２１６を生成する点で、図１Ａに示された電圧レギュレータ１００と同様である。しかしながら、図２Ａにおけるコントローラ２１０は、図１Ｂに示されたトランジスタドライバ回路１２８を含まない。むしろ、図２Ａにおけるコントローラ２１０は、ＤＲＭＯＳ２１２の集積ドライバ２１４へ直接にＰＷＭ信号２１６を供給する。図２Ａに示されている例では、コントローラ２１０はまた、不連続導通モード（discontinuous  conduction  mode）（ＤＣＭ）においてスイッチトランジスタ１１４，１１６を駆動するようＤＣＭ信号２１８をＤＲＭＯＳ２１２へ供給してよい。
【００１２】
図２Ｂは、並列接続されている複数のＤＲＭＯＳユニット２１２（ａ）、２１２（ｂ）、２１２（ｃ）、２１２（ｄ）及び対応するインダクタ１１８（ａ）、１１８（ｂ）、１１８（ｃ）、１１８（ｄ）へ電気的に結合されているコントローラ２１０を含む多相電圧レギュレータ２３０のブロック図である。この例では、４つの相が使用されているが、当業者であれば、より多い又はより少ない位相がまた使用されてよいと認識するであろう。電流共有及び位相平衡を提供するよう、コントローラ２１０は、夫々のインダクタ１１８（ａ）、１１８（ｂ）、１１８（ｃ）、１１８（ｄ）を通る出力電流ごとの電流フィードバック信号Ｉｓｅｎｓｅ１、Ｉｓｅｎｓｅ２、Ｉｓｅｎｓｅ３、Ｉｓｅｎｓｅ４を受信し、別個のＰＷＭ信号２１６（ａ）〜（ｄ）を各ＤＲＭＯＳユニット２１２（ａ）、２１２（ｂ）、２１２（ｃ）、２１２（ｄ）へ供給する。このように、接続又はバンプの数は、コントローラ２１０によって制御される位相ごとに増える。
【００１３】
本願の発明者は、図１Ａ、１Ｂ、２Ａ及び２Ｂに示されている電圧レギュレータの解決策が、特定のオンパッケージ電圧レギュレータ（on-package  voltage  regulator）（ＯＰＶＲ）用途にとってあまりに高価及び／又は非効率であることがあると気付いた。例えば、ＯＰＶＲのインダクタンスは、マザーボード上で通常使用されるものよりも二桁近く著しく小さいことがあり、このことは直流抵抗（direct  current  resistance）（ＤＣＲ）検知を極めて困難なものとする。正確な電流情報によらないと、位相間の電流共有は困難であり、あるいは、ほぼ不可能である。このことは、高い電流を消費し且つ同時に複数の位相を必要とする今日のＳＯＣにとって問題となり得る。更に、図２Ｂに示されているＤＲＭＯＳユニット２１２（ａ）、２１２（ｂ）、２１２（ｃ）、２１２（ｄ）はインダクタ電流を測定してよいが、この情報をコントローラ２１０へ送信するために特別な高周波チャネルが必要となり得る。加えて、上述されたように、コントローラ２１０が全ての位相を駆動している場合は、使用される接続又はバンプが増大する。このことは、あらゆるバンプがお金及び効率損失の点から高価であるために、費用を増大させるとともにＯＰＶＲ効率を低下させる。また、最大位相カウントをサポートするコントローラを使用することは、特定の設計にとって有用である。このことは、複数のコントローラ、又はより大きく且つより高価なコントローラのいずれかを意味する。
【００１４】
このように、ここで開示される特定の実施形態は、ＰＷＭ信号又は電流共有のためのコントローラ（例えば、図２Ａ及び２Ｂに示されているコントローラ２１０）に依存するのではなく、集積ＤＲＭＯＳコントローラがＰＷＭ信号及び電流共有を提供するように、高周波オンパッケージ電圧レギュレータ内でロジックを分配する。かかる実施形態は、高周波オンパッケージ電圧レギュレータのための、より安価で、より簡単で、且つより効率的な解決策を提供する。
【００１５】
図３Ａは、一実施形態に従う電圧レギュレータ３００のブロック図である。電圧レギュレータ３００は、例えば、高周波オンパッケージ電圧レギュレータとして使用されてよい。言い換えると、電圧レギュレータ３００は、プラットフォームの中央演算処理装置（central  processing  unit）（ＣＰＵ）又はＳＯＣとともにパッケージ上に含まれてよい。電圧レギュレータ３００は、ＤＲＭＯＳ制御ユニット３１２へ電気的に結合されるプラットフォームコントローラハブ（platform  controller  hub）（ＰＣＨ）３１０を含む。ＤＲＭＯＳ制御ユニット３１２は、第１の対のスイッチトランジスタ１１４（ａ），１１６（ａ）及び第２の対のスイッチトランジスタ１１４（ｂ），１１６（ｂ）と集積されているＤＲＭＯＳコントローラ３１４を含む。以下で論じられるように、図３Ａに示されているＤＲＭＯＳ制御ユニット３１２は、幾つかの点で図２Ａに示されているＤＲＭＯＳ２１２と相違する。例えば、図２Ａに示された集積ＦＥＴドライバ２１４を含むことに加えて、図３Ａに示されているＤＲＭＯＳコントローラ３１４は、ＰＣＨ３１０によって命令される電流の全ての位相の出力電流を制御する制御ロジックを更に含む。
【００１６】
この例となる実施形態において、ＤＲＭＯＳ制御ユニット３１２は、電流の２つの相Ｉｏｕｔ（ａ）及びＩｏｕｔ（ｂ）を供給するよう構成される。然るに、電圧レギュレータ３００は、第１の対のスイッチトランジスタ１１４（ａ），１１６（ａ）へ結合されている第１のインダクタ１１８（ａ）と、第２の対のスイッチトランジスタ１１４（ｂ），１１６（ｂ）へ結合されている第２のインダクタ１１８（ｂ）とを含む。しかしながら、当業者ならば、他の実施形態は、単一の電流を供給するための単一のトランジスタ対及び単一のインダクタ、又は多くの位相を供給するための２よりも多いトランジスタ対及び２よりも多いインダクタを含んでよいと認識するであろう。
【００１７】
第１の対のスイッチトランジスタ１１４（ａ），１１６（ａ）及び第２の対のスイッチトランジスタ１１４（ｂ），１１６（ｂ）の夫々は、ＦＥＴであってよい。第１の対のスイッチトランジスタ１１４（ａ），１１６（ａ）は、ＤＣ入力電圧Ｖｉｎと接地との間に直列に結合されている。同様に、第２の対のスイッチトランジスタ１１４（ｂ），１１６（ｂ）は、ＤＣ入力電圧Ｖｉｎと接地との間に直列に結合されている。第１の対のスイッチトランジスタ１１４（ａ），１１６（ａ）の間の第１の中間ノード１２２（ａ）は、第１のインダクタ１１８（ａ）の第１の端部へ結合され、第２の対のスイッチトランジスタ１１４（ｂ），１１６（ｂ）の間の第２の中間ノード１２２（ｂ）は、第２のインダクタ１１８（ｂ）の第１の端部へ結合されている。第１のインダクタ１１８（ａ）の第２の端部及び第２のインダクタ１１８（ｂ）の第２の端部は、出力電圧Ｖｏｕｔをプラットフォーム負荷（又は電子機器）へ供給する出力ノード１２４（例えば、出力レール）へ電気的に結合されている。キャパシタ１２０は、出力ノード１２４と接地との間に結合されている。インダクタ１１８（ａ），１１８（ｂ）及びキャパシタ１２０は、電圧レギュレータ３００の出力フィルタを形成する。
【００１８】
特定の実施形態において、例えば図１Ａ、１Ｂ、２Ａ及び２Ｂに示されたコントローラ１１０，２１０等の別個の電力コントローラを使用することよりむしろ、プラットフォームのＰＣＨ３１０は、ＯＰＶＲ電源供給のためのメインコントローラとして使用される。一般に、特定のプラットフォームのために構成されるＰＣＨは、ＣＰＵとともに使用される特定のデータ経路及びサポート機能を含む。ＰＣＨは、例えば、システムクロック、ＣＰＵとの直接メディアインターフェース、及び／又はフレキシブル表示インターフェース（例えば、集積グラフィクスによりプロセッサをサポートする場合）を提供してよい。特定の実施形態において、ＰＣＨ３１０は、ＣＰＵと同じパッケージ上にある。他の実施形態では、ＰＣＨ３１０は、ＳＯＣの部分としてＣＰＵと同じダイ上に集積される。図３Ａに示されている実施形態においては、しかしながら、ＰＣＨ３１０及びＤＲＭＯＳ制御ユニット３１２は、互いと同じパッケージ上にあるが、同じダイ上にはない。そのような実施形態において、ＰＣＨ３１０及びＤＲＭＯＳ制御ユニット３１２は、異なるエンティティ又はソース（例えば、製造者）によって提供されてよい。
【００１９】
図３Ａに示されているように、ＰＣＨ３１０は、ＯＰＶＲ電源供給のためのメインコントローラとして使用される。ＰＣＨ３１０は、そのデジタル及びアナログ回路を使用して、出力ノード１２４での出力電圧Ｖｏｕｔを示す電圧フィードバック信号Ｖｓｅｎｓｅに基づき電流コマンド３１６を生成する。例えば、図３Ｂは、一実施形態に従う図３Ａで示されたＰＣＨ３１０のブロック図である。図３Ｂに示されている例において、ＰＣＨは、電圧コンパレータモジュール３１８、増幅器モジュール３２０、及びデジタル補償モジュール３２２を含む。
【００２０】
電圧コンパレータモジュール３１８は、電圧フィードバック信号Ｖｓｅｎｓｅをリファレンス電圧Ｖｒｅｆと比較し、電圧差を増幅器モジュール３２０へ出力する。増幅器モジュール３２０は、電圧コンパレータモジュール３１８からの電圧差（又は電圧誤差）を増幅し、増幅された信号をデジタル補償モジュール３２２へ供給する。デジタル補償モジュール３２２は、電圧誤差に基づき電流コマンド３１６を生成する。ＰＣＨ３１０は、電流コマンド３１６をＤＲＭＯＳ制御ユニット３１２のＤＲＭＯＳコントローラ３１４へ送る。一実施形態において、電流コマンド３１６は、出力ノード１２４で供給すべき総電流（例えば、Ｉｏｕｔ（ａ）＋Ｉｏｕｔ（ｂ））をＤＲＭＯＳコントローラ３１４に示す。しかしながら、ＰＣＨ３１０は、如何にして電流が異なるインダクタ１１８（ａ），１１８（ｂ）の間で共有及び／又は位相補償されるべきかに関与しない。よって、特定の実施形態において、個々のインダクタ１１８（ａ），１１８（ｂ）を通る出力電流を示す電流フィードバック信号（例えば、図２Ｂに示された電流フィードバック信号Ｉｓｅｎｓｅ１、Ｉｓｅｎｓｅ２、Ｉｓｅｎｓｅ３及びＩｓｅｎｓｅ４）は、ＰＣＨ３１０へ供給されない。
【００２１】
加えて、又は他の実施形態においては、ＰＣＨ３１０は、適切な電圧レギュレータ出力電圧値、スリューレート、及びＳＯＣの動作モードを選択的に制御するよう、例えば、シリアル電圧識別（serial  voltage  identification）（ＳＶＩＤ又はＩ２Ｃ）バスを通じて、ＳＯＣ（図示せず。）と通信する。例えば、スリープモードにおいて、ＰＣＨ３１０は、ＤＣＭ又は低電力信号２１８をＤＲＭＯＳコントローラ３１４へ送信することができ、これは、ＤＲＭＯＳ制御ユニット３１２がＤＣＭモードに入ること及び／又は位相の幾つかをカットすることを可能にする。
【００２２】
電流コマンド３１６に応答して、ＤＲＭＯＳ制御ユニット３１２のＤＲＭＯＳコントローラ３１４（特定の実施形態において、１よりも多い位相を有する。）は、ＰＣＨ３１０によって命令された電流へと位相の総出力電流（例えば、Ｉｏｕｔ（ａ）＋Ｉｏｕｔ（ｂ））を制御するよう構成される。特定の実施形態において、ＤＲＭＯＳ制御ユニット３１２は、高い精度を有する必要がなく、総出力電流は、ＰＣＨの命令された電流の実際の値から外れてよい。これは、ＰＣＨ３１０が、適切な出力電圧Ｖｏｕｔを維持するよう総電流の値を補正するためにフィードバックループを使用するためである。電流コマンド３１６は、出力電圧Ｖｏｕｔのためのプロキシとしてのみ見なされてよい。他の実施形態においては、電流コマンド３１６は、単に、電圧フィードバック信号Ｖｓｅｎｓｅとリファレンス電圧Ｖｒｅｆとの間の電圧誤差のインジケーションを提供し、ＤＲＭＯＳコントローラ３１４は、位相の総出力電流を決定する。
【００２３】
特定の実施形態において、ＤＲＭＯＳ制御ユニット３１２はまた、異なる位相電流Ｉｏｕｔ（ａ）及びＩｏｕｔ（ｂ）の間の電流共有及び位相平衡を提供し且つ維持するよう構成される。例えば、図３Ｃは、一実施形態に従う図３Ａに示されたＤＲＭＯＳコントローラ３１４に含まれる制御ロジックのブロック図である。この例において、ＤＲＭＯＳコントローラ３１４に含まれる制御ロジックは、電流調整モジュール３２４、電流共有モジュール３２６、及びＰＷＭ制御モジュール３２８を含む。当業者には、あらゆるモジュール３２４，３２６，３２８があらゆる実施形態において必要とされるわけではないと認識されるであろう。例えば、電流共有モジュール３２６は、単相を使用する実施形態においては使用されなくてよい。
【００２４】
図３Ｃに示されている例において、電流調整モジュール３２４は、ＰＣＨ３１０から電流コマンド３１６を受け取り、ＤＲＭＯＳコントローラ３１４の設定を調整して、出力ノード１２４で生成される総電流を変化させる。電流調整モジュール３２４は、調整された設定及び／又は変化した総電流のインジケーションを電流共有モジュール３２６へ与える。電流共有モジュール３２６は、如何にして電流を異なる位相の間で分配すべきかを決定する。例えば、特定の用途に依存して、出力電流Ｉｏｕｔ（ａ）の振幅は出力電流Ｉｏｕｔ（ｂ）の振幅と同じであってよく、あるいは、出力電流Ｉｏｕｔ（ａ）の振幅は出力電流Ｉｏｕｔ（ｂ）の振幅と異なってよい。他の例として、電流共有モジュール３２６はまた、出力電流Ｉｏｕｔ（ａ）の位相を、出力電流Ｉｏｕｔ（ｂ）の位相と同じか又は異なるように制御してよい。また、Ｉｏｕｔ（ａ）及びＩｏｕｔ（ｂ）は、より良い軽負荷効率を達成するために、位相の１つのための“ベイビー・バック（baby-back）”コンバータをサポートするように、特定の割合で保たれてよい。
【００２５】
特定の実施形態において、図３Ｃに示されていないが、電流調整モジュール３２４及び／又は電流共有モジュール３２６は、各々のインダクタ１１８（ａ），１１８（ｂ）を通る出力電流Ｉｏｕｔ（ａ）及びＩｏｕｔ（ｂ）を示す電流フィードバック信号（例えば、Ｉｓｅｎｓｅ信号）を受信してよい。電流フィードバック信号を電流調整モジュール３２４及び／又は電流共有モジュール３２６へ供給することは、例えば、第１のインダクタ１１８（ａ）を通る出力電流Ｉｏｕｔ（ａ）における誤差が、第２のインダクタ１１８（ｂ）を通る出力電流Ｉｏｕｔ（ｂ）における誤差と異なる場合に、有用であり得る。他の例においては、ＤＲＭＯＳコントローラ３１４は、ＦＥＴ電流を直接に測定し、電力段の間のより良い電流共有のために測定を使用してよい。しかしながら、出力電流Ｉｏｕｔ（ａ），Ｉｏｕｔ（ｂ）における誤差がおおよそ同じである実施形態においては、電流フィードバック信号を電流調整モジュール３２４及び／又は電流共有モジュール３２６へ正確に供給する必要性は、低減又は削除されてよい。更に、ＤＲＭＯＳ制御ユニット３１２は、電流調整モジュール３２４及び／又は電流共有モジュール３２６によって使用される出力電流Ｉｏｕｔ（ａ），Ｉｏｕｔ（ｂ）を測定し、電圧フィードバック信号ＶｓｅｎｓｅのみがＰＣＨ３１０へ送られるので、電流フィードバック信号（Ｉｓｅｎｓｅ）をＰＣＨ３１０又は他のオンパッケージ部品へ送信するために特別の高周波チャネルを使用することは不要である。
【００２６】
電流共有モジュール３２６（又は、電流共有モジュール３２６が使用されない場合は電流調整モジュール３２４）の出力に基づき、ＰＷＭ制御モジュール３２８は、ＤＲＭＯＳコントローラ３１４のトランジスタドライバ（図示せず。）へ供給されるパルス幅変調信号を生成する。図１Ｂに示されたトランジスタドライバ回路１２８又は図２Ａに示された集積ドライバ２１４と同じように、図３Ａに示されているＤＲＭＯＳコントローラ３１４のトランジスタドライバは、ＰＷＭ信号を第１の対のスイッチトランジスタ１１４（ａ），１１６（ａ）及び第２の対のスイッチトランジスタ１１４（ｂ），１１６（ｂ）へ供給する。ＰＷＭ信号の幅は、第１の対のスイッチトランジスタ１１４（ａ），１１６（ａ）及び第２の対のスイッチトランジスタ１１４（ｂ），１１６（ｂ）のタイミングを制御する。
【００２７】
ＤＲＭＯＳコントローラ３１４に含まれる制御ロジックは、ＰＷＭクロック又は一定のオンタイムを設定する。特定の実施形態において、フィードバック補償は、ＤＲＭＯＳ制御ユニット３１２のスイッチング周波数に基づきＰＣＨ３１０においてセットアップされる。よって、ＰＷＭクロック又は一定のオンタイムは、所与のスイッチング周波数について微調整されてよい。加えて、又は他の実施形態において、ＤＲＭＯＳコントローラ３１４に含まれる制御ロジックは、作動して、不連続導通モードを認め、過電流保護を提供する。
【００２８】
特定の実施形態において、複数のＤＲＭＯＳ制御ユニット３１２は、あらゆる数の位相をサポートするよう並行して使用されてよい。加えて、又は他の実施形態において、ＰＣＨ３１０は、ＰＷＭクロックを含んでよく、ＰＷＭ信号（必要ならば、更に、ＤＣＭ）をＤＲＭＯＳ制御ユニット３１２へ送信してよい。
【００２９】
例えば、図４は、一実施形態に従って、ＰＷＭコマンド信号４１０をＤＲＭＯＳ制御ユニット３１２へ供給するよう構成されるＰＣＨ３１０を含む電圧レギュレータ４００のブロック図である。電圧レギュレータ４００は、例えば、高周波オンパッケージ電圧レギュレータとして使用されてよい。言い換えると、電圧レギュレータ４００は、プラットフォームの中央演算処理装置（ＣＰＵ）又はＳＯＣとともにパッケージにおいて含まれてよい。
【００３０】
ＤＲＭＯＳ制御ユニット３１２は、第１の対のスイッチトランジスタ１１４（ａ），１１６（ａ）及び第２の対のスイッチトランジスタ１１４（ｂ），１１６（ｂ）と集積されているＤＲＭＯＳコントローラ３１４を含む。図３Ａに関して先に論じられたように、第１の対のスイッチトランジスタ１１４（ａ），１１６（ａ）及び第２の対のスイッチトランジスタ１１４（ｂ），１１６（ｂ）は夫々、インダクタ１１８（ａ），１１８（ｂ）へ結合されている。当業者には、他の実施形態が、単一の位相を提供するための単一のトランジスタ対及び単一のインダクタ、又は多数の位相を提供するための２よりも多いトランジスタ対及び２よりも多いインダクタを含んでよいと認識するであろう。
【００３１】
図４において、ＰＣＨ３１０は、オンパッケージ電圧レギュレータに使用されるクロックを伴うＰＷＭモジュール４１２を含む。ＰＣＨ３１０は、ＤＲＭＯＳ制御ユニット３１２へ供給するＰＷＭコマンド信号４１０を生成するために、ＰＷＭモジュール４１２を含む自身のデジタル及びアナログ回路を使用する。例えば、図４に示されているＰＣＨ３１０の特定の実施形態は、ＰＷＭコマンド信号４１０を生成するよう、ＰＷＭモジュール４１２とともに、図３Ｂに示された電圧コンパレータモジュール３１８、増幅器モジュール３２０、及びデジタル補償モジュール３２２を使用する。先に論じられたように、電圧コンパレータモジュール３１８は、電圧フィードバック信号Ｖｓｅｎｓｅをリファレンス電圧Ｖｒｅｆと比較し、電圧差を増幅器モジュール３２０へ出力する。増幅器モジュール３２０は、電圧コンパレータモジュール３１８からの電圧差（又は電圧誤差）を増幅し、増幅された信号をデジタル補償モジュール３２２へ供給する。デジタル補償モジュール３２２は、電圧誤差に基づきデジタル補償を提供する。しかしながら、電流コマンド３１６をＤＲＭＯＳ制御ユニット３１２へ出力することよりむしろ、ＰＷＭモジュール４１２は、ＰＷＭコマンド信号４１０を生成するためにデジタル補償モジュール３２２の出力を使用する。
【００３２】
加えて、又は他の実施形態において、ＰＣＨ３１０は、適切な電圧レギュレータ出力電圧値、スリューレート、及びＳＯＣの動作モードを選択的に制御するよう、例えば、ＳＶＩＤバスを通じて、ＳＯＣ（図示せず。）と通信する。例えば、スリープモードにおいて、ＰＣＨ３１０は、ＤＣＭ信号２１８をＤＲＭＯＳコントローラへ送信することができる。このことは、ＤＲＭＯＳ制御ユニット３１２がＤＣＭモードに入ること及び／又は位相の幾つかをカットすることを可能にする。
【００３３】
図４におけるＰＣＨ３１０は、ＤＲＭＯＳ制御ユニット３１２を、あたかもそれが単相電力段にあるかのように制御するために、ＰＷＭコマンド信号４１０を使用する。ＤＲＭＯＳコントローラ３１４は、ＰＷＭコマンド信号４１０を分周すること及び位相間で電流を共有することに関与する。例えば、ＤＲＭＯＳコントローラ３１４は、ＰＣＨ３１０から受信されるＰＷＭコマンド信号４１０を受信して異なる位相に分割する分周器４１４を含む。図３Ｃに関して先に論じられたように、ＤＲＭＯＳ制御ユニット３１２はまた、異なる位相電流Ｉｏｕｔ（ａ）及びＩｏｕｔ（ｂ）の間の電流共有を提供し且つ維持するよう構成される。
【００３４】
加えて、又は他の実施形態において、ＤＲＭＯＳコントローラ３１４に含まれる制御ロジックは、作動して、不連続導通モードを認め、過電流保護を提供する。
【００３５】
ここで開示される特定の実施形態は、設計ごとの位相の数の比較的容易な変更を可能にする。図３Ａに示された実施形態において、例えば、ＰＣＨ３１０における幾つかの一定の係数は、位相の数に基づき変更されてよい。他の例として、図４に示されたＰＣＨ３１０におけるＰＷＭモジュールのクロック周波数は、位相の数に基づき変更されてよい。加えて、又はここで開示される他の実施形態において、より少ないバンプ又は接続は、ＤＲＭＯＳ制御ユニットを使用するオンパッケージ電圧レギュレータに使用されてよく、このことは、より安価な費用及びより高い効率を意味する。
【実施例】
【００３６】
以下の例は、更なる実施形態に関する。
【００３７】
例１において、オンパッケージの電圧レギュレーションシステムは、ＰＣＨ、複数のインダクタ、及びＤＲＭＯＳ制御ユニットを含む。ＰＣＨは、オンパッケージの電圧レギュレーションシステムの出力ノードでの出力電圧に対応する電圧フィードバック信号を受信し、電圧フィードバック信号とリファレンス電圧との間の差に基づき制御信号を出力するよう構成される。複数のインダクタは、オンパッケージの電圧レギュレーションシステムの出力ノードへ結合される。ＤＲＭＯＳ制御ユニットは、複数のスイッチトランジスタ及びＤＲＭＯＳコントローラを含む。複数のスイッチトランジスタは、複数のインダクタを通じて出力ノードへ結合される。複数のインダクタは、ＤＲＭＯＳ制御ユニットと出力ノードとの間に並列に接続される。ＤＲＭＯＳコントローラは、ロジック及びトランジスタドライバを含む。ＤＲＭＯＳコントローラのロジックは、ＰＣＨからの制御信号に基づき出力電流を決定し、複数のインダクタを通じた出力電流の分配を決定すべきである。トランジスタドライバは、決定された出力電流及び分配に基づき、複数のインダクタを通じて出力電流を共有するようスイッチトランジスタを制御すべきである。
【００３８】
例２は、例１のオンパッケージの電圧レギュレーションシステムを含み、ＤＲＭＯＳコントローラのロジックは更に、複数のインダクタを通る個々の電流の相対位相を決定するよう構成され、トランジスタドライバは更に、相対位相に基づき複数のインダクタを通じて出力電流を共有するよう構成される。
【００３９】
例３は、例１のオンパッケージの電圧レギュレーションシステムを含み、ＰＣＨからの制御信号は電流コマンドを含む。
【００４０】
例４は、例３のオンパッケージの電圧レギュレーションシステムを含み、ＰＣＨは、電圧フィードバック信号をリファレンス電圧と比較し、電圧フィードバック信号とリファレンス電圧との間の差に対応する電圧誤差信号を出力する電圧コンパレータモジュールを含む。ＰＣＨは、電圧誤差に基づき電流コマンドを生成するデジタル補償モジュールを更に含む。
【００４１】
例５は、例４のオンパッケージの電圧レギュレーションシステムを含み、ＰＣＨは、電圧誤差をデジタル補償モジュールへ供給するより前に電圧誤差信号を増幅する増幅器モジュールを更に含む。
【００４２】
例６は、例３のオンパッケージの電圧レギュレーションシステムを含み、ＤＲＭＯＳコントローラのロジックは、電流コマンドに応答して出力ノードでの出力電流を変化させるようＤＲＭＯＳコントローラの１又はそれ以上の設定を調整する電流調整モジュールと、調整された１又はそれ以上の設定に基づき複数のインダクタを通じた出力電流の分配を決定する電流共有モジュールと、トランジスタドライバへ供給されるＰＷＭ信号を生成するＰＷＭ制御モジュールとを含む。トランジスタドライバは、ＰＷＭ信号に基づきスイッチトランジスタを切り替える。
【００４３】
例７は、例１のオンパッケージの電圧レギュレーションシステムを含み、ＰＣＨからの制御信号はＰＷＭコマンド信号を含む。
【００４４】
例８は、例７のオンパッケージの電圧レギュレーションシステムを含み、ＰＣＨは、電圧フィードバック信号とリファレンス電圧との間の差に基づきＰＷＭコマンドを生成するＰＷＭモジュールを含む。
【００４５】
例９は、例７のオンパッケージの電圧レギュレーションシステムを含み、ＤＲＭＯＳコントローラは、出力電流の決定された分配に基づき、ＰＷＭコマンド信号を、複数のインダクタを通る個々の電流に対応する異なる位相に分割する分周器を含む。
【００４６】
例１０は、例１のオンパッケージの電圧レギュレーションシステムを含み、ＰＣＨは、複数のインダクタを通じて共有される出力電流に対応する電流フィードバック信号を使用することなしに、制御信号を生成する。
【００４７】
例１１は、例１のオンパッケージの電圧レギュレーションシステムを含み、複数のスイッチトランジスタは、第１の対のスイッチトランジスタ及び第２の対のスイッチトランジスタを含む。第１の対のスイッチトランジスタは、入力電圧と接地との間に直列に電気的に結合される。第１の対のスイッチトランジスタの間の第１の中間ノードは、複数のインダクタのうちの第１のインダクタを通じてオンパッケージの電圧レギュレーションシステムの出力ノードへ電気的に結合される。第２の対のスイッチトランジスタは、入力電圧と接地との間に直列に電気的に結合される。第２の対のスイッチトランジスタの間の第２の中間ノードは、複数のインダクタのうちの第２のインダクタを通じてオンパッケージの電圧レギュレーションシステムの出力ノードへ電気的に結合される。
【００４８】
例１２は、例１１のオンパッケージの電圧レギュレーションシステムを含み、トランジスタドライバは更に、決定された出力電流及び分配に基づき、第１のインダクタを通る出力電流のうちの第１の部分及び第２のインダクタを通る出力電流のうちの第２の部分を生成するように、第１の対のスイッチトランジスタ及び第２の対のスイッチトランジスタを制御するよう構成される。
【００４９】
例１３において、ＤＲＭＯＳ制御ユニットは、第１の対のスイッチトランジスタ、第２の対のスイッチトランジスタ、及びＤＲＭＯＳコントローラを含む。第１の対のスイッチトランジスタは、入力電圧と接地との間に直列に電気的に結合される。第１の対のスイッチトランジスタの間の第１の中間ノードは、第１の電流出力を供給する。第２の対のスイッチトランジスタは、入力電圧と接地との間に直列に電気的に結合される。第２の対のスイッチトランジスタの間の第２の中間ノードは、第２の電流出力を供給する。ＤＲＭＯＳコントローラは、受信された制御信号に基づき総出力電流を決定し、第１の電流出力及び第２の電流出力を通じた総出力電流の分配を決定するよう構成される。ＤＲＭＯＳコントローラは、決定された出力電流及び分配に基づき、第１の電流出力を通じた総出力電流のうちの第１の部分及び第２の電流出力を通じた総出力電流のうちの第２の部分を生成するように、第１の対のスイッチトランジスタ及び第２の対のスイッチトランジスタを制御するトランジスタドライバを含む。
【００５０】
例１４は、例１３のＤＲＭＯＳ制御ユニットを含み、ＤＲＭＯＳコントローラは更に、第１の電流出力及び第２の電流出力を通じた個々の電流の相対位相を決定するよう構成され、トランジスタドライバは更に、個々の電流の相対位相を制御するよう構成される。
【００５１】
例１５は、例１３のＤＲＭＯＳ制御ユニットを含み、制御信号は電流コマンドを含む。
【００５２】
例１６は、例１５のＤＲＭＯＳ制御ユニットを含み、ＤＲＭＯＳコントローラは、電流コマンドに応答して総出力電流を変化させるようＤＲＭＯＳコントローラの１又はそれ以上の設定を調整する電流調整モジュールと、第１の電流出力及び第２の電流出力を通じた総出力電流の分配を決定する電流共有モジュールと、トランジスタドライバへ供給されるＰＷＭ信号を生成するＰＷＭ制御モジュールとを含む。トランジスタドライバは、ＰＷＭ信号に基づきスイッチトランジスタを切り替える。
【００５３】
例１７は、例１３のＤＲＭＯＳ制御ユニットを含み、制御信号はＰＷＭコマンド信号を含む。
【００５４】
例１８は、例１７のＤＲＭＯＳ制御ユニットを含み、ＤＲＭＯＳコントローラは、第１の電流出力及び第２の電流出力による個々の電流に対応する異なる位相にＰＷＭコマンド信号を分割する分周器を含む。
【００５５】
例１９において、ＩＣパッケージは、ＩＣダイ、ＰＣＨ，及び電圧レギュレータを含む。ＩＣダイはＣＰＵ又はＳＯＣを含む。ＰＣＨは、ＣＰＵ又はＳＯＣの少なくとも１つのデータ経路及びサポート機能を制御し、ＩＣダイへ電気的に結合されるノードでの電圧フィードバックに基づき制御信号を出力すべきである。電圧レギュレータは、ＩＣダイへ電気的に結合されるノードで、レギュレートされた電圧を供給すべきである。電圧レギュレータは、ノードへ結合される複数の位相出力の間で電流を共有する手段と、ＰＣＨからの制御信号に応答して複数の位相出力を駆動する手段とを含む。
【００５６】
例２０は、例１９のＩＣパッケージを含み、制御信号は、電圧フィードバックに基づく電流コマンドを含み、電流を共有する手段は、電流コマンドに応答し１又はそれ以上のＰＷＭ信号を生成する手段を更に含む。
【００５７】
例２１は、例１９のＩＣパッケージを含み、制御信号は、単一のＰＷＭ信号を含み、電流を共有する手段は、複数の位相出力の夫々についてＰＷＭ信号を分周する手段を更に含む。
【００５８】
例２２において、装置は、第１の出力電流を供給する第１のスイッチング手段と、第２の出力電流を供給する第２のスイッチング手段と、制御手段とを含む。制御手段は、受信された制御信号に基づき総出力電流を決定し、第１の出力電流及び第２の出力電流を通じた総出力電流の分配を決定し、決定された出力電流及び分配に基づき、第１のスイッチング手段及び第２のスイッチング手段を駆動して、第１の出力電流による総出力電流のうちの第１の部分と、第２の出力電流による総出力電流のうちの第２の部分とを生成する。
【００５９】
例２３は、例２２の装置を含み、制御手段は更に、第１の出力電流及び第２の出力電流による個々の電流の相対位相を決定し、個々の電流の相対位相を制御する。
【００６０】
例２４は、例２２又は２３の装置を含み、制御信号は電流コマンドを含む。
【００６１】
例２５は、例２４の装置を含み、制御手段は更に、電流コマンドに応答して総出力電流を変化させるよう１又はそれ以上の設定を調整し、第１の出力電流及び第２の出力電流による総出力電流の分配を決定し、第１のスイッチング手段及び第２のスイッチ手段を駆動するためのＰＷＭ信号を生成する。
【００６２】
例２６は、例２２又は２３の装置を含み、制御信号はＰＷＭコマンド信号を含む。
【００６３】
例２７は、例２６の装置を含み、制御手段は更に、第１の出力電流及び第２の出力電流による個々の電流に対応する異なる位相にＰＷＭコマンド信号を分割する。
【００６４】
例２８において、方法は、ＣＰＵ又はＳＯＣを含むＩＣパッケージの上又はその中での電圧レギュレーションのために提供される。方法は、ＩＣパッケージの上又はその中において、ＩＣパッケージの上又はその中にあるＰＣＨから受信された制御信号に基づき総出力電流を決定するステップと、ＩＣパッケージの上又はその中において、第１の出力電流及び第２の出力電流による総出力電流の分配を決定するステップと、ＩＣパッケージの上又はその中において、決定された出力電流及び分配に基づき、総出力電流のうちの第１の部分を生成するよう第１の対のスイッチトランジスタを、そして、総出力電流のうちの第２の部分を生成するよう第２の対のスイッチトランジスタを駆動するステップとを含む。
【００６５】
例２９は、例２８の方法を含み、第１の出力電流及び第２の出力電流による個々の電流の相対位相を決定するステップと、個々の電流の相対位相を制御するステップとを更に含む。
【００６６】
例３０は、例２８又は２９の方法を含み、制御信号は電流コマンドを含む。
【００６７】
例３１は、例３０の方法を含み、電流コマンドに応答して総出力電流を変化させるよう１又はそれ以上の設定を調整するステップと、第１の出力電流及び第２の出力電流による総出力電流の分配を決定するステップと、第１の対のスイッチトランジスタ及び第２の対のスイッチトランジスタを駆動するためのＰＷＭ信号を生成するステップとを更に含む。
【００６８】
例３２は、例２８又は２９の方法を含み、制御信号はＰＷＭコマンド信号を含む。
【００６９】
例３３は、例３２の方法を含み、第１の出力電流及び第２の出力電流による個々の電流に対応する異なる位相にＰＷＭコマンド信号を分割するステップを更に含む。
【００７０】
例３４において、ＰＣＨは、オンパッケージの電圧レギュレーションのために構成される。ＰＣＨは、オンパッケージの電圧レギュレーションシステムの出力ノードでの出力電圧に対応する電圧フィードバック信号を受信する入力部と、電圧コンパレータモジュールと、増幅器モジュールと、デジタル補償モジュールとを含む。電圧コンパレータモジュールは、電圧フィードバック信号をリファレンス電圧と比較し、電圧フィードバック信号とリファレンス電圧との間の差に対応する電圧誤差信号を出力すべきである。増幅器モジュールは、電圧誤差信号を増幅すべきである。デジタル補償モジュールは、増幅された電圧誤差信号に基づき制御信号を生成すべきである。
【００７１】
例３５は、例３４のＰＣＨを含み、ＰＣＨからの制御信号は、電流コマンドを含む。
【００７２】
例３６は、例３４のＰＣＨを含み、ＰＣＨからの制御信号は、ＰＷＭコマンド信号を含む。
【００７３】
例３７は、例３６のＰＣＨを含み、電圧フィードバック信号とリファレンス電圧との間の差に基づきＰＷＭコマンドを生成するＰＷＭモジュールを更に含む。
【００７４】
例３８は、例３４乃至３７のうちのいずれかのＰＣＨを含み、ＰＣＨは、オンパッケージの電圧レギュレーションシステムの出力ノードでの出力電圧に対応する電流フィードバック信号を使用することなしに、制御信号を生成する。
【００７５】
例３９において、機械可読記憶装置は、実行される場合に、例２８乃至３８のうちのいずれかに挙げられている方法を実施するか又はＰＣＨを実現する機械可読命令を含む。
例４０において、ドライバ金属酸化膜半導体電界効果トランジスタ（ＤＲＭＯＳ）制御ユニットであって、入力電圧と接地との間に直列に電気的に結合される、第１半導体ダイの第１の対のスイッチトランジスタであり、第１の対のスイッチトランジスタの間の第１の中間ノードが第１の電流出力を供給する、第１の対のスイッチトランジスタと、入力電圧と接地との間に直列に電気的に結合される、第１半導体ダイの第２の対のスイッチトランジスタであり、第２の対のスイッチトランジスタの間の第２の中間ノードが第２の電流出力を供給する、第２の対のスイッチトランジスタと、受信された単一の制御信号に基づき総出力電流を決定し、第１の電流出力及び第２の電流出力を通じた総出力電流の分配を決定するよう構成される、第１半導体ダイのＤＲＭＯＳコントローラとを有し、ＤＲＭＯＳコントローラは、決定された総出力電流及び分配に基づき、第１の電流出力を通じた総出力電流の第１の部分と、第２の電流出力を通じた総出力電流の第２の部分とを生成するよう、第１の対のスイッチトランジスタ及び第２の対のスイッチトランジスタを制御するトランジスタドライバを有し、ＤＲＭＯＳコントローラは、第１半導体ダイから分離した第２半導体ダイのプラットフォームコントローラハブ（ＰＣＨ）から受信された単一の制御信号を受信するよう構成される、ＤＲＭＯＳ制御ユニットである。
例４１において、ＤＲＭＯＳコントローラは更に、第１の電流出力及び第２の電流出力を通じた個々の電流の相対位相を決定するよう構成され、トランジスタドライバは更に、個々の電流の相対位相を制御するよう構成される、例４０に記載のＤＲＭＯＳ制御ユニットである。
例４２において、単一の制御信号は、電流コマンドを有する、例４０に記載のＤＲＭＯＳ制御ユニットである。
例４３において、ＤＲＭＯＳコントローラは、電流コマンドに応答して総出力電流を変化させるようＤＲＭＯＳコントローラの１又はそれ以上の設定を調整する電流調整モジュールと、第１の電流出力及び第２の電流出力を通じた総出力電流の分配を決定する電流共有モジュールと、トランジスタドライバへ供給されるＰＷＭ信号を生成して、トランジスタドライバがＰＷＭ信号に基づきスイッチトランジスタを切り替えるようにするパルス幅変調（ＰＷＭ）制御モジュールとを有する、例４２に記載のＤＲＭＯＳ制御ユニットである。
例４４において、ＤＲＭＯＳコントローラは、ＰＷＭコマンド信号を、第１の電流出力及び第２の電流出力による個々の電流に対応する異なる位相に分割する分周器を含む、例４０に記載のＤＲＭＯＳ制御ユニットである。
【００７６】
様々な実施形態は、ハードウェア要素、ソフトウェア要素、及び／又は両者の組み合わせを用いて実施されてよい。ハードウェア要素の例は、プロセッサ、マイクロプロセッサ、回路、回路素子（例えば、トランジスタ、抵抗、キャパシタ、インダクタ、など）、集積回路、特定用途向け集積回路（application  specific  integrated  circuit）（ＡＳＩＣ）、プログラム可能ロジックデバイス（programmable  logic  device）（ＰＬＤ）、デジタル信号プロセッサ（digital  signal  processor）（ＤＳＰ）、フィールドプログラマブルゲートアレイ（field  programmable  gate  array）（ＦＰＧＡ）、ロジックゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセット、などを含んでよい。ソフトウェアの例は、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、関数、メソッド、プロシージャ、ソフトウェアインターフェース、アプリケーションプログラムインターフェース（application  program  interface）（ＡＰＩ）、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル、又はそれらのあらゆる組み合わせを含んでよい。
【００７７】
少なくとも１つの実施形態の１又はそれ以上の態様は、機械によって読み出される場合に、その機械に、ここで記載される技術を実行するためのロジックを組み立てさせるプロセッサ内の様々なロジックを表す、機械可読媒体において記憶された表象命令によって実施されてよい。“ＩＰコア”として知られているそのような表現は、有形な機械可読媒体において記憶され、ロジック及びプロセッサを実際に構成する製造機械にロードするよう様々な顧客又は製造工場へ供給されてよい。
【００７８】
語“結合される（coupled）”は、問題となっている構成要素の間の直接的又は間接的なあらゆるタイプの関係に言及するためにここで使用されてよく、電気、機械、流体、光、電磁気、電気機械又は他の接続に適用してよい。加えて、語“第１（first）”、“第２（second）”、等は、議論を容易にするためにのみここで使用され、別なふうに示されない限りは特定の時間的又は時間順序的意味を持たない。
【００７９】
“一実施形態（one  embodiment）”、“実施形態（an  embodiment）”、“実施例（example  embodiment）”、等への本明細書における如何なる言及も、実施形態に関連して記載される特定の機能、構造、又は特徴が本発明の少なくとも１つの実施形態において含まれることを意味する。明細書中の様々な箇所におけるそのような言い回しの出現は、必ずしも全てが同じ実施形態に言及しているわけではない。更に、特定の機能、構造、又は特徴がいずれかの実施形態に関連して記載される場合に、他の実施形態に関連してそのような機能、構造、又は特徴に作用することは、当該技術の通常の知識の範囲内にあると考えられる。
【００８０】
実施形態は、その多数の実例となる実施形態を参照して記載されてきたが、多数の他の変形例及び実施形態は、本開示の原理の主旨及び適用範囲内で当業者に想到可能であることが理解されるべきである。特に、様々な変更及び改良は、本開示、図面及び添付の特許請求の範囲の適用範囲内で対象の組み合わせの構成部分及び／又は配置において可能である。構成部分及び／又は配置における変形及び改良に加えて、代替の使用も当業者に明らかであろう。本発明の適用範囲は、従って、特許請求の範囲によってのみ決定づけられるべきである。
【符号の説明】
【００８１】
１１４（ａ），１１６（ａ）  第１の対のスイッチトランジスタ
１１４（ｂ），１１６（ｂ）  第２の対のスイッチトランジスタ
１１８（ａ）                第１のインダクタ
１１８（ｂ）                第２のインダクタ
１２４                      出力ノード
３００，４００              電圧レギュレータ
３１０                      ＰＣＨ
３１２                      ＤＲＭＯＳ制御ユニット
３１４                      ＤＲＭＯＳコントローラ
３１６                      電流コマンド
３１８                      電圧コンパレータモジュール
３２０                      増幅器モジュール
３２２                      デジタル補償モジュール
３２４                      電流調整モジュール
３２６                      電流共有モジュール
３２８                      ＰＷＭ制御モジュール
４１０                      ＰＷＭコマンド信号
４１２                      ＰＷＭモジュール
４１４                      分周器
Ｉｓｅｎｓｅ                電流フィードバック信号
Ｖｒｅｆ                    リファレンス電圧
Ｖｓｅｎｓｅ                電圧フィードバック信号
【図１Ａ】
0006374575.tif 000002
【図１Ｂ】
0006374575.tif 000003
【図２Ａ】
0006374575.tif 000004
【図２Ｂ】
0006374575.tif 000005
【図３Ａ】
0006374575.tif 000006
【図３Ｂ】
0006374575.tif 000007
【図３Ｃ】
0006374575.tif 000008
【図４】
0006374575.tif 000009