(57)【特許請求の範囲】
【請求項１】
光源を駆動するスイッチングコンバータの制御回路であって、
前記スイッチングコンバータは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
前記制御回路は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、
前記インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、
前記セットパルスおよび前記リセットパルスを受け、制御パルスを生成するロジック回路であって、（i）前記制御パルスは、前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、
前記光源の目標輝度に応じてデューティ比が調節される調光パルスを受けるパルス調光端子と、
前記調光パルスと前記制御パルスに応じた信号とを受け、修正調光パルスを生成する調光パルス修正部であって、前記調光パルスの点灯レベルから消灯レベルへの遷移が前記制御パルスのオンレベル中に発生するとき、当該遷移を、前記制御パルスの次のオフレベルの期間まで遅延させる調光パルス修正部と、
前記修正調光パルスが点灯レベルの間、前記制御パルスにもとづいて前記スイッチングトランジスタを駆動する出力部と、
を備えることを特徴とする制御回路。
【請求項２】
前記調光パルス修正部は、前記調光パルスの周期の先頭から所定数Ｎ個の制御パルスの間は、前記調光パルスを修正しないことを特徴とする請求項１に記載の制御回路。
【請求項３】
前記調光パルス修正部は、
前記調光パルスの周期の先頭から前記制御パルスがＮ個発生するまでの間、所定レベルとなるマスク信号を生成するマスク信号生成部と、
前記マスク信号と前記調光パルスを論理演算し、前記修正調光パルスを生成する第１論理ゲートと、
を含むことを特徴とする請求項２に記載の制御回路。
【請求項４】
前記マスク信号生成部は、
クロック端子およびリセット端子に前記制御パルスに応じた信号を受けるフリップフロップと、
クロック端子に前記制御パルスに応じた信号を受け、リセット端子に前記調光パルスを受け、カウント値が前記Ｎに達するとカウント完了信号をアサートするカウンタと、
前記カウント完了信号と前記フリップフロップの出力を論理演算する第２論理ゲートと、
を含むことを特徴とする請求項３に記載の制御回路。
【請求項５】
前記スイッチングトランジスタがターンオンしてから所定時間の経過までをマスク期間とし、前記マスク期間の間、前記リセットパルスのアサートをマスクし、マスク後のリセットパルスを前記ロジック回路に出力するリーディングエッジブランキング回路をさらに備えることを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
前記スイッチングコンバータは、前記インダクタと前記スイッチングトランジスタの接続点と接地ラインの間に直列に設けられた第１キャパシタおよび第１抵抗をさらに備え、
前記ゼロ電流検出回路は、前記第１抵抗の電位が所定のしきい値電圧がクロスすると、前記セットパルスをアサートすることを特徴とする請求項１から５のいずれかに記載の制御回路。
【請求項７】
前記スイッチングコンバータは、前記インダクタと結合された補助巻線をさらに備え、
前記ゼロ電流検出回路は、前記補助巻線の電圧が所定のしきい値電圧とクロスすると、前記セットパルスをアサートすることを特徴とする請求項１から５のいずれかに記載の制御回路。
【請求項８】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から７のいずれかに記載の制御回路。
【請求項９】
請求項１から８のいずれかに記載の制御回路を備えることを特徴とするスイッチングコンバータ。
【請求項１０】
直列に接続された複数のＬＥＤ（発光ダイオード）を含むＬＥＤ光源と、
商用交流電圧を平滑整流する整流回路と、
前記整流回路により平滑整流された直流電圧を入力電圧として受け、前記ＬＥＤ光源を負荷とするスイッチングコンバータと、
を備え、
前記スイッチングコンバータは、請求項１から９のいずれかに記載の制御回路を備えることを特徴とする照明装置。
【請求項１１】
液晶パネルと、
前記液晶パネルを裏面から照射するバックライトである請求項１０に記載の照明装置と、
を備えることを特徴とする電子機器。
【請求項１２】
光源を駆動するスイッチングコンバータの制御方法であって、
前記スイッチングコンバータは、
入力ラインと出力ラインの間に設けられた出力キャパシタと、
前記出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、
前記入力ラインにカソードが接続され、前記インダクタと前記スイッチングトランジスタの接続点にアノードが接続されたダイオードと、
を備え、
前記制御方法は、
前記検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートするステップと、
前記インダクタに流れる電流が実質的にゼロとなると、セットパルスをアサートするステップと、
前記セットパルスおよび前記リセットパルスにもとづいて制御パルスを生成するステップであって、（i）前記制御パルスは、前記セットパルスがアサートされると、前記スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）前記リセットパルスがアサートされると、前記スイッチングトランジスタのオフに対応するオフレベルに遷移するものであるステップと、
前記光源の目標輝度に応じてデューティ比が調節される調光パルスを生成するステップと、
前記制御パルスを利用して前記調光パルスを修正し、修正調光パルスを生成するステップであって、前記調光パルスのオンレベルからオフレベルへの遷移が前記制御パルスのオンレベル中に発生するとき、前記調光パルスのオンレベルからオフレベルへの遷移を、前記制御パルスの次のオフレベルの期間まで遅延させるステップと、
前記修正調光パルスがオンレベルの間、前記制御パルスにもとづいて前記スイッチングトランジスタを駆動するステップと、
を備えることを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングコンバータに関する。
【背景技術】
【０００２】
液晶のバックライトや照明器具として、ＬＥＤ（発光ダイオード）などの半導体光源の普及が進んでいる。近年、ＬＥＤ照明においては、降圧型の開発が進められている。図１は、本発明らが検討した降圧型のスイッチングコンバータの回路図である。スイッチングコンバータ１００ｒは、図示しない電源から、入力電圧ＶＩＮを受け、それを降圧することにより負荷であるＬＥＤ光源５０２に出力電圧ＶＯＵＴを供給するとともに、ＬＥＤ光源５０２に流れる電流（負荷電流あるいは駆動電流という）ＩＬＥＤを目標値ＩＲＥＦに安定化させる。たとえばＬＥＤ光源５０２は、発光ダイオード（ＬＥＤ）ストリングであり、スイッチングコンバータ１００ｒは、ＬＥＤストリングの目標輝度に応じて、負荷電流ＩＬＥＤの目標電流値ＩＲＥＦを設定する。
【０００３】
スイッチングコンバータ１００ｒは、出力回路１０２および制御回路２００ｒを備える。出力回路１０２は、平滑キャパシタＣ１、整流ダイオードＤ１、スイッチングトランジスタＭ１、インダクタＬ１、補助巻線Ｌ２、および検出抵抗ＲＣＳを備える。
【０００４】
スイッチングトランジスタＭ１のオン期間において、検出抵抗ＲＣＳには、スイッチングトランジスタＭ１に流れる電流が流れる。制御回路２００ｒの電流検出（ＣＳ）端子には、検出抵抗ＲＣＳの電圧降下（検出電圧）ＶＣＳがフィードバックされる。
【０００５】
制御回路２００は、電流リミットコンパレータ２０２、ゼロ電流検出回路２０４、ロジック回路２０６、ドライバ２０８を備える。
【０００６】
図２は、図１のスイッチングコンバータ１００ｒの動作波形図である。スイッチングトランジスタＭ１がオンの期間（オン期間）、コイル電流ＩＬはスイッチングトランジスタＭ１を流れる電流ＩＭ１に相当し、ＬＥＤ光源５０２、インダクタＬ１、スイッチングトランジスタＭ１および検出抵抗ＲＣＳを経由して流れる。コイル電流ＩＬの増大にともない、電流検出信号ＶＣＳが上昇する。電流リミットコンパレータ２０２は、電流検出信号ＶＣＳを、目標電流値ＩＲＥＦに対応して設定された目標電圧ＶＡＤＩＭと比較し、電流検出信号ＶＣＳが目標電圧ＶＡＤＩＭに達すると、つまりコイル電流ＩＬがリミット電流ＩＬＩＭ（＝ＶＡＤＩＭ／ＲＣＳ）に達すると、リミット電流検出信号Ｓ１をアサート（たとえばハイレベル）する。オン期間において、インダクタＬ１に蓄えられるエネルギーが増大する。
【０００７】
ロジック回路２０６は、リミット電流検出信号Ｓ１がアサートされると、パルス信号Ｓ２をスイッチングトランジスタＭ１のオフに対応するオフレベル（たとえばローレベル）に遷移させる。ドライバ２０８は、パルス信号Ｓ２に応じて、スイッチングトランジスタＭ１をオフする。
【０００８】
スイッチングトランジスタＭ１がオフの期間、コイル電流ＩＬは整流ダイオードＤ１に流れる電流ＩＤ１に相当し、ＬＥＤ光源５０２、インダクタＬ１、および整流ダイオードＤ１を経由して流れる。オフ時間の経過にともない、インダクタＬ１に蓄えられたエネルギーが減少していき、コイル電流ＩＬは減少していく。
【０００９】
補助巻線Ｌ２は、インダクタＬ１と結合されており、トランスＴ１が形成される。制御回路２００ｒのゼロクロス検出（ＺＴ）端子には、補助巻線Ｌ２の電圧ＶＺＴが入力される。ゼロ電流検出回路２０４は、補助巻線Ｌｚの電圧ＶＺＴにもとづいて、インダクタＬ１に流れるコイル電流ＩＬがゼロになったこと（ゼロクロス）を検出し、ゼロクロス検出信号Ｓ３をアサートする。
【００１０】
ロジック回路２０６は、ゼロクロス検出信号Ｓ３がアサートされると、パルス信号Ｓ２を、スイッチングトランジスタＭ１のオンに対応するオンレベル（たとえばハイレベル）に遷移させる。ドライバ２０８は、パルス信号Ｓ２に応じて、スイッチングトランジスタＭ１をオンする。
【００１１】
制御回路２００ｒは、以上の動作を繰り返す。負荷電流ＩＬＥＤは、コイル電流ＩＬを平滑キャパシタＣ１により平滑化された電流となり、そのときの目標電流値ＩＲＥＦは、ＩＬＩＭ／２となる。
【００１２】
図２に示すように、ドライバ２０８の出力パルス信号ＳＯＵＴがオンレベルに遷移した直後、電流検出信号ＶＣＳはサージノイズの影響で大きく跳ね上がる。このスパイクノイズにより、コイル電流ＩＬがリミット電流ＩＬＩＭに達していないにもかかわらず、電流リミットコンパレータ２０２の出力（リミット電流検出信号）Ｓ１がアサートされるのを防止するために、スイッチングトランジスタＭ１がオンした直後、所定の長さを有するマスク時間ＴＭＳＫが設定され、マスク時間ＴＭＳＫの間、電流リミットコンパレータ２０２による比較結果が無効化される。これをリーディングエッジブランキング（ＬＥＢ）とも称する。
【００１３】
スイッチングコンバータ１００ｒがＬＥＤ光源５０２の輝度（光量）を制御する方法として、アナログ調光とＰＷＭ調光がある。アナログ調光は、目標電圧ＶＡＤＩＭを変化させることにより負荷電流ＩＬＥＤの電流量を変化させ、輝度を変化させる。
【００１４】
ＰＷＭ調光では、負荷電流ＩＬＥＤをスイッチングし、そのデューティ比を変化させる。具体的にはＰＷＭ端子には、輝度に応じたデューティ比を有する調光パルスＳ４が入力される。調光パルスＳ４の周波数は、スイッチングトランジスタＭ１のゲートパルスＳＯＵＴの周波数よりも十分に低い。調光パルスＳ４がハイレベルの期間は、スイッチングトランジスタＭ１は、リミット電流検出信号Ｓ１とゼロクロス検出信号Ｓ３に応じてスイッチングし、ＬＥＤ光源５０２は負荷電流ＩＬＥＤに応じた輝度で発光する。調光パルスＳ４がローレベルの期間は、スイッチングトランジスタＭ１のスイッチングが停止し、負荷電流ＩＬＥＤはゼロとなりＬＥＤ光源５０２は消灯する。したがって調光パルスＳ４のデューティ比を０〜１００％の範囲で変化させれば、ＬＥＤ光源５０２の輝度を変化させることができる。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００３−１５３５２９号公報
【特許文献２】特開２００４−４７５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図３（ａ）〜（ｃ）は、ＰＷＭ調光の波形図である。図３（ａ）〜（ｃ）には、調光パルスＳ４（ＰＷＭ）、出力パルスＳＯＵＴ、ＣＳ端子の電流検出信号ＶＣＳ、コイル電流ＩＬ、負荷電流ＩＬＥＤ、負荷電流ＩＬＥＤの平均値ＩＬＥＤＡＶＥが示される。なお本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは強調されている。
【００１７】
はじめに図３（ａ）を参照して通常の調光動作を説明する。調光パルスＳ４がハイレベルの区間、コイル電流ＩＬは、０と目標電圧ＶＡＤＩＭに応じたピークＩＬＩＭの間を変化するソフトスイッチングが行なわれ、このとき負荷電流ＩＬＥＤはＩＬＩＭ／２となる。
【００１８】
調光パルスＳ４の１周期の負荷電流ＩＬＥＤの平均値ＩＬＥＤＡＶＥは、調光パルスＳ４のデューティ比をα％とすると、以下の式で与えられ、調光パルスのデューティ比に対して実質的にリニアに変化する。
ＩＬＥＤＡＶＥ＝ＩＬＥＤ×α／１００
【００１９】
本発明者は、ＰＷＭ調光について検討したところ、以下の２つの課題を認識するに至った。はじめに、図３（ｂ）を参照して第１の課題を説明する。図３（ａ）と（ｂ）とでは、横軸の時間スケールが異なることに留意されたい。
図３（ｂ）には、調光パルスＳ４のデューティ比が１００％に近い状態が示される。出力パルスＳＯＵＴのうち調光パルスＳ４の１周期の最後の１個Ｘに注目する。
【００２０】
最後のパルスＸがハイレベルであるときに調光パルスＳ４がローレベルに遷移し、そして非常に短いローレベル区間ＴＯＦＦを挟んで、調光パルスＳ４が再びハイレベルに復帰する。調光パルスＳ４のローレベル区間ＴＯＦＦが短いと、ローレベル区間ＴＯＦＦ内にコイル電流ＩＬがゼロに低下する前に、次のパルスＹが発生することとなる。これにより、コイル電流ＩＬがゼロより大きい状態でスイッチングトランジスタＭ１がターンオンするハードスイッチングとなってしまい、疑似共振（ＱＲ）モードから逸脱してしまう。これは、負荷電流ＩＬＥＤがコイル電流ＩＬのピークＩＬＩＭの１／２から逸脱することを意味し、アナログ調光の精度が低下することを意味する。以上が第１の課題である。
【００２１】
続いて図３（ｃ）を参照して第２の課題を説明する。図３（ｃ）には、出力パルスＳＯＵＴのあるパルスＺがハイレベルであり、かつコイル電流ＩＬがピークＩＬＩＭに到達する前に、調光パルスＳ４がローレベルに遷移したときの波形である。この場合、最後のパルスＺの周波数は、それより前のパルスの周波数よりも高くなる。この周波数の変動は、スイッチングコンバータ１００ｒのアプリケーションによってはノイズとして認識されうる。
【００２２】
これらの課題は、ＰＷＭ調光用のスイッチと、ＤＣ／ＤＣコンバータのスイッチングトランジスタが共用されていることに起因する図１の回路形式固有の問題といえる。なおこれらの課題を本発明の分野における共通の一般知識の範囲として捉えてはならず、さらに言えば本発明者が独自に認識したものである。
【００２３】
本発明はこれらの課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、上述の課題の少なくともひとつを解決可能なスイッチングコンバータおよびその制御回路の提供にある。
【課題を解決するための手段】
【００２４】
本発明のある態様は、光源を駆動するスイッチングコンバータの制御回路に関する。スイッチングコンバータは、入力ラインと出力ラインの間に設けられた出力キャパシタと、出力ラインと接地ラインの間に直列に設けられたインダクタ、スイッチングトランジスタおよび検出抵抗と、入力ラインにカソードが接続され、インダクタとスイッチングトランジスタの接続点にアノードが接続されたダイオードと、を備える。制御回路は、検出抵抗の電圧降下に応じた電流検出信号が設定値を超えると、リセットパルスをアサートする電流リミットコンパレータと、インダクタに流れる電流が実質的にゼロとなるとセットパルスをアサートするゼロ電流検出回路と、セットパルスおよびリセットパルスを受け、制御パルスを生成するロジック回路であって、（i）制御パルスは、セットパルスがアサートされると、スイッチングトランジスタのオンに対応するオンレベルに遷移し、（ii）リセットパルスがアサートされると、スイッチングトランジスタのオフに対応するオフレベルに遷移するものである、ロジック回路と、光源の目標輝度に応じてデューティ比が調節される調光パルスを受けるパルス調光端子と、調光パルスと制御パルスに応じた信号とを受け、修正調光パルスを生成する調光パルス修正部であって、調光パルスの点灯レベルから消灯レベルへの遷移が制御パルスのオンレベル中に発生するとき、当該遷移を、制御パルスの次のオフレベルの期間まで遅延させる調光パルス修正部と、修正調光パルスが点灯レベルの間、制御パルスにもとづいてスイッチングトランジスタを駆動する出力部と、を備える。
【００２５】
この態様によると、調光パルスを制御パルスを利用して修正することにより、インダクタに流れるコイル電流が非ゼロの状態でスイッチングトランジスタがスイッチングするハードスイッチングを防止でき、および／または、制御パルスの周波数が変動するのを抑制できる。
【００２６】
調光パルス修正部は、調光パルスの周期の先頭から所定数Ｎ個の制御パルスの間は、調光パルスを修正しなくてもよい。これにより、調光パルスのデューティ比が小さい領域において、調光の精度を高めることができる。
【００２７】
Ｎ＝１であってもよい。Ｎ≧２であってもよい。
【００２８】
調光パルス修正部は、調光パルスの周期の先頭から制御パルスがＮ個発生するまでの間、所定レベルとなるマスク信号を生成するマスク信号生成部と、マスク信号と調光パルスを論理演算し、修正調光パルスを生成する第１論理ゲートと、を含んでもよい。
【００２９】
マスク信号生成部は、クロック端子およびリセット端子に制御パルスに応じた信号を受けるフリップフロップと、クロック端子に制御パルスに応じた信号を受け、リセット端子に調光パルスを受け、カウント値がＮに達するとカウント完了信号をアサートするカウンタと、カウント完了信号とフリップフロップの出力を論理演算する第２論理ゲートと、を含んでもよい。
【００３０】
ある態様の制御回路は、スイッチングトランジスタがターンオンしてから所定時間の経過までをマスク期間とし、マスク期間の間、リセットパルスのアサートをマスクし、マスク後のリセットパルスをロジック回路に出力するリーディングエッジブランキング回路をさらに備えてもよい。
【００３１】
スイッチングコンバータは、インダクタとスイッチングトランジスタの接続点と接地ラインの間に直列に設けられた第１キャパシタおよび第１抵抗をさらに備えてもよい。ゼロ電流検出回路は、第１抵抗の電位が所定のしきい値電圧がクロスすると、セットパルスをアサートしてもよい。
【００３２】
スイッチングコンバータは、インダクタと結合された補助巻線をさらに備えてもよい。ゼロ電流検出回路は、補助巻線の電圧が所定のしきい値電圧とクロスすると、セットパルスをアサートしてもよい。
【００３３】
制御回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００３４】
本発明の別の態様は、スイッチングコンバータに関する。スイッチングコンバータは、上述のいずれかの制御回路を含む。
【００３５】
本発明の別の態様は、照明装置に関する。照明装置は、直列に接続された複数のＬＥＤ（発光ダイオード）を含むＬＥＤ光源と、商用交流電圧を平滑整流する整流回路と、整流回路により平滑整流された直流電圧を入力電圧として受け、ＬＥＤ光源を負荷とするスイッチングコンバータと、を備えてもよい。スイッチングコンバータは、上述のいずれかの制御回路を備えてもよい。
【００３６】
本発明の別の態様は電子機器に関する。電子機器は、液晶パネルと、液晶パネルを裏面から照射するバックライトである上述の照明装置と、を備えてもよい。
【００３７】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３８】
本発明のある態様によれば、インダクタに流れるコイル電流が非ゼロの状態でスイッチングトランジスタがスイッチングするハードスイッチングを防止でき、および／または、制御パルスの周波数が変動するのを抑制できる。
【図面の簡単な説明】
【００３９】
【図１】本発明らが検討した降圧型のスイッチングコンバータの回路図である。
【図２】図１のスイッチングコンバータの動作波形図である。
【図３】図３（ａ）〜（ｃ）は、ＰＷＭ調光の波形図である。
【図４】実施の形態に係るスイッチングコンバータの構成を示す回路図である。
【図５】図５（ａ）、（ｂ）は、調光パルス修正部の構成例を示す回路図である。
【図６】図６（ａ）、（ｂ）は、図４のスイッチングコンバータの動作波形図である。
【図７】図７（ａ）は、図４のスイッチングコンバータにおける調光パルスと修正調光パルスの関係を示す図であり、図７（ｂ）は、第１変形例に係るスイッチングコンバータ１００における調光パルスと修正調光パルスの関係を示す図である。
【図８】第１変形例に係るスイッチングコンバータの動作波形図である。
【図９】第１変形例に係る調光パルス修正部の回路図である。
【図１０】第２変形例に係るスイッチングコンバータの回路図である。
【図１１】スイッチングコンバータを用いた照明装置のブロック図である。
【図１２】図１２（ａ）〜（ｃ）は、照明装置の具体例を示す図である。
【発明を実施するための形態】
【００４０】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００４１】
本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００４２】
図４は、実施の形態に係るスイッチングコンバータ１００の構成を示す回路図である。スイッチングコンバータ１００は、入力ライン１０４の入力電圧ＶＩＮを降圧し、降圧された出力電圧ＶＯＵＴを出力ライン１０６から出力する降圧コンバータ（バックコンバータ）である。ＬＥＤ光源５０２の一端（アノード）は入力ライン１０４と接続され、その他端（カソード）は出力ライン１０６と接続される。ＬＥＤ光源５０２の両端間には、駆動電圧ＶＩＮ−ＶＯＵＴが供給される。
【００４３】
ＬＥＤ光源５０２は、定電流駆動すべきデバイスであり、スイッチングコンバータ１００は、ＬＥＤ光源５０２に流れる電流ＩＬＥＤを、目標量に安定化する。たとえばＬＥＤ光源５０２は、直列に接続された複数の発光素子（ＬＥＤ）を含むＬＥＤストリングであってもよい。スイッチングコンバータ１００は、ＬＥＤ光源５０２に流れる電流ＩＬＥＤを、目標となる輝度に応じた目標電流ＩＲＥＦに安定化する。
【００４４】
出力回路１０２は、平滑キャパシタＣ１、入力キャパシタＣ２、整流ダイオードＤ１、スイッチングトランジスタＭ１、インダクタＬ１、検出抵抗ＲＣＳを備える。平滑キャパシタＣ１の一端は入力ライン１０４と接続され、その他端は出力ライン１０６と接続される。
【００４５】
インダクタＬ１の一端は出力ライン１０６と接続され、その他端はスイッチングトランジスタＭ１のドレインと接続される。検出抵抗ＲＣＳは、スイッチングトランジスタＭ１がオンの期間に、スイッチングトランジスタＭ１およびインダクタＬ１に流れる電流ＩＬの経路上に配置される。整流ダイオードＤ１のカソードは入力ライン１０４と接続され、そのアノードは、インダクタＬ１とスイッチングトランジスタＭ１の接続点Ｎ１（ドレイン）と接続される。
【００４６】
制御回路２００は、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）であり、出力（ＯＵＴ）端子、電流検出（ＣＳ）端子、補助（ＺＴ）端子、接地（ＧＮＤ）端子、パルス調光（ＰＷＭ）端子を有する。ＧＮＤ端子は接地される。ＯＵＴ端子は、スイッチングトランジスタＭ１のゲートと接続され、ＣＳ端子には、検出抵抗ＲＣＳの電圧降下に応じた電流検出信号ＶＣＳが入力される。スイッチングトランジスタＭ１は、制御回路２００に内蔵されてもよい。
【００４７】
制御回路２００は、電流リミットコンパレータ２０２、ゼロ電流検出回路２０４、ロジック回路２０６、出力部２０９、ＬＥＢ（Leading Edge Blanking）回路２１０、調光パルス修正部２４０を備える。
【００４８】
電流リミットコンパレータ２０２は、電流検出信号ＶＣＳが設定値ＶＡＤＩＭを超えると、言い換えればコイル電流ＩＬが設定値ＶＡＤＩＭに応じたリミット電流ＩＬＩＭに達すると、リセットパルスＳ１１をアサート（たとえばハイレベル）する。設定値ＶＡＤＩＭは、アナログ調光の設定値に対応する。
【００４９】
ゼロ電流検出回路２０４は、スイッチングトランジスタＭ１のターンオンを指示するセットパルスＳ１３を生成する。図４のスイッチングコンバータ１００は、疑似共振（ＱＲ）型のコンバータであり、コイル電流ＩＬがゼロとなると、スイッチングトランジスタＭ１をターンオンするソフトスイッチング動作を行なう。ゼロ電流検出回路２０４は、コイル電流ＩＬが実質的にゼロとなると、セットパルスＳ１３をアサート（たとえばハイレベル）する。
【００５０】
キャパシタＣ１１、抵抗Ｒ１０は、コイル電流ＩＬを検出するために設けられる。ゼロ電流検出回路２０４は、キャパシタＣ１１と抵抗Ｒ１０の接続点Ｎ２の電圧ＶＮ２が、ゼロ付近のしきい値とクロスすると、セットパルスＳ１３をアサートする。ＺＴ端子には、接続点Ｎ２の電圧ＶＮ２を直接入力してもよいが、抵抗Ｒ１１、Ｒ１２により分圧した電圧ＶＺＴを入力してもよい。
【００５１】
ゼロ電流検出回路２０４は、コンパレータを含み、ＺＴ端子の電圧ＶＺＴが、ゼロ付近に設定されたしきい値電圧ＶＺＥＲＯとクロスすると、セットパルスＳ１３をアサート（たとえばハイレベル）する。
【００５２】
ＬＥＢ回路２１０は、スイッチングトランジスタＭ１がターンオンしてから所定時間（マスク時間）の経過までをマスク期間とし、マスク期間中のリセットパルスＳ１１のアサートをマスク、つまり無効化し、マスク後のリセットパルスＳ１２をロジック回路２０６に出力する。つまり、ＬＥＢ回路２１０のマスク時間は、スイッチングトランジスタＭ１のオン時間の最小幅を規定する。
【００５３】
ＬＥＢ回路２１０の構成は特に限定されず、公知技術を用いればよい。たとえばＬＥＢ回路２１０は、タイマー回路とゲート素子で構成できる。タイマー回路は、スイッチングトランジスタＭ１がターンオンしてからマスク時間の間、所定レベルとなるマスク信号を生成する。ゲート素子は、マスク信号とリセットパルスＳ１１とを論理演算することにより、マスク後のリセットパルスＳ１２を生成する。
【００５４】
ロジック回路２０６は、セットパルスＳ１３およびリセットパルスＳ１２を受け、制御パルスＳ１４を生成する。（i）制御パルスＳ１４は、セットパルスＳ１３がアサートされると、スイッチングトランジスタＭ１のオンに対応するオンレベル（たとえばハイレベル）に遷移し、（ii）リセットパルスＳ１２がアサートされると、スイッチングトランジスタＭ１のオフに対応するオフレベル（たとえばローレベル）に遷移する。
【００５５】
ＰＷＭ端子には、ＬＥＤ光源５０２の目標輝度に応じてデューティ比が調節される調光パルスＳ２０が入力される。調光パルス修正部２４０は、調光パルスＳ２０と制御パルスＳ１４に応じた信号Ｓ１５を受け、修正調光パルスＳ２１を生成する。調光パルス修正部２４０は、調光パルスＳ２０の点灯レベル（たとえばハイレベル）から消灯レベル（たとえばローレベル）への遷移（つまりネガティブエッジ）が制御パルスＳ１４のオンレベル中に発生するとき、当該遷移（ネガティブエッジ）を、制御パルスＳ１４の次のオフレベルの期間まで遅延させる。より詳しくは、調光パルス修正部２４０は、調光パルスＳ２０のネガティブエッジを、制御パルスＳ１４のネガティブエッジまで遅延させてもよい。
【００５６】
出力部２０９は、修正調光パルスＳ２１が点灯レベル（ハイレベル）の間、制御パルスＳ１４にもとづいてスイッチングトランジスタＭ１を駆動し、修正調光パルスＳ２１が消灯レベルである間、スイッチングトランジスタＭ１をオフに固定する。たとえば出力部２０９は、ＡＮＤゲート２１１およびドライバ２０８を備える。ＡＮＤゲート２１１は制御パルスＳ１４と修正調光パルスＳ２１を論理演算することにより、駆動パルスＳ１５を生成する。ドライバ２０８は駆動パルスＳ１５にもとづいてスイッチングトランジスタＭ１を駆動する。駆動パルスＳ１５は、制御パルスＳ１４に応じた論理レベルを有する。
【００５７】
図５（ａ）、（ｂ）は、調光パルス修正部２４０の構成例を示す回路図である。図５（ａ）、（ｂ）の調光パルス修正部２４０は、いずれも、論理ゲート２４２とフリップフロップ２４４を含む。図５（ａ）の論理ゲート２４２はＯＲゲートであり、調光パルスＳ２０と制御パルスＳ１４（駆動パルスＳ１５）の論理和を生成する。図５（ａ）のフリップフロップ２４４は、Ｄフリップフロップであり、そのクロック端子には調光パルスＳ２０が、そのリセット端子（反転論理）には論理ゲート２４２の出力が入力される。フリップフロップ２４４の出力は、調光パルスＳ２０のネガティブエッジが、駆動パルスＳ１５のローレベル区間まで遅延された修正調光パルスＳ２１となる。
【００５８】
図５（ｂ）の論理ゲート２４２はＮＯＲゲートであり、調光パルスＳ２０と制御パルスＳ１４（駆動パルスＳ１５）の否定論理和を生成する。図５（ｂ）のフリップフロップ２４４は、ＲＳフリップフロップであり、そのセット端子には調光パルスＳ２０が、そのリセット端子には論理ゲート２４２の出力が入力される。フリップフロップ２４４の出力は、調光パルスＳ２０のネガティブエッジが、駆動パルスＳ１５のローレベル区間まで遅延された修正調光パルスＳ２１となる。当業者によれば、調光パルス修正部２４０には、さまざまな変形例が存在しうることが理解される。
【００５９】
以上が制御回路２００の構成である。続いてその動作を説明する。図６（ａ）、（ｂ）は、図４のスイッチングコンバータ１００の動作波形図である。図６（ａ）には、調光パルスＳ２０のデューティ比が１００％に近い状態が示される。調光パルスＳ２０のネガティブエッジは、制御パルスＳ１４（Ｓ１５）のハイレベル区間に発生する。したがって調光パルス修正部２４０は、調光パルスＳ２０のネガティブエッジを、制御パルスＳ１４の次のネガティブエッジＮＥ１まで遅延させることにより修正調光パルスＳ２１を生成する。その結果、修正調光パルスＳ２１のデューティ比は１００％に引き延ばされる。
【００６０】
これにより、コイル電流ＩＬがゼロとリミット電流を変動するハードスイッチングが維持され、図３（ｂ）に示したようなソフトスイッチングを防止できる。
【００６１】
図６（ｂ）には、制御パルスＳ１４がハイレベルであり、コイル電流ＩＬがピークＩＬＩＭに到達する前に、調光パルスＳ２０がローレベルに遷移したときの波形が示される。調光パルスＳ２０のネガティブエッジは、制御パルスＳ１４（Ｓ１５）のハイレベル区間に発生している。調光パルス修正部２４０は、調光パルスＳ２０のネガティブエッジを、制御パルスＳ１４の次のネガティブエッジＮＥ２まで遅延させることにより修正調光パルスＳ２１を生成する。その結果、制御パルスＳ１４のデューティ比は１００％に引き延ばされる。
【００６２】
これにより、最後のパルスＺの周期は、それより前のパルスの周期と実質的に等しくなり、周波数変動を抑制できる。
【００６３】
このように、実施の形態に係るスイッチングコンバータ１００によれば、ＰＷＭ調光用のスイッチと、ＤＣ／ＤＣコンバータのスイッチングトランジスタが共用される照明装置５００において生じうる問題の少なくともひとつを解決できる。
【００６４】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例を説明する。
【００６５】
（第１変形例）
実施の形態では、調光パルスＳ２０のデューティ比（パルス幅）にかかわらず、調光パルス修正部２４０による修正を行なった。図７（ａ）は、図４のスイッチングコンバータ１００における調光パルスＳ２０と修正調光パルスＳ２１の関係を示す図である。縦軸の修正調光パルスＳ２１は、ＬＥＤ光源５０２の光量（輝度）とも把握できる。つまり図４のスイッチングコンバータ１００では、修正調光パルスＳ２１のデューティ比は、とある最小値ＭＩＮより小さくならず、またデューティ比が小さな領域において、光量を離散的にしか変化させることができない。
【００６６】
この問題を解決するために、第１変形例では、調光パルスＳ２０のデューティ比に応じて、調光パルス修正部２４０による修正動作のオン、オフが切りかえられる。具体的には調光パルス修正部２４０は、調光パルスＳ２０の周期の先頭から所定数Ｎ個の制御パルスＳ１４の間は、調光パルスＳ２０を修正せずにそのまま出力する。Ｎ＝１であってもよいし、Ｎ≧２であってもよい。言い換えれば、調光パルス修正部２４０は、調光パルスＳ２０の周期に含まれる少なくとも先頭の制御パルスＳ１４の区間は、調光パルスＳ２０を修正せずにそのまま出力する。図７（ｂ）は、第１変形例に係るスイッチングコンバータ１００における調光パルスＳ２０と修正調光パルスＳ２１の関係を示す図である。図７（ｂ）にはＮ＝３の場合を示す。
【００６７】
図８は、第１変形例に係るスイッチングコンバータ１００の動作波形図である。ここでは、先頭のパルスＰ１がハイレベルの間に、言い換えればコイル電流ＩＬがリミット電流ＩＬＩＭに達する前に、調光パルスＳ２０が消灯レベルに遷移した場合が示される。この場合、調光パルス修正部２４０は、調光パルスＳ２０のエッジを遅延することなく、そのまま修正調光パルスＳ２１として出力する。その結果、調光パルスＳ２０のネガティブエッジのタイミングで、駆動パルスＳ１５はローレベルに遷移し、スイッチングトランジスタＭ１がオフする。
【００６８】
この変形例によれば、図７（ａ）の最小値ＭＩＮより小さな範囲でＰＷＭ調光が可能となる。また、調光パルスＳ２０のデューティ比（パルス幅）が小さな領域において、光量を連続的に変化させることができる。
【００６９】
図９は、第１変形例に係る調光パルス修正部２４０ａの回路図である。調光パルス修正部２４０ａは、マスク信号生成部２５０と、第１論理ゲート２５２を含む。マスク信号生成部２５０は、調光パルスＳ２０の周期の先頭から制御パルスＳ１４がＮ個発生するまでの間、所定レベル（ハイレベル）となるマスク信号Ｓ２２を生成する。第１論理ゲート２５２は、マスク信号Ｓ２２と調光パルスＳ２０を論理演算し、修正調光パルスＳ２１を生成する。
【００７０】
たとえばマスク信号生成部２５０は、フリップフロップ２５４、カウンタ２５６、第２論理ゲート２５８を含む。フリップフロップ２５４は、そのクロック端子およびそのリセット端子（反転論理）に制御パルスＳ１４に応じた駆動パルスＳ１５を受ける。
【００７１】
カウンタ２５６は、そのクロック端子に制御パルスＳ１４に応じた信号（駆動パルスＳ１５）を受け、駆動パルスＳ１５ごとにカウントアップする。カウンタ２５６のリセット端子（反転論理）には調光パルスＳ２０が入力され、調光パルスＳ２０がローレベルに遷移するたびにカウント値はリセットされる。カウンタ２５６は、そのカウント値が所定値Ｎに達すると、カウント完了信号Ｓ２３をアサート（たとえばハイレベル）する。
【００７２】
第２論理ゲート２５８は、カウント完了信号Ｓ２３とフリップフロップ２５４の出力を論理演算し、修正調光パルスＳ２１を生成する。たとえば第２論理ゲート２５８はＯＲゲートである。なお調光パルス修正部２４０ａの構成は図９のそれには限定されない。
【００７３】
（第２変形例）
図１０は、第２変形例に係るスイッチングコンバータ１００ｂの回路図である。このスイッチングコンバータ１００ｂは、キャパシタＣ１１、抵抗Ｒ１０に代えて、インダクタＬ１と結合された補助巻線Ｌ２を備える。制御回路２００ｂのＺＴ端子には、補助巻線Ｌ２に生ずる電圧ＶＬ２に応じた電圧ＶＺＴが入力される。ゼロ電流検出回路（セットパルス発生器）２０４は、補助巻線Ｌ２の電圧ＶＺＴが所定のしきい値電圧ＶＺＥＲＯとクロスすると、セットパルスＳ１３をアサートする。この構成によっても、疑似共振モードを実現できる。
【００７４】
（第３変形例）
実施の形態では、ＬＥＤ光源５０２がＬＥＤストリングである場合を説明したが、負荷の種類は特に限定されない。
【００７５】
（第４変形例）
本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【００７６】
また、上述の実施の形態および任意の変形例の組み合わせも、本発明の態様として有効である。
【００７７】
最後に、スイッチングコンバータ１００の用途を説明する。図１１は、スイッチングコンバータ１００を用いた照明装置５００のブロック図である。照明装置５００は、ＬＥＤ光源５０２である発光部、スイッチングコンバータ１００に加えて、整流回路５０４、平滑コンデンサ５０６、マイコン５０８を備える。整流回路５０４および平滑コンデンサ５０６は、商用交流電圧ＶＡＣを整流平滑化し、直流電圧ＶＤＣに変換する。マイコン５０８は、ＬＥＤ光源５０２の輝度を指示する制御信号ＳＤＩＭを生成する。スイッチングコンバータ１００は、直流電圧ＶＤＣを入力電圧ＶＩＮとして受け、制御信号ＳＤＩＭに応じた駆動電流ＩＬＥＤをＬＥＤ光源５０２に供給する。
【００７８】
図１２（ａ）〜（ｃ）は、照明装置５００の具体例を示す図である。図１２（ａ）〜（ｃ）にはすべての構成要素が示されているわけではなく、一部は省略されている。図１２（ａ）の照明装置５００ａは、直管型ＬＥＤ照明である。ＬＥＤ光源５０２であるＬＥＤストリングを構成する複数のＬＥＤ素子は、基板５１０上にレイアウトされる。基板５１０には、整流回路５０４や制御回路２００、出力回路１０２などが実装される。
【００７９】
図１２（ｂ）の照明装置５００ｂは、電球型ＬＥＤ照明である。ＬＥＤ光源５０２であるＬＥＤモジュールは、基板５１０上に実装される。制御回路２００や整流回路５０４は、照明装置５００ｂの筐体の内部に実装される。
【００８０】
図１２（ｃ）の照明装置５００ｃは、液晶ディスプレイ装置６００に内蔵されるバックライトである。照明装置５００ｃは、液晶パネル６０２の背面を照射する。
【００８１】
あるいは照明装置５００は、シーリングライトに利用することも可能である。このように、図１１の照明装置５００はさまざまな用途に利用可能である。
【００８２】
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。
【符号の説明】
【００８３】
１００…スイッチングコンバータ、１０２…出力回路、１０４…入力ライン、１０６…出力ライン、Ｃ１…平滑キャパシタ、Ｄ１…整流ダイオード、Ｍ１…スイッチングトランジスタ、Ｔ１…トランス、Ｌ１…インダクタ、Ｌ２…補助巻線、ＲＣＳ…検出抵抗、２００…制御回路、２０２…電流リミットコンパレータ、２０４…ゼロ電流検出回路、２０６…ロジック回路、２０８…ドライバ、２１０…ＬＥＢ回路、５００…照明装置、５０２…ＬＥＤ光源、５０４…整流回路、５０６…平滑コンデンサ、５０８…マイコン、５１０…基板。
【図１】
0006391429.tif 000002
【図２】
0006391429.tif 000003
【図３】
0006391429.tif 000004
【図４】
0006391429.tif 000005
【図５】
0006391429.tif 000006
【図６】
0006391429.tif 000007
【図７】
0006391429.tif 000008
【図８】
0006391429.tif 000009
【図９】
0006391429.tif 000010
【図１０】
0006391429.tif 000011
【図１１】
0006391429.tif 000012
【図１２】
0006391429.tif 000013