(57)【特許請求の範囲】
【請求項１】
波高率低減（ＣＦＲ）のためのシステムであって、
入力信号（ｘｋ）を受信するように構成されたピーク検出器と、
ウィンドウ利得（Ｇｋ）およびフィルタ長さに基づいてスケーリングファクタを生成するように構成された最大実行フィルタであって、前記ウィンドウ利得（Ｇｋ）は前記入力信号（ｘｋ）およびしきい値（Ｔ）に基づく、最大実行フィルタと、
前記スケーリングファクタおよび前記フィルタ長さに基づいて利得補正（Ｆｋ）を生成するように構成されたウィンドウＣＦＲ利得フィルタと、
遅延入力信号を生成するために前記入力信号（ｘｋ）を遅延させるように構成されたディレイと、
ピーク補正値を取得するために前記利得補正（Ｆｋ）と前記遅延入力信号とを乗算するように構成された乗算器と、
前記ピーク補正値および前記遅延入力信号に基づいて出力信号（ｙｋ）を決定するように構成された加算器と、
を備え、
前記ピーク検出器、前記最大実行フィルタ、前記ウィンドウＣＦＲ利得フィルタ、前記ディレイ、前記乗算器、前記加算器が、少なくとも１つの集積回路において実装される、システム。
【請求項２】
前記最大実行フィルタは、前記フィルタ長さにわたって前記ウィンドウ利得（Ｇｋ）の最大利得を決定することにより、前記スケーリングファクタを生成するように構成される、請求項１に記載のシステム。
【請求項３】
前記ウィンドウＣＦＲ利得フィルタは、ハニングウィンドウフィルタを含む、請求項１に記載のシステム。
【請求項４】
前記ウィンドウＣＦＲ利得フィルタは、ブラックマンウィンドウフィルタを含む、請求項１に記載のシステム。
【請求項５】
前記フィルタ長さはＮサンプルに対応し、Ｎは整数である、請求項１に記載のシステム。
【請求項６】
前記ウィンドウＣＦＲ利得フィルタはＮ／２を中心とする、請求項５に記載のシステム。
【請求項７】
前記利得補正（Ｆｋ）は連続関数を含む、請求項１に記載のシステム。
【請求項８】
前記ウィンドウ利得（Ｇｋ）を提供するためのピークスケーリングユニットをさらに備える、請求項１に記載のシステム。
【請求項９】
前記少なくとも１つの集積回路は、少なくとも１つのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を含む、請求項１に記載のシステム。
【請求項１０】
前記ピーク検出器は、
前記入力信号（ｘｋ）に関する多項式フィットを決定するように、
ピーク位置を決定するように、および、
前記多項式フィットから前記ピーク位置での信号のマグニチュードを決定するように、
構成される、請求項１に記載のシステム。
【請求項１１】
波高率低減（ＣＦＲ）のための方法であって、
ピーク検出器によって入力信号（ｘｋ）を受信すること、
最大実行フィルタを使用し、ウィンドウ利得（Ｇｋ）およびフィルタ長さに基づいてスケーリングファクタを生成することであって、前記ウィンドウ利得（Ｇｋ）は前記入力信号（ｘｋ）およびしきい値（Ｔ）に基づく、生成すること、
ウィンドウＣＦＲ利得フィルタを使用し、前記スケーリングファクタおよび前記フィルタ長さに基づいて利得補正（Ｆｋ）を生成すること、
遅延入力信号を取得するために、ディレイによって前記入力信号（ｘｋ）を遅延させること、
乗算器を使用し、ピーク補正値を取得するために前記利得補正（Ｆｋ）と前記遅延入力信号とを乗算すること、ならびに、
出力信号（ｙｋ）を取得するために前記ピーク補正値を前記遅延入力信号に加算すること、
を含み、
前記ピーク検出器、前記最大実行フィルタ、前記ウィンドウＣＦＲ利得フィルタ、前記ディレイ、前記乗算器、またはそれらの任意の組み合わせは、少なくとも１つの集積回路において実装される、方法。
【請求項１２】
前記スケーリングファクタを生成する行為は、前記フィルタ長さにわたって前記ウィンドウ利得（Ｇｋ）の最大利得を決定することを含む、請求項１１に記載の方法。
【請求項１３】
前記ウィンドウＣＦＲ利得フィルタは、ハニングウィンドウフィルタまたはブラックマンウィンドウフィルタを含む、請求項１１に記載の方法。
【請求項１４】
前記フィルタ長さはＮサンプルに対応し、Ｎは整数である、請求項１１に記載の方法。
【請求項１５】
前記ウィンドウＣＦＲ利得フィルタはＮ／２を中心とする、請求項１４に記載の方法。
【請求項１６】
前記利得補正（Ｆｋ）は連続関数を含む、請求項１１に記載の方法。
【請求項１７】
ピークスケーリングユニットを使用し、前記入力信号（ｘｋ）および前記しきい値（Ｔ）に基づいて前記ウィンドウ利得（Ｇｋ）を決定することをさらに含む、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、波高率低減（ＣＦＲ）に関する。特に、本開示はウィンドウＣＦＲに関する。
【背景技術】
【０００２】
波高率低減（ＣＦＲ）のいくつかの実装において、信号内のピークマグニチュードを決定することができる。そうしたことは、信号をオーバーサンプリングすること、２つの隣接するマグニチュードよりも大きい信号マグニチュードを識別すること、およびその後、信号マグニチュードのいずれかが所定のしきい値を超えるかどうかを判定するためにテストすることによって、達成可能である。信号のオーバーサンプリングレートが低い場合、ピークマグニチュードは正確でなく、真のピーク値から大幅に逸脱している可能性がある。オーバーサンプリングレートが減少するのに対応して、ピークマグニチュードの推定値における正確さも低下する。このピークマグニチュード推定値の正確さの低下は、ＣＦＲ法の品質に直接影響を与える。いくつかのケースでは、ピークキャンセル波高率低減（ＰＣＣＦＲ）およびウィンドウＣＦＲ（ＷＣＦＲ）のために、検出されたピークの場所および検出されたピークでの複合信号値が必要である。したがって、ＰＣＣＦＲおよびＷＣＦＲならびに他のＣＦＲ法のために、正確なピーク検出が重要である。
【０００３】
ＣＦＲを実装するための一方法は、キャンセルパルス法である。この方法は有効であるが、キャンセルパルス法の実行中に、いくつかのピークが見逃される、かつ／または作成される可能性があるという問題に悩まされる。特に、キャンセルパルス法において、パルスキャンセルのためのリソースがないことから、いくつかのピークが見逃される可能性がある。加えて、キャンセルパルスが重複し、建設的に増大する場合、新しいピークが不必要に作成される可能性がある。いくつかのケースでは、これらの不必要なピークに対処するために、キャンセルパルス法においてパルスキャンセルを何回か反復することができる。しかしながら、各処理ステージには比較的費用が掛かり、ＣＦＲを実装するシステムにおいて待ち時間を大幅に増大させる。これが、ＣＦＲを実装する基地局の効率およびキャパシティに悪影響を与えることになる。
【発明の概要】
【０００４】
波高率低減（ＣＦＲ）のためのシステムは、入力信号（ｘｋ）を受信するように構成されたピーク検出器と、ウィンドウ利得（Ｇｋ）およびフィルタ長さに基づいてスケーリングファクタを生成するように構成された最大実行フィルタであって、ウィンドウ利得（Ｇｋ）は入力信号（ｘｋ）およびしきい値（Ｔ）に基づく、最大実行フィルタと、スケーリングファクタおよびフィルタ長さに基づいて利得補正（Ｆｋ）を生成するように較正されたウィンドウＣＦＲ利得フィルタと、遅延入力信号を生成するために入力信号（ｘｋ）を遅延させるように構成されたディレイと、ピーク補正値を取得するために利得補正（Ｆｋ）と遅延入力信号とを乗算するように構成された乗算器と、ピーク補正値および遅延入力信号に基づいて出力信号（ｙｋ）を決定するように構成された加算器とを含む。
【０００５】
任意選択で、最大実行フィルタは、フィルタ長さにわたってウィンドウ利得（Ｇｋ）の最大利得を決定することにより、スケーリングファクタを生成するように構成可能である。
【０００６】
任意選択で、ウィンドウＣＦＲ利得フィルタは、ハニングウィンドウフィルタを含むことができる。
【０００７】
任意選択で、ウィンドウＣＦＲ利得フィルタはブラックマンウィンドウフィルタを含むことができる。
【０００８】
任意選択で、フィルタ長さはＮサンプルに対応可能であり、Ｎは整数である。
【０００９】
任意選択で、ウィンドウＣＦＲ利得フィルタはＮ／２を中心とすることができる。
【００１０】
任意選択で、利得補正（Ｆｋ）は連続関数を含むことができる。
【００１１】
任意選択で、システムはウィンドウ利得（Ｇｋ）を提供するためのピークスケーリングユニットをさらに備えることができる。
【００１２】
任意選択で、ピーク検出器、最大実行フィルタ、ウィンドウＣＦＲ利得フィルタ、ディレイ、乗算器、加算器、またはそれらの任意の組み合わせは、少なくとも１つのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を使用して実装可能である。
【００１３】
任意選択で、ピーク検出器は、入力信号（ｘｋ）に関する多項式フィットを決定するように、ピーク位置を決定するように、および、多項式フィットからピーク位置での信号のマグニチュードを決定するように、構成可能である。
【００１４】
波高率低減（ＣＦＲ）のための方法は、ピーク検出器によって入力信号（ｘｋ）を受信すること、最大実行フィルタを使用しウィンドウ利得（Ｇｋ）およびフィルタ長さに基づいてスケーリングファクタを生成することであって、ウィンドウ利得（Ｇｋ）は入力信号（ｘｋ）およびしきい値（Ｔ）に基づく、生成すること、ウィンドウＣＦＲ利得フィルタを使用しスケーリングファクタおよびフィルタ長さに基づいて利得補正（Ｆｋ）を生成すること、遅延入力信号を取得するためにディレイによって入力信号（ｘｋ）を遅延させること、乗算器を使用してピーク補正値を取得するために利得補正（Ｆｋ）と遅延入力信号とを乗算すること、ならびに、出力信号（ｙｋ）を取得するためにピーク補正値を遅延入力信号に加算することを含む。
【００１５】
任意選択で、スケーリングファクタを生成する行為は、フィルタ長さにわたってウィンドウ利得（Ｇｋ）の最大利得を決定することを含み得る。
【００１６】
任意選択で、ウィンドウＣＦＲ利得フィルタはハニングウィンドウフィルタまたはブラックマンウィンドウフィルタを含むことができる。
【００１７】
任意選択で、フィルタ長さはＮサンプルに対応可能であり、Ｎは整数である。
【００１８】
任意選択で、ウィンドウＣＦＲ利得フィルタはＮ／２を中心とすることができる。
【００１９】
任意選択で、利得補正（Ｆｋ）は連続関数を含むことができる。
【００２０】
任意選択で、方法は、ピークスケーリングユニットを使用し、入力信号（ｘｋ）およびしきい値（Ｔ）に基づいてウィンドウ利得（Ｇｋ）を決定することをさらに含むことができる。
【００２１】
波高率低減（ＣＦＲ）のためのシステムは、入力信号を受信するように構成されたピーク検出器と、ピーク検出器に結合された第１のピークキャンセル波高率低減（ＰＣＣＦＲ）モジュールと、第１のＰＣＣＦＲモジュールに結合されたウィンドウＣＦＲモジュールとを含む。第１のＰＣＣＦＲモジュールは、入力信号内の１つまたは複数のピークの第１のセットを除去するように構成され、ウィンドウＣＦＲモジュールは、第１のＰＣＣＦＲモジュールが入力信号内の１つまたは複数のピークの第１のセットを除去した後に、入力信号内の１つまたは複数の追加のピークを除去するように構成される。
【００２２】
任意選択で、システムは、入力信号内の１つまたは複数のピークの第２のセットを除去するように構成された第２のＰＣＣＦＲモジュールをさらに含むことが可能であり、ウィンドウＣＦＲモジュールは、第１のＰＣＣＦＲモジュールが入力信号内の１つまたは複数のピークの第１のセットを除去した後、および、第２のＰＣＣＦＲモジュールが入力信号内の１つまたは複数のピークの第２のセットを除去した後に、入力信号内の１つまたは複数の追加のピークを除去するように構成される。
【００２３】
任意選択で、ウィンドウＣＦＲモジュールは最大実行フィルタを備えることができる。
【００２４】
特徴、機能、および利点は様々なケースでは独立に達成可能であるか、または他のケースでは組み合わせてもよい。
【００２５】
その他およびさらなる態様および特徴は、以下の詳細な説明を読めば明らかであろう。
【００２６】
本開示のこれらおよび他の特徴、態様、および利点は、以下の説明、付属の特許請求の範囲、および添付の図面に関してよりよく理解されよう。
【図面の簡単な説明】
【００２７】
【図１−１】時間ドメイン内のピークキャンセル波高率低減（ＰＣＣＦＲ）プロセスを示すグラフである。
【図１−２】時間ドメイン内のピークキャンセル波高率低減（ＰＣＣＦＲ）プロセスを示すグラフである。
【図１−３】時間ドメイン内のピークキャンセル波高率低減（ＰＣＣＦＲ）プロセスを示すグラフである。
【図２−１】ＣＦＲプロセッサを含むシステムを示す図である。
【図２−２】ウィンドウＣＦＲプロセッサの例を示す図である。
【図２−３】図２−２のウィンドウＣＦＲプロセッサを伴う図２−１のシステムによって実行される方法を示す図である。
【図３】最大実行フィルタの例を示す図である。
【図４−１】図２−３の方法に関連付けられた信号値を示すグラフである。
【図４−２】図２−１のシステムによって利用可能であるか、または図２−１のシステムの動作を管理可能な、公式を示す図である。
【図５−１】ＰＣＣＦＲプロセッサを示す図である。
【図５−２】複数のキャンセルパルス生成器（ＣＰＧ）を含む別のＰＣＣＦＲプロセッサを示す図である。
【図６−１】ピーク検出器の例を示す図である。
【図６−２】補間器の例を示す図である。
【図６−３】ＣＦＲにおけるピーク検出のための方法を示す図である。
【図６−４】ＣＦＲにおけるピーク検出のための方法を示す図である。
【図７】開示されたシステムおよび方法を使用して達成される結果の例を示すグラフである。
【図８】ウィンドウＣＦＲモジュールおよびＰＣＣＦＲモジュールの組み合わせを含むシステムを示す図である。
【発明を実施するための形態】
【００２８】
以下、図面を参照しながら様々な特徴が説明される。図面は一定の尺度で描かれているかまたはそうでない場合があること、および、同様の構造または機能の要素は図面全体を通じて同じ参照番号で表されていることに留意されたい。図面は特徴の説明を容易にすることのみを意図していることに留意されたい。加えて、図示された特徴は、すべての態様または利点が示されているとは限らない。特定の特徴に関連して説明される態様または利点は、必ずしもその特徴に限定されているものではなく、たとえそのように示されていない場合、またはそのように明示的に説明されない場合であっても、任意の他の特徴において実施可能である。
【００２９】
本明細書で開示される方法および装置は、効率的なウィンドウ波高率低減（ＣＦＲ）およびＣＦＲにおけるピーク検出を提供する。
【００３０】
開示されたシステムは、ＣＦＲにおけるピーク値を正確に位置特定および測定するためのピーク検出器を含む。ピーク検出器は、信号マグニチュードに対する多項式フィット（たとえば２次フィット）を実行すること、およびその後ピーク位置を抽出することによって、オーバーサンプリングの量を制限する。２次フィットから、ピークがかなり高いサンプリングレートで発見されたかのように、ピーク位置を使用してその位置での信号のマグニチュードを計算することができる。
【００３１】
いくつかのケースにおいて、開示されたシステムはウィンドウＣＦＲを利用することができる。ウィンドウＣＦＲを利用することの利点は、検出時にピークが見失われるのを防ぐこと、および出力時に新しいピークが発生するのも防ぐことである。ウィンドウＣＦＲを使用することの欠点は、パフォーマンス（エラーベクトルマグニチュード（ＥＶＭ）に対するピーク対平均値比（ＰＡＲ）などのメトリクスによって測定可能である）がＰＣＣＦＲ法ほど良好でない可能性があることである。しかしながら、ＰＣＣＦＲとウィンドウＣＦＲとを組み合わせて使用することは、複雑さおよびパフォーマンスの観点から良好な妥協点をもたらす。ＰＣＣＦＲが良好なＥＶＭを用いてピークのほとんどを消去する場合、ウィンドウＣＦＲを使用して残りのピークを「クリーンアップ」することができる。残りのピークがわずかである場合、より多くのＰＣＣＦＲのステージを使用することに比べて、ウィンドウＣＦＲを使用することによる劣化は非常に小さい。したがっていくつかのケースでは、ウィンドウＣＦＲを１つまたは複数のＰＣＣＦＲステージ後の後処理として使用することができる。
【００３２】
システムおよび方法は、指定のしきい値を超える信号ピークからスペクトル形パルスを減じることによってピークを（たとえば、信号の平均電力比まで）低減させる、ピークキャンセルも提供する。システムおよび方法によって提供されるキャンセルパルス（ＣＰ）は、入力信号のスペクトルと一致するスペクトルを有するように設計される。したがって、キャンセルパルスはごくわずかな帯域外干渉をもたらす。いくつかのケースでは、入力信号およびキャンセルパルスは複雑であり、ピーク検索は信号マグニチュードに対して実施される場合がある。信号は複雑であるため、各キャンセルパルスは対応するピークの位相に一致するように回転することができる。所与のキャンセルパルス（ＣＰ）のピークマグニチュードは、対応する信号ピークマグニチュードと所望のクリッピングしきい値との差異に等しいように設定可能である。開示された方法は、信号位相を保ちながらピーク信号マグニチュードをしきい値まで低減させる。
【００３３】
図１−１から図１−３は、時間ドメイン内のピークキャンセル波高率低減（ＰＣＣＦＲ）プロセスを示す。特に図１−１は、マグニチュードの変動を伴う入力信号のセクションを示すグラフ１００である。グラフ１００の水平軸は時間を表し、グラフ１００の垂直軸は入力信号のマグニチュードを表す。グラフ１００内には、クリッピングしきい値を示す水平線１１０が示されている。このしきい値を超えるいずれのピークも、ピークキャンセルの候補である。クリッピングしきい値は任意に設定可能であり、異なるケースで異なる値を有することができる。図１−２は、入力信号から減じられることになるキャンセルパルス（時間＝７００付近に位置する）のマグニチュードを示すグラフ１２０である。図１−３は、図１−１の入力信号から図１−２のキャンセルパルスを減じた後に取得される、出力信号のマグニチュードを示すグラフ１３０である。図１−３に示されるように、出力信号は、入力信号内のピーク（時間＝７００付近に位置する）がキャンセルされていることを除き、入力信号と同じである。
【００３４】
図２−１はＣＦＲのためのシステム２００を示す。いくつかのケースでは、システム２００はキャンセルパルスおよびＰＣＣＦＲを提供することができる。システム２００は、ピーク検出器２０５、ピーク検出器２０５に結合されたＣＦＲプロセッサ２２０、ディレイ２２５、および加算器２３５を含む。
【００３５】
ピーク検出器２０５は、入力信号（ｘｋ）およびしきい値（Ｔ）を受信するように構成される。しきい値（Ｔ）は、ピークキャンセルのためのクリッピングしきい値を表す所定の値である。たとえばしきい値（Ｔ）は、２．０に等しく設定される。しかしながら他の例において、しきい値（Ｔ）は２．０より大きいかまたは２．０より小さくてもよい。ピーク検出器２０５は、入力信号（ｘｋ）およびしきい値（Ｔ）に基づいて（たとえば、使用して）ピーク（Ｐｋ）を識別するようにも構成される。いくつかのケースでは、ピーク検出器２０５はいずれかの既知のピーク検出器を使用して実装可能である。他のケースでは、ピーク検出器２０５は新規のピーク検出器であってよい。新規のピーク検出器は、図６−１を参照しながら説明する。
【００３６】
ディレイ２２５は、入力信号（ｘｋ）を受信するように、および遅延入力信号を生成するために入力信号（ｘｋ）を遅延させるように構成される。ＣＦＲプロセッサ２２０は、ピーク検出器２０５から識別されたピーク（Ｐｋ）を、およびディレイ２２５から遅延入力信号（ｘｋ）を受信するように、ならびに識別されたピーク（Ｐｋ）および遅延入力信号（ｘｋ）に基づいてキャンセルパルス（Ｚｋ）を出力するように、構成される。
【００３７】
ディレイ２２５は、遅延入力信号（ｘｋ）を加算器２３５に渡すようにも構成される。加算器２３５は、キャンセルパルス（Ｚｋ）を遅延入力信号（ｘｋ）に加算し、それによって望ましくないピークを入力信号（ｘｋ）から減じ、利得補正出力信号である出力信号（ｙｋ）を作り出すように構成される。いくつかのケースでは、キャンセルパルス（Ｚｋ）は入力信号（ｘｋ）に関して負の値を有することができる。したがって、加算器２３５がキャンセルパルス（Ｚｋ）を遅延入力信号（ｘｋ）に加えた場合、キャンセルパルス（Ｚｋ）は遅延入力信号（ｘｋ）から効果的に「減じられる」。
【００３８】
いくつかのケースでは、ＣＦＲプロセッサ２２０は、ウィンドウフィルタリングを提供するウィンドウＣＦＲプロセッサを使用して実装可能である。図２−２は、ウィンドウＣＦＲプロセッサ２２０の例を示す。ウィンドウＣＦＲプロセッサ２２０は、図２−１のシステムを参照しながら説明する。しかしながら、ウィンドウＣＦＲプロセッサ２２０は、他の実施形態において他のシステムと共に使用可能であることを理解されたい。ウィンドウＣＦＲプロセッサ２２０は、ピークスケーリングユニット２０６、最大実行フィルタ２１０、ウィンドウＣＦＲ利得フィルタ２１５、および乗算器２３０を含む。
【００３９】
ピークスケーリングユニット２０６は、ピーク検出器２０５から識別されたピーク（Ｐｋ）を受信するように、およびスケーリングされたピークを出力するために、（たとえば、減算関数を実行することによって）ピークマグニチュードとクリッピングしきい値との間の差異を決定するように構成される。いくつかのケースでは、ピークスケーリングユニット２０６は、１−１／ｓｑｒｔ（Ｐｋ／Ｔ２）に等しい出力を提供することができる。またいくつかのケースでは、ウィンドウＣＦＲプロセッサ２２０はピークスケーリングユニット２０６を含まない場合がある。こうしたケースでは、ピークスケーリングユニット２０６は図２−１のピーク検出器２０５に組み込むことができる。
【００４０】
最大実行フィルタ２１０は、ピークスケーリングユニット２０６からのスケーリングされたピークと、フィルタ長さとを受信するように構成される。フィルタ長さはＮサンプルに等しく設定可能であり、Ｎは整数である。最大実行フィルタ２１０は、スケーリングされたピークおよびフィルタ長さに基づいて（たとえば、使用して）、スケーリングファクタを生成するようにも構成される。一実装において、最大実行フィルタ２１０は、フィルタ長さにわたって（たとえばＮサンプルにわたって）ウィンドウ利得（Ｇｋ）の最大利得を決定することによって、スケーリングファクタを生成するように構成可能である。図３は、図２−２のウィンドウＣＦＲプロセッサの最大実行フィルタ２１０を実装するために使用可能な、最大実行フィルタ３１０の例を示す。最大実行フィルタ３１０は、Ｎサンプルのウィンドウフィルタ長さにわたって動作するように構成される。いくつかのケースでは、長さＮは２のべき乗であってよい。他のケースでは、長さＮは他の数であってよい。図に示されるように、最大実行フィルタ３１０はいくつかのステージを有する。各ステージは、図に示される構成３２０を有するバイナリ最大ステージであってよい。こうした構成により、最大実行フィルタ２１０は、直接的な手法よりも効率的にスケーリングファクタを生成することができる。他のケースでは、各ステージが他の構成を有することができる。使用中、信号最大は各ステージで決定され、最大実行は、各ステージが最大実行値を次のステージに渡すにつれて蓄積していく。たとえば、Ｎ＝７であり、入力信号（サンプル数）が３、３、４、２、５、７、１であると想定すると、最大実行は３、３、４、４、５、７、７である。
【００４１】
図２−２に戻ると、ウィンドウＣＦＲ利得フィルタ２１５は、最大実行フィルタ２１０およびフィルタ長さからスケーリングファクタを受信するように、ならびに、最大実行フィルタ２１０およびフィルタ長さからのスケーリングファクタに基づいて（たとえば、使用して）利得補正（Ｆｋ）を生成するように、構成される。いくつかのケースでは、ハニングウィンドウフィルタまたはブラックマンウィンドウフィルタを採用して、ウィンドウＣＦＲ利得フィルタ２１５を実装することができる。また、いくつかのケースでは、ウィンドウＣＦＲ利得フィルタ２１５はＮ／２を中心とすることが可能であり、Ｎはフィルタ長さに対応するサンプル数である。
【００４２】
乗算器２３０は、図２−１のシステム２００のディレイ２２５から遅延入力信号（ｘｋ）を受信するように構成される。乗算器２３０は、ウィンドウＣＦＲ利得フィルタ２１５からの利得補正（Ｆｋ）と遅延入力信号とを乗算して、キャンセルパルス（Ｚｋ）を作り出すように構成される。いくつかのケースでは、キャンセルパルス（Ｚｋ）はピーク補正値と見なすことができる。
【００４３】
いくつかのケースでは、図２−２のウィンドウＣＦＲプロセッサ２２０は、少なくとも１つのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を使用して実装可能である。たとえばいくつかのケースでは、ＦＰＧＡは、ピークスケーリングユニット２０６、最大実行フィルタ２１０、ウィンドウＣＦＲ利得フィルタ２１５、乗算器２３０、またはそれらの任意の組み合わせを実装するように構成可能である。他のケースでは、ウィンドウＣＦＲプロセッサ２２０は、汎用プロセッサ、ＡＳＩＣプロセッサ、マイクロプロセッサ、または他のタイプのプロセッサなどの、任意の集積回路を使用して実装可能である。さらなるケースでは、ウィンドウＣＦＲプロセッサ２２０は、ハードウェア、ソフトウェア、またはその両方の組み合わせを使用して実装可能である。
【００４４】
また、いくつかのケースでは、図２−１のシステム２００は少なくとも１つのＦＰＧＡを使用して実装可能である。たとえば、いくつかのケースでは、ＦＰＧＡはピーク検出器２０５、ＣＦＲプロセッサ２１５、ディレイ２２５、および加算器２３５を実装するように構成可能である。他のケースでは、システム２００は汎用プロセッサ、ＡＳＩＣプロセッサ、マイクロプロセッサ、または他のタイプのプロセッサなどの、任意の集積回路を使用して実装可能である。さらなるケースでは、システム２００は、ハードウェア、ソフトウェア、またはその両方の組み合わせを使用して実装可能である。
【００４５】
図２−３は、図２−１のシステム２００によって実行される方法２５０を示し、図２−１のＣＦＲプロセッサ２２０は図２−２のウィンドウＣＦＲプロセッサ２２０である。項目２５５で方法が開始される。ピーク検出器が、入力信号（ｘｋ）およびしきい値（Ｔ）に基づいてピーク（Ｐｋ）を検出する（項目２６０）。いくつかのケースでは、項目２６０は、図２−１のシステム２００内のピーク検出器２０５によって実行可能である。
【００４６】
次に、ピークスケーリングユニットが、検出されたピーク（Ｐｋ）を受信し、検出されたピークに基づいてスケーリングされたピークを出力する（項目２６３）。いくつかのケースでは、項目２６３は、図２−２のウィンドウＣＦＲプロセッサ２２０内のピークスケーリングユニット２０６によって実行可能である。
【００４７】
次に、最大実行フィルタが、スケーリングされたピークおよびＮサンプルに等しいフィルタ長さに基づいてスケーリングファクタを生成する（項目２６５）。いくつかのケースでは、項目２６５は、図２−２のウィンドウＣＦＲプロセッサ２２０内の最大実行フィルタ２１０によって実行可能である。
【００４８】
次に、ウィンドウＣＦＲ利得フィルタが、スケーリングファクタおよびフィルタ長さに基づいて利得補正（Ｆｋ）を生成する（項目２７０）。いくつかのケースでは、項目２７０は、図２−２のウィンドウＣＦＲプロセッサ２２０内のウィンドウＣＦＲ利得フィルタ２１５によって実行可能である。
【００４９】
次に、ディレイが、遅延入力信号を生成するために入力信号（ｘｋ）を遅延させる（項目２７５）。いくつかのケースでは、項目２７５は、図２−１のシステム２００内のディレイ２２５によって実行可能である。
【００５０】
次に、乗算器が、キャンセルパルスを作り出すために、利得補正（Ｆｋ）と遅延入力信号とを乗算する（項目２８０）。いくつかのケースでは、項目２８０は、図２−２のウィンドウＣＦＲプロセッサ内の乗算器２３０によって実行可能である。
【００５１】
次に、加算器が、出力信号（ｙｋ）を作り出すために、遅延入力信号からのキャンセルパルスを加算する（項目２８５）。出力信号（ｙｋ）において、望ましくないピークはキャンセルパルスによって除去される。いくつかのケースでは、項目２８５は、図２−１のシステム２００内の加算器２３５によって実行可能である。その後、項目２９０で方法２５０は終了する。
【００５２】
図４−１は、図２−３の方法２５０に関与する入力信号の例および様々な信号値の例を示すグラフ４００である。信号値は、図２−１のシステム２００のコンポーネントによって生成可能であり、かつ／または、図２−１のシステム２００のコンポーネントの出力から導出可能である。グラフ４００では、水平軸が時間を表し、垂直軸がスケーリングされた信号長さ（たとえば、ボルト）を表す。水平線４１０は、最大許容信号を示すしきい値（Ｔ）を表す。図示された例では、しきい値（Ｔ）は２．０である。他の例では、しきい値（Ｔ）は２．０より大きいかまたは２．０より小さくてよい。グラフ４００は、入力信号（ｘｋ）の時間履歴の例を含み、この例は、方法２５０の項目２６０においてピーク検出器２０５によって受信される入力信号（ｘｋ）の例であってよい。グラフ４００は、ウィンドウＣＦＲプロセッサ２２０のウィンドウＣＦＲ利得フィルタ２１５によって決定可能な、ウィンドウ利得（Ｇｋ）も示す。加えて、グラフ４００は、方法２５０の項目２８０において乗算器２３０によって出力されるキャンセルパルスの例とすることができる、ピーク補正も示す。さらにグラフ４００は、１−利得補正（Ｆｋ）である、適用ウィンドウＣＦＲ利得を示す。このようなパラメータは、遅延信号（ｘｋ）によって乗算された場合、ｘｋ−ｘｋ＊Ｆｋが、システム２００において乗算器２３０および加算器２３５によって実行される演算を表すため、結果として出力信号（ｙｋ）を生じる。図示された例では、利得補正（Ｆｋ）の振幅は、Ｎ／２で最大実行フィルタの中央に適用されるウィンドウ利得（Ｇｋ）に少なくとも部分的に基づいて決定される。ウィンドウ利得（Ｇｋ）は、スペクトル帯域内に利得補正済みウィンドウＣＦＲ出力信号（ｙｋ）を維持するための、平滑関数である。グラフ４００は、方法２５０の項目２８５において加算器２３５によって出力される出力信号（ｙｋ）の例とすることができる、出力信号（ｙｋ）の例も示す。結果として生じる入力信号（ｘｋ）と補正済みウィンドウＣＦＲ出力信号（ｙｋ）との間の差異はピーク補正であり、ウィンドウ利得（Ｇｋ）の漸進的適用により、時間間隔にわたって発生する。
【００５３】
図４−２は、図１−２のシステム２００によって利用されること、または図１−２のシステム２００の動作を管理することが可能な、式を示す。式において、（Ａ）はピーク信号、またはピークでの信号の２乗値を表し、（Ｔ）はターゲットしきい値を表し、（Ｗ）は最大実行フィルタ２１０およびウィンドウＣＦＲ利得フィルタ２１５の組み合わせによって提供されるウィンドウフィルタを表す。図に示されるように、ピーク振幅の２乗マグニチュードはしきい値（Ｔ）によってスケーリングされ、これらの値からピーク時の利得（Ｇｋ）が計算される。しきい値のスケーリング後、ウィンドウＣＦＲプロセッサ２２０によるすべての他の処理は、しきい値（Ｔ）を知っている必要がない。
【００５４】
ウィンドウフィルタＷを実装するために様々な技法を採用することができる。いくつかのケースでは、ウィンドウフィルタＷのウィンドウ長さは約２５６サンプルであってよい。他のケースでは、ウィンドウフィルタＷのウィンドウ長さは他の長さを有することができる。いくつかのケースでは、ウィンドウフィルタＷを実装するためにハニングウィンドウを使用することができる。たとえば、ハニングウィンドウは以下のようであり得る。
0006374596.tif 000002
【００５５】
いくつかのケースでは、ハニングウィンドウは以下のように２つの因数として表すことが可能であり、
ｗｎ＝ｗ１ｎ＊ｗ２ｎ
上式では以下の通りである。
0006374596.tif 000003
【００５６】
いくつかのケースでは、因数Ｗ１は、ボックスカー応答を取得するために単一ステージＣＩＣフィルタを用いて実装可能である。因数Ｗ２は、通常のシフトレジスタおよび乗算器アレイを使用して実装可能である。他のケースでは、因数Ｗ２は、ＣＩＣフィルタまたはＣＩＣフィルタに似た他のフィルタを使用して実装可能である。
【００５７】
また、いくつかのケースでは、長さＮを有するハニングウィンドウの場合、因数Ｗ１は長さＮ／２を有することができる。因数Ｗ２の合計長さもＮ／２であってよく、極近似は以下のように決定することが可能であり、
0006374596.tif 000004
【００５８】
項Ｕ３は、フィルタピークが信号ピークと正確に位置合わせできるように、ハニングフィルタの長さを奇数にするために使用される。
【００５９】
いくつかのケースでは、ウィンドウＣＦＲプロセッサ２２０の動作について、必要な長さ解決には、２倍異なる長さＵ１、Ｕ２の選択で十分である。ウィンドウＣＦＲプロセッサ２２０の実装を簡略化するために、フィルタＵ１、Ｕ２の長さが２のべき乗である場合、および全体の長さＮが奇数である場合、有利であり得る。いくつかのケースでは、フィルタ長さＮは以下のように決定可能である。
Ｎ＝３・２ｍ−１
【００６０】
このケースでは、長さＵ１およびＵ２はどちらも２のべき乗であり、利得（Ｎ＋１）／３も２のべき乗である。因数Ｗ１およびＷ２の長さは２のべき乗の３倍である。他のケースでは、フィルタ長さＮは他の数式および／または考慮に基づいて決定可能である。また、他のケースでは、フィルタＵ１、Ｕ２の長さは２以外の他の数のべき乗であってよい。
【００６１】
いくつかのケースでは、重複するピークに対処するために、上記のフィルタリング技法を調整することができる。上記のアルゴリズムは、ピークが分離している場合に効果がある。しかしながらピークが重複している場合、利得補正は補正利得に重畳する可能性がある。その結果、ウィンドウＣＦＲプロセッサ２２０のパフォーマンスが低下する可能性がある。オーバーキャンセルが消去される場合、アルゴリズムの修正を採用することができる。フィルタの因数分解から、ピークが重複しない場合、フィルタリングステップＷ１をピーク時に算出される利得の最大実行フィルタに置き換えることができる。ピークが重複する場合、より小さなピークは最大実行によってシャドーイングされ、考慮対象から効果的に消去されるため、オーバーキャンセルの問題がなくなる。いくつかのケースでは、修正済みアルゴリズムは以下のようになり、
0006374596.tif 000005
上式で、ｇｋは利得であり、Ａはピーク値またはピーク値の２乗である。上記の数式に基づき、最大実行はボックスカーインパルス応答とほぼ同様に効率的に計算することが可能であるが、ピークの重複問題を解決する。
【００６２】
いくつかのケースでは、キャンセルパルスｚｋは、ウィンドウＣＦＲプロセッサの代わりにＰＣＣＦＲプロセッサを使用して達成可能である。図５−１は、ＰＣＣＦＲプロセッサ２２０の例を示す。ＰＣＣＦＲプロセッサ２２０は、図２−１のシステム２００内のＣＦＲプロセッサ２２０の例とすることができる。ＰＣＣＦＲプロセッサ２２０は、ピークキャンセル（ＰＣ）スケーリングユニット２０６、およびピークスケーリングユニット２０６に結合されたフィルタ２０７（たとえば、デジタルフィルタ）を含む。ＰＣＣＦＲプロセッサ２２０はピーク検出器（図２−１のピーク検出器２０５など）に結合され、ピーク検出器からピーク情報などの入力を受信するように構成される。ピークスケーリングユニット２０６は、ピーク検出器からの入力をスケーリングするように、およびスケーリングされた出力／ピーク（利得と見なし得る）を生成するように、構成される。いくつかのケースでは、ＰＣＣＦＲプロセッサ２２０はピークスケーリングユニット２０６を含まない場合がある。こうしたケースでは、ピークスケーリングユニット２０６を図２−１のピーク検出器２０５に組み込むことができる。フィルタ２０７は、スケーリングされた出力を受信するように、ならびに、スケーリングされた出力およびキャンセルパルス（ＣＰ）テンプレートに基づいてキャンセルパルスｚｋを生成するように、構成される。ＣＰテンプレートは、標準のキャンセルパルスを定義するテンプレートである。いくつかのケースでは、キャンセルパルスはテーブル（メモリ）に記憶可能である。ピークが見つかった場合、テーブルの始めにインデックスが設定される。その後、キャンセルパルス上のポイントを表す各テーブル出力を、算出された利得によってスケーリングすることができる。後続の各サンプル時間に、テーブルインデックスを増分し、同じ定数でスケーリングすることができる。全テーブルが読み取られた後、インデックスをリセットすることができる。いくつかのケースでは、ＰＣＣＦＲプロセッサ２２０に入力を提供するためのピーク検出器は、任意の既知のピーク検出器とすることができる。他のケースでは、ピーク検出器は本明細書で説明するピーク検出器のうちのいずれかとすることができる。
【００６３】
いくつかのケースでは、ＰＣＣＦＲプロセッサが、キャンセルパルス生成器（ＣＰＧ）を使用して実装可能である。図５−２は、複数のキャンセルパルス生成器（ＣＰＧ）を含む別のＰＣＣＦＲプロセッサ２２０の例を示す。ＰＣＣＦＲプロセッサ２２０は、図２−１のシステム２００内のＣＦＲプロセッサ２２０の例とすることができる。ＰＣＣＦＲプロセッサ２２０は、ピークスケーリングユニット２０６、ピークスケーリングユニット２０６に結合されたＣＰＧアロケータ８０２、および、ＣＰＧアロケータ８０２からの入力を受信するために結合された複数のＣＰＧ  ８０４を含む。ＰＣＣＦＲプロセッサ２２０は、それぞれのＣＰＧ  ８０４に結合された乗算器８０６、および乗算器８０６からの入力を受信するために結合された加算器８０８も含む。
【００６４】
アロケータ８０２は、キャンセル着信ピークのタスクを実行するために、ＣＰＧリソースの割り当てを制御するように構成される。起動中、すべてのＣＰＧ  ８０４が利用可能である。第１のピークに達すると、アロケータ８０２はこれをキャンセルするために第１のＣＰＧ  ８０４を割り当て、次いで、割り振られる通りにそのＣＰＧ  ８０４をタグ付けする。割り振られると、ＣＰＧ  ８０４はキャンセルパルスの長さ（サンプル数）には利用不可となる。後続のピークに達すると、アロケータ８０２は各ＣＰＧ  ８０４のステータスを通り、最初の利用可能なＣＰＧ  ８０４を割り当てる。いくつかのケースでは、すべてのＣＰＧ  ８０４が現在ビジーである場合、到達したピークはキャンセルされず、アルゴリズムのその後の反復によってピックアップされることになる。こうした状況は、入力信号が高密度のしきい値を超えるピークを呈する場合に発生する可能性がある。
【００６５】
使用中、ＰＣＣＦＲプロセッサ２２０は、ピーク検出器（ピーク検出器２０５など）からの入力を受信する。ピーク検出器からの入力は、ピーク位置インジケータ、ピークマグニチュード、ピークに関する位相情報、またはそれらの任意の組み合わせなどの、ピーク情報とすることができる。いくつかのケースでは、ピークスケーリングユニット２０６は、ピークマグニチュード２０６とクリッピングしきい値との間の差異を（たとえば、減算関数を実行することによって）決定するように構成可能である。マグニチュード差は、キャンセルパルスをスケーリングするための複合重みを作り出すために、位相情報と組み合わせることができる。
【００６６】
図２−５に示されるように、ＰＣスケーリングユニット２０６は、第１のＣＰＧ  ８０４に対応する乗算器８０６にスケーリングファクタを提供する。乗算器８０６は、第１のＣＰＧ  ８０４からの入力も受信し、第１の乗算器出力を生成するために第１のＣＰＧ  ８０４からの入力とスケーリングファクタとを乗算する。第１の乗算器出力は加算器８０８に入力される。追加のＣＰＧ  ８０４および対応する乗算器８０６によって同様の演算が実行され、乗算器８０６からの出力が加算器８０８に入力される。いくつかのケースでは、各乗算器８０６は、見つかったピークと一致させるためにキャンセルパルスをスケーリングするように構成される。ＣＰＧ  ８０４内に記憶されたキャンセルパルスは、ピークをキャンセルするためにＣＰＧが必要とするピーク振幅がＣＰＧ出力に直接適用できるように、１にスケーリングされる。いくつかのケースでは、ＰＣＣＦＲプロセッサ２２０はピークスケーリングユニット２０６を含まない場合がある。このようなケースでは、ピークスケーリングユニット２０６を図２−１のピーク検出器２０５に組み込むことができる。
【００６７】
加算器８０８は、キャンセルパルスｚｋを取得するために、ＣＰＧ  ８０４からの乗算器出力を加算する。特に、ＣＰＧ  ８０４からの出力は、ピークをキャンセルするために入力信号に適用されるように、完全なキャンセル波形にするために合計される。
【００６８】
いくつかのケースでは、ＣＰＧ  ８０４は、個別のキャンセルパルスを生成し、それに続いて着信データサンプルからスケーリングおよび減算されるように、構成可能である。各ＣＰＧ  ８０４は、別々のキャンセルパルスｃｎを着信信号に適用する。いくつかのケースでは、ＣＰＧ  ８０４は、着信サンプルを以下の数式に基づいて個別に処理するように構成可能であり、
0006374596.tif 000006
上式で、１つのＣＰＧ  ８０４によるピークキャンセルにより、ｘｎは入力であり、
0006374596.tif 000007
は出力である。キャンセルされることになるピークはｎ＝Ｎ０であるものと推定される。上式に示されるように、ピークキャンセルによる出力は、スケーリングされたキャンセルパルスを入力から減じることによって取得可能であり、ここでｃはキャンセルパルスであり、αはスケーリングファクタである。αはしきい値Ｔの関数であり、φはｘｎの位相である。他のケースでは、ＣＰＧ  ８０４は以下の数式に基づいて着信サンプルを処理するように構成可能であり、
0006374596.tif 000008
上式で、１つのＣＰＧ  ８０４によるピークキャンセルにより、ｘｎは入力であり、
0006374596.tif 000009
は出力である。キャンセルされることになるピークはｎ＝Ｎ０であるものと推定され、Ｘｎ＋ｏｆｆは２次補間を伴う分数ピークである。上式に示されるように、ピークキャンセルによる出力は、スケーリングされたキャンセルパルスを入力から減じることによって取得され、ここでｃはキャンセルパルスであり、Ｇ＊ｘはスケーリングファクタである。Ｇは所望のしきい値Ｔの関数であることに留意されたい。
【００６９】
いくつかのケースでは、ＣＰＧ  ８０４の数は、着信サンプル上でキャンセル可能な連続ピークの数に対応する。したがって、たとえば８つのＣＰＧ  ８０４を伴う場合、着信サンプル上で最大８つの連続ピークをキャンセルすることができる。これらの動作は反復することができる。たとえばいくつかのケースでは、ＣＰＧ  ８０４の第１のセットから出力してくるサンプル上で、４つまたは他の数のＣＰＧ  ８０４の別のセットを採用することができる。いくつかのケースでは、ＰＣＣＦＲプロセッサ２２０は最大８回の反復を提供することが可能であり、各反復は最大１２個のＣＰＧ  ８０４を有することができる。他のケースでは、反復回数は８より少ないかまたは８より多いものとすることができる。また他のケースでは、各反復におけるＣＰＧ  ８０４の最大数は、１２より少ないかまたは１２より多いものとすることができる。
【００７０】
前述のように、図２−１のシステム２００は、任意の既知のピーク検出器を使用して実装可能なピーク検出器２０５を含む。他のケースでは、ピーク検出器２０５は図６−１に示されるような新規のピーク検出器とすることができる。図６−１のピーク検出器２０５は、図２−１のシステム２００のためのピーク検出器２０５とすることができる。しかしながら、図６−１のピーク検出器２０５はＣＦＲの分野で使用されるものとは限定されず、他の技術領域で使用可能であることに留意されたい。
【００７１】
図６−１に示されるように、ピーク検出器２０５は、補間器６０２、マグニチュード２乗ユニット６０８、第１のディレイ６１２、ピーク識別（ＩＤ）ユニット６１６、第１のマルチプレクサ６２０、第１の微分フィルタ６２４、分数ロケータ６２８、第１の分数補間器６３２、第１の乗算器６３８、利得生成器６４２、第２のディレイ６４６、第２のマルチプレクサ６５０、第２の微分フィルタ６５４、第２の分数補間器６５８、および第２の乗算器６６２を含む。
【００７２】
補間器６０２は、入力信号（ｘｋ）を受信するように、および、少なくとも１つの補間された信号６０４を作り出すために入力信号（ｘｋ）を補間するように、構成される。いくつかのケースでは、補間器はｘ４補間器とすることができる。他のケースでは、補間器は他のタイプの補間器とすることができる。図６−２は、第１のステージにおいて第１の半値フィルタを使用し、それに続く第２のステージにおいて第２の半値フィルタおよび第３の半値フィルタを使用することによって、２ステージの補間を提供するように構成される、ｘ４補間器の例を示す。第１の半値フィルタ（ＨＢＦ１）は６つの固有の係数を提供し、第２および第３の半値フィルタ（ＨＢＦ２）の各々は、３つの固有の係数を提供する。
【００７３】
マグニチュード２乗ユニット６０８は、補間された信号６０４を受信するように、および、それらのマグニチュードを取り、それらを２乗することによって、補間された信号６０４に基づいてマグニチュード２乗信号６１０を生成するように、構成される。
【００７４】
第１のディレイ６１２は、マグニチュード２乗信号６１０を受信するように、および遅延マグニチュード２乗信号６１４を作り出すためにマグニチュード２乗信号６１０を遅延させるように、構成される。
【００７５】
ピークＩＤユニット６１６は、遅延マグニチュード２乗信号６１４を受信するように、および、遅延マグニチュード２乗信号６１４に基づいて、マグニチュード２乗信号６１４に関するピーク位置の識別子６１８を決定するように構成される。ピーク位置の識別子６１８は、分数ロケータ６２８に渡される。いくつかのケースでは、ピークＩＤユニット６１６は、信号のマグニチュードの時系列を検査するように構成可能である。現在のマグニチュードがいずれかの側のサンプルのマグニチュードよりも大きい場合、現在の時間位置はピークとしてフラグが立てられる。識別された時間位置は、ピーク位置の識別子６１８の例と見なすことができる。いくつかのケースでは、ピークＩＤユニット６１６が入力信号の複数のデータポイントを順次受信するように、ディレイ６１２からの遅延が提供される。たとえばピークＩＤユニット６１６は、入力信号から７つのデータポイントを受信することができる。ピークＩＤユニット６１６はこの７つのデータポイントを検査して、ピークが存在するかどうかを判別し、ピークが見つかった場合はピークインデックスを出力する。このピークインデックスは、見つかったピーク値およびいずれかの側の近隣を選択するために使用可能である。たとえば、入力信号は以下の通りである。
時間インデックス       サンプルのマグニチュード
0                        0
1                        1
2                        2
3                        3
4                        2
5                               1
6                               0
【００７６】
そこでサンプル数３（上記の例では値３）は、サンプル２（値２を有する）およびサンプル４（値２を有する）より大きい。したがってピークは時間３に位置し、マグニチュードは３である。上記の例に続き、後続の処理ではマグニチュードを調べ、信号が補間されている場合、時間３に対する分数オフセットを見つける。他の実施形態において、ピークＩＤユニット６１６は、遅延マグニチュード２乗信号とは異なる他のパラメータに基づいて、ピーク位置の識別子６１８を決定するように構成可能である。たとえば、他のケースでは、ピークＩＤユニット６１６は、ピーク位置の識別子６１８を決定するために、マグニチュードが単調な任意の関数を使用するように構成可能である。たとえばいくつかのケースでは、ピーク位置の識別子６１８を決定するために、ピークＩＤユニット６１６によって複合値（ｓｑｒｔ（ｘ＊ｘ＋ｙ＊ｙ）、ここでｘおよびｙは、複合値の実成分および虚数成分である）のマグニチュードを使用することができる。
【００７７】
第１のマルチプレクサ６２０は、遅延マグニチュード２乗信号６１４を受信するように、および第１の多重出力信号６２２を作り出すために遅延マグニチュード２乗信号６１４を処理するように、構成される。第１の多重出力信号６２２は、遅延マグニチュード２乗信号６１４に比べて少ない数のデータを有する。いくつかのケースでは、第１のマルチプレクサ６２０は、見つかった最大のサンプルマグニチュードと、識別されたピークに隣接する（たとえば、前後の）サンプルのサンプルマグニチュードとを選択するように構成される。したがっていくつかのケースでは、第１の多重出力信号６２２は、ピークマグニチュードおよび隣接マグニチュードを含むことができる。たとえば第１の多重出力信号６２２は、望ましい補間の順序に応じて、ピークマグニチュードと、２つまたはそれ以上の隣接マグニチュードとを含むことができる。ピークのそれぞれの側に３つの隣接するマグニチュードが望ましい場合、第１の多重出力信号６２２は７つのデータ（ピークマグニチュード、およびピークのそれぞれの側に３つの隣接マグニチュード）を含むことになる。ピークのそれぞれの側に１つの隣接マグニチュードが望ましい場合、第１の多重出力信号６２２は、３つのデータ（ピークマグニチュード、およびピークのそれぞれの側に１つの隣接マグニチュード）を含むことになる。
【００７８】
微分フィルタ６２４は、マルチプレクサ６２０から第１の多重出力信号６２２を受信するように、および、第１の多重出力信号６２２について多項式（ピークマグニチュードおよびピークの隣の隣接マグニチュードを表す、データポイントを有する）をフィットさせるように、構成される。特に、ピークが識別および分離されると、位置およびマグニチュードをピークでフィットさせるように補間が実行される。補間は、２次補間または他の次数の補間とすることができる。サンプルは、微分フィルタ６２４を使用して２次多項式（または他の次数を有する多項式）とフィットされる。いくつかのケースでは、微分フィルタ６２４は、第１の多重出力信号６２２をフィットさせるために使用される第１の多項式に関する係数６２６を作り出す。
【００７９】
分数ロケータ６２８は、第１の微分フィルタ６２４からの第１の多項式に関する係数６２６およびピークＩＤユニット６１６からのピーク位置の識別子６１８を受信するように、ならびに、第１の多項式に関する係数６２６およびピーク位置の識別子６１８に基づいて（たとえば、使用して）、ピークの分数位置６６４を決定するように、構成される。いくつかのケースでは、ピーク分数位置６６４は、２次多項式ｙ（ｔ）＝ａ＋ｂ＊ｔ＋ｃ＊ｔ＾２の係数に基づいて決定することが可能である。このようなケースでは、ピーク分数位置６６４は、−ｂ／ｃ／２で微分することおよび根を見つけることによって計算可能である。
【００８０】
第１の分数補間器６３２は、ピークの分数位置６６４および（分数ロケータ６２８によって渡される）第１の多項式に関する係数６２６を受信するように、ならびに、ピークの分数位置６６４および第１の多項式に関する係数６２６に基づいて（たとえば、使用して）、第１の多項式のピーク振幅６３４を決定するように、構成される。いくつかのケースでは、ピーク振幅５３４は、数式ａ＋１．５＊ｂ＊ｆを評価することによって決定可能であり、ａおよびｂは、多項式ｙ（ｔ）＝ａ＋ｂ＊ｔ＋ｃ＊ｔ＾２の係数であり、ｆは分数位置６６４である。
【００８１】
第１の微分フィルタ６２４、分数ロケータ６２８、および分数補間器６３２によって実行される演算により、ピーク検出器は、入力信号（ｘｋ）に関する多項式フィットを決定し、多項式からピーク位置を決定し、多項式フィットからピーク位置での信号のマグニチュードを決定することが可能になる。
【００８２】
第１の乗算器６３８は、第１の多項式のピーク振幅６３４およびスケーリングファクタ６３６を受信するように、ならびに、第１の多項式のスケーリングされたピーク振幅６４０を作り出すために、第１の多項式のピーク振幅６３４とスケーリングファクタ６３６とを乗算するように、構成される。いくつかのケースでは、スケーリングファクタ６３６は、１をしきい値の２乗で割った（たとえば、１／Ｔ２）ものとすることができる。他のケースでは、スケーリングファクタ６３６は他の値とすることができる。
【００８３】
利得生成器６４２は、第１の多項式のスケーリングされたピーク振幅６４０を受信するように、および、第１の多項式のスケーリングされたピーク振幅６４０に基づいて（たとえば、使用して）ウィンドウ利得（Ｇｋ）６４４を生成するように、構成される。いくつかのケースでは、ウィンドウ利得６４４は１−１／ｓｑｒｔ（Ａ）となるように決定可能であり、ここでＡはスケーリングされたピーク振幅６４０、またはスケーリングされたピーク振幅６４０の２乗である。他のケースでは、ウィンドウ利得６４４は１−１／ｓｑｒｔ（Ａ／Ｔ２）となるように決定可能である。また他のケースでは、ウィンドウ利得６４４は他の数式に基づいて決定可能である。またいくつかのケースでは、利得生成器６４２は、図２−１のシステム２００内の最大実行フィルタ２１０にウィンドウ利得（Ｇｋ）６４４を渡すように構成可能である。
【００８４】
図６−１に示されるように、第２のディレイ６４６は、補間器６０２から補間された信号６０４を受信するように、および、遅延された補間信号６４８を作り出すために補間された信号６０４を遅延させるように、構成される。
【００８５】
第２のマルチプレクサ６５０は、遅延された補間信号６４８を受信するように、および、第２の多重出力信号６５２を作り出すために遅延された補間信号６４８を処理するように、構成される。いくつかのケースでは、第２のマルチプレクサ６５０は、マルチプレクサ６２０によって選択されたものに時間的に対応する遅延された補間信号６４８からデータを選択するように構成される。第２の多重出力信号６５２は、遅延された補間信号６４８に比べて数の少ないデータを有する。
【００８６】
第２の微分フィルタ６５４は、第２の多重出力信号６５２を受信するように、および、第２の多項式に関する係数６５６を作り出すために第２の多重出力信号６５２を処理するように、構成される。第２の微分フィルタ６５４によって実行される動作は、第１の微分フィルタ６２４を参照しながら説明した動作と同様である。第１の多項式および第２の多項式は異なり、係数６２６、６５６も異なることに留意されたい。これは、図６−１内のピーク検出器２０５の上方分岐がマグニチュードに関して動作し、下方分岐がピークでの複合値の計算用であるためである。したがって、上方分岐に関する係数６５２は実数であり、下方分岐に関する係数６５６は複素数である。また、いくつかのケースでは、第１の多項式および／または第２の多項式は２次多項式とすることができる。他のケースでは、第１の多項式および／または第２の多項式は、他の次数の多項式とすることができる。
【００８７】
第２の分数補間器６５８は、分数ロケータ６２８からの分数位置６６４および第２の多項式に関する係数６５６を受信するように、ならびに、分数位置６６４および第２の多項式に関する係数６５６に基づいて（たとえば、使用して）、出力６６０を生成するように、構成される。いくつかのケースでは、出力６６０は数式ａ＋ｂ＊ｆ＋ｃ＊ｆ＊２を評価することによって決定可能であり、ここでａ、ｂ、およびｃは多項式ｙ（ｔ）＝ａ＋ｂ＊ｔ＋ｃ＊ｔ＾２の係数であり、ｆは分数位置６６４である。
【００８８】
第２の乗算器６６２は、信号６６０およびウィンドウ利得（Ｇｋ）６４４を受信するように、ならびに、波高ピーク利得（ＣＰＧ）を作り出すために信号６６０とウィンドウ利得（Ｇｋ）６４４とを乗算するように、構成される。
【００８９】
いくつかのケースでは、ピーク検出器２０５は少なくとも１つのＦＰＧＡを使用して実装可能である。たとえばいくつかのケースでは、ＦＰＧＡは、補間器６０２、マグニチュード２乗ユニット６０８、第１のディレイ６１２、ピークＩＤユニット６１６、第１のマルチプレクサ６２０、第１の微分フィルタ６２４、分数ロケータ６２８、第１の分数補間器６３２、第１の乗算器６３８、利得生成器６４２、第２のディレイ６４６、第２のマルチプレクサ６５０、第２の微分フィルタ６５４、第２の分数補間器６５８、第２の乗算器６６２、またはそれらの任意の組み合わせを実装するように、構成可能である。他のケースでは、ピーク検出器２０５は、汎用プロセッサ、ＡＳＩＣプロセッサ、マイクロプロセッサ、または他のタイプのプロセッサなどの、集積回路を使用して実装可能である。さらなるケースでは、ピーク検出器２０５はハードウェア、ソフトウェア、またはその両方の組み合わせを使用して実装可能である。
【００９０】
図６−１のピーク検出器２０５は、ＰＣＣＦＲに使用可能であることに留意されたい。こうしたケースでは、ピーク検出器２０５は、ピークおよびＣＰＧの分数位置６６４を出力するだけでよい可能性がある。他のケースでは、ウィンドウＣＦＲが使用される場合、ピーク検出器２０５の下方分岐（すなわち、第２のディレイ６４６、第２のマルチプレクサ６５０、第２の微分フィルタ６５４、第２の分数補間器６５８、および第２の乗算器６６２）は任意選択であり、必要でない可能性がある。こうしたケースでは、ピーク検出器２０５は、ピークの分数位置６６４およびウィンドウ利得６４４を出力するだけでよい可能性がある。
【００９１】
また、図６−１に示されるピーク検出器２０５は、ピークスケーリングユニットを含むことに留意されたい。特に、乗算器６３８および利得生成器６４２は、図２−１のウィンドウＣＦＲプロセッサ２２０のためのピークスケーリングユニット２０６を構成することができる。こうしたケースでは、ウィンドウＣＦＲプロセッサ２２０はピークスケーリングユニット２０６を含まなくてよい。他のケースでは、乗算器６３８および利得生成器６４２を、ピークスケーリングユニット２０６として図２−１のウィンドウＣＦＲプロセッサ２２０に組み込むことができる。また、ピーク検出器２０５が図５−１または図５−２のＰＣＣＦＲプロセッサと共に使用されるケースでは、乗算器６３８、利得生成器６４２、および乗算器６６２は、図５−１または図５−２のＰＣＣＦＲプロセッサのためのピークスケーリングユニット２０６を構成することができる。こうしたケースでは、図５−１または図５−２のＰＣＣＦＲプロセッサ２２０は、ピークスケーリングユニット２０６を含まなくてよい。他のケースでは、乗算器６３８、利得生成器６４２、および乗算器６３８を、ピークスケーリングユニット２０６として図５−１または図５−２のＰＣＣＦＲプロセッサ２２０に組み込むことができる。
【００９２】
図６−３および図６−４は、図６−１のピーク検出器２０５によって実行可能な方法６７０を示す。他のケースでは、方法６７０は他のピーク検出器によって実行可能である。項目６７１で、方法が開始される。
【００９３】
補間器が、少なくとも１つの補間された信号を作り出すために、入力信号（ｘｋ）を補間する（項目６７２）。いくつかのケースでは、項目６７２はピーク検出器２０５内の補間器６０２によって実行可能である。
【００９４】
次に、マグニチュード２乗ユニットが、少なくとも１つの補間された信号に基づいて、少なくとも１つのマグニチュード２乗信号を生成する（項目６７３）。いくつかのケースでは、項目６７３はピーク検出器２０５内のマグニチュード２乗ユニット６０８によって実行可能である。
【００９５】
次に、第１のディレイがその後、少なくとも１つの遅延されたマグニチュード２乗信号を作り出すために、少なくとも１つのマグニチュード２乗信号を遅延させる（項目６７４）。いくつかのケースでは、項目６７４はピーク検出器２０５内の第１のディレイ６１２によって実行可能である。
【００９６】
加えて、ピークＩＤユニットが、少なくとも１つの遅延されたマグニチュード２乗信号に関するピーク位置の識別子を決定する（項目６７６）。いくつかのケースでは、項目６７６はピーク検出器２０５内のピークＩＤユニット６１６によって実行可能である。
【００９７】
第１のマルチプレクサがその後、少なくとも１つの遅延されたマグニチュード２乗信号に基づいて、多重出力信号を作り出すために少なくとも１つの遅延されたマグニチュード２乗信号を受信する（項目６７８）。いくつかのケースでは、項目６７８はピーク検出器２０５内の第１のマルチプレクサ６２０によって実行可能である。
【００９８】
次に、第１の微分フィルタが、第１の多項式に関する係数を決定するために、マルチプレクサから出力信号を受信する（項目６８０）。いくつかのケースでは、項目６８０はピーク検出器２０５内の第１の微分フィルタ６２４によって実行可能である。
【００９９】
分数ロケータがその後、第１の多項式に関する係数およびピーク位置の識別子に基づいて、ピークの分数位置を決定する（項目６８２）。いくつかのケースでは、項目６８２はピーク検出器２０５内の分数ロケータ６２８によって実行可能である。
【０１００】
第１の分数補間器がその後、ピークの分数位置および第１の多項式に関する係数に基づいて、第１の多項式のピーク振幅を決定する（項目６８４）。いくつかのケースでは、項目６８４はピーク検出器２０５内の第１の分数補間器６３２によって実行可能である。
【０１０１】
第１の乗算器が、第１の多項式のスケーリングされたピーク振幅を作り出すために、第１の多項式のピーク振幅とスケーリングファクタとを乗算する（項目６８６）。いくつかのケースでは、項目６８６はピーク検出器２０５内の第１の乗算器６３８によって実行可能である。
【０１０２】
その後、利得生成器が、第１の多項式のスケーリングされたピーク振幅に基づいて、ウィンドウ利得（Ｇｋ）を生成する（項目６８８）。いくつかのケースでは、項目６８８はピーク検出器２０５内の利得生成器６４２によって実行可能である。
【０１０３】
第２のディレイが、少なくとも１つの遅延された補間信号を作り出すために、少なくとも１つの補間信号を遅延させる（項目６９０）。いくつかのケースでは、項目６９０はピーク検出器２０５内の第２のディレイ６４６によって実行可能である。
【０１０４】
次に、第２のマルチプレクサが、多重出力信号を作り出すために、少なくとも１つの遅延された補間信号を処理する（項目６９２）。いくつかのケースでは、項目６９２はピーク検出器２０５内の第２のマルチプレクサ６５０によって実行可能である。
【０１０５】
次に、第２の微分フィルタが、第２の多項式に関する係数を作り出すために、第２のマルチプレクサ６５０からの出力信号を処理する（項目６９４）。いくつかのケースでは、項目６９４はピーク検出器２０５内の第２の微分フィルタ６５４によって実行可能である。
【０１０６】
次に、第２の分数補間器がその後、分数ロケータからの信号および第２の多項式に関する係数を使用して出力を決定する（項目６９６）。いくつかのケースでは、項目６９６はピーク検出器２０５内の第２の分数補間器６５８によって実行可能である。
【０１０７】
その後、第２の乗算器が、波高ピーク利得（ＣＰＧ）を作り出すために、第２の分数補間器からの出力とウィンドウ利得（Ｇｋ）とを乗算する（項目６９８）。いくつかのケースでは、項目６９８はピーク検出器２０５内の第２の乗算器６６２によって実行可能である。その後、方法６７０は項目６９９で終了する。
【０１０８】
いくつかのケースでは、方法６７０は項目６９０、６９２、６９４、６９６、および６９８を含まなくてよく、これらの項目は任意選択である。
【０１０９】
上記の例で示されるように、開示されたピーク検出器２０５およびピーク検出のための方法６７０は、信号マグニチュードに対して多項式フィット（たとえば、２次フィット）を実行すること、およびその後ピーク位置を抽出することによって、オーバーサンプリングの量を制限する。多項式フィットから、非常に高いサンプリングレートを伴うピークが見つかったかのように、その位置での信号のマグニチュードを計算するためにピーク位置が使用される。いくつかのケースでは、ピークでの複合値が必要な場合、導関数および２次導関数を決定することができ、その後多項式フィットで使用することができる。またいくつかのケースでは、ピーク周辺のより多くのサンプルをフィットさせるために、より高次の多項式を使用することができる。しかしながら、ほとんどの適用例では、複雑さとパフォーマンスとの間のトレードオフにとって２次多項式がより良好であると見なし得る。またいくつかのケースでは、マグニチュード２乗データを分数オフセット計算で使用することができる。これは、信号マグニチュードの検出にはより高いサンプリングレートが必要な可能性があるという事実による。マグニチュード２乗データは、入力サンプル帯域幅の２倍（または他の規定値）を超えることができない帯域幅を有することが保証され得、それによって、所与の精度要件に必要なオーバーサンプリングの量が低減される。
【０１１０】
上記手法は、ピーク検出器２０５がＣＦＲで必要な精度およびリソースを左右できるため、ＣＦＲのより統一的な設計および最適化も可能にする。ウィンドウＣＦＲおよびＰＣＣＦＲにおいて、フィルタリングステージはナイキストサンプリングレート付近で実行可能であり、ピーク検出器後処理は信号上のほぼ線形動作であるため、それにより、ピーク検出器２０５による処理後に必要なリソースが削減される。ピーク検出器２０５のみが、補間または他の同等の処理を必要とする。ピーク検出器２０５を多相手法で実装することにより、設計全体が可能最低レートで動作可能であり、それにより、従来の手法に比べてより高帯域幅の信号を処理することができる。
【０１１１】
図７は、開示されたシステムおよび方法を使用して達成される結果の例を示すグラフ７００である。結果は、図２−２を参照しながら説明したような、ウィンドウＣＦＲプロセッサを使用して生成される。グラフ７００は複数の矩形ボックス７１０を含む。各矩形ボックス７１０は幅Ｎを有し、入力信号（ｘｋ）の振幅増加に従う最大実行フィルタ出力の時間履歴を表す。それぞれの矩形ボックス７１０の中心（Ｎ／２）にある垂直ピーク７２０は、ＣＦＲに関するウィンドウ関数の中心の位置およびそのピーク振幅を表す。滑らかな曲線７３０は、出力信号（ｙｋ）がしきい値（Ｔ）を超えるのを防ぐために入力信号（ｘｋ）に適用される、利得補正（Ｆｋ）を表す。連続する利得補正Ｆｋの適用により、出力信号（ｙｋ）が必要なスペクトル範囲内に維持される。図に示されるように、最大実行フィルタを使用することで、小さいピークの寄与がカウントされないように小さいピークはほとんど陰になり、比較的大きいピークで隠されている。この発見は、ウィンドウＣＦＲプロセッサの実装を大幅に簡略化し、ＣＦＲサブシステムにおける実質的な最終ステージにしている。最終ステージにウィンドウＣＦＲプロセッサを含むシステムの例は、図８を参照しながら以下で説明する。
【０１１２】
また図７に示されるように、曲線７３０（最大実行フィルタおよび後続の線形フィルタを使用して作成される信号）は、ピーク７２０を超える境界を非常に適切に示しており、帯域が制限されている。したがって、最大実行フィルタおよび後続の線形フィルタを使用することは、ウィンドウＣＦＲ利得プロファイル（曲線７３０によって表される）を作成する際の、非常に簡単かつ効果的な技法であることがわかっている。存在するすべてのピークを超える境界を示す帯域制限信号を作成するために、他の技法も使用可能であるが、より複雑であり、結果としてパフォーマンスが低下する、かつ／または、すべてのピークを超える境界を示す信号を作成することができない。
【０１１３】
ウィンドウＣＦＲを利用することの利点は、検出時にピークが見失われるのを防ぐこと、および出力時に新しいピークが発生するのも防ぐことであることに留意されたい。ウィンドウＣＦＲを使用することの欠点は、パフォーマンス（エラーベクトルマグニチュード（ＥＶＭ）対ＰＡＲなどのメトリクスによって測定可能である）がＰＣＣＦＲ法ほど良好でない可能性があることである。しかしながら、ＰＣＣＦＲとウィンドウＣＦＲとを組み合わせて使用することは、複雑さおよびパフォーマンスの観点から良好な妥協点をもたらす。ＰＣＣＦＲが良好なＥＶＭを用いてピークのほとんどを消去する場合、ウィンドウＣＦＲを使用して残りのピークを「クリーンアップ」することができる。残りのピークがわずかである場合、より多くのＰＣＣＦＲのステージを使用することに比べて、ウィンドウＣＦＲを使用することによる劣化は非常に小さい。したがっていくつかのケースでは、ウィンドウＣＦＲを１つまたは複数のＰＣＣＦＲステージ後の後処理として使用することができる。しかしながら、他のケースでは、ウィンドウＣＦＲを１つまたは複数のＰＣＣＦＲステージの前に使用すること、あるいはいずれのＰＣＣＦＲステージもなしに単独で使用することが可能である。
【０１１４】
いくつかのケースでは、ウィンドウＣＦＲとピークキャンセル波高率低減（ＰＣＣＦＲ）との組み合わせを使用することが望ましい可能性がある。図８は、ウィンドウＣＦＲおよびＰＣＣＦＲの組み合わせを含むシステムを示す。図に示されるように、システムは第１のＰＣＣＦＲモジュール９１０、第２のＰＣＣＦＲモジュール９１２、およびウィンドウＣＦＲモジュール９１４を有する。いくつかのケースでは、第１のＰＣＣＦＲモジュール９１０および／または第２のＰＣＣＦＲモジュール９１２は、図５−１または図５−２のＰＣＣＦＲプロセッサを使用して実装可能である。またいくつかのケースでは、ウィンドウＣＦＲモジュール９１４は、図２−２のウィンドウＣＦＲプロセッサを使用して実装可能である。第１のＰＣＣＦＲモジュール９１０は、入力信号を受信するように、および、第１のＰＣＣＦＲ出力を取得するために第１のＰＣＣＦＲを実行することによって入力信号を処理するように、構成される。いくつかのケースでは、第１のＰＣＣＦＲ出力は入力信号を含むが、１つまたは複数のピークの第１のセットは除去されている。第２のＰＣＣＦＲモジュール９１２は、第２のＰＣＣＦＲ出力を取得するために、第２のＰＣＣＦＲを実行することによって第１のＰＣＣＦＲ出力を処理するように構成される。いくつかのケースでは、第２のＰＣＣＦＲ出力は入力信号を含むが、１つまたは複数のピークの第２のセットは除去されている。ウィンドウＣＦＲモジュール９１２は、第２のＰＣＣＦＲ出力を受信するように、およびＣＦＲ出力を取得するためにウィンドウＣＦＲを実行するように、構成される。いくつかのケースでは、ＣＦＲ出力は入力信号を含むが、１つまたは複数の追加のピークは（ピークの第１および第２のセットが第１のＰＣＣＦＲモジュール９１０および第２のＰＣＣＦＲモジュール９１２によって除去された後に）除去されている。例示された図では、２ステージのＰＣＣＦＲを実行するために２つのＰＣＣＦＲモジュール９１２、９１４が存在する。他のケースでは、１ステージのみのＰＣＣＦＲを実行するために１つのみのＰＣＣＦＲモジュールが存在してもよい。さらなるケースでは、２つを超えるそれぞれのステージのＰＣＣＦＲを実行するために２つを超えるＰＣＣＦＲモジュールが存在してもよい。他のケースでは、多重ステージのＰＣＣＦＲを実装するためにＰＣＣＦＲモジュールを使用することができる。
【０１１５】
図８のシステムは、ＰＣＣＦＲ単独の使用およびウィンドウＣＦＲ単独の使用全体にわたって有利である。ＰＣＣＦＲは単独で使用される場合、ウィンドウＣＦＲよりもＥＶＭ対ＰＡＲが良好であるという利点を有する。しかしながらＰＣＣＦＲは、ＣＰＧリソースの欠如により、いくつかのピークが見失われる可能性があり、ＰＣＣＦＲに関与するキャンセルパルスが新しいピークを出力に導入する可能性があるという事実により、損害を被る。したがって、ＰＣＣＦＲを使用する場合、信号内のすべてのピークを除去するために複数のパスが必要な可能性がある。このデータの再処理が追加の遅延を招き、この待ち時間により基地局のパフォーマンスを低下させる可能性がある。待ち時間が長い場合、スマートフォンへの制御情報が遅延し、データフローの変化に対する反応性が低下する。この影響で、携帯電話上でサポート可能なピークデータレートが低下し、待ち時間が長すぎる場合、他の悪影響を生み出す可能性がある。ＰＣＣＦＲを適用する場合、信号からすべてのピークを除去するために４ステージの処理を使用することが可能であり、１ステージを介する遅延の４倍の遅延を招く。他方で、ウィンドウＣＦＲが単独で使用される場合、その動作中にピークが見失われることがないという利点を有する。ウィンドウＣＦＲの欠点は、いくつかのピークが過度にキャンセルされる可能性がある場合、ＥＶＭ対ＰＡＲパフォーマンスがより高くなることである。ＰＣＣＦＲおよびＷＣＦＲの組み合わせは、両方の方法の利点から恩恵を受けることができる。
【０１１６】
図８のシステムにおいて、入力信号が１つまたは複数のＰＣＣＦＲステージによって最初に処理される場合、入力信号内のほとんどのピークを除去するか、または低レベルまで低減させることができる。その後、わずかな残りのピークを除去するためにウィンドウＣＦＲが使用される場合、ＰＣＣＦＲステージでほとんどのピークが除去されているため、ウィンドウＣＦＲによって導入される追加のＥＶＭは、ＰＣＣＦＲが単独で使用される場合に比べてかなり低くなる。いくつかのケースでは、１つのみのＰＣＣＦＲステージおよび１つのウィンドウＣＦＲステージを使用することができる。結果として生じるＰＣＣＦＲおよびＷＣＦＲを介した遅延は同等であるが、パフォーマンスは４ステージＰＣＣＦＲとほぼ同様に良好である。したがってこうした組み合わせは、処理および遅延が（ＰＣＣＦＲが単独で使用される場合に比べて）半分で、許容可能なパフォーマンスを達成するため、システム経費が削減される。
【０１１７】
前述の方法（たとえば方法２５０、６７０）は、ある順序で発生するあるイベントを示している。他のケースでは、方法におけるイベントの順序は異なってよい。加えて、方法の各部分は、可能であれば並列処理で同時に実行可能であるか、または逐次的に実行可能である。加えて、方法のより多くの部分またはより少ない部分を実行することができる。
【０１１８】
上記の実施形態では、ウィンドウＣＦＲを参照しながらピーク検出器２０５およびピーク検出のための方法６７０を説明してきた。しかしながら他のケースでは、ピーク検出器２０５およびピーク検出のための方法６７０を他の領域で適用可能である。たとえば他のケースでは、ピーク検出器２０５およびピーク検出のための方法６７０をイメージ処理に使用することができる。いくつかのケースでは、ピーク検出器２０５および方法６７０は、回転前、スケーリング前、または、イメージ内のピクセル値が線形変換処理のいずれかをオーバーフローさせてしまわないことを保証するための他のイメージ処理動作の前に、イメージスケーリングのための真のイメージピークを確立するために、イメージ処理で使用することができる。他のケースでは、ピーク検出器２０５および方法６７０は、コントラスト促進のためのイメージ処理、ガンマ補正、および／または他の非線形処理で使用することができる。さらなるケースでは、ピーク検出器２０５およびピーク検出のための方法６７０は、自動利得制御で使用することができる。たとえばいくつかのケースでは、ピーク検出器２０５および方法６７０は、デジタル処理のため、あるいは無線またはレーダなどの適用例でのアナログ回路による処理のための、最適な範囲内に信号を配置するように、自動利得制御のためのピーク信号レベルを検出するために使用することができる。さらに他のケースでは、ピーク検出器２０５およびピーク検出のための方法６７０は、２乗平均平方根（ＲＭＳ）検出器、ログ検出器などの、任意のタイプの検出器内で実装可能である。いくつかのケースでは、ピーク検出器２０５からの出力は、信号のＰＡＲを測定するためにＲＭＳ検出器で使用することができる。またいくつかのケースでは、ピーク検出器２０５はデジタル版のＡＭ検出器を実装するために使用可能である。他のケースでは、ピーク検出器２０５は、等価版のデジタルログ検出器を実装するために使用可能である。
【０１１９】
特定の実施形態について図示および説明してきたが、請求される本発明を限定することは意図していないことを理解されよう。したがって明細書および図面は、限定的ではなく例示的な意味であるものと見なされる。請求される本発明は、代替、改変、および等価をカバーすることが意図される。
【図１−１】
0006374596.tif 000010
【図１−２】
0006374596.tif 000011
【図１−３】
0006374596.tif 000012
【図２−１】
0006374596.tif 000013
【図２−２】
0006374596.tif 000014
【図２−３】
0006374596.tif 000015
【図３】
0006374596.tif 000016
【図４−１】
0006374596.tif 000017
【図４−２】
0006374596.tif 000018
【図５−１】
0006374596.tif 000019
【図５−２】
0006374596.tif 000020
【図６−１】
0006374596.tif 000021
【図６−２】
0006374596.tif 000022
【図６−３】
0006374596.tif 000023
【図６−４】
0006374596.tif 000024
【図７】
0006374596.tif 000025
【図８】
0006374596.tif 000026